(57)【要約】【課題】ＬＤＤ構造を有した半導体膜を備える半導体装置について、ドレイン領域近傍での電界集中を一層防止することが可能な構成を簡便に提供することができる半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、基板１０上に結晶化した半導体膜２２を所定パターンにて形成する工程と、半導体膜２２上に絶縁膜３１を形成する工程と、絶縁膜３１上に、半導体膜２２に対して選択的に不純物イオンを注入するためのマスク３９を形成する工程と、半導体膜２２に不純物イオンを注入する工程と、マスク２２を剥離する工程とを含み、マスク２２の剥離工程は、アッシングにて行うとともに、絶縁膜３１をエッチング可能な成分を含む条件にて行うことを特徴とする。【選択図】    図６
2004228197.tif 000002
【特許請求の範囲】
【請求項１】
基板上に結晶化した半導体膜を所定パターンにて形成する工程と、
前記半導体膜上に絶縁膜を形成する工程と、
前記絶縁膜上に、前記半導体膜に対して選択的に不純物イオンを注入するためのマスクを形成する工程と、
前記半導体膜に不純物イオンを注入する工程と、
前記マスクを剥離する工程とを含み、
前記マスクの剥離工程は、アッシングにて行うとともに、前記絶縁膜をエッチング可能な成分を含む条件にて行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記絶縁膜の形成後、該絶縁膜上に所定パターンの導電膜を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記マスクの剥離後、前記絶縁膜上に所定パターンの導電膜を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記マスクの剥離工程は、プラズマアッシングにて行うとともに、前記絶縁膜のエッチング可能な成分として弗化ガス成分を含む環境下で行うことを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記マスクの剥離工程において、該マスクはアッシングによりエッジ部分から徐々に剥離していくものとされ、そのマスクに覆われた前記絶縁膜が、該マスクの剥離に伴って徐々にエッチングされることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記マスクの剥離に伴って前記絶縁膜を徐々にエッチングすることにより、該絶縁膜において膜厚が略連続的に変化する傾斜領域を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記マスクの剥離後、前記半導体膜に対して前記導電膜をマスクとして不純物イオンを注入することを特徴とする請求項１ないし６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
請求項１ないし７のいずれか１項に記載の製造方法により得たことを特徴とする半導体装置。
【請求項９】
基板上に所定パターンの半導体膜を備えてなる半導体装置であって、
前記半導体膜上に形成された絶縁膜と、
前記絶縁膜上に形成された所定パターンの導電膜とを備え、
前記絶縁膜には膜厚が略連続的に異なる傾斜領域が形成され、該傾斜領域に沿って前記半導体膜の不純物イオンの濃度分布が略連続的に異なることを特徴とする半導体装置。
【請求項１０】
請求項８又は９に記載の半導体装置を備えることを特徴とする電気光学装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法、半導体装置、電気光学装置に関し、特にＬＤＤ構造を備えた半導体装置の製造方法と、その方法を用いて得られる半導体装置、及びその半導体装置を備えた電気光学装置に関する。
【０００２】
【従来の技術】
従来より、液晶表示装置等の電気光学装置において、スイッチング素子として半導体装置を具備したものが知られている。このような半導体装置としては、例えば基板上にソース領域及びドレイン領域を有する半導体膜を形成した構成の薄膜トランジスタが知られており、特に特許文献１に開示されているように、ドレイン領域近傍での電界集中を回避するためにＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有したものが知られている。
【０００３】
【特許文献１】
特開平６−１２０２４９号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載されたようなＬＤＤ構造であっても、ドレイン領域近傍での電界集中を回避するためには未だ完全ではなく、更なる改善が求められる。また、ＬＤＤ構造を形成するために、ゲート絶縁膜に膜厚の異なる段差を設け、膜厚の薄い領域の下方の半導体膜には高濃度の不純物イオンを、膜厚の厚い領域の下方の半導体膜には低濃度の不純物イオンを注入しているが、ゲート絶縁膜に段差を設けるプロセスが非常に手間の掛かる手法を採用している。
【０００５】
本発明は上記課題に鑑みてなされたものであって、ＬＤＤ構造を有した半導体膜を備える半導体装置について、ドレイン領域近傍での電界集中を一層防止することが可能な構成を簡便に提供することができる半導体装置の製造方法と、応答性に優れた構成を具備する半導体装置と、該半導体装置を備えた電気光学装置とを提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置の製造方法は、基板上に結晶化した半導体膜を所定パターンにて形成する工程と、前記半導体膜上に絶縁膜を形成する工程と、前記絶縁膜上に、前記半導体膜に対して選択的に不純物イオンを注入するためのマスクを形成する工程と、前記半導体膜に不純物イオンを注入する工程と、前記マスクを剥離する工程とを含み、前記マスクの剥離工程は、アッシングにて行うとともに、前記絶縁膜をエッチング可能な成分（エッチング成分という）を含む条件にて行うことを特徴とする。
【０００７】
このような製造方法によると、マスクの剥離工程において、該マスクはアッシングによりエッジ部分から徐々に後退（剥離）していき、そのマスクに覆われた絶縁膜が、エッチング成分により、マスクの後退に伴って徐々にエッチングされることとなる。そして、このように絶縁膜を徐々にエッチングすることにより、該絶縁膜において膜厚が略連続的に変化する傾斜領域を形成することが可能となり、具体的には、周縁から中心に向かって徐々に膜厚が厚くなるテーパ状ないし裾野状の絶縁膜を形成することが可能となる。その結果、このような傾斜領域を含む絶縁膜を介して半導体膜に例えばＬＤＤ用の不純物イオンを注入する場合、該傾斜領域に対応して、不純物イオンの濃度分布が略連続的に変化することとなる。すなわち、絶縁膜の膜厚が小さい領域では不純物イオンの濃度が相対的に高くなる一方、絶縁膜の膜厚が大きい領域では不純物イオンの濃度が相対的に小さくなり、その濃度の勾配が傾斜領域に対応して構成されることとなる。したがって、該ＬＤＤ領域において電界の集中が生じ難い理想的なＬＤＤ構造を形成することが可能となり、信頼性の高い半導体装置を提供することが可能となる。
【０００８】
なお、ＬＤＤ用の不純物イオンの注入は、絶縁膜上に形成した所定パターンの導電膜をマスクとして行うことができる。このような導電膜は、例えば絶縁膜を形成した後であってマスクを形成する前に、又はマスクを剥離した後に形成することができる。
【０００９】
前記マスクの剥離工程は、プラズマアッシングにて行うとともに、前記絶縁膜のエッチング可能な成分として弗化ガス成分を含む環境下で行うものとすることができる。このようにプラズマアッシングによってマスクを剥離する場合、エッジ部分から徐々に剥離されていくため、例えば弗化ガス成分の存在下、そのマスクに覆われた絶縁膜を、該マスクの後退に伴って徐々にエッチングすることが可能となる。その結果、絶縁膜において膜厚が略連続的に変化する傾斜領域を確実に形成することが可能となる。なお、エッチング可能な成分としては弗化ガス成分に限定されるものではなく、絶縁膜をエッチング可能なガス成分を適宜選択すれば良い。
【００１０】
次に、本発明の半導体装置は、上述した製造方法により得られることを特徴とし、例えば以下の構成を具備することを特徴とする。すなわち、基板上に所定パターンの半導体膜を備えてなる半導体装置であって、前記半導体膜上に形成された絶縁膜と、前記絶縁膜上に形成された所定パターンの導電膜とを備え、前記絶縁膜には膜厚が略連続的に異なる傾斜領域が形成され、該傾斜領域に沿って前記半導体膜の不純物イオンの濃度分布が略連続的に異なるものである。
【００１１】
このような構成の半導体装置では、ＬＤＤ用の不純物イオンを注入する場合に、絶縁膜の傾斜領域を介して該不純物イオンを注入する手法を採用することが可能となり、その結果、傾斜領域に沿って半導体膜の不純物イオンの濃度分布を略連続的に異ならしめることが可能となる。
【００１２】
また、本発明の電気光学装置は、上記半導体装置を備えることを特徴とする。このような半導体装置としては、半導体膜においてソース領域及びドレイン領域を形成した薄膜トランジスタ等を例示することができ、この場合、半導体膜上には傾斜領域を備えたゲート絶縁膜を介してゲート電極（導電膜）が形成されることとなる。そして、このような半導体装置を備える電気光学装置は、信頼性の高い応答特性を示すこととなる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて詳しく説明する。以下に示す本実施の形態の液晶装置（電気光学装置）は、スイッチング素子としてＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）素子を用いたアクティブマトリクスタイプの透過型液晶装置である。図１は本実施形態の透過型液晶装置のマトリクス状に配置された複数の画素におけるスイッチング素子、信号線等の等価回路図である。図２はデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の構造を示す要部平面図で、図３は図２のＡ−Ａ’線断面図である。なお、図３においては、図示上側が光入射側、図示下側が視認側（観察者側）である場合について図示している。また、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００１４】
本実施の形態の液晶装置において、図１に示すように、マトリクス状に配置された複数の画素には、画素電極９と当該画素電極９への通電制御を行うためのスイッチング素子であるＴＦＴ素子３０とがそれぞれ形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ素子３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線６ａに対してグループ毎に供給される。
【００１５】
また、走査線３ａがＴＦＴ素子３０のゲートに電気的に接続されており、複数の走査線３ａに対して走査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパルス的に線順次で印加される。また、画素電極９はＴＦＴ素子３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ素子３０を一定期間だけオンすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００１６】
画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する共通電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークすることを防止するために、画素電極９と共通電極との間に形成される液晶容量と並列に蓄積容量７０が付加されている。
【００１７】
次に、図２に基づいて、本実施形態の液晶装置の要部の平面構造について説明する。図２に示すように、ＴＦＴアレイ基板上に、インジウム錫酸化物（ＩｎｄｉｕｍＴｉｎ  Ｏｘｉｄｅ，  以下、ＩＴＯと略記する）等の透明導電性材料からなる矩形状の画素電極９（点線部９Ａにより輪郭を示す）が複数、マトリクス状に設けられており、画素電極９の縦横の境界に各々沿ってデータ線６ａ、走査線３ａおよび容量線３ｂが設けられている。各画素電極９は、走査線３ａとデータ線６ａとの各交差部に対応して設けられたＴＦＴ素子３０に電気的に接続されおり、各画素毎に表示を行うことが可能な構造になっている。
【００１８】
データ線６ａは、ＴＦＴ素子３０を構成する例えばポリシリコン膜からなる半導体層１ａのうち、後述のソース領域にコンタクトホール５を介して電気的に接続されており、画素電極９は、半導体層１ａのうち、後述のドレイン領域にコンタクトホール８を介して電気的に接続されている。また、半導体層１ａのうち、後述のチャネル領域（図中左上がりの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはチャネル領域に対向する部分でゲート電極として機能する。
【００１９】
容量線３ｂは、走査線３ａに沿って略直線状に伸びる本線部（すなわち、平面的に見て、走査線３ａに沿って形成された第１領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中上向き）に突出した突出部（すなわち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
なお、非画素領域の内、斜線で示す一部領域には、第１遮光膜１１ａが設けられている。
【００２０】
次に、図３に基づいて、本実施の形態の液晶装置の断面構造について説明する。図３は上述した通り、図２のＡ−Ａ’線断面図であり、ＴＦＴ素子３０が形成された領域の構成について示す断面図である。本実施の形態の液晶装置においては、ＴＦＴアレイ基板１０と、これに対向配置される対向基板２０との間に液晶層５０が挟持されている。
【００２１】
ＴＦＴアレイ基板１０は、石英等の透光性材料からなる基板本体１０Ａとその液晶層５０側表面に形成されたＴＦＴ素子３０、画素電極９、配向膜４０を主体として構成されており、対向基板２０はガラスや石英等の透光性材料からなる基板本体２０Ａとその液晶層５０側表面に形成された共通電極２１と配向膜６０とを主体として構成されている。そして、各基板１０，２０は、スペーサ１５を介して所定の基板間隔（ギャップ）が保持されている。
【００２２】
ＴＦＴアレイ基板１０において、基板本体１０Ａの液晶層５０側表面には画素電極９が設けられ、各画素電極９に隣接する位置に、各画素電極９をスイッチング制御する画素スイッチング用ＴＦＴ素子３０が設けられている。画素スイッチング用ＴＦＴ素子３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを備えている。
【００２３】
ゲート絶縁膜２は、半導体層１ａのチャネル領域１ａ’上において相対的に厚膜に形成される一方、ソース領域１ｄ及びドレイン領域１ｅ上において相対的に薄膜に形成されている。そして、これら薄膜領域と厚膜領域とを繋ぐ領域として、傾斜領域２ａが半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ上において形成されている。この傾斜領域２ａは、厚膜領域から薄膜領域に至るテーパ状の構成をなし、厚膜領域から薄膜領域に広がる裾野状に形成され、その膜厚が略連続的（若しくは略階段状）に異なるものとされている。したがって、傾斜領域２ａでは、薄膜領域に近い側（半導体膜１ａに対応付けた場合はソース領域又はドレイン領域側）が相対的に薄膜に構成され、厚膜領域に近い側（半導体膜１ａに対応付けた場合はチャネル領域側）が相対的に厚膜に構成されている。
【００２４】
さらに、ゲート絶縁膜２の傾斜領域２ａに沿って、半導体膜１ａでは不純物イオンの濃度分布が略連続的に異なるものとされている。すなわち、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃにおいて、不純物イオンの濃度が、上記傾斜領域２ａに沿って略連続的（若しくは略階段状）に変化しており、具体的には薄膜領域（ソース領域又はドレイン領域）に近い側が相対的に高濃度に、厚膜領域（チャネル領域）に近い側が相対的に低濃度に構成されている。
【００２５】
また、上記走査線３ａ上、ゲート絶縁膜２上を含む基板本体１０Ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール５、及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が開孔した第２層間絶縁膜４が形成されている。つまり、データ線６ａは、第２層間絶縁膜４を貫通するコンタクトホール５を介して高濃度ソース領域１ｄに電気的に接続されている。
【００２６】
さらに、データ線６ａ上および第２層間絶縁膜４上には、高濃度ドレイン領域１ｅへ通じるコンタクトホール８が開孔した第３層間絶縁膜７が形成されている。すなわち、高濃度ドレイン領域１ｅは、第２層間絶縁膜４および第３層間絶縁膜７を貫通するコンタクトホール８を介して画素電極９に電気的に接続されている。
【００２７】
なお、本実施の形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。
【００２８】
また、ＴＦＴアレイ基板１０の基板本体１０Ａの液晶層５０側表面において、各画素スイッチング用ＴＦＴ素子３０が形成された領域には、ＴＦＴアレイ基板１０を透過し、ＴＦＴアレイ基板１０の図示下面（ＴＦＴアレイ基板１０と空気との界面）で反射されて、液晶層５０側に戻る戻り光が、少なくとも半導体層１ａのチャネル領域１ａ’および低濃度ソース、ドレイン領域１ｂ、１ｃに入射することを防止するための第１遮光膜１１ａが設けられている。
【００２９】
また、第１遮光膜１１ａと画素スイッチング用ＴＦＴ素子３０との間には、画素スイッチング用ＴＦＴ素子３０を構成する半導体層１ａを第１遮光膜１１ａから電気的に絶縁するための第１層間絶縁膜１２が形成されている。さらに、図２に示したように、ＴＦＴアレイ基板１０に第１遮光膜１１ａを設けるのに加えて、コンタクトホール１３を介して第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに電気的に接続するように構成されている。
さらに、ＴＦＴアレイ基板１０の液晶層５０側最表面、すなわち、画素電極９および第３層間絶縁膜７上には、電圧無印加時における液晶層５０内の液晶分子の配向を制御する配向膜４０が形成されている。
【００３０】
他方、対向基板２０には、基板本体２０Ａの液晶層５０側表面であって、データ線６ａ、走査線３ａ、画素スイッチング用ＴＦＴ素子３０の形成領域（非画素領域）に対向する領域に、入射光が画素スイッチング用ＴＦＴ素子３０の半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに侵入することを防止するための第２遮光膜２３が設けられている。また、第２遮光膜２３が形成された基板本体２０Ａの液晶層５０側には、その略全面にわたって、ＩＴＯ等からなる共通電極２１が形成され、その液晶層５０側には、電圧無印加時における液晶層５０内の液晶分子の配向を制御する配向膜６０が形成されている。
【００３１】
以上のような本実施の形態の液晶装置は、ＬＤＤ構造を具備した画素スイッチング用ＴＦＴ素子（半導体装置）３０を備え、その画素スイッチング用ＴＦＴ素子３０に形成された半導体膜のＬＤＤ領域が、高濃度ソース領域又は高濃度ドレイン領域から略連続的に不純物イオン濃度が変化した構成をなしている。したがって、ＬＤＤ領域において電界集中の発生を防ぐことができるため、当該画素スイッチング用ＴＦＴ素子３０は信頼性の高い応答特性を示すこととなり、ひいては液晶装置の信頼性を高めることが可能となる。
【００３２】
次に、本発明に係る半導体装置の製造方法について、その一例を説明する。特に、上記液晶装置の画素スイッチング用ＴＦＴ素子として適用可能な半導体装置を製造するプロセスについて説明するものとする。
なお、ここでは半導体装置としてｎチャネル型の多結晶シリコンＴＦＴを製造する場合を例として説明する。図４〜図７はいずれも、本実施形態の半導体装置の製造方法を工程順に示す概略断面図である。なお、各図において、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００３３】
はじめに、図４（ａ）に示すように、超音波洗浄等により清浄化したガラス基板１０を用意した後、基板温度が１５０〜４５０℃となる条件下で、ガラス基板１０の全面に、シリコン酸化膜等の絶縁膜からなる下地保護膜（緩衝膜）１１をプラズマＣＶＤ法等により、例えば５００ｎｍ程度など、１０μｍ未満の厚さに成膜する。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素、ジシランとアンモニア等が好適である。
【００３４】
次に、図４（ｂ）に示すように、基板温度が１５０〜４５０℃となる条件下で、下地保護膜１１を形成したガラス基板１０の全面に、非晶質シリコン膜（非晶質半導体膜）２１をプラズマＣＶＤ法等により３０〜１００ｎｍ（例えば５０ｎｍ）の厚さに成膜する。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。
【００３５】
次に、この非晶質シリコン膜２１に対して、図４（ｃ）に示すように、エキシマレーザー光Ｌ（ＸｅＣｌエキシマレーザーの場合は波長３０８ｎｍ、ＫｒＦエキシマレーザーの場合は波長２４８ｎｍ）を照射してレーザーアニールを行う。このような熱処理により、均一な多結晶シリコン膜２２が形成される。なお、非晶質シリコン膜２１をパターニングしてから、レーザーアニールを行って多結晶シリコン膜を形成しても良い。
【００３６】
次に、図４（ｄ）に示すように、多結晶シリコン膜２２をフォトリソグラフィー法により、形成する能動層の形状にパターニングする。すなわち、多結晶シリコン膜２２上にフォトレジストを塗布した後、フォトレジストの露光、現像、多結晶シリコン膜２２のエッチング、フォトレジストの除去を行うことにより、多結晶シリコン膜２２のパターニングを行う。
【００３７】
次に、図５（ａ）に示すように、３５０℃以下の温度条件下で、多結晶シリコン膜２２を形成したガラス基板１０の全面に、シリコン酸化膜、シリコン窒化膜等からなるゲート絶縁膜３１を５０〜１５０ｎｍ（例えば７５ｎｍ）の厚さに成膜する。この工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００３８】
次に、図５（ｂ）に示すように、ゲート絶縁膜３１を形成したガラス基板１０の全面に、スパッタリング法等により、アルミニウム、タンタル、モリブデン等の金属、又はこれらの金属のいずれかを主成分とする合金、又は多結晶シリコン等の導電性材料を成膜した後、フォトリソグラフィー法によりパターニングし、３００〜８００ｎｍ（例えば５００ｎｍ）の厚さのゲート電極３２を形成する。すなわち、導電性材料を成膜したガラス基板１０上にフォトレジストを塗布した後、フォトレジストの露光、現像、導電性材料のエッチング、フォトレジストの除去を行うことにより、導電性材料をパターニングし、ゲート電極３２を形成する。
【００３９】
次に、図５（ｃ）に示すように、ゲート電極３２より幅広のレジストマスク３９を例えば１０００ｎｍ程度形成し、さらに図５（ｄ）に示すように、レジストマスク３９をマスクとして多結晶シリコン膜２２に対して高濃度の不純物イオンＤＰ１（ここではリンイオン）を、約０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で打ち込み、高濃度ソース領域２２ｄ、及び高濃度ドレイン領域２２ｅを形成する。
【００４０】
このような不純物イオンの注入を行った後、レジストマスク３９の剥離を行う。本実施の形態では、Ｏ２プラズマを用いたアッシング処理（灰化処理）によりレジストマスク３９を剥離するものとしているが、そのアッシング処理の際、Ｏ２プラズマ中に弗化ガスを添加し、絶縁膜３１をアッシング処理と同時にエッチングするものとしている。
【００４１】
この剥離工程において、レジストマスク３９は、図６（ａ）に示すように自身のエッジ部分３８から徐々に剥離していく。したがって、ゲート絶縁膜３１に関しては、レジストマスク３９が形成されていない領域は、当該剥離工程において経時的にエッチングが行われていくが、レジストマスク３９の形成領域は、該レジストマスク３９の剥離に伴って徐々にエッチングが行われる。その結果、図６（ｂ）に示すように、ゲート絶縁膜３１には膜厚が略段階的若しくは略連続的に異なる傾斜領域２ａが形成されることなる。なお、本実施の形態では、アッシングによるレジストマスク３９の減量が７５０ｎｍ程度となるように設計されており、したがって傾斜領域２ａの基板平面方向の幅が７５０ｎｍ程度となる。また、ゲート絶縁膜３１は、エッチングにより膜厚が最大５０ｎｍ程度減少し、したがってゲート絶縁膜３１の最小膜厚は２５ｎｍ程度となる。
【００４２】
ゲート絶縁膜３１のエッチングを伴うレジストマスクの剥離工程の後、図６（ｃ）に示すように、ゲート電極３２をマスクとして、約０．１×１０１３〜１×１０１４／ｃｍ２のドーズ量で低濃度の不純物イオンＤＰ２（ここでは、リンイオン）を打ち込み、低濃度ソース領域２２ｂ、低濃度ドレイン領域２２ｃを形成する。ここで、ゲート電極３２の直下に位置し、不純物イオンが導入されなかった部分はチャネル領域２２ａとなる。
【００４３】
この場合、低濃度ソース領域２２ｂ及び低濃度ドレイン領域２２ｃには、ゲート絶縁膜３１の傾斜領域２ａに対応して濃度勾配が生じる。具体的には、高濃度ソース領域２２ｄ及び高濃度ドレイン領域２２ｅからチャネル領域２２ａに向かって不純物イオン濃度が徐々に低下する構成となる。これは、ゲート絶縁膜３１の膜厚に基づき、例えば薄膜領域では不純物イオンを多く注入することができる一方、厚膜領域では不純物イオンの注入が少なくなることに基づいている。
【００４４】
次に、図７（ａ）に示したように、エキシマーレーザー光ＳＬを照射することにより、注入した不純物イオンの活性化を行う。このようなアニール処理により、ソース領域２２ｂ、２２ｄ及びドレイン領域２２ｃ、２２ｅに注入された不純物の活性化が効果的に行われる。
【００４５】
次に、図７（ｂ）に示すように、ゲート電極３２の表面側にＣＶＤ法等により、シリコン酸化膜等からなる層間絶縁膜３３を３００〜８００ｎｍの厚さに成膜し、さらに所定のパターンのレジストマスク（図示略）を形成した後、該レジストマスクを介して層間絶縁膜３３のドライエッチングを行い、層間絶縁膜３３において高濃度ソース領域２２ｄ及び高濃度ドレイン領域２２ｅに対応する部分にコンタクトホール３４、３５をそれぞれ形成する。なお、層間絶縁膜３３の成膜工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００４６】
次に、図７（ｃ）に示すように、層間絶縁膜３３の全面に、アルミニウム、チタン、窒化チタン、タンタル、モリブデン、又はこれらの金属のいずれかを主成分とする合金等の導電性材料を、スパッタリング法等により成膜した後、フォトリソグラフィー法によりパターニングし、４００〜８００ｎｍの厚さのソース電極３６及びドレイン電極３７を形成する。すなわち、導電性材料を成膜したガラス基板１０上にフォトレジストを塗布した後、フォトレジストの露光、現像、導電性材料のエッチング、フォトレジストの除去を行うことにより、導電性材料をパターニングし、ソース電極３６及びドレイン電極３７を形成する。以上のようにして、ｎチャネル型の多結晶シリコンＴＦＴ（半導体装置）１００を製造することができる。
【００４７】
なお、本実施形態では、ゲート電極３２を、ゲート絶縁膜３１を形成した後であってレジストマスク３９を形成する前に形成しているが、レジストマスク３９を剥離した後に形成することも可能である。この場合、ゲート絶縁膜３１の傾斜領域２ａが所定の幅だけ形成された時点で、弗化ガスの供給を停止し、その後はレジストマスク３９のアッシングのみを行うものとするのが良い。これにより、ゲート絶縁膜３１に、ゲート電極３２を形成するのに好適な平坦面を形成することが可能である。なお、ゲート電極３２の形成前にゲート絶縁膜３１の表面を研磨処理するものとしても良い。
【００４８】
以上のような製造方法によると、ゲート絶縁膜３１において、ＬＤＤ領域に対応する位置に膜厚が略連続的（若しくは略段階的）に変化する傾斜領域２ａを形成することが可能となる。傾斜領域２ａの構成は、図８に示すように、ゲート絶縁膜３１の薄膜領域（高濃度ソース領域２２ｄ（若しくは高濃度ドレイン領域２２ｅ）上に形成された領域）の膜厚ｈ２が約２０ｎｍ、厚膜領域（チャネル領域２２ａ上に形成された領域）の膜厚ｈ３が約７５ｎｍとされ、傾斜高さｈ１が約５５ｎｍとされている。また、傾斜領域２ａの基板平面方向幅（余弦方向の幅）Ｌ１が約７５０ｎｍとされている。
【００４９】
このように傾斜領域２ａを備えたゲート絶縁膜３１を介して不純物イオンＬＤ２を注入し、ＬＤＤ構造を形成した場合、該ＬＤＤ領域において図９に示すような濃度勾配を付与することが可能となる。図９は、横軸にゲート絶縁膜３１の厚さを、縦軸に不純物イオン濃度をとったグラフで、グラフ中（Ａ）及び（Ｂ）に該当する位置が、図８に示したソース端Ａ及びチャネル端Ｂである。
【００５０】
このように、ゲート絶縁膜３１の厚さに対応して、ＬＤＤ領域に不純物イオン濃度の勾配（ほぼ一桁の勾配）が生じ、例えばゲート絶縁膜３１の薄膜領域（ソース端Ａ側）では不純物イオン濃度が高く、該薄膜領域（ソース端Ａ側）から厚膜領域（チャネル端Ｂ側）に向かって不純物イオン濃度が徐々に低く構成されることなる。したがって、該ＬＤＤ領域において電界の集中が生じ難い理想的なＬＤＤ構造を形成することが可能となり、信頼性の高い半導体装置を提供することが可能となる。なお、図９に示した不純物イオン濃度の値は一例を示したもので、本発明はこれに限定されるものではない。
【図面の簡単な説明】
【図１】本発明の一実施形態の液晶装置の等価回路図。
【図２】同、液晶装置の画素群の構造を示す平面図。
【図３】同、液晶装置の断面構造を示す断面図。
【図４】本発明の製造方法の一工程例を示す断面模式図。
【図５】図４に続く工程例を示す断面模式図。
【図６】図５に続く工程例を示す断面模式図。
【図７】図６に続く工程例を示す断面模式図。
【図８】ゲート絶縁膜の傾斜領域を拡大して示す断面模式図。
【図９】本実施の形態の効果を示すグラフ。
【符号の説明】
１０…基板、２１…非晶質シリコン、２２…多結晶シリコン（半導体膜）、３１…絶縁膜、３９…レジストマスク（マスク）
【図１】
2004228197.tif 000003
【図２】
2004228197.tif 000004
【図３】
2004228197.tif 000005
【図４】
2004228197.tif 000006
【図５】
2004228197.tif 000007
【図６】
2004228197.tif 000008
【図７】
2004228197.tif 000009
【図８】
2004228197.tif 000010
【図９】
2004228197.tif 000011