(57)【要約】【課題】優れた高周波特性を達成できる半導体素子組立体が提供される。【解決手段】半導体素子組立体１では、搭載部材３は、配線面１１、搭載面１３および該配線面１１上に設けられた第１の配線層１５ａを有する。半導体素子５は、パッド電極１７ａを有する。フレキシブルプリント基板７は、基体１９、ｘパッド電極２１ａ及び第１の導電層２３を有する。パッド電極２１ａは、基体１９上に設けられている。導電層２３は、基体１９上に設けられており、パッド電極２１ａに接続されている。接続電極９は、半導体素子５のパッド電極１７とフレキシブルプリント基板７のパッド電極２１ａとの間に設けられている。半導体素子５のパッド電極１７ａは、フレキシブルプリント基板７のパッド電極２１ａに接続電極９を介して電気的に接続される。搭載部材３の配線層１５ａは、フレキシブルプリント基板７の導電層２３ａに電気的に接続されている。【選択図】  図１
2004221482.tif 000002
【特許請求の範囲】
【請求項１】
配線面、搭載面および該配線面上に設けられた第１の配線層を有する搭載部材と、
前記搭載部材の前記搭載面上に設けられ第１のパッド電極を有する半導体素子と、
基体、該基体上に設けられた第１のパッド電極、及び該第１のパッド電極に接続されており該基体上に設けられた第１の導電層を有するフレキシブルプリント基板と、
前記半導体素子の前記第１のパッド電極と前記フレキシブルプリント基板の前記第１のパッド電極との間に設けられた第１の接続電極と
を備え、
前記搭載部材の前記第１の配線層と前記フレキシブルプリント基板の前記第１の導電層とは、互いに電気的に接続されている、半導体素子組立体。
【請求項２】
前記半導体素子は、第２のパッド電極を有しており、
当該半導体素子組立体は、基体、該基体上に設けられた第１のパッド電極、及び該基体上に設けられ該パッド電極に接続された第１の導電層を有する別のフレキシブルプリント基板と、
前記半導体素子の前記第２のパッド電極と前記別のフレキシブルプリント基板の前記第１のパッド電極との間に設けられた第２の接続電極と
を更に備え、
前記搭載部材は、該配線面上に設けられた第２の配線層を有しており、
前記搭載部材の前記第２の配線層と前記別のフレキシブルプリント基板の前記第１の導電層とは、互いに電気的に接続されている、請求項１に記載の半導体素子組立体。
【請求項３】
前記半導体素子は、第１及び第２の辺を有しており、
前記第１のパッド電極は、前記第１の辺に位置しており、
前記半導体素子は、第２のパッド電極を有しており、
前記第２のパッド電極は、前記第２の辺に位置しており、
前記フレキシブルプリント基板は、該基体上に設けられた第２のパッド電極、及び該基体上に設けられ該第２のパッド電極に接続された第２の導電層を有しており、
前記搭載部材は、前記配線面上に設けられた第２の配線層を有しており、
前記搭載部材の前記第２の配線層と前記フレキシブルプリント基板の前記第２の導電層とは、互いに電気的に接続されており、
前記フレキシブルプリント基板の前記基体は、前記第１のパッド電極及び前記第１の導電層が設けられた第１の基体部と、前記第２のパッド電極及び前記第２の導電層が設けられた第２の基体部と、前記第１の基体部と前記第２の基体部とを接続する接続部とを有しており、
当該半導体素子組立体は、前記半導体素子の前記第２のパッド電極と前記フレキシブルプリント基板の前記第２のパッド電極との間に設けられた第２の接続電極を更に備える、請求項１に記載の半導体素子組立体。
【請求項４】
前記半導体素子は、前記第１のパッド電極が設けられた第１のエリアと、第１のエリアと異なる第２のエリアとを備えており、
前記フレキシブルプリント基板の前記接続部は、前記半導体素子の前記第１のエリア上に設けられており、
前記半導体素子は、前記第２のエリアに設けられた追加の電極パッドを備えている、請求項３に記載の半導体素子組立体。
【請求項５】
前記フレキシブルプリント基板は、第３及び第４の導電層と、第３及び第４のパッド電極とを有しており、
前記第１の導電層は、前記第３の導電層と前記第４の導電層との間に位置しており、
前記フレキシブルプリント基板において、前記第１のパッド電極は、前記第３のパッド電極と前記第４のパッド電極との間に位置しており、
前記半導体素子は、第３及び第４のパッド電極を有しており、
前記半導体素子において、前記第１のパッド電極は、前記第３のパッド電極と前記第４のパッド電極との間に位置しており、
前記搭載部材は、前記配線面上に設けられた第３及び第４の配線層を有しており、
当該半導体素子組立体は、前記半導体素子の前記第３のパッド電極と前記フレキシブルプリント基板の前記第３のパッド電極との間に設けられた第３の接続電極と、前記半導体素子の前記第４のパッド電極と前記フレキシブルプリント基板の前記第４のパッド電極との間に設けられた第４の接続電極とを更に備え、
前記搭載部材の前記第３及び第４の配線層と前記フレキシブルプリント基板の前記第３及び第４の導電層とは、それぞれ、互いに電気的に接続されている、請求項１〜請求項４のいずれかに記載の半導体素子組立体。
【請求項６】
複数の配線層を有する搭載部材と複数のパッド電極を有する半導体素子とを互いに電気的に接続するためのフレキシブルプリント基板部品であって、
基体と、
前記半導体素子の前記電極パッドの位置に合わせて配置されており該基体上に設けられた複数の第１のパッド電極と、
該パッド電極にそれぞれ接続されており前記基体上に設けられた複数の第１の導電層と
を備えるフレキシブルプリント基板部品。
【請求項７】
前記複数の第１の導電層は、前記搭載部材の該複数の配線層のインピーダンスに整合する第１の配線部と、該第１の配線部を前記第１のパッド電極にそれぞれ接続する第２の配線部とを備える、請求項６に記載のフレキシブルプリント基板部品。
【請求項８】
前記第１のパッド電極上にそれぞれ設けられた複数の接続電極を更に備える、請求項６または請求項７に記載のフレキシブルプリント基板部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子組立体及びフレキシブルプリント基板部品に関する。
【０００２】
【従来の技術】
特許文献１には、表面実装型のＢＧＡセラミックパッケージが記載されている。このセラミックパッケージは、半導体素子を搭載するために設けられている。セラミックパッケージの裏面には、接続用の電極がアレイ状に配列されている。セラミックパッケージは、アレイ状の電極を介して、プリント回路基体上に導電層に接続される。セラミックパッケージに搭載されている半導体素子上の電極は、セラミックパッケージ内の配線層及びビアを介して、アレイ状の電極に接続される。
【０００３】
【特許文献１】
信学技報（Ｔｅｃｈｎｉｃａｌ  Ｒｅｐｏｒｔ  ｏｆ  ＩＥＩＣＥ）  ＥＤ２００１−１０６（２００１−１１）、ｐ５５−６０
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の特許文献に記載されたセラミックパッケージは、半導体素子のサイズ等に応じていくつの種類を準備しなくてはならず、様々な形状及びサイズの半導体素子に対して使用しやすいものではない。
【０００５】
一方、セラミック基板上の伝送ラインを半導体素子に金属ワイヤを介して接続する半導体素子組立体では、金属ワイヤを介する接続のため、信号の高周波成分の劣化及び損失がさけられない。例えば、金属パッケージにセラミック基板及び半導体素子を搭載する半導体素子組立体では、半導体素子とセラミック基体との間隔は、半導体素子の寸法公差、組立のために必要な作業空間から要求される２００マイクロメートル程度にとられる。この間隔は、入力のためのセラミック基板及び出力のためのセラミック基板と半導体素子との両方の間にとられる。この間隔は、そのまま、両セラミック基板と半導体素子とのワイヤ長に反映されて、該ワイヤ長は増加する。この結果、ワイヤ長は、４００〜５００マイクロメートル程度になる。幅５０マイクロメートル、長さ５００マイクロメートル及び厚さ２０マイクロメートルのリボンワイヤは、約２００ピコヘンリー（ｐＨ）のインダクタンスを示す。半導体素子からのキャパシタンスと該インダクタンスとは、共振回路を構成して、信号の高周波成分の劣化及び損失を引き起こす。半導体素子組立体において好適な高周波特性を得るためには、ワイヤに起因するインダクタンスを低減することは技術的な課題である。
【０００６】
そこで、本発明の目的は、優れた高周波特性を達成できる半導体素子組立体を提供することにあり、またこのためのフレキシブルプリント基板部品を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一側面によれば、半導体素子組立体は、（ａ）配線面、搭載面および該配線面上に設けられた第１の配線層を有する搭載部材と、（ｂ）主面上に設けられた第１のパッド電極を有する半導体素子と、（ｃ）基体、該基体上に設けられた第１のパッド電極、及び該基体上に設けられ該第１のパッド電極に接続された第１の導電層を有するフレキシブルプリント基板と、（ｄ）半導体素子の第１のパッド電極とフレキシブルプリント基板の第１のパッド電極との間に設けられた第１の接続電極とを備える。搭載部材の第１の配線層と前記フレキシブルプリント基板の第１の導電層は、互いに電気的に接続されている。
【０００８】
この半導体素子組立体によれば、フレキシブルプリント基板及び第１の接続電極を介して搭載部材の第１の配線層と半導体素子の第１のパッド電極とを互いに接続しているので、ワイヤを使用すること無く搭載部材と半導体素子に接続することができる。
【０００９】
本発明の半導体素子組立体では、半導体素子は第２のパッド電極を有している。半導体素子組立体は、（ｅ）基体、該基体上に設けられた第１のパッド電極、及び該基体上に設けられ該パッド電極に接続された第１の導電層を有する別のフレキシブルプリント基板と、（ｆ）半導体素子の第２のパッド電極と別のフレキシブルプリント基板の第１のパッド電極との間に設けられた第２の接続電極とを更に備えることができる。搭載部材は、配線面上に設けられた第２の配線層を有しており；搭載部材の第２の配線層と別のフレキシブルプリント基板の第１の導電層とは、互いに電気的に接続されている。
【００１０】
この半導体素子組立体によれば、別のフレキシブルプリント基板及び第２の接続電極を介して搭載部材の第２の配線層と半導体素子の第２のパッド電極とを互いに接続しているので、ワイヤを使用すること無く搭載部材と半導体素子に接続することができる。
【００１１】
また、フレキシブルプリント基板及び別のフレキシブルプリント基板を用いれば、いずれのフレキシブルプリント基板も半導体素子の素子領域上に位置することなく、搭載部材を半導体素子に接続することができる。
【００１２】
好適な実施の形態では、半導体素子の第１のパッド電極は、半導体素子の電気回路の入力に接続されることができる。半導体素子の第２のパッド電極は、半導体素子の電気回路の出力に接続されることができる。好適な実施の形態では、半導体素子では、第１の辺は第２の辺に対向している。
【００１３】
この半導体素子組立体によれば、半導体素子は、高周波成分の反射及び損失が低減された入力を介して高周波成分を含む電気信号を受けることができ、高周波成分の反射及び損失が低減された出力を介して、処理された該電気信号を提供することができる。
【００１４】
本発明の半導体素子組立体では、半導体素子は第１及び第２の辺を有しており；第１のパッド電極は第１の辺に位置しており；半導体素子は第２のパッド電極を有しており；第２のパッド電極は第２の辺に位置しており；フレキシブルプリント基板は、該基体上に設けられた第２のパッド電極、及び該基体上に設けられ該第２のパッド電極に接続された第２の導電層を有しており；搭載部材は、配線面上に設けられた第２の配線層を有しており；搭載部材の第２の配線層とフレキシブルプリント基板の第２の導電層とは、互いに電気的に接続されており；フレキシブルプリント基板の基体は、第１のパッド電極及び第１の導電層が設けられた第１の基体部と、第２のパッド電極及び第２の導電層が設けられた第２の基体部と、第１の基体部と第２の基体部とを接続する接続部とを有しており；当該半導体素子組立体は、半導体素子の第２のパッド電極とフレキシブルプリント基板の第２のパッド電極との間に設けられた第２の接続電極を更に備えることができる。
【００１５】
この半導体素子組立体によれば、パッド電極及び導電層が設けられている第１及び第２の基体部を半導体素子の素子領域上に配置することなく、搭載部材と半導体素子に接続することができる。
【００１６】
また、接続部は、第１及び第２の基体部を含むフレキシブルプリント基板の機械的な強度を増加するために役立つ。
【００１７】
好適な実施の形態では、半導体素子の第１のパッド電極は、半導体素子の電気回路の入力に接続されることができる。半導体素子の第２のパッド電極は、半導体素子の電気回路の出力に接続されることができる。好適な実施の形態では、半導体素子では、第１の辺は第２の辺に対向している。
【００１８】
本発明の半導体素子組立体では、半導体素子は、第１の電極パッドが設けられた第１のエリアと、該第１のエリアと異なる第２のエリアとを備えており；フレキシブルプリント基板の接続部は、半導体素子の第１のエリア上に設けられており；半導体素子は、第２のエリアに設けられた追加の電極パッドを備えている。
【００１９】
この半導体素子組立体によれば、第１の電極パッドに関しては、電気信号の高周波成分の反射及び損失を低減しつつ、追加の電極パッドには、フレキシブルプリント基板を用いない電気的な接続、例えばワイヤを用いる接続、を採用できる。好適な実施の形態では、半導体素子は、第２のエリア上に設けられたエアブリッジを有することができる。
【００２０】
本発明の半導体素子組立体では、フレキシブルプリント基板は、第３及び第４の導電層と、第３及び第４のパッド電極とを有しており；第１の導電層は、第３の導電層と第４の導電層との間に位置しており；フレキシブルプリント基板において、第１のパッド電極は、第３のパッド電極と第４のパッド電極との間に位置しており；半導体素子は、第３及び第４のパッド電極を有しており；半導体素子において、第１のパッド電極は第３のパッド電極と第４のパッド電極との間に位置しており；搭載部材は、配線面上に設けられた第３及び第４の配線層を有しており；当該半導体素子組立体は、半導体素子の第３のパッド電極とフレキシブルプリント基板の第３のパッド電極との間に設けられた第３の接続電極と、半導体素子の第４のパッド電極とフレキシブルプリント基板の第４のパッド電極との間に設けられた第４の接続電極とを更に備える。搭載部材の第３及び第４の配線層とフレキシブルプリント基板の第３及び第４の導電層とは、それぞれ、互いに電気的に接続されている。
【００２１】
この半導体素子組立体によれば、搭載部材の第１、第３及び第４の配線層を組み合わせて、所定のインピーダンスを有する伝送ラインを搭載部材上に構成できる。
【００２２】
好適な実施の形態では、半導体素子は、マイクロ波増幅回路を備えることができる。別の好適な実施の形態では、半導体素子は、半導体光素子を駆動するための駆動回路を備えることができる。
【００２３】
本発明の別の側面は、所定のインピーダンスの伝送ラインを有する搭載部材と複数のパッド電極を有するた半導体素子とを互いに電気的に接続するためのフレキシブルプリント基板部品に係る。フレキシブルプリント基板部品は、（ａ）基体と、（ｂ）半導体素子の電極パッドの位置に合わせて配置されており該基体上に設けられた複数の第１のパッド電極と、（ｃ）基体上に設けられ該第１のパッド電極にそれぞれ接続された複数の第１の導電層と、を備える。
【００２４】
このフレキシブルプリント基板部品によれば、ワイヤを使用すること無く搭載部材と半導体素子に接続することができる。
【００２５】
本発明のフレキシブルプリント基板部品では、第１の導電層は、搭載部材の該複数の配線層のインピーダンスに整合する所定のインピーダンスを示す第１の配線部と、該第１の配線部を第１のパッド電極にそれぞれ接続する第２の配線部とを備えることができる。搭載部材上の配線層だけでなく、フレキシブルプリント基板部品にも所定のインピーダンスを有する伝送ラインを構成できる。
【００２６】
本発明のフレキシブルプリント基板部品では、基体は、第１のパッド電極及び第１の導電層が設けられた第１の基体部と、第２のパッド電極及び第２の導電層が設けられた第２の基体部と、第１の基体部と第２の基体部とを接続する接続部とを有することができる。
【００２７】
このフレキシブルプリント基板部品によれば、パッド電極及び導電層が設けられている第１及び第２の基体部を半導体素子の電子素子領域上に配置することなく、搭載部材と半導体素子に接続することができる。また、接続部は、第１及び第２の基体部を含むフレキシブルプリント基板の機械的な強度を増加するために役立つ。好適な実施の形態では、フレキシブルプリント基板部品は、別の接続部を備えることができる。フレキシブルプリント基板部品では、第１及び第２の基体部を半導体素子に位置決めするときに、接続部及び別の接続部は、半導体素子上を通過しないように配置されている。
【００２８】
本発明のフレキシブルプリント基板部品は、第１のパッド電極上にそれぞれ設けられた複数の接続電極を更に備えることができる。フレキシブルプリント基板部品の第１のパッド電極上に接続電極を設けておけば、半導体素子の電極パッド上に接続電極を設ける必要がない。
【００２９】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【００３０】
【発明の実施の形態】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体素子組立体及びフレキシブルプリント基板部品に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００３１】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体素子組立体の構成部品を示す図面である。図２は、本実施の形態に係る半導体素子組立体を示す図面である。図３（Ａ）は、本実施の形態に係る半導体素子組立体を示す平面図である。図３（Ｂ）は、図３（Ａ）に示されたＩ−Ｉ線に沿った断面図である。
【００３２】
半導体素子組立体１は、搭載部材３と、半導体素子５と、フレキシブルプリント基板７と、第１の接続電極９とを備える。搭載部材３は、配線面１１、搭載面１３および該配線面１１上に設けられた第１の配線層１５ａを有する。半導体素子５は、主面５ａ上に設けられた第１のパッド電極１７ａを有する。フレキシブルプリント基板７は、基体１９、第１のパッド電極２１ａ、及び第１の導電層２３ａを有する。第１のパッド電極２１ａは、該基体１９上に設けられている。第１の導電層２３ａは、該基体１９上に設けられており、該第１のパッド電極２１ａに電気的に接続されている。第１の接続電極９は、半導体素子５の第１のパッド電極１７ａとフレキシブルプリント基板７の第１のパッド電極２１ａとの間に設けられている。この配置により、半導体素子５の第１のパッド電極１７ａとフレキシブルプリント基板７の第１のパッド電極２１ａは、第１の接続電極９を介して互いに電気的に接続される。搭載部材３の第１の配線層１５ａとフレキシブルプリント基板７の第１の導電層２３ａとは、互いに電気的に接続されている。この接続は、例えば、半田といった導電性部材２９ａを介して実現されている。
【００３３】
半導体素子組立体１によれば、フレキシブルプリント基板７及び第１の接続電極９を介して搭載部材３の第１の配線層１５ａと半導体素子５の第１のパッド電極１７ａとを互いに接続しているので、ワイヤを使用すること無く搭載部材３と半導体素子５に接続することができる。したがって、優れた高周波特性を達成できる半導体素子組立体１が提供される。
【００３４】
フレキシブルプリント基板７の基体１９は可撓性を示すものであり、基体１９に力が加わるとき基体１９は屈曲する。基体１９の材料としては、例えばポリイミドが例示される。好適な実施例では、搭載部材３は、配線基板２５及びベース２７を備える。ベース２７は、所定の軸３１に沿って配列された第１〜第３の領域２７ａ〜２７ｃを備える。第１の領域２７ａ上には、配線基板２５が搭載されている。配線基板２５としては、セラミック基体が例示される。第２の領域２７ｂの主面は、搭載面１３を備えており、半導体素子５を搭載している。
【００３５】
半導体素子組立体１では、半導体素子５は第１及び第２の辺５ｂ、５ｃを有している。第１のパッド電極１７ａは第１の辺５ｂに位置している。半導体素子５は、主面５ａ上に第２のパッド電極１８ａを有している。第２のパッド電極１８ａは第２の辺５ｃに位置している。
【００３６】
フレキシブルプリント基板７は、第２のパッド電極２２ａ及び第２の導電層２４ａを有している。第２のパッド電極２２ａは、該基体１９上に設けられている。第２の導電層２４ａは、基体１９上に設けられており、該第２のパッド電極２２ａに電気的に接続されている。
【００３７】
搭載部材３は、更に配線基板２６を備えている。配線基板２６は、ベース２７の第３の領域２７ｃ上に設けられている。配線基板２６は、配線面１１上に設けられた第２の配線層１６ａを有している。搭載部材３の第２の配線層１６ａとフレキシブルプリント基板７の第２の導電層２４ａとは、互いに電気的に接続されている。この接続は、例えば、半田といった導電性部材２９ｂを介して実現されている。
【００３８】
フレキシブルプリント基板７の基体１９は、第１の基体部１９ａと、第２の基体部１９ｂと、接続部１９ｃとを有している。第１の基体部１９ａには、第１のパッド電極２１ａ及び第１の導電層２３ａが設けられている。第２の基体部１９ｂは、第２のパッド電極２２ａ及び第２の導電層２４ａが設けられている。接続部１９ｃは、第１の基体部と第２の基体部とを接続している。半導体素子組立体１は、半導体素子５の第２のパッド電極１８ａとフレキシブルプリント基板７の第２のパッド電極２２ａとの間に設けられた第２の接続電極１０を更に備えることができる。
【００３９】
この半導体素子組立体１によれば、パッド電極２１ａ、２２ａ及び導電層２３ａ、２４ａが設けられている第１及び第２の基体部１９ａ、１９ｂを半導体素子５の電子素子部３５上に位置することなく、搭載部材３と半導体素子５に接続することができる。また、接続部１９ｃは、第１及び第２の基体部１９ａ、１９ｂを含むフレキシブルプリント基板１９の機械的な強度を増加するために役立つ。また、接続部１９ｃにより第１及び第２の基体部１９ａ、１９ｂは接続されて、一体のフレキシブルプリント基板１９を成す。
【００４０】
好適な実施の形態では、半導体素子５の第１のパッド電極１７ａは、半導体素子５の電気回路３７の入力３７ａに接続されることができる。半導体素子５の第２のパッド電極１８ａは、半導体素子５の電気回路３７の出力３７ｂに接続されることができる。半導体素子５では、第１の辺５ｂは第２の辺５ｃに対向する。
【００４１】
図３（Ａ）及び図３（Ｂ）を参照すると、半導体素子組立体１では、フレキシブルプリント基板７は、第３及び第４の導電層２３ｂ、２３ｃと、第３及び第４のパッド電極２１ｂ、２１ｃとを有している。第１の導電層２３ａは、第３の導電層２３ｂと第４の導電層２３ｃとの間に位置している。第１のパッド電極２１ａは、第３のパッド電極２１ｂと第４のパッド電極２１ｃとの間に位置している。
【００４２】
半導体素子５は、第３及び第４のパッド電極１７ｂ、１７ｃを有している。第１のパッド電極１７ａは、第３のパッド電極１７ｂと第４のパッド電極１７ｃとの間に位置している。
【００４３】
搭載部材３の配線基板２５は、配線面１１上に設けられた第３及び第４の配線層１５ｂ、１５ｃを有している。半導体素子組立体１は、半導体素子３の第３のパッド電極１７ｂとフレキシブルプリント基板７の第３のパッド電極２１ｂとの間に設けられた第３の接続電極９と、半導体素子５の第４のパッド電極１７ｃとフレキシブルプリント基板７の第４のパッド電極２１ｃとの間に設けられた第４の接続電極９とを更に備えることができる。搭載部材３の配線基板２５の第３及び第４の配線層１５ｂ、１５ｃとフレキシブルプリント基板７の第３及び第４の導電層２３ｂ、２３ｃとは、それぞれ、互いに電気的に接続されている。この接続は、例えば、半田といった導電性部材２９ａを介して実現されている。
【００４４】
この半導体素子組立体１によれば、搭載部材３の配線基板２５の第１、第３及び第４の配線層１５ａ、１５ｂ、１５ｃを組み合わせて、例えば５０オームといったインピーダンスを有する伝送ライン１５を配線基板２５上に構成できる。好適な実施の形態では、配線基板２５の第３及び第４の配線層１５ｂ、１５ｃは、ＧＮＤ電位が供給される。
【００４５】
図３（Ａ）を参照すると、フレキシブルプリント基板７では、第１〜第３の導電層２３ａ〜２３ｃは、第１の配線部３９ａと第２の配線部３９ｂとから構成されることができる。第１〜第３の導電層２３ａ〜２３ｃに関して、第１の配線部３９ａは、配線基板２５の配線層１５ａ、１５ｂ、１５ｃのインピーダンスに整合するインピーダンスの伝送ラインを構成する。第２の配線部３９ｂは、第１〜第３の導電層２３ａ〜２３ｃの第１の配線部３９ａをパッド電極２１ａ〜２１ｃにそれぞれ接続する。フレキシブルプリント基板１によれば、搭載部材３の配線基板２５上の配線層１５ａ〜１５ｃだけでなく、フレキシブルプリント基板１にも所定のインピーダンスを有する伝送ライン２３を構成できる。
【００４６】
半導体素子組立体１では、フレキシブルプリント基板７は、第５及び第６の導電層２４ｂ、２４ｃと、第３及び第４のパッド電極２２ｂ、２２ｃとを有している。第１の導電層２４ａは、第３の導電層２４ｂと第４の導電層２４ｃとの間に位置している。第１のパッド電極２２ａは、第３のパッド電極２２ｂと第４のパッド電極２２ｃとの間に位置している。
【００４７】
半導体素子５は、第３及び第４のパッド電極１８ｂ、１８ｃを有している。第１のパッド電極１８ａは、第３のパッド電極１８ｂと第４のパッド電極１８ｃとの間に位置している。
【００４８】
搭載部材３の配線基板２６は、配線面１１上に設けられた第３及び第４の配線層１６ｂ、１６ｃを有している。半導体素子組立体１は、半導体素子３の第３のパッド電極１８ｂとフレキシブルプリント基板７の第３のパッド電極２２ｂとの間に設けられた第３の接続電極１０と、半導体素子５の第４のパッド電極１８ｃとフレキシブルプリント基板７の第４のパッド電極２２ｃとの間に設けられた第４の接続電極１０とを更に備えることができる。搭載部材３の配線基板２６の第３及び第４の配線層１６ｂ、１６ｃとフレキシブルプリント基板７の第３及び第４の導電層２４ｂ、２４ｃとは、それぞれ、互いに電気的に接続されている。この接続は、例えば、半田といった導電性部材２９ｂを介して実現されている。
【００４９】
この半導体素子組立体１によれば、搭載部材３の配線基板２６の第１、第３及び第４の配線層１６ａ、１６ｂ、１６ｃを組み合わせて、例えば５０オームといったインピーダンスを有する伝送ライン１６を配線基板２６上に構成できる。好適な実施の形態では、配線基板２６の第３及び第４の配線層１６ｂ、１６ｃは、ＧＮＤ電位が供給される。
【００５０】
フレキシブルプリント基板１では、第１〜第３の導電層２４ａ〜２４ｃは、第１の配線部４１ａと第２の配線部４１ｂとから構成される。第１〜第３の導電層２４ａ〜２４ｃに関して、第１の配線部４１ａは、配線基板２６の配線層１６ａ、１６ｂ、１６ｃのインピーダンスに整合するインピーダンスの伝送ライン２４を構成する。第２の配線部４１ｂは、第１〜第３の導電層２４ａ〜２４ｃの第１の配線部４１ａをパッド電極２２ａ〜２２ｃにそれぞれ接続する。フレキシブルプリント基板１によれば、搭載部材３の配線基板２６上の配線層１６ａ〜１６ｃだけでなく、フレキシブルプリント基板１にも所定のインピーダンスを有する伝送ライン２４を構成できる。
【００５１】
図３（Ｂ）を参照しながら、半導体素子組立体１における電気信号の伝搬を説明する。入力信号ＳＩＮが配線基板２５の伝送ライン１５上を伝搬して接続部材２９ａに到達する。入力信号ＳＩＮは、接続部材２９ａを介して伝送ライン２３を伝搬して接続電極９に到達する。入力信号ＳＩＮは、接続電極９を介して半導体素子５に供給される。半導体素子５は、入力信号ＳＩＮを処理して出力信号ＳＯＵＴを生成する。出力信号ＳＯＵＴは、接続電極１０を介して伝送ライン２４に供給される。出力信号ＳＯＵＴは、伝送ライン２４を伝搬して接続部材２９ｂに到達する。出力信号ＳＯＵＴは、接続部材２９ｂを介して伝送ライン１６に到達する。出力信号ＳＯＵＴは、伝送ライン１６を伝搬する。
【００５２】
入力信号ＳＩＮ及び出力信号ＳＯＵＴの経路において、接続部材２９ａ及び２９ｂ並びに接続電極９及び１０の単位長さ当たりのインピーダンスは、伝送ライン１５、１６、２３、２４の特性インピーダンスに整合されていない。しかしながら、接続部材２９ａ及び２９ｂ並びに接続電極９及び１０のサイズは、４０ＧＨｚ程度の高周波成分の波長に比べても十分に小さいので、このインピーダンス不整合によって生じる信号成分の反射は大きくない。つまり、半導体素子がワイヤ等を用いて配線基板に接続される半導体素子組立体に比べて、本実施の形態の半導体素子組立体１ではインピーダンス不整合が低減されている。したがって、優れた高周波特性を達成できる半導体素子組立体１が提供される。
【００５３】
一方、半導体素子がワイヤ等を用いて配線基板に接続される半導体素子組立体では、配線基板上の伝送ラインと半導体素子との接続部分ではインピーダンスが整合されていないので、インピーダンスの不整合点において、信号の高周波成分が反射されて、無視できない信号の損失が生じる。例えば、高周波信号を処理する半導体素子の入力パッド電極及び／出力パッド電極の両隣にＧＮＤパッド電極が設けられている（以下、ＧＳＧ構造とよぶ）。半導体素子上にＧＳＧ構造とセラミック基板上のＧＳＧ構造とをリボンワイヤを介して接続することを必要する半導体素子組立体では、インピーダンスの整合を得るように３本のリボンワイヤを設けることはできない。
【００５４】
さらに、ワイヤを介する接続をさけるために、半導体素子をフリップチップ実装する半導体素子組立体では、半導体素子の裏面がパッケージに接触していないので、半導体素子からの熱は、いくつかのバンプ電極を介して放出される。この半導体素子組立体では、放熱経路が相対的に少ない。
【００５５】
しかしながら、本実施の形態の半導体素子組立体１では、半導体素子５は、搭載部材３の搭載面１３上に搭載されている。図３（Ｂ）を参照して例示的に説明すれば、半導体素子５は、銀ペースト若しくは金錫といった接着部材４５を介してベース２７に接着されている。半導体素子５において発生した熱Ｈ１は、半導体素子５の底面５ｄを介してベース２７に到達した後に、ベース２７内を広がる熱Ｈ２になる
フレキシブルプリント基板７は柔軟性を有している。配線基板２５、２６の高さＤ１と接続電極９、１０の高さＤ２との間のある程度の差は、フレキシブルプリント基板７の撓むことにより、組立することに対する障害ににはならない。
【００５６】
接続電極９、１０としては、半田ボール、バンプ電極が例示される。フレキシブルプリント基板７の柔軟性によれば、接続電極９、１０或いは半導体素子の厚さの製造ばらつきに起因する個々の電極の高さのばらつきがある場合でも、接続電極９、１０とフレキシブルプリント基板７とを接続することが可能になる。
【００５７】
フレキシブルプリント基板７は、リジットな（剛体的な）基板ではないので、製造中における熱膨張及び熱収縮並びに動作中における熱膨張及び熱収縮に起因する応力を緩和するために好適である。
【００５８】
フレキシブルプリント基板７を用いると、半導体素子の搭載位置のばらつきによるワイヤ長変化に起因するインダクタンス値の影響が少ない。故に、このような製造ばらつきに対する半導体素子組立体の電気的特性の依存性が小さくなる。
【００５９】
図４（Ａ）は、本実施の形態の半導体素子組立体の変形例を示す図面である。半導体素子組立体１ａは、フレキシブルプリント基板７に代えてのフレキシブルプリント基板８を備えており、半導体素子５に代えて半導体素子４を備える。フレキシブルプリント基板８は、基体４９、パッド電極２１ａ〜２１ｃ、導電層２３ａ〜２３ｃ、パッド電極２２ａ〜２２ｃ及び導電層２４ａ〜２４ｃを有する。フレキシブルプリント基板８の基体４９は、第１の基体部４９ａと、第２の基体部４９ｂと、接続部４９ｃとを有している。第１の基体部４９ａは、パッド電極２１ａ〜２１ｃ及び導電層２３ａ〜２３ｃが設けられている。第２の基体部４９ｂは、パッド電極２２ａ〜２２ｃ及び導電層２４ａ〜２４ｃが設けられている。接続部４９ｃは、第１の基体部４９ａと第２の基体部４９ｂとを接続している。接続部４９ｃの幅は第１の基体部４９ａ及び第２の基体部４９ｂの幅より小さい。
【００６０】
図４（Ｂ）は、本実施の形態の半導体素子の変形例を示す図面である。半導体素子組立体１ａでは、半導体素子４は、第１のエリア４ａと、該第１のエリア４ａと異なる第２のエリア４ｂとを備えている。第１のエリア４ａには、電極パッド１７ａ〜１７ｃ、１８ａ〜１８ｃが設けられている。好適な実施の形態では、半導体素子４は、第２のエリア４ｂに設けられた追加の電極パッド４ｃ、４ｄを備えている。また、別の好適な実施の形態では、半導体素子は、第２のエリア上に設けられたエアブリッジ４ｅを有することができ、更にレーザトリミングにて調整可能な抵抗、コンデンサ、インダクタンス等の電子素子４ｆを有することができる。フレキシブルプリント基板８の接続部４９ｃは、半導体素子４の第１のエリア４ａ上に設けられている。
【００６１】
この半導体素子組立体１ａによれば、電極パッドに関しては、電気信号の高周波成分の反射及び損失を低減しつつ、追加の電極パッド４ｃ、４ｄには、フレキシブルプリント基板８を用いない電気的な接続、例えばワイヤ４３ａ、４３ｂを用いる接続、を採用できる。この実施の形態では、フレキシブルプリント基板８の接続部４９ｃは、半導体素子上に配置している。好適な実施の形態では、エアブリッジ４ｅ上をフレキシブルプリント基板８が覆っていないので、製造工程中や使用中にエアブリッジ４ｃを破壊することがないという利点がある。また、レーザトリミング可能な電子素子を半導体素子が備える場合、当該電子素子のトリミングを行うことが容易になる。図４（Ａ）に示されるように、フレキシブルプリント基板８の接続部４９ｃは、第１の基体部４９ａと第２の基体部４９ｂとを接続するストライプ形状をなしている。
【００６２】
図５（Ａ）は、本実施の形態の半導体素子組立体の別の変形例を示す図面である。半導体素子組立体１ｂは、フレキシブルプリント基板７に代えてフレキシブルプリント基板６を備えており、半導体素子５に代えて半導体素子２を備える。フレキシブルプリント基板６は、基体５９、パッド電極２１ａ〜２１ｃ、導電層２３ａ〜２３ｃ、パッド電極２２ａ〜２２ｃ及び導電層２４ａ〜２４ｃを有する。フレキシブルプリント基板６の基体５９は、第１の基体部５９ａと、第２の基体部５９ｂと、第１及び第２の接続部５９ｃ、５９ｄとを有している。第１の基体部５９ａは、パッド電極２１ａ〜２１ｃ及び導電層２３ａ〜２３ｃが設けられている。第２の基体部５９ｂは、パッド電極２２ａ〜２２ｃ及び導電層２４ａ〜２４ｃが設けられている。接続部５９ｃ、５９ｄは、第１の基体部５９ａと第２の基体部５９ｂとを接続している。
【００６３】
図５（Ｂ）は、本実施の形態の半導体素子の別の変形例を示す図面である。半導体素子組立体１ｂでは、半導体素子２は、第１のエリア２ａと、該第１のエリア２ａと異なる第２のエリア２ｂとを備えている。第１のエリア２ａには、電極パッド１７ａ〜１７ｃ、１８ａ〜１８ｃが設けられている。好適な実施の形態では、半導体素子２は、第２のエリア２ｂに設けられた追加の電極パッド２ｃ、２ｄを備えている。また、別の好適な実施の形態では、半導体素子は、第２のエリア２ｂ上に設けられたエアブリッジ２ｅを有することができる。フレキシブルプリント基板６の接続部５９ｃ、５９ｄは、半導体素子４の通過上を避けて、第１及び第２の基体部５９ａ、５９ｂの対面する辺の両端に位置しており、該両端において基体部５９ａ、５９ｂを接続している。
【００６４】
この半導体素子組立体１ｂによれば、電極パッドに関しては、電気信号の高周波成分の反射及び損失を低減しつつ、追加の電極パッド２ｃ、２ｄには、フレキシブルプリント基板６を用いない電気的な接続、例えばワイヤ４３ａ、４３ｂを用いる接続、を採用できる。図５（Ａ）に示されるように、フレキシブルプリント基板６の接続部５９ｃ、５９ｄの各々は、第１の基体部５９ａと第２の基体部５９ｂとを接続するストライプ形状をなしている。
【００６５】
好適な実施の形態では、半導体素子は、マイクロ波増幅回路を備えることができる。別の好適な実施の形態では、半導体素子は、半導体光素子を駆動するための駆動回路を備えることができる。
【００６６】
図６は、半導体素子組立体の一例としてマイクロ波増幅装置を示す図面である。図６を参照すると、マイクロ波増幅装置６１が示されている。マイクロ波増幅装置６１は、ハウジング６３と、半導体増幅素子６５と、フレキシブルプリント基板７と、接続電極９、１０とを備える。ハウジング６３は、搭載面６３ａを有しており、搭載面６３ａ上に設けられた配線基板２５、２６を備える。好適な実施の形態では、ハウジング６３は、金属製である。ハウジング６３は、一側壁６３ｂに設けられた同軸コネクタ６７を備えており、また他側壁６３ｃに設けられた同軸コネクタ６９を備える。同軸コネクタ６７は、配線基板２５の伝送ライン１５に電気的に接続されている。同軸コネクタ６９は、配線基板２６の伝送ライン１６に電気的に接続されている。配線基板２５は、フレキシブルプリント基板７及び接続電極９を介して半導体増幅素子６５に接続されている。半導体増幅素子６５は、フレキシブルプリント基板７及び接続電極１０を介して配線基板２６の伝送ライン１６に接続されている。伝送ライン１６は、同軸コネクタ６９に接続されている。
【００６７】
マイクロ波増幅装置６１は、同軸コネクタ６７に入力信号ＳＩＮを受ける。入力信号ＳＩＮは、配線基板２５、フレキシブルプリント基板７及び接続電極９を介して半導体増幅素子６５に提供される。半導体増幅素子６５は、入力信号ＳＩＮを増幅して出力信号ＳＯＵＴを生成する。出力信号ＳＯＵＴは、接続電極１０、フレキシブルプリント基板７及び配線基板２６を介して同軸コネクタ６９に提供される。
【００６８】
図７は、半導体素子組立体の一例として光モジュールを示す図面である。図７を参照すると、光モジュール７１が示されている。光モジュール７１は、ハウジング７３と、半導体駆動素子７５と、フレキシブルプリント基板７と、接続電極９、１０とを備える。ハウジング７３は、搭載面７３ａを有しており、搭載面７３ａ上に設けられた配線基板２５、２６を備える。ハウジング７３は、金属製である。ハウジング７３は、一側壁７３ｃに設けられたリード端子８５ａ、８５ｂ、８５ｃを備えており、また他側壁７３ｂに設けられた光導波路８１を備える。光導波路８１としては、光ファイバが例示される。光ファイバは、例えばフェルールといった保持部材８３に保持されている。尚、光モジュール７１は、リード端子８５ａ、８５ｂ、８５ｃに代えて同軸コネクタを備えることができる。リード端子８５ａ、８５ｂ、８５ｃは、配線基板２５の伝送ライン１５に電気的に接続されている。配線基板２５は、フレキシブルプリント基板７及び接続電極９を介して半導体駆動素子７５に接続されている。半導体駆動素子７５は、フレキシブルプリント基板７及び接続電極１０を介して配線基板２６に接続されている。配線基板２６上には、半導体発光素子７７が搭載されている。半導体発光素子７７としては、半導体レーザ素子と半導体ＥＡ変調素子とを集積する半導体光集積素子が例示される。半導体発光素子７７は、レンズ７９を介して光導波路８３に光学的に結合されている。
【００６９】
光モジュール７１は、リード端子８５ａ、８５ｂ、８５ｃに入力信号ＳＩＮを受ける。入力信号ＳＩＮは、配線基板２５、フレキシブルプリント基板７及び接続電極９を介して半導体駆動素子７５に提供される。半導体駆動素子７５は、入力信号ＳＩＮを増幅して出力信号ＳＯＵＴを生成する。出力信号ＳＯＵＴは、接続電極１０、フレキシブルプリント基板７及び配線基板２６を介して半導体発光素子に提供される。
【００７０】
（第２の実施の形態）
図８（Ａ）〜図８（Ｃ）は、半導体素子組立体を製造する方法を示す図面である。図８（Ａ）を参照すると、フレキシプリント基板部品９１及び半導体素子５を準備する。フレキシプリント基板部品９１は、フレキシプリント基板７と、接続電極９、１０とを備える。接続電極９、１０は、それぞれ、フレキシプリント基板７のパッド電極２１ａ〜２１ｃ、２２ａ〜２２ｃ上に設けられている。フレキシプリント基板部品９１では、フレキシプリント基板７のパッド電極２１ａ〜２１ｃ、２２ａ〜２２ｃ上において、接続電極９、１０は、半導体素子５上に設けられたパッド電極１７ａ〜１７ｃ、１８ａ〜１８ｃに位置決めされている。図８（Ａ）に示されるように、フレキシプリント基板部品９１に半導体素子５を位置合わせして、フレキシプリント基板部品９１上に半導体素子５を配置してワークピース９３を形成する。
【００７１】
図８（Ｂ）を参照すると、搭載部材３を準備する。ワークピース９３を搭載部材３上に配置する。ワークピース９３の半導体素子５の裏面５ｄと搭載部材３の搭載面１３とを接着部材９５を介して接着して、ワークピース９７を形成する。
【００７２】
図８（Ｃ）を参照すると、フレキシプリント基板部品９１とワークピース９７とを互いに接続される。この接続は、半田といった導電性接着材を介して行われる。この結果、フレキシプリント基板部品９１とワークピース９７とは、接着部材２９ａ、２９ｂを介して電気的に接続される。
【００７３】
この方法によれば、優れた高周波特性を達成できる半導体素子組立体を製造することができる。
【００７４】
次いで、半導体素子組立体を製造する方法の変形例を説明する。この方法では、フレキシブルプリント基板７に代えてフレキシブルプリント基板６を準備する。本方法では、フレキシブルプリント基板６と接続電極９、１０とを備えるフレキシブルプリント基板部品９９を用いる。半導体素子２、搭載部材３及びフレキシブルプリント基板部品９９を用いて、図８（Ａ）〜図８（Ｃ）に示された製造工程を行う。
【００７５】
図９は、半導体素子組立体を製造する方法の変形例を示す図面である。図９は、図８（Ａ）〜図８（Ｃ）に示された製造工程の後に得られるワークピース１０１を示す。図９は、フレキシブルプリント基板部品９９の接続部を切断する線を示す破線１０３ａ、１０３ｂを示している。
【００７６】
図１０は、半導体素子組立体を示す図面である。図１０を参照すると、フレキシブルプリント基板部品９９の接続部が切断されている。切断された部分は、破線で示されている。フレキシブルプリント基板部品９９の接続部を切断した後に、半導体素子２のパッド電極２ｃ、２ｄにワイヤ１０９ａ、１０９ｂをボンディングする。フレキシブルプリント基板部品９９を切断しているので、ワイヤリングのための作業空間が提供される。このワイヤリングが完了した後に、半導体素子組立体１１１は提供される。
【００７７】
この切断により、フレキシブルプリント基板部品９９から、結果的に、複数のフレキシブルプリント基板１０５、１０７が形成された。フレキシブルプリント基板１０５、１０７の各々は、フレキシブルプリント基板７の基体部１９ａ、１９ｂの同様の構成を備える。フレキシブルプリント基板１０５は、パッド電極２１ａ〜２１ｃ及び導電層２３ａ〜２３ｃは備える。フレキシブルプリント基板１０７は、パッド電極２２ａ〜２２ｃ及び導電層２４ａ〜２４ｃを備える。
【００７８】
半導体素子組立体１１１によれば、２つのフレキシブルプリント基板１０５、１０７及び接続電極９、１０を介して搭載部材３の配線層１５、１６と半導体素子２とを互いに接続しているので、ワイヤを使用すること無く搭載部材３と半導体素子２に接続することができ、高周波成分を含む電気信号に反射及び損失が低減される。また、フレキシブルプリント基板１０５及び別のフレキシブルプリント基板１０７を用いれば、いずれのフレキシブルプリント基板も半導体素子２の素子上に位置することなく、組立のための作業空間も提供される。また、レーザトリミング可能な電子素子を半導体素子が備える場合、当該電子素子のトリミングを行うことできる。
【００７９】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。例えば、実施の形態において記載されたフレキシブルプリント基板は、基体の一方の面に電極及び導電層を備えるけれども、本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【００８０】
【発明の効果】
以上説明したように、本発明によれば、優れた高周波特性を達成できる半導体素子組立体が提供される。また、この半導体素子組立体のためのフレキシブルプリント基板部品が提供される。
【図面の簡単な説明】
【図１】図１は、第１の実施の形態に係る半導体素子組立体の構成部品を示す図面である。
【図２】図２は、本実施の形態に係る半導体素子組立体を示す図面である。
【図３】図３（Ａ）は、本実施の形態に係る半導体素子組立体を示す平面図である。図３（Ｂ）は、図３（Ａ）に示されたＩ−Ｉ線に沿った断面図である。
【図４】図４（Ａ）は、本実施の形態の半導体素子組立体の変形例を示す図面である。図４（Ｂ）は、本実施の形態の半導体素子の変形例を示す図面である。
【図５】図５（Ａ）は、本実施の形態の半導体素子組立体の別の変形例を示す図面である。図５（Ｂ）は、本実施の形態の半導体素子の別の変形例を示す図面である。
【図６】図６は半導体素子組立体の一例としてマイクロ波増幅装置を示す図面である。
【図７】図７は半導体素子組立体の一例として光モジュールを示す図面である。
【図８】図８（Ａ）〜図８（Ｃ）は、半導体素子組立体を製造する方法を示す図面である。
【図９】図９は、半導体素子組立体を製造する方法の変形例を示す図面である。
【図１０】図１０は、半導体素子組立体を示す図面である。
【符号の説明】
１、１ａ、１ｂ…半導体素子組立体、３…搭載部材、２、４、５…半導体素子、６、７、８…フレキシブルプリント基板、９、１０…接続電極、１１…配線面、１３…搭載面、１５ａ〜１５ｃ…配線層、１７ａ〜１７ｃ…パッド電極、１８ａ〜１８ｃ…パッド電極、１９、４９、５９…基体、１９ａ、４９ａ、５９ａ…第１の基体部、１９ｂ、４９ｂ、５９ｂ…第２の基体部、１９ｃ、４９ｃ、５９ｃ、５９ｄ…接続部、２１ａ〜２１ｃ…パッド電極、２３ａ〜２３ｃ…導電層、２４ａ〜２４ｃ…導電層、２５、２６…配線基体、２７…ベース、２９ａ、２９ｂ…導電性部材
【図１】
2004221482.tif 000003
【図２】
2004221482.tif 000004
【図３】
2004221482.tif 000005
【図４】
2004221482.tif 000006
【図５】
2004221482.tif 000007
【図６】
2004221482.tif 000008
【図７】
2004221482.tif 000009
【図８】
2004221482.tif 000010
【図９】
2004221482.tif 000011
【図１０】
2004221482.tif 000012