(57)【要約】【課題】この発明は、低濃度の不純物を含有する低濃度不純物基板に高濃度不純物拡散層を形成し、更にその上層に前記高濃度不純物拡散層より低濃度の不純物を含有するエピタキシャル層を形成した構造とすることで、ロット内で均一な抵抗を有する高濃度不純物層を容易に形成することができ、しかも高濃度不純物層からの不純物の外方拡散を防ぐための保護膜を必要としない半導体基板を得ようとするものである。【解決手段】この発明は、不純物を低濃度で含有する低濃度不純物基板１の上面全体に、該低濃度基板よりも不純物濃度の高い高濃度不純物拡散層２を形成し、この高濃度不純物拡散層の上面全体に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層３を形成したことを特徴とする半導体基板である。【選択図】    図１
2004221515.tif 000002
【特許請求の範囲】
【請求項１】
不純物を低濃度で含有する低濃度不純物基板の上面全体に、該低濃度不純物基板よりも不純物濃度の高い高濃度不純物拡散層を形成し、この高濃度不純物拡散層の上面全体に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成したことを特徴とする半導体基板。
【請求項２】
前記不純物が燐またはボロンである請求項１に記載の半導体基板。
【請求項３】
前記高濃度不純物拡散層とエピタキシャル層の厚さの和が５０μｍ以上である請求項１または２に記載の半導体基板。
【請求項４】
前記エピタキシャル層の抵抗値が１０Ω・ｃｍ以下である請求項１ないし３のいずれかに記載の半導体基板。
【請求項５】
不純物を低濃度で含有する低濃度不純物基板のいずれか一方の面に該低濃度不純物基板よりも不純物濃度の高い高濃度不純物拡散層を形成する工程と、主面となる高濃度不純物拡散層を形成した面を鏡面化する工程と、この鏡面化した高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成する工程とからなることを特徴とする半導体基板の製造方法。
【請求項６】
不純物を低濃度で含有する低濃度不純物基板の一方の面を鏡面化する工程と、この鏡面化した面に前記低濃度不純物基板よりも不純物濃度の高い高濃度不純物拡散層を形成する工程と、この高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成する工程とからなることを特徴とする半導体基板の製造方法。
【請求項７】
不純物を低濃度で含有する低濃度不純物基板の両面に該低濃度不純物基板よりも不純物濃度の高い高濃度不純物拡散層を形成させる工程と、いずれか一方の面の高濃度不純物拡散層を除去する工程と、高濃度不純物拡散層が形成された面を鏡面化する工程と、この鏡面化した高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成する工程からなることを特徴とする半導体基板の製造方法。
【請求項８】
不純物を低濃度で含有する低濃度不純物基板の両面に、該低濃度不純物基板よりも不純物濃度の高い高濃度不純物拡散層を形成する工程と、前記基板の厚さ方向中央部を切断して基板を分割する工程と、分割された基板の切断面を平坦化する工程と、分割された基板の高濃度不純物拡散層の表面を鏡面化する工程と、この鏡面化された高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物濃度を低濃度で含有するエピタキシャル層を形成する工程とからなることを特徴とする半導体基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体基板およびその製造方法に関し、特に個別半導体製造に用いられる半導体基板に関するものである。
【０００２】
【従来の技術】
一般に、シリコンウェーハを用いたバイポーラ型トランジスタあるいはパワーＭＯＳＦＥＴと称される個別半導体素子には、砒素、アンチモン、燐、ボロン等（主に砒素）の不純物を高濃度に含み表面を鏡面加工した高濃度不純物基板の上層に、低濃度の不純物を含むシリコンエピタキシャル層を形成した半導体基板が多く用いられている。
【０００３】
しかし、これら高濃度不純物基板を製造するには、チョクラルスキ一法等による単結晶育成時に、より多くの不純物を添加させる必要があった。しかし、高濃度不純物基板を製造する際に固溶限ぎりぎりの高濃度不純物を添加すると単結晶の育成は難しくなり、また歩留が非常に悪かった。さらに、偏析と呼ばれる現象で、物理的に結晶の長さ方向に亘って均一な濃度、すなわち均一な抵抗を有する結晶をロット内で育成させることが難しかった。こうしたことから、単結晶育成時により多くの不純物を添加して高濃度不純物基板を製造することはコストが高いものとなっていた。
【０００４】
また、このようにして得られた高濃度不純物基板は、これにエピタキシャル層を形成させるエピタキシャル成長時において、裏面側の高濃度半導体層が剥き出しとなっているので、裏面側から不純物が外方拡散し、これが表面のエピタキシャル面に回り込んでしまう不具合が生じていた。そのために、エピタキシャル層を形成させる際に、不純物の外方拡散防止を目的として、基板の裏面側に保護膜（酸化膜またはポリシリコン膜）を形成する必要があり、更に製造コストの高いものとなっていた。
【０００５】
また、本願発明に似て非なる先行技術として、半導体基板の表面に不純物拡散層を形成した後、該不純物拡散層の表面を機械的、かつ化学的に鏡面研磨して所定厚さだけを取り除き、この鏡面研磨後の不純物拡散層の上に高濃度の不純物を含有するエピタキシャル層を形成したサイリスタ用半導体基板の製造方法がある（例えば特許文献１参照）。
【０００６】
【特許文献１】
特開昭５９−３５４２１号（特許請求の範囲）。
【０００７】
この先行技術の実施例では、基板表面に不純物拡散層を得るために両面に酸化膜を形成し、その酸化膜を通して加速電圧１４０ＫｅＶでドーズ量７×１０１４／ｃｍ２の燐をウェーハ内にイオン注入した後、窒素と酸素との混合ガス中において１２６０℃で約５０時間かけてウェーハ内に燐を拡散させる。その後、表面を珪酸パウダーを用いて機械的かつ化学的に鏡面研磨して燐拡散層の表面を５μｍ取り除き、鏡面研磨後のウェーハ表面にエピタキシャル成長により比抵抗０・１ΩｃｍのＮ型単結晶のエピタキシャル層を形成することが記載されている。
【０００８】
しかしながら、この先行技術はサイリスタ用半導体基板の製造において、無欠陥のエピタキシャル層を形成するためのもので、基板に予め拡散層を形成した後、該拡散層を機械的かつ化学的に研磨してその上にエピタキシャル層を形成すると、無欠陥のエピタキシャル層が形成されるということを見出してなされた発明で、本発明とは目的および技術思想が全く異なるものである。
【０００９】
また、この先行技術の実施例では、基板上に高濃度不純物拡散層を形成する手段として、ドーズ量７×１０１４／ｃｍ２のイオン注入を行ない、これを高温熱処理して拡散している。そしてこの上に比抵抗０．１Ωｃｍのエピタキシャル層を形成しているが、これはドーズ量からすると下層の基板の不純物濃度と上層のエピタキシャル層の不純物濃度がほぼ同じレベルと考えられ、高濃度不純物が拡散した基板の上にこの高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成する本発明とは構成が異なるものである。なお、不純物拡散層をより高濃度にするためには、イオン注入時高ドーズのイオン量を長時間照射すれば高濃度不純物拡散層の基板は得られるが、生産性が悪く製造コストも高いものとなる。
【００１０】
【発明が解決しようとする課題】
この発明は、低濃度の不純物を含有する低濃度不純物基板に高濃度不純物拡散層を形成し、その上層に基板の高濃度不純物拡散層より低濃度の不純物を含有するエピタキシャル層を形成することで、デバイス面で必要となる表面層にロット間で均一な抵抗を有する高品質な結晶を形成することができ、しかも、高濃度不純物拡散層からの不純物の外方拡散を防ぐための保護膜を必要としないで、低コストで製造可能な半導体基板を得ようとするものである。
【００１１】
【課題を解決するための手段】
この発明は、不純物を低濃度で含有する低濃度不純物基板の上面全体に、該低濃度不純物基板よりも不純物濃度の高い高濃度不純物拡散層を形成し、この高濃度不純物拡散層の上面全体に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成したことを特徴とする半導体基板（請求項１）、前記不純物が燐またはボロンである請求項１に記載の半導体基板（請求項２）、前記高濃度不純物拡散層とエピタキシャル層の厚さの和が５０μｍ以上である請求項１または２に記載の半導体基板（請求項３）、前記エピタキシャル層の抵抗値が１０Ω・ｃｍ以下である請求項１ないし３のいずれかに記載の半導体基板（請求項４）、不純物を低濃度で含有する低濃度不純物基板のいずれか一方の面に該低濃度不純物基板よりも不純物濃度の高い高濃度不純物拡散層を形成する工程と、主面となる高濃度不純物拡散層を形成した面を鏡面化する工程と、この鏡面化した高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成する工程とからなることを特徴とする半導体基板の製造方法（請求項５）、不純物を低濃度で含有する低濃度不純物基板の一方の面を鏡面化する工程と、この鏡面化した面に前記低濃度不純物基板よりも不純物濃度の高い高濃度不純物拡散層を形成する工程と、この高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成する工程とからなることを特徴とする半導体基板の製造方法（請求項６）、不純物を低濃度で含有する低濃度不純物基板の両面に該低濃度不純物基板よりも不純物濃度の高い高濃度不純物拡散層を形成させる工程と、いずれか一方の面の高濃度不純物拡散層を除去する工程と、高濃度不純物拡散層が形成された面を鏡面化する工程と、この鏡面化した高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成する工程からなることを特徴とする半導体基板の製造方法（請求項７）及び不純物を低濃度で含有する低濃度不純物基板の両面に、該低濃度不純物基板よりも不純物濃度の高い高濃度不純物拡散層を形成する工程と、前記基板の厚さ方向中央部を切断して基板を分割する工程と、分割された基板の切断面を平坦化する工程と、分割された基板の高濃度不純物拡散層の表面を鏡面化する工程と、この鏡面化された高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物濃度を低濃度で含有するエピタキシャル層を形成する工程とからなることを特徴とする半導体基板の製造方法（請求項８）である。即ち、この発明は、低濃度の不純物を含有した低濃度不純物基板を用いて拡散法により高濃度不純物拡散層を形成し、その表面にエピタキシャル層を形成させるようにしたものである。
【００１２】
【発明の実施の形態】
図１は、この発明の一実施例におけるパワーデバイス用基板の断面図である。図１で１０は低濃度不純物が含有した低濃度不純物基板である。この低濃度不純物基板１０は、通常チョクラルスキ一法等の単結晶育成時において、Ｎ型では主に燐、アンチモン、砒素、Ｐ型ではボロンなどを添加して円柱状の単結晶インゴットを引上げスライスして作成する。
【００１３】
そして、この低濃度不純物基板１０に同タイプの高濃度不純物を拡散法で拡散させて高濃度不純物拡散層２を形成して高濃度不純物拡散層形成基板１とする。なお、図中のＮ，Ｐは半導体のタイプを表し、＋記号はそのタイプの不純物濃度が高いことを示している。さらにこの場合、高濃度不純物拡散層２の厚さは、低濃度不純物基板１０の厚さよりも小さくすることが望ましい。即ち、高濃度の不純物が拡散されていない高濃度不純物非拡散層（以降、非拡散層と称する。）１′を残存させることが望ましい。次いで、この状態で高濃度不純物拡散層形成基板１の高濃度不純物拡散層２の上層に、該高濃度不純物拡散層２より低濃度の不純物を含有したエピタキシャル層３を形成してこの発明の半導体基板とするものである。
【００１４】
なお、この発明の低濃度不純物基板１０の不純物濃度は、半導体デバイス工程流動時に外方拡散などでエピタキシャル層３の抵抗に影響を与えない程度の濃度でよいため、従来の高濃度不純物基板に比べ低価格でこの基板を製造することが可能である。エピタキシャル層３に影響を与えないような低濃度不純物基板１０の不純物濃度は、エピタキシャル層３の不純物濃度の１０倍以下が好ましい。
【００１５】
この発明では、拡散法で高濃度不純物拡散層２を形成するため、従来の高濃度不純物基板のような結晶育成時の偏析の影響を受けることがなく、ロット内で均一な抵抗分布を得ることができる。また、この発明では、高濃度不純物拡散層形成基板１の裏面４まで高濃度不純物拡散層２が達していないために、エピタキシャル成長時、または半導体素子工程流動時に裏面４からの不純物の回り込みはなく、裏面保護膜形成等の余分な工程を簡略化できる。
【００１６】
なお、高濃度不純物拡散層形成基板１の非拡散層１′は、半導体素子製造後も残存した場合に素子の特性が悪化してしまうが、一般的に素子製造プロセス最終工程で研削除去されるため問題はない。研削除去後の基板は、その厚さが薄すぎるとその後の工程で割れを引き起こすので一定以上の厚さが必要とされており、その値は５０μｍ以上とされている。本発明においても、エピタキシャル層３の厚さと高濃度不純物拡散層２の厚さの和は５０μｍ以上が好ましい。
【００１７】
この発明の半導体基板の製造方法の一例は、不純物を低濃度で含有する低濃度不純物基板のいずれか一方の面に該低濃度不純物基板よりも不純物濃度の高い高濃度不純物拡散層を形成させる。この高濃度不純物拡散層の形成は、従来公知の方法が適用され、例えば半導体基板を電気炉内に挿入し、これに酸素，窒素，ＰＯＣｌ３ガスの混合ガス雰囲気中で熱処理し、更により高熱で熱処理を行うことで高濃度不純物拡散層を形成する。次に、高濃度不純物拡散層を形成した面（主面）の鏡面化を行う。ここでいう「鏡面化」とは、最終的に得られる表面の状態が鏡面となるような化学的機械的研磨（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ：以降、研磨と称する。）を全て含むものであり、研磨工程単独、または研磨工程を行うまでの加工工程（例えば、ダイヤモンド砥石による研削、酸性薬液（例えば、フッ酸、硝酸、酢酸の混合薬液）によるエッチング等）が必要な場合はそれを含めたものとする。また、近年、プラズマエッチング等の技術も広く確立されてきており、これが最終工程として設置された場合はこれも含むものである。ついで、鏡面化した面に該高濃度不純物拡散層より低濃度の不純物を含有するエピタキシャル層を形成する。このエピタキシャル層形成は、例えば、シリコン源としてＳｉＨＣｌ３、キャリアガスＨ２、不純物添加ガスＰＨ３を用いて従来公知な方法で行う。なお、上述した方法において、最初に主面（エピタキシャル層形成面）となる面を鏡面化しておいて、その面に高濃度不純物拡散層を形成してもよい。上述した製造方法において、高濃度不純物拡散層を形成しない他方の面は高濃度不純物拡散層形成前に酸化膜等により保護されていることが望ましい。この保護膜の形成は、例えば酸化膜ならば高濃度不純物拡散層形成前の基板に対して両面に酸化膜を形成し、主面（エピタキシャル層形成面）側の保護膜をスピンエッチング等を用いて除去すればよい。
【００１８】
この発明の別の製造方法では、低濃度不純物基板の両面に該低濃度不純物基板よりも不純物濃度の高い高濃度不純物拡散層を形成させる。この高濃度不純物拡散層の形成は、上述した従来公知である方法が適用される。次に、いずれか一方の高濃度不純物拡散層を除去し非拡散層を露出させる。この場合の高濃度不純物拡散層除去は、ダイヤモンド砥石による片面研削、プラズマ又はスピンエッチングによる片面エッチング、又は片面研磨等により行うことが好ましい。なお、主面となる高濃度不純物拡散層を残存させるように、両面研削、両面エッチング、両面研磨等をそれぞれ組み合わせて行ってもよい。次に高濃度不純物拡散層を形成した面の鏡面化を行う。この際、高濃度不純物拡散層の面状態（ラッピング処理後、エッチング処理後等）により、ダイヤモンド砥石による研削、プラズマ又はスピンエッチングによるエッチング、研磨等を組み合わせて行ってもよい。なお、裏面となる非拡散層を残存させるように両面研削、両面エッチング、両面研磨をそれぞれ組み合わせて行ってもよい。次に鏡面化した該高濃度不純物拡散層面に低濃度の不純物を含有するエピタキシャル層を形成する。エピタキシャル層形成は上述したような従来公知な方法で行う。
【００１９】
この発明の更に別の製造方法では、不純物を低濃度で含有する低濃度不純物基板の両面に、上述した従来の方法により該低濃度不純物基板よりも不純物濃度の高い高濃度不純物拡散層を形成する。その後、基板の中央部を内周刃、又は、ワイヤソーによってスライスして分割し非拡散層を露出させる。次に、分割した各々の切断面を平坦化する。この際用いる方法としては、例えば、ダイヤモンド砥石による片面研削、又はプラズマエッチング、スピンエッチングなどによる片面エッチング、片面研磨等により行うことが望ましい。この際、主面となる高濃度不純物拡散層を残存させるように、両面研削、両面エッチング、両面研磨をそれぞれ組み合わせて行ってもよい。次に、基板の主面となる高濃度不純物拡散層側の表面を鏡面化する。この際、高濃度不純物拡散層の面状態（ラッピング処理後、エッチング処理後）により、ダイヤモンド砥石による研削、プラズマエッチング、又はスピンエッチング等によるエッチング、研磨等を組み合わせて行ってもよい。なお、裏面となる非拡散層を残存させるように両面研削、両面エッチング、両面研磨をそれぞれ組み合わせて行ってもよい。次に、鏡面化された高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物濃度を低濃度で含有するエピタキシャル層を上述した従来公知な方法で行う。
【００２０】
本発明では、使用する不純物は拡散速度の速い不純物を用いた方が好ましく、Ｎ型では燐、Ｐ型ではボロンがよい。Ｐ型不純物については、アルミニウムがボロンより拡散係数が大であるが、シリコン半導体の場合は固溶限がボロンより一桁以上も小さいので、シリコン半導体Ｐ型ではボロンが好ましい。なお、本発明のパワーデバイス用基板は、その素材がシリコンに限らず、ゲルマニウム半導体等の他の半導体素材にも適用可能である。
【００２１】
更に、本発明においては、図１（Ａ）に示すように低濃度不純物基板と高濃度不純物拡散層がＮ型でエピタキシャル層もＮ型、また低濃度不純物基板と高濃度不純物拡散層がＰ型でエピタキシャル層もＰ型の半導体基板の他に、図１（Ｂ）に示すような、低濃度不純物基板と高濃度不純物拡散層がＮ型でエピタキシャル層がＰ型、またはその反対の構造の例えばＩＧＢＴ等のようなパワーデバイスにも適用が可能である。
【００２２】
【実施例】
（実施例１）
図２−ａに示すように、口径１５０ｍｍ、比抵抗約１０Ω・ｃｍ、厚さ６２５μｍの表面が鏡面研磨されたＮ型半導体基板５を熱処理して、酸化膜６１、６２をＮ型半導体基板５の両面に形成した。次に、このＮ型半導体基板５の表面、すなわち研磨面側の酸化膜６１だけを除去して、温度１２００℃に保持された電気炉に挿入し、炉内に酸素、窒素及びＰＯＣｌ３ガスを導入し、１８０分間熱処理して、その表面に高濃度不純物が拡散したデポ拡散層７を形成した（図２−ｂ）。その後、上記熱処理で表裏面に付着された燐ガラス８を酸エッチングで除去した（図２−ｃ）。このときにデポ拡散層７のシート抵抗は０．３Ω／□であった。この半導体基板を微量の酸素を含むアルゴンガス雰囲気中、１２９０℃で３００時間熱処理し、不純物をさらに深くまで拡散させた高濃度不純物拡散層９を形成した（図２−ｄ）。この時点での高濃度不純物拡散層９の深さを測定したところ２２０μｍであった。その後、基板５の裏面の酸化膜６２を除去し（図２−ｅ）、続いて高濃度不純物拡散層側の表面に厚さ１０μｍ、比抵抗１０Ω・ｃｍのＮ型の不純物が添加されたシリコンエピタキシャル層１０を形成した（図２−ｆ）。このときのエピタキシャル成長条件は、シリコン源としてＳｉＨＣｌ３、キャリアガスＨ２、不純物添加用ガスＰＨ３、成長温度が１１５０℃で、エピタキシャル成長速度は平均１．５μｍ／分であった。また、この半導体基板の高濃度不純物拡散層９において、抵抗２ｍΩ・ｃｍ以下の厚さ領域は約７０μｍであった。
【００２３】
（実施例２）
図３−ａに示すように、口径１５０ｍｍ、比抵抗１０Ω・ｃｍ、厚さ９００μｍで表裏面が化学エッチングされたＮ型半導体基板１１を、温度１２００℃に保持された電気炉に挿入し、炉内に酸素、窒素及びＰＯＣ１３ガスを導入し、１８０分間熱処理して、Ｎ型半導体基板１１の両面にデポ拡散層１２１、１２２を形成した（図３−ｂ）。その後、上記熱処理で表裏面に付着された燐ガラス層１３を酸エッチングで除去した（図３−ｃ）。このときのデポ拡散層１２１、１２２のシート抵抗は０．３Ω／□であった。この半導体基板をアルゴンガス雰囲気中、１２９０℃で３００時間熱処理し、不純物をさらに深くまで拡散した高濃度不純物拡散層１４１、１４２を形成した（図３−ｄ）。この時の高濃度不純拡散層１４１の深さを測定したところ２２３μｍであった。その後、半導体基板の一方の高濃度不純物拡散層側（図中では１４２）を３００μｍ、デバイス面となる高濃度不純物拡散層側（図中では１４１）の面を１０μｍ、それぞれダイヤモンド等が電着された砥石により研削除去し、その両面に研削時のダメージ層を除去するため化学エッチングにより片面ずつ５μｍ除去し、その後、デバイス面となる高濃度不純物拡散層側１４１を鏡面研磨した（図３−ｅ）。続いて鏡面研磨した面に厚さ１０μｍ、比抵抗１０Ω・ｃｍのＮ型の不純物が添加されたシリコンエピタキシャル層１５を形成した（図３−ｆ）。この時のエピタキシャル成長条件は、シリコン源としてＳｉＨＣ１３、キャリアガスＨ２、不純物添加用ガスＰＨ３、成長温度が１１５０℃で、エピタキシャル成長速度は平均１．５μｍ／分であった。また、この半導体基板の高濃度不純物拡散層１４１において、抵抗２ｍΩ・ｃｍ以下の厚さ領域は約５０μｍであった。
【００２４】
（実施例３）
図４−ａに示すように、口径１５０ｍｍ、比抵抗１５Ωｃｍ、厚さ９００μｍで両面が化学エッチングされたＰ型半導体基板１６の表裏面にＢ２Ｏ３粉末を塗布し、ついでこれを温度１２８０℃に保持された電気炉に挿入し、炉内に酸素を導入して２４０分熱処理を行い、半導体基板１６の表裏面にデポ拡散層１７１、１７２を形成した（図４−ｂ）。その後、上記熱処理で表裏面に付着されたボロンガラス層１８をフッ酸で除去した（図４−ｃ）。
【００２５】
この半導体基板をアルゴンガス雰囲気中、１２９０℃で１８０時間熱処理し、不純物をさらに拡散させた高濃度不純物拡散層１９１、１９２を形成した（図４−ｄ）。このときの高濃度不純物拡散層１９１の厚さを測定したところ２３０μｍであった。その後、半導体基板の一方の高濃度不純物拡散層側（図中では１９２）を３００μｍ、デバイス面となる高濃度不純物拡散層側（図中では１９１）を１０μｍ、それぞれダイヤモンド等が電着された砥石により研削除去し、その両面のダメージ層を化学エッチングにより片面５μｍ除去した後、デバイス面となる高濃度不純物拡散層側１９１を鏡面研磨した（図４−ｅ）。
【００２６】
続いて鏡面研磨した面に厚さ１０μｍ、比抵抗１０Ω・ｃｍのＰ型の不純物が添加されたシリコンエピタキシャル層２０を形成させた（図４−ｆ）。この時のエピタキシャル成長条件は、シリコン源としてＳｉＨＣ１３、キャリアガスＨ２、不純物添加用ガスＢ２Ｈ６、成長温度が１１５０℃で、エピタキシャル成長速度は平均１．５μｍ／分であった。また、この基板で高濃度不純物拡散層１９１において、抵抗２ｍΩ・ｃｍ以下の厚さ領域は約５０μｍであった。
【００２７】
（実施例４）
図５−ａに示すように、口径１５０ｍｍ、比抵抗１０Ωｃｍ、厚さ１２００μｍで表面がラッピング処理されたＮ型半導体基板３０を温度６５０℃に保持された電気炉に挿入し、１２００℃まで昇温した後に、炉内に酸素、窒素及びＰＯＣｌ３ガスを導入し１８０分間熱処理して表面にデポ拡散層３２１，３２２を形成した（図５−ｂ）。その後、上記熱処理で基材の表裏面に付着した燐ガラス３１を酸エッチングで除去した。このときにデポ拡散層３２１，３２２のシート抵抗は０．３Ω／□であった。その後、この半導体基板を微量の酸素を含むアルゴンガス雰囲気中、１２９０℃で３００時間熱処理し、不純物をさらに深くまで拡散させて高濃度不純物拡散層３３１，３３２を形成した（図５−ｃ）。この時点での高濃度不純物拡散層３３１，３３２の深さを測定したところ、２２０μｍであった。その後、中央部を図示しない内周刃式切断機によりスライスして１枚の基板を二つに分割した（図５−ｄ）。次いで分割した基板３４（図では分割された一方を示す。）の表面の凹凸３５を除去するために、ダイヤモンドが電着された砥石によって研削除去し、さらにその表面のダメージ層を除去するために化学エッチングによって片面ずつ５μｍを除去した（図５−ｅ）。その後、デバイス面となる高濃度不純物拡散層３３１を鏡面研磨した（図５−ｆ）。続いて鏡面研磨した面に厚さ１０μｍ、比抵抗１０Ω・ｃｍのＮ型の不純物が添加されたシリコンエピタキシャル層３６を形成した（図５−ｇ）。この時のエピタキシャル成長条件は、シリコン源としてＳｉＨＣ１３、キャリアガスＨ２、不純物添加用ガスＢ２Ｈ６、成長温度が１１５０℃で、エピタキシャル成長速度は平均１．５μｍ／分であった。また、この基板で高濃度不純物拡散層において、抵抗２ｍΩ・ｃｍ以下の厚さ領域は約５０μｍであった。なお、図示した事例では分割した一方の側のウェーハについて説明したが、分割した他方の側のウェーハについてもこれと同様にして上記と同様の半導体基板とすることができる。
【００２８】
さらに、上記実施例１、２では、拡散ソースとして、ＰＯＣ１３を用いたが、Ｐ２Ｏ５を塗布しても良い。また、実施例２、３では化学エッチングした半導体基板の両面に高濃度の不純物を拡散しているが、機械研磨、或いは砥石によりラップ研磨された面に高濃度の不純物を拡散してもよい。さらに、この発明の半導体基板にあっては、高濃度不純物拡散層の厚さは、電極が取れしかも半導体基板自体の機械的強度が得られる厚さがあればよく、反対に高濃度不純物拡散層の厚さが大きいと、拡散工程での熱処理時間が長くなり生産性が悪い。なお、高濃度不純物拡散層の下層の非拡散層は、高濃度不純物拡散層からの発塵、あるいは不純物ドープ剤の裏面からの回り込みを抑えるために５μｍ以上の厚さは必要である。
【００２９】
【発朋の効果】
従来、低耐圧用パワーデバイス基板を得るために用いられる基板は、チョクラルスキー法等による単結晶育成時において、砒素等を添加して製造された高濃度不純物基板を用いて製造されていたが、本発明により得られる半導体基板では、不純物を燐、ボロンとした低濃度基板を用いるので、素材としての製造コストが従来と比較して大幅に削減できる。このように、本発明によって得られる半導体基板は、一般的に低耐圧用（主に１０Ω・ｃｍ以下）パワーデバイス基板を得る上で大きな効果を得ることができるが、本発明は中耐圧、高耐圧（主に１０Ω・ｃｍ以上）にも広く適用が可能であることは言うまでもない。
【００３０】
また、本発明を基にパワーＭＯＳＦＥＴの半導体デバイスを製造したところ、高濃度不純物基板部による直列抵抗成分が従来の約７０％程度に抑えられ、基板の特性が大幅に改善できた。さらに、エピタキシャル製造工程時、あるいはパワーデバイス工程時において、裏面側に余計な保護膜をつけなくてもよいことが実証され、この点からもより製造コストの低減が可能である。
【図面の簡単な説明】
【図１】図１は、この発明の一実施例になる半導体基板の側面図で、（Ａ）はＮ型基板にＮ型エピキタキシャル層を形成した半導体基板（左図）と、Ｐ型基板にＰ型エピキタキシャル層を形成した半導体基板（右図）、（Ｂ）はＮ型基板にＰ型エピキタキシャル層を形成した半導体基板（左図）と、Ｐ型基板にＮ型エピキタキシャル層を形成した半導体基板（右図）。
【図２】図２は、この発明の一実施例になる半導体基板の製造方法を示す工程図。
【図３】図３は、この発明の他の一実施例になる半導体基板の製造方法を示す工程図。
【図４】図４は、この発明の他の一実施例になる半導体基板の製造方法を示す工程図。
【図５】図５は、この発明の他の一実施例になる半導体基板の製造方法を示す工程図。
【符号の説明】
１０…低濃度不純物基板、１…高濃度不純物拡散層形成基板、２…高濃度不純物拡散層、１′…非拡散層、７，１２１，１２２，１７１，１７２，３２１，３２２…デポ拡散層、２，９，１４１，１４２，１９１，１９２，３３１，３３２…高濃度不純物拡散層、３，１０，１５，２０，３６…エピタキシャル層、４…裏面、５，１１，３０…Ｎ型半導体基板、６１，６２…酸化膜、８，１３，３１…燐ガラス層、１６…Ｐ型半導体基板、１８…ボロンガラス層、３５…スライス切断面（凹凸）。３４…分割した基板。
【図１】
2004221515.tif 000003
【図２】
2004221515.tif 000004
【図３】
2004221515.tif 000005
【図４】
2004221515.tif 000006
【図５】
2004221515.tif 000007