(57)【要約】【課題】  安価な構成の光キャッシュメモリを提供すること。【解決手段】  光メモリに記憶させる入力光信号を受信するための入力ポート(12)を有する光メモリ(10)を開示する。入力光信号の一部を記憶ループに転送するカプラにより、光信号の一部を記憶ループ(13)に結合させる。記憶ループに記憶された光信号は、その光信号の一部を第１の外部導光路(17)に結合させることにより、出力される。記憶ループは、その記憶ループに記憶された信号を増幅し、それらの信号が記憶ループ中を移動する際に受けた損失を補償するための半導体光増幅器(15)を有する。複数のそのような光メモリ(301,302,303)を組み合わせ、光信号の振幅を光信号の振幅に応じた値に再設定する修正回路を有する比較的大きなメモリ(300)を形成することもできる。【選択図】  図１
2004296075.tif 000002
【特許請求の範囲】
【請求項１】
入力光信号を受信するための入力ポート(12)と、
光信号を記憶するための記憶ループ(13)と、
前記入力光信号の第１の部分を前記記憶ループに転送するためのカプラ(14)と、
前記記憶ループに記憶された前記光信号のうちの１つの第２の部分を第１の外部光導波路に結合させるための出力スイッチ(16)と、
前記記憶ループに記憶された前記光信号を増幅するための半導体光増幅器(15)と、
からなる、光メモリ(10)。
【請求項２】
前記入力ポートは、前記記憶ループを第２の光導波路に対して接続および切断するための入力光スイッチ(12)を含む、請求項１の光メモリ(10)。
【請求項３】
前記記憶ループは、前記記憶ループに記憶された前記光信号のうちの１つが前記記憶ループ内から伝搬してゆくのを選択的に遮断するための光スイッチ(21)を更に含む、請求項１の光メモリ。
【請求項４】
前記出力光スイッチを操作するための制御装置(20)を更に含む、請求項１の光メモリ。
【請求項５】
前記制御装置は、前記光記憶ループに記憶された光信号を読み出すためのデコーダを含む、請求項４の光メモリ。
【請求項６】
前記光メモリに記憶させる光データパケットを受信するための入力光ファイバ(203)と、
前記光メモリに記憶された光データパケットを読み出すための出力光ファイバ(204)と、
複数のキャッシュメモリとからなる光メモリ(200,200)であって、
各キャッシュメモリが、
前記入力光ファイバに接続され、前記入力光ファイバ上の前記光データパケットのうちの１つを選択的に受信する、入力ポート(12)と、
光データパケット(215)を受信するための記憶ループ(13)と、
前記光データパケットの第１の部分を前記記憶ループに転送するためのいカプラ(14)と、
前記記憶ループに記憶された前記光データパケットのうちの１つの第２の部分を前記出力光ファイバに結合させるための出力スイッチ(16)と、
前記記憶ループに記憶された前記光データパケットを増幅するための半導体光増幅器(15)とからなる、光メモリ。
【請求項７】
光パケットを前記光メモリに記憶させるための前記入力光ファイバを監視し、そのキャッシュメモリが該キャッシュメモリ内に有する前記記憶ループにその光パケットのための空きを有する場合、前記キャッシュメモリのうちの１つに前記光パケットを記憶させるための、制御装置(20)を更に含む、請求項６の光メモリ。
【請求項８】
前記制御装置は、前記キャッシュ光メモリのうちの１つに対し、そのキャッシュ光メモリに記憶された前記光パケットのうちの１つの第３の部分を前記出力光ファイバに結合させる、請求項７の光メモリ。
【請求項９】
前記制御装置は前記出力光ファイバを監視して、前記光ファイバが前記光パケットのうちの前記１つのための空きを有するか否かを判定する、請求項８の光メモリ。
【請求項１０】
前記出力ファイバから、光信号振幅によって特徴付けられた複数の信号を含む光パケットを読み出し、前記光信号振幅が閾値以上であれば、前記光信号の光信号振幅を第１の値に設定し、前記光信号振幅が前記閾値未満であれば、前記光信号の光信号振幅を第２の値に設定する、修復回路(310)を更に含む、請求項６の光メモリ。
【請求項１１】
光信号を記憶させる方法であって、
前記光信号の第１の部分を光記憶ループ(13)に記憶させるステップと、
前記光記憶ループに記憶された前記光信号の前記第１の部分を増幅して前記光記憶ループ内での損失を補償するステップと、
前記光信号の第２の部分を出力光導波路に転送するステップと、
からなる方法。
【請求項１２】
前記光信号の前記第２の部分を前記出力光ファイバに転送した後、前記光信号の前記第１の部分を前記光記憶ループから除去するステップを更に含む、請求項１１の方法。
【請求項１３】
前記光信号の前記第１の部分が半導体光増幅器(15)によって増幅される、請求項１１の方法。
【請求項１４】
前記出力光導波路(17)が光ファイバ(17)を含む、請求項１１の方法。
【請求項１５】
前記制御装置(20)は、前記光信号の前記第１の部分を前記光記憶ループに記憶させる前に、前記光記憶ループ内に空きがあるか否かを判定する、請求項１１の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光データ用の記憶システムに関する。
【背景技術】
【０００２】
説明を分かりやすくするため、本発明の説明は、光通信システムを用いて行なわれる。しかしながら、以下で詳しく説明するように、本発明は種々の他の用途にも使用することが可能である。
【０００３】
通信システムにおける帯域要求の継続的増大は、光ファイバを介してデータを伝送する結果を招いた。従来の電話網およびインターネット等のデータネットワークはいずれも、長距離伝送に光ファイバを使用している。データの伝送は、その伝送データをデータパケットに分割し、ファイバ間及び／又は１本のファイバ中のチャネル間でルーティングを行なうスイッチの助けを借りて、それらのデータパケットを送信側と受信側の間でルーティングすることにより、行なわれる。
【０００４】
データの伝送は光学的に実施されるが、データの交換は光信号を電気信号に変換することによって実施されることが多い。次いで、それらの電気的データパケットは電気式の交差接続スイッチを用いて再配置される。次いで、再配置された電気的パケットは光信号に変換され、元に戻される。この電気式スイッチは通常、複数の入力チャネルと複数の出力チャネルとの間でパケットの交換を行なう。各入力チャネルから入力されたデータはキャッシュメモリに記憶される。次いで、そのキャッシュメモリに記憶されたデータを読み出すことにより、各出力チャネルに対するデータパケットが組み立てられる。
【０００５】
光通信路は比較的妥当なコストで１０ギガビット／秒を上回るデータ速度が得られるが、それらの高いデータ速度で動作する電気回路は、実在しないか、あっても非常に高価である。例えば、上で述べた電気式のパケットスイッチは、メモリおよびデータルーティング回路の比較的低速な動作を高度なパラレルアーキテクチャで補い、必要な処理能力を得なければならない。こうした回路は複雑で高価である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、本発明の１つの目的は、安価な構成の光キャッシュメモリを提供することである。本発明の他の目的は、光信号をそのような光キャッシュメモリに記憶させる方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、光メモリに記憶させる入力光信号を受信するための入力ポートを有する光メモリを含む。入力光信号の一部は、その入力光信号の一部を記憶ループへ転送するカプラによって、光信号を記憶させるための記憶ループに結合される。記憶ループに記憶された光信号は、その光信号の一部を第１の外部導波路に結合させることによって出力される。記憶ループは、その記憶ループに記憶された信号を増幅し、それらの信号が記憶ループ内を通る際に受ける損失を補償するための半導体光増幅器を含む。一実施形態において、入力ポートは、記憶ループを第２の外部導波路に対して接続または切断するための入力光スイッチを含む。他の実施形態において、記憶ループは、その記憶ループに記憶された光信号のうちの１つが記憶ループ内を伝搬するのを選択的に遮断するための光スイッチを含む。光スイッチは、好ましくは、記憶ループ、入力ポート及び出力ポートを監視する制御装置によって操作される。そのような光メモリを複数組み合わせると、光信号の振幅をその光信号の振幅に応じた値に再設定する修復回路を含む、さらに大きなメモリを形成することができる。
【発明を実施するための最良の形態】
【０００８】
本発明は、光データパケットを記憶するための光学的なキャッシュを設けることにより、上で述べた高価な回路を排除するものである。本発明が光信号を記憶する方法は、図１を参照すると比較的容易に理解できるであろう。この図は、本発明の一実施形態による光キャッシュメモリ１０を示す概略図である。光キャッシュメモリ１０は、光パケットを、複数ビットのデータを指定する変調された光信号の形態で記憶および取得する。振幅変調、位相変調、偏光変調などのような、任意の適当な形態の光変調を用いることができる。光キャッシュメモリ１０に記憶させる光パケットは、光スイッチ１２を介して光ファイバ２２上のキャッシュメモリ１０に入力する。光ファイバ１１を通る光の一部が、カプラ１４によって記憶ループ１３の方へ転向される。光パケットが記憶ループ１３を通るたびに、その循環信号の一部がカプラ１４によって光ファイバ１１の方へ結合して戻され、その循環信号の残りの部分は記憶ループ１３内を循環する。光ファイバ１１内へ結合して戻された光信号の一部は、光スイッチ１６を介して出力ファイバ１７に出力することができる。光スイッチ１６を閉じると、光スイッチ１６は、該スイッチに入力された前記記憶された光信号の一部を吸収する。制御装置２０は、様々な光スイッチを制御する。
【０００９】
光スイッチについては、当該技術分野で知られているので、本明細書で詳しく説明しない。本発明の説明のためには、光スイッチが端面放射型レーザと同様の方法で構成できることを知っていれば十分である。レーザおよび変調器はいずれも、多数の層を適当な基板上に堆積させることにより構成される。底部の層には通常、ｎ型コンタクト層およびクラッド層が含まれる。クラッド層の上に活性領域を成長させる。活性層は、障壁層によって離隔された１以上の歪み量子井戸層を含む場合がある。活性領域の両側には通常、閉込め層を堆積させる。活性領域上にｐ型クラッド層およびｐ型コンタクト層を堆積させる。光変調器すなわち光スイッチは、量子井戸構造が遮断波長未満の光を吸収するという観点に基づいたものである。遮断波長の値は量子井戸層にわたる電位によって決まる。遮断波長の位置は、量子井戸層の組成によって決まる。所望の切り替え機能を得るためには、変調層にわたる電位を切り替えたときに、その遮断波長を切り替え対象の光信号の波長未満の値から切り替え対象の光信号の波長よりも大きな値に動かさなければならない。
【００１０】
上記のように、記憶されたパケットが記憶ループ１３を通る度に、その光信号の一部が記憶ループ１３を出て、消失する。従って、何らかの形態の増幅器が存在しなければ、記憶ループ１３内の信号は急速に減衰して消えるであろう。必要な増幅は、光ファイバ中での吸収によって生じる損失およびカプラが原因で失われる振幅を補償するように利得が設定された、半導体光増幅器１５によって行われる。半導体光増幅器についても、当該技術分野で知られているので、本明細書では詳しく説明しない。本発明を説明するためには、半導体光増幅器が端面放射型レーザの構造と同様の構成から構成できることを知っていれば十分である。しかしながら、半導体光増幅器の活性領域は、この種のレーザにおいて用いられる歪み量子井戸構造ではなく、バルク材料から構成することもできる。また、半導体光増幅器の利得が増幅対象の光の強度に依存することにも注意して欲しい。強度が増すのに従って利得は減少してゆく。この利得効果は、半導体増幅器の利得が記憶リング１３やカプラ１４を通る光信号が受ける強度損失を補償するのに必要な利得よりもわずかに高い利得に設定された場合でも、光信号が急激に大きくならなことを保証する安定化機構として働く。
【００１１】
光スイッチは光増幅器と同一の基礎構造を有するため、そうした光スイッチは、光を透過させる方にバイアスすると、切り替え機能だけでなく増幅機能も提供することができる。従って、出力スイッチは、光信号が記憶リングを出る際にカプラ部で受けるあらゆる損失を考慮するだけの十分な利得を有する場合がある。例えば、カプラ１４が記憶リング１３と出力ポート１６との間で光信号を均等に分割する場合について考える。さらに、記憶リングの損失は小さいものと仮定する。その場合、半導体光増幅器１５及び出力スイッチ１６はいずれも、利得２を持つように設計されるであろう。
【００１２】
任意の時刻において記憶ループ１３に記憶可能なビット数は、記憶ループ１３を構成するのに使用した光ファイバの長さと、変調周波数、すなわちデータパケットを生成するのに用いたビットレートとによって決まる。例えば、１０ギガビット／秒のデータ速度の場合、１５ｍ（５０フィート）の記憶ループは約７５０ビットを収容することができる。このサイズの記憶ループは、従来の光ファイバを円筒形の型に巻き付けたり、リトグラフ技術を用いて円筒形基体上に巻き線状のファイバループを形成したりすることで、作成することができる。例えば、２００２年８月１４日に出願した同時係属の米国特許出願第１０／２１９，９６８号は、円筒形基体上に導波路を作成する方法について開示している。この方法によると、直径１ｃｍ、長さ５ｃｍの円筒形基体に対し、１０ｍの導波路を設けることができる。
【００１３】
本発明の一好適実施形態において、記憶ループ１３の長さは、記憶ループ１３が複数の光ビットを保持するような長さを選択する。原理上、本発明による光キャッシュメモリは、光データを１ビットしか保持しない記憶ループを用いて構成することもできる。しかしながら、そのような記憶ループは、データをもっと大きなサイズのパケットに分割する通信システムに使用するキャッシュメモリを作成する場合、その有用性が制限されるであろう。以下で詳細に説明するように、パケットスイッチの構成に用いる光キャッシュメモリは、少なくとも１つのデータパケットを保持することが望ましい。一般に、２以上のデータパケットを保持する記憶ループを備えたキャッシュメモリは、１パケットしか保持しない記憶ループを備えたキャッシュメモリよりも安価である。なぜなら、増加分の記憶容量に必要なのは、使用する記憶ループを長くすることだけだからである。光ファイバは、高速光スイッチや半導体光増幅器に比べて比較的安価であるため、記憶ビット当りのコストは記憶ループ１３のサイズに従って減少する。
【００１４】
記憶ループ１３の最大サイズは、データパケットを取得する際に許容される最大遅延時間によって決まる。任意の所与のデータパケットを出力として使用できるのは、そのデータパケットが光カプラ１４を通過するときだけである。従って、データパケットを読み出す際に生じる可能性がある最大遅延時間は、光信号が光記憶ループ１３の全長を移動するのに要する伝搬時間になる。従って、最大データ待ち時間と記憶ループ１３のサイズとの間にはトレードオフの関係がある。
【００１５】
本発明による光キャッシュメモリは、１つのデータパケットの記憶にも、複数のデータパケットの記憶にも用いることができる。次に図２を参照する。この図は、光ファイバ１１上の光データパケット３１を記憶ループ１３内に取り込む際の様々な信号を示す。記憶ループ１３は、符号３２〜３４で示す多数の他のデータパケットを現在記憶している。カプラ１４部における記憶ループ１３内の光強度を時間の関数として見ると、符号４０で示すようなグラフが得られるであろう。記憶ループ１３の記憶容量が複数のタイムスロット４１〜４４に分割されていることが分かる。一般に、それらのタイムスロットは、タイムスロットの始まりの部分と終わりの部分に、記憶処理および取得処理の際に種々の光スイッチを開閉するための時間として働くバッファ領域を有しなければならない。
【００１６】
データパケット１３の導入は、そのデータパケットが入力スイッチ１２に到達したときにカプラ１４内に空きスロットが存在するように、時間管理しなければならない。到達したデータパケットが記憶ループ内に配置すべき最初のデータパケットであった場合、そのような空きスロットは常に存在する。一般に、制御装置２０は、記憶ループ１３内に記憶された各データパケットの位置を追跡し、新たなデータパケットを安全に送信できる場合、新たなデータパケットの発信源に合図を送る。新たなデータパケットの到着を遅らせる必要がある場合は、本発明による専用キャッシュメモリを更に用いて、その遅延を行なうことができる。その後、制御装置２０はスイッチ１２を開き、データパケットを記憶ループ１３に入れることができるようにする。
【００１７】
記憶ループ１３からの光データパケットの取得は、記憶ループ１３への光データパケットの書き込みに用いた方法と同じような方法で行なわれる。次に図３を参照する。この図は、記憶ループ１３からデータパケット３１を取り出す際の様々な信号を示す。データパケットの取り出しは、そのデータパケットがカプラ１４を通過するのに応じて出力光スイッチ１６を開くことにより行われる。
【００１８】
データパケットは、そのデータパケットがカプラ１４を通るたびに取り出すことができる。ｎを正の整数とし、記憶ループを回って移動するのに要する時間をＴとした場合、時刻ｔ＝０で記憶ループに導入したデータパケットは、時刻ｎＴにおいて取り出すことができる。従って、上で述べたとおり、本発明によるキャッシュメモリは、２つのデータパケットのうちの一方を本発明による光キャッシュに記憶させることにより、２つの光データパケット間の相対的タイミングを変更するデジタル信号遅延線の機能を与えるのにも、使用することができる。
【００１９】
一般に、キャッシュメモリ１０から読み出したパケットは、記憶ループ１３から除去しなければならない。上記のように、スイッチ１６を介して出てゆくのは、記憶ループ１３に記憶された光エネルギのうちの一部だけである。残りの光エネルギーは、記憶ループ１３内を再循環し、増幅され、失われた信号エネルギを補償する。従って、記憶ループ１３内のパケットが不要になった場合、そのパケットを記憶ループ１３から除去する他の方法が必要になる。本発明の好ましい実施形態は、記憶ループ１３内に光スイッチ１６と同様の光スイッチ２１を含む。光スイッチ２１は制御装置２０によって制御される。しかしながら、図を分かりやすくするため、図面では、スイッチ２１と制御装置２０の間の制御線が省略してある。光スイッチ２１は通常、透明である。不要なパケットを除去したい場合は、そのパケットを吸収するのに要する時間だけ、光スイッチ２１を不透明状態に設定する。
【００２０】
本発明によるキャッシュは、同報通信機能を実現するのにも使用できることに注意して欲しい。上記のように、記憶ループ１３から読み出したパケットが、そのパケットの読み出し動作によって記憶ループ１３から除去されることはない。従って、あるパケットを複数の異なる時点で異なる目的場所へ読み出すことにより、同報通信スイッチを実現することができる。
【００２１】
上で説明した本発明の実施形態は、１つの入力と１つの出力とを有する。しかしながら、複数の入出力ポートを有する実施形態を構成することもできる。マルチポート・キャッシュメモリは、パケットスイッチ用のブロックの構築に特に有用である。何故なら、複数の出力ポートを異なる出力ポートに接続することができ、それによって１以上の入力ファイバに入力されたパケットを出力ファイバの異なる集合に対して割り当てることができるからである。
【００２２】
次に図４を参照する。この図は、本発明の他の実施形態による光キャッシュメモリ１００を示す概略図である。光キャッシュメモリ１００は、２つの入力ポートと２つの出力ポートとを有する。各入力ポートはファイバ１０１、１１３をそれぞれ有し、それらのファイバが記憶リング１２３内に記憶させるパケットを受信する。各出力ポートはファイバ１１１、１０３をそれぞれ有し、それらのファイバが下りパケットを受信する。光キャッシュメモリ１００は、カプラ１２１、１２２を用いて光信号を記憶リング１２３に対して双方向に転送する。カプラ１２１、１２２の部分で受けた損失は、それぞれ半導体光増幅器１２５、１２４によって補償される。記憶リング１２３内への信号の入力は、入力光スイッチ１０２、１１４によってゲート制御される。同様に、記憶リングからカプラを介して出力ファイバへ出てゆく光信号は、出力光スイッチ１０４、１１２によってゲート制御される。
【００２３】
上記のように、本発明による光キャッシュメモリは、記憶リングから出ていくパケットの伝搬を遮断する光スイッチを記憶リング中に有することが好ましい。光キャッシュメモリ１００は、そのような２つの光スイッチ１２７、１２８を用いることが好ましい。しかしながら、必要なのは、不要なパケットの伝搬を遮断する１つの光スイッチだけである。そのような遮断光スイッチを出力ポートごとに１つ使用することは、出力されたパケットをループ内の２番目のカプラに到達する前に消去することにより、その２番目のカプラにおいて導入される新たなパケットのための記憶スロットを空けておくことができるようになる、という利点をもつ。
【００２４】
また、複数の出力ポートを使用すると、読み取り処理に要するデータ待ち時間を低減することもできる。上記のように、読み取り処理に要するデータ待ち時間は、所望のデータパケットの現在位置とそのデータパケットの読み出しを行う出力ポートとの間にある記憶ループの部分を、そのデータパケットが移動するのに要する時間である。光キャッシュメモリがデータ出力ポートを１つしか持たない場合、最大データ待ち時間は、記憶ループ全体を移動する時間になる。これに対して、Ｎ個の出力ポートを用いた場合、データパケットがどの出力ポートでも利用できるものと仮定すると、最大データ待ち時間は１／Ｍに低減される。
【００２５】
光システムでは、他の形態の光キャッシュメモリが無いので、タイミングの考慮が重要であることに注意して欲しい。次に図５を参照する。この図は本発明による光キャッシュメモリの他の実施形態を示す概略図である。説明を簡単にするため、図１に示した光キャッシュメモリ１０の構成要素と同じ機能を有する光キャッシュメモリ２５０の構成要素には、同じ数字の符号が付してある。光キャッシュメモリ２５０は、ファイバ２２０上にあるデータパケット２１５を記憶ループ１３に記憶する。説明の都合上、制御装置２０２は、ファイバ２２０上のパケット２１５がカプラ１４に到達したときに、カプラ１４で利用可能な空きスロットが記憶ループ１３内にあれば、そのパケット２１５を記憶させるようにプログラムされているものと仮定する。その場合、光キャッシュメモリ２５０は、パケット２１５を遮断するように光スイッチ２１６を設定することで、パケット２１５がそれ以上ファイバ２２０を下り方向へ伝搬しないようにする。そのような空きスロットが全くない場合、光キャッシュメモリ２５０は、パケット２１５をファイバ２２０を通じてそのまま下り方向に伝搬させ、多くの場合、そのパケットをファイバ２２０に接続された他のキャッシュメモリに記憶させる。光スイッチ１２、２１６を設定ための十分な時間を得るため、制御装置２０２がサンプリングする点と、スイッチ１２、２１６との間には、遅延線２１７を設ける。本発明のこの実施形態の場合、遅延線２１７に対する入力が光キャッシュメモリ２５０に対する入力ポートになり、光スイッチ２１６の出力はバイパス・ポートと呼ばれるということが、図から分かるであろう。
【００２６】
光キャッシュメモリ２５０は、記憶ループ１３に記憶されているどのパケットを出力すべきかを指示する書き込み制御信号に応じて、同様の方法でデータパケットを出力する。指示されたパケットは、ファイバ２２１上の次の空きスロットに出力される。この空きスロットは、出力スイッチ１６における利用可能なパケットと同じものである。制御装置２０２は、ファイバ２２１を監視して、当該パケットのための空きスロットの有無を判定することが好ましい。ファイバ２２１上のサンプリング点と、光スイッチ１６の出力部との間には、１パケットの遅延を生じさせる遅延線２１８を用いることが好ましい。この遅延により、制御装置２０２は、ファイバ２２１上で必要な長さのスロットを利用できるか否かを判定することが可能になる。
【００２７】
上記の読み出し／書き込み処理は、制御装置２０２に供給された特定の読み出しコマンドや書き込みコマンドに応じて実施することも、または何らかの所定のアルゴリズムに応じて実施することもできる。例えば、制御装置２０２は、記憶ループ１３内の空きスロットに一致するファイバ２２０上で利用可能ないずれのパケットを記憶するようにもプログラムすることができる。あるいは、制御装置２０２は、読み出しコマンド中でそのようなパケットが指定された場合にしか、そのようなパケットを許可しないようにプログラムすることもできる。本発明の一実施形態において、制御装置２０２は、パケットのヘッダビットを読み取り、その情報を用いてそのパケットが記憶すべきパケットであり、後からファイバ２２１上へ読み出すべきパケットであるか否かを判定するための回路を含む。
【００２８】
同様に、記憶ループ１３に記憶されたパケットは、特定のコマンドに応じて読み出すことも、自動的に読み出すこともできる。例えば光キャッシュメモリ２５０がパケットスイッチの一部である場合、制御装置２０２は、指定されたビットがパケットのヘッダ内に設定され適当なタイミングを有する全てのパケットを許可するようにプログラムすることができる。ヘッダは、ファイバ２１２を介して読み出すことができる。そして、あるパケット用の空きが利用可能になると同時に、そのパケットをファイバ２２１上に読み出す。この方式の場合、光キャッシュメモリは、指定されたヘッダを有するパケットをファイバ２００からファイバ２２１へ交換するための選別機能を実施する。
【００２９】
複数の光キャッシュメモリを組み合わせて、デュアルポート・バッファメモリを形成することもできる。次に図６を参照する。この図は、そのように構成されたバッファメモリ２００を示す概略図である。バッファメモリ２００は、上記の光キャッシュメモリ２５０と同様の複数の光キャッシュメモリから構成される。光キャッシュメモリの例は、符号２０１〜２０２で図示されている。この光キャッシュメモリは、入力ファイバ２０３から光パケット２０５を受信し、記憶したパケットを出力ファイバ２０４へ出力する。各パケットが光キャッシュメモリに近づくのに従って、光キャッシュメモリは、そのパケット用のスロットがその光キャッシュメモリの記憶ループ内に存在するか否かを判定する。空きスロットが存在した場合、その光キャッシュメモリは、そのパケットを記憶ループ内へと転向させる。存在しなかった場合、そのパケットは入力光ファイバ上の次の光キャッシュメモリへ進む。このプロセスは、光パケットが光キャッシュメモリのうちの１つに最終的に記憶されるまで繰り返される。
【００３０】
パケットスイッチ内に十分な光キャッシュメモリが設けてあれば、最終的には、各パケットが、光キャッシュメモリのうち１つにある記憶ループに記憶されることになる。十分な光キャッシュメモリがなければ、一部のパケットは、記憶ループを見付けることなく、入力ファイバの終端まで到達することになる。そのようなパケットの数は、バッファメモリ２００の入力部に到来するパケットの数に比べて大幅に少ないであろう。従って、電気的なオーバフロー・プロセッサ２０６を設けて、それらの残りの光パケットを電気信号に変換し、その電気信号を記憶することにより、それらのパケットを一時的に記憶することもできる。
【００３１】
記憶されたパケットは、光ファイバ上に空きが利用可能であるときに出力することもできるし、光キャッシュメモリ内の制御装置に送信された特定の出力コマンドに応じて出力することもできる。例えば、バッファメモリ２００は、パケットを記憶した順番で出力するＦＩＦＯバッファとして動作させる場合がある。その場合、様々な制御装置は、パケットがその制御装置に関連する記憶ループ内に置かれた時刻を追跡する。さらに、各制御装置はその情報を他の制御装置にも送信し、最も古いパケットを有する制御装置に対して優先権を与え、読み出しコマンドをバッファメモリ２００で受信した後に空いた次のスロットでそのパケットを出力ファイバ２０４に出力させる場合がある。
【００３２】
バッファメモリ２００に関連する制御機能は、光キャッシュメモリ内の様々な制御装置間に分散させることもできるし、１つの制御装置内に集約することもできる。さらに、集中制御装置と局部制御装置の間で制御機能を共有するシステムを構成することもできる。図を簡単にするため、図面には局部制御装置だけを示してある。
【００３３】
本発明に関する上記の実施形態は、記憶ループに記憶された光信号が、それらの信号を記憶ループに記憶させる際にノイズによって破壊されることなく維持されることを前提にしている。しかしながら、信号が十分長い時間にわたって記憶ループ内に留まる場合は、それらの信号を破壊するのに十分なだけのノイズが蓄積されることがある。例えば、半導体光増幅器は、信号がその増幅器を通過するたびに、記憶ループ内の信号に幾分のノイズを生じさせることがある。したがって、本発明の一部の実施形態では、何らかの形態の信号修復を行なうと有利な場合がある。
【００３４】
信号を修復するため、光信号はプロセッサを通して送信するのが好ましい。このプロセッサは、信号を所定の閾値と比較して、その信号が閾値未満であれば信号をゼロに設定し、その信号が閾値を超える場合は信号を論理「１」に対応する振幅に設定する。この種の回路は、デジタル電子機器の分野で良く知られている。しかしながら、安価な光学的等価回路については知られていない。従って、本発明は、修復すべき光信号を電気信号へ変換した後、その電気信号に対して修復を施すことが好ましい。そして、修復後の電気信号を光信号に変換して元に戻す。そのような修復回路については、当該技術分野で良く知られているので、本明細書で詳しく説明しない。
【００３５】
上記のように、光信号の変調に使用される周波数で動作しなければならない電気回路は、非常に高価である。従って、本発明は、複数の本発明による光キャッシュメモリ間で１つの修復回路を共用する構成を用いることで、光キャッシュメモリ当りの実質的コストを低減することが好ましい。次に図７を参照する。この図は、修復回路を有するバッファメモリ３００の例示的実施形態を示す。バッファメモリ３００は、上で説明したものと同様の方法で動作する複数の光キャッシュメモリから構成される。キャッシュメモリの例は、符号３０１〜３０３で図示されている。光キャッシュメモリ３０１〜３０３は、図５に示した光キャッシュメモリ２５０と同じものにすることが好ましい。図を分かりやすくするため、修復処理に関連する構成要素しか図示していない。さらに、図５に示したスイッチ２１６〜２１８に対応するスイッチ、および制御装置も省略している。
【００３６】
これらの光キャッシュメモリは、入力光ファイバ３２０上にあるデータパケットを記憶し、データパケットを出力光ファイバ３２１へ出力する。光キャッシュメモリのうちの１つにおいてデータを修復する必要が生じた場合、その光キャッシュメモリはそのデータを修復回路３１０に出力する。そして、修復後のデータが入力データとして光ファイバ３２０に供給される。スイッチ３２２は、修復処理の際に、修復中のデータがバッファメモリから出てゆくのを防止する。
【００３７】
本発明に関する上記の実施形態は、光ファイバを光信号の伝送媒体として使用している。しかしながら、本発明の教示から外れることなく、他の適当な形態の導波路を使用することもできる。
【００３８】
本発明に関する上記の実施形態は、特定種類の光スイッチ及び増幅器を使用している。しかしながら、他の種類の光スイッチや増幅器を使用することもできるものと考えるべきである。
【００３９】
当業者であれば、上記の説明および添付の図面から、本発明に対する種々の変形は明らかであろう。従って、本発明は特許請求の範囲によってのみ限定されるものである。
【図面の簡単な説明】
【００４０】
【図１】本発明による光キャッシュメモリの一実施形態を示す概略図である。
【図２】光ファイバ１１上の光データパケット３１を記憶ループ１３内に導入する際の様々な信号を示す図である。
【図３】記憶ループ１３からデータパケット３１を取り出す際の様々な信号を示す図である。
【図４】本発明による光キャッシュメモリの他の実施形態を示す概略図である。
【図５】本発明による光キャッシュメモリの他の実施形態を示す概略図である。
【図６】デュアルポート・バッファメモリを形成するように組み合わせた複数の光キャッシュメモリを示す概略図である。
【図７】修復回路を有するバッファメモリ３００の例示実施形態を示す図である。
【符号の説明】
【００４１】
１０、２０１、２０２  光キャッシュメモリ
１７、２２、２０４  光ファイバ
１２、２１、１６、２０３  光スイッチ
１３、１２３  記憶ループ
１４  光カプラ
１５  半導体光増幅器
２０、２０２  制御装置
２００  バッファメモリ
２０５、２１５  光データパケット
２０６  オーバーフロー・プロセッサ
３００  バッファメモリ
３１０  修復回路
【図１】
2004296075.tif 000003
【図２】
2004296075.tif 000004
【図３】
2004296075.tif 000005
【図４】
2004296075.tif 000006
【図５】
2004296075.tif 000007
【図６】
2004296075.tif 000008
【図７】
2004296075.tif 000009