(57)【要約】【課題】半導体装置及びその製造方法を提供する。【解決手段】  半導体基板５０上に所定間隔で離隔されており、第１導電層パターン５２と前記第１導電層パターン５２上に積層された絶縁マスク層パターン５４とを含む複数個の配線５５を形成する。各配線５５の側壁に絶縁膜スペーサ５６を形成する。前記絶縁膜スペーサ５６の表面に接するように、隣接する配線５５，５５同士の間の空間を埋立てて、第２導電層からなる複数個の自己整列コンタクトパッド６２を形成する。前記コンタクトパッド６２が形成された基板５０の全面に層間絶縁膜６４を形成し、前記層間絶縁膜６４を部分的に食刻してコンタクトパッド６２を露出するコンタクトホール６６を形成する。前記コンタクトホール６６を通じて露出されたコンタクトパッド６２の表面上に、前記配線５５の絶縁マスク層パターン５４を遮蔽するように選択的エピタキシャルシリコン層６８を形成する。【選択図】図７
2004228580.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記基板上に互いに所定の間隔で離隔されており、第１導電層パターンと前記第１導電層パターン上に積層された絶縁マスク層パターンとを含む複数個の配線と、
各配線の側壁に形成された絶縁膜スペーサと、
前記絶縁膜スペーサの表面に接するように、隣接する配線同士の間の空間を埋立てて形成され、第２導電層からなる複数個の自己整列コンタクトパッドと、
前記コンタクトパッド、配線、及び基板上に形成され、前記コンタクトパッドを露出するコンタクトホールを有する層間絶縁膜と、
前記コンタクトホールを通じて露出されたコンタクトパッドの表面上に前記配線の絶縁マスク層パターンを遮蔽するように形成された選択的エピタキシャルシリコン層と、を具備することを特徴とする半導体装置。
【請求項２】
前記絶縁マスク層パターン及び絶縁膜スペーサは前記層間絶縁膜に対して食刻選択比を有する物質からなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記絶縁マスク層パターン及び絶縁膜スペーサはシリコン窒化物系の物質からなることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第２導電層はドーピングされたポリシリコン層であることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記コンタクトホールの内部に形成されたコンタクトプラグと、
前記コンタクトホール内側壁と前記コンタクトプラグとの間で前記選択的エピタキシャルシリコン層の表面まで形成されたコンタクトスペーサをさらに具備することを特徴とする請求項１記載の半導体装置。
【請求項６】
前記コンタクトスペーサは前記層間絶縁膜に対して食刻選択比を有する物質からなることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記コンタクトスペーサはシリコン窒化物系の物質からなることを特徴とする請求項６記載の半導体装置。
【請求項８】
半導体基板上に互いに所定の間隔で離隔されており、第１導電層パターンと前記第１導電層パターン上に積層された絶縁マスク層パターンとを含む複数個の配線を形成する段階と、
各配線の側壁に絶縁膜スペーサを形成する段階と、
前記絶縁膜スペーサの表面に接するように、隣接する配線同士の間の空間を埋立てて、第２導電層からなる複数個の自己整列コンタクトパッドを形成する段階と、
前記コンタクトパッドが形成された基板の全面に層間絶縁膜を形成する段階と、
前記層間絶縁膜を部分的に食刻して前記コンタクトパッドを露出するコンタクトホールを形成する段階と、
前記コンタクトホールを通じて露出された前記コンタクトパッドの表面上に、前記配線の絶縁マスク層パターンを遮蔽するように選択的エピタキシャルシリコン層を形成する段階と、を具備することを特徴とする半導体装置の製造方法。
【請求項９】
前記絶縁マスク層パターン及び絶縁膜スペーサは前記層間絶縁膜に対して食刻選択比を有する物質で形成することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記絶縁マスク層パターン及び絶縁膜スペーサはシリコン窒化物系の物質からなることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記第２導電層はドーピングされたポリシリコン層であることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１２】
半導体基板上に互いに所定の間隔で離隔されており、第１導電層パターンと前記第１導電層パターン上に積層された絶縁マスク層パターンとを含む複数個の配線を形成する段階と、
各配線の側壁に絶縁膜スペーサを形成する段階と、
少なくとも２つの異なるコンタクト領域を包含する形状の開口部を有するバー形態のマスクパターンを用いて、隣接する配線同士の間の基板表面と接触する少なくとも２つの異なる自己整列コンタクトパッドを形成する段階と、
前記少なくとも２つの異なるコンタクトパッドが形成された基板の全面に層間絶縁膜を形成する段階と、
前記層間絶縁膜を部分的に食刻して前記少なくとも２つの異なるコンタクトパッドのうち少なくとも１つのコンタクトパッドを露出するコンタクトホールを形成する段階と、
前記コンタクトホールを通じて露出されたコンタクトパッドの表面上に、前記配線の絶縁マスク層パターンを遮蔽するように選択的エピタキシャルシリコン層を形成する段階と、を具備することを特徴とする半導体装置の製造方法。
【請求項１３】
前記絶縁マスク層パターン及び絶縁膜スペーサは前記層間絶縁膜に対して食刻選択比を有する物質で形成することを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記絶縁マスク層パターン及び絶縁膜スペーサはシリコン窒化物系の物質からなることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記少なくとも２つの異なるコンタクトパッドを形成する段階は、
前記絶縁膜スペーサ、配線、及び基板上に第１層間絶縁膜を形成する段階と、
少なくとも２つの異なるコンタクト領域を包含する形状の開口部を有するバー形態のマスクパターンを用いて、隣接する配線同士の間の基板表面が露出されるまで前記第１層間絶縁膜を食刻する段階と、
前記第１層間絶縁膜上及び前記配線の間の基板上に第２導電層を形成する段階と、
前記配線の絶縁マスク層パターンの上部表面が露出されるまで前記第２導電層及び第１層間絶縁膜を平坦化する段階と、を含むことを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１６】
前記平坦化段階は化学機械的研摩ＣＭＰ工程、エッチバック工程またはＣＭＰとエッチバックを組合した工程中のいずれか１つで実施することを特徴とする請求項１５記載の半導体装置の製造方法。
【請求項１７】
前記少なくとも２つの異なるコンタクトパッドのうち少なくとも１つのコンタクトパッドを露出するコンタクトホールは、前記配線と同一な方向に沿って配置された隣接する複数のコンタクトパッドを含むように露出する長溝形状で形成されることを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１８】
前記選択的エピタキシャルシリコン層を形成する段階の後、前記選択的エピタキシャルシリコン層をエッチストッパーとして利用して前記コンタクトホールの内側壁上にコンタクトスペーサを形成する段階と、
前記少なくとも２つの自己整列コンタクトパッドと電気的に接続する第３導電膜を前記コンタクトホールの内部に形成する段階と、をさらに具備することを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１９】
前記コンタクトスペーサは前記層間絶縁膜に対して食刻選択比を有する物質で形成されることを特徴とする請求項１８記載の半導体装置の製造方法。
【請求項２０】
前記コンタクトスペーサはシリコン窒化物系の物質からなることを特徴とする請求項１９記載の半導体装置の製造方法。
【請求項２１】
複数個の活性領域を有する半導体基板上に、活性領域を通る隣接したゲートラインの間にストレージノードコンタクト領域とビットラインコンタクト領域とがそれぞれ形成されるように、その上面及び側壁にゲートマスク層及びゲートスペーサを具備する複数個のゲートラインを形成する段階と、
前記活性領域を露出する開口部を有するバー形態の自己整列コンタクトマスクパターンを用いて、前記ストレージノードコンタクト領域と接触する第１コンタクトパッド及び前記ビットラインコンタクト領域と接触する第２コンタクトパッドを形成する段階と、
前記第１及び第２コンタクトパッドが形成された基板の全面に層間絶縁膜を形成する段階と、
前記層間絶縁膜を部分的に食刻して前記ゲートラインと同一な方向に沿って配置された隣接する複数の第１コンタクトパッドを含むように露出する長溝形状のストレージノードコンタクトホールを形成する段階と、
各ストレージノードコンタクトホールを通じて露出された第１コンタクトパッドの表面上に、前記ゲートマスク層を遮蔽するように選択的エピタキシャルシリコン層を形成する段階と、
各ストレージノードコンタクトホールの内部に前記第１コンタクトパッドと電気的に接続するストレージノードコンタクトプラグを形成する段階と、を具備することを特徴とする半導体装置の製造方法。
【請求項２２】
前記ゲートマスク層及びゲートスペーサはシリコン窒化物系の物質で形成することを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２３】
前記第１及び第２コンタクトパッドを形成する段階は、
前記ゲートライン及び基板上に第１層間絶縁膜を形成する段階と、
前記活性領域を露出する開口部を有するバー形態の自己整列コンタクトマスクパターンを用いて、隣接するゲートラインの間の前記ストレージノードコンタクト領域及びビットラインコンタクト領域の表面が露出されるまで前記第１層間絶縁膜を食刻する段階と、
前記第１層間絶縁膜、前記ストレージノードコンタクト領域、及びビットラインコンタクト領域上に第１導電層を形成する段階と、
前記ゲートマスク層の上部表面が露出されるまで前記第１導電層及び第１層間絶縁膜を平坦化する段階と、を含むことを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２４】
前記平坦化段階は化学機械的研摩ＣＭＰ工程、エッチバック工程またはＣＭＰとエッチバックを組合した工程のうちいずれか１つで実施することを特徴とする請求項２３記載の半導体装置の製造方法。
【請求項２５】
前記ストレージノードコンタクトプラグを形成する段階の前に、前記選択的エピタキシャルシリコン層をエッチストッパーとして利用して各ストレージノードコンタクトホールの内側壁上にコンタクトスペーサを形成する段階をさらに具備することを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２６】
前記コンタクトスペーサはシリコン窒化物系の物質からなることを特徴とする請求項２５記載の半導体装置の製造方法。
【請求項２７】
前記ストレージノードコンタクトプラグを形成する段階は、
前記ストレージノードコンタクトホールを埋立てるように前記層間絶縁膜上に第２導電層を形成する段階と、
前記層間絶縁膜の上部表面が露出されるまで前記第２導電層を平坦化して前記ストレージノードコンタクトプラグをノード分離する段階を含むことを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２８】
前記層間絶縁膜を形成する段階の前に、
前記第１及び第２コンタクトパッドが形成された基板の全面に第２層間絶縁膜を形成する段階と、
前記第２層間絶縁膜を部分的に食刻して前記ビットラインコンタクト領域と接触する第２コンタクトパッドを露出するビットラインコンタクトホールを形成する段階と、
各ビットラインコンタクトホールを通じて露出された第２コンタクトパッドの表面上に、前記ゲートマスク層を遮蔽するように選択的エピタキシャル成長法で第１シリコン層を形成する段階と、
前記ビットラインコンタクトホールを埋立てるように前記第１層間絶縁膜上に、前記ビットラインコンタクトホールを通じて第２コンタクトパッドと電気的に接続するビットラインを形成する段階と、をさらに具備することを特徴とする請求項２１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、より詳細にはダイナミックランダムアクセスメモリ（以下、ＤＲＡＭと称する）装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造技術が発達されメモリ装置に対する応用が拡大されるにつれて、高容量を有するメモリ装置が開発されてきた。特に、１つのキャパシターと１つのトランジスターでメモリセルが構成されるＤＲＡＭ装置はその集積度が著しく向上されてきた。
【０００３】
半導体装置の集積度が増加するに伴って、素子と素子または層と層を高電導性薄膜で連結させるコンタクトホールの大きさは減少する反面、層間絶縁膜の厚さは層化している。従って、コンタクトホールのアスペクト比（即ち、ホールの直径に対するホールの長さの比）が増加してフォトリソグラフィ工程でコンタクトホールの整列マージンが減少することになり、既存のコンタクト形成方法では微細な大きさのコンタクトホールを形成することが難しくなった。
【０００４】
したがって、ＤＲＡＭ装置ではコンタクトホールのアスペクト比を減少させるためにランディングパッドを使用し、０．１μｍ以下のパターンの大きさでは自己整列コンタクト構造を用いて整列マージンの減少による短絡発生の問題を解決している。
【０００５】
図１及び図２は従来の方法による自己整列コンタクトパッドを有するＤＲＡＭ装置の製造方法を説明するための断面図である。
【０００６】
図１を参照すると、トレンチ素子分離のような一般の素子分離工程で半導体基板１０を活性領域と素子分離領域１２に区分する。続いて、熱的酸化法（ｔｈｅｒｍａｌ  ｏｘｉｄａｔｉｏｎ）で前記活性領域の表面に薄いゲート酸化膜（図示せず）を成長させた後、その上にワードラインとして提供されるＭＯＳトランジスターのゲート電極１８を形成する。望ましくは、前記ゲート電極１８は高濃度の不純物でドーピングされたポリシリコン層１４とダングステンシリサイド層１６が積層されたポリサイド構造で形成される。
【０００７】
前記ゲート電極１８はその上部にシリコン窒化物からなるゲートマスク層２０が形成され、その側壁にシリコン窒化物からなるゲートスペーサ２２が形成される。続いて、前記ゲート電極１８及びゲートスペーサ２２をイオン注入マスクとして利用する一般のイオン注入工程によって前記ゲートスペーサ２２両側の基板表面にＭＯＳトランジスターのソース/ドレーン領域（図示せず）を形成する。
【０００８】
前記ＭＯＳトランジスターを含む基板１０の全面に第１層間絶縁膜２４を蒸着した後、前記活性領域を露出する開口部を有するバー形態（一方向に伸延した開口部を有する形状）のマスクパターンを用いて隣接したゲート電極１８の間のソース/ドレーン領域の表面が露出されるまで前記第１層間絶縁膜２４を食刻する。
【０００９】
その後、前記開口部を埋立てるように第１層間絶縁膜２４上に高濃度の不純物でドーピングされたポリシリコンからなる第１導電層を蒸着し、前記第１導電層をゲートマスク層２０の上部表面が露出されるまで化学機械的研摩ＣＭＰ工程で平坦化する。そうすると、前記ゲート電極１８に自己整列され前記ソース/ドレーン領域と接触される第１及び第２コンタクトパッド２６ａ、２６ｂが形成される。
【００１０】
前記第１層間絶縁膜２４及びコンタクトパッド２６ａ、２６ｂ上にシリコン酸化物からなる第２層間絶縁膜２８を蒸着した後、ＣＭＰまたはエッチバック工程で前記第２層間絶縁膜２８を平坦化させる。続いて、フォトリソグラフィ工程によって前記第２層間絶縁膜２８を部分的に食刻して前記ドレーン領域と接触する第２コンタクトパッド２６ｂを露出するビットラインコンタクトホール３０を形成する。前記ビットラインコンタクトホール３０を埋立てるように前記第２層間絶縁膜２８上に前記第２導電層及びシリコン窒化膜を順次に蒸着した後、フォトリソグラフィ工程で前記シリコン窒化膜及び第２導電層をパターニングすることによって、その上面にビットラインマスク３４を具備するビットライン３２を形成する。
【００１１】
前記結果物の全面にシリコン酸化物からなる第３層間絶縁膜３６を蒸着した後、ＣＭＰまたはエッチバック工程で前記第３層間絶縁膜３６を平坦化させる。続いて、フォトリソグラフィ工程で前記第３層間絶縁膜３６及び第２層間絶縁膜２８を部分的に食刻して前記ソース領域と接触する第１コンタクトパッド２６ａを露出するストレージノードコンタクトホール３８を形成する。このとき、前記ストレージノードコンタクトホール３８はゲート方向と同一な方向に沿って配置された隣接する複数の第１コンタクトパッド２６ａを含むように（ｍｅｒｇｅ）して露出する長溝形状（ライン形態）で形成する。
【００１２】
図２を参照すると、前記ストレージノードコンタクトホール３８及び第３層間絶縁膜３６上にシリコン窒化膜を蒸着しこれを異方性食刻して前記ストレージノードコンタクトホール３８の内側壁上にコンタクトスペーサ４０を形成する。
【００１３】
続いて、前記ストレージノードコンタクトホール３８を埋立てるように第３層間絶縁膜３６上にドーピングされたポリシリコンからなる第３導電層を蒸着し、ＣＭＰ工程で前記第３層間絶縁膜３６の表面が露出されるまで前記第３導電層を平坦化してノード分離されたストレージノードコンタクトプラグ（図示せず）を形成する。
【００１４】
前述した従来の方法によると、コンタクトパッド２６ａ、２６ｂを形成するための自己整列コンタクト食刻工程、コンタクトパッド２６ａ、２６ｂをノード分離するためのＣＭＰ工程、及びコンタクトスペーサ４０を形成するための食刻工程時に、その下部のシリコン窒化物からなるゲートマスク層２０にリセスが発生して前記ゲートマスク層２０がその下部のゲート電極１８を充分に保護できなくなる。このような問題を解決するためには前記ゲートマスク層２０の厚さを増加させるべきであるが、この場合フォトレジスト膜とシリコン窒化膜との低い食刻選択比によってゲートノッチング（ｎｏｔｃｈｉｎｇ）が発生する問題がある。
【００１５】
従って、ゲートマスク層２０の厚さを増加させるのに限界があるので、自己整列コンタクト食刻工程及び後続工程を進行しながらゲートマスク層２０の厚さが持続的に減少されて前記ゲート電極１８のエッジ部を露出させることになる。その結果、ビットライン３２とゲート電極１８が電気的に短絡されるか（図１のＣ参照）ストレージノードコンタクトプラグとゲート電極１８が電気的で短絡される（図２のＤ参照）問題が発生する。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
従って、本発明の第１目的は下部配線と上部配線との電気的短絡を防止することができる半導体装置を提供することにある。
【００１７】
本発明の第２目的は下部配線と上部配線との電気的短絡を防止することができる半導体装置の製造方法を提供することにある。
【００１８】
本発明の第３目的はストレージノードコンタクトとゲート電極間、及びビットラインコンタクトとゲート電極間の電気的短絡が防止できるＤＲＡＭ装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
前記した第１目的を達成するために本発明は、半導体基板と、前記基板上に互いに所定の間隔で離隔されて形成され、第１導電層パターンと前記第１導電層パターン上に積層された絶縁マスク層パターンとを含む複数個の配線と、各配線の側壁に形成された絶縁膜スペーサと、前記絶縁膜スペーサの表面に接するように、隣接する配線同士のの間の空間を埋立てて形成され、第２導電層からなる複数個の自己整列コンタクトパッドと、前記コンタクトパッド、配線、及び基板上に形成され、前記コンタクトパッドを露出するコンタクトホールを有する層間絶縁膜と、前記コンタクトホールを通じて露出されたコンタクトパッドの表面上に前記配線の絶縁マスク層パターンを遮蔽するように形成された選択的エピタキシャルシリコン層を具備することを特徴とする半導体装置を提供する
望ましくは、前記絶縁マスク層パターン及び絶縁膜スペーサはシリコン窒化物系の物質で形成される。
【００２０】
前記した第２目的を達成するために本発明は、半導体基板上に互いに所定の間隔で離隔されており、第１導電層パターンと前記第１導電層パターン上に積層された絶縁マスク層パターンとを含む複数個の配線を形成する段階と、各配線の側壁に絶縁膜スペーサを形成する段階と、前記絶縁膜スペーサの表面に接するように、隣接する配線同士の間の空間を埋立てて、第２導電層からなる複数個の自己整列コンタクトパッドを形成する段階と、前記コンタクトパッドが形成された基板の全面の層間絶縁膜を形成する段階と、前記層間絶縁膜を部分的に食刻して前記コンタクトパッドを露出するコンタクトホールを形成する段階と、前記コンタクトホールを通じて露出された前記コンタクトパッドの表面上に、前記配線の絶縁マスク層パターンを遮蔽するように選択的エピタキシャルシリコン層を形成する段階と、を具備することを特徴とする半導体装置の製造方法を提供する。
【００２１】
また、本発明の前記した第２目的は半導体基板上に互いに所定の間隔で離隔されており、第１導電層パターンと前記第１導電層パターン上に積層された絶縁マスク層パターンとを含む複数個の配線を形成する段階と、各配線の側壁に絶縁膜スペーサを形成する段階と、少なくとも２つの異なるコンタクト領域を包含する形状の開口部を有するバー形態のマスクパターンを用いて、隣接する配線同士の間の基板表面と接触する少なくとも２つの異なる自己整列コンタクトパッドを形成する段階と、前記少なくとも２つの異なるコンタクトパッドが形成された基板の全面に層間絶縁膜を形成する段階と、前記層間絶縁膜を部分的に食刻して前記少なくとも２つの異なるコンタクトパッドのうち少なくとも１つのコンタクトパッドを露出するコンタクトホールを形成する段階と、前記コンタクトホールを通じて露出されたコンタクトパッド表面上に、前記配線の絶縁マスク層パターンを遮蔽するように選択的エピタキシャルシリコン層を形成する段階を具備することを特徴とする半導体装置の製造方法によって達成できる。
【００２２】
望ましくは、前記少なくとも２つの異なるコンタクトパッドを形成する段階は、前記絶縁膜スペーサ、配線、及び基板上に第１層間絶縁膜形成する段階と、少なくとも２つの異なるコンタクト領域を包含する形状の開口部を有するバー形態のマスクパターンを用いて、隣接する配線同士の間の基板表面が露出されるまで前記第１層間絶縁膜を食刻する段階と、前記開口部を埋立てるように前記第１層間絶縁膜上に第２導電層を形成する段階と、前記配線の絶縁マスク層パターンの上部表面が露出されるまで前記第２導電層及び第１層間絶縁膜を平坦化する段階と、を含む。
【００２３】
望ましくは、前記少なくとも２つの異なるコンタクトパッドのうち少なくとも１つのコンタクトパッドを露出するコンタクトホールは前記配線と同一な方向に沿って配置された隣接した複数のコンタクトパッドを含むように露出する長溝形状で形成する。
【００２４】
前記した第３の目的を達成するために本発明は、複数個の活性領域を有する半導体基板上に、活性領域を通る隣接したゲートラインの間にストレージノードコンタクト領域とビットラインコンタクト領域がそれぞれ形成されるようにその上面及び側壁にゲートマスク層及びゲートスペーサを具備する複数個のゲートラインを形成する段階と、前記活性領域を露出する開口部を有するバー形態の自己整列コンタクトマスクパターンを用いて、前記ストレージノードコンタクト領域と接触する第１コンタクトパッド及び前記ビットラインコンタクト領域と接触する第２コンタクトパッドを形成する段階と、前記第１及び第２コンタクトパッドが形成された基板の全面に層間絶縁膜を形成する段階と、前記層間絶縁膜を部分的に食刻して前記ゲートラインと同一な方向に配置された隣接する複数の第１コンタクトパッドを含むように露出する長溝形状のストレージノードコンタクトホールを形成する段階と、各ストレージノードコンタクトホールを通じて露出された第１コンタクトパッドの表面上に、前記ゲートマスク層を遮蔽するように選択的エピタキシャルシリコン層を形成する段階と、各ストレージノードコンタクトホールの内部に前記第１コンタクトパッドと電気的に接続するストレージノードコンタクトプラグを形成する段階をさらに具備する段階と、をさらに具備することを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【００２５】
本発明によると、自己整列コンタクトパッドを露出させるコンタクトホールを形成した後、前記コンタクトホールを通じて露出されたコンタクトパッドの表面にその下部の配線を囲んでいる絶縁マスク層パターンを遮蔽するように選択的エピタキシャルシリコン層を成長させる。従って、選択的エピタキシャルシリコン層は後続の食刻工程時前記絶縁膜マスク層パターンを保護する役割をするので、下部配線と前記コンタクトホールの内部に形成される上部配線との電気的短絡を防止することができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して本発明の望ましい一実施形態をより詳細に説明する。
【００２７】
図３乃至７は本発明の第１実施例による半導体装置の製造方法を示すための断面図である。
【００２８】
図３を参照すると、半導体基板５０上に互いに所定の間隔で離隔される複数個の配線５５を形成する。それぞれの配線５５は第１導電層パターン５２とシリコン窒化物系の物質からなる絶縁マスク層パターン５４とを含む。前記第１導電層パターン５２はドーピングされたポリシリコンまたは金属で形成するか、ドーピングされたポリシリコンからなる第１層と金属シリサイドからなる第２層との複合層で形成する。
【００２９】
前記配線５５が形成された基板５０上にシリコン窒化物系の絶縁膜を蒸着し前記絶縁膜を異方性食刻して各配線５５の側壁に絶縁膜スペーサ５６を形成する。
【００３０】
前記絶縁膜スペーサ５６、配線５５及び基板５０上にシリコン酸化物系の物質からなる第１層間絶縁膜５８を形成する。続いて、コンタクト領域を露出する開口部６０を有するマスクパターン、例えば、フォトレジストパターンを用いてシリコン窒化膜に対する高い食刻選択比を有する食刻ガスで前記第１層間絶縁膜５８を異方性食刻することによって配線５５と隣接した配線５５の間の基板表面を露出させる。望ましくは、少なくとも２つの異なるコンタクト領域を含む開口部６０を有するバー形態のマスクパターンを用いて、隣接する配線５５，５５同士間の基板表面が露出されるまで前記第１層間絶縁膜５８を食刻する。
【００３１】
図４を参照すると、前記開口部６０を埋め立てるように前記第１層間絶縁膜５８上に第２導電層６１を形成する。望ましくは、前記第２導電層６１は高濃度の不純物でドーピングされたポリシリコンからなる。
【００３２】
図５を参照すると、前記配線５５の絶縁マスク層パターン５４の表面が露出されるまで前記第２導電層６１及び第１層間絶縁膜５８を化学機械的研摩ＣＭＰ工程、エッチバック工程またはＣＭＰとエッチバックを組合した工程のうちのいずれか１つで平坦化する。そうすると、前記絶縁膜スペーサ５６の外周面に接しながら、隣接する配線５５，５５同士間の空間を埋立てる自己整列コンタクトパッド６２が形成される。望ましくは、前記少なくとも２つの異なるコンタクト領域と接触する少なくとも２つの異なる自己整列コンタクトパッド６２が形成される。
【００３３】
図６を参照すると、前記コンタクトパッド６２、配線５５及び第１層間絶縁膜５８上にシリコン酸化物系の物質からなる第２層間絶縁膜６４を形成する。続いて、フォトリソグラフィ工程で前記第２層間絶縁膜６４を部分的に食刻して前記コンタクトパッド６２を露出するコンタクトホール６６を形成する。前記少なくとも２つの異なるコンタクトパッドのうち１つのコンタクトパッド６２を露出するようにコンタクトホール６６を形成してもよく、また、２つの異なるコンタクトパッドをともに露出するようにコンタクトホール６６を形成してもよい。このとき、前記コンタクトホール６６は１つのコンタクトパッド６２に相応する円形で形成するか、前記配線５５と同一な方向に沿って配置された隣接した複数のコンタクトパッド６２を含むように露出する長溝形状で形成する。
【００３４】
図７を参照すると、前記コンタクトホール６６を通じて露出されたコンタクトパッド６２の表面上に前記配線５５の絶縁マスク層パターン５４を遮蔽できる位の厚さで選択的エピタキシャルシリコン層６８を成長させる。ここで、選択的エピタキシャルシリコン層とは、所望とする場所にのみ選択的にエピタキシャル成長させたシリコン層を意味する。選択成長自体は、従来と同様であるので、詳しい説明を省略する。
【００３５】
続いて、図示しなかったが、前記第２層間絶縁膜６４に対して食刻選択比を有する物質、望ましくはシリコン窒化膜を前記第２層間絶縁膜６４及びコンタクトホール６６上に連続的に蒸着し、前記選択的エピタキシャルシリコン層６８をエッチストッパー（食刻阻止層）として利用して前記シリコン窒化膜を異方性食刻することによって、前記コンタクトホール６６の内側壁上にシリコン窒化膜からなるコンタクトスペーサを形成する。コンタクトスペーサは、選択的エピタキシャルシリコン層６８の表面まで形成される。このとき、選択的エピタキシャルシリコン層６８は、下部配線５５を囲んでいる絶縁マスク層パターン５４を前記食刻工程から保護する役割をする。
【００３６】
その後、前記コンタクトホール６６を埋立てるように前記第２層間絶縁膜６４上に第３導電層、例えばドーピングされたポリシリコン層を蒸着し、ＣＭＰ工程、エッチバック工程またはＣＭＰとエッチバックを組合した工程のうちいずれか１つで前記第２層間絶縁膜６４の上部表面が露出されるまで前記第３導電層を平坦化する。そうすると、前記コンタクトホール６６の内部に後続工程で形成される上部配線と前記露出されたコンタクトパッド６２を電気的で接続させるコンタクトプラグが形成される。または、前記コンタクトホール６６を埋立てるように前記第２層間絶縁膜６４上にドーピングされたポリシリコンや金属からなる第３導電層を蒸着し、フォトリソグラフィ工程で前記第３導電層をパターニングすることによって前記コンタクトホール６６を通じて前記露出されたコンタクトパッド６２と電気的に接続する上部配線を形成することもできる。
【００３７】
前述したように本発明の第１実施例によると、自己整列コンタクトパッド６２を露出するコンタクトホール６６を形成した後、露出されたコンタクトパッド６２の表面上に、下部配線５５を囲んでいる絶縁マスク層パターン５４を遮蔽するように選択的エピタキシャルシリコン層６８を形成する。従って、コンタクトスペーサを形成するための後続の食刻工程時前記選択的エピタキシャルシリコン層６８によって前記絶縁マスク層パターン５４のリセスが発生しないので、下部配線５５と前記コンタクトホール６６内に形成されるコンタクトプラグまたは上部配線間に電気的短絡が発生することを防止することができる。
（実施例２）
図８乃至図３２は本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【００３８】
図８は活性領域１０１が形成された基板の平面図であり、図９及び図１０はそれぞれ図８のＡＡ´線及びＢＢ´線に沿った断面図である。通常のシャロートレンチ素子分離ＳＴＩ工程を通じて半導体基板１００を活性領域１０１と素子分離領域１０２とに区分する。
【００３９】
望ましくは、前記活性領域１０１は、一方向に伸延しつつ、中央の部分で幅が広がって丸みを帯びた形状で形成する。しかし、前記活性領域１０１を矩形状やＴ字状で形成できることは勿論である。前記活性領域１０１には後続工程で少なくとも２つの互いに異なるコンタクト領域が形成される。
【００４０】
図１１はゲートライン１０８が形成された基板の平面図であり、図１２及び１３はそれぞれ図１１のＡＡ´線及びＢＢ´線による断面図である。熱的酸化法で前記基板１００の活性領域１０１の表面に薄いゲート酸化膜（図示せず）を成長させた後、その上にゲート用第１導電層及びゲートマスク層を順次に蒸着する。望ましくは、前記第１導電層はドーピングされたポリシリコン層及び前記ポリシリコン層上に積層された金属シリサイド層を含む。前記ゲートマスク層は後続工程で形成される層間絶縁膜に対して食刻選択比を有する物質、望ましくは、シリコン窒化物系の物質からなる。
【００４１】
続いて、フォトリソグラフィ工程で前記ゲートマスク層及び第１導電層をパターニングしてゲートライン１０８を形成する。ゲートライン１０８はドーピングされたポリシリコン層パターン１０４、金属シリサイド層パターン１０６及びゲートマスク層パターン１１０を含む。
具体的には、前記ゲートマスク層上に写真工程で第１フォトレジストパターン（図示せず）を形成した後、前記第１フォトレジストパターンを食刻マスクとして利用して前記ゲートマスク層を乾式食刻してゲートマスク層パターン１１０を形成する。アッシング及びストリッピング工程で前記第１フォトレジストパターンを除去した後、ゲートマスク層パターン１１０を利用して前記第１導電層を乾式食刻してドーピングされたポリシリコン層パターン１０４及び金属シリサイド層パターン１０６が積層された複数個のゲートライン１０８を形成する。前記活性領域１０１上のゲートライン１０８はＭＯＳトランジスターのゲート電極として提供される。
【００４２】
前記ゲートライン１０８が形成された基板１００の全面に後続工程で形成される層間絶縁膜に対して食刻選択比を有する物質、望ましくはシリコン窒化物系の絶縁膜を蒸着し、前記絶縁膜を異方性食刻してそれぞれのゲートライン１０８の側壁にゲートスペーサ１１２を形成する。従って、前記ゲートライン１０８は、その上面及び側壁が絶縁膜（即ち、ゲートマスク層パターン１１０及びゲートスペーサ１１２）で囲まれるので隣接したゲートライン１０８と電気的に隔離される。
【００４３】
その後、通常のイオン注入工程を通じて前記ゲートスペーサ１１２両側の活性領域１０１の表面にＭＯＳトランジスターのソース/ドレーン領域（図示せず）を形成する。ここで、前記ゲートスペーサ１１２を形成する前に、ＬＤＤイオン注入を実施してゲートライン１０８両側の活性領域１０１の表面に低濃度のソース/ドレーン領域を形成することによって、ＬＤＤ構造のソース／ドレーンを具現することができる。
【００４４】
前記ソース/ドレーン領域のうち１つはキャパシターのストレージ電極が接続されるストレージノードコンタクト領域であり、残りのソース／ドレーン領域は、ビットラインが接続されるビットラインコンタクト領域である。本実施例ではソース領域がストレージノードコンタクト領域でありドレーン領域がビットラインコンタクト領域になる。１つの活性領域１０１を通る隣接したゲートライン１０８の間にそれぞれのストレージコンタクト領域及びビットラインコンタクト領域が形成されるので、１つの活性領域１０１に２つのストレージノードコンタクト領域及びビットラインコンタクト領域が形成される。
【００４５】
図１４は自己整列コンタクトマスクパターンが形成された基板の平面図であり、図１５及び図１６はそれぞれの図１４のＡＡ´及びＢＢ´線による断面図である。ＭＯＳトランジスターを含む基板１００の全面にシリコン酸化物系の物質からなる第１層間絶縁膜１１４を形成する。前記第１層間絶縁膜１１４を蒸着した後、後続写真工程マージンを確保するためにＣＭＰ工程またはエッチバック工程で前記第１層間絶縁膜１１４の表面を平坦化することができる。
【００４６】
続いて、前記活性領域１０１を露出する開口部１１５を有するバー形態の自己整列コンタクトマスクパターン、例えば第２フォトレジストパターンを用いて、互いに隣接するゲートライン１０８，１０８同士の間のストレージノードコンタクト領域及びビットラインコンタクト領域の表面が露出されるまで第１層間絶縁膜１１４を異方性食刻する。
【００４７】
図１７は第１及び第２コンタクトパッド１１６ａ、１１６ｂが形成された基板の平面図であり、図１８及び図１９はそれぞれ図１７のＡＡ´線及びＢＢ´線による断面図である。前記開口部１１５を埋立てるように前記第１層間絶縁膜１１４上に第２導電層、例えば高濃度の不純物でドーピングされたポリシリコン層を蒸着し、前記ゲートマスク層パターン１１０の上部表面が露出されるまで前記第２導電層及び第１層間絶縁膜１１４を平坦化する。そうすると、それぞれの開口部１１５上にノード分離された少なくとも２つの異なるコンタクトパッド、例えば前記ストレージノードコンタクト領域と接触する第１コンタクトパッド１１６ａ、及び前記ビットラインコンタクト領域と接触する第２コンタクトパッド１１６ｂが形成される。
【００４８】
望ましくは、前記第２導電層の平坦化はＣＭＰ工程またはＣＭＰとエッチバックを組合した工程中のいずれか１つで実施する。
【００４９】
図２０はビットラインコンタクトホール１２２が形成された基板の平面図であり、図２１及び図２２はそれぞれ図２０のＡＡ´線及びＢＢ´線による断面図である。前述したように第１及び第２コンタクトパッド１１６ａ、１１６ｂを形成した後、結果物の全面にＰＢＳＧ、ＵＳＧ、ＨＤＰ酸化物またはＣＤＶ酸化物のようなシリコン酸化物系の物質を蒸着して第２層間絶縁膜１１８を形成する。前記第２層間絶縁膜１１８は前記コンタクトパッド１１６ａ、１１６ｂとその上に形成されるビットラインを電気的に隔離させる役割をする。
【００５０】
前記第２層間絶縁膜１１８を蒸着した後、後続写真工程のマージンを確保するためにＣＭＰ工程またはエッチバック工程で前記第２層間絶縁膜１１８の表面を平坦化することができる。
【００５１】
続いて、フォトリソグラフィ工程により前記第２絶縁膜１１８を部分的に食刻して前記ビットラインコンタクト領域と接触する第２コンタクトパッド１１６ｂを露出するビットラインコンタクトホール１２０を形成する。その後、各ビットラインコンタクトホール１２０を通じて露出された第２コンタクトパッド１１６ｂの表面上に、前記ゲートマスクパターン１１０を遮蔽できる位の厚さ、例えば約５００Åの厚さで選択的エピタキシャル第１シリコン層１２２を形成する。前記エピタキシャル第１シリコン層１２２は後続の食刻工程時その下部のゲートマスク層パターン１１０を保護する役割をする。
【００５２】
図２３はビットライン１２４が形成された基板の平面図であり、図２４及び図２５はそれぞれ図２３のＡＡ´線及びＢＢ´線による断面図である。前述したように露出された第１コンタクトパッド１１６ｂの表面に選択的エピタキシャル第１シリコン層１２２を形成した後、ビットラインコンタクトホール１２０を埋立てるように第２層間絶縁膜１１８上にビットライン用第３導電層及びビットラインマスク層１２６を順次に蒸着する。望ましくは、前記第３導電層は、第１層と第２層との複合層で形成することができる。第1層は、第１金属及び/または前記第１金属の化合物、例えばチタン/窒化チタン（Ｔｉ/ＴｉＮ）からなり、第２層は、第２金属、例えばダングステンからなる。前記ビットラインマスク層は後続のコンタクト食刻工程時その下部のビットラインを保護する役割をし、望ましくはシリコン窒化物系の物質で形成される。
【００５３】
前述した段階によると、二重層で形成された第３導電層が直接ビットラインコンタクトホール１２０に接触されて形成される。一方、前記ビットラインコンタクトホール１２０の内部にビットラインコンタクトプラグを形成した後、前記ビットラインコンタクトプラグに直接接触されるように第３導電層を形成することもできる。即ち、前記ビットラインコンタクトホール１２０及び第２層間絶縁膜１１８上にチタン/窒化チタンからなる障壁金属層と、ダングステンからなる第３金属層とを蒸着した後、エッチバックまたはＣＭＰ工程で前記第２層間絶縁膜１１８の上部表面が露出されるまで第３金属層を除去する。そうすると、前記ビットラインコンタクトホール１２０の内部に前記障壁金属層と第３金属層からなるビットラインコンタクトプラグが形成される。このように、ビットラインコンタクトプラグが形成されると、前記ビットラインコンタクトプラグ及び第２層間絶縁膜１１８上に第４金属、例えばダングステンからなる第３導電層、ビットラインマスク層、及びビットラインマスク層１２６を順次に蒸着する。従って、ビットラインコンタクトプラグを形成する場合にはビットライン導電層が単一層で形成される。
【００５４】
続いて、前記ビットラインマスク層１２６上に写真工程で第３フォトレジストパターン（図示せず）を形成した後、前記第３フォトレジストパターンを食刻マスクとして利用して前記ビットラインマスク層１２６を乾式食刻する。アッシング及びストリッピング工程で前記第３フォトレジストパターンを除去した後、パターニングされたビットラインマスク層１２６を食刻マスクとして利用して前記第３導電層を乾式食刻してビットラインコンタクトホール１２０を通じて第１コンタクトパッド１１６ｂと電気的に接続される複数個のビットライン１２４を形成する。前記ビットライン１２４はゲートライン１０８と直交する方向に伸長される。
【００５５】
ここで、前記第３フォトレジストパターンを形成する前に。前記ビットラインマスク層１２６上にフォトリソグラフィ工程を円滑に実施するために反射防止層を形成することができる。このような、反射防止層は一般的にシリコンオキシニトリド（ｏｘｙｎｉｔｒｉｄｅ）ＳｉＯＮの単一層や、高温酸化膜とＳｉＯＮ膜で構成された複数個の層で形成することができる。前記反射防止層は後続するフォトリソグラフィ工程時下部基板から光が反射されることを防止する役割をする。
【００５６】
前述したようにビットライン１２４を形成した後、結果物の全面にシリコン窒化膜を蒸着しこれを異方性食刻してそれぞれのビットライン１２４の側壁にビットラインスペーサ１２８を形成する。望ましくは、前記ビットラインスペーサ１２８は１００〜２００Å位の厚さで形成する。
【００５７】
図２６はストレージノードコンタクトホール１３２が形成された基板の平面図であり、図２７及び図２８は図２６のそれぞれのＡＡ´線及びＢＢ´線による断面図である。前述したようにビットラインマスク層１２６及びビットラインスペーサ１２８で囲まれたビットライン１２４を形成した後、結果物の全面にＰＢＳＧ、ＵＳＧ、ＨＤＰ酸化物またはＣＤＶ酸化物のようなシリコン酸化物系の物質を蒸着して第３層間絶縁膜１３０を形成する。前記第３層間絶縁膜１３０は前記ビットライン１２４と後続工程で形成されるストレージノードコンタクトプラグとを電気的に隔離する役割をする。
【００５８】
前記第３層間絶縁膜１３０を蒸着した後、後続写真工程のマージンを確保するためにＣＭＰまたはエッチバック工程で前記第３層間絶縁膜１３０の表面を平坦化する。その後、フォトリソグラフィ工程で前記第３層間絶縁膜１３０及び第２層間絶縁膜１１８を部分的に食刻してストレージノードコンタクト領域と接触する第１コンタクトパッド１１６ａを露出するストレージノードコンタクトホール１３２を形成する。ここで、参照符号１１８ａは第２層間絶縁膜残留物を示す。
【００５９】
具体的に、写真工程により前記第３層間絶縁膜１３０上にゲートライン１０８と同一な方向に伸長されるライン形態の第４フォトレジストパターン（図示せず）を形成する。続いて、前記第４フォトレジストパターンを食刻マスクとして用いてシリコン窒化膜（即ちビットラインマスク層１２６及びビットラインスペーサ１２８）に対して高い食刻選択比を有する食刻ガスによって前記第３層間絶縁膜１３０及び第２層間絶縁膜１１８を異方性食刻する。そうすると、ビットライン１２４とビットライン１２４の間に位置した第１コンタクトパッド１１６ａを露出するライン形態のストレージノードコンタクトホール１３２が形成される。即ち、前記ストレージノードコンタクトホール１３２はゲートライン１０８と同一な方向に沿って配置された隣接する複数の第１コンタクトパッド１１６ａを含むように露出するライン形態で形成される。
【００６０】
図２９及び図３０はそれぞれ図２６のＡＡ´線及びＢＢ´線による断面図として、選択的エピタキシャル第２シリコン層１３４及びコンタクトスペーサ１３６を形成する段階を図示する。前述したようにライン形態のストレージノードコンタクトホール１３２を形成した後、アッシング及びストリッピング工程で第４フォトレジストパターンを除去する。
【００６１】
続いて、露出された第１コンタクトパッド１６ａの表面上にゲートマスク層パターン１１０を遮蔽できる位の厚さ、例えば約５００Åの厚さで選択的エピタキシャル第２シリコン層１３４を形成する。
【００６２】
前記結果物の全面に前記第３層間絶縁膜１３０に対して食刻選択比を有する物質、例えばシリコン窒化物系の絶縁膜を蒸着し、前記選択的エピタキシャル第２シリコン層１３４をエッチストッパーとして利用して前記絶縁膜を異方性食刻することによってそれぞれのストレージノードコンタクトホール１３２の内側壁上にコンタクトスペーサ１３６を形成する。このとき、前記コンタクトスペーサ１３６はビットラインスペーサ１２８及び第２層間絶縁膜残留物１１８ａの側壁上にも形成される。前記コンタクトスペーサ１３６はビットライン１２４と前記ストレージノードコンタクトホール１３２の内部に形成されるストレージノードコンタクトプラグ間の電気的短絡を防止する役割をする。
【００６３】
前述したコンタクトスペーサ１３６を形成するための食刻工程時、前記第１コンタクトパッド１１６ａ上に形成された選択的エピタキシャル第２シリコン層１３４はゲートライン１０８を囲んでいるゲートマスク層パターン１１０を保護する役割をする。
【００６４】
図３１及び図３２はそれぞれ図２６のＡＡ´線及びＢＢ´線による断面図で、ストレージノードコンタクトプラグ１３８を形成する段階を図示する。前述すたようにコンタクトスペーサ１３６を形成した後、前記ストレージノードコンタクトホール１３２を埋立てるように第３層間絶縁膜１３０上に第４導電層、例えばドーピングされたポリシリコン層を蒸着する。その後、前記第３層間絶縁膜１３０の上部表面が露出されるまでＣＭＰまたはエッチバック工程で前記第４導電層を平坦化してそれぞれのストレージノードコンタクトホール１３２の内部にノード分離されたノードコンタクトプラグ１３８を形成する。
【００６５】
続いて、一般のキャパシター形成工程で前記ストレージノードコンタクトプラグ１３８上にストレージ電極、誘電体膜及びプレイト電極で構成されたキャパシター（図示せず）を形成する。
【００６６】
前述したように本発明の第２実施例によると、ビットライン１２４とストレージノードコンタクトプラグ１３８間の電気的短絡を防止するコンタクトスペーサ１３６を形成するための食刻工程時コンタクトパッド１１６ａ、１１６ｂの表面に形成された選択的エピタキシャルシリコン層１２２、１３４がゲートライン１０８を囲んでいるゲートマスク層パターン１１０が食刻されることを防止する役割をする。従って、ゲートライン１０８とビットライン１２４、そしてゲートライン１０８とストレージノードコンタクトプラグ１３８間の電気的短絡を防止することができる。
【００６７】
前述したように本発明によると、自己整列コンタクトパッドを露出させるコンタクトホールを形成した後、前記コンタクトホールを通じて露出されたコンタクトパッドの表面に、その下部の配線を囲んでいる絶縁マスク層パターンを遮蔽するように選択的エピタキシャルシリコン層を成長させる。従って、前記選択的エピタキシャルシリコン層は後続の食刻工程時前記絶縁マスク層パターンを保護する役割をするので、下部配線と前記コンタクトホールの内部に形成される上部配線との電気的短絡を防止することができる。
【００６８】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【産業上の利用可能性】
【００６９】
本発明は、半導体装置の製造分野、特にダイナミックランダムアクセスメモリの製造分野において、広く利用可能である。
【図面の簡単な説明】
【００７０】
【図１】従来の方法によるＤＲＡＭ装置の製造方法を示すための断面図である。
【図２】従来の方法によるＤＲＡＭ装置の製造方法を示すための断面図である。
【図３】本発明の第１実施例による半導体装置の製造方法を示すための断面図である。
【図４】本発明の第１実施例による半導体装置の製造方法を示すための断面図である。
【図５】本発明の第１実施例による半導体装置の製造方法を示すための断面図である。
【図６】本発明の第１実施例による半導体装置の製造方法を示すための断面図である。
【図７】本発明の第１実施例による半導体装置の製造方法を示すための断面図である。
【図８】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図９】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図１０】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図１１】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図１２】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図１３】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図１４】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図１５】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図１６】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図１７】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図１８】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図１９】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図２０】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図２１】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図２２】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図２３】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図２４】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図２５】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図２６】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図２７】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図２８】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図２９】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図３０】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図３１】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【図３２】本発明の第２実施例による半導体装置の製造方法を示すための平面図及び断面図である。
【符号の説明】
【００７１】
５０、１００    半導体基板、
５５    配線、
５４    絶縁マスクパターン、
５６    絶縁膜スペーサ、
６０、１１５    開口部、
６６、１２０、１３２    コンタクトホール、
６２、１１６ａ、１１６ｂ    コンタクトパッド、
６４、１１４、１１８、１３０    層間絶縁膜、
６８、１２２、１３４    選択的エピタキシャルシリコン層、
１０１    活性領域、
１０２    素子分離領域、
１０８    ゲートライン、
１１０    ゲートマスク層パターン、
１１２    ゲートスペーサ、
１２４    ビットライン、
１２６    ビットラインマスク、
１２８    ビットラインスペーサ、
１３６    コンタクトスペーサ、
１３８    ストレージノードコンタクトプラグ。
【図１】
2004228580.tif 000003
【図２】
2004228580.tif 000004
【図３】
2004228580.tif 000005
【図４】
2004228580.tif 000006
【図５】
2004228580.tif 000007
【図６】
2004228580.tif 000008
【図７】
2004228580.tif 000009
【図８】
2004228580.tif 000010
【図９】
2004228580.tif 000011
【図１０】
2004228580.tif 000012
【図１１】
2004228580.tif 000013
【図１２】
2004228580.tif 000014
【図１３】
2004228580.tif 000015
【図１４】
2004228580.tif 000016
【図１５】
2004228580.tif 000017
【図１６】
2004228580.tif 000018
【図１７】
2004228580.tif 000019
【図１８】
2004228580.tif 000020
【図１９】
2004228580.tif 000021
【図２０】
2004228580.tif 000022
【図２１】
2004228580.tif 000023
【図２２】
2004228580.tif 000024
【図２３】
2004228580.tif 000025
【図２４】
2004228580.tif 000026
【図２５】
2004228580.tif 000027
【図２６】
2004228580.tif 000028
【図２７】
2004228580.tif 000029
【図２８】
2004228580.tif 000030
【図２９】
2004228580.tif 000031
【図３０】
2004228580.tif 000032
【図３１】
2004228580.tif 000033
【図３２】
2004228580.tif 000034