(57)【要約】【課題】特別な過程を要することなく入射光の透過率を向上させると共に、近赤外線の透過を抑制する反射防止膜をＣＭＯＳイメージセンサのフォトダイオードに形成させる。【解決手段】フォトダイオード１の表面に反射防止膜を構成する酸化膜２、窒化膜３、酸化膜４、及び窒化膜５とを積層させると共に、酸化膜２と窒化膜３に異方性エッチングを行うことによってＮ型ＭＯＳトランジスタ１６を構成するゲート電極８の両側方にサイドオール２２，２３を形成させた。【選択図】        図１
2004228425.tif 000002
【特許請求の範囲】
【請求項１】
共通基板に積層されたウエルにフォトダイオードとＭＯＳトランジスタとを形成する過程と、前記フォトダイオードに反射防止膜を形成させる過程と、当該反射防止膜及び前記ＭＯＳトランジスタに絶縁層を積層させる過程とを備えたＣＭＯＳイメージセンサの製造方法において、
前記反射防止膜を形成させる過程に、
前記フォトダイオードの表面及びＭＯＳトランジスタを構成するゲート電極の表面に第一の絶縁膜を積層させる過程と、
前記第一の絶縁膜の表面に第二の絶縁膜を前記第一の絶縁膜より厚く積層させる過程と、
積層された前記第一の絶縁膜及び前記第二の絶縁膜に異方性エッチングを行い前記ゲート電極の側方にサイドウォールを形成させる過程とを備えたことを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項２】
反射防止膜を形成させる過程は、フォトダイオードの表面及びＭＯＳトランジスタを構成するゲート電極の表面に第一の絶縁膜として酸化膜を積層させる過程と、前記酸化膜の表面に第二の絶縁膜として窒化膜を積層させる過程とを複数回行い、複数の酸化膜と窒化膜とを交互に積層させた反射防止膜を前フォトトランジスタに形成させることを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
【請求項３】
反射防止膜を形成させる過程は、積層された酸化膜と窒化膜に異方性エッチングを行いＭＯＳトランジスタを構成するゲート電極の側方にサイドウォールを形成させた後、当該サイドウォールを備えたＭＯＳトランジスタ及び前記窒化膜の表面に酸化膜を積層させる過程と、当該酸化膜に窒化膜を積層する過程とを備えたことを特徴とする請求項２記載のＣＭＯＳイメージセンサの製造方法。
【請求項４】
第一の絶縁膜及び第二の絶縁膜に異方性エッチングを行いゲート電極の側方にサイドウォールを形成させた後、絶縁層を積層させる過程と、選択比の高いドライエッチングを行う過程と、選択比の低いドライエッチングを行う過程とを備え、前記絶縁層を貫通して前記サイドウォールの外壁に沿ったコンタクトホールを形成させることを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＣＭＯＳイメージセンサの製造方法に関するものである。
【０００２】
【従来の技術】
従来のＣＭＯＳイメージセンサは、光を電気信号へ変換するフォトダイオードの表面を全て酸化膜で構成している。入射光は屈折率が約１の空気中から屈折率が約１．４６の酸化膜を透過し、屈折率が約３〜５のシリコンから成るフォトダイオードへ入射する。このように屈折率が低いものから高いものへ光が入射する場合には、その界面で反射が生じフォトダイオードへ入射する光の入射効率が悪化する。屈折率の差が大きい界面ほど反射が生じやすいことから、酸化膜とフォトダイオードのシリコンとの間に中間の屈折率を有する層を形成させ、反射を抑制してフォトダイオードへの光の入射効率を改善している（非特許文献１参照）。
【０００３】
非特許文献１に記載されている多層反射防止膜は、酸化膜、窒化膜、及び酸化膜の三層構造から成り、フォトダイオード上に薄い酸化膜を介して窒化膜を形成し、フォトダイオードへの入射光の透過率を改善している。しかしながら、このような構成ではフォトダイオード上に反射防止膜として窒化膜を形成する過程が必要になり、またこのような反射防止膜では透過特性の波長依存性を制御する点において限界がある。つまり、可視光線帯域の光の透過率を改善するのみで、カラーイメージセンサの色再現性に悪影響を与える近赤外光の透過率を抑制することができない。
【０００４】
また、従来のＣＭＯＳイメージセンサの製造方法として次のような技術が特許文献１に記載されている。Ｐ型ウエル内で低濃度拡散領域となる部分のみを露出させたマスクパターンをフォトリソグラフィにより形成し、リン等のイオン注入によって低濃度Ｎ型不純物をドープして低濃度拡散領域を形成する。そして、フォトダイオード及びシリコン酸化膜で覆われたマスクパターンをフォトリソグラフィにより形成し、イオン注入によってＮ型不純物をゲート電極の両側方にドープさせ、高濃度拡散によるソース領域及びドレイン領域を形成させる。この際、ゲート電極とサイドウォールがマスクとなるので、その直下には低濃度拡散領域が残存し、いわゆるＬＤＤ構造のＭＯＳＦＥＴが形成される。
【０００５】
また、フォトダイオードとＭＯＳＦＥＴの表面を含む領域に、それぞれ酸化膜及び窒化膜から成る絶縁膜を交互に積層して多層反射防止膜を形成させ、この多層反射防止膜上にフォトリソグラフィによって所定のマスクパターンを形成させる。フォトダイオードの受光面となるＰ型拡散層の表面とその周辺領域にのみ多層反射防止膜を残し、その他の多層反射防止膜をエッチングによって除去する。
【０００６】
次に、多層反射防止膜、拡散層、及びゲート電極の表面を含む領域に第一の層間絶縁膜を形成し、拡散層と後述する配線とを電気的に接続するコンタクトホールを所定のエッチングによって開口させ、このコンタクトホールにコンタクトプラグを挿入する。さらに、これらコンタクトプラグと接続するように第一の層間絶縁膜の上に第二の層間絶縁膜を積層した後、フォトダイオードの受光面となる部分を除いた第二の層間絶縁膜の表面に、例えばスパッタリングにより遮光膜を形成し、ＣＭＯＳイメージセンサを製造する。従来のＣＭＯＳイメージセンサは、このようにして製造されている。
【０００７】
【非特許文献１】
Ｈｉｇｈ−Ｓｅｎｓｉｔｉｖｉｔｙ  ａｎｄ  Ｎｏ−Ｃｒｏｓｓｔａｌｋ  Ｐｉｘｅｌ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  Ｅｍｂｅｄｄｅｄ  ＣＭＯＳ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ  ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ  ＶＯＬ．４８  ＮＯ．１０  ＯＣＴＯＢＥＲ  ２００１，ｐ．２２２１〜ｐ．２２２７
【特許文献１】
特開２００２−８３９４９公報（第３頁〜第５頁、図１〜図９）
【０００８】
【発明が解決しようとする課題】
従来のＣＭＯＳイメージセンサの製造方法は、以上のように行われているので、フォトダイオード上の反射防止膜用に別途窒化膜を形成する過程が別途必要になると共に、透過特性の波長依存性を制御する点において限界があるという課題があった。即ち、従来のＣＭＯＳイメージセンサの製造方法は、多大な過程が必要になると共に可視光線帯域の光の透過率を改善するのみでカラーイメージセンサの色再現性に悪影響を与える近赤外光の透過率を抑制することができないという課題があった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、入射光の透過率を向上させると共に近赤外線の透過を抑制する反射防止膜を特別な過程を要することなくフォトダイオードに形成するＣＭＯＳイメージセンサの製造方法を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係るＣＭＯＳイメージセンサの製造方法は、反射防止膜を形成させる過程に、フォトダイオードの表面及びＭＯＳトランジスタを構成するゲート電極の表面に第一の絶縁膜を積層させる過程と、第一の絶縁膜の表面に第二の絶縁膜を第一の絶縁膜より厚く積層させる過程と、積層された第一の絶縁膜及び第二の絶縁膜に異方性エッチングを行い、ゲート電極の側方にサイドウォールを形成させる過程とを備えたものである。
【００１１】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１によるＣＭＯＳイメージセンサの製造方法により製造されるＣＭＯＳイメージセンサの断面図である。フォトダイオード１は、Ｎ型拡散層１２とＰ型拡散層１３とを積層して構成され、共通基板１０上に積層されたＰウエル１１上面にＮ型ＭＯＳトランジスタ１６と共に埋設される。酸化膜（第一の絶縁膜）２は、フォトダイオード１の表面を覆うように積層され、窒化膜（第二の絶縁膜）３は酸化膜２に積層され、酸化膜（第一の絶縁膜）４は窒化膜３に積層され、窒化膜（第二の絶縁膜）５は酸化膜４に積層される。コンタクト層間酸化膜（絶縁層）６は、窒化膜５に積層されコンタクトホール７が設けられる。第一層間絶縁層６ａはコンタクト層間酸化膜６の表面に積層され、当該第一層間絶縁層６ａの上面には第一層アルミ膜１９が埋設される。第二層間絶縁層６ｂは第一層絶縁層６ａの表面に積層され、当該第二層間絶縁層６ｂの上面には第二層アルミ膜２０が埋設される。なお、共通基板１０はＮ型、Ｐ型のどちらのシリコン混合物でもかまわない。また、フォトダイオード１の反射防止膜は酸化膜２、窒化膜３、酸化膜４、及び窒化膜５を積層して構成させたものである。
【００１２】
コンタクトホール７は、酸化膜４、窒化膜５、及びコンタクト層間酸化膜６を貫通して形成され、タングステンプラグ（コンタクトプラグ）１８が挿入される。ゲート電極８は、Ｐウエル１１の上面に形成されたゲート酸化膜４０６の上面に積層され、酸化膜４、窒化膜５、コンタクト層間酸化膜６、第一層間絶縁層６ａ、及び第二層間絶縁層６ｂが上方に積層される。フィールド酸化膜９は、Ｐウエル１１上面に形成されたシリコン酸化膜で、Ｐウエル１１上面の各部位に配置される各Ｎ型拡散層または各Ｐ型拡散層の形成に用いられる。ソース・ドレインＮ型拡散層１４は、ゲート電極８及びゲート酸化膜４０６の下方に形成される図示を省略したチャネルドープ層４０２の両側方に配置され、その上層に積層されているゲート電極８及びゲート酸化膜４０６の両側方を挟み込むようにＰウエル１１に埋設される。ＬＤＤ拡散層１５は、ゲート酸化膜４０６と各ソース・ドレインＮ型拡散層１４との間に、かつサイドウォール２２，２３の下方に配置され、ソース・ドレインＮ型拡散層１４に隣接してＰウエル１１に埋設される。Ｎ型ＭＯＳトランジスタ１６は、Ｐウエル１１上面に配置または埋設された、ゲート電極８、ゲート酸化膜４０６、チャネルドープ層４０２、ソース・ドレインＮ型拡散層１４、及びＬＤＤ拡散層１５によって構成される。
【００１３】
スルーホール１７は、第一層間絶縁層６ａ，第二層間絶縁層６ｂをそれぞれ貫通して所定の位置に形成される。タングステンプラグ１８は、スルーホール１７に挿入され、第一層アルミ膜（配線膜）１９と上方に位置する第二層アルミ膜（配線膜）２０とを、また第二層アルミ膜２０と上方に位置する第三層アルミ膜（配線膜）２１とを接続する。また、タングステンプラグ１８は、前述のようにコンタクトホール７に挿入され、各ソース・ドレインＮ型拡散層１４とその上方に位置する第一層アルミ膜１９とを接続する。第一層アルミ膜１９は、コンタクト層間酸化膜６の上面に配線パターンを形成し第一層間絶縁層６ａに埋設される。第二層アルミ膜２０は、第一層間絶縁層６ａの上面に配線パターンを形成し第二層間絶縁層６ｂに埋設される。第三層アルミ膜２１は、第二層間絶縁層６ｂの上面に設けられる。また、第三層アルミ膜２１には入射光を導入してフォトダイオード１へ受光させる開口部２１ａが設けられる。
【００１４】
サイドウォール２２は、酸化膜によって形成されゲート電極８の側方に接して設けられる。サイドウォール２３は、窒化膜にて形成されサイドウォール２２の外壁に接して設けられる。Ｎ型ＭＯＳトランジスタ１６及び当該Ｎ型ＭＯＳトランジスタ１６を構成するゲート電極８の側方に設けられたサイドウォール２２，２３の表面には酸化膜４が積層され、当該酸化膜４には前述のように窒化膜５、コンタクト層間酸化膜６などが上方に積層される。
【００１５】
次に、動作について説明する。
図２〜図７は、実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。図２〜図７は各過程によって製造されるＣＭＯＳイメージセンサの断面を示したもので、過程毎に（１）〜（２２）の番号を付して過程順を表している。図２〜図７に示したＣＭＯＳイメージセンサ断面の各部分には、図１で用いた符号と同じものを付し、その説明を省略する。
【００１６】
図２（１）に示した過程は次のような処理を行う。シリコン混合物から成る共通基板１０の表面に、例えばイオン注入や熱拡散等の方法によってＰ型不純物を導入してＰウエル１１を形成させる。その後、図示を省略したシリコン窒化膜でＰウエル１１上面の所定の領域をマスクし、マスクされていない領域に素子分離に用いるフィールド酸化膜９を形成させる。
【００１７】
図２（２）に示した過程では、Ｐウエル１１表面をマスクしている図示を省略したシリコン窒化膜を除去し、その後、図１に示したＮ型ＭＯＳトランジスタ１６を形成させる領域を露出させてＰウエル１１表面及びフィールド酸化膜９をマスクするマスクパターン４０１をリソグラフィによって形成させる。マスクパターン４０１を形成させたＰウエル１１上面にイオン注入等の方法を用いて、例えばボロンなどのＰ型不純物を注入し、マスクパターン４０１によってマスクされていない、即ちＮ型ＭＯＳトランジスタ１６を形成させる領域にＮ型ＭＯＳトランジスタ１６の閾値を調整するチャネルドープ層４０２を形成させる。
【００１８】
図２（３）に示した過程では、Ｐウエル１１等の表面に形成されたマスクパターン４０１などのシリコン酸化膜をエッチングによって除去し、不要なシリコン酸化膜が除去されたＰウエル１１等の表面に、例えば熱酸化法によってＮ型ＭＯＳトランジスタ１６のゲート酸化膜４０６に成るシリコン酸化膜４０３を形成させる。
【００１９】
図２（４）に示した過程では、Ｎ型ＭＯＳトランジスタ１６のゲート電極８に成るポリシリコン層４０４をシリコン酸化膜４０３の表面に積層させる。次にゲート電極８を形成させる部分を特定するため、ポリシリコン層４０４の表面にリソグラフィによってマスクパターン４０５を形成させる。
【００２０】
図３（５）に示した過程では、マスクパターン４０５でマスクした領域のポリシリコン４０４及びその下層となるシリコン酸化膜４０３が残るようにエッチングを行い、不要な部分のポリシリコン４０４及びシリコン酸化膜４０３を除去する。このエッチング処理によりゲート電極８及びその下層にゲート酸化膜４０６を形成させる。この後エッチング処理によりマスクパターン４０５を除去する。
【００２１】
図３（６）に示した過程では、リソグラフィによってＰウエル１１、フィールド酸化膜９、チャネルドープ層４０２、及びゲート電極８の表面にマスクパターン４０７を形成させ、フォトダイオード１を形成させる領域を露出させてマスクする。この後、マスクパターン４０７によって露出されているＰウエル１１などの表面にリン等のＮ型不純物をイオン注入し、フォトダイオード１の電荷蓄積層を構成するＮ型拡散層１２を形成させる。
【００２２】
図３（７）に示した過程では、Ｎ型拡散層１２を形成させた後、マスクパターン４０７によってマスクした状態で、例えばボロン等のＰ型不純物をイオン注入してフォトダイオード１の表面層を構成するＰ型拡散層１３をＮ型拡散層１２の表面に積層させる。
【００２３】
図３（８）に示した過程では、エッチング処理によってマスクパターン４０７を除去した後、Ｐウエル１１等の表面に低濃度拡散領域を構成させる、例えばＮ型ＭＯＳトランジスタ１６のソース・ドレインと成る部分を露出させたマスクパターン４０８をリソグラフィによって形成させ、リン等の低濃度Ｎ型不純物をイオン注入して低濃度Ｎ型拡散領域であるＬＤＤ拡散層１５をチャネルドープ層４０２に形成させる。
【００２４】
図４（９）に示した過程では、エッチング処理によってマスクパターン４０８を除去した後、Ｎ型ＭＯＳトランジスタ１６を構成するサイドウォール２２に成るシリコンの酸化膜２を形成させる。なお、酸化膜２はＰウエル１１等の表面全体を覆うように積層させる。
【００２５】
図４（１０）に示した過程では、Ｎ型ＭＯＳトランジスタ１６を構成するサイドウォール２３に成るシリコンの窒化膜３を酸化膜２に積層させる。このとき窒化膜３が酸化膜２より充分厚くなるように積層させる。なお、窒化膜３はＰウエル１１等の表面全体を覆うように酸化膜２の上層として積層させる。
【００２６】
図４（１１）に示した過程では、Ｎ型ＭＯＳトランジスタ１６が形成される領域を露出して窒化膜３の表面をマスクするマスクパターン４０９をリソグラフィによって形成させる。
【００２７】
図４（１２）に示した過程では、異方性エッチング処理によって窒化膜３及び酸化膜２のマスクされていない部分を除去し、サイドウォール２２，２３を形成させる。前述のように窒化膜３を酸化膜２に比べて充分厚くなるように積層させたことから、異方性エッチング処理によってシリコン酸化膜のサイドウォール２２の側方、即ち外壁部分を覆うようにシリコン窒化膜のサイドウォール２３を的確に形成することができ、後でコンタクトホール７がゲート電極８側にずれて形成された場合でもＬＤＤ拡散層１５とコンタクトホール７との接触を防ぐことができる。なお、ここまでの過程でフォトダイオード１の表面に一対のシリコン酸化膜とシリコン窒化膜、即ち酸化膜２及び窒化膜３の多層膜が形成され、複数の酸化膜と窒化膜とを交互に積層させた反射防止膜が形成される。
【００２８】
図５（１３）に示した過程では、マスクパターン４０９が形成された窒化膜３の上方からリン、砒素等の高濃度Ｎ型不純物をイオン注入し、マスクパターン４０９によって露出されている部分にソース・ドレインＮ型拡散層１４を形成させる。このとき、サイドウォール２２，２３の直下となる部分には高濃度Ｎ型不純物が拡散されず、低濃度Ｎ型拡散領域としてＬＤＤ拡散層１５が残存するように処理する。
【００２９】
図５（１４）に示した過程では、エッチング処理によりマスクパターン４０９を除去した後、シリコンの酸化膜４を窒化膜３、フィールド酸化膜９、ソース・ドレインＮ型拡散層１４、サイドウォール２２，２３、及びゲート電極８等の表面に積層させる。なお、ソース・ドレインＮ型拡散層１４と第一層アルミ膜１９とを接続するコンタクトホール７、第一層アルミ膜１９と第二層アルミ膜２０とを接続するスルーホール１７、及び第二層アルミ膜２０と第三層アルミ膜２１とを接続するスルーホール１７を形成させる２ステップエッチング処理は既知の技術なので、ここでは詳細な説明を省略する。
【００３０】
図５（１５）に示した過程では、酸化膜４の表面全体にシリコンの窒化膜５を酸化膜４より厚く積層させる。図５（１６）に示した過程では、窒化膜４の表面全体にシリコンのコンタクト層間酸化膜６を積層させる。
【００３１】
図６（１７）に示した過程では、コンタクト層間酸化膜６の表面に、コンタクトホール７を形成させる領域を露出させたマスクパターン４１０をリソグラフィによって形成させる。図６（１８）に示した過程では、シリコン酸化膜とシリコン窒化膜とを的確に選択してエッチングする、即ち選択比の高いドライエッチング処理をマスクパターン４１０によって露出された領域のコンタクト層間酸化膜６に行い、コンタクト層間酸化膜６を貫通して窒化膜５まで達するコンタクトホール７を形成させる。
【００３２】
図６（１９）に示した過程では、シリコン酸化膜とシリコン窒化膜とを明確に選択せずにエッチングする、即ち選択比の低いドライエッチング処理をマスクパターン４１０によって露出された領域、即ち図６（１８）に示した過程でコンタクトホール７が形成された箇所に行い、当該箇所の窒化膜５及び酸化膜４をエッチングしてコンタクトホール７がソース・ドレインＮ型拡散層１４に達するように形成する。このとき、ゲート電極８の両側方に形成されているサイドウォール２３の外壁に沿うようにエッチングを行い、コンタクトホール７がゲート電極８へ接近しないように、またソース・ドレインＮ型拡散層１４以外の部分へ達するようなオーバーエッチングとならないようにする。
【００３３】
図６（１７）から図６（１９）までに示した過程が前述の２ステップエッチング処理に相当する。このように選択比の高いドライエッチングと選択比の低いドライエッチングとを使い分けて処理することにより、コンタクト層間酸化膜６の層厚が異なるゲートコンタクトと拡散コンタクトに対してオーバーエッチングをしてしまうことが防止でき、エッチング処理を制御してコンタクトホール７を的確に形成させることが可能になる。なお、ここまでの過程でフォトダイオード１の表面には、酸化膜２と窒化膜３、及び酸化膜４と窒化膜５の二対の多層膜が積層される。
【００３４】
図７（２０）に示した過程では、エッチング処理によってマスクパターン４１０を除去した後、各コンタクトホール７にタングステンプラグ１８が挿入され、これらタングステンプラグ１８の上端部に接するようにしてコンタクト層間酸化膜６の上面に第一層アルミ膜１９を積層してリソグラフィによって図示を省略したマスクパターンに基づく配線パターンを形成する。
【００３５】
図７（２１）に示した過程では、第一層アルミ膜１９を備えたコンタクト層間酸化膜６の表面に第一層間絶縁層６ａを積層させ、図示を省略したマスクパターンに基づく所定の位置にスルーホール１７をリソグラフィ及びエッチングによって形成する。形成された各スルーホール１７にタングステンプラグ１８を挿入する。第一層間絶縁層６ａの表面に第二層アルミ膜２０を積層させ、当該第二層アルミ膜２０をリソグラフィ及びエッチングによって図示を省略したマスクパターンに基づく配線パターンに形成し、第一層アルミ膜１９と第二層アルミ膜２０の所定の部分をスルーホール１７に挿入されたタングステンプラグ１８によって接続する。
【００３６】
図７（２２）に示した過程では、第二層アルミ膜２０を備えた第一層間絶縁層６ａの表面に第二層間絶縁層６ｂを積層させ、図示を省略したマスクパターンに基づく所定の位置にスルーホール１７をリソグラフィ及びエッチングによって形成する。形成された各スルーホール１７にタングステンプラグ１８を挿入する。第二層間絶縁層６ｂの表面に第三層アルミ膜２１を積層させ、当該第三層アルミ膜２１をリソグラフィ及びエッチングによって図示を省略したマスクパターンに基づいて形成し、第二層アルミ膜２０と第三層アルミ膜２１の所定の部分をスルーホール１７に挿入したタングステンプラグ１８によって接続する。第三層アルミ膜２１は、フォトダイオード１が入射光を受光できるように所定の部位を開口部２１ａとして開口させ、またそれ以外の部分を覆って遮光するように形成して電源や接地ライン等として用いる。
【００３７】
図８は、酸化膜及び窒化膜の光透過率を示す説明図である。図８（ａ）はフォトダイオード１に積層させる反射防止膜を全て酸化膜によって構成したものについて、図８（ｂ）はフォトダイオード１に積層させる反射防止膜を、例えば１０ｎｍの酸化膜、７０ｎｍの窒化膜、２０ｎｍの酸化膜、５０ｎｍの窒化膜、及び酸化膜からなる多層膜で構成したものについて、入射光の波長（ｎｍ）と透過率Ｔ（％）との関係を示したグラフである。図８（ａ），（ｂ）から分かるように、図８（ａ）に示した全て酸化膜で構成した反射防止膜に比べて、図８（ｂ）に示した多層膜で構成した反射防止膜のほうが可視光線帯域である波長４００ｎｍ〜６５０ｎｍの光の透過率Ｔが良好である。このように多層膜によって反射防止膜を構成すると可視光線の透過率Ｔが高くなり、また近赤外線の透過率を抑制することができ、ＣＭＯＳイメージセンサの受光感度を向上させるとともに近赤外線の透過を抑制することができる。
【００３８】
なお、ここまで説明したＣＭＯＳイメージセンサは、フォトダイオード１に複数の酸化膜及び窒化膜から成る多層膜の反射防止膜を備えたものであるが、一対の酸化膜と窒化膜あるいは酸化膜と窒化膜が同数ではない多層膜の反射防止膜を備えたフォトダイオードと、サイドウォールを備えたＮ型ＭＯＳトランジスタとを備えたＣＭＯＳイメージセンサを、エッチング処理を制御することによって同様に製造することもできる。
【００３９】
以上のように、実施の形態１によれば、サイドウォール２２，２３を異方性エッチングにより形成し、コンタクトホール７を２ステップエッチングにより形成するようにしたので、特別な過程を追加することなくフォトダイオード１の表面に酸化膜２、窒化膜３、酸化膜４、及び窒化膜５の多層膜の反射防止膜を形成させることができるという効果がある。
【００４０】
また、酸化膜２、窒化膜３、酸化膜４、及び窒化膜５の多層膜によって反射防止膜を形成したので、フォトダイオード１へ入射する近赤外線を抑制することができるという効果がある。
【００４１】
【発明の効果】
以上のように、この発明によれば、フォトダイオードの表面及びＭＯＳトランジスタを構成するゲート電極の表面に第一の絶縁膜を積層させ、第一の絶縁膜の表面に第二の絶縁膜を第一の絶縁膜より厚く積層させ、第一の絶縁膜及び第二の絶縁膜に異方性エッチングを行ってゲート電極の側方にサイドウォールを形成させるようにしたので、特別な過程を要することなく多層膜の反射防止膜を形成させることができるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるＣＭＯＳイメージセンサの製造方法により製造されるＣＭＯＳイメージセンサの断面図である。
【図２】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図３】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図４】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図５】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図６】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図７】実施の形態１によるＣＭＯＳイメージセンサの製造方法の過程を示す説明図である。
【図８】酸化膜及び窒化膜の光透過率を示す説明図である。
【符号の説明】
１  フォトダイオード、２  酸化膜（第一の絶縁膜）、３  窒化膜（第二の絶縁膜）、４  酸化膜（第一の絶縁膜）、５  窒化膜（第二の絶縁膜）、６  コンタクト層間酸化膜（絶縁層）、６ａ  第一層間絶縁層、６ｂ  第二層間絶縁層、７  コンタクトホール、８  ゲート電極、９  フィールド酸化膜、１０  共通基板、１１  Ｐウエル、１２  Ｎ型拡散層、１３  Ｐ型拡散層、１４  ソース・ドレインＮ型拡散層、１５  ＬＤＤ拡散層、１６  Ｎ型ＭＯＳトランジスタ、１７スルーホール、１８  タングステンプラグ（コンタクトプラグ）、１９  第一層アルミ膜（配線膜）、２０  第二層アルミ膜（配線膜）、２１  第三層アルミ膜（配線膜）、２１ａ  開口部、２２，２３  サイドウォール。
【図１】
2004228425.tif 000003
【図２】
2004228425.tif 000004
【図３】
2004228425.tif 000005
【図４】
2004228425.tif 000006
【図５】
2004228425.tif 000007
【図６】
2004228425.tif 000008
【図７】
2004228425.tif 000009
【図８】
2004228425.tif 000010