(57)【要約】【課題】高性能なマイクロ波パッケージを得る。【解決手段】多層構成された誘電体基板１の上面には、各々半導体集積回路が実装可能なキャビティ１２ａ〜１２ｃを形成する一体型のシールリングベース３０が配置される。また、複数のキャビティ１２ａ〜１２ｃを封止用するために金属製で一体型のシールリング３１がそのシールリングベース３０の上面に半田付けされ、さらに、シールリング３１上には金属製のカバー２０が半田付けされることにより、複数のキャビティ１２ａ〜１２ｃを一度に密閉する。したがって、複数のキャビティ１２ａ〜１２ｃに各々異なる機能の半導体集積回路を実装可能にし、多機能で高密度な実装を実現し、高性能なマイクロ波パッケージが得られる。【選択図】        図３
2004228427.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板の下面に形成されたグランドパターンと、
上記誘電体基板の上面に配置され、半導体集積回路が実装可能なキャビティを形成する誘電体製のシールリングベースと、
上記シールリングベースの内面に、上記半導体集積回路で使用される周波数の波長に対して甚だ短い間隔で配置され、上記グランドパターンにそれぞれ接続された複数の半割ビアホールメッキと、
上記シールリングベース上に配置され、上記グランドパターンにスルーホールメッキにより接続された金属製のシールリングと、
上記シールリング上に配置され、上記キャビティを密閉する金属製のカバーとを備えたマイクロ波パッケージ。
【請求項２】
誘電体基板の下面に形成されたグランドパターンと、
上記誘電体基板の上面に配置され、各々半導体集積回路が実装可能な複数のキャビティを形成する誘電体製で一体型のシールリングベースと、
上記シールリングベース上に配置され、上記グランドパターンにスルーホールメッキにより接続された金属製で一体型のシールリングと、
上記シールリング上に配置され、上記複数のキャビティを密閉する金属製で一体型のカバーとを備えたマイクロ波パッケージ。
【請求項３】
半導体集積回路が各々実装可能な複数の実装部を有する金属製のヒートシンクと、
上記複数の実装部以外の上記ヒートシンク上に配置された誘電体基板と、
上記複数の実装部以外の上記誘電体基板の上面に配置され、複数のキャビティを形成する誘電体製で一体型のシールリングベースと、
上記シールリングベース上に配置され、上記ヒートシンクにスルーホールメッキにより接続された金属製で一体型のシールリングと、
上記シールリング上に配置され、上記複数のキャビティを密閉する金属製で一体型のカバーとを備えたマイクロ波パッケージ。
【請求項４】
シールリングは、シールリングベースとの接続側の両側面に切り欠き部が設けられ、その縦断面が略Ｔ字型形状にされたことを特徴とする請求項１から請求項３のうちのいずれか１項記載のマイクロ波パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、高周波回路からなる半導体集積回路を実装するマイクロ波パッケージに関するものである。
【０００２】
【従来の技術】
従来のセラミック多層パッケージとしては、上面に半導体集積回路が、下面に接地面となる金属膜が形成されたベースプレートと、電気回路を囲むようにベースプレート上に配置され、ベースプレートと反対側の面に金属膜が形成されたフレームとを備え、そのフレームの中心に、信号の波長よりも甚だ短い間隔でスルーホールを形成し、内部に実装される半導体集積回路の特性を安定にしたものがある（例えば、下記特許文献１）。
【０００３】
【特許文献１】
特開平８−７００６０号公報
また、関連する技術文献として下記特許文献２がある。
【特許文献２】
特許第２７７８９４３号
【０００４】
【発明が解決しようとする課題】
従来のマイクロ波パッケージは以上のように構成されているので、フレームの中心にスルーホールを形成しており、半導体集積回路が実装されるキャビティ中心からスルーホールまでの距離が長くなり、したがって、スルーホールの本数に対応する各スルーホール間隔が長くなってしまい、有効に使用周波数帯域近傍のノイズをキャビティ内に入射することを防いだり、キャビティ外に放出することを防いだりすることができず、また、効率良くキャビティ固有の共振周波数を高くシフトすることができない。
また、１個のマイクロ波パッケージには、１個の半導体集積回路しか実装することができず、例えば、半導体集積回路には外部整合回路が必要になるが、外部整合回路をその半導体集積回路内に設けなかった場合には、他のマイクロ波パッケージに外部整合回路を実装しなくてはならず、１個のマイクロ波パッケージで複数の高周波機能を持たせることができない。
さらに、半導体集積回路の発熱を容易に放熱することができず、以上のように、高性能に構成することができないなどの課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、高性能なマイクロ波パッケージを得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係るマイクロ波パッケージは、シールリングベースの内面に、半導体集積回路で使用される周波数の波長に対して甚だ短い間隔で配置され、グランドパターンにそれぞれ接続された複数の半割ビアホールメッキを備えたものである。
【０００７】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるマイクロ波パッケージを示す斜視図、図２（ａ）はＡ−Ａ′矢視した断面図、図２（ｂ）はＢ−Ｂ′矢視した断面図である。
図において、パッケージを構成するＡｌ２Ｏ３（アルミナ）またはＡｌＮ（窒化アルミ）製の誘電体基板１は、多層に積層され、その層数は、内層される高周波伝送線路または電源・制御信号線路の供給パターン構成により任意である。
その誘電体基板１の下面には、全面メタライズされたグランドパターン２が形成されている。また、誘電体基板１の上面には、高周波伝送線路３および電源・制御信号線路４，５が形成され、誘電体基板１の第１層と第２層との間には、ＲＦグランドパターン６が内層されている。グランドパターン２およびＲＦグランドパターン６間は、複数層の誘電体基板１を貫通する複数のスルーホールメッキ７で接続されている。ここで、高周波伝送線路３、誘電体基板１の第１層およびＲＦグランドパターン６によりマイクロストリップ線路を構成している。
また、誘電体基板１の第３層と第４層との間には、内層パターン８が形成され、電源・制御信号線路４および５間が、この内層パターン８およびスルーホールメッキ９により接続されている。
【０００８】
また、誘電体基板１の上面には、誘電体製の任意の多層に積層されたシールリングベース１０が配置され、このシールリングベース１０により半導体集積回路１１が実装可能なキャビティ１２を形成する。ここで、半導体集積回路１１は、誘電体基板１の第１層が方形状に切り欠かれたＲＦグランドパターン６上の実装部１３に配置され、高周波伝送線路３および電源・制御信号線路５と金ワイヤボンディング１４により接続される。
また、このシールリングベース１０の内面には、複数の半割ビアホールメッキ１５が配置され、各半割ビアホールメッキ１５は、複数層の誘電体基板１を貫通するスルーホールメッキ１６を通じてグランドパターン２に接続されている。ここで、各半割ビアホールメッキ１５相互の間隔は、半導体集積回路１１で使用される周波数の波長に対して甚だ短い間隔で配置されている。
さらに、図２（ｂ）において、シールリングベース１０の第２層と第３層との間には、スルーホールメッキ１７を通じてグランドパターン２に接続されたＲＦグランドパターン１８が内層されている。ここで、ＲＦグランドパターン１８、シールリングベース１０の第３層、高周波伝送線路３、誘電体基板１の第１層、およびＲＦグランドパターン６によりトリプレート線路を構成している。
シールリングベース１０の上面はメタライズされ、そのシールリングベース１０の上面にキャビティ１２を封止用するための金属製のシールリング１９が配置され、半田付けまたは接着され、そのシールリング１９がスルーホールメッキ１７を通じてグランドパターン２に接続される。
さらに、シールリング１９の上面には金属製のカバー２０が配置され、半田付けまたは接着されることにより、キャビティ１２を密閉するものである。
この実施の形態１におけるマイクロ波パッケージでは、高周波伝送線路３および電源・制御信号線路４を用いて、半導体集積回路１１に各種信号を入出力したり、電源を供給することにより、所望の高周波特性を得る半導体装置を構成するものである。
【０００９】
以上のように、この実施の形態１によれば、誘電体基板１および誘電体製のシールリングベース１０が多層構造を有することを利用して、高周波伝送線路３、誘電体基板１の第１層、およびＲＦグランドパターン６によりマイクロストリップ線路を構成したり、また、ＲＦグランドパターン１８、シールリングベース１０の第３層、高周波伝送線路３、誘電体基板１の第１層、およびＲＦグランドパターン６によりトリプレート線路を構成したりすることができる。そして、高周波伝送線路３と各ＲＦグランドパターンとの間に挟まれる誘電体の厚みは、多層構造の利点から任意に設定することができ、高性能なマイクロ波パッケージが得られる。
また、誘電体基板１が多層構造を有することを利用して、誘電体基板１の上面のキャビティ１２の内外に形成された電源・制御信号線路４および５間を、内層パターン８およびスルーホールメッキ９により接続することができ、誘電体基板１の上面に形成される実装部品の制限を受けることなく、自由度の高い配線を行うことができる。
さらに、誘電体製のシールリングベース１０が多層構造を有することを利用して、シールリングベース１０の積層数を変えるだけで、高さを任意に設定することができる。
さらに、シールリングベース１０の内面に、半導体集積回路１１で使用される周波数の波長に対して甚だ短い間隔で複数の半割ビアホールメッキ１５を配置した。従来の技術では、図１において、シールリング１９の中心にスルーホールメッキを形成したものに相当するが、この実施の形態１の方が従来の技術に対してキャビティ１２の中心から半割ビアホールメッキ１５（スルーホールメッキ）までの距離を短くすることができる。このことにより、例えば、実施の形態１の手法と従来の技術の手法とで、同数の半割ビアホールメッキ１５（スルーホールメッキ）を用いた場合に、この実施の形態１の手法の方が各半割ビアホールメッキ１５の間隔を短くすることができ、有効に使用周波数帯域近傍のノイズがキャビティ１２内に入射することを防ぐと共にキャビティ１２外に放出することを防ぐことができる。また、一般にそのキャビティの大きさに応じてキャビティ固有の共振周波数が決まるが、シールリングベース１０の内面に相互の間隔が短い複数の半割ビアホールメッキ１５を配置することによって、その共振周波数を半導体集積回路１１で使用される周波数に対して、効率良く高い周波数にシフトすることができ、高性能なマイクロ波パッケージが得られる。
なお、この実施の形態１では、円柱状のものを半分に割った半割ビアホールメッキ１５を配置した例で説明したが、楕円柱状のものを半分に割ったキャスタレーションを配置しても同様な効果を奏することができる。
【００１０】
実施の形態２．
図３はこの発明の実施の形態２によるマイクロ波パッケージを示す斜視図、図４はＣ−Ｃ′矢視した断面図である。
図において、誘電体基板１、グランドパターン２、高周波伝送線路３、電源・制御信号線路４，５、ＲＦグランドパターン６、スルーホールメッキ７，９、内層パターン８は、上記実施の形態１と同等のものである。
誘電体基板１の上面には、誘電体製で任意の多層に積層され、一体型のシールリングベース３０が配置される。このシールリングベース３０は、各々半導体集積回路（図示せず）が実装可能な複数のキャビティ１２ａ〜１２ｃを形成する。ここで、半導体集積回路は、誘電体基板１の第１層が任意の方形状に切り欠かれたＲＦグランドパターン６上の実装部１３ａ〜１３ｃに配置され、高周波伝送線路３および電源・制御信号線路５と金ワイヤボンディングにより接続される。
また、このシールリングベース３０の各内面には、複数の半割ビアホールメッキ１５が配置されるのは、上記実施の形態１と同等のものであり、各半割ビアホールメッキ１５相互の間隔は、各半導体集積回路で使用される周波数のうちの最も高い波長に対して甚だ短い間隔で配置されている。
なお、図では示し得ないが、シールリングベース３０を利用して上記実施の形態１と同等にトリプレート線路を構成している。
さらに、シールリングベース３０の上面はメタライズされ、複数のキャビティ１２ａ〜１２ｃを封止用するための金属製で一体型のシールリング３１が配置され、そのシールリングベース３０の上面に半田付けまたは接着され、そのシールリング３１がスルーホールメッキ１７を通じてグランドパターン２に接続される。また、この実施の形態２におけるシールリング３１は、シールリングベース３０との接続側の両側面に、その高さＨの１／２以下の高さの切り欠き部３１ａ，３１ｂが設けられ、その縦断面が略Ｔ字型形状にされているものである。
さらに、シールリング３１上には金属製で一体型のカバー２０が配置され、シールリング３１の上面に半田付けまたは接着されることにより、複数のキャビティ１２ａ〜１２ｃを一度に密閉するものである。
【００１１】
以上のように、この実施の形態２によれば、一体型のシールリングベース３０およびシールリング３１により小型化および組み立てを容易にし、また、複数のキャビティ１２ａ〜１２ｃに各々異なる機能の半導体集積回路を実装可能にし、多機能で高密度な実装を実現し、高性能なマイクロ波パッケージが得られる。
また、各半割ビアホールメッキ１５相互の間隔を、各半導体集積回路で使用される周波数のうちの最も高い波長に対して甚だ短い間隔で配置したので、各キャビティ１２ａ〜１２ｃに実装される半導体集積回路がノイズの影響を受けたり、他の半導体集積回路にノイズの影響を与えてしまうのを防ぐことができる。
さらに、シールリング３１において、シールリングベース３０との接続側の両側面に切り欠き部３１ａ，３１ｂが設けられ、その縦断面が略Ｔ字型形状にされるようにした。
図５はこの発明の実施の形態２によるシールリングの効果を示す説明図であり、シールリング３１のシールリングベース３０への接続には、半田３２または接着剤が用いられる。図５（ａ）に示すように、シールリングの縦断面が方形状である場合には、そのシールリングのシールリングベース３０への接続の際に、半田３２または接着剤の量が多いとき、半田３２または接着剤がシールリングの上面に這い上がり、その結果、シールリングの上面へのカバー２０の配置を妨げ、密閉性を悪化させてしまう可能性がある。この実施の形態２では、図５（ｂ）に示すように、シールリング３１の縦断面が略Ｔ字型形状なので、そのシールリング３１のシールリングベース３０への半田付けまたは接着の際に、半田３２または接着剤の量が多くても、そのＴ字型の窪みにおける半田３２または接着剤の表面張力により、半田３２または接着剤がシールリングの上面に這い上がることなく、シールリング３１の上面へのカバー２０の配置を妨げることなく、密閉性を良好にし、高性能なマイクロ波パッケージが得られる。
なお、上記実施の形態１のシールリング１９では、その縦断面が方形状のものを用いたが、この実施の形態２に示した縦断面が略Ｔ字型形状のシールリング３１を適用しても良い。
【００１２】
実施の形態３．
図６はこの発明の実施の形態３によるマイクロ波パッケージを示す斜視図、図７はＤ−Ｄ′矢視した断面図である。
図において、金属製のヒートシンク４０は、任意の高さで突出して半導体集積回路（図示せず）が各々実装可能な実装部４１ａ，４１ｂを有するものであり、多層構成の誘電体基板４２は、それら実装部４１ａ，４１ｂ以外のヒートシンク４０上に配置されている。
高周波伝送線路３、電源・制御信号線路４，５、ＲＦグランドパターン６、スルーホールメッキ７，９、内層パターン８、半割ビアホールメッキ１５、カバー２０は、上記実施の形態２と同等のものである。
誘電体基板１の上面には、誘電体製で多層構成され、一体型のシールリングベース４３が配置される。このシールリングベース４３は、各々半導体集積回路（図示せず）が実装可能な複数のキャビティ１２ａ，１２ｂを形成する。
さらに、複数のキャビティ１２ａ，１２ｂを封止用するための金属製で一体型でその縦断面が略Ｔ字型形状のシールリング４４が配置されている。
【００１３】
以上のように、この実施の形態３によれば、一体型のシールリングベース４３およびシールリング４４により小型化および組み立てを容易にし、また、複数のキャビティ１２ａ，１２ｂに各々異なる機能の半導体集積回路を実装可能にし、多機能で高密度な実装を実現し、さらに、ヒートシンク４０上の実装部４１ａ，４１ｂに直接に半導体集積回路を各々実装することにより、半導体集積回路の発熱を容易に放熱することができ、高性能なマイクロ波パッケージが得られる。
【００１４】
【発明の効果】
以上のように、この発明によれば、キャビティ中心から半割ビアホールメッキまでの距離が短くなり、半割ビアホールメッキの本数に対応する半割ビアホールメッキ間隔を短くすることができ、有効に使用周波数帯域近傍のノイズがキャビティ内に入射することを防ぐと共にキャビティ外に放出することを防ぎ、また、効率良くキャビティ固有の共振周波数を高くシフトすることができ、高性能なマイクロ波パッケージが得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるマイクロ波パッケージを示す斜視図である。
【図２】この発明の実施の形態１によるマイクロ波パッケージを示す断面図である。
【図３】この発明の実施の形態２によるマイクロ波パッケージを示す斜視図である。
【図４】この発明の実施の形態２によるマイクロ波パッケージを示す断面図である。
【図５】この発明の実施の形態２によるシールリングの効果を示す説明図である。
【図６】この発明の実施の形態３によるマイクロ波パッケージを示す斜視図である。
【図７】この発明の実施の形態３によるマイクロ波パッケージを示す断面図である。
【符号の説明】
１，４２  誘電体基板、２  グランドパターン、３  高周波伝送線路、４，５電源・制御信号線路、６，１８  ＲＦグランドパターン、７，９，１６，１７スルーホールメッキ、８  内層パターン、１０，３０，４３  シールリングベース、１１  半導体集積回路、１２，１２ａ〜１２ｃ  キャビティ、１３，１３ａ〜１３ｃ，４１ａ，４１ｂ  実装部、１４  金ワイヤボンディング、１５  半割ビアホールメッキ、１９，３１，４４  シールリング、２０  カバー、３１ａ，３１ｂ  切り欠き部、３２  半田、４０  ヒートシンク。
【図１】
2004228427.tif 000003
【図２】
2004228427.tif 000004
【図３】
2004228427.tif 000005
【図４】
2004228427.tif 000006
【図５】
2004228427.tif 000007
【図６】
2004228427.tif 000008
【図７】
2004228427.tif 000009