(57)【要約】【課題】製造時の素子の位置ずれによる素子間の容量が変化し難い構成を備えた半導体集積回路装置及びその素子配置方法を提供する。【解決手段】少なくとも２対の素子間の寄生容量から成る容量素子を備えた半導体集積回路装置であって、容量素子を構成する、同一のマスクを用いて形成される少なくとも２つの第１の素子と、第１の素子を結ぶ直線を挟んで対称な位置に、第１の素子と異なるマスクを用いて形成される、第１の素子と対をなす第２の素子とを有する構成とする。【選択図】　図４
2004111871.tif 000002
【特許請求の範囲】
【請求項１】
寄生容量から成る容量素子を備えた半導体集積回路装置であって、
前記容量素子を構成する、同一のマスクを用いて形成される少なくとも２つの第１の素子と、
前記第１の素子を結ぶ直線を挟んで対称な位置に、前記第１の素子と異なるマスクを用いて形成される、前記第１の素子と対をなす第２の素子と、
を有する半導体集積回路装置。
【請求項２】
前記半導体集積回路装置は、
光電変換素子への入射光量に応じて発生した信号電荷を、該光電変換素子の後段に接続される前記容量素子に蓄積して信号電圧として取り出す固体撮像装置である請求項１記載の半導体集積回路装置。
【請求項３】
前記固体撮像装置は、
複数の領域に分割され、該領域毎に露光されることで所望のパターンが形成される装置である請求項２記載の半導体集積回路装置。
【請求項４】
前記複数の領域の境界は、
前記容量素子を含まない位置である請求項３記載の半導体集積回路装置。
【請求項５】
寄生容量から成る容量素子を備えた半導体集積回路装置の素子配置方法であって、
前記容量素子を構成する少なくとも２つの第１の素子を同一のマスクを用いて形成し、
前記第１の素子と対をなす第２の素子を、前記第１の素子を結ぶ直線を挟んで対称な位置に、前記第１の素子と異なるマスクを用いて形成する半導体集積回路装置の素子配置方法。
【請求項６】
前記半導体集積回路装置は、
光電変換素子への入射光量に応じて発生した信号電荷を、該光電変換素子の後段に接続される前記容量素子に蓄積して信号電圧として取り出す固体撮像装置である請求項５記載の半導体集積回路装置の素子配置方法。
【請求項７】
前記固体撮像装置を複数の領域に分割し、該領域毎に露光することで所望のパターンを形成する請求項６記載の半導体集積回路装置の素子配置方法。
【請求項８】
前記複数の領域の境界を、前記容量素子を含まない位置に設ける請求項７記載の半導体集積回路装置の素子配置方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は寄生容量を利用する半導体集積回路装置及びその素子配置方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置は多数のマスクを用いて所望の回路パターンを半導体基板上に形成するため、各マスクの位置がずれることにより最終的に形成された素子間の距離が異なることがある。特に近年の高集積化された半導体集積回路装置では、各素子間の距離が短くなっているため相対的に素子間の距離のばらつきが増大する傾向にある。
【０００３】
従来の半導体集積回路装置では、素子の位置ずれによる短絡等の影響は考慮しても、素子の位置ずれによる素子間の容量の変動を防止する手法は検討されていなかった。
【０００４】
先行技術文献情報なし。
【０００５】
【発明が解決しようとする課題】
例えば、固体撮像装置では、画素が有する光電変換素子への入射光量に応じて発生した信号電荷を、その後段に接続された活性化領域、配線及びトランジスタ等で構成される寄生容量部（以下、フローティングディフュージョン部と称す）を利用して蓄積し、画素信号として取り出す構成が知られている。
【０００６】
このような素子の寄生容量を利用する半導体集積回路装置では、画素毎にトランジスタの寄生容量値が異なると、入射光量に対する画素信号の電圧値（光検出感度）にばらつきが生じ、そのことが撮像画像の品質を低下させる要因となる。
【０００７】
上述したように、近年の高集積化された半導体集積回路装置では、各素子間の距離が短くなっているため、相対的に素子間の距離のばらつきも大きくなる傾向にある。通常、素子間の容量値はその距離に反比例するため、素子の位置ずれによって素子間の容量が変化すると、上記トランジスタ等の寄生容量値もばらついてしまう。
【０００８】
したがって、固体撮像装置では、上述したように各画素の光検出感度が異なってしまうため、撮像画像の品質が低下する問題があった。特に、固体撮像装置を複数の領域に分割し、該領域毎に露光を行うことで所望の素子パターンを形成する分割露光法を採用した場合は、領域毎の光検出感度が異なってしまうため、撮像画像の品質がさらに低下してしまう。
【０００９】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、製造時の素子の位置ずれによる素子間の容量が変化し難い構成を備えた半導体集積回路装置及びその素子配置方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため本発明の半導体集積回路装置は、寄生容量から成る容量素子を備えた半導体集積回路装置であって、
前記容量素子を構成する、同一のマスクを用いて形成される少なくとも２つの第１の素子と、
前記第１の素子を結ぶ直線を挟んで対称な位置に、前記第１の素子と異なるマスクを用いて形成される、前記第１の素子と対をなす第２の素子と、
を有する構成である。
【００１１】
ここで、前記半導体集積回路装置は、
光電変換素子への入射光量に応じて発生した信号電荷を、該光電変換素子の後段に接続される前記容量素子に蓄積して信号電圧として取り出す固体撮像装置であってもよく、
前記固体撮像装置は、
複数の領域に分割され、該領域毎に露光されることで所望のパターンが形成される装置であってもよい。
【００１２】
また、前記複数の領域の境界は、前記容量素子を含まない位置であることが望ましい。
【００１３】
一方、本発明の半導体集積回路装置の素子配置方法は、寄生容量から成る容量素子を備えた半導体集積回路装置の素子配置方法であって、
前記容量素子を構成する少なくとも２つの第１の素子を同一のマスクを用いて形成し、
前記第１の素子と対をなす第２の素子を、前記第１の素子を結ぶ直線を挟んで対称な位置に、前記第１の素子と異なるマスクを用いて形成する方法である。
【００１４】
ここで、前記半導体集積回路装置は、
光電変換素子への入射光量に応じて発生した信号電荷を、該光電変換素子の後段に接続される前記容量素子に蓄積して信号電圧として取り出す固体撮像装置であってもよく、
前記固体撮像装置を複数の領域に分割し、該領域毎に露光することで所望のパターンを形成してもよい。
【００１５】
また、前記複数の領域の境界は、前記容量素子を含まない位置に設けることが望ましい。
【００１６】
上記のような半導体集積回路装置及びその素子配置方法では、容量素子を構成する第１の素子と対をなす第２の素子を、第１の素子を結ぶ直線を挟んで対称な位置に形成することで、第１の素子と第２の素子の位置関係がずれても２対の素子間の距離の和は維持されるため、２対の素子間の寄生容量の変化が相殺される。
【００１７】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００１８】
以下では、半導体集積回路装置として、固体撮像素子を例にして本発明の特徴を説明する。
【００１９】
図１は固体撮像素子の一構成例を示す回路図である。また、図２は図１に示した固体撮像素子が有する単位画素の一構成例を示す回路図である。
【００２０】
図１に示すように、固体撮像素子は、入射光量に応じた信号電荷を発生する、撮像領域内に格子状に配列された複数の単位画素１と、格子状に配列された単位画素１の各行毎に画素信号を読み出すための制御信号を生成する垂直走査回路２と、単位画素１から行単位で読み出された画素信号を一時的に保持するラインメモリ３と、ラインメモリ３に保持された画素信号を順次読み出し、画像信号として出力するための制御信号を生成する水平走査回路４とを有する構成である。
【００２１】
図２に示すように、単位画素１は、入射光量に応じた信号電荷を発生する光電変換部１１と、光電変換部１１で発生した信号電荷の出力をオンオフする転送トランジスタ１２と、光電変換部１１で発生した信号電荷に応じた電圧（画素信号）を出力するソースフォロワトランジスタ（以下、ＳＦトランジスタと称す）１３と、画素信号を取り出す単位画素を選択するための選択トランジスタ１４と、選択されない単位画素からの画素信号を所定電位に固定するためのリセットトランジスタ１５とを有する構成である。
【００２２】
転送トランジスタ１２及びリセットトランジスタ１５のソースとＳＦトランジスタ１３のゲート電極の接続ノードには、活性化領域、配線及びトランジスタ等で構成されるフローティングディフュージョン部１６が形成され、フローティングディフュージョン部１６には光電変換部１１で発生した信号電荷が蓄積される。
【００２３】
リセットトランジスタ１５は、そのドレインに所定の電源電圧ＶＤＤが供給され、選択されない単位画素においてはＯＮに設定され、画素信号を取り出す単位画素においてはＯＦＦに設定される。
【００２４】
図１に示したように、単位画素１の列毎には、それぞれ定電流源５が接続され、単位素子１のＳＦトランジスタ１３の出力電圧にしたがってラインメモリ３に定電流源５から電流が供給されることで、画素信号が安定して保持される。
【００２５】
なお、ラインメモリ３には、転送トランジスタ１２による信号電荷転送前の単位画素のリセット状態に対応する出力電圧（以下、リセット出力と称す）、及び信号電荷転送後の単位画素からの出力電圧（画素信号）の両方が保持される。ラインメモリ３からは、それらの差電圧が画像信号として出力される。
【００２６】
図３は図１に示した固体撮像素子の画素信号の読み出し動作を示すタイミングチャートである。なお、図３は図１に示した固体撮像素子からインターレースで画像信号を読み出す場合の動作を示している。
【００２７】
図３に示すように、例えば、垂直走査回路２により（ｎ−１）行目の単位画素が選択されると、垂直走査回路２から出力される選択信号φＳＥＬ（ｎ）は“Ｈに設定され、対応する単位画素１の選択トランジスタ１４がそれぞれＯＮされる。このとき、リセット信号φＲＥＳ（ｎ）は“Ｌ”に設定され、対応する単位画素１のリセットトランジスタ１５がＯＦＦされる。
【００２８】
続いて、制御信号φＴＮが“Ｈ”に設定されると、図１に示した垂直信号線に繋がるトランジスタＱＮｎがＯＮし、各単位画素１から出力される信号電荷転送前のリセット出力がラインメモリ３でそれぞれ保持される。
【００２９】
次に、転送信号ＴＸ（ｎ）が“Ｈ”に設定されると、対応する単位画素１の転送トランジスタ１２がＯＮし、各々のＳＦトランジスタ１３より信号電荷転送後の画素信号が出力される。
【００３０】
最後に、垂直走査回路２により制御信号φＴＳが“Ｈ”に設定されると、図１に示した垂直信号線に繋がるトランジスタＱＳｎがＯＮし、各単位画素１から出力される信号電荷転送後の画素信号がラインメモリ３でそれぞれ保持される。
【００３１】
ラインメモリ３に保持されたリセット出力及び画素信号は、不図示の差動増幅回路により差信号が増幅されて画像信号として出力される。
【００３２】
図４は本発明の半導体集積回路装置の素子配置の一例を示す平面図である。図５は図４に示した単位画素が有するフローティングディフュージョン部に係る部位を示す図であり、同図（ａ）は平面図、同図（ｂ）は側断面図である。また、図６は図５に示したフローティングディフュージョン部のアライメントがずれた様子を示す平面図である。図４では、点線で示す領域内が一つの単位画素１を示している。
【００３３】
図４に示すように、単位画素１の領域内には、垂直信号線及び接地線ＧＮＤに挟まれた位置に光電変換部１１が形成されている。光電変換部１１には、転送トランジスタ１２のソース・ドレインを介してリセットトランジスタ１５のソースが接続され、リセットトランジスタ１５のドレインは半導体基板の内部に造り込まれた不図示の電源層にコンタクトＪ１を介して接続される。また、リセットトランジスタ１５のソースは、該リセットトランジスタ１５上に堆積された不図示の層間絶縁膜に形成されたコンタクトＪ２、Ｊ３、及びコンタクトＪ２，Ｊ３を接続する層間絶縁膜上に形成された配線Ｐ１を介してＳＦトランジスタ１３のゲート電極に接続される。
【００３４】
ＳＦトランジスタ１３のドレインはコンタクトＪ４を介して半導体基板の内部に造り込まれた不図示の電源層と接続される。また、ＳＦトランジスタ１３のソースは選択トランジスタ１４のドレインと接続され、選択トランジスタ１４のソースは選択トランジスタ１４上に堆積された層間絶縁膜上の垂直信号線にコンタクトＪ５を介して接続される。
【００３５】
図５（ａ）、（ｂ）に示すように、転送トランジスタ１２のゲート電極とコンタクトＪ２間にはフローティングディフュージョン部１６を構成する容量Ｃ１が存在し、ＳＦトランジスタ１３のゲートとコンタクトＪ４間には容量Ｃ２が存在する。
【００３６】
なお、図４及び図５では、転送トランジスタ１２、ＳＦトランジスタ１３、選択トランジスタ１４、及びリセットトランジスタ１５を、それぞれのゲート電極でのみ示しているが、実際には、図５（ｂ）に示すようにゲート電極下の半導体基板に形成されるソース（Ｓ）及びドレイン（Ｄ）となる不純物領域を備えた構成である。
【００３７】
本発明では、転送トランジスタ１２のゲート電極とコンタクトＪ２、及びＳＦトランジスタ１３のゲート電極とコンタクトＪ４を図の上下方向または左右方向で対称となるように配置する。すなわち、コンタクトＪ２，Ｊ４を結ぶ直線を挟んで対称な位置に、転送トランジスタ１２のゲート電極及びＳＦトランジスタ１３のゲート電極をそれぞれ配置する。
【００３８】
このような配置とすることで、転送トランジスタ１２やＳＦトランジスタ１３のゲート電極と、該ゲート電極と異なったマスクを用いて形成されるコンタクトとの位置ずれによるフローティングディフュージョン部１６の総容量Ｃｆｄの変化を相殺させることができる。
【００３９】
例えば、図６（ａ）に示すように、転送トランジスタ１２及びＳＦトランジスタ１３のゲート電極に対して、別工程で形成されるコンタクトＪ２，Ｊ４が図の上方向にずれた場合、転送トランジスタ１２のゲート電極とコンタクトＪ２間が短縮して容量Ｃ１が増大するが、ＳＦトランジスタ１３のゲート電極とコンタクトＪ４間は長くなるため容量Ｃ２が減少する。一方、図６（ｂ）に示すように、転送トランジスタ１２及びＳＦトランジスタ１３のゲート電極に対してコンタクトＪ２，Ｊ４が図の下方向にずれた場合、転送トランジスタ１２のゲート電極とコンタクトＪ２間が長くなって容量Ｃ１が減少するが、ＳＦトランジスタ１３のゲート電極とコンタクトＪ４間が短縮するため容量Ｃ２が増大する。
【００４０】
したがって、容量Ｃ１、Ｃ２の変化が相殺され、フローティングディフュージョン部１６の総容量Ｃｆｄが維持されるため、フローティングディフュージョン部１６の容量Ｃｆｄが変化することによる単位画素間の光検出感度差が低減され、固体撮像装置による撮像画像の品質の低下が防止される。
【００４１】
なお、固体撮像装置を複数の領域に分割して露光することで所望のパターンを形成する、分割露光を行う場合は、フローティングディフュージョン部を含まない位置で分割することが望ましい。これは、フローティングディフュージョン部を含む部位で分割露光を行う場合、例えば、上記コンタクトＪ２，Ｊ４間を境界にして分割露光を行うと、転送トランジスタ１２のゲート電極とコンタクトＪ２間、及びＳＦトランジスタ１３のゲート電極とコンタクトＪ４間の距離の変化に相殺関係を持たせることができなくなるため、フローティングディフュージョン部１６の総容量Ｃｆｄがばらついてしまうことによる。
【００４２】
上記説明では、固体撮像装置の画素配置を例にして本発明の特徴を説明したが、本発明は固体撮像装置に限らず、素子の位置ずれによる容量の変化が大きく影響を及ぼす半導体集積回路装置であれば、どのような半導体集積回路装置にも適用することができる。
【００４３】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【００４４】
容量素子を構成する第１の素子と対をなす第２の素子を、第１の素子を結ぶ直線を挟んで対称な位置に形成することで、第１の素子と第２の素子の位置関係がずれても、２対の素子間の距離の和が維持されるため、２対の素子間の寄生容量の変化が相殺される。したがって、第１の素子と第２の素子の位置関係がずれても容量素子としての総容量が維持される。
【００４５】
また、本発明を固体撮像装置に適用すれば、各画素が有するフローティングディフュージョン部（容量素子）の総容量が変化することによる画素間の光検出感度差を低減できるため、撮像画像の品質の低下が防止される。
【００４６】
特に、固体撮像素子を複数の領域に分割して露光し、所望のパターンを形成する、分割露光を行う場合に、フローティングディフュージョン部を跨がない位置を分割する領域の境界とすることで、領域毎の光検出感度差を低減できるため、撮像画像の品質の低下がより防止される。
【図面の簡単な説明】
【図１】固体撮像素子の一構成例を示す回路図である。
【図２】図１に示した固体撮像素子が有する単位画素の一構成例を示す回路図である。
【図３】図１に示した固体撮像素子の画素信号の読み出し動作を示すタイミングチャートである。
【図４】本発明の半導体集積回路装置の素子配置の一例を示す平面図である。
【図５】図４に示した単位画素が有するフローティングディフュージョン部に係る部位を示す図であり、同図（ａ）は平面図、同図（ｂ）は側断面図である。
【図６】図５に示したフローティングディフュージョン部のアライメントがずれた様子を示す平面図である。
【符号の説明】
１　　単位画素
２　　垂直走査回路
３　　ラインメモリ
４　　水平走査回路
５　　定電流源
１１　　光電変換部
１２　　転送トランジスタ
１３　　ソースフォロワトランジスタ
１４　　選択トランジスタ
１５　　リセットトランジスタ
１６　　フローティングディフュージョン部
Ｃ１、Ｃ２　　寄生容量
Ｊ１〜Ｊ５　　コンタクト
ＱＳｎ、ＱＳｎ＋１、ＱＮｎ、ＱＮｎ＋１　　トランジスタ
【図１】
2004111871.tif 000003
【図２】
2004111871.tif 000004
【図３】
2004111871.tif 000005
【図４】
2004111871.tif 000006
【図５】
2004111871.tif 000007
【図６】
2004111871.tif 000008