(57)【要約】【課題】歩留まりが高く、低電圧駆動が可能でかつ低消費電力の固体撮像素子を提供する。【解決手段】半導体基板表面に、ゲート酸化膜を介して配列形成される複数の電荷転送電極が、前記ゲート酸化膜上に所定の間隔で形成されシリコン系導電性膜と第１の金属シリサイド膜との積層膜からなる第１層電極と、前記第１層電極で挟まれた領域の前記ゲート酸化膜から前記第１層電極の上層にかかるように形成され、シリコン系導電性膜と第２の金属シリサイド膜との積層膜からなる第２層電極とを具備し、前記第１の金属シリサイド３ｂは前記第２の金属シリサイド４ｂよりも、熱による凝集が少なく、前記第２の金属シリサイド４ｂは前記第１の金属シリサイド３ｂよりも低抵抗の材料で構成されていることを特徴とする。【選択図】図１
2004095651.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面に、ゲート酸化膜を介して配列形成される複数の電荷転送電極が、前記ゲート酸化膜上に所定の間隔で形成されシリコン系導電性膜と第１の金属シリサイド膜との積層膜からなる第１層電極と、前記第１層電極で挟まれた領域の前記ゲート酸化膜から前記第１層電極の上層にかかるように形成され、シリコン系導電性膜と第２の金属シリサイド膜との積層膜からなる第２層電極とを具備し、
前記第１の金属シリサイドは前記第２の金属シリサイドよりも、熱による凝集が少なく、
前記第２の金属シリサイドは前記第１の金属シリサイドよりも低抵抗の材料で構成されていることを特徴とする固体撮像素子。
【請求項２】
前記第１層電極は、タングステンシリサイド、モリブデンシリサイドのうちのいずれかで構成され、前記第２層電極は、チタンシリサイド、コバルトシリサイド、ニッケルシリサイドのうちのいずれかで構成されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
半導体基板表面に形成されたゲート酸化膜上に、シリコン系導電性膜及び第１の金属膜を順次積層し、第１のシリサイド化を行い、第１の金属シリサイド膜との積層膜からなる第１層電極を形成する第１層電極形成工程と、
電極間絶縁膜を形成する工程と、
シリコン系導電性膜及び第２の金属膜を順次積層し、第２のシリサイド化を行い、第２の金属シリサイド膜との積層膜からなり、前記第１層電極で挟まれた領域のゲート酸化膜から前記第１層電極の上層にかかるように、多結晶シリコン膜と第２の金属シリサイド膜との積層膜からなる第２層電極を形成する工程とを含む固体撮像素子の形成方法であって、
前記第１の金属及び第２の金属は、
前記第１の金属シリサイド膜は前記第２の金属シリサイド膜よりも、熱による凝集が少なく、
前記第２の金属シリサイドが前記第１の金属シリサイドよりも低抵抗となるもので構成されたことを特徴とする固体撮像素子の製造方法。
【請求項４】
前記第２のシリサイド化は前記第１のシリサイド化よりも低温で実行されることを特徴とする請求項３に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子およびその製造方法にかかり、特に大型の固体撮像素子に関する。
【０００２】
【従来の技術】
エリアセンサ等に用いられるＣＣＤ固体撮像素子は、光電変換部からの信号電荷を転送するための電荷転送電極を有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【０００３】
固体撮像素子においては、撮像画素数の増加が進んでいるが、画素数の増加に伴い信号電荷の高速転送、すなわち電荷転送電極の高速パルスによる駆動が必要となるため、電荷転送電極の低抵抗化が求められている。低抵抗化の方法として、電荷転送電極を多結晶シリコンなどのシリコン系導電性材料と金属シリサイドとの２層構造とすることが提案されている。
【０００４】
一方、撮影画素数の増加により光電変換部領域が狭くなる傾向にあるが、狭い領域で多くの光を集めるためには、光電変換部表面に対して電荷転送電極形成部などの光電変換部周辺の高さをより低くすることが重要である。
【０００５】
以上の観点から、膜厚が薄くて低抵抗の電荷転送電極が求められており、高融点金属シリサイド膜と多結晶シリコンの積層膜を用いた低抵抗配線への要望が高まっている。
【０００６】
しかしながら、２層構造の電荷転送電極を高融点金属シリサイド膜で形成する場合、層間絶縁膜を熱酸化で形成することはできず、膜質の良好な層間絶縁膜を形成するのは困難であった。
【０００７】
また、第２層配線を形成する際、一般的な多層配線ＣＣＤプロセスの場合、第１層配線形成後に第２層配線間の層間絶縁膜を熱酸化法で形成し、次いで、第２層配線を加工する。その後光電変換部となる領域のゲート酸化膜を剥離後酸化し、フォトダイオード形成のためのイオン注入を行う。
【０００８】
そして注入したイオンの活性化を行い、絶縁膜を成膜し、遮光膜を成膜、加工、パッシベーション膜の成膜工程を経てカラーフィルタを形成する。
【０００９】
従って、第１層配線加工後、実際には少なくとも９００℃以上の熱処理を複数回実施していることになる。
【００１０】
【発明が解決しようとする課題】
このように、２層電極構造で固体撮像素子を形成する場合、第１層配線としては、耐熱性が重要であり、一般に融点が高いものが望まれる。
【００１１】
また、特に第２層配線は、第１層配線上に乗り上げる構造であるため、膜厚が大きくなると表面の凹凸を大きくするという問題がある。従って第２層配線は薄くても低抵抗化をはかることができるように、低抵抗である必要がある。
【００１２】
本発明は前記実情に鑑みてなされたもので、歩留まりが高く、低電圧駆動が可能でかつ低消費電力の固体撮像素子を提供することを目的とする。
【００１３】
【課題を解決するための手段】
そこで本発明では、半導体基板表面に、ゲート酸化膜を介して配列形成される複数の電荷転送電極が、前記ゲート酸化膜上に所定の間隔で形成されシリコン系導電性膜と第１の金属シリサイド膜との積層膜からなる第１層電極と、前記第１層電極で挟まれた領域の前記ゲート酸化膜から前記第１層電極の上層にかかるように形成され、シリコン系導電性膜と第２の金属シリサイド膜との積層膜からなる第２層電極とを具備し、前記第１の金属シリサイドは前記第２の金属シリサイドよりも、熱による凝集が少なく、前記第２の金属シリサイドは前記第１の金属シリサイドよりも低抵抗の材料で構成されていることを特徴とする。
【００１４】
かかる構成によれば、後続の熱処理プロセスにおいても第１層電極は、熱による凝集が少なく、配線抵抗の上昇を防ぐことができ、転送効率および低抵抗を維持することができる。
【００１５】
このように、配線抵抗の上昇は、Ｃ４９相からＣ５４相への相変化が生じ易く、金属シリサイドの凝集が起こりにくい材料を第１層配線に用いるようにすれば、抑制することができ、低抵抗で信頼性の高い固体撮像素子を提供することが可能となる。例えばチタンシリサイドを第１層配線に用いた場合、準安定なＣ４９相から安定で低抵抗のＣ５４相への相変化が生じにくい事、金属シリサイドの凝集が起こりやすい事に起因し、配線抵抗が上昇することがある。
【００１６】
ここで第１層電極を、ＷＳｉ，ＭｏＳｉのうちのいずれかで構成すれば、９００℃以上の熱処理を行うことで、ＷＳｉｘからＷＳｉ２，ＭｏＳｉｘからＭｏＳｉ２への相変化が生じても、Ｔｉシリサイドにみられる凝集が起こりにくいため、低抵抗を維持することができる。
【００１７】
また、第２層電極は、ＴｉＳｉ２、ＣｏＳｉ２、ＮｉＳｉ２のうちのいずれかで構成するようにすれば、抵抗率が低いため、膜厚を薄くしても転送効率を高くすることができる。また膜厚を薄くすることができるため、表面の凹凸を低減することができ、フォトダイオード部の感度を低下させることがない。
【００１８】
ここで、Ｔｉ，Ｃｏ，Ｎｉのシリサイドの場合、後続工程では絶縁膜の形成を減圧ＣＶＤとするなど低温工程で行うようにするのが望ましい。ＴｉＳｉ２の場合は、後の工程は８５０℃以下の熱処理プロセスとするようにするのが望ましい。また、ＮｉＳｉに至っては７００℃以下の低温処理とするのがのぞましい。
【００１９】
本発明の方法では、半導体基板表面に形成されたゲート酸化膜上に、シリコン系導電性膜及び第１の金属膜を順次積層し、第１のシリサイド化を行い、第１の金属シリサイド膜との積層膜からなる第１層電極を形成する第１層電極形成工程と、電極間絶縁膜を形成する工程と、シリコン系導電性膜及び第２の金属膜を順次積層し、第２のシリサイド化を行い、第２の金属シリサイド膜との積層膜からなり、前記第１層電極で挟まれた領域のゲート酸化膜から前記第１層電極の上層にかかるように、多結晶シリコン膜と第２の金属シリサイド膜との積層膜からなる第２層電極を形成する工程とを含む固体撮像素子の形成方法であって、前記第１の金属及び第２の金属は、前記第１の金属シリサイド膜は前記第２の金属シリサイド膜よりも、熱による凝集が少なく、前記第２の金属シリサイドが前記第１の金属シリサイドよりも低抵抗となるもので構成されたことを特徴とする。
【００２０】
また望ましくは、前記第２のシリサイド化は前記第１のシリサイド化よりも低温で実行されるようにすれば、第１層電極の劣化を低減することができる。
【００２１】
このように本発明によれば、低抵抗配線材料を電荷転送電極として使用しているためデバイスの高さを低減することができ、フォトリソ工程やエッチング工程での加工マージンが広がり、高価なステッパなどの半導体製造装置を用いることなく高歩留まりの固体撮像素子を得ることが可能となる。また、歩留まりの向上を図ることが可能となる。
【００２２】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつつ説明する。
（第１の実施の形態）
図１に本発明の第１の実施の形態の固体撮像素子の概略構成を示す。図２（ａ）乃至（ｄ）および図３（ａ）乃至（ｄ）はその製造工程図を示す要部拡大図である。図１（ａ）は、その電荷転送電極までを示す概略平面図であり、図１（ｂ）は、Ａ−Ａ断面図である。
【００２３】
この固体撮像素子は、半導体基板１表面に、ゲート酸化膜２を介して配列形成される複数の電荷転送電極４０が、前記ゲート酸化膜２上に所定の間隔で形成され第１層多結晶シリコン膜３ａと第１の金属シリサイド膜３ｂとの積層膜からなる第１層電極３と、前記第１層電極３で挟まれた領域の前記ゲート酸化膜２上から前記第１層電極３の上層にかかるように形成され、第２層多結晶シリコン膜４ａと第２の金属シリサイド膜４ｂとの積層膜からなる第２層電極４とを具備し、前記第１の金属シリサイド膜３ｂは前記第２の金属シリサイド４ｂよりも、熱による凝集が少なく、前記第２の金属シリサイド４ｂは前記第１の金属シリサイド３ｂよりも低抵抗の材料で構成されている。他部については通常の固体撮像素子と同様に形成されている。
【００２４】
またこの電極間絶縁膜６は、第１層電極３である第１層多結晶シリコン膜３ａおよび第１の金属シリサイド３ｂのパターン上に形成した酸化シリコン膜を異方性エッチングによって側壁にのみ残したいわゆる側壁酸化膜で構成されており、リソグラフィ工程を経ることなく微細パターンを得るようにしたものである。
【００２５】
またこの第１層電極３の間から第２層電極４が前記第１層電極３上に絶縁膜５を介して乗り上げるように形成されている。
【００２６】
なお図１（ａ）に示すように、シリコン基板１には、複数のフォトダイオード３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送電極４０が、フォトダイオード３０の間に蛇行形状を呈するように形成される。
【００２７】
電荷転送電極４０によって転送される信号電荷が移動する電荷転送チャネル３１は、図１（ａ）では図示していないが、電荷転送電極４０が延在する方向と交差する方向に、やはり蛇行形状を呈するように形成される。なお、図１（ａ）においては、電極間絶縁膜６の内、フォトダイオード領域と電荷転送電極４０との境界近傍に形成されるものの記載を省略してある。
【００２８】
図１（ｂ）に示すように、シリコン基板１内には、フォトダイオード３０、電荷転送チャネル３１、チャネルストップ領域３２、電荷読み出し領域３３が形成され、シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜３と電荷転送電極４０が形成される。
【００２９】
電荷転送電極４０は、上述したとおりであるが、電荷転送電極４０の上面には層間絶縁膜としての、酸化シリコン膜（図示せず）が形成される。
【００３０】
固体撮像素子の上方には、フォトダイオード３０部分を除いて遮光膜５０が設けられ、さらにカラーフィルタ６０、マイクロレンズ７０が設けられる。また、電荷転送電極４０と遮光膜５０との間、および遮光膜５０とカラーフィルタ６０との間は、絶縁性の透明樹脂等が充填される。電荷転送電極４０および電極間絶縁膜６を除いて通例のものと同様であるので説明を省略する。また、図１では、いわゆるハニカム構造の固体撮像素子を示しているが、インターライン型の固体撮像素子にも適用可能であることはいうまでもない。
【００３１】
次にこの固体撮像素子の製造工程について説明する。
まず、図２（ａ）に示すように、ｎ型のシリコン基板１表面に、膜厚１５〜３５ｎｍの酸化シリコン膜と、膜厚５０ｎｍの窒化シリコン膜と、膜厚１０ｎｍの酸化シリコン膜を形成し、３層構造のゲート酸化膜２を形成する。
【００３２】
続いてこのゲート酸化膜２上に、Ｈｅで希釈したＳｉＨ４とＰＨ３との混合ガスを反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．１〜０．２μｍの高濃度ドープの第１層多結晶シリコン膜３ａを形成する。このときの基板温度は６００〜７００℃とする。この後ＷＦ６とＨ２とを用いた減圧ＣＶＤ法により、膜厚１００〜２００ｎｍのタングステン膜５を形成する。このときの基板温度は４５０℃であった。
【００３３】
続いて、９００℃２分のＲＴＡ（急速熱処理）を行い、第１層多結晶シリコン膜３ａとの反応によりタングステンシリサイド３ｂを形成する。なお、Ａｒで希釈したＳｉＨ４とＷＦ６との混合ガスを反応性ガスとして用いた減圧ＣＶＤ法により、ＷＳｉｘを形成してもよい。このときの基板温度は３５０℃であった。この方法では、ＲＴＡを導入することなくタングステンシリサイドが形成されるため工数の低減を図ることが可能となる。
【００３４】
続いて、減圧ＣＶＤ法により、第１層電極のパターニングのためのハードマスクとなる酸化シリコン膜５を形成し、そしてこの上層にＴＨＭＲと称する東京応化製のレジストＲを厚さ０．８〜１．４μｍとなるように塗布する。
【００３５】
そして、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、図２（ａ）に示すように、パターン幅０．５μｍのレジストパターンＲ１を形成する。
【００３６】
この後、図２（ｂ）に示すように、ＣＨＦ３とＣＦ４とＡｒとの混合ガスを用いた反応性イオンエッチングによりレジストパターンＲ１をマスクとし、酸化シリコン膜５をパターニングし、ハードマスクを形成した後、このハードマスクを用いて、タングステンシリサイド膜３ｂおよび第１層多結晶シリコン膜３ａをパターニングし、第１層電極を形成する。
この後、レジストパターンＲ１を剥離除去する。ここではＥＣＲあるいはＩＣＰなどのエッチング装置を用いるのが望ましい。
なお、レジストパターンＲ１を剥離除去した後に酸化シリコン膜をマスクとしてタングステンシリサイド膜及び第１層多結晶シリコン膜をパターニングするようにしてもよい。
【００３７】
続いて、図２（ｃ）に示すように、ＴＥＯＳとＯ２との混合ガスを用いた減圧ＣＶＤ法により膜厚３０〜１００ｎｍの酸化シリコン膜からなる絶縁膜６を形成する。
【００３８】
そして図２（ｄ）に示すように、異方性エッチングにより、垂直方向にのみエッチングを進行させ、第１層電極３を残すようにエッチングを行い、側壁絶縁膜からなる電極間絶縁膜６を形成する。
【００３９】
次に、図３（ａ）に示すように、ＳｉＨ４とＰＨ３の混合ガスを用いた減圧ＣＶＤ法により膜厚０．２〜０．４μｍの高濃度ドープの第２層多結晶シリコン膜４ａを形成し、第１層多結晶シリコン膜４ａの場合と同様にフォトリソグラフィによりレジストパターンＲ２を形成する。
そして、これをマスクとして多結晶シリコン膜を、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングによりパターニングする（図３（ｂ））。
【００４０】
そして、図３（ｃ）に示すように、この上層にスパッタリング法により膜厚１２０ｎｍのチタン薄膜４Ｓを形成する。
【００４１】
続いて、図３（ｄ）に示すように、７６０℃２分のＲＴＡ（急速熱処理）を行い、第２層多結晶シリコン膜４ａとチタン薄膜４Ｓとの界面にチタンシリサイド４ｂを形成し、ＳＣ−１処理を行い、未反応のチタン薄膜を除去し、多結晶シリコン膜とチタンシリサイドとの２層構造の第２層電極４が形成される。
そしてこの上層に絶縁膜、遮光膜などを形成して、図１に示したような固体撮像素子を得る。
【００４２】
この方法によれば、低抵抗で転送効率劣化のない大型で信頼性の高い２層構造の電荷転送電極を有する固体撮像素子を得ることが可能となる。
【００４３】
ここで第１層電極を、多結晶シリコン膜とＷＳｉ膜で構成しており、９００℃以上の熱処理を行うことで、ＷＳｉｘからＷＳｉ２への変化が生じても、Ｔｉシリサイドの凝集が起こりにくいため、低抵抗を維持することができる。
【００４４】
また、第２層電極は、多結晶シリコン膜とＴｉＳｉ２で構成しており、抵抗率が低いため、膜厚を薄くしても転送効率を高くすることができる。また膜厚を薄くすることができるため、表面の凹凸を低減することができ、フォトダイオード部の感度を低下させることがない。
【００４５】
さらにまたチタン薄膜は表面反射率が高く、ハレーションなどにより加工が難しいが、この方法では多結晶シリコン膜をパターニングした後これに自己整合的にチタンシリサイドを形成することができるため、金属膜のパターニングが不要となる。従って、表面反射の影響により精度が低下したりすることなく形成可能である。すなわち、多結晶シリコン膜のパターンを形成し、このパターン上でのみシリサイド化を生ぜしめ、金属シリサイド膜を選択的に形成しているため、自己整合的に形成することができる。また第２層電極のシリサイド化温度は第１層電極のシリサイド化温度よりも低いため、第１層電極の劣化を低減することができる。
従って、マスクずれもなく高精度で信頼性の高い電荷転送電極を持つ固体撮像素子を形成することが可能となる。
【００４６】
さらに、フォトダイオード形成時に、シリコン面が露出した際に金属が触れると汚染の原因となるが、絶縁膜で第１層および第２層電極を覆った後にフォトダイオード形成領域の絶縁膜を剥離し、低温で良質な絶縁膜を形成した後、最後にフォトダイオードを形成すれば、汚染は防ぐことができる。
【００４７】
この場合、金属イオンによるフォトダイオードの汚染を防止することができ、信頼性の向上をはかることができる。この場合はフォトダイオード形成面が金属に汚染されることなく、シリサイド化実行後窓開けを行い拡散層を形成することができるため、感度の向上をはかることが可能となる。
【００４８】
このようにして、２回のシリサイド化のための熱処理工程を必要とする２層電極構造の電荷転送電極を用いた場合にも、第１層電極を多結晶シリコン膜とタングステンシリサイドで構成しているため、再度第２層電極のシリサイド化に際しても、凝集による抵抗値の上昇もなく、低抵抗の電極を得ることができる。
また第２層電極を多結晶シリコン膜とチタンシリサイドで構成しているため、低抵抗でより薄くすることができ、加工性の向上をはかることができる。また、チタンシリサイド膜を薄く形成しても十分に低抵抗化をはかることができるため、段差のある表面においてもリソグラフィ工程を経ることなく、シリサイド化しなかったチタン薄膜を選択的に除去することにより良好にパターニングを行うことが可能となる。
【００４９】
なおここで用いる第１層金属シリサイド膜としては、タングステンシリサイドのほか、モリブデンシリサイドが使用可能である。
【００５０】
また、第２層金属シリサイド膜としては、チタンシリサイドのほかタンタルシリサイド、ニッケルシリサイド、コバルトシリサイドなどが適用可能である。
【００５１】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。第１の実施の形態では、第１層電極３の側壁に絶縁膜６を形成する際、全面に形成した絶縁膜６を異方性エッチングで除去するようにしたが、この例では、異方性エッチングにおけるゲート酸化膜の膜減りを低減するために、レジストパターンＲ３を形成し、エッチングするようにしたことを特徴とするものである。
【００５２】
ここで絶縁膜６のパターニングで露呈せしめられるゲート酸化膜は第２層電極のゲート酸化膜となるため、膜厚の制御は極めて重要である。
【００５３】
すなわち、図２（ａ）乃至（ｃ）に示した酸化シリコン膜６の成膜工程までは、前記第１の実施の形態と同様に行い、図２（ｄ）の異方性エッチングに代えて、レジストパターンを用いた通常のエッチング工程を実行するようにしたものである。ここでは希釈したフッ酸を用いてエッチングを行う。
【００５４】
この方法ではＯＮＯ（酸化シリコン−窒化シリコン−酸化シリコン）構造であるゲート酸化膜に対してエッチングの選択性を持たせることができる。図４はエッチングにより不要な絶縁膜を除去した後の断面形状である。
【００５５】
（第３の実施の形態）
次に本発明の第３の実施の形態について説明する。前記第１の実施の形態では第２層電極の形成に際し、第２層多結晶シリコン膜４ａのパターニング後、チタン薄膜を形成しシリサイド化を行い、シリサイド化されずに残った絶縁膜上の金属膜をエッチング除去し、第２層電極を形成したが、この例では第２層電極となる多結晶シリコン膜およびチタンシリサイド膜を形成した後フォトリソグラフィによりパターニングするようにしたことを特徴とする。
【００５６】
すなわち、図２（ａ）乃至（ｄ）に示した酸化シリコン膜６を第１層電極の側壁に残した後、第２層多結晶シリコン膜４ａの形成工程までは前記第１の実施の形態と同様に実行し、さらにチタン薄膜を成膜後７６０℃２分のＲＴＡを行いチタンシリサイド４ｂを形成し、この上層にレジストパターンＲ４を形成する（図５（ａ））。
【００５７】
続いて、図５（ｂ）に示すように、このレジストパターンＲ４をマスクとしてチタンシリサイド４ｂおよび多結晶シリコン４ａのパターニングを行い、第２層配線を形成する。
【００５８】
そしてさらに、図５（ｃ）に示すように、ＣＶＤ法により基板表面に酸化シリコン膜７を形成する。
そしてこの上層に必要に応じて絶縁膜、遮光膜などを形成して、図１に示したような固体撮像素子を得る。
【００５９】
この方法によれば、低抵抗で転送効率劣化のない大型で信頼性の高い２層構造の電荷転送電極を有する固体撮像素子を得ることが可能となる。
【００６０】
（第４の実施の形態）
次に本発明の第４の実施の形態について説明する。前記第１の実施の形態では第２層電極の形成に際し、第２層多結晶シリコン膜４ａのパターニング後、チタン薄膜を形成しシリサイド化を行い、シリサイド化されずに残った絶縁膜上の金属膜をエッチング除去し、第２層電極を形成したが、この例では第２層多結晶シリコン膜４ｂのパターン形成後に、表面を酸化シリコン膜７で被覆し、この酸化シリコン膜７に窓開けを行い、更に第２層多結晶シリコン膜４ｂの表面をエッチングして凹部を形成したのち、チタン薄膜４Ｓを形成し、これをシリサイド化してチタンシリサイド４ｂを形成し、残留する未反応のチタン薄膜をＳＣ−１処理により選択的に除去するようにしたことを特徴とする。
【００６１】
すなわち、図２（ａ）乃至（ｄ）に示した酸化シリコン膜６を第１層電極の側壁に残した後、図３（ｂ）に示すように第２層多結晶シリコン膜４ａのパターンを形成する工程までは前記第１の実施の形態と同様に実行し、この基板表面を被覆するように、ＣＶＤ法により膜厚１００ｎｍの酸化シリコン膜７を形成する。この後、フォトリソグラフィにより形成したマスクパターン（図示せず）を用いて、この酸化シリコン膜７をエッチングし、第２層多結晶シリコン膜４ａ上に開口するように窓を形成する。
【００６２】
この後、図６（ａ）に示すように、第２層多結晶シリコン膜４ａの表面を、例えばＣＦ４とＡｒとの混合ガスを用いた反応性イオンエッチングにより、第２層多結晶シリコン膜４ａの表面をエッチング除去する。この工程で第２層多結晶シリコン膜４ａの表面は絶縁膜７の上端面よりも低くなっている。
【００６３】
そして、図６（ｂ）に示すように、第２層多結晶シリコン膜４ａの上層に、スパッタ法により、膜厚１２０ｎｍのチタン薄膜４Ｓを形成する。このときの基板温度は１００〜３００℃であった。
【００６４】
続いて、７６０℃２分のＲＴＡ（急速熱処理）を行い、第２層多結晶シリコン膜４ａとチタン膜４Ｓとの界面に同時にチタンシリサイド４ｂを形成する。
【００６５】
この後、図６（ｃ）に示すように、ＳＣ−１処理を行い、未反応のチタン膜を除去し、多結晶シリコン膜４ａとチタンシリサイド４ｂとの２層構造の第２層電極が形成される。
【００６６】
この後、図６（ｄ）に示すように、減圧ＣＶＤ法により酸化シリコン膜８を形成する。
【００６７】
さらにこの上層に絶縁膜、遮光膜などを形成して、図１に示したような固体撮像素子を得る。
【００６８】
この方法によれば、第２層多結晶シリコン膜の表面をエッチングして、絶縁膜７の上端よりも十分に低くなるようにしているため、前記第１の実施の形態による効果に加え、シリサイド化に際して、せり上がり現象が生じても、耐圧不良や短絡が生じることはない。従ってより信頼性の高い固体撮像素子を得ることが可能となる。
【００６９】
また前記図６（ａ）の工程で第２層多結晶シリコン膜４ａの表面をエッチングし絶縁膜７のエッジに比べて十分に低くなるようにしているため、隣接配線との短絡を防ぐことができる上、上層に形成される絶縁膜の段差被覆性が良好となり、さらなる信頼性の向上をはかることが可能となる。
【００７０】
なお、前記実施の形態では多結晶シリコン膜上に金属シリサイドを形成した例について説明したが、多結晶シリコン膜に代えてアモルファスシリコン膜を用いてもよく、金属シリサイドを形成しうるようなシリコン系導電性膜であればよい。
【００７１】
【発明の効果】
以上説明してきたように、また本発明によれば、低抵抗で信頼性の高い電荷転送電極をもつ固体撮像素子を提供することが可能となる。
【００７２】
また、配線配線抵抗が小さく、高速転送の可能な低消費電力の固体撮像素子を提供することが可能となる。
【００７３】
また、本発明によれば、電荷転送電極が２層電極構造をもつ固体撮像素子において、段差の影響を受けやすい上層側の第２層電極により低抵抗の金属シリサイドを用いることにより、薄膜化をはかることができ、また複数回の加熱工程を経る必要のある下層側の第１層電極に熱凝集の少ない金属シリサイドを用いることにより、フォトリソ工程での合わせずれやメタル材料特有の表面反射によるハレーションなどの影響を受けることなく電極の低抵抗化をはかることができる。
【００７４】
また、本発明の方法によれば、下地による段差の影響を受けやすい第２層電極の形成においても、薄く形成することができるためより確実に自己整合的に低抵抗層を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の固体撮像素子を示す図である。
【図２】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図３】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図４】本発明の第２の実施の形態の固体撮像素子の製造工程を示す図である。
【図５】本発明の第３の実施の形態の固体撮像素子の製造工程の一部を示す図である。
【図６】本発明の第４の実施の形態の固体撮像素子の製造工程の一部を示す図である。
【符号の説明】
１　シリコン基板
２　ゲート酸化膜
３　第１層電極
３ａ　第１層多結晶シリコン膜
３ｂ　タングステンシリサイド膜
４　第２層電極
４ａ　第２層多結晶シリコン膜
４ｂ　チタンシリサイド膜
５　酸化シリコン膜
６　酸化シリコン膜
【図１】
2004095651.tif 000003
【図２】
2004095651.tif 000004
【図３】
2004095651.tif 000005
【図４】
2004095651.tif 000006
【図５】
2004095651.tif 000007
【図６】
2004095651.tif 000008