(57)【要約】【課題】本発明は並列信号のパラレル数を増やした場合にクロック信号の周波数を変更することなくアイドルカラムの存在しないインターフレームギャップにアイドルカラムを形成することが可能なフレーム信号処理方法及びフレーム信号処理装置を提供することを目的とする。【解決手段】フレーム信号がＭレーンに割り当てられた並列バイト列として現れる場合にこの信号を処理してＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理方法において、Ｋレーンの全てに同時にアイドルバイトが現れるアイドルカラムを各インターフレームギャップに所定数以上形成するために、伝送すべき有効なデータが含まれている各データフレームのバイト数を調整するとともにデータフレームのバイト数の変化に合わせて各インターフレームギャップに含まれるアイドルバイトの数を調整しフレーム信号全体の伝送レートを一定に維持する。【選択図】      図１
2004228906.tif 000002
【特許請求の範囲】
【請求項１】
互いに隣接するデータフレームの間にインターフレームギャップが配置され、インターフレームギャップが複数のアイドルバイトで構成されるフレーム信号が、Ｍ個の複数の伝送チャネルを表すＭレーンに割り当てられた並列バイト列として現れる場合に、前記フレーム信号を処理してＭよりも大きいＫ個の伝送チャネルに割り当てられるＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理方法において、
Ｋレーンの全てに同時にアイドルバイトが現れるアイドルカラムを各インターフレームギャップに所定数以上形成するために、伝送すべき有効なデータが含まれている各データフレームのバイト数を調整するとともに、前記データフレームのバイト数の変化に合わせて各インターフレームギャップに含まれるアイドルバイトの数を調整し、フレーム信号全体の伝送レートを一定に維持する
ことを特徴とするフレーム信号処理方法。
【請求項２】
請求項１のフレーム信号処理方法において、伝送路の状態を反映した伝送品質信号を入力し、前記伝送品質信号の状態に応じて出力側で使用する伝送チャネル数Ｋを切り替えるとともに、各データフレームのバイト数を制限することを特徴とするフレーム信号処理方法。
【請求項３】
請求項２のフレーム信号処理方法において、フレーム信号によって伝送される有効なデータの伝送速度を表す実効レートＢｒｅｆｆを次式に従って計算し、求められた実効レートＢｒｅｆｆに従って各データフレームのバイト数を制限する
Ｂｒｅｆｆ＝Ｂｒ×（ＩＮ＋最小フレーム長）／（ＩＤＫ＋最小フレーム長）
Ｂｒ：フレーム信号全体の伝送速度を表すトータル伝送レート
ＩＤＫ：インターフレームギャップに必要とされるアイドルバイト数
ＩＮ：インターフレームギャップにおけるアイドルバイト数の最小値
ＩＮ≦ＩＤＫ
ことを特徴とするフレーム信号処理方法。
【請求項４】
互いに隣接するデータフレームの間にインターフレームギャップが配置され、インターフレームギャップが複数のアイドルバイトで構成されるフレーム信号が、Ｍ個の複数の伝送チャネルを表すＭレーンに割り当てられた並列バイト列として現れる場合に、前記フレーム信号を処理してＭよりも大きいＫ個の伝送チャネルに割り当てられるＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理装置において、
並列バイト数がＭのフレーム信号を入力して並列バイト数がＫのフレーム信号に並び替えるとともに、出力側の並列バイト数Ｋが互いに異なる複数の信号配列変換手段と、
伝送路の状態を反映した伝送品質信号を入力し、その状態を反映したパラレル数信号及び帯域制限信号を生成する伝送制御手段と、
前記複数の信号配列変換手段の１つを前記パラレル数信号に従って選択するパラレル数選択手段と、
伝送すべき有効なデータが含まれている各データフレームのバイト数を前記帯域制限信号に従って調整するとともに、前記データフレームのバイト数の変化に合わせて各インターフレームギャップに含まれるアイドルバイトの数を調整し、フレーム信号全体の伝送レートを一定に維持する実効レート制御手段と
を設けたことを特徴とするフレーム信号処理装置。
【請求項５】
互いに隣接するデータフレームの間にインターフレームギャップが配置され、インターフレームギャップが複数のアイドルバイトで構成されるフレーム信号が、Ｍ個の複数の伝送チャネルを表すＭレーンに割り当てられた並列バイト列として現れる場合に、前記フレーム信号を処理してＭよりも大きいＫ個の伝送チャネルに割り当てられるＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理装置において、
並列バイト数がＸのフレーム信号を入力して並列バイト数がＹのフレーム信号に並び替える複数の信号配列変換手段を直列に接続するとともに、
伝送すべき有効なデータが含まれている各データフレームのバイト数を所定の帯域制限信号に従って調整するとともに、前記データフレームのバイト数の変化に合わせて各インターフレームギャップに含まれるアイドルバイトの数を調整し、フレーム信号全体の伝送レートを一定に維持する実効レート制御手段を設け、前記複数の信号配列変換手段がそれぞれ出力する複数のフレーム信号の中で並列バイト数Ｙが最大のフレーム信号に必要とされるインターフレームギャップのアイドルバイト数に従って、前記実効レート制御手段に与える帯域制限信号の値を定めた
ことを特徴とするフレーム信号処理装置。
【請求項６】
互いに隣接するデータフレームの間にインターフレームギャップが配置され、インターフレームギャップが複数のアイドルバイトで構成されるフレーム信号が、Ｍ個の複数の伝送チャネルを表すＭレーンに割り当てられた並列バイト列として現れる場合に、前記フレーム信号を処理してＭよりも大きいＫ個の伝送チャネルに割り当てられるＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理装置において、
並列バイト数がＸのフレーム信号を入力して並列バイト数がＹのフレーム信号に並び替える複数の信号配列変換部を直列に接続するとともに、
前記複数の信号配列変換部のそれぞれには、並列バイト数がＭのフレーム信号を入力して並列バイト数がＫのフレーム信号に並び替えるとともに、出力側の並列バイト数Ｋが互いに異なる複数の信号配列変換手段と、伝送路の状態を反映した伝送品質信号を入力し、その状態を反映したパラレル数信号及び帯域制限信号を生成する伝送制御手段と、前記複数の信号配列変換手段の１つを前記パラレル数信号に従って選択するパラレル数選択手段とを設け、
伝送すべき有効なデータが含まれている各データフレームのバイト数を前記帯域制限信号に従って調整するとともに、前記データフレームのバイト数の変化に合わせて各インターフレームギャップに含まれるアイドルバイトの数を調整し、フレーム信号全体の伝送レートを一定に維持する実効レート制御手段を設け、
前記複数の信号配列変換部がそれぞれ出力する複数のフレーム信号の中で並列バイト数Ｙが最大のフレーム信号に必要とされるインターフレームギャップのアイドルバイト数に従って、前記実効レート制御手段に与える帯域制限信号の値を定めた
ことを特徴とするフレーム信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高速のデータを所定フレームを用いて伝送する場合に利用されるフレーム信号処理方法に関する。
【０００２】
【従来の技術】
高速のＥｔｈｅｒｎｅｔ（登録商標：以下、標準規格ネットワークと記載）に関する従来技術は、非特許文献１に開示されている。
非特許文献１に示されているように、１０ギガビット／秒の高速データを伝送する標準規格ネットワークにおいては、４つの通信チャネルを同時に利用し、各チャネルに対応する４つのレーンにそれぞれデータ信号を割り当てて４つの信号を並行して処理している。従って、１レーン当たりのデータのビットレートは１／４に低下する。
【０００３】
高速の信号を処理する回路においては、回路の消費電力の増大が避けられない。従って、中継装置などにおいて回路の消費電力を抑制するためには、回路中で扱うデータのビットレートを下げるのが望ましい。
使用するレーン数を増やすことにより、１レーン当たりのデータ速度を更に下げることができる。例えば、データの並びを変換し、４レーンの信号を８レーンに変換すれば１レーン当たりのデータのビットレートは更に１／２に低下する。
【０００４】
１レーン当たりのデータ速度を下げるために、図６の例では、Ｍレーンに割り当てられた並列信号を入力して、Ｋ個のレーンに割り当てられた並列信号を出力する場合（Ｍ＜Ｋ）を想定している。このような変換により、１レーン当たりの信号のビットレートを下げることができる。
データを処理する場合には、通常は１バイト毎に処理されるので、図中ではデータは１バイト毎に区切って表してある。全レーンにまたがる図中縦方向の各列はカラムと呼ばれている。
【０００５】
実際に伝送される信号は、所定のデータフレームを構成しており、互いに隣接する２つのデータフレームの間にはインターフレームギャップ（ＩＦＧ）が配置される。インターフレームギャップは、予め定められたアイドルバイト（Ｉ）で構成される。
また、データフレームの先頭位置には予め定められた信号（Ｓ）が配置され、データフレームの最後尾には予め定められた信号（Ｔ）が配置される。データフレームの本体を表す各データは（ｄ）で表されている。
【０００６】
インターフレームギャップの長さ、すなわち連続するアイドルバイト（Ｉ）のバイト数については、最小バイト数が規定されている。
例えば、１０ギガビット標準規格ネットワークのＸＧＭＩＩの信号は４レーンを使用する４パラレル信号（Ｍ＝４）であり、ビットレートは３１２．５Ｍｂ／ｓである。この４パラレル信号を８レーンを使用する８パラレル信号（Ｋ＝８）に変換すると、変換後のビットレートは次のようになる。
【０００７】
３１２．５（Ｍｂ／ｓ）×４／８＝１５６．２５（Ｍｂ／ｓ）
つまり、この変換によりビットレートを１／２に低速化できる。元の信号のビットレートをＢｒとすると、変換後のビットレートＢｏｕｔは一般に次式で表される。
Ｂｏｕｔ＝Ｂｒ×Ｍ／Ｋ
このように、扱う信号のパラレル数をＭからＫに増やすように変換すれば、信号のビットレートが低下するため、その信号を処理する回路の消費電力を抑制できる。しかも、低速化により回路を安価なデバイスを用いて構成できるので、伝送装置のコスト削減が可能になる。
【０００８】
図６の例では、レーン（０），レーン（１），レーン（２），・・・，レーン（Ｋ−１）の順番にデータを並べてある。レーン（０）が先頭レーン、すなわち基準レーンである。
【非特許文献１】
「１０ギガビットＥｔｈｅｒｎｅｔ  教科書」，Ｐ１６９，石田修，瀬戸康一郎  監修（ＩＤＧジャパン），２００２年４月２０日発行。
【０００９】
【発明が解決しようとする課題】
ところで、１０ギガビット／秒の高速データを伝送する標準規格ネットワークのようにＭ個の複数レーンに展開されたパラレル信号をＭ個の伝送チャネルを同時に利用して伝送する場合には、各レーン間の伝送遅延のばらつきにより、受信される信号のタイミングにレーン間でずれが発生する可能性がある。
【００１０】
このようなレーン間の信号タイミングのずれ（スキュー）を補正するために、従来より伝送される信号のインターフレームギャップに存在するアイドルカラムに着目し、アイドルカラムが到着するたびにレーン間のアイドルバイトのタイミングのずれを検出し、それの補正を行っている。アイドルカラムとは、全てのレーンの信号がアイドルバイトで構成されているカラムのことである。
【００１１】
しかしながら、回路の消費電力の抑制などのために伝送する信号の配列を変換し、信号のパラレル数（使用するレーン数）をＭからＫに増やした場合、アイドルカラムが存在しないインターフレームギャップが現れる可能性がある。実際には、パラレル数を変換する前の入力信号におけるアイドルバイト数の最小値が（２Ｋ−２）以下の場合に、アイドルカラムが存在しないインターフレームギャップが現れる。
【００１２】
アイドルカラムが存在しないインターフレームギャップが存在する場合には、レーン間の信号タイミングのずれを補正できる機会が減ることになる。これを防ぐためには、信号のパラレル数をＭからＫに増やした後でも各インターフレームギャップにアイドルカラムが存在することを保証する必要がある。
信号のパラレル数をＭからＫに増やした後で各インターフレームギャップにアイドルカラムが存在することを保証する手段としては、各インターフレームギャップに新たなアイドルバイトを挿入することが考えられる。しかし、新たなアイドルバイトを挿入すると信号全体の単位時間あたりの情報量（トータルの伝送レート）が増えることになるので、信号の同期をとるためのクロック信号の周波数を変更しなければならないという問題がある。
【００１３】
本発明は、並列信号のパラレル数を増やした場合に、クロック信号の周波数を変更することなくアイドルカラムの存在しないインターフレームギャップにアイドルカラムを形成することが可能なフレーム信号処理方法及びフレーム信号処理装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１は、互いに隣接するデータフレームの間にインターフレームギャップが配置され、インターフレームギャップが複数のアイドルバイトで構成されるフレーム信号が、Ｍ個の複数の伝送チャネルを表すＭレーンに割り当てられた並列バイト列として現れる場合に、前記フレーム信号を処理してＭよりも大きいＫ個の伝送チャネルに割り当てられるＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理方法において、Ｋレーンの全てに同時にアイドルバイトが現れるアイドルカラムを各インターフレームギャップに所定数以上形成するために、伝送すべき有効なデータが含まれている各データフレームのバイト数を調整するとともに、前記データフレームのバイト数の変化に合わせて各インターフレームギャップに含まれるアイドルバイトの数を調整し、フレーム信号全体の伝送レートを一定に維持することを特徴とする。
【００１５】
請求項１においては、各データフレームに含まれている有効なデータのバイト数を減らして代わりにアイドルバイトを配置することができる。従って、フレーム信号全体の単位時間当たりのビット数を変更することなく、インターフレームギャップに含まれるアイドルバイト数を増やすことができ、インターフレームギャップにアイドルカラムを形成することができる。しかも、クロック信号の周波数を変更する必要がない。
【００１６】
請求項２は、請求項１のフレーム信号処理方法において、伝送路の状態を反映した伝送品質信号を入力し、前記伝送品質信号の状態に応じて出力側で使用する伝送チャネル数Ｋを切り替えるとともに、各データフレームのバイト数を制限することを特徴とする。
【００１７】
例えば、伝送品質（信号対雑音比：Ｓ／Ｎなど）が悪い時には、ビットレートを下げることにより伝送品質を改善することができる。また、フレーム信号のパラレル数すなわち使用する伝送チャネル数Ｋを増やせば、ビットレートを下げることが可能になる。
請求項２においては、伝送品質信号の状態に応じて出力側で使用する伝送チャネル数Ｋを切り替えるので、伝送品質の低下を抑制できる。また、フレーム信号のパラレル数を増やすとアイドルカラムの存在しないインターフレームギャップが形成される可能性がある。しかし、伝送品質信号の状態に応じて各データフレームのバイト数を制限するので、フレーム信号のパラレル数を増やす場合にはインターフレームギャップに含まれるアイドルバイトの数を増やすことができ、アイドルカラムの存在しないインターフレームギャップが形成されるのを防止できる。
【００１８】
請求項３は、請求項２のフレーム信号処理方法において、フレーム信号によって伝送される有効なデータの伝送速度を表す実効レートＢｒｅｆｆを次式に従って計算し、求められた実効レートＢｒｅｆｆに従って各データフレームのバイト数を制限する
Ｂｒｅｆｆ＝Ｂｒ×（ＩＮ＋最小フレーム長）／（ＩＤＫ＋最小フレーム長）
Ｂｒ：フレーム信号全体の伝送速度を表すトータル伝送レート
ＩＤＫ：インターフレームギャップに必要とされるアイドルバイト数
ＩＮ：インターフレームギャップにおけるアイドルバイト数の最小値
ＩＮ≦ＩＤＫ
ことを特徴とする。
【００１９】
請求項３により求めた実効レートＢｒｅｆｆに従って、各データフレームに含まれている有効なデータのバイト数を調整し、データの存在しない位置にはアイドルバイトを配置することにより、アイドルカラムの存在しないインターフレームギャップが形成されるのを防止できる。
【００２０】
請求項４は、互いに隣接するデータフレームの間にインターフレームギャップが配置され、インターフレームギャップが複数のアイドルバイトで構成されるフレーム信号が、Ｍ個の複数の伝送チャネルを表すＭレーンに割り当てられた並列バイト列として現れる場合に、前記フレーム信号を処理してＭよりも大きいＫ個の伝送チャネルに割り当てられるＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理装置において、並列バイト数がＭのフレーム信号を入力して並列バイト数がＫのフレーム信号に並び替えるとともに、出力側の並列バイト数Ｋが互いに異なる複数の信号配列変換手段と、伝送路の状態を反映した伝送品質信号を入力し、その状態を反映したパラレル数信号及び帯域制限信号を生成する伝送制御手段と、前記複数の信号配列変換手段の１つを前記パラレル数信号に従って選択するパラレル数選択手段と、伝送すべき有効なデータが含まれている各データフレームのバイト数を前記帯域制限信号に従って調整するとともに、前記データフレームのバイト数の変化に合わせて各インターフレームギャップに含まれるアイドルバイトの数を調整し、フレーム信号全体の伝送レートを一定に維持する実効レート制御手段とを設けたことを特徴とする。
【００２１】
請求項４においては、請求項１と同様に、フレーム信号全体の単位時間当たりのビット数を変更することなく、インターフレームギャップに含まれるアイドルバイト数を増やすことができ、インターフレームギャップにアイドルカラムを形成することができる。しかも、クロック信号の周波数を変更する必要がない。
請求項５は、互いに隣接するデータフレームの間にインターフレームギャップが配置され、インターフレームギャップが複数のアイドルバイトで構成されるフレーム信号が、Ｍ個の複数の伝送チャネルを表すＭレーンに割り当てられた並列バイト列として現れる場合に、前記フレーム信号を処理してＭよりも大きいＫ個の伝送チャネルに割り当てられるＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理装置において、並列バイト数がＸのフレーム信号を入力して並列バイト数がＹのフレーム信号に並び替える複数の信号配列変換手段を直列に接続するとともに、伝送すべき有効なデータが含まれている各データフレームのバイト数を所定の帯域制限信号に従って調整するとともに、前記データフレームのバイト数の変化に合わせて各インターフレームギャップに含まれるアイドルバイトの数を調整し、フレーム信号全体の伝送レートを一定に維持する実効レート制御手段を設け、前記複数の信号配列変換手段がそれぞれ出力する複数のフレーム信号の中で並列バイト数Ｙが最大のフレーム信号に必要とされるインターフレームギャップのアイドルバイト数に従って、前記実効レート制御手段に与える帯域制限信号の値を定めたことを特徴とする。
【００２２】
請求項５においては、フレーム信号のパラレル数の変換を行う信号配列変換手段を複数設けてそれらを直列に接続した場合に、パラレル数が最大のフレーム信号のパラレル数に合わせて帯域制限信号の値を定めるので、全ての信号配列変換手段の位置で、アイドルカラムの存在しないインターフレームギャップが形成されるのを防止できる。
【００２３】
請求項６は、互いに隣接するデータフレームの間にインターフレームギャップが配置され、インターフレームギャップが複数のアイドルバイトで構成されるフレーム信号が、Ｍ個の複数の伝送チャネルを表すＭレーンに割り当てられた並列バイト列として現れる場合に、前記フレーム信号を処理してＭよりも大きいＫ個の伝送チャネルに割り当てられるＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理装置において、並列バイト数がＸのフレーム信号を入力して並列バイト数がＹのフレーム信号に並び替える複数の信号配列変換部を直列に接続するとともに、前記複数の信号配列変換部のそれぞれには、並列バイト数がＭのフレーム信号を入力して並列バイト数がＫのフレーム信号に並び替えるとともに、出力側の並列バイト数Ｋが互いに異なる複数の信号配列変換手段と、伝送路の状態を反映した伝送品質信号を入力し、その状態を反映したパラレル数信号及び帯域制限信号を生成する伝送制御手段と、前記複数の信号配列変換手段の１つを前記パラレル数信号に従って選択するパラレル数選択手段とを設け、伝送すべき有効なデータが含まれている各データフレームのバイト数を前記帯域制限信号に従って調整するとともに、前記データフレームのバイト数の変化に合わせて各インターフレームギャップに含まれるアイドルバイトの数を調整し、フレーム信号全体の伝送レートを一定に維持する実効レート制御手段を設け、前記複数の信号配列変換部がそれぞれ出力する複数のフレーム信号の中で並列バイト数Ｙが最大のフレーム信号に必要とされるインターフレームギャップのアイドルバイト数に従って、前記実効レート制御手段に与える帯域制限信号の値を定めたことを特徴とする。
【００２４】
請求項６においては、伝送品質信号の状態に応じて出力側で使用する伝送チャネル数Ｋを切り替えるので、伝送品質の低下を抑制できる。また、フレーム信号のパラレル数を増やすとアイドルカラムの存在しないインターフレームギャップが形成される可能性がある。しかし、伝送品質信号の状態に応じて各データフレームのバイト数を制限するので、フレーム信号のパラレル数を増やす場合にはインターフレームギャップに含まれるアイドルバイトの数を増やすことができ、アイドルカラムの存在しないインターフレームギャップが形成されるのを防止できる。
【００２５】
また、請求項６では複数の信号配列変換部がそれぞれ出力する複数のフレーム信号の中で並列バイト数が最大のフレーム信号に従って、前記実効レート制御手段に与える帯域制限信号の値を定めるので、全ての信号配列変換部の位置で、アイドルカラムの存在しないインターフレームギャップが形成されるのを防止できる。
【００２６】
【発明の実施の形態】
（第１の実施の形態）
本発明のフレーム信号処理方法及びフレーム信号処理装置の１つの実施の形態について、図１，図５及び図６を参照して説明する。この形態は、請求項１〜請求項４に相当する。
【００２７】
図１はフレーム信号処理装置の構成（１）を示すブロック図である。図５はフレーム信号生成部の動作例を示すタイムチャートである。図６はフレーム信号の構成及び配列の変換例を示すタイムチャートである。
この形態では、請求項４の信号配列変換手段，伝送制御手段，パラレル数選択手段及び実効レート制御手段は、それぞれパラレル数変換回路２１，パラレル数切替回路２３（帯域算出回路２４），セレクタ回路２２及び実効レート制御回路１３に対応する。
【００２８】
この例では、図６に示すような構成のフレーム信号を伝送する場合を想定している。このフレーム信号によって伝送されるデータは、データフレームに含まれている。また、互いに隣接する２つのデータフレームの間にはインターフレームギャップ（ＩＦＧ）が配置されている。インターフレームギャップは、予め定められたアイドルバイト（Ｉ）で構成されている。
【００２９】
また、データフレームの先頭位置には予め定められた信号（Ｓ）が配置され、データフレームの最後尾には予め定められた信号（Ｔ）が配置される。データフレームの本体を表す各データは（ｄ）で表されている。
インターフレームギャップの長さ、すなわち連続するアイドルバイト（Ｉ）のバイト数については、最小バイト数が規定されている。
【００３０】
この形態では、ビットレートを下げるために、１０ギガビット標準規格ネットワークのＸＧＭＩＩの信号のように複数の伝送チャネルを同時に利用してフレーム信号を伝送する場合を想定している。
ＸＧＭＩＩの規格では、同時に４レーンを使用する４パラレル信号としてフレーム信号を伝送する。しかし、回路の消費電力を低減するためには１レーン当たりのデータ速度を更に下げるのが望ましい。
【００３１】
そこで、図６の例では、Ｍレーンに割り当てられた並列のフレーム信号を入力して、Ｋ個のレーンに割り当てられた並列のフレーム信号を出力する場合（Ｍ＜Ｋ）を想定している。
なお、データを処理する場合には、通常は１バイト毎に処理されるので、図中ではデータは１バイト毎に区切って表してある。全レーンにまたがる図中縦方向の各列はカラムと呼ばれている。
【００３２】
また、同じカラムの全レーンにアイドルバイト（Ｉ）が現れるカラムはアイドルカラムと呼ばれる。例えば、図６においてデータ配列変換前のフレーム信号のインターフレームギャップＩＦＧ（２）には、１つのアイドルカラムが形成されている。
しかし、使用するレーン数をＭからＫに増やすためにデータ配列の変換を行った後のフレーム信号においては、インターフレームギャップＩＦＧ（２）にアイドルカラムが１つも存在していない。
【００３３】
このように、アイドルカラムが存在しないインターフレームギャップにおいては、フレーム信号に対してスキューの修正などの処理を行うことができない。従って、フレーム信号のデータ配列を変換して信号のパラレル数をＭからＫに増やす場合には、インターフレームギャップに含まれるアイドルバイト（Ｉ）の数を増やしてアイドルカラムを形成する必要がある。
【００３４】
しかし、フレーム信号の中に新たなアイドルバイト（Ｉ）を挿入すると単位時間当たりのビット数が増えるので、それに合わせてクロック信号の周波数を変更しなければならない。
図１に示すフレーム信号処理装置においては、クロック信号の周波数を変更することなく、インターフレームギャップにアイドルカラムを形成することができる。
【００３５】
図１に示すフレーム信号処理装置は、フレーム信号生成部１０，信号配列変換部２０及びタイミング調整・スキュー修正装置３０を備えている。
フレーム信号生成部１０は、予め保持しているデータに基づいて図５に示すようなフレーム信号（データ配列変換前の信号）を生成する。フレーム信号生成部１０が出力するフレーム信号ＦＬＭ１のパラレル数はＭである。
【００３６】
信号配列変換部２０は、フレーム信号生成部１０から入力されるフレーム信号のデータ配列を変換し、パラレル数がＫのフレーム信号ＦＬＭ２を出力する。この例では、フレーム信号ＦＬＭ２のパラレル数Ｋを切り替えることができる。
タイミング調整・スキュー修正装置３０は、信号配列変換部２０が出力するフレーム信号ＦＬＭ２を入力してタイミングの調整やスキューの修正を行う。この処理は、フレーム信号ＦＬＭ２に含まれているインターフレームギャップの中のアイドルカラムに対して実行される。タイミング調整・スキュー修正装置３０の処理の結果はフレーム信号ＦＬＭ３として出力される。
【００３７】
また、信号配列変換部２０の入力には、外部から伝送品質信号ＬＮＣＯＮが印加される。この伝送品質信号ＬＮＣＯＮは、伝送路の状態などを反映した信号であり、例えばフレーム信号ＦＬＭ３のＳ／Ｎ（信号対雑音比）を利用することができる。
図１に示すように、信号配列変換部２０にはｎ個のパラレル数変換回路２１（１）〜２１（ｎ），セレクタ回路２２，パラレル数切替回路２３及び帯域算出回路２４が備わっている。
【００３８】
ｎ個のパラレル数変換回路２１（１）〜２１（ｎ）は、いずれもフレーム信号のデータ配列を図６のように変換し、信号のパラレル数を変換するものである。しかし、変換後のパラレル数Ｋは互いに異なっている。
すなわち、パラレル数変換回路２１（１）の出力における信号のパラレル数はｋ１であり、パラレル数変換回路２１（２）の出力における信号のパラレル数はｋ２であり、パラレル数変換回路２１（ｎ）の出力における信号のパラレル数はｋｎである。
【００３９】
フレーム信号生成部１０が出力するフレーム信号ＦＬＭ１は、ｎ個のパラレル数変換回路２１（１）〜２１（ｎ）の入力に共通に入力される。これらのパラレル数変換回路２１（１）〜２１（ｎ）は、入力されるフレーム信号ＦＬＭ１のデータ配列を変換し、変換後のフレーム信号をそれぞれ出力する。
セレクタ回路２２は、ｎ個のパラレル数変換回路２１（１）〜２１（ｎ）がそれぞれ出力するｎ組のフレーム信号の中から１組のフレーム信号を選択しフレーム信号ＦＬＭ２として出力する。この選択は、パラレル数切替回路２３が出力する制御信号ＰＣＮＴに従って行う。
【００４０】
パラレル数切替回路２３は、伝送品質信号ＬＮＣＯＮの値に基づいてフレーム信号ＦＬＭ２のパラレル数Ｋを決定し、決定したパラレル数Ｋに対応する値を制御信号ＰＣＮＴとして出力する。
例えば、伝送品質が低下している時には、伝送するフレーム信号のパラレル数Ｋを増やすことにより、１レーン当たりのビットレートを下げることができるので、伝送品質を改善することができる。
【００４１】
帯域算出回路２４は、伝送品質信号ＬＮＣＯＮの値に基づいて帯域制限制御信号ＢＲＣＮＴを生成する。この帯域制限制御信号ＢＲＣＮＴは、フレーム信号の実効レートを制限するための信号である。実効レートとは、フレーム信号の中に含まれているデータフレームだけを有効なデータと見なした場合の伝送速度（ビット／秒）のことである。
【００４２】
例えば、フレーム信号全体に着目した伝送速度（ビット／秒）が一定であっても、フレーム信号を構成するデータフレームの長さ（バイト数）とインターフレームギャップの長さ（アイドルバイト数）との比率が変われば実効レートが変化する。
伝送品質の違いに対応してフレーム信号ＦＬＭ２のパラレル数Ｋを変更すると、フレーム信号ＦＬＭ２の各インターフレームギャップにアイドルカラムを形成するために必要なアイドルバイトの数（インターフレームギャップの長さ）も変化する。
【００４３】
そこで、帯域算出回路２４はアイドルカラムを形成するために必要な実効レートに相当する帯域制限値を計算し、その結果を帯域制限制御信号ＢＲＣＮＴとして出力する。
実際には、アイドルカラムを形成するために必要な実効レートＢｒｅｆｆは次式により求めることができる。
【００４４】
Ｂｒｅｆｆ＝Ｂｒ×（ＩＮ＋最小フレーム長）／（ＩＤＫ＋最小フレーム長）
Ｂｒ：フレーム信号全体の伝送速度を表すトータル伝送レート
ＩＤＫ：インターフレームギャップに必要とされるアイドルバイト数
ＩＮ：インターフレームギャップにおけるアイドルバイト数の最小値
ＩＮ≦ＩＤＫ
一方、フレーム信号生成部１０はバッファメモリ１１，クロック生成回路１２，実効レート制御回路１３，セレクタ回路１４及びアイドルバイト発生回路１５を備えている。
【００４５】
バッファメモリ１１は、伝送すべき情報、すなわちフレーム信号の各データフレームの内容（ｄ，Ｓ，Ｔを含む）に相当するデータを保持している。フレーム信号を生成する場合には、バッファメモリ１１に保持されているデータをクロック生成回路１２が出力するクロック信号ＣＬＫ１に同期して順次に読み出して、パラレル数がＭのデータＤＡＴＡ及びクロック信号ＣＬＫ２をバッファメモリ１１から出力する。
【００４６】
バッファメモリ１１からの信号出力のオンオフは、実効レート制御回路１３の出力する制御信号ＳＢＣＮＴによって制御される。
アイドルバイト発生回路１５は、予め定めたアイドルバイト（Ｉ）の信号ＩＤＬＥを出力する。
セレクタ回路１４は、実効レート制御回路１３の出力する制御信号ＳＢＣＮＴによって制御され、バッファメモリ１１が出力するデータＤＡＴＡとアイドルバイト発生回路１５が出力するアイドルバイトの信号ＩＤＬＥとの何れか一方を選択し、フレーム信号ＦＬＭ１として出力する。
【００４７】
実際には、バッファメモリ１１からの信号出力が停止するとセレクタ回路１４はアイドルバイトの信号ＩＤＬＥを選択してフレーム信号ＦＬＭ１として出力し、バッファメモリ１１が信号を出力する時には、そのデータＤＡＴＡを選択してフレーム信号ＦＬＭ１として出力する。
実効レート制御回路１３は、信号配列変換部２０から入力される帯域制限制御信号ＢＲＣＮＴに従って制御信号ＳＢＣＮＴを出力し、バッファメモリ１１からの信号出力及びセレクタ回路１４の選択状態を制御する。
【００４８】
実際には、セレクタ回路１４から出力されるフレーム信号ＦＬＭ１を構成するデータフレーム（ＤＡＴＡに相当する）の長さとインターフレームギャップ（ＩＤＬＥに相当する）の長さとの比率が前述の実効レートＢｒｅｆｆを満足するように制御信号ＳＢＣＮＴの状態を制御する。
すなわち、制御信号ＳＢＣＮＴに従ってフレーム信号ＦＬＭ１におけるデータフレームの長さとインターフレームギャップの長さとの比率が調整されるので、フレーム信号ＦＬＭ１のクロックの周波数を変更することなく、インターフレームギャップに含まれるアイドルバイトの数を増減することができる。
【００４９】
従って、データ配列変換後のパラレル数がＫのフレーム信号ＦＬＭ２においてアイドルカラムが存在しないインターフレームギャップが形成される可能性がある場合には、フレーム信号生成部１０における処理によってインターフレームギャップに含まれるアイドルバイトの数を増やし、全てのインターフレームギャップにアイドルカラムを形成することが可能になる。
【００５０】
例えば、図６の例ではデータ配列変換後のインターフレームギャップＩＦＧ（２）にアイドルカラムが存在しないが、図５に示すようにデータフレームの帯域を制限し代わりにインターフレームギャップＩＦＧ（２）の長さを長くすることにより、データ配列変換後のインターフレームギャップＩＦＧ（２）（図示せず）にもアイドルカラムを形成できる。
【００５１】
（第２の実施の形態）
本発明のフレーム信号処理方法及びフレーム信号処理装置の１つの実施の形態について図２を参照して説明する。この形態は、請求項５に相当する。図２はフレーム信号処理装置の構成（２）を示すブロック図である。
この形態では、請求項５の信号配列変換手段及び実効レート制御手段は、それぞれパラレル数変換回路４１及びフレーム信号生成部１０に対応する。
【００５２】
この形態は、第１の実施の形態の変形例であり、第１の実施の形態と同じフレーム信号生成部１０を用いている。フレーム信号生成部１０の出力には、複数のパラレル数変換回路４１（１），４１（２），・・・，４１（ｎ）を直列に接続した信号配列変換部４０が接続されている。
各パラレル数変換回路４１（１），４１（２），・・・，４１（ｎ）は、いずれもフレーム信号のデータ配列を並び替えてパラレル数を変更したフレーム信号を出力する。実際には、各パラレル数変換回路４１（１），４１（２），・・・，４１（ｎ）は各々の出力側の伝送路の状態（Ｓ／Ｎなど）に適したパラレル数のフレーム信号が得られるように変換を行う。
【００５３】
従って、各パラレル数変換回路４１（１），４１（２），・・・，４１（ｎ）が出力するフレーム信号ＦＬＭ２（１），ＦＬＭ２（２），・・・，ＦＬＭ２（ｎ）のパラレル数はそれぞれ異なる。
この例では、フレーム信号生成部１０に入力される帯域制限制御信号ＢＲＣＮＴについては、フレーム信号ＦＬＭ２（１），ＦＬＭ２（２），・・・，ＦＬＭ２（ｎ）の中で最大のパラレル数に合わせて予め実効レートを決定してある。
【００５４】
このため、フレーム信号ＦＬＭ２（１），ＦＬＭ２（２），・・・，ＦＬＭ２（ｎ）の全てについて、アイドルカラムの存在しないインターフレームギャップが形成されるのを防止できる。
【００５５】
（第３の実施の形態）
本発明のフレーム信号処理方法及びフレーム信号処理装置の１つの実施の形態について図３及び図４を参照して説明する。この形態は、請求項６に相当する。図３はフレーム信号処理装置の構成（３）を示すブロック図である。図４は信号配列変換部の構成例を示すブロック図である。
【００５６】
この形態では、請求項６の信号配列変換部，信号配列変換手段，伝送制御手段，パラレル数選択手段及び実効レート制御手段は、それぞれ信号配列変換部５０，パラレル数変換回路２１，パラレル数切替回路２３（帯域比較回路２７），セレクタ回路２２及びフレーム信号生成部１０に対応する。
この形態は、第１の実施の形態の変形例であり、第１の実施の形態と同じフレーム信号生成部１０を用いている。フレーム信号生成部１０の出力には、複数の信号配列変換部５０（１），５０（２），・・・，５０（ｎ）が直列に接続されている。
【００５７】
各信号配列変換部５０は、図４に示すように複数のパラレル数変換回路２１（１），２１（２），・・・，２１（ｎ）と、セレクタ回路２２，パラレル数切替回路２３，Ｓ／Ｎ検出回路２５，帯域算出回路２６及び帯域比較回路２７を備えている。パラレル数変換回路２１，セレクタ回路２２及びパラレル数切替回路２３の機能については第１の実施の形態と同じである。
【００５８】
Ｓ／Ｎ検出回路２５は、信号配列変換部５０の入力側のフレーム信号ＦＬＭ（ｉ）を監視してそのＳ／Ｎ（信号対雑音比）を検出する。検出されたＳ／Ｎは伝送品質信号ＬＮＣＯＮ（ｉ）として出力される。
帯域算出回路２６は、Ｓ／Ｎ検出回路２５が出力する伝送品質信号ＬＮＣＯＮ（ｉ）に基づいて、制限すべき実効レートの帯域を算出する。この制限帯域ＢＲ２は、パラレル数変換後のフレーム信号にアイドルカラムの存在しないインターフレームギャップが形成されるのを防止するために必要な値に決定される。
【００５９】
帯域比較回路２７は、この信号配列変換部５０に入力される帯域制限制御信号ＢＲＣＮＴ（ｉ＋１）と帯域算出回路２６が出力する制限帯域ＢＲ２とを比較し、その結果を新たな帯域制限制御信号ＢＲＣＮＴ（ｉ）として出力する。実際には、帯域制限制御信号ＢＲＣＮＴ（ｉ＋１）と制限帯域ＢＲ２とを比較し、帯域が狭い方の信号の値を選択して帯域制限制御信号ＢＲＣＮＴ（ｉ）として出力する。
【００６０】
図３に示すように、直列に接続された信号配列変換部５０（１），５０（２），・・・，５０（ｎ）については、例えば信号配列変換部５０（２）には後方に配置された信号配列変換部５０（２＋１）から出力される伝送品質信号ＬＮＣＯＮ（３）及び帯域制限制御信号ＢＲＣＮＴ（３）が入力され、信号配列変換部５０（２）が生成する伝送品質信号ＬＮＣＯＮ（２）及び帯域制限制御信号ＢＲＣＮＴ（２）は前に配置された信号配列変換部５０（１）に入力される。
【００６１】
従って、伝送品質信号ＬＮＣＯＮ（１）は全ての信号配列変換部５０が処理する信号の中で帯域の最も悪い状態をフレーム信号生成部１０に伝えることになる。つまり、最もパラレル数が大きいフレーム信号を想定して実効レートの制限帯域を決定するので、フレーム信号ＦＬＭ２（１），ＦＬＭ２（２），・・・，ＦＬＭ２（ｎ）の全てについて、アイドルカラムの存在しないインターフレームギャップが形成されるのを防止できる。
【００６２】
【発明の効果】
本発明によれば、フレーム信号のバイトパラレル数をＭからＫに拡張する場合であっても、クロック信号の周波数を変更することなくアイドルカラム数の減少を防ぐことができる。
例えば、帯域制限前の入力信号が１０ギガビット標準規格ネットワークのＸＧＭＩＩと同じフレーム構成（４バイトパラレル信号）の場合に、パラレル数を８に変換して出力する場合を想定する。また、インターフレームギャップにおけるアイドルバイト数の最小値を９とし、出力信号の各インターフレームギャップに最低２カラムのアイドルカラムを形成することを保証する場合を想定する。
【００６３】
従来の方法では、アイドルバイトを新たに挿入するために入力信号のクロック周波数Ｂｒｉｎよりも高いクロック周波数Ｂｒでフレーム信号を出力することになる。クロック周波数Ｂｒｉｎは次のように計算される。
Ｂｒｉｎ＝Ｂｒ・９１／８１
つまり、従来の方法ではこれだけビットレートが上昇するため、回路の消費電力増大や装置の部品コストの増大が生じる。しかし、本発明では単位時間あたりのビット数は変化しないので、出力信号のビットレートも変化することはないので、１０％以上の低速化が可能になる。
【００６４】
なお、本発明は１０ギガビット標準規格ネットワークのシステムだけでなく、超高速信号を伝送するシステムにも適用できる。
【図面の簡単な説明】
【図１】フレーム信号処理装置の構成（１）を示すブロック図である。
【図２】フレーム信号処理装置の構成（２）を示すブロック図である。
【図３】フレーム信号処理装置の構成（３）を示すブロック図である。
【図４】信号配列変換部の構成例を示すブロック図である。
【図５】フレーム信号生成部の動作例を示すタイムチャートである。
【図６】フレーム信号の構成及び配列の変換例を示すタイムチャートである。
【符号の説明】
１０  フレーム信号生成部
１１  バッファメモリ
１２  クロック生成回路
１３  実効レート制御回路
１４  セレクタ回路
１５  アイドルバイト発生回路
２０  信号配列変換部
２１  パラレル数変換回路
２２  セレクタ回路
２３  パラレル数切替回路
２４  帯域算出回路
２５  Ｓ／Ｎ検出回路
２６  帯域算出回路
２７  帯域比較回路
３０  タイミング調整・スキュー修正装置
４０，５０  信号配列変換部
４１  パラレル数変換回路
【図１】
2004228906.tif 000003
【図２】
2004228906.tif 000004
【図３】
2004228906.tif 000005
【図４】
2004228906.tif 000006
【図５】
2004228906.tif 000007
【図６】
2004228906.tif 000008