(57)【要約】【課題】治具の平行度の必要調整量を感応的な外観観察の中で数値化することにより、治具の平行調整を効率化して、品種交換時や生産中の工程管理の際に発生する工数を低減し、生産性を向上することが出来る半導体装置およびその製造方法を提供する。【解決手段】半導体素子形成平面の角部領域に配置する金属突起２２の登頂高さが、その他の領域に配置された金属突起１９〜２１の登頂高さよりも低く形成されている。例えば半導体素子形成平面の角部領域の周辺領域から角部に向かって金属突起１９〜２２の登頂高さが例えば０．５ｕｍ〜１ｕｍ刻みで徐々に低くなる。【選択図】  図１
2004228202.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子形成平面の角部領域に配置する金属突起の高さが、その他の領域に配置された金属突起の高さよりも低いことを特徴とする半導体装置。
【請求項２】
電極パッドに金属突起を形成する半導体素子において、半導体素子形成平面の角部とその周辺の領域以外に位置する金属突起は、金属配線層を含む半導体回路素子の上に形成され、前記半導体素子形成平面の角部及びその周辺に位置する金属突起の下層には、前記半導体回路素子を形成する金属配線の積層された層数が、前記半導体素子形成平面の角部とその周辺の領域以外に積層して形成された金属配線の層数よりも少ない請求項１記載の半導体装置。
【請求項３】
金属突起は、電極パッドに金属突起を形成する半導体素子において、高さにおいて段差を持つことで、一つの電極パッド内に２種類以上の高さを有する請求項１記載の半導体装置。
【請求項４】
一つの金属突起が、金属配線層を含む半導体回路素子の上の箇所と、金属配線層が無く半導体回路素子を形成していない箇所の両方にまたがって形成されている請求項３記載の半導体装置。
【請求項５】
半導体素子形成平面の角部領域の周辺領域から前記角部に向かって前記金属突起の高さが０．５μｍ〜１μｍ刻みで徐々に低くなり、金属突起間の最高と最低の差として３μｍの高さの差異をもつ請求項１記載の半導体装置。
【請求項６】
面内の２種類以上の高さが０．５  μｍ刻みで平面の段差を持つことで徐々に低くなり、一つの電極パッドの面内として３  μｍの高さの差異をもつ請求項３記載の半導体装置。
【請求項７】
請求項１、請求項２、請求項３、請求項４、請求項５または請求項６記載の半導体装置の製造方法であって、半導体素子実装時の治具の平行度調整を、高さの異なる金属突起間の潰れ状態から実施する工程を含む半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、金属突起付電極パッドを持った半導体、およびベアチップ実装に関するものである。
【０００２】
【従来の技術】
液晶ディスプレィに使用されるドライバＩＣは、半導体素子の高密度実装を実現する半導体装置としてテープキャリアパッケージ（以下ＴＣＰ）といったテープベースの超多ピン対応フレキシブルパッケージや、液晶ディスプレィのガラス基材に直接半導体素子を搭載するＣＯＧ（Ｃｈｉｐ・Ｏｎ・Ｇｌａｓｓ）といった実装形態がある。何れも電極パッド上に金属突起を形成して、テープキャリアやガラスといった基板上に形成した配線と接続することで電気的な機能を作用させるものである。
【０００３】
次に、図７を用いて一般的なＴＣＰ構造を、また図８を用いて一般的なＣＯＧ実装の一例を説明する。
【０００４】
図７は一般的なＴＣＰの断面図である（例えば特許文献１参照）。フィルム１は絶縁で可撓の性質を有し、ポリイミドなどの樹脂で形成されたフィルム基材２と、銅などの金属箔で形成された導体リード４とで構成されている。導体リード４において半導体素子５の金属電極９と接続する部分の先端からソルダーレジスト３にいたるまでのソルダーレジスト３に覆われていない領域をインナーリード４ａ、インナーリード４ａより外へフィルム基材２上に延長された導体リード４のうち、外部回路と接続される領域をアウターリード４ｂと呼ぶ。導体リード４には通常めっきが施されている。半導体素子５には、半導体素子５上にある電極パッド８とインナーリード４ａとを接続するために必要な金属突起６が電極パッド８上に形成されている。インナーリード４ａの周辺の領域は半導体素子５の表面保護や半導体装置自身の強度確保のために封止樹脂７で覆われている。
【０００５】
次に、図８は一般的なＣＯＧ（実装後の半導体素子）の平面図である（例えば特許文献２参照）。半導体素子５は電極パッド８に金属突起６を形成しており、一方ガラス基板９にはアルミなどを使用した透明電極１０が形成されている。現在のＣＯＧ実装は半導体素子５とガラス基板９の間にＡＣＦ（異方性導電シート）と呼ばれる導電粒子１２を内在した樹脂フィルム１１を介して圧着され、金属突起６と透明電極１０が導電粒子１２を介して電気的に接続されているものである。
【０００６】
【特許文献１】
特開平１１−１２１６８２号公報（第３ページ、第１図）
【特許文献２】
特開  ２００１−１３４２１０号公報（第２ページ、第１図）
【０００７】
【発明が解決しようとする課題】
ＴＣＰのＩＬＢ工程やＣＯＧ実装のベアチップマウント工程においては、半導体素子５とフィルム１やガラス基板９を重ねて、前記両者を挟みこむようにツール／ステージといった治具１５によって、熱や荷重といったエネルギーを付加することにより金属間結合や圧接やポイント接触などを実現する。半導体素子５は平面的に四角形であることが一般的であるが、長方形であったり、正方形であったりする。液晶ディスプレィでは表示部の面積を最大化するために表示部外周に実装する半導体素子５はマッチ棒のように細長い形状をしている。また、このような特殊な形状の半導体素子５を前述のような方法で基板に実装する際には、使用する治具１５が金属突起６の表面、あるいは半導体素子５の素子形成面と対の裏面に高い精度で均一に当る必要がある。その精度は実装方法により異なるが、一般に半導体素子５の平面内において、１  μｍ〜２μｍの範囲内での平行度が必要になる。
【０００８】
これを実現する為に、実装装置においては、治具１５を平行調整する機構が搭載されていることが通例だが、その調整方法は、実装後の金属突起６の潰れの出来映えを高さ測定することにより数値化したり、金属突起６やポイント接続粒子の潰れ具合の外観を感応的に確認することで微調整をして追い込んでいくものである。このときのデータ測定や、感応的な外観確認を元にした調整は作業工数が多大でトライアンドエラーの要素が多く、品種交換時の工数のロスが大きく、特に少量多品種の生産においては生産性の低下の大きな要因となる。また、生産中の品質確認においても作業工数からくる確認頻度の現実的な限界から必要な確認頻度が設定できない可能性を含んでいる。
【０００９】
したがって、この発明の目的は、上記の課題を解決するために、平行度の必要調整量を感応的な外観観察の中で数値化することにより、治具の平行調整を効率化して、品種交換時や生産中の工程管理の際に発生する工数を低減し、生産性を向上することが出来る半導体装置およびその製造方法を提供するものである。
【００１０】
【課題を解決するための手段】
請求項１記載の半導体装置は、半導体素子形成平面の角部領域に配置する金属突起の高さが、その他の領域に配置された金属突起の高さよりも低いことを特徴とするものである。
【００１１】
請求項１記載の半導体装置によれば、金属突起の高さが例えば連続的にかつ段階的に適量異なることにより、実装後の金属突起の潰れ具合により治具の平行度を外観的な感応状態から数値化することができ、このため治具の平行度の調整を容易に、かつ効率的にすることができ、品質確認を適切な頻度で生産性を損なわずに実施できる。
【００１２】
請求項２記載の半導体装置は、請求項１において、電極パッドに金属突起を形成する半導体素子において、半導体素子形成平面の角部とその周辺の領域以外に位置する金属突起は、金属配線層を含む半導体回路素子の上に形成され、半導体素子形成平面の角部及びその周辺に位置する金属突起の下層には、半導体回路素子を形成する金属配線の積層された層数が、半導体素子形成平面の角部とその周辺の領域以外に積層して形成された金属配線の層数よりも少ないものである。
請求項２記載の半導体装置によれば、請求項１と同様な効果がある。
請求項３記載の半導体装置は、請求項１において、金属突起は、電極パッドに金属突起を形成する半導体素子において、高さにおいて段差を持つことで、一つの電極パッド内に２種類以上の高さを有するものである。
請求項３記載の半導体装置によれば、請求項１と同様な効果がある。
【００１３】
請求項４記載の半導体装置は、請求項３において、一つの金属突起が、金属配線層を含む半導体回路素子の上の箇所と、金属配線層が無く半導体回路素子を形成していない箇所の両方にまたがって形成されているものである。
請求項４記載の半導体装置によれば、請求項１と同様な効果がある。
【００１４】
請求項５記載の半導体装置は、請求項１において、半導体素子形成平面の角部領域の周辺領域から前記角部に向かって前記金属突起の高さが０．５μｍ〜１μｍ刻みで徐々に低くなり、金属突起間の最高と最低の差として３μｍの高さの差異をもつものである。
請求項５記載の半導体装置によれば、請求項１と同様な効果がある。
【００１５】
請求項６記載の半導体装置は、請求項３において、面内の２種類以上の高さが０．５  μｍ刻みで平面の段差を持つことで徐々に低くなり、一つの電極パッドの面内として３  μｍの高さの差異をもつものである。
請求項６記載の半導体装置によれば、請求項１と同様な効果がある。
【００１６】
請求項７記載の半導体装置の製造方法は、請求項１、請求項２、請求項３、請求項４、請求項５または請求項６記載の半導体装置の製造方法であって、半導体素子実装時の治具の平行度調整を高さの異なる金属突起間の潰れ状態から実施する工程を含むものである。
請求項７記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【００１７】
【発明の実施の形態】
以下、本発明による第１の実施の形態について、図１から図３を用いて説明する。
【００１８】
図１は、請求項１記載の本発明による、半導体素子５の表面に形成した金属突起１９〜２２付電極パッドの配置を示すものである。液晶ドライバ用ＩＣを例にとると、半導体素子５の平面形状は、Ｘ辺（短辺）、Ｙ辺（長辺）の比が１：１０〜１：２０程度が一般的であり非常に細長い形状をしている。このため半導体素子５を基板に実装する際に使用する治具の平行調整が容易でなく、例えば半導体素子５のＹ辺が２０ｍｍであるときに治具の垂直度が０．０１度傾くと、金属突起１９〜２２あるいは半導体素子５の裏面に当る当接面がＹ辺の両端で３．５μｍ傾くことになる。請求項１に記載の半導体素子５はＹ辺の両端に高さの異なる金属突起１９〜２２を配置することにより、半導体素子５の実装時の治具の傾きを金属突起１９〜２２の潰れ具合を外観的にみて数値化する。半導体素子５が搭載されているフィルム基板１またはガラス基板９が透明であるため、フィルム基板１またはガラス基板９を通して金属突起１９〜２２を観察する。金属突起１９〜２２の潰れ具合は、半導体素子５をフィルム基板１またはガラス基板９に接続する前の金属突起６の表面状態と、半導体素子５をフィルム基板１またはガラス基板９に接続した後の金属突起６表面状態とを、顕微鏡などで観察して比較することにより確認することができる。例えば電解金めっきで形成された金属突起の表面にはＲ０．５μｍ程度の凹凸ができる。これを光学顕微鏡で観察すると表面がでこぼこしていることによって光の反射率が低下して黒っぽく見える。しかし、表面粗さが極めて小さい治具で金属突起の表面が潰された場合、治具の表面粗さが金属突起の表面に転写され、金属突起の表面粗さが極めて小さくなる。これにより光学顕微鏡で観察した際の光の反射率が高くなり、相対的に光沢が発生する。これにより金属突起６が潰れていることがわかる。
【００１９】
次に、半導体素子と基板との平行度の求め方について説明する。
【００２０】
図２に示す様に、Ｙ辺の最端部に半導体基板面を基準としてａ、次にｂ、次にｃ、次にｄの高さを持つ金属突起２２〜１９を配置する。それぞれの高さの関係は、
金属突起高さａ＜金属突起高さｂ＜金属突起高さｃ＜金属突起高さｄ
であり、金属突起高さａが一番低く、金属突起高さｄが一番高くなっている。このとき例えば各々の高さ差を具体的に
金属突起高さｄ―金属突起高さｃ＝０．５μｍ
金属突起高さｃ―金属突起高さｂ＝０．５μｍ
金属突起高さｂ―金属突起高さａ＝０．５μｍ
と設定する。
【００２１】
図３（ａ）は高さの異なる金属突起１９〜２２を配置した電極パッドに対し治具１５が金属突起１９〜２２を押圧したときの断面状態、図３（ｂ）はその平面状態である。１３は潰れ無金属突起、１４は潰れ有金属突起である。
【００２２】
このように配置することで、例えばＹ辺長が２０ｍｍの半導体素子５を使用した際に、図３（ａ）、（ｂ）に示すように実装後の金属突起１９〜２２の潰れ状態が以下の表のようになったとする。
【００２３】
〔図３における潰れ有無〕
2004228202.tif 000003
ここで、端部Ｅ、端部Ｅ’はＹ辺（長辺）の両端部である。
【００２４】
この場合、端部Ｅと端部Ｅ’の差異が治具１５の平行度を示しており、その具体値は金属突起１９〜２２の基準面からの高さ差が０．５μｍで刻まれていることから、電極パッドふたつ分で１．０μｍと読むことができる。つまり、治具１５の平行度はＹ辺の両端で、３−１＝２であるから、１．０μｍ傾いていることになる。また治具１５の傾き角度は、傾き角度＝ｔａｎ−１（１／２００００）＝０．００２８６度
と算出することが出来る。ここで、２００００＝２０ｍｍ×１０００である。
【００２５】
このように外観的な状態を数値化することは画像認識装置を使用することにより自動化出来、実装装置のなかで実行することも可能である。数値化したデータから治具垂直度を自動的に微調整することも可能であり、連続生産中に設定したインターバルで治具平行度確認を自動で実行しながらデータを出力し、自動的に治具垂直度補正を実行することも可能である。
【００２６】
次に、図２を使用して高さの異なる金属突起の形成方法を説明する。  まず、電極パッドに金属突起を形成する半導体素子において、半導体素子形成平面の角部とその周辺の領域以外に位置する金属突起は、金属配線層を含む半導体回路素子の上に形成され、半導体素子形成平面の角部及びその周辺に位置する金属突起の下層には、半導体回路素子を形成する金属配線の積層された層数が、半導体素子形成平面の角部とその周辺の領域以外に積層して形成された金属配線の層数よりも少ない。
【００２７】
すなわち、半導体素子５は、半導体基板１２上に拡散層と多層配線層１６を形成して回路素子を構成している。電極パッドは回路素子形成領域以外に形成される場合と配線を含む回路素子上に形成される場合がある。上記のように本発明の請求項２に記載した半導体素子５の電極パッドはその下に多層配線層１６を内在する。多層配線層１６は金属層１７と絶縁層１８の一対からなる積層構造をもち、積層厚みの量だけ電極パッド８が底上げされて、結果的に金属突起の高さが底上げされることになる。金属層１７はその厚みが０．５μｍ〜１．０μｍである。半導体素子５のＸ辺の最端部に金属層１７を内在しない金属突起Ｄ２２の電極パッドを配置する。次の連続する箇所に金属層１７を一層内在した電金属突起Ｃ２１の電極パッドを配置する。この電極パッド上に形成した金属突起Ｃ２１の高さは電極パッドの金属突起Ｄ２２の高さより０．５μｍ〜１．０μｍ高くなる。次に更に連続する箇所に金属層１７を二層内在した金属突起Ｂ２０の電極パッドを配置する。この電極パッド上に形成した金属突起Ｂ２０の高さは電極パッドの金属突起Ｃ２１の高さより０．５μｍ〜１．０  μｍ高くなる。こうして連続的にかつ段階的に０．５μｍ〜１．０μｍの高さ差をもった金属突起１９〜２２が形成される。
【００２８】
この発明の第２の実施の形態を図４から図６に示す。まず、第１の実施の形態と共通する個所に同一符号を付している。図４は図１に対応し、１つの金属突起面内で面２０ａ、２１ａ、２２ａの高さの異なる金属突起２０′を半導体素子５の端部Ｅ、Ｅ′に配置したものである。面２０ａの高さは図１の金属突起２０′の高さに相当し、面２１ａの高さは図１の金属突起２１の高さに相当し、面２２ａの高さは図１の金属突起２２の高さに相当する。図６は図３に対応し、図６（ａ）はその金属突起２０′を有する電極パッドに対し治具１５が金属突起１９、２０′を押圧したときの断面状態、図６（ｂ）はその平面状態である。この場合も端部Ｅ、Ｅ′間で潰れていない金属突起の差は２になっている。
【００２９】
図５は図２に対応し、図２に示した構成は請求項２に記載した一つの金属突起面内での段差構造を形成する際も同様であり、図５の様に一つの電極パッド面内において、０．５μｍ〜１．０μｍの金属層１７の層数を０〜２以上、連続的かつ段階的に配置することで金属突起Ｂ２０′の登頂に０．５μｍ〜１．０μｍの高さ差をもつ連続段差構造を形成するものである。
【００３０】
なお、金属突起１９〜２２の高さは、現実的な治具１５の平行調整値が約１μｍ〜２μｍであることから、例えば０．５μｍ〜１μｍ程度の高さ差が段階的に存在することが必要である。
【００３１】
この原則は図１から図３に示すような高さの異なる金属突起１９〜２２を配置する場合も、図４から図６に示すような金属突起の登頂内に段差を持つ場合も同様であり、金属突起の潰れ状態から治具１５の傾きを数値化できる構成である。図１、図４に示すように、このような高さの異なる治具平行度検出用電極パッドは治具１５の平行度の影響が最大となる半導体素子５のＹ辺の端部に配置することが望ましく、また金属突起の高さが比較的低くなることから素子の電気特性に寄与する有効電極パッドではなく、ダミー電極パッドであることが望ましい。
【００３２】
また、これらの金属突起６は高さに差異を持たせることが目的であり、電気的に素子と接続する必要は無く、電極パッドを付帯しない構造で半導体素子５の最表面保護膜上に金属突起のみを形成した構造でもよい。
【００３３】
上記から半導体素子上の金属突起は長手方向に対称に形成されるのがより好ましい。また半導体素子形成平面の角部領域の周辺領域から角部に向かって金属突起の高さが例えば０．５μｍ〜１μｍ刻みで徐々に低くなり、金属突起間の最高と最低の差として例えば３μｍの高さの差異をもつものが可能である。１つの金属突起の面内の２種類以上の高さが例えば０．５μｍ刻みで平面の段差を持つことで徐々に低くなり、一つの電極パッドの面内として例えば３μｍの高さの差異をもつことも可能である。
【００３４】
【発明の効果】
請求項１記載の半導体装置によれば、金属突起の高さが例えば連続的にかつ段階的に適量異なることにより、実装後の金属突起の潰れ具合により治具の平行度を外観的な感応状態から数値化することができ、このため治具の平行度の調整を容易に、かつ効率的にすることができ、品質確認を適切な頻度で生産性を損なわずに実施できる。
【００３５】
請求項２から請求項６記載の半導体装置によれば、請求項１と同様な効果がある。
【００３６】
請求項７記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【図面の簡単な説明】
【図１】請求項１に関わる発明の第１の実施の形態の説明図であり、（ａ）は概略平面図、（ｂ）は側面図である。
【図２】図１の詳細図であり、請求項２および請求項５に関わる、部分概略断面図である。
【図３】（ａ）は治具を金属突起に押圧した状態の断面図、（ｂ）は治具による金属突起の潰れ有りと潰れ無しの状態を示す平面図である。
【図４】請求項３に関わる発明の第２の実施の形態の説明図であり、（ａ）は概略平面図、（ｂ）は側面図である。
【図５】図４の詳細図であり、請求項３、請求項４および請求項６に関わる部分概略断面図である。
【図６】（ａ）は第２の実施の形態において治具を金属突起に押圧した状態の断面図、（ｂ）は治具による金属突起の潰れ有りと潰れ無しの状態を示す平面図である。
【図７】一般的なＴＣＰの構成を示す断面図である。
【図８】一般的なＣＯＧ実装の構成を示す断面図である。
【符号の説明】
１  フィルム
２  フィルム基材
３  ソルダーレジスト
４  導体リード
４ａ  インナーリード
４ｂ  アウターリード
５  半導体素子
６  金属突起
７  封止樹脂
８  電極パッド
９  ガラス基板
１０  透明電極
１１  樹脂フィルム
１２  導電粒子
１３  潰れ無し金属突起
１４  潰れ有り金属突起
１５  治具
１６  多層配線層
１７  金属層
１８  絶縁層
１９  金属突起  Ａ
２０  金属突起  Ｂ
２１  金属突起  Ｃ
２２  金属突起  Ｄ
２３  金属突起高さ  ａ
２４  金属突起高さ  ｂ
２５  金属突起高さ  ｃ
２６  金属突起高さ  ｄ
【図１】
2004228202.tif 000004
【図２】
2004228202.tif 000005
【図３】
2004228202.tif 000006
【図４】
2004228202.tif 000007
【図５】
2004228202.tif 000008
【図６】
2004228202.tif 000009
【図７】
2004228202.tif 000010
【図８】
2004228202.tif 000011