(57)【要約】【課題】高周波回路全体の小型化を図ることができる高周波用パッケージを得る。【解決手段】内部に高周波電気部品２を収納した高周波用パッケージ１において、高周波電気部品２の高周波出力線路又は高周波入力線路が、パッケージ１の側壁１ａを貫通している部分であるフィードスルー部３に、高周波出力線路又は高周波入力線路を構成するマイクロストリップ線路３ａ及びストリップ線路３ｂを利用してフィルタ回路を形成したもので、高周波回路をパッケージの内部または外部に実装するためのスペースを低減でき，高周波回路全体の小型化を図ることができる。【選択図】        図１
2004288846.tif 000002
【特許請求の範囲】
【請求項１】
内部に高周波電気部品を収納した高周波用パッケージにおいて、
上記高周波電気部品の高周波出力線路又は高周波入力線路が、上記パッケージの側壁を貫通している部分であるフィードスルー部に、上記高周波出力線路又は高周波入力線路を利用して高周波回路を形成したことを特徴とする高周波用パッケージ。
【請求項２】
上記高周波出力線路又は高周波入力線路が、マイクロストリップ線路及びストリップ線路で構成され、上記高周波回路としてフィルタ回路が形成されていることを特徴とする請求項１記載の高周波用パッケージ。
【請求項３】
上記高周波出力線路又は高周波入力線路が、マイクロストリップ線路及びストリップ線路で構成され、上記高周波回路としてイコライザ回路が形成されていることを特徴とする請求項１記載の高周波用パッケージ。
【請求項４】
上記高周波出力線路又は高周波入力線路が、マイクロストリップ線路及びストリップ線路で構成され、上記高周波回路として減衰器が形成されていることを特徴とする請求項１記載の高周波用パッケージ。
【請求項５】
上記高周波出力線路又は高周波入力線路が、マイクロストリップ線路及びストリップ線路で構成され、上記高周波回路としてＤＣブロック回路が形成されていることを特徴とする請求項１記載の高周波用パッケージ。
【請求項６】
上記高周波出力線路又は高周波入力線路が、マイクロストリップ線路及びストリップ線路で構成され、上記高周波回路として分配器又は合成器が形成されていることを特徴とする請求項１記載の高周波用パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は高周波用パッケージに関し、特に高周波回路全体の小型化を図ることができる高周波用パッケージに関するものである。
【０００２】
【従来の技術】
従来の高周波用パッケージにおいては、ベースプレート１１と、ベースプレート１１上に設けられるセラミックフレーム１２と、このセラミックフレーム１２上の回路パターンを形成する回路用導体１３と、セラミックフレーム１２のスペース１２ｄの開口を封止する蓋１７とで構成されている。（例えば特許文献１参照）
【０００３】
【特許文献１】
特開２００２−１１０８３４号公報（要約、図２）
【０００４】
【発明が解決しようとする課題】
従来の高周波用パッケージは、上記のように構成されているから高周波用パッケージに収納されている電気部品とフィルタ等の高周波回路とを接続するためには、例えばフィルタは高周波用パッケージの外部に実装しなければならなかった。従って、高周波用パッケージの外部にフィルタ等の高周波回路を実装するためのスペースを要していた。また、高周波用パッケージの内部に実装するとすればパッケージの外形が大きくなるので、大きくなった分だけ実装スペースが必要であった。さらに、高周波特性の面でも接続箇所が多いため、そこで発生する不整合により損失が増加する等の問題があった。
この発明は上記のような問題点を解決するためになされたもので、内部に高周波電気部品を収納した高周波用パッケージにおいて、高周波電気部品の高周波出力線路又は高周波入力線路が、パッケージの側壁を貫通している部分であるフィードスルー部に、高周波出力線路又は高周波入力線路を利用して高周波回路を形成することにより、高周波回路全体を小型化することができる高周波用パッケージを得ることを目的とする。
【０００５】
【課題を解決するための手段】
この発明に係る高周波用パッケージは、内部に高周波電気部品を収納した高周波用パッケージにおいて、高周波電気部品の高周波出力線路又は高周波入力線路が、パッケージの側壁を貫通している部分であるフィードスルー部に、高周波出力線路又は高周波入力線路を利用して高周波回路を形成したものである。
【０００６】
【発明の実施の形態】
実施の形態１．
図１は実施の形態１によるフィルタ回路付き高周波用パッケージを１部を切り欠いて示した外観図、図２はフィルタ回路の導体パターンを示す説明図、図３はフィルタ回路の特性を示す特性図、図４はマイクロストリップ線路及びストリップ線路を示す断面図である。
高周波用パッケージ１は、内部に高周波電気部品（以下、電気部品と記す）２を収納すると共にシールドしている。電気部品２は、実施の形態１ではモノリシィックマイクロ波集積回路（ＭＭＩＣ）である。なお、高周波用パッケージ１は金属材やセラミック等で形成されている。セラミックの場合は一例としてメッキ及びビアホール加工を施してシールド可能としている。ＲＦ信号が通るＲＦ用フィードスルー部３は、マイクロストリップ線路３ａ及びストリップ線路３ｂで構成されている。ストリップ線路３ｂとパッケージ１の側壁１ａとは気密が保たれている。制御信号が通るバイアス用フィードスルー部４は、マイクロストリップ線路４ａ及びストリップ線路４ｂで構成されている。ストリップ線路４ｂとパッケージ１の側壁１ａとは気密が保たれている。電気部品２とＲＦ用フィードスルー部３及びバイアス用フィードスルー部４は、金ワイヤ５等にて接続する。
【０００７】
次に、実施の形態１の特徴は、ＲＦ用フィードスルー部３のストリップ線路３ｂを利用してフィルタ機能を持つ高周波回路を構成した点である。フィルタ回路の導体パターンを図２に示す。なお、図１と同一符号の部分は同一又は相当部分を示す。このフィルタ回路の特性を図３に示す。
【０００８】
なお、この明細書では、電気部品２の出力線路又は入力線路が、パッケージ１の側壁１ａを貫通する部分をフィードスルー部と称することにする。また、ＲＦ信号が通るフィードスルー部をＲＦ用フィードスルー部と称する。制御信号が通るフィードスルー部をバイアス用フィードスルー部と称する。なお、出力線路はマイクロストリップ線路３ａ及びストリップ線路３ｂで構成されている。入力線路についても同様である。
また、ストリップ線路３ｂは、断面が図４（ａ）に示す構成のものをいい、３ｂ１は導体、３ｂ２は平面導体（ＧＮＤ）、３ｂ３は誘電体基板である。マイクロストリップ線路３ａは、断面が図４（ｂ）に示す構成のものをいい、３ａ１は導体、３ａ２は平面導体（ＧＮＤ）、３ａ３は誘電体基板である。なお、平面導体は、図４では図示しているが、その他の図では図示を省略してある。
【０００９】
次に、図１の高周波パッケージによって得られる効果について説明する。
図１において、ＲＦ用フィードスルー部３のストリップ線路３ｂにてフィルタ回路を構成することにより、内部または外部にフィルタ回路を実装するスペースが不要となり、高周波回路全体を小型化することができる。
また、不整合の発生しやすい高周波回路間の接続箇所が削減されるため、高周波回路全体の損失を低減できる。さらに、フィルタ回路の入力端と出力端の上の空間はパッケージのシールディングによって、完全に切り離されるため、フィルタ回路の入出力間のアイソレーションが改善され、フィルタ回路の特性を劣化させることがない。
さらに、ワイヤ等での接続が必要となる高周波回路の数が削減されるため、組立工数削減の効果が得られる。
【００１０】
なお，図１ではストリップ線路３ｂにてフィルタ回路を構成しているが，図５に示すようにマイクロストリップ線路３ａ及びストリップ線路３ｂで構成することもできる。この場合のフィルタ回路の導体パターンを図６に示す。特性は図１のものと同じで、図３の通りである。また、マイクロストリップ線路のみでフィルタ回路を構成することも可能である。この場合は、フィルタ回路の入出力間のアイソレーションが改善されるという効果は失われる。
【００１１】
実施の形態２．
図７は実施の形態２によるイコライザ回路付き高周波用パッケージを１部を切り欠いて示した外観図、図８はイコライザ回路の導体パターンを示す説明図、図９はイコライザ回路の特性を示す特性図である。なお、図１と同一符号の部分は同一又は相当部分を示す。
実施の形態２は、ＲＦ用フィードスルー部３のマイクロストリップ線路３ａ，ストリップ線路３ｂおよび膜抵抗３ｃでイコライザ機能を持つ高周波回路を構成したものである。なお、イコライザ回路の導体パターンは図８に示す通りである。このイコライザ回路の特性を図９に示す。
膜抵抗３ｃの作成例を図１０に示す。先ず抵抗体（膜抵抗）３ｃ１（Ｔａ２  Ｎ
等）を誘電体基板３ａ３上に蒸着する。次にマイクロストリップ線路の導体３ａ１（Ａｕ等）を蒸着する。次に膜抵抗３ｃが必要な部分のＡｕ等をエッチング等で除去する。なお、（ａ）図は平面図，（ｂ）図は側面図である。
【００１２】
実施の形態３．
図１１は実施の形態３による減衰器付き高周波用パッケージを１部を切り欠いて示した外観図、図１２は減衰器の導体パターンを示す説明図、図１３は減衰器の特性を示す特性図である。なお、図１，図７，図８と同一符号の部分は同一又は相当部分を示す。
実施の形態３は、ＲＦ用フィードスルー部３のマイクロストリップ線路３ａ，ストリップ線路３ｂ，膜抵抗３ｃ及び膜抵抗３ｃ２で減衰器機能を持つ高周波回路を構成したものである。なお、膜抵抗３ｃ２は平面導体（ＧＮＤ）に接続された膜抵抗で、線路に並列に入っているものである。また、減衰器の導体パターンは図１２に示す通りである。この減衰器の特性を図１３に示す。
【００１３】
実施の形態４．
図１４は実施の形態４によるＤＣブロック回路付き高周波用パッケージを１部を切り欠いて示した外観図、図１５はＤＣブロック回路の導体パターンを示す説明図である。なお、図１と同一符号の部分は同一又は相当部分を示す。
実施の形態４は、ＲＦ用フィードスルー部３のストリップ線路３ｂにてＤＣブロックの機能を持つ高周波回路を構成したものでる。なお、ＤＣブロック回路の導体パターンは図１５に示す通りである。また、ＤＣブロック回路についてはＲＦ特性に影響がないため、特性図はない。
【００１４】
なお、実施の形態１〜４は、出力側のフィードスルー部に高周波回路を構成したものであるが、入力側のフィードスルー部に高周波回路を構成しても同様の効果が得られる。また、出力側及び入力側の両方のフィードスルー部に高周波回路を構成してもよい。
【００１５】
実施の形態５．
図１６は実施の形態５による分配器付き高周波用パッケージを１部を切り欠いて示した外観図、図１７は分配器の導体パターンを示す説明図、図１８は分配器の特性を示す特性図である。なお、図１と同一符号の部分は同一又は相当部分を示す。
実施の形態５は、入力側のＲＦ用フィードスルー部３のマイクロストリップ線路３ａ，ストリップ線路３ｂおよび膜抵抗３ｃにて分配器の機能を持つ高周波回路を構成したものである。また、上記を出力側のフィードスルー部に構成した場合は、合成器の機能を持たせることができる。
分配器の導体パターンは図１７に示す通りである。この分配器の特性を図１８に示す。
【００１６】
なお、上記実施の形態２〜５によれば、実施の形態１と同様に、高周波回路をパッケージの内部または外部に実装するためのスペースを低減でき、高周波回路全体の小型化を図ることができる。また、ＲＦ用フィードスルー部にて高周波回路を構成することにより、高周波回路の入出力間の結合等による高周波特性の劣化を防ぐことができ、さらに不整合の起こり易い高周波の回路と回路の接続箇所が低減できるため、高周波特性が向上する。
また、金ワイヤ等による接続が必要な高周波回路の数を削減できるため、組立工数削減の効果を得られる。
【００１７】
【発明の効果】
この発明は以上説明したとおり、内部に高周波電気部品を収納した高周波用パッケージにおいて、高周波電気部品の高周波出力線路又は高周波入力線路が、パッケージの側壁を貫通している部分であるフィードスルー部に、高周波出力線路又は高周波入力線路を利用して高周波回路を形成したものであるから、高周波回路をパッケージの内部または外部に実装するためのスペースを低減でき，高周波回路全体の小型化を図ることができるという効果を有する。
【図面の簡単な説明】
【図１】実施の形態１によるフィルタ回路付き高周波用パッケージを１部を切り欠いて示した外観図である。
【図２】フィルタ回路の導体パターンを示す説明図である。
【図３】フィルタ回路の特性を示す特性図である。
【図４】マイクロストリップ線路及びストリップ線路を示す断面図である。
【図５】実施の形態１によるフィルタ回路付き高周波用パッケージの他の例を１部を切り欠いて示した外観図である。
【図６】フィルタ回路の導体パターンの他の例を示す説明図である。
【図７】実施の形態２によるイコライザ回路付き高周波用パッケージを１部を切り欠いて示した外観図である。
【図８】イコライザ回路の導体パターンを示す説明図である。
【図９】イコライザ回路の特性を示す特性図である。
【図１０】膜抵抗の作成例を説明する説明図である。
【図１１】実施の形態３による減衰器付き高周波用パッケージを１部を切り欠いて示した外観図である。
【図１２】減衰器の導体パターンを示す説明図である。
【図１３】減衰器の特性を示す特性図である。
【図１４】実施の形態４によるＤＣブロック回路付き高周波用パッケージを１部を切り欠いて示した外観図である。
【図１５】ＤＣブロック回路の導体パターンを示す説明図である。
【図１６】実施の形態５による分配器付き高周波用パッケージを１部を切り欠いて示した外観図である。
【図１７】分配器の導体パターンを示す説明図である。
【図１８】分配器の特性を示す特性図である。
【符号の説明】
１  高周波用パッケージ、１ａ  側壁、２  電気部品、３  ＲＦ用フィードスルー部、３ａ，４ａ  マイクロストリップ線路、３ｂ，４ｂ  ストリップ線路、４  バイアス用フィードスルー部、５  金ワイヤ。
【図１】
2004288846.tif 000003
【図２】
2004288846.tif 000004
【図３】
2004288846.tif 000005
【図４】
2004288846.tif 000006
【図５】
2004288846.tif 000007
【図６】
2004288846.tif 000008
【図７】
2004288846.tif 000009
【図８】
2004288846.tif 000010
【図９】
2004288846.tif 000011
【図１０】
2004288846.tif 000012
【図１１】
2004288846.tif 000013
【図１２】
2004288846.tif 000014
【図１３】
2004288846.tif 000015
【図１４】
2004288846.tif 000016
【図１５】
2004288846.tif 000017
【図１６】
2004288846.tif 000018
【図１７】
2004288846.tif 000019
【図１８】
2004288846.tif 000020