(57)【要約】【課題】磁気抵抗記憶素子及びその製造方法を提供する。【解決手段】磁気抵抗記憶セルの側壁に磁気集束スペーサを形成する。これによって、ビットライン及びデジットラインにより発生した磁場が前記磁気集束スペーサに集束し、前記磁気抵抗記憶セルに効率的に伝達する。また前記磁気抵抗記憶セルを囲む層間絶縁膜を高透磁率の磁性膜で形成して磁場の伝達をさらに効果的にすることができる。【選択図】図２
2004111961.tif 000002
【特許請求の範囲】
【請求項１】
　絶縁膜を挟んで半導体基板上に配置された導電膜パターンと、
　前記導電膜パターン上に配置された磁気抵抗記憶セルと、
　前記絶縁膜上に配置されて前記磁気抵抗記憶セルを囲む層間絶縁膜とを含み、
　前記層間絶縁膜は高透磁率の磁性膜であることを特徴とする磁気抵抗記憶素子。
【請求項２】
　前記層間絶縁膜上に配置されたシリコン酸化膜をさらに含むことを特徴とする請求項１に記載の磁気抵抗記憶素子。
【請求項３】
　前記層間絶縁膜上に交互に積層されたシリコン酸化膜及び高透磁率の磁性膜をさらに含む請求項１に記載の磁気抵抗記憶素子。 
【請求項４】
　前記磁気抵抗記憶セルの側壁に配置された磁気集束スペーサをさらに含むことを特徴とする請求項１または請求項３に記載の磁気抵抗記憶素子。
【請求項５】
　前記磁気集束スペーサ及び高透磁率の磁性膜は、ニッケル-亜鉛系列のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含むことを特徴とする請求項４に記載の磁気抵抗記憶素子。
【請求項６】
　前記磁気集束スペーサ上に配置された磁気集束導電膜スペーサをさらに含むことを特徴とする請求項４に記載の磁気抵抗記憶素子。
【請求項７】
　前記磁気集束導電膜スペーサは、コバルトＣｏ、ニッケル鉄ＮｉＦｅを含むことを特徴とする請求項６に記載の磁気抵抗記憶素子。
【請求項８】
　前記高透磁率の磁性膜はニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含むことを特徴とする請求項１に記載の磁気抵抗記憶素子。
【請求項９】
　前記磁気抵抗記憶セルは前記導電膜パターン上に順次に配置された下部強磁性膜パターン、非磁性膜パターン、及び上部強磁性膜パターンを含むことを特徴とする請求項１に記載の磁気抵抗記憶素子。
【請求項１０】
　前記上部強磁性膜パターンの側壁に配置された磁気集束スペーサをさらに含むことを特徴とする請求項９に記載の磁気抵抗記憶素子。
【請求項１１】
　前記磁気集束スペーサはコバルトＣｏ、ニッケル鉄ＮｉＦｅ、ニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含み、前記高透磁率の磁性膜はニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含むことを特徴とする請求項１０に記載の磁気抵抗記憶素子。
【請求項１２】
　前記層間絶縁膜を貫通して前記上部強磁性膜パターンに電気的に接続するビットラインと、
　前記ビットラインと直交し、直交する所に前記上部強磁性膜パターンが位置するように前記絶縁膜内に配置されたデジットラインと、
　前記デジットラインと同一の高さを有し、前記下部強磁性膜パターン及び前記半導体基板の活性領域の間の電気的接続を提供するコンタクトパッドとをさらに含むことを特徴とする請求項１１に記載の磁気抵抗記憶素子。
【請求項１３】
　前記導電膜パターン、前記下部強磁性膜パターン及び前記非磁性膜パターンは前記コンタクトパッド及び前記デジットラインを覆い、前記上部強磁性膜パターンは前記デジットラインを覆うことを特徴とする請求項１２に記載の磁気抵抗記憶素子。
【請求項１４】
　前記層間絶縁膜を貫通して前記上部強磁性膜パターンに電気的に接続するビットラインと、
　前記ビットラインと直交し、直交する所に前記上部強磁性膜パターンが位置するように前記絶縁膜内に配置されたデジットラインと、
　前記デジットラインと同一の高さを有し、前記下部強磁性膜パターン及び前記半導体基板の活性領域の間の電気的接続を提供するコンタクトパッドとをさらに含むことを特徴とする請求項５に記載の磁気抵抗記憶素子。
【請求項１５】
　前記導電膜パターンは前記コンタクトパッド及び前記デジットラインを覆い、前記下部強磁性膜パターン、前記非磁性膜パターン、及び上部強磁性膜パターンは前記デジットラインを覆うことを特徴とする請求項１４に記載の磁気抵抗記憶素子。
【請求項１６】
　絶縁膜を挟んで半導体基板上に配置された導電膜パターンと、
　前記導電パターン上に配置された磁気抵抗記憶セルと、
　前記磁気抵抗記憶セルの側壁に配置された磁気集束スペーサと、
　前記絶縁膜上に配置されて前記磁気抵抗記憶セルを囲む層間絶縁膜とを含むことを特徴とする磁気抵抗記憶素子。
【請求項１７】
　前記磁気集束スペーサはニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含むことを特徴とする請求項１６に記載の磁気抵抗記憶素子。
【請求項１８】
　前記層間絶縁膜はニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含むことを特徴とする請求項１６に記載の磁気抵抗記憶素子。
【請求項１９】
　前記層間絶縁膜上に配置されたシリコン酸化膜をさらに含むことを特徴とする請求項１８に記載の磁気抵抗記憶素子。
【請求項２０】
　前記磁気抵抗記憶セルは前記導電膜パターン上に順次に配置された下部強磁性膜パターン、非磁性膜パターン、及び上部強磁性膜パターンを含み、
　前記磁気集束スペーサは前記上部強磁性膜パターンの側壁に配置されることを特徴とする請求項１６に記載の磁気抵抗記憶素子。
【請求項２１】
　前記磁気集束スペーサは、コバルトＣｏ、ニッケル鉄ＮｉＦｅ、ニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含むことを特徴とする請求項１６に記載の磁気抵抗記憶素子。
【請求項２２】
　半導体基板上に絶縁膜を挟んで導電膜パターンを形成する段階と、
　前記導電膜パターン及び前記絶縁膜上に順次に下部強磁性膜、非磁性膜及び上部強磁性膜を形成する段階と、
　前記上部強磁性膜、非磁性膜及び下部強磁性膜をパターニングして上部強磁性膜パターン、非磁性膜パターン及び下部強磁性膜パターンからなった磁気抵抗記憶セルを形成する段階と、
　前記磁気抵抗記憶セルの側壁に磁気集束スペーサを形成する段階と、
　前記磁気集束スペーサが形成された結果物の全面に層間絶縁膜を形成する段階とを含むことを特徴とする磁気抵抗記憶素子の製造方法。
【請求項２３】
　前記層間絶縁膜は高透磁率の磁性膜、シリコン酸化膜またはこれらの組み合わせ膜のうちいずれか一つで形成することを特徴とする請求項２２に記載の磁気抵抗記憶素子の製造方法。
【請求項２４】
　前記磁気集束スペーサ及び高透磁率の磁性膜は、ニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含むことを特徴とする請求項２２または請求項２３に記載の磁気抵抗記憶素子の製造方法。
【請求項２５】
　前記磁気集束スペーサ上に導電性磁気集束スペーサをさらに形成する段階を含むことを特徴とする請求項２２に記載の磁気抵抗記憶素子の製造方法。
【請求項２６】
　前記磁気集束スペーサは、ニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含み、前記導電性磁気集束スペーサは、コバルトＣｏ、ニッケル鉄ＮｉＦｅを含むことを特徴とする請求項２５に記載の磁気抵抗記憶素子製造方法。
【請求項２７】
　前記磁気抵抗記憶セルを形成する段階は、
　前記上部強磁性膜をパターニングして前記上部強磁性膜パターンを形成する段階と、
　前記非磁性膜及び下部強磁性膜を順次にパターニングして前記上部強磁性膜パターンより大きい前記非磁性膜パターン及び前記下部強磁性膜パターンを形成する段階とを含み、
　前記磁気集束スペーサを形成する段階は、
　前記絶縁膜及び前記磁気抵抗記憶セル上にスペーサ物質膜を形成する段階と、
　前記スペーサ物質膜をエッチングして前記上部強磁性膜パターンの側壁にだけ残す段階とを含むことを特徴とする請求項２２に記載の磁気抵抗記憶素子製造方法。
【請求項２８】
　前記磁気集束スペーサは、コバルトＣｏ、ニッケル鉄ＮｉＦｅ、ニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含むことを特徴とする請求項２７に記載の磁気抵抗記憶素子製造方法。
【請求項２９】
　半導体基板上に絶縁膜を挟んで導電膜、下部強磁性膜、非磁性膜及び上部強磁性膜を順次に形成する段階と、
　前記積層された膜質を順次にパターニングして上部強磁性膜パターン、非磁性膜パターン、下部強磁性膜パターン、及び導電膜パターンを形成し、前記上部強磁性膜パターン、非磁性膜パターン及び下部強磁性膜パターンが磁気抵抗記憶セルを構成する段階と、
　前記磁気抵抗記憶セルの側壁に磁気集束スペーサを形成する段階と、
　前記磁気集束スペーサが形成された結果物の全面に層間絶縁膜を形成する段階とを含むことを特徴とする磁気抵抗記憶素子製造方法。
【請求項３０】
　前記層間絶縁膜は高透磁率の磁性膜、シリコン酸化膜またはこれらの組み合わせ膜のうちいずれか一つで形成することを特徴とする請求項２９に記載の磁気抵抗記憶素子の製造方法。
【請求項３１】
　前記磁気集束スペーサ及びその透磁率の磁性膜はニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含むことを特徴とする請求項３０に記載の磁気抵抗記憶素子製造方法。
【請求項３２】
　前記磁気集束スペーサ上に導電性磁気集束スペーサをさらに形成する段階を含むことを特徴とする請求項２９に記載の磁気抵抗記憶素子製造方法。
【請求項３３】
　前記磁気集束スペーサは、ニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含み、前記導電性磁気集束スペーサは、コバルトＣｏ、ニッケル鉄ＮｉＦｅを含むことを特徴とする請求項３１に記載の磁気抵抗記憶素子の製造方法。
【請求項３４】
　前記磁気抵抗記憶セルを形成する段階は、
　前記上部強磁性膜をパターニングして前記上部強磁性膜パターンを形成する段階と、
　前記非磁性膜、下部強磁性膜及び導電膜を順次にパターニングして前記上部強磁性膜パターンより大きい前記非磁性膜パターン、前記下部強磁性膜パターン及び導電膜パターンを形成する段階とを含み、
　前記磁気集束スペーサを形成する段階は、
　前記絶縁膜及び前記磁気抵抗記憶セル上にスペーサ物質膜を形成する段階と、
　前記スペーサ物質膜をエッチングして前記上部強磁性膜パターンの側壁にだけ残す段階とを含むことを特徴とする請求項２９に記載の磁気抵抗記憶素子製造方法。
【請求項３５】
　前記磁気集束スペーサは、コバルトＣｏ、ニッケル鉄ＮｉＦｅ、ニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含むことを特徴とする請求項３３に記載の磁気抵抗記憶素子製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は半導体記憶素子に関するものであり、さらに詳細には、磁気抵抗記憶素子及びその製造方法に関するものである。
【背景技術】
【０００２】
　磁気抵抗記憶素子ＭＲＡＭは非磁性層により分離した強磁性層を含む構造を有する。情報は磁化ベクトルの方向に強磁性層に貯蔵される。例えば、一つの強磁性層での磁化ベクトル方向は磁気を帯びて固定または固着することができる一方、他の強磁性層での磁化ベクトル方向は加えられた磁場によって、ある一方向から反対の方向に非常に速かにスイチングされる。磁化ベクトル方向に従って、二進情報の貯蔵が可能になる。すなわち、磁化ベクトルがある一方向(例えば、並列状態)である時に、強磁性層の抵抗値は最小になり、反対方向（例えば、半並列状態)である時に、強磁性層の抵抗値は最大になる。これによって、感知電流を通じて強磁性層の抵抗を感知して磁気抵抗記憶セルに貯蔵された情報を判読する。
【０００３】
　このような磁気抵抗記憶素子で低電力動作のためには、磁化ベクトル方向を変化させる磁場が効率的に磁気抵抗記憶セルに伝達しなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　本発明の目的は、効率的に磁場を磁気抵抗記憶セルに伝達して、低電力動作が可能になるようにする磁気抵抗記憶素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
　上述の目的を達成するために、本発明の磁気抵抗記憶素子によると、磁気抵抗記憶セルを絶縁させる層間絶縁膜が高透磁率の磁性膜を含むことを一特徴とする。すなわち、前記層間絶縁膜が高透磁率の磁性膜の単一層または高透磁率の磁性膜とシリコン酸化膜との組み合わせによる多層で構成することができる。
【０００６】
　また、磁気抵抗記憶セルの側壁に磁気集束スペーサを含むことを他の特徴とする。この場合に、磁気集束スペーサがあるので、磁気抵抗記憶セルを囲む層間絶縁膜はシリコン酸化膜で形成されることができる。同様に、層間絶縁膜が高透磁率の磁性膜の単一層または高透磁率の磁性膜とシリコン酸化膜との組み合わせによる多層で構成されることができる。
【０００７】
　磁気抵抗記憶セルを構成する強磁性体膜のうち磁場により磁化ベクトル方向が変わる強磁性体膜の側壁にだけ磁気集束スペーサが形成されることができる。
【０００８】
　さらに具体的に、上述の本発明の目的を達成するための磁気抵抗記憶素子は、絶縁膜を挟んで半導体基板上に配置された導電膜パターンと、前記導電膜パターン上に配置された磁気抵抗記憶セルと、前記絶縁膜上に配置されて前記磁気抵抗記憶セルを囲む高透磁率の磁性膜からなる層間絶縁膜とを含む。
【０００９】
　前記高透磁率の磁性膜は、例えば、ニッケル-亜鉛系のフェライト(Ｎｉ−Ｚｎ−Ｆｅｒｒｉｔｅ)、マンガン-亜鉛系のフェライト(Ｍｎ−Ｚｎ−Ｆｅｒｒｉｔｅ)、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含む。
【００１０】
　前記磁気抵抗記憶素子は前記磁気抵抗記憶セルの側壁に配置された磁気集束スペーサをさらに含むことができる。この時に、前記磁気集束スペーサはニッケル-亜鉛系のフェライト(Ｎｉ−Ｚｎ−Ｆｅｒｒｉｔｅ)、マンガン-亜鉛系のフェライト(Ｍｎ−Ｚｎ−Ｆｅｒｒｉｔｅ)、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯなどのような高透磁率の磁性膜で形成される。実施の形態に従って、前記磁気集束スペーサ上にコバルト、ニッケルなどの導電性磁気集束スペーサをさらに含むことができる。
【００１１】
　前記磁気抵抗記憶セルは前記導電膜パターン上に順次に配置された下部強磁性膜パターン、非磁性膜パターン、及び上部強磁性膜パターンを含む。この時に、前記磁気集束スペーサは前記上部強磁性膜の側壁に形成されることができる。この場合に、前記磁気集束スペーサはコバルＣｏ、ニッケル鉄ＮｉＦｅなどの金属磁性層またはニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯなどの高透磁率磁性膜を含む。
【００１２】
　一実施の形態において、前記磁気抵抗記憶素子は、前記層間絶縁膜を貫通して前記上部強磁性膜パターンに電気的に接続するビットラインと、前記ビットラインと直交し、直交する所に前記上部強磁性膜パターンが位置するように、前記絶縁膜内に配置されたデジットラインと、前記デジットラインと同一の高さを有し、前記下部強磁性膜パターン及び前記半導体基板の活性領域の間の電気的接続を提供するコンタクトパッドをさらに含む。
【００１３】
　前記ビットライン及びデジットラインが共に前記磁気抵抗記憶セルに磁場を提供する。前記ビットラインはまた前記磁気抵抗記憶セルに感知電流を提供する。
【００１４】
　前記導電膜パターン、前記下部強磁性膜パターン及び前記非磁性膜パターンは前記コンタクトパッド及び前記デジットラインを覆い、前記上部強磁性膜パターンは前記デジットラインを覆う。
【００１５】
　他の実施の形態において、前記磁気抵抗記憶素子は、前記層間絶縁膜を貫通して前記上部強磁性膜パターンに電気的に接続するビットラインと、前記ビットラインと直交し、直交する所に前記上部強磁性膜パターンが位置するように、前記絶縁膜内に配置されたデジットラインと、前記デジットラインと同一の高さを有し、前記下部強磁性膜パターン及び前記半導体基板の活性領域の間の電気的接続を提供するコンタクトパッドをさらに含む。 この時に、前記導電膜パターンは前記コンタクトパッド及び前記デジットラインを覆い、前記下部強磁性膜パターン、前記非磁性膜パターン、及び上部強磁性膜パターンは前記デジットラインを覆う。
【００１６】
　前記本発明の目的を達成するための磁気抵抗記憶素子は、絶縁膜を挟んで半導体基板上に配置された導電膜パターンと、前記導電膜パターン上に配置された磁気抵抗記憶セルと、前記磁気抵抗記憶セルの側壁に配置された磁気集束スペーサと、前記絶縁膜上に配置されて前記磁気抵抗記憶セルを囲む層間絶縁膜とを含む。
【００１７】
　一実施の形態において、前記磁気集束スペーサは、ニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯなどの高透磁率磁性膜を含み、前記層間絶縁膜はシリコン酸化膜である。または前記層間絶縁膜は高透磁率の磁性膜である。またはシリコン酸化膜及び高透磁率の磁性膜の組み合わせ膜であり得る。
【００１８】
　上述の目的を達成するための磁気抵抗記憶素子の製造方法は、半導体基板上に絶縁膜を挟んで導電膜パターンを形成する段階と、前記導電膜パターン及び前記絶縁膜上に順次に下部強磁性膜、非磁性膜及び上部強磁性膜を形成する段階と、前記上部強磁性膜、非磁性膜及び下部強磁性膜をパターニングして上部強磁性膜パターン、非磁性膜パターン及び下部強磁性膜パターンからなった磁気抵抗記憶セルを形成する段階と、前記磁気抵抗記憶セルの側壁に磁気集束スペーサを形成する段階と、前記磁気集束スペーサが形成された結果物の全面に層間絶縁膜を形成する段階とを含む。
【００１９】
　上述の方法において、前記磁気集束スペーサ及び高透磁率の磁性膜は、ニッケル-亜鉛系列のフェライト、マンガン-亜鉛系列のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯなどで形成される。
【００２０】
　上述の方法において、前記磁気集束スペーサ上に導電性磁気集束スペーサをさらに形成する段階を含むことができる。この時に、前記磁気集束スペーサは、ニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯなどで形成され、前記導電性磁気集束スペーサは、コバルトＣｏ、ニッケル鉄ＮｉＦｅなどで形成される。
【００２１】
　上述の方法において、前記磁気抵抗記憶セルを形成する段階は、前記上部強磁性膜をパターニングして前記上部強磁性膜パターンを形成する段階と、前記非磁性膜及び下部強磁性膜を順次にパターニングして前記上部強磁性膜パターンより大きい前記非磁性膜パターン及び前記下部強磁性膜パターンを形成する段階とを含む。
【００２２】
　前記磁気集束スペーサを形成する段階は、前記絶縁膜及び前記磁気抵抗記憶セル上にスペーサ物質膜を形成する段階と、前記スペーサ物質膜をエッチングして前記上部強磁性膜パターンの側壁にだけ残す段階とを含む。この場合に、前記磁気集束スペーサは、コバルトＣｏ、ニッケル鉄ＮｉＦｅ、ニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯなどで形成される。
【００２３】
　上述の本発明の目的を達成するめの磁気抵抗記憶素子の製造方法は、半導体基板上に絶縁膜を挟んで導電膜、下部強磁性膜、非磁性膜、及び上部強磁性膜を順次に形成する段階と、前記積層された膜質を順次にパターニングして上部強磁性膜パターン、非磁性膜パターン、下部強磁性膜パターン、及び導電膜パターンを形成し、前記上部強磁性膜パターン、非磁性膜パターン及び下部強磁性膜パターンが磁気抵抗記憶セルを構成する段階と、前記磁気抵抗記憶セルの側壁に磁気集束スペーサを形成する段階と、前記磁気集束スペーサが形成された結果物の全面に層間絶縁膜を形成する段階とを含む。
【００２４】
　上述の方法において、前記磁気抵抗記憶セルを形成する段階は、前記上部強磁性膜をパターニングして前記上部強磁性膜パターンを形成する段階と、前記非磁性膜、下部強磁性膜及び導電膜を順次にパターニングして前記上部強磁性膜パターンより大きい前記非磁性膜パターン、前記下部強磁性膜パターン及び導電膜パターンを形成する段階とを含む。
【００２５】
　前記磁気集束スペーサを形成する段階は、前記絶縁膜及び前記磁気抵抗記憶セル上にスペーサ物質膜を形成する段階と、前記スペーサ物質膜をエッチングして前記上部強磁性膜パターンの側壁にだけ残す段階とを含む。この時に、前記磁気集束スペーサは、コバルトＣｏ、ニッケル鉄ＮｉＦｅ、ニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯなどで形成される。
【発明の効果】
【００２６】
　本発明の磁気抵抗記憶素子によると、磁気抵抗記憶セルの側壁に磁気集束スペーサを含んでいるので、ビットライン及びデジットラインにより発生した磁場が磁気抵抗記憶セルに効率的に伝達し、これによって、低電圧動作が可能になる。
【００２７】
　また、磁気抵抗記憶セルを絶縁させる層間絶縁膜を高透磁率の磁性膜で形成することによって、磁場の伝達をさらに效果的にすることができる。
【発明を実施するための最良の形態】
【００２８】
　以下、添付した図面を参照して、本発明の実施の形態に対して詳細に説明する。添付した図面で同一の機能を有する構成要素に対しては同一の参照番号を併記した。
【００２９】
　図１は本発明の一実施の形態による磁気抵抗記憶素子構造を概略的に示した半導体基板の断面図である。図１を参照して、磁気抵抗記憶素子は導電膜パターン２４０ａ、前記導電膜パターン２４０ａ上に順次に積層された磁気抵抗記憶セル３２０、前記磁気抵抗記憶セル３２０を囲む層間絶縁膜３８０を含む。前記磁気抵抗記憶セル３２０は非磁性膜パターン２８０ａを挟んでいる二つの強磁性膜パターン２６０ａ、３００ａを含む。
【００３０】
　前記層間絶縁膜３８０は高透磁率の磁性膜である。例えば、前記層間絶縁膜３８０はニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯで形成される。このような高透磁率の磁性膜により、後述するビットライン及びデジットラインにより発生した磁場が効率的に前記磁気抵抗記憶セル３２０に伝達する。
【００３１】
　また、前記層間絶縁膜３８０はその透磁率の磁性膜を含む多層膜で形成されることができる。すなわち、高透磁率の磁性膜３４０及びシリコン酸化膜３６０が順次に積層されて形成されることができる。このような層が繰り返して積層されることができることは、本発明が属する技術分野で通常の知識を持つ者に自明である。
【００３２】
　前記層間絶縁膜３８０上に前記磁気抵抗記憶セル３２０、すなわち上部強磁性膜パターン３００ａに電気的に接続するビットライン４００ａが配置される。
【００３３】
　前記導電膜パターン２４０ａは絶縁膜２００、１２０内の所定の部分を通じて半導体基板１００の活性領域に電気的に接続する。すなわち、絶縁膜１２０内に形成され、前記半導体基板１００の活性領域に電気的に接続された下部コンタクトプラグ２２０、前記下部コンタクトプラグ２２０に電気的に接続するように、絶縁膜２００上に配置されたコンタクトパッド１８０ａ及び前記絶縁膜２００内に形成されて、前記コンタクトパッド１８０ａに電気的に接続する上部コンタクトプラグ２２０を通じて前記導電膜パターン２４０ａは前記半導体基板１００の活性領域に電気的に接続する。
【００３４】
　デジットライン１６０ａが前記磁気抵抗記憶セル３２０の下部に整列するように、前記絶縁膜１２０上に配置される。すなわち、前記デジットライン１６０ａ及びビットライン４００ａは交差し、これらが交差する所に前記磁気抵抗記憶セル３２０が位置する。
【００３５】
　前記ビットライン４００ａ及びデジットライン１６０ａにより発生した磁場が前記磁気抵抗記憶セル３２０に伝達する。この時に、上述のように、層間絶縁膜３８０が高透磁率の膜質で形成されるので、発生した磁場が効率的に前記磁気抵抗記憶セル３２０に伝達する。これは磁気抵抗記憶素子で書き込み動作に相応する。
【００３６】
　一方、前記ビットライン４００ａ及び前記半導体基板１００の活性領域の間に導電通路を通じて感知電流が流れて、前記磁気抵抗記憶セル３２０に貯蔵された情報が判読される。これは磁気抵抗記憶素子での読み出し動作に相応する。
【００３７】
　図示しないが、前記半導体基板１００上にスイチング手段、例えば、トランジスタがさらに配置されて前記ビットライン４００ａ及び半導体基板１００の間の電流の流れを制御する。
【００３８】
　書き込み動作の時には、前記トランジスタがターンオフされて、前記ビットライン４００ａ及び半導体基板１００の間の電流通路が遮断されて、前記ビットライン４００ａに流れる電流により発生した磁場が前記磁気抵抗記憶セル３２０に伝達する。
【００３９】
　図２は本発明の他の実施の形態による磁気抵抗記憶素子を概略的に示した半導体基板の断面図である。図２を参照して、磁気抵抗記憶素子は導電膜パターン２４０ａ、前記導電膜パターン２４０ａ上に順次に積層された磁気抵抗記憶セル３２０、前記磁気抵抗記憶セル３２０を囲む層間絶縁膜３８０を含む。前記磁気抵抗記憶セル３２０は前記導電膜パターン２４０ａ上に順次に配置された下部強磁性膜パターン２６０ａ、非磁性膜パターン２８０ａ及び上部強磁性膜パターン３００ａを含む。
【００４０】
　本実施の形態の磁気抵抗記憶素子では、磁場により磁化ベクトル方向が変わる強磁性膜、例えば、前記上部強磁性膜パターン３００ａの側壁に磁気集束スペーサ３３０ａが配置される。そして、前記導電膜パターン２４０ａ、下部強磁性膜パターン２６０ａ及び非磁性膜パターン２８０ａは同一の幅を有し、前記上部強磁性膜パターン３００ａよりさらに大きい幅を有する。
【００４１】
　前記導電膜パターン３２０が図１を参照して説明した磁気抵抗記憶素子でと同一の方法で半導体基板１００の活性領域に電気的に接続する。
【００４２】
　前記上部強磁性膜パターン３００ａに電気的に接続するビットライン４００ａが前記層間絶縁膜３８０ａ上に配置される。前記ビットライン４００ａと直交し、前記上部強磁性膜パターン３００ａが直交する所に位置するように、絶縁膜２００上にデジットライン１６０ａが配置される。
【００４３】
　前記磁気集束スペーサ３３０ａは導電膜または非導電膜で形成されることができる。例えば、前記磁気集束スペーサ３３０ａは、導電膜ではコバルトＣｏ、ニッケル鉄ＮｉＦｅなどの金属磁性物質を含み、非導電膜ではニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含む。
【００４４】
　前記磁気集束スペーサ３３０ａによって、図１の磁気抵抗記憶素子と異なり、前記層間絶縁膜３８０はシリコン酸化膜の単一層で形成することができる。もちろん図１の磁気抵抗記憶素子と同様に前記層間絶縁膜３８０を形成することができる。
【００４５】
　図３は本発明のまた他の実施の形態による磁気抵抗記憶素子を概略的に示した半導体基板の断面図である。
【００４６】
　本実施の形態による磁気抵抗記憶素子は図１を参照して説明した磁気抵抗記憶素子で磁気抵抗記憶セルの側壁に磁気集束スペーサをさらに具備する。
【００４７】
　すなわち、図３を参照して、下部強磁性膜パターン２６０ａ、非磁性膜パターン２８０ａ及び上部強磁性膜パターン３００ａで構成された磁気抵抗記憶セル３２０の側壁に非導電性磁気集束スペーサ３３０ａ及び導電性磁気集束スペーサ３３０ｂが配置される。前記非導電性磁気集束スペーサ３３０ａはニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯを含む。前記導電性磁気集束スペーサ３３０ｂはコバルト、ニッケル鉄などの金属磁性物質を含む。この場合にも、前記磁気抵抗記憶セル３２０を囲む層間絶縁膜３８０はシリコン酸化膜の単一層で形成することができる。
【００４８】
　これから、以上の説明の磁気抵抗記憶素子を製造する方法に対して説明する。
【００４９】
　図４乃至図１１は一実施の形態に従って、図１の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。先に、図４を参照して、半導体基板１００上に下部絶縁膜１２０が形成される。図示しないが、前記下部絶縁膜１２０を形成する前に、通常の素子分離工程、ＭＯＳＦＥＴ工程によりトランジスタを形成する。前記下部絶縁膜１２０上に磁気抵抗記憶セルに磁場を供給するデジットライン１６０ａを形成する。この時に、前記半導体基板１００の活性領域に電気的に接続するコンタクトパッド１８０ａも形成する。前記コンタクトパッド１８０ａは前記下部絶縁膜１２０を貫通する下部コンタクトプラグ１４０により前記半導体基板１００の活性領域に電気的に接続する。
【００５０】
　次に、図５を参照して、前記デジットライン１６０ａ及びコンタクトパッド１８０ａを絶縁させる上部絶縁膜２００を形成する。前記上部絶縁膜２００をパターニングして前記コンタクトパッド１８０ａを露出させるコンタクトホール２１０を形成する。
【００５１】
　次に、図６を参照して、前記コンタクトホール２１０を満たすように、前記上部絶縁膜２００上にプラグ用導電物質を形成し、平坦化エッチングして上部コンタクトプラグ２２０を形成する。
【００５２】
　次に、前記上部コンタクトプラグ２２０及び上部絶縁膜２００上に導電膜２４０を形成する。例えば、前記導電膜２４０はチタン及びタンタルに順次に積層された膜で形成されることができる。
【００５３】
　次に、図７を参照して、前記導電膜２４０をパターニングして導電膜パターン２４０ａを形成する。前記導電膜パターン２４０ａは前記上部コンタクトプラグ２２０に電気的に接続し、前記コンタクトパッド１８０ａ及び前記デジットライン１６０ａを覆う。
【００５４】
　次に、図８を参照して、前記上部絶縁膜２００及び前記導電膜パターン２４０ａ上に下部強磁性膜２６０、非磁性膜２８０及び上部強磁性膜３００を順次に形成する。例えば、前記下部強磁性膜２６０は磁化ベクトル方向が固定される膜質で形成され、前記上部強磁性膜３００は磁場により磁化ベクトルの方向が変わる膜質で形成される。前記非磁性膜２８０は感知電圧が前記強磁性膜２６０、３００に加えられる時に、前記キャリアがトンネリングすることができる膜質で形成される。
【００５５】
　次に、図９を参照して、前記上部強磁性膜３００、非磁性膜２８０及び下部強磁性膜２６０をパターニングして前記デジットライン１６０ａの上部に位置する磁気抵抗記憶セルを形成する。すなわち、前記磁気抵抗記憶セル３２０は、上部強磁性膜パターン３００ａ、非磁性膜パターン２８０ａ及び下部強磁性膜パターン２６０を含む。
【００５６】
　次に、図１０を参照して、前記磁気抵抗記憶セル３２０を絶縁させる層間絶縁膜３８０を形成する。前記層間絶縁膜３８０は高透磁率の磁性膜の単一層で形成されることができる。 例えば、ニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライトＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯで形成される。
【００５７】
　または、高透磁率の磁性膜を含む多層で形成されることができる。例えば、高透磁率の磁性膜３４０及びシリコン酸化膜３６０が順次に積層された膜で形成されることができる。
【００５８】
　次に、図１１を参照して、前記層間絶縁膜３８０の所定の部分を通じて前記上部強磁性膜パターン３００ａに電気的に接続するビットライン４００ａを形成する。具体的に、前記層間絶縁膜３８０をパターニングして前記上部強磁性膜パターン３００ａを露出させるコンタクトホールを形成した後に、ビットライン用導電膜を形成し、これをパターニングして前記ビットライン４００ａを形成する。
【００５９】
　上述の方法において、前記導電膜パターン２４０ａを形成した以後に、前記磁気抵抗記憶セル３２０を形成したが、その反対の手順で形成することもできる。すなわち、再び図６を参照して、前記上部絶縁膜２００及び上部コンタクトプラグ２２０上に前記導電膜２４０を形成した後に、下部強磁性膜２６０、非磁性膜２８０及び上部強磁性膜３００を形成する。次に、前記積層された膜質を順次にパターニングして図９に示したような磁気抵抗記憶セル及び導電膜パターンを形成する。
【００６０】
　図２の磁気抵抗記憶素子を製造する方法の一実施の形態を図１２乃至図１８を参照して説明する。
【００６１】
　先に、図１２を参照して、先の説明の方法と同様に半導体基板１００上にデジットライン１６０ａ、コンタクトパッド１８０ａ、コンタクトプラグ１４０、２２０、絶縁膜１２０、２００及び導電膜２４０を形成する。
【００６２】
　次に、図１３を参照して、前記導電膜２４０をパターニングして導電膜パターン２４０ａを形成する。前記導電膜パターン２４０ａは前記コンタクトパッド１８０ａ及びデジットライン１６０ａを覆う。続けて、前記導電膜パターン２４０ａ上に下部強磁性膜２６０、非磁性膜２８０及び上部強磁性膜３００を順次に形成する。
【００６３】
　次に、図１４を参照して、前記上部強磁性膜３００をパターニングして前記デジットライン１６０ａを覆う上部強磁性膜パターン３００ａを形成する。
【００６４】
　次に、図１５を参照して、前記非磁性膜２８０及び下部強磁性膜２６０を順次にパターニングして非磁性膜パターン２８０ａ及び下部強磁性膜パターン２６０ａを形成する。前記非磁性膜パターン２８０ａ及び下部強磁性膜パターン２６０ａは前記上部強磁性膜パターン３００ａよりさらに大きく形成される。これによって、前記上部強磁性膜パターン３００ａ、非磁性膜パターン２８０ａ及び下部強磁性膜パターン２６０ａで構成された磁気抵抗記憶セル３２０が形成される。
【００６５】
　次に、図１６を参照して、前記上部絶縁膜２００及び前記上部強磁性膜パターン３００ａ上にスペーサ膜３３０を形成する。前記スペーサ膜３３０はコバルトＣｏ、ニッケル鉄ＮｉＦｅなどの金属磁性物質またはニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯなどの高透磁率の磁性膜で形成する。
【００６６】
　次に、図１７を参照して、前記スペーサ膜３３０をエチバックして磁気集束スペーサ３３０ａを前記上部強磁性膜パターン３００ａの側壁に形成する。
【００６７】
　次に、図１８を参照して、前記上部強磁性膜パターン３００ａ、非磁性膜パターン２８０ａ、下部強磁性膜パターン２６０ａ及び導電膜パターン２４０ａを絶縁させるための層間絶縁膜３８０を形成する。前記層間絶縁膜３８０はシリコン酸化膜、高透磁率の磁性膜、またはこれらの組み合わせ膜で形成することができる。先の説明の方法と同様に、前記上部強磁性膜パターン３００ａに電気的に接続するビットライン４００ａを前記層間絶縁膜３８０上に形成する。
【００６８】
　図３の磁気抵抗記憶素子を製造する方法の他の実施の形態を図１９乃至図２５を参照して説明する。先の説明の実施の形態と重複する部分に対しては説明を省略する。
【００６９】
　先に、図１９を参照して、先の説明の方法と同様に半導体基板１００上にデジットライン１６０ａ、コンタクトパッド１８０ａ、コンタクトプラグ１４０、２２０、絶縁膜１２０、２００及び導電膜２４０を形成する。
【００７０】
　次に、図２０を参照して、前記導電膜２４０上に下部強磁性膜２６０、非磁性膜２８０及び上部強磁性膜３００を順次に形成する。
【００７１】
　次に、図２１を参照して、前記上部強磁性膜３００をパターニングして上部強磁性膜パターン３００ａを形成する。
【００７２】
　次に、図２２を参照して、前記非磁性膜２８０、下部強磁性膜２６０及び導電膜２４０を順次にパターニングして非磁性膜パターン２８０ａ、下部強磁性膜パターン２６０ａ 及び導電膜パターン２４０ａを形成する。
【００７３】
　次に、図２３を参照して、前記上部絶縁膜２００及び磁気抵抗記憶セル３２０上にスペーサ膜３３０を形成し、これをエチバックして図２４に示したように、前記上部強磁性膜パターン３００ａの側壁に磁気集束スペーサ３３０ａを形成する。
【００７４】
　次に、図２５を参照して、前記磁気集束スペーサ３３０ａが形成された結果物上に層間絶縁膜３８０を形成する。続けて、前記上部強磁性膜パターン３００ａに電気的に接続するビットライン４００ａを前記層間絶縁膜３８０上に形成する。
【００７５】
　図３の磁気抵抗記憶素子を製造する方法を図２６乃至図３１を参照して説明する。先の説明の方法と同一の工程に対する説明は省略する。
【００７６】
　先に、図２６を参照して、図４乃至図９を参照して説明した方法と同様に進行して、半導体基板１００上に下部強磁性膜パターン２６０ａ、非磁性膜パターン２８０ａ及び上部強磁性膜パターン３００ａを含む抵抗記憶セル３２０を形成する。
【００７７】
　次に、図２７を参照して、前記磁気抵抗記憶セル３２０が形成された結果物の全面にスペーサ膜３３０を形成する。
【００７８】
　次に、図２８を参照して、前記スペーサ膜３３０をエッチバックして前記磁気抵抗記憶セル３２０の側壁に非導電性磁気集束スペーサ３３０ａを形成する。前記非導電性磁気集束スペーサ３３０ａはニッケル-亜鉛系のフェライト、マンガン-亜鉛系のフェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯなどで形成される。
【００７９】
　次に、図２９を参照して、前記非導電性磁気集束スペーサ３３０ａが形成された結果物上に導電性スペーサ膜３３５を形成する。前記導電性スペーサ膜３３５は金属磁性物質として、例えばコバルト、ニッケル鉄などを含む。
【００８０】
　次に、図３０を参照して、前記導電性スペーサ膜３３５をエッチバックして前記非導電性磁気集束スペーサ３３０ａ上に導電性磁気集束スペーサ３３０ｂを形成する。
【００８１】
　次に、図３１を参照して、先の説明の方法と同様に、層間絶縁膜３８０及びビットライン４００ａを形成する。
【００８２】
　以上、本発明に対してその望ましい実施の形態を中心に説明してきた。本発明が属する技術分野で通常の知識を持つ者は本発明が本発明の本質的な特性から逸脱しない範囲で変形の形態で実現することができることを理解することができるであろう。したがって、本開示の実施の形態は限定的観点ではなく、説明的観点で考慮されなければならない。本発明の範囲は上述の説明ではなく、特許請求の範囲に示しており、それと同等な範囲内にあるすべての構成は本発明に含まれると解釈されなければならない。
【図面の簡単な説明】
【００８３】
【図１】本発明の一実施の形態による磁気抵抗記憶素子を概略的に示した半導体基板の断面図である。
【図２】本発明の他の実施の形態による磁気抵抗記憶素子を概略的に示した半導体基板の断面図である。
【図３】本発明のまた他の実施の形態による磁気抵抗記憶素子を概略的に示した半導体基板の断面図である。
【図４】図１の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図５】図１の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図６】図１の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図７】図１の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図８】図１の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図９】図１の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図１０】図１の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図１１】図１の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図１２】一実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図１３】一実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図１４】一実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図１５】一実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図１６】一実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図１７】一実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図１８】一実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図１９】他の実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図２０】他の実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図２１】他の実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図２２】他の実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図２３】他の実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図２４】他の実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図２５】他の実施の形態に従って、図２の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図２６】一実施の形態に従って、図３の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図２７】一実施の形態に従って、図３の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図２８】一実施の形態に従って、図３の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図２９】一実施の形態に従って、図３の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図３０】一実施の形態に従って、図３の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【図３１】一実施の形態に従って、図３の磁気抵抗記憶素子を製造する方法の主要工程段階での半導体基板の断面図である。
【符号の説明】
【００８４】
　１６０ａ デジットライン　
　２４０ａ 導電膜パターン
　２６０，３００ 強磁性膜
　２８０ 非磁性膜
　３２０ 磁気抵抗記憶セル　
　３３０ａ，３３０ｂ 磁気集束スペーサ
　３８０　高透磁率の層間絶縁膜
　４００ａ ビットライン
【図１】
2004111961.tif 000003
【図２】
2004111961.tif 000004
【図３】
2004111961.tif 000005
【図４】
2004111961.tif 000006
【図５】
2004111961.tif 000007
【図６】
2004111961.tif 000008
【図７】
2004111961.tif 000009
【図８】
2004111961.tif 000010
【図９】
2004111961.tif 000011
【図１０】
2004111961.tif 000012
【図１１】
2004111961.tif 000013
【図１２】
2004111961.tif 000014
【図１３】
2004111961.tif 000015
【図１４】
2004111961.tif 000016
【図１５】
2004111961.tif 000017
【図１６】
2004111961.tif 000018
【図１７】
2004111961.tif 000019
【図１８】
2004111961.tif 000020
【図１９】
2004111961.tif 000021
【図２０】
2004111961.tif 000022
【図２１】
2004111961.tif 000023
【図２２】
2004111961.tif 000024
【図２３】
2004111961.tif 000025
【図２４】
2004111961.tif 000026
【図２５】
2004111961.tif 000027
【図２６】
2004111961.tif 000028
【図２７】
2004111961.tif 000029
【図２８】
2004111961.tif 000030
【図２９】
2004111961.tif 000031
【図３０】
2004111961.tif 000032
【図３１】
2004111961.tif 000033