(57)【要約】【課題】容量素子内蔵配線基板においては、容量素子を形成するために絶縁層の積層体の最表層および層間の少なくとも一方に誘電体層を積層する必要があるため、小型化、特に低背化が難しいという問題点があった。【解決手段】配線導体層４が形成された複数のセラミック絶縁層１を積層して成り、セラミック絶縁層１の少なくとも１つに複数の貫通孔を形成してこの貫通孔内にセラミック絶縁層１より比誘電率の高い誘電体３を充填し、この貫通孔の両端部に誘電体３を挟んで対向する容量素子電極層２を形成するとともにセラミック絶縁層１の同じ主面に配置された複数の容量素子電極層２を配線導体層４で電気的に接続する。静電容量を誘電体３で調整し、かつ複数の容量素子電極層２を配線導体層４で連結することで、１つのセラミック絶縁層１内に大きな静電容量の容量素子を形成することができ、小型化・低背化にも対応が容易である。【選択図】  図１
2004228099.tif 000002
【特許請求の範囲】
【請求項１】
配線導体層が形成された複数のセラミック絶縁層を積層して成り、前記セラミック絶縁層の少なくとも１つに複数の貫通孔を形成して該貫通孔内に前記セラミック絶縁層より比誘電率の高い誘電体を充填し、前記貫通孔の両端部に前記誘電体を挟んで対向する容量素子電極層を形成するとともに前記セラミック絶縁層の同じ主面に配置された複数の該容量素子電極層間を前記配線導体層で電気的に接続することによって容量素子を形成したことを特徴とする容量素子内蔵配線基板。
【請求項２】
前記誘電体の長さは前記貫通孔の長さよりも短く、前記容量素子電極層は前記貫通孔の前記両端部の少なくとも一方に侵入して前記誘電体を挟んでいることを特徴とする請求項１記載の容量素子内蔵配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主として発振回路やフィルタ回路等を形成するための配線基板として使用される容量素子内蔵配線基板に関するものである。
【０００２】
【従来の技術】
発振回路やフィルタ回路等を形成するための基板として使用される配線基板として、複数の絶縁層および配線導体層を積層するとともに、この絶縁層の積層体の最表層および層間の少なくとも一方に誘電体層を追加し、その誘電体層の一部を挟んで対向する容量素子電極層が形成されて成る容量素子内蔵配線基板が知られている。
【０００３】
この容量素子内蔵配線基板において、一般に、絶縁層および誘電体層は、ガラスセラミックス焼結体・酸化アルミニウム質焼結体等のセラミック材料や、エポキシ樹脂をガラスクロスに含浸させた有機系材料や、セラミックフィラーを有機樹脂中に分散させた複合材料等の電気絶縁材料や高誘電率材料により形成される。また、配線導体層および容量素子電極層は、銅・銀・タングステン等の金属粉末メタライズや銅箔・銅めっき層等の金属材料により形成される。
【０００４】
また、このような容量素子内蔵配線基板は、例えば、絶縁層および誘電体層がガラスセラミックス焼結体から成る場合であれば、ホウ珪酸ガラス等のガラス粉末と酸化アルミニウム等のセラミック粉末とを有機溶剤・バインダとともにシート状に成形して成る複数のグリーンシートの表面に、銅・銀等の金属ペーストを所定の配線導体層および容量素子電極層のパターンに印刷塗布し、容量素子電極層となる金属ペーストが誘電体層となるグリーンシートを挟んで対向するようにしてグリーンシートを積層し、焼成することにより製作される。
【０００５】
そして、配線導体層の露出表面を外部電気回路基板の回路配線に半田等を介して接続することにより、容量素子内蔵配線基板が、外部電気回路において発振回路やフィルタ回路として作動することとなる。
【０００６】
【特許文献１】
実開平６−６２５７０号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、近年、容量素子内蔵配線基板においては小型化、特に低背化が強く要求されるようになってきているため、容量素子を形成するために絶縁層の積層体の最表層および層間の少なくとも一方に誘電体層を積層することにより容量素子を形成し内蔵させるようにすると、容量素子を形成する部分以外においても絶縁層のほぼ全面に誘電体層を形成する必要があることから、容量素子内蔵配線基板全体の厚みが増大してしまうため、上記のような容量素子内蔵配線基板の小型化、特に低背化が難しいという問題点があった。
【０００８】
本発明は、この従来の技術における問題点を解決すべく案出されたものであり、その目的は、特に近年の著しい小型化・低背化の要求に対して、この小型化・低背化が容易である容量素子内蔵配線基板を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の容量素子内蔵配線基板は、配線導体層が形成された複数のセラミック絶縁層を積層して成り、前記セラミック絶縁層の少なくとも１つに複数の貫通孔を形成してこの貫通孔内に前記セラミック絶縁層より比誘電率の高い誘電体を充填し、前記貫通孔の両端部に前記誘電体を挟んで対向する容量素子電極層を形成するとともに前記セラミック絶縁層の同じ主面に配置された複数の該容量素子電極層間を前記配線導体層で電気的に接続することによって容量素子を形成したことを特徴とするものである。
【００１０】
また、本発明の容量素子内蔵配線基板は、上記構成において、前記誘電体の長さは前記貫通孔の長さよりも短く、前記容量素子電極層は前記貫通孔の前記両端部の少なくとも一方に侵入して前記誘電体を挟んでいることを特徴とするものである。
【００１１】
本発明の容量素子内蔵配線基板によれば、配線導体層が形成された複数のセラミック絶縁層を積層して成り、これらセラミック絶縁層の少なくとも１つに複数の貫通孔を形成してこれら貫通孔内にセラミック絶縁層より比誘電率の高い誘電体を充填し、この貫通孔の両端部に誘電体を挟んで対向する容量素子電極層を形成するとともにセラミック絶縁層の同じ主面に配置されたこれら複数の容量素子電極層間を配線導体層で電気的に接続することによって容量素子を形成したことから、容量素子全体の静電容量を複数の誘電体の寸法や個数・比誘電率等で調整することができ、かつセラミック絶縁層の同じ主面に配置されたこれら複数の容量素子の容量素子電極層を配線導体層で連結することで、１つのセラミック絶縁層内に大きな静電容量の容量素子を形成することができる。また、誘電体を充填する貫通孔の形状や配置、および配線導体層の引き回しが任意に行なえ、自由度が高いので、従来の構造のように、セラミック絶縁層のほぼ全面に形成された誘電体層を挟んで形成される容量素子電極層との短絡を避けて配線導体層を引き回すために絶縁層の積層数を増やしたり、誘電体層を隔てて存在する配線導体層間において浮遊容量が発生することを防止するために絶縁層の平面面積を増やしたりするような必要がなく、また、個々の容量素子をセラミック絶縁層のうち配線導体層間の隙間が大きい部分等に分散して配置することができるので、高密度な容量素子の内蔵が可能となり、小型化・低背化への対応が容易な容量素子内蔵配線基板を提供することができる。
【００１２】
また、本発明の容量素子内蔵配線基板において、誘電体の長さが貫通孔の長さよりも短く、容量素子電極層が貫通孔の両端部の少なくとも一方に侵入して誘電体を挟んでいるようにした場合には、容量素子電極層で両端部を挟んでいる誘電体の厚みは、貫通孔を形成しているセラミック絶縁層の厚みに関係なく必要な静電容量を得るための厚みまで薄くすることができるので、高容量の容量素子を内蔵した容量素子内蔵配線基板を得ることができる。
【００１３】
【発明の実施の形態】
次に、本発明の容量素子内蔵配線基板を添付の図面に基づき詳細に説明する。
【００１４】
図１は、本発明の容量素子内蔵配線基板の実施の形態の一例を示す要部断面図である。図１において、１はセラミック絶縁層、２は容量素子電極層、３は誘電体、４は配線導体層であり、これらの絶縁層１・容量素子電極層２・誘電体３および配線導体層４により容量素子内蔵配線基板５が形成される。
【００１５】
セラミック絶縁層１は、ガラスセラミックス焼結体・酸化アルミニウム質焼結体等のセラミック材料や、セラミックフィラーを有機樹脂中に分散させたセラミック複合材料等により形成される。
【００１６】
セラミック絶縁層１は、例えばガラスセラミックス焼結体から成る場合であれば、ホウ珪酸ガラス等のガラス粉末と酸化アルミニウム等のセラミック粉末とを有機溶剤・バインダとともにシート状に成形し複数枚のグリーンシートを得て、これに適当な孔あけ加工を施すとともに上下に積層し、約１０００℃で焼成することにより製作される。
【００１７】
このセラミック絶縁層１には複数の貫通孔が設けられ、この貫通孔には、セラミック絶縁層１よりも比誘電率の高い誘電体３が充填されている。
【００１８】
また、この貫通孔に充填された誘電体３の両端部には誘電体３を挟んで対向する容量素子電極層２が形成されている。
【００１９】
これらの誘電体３および容量素子電極層２は、図２に本発明の容量素子内蔵配線基板の実施の形態の一例の要部平面図で示すように各々の容量素子電極層２の間を配線導体層４で接続することにより、本発明の容量素子内蔵配線基板５の内蔵容量素子が形成される。
【００２０】
容量素子電極層２は、内蔵容量素子を形成するための対向電極として機能し、銅・銀・タングステン等の金属粉末メタライズや、銅箔・銅めっき層等の金属材料により形成される。
【００２１】
また、誘電体３は、両端の容量素子電極層２の間に介在して静電容量を生じさせる誘電体として機能し、ガラスセラミックス焼結体・酸化アルミニウム質焼結体等のセラミック材料や、エポキシ樹脂をガラスクロスに含浸させた有機系材料や、セラミックフィラーを有機樹脂中に分散させた複合材料等により形成される。
【００２２】
誘電体３の比誘電率は、セラミック絶縁層１と同程度以下であると、内蔵する容量素子を十分に高容量とすることができない。したがって、誘電体３は、セラミック絶縁層１より比誘電率を高くする必要がある。
【００２３】
このように誘電体３の比誘電率をセラミック絶縁層１の比誘電率より高くする手段としては、例えば、酸化物粉末を含有するセラミックス焼結体により誘電体３を形成したり、誘電体３を基本的にはセラミック絶縁層１と同様の材料で形成するとともに、誘電体３中に高比誘電率材料の粉末を添加したりする等の手段を用いることができる。
【００２４】
なお、誘電体３の比誘電率は、高静電容量を得る上では高ければ高いほど良いが、例えば、セラミック絶縁層１がガラスセラミックス焼結体等の焼結体で形成されているような場合には、比誘電率を高めることによって材料の組成が大きく異なるものとなって焼成時の焼成収縮等が大きく異なると、セラミック絶縁層１と誘電体３との接合強度が低くなったり、セラミック絶縁層１や誘電体３にクラック等の不具合を誘発させたりするおそれがある。したがって、誘電体３は、セラミック絶縁層１がガラスセラミックス焼結体等の焼結体で形成されているような場合であれば、その比誘電率はセラミック絶縁層１の比誘電率に対して、１．２倍〜１．５倍程度の範囲としておくことが好ましい。
【００２５】
内蔵容量素子を形成するこれらの容量素子電極層２および誘電体３は、例えば、セラミック絶縁層１がガラスセラミックス焼結体から成る場合であれば、セラミック絶縁層１となるグリーンシートの表面に、まず貫通孔を設け、この貫通孔内にセラミック絶縁層１となるグリーンシートより比誘電率の高い誘電体３となるセラミックペーストを充填し、次にこのセラミックペーストが充填された貫通孔の両端部に、銅・銀等の金属粉末に有機溶剤・バインダを添加して得た金属ペーストを容量素子電極層２のパターンに印刷することにより形成される。
【００２６】
本発明の容量素子内蔵配線基板５においては、このようにセラミック絶縁層１に複数の貫通孔を形成し、これらの貫通孔内にセラミック絶縁層１より比誘電率の高い誘電体３を充填するとともに、この貫通孔の両端部に誘電体３を挟んで対向する容量素子電極層２を形成し、かつセラミック絶縁層１の同じ主面に配置された複数の容量素子電極層２間を配線導体層４で連結することによって、容量素子を形成し内蔵させることが重要である。
【００２７】
このような構造とすることにより、内層した容量素子の静電容量を誘電体３で調整して１つのセラミック絶縁層１内に大きな静電容量の容量素子を形成することができる。また、誘電体を充填する貫通孔の形状や配置、および配線導体層の引き回しが任意に行なえ、自由度が高いので、従来の構造のように、絶縁層（セラミック絶縁層１）のほぼ全面に形成された誘電体層を挟んで形成される容量素子電極層２との短絡を避けて配線導体層４を引き回すために絶縁層（セラミック絶縁層１）の積層数を増やしたり、誘電体層を隔てて存在する配線導体層４間において浮遊容量が発生することを防止するために絶縁層（セラミック絶縁層１）の平面面積を増やしたりするような必要がなく、また、個々の容量素子をセラミック絶縁層１のうち配線導体層４間の隙間が大きい部分等に分散して配置することができるので、高密度な容量素子の内蔵が可能となり、小型化・低背化への対応が容易な容量素子内蔵配線基板５を提供することができる。
【００２８】
また、誘電体３の個数や寸法・比誘電率等を適宜調整することにより、所望の静電容量を有する容量素子を内蔵させることもできる。
【００２９】
例えば、高周波伝送線路と高容量の容量素子とが混在する場合において、本発明の容量素子内蔵配線基板における容量素子を分散して配置することで、高周波伝送線路の高周波伝送特性に悪影響を与えることなく所望の静電容量を得ることができる。またその他に、高精度な静電容量を得るために、主容量素子とは別に、静電容量調整用に本発明の容量素子内蔵配線基板における容量素子を複数個設け、主容量素子と個々に並列で接続しておき、焼成後に、個々の容量素子への並列配線を所望の静電容量値に合わせて切断することで、静電容量のばらつきの無い容量素子を内蔵した容量素子内蔵配線基板を得ることができる。
【００３０】
また、本発明の容量素子内蔵配線基板においては、図３に図１と同様の要部断面図で示すように、誘電体３の長さは貫通孔の長さよりも短く、容量素子電極層２は貫通孔の両端部の少なくとも一方に侵入して誘電体３を挟んでいることが好ましい。
【００３１】
容量素子電極層２および誘電体３をこのような構造としておくと、容量素子電極層２で両端部を挟んでいる誘電体３の厚みは、貫通孔を形成しているセラミック絶縁層１の厚みに関係なく必要な静電容量を得るための厚みまで薄くすることができる。これにより、内蔵する容量素子をより一層容易に高容量のものとすることができる。
【００３２】
例えば、容量素子電極層２を上下に設けているセラミック絶縁層１の厚みが１００μｍ程度の厚みを有していた場合であれば、互いの容量素子電極層２間の距離が大きな静電容量を得るには離れすぎているため、所望の静電容量をこの容量素子電極層２間で発生させるには、容量素子電極層２の面積を大きくする必要がある。そこで、互いの容量素子電極層２間の距離を短くするために、誘電体３の長さを貫通孔の長さよりも短くし、例えば５０μｍ程度とした誘電体３を貫通孔に充填し、貫通孔の残りの領域には容量素子電極層２を侵入させるように充填することにより、互いの容量素子電極層２間の距離を短くし、所望の大きい静電容量を得ることができるものとなる。
【００３３】
なお、複数の誘電体３は、その全部を同じ寸法・比誘電率で形成する必要はなく、例えば、セラミック絶縁層１との間で焼成時の収縮率の違い等に応じて生じるストレスを緩和するために、セラミック絶縁層１の外周部分で寸法を小さくし、中央部に近づくにつれて寸法が大きくなるようにして形成してもよい。
【００３４】
配線導体層４は、内蔵した複数の容量素子の容量素子電極層２間を接続して１つの容量素子として機能させるための接続導体として機能するとともに、この容量素子を外部に導出・接続する導電路としても機能する。このような配線導体層４は、通常、容量素子電極層２と同様の材料から成り、例えば、銅・銀・タングステン等の金属粉末メタライズや、銅箔・銅めっき層等の金属材料により形成され、例えば、銅・銀等の金属粉末に有機溶剤・バインダを添加して得た金属ペーストをセラミック絶縁層１となるグリーンシートの表面に所定の回路状パターンに印刷塗布しておくことにより形成される。
【００３５】
なお、これらの容量素子電極層２および配線導体層４は、その露出する表面にニッケル・金等の耐食性の良好な金属から成るめっき層を、例えば、厚みが１μｍ〜１０μｍ程度のニッケルめっき層／厚みが０．０３μｍ〜３μｍ程度の金めっき層の順に被着させておくことが好ましい。
【００３６】
以上により本発明の容量素子内蔵配線基板５が形成され、配線導体層４の露出表面の一部に半導体素子等の電子部品を接続するとともに他の一部を外部電気回路に半田等を介して接続することによって、内蔵した容量素子と外部電気回路とが電気的に接続され、容量素子内蔵配線基板５が外部電気回路とともに発振回路やフィルタ回路として作動することとなる。
【００３７】
なお、本発明の容量素子内蔵配線基板は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々に変形することができる。
【００３８】
例えば、複数の容量素子電極層２は、それら全部が積層されたセラミック絶縁層１の層間に位置するようにして形成される必要はなく、セラミック絶縁層１の同じ主面であれば、積層されたセラミック絶縁層１の外表面に容量素子電極層２を形成するようにしてもよい。
【００３９】
【発明の効果】
本発明の容量素子内蔵配線基板によれば、配線導体層が形成された複数のセラミック絶縁層を積層して成り、これらセラミック絶縁層の少なくとも１つに複数の貫通孔を形成してこれら貫通孔内にセラミック絶縁層より比誘電率の高い誘電体を充填し、この貫通孔の両端部に誘電体を挟んで対向する容量素子電極層を形成するとともにセラミック絶縁層の同じ主面に配置されたこれら複数の容量素子電極層間を配線導体層で電気的に接続することによって容量素子を形成したことから、容量素子全体の静電容量を複数の誘電体の寸法や個数・比誘電率等で調整することができ、かつセラミック絶縁層の同じ主面に配置されたこれら複数の容量素子の容量素子電極層を配線導体層で連結することで、１つのセラミック絶縁層内に大きな静電容量の容量素子を形成することができる。また、誘電体を充填する貫通孔の形状や配置、および配線導体層の引き回しが任意に行なえ、自由度が高いので、従来の構造のように、セラミック絶縁層のほぼ全面に形成された誘電体層を挟んで形成される容量素子電極層との短絡を避けて配線導体層を引き回すために絶縁層の積層数を増やしたり、誘電体層を隔てて存在する配線導体層間において浮遊容量が発生することを防止するために絶縁層の平面面積を増やしたりするような必要がなく、また、個々の容量素子をセラミック絶縁層のうち配線導体層間の隙間が大きい部分等に分散して配置することができるので、高密度な容量素子の内蔵が可能となり、小型化・低背化への対応が容易な容量素子内蔵配線基板を提供することができる。
【００４０】
また、本発明の容量素子内蔵配線基板によれば、誘電体の長さが貫通孔の長さよりも短く、容量素子電極層が貫通孔の両端部の少なくとも一方に侵入して誘電体を挟んでいるようにした場合には、容量素子電極層で両端部を挟んでいる誘電体層の厚みは、貫通孔を形成している絶縁層の厚みに関係なく必要な静電容量を得るための厚みまで薄くすることができるので、高容量の容量素子を内蔵した容量素子内蔵配線基板を得ることができる。
【図面の簡単な説明】
【図１】本発明の容量素子内蔵配線基板の実施の形態の一例を示す要部断面図である。
【図２】本発明の容量素子内蔵配線基板の実施の形態の一例を示す要部平面図である。
【図３】本発明の容量素子内蔵配線基板の実施の形態の他の例を示す要部断面図である。
【符号の説明】
１・・・セラミック絶縁層
２・・・容量素子電極層
３・・・誘電体
４・・・配線導体層
５・・・容量素子内蔵配線基板
【図１】
2004228099.tif 000003
【図２】
2004228099.tif 000004
【図３】
2004228099.tif 000005