(57)【要約】【課題】ストレスマイグレーションを効果的に加速して評価することができる評価パターン及び該パターンを備えた半導体装置並びにストレスマイグレーションの評価方法の提供。【解決手段】半導体装置の少なくとも１つの配線層に、設計ルールに従って形成される配線を用いて、ビア９との接続領域近傍に、異なる方向に延びる複数の配線を交差させた構造（例えば、第１の配線１７ａに第２の配線１７ｂを交差させた十字型構造）、異なる方向に延びる複数の配線を配列した格子状構造、基本となる配線にＬ字型又はＴ字型の凸部を接続した構造等を備える評価パターン１６を形成するものであり、ビア９との接続領域近傍における配線の面積を大きくすることにより、配線の引っ張り応力や配線とビアとのグレインサイズの違いに起因するストレスマイグレーションを加速させることができる。【選択図】図１
2004228452.tif 000002
【特許請求の範囲】
【請求項１】
ビアにより複数の配線層に形成される配線が相互に接続されてなるダマシン配線構造における少なくとも１以上の前記配線層に形成される評価パターンであって、
前記評価パターンは、抵抗測定経路となる第１の配線に加え、該第１の配線の前記ビアと接続される領域に、前記第１の配線と同一幅、かつ、該第１の配線の長手方向と異なる方向に延びる第２の配線を少なくとも備えることを特徴とする評価パターン。
【請求項２】
ビアにより複数の配線層に形成される配線が相互に接続されてなるダマシン配線構造における少なくとも１以上の前記配線層に形成される評価パターンであって、
前記評価パターンは、前記ビアと接続される領域において、前記ビアを中心として少なくとも３つの方向に延びる同一幅の配線を含むことを特徴とする評価パターン。
【請求項３】
ビアにより複数の配線層に形成される配線が相互に接続されてなるダマシン配線構造における少なくとも１以上の前記配線層に形成される評価パターンであって、
前記評価パターンは、抵抗測定経路となる第１の配線に加え、該第１の配線の前記ビアと接続される領域に、前記第１の配線と同一幅、かつ、該第１の配線の長手方向と略直交する方向に延びる第２の配線を備え、前記第１の配線と前記第２の配線とで十字型の配線パターンが形成されることを特徴とする評価パターン。
【請求項４】
ビアにより複数の配線層に形成される配線が相互に接続されてなるダマシン配線構造における少なくとも１以上の前記配線層に形成される評価パターンであって、
前記評価パターンは、互いに略直交する方向に延びる複数の配線により形成された格子状のパターンを含み、前記複数の配線の交差領域において前記ビアに接続されることを特徴とする評価パターン。
【請求項５】
ビアにより複数の配線層に形成される配線が相互に接続されてなるダマシン配線構造における少なくとも１以上の前記配線層に形成される評価パターンであって、
前記評価パターンは、抵抗測定経路となる第１の配線に加え、該第１の配線の前記ビアと接続される領域に、前記第１の配線と同一幅、かつ、該第１の配線の長手方向と略直交する方向に延びる第２の配線を備え、更に、該第２の配線の先端部に、前記第２の配線と同一幅、かつ、該第２の配線の長手方向と略直交する方向に延びる第３の配線を備えることを特徴とする評価パターン。
【請求項６】
前記第２の配線と前記第３の配線とでＬ字型又はＴ字型の配線パターンが形成されることを特徴とする請求項５記載の評価パターン。
【請求項７】
前記第１の配線上に、該第１の配線と前記第３の配線との間の領域を埋めるように、前記第２の配線と略平行な第４の配線が形成され、該第４の配線は、前記第２の配線及び前記第３の配線との間隔が最小寸法となるように配設されることを特徴とする請求項５又は６に記載の評価パターン。
【請求項８】
少なくとも一の配線層に形成された複数の前記評価パターンと、他の配線層に形成された配線とが、ビアを介して順次接続され、前記評価パターンを含むビアチェーンが形成されることを特徴とする請求項１乃至７のいずれか一に記載の評価パターン。
【請求項９】
請求項１乃至８のいずれか一に記載の前記評価パターンを少なくとも１以上の配線層に備え、半導体装置を構成する配線と前記評価パターンを構成する配線とが、設計ルールに従って同一幅で形成されていることを特徴とする半導体装置。
【請求項１０】
半導体装置に形成されるダマシン配線のストレスマイグレーションを評価する方法であって、
請求項１乃至８のいずれか一に記載の前記評価パターンを用い、前記ビアと接続される領域近傍における配線の面積を大とすることにより、ストレスマイグレーションによる断線を加速させて評価することを特徴とするストレスマイグレーションの評価方法。
【請求項１１】
前記評価パターンが形成された半導体装置を所定の温度で恒温保管した状態で、連続通電又は間欠通電により抵抗を測定することを特徴とする請求項１０記載のストレスマイグレーションの評価方法。
【請求項１２】
前記通電時の電流が、エレクトロンマイグレーションを抑制可能な電流値に設定されることを特徴とする請求項１１記載のストレスマイグレーションの評価方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、評価パターン及び該パターンを備える半導体装置並びに評価方法に関し、特に、ダマシン法を用いて形成された配線のストレスマイグレーションを評価するための評価パターン及び該パターンを備える半導体装置並びに評価方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化及びチップサイズの縮小化に伴い、配線の微細化及び多層配線化が進められており、多層配線構造を形成する方法として、いわゆるダマシン（Ｄａｍａｓｃｅｎｅ）法と呼ばれるプロセスが一般的に行われている。このダマシン法は、絶縁膜にビア孔又は配線溝を形成した後、基板全面に導電性膜を堆積し、化学機械的研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって研磨することにより配線やビアを形成するものである。この方法は、エッチング法による加工が困難な銅系の導電材料を用いた多層配線の形成方法として適している。
【０００３】
従来のアルミ配線や上記ダマシン構造の多層配線等の微細配線では、高密度の電流により配線中の金属原子が局所的に移動して配線が断線するエレクトロマイグレーションと呼ばれる現象が発生することが知られている。また、上記ダマシン構造の多層配線では、構造体（配線層や絶縁層）の応力や配線を構成する金属材料のグレインサイズの違いに起因して生じるボイドにより配線が断線するストレスマイグレーションと呼ばれる現象も発生する。
【０００４】
ＬＳＩ等の半導体装置の信頼性を評価する方法として、従来よりエレクトロマイグレーション評価が一般的に行われている。この方法は、評価用試料を２００℃程度の環境温度で保管しながら一定電流を流して、断線が発生又は抵抗がしきい値を越えるまでの寿命時間を測定するものであり、エレクトロマイグレーションは環境温度が高くかつ電流が大きいほど加速されるため、上記方法でエレクトロマイグレーションを加速して評価することができる。
【０００５】
一方、エレクトロマイグレーション不良が発生するまでの時間が数百時間程度であるのに対し、ストレスマイグレーション不良が発生するまでの時間が数千時間程度と長いためにストレスマイグレーションの評価には多大な時間を要する。また、このストレスマイグレーションは環境温度が高くなるに従ってボイドが移動しやすくなるが逆に応力が緩和されてしまうため、環境温度を高くするだけではストレスマイグレーションを加速することは困難である。
【０００６】
このエレクトロマイグレーションとストレスマイグレーションの評価に関して、特開平７−１３０８１７号公報（第１の従来例）には、１００℃以上の所定温度で所定時間、恒温保存試験を行った後、定電流を通電しながらエレクトロマイグレーション試験を行う信頼性評価方法が開示されている。この方法では、図１２に示すように、初めに恒温保存試験を行うことにより、スリット状のボイドを発生させ、その後エレクトロマイグレーション試験を行うことでスリット状のボイドが形成された部分の電流密度を増大させることができるため、エレクトロマイグレーションとストレスマイグレーションとを同時に加速させることができ、また、エレクトロマイグレーション試験やストレスマイグレーション試験単独では見られなかった不良モードを評価することができるとしている。
【０００７】
また、ダマシン構造の多層配線ではストレスマイグレーションの評価パターンとして下層配線と上層配線とを繰り返しビアで接続したビアチェーンが用いられるが、３層以上の多層配線において用いられる、配線の上面及び下面の両面にビアが接触された構造（スタックトビア構造）の場合に断線不良の検出が困難であるという問題がある。この問題に対して、特開平１１−３１７２７号公報（第２の従来例）には、図１３に示すように、最上層及び最下層以外の配線層における電気的に孤立した配線（第２配線１０６）と、上記配線の上面と接触し該配線と上層配線（第３配線１０９）とを電気的に接続する上層側プラグ１０８と、上記配線の下面と接触し該配線と下層配線（第１配線１０３）とを電気的に接続する下層側プラグ１０５とを備え、上層側プラグの接触面と下層側プラグの接触面とが少なくとも一部が重なっているテストパターンを信頼性評価のために形成する半導体装置が開示されている。そして３層配線のスタックトビアチェーンを用いることにより、上下のプラグに挟まれた配線のストレスマイグレーション不良を検出することができるとしている。
【０００８】
【特許文献１】
特開平７−１３０８１７号公報（第３−４頁、第１図）
【特許文献２】
特開平１１−３１７２７号公報（第３−６頁、第１図）
【０００９】
【発明が解決しようとする課題】
このように、ダマシン構造の多層配線では信頼性を評価するためにはストレスマイグレーションの評価が必要であるが、ストレスマイグレーションはエレクトロマイグレーションと異なり、環境温度が高すぎても加速することはできず、適切な温度範囲に設定する必要がある。しかしながら、第１の従来例では、温度範囲が１００℃以上としか言及されておらず、ストレスマイグレーションを加速させる温度範囲が一切示されていないため、ストレスマイグレーションを加速するには十分ではなく、不良を検出するには多大な時間と試料を必要とする。
【００１０】
また、ストレスマイグレーションは空孔が集まって生じるボイドに起因するため、配線の形状（配線の幅や体積等）により発生状況が大きく変化するが、第２の従来例では、配線パターンとして標準的な長方形（幅２μｍ、長さ１０μｍの長方形）が採用されており、また、配線体積が１２立方μｍ以上と記述されているが、配線形状には言及されていない。従って、ストレスマイグレーションを加速するには十分ではなく、不良を検出するには多大な時間と試料個数が必要である。
【００１１】
また、ストレスマイグレーションを評価するための評価パターンに関する提案はあるが、半導体装置は所定の設計ルールに従って製造されるため、評価パターンも半導体装置の製造条件に合致する構造であることが好ましく、このような要求を満足し、かつ、ストレスマイグレーションを効果的に加速して評価することができる評価パターン及び評価方法が求められている。
【００１２】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、ストレスマイグレーションを効果的に加速して評価することができる評価パターン及び該パターンを備えた半導体装置並びにストレスマイグレーションの評価方法を提供することにある。
【００１３】
【問題を解決するための手段】
上記目的を達成するため、本発明の評価パターンは、ビアにより複数の配線層に形成される配線が相互に接続されてなるダマシン配線構造における少なくとも１以上の前記配線層に形成される評価パターンであって、前記評価パターンは、抵抗測定経路となる第１の配線に加え、該第１の配線の前記ビアと接続される領域に、前記第１の配線と同一幅、かつ、該第１の配線の長手方向と異なる方向に延びる第２の配線を少なくとも備えるものである。
【００１４】
また、本発明の評価パターンは、ビアにより複数の配線層に形成される配線が相互に接続されてなるダマシン配線構造における少なくとも１以上の前記配線層に形成される評価パターンであって、前記評価パターンは、前記ビアと接続される領域において、前記ビアを中心として少なくとも３つの方向に延びる同一幅の配線を含むものである。
【００１５】
また、本発明の評価パターンは、ビアにより複数の配線層に形成される配線が相互に接続されてなるダマシン配線構造における少なくとも１以上の前記配線層に形成される評価パターンであって、前記評価パターンは、抵抗測定経路となる第１の配線に加え、該第１の配線の前記ビアと接続される領域に、前記第１の配線と同一幅、かつ、該第１の配線の長手方向と略直交する方向に延びる第２の配線を備え、前記第１の配線と前記第２の配線とで十字型の配線パターンが形成されるものである。
【００１６】
また、本発明の評価パターンは、ビアにより複数の配線層に形成される配線が相互に接続されてなるダマシン配線構造における少なくとも１以上の前記配線層に形成される評価パターンであって、前記評価パターンは、互いに略直交する方向に延びる複数の配線により形成された格子状のパターンを含み、前記複数の配線の交差領域において前記ビアに接続されるものである。
【００１７】
また、本発明の評価パターンは、ビアにより複数の配線層に形成される配線が相互に接続されてなるダマシン配線構造における少なくとも１以上の前記配線層に形成される評価パターンであって、前記評価パターンは、抵抗測定経路となる第１の配線に加え、該第１の配線の前記ビアと接続される領域に、前記第１の配線と同一幅、かつ、該第１の配線の長手方向と略直交する方向に延びる第２の配線を備え、更に、該第２の配線の先端部に、前記第２の配線と同一幅、かつ、該第２の配線の長手方向と略直交する方向に延びる第３の配線を備えるものであり、前記第２の配線と前記第３の配線とでＬ字型又はＴ字型の配線パターンが形成されることが好ましく、前記第１の配線上に、該第１の配線と前記第３の配線との間の領域を埋めるように、前記第２の配線と略平行な第４の配線が形成され、該第４の配線は、前記第２の配線及び前記第３の配線との間隔が最小寸法となるように配設される構成とすることができる。
【００１８】
本発明においては、少なくとも一の配線層に形成された複数の前記評価パターンと、他の配線層に形成された配線とが、ビアを介して順次接続され、前記評価パターンを含むビアチェーンが形成されることが好ましい。
【００１９】
また、本発明の半導体装置は、上記記載の前記評価パターンを少なくとも１以上の配線層に備え、半導体装置を構成する配線と前記評価パターンを構成する配線とが、設計ルールに従って同一幅で形成されているものである。
【００２０】
また、本発明の評価方法は、半導体装置に形成されるダマシン配線のストレスマイグレーションを評価する方法であって、上記記載の前記評価パターンを用い、前記ビアと接続される領域近傍における配線の面積を大とすることにより、ストレスマイグレーションによる断線を加速させて評価するものであり、前記評価パターンが形成された半導体装置を所定の温度で恒温保管した状態で、連続通電又は間欠通電により抵抗を測定する構成とすることができ、前記通電時の電流が、エレクトロンマイグレーションを抑制可能な電流値に設定されることが好ましい。
【００２１】
このように、本発明の評価パターンによれば、ビアと接続される領域近傍に、異なる方向（好ましくは直交する方向）に延びる配線を交差させる構造、直交する複数の配線を配列させた格子状構造、基準となる配線にＬ字型又はＴ字型の凸部を接続した構造等を設けた評価パターンを形成し、該評価パターンを単独もしくは複数個電気的に接合させたビアチェーンを用いることにより、ビア接続領域近傍の配線の面積（すなわち体積）を大きくし、ストレスマイグレーションによる断線を加速させることができる。また、上記評価パターンを備える試料を１００乃至２５０℃程度の所定の温度で恒温保存することにより、ストレスマイグレーションを効果的に加速させることができ、恒温保存中にエレクトロマイグレーションを起こさない程度の微弱電流を連続又は間欠して通電することにより、ストレスマイグレーション不良の発生状況をより正確に測定することができる。
【００２２】
【発明の実施の形態】
従来技術で説明したように、微細配線を実現するためにダマシン法が用いられる。このダマシン法では、ビア孔や配線溝へのＣｕの結晶性を向上させるために、Ｃｕの電解メッキ後ＣＭＰ前に、２００℃から４００℃程度の温度でアニール処理を行っているが、このような高温アニールを行うと、金属材料の塑性変形に起因して室温に戻した状態で配線やビアに３００ＭＰａ程度の大きな引っ張り応力が残留する。そして、この残留引っ張り応力によって、ストレスマイグレーションに伴う不良（例えば、配線・ビア間の断線等）が長期間に渡って少しずつ発生する危険性がある。
【００２３】
このストレスマイグレーションに伴う断線について、図面を参照して説明する。図１０及び図１１は引っ張り応力に起因する不良モードを説明する図であり、図１０はシングルダマシン法で形成した配線構造、図１１は、デュアルダマシン法で形成した配線構造の不良モードを模式的に示す図である。
【００２４】
図１０に示すように、シングルダマシン法では、各々のＣｕ配線（下層配線５、上層配線１３等）内やビア９内に、高温アニールに起因する引っ張り応力が残留しており、この残留引っ張り応力により結晶粒界（グレインバウンダリ）１４ではストレスマイグレーションによりＣｕが図の矢印方向に移動してその間にボイド１５が発生する。特に、残留引っ張り応力が結晶粒界１４とビア９底部のバリアメタル界面の３重点に集中した場合、ボイド１５が成長やすくなる。また、図１１（ａ）に示すように、デュアルダマシン法でも配線やビア内に引っ張り応力が残留しており、特に、ビア９部分では上層配線１３方向に引っ張り応力が残留するため、上記結晶粒界１４とビア９底部のバリアメタル界面の３重点で更にボイド１５が成長しやすくなる（不良モード１）。また、図１１（ｂ）、（ｃ）に示すように、ビア９と上層配線１３とが一体化された構造では引っ張り応力は基本的にビア９内に集中するため、ビア９内のＣｕとバリアメタルとの密着性が悪い場合にはビア底のバリアメタルとの界面にボイド１５が生じたり（不良モード２）、ビアを横断する結晶粒界１４がある場合にはビア９を分断するボイド１５が発生して（不良モード３）、同様に接触不良を引き起こしてしまう。デュアルダマシン法ではどの不良モードになるかは結晶粒界１４の有無やビア９内の埋め込み状況により異なるが、製造時点での埋め込み不良が内在する場合は、不良モード２、３が優先的に発生する。
【００２５】
また、一般に幅の広い配線と幅の狭い配線や径の小さいビアとではＣｕのグレインサイズが異なり、幅広配線ではグレインは大きく、微細配線又は微細ビアではグレインは小さくなる傾向にあり、グレインサイズが大きいほどエネルギー的に小さく安定である。グレインサイズの異なる配線やビアに熱処理が施されると、系のエネルギーを最小化する方向に物質が移動するため、微細配線又は微細ビア内のＣｕがグレインサイズが大きい幅広配線に吸われる輸送現象が発生する。そのため、ビア内のＣｕ原子が配線側に移動してしまい、ビア内にボイドが発生しやすくなる。
【００２６】
以上のことから、ストレスマイグレーションを加速させるためには、ビア接続領域近傍の配線面積を大きくしてボイドを発生させやすくすることが求められるが、ＬＳＩ等の半導体装置では配線は設計ルールに従って形成されるため、ビア接続部のみ配線幅を太くすることはできない。また、ストレスマイグレーションの評価専用の試料を作成する場合はビア接続部のみ配線幅を広くすることは可能であるが、この場合は実際に製造される半導体装置と製造条件が異なってしまうため、半導体装置自体のストレスマイグレーションを適切に評価することができない。
【００２７】
また、上記引っ張り応力やグレインサイズの違いに起因して発生するストレスマイグレーションは温度に依存して変化する。例えば、上記アニール処理等の温度との差が大きい低温では引っ張り応力が強く作用するが、ボイドは移動しにくい。一方、高温では引っ張り応力が緩和されるがボイドは移動しやすくなる。従って、エレクトロマイグレーションとは異なり、環境温度が低すぎても高すぎてもストレスマイグレーションを加速させることができず、環境温度を適切な温度範囲に設定する必要がある。
【００２８】
そこで、本発明では、設計ルールに従って形成される配線を用いてストレスマイグレーションの評価パターンを形成し、ビアとの接続領域近傍に、異なる方向に延びる複数の配線を交差させる構造（例えば、図１の十字型構造）、異なる方向に延びる複数の配線を配列させる構造（例えば、図８に示す格子状構造）、基本となる配線にＬ字型又はＴ字型の凸部を接続した構造（例えば、図９に示す構造）等を備える評価パターンを半導体装置の少なくとも１つの配線層に形成することにより、実際に製造される半導体装置を用いてストレスマイグレーションの加速評価ができるようにしている。また、上記評価パターンを設けた試料をストレスマイグレーションを加速できる温度範囲（１００℃乃至２５０℃）で恒温保管し、保管後又は保管中にエレクトロマイグレーションを起こさない程度の微弱電流を通電することにより、ストレスマイグレーションのみを効果的に加速させることができる。
【００２９】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００３０】
［実施例１］
まず、本発明の第１の実施例に係るストレスマイグレーション評価パターン及び該パターンを備える半導体装置並びに評価方法について、図１乃至図７を参照して説明する。図１は、第１の実施例に係る評価パターンの構造を示す平面図であり、図２乃至図４は、本実施例の評価パターンを含む半導体装置の製造方法を示す工程断面図である。また、図５は、本実施例の評価パターンのバリエーションを示す平面図であり、図６及び図７は、ビアチェーン構造の評価パターンの構造を示す図である。
【００３１】
本実施例のストレスマイグレーションの評価パターン１６は、ＬＳＩ等の半導体装置の任意の１又は複数の配線層に、半導体装置の配線とは別に形成されるものである。具体的には、図１に示すように、主となる第１の配線１７ａ（通電して抵抗を測定するための経路となる配線）に、該第１の配線１７ａと直交する第２の配線１７ｂを接続したものであり、第１の配線１７ａのビア接続領域に第２の配線１７ｂからなる凸部１８ａを設けた構造（図では凸部１８ａを上下方向に設けた十字型構造）となる。
【００３２】
前述したようにストレスマイグレーション不良は配線内の空孔がビア部に集まってボイドを形成することにより発生するため、ビア９から見た配線領域が大きいほどボイドを集めやすい。従って、ビア接続領域に上記凸部１８ａを設けた評価パターン１６を形成することにより、ビア接続領域近傍の配線面積を大きくすることができ、ストレスマイグレーション不良を加速させることができる。
【００３３】
ここで、評価用試料のみを作成する場合にはビア接続領域のみ配線幅を太くすることは可能であるが、この方法では実際に使用される配線でのストレスマイグレーションを適切に評価することができない。そこで、本実施例では第１の配線１７ａ及び第２の配線１７ｂを半導体装置の配線と同一の幅とし、半導体装置の中に評価パターン１６を形成できるようにしている。
【００３４】
また、第２の配線１７ｂの長さは特に限定されず、ビア接続部近傍の面積を大きくして引っ張り応力やグレインサイズの違いによるボイドの発生を助長させるためには長い方がよいが、長くなると評価パターン１６の占有面積が増加し半導体装置のサイズが大きくなってしまう。従って第２の配線１７ｂの長さを設定する場合には、ストレスマイグレーションを加速させる程度を考慮することが好ましい。この場合において、半導体装置に複数の評価パターン１６を形成し、図５（ａ）に示すように各々の評価パターン１６で第２の配線１７ｂの長さを変えることもできる。このように長さを変えた評価パターン１６を形成し、各々の評価パターン１６における抵抗を測定することにより、より正確なストレスマイグレーションの評価が可能となり、実際の半導体装置の配線における信頼性を類推することもできる。
【００３５】
なお、図１では第１の配線１７ａと第２の配線１７ｂとを直交させているが、両配線は必ずしも直交する必要はなく、複数本の配線がビア接続領域において所定の角度で交差する構成であれば良く、斜めに交差させる構成としてもよい。また、図１では第２の配線１７ｂを第１の配線１７ａに対して対称となるように配置しているが、図５（ｂ）に示すように両側の第２の配線１７ｂの長さを変える等、非対称としてもよく、また、図５（ｃ）に示すように第２の配線１７ｂを第１の配線１７ａの片側にのみに形成してもよい。
【００３６】
以下、図１に示す十字型配線構造の評価パターン１６の製造方法について図２乃至図４（図１のＡ−Ａ′断面）を参照して説明する。なお、以下ではシングルダマシンプロセスについて説明するが、本発明は下記実施例に限定されるものではなく、ビアファーストプロセスやハードマスクプロセス等のデュアルダマシンプロセスについても同様に適用することができる。また、半導体装置の配線と評価用の配線とは同じ方法により製造することができるため、図では評価パターン１６部分のみを記載する。また、図示しないが、配線経路を形成する下層配線及び上層配線は電極パッドに接続されるものとし、該電極パッドから外部に設けた電流供給手段及び抵抗測定手段に接続されているものとする。
【００３７】
まず、図２（ａ）に示すように、ＭＯＳトランジスタ等の素子が形成された基板１上に、ＣＶＤ法、プラズマＣＶＤ法等を用いて、第１エッチングストッパ膜２と第１層間膜３とを順次形成し、その上に、露光の反射を抑制するための反射防止膜と化学増幅型レジストを塗布し、ＫｒＦフォトリソグラフィーによる露光、現像を行い、第１配線溝３ａを形成するためのレジストパターン（図示せず）を形成する。続いて、公知のドライエッチングを用いて第１層間膜３、第１エッチングストッパ膜２を順次エッチングして、それらを貫通する第１配線溝３ａを形成する。その後、酸素プラズマアッシング及び有機剥離液を用いたウェット処理によりレジストパターンと反射防止膜とを剥離し、ドライエッチングの残留物を除去する。
【００３８】
次に、図２（ｂ）に示すように、スパッタ法を用いて、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＷＮ等の単層膜、又はそれらを組み合わせた２層以上の積層膜からなるバリアメタル４を成膜し、続いて、配線材料となるＣｕのめっき成長を容易にするためのＣｕのシードメタル（図示せず）を形成する。そして、図２（ｃ）に示すように、電解めっき法によりＣｕ５ａを形成して第１配線溝３ａ内をＣｕ５ａで埋設した後、図２（ｄ）に示すように、ＣＭＰ法を用いて第１層間膜３上のＣｕ５ａ及びバリアメタル４を除去して第１層間膜３内に下層配線５（図では評価パターン１６中の第２の配線１７ｂ）を形成する。
【００３９】
この下層配線５は上述したように、後の工程で形成されるビアと接続される領域において複数（十字型構造の場合は２本）の配線が交差するように形成されており、ビア接続領域近傍における下層配線５の面積を大きくしてＣｕのグレインサイズを大きくすると共に、ビアを中心にして４方向に配線を延ばすことにより、引っ張り応力を４方向に作用させ、ボイドを発生しやすくしている。
【００４０】
次に、図３（ａ）に示すように、第１層間膜３上に、ＣＶＤ法、プラズマＣＶＤ法等を用いて、第１キャップ膜６とビア層間膜７を形成し、同様に、公知のフォトリソグラフィー技術を行いてレジストパターン（図示せず）を形成し、公知のドライエッチングを用いてビア層間膜７、第１キャップ膜６を順次エッチングして、それらを貫通するビア孔７ａを形成する。そして、図３（ｂ）に示すように、スパッタ法を用いてバリアメタル８、Ｃｕのシードメタル（図示せず）を形成し、図３（ｃ）に示すように、電解めっき法によりＣｕ９ａを形成してビア孔７ａ内をＣｕ９ａで埋設した後、図３（ｄ）に示すように、ＣＭＰ法を用いてビア層間膜７上のＣｕ９ａ及びバリアメタル８を除去してビア層間膜７内に下層配線５と接続されるビア９を形成する。なお、ビア９のサイズは特に限定されないが、下層配線５とビア９のグレインサイズの違いを大きくするためにはビア９の径を極力小さくする方が好ましい。
【００４１】
その後、図４（ａ）乃至（ｃ）に示すように、同様に第２層間膜１１の第２配線溝１１ａにバリアメタル１２及びＣｕ１３ａを形成し、ＣＭＰ法により余分なＣｕ１３ａを除去して上層配線１３を形成する。この上層配線１３は通常の配線（凸部１８ａのない長方形の配線）としてもよく、下層配線５と同様に複数の配線を交差させた（すなわち、ビア９との接続領域に凸部１８ａを設けた）評価パターン１６としてもよい。そして、上層配線１３上部に第２キャップ膜１９（又は第２のキャップ膜１９とカバー膜２０の２層膜）を形成して所望の多層配線を形成し、ビア９と接続される配線（ここでは下層配線５及び上層配線１３）を図示しない電極パッドに接続し、ストレスマイグレーションの評価パターン１６を備えた半導体装置が形成される。
【００４２】
その後、この評価パターン１６を備えた半導体装置を、ウェハ状態、又はダイシングにより分割されたチップ状態、又はチップをパッケージに組み立てた状態のいずれかで恒温保管炉等に入れ、所定の温度環境で所定時間保管する。なお、前述したように環境温度が低すぎても高すぎてもストレスマイグレーションを加速することができず、好ましい温度範囲が存在するが、本願発明者の実験によれば温度環境を１００〜２５０℃に設定すればストレスマイグレーションを効果的に加速できることを確認している。そして、所定の時間毎に恒温保管炉から半導体装置を取り出し、電極パッドを介して接続された抵抗測定手段を用いて配線経路の抵抗を測定する。
【００４３】
なお、上述したように所定の時間毎に恒温保管炉から半導体装置を取り出して配線経路の抵抗を測定してもよいが、測定を効率的かつ正確に行うために、恒温保管中、電極パッドを介して連続又は所定の間隔をあけて間欠的に通電して配線経路の抵抗をモニターしてもよい。この場合は通電時の電流によってエレクトロマイグレーションを起こさないように電流値を設定することが好ましく、微弱電流を流すことによりストレスマイグレーションを正確に測定することができる。
【００４４】
上記説明は十字型構造の評価パターン１６を一つのビア９に接続した場合であるが、ストレスマイグレーションをより加速させるには、複数のビア９に評価パターン１６を順次接続したビアチェーンを用いることもできる。例えば、図６に示すように下層配線５と上層配線１３とを複数（図では４つ）のビア９で接続し、少なくとも一方の配線（図では下層配線５）のビア接続領域を十字型構造とする。このようなビアチェーンを形成することにより、評価時間を短縮することができる。
【００４５】
また、ビア９の数を多くする場合、図６のビアチェーンを折り返す構造とすることもできるが、配線同士の間隔は設計ルールによって規定されるため、ビアチェーンの占有面積が大きくなってしまう場合もある。そのような場合には、例えば、図７に示すように下層配線５と上層配線１３とを直交する方向に設け、ジグザグ状にビアチェーンを形成することもできる。
【００４６】
なお、上記説明では２層配線構造について述べたが、本発明は評価パターン１６を任意の配線層に備えた構造であれば良く、３層以上の多層配線構造や第２の従来例で示したスタックトビア構造においても同様に適用することができる。
【００４７】
［実施例２］
次に、本発明の第２の実施例に係るストレスマイグレーションの評価パターンについて、図８を参照して説明する。図８は、第２の実施例に係る評価パターンの構造を示す平面図である。なお、本実施例は評価パターンのバリエーションを示すものであり、その製造方法、ストレスマイグレーションの評価方法等は第１の実施例と同様である。
【００４８】
前記した第１の実施例では、ビア９との接続領域に十字型構造の配線を設ける構成としたが、評価パターン１６の引っ張り応力を増加させ、また、評価パターン１６及びビア９を構成する金属材料のグレインサイズの違いを大きくするには、ビア９との接続領域近傍における評価パターン１６の面積を極力大きくすることが好ましい。しかしながら、第１の実施例で示した十字型構造では第２の配線１７ｂの長くすると、配線層における評価パターン１６の占有面積が大きくなってしまい好ましくない。
【００４９】
そこで本実施例では、ビア接続領域近傍の配線面積を大きくし、かつ、評価パターンの占有面積を極力抑えるために、図８に示すように互いに直交する方向に延びる複数の配線を並べて配置した格子状の評価パターン１６ａ（十字型構造を十字の４つの方向で互いに連結させた構造と考えることもできる。）を形成し、任意の格子点でビア９と接続する構成としている。なお、格子状評価パターン１６ａは図の構成に限定されず、縦横ともに任意の本数の配線を組み合わせればよく、ビア接続領域近傍以外は通常の配線としてもよい。このような構成とすることにより、ビア接続領域近傍の配線面積を大きくすることができ、ストレスマイグレーション不良を加速させることができる。
【００５０】
なお、ストレスマイグレーションの評価パターン１をビアと繰り返し接続してビアチェーンを形成する場合、配線とビアとを直列に接続（すなわち、１つの評価パターンを１つのビアに接続）してもよいが、直列接続では１つの配線とビアとの接続領域で断線が生じた場合、他の接続領域の評価ができなくなると共に、ストレスマイグレーションの評価に引き続いてエレクトロマイグレーションの評価を行う場合、エレクトロマイグレーションの評価ができなくなってしまう。
【００５１】
そこで、評価パターンの複数の領域でビアと接続する並列接続とすることもでき、例えば格子状評価パターン１６ａの複数の格子点（図では２つの格子点）でビア９と接続することもできる。ここで、第１の実施例で示した評価パターン１６の場合は、抵抗を測定するための電流を流す経路（第１の配線１７ａ）が１本であるため、ビア接続領域のボイドが大きくなると測定経路が遮断されてしまい以降の評価が不可能となるが、本実施例の格子状評価パターン１６ａの場合は、電流が流れる経路が複数に分岐しているため、１つのビア接続領域の経路が遮断されても他の経路を介して電流が流れるため引き続きストレスマイグレーション評価やエレクトロマイグレーション評価を続行することができるという効果も得られる。また、本発明の評価パターン４個をホイーストンブリッジ接続することにより、ビア断線時の抵抗変動を感度良くとらえることができる。
【００５２】
［実施例３］
次に、本発明の第３の実施例に係るストレスマイグレーションの評価パターンについて、図９を参照して説明する。図９は、第３の実施例に係る評価パターンの構造を示す平面図である。なお、本実施例も評価パターンの他のバリエーションを示すものであり、その製造方法、ストレスマイグレーションの評価方法等は第１の実施例と同様である。
【００５３】
本実施例では、ビア接続領域近傍の配線面積を大きくし、かつ、評価パターンの占有面積を極力抑えるために、図９（ａ）に示すように、ビア接続領域において、第１の配線１７ａに直交する方向に第２の配線を接続し、更に、第２の配線の先端部を屈曲させたＬ字型の凸部１８ｂを設けた構造や、図９（ｂ）に示すように、ビア接続領域において、第１の配線１７ａに直交する方向に第２の配線を接続し、更に、第２の配線の先端部に該第２の配線に直交する第３の配線を形成したＴ字型の凸部１８ｃを設けた構造としている。
【００５４】
また、第２の実施例で示した格子状評価パターン１６ａの場合は、縦横の配線で囲まれた領域の寸法が設計ルールによって制限されるため、ビア接続領域近傍の配線の面積を最大にすることができない。そこで、図９（ｃ）に示すように、図９（ｂ）の構造に加えて、第１の配線１７ａ上のビア接続領域から離れた部分に第２の配線１７ｂと同じ方向に延びる第４の配線１７ｄを形成する構成（ビア９を中心にして４つの方向にＴ字型凸部１８ｃが接続された構造）とすることもできる。この構造では配線間の領域が閉じた領域とならないため、その間隔を狭めることができるという特徴がある。
【００５５】
このような構成によっても、ビア接続領域近傍の配線面積を大きくすることができ、ストレスマイグレーション不良を加速させることができる。特に、図９（ｃ）の構造では設計ルールに従って配線を形成する場合、ビア接続領域近傍の配線面積を最大にすることができる。
【００５６】
【発明の効果】
以上説明したように、本発明のストレスマイグレーションの評価パターン及び該評価パターンを備える半導体装置並びにストレスマイグレーションの評価方法によれば、下記記載の効果を奏する。
【００５７】
本発明の第１の効果は、ストレスマイグレーション不良の発生を加速することができ、評価時間を短縮することができるということである。
【００５８】
その理由は、ストレスマイグレーション不良は、配線内の空孔がビア部に集ってボイドが形成されることにより発生するが、ビアとの接続領域に、十字型の配線や格子状の配線、Ｌ字型又はＴ字型の凸部を接続した構造を設けた評価パターンを形成することにより、ビアから見た配線領域を大きくすることができ、よりたくさんの空孔をビア部に集められると同時に、配線の引っ張り応力を増大させ、配線とビアとのグレインサイズの違いを大きくして、ストレスマイグレーションを加速することができるからである。また、評価パターンが形成された半導体装置を、１００℃乃至２５０℃の環境温度で恒温保存することによりボイドの発生を助長することができるからである。
【００５９】
また、本発明の第２の効果は、半導体装置の製造時に、該半導体装置内部に評価パターンを形成することができるということである。
【００６０】
その理由は、上記十字型の配線や格子状配線、Ｌ字型又はＴ字型の凸部を、半導体装置の設計ルールに従って、半導体装置の配線と同一幅の配線を用いて形成しているからである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る評価パターンを示す平面図である。
【図２】本発明の第１の実施例に係る評価パターンを含むダマシン構造の半導体装置の製造方法を示す工程断面図である。
【図３】本発明の第１の実施例に係る評価パターンを含むダマシン構造の半導体装置の製造方法を示す工程断面図である。
【図４】本発明の第１の実施例に係る評価パターンを含むダマシン構造の半導体装置の製造方法を示す工程断面図である。
【図５】本発明の第１の実施例に係る評価パターンのバリエーションを示す平面図である。
【図６】本発明の第１の実施例に係る評価パターンを用いたビアチェーンの構造を示す図である。
【図７】本発明の第１の実施例に係る評価パターンを用いたビアチェーンの他の構造を示す図である。
【図８】本発明の第２の実施例に係る評価パターンのバリエーションを示す平面図である。
【図９】本発明の第３の実施例に係る評価パターンのバリエーションを示す平面図である。
【図１０】シングルダマシン構造における引っ張り応力に起因するストレスマイグレーション不良を説明するための断面図である。
【図１１】デュアルダマシン構造における引っ張り応力に起因するストレスマイグレーション不良を説明するための断面図である。
【図１２】第１の従来例におけるマイグレーション評価手順を示す図である。
【図１３】第２の従来例におけるスタックトビアチェーンの構造を示す断面図である。
【符号の説明】
１  基板
２  第１エッチングストッパ膜
３  第１層間膜
３ａ  第１配線溝
４  バリアメタル
５ａ  Ｃｕ
５  下層配線
６  第１キャップ膜
７  ビア層間膜
７ａ  ビア孔
８  バリアメタル
９ａ  Ｃｕ
９  ビア
１０  第２エッチングストッパ膜
１１  第２層間膜
１１ａ  第２配線溝
１２  バリアメタル
１３ａ  Ｃｕ
１３  上層配線
１４  結晶粒界
１５  ボイド
１６  評価パターン
１６ａ  格子状評価パターン
１７ａ  第１の配線
１７ｂ  第２の配線
１７ｃ  第３の配線
１７ｄ  第４の配線
１８ａ  凸部
１８ｂ  Ｌ字型凸部
１８ｃ  Ｔ字型凸部
１９  第２キャップ膜
２０  カバー膜
１０１  基板
１０２、１０４、１０７、１１０  酸化シリコン膜
１０３  第１配線
１０５  下層側プラグ
１０６  第２配線
１０８  上層側プラグ
１０９  第３配線
１２１  テストパターン
【図１】
2004228452.tif 000003
【図２】
2004228452.tif 000004
【図３】
2004228452.tif 000005
【図４】
2004228452.tif 000006
【図５】
2004228452.tif 000007
【図６】
2004228452.tif 000008
【図７】
2004228452.tif 000009
【図８】
2004228452.tif 000010
【図９】
2004228452.tif 000011
【図１０】
2004228452.tif 000012
【図１１】
2004228452.tif 000013
【図１２】
2004228452.tif 000014
【図１３】
2004228452.tif 000015