(57)【要約】【課題】サファイア基板上に成長した窒化物系半導体を有するエピタキシャル基板の反りを低減する。【解決手段】１２００℃以上、好ましくは、１５００℃以上でサファイア基板を熱処理した後に、低温バッファ層を介して窒化物系半導体層を成長することで、窒化物半導体の膜厚方向の成長レートを抑え、薄い窒化物系半導体層によってサファイア基板全面を覆う。【選択図】  図１
2004296701.tif 000002
【特許請求の範囲】
【請求項１】
サファイア基板を有し、かつ、サファイア基板の一方の主面上に、低温バッファ層を介してＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ，ｙ、ｘ＋ｙ≦１）で表される窒化物系半導体層を積層してなる半導体装置を構成するためのエピタキシャル基板であって、上記窒化物系半導体層の膜厚が１．０μｍ以下であることを特徴とするエピタキシャル基板。
【請求項２】
上記窒化物系半導体層の膜厚が０．５μｍ以下であることを特徴とする請求項１記載のエピタキシャル基板。
【請求項３】
厚みが０．３ｍｍ以上１．５ｍｍ未満のサファイア基板を用いることを特徴とする請求項１または２に記載のエピタキシャル基板。
【請求項４】
曲率半径が９ｍ以上であることを特徴とする請求項３に記載のエピタキシャル基板。
【請求項５】
請求項１〜４のいずれかに記載のエピタキシャル基板を用いた半導体装置。
【請求項６】
サファイア基板の熱処理と低温バッファ層の堆積と窒化物系半導体層の成長を順次行う窒化物系半導体の結晶成長法において、上記熱処理温度を１２００℃以上で行うことを特徴とする窒化物系半導体の結晶成長方法。
【請求項７】
有機金属気相成長法を用いることを特徴とする請求項６に記載の窒化物系半導体の結晶成長方法。
【請求項８】
上記熱処理を水素雰囲気中で行うことを特徴とする請求項６または７に記載の窒化物系半導体の結晶成長方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サファイア基板、および、サファイア基板上にＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ，ｙ、ｘ＋ｙ≦１）で表される窒化物半導体を成長させたエピタキシャル基板およびそれを用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
ＡｌＮ、ＧａＮ、ＩｎＮ、あるいは、それらの混晶であるＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ，ｙ、ｘ＋ｙ≦１）などの３族窒化物系半導体は受発光素子や電子走行素子に用いることができる。窒化物系半導体は大型のバルク単結晶が成長できないため、一般的にはサファイアを基板に用いてヘテロエピタキシャル成長させている。エピタキシャル成長の方法としては、有機金属気相成長（ＭＯＶＰＥ）  法、分子線エピタキシー（ＭＢＥ）法、ハライド気相成長（ＨＶＰＥ）法などがあるが、実用化の面で最も一般的なのはＭＯＶＰＥ法である。
【０００３】
また、上記のような半導体素子を用いた半導体装置は、窒化物系半導体層を積層してなる半導体素子構造をサファイア基板の全面にエピタキシャル成長した後、所望のデバイス形状に加工して電極を形成している。禁制帯幅の広い窒化物系半導体材料は絶縁破壊電圧が高いという特性を有し、高電界下でも破壊することなく動作できることから、高出力通信用の半導体装置への応用が期待されている。例えば、特許文献１では、図８のような積層構造を用いてヘテロ接合による電界効果型トランジスタ（ＦＥＴ）を形成している。Ｃ面サファイア基板１上に、厚みが３０ｎｍの低温バッファ層８０を介して２μｍアンドープＧａＮ層８１を成長させ、その後、３０ｎｍのアンドープＡｌ０．３Ｇａ０．７Ｎ層８２、１０ｎｍのアンドープＧａＮ層８３、１０ｎｍのアンドープＡｌ０．３Ｇａ０．７Ｎ層スペーサ８４、１０ｎｍのｎ型Ａｌ０．３Ｇａ０．７Ｎ電子供給層８５、１５ｎｍの傾斜組成アンドープＡｌｘＧａ１−ｘＮ障壁層８６、６ｎｍのｎ型Ａｌ０．０６Ｇａ０．９４Ｎコンタクト層８７を順次積層してエピタキシャル基板８を得ている。そして、エピタキシャル基板８上にゲート電極８８、ソース電極８９、ドレイン電極９０をそれぞれ形成して、ＦＥＴが得られている。
【０００４】
サファイア基板上に、低温バッファ層を介して、膜厚２〜５μｍのＧａＮなどの窒化物系半導体層を堆積することは一般的であり、上記文献以外にも多数紹介されている。
【０００５】
また、ＦＥＴなどの電子走行素子は、トランジスタ特性が素子のサイズに依存することが知られ、いかに微細な加工を施すかが鍵である。近年、高精度のステッパーを用いたフォトリソグラフィー技術を用いて１／１００００  ｍｍ以下のオーダーでの微細加工が可能となり、窒化物系半導体を用いた半導体装置にも用いられようとしている。
【０００６】
また、サファイア基板１の前処理として、通常は熱処理を行う。例えば、特許文献２では、２リットル／分の流量の水素を大気圧で供給しつつサファイア基板１の温度を１１００℃まで上げて１０分熱処理し、４００〜８００℃に降温して非晶質のＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ，ｙ、ｘ＋ｙ≦１）からなる低温バッファ層を１０〜５０ｎｍの厚みで堆積し、その後ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ，ｙ、ｘ＋ｙ≦１）からなるｎ型層、および発光層、ｐ型層をで順次積層することで発光ダイオード構造を形成している。この例では熱処理温度は１１００℃であったが、１２００℃未満というのが一般的である。
【０００７】
〔特許文献１〕特開平１０−３３５６３７号公報
〔特許文献２〕特許３１８４３４１号公報
【０００８】
【発明が解決しようとする課題】
サファイア基板上に窒化物系半導体層を積層する場合、その成長初期には一定の高さを持つ六角台形状のドメインが多数形成され、それがサファイア基板表面上を２次元的に広がって近隣のドメインとぶつかり合い、サファイア基板全面を覆うとステップフローモードに移り、厚み方向も含めた３次元的な成長となる。従って、平坦な窒化物系半導体層でサファイア基板全面を覆うには、３次元成長が開始するまでのドメインの高さに相当する膜厚が最低限必要であった。
【０００９】
ところが、通常、サファイア基板上に２〜５μｍのＧａＮ層を積層した後にヘテロ構造を形成して半導体素子を形成しており、その結果、サファイア基板と窒化物系半導体層の熱膨張係数の違いに起因して、成長温度から室温まで冷却された段階で、ウエハーが反っていた。そのため、フォトリソグラフィー技術による露光工程に投入することができず、微細加工が困難となっていた。従って、期待される特性を有する半導体装置を実現できなかった。一般には、高精度なステッパーに投入可能な基板サイズは４インチ以上であり、基板サイズが大きいほど反りが大きくなることからも、窒化物系半導体層の膜厚は小さいほど良い。そのため、窒化物系半導体層をエピタキシャル成長しても反りの小さい基板を得ることが課題となっており、膜厚の小さい窒化物系半導体層の形成方法が求められていた。
【００１０】
【課題を解決するための手段】
そこで、本発明は、サファイア基板を有し、かつ、サファイア基板の一方の主面上に、低温バッファ層を介してＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ，ｙ、ｘ＋ｙ≦１）で表される窒化物系半導体層を積層してなる半導体装置を構成するためのエピタキシャル基板であって、上記窒化物系半導体層の膜厚が１．０μｍ以下であることを特徴とする。
【００１１】
【発明の実施の形態】
以下に、本発明の実施形態について説明する。
【００１２】
図１は、本発明のエピタキシャル基板２の製造方法を示す模式図であり、窒化物系半導体の成長初期を表している。サファイア基板１上に、低温バッファ層２１を介してＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ，ｙ、ｘ＋ｙ≦１）からなる窒化物系半導体層２２を成長したものであり、一定の高さを持つ六角台形状の窒化物系半導体層２２が存在している。
【００１３】
次に、本発明における窒化物系半導体の結晶成長方法について説明する。
【００１４】
まず、サファイア基板１の熱処理と窒化物系半導体２２の成長過程について説明する。ＭＯＶＰＥ法によりサファイア基板１上に窒化物系半導体２２を成長させる場合、サファイア基板１を熱処理することが必要である。しかし、その温度は一般的には、１１００℃程度であるが、その温度が窒化物半導体の成長に様々な影響を及ぼすことについては、広く認識されてはいない。
【００１５】
本発明者らによる研究によると、熱処理温度が９００℃未満では窒化物系半導体多結晶となり半導体装置の作製には適さないが、９００℃以上にすることで、平坦な窒化物系半導体層２２をエピタキシャル成長させることができる。
【００１６】
そして、本発明者らが鋭意研究を重ねた結果、熱処理温度９００℃以上における窒化物系半導体のエピタキシャル成長の初期過程について、熱処理温度がより高温なほど横方向成長が促進し、厚み方向の成長が抑えられることを見出した。図２は、熱処理温度が低い場合（９００℃以上の範囲で）の窒化物系半導体層２３の成長の初期過程の模式図であり、サファイア基板１上に低温バッファ層２１を介して窒化物系半導体層２３を成長している。低温バッファ層２１の堆積条件、および、窒化物系半導体層２２の成長条件が同一であっても、サファイア基板１の熱処理温度が低い場合、発生した窒化物系半導体層２３のドメインは横方向のレートが低く、厚み方向に大きなものとなる。一方、熱処理温度が高い場合は、図１のようになり、発生したドメインは横方向の成長レートが促進され、厚み方向には薄いものとなる。その結果、サファイア基板１の全面を被覆して３次元成長に移行するまでの時間が短く、窒化物系半導体層２２の膜厚を薄くすることができる。
【００１７】
図３は熱処理温度と窒化物系半導体層２２のドメインの膜厚の関係を示しており、サファイア基板１の熱処理温度の上昇とともに膜厚が減少していることが分かる。すなわち、サファイア基板１の全面を窒化物半導体層２２が覆ったところで成長を停止すれば、３次元成長による膜厚を増加することなく、図４のように、低温バッファ層２１を有し、膜厚の薄い平坦な窒化物系半導体層２４でサファイア基板１を覆ったエピタキシャル基板２得ることができる。反りの観点から、窒化物系半導体層２４の膜厚は１μｍ以下、好ましくは０．５μｍ以下とするのが良いため、サファイア基板の熱処理温度は１２００℃以上、好ましくは、１５００℃以上とすることが良い。
【００１８】
低温バッファ層２１との関わりなど、明確ではない部分も多いが、熱処理温度が高温になるとドメイン生成の核の密度が増加することが理由であると考えられる。また、９００℃未満の低温で熱処理を行った場合、窒化物系半導体層が多結晶となるが、これも核発生密度が余りにも低くなって、厚み方向に（０００１）軸を有するドメインが生じにくくなり、異なる方位のドメインが生じてしまっていると考えると、同様に説明ができる。
【００１９】
次に、窒化物系半導体層２４としてＧａＮを用い、ＧａＮ層２４の膜厚を変化させてエピタキシャル基板の反りを評価した結果を図５に示す。ここで、図５の縦軸には、反りの大きさを反映する曲率半径を用いたが、この値が大きいほど反りが小さいことを表す。一般に、基板の外径が大きい程、エピタキシャル基板の反りは大きくなるが、曲率半径は基板の外径によらず規定することができ、全ての基板外径において反りを曲率半径で測ることができる。図５によると曲率半径は、ＧａＮ層２４膜厚の減少に伴って増加しており、ＧａＮ層２４を薄く成長できることで反りの低減に効果が有ることが確認できる。また、図５は、サファイア基板１の外径がφ４インチ、厚みが０．５ｍｍのものを用いた場合の結果であるが、曲率半径の値は、サファイア基板１の厚みや外径によって大きく異なることとなることが容易に予想でき、必ずしも一致しない。
【００２０】
市場に広く流通しているサファイア基板の厚みは０．２ｍｍ以上であるが、エピタキシャル基板２の曲率半径を大きくするためにはサファイア基板１の厚みは大きい程良く、０．３ｍｍ以上であることが好ましい。一方、サファイア基板１は、厚みが大きいと価格が上がるので、１．５ｍｍ未満のものを使うことが製造上望ましい。
【００２１】
本発明を用いると、従来よりも薄い１μｍ以下の窒化物系半導体層２４を用いてエピタキシャル基板２を作製することができるので、曲率半径は少なくとも９ｍ以上とすることができる。さらに、上述のようにサファイア基板の厚みをより大きくすると曲率半径は大きくなり、図５によると、厚みが０．５ｍｍのサファイア基板１を用いると、５０ｍ以上とすることができる。さらに厚いサファイア基板１を用いたり、熱処理温度をより高くすることで、曲率半径は一層大きくできる。
【００２２】
ここで、サファイア基板１の熱処理は水素雰囲気中で行うのがよいが、雰囲気が異なる場合、熱処理温度はそれぞれ設定すれば良い。また、この熱処理においては、サファイア基板１全面において均一に処理されることが重要であり、均一性が失われると厚み方向の成長レートが異なってしまい、所定の成長時間ではサファイア基板１の全面を被覆できない問題が生じる。または、全面を被覆している場合でも窒化物系半導体層２４の膜厚の均一性を失わせることとなる。
【００２３】
なお、本発明で用いるサファイア基板１は、公知の結晶成長方法を用いて製造したものでよく、ＥＦＧ法やチョクラルスキー法など種々の方法が挙げられるが、そのいずれであっても良い。サファイア基板１の面方位もＣ面（０００１）、Ａ面（１１−２０）、Ｒ面（０１−１２）などの代表的な面には限定されないし、それらから若干傾斜させたものであってもよい。サファイア基板１の主面は、公知の加工方法によって仕上げられ、例えば、固定砥石による研削加工、スラリーを用いた機械研磨加工または化学機械研磨加工を順次行い、表面が平坦となっていれば良い。
【００２４】
次に、本発明の結晶成長方法を用いたエピタキシャル基板の製造方法について説明する。ここで、エピタキシャル基板とは、サファイア基板を有し、かつ、サファイア基板の一方の主面上に、低温バッファ層を介してＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ，ｙ、ｘ＋ｙ≦１）で表される窒化物系半導体層を少なくとも一層積層してなるものを指している。半導体装置構造を後に積層するためのものでも良く、また、既に半導体装置を構成する多層膜を積層してあるものでも良い。
【００２５】
エピタキシャル基板の例として、図４に示すエピタキシャル基板２は、半導体装置構造を有しておらず、サファイア基板１上に低温バッファ層２１および、窒化物系半導体層２２を有している。
【００２６】
次に、このエピタキシャル基板２の製造方法について説明する。
【００２７】
まず、サファイア基板１をＭＯＶＰＥ装置内で例えば水素雰囲気中で熱処理する。温度は、上述のように、１２００℃以上、好ましくは１５００℃以上とするのが良い。熱処理は、所定温度に到達してから５分程度保持すれば十分であるが、その効果をより確実なものにするために、時間を延ばしても良い。加熱方法としては、抵抗加熱法、高周波誘導コイル加熱法など様々な方法があるがいずれを用いても良い。
【００２８】
その後、低温バッファ層２１の堆積温度まで温度を低下させて低温バッファ層２１を堆積した後、昇温してＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）で表される窒化物系半導体層を成長させる。低温バッファ層２１の堆積温度と窒化物系半導体層２２の成長温度は、それぞれ、５００〜８００℃程度、８００〜１３００℃程度とするのが好ましい。低温バッファ層の厚さは、１０〜１００ｎｍ程度であるのがよい。窒化物系半導体層２４の膜厚は、サファイア基板１の熱処理温度によって異なるが、サファイア基板１全面が覆われる最小限の成長時間を設定することで決めることができ、１μｍ未満、好ましくは０．５μｍ未満とするのが良い。これにより従来は２〜５μｍ積層していた窒化物系半導体層２４の膜厚を薄くしたエピタキシャル基板２を得ることができる。
【００２９】
次に、本発明の別の実施形態として、エピタキシャル基板が半導体装置構造を有する場合および、そのエピタキシャル基板を用いた半導体装置について説明する。
【００３０】
まず、半導体装置の製造方法を、半導体装置を構成する半導体素子として、電界効果型トランジスタ（ＦＥＴ）を作製する場合を例にとって説明する。
【００３１】
図６に示すように、図４のエピタキシャル基板２上に、アンドープのＧａＮ層５１を成長させ、引き続き、アンドープのＡｌｘＧａｙＩｎ１−ｘ−ｙＮ層５２（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）、〜５×１０１８ｃｍ−３のキャリア密度のＳｉドープＡｌｘＧａｙＩｎ１−ｘ−ｙＮ層５３を順次積層する。ここで、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ層５２、および、５３の禁制帯幅は、ＧａＮ層５１より大きなものとし、また、それぞれ１０〜２０ｎｍ程度の膜厚とすることで２次元電子ガスを利用したヘテロ構造のＦＥＴ構造となり、ＦＥＴ構造を有するエピタキシャル基板６を得ることができる。
【００３２】
次に、このエピタキシャル基板６に対し、高精度のステッパーを用いたフォトリソグラフィー技術を駆使して微細加工を行う。この微細加工には、反応性イオンエッチングによる形状加工（図示せず）、および、真空蒸着法、電子線蒸着法による電極形成がある。図７に示すように、ゲート電極７１、ソース電極７２、ドレイン電極７３を１００００分の１ｍｍ以下の精度で配置することで、窒化物系半導体の物性を最大限に生かし得るＦＥＴ７となる。これは、曲率半径の大きいエピタキシャル基板６が製造できたので、高精度のステッパーに投入することができたことにより実現可能となった。
【００３３】
以上、半導体装置としてＦＥＴを一例に説明したが、これが本発明の実施を限定するものではなく、窒化物半導体層２４の膜厚を薄くすることで微細加工できるようにしたエピタキシャル基板、ならびに、それを用いた半導体装置であれば良い。従って、リセス構造ゲートを作製するなど、他の構造のＦＥＴやその他の電子走行素子であっても良く、また、発光ダイオード、レーザーダイオードや光検知器などの受発光素子であっても良い。
【００３４】
【実施例】
（第１の実施例）
図４を用いて、本発明の実施例について説明する。
【００３５】
まず、基板外径がφ４インチ、厚みが０．５ｍｍのＣ面サファイア基板１をＭＯＶＰＥ装置の反応炉に挿入し、一方の主面を水素雰囲気中で熱処理した。熱処理は１６００℃で５分間行った。引き続き、５５０℃に降温してＧａＮからなる低温バッファ層２１を２０ｎｍ堆積し、１１００℃まで昇温して低温バッファ層２１を結晶化した。次に、１１００℃においてＧａＮ層２４を０．４μｍ堆積した。このようにして、エピタキシャル基板２を得た。原料としては、トリメチルガリウム（ＴＭＧ）とアンモニアを、キャリアガスとして水素を用いた。なお、熱処理を１６００℃の高温で行ったので、従来よりも薄い膜厚で平坦なＧａＮ層２４を得た。得られたエピタキシャル基板２の曲率半径を測定したところ９０ｍであった。比較として、膜厚が３μｍのＧａＮ層を成長させたエピタキシャル基板の曲率半径は１９ｍであったことから、曲率半径の向上に大きな効果があった。
【００３６】
（第２の実施例）
ＦＥＴからなる半導体装置構造を有するエピタキシャル基板を作製した。
【００３７】
まず、図４に示すエピタキシャル基板２を用いた。ここで、エピタキシャル基板２は、外径φ４インチ、厚みが０．５ｍｍのサファイア基板１上にＡｌＮからなる低温バッファ層２１を介してエピタキシャル成長させた０．４μｍのＧａＮ層２２を有し、基板の曲率半径が９０ｍのものである。
【００３８】
まず、ＭＯＶＰＥ法によって図６に示すように、エピタキシャル基板２のＧａＮ層２４上に１１００℃で膜厚３０ｎｍのＧａＮ層６１を再成長させ、続いてアンドープＡｌ０．２Ｇａ０．８Ｎ層６２を１０ｎｍ、ＳｉドープＡｌ０．２Ｇａ０．８Ｎ層６３（キャリア密度５×１０１８ｃｍ−３）を２０ｎｍ積層し、ＦＥＴ構造を有するエピタキシャル基板６を得た。ここで、エピタキシャル基板６の窒化物系半導体層の積層構造の膜厚は合計で０．４６μｍである。
【００３９】
エピタキシャル基板６の曲率半径は、エピタキシャル基板２に比べて大差がなかったが、これは、ＡｌＧａＮ層の積層構造はＧａＮ層２４に比べて薄いため、反りに影響を及ぼしにくいからであると考えられる。
【００４０】
なお、原料としては、ＴＭＧ、トリメチルアルミニウム（ＴＭＡ）、ＮＨ３を、キャリアガスとしては水素を用いた。
【００４１】
（第３の実施例）
半導体装置として、窒化物系半導体からなるＦＥＴを作製した。
【００４２】
図６に示すエピタキシャル基板６を高精度のステッパーに投入し、フォトリソグラフィー技術およびエッチングによって形状加工を行い、その後、電子線蒸着法により、図７に示すようにＴｉ／Ａｌからなるソース電極７２、ドレイン電極７３、および、Ｎｉ／Ａｕからなるゲート電極を作製した。エピタキシャル基板６の曲率半径が大きいことからステッパーによって高精度の加工が可能であり、ゲート長は５０ｎｍとすることができた。このようにして得られたＦＥＴ７は、相互コンダクタンスも大きく、良好なトランジスタ特性を有していた。
【００４３】
【発明の効果】
窒化物系半導体からなるエピタキシャル基板、および、半導体装置の製造工程において、サファイア基板の熱処理温度を１２００℃以上とすることで、薄い窒化物系半導体層によりサファイア基板全面を被覆することを可能とした。サファイアと窒化物系半導体の線膨張係数差による反りを抑制することで、高性能なステッパーへの投入を可能とし、半導体装置の微細加工が可能となった。
【図面の簡単な説明】
【図１】本発明のエピタキシャル基板の製造方法を説明する断面図である。
【図２】本発明のエピタキシャル基板の製造方法を説明する断面図である。
【図３】本発明のエピタキシャル基板の製造方法を説明する図である。
【図４】本発明のエピタキシャル基板の断面図である。
【図５】本発明のエピタキシャル基板の製造方法を説明する図である。
【図６】本発明の実施例を説明する断面図である。
【図７】本発明の実施例を説明する断面図である。
【図８】従来のエピタキシャル基板を説明する断面図である。
【符号の説明】
１  サファイア基板
２１  低温バッファ層
２２  窒化物系半導体層
【図１】
2004296701.tif 000003
【図２】
2004296701.tif 000004
【図３】
2004296701.tif 000005
【図４】
2004296701.tif 000006
【図５】
2004296701.tif 000007
【図６】
2004296701.tif 000008
【図７】
2004296701.tif 000009
【図８】
2004296701.tif 000010