(57)【要約】【課題】本発明は、能動層となる半導体膜を薄膜化する際に犠牲酸化を行なわないようにし、基板の反りや半導体膜への欠損部の発生を防止することを目的とする。【解決手段】まず、ＳＩＭＯＸ手法を用いて半導体基板２０６の内部に絶縁層１１ｂを形成し、この半導体基板２０６を絶縁基板１０Ａに貼り合わせる。次に、半導体基板２０６を、絶縁層１１ｂを含む表層部を除いて絶縁基板１０Ａから分離（剥離）する。そして、パターニングにより、絶縁基板１０Ａ上に、絶縁層１１ｂにより互いに絶縁された半導体膜１１ａ，１ａの積層膜を形成し、続いて、半導体膜１ａの上にゲート絶縁膜２とゲート電極とを形成する。これにより、半導体膜１１ａを電気伝導に寄与しない領域とすることができ、この分能動層となる半導体膜１ａを薄膜化できる。また、能動層１ａから絶縁された半導体膜１１ａは遮光膜として利用できる。【選択図】  図５
2004296486.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板からなる第１の基板の内部に絶縁層を形成する工程と、
上記第１の基板を第２の基板に貼り合わせる工程と、
上記第２の基板に貼り合わされた上記第１の基板のうち、上記第２の基板と反対側の表層部を分離することにより、上記第２の基板上に上記絶縁層により互いに絶縁された半導体の積層膜を形成する工程と、
上記積層膜上にゲート絶縁膜を形成する工程と、
上記ゲート絶縁膜上にゲート電極を形成する工程とを備えたことを特徴とする、トランジスタの製造方法。
【請求項２】
互いに能動層厚の異なる複数のトランジスタを同一基板上に製造する方法であって、
半導体基板からなる第１の基板において上記各トランジスタの能動層となる領域に異なる深さでイオン打ち込みを行ない、上記各領域において上記第１の基板の内部に互いに異なる深さで絶縁層を形成する工程と、
上記第１の基板を第２の基板に貼り合わせる工程と、
上記第２の基板に貼り合わされた上記第１の基板のうち、上記第２の基板と反対側の表層部を分離することにより、上記第２の基板における各トランジスタの形成領域に、上記絶縁膜により互いに絶縁された半導体の積層膜を形成する工程と、
上記各積層膜上にゲート絶縁膜を形成する工程と、
上記各ゲート絶縁膜上にゲート電極を形成する工程とを備えたことを特徴とする、トランジスタの製造方法。
【請求項３】
上記半導体の積層膜の内、最上層を除く半導体膜の合計の膜厚は１００ｎｍ以上であることを特徴とする、請求項１又は２に記載のトランジスタの製造方法。
【請求項４】
上記第１の基板の内部に絶縁層を形成する工程は、上記第１の基板を上記第２の基板に貼り合わせる工程の前に行われることを特徴とする、請求項１〜３のいずれかの項に記載のトランジスタの製造方法。
【請求項５】
上記絶縁層は、上記第１の基板にイオンを打ち込むことによって形成されることを特徴とする、請求項１〜４のいずれかの項に記載のトランジスタの製造方法。
【請求項６】
絶縁層により互いに絶縁された半導体の積層膜と、
上記半導体の積層膜上に設けられたゲート絶縁膜と、
上記ゲート絶縁膜上に設けられたゲート電極とを備えたことを特徴とする、トランジスタ。
【請求項７】
上記半導体の積層膜の内、最上層を除く半導体膜の合計の膜厚は１００ｎｍ以上であることを特徴とする、請求項６記載のトランジスタ。
【請求項８】
請求項６又は７記載のトランジスタを備えたことを特徴とする、電気光学基板。
【請求項９】
互いに能動層厚の異なる複数のトランジスタを有する電気光学基板であって、
上記各トランジスタは、それぞれ半導体の積層膜と、上記積層膜上に設けられたゲート絶縁膜と、上記ゲート絶縁膜上に設けられたゲート電極とを備え、
上記半導体の積層膜の内、最上層の半導体膜の膜厚が、上記トランジスタ毎に異なることを特徴とする、電気光学基板。
【請求項１０】
上記複数のトランジスタの内、画素部に対応して設けられたトランジスタの上記積層膜において、最上層の半導体膜の膜厚は３０ｎｍ以上１００ｎｍ以下であることを特徴とする、請求項９記載の電気光学基板。
【請求項１１】
上記複数のトランジスタの内、画素部に設けられたトランジスタの上記積層膜において、最上層を除く半導体膜の合計の膜厚は１００ｎｍ以上であることを特徴とする、請求項９又は１０記載の電気光学基板。
【請求項１２】
上記複数のトランジスタの内、周辺駆動回路部に設けられたトランジスタの上記積層膜において、最上層の半導体膜の膜厚は、１００ｎｍ以上３００ｎｍ以下であることを特徴とする、請求項９〜１１のいずれかの項に記載の電気光学基板。
【請求項１３】
請求項８〜１２のいずれかの項に記載の電気光学基板を備えたことを特徴とする、電気光学装置。
【請求項１４】
請求項１３記載の電気光学装置を備えたことを特徴とする、電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器に関するものである。
【０００２】
【従来の技術】
従来、液晶装置等の電気光学装置に用いられる電気光学基板では、走査線駆動回路やデータ線駆動回路等、画素部を駆動するための周辺駆動回路を基板上に作り込んだ駆動回路内蔵型のものが開発されている。この種の電気光学装置では、周辺駆動回路の構成素子と画素部を駆動するスイッチング素子とが共通のプロセスで製造される。例えば、周辺駆動回路を構成する素子は、画素部を駆動する薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ，以下ＴＦＴと略記する）と同時に形成されるので、駆動回路を別の基板上に形成してその基板を実装するものと比較して、装置全体の小型化やコスト低減を図る上で有利となる。
【０００３】
このようなアクティブマトリクス基板では、高速化，低消費電力化，高集積化等の観点から、周辺駆動回路及び画素スイッチング素子を構成する各トランジスタの能動層に単結晶シリコンを用いることが好ましい。単結晶シリコンをガラスや石英等の絶縁基板の上に形成する技術として、従来より、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）技術が知られている。
【０００４】
ところで、要求性能の異なるトランジスタを一の基板上に混載する場合、それぞれの要求性能に応じて能動層の膜厚を調整することが好ましい。例えば、画素部のトランジスタは、能動層の薄い完全空乏型の構造をとることが好ましく、これにより、光源光や外光等による光リーク電流の発生を防止することができる。一方、周辺駆動回路部のトランジスタは、耐電圧を高めて画素スイッチング素子より大きな電流を流せるように、能動層の層厚を厚くして部分空乏型のトランジスタとすることが好ましい。このように周辺駆動回路部と画素部の各トランジスタの能動層厚を異ならせる方法として、従来、画素部のトランジスタの能動層を犠牲酸化により薄膜化する方法が知られている（例えば特許文献１参照）。
【０００５】
この方法では、まず、水素イオン注入等により表層部を剥離し易くした単結晶シリコン基板を石英等の絶縁基板に貼り合わせる。そして、単結晶シリコン基板を、表層部を除いて剥離し、絶縁基板上に単結晶シリコン膜を形成する。続いて、このシリコン膜を、周辺駆動回路部のトランジスタの能動層厚まで薄膜化するとともに、画素部のトランジスタの能動層となる部分を選択的に犠牲酸化し、エッチングによりこの犠牲酸化膜を除去する。これにより、画素部のトランジスタでは、犠牲酸化された分、周辺駆動回路部のトランジスタよりも能動層の層厚が薄くなる。
【０００６】
【特許文献１】
特開平１１−７４５３１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述の方法では、犠牲酸化時に絶縁基板及び半導体膜に１０００℃程度の高温の熱処理が長時間（１例として約６０分程度の時間より長く）加えられるため、絶縁基板が大きく反り、表示品位を低下させる虞がある。また、このような絶縁基板の反りにより、露光工程等においてステージ吸着異常を生じるため、製造プロセスが煩雑になるという課題もある。なお、絶縁基板に石英を用いると、一般に、１０００℃以上の高温の熱処理により石英の可塑が生じることが知られている。
【０００８】
また、このような高温下では、絶縁基板と半導体膜との熱膨張係数の違いから、半導体膜にスリップや転位等の欠損部が発生し易く、この欠損部によりデバイス特性が変動する虞がある。また、このような欠損部にはＨＦ欠陥やＳｅｃｃｏ欠陥等が生じやすく、このような大きな欠陥が画素部に形成されると表示不良を招く。特に、上述の電気光学装置をプロジェクタのライトバルブとして用いた場合、画素部に形成された欠陥が拡大投影されて表示品位が大きく低下する。
【０００９】
本発明は、上記の課題に鑑み創案されたもので、半導体を薄膜化する工程において基板の反りや半導体膜への欠損部の発生を防止できるようにしたトランジスタの製造方法及びこの製造方法により製造されたトランジスタ並びにこのトランジスタを備えた電気光学装置、投射型表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、本発明のトランジスタの製造方法は、半導体基板からなる第１の基板の内部に絶縁層を形成する工程と、上記第１の基板を第２の基板に貼り合わせる工程と、上記第２の基板に貼り合わされた上記第１の基板のうち、上記第２の基板と反対側の表層部を分離することにより、上記第２の基板上に上記絶縁層により互いに絶縁された半導体の積層膜を形成する工程と、上記積層膜上にゲート絶縁膜を形成する工程と、上記ゲート絶縁膜上にゲート電極を形成する工程とを備えたことを特徴とする。
【００１１】
本製造方法は、第２の基板上に形成された半導体膜を絶縁層により多層化することで薄膜の能動層を得るようにしたものである。すなわち、本製造方法では、第１の基板と第２の基板とを貼り合わせて第２の基板に半導体膜を形成する前に、予め半導体基板である第１の基板の内部にＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔａｔｉｏｎ  ｏｆ  ＯＸｙｇｅｎ）等の手法を用いて絶縁層を形成し、第１の基板の半導体を多層化している。このため、貼合わせ工程，分離工程により、第２の基板上には、上記絶縁層により互いに絶縁された半導体の積層膜が形成され、この積層膜の内、最上層の半導体膜のみがトランジスタの能動層として機能する。
【００１２】
このように本製造方法では、第２の基板に半導体膜を形成する前に、予め薄膜化のための処理（例えば、イオン打ち込みによる絶縁層の形成）を行なうため、第２の基板に半導体膜を形成した後の薄膜化処理（犠牲酸化等の１０００℃程度の高温の熱処理）が不要となる。このため、従来のように製造工程中に第２の基板に反りが生じたり、半導体膜に欠損部が生じたりすることはなく、高品質なトランジスタを高い歩留まりで簡単に製造することができる。なお、イオン打ち込みにより第１の基板内部に絶縁層を形成する場合、イオン打ち込み後に１０００℃程度の高温の熱処理が必要となるが、このような熱処理は、第１の基板と第２の基板とを貼り合わせる前に行なわれるため、第２の基板及び第２の基板上に形成される半導体膜がダメージを受けることはない。また、半導体の積層膜内において各半導体膜を互いに絶縁する絶縁層は少なくとも１層以上あればよく、絶縁層を複数層形成して能動層の下層側の半導体膜を２層以上の積層構造としてもよい。
【００１３】
また、本製造方法では、半導体の積層膜の内、能動層として機能しない半導体膜（即ち、最上層の半導体膜以外の半導体膜）を遮光膜として用いることができる。このため、別途遮光膜を形成する必要がなく、製造工程を簡素化することができる。特に、本製造方法ではこのような遮光膜を絶縁層を介して能動層の直下に隣接して形成できるため、遮光膜を厚い層間絶縁膜を介して半導体膜と対向配置する場合に比べて、光リーク電流の発生を効果的に防止することができる。このように能動層の下層側の半導体膜を遮光膜として用いる場合、十分な遮光能を得るために、能動層となる最上層の半導体膜を除く半導体膜の合計の膜厚（半導体の積層膜が能動層と遮光膜との２層構造である場合には、単層からなる遮光膜の膜厚）は１００ｎｍ以上であることが好ましい。
【００１４】
なお、一般にＳＩＭＯＸ手法とは、シリコン基板の内部に酸素イオンを注入し熱処理することで基板内部に埋め込みシリコン酸化膜を形成する手法をいうが、本明細書では、酸素イオンの他に窒素イオン等、シリコンと結合して絶縁膜を形成するイオンを注入し熱処理することで基板内部に絶縁層を形成する手法としてＳＩＭＯＸ手法を定義する。
【００１５】
ところで、前述のように、周辺駆動回路一体型の電気光学装置等では、画素を駆動するトランジスタと、周辺駆動回路を構成するトランジスタとでは、耐電圧性や光リーク耐性等の要求性能が異なるため、これらのトランジスタを同一の電気光学基板上に形成する場合、要求性能に応じてそれぞれの能動層厚を異ならせることが好ましい。
【００１６】
このような構造を実現するために、本発明のトランジスタの製造方法は、互いに能動層厚の異なる複数のトランジスタを同一基板上に製造する方法であって、半導体基板からなる第１の基板において上記各トランジスタの能動層となる領域に異なる深さでイオン打ち込みを行ない、上記各領域において上記第１の基板の内部に互いに異なる深さで絶縁層を形成する工程と、上記第１の基板を第２の基板に貼り合わせる工程と、上記第２の基板に貼り合わされた上記第１の基板のうち、上記第２の基板と反対側の表層部を分離することにより、上記第２の基板における各トランジスタの形成領域に、上記絶縁膜により互いに絶縁された半導体の積層膜を形成する工程と、上記各積層膜上にゲート絶縁膜を形成する工程と、上記各ゲート絶縁膜上にゲート電極を形成する工程とを備えたことを特徴とする。
【００１７】
本製造方法では、第１の基板に打ち込むイオンの深さを各トランジスタ毎に異ならせているため、貼合わせ工程，分離工程により各トランジスタの形成領域毎に第２の基板上に形成された半導体の積層膜は、能動層となる最上層の半導体膜の膜厚が互いに異なる。
したがって、本製造方法でも、上記方法と同様に、貼り合わせ後の薄膜化工程（例えば犠牲酸化等の高温の熱処理工程）が不要となり、製造工程中の基板の反りや半導体膜へのダメージを防止することができる。また、本製造方法では、イオンの打ち込み深さを領域毎に変えるのみで各トランジスタの能動層厚を調整できるため、製造工程が簡素化される。
【００１８】
なお、上述のイオン打ち込み工程では、イオンの打ち込み深さを変えるだけでなく、所定のトランジスタの形成領域にイオンを打ち込まないようにすることも可能である。イオン打ち込みを行なわないトランジスタでは、貼り合わせ工程，分離工程により第２の基板上に形成された半導体は単層の半導体膜となり、この半導体膜が能動層となる。
【００１９】
また、本発明のトランジスタは、絶縁層により互いに絶縁された半導体の積層膜と、上記半導体の積層膜上に設けられたゲート絶縁膜と、上記ゲート絶縁膜上に設けられたゲート電極とを備えたことを特徴とする。
本トランジスタでは、半導体の積層膜の内、最上層の半導体膜が能動層として機能する。本構成によれば、半導体膜が多層に構成されて能動層が薄膜化されるとともに、能動層の直下に配置された半導体膜を遮光膜として機能させることができるため、光リーク耐性の高いトランジスタを実現することができる。また、半導体の多層膜を上述の方法により基板上に形成することで、製造工程中の基板の反りや半導体膜への欠損の発生が防止され、トランジスタの信頼性や製造歩留まりを高めることができる。なお、遮光性を十分に確保するため、半導体の積層膜の内、最上層を除く半導体膜の合計の膜厚は１００ｎｍ以上であることが好ましい。
【００２０】
そして、このようなトランジスタを電気光学基板に適用することで、光リーク耐性の高い電気光学基板を構成することができる。
また、同一の基板上に性能の異なる（即ち、能動層厚の異なる）複数のトランジスタを配置してもよい。すなわち、本発明の電気光学基板は、互いに能動層厚の異なる複数のトランジスタを有する電気光学基板であって、上記各トランジスタは、それぞれ半導体の積層膜と、上記積層膜の上に設けられたゲート絶縁膜と、上記ゲート絶縁膜の上に設けられたゲート電極とを備え、上記半導体の積層膜の内、最上層の半導体膜の膜厚が、上記トランジスタ毎に異なることを特徴とする。
【００２１】
この際、画素部に設けられたトランジスタの積層膜において、能動層となる最上層の半導体膜の膜厚は３０ｎｍ以上１００ｎｍ以下であることことが好ましい。能動層厚を１００ｎｍ以下とすることでトランジスタを完全空乏型の構造とすることができ、光リーク電流の発生を十分に低減できる。また、能動層厚が３０ｎｍ以上であれば耐電圧性能が大きく損なわれることはない。
また、画素部に設けられたトランジスタの積層膜において、最上層を除く半導体膜の合計の膜厚は１００ｎｍ以上であることが好ましい。これにより、能動層の下層側に設けられた半導体膜（又は半導体の積層膜）を遮光膜として用いた場合に、十分な遮光性能が得られる。
【００２２】
さらに、周辺駆動回路部に設けられたトランジスタの積層膜において、能動層となる最上層の半導体膜の膜厚は、１００ｎｍ以上３００ｎｍ以下であることが好ましい。能動層厚を１００ｎｍ以上とすることで、十分な耐電圧性能が得られる。一方、能動層厚が３００ｎｍよりも厚いと、能動層の電気抵抗が小さくなりすぎてしまい、トランジスタの電気特性が低下する虞がある。
【００２３】
また、本発明の電気光学装置は、上述の電気光学基板を備えたことを特徴とする。また、本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。本構成によれば、光源光又は外光等による光リーク電流の発生を十分に防止した高性能な電気光学装置及び電子機器を実現することができ、又、製造の歩留まりも高めることができる。また、画素部と周辺駆動回路部とで、トランジスタの能動層厚を異ならせた電気光学基板を用いることで、電気光学装置及び電子機器を実現できる。特に、本電気光学装置を投射型表示装置の光変調手段として用いた場合、ＨＦ欠陥等が拡大投影されることによる表示品質の低下を確実に防止できるため、本発明の効果がよりよく発揮される。
【００２４】
【発明の実施の形態】
［電気光学装置用基板および電気光学装置］
図１は、本発明の電気光学装置の一例である液晶パネルの全体構成を説明するための平面図であり、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た状態を示した平面図である。また、図２は、図１のＡ−Ａ’断面図であり、図３は、図１のＢ−Ｂ’断面図である。
【００２５】
図１〜図３に示す液晶パネルは、一対の基板間に液晶が封入されたものであり、一方の基板をなす薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと略記する）アレイ基板１０と、これに対向配置された他方の基板をなす対向基板２０とを備えている。
図１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素とともに対向基板２０の側から見た状態を示している。図１に示すように、ＴＦＴアレイ基板１０の上には、シール材５１がその縁に沿って設けられており、その内側には、シール材５１に並行して額縁としての遮光膜５３が設けられている。また、図１において、符号５２は、表示領域を示している。表示領域５２は、額縁としての遮光膜５３の内側の領域であり、液晶パネルの表示に使用する領域である。また、符号５４は、表示領域の外側の領域である非表示領域を示している。
【００２６】
非表示領域５４には、データ線駆動回路１０１および外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられ、走査線駆動回路１０４がこの一辺に隣接する２辺に沿って設けられ、プリチャージ回路１０３が残る一辺に沿って設けられている。さらに、データ線駆動回路１０１、プリチャージ回路１０３、走査線駆動回路１０４と外部回路接続端子１０２との間をつなぐための複数の配線１０５が設けられている。
また、対向基板２０のコーナー部に対応する位置には、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、シール材５１とほぼ同じ輪郭を持つ対向基板２０が当該シール材５１によりＴＦＴアレイ基板１０に固着されている。
【００２７】
また、図２および図３に示すように、ＴＦＴアレイ基板１０は、石英などの光透過性の絶縁基板からなる基板本体１０Ａと、その液晶層５０側表面上に形成され、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜などの透明導電性膜からなる画素電極９ａと、表示領域に設けられた画素スイッチング用ＴＦＴ（スイッチング素子）３０および非表示領域に設けられた駆動回路用ＴＦＴ（スイッチング素子）３１と、ポリイミド膜等の有機膜から形成され、ラビング処理等の所定の配向処理が施された配向膜１６とを主体として構成されている。
【００２８】
他方、対向基板２０は、石英からなる基板本体２０Ａと、その液晶層５０側表面上に形成された対向電極２１と、配向膜２２と、金属などからなり、各画素部の開口領域以外の領域に設けられた遮光膜２３、および、遮光膜２３と同じかあるいは異なる材料からなる額縁としての遮光膜５３とを主体として構成されている。
このように構成され、画素電極９ａと対向電極２１とが対向するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。
【００２９】
また、図２に示すように、ＴＦＴアレイ基板１０の基板本体１０Ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。さらに、画素スイッチング用のＴＦＴ３０を構成する半導体膜１ａの直下には、絶縁層１１ｂを介して遮光膜１１ａが形成されている。
【００３０】
図２および図３に示すように、画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有しており、走査線３ａからの電界によりチャネルが形成される半導体膜１ａのチャネル領域１ａ’、ゲート電極３ｃからの電界によりチャネルが形成される半導体膜１ａのチャネル領域１ｋ’、走査線３ａ及びゲート電極３ｃと半導体膜１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体膜１ａの低濃度ソース領域１ｂ、１ｇ及び低濃度ドレイン領域１ｃ、１ｈ、半導体膜１ａの高濃度ソース領域（ソース領域）１ｄ、１ｉ並びに高濃度ドレイン領域１ｅ、１ｊ（ドレイン領域）を備えている。
【００３１】
また、この液晶パネルにおいては、図２に示すように、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。容量線３ｂおよび走査線３ａは、同一のポリシリコン膜、または、ポリシリコン膜と、金属単体、合金、金属シリサイド等の積層構造からなり、蓄積容量７０の誘電体膜と画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１のゲート絶縁膜２とは、同一の高温酸化膜からなっている。また、画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅと、駆動回路用ＴＦＴ３１のチャネル形成１ｋ’、ソース領域１ｉ、ドレイン領域１ｊと、第１蓄積容量電極１ｆとは、同一の半導体膜１ａからなっている。また、絶縁層１１ｂはＳＩＭＯＸ手法により形成されたもので、半導体膜１ａと遮光膜１１ａとは同一の単結晶シリコンからなる。そして、これらの半導体膜１ａ，遮光膜１１ａはＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）技術により絶縁基板１０Ａ上に形成されている。このように、トランジスタの能動層となる半導体膜１ａに単結晶シリコンを用いることで、トランジスタの高性能化及び高集積化を図ることができる。
【００３２】
また、図２に示すように、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、画素スイッチング用ＴＦＴ３０の高濃度ソース領域１ｄへ通じるコンタクトホール５及び画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。さらに、データ線６ａ及び第２層間絶縁膜４の上には、画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。また、画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００３３】
一方、図３に示すように、駆動回路用ＴＦＴ３１には、画素電極９ａは接続されておらず、駆動回路用ＴＦＴ３１のソース領域１ｉには、ソース電極６ｂが接続され、駆動回路用ＴＦＴ３１のドレイン領域１ｊには、ドレイン電極６ｃが接続されている。
【００３４】
［電気光学装置の製造方法］
次に、本発明の電気光学装置の製造方法の一例として、図１〜図３に示した液晶パネルを製造する方法を、図４〜図１０を参照して説明する。
まず、図４（ａ）に示すように、単結晶シリコン基板（第１の基板）２０６の表面に、熱酸化により酸化膜２０６ｂを形成する。なお、単結晶シリコン基板２０６には、水素イオン（Ｈ＋）が、例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０１６／ｃｍ２にて注入されている。
【００３５】
次に、図４（ｂ）に示すように、酸化膜２０６ｂの上に、スパッタリング法、ＣＶＤ法等によりイオン遮蔽膜２１０を形成し、フォトリソグラフィ工程、エッチング工程等により、画素スイッチング用のＴＦＴ３０のチャネル領域となる部分のイオン遮蔽層を除去する。そして、図４（ｃ）に示すように、画素スイッチング用ＴＦＴ３０の半導体膜１ａに対応する位置（即ち、能動層の形成される位置）に酸素（Ｏ−）又は窒素イオン（Ｎ−）２１１を注入し、熱処理により単結晶シリコン基板２０６の内部に埋め込み絶縁層１１ｂを形成する（図４（ｄ）参照）。
【００３６】
この絶縁層１１ｂと酸化膜２０６ｂとに挟まれた半導体領域は最終的にはＴＦＴ３０の遮光膜１１ａとなるため、基板２０６における絶縁層１１ｂの形成位置（即ち、イオン打ち込みの深さ）は１００ｎｍ以上であることが好ましい。また、絶縁層１１ｂよりも下層側の半導体はＴＦＴ３０の能動層１ａ′となるため、これら遮光膜と能動層との絶縁性を確実とするために、絶縁層１１ｂの膜厚は５ｎｍ以上８０ｎｍ以下であることが好ましい。このような層構造を実現するためのイオン打ち込み条件としては、例えばイオン２１１の加速度を１０ｋｅＶ〜５０ｋｅＶ（好ましくは２５ｋｅＶ）とし、注入量を１×１０１７ｋｅＶ〜９×１０１８ｋｅＶ（好ましくは１．８×１０１８ｋｅＶ）とすることが好ましい。また、打ち込むイオン２１１は、酸素イオンや窒素イオンに限らず、シリコンと結合して絶縁層を形成するものであればよい。さらに、イオン遮蔽膜２１０は、上述のイオン２１１を遮蔽するものであればよく、例えば酸化シリコンや窒化シリコンを好適に用いることができる。また、イオン遮蔽膜２１０として金属又は金属酸化物を用いてもよい。
【００３７】
次に、図５（ａ）に示すように、ＴＦＴアレイ基板１０の基板本体となる石英基板（第２の基板）１０Ａを用意し、この基板１０Ａの表面に、スパッタリング法、ＣＶＤ法などにより、第１層間絶縁膜１２を形成する。第１層間絶縁膜１２の材料としては、酸化シリコンや、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス等を例示することができる。
【００３８】
そして、単結晶シリコン基板２０６の酸化膜２０６ｂを介して、基板本体１０Ａと単結晶シリコン基板２０６とを貼り合わせる。この貼り合わせ工程は、例えば３００℃で２時間熱処理することにより２枚の基板１０Ａ，２０６を直接貼り合わせる方法を採用することができる。
【００３９】
また、貼り合わせ強度をさらに高めるためには、熱処理温度を上げて４５０℃程度にする必要があるが、石英などからなる基板本体１０Ａの熱膨張係数と単結晶シリコン基板２０６ａの熱膨張係数とには大きな差があるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、製造されるＴＦＴアレイ基板１０の品質が劣化する恐れがある。クラックなどの欠陥の発生を抑制するためには、一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板２０６ａを、ウエットエッチングまたはＣＭＰによって１００〜１５０μｍ程度まで薄くし、その後、さらに高温の熱処理を行うことが望ましい。例えば、８０℃のＫＯＨ水溶液を用いて単結晶シリコン基板２０６ａの厚さが１５０μｍとなるようにエッチングし、その後、基板本体１０Ａとの貼り合わせを行い、さらに４５０℃にて再び熱処理することにより貼り合わせ強度を高めることが望ましい。
【００４０】
次に、図５（ｂ）に示すように、貼り合わせた単結晶シリコン基板２０６ａの貼り合わせ面側の酸化膜２０６ｂと単結晶シリコン層２０６を残したまま、単結晶シリコン基板２０６ａを基板本体１０Ａから剥離（分離）するための熱処理を行なう。
この基板の剥離現象は、単結晶シリコン基板２０６ａ中に導入された水素イオンによって、単結晶シリコン基板２０６ａの表面近傍のある層でシリコンの結合が分断されるために生じるものである。ここでの熱処理は、例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行なうことができる。この熱処理によって、貼り合わせた単結晶シリコン基板２０６ａが基板本体１０Ａと分離し、基板本体１０Ａの表面上には単結晶シリコンからなる半導体膜２０６が形成される。この半導体膜２０６は、パターニングにより周辺駆動回路部のＴＦＴ３１の能動層となるため、その膜厚は１００ｎｍ以上３００ｎｍ以下であることが好ましく、２００ｎｍ程度が最も望ましい。
【００４１】
次に、図５（ｃ）に示すように、フォトリソグラフィ工程、エッチング工程等により、所定パターンの半導体膜を形成する。とくに、データ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体膜から延設された第１蓄積容量電極１ｆを形成する。この半導体膜は、周辺駆動回路部（図５（ｃ）の左側参照）では単層の半導体膜として構成される一方、画素部（図５（ｃ）の右側参照）では、上記埋め込み絶縁層１１ｂにより膜厚方向に互いに絶縁された半導体膜１１ａ，１ａの積層膜として構成される。そして、この積層膜の内、最上層の半導体膜１ａがＴＦＴ３０の能動層となる。
【００４２】
次に、図５（ｄ）に示すように、短時間（１例として約１０分〜約９０分程度）の熱酸化により半導体膜１ａ上に比較的薄い厚さ（１例として約１０ｎｍ〜約６０ｎｍ程度）の熱酸化シリコン膜を形成し、ＴＦＴ３０，３１のゲート絶縁膜２と共に容量形成用のゲート絶縁膜２を形成する。
【００４３】
次に、図６（ａ）に示すように、Ｎチャネルの半導体膜１ａに対応する位置にレジスト膜３０１を形成し、Ｐチャネルの半導体膜１ａにＰなどのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２×１０１１／ｃｍ２のドーズ量にて）ドープする。
次に、図６（ｂ）に示すように、図示を省略するＰチャネルの半導体膜１ａに対応する位置にレジスト膜を形成し、Ｎチャネルの半導体膜１ａにＢなどのＩＩＩ族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１×１０１２／ｃｍ２のドーズ量にて）ドープする。
【００４４】
次に、図６（ｃ）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体膜１ａのチャネル領域１ａ’の端部を除く基板１０の表面にレジスト膜３０５を形成し、Ｐチャネルについて、図６（ａ）に示した工程の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパント３０６、Ｎチャネルについて図６（ｂ）に示した工程の約１〜１０倍のドーズ量のＢなどのＩＩＩ族元素のドーパント３０６をドープする。
次に、図６（ｄ）に示すように、半導体膜１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板本体１０Ａ表面の第１蓄積容量電極１ｆ以外の部分に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０１４／ｃｍ２のドーズ量にて）ドープする。
【００４５】
次に、図７（ａ）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。更にポリシリコン層３の導電性を高めるため、ポリシリコン層３の上部に、Ｔｉ、Ｗ、Ｃｏ及びＭｏのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例えば１５０〜２００ｎｍの膜厚に堆積した層構造にすることも可能である。
次に、図７（ｂ）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。尚、この後、基板本体１０Ａの裏面に残存するポリシリコンを基板本体１０Ａの表面をレジスト膜で覆ってエッチングすることにより除去する。
【００４６】
次に、図７（ｃ）に示すように、半導体膜１ａに駆動回路用ＴＦＴ３１のＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体膜１ａに対応する位置をレジスト膜３０９で覆い、ゲート電極３ｃを拡散マスクとして、ＢなどのＩＩＩ族元素のドーパント３１０を低濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、３×１０１３／ｃｍ２のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｇ及び低濃度ドレイン領域１ｈを形成する。
【００４７】
続いて、図７（ｄ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１のＰチャネルの高濃度ソース領域１ｄ、１ｉ及び高濃度ドレイン領域１ｅ、１ｊを形成するために、Ｎチャネルの半導体膜１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態で、同じくＢなどのＩＩＩ族元素のドーパント３１１を高濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、２×１０１５／ｃｍ２のドーズ量にて）ドープする。
【００４８】
次に、図８（ａ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１のＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体膜１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０１２／ｃｍ２のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ、１ｇ及び低濃度ドレイン領域１ｃ、１ｈを形成する。
【００４９】
続いて、図８（ｂ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１のＮチャネルの高濃度ソース領域１ｄ、１ｉ及び高濃度ドレイン領域１ｅ、１ｊを形成するために、走査線３ａよりも幅の広いマスクでレジスト６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０１５／ｃｍ２のドーズ量にて）ドープする。以上により、薄膜トランジスタ（半導体装置）３０，３１が製造される。
【００５０】
次に、図８（ｃ）に示すように、容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
この後、高濃度ソース領域１ｄ、１ｉ及び高濃度ドレイン領域１ｅ、１ｊを活性化するために約８５０℃のアニール処理を２０分程度行う。
【００５１】
次に、図８（ｄ）に示すように、データ線に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【００５２】
次に、図９（ａ）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を、金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積する。
さらに、図９（ｂ）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
次に、図９（ｃ）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【００５３】
次に、図１０（ａ）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより形成する。
次に、図１０（ｂ）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積する。
【００５４】
さらに、図１０（ｃ）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。なお、本実施形態の液晶装置が反射型液晶装置である場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜１６が形成される。
以上のようにして、ＴＦＴアレイ基板（電気光学装置用基板）１０が製造される。
【００５５】
次に、対向基板２０の製造方法及びＴＦＴアレイ基板１０と対向基板２０とから液晶パネルを製造する方法について説明する。
図２に示した対向基板２０については、基板本体２０Ａとしてガラス基板等の光透過性基板を用意し、基板本体２０Ａの表面上に、遮光膜２３及び周辺見切りとしての遮光膜５３を形成する。遮光膜２３及び周辺見切りとしての遮光膜５３は、例えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。なお、これらの遮光膜２３、５３は、上記の金属材料の他、カーボンやＴｉなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。
【００５６】
その後、基板本体２０Ａの表面上の全面にスパッタリング法などにより、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜２２を形成する。以上のようにして、対向基板２０が製造される。
【００５７】
そして、上述のように製造されたＴＦＴアレイ基板１０と対向基板２０とを、配向膜１６及び２２が互いに対向するようにシール材５１により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層５０を形成することにより、上記構造の液晶パネルが製造される。
そして、最後に、対向基板２０の投射光が入射する側およびＴＦＴアレイ基板１０の出射光が出射する側に各々、例えば、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＶＡ（ＶｅｒｔｉｃａｌｌｙＡｌｉｇｎｅｄ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【００５８】
上述したように、本実施形態では、ＳＩＭＯＸ手法を用いて形成した埋め込み絶縁層１１ｂにより、単結晶シリコン基板内部に半導体の多層構造を形成し、貼り合わせにより、この多層構造を基板１０Ａ上に転写している。そして、転写された半導体膜が、絶縁層１１ｂにより互いに絶縁された半導体膜１ａ，１１ａの積層膜として構成されることで、能動層となる半導体膜１ａの膜厚を薄膜化されている。
【００５９】
このように本実施形態では、基板１０Ａ上に半導体膜２０６を形成する前に予め能動層を薄膜化するための処理（イオン打ち込みによる絶縁層１１ｂの形成）を行なっているため、基板１０Ａ上に半導体膜を形成した後の長時間に亘る犠牲酸化処理工程が不要となる。これにより、従来のような製造工程中の基板１０Ａの反りや、基板１０Ａと半導体膜との熱膨張係数の違いに起因した欠損部の発生を防止することができ、高品質なＴＦＴ３０，３１を高い歩留まりで簡単に製造することができる。なお、本実施形態では、図５（ｄ）において、ゲート絶縁膜２を形成する際に１０００℃程度の高温の熱酸化処理を行なっているが、この処理時間は犠牲酸化工程に比べて十分に短い（１例として約３０分程度）ため基板１０Ａの反りやＴＦＴの特性の劣化は殆ど生じない。
【００６０】
また、上述のようなイオンの打ち込みを画素スイッチング用ＴＦＴの能動層となる領域にのみ選択的に行なっているため、ＴＦＴ３０においては能動層を薄膜化して光リーク耐性を高める一方、ＴＦＴ３１においては能動層を厚膜化して耐電圧性能を高めることができる。
さらに、本実施形態では、画素スイッチング用ＴＦＴ３０に形成された半導体膜１ａ，１１ａの積層膜の内、能動層として機能しない半導体膜１１ａを遮光膜として用いることができるため、別途遮光膜を形成する必要がなく、製造工程を簡素化することができる。特に、得られた遮光膜１１ａは、絶縁層１１ｂを介して能動層の直下に隣接して形成されるため、遮光膜を厚い層間絶縁膜（例えば第１層間絶縁膜１２）を介して配置する場合に比べて、光リーク電流の発生を効果的に防止することができる。
【００６１】
［投射型表示装置］
次に、上記実施形態の電気光学装置を備えた電子機器の一例である投射型表示装置ついて説明する。
図１１は、本発明の投射型表示装置の一例を示した概略構成図である。図１１において、投射型表示装置１１００は、上述した液晶パネル（電気光学装置）を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇおよび９６２Ｂとして用いた投射型表示装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、光源装置（光源）９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射光学系としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【００６２】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。したがって、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【００６３】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４から色合成プリズム９１０の側に出射される。
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【００６４】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、図示しない駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。なお、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶パネル９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【００６５】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【００６６】
このような投射型表示装置は、ライトバルブとして本発明の実施形態の液晶パネル（電気光学装置）９６２Ｒ、９６２Ｇ、９６２Ｂを備えているため、画素部においては光リーク耐性が高く、周辺駆動回路部においては耐電圧性能の高い投射型表示装置を実現できる。特に、投射型表示装置では、ＴＦＴアレイ基板に形成された欠陥（ＨＦ欠陥やＳｅｃｃｏ欠陥等）は視認可能な程度まで拡大投影されるため、本発明の製造方法を用いて欠陥の発生を確実に防止することで、高品質な表示を実現することができる。
【００６７】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上記実施形態では、周辺駆動回路部のＴＦＴ３１の半導体膜を単層構造（即ち、裏面側に遮光膜のない構造）としたが、図４（ｃ）のイオン打ち込み工程において周辺駆動回路部側にもイオン２１１を打ち込むようにして能動層と遮光膜とが積層された構造としてもよい。この際、周辺駆動回路部と画素部とのイオン２１１の打ち込み深さ（即ち、埋め込み絶縁層の形成位置）を変え、要求性能に応じて互いに能動層厚を異ならせてもよい。
【００６８】
また、基板１０Ａは必ずしも絶縁材料である必要はなく、半導体や導電材料からなる基板を用いてもよい。
また、上記実施形態では、電気光学装置の例として透過型液晶装置を説明したが、これ以外にも、反射型の液晶装置やエレクトロルミネッセンス表示装置等、種々の装置に対して本発明を適用することができる。
【図面の簡単な説明】
【図１】本発明の電気光学装置の一例である液晶パネルの全体構成を説明するための平面図であり、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た状態を示した平面図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】図１のＢ−Ｂ’断面図である。
【図４】同、電気光学装置の製造方法を示す工程図である。
【図５】同、電気光学装置の製造方法を示す工程図である。
【図６】同、電気光学装置の製造方法を示す工程図である。
【図７】同、電気光学装置の製造方法を示す工程図である。
【図８】同、電気光学装置の製造方法を示す工程図である。
【図９】同、電気光学装置の製造方法を示す工程図である。
【図１０】同、電気光学装置の製造方法を示す工程図である。
【図１１】本発明の投射型表示装置の一例を示した概略構成図である。
【符号の説明】
１ａ…半導体膜、１ａ′…チャネル領域、２…ゲート絶縁膜、３ａ…ゲート電極、１０Ａ…石英基板（第２の基板）、１１ａ…半導体膜（遮光膜）、１１ｂ…埋め込み絶縁層、３０，３１…薄膜トランジスタ、１０１，１０３，１０４…周辺駆動回路、２０６…単結晶シリコン基板（第１の基板）、９６２Ｒ，９６２Ｇ，９６２Ｂ…液晶パネル（電気光学装置）
【図１】
2004296486.tif 000003
【図２】
2004296486.tif 000004
【図３】
2004296486.tif 000005
【図４】
2004296486.tif 000006
【図５】
2004296486.tif 000007
【図６】
2004296486.tif 000008
【図７】
2004296486.tif 000009
【図８】
2004296486.tif 000010
【図９】
2004296486.tif 000011
【図１０】
2004296486.tif 000012
【図１１】
2004296486.tif 000013