(57)【要約】【課題】従来技術による絶縁ゲート型電界効果トランジスタのゲート抵抗の問題点と寄生バイポーラ効果の問題点とを解決し、優れた高周波特性を有する新規な絶縁ゲート型電界効果トランジスタおよびその製造方法を提供すること。【解決手段】ｐ型単結晶シリコン半導体基板１、シリコン酸化膜２および単結晶シリコン半導体層３よりなる積層構造の半導体基板を用いて、ｎ型ソース領域５、ｐ型ボディコンタクト領域６、ｐ型チャネル領域４、オフセット領域７、ｎ型ドレイン領域８、ゲート絶縁膜９およびゲート電極１０を構成要素とする絶縁ゲート型電界効果トランジスタであって、ボディコンタクト領域６とソース電極１２との接合がショットキー接合であり、ソース領域５とシリコン酸化膜２との間にはチャネル領域４の一部分が延在していることを特徴とする絶縁ゲート型電界効果トランジスタを構成する。【選択図】　　図１
2004022555.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコン半導体基板の第１主面側に基板絶縁膜を有し、前記基板絶縁膜の第１主面側に単結晶シリコン半導体層を有する積層構造の半導体基板の
前記単結晶シリコン半導体層内に第１の導電型のチャネル領域と、前記チャネル領域に接続する第２の導電型のソース領域と、前記チャネル領域に接続しかつ前記ソース領域に連接する前記第１の導電型のボディコンタクト領域と、前記チャネル領域に接続し前記ソース領域に対向する、前記ソース領域と同一の導電型で前記ソース領域に比べて低濃度の不純物を添加されたオフセット領域と、前記オフセット領域に接続し前記ソース領域と同一の導電型で前記オフセット領域に比べて高濃度の不純物を添加されたドレイン領域とを有し、
前記チャネル領域の第１主面側にゲート絶縁膜を有し、
前記ゲート絶縁膜の第１主面側にゲート電極を有し、
前記ソース領域および前記ボディコンタクト領域に接続したソース電極と、前記ドレイン領域に接続したドレイン電極とを有する絶縁ゲート型電界効果トランジスタにおいて、
前記ボディコンタクト領域と前記ソース電極との接合がショットキー接合であり、
前記ソース領域と前記基板絶縁膜との間には前記チャネル領域の一部分が延在していることを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項２】
単結晶シリコン半導体基板の第１主面側に基板絶縁膜を有し、前記基板絶縁膜の第１主面側に単結晶シリコン半導体層を有する積層構造の半導体基板を用いて、
前記単結晶シリコン半導体層内に、第１の導電型のチャネル領域と、前記チャネル領域に接続する第２の導電型のソース領域と、前記チャネル領域に接続しかつ前記ソース領域に連接する前記第１の導電型のボディコンタクト領域と、前記チャネル領域に接続し前記ソース領域に対向する、前記ソース領域と同一の導電型で前記ソース領域に比べて低濃度の不純物を添加されたオフセット領域と、前記オフセット領域に接続し前記ソース領域と同一の導電型で前記オフセット領域に比べて高濃度の不純物を添加されたドレイン領域とを形成する工程と、
前記チャネル領域の第１主面側にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の第１主面側にゲート電極を形成する工程と、
前記ソース領域および前記ボディコンタクト領域に接続したソース電極と、前記ドレイン領域に接続したドレイン電極とを形成する工程とを有する絶縁ゲート型電界効果トランジスタの製造方法において、
前記ボディコンタクト領域を形成するために添加する不純物の濃度を、前記ソース領域を形成するために添加する不純物の濃度および前記ドレイン領域を形成するために添加する不純物の濃度よりも低くし、かつ、前記ボディコンタクト領域と前記ソース電極との接合がショットキー接合となる範囲内に留め、
前記ソース領域を形成するために不純物の添加を行う領域の深さを前記基板絶縁膜には到達しない範囲内に留めて前記ソース領域と前記基板絶縁膜との間に前記チャネル領域の一部分が延在している部位を残すことを特徴とする絶縁ゲート型電界効果トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲート型電界効果トランジスタおよびその製造方法に関し、特に、高電圧・大電流で使用する絶縁ゲート型電界効果トランジスタおよびその製造方法に関するものである。
【０００２】
【従来の技術】
従来技術による絶縁ゲート型電界効果トランジスタを図４の（ａ）、（ｂ）および（ｃ）に例示するとともにその構造を説明する。
【０００３】
図４において、（ａ）は従来技術による絶縁ゲート型電界効果トランジスタの一例の平面図であり、（ｂ）は（ａ）に示した電界効果トランジスタのＣ−Ｃ’断面図であり、（ｃ）は（ａ）に示した電界効果トランジスタのＤ−Ｄ’断面図である。
【０００４】
図４において、単結晶シリコン半導体基板１０１上にシリコン酸化膜１０２を有し、さらにシリコン酸化膜１０２上に単結晶シリコン半導体層１０３を有する積層構造の半導体基板を用いて絶縁ゲート型電界効果トランジスタが構成され、その絶縁ゲート型電界効果トランジスタは、ｐ型のチャネル領域１０４を有し、前記チャネル領域１０４と接続するようにｎ型のソース領域１０５を有し、チャネル領域１０４に接続しかつソース領域１０５に連接するように（金属との間の接合が）オーミック接合となる濃度の不純物を添加されたｐ型のボディコンタクト領域１０６を有し、チャネル領域１０４に接続し前記ソース領域１０５に対向するようにｎ型でソース領域１０５に比べて低濃度の不純物を添加されたオフセット領域１０７を有し、オフセット領域１０７に接続しオフセット領域１０７に比べ高濃度の不純物を添加されたｎ型ドレイン領域１０８を有し、チャネル領域１０４の第１主面側にゲート絶縁膜１０９を有し、ゲート絶縁膜１０９上にゲート電極１１０を有し、ソース領域１０５、ボディコンタクト領域１０６、ゲート電極１１０、オフセット領域１０７およびドレイン領域１０８の上に層間膜１１１を有し、ソース領域１０５およびボディコンタクト領域１０６に接続したソース電極１１２と、ドレイン領域１０８に接続したドレイン電極１１３とを有している。
【０００５】
なお、図４において、オフセット領域１０７の幅（左右方向）は、（ａ）における幅よりも、（ｂ）および（ｃ）における幅が狭く描かれている。
【０００６】
ボディコンタクト領域１０６の役割は、電界効果トランジスタのボディ領域の電位を固定して、トランジスタ動作を安定化させるとともに信頼性を向上させることである。
【０００７】
【発明が解決しようとする課題】
上記に例示した、従来技術による絶縁ゲート型の電界効果トランジスタを製造する場合においては、ボディコンタクト領域１０６形成のためのドーズ量がソース領域１０５、ドレイン領域１０８およびゲート電極１１０におけるドーズ量と同程度となっている。このため、ボディコンタクト領域１０６にｐ型の不純物、例えばボロンをイオン注入する際、ゲート電極１１０にもボロンが高濃度で同時注入されるため、ゲート電極１１０をｎ型の不純物の添加によって低抵抗化している場合に、ｐ型とｎ型とが打消しあい、ゲート電極１１０が十分に低抵抗化されず、高周波特性の改善には限界があった。また、ゲート電極１１０におけるｐ型の不純物のドーズ量がオーミック接合となる程度に高く、しかも、ｎ型の不純物の添加が不十分な場合には、ゲート電極１１０内にｐｎ接合が形成され、それによってトランジスタ動作が不安定になるという不都合が生じる。
【０００８】
また、上記従来技術による絶縁ゲート型の電界効果トランジスタにおいては、ソース領域１０５をエミッタとし、チャネル領域１０４をベースとし、ドレイン領域１０８をコレクタとする寄生バイポーラトランジスタによる寄生バイポーラ効果が電界効果トランジスタの高周波特性の改善を阻害していた。
【０００９】
本発明は前記の従来技術が持つ問題点を鑑みてなされたものであり、本発明の目的は、従来技術による絶縁ゲート型電界効果トランジスタのゲート抵抗の問題点と寄生バイポーラ効果の問題点とを解決し、優れた高周波特性を有する新規な絶縁ゲート型電界効果トランジスタおよびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明においては、請求項１に記載のように、
単結晶シリコン半導体基板の第１主面側に基板絶縁膜を有し、前記基板絶縁膜の第１主面側に単結晶シリコン半導体層を有する積層構造の半導体基板の前記単結晶シリコン半導体層内に第１の導電型のチャネル領域と、前記チャネル領域に接続する第２の導電型のソース領域と、前記チャネル領域に接続しかつ前記ソース領域に連接する前記第１の導電型のボディコンタクト領域と、前記チャネル領域に接続し前記ソース領域に対向する、前記ソース領域と同一の導電型で前記ソース領域に比べて低濃度の不純物を添加されたオフセット領域と、前記オフセット領域に接続し前記ソース領域と同一の導電型で前記オフセット領域に比べて高濃度の不純物を添加されたドレイン領域とを有し、前記チャネル領域の第１主面側にゲート絶縁膜を有し、前記ゲート絶縁膜の第１主面側にゲート電極を有し、前記ソース領域および前記ボディコンタクト領域に接続したソース電極と、前記ドレイン領域に接続したドレイン電極とを有する絶縁ゲート型電界効果トランジスタにおいて、前記ボディコンタクト領域と前記ソース電極との接合がショットキー接合であり、前記ソース領域と前記基板絶縁膜との間には前記チャネル領域の一部分が延在していることを特徴とする絶縁ゲート型電界効果トランジスタを構成する。
【００１１】
また、本発明においては、請求項２に記載のように、単結晶シリコン半導体基板の第１主面側に基板絶縁膜を有し、前記基板絶縁膜の第１主面側に単結晶シリコン半導体層を有する積層構造の半導体基板を用いて、前記単結晶シリコン半導体層内に、第１の導電型のチャネル領域と、前記チャネル領域に接続する第２の導電型のソース領域と、前記チャネル領域に接続しかつ前記ソース領域に連接する前記第１の導電型のボディコンタクト領域と、前記チャネル領域に接続し前記ソース領域に対向する、前記ソース領域と同一の導電型で前記ソース領域に比べて低濃度の不純物を添加されたオフセット領域と、前記オフセット領域に接続し前記ソース領域と同一の導電型で前記オフセット領域に比べて高濃度の不純物を添加されたドレイン領域とを形成する工程と、前記チャネル領域の第１主面側にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の第１主面側にゲート電極を形成する工程と、前記ソース領域および前記ボディコンタクト領域に接続したソース電極と、前記ドレイン領域に接続したドレイン電極とを形成する工程とを有する絶縁ゲート型電界効果トランジスタの製造方法において、前記ボディコンタクト領域を形成するために添加する不純物の濃度を、前記ソース領域を形成するために添加する不純物の濃度および前記ドレイン領域を形成するために添加する不純物の濃度よりも低くし、かつ、前記ボディコンタクト領域と前記ソース電極との接合がショットキー接合となる範囲内に留め、前記ソース領域を形成するために不純物の添加を行う領域の深さを前記基板絶縁膜には到達しない範囲内に留めて前記ソース領域と前記基板絶縁膜との間に前記チャネル領域の一部分が延在している部位を残すことを特徴とする絶縁ゲート型電界効果トランジスタの製造方法を構成する。
【００１２】
【発明の実施の形態】
本発明の実施の形態においては、ボディコンタクト領域を形成するために添加する不純物の濃度を、ソース領域およびドレイン領域を形成するために添加する不純物の濃度よりも低くし、かつ、ボディコンタクト領域とソース電極との接合がショットキー接合となる範囲内に留め、これによってゲート抵抗の増大を防ぐとともに、ソース領域下部にチャネル領域を設けることにより、ソース領域をエミッタとし、チャネル領域をベースとし、ドレイン領域をコレクタとする寄生バイポーラトランジスタの外部ベース領域の抵抗を低減し、寄生バイポーラ効果を抑制して電界効果トランジスタの高周波特性を改善する。
【００１３】
以下に、本発明を実施の形態例によって詳細に説明する。
【００１４】
（実施の形態例１）
図１において、（ａ）は本発明の実施の形態例である絶縁ゲート型電界効果トランジスタの平面図であり、（ｂ）は（ａ）に示した電界効果トランジスタのＡ−Ａ’断面図であり、（ｃ）は（ａ）に示した電界効果トランジスタのＢ−Ｂ’断面図である。
【００１５】
図１において、ｐ型単結晶シリコン半導体基板１の第１主面側に基板絶縁膜であるシリコン酸化膜２を有し、シリコン酸化膜２の第１主面側に単結晶シリコン半導体層３を有する積層構造の半導体基板を用いて絶縁ゲート型電界効果トランジスタが構成され、その絶縁ゲート型電界効果トランジスタは、前記積層構造の基板の単結晶シリコン半導体層３内に、第１の導電型であるｐ型のチャネル領域４と、チャネル領域４と接続しかつシリコン酸化膜２との間にチャネル領域４の一部分を残すように形成された、第２の導電型であるｎ型のソース領域５と、チャネル領域４と接続しかつソース領域５に連接するように、例えば５×１０１８ｃｍ−３程度の濃度の不純物を添加された第１の導電型であるｐ型のボディコンタクト領域６と、チャネル領域４に接続しソース領域５に対向する、ソース領域５と同一の導電型であるｎ型でソース領域５に比べて低濃度の不純物を添加されたオフセット領域７と、オフセット領域７に接続しソース領域５と同一の導電型であるｎ型でオフセット領域７に比べ高濃度の不純物を添加されたドレイン領域８とを有し、チャネル領域４の第１主面側にゲート絶縁膜９を有し、ゲート絶縁膜９の第１主面側にゲート電極１０を有し、ソース領域５、ボディコンタクト領域６、ゲート電極１０、オフセット領域７およびドレイン領域８の上に層間膜１１を有し、ソース領域５およびボディコンタクト領域６に接続したソース電極１２と、ドレイン領域８に接続したドレイン電極１３とを有する絶縁ゲート型電界効果トランジスタである。
【００１６】
なお、図１において、オフセット領域７の幅（左右方向）は、（ａ）における幅よりも、（ｂ）および（ｃ）における幅が狭く描かれている。
【００１７】
前記絶縁ゲート型電界効果トランジスタにおいて、ボディコンタクト領域６には、従来技術における不純物濃度よりも低い濃度、例えば５×１０１８ｃｍ−３程度の濃度の不純物が添加されていて、ボディコンタクト領域６とソース電極１２との接合がショットキー接合となっており、これが本発明に係る絶縁ゲート型電界効果トランジスタの第１の特徴となっている。さらに、図１の（ｂ）に示したように、ソース領域５とシリコン酸化膜２との間には、チャネル領域４の一部分が延在しており、これが本発明に係る絶縁ゲート型電界効果トランジスタの第２の特徴となっている。
【００１８】
上記第１の特徴、すなわちボディコンタクト領域６とソース電極１２との接合がショットキー接合であることによってゲート電極１０の低抵抗化不十分の問題点が解決される。すなわち、この電界効果トランジスタはｎチャネル型であり、ゲート電極１０はｎ型の不純物の添加によって低抵抗化されているのであるが、ボディコンタクト領域６とソース電極１２との接合がショットキー接合であれば、ボディコンタクト領域６の不純物添加の際にゲート電極１０に添加されるｐ型の不純物（これは低抵抗化のためのｎ型化を打ち消すように働く）の濃度が低いので、ｎ型化が打ち消されずに、低抵抗化が十分に行われたままであり、その結果として、電界効果トランジスタの高周波特性が支障なく改善される。また、ゲート電極１０内にｐｎ接合が形成されることはなく、このようなｐｎ接合によってトランジスタ動作が不安定になるという不都合も生じない。
【００１９】
上記第２の特徴によって、ソース領域５をエミッタとし、チャネル領域４をベースとし、ドレイン領域８をコレクタとする寄生バイポーラトランジスタの寄生バイポーラ効果を抑制して高周波特性を改善することが可能となる。すなわち、本実施の形態例（図１の（ｂ））を従来技術例（図４の（ｂ）と比較すれば明らかなように、本実施の形態例においては、従来技術例とは異なり、ソース領域５とシリコン酸化膜２との間にチャネル領域４の一部分が延在している部位が存在する。この部位はコレクタ（ドレイン領域８）の正電位の影響を受けにくいので、この部位におけるベース（チャネル領域４）は外部ベース領域となり、その電流路断面積も十分に大きいので、この外部ベース領域の抵抗が低減され、しかも、エミッタ（ソース領域５）とベース（チャネル領域４）とはこの部位においても接合面を有しているので、寄生バイポーラ効果が電界効果トランジスタに及ぼす影響は小さくなり、その結果として、電界効果トランジスタの高周波特性が改善される。
【００２０】
（実施の形態例２）
図２および図３を用いて、本発明による絶縁ゲート型電界効果トランジスタの製造方法の一例を説明する。なお、図２の（ｂ）および図３の（ａ）は図１の（ｂ）に対応する断面図であり、図２の（ｃ）および図３の（ｂ）は図１の（ｃ）に対応する断面図である。
【００２１】
ｐ型単結晶シリコン半導体基板２１の第１主面側にシリコン酸化膜２２を有し、シリコン酸化膜２２の第１主面側に単結晶シリコン半導体層２３を有する積層構造の半導体基板を用いて、ｐ型チャネル領域２４を形成するため、ボロンのイオン注入と拡散とを行い、次に、ゲート酸化膜２５を形成した後、多結晶シリコンを堆積加工することによりゲート電極２６を形成し、さらに、例えばリンのイオン注入により低濃度の不純物を添加されたオフセット領域２７を形成する（図２の（ａ））。
【００２２】
所望の領域にフォトレジストを形成した後、例えば３×１０１５ｃｍ−２のドーズ量の砒素のイオン注入と拡散を行い、ソース領域２８を形成する（図２の（ｂ））。この場合に、砒素のイオン注入はｐ型チャネル領域２４の一部分に対しても行い、注入の深さをシリコン酸化膜２２には到達しない範囲内に留めて、ソース領域２８とシリコン酸化膜２２との間にｐ型チャネル領域２４の一部分が延在している部位を残すようにする。
【００２３】
再び、所望の領域にフォトレジストを形成した後、ボディコンタクト領域２９を形成するため、ボロンを例えば２×１０１４ｃｍ−２のドーズ量でイオン注入する（図２の（ｃ））。この場合に、従来技術とは異なり、ボロンのドーズ量（２×１０１４ｃｍ−２）を上記砒素のドーズ量（３×１０１５ｃｍ−２）よりも低くし、ボディコンタクト領域２９における不純物濃度が、ソース領域２８における不純物濃度よりも低く、しかも、後の工程で形成されるソース電極３４とボディコンタクト領域２９との接合がショットキー接合となるような範囲内にあるようにする。
【００２４】
次に、シリコン酸化膜３０を堆積し、異方性エッチングとして、例えば反応性イオンエッチングを用いてシリコン酸化膜３０を加工する（図２の（ｂ）および（ｃ））。
【００２５】
ドレイン領域３１を形成するため、例えば３×１０１５ｃｍ−２のドーズ量の砒素のイオン注入と拡散を行い、次に、例えばチタンシリサイド３２を、ゲート電極２６、ソース領域２８、ボディコンタクト領域２９およびドレイン領域３１上に形成した後、層間膜３３を堆積し、コンタクトホールを窓開する。ソース電極３４およびドレイン電極３５として、例えばアルミニウムを堆積加工することにより、本発明に係る絶縁ゲート型電界効果トランジスタが完成する（図３の（ａ）および（ｂ））。
【００２６】
以上の工程を経て、本発明に係る絶縁ゲート型電界効果トランジスタが製造される。この場合に、上記のイオン注入を、それぞれに対して記載したドーズ量に従って行えば、ボディコンタクト領域２９を形成するために添加する不純物の濃度は、ソース領域２８を形成するために添加する不純物の濃度およびドレイン領域３１を形成するために添加する不純物の濃度よりも低くなり、しかも、ボディコンタクト領域２９とソース電極３４との間の接合はショットキー接合となる。また、ゲート電極２６内にｐｎ接合が形成されることはない。
【００２７】
本実施の形態例によって製造された絶縁ゲート型電界効果トランジスタにおいて、ボディコンタクト領域２９には、上記のように、従来技術における不純物濃度よりも低い濃度の不純物が添加されていて、ボディコンタクト領域２９とソース電極３４との接合がショットキー接合となっており、これによって、ゲート電極２６の低抵抗化不十分の問題点が解決される。すなわち、この電界効果トランジスタはｎチャネル型であり、ゲート電極２６はｎ型の不純物の添加によって低抵抗化されているのであるが、ボディコンタクト領域２９とソース電極３４との接合がショットキー接合であれば、ボディコンタクト領域２９の不純物添加の際にゲート電極２６に添加されるｐ型の不純物（これは低抵抗化のためのｎ型化を打ち消すように働く）の濃度が低いので、ｎ型化が打ち消されずに、低抵抗化が十分に行われたままであり、その結果として、電界効果トランジスタの高周波特性が支障なく改善される。また、ゲート電極１０内にｐｎ接合が形成されることはなく、このようなｐｎ接合によってトランジスタ動作が不安定になるという不都合も生じない。
【００２８】
また、本実施の形態例によって製造された絶縁ゲート型電界効果トランジスタにおいては、上記のように、ソース領域２８とシリコン酸化膜２２との間にｐ型チャネル領域２４の一部分が延在している部位が存在する。これによって、ソース領域２８をエミッタとし、ｐ型チャネル領域２４をベースとし、ドレイン領域３１をコレクタとする寄生バイポーラトランジスタの寄生バイポーラ効果を抑制して高周波特性を改善することが可能となる。すなわち、上記の部位はコレクタ（ドレイン領域３１）の正電位の影響を受けにくいので、この部位におけるベース（ｐ型チャネル領域２４）は外部ベース領域となり、その電流路断面積も十分に大きいので、この外部ベース領域の抵抗が低減され、しかも、エミッタ（ソース領域２８）とベース（ｐ型チャネル領域２４）とはこの部位においても接合面を有しているので、寄生バイポーラ効果が電界効果トランジスタに及ぼす影響は小さくなり、その結果として、電界効果トランジスタの高周波特性が改善される。
【００２９】
上記の実施の形態例についての説明においては、ｎチャネル絶縁ゲート型電界効果トランジスタについて説明したが、半導体の導電型、すなわちｐ型とｎ型とを逆にすることによって、上記と同様の特徴を有する、本発明に係るｐチャネル絶縁ゲート型電界効果トランジスタの構成と製造が可能となる。
【００３０】
【発明の効果】
本発明の実施により、従来技術による絶縁ゲート型電界効果トランジスタのゲート抵抗の問題点と寄生バイポーラ効果の問題点とを解決し、優れた高周波特性を有する新規な絶縁ゲート型電界効果トランジスタおよびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る絶縁ゲート型電界効果トランジスタの構成を説明する図である。
【図２】本発明に係る絶縁ゲート型電界効果トランジスタの製造方法を説明する図である。
【図３】本発明に係る絶縁ゲート型電界効果トランジスタの製造方法を説明する図である。
【図４】従来技術による絶縁ゲート型電界効果トランジスタの構成を説明する図である。
【符号の説明】
１…ｐ型単結晶シリコン半導体基板、２…シリコン酸化膜、３…単結晶シリコン半導体層、４…ｐ型チャネル領域、５…ｎ型ソース領域、６…ｐ型ボディコンタクト領域、７…オフセット領域、８…ｎ型ドレイン領域、９…ゲート絶縁膜、１０…ゲート電極、１１…層間膜、１２…ソース電極、１３…ドレイン電極、２１…ｐ型単結晶シリコン半導体基板、２２…シリコン酸化膜、２３…単結晶シリコン半導体層、２４…ｐ型チャネル領域、２５…ゲート酸化膜、２６…ゲート電極、２７…オフセット領域、２８…ソース領域、２９…ボディコンタクト領域、３０…シリコン酸化膜、３１…ドレイン領域、３２…チタンシリサイド、３３…層間膜、３４…ソース電極、３５…ドレイン電極、１０１…単結晶シリコン半導体基板、１０２…シリコン酸化膜、１０３…単結晶シリコン半導体層、１０４…ｐ型チャネル領域、１０５…ｎ型ソース領域、１０６…ｐ型ボディコンタクト領域、１０７…オフセット領域、１０８…ｎ型ドレイン領域、１０９…ゲート絶縁膜、１１０…ゲート電極、１１１…層間膜、１１２…ソース電極、１１３…ドレイン電極。
【図１】
2004022555.tif 000003
【図２】
2004022555.tif 000004
【図３】
2004022555.tif 000005
【図４】
2004022555.tif 000006