(57)【要約】【課題】ダイボンディング時にチップが傾いて実装されない発光素子アレイチップの構造を提供する。【解決手段】φＩ  配線３２およびこの配線のボンディングパッド上にＡｌの保護壁５２を、ＶＧＡ配線２６およびこの配線のボンディングパッド上にＡｌの保護壁５４を形成した。このような保護壁５２，５４は、通常のＡｌ配線パターニングの後、リフトオフにより必要な部分のＡｌ配線およびボンディングパッドのＡｌ厚を増やすことにより形成される。そして、保護壁の高さは、最も高いカソード電極上のＡｌ配線３２よりも、１μｍ厚くなるようにした。【選択図】      図６
2004288905.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、第１の半導体層，第２の半導体層，第３の半導体層，第４の半導体層が、この順に積層されたｐｎｐｎ構造と、前記第３の半導体層の上に形成される第１の電極と、前記第４の半導体層の上に形成される第２の電極と、前記ｐｎｐｎ構造および前記第１，第２の電極を覆う絶縁膜と、前記絶縁膜上に形成された金属配線と、前記金属配線に接続されるボンディングパッドとを備える発光素子アレイチップであって、
チップの非機能部分上に、保護壁が形成され、この保護壁の高さがチップの最大高さである、発光素子アレイチップ。
【請求項２】
前記保護壁は、チップの非機能部分上の金属配線の上に、この金属配線と同じ金属がリフトオフにより形成されたものである、請求項１に記載の発光素子アレイチップ。
【請求項３】
前記保護壁は、チップの非機能部分上の金属配線およびこの金属配線に接続されたボンディングパッドの上に、前記金属配線と同じ金属がリフトオフにより形成されたものである、請求項１に記載の発光素子アレイチップ。
【請求項４】
前記金属配線はＡｌよりなる、請求項２または３に記載の発光素子アレイチップ。
【請求項５】
前記保護壁は、チップの非機能部分上の金属配線の上に、この金属配線と異なる硬質の金属がリフトオフにより形成されたものである、請求項１に記載の発光素子アレイチップ。
【請求項６】
前記保護壁は、チップの非機能部分上の金属配線およびこの金属配線に接続されたボンディングパッドの上に、前記金属配線と異なる硬質の金属がリフトオフにより形成されたものである、請求項１に記載の発光素子アレイチップ。
【請求項７】
前記金属配線はＡｌよりなり、前記硬質の金属は、Ｗ，Ｔｉ，ＰｔまたはＣｒよりなる、請求項５または６に記載の発光素子アレイチップ。
【請求項８】
前記保護壁は、チップの非機能部分の前記ｐｎｐｎ構造の第４の半導体層上に、前記第１の電極と同一の金属よりなる第１の金属層と、前記第２の電極と同一の金属よりなる第２の金属層と、前記絶縁層と、前記金属配線と同一の金属よりなる第３の金属層とが、この順で積層されて形成されているものからなる、請求項１に記載の発光素子アレイチップ。
【請求項９】
前記保護壁は、
チップの非機能部分の前記ｐｎｐｎ構造の第４の半導体層上に、前記第１の電極と同一の金属よりなる第１の金属層と、前記第２の電極と同一の金属よりなる第２の金属層と、前記絶縁層と、前記金属配線と同一の金属よりなる第３の金属層とが、この順で積層されて形成されているものと、
前記ボンディングパッドの周縁部の下の前記ｐｎｐｎ構造の第４の半導体層上に、前記第１の電極と同一の金属よりなる第１の金属層と、前記第２の電極と同一の金属よりなる第２の金属層と、前記絶縁層と、前記ボンディングパッドの周縁部の金属とが、この順で積層されて形成されているものとからなる、請求項１に記載の発光素子アレイチップ。
【請求項１０】
前記金属配線はＡｌよりなり、前記第１および第２の電極は主としてＡｕよりなる、請求項８または９に記載の発光素子アレイチップ。
【請求項１１】
前記保護壁は、チップの非機能部分の前記ｐｎｐｎ構造の第４の半導体層上に、前記第１の電極と同一の金属よりなる第１の金属層と、前記第２の電極と同一の金属よりなる第２の金属層と、前記金属配線と同一の金属よりなる第３の金属層とが、この順で積層され、前記第２の金属層と前記第３の金属層との間に、金属間化合物が形成されているものからなる、請求項１に記載の発光素子アレイチップ。
【請求項１２】
前記保護壁は、
チップの非機能部分の前記ｐｎｐｎ構造の第４の半導体層上に、前記第１の電極と同一の金属よりなる第１の金属層と、前記第２の電極と同一の金属よりなる第２の金属層と、前記金属配線と同一の金属よりなる第３の金属層とが、この順で積層され、前記第２の金属層と前記第３の金属層との間に、金属間化合物が形成されているものと、
前記ボンディングパッドの周縁部の下の前記ｐｎｐｎ構造の第４の半導体層上に、前記第１の電極と同一の金属よりなる第１の金属層と、前記第２の電極と同一の金属よりなる第２の金属層と、前記ボンディングパッドの周縁部の金属とが、この順で積層され、前記第２の金属層と前記第３の金属層との間に、金属間化合物が形成されているものとからなる、請求項１に記載の発光素子アレイチップ。
【請求項１３】
前記金属配線はＡｌよりなり、前記第１および第２の電極はＡｕよりなる、請求項１１または１２に記載の発光素子アレイチップ。
【請求項１４】
前記保護壁は、表面を覆う保護膜上に、前記チップの発光部と前記ボンディングパッドとを除いて形成されたフォトレジストよりなる請求項１に記載の発光素子アレイチップ。
【請求項１５】
前記フォトレジストは、前記保護膜をパターニングする際に用いたフォトレジストの一部を除去せずに残したものである、請求項１４に記載の発光素子アレイチップ。
【請求項１６】
前記保護壁は、表面を覆う保護膜上に、前記チップの発光部と前記ボンディングパッドとを除いて形成された有機膜よりなる請求項１に記載の発光素子アレイチップ。
【請求項１７】
表面が保護膜で覆われ、前記保護膜上に樹脂でレンズが形成されている発光素子アレイチップであって、
前記レンズを形成する樹脂の一部に保護壁を成型し、この保護壁の高さがチップの最大高さである、発光素子アレイチップ。
【請求項１８】
自己走査型発光素子アレイである、請求項１〜１７のいずれかに記載の発光素子アレイチップ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発光素子アレイチップ、特に、チップ表面を平コレットで保持しても、チップ機能部分を傷めることのない発光素子アレイチップを提供することにある。
【０００２】
【従来の技術】
光プリンタなどの光学装置の光書込みヘッドに用いられる発光素子アレイは、ボンディングパッドの数を少なくでき、したがって、コンパクトな構造を実現できる自己走査型発光素子アレイが知られている（特許文献１参照）。この自己走査型発光素子アレイは、ｐｎｐｎ構造の半導体層よりなる発光サイリスタを用いて構成されている。
【０００３】
図１に、このような自己走査型発光素子アレイの回路図を示す。この自己走査型発光素子アレイは、サイリスタＴ１  ，Ｔ２  ，Ｔ３  ，…を含むシフト部１と、サイリスタＬ１  ，Ｌ２  ，Ｌ３  ，…を含む発光部２とを備えている。シフト部の構成は、ダイオード接続を用いている。すなわち、サイリスタのゲート間は、ダイオードＤ１  ，Ｄ２  ，…で結合されている。ＶＧＡは電源であり、電源配線から負荷抵抗ＲＬ  を経て各シフト部サイリスタのゲートに接続されている。また、シフト部サイリスタのゲートは、発光部サイリスタのゲートにも接続される。サイリスタＴ１  のゲートは、スタートパルスφＳ  端子に接続されている。シフト部サイリスタのカソードは、交互に転送用クロックパルスφ１，φ２配線を経て、クロックパルスφ１，φ２端子に接続されている。発光部サイリスタのカソードは、書込み信号配線を経て、書込み信号φＩ  端子に接続されている。このような構造の自己走査型発光素子アレイチップは、シフト部サイリスタのオン状態が転送され、これに対応して発光部サイリスタを順次オンしていく。
【０００４】
図２および図３に自己走査型発光素子アレイチップの構成を示す。図２は、チップ４０の一部平面図、図３は図２のＸ−Ｘ′線断面図である。この発光素子アレイチップは、例えばｐ型ＧａＡｓ基板１０上に、ｐ型エピ層１２，ｎ型エピ層１４，ｐ型エピ層１６，ｎ型エピ層１８が順次積層されてｐｎｐｎ構造が形成される。ｐｎｐｎ構造は、メサエッチングで分離され、最上層のｎ型エピ層１８上にｎ型用オーミック電極２０が、下層のｐ型エピ層１６上にｐ型用オーミック電極２２が形成される。全体に絶縁膜２４が設けられ、絶縁膜に開けられたスルーホールを介して、各オーミック電極は、アルミニウム（Ａｌ）配線に接続される。図２，図３において、２６はＶＧＡ電源配線、２８はクロックφ１配線、３０はクロックφ２配線、３２は書込み信号φＩ  配線を、それぞれ示している。さらに、図２において、３４は発光点、３６はカソード電極、３８はゲート電極である。
【０００５】
図３からわかるように、ｐｎｐｎ構造の最上層１８のオーミック電極２０に接続されるＡｌ配線の部分が位置的に最も高くなる。このように電極が設けられる部分は、自己走査型発光素子アレイの機能部分である。
【０００６】
図４は、上記の発光素子アレイチップ４０の全体平面図であり、チップ両側にボンディングパッド４２を設けた例である。各ボンディングパッド４２は、ＶＧＡ電源配線２６、クロックφ１配線２８、クロックφ２配線３０、書込み信号φＩ  配線３２に、それぞれ接続されている。
【０００７】
以上のような発光素子アレイチップ４０を複数個、基板上にダイボンドして実装する工程では、屋根型のコレットを使い、チップ長辺の上角稜線２本に接触してチップの保持を行っていた。屋根型のコレットを用いる理由は、発光素子アレイチップは構造上、前述したように、発光点など機能を持った素子の電極部分がもっとも位置的に高くなるため、チップ表面を保持すると、機能部分を傷め、信頼性などに問題を引き起こす危険があるためである。
【０００８】
【特許文献１】特開平２−２６３６６８号公報
【０００９】
【発明が解決しようとする課題】
発光素子アレイチップのコストを低下させるために、チップ幅を細くする必要がある。しかし、チップ幅が細くなると、チップ長辺の２本の稜線間隔が狭くなり、屋根型のコレットで保持するときにチップの姿勢が安定しなくなる。このため、ダイボンディング時にチップが傾いて実装されてしまうという問題点があった。
【００１０】
本発明の目的は、ダイボンディング時にチップが傾いて実装されない発光素子アレイチップの構造を提供することにある。
【００１１】
【課題を解決するための手段】
このような細幅チップをハンドリングするためには、チップ表面を面的に接触させる平コレットを使うことが望ましい。平コレットを使うためには、チップ表面を保持しても、機能部分を傷めない素子構造にする必要がある。そこで、チップ上に保護壁を設け、その高さが機能部分の金属配線よりも高い位置となるようにする。
【００１２】
第１の態様では、金属配線の上にリフトオフにより金属層を形成し、これを保護壁とすることができる。
【００１３】
第２の態様では、ｐｎｐｎ構造上に電極形成のための金属を利用して、２つの層を積層し、その上に絶縁膜、さらには配線と同一の金属よりなる層を積層することによって保護壁を形成する。
【００１４】
第３の態様では、第２の態様において、絶縁膜を設けずに、電極金属と配線金属とで金属間化合物を形成し、その体積膨張を利用して保護壁の高さを確保する。
【００１５】
第４の態様では、チップ表面上に、フォトレジストまたは有機膜を用いて保護壁を形成する。
【００１６】
第５の態様では、チップ上に樹脂でレンズが形成される場合には、レンズを形成する樹脂の一部に保護壁を成型する。
【００１７】
【発明の実施の形態】
【実施例１】
従来の技術で説明したように、自己走査型発光素子アレイチップの機能部分で最も高いのは、例えばカソード電極の上のＡｌ配線（φＩ  配線）である。そこで、カソード電極上のＡｌ配線が平コレットに直線に触れないようにするために、非機能部分上のＡｌ配線上に保護壁を形成する。
【００１８】
図５〜図７は、保護壁を形成した自己走査型発光素子アレイのチップ構造を示す図であり、図５は、チップ５０の一部平面図、図６は図５のＹ−Ｙ′線断面図、図７はチップ全体の平面図である。図２〜図４と同一の構成要素には、同一の参照番号を付して示してある。
【００１９】
保護壁として、φＩ  配線３２およびこの配線のボンディングパッド４２上にＡｌの保護壁５２を、ＶＧＡ配線２６およびこの配線のボンディングパッド４２上にＡｌの保護壁５４を形成した。
【００２０】
このような保護壁５２，５４は、通常のＡｌ配線パターニングの後、リフトオフにより必要な部分のＡｌ配線およびボンディングパッドのＡｌ厚を増やすことにより形成される。そして、保護壁の高さは、最も高いカソード電極上のＡｌ配線３２よりも、１μｍ厚くなるようにした。以上の構造の上に、保護膜（図示せず）を形成した。
【００２１】
本実施例で作製したチップ５０を平コレットでハンドリングしたところ、発光部など機能部分のＡｌ配線３２には、傷はほとんどつかなかった。また、副次的な効果として、Ａｌ配線が厚くなった分、φＩ  ライン３２の配線抵抗が減少し、チップ内の発光量分布が小さくなった。
【００２２】
本実施例によれば、保護壁はチップの非機能部分上のＡｌ配線の上であればどこでもよい。また、その頂上が機能部分の最高位置よりも高くなるような厚さの膜を成膜できるならば、必ずしもＡｌ配線上に形成する必要はない。また、材料はＡｌに限らず、リフトオフで形成できるならばいかなる材料でもよい。
【００２３】
しかし、Ａｌは柔らかいため、傷が付いてしまう危険性がある。そこで、硬質な金属をＡｌに代えて用いることができる。硬質な金属としては、タングステン（Ｗ）、チタン（Ｔｉ）、白金（Ｐｔ）、クロム（Ｃｒ）などが使える。
【００２４】
【実施例２】
実施例１では、Ａｌ配線厚を増やすために、通常のＡｌ配線上に加えて、リフトオフによりＡｌを付加した。しかし、この方法ではＡｌリフトオフの工程が増えてしまう。そこで、本実施例では、工程を増やさずに、チップの非能動部分のｐｎｐｎ構造上に、Ａｌ層＋電極金属２層による保護壁を形成して、チップ全体で最も高い場所を作るようにする。
【００２５】
図８〜図１０は、本実施例のチップ構造を示す図であり、図８は、チップ６０の一部平面図、図９は図８のＺ−Ｚ′線断面図、図１０はチップ全体の平面図である。図２〜図４と同一の構成要素には、同一の参照番号を付して示してある。
【００２６】
本実施例では、非能動部分として、発光点列とは反対側のＶＧＡ電源配線２６の外側のｐｎｐｎ構造部分を選ぶ。この部分上に、Ａｌ層＋電極金属２層による保護壁を形成する。すなわち、ｐｎｐｎ構造の最上層のエピ層１８上に、ｐ型用オーミック電極２２を形成する材料である金（Ａｕ）の層（ｐ型オーミック電極と同じ２２で示す）と、ｎ型オーミック電極２０を形成する材料であるＡｕの層（ｎ型オーミック電極と同じ２０で示す）とを積層した上に、Ａｌ層５６を設けることにより、全体でも最も高い場所を作ることができる。図１０には、このＡｌ層５６を、Ａｌ配線と区別するために斜線を施して示している。
【００２７】
さらには、図１０に示すように、ボンディングパッド４２の周縁部分に同様の保護壁を設けた。周縁部分の盛り上がったＡｌ層を５８で示す。このようにボンディングパッド４２の周縁部分にのみ保護壁を形成する理由は、ボンディングパッド中央部真下にＡｕ層が設けられていると、ボンディング時に絶縁膜２４が破壊されてＡｌとＡｕが接触するおそれがあるためである。また、Ａｕ層の面積はできるだけ小さくした。これは、Ａｕ蒸着の突沸などにより、Ａｌ層と短絡しないようにするためである。
【００２８】
前述したように、機能部分で最も高いところは、カソード層１８の上にカソード電極２０（２００ｎｍ）＋絶縁膜２４（４００ｎｍ）＋Ａｌ配線３２（１μｍ）＋保護膜（４００ｎｍ）の合わせて２μｍの高さにある。
【００２９】
本実施例では、Ａｌ層の下に、ｐ型用オーミック電極（ゲート電極）２２およびｎ型用オーミック電極（カソード電極）２０の形成材料である金（Ａｕ）を用いて２つの層を形成して保護壁を作ることにより、保護壁部分の方がゲート電極分２００ｎｍ高くなった。
【００３０】
なお、本実施例では、Ａｕ層とＡｌ層との間を絶縁膜で完全に分離したが、部分的に絶縁膜を取り除いて、Ａｕ層とＡｌ層を直接接触させてもよい。これは、Ａｌ層の成膜条件によってはＡｕとＡｌとの間で金属間化合物が形成され、体積膨張が起こるため、この金属間化合物を形成したエリアが最も高くなる場合があるためである。
【００３１】
【実施例３】
実施例１では、Ａｌ配線の厚さを増やすために、通常のＡｌ配線上に、リフトオフによるＡｌ層を形成した。しかし、本実施例では、保護膜のパターニング用のフォトレジストの一部を除去せずに残すことによって、ボンディングパッド周辺などの高さを高くした。
【００３２】
図１１，図１２は、本実施例のチップ７０の構造を示す図であり、図１１は断面図、図１２はチップ全部の平面図である。図２〜図４と同一の構成要素には、同一の参照番号を付して示してある。
【００３３】
本実施例はＡｌ配線の上に更に保護膜６２を設け、ボンディングパッドの部分だけこの保護膜を除去するときに使ったフォトレジスト６４の一部を残して、保護壁として用いている。図１１からわかるように、ボンディングパッド４２および発光部付近のレジストを除去している。これは、ボンディングパッド上はボンディングワイヤを接続しなければならず、機能部上はコレットによるハンドリング時に、力が加わることを避けるためである。ここでは、フォトレジストを再露光し、除去することによって不要な部分を取り除いた。
【００３４】
なお、ここでは、フォトレジストの一部を除去せずに表面保護に用いたが、保護膜エッチング後に一度フォトレジスト全部を取り除き、再塗布、パターニングを行ってもよい。また、フォトレジストではなく感光性ポリイミドなどの有機膜、また通常のポリイミド＋フォトレジストを用いてもよい。
【００３５】
【実施例４】
本実施例は、発光点上に樹脂レンズを集積したチップに関するものである。
【００３６】
このようなチップは、レンズの頂上が最も高くなる。しかし、ダイボンディング時にレンズ表面を傷つけないように扱いたい。
【００３７】
図１３，図１４は、本実施例のチップ８０の構造を示す図であり、図１３は断面図、図１４はチップ全部の平面図である。図２〜図４と同一の構成要素には、同一の参照番号を付して示してある。
【００３８】
レンズ７２を押し型で作製する場合を考える。押し型は、ガラスエッチングによって作製した。このような押し型でレンズを成型する際に、レンズ表面よりも高くなる部分７４（保護壁）でレンズ部分を取り囲むようにした。
【００３９】
押し型の作製の際、レンズ部分は、細い線状穴をマスクにしてエッチングを行うことにより、半円筒状とした。一方、保護壁部分はある程度広い開口でのエッチングを行うことにより、レンズ部分よりも実質的なエッチング速度を早めることが可能となり、結果的には保護壁部分の方がレンズ頂点よりも高くできた。レンズと保護壁を同じマスクで同時に形成したが、別々のフォトリソ工程によって形成してもよい。また、半円筒型レンズだけではなく、半球状でも、また、非球面レンズ、フレネルレンズなどであってもよい。
【００４０】
【実施例５】
以上のような自己走査型発光素子アレイは、直線状に配列されて、光プリンタの光書込みヘッドに用いられる。このような光書込みヘッドを用いた光プリンタを図１５に示す。
【００４１】
光プリンタには、光書込みヘッド１００が設置される。円筒形の感光ドラム１０２の表面に、アモルファスＳｉ等の光導電性を持つ材料（感光体）が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器１０４で一様に帯電させる。そして、光書込みヘッド１００で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器１０６で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器１１８でカセット１２０中から送られてきた用紙１２２上に、トナーを転写する。用紙は、定着器１２４にて熱等を加えられ定着され、スタッカ１２６に送られる。一方、転写の終了したドラムは、消去ランプ１２８で帯電が全面にわたって中和され、清掃器１３０で残ったトナーが除去される。
【００４２】
【発明の効果】
本発明の発光素子アレイは、チップ上での高さが最も大きい保護壁を備えているので、ダイボンディング時に平コレットを使用することができる。したがってチップ幅が細くなっても、平コレットによりチップが傾くことなく、基板上に取り付けることが可能となる。
【図面の簡単な説明】
【図１】自己走査型発光素子アレイの回路図である。
【図２】自己走査型発光素子アレイチップの一部平面図である。
【図３】図２のＸ−Ｘ′線断面図である。
【図４】発光素子アレイチップの全体平面図である。
【図５】本発明の自己走査型発光素子アレイチップの一部平面図である。
【図６】図５のＹ−Ｙ′線断面図である。
【図７】発光素子アレイチップの全体平面図である。
【図８】本発明の自己走査型発光素子アレイチップの一部平面図である。
【図９】図８のＺ−Ｚ′線断面図である。
【図１０】発光素子アレイチップの全体平面図である。
【図１１】本発明の自己走査型発光素子アレイチップの断面図である。
【図１２】図１１の発光素子アレイチップの全体平面図である。
【図１３】本発明の自己走査型発光素子アレイチップの一部平面図である。
【図１４】図１３の発光素子アレイチップの全体平面図である。
【図１５】光プリンタの構成を示す図である。
【符号の説明】
１  シフト部
２  発光部
１０  ｐ−ＧａＡｓ基板
１２，１６  ｐ型エピ層
１４，１８  ｎ型エピ層
２０  ｎ型用オーミック電極
２２  ｐ型用オーミック電極
２４  絶縁膜
２６  ＶＧＡ電源配線
２８  クロックφ１配線
３０  クロックφ２配線
３２  書込み信号φＩ  配線
３４  発光点
３６  カソード電極
３８  ゲート電極
４０，５０，６０，７０，８０  発光素子アレイチップ
４２  ボンディングパッド
５２，５４，７４  保護壁
５６，５８  Ａｌ層
６４  フォトレジスト
７２  レンズ
【図１】
2004288905.tif 000003
【図２】
2004288905.tif 000004
【図３】
2004288905.tif 000005
【図４】
2004288905.tif 000006
【図５】
2004288905.tif 000007
【図６】
2004288905.tif 000008
【図７】
2004288905.tif 000009
【図８】
2004288905.tif 000010
【図９】
2004288905.tif 000011
【図１０】
2004288905.tif 000012
【図１１】
2004288905.tif 000013
【図１２】
2004288905.tif 000014
【図１３】
2004288905.tif 000015
【図１４】
2004288905.tif 000016
【図１５】
2004288905.tif 000017