(57)【要約】【課題】記録済みデータが規格からずれていても、記録している間に本来の規格で決められたデータ位置となるように記録動作を制御する。【解決手段】マトリクスアンプ１５、ウォブル信号に基づいてウォブルクロックを生成するウォブルＰＬＬ回路２６ａ、プリピット信号に基づいて光ディスク１１上のアドレス情報を出力するプリピットデコーダ２７ａ、記録データに対してデータ変調を行い、光ディスク１１のアドレス情報及びタイミング制御信号を出力する変調回路２４ａ、変調回路２４ａの動作タイミングを制御する記録クロックを生成する記録クロック生成回路３０ａ、プリピットデコーダ２７ａが出力するプリピットクロックと変調回路２４ａが出力するアドレス情報とに基づいて、光ディスク１１に記録されたデータが規格通りか否かを判定して記録クロックを変調する判定回路３３ａを備える。【選択図】　　　図１
2004095081.tif 000002
【特許請求の範囲】
【請求項１】
記録クロックに基づいて記録データを変調し、光ディスク上に記録するデータのアドレス情報を出力する変調回路と、
前記光ディスクから検出されるプリピット信号からプリピットクロックを生成するプリピットデコーダと、
前記アドレス情報及び前記プリピットクロックに基づき、位相特性により、規格通りの記録が行われているか否かを判定し、前記記録クロックを制御する判定回路
とを備えることを特徴とする記録制御回路。
【請求項２】
前記光ディスクから検出されるウォブル信号からウォブルクロックを生成するウォブルＰＬＬ回路と、
前記記録クロックを生成する記録クロック生成回路
とを更に備えることを特徴とする請求項１に記載の記録制御回路。
【請求項３】
前記変調回路は、セクター間隔のパルスであるセクターパルスを更に出力し、
前記判定回路は、前記アドレス情報、前記プリピットクロック及び前記セクターパルスに基づいて、規格通りの記録が行われているか否か判定することを特徴とする請求項１に記載の記録制御回路。
【請求項４】
前記変調回路は、
前記ウォブルクロックを入力するウォブルカウント回路と、
該ウォブルカウント回路が出力するセクター同期信号を入力するタイミング制御回路と、
該タイミング制御回路がイネーブル端子に接続され、前記記録クロックをカウントするエンコードアドレスカウンタ回路
とを備えることを特徴とする請求項２又は３に記載の記録制御回路。
【請求項５】
前記判定回路は、
前記プリピットデコーダをクロック入力端子に接続し、前記エンコードアドレスカウンタ回路を入力側に接続したアドレスレジスタと、
該アドレスレジスタの出力側に入力側を接続したデコーダと、
該デコーダの出力側に入力側を接続したウィンドウ回路と、
前記タイミング制御回路をイネーブル端子に接続し、前記ウィンドウ回路の出力側に入力側を接続した分周補正値レジスタ
とを備えることを特徴とする請求項４に記載の記録制御回路。
【請求項６】
前記判定回路は、
前記ウォブルカウント回路をクロック入力端子に接続し、前記エンコードアドレスカウンタ回路を入力側に接続したアドレスレジスタと、
該アドレスレジスタの出力側に入力側を接続したデコーダと、
該デコーダの出力側に入力側を接続したウィンドウ回路と、
前記タイミング制御回路をイネーブル端子に接続し、前記ウィンドウ回路の出力側に入力側を接続した分周補正値レジスタ
とを備えることを特徴とする請求項４に記載の記録制御回路。
【請求項７】
前記判定回路は、
前記エンコードアドレスカウンタ回路をそれぞれの入力側に接続し、前記プリピットデコーダ及び前記ウォブルカウント回路をそれぞれのクロック入力端子に接続した第１及び第２のアドレスレジスタと、
前記第１及び第２のアドレスレジスタの出力側をそれぞれの入力側に接続した第１及び第２のデコーダと、
前記第１及び第２のデコーダの出力側をそれぞれの入力側に接続した第１及び第２のウィンドウ回路と、
前記第１及び第２のウィンドウ回路の出力を入力するウィンドウ判定回路と、
前記タイミング制御回路をイネーブル端子に接続し、前記ウィンドウ判定回路の出力側に入力側を接続した分周補正値レジスタ
とを備えることを特徴とする請求項４に記載の記録制御回路。
【請求項８】
前記記録クロック生成回路は、
分周信号を出力する分周設定レジスタと、
該分周設定レジスタが一方の入力に接続され、前記分周補正値レジスタが他方の入力に接続された加算器と、
該加算器に接続され、前記記録クロックを出力するＰＬＬ回路
とを備えることを特徴とする請求項５〜７のいずれか１項に記載の記録制御回路。
【請求項９】
半導体チップと、
該半導体チップ上に集積化され、記録クロックに基づいて記録データを変調し、光ディスク上に記録するデータのアドレス情報を出力する変調回路と、
前記半導体チップ上に集積化され、プリピット信号からプリピットクロックを生成するプリピットデコーダと、
前記半導体チップ上に集積化され、前記アドレス情報及び前記プリピットクロックに基づき、規格通りの記録が行われているか否か判定し、前記記録クロックを制御する判定回路
とを備えることを特徴とする半導体集積回路。
【請求項１０】
光ディスクと、
該光ディスクにレーザ光を照射して反射光を読み取るピックアップと、
該ピックアップに対して再生又は記録に必要な信号処理を行う信号処理回路と、
前記ピックアップから得られるプリピット信号及びウォブル信号に基づき、位相特性により、規格通りの記録が行われているか否かを判定し、前記信号処理回路が出力する記録信号を制御する記録制御回路と、
前記ピックアップから得られるエラー信号に基づいて前記ピックアップの動作を制御するサーボ制御回路
とを備えることを特徴とする光ディスク装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光ディスク装置に関し、特に、記録時に使用される記録制御回路、この記録制御回路を同一半導体基板上に集積化した半導体集積回路に関する。
【０００２】
【従来の技術】
記録可能なＣＤとしてＣＤ−Ｒ／ＲＷがある。また、ＣＤ−Ｒ／ＲＷと比して大容量記録可能な光ディスクとしてＤＶＤ−Ｒ／ＲＷ及びＤＶＤ＋Ｒ／ＲＷがある。ＣＤ−Ｒ／ＲＷ、ＤＶＤ−Ｒ／ＲＷ及びＤＶＤ＋Ｒ／ＲＷには、図１４（ｂ）に示すように、図１３に示すピックアップ１２をガイドする為のグルーブ１０２と呼ばれる案内溝がプリフォーマットされている。グルーブ１０２は、図１４（ａ）に示すように、ウォブルといって半径方向に僅かに蛇行している。図１４（ａ）及び（ｂ）に示すようなトラック構造をウォブルドランドグルーブという。特に、ＤＶＤ−Ｒ／ＲＷには、図１４（ｂ）に示すランド１０１において、図１４（ｃ）に示すように、プリピット１０４というピットが刻まれている。
【０００３】
従来のＤＶＤ−Ｒ／ＲＷドライブは、図１３に示すような構成となっている。マトリクスアンプ１５は、図１５（ａ）及び（ｂ）に示すようなウォブル信号及びプリピット信号を出力する。プリピット信号は、図１３に示すプリピットデコーダ２７に入力される。マトリクスアンプ１５が出力するＲＦ信号は、再生時においては、復調回路１８、エラー訂正回路１９及び訂正ＲＡＭ２０、データバッファ回路２１及びデータバッファＲＡＭ２２を介してホストコンピュータ７５に出力される。一方、記録時においては、ホストコンピュータ７５からの記録データが、データバッファ回路２１及びデータバッファＲＡＭ２２、パリティ生成回路２３を介して変調回路２４に入力される。変調回路２４は、パリティが付加された記録データに変調を施して変調信号を生成し、変調信号をレーザ駆動回路２５に出力する。レーザ駆動回路２５は記録レーザを駆動して光ディスク１１に記録データを書き込む。エラー訂正回路１９、データバッファ回路２１及びパリティ生成回路２３は、信号処理クロックＰＬＬ３２が出力するクロックと同期して動作する。変調回路２４は、記録クロック生成回路３０が生成する記録クロックと同期して動作する。記録クロックは、ウォブルＰＬＬ回路２６が出力するウォブルクロックに基づいて、記録クロック生成回路３０により生成される。マトリクスアンプ１５が出力するサーボ系のエラー信号は、サーボ制御回路１６、ドライブ回路１７を介して送りモータ１４、ピックアップ１２内部のトラッキングアクチュエータ及びフォーカスアクチュエータを駆動する。
【０００４】
記録時においては、図１６に示すように、光ディスク１１上の記録済みデータに新たな記録データを書き込む必要が生じる。記録済みデータの終点と新たに記録するデータの始点とは、±１バイト以内の精度で一致することが規格上定められている。また図１５（ｂ）に示すように、記録シンクの信号区間はローレベルが１４Ｔ、ハイレベルが４Ｔ、または、ハイレベルが１４Ｔ、ローレベルが４Ｔで識別される。光ディスク１１のプリピットと記録シンクの１４Ｔの期間の中心とを一致させることが規格上定められている。このような追加書き込みを行う場合、ウォブル信号より得られるウォブルクロックに基づいて新たな記録データを記録する方法（以下において「第１の従来技術」という。）がある。また、記録済みのデータから得られるＲＦ信号を基準に新たな記録データを記録する方法（以下において「第２の従来技術」という。）がある。
【０００５】
【発明が解決しようとする課題】
ＤＶＤドライブにおいては、図１４（ｃ）に示すように、ビームスポットの大きさに対してトラックピッチが狭く、トラック間クロストークが多い。その為、マトリクスアンプ１５から出力されたウォブル信号が、隣接トラックのウォブルによってＡＭ変調やＦＭ変調を受ける。ウォブル信号がＡＭ変調やＦＭ変調を受けると、この影響が記録クロックにも現れる。プリピット信号の位相は、図１５（ｂ）に示すように、ウォブル信号のように変調を受けない。このウォブル変調によるウォブル信号のぶれはチャネルビットに換算すると±１６〜２０チャネルビット分に相当する。よって、第１の従来技術においては、ウォブルを基準に生成された記録クロックで変調される記録データの記録シンクとプリピットの位相とを一定に保つことが難しいという問題があった。更に、光ディスク１１上に既に記録されているデータに規格とのずれが生じている場合、ずれたデータを無視して規格に定められたプリピットやウォブルに従って次のデータを記録すると、以前記録されたデータなどを壊してしまう可能性が高いという問題があった。
【０００６】
第２の従来技術においては、光ディスク１１上の記録済みデータに規格とのずれが生じている場合、新たに記録したデータはプリピットやウォブルからずれたまま記録されてしまうという問題があった。よって、第２の従来技術においても、記録スタート位置が本来のリンク位置から大きくずれている場合、規格通りに記録を行うことは困難であった。
【０００７】
上記問題点を鑑み、本発明は、記録スタート位置が本来のリンク位置から大きくずれていても本来の規格で定められたデータ位置に記録可能な記録制御回路、光ディスク装置及び半導体集積回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成する為に、本発明の第１の特徴は、（イ）記録クロックに基づいて記録データを変調し、光ディスク上に記録するデータのアドレス情報を出力する変調回路；（ロ）光ディスクから検出されるプリピット信号からプリピットクロックを生成するプリピットデコーダ；（ハ）アドレス情報及びプリピットクロックに基づき、規格通りの記録が行われているか否か位相特性を生成して判定し、記録クロックを制御する判定回路を備える記録制御回路であることを要旨とする。
【０００９】
第１の特徴に係る記録制御回路によれば、記録済みデータを基準に新たなデータを記録した場合においても、記録動作の過程でプリピット信号やウォブル信号に基づいて規格通りに記録データを記録することが出来る。即ち、記録するべきデータと同期をとりながら変調信号を出力することが可能となる。この結果、光ディスク上に記録されたデータに新たにデータを記録する場合、精度良く新たなデータを書きつなぐことが出来る。
【００１０】
本発明の第２の特徴は、（イ）半導体チップ；（ロ）半導体チップ上に集積化され、記録クロックに基づいて記録データを変調し、光ディスク上に記録するデータのアドレス情報を出力する変調回路；（ハ）半導体チップ上に集積化され、プリピット信号からプリピットクロックを生成するプリピットデコーダ；（ホ）半導体チップ上に集積化され、アドレス情報及びプリピットクロックに基づき、規格通りの記録が行われているか否か判定し、記録クロックを制御する判定回路を備える半導体集積回路であることを要旨とする。
【００１１】
第２の特徴に係る半導体集積回路によれば、光ディスク装置の小型化・軽量化を実現することが出来る。
【００１２】
本発明の第３の特徴は、（イ）光ディスク；（ロ）光ディスクにレーザ光を照射して反射光を読み取るピックアップ；（ハ）ピックアップに対して再生又は記録に必要な信号処理を行う信号処理回路；（ニ）ピックアップから得られるプリピット信号及びウォブル信号に基づき、位相特性により規格通りの記録が行われているか否か判定し、信号処理回路が出力する記録信号を制御する記録制御回路；（ホ）ピックアップから得られるエラー信号に基づいてピックアップの動作を制御するサーボ制御回路を備える光ディスク装置であることを要旨とする。
【００１３】
第３の特徴に係る光ディスク装置によれば、既に記録されたデータが規格からずれていても、記録動作を行いながら規格通りの記録を行うことが出来る。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の第１及び第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の記号を付している。
【００１５】
（第１の実施の形態）
本発明の第１の実施の形態に係る光ディスク装置は、図１に示すように、光ディスク１１、光ディスク１１にレーザ光を照射して反射光を読み取るピックアップ１２、ピックアップ１２に対して再生又は記録に必要な信号処理を行う信号処理回路８３ａ、ピックアップ１２から得られるプリピット信号及びウォブル信号に基づいて記録信号に変調を施す記録制御回路７１ａ、ピックアップ１２から得られるエラー信号に基づいてピックアップ１２の動作を制御するサーボ制御回路１６を備える。更に、図１に示すように、光ディスク１１を駆動するディスクモータ７１、記録信号に基づいてピックアップ１２のレーザを駆動するレーザ駆動回路２５、ディスクモータ７１の回転を制御するディスクモータ制御回路２９を備える。尚、ピックアップ１２の内部の光ディテクタは、Ａ、Ｂ、Ｃ及びＤ面に４分割されている。
【００１６】
記録制御回路７１ａは、図１に示すように、記録クロックに基づいて記録データを変調し、光ディスクに記録するデータのアドレス情報を出力する変調回路２４ａ、光ディスク１１から検出されるプリピット信号からプリピットクロックを生成するプリピットデコーダ２７ａ、アドレス情報及びプリピットクロックに基づき、位相特性により、規格通りの記録が行われているか否かを判定し、記録クロックを制御する判定回路３３ａを備える。更に、記録制御回路７１ａは、ウォブル信号に基づいてウォブルクロックを生成するウォブルＰＬＬ回路２６ａ、ウォブルクロックに基づいて記録クロックを生成する記録クロック生成回路３０ａを備える。尚、プリピット信号及びウォブル信号は、光ディスク１１からマトリクスアンプ１５を介して出力される。
【００１７】
変調回路２４ａは、図２に示すように、ウォブルクロックを入力するウォブルカウント回路５７ａ、ウォブルカウント回路５７ａが出力するセクター同期信号を入力するタイミング制御回路５８ａ、タイミング制御回路５８ａをイネーブル端子ＥＮに接続し、記録クロック生成回路３０ａが出力する記録クロックをカウントするエンコードアドレスカウンタ回路４０ａを備える。また、タイミング制御回路５８ａには、図１に示す復調回路１８が出力する再生同期信号が入力される。エンコードアドレスカウンタ回路４０ａが出力する変調制御信号は、変調回路２４ａの動作の基準クロックであるビットクロックを制御する。尚、記録データはロジカルＩＤというアドレス情報を有している。
【００１８】
プリピットデコーダ２７ａは、プリピット信号を波形整形してプリピットクロックを出力するプリピットスライス回路４１を備える。また、プリピットデコーダ２７ａは、マトリクスアンプ１５が出力するプリピット信号とウォブルＰＬＬ回路２６ａが出力するウォブルクロックとから光ディスク１１上のアドレス位置をデコードする。プリピットデコーダ２７ａが出力する光ディスク１１上の物理アドレス情報は、変調回路２４ａに入力される。
【００１９】
判定回路３３ａは、図２に示すように、プリピットデコーダ２７ａがクロック入力端子ＣＫに接続され、変調回路２４ａが入力側に接続されたアドレスレジスタ４２ａ、アドレスレジスタ４２ａの出力側が入力側に接続されたデコーダ４３ａ、デコーダ４３ａの出力側に入力側を接続したウィンドウ回路４４ａ、タイミング制御回路５８ａがイネーブル端子ＥＮに接続され、ウィンドウ回路４４ａの出力側に入力側を接続した分周補正値レジスタ４９ａを備える。デコーダ４３ａは、アドレスレジスタ４２ａが出力するラッチ信号から位相特性を生成する。ウィンドウ回路４４ａは、デコーダ４３ａが出力する位相特性とウィンドウ値とを特定のタイミングで比較する。ウィンドウ回路４４ａには、正のウィンドウ値（ＷＤ１Ｐ）及び負のウィンドウ値（ＷＤ１Ｍ）が設定されている。そして、ウィンドウ回路４４ａは、位相特性が、正のウィンドウ値よりも大きい値か、負のウィンドウ値よりも小さい値か、負のウィンドウ値以上且つ正のウィンドウ値以下の値かの３パターンのいずれに該当するかを判断する。デコーダ４３ａが出力する位相特性が正のウィンドウ値よりも大きい値の場合、ウィンドウ回路４４ａは＋１を出力する。一方、位相特性が負のウィンドウ値よりも小さい値の場合、ウィンドウ回路４４ａは−１を出力する。また、位相特性が負のウィンドウ値以上、正のウィンドウ値以下の場合は、ウィンドウ回路４４ａは０を出力する。
【００２０】
記録クロック生成回路３０ａは、図２に示すように、分周信号を出力する分周設定レジスタ５０、分周設定レジスタ５０を一方の入力に接続し、分周補正値レジスタ４９ａを他方の入力に接続した加算器５１、加算器５１を接続したＰＬＬ回路６２を備える。分周設定レジスタ５０には、図１に示すシステムコントローラ３１ａが出力するコマンド設定信号が入力される。
【００２１】
ＰＬＬ回路６２は、クロックを出力する電圧制御発振器（以下において「ＶＣＯ」という）５３と、加算器５１が出力する分周補正信号及びＶＣＯ５３の出力クロックが入力されるプログラマブルカウンタ５２と、プログラマブルカウンタ５２が一方の入力に接続され、他方の入力に第１の分周器５５を接続した位相比較器＆チャージポンプ５４と、ＶＣＯ５３と位相比較器＆チャージポンプ５４とを接続するループフィルタ６１を備える。第１の分周器５５は、ウォブルクロック又は水晶発振器７６が出力するクロックを分周する。位相比較器＆チャージポンプ５４は、プログラマブルカウンタ５２が出力するクロックと第１の分周器５５が出力するクロックとの位相差に比例した電圧を出力する。ＶＣＯ５３が出力するクロックは、第２の分周器５６で更に分周される。
【００２２】
システムコントローラ３１ａには、図１に示すように、信号処理回路８３ａ及びサーボ制御回路１６から得られる光ディスク１１の種類を判別するディスク判別信号が入力される。システムコントローラ３１ａは、ディスク判別信号に基づいて光ディスク１１の種類を判別する。そして、光ディスク１１の種類に応じてコマンド設定信号を出力し、記録クロック生成回路３０ａの基準出力周波数を決定する。また、システムコントローラ３１ａは、記録、再生等の動作モードに応じて、図１に示す各種回路を制御する。
【００２３】
また、復調回路１８から出力された再生同期信号は、スイッチ回路６５に入力される。ディスクモータ７１からのＦＧ（Ｆｒｅｑｕｅｎｃｙ　Ｇｅｎｅｒａｔｏｒ）信号がディスクモータ制御回路２９に入力され、ＦＧ信号が一定周期となるようにディスクモータ７１が制御される。スイッチ回路６５は、ウォブルクロック、ＦＧ信号及び再生同期信号をシステムコントローラ３１ａからの動作モード信号に応じて切り換える。スイッチ回路６５により選択されたウォブルクロック、ＦＧ信号及び再生同期信号のいずれか１つの信号が、ディスクモータ制御回路２９に入力される。ディスクモータ制御回路２９は、スイッチ回路６５が出力する信号と水晶発振器７６から出力されるクロックとを比較し、この比較結果に応じてディスクモータドライバ２８を制御する。尚、ディスクモータ７１の制御方式にはＣＡＶ（Ｃｏｎｓｔａｎｔ　Ａｎｇｕｌａｒ　Ｖｅｌｏｃｉｔｙ；角速度一定）方式及びＣＬＶ（Ｃｏｎｓｔａｎｔ　ＬｉｎｅａｒＶｅｌｏｃｉｔｙ；線速度一定）方式がある。尚、ＤＶＤ等の光ディスク装置では、記録時にはＣＬＶ方式を、再生時はＣＡＶ方式を採用している。
【００２４】
更に、図３に示すように、記録制御回路７１ａの変調回路２４ａ、プリピットデコーダ２７ａ、ウォブルＰＬＬ回路２６ａ、判定回路３３ａ及び記録クロック生成回路３０ａは、同一の半導体基板９５ａ上にモノリシックに集積化され、半導体集積回路（チップ状態）９１ａを形成することが可能である。更に、サーボ制御回路１６、信号処理回路８３ａ、ディスクモータ制御回路２９及びボンディングパッド８１ａ〜８１ｋが半導体基板９５ａ上に形成される。
【００２５】
ここで、ボンディングパッド８１ａは、マトリクスアンプ１５からのサーボ系のエラー信号をサーボ制御回路１６に入力するための内部端子である。ボンディングパッド８１ｂはマトリクスアンプ１５からのＲＦ信号を復調回路１８に入力する内部端子である。同様に、ボンディングパッド８１ｃは変調回路２４ａと、ボンディングパッド８１ｄはプリピットデコーダ２７ａと、ボンディングパッド８１ｅはウォブルＰＬＬ回路２６ａと、ボンディングパッド８１ｆはスイッチ回路６５と、ボンディングパッド８１ｇはディスクモータ制御回路２９と、ボンディングパッド８１ｈはサーボ制御回路１６と、ボンディングパッド８１ｉはデータバッファ回路２１と、ボンディングパッド８１ｊは図３に示す各回路ブロックと、ボンディングパッド８１ｋはディスクモータ制御回路２９及び信号処理クロックＰＬＬ回路３２とそれぞれ電気的に接続されている。
【００２６】
具体的には、複数のボンディングパッド８１ａ〜８１ｋは、例えば、半導体基板（半導体チップ）９５ａ上に形成された１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３程度のドナー若しくはアクセプタがドープされた複数の高不純物密度領域（ソース領域／ドレイン領域、若しくはエミッタ領域／コレクタ領域等）等にそれぞれ、接続されている。そして、この複数の高不純物密度領域にオーミック接触するように、アルミニウム（Ａｌ）、若しくはアルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）等の金属から成る複数の電極層が形成されている。そしてこの複数の電極層の上部には、酸化膜（ＳｉＯ２）、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（Ｓｉ３Ｎ４）、或いはポリイミド膜等から成るパッシベーション膜が形成されている。そして、パッシベーション膜の一部に複数の電極層を露出するように複数の開口部（窓部）を設け、複数のボンディングパッド８１ａ〜８１ｋを構成している。或いは、複数の電極層と金属配線で接続された他の金属パターンとして、複数のボンディングパッド８１ａ〜８１ｋを形成してもかまわない。又、ＭＯＳＦＥＴ等であれば、ポリシリコンゲート電極にアルミニウム（Ａｌ）、若しくはアルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）等の金属からなる複数のボンディングパッド８１ａ〜８１ｋを形成することが可能である。或いは、複数のポリシリコンゲート電極に接続されたゲート配線等の複数の信号線を介して、他の複数のボンディングパッドを設けても良い。ポリシリコンから成るゲート電極の代わりに、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、これらのシリサイド（ＷＳｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等、或いはこれらのシリサイドを用いたポリサイド等から成るゲート電極でもかまわない。
【００２７】
図３に示す半導体集積回路９１ａは、図４に示すように、モールド樹脂９８により被覆され、パッケージ状態の半導体集積回路９２となる。そして、エラー信号端子８２ａはボンディングパッド８１ａと、ＲＦ端子８２ｂはボンディングパッド８１ｂと、変調信号端子８２ｃはボンディングパッド８１ｃと、プリピット信号端子８２ｄはボンディングパッド８１ｄと、ウォブル信号端子８２ｅはボンディングパッド８１ｅと、ＦＧ信号端子８２ｆはボンディングパッド８１ｆと、ディスクモータ端子８２ｇはボンディングパッド８１ｇと、データ信号入出力端子８２ｉはボンディングパッド８１ｉと、システムコントローラ端子８２ｊはボンディングパッド８１ｊと、水晶発振器端子８２ｋはボンディングパッド８１ｋとそれぞれボンディングワイヤにより接続されている。或いは、集積回路が配設されたチップ状態の半導体集積回路９１ａの表面部を下側に向けたフェイスダウン（フリップチップ）方式で実装される。フリップチップ構造の場合は、これらのボンディングパッド８１ａ〜８１ｋは、図３に示すようにチップ状態の半導体集積回路９１ａの周辺部に配置されている必要はない。
【００２８】
更に、図４に示すように、パッケージ状態の半導体集積回路９２は、プリント基板９６上に実装される。エラー信号端子８２ａ、ＲＦ端子８２ｂ、変調信号端子８２ｃ、プリピット信号端子８２ｄ及びウォブル信号端子８２ｅはマトリクスアンプ１５と、ＦＧ信号端子８２ｆ及びディスクモータ端子８２ｇはディスクモータドライバ２８と、データ信号入出力端子８２ｉはホストコンピュータ７５と、システムコントローラ端子８２ｊはシステムコントローラ３１ａと、水晶発振器端子８２ｋは水晶発振器７６とそれぞれ接続されている。
【００２９】
次に、図１、図２、図５及び図６を用いて本発明の第１の実施の形態に係る記録制御回路７１ａの動作を説明する。
【００３０】
（イ）図１に示すマトリクスアンプ１５は、図５（ａ）に示すように、ウォブルの蛇行に相似したウォブル信号を出力する。ピックアップ１２内の光ディテクタのＡ、Ｂ、Ｃ及びＤ面から得られる信号をそれぞれＡ、Ｂ、Ｃ及びＤとすると、ウォブル信号は、（Ａ＋Ｂ）−（Ｃ＋Ｄ）なるマトリクス演算により生成される。プリピット信号は、図５（ａ）及び（ｂ）に示すように、フレームによって発生する数が異なっている。尚、プリピット信号は、ＤＶＤ規格のフレーム先頭のウォブルの３周期のピーク位置に最大で３個刻まれている。この周期は、ＤＶＤの場合は、データのチャネルビットで換算すると１８６チャネルビットの周期である。規格ではチャネルビットの記録再生周波数は、２６．１６ＭＨｚと決められているため、このウォブル周波数は２６．１６ＭＨｚ／１８６＝１４０．６ｋＨｚとなる。光ディスク１１上のプリピット信号は、ＤＶＤデータフォーマット上のＥＣＣ（誤り訂正符号化）ブロック単位で１つのコードを形成するように刻まれている。一組のプリピットデータは、３つまたは２つのプリピット信号で構成される。　また、プリピット信号は２フレームに１組記録されている。
【００３１】
（ロ）マトリクスアンプ１５が出力するウォブル信号は、図１に示すウォブルＰＬＬ回路２６ａに入力される。ウォブルＰＬＬ回路２６ａは、ウォブル信号を２値化し、その後逓倍することによりウォブルクロックを生成する。ウォブルクロックは、図１に示す変調回路２４ａ及び記録クロック生成回路３０ａに入力される。ウォブルクロックは、図２に示すように、復調回路２４ａの内部のウォブルカウント回路５７ａに入力される。ウォブルカウント回路５７ａは、ウォブルクロックをカウントしてセクター同期信号を生成する。セクター同期信号は、図２に示すタイミング制御回路５８ａに入力される。タイミング制御回路５８ａには、記録スタート信号びセクター同期信号も入力される。タイミング制御回路５８ａにおいては、ウォブル信号に同期して記録する場合は、セクター同期信号を基準に記録をスタートする。一方、記録済みの信号に同期して記録をスタートする場合は、再生同期信号を基準に記録をスタートする。記録動作が開始となると、図２に示すタイミング制御回路５８ｂが出力するタイミング制御信号が、例えば立ち上がる。エンコードアドレスカウンタ回路４０ｂはタイミング制御信号の立ち上がりと同期して動作を開始する。
【００３２】
（ハ）エンコードアドレスカウンタ回路４０ａは、記録クロックをカウントすることにより、これから記録するデータのアドレス情報を生成する。また、エンコードアドレスカウンタ回路４０ａは、変調制御信号を出力する。変調制御信号は、変調回路２４ａが８−１６変調を行う際の基準クロックとなるビットクロックを制御する信号である。エンコードアドレスカウンタ回路４０ａが出力するアドレス情報は、図２に示すアドレスレジスタ４２に入力される。一方、マトリクスアンプ１５が出力するプリピット信号は、図１に示すプリピットデコーダ２７ａに入力される。プリピット信号は、図２に示すプリピットデコーダ２７ａの内部のプリピットスライス回路４１により波形整形され、プリピットクロックとなる。プリピットスライス回路４１が出力するプリピットクロックは、図２に示すように、判定回路３３ａ内のアドレスレジスタ４２ａに入力される。
【００３３】
（ニ）アドレスレジスタ４２ａは、エンコードアドレスカウンタ回路４０ａが出力するアドレス情報を、プリピットデコーダ２７ａが出力するプリピットクロックと同期してラッチする。この結果、図５（ｃ）に示すように、記録するデータのアドレス値とプリピット信号の位置関係を求めることが出来る。アドレスレジスタ４２ａが出力するラッチ信号は、図２に示すデコーダ４３ａに入力される。デコーダ４３ａは、記録データが規格上同期するべきポイントを基準に位相特性が生成される。即ち、プリピット信号と記録データの記録シンクとの位置関係により、プリピットと記録シンクの１４Ｔの中心位置のアドレス値との誤差を求め、図６に示すように、これを位相差として出力する。デコーダ４３ａが出力する位相特性は、ウィンドウ回路４４ａに入力される。
【００３４】
（ホ）ここで、ウィンドウ回路４４ａの正のウィンドウ値が＋４、負のウィンドウ値が−４に設定されているとする。図６に示すように、位相特性は１ウォブル間の特性しか線形な領域がない。図６に示す位相特性は、図５（ｄ）に示すように、システムコントローラ３１ａが出力する位相判定タイミングパルスと同期して位相判定処理が施される。ウィンドウ回路４４ａは、時刻ｔ１においては、位相特性は＋２であり、負のウィンドウ値以上且つ正のウィンドウ値以下であるので、図５（ｅ）に示すように０を出力する。時刻ｔ２においては、位相特性は＋３であり、負のウィンドウ値以上且つ正のウィンドウ値以下であるので０を出力する。時刻ｔ３においては、位相特性は＋５であり、正のウィンドウ値よりも大きいのでウィンドウ回路４４ａは＋１を出力する。時刻ｔ４においては、位相特性は＋１であり、負のウィンドウ値以上且つ正のウィンドウ値以下であるので、ウィンドウ回路４４ａは０を出力する。時刻ｔ５においては、位相特性は０であり、負のウィンドウ値以上且つ正のウィンドウ値以下であるので、ウィンドウ回路４４ａは０を出力する。時刻ｔ６においては、位相特性は−４であり、負のウィンドウ値以上且つ正のウィンドウ値以下であるので、ウィンドウ回路４４ａは０を出力する。時刻ｔ７においては、位相特性は−８であり、負のウィンドウよりも小さいので、ウィンドウ回路４４ａは−１を出力する。時刻ｔ８においては、位相特性は−８であり、負のウィンドウ値よりも小さいので、ウィンドウ回路４４ａは−１を出力する。ウィンドウ回路４４ａが出力する分周補正信号は、分周補正値レジスタ４９ａに入力される
（ヘ）分周補正値レジスタ４９ａは、ウィンドウ回路４４ａが出力する＋１、０及び−１をラッチして加算器５１に出力する。加算器５１は、分周補正値レジスタ４９ａが出力する分周補正信号と分周設定レジスタ５０が出力する分周信号とを加算する。分周設定レジスタ５０には、コマンド設定信号が入力され、図２に示すＰＬＬ回路６２のプログラマブルカウンタ５２をシステムコントローラ３１ａが制御する際に用いられる。加算器５１で加算された分周補正信号と分周信号は、ＰＬＬ回路６２のプログラマブルカウンタ５２に入力される。ウィンドウ回路４４ａの出力が−１であれば、エンコードアドレスカウンタ回路４０ａが出力する変調制御信号に対して光ディスク１１からの入力信号系が遅れている場合である。ウィンドウ回路４４ａの出力が＋１であれば、エンコードアドレスカウンタ回路４０ａが出力する変調制御信号に対して光ディスク１１からの入力信号系が進んでいる場合である。
【００３５】
（ト）ウィンドウ回路４４ａが出力する分周補正信号が＋１の場合、分周補正値レジスタ４９ａは、プログラマブルカウンタ５２の分周比を増加させる。ウィンドウ回路４４ａが出力する分周補正信号が−１の場合、分周補正値レジスタ４９ａは、プログラマブルカウンタ５２の分周比を減少させる。加算器５１が出力する加算信号は、プログラムカウンタ５２に入力される。プログラマブルカウンタ５２は、記録クロックを生成するＶＣＯ５３の発振周波数を制御する。プログラムカウンタ５２が出力する分周信号は、位相比較器＆チャージポンプ５４に入力される。位相比較器＆チャージポンプ５４には、ウォブルクロックも入力され、ウォブルクロックに同期した記録クロックが生成される。位相比較器＆チャージポンプ５４の出力はループフィルタ６１を介してＶＣＯ５３に入力される。ＶＣＯ５３が出力するクロックは、第２の分周器５６に入力され更に分周されてエンコードアドレスカウンタ回路４０ａに入力される。
【００３６】
このように、第１の実施の形態によれば、記録するべきデータと光ディスク１１のプリピットとの位置関係を修正しながら記録動作を行っている。この結果、プリピットデコーダ２７ａが出力する光ディスク１１上のアドレス情報と変調回路２４ａが出力する記録データのアドレスとを一致させることが可能となる。この修正動作は記録クロックを変調することにより実現される。この結果、記録スタート位置が本来のリンク位置からずれている場合でも、記録している間の本来の規格に従った記録状態とすることが出来る。よって、追加書き込みを、ウォブル信号に同期して開始した場合および記録済みのＲＦ信号に繋いで開始した場合のいずれの場合も、記録動作を行いながら光ディスク１１上に規格通りの記録を行うことが出来る。
【００３７】
（第２の実施の形態）
本発明の第２の実施の形態に係る光ディスク装置は、図７に示すように、記録制御回路７１ｂの変調回路２４が、セクター単位のパルスであるセクターパルスを判定回路３３ｂに更に出力し、判定回路３３ｂが、変調回路２４ｂが出力する記録するデータのアドレス情報、プリピットクロック及びセクターパルスにより、規格通りの記録が行われているか判定し、記録クロック制御する点が図１と異なる。記録制御回路７１ｂにおいては、図８に示すように、変調回路２４ｂのウォブルカウント回路５７ｂがウォブルクロックをカウントしてセクターパルスを生成する。
【００３８】
判定回路３３ｂは、図８に示すように、プリピットクロックをクロック入力端子ＣＫに入力し、エンコードアドレスカウンタ回路４０ｂを入力側に接続した第１のアドレスレジスタ４２ｂ、セクターパルスをクロック入力端子ＣＫに入力し、エンコードアドレスカウンタ回路４０ｂを入力側に接続した第２のアドレスレジスタ４５、第１のアドレスレジスタ４２ｂ及び第２のアドレスレジスタ４５の出力側をそれぞれの入力側に接続した第１のデコーダ４３ｂ及び第２のデコーダ４６、第１のデコーダ４３ｂ及び第２のデコーダ４６の出力側をそれぞれの入力側に接続した第１のウィンドウ回路４４ｂ及び第２のウィンドウ回路４７、第１のウィンドウ回路４４ｂ及び第２のウィンドウ回路４７の出力を入力するウィンドウ判定回路４８、タイミング制御回路５８ｂにイネーブル端子ＥＮを接続し、ウィンドウ判定回路４８の出力側に入力側を接続した分周補正値レジスタ４９ｂを備える。第１のデコーダ４３ｂ及び第２のデコーダ４６は、第１のアドレスレジスタ４２ｂ及び第２のアドレスレジスタ４５が出力するそれぞれのラッチ信号から位相特性を生成する。第１のウィンドウ回路４４ｂ及び第２のウィンドウ回路４７は、第１のデコーダ４３ｂ及び第２のデコーダ４６が出力するそれぞれの位相特性とウィンドウ値とを特定のタイミングで比較して分周補正信号をそれぞれ出力する。ウィンドウ判定回路４８は、第２のウィンドウ回路４７が出力する分周補正信号を第１のウィンドウ回路４４ｂが出力する分周補正信号よりも優先的に出力する。即ち、ウィンドウ判定回路４８は、第２のウィンドウ回路４７が出力する分周補正信号が０の場合にのみ第１のウィンドウ回路４４ｂが出力する分周補正信号を出力する。
【００３９】
また、図９に示すように、変調回路２４ｂ、プリピットデコーダ２７ｂ、ウォブルＰＬＬ回路２６ｂ、判定回路３３ｂ及び記録クロック生成回路３０ｂは、同一の半導体基板９５ｂ上にモノリシックに集積化し、半導体集積回路（チップ状態）９１ｂを形成することが可能である。更に、サーボ制御回路１６、信号処理回路８３ｂ、ディスクモータ制御回路２９及びボンディングパッド８３ａ〜８３ｋが半導体基板９５ｂ上に形成されている。ボンディングパッド８３ａ、８３ｈはサーボ制御回路１６と、ボンディングパッド８３ｂは復調回路１８と、ボンディングパッド８３ｃは変調回路２４ｂと、ボンディングパッド８３ｄはプリピットデコーダ２７ｂと、ボンディングパッド８３ｅはウォブルＰＬＬ回路２６ｂと、ボンディングパッド８３ｆはスイッチ回路６５と、ボンディングパッド８３ｇはディスクモータ制御回路２９と、ボンディングパッド８１ｉはデータバッファ回路２１と、ボンディングパッド８３ｊは図９に示す各回路ブロックと、ボンディングパッド８３ｋはディスクモータ制御回路２９及び信号処理クロックＰＬＬ回路３２とそれぞれ電気的に接続されている。図９に示す半導体集積回路９１ｂは、図４と同様に、プリント基板９６上に実装される。
【００４０】
次に、図７、８、１０及び１１を用いて第２の実施の形態に係る記録制御回路７１ｂの動作を説明する。但し、第１の実施の形態に係る記録制御回路７１ａと同一の動作については、重複する記載を省略する。
【００４１】
（イ）マトリクスアンプ１５からは、図１０（ａ）及び（ｂ）に示すようなウォブル信号及びプリピット信号が出力される。図８に示すウォブルカウント回路５７ｂは、ウォブルクロックをカウントしてセクターパルスを出力する。セクターパルスは、記録データのセクター間隔のパルスとなる。セクターパルスは、図８に示すように、第２のアドレスレジスタ４５に入力される。尚、１ＥＣＣブロックは、１６セクターで構成される。光ディスク１１上の記録済みデータに新たにデータを記録する場合、リンク位置は１セクター目の１６バイト目と規格上定められている。
【００４２】
（ロ）エンコードアドレスカウンタ回路４０ｂが出力する記録するデータのアドレス情報は、第１及び第２のアドレスレジスタ４２ｂ、４５に入力される。第２のアドレスレジスタ４５は、図１０（ｅ）に示すように、セクターパルスによりアドレス値をラッチする。第２のアドレスレジスタ４５が出力するラッチ信号は、図１１（ａ）に示すように、１セクターをバイト単位で表した値となる。１セクターはバイト単位で表すと、図１１（ａ）に示すように、２４１８バイトとなる。第１及び第２のアドレスレジスタ４２ｂ、４５が出力するラッチ信号は、第１及び第２のデコーダ４３ｂ、４６にそれぞれ入力される。第１及び第２のデコーダ４３ｂ、４６は、第１及び第２のアドレスレジスタ４２ｂ、４５が出力するラッチ信号から位相特性をそれぞれ生成する。第１及び第２のデコーダ４３ｂ、４６が出力する位相特性は、第１及び第２のウィンドウ回路４４ｂ、４７にそれぞれ入力される。
【００４３】
（ホ）ここで、第１のウィンドウ回路４４ｂの正のウィンドウ値が＋４、負のウィンドウ値が−４に設定されているとする。また、第２のウィンドウ回路４７ｂの正のウィンドウ値が＋５、負のウィンドウ値が−５に設定されているとする。時刻ｔ１〜ｔ４の期間においては、図１０（ｅ）に示すように、第２のデコーダ４６が出力する位相特性は＋１である。第２のウィンドウ回路４７の負のウィンドウ値以上且つ正のウィンドウ値以下であるので、第２のウィンドウ回路４７は０を出力する。図８に示すウィンドウ判定回路４８は、第２のウィンドウ回路４７が出力する分周補正信号が０であるので、第１のウィンドウ回路４４ｂが出力する分周補正信号のみを出力する。この結果、時刻ｔ３において、ウィンドウ判定回路４８は、＋１を出力している。
【００４４】
（ヘ）時刻ｔ５〜ｔ８の期間においては、図１０（ｅ）に示す第２のデコーダ４６が出力する位相特性は−９であり、第２のウィンドウ回路４７の負のウィンドウ値よりも小さい。第２のウィンドウ回路４７は、時刻ｔ５〜ｔ８の期間においては、＋１を出力する。ウィンドウ判定回路４８は、時刻ｔ５〜ｔ８の期間においては、第２のウィンドウ回路４７が出力する分周補正信号が０でないので、第１のウィンドウ回路４４ｂが出力する分周補正信号を無視する。この結果、時刻ｔ５〜ｔ８の期間においては、図１０（ｇ）に示すように、ウィンドウ判定回路４８は−１を出力している。ウィンドウ判定回路４８が出力する−１、０、＋１の値は、分周補正値レジスタ４９ｂによりラッチされる。
【００４５】
（ト）記録クロック生成回路３０ｂは、分周補正値レジスタ４９ｂが出力する分周補正信号によりＰＬＬ回路６２の出力クロックが制御される。記録クロック生成回路３０ｂが出力する記録クロックは復調回路２４ｂのエンコードアドレスカウンタ回路４０ｂに入力される。
【００４６】
このように、第２の実施の形態によれば、先ず、記録するデータとプリピットとの位置関係を大まかに一致させている。その後、記録するデータとプリピットとの位置関係の微調整を行っている。したがって、大幅にリンク位置がずれている場合でも本来の規格で定められたデータ位置にデータを記録することが可能となる。
【００４７】
（その他の実施の形態）
本発明は上記の第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４８】
第１の実施の形態において、判定回路３３ａは、記録するデータとプリピット信号との位相のみを判定するとして説明した。第２の実施の形態においては、判定回路３３ｂは、記録するデータとプリピット信号及びセクター単位の位相をそれぞれ判定するとして説明した。しかし、図１２に示すように、判定回路３３ｃは、記録するデータとセクター単位の位相判定のみを行う構成でもよい。即ち、判定回路３３ｃは、ウォブルカウント回路５７ｃをクロック入力端子ＣＫに接続し、エンコードアドレスカウンタ回路４０ｃを入力側に接続したアドレスレジスタ４２ｃ、アドレスレジスタ４２ｃの出力側を入力側に接続したデコーダ４３ｃ、デコーダ４３ｃの出力側に入力側を接続したウィンドウ回路４４ｃ、タイミング制御回路５８ｃをイネーブル端子ＥＮに接続し、ウィンドウ回路４４ｃの出力側に入力側を接続した分周補正値レジスタ４９ｃを備える構成でもよい。また、ＤＶＤ＋Ｒ／ＲＷにおいては、プリピット信号は存在しないが、ＤＶＤ−Ｒ／ＲＷと同様に記録データはセクター単位で記録される。したがって、ＤＶＤ＋Ｒ／ＲＷドライブに応用出来ることは勿論である。
【００４９】
第１及び第２の実施の形態においては、マトリクスアンプ１５、レーザ駆動回路２５及びシステムコントローラ３１ａ、３１ｂは、同一の半導体基板９５ａ、９５ｂ上に集積化しない一例を説明した。しかし、マトリクスアンプ１５、レーザ駆動回路２５及びシステムコントローラ３１ａ、３１ｂを更に同一の半導体基板９５ａ、９５ｂ上に集積化して１チップのシステムＬＳＩとして構成することが可能である。また、第１及び第２の実施の形態に係る半導体集積回路（チップ状態）９１ａ、９１ｂのデータバッファＲＡＭ２２は、同一の半導体基板９５ａ、９５ｂ上に集積化しないで外付けの構成とすることも可能である。
【００５０】
第１及び第２の実施の形態において、ウィンドウ処理に用いられるウィンドウクロックをシステムコントローラ３１ａ、３１ｂが出力する場合を説明した。しかし、プリピットデコーダ２７ａ、２７ｂ内部に、プリピット信号を入力とするウィンドウクロック生成回路を別途備えてもよい。
【００５１】
このように、本発明はここでは記載していない様々な実施の形態を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００５２】
【発明の効果】
本発明によれば、記録スタート位置が本来のリンク位置から大きくずれていても本来の規格で定められたデータ位置に記録可能な記録制御回路、光ディスク装置及び半導体集積回路を提供できる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る光ディスク装置の構成を示すブロック図である。
【図２】第１の実施の形態に係る記録制御回路の構成を示すブロック図である。
【図３】本発明の第１の実施の形態に係る光ディスク装置の一部を同一半導体基板上にモノリシックに集積化した構成のブロック図である。
【図４】第１の実施の形態に係る半導体集積回路の実装例を示す模式図である。
【図５】第１の実施の形態に係る記録制御回路の動作を示すタイムチャートである。
【図６】第１の実施の形態に係る判定回路の動作を示すタイムチャートである。
【図７】第２の実施の形態に係る光ディスク装置の構成を示すブロック図である。
【図８】第２の実施の形態に係る記録制御回路の構成を示すブロック図である。
【図９】第２の実施の形態に係る光ディスク装置の一部を同一半導体基板上にモノリシックに集積化した構成のブロック図である。
【図１０】第２の実施の形態に係る記録制御回路の動作を示すタイムチャートである。
【図１１】第２の実施の形態に係る判定回路の動作を示すタイムチャートである。
【図１２】その他の実施の形態に係る記録制御回路の構成を示すブロック図である。
【図１３】従来の光ディスク装置の構成を示すブロック図である。
【図１４】図１４（ａ）は、光ディスクのスパイラル構造を示す模式図で、図１４（ｂ）は、光ディスクのランド及びグルーブの構造を示す模式図で、図１４（ｃ）は、光ディスクの一部を拡大した上面略図である。
【図１５】図１５（ａ）は、フレームの構成を示す模式図で、図１５（ｂ）は、プリピット信号と記録シンクとの関係を示す模式図である。
【図１６】データを書き繋ぐ場合のフレームの関係を示す模式図である。
【符号の説明】
１１　光ディスク
１２　ピックアップ
１３　ディスクモータ
１４　送りモータ
１５　高周波増幅器
１６　サーボ制御回路
１７　ドライブ回路
１８　復調回路
１９　エラー訂正回路
２０　訂正ＲＡＭ
２１　データバッファ回路
２２　データバッファＲＡＭ
２３　パリティ生成回路
２４ａ、２４ｂ、２４ｃ　変調回路
２５　レーザ駆動回路
２６ａ、２６ｂ　ウォブルＰＬＬ回路
２７ａ、２７ｂ　プリピットデコーダ
２８　ディスクモータドライバ
２９　ディスクモータ制御回路
３０ａ、３０ｂ、３０ｃ　記録クロック生成回路
３１ａ、３１ｂ　システムコントローラ
３２　信号処理クロックＰＬＬ回路
３３ａ、３３ｂ、３３ｃ　判定回路
４０ａ、４０ｂ、４０ｃ　エンコードアドレスカウンタ回路
４１　プリピットスライス回路
４２ａ、４２ｃ　アドレスレジスタ
４２ｂ　第１のアドレスレジスタ
４３ａ、４３ｃ　デコーダ
４３ｂ　第１のデコーダ
４４ａ、４４ｃ　ウィンドウ回路
４４ｂ　第１のウィンドウ回路
４５　第２のアドレスレジスタ
４６　第２のデコーダ
４７　第２のウィンドウ回路
４８　ウィンドウ判定回路
４９ａ、４９ｂ、４９ｃ　分周補正値レジスタ
５０　分周設定レジスタ
５１　加算器
５２　プログラマブルカウンタ
５３　制御発振器
５４　位相比較器＆チャージポンプ
５５　第１の分周器
５６　第２の分周器
５７ａ、５７ｂ、５７ｃ　ウォブルカウント回路
５８ａ、５８ｂ、５８ｃ　タイミング制御回路
６１　ループフィルタ
６２　ＰＬＬ回路
６５　スイッチ回路
７１ａ、７１ｂ　記録制御回路
７５　ホストコンピュータ
７６　水晶発振器
８１ａ〜８１ｋ、８３ａ〜８３ｋ　ボンディングパッド
８２ａ〜８２ｋ　端子
９１ａ、９１ｂ　半導体集積回路（チップ状態）
９２　半導体集積回路（パッケージ状態）
９５ａ、９５ｂ　半導体基板
９６　プリント基板
９８　モールド樹脂
【図１】
2004095081.tif 000003
【図２】
2004095081.tif 000004
【図３】
2004095081.tif 000005
【図４】
2004095081.tif 000006
【図５】
2004095081.tif 000007
【図６】
2004095081.tif 000008
【図７】
2004095081.tif 000009
【図８】
2004095081.tif 000010
【図９】
2004095081.tif 000011
【図１０】
2004095081.tif 000012
【図１１】
2004095081.tif 000013
【図１２】
2004095081.tif 000014
【図１３】
2004095081.tif 000015
【図１４】
2004095081.tif 000016
【図１５】
2004095081.tif 000017
【図１６】
2004095081.tif 000018
【手続補正書】
【提出日】平成15年11月10日(2003.11.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
記録時の基準クロックである記録クロックに基づいて光ディスクに記録する記録データを変調し、変調データ及び前記変調データのアドレス情報を生成する変調回路と、
前記光ディスクから検出されるプリピット信号からプリピットクロックを生成するプリピットデコーダと、
前記アドレス情報及び前記プリピットクロックに基づき、位相特性により、規格通りの記録が行われているか否かを判定し、前記記録クロックの周波数を制御する制御回路
とを備えることを特徴とする記録制御回路。
【請求項２】
前記光ディスクから検出されるウォブル信号からウォブルクロックを生成するウォブルＰＬＬ回路と、
前記記録クロックを生成する記録クロック生成回路
とを更に備えることを特徴とする請求項１に記載の記録制御回路。
【請求項３】
前記変調回路は、
前記ウォブルクロックをカウントしてセクター同期信号を生成するウォブルカウント回路と、
前記光ディスク上の記録済みデータから得られる再生同期信号及び前記セクター同期信号のいずれかと同期してタイミング信号を生成するタイミング制御回路と、
前記タイミング信号が有効時に前記記録クロックをカウントして変調制御信号及び前記アドレス情報を生成し、前記変調制御信号により前記記録データを変調するエンコードアドレスカウンタ回路
とを備えることを特徴とする請求項２に記載の記録制御回路。
【請求項４】
半導体チップ上に集積化され、記録時の基準クロックである記録クロックに基づいて光ディスクに記録する記録データを変調し、変調データ及び前記変調データのアドレス情報を生成する変調回路と、
前記半導体チップ上に集積化され、前記光ディスクから検出されたプリピット信号からプリピットクロックを生成するプリピットデコーダと、
前記半導体チップ上に集積化され、前記アドレス情報及び前記プリピットクロックに基づき、規格通りの記録が行われているか否か判定し、前記記録クロックの周波数を制御する制御回路
とを備えることを特徴とする半導体集積回路。
【請求項５】
光ディスクにレーザ光を照射して反射光を読み取り、プリピット信号及びウォブル信号を生成するピックアップと、
前記プリピット信号及び前記ウォブル信号に基づき、位相特性により、規格通りの記録が行われているか否かを判定し、前記光ディスクに記録する記録データを変調する記録制御回路と、
前記記録データを前記記録制御回路に供給する信号処理回路
とを備えることを特徴とする光ディスク装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
【課題を解決するための手段】
上記目的を達成する為に、本発明の第１の特徴は、（イ）記録時の基準クロックである記録クロックに基づいて光ディスクに記録する記録データを変調し、変調データ及び変調データのアドレス情報を生成する変調回路；（ロ）光ディスクから検出されるプリピット信号からプリピットクロックを生成するプリピットデコーダ；（ハ）アドレス情報及びプリピットクロックに基づき、位相特性により、規格通りの記録が行われているか否かを判定し、記録クロックの周波数を制御する制御回路を備える記録制御回路であることを要旨とする。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の第２の特徴は、（イ）半導体チップ上に集積化され、記録時の基準クロックである記録クロックに基づいて光ディスクに記録する記録データを変調し、変調データ及び変調データのアドレス情報を生成する変調回路；（ロ）半導体チップ上に集積化され、光ディスクから検出されたプリピット信号からプリピットクロックを生成するプリピットデコーダ；（ハ）半導体チップ上に集積化され、アドレス情報及びプリピットクロックに基づき、規格通りの記録が行われているか否か判定し、記録クロックの周波数を制御する制御回路を備える半導体集積回路であることを要旨とする。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の第３の特徴は、（イ）光ディスクにレーザ光を照射して反射光を読み取り、プリピット信号及びウォブル信号を生成するピックアップ；（ロ）プリピット信号及びウォブル信号に基づき、位相特性により、規格通りの記録が行われているか否かを判定し、光ディスクに記録する記録データを変調する記録制御回路；（ハ）記録データを記録制御回路に供給する信号処理回路を備える光ディスク装置であることを要旨とする。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
記録制御回路７１ａは、図１に示すように、記録クロックに基づいて記録データを変調し、光ディスクに記録するデータのアドレス情報を出力する変調回路２４ａ、光ディスク１１から検出されるプリピット信号からプリピットクロックを生成するプリピットデコーダ２７ａ、アドレス情報及びプリピットクロックに基づき、位相特性により、規格通りの記録が行われているか否かを判定し、記録クロックを制御する制御回路３３ａを備える。更に、記録制御回路７１ａは、ウォブル信号に基づいてウォブルクロックを生成するウォブルＰＬＬ回路２６ａ、ウォブルクロックに基づいて記録クロックを生成する記録クロック生成回路３０ａを備える。尚、プリピット信号及びウォブル信号は、光ディスク１１からマトリクスアンプ１５を介して出力される。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
制御回路３３ａは、図２に示すように、プリピットデコーダ２７ａがクロック入力端子ＣＫに接続され、変調回路２４ａが入力側に接続されたアドレスレジスタ４２ａ、アドレスレジスタ４２ａの出力側が入力側に接続されたデコーダ４３ａ、デコーダ４３ａの出力側に入力側を接続したウィンドウ回路４４ａ、タイミング制御回路５８ａがイネーブル端子ＥＮに接続され、ウィンドウ回路４４ａの出力側に入力側を接続した分周補正値レジスタ４９ａを備える。デコーダ４３ａは、アドレスレジスタ４２ａが出力するラッチ信号から位相特性を生成する。ウィンドウ回路４４ａは、デコーダ４３ａが出力する位相特性とウィンドウ値とを特定のタイミングで比較する。ウィンドウ回路４４ａには、正のウィンドウ値（ＷＤ１Ｐ）及び負のウィンドウ値（ＷＤ１Ｍ）が設定されている。そして、ウィンドウ回路４４ａは、位相特性が、正のウィンドウ値よりも大きい値か、負のウィンドウ値よりも小さい値か、負のウィンドウ値以上且つ正のウィンドウ値以下の値かの３パターンのいずれに該当するかを判断する。デコーダ４３ａが出力する位相特性が正のウィンドウ値よりも大きい値の場合、ウィンドウ回路４４ａは＋１を出力する。一方、位相特性が負のウィンドウ値よりも小さい値の場合、ウィンドウ回路４４ａは−１を出力する。また、位相特性が負のウィンドウ値以上、正のウィンドウ値以下の場合は、ウィンドウ回路４４ａは０を出力する。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
更に、図３に示すように、記録制御回路７１ａの変調回路２４ａ、プリピットデコーダ２７ａ、ウォブルＰＬＬ回路２６ａ、制御回路３３ａ及び記録クロック生成回路３０ａは、同一の半導体基板９５ａ上にモノリシックに集積化され、半導体集積回路（チップ状態）９１ａを形成することが可能である。更に、サーボ制御回路１６、信号処理回路８３ａ、ディスクモータ制御回路２９及びボンディングパッド８１ａ〜８１ｋが半導体基板９５ａ上に形成される。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
（ハ）エンコードアドレスカウンタ回路４０ａは、記録クロックをカウントすることにより、これから記録するデータのアドレス情報を生成する。また、エンコードアドレスカウンタ回路４０ａは、変調制御信号を出力する。変調制御信号は、変調回路２４ａが８−１６変調を行う際の基準クロックとなるビットクロックを制御する信号である。エンコードアドレスカウンタ回路４０ａが出力するアドレス情報は、図２に示すアドレスレジスタ４２に入力される。一方、マトリクスアンプ１５が出力するプリピット信号は、図１に示すプリピットデコーダ２７ａに入力される。プリピット信号は、図２に示すプリピットデコーダ２７ａの内部のプリピットスライス回路４１により波形整形され、プリピットクロックとなる。プリピットスライス回路４１が出力するプリピットクロックは、図２に示すように、制御回路３３ａ内のアドレスレジスタ４２ａに入力される。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
（第２の実施の形態）
本発明の第２の実施の形態に係る光ディスク装置は、図７に示すように、記録制御回路７１ｂの変調回路２４が、セクター単位のパルスであるセクターパルスを制御回路３３ｂに更に出力し、制御回路３３ｂが、変調回路２４ｂが出力する記録するデータのアドレス情報、プリピットクロック及びセクターパルスにより、規格通りの記録が行われているか判定し、記録クロック制御する点が図１と異なる。記録制御回路７１ｂにおいては、図８に示すように、変調回路２４ｂのウォブルカウント回路５７ｂがウォブルクロックをカウントしてセクターパルスを生成する。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
制御回路３３ｂは、図８に示すように、プリピットクロックをクロック入力端子ＣＫに入力し、エンコードアドレスカウンタ回路４０ｂを入力側に接続した第１のアドレスレジスタ４２ｂ、セクターパルスをクロック入力端子ＣＫに入力し、エンコードアドレスカウンタ回路４０ｂを入力側に接続した第２のアドレスレジスタ４５、第１のアドレスレジスタ４２ｂ及び第２のアドレスレジスタ４５の出力側をそれぞれの入力側に接続した第１のデコーダ４３ｂ及び第２のデコーダ４６、第１のデコーダ４３ｂ及び第２のデコーダ４６の出力側をそれぞれの入力側に接続した第１のウィンドウ回路４４ｂ及び第２のウィンドウ回路４７、第１のウィンドウ回路４４ｂ及び第２のウィンドウ回路４７の出力を入力するウィンドウ判定回路４８、タイミング制御回路５８ｂにイネーブル端子ＥＮを接続し、ウィンドウ判定回路４８の出力側に入力側を接続した分周補正値レジスタ４９ｂを備える。第１のデコーダ４３ｂ及び第２のデコーダ４６は、第１のアドレスレジスタ４２ｂ及び第２のアドレスレジスタ４５が出力するそれぞれのラッチ信号から位相特性を生成する。第１のウィンドウ回路４４ｂ及び第２のウィンドウ回路４７は、第１のデコーダ４３ｂ及び第２のデコーダ４６が出力するそれぞれの位相特性とウィンドウ値とを特定のタイミングで比較して分周補正信号をそれぞれ出力する。ウィンドウ判定回路４８は、第２のウィンドウ回路４７が出力する分周補正信号を第１のウィンドウ回路４４ｂが出力する分周補正信号よりも優先的に出力する。即ち、ウィンドウ判定回路４８は、第２のウィンドウ回路４７が出力する分周補正信号が０の場合にのみ第１のウィンドウ回路４４ｂが出力する分周補正信号を出力する。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
また、図９に示すように、変調回路２４ｂ、プリピットデコーダ２７ｂ、ウォブルＰＬＬ回路２６ｂ、制御回路３３ｂ及び記録クロック生成回路３０ｂは、同一の半導体基板９５ｂ上にモノリシックに集積化し、半導体集積回路（チップ状態）９１ｂを形成することが可能である。更に、サーボ制御回路１６、信号処理回路８３ｂ、ディスクモータ制御回路２９及びボンディングパッド８３ａ〜８３ｋが半導体基板９５ｂ上に形成されている。ボンディングパッド８３ａ、８３ｈはサーボ制御回路１６と、ボンディングパッド８３ｂは復調回路１８と、ボンディングパッド８３ｃは変調回路２４ｂと、ボンディングパッド８３ｄはプリピットデコーダ２７ｂと、ボンディングパッド８３ｅはウォブルＰＬＬ回路２６ｂと、ボンディングパッド８３ｆはスイッチ回路６５と、ボンディングパッド８３ｇはディスクモータ制御回路２９と、ボンディングパッド８１ｉはデータバッファ回路２１と、ボンディングパッド８３ｊは図９に示す各回路ブロックと、ボンディングパッド８３ｋはディスクモータ制御回路２９及び信号処理クロックＰＬＬ回路３２とそれぞれ電気的に接続されている。図９に示す半導体集積回路９１ｂは、図４と同様に、プリント基板９６上に実装される。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
第１の実施の形態において、制御回路３３ａは、記録するデータとプリピット信号との位相のみを判定するとして説明した。第２の実施の形態においては、制御回路３３ｂは、記録するデータとプリピット信号及びセクター単位の位相をそれぞれ判定するとして説明した。しかし、図１２に示すように、制御回路３３ｃは、記録するデータとセクター単位の位相判定のみを行う構成でもよい。即ち、制御回路３３ｃは、ウォブルカウント回路５７ｃをクロック入力端子ＣＫに接続し、エンコードアドレスカウンタ回路４０ｃを入力側に接続したアドレスレジスタ４２ｃ、アドレスレジスタ４２ｃの出力側を入力側に接続したデコーダ４３ｃ、デコーダ４３ｃの出力側に入力側を接続したウィンドウ回路４４ｃ、タイミング制御回路５８ｃをイネーブル端子ＥＮに接続し、ウィンドウ回路４４ｃの出力側に入力側を接続した分周補正値レジスタ４９ｃを備える構成でもよい。また、ＤＶＤ＋Ｒ／ＲＷにおいては、プリピット信号は存在しないが、ＤＶＤ−Ｒ／ＲＷと同様に記録データはセクター単位で記録される。したがって、ＤＶＤ＋Ｒ／ＲＷドライブに応用出来ることは勿論である。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】第１の実施の形態に係る光ディスク装置の構成を示すブロック図である。
【図２】第１の実施の形態に係る記録制御回路の構成を示すブロック図である。
【図３】本発明の第１の実施の形態に係る光ディスク装置の一部を同一半導体基板上にモノリシックに集積化した構成のブロック図である。
【図４】第１の実施の形態に係る半導体集積回路の実装例を示す模式図である。
【図５】第１の実施の形態に係る記録制御回路の動作を示すタイムチャートである。
【図６】第１の実施の形態に係る制御回路の動作を示すタイムチャートである。
【図７】第２の実施の形態に係る光ディスク装置の構成を示すブロック図である。
【図８】第２の実施の形態に係る記録制御回路の構成を示すブロック図である。
【図９】第２の実施の形態に係る光ディスク装置の一部を同一半導体基板上にモノリシックに集積化した構成のブロック図である。
【図１０】第２の実施の形態に係る記録制御回路の動作を示すタイムチャートである。
【図１１】第２の実施の形態に係る制御回路の動作を示すタイムチャートである。
【図１２】その他の実施の形態に係る記録制御回路の構成を示すブロック図である。
【図１３】従来の光ディスク装置の構成を示すブロック図である。
【図１４】図１４（ａ）は、光ディスクのスパイラル構造を示す模式図で、図１４（ｂ）は、光ディスクのランド及びグルーブの構造を示す模式図で、図１４（ｃ）は、光ディスクの一部を拡大した上面略図である。
【図１５】図１５（ａ）は、フレームの構成を示す模式図で、図１５（ｂ）は、プリピット信号と記録シンクとの関係を示す模式図である。
【図１６】データを書き繋ぐ場合のフレームの関係を示す模式図である。
【符号の説明】
１１　光ディスク
１２　ピックアップ
１３　ディスクモータ
１４　送りモータ
１５　高周波増幅器
１６　サーボ制御回路
１７　ドライブ回路
１８　復調回路
１９　エラー訂正回路
２０　訂正ＲＡＭ
２１　データバッファ回路
２２　データバッファＲＡＭ
２３　パリティ生成回路
２４ａ、２４ｂ、２４ｃ　変調回路
２５　レーザ駆動回路
２６ａ、２６ｂ　ウォブルＰＬＬ回路
２７ａ、２７ｂ　プリピットデコーダ
２８　ディスクモータドライバ
２９　ディスクモータ制御回路
３０ａ、３０ｂ、３０ｃ　記録クロック生成回路
３１ａ、３１ｂ　システムコントローラ
３２　信号処理クロックＰＬＬ回路
３３ａ、３３ｂ、３３ｃ　制御回路
４０ａ、４０ｂ、４０ｃ　エンコードアドレスカウンタ回路
４１　プリピットスライス回路
４２ａ、４２ｃ　アドレスレジスタ
４２ｂ　第１のアドレスレジスタ
４３ａ、４３ｃ　デコーダ
４３ｂ　第１のデコーダ
４４ａ、４４ｃ　ウィンドウ回路
４４ｂ　第１のウィンドウ回路
４５　第２のアドレスレジスタ
４６　第２のデコーダ
４７　第２のウィンドウ回路
４８　ウィンドウ判定回路
４９ａ、４９ｂ、４９ｃ　分周補正値レジスタ
５０　分周設定レジスタ
５１　加算器
５２　プログラマブルカウンタ
５３　制御発振器
５４　位相比較器＆チャージポンプ
５５　第１の分周器
５６　第２の分周器
５７ａ、５７ｂ、５７ｃ　ウォブルカウント回路
５８ａ、５８ｂ、５８ｃ　タイミング制御回路
６１　ループフィルタ
６２　ＰＬＬ回路
６５　スイッチ回路
７１ａ、７１ｂ　記録制御回路
７５　ホストコンピュータ
７６　水晶発振器
８１ａ〜８１ｋ、８３ａ〜８３ｋ　ボンディングパッド
８２ａ〜８２ｋ　端子
９１ａ、９１ｂ　半導体集積回路（チップ状態）
９２　半導体集積回路（パッケージ状態）
９５ａ、９５ｂ　半導体基板
９６　プリント基板
９８　モールド樹脂


【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2004095081.tif 000019
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2004095081.tif 000020
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2004095081.tif 000021
【手続補正１７】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2004095081.tif 000022
【手続補正１８】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2004095081.tif 000023
【手続補正１９】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2004095081.tif 000024
【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図１２】
2004095081.tif 000025