(57)【要約】【課題】下地層を所定パターンに高精度にエッチングすることができる、エッチングマスクの形成方法、及び半導体装置の製造方法を提供すること。【解決手段】非感光性の下層レジスト膜５と中間層６と感光性の上層レジスト膜７との積層構造からなるマスク層を形成し、上層レジスト膜７を所定パターンに露光、現像し、得られたパターンをマスクにして中間層６をエッチングした後、この中間層６をマスクにして下層レジスト膜５をエッチングしてエッチングマスクを形成する方法において、上層レジスト膜７との界面における中間層６の表面、又は／及び、中間層６との界面における下層レジスト膜５の表面を化学機械研磨等により平坦化する工程を有することを特徴とし、上層レジスト膜７を均一な膜厚に形成することにより、露光精度を向上させてエッチングマスクのパターン精度を向上させる。【選択図】          図４
2004296955.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも下層レジストと中間層と上層レジストとの積層構造からなるマスク層を形成し、前記上層レジストを所定パターンに露光、現像し、得られたパターンをマスクにして前記中間層をエッチングした後、この中間層をマスクにして前記下層レジストをエッチングしてエッチングマスクを形成する方法において、
前記上層レジストとの界面における前記中間層の表面と；前記中間層との界面における前記下層レジストの表面と；の少なくとも一方を平坦化する工程を有することを特徴とする、エッチングマスクの形成方法。
【請求項２】
少なくとも上層レジストと下層との積層構造からなるマスク層を形成し、前記上層レジストを所定パターンに露光、現像し、得られたパターンをマスクにして前記下層をエッチングしてエッチングマスクを形成する方法において、
前記上層レジストとの界面における前記下層の表面を平坦化する工程を有す
ることを特徴とする、エッチングマスクの形成方法。
【請求項３】
化学機械研磨法、アッシング法、スリミング法、及び回転塗布を伴なわない塗布法からなる群より選ばれた少なくとも一種の方法を用いて、前記平坦化を行う、請求項１又は２に記載のエッチングマスクの形成方法。
【請求項４】
前記スキャン塗布法によって塗布された層を減圧乾燥後に高温ベーキングするか、或いは加熱下での前ベーキング後に高温ベーキングする、請求項３に記載のエッチングマスクの形成方法。
【請求項５】
前記下層レジスト上又は／及び前記中間層上、又は前記下層上に、これらと同一材料からなる低粘度層を設けて、前記平坦化を行う、請求項１又は２に記載のエッチングマスクの形成方法。
【請求項６】
前記上層レジストを電子線によって前記所定パターンに露光する、請求項１又は２に記載のエッチングマスクの形成方法。
【請求項７】
凹凸のある下地層のエッチングに用いるエッチングマスクを形成する、請求項１又は２に記載のエッチングマスクの形成方法。
【請求項８】
前記下地層にコンタクトホール及び／又は配線溝を形成する、請求項７に記載のエッチングマスクの形成方法。
【請求項９】
少なくとも下層レジストと中間層と上層レジストとの積層構造からなるマスク層を半導体基体上の下地層上に形成し、前記上層レジストを所定パターンに露光、現像し、得られたパターンをマスクにして前記中間層をエッチングした後、この中間層をマスクにして前記下層レジストをエッチングしてエッチングマスクを形成し、このエッチングマスクを用いて前記下地層をエッチングする、半導体装置の製造方法において、
前記上層レジストとの界面における前記中間層の表面と；前記中間層との界面における前記下層レジストの表面と；の少なくとも一方を平坦化する工程を有することを特徴とする、半導体装置の製造方法。
【請求項１０】
少なくとも上層レジストと下層との積層構造からなるマスク層を半導体基体上の下地層上に形成し、前記上層レジストを所定パターンに露光、現像し、得られたパターンをマスクにして前記下層をエッチングしてエッチングマスクを形成し、このエッチングマスクを用いて前記下地層をエッチングする、半導体装置の製造方法において、
前記上層レジストとの界面における前記下層の表面を平坦化する工程を有す
ることを特徴とする、半導体装置の製造方法。
【請求項１１】
化学機械研磨法、アッシング法、スリミング法、及び回転塗布を伴なわない塗布法からなる群より選ばれた少なくとも一種の方法を用いて、前記平坦化を行う、請求項９又は１０に記載の半導体装置の製造方法。
【請求項１２】
前記スキャン塗布法によって塗布された層を減圧乾燥後に高温ベーキングするか、或いは加熱下での前ベーキング後に高温ベーキングする、請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記下層レジスト上又は／及び前記中間層上、又は前記下層上に、これらと同一材料からなる低粘度層を設けて、前記平坦化を行う、請求項９又は１０に記載の半導体装置の製造方法。
【請求項１４】
前記上層レジストを電子線によって前記所定パターンに露光する、請求項９又は１０に記載のエッチングマスクの形成方法。
【請求項１５】
凹凸のある前記下地層のエッチングに用いる前記エッチングマスクを形成する、請求項９又は１０に記載の半導体装置の製造方法。
【請求項１６】
前記下地層にコンタクトホール及び／又は配線溝を形成し、これらに導電性材料を被着する、請求項１５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、例えば半導体装置の製造に好適なエッチングマスクの形成方法、及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの高集積化に伴って素子が微細化されるために、素子の表面の凹凸が大きくなると、リソグラフィ技術における焦点深度不足からパターン解像度が劣化するという問題が起こっている。
【０００３】
例えば、従来の光リソグラフィ技術においては、露光時にレジスト膜中での露光光の干渉により定在波効果と呼ばれる現象が発生することは知られている。この現象は、露光時にレジスト膜への入射光とウェーハからの反射光が干渉して定在波が発生するものである。
【０００４】
この現象は主に、下地パターンの表面段差（凹凸）によりレジスト膜厚が変化することによって起こり、レジストの線幅やコンタクトホールの寸法のばらつき等の障害を引き起こしている。
【０００５】
近年、半導体素子の微細化は、上記の光リソグラフィに用いる光学系の解像度の限界を超えるために、この光リソグラフィに替えて、電子線又はイオンビーム等の荷電粒子線を用いて微細な回路パターンを露光することにより描画する微細加工技術が開発されている。
【０００６】
例えば、転写マスクに電子線又はイオンビーム等を照射し、転写マスクの貫通孔（パターン開口）を通してウェーハ上に回路パターンを形成する、電子線露光装置又はイオンビーム露光装置が提案されている。
【０００７】
これらの露光技術には、例えば、高エネルギーの電子線を使用する電子線転写リソグラフィ（ＥＰＬ；Ｅｌｅｃｔｒｏｎ−ｂｅａｍ  Ｐｒｏｘｉｍｉｔｙ  Ｌｉｔｈｏｇｒａｐｈｙ，Ｈ．  Ｃ．  Ｐｆｅｉｆｆｅｒ，  Ｊｐｎ．  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．  ３４，  ６６５８  （１９９５）  参照。）、低エネルギーの電子線を使用する低速電子線近接転写リソグラフィ（ＬＥＥＰＬ；Ｌｏｗ  Ｅｎｅｒｇｙ  Ｅｌｅｃｔｒｏｎ−ｂｅａｍ  Ｐｒｏｘｉｍｉｔｙ  Ｐｒｏｊｅｃｔｉｏｎ  Ｌｉｔｈｏｇｒａｐｈｙ，Ｔ．  Ｕｔｓｕｍｉ，  Ｕ．  Ｓ．  Ｐａｔｅｎｔ  Ｎｏ．  ５８３１２７２  （３  Ｎｏｖｅｍｂｅｒ  １９９８）  参照。）、イオンビームを使用するイオンビーム転写リソグラフィ（ＩＰＬ；Ｉｏｎ−ｂｅａｍ  Ｌｉｔｈｏｇｒａｐｈｙ，Ｈ．  Ｌｏｅｓｃｈｎｅｒ  ｅｔ  ａｌ．，  Ｊ．  Ｖａｃ．  Ｓｃｉ．  Ｔｅｃｈｎｏｌ．  Ｂ１９，
２５２０  （２００１）  参照。）等がある。
【０００８】
これらの露光装置に用いられる電子線透過マスク（転写マスク）は、例えば、厚さ１００ｎｍ〜１０μｍのメンブレン（薄膜）にパターン開口が形成されているステンシルマスクである。このステンシルマスクは例えば、電子線を透過するための、半導体デバイスの線幅に対応した現状幅３０ｎｍ以上の複数の貫通孔（パターン開口）が形成された厚さ１００ｎｍ〜１０μｍのメンブレン（薄膜）を有している。このメンブレンは、メンブレン周囲の梁を構成しているＳｉウェーハ（支持基板）に支持されている。
【０００９】
次に、ステンシルマスクの作製工程を示すと、まず、ＳｉウェーハにＳｉＯ２膜及びＳｉ又はＳｉＣからなるメンブレンをそれぞれ所定の厚さで順次形成し、更にＳｉウェーハ上にレジストを所定パターンに設けてから、Ｓｉウェーハの一部をＳｉＯ２膜の表面に至るまで、ドライエッチングで除去して開口部を形成する。
【００１０】
加えて、レジストを除去した後に、ＳｉウェーハをマスクとしてＳｉＯ２膜の一部をメンブレンの表面に至るまで、ドライエッチングで除去して開口部を形成し、この状態を上下反転させた後に、メンブレン上にレジストを設け、このレジストを所定のパターンに加工する。
【００１１】
次に、このレジストをマスクとして、メンブレンをドライエッチングして貫通孔を形成して、パターン開口を形成し、その後に、メンブレン上のレジストを除去することによって、ステンシルマスクを作製することができる。
【００１２】
このステンシルマスクとしては、微細なパターン開口を微細配線等の加工用として有するもの以外にも、例えば、電源ラインやトランジスタの容量部分等の加工用の大きな開口面積のパターン開口を有するものも存在する。
【００１３】
次に、このステンシルマスクを用いて露光する方法については、例えば、レジスト膜を上層、中間層及び下層の３層の積層構造からなるものとし、有機膜を下層とし、選択露光用に上層を設け、かつ分離及びマスク材として中間層をそれぞれ設けた後に、上層のパターンに対応したパターンにエッチングされた中間層をマスクとして、ドライエッチングによって下層を選択的にエッチングして、半導体基板上の層間絶縁膜等のエッチングマスクを形成する方法がある。
【００１４】
これは、多層レジストプロセスにおける多層レジストパターンの形成方法として開発されたものであって、３層レジスト法（トリレベル法：ｔｒｉ−ｌｅｖｅｌ法）と呼ばれ、例えば後記の特許文献１（特許第２７８６１９８号公報）に示されている。
【００１５】
次に、この３層レジスト法を適用したエッチングマスクの形成方法及び半導体装置の製造方法を詳細に説明する。
【００１６】
まず、図１９（ａ）に示すように、Ｓｉからなる半導体基板５１を用意し、次に、図１９（ｂ）に示すように、基板５１上に層間絶縁膜としての酸化膜５２を形成し、更に図１９（ｃ）に示すように、酸化膜５２上に上層の層間絶縁膜としての酸化膜５３を形成する。
【００１７】
次に、図２０（ｄ）に示すように、この酸化膜５３上に例えばネガ型の感光性レジスト７１を形成した後に、所定のパターンのパターン開口６０Ａを有するメンブレン５８Ａからなるステンシルマスク５９Ａを用いて、このパターン開口６０Ａを通過する電子線６１を酸化膜５３上の感光性レジスト７１に照射して露光し、しかる後に現像を行う。
【００１８】
これにより、図２０（ｅ）に示すように、感光性レジスト７１にパターン開口６０Ａに対応した開口部７２を設ける。
【００１９】
次に、図２０（ｆ）に示すように、開口部７２が設けられた感光性レジスト７１をマスクとして酸化膜５３のエッチング、更には酸化膜５２の部分エッチングを行った後、感光性レジスト７１を除去する。これによって、酸化膜５３を貫通して酸化膜５２中の所定の中間深さ位置に達する凹部５４を形成する。
【００２０】
次に、図２１（ｇ）に示すように、酸化膜５３上に、３層レジスト法に用いるエッチングマスクを形成するが、このためにまず、酸化膜５３上に下層レジスト膜５５を塗布形成する。この下層レジスト膜５５を形成するには、例えば回転塗布法により１０００〜５０００ｒｐｍの回転数で０．３μｍの厚さにレジストを塗布し、１００〜３００℃の高温で６０〜２７０ｓｅｃ間ベークする。
【００２１】
下層レジスト膜５５の材質は、例えば光やＥＢ（電子線、以下同様）に感光しないものであり、この下層レジスト膜５５のエッチング時に酸化膜５３に対してエッチング選択比が十分にとれる樹脂が望ましく、例えばノボラック樹脂等が挙げられる。また、下層レジスト膜５５の膜厚は５０〜１０００ｎｍ程度とし、酸化膜５３上の段差が比較的緩和できる厚さであることが望ましい。
【００２２】
しかし、酸化膜５３に形成された凹部５４中に下層レジスト膜５５の一部が侵入してしまうために、図２１（ｇ）に一点鎖線で示すように、凹部５４が存在しない周辺域の表面がなす平坦基準線よりも、下層レジスト膜５５の表面が凹み、凹所７０を生じる。
【００２３】
次に、図２１（ｈ）に示すように、下層レジスト膜５５上に中間層５６を塗布する。この中間層５６を形成するには、例えば回転塗布法により１０００〜５０００ｒｐｍの回転数で０．２μｍの厚さに塗布し、１００〜３００℃の高温で６０〜２７０ｓｅｃ間ベークする。
【００２４】
中間層５６の材質としては、例えば光やＥＢに感光しないものであり、この中間層５６のエッチング時に下層レジスト膜５５に対してエッチング選択比が十分にとれる材料で、３００℃以下の温度で形成可能な物質であることが望ましく、例えばＳＯＧ（Ｓｐｉｎ−ｏｎ  ｇｌａｓｓ）による酸化シリコン等が挙げられる。また、中間層５６の膜厚は、下層レジスト膜５５を十分エッチングできるマスク膜厚であり、２０〜１０００ｎｍ程度であることが望ましい。
【００２５】
この中間層５６の表面には、下層レジスト膜５５の表面の凹所７０に追随した凹所７１が生じる。
【００２６】
次に、図２２（ｉ）に示すように、中間層５６上に、上層レジスト膜（感光性レジスト）５７を塗布形成する。この上層レジスト膜５７を形成するには、例えば、回転塗布法により１０００〜５０００ｒｐｍの回転数で０．０５μｍの厚さに塗布した後に、１００〜２００℃の高温で６０〜２７０ｓｅｃ間ベークする。
【００２７】
上層レジスト膜（感光性レジスト）５７の材質は、ＥＢに感光し、かつエッチングされる中間層５６に対してエッチング選択比が十分に取れる材質の樹脂類であることが望ましい。この材質としては例えば、ＰＨＳ（ポリハイドロキシスチレン）及びＰＶＰ（ポリビニルフェノール）等が挙げられる。
【００２８】
この上層レジスト膜５７の表面においても、中間層５６上の凹所７１に追随した凹所７２が生じる。
【００２９】
次に、図２３（ｊ）に示すように、所定のパターン開口６０Ｂを有するメンブレン５８Ｂからなるステンシルマスク５９Ｂを用いて、このパターン開口６０Ｂを通過する電子線６１を上層レジスト膜５７に照射してパターン露光する。
【００３０】
この場合の露光手段については、例えばＬＥＥＰＬを用いる場合には、その露光量は０．１〜１０μＣ／ｃｍ２程度でよく、等倍転写用のステンシルマスクを用いて、上層レジスト膜５７を有するウェーハに対して５〜１００μｍの間隙を置いて近接させて、露光することができる。これは、図２０（ｄ）の工程においても同様であってよい。
【００３１】
次に、図２４（ｋ）に示すように、露光した上層レジスト膜５７を現像することによって、中間層５６上に開口部６２を有する上層レジスト膜５７を形成する。この時に、現像に使用する現像液は、例えば、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）等の、ｐＨが８〜１３のアルカリ溶液を使用するのが望ましい。
【００３２】
次に、図２４（ｌ）に示すように、ＣＦ系のＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等の加工手段によって、上層レジスト膜５７をマスクにして中間層５６のエッチングを行い、開口部６３を有する中間層５６を形成する。加工された中間層５６上には、エッチングレートの遅い上層レジスト膜５７が残留している。
【００３３】
次に、図２５（ｍ）に示すように、加工された中間層５６及び上層レジスト膜５７をマスクにして、非感光性レジストである下層レジスト膜５５をエッチングし、開口部６４を有する下層レジスト膜５５を形成する。このエッチング時に上層レジスト膜５７は同時に除去される。
【００３４】
この際に使用するエッチングガスの成分については、例えば、ＣＯ系、ＮＯ系、Ｂｒ系、Ｈｅ系、Ｃｌ系、Ｉ系、Ｏ系、ＣＳ系、Ａｒ系及びＮＨ系等のガスを単独で使用するか、又はこれらのガスを混合したものを使用することができる。
【００３５】
次に、図２５（ｎ）に示すように、既にエッチング加工された中間層５６及び下層レジスト膜５５をマスクとして用い、酸化膜５３を下層レジスト膜５５と同様のパターンにエッチング加工して開口部６５を配線溝として形成すると共に、酸化膜５２に設けられた凹部５４を基板５１の表面上に到達するまでエッチングする。これによって、半導体基板５１まで貫通したコンタクトホール６８と、これに連設した配線溝６５とを形成する。これらは、後述のデュアルダマシン構造の導体接続用となるものである。この時に、中間層５６は下層レジスト膜５５上から同時に除去される。
【００３６】
この場合、エッチングされる下地が酸化膜５２及び５３であるので、効果的なエッチングを行うためにＣＦ系のエッチングガスを用いるのが好ましい。
【００３７】
次に、図２６（ｏ）に示すように、酸化膜５３上から下層レジスト膜５５を除去した後に、酸化膜５３及びコンタクトホール６８の露出面に、例えばスパッタリングによって銅を１５０ｎｍの厚さに成膜して、銅シード層６６を形成する。この銅シード層６６は、その後の電解めっき工程において銅を成長させるためのシード層として機能する。
【００３８】
次に、図２６（ｐ）に示すように、この銅シード層６６を電極として用いて銅の電解めっきを行うことによって、配線溝６５及びコンタクトホール６８が銅層６７によって完全に埋設されるように、銅層６７を形成する。
【００３９】
次に、図２７（ｑ）に示すように、銅層６７及び銅シード層６６を酸化膜５３の表面高さまで化学機械研磨（ＣＭＰ）等で除去することにより、配線溝６５に埋設された銅層６７からなる配線層と、これに接続されたコンタクトホール６８内のコンタクトプラグ７３とを形成する。こうして、デュアルダマシン構造を作製することができる。同図には、その平面図も示す。
【００４０】
【特許文献１】
特許第２７８６１９８号公報（第３欄１４行目〜第４欄８行目、第２図ａ、ｂ）
【００４１】
【発明が解決しようとする課題】
上記したように、半導体基板上に３層レジスト構造を形成し、図２３（ｊ）に示したように、上層レジスト膜５７をステンシルマスク５９ＢによってＬＥＥＰＬ（低速電子線近接転写リソグラフィ）で露光する場合に、上層レジスト膜５７への電子線の進入深さが約１００ｎｍであるために、確実に露光を行うためには、上層レジスト膜５７を１００ｎｍ以下と薄くてしかも均一な膜厚に形成しておかなければならない。
【００４２】
即ち、上層レジスト膜５７の膜厚が１００ｎｍよりかなり厚ければ、上層レジスト膜５７を十分に露光することができないので、所定サイズのパターン開口を形成できないし、また、上層レジスト膜５７の膜厚が１００ｎｍよりかなり薄ければ、上層レジスト膜５７を過剰に露光してしまい、所定サイズよりも大きなパターン開口を形成してしまうことになる。いずれの場合も不適当であるが、特許文献１に示された方法ではそれを十分に解決することができない。
【００４３】
これを具体的に説明すると、図２３（ｊ）中、Ａ部を拡大して示すように、複数の凹部５４の上部の領域においては、上記した凹所７１及び７２の存在に起因して、上層レジスト膜５７の膜厚ｔ１’と、平坦基準線（図２１（ｇ）参照）上の上層レジスト膜５７の膜厚ｔ１と、これらの２つの領域の段差部分での上層レジスト膜５７の膜厚ｔ２とは、相互に異なって不均一となり易い。例えば、段差部分の膜厚ｔ２が薄くなりがちであり、
ｔ２＜ｔ１、ｔ１’
となり易い。
【００４４】
このように、上層レジスト膜５７の膜厚が不均一になると、図２３（ｊ）に示した露光時に、上層レジスト膜５７の露光感度又は解像性が異ってしまうため、上層レジスト膜５７に形成される個々のパターン開口６２の形状にばらつきが生じてしまう。このようなパターン開口のまま、図２４以降に示した下層のエッチングを行うと、最終的に形成される配線層６７の線幅や形状がばらつく等、許容されるΔＣＤ（ｃｒｉｔｉｃａｌ  ｄｉｍｅｎｓｉｏｎ）を維持することができなくなる。これは、コンタクトプラグを３層レジスト法を用いて形成する場合も同様である。
【００４５】
他方、最下層の有機膜である下層レジスト膜５５により、上層レジスト膜５７に生じる段差はある程度小さくなるが、近年の半導体デバイスの高性能化及び高集積化の要求から、配線層の線幅余裕度を厳しくコントロールする必要が生じているが、従来の方法ではそれに対応することが困難である。
【００４６】
なお、半導体装置の製造プロセスにおいて、線幅コントロールについては、光マスクを用いる時には、露光エネルギーが強力なために凹凸のあるレジスト下地からの反射光による干渉で露光精度がばらつくのを防止するために下地に反射防止層を設けることによって対応しているが、ＬＥＥＰＬ等による電子線露光の場合には、レジスト膜厚に対する電子線進入深さが上記したように限られてしまうために、上層レジスト膜５７の膜厚分布（膜厚のばらつき）が露光量を大きく左右し、上層レジスト膜５７の露光、現像後のパターンの線幅均一性（ΔＣＤ）を確保することが困難である。
【００４７】
そこで、本発明は、上記のような状況に鑑みてなされたものであって、その目的は、下地層を常に所定パターンに高精度にエッチングすることができるエッチングマスクの形成方法、及び半導体装置の製造方法を提供することにある。
【００４８】
【課題を解決するための手段】
即ち、本発明は、少なくとも下層レジストと中間層と上層レジストとの積層構造、又は少なくとも上層レジストと下層との積層構造からなるマスク層を半導体基体上の下地層上に形成し、前記上層レジストを所定パターンに露光、現像し、得られたパターンをマスクにして前記中間層をエッチングした後、この中間層をマスクにして前記下層レジストをエッチングしてエッチングマスクを形成するか、或いは前記上層レジストの露光、現像により得られたパターンをマスクにして前記下層をエッチングしてエッチングマスクを形成するエッチングマスクの形成方法、及び、このエッチングマスクを用いて前記下地層をエッチングする半導体装置の製造方法において、
前記上層レジストとの界面における前記中間層の表面と；前記中間層との界面における前記下層レジストの表面と；の少なくとも一方を平坦化する工程、又は前記上層レジストとの界面における前記下層の表面を平坦化する工程を有
することを特徴とする、エッチングマスクの形成方法、及び半導体装置の製造方法に係わるものである。
【００４９】
本発明によれば、前記上層レジストとの界面における前記中間層の表面と；前記中間層との界面における前記下層レジストの表面と；の少なくとも一方を平坦化する工程、又は前記上層レジストとの界面における前記下層の表面を平坦化する工程を有するために、前記中間層又は前記下層上に形成される前記上層レジストの表面を常に平坦化して前記上層レジストの厚さを均一化することができるので、この均一化された前記上層レジストをＬＥＥＰＬ等で常に所定パターンに露光することが可能となり、現像後のレジストパターンを高精度に形成することができる。
【００５０】
従って、このようにして得られた上層レジストパターンをマスクにした前記中間層のエッチング及びこの中間層をマスクにした前記下層レジストのエッチング、又は前記上層レジストパターンをマスクにした前記下層のエッチングを確実に所定パターンにエッチングしてエッチングマスクを高精度に作製し、更にこのエッチングマスクを用いて前記下地層を高精度にエッチングすることができる。
【００５１】
【発明の実施の形態】
本発明においては、上層レジストの平坦化を確実に行うために、化学機械研磨法（ＣＭＰ）、アッシング法、スリミング法、及び回転塗布を伴なわない塗布方式（例えばスキャン塗布法）からなる群より選ばれた少なくとも一種の方法を用いて、前記平坦化を行うことが望ましい。
【００５２】
この場合、前記スキャン塗布法によって塗布された層を減圧乾燥後に高温ベーキングするか、或いは加熱下での前ベーキング後に高温ベーキングして平坦化してもよい。
【００５３】
また、前記下層レジスト上又は／及び前記中間層上、又は前記下層上に、これらと同一材料からなる低粘度層を設けて、前記平坦化を行ってもよい。
【００５４】
また、前記エッチングマスクには、前記下地層にコンタクトホール及び／又は配線溝の形成に用い、これらに導電性材料を被着するのが望ましい。
【００５５】
次に、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【００５６】
第１の実施の形態
本実施の形態によるエッチングマスクの形成においては、まず、図１（ａ）〜図２（ｆ）に示すように、上述した従来例での図１９（ａ）〜図２０（ｆ）と同様の工程を順次行う。
【００５７】
即ち、基板１上に、層間絶縁膜としての酸化膜２及び３を順次形成し、酸化膜３上に感光性レジスト２１を形成した後に、所定のパターンのパターン開口１０Ａを有するメンブレン８Ａからなるステンシルマスク９Ａを用いて、このパターン開口１０Ａを通過する電子線１１を感光性レジスト２１に照射し、露光、現像を行うことによって感光性レジスト２１に開口部２２を設ける。そして、開口部２２が設けられた感光性レジスト２１をマスクとして酸化膜３及び２のエッチングを行うことによって、酸化膜３を貫通して酸化膜２中の所定の中間深さ位置に達する凹部４を形成する。
【００５８】
次に、図３（ｇ）に示すように、酸化膜３上に非感光性の下層レジスト膜５を塗布形成する。この下層レジスト膜５を形成するには、例えば回転塗布法により１０００〜５０００ｒｐｍの回転数で０．３μｍの厚さに塗布し、１００〜３００℃の高温で６０〜２７０ｓｅｃ間ベークする。
【００５９】
下層レジスト膜５の材質は、例えば光やＥＢに感光しないものであり、この下層レジスト膜５のエッチング時に酸化膜３に対してエッチング選択比が十分とれる樹脂が望ましく、例えばノボラック樹脂等が挙げられる。また、下層レジスト膜５の膜厚は５０〜１０００ｎｍ程度とし、酸化膜３上の段差を比較的緩和できる厚さであることが望ましい。
【００６０】
ここで、酸化膜３に設けられた凹部４中に下層レジスト膜５の一部が侵入してしまうために、凹部４上の下層レジスト膜５の表面が図３（ｇ）に一点鎖線で示した平坦基準線（図２１（ｇ）参照）よりも凹み、この平坦基準線に対し凹所７０を生じてしまう。
【００６１】
次に、図３（ｈ）に示すように、下層レジスト膜５上に中間層６を塗布する。
この中間層６を形成するには、例えば回転塗布法により１０００〜５０００ｒｐｍの回転数で０．２μｍの厚さに塗布し、１００〜３００℃の高温で６０〜２７０ｓｅｃ間ベークする。
【００６２】
中間層６の材質は、例えば光やＥＢに感光しないものであり、この中間層６のエッチング時に下層レジスト膜５に対してエッチング選択比が十分とれる材料で、３００℃以下の温度で形成可能な物質であることが望ましく、例えばＳＯＧによる酸化シリコン等が挙げられる。また、中間層６の膜厚は、下層レジスト膜５を十分エッチングできる膜厚であり、２０〜１０００ｎｍ程度であることが望ましい。
【００６３】
この中間層６の表面には、下層レジスト膜５の表面の凹所７０に追随した凹所７１が生じる。
【００６４】
次に、図４（ｉ）に示すように、中間層６の表面を、化学機械研磨（ＣＭＰ）により平坦化する。
【００６５】
この時に、例えば約２００ｎｍの厚さの中間層６は例えば約１００ｎｍの厚さとなる。これにより、下層レジスト膜５の表面の凹所７０によって生じていた中間層６の表面の凹所７１を除去し、この表面を十分に平坦化することができる。
【００６６】
この研磨工程については、例えば、研磨用のパットの材質にはポリウレタン含浸ポリウレタン不織布を使用し、また研磨剤には、０．４重量％程度の苛性カリ（ＫＯＨ）を溶解した希薄なアルカリ溶液に、０．０１〜５重量％のコロイダルシリカを懸濁させたものを用いることができる。また、研磨剤には有機アミンや苛性ソーダ等の水溶液を用いてもよいし、コロイダルシリカの代わりにアルミナを用いてもよい。
【００６７】
また、中間層６の表面に対する研磨用のパットの加重は、有機ＳＯＧのストレス範囲から判断すると、−１×１０８〜−１×１０９ｄｙｎｅｓ／ｃｍ２が適している。
【００６８】
次に、図４（ｊ）に示すように、化学機械研磨によって平坦化した中間層６上に、上層レジスト膜（感光性レジスト）７を塗布形成する。この上層レジスト膜７は平坦化された中間層６上に形成されるために、上層レジスト膜７の表面も中間層６の表面形状に対応して平坦化される。この平坦面は、ウェーハ全面に亘って形成してよい。
【００６９】
この上層レジスト膜７を形成するには、例えば、回転塗布法により１０００〜５０００ｒｐｍの回転数で０．０５μｍの厚さに塗布した後に、１００〜２００℃の高温で６０〜２７０ｓｅｃ間ベークする。
【００７０】
また、上層レジスト膜７の材質は、ＥＢに感光し、かつ中間層６に対してエッチング選択比が十分に取れる材質の樹脂類であることが望ましく、例えば、ＰＨＳ（ポリハイドロキシスチレン）及びＰＶＰ（ポリビニルフェノール）等が挙げられる。
【００７１】
また、上層レジスト膜７の膜厚については、ＬＥＥＰＬ時の電子線の上層レジスト膜７への進入深さが通常１００ｎｍ以下であることから、十分に露光するためには厚さを１００ｎｍ以下とし、かつ均一に露光するために膜厚が均一であることが必要である。
【００７２】
次に、図５（ｋ）に示すように、所定のパターン開口１０Ｂを有するメンブレン８Ｂからなるステンシルマスク９Ｂを用いて、このパターン開口１０Ｂを通過する電子線１１を上層レジスト膜７に照射して選択的にパターン露光する。
【００７３】
ここで、露光手段として例えばＬＥＥＰＬを用いる場合には、その露光量は０．１〜１０μＣ／ｃｍ２程度でよく、等倍転写用のステンシルマスクを用いて、上層レジスト膜７を有するウェーハに対して５〜１００μｍの間隙を置いて近接させた状態で露光することができる。
【００７４】
上記のように、上層レジスト膜７の膜厚が均一で１００ｎｍ以下であるために、上層レジスト膜７に対する選択的な露光が十分かつ確実になされ、ステンシルマスク９Ａのパターン開口１０Ａに正確に対応した露光パターンを形成することができる。
【００７５】
次に、図６（ｌ）に示すように、露光した上層レジスト膜７を現像することによって、中間層６上に開口部１２を有する上層レジスト膜７のパターンを形成する。この現像に使用する現像液は、例えば、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）等の、ｐＨが８〜１３のアルカリ溶液を使用するのが望ましい。
【００７６】
次に、図６（ｍ）に示すように、ＣＦ系のＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等の加工手段によって、所定のパターンの上層レジスト膜７をマスクにして、中間層６のエッチングを行い、開口部１３を有する中間層６を形成する。なお、中間層のエッチング用のガスにＯ２を混合してもよい。
【００７７】
次に、図７（ｎ）に示すように、所定パターンの中間層６及び上層レジスト膜７をマスクにして、下層レジスト膜５をエッチングし、開口部１４を有する下層レジスト膜５を形成する。このエッチングと同時に、上層レジスト膜７は除去される。
【００７８】
このエッチングガスに使用するガスは、例えば、ＣＯ系、ＮＯ系、Ｂｒ系、Ｈｅ系、Ｃｌ系、Ｉ系、Ｏ系、ＣＳ系、Ａｒ系及びＮＨ系等のガスを単独で使用するか、又はこれらのガスを混合したものを使用することができる。
【００７９】
次に、図７（ｏ）に示すように、中間層６及び下層レジスト膜５をマスクとして用い、酸化膜３を下層レジスト膜５と同様のパターンにエッチング加工して、配線溝となる開口部１５を形成すると共に、酸化膜２に設けられた凹部４を基板１の表面に達するまでエッチングして、コンタクトホール１８を形成する。この時、中間層６は下層レジスト膜５上から除去されるが、下層レジスト膜５は酸化膜３上にそのまま残留する。
【００８０】
ここで、エッチングされる下地部分が酸化膜２及び３であるので、効果的なエッチングを行うためにはＣＦ系のエッチングガスを用いるのが好ましく、例えば、エッチングガスの流量を５０ｓｃｃｍとし、圧力を１５Ｐａとすることができる。また、例えば、下地部分がアルミニウム等の金属層から構成されていれば、ＮＨ３等を含むエッチングガスを使用することができる。
【００８１】
次に、図８（ｐ）に示すように、酸化膜３上から下層レジスト膜５を除去した後に、酸化膜３及びコンタクトホール１８の面に、例えばスパッタリングによって銅を１５０ｎｍの厚さに成膜し、銅シード層１６を均一厚さに形成する。この銅シード層１６は、その後の電解めっき工程において銅を成長させるためのシード層として機能する。
【００８２】
次に、図８（ｑ）に示すように、この銅シード層１６を電極として銅の電解めっきを行うことによって、配線溝１５及びコンタクトホール１８に銅層１７を完全に埋設させる。
【００８３】
次に、図９（ｒ）に示すように、銅層１７及び銅シード層１６の一部を酸化膜５３の表面高さまで化学機械研磨等で除去することにより、銅層１７からなる配線層と、これに連設したコンタクトプラグ２３とを形成する。これによって、デュアルダマシン構造の配線を形成する。なお、層１７の材質は銅に限ることなく、その他の導電性材料で形成してもよいし、ダマシン構造を更に上部に積み上げてもよい。
【００８４】
本実施の形態によれば、上層レジスト膜７の界面における中間層６の表面を平坦化する工程を有するために、中間層６上に形成された上層レジスト膜７の表面を中間層６の表面形状と同形状に平坦化し、かつ上層レジスト膜７の厚さを均一な所定厚さにすることができるので、この均一厚さの上層レジスト膜７を電子線によって常に所定パターンに高精度に露光することができる。
【００８５】
また、このようにして得られたレジストパターンをマスクにして中間層６を高精度にエッチングし、更にこの中間層６をマスクにして下層レジスト膜５を高精度にエッチングできるので、パターン精度に優れた（ΔＣＤが許容範囲にある）エッチングマスクを形成することができる。従って、このエッチングマスクを用いて酸化膜３等をエッチングするので、酸化膜３等を設定されたパターンに常に高精度にエッチングすることができ、配線幅及びコンタクトプラグ径のばらつきを確実に低減することができる。これは、エッチングマスクにおいて下層レジスト膜５上に段差（凹所）が存在していても、上層レジスト膜７を均一厚さに形成し、パターンの線幅均一性等を実現できるからである。
【００８６】
これによって、図１０（ａ）及び図１０（ｂ）に示すように、配線層となる銅層１７の幅を均一にすることができ、断面積や幅が均一であって低抵抗の配線層を常に再現性良く形成することができる。
【００８７】
第２の実施の形態
本実施の形態は、中間層６をアッシングにより平坦化する以外は、上述の第１の実施の形態と共通している（但し、共通の工程は説明を省略する）。
【００８８】
即ち、上記の図１（ａ）〜図３（ｈ）に示した工程と同様の工程を経て中間層６を形成した後に、図１１に示すように、中間層６の表面をアッシングにより平坦化する。
【００８９】
このアッシングは、中間層６の上面をＯ２ガスのみによって異方的に処理する方法か、或いは、Ｏ２ガスとＣｌ系ガス又はＣＳ系ガスとの混合ガスにより異方的に処理する方法によって行う。
【００９０】
この時に、パターン開口のサイズにもよるが、例えば、処理圧力を１．０〜１０．０Ｐａとし、バイアスパワーを１０００Ｗ程度以下とすることができる。
【００９１】
このアッシングを行った後に、上記した図４（ｊ）〜図９（ｒ）に示した工程と同様の工程を経て配線等を形成する。
【００９２】
本実施の形態によっても、凹凸のある中間層６の表面を確実に平坦化し、従って上層レジスト７を均一膜厚に形成することができる。
【００９３】
その他、本実施の形態においても、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【００９４】
第３の実施の形態
本実施の形態は、中間層６をオゾンスリミングにより平坦化する以外は、上述の第１の実施の形態と共通している（但し、共通の工程は説明を省略する）。
【００９５】
即ち、上記の図１（ａ）〜図３（ｈ）に示した工程と同様の工程を経て中間層６を形成した後に、図１２に示すように、中間層６をオゾンスリミングにより平坦化する。
【００９６】
ここで、オゾンスリミングとは、凹凸のある中間層６の表面を等方的に酸素ラジカルで処理をする方法であって、処理圧力は常圧であり、処理温度は常温である。
【００９７】
このオゾンスリミングを行った後に、上記した図４（ｊ）〜図９（ｒ）に示した工程と同様の工程を経て配線等を形成する。
【００９８】
本実施の形態によっても、凹凸のある中間層６の表面を確実に平坦化し、従って上層レジスト７を均一膜厚に形成することができる。
【００９９】
その他、本実施の形態においても、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１００】
第４の実施の形態
本実施の形態は、中間層６の平坦化を行わずに、下層レジスト膜５をスキャン塗布法で形成した後に常温で減圧乾燥を行って平坦化を行うこと以外は、上述の第１の実施の形態と共通している（但し、共通の工程は説明を省略することがある）。
【０１０１】
即ち、上記の図１（ａ）〜図２（ｆ）に示した工程と同様の工程を経て、酸化膜２及び３に凹部４を形成する。
【０１０２】
次に、図１３（ａ）に示すように、酸化膜３上に公知のスキャン塗布法によって、低粘度の材質からなる下層レジスト膜材料５を塗布する。このスキャン塗布法によって形成された下層レジスト膜５の表面はかなり平坦となる。下層レジスト膜５の材質は、例えば光やＥＢに感光しないものであり、この下層レジスト膜５のエッチング時に酸化膜３に対してエッチング選択比が十分とれる樹脂が望ましく、例えばノボラック樹脂等が挙げられる。また、下層レジスト膜５の膜厚は５０〜１０００ｎｍ（例えば３００ｎｍ）程度とし、酸化膜３上の段差が比較的緩和できる厚さが望ましい。
【０１０３】
次に、図１３（ｂ）に示すように、常温下、０．５〜９Ｔｏｒｒで減圧乾燥した後に、１００〜３００℃の高温下で６０〜２７０ｓｅｃ間べークを行うことによって、下層レジスト膜５内から溶媒と共に溶媒分に相当する気泡を放出し、下層レジスト膜５の表面形状を保持しつつ固化させる。
【０１０４】
次に、図１４（ｃ）に示すように、下層レジスト膜５の比較的平坦な表面上に中間層６を形成する。
【０１０５】
その後、この中間層６を研磨することなしに上記の図４（ｊ）〜図９（ｒ）に示した工程と同様の工程を経て、配線等を形成する。
【０１０６】
本実施の形態のように、スキャン塗布と常温減圧乾燥とを行うことにより、下層レジスト膜５を少量のレジスト材で比較的均一にかつ平坦に形成することができ、従って上層レジスト７を均一膜厚に形成することができる。
【０１０７】
その他、本実施の形態においても、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１０８】
第５の実施の形態
本実施の形態は、中間層６の平坦化を行わずに、下層レジスト膜５をスキャン塗布法で形成した後に室温〜１００℃の条件下で前ベークを行って平坦化を行う以外は、上述の第１の実施の形態と共通している（但し、共通の工程は説明を省略することがある）。
【０１０９】
即ち、上記の図１（ａ）〜図２（ｆ）に示した工程と同様の工程を経て、酸化膜２及び３に凹部４を形成する。
【０１１０】
次に、図１５（ａ）に示すように、酸化膜３上に公知のスキャン塗布法によって、低粘度の下層レジスト膜材料５を塗布する。この下層レジスト膜５の材質及び膜厚は、上述の第４の実施の形態で述べたものと同様である。
【０１１１】
次に、図１５（ｂ）に示すように、常圧のチャンバー内で常温〜１００℃で前ベークを行った後に、１００〜３００℃の高温下で６０〜２７０ｓｅｃ間、後ベークを行って、下層レジスト膜５内から溶媒を放出し、下層レジスト膜５の表面形状を保持しつつ硬化させる。
【０１１２】
次に、図１６（ｃ）に示すように、下層レジスト膜５の平坦な表面上に中間層６を形成する。
【０１１３】
その後、この中間層６を研磨することなしに上記の図４（ｊ）〜図９（ｒ）に示した工程と同様の工程を経て、配線等を形成する。
【０１１４】
本実施の形態のように、スキャン塗布後に加熱下での前ベークを行うことにより、この時点では溶媒のみを放出し、気泡は膜内に残留させて、下層レジスト膜５の体積収縮を抑制できるため、表面形状は塗布直後の平坦形状を保持しつつ硬化する。この結果、上述の第４の実施の形態と比べて、下層レジスト膜５を少量のレジストで一層均一にかつ平坦に形成することができ、従って上層レジスト７をより均一膜厚に形成することができる。
【０１１５】
その他、本実施の形態においても、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１１６】
第６の実施の形態
本実施の形態は、中間層６の平坦化を行わずに、中間層６と下層レジスト膜５との間に中層レジスト膜を形成して平坦化し、後工程のエッチング時に中層レジスト膜も所定パターンにエッチングする以外は、上述の第１の実施の形態と共通している（但し、共通の工程は説明を省略することがある）。
【０１１７】
即ち、上記の図１（ａ）〜図３（ｇ）に示した工程と同様の工程を経て、図１７（ａ）に示すように、酸化膜３上に下層レジスト膜５を形成する。
【０１１８】
この下層レジスト膜５を塗布形成するには、例えば、構成材料を回転塗布法により１０００〜５０００ｒｐｍの回転数で０．３μｍの厚さに塗布し、１００〜３００℃の高温で６０〜２７０ｓｅｃ間ベークする。
【０１１９】
次に、図１７（ｂ）に示すように、下層レジスト膜５の上に、粘度の低いレジスト材料を塗布して中層レジスト膜１９を形成する。この中層レジスト膜１９の材質は、下層レジスト膜５と同一材料であるのがよく、またその形成方法としては、例えば回転塗布法により１０００〜５０００ｒｐｍの回転数で０．０５μｍの厚さに塗布し、１００〜３００℃の高温で６０〜２７０ｓｅｃ間ベークする。
この中間レジスト膜１９は、低粘度で塗布するため、下層レジスト膜５の表面の凹凸を埋めて平坦な面を形成することができる。
【０１２０】
次に、図１８（ｃ）に示すように、中間レジスト膜１９上に中間層６を形成し、続いて図１８（ｄ）に示すように、中間層６上に上層レジスト膜７を形成する。
【０１２１】
その後、上記の図５（ｋ）〜図９（ｒ）に示した工程と同様の工程を経て配線等を形成する。
【０１２２】
本実施の形態によれば、低粘度の樹脂は高粘度の樹脂に比べて均一に塗布することができるために、下層レジスト膜５上に低粘度の中間レジスト膜１９の塗布形成することにより、下層レジスト膜５の表面上を確実に平坦化することができ、従ってこの上の中間層６を平坦化し、更には上層レジスト７を均一膜厚で形成することができる。
【０１２３】
その他、本実施の形態においても、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１２４】
以上に説明した実施の形態は、本発明の技術的思想に基づいて更に変形が可能である。
【０１２５】
例えば、上述の第１〜第３の実施の形態による中間層６の平坦化工程と、上述の第４〜第６の実施の形態による下層レジスト膜５の平坦化工程とを組み合わせることができる。この場合は、上層レジスト７を一層均一膜厚で平坦化することができる。
【０１２６】
また、下地層となる酸化膜３の表面も化学機械研磨等によって平坦化すれば、本発明による平坦化方法による上層レジスト膜７の均一膜化にとって有利である。
【０１２７】
また、中間層６を平坦化するために、中間層６上に低粘度の中間層を設けてもよい。上述のスキャン塗布法に代えて、回転塗布を伴なわない他の塗布方式を採用してよい。
【０１２８】
また、上述のような３層レジスト構造ではなく、４層以上のレジスト構造を用いてよいし、場合によっては２層レジスト構造を用いてもよい。この２層レジスト構造の場合は、例えばシリコン含有レジストと感光性レジストとの積層構造としてよい。
【０１２９】
なお、本発明は、半導体基板上の酸化膜以外にも、配線材料層その他の層のエッチングにも適用できる。また、光リソグラフィだけでなく、ＰＲＥＶＡＩＬ（４倍縮小光電子光学系を用いた電子線露光方式）等の電子線転写装置や可変成形型電子線直描機、イオンビームリソグラフィ及びＥＵＶ（極紫外線）等の露光装置及び露光方法にも適用することができる。
【０１３０】
【発明の作用効果】
上述したように、本発明によれば、前記上層レジストとの界面における前記中間層の表面と；前記中間層との界面における前記下層レジストの表面と；の少なくとも一方を平坦化する工程、又は前記上層レジストとの界面における前記下層の表面を平坦化する工程を有するために、前記中間層又は前記下層上に形成される前記上層レジストの表面を常に平坦化して前記上層レジストの厚さを均一化することができるので、この均一化された前記上層レジストをＬＥＥＰＬ等で常に所定パターンに露光することが可能となり、現像後のレジストパターンを高精度に形成することができる。
【０１３１】
従って、このようにして得られた上層レジストパターンをマスクにした前記中間層のエッチング及びこの中間層をマスクにした前記下層レジストのエッチング、又は前記上層レジストパターンをマスクにした前記下層のエッチングを確実に所定パターンにエッチングしてエッチングマスクを高精度に作製し、更にこのエッチングマスクを用いて前記下地層を高精度にエッチングすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるエッチングマスク及び半導体装置の製造工程を順次示す断面図である。
【図２】同、製造工程を順次示す断面図である。
【図３】同、製造工程を順次示す断面図である。
【図４】同、製造工程を順次示す断面図である。
【図５】同、製造工程を示す断面図である。
【図６】同、製造工程を順次示す断面図である。
【図７】同、製造工程を順次示す断面図である。
【図８】同、製造工程を順次示す断面図である。
【図９】同、製造工程を示す断面図である。
【図１０】同、半導体装置の部分断面図（ａ）及び部分平面図（ｂ）である。
【図１１】本発明の第２の実施の形態によるエッチングマスク及び半導体装置の製造工程を示す断面図である。
【図１２】本発明の第３の実施の形態によるエッチングマスク及び半導体装置の製造工程を示す断面図である。
【図１３】本発明の第４の実施の形態によるエッチングマスク及び半導体装置の製造工程を順次示す断面図である。
【図１４】同、製造工程を示す断面図である。
【図１５】本発明の第５の実施の形態によるエッチングマスク及び半導体装置の製造工程を順次示す断面図である。
【図１６】同、製造工程を示す断面図である。
【図１７】本発明の第６の実施の形態によるエッチングマスク及び半導体装置の製造工程を順次示す断面図である。
【図１８】同、製造工程を順次示す断面図である。
【図１９】従来例によるエッチングマスク及び半導体装置の製造工程を順次示す断面図である。
【図２０】同、製造工程を順次示す断面図である。
【図２１】同、製造工程を順次示す断面図である。
【図２２】同、製造工程を示す断面図である。
【図２３】同、製造工程を示す断面図（ａ）及びそのＡ部の拡大図（ｂ）である。
【図２４】同、製造工程を順次示す断面図である。
【図２５】同、製造工程を順次示す断面図である。
【図２６】同、製造工程を順次示す断面図である。
【図２７】同、半導体装置の製造工程を示す部分断面図及び部分平面図である。
【符号の説明】
１、５…基板、２、３…酸化膜、４凹部、
５…下層レジスト膜（非感光性レジスト）、
６…中間層、７…上層レジスト膜（感光性レジスト）、
８Ａ、８Ｂ…メンブレン、９Ａ、９Ｂ…ステンシルマスク、
１０Ａ、１０Ｂ…パターン開口、１１…電子線、
１２、１３、１４、１５、２２…開口部、１６…銅シード層、１７…銅層、
１８…コンタクトホール、１９…中層レジスト膜、２１…感光性レジスト、
２３…コンタクトプラグ、７０、７１、７２…凹所
【図１】
2004296955.tif 000003
【図２】
2004296955.tif 000004
【図３】
2004296955.tif 000005
【図４】
2004296955.tif 000006
【図５】
2004296955.tif 000007
【図６】
2004296955.tif 000008
【図７】
2004296955.tif 000009
【図８】
2004296955.tif 000010
【図９】
2004296955.tif 000011
【図１０】
2004296955.tif 000012
【図１１】
2004296955.tif 000013
【図１２】
2004296955.tif 000014
【図１３】
2004296955.tif 000015
【図１４】
2004296955.tif 000016
【図１５】
2004296955.tif 000017
【図１６】
2004296955.tif 000018
【図１７】
2004296955.tif 000019
【図１８】
2004296955.tif 000020
【図１９】
2004296955.tif 000021
【図２０】
2004296955.tif 000022
【図２１】
2004296955.tif 000023
【図２２】
2004296955.tif 000024
【図２３】
2004296955.tif 000025
【図２４】
2004296955.tif 000026
【図２５】
2004296955.tif 000027
【図２６】
2004296955.tif 000028
【図２７】
2004296955.tif 000029