(57)【要約】【課題】ディープトレンチ上方のフィールド酸化膜上に、互いにショートしないように複数の配線を形成することができ、この構成を製造コストが高くならないように実現することができる半導体装置の製造方法を提供する。【解決手段】シリコン基板１０にディープトレンチ１８を形成し、このディープトレンチ１８の内面とシリコン基板１０の上面とにライナー酸化膜２０を形成すえる。この後、シリコン基板１０の上面に形成されたライナー酸化膜２０を除去する際に、ドライエッチングにより所定の厚みになるまで除去する。そして、シリコン基板１０の上面にシリコンナイトライド膜を形成し、アクティブ領域以外のシリコンナイトライド膜を除去し、これによって露出したライナー酸化膜２０をウエットエッチングにより除去し、残ったシリコンナイトライド膜をマスクにしてフィールド酸化膜３２を形成する。【選択図】      図１
2004228305.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体素子を互いに分離するための深溝の上方にフィールド酸化膜を形成する半導体装置の製造方法において、
半導体基板に前記深溝を形成する第１の工程と、
前記半導体基板の上面及び前記深溝の表面に酸化膜を形成する第２の工程と、
前記深溝に充填材を埋め込む第３の工程と、
前記半導体基板の上面に形成された酸化膜をドライエッチングにより所定の厚みになるまで除去する第４の工程と、
前記半導体基板の上面にシリコンナイトライド層を形成する第５の工程と、
前記フィールド酸化膜が形成される領域に存在する前記シリコンナイトライド層を除去する第６の工程と、
前記シリコンナイトライド層を除去することによって露出した前記酸化膜を、ウエットエッチングにより除去する第７の工程と、
前記シリコンナイトライド層をマスクにして、前記フィールド酸化膜を形成する第８の工程と
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に集積回路を形成する際に、深溝（ふかみぞ）によって素子間の電気的絶縁を行う、いわゆるディープ・トレンチ・アイソレーション領域を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体基板に複数の電子デバイスを形成してなる集積回路においては、各素子相互の電気的絶縁を確保するために、深溝を設ける方法が利用されている。この深溝による素子分離方法は、ディープ・トレンチ・アイソレーション法と呼ばれている。このディープ・トレンチ・アイソレーション法は、公知の技術であるＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法と併用することもできる。ＬＯＣＯＳ法とは、素子間相互の悪影響を防ぐためフィールド酸化膜で分離するＬＯＣＯＳ構造を形成するための方法である。
【０００３】
従来のディープ・トレンチ・アイソレーションとフィールド酸化膜とを併用した半導体装置の製造方法を、次の（１）〜（１３）の工程順に説明する。
（１）マスク酸化膜形成・リソグラフィー工程において、図９に示すように、シリコン基板１０の表面を酸化することによってトレンチエッチングを行うためのマスク酸化膜１２を形成し、マスク酸化膜１２の上にホトレジスト１４を形成する。そして、シリコン基板１０にディープトレンチ（後述で説明）を形成するホトレジスト１４の開口部１６を、公知のリソグラフィー技術によって除去して形成する。このホトレジスト１４の開口部１６の寸法は、ディープトレンチの開口部の寸法を決定するものである。ここでは、例えば０．６μｍであるとする。なお、以下の説明において、シリコン基板１０を単にウエハーと表現する場合もある。
【０００４】
（２）マスク酸化膜エッチング工程において、図１０に示すように、開口部１６のマスク酸化膜１２をエッチングする。
（３）レジスト除去・ディープトレンチエッチング工程において、図１１に示すように、ホトレジスト１４を除去した後、開口部１６によって露出したシリコン基板１０の部分をディープトレンチエッチングすることによって、所望の深さの深溝、すなわちディープトレンチ１８を形成する。
【０００５】
（４）マスク酸化膜除去・ライナー酸化膜形成工程において、図１２に示すように、マスク酸化膜１２を除去した後、ディープトレンチ１８の表面を含むシリコン基板１０の表面に、ライナー酸化膜２０を形成する。
（５）ポリシリコン堆積・ポリシリコンエッチバック工程において、図１３に示すように、ライナー酸化膜２０が形成されたディープトレンチ１８の内部に、充填材として例えばポリシリコン２２を充填する。この充填方法は、例えば、一旦、シリコン基板１０上のライナー酸化膜２０の上に、膜厚６００ｎｍのポリシリコンを堆積させる。この際、ディープトレンチ１８の内部にはポリシリコン２２が充填される。この後、ディープトレンチ１８以外のポリシリコンをドライエッチングにより除去する、いわゆるエッチバックによって行う。
【０００６】
（６）ライナー酸化膜エッチング工程において、図１４に示すように、シリコン基板１０上のライナー酸化膜２０をウエットエッチングにより除去する。ウエットエッチのための薬液としては、フッ酸を含む水溶液が用いられる（例えば、下記の特許文献１参照）。
このウエットエッチングの際には、例えば、１００％のオーバーエッチが行われる。このように長時間のオーバーエッチングを行っている理由は、一般にウエットエッチングによる酸化膜エッチングのウエハー面内での均一性が悪いため、ウエハー面内の全ての部分でシリコン基板１０を露出させるには、長時間のオーバーエッチングが必要なためである。
【０００７】
このような長時間のオーバーエッチングを行った場合、ディープトレンチ１８の側壁部分のライナー酸化膜２０が深くエッチングされる。これは、上記のフッ酸を含むエッチング液が、特にディープトレンチ１８の部分に浸透しやすい性質があるため、この性質と長時間のオーバーエッチングとが相伴うためである。
この際、ポリシリコン２２は、フッ酸系の薬液では殆どエッチングされないため、ポリシリコン２２とシリコン基板１０との間に挟まれたライナー酸化膜２０の上側部分のみがウエットエッチによって除去され、当該部分に空間２４が残る結果となる（例えば、下記の非特許文献１参照）。
【０００８】
（７）酸化膜形成工程において、図１５に示すように、シリコン基板１０の上に、次工程で堆積させるシリコンナイトライド膜の下地として、酸化膜２６を成長させる。この際、空間２４があるため、その空間２４の部分にリセス（溝）２８が形成される。
（８）シリコンナイトライド堆積工程において、図１６に示すように、酸化膜２６の上に、シリコンナイトライド膜３０を堆積させる。この際、リセス２８にもシリコンナイトライドが充填される。
【０００９】
（９）アクティブリソグラフィー・シリコンナイトライドエッチング工程において、図１７に示すように、アクティブ領域３１のみホトレジスト１４ａを形成し、リソグラフィーとドライエッチングにより、アクティブ領域３１以外のシリコンナイトライド膜３０を除去する。このとき、リセス２８に充填されたシリコンナイトライド３０ａは除去しきれず、いわゆるエッチ残りとしてリセス２８に残留する。
【００１０】
（１０）レジスト除去・酸化膜除去工程において、図１８に示すように、ホトレジスト１４ａを除去した後、アクティブ領域３１以外の部分の酸化膜２６を除去する。この酸化膜２６の除去には、例えばフッ酸系の薬液が用いられるが、エッチ残りとして残留しているシリコンナイトライド３０ａはエッチングされずに残り続ける。
【００１１】
（１１）フィールド酸化膜形成工程において、図１９に示すように、アクティブ領域３１以外の部分にフィールド酸化を行って、フィールド酸化膜３２を形成する。この際、フィールド酸化膜３２はシリコンナイトライド膜３０と酸化膜２６との間にも成長する。また、フィールド酸化膜３２の膜厚は例えば３００ｎｍである。このフィールド酸化膜３２の形成はＬＯＣＯＳ法による。さらに、リセス２８に充填されているシリコンナイトライド３０ａの上部は酸化されないため、この部分に、さらに大きなリセス２８ａが形成される。つまり、ディープトレンチ１８上部のフィールド酸化膜３２は、極めて凹凸の大きい形状となる。
【００１２】
（１２）シリコンナイトライド除去・ゲート酸化膜形成工程において、図２０に示すように、アクティブ領域３１上に残存しているシリコンナイトライド膜３０を、例えば温度１８０℃程度の熱燐酸により除去する。この際、熱燐酸によりリセス２８ａ内部に充填されたシリコンナイトライド３０ａも除去される場合がある。この場合、シリコンナイトライド３０ａが除去された分、リセス２８ａがさらに深くなる。ついで、ゲート酸化膜３４を例えば熱酸化により成長させる。
【００１３】
（１３）ポリシリコン配線形成工程において、図２１に示すように、フィールド酸化膜３２上に、ポリシリコンを例えば低圧ＣＶＤ法により堆積させた後、リソグラフィーとエッチングにより所定パターンのポリシリコン配線３６を形成する。
このような半導体装置の製造方法によって、例えば、図２２（ａ）および（ｂ）に示すような半導体装置が形成される。（ａ）は半導体装置の平面図、（ｂ）は（ａ）のＡ１−Ａ２断面図である。
【００１４】
【特許文献１】
特開昭６１−１０７７４０号公報
【非特許文献１】
ジャーナル・オブ・ザ・エレクトロケミカル・ソサエティー、１９９０年、Ｖｏｌ．１３７、Ｎｏ．６、Ｐ．１９４２
【００１５】
【発明が解決しようとする課題】
しかし、従来の半導体装置の製造方法においては、図２０に示すように、ディープトレンチ１８の上部に大きなリセス２８ａが形成されてしまうので、図２１に示すフィールド酸化膜３２の上にポリシリコン配線３６を形成するためのエッチング工程において、そのリセス２８ａにポリシリコンが残存し、図２２に示すように、残存したポリシリコン３６ｃが、互いに独立した第１と第２のポリシリコン配線３６ａ，３６ｂをショートしてしまうという問題がある。
【００１６】
このショート不良を避けるため、公知の製造方法によってディープ・トレンチ・アイソレーションを形成し、図２２（ａ）に示すようなディープトレンチ１８を横切る方向にポリシリコン配線３６ａ，３６ｂを形成しない方法もある。しかし、この方法では、電気回路の面積が大きくなり、半導体装置の製造コストが高くなるという問題が生じる。
【００１７】
また、ディープトレンチ１８上部のリセス２８ａを無くすために、ＣＭＰ（化学的機械研磨装置）を用いてディープトレンチ１８上部を平坦化する方法もあるが、この方法では、ＣＭＰ装置自体の導入コスト、ＣＭＰ装置の維持管理費、比例コストなどが大きくなるので、やはり半導体装置の製造コストが高くなるという問題が生じる。
【００１８】
また、このようなリセス２８ａが引き起こす問題は、上記の非特許文献１にも詳述されている。非特許文献１によれば、著者らはリセス２８ａの解消を行う手段として、ＬＯＣＯＳ工程を２回行うことを提案しているが、この場合も明らかに製造工程が長くなるため、半導体装置の製造コストが高くなるという問題が生じる。
【００１９】
本発明は、このような課題に鑑みてなされたものであり、ディープトレンチ上方のフィールド酸化膜上に、互いにショートしないように複数の配線を形成することができ、この構成を製造コストが高くならないように実現することができる半導体装置の製造方法を提供することを目的としている。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１による半導体装置の製造方法は、複数の半導体素子を互いに分離するための深溝の上方にフィールド酸化膜を形成する半導体装置の製造方法において、半導体基板に前記深溝を形成する第１の工程と、前記半導体基板の上面及び前記深溝の表面に酸化膜を形成する第２の工程と、前記深溝に充填材を埋め込む第３の工程と、前記半導体基板の上面に形成された酸化膜をドライエッチングにより所定の厚みになるまで除去する第４の工程と、前記半導体基板の上面にシリコンナイトライド層を形成する第５の工程と、前記フィールド酸化膜が形成される領域に存在する前記シリコンナイトライド層を除去する第６の工程と、前記シリコンナイトライド層を除去することによって露出した前記酸化膜を、ウエットエッチングにより除去する第７の工程と、
前記シリコンナイトライド層をマスクにして、前記フィールド酸化膜を形成する第８の工程とを備えたことを特徴としている。
【００２１】
この方法によれば、第４の工程において、深溝が形成された半導体基板の上面に形成された酸化膜を除去する際に、ドライエッチングにより所定の厚みになるまで除去するようにしたので、従来のウエットエッチングによる除去と異なり、深溝内の上部にリセス（溝）が形成されることが無くなる。この第４の工程でリセスが形成されないと、第８の工程にてフィールド酸化膜を形成した際に、平坦なフィールド酸化膜を形成することができる。従来はリセスが形成されるためにフィールド酸化膜の配線形成面に凹部が生じ、この凹部に配線を形成する導電材が残存し、この残存した導電材が、互いに独立した配線同士をショートしていた。しかし、本発明では、フィールド酸化膜を平坦面とすることが出来るので、従来のように導電材が残存することがなくなる。従って、配線同士がショートすることがなくなる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
（実施の形態）
図１は、本発明の実施の形態に係る半導体装置の製造方法により製造された半導体装置の構成を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ１−Ａ２断面図である。但し、図１に示す半導体装置において、図２２に示した従来の半導体装置の各部に対応する部分には同一符号を付し、その説明を省略する。
【００２３】
本実施の形態による半導体装置の製造方法は、図１と図２２の半導体装置の比較から判るように、各ポリシリコン配線３６ａ，３６ｂをショートさせるポリシリコン３６ｃが残存しないように、半導体装置を製造可能とするものである。
本実施の形態によるディープ・トレンチ・アイソレーションとフィールド酸化膜とを併用した半導体装置の製造方法を、次の（１）〜（１２）の工程順に説明する。但し、次の（１）〜（５）の工程においては、従来例と基本的に同様であるため図９〜図１３を参照する。
【００２４】
（１）マスク酸化膜形成・リソグラフィー工程において、図９に示すように、シリコン基板１０の表面を酸化することによってトレンチエッチングを行うためのマスク酸化膜１２を形成し、マスク酸化膜１２の上にホトレジスト１４を形成する。そして、シリコン基板１０にディープトレンチ（後述で説明）を形成するホトレジスト１４の開口部１６を、公知のリソグラフィー技術によって除去して形成する。このホトレジスト１４の開口部１６の寸法は、ディープトレンチの開口部の寸法を決定するものである。ここでは、例えば０．６μｍであるとする。また、マスク酸化膜１２の厚みは、４００ｎｍであるとする。
【００２５】
（２）マスク酸化膜エッチング工程において、図１０に示すように、開口部１６のマスク酸化膜１２をエッチングする。例えば、フッ素系プラズマを用いたドライエッチングによりエッチングする。
（３）レジスト除去・ディープトレンチエッチング工程において、図１１に示すように、ホトレジスト１４を除去した後、開口部１６によって露出したシリコン基板１０の部分をディープトレンチエッチングすることによって、所望の深さの深溝、すなわちディープトレンチ１８を形成する。この場合、マスク酸化膜１２をマスクとして、例えば六フッ化硫黄と酸素の混合ガスを用いたプラズマエッチングによりディープトレンチエッチングを行う。ディープトレンチ１８のシリコン基板１０における深さは、例えば７μｍであるとする。
【００２６】
（４）マスク酸化膜除去・ライナー酸化膜形成工程において、図１２に示すように、マスク酸化膜１２を除去した後、ディープトレンチ１８の表面を含むシリコン基板１０の表面に、ライナー酸化膜２０を形成する。この場合、例えばマスク酸化膜１２を、フッ酸系薬液を用いて除去した後、ライナー酸化膜２０を形成する。このライナー酸化膜２０の膜厚は、例えば１２０ｎｍであるとする。本ライナー酸化膜２０の形成工程においては、ディープトレンチ１８内部のシリコン基板１０側壁にも約１２０ｎｍの膜厚まで酸化シリコン膜が成長する。この際、膜厚約５０ｎｍに相当するシリコンが消費されるため、ディープトレンチ１８内部の幅は、ライナー酸化膜２０によって約０．１μｍ狭められる。従って、ディープトレンチ１８開口部の間口は、約０．５μｍとなっている。
【００２７】
（５）ポリシリコン堆積・ポリシリコンエッチバック工程において、図１３に示すように、ライナー酸化膜２０が形成されたディープトレンチ１８の内部に、充填材として例えばポリシリコン２２を充填する。
ここで、ポリシリコン２２を充填する方法の例を詳述する。まず一旦、ライナー酸化膜２０を介したシリコン基板１０の上に、膜厚６００ｎｍのポリシリコンをモノシランを原料ガスとする低圧ＣＶＤ法にて堆積させる。低圧ＣＶＤ法によれば、間口０．５μｍ程度となっているディープトレンチ１８の内部にまでポリシリコンが堆積し、なおかつディープトレンチ１８の上部を含むシリコン基板１０上のライナー酸化膜２０の表面全体がポリシリコンに覆われる状態となる。次に、その全面に堆積しているポリシリコンを、塩素系ガスを用いたプラズマによりエッチングする。塩素系ガスを用いたプラズマエッチングによれば、ディープトレンチ１８内部以外の領域にあるポリシリコンは除去されるが、ディープトレンチ１８内部に充填されたポリシリコン２２は除去されないため、結果としてディープトレンチ１８内部にポリシリコン２２が充填された状態となる。このように充分な体積のポリシリコン２２を堆積した後、エッチングによりディープトレンチ１８以外の領域のポリシリコンを除去する手法は、一般にエッチバックと呼ばれる公知の技術である。
【００２８】
当該エッチバック工程においては、シリコン酸化膜に対するポリシリコンのエッチング選択性の高い塩素系プラズマを用いたエッチングを行っているため、シリコン基板１０の表面のライナー酸化膜２０は、殆どエッチングされることがない。従って、シリコン基板１０の表面のディープトレンチ１８以外の領域には、依然として膜厚約１２０ｎｍのライナー酸化膜２０が残った状態となる。
【００２９】
（６）ライナー酸化膜エッチング（ドライエッチング）工程において、図２に示すように、ドライエッチングによってシリコン基板１０の上面のライナー酸化膜２０（図１３参照）を、符号２０ａで示すように所定の膜厚となるまで除去する。この所定の膜厚のライナー酸化膜を、以下ライナー酸化膜残膜２０ａまたは残膜２０ａという。このライナー酸化膜エッチング工程において、従来例の図１４に示した技術に見られるウエットエッチングに代わり、ドライエッチングを用いる点に本発明の特徴がある。
【００３０】
例えば、ライナー酸化膜２０を、アルゴン、ＣＨＦ３、ＣＦ４をエッチングガスとしたドライエッチングにより、ライナー酸化膜２０のうち膜厚１８ｎｍの酸化膜（残膜２０ａ）が残る程度にまでエッチングする。この際、ドライエッチングのシリコン基板１０面内でのエッチングの均一性は充分高いため、オーバーエッチング率は、例えば１０％と小さくすることができる。
【００３１】
また、従来技術では、ウエットエッチングにて例えば１００％と長いオーバーエッチが行われていた。これは、ウエットエッチングのウエハー面内での均一性が不充分であることに起因している。すなわち、ウエットエッチングでは、ウエハー内の部分によってエッチングの程度に差がある状態が生じるため、ウエハー面内の各部でのエッチングを完了させるためには、例えば１００％と長いオーバーエッチングが必要であった。また、ウエットエッチング液は、特に溝のある部分に滲み込みやすい性質があるため、上記のような長いオーバーエッチングの効果と相乗し、ディープトレンチ１８の側壁部分のライナー酸化膜２０の内部にまでウエットエッチ液が滲み込み、その側壁部分のライナー酸化膜２０が深くエッチングされる。このため、ディープトレンチ１８の側壁部分のライナー酸化膜２０の上部に空間２４（図１４参照）が形成されていた。この空間２４の形成が、後述のフィールド酸化膜形成工程の後も、ディープトレンチ１８の上部にリセス２８ａ（図１９参照）が形成される原因となっていた。
【００３２】
しかし、本実施の形態では、ライナー酸化膜エッチング工程にドライエッチングを使用し、オーバーエッチング率を例えば１０％としているため、ディープトレンチ１８の上部に空間２４が形成されることはない。従ってフィールド酸化後にディープトレンチ１８の上部にリセス２８ａが形成されることが無くなる。
（７）シリコンナイトライド堆積工程において、図３に示すように、例えば膜厚２００ｎｍのシリコンナイトライド膜３０を、例えばジクロルシランとアンモニアを原料ガスとする低圧ＣＶＤ法により堆積する。この際、ディープトレンチ１８以外のシリコン基板１０の表面には、ライナー酸化膜残膜２０ａが１８ｎｍ残っているため、１８ｎｍの残膜２０ａの上に２００ｎｍのシリコンナイトライド膜３０が形成される。
【００３３】
また、従来技術では、ウエットエッチングによりウエハー上のライナー酸化膜２０を除去しているので、ウエットエッチングのウエハー面内での均一性が悪くなって残膜２０ａを残すことができなかった。このため、図１５に示したように一旦シリコン基板１０の上面を露出させた後、改めて酸化を行って１８ｎｍの熱酸化膜２６を成長させていた。しかし、本実施の形態では、上記のようにライナー酸化膜残膜２０ａが残るので、従来のように酸化膜２６を改めて成長させる必要がない。これによって、工程の短縮を図ることができる。
【００３４】
（８）アクティブリソグラフィー・シリコンナイトライドエッチング工程において、図４に示すように、リソグラフィーにより、アクティブ領域３１のみホトレジスト１４ａを形成し、例えばＣＦ４と酸素を原料ガスとするドライエッチングにより、後工程にてフィールド酸化膜を成長させる部分のみのシリコンナイトライド膜３０を除去する。この際のオーバーエッチング率は、例えば２０％である。従来の技術では、図１５に示したように、ディープトレンチ１８の上部にリセス２８が形成されていた。このため図１７に示したように、シリコンナイトライド膜３０がリセス２８の内部に残留してしまう。これに対して本実施の形態においては、図２に示すように、ディープトレンチ１８の上部にリセス２８が形成されていないため、図４に示すように、シリコンナイトライドが局所的に残留することはない。
【００３５】
（９）レジスト除去・酸化膜除去工程において、図５に示すように、ホトレジスト１４ａを除去した後、例えばフッ酸系薬液によるウエットエッチングによって、アクティブ領域３１以外のライナー酸化膜残膜２０ａを除去する。本工程で除去される残膜２０ａは、上記のシリコンナイトライドエッチング時のオーバーエッチングによる膜減りもあるため、膜厚１８ｎｍから１０ｎｍ程度にまで減少している。従って、フッ酸系薬液によるエッチングを行ってもエッチング時間が短くてよいため、ディープトレンチ１８の上部に、従来のような空間２４が出来ることはない。
【００３６】
（１０）フィールド酸化膜形成工程において、図６に示すように、シリコン基板１０およびディープトレンチ１８の上のフィールド酸化を行う。フィールド酸化膜の膜厚は、例えば３００ｎｍである。この本実施の形態の工程では、ディープトレンチ１８の上部に従来のようなリセス２８が存在しないため、酸化を妨げる局所的なシリコンナイトライドの残留がなく、当該フィールド酸化の後もディープトレンチ１８の上部に、大きなリセス２８ａ（図２０参照）が生じない。
【００３７】
（１１）シリコンナイトライド除去・ゲート酸化膜形成工程において、図７に示すように、例えば熱燐酸を利用してアクティブ領域３１の上部に残留しているシリコンナイトライド膜３０を除去する。ついで、アクティブ領域３１の上にゲート酸化膜３４を例えば熱酸化（ＬＯＣＯＳ酸化）により成長させる。
（１２）ポリシリコン配線形成工程において、図８に示すように、例えばシランガスを原料とした低圧ＣＶＤ法によりポリシリコンを堆積した後、リソグラフィーとエッチングによりポリシリコン配線３６を形成する。
【００３８】
このような本実施の形態の半導体装置の製造方法によれば、図１に示すように、ディープトレンチ１８の上部のフィールド酸化膜３２に、従来のようにリセス２８ａが形成され、このリセス２８ａにポリシリコンが残存することがなくなるので、互いに独立した複数のポリシリコン配線３６ａ，３６ｂ同士がショートするということがなくなる。
【００３９】
このように、ディープトレンチ１８の上方にもポリシリコン配線３６ａ，３６ｂを形成することが可能なので、半導体集積回路の素子配置を効率的に行うことが出来るようになり、小さな面積でもより性能の高い集積回路を実現することができる。
また、本実施の形態では、従来のようにＣＭＰ（化学的機械研磨）法を用いず、ＬＯＣＯＳ酸化を１回行うだけなので、製造コストが高くならないようにすることができる。
【００４０】
また、ライナー酸化膜２０のドライエッチ後の残膜２０ａをＬＯＣＯＳ形成のためのシリコンナイトライド膜３０の下地としているため、従来の方法のように酸化膜２６（図１５参照）を改めて成長させる必要がなくなり、この酸化膜２６の成長工程を省くことができる。従って、従来の方法に比べて製造工程を短縮することができる。
【００４１】
【発明の効果】
以上説明したように本発明は、半導体基板に深溝を形成し、この深溝の内面と半導体基板の上面とに酸化膜を形成した後、半導体基板の上面に形成された酸化膜を除去する際に、ドライエッチングにより所定の厚みになるまで除去するようにしたので、従来のウエットエッチングによる除去と異なり、深溝内の上部にリセス（溝）が形成されることが無くなる。リセスが形成されないと、フィールド酸化膜を形成した際に平坦なフィールド酸化膜を形成することができ、従来のように導電材が残存することがなくなるので、フィールド酸化膜上に配線を形成した際に配線同士がショートすることがなくなる。また、従来のようにＣＭＰ（化学的機械研磨）法を用いず、ＬＯＣＯＳ酸化を１回行うだけなので、製造コストが高くならないようにすることができる。
従って、深溝上方のフィールド酸化膜上に、互いにショートしないように複数の配線を形成することができ、この構成を製造コストが高くならないように実現することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の製造方法により製造された半導体装置の構成を示す図である。
【図２】上記実施の形態に係るライナー酸化膜エッチング（ドライエッチング）工程における半導体装置の構成図である。
【図３】上記実施の形態に係るシリコンナイトライド堆積工程における半導体装置の構成図である。
【図４】上記実施の形態に係るアクティブリソグラフィー・シリコンナイトライドエッチング工程における半導体装置の構成図である。
【図５】上記実施の形態に係るレジスト除去・酸化膜除去工程における半導体装置の構成図である。
【図６】上記実施の形態に係るフィールド酸化膜形成工程における半導体装置の構成図である。
【図７】上記実施の形態に係るシリコンナイトライド除去・ゲート酸化膜形成工程における半導体装置の構成図である。
【図８】上記実施の形態に係るポリシリコン配線形成工程における半導体装置の構成図である。
【図９】上記実施の形態および従来例共通のマスク酸化膜形成・リソグラフィー工程における半導体装置の構成図である。
【図１０】上記実施の形態および従来例共通のマスク酸化膜エッチング工程における半導体装置の構成図である。
【図１１】上記実施の形態および従来例共通のレジスト除去・ディープトレンチエッチング工程における半導体装置の構成図である。
【図１２】上記実施の形態および従来例共通のマスク酸化膜除去・ライナー酸化膜形成工程における半導体装置の構成図である。
【図１３】上記実施の形態および従来例共通のポリシリコン堆積・ポリシリコンエッチバック工程における半導体装置の構成図である。
【図１４】従来のライナー酸化膜エッチング工程における半導体装置の構成図である。
【図１５】従来の酸化膜形成工程における半導体装置の構成図である。
【図１６】従来のシリコンナイトライド堆積工程における半導体装置の構成図である。
【図１７】従来のアクティブリソグラフィー・シリコンナイトライドエッチング工程における半導体装置の構成図である。
【図１８】従来のレジスト除去・酸化膜除去工程における半導体装置の構成図である。
【図１９】従来のフィールド酸化膜形成工程における半導体装置の構成図である。
【図２０】従来のシリコンナイトライド除去・ゲート酸化膜形成工程における半導体装置の構成図である。
【図２１】従来のポリシリコン配線形成工程における半導体装置の構成図である。
【図２２】従来の半導体装置の製造方法により製造された半導体装置の構成を示す図である。
【符号の説明】
１０  シリコン基板
１２  マスク酸化膜
１４，１４ａ  ホトレジスト
１６  開口部
１８  ディープトレンチ
２０  ライナー酸化膜
２０ａ  ライナー酸化膜残膜
２２  ポリシリコン
２４  空間
２６  酸化膜
２８，２８ａ  リセス
３０  シリコンナイトライド膜
３０ａ  シリコンナイトライド
３１  アクティブ領域
３２  フィールド酸化膜
３４  ゲート酸化膜
３６，３６ａ，３６ｂ  ポリシリコン配線
【図１】
2004228305.tif 000003
【図２】
2004228305.tif 000004
【図３】
2004228305.tif 000005
【図４】
2004228305.tif 000006
【図５】
2004228305.tif 000007
【図６】
2004228305.tif 000008
【図７】
2004228305.tif 000009
【図８】
2004228305.tif 000010
【図９】
2004228305.tif 000011
【図１０】
2004228305.tif 000012
【図１１】
2004228305.tif 000013
【図１２】
2004228305.tif 000014
【図１３】
2004228305.tif 000015
【図１４】
2004228305.tif 000016
【図１５】
2004228305.tif 000017
【図１６】
2004228305.tif 000018
【図１７】
2004228305.tif 000019
【図１８】
2004228305.tif 000020
【図１９】
2004228305.tif 000021
【図２０】
2004228305.tif 000022
【図２１】
2004228305.tif 000023
【図２２】
2004228305.tif 000024