(57)【要約】【課題】半導体基板上の低プログラミング電圧アンチヒューズを含む集積回路の構造および形成方法を提供する。【解決手段】半導体基板の一部を窒素と電荷担体ドーパント・ソースとでドープし、破壊電圧の印加によって破壊される薄い誘電体を、半導体基板のドープした部分の上に形成し、薄い誘電体によって半導体基板から分離される第１の導体を形成し、半導体基板のドープした部分へ導電的に接続される第２の導体を形成する。【選択図】図４
2004111957.tif 000002
【特許請求の範囲】
【請求項１】
　半導体基板上のアンチヒューズを含む集積回路を形成する方法であって、
　半導体基板の一部を窒素および電荷担体ドーパント・ソースを用いてドープする工程と、
　前記半導体基板のドープした部分の上に薄い誘電体を形成する工程と、
　前記薄い誘電体によって前記半導体基板から分離される第１の導体を形成する工程と、
　前記半導体基板のドープした部分へ導電的に接続される第２の導体を形成する工程と、
　破壊電圧の印加によって前記薄い誘電体を破壊させる工程とを含む方法。
【請求項２】
　前記薄い誘電体は、前記ドープした部分からの窒素の一部を含む請求項１記載の方法。
【請求項３】
　前記ドープする工程は、０．５：１〜１．３：１の間の前記電荷担体ドーパント・ソース：前記窒素の比率で実行される請求項１記載の方法。
【請求項４】
　前記ドープする工程は、１：１の前記電荷担体ドーパント・ソース：前記窒素の比率で実行される請求項３記載の方法。
【請求項５】
　前記第２の導体は、前記窒素でドープされていない前記半導体基板の第２の部分によって前記半導体基板の前記ドープした部分へ導電的に接続される請求項１記載の方法。
【請求項６】
　前記ドープする工程は、イオン打込によって実行される請求項１記載の方法。
【請求項７】
　前記ドープする工程は、１×１０14〜１×１０17キャリア／ｃｍ3 のイオンの打込濃度を与えるように実行される請求項４記載の方法。
【請求項８】
　前記電荷担体ドーパント・ソースは、ヒ素（Ａｓ），リン（Ｐ），インジウム（Ｉｎ），アンチモン（Ｓｂ）およびホウ素（Ｂ）より成るグループから選択される請求項１記載の方法。
【請求項９】
　前記ドープする工程はマスクを通した打込によって実行され、前記マスクは、前記基板上のキャパシタへのドーパント打込みのためにも用いられる請求項１記載の方法。
【請求項１０】
　半導体基板と、
　破壊電圧の印加によって破壊される薄い誘電体によって前記半導体基板から分離された第１の導体と、
　前記薄い誘電体の形成の前に窒素と電荷担体ドーパント・ソースとを用いてドープされた前記半導体基板へ導電的に接続された第２の導体とを備えるタイプのアンチヒューズを含む集積回路。
【請求項１１】
　前記半導体基板は、０．８：１〜１．３：１の間の前記電荷担体ドーパント・ソース：前記窒素の比率でドープされる請求項１０記載の集積回路。
【請求項１２】
　前記半導体基板は、１：１の前記電荷担体ドーパント・ソース：前記窒素の比率でドープされる請求項１１記載の集積回路。
【請求項１３】
　前記半導体基板は、１×１０14〜１×１０17キャリア／ｃｍ3 のイオンの打込濃度を与えるようにドープされる請求項１０記載の集積回路。
【請求項１４】
　前記電荷担体ドーパント・ソースは、ヒ素（Ａｓ），リン（Ｐ），インジウム（Ｉｎ），アンチモン（Ｓｂ）およびホウ素（Ｂ）より成るグループから選択される請求項１３記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、半導体プロセスに関し、特に、低プログラミング電圧で動作するアンチヒューズの構造および製造方法に関する。
【背景技術】
【０００２】
　電気的に動作可能なヒューズが、変更可能回路接続をプログラムする、あるいは欠陥のある回路素子を余分な回路素子で取り替えるような多くの目的のために、集積回路デバイスおよびプロセスの分野で用いられている。電気的に動作可能なヒューズの１タイプとして、いわゆる“アンチヒューズ”は２個の導体と介在する誘電体層とを有するデバイスであり、誘電体層は、十分な電圧および電流が導体へ印加されることによって破壊される。アンチヒューズの誘電体層中の抵抗は、アンチヒューズの“オン”状態または“オフ”状態をエンコードする。
【０００３】
　窒化シリコン（ＳｉＮ），“ゲート酸化物”すなわちゲート酸化物形成プロセスによって形成される二酸化シリコン（ＳｉＯ2 ），または酸化シリコン−シリコンオキシナイトライド−酸化シリコン（ＯＮＯ）である誘電体層を有するアンチヒューズの典型的な（破壊前）“オフ”抵抗は、１ＧΩより大きい。破壊の後、誘電体層中の抵抗は適度に低くなり、“オン”状態を示す。こうして、アンチヒューズのオン−オフ状態が、抵抗測定回路を用いて読み取られる。
【０００４】
　現在のところ、集積回路上のアンチヒューズの誘電体を適切に破壊するために、高電圧および数ミリアンペアの電流を必要とし得る。このように必要とされる高電流は、アンチヒューズおよび配線に最小寸法制約を課し、実装するためにかなり大きい集積回路面積を必要とし、同時にまた、新しいチップの生産試験および修理の流れに否定的な影響を与える。また、条件を定めて、必要な高プログラミング電圧による否定的な影響から集積回路を保護しなければならない。高プログラミング電圧は、静電放電（ＥＳＤ）保護に関する問題および集積回路の信頼性に関する問題を生じさせることがある。
【０００５】
　アンチヒューズの状態を確実に読み取るために、破壊後の抵抗はメガオームの範囲内かまたはそれ以下でなければならず、歩留りのために、これは、集積回路上の実質的に全てのアンチヒューズに対して実現されなければならない。ゲート酸化物アンチヒューズは、典型的に、このような破壊後の抵抗を実現するために数ミリアンペアの範囲内の電流を必要とする。一方、このような電流および必要とされる高電圧は、ＥＳＤ保護および信頼性の問題に基づく集積回路設計の制約に近い。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　本発明の一態様によれば、半導体基板上の低プログラミング電圧アンチヒューズを含む集積回路の構造および形成方法を提供する。
【課題を解決するための手段】
【０００７】
　この発明の方法は、半導体基板の一部を窒素と電荷担体ドーパント・ソースとでドープする工程と、破壊電圧の印加によって破壊される薄い誘電体を半導体基板のドープした部分の上に形成する工程とを含む。本方法は、さらに、薄い誘電体によって半導体基板から分離される第１の導体を形成する工程と、半導体基板のドープした部分へ導電的に接続される第２の導体を形成する工程とを含む。
【０００８】
　好ましくは、アンチヒューズの薄い誘電体は、半導体基板のドープした部分からの窒素の一部を含む。ドープする工程は、好ましくは、約０．５：１〜約１．３：１の間の電荷担体ドーパント・ソース：窒素の比率で実行される。より好ましくは、ドープする工程は、約１：１の電荷担体ドーパント・ソース：窒素の比率で実行される。加えて、ドープする工程は、好ましくはイオン打込によって実行される。打込みの際、イオンの好ましい濃度は、約１×１０14〜約１×１０17キャリア／ｃｍ3 である。電荷担体ドーパント・ソースは、より好ましくは、ヒ素（Ａｓ），リン（Ｐ），インジウム（Ｉｎ），アンチモン（Ｓｂ）およびホウ素（Ｂ）より成るグループから選択される。
【０００９】
　本発明の好適な態様によれば、アンチヒューズを得るための半導体基板への窒素および電荷担体ドーパント・ソースのイオン打込は、減結合キャパシタを得るために基板の他の部分へイオン打込を実行するために用いられるのと同じマスクを用いて実行される。
【００１０】
　本発明の他の態様によれば、半導体基板と、破壊電圧の印加によって破壊される薄い誘電体によって半導体基板から分離される第１の導体と、薄い誘電体の形成の前に窒素と電荷担体ドーパント・ソースとを用いてドープされた半導体基板へ導電的に接続された第２の導体とを有するタイプのアンチヒューズを含む集積回路が与えられる。
【発明を実施するための最良の形態】
【００１１】
　半導体基板上への二酸化シリコンの薄い誘電体の形成の前の、多量の電荷担体および窒素による半導体基板の意図的なドーピングは、破壊後の抵抗とヒューズをプログラムするために必要な電圧（“破壊電圧”）とを低下させる傾向にある。本発明者等は、電荷担体ドーパントが約５×１０14ｃｍ-2のレベルまで増加したときに破壊後抵抗の低下および／またはアンチヒューズの破壊電圧の低下を観察した。同様に、１×１０17ｃｍ-2のレベルに至るまでこれを観察した。例えば、図１において、６つのアンチヒューズ・サンプルの破壊後抵抗測定値を示す。このうち３つは領域２８が意図的に窒素（Ｎ2 ）でドープされず、他の３つは、領域２８が、１：１または１．２５：１の比率で窒素および電荷担体ドーパント・ソース（この場合にはリン）でドープされる。また、異なるレベルのプログラミング電流０．５ｍＡ，１ｍＡおよび２ｍＡでアンチヒューズ・サンプルを試験した。図１から明らかなように、窒素でドープされたアンチヒューズ・サンプルは、それぞれ、約２桁の破壊後抵抗の低下を示す。
【００１２】
　図２にさらに示すように、リンのような電荷担体ドーパント・ソース：窒素の比率は、薄い誘電体の結果として生じる破壊電圧に影響を与える。比率が高すぎる場合、破壊電圧の急増が生じる。破壊電圧の急増が１．５：１以上のリン：窒素の比率で観察され、同時に、著しく低い破壊電圧が１．３：１以下のＰ：Ｎ2 比率で観察された。
【００１３】
　シリコンの半導体基板を追加の電荷担体のみでドープする場合、それほど高度にドープされていない基板と比べて酸化物誘電体を成長させる酸化速度が増加することも観察された。ゲート酸化物が他のデバイスから成長するのと同時に基板の高度ドープされた領域の上にアンチヒューズの酸化物誘電体が成長する場合、基板のそれほど高度にドープされていない部分の上に形成されたゲート酸化物よりも著しく厚いアンチヒューズ誘電体が生じる。厚いアンチヒューズ誘電体は望ましくない、というのは、それは破壊のためにより高い電圧を必要とし得るからである。一方、追加の電荷担体と窒素との双方で基板をドープする場合、アンチヒューズの酸化物誘電体は、過度に厚くならない、というのは窒素が酸化物の成長速度を遅らせるからである。
【００１４】
　図３に示すように、酸化物の厚さの低減だけではアンチヒューズの破壊後抵抗の許容できる分布につながらない。図３に示す曲線においては、厚さが異なるが、双方とも同じ電圧および電流によってプログラムされる酸化物誘電体について、破壊後抵抗の分布１００，１０２を示す。分布１０２は、基板の窒素を打込んだ部分の上に成長した酸化物誘電体に関する。分布１００は、基板の非打込部分の上に成長した酸化物誘電体に関する。窒素のみの打込は、酸化物誘電体の厚さそのものを低減させるが、破壊後抵抗の分布を適切には変化させない。図１を再び参照すると、アンチヒューズ酸化物誘電体の破壊後抵抗の下方への階段状変化を実現するためには、むしろ、窒素の追加と追加の電荷担体の双方が必要である。
【００１５】
　図４は、本発明に係るアンチヒューズの第１の実施例を示す。図４に示すように、アンチヒューズ１０は、第１の導体１２を含み、第１の導体１２は、薄い誘電体１６によって半導体（好ましくはシリコン）基板１４から分離される。好ましくは、第１の導体は、付着ポリシリコンの層１８を有し、さらに、金属または金属シリサイドの層２０を有する。スペーサ２２を、第１の導体１２の側壁上に形成してもよい。少なくとも１つの第２の導体２４を、半導体基板１４へ導電的に接続し、好ましくは、基板１４のドープ領域２６へ導電的に接続する。基板１４は領域２８を有し、領域２８は、薄い誘電体１６を形成する前に、窒素および電荷担体ドーパント・ソースでドープされる。
【００１６】
　図４に示すアンチヒューズを製造するプロセスの１例は以下のようである。支配的な電荷担体が電子であるｎ型伝導アンチヒューズについては、真性ｎ型またはｐ型基板１４が用いられ、リン（Ｐ）のようなドーパントの打込によって基板１４内にｎ型ウェル３０が形成される。一方、ヒ素（Ａｓ）およびアンチモン（Ｓｂ）がドーパントの好適な代替物である。ウェルは、通常、基板表面領域をアクティブ領域と分離領域（例えば浅いトレンチ分離）とに分けた後に打込まれ、分離領域は、基板の隣接する導電領域を相互に分離するために使われる。次に、マスクを基板へ付着し、好ましくはリンであるがＡｓまたはＳｂも可能なｎ型電荷担体ドーパント・ソースと窒素（Ｎ2 ）とを用いるイオン打込により、好ましくは領域２８をドープする。追加のマスクを付着し、領域２８をＮ2 でさらにドープして、電荷担体ドーパント・ソースと比べて存在している窒素の量を増加させてもよい。次に、シリコンの局所的酸化またはゲート酸化物の付着により、薄い誘電体１６を形成する。その後、ｎ+ ドープポリシリコンの層１８を付着することによって第１の導体１２を形成し、シリサイド層２０の形成，得られたスタックのパターニング，および任意のスペーサ２２の形成が続く。代替として、シリサイド２０の代わりに、窒化タングステン（ＷＮ）のようなバリア層およびタングステンの金属層２０を付着してパターニングしてもよい。その後、１以上の領域２６へｎ+ 打込みを行い、誘電体１６の破壊の後に、第１の導体１２と第２の導体２４との間に伝導を与える。レベル間誘電体３２の付着の後に、誘電体３２を貫いてコンタクト開口をエッチングし、適切な導体を付着することによって第２の導体２４を形成する。適切な導体は、例えば、高度ドープポリシリコン、またはタングステンのような耐火金属とすることができる。
【００１７】
　代替として、支配的な電荷担体がホールであるｐ型伝導アンチヒューズについては、真性ｎ型またはｐ型基板１４が用いられ、ホウ素（Ｂ）のようなドーパントの打込によって基板１４内にｐ型ウェル３０が形成される。一方、インジウム（Ｉｎ）がドーパントの好適な代替物である。ドーピングが行われるごとに、ｐ型電荷担体ドーパント・ソースを用いるということを除いて、全ての他のプロセス工程は上述と同様である。したがって、ホウ素またはインジウムのような電荷担体ドーパントと窒素とを用いて領域２８をドープする。さらに、第１の導体１２をホウ素またはインジウムでｐ+ ドープし、同様に領域２６をホウ素またはインジウムを用いてｐ+ ドープする。
【００１８】
　本発明の好適な実施形態において、アンチヒューズを得るための基板の領域２８（図４）への窒素およびドーパントの打込みは、単一マスクを通して行われ、この単一マスクは、ディープ・トレンチ・タイプの減結合キャパシタを得るために基板の他の部分に打込を行うために同時に用いられる。図５は、ディープ・トレンチ減結合キャパシタ１４８の構造を示す。このような減結合キャパシタの製造において、（ドーパント・プロファイル１８４をもたらす）ｎ+ ドーパント打込を基板へ行い、基板表面の拡散部１６６からトレンチ・キャパシタ１６８までの導電パスを作成しなければならない。このような打込は、基板の大部分の領域をブロックするが、このような減結合キャパシタが形成されるべき領域は開いているマスクの使用を必要とする。この実施例は、既に使用したマスクを利用して、アンチヒューズの領域２８（図４）への必要な打込を行う。領域２８（図４）へ必要な打込を行うとき、減結合キャパシタにおいてドーパント・プロファイル１５６がこのような打込から生じることに留意されたい。以下の制約が守られている限り、打込まれたドーパント・プロファイル１５６は減結合キャパシタの動作に悪影響を与えない。すなわち、プロファイル１５６のドーパント・タイプが、減結合キャパシタ打込１８４のドーパント・タイプと同じ極性を有する、すなわち双方ともｎ+ か双方ともｐ+ であるという制約である。
【００１９】
　まとめとして、本発明の構成に関して以下の事項を開示する。
（１）半導体基板上のアンチヒューズを含む集積回路を形成する方法であって、半導体基板の一部を窒素および電荷担体ドーパント・ソースを用いてドープする工程と、前記半導体基板のドープした部分の上に薄い誘電体を形成する工程と、前記薄い誘電体によって前記半導体基板から分離される第１の導体を形成する工程と、前記半導体基板のドープした部分へ導電的に接続される第２の導体を形成する工程と、破壊電圧の印加によって前記薄い誘電体を破壊させる工程とを含む方法。
（２）前記薄い誘電体は、前記ドープした部分からの窒素の一部を含む上記（１）記載の方法。
（３）前記ドープする工程は、約０．５：１〜約１．３：１の間の前記電荷担体ドーパント・ソース：前記窒素の比率で実行される上記（１）記載の方法。
（４）前記ドープする工程は、約１：１の前記電荷担体ドーパント・ソース：前記窒素の比率で実行される上記（３）記載の方法。
（５）前記第２の導体は、前記窒素でドープされていない前記半導体基板の第２の部分によって前記半導体基板の前記ドープした部分へ導電的に接続される上記（１）記載の方法。
（６）前記ドープする工程は、イオン打込によって実行される上記（１）記載の方法。
（７）前記ドープする工程は、約１×１０14〜約１×１０17キャリア／ｃｍ3 のイオンの打込濃度を与えるように実行される上記（４）記載の方法。
（８）前記電荷担体ドーパント・ソースは、ヒ素（Ａｓ），リン（Ｐ），インジウム（Ｉｎ），アンチモン（Ｓｂ）およびホウ素（Ｂ）より成るグループから選択される上記（１）記載の方法。
（９）前記ドープする工程はマスクを通した打込によって実行され、前記マスクは、前記基板上のキャパシタへのドーパント打込みのためにも用いられる上記（１）記載の方法。
（１０）半導体基板と、破壊電圧の印加によって破壊される薄い誘電体によって前記半導体基板から分離された第１の導体と、前記薄い誘電体の形成の前に窒素と電荷担体ドーパント・ソースとを用いてドープされた前記半導体基板へ導電的に接続された第２の導体とを備えるタイプのアンチヒューズを含む集積回路。
（１１）前記半導体基板は、約０．８：１〜約１．３：１の間の前記電荷担体ドーパント・ソース：前記窒素の比率でドープされる上記（１０）記載の集積回路。
（１２）前記半導体基板は、約１：１の前記電荷担体ドーパント・ソース：前記窒素の比率でドープされる上記（１１）記載の集積回路。
（１３）前記半導体基板は、約１×１０14〜約１×１０17キャリア／ｃｍ3 のイオンの打込濃度を与えるようにドープされる上記（１０）記載の集積回路。
（１４）前記電荷担体ドーパント・ソースは、ヒ素（Ａｓ），リン（Ｐ），インジウム（Ｉｎ），アンチモン（Ｓｂ）およびホウ素（Ｂ）より成るグループから選択される上記（１３）記載の集積回路。
【図面の簡単な説明】
【００２０】
【図１】異なる量の窒素および電荷担体ドーパントを用いて製造されたアンチヒューズについて得られた破壊後抵抗測定値を説明する図である。
【図２】異なる比率の電荷担体ドーパント：窒素の打込について観察されたアンチヒューズ破壊電圧の変化を説明する図である。
【図３】異なる酸化物誘電体厚さのアンチヒューズについて観察された破壊後抵抗の分布を説明する図である。
【図４】本発明の好適な実施形態に従って製造されたアンチヒューズを説明する図である。
【図５】図４に示したようなアンチヒューズへの打込みを行うために用いられたのと同じマスクを通して打込が実行されるディープ・トレンチ減結合キャパシタを説明する図である。
【符号の説明】
【００２１】
　１０　アンチヒューズ
　１２　第１の導体
　１４　半導体基板
　１６　薄い誘電体
　１８　ポリシリコンの層
　２０　金属または金属シリサイドの層
　２２　スペーサ
　２４　第２の導体
　２６　ドープ領域
　２８　領域
　３０　ウェル
　３２　レベル間誘電体
　１４８　ディープ・トレンチ減結合キャパシタ
　１５６　ドーパント・プロファイル
　１６６　基板表面の拡散部
　１６８　トレンチ・キャパシタ
　１８４　ドーパント・プロファイル
【図１】
2004111957.tif 000003
【図２】
2004111957.tif 000004
【図３】
2004111957.tif 000005
【図４】
2004111957.tif 000006
【図５】
2004111957.tif 000007