(57)【要約】　　　（修正有）【課題】放熱性が良く、閾値電流が低く、静電容量が小さい半導体レーザ素子を提供する。【解決手段】（１００）面を基板面５６ａとし、［０１１］方向に延在する順メサ型ストライプ状の第１のリッジ５２及び第２のリッジ５４の２段リッジを有するｐ型ＧａＡｓ基板５６と、第２のリッジ上に設けられた第１の積層構造５８と、第２のリッジ及び第１の積層構造を埋め込む第２の積層構造６０とを備える。第１の積層構造は、ｐ型ＡｌＧａＡｓクラッド層６２、活性層６４、及びｎ型ＡｌＧａＡｓクラッド層６６からなるＤＨ構造を構成し、｛１１１｝Ｂ面を斜面とする断面三角形状である。第２の積層構造は、ｐ型ＡｌＧａＡｓクラッド層６２ａ、活性層６４ａ、ｎ型ＡｌＧａＡｓ第１クラッド層６６ａ、ｐｎｐ電流ブロック層６８、ｎ型ＡｌＧａＡｓ第２クラッド層７０、ｎ型ＧａＡｓキャップ層７２で構成され、第２のリッジ及び第１の積層構造を埋め込む。【選択図】　　　　図１
2004022934.tif 000002
【特許請求の範囲】
【請求項１】
基板上に［０１１］方向に設けられ、基板面と平行な面を上面とする順メサ型のストライプ状第１のリッジと、第１のリッジの中央領域上に第１のリッジより狭いリッジ幅で［０１１］方向に設けられ、基板面と平行な面を上面とする順メサ型のストライプ状第２のリッジとを有し、かつ（１００）面を基板面とする第１の導電型のＧａＡｓ基板と、
少なくとも第１の導電型のクラッド層、活性層、及び第２の導電型の第１クラッド層からなるＤＨ（Ｄｏｕｂｌｅ　Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造を構成し、第２のリッジの上面を底面とする断面三角形状に第２のリッジ上に設けられたストライプ状の第１の積層構造と、
少なくとも第１の導電型のクラッド層、活性層、第２の導電型の第１クラッド層、電流ブロック層、第２の導電型の第２クラッド層、及び第２の導電型のキャップ層を有して第１の積層構造と相似の断面三角形状に第１のリッジ上に設けられ、第２のリッジ及び第１の積層構造を埋め込む第２の積層構造と
を備え、第１の積層構造の活性層の側面が全面にわたり第２の積層構造の電流ブロック層に接していることを特徴とする半導体レーザ素子。
【請求項２】
第１の積層構造及び第２の積層構造の斜面が｛１１１｝Ｂ面として形成されていることを特徴とする請求項１に記載の半導体レーザ素子。
【請求項３】
第２の積層構造の斜面に沿って設けられ、第２の導電型のキャップ層の頂部を露出させる開口を有する絶縁膜と、
絶縁膜から露出した第２の導電型のキャップ層の頂部に接触して設けられた電極と
を備えていることを特徴とする請求項１又は２に記載の半導体レーザ素子。
【請求項４】
電流ブロック層が、第１の導電型層、第２の導電型層、及び第１の導電型層で構成され、
電極から第１の積層構造の活性層に接する層までの第２の積層構造の部分が、第２の導電型のキャップ層と第２の導電型の第２クラッド層との第２の導電型層、電流ブロック層の第１の導電型層、第２の導電型層、及び第１の導電型層からなるサイリスタ構造を構成することを特徴とする請求項３に記載の半導体レーザ素子。
【請求項５】
（１００）面を基板面とする第１の導電型のＧａＡｓ基板上に、［０１１］方向に延在し、基板面と平行な面を上面とする順メサ型のストライプ状第１のリッジを、第１のリッジの中央領域上に、第１のリッジより狭いリッジ幅で［０１１］方向に延在し、基板面と平行な面を上面とする順メサ型のストライプ状第２のリッジを形成するリッジ形成工程と、
少なくとも第１の導電型のクラッド層、活性層、第２の導電型の第１クラッド層、電流ブロック層、第２の導電型の第２クラッド層、及び第２の導電型のキャップ層を基板上に、順次、連続的にエピタキシャル成長させ、積層構造を形成する工程と
を有し、
積層構造の形成工程では、第１の導電型のクラッド層、活性層、及び第２の導電型の第１クラッド層を有し、第２のリッジの上面を底面とする断面三角形状のストライプ状第１の積層構造を第２のリッジ上に形成すると共に、第１の導電型のクラッド層、活性層、第２の導電型の第１クラッド層、電流ブロック層、第２の導電型の第２クラッド層、及び第２の導電型のキャップ層を有して第２のリッジ及び第１の積層構造を埋め込む、第１の積層構造と相似の断面三角形状の第２の積層構造を第１のリッジ上に形成し、かつ第２の積層構造の形成に際して、第２の積層構造の電流ブロック層が第１の積層構造の活性層の側面の全面にわたり接するようにすることを特徴とする半導体レーザ素子の製造方法。
【請求項６】
積層構造の形成工程で第１の積層構造を第２のリッジ上に形成すると共に第２の積層構造を第１のリッジ上に形成する際、第２の積層構造の形成と同時に、第２の積層構造を構成する化合物半導体層と同じ化合物半導体層からなる第３の積層構造を第２の積層構造の斜面に接して第１のリッジ脇の基板面上に形成し、
次いで、ウエットエッチング法を適用して第３の積層構造をエッチングし、第１のリッジ脇の基板面、第１のリッジの側面、及び第２の積層構造の斜面を露出させて、第２の積層構造を形成することを特徴とする請求項５に記載の半導体レーザ素子の製造方法。
【請求項７】
第２の積層構造の形成に続いて、第１のリッジ脇の基板面、第１のリッジの側面、及び第２の積層構造の斜面に沿って絶縁膜を成膜する工程と、
絶縁膜をエッチングして第２の積層構造の第２の導電型のキャップ層の頂部を露出させる工程と、
絶縁膜から露出した第２の導電型のキャップ層の頂部に沿って金属膜を堆積させ、第２の導電型のキャップ層と接触する電極を設ける工程と
を有することを特徴とする請求項６に記載の半導体レーザ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＨ型半導体レーザ素子及びその製造方法に関し、更に詳細には、閾値電流及び静電容量が低く、放熱性が良い半導体レーザ素子、及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＳＤＨ（Ｓｅｐａｒａｔｅｄ　Ｄｏｕｂｌｅ　Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）型の埋め込みヘテロ接合型半導体レーザ素子は、レーザ共振器構造及びレーザ共振器構造の埋め込み積層構造を１回のエピタキシャル成長工程で同時に形成することができるので、生産性が高く、しかも閾値電流が低い半導体レーザ素子として注目されている。
ＳＤＨ型の埋め込みヘテロ接合型半導体レーザ素子は、ストライプ状のリッジを基板面に有するリッジ基板を予め作製し、エピタキシャル成長速度の結晶面方位依存性を利用することにより、リッジ基板上にレーザ共振器構造と埋め込み積層構造とを一回のエピタキシャル成長により作製した半導体レーザ素子である。
【０００３】
ここで、図７を参照して、上述のＳＤＨ型の埋め込みヘテロ接合型半導体レーザ素子（以下、簡単にＳＤＨ型半導体レーザ素子と言う）の構成を説明する。図７はＳＤＨ型半導体レーザ素子の構成を示す断面図である。
ＳＤＨ型半導体レーザ素子（以下、簡単に半導体レーザ素子と言う）１０は、図７に示すように、｛１００｝結晶面を上面１４ａとし、図７の紙面に直交する［０１１］軸方向に延びるストライプ状順メサ型のリッジ１４を有する、主面が｛１００｝結晶面の、例えばｐ型ＧａＡｓ基板１２を基板としている。
【０００４】
半導体レーザ素子１０は、リッジ１４の上面１４ａ（｛１００｝面）上に、ｐ型ＡｌＧａＡｓクラッド層１６、ＧａＡｓ等の活性層１８、及び第１ｎ型ＡｌＧａＡｓクラッド層２０からなる、三角形断面の積層構造２１を備えている。三角形断面の積層構造２１は、主面（｛１００｝結晶面）に対して約５５°の傾きを有する｛１１１｝Ｂ結晶面２１ａ、２１ｂを側斜面としている。
【０００５】
また、半導体レーザ素子１０は、ｐ型ＧａＡｓ基板１２上に、順次、ｐ型ＡｌＧａＡｓクラッド層１６ａ、活性層１８ａ、第１ｎ型ＡｌＧａＡｓクラッド層２０ａ、ｐｎｐ電流ブロック層２８、第２ｎ型ＡｌＧａＡｓクラッド層３０、及びｎ型ＧａＡｓキャップ層３２を有する積層構造を備え、積層構造２１を埋め込んでいる。
ｐｎｐ電流ブロック層２８は、第１ｐ型ＡｌＧａＡｓ電流ブロック層２２と、ｎ型ＡｌＧａＡｓ電流ブロック層２４と、第２ｐ型ＡｌＧａＡｓ電流ブロック層２６とから構成されている。
【０００６】
リッジ１４の両脇のｐ型ＧａＡｓ基板１２上に積層されたｐ型ＡｌＧａＡｓクラッド層１６ａ、活性層１８ａ、及び第１ｎ型ＡｌＧａＡｓクラッド層２０ａは、それぞれ、リッジ１４上のｐ型ＡｌＧａＡｓクラッド層１６、活性層１８、及び第１ｎ型ＡｌＧａＡｓクラッド層２０と同時に成膜された、実質的に同じ組成の層である。
ｐ型ＡｌＧａＡｓクラッド層１６、第１ｎ型ＡｌＧａＡｓクラッド層２０、及びｐｎｐ電流ブロック層２８は、ＧａＡｓ等の活性層１８に比して、バンドギャップ・エネルギーが大、すなわち屈折率が小なる材料で形成されている。
【０００７】
リッジ１４上のｐ型ＡｌＧａＡｓクラッド層１６及び活性層１８は、それぞれ、台形断面の層として形成されている。ｐ型ＡｌＧａＡｓクラッド層１６は電流ブロック構造２８の下部に接し、活性層１８は、両側面の全面にわたり、ｐｎｐ電流ブロック層２８に接している。
活性層１８上の第１ｎ型ＡｌＧａＡｓクラッド層２０は、三角形断面に形成されて、両側面で電流ブロック層２８の上部に接し、頂部を第２ｎ型ＡｌＧａＡｓクラッド層３０内に突出させている。
ｎ型キャップ層３２上にはオーミック接合するｐ側電極３４が、ＧａＡｓ基板１２の裏面にはオーミック接合するｎ側電極３６が形成されている。
【０００８】
ｐ型ＡｌＧａＡｓクラッド層１６、１６ａ、活性層１８、１８ａ、第１ｎ型ＡｌＧａＡｓクラッド層２０、２０ａ、ｐｎｐ電流ブロック層２８、第２ｎ型ＡｌＧａＡｓクラッド層３０、及びｎ型ＧａＡｓキャップ層３２は、それぞれ、通常のＭＯＣＶＤ（有機金属による化学的気相成長）法、例えばメチル系ＭＯＣＶＤ法によって１回のエピタキシャル成長作業によって順次に連続的にエピタキシャル成長した層である。
【０００９】
エピタキシャル成長に際し、リッジ１４の上面１４ａ及びリッジ１４の延在する方位を上述したように選定し、更にリッジ１４のリッジ幅及びｐ型ＧａＡｓ基板１２からの高さ、ｐ型ＡｌＧａＡｓクラッド層１６、活性層１８、第１ｎ型ＡｌＧａＡｓクラッド層２０等の厚さを適切に選定することによって、リッジ１４上の各層１６、１８、２０と、リッジ１４脇のｐ型ＧａＡｓ基板１２上の各層１６ａ、１８ｂ、２０ｂとは、相互に分断する斜面２１ａ、２１ｂからなる断層を形成しつつエピタキシャル成長する。
つまり、斜面２１ａ及び２１ｂによって分断された断面三角形状で、かつ図７の紙面に直交する方向に延在し、ｐ型ＡｌＧａＡｓクラッド層１６、活性層１８、及びｎ型ＡｌＧａＡｓ第１クラッド層２０のエピタキシャル成長層からなる積層構造２１が、リッジ１４上に形成される。
【００１０】
これは、通常のＭＯＣＶＤ法を適用して、例えばメチル系の有機金属を原料ガスとして使用したＭＯＣＶＤ法を適用してエピタキシャル成長させる際、｛１１１｝Ｂ結晶面が、一旦、生じると、この｛１１１｝Ｂ結晶面上には、更なるエピタキシャル成長が生じ難いことを利用して、エピタキシャル成長層の断面三角形状の積層構造２１を形成するものである。
そして、ｐｎｐ電流ブロック層２８は、積層構造２１の両側に分断され、それぞれ、ストライプ状積層構造２１の斜面２１ａ及び２１ｂに臨む活性層１８の両端面に衝合する。
【００１１】
リッジ１４上の積層構造２１中の活性層１８は、屈折率が活性層１８より小さいｐｎｐ電流ブロック層２８によって挟まれ、横方向に光閉じ込めされて、発光動作領域となる。
また、積層構造２１の両側では、ｐｎｐ電流ブロック層２８よって積層構造２１の両側の領域への電流流入が阻止され、電流の流入がリッジ１４上の積層構造２１内の活性層１８に集中するので、また、活性層１８の活性層幅を１μｍ程度に狭くすることができ、活性層を挟むように電流ブロック層を形成しているので、電流狭窄効果が高く、低閾値電流化を図ることができる。
以上のように、ＳＤＨ型半導体レーザ素子は、低閾値電流であって、しかも電流対光出力の高効率を実現していて、これらの優れた特性により光通信用レーザとして期待されている。
【００１２】
ところで、光通信用レーザとしてＳＤＨ型半導体レーザ素子の用途を更に拡大するためには、半導体レーザ素子の電気容量を低減して、高速動作性を高めることが必要である。そこで、以下に説明するような静電容量の低減化が提案されている。
ここで、図８を参照して、静電容量の低減化を図った従来のＳＤＨ型半導体レーザ素子の構成を説明する。図８は本ＳＤＨ型半導体レーザ素子の構成を示す斜視図、及び図９は図８の矢視Ｉ−Ｉの断面図である。尚、図８及び図９中、図７と同じ部位には同じ符号を付し、その説明を省略している。
従来の静電容量低減化ＳＤＨ型半導体レーザ素子４０は、図８に示すように、基本的には、上述のＳＤＨ型半導体レーザ素子１０と同じ共振器構造と埋め込み構造とを備え、埋め込み構造をｐ型ＧａＡｓ基板１２まで除去して設けられた幅２μｍ程度の２本の分離溝４２Ａ、Ｂをリッジ１４の両側にリッジ１４に沿って有する。
【００１３】
絶縁膜４４が分離溝４２の両溝壁及び溝底に沿って設けられ、更に溝壁に連続して分離溝４２Ａ、Ｂのそれぞれの外側のｎ型ＧａＡｓキャップ層３２上に延在している。また、分離溝４２Ａ、Ｂは、絶縁膜４４を介してポリイミド層４６で埋め込まれている。
そして、分離溝４２Ａ、Ｂ間のｎ型ＧａＡｓキャップ層３２上に設けられたｎ側電極３４は、分離溝４２Ａの外側の絶縁膜４４上に設けられた引き出し電極４８に接続されている。
【００１４】
ここで、図１０及び図１１を参照して、本半導体レーザ素子４０の作製方法を説明する。図１０（ａ）から（ｃ）、及び図１１（ｄ）と（ｅ）は、それぞれ、本半導体レーザ素子４０を作製する際の各工程の基板断面図である。
先ず、リッジ１４を有するｐ型ＧａＡｓ基板１２上に、ｐ側電極３４及びｎ側電極３６を除いて前述の半導体レーザ素子１０と同じ構成の積層構造５０をを形成する。
つまり、リッジ１４を有するｐ型ＧａＡｓ基板１２上に、ＭＯＣＶＤ法等により、順次、ｐ型ＡｌＧａＡｓクラッド層１６、ＧａＡｓ等からなる活性層１８、第１ｎ型ＡｌＧａＡｓクラッド層２０、ｐｎｐ電流ブロック層２８、第２ｎ型ＡｌＧａＡｓクラッド層３０、及びｎ型ＧａＡｓキャップ層３２をエピタキシャル成長させる。
【００１５】
これにより、図１０（ａ）に示すように、リッジ１４の上面１４ａ上に、ｐ型ＡｌＧａＡｓクラッド層１６、ＧａＡｓ等の活性層１８、及び第１ｎ型ＡｌＧａＡｓクラッド層２０からなり、｛１１１｝Ｂ結晶面を側斜面とする三角形断面の積層構造２１を形成することができる。
また、積層構造２１の形成と同時に、ｐ型ＧａＡｓ基板１２上に、順次、ｐ型ＡｌＧａＡｓクラッド層１６ａ、活性層１８ａ、第１ｎ型ＡｌＧａＡｓクラッド層２０ａ、ｐｎｐ電流ブロック層２８、第２ｎ型ＡｌＧａＡｓクラッド層３０、及びｎ型ＧａＡｓキャップ層３２を有する積層構造が形成され、リッジ１４及び積層構造２１を埋め込むことができる。
【００１６】
次いで、ｎ型ＧａＡｓキャップ層３２上にフォトレジスト膜（図示せず）を成膜し、フォトレジスト膜をフォトリソグラフィ処理してレジストマスク（図示せず）を形成した後、レジストマスクを使ったＲＩＥにより、図１０（ｂ）に示すように、リッジ１４上の積層構造２１の両側に沿って埋め込み構造をｐ型ＧａＡｓ基板１２までエッチング除去して、つまりｎ型ＧａＡｓキャップ層３２、第２ｎ型ＡｌＧａＡｓクラッド層３０、ｐｎｐ電流ブロック層２８、第１ｎ型ＡｌＧａＡｓクラッド層２０ａ、活性層１８ａ、及びｐ型ＡｌＧａＡｓクラッド層１６ａをエッチングして、分離溝４２Ａ、Ｂを形成する。
次いで、図１０（ｃ）に示すように、分離溝４２Ａ、Ｂの両溝壁及び溝底に沿って、更に分離溝４２Ａ、Ｂのそれぞれの外側のｎ型ＧａＡｓキャップ層３２上に延在するように絶縁膜４４を成膜する。
【００１７】
続いて、図１１（ｄ）に示すように、絶縁膜４４を介して分離溝４２Ａ、Ｂをポリイミドで埋め込み、ポリイミド層４６を形成する。
次に、図１１（ｅ）に示すように、分離溝４２Ａ、Ｂ間のｎ型ＧａＡｓキャップ層３２上にｎ側電極３４を、分離溝４２を介してｎ側電極３４に接続する引出し電極４８を分離溝４２Ａの外側の絶縁膜４４上に形成する。更に、ｐ型ＧａＡｓ基板１２の裏面にｐ側電極３６を形成する。
【００１８】
【発明が解決しようとする課題】
ところで、上述のポリイミド埋め込み型分離溝を有するＳＤＨ型半導体レーザ素子では、電流が流れる領域を分離溝間に限定することにより、ＳＤＨ型半導体レーザ素子の電気容量の低減を図ることができるものの、分離溝が熱伝導度の低い樹脂、例えばポリイミドなどで埋め込まれているために、熱伝導が悪くなり、発光領域で発生した熱を外部に放熱することが難しいという問題があった。
また、分離溝を形成する際、ＲＩＥ法に代えて、ウェットエッチング法を適用すると、ＳＤＨ型半導体レーザ素子のストライプ方向が、［０１１］方向、すなわち逆メサ方向なので、逆メサ状にエッチングされた分離溝が形成され、ポリイミドの埋め込みが難しくなったり、また、ｎ型電極のメタル引き出しの際、メタルの段切れが生じ易くなったりするという問題もあった。
【００１９】
よって、本発明の目的は、放熱性が良く、閾値電流が低く、静電容量が小さい構成の半導体レーザ素子及びその製造方法を提供することである。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体レーザ素子は、基板上に［０１１］方向に設けられれ、基板面と平行な面を上面とする順メサ型のストライプ状第１のリッジと、第１のリッジの中央領域上に第１のリッジより狭いリッジ幅で［０１１］方向に設けられ、基板面と平行な面を上面とする順メサ型のストライプ状第２のリッジとを有し、かつ（１００）面を基板面とする第１の導電型のＧａＡｓ基板と、
少なくとも第１の導電型のクラッド層、活性層、及び第２の導電型の第１クラッド層からなるＤＨ（Ｄｏｕｂｌｅ　Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造を構成し、第２のリッジの上面を底面とする断面三角形状に第２のリッジ上に設けられたストライプ状の第１の積層構造と、
少なくとも第１の導電型のクラッド層、活性層、第２の導電型の第１クラッド層、電流ブロック層、第２の導電型の第２クラッド層、及び第２の導電型のキャップ層を有して第１の積層構造と相似の断面三角形状に第１のリッジ上に設けられ、第２のリッジ及び第１の積層構造を埋め込む第２の積層構造と
を備え、第１の積層構造の活性層の側面が全面にわたり第２の積層構造の電流ブロック層に接していることを特徴としている。
【００２１】
本発明では、活性領域は、第１の積層構造内の幅の狭い活性層に限定され、かつ活性層の側面が全面にわたり第２の積層構造の電流ブロック層に接していて電流狭窄されるので、閾値電流が低い。
また、電極に接する第２の導電型のキャップ層は第２の積層構造の頂部三角形を形成して、その大きさが制約されるので、半導体レーザ素子の静電容量が小さくなる。
更には、外部に対して広い斜面（放熱面）を露出させている割りには比較的小型で、第１の積層構造との境界から放熱面までの距離が短い第２の積層構造で、第１の積層構造からなるレーザ共振器構造を埋め込んでいるので、従来のように熱伝導率の低い樹脂等で外部から分離された従来のＳＤＨ型半導体レーザ素子に比べて、放熱性が格段に向上している。
【００２２】
本発明は、ＧａＡｓ基板と格子整合する組成である限り、第１の積層構造及び第２の積層構造を構成する化合物半導体層の組成に制約無く適用でき、例えばＧａＡｓ系、ＡｌＧａＡｓ、ＡｌＧａＩｎＰ系の半導体レーザ素子に好適に適用できる。本発明をＡｌＧａＡｓ系の半導体レーザ素子に適用したときには、第１及び第２の積層構造の断面三角形の斜面は｛１１１｝Ｂ面となる。
つまり、本発明の好適な実施態様では、第１の積層構造及び第２の積層構造の斜面が｛１１１｝Ｂ面として形成されている。
【００２３】
また、本発明の更に好適な実施態様では、半導体レーザ素子は、第２の積層構造の斜面に沿って設けられ、第２の導電型のキャップ層の頂部を露出させる開口を有する絶縁膜と、絶縁膜から露出した第２の導電型のキャップ層の頂部に接触して設けられた電極とを備えている。
【００２４】
電流ブロック層の構成には制約はないが、好適には、第１の導電型層、第２の導電型層、及び第１の導電型層で電流ブロック層を構成し、第２の導電型のキャップ層と第２の導電型の第２クラッド層との第２の導電型層、電流ブロック層の第１の導電型層、第２の導電型層、及び第１の導電型層からなるサイリスタ構造として電極から第１の積層構造の活性層に接する層までの第２の積層構造の部分を構成する。
【００２５】
本発明に係る半導体レーザ素子の製造方法は、（１００）面を基板面とする第１の導電型のＧａＡｓ基板上に、［０１１］方向に延在し、基板面と平行な面を上面とする順メサ型のストライプ状第１のリッジを、第１のリッジの中央領域上に、第１のリッジより狭いリッジ幅で［０１１］方向に延在し、基板面と平行な面を上面とする順メサ型のストライプ状第２のリッジを形成するリッジ形成工程と、
少なくとも第１の導電型のクラッド層、活性層、第２の導電型の第１クラッド層、電流ブロック層、第２の導電型の第２クラッド層、及び第２の導電型のキャップ層を基板上に、順次、連続的にエピタキシャル成長させ、積層構造を形成する工程と
を有し、
積層構造の形成工程では、第１の導電型のクラッド層、活性層、及び第２の導電型の第１クラッド層を有し、第２のリッジの上面を底面とする断面三角形状のストライプ状第１の積層構造を第２のリッジ上に形成すると共に、第１の導電型のクラッド層、活性層、第２の導電型の第１クラッド層、電流ブロック層、第２の導電型の第２クラッド層、及び第２の導電型のキャップ層を有して第２のリッジ及び第１の積層構造を埋め込む、第１の積層構造と相似の断面三角形状の第２の積層構造を第１のリッジ上に形成し、かつ第２の積層構造の形成に際して、第２の積層構造の電流ブロック層が第１の積層構造の活性層の側面の全面にわたり接するようにすることを特徴としている。
【００２６】
本発明方法の好適な実施態様では、積層構造の形成工程で第１の積層構造を第２のリッジ上に形成すると共に第２の積層構造を第１のリッジ上に形成する際、第２の積層構造の形成と同時に、第２の積層構造を構成する化合物半導体層と同じ化合物半導体層からなる第３の積層構造を第２の積層構造の斜面に接して第１のリッジ脇の基板面上に形成し、
次いで、ウエットエッチング法を適用して第３の積層構造をエッチングし、第１のリッジ脇の基板面、第１のリッジの側面、及び第２の積層構造の斜面を露出させて、第２の積層構造を形成する。
以上の構成により、第１の積層構造及び第２のリッジを埋め込んだ第２の積層構造を容易に形成することができる。
【００２７】
更に、第２の積層構造の形成に続いて、第１のリッジ脇の基板面、第１のリッジの側面、及び第２の積層構造の斜面に沿って絶縁膜を成膜する工程と、
絶縁膜をエッチングして第２の積層構造の第２の導電型のキャップ層の頂部を露出させる工程と、
絶縁膜から露出した第２の導電型のキャップ層の頂部に沿って金属膜を堆積させ、第２の導電型のキャップ層と接触する電極を設ける工程と
を有する。
【００２８】
本発明方法では、エピタキシャル成長に際し、第１及び第２のリッジの上面を（１００）とし、第１及び第２のリッジの延在する方位を［０１１］方向に、更に第１及び第２のリッジのリッジ幅及びリッジ高さ、第１の導電型クラッド層、活性層、及び第２の導電型のクラッド層の厚さを適切に選定することによって、第１の積層構造及び第２の積層構造を１回の連続的なエピタキシャル成長により形成することができる。
【００２９】
本発明方法では、リッジ基板を形成し、次いで所定の化合物半導体層を連続的にエピタキシャル成長させ、次いでウエットエッチングすることにより、ＳＤＨ型半導体レーザ素子を少ない工程数で製造することができる。つまり、結晶成長後に複雑な加工を行うことなく、狭い活性領域を持ったレーザ構造を形成することができ、半導体レーザ素子の低静電容量化を図ることができる。
また、エッチングで現れた平坦なＧａＡｓ基板上に引出し電極をボンディングすることにより、従来のようにレーザ構造上にワイヤーボンディングすることによりレーザ構造に応力を生じさせるようなことなく、信頼性の高い実装を可能とする半導体レーザ素子を実現することができる。
【００３０】
【発明の実施の形態】
以下に、添付図面を参照し、実施形態例を挙げて本発明の実施の形態を具体的かつ詳細に説明する。尚、以下の実施形態例で示した膜種、膜厚、成膜方法、その他寸法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。
半導体レーザ素子の実施形態例
本実施形態例は、本発明に係る半導体レーザ素子の実施形態の一例であって、図１は本実施形態例の半導体レーザ素子の構成を示す模式的断面図である。
本実施形態例の半導体レーザ素子５０は、新規な構成のＡｌＧａＡｓ系ＳＤＨ型半導体であって、図１に示すように、（１００）面を基板面５６ａとし、第１のリッジ５２及び第２のリッジ５４の２段リッジを有するｐ型ＧａＡｓ基板５６と、第２のリッジ５４上に設けられた第１の積層構造５８と、第１のリッジ５２上に設けられた、第２のリッジ５４及び第１の積層構造５８を埋め込む第２の積層構造６０とを備えている。
【００３１】
第１のリッジ５２は、ｐ型ＧａＡｓ基板５６の基板面５６ａ上に、基板面５６ａと平行な面を上面とし、約１１μｍのリッジ幅で［０１１］方向に延在する順メサ型ストライプ状リッジである。
第２のリッジ５４は、第１のリッジ５２の中央領域上に、基板面５６ａを上面とし、第１のリッジ５２より狭いリッジ幅、例えば４μｍで［０１１］方向に延在する順メサ型ストライプ状リッジである。
【００３２】
第１の積層構造５８は、ｐ型ＡｌＧａＡｓクラッド層６２、アンドープ又は不純物濃度が極めて低いＧａＡｓ等の活性層６４、及びｎ型ＡｌＧａＡｓクラッド層６６からなるＤＨ（Ｄｏｕｂｌｅ　Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造を構成し、第２のリッジ５４の上面を底面とし、｛１１１｝Ｂ面を斜面とする断面三角形状のストライプ状積層構造である。
第２の積層構造６０は、ｐ型ＡｌＧａＡｓクラッド層６２ａ、活性層６４ａ、ｎ型ＡｌＧａＡｓ第１クラッド層６６ａ、ｐｎｐ電流ブロック層６８、ｎ型ＡｌＧａＡｓ第２クラッド層７０、及びｎ型ＧａＡｓキャップ層７２で構成され、第２のリッジ５４及び第１の積層構造５８を埋め込む、第１の積層構造５８と相似の、即ち｛１１１｝Ｂ面を斜面とする断面三角形状のストライプ状積層構造である。
【００３３】
第２の積層構造６０を構成するｐ型ＡｌＧａＡｓクラッド層６２ａ、活性層６４ａ、及びｎ型ＡｌＧａＡｓ第１クラッド層６６ａは、それぞれ、第１の積層構造５８を構成するｐ型ＡｌＧａＡｓクラッド層６２、活性層６４、及びｎ型ＡｌＧａＡｓ第１クラッド層６６と同時に成膜された、実質的に同じ組成の層である。
ｐ型ＡｌＧａＡｓクラッド層６２、ｎ型ＡｌＧａＡｓ第１クラッド層６６、及びｐｎｐ電流ブロック層６８は、ＧａＡｓ等の活性層６４に比して、バンドギャップ・エネルギーが大、すなわち屈折率が小なる材料で形成されている。
【００３４】
第１の積層構造５８のｐ型ＡｌＧａＡｓクラッド層６２及び活性層６４は、それぞれ、台形断面の層として形成されている。ｐ型ＡｌＧａＡｓクラッド層６２は電流ブロック構造６８の下部に接し、活性層６４は、両側面の全面にわたり、ｐｎｐ電流ブロック層６８に接している。
活性層１８上のｎ型ＡｌＧａＡｓ第１クラッド層６６は、三角形断面に形成されて、両側面でｐｎｐ電流ブロック層６８の上部に接し、頂部をｎ型ＡｌＧａＡｓ第２クラッド層７０内に突出させている。
【００３５】
絶縁膜、例えばＳｉＯ２　膜７４が、ｎ型ＧａＡｓ基板５６上から第２の積層構造６０の斜面に沿ってｎ型ＧａＡｓキャップ層７２の側面の中途まで設けられ、開口を介してｎ型ＧａＡｓキャップ層７２の頂部を露出させている。
また、ｎ側電極７６がＳｉＯ２　膜７４上及び露出したｎ型ＧａＡｓキャップ層７２の頂部上を覆って設けられ、更に引出しワイヤ７８が、ＳｉＯ２　膜７４を介してｐ型ＧａＡｓ基板５６上に延在しているｎ側電極７６に接続されている。
また、ｐ側電極８０がｐ型ＧａＡｓ基板５６の裏面に設けられている。
本実施形態例の半導体レーザ素子５０では、図示しないが、電流ブロック層６８は、基板側から第１ｐ型ＡｌＧａＡｓ層、ｎ型ＡｌＧａＡｓ層、及び第２ｐ型ＡｌＧａＡｓ層の積層構造として構成され、活性層６４の側面の全面にわたり接している。
【００３６】
以上のｎ側電極８０と電流ブロック層６８の構成により、ｎ側電極７６から活性層６４までの第２の積層構造６０は、ｎ型ＧａＡｓキャップ層７２及びｎ型ＡｌＧａＡｓ第２クラッド層７０のｎ型層、ｐｎｐ電流ブロック層６８の第２ｐ型ＡｌＧａＡｓ層のｐ型層、ｐｎｐ電流ブロック層６８のｎ型ＡｌＧａＡｓ層のｎ型層、ｐｎｐ電流ブロック層６８の第１ｐ型ＡｌＧａＡｓ層のｐ型層のｎ−ｐ−ｎ−ｐのサイリスタ構造を構成して電流狭窄を行う。
よって、電流はｐ側電極８０から活性層６４を通って第２の積層構造６０を流れることなくｎ型ＡｌＧａＡｓ第１クラッド層６６、ｎ型ＡｌＧａＡｓ第２クラッド層７０、及びｎ型ＧａＡｓキャップ層７２を経てｎ側電極７６に向かう。
【００３７】
また、本実施形態例の半導体レーザ素子５０では、ｎ型ＧａＡｓキャップ層７２の頂部のみがｎ側電極７６に接しているので、半導体レーザ素子の静電容量が小さくなる。
【００３８】
半導体レーザ素子の製造方法の実施形態例
本実施形態例は、本発明に係る半導体レーザ素子の製造方法を上述の実施形態例の半導体レーザ素子５０の製造に適用した実施形態の一例であって、図２（ａ）から（ｃ）、図３（ｄ）から（ｆ）、図４（ｇ）から（ｉ）、図５（ｊ）から（ｌ）、及び図６は、それぞれ、本実施形態例の方法を適用して半導体レーザ素子を製造した際の各工程の基板断面図を示す。
本実施形態例の方法では、先ず、（１００）面を基板面５６ａとするｎ型ＧａＡｓ基板５６をウエットエッチング法等によりエッチングして、約１１μｍのリッジ幅で［０１１］方向に延在する順メサ型ストライプ状リッジを形成する。次いで、形成したリッジの中央領域を残してそれ以外の領域を更にエッチングして、図２（ａ）に示すように、基板面５６ａと平行な面を上面とし、約１１μｍのリッジ幅で［０１１］方向に延在する順メサ型ストライプ状の第１のリッジ５２と、第１のリッジ５２の中央領域上に、基板面５６ａを上面とし、第１のリッジ５２より狭いリッジ幅、例えば４μｍで［０１１］方向に延在する順メサ型ストライプ状の第２のリッジ５４を形成する。
【００３９】
次いで、ＭＯＣＶＤ法（以下も、同様である）により、第１のリッジ５２及び第２のリッジ５４を有するｐ型ＧａＡｓ基板５６上にｐ型ＡｌＧａＡｓ層をエピタキシャル成長させる。
第１のリッジ５２及び第２のリッジ５４上では、｛１１１｝Ｂ面が現れるように、ｐ型ＡｌＧａＡｓ層の結晶成長が起こる。そして、第２のリッジ５４上に現れた｛１１１｝Ｂ面上では、結晶成長が進行しないので、ｐ型ＡｌＧａＡｓ成長層は、図２（ｂ）に示すように、第２のリッジ５４上、第１のリッジ５２上、及びｐ型ＧａＡｓ基板５６上の基板面５６ａ上に、それぞれ、分離されて、ｐ型ＡｌＧａＡｓクラッド層６２、第２のリッジ５４を埋め込むｐ型ＡｌＧａＡｓクラッド層６２ａ、及び第１のリッジ５２を埋め込むｐ型ＡｌＧａＡｓクラッド層６２ｂを形成する。
更に、基板上にＧａＡｓ等の化合物半導体をエピタキシャル成長させると、図２（ｃ）に示すように、ｐ型ＡｌＧａＡｓクラッド層６２、６２ａ、及び６２ｂの上にそれぞれ分離されて、活性層６４、６４ａ、及び６４ｂが形成される。
【００４０】
続いて、基板上にｎ型ＡｌＧａＡｓ層をエピタキシャル成長させると、図３（ｄ）に示すように、活性層６４上では、｛１１１｝Ｂ面で囲まれた三角形状に成長したｎ型ＡｌＧａＡｓ６６を形成し、活性層６４ａ、６４ｂ上ではｎ型ＡｌＧａＡｓ第１クラッド層６６ａ、６６ｂを形成する。
第２のリッジ５４上のｐ型ＡｌＧａＡｓ層６２、活性層６４、及びｎ型ＡｌＧａＡｓ層６６のエピタキシャル成長により、｛１１１｝Ｂ面を斜面とする断面三角形のストライプ状第１の積層構造５８が形成される。
【００４１】
更に、基板上に第１ｐ型ＡｌＧａＡｓ層、ｎ型ＡｌＧａＡｓ層、及び第２ｐ型ＡｌＧａＡｓ層を順次エピタキシャル成長させると、｛１１１｝Ｂ面上では成長が起こらないので、図３（ｅ）に示すように、エピタキシャル成長層は断面三角形の第１の積層構造５８の両側に分離され、ｎ型ＡｌＧａＡｓ第１クラッド層６６ａ及び６６ｂ上にｐｎｐ電流ブロック層６８及び６８ｂを形成する。ｎ型ＡｌＧａＡｓ層及び電流ブロック層をエピタキシャル成長させる際、ｎ型ＡｌＧａＡｓ層及び電流ブロック層の膜厚を調節して、電流ブロック層６８が活性層６４の両側面の全面にわたり接するようにする。
次に、基板上にｎ型ＡｌＧａＡｓ層をエピタキシャル成長させ、図３（ｆ）に示すように、ｐｎｐ電流ブロック層６８及びｎ型ＡｌＧａＡｓ第１クラッド層６６を覆うｎ型ＡｌＧａＡｓ第２クラッド層７０を形成すると共に、ｐｎｐ電流ブロック層６８上にｎ型ＡｌＧａＡｓ第２クラッド層７０ｂを形成する。
【００４２】
次いで、基板上にｎ型ＧａＡｓ層をエピタキシャル成長させ、図４（ｇ）に示すように、ｎ型ＡｌＧａＡｓ第２クラッド層７０上に頂部が三角形状のｎ型ＧａＡｓキャップ層７２を形成して、第２の積層構造６０を形成すると共に、ｎ型ＡｌＧａＡｓ第２クラッド層７０ｂ上にｎ型ＧａＡｓキャップ層７２ｂを形成する。
【００４３】
次に、以上の構成の積層構造を備えた基板を成長装置から取り出し、Ｈ２ＳＯ４系のエッチャント、例えばＨ２ＳＯ４、Ｈ２Ｏ２、及びＨ２Ｏの混合液を用いて基板全体をエッチングする。
これにより、第２の積層構造６０の｛１１１｝Ｂ面の界面に沿ってｎ型ＧａＡｓキャップ層７２ｂ、ｎ型ＡｌＧａＡｓ第２クラッド層７０ｂ、電流ブロック層６８ｂ、活性層６４ｂ、及びｐ型ＡｌＧａＡｓクラッド層６２ｂがエッチングされ、｛１１１｝Ｂ面が現れる。
その結果、図４（ｈ）に示すように、第１の積層構造５８を第２のリッジ５４上に備え、かつ第２のリッジ５４及び第１の積層構造５８を埋め込み、｛１１１｝Ｂ面を斜面とする第２の積層構造６０を第１のリッジ５２上に有し、第１のリッジ５２の両側に基板面５６ａを露出させた基板を形成することができる。
【００４４】
本発明者らは、上述のようにエッチングにより｛１１１｝Ｂ面が現れる現象を理論的に論証するまでには到っていないものの、本発明者らは実験事実としてこの現象を確認している。
尚、現在のところ、本発明者らは、エッチングにより｛１１１｝Ｂ面が現れるのは、｛１１１｝Ｂ面がＧａＡｓ層又はＡｌＧａＡｓ層のＡｓリッチ面であること、及び、｛１１１｝Ｂ面の界面に沿ってｎ型不純物として導入されたＳｅが拡散していることにより、エッチングが進行しないことによるものと推測している。
【００４５】
次に、図４（ｉ）に示すように、ＣＶＤ法等によりＳｉＯ２やＳｉＯｘなどの絶縁膜７４をｐ型ＧａＡｓ基板５６の基板面５６ａ、第１のリッジの側壁、及び第２の積層構造６０の斜面に成膜する。
【００４６】
続いて、絶縁膜７４の全面にレジストをコーティングし、露光条件を調節して露光処理を施し、次いで現像処理を施することにより、図５（ｊ）に示すように、ｎ型ＧａＡｓキャップ層７２の頂部の絶縁膜７４を露出させたレジストマスク８２を形成する。
次いで、レジストマスク８２上から絶縁膜７４をＲＩＥ法などによるドライエッチングを行って、レジストマスク８２から露出した絶縁膜７４を除去して、図５（ｋ）に示すように、ｎ型ＧａＡｓキャップ層７２の頂部を露出させる。
レジストマスク８２を除去して、図５（ｌ）に示すように、絶縁膜７４を露出させた後、図６に示すように、ＳｉＯ２　膜７４上及び露出したｎ型ＧａＡｓキャップ層７２の頂部上を覆ってｎ側電極７６を形成し、更に、ＳｉＯ２　膜７４を介してｐ型ＧａＡｓ基板５６上に延在しているｎ側電極７６に引出しワイヤ７８を接続する。また、ｐ側電極８０をｐ型ＧａＡｓ基板５６の裏面に設ける。
これにより、図１に示す半導体レーザ素子５０を作製することができる。
【００４７】
【発明の効果】
本発明によれば、第１のリッジ及び第２のリッジの２段リッジを有し、かつ（１００）面を基板面とするＧａＡｓ基板と、断面三角形状に第２のリッジ上に設けられ、ＤＨ構造を構成する第１の積層構造と、第１の積層構造と相似の断面三角形状に第１のリッジ上に設けられて、第２のリッジ及び第１の積層構造を埋め込む第２の積層構造とを備え、第１の積層構造の活性層の側面が全面にわたり第２の積層構造の電流ブロック層に接するような構成を備えることにより、電流狭窄効果が高く、従って閾値電流が低く、静電容量が小さく、しかも放熱性が良好な半導体レーザ素子を実現することができる。
本発明方法によれば、リッジ基板を形成し、次いで所定の化合物半導体層を連続的にエピタキシャル成長させ、次いでウエットエッチングすることにより、本発明に係る半導体レーザ素子を容易に製造することができる。つまり、結晶成長後に複雑な加工を行うことなく、狭い活性領域を持ったレーザ構造を形成することができ、半導体レーザ素子の低静電容量化を図ることができる。また、レーザ構造上にワイヤーボンディングすることなく、エッチングで現れた平坦なＧａＡｓ基板上にボンディングできるので、従来のようにワイヤーボンディングすることによりレーザ構造に応力を生じさせるようなことなく、信頼性の高い実装が可能な半導体レーザ素子を実現することができる。
【図面の簡単な説明】
【図１】実施形態例の半導体レーザ素子の構成を示す模式的断面図である。
【図２】図２（ａ）から（ｃ）は、それぞれ、実施形態例の方法を適用して半導体レーザ素子を製造した際の各工程の基板断面図を示す。
【図３】図３（ｄ）から（ｆ）は、それぞれ、図２（ｃ）に続いて、実施形態例の方法を適用して半導体レーザ素子を製造した際の各工程の基板断面図を示す。
【図４】図４（ｇ）から（ｉ）は、それぞれ、図３（ｆ）に続いて、実施形態例の方法を適用して半導体レーザ素子を製造した際の各工程の基板断面図を示す。
【図５】図５（ｊ）から（ｌ）は、それぞれ、図４（ｉ）に続いて、実施形態例の方法を適用して半導体レーザ素子を製造した際の各工程の基板断面図を示す。
【図６】図５（ｌ）に続いて、実施形態例の方法を適用して半導体レーザ素子を製造した際の各工程の基板断面図を示す。
【図７】ＳＤＨ型半導体レーザ素子の構成を示す断面図である。
【図８】静電容量の低減化を図った従来のＳＤＨ型半導体レーザ素子の構成を示す斜視図である。
【図９】図８の矢視Ｉ−Ｉの断面図である。
【図１０】図１０（ａ）から（ｃ）は、それぞれ、図８に示すＳＤＨ型半導体レーザ素子を作製する際の各工程の基板断面図である。
【図１１】図１１（ｄ）と（ｅ）は、それぞれ、図１０（ｃ）に続いて、図８に示すＳＤＨ型半導体レーザ素子を作製する際の各工程の基板断面図である。
【符号の説明】
１０……ＳＤＨ型半導体レーザ素子、１２……ｐ型ＧａＡｓ基板、１４……リッジ、１６、１６ａ……ｐ型ＡｌＧａＡｓクラッド層、１８、１８ａ……活性層、２０、２０ａ……第１ｎ型ＡｌＧａＡｓクラッド層、２１……三角形断面の積層構造、２２……第１ｐ型ＡｌＧａＡｓ電流ブロック層、２４……ｎ型ＡｌＧａＡｓ電流ブロック層、２６……第２ｐ型ＡｌＧａＡｓ電流ブロック層、２８……ｐｎｐ電流ブロック層、３０……第２ｎ型ＡｌＧａＡｓクラッド層、３２……ｎ型ＧａＡｓキャップ層、３４……ｎ側電極、３６……ｐ側電極、４０……従来のＳＤＨ型半導体レーザ素子、４２……分離溝、４４……絶縁膜、４６……ポリイミド層、４８……引出し電極、５０……実施形態例の半導体レーザ素子、５２……第１のリッジ、５４……第２のリッジ、５６……ｎ型ＧａＡｓ基板、５６ａ……（１００）面の基板面、５８……第１の積層構造、６０……第２の積層構造、６２、６２ａ……ｐ型ＡｌＧａＡｓクラッド層、６４、６４ｂ……活性層、６６、６６ａ……ｎ型ＡｌＧａＡｓ第１クラッド層、６８……電流ブロック層、７０……ｎ型ＡｌＧａＡｓ第２クラッド層、７２……ｎ型ＧａＡｓキャップ層、７４……ＳｉＯ２　膜、７６……ｎ側電極、７８……引出しワイヤ、８０……ｐ側電極。
【図１】
2004022934.tif 000003
【図２】
2004022934.tif 000004
【図３】
2004022934.tif 000005
【図４】
2004022934.tif 000006
【図５】
2004022934.tif 000007
【図６】
2004022934.tif 000008
【図７】
2004022934.tif 000009
【図８】
2004022934.tif 000010
【図９】
2004022934.tif 000011
【図１０】
2004022934.tif 000012
【図１１】
2004022934.tif 000013