(57)【要約】    【課題】  フォトダイオード内の光電子デッドゾーンを縮小し、電荷転送効率を向上させるのに好適なCMOSイメージセンサの単位画素を提供すること。    【解決手段】  CMOSイメージセンサの単位画素は、平面形状が四角形であり、上部領域と上部領域に比べて面積が広い下部領域に区画されたCMOSイメージセンサの単位画素において、下部領域の全領域に割り当てられたフォトダイオード212領域と、上部領域の上に配置されたリセットゲート216A、ドライブゲート218A及びセレクトゲート220Aと、フォトダイオード212領域の少なくとも２つの隅部に設けられた所定の広さのフローティング拡散領域222,242と、フローティング拡散領域222,242を画定するように、フォトダイオード領域212の上に配置されたトランスファゲート214A,234Aとを含んで構成されている。【選択図】  図4
2004336006.tif 000002
【特許請求の範囲】
【請求項１】
平面形状が四角形であり、上部領域と下部領域を含み、上部領域に比べて下部領域の面積の方が広いCMOSイメージセンサの単位画素において、
前記下部領域の全領域に割り当てられたフォトダイオード領域と、
前記上部領域の上に配置されたリセットゲート、ドライブゲート及びセレクトゲートと、
前記フォトダイオード領域における少なくとも２つの隅部に形成された所定の広さのフローティング拡散領域と、
前記フローティング拡散領域を画定するように、前記フォトダイオード領域の上に配置されたトランスファゲートと
を含むことを特徴とするCMOSイメージセンサの単位画素。
【請求項２】
前記フローティング拡散領域が、
前記フォトダイオード領域と前記上部領域との間の接続部を除く、前記フォトダイオード領域の残りの隅部に形成されていることを特徴とする請求項１に記載のCMOSイメージセンサの単位画素。
【請求項３】
前記フォトダイオード領域が、前記上部領域に接する第1の辺と、該第1の辺の両端部と各々交わる第2の辺及び第3の辺と、前記第2の辺及び前記第3の辺とを結ぶ第4の辺とで囲まれた四角形であり、
前記フローティング拡散領域が、前記第2の辺と第4の辺とが交わる隅部に形成された第1領域と、前記第3の辺と前記第4の辺とが交わる隅部に形成された第2領域とを含むことを特徴とする請求項１に記載のCMOSイメージセンサの単位画素。
【請求項４】
前記フォトダイオード領域が、前記上部領域と接する前記第1の辺と、該第1の辺の両端と交わる前記第2の辺及び前記第3の辺と、前記第2の辺と前記第3の辺とを結ぶ第4の辺とで囲まれた四角形であり、
前記フローティング拡散領域が、前記第2の辺と前記第4の辺とが交わる隅部に形成された第1領域、前記第3の辺と前記第4の辺とが交わる隅部に形成された第2領域、及び前記第1の辺と前記第3の辺とが交わる隅部に形成された第3領域を含むことを特徴とする請求項１に記載のCMOSイメージセンサの単位画素。
【請求項５】
さらに、フローティング拡散コンタクトが、前記トランスファゲートにより画定された前記フローティング拡散領域に接続され、かつ前記ドライブゲートと接続されていることを特徴とする請求項1に記載のイメージセンサの単位画素。
【請求項６】
光電子を生成し電荷を蓄積するフォトダイオードと、
該フォトダイオードから電荷が転送される２つのフローティング拡散領域と、
前記２つのフローティング拡散領域の各々に接続され、前記フォトダイオードに蓄積された電荷を、前記２つのフローティング拡散領域のそれぞれに転送する、２つのトランスファトランジスタと、
電源電圧端子と出力端子との間に接続され、ゲートが前記２つのフローティング拡散領域のそれぞれに接続され、前記２つのフローティング拡散領域に格納された値により、ソースフォロワの役割を果たすドライブトランジスタと、
前記電源電圧端子に一方が接続され、前記ドライブトランジスタのゲートに他方が接続されたリセットトランジスタと、
前記ドライブトランジスタと前記出力端子とに接続され、スイッチングによりアドレスできるようにするセレクトトランジスタと
を含むことを特徴とするCMOSイメージセンサの単位画素。
【請求項７】
前記２つのフローティング拡散領域が、直列に接続されていることを特徴とする請求項６に記載のCMOSイメージセンサの単位画素。
【請求項８】
前記２つのフローティング拡散領域のうちのひとつと、前記ドライブトランジスタのゲートとの間に接続され、前記フォトダイオードから電荷が転送される追加されたフローティング拡散領域を、さらに含むことを特徴とする請求項６に記載のCMOSイメージセンサの単位画素。
【請求項９】
前記２つのフローティング拡散領域のうちのひとつと、前記追加されたフローティング拡散領域とが並列に接続され、前記２つのフローティング拡散領域が直列に接続されていることを特徴とする請求項８に記載のCMOSイメージセンサの単位画素。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はイメージセンサに関し、特にCMOSイメージセンサの単位画素に関する。
【背景技術】
【０００２】
一般に、CCDまたはCMOSイメージセンサには、フォトダイオードが用いられている。このフォトダイオードは、入射される様々な波長の光を電気信号に変換する受光部であって、理想的には全ての波長帯で光電荷生成率が1、すなわち入射した光を全て集束する性能を有することであり、その性能を達成するための努力が払われている。
【０００３】
図1は、通常のCMOSイメージセンサの単位画素100を示す等価回路図であり、１つのフォトダイオード112と4つのNMOSトランジスタ114、116、118、120とを含んで構成されている。
【０００４】
4つのNMOSトランジスタは、フォトダイオード112で集束された光電荷を、フローティング拡散領域122に転送するためのトランスファトランジスタ114、ノードの電位を所定の値にセットし、電荷を排出してフローティング拡散領域122をリセットさせるためのリセットトランジスタ116、ソースフォロワバッファ増幅器の役割をするドライブトランジスタ118、及びスイッチングによりアドレスできるようにするセレクトトランジスタ120を含んで構成されている。
【０００５】
図2は、従来の技術に係るCMOSイメージセンサの単位画素100の構成を示す平面図である。図2に示したように、トランスファトランジスタ114のゲート電極114A（以下、「トランスファゲート」と略記する）が、その一方側にあるフォトダイオード112が形成される活性領域に、所定の幅だけオーバーラップして形成され、トランスファゲート114Aの他方側の活性領域には、フローティング拡散領域122が形成されている。
【０００６】
ここで、フォトダイオード112部は、フローティング拡散領域122に比べて面積が広く、また、フォトダイオード112部からフローティング拡散領域122にかけての導体路の幅が、ボトルネック状に徐々に狭くなっている。
【０００７】
そして、フローティング拡散領域122を中心に、反時計回りに、リセットトランジスタ116のゲート電極116A（以下、「リセットゲート」と略記する）、ドライブトランジスタ118のゲート電極118A（以下、「ドライブゲート」と略記する）、及びセレクトトランジスタ120のゲート電極120A（以下、「セレクトゲート」と略記する）が、所定の間隔をおいて活性領域の上面を横切るように配置されている。
【０００８】
図3は、従来の技術に係るフォトダイオード112の空乏状態を示す図である。従来のフォトダイオード112の場合、図3に示したように、光電子を移動させる電源電圧の駆動力の影響が及ぶ距離を「r」とすると、トランスファゲート114Aから物理的に距離が長いために、フォトダイオード112まで到達しない電子が分布する光電子デッドゾーン(Photo electron dead zone)Yが存在する。すなわち、フォトダイオード112に電荷を蓄積させた後、トランスファゲート114Aのターンオンにより、フォトダイオード112からフローティング拡散領域122に電荷が転送される時、図3に示したように、トランスファトランジスタ114のチャネル領域から距離が最も遠いフォトダイオード内の領域Yの光電子を全て転送することが難しい。そのため、転送されない光電子がフォトダイオード112内に、余剰の電子として残ることになる。
【０００９】
このように、完全に転送されることなく残存する光電子は、次に続くイメージプロセシング過程で、フォトダイオード112内に蓄積された電荷の一部であるように作用するので、イメージ信号の歪み及び暗電流源になる場合がある。
【００１０】
このような現象は、CMOSイメージセンサの感度を阻害すると共に、イメージデータの歪みを誘発する等、CMOSイメージセンサの品質に深刻な影響を及ぼすことがある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は上述した従来の問題点を解決するためになされたものであって、その目的は、フォトダイオード内の光電子デッドゾーンを縮小させるのに好適なCMOSイメージセンサを提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するための本発明に係るCMOSイメージセンサの単位画素（１）は、平面形状が四角形であり、上部領域と下部領域を含み、上部領域に比べて下部領域の面積の方が広いCMOSイメージセンサの単位画素において、前記下部領域の全領域に割り当てられたフォトダイオード領域と、前記上部領域の上に配置されたリセットゲート、ドライブゲート及びセレクトゲートと、前記フォトダイオード領域における少なくとも２つの隅部に形成された所定の広さのフローティング拡散領域と、該フローティング拡散領域を画定するように、前記フォトダイオード領域の上に配置されたトランスファゲートを含むことを特徴としている。
【００１３】
また、本発明に係る別のCMOSイメージセンサの単位画素は、上記のCMOSフォトダイオードの単位画素（１）において、前記フォトダイオード領域が、前記上部領域に接する第1の辺と、該第1の辺の両端部と各々交わる第2の辺及び第3の辺、前記第2の辺及び前記第3の辺とを結ぶ第4の辺とで囲まれた四角形であり、前記フローティング拡散領域が、前記第2の辺と第4の辺とが交わる隅部に形成された第1領域と、前記第3の辺と前記第4の辺とが交わる隅部に形成された第2領域とを含むことを特徴としている。
【００１４】
また、本発明に係る別のCMOSイメージセンサの単位画素は、上記のCMOSフォトダイオードの単位画素（１）において、前記フォトダイオード領域が、前記上部領域と接する前記第1の辺と、該第1の辺の両端部と交わる第2の辺及び第3の辺と、前記第2の辺と前記第3の辺とを結ぶ第4の辺とで囲まれた四角形であり、前記フローティング拡散領域が、前記第2の辺と第4の辺とが交わる隅部に形成された第1領域、前記第3の辺と前記第4の辺とが交わる隅部に形成された第2領域、及び前記第1の辺と前記第3の辺とが交わる隅部に形成された第3領域を含むことを特徴としている。
【００１５】
また、本発明に係るCMOSイメージセンサの単位画素（２）は、光電子を生成し電荷を蓄積するフォトダイオードと、該フォトダイオードから光電荷が転送される２つのフローティング拡散領域と、前記２つのフローティング拡散領域の各々に接続され、前記フォトダイオードに蓄積された電荷を、前記２つのフローティング拡散領域のそれぞれに転送する、２つのトランスファトランジスタと、電源電圧端子と出力端子との間に接続され、ゲートが前記２つのフローティング拡散領域に接続され、前記２つのフローティング拡散領域に格納された値により、ソースフォロワの役割を果たすドライブトランジスタと、前記電源電圧端子に一方が接続され、前記ドライブトランジスタのゲートに他方が接続されたリセットトランジスタと、前記ドライブトランジスタと前記出力端子とに接続され、スイッチングによりアドレスできるようにするセレクトトランジスタを含むことを特徴としている。
【００１６】
また、本発明に係る別のCMOSイメージセンサの単位画素は、上記のCMOSフォトダイオードの単位画素（２）において、前記２つのフローティング拡散領域のうちのひとつと、前記ドライブトランジスタのゲートとの間に接続され、前記フォトダイオードから電荷が転送される追加されたフローティング拡散領域を、さらに含むことを特徴としている。
【００１７】
また、本発明に係る別のCMOSイメージセンサの単位画素は、上記のCMOSフォトダイオードの単位画素（２）において、前記２つのフローティング拡散領域のうちのひとつと、前記追加されたフローティング拡散領域とが並列に接続され、前記２つのフローティング拡散領域が直列に接続されていることを特徴としている。
【発明の効果】
【００１８】
上述のように、本発明に係るCMOSイメージセンサの単位画素によれば、２つ又は３つのトランスファゲートを配置することによって、光電子デッドゾーンを縮小することができるので、電荷の転送効率を向上させることができる。さらに、フローティング拡散領域の総容量が小さいので、駆動範囲を向上させることができる。
【００１９】
また、単位画素の下部領域を全てフォトダイオードが占めるようにレイアウトを変更することによって、フィルファクタを向上させることができる。
【発明を実施するための最良の形態】
【００２０】
以下、添付する図面を参照し、本発明の最も好ましい実施の形態を具体的に説明する。
【００２１】
以下に示す本発明の実施の形態に係るCMOSイメージセンサの単位画素は、CMOSを利用したイメージセンサにおいて、フォトダイオード内に残存する光電子が分布するデッドゾーンをなくすことにより電荷の転送効率を改善し、また、電荷感知ノードとして利用されるフローティング拡散領域のキャパシタンスを大きくすることにより電圧変化を大きくし、イメージセンサの感度を向上させることにその特徴がある。すなわち、フォトダイオード内で光エネルギにより発生した光電子を、效果的にフローティング拡散領域に移動させるようにする。そのために、式（1）に示すように、電圧変化(ΔV)を大きくするために、フローティング拡散領域のキャパシタンスCFDを大きくすることに特徴がある。
【００２２】
【数１】
2004336006.tif 000003
なお、式（1）において、qは電荷量、Nは移動する電子の数を示す。
【００２３】
図4は、第1の実施の形態に係るCMOSイメージセンサの単位画素を示す等価回路図である。図4に示したように、等価回路は、光を集束して光電子を生成し電荷を蓄積するフォトダイオード212、フォトダイオード212に蓄積されている電荷を転送するための２つのトランスファトランジスタ214、234、トランスファトランジスタ214、234のターンオンによりフォトダイオード212から転送されてきた電荷を格納する２つのフローティング拡散領域222、242、フォトダイオード212に蓄積された電荷CPDを放出してフローティング拡散領域222、242をリセットさせるためのリセットトランジスタ216、ソースフォロワの役割をするドライブトランジスタ218、及びスイッチングによりアドレスできるようにするセレクトトランジスタ220を含んで構成されている。
【００２４】
さらに詳細には、等価回路は、２つのトランスファトランジスタ214、234、ドライブトランジスタ218、リセットトランジスタ216、セレクトトランジスタ220を含んで構成されている。２つのトランスファトランジスタ214、234は、光電子を生成し電荷を蓄積するフォトダイオード212と、２つのフローティング拡散領域222、242の各々とに接続されており、フォトダイオード212に蓄積された電荷を、２つのフローティング拡散領域222、242のそれぞれに転送する。ドライブトランジスタ218は、電源電圧VDD端子と出力Vout端子との間に接続され、ゲート218Aが２つのフローティング拡散領域222、242のそれぞれに接続されており、２つのフローティング拡散領域222、242に格納されている値により、ソースフォロワとしての役割を果たす。リセットトランジスタ216は、電源電圧VDD端子に一方が接続され、ドライブトランジスタ218のゲート218Aに他方が接続されている。また、セレクトトランジスタ220は、ドライブトランジスタ218と出力Vout端子とに接続されている。
【００２５】
図4において、１つの単位画素は、２つのトランスファトランジスタ214、234で構成され、各トランスファトランジスタ214、234のターンオン動作により電荷が転送され、その電荷が２つのフローティング拡散領域222、242に格納される。また、リセットトランジスタ216とドライブトランジスタ218には、いずれも電源電圧VDDが印加される。
【００２６】
図4に示した単位画素の駆動方法を以下に説明する。はじめに、トランスファトランジスタ214、234、リセットトランジスタ216、セレクトトランジスタ220をターンオフさせる。この時フォトダイオード212は、完全な空乏状態であると仮定する。
【００２７】
次いで、フォトダイオード212で、光電子を生成させ電荷を蓄積させた後、リセットトランジスタ216のゲート216Aをハイでパルシングすることにより、フローティング拡散領域222、242を1次リセットさせる。次いで、セレクトトランジスタ220のゲート220Aをハイでパルシングすることにより、単位画素をターンオンさせ、ソースフォロワバッファの出力電圧（V1）を測定する。この値は単にフローティング拡散領域222、242のDCレベルのシフトを意味する。
【００２８】
次いで、トランスファトランジスタ214、234のゲート214A、234Aをハイでパルシングすることにより、ターンオンさせる。この時、全ての電荷がフローティング拡散領域222、242に転送される。
【００２９】
次いで、トランスファトランジスタ214、234のゲート214A、234Aをローでパルシングすることによりターンオフさせた後、ソースフォロワバッファの出力電圧（V2）を測定する。
【００３０】
結局、出力信号差V1-V2は、V1とV2との差から得られた電荷に基づく結果であり、これはノイズが取り除かれた真の信号値になる。このような方法は、相関ダブルサンプル(Correlated Double Sampling;CDS)と呼ばれる。
【００３１】
図5は、上記の第1の実施の形態に係るCMOSイメージセンサの単位画素の構成を示す平面図である。図5に示したように、単位画素は、平面的には四角形であり、上部領域と上部領域に比べて面積が大きい下部領域に区分された２つの領域を有している。下部領域の全域はフォトダイオード212に割り当てられ、上部領域は、リセットトランジスタ216、ドライブトランジスタ218、セレクトトランジスタ220に割り当てられている。また、下部領域のうちの下部に対応するフォトダイオード212のエッジ部に、２つのトランスファトランジスタ214、234が配置されている。以下、リセットトランジスタ216、ドライブトランジスタ218、セレクトトランジスタ220及びトランスファトランジスタ214、234は、その位置を各ゲートにより表して説明することにし、各ゲートを、リセットゲート216A、ドライブゲート218A、セレクトゲート220A、トランスファゲート214A、234Aと表記する。
【００３２】
さらに詳細に説明すると、単位画素は、２つのトランスファゲート214、234、第1活性領域224、及び第2活性領域226を含んで構成されている。フォトダイオード212は、その平面形状が4つの辺212A、212B、212C及び212Dで囲まれた四角形である。２つのフローティング拡散領域222、242は、フォトダイオード212の下部の両側の隅部に配置され、これらのフローティング拡散領域222、242は、フォトダイオード212の下部の２つのトランスファゲート214A、234Aにより、それらの領域が画定されている。
【００３３】
第1活性領域224は、フォトダイオード212の４つの辺のうち、第1の辺212Aの一方の終端と第2の辺212Bとの間（リセットゲートの上部領域）に位置し、電源電圧VDDが印加される。また、第2活性領域226は、一端が第1活性領域224に接続しており、フォトダイオード212の第1の辺212Aと間隔をあけて平行に配置され、他方の終端が第1の辺212Aと交わる第3の辺212Cの延長線上に一致している。また、第2活性領域226から、フォトダイオード212の電荷が電気信号として出力される。
【００３４】
さらに、リセットゲート216Aが、第1活性領域224とフォトダイオード212の第1の辺212Aとが接する境界部の上に配置され、ドライブゲート218Aとセレクトゲート220Aが、第2活性領域226の上に第2活性領域226と交差する方向に平行に配置されている。また、第2活性領域226の終端部に出力コンタクトVoutCtが接続されている。そして、第2活性領域226と接する第1活性領域224の終端に電源電圧を供給するための電源電圧コンタクトVDDCTが接続されている。
【００３５】
図5において、ドライブゲート218Aとセレクトゲート220Aは、第2活性領域226の上だけを横切る長さで配置されている。また、フローティングデフュージョンコンタクトFD CTが、フォトダイオード212の下部両側の隅部に、トランスファゲート214A、234Aにより画定された2つのフローティング拡散領域222、242に接続して形成されている。さらに、フローティングデフュージョンコンタクトFD CTは、ドライブゲート218Aと接続されている。
【００３６】
また、フローティング拡散領域222、242は、トランスファゲート214A、234Aによりその領域の大きさが画定される。すなわち、それらのトランスファゲート214A、234Aは、フォトダイオード212の下部領域の隅部を一定大きさに区画する一体型構造のものであり、それによって、フローティング拡散領域222、242が、フォトダイオード212の両側隅部に所定の大きさで各々形成されることになる。
【００３７】
上述した単位画素において、単位画素を構成するフォトダイオード212、第1活性領域224と第2活性領域226は、その平面形状が四角形である。これは、四角形の単位画素の下部領域全てをフォトダイオード領域212が占め、残りの単位画素の上部領域をリセットゲート216A、ドライブゲート218A、セレクトゲート220Aが占めていることを示している。したがって、単位画素に占めるフォトダイオード212の面積割合は、相対的に大きい。
【００３８】
図6は、図5に示したＩ-Ｉ′線における断面の構造を示す図である。図6に示したように、p
型の基板202上に、p型エピタキシャル層204が形成され、p型エピタキシャル層204の所定の領域に素子分離膜206が形成され、p型エピタキシャル層204上に、スペーサ208を備える２つのトランスファゲート214A、234Aが、所定の距離を隔てて形成されている。ここで、２つのトランスファゲート214A、234Aは、図5に示したように、実質的に相互に接続した一体型となっている。
【００３９】
そして、トランスファゲート214A、234A間のp型エピタキシャル層204内に、深さが深い側に位置するn型拡散層203とその上部のp型拡散層205とで構成されたフォトダイオード212が形成されている。また、各トランスファゲート214A、234Aのフォトダイオード212の反対側に、n型ドーパントが注入されたフローティング拡散領域222、242が形成されている。ここで、フォトダイオードを構成するn型拡散層203及びフローティング拡散領域222、242は、それぞれの端部が、トランスファゲート214A、234Aの端部に一致するように配置され、p型拡散層205はスペーサ208の端部に一致するように配置されている。
【００４０】
図6に示したように、2つのフローティング拡散領域222、242は、p型エピタキシャル層204により相互に電気的に接続されている。このことは、フローティング拡散領域222、242の総電荷蓄積容量が1/2に減少することを意味する。
【００４１】
上記の関係を数式で示すと次の式（２）の通りである。
【数２】
2004336006.tif 000004
【００４２】
図7は、第1の実施の形態に係るフォトダイオード212における空乏状態を示す図である。図7に示したように、2つのトランスファゲート214A、234Aが、フォトダイオード212の下部の両側隅に位置しているため、電荷を転送する駆動力が及ばない領域、すなわち、光電子デッドゾーンzがほとんど存在しない。
【００４３】
すなわち、電源電圧VDDにより光電子を移動させる電源電圧による駆動力の影響が及ぶ距離「r」によってカバーされる領域が、２つのトランスファゲート214A、234Aの存在によって、フォトダイオード212のほぼ全領域にわたって形成される。したがって、光電子デッドゾーンzに対応する領域が大幅に縮小されていることになる。
【００４４】
上述したように、フォトダイオード212を、２つのトランスファゲート214A、234Aで構成することによって、フォトダイオード212内の光電子デッドゾーンを縮小することができる。それによって、トランスファゲート214A、234Aによる電荷転送効率を向上させることができる。
【００４５】
また、２つのフローティング拡散領域222、242をエピタキシャル層を介して電気的に接続することによって、フローティング拡散領域222、242が直列に接続されたことと同じ効果を得ることができるので、フローティング拡散領域222、242の総電荷蓄積容量が1/2の水準まで低下する。このことは、イメージセンサの駆動範囲を確保することが容易になることを意味する。
【００４６】
図8は、本発明の第2の実施の形態に係るCMOSイメージセンサの単位画素の構成を示す平面図である。フォトダイオード312が位置する活性領域を除く、リセットトランジスタが形成される第1活性領域及びドライブトランジスタとセレクトトランジスタとが形成される第2活性領域に関しては、上記第1の実施の形態の場合と同じであるので、以下における説明では省略する。
【００４７】
図8に示したように、第2の実施の形態では、フォトダイオード312の形状は、4つの辺312A、312B、312C及び312Dで囲まれた四角形である。また、第1フローティング拡散領域322と第2フローティング拡散領域342とがフォトダイオード312の対角のそれぞれの角部に位置し、その領域が、それぞれ第1トランスファゲート314A、第2トランスファゲート334Aによって画定されている。すなわち、第1フローティング拡散領域322は、フォトダイオード312の第1の辺312Aと第3辺の312Cとが交わる、フォトダイオード312の隅部に形成され、第2フローティング拡散領域342は、フォトダイオード312の第2の辺312Bと第4の辺312Dとが交わる、フォトダイオード312の隅部に形成されている。
【００４８】
上記のように、フローティング拡散領域322、342は、トランスファゲート314A、334Aによりその領域の大きさが画定される。すなわち、これらのトランスファゲート314A、334Aは、フォトダイオード312の対角の隅部に所定の大きさに区切られた構造である。それによって、フローティング拡散領域322、342が、フォトダイオード312の対角の隅に所定の大きさで形成されることになる。一方、2つのフローティング拡散領域322、342には、各々フローティングデフュージョンコンタクトFDCTが接続されており、フローティングデフュージョンコンタクトFDCTはドライブゲート(図示せず)と電気的に接続されている。
【００４９】
以上のように、第2の実施の形態に係るCMOSイメージセンサの単位画素では、2つのトランスファゲート314A、334Aが、それぞれフォトダイオード312の対角の隅部に位置している。そのため、電源電圧VDDにより光電子を移動させる電源電圧駆動力の影響が及ぶ距離「r」によってカバーされる領域が、２つのトランスファゲート314A、334Aによってフォトダイオード312のほぼ全領域にわたることになり、光電子デッドゾーンzが縮小されることになる。
【００５０】
図9Aは、本発明の第3の実施の形態に係るCMOSイメージセンサの単位画素の構成を示す平面図である。第2の実施の形態の場合と同様に、フォトダイオード412が位置する活性領域を除く、リセットトランジスタが形成される第1活性領域及びドライブトランジスタとセレクトトランジスタとが形成される第2活性領域に関しては、前記第1の実施の形態の場合と同じであるので、以下における説明を省略する。
【００５１】
図9Aに示したように、第3の実施の形態に係るCMOSイメージセンサの単位画素では、フォトダイオード412の形状が、4つの辺412A、412B、412C及び412Dで囲まれた四角形である。また、第1フローティング拡散領域422、第2フローティング拡散領域442及び第3フローティング拡散領域462が、それぞれフォトダイオード412の第1活性領域と接する部分の隅を除く３つの隅に位置している。これらの第1、第2、第3フローティング拡散領域422、442、462は、それぞれ第1トランスファゲート414A、第2トランスファゲート434A及び第3トランスファゲート454Aによって画定されている。
【００５２】
すなわち、第1フローティング拡散領域422は、フォトダイオード412の第1の辺412Aと第3の辺412Cとが交わるフォトダイオード412の隅部、第2フローティング拡散領域442は、フォトダイオード412の第2の辺412Bと第4の辺412Dとが交わるフォトダイオード412の隅部、第3フローティング拡散領域462は、フォトダイオード412の第3の辺412Cと第4の辺412Dとが交わるフォトダイオード412の隅部に設けられている。
【００５３】
このように、フローティング拡散領域422、442、462は、各々のトランスファゲート414A、434A、454Aによりその領域の大きさが画定されている。さらに、トランスファゲート414A、434A、454Aは、フォトダイオード412の３つの隅部を所定の大きさに区切る構造であるので、フローティング拡散領域422、442、462が、フォトダイオード412の３つの隅部に、それぞれ所定大きさで形成されることになる。一方、３つのフローティング拡散領域422、442、462には、各々フローティングデフュージョンコンタクトFDCTに接続されており、フローティングデフュージョンコンタクトFDCTは、ドライブゲート(図示せず)と電気的に接続されている。
【００５４】
以上のように、第3の実施の形態に係るCMOSイメージセンサの単位画素では、３つのトランスファゲート414A、434A、454Aが、フォトダイオード412の３つの隅に各々位置するため、電源電圧VDDにより光電子を移動させる電源電圧駆動力の影響が及ぶ距離「r」によってカバーされる領域が、３つのトランスファゲート414A、434A、454Aによって、フォトダイオード412のほぼ全域にわたることになる。そのため、光電子のデッドゾーンzがいっそう縮小される。
【００５５】
図9Bは、図9Aに示した第3の実施の形態に係るCMOSイメージセンサにおける単位画素を示す等価回路図である。３つのフローティング拡散領域422、442、462は、p型エピタキシャル層を介して相互に接続されている。また、３つのフローティング拡散領域422、442、462のうち、第1フローティング拡散領域422と第3フローティング拡散領域462とは並列に接続され、第1フローティング拡散領域422と第2フローティング拡散領域442とは直列に接続されている。したがって、フローティング拡散領域の総電荷蓄積容量が2/3に低下する。この関係を数式で表示すると、次の式（３）の通りである。
【００５６】
【数３】
2004336006.tif 000005
【００５７】
このように、第3の実施の形態に係るCMOSイメージセンサの単位画素は、第1の実施の形態及び第2の実施の形態の場合に比べ、光電子デッドゾーンが著しく縮小され、フローティング拡散領域の全キャパシタンスが低下するので、電荷転送効率が向上する。
【００５８】
なお、本発明は、上記の実施の形態として開示した範囲に限定されるものではない。本発明に係る技術的思想から逸脱しない範囲内で多くの改良、変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００５９】
【図１】通常のCMOSイメージセンサの単位画素を示す等価回路図である。
【図２】従来の技術に係るCMOSイメージセンサの単位画素を示す平面図である。
【図３】従来の技術に係るフォトダイオードの空乏状態を示す図である。
【図４】本発明の第1の実施の形態に係るCMOSイメージセンサの単位画素を示す等価回路図である。
【図５】本発明の第1の実施の形態に係るCMOSイメージセンサの単位画素の構成を示す平面図である。
【図６】図5に示されているＩ-Ｉ′線における断面図である。
【図７】本発明の第1の実施の形態に係るフォトダイオードにおける空乏状態を示す図である。
【図８】本発明の第2の実施の形態に係るCMOSイメージセンサの単位画素を示す平面図である。
【図９Ａ】本発明の第3の実施の形態に係るCMOSイメージセンサの単位画素を示す平面図である。
【図９Ｂ】図9Aに示したCMOSイメージセンサの単位画素を示す等価回路図である。
【符号の説明】
【００６０】
212      フォトダイオード
214A、234A      トランスファゲート
222、242      フローティング拡散領域
【図１】
2004336006.tif 000006
【図２】
2004336006.tif 000007
【図３】
2004336006.tif 000008
【図４】
2004336006.tif 000009
【図５】
2004336006.tif 000010
【図６】
2004336006.tif 000011
【図７】
2004336006.tif 000012
【図８】
2004336006.tif 000013
【図９Ａ】
2004336006.tif 000014
【図９Ｂ】
2004336006.tif 000015