(57)【要約】【課題】  一方で迅速で安価な製造を保障し、他方で関連する電気的活性材の選択にあたり高い自由度を保障する、少なくとも一つの受動部品が集積された回路キャリアを有する電気的サブアセンブリの改良された製造方法を提供する【解決手段】  本発明は、回路キャリアと、該回路キャリアに集積されており電気的活性材を備えた少なくとも一つの受動部品とを備えた電気的サブアセンブリの製造方法に関する。本発明の方法は、前記受動部品のために少なくとも一つの凹部を形成した回路キャリアを構築する工程と、前記回路キャリアの凹部に電気的活性材を生の状態で導入する工程と、エネルギーを供給することにより前記電気的活性材を生の状態から最終状態へと変換する工程とを備え、一方で迅速かつ安価な製造を保障し、他方で関連する電気的活性材の選択において高い自由度を可能にする。【選択図】  図６
2004228566.tif 000002
【特許請求の範囲】
【請求項１】
回路キャリアおよび該回路キャリアに集積されてかつ電気的活性材を含んでいる少なくとも一つの受動部品を有する、電気的サブアセンブリの製造方法であって、
前記受動部品のために作られる少なくとも一つの凹部を設けて該回路キャリアを構築する工程と、
前記回路キャリアの凹部に前記電気的活性材を生の状態で導入する工程と、
エネルギーを供給して前記電気的活性材を前記生の状態から最終状態に変換する工程とを有する電気的サブアセンブリの製造方法。
【請求項２】
前記エネルギーは機械的加圧により供給される、請求項１に記載の電気的サブアセンブリの製造方法。
【請求項３】
前記エネルギーは熱供給により供給される、請求項１に記載の電気的サブアセンブリの製造方法。
【請求項４】
前記受動部品が、電気的活性材として誘電体を有するコンデンサである、請求項１に記載の電気的サブアセンブリの製造方法。
【請求項５】
前記受動部品が抵抗であり、前記電気的活性材は生の状態では所与の比抵抗を有するペーストである、請求項１に記載の電気的サブアセンブリの製造方法。
【請求項６】
前記回路キャリアの凹部に前記電気的活性材を生の状態で導入する工程が、ペーストを塗りつけることを含む、請求項１に記載の電気的サブアセンブリの製造方法。
【請求項７】
前記回路キャリアの凹部に前記電気的活性材を生の状態で導入する工程が、ペーストを圧着することを含む、請求項１に記載の電気的サブアセンブリの製造方法。
【請求項８】
前記電気的活性材と電気的に接触する少なくとも一つの導体トラック構造を形成する工程を有する、請求項１に記載の電気的サブアセンブリの製造方法。
【請求項９】
前記回路キャリアを構築する工程が、機械加工により凹部を形成することを含む、請求項１に記載の電気的サブアセンブリの製造方法。
【請求項１０】
前記回路キャリアを構築する工程が、
少なくとも一つの第１の層を形成することと、
開口部が配置された少なくとも一つの第２の層を形成することと、
前記凹部が前記開口部により形成されるように前記第１と第２の層を接合させて前記回路キャリアを得ることと、を含む請求項１に記載の電気的サブアセンブリの製造方法。
【請求項１１】
前記第１と第２の層がセラミック製であり、前記接合工程が前記セラミックの圧着と焼成を含む、請求項１０に記載の電気的サブアセンブリの製造方法。
【請求項１２】
前記第１の層を電気絶縁材料で成し、前記第２の層をメタル配線により形成する、請求項１０に記載の電気的サブアセンブリの製造方法。
【請求項１３】
前記受動部品を露出するために前記第２の層の少なくも一部を除去する工程を含む、請求項１２に記載の電気的サブアセンブリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全体として電子回路の製造に関する。より詳細には、本発明は回路キャリアと、該回路キャリアに集積されており電気的活性材を備えた少なくとも一つの受動部品とを備えた電気的サブアセンブリの製造方法に関する。
【背景技術】
【０００２】
今日多くの電子機器において、抵抗やコンデンサやインダクタなどの受動部品は可能な限り狭い空間内で必要とされる。コンデンサは、例えばノイズの低減、信号のフィルタリング、またはエネルギーの蓄積のために使用される。製造には様々な技術が用いられる。コストの理由から巻電解コンデンサが高静電容量コンデンサとして今日未だに使用されている一方、タンタルコンデンサ以外にセラミックコンデンサがフィルタリング用途でますます使用されるようになっている。
【０００３】
前記部品は、高電流容量の場合にも、一方では改善された高周波特性を発揮し、他方では等価直列抵抗が低いことに利点がある。狭い面積の場合に十分な静電容量を達成するために、前記コンデンサはしばしば積層技法（ＭＬＣ）で製造される。しかしながら、この方法は非常に面倒であり高いコストを伴う。
【０００４】
電源で動作する電力供給においては、コンデンサは電源入力電圧をフィルタするために使用され、該小電圧は第２の面に伝えられ、また、集積回路へのノイズを低減するために使用される。セラミックコンデンサは特にこの場合有利である。
【０００５】
厚膜応用技術を使って、導体トラックと抵抗が組み込まれているような回路構造がセラミック基板に実現されている。セラミック基板として酸化アルミニウムが用いられ、高い熱伝導率と高絶縁抵抗という利点をもたらす。機械的安定性要求のために電極間の距離を任意に縮めることができないので、前記材料の比誘電率の低さ（εｒが約９）により、単位面積あたり極めて低い静電容量（＜１ｐＦ／ｍｍ２）しか達成できない。これでは１ｎＦから１００μＦ台の静電容量を有用に集積することは達成され得なかった。
【０００６】
このようなセラミックコンデンサを製造する別な周知の可能性は、単一層のみの誘電材料を用いた単層構造による構成にある。この構成は簡単な製造方式をもたらす。さらに、メタル配線を焼成工程に続いて行うことができるので、焼成温度が高く、それゆえ比誘電率がεｒ＞５０００と高い材料を使用することができる。機械的安定性のためパネルの厚みは少なくとも０．２ｍｍなければいけないので、このことが高い絶縁耐力をもたらす。しかしながら、前記安定性はより広い面積の実現、ひいては、より高い静電容量値の実現には通常十分ではない。単層構造のため、この場合も単位面積あたり低い静電容量（０．１から０．２ｎＦ／ｍｍ２）しか達成できない。
【０００７】
別の構成の可能性が、多層（３００層まで）の誘電材料を積み重ね焼結したいわゆる積層構成要素によりもたらされる。各層間には電極が配置されている。この方式では高い静電容量をもたらし、個々の層どおしの層間距離にわたって絶縁耐力が調節可能である。同じ構造寸法でも、層がより厚いので、より高い絶縁耐力でより低い静電容量が得られる。
【０００８】
しかしながら、このようなコンデンサの製造は積層構造のため複雑である。内部電極に安価な材料を使用することができるためには、加えて焼成温度を低く（例えば、１０００℃より低く）に抑えなければならない。その結果として、比誘電率が非常に高い材料（εｒ＞５０００）の使用を妨げる。
【０００９】
例えば主電源により動作する電力供給での使用において最大限の小型化を達成するために、そのようなコンデンサは回路キャリア本体内に集積された構造となっている。回路キャリアに集積された積層コンデンサの例が知られている（例えば、特許文献１参照。）。積層コンデンサは回路キャリアの凹部に形成され、続いて圧着と焼成により基板に堅固に接続される。この工程において、積層コンデンサはまず基板の最下層に構築され、構造化基板の第２の層により埋め込まれ被覆層により被覆される。この方法は、積層コンデンサが別個に、また、基板層の構築に加えて構築されなければならないため比較的複雑であるという欠点を有する。
【００１０】
【特許文献１】米国特許出願公開２００１／０００８４７９号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、本発明の目的は、一方で迅速で安価な製造を保障し、他方で関連する電気的活性材の選択にあたり高い自由度を保障する、少なくとも一つの受動部品が集積された回路キャリアを有する電気的サブアセンブリの改良された製造方法を提供することである。
【課題を解決するための手段】
【００１２】
前記の目的は、回路キャリアおよび該回路キャリアに集積されてかつ電気的活性材を含んでいる少なくとも一つの受動部品を有する、電気的サブアセンブリの製造方法であって、前記受動部品のために作られる少なくとも一つの凹部を設けて該回路キャリアを構築する工程と、前記回路キャリアの凹部に前記電気的活性材を生の状態で導入する工程と、エネルギーを供給して前記電気的活性材を前記生の状態から最終状態に変換する工程とを有する本発明の製造方法により達成される。
【００１３】
また、本発明の製造方法において、前記エネルギーは機械的加圧により供給されることが好ましい。
また、本発明の製造方法において、前記エネルギーは熱供給により供給されることが好ましい。
また、本発明の製造方法において、前記受動部品が、電気的活性材として誘電体を有するコンデンサであることが好ましい。
また、本発明の製造方法において、前記受動部品が抵抗であり、前記電気的活性材は生の状態では所与の比抵抗を有するペーストであることが好ましい。
また、本発明の製造方法において、前記回路キャリアの凹部に該電気的活性材を生の状態で導入する工程が、ペーストを塗りつけることを含むことが好ましい。
また、本発明の製造方法において、前記回路キャリアの凹部に該電気的活性材を生の状態で導入する工程が、ペーストを圧着することを含むことが好ましい。
また、本発明の製造方法において、前記電気的活性材と電気的に接触する少なくとも一つの導体トラック構造を形成する工程を有することが好ましい。
また、本発明の製造方法において、該回路キャリアを構築する工程が、機械加工により凹部を形成することを含むことが好ましい。
また、本発明の製造方法において、前記回路キャリアを構築する工程が、少なくとも一つの第１の層を形成することと、開口部が配置された少なくとも一つの第２の層を形成することと、前記凹部が前記開口部により形成されるように前記第１と第２の層を接合させて前記回路キャリアを得ることと、を含むことが好ましい。
また、本発明の製造方法において、前記第１と第２の層がセラミック製であり、前記接合工程が前記セラミックの圧着と焼成を含むことが好ましい。
また、本発明の製造方法において、前記第１の層を電気絶縁材料で成し、前記第２の層をメタル配線により形成することが好ましい。
また、本発明の製造方法において、前記受動部品を露出するために前記第２の層の少なくも一部を除去する工程を含むことが好ましい。
【発明の効果】
【００１４】
本発明は、回路キャリアに配設された凹部または窪みを用いて電気的活性材を生の状態、例えば未硬化ペーストなどの前駆体材料の形で構築すれば、このようなサブアセンブリの製造工程が大幅に簡略化されるという知見に基づいている。コンデンサやオーム抵抗、またはインダクタなどの受動部品を、それにより特に効率良く省面積で製造することができる。さらに、異なる静電容量のコンデンサ、および／または異なる電導度の抵抗、あるいは多種多様のインダクタを、一度の組立工程により低コストで製造することができる。
【００１５】
本発明の有用な実施例によれば、エネルギーは機械的加圧により供給される。セラミック製回路キャリアを使用した場合、電気的活性材を固化するこのような加圧工程は、回路キャリアを固化する加圧工程と同時に実行することができる点に特に利点がある。
【００１６】
加圧変換に加えて、あるいは代わりに、熱供給によりエネルギーを供給してもよい。電気的活性材の個々の構成要素は生の状態で溶融されて、回路キャリアまたはさらに導電端子への堅固な接続を確立し得る。
【００１７】
該受動部品がコンデンサである場合は常に本方式の有利な特性が特に知覚される。その場合電気的機能特性は例えばセラミック材料等の誘電体である。
【００１８】
代わりに、または加えて、受動部品は抵抗であってもよい。この場合厚膜応用技術で周知であるような厳密に規定された導電性を持つ物質が電気的活性材として用いられる。本発明による製造方法は、極めて異なる抵抗値が特に効率良く得られるという意味でも利点をもたらす。
【００１９】
さらに、一回路キャリア上に多数の異なるコンデンサや抵抗を実現することができる。集積抵抗の製造に十分に厳密な公差を遵守することができるように、例えばレーザトリミングのようなトリミング工程を設けてもよい。
【００２０】
電気的活性材は生の状態のペーストの形で存在してよい。その場合前記ペーストを対応する回路キャリアの凹部に塗りつけることは、容易に自動化できる特に効率的な解決策となる。
【００２１】
別の方法として、電気的活性材を生の状態で凹部に圧着してもよい。さらに微小な構造で、著しくギャップがなく均一な充填がこうして保障される。
【００２２】
集積された受動部品を電気的に接触するため、少なくとも一つの導体トラック構造を作製してもよい。この工程は電気的活性材を生の状態で挿入する前または、その後で挿入の前後に両側で接触中のいずれかに行われる。
【００２３】
回路キャリアに必要な凹部は、使用材料および必要な幾何学的構造に応じて、多数の形成方法により製造されてよい。前記回路キャリアの固体材料を機械加工することにより前記凹部を特に簡単な方法で作ることができる。これは、特に製造個数が少ない小シリーズでは、低価格な改良形となろう。別例として、セラミック技術で一般的に知られているような打ち抜き加工方式を使用しても当然良い。
【００２４】
また一方、キャリア層として機能する少なくとも一つの第１の層を形成し、開口部が配置された少なくとも一つの第２の層を形成し、次いで第１と第２の層を接合して回路キャリアを形成することにより回路キャリアの構築を実行してもよい。この、セラミック技術でも普及している構築方法は、アプリケーション特有のツールが一切不要であり、大幅に自動化できるという利点をもたらす。例えば、第１と第２の層が両方ともセラミック製ならば、接合工程にはセラミック材料の圧着と焼成が含まれる。多数の構造がこのようにして低価格かつ簡単な方法で製造されることができる。
【００２５】
別の方法として、第２の層をメタル配線により形成してもよい。この方法は、続いた圧着および／または焼成工程がもはや必要でないという利点をもたらす。メタル配線の構築はプリント回路板製造において広く普及しており容易に管理できる技術工程である。
【００２６】
該製造工程の後で集積受動部品を露出したい場合には、本発明による方法は最終工程として該第２の層の少なくとも一部を除去する工程を備えていてよい。
【発明を実施するための最良の形態】
【００２７】
添付の図面は本発明の原理を説明するために本明細書に組み込まれその一部をなす。本発明をいかにして成し使用するかという図示され記載された例のみに本発明を限定するように図面を解釈すべきではない。添付の図面に示す、以下の、より詳細な本発明の記述から、さらなる特徴と利点が明らかとなる。
【００２８】
本発明の実施例を図面を参照して記述するが、同様の構成要素および構造を同様の参照番号で示す。
【００２９】
以下に、図１から図６を参照して本発明による製造方法を第１の実施例と関連付けてより詳細に説明する。
【００３０】
第１の実施例による方法においては、サブアセンブリは異なる集積コンデンサとセラミック製回路キャリア付で製造される。セラミック基板は卓越した熱放散を提供することができる。セラミック基板は空き空間を生の状態の誘電物質のために設けるように構築されメタル配線される。この物質は該空き空間に導入され、積み重ねられたセラミック基板は圧着され焼結される。誘電体は両側から接触されていてよい。図１は、回路キャリア１００を形成するために互いに接合される前の第１のセラミック層１０２と第２のセラミック層１０４を示す。第１のセラミック層１０２はベース層として機能し、第２のセラミック層１０４は後から誘電体を導入するために凹部１０６を設けるように構築される。
【００３１】
図２からわかるように、後からコンデンサを接触させるために、第１のメタル配線層１０８が第１のセラミック層１０２に施されて構築される。
【００３２】
図３は、セラミック層１０２と１０４を積層後の回路キャリア１００を示す。
【００３３】
次の工程（図４参照）では、生の状態の誘電体１１０が凹部１０６内に導入される。この工程は例えばペーストを圧着または塗りつけることにより実行され得る。
【００３４】
図５に示すように、第２のメタル配線層１１２は後でコンデンサに両側から電気的に接触するように施され構築されることができる。個々のセラミック層１０２と１０４の両方および誘電体１１０は、図６の矢印１２２で表す続いた圧着および焼成工程により固化され、最終段階へと変換される。
【００３５】
図１から図６では集積受動部品として二つのコンデンサが製造されるが、回路キャリアでは任意な所望の数の受動部品を当然実現することができ、集積された抵抗を形成するために、規定された導電率の導電材料を、誘電体と同時にまたは代替として導入することもできる。集積された抵抗の公差要求を満たすためにトリミング工程が必要とされる可能性がある。集積されたインダクタもまた可能である。
【００３６】
図７から図１５では、それにより異なる厚みの受動部品をも作製することができる第２の実施例による方法を説明する。
【００３７】
まず、図７から図９に示すように、個々のセラミック層１０２、１０４および１０５を構築し積層し圧着し焼成する方法によりセラミック基板１００を製造する。
【００３８】
前記セラミック基板１００は構築された側で完全にメタル配線され、メタル配線１０８は光造形エッチング、またはダマシン方式と同様の工程（図１０および図１１）により構築される。
【００３９】
設けられた空き空間１１６に、次いで誘電体１１０が生の状態で導入される（図１２）。図１３の印で示す第２の焼成工程が実行される。続いて、さらに欠落接触面が、構築のために第２のメタル配線層１１２により作製される（図１４および図１５）。
【００４０】
基板対象の第１の焼成工程は、この場合金属が不要なので高温で実行することができる。そのため、前記第１の焼成工程をセラミック基板の所望の特性に応じて最適化することができる。誘電体１１０対象の第２の焼成工程も、適切な材料が選択されていれば低温（１０００℃未満）で行うことができる。その場合融点が低く安価な金属（例えば銀）を使うことも可能である。
【００４１】
この第２の実施例による方法においては、抵抗の構成要素またはインダクタを図示のコンデンサとは別個に実現することができる。
【００４２】
以下に、本発明の第３の変形形態を図１６から図２３を参照して説明する。
【００４３】
初期構造として、第１のセラミック層１０２に、対応するビア１１４が設けられる（図１６）。
【００４４】
図１７は第１のセラミック層１０２が銅層１０８により完璧に被覆される次の工程を示す。この場合ビア１１４もメタル配線されている。
【００４５】
図１８に示すように、切れ目のない比較的厚い金属層、好ましくは銅層１１６が、次いで施される。空き空間１０６を誘電体のために設けるような形で銅層１１６が例えばエッチングにより構築される（図１９）。
【００４６】
図２０は誘電体１１０を導入後の図１９の構造を示す。前記誘電体は生の状態であり、図２１に略図示するように圧着および焼成工程により最終状態へと変換される。
【００４７】
図２２に示すように、コンデンサの第２の接触が再度のメタル配線工程により作成される。
【００４８】
図２３に略図示するように、メタル配線１１６は最終エッチング工程により、コンデンサ１１８と１２０が互いに隔離される程度まで除去される。
【００４９】
本発明の第４の実施例を図２４から図３１に示す。
【００５０】
セラミック基板１００の圧着および焼成工程がまず実行される（図２４）。図２５に示すように、セラミックは例えば圧延またはレーザー加工により、いわゆる固体の塊から構築される。図１０から図１５のプロセス工程と同様に、メタル配線、メタル配線の構築、誘電体の導入およびさらなる圧着と焼成工程が次いで行われる（図２６から図２９）。次に接触欠落を再度メタル配線で作製しなければならない。光技術によりマスクを用いてまず完璧にメタル配線し、続いてエッチング処理するか、またはダマシン技術のいずれかにより実行されることができる。
【００５１】
本発明による製造プロセスのすべての図示された実施例において、銀パラジウムまたは溶融温度が１３００℃より高い他の導電材料を第１のメタル配線１０８および／または第２のメタル配線１１２として用いることができる。誘電体は最終状態では比較的高い比誘電率を有していなければならない。例えば、主電源で動作する電力供給には、約１ｎＦから１０００ｎＦの静電容量範囲で４００Ｖの絶縁耐力、および１０ｎＦから１００μＦの静電容量範囲で１０Ｖの絶縁耐力が望ましい。
【００５２】
焼成工程が二段階で実行されるとき、融点が極めて低い金属が関与していない場合第１の段階を高温で実行することができ、第２の段階をより低温で実行することができる。比誘電率が中間値（εｒ＞１０００）である誘電体を有するコンデンサは例えば窒素雰囲気中で９００℃で焼成される。比誘電率が高い（εｒ＞５０００）材料のコンデンサは１３００℃で焼成されなければならない。
【００５３】
回路キャリアとしてセラミックを用いることにより高温伝導性が達成される。絶縁耐力は層厚みの相違や層数の相違により調節されることができる。本発明の製造方法により、抵抗、コンデンサおよび／またはインダクタ構成要素を集積したセラミックに基づく回路キャリアを低コストで製造することができ、集積によりサブアセンブリ全体の顕著な微細化が実現される。
【００５４】
本発明をその実際の実施例に則して述べてきたが、上述の教示に鑑み、かつ、添付の請求の範囲の範囲内において、本発明の趣旨および意図する範囲から逸脱することなく、本発明に様々な修正や変形や改良をなし得ることは当業者には明らかであろう。
【００５５】
さらに、本明細書に記載された本発明を不必要に不明瞭にしないために、当業者が精通していると思われる分野については記述していない。
【００５６】
したがって、本発明は図示した特定の実施例によって限定されるのではなく、添付の請求の範囲に記載した範囲によってのみ限定されることを理解されたい。
【図面の簡単な説明】
【００５７】
【図１】２層からなる回路キャリアを示す概略断面図である。
【図２】メタル配線層を施した後の図１の回路キャリアを示す。
【図３】層を積み重ねて接合した後の図２の回路キャリアを示す。
【図４】誘電体を生の状態で挿入した後の図３の回路キャリアを示す。
【図５】別のメタル配線層を挿入後の図４の回路キャリアを示す。
【図６】図５の回路キャリアの圧着と焼成の概略図である。
【図７】第２の実施例による回路キャリアを示す。
【図８】積層後の図７の回路キャリアを示す。
【図９】焼結回路キャリアを形成する圧着および焼成工程を示す概略図である。
【図１０】閉鎖メタル配線層を施した後の図９の回路キャリアを示す。
【図１１】メタル配線層を部分除去した後の図１０の回路キャリアを示す。
【図１２】誘電体を挿入後の図１１の回路キャリアを示す。
【図１３】図１２の回路キャリアの圧着および焼成工程の概略図である。
【図１４】全体にメタル配線を施した後の図１３の回路キャリアを示す。
【図１５】第２のメタル配線層を構築後の完成サブアセンブリの概略図である。
【図１６】後にビアとなる開口を有するセラミック基板にわたる概略断面図である。
【図１７】銅層を完全に被覆した後の図１７の基板を示す。
【図１８】別の銅層を施した後の図１７の基板を示す。
【図１９】メタル層構築後の図１８の構造を示す。
【図２０】該メタルに形成された凹部へ前段階の誘電体を導入した後の図１９の構造を示す。
【図２１】該誘電体を固化させる圧着および焼成工程の概略図である。
【図２２】別の銅層を施した後の図２１の構造を示す。
【図２３】該銅メタル配線を部分除去した後の最終状態の回路キャリアを示す。
【図２４】圧着と焼成中のセラミック製回路キャリアの断面概略図である。
【図２５】構築後の図２４の回路キャリアを示す。
【図２６】全体にメタル配線を施した後の図２５の構築された回路キャリアを示す。
【図２７】メタル配線を構築後の図２６の回路キャリアを示す。
【図２８】誘電体を生の状態で導入した後の図２７の回路キャリアを示す。
【図２９】該誘電体を固化させる圧着と焼成工程の概略図である。
【図３０】全体に第２のメタル配線を施した後の図２９の回路キャリアを示す。
【図３１】第２のメタル配線を構築した後の最終状態の回路キャリアを示す。
【図１】
2004228566.tif 000003
【図２】
2004228566.tif 000004
【図３】
2004228566.tif 000005
【図４】
2004228566.tif 000006
【図５】
2004228566.tif 000007
【図６】
2004228566.tif 000008
【図７】
2004228566.tif 000009
【図８】
2004228566.tif 000010
【図９】
2004228566.tif 000011
【図１０】
2004228566.tif 000012
【図１１】
2004228566.tif 000013
【図１２】
2004228566.tif 000014
【図１３】
2004228566.tif 000015
【図１４】
2004228566.tif 000016
【図１５】
2004228566.tif 000017
【図１６】
2004228566.tif 000018
【図１７】
2004228566.tif 000019
【図１８】
2004228566.tif 000020
【図１９】
2004228566.tif 000021
【図２０】
2004228566.tif 000022
【図２１】
2004228566.tif 000023
【図２２】
2004228566.tif 000024
【図２３】
2004228566.tif 000025
【図２４】
2004228566.tif 000026
【図２５】
2004228566.tif 000027
【図２６】
2004228566.tif 000028
【図２７】
2004228566.tif 000029
【図２８】
2004228566.tif 000030
【図２９】
2004228566.tif 000031
【図３０】
2004228566.tif 000032
【図３１】
2004228566.tif 000033