(57)【要約】【課題】ピーク増幅器の前段に入力される信号のレベルに応じて利得が変化する利得補償器を設けることにより、同一のデバイスをキャリア増幅器およびピーク増幅器として用いた場合でも、簡単な構成でより理想に近い線形増幅、電力合成動作が得られるドハーティ増幅器を提供可能とする。【解決手段】ドハ−ティ増幅器に含まれるピーク増幅器４の前段にアンチパラレルダイオードと抵抗の並列回路で構成される利得補償器６を設け、ピーク増幅器４が動作している際の利得補償器６の利得をピーク増幅器４のｇｍ特性に基づいて設定することにより、ピーク増幅器４の動作特性を補償する。よって、簡単な構成で理想に近い線形増幅、電力合成動作が得られるドハーティ増幅器を提供可能となる。【選択図】      図１
2004221646.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、
前記入力端子から入力された信号を第１の経路と第２の経路に分配する入力分岐手段と、
前記入力分岐手段により前記第１の経路に分配された信号を増幅するキャリア増幅器と、
前記入力分岐手段により前記第２の経路に分配された信号の中で所定レベル以上の信号のみを増幅するピーク増幅器と、
前記キャリア増幅器の出力と前記ピーク増幅器の出力とを合成する出力合成手段と、
前記第２の経路の前記ピーク増幅器の前段に設けられ、入力される信号のレベルに応じて利得が変化して前記第２の経路に分配された信号のレベルを補正する利得補償器と、
を有することを特徴とするドハ−ティ増幅器。
【請求項２】
請求項１に記載のドハーティ増幅器において、
前記利得補償器は、前記所定レベル未満の信号が入力した場合の利得と、前記所定レベル以上の信号が入力した場合の利得とが異なることを特徴とする。
【請求項３】
請求項２に記載のドハーティ増幅器において、
前記利得補償器は、前記所定レベル以上の信号が入力した場合の利得が前記所定レベル未満の信号が入力した場合の利得より大きいことを特徴とするドハーティ増幅器。
【請求項４】
請求項２に記載のドハーティ増幅器において、
前記利得補償器は、前記所定レベル以上の信号が入力した場合の利得が前記所定レベル未満の信号が入力した場合の利得より小さいことを特徴とするドハーティ増幅器。
【請求項５】
請求項１ないし４のいずれか１つに記載のドハーティ増幅器において、
前記利得補償器の利得は、前記ピーク増幅器の動作特性に基づいて設定されていることを特徴とするドハーティ増幅器。
【請求項６】
請求項１ないし５のいずれか１つに記載のドハ−ティ増幅器において、
前記利得補償器は、アンチパラレルダイオードと抵抗の並列回路、またはダイオードと抵抗の並列回路、またはＦＥＴ、またはバイポーラトランジスタであることを特徴とするドハ−ティ増幅器。
【請求項７】
請求項１ないし６のいずれか１つに記載のドハ−ティ増幅器において、
前記キャリア増幅器と前記ピーク増幅器はＦＥＴで構成され、前記利得補償器は前記ピーク増幅器のｇｍ特性を補償することを特徴とするドハ−ティ増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ドハ−ティ増幅器に関し、特にはピーク増幅器の前段に利得補償器を設けたドハ−ティ増幅器に関する。
【０００２】
【従来の技術】
近年の携帯端末市場の爆発的な普及とそれに伴うインフラ整備により、基地局用の送信増幅器に対する効率改善に関する市場からの要求は厳しくなっている。
【０００３】
上記のような要求に応じるために、近年ドハーティ増幅器を始めとする高効率で信号を増幅する手法と、その低歪み化や最近の歪み補償技術を組み合わせることで高性能、高効率な増幅器を構築しようという点に注目が集まってきている。
【０００４】
ドハーティ増幅器は、非特許文献１（１９３６年のＷ．Ｈ．Ｄｏｈｅｒｔｙ  ”Ａ  Ｎｅｗ  Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  ｆｏｒ  Ｍｏｄｕｌａｔｅｄ  Ｗａｖｅｓ”，Ｐｒｏｃ．ＩＲＥ，Ｖｏｌ．２４，Ｎｏ．９，Ｓｅｐｔ．）で最初に提案された高出力電力増幅器の効率を改善する手法である。
【０００５】
ドハーティ増幅器は、常に増幅動作を行うキャリア増幅器と、高電力出力時、具体的にはキャリア増幅器が飽和最大出力に到達した以降でのみ増幅動作を行うピーク増幅器を備えるものである。
【０００６】
ドハーティ増幅器は、キャリア増幅器とピーク増幅器を同一の特性を有するデバイスにし、かつこれらを２台から複数台並列に配置した構成が一般的であり、実際に低周波からミリ波にわたる周波数帯の信号を扱う増幅器として数多く実現されてきている。
【０００７】
従来、このようなドハ−ティ増幅器として、例えば特許文献１（特開平７−２２８５２号公報）に記載された図９に示す構成のドハ−ティ増幅器がある。以下、図９を参照して特許文献１に記載のドハ−ティ増幅器を簡単に説明する。
【０００８】
図９において、入力端子１から入力された信号は、１／４波長の伝送経路２１を含む入力分岐回路２によりキャリア増幅器側とピーク増幅器側に分配される。キャリア増幅器側に分配された信号はキャリア増幅器３により増幅され、ピーク増幅器側に分配された信号は１／４波長の伝送経路２１を通過した後、ピーク増幅器４により増幅される。
【０００９】
出力合成回路５は１／４波長の伝送経路５１を含み、１／４波長の伝送経路５１を通過したキャリア増幅器３の出力とピーク増幅器４の出力とを結合して出力する。よって、キャリア増幅器３とピーク増幅器４の出力信号の位相関係は、出力合成回路５での信号合成点で同相となる。
【００１０】
しかしながら、ドハ−ティ増幅器を構成するキャリア増幅器３またはピーク増幅器４の増幅動作が理想的な動作と異なる場合、出力合成回路５での信号合成が有効に行われないため、理想的な線形増幅作用や飽和出力電力が得られなくなってしまう。
【００１１】
上記のような問題が生じる一例としては、ドハ−ティ増幅器を構成するキャリア増幅器とピーク増幅器とに同等特性（例えば、ｇｍ−Ｉｄ特性）のデバイスを用いた場合（クラシカルドハ−ティ）がある。この場合には、特にピーク増幅器の動作が理想的な動作と異なってしまうという問題が生じる。具体的な一例としては、ピーク増幅器の利得が理想的な利得よりも小さくなってしまうという問題が生じてしまう。
【００１２】
したがって、使用するデバイス（ＦＥＴ等）のｇｍ（伝達コンダクタンス）特性が、キャリア増幅器とピーク増幅器とで同一の場合でも、そのままでは理想的な線形増幅作用や飽和出力電力が得られなくなる。
【００１３】
この問題に対しては、いくつかの改善手法が提案されている。
【００１４】
例えば、非特許文献２（Ｓｔｅｖｅ  Ｃ．  Ｃｒｉｐｐｓ  著ＲＦ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒｓ  ｆｏｒ  Ｗｉｒｅｌｅｓｓ  ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  ，Ａｒｔｅｃｈ  Ｈｏｕｓｅ  １９９９  のｐ２３６）では、ピーク増幅器の入力に可変減衰器を備え、入力レベルの大小に応じて減衰量を制御して、伝達特性を補償する手段を提案している。
【００１５】
また、非特許文献３（ＳｔｅｖｅＣ．Ｃｒｉｐｐｓ著  Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｉｑｕｅｓ  ｉｎ  ＲＦ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒｓ，Ａｒｔｅｃｈ  Ｈｏｕｓｅ  ２００２  ｐ５０）では、具体的なブロック図等はみあたらないが、キャリア増幅器のバイアス設定を、入力信号レベルによって、Ｃ級バイアスだったものをＢ級バイアスにまで適応制御し、ドハーティ増幅器として最大電力を得る方法を提案している。
【００１６】
また、特許文献２（特表２０００−５１３５３５号公報）では、入力信号の電力レベルや信号の大きさを直接的または間接的に検出器で検出し、検出した値に基づきキャリア増幅器のバイアス制御部とピーク増幅器のバイアス制御部がキャリア増幅器とピーク増幅器のバイアスを制御する手法を提案している。
【００１７】
【非特許文献１】
１９３６年のＷ．Ｈ．Ｄｏｈｅｒｔｙ  ”Ａ  Ｎｅｗ  Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  ｆｏｒ  Ｍｏｄｕｌａｔｅｄ  Ｗａｖｅｓ”，Ｐｒｏｃ．ＩＲＥ，Ｖｏｌ．２４，Ｎｏ．９，Ｓｅｐｔ．
【非特許文献２】
ＳｔｅｖｅＣ．Ｃｒｉｐｐｓ著ＲＦ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒｓ  ｆｏｒ  Ｗｉｒｅｌｅｓｓ  ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  ，Ａｒｔｅｃｈ  Ｈｏｕｓｅ  １９９９  のｐ２３６
【非特許文献３】
ＳｔｅｖｅＣ．Ｃｒｉｐｐｓ著  Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｉｑｕｅｓ  ｉｎ  ＲＦ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒｓ，Ａｒｔｅｃｈ  Ｈｏｕｓｅ  ２００２  ｐ５０
【特許文献１】
特開平７−２２８５２号公報
【特許文献２】
特表２０００−５１３５３５号公報
【００１８】
【発明が解決しようとする課題】
しかしながら、非特許文献２や非特許文献３や特許文献２の手法では、いずれにしても検波、判定および制御などを行う回路が必要となり、構成が複雑になるという問題が生じる。
【００１９】
本発明の目的は、例えば同一のデバイスをキャリア増幅器およびピーク増幅器として用いた場合でも、簡単な構成でより理想に近い線形増幅、電力合成動作が得られるドハーティ増幅器を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、本発明のドハ−ティ増幅器は、入力端子と、前記入力端子から入力された信号を第１の経路と第２の経路に分配する入力分岐手段と、前記入力分岐手段により前記第１の経路に分配された信号を増幅するキャリア増幅器と、前記入力分岐手段により前記第２の経路に分配された信号の中で所定レベル以上の信号のみを増幅するピーク増幅器と、前記キャリア増幅器の出力と前記ピーク増幅器の出力とを合成する出力合成手段と、前記第２の経路の前記ピーク増幅器の前段に設けられ、入力される信号のレベルに応じて利得が変化して分配された信号のレベルを補正する利得補償器とを有することを特徴とする。
【００２１】
上記の発明によれば、第２の経路のピーク増幅器の前段に設けられ、入力される信号のレベルに応じて利得が変化して第２の経路に分配された信号のレベルを補正する利得補償器を含む構成なので、利得補償器の利得変化動作によりピーク増幅器の利得を補償可能となる。よって、従来必要であった検波、判定および制御などを行う回路を不要にでき、簡単な構成でより理想に近い線形増幅、電力合成動作が可能となる。また、従来必要であった制御回路を不要にできるので、制御用の専用の制御信号や制御信号用の専用の端子も不要にできる。
【００２２】
また、本発明のドハーティ増幅器は、上記の発明において、前記利得補償器が、前記所定レベル未満の信号が入力した場合の利得と、前記所定レベル以上の信号が入力した場合の利得とが異なることを特徴とする。
【００２３】
上記の発明によれば、所定レベル未満の信号が入力した場合の利得と所定レベル以上の信号が入力した場合の利得とが異なる利得補償器としたので、上記の効果に加えて、入力端子から入力された信号に対するピーク増幅器の増幅動作開始ポイントを変更することなく、ピーク増幅器が増幅動作を行う際のピーク増幅器の利得を補償可能となる。
【００２４】
また、本発明のドハーティ増幅器は、上記の発明において、前記利得補償器を、前記所定レベル以上の信号が入力した場合の利得が前記所定レベル未満の信号が入力した場合の利得より大きい構成としている。
【００２５】
上記の発明によれば、上記の効果に加えて、入力端子から入力された信号に対するピーク増幅器の増幅動作開始ポイントを変更することなく、ピーク増幅器が増幅動作を行う際のピーク増幅器の利得を向上可能となる。よって、ピーク増幅器の利得が理想的な利得よりも低い場合に、ピーク増幅器の増幅動作開始ポイントを変更することなく、ピーク増幅器が増幅動作を行う際のピーク増幅器の利得を補償可能となる。
【００２６】
また、本発明のドハーティ増幅器は、上記の発明において、前記利得補償器を、前記所定レベル以上の信号が入力した場合の利得が前記所定レベル未満の信号が入力した場合の利得より小さい構成としている。
【００２７】
上記の発明によれば、上記の効果に加えて、入力端子から入力された信号に対するピーク増幅器の増幅動作開始ポイントを変更することなく、ピーク増幅器が増幅動作を行う際のピーク増幅器の利得を小さくできる。よって、ピーク増幅器の利得が理想的な利得よりも大きい場合に、ピーク増幅器の増幅動作開始ポイントを変更することなく、ピーク増幅器が増幅動作を行う際のピーク増幅器の利得を補償可能となる。
【００２８】
また、本発明のドハーティ増幅器は、上記の発明において、前記利得補償器の利得が、前記ピーク増幅器の動作特性に基づいて設定されているので、上記の効果に加えて、ピーク増幅器の利得を高い精度で補償可能となる。
【００２９】
また、本発明のドハーティ増幅器は、上記の発明において、前記利得補償器が、アンチパラレルダイオードと抵抗の並列回路、またはダイオードと抵抗の並列回路、またはＦＥＴ、またはバイポーラトランジスタである構成としているので、上記の効果に加えて、簡単な構成の利得補償器を実現可能となる。
【００３０】
また、本発明のドハーティ増幅器は、上記の発明において、前記キャリア増幅器と前記ピーク増幅器がＦＥＴで構成され、前記利得補償器は前記ピーク増幅器のｇｍ特性を補償する構成としている。
【００３１】
上記の発明によれば、キャリア増幅器とピーク増幅器をＦＥＴで構成した場合にも上記の効果と同様の効果が得られる。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に示す一実施例に基づき説明する。
【００３３】
本実施例は、図１に示すように、キャリア増幅器３とピーク増幅器４を含むドハーティ増幅器において、ピーク増幅器４の前段に利得補償器６を有していることを１つの特徴としている。図１において、補正手段としての利得補償器６は、利得が入力レベルに応じて変化するものである。なお、図１において、図９と同一構成のものには同一符号を附してある。
【００３４】
ここで、本発明の一実施例の概要を説明する。
【００３５】
本実施例のドハーティ増幅器は、図９に示す従来のキャリア増幅器３、ピーク増幅器４、出力合成回路５および入力分岐回路２を備えた構成に対し、図１に示したように、ピーク増幅器４の前段に利得が入力レベルによって変化する利得補償器６を設けている。
【００３６】
本実施例においては、利得補償器６は、入力する信号のレベルが、例えばＣ級にバイアスされてＦＥＴで構成されたピーク増幅器４の増幅開始レベル以上の場合に、ピーク増幅器４へのゲート入力電圧信号を拡大するような補正を行う。
【００３７】
上記のような利得補償器６を用いることにより、ピーク増幅器４とキャリア増幅器３として同一特性のデバイスを使用したドハーティ増幅器においても、飽和出力時に所望の最大出力が得られるような動作を可能としている。したがって、ドハーティ増幅器として、理想的な増幅動作が得られることを可能にしている。
【００３８】
以下、図１を参照して本実施例のドハーティ増幅器を具体的に説明する。
【００３９】
本ドハーティ増幅器は、通常、キャリア増幅器と呼ばれている常に信号の増幅動作を行っている増幅器３と、通常ピーク増幅器あるいは補助増幅器（本願では「ピーク増幅器」で統一する。）と呼ばれる、所定レベル以上の信号が入力したときのみ（高電力出力時のみ）に動作している増幅器４とを有している。
【００４０】
なお、所定レベルは、キャリア増幅器３が飽和出力電力を出力し始める際に入力端子１から入力される信号のレベルに対応するものであり、本実施例では所定レベルを、キャリア増幅器３が飽和出力電力を出力し始める際に、入力端子１から入力される信号のレベルとしている。
【００４１】
ピーク増幅器４の前段には、ピーク増幅器４の伝達特性（動作特性）に応じてピーク増幅器４の振幅成分を補償するための利得補償器６が設けてある。
【００４２】
さらに、本ドハーティ増幅器は、キャリア増幅器３とピーク増幅器４の出力を合成して出力する出力合成手段としての出力合成回路５と、入力信号をキャリア増幅器側（第１の経路）２２とピーク増幅器側（第２の経路）２３に分配する入力分岐手段としての入力分岐回路２とを含んでいる。
【００４３】
一般にドハーティ増幅器は、飽和出力電力近傍で飽和を維持しながら動作するキャリア増幅器３を有することにより、飽和電力からバックオフをとった出力時においても、通常のＡ級、ＡＢ級増幅器より高い効率が実現されている。
【００４４】
キャリア増幅器３には、通常ＡＢ級やＢ級にバイアスされた増幅器が用いられることが多い。ピーク増幅器４は、信号電力が高出力時にのみ動作するよう、通常はＣ級にバイアスされて使用されていることが多い。
【００４５】
キャリア増幅器３とピーク増幅器４の出力を結合する出力合成回路５は、例えばトランスで構成されており、通常１／４波長の伝送線路５１を備える。入力分岐回路２は、ピーク増幅器４とキャリア増幅器３の出力信号の位相関係を、出力合成回路５の信号合成点で同相にするための１／４波長の伝送線路２１や、あるいは９０°ハイブリッド回路などから構成される。
【００４６】
また、図１の利得補償器６は、例えば図２（ａ）に示したアンチパラレルダイオード６１と抵抗器６２から構成されている。具体的には、利得補償器６として、カソードが入力分岐回路２の入力分岐回路２の１／４波長の伝送線路２１と接続されるとともにアノードがピーク増幅器４の入力側に接続されるダイオード６１ａとカソードがダイオード６１ａのアノードと接続されるとともにアノードがダイオード６１ａのカソードと接続されたダイオード６１ｂとで構成されたアンチパラレルダイオード６１と、抵抗器６２との並列回路が用いられてもよい。
【００４７】
なお、通常のドハーティ増幅器の動作原理については、たとえば  Ｓｔｅｖｅ  Ｃ．  Ｃｒｉｐｐｓ著  Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｉｑｕｅｓ  ｉｎ  ＲＦ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒｓ，Ａｒｔｅｃｈ  Ｈｏｕｓｅ  ２００２などの文献により当業者にとってよく知られているので、その詳細な説明は省略する。
【００４８】
以下、本実施例の動作につき説明する。
【００４９】
本実施例では、説明を簡単にするために、Ｂ級バイアスされたキャリア増幅器３とＣ級バイアスされたピーク増幅器４を用い、さらにキャリア増幅器３とピーク増幅器４として同一特性のＦＥＴデバイスを用いてドハーティ増幅器を構成した場合の動作について説明する。なお、本発明は、上記の構成に限るものではなく、適宜変更可能である。
【００５０】
まず、ドハーティ増幅器の理想的な動作中における各増幅器３、４の動作状態を、図３を用いて説明する。
【００５１】
ドハーティ増幅器は大きく３つの動作領域、すなわち低レベル領域、遷移領域、飽和領域に分けられる。
【００５２】
図３には、キャリア増幅器３、ピーク増幅器４のそれぞれに印加される入力電圧の最大値を１として規格化した入力電圧Ｖｉｎを横軸にとり、それぞれに対応するピーク増幅器４のドレイン電流をＩｐ、キャリア増幅器３の出力電圧をＶｃ、キャリア増幅器３のドレイン電流をＩｃとし、それぞれ縦軸に示してある。
【００５３】
本実施例では、キャリア増幅器３とピーク増幅器４として同一特性のＦＥＴを用いると仮定しているため、Ｉｃの最大値とＩｐの最大値は等しく図示される。また、ピーク増幅器４はＣ級にバイアスされ、通常のドハーティ増幅器の構成である入力電圧Ｖｉｎが０．５からドレイン電流が流れ始めて増幅動作を開始するものとする。
【００５４】
また、各デバイス、すなわちキャリア増幅器３とピーク増幅器４のドレイン電流−ゲート電圧特性としては、図４に示すようにスレショルド電圧Ｖｔｈからドレイン電流が流れ始め、伝達コンダクタンスｇｍは一定値であるものとする。
【００５５】
Ｂ級バイアスされたキャリア増幅器３に所定レベル（本例ではＶｉｎ＝０．５とする。）以下の信号Ｖｉｎが入力されると、信号Ｖｉｎに比例したキャリア増幅器３の出力電圧Ｖｃが発生する。このように、信号Ｖｉｎに応じてキャリア増幅器３の出力電圧Ｖｃが変化する領域が低レベル領域である。
【００５６】
次に、信号Ｖｉｎが０．５に達すると（これを「遷移点」と呼ぶことにする。）、キャリア増幅器３は飽和し、出力電圧は一定値となる。この時点でドハーティ増幅器自体の効率も最大となり、理想的にはＢ級増幅器の理想効率である７８％（π／４）に達する。ただし、このときのキャリア増幅器３の飽和出力電力は、ドハーティ増幅器として得られるべき飽和電力の１／４である。
【００５７】
この遷移点からＶｉｎが増加するとピーク増幅器４も動作を開始する。
【００５８】
このピーク増幅器４の動作により、出力合成回路５の伝送トランス５１を介してキャリア増幅器３の負荷インピーダンスが変調する。その結果、キャリア増幅器３の出力電流は入力電圧に対して線形に増加しつづけ、負荷により大きな電力を供給することとなり、結果的にドハーティ増幅器として線形な増幅特性が維持され、所望の出力電力を線形増幅することができる。
【００５９】
入力電圧がさらに大きくなると、ピーク増幅器４も飽和に達し、ドハーティ増幅器としての飽和最大出力に達する。この遷移点から飽和点までの間、ドハーティ増幅器の総合効率は極めて高く維持されている。
【００６０】
上述した動作がドハーティ増幅器の理想的な動作の一例である。
【００６１】
このとき、ピーク増幅器４側のドレイン電流は、遷移点からの入力電圧に比例して、キャリア増幅器３のドレイン電流増加分の倍の傾きで増加する必要がある。これは、最終的に入力電圧が最大となった時点（Ｖｉｎ＝１．０）で、キャリア増幅器３とピーク増幅器４のドレイン電流（ＩｃとＩｐ）が最大（Ｉｃ＝Ｉｐ＝１．０）となり、キャリア増幅器３から見た負荷インピーダンスも最大出力を負荷に伝達できる最適な状態が達成され、ドハーティ増幅器として最大出力が得られるからである。
【００６２】
次に、実際のドハーティ増幅器の動作を説明する。
【００６３】
実際のドハーティ増幅器を構成する場合を考えると、キャリア増幅器３、ピーク増幅器４にはほぼ同じような特性を有するデバイスが用いられることが多い。これは、クラシカルドハーティと呼ばれる構成である。
【００６４】
例えば、ドハーティ増幅器の飽和電力を１００Ｗにしたいという場合には、キャリア増幅器、ピーク増幅器は各々５０Ｗ飽和電力の同一のデバイスを選択するのが一般的である。もちろん、これにとらわれず、飽和電力の異なるデバイスを選択する、拡張型ドハーティと呼ばれる構成を選択することもあるが、基本的な原理が変わることはないのでその場合の説明等は省略する。
【００６５】
しかしながら、上述のようにキャリア増幅器とピーク増幅器とに同一特性のデバイスを用いてドハーティ増幅器を構成した場合には、同一特性のキャリア増幅器とピーク増幅器を、従来技術として図９に示したようにただ組み合わせただけでは、上述したようにドハーティ増幅器の理想的な特性が得られず、飽和電力付近での効率低下や飽和電力の低下、線形性の劣化が生じてしまう。
【００６６】
図５は、実際のドハーティ増幅器で生じる上記劣化の一例を示した図であり、図３に示した理想的な状態と同様な主要なパラメータの入出力特性を図示してある。
【００６７】
上述したように、理想状態では、ピーク増幅器４の最大電流値は入力電圧が最大の点で最大値となっている必要がある。それに対して、図５に示した例では、実際には伝達コンダクタンスｇｍが、理想的な値として必要な値の半分しかないため、入力電圧が最大になってもドレイン電流は半分の値にしか達していない。
【００６８】
このため、ドハーティ増幅器として理想的な動作ができていない。簡単な計算によれば、最大入力時のドレイン効率は理想状態の７８％に対して約２０％低下の５８．９％、出力は理想状態の５０％に低下、入出力の線形性は入力１に対して出力０．５に劣化することが示される。
【００６９】
そこで、本発明においては、ピーク増幅器４の前段に、図２に一例を示したような利得を入力信号の大きさに応じて変化させる利得補償器を設けることにより、理想的に動作するドハーティ増幅器を可能としており、例えばキャリア増幅器３、ピーク増幅器４として同一特性を有するデバイスを用いた場合においても、理想的なドハーティ増幅器として動作することを可能としている。
【００７０】
この実施例の場合には、具体的には、図２（ｂ）に示した利得補償器６の特性を、図６に示すように信号Ｖｉｎが０．５以上の場合に入力信号の増加１に対して出力信号がほぼ２倍増加するようにすればよい。
【００７１】
上記のような特性は、図２（ａ）に示したような回路例で、ダイオード６１ａ、６１ｂと周辺の抵抗６２として最適な値のものを選択することにより、近似的に所望特性の実現が可能である。例えば、抵抗の値を大きく選べば入出力特性は大きな出力範囲特性を示すようになり、逆に抵抗の値を小さく選べば出力範囲特性は小さくなる。
【００７２】
よって、この出力範囲特性の傾きがほぼ２となる領域を利用して、この利得補償器６をピーク増幅器４の前段に備え、利得補償器６の上記出力範囲開始点が、本例でＣ級増幅器を採用しているピーク増幅器４のスレショルド電圧（Ｖｉｎ＝０．５）付近またはピーク増幅器４のスレショルド電圧（Ｖｉｎ＝０．５）になるように、利得補償器６への入力レベルや動作状態を設定することにより、ピーク増幅器４のｇｍ特性を、見かけ上、倍となるようにすることができる。
【００７３】
つまり、ピーク増幅器４は入力レベルが最大値となる点でドレイン電流も最大となり、遷移点から飽和状態までのドハーティ増幅器としての理想的な状態が達成されることが可能となる。よって、例えば同一のデバイスをキャリア増幅器、ピーク増幅器に用いた場合でも、簡単な構成でより理想に近い線形増幅、電力合成動作が得られるドハーティ増幅器を実現可能となる。
【００７４】
さらに説明すると、本例の場合、入力端子１に入力する信号のレベルがピーク増幅器４のスレショルド電圧以下の場合、利得補償器６の利得すなわち利得補償器６の入出力特性の傾きが１またはほぼ１となり、入力端子１に入力する信号のレベルがピーク増幅器４のスレショルド電圧を越える場合、利得補償器６の利得すなわち利得補償器６の入出力特性の傾きが２またはほぼ２となるように、利得補償器６への入力レベルや動作状態を設定することにより、ピーク増幅器４を理想的な状態で動作可能にできる。
【００７５】
上記のように、入力される信号のレベルに応じて利得が変化する利得補償器６がピーク増幅器４の前段に設けてあるので、利得補償器６の利得変化動作によりピーク増幅器の動作時の利得を補償可能となるとともにピーク増幅器を動作させる必要の無い状態（入力端子１に入力する信号のレベルが所定レベルに満たない状態）のときにピーク増幅器４が動作してしまうことを回避可能となる。
【００７６】
この点を補足すると、例えば、利得補償器６の利得がピーク増幅器の動作時の利得を補償する利得に固定されていると、本来ピーク増幅器が動作してはならない状態（入力端子１に入力する信号のレベルが所定レベルに満たない状態）のときでもピーク増幅器が動作してしまう可能性が生じてしまう。
【００７７】
これに対して、本実施例は、入力される信号のレベルに応じて利得が変化する利得補償器６がピーク増幅器４の前段に設けてあるので、本来ピーク増幅器が動作してはならない状態（入力端子１に入力する信号のレベルが所定レベルに満たない状態）のときは、利得補償器６の出力が所定レベルに満たない状態となる利得となり、入力端子１に入力する信号のレベルが所定レベル以上のときは、ピーク増幅器の動作時の利得を補償する利得となるようにすることが可能となる。よって、上述したように簡単な構成でより理想に近い線形増幅、電力合成動作が可能となる。
【００７８】
また、所定レベル未満の信号が入力端子１から入力した場合の利得補償器６の利得と、所定レベル以上の信号が入力した場合の利得補償器６の利得とが異なるように設定することにより、入力端子１から入力された信号に対するピーク増幅器４の増幅動作開始ポイント（ピーク増幅器４のスレッショルド電圧）を変更することなく、上述したように簡単な構成でより理想に近い線形増幅、電力合成動作を行うことができる。
【００７９】
また、所定レベル以上の信号が入力した場合の利得補償器６の利得が所定レベル未満の信号が入力した場合の利得補償器６の利得より大きい構成とすれば、ピーク増幅器４の利得が理想状態の値より下回っている場合に、入力端子から入力された信号に対するピーク増幅器の増幅動作開始ポイントを変更することなく、ピーク増幅器が増幅動作を行う際のピーク増幅器の利得を理想状態の利得へ向上可能となる。
【００８０】
また、利得補償器６の利得が、ピーク増幅器６の動作特性に基づいて設定されているので、上記の効果に加えて、ピーク増幅器６の利得および／またはピーク増幅器６の増幅動作開始ポイント（本例のスレッショルド電圧）を高い精度で補償可能となる。
【００８１】
なお、上記では、ピーク増幅器４の伝達コンダクタンスｇｍが、理想的な値として必要な値の半分しかない場合の例を示し、信号Ｖｉｎが０．５以上の場合に利得補償器６の利得補償を利得補償器６の入出力特性の傾きが２またはほぼ２とするような例を示したが、信号Ｖｉｎが０．５以上の場合における利得補償器６の利得補償は、ピーク増幅器４の伝達コンダクタンスｇｍが理想的な値に対してどれほどの割合になっているかによって適宜変更可能である。
【００８２】
例えば、ピーク増幅器４の伝達コンダクタンスｇｍが、理想的な値として必要な値よりも大きくなる場合、信号Ｖｉｎが０．５未満の場合に利得補償器６の利得補償を利得補償器６の入出力特性の傾きが１またはほぼ１とし、信号Ｖｉｎが０．５以上の場合に利得補償器６の利得補償を利得補償器６の入出力特性の傾きが１未満としてもよい。
【００８３】
上記のように、利得補償器６を、所定レベル以上の信号が入力した場合の利得が所定レベル未満の信号が入力した場合の利得より小さい構成とすれば、入力端子から入力された信号に対するピーク増幅器の増幅動作開始ポイントを変更することなく、ピーク増幅器が増幅動作を行う際のピーク増幅器の利得を小さくできる。よって、ピーク増幅器の利得が理想的な利得よりも大きい場合に、ピーク増幅器の増幅動作開始ポイントを変更することなく、ピーク増幅器が増幅動作を行う際のピーク増幅器の利得を補償可能となる。
【００８４】
また、利得補償器６については、図２（ａ）に示した構成に限られるものではなく適宜変更可能である。例えば、利得補償器６としては、上述したような特性を有する図８に示すような簡単な回路でも実現できる。
【００８５】
図８を簡単に説明すると、図８（ａ）は、利得補償器６としてダイオード６３と抵抗６４の並列回路を用いた例であり、ダイオード６３のカソードが入力分岐回路２の１／４波長の伝送線路２１と接続され、ダイオード６３のアノードがピーク増幅器４の入力側に接続される。図８（ｂ）は、利得補償器６としてＦＥＴ６５を用いた例であり、ＦＥＴ６５のドレインが第２の経路２３に接続され、ＦＥＴのソースが接地されている。図８（ｃ）は、利得補償器６としてバイポーラトランジスタ６６を用いた例であり、バイポーラトランジスタ６６のコレクタが第２の経路２３に接続され、バイポーラトランジスタ６６のエミッタが接地され、バイポーラトランジスタ６６のベースには所望の電圧ＶＢが印加される。
【００８６】
また、ピーク増幅器４とキャリア増幅器３に使用するデバイスの飽和電流特性に差がある場合に、本発明の考え方を拡張することも容易である。例えば、電源電圧や、飽和電流特性が異なるデバイスをピーク増幅器４とキャリア増幅器３に用いた場合にも、基本的には上述したように入出力特性を最大値で規格化して考えればほとんど同じ議論ができる。具体的な例をあげれば、図７に示したように、ピーク増幅器の、Ｃ級バイアス点から所望の飽和出力電力が得られる動作電流値までの傾き、特には、ピーク増幅器の増幅動作開始ポイント（例えばスレッショルド電圧）から所望の飽和出力電力が得られる動作電流値までの傾き、例えばｇｍ特性を、利得補償器で所望の値だけ補正すればよい。
【００８７】
したがって、キャリア増幅器３とピーク増幅器４として互いに異なる特性を有するデバイスを用いたとしても、簡単な構成で理想に近い線形増幅、電力合成動作が得るドハーティ増幅器を構成することが可能となる。
【００８８】
以上説明した実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
【００８９】
【発明の効果】
本発明は、ドハーティ増幅器のピーク増幅器の前段に、入力される信号のレベルに応じて利得が変化する利得補償器を設けてあるので、従来技術のように検波、判定および制御などを行う複雑な回路構成や制御を必要とせずに理想的な増幅動作を行うことが可能となる。よって、例えば、同一のデバイスをキャリア増幅器およびピーク増幅器として用いた場合でも、構成の簡略化が図れ、また低コスト化が実現可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例を示したブロック回路図。
【図２】図１の要部を示した回路図。
【図３】ドハ−ティ増幅器の理想的な動作状態を示した説明図。
【図４】図１のキャリア増幅器とピーク増幅器のドレイン電流−ゲート電圧特性を示した特性図。
【図５】従来のドハ−ティ増幅器の動作状態を示した説明図。
【図６】図２（ａ）の利得補償器の特性を示した特性図。
【図７】本例の利得補償器の補償の一例を示した説明図。
【図８】利得補償器の他の例を示した回路図。
【図９】従来のドハーティ増幅器を示したブロック図。
【符号の説明】
１      入力端子
２      入力分岐手段（入力分岐回路）
３      キャリア増幅器
４      ピーク増幅器
５      出力合成手段（出力合成回路）
６      補正手段、利得補償器
６１    アンチパラレルダイオード
６２    抵抗
６３    ダイオード
６４    抵抗
６５    ＦＥＴ
６６    バイポーラトランジスタ
【図１】
2004221646.tif 000003
【図２】
2004221646.tif 000004
【図３】
2004221646.tif 000005
【図４】
2004221646.tif 000006
【図５】
2004221646.tif 000007
【図６】
2004221646.tif 000008
【図７】
2004221646.tif 000009
【図８】
2004221646.tif 000010
【図９】
2004221646.tif 000011