(57)【要約】【課題】高密度プラズマ酸化膜は、素子領域上に台形、三角屋根状あるいは、錐状等の突起が形成される。この突起により、セリアスラリを用いたＣＭＰ研磨時に研磨傷が発生するという問題がある。【構成】高密度プラズマ酸化膜上に三角柱あるいは錐状等の突起補強する高密度プラズマ酸化膜と研磨レートが同等の膜を形成し、その後セリアスラリを用いて研磨を行う。また、第１のＣＭＰ研磨を砥粒の粒径が小さく凝集により大粒子化しないシリカスラリを用いて行い、その後セリアスラリを用いて第２のＣＭＰ研磨を行う。【選択図】  図１
2004228519.tif 000002
【特許請求の範囲】
【請求項１】
凹凸のある基体表面に異方性成長で第１の膜を堆積する工程と、
前記第１の膜に形成された突起を補強する、前記第１の膜と研磨速度が同等又は、遅い第２の膜を等方性の成長で形成する工程と、
セリアスラリを用いて前記第１の膜と前記第２の膜と研磨する工程とを有する半導体装置の製造方法。
【請求項２】
凹凸のある基体表面に異方性成長で第１の膜を堆積する工程と、
砥粒の凝集が生じないスラリを用いて前記第１の膜に形成された突起の角を研磨する工程と、
その後、セリアスラリを用いて前記第１の膜を研磨する工程を有する半導体装置の製造方法。
【請求項３】
凹凸のある基体表面に異方性成長で第１の膜を堆積する工程と、
前記第１の膜に形成された突起を補強する、前記第１の膜と研磨速度が同等又は、遅い第２の膜を等方性の成長で形成する工程と、
砥粒の凝集が生じないスラリを用いて前記第１の膜の一部を研磨する工程と、
その後、セリアスラリを用いて前記第１の膜を研磨する工程を有する半導体装置の製造方法。
【請求項４】
前記凹凸が溝であることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記凹凸が配線であることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記凹凸の凸部に研磨のストッパとなる前記第１の膜よりも研磨速度が遅いストッパ膜が形成されていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記第１の膜が高密度プラズマＣＶＤ法で形成された膜であることを特徴とする請求項１又は３に記載の半導体装置の製造方法。
【請求項８】
前記第２の膜が、常圧ＣＶＤ法、減圧ＣＶＤ法または、プラズマＣＶＤ法により形成された膜であることを特徴とする請求項１又は３に記載の半導体装置の製造方法。
【請求項９】
前記第１の膜及び、前記第２の膜が酸化膜であり、ストッパ膜が窒化膜であることを特徴とする１、３、４、５、６、７又は８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記第１の膜が酸化膜であり、前記ストッパ膜が窒化膜であることを特徴とする請求項２、４、５、６又は、７のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
シリコン酸化膜は、半導体装置の絶縁膜として、トレンチ素子分離（Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）、配線層間膜等、さまざまな場所で使用されている。しかし半導体装置の微細化とともにその成膜もますます高いパターン埋め込み性を求められ、また、その加工技術である化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ、以下、ＣＭＰ研磨と略す）も高い制御性、均一性を求められるようになっている。
【０００３】
埋め込み性に優れたシリコン酸化膜として、特開平１０−０７９４２３号公報等に示される高密度プラズマＣＶＤ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）酸化膜（以下、ＨＤＰ酸化膜と略す）が、使用されてきている。
【０００４】
高密度プラズマＣＶＤ法による成膜は、膜の成膜とスパッタを同時に行いながら凹凸部の段差を埋め込む技術で、埋め込み性は優れるが、凸部の上面に台形、三角屋根状あるいは、錐状等の突起（以下、突起と略す。）を持つ特徴的な形状に成膜される。
【０００５】
酸化膜のＣＭＰ研磨には、アルミナ、ジルコニア、シリカスラリが検討されてきたが、研磨レート選択比（シリコン酸化膜／シリコン窒化膜）が４程度あるシリカスラリが用いられているが、研磨時にストッパ膜としている窒化膜が研磨され、より制御性の高い、研磨レート選択比が高いスラリが必要とされている。アルミナ、ジルコニア、シリカスラリは研磨レート選択比が低いという問題はあるが、砥粒径が０．２μｍと小さく、砥粒の凝集がないために、ＨＤＰ酸化膜のように突起がある場合でも研磨傷は発生しない。
【０００６】
制御性に優れたＣＭＰ研磨としては、特開２００１−０８５３７３号公報に示される酸化セリウム（セリア）を砥粒として含む研磨剤（以下セリアスラリと記す）を使用したＣＭＰが注目されている。
【０００７】
セリアスラリによるＣＭＰ研磨は、研磨レート選択比（シリコン酸化膜／シリコン窒化膜）が、従来のシリカスラリの４程度に対して、２０〜６０程度と高く、平坦化性能も優れているという特長がある。一方、セリアスラリは、シリカスラリと比較し砥粒径が大きく（シリカスラリ：平均０．１μｍ  セリアスラリ：０．２μｍ  最大１．１μｍ）、更にセリア砥粒液と添加剤とを混合すると、凝集により大粒子（２〜数１０μｍ）が発生し易い。突起がある場合、セリアスラリのように砥粒中に粒径が１μｍを越える粒子があると混合直後にＣＭＰ研磨を行った場合でも研磨傷が発生する。更に、砥粒が凝集し、大粒子が発生すると研磨傷の大きさが大きくなるという欠点がある。
【０００８】
図７は、ＨＤＰ酸化膜で埋め込んだ半導体基板を、セリアスラリを使用してＣＭＰ研磨処理する際の、従来の一例を示す図であり、トレンチ素子分離形成工程を例にとって、半導体基板の断面を製造工程順に模式的に示した工程断面図である。
【０００９】
まず、図７（ａ）に示すように半導体基板２５に熱酸化膜２６を１０ｎｍ成長させ、その上に窒化膜２７を減圧ＣＶＤ法により１４０ｎｍ程度成長させ、ＫｒＦエキシマリソグラフィにより、素子形成領域上にＫｒＦレジスト２８を形成する。
【００１０】
次に図７（ｂ）のように、ＫｒＦレジストをマスクにプラズマエッチングにより素子分離領域上の窒化膜２７及び、熱酸化膜２６を除去し、素子形成領域上に選択的に熱酸化膜２６及び、窒化膜２７ａを残した。その後、ＫｒＦレジスト２８を除去する。
【００１１】
次に図７（ｃ）に示すように、窒化膜２７ａをマスクとしてプラズマエッチングにより半導体基板２５の素子分離領域に深さ２５０ｎｍのトレンチを形成した。この時窒化膜２７ａは４０ｎｍエッチングされ１００ｎｍとなる。
【００１２】
次に図７（ｄ）に示すように、酸洗浄などの洗浄処理を行った後、高密度プラズマＣＶＤにより、ＨＤＰ酸化膜２９を４００ｎｍ成膜し、トレンチ部を埋め込んだ。この時、ＨＤＰ酸化膜２９は素子形成領域端で裾を引く形状になる。
【００１３】
ＨＤＰ酸化膜２９の裾が半導体基板面と為す角度は５６°であった。また素子形成領域上のＨＤＰ酸化膜２９は、素子形成領域幅が広いと台形になるが、５４０ｎｍ（＝２×４００／ｔａｎ５６°）より狭いと台形の上辺が無くなり、二等辺三角形の頂点の角度が６８°の三角屋根状あるいは錐状の突起となる。
【００１４】
その後、図７（ｅ）に示すように、セリアスラリを用いたＣＭＰ研磨により、窒化膜２７ａを研磨ストッパとして素子形成領域上のＨＤＰ酸化膜２９を除去し、窒化膜２７ａを露出させる。
【００１５】
セリアスラリは、日立化成工業社製のセリア砥粒液ＨＳ−８００５と添加剤ＨＳ−８１０２ＧＰを１：２で混合したもの、ＣＭＰ装置はアプライドマテリアル社製ＭＩＲＲＡ３４００、研磨パッドとしてロデール社製研磨パッドＩＣ１０００を使用したが、もちろん他の物でも構わない。またＣＭＰの終点検出には、光学式のものを使用した。
【００１６】
セリアスラリは、上述したように研磨傷を生じやすいという欠点があるが、窒化膜の研磨レートが酸化膜の研磨レートの２０〜６０分の１程度であり、窒化膜の研磨量は５ｎｍ以下に収まり、確実に窒化膜で研磨を停止することができるため、制御性が高い。
【００１７】
しかし、５４０ｎｍ以下の微細な素子形成領域上では抉れたような研磨傷が多数観察された。これは、セリアスラリ中の大粒子化した砥粒が、微細な素子形成領域上の突起にぶつかり、突起先端あるいは、突起が折れたためと考えられる。しかもこの傷は素子形成領域に生じるため、素子の動作に与える悪影響が大きく、歩留まり低下の直接の原因となる。
【００１８】
次に、図７（ｆ）に示すように、窒化膜２７ａをリン酸によるウェットエッチングで除去することによりトレンチ素子分離を形成したが、微細な素子形成領域上には、抉れたような研磨傷が４００個以上観察された。
【００１９】
【特許文献１】
特開平１０−０７９４２３号公報
【特許文献２】
特開２００１−０８５３７３号公報
【００２０】
【発明が解決しようとする課題】
表面に凹凸がある基体上に、高密度プラズマＣＶＤのように、埋め込み性が良い異方性成長の膜を成膜すると、凸部に突起が発生する。
【００２１】
突起が形成された状態でＣＭＰ研磨を行うと、スラリの砥粒が小さい場合は問題ないが、砥粒が大粒子になると突起が折れ、研磨傷が発生するという問題が発生する。
【００２２】
近年の半導体装置の微細化に伴う、埋め込み性の向上と研磨精度の向上とが同時に要求され、埋め込み性が良い高密度プラズマＣＶＤによる成膜と、砥粒が大粒子し研磨傷は生じやすいが、酸化膜と窒化膜との研磨レート選択比の高いセリアスラリを用いたＣＭＰ研磨とを組み合わせても研磨傷が発生しない技術を開発することが必須である。
【００２３】
【課題を解決するための手段】
本発明は、凹凸のある基体表面に異方性成長で第１の膜を堆積する工程と、第１の膜に形成された突起を補強する、第１の膜と研磨速度が同等又は、遅い第２の膜を等方性の成長で形成する工程と、セリアスラリを用いて第１の膜と第２の膜と研磨する工程とを有する半導体装置の製造方法である。
【００２４】
また、凹凸のある基体表面に異方性成長で第１の膜を堆積する工程と、砥粒径の小さいスラリを用いて第１の膜に形成された突起の角を研磨する工程と、その後、セリアスラリを用いて第１の膜を研磨する工程を有する半導体装置の製造方法である。
【００２５】
更に本発明は、凹凸のある基体表面に異方性成長で第１の膜を堆積する工程と、第１の膜に形成された突起を補強する、第１の膜と研磨速度が同等又は、遅い第２の膜を等方性の成長で形成する工程と、砥粒径の小さいスラリを用いて前記第１の膜の一部を研磨する工程と、その後、セリアスラリを用いて前記第１の膜を研磨する工程を有する半導体装置の製造方法である。
【００２６】
【発明の実施の形態】
本発明の第１の実施形態は、トレンチ分離の溝や配線等の凹凸が形成された基体上に、異方性の強い高密度プラズマＣＶＤ法で形成された酸化膜、窒化膜又は、酸窒化膜を形成すると膜の表面に突起が形成される。この膜をセリアスラリで研磨する前に、突起部分を、等方的な成長で形成された研磨レートが同等、あるいは遅い膜で補強後、セリアスラリを用いて研磨するものである。
【００２７】
ＨＤＰ膜の突起部分を補強する膜（以下、補強膜と略す）は、ＨＤＰ膜と密着性の良い膜で、ＨＤＰ膜と研磨レートが同等、あるいは遅い膜であれば良く、常圧ＣＶＤ法、減圧ＣＶＤ法、プラズマＣＶＤ法等で成膜された酸化膜、窒化膜又は、酸窒化膜でかまわない。
【００２８】
補強膜の研磨速度がＨＤＰ膜の研磨速度の２倍以上速いと、補強膜が先に研磨され、突起部分が露出してしまい、研磨中に露出した突起部分が折れ研磨傷が生じてしまうが１．５倍程度であれば特に問題はなく、より好ましくは１．２倍以下である方が好ましい。一方、補強膜の研磨速度が遅い場合、研磨工程の処理時間が長くなり、スループットは劣化するが、研磨傷は発生しない。この場合、ＨＤＰ膜の中央部に凹部が形成されるが、特に問題は発生しなかった。
【００２９】
ＨＤＰ膜と補強膜とを各々、同じ酸化膜、窒化膜又は、酸窒化膜とした場合、膜の物理的性質はほぼ同一であり成膜方法が異なっていても、ＣＭＰ研磨の研磨速度は±５０％におさまり、ほぼ同一であるといえるが、±２０％におさまるほうがより好ましい。補強膜の研磨し速度が倍以上であると補強膜が先に削られて錐の先端が露出してしまい研磨傷の発生が生じる。
【００３０】
補強膜の厚さは、１００ｎｍ以上であれば研磨傷の発生を抑制できる。一方、上限は特になく、補強膜の成膜時間と研磨時間とに律則されるが、４００ｎｍ以下であれば特に問題はない。
【００３１】
等方的な成長で成膜した補強膜は、異方性の強い膜上に形成された突起先端の鋭角部分を滑らか、且つ、太くなるように補強する。更に、ＨＤＰ膜の突起の底部の窒化膜３のエッジ部ではＨＤＰ膜の膜厚が薄くなっている。補強膜を形成することで該エッジ部の膜厚が厚くなり補強される。この結果、セリアスラリを用いてＣＭＰを用いて研磨する際に、研磨砥粒が凝集し大粒子化しても、研磨時に錐が折れることがないので研磨傷の発生を抑制できる。
【００３２】
本発明の第２の実施の形態は、第１の研磨を砥粒の粒子径が小さく砥粒の凝集がないスラリを用いて突起の先端部がなくなるまでＣＭＰ研磨した後、セリアスラリを用いてＣＭＰ研磨するものである。
【００３３】
第１の研磨に使用するスラリは砥粒の粒子径が小さく砥粒の凝集がないので、錐が研磨時に折れにくくなり、錐の先端が研磨された後、窒化膜と研磨レート選択比が高いセリアスラリを用いて研磨するので、研磨の精度は向上し且つ、研磨傷の発生を抑制できる。
【００３４】
第３の実施形態は、第１の実施の形態で示した突起を補強する膜を形成後、第２の実施の形態と同様、第１の研磨を砥粒の粒子径が小さく砥粒の凝集がないスラリを用いてＣＭＰで研磨しその後、セリアスラリを用いてＣＭＰにより研磨するものである。
【００３５】
この場合、研磨による傷はまったく発生していない。
【００３６】
第１から第３の実施の形態において、ＣＭＰ研磨の制御性を高める為に研磨ストッパ膜を凸部に設けることが望ましい。研磨ストッパ膜は少なくともＨＤＰ膜よりも研磨速度が遅くなければならない。
【００３７】
セリアスラリを用いたＣＭＰ研磨の場合、ＨＤＰ膜を酸化膜とし、研磨ストッパ膜を窒化膜とすると２０〜６０の研磨レート選択比が得られる。
【００３８】
（実施例１）
本発明の第１の実施例を、半導体基板の工程断面図である図１（ａ）〜（ｇ）を用いて説明する。
【００３９】
図１（ａ）のように半導体基板１に熱酸化膜２を１０ｎｍ成長させ、その上に窒化膜３を減圧ＣＶＤ成長により１４０ｎｍ成長させ、ＫｒＦエキシマリソグラフィにより、素子形成領域にＫｒＦレジスト４を形成する。次に図１（ｂ）のように、ＫｒＦレジストをマスクにまず窒化膜３をプラズマエッチングし、素子形成領域に窒化膜３ａを選択的に残した。
【００４０】
この際に、熱酸化膜２もエッチング除去しても良いし、以下に述べる半導体基板１をエッチング除去する際にエッチング除去しても良い。
【００４１】
ＫｒＦレジスト４を除去した後、図１（ｃ）に示すように、窒化膜３ａをマスクとしてプラズマエッチングにより下地半導体基板１の素子分離領域に深さ２５０ｎｍのトレンチを形成した。この時窒化膜３ａは４０ｎｍエッチングされ１００ｎｍとなる。次に図１（ｄ）に示すように、酸洗浄などの洗浄処理を行った後、ＨＤＰ酸化膜５を４００ｎｍ成膜し当該トレンチ部を埋め込んだ。
【００４２】
この時、ＨＤＰ酸化膜５は素子形成領域端で裾を引く形状になる。ＨＤＰ酸化膜５の裾が半導体基板面と為す角度は５６°であった。また素子形成領域上のＨＤＰ膜５は、素子形成領域幅が広いと台形になるが、５４０ｎｍ（＝２×４００／ｔａｎ５６）程度より狭いと台形の上辺が無くなり、頂点の角度が６８°の二等辺三角形になる。
【００４３】
次に図１（ｅ）に示すように、ＨＤＰ酸化膜の突起を被覆し補強するプラズマ酸化膜６を２００ｎｍ成膜する。この場合、ＨＤＰ酸化膜の突起を被覆し補強する膜は、等方的に被覆できるものであることが必要である。常圧ＣＶＤ、ＬＰ−ＣＶＤ、プラズマＣＶＤ等による酸化膜で良い。また完全には等方にはならないが、ＨＤＰ酸化膜５の成膜条件をできるだけ等方に近くなるよう変えて、上記トレンチ埋め込み後に連続成膜しても構わない。それ以外の膜でも構わないが、研磨面に段差ができたり、はがれたりしないよう、ＨＤＰ酸化膜５と研磨レートが同等の膜で、密着性の良い膜であれば酸化膜でなくてもかまわないが、ＨＤＰ酸化膜と常圧ＣＶＤ、ＬＰ−ＣＶＤ、プラズマＣＶＤ等による酸化膜とは研磨レートが同等で且つ、密着性が良いので最適である。
【００４４】
次に図１（ｆ）のように、素子形成領域上のＨＤＰ膜５及びプラズマ酸化膜６を、窒化膜３ａを研磨ストッパとし、セリアスラリを用いたＣＭＰにより除去し、窒化膜３ａを露出させる。
【００４５】
セリアスラリは、日立化成工業社製のセリア砥粒液ＨＳ−８００５と添加剤ＨＳ−８１０２ＧＰを１：２で混合したもの、ＣＭＰ装置はアプライドマテリアル社製ＭＩＲＲＡ３４００、研磨パッドとしてロデール社製研磨パッドＩＣ１０００を使用したが、もちろん他の物でも構わない。またＣＭＰの終点検出には、光学式のものを使用した。窒化膜の研磨量は５ｎｍ以下に収まり、制御性は良好であった。
【００４６】
次に、図１（ｇ）に示すように、窒化膜３ａをリン酸によるウェットエッチングで除去することによりトレンチ素子分離を形成したが、微細なパターンの半導体基板上には、抉れたような研磨傷はほとんど見られなかった。
【００４７】
プラズマ酸化膜の膜厚を変えて研磨傷の発生を調べた結果を図２に示す。図２に示されるように、突起を有するＨＤＰ膜を被覆し補強するプラズマ酸化膜６の膜厚は、１００ｎｍ以上であれば研磨傷の発生を抑制できる。一方、上限は特になく、補強膜の成膜時間と研磨時間とに律速されるが、４００ｎｍ以下であれば問題はない。
（実施例２）
本発明の第２の実施例を図３（ａ）〜（ｄ）の半導体基板の工程断面図を用いて説明する。
【００４８】
図３（ａ）は図１（ｄ）に示す半導体基板等と同様である。これを図３（ｂ）に示すように、シリカスラリによるＣＭＰを行いＨＤＰ酸化膜１０の突起の角を取る。
【００４９】
シリカスラリとしてはキャボット社製シリカスラリ、ＣＭＰ装置はアプライドマテリアル社製ＭＩＲＲＡ３４００、研磨パッドとしてロデール社製研磨パッドＩＣ１０００を使用したが、もちろん他の物でも構わない。研磨の時間は長い方が研磨傷の低減効果が期待できるが、制御性の観点から窒化膜９まで研磨されないよう注意する必要がある。今回は１５秒とした。
【００５０】
シリカスラリは砥粒径が小さい為にＨＤＰ酸化膜に錐上の突起があっても、突起を折ることなく研磨可能である。
【００５１】
次に図３（ｃ）のように、セリアスラリを用い、窒化膜９を研磨ストッパ膜として窒化膜が露出するまでＨＤＰ酸化膜１０をＣＭＰにより研磨を行う。
【００５２】
窒化膜の研磨量は５ｎｍ以下に収まり、制御性は良好であった。量産性や研磨の安定性を考えると、この２回の研磨は同装置の別テーブルで連続して行うことが望ましいが、別々の装置で２回に分けて行っても、なんら問題はない。但し、一つの研磨テーブルで行う際には、一つの研磨テーブル上に２種類のスラリが混在することになり、経験上安定性が損なわれることが多い。
【００５３】
次に、図３（ｄ）に示すように、窒化膜９をリン酸によるウェットエッチングで除去することによりトレンチ素子分離を形成したが、微細な素子領域上の抉れたような研磨傷は、数個しか見られなかった。
【００５４】
三角形部分の折れは、特にアスペクト比が大きい研磨初期に起こりやすいと推測される。初期の研磨を砥粒の粒径が小さく、凝集により大粒子化しないスラリ、例えばシリカスラリで行うことで、さらに研磨傷の発生を低減することができた。
（実施例３）
第３の実施例を、図面を用いて説明する。第３の実施例は、第１の実施例と第２の実施例を組み合わせたものである。
【００５５】
図４（ａ）〜（ｄ）は第３の実施例の半導体基板の工程断面図である。
【００５６】
図４（ａ）は図１（ｅ）と同様である。厚さ２００ｎｍのプラズマ酸化膜１５をＨＤＰ酸化膜１４上に形成した。次に、図４（ｂ）に示すように、キャボット社製シリカスラリにより５０秒間ＣＭＰを行い、ＨＤＰ酸化膜９の突起の角を取り除く。実施例２とは異なり、プラズマ酸化膜１５があるため研磨時間を多少長くしても窒化膜１３が露出することはない。次に図４（ｃ）のように、セリアスラリを用い、窒化膜１３を研磨ストッパとしてＨＤＰ膜１４を窒化膜１３が露出するまでＣＭＰにより研磨する。窒化膜の研磨量は５ｎｍ以下に収まり、制御性は良好であった。次に、図４（ｄ）に示すように、窒化膜１３をリン酸によるウェットエッチングで除去することによりトレンチ素子分離を形成したが、微細な素子領域上の抉れたような研磨傷は、全く見られなかった。図５は、抉れたような研磨傷の数を、実施例２と実施例３で比較した物である。
【００５７】
尚、実施例１〜３はトレンチ素子分離を例に説明してきたが、本発明はトレンチ素子分離に限らず表面に凹凸がある基体上にＨＤＰ酸化膜を成膜した際に形成される突起を、セリアスラリを用いてＣＭＰを行う場合にも適用できることは言うまでもない。
【００５８】
更に、ＨＤＰ酸化膜以外であっても凹凸のある表面に異方性のある成膜条件で形成された膜であるＨＤＰ窒化膜等に突起が形成された場合にも適用可能である。
（実施例４）
図６は、第４の実施例を示す半導体基板の工程断面図である。
【００５９】
図６（ａ）に示すように、下地層間絶縁膜１６上に配線として、タングステン１７を５００ｎｍ成膜し、さらに窒化膜１８を１８０ｎｍ、酸化膜１９を１００ｎｍ成長させる。次に配線領域にＫｒＦレジストパターン２０を形成する。
【００６０】
次に、図６（ｂ）に示すようにＫｒＦレジストパターン２０をマスクにまず非配線領域の酸化膜と窒化膜を選択的にプラズマエッチングにより除去後、ＫｒＦレジストパターンを除去する。次に図６（ｃ）に示すように、プラズマ酸化膜１９ａをマスクにプラズマエッチングにより非配線領域のタングステンを除去する。次に図６（ｄ）に示すように、全面に窒化膜を４５ｎｍ成長させエッチバックすることにより、配線側面に窒化膜サイドウォール２１を形成する。窒化膜サイドウォール２１は、後にコンタクトをセルフアラインで形成するための物で、特に本特許の原理に関係するものではない。
【００６１】
次に図６（ｅ）に示すように、ＨＤＰ酸化膜２２を７００ｎｍ成膜する。微細な配線領域上には、ＨＤＰ酸化膜による突起が形成される。次に図６（ｆ）のように、プラズマ酸化膜２３を２００ｎｍ成膜する。次に図６（ｇ）に示すように、セリアスラリで、窒化膜１８ａが露出するまで研磨を行う。これにより、ＨＤＰ酸化膜に形成された突起の角折れによる抉れ状の研磨傷を防止しながら、制御性良いＣＭＰを行うことができる。本実施例では、突起を補強するプラズマ酸化膜を成長させる第１の実施例の方法を用いているが実施例２と同様にシリカスラリによる第１の研磨とセリアスラリに第２の研磨による平坦化をもちいても良いし、第３の実施例と同様に、突起を補強するプラズマ酸化膜を形成後、シリカスラリによる第１の研磨とセリアスラリに第２の研磨による平坦化を行っても良いことは明白である。
【００６２】
最後に図６（ｈ）のように、絶縁膜としてプラズマ酸化膜２４を成長させる。
【００６３】
尚、実施例の説明ではＨＤＰ酸化膜の研磨ストッパとして窒化膜を用いたが、研磨時に発生する研磨傷を防止するだけであれば研磨ストッパ膜が不要であることが自明であることは言うまでもない。
【００６４】
【発明の効果】
本発明によれば、埋め込み性の高い高密度プラズマ酸化膜と研磨精度の高いセリアスラリを用いても、高密度プラズマ酸化膜上に形成される台形、三角屋根状あるいは、錐状等の突起による基板表面の抉れ状の傷なしに基板を平坦化することが可能となる。
【図面の簡単な説明】
【図１】第１の実施例を示す半導体基板の工程断面図。
【図２】第１の実施例と従来技術との抉れ状研磨傷の発生状況を示す図。
【図３】第２の実施例を示す半導体基板の工程断面図。
【図４】第３の実施例を示す半導体基板の工程断面図。
【図５】第２の実施例、第３の実施例及び、従来技術との抉れ状研磨傷の発生状況を示す図。
【図６】第４の実施例を示す半導体基板の工程断面図。
【図７】従来技術を示す半導体基板の工程断面図。
【符号の説明】
１  半導体基板
２  熱酸化膜
３  窒化膜
３ａ  窒化膜
４  ＫｒＦレジスト
５  ＨＤＰ酸化膜
７  半導体基板
８  熱酸化膜
９  窒化膜
１０  ＨＤＰ酸化膜
１１  半導体基板
１２  熱酸化膜
１３  窒化膜
１４  ＨＤＰ酸化膜
１５  プラズマ酸化膜
１６  層間絶縁膜
１７  タングステン膜
１７ａ  タングステン
１８  窒化膜
１８ａ  窒化膜
１９  プラズマ酸化膜
２０  ＫｒＦレジスト
２１  窒化膜サイドウォール
２２  ＨＤＰ酸化膜
２３  プラズマ酸化膜
２５  半導体基板
２６  熱酸化膜
２７  窒化膜
２７ａ  窒化膜
２９  ＨＤＰ酸化膜
【図１】
2004228519.tif 000003
【図２】
2004228519.tif 000004
【図３】
2004228519.tif 000005
【図４】
2004228519.tif 000006
【図５】
2004228519.tif 000007
【図６】
2004228519.tif 000008
【図７】
2004228519.tif 000009