(57)【要約】【課題】アナログバッファ回路では、入力電圧に多結晶シリコンＴＦＴのゲート・ソース間電圧分を上乗せする問題があった。その結果、電源電圧が大きくなり、発熱するとともに、消費電力が高くなってしまった。【解決手段】上記課題を鑑み本発明は、ソースフォロワ回路等のアナログバッファ回路に用いられる多結晶シリコンＴＦＴを、デプレッション型とすることを特徴とする。デプレッション型の多結晶シリコンＴＦＴは、しきい値電圧が負電圧側にあるため、上述したような入力電圧を増大させずにすむ。その結果、電源電圧を上げる必要がなくなり、特に液晶表示装置の低消費電力を達成することができる。【選択図】  図１
2004296741.tif 000002
【特許請求の範囲】
【請求項１】
チャネル形成領域に多結晶半導体膜を有する薄膜トランジスタを備え、
前記薄膜トランジスタはデプレッション型の特性を有することを特徴とするソースフォロワ回路。
【請求項２】
チャネル形成領域に非晶質シリコン膜を結晶化した多結晶半導体膜を有する薄膜トランジスタを備え、
前記薄膜トランジスタはデプレッション型の特性を有することを特徴とするソースフォロワ回路。
【請求項３】
請求項１又は２において、前記薄膜トランジスタは出力端子に直接接続されていることを特徴とするソースフォロワ回路。
【請求項４】
請求項１乃至３のいずれか一において、前記多結晶半導体膜は石英基板又はガラス基板上に設けられることを特徴とするソースフォロワ回路。
【請求項５】
チャネル形成領域に多結晶半導体膜を有する薄膜トランジスタを備え、
前記薄膜トランジスタはデプレッション型の特性を有することを特徴とするブートストラップ回路。
【請求項６】
チャネル形成領域に非晶質シリコン膜を結晶化した多結晶半導体膜を有する薄膜トランジスタを備え、
前記薄膜トランジスタはデプレッション型の特性を有することを特徴とするブートストラップ回路。
【請求項７】
請求項５又は６において、前記薄膜トランジスタは出力端子に直接接続されていることを特徴とするブートストラップ回路。
【請求項８】
請求項５乃至７のいずれか一において、前記多結晶半導体膜は石英基板又はガラス基板上に設けられることを特徴とするブートストラップ回路。
【請求項９】
チャネル形成領域に多結晶半導体膜を有する薄膜トランジスタを備えたソースフォロワ回路と、シフトレジスタと、バッファ回路と、アナログメモリと、を有する駆動回路において、
前記薄膜トランジスタはデプレッション型の特性を有することを特徴とする駆動回路。
【請求項１０】
チャネル形成領域に非晶質シリコン膜を結晶化した多結晶半導体膜を有する薄膜トランジスタを備えたソースフォロワ回路と、シフトレジスタと、バッファ回路と、アナログメモリと、を有する駆動回路において、
前記薄膜トランジスタはデプレッション型の特性を有することを特徴とする駆動回路。
【請求項１１】
チャネル形成領域に多結晶半導体膜を有する薄膜トランジスタを備えたブートストラップ回路と、シフトレジスタと、バッファと、を有する駆動回路において、前記薄膜トランジスタはデプレッション型の特性を有することを特徴とする駆動回路。
【請求項１２】
チャネル形成領域に非晶質シリコン膜を結晶化した多結晶半導体膜を有する薄膜トランジスタを備えたブートストラップ回路と、シフトレジスタと、バッファと、を有する駆動回路において、
前記薄膜トランジスタはデプレッション型の特性を有することを特徴とする駆動回路。
【請求項１３】
絶縁表面上に設けられた信号線と、走査線と、前記信号線と走査線との交差部に設けられた画素と、前記信号線を駆動する信号線駆動回路と、を有する液晶表示装置において、
前記信号線駆動回路は、シフトレジスタと、バッファ回路と、アナログメモリと、ソースフォロワ回路を有し、
前記ソースフォロワ回路は、チャネル形成領域に多結晶半導体膜を有するデプレッション型の薄膜トランジスタを備えたことを特徴とする液晶表示装置。
【請求項１４】
絶縁表面上に設けられた信号線と、走査線と、前記信号線と走査線との交差部に設けられた画素と、前記走査線を駆動する走査線駆動回路と、を有する液晶表示装置において、
前記走査線駆動回路は、シフトレジスタと、バッファと、ブートストラップ回路を有し、
前記ブートストラップ回路は、チャネル形成領域に多結晶半導体膜を有するデプレッション型の薄膜トランジスタを備えたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多結晶薄膜トランジスタを用いたソースフォロワ回路等のアナログバッファ回路に関する。また本発明のソースフォロワ回路を有する信号線駆動回路、更にアクティブマトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
近年、絶縁基板上に形成される薄膜トランジスタ（以下、ＴＦＴと表記する）を用いた半導体装置に関する技術が急速に発達してきている。さらに加熱やレーザ照射により、非晶質半導体膜を多結晶半導体膜とする多結晶半導体膜を有する半導体装置においては、画素部と、駆動回路部とを一体形成することができ、半導体装置の小型化、狭額縁化（表示部における画素部の割合を高めること）が目標とされている。
【０００３】
一方、１５インチから３０インチといった大型の半導体装置、特に液晶表示装置への要求や期待が高まっている。このような大型の液晶表示装置は、ＣＲＴ表示装置と比べて、非常に薄く、軽量であり、デザイン性に富んでいる。
【０００４】
このような大型の液晶表示装置は、信号線や走査線が長くなるにつれ、配線抵抗が増大し、負荷が大きくなってしまい、信号遅延を引き起こす問題があった。そのため大型の液晶表示装置では、信号線駆動回路内のメモリで一旦信号を保持したのち、信号線に書き込みを行う線順次駆動が行われている。この場合、メモリの後にアナログバッファ回路を配置する必要がある。
【０００５】
このアナログバッファ回路に薄膜トランジスタを用いることができるが、薄膜トランジスタは特性がばらついてしまった。そこで、薄膜トランジスタのばらつきを補正する方法が考えられている。例えば、コンデンサに、入力電圧とトランジスタのしきい値電圧の差の電圧と電源の電圧との差を記憶させ、出力時に当該トランジスタを利用して、しきい値をキャンセルする入力電圧をホールドする方法がある（特許文献１参照）。
【０００６】
またポリシリコンＴＦＴで構成されたソースフォロワ回路において、ソースフォロワトランジスタのゲートにキャパシタの一端を接続し、ソースフォロワトランジスタのゲートとプリチャージ電源の間に第１のアナログスイッチを、キャパシタの他端とソースフォロワトランジスタのソースの間に第２のアナログスイッチを、キャパシタの他端と信号源の間に第３のアナログスイッチを接続し、プリチャージ動作を行わせ、オフセットキャンセルを高精度に行う方法がある。このときソースフォロワトランジスタにＮＭＯＳトランジスタをカスコード接続し、ソースフォロワトランジスタのゲート−ドレイン電圧Ｖｇｄを、プリチャージ期間及び出力期間において、ほぼ一定に保つようにし、このカスコード接続するＮＭＯＳトランジスタをデプレッション型のトランジスタとすることが記載されている（特許文献２参照）。
【０００７】
【特許文献１】
特開２０００−１９４３２３号公報
【特許文献２】
特開平１１−７３１６５号公報
【０００８】
【発明が解決しようとする課題】
しかしアナログバッファ回路では、ＴＦＴのしきい値電圧のバラツキとは別に、新たな問題があった。それはアナログバッファ回路の入力電圧に多結晶シリコンＴＦＴのゲート・ソース間電圧分を上乗せする必要が生ずる点である。具体的には、Ｎチャネル型の多結晶シリコンＴＦＴを使用した場合、入力電位に対して、出力電位がＴＦＴのゲート・ソース間電圧（ＶＧＳ）分、低下するため、入力電圧をその電圧分大きくする必要があった。その結果、電源電圧が大きくなり、発熱するとともに、消費電力が高くなってしまった。
【０００９】
上記現象が生じる理由を説明する。ゲート・ソース間電圧（ＶＧＳ）とは、ドレイン電流（ＩＤ）が流れ始めるときのゲート電圧であるしきい値電圧（Ｖｔｈ）と、ドレイン電流が飽和に達する電圧との合計である。そのため、しきい値電圧の値によりゲート・ソース間電圧（ＶＧＳ）が決まる。
【００１０】
そして一般的に、ＭＯＳトランジスタのしきい値電圧の絶対値は約０．３〜０．７Ｖであり、エンハンスメント型（ノーマリーオフ）のＮチャネル型ＭＯＳトランジスタのゲート・ソース間電圧（ＶＧＳ）は約０．５〜１である。それに対して、多結晶シリコンＴＦＴのしきい値電圧は、約１．５〜２Ｖ程度であり、エンハンスメント型のＮチャネル型ＴＦＴのゲート・ソース間電圧（ＶＧＳ）は３Ｖ以上となってしまった。
【００１１】
これは、チャネル形成領域が多結晶シリコン膜から形成される多結晶シリコンＴＦＴは、結晶化や不純物添加等のプロセス、ゲート絶縁膜と半導体膜との界面汚染等により、しきい値電圧は大きく、さらにばらついてしまうためである。
【００１２】
すなわち、ＭＯＳトランジスタと異なり、多結晶シリコンＴＦＴを用いてアナログバッファ回路を形成する場合、多結晶シリコンＴＦＴのゲート・ソース間電圧（ＶＧＳ）が大きくなり、電源電圧の増加は大きな問題となった。
【００１３】
アナログバッファ回路の一例として、定電流源とＴＦＴとを有するソースフォロワ回路について具体的に説明する。
【００１４】
図５（Ａ）には、ソースフォロワ回路の構成を示す。ソースフォロワ回路は、多結晶シリコンＴＦＴ５０１と定電流源５０２によって構成される。なおＴＦＴ５０１は、Ｎチャネル型であっても、Ｐチャネル型であっても構わない。そして、入力端子５０３からの電位（以下、入力電位：Ｖｉｎと表記する）により、ＴＦＴ５０１がオン又はオフし、出力端子５０４から電圧（以下、出力電圧：Ｖｏｕｔと表記する）が出力される。
【００１５】
図５（Ｂ）には、Ｎチャネル型の多結晶シリコンＴＦＴのＶＧ−ＩＤ特性を示す。ＴＦＴのＶＧ−ＩＤ特性は、ＶＧ＝０のとき、ＩＤ＝０となるように設定されている。このようにゲートに大きな電圧を印加した場合に大きなドレイン電流（ＩＤ）が流れ、ゲート電圧が０Ｖではドレイン電流が流れなうような多結晶シリコンＴＦＴをエンハンスメント型ＴＦＴという。エンハンスメント型ＴＦＴは、ゲート電圧を印加してＴＦＴの導通を制御している。
【００１６】
図５（Ａ）に示すソースフォロワ回路のＴＦＴ５０１にはエンハンスメント型ＴＦＴを用いており、例えば図５（Ｃ）左図に示すような振幅５Ｖの入力電圧を入力する。すると、ＴＦＴのゲート・ソース間電圧（ＶＧＳ）が所定の値、例えば３Ｖ（しきい値＋数Ｖ）となるため、入力電圧より３Ｖ下がった出力電圧となってしまう。そのため、定電流源５０２の電位を−３Ｖとし、（Ｃ）右図に示すように３Ｖ分増加させた合計１９Ｖの電源とする必要があった。その結果、表示装置等の電源電圧が増加し、消費電力が高くなってしまった。
【００１７】
以上は、Ｎチャネル型の多結晶シリコンＴＦＴの説明であるが、Ｐチャネル型の多結晶シリコンＴＦＴについては極性を変えることによって同様に説明できる。
【００１８】
そして上述したように、大型の液晶表示装置では線順次駆動を行う必要があるため、アナログバッファ回路を形成する必要があった。特に、多結晶シリコンＴＦＴを用いることにより、画素部と、駆動回路部、すなわちアナログバッファ回路を一体形成された液晶表示装置では、低消費電力が利点であるため、上述のような電源電圧の増大は顕著な問題となっていた。
【００１９】
そこで本発明は、多結晶シリコンＴＦＴを用いたソースフォロワ回路等のアナログバッファ回路において、入力電圧を増大することなく動作させることを課題とする。また、本発明のアナログバッファ回路を有する信号線駆動回路、更には液晶表示装置を提供することを課題とする。
【００２０】
【課題を解決するための手段】
上記課題を鑑み本発明は、ソースフォロワ回路等のアナログバッファ回路に用いられる多結晶シリコンＴＦＴを、デプレッション型（ノーマリーオン）とすることを特徴とする。
【００２１】
デプレッション型の多結晶シリコンＴＦＴ（以下、デプレッション型ＴＦＴと表記する）は、しきい値電圧が負電圧側にある。そのためデプレッション型ＴＦＴのゲート・ソース間電圧（ＶＧＳ）は、０〜１Ｖ程度となり、上述したような入力電圧を増大させずにすむ。その結果、電源電圧を上げる必要がなくなり、特に液晶表示装置の低消費電力を達成することができる。
【００２２】
また多結晶シリコンＴＦＴを用いることにより、アナログバッファ回路、すなわち信号線駆動回路等の駆動回路と、画素部とを一体形成したモノリシック型の液晶表示装置を提供することができる。もちろん本発明のアナログバッファ回路を有する駆動回路と、画素部とを別途形成しても構わない。
【００２３】
またさらに多結晶シリコンＴＦＴは、チャネル形成領域として、ＣＶＤ法等により絶縁表面（例えば、石英基板等）上に形成された多結晶シリコン膜や、絶縁表面（例えば、ガラス基板等）上に形成された非晶質シリコン膜を形成した後加熱やレーザにより結晶化した多結晶シリコン膜を有すればよい。
【００２４】
加熱により結晶化を行う場合、ニッケル等の半導体膜の結晶化を促進させる金属元素を添加した後、４５０〜５８０℃で４〜１２時間程度加熱すればよい。またレーザにより結晶化を行う場合、連続発振又はパルス発振のレーザを照射すればよく、エキシマレーザやＹＡＧレーザを用いることができる。
【００２５】
なおシリコン膜とは、シリコン（珪素）を主成分とする半導体膜であり、ゲルマニウム等を有していてもよい。すなわちチャネル形成領域が多結晶半導体膜により形成されるＴＦＴをデプレッション型ＴＦＴとする。
【００２６】
また、デプレッション型ＴＦＴを形成する場合、ＴＦＴの活性層、少なくともチャネル形成領域へ不純物を５×１０１２〜５×１０１４ａｔｏｍｓ／ｃｍ２で添加すればよい。なお不純物として、Ｎチャネル型のデプレッション型ＴＦＴではリン（Ｐ）、Ｐチャネル型のデプレッション型ＴＦＴではボロン（Ｂ）を用いればよい。
【００２７】
以上のような本発明により、多結晶シリコンＴＦＴを用いた駆動回路（電気回路）において、電源電圧を所望の値より上昇させずに動作させることができる。その結果、当該駆動回路を有する液晶表示装置、発光装置等の表示装置、ＣＰＵやメモリ等の半導体集積回路において、電源電圧を低く保持することができ、低消費電力を達成することができる。
【００２８】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。
【００２９】
（実施の形態１）
本実施の形態では、デプレッション型ＴＦＴを用いたソースフォロワ回路について説明する。
【００３０】
図１（Ａ）には、本発明のデプレッション型ＴＦＴ１０１と、定電流源１０２、入力端子１０３、出力端子１０４を有するソースフォロワ回路を示す。またデプレッション型ＴＦＴは電源線Ｖｄｄに接続されている。なお本発明の図面において、デプレッション型ＴＦＴは１０１に示すような記号を用いて記載する。
【００３１】
また、図１（Ｂ）にはデプレッション型ＴＦＴのＶＧ−ＩＤ特性を示す。図５（Ｂ）と比べると、デプレッション型ＴＦＴのゲート・ソース間電圧（ＶＧＳ）が非常に小さい。つまりデプレッション型ＴＦＴのゲート・ソース間電圧（ＶＧＳ）ほぼ０〜１Ｖ程度となり、上述したような入力電圧を増分する必要がないことがわかる。
【００３２】
さらに定電流源１０２は公知のものを使用すればよく、特に多結晶シリコンＴＦＴを用いる場合、デプレッション型にするとよい。
【００３３】
また本発明のソースフォロワ回路は、基本回路構成であり、その他の回路が接続されていても構わない。
【００３４】
このように本発明は、デプレッション型ＴＦＴを用いることで、入力電圧を追加する必要がなく、低消費電力を達成することができる。
【００３５】
以上ような、ソースフォロワ回路は、オペアンプ回路等の他のアナログバッファ回路と比べて構成や作製工程が複雑でないため、駆動回路等の集積回路に適する。特に、多結晶シリコンＴＦＴを有する駆動回路部及び画素部を一体形成した液晶表示装置の信号線駆動回路に適する。
【００３６】
なお、カスコード接続されるＮＭＯＳトランジスタにデプレッション型トランジスタを用いている特許文献２に記載の発明と、本発明は構成、課題及び効果が異なっている。すなわち、本発明は、ソースフォロワの入力電圧に多結晶シリコンＴＦＴのゲート・ソース間電圧を追加する必要性を鑑み、ソースフォロワの出力端子に直接接続されるトランジスタ（特許文献２のソースフォロワトランジスタに相当）をデプレッション型の多結晶シリコンＴＦＴで形成することを特徴としている。その結果、ソースフォロワの入力電圧に多結晶シリコンＴＦＴのゲート・ソース間電圧を追加せずにすむという効果を奏する。
【００３７】
（実施の形態２）
本実施の形態では、デプレッション型ＴＦＴを用いたブートストラップ回路について説明する。
【００３８】
図２に示すブートストラップ回路は、Ｎチャネル型のデプレッション型ＴＦＴ２０１、ＴＦＴ２０５、Ｎチャネル型のエンハンスメント型ＴＦＴ２０２、入力端子２０３、出力端子２０４、入力端子２０６、容量２０７を有し、デプレッション型ＴＦＴは電源線Ｖｄｄに接続されている。
【００３９】
ブートストラップ回路では、電源線に接続されるＴＦＴのゲート電圧を電源Ｖｄｄ以上に上げて動作しているが、実際には寄生容量等により、十分電源を上げることが難しかった。しかし本発明のデプレッション型ＴＦＴ２０１では、電源Ｖｄｄを越えるゲート電圧がエンハンスメント型ＴＦＴより少なくてすむ。
これは上述したように、多結晶シリコンＴＦＴのゲート・ソース間電圧（ＶＧＳ）が数Ｖ程度であるが、デプレッション型ＴＦＴの特性では、しきい値電圧が負であり、ゲート・ソース間電圧（ＶＧＳ）がほぼ０Ｖとなるためである。その結果、所定の電源Ｖｄｄの範囲で十分にデプレッション型ＴＦＴをオンさせ、当該回路を動作させることができる。
【００４０】
このような本発明のブートストラップ回路は、シフトレジスタやレベルシフタのようなダイナミック回路に用いることができる。
【００４１】
（実施の形態３）
本実施の形態では、本発明のソースフォロワ回路を用いた信号線駆動回路について説明する。
【００４２】
図３にはシフトレジスタ３０１、ＮＡＮＤ回路３０７、バッファ回路３０８、を有する信号線駆動回路を示す。
【００４３】
まず、シフトレジスタの初段にスイッチ３０６を介してソーススタートパルスＳＳＰが入力される。スイッチ３０６はシフトレジスタの走査方向を規定する機能を有しており、走査方向切り替え信号ＳＬ／ＲがＬｏのとき図３では左から右に、Ｈｉのときに右から左に走査が行なわれる。シフトレジスタの各段は、ＤＦＦ（ディレイフィリップフロップ）３０２はクロックドインバータ３０３、３０４、インバータ３０５を有するＤＦＦ３０２によって構成され、クロックパルスＣＬおよびＣＬｂが入力されるごとにパルスをシフトしていく。
【００４４】
シフトレジスタの出力はＮＡＮＤ回路３０７を介して、バッファ回路３０８に入力される。バッファ回路の出力によってアナログスイッチ３０９〜３１２はオンになり、ビデオ信号をアナログメモリとしての容量（以下、アナログメモリと表記する）３１５〜３１８にサンプリングしていく。１ライン分のデータが順次アナログメモリに蓄えられると、次の帰線期間中にＴＲＮ、ＴＲＮｂの信号がアクティブになり、アナログスイッチ３２１〜３２４がオンになる。これによって、アナログメモリ３１５〜３１８のデータはアナログメモリとしての容量３２５〜３２８へ一斉に転送される。このように信号を保持し、一斉に転送する回路をラッチ回路ともいう。
【００４５】
なおシフトレジスタには、実施の形態２に示したデプレッション型ＴＦＴを有するブートストラップ回路を用いて、電源を増分させることなく、入力される電圧の振幅を増大することができる。
【００４６】
そして、次のサンプリングのため、アナログスイッチ３０９〜３１２がオンする前に、アナログスイッチ３２１〜３２４はオフとなる。アナログメモリ３２５〜３２８のデータはソースフォロワ回路３３０〜３３３を介して、信号線Ｓ１〜Ｓ４に出力される。アナログメモリ３２５〜３２８のデータは１ライン期間の間保持されるため、ソースフォロワ回路３３０〜３３３は１ライン期間の時間をかけて信号線を充電できる。さらにデプレッション型ＴＦＴを有するソースフォロワ回路により、電源電圧を増分する必要がなく、低消費電力な信号線駆動回路を提供することができる。
【００４７】
このようにして、アナログメモリ、アナログバッファ回路を有することにより、線順次駆動が可能となる。以上のような信号線駆動回路は、１５インチ以上の大型の液晶表示装置や発光装置等の表示装置に適する。
【００４８】
（実施の形態４）
本実施の形態では、本発明のソースフォロワ回路を有する信号線駆動回路を備えた液晶表示装置について、図４を用いて説明する。
【００４９】
本発明の液晶表示装置は、基板４０１上に、複数の画素がマトリクス状に配置された画素部４０２を有し、画素部４０２の周辺には、本発明の信号線駆動回路４０３、第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５を有する。信号線駆動回路４０３と、第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５には、ＦＰＣ４０６を介して外部より信号が供給される。図４（Ａ）において、信号線駆動回路４０３と、２組の走査線駆動回路４０４、４０５を有し、画素部と一体形成しているが、本発明はこれに限定されず、画素の構成に応じて任意に設計することができる。
【００５０】
信号線駆動回路の構成について図４（Ｂ）を用いて説明する。信号線駆動回路は、シフトレジスタ４０７、スイッチ４０８、アナログメモリ４０９、ソースフォロワ回路４１０を有している。シフトレジスタ４０７は、フリップフロップ回路（ＦＦ）等を複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（Ｓ−ＳＰ）等が入力される。これらの信号のタイミングに従って、サンプリングパルスが出力される。実施の形態３で示したように順次アナログメモリ４０９へ入力され、ソースフォロワ回路３３０〜３３３を介して、信号線Ｓ１、Ｓ２・・・に出力される。
【００５１】
また第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５は、シフトレジスタ、バッファ回路を有する。動作を簡単に説明すると、シフトレジスタは、クロック信号（Ｇ−ＣＬＫ）、スタートパルス（Ｓ−ＳＰ）及びクロック反転信号（Ｇ−ＣＬＫｂ）に従って、順次サンプリングパルスを出力する。その後バッファ回路で増幅されたサンプリングパルスは、走査線に入力されて１行ずつ選択状態にしていく。そして走査線の選択されるタイミングに合わせて、順に信号線から信号電流が書き込まれる。
【００５２】
なおシフトレジスタと、バッファの間にはレベルシフタ回路を配置した構成にしてもよい。レベルシフタ回路を配置することによって、電圧振幅を大きくすることができる。このレベルシフタ回路に、本発明のブートストラップ回路を用いることができる。
【００５３】
（実施の形態５）
本発明のソースフォロワ回路等のアナログバッファ回路を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。  それら電子機器の具体例を図６に示す。
【００５４】
図６（Ａ）は液晶表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明のソースフォロワ回路を有する液晶表示装置は表示部２００３に用いることができる。本発明により薄くて、かつ軽量であって、低消費電力な液晶表示装置を提供することができる。なお液晶表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。
【００５５】
図６（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明のソースフォロワ回路を有する液晶表示装置は表示部２１０２に用いることができる。
【００５６】
図６（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明のソースフォロワ回路を有する液晶表示装置は表示部２２０３に用いることができる。
【００５７】
図６（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明のソースフォロワ回路を有する液晶表示装置は表示部２３０２に用いることができる。
【００５８】
図６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。本発明のソースフォロワ回路を有する液晶表示装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【００５９】
図６（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明のソースフォロワ回路を有する液晶表示装置は表示部２５０２に用いることができる。
【００６０】
図６（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明のソースフォロワ回路を有する液晶表示装置は表示部２６０２に用いることができる。
【００６１】
ここで図６（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明のソースフォロワ回路を有する液晶表示装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【００６２】
以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の携帯の電子機器は、実施の形態１から５に示したいずれの構成のソースフォロワ回路やブートストラップ回路、信号線駆動回路を用いることができる。
【００６３】
【発明の効果】
本発明により、多結晶シリコンＴＦＴを用いた駆動回路（電気回路）において、電源電圧を所望の値より上昇させずに動作させることができる。その結果、当該駆動回路を有する液晶表示装置、発光装置等の表示装置、ＣＰＵやメモリ等の半導体集積回路において、電源電圧を低く保持することができ、低消費電力を達成することができる。
【００６４】
またさらに多結晶シリコンＴＦＴを用いることにより、画素部と駆動回路部とを一体形成した表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明のソースフォロワ回路を示す図。
【図２】本発明のブートストラップ回路を示す図。
【図３】本発明の信号線駆動回路を示す図。
【図４】本発明の表示装置を示す図。
【図５】従来のソースフォロワ回路を示す図。
【図６】本発明を搭載した電子機器を示す図。
【図１】
2004296741.tif 000003
【図２】
2004296741.tif 000004
【図３】
2004296741.tif 000005
【図４】
2004296741.tif 000006
【図５】
2004296741.tif 000007
【図６】
2004296741.tif 000008