(57)【要約】【目的】電力ロスを低減して発熱を抑える電力増幅器を提供する。【構成】電力増幅回路３０は、電圧増幅部Ｅと、低圧電源±ＶＬ又は高圧電源±ＶＨを電源とするパワートランジスタＱ１、Ｑ２を備える電力増幅部Ｗと、電力増幅部Ｗの電源を±ＶＬ又は±ＶＨの何れかに切り替える高速電力スイッチング素子Ｑ３、Ｑ６と、基準電圧±ＶＳＸを生成する基準電圧生成回路１２と、ＶＯＵＴとＶＳＸとの比較に基づいてＱ３、Ｑ６をオン・オフ制御する制御回路１３と、を有し、ＶＯＵＴが所定電圧よりも小さい場合は低圧電源±ＶＬが供給され、大きい場合は高圧電源±ＶＨが供給されるように切り替える電源切替手段１５と、を備えており、特に、基準電圧生成回路１２から生成される基準電圧±ＶＳＸが、低圧電源＋ＶＬと−ＶＬの間に接続された定電圧回路の定電圧素子Ｚと動作電流設定用素子Ｕの接続中点の出力Ｍ１、Ｍ２で与えられる構成。【選択図】  図１
2004336643.tif 000002
【特許請求の範囲】
【請求項１】
入力段からパワートランジスタを駆動するドライブ段までの電圧を増幅する電圧増幅部と、
低圧電源又は高圧電源を電源とする出力段のパワートランジスタを備える電力増幅部と、
前記電力増幅部に供給される電源を前記低圧電源又は高圧電源の何れかに切り替えるための高速電力スイッチング素子と、前記電力増幅部の出力電圧に基づいて生成される電圧と比較するための基準電圧を生成する基準電圧生成回路と、前記電力増幅部の出力電圧に基づいて生成される電圧と前記基準電圧とを比較して前記高速電力スイッチング素子をオン・オフ制御する制御回路と、を有し、前記電力増幅部の出力電圧に基づいて生成される電圧の絶対値が前記基準電圧の絶対値よりも小さい場合は前記電力増幅部に前記低圧電源が供給され、前記電力増幅部の出力電圧に基づいて生成される電圧の絶対値が前記基準電圧の絶対値よりも大きい場合は前記電力増幅部に前記高圧電源が供給されるように切り替える電源切替手段と、
を備える電力増幅回路において、
前記基準電圧生成回路から生成される正側電源用の基準電圧が、前記正側低圧電源と負極性の電源との間に接続された前記正側低圧電源を基準とした定電圧回路の出力で与えられ、且つ、負側電源用の基準電圧が、前記負側低圧電源と正極性の電源との間に接続された前記負側低圧電源を基準とした定電圧回路の出力で与えられていることを特徴とする電力増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主としてオーディオ・ビジュアル（ＡＶ）機器に用いられる電力増幅回路に関する。
【０００２】
【従来の技術】
近年、オーディオシステムやビデオシステム等のＡＶ機器に用いられている電力増幅回路において、出力信号（出力電圧ＶＯＵＴ）の大きさに応じて電力増幅部（パワーアンプ出力段）へ供給される電源を高圧電源又は低圧電源の何れかに切り替えることにより、電力ロスを減らすとともに発熱を抑制する手段が利用されている。
【０００３】
即ち、図７の電力増幅回路の出力電圧ＶＯＵＴと供給電源の電圧波形図に示されるように、前記電力増幅部の電源が高圧電源±ＶＨのみで供給されている場合の電力ロスは斜線領域となるが、図８の出力電圧ＶＯＵＴと電力増幅部への供給電源の電圧波形図に示されるように、前記電力増幅部の供給電源を高圧電源±ＶＨと低圧電源±ＶＬの切替構成とし、正負の出力電圧ＶＯＵＴの波高が所定の電圧±Ｖｓを境にして、これより絶対値が大きければ当該極性の高圧電源＋ＶＨ又は−ＶＨを電源として供給し、小さければ低圧電源±ＶＬを電源として供給するように逐次切り替えるようにすると、斜線領域の電力ロスは抑えられて発熱も低減するのである。
【０００４】
上記電力増幅部への供給電源を切り替える電源切替手段を備えたオーディオ用の電力増幅回路の公知技術として、下記［非特許文献１］の半導体カタログには、図９に示されるような回路構成が示されている。
【０００５】
図９において、この電力増幅回路５０（Ｒｃｈ用）は、入力端子１及び２にデジタル信号（又はアナログ信号）が入力される入力段からパワートランジスタＱ１、Ｑ２を駆動するドライブ段までをまとめて示すオペアンプ３を有する電圧増幅部Ｅと、低圧電源±ＶＬ又は高圧電源±ＶＨを電源とする出力段のパワートランジスタＱ１、Ｑ２及びゲインを決める抵抗Ｒ４及びＲ５を備える電力増幅部Ｗと、前記電力増幅部Ｗに供給される電源を前記低圧電源±ＶＬ又は高圧電源±ＶＨの何れかに切り替えるための高速電力スイッチング素子Ｑ３、Ｑ６と、前記電力増幅部Ｗの出力電圧ＶＯＵＴと比較するための基準電圧±ＶＳＷを生成する前記正側低圧電源＋ＶＬとＧＮＤ間に直列接続された抵抗Ｒ１９とツェナーダイオードＤ７及び前記負側低圧電源−ＶＬとＧＮＤ間に直列接続された抵抗Ｒ２０とツェナーダイオードＤ８からなる基準電圧生成回路１１と、前記電力増幅部Ｗの出力電圧ＶＯＵＴに基づいて生成される電圧の絶対値と前記基準電圧±ＶＳＷの絶対値との比較に基づいて前記高速電力スイッチング素子Ｑ３、Ｑ６をオン・オフ制御する制御回路１３と、を有し、前記出力電圧ＶＯＵＴに基づいて生成される電圧の絶対値が所定値よりも小さい場合は、前記電力増幅部Ｗに前記低圧電源±ＶＬが供給され、前記出力電圧ＶＯＵＴに基づいて生成される電圧の絶対値が所定値よりも大きい場合は前記電力増幅部Ｗに前記高圧電源±ＶＨが供給されるように切り替える電源切替手段２９（点線で囲まれた部分）と、を備える回路構成である。
【０００６】
なお、電源端子２１には正側高圧電源＋ＶＨ、電源端子２２には負側高圧電源−ＶＨ、電源端子２３には正側低圧電源＋ＶＬ、電源端子２４には負側低圧電源−ＶＬが接続され、前記電力増幅部Ｗの出力（ＶＯＵＴ）の負荷として位相補正回路６とＲｃｈ用スピーカＳＰが接続されている。
【０００７】
前記電力増幅回路５０の電源切替手段２９において、前記制御回路１３は、前記出力電圧ＶＯＵＴの正側波形と負側波形それぞれについて、正側低圧電源＋ＶＬとＧＮＤ間及び負側低圧電源−ＶＬとＧＮＤ間にそれぞれ直列接続のツェナーダイオードＤ７又はＤ８（降伏電圧ＶＺ）と抵抗Ｒ１９又はＲ２０の接続中点に各生成された比較用の基準電圧＋ＶＳＷ（＝ＶＬ−ＶＺ）又は−ＶＳＷ（＝−ＶＬ＋ＶＺ）との比較の結果を前記制御用トランジスタＱ４又はＱ５のオン・オフで出力する。そして、前記出力電圧ＶＯＵＴに基づいて生成される電圧の絶対値が基準電圧±ＶＳＷの絶対値よりも小さい場合は前記制御用トランジスタＱ４又はＱ５はオフ状態であり、前記高速電力スイッチング素子Ｑ３又はＱ６もオフとなって前記電力増幅部Ｗに前記低圧電源±ＶＬが供給され、前記出力電圧ＶＯＵＴに基づいて生成される電圧の絶対値が基準電圧±ＶＳＷの絶対値よりも大きい場合は前記制御用トランジスタＱ４又はＱ５はオン状態であり、前記高速電力スイッチング素子（ＭＯＳＦＥＴ）のＱ３又はＱ６もオンとなって前記電力増幅部Ｗに同極性の前記高圧電源＋ＶＨ又は−ＶＨが供給される。なお、電源切替は正側と負側でそれぞれに比較され切り替えられる（図８参照）。
【０００８】
例えば、ダイオードＤ１、Ｄ２の順方向降下電圧をＶＦ、トランジスタＱ４、Ｑ５のベース−エミッタ間電圧をＶＢＥ、オフセット回路９、１０の降下電圧をＶＯＦＦＳＥＴとすると、出力電圧ＶＯＵＴの正側の波形の波高値が、
ＶＯＵＴ＞ＶＬ−ＶＺ＋ＶＦ＋ＶＯＦＦＳＥＴ＋ＶＢＥ
の場合はＱ４がオンし、これにより高速・低抵抗スイッチング素子であるＭＯＳＦＥＴのＱ３がオンして出力段のパワートランジスタＱ１のコレクタにはＱ３を通じて正側高圧電源＋ＶＨが供給される。
【０００９】
同様に、負側の波形の波高値の絶対値が、
ＶＯＵＴ＞ＶＬ−ＶＺ＋ＶＦ＋ＶＯＦＦＳＥＴ＋ＶＢＥ
の場合はＱ５がオンし、それによりＱ６がオンし、パワーアンプの出力段のＱ２のコレクタにはＱ６を通じて負側高圧電源−ＶＨが加えられる。
【００１０】
これにより、出力電圧ＶＯＵＴの波形が小さいときは、電力増幅部Ｗは低圧電源±ＶＬの電圧で動作し、出力波形が大きいときのみ高圧電源＋ＶＨ又は−ＶＨで動作するので、通常使用状態では主として低圧電源±ＶＬが供給される状態となって電力ロスが少なく電力増幅部Ｗの出力段パワートランジスタＱ１、Ｑ２の発熱が抑えられるのである。
【００１１】
【非特許文献１】２００２年６月発行の“ＳＡＮＹＯ  Ｅｌｅｃｔｒｉｃ  Ｃｏ．，Ｌｔｄ．Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｃｏｍｐａｎｙ”の半導体カタログの「ＳＴＫ４１２−４００ｓｅｒｉｅｓ」の「Ａｕｄｉｏ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  ＩＣ  ｗｉｔｈ  Ｓｈｉｆｔ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ」の頁。
【００１２】
【発明が解決しようとする課題】
上記従来の電力増幅回路５０においては、正側について述べると、低圧電源＋ＶＬとＧＮＤ間から基準電圧＋ＶＳＷを作るツェナーダイオードＤ７の降伏電圧ＶＺは、パワートランジスタＱ１のコレクタ−エミッタ間の飽和電圧ＶＣＥＳＡＴ≒２Ｖ、ダイオードＤ５の順方向降下電圧ＶＦ（Ｄ５）≒２Ｖ、ダイオードＤ１の順方向降下電圧ＶＦ（Ｄ１）≒０．７Ｖ、オフセット回路９の降下電圧≒７Ｖ、制御用トランジスタＱ４のＶＢＥ降下電圧ＶＢＥ（Ｑ４）≒０．７Ｖを加えた約１２．４Ｖより大きくなければならず、通常は、余裕を考慮してＶＺ＝１５Ｖ程度のものが使用されている。
【００１３】
一方、出力電圧ＶＯＵＴの波高が小さい小信号時の発熱をより良く抑えるには、低圧電源＋ＶＬの電圧は小さくすることが望ましい。
【００１４】
つまり、市販されるＡＶ機器の通常の使用形態が一般的な音楽を一般家庭内で聴くものであることを考慮すると、１５〜２０Ｗ程度もあれば十分なので、例えば、出力が１００Ｗのオーディオシステムであっても、出力が２０Ｗを上回った場合にのみ高電圧電源±ＶＨに切り換わるように設定するのが電力ロス、発熱の低減には好ましいと言える。
【００１５】
然るに、スピーカＳＰのインピーダンスが８Ωの場合、２０Ｗ時の波高値は正弦波で約１８Ｖである。そうすると、＋ＶＬ＝１８Ｖ＋ＶＣＥＳＡＴ（Ｑ１）＋ＶＦ（Ｄ５）＝１８＋２＋２＝２２Ｖになる。したがって、切替の基準電圧＋ＶＳＷは、＋ＶＳＷ＝ＶＬ−ＶＺ＝２２−１５＝７Ｖとなる。
【００１６】
ところが、インピーダンスが４Ωのスピーカを使用すると、２０Ｗ出力時の波高値は１２．６Ｖとなり、
＋ＶＬ＝１２．６＋２＋２＝１６．６Ｖ
＋ＶＳＷ＝ＶＬ−ＶＺ＝１６．６Ｖ−１５Ｖ＝１．６Ｖ
となって＋ＶＳＷがかなり低くなってしまう。
【００１７】
また、商用電源から電源トランスにて高圧電源±ＶＨや低圧電源±ＶＬを作っている場合、商用電源の変動でも高圧電源±ＶＨ、低圧電源±ＶＬは変化すること、更に、トランスのレギュレーションにより±ＶＨや±ＶＬの負荷電流が多くなっても±ＶＨや±ＶＬは低下することを鑑みると、インピーダンスが４Ωのスピーカ或いはさらに低い２Ωのスピーカの使用を想定する場合、上記電源電圧の変動等により、設定すべき基準電圧＋ＶＳＷ＝ＶＬ−ＶＺが０Ｖを下回ってしまうことになる。
【００１８】
前記電力増幅回路５０のように、基準電圧＋ＶＳＷを＋ＶＬとＧＮＤ間に直列接続のツェナーダイオードＤ７＋抵抗Ｒ１９で作っている場合、ＶＳＷが理論的に０Ｖ以下に出来ず、減電圧時に電圧切替回路２９が正常に働かず、高圧電源＋ＶＨに切り替えできないことになる（この状況は負側においても同様である。）。
【００１９】
本発明は上記従来の電力増幅回路５０の事情に鑑みてなされたものであり、低圧電源±ＶＬを下げても電力増幅部Ｗの電源切替動作が正常に行われる基準電圧±ＶＳＷを生成できる基準電圧生成回路として、商用電源の電圧変動やトランスのレギュレーション等に影響せず、且つインピーダンスの低いスピーカにも適用可能にする電力増幅回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明は、入力段からパワートランジスタＱ１、Ｑ２を駆動するドライブ段までの電圧を増幅する電圧増幅部Ｅと、
低圧電源又は高圧電源±ＶＨを電源とする出力段のパワートランジスタＱ１、Ｑ２を備える電力増幅部Ｗと、
前記電力増幅部Ｗに供給される電源を前記低圧電源±ＶＬ又は高圧電源±ＶＨの何れかに切り替えるための高速電力スイッチング素子Ｑ３、Ｑ６と、前記電力増幅部Ｗの出力電圧ＶＯＵＴに基づいて生成される電圧と比較するための基準電圧ＶＳＸを生成する基準電圧生成回路１２と、前記電力増幅部Ｗの出力電圧ＶＯＵＴに基づいて生成される電圧と前記基準電圧ＶＳＸとを比較して前記高速電力スイッチング素子Ｑ３、Ｑ６をオン・オフ制御する制御回路１３と、を有し、前記電力増幅部Ｗの出力電圧ＶＯＵＴに基づいて生成される電圧の絶対値が前記基準電圧ＶＳＸの絶対値よりも小さい場合は前記電力増幅部Ｗに前記低圧電源±ＶＬが供給され、前記電力増幅部Ｗの出力電圧ＶＯＵＴに基づいて生成される電圧の絶対値が前記基準電圧ＶＳＸの絶対値よりも大きい場合は前記電力増幅部Ｗに前記高圧電源±ＶＨが供給されるように切り替える電源切替手段１５と、
を備える電力増幅回路において、
前記基準電圧生成回路１２から生成される正側電源用の基準電圧ＶＳＸが、前記正側低圧電源＋ＶＬと負極性の電源との間に接続された前記正側低圧電源＋ＶＬを基準とした定電圧回路の出力Ｍ１で与えられ、且つ、負側電源用の基準電圧−ＶＳＸが、前記負側低圧電源−ＶＬと正極性の電源との間に接続された前記負側低圧電源−ＶＬを基準とした定電圧回路の出力Ｍ２で与えられていることを特徴とする電力増幅回路３０を提供することにより、上記課題を達成する。
【００２１】
【発明の実施の形態】
本発明に係る電力増幅回路の実施の形態を図面に基づいて説明する。
【００２２】
図１は本発明に係る第１の実施の形態の電力増幅回路３０の回路図例である。図２は切替の基準電圧±ＶＳＸと低圧電源±ＶＬの関係を示す図である。図３は電力増幅回路３０の出力電圧ＶＯＵＴと印加される電源電圧の波形図である。図４は本発明に係る第２の実施の形態の電力増幅回路４０の回路図である。図５は本発明に係る第３の実施の形態の電力増幅回路４２の回路図である。図６は本発明に係る他の基準電圧生成回路１８の回路図である。なお、図９の従来の電力増幅回路５０と同等部材・同等箇所には同符号を付する。
【００２３】
図１において、電力増幅回路（Ｒｃｈ用）３０は、前記公知技術の電力増幅回路５０と同様に、入力端子１及び２にアナログ信号又はデジタル信号が入力される入力段からパワートランジスタＱ１、Ｑ２を駆動するドライブ段までをまとめて示すオペアンプ３を有する電圧増幅部Ｅと、低圧電源±ＶＬ又は高圧電源±ＶＨを電源とする出力段のパワートランジスタＱ１、Ｑ２及びゲインを決める抵抗Ｒ４及びＲ５を備える電力増幅部Ｗと、前記電力増幅部Ｗに供給される電源を前記低圧電源±ＶＬ又は高圧電源±ＶＨの何れかに切り替えるための高速電力スイッチング素子（ＭＯＳＦＥＴ）Ｑ３、Ｑ６と、前記電力増幅部Ｗの出力電圧ＶＯＵＴに基づいて生成される電圧と比較するための基準電圧ＶＳＸを生成する基準電圧生成回路１２と、前記電力増幅部Ｗの出力電圧ＶＯＵＴに基づいて生成される電圧と前記基準電圧ＶＳＸとを比較して前記高速電力スイッチング素子Ｑ３、Ｑ６をオン・オフ制御する制御回路１３と、を有し、前記電力増幅部Ｗの出力電圧ＶＯＵＴに基づいて生成される電圧の絶対値が前記基準電圧ＶＳＸの絶対値よりも小さい場合は前記電力増幅部Ｗに前記低圧電源±ＶＬが供給され、前記電力増幅部Ｗの出力電圧ＶＯＵＴに基づいて生成される電圧の絶対値が前記基準電圧ＶＳＸの絶対値よりも大きい場合は前記電力増幅部Ｗに前記高圧電源±ＶＨが供給されるように切り替える電源切替手段１５（点線枠で囲まれた部分）と、を備える電力増幅回路であって、特に、前記基準電圧生成回路１２から生成される正側電源用の基準電圧ＶＳＸが、前記正側低圧電源＋ＶＬと負側低圧電源−ＶＬとの間に直列接続された定電圧素子Ｚと動作電流設定用素子Ｕで構成される定電圧回路の出力Ｍ１で与えられ、且つ、負側電源用の基準電圧−ＶＳＸが、前記負側低圧電源−ＶＬと正側低圧電源＋ＶＬとの間に直列接続された定電圧素子Ｚと動作電流設定用素子Ｕで構成される定電圧回路の出力Ｍ２で与えられていることを特徴とする。
【００２４】
図１に示されるように、上記定電圧素子Ｚとしてはツェナーダイオード（Ｄ７、Ｄ８）が典型であり、上記動作電流設定用素子Ｕとしては抵抗（Ｒ１９、Ｒ２０）が典型である。
【００２５】
従来の電力増幅回路５０との相違点は、電力増幅回路５０では基準電圧±ＶＳＷを作る基準電圧生成回路１１におけるツェナーダイオードＤ７と抵抗Ｒ１９、ツェナーダイオードＤ８と抵抗Ｒ２０がそれぞれ低圧電源＋ＶＬとＧＮＤ間、低圧電源−ＶＬとＧＮＤ間に入っていたのに対し、本発明の基準電圧±ＶＳＸを作る基準電圧生成回路１２では、低圧電源＋ＶＬと−ＶＬ間に入っていることであり、他の構成は同等である。しかしながら、上記基準電圧生成回路１２の構成によって極めて有益な効果が得られる。
【００２６】
即ち、図２から判るように、従来の正側の基準電圧＋ＶＳＷは、低圧電源＋ＶＬとＧＮＤ間に挿入された直列接続のツェナーダイオードＤ７と抵抗Ｒ１９の接続中点の電圧であるため、０Ｖ以下に設定するのは理論上不可能であるが、本発明に係る基準電圧生成回路１２による正側の基準電圧＋ＶＳＸは、低圧電源＋ＶＬと−ＶＬ間に直列接続のツェナーダイオードＤ７と抵抗Ｒ１９の接続中点の出力Ｍ１の電圧であるため、０Ｖ以下に（理論的に−ＶＬ近傍まで）設定することが可能であり、降伏電圧ＶＺが１５Ｖのツェナーダイオードを使用しても低圧電源＋ＶＬを下げることができる。また、負側の基準電圧−ＶＳＸについても極性が代わるだけで同様に低圧電源−ＶＬの絶対値を下げることができる。
したがって、インピーダンスが４Ωや更に低い２Ωのスピーカを使用して２０Ｗ時の波高値が正弦波で１０Ｖ程度になる場合であっても、さらには、電源電圧の変動やトランスのレギュレーションにより低圧電源±ＶＬの絶対値が低下することを考慮しても、ツェナーダイオードＤ７、Ｄ８（降伏電圧ＶＺ＝１５Ｖ）を用いつつ正側の基準電圧＋ＶＳＸを−方向へより下げて、負側の基準電圧−ＶＳＸを＋方向へより上げて余裕のある適正値に設定することで、図３に示されるように正常な電源切替動作が確保されるのである。
【００２７】
即ち、図３において、出力電圧ＶＯＵＴの正側波形が、ＶＯＵＴ＞ＶＬ−ＶＺ＋ＶＢＥ＋ＶＯＦＦＳＥＴ＋ＶＦの場合、換言すれば、ＶＳＸ＝ＶＬ−ＶＺを代入して、（電力増幅部Ｗの出力電圧ＶＯＵＴに基づいて生成される電圧）＝ＶＯＵＴ−（ＶＢＥ＋ＶＯＦＦＳＥＴ＋ＶＦ）＞ＶＳＸの場合は、Ｑ４、Ｑ３がオンして高圧電源＋ＶＨが供給され、ＶＯＵＴ−（ＶＢＥ＋ＶＯＦＦＳＥＴ＋ＶＦ）≦ＶＳＸの場合は、Ｑ４、Ｑ３がオフして低圧電源＋ＶＬが供給される。
同様に、出力電圧ＶＯＵＴの負側波形が、ＶＯＵＴ＜−（ＶＬ−ＶＺ＋ＶＢＥ＋ＶＯＦＦＳＥＴ＋ＶＦ）の場合、換言すれば、−ＶＳＸ＝−ＶＬ＋ＶＺを代入して、（電力増幅部Ｗの出力電圧ＶＯＵＴに基づいて生成される電圧）＝ＶＯＵＴ＋（ＶＢＥ＋ＶＯＦＦＳＥＴ＋ＶＦ）＞−ＶＳＸの場合は、Ｑ５、Ｑ６がオンして高圧電源−ＶＨが供給され、ＶＯＵＴ＋（ＶＢＥ＋ＶＯＦＦＳＥＴ＋ＶＦ）≦−ＶＳＸの場合は、Ｑ５、Ｑ６がオフして低圧電源−ＶＬが供給される。
【００２８】
次に、図４の第２の実施の形態の電力増幅回路４０では、基準電圧生成回路１４で生成される基準電圧＋ＶＳＹが、正側低圧電源＋ＶＬと負側高圧電源−ＶＨ間に直列接続の動作電流設定用素子Ｕとしての定電流ダイオード３６と定電圧素子ＺとしてのツェナーダイオードＤ７で構成される定電圧回路の出力Ｍ３で与えられ、同様に基準電圧−ＶＳＹが、負側低圧電源−ＶＬと正側高圧電源＋ＶＨ間に直列接続の動作電流設定用素子Ｕとしての定電流ダイオード３５と定電圧素子ＺとしてのツェナーダイオードＤ８で構成される定電圧回路の出力Ｍ４で与えられる構成である点に特徴を有する。
【００２９】
上記基準電圧生成回路１４によっても前記電力増幅回路３０と同様に基準電圧ＶＳＹは０Ｖ以下に設定することが可能であり、低圧電源±ＶＬを下げることができる。
【００３０】
次に、図５の第３の実施の形態の電力増幅回路４２における基準電圧生成回路１７は、低圧電源±ＶＬ、高圧電源±ＶＨ以外の正負電源±ＶＸを用いて、基準電圧＋ＶＳＺが、正側低圧電源＋ＶＬと電源−ＶＸ間に直列接続の動作電流設定用素子Ｕとしての定電流ダイオード３６と定電圧素子ＺとしてのツェナーダイオードＤ７で構成される定電圧回路の出力Ｍ５で与えられ、同様に基準電圧−ＶＳＹが、負側低圧電源−ＶＬと正側高圧電源＋ＶＨ間に直列接続の動作電流設定用素子Ｕとしての定電流ダイオード３５と定電圧素子ＺとしてのツェナーダイオードＤ８で構成される定電圧回路の出力Ｍ６で与えられる構成である点に特徴を有する。
【００３１】
つまり、本基準電圧生成回路１７は、＋側は正側低圧電源＋ＶＬと負の極性をもつ電源−ＶＸ間、−側は負側低圧電源−ＶＬと正の極性をもつ電源＋ＶＸ間に接続することが特徴となっているのである。電源＋ＶＸと−ＶＸの絶対値は等しいとする必要はないので、他の図示しない回路への供給電源を利用することができる。
【００３２】
なお、本発明に係る基準電圧生成回路としては、上述のツェナーダイオードと抵抗又は定電流ダイオードで構成される定電圧回路の出力を採る手段を典型に示したが、例えば図６に示される基準電圧生成回路１８のように、正側低圧電源＋ＶＬと負の極性をもつ電源−ＶＸ間及び負側低圧電源−ＶＬと正の極性をもつ電源＋ＶＸ間に各々直列に挿入されたツェナーダイオードＺと抵抗Ｒの接続点にベースが接続されたＮＰＮトランジスタＱ１１及びＰＮＰトランジスタＱ１２のオン状態で与えられる定電圧出力Ｍ７、Ｍ８を利用するといった他の回路構成による定電圧回路でも良いことは勿論である。
【００３３】
【発明の効果】
本発明に係る電力増幅回路は、上記のように電力増幅部の出力段のパワートランジスタＱ１及びＱ２に印加する電源を電源切替手段にて出力電圧ＶＯＵＴの大きさに応じて高圧電源±ＶＨ又は低圧電源±ＶＬの何れかに切り替えられて小信号時の電力ロスを低減し、発熱を抑えることが可能になる。
また、低圧電源±ＶＬの設定をより小さくすることが可能で、４Ω以下の低インピーダンスのスピーカでも既存の降伏電圧１５Ｖ程度のツェナーダイオード等の定電圧素子を用いて対応可能である。
【図面の簡単な説明】
【図１】本発明に係る第１の実施の形態の電力増幅回路の回路図例である。
【図２】切替の基準電圧ＶＳＸと低圧電源ＶＬの関係を示す図である。
【図３】第１の実施の形態の電力増幅回路の出力電圧ＶＯＵＴと印加される電源電圧の波形図である。
【図４】本発明に係る第２の電力増幅回路の回路図である。
【図５】本発明に係る第３の電力増幅回路の回路図である。
【図６】本発明に係る他の基準電圧生成回路の回路図である。
【図７】電力増幅回路の出力電圧と供給電源の電圧波形図である。
【図８】電源切替手段を備える公知の電力増幅回路の出力電圧と供給電源の電圧波形図である。
【図９】公知の電源切替手段を備える電力増幅回路の回路図である。
【符号の説明】
３      オペアンプ
６      位相補正回路
９、１０      オフセット回路
１１、１２、１４、１７、１８    基準電圧生成回路
１３    制御回路
１５、２９    電源切替手段
３０、４０、４２、５０    電力増幅回路
Ｄ７、Ｄ８      ツェナーダイオード
Ｄ１、Ｄ２、Ｄ５、Ｄ６    ダイオード
Ｅ        電圧増幅部
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７、Ｍ８    定電圧回路の出力
Ｑｌ、Ｑ２      出力段パワートランジスタ
Ｑ３、Ｑ６      高速電力スイッチング素子（ＭＯＳＦＥＴ）
Ｑ４、Ｑ５      制御用トランジスタ
Ｒ１、Ｒ２、・・  抵抗器
Ｕ      動作電流設定用素子
ＶＢＥ      ベース−エミッタ間降下電圧
ＶＣＥＳＡＴ    飽和電圧
ＶＦ      順方向降下電圧
±ＶＨ      高圧電源
±ＶＬ      低圧電源
±ＶＸ      ±ＶＨや±ＶＬ以外の他の電源
ＶＯＦＦＳＥＴ    オフセット回路の降下電圧
ＶＯＵＴ    出力電圧
ＶＳＷ、ＶＳＸ、ＶＳＹ、ＶＳＺ    基準電圧
ＶＺ      ツェナーダイオードの降伏電圧
Ｗ      電力増幅部
Ｚ      定電圧素子
【図１】
2004336643.tif 000003
【図２】
2004336643.tif 000004
【図３】
2004336643.tif 000005
【図４】
2004336643.tif 000006
【図５】
2004336643.tif 000007
【図６】
2004336643.tif 000008
【図７】
2004336643.tif 000009
【図８】
2004336643.tif 000010
【図９】
2004336643.tif 000011
【手続補正書】
【提出日】平成16年4月15日(2004.4.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
即ち、図３において、出力電圧ＶＯＵＴの正側波形が、ＶＯＵＴ＞ＶＬ−ＶＺ＋ＶＢＥ＋ＶＯＦＦＳＥＴ＋ＶＦの場合、換言すれば、ＶＳＸ＝ＶＬ−ＶＺを代入して、（電力増幅部Ｗの出力電圧ＶＯＵＴに基づいて生成される電圧）＝ＶＯＵＴ−（ＶＢＥ＋ＶＯＦＦＳＥＴ＋ＶＦ）＞ＶＳＸの場合は、Ｑ４、Ｑ３がオンして高圧電源＋ＶＨが供給され、ＶＯＵＴ−（ＶＢＥ＋ＶＯＦＦＳＥＴ＋ＶＦ）≦ＶＳＸの場合は、Ｑ４、Ｑ３がオフして低圧電源＋ＶＬが供給される。
同様に、出力電圧ＶＯＵＴの負側波形が、ＶＯＵＴ＜−（ＶＬ−ＶＺ＋ＶＢＥ＋ＶＯＦＦＳＥＴ＋ＶＦ）の場合、換言すれば、−ＶＳＸ＝−ＶＬ＋ＶＺを代入して、（電力増幅部Ｗの出力電圧ＶＯＵＴに基づいて生成される電圧）＝ＶＯＵＴ＋（ＶＢＥ＋ＶＯＦＦＳＥＴ＋ＶＦ）＜−ＶＳＸの場合は、Ｑ５、Ｑ６がオンして高圧電源−ＶＨが供給され、ＶＯＵＴ＋（ＶＢＥ＋ＶＯＦＦＳＥＴ＋ＶＦ）≧−ＶＳＸの場合は、Ｑ５、Ｑ６がオフして低圧電源−ＶＬが供給される。