(57)【要約】【課題】バイポーラトランジスタの特性を向上させる技術を提供する。【解決手段】ベースメサ４ａの周囲にリフトオフ法でコレクタ電極を形成する際、領域ＯＡ１の外周とベースメサ４ａが形成された領域との接続部２０ａ、２０ｂ上にもレジスト膜Ｒを形成し、その後、基板の全面に下層から金ゲルマニウム（ＡｕＧｅ）、ニッケル（Ｎｉ）およびＡｕを順次形成し、ベースメサ４ａ上のこれらの積層膜が孤立パターンとならないようにする。その結果、ベースメサ４ａ上の積層膜が、領域ＯＡ１の外周部の積層膜と連結され、ベースメサ４ａ上の積層膜が剥離しやすくなる。また、ｎ型ＧａＡｓ層やｎ型ＩｎＧａＡｓ層と反応し難いＷＳｉ等の材料を用いて裏面ビア電極を形成することにより、基板の裏面から裏面ビア電極に到達するビアホールを形成する際のサイドエッチングの発生を低減する。【選択図】    図１０
2004296567.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板の上部の第１領域を囲む第２領域にパターンを形成する工程であって、
（ｂ）前記第１領域、前記第２領域を囲む第３領域、前記第１領域と前記第３領域とを接続する第１および第２接続部上に第１膜を形成する工程と、
（ｃ）前記（ｂ）工程の後、前記半導体基板の上部に第２膜を形成する工程と、
（ｄ）前記（ｃ）工程の後、前記第１膜を除去することにより前記第１領域、前記第３領域、前記第１および第２接続部上の前記第２膜を除去し、前記第２領域上に前記第２膜よりなる２つのパターンを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１膜は、フォトレジスト膜であり、前記第２膜は導電性膜であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１領域と前記第３領域とは、前記第１および第２接続部を介して第１方向に接続され、
前記第１および第２接続部の前記第１方向と垂直な方向である第２方向の幅は、前記第１領域の前記第２方向の幅より小さいことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
（ｅ）前記第２膜は、導電性膜であり、前記（ｄ）工程の後、前記２つのパターンを電気的に接続する他の導電性膜を形成する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記半導体基板もしくは前記２つのパターンの直下の膜は、化合物半導体よりなることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記半導体基板もしくは前記２つのパターンの直下の膜は、ガリウムヒ素（ＧａＡｓ）もしくはインジウム燐（ＩｎＰ）よりなることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記第２膜は、金（Ａｕ）を主成分とする膜であることを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記半導体装置は、前記第１領域および第２領域に形成されたコレクタ層と、前記コレクタ層の前記第１領域上に形成されたベース層と、前記ベース層上に形成されたエミッタ層とを有するバイポーラトランジスタを有し、
前記２つのパターンは、前記コレクタ層の前記第２領域上に形成されたコレクタ電極であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項９】
前記第１領域は、略円形もしくは円の一部を切り欠いた形状であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
前記第１および第２接続部は、前記第１領域に対してほぼ対称の位置に配置されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１１】
（ａ）第１領域、前記第１領域を囲む第２領域および前記第２領域を囲む第３領域を有する半導体基板と、
（ｂ）前記第１領域および第２領域に形成されたコレクタ層と、
（ｃ）前記コレクタ層上の前記第１領域に形成されたベース層と、
（ｄ）前記ベース層上に形成されたエミッタ層と、
（ｅ）前記コレクタ層上の前記第２領域に形成され、２箇所の切り欠き部により分離された第１部と第２部よりなるコレクタ電極と、
を有することを特徴とする半導体装置。
【請求項１２】
前記コレクタ層および前記ベース層は、ガリウムヒ素（ＧａＡｓ）よりなり、前記エミッタ層は、インジウムガリウム燐（ＩｎＧａＰ）もしくはアルミニウムガリウムヒ素（ＡｌＧａＡｓ）よりなり、
前記コレクタ電極は、金（Ａｕ）を主成分とする膜よりなることを特徴とする請求項１１記載の半導体装置。
【請求項１３】
前記第１領域は、略円形もしくは円の一部を切り欠いた形状であることを特徴とする請求項１１記載の半導体装置。
【請求項１４】
前記２箇所の切り欠き部は、前記第１領域に対してほぼ対称の位置に配置されていることを特徴とする請求項１１記載の半導体装置。
【請求項１５】
（ａ）第１主面と前記第１主面に対向する第２主面とを有する基板と、
（ｂ）前記第１主面上に形成された化合物半導体層と、
（ｃ）前記化合物半導体層上に形成された第１導電性膜と、
（ｄ）前記第２主面から前記第１導電性膜に到達する開口部と、
（ｅ）前記第２主面および前記開口部内に形成された第２導電性膜と、を有し、
（ｆ）前記第１導電性膜を高融点金属、高融点金属の窒化物または高融点金属の珪素化物とすることを特徴とする半導体装置。
【請求項１６】
前記第１導電性膜は、タングステンシリサイド（ＷＳｉ）、チタンタングステン（ＴｉＷ）もしくはチタン（Ｔｉ）であることを特徴とする請求項１５記載の半導体装置。
【請求項１７】
前記化合物半導体層は、ガリウムヒ素（ＧａＡｓ）もしくはインジウム燐（ＩｎＰ）を含有する層であることを特徴とする請求項１５記載の半導体装置。
【請求項１８】
（ｇ１）コレクタ層と、（ｇ２）前記コレクタ層上に形成されたベース層と、（ｇ３）前記ベース層上に形成されたエミッタ層と、（ｇ４）前記コレクタ層、前記ベース層および前記エミッタ層とそれぞれ電気的に接続されたコレクタ電極、ベース電極およびエミッタ電極とを有し、
（ｈ）前記第１導電性膜と前記エミッタ電極とは同じ材料よりなることを特徴とする請求項１５記載の半導体装置。
【請求項１９】
（ａ）第１主面と前記第１主面に対向する第２主面とを有する基板を準備する工程と、
（ｂ）前記第１主面上に化合物半導体層を形成する工程と、
（ｃ）前記化合物半導体層上に、高融点金属、高融点金属の窒化物または高融点金属の珪素化物よりなる第１導電性膜を形成する工程と、
（ｄ）前記第２主面から前記第１導電性膜に到達する開口部を形成する工程と、
（ｅ）前記第２主面および前記開口部内に第２導電性膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２０】
前記（ｄ）工程は、ウエット処理を有することを特徴とする請求項１９記載の半導体装置の製造方法。
【請求項２１】
前記第１導電性膜は、タングステンシリサイド（ＷＳｉ）、チタンタングステン（ＴｉＷ）もしくはチタン（Ｔｉ）であることを特徴とする請求項１９記載の半導体装置の製造方法。
【請求項２２】
前記化合物半導体層は、ガリウムヒ素（ＧａＡｓ）もしくはインジウム燐（ＩｎＰ）を含有する層であることを特徴とする請求項１９記載の半導体装置の製造方法。
【請求項２３】
（ｆ１）前記第１主面に第１導電型の第１半導体領域を形成する工程と、（ｆ２）前記第１半導体領域上に前記第１導電型と逆導電型である第２導電型の第２半導体領域を形成する工程と、（ｆ３）前記第２半導体領域上に前記第１導電型の第３半導体領域を形成する工程と、（ｆ４）前記第１から第３半導体領域とそれぞれ電気的に接続された第１から第３電極を形成する工程とを有し、
（ｇ）前記第３電極は前記第１導電性膜と同じ工程で形成されることを特徴とする請求項１９記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、いわゆるリフトオフ法によりパターンを形成する工程を有する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
例えばガリウムヒ素（ＧａＡｓ）等のＩＩＩ−Ｖ族化合物半導体を用いた半導体素子がある。このような化合物半導体は、Ｓｉ（シリコン）に比べて移動度が大きく、半絶縁性結晶が得られること、混晶を造ることが可能で、それを用いてヘテロ接合を形成できる等の特徴を有する。
【０００３】
例えば、ガリウムヒ素を用いたヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）は、ＧａＡｓをベース層に、ＩｎＧａＰ（インジウムガリウムリン）もしくはＡｌＧａＡｓ（アルミニウムガリウムヒ素）等の異種半導体をエミッタ層に用いたバイポーラトランジスタである。このように、ヘテロ接合（異種接合）を用い、エミッタベース接合のエミッタ禁制帯幅をベースより大きくすることにより、電流増幅率を大きくする等、トランジスタ特性を向上させることができる。
【０００４】
例えば、特許文献１には、ＧａＡｓをベース層に、ＩｎＧａＰをエミッタ層に用いたＨＢＴが開示されている。また、本文献では、エミッタコンタクト層（１６）を略環状構造としている。また、エミッタ電極（１７）の形状を工夫し、ベース電極（１９）の引き出し配線を形成する場合に、配線がエミッタ電極（１７）を跨ぐ必要がないようにしている。
【０００５】
また、特許文献２には、ベース層（３）及びエミッタ層（４）の平面形状が円形のＧａＡｓを用いたＨＢＴが開示されている。
【０００６】
また、特許文献３には、ＧａＡｓを用いたＨＢＴが開示されており、基板の裏面にはバイアホールおよび基板裏面被着金属膜が形成されている。
【０００７】
【特許文献１】
特開２００１−１８９３１９号公報（［００３４］、図４）
【０００８】
【特許文献２】
特開２００２−２４６５８７号公報（［００４１］、図１７）
【０００９】
【特許文献３】
特開２０００−２７７５３０号公報（要約、図１）
【００１０】
【発明が解決しようとする課題】
本発明者らは、ＧａＡｓを用いたＨＢＴについて検討している。例えばｎ型ＧａＡｓをコレクタ領域に、ｐ型ＧａＡｓをベース領域に、ｎ型ＩｎＧａＰをエミッタ領域としたＨＢＴの研究、開発を行っている。
【００１１】
上記各領域上には、それぞれの領域を引き出すための電極（配線）が形成される。このような電極は、エッチング技術を用いて形成されることもあるが、電極として例えば金（Ａｕ）を用いる場合には、加工（エッチング）が難しい等の理由から、リフトオフ法を用いてパターンが形成される。例えば、Ａｕのような金属は、化学的にエッチングするガスや液が少なく、また、物理的にエッチングしようとする場合、下層の層とのエッチング選択比が取り難い。
【００１２】
このリフトオフ法は、パターン形成を予定している領域以外にフォトレジスト膜を形成し、全面に所望の膜を形成した後、前記フォトレジストを除去すると共にその上部の膜も除去し、前記領域にのみパターンを残存させる方法である。このような方法によれば、エッチング液（エッチングガス）が無いような金属や、また、下層の膜とのエッチングの選択比が取り難い金属の加工が可能となる。
【００１３】
しかしながら、本発明者らが検討した結果、本来除去されるべき膜が残存し、所望の形状のパターンが形成されないといった問題が見出された。かかる問題については、図２４および図２５を参照しながら追って詳細に説明する。
【００１４】
また、本発明者らが検討しているＨＢＴにおいては、エミッタ引き出し電極を半導体基板の裏面電極と電気的に接続している。この際、エミッタ引き出し電極のインダクタンス成分を最小に抑えるため、半導体基板の裏面からエミッタ引き出し電極まで到達するビアホールを形成した後、ビアホール内を含む半導体基板の裏面に電極を形成している。
【００１５】
しかしながら、本発明者らが検討した結果、前記ビアホール形成の際、サイドエッチングが生じることがわかった。このサイドエッチング部には、裏面電極が形成され難く、ボイド（空洞、隙間）が生じる。このため、裏面電極の密着性が悪くなり、剥がれの原因となる。
【００１６】
また、サイドエッチングが生じた場合には、この部分で裏面電極が薄くなり、断線しやすい。また、断線に至らない場合でも、配線抵抗の上昇やエレクトロマイグレーション耐性の劣化が生じる。このように、裏面電極の信頼性が劣化するといった問題が見出された。
【００１７】
本発明の目的は、バイポーラトランジスタの特性を向上させる技術を提供することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２０】
本発明の半導体装置の製造方法は、（ａ）半導体基板の上部の第１領域を囲む第２領域にパターンを形成する工程であって、（ｂ）前記第１領域、前記第２領域を囲む第３領域、前記第１領域と前記第３領域とを接続する第１および第２接続部上に第１膜を形成する工程と、（ｃ）前記（ｂ）工程の後、前記半導体基板の上部に第２膜を形成する工程と、（ｄ）前記（ｃ）工程の後、前記第１膜を除去することにより前記第１領域、前記第３領域、前記第１および第２接続部上の前記第２膜を除去し、前記第２領域上に前記第２膜よりなる２つのパターンを形成する工程と、を有するものである。
【００２１】
本発明の半導体装置は、（ａ）第１領域、前記第１領域を囲む第２領域および前記第２領域を囲む第３領域を有する半導体基板と、（ｂ）前記第１領域および第２領域に形成されたコレクタ層と、（ｃ）前記コレクタ層上の前記第１領域に形成されたベース層と、（ｄ）前記ベース層上に形成されたエミッタ層と、（ｅ）前記コレクタ層上の前記第２領域に形成され、２箇所の切り欠き部により分離された第１部と第２部よりなるコレクタ電極と、を有するものである。
【００２２】
本発明の半導体装置は、（ａ）第１主面と前記第１主面に対向する第２主面とを有する基板と、（ｂ）前記第１主面上に形成された化合物半導体層と、（ｃ）前記化合物半導体層上に形成された第１導電性膜と、（ｄ）前記第２主面から前記第１導電性膜に到達する開口部と、（ｅ）前記第２主面および前記開口部内に形成された第２導電性膜と、を有し、（ｆ）前記第１導電性膜を高融点金属、高融点金属の窒化物または高融点金属の珪素化物とするものである。
【００２３】
本発明の半導体装置の製造方法は、（ａ）第１主面と前記第１主面に対向する第２主面とを有する基板を準備する工程と、（ｂ）前記第１主面にトランジスタを構成する化合物半導体層を形成する工程と、（ｃ）前記化合物半導体層上に、高融点金属、高融点金属の窒化物または高融点金属の珪素化物よりなる第１導電性膜を形成する工程と、（ｄ）前記第２主面から前記第１導電性膜に到達する開口部を形成する工程と、（ｅ）前記第２主面および前記開口部内に第２導電性膜を形成する工程と、を有するものである。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
以下、本実施の形態の半導体装置（ＨＢＴ）の構造およびその製造工程を説明する。図１〜図２２は、本実施の形態の半導体装置の製造方法を示す基板の要部断面図もしくは要部平面図である。
【００２６】
まず、本実施の形態の半導体装置（ＨＢＴ）の構造について説明する。なお、後述する製造方法の説明により、その構造がより明確となると思われるため、ここでは、特徴的な構成について説明する。
【００２７】
図１４および図１６に示すように、本実施の形態の半導体装置（ＨＢＴ）は、円の一部を切り欠いた形状のベースメサ４ａを有する。このベースメサ４ａは、ｐ型ＧａＡｓ層よりなる。このベースメサ４ａの上部には、ｎ型ＩｎＧａＰ（エミッタ層）５が位置し、ベースメサ４ａの下部には、ｎ型ＧａＡｓ層（コレクタ層）３が位置する。
【００２８】
ベースメサ４ａの中心部には、ベース電極８が形成され、ｎ型ＩｎＧａＰ（エミッタ層）５上には、ベース電極８を囲むように、上部エミッタ層６およびエミッタ電極７が形成されている。
【００２９】
さらに、ベースメサ４ａの周囲には、金（Ａｕ）等よりなるコレクタ電極９ａが形成され、このコレクタ電極９ａは、ｎ型ＧａＡｓ層（コレクタ層）３とｎ＋型ＧａＡｓ層（サブコレクタ層）２を介して電気的に接続されている。このｎ型ＧａＡｓ層（コレクタ層）３とｎ＋型ＧａＡｓ層（サブコレクタ層）２とを併せてコレクタ層と考えることもできる。
【００３０】
ここで、コレクタ電極９ａは、ベースメサ４ａの周囲を完全に囲むパターンではなく、２箇所の切り欠き部２０ａ、２０ｂにより分離された第１部と第２部との対よりなるパターンとなっていることである。なお、この切り欠き部２０ａ、２０ｂのＸ方向の幅は、４μｍ程度である。また、この切り欠き部２０ａ、２０ｂのＸ方向の幅は、ベースメサ４ａのＸ方向の最大幅より小さく、第１部のパターンは、略Ｃ字状、第２部のパターンは、逆Ｃ字状となっている。言い換えれば、Ｙ方向に延在する部分とその両端からＸ方向に延在する部分を有するパターンの対となる。第１部と第２部との対よりなるパターンは、コレクタ引き出し配線Ｍ１ｃによって電気的に接続される（図１７、図１８参照）。また、この切り欠き部２０ａ、２０ｂのＸ方向の幅は、最小加工寸法（フォトリソグラフィーの解像限界幅）程度であってもよい。このように切り欠き部２０ａ、２０ｂのＸ方向の幅を小さくすることで、コレクタ電極９ａが大きくなり、素子特性が向上する。
【００３１】
また、この切り欠き部２０ａ、２０ｂは、ベースメサ４ａに対し、ほぼ対称に配置されている。また、この切り欠き部２０ａ、２０ｂの一方の上部には絶縁膜を介してベース引き出し配線Ｍ１ｂが形成されている（図１８参照）。
【００３２】
また、図２２に示すように、裏面ビア電極７ｖは、エミッタ電極７と同じ層に位置し、ビアホールＶＨが裏面ビア電極７ｖ上の第１層配線Ｍ１ｖまで到達している。このビアホールＶＨの内部を含む半絶縁性ＧａＡｓ基板１の裏面には裏面電極（裏面配線）４０が形成されている。
【００３３】
次いで、本実施の形態の半導体装置（ＨＢＴ）をその製造工程に従って説明する。
【００３４】
図１に示すように、厚さ約６００μｍの半絶縁性ＧａＡｓ基板（以下単に「基板」という）１上に、有機金属気相成長（ＭＯＣＶＤ：ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法により、ｎ＋型ＧａＡｓ層（サブコレクタ層）２を約７００ｎｍ成長させる。次いで、その上部に７００ｎｍ程度のｎ型ＧａＡｓ層（コレクタ層）３および１００ｎｍ程度のｐ型ＧａＡｓ層（ベース層）４を順次ＭＯＣＶＤ法で形成する。
【００３５】
次いで、３５ｎｍ程度のｎ型ＩｎＧａＰ（エミッタ層）５をＭＯＣＶＤ法で堆積し、さらに、その上部に上部エミッタ層６を４００ｎｍ形成する。この上部エミッタ層６は、ｎ型ＧａＡｓ層とその上部のｎ型ＩｎＧａＡｓ層との積層膜よりなる。６中のｎ型ＩｎＧａＡｓ層は、後述するエミッタ電極７とのオーミックコンタクトを図るために用いられる。
【００３６】
このように、ベース層（ｐ型ＧａＡｓ層）４とエミッタ層（ｎ型ＩｎＧａＰ）５とに異種の半導体（ヘテロ接合）を用いる。
【００３７】
次いで、導電性膜として例えばタングステンシリサイド（ＷＳｉ）膜を例えばスパッタ法を用いて３００ｎｍ程度堆積する。次いで、フォトリソグラフィーおよびドライエッチング技術を用いてＷＳｉ膜を加工し、エミッタ電極７および裏面ビア電極７ｖを形成する。
【００３８】
図２は、エミッタ電極７等の形成後の要部平面図である。図２に示すように、エミッタ電極７は、弧と弦よりなる領域にその中心部を除き形成される。言い換えれば、ドーナツ状の領域の一部を切り欠いた形状である。エミッタ電極７が形成されない略円形の領域内には、ベース電極が形成される。なお、図中の矩形状の一点鎖線は１つのＨＢＴが形成される領域を示す。図２においては、２つのＨＢＴ形成領域しか記載していないが、図２１等に示すように、複数のＨＢＴが形成されるブロックが存在し、裏面ビア電極７ｖは、このブロック間に形成される。
【００３９】
次いで、図３に示すように、エミッタ電極７および裏面ビア電極７ｖをマスクに、上部エミッタ層６をウエットエッチングし、ｎ型ＩｎＧａＰ（エミッタ層）５を露出させる。なお、この際、ｎ型ＩｎＧａＰ（エミッタ層）５をエッチングし、ｐ型ＧａＡｓ層（ベース層）４を露出させてもよい。
【００４０】
次いで、図４に示すように、下層から白金（Ｐｔ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、Ｔｉおよび金（Ａｕ）の積層膜よりなるベース電極８を形成する。その厚さは例えば３００ｎｍ程度である。このベース電極８は、例えば、リフトオフ法により形成することができる。リフトオフ法については、追って詳細に説明する。その後、熱処理（アロイ処理）を施すことにより、ベース電極８の下層のＰｔとｎ型ＩｎＧａＰ（エミッタ層）５およびｐ型ＧａＡｓ層（ベース層）４を反応させる。この反応部によりベース電極８とｐ型ＧａＡｓ層（ベース層）４とをオーミック接続することができる。
【００４１】
その後、図５に示すように、フォトリソグラフィーおよびウエットエッチング技術を用いて、ｎ型ＩｎＧａＰ（エミッタ層）５およびｐ型ＧａＡｓ層（ベース層）４をエッチングし、ベースメサ４ａを形成する。図中のＢＭＡは、ベースメサ４ａの形成領域を示す。エッチング液として、例えばリン酸と過酸化水素との混合水溶液を用いる。このエッチングによりｎ型ＩｎＧａＰ（エミッタ層）５およびベースメサ４ａが各トランジスタ毎に分離する。
【００４２】
ベースメサ４ａの形成領域（ＢＭＡ）は、図６に示すように、円を切り欠いた形状である。言い換えれば、その中心角が１８０度以上の弧とその両端を結ぶ弦よりなる形状となる。また、その中心部（ベース電極８）以外の領域は、ｎ型ＩｎＧａＰ（エミッタ層）５とｐ型ＧａＡｓ層（ベース層）４とのｐｎ接合部となる。
【００４３】
ここで、高周波特性の観点からは、同一のエミッタ層の面積に対し、ベース層とコレクタ層の接合容量Ｃｂｃが低い方が好ましい。即ち、同一のエミッタ層の面積に対し、ベースメサの形成領域が相対的に小さいほど好ましい。
【００４４】
従って、本実施の形態のように、エミッタ層５の外周とほぼ同じ大きさにベースメサ４ａを形成することで、エミッタ層５に対するベースメサ４ａの形成領域を小さくでき、接合容量Ｃｂｃを下げることができる。
【００４５】
このベースメサ４ａのほぼ中心部上にベース電極８が位置し、ベースメサ４ａ上であって、ベース電極８の外周部にエミッタ電極７（上部エミッタ層６）が位置する。
【００４６】
また、ベースメサ４ａの形成の際、裏面ビア電極７ｖの周囲のｎ型ＩｎＧａＰ（エミッタ層）５およびｐ型ＧａＡｓ層（ベース層）４もエッチング除去する。
【００４７】
さらに、このｐ型ＧａＡｓ層（ベース層）４等のエッチングの際、その下層のｎ型ＧａＡｓ層（コレクタ層）３も３００ｎｍ程度エッチングする。
【００４８】
次いで、図７に示すように、基板１上に絶縁膜（例えば酸化シリコン膜）１３ａを１００ｎｍ程度堆積する。この絶縁膜１３ａは、ベース電極８を保護するために形成するが、省略することも可能である。
【００４９】
次いで、選択的に絶縁膜１３ａおよびｎ型ＧａＡｓ層（コレクタ層）３をエッチングすることによりｎ＋型ＧａＡｓ層（サブコレクタ層）２の一部を露出させる。この露出領域をＯＡ１とする。図８は、領域ＯＡ１形成後の要部平面図である。
【００５０】
この領域ＯＡ１にリフトオフ法によりコレクタ電極を形成する工程について以下に説明する。
【００５１】
まず、図９に示すように、基板１の全面にフォトレジスト膜（以下、単に「レジスト膜」という）Ｒを形成し、フォトリソグラフィー工程により領域ＯＡ１上のレジスト膜Ｒを除去する。その結果、領域ＯＡ１のｎ＋型ＧａＡｓ層（サブコレクタ層）２が露出する。但し、レジスト膜Ｒの開口部ＯＡ２を領域ＯＡ１より小さくする（図１０）。言い換えれば、レジスト膜Ｒをその下層の層である絶縁膜１３ａやｎ型ＧａＡｓ層（コレクタ層）３の端部から張り出させる（オーバーハング状態とする）。なお、レジスト膜Ｒを逆テーパー状としてもよい。
【００５２】
次いで、図１１〜図１３に示すように、基板１の全面に下層から金ゲルマニウム（ＡｕＧｅ）、ニッケル（Ｎｉ）およびＡｕを順次形成し、これらの積層膜９、９ａを形成する。なお、図１２は、領域ＯＡ１近傍の部分拡大図であり、図１３は、積層膜９、９ａ形成後の要部平面図である。
【００５３】
図示するように、レジスト膜Ｒの上部および開口部ＯＡ２内に上記積層膜９、９ａが形成される。また、レジスト膜Ｒをオーバーハング状態としたので、絶縁膜１３ａやｎ型ＧａＡｓ層（コレクタ層）３の側壁には、積層膜９は堆積しない。また、レジスト膜Ｒの下面が絶縁膜１３ａの端部から露出している。
【００５４】
次いで、剥離液（エッチング液）によってレジスト膜Ｒを除去する。この際、レジスト膜Ｒの下面の露出部から剥離液が入り込み、レジスト膜Ｒを溶かす（図１２）。このようにレジスト膜Ｒが除去されると、その上部の積層膜９も剥離され、開口部ＯＡ２内（領域ＯＡ１上）にのみ積層膜が残存し、コレクタ電極９ａとなる。コレクタ電極９ａ形成後の要部平面図を図１４に、要部断面図を図１６に示す。
【００５５】
ここで、重要なことは、本実施の形態においては、コレクタ電極９ａのパターンに２箇所の切り欠き部（パターンの欠けた部分、２０ａ、２０ｂ）を設けたことである。この切り欠き部（２０ａ、２０ｂ）は、レジスト膜Ｒ（積層膜９）の接続部とも言える（図１０、図１３参照）。即ち、領域ＯＡ１の外周（第３領域）とベースメサ４ａが形成された領域（第１領域）との接続部（２０ａ、２０ｂ）上にもレジスト膜Ｒ（積層膜９）を形成した結果、切り欠き部が形成される。コレクタ電極９ａのパターンは、切り欠き部によって分離され、第１部と第２部よりなる２つのパターンとなる（図１４参照）。
【００５６】
このように、本実施の形態によれば、ベースメサ４ａ上の積層膜９が孤立パターンとならず、領域ＯＡ１の外周部の積層膜９と連結される。その結果、積層膜９が剥離しやすくなる。図１５に、複数のＨＢＴ形成領域（ブロック）上の積層膜９の状態を示す。
【００５７】
例えば、図２３に示すように、コレクタ電極９ａのパターンに切り欠き部を設けない場合には、ベースメサ４ａ上の積層膜９が孤立パターンとなり、剥離し難くなる（図２４）。
【００５８】
即ち、除去される積層膜９のパターンの周辺長が長いほど剥離されやすい。しかしながら、孤立したＤ形のパターンとなるとその周辺長が短くなり、積層膜９が残存しやすくなる。
【００５９】
また、本実施の形態のように、切り欠き部を２箇所設けることで、ベースメサ４ａ上の積層膜９の残存を防止しやすくなる。例えば、図２５に示すように、１箇所の切り欠き部を設けた場合は、切り欠き部と反対側の領域に積層膜９が残存しやすい。
【００６０】
これは、比較的大きいパターンである領域ＯＡ１の外周部の積層膜９が剥離する力でレジスト膜Ｒと積層膜９との間に隙間ができ、さらに、剥離が進む。このような剥離の進行の起点が２箇所ある場合には、ベースメサ４ａ上の積層膜９の剥離が容易になる。また、その起点がベースメサ４ａのパターンに対して、それぞれ対向する位置（反対側の位置）にあれば、よりベースメサ４ａ上の積層膜９の剥離が容易になる（図１５参照）。
【００６１】
なお、２箇所の切り欠き部は、常に、正反対の位置、即ち、ＨＢＴ形成領域の中心に対して両側にある必要はない。例えば、２箇所の切り欠き部と、ＨＢＴ形成領域の中心部とを結ぶ線のなす角が９０度以上であればよい。また、２箇所以上の切り欠き部を設けてもよい。
【００６２】
また、２箇所の切り欠き部のうち、１箇所をベースメサ４ａの領域の弦の部分に配置すれば、後述するベース引き出し配線Ｍ１ｂを形成しやすくなる。また、ベース引き出し配線Ｍ１ｂとコレクタ引き出し配線Ｍ１ｃ（コレクタ電極９ａ）との間の寄生容量を低減することができる。
【００６３】
次いで、図１６に示すように、絶縁膜１３ａを除去し、コレクタ電極９ａの外側のｎ型ＧａＡｓ層（コレクタ層）３およびｎ＋型ＧａＡｓ層（サブコレクタ層）２をエッチングし、各トランジスタを電気的に分離する。この際、裏面ビア電極７ｖの周囲のｎ型ＧａＡｓ層（コレクタ層）３およびｎ＋型ＧａＡｓ層（サブコレクタ層）２も除去する。
【００６４】
なお、トランジスタ間の分離は、コレクタ電極９ａの外側のｎ＋型ＧａＡｓ層（サブコレクタ層）２にｐ型の不純物を打ち込むことにより行ってもよい（ｐｎ分離）。
【００６５】
次いで、図１７に示すように、基板１上に酸化シリコン膜等の絶縁膜１３ｂをＣＶＤ法で堆積する。なお、絶縁膜１３ａを残存させたまま、分離のためのｎ型ＧａＡｓ層（コレクタ層）３およびｎ＋型ＧａＡｓ層（サブコレクタ層）２のエッチングを行い、絶縁膜１３ａ上に絶縁膜１３ｂを形成してもよい。
【００６６】
次いで、エミッタ電極７、ベース電極８およびコレクタ電極９ａ上の絶縁膜１３ｂを除去し、接続孔を形成する。次いで、前記接続孔内を含む絶縁膜１３ｂ上に導電性膜として例えばモリブデン（Ｍｏ）、ＡｕおよびＭｏの積層膜（以下、「Ｍｏ／Ａｕ／Ｍｏ膜」という）を堆積する。次いで、Ｍｏ／Ａｕ／Ｍｏ膜をエッチングすることによりエミッタ引き出し配線Ｍ１ｅ、ベース引き出し配線Ｍ１ｂおよびコレクタ引き出し配線Ｍ１ｃを形成する。また、この際、裏面ビア電極７ｖ上に配線Ｍ１ｖを形成する。これらの配線を第１層配線とする。図１８に、第１層配線形成後の要部平面図を示す。この際、切り欠き部（２０ｂ）上にベース引き出し配線Ｍ１ｂを配置することで、ベース引き出し配線Ｍ１ｂがコレクタ電極９ａに起因する凹凸を横切ることがない。
【００６７】
次いで、図１９に示すように、第１層配線（Ｍ１ｅ、Ｍ１ｂ、Ｍ１ｃ、Ｍ１ｖ）上に酸化シリコン膜等の絶縁膜１３ｃを例えばＣＶＤ法で堆積する。次いで、エミッタ引き出し配線Ｍ１ｅ上の絶縁膜１３ｃを除去し、接続孔を形成する。次いで、前記接続孔内を含む絶縁膜１３ｃ上に導電性膜として例えばＭｏ／Ａｕ／Ｍｏ膜を堆積し、Ｍｏ／Ａｕ／Ｍｏ膜をエッチングすることによりエミッタ引き出し配線（第２層配線）Ｍ２ｅを形成する。図２０および図２１に、第２層配線形成後の要部平面図を示す。図示するように、エミッタ引き出し配線Ｍ２ｅは、裏面ビア電極７ｖ上まで延在している。例えば、図１９は、図２１のＡ−Ａ断面部に対応する。なお、エミッタ引き出し配線Ｍ２ｅの幅を広くし、エミッタ引き出し配線Ｍ１ｅを覆うように形成してもよい。また、ＶＨは、後述するビアホールを示す。
【００６８】
次いで、図２２に示すように、第２層配線（Ｍ２ｅ）上に酸化シリコン膜等の絶縁膜１３ｄを堆積する。
【００６９】
次いで、必要に応じて抵抗素子や容量素子等を基板１上の図示しない領域に形成し、基板表面を保護膜で覆う。
【００７０】
次いで、上記保護膜側（素子形成面）を下側とし、基板１の裏面を研磨することによりその厚さを７０〜１００μｍとする。次いで、図示しないレジスト膜をマスクに、第１層配線Ｍ１ｖ上の基板１、ｎ＋型ＧａＡｓ層（サブコレクタ層）２、ｎ型ＧａＡｓ層（コレクタ層）３、ｐ型ＧａＡｓ層（ベース層）４、ｎ型ＩｎＧａＰ（エミッタ層）５および上部エミッタ層６をエッチングすることによりビアホールＶＨを形成する。このエッチングは、例えばドライエッチング法を用いて行われ、その後、ドライエッチング時に生成した堆積物をウエット処理により除去する。このウエット処理には、例えば、アンモニアと過酸化水素の混合液を用いる。
【００７１】
また、この際、第１層配線Ｍ１ｖをエッチングストッパーとし、裏面ビア電極（ＷＳｉ）７ｖもエッチングする。また、第１層配線（Ｍｏ／Ａｕ／Ｍｏ膜）Ｍ１ｖの下層に位置するＭｏもエッチングする。従って、ビアホールＶＨの周囲には、裏面ビア電極（ＷＳｉ）７ｖおよびＭｏが環状に位置する。言い換えれば、ビアホールＶＨの横に裏面ビア電極（ＷＳｉ）７ｖとＭｏの積層膜が残存する。
【００７２】
次いで、ビアホールＶＨ内を含む基板１の裏面上に金属膜としてＡｕを例えばメッキ法により形成し、裏面電極４０を形成する。この裏面電極４０は、第１層配線Ｍ１ｖを構成するＡｕの部分と接触するため接触抵抗が低減される。また、Ａｕ自身は低抵抗材料のため、裏面電極４０との接続用の配線（この場合、Ｍ１ｖ、Ｍ２ｅ）に用いて好適である。この他、Ａｕ／Ｍｏ／ＷＳｉやＡｕ／Ｐｔ／Ｔｉ等を配線として用いてもよい。
【００７３】
このように、本実施の形態によれば、ＷＳｉのような上部エミッタ層６を構成するｎ型ＧａＡｓ層やｎ型ＩｎＧａＡｓ層と反応し難い材料を用いて裏面ビア電極７ｖを形成したので、ビアホールＶＨを形成する際のサイドエッチングの発生を低減できる。また、上部エミッタ層６を構成するｎ型ＧａＡｓ層やｎ型ＩｎＧａＡｓ層と反応し難い材料で形成される電極（この場合、エミッタ電極７）と同じ工程で裏面ビア電極７ｖを形成したので、工程を簡略化できる。
【００７４】
例えば、図２６に示すように、裏面ビア電極１７ｖを、コレクタ電極（ＡｕＧｅ／Ｎｉ／Ａｕ）と同じ工程で形成することも可能である。
【００７５】
しかしながら、この場合ｎ型ＧａＡｓ層やｎ型ＩｎＧａＡｓ層と裏面ビア電極１７ｖの最下層のＡｕＧｅが接触することとなり、接触部に反応層が形成される（アロイ化）。
【００７６】
この反応層は、上記ウエット処理で用いられるエッチング液（例えば、アンモニアと過酸化水素の混合液）によりエッチングされやすく、ビアホールの底部においてサイドエッチングが生じる。このサイドエッチング部をＦとする。この後、裏面電極４０を形成すると、サイドエッチング部Ｆが空洞となり、また、裏面ビア電極１７ｖや裏面電極４０が剥がれやすくなる。
【００７７】
また、最下層のＡｕＧｅと半導体との反応層は、比較的脆い層となっている。このため上記ウエット処理を行わず、サイドエッチング部を発生させない場合でも、機械的な力に弱く裏面ビア電極１７ｖが剥がれやすい問題がある。
【００７８】
また、図２７に示すように、サイドエッチング部Ｆで裏面電極４０が薄くなり、ひどい場合には断線に至る。また、裏面電極４０が薄い場合には、電極抵抗の増加やエレクトロマイグレーション特性の劣化が生じる。このように、裏面電極４０の信頼性が低下する。
【００７９】
これに対し、本実施の形態によれば、サイドエッチングの発生を低減でき、また裏面ビア電極の半導体との接着性を改善でき、裏面電極の信頼性を向上することができる。
【００８０】
なお、本実施の形態においては、化合物半導体層と反応し難くかつ半導体との接着性の良い材料（非アロイ化材料）としてＷＳｉを用いたが、高融点金属、高融点金属の窒化物または高融点金属の珪素化物を用いることができる。例えば高融点金属であるＴｉ、Ｗ、Ｔａ、Ｍｏ等もしくは高融点金属の化合物であるチタンタングステン（ＴｉＷ）等を用いてもよい。また、高融点金属の窒化物（例えばＴｉＮ等）や高融点金属の珪素化物（例えばＴｉＳｉ、ＴａＳｉ、ＭｏＳｉ等）を用いてもよい。
【００８１】
また、エミッタ電極７と同じ工程で形成する場合には、下層からＴｉ／Ｐｔ／Ａｕの積層膜等を用いてもよい。もちろん、裏面ビア電極７ｖとエミッタ電極７を異なる材料で別の工程で形成してもよい。
【００８２】
なお、本実施の形態においては、図１４等を参照して説明したパターン形状のトランジスタについて説明したが、かかる形状に限定されるものではなく、例えば、図２８に示すように、円形状としてもよい。
【００８３】
但し、図１８および図２０を参照しながら説明したように、エミッタ引き出し配線Ｍ１ｅやＭ２ｅとエミッタ電極７との接触領域を大きくすることで、エミッタ電極の抵抗を下げることができる。例えば、配線のシート抵抗は０．０４Ω／□、エミッタ電極（ＷＳｉ）のシート抵抗は６Ω／□である。
【００８４】
しかしながら、ベース引き出し配線Ｍ１ｂ部は、エミッタ引き出し配線を形成することができず、数Ωの寄生抵抗がエミッタ層と直列に接続されるため、エミッタ電極７の抵抗が上昇する。よって、エミッタ層の抵抗を下げるためには、図１４等に示すように、ベース電極の引き出し側を切り欠いた形状とすることが望ましい。
【００８５】
また、図２９に示すように矩形状のパターンとしてもよい。例えば、図２９に示す矩形状のパターンとした場合、ベースメサ４ａ上には、ライン状のエミッタ電極７とベース電極８が形成され、ベースメサ４ａを囲むコレクタ電極９ａは、Ｙ方向に延在する部分とその両端からＸ方向に延在する部分を有するパターンの対となる。なお、Ｃは、ベース電極８上のコンタクト部である。
【００８６】
また、前記実施の形態においては、ｎｐｎ型のバイポーラトランジスタについて説明したが、ｐｎｐ型のバイポーラトランジスタにも本発明を適用可能である。また、ＧａＡｓ基板上に形成されたバイポーラトランジスタについて説明したが、他の化合物半導体を用いてもよい。
【００８７】
本発明は、孤立パターンを有する半導体装置に広く適用可能である。特に、環状構造のバイポーラトランジスタは、孤立パターンが生じやすく、本発明を用いて好適である。
【００８８】
また、本発明は、裏面電極と表面配線とを接続するビアホールを有する半導体装置に広く適用可能である。特に、ＧａＡｓおよびＩｎＰ基板は半絶縁性部を有する場合があり、前記ビアホールが形成される構造となることが多く、本発明を用いて好適である。
【００８９】
また、前記実施の形態においては、ＧａＡｓ基板を用いエミッタ半導体層がＩｎＧａＰの場合について説明したが、ＧａＡｓ基板を用いエミッタ半導体層がＡｌＧａＡｓ（アルミニウムガリウムヒ素）層の場合のＨＢＴについても、同一の電極材料を使用することができ、本発明を用いて好適である。
また、ＩｎＰ（インジウム燐）基板を用いたＨＢＴにおいても、コレクタ電極にＡｕを含む金属層をリフトオフ法で形成することができ、本発明を用いて好適である。
【００９０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９１】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００９２】
バイポーラトランジスタの特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図２】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部平面図である。
【図３】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図４】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図５】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図６】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部平面図である。
【図７】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図８】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部平面図である。
【図９】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図１０】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部平面図である。
【図１１】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図１２】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図１３】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部平面図である。
【図１４】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部平面図である。
【図１５】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部平面図である。
【図１６】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図１７】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図１８】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部平面図である。
【図１９】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図２０】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部平面図である。
【図２１】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部平面図である。
【図２２】本発明の一実施の形態の半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図２３】本発明の効果を説明するための半導体装置（ＨＢＴ）の製造方法を示す基板の要部平面図である。
【図２４】本発明の効果を説明するための半導体装置（ＨＢＴ）の製造方法を示す基板の要部平面図である。
【図２５】本発明の効果を説明するための半導体装置（ＨＢＴ）の製造方法を示す基板の要部平面図である。
【図２６】本発明の効果を説明するための半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図２７】本発明の効果を説明するための半導体装置（ＨＢＴ）の製造方法を示す基板の要部断面図である。
【図２８】本発明の一実施の形態の他の半導体装置（ＨＢＴ）を示す基板の要部平面図である。
【図２９】本発明の一実施の形態の他の半導体装置（ＨＢＴ）を示す基板の要部平面図である。
【符号の説明】
１    基板（半絶縁性ＧａＡｓ基板）
２  ｎ＋型ＧａＡｓ層（サブコレクタ層）
３    ｎ型ＧａＡｓ層（コレクタ層）
４  ｐ型ＧａＡｓ層（ベース層）
４ａ    ベースメサ
５    ｎ型ＩｎＧａＰ（エミッタ層）
６    上部エミッタ層
７    エミッタ電極
７ｖ、１７ｖ    裏面ビア電極
８    ベース電極
９    積層膜（ＡｕＧｅ／Ｎｉ／Ａｕ）
９ａ    コレクタ電極
１３ａ    絶縁膜
１３ｂ    絶縁膜
１３ｃ    絶縁膜
１３ｄ    絶縁膜
２０ａ、２０ｂ    接続部（切り欠き部）
４０    裏面電極
ＢＭＡ    ベースメサ形成領域
Ｃ  コンタクト部
Ｆ  サイドエッチング部
Ｍ１ｂ    ベース引き出し配線（第１層配線）
Ｍ１ｃ    コレクタ引き出し配線（第１層配線）
Ｍ１ｅ    エミッタ引き出し配線（第１層配線）
Ｍ１ｖ    第１層配線
Ｍ２ｅ    エミッタ引き出し配線（第２層配線）
ＯＡ１    領域
ＯＡ２    開口部
Ｒ    レジスト膜
ＶＨ    ビアホール
【図１】
2004296567.tif 000003
【図２】
2004296567.tif 000004
【図３】
2004296567.tif 000005
【図４】
2004296567.tif 000006
【図５】
2004296567.tif 000007
【図６】
2004296567.tif 000008
【図７】
2004296567.tif 000009
【図８】
2004296567.tif 000010
【図９】
2004296567.tif 000011
【図１０】
2004296567.tif 000012
【図１１】
2004296567.tif 000013
【図１２】
2004296567.tif 000014
【図１３】
2004296567.tif 000015
【図１４】
2004296567.tif 000016
【図１５】
2004296567.tif 000017
【図１６】
2004296567.tif 000018
【図１７】
2004296567.tif 000019
【図１８】
2004296567.tif 000020
【図１９】
2004296567.tif 000021
【図２０】
2004296567.tif 000022
【図２１】
2004296567.tif 000023
【図２２】
2004296567.tif 000024
【図２３】
2004296567.tif 000025
【図２４】
2004296567.tif 000026
【図２５】
2004296567.tif 000027
【図２６】
2004296567.tif 000028
【図２７】
2004296567.tif 000029
【図２８】
2004296567.tif 000030
【図２９】
2004296567.tif 000031