(57)【要約】【課題】電流制御型発光素子を用いた表示の低消費電力化や高速応答化を実現する表示装置を提供する。【解決手段】複数のデータ線と、複数の走査線と、複数の表示に寄与する自発光素子を用いた有効画素と、表示に寄与しないダミー画素とで構成される表示パネルと、複数のタイミング信号が入力され前記表示パネルに表示位置を示す第１の電位または表示位置ではないことを示す第２の電位を出力する走査信号を前記走査線にそれぞれ出力する走査回路と、入力信号を駆動信号に変換し該駆動信号を開閉スイッチと前記データ線を経て有効画素とダミー画素にそれぞれ出力するデータ駆動回路とを有し、前記走査回路は、１走査期間内に有効画素の走査とダミー画素の走査を行うように走査信号を出力する。【選択図】　図１０
2004013050.tif 000002
【特許請求の範囲】
【請求項１】
表示に寄与する複数の有効画素と表示に寄与しない複数のダミー画素とで構成される表示パネルと、前記複数の有効画素と前記複数のダミー画素にそれぞれ接続される複数のデータ線及び複数の走査線と、前記複数の有効画素及びダミー画素に表示させないための第１の電位と表示させるための第２の電位とを前記走査線にそれぞれ出力する走査回路と、入力された画像信号を駆動信号に変換し前記駆動信号を開閉スイッチと前記データ線に出力するデータ駆動回路とを有し、走査の開始時に前記第１の電位を有効画素の走査線に出力するとともに前記第２の電位をダミー画素の走査線に出力した後、前記第１の電位を前記ダミー画素の走査線に出力することを特徴とする走査回路を特徴とする表示装置。
【請求項２】
請求項１において、前記データ駆動回路は１走査期間内の有効画素への通電時間を階調に応じた時間分解能を１周期とするクロックで前記開閉スイッチを制御することで入力信号レベルに応じた階調制御を行うことを特徴とする表示装置。
【請求項３】
請求項１において、前記データ駆動回路は１走査期間内に、有効画素に対し前記入力信号に応じた電流または電圧を前記データ線に通電することで階調制御を行うことを特徴とする表示装置。
【請求項４】
請求項１〜３において、前記データ駆動回路は、前記ダミー画素への走査時には全ダミー画素に対して同一階調で表示される信号を出力することを特徴とする表示装置。
【請求項５】
請求項１〜３において、前記データ駆動回路は、前記ダミー画素への走査時には前記開閉スイッチを開き、全データ線をハイインピーダンス状態にすることを特徴とする表示装置。
【請求項６】
表示に寄与する複数の有効画素と表示に寄与しない複数のダミー画素とで構成される表示パネルと、前記複数の有効画素と前記複数のダミー画素にそれぞれ接続される複数のデータ線及び複数の走査線と、前記複数の有効画素及びダミー画素に表示させないための第１の電位と表示させるための第２の電位とを前記走査線にそれぞれ出力する走査回路と、入力された画像信号に応じた制御信号を前記データ線に出力するデータ駆動回路とを有し、走査の開始時に前記第１の電位を有効画素の走査線に出力するとともに前記第２の電位をダミー画素の走査線に出力した後、前記第１の電位を前記ダミー画素の走査線に出力することを特徴とする走査回路を特徴とする表示装置。
【請求項７】
請求項６において、前記データ駆動回路は１走査期間内に、有効画素に対し前記入力信号に応じた電流または電圧を前記データ線に通電することで階調制御を行うことを特徴とする表示装置。
【請求項８】
請求項１および６において、前記ダミー画素は有効画素の外部に配置し、発光面側の電極として透明電極を用いず非透明電極を用いるか、発光を遮断する材料を発光面側に塗布することで発光が外部に漏れない構造としたことを特徴とする表示装置。
【請求項９】
請求項１および６において、フィールド・エミッション・ディスプレイでは前記ダミー画素は有効画素の外部に配置し、前記ダミー画素には蛍光体を塗布しないことで発光させない構造としたことを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、単純マトリクス駆動方式を用いたＥＬＤ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ　Ｄｉｓｐｌａｙ）やＦＥＤ（Ｆｉｅｌｄ　Ｅｍｉｓｓｉｏｎ　Ｄｉｓｐｌａｙ）などの表示装置に関するものであり、特に電子または正孔を注入することにより発光する発光表示装置の高速応答化、低消費電力化を可能とする特徴を有するものである。
【０００２】
【従来の技術】
現在、フラットパネルディスプレイとして、ＬＣＤ（液晶ディスプレイ）をはじめ、プラズマディスプレイ、ＥＬディスプレイ（ＥＬＤ）、ＦＥディスプレイ（ＦＥＤ）等が実用化されている。中でもＥＬＤおよびＦＥＤは自発光型のディスプレイで高精細化が可能なため、ＣＲＴ（ブラウン管）に代わる次世代のテレビ受像機として開発が進められている。これらのディスプレイの駆動方法として単純マトリクス駆動が提案されている。単純マトリクス駆動は、ＴＦＴ（薄膜電解効果トランジスタ）などの駆動素子を画素内に作る必要がないため、安価に製造出来る。
図１にＥＬ素子の構造を示す。同図のようにＥＬ素子は、ガラス板等の透明基盤１００上に形成された透明電極１０１と、ＥＬ発光層１０２と、金属電極１０３が積層された構造である。透明電極１０１に正、金属電極１０３に負の電圧の直流電圧を印加することでＥＬ発光層１０２が発光する。この時のＥＬ素子の等価回路は図２のようになり、ダイオード特性を示す部分Ｅと容量性成分Ｃで置きかえることができる。またＥＬ素子に順方向電圧が発光閾値電圧を超えるとＥＬ素子に電流が流れ始め、その電流に比例して発光する。
【０００３】
このＥＬ素子に順方向電圧Ｖを印加した時に流れる電流Ｉと発光輝度Ｌの関係を図３に示す。閾値電圧Ｖｔ以下の電圧では電流Ｉは極めて小さく、閾値電圧Ｖｔ以上の電圧になると急激に電流Ｉは増え、電流Ｉに比例した発光輝度を呈する。
【０００４】
かかるＥＬ素子を複数用い、駆動方式として単純マトリクス駆動を行った場合の表示装置の一例を図４に示す。同図において１は走査回路でｎ本の走査線Ｂ１からＢｎを出力し、２はデータ駆動回路でｍ本のデータ線Ａ１〜Ａｍを出力し、それぞれの走査線とデータ線の交差部にＥＬ素子Ｅ１．１〜Ｅｍ・ｎが接続されている。４は入力された画像データから画像データと同期信号に分離し、データ駆動回路２と走査回路１に画像データと同期信号を出力する信号処理回路である。
【０００５】
走査回路１は各走査線Ｂ１〜Ｂｎの電位をそれぞれに定める走査スイッチ５１〜５ｎを有し、各走査線Ｂ１〜Ｂｎを電源電圧Ｖｃｃと接地電位（０Ｖ）のいずれか一方に接続する。データ駆動回路２は各データ線Ａ１〜Ａｍを通じて個々のＥＬ素子に電流を供給する定電流源２１〜２ｍと駆動スイッチ６１〜６ｍを有し、駆動スイッチ６１〜６ｍにより各データ線Ａ１〜Ａｍを定電流源２１〜２ｍと接地電位（０Ｖ）のいづれか一方に接続することで各データ線Ａ１〜Ａｍに流す電流をオンオフ制御する。以下に表示動作について図４と図５を用いて説明する。図４は走査線Ｂ１を走査しＥＬ素子Ｅ１．１とＥ２．１を発光させた状態を示し、図５は走査線Ｂ２を走査しＥＬ素子Ｅ２．２とＥ２．１を発光させた状態を示したものである。また発光しているＥＬ素子はダイオードで表示し、光っていないＥＬ素子はコンデンサで表示している。
【０００６】
図４においては、走査スイッチ５１のみが接地電位に接続され、走査線Ｂ１が走査され、他の走査線Ｂ２〜Ｂｎは走査スイッチ５２〜５ｎによってＶｃｃに接続されている。この時、データ線Ａ１とＡ２は、駆動スイッチ６１と６２により定電流源２１と２２にそれぞれ接続され、他のデータ線Ａ３〜Ａｍは駆動スイッチ６３〜６ｍにより接地電位に接続されている。したがってこの場合、ＥＬ素子Ｅ１．１とＥ２．１のみが順方向にバイアスされ発光する。この状態においては、非発光のＥＬ素子のうち、ハッチングで示されるＥＬ素子Ｅ３．２〜Ｅｍ．ｎについては同図に示す極性で逆バイアスＶｃｃが印加されることになる。
【０００７】
図５に、図４の状態から、走査が走査線Ｂ２に移った状態を示す。この時はデータ線Ａ２とＡ３が定電流源２２と２３に、データ線Ａ１、Ａ４〜Ａｍが接地電位にそれぞれ接続されている。この状態においてはＥＬ素子Ｅ２．２〜Ｅ３．２のみが順方向にバイアスされ発光し、ハッチングで示されるＥＬ素子については同図に示す極性で逆バイアスＶｃｃが印加されることになる。
【０００８】
以上のような走査を走査線Ｂｎまで繰返すことで１画面の走査が完了する。この単純マトリクス表示装置において走査線とデータ線の電圧印加レベルをタイミングチャートで示すと図６のようになる。このこの駆動法においてはＥＬ素子の発光輝度を制御する方法として、１走査期間内にデータ線Ａｉ（１≦ｉ≦ｍ）に定電流源を接続する期間、即ちＥＬ素子を発光させる期間を変化させることにより発光輝度を制御している。すなわち、定電流源への接続時間のパルス幅変調として、データ線Ａｉに発光電圧ＶＡＡと接地電位（０Ｖ）の２値に対応したパルスを印加するようにし、パルス幅を変化させることで各ＥＬ素子の発光輝度を制御している。
【０００９】
【発明が解決しようとする課題】
各ＥＬ素子に印加されるバイアス値を考えると、例えばＥｍ．１では図４においては０バイアスされ、図５においてはＶｃｃで逆バイアスされ、さらに発光時においてはＶＡＡなる順方向バイアスがなされ、結局ＥＬ素子Ｅｍ．１には３状態のバイアスモードが存在することになる。他の各ＥＬ素子についても同様に３状態のバイアスモードが存在し、図３にこれら３状態のバイアスモードにおける動作点を×印で図示する。また、ＥＬ素子だけでなく、同じ自発光デバイスであるＦＥＤ素子についても同様であるが、素子には必ず並列に寄生容量が付く。前記３状態のバイアスモード間の遷移については、その寄生容量への充電電流が必要になり、その充電電流は発光には寄与しない無効電力を発生することになる。さらに前記３状態のバイアスモード間の電位差が大きいので無効電力の増大、つまり消費電力の増大を招くという問題があった。
【００１０】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の表示装置は、表示に寄与しない複数のダミー画素を表示パネル内に設け、走査期間の始めにこのダミー画素を駆動することにより、寄生容量への充電電流を低下させることを特徴とした走査回路を有する。
【００１１】
【発明の実施の形態】
請求項１に記載の表示装置は、表示に寄与する複数の有効画素と表示に寄与しない複数のダミー画素とで構成される表示パネルと、前記複数の有効画素と前記複数のダミー画素にそれぞれ接続される複数のデータ線及び複数の走査線と、前記複数の有効画素及びダミー画素に表示させないための第１の電位と表示させるための第２の電位とを前記走査線にそれぞれ出力する走査回路と、入力された画像信号を駆動信号に変換し前記駆動信号を開閉スイッチと前記データ線に出力するデータ駆動回路とを有し、走査の開始時に前記第１の電位を有効画素の走査線に出力するとともに前記第２の電位をダミー画素の走査線に出力した後、前記第１の電位を前記ダミー画素の走査線に出力することを特徴とする走査回路を特徴とする表示装置である。
【００１２】
全ての走査期間を通じて、発光する有効画素の自発光素子と、発光しない有効画素の自発光素子は、全て順方向にバイアスされるが、自発光素子が発光するかしないかは、バイアス値が自発光素子の発光閾値を超えるか超えないかにより決まる。このとき走査線に与える表示位置ではないことを示す第２の電位を自発光素子の発光閾値電位よりもわずかに低い値に設定しておくことで、各画素に付く寄生容量への充放電電流は必要最小限に抑えられ、低消費電力化を図ることができる。
【００１３】
また、ダミー画素の走査を行う時に、全駆動信号線の電位が等しくなるまで十分な期間を確保すれば、全有効画素に付く寄生容量は等しく充電される。これにより次の走査が開始される時にその走査線上の各画素の両端の初期電位がそれぞれ等しくなり、各走査の開始時における画素の初期状態を等しくすることができる。その結果、前走査の残留電荷が次の走査の初期状態を決めるクロストーク現象を無くすることができる。
【００１４】
請求項２に記載の表示装置は、請求項１において、前記データ駆動回路は１走査期間内の有効画素への通電時間を階調に応じた時間分解能を１周期とするクロックで前記開閉スイッチを制御することで入力信号レベルに応じた階調制御を行うことを特徴とする表示装置であり、通電時間が正確に決定され、正確な輝度制御が可能となる。
【００１５】
請求項３に記載の表示装置は、請求項１において、前記データ駆動回路は１走査期間内に、有効画素に対し前記入力信号に応じた電流または電圧を前記データ線に通電することで階調制御を行うことを特徴とする表示装置であり、１走査期間のほとんどを通電期間に割り当てておけば、画素に付く前記寄生容量が大きく、前記データ線の応答が悪い場合でも良好に階調制御ができるという効果を有する。
【００１６】
請求項４に記載の表示装置は、請求項１〜３において、前記データ駆動回路は、前記ダミー画素への走査時には全ダミー画素に対して同一階調で表示される信号を出力することを特徴とする表示装置であり、全ダミー画素への信号を有効画素表示時の信号レベルと同じレベルに選択すれば、前記ダミー画素の走査時における各有効画素の寄生容量は全て同一電位で充電されるようになり、かつ次の有効画素の走査時に有効画素が定常発光するまでに要する立上り時間を短縮することができるという効果を有する。
【００１７】
請求項５に記載の表示装置は、請求項１〜３において、前記データ駆動回路は、前記ダミー画素への走査時には前記開閉スイッチを開き、全データ線をハイインピーダンス状態にすることを特徴とする表示装置であり、各データ線の電位が発光閾値電圧以上であればダミー画素の発光素子を経由し各データ線の寄生容量に残留している電荷が放電され、データ線の電位は下がり、発光閾値電圧付近で収束する。その結果、次の有効画素の走査開始時には全有効画素とも発光閾値からの発光開始となり、黒レベルを下げることができコントラスト改善に効果を有する。
【００１８】
請求項６に記載の表示装置は、表示に寄与する複数の有効画素と表示に寄与しない複数のダミー画素とで構成される表示パネルと、前記複数の有効画素と前記複数のダミー画素にそれぞれ接続される複数のデータ線及び複数の走査線と、前記複数の有効画素及びダミー画素に表示させないための第１の電位と表示させるための第２の電位とを前記走査線にそれぞれ出力する走査回路と、入力された画像信号に応じた制御信号を前記データ線に出力するデータ駆動回路とを有し、走査の開始時に前記第１の電位を有効画素の走査線に出力するとともに前記第２の電位をダミー画素の走査線に出力した後、前記第１の電位を前記ダミー画素の走査線に出力することを特徴とする走査回路を特徴とする表示装置であり、これにより開閉スイッチが不要となり、回路構成を簡略化することができる。
【００１９】
請求項７に記載の表示装置は、請求項６において、前記データ駆動回路は１走査期間内に、有効画素に対し前記入力信号に応じた電流または電圧を前記データ線に通電することで階調制御を行うことを特徴とする表示装置であり、１走査期間のほとんどを通電期間に割り当てておけば、画素に付く前記寄生容量が大きく、前記データ線の応答が悪い場合でも良好に階調制御ができるという効果を有する。
【００２０】
請求項８に記載の表示装置は、請求項１および６において、前記ダミー画素は有効画素の外部に配置し、発光面側の電極として透明電極を用いず非透明電極を用いるか、発光を遮断する材料を発光面側に塗布することで発光が外部に漏れない構造としたことを特徴とする表示装置であり、ダミー画素の発光を外部から観測できないようにすることができる。
【００２１】
請求項９に記載の表示装置は、請求項１および６において、フィールド・エミッション・ディスプレイでは前記ダミー画素は有効画素の外部に配置し、前記ダミー画素には蛍光体を塗布しないことで発光させない構造としたことを特徴とする表示装置であり、ダミー画素が発光しないので、ダミー画素を覆うための遮光部を不要とすることができる。
【００２２】
（実施の形態１）
以下に、本発明の請求項１及び請求項２及び請求項４及び請求項９に記載された発明の実施の形態について、図７、図８、図９、図１０、図１１、図１２、図１３を用いて説明する。
【００２３】
図７は自発光素子であるＦＥ素子を用いたＦＥＤの構造を示す断面図であり、１０と１１はパネル基盤、１４はエミッタ電極でエミッタ１７に接続され、エミッタ１７に対し引出電極１６が絶縁層１５を挟み配置され、さらにアノード電極１２と蛍光体１３がエミッタ１７に対向して配置されている。エミッタ１７とアノード電極１２に数百〜数ＫＶのアノード電圧がアノード電源１８により印加されている状態で、引出電極１６に閾値電圧を越える電圧が引出電源１９により印加されることで、エミッタから電子が放出され蛍光体１３に衝突し発光する。ＦＥ素子は厳密には３極管構造であるが、引き出し電極１６とエミッタ電極１４の間に電圧をかけることでエミッション電流が流れ、電流に比例して発光するということで図８に示すような等価回路でおきかえることができる。同図に示すように引出電極１６とエミッタ電極１４間には寄生容量Ｃが並列に付く。
【００２４】
図９に引出電源電圧Ｖとエミッション電流Ｉの関係を示す。また、発光輝度Ｌはエミッション電流Ｉに比例する。以上のように自発光素子に印加する電圧／電流を制御することで発光を制御できるという点でＦＥ素子はＥＬ素子と同様であると言える。
【００２５】
図１０と図１２は、ＦＥ素子を自発光素子として用いた場合の、画素数ｍ×ｎ画素の表示装置を示しており、図１０はダミー画素が走査されている場合、図１２は走査線Ｂ２が走査されている場合を示している。両図において１は走査回路でｎ＋１本の走査線Ｂ１〜ＢｎおよびＢｄを出力し、２はデータ駆動回路でｍ本のデータ線Ａ１〜Ａｍを出力し、それぞれの走査線とデータ線の交差部にＦＥ素子Ｅ１．１〜Ｅｍ．ｎおよびＥ１．ｄ〜Ｅｍ．ｄが接続されている。Ｅ１．１〜Ｅｍ．ｎは有効画素内のＦＥ素子であり、Ｅ１．ｄ〜Ｅｍ．ｄはダミー画素のＦＥ素子である。走査線Ｂ１〜ＢｎおよびＢｄは各ＦＥ素子の引出電極に、データ線Ａ１〜Ａｍは各ＦＥ素子のエミッタ電極にそれぞれ接続されている。４は入力された画像データから画像データと同期信号に分離し、データ駆動回路２と走査回路１に画像データと同期信号を出力する信号処理回路である。
【００２６】
走査回路１は各走査線Ｂ１〜ＢｎおよびＢｄの電位をそれぞれに定める走査スイッチ５１〜５ｎおよび５ｄを有し、各走査線Ｂ１〜ＢｎおよびＢｄを表示位置ではないことを示す電位であるＶｘか表示位置であることを示す電位であるＶｇのいづれか一方に接続する。データ駆動回路２は定電流源２１〜２ｍを有し、開閉スイッチ６１〜６ｍと各データ線Ａ１〜Ａｍを通じて個々のＥＬ素子に電流を供給する。一走査期間内において前記開閉スイッチ６１〜６ｍを制御し、それらの閉期間を変えることで発光時間を変え、その発光輝度を制御する。なお図１０と図１２において発光中のＦＥ素子はダイオードの記号で、非発光中のＦＥ素子は容量の記号で示されている。
【００２７】
図１１に図１０と図１２の表示装置における走査線とデータ線の電圧印加レベルをタイミングチャートで示す。１つの走査期間は２つのモードで構成される。第１のモードは、図１０に示すダミー画素走査モードであり、図１１のＴ１で示す時点の状態である。第２のモードは、図１２に示す有効画素が走査されるモードで、図１２は図１１におけるＴ２での状態を示している。
【００２８】
図１０が示すダミー画素走査モードでは、走査線Ｂ１〜ＢｎはＶｘに走査線ＢｄはＶｇに接続される。電流源２１〜２ｍは電流値Ｉ１の定電流源として動作させ、開閉スイッチ６１〜６ｍが閉じられデータ線Ａ１〜ＡｍにはＶＡなる電位が生じている。したがって、ダミー画素走査モードではダミー画素のＦＥ素子Ｅ１．ｄ〜Ｅｍ．ｄに電流が流れ、有効画素内の各ＥＬ素子は全て図１０に示すような順方向極性にＶｘ−ＶＡで充電される。このとき、ダミー画素のＦＥ素子Ｅ１．ｄ〜Ｅｍ．ｄには蛍光体１３が付いていないため発光しない。
【００２９】
図１３に、各ＦＥ素子の動作点を示す。ダミー画素走査モードでは、ダミー画素のＥＬ素子Ｅ１．ｄ〜Ｅｍ．ｄは動作点３１で発光状態にあり、有効画素内の各ＥＬ素子は全て動作点３２で非発光状態にある。
【００３０】
図１２の有効画素走査モードであるＴ２の状態では、走査線Ｂ２がＶｇに、他の走査線はＶｘに接続される。また、データ線Ａ１は開閉スイッチ６１が開くためハイインピーダンス状態になり、データ線Ａ２Ａ３は定電流源に接続されている。この時、Ｅ１．２は既に発光は停止し、Ｅ２．２とＥ３．２はまだ発光中であり、Ｅ１．２より高輝度な画素として認識される。有効画素走査モードにおける各画素のＦＥ素子の動作点は、走査線とデータ線の電位の組み合わせで４種類に分けられる。
【００３１】
第１の動作点はＦＥ素子Ｅ２．２とＥ３．２のようにＶｇ−ＶＡが印加された発光中のＦＥ素子の動作点で、図１３の３１で示される。第２の動作点は、Ｔ２時点のＥ１．２のように発光が終わりデータ線がハイインピーダンスになっているＦＥ素子の動作点で、図１３の３３で示されるように発光閾値電圧Ｖｔが印加されている。第３の動作点は、発光中のＦＥ素子Ｅ２．２とＥ３．２が存在するデータ線上の非発光走査線上のＦＥ素子例えばＥ２．１とＥ３．１の動作点で、図１３の３２で示されるようにＶｘ−ＶＡが印加されている。第４の動作点は、非発光走査線上かつ非発光データ線上のＦＥ素子例えばＥ１．１の動作点で、図１３の３４で示されるようにＶｘ−（Ｖｇ−Ｖｔ）が印加されている。第４の動作点３４については、第３の動作点３２が発光閾値Ｖｔを超えないようにＶｘを設定することで、大きくすることができ、第４の動作点３４と第１の動作点３１の電位差を小さくすることが望ましい。それにより発光に寄与しない寄生容量への充放電電流を下げることができるため低消費電力化でき、動作点間の移動幅も小さくなるので各モード間の応答を高速化することができる。
【００３２】
（実施の形態２）
以下に、本発明の請求項１及び請求項３及び請求項５及び請求項８に記載された発明の実施の形態について、図１３、図１４、図１５、図１６を用いて説明する。
【００３３】
図１４と図１６は、ＦＥ素子を自発光素子として用いた場合の、画素数ｍ×ｎ画素の表示装置を示しており、両図は図１０と図１２におけるデータ駆動回路２内の開閉スイッチ６１〜６ｍの状態が異なる点と、ダミー画素の発光面側に非透明カバーを貼り付け、ダミー画素の発光が外部に漏れないようにしておく点、以外は同じ構成であるので構成の説明は省略する。
【００３４】
図１５に図１４の表示装置における走査線とデータ線の電圧印加レベルをタイミングチャートで示す。１つの走査期間は２つのモードで構成される。第１のモードは、図１４に示した走査線Ｂｄが走査されているダミー画素走査モードで、図１５においてＴ１で示す状態、つまり走査線ＢｄがＶｇの状態である。第２のモードは有効画素が走査されるモードで、走査線Ｂ１〜Ｂｎのうちのどれかの走査線が走査される有効画素走査モードであり、例えば図１５においてＴ２で示す状態である。走査モードである走査線Ｂ１〜Ｂｎ、ＢｄはＶｇに接続され、それ以外の走査モードでない走査線はＶｘに接続される。
【００３５】
図１５に示すように各走査は、まず最初にダミー画素走査モードで始まり、走査線Ｂ１〜ＢｎはＶｘに走査線ＢｄはＶｇに接続される。この状態においてはデータ駆動回路２内の開閉スイッチ６１〜６ｍは図１４に示すようにオープンとなり、データ線Ａ１〜Ａｍには前の走査時の残留電荷がダミー画素のＦＥ素子Ｅ１．ｄ〜Ｅｍ．ｄを通じて放電され、Ｅ１．ｄ〜Ｅｍ．ｄの両端電圧が発光閾値電圧Ｖｔになるまで放電が継続する。
【００３６】
ダミー画素走査モードの終了時には有効画素内の各ＦＥ素子は全て図１４に示すような順方向極性でＶｘ−（Ｖｇ−Ｖｔ）で充電される。ダミー画素走査モード終了時の動作点は、図１３において、ダミー画素のＦＥ素子Ｅ１．ｄ〜Ｅｍ．ｄは動作点３３で、有効画素内の各ＦＥ素子は全て動作点３４である。
一方、ダミー画素走査モードが終了し、有効画素走査モードに移った時の状態を図１６に示す。図１６では走査線Ｂ２がＶｇに、他の走査線はＶｘに接続される。また、データ線Ａ１〜ＡｍにはＦＥ素子Ｅ１．２〜Ｅｍ．２それぞれに画像データに対応する電流が出力され、それらに応じた電位が生じる。この時、ＦＥ素子Ｅ１．２〜Ｅｍ．２には発光輝度に応じて、Ｖｔ（非発光）〜ＶＡｆｓ（最大輝度）の電位が印加される。その他の発光しない画素のＦＥ素子には各データ線の電位と走査線の電位の差（Ｖｔ−Ｖｘ〜ＶＡｆｓ−Ｖｘ）が印加される。有効画素走査モードでの各ＦＥ素子は、図１３において、発光中のＦＥ素子Ｅ１．２〜Ｅｍ．２は発光輝度に応じて動作点３１と３３の間で動作し、それ以外の非発光ＦＥ素子は動作点３２と３４の間で動作する。
【００３７】
ここで走査線が表示位置ではないことを示す電位であるＶｘの決め方について説明する。上記に述べたように非発光時のＦＥ素子に印加される電圧はＶｔ−Ｖｘ〜ＶＡｆｓ−Ｖｘであり、その最大値ＶＡｆｓ−Ｖｘが発光閾値Ｖｔを超えないことが誤発光を避けるための条件であり、次式が第１の条件となる。
【００３８】
ＶＡｆｓ−Ｖｘ≦Ｖｔ　　　　　（１）
次に、消費電力化の観点からＦＥ素子に並列に付く寄生容量への充放電電流を抑える必要があり、これを抑えるためにダミー画素走査モード、有効画素走査モードの間で各寄生容量の動作点電位変動を最小にする必要がある。寄生容量に印加される最大電位はＶＡｆｓで、最小電位はＶｔ−Ｖｘである。ＶＡｆｓは最大発光輝度により決定されるので、電位変動を最小にするには非発光時の動作点の最小値Ｖｔ−Ｖｘをできるかぎり大きくする必要がある。これより次が第２の条件となる。
【００３９】
Ｖｘをできるだけ小さくする。　（２）
（１）と（２）の条件からＶｘは次式で導かれる。
【００４０】
Ｖｘ＝ＶＡｆｓ−Ｖｔ　　　　　　　　（３）
ただし、実際には発光閾値ＶｔはＦＥ素子により多少ばらつくため、ばらつき幅の最大値をαとして次式でＶｘを設定するのが望ましい。
【００４１】
Ｖｘ＝ＶＡｆｓ−Ｖｔ＋α　　　　　　（４）
（実施の形態３）
以下に、本発明の請求項６及び請求項７及び請求項９に記載された発明の実施の形態について、図１３、図１４、図１６、図１７、図１８を用いて説明する。図１７に本発明のデータ駆動回路の回路構成を示す。同図の回路構成は、図１４、図１６におけるデータ駆動回路２の回路構成から開閉スイッチ６１〜６ｍを取除き、常時、定電流源２１〜２ｍの出力がデータ線Ａ１〜Ａｍに接続されるように変更されているだけで、それ以外の構成要素については図１４、図１６と同一であるので構成の説明は省略する。
【００４２】
図１８に本発明の表示装置における走査線とデータ線の電圧印加レベルをタイミングチャートで示す。１つの走査期間は２つのモードで構成される。第１のモードは、図１４に示した走査線Ｂｄが走査されているダミー画素走査モードで、図１８においてＴ１で示す状態、つまり走査線ＢｄがＶｇの状態である。第２のモードは有効画素が走査されるモードで、走査線Ｂ１〜Ｂｎが走査される有効画素走査モードであり、図１８においてＴ２で示す状態である。走査モードになる走査線Ｂ１〜Ｂｎ、ＢｄはＶｇに接続され、それ以外の走査モードでない走査線はＶｘに接続される。
【００４３】
まず、ダミー画素走査モードにおいて、定電流源２１〜２ｍの値はフルスケール電流の例えば１／２にしておく。この時のダミー画素の各ＦＥ素子Ｅ１．ｄ〜Ｅｍ．ｄは図１３の４１で示す動作点で動作する。動作点４１で決まる電位が次の有効画素走査モードに移行した時の発光すべきＦＥ素子に加わる初期電位になる。したがって、その電位からＶｔ〜ＶＡｆｓ間のどの電位に収束するにしても電位変化量を小さくすることができ、平均的な応答時間を短縮することができる。ダミー画素への走査が終了した後の有効画素走査モードにおいては実施の形態２と全く同様な動作であるので説明を省略する。
【００４４】
【発明の効果】
以上説明したように、本発明は、以下に記載されるような効果を有する。
請求項１の効果として、全ての走査期間を通じて、発光する有効画素の自発光素子と、発光しない有効画素の自発光素子は、全て順方向にバイアスされるが、自発光素子が発光するかしないかは、バイアス値が自発光素子の発光閾値を超えるか超えないかにより決まる。このとき走査線に与える表示位置ではないことを示す第２の電位を自発光素子の発光閾値よりもわずかに低い値に設定しておくことで、各画素に付く寄生容量への充放電電流は必要最小限に抑えられ、低消費電力化を図ることができる。
【００４５】
また、ダミー画素の走査を行う時に、全駆動信号線の電位が等しくなるまで十分な期間を確保すれば、全有効画素に付く寄生容量は等しく充電される。これにより次の走査が開始される時にその走査線上の各画素の両端の初期電位がそれぞれ等しくなり、各走査の開始時における画素の初期状態を等しくすることができる。その結果、前走査の残留電荷が次の走査の初期状態を決めるクロストーク現象を無くすることができる。
【００４６】
請求項２の効果として、データ駆動回路が１走査期間内の有効画素への通電時間を階調に応じた時間分解能を１周期とするクロックで前記開閉スイッチを制御するため、入力信号レベルに応じた階調制御を行う通電時間が正確に決定され、正確な輝度制御が可能となる。
【００４７】
請求項３の効果として、発光素子に付く寄生容量が大きく、データ線の応答が悪い場合でも１走査期間の大部分を応答期間に割り当てることができるので、良好に階調制御ができるという効果を有する。
【００４８】
請求項４の効果として、データ駆動回路は、ダミー画素走査モードでは全ダミー画素に対して同一階調で表示されるデータ信号を出力する。この時、データ信号を有効画素走査モードと同じデータ信号に選択すれば、前記ダミー画素走査モードにおける各有効画素の寄生容量は全て同一電位で充電されるようになり、かつ次の有効画素走査モードにおいて対象画素が定常発光するまでに要する応答時間を最短とすることができるという効果を有する。
【００４９】
請求項５の効果として、ダミー画素走査モードにおいて、各データ線の電位が発光閾値電圧以上であればダミー画素の発光素子を経由し各データ線の寄生容量に残留している電荷が放電され、データ線の電位は下がり、発光閾値電圧付近で収束する。その結果、次の有効画素の走査開始時には全有効画素とも発光閾値からの発光開始となり、黒レベルを下げることができコントラスト改善する事ができるという効果を有する。
【００５０】
請求項６の効果として、データ駆動回路内の開閉スイッチを省略することができ、回路構成の簡略化を図ることができるという効果を有する。
【００５１】
請求項７の効果として、発光素子に付く寄生容量が大きく、データ線の応答が悪い場合でも１走査期間の大部分を応答期間に割り当てることができるので、良好に階調制御ができるという効果を有する。
【００５２】
請求項８の効果として、ダミー画素は有効画素の外部に配置し、発光面側の電極として透明電極を用いず非透明電極を用いるか、発光を遮断する材料を発光面側に塗布することで発光が外部に漏れない構造としたことで、ダミー画素の発光を外部から観測できないようにすることができる。
【００５３】
請求項９の効果として、フィールド・エミッション・ディスプレイでは前記ダミー画素は有効画素の外部に配置し、前記ダミー画素には蛍光体を塗布しないことで発光させない構造とすることで、ダミー画素が発光しないので、ダミー画素を覆うための遮光部を不要とすることができる。
【図面の簡単な説明】
【図１】ＥＬの構造を示す構成図
【図２】ＥＬの等価回路図
【図３】ＥＬの電気的及び発光特性を示す特性図
【図４】従来の表示装置の動作を説明する構成図
【図５】従来の表示装置の動作を説明する構成図
【図６】従来の表示装置の動作を説明するタイミング図
【図７】ＦＥ素子の構造を示す断面図
【図８】ＦＥ素子の等価回路図
【図９】ＦＥ素子の電気的及び発光特性を示す特性図
【図１０】本発明の実施の形態１の表示装置のダミー画素表示モードにおける構成図
【図１１】本発明の実施の形態１の表示装置の動作を説明するタイミング図
【図１２】本発明の実施の形態１の表示装置の有効画素表示モードにおける構成図
【図１３】本発明の実施の形態１における各ＦＥ素子の動作点を示した図
【図１４】本発明の実施の形態２の表示装置のダミー画素表示モードにおける構成図
【図１５】本発明の実施の形態２における表示装置の動作を説明するタイミング図
【図１６】本発明の実施の形態２の表示装置の有効画素表示モードにおける構成図
【図１７】本発明の実施の形態３におけるにおけるデータ駆動回路の構成図
【図１８】本発明の実施の形態３における表示装置の動作を説明するタイミング図
【符号の説明】
１　走査回路
２　データ駆動回路
４　信号処理回路
１０　パネル基盤
１１　透明パネル基盤
１２　アノード電極
１３　蛍光体
１４　エミッタ電極
１５　絶縁層
１６　引出電極
１７　エミッタ
１８　アノード電源
１９　引出電源
２１　発光時の動作点
２２　非発光時の動作点
３０　データ駆動回路
３１　発光時の動作点
３２　非発光時の動作点
３３　非発光時の動作点
３４　非発光時の動作点
４１　発光時の動作点
１００透明パネル基盤
１０１　透明電極
１０２　ＥＬ層
１０３　金属電極
【図１】
2004013050.tif 000003
【図２】
2004013050.tif 000004
【図３】
2004013050.tif 000005
【図４】
2004013050.tif 000006
【図５】
2004013050.tif 000007
【図６】
2004013050.tif 000008
【図７】
2004013050.tif 000009
【図８】
2004013050.tif 000010
【図９】
2004013050.tif 000011
【図１０】
2004013050.tif 000012
【図１１】
2004013050.tif 000013
【図１２】
2004013050.tif 000014
【図１３】
2004013050.tif 000015
【図１４】
2004013050.tif 000016
【図１５】
2004013050.tif 000017
【図１６】
2004013050.tif 000018
【図１７】
2004013050.tif 000019
【図１８】
2004013050.tif 000020