(57)【要約】【課題】スイッチングＬＳＩを容易に試験できるようにする。【解決手段】スイッチ回路６のポート番号が０〜ｎ−１番の入力部２それぞれの入力端子をポート番号が０〜ｎ−１番の出力部３の出力端子に接続し、宛先ポート番号差し替え部５３で入力部２それぞれの転送データに含まれる宛先ポート番号をポート加算数の加算で変更し、ポート番号が０番の出力部３からのデータを入力部２、宛先ポート番号差し替え部５３、スイッチ回路６、再び出力部３に繰り返し転送しながら、このデータ転送の一周ごとにポート番号がポート加算数だけずれていくようにして、各出力部３および入力部２にデータをらせん状に転送させ、ポート番号がｎ−１を超えてオーバーフローすることとなる転送データを期待値と比較するとともにオーバーフローするまでの時間を期待値と比較する。【選択図】      図１
2004333248.tif 000002
【特許請求の範囲】
【請求項１】
ポート番号が０〜ｎ−１番からなる複数の入力部と、ポート番号が０〜ｎ−１番からなる複数の出力部と、試験データを生成する試験データ生成部と、前記ポート番号が０番の入力部からのデータおよび前記試験データ生成部からの試験データを入力し通常は前記ポート番号が０番の入力部からのデータを出力するが試験時には前記試験データを出力する試験データセレクタと、ポート加算数を保持し試験時に宛先ポート番号差し替え指示信号を出力する宛先ポート番号差し替え制御部と、前記宛先ポート番号差し替え指示信号を受けた時に前記試験データセレクタから受けたデータをその中の宛先ポート番号を前記ポート加算数で加算した差し替えポート番号がｎ未満であるときは当該差し替えポート番号で差し替えｎ以上である時は０に差し替えて出力するポート番号が０番の宛先ポート番号差し替え部と、それぞれが前記宛先ポート番号差し替え指示信号を受けた時に対応する前記ポート番号が１〜ｎ−１番の入力部から受けたデータをその中の宛先ポート番号を前記ポート加算数で加算した差し替えポート番号がｎ未満であるときは当該差し替えポート番号で差し替えｎ以上である時は０に差し替えて出力する１〜ｎ−１番の宛先ポート番号差し替え部と、前記０〜ｎ−１番の宛先ポート番号差し替え部からデータをその中のポート番号が示す番号の前記出力部に出力するスイッチ回路と、試験時に前記ポート番号が０〜ｎ−１番の複数の出力部それぞれの出力を対応する前記ポート番号が０〜ｎ−１番の複数の入力部に入力させる接続手段と、前記ポート番号が０番の入力部から宛先ポート番号が０となったデータを受けて試験結果が正常か否かを判定し試験終了信号を出力する試験結果判定部とを含むことを特徴とするスイッチ回路の試験回路。
【請求項２】
前記試験結果判定部が前記試験終了信号を出力した時に宛先ポート番号差し替え制御部が保持する前記ポート加算数を変更することを特徴とする請求項１に記載のスイッチ回路の試験回路。
【請求項３】
前記宛先ポート番号差し替え制御部は試験開始時に最初に前記ポート加算数を１として保持し前記試験結果判定部が前記試験終了信号を出力した時に、宛先ポート番号差し替え制御部が保持する前記ポート加算数を１を加算して変更し前記ポート加算数がｎとなった時に試験を終了することを特徴とする請求項２に記載のスイッチ回路の試験回路。
【請求項４】
前記試験結果判定部は、前記ポート番号が０番の入力部の宛先ポート番号が０となったデータと前記試験データ生成部が生成した試験データとを比較して前記試験結果が正常か否かを判定することを特徴とする請求項１〜３のいずれかに記載のスイッチ回路の試験回路。
【請求項５】
前記試験結果判定部は、試験開始時または前記試験終了信号が出力した時から前記０番の入力部から宛先ポート番号が０となったデータを受けた時までの時間と期待した試験時間とを比較して前記試験結果が正常か否かを判定することを特徴とする請求項１〜４のいずれかに記載のスイッチ回路の試験回路。
【請求項６】
前記ポート番号が０〜ｎ−１番の複数の入力部と、前記ポート番号が０〜ｎ−１番の複数の出力部と、前記スイッチ回路と、前記試験データ生成部と、前記試験データセレクタと、前記宛先ポート番号差し替え制御部と、前記ポート番号が０〜ｎ−１番の複数の宛先ポート番号差し替え部と、前記試験結果判定部とが一つの基板上の半導体集積回路として形成されていることを特徴とする請求項１〜５のいずれかに記載のスイッチ回路の試験回路。
【請求項７】
前記接続手段は、前記ポート番号が０〜ｎ−１番の複数の入力部それぞれの入力端子と前記ポート番号が０〜ｎ−１番の複数の出力部の出力端子とを試験時に接続するためのバイパス結線であることを特徴とする請求項１〜６のいずれかに記載のスイッチ回路の試験回路。
【請求項８】
前記試験データ生成部は宛先ポート番号が０の試験データを生成することを特徴とする請求項１〜７のいずれかに記載のスイッチ回路の試験回路。
【請求項９】
前記試験データ生成部に宛先ポート番号が０の試験データを生成させ、前記宛先ポート番号差し替え制御部に試験開始時に前記ポート加算数を１として保持させ、前記試験結果判定部が前記試験終了信号を出力した前記宛先ポート番号差し替え制御部が保持する前記ポート加算数を１を加算して変更し前記ポート加算数がｎとなった時に試験を終了することを特徴とする請求項１〜８のいずれかに記載のスイッチ回路の試験回路を用いたスイッチ回路の試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチ回路の試験回路および試験方法に関し、特に多ポートのクロスバ方式等によるスイッチングＬＳＩの試験回路および試験方法に関する。
【０００２】
【従来の技術】
従来、多ポートの入力部からの信号を多ポートの出力部へ適宜に切り替えて出力するスイッチングＬＳＩ（例えば特許文献１に示されたクロスバスイッチ）の試験は、ＬＳＩテスタを用いて行われていた。もしくは、実装置にスイッチングＬＳＩを搭載して実使用において問題がないか評価していた。
【０００３】
【特許文献１】
特開２０００−２８７２３１号公報（段落００１６〜００１９、図１）
【０００４】
【発明が解決しようとする課題】
近年、設計／製造するスイッチングＬＳＩが大規模になり、それにつれてスイッチングＬＳＩの入出力ピン数も増大し、スイッチングＬＳＩ単体での試験実施方式は困難になっている。なぜならば一般的に入出力ピン数が増えるとその入出力パターンの組み合わせは指数関数的に増大するからである。また、入出力ピン数の多いＬＳＩのＬＳＩテスタはかなりの高額となるからである。
【０００５】
また、実装置に搭載し実使用により、評価するのでは、スイッチングＬＳＩの不良品を事前に選別できないという問題があり、不良品を発見した場合にはスイッチングＬＳＩを搭載した基板ごと不良品となってしまうという問題もある。
【０００６】
本発明のスイッチ回路の試験回路によれば、スイッチングＬＳＩ内部に試験用の論理回路を追加することにより、ＬＳＩテスタを用いずにスイッチングＬＳＩ内部の多くのデータ転送経路と入出力部分の検証を行うことが可能である。
【０００７】
【課題を解決するための手段】
請求項１に係る発明のスイッチ回路の試験回路は、ポート番号が０〜ｎ−１番からなる複数の入力部（図１の２）と、ポート番号が０〜ｎ−１番からなる複数の出力部（図１の３）と、試験データを生成する試験データ生成部（図１の５１）と、前記ポート番号が０番の入力部からのデータおよび前記試験データ生成部からの試験データを入力し通常は前記ポート番号が０番の入力部からのデータを出力するが試験時には前記試験データを出力する試験データセレクタ（図１の５２）と、ポート加算数を保持し試験時に宛先ポート番号差し替え指示信号を出力する宛先ポート番号差し替え制御部（図１の５４）と、前記宛先ポート番号差し替え指示信号を受けた時に前記試験データセレクタから受けたデータをその中の宛先ポート番号を前記ポート加算数で加算した差し替えポート番号がｎ未満であるときは当該差し替えポート番号で差し替えｎ以上である時は０に差し替えて出力するポート番号が０番の宛先ポート番号差し替え部（図１の５３）と、それぞれが前記宛先ポート番号差し替え指示信号を受けた時に対応する前記ポート番号が１〜ｎ−１番の入力部から受けたデータをその中の宛先ポート番号を前記ポート加算数で加算した差し替えポート番号がｎ未満であるときは当該差し替えポート番号で差し替えｎ以上である時は０に差し替えて出力する１〜ｎ−１番の宛先ポート番号差し替え部（図１の５３）と、前記０〜ｎ−１番の宛先ポート番号差し替え部からデータをその中のポート番号が示す番号の前記出力部に出力するスイッチ回路（図１の６）と、試験時に前記ポート番号が０〜ｎ−１番の複数の出力部それぞれの出力を対応する前記ポート番号が０〜ｎ−１番の複数の入力部に入力させる接続手段（図１の４）と、前記ポート番号が０番の入力部から宛先ポート番号が０となったデータを受けて試験結果が正常か否かを判定し試験終了信号を出力する試験結果判定部（図１の５５）とを含むことを特徴とする。
【０００８】
請求項２に係る発明は、請求項１に係る発明のスイッチ回路の試験回路において、前記試験結果判定部が前記試験終了信号を出力した時に宛先ポート番号差し替え制御部が保持する前記ポート加算数を変更することを特徴とする。
【０００９】
請求項３に係る発明は、請求項２に係る発明のスイッチ回路の試験回路において、前記宛先ポート番号差し替え制御部は試験開始時に最初に前記ポート加算数を１として保持し前記試験結果判定部が前記試験終了信号を出力した時に、宛先ポート番号差し替え制御部が保持する前記ポート加算数を１を加算して変更し前記ポート加算数がｎとなった時に試験を終了することを特徴とする。
【００１０】
請求項４に係る発明は、請求項１〜３係る発明のスイッチ回路の試験回路において、前記試験結果判定部は、前記ポート番号が０番の入力部の宛先ポート番号が０となったデータと前記試験データ生成部が生成した試験データとを比較して前記試験結果が正常か否かを判定することを特徴とする。
【００１１】
請求項５に係る発明は、請求項１〜４のいずれかに係る発明のスイッチ回路の試験回路において、前記試験結果判定部は、試験開始時または前記試験終了信号が出力した時から前記０番の入力部から宛先ポート番号が０となったデータを受けた時までの時間と期待した試験時間とを比較して前記試験結果が正常か否かを判定することを特徴とする。
【００１２】
請求項６に係る発明は、請求項１〜５のいずれかに係る発明のスイッチ回路の試験回路において、前記ポート番号が０〜ｎ−１番の複数の入力部と、前記ポート番号が０〜ｎ−１番の複数の出力部と、前記スイッチ回路と、前記試験データ生成部と、前記試験データセレクタと、前記宛先ポート番号差し替え制御部と、前記ポート番号が０〜ｎ−１番の複数の宛先ポート番号差し替え部と、前記試験結果判定部とが一つの基板上の半導体集積回路（図１の１）として形成されていることを特徴とする。
【００１３】
請求項７に係る発明は、請求項１〜６のいずれかに係る発明のスイッチ回路の試験回路において、前記接続手段は、前記ポート番号が０〜ｎ−１番の複数の入力部それぞれの入力端子と前記ポート番号が０〜ｎ−１番の複数の出力部の出力端子とを試験時に接続するためのバイパス結線であることを特徴とする。
【００１４】
請求項８に係る発明は、請求項１〜７のいずれかに係る発明のスイッチ回路の試験回路において、前記試験データ生成部は宛先ポート番号が０の試験データを生成することを特徴とする。
【００１５】
請求項９に係る発明は、請求項１〜８のいずれかに係る発明のスイッチ回路の試験回路を用いて、前記試験データ生成部に宛先ポート番号が０の試験データを生成させ、前記宛先ポート番号差し替え制御部に試験開始時に前記ポート加算数を１として保持させ、前記試験結果判定部が前記試験終了信号を出力した前記宛先ポート番号差し替え制御部が保持する前記ポート加算数を１を加算して変更し前記ポート加算数がｎとなった時に試験を終了することを特徴とする。
【００１６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１７】
図１は、本発明の実施の形態のスイッチングＬＳＩの試験回路を示すブロック図である。
【００１８】
本実施の形態は、入力部２、出力部３、スイッチ回路６を内部に持つスイッチングＬＳＩ１に試験用論理回路５を付加した構成を取る。また、スイッチングＬＳＩ１が対応可能な最大ポート数をｎとする。
【００１９】
試験用論理回路５は、試験データ生成部５１と、試験データセレクタ５２と、宛先ポート番号差し替え部５３と、宛先ポート番号差し替え制御部５４と、試験結果判定部５５とから構成される。スイッチングＬＳＩ１の試験を行うときは、スイッチングＬＳＩ１の外部からはテストモード信号が試験データ生成部５１と、試験データセレクタ５２と、宛先ポート番号差し替え制御部５４と、試験結果判定部５５とへ供給される。
【００２０】
入力部２は、ポート番号が０〜ｎ−１番のものからなり、スイッチングＬＳＩ１が対応できるポートの数、つまりｎ個だけ存在し、通常はスイッチングＬＳＩ１の外部にある各装置からデータを受信する。ただし、試験時には同じポート番号の出力部３と１対１で接続する。これにより入力部２は、同じポート番号の出力部３からのデータを受信する。
【００２１】
入力部２は、受信したデータを同じポート番号の宛先ポート番号差し替え部５３へ出力する。ただし、入力部２のポート番号０番については、宛先ポート番号差し替え部５３へ直接接続しておらず、受信したデータは試験データセレクタ５２と試験結果判定部５５へ出力する。
【００２２】
試験データ生成部５１はスイッチングＬＳＩ１の外部からテストモード信号が供給されていなければ試験データを出力しないが、テストモード信号が供給されていれば試験データを生成し、生成した試験データを試験データセレクタ５２と試験結果判定部５５へ出力する。
【００２３】
試験データセレクタ５２は、ポート番号０の入力部２と試験データ生成部５１からそれぞれデータを受信し、スイッチングＬＳＩ１の外部からテストモード信号を受信する。テストモード信号が供給されていなければ入力部２から受信したデータを選択し、テストモード信号が供給されていれば試験データ生成部５１から受信したデータを選択する。選択したデータは宛先ポート番号差し替え部５３へ出力する。
【００２４】
宛先ポート番号差し替え制御部５４は、スイッチングＬＳＩ１の外部からテストモード信号を受信し、試験結果判定部５５から試験終了信号を受信する。テストモード信号が供給されていなければ宛先ポート番号差し替え指示信号を出力しないが、テストモード信号が供給されていれば宛先ポート番号差し替え制御部５４の内部のポート加算数保持部５４１で保持されているポート加算数を元に宛先ポート番号差し替え指示信号を生成し、生成した宛先ポート番号差し替え指示信号を全ての宛先ポート番号差し替え部５３へ分配して出力する。また、試験終了信号を受信すればポート加算数保持部５４１で保持されているポート加算数を再設定する。
【００２５】
宛先ポート番号差し替え部５３は、スイッチングＬＳＩ１が対応するポートの数、つまりｎ個だけ存在し、それぞれを特定するために入力部２および出力部３に対応してポート番号０〜ｎ−１を付して説明する。宛先ポート番号差し替え部５３は、同じポート番号の入力部２からデータを受信する。ただし宛先ポート番号差し替え部５３のポート番号０番については入力部２から直接接続されておらず、試験データセレクタ５２からデータを受信する。また、宛先ポート番号差し替え部５３は、宛先ポート番号差し替え制御部５４から宛先ポート番号差し替え指示信号を受信する。宛先ポート番号差し替え制御部５４から宛先ポート番号差し替え指示信号を受信していなければ、試験データセレクタ５２から受信したデータをそのままスイッチ回路６へ出力するが、宛先ポート番号差し替え制御部５４から宛先ポート番号差し替え指示信号を受信していれば、試験データセレクタ５２から受信したデータのヘッダ部分に記載されている宛先ポート番号を、宛先ポート番号差し替え指示信号の指示する規則に従って別のポート番号へ差し替えた上でスイッチ回路６へ出力する。
【００２６】
試験結果判定部５５は、試験データ比較部５５１と試験時間カウント部５５２から構成される。試験結果判定部５５は、テストモード信号が供給されていなければ何も動作せず、試験結果を出力しないが、テストモード信号が供給されていれば試験データ生成部５１から試験データを期待値として受信し、入力部２のポート番号０番から試験データを受信する。試験結果判定部５５の内部にある試験データ比較部５５１は、これら２つの試験データを比較し、差分があるかどうかを判断し、スイッチングＬＳＩ１の外部へその結果を出力する。
【００２７】
試験結果判定部５５の内部にある試験時間カウント部５５２は、試験開始時にテストモード信号および試験データ生成部５１より試験データを受信してから入力部２のポート番号０番より試験データを受信するまでにかかる時間を測定し、その測定時間が期待通りのものかどうか判断し、スイッチングＬＳＩ１の外部へその結果を出力する。同時に試験が終了したことを示す試験終了信号を宛先ポート番号差し替え制御部５４へ通知する。
【００２８】
スイッチ回路６は、宛先ポート番号差し替え部５３から受信したデータのヘッダ部分に記載されている宛先ポート番号を読み取り、スイッチングを行う。ここでのスイッチング方式はクロスバ方式を想定しているが、他のスイッチング方式でも問題はない。スイッチングを行うことにより宛先ポート番号差し替え部５３から受信したデータは宛先ポート番号の出力部３へ接続される。
【００２９】
出力部３は、スイッチ回路６からデータを受信する。出力部３は、ポート番号が０〜ｎ−１番のものからなり、スイッチングＬＳＩ１が対応するポートの数、つまりｎ個だけ存在し、通常はスイッチングＬＳＩ１の外部にある各装置へデータを出力する。ただし、試験時には入力部２の同じポート番号のものと１対１で試験用接続線４により接続する。これにより出力部３は、同じポート番号の入力部２へデータを出力する。
【００３０】
次に、本実施の形態のスイッチングＬＳＩの試験回路の動作を図１を中心に、図２と図３も用いて説明する。
【００３１】
試験の前提として、ここではスイッチングＬＳＩ１はｎポート分のスイッチングが可能とし、スイッチングＬＳＩ１の入力部２と出力部３とを予め１対１で試験用接続線４により接続しておく。このとき、入力部２と出力部３は同じポート番号のもの同士を接続する。試験用接続線４の接続方式としてはスイッチングＬＳＩ１の外部で用意されたケーブル等の接続手段を用いるか、もしくは出力部３と入力部２を接続するための、マルチプレクサやスイッチ等で試験時にのみ導通させることができるバイパス結線が予めスイッチングＬＳＩ１の内部で用意されているのならばそれを用いても良い。
【００３２】
また、スイッチングＬＳＩ１内の全ての手段にはクロックが供給されている。
【００３３】
試験に用いられる試験データは、通常使用する転送データとフォーマットが同一であり、データのデータフォーマットは予め仕様を決めておく。図３は転送データのフォーマットの一例である。ここでは宛先ポート番号等が記載されているヘッダ部とデータ本体部から形成されており、ヘッダ部の一部に宛先ポート番号が割り当てられている。
【００３４】
試験時には、テストモード信号をスイッチングＬＳＩ１へ入力する。入力されたテストモード信号は、試験データ生成部５１と、試験データセレクタ５２と、宛先ポート番号差し替え制御部５４と、試験結果判定部５５とで受信する。
【００３５】
テストモード信号を受信した試験データ生成部５１は、試験データを生成し、試験データセレクタ５２へ出力する。この試験データでは宛先ポート番号として０番を指定しておく（図２のステップ２１）。
【００３６】
テストモード信号を受信した試験結果判定部５５内の試験データ比較部５５１は、２種類の試験データ受信待ち状態になる。１つは試験データ生成部５１から受信する試験データであり、もう１つは入力部２のポート番号０番から受信する試験データである。試験データ生成部５１から受信する試験データを期待値データとし、入力部２のポート番号０番から受信する試験データを比較対象データとする。
【００３７】
テストモード信号を受信した試験結果判定部５５内の試験時間カウント部５５２は、試験時間を測定するために内部のカウンタをリセットし、クロックの１周期ごとにそのカウンタをインクリメントしていく（図２のステップ２２）。
【００３８】
テストモード信号を受信した試験データセレクタ５２は、試験データ生成部５１から受信する試験データを選択する。この試験データを宛先ポート番号差し替え部５３のポート番号０番へ試験データを出力する。
【００３９】
テストモード信号を受信した宛先ポート番号差し替え制御部５４は、宛先ポート番号差し替え指示信号を全ての宛先ポート番号差し替え部５３へ出力する。宛先ポート番号差し替え指示信号とは、試験データのヘッダ部に記載されている宛先ポート番号を変更するためものものであり、実際にはポート加算数保持部５４１に予め設定したポート加算数を宛先ポート番号に加算する。
【００４０】
このポート加算数は、テストモード信号を受信して試験を開始する時、または試験結果判定部５５から試験終了信号を受信した時に１から（ｎ−１）まで任意の値に設定することが出来る。ここでは試験データのヘッダ部に記載されている宛先ポート番号に１を加えよという指示を出力する（図２のステップ２３にて１を設定）。
【００４１】
宛先ポート番号差し替え部５３のポート番号０番は試験データセレクタ５２から試験データを受信し、宛先ポート番号差し替え制御部５４から宛先ポート番号差し替え指示信号を受信する。試験データのヘッダ部に記載されている宛先ポート番号を宛先ポート番号差し替え指示通りに変更する。つまり宛先ポート番号がポート加算数だけ加算される（図２のステップ２４）。
【００４２】
もし加算した結果がオーバーフローの場合、つまりｎ以上の場合であれば（図２のステップ２５でＹＥＳを選択）、試験データのヘッダ部の宛先ポート番号を改めて０とする（図２のステップ２６）。ここではポート加算数が１であるため１を加算し（宛先ポート番号は初期値が０に設定されているのでポート加算数の加算後は、１になる。）、またその加算結果がオーバーフローしていないので図２のステップ２５ではＮＯが選択される。
【００４３】
ヘッダ部の宛先ポート番号が変更された試験データは、スイッチ回路６へ出力される（図２のステップ２７）。
【００４４】
宛先ポート番号差し替え部５３から試験データを受信したスイッチ回路６は、試験データのヘッダ部内に記載されている宛先ポート番号を判別し、宛先ポート番号に対応するポート番号の出力部３へスイッチング接続し、目的のポートの出力部３へ試験データが出力される（図２のステップ２７）。この動作は通常機能であり、もしスイッチ回路６の一部が故障していて正しく機能していなければ目的のポートの出力部３へ試験データが出力されないことがある。ここでは試験データのヘッダ内に記載されている宛先ポート番号は１番に変更されているため、出力部３のポート番号１番へ試験データを出力する。
【００４５】
出力部３は、スイッチ回路６から試験データを受信し、スイッチングＬＳＩ１の外部ピンへ試験データが出力される（図２のステップ２７）。この動作は通常機能であり、もし出力部３の一部が故障していて正しく機能していなければ目的のスイッチングＬＳＩ１の外部ピンへ試験データが出力されないことがある。ここでは試験データが出力部３のポート番号１番から外部へ出力される。
【００４６】
スイッチングＬＳＩ１の入力部２と出力部３は予め同じポート番号のもの同士が試験用接続線４により１対１に接続してあるため、スイッチングＬＳＩ１の外へ出力された試験データはそのまま同じポート番号の入力部２へ入力される（図２のステップ２８）。ここでは試験データが入力部２のポート番号１番へ入力される。
【００４７】
試験データを受信した入力部２は試験データを宛先ポート番号差し替え部５３へ出力する。この動作は通常機能であり、もし入力部２の一部が故障していて正しく機能していなければ宛先ポート番号差し替え部５３へ試験データが出力されないことがある。
【００４８】
なお、入力部２のポート番号０番だけは試験結果判定部５５へも試験データを出力する（図２のステップ２９）。ここでは入力部２のポート番号１番が試験データを受信しており、試験データを宛先ポート番号差し替え部５３のポート番号１番へ出力する。つまり図２のステップ２９では、試験データの宛先ポート番号が０であれば、ＹＥＳが選択され、次にステップ２１０へ進むが、この段階では、宛先ポート番号が１なのでＮＯが選択される。ＮＯが選択された場合は図２のステップ２４へジャンプする。
【００４９】
宛先ポート番号差し替え部５３のポート番号１番は、入力部２のポート番号１番から試験データを受信し、宛先ポート番号差し替え制御部５４から宛先ポート番号差し替え指示信号を受信する。宛先ポート番号差し替え部５３のポート番号０番と同様にして、試験データのヘッダ部に記載されている宛先ポート番号を宛先ポート番号差し替え指示通りに変更する。つまり宛先ポート番号が１番から１だけ加算して２番へ変更される（図２のステップ２４）。
【００５０】
ヘッダ部の宛先ポート番号が変更された試験データはスイッチ回路６へ出力される。
【００５１】
宛先ポート番号差し替え部５３から試験データを受信したスイッチ回路６は、前述と同様にしてスイッチングを行い（図２のステップ２５）、出力部３のポート番号２番へ試験データを出力する。もしもスイッチ回路６の一部が故障していて正しく機能していなければ、同様にして目的のポートの出力部３へ試験データが出力されないことがある。
【００５２】
以降、試験データは出力部３のポート番号２番、試験用接続線４、入力部２のポート番号２番、宛先ポート番号差し替え部５３のポート番号２番、スイッチ回路６、出力部３のポート番号３番、試験用接続線４、入力部２のポート番号３番、といった順番でポート番号の加算を繰り返しながら転送され続ける（図２のステップ２７、２８、２９、２４、２５、２７、２８、２９の繰り返し）。これは１つの試験データがらせん状に次々に別のポートへ渡されていくことを意味する。
【００５３】
最終的に宛先ポート番号差し替え部５３のポート番号（ｎ−１）番まで到達した試験データは、ヘッダ部の宛先ポート番号を加算する際にオーバーフローとなるため（図２のステップ２５でＹＥＳを選択）、前述の通り宛先ポート番号として０番がヘッダ部において差し替えられる（図２のステップ２６）。
【００５４】
以降、試験データは引き続きスイッチ回路６、出力部３のポート番号０番、試験用接続線４、入力部２のポート番号０番、といった順番で転送される（図２のステップ２７、２８）。
【００５５】
試験データを受信した入力部２のポート番号０番は、試験データを試験データセレクタ５２へ出力する。このときの試験データが示す宛先ポート番号は、前のステップ２６で差し替えられ、０番になっているので図２のステップ２９ではＹＥＳが選択される。入力部２のポート番号０番だけは試験結果判定部５５へも試験データを出力する。これは全ポートを通過してきた試験データが試験データ生成部５１で生成された試験データと比較し、また試験時間を測定するためである。
【００５６】
試験データを受信した試験結果判定部５５内の試験時間カウント部５５２はそのインクリメント動作を停止し、停止した時点でのカウンタの値を試験時間とみなす（図２のステップ２１０  ）。
【００５７】
また、試験データ比較部５５１は予め試験データ生成部５１から受信していた試験データと比較する（図２のステップ２１１）。これまでの転送経路上のどこかで故障があった場合は試験データが寸断されるか、データ化けが発生するか、もしくは誤ったスイッチング動作により試験データの転送ルートが変更されてしまうことになる。もし試験データ比較部５５１での比較結果として、２つのデータの差分がなく（図２のステップ２１２でＹＥＳを選択）、かつ試験時間が期待通りのものであれば（図２のステップ２１３でＹＥＳを選択）試験合格とする（図２のステップ２１４）。
【００５８】
もし、２つのデータの差分があった場合（図２のステップ２１２でＮＯを選択）は、不合格とする（図２のステップ２１５）。この場合は通過した装置内の故障による経路の寸断もしくはデータ化けとみなすことができる。２つのデータの差分がなくても（図２のステップ２１２でＹＥＳを選択）、試験時間が期待通りのものでなければ（図２のステップ２１３でＮＯを選択）これも不合格とする（図２のステップ２１５）。この場合は試験データが期待した経路以外の経路を通過してきた可能性が考えられる。得られた試験結果をスイッチングＬＳＩ１の外部へ出力する（図２のステップ２１６）。出力内容には比較結果や試験時間が含まれる。また、試験が終了したことを示す試験終了信号を宛先ポート番号差し替え制御部５４へ出力し、試験時間カウント部５５２のカウンタ等をリセットする。
【００５９】
ここまでの試験では、図１の宛先ポート番号差し替え制御部５４において、宛先ポート番号に１を加えよという指示を出力していた。つまり図２のステップ２３ではポート加算数として１を設定していた。しかし、このポート加算数は１から（ｎ−１）まで任意に設定することができるため、ポート加算数を毎回設定しつつ試験を（ｎ−１）回繰り返し実行し、スイッチ回路６内の別の経路を試験することができる。
【００６０】
この試験方法について図１と図４を用いて説明する。
【００６１】
まず、図１の宛先ポート番号差し替え制御部５４内のポート加算数保持部５４１では、初期値としてポート加算数を１に設定する（図４のステップ４１）。この状態で試験を実行する（図４のステップ４２）。図４のステップ４２とは、図２のステップ２０「開始」からステップ２１７「終了」までの一連の動作を指し、この動作内容は前述した通りである。
【００６２】
試験実行後、宛先ポート番号差し替え制御部５４は試験結果判定部５５から試験終了信号を受信し、ポート加算数保持部５４１を再設定する。ここでは１を加算することとし、ポート加算数は２となる（図４のステップ４３）。
【００６３】
ポート加算数保持部５４１を再設定した際、もし再設定後のポート加算数がｎであれば（図４のステップ４４）、オーバーフローを意味するため試験の繰り返し実行を終了する。ここでは再設定後のポート加算数が２であり、２＜ｎとして図４のステップ４４ではＮＯが選択される。ＮＯが選択された場合は図４のステップ４２へジャンプし、試験の繰り返し実行を継続する。ポート加算数は２に設定されているため、宛先ポート番号差し替え部５３では宛先ポート番号を２だけ加算しつつ試験が実行される（図４のステップ４２、図２のステップ２４）。
【００６４】
このように、試験実行とポート加算数保持部５４１の再設定が交互に行われる（図４のステップ４２、４３、４４）。（ｎ−１）回だけ試験実行を行った後は加算ポート数＝ｎとなるため図４のステップ４４ではＹＥＳが選択され、試験の繰り返し実行を終了する。
【００６５】
【発明の効果】
本発明のスイッチ回路の試験回路および試験方法は、スイッチ回路のポート番号が０〜ｎ−１番の入力部それぞれの入力端子をポート番号が０〜ｎ−１番の出力部の出力端子に接続し、宛先ポート番号差し替え部で入力部それぞれのデータに含まれる宛先ポート番号をポート加算数の加算で変更し、試験データ生成部からのデータを試験データセレクタ、宛先ポート番号差し替え部、スイッチ回路、出力部、入力部、再び宛先ポート番号差し替え部に繰り返し転送しながら、このデータ転送の一周ごとにポート番号がポート加算数だけずれていくようにして、各出力部および入力部にデータをらせん状に転送させることにより、スイッチング回路を多くのデータ転送径路について簡単に試験することができる効果がある。
【００６６】
本発明は、図１に示したように、スイッチ回路と、入力部と、出力部とを有するスイッチングＬＳＩ１の内部に、試験データ生成部と、試験データセレクタと、宛先ポート番号差し替え制御部と、宛先ポート番号差し替え部と、試験結果判定部とを有する本発明の試験用論理回路を搭載し、入力部と出力部の同じポート番号のもの同士を試験用接続線により、１対１に接続することにより、スイッチングＬＳＩ単体での試験実施においてスイッチングＬＳＩ内部の多くのデータ転送経路と入出力部分の検証を行うことが容易に可能になる効果がある。
【００６７】
この試験用論理回路は、スイッチングＬＳＩの内部に存在するため、搭載すること自体は新たな費用を発生しないため、高額なＬＳＩテスタを用意する必要がなくなるか、もしくはＬＳＩテスタを別に用意するとしても従来のものよりも簡単なもので済む。なぜならば本発明で用意する試験用論理回路で検証できる部分はＬＳＩテスタで検証する必要がないためである。
【００６８】
また、試験実施のために用意するソフトウェアは試験開始時と試験終了時のインタフェース部分のみ設計すればよい。つまりソフトウェアにとって試験実施は低負担で済む。さらに、一般的にある論理をソフトウェアで動作させるよりもハードウェアで動作させる方が高速である。その点、本発明では試験実施方式の大部分をハードウェアで実現しているために高速である。
【図面の簡単な説明】
【図１】本発明の実施の形態のスイッチングＬＳＩの試験回路のブロック図である。
【図２】図１に示すスイッチングＬＳＩの試験回路の動作を示す流れ図である。
【図３】図１に示すスイッチングＬＳＩで転送されるデータのフォーマットを示す図である。
【図４】図２に示す試験方法でポート加算数を１ずつ増加させて行うスイッチングＬＳＩの試験方法を示す流れ図である。
【符号の説明】
１    スイッチングＬＳＩ
２    入力部
３    出力部
４    試験用接続線
５    試験用論理回路
５１    試験データ生成部
５２    試験データセレクタ
５３    宛先ポート番号差し替え部
５４    宛先ポート番号差し替え制御部
５４１    ポート加算数保持部
５５    試験結果判定部
５５１    試験データ比較部
５５２    試験時間カウント部
６    スイッチ回路
【図１】
2004333248.tif 000003
【図２】
2004333248.tif 000004
【図３】
2004333248.tif 000005
【図４】
2004333248.tif 000006