(57)【要約】【課題】エッチングストッパー膜として無機低誘電率膜を用い、アッシングによる弊害を抑制することで、簡易な方法で制御良くかつ信頼性の高い半導体装置及びその製造方法を提供すること。【解決手段】半導体基板１０１上に形成された第１絶縁膜１０２及び第１絶縁膜１０２上に形成された下層配線１０３を有する積層体１００上に順次第２絶縁膜１０４、Ｓｉ−Ｈ結合を有する無機低誘電率膜である第３絶縁膜１０５及び第４絶縁膜１０６を積層する。次いで、第４絶縁膜１０６を選択的にエッチングすることにより、第３絶縁膜１０５をエッチングストップ膜として第４絶縁膜１０６に配線溝・接続孔形成補助用の補助孔１０９を形成する。その後、再び第４絶縁膜１０６を選択的にエッチングすることにより、第４絶縁膜１０６に配線溝１１０を形成し、かつこの配線溝１１０と下層配線１０３との間を貫通する接続孔１１１を形成する。【選択図】  図１
2004288701.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１絶縁膜及び第１絶縁膜上に形成された下層配線を覆うように、第２絶縁膜を形成する工程（Ａ）と、
前記第２絶縁膜上にＳｉ−Ｈ結合を有する無機低誘電率膜からなる第３絶縁膜を形成する工程（Ｂ）と、
前記第３絶縁膜上に第４絶縁膜を形成する工程（Ｃ）と、
第４絶縁膜上に第１のレジストパターンを形成する工程（Ｄ）と、
前記第４絶縁膜を選択的にエッチングすることにより、第３絶縁膜をエッチングストップ膜として第４絶縁膜に配線溝・接続孔形成補助用の補助孔を形成する工程（Ｅ）と、
上記第１のレジストパターンをアッシングにて除去する工程（Ｆ）と、
第４絶縁膜上に配線溝形成用の第２のレジストパターンを形成する工程（Ｇ）と、
第４絶縁膜を選択的にエッチングすることにより、第４絶縁膜に配線溝を形成し、かつこの配線溝と下層配線との間を貫通する接続孔を形成する工程（Ｈ）とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
工程（Ｂ）において、第２絶縁膜上にシラノールを含む無機系ＳＯＧ溶液を塗布し、塗布した無機系ＳＯＧ膜を乾燥させ、その後所定温度で熱処理して無機系ＳＯＧ膜中のシラノールを重縮合させて第３絶縁膜を形成する請求項１に記載の半導体装置の製造方法。
【請求項３】
第４絶縁膜がシリコン酸化膜であり、工程（Ｅ）において、エッチングガスとしてＣＦ系ガスを使用する請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
第２配縁膜がシリコン酸化膜であり、工程（Ｈ）において、エッチングガスとしてＣＦ系ガスを使用する請求項１〜３の何れか１つに記載の半導体装置の製造方法。
【請求項５】
工程（Ｈ）の後に、第２のレジストパターンをアッシングにて除去する工程（Ｉ）と、配線溝及び接続孔の内部に配線層を形成する工程（Ｊ）とを含む請求項１〜４の何れか１つに記載の半導体装置の製造方法。
【請求項６】
半導体基板上に形成された第１絶縁膜及び第１絶縁膜上に形成された下層配線を有する積層体と、この積層体上に順次積層された第２絶縁膜、Ｓｉ−Ｈ結合を有する無機低誘電率膜である第３絶縁膜及び第４絶縁膜と、この第４絶縁膜に形成された配線溝と、この配線溝と下層配線との間を貫通する接続孔とを備えたことを特徴とする半導体装置。
【請求項７】
第３絶縁膜が、Ｓｉ−Ｈ結合を有してなる請求項６に記載の半導体装置。
【請求項８】
配線溝及び接続孔の内部に配線層をさらに有してなる請求項６又は７に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、デュアルダマシン（Ｄｕａｌ  ｄａｍａｓｃｅｎｅ）法により溝配線を形成する半導体装置の製造に適用して好適なものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】
近年、半導体装置の微細化及び積層化に伴い、配線遅延が大きな問題となってきている。配線の微細化によって、配線抵抗や配線間容量が増大し、ＲＣで表される配線遅延がＬＳＩの動作速度に対して無視できなくなってきている。
また、配線に流れる電流密度も微細化とともに増加し、エレクトロマイグレーションによる配線の信頼性低下及び、配線容量増大による消費電力の増大も問題である。
そこで、これらの問題に対処するため、配線にはＡｌより低抵抗でエレクトロマイグレーション耐性が高い材料として、Ｃｕが用いられるようになってきているが、Ｃｕは従来のドライエッチング技術では加工が困難であるため、溝配線技術が開発されている。
【０００３】
この溝配線とは、予め層間絶縁膜に所定の配線溝を形成し、メッキ法、ＣＶＤ法またはスパッタ法等によりその配線溝内部にＣｕ等の配線材料を埋め込んだ後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）法などにより溝外に堆積した配線材料を除去することにより形成される配線である。この溝配線技術の中でもとりわけ、接続孔及び配線溝の両者を配線材料により同時に埋め込むデュアルダマシン法は、工程削減効果が大きいため、特に期待されている。例えば、図２と図３に示すようなデュアルダマシン法による半導体装置の製造方法が提案されている。
【０００４】
図２のデュアルダマシン法による半導体装置の製造方法（例えば、特許文献１参照）では、同図（ａ）に示すように、先ず、半導体基板２０１の上に堆積された絶縁膜２０２に下層配線２０３を埋め込んだ後、下層配線２０３及び絶縁膜２０２の上に下層絶縁膜２０４として、例えば８００ｎｍ程度の膜厚のシリコン酸化膜をプラズマＣＶＤ法により形成し、下層絶縁膜２０４上にフォトリソグラフィーにより接続孔形成用のレジストパターン２０５を形成する。
次に、同図（ｂ）に示すように、レジストパターン２０５をマスクとして下層絶縁膜２０４を例えばＲＩＥ法でエッチングを行ない、接続孔を形成し、同図（ｃ）に示すように、エッチングストッパー膜としてシリコン窒化膜２０６を５０〜１００ｎｍ形成し、その後、プラズマＣＶＤ法等により例えば６００ｎｍのシリコン酸化膜を上層絶縁膜２０７として形成する。
次に、同図（ｄ）に示すように、上層絶縁膜２０７上にフォトリソグラフィーにより配線溝形成用のレジストパターン２０８を形成し、これをマスクとして上層絶縁膜２０７をＲＩＥ法によるドライエッチングにより、配線溝を形成する。このエッチングの際にシリコン窒化膜２０６がエッチングストップ膜として働くことで、接続孔底部の下層配線２０３がエッチングされることが防止される。
次に、同図（ｅ）に示すように、先のドライエッチングの際のエッチングストップ膜として用いたシリコン窒化膜２０６をエッチングし、下層配線２０３を露出させることで配線溝、接続孔形成することができる。
そして、同図（ｆ）に示すように、配線溝及び接続孔の内部に配線層２０９を形成する。
このように、層間絶縁膜にエッチングストッパー膜を用いることで、配線溝及び接続孔をウェハー面内のばらつきをキャンセルして制御良く形成することができる。
【０００５】
しかし、図２で説明した半導体装置の製造方法において、エッチングストッパー膜としてシリコン窒化膜を用いた場合、シリコン窒化膜自身の比誘電率が約７と非常に高いため、層間絶縁膜全体の比誘電率が高くなり、配線間容量を増大させ、半導体装置の動作速度の劣化や消費電力の増大に繋がるといった問題があった。
そこで層間絶縁膜中に設けるエッチングストッパー膜として、図３に示すデュアルダマシン法による半導体装置の製造方法（例えば、特許文献２参照）では、以下のように有機低誘電率膜を用いている。
【０００６】
先ず、図３（ａ）に示すように、半導体基板３０１の上に堆積された絶縁膜３０２に下層配線３０３を埋め込んだ後、下層配線３０３及び絶縁膜３０２の上に下層層間絶縁膜３０４として、例えば３００ｎｍ程度の膜厚のシリコン酸化膜をプラズマＣＶＤ法により形成し、エッチングストッパー膜として有機低誘電率膜３０５（例えばポリアリールエーテル等）を５０ｎｍ程度形成し、プラズマＣＶＤ法等により例えば５００ｎｍのシリコン酸化膜を上層絶縁膜３０６として形成し、接続孔形成のためのレジストパターン３０７をフォトリソグラフィーにて形成する。
次に、同図（ｂ）に示すように、ＣＦ系のガスを用いたドライエッチにて上層絶縁膜３０６をエッチングするが、このとき有機低誘電率膜３０５がエッチングストッパー膜となる。有機低誘電率膜３０５のエッチングにはＯ２ガスの異方性エッチングを行う。その後、レジストパターンをＯ２プラズマによるアッシングにて除去するが、このとき有機低誘電率膜３０５にサイドエッチが入る。
次に、同図（ｃ）に示すように、配線溝形成用のレジストパターン３０８をフォトリソグラフィーにて形成する。
次に、同図（ｄ）に示すように、配線溝及び接続孔をＣＦ系ガスにてドライエッチし、アッシングにてレジストパターンを除去する。ここでもアッシングによって、有機低誘電率膜３０５にサイドエッチが入ることになる。
【０００７】
図３で説明した半導体装置の製造方法においては、配線溝及び接続孔の側壁にポリアリールエーテル等の有機低誘電率膜３０５が露出することになる。接続孔形成のためのレジスト、配線溝形成のためのレジストを除去する際、Ｏ２プラズマによるアッシングを行うが、その際、露出部の有機低誘電率膜３０５にサイドエッチが入り、形状劣化及び後工程で形成するバリア膜やシード膜の断線といった形成不良を引き起こす原因となる。また、その他の有機膜においても、アッシングによって有機基が反応し、水酸基に置き換わる。このとき、膜収縮が生じ、クラックが入り易くなることが知られている。また、この反応で膜中の水分が発生し、それが原因で、Ｐｏｉｓｏｎｅｄ    Ｖｉａと呼ばれる導通不良を起こすことが知られている。
【０００８】
【特許文献１】
特開平１０−１１６９０４号公報
【特許文献２】
特開平１０−１５０１０５号公報
【０００９】
本発明の主要な目的の１つは、エッチングストッパー膜として無機低誘電率膜を用い、アッシングによる弊害を抑制することで、簡易な方法で制御良くかつ信頼性の高い半導体装置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
かくして、本発明によれば、半導体基板上に形成された第１絶縁膜及び第１絶縁膜上に形成された下層配線を覆うように、第２絶縁膜を形成する工程（Ａ）と、
前記第２絶縁膜上にＳｉ−Ｈ結合を有する無機低誘電率膜からなる第３絶縁膜を形成する工程（Ｂ）と、
前記第３絶縁膜上に第４絶縁膜を形成する工程（Ｃ）と、
第４絶縁膜上に第１のレジストパターンを形成する工程（Ｄ）と、
前記第４絶縁膜を選択的にエッチングすることにより、第３絶縁膜をエッチングストップ膜として第４絶縁膜に配線溝・接続孔形成補助用の補助孔を形成する工程（Ｅ）と、
上記第１のレジストパターンをアッシングにて除去する工程（Ｆ）と、
第４絶縁膜上に配線溝形成用の第２のレジストパターンを形成する工程（Ｇ）と、
第４絶縁膜を選択的にエッチングすることにより、第４絶縁膜に配線溝を形成し、かつこの配線溝と下層配線との間を貫通する接続孔を形成する工程（Ｈ）とを備える半導体装置の製造方法が提供される。
ここで、本発明において、半導体装置とは、ＬＳＩ、ＩＣ等の半導体装置を意味する。
【００１１】
本発明によれば、デュアルダマシン法により半導体装置を製造するに際して、従来エッチングストップ膜として用いていたシリコン窒化膜よりも比誘電率が低い無機低誘電率膜を用いるため、層間容量や配線間容量を低減することができ、半導体装置の動作速度の劣化防止及び消費電力の低減を図ることができる。また、無機低誘電率膜は、従来エッチングストップ膜として用いていた有機低誘電率材料（例えばポリアリールエーテル）に比べ、Ｏ２プラズマ耐性が高いため、レジスト除去やフォトリソグラフィーにおけるリワークで行うアッシングに対しても形状劣化やＰｏｉｓｏｎｅｄ    Ｖｉａ（導通不良）が抑制され、信頼性の高い半導体装置を簡易な製造方法で得ることができる。
【００１２】
【発明の実施の形態】
本発明において、半導体基板としては、所定の素子構造等が形成された単結晶シリコン半導体基板が用いられる。この半導体基板上に形成される第１絶縁膜としては、従来公知の化学的気相成長（ＣＶＤ）法又はプラズマＣＶＤ法により酸化シリコン膜（ＳｉＯ２）を４００〜６００ｎｍの厚さで形成する具体例を挙げることができる。
【００１３】
本発明において、半導体基板上の第１絶縁膜及び下層配線の上に形成される第２絶縁膜としては、化学的気相成長（ＣＶＤ）法又はプラズマＣＶＤ法等により酸化シリコン膜（ＳｉＯ２）を５０〜３００ｎｍの厚さで形成する具体例を挙げることができる。この第２絶縁膜は、この上に形成する後述の第３絶縁膜に含まれる水分が下層配線と直接触れることにより生じる腐食を防止する目的で設けられる。
【００１４】
本発明において、Ｓｉ−Ｈ結合を有する無機低誘電率膜からなる第３絶縁膜は、上記工程（Ｂ）において、第２絶縁膜上にシラノール（ＨｎＳｉ（ＯＨ）４−ｎ）を含む無機系ＳＯＧ溶液を塗布し、塗布した無機系ＳＯＧ膜を乾燥させ、その後所定温度で熱処理して無機系ＳＯＧ膜中のシラノールを重縮合させて形成することができる。つまり、第２絶縁膜上に２００〜３００ｎｍの厚さで無機系ＳＯＧ溶液を塗布し、塗布した無機系ＳＯＧ膜を例えば８０〜２５０℃で１〜５分間加熱し、無機系ＳＯＧ溶液に含まれる有機溶剤を蒸発させて前乾燥を行う。次に、例えば２００〜４００℃（好ましくは２５０〜３５０℃）でキュアリングを行って、乾燥させた無機系ＳＯＧ膜中のシラノールを重縮合させてシリコン酸化膜、すなわちＳｉ−Ｈ結合を有する無機低誘電率膜からなる第３絶縁膜を形成する。このときのキュアリング条件は、空気中の雰囲気であるとＳｉ−Ｈ結合が分解して吸湿性が向上してしまうため、低酸素若しくはＮ２雰囲気中でキュアリングを行うのが好ましい。以上の条件で形成したＳｉ−Ｈ結合を有する無機低誘電率膜からなる第３絶縁膜は疎水性であり、非常にポーラスな膜質で、その比誘電率は約３である。なお、キュアリングの温度によっては比誘電率を２．５〜３とすることも可能である。また、Ｓｉ−Ｈ結合を有する無機低誘電率膜からなる第３絶縁膜は、従来の有機系低誘電率膜（例えばポリアリールエーテル膜）に比べ、Ｏ２プラズマ耐性が高く、ノンエッチバックプロセスで使用することができる。
【００１５】
本発明において、シラノールを含む無機系ＳＯＧ溶液としては、具体的には、ハイドロシロキサンポリマー１２ｗｔ％、エタノール１ｗｔ％、プロピレングリコールジメチルエーテル８７ｗｔ％（東京応化工業株式会社製：ＯＣＤ  Ｔｙｐｅ１２）を混合した溶液を用いることができる。
【００１６】
本発明において、無機低誘電率膜としての第３絶縁膜上に形成する第４絶縁膜は、化学的気相成長（ＣＶＤ）法又はプラズマＣＶＤ法等によりシリコン酸化膜を４００〜６００ｎｍの厚さで形成する具体例を挙げることができる。そして、この第４絶縁膜上に第１のレジストパターンをフォトリソグラフィーにて形成し、上記工程（Ｅ）において、エッチングガスとしてＣＦ系ガスを使用してシリコン酸化膜からなる第４絶縁膜に配線溝・接続孔形成補助用の補助孔を形成することができる。
このドライエッチングに際しては、第３絶縁膜は全くエッチングされないエッチングストップ膜として機能するが、これについて詳しくは後述する。ＣＦ系エッチングガスとしては、Ｃ２Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８等を好適に使用することができる。
【００１７】
本発明において、上記工程（Ｆ）では、例えばＯ２プラズマ又はＯ３プラズマによるアッシングにて第１のレジストパターンを除去することができ、このとき第３絶縁膜表面の上記反応生成物層も一緒に除去される。なお、上記工程（Ｅ）でのドライエッチングに晒された部分の第３絶縁膜はＳｉ−Ｈ結合が分解し改質するが、後工程（Ｈ）のエッチングにて改質部は除去されるため問題はない。
【００１８】
本発明において、上記工程（Ｇ）では、フォトリソグラフィーにて第４絶縁膜上に第２のレジストパターンを形成することができ、その後の工程（Ｈ）において、この第２のレジストパターンをマスクとしてドライエッチングにより配線溝を第４絶縁膜に形成し、かつ第３絶縁膜と第２絶縁膜を貫通して下層配線と配線溝とを連通する接続孔を形成することができる。このドライエッチングでは無機系の第３絶縁膜のエッチングも含んでいるため、Ｃ／Ｆ比を下げる必要があり、エッチングガスとしてＣＦ４、ＣＨＦ３等のＣＦ系ガスが好適に使用される。
【００１９】
本発明において、工程（Ｈ）の後は、第２のレジストパターンを、例えばＯ２プラズマ又はＯ３プラズマによるアッシングにて除去する工程（Ｉ）と、配線溝及び接続孔の内部に配線層を形成する工程（Ｊ）を含むものであってもよい。工程（Ｊ）では、配線溝内及び接続孔内を埋め込むように、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分とする配線材料を全面に形成し、公知技術のＣＭＰ法又はエッチバック法等により、配線溝内及び接続孔内以外の部分の配線材料を除去することにより配線層を形成することができる。
【００２０】
本発明は別の観点によれば、半導体基板上に形成された第１絶縁膜及び第１絶縁膜上に形成された下層配線を有する積層体と、この積層体上に順次積層された第２絶縁膜、Ｓｉ−Ｈ結合を有する無機低誘電率膜である第３絶縁膜及び第４絶縁膜と、この第４絶縁膜に形成された配線溝と、この配線溝と下層配線との間を貫通する接続孔とを備えた、上記製造方法により製造された信頼性の高い半導体装置を得ることができる。
【００２１】
以下、本発明の実施形態に係る半導体装置を図１に基づいて説明する。なお、本発明は実施の形態に限定されるものではない。
【００２２】
まず、図１（ａ）に示すように、半導体基板１０１の上に堆積された絶縁膜（第１絶縁膜）１０２に下層配線１０３を埋め込んで形成された積層体１００上に、下層層間絶縁膜（第２絶縁膜）１０４として、１００ｎｍ程度の膜厚のシリコン酸化膜をプラズマＣＶＤ法により形成する。この下層層間絶縁膜１０４は、次に形成する無機系ＳＯＧ膜に含まれる水分が下層配線１０３と直接触れることにより生じる腐食を防ぐ機能を有する。
【００２３】
次に、下層層間絶縁膜１０４上にシラノールを含む無機系ＳＯＧ溶液を、２５０ｎｍ程度の膜厚になるようにスピンコーターにより塗布する。そして、ホットプレートにて１００〜２５０℃で１〜２分間加熱し、無機系ＳＯＧ溶液に含まれる有機溶剤を蒸発させる前乾燥を行って無機系ＳＯＧ膜を形成する。その後、低酸素若しくはＮ２雰囲気中で、かつ３５０℃程度でキュアリングを行い、無機系ＳＯＧ膜中のシラノールを重縮合させてＳｉ−Ｈ結合を有するシリコン酸化膜からなる無機低誘電率膜（第３絶縁膜）１０５を形成する。この無機低誘電率膜１０５（厚み：約２５０ｎｍ）は、疎水性を有し、非常にポーラスな膜質で、その比誘電率は約３である。
【００２４】
この無機低誘電率膜１０５上に、プラズマＣＶＤ法により５００ｎｍ程度のシリコン酸化膜を上層絶縁膜（第４絶縁膜）１０６として形成し、上層絶縁膜１０６上に補助孔形成のための第１のレジストパターン１０７をフォトリソグラフィーにて形成する。
【００２５】
次に、図１（ａ）の状態から図１（ｂ）に示すように、補助孔１０９の形成のためのドライエッチングを行う。このときのエッチング条件としては、誘導結合型プラズマ（ＩＣＰ）装置で、
ガス：Ｃ２Ｆ６／Ｃ４Ｆ８／Ａｒ＝１０／６／９５［ｓｃｃｍ］
圧力：１５ｍＴｏｒｒ
ＲＦパワー：１８００Ｗ
とした。
この条件で、上層絶縁膜１０６をドライエッチングするが、エッチングガスが無機低誘電率膜１０５に達した際、接続孔内に無機低誘電率膜１０５中から水素が供給され、補充孔１０９の底部の無機低誘電率膜１０５の表面に反応生成物層（高分子ポリマー層）が形成される。この反応生成物層によって、無機低誘電率膜１０５は全くエッチングされず、上層絶縁膜１０６のみエッチングされるため、無機低誘電率膜１０５がエッチングストッパー層として機能する。この際の選択比（シリコン酸化膜／無機低誘電率膜１０５）は１００以上であった。
【００２６】
次に、第１のレジストパターン１０７を通常のＯ２プラズマによるアッシングにて除去するが（図１（ｂ）の状態）、このとき無機低誘電率膜１０５の表面の上記反応生成物層（高分子ポリマー層）も除去される。
【００２７】
次に、図１（ｃ）に示すように、配線溝形成のための第２のレジストパターン１０８をフォトリソグラフィーにて形成する。
そして、図１（ｃ）の状態から図１（ｄ）に示すように、第２のレジストパターン１０８をマスクとして、配線溝１１０の形成及び接続孔１１１の形成のためのドライエッチングを行う。このときのエッチングは無機低誘電率膜１０５のエッチングも含んでいるため、Ｃ／Ｆ比を下げる必要がある。このときのエッチング条件としては、例えば容量結合型プラズマ（ＣＣＰ）装置で、
ガス：ＣＦ４／Ａｒ／Ｎ２／ＣＨＦ３＝２５／１５０／２０／２５［ｓｃｃｍ］
圧力：４００ｍＴｏｒｒ
ＲＦパワー：１０００Ｗ
とした。
このときの選択比（シリコン酸化膜／無機低誘電率膜１０５）は０．７である。以上の条件で、上層絶縁膜１０６、無機低誘電率膜１０５及び下層絶縁膜１０４をエッチングし、第２のレジストパターン１０８をＯ２プラズマによるアッシング除去することで、配線溝１１０及び接続孔１１１を制御良く一括で形成できる。このアッシングに際して、無機低誘電率膜１０５はＯ２プラズマ耐性が高いため、補助孔１０９に露出する無機低誘電率膜１０５の側面にサイドエッチが入ることはない。
【００２８】
その後、図１（ｅ）に示すように、配線溝１１０内及び接続孔１１１内を埋め込むように、Ａｌ系合金を主成分とする配線材料を全面に形成し、ＣＭＰ法により配線溝１１０内及び接続孔１１１内以外の部分の配線材料を除去することにより配線層１１２を形成する。
【００２９】
【発明の効果】
本発明によれば、デュアルダマシン法により半導体装置を製造するに際して、従来エッチングストップ膜として用いていたシリコン窒化膜よりも比誘電率が低い無機低誘電率膜を用いるため、層間容量や配線間容量を低減することができ、半導体装置の動作速度の劣化防止及び消費電力の低減を図ることができる。また、無機低誘電率膜は、従来エッチングストップ膜として用いていた有機低誘電率材料（例えばポリアリールエーテル）に比べ、Ｏ２プラズマ耐性が高いため、レジスト除去やフォトリソグラフィーにおけるリワークで行うアッシングに対しても形状劣化やＰｏｉｓｏｎｅｄ    Ｖｉａ（導通不良）が抑制され、信頼性の高い半導体装置を簡易な製造方法で得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の製造方法における各工程を示す断面図である。
【図２】従来技術による半導体装置の製造方法における各工程を示す断面図である。
【図３】別の従来技術による半導体装置の製造方法における各工程を示す断面図である。
【符号の説明】
１０１  半導体基板
１０２  第１絶縁膜
１０３  下層配線
１０４  第２絶縁膜
１０５  第３絶縁膜
１０６  第４絶縁膜
１０７  第１のレジストパターン
１０８  第２のレジストパターン
１０９  補助孔
１１０  配線溝
１１１  接続孔
【図１】
2004288701.tif 000003
【図２】
2004288701.tif 000004
【図３】
2004288701.tif 000005