(57)【要約】【課題】抵抗値のばらつきが小さいチップ型サーミスタを高精度に得ることを可能とする、チップ型サーミスタの製造方法を提供する。【解決手段】本発明にかかるチップ型サーミスタ１の製造方法は、サーミスタ素体２の少なくとも一主面上に、対向する端縁から中央方向に延ばして表面電極３，４を形成し、表面電極３，４およびサーミスタ素体２の両主面を被覆するように絶縁性樹脂膜５を形成し、その後絶縁性樹脂膜５の上からレーザー光を照射することにより表面電極３又は／およびサーミスタ素体２の一部をトリミングし、抵抗値を調整する。【選択図】　　図１
2004022672.tif 000002
【特許請求の範囲】
【請求項１】
サーミスタ素体の両主面上あるいは一主面上において対向する端縁から中央方向に延ばして表面電極を形成し、該表面電極およびサーミスタ素体の両主面を被覆するように絶縁性樹脂を塗布・硬化して絶縁性樹脂膜を形成し、抵抗値を調整するチップ型サーミスタの製造方法であって、
前記絶縁性樹脂膜の上から前記表面電極にレーザー光を照射することにより抵抗値を調整することを特徴とするチップ型サーミスタの製造方法。
【請求項２】
前記絶縁性樹脂膜の上からサーミスタ素体にレーザー光を照射することにより抵抗値を調整することを特徴とする請求項１に記載のチップ型サーミスタの製造方法。
【請求項３】
前記サーミスタ素体には内部電極が形成されており、前記絶縁性樹脂膜の上から前記表面電極又は／およびサーミスタ素体にレーザー光を照射することにより抵抗値を調整することを特徴とする請求項１又は請求項２に記載のチップ型サーミスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はチップ型サーミスタの製造方法に係り、特に、面実装タイプのサーミスタの表面電極等を精度よくトリミングすることにより高精度に抵抗値を調整するチップ型サーミスタの製造方法に関する。
【０００２】
【従来の技術】
サーミスタは通常、温度検出や温度補償回路に用いられるもので、正特性サーミスタ（以下、ＰＴＣという）や負特性サーミスタ（以下、ＮＴＣという）があり、そのサーミスタの抵抗値は、サーミスタ素体の固有抵抗と、外部電極とサーミスタ素体との接触面積で決定される。
【０００３】
チップ型サーミスタの例として、従来から図５および図６に示すような外観形状をしたものが知られている。
【０００４】
図５は、従来のチップ型サーミスタにおける第１の例を示す図で、同図（ａ）は斜視図、同図（ｂ）は断面図である。
この第１の例のチップ型サーミスタ５１では、サーミスタ素体５２の端面５２ａ，５２ｂをそれぞれ覆うように第１、第２の外部電極５３ａ，５３ｂが形成されている。
外部電極５３ａ，５３ｂは、一般にはディッピング法により形成されるが、この方法では、形成された外部電極５３ａ，５３ｂのサーミスタ素体５２の上、下の主面、および側面に至る部分の長さにばらつきが生じやすかった。加えて、サーミスタ素体５２自身の固有抵抗もばらつきがちであったため、サーミスタ５１では抵抗値のばらつきが加算的に大きくなり、所望どおりの抵抗値を有するサーミスタを製造することが困難であった。
【０００５】
そこで、抵抗値の修正を行うことにより所望値の抵抗を得る方法として、電極間の距離を調整することにより修正を行う方法が提案されている（例えば、特開昭６０−７６１０３号公報参照）。
【０００６】
この特開昭６０−７６１０３号公報に開示された製造方法は、電極をレーザートリミングすることにより抵抗値の修正を行って、同公報に図示するようなサーミスタを製造している。
【０００７】
図６（ａ）〜（ｃ）に示す第２の従来例のチップ型サーミスタ６１は、第１および第２の表面電極６３ａ，６３ｂをサーミスタ素体６２の上面主面に形成し、さらに、第１および第２の電極のそれぞれ一部を覆うように、硼珪酸ガラス膜６４を形成する（図６（ａ））。次いで、抵抗値を測定した後、表面電極部分６３ａをレーザートリミングすることにより凹所６５を形成し、電極６３ａ，６３ｂ間の距離を調整する（図６（ｂ））。これにより、抵抗が調整され所望の抵抗値のチップ型サーミスタ６１（図６（ｃ））とされている。
【０００８】
チップ型サーミスタ等を製造する際のトリミングにおいて、レーザー光は、一般に、トリミング面積に応じて５０〜１００μｍのビーム径に集光されたものを用いている。ところが、レーザー光は、通常、図７に示すようなエネルギー分布をもっており、ビーム中央部の強度が強く、ビーム周辺部は低くなる傾向にある。
【０００９】
このレーザー光のエネルギー分布特性のため、図８に示すように、レーザーが照射された個所の、レーザー光中央部Ｃは明確にトリミングされ、周辺部Ｆはぼやけたようにダレてトリミングされる。そのため、トリミング寸法精度を向上させることが困難であった。しかも、硼珪酸ガラス膜６４を通して表面電極をトリミングするには、レーザー出力を大きくしなければならず、図８に示すようにトリミング周辺部Ｆのダレが大きくなる傾向にあった。
【００１０】
そこで、抵抗値調整を行う部分の表面電極には硼珪酸ガラス膜を形成せずに、表面電極を直接レーザートリミングする方法も提案されている（例えば、上記特開昭６０−７６１０３号公報第８図，第９図参照）。この方法によれば、硼珪酸ガラス膜６４を通して表面電極をトリミングするよりも、レーザー出力を小さくすることができる。
【００１１】
しかし、上記のような、表面電極にレーザー光を直接照射してトリミングする方法においても、表面電極のトリミング周辺部にはダレが発生した。これは、周辺部のサーミスタ素体が熱で溶けてしまうからである。
【００１２】
【発明が解決しようとする課題】
サーミスタは通常、温度検出や温度補償回路に用いられるものであるため、その抵抗値については、より高い精度が求められている。しかしながら、第１の従来例に係るチップ型サーミスタ５１の製造方法によれば、抵抗値のばらつきが大きいために、大量に製造されたサーミスタから、抵抗値が設計値に近接した値のものを判別するという煩雑な作業が強いられ、生産コストが高くつくという問題があった。
【００１３】
また、第２の従来例に係るチップ型サーミスタ６１の製造方法によっても、レーザートリミングの寸法精度に限界があり、設計値通りの抵抗値を有する高精度なサーミスタを得ることはできなかった。
本発明はこのような不都合に鑑みて創案されたものであり、抵抗値のばらつきが小さいチップ型サーミスタを高精度に得ることを可能とする、チップ型サーミスタの製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の請求項１にかかるチップ型サーミスタの製造方法は、サーミスタ素体の両主面上あるいは一主面上において対向する端縁から中央方向に延ばして表面電極を形成し、該表面電極およびサーミスタ素体の両主面を被覆するように絶縁性樹脂を塗布・硬化して絶縁性樹脂膜を形成し、抵抗値を調整するチップ型サーミスタの製造方法であって、
前記絶縁性樹脂膜の上から前記表面電極にレーザー光を照射することにより抵抗値を調整することを特徴とする。
【００１５】
このように、絶縁性樹脂膜の上から表面電極にレーザー光を照射して該表面電極の一部をトリミングし、チップ型サーミスタの抵抗値を調整することにより、トリミングにおけるダレを小さくでき、かつこれに起因する抵抗値のばらつきも小さくできるため、所望の抵抗値を有する高精度なチップ型サーミスタを得ることができる。
【００１６】
本発明の請求項２にかかるチップ型サーミスタの製造方法は、前記請求項１の発明において、絶縁性樹脂膜の上からサーミスタ素体にレーザー光を照射することにより抵抗値を調整することを特徴とする。
このように絶縁性樹脂膜の上からサーミスタ素体にレーザー光を照射して該サーミスタ素体の一部をトリミングし、チップ型サーミスタの抵抗値を調整することにより、トリミングにおけるダレを小さくでき、かつこれに起因する抵抗値のばらつきも小さくできるため、所望の抵抗値を有する高精度なチップ型サーミスタを得ることができる。
【００１７】
本発明の請求項３にかかるチップ型サーミスタの製造方法は、請求項１又は請求項２のチップ型サーミスタの製造方法において、サーミスタ素体には内部電極が形成されており、絶縁性樹脂膜の上から表面電極又は／およびサーミスタ素体にレーザー光を照射することにより抵抗値を調整することを特徴とする。
このように、内部電極を有するサーミスタ素体を形成し、かつ絶縁性樹脂膜の上から表面電極又は／およびサーミスタ素体にレーザー光を照射してチップ型サーミスタの抵抗値を調整することにより、内部電極のないサーミスタ素体の場合と比べて、抵抗値のばらつきを小さくすることが可能となり、さらに高精度なチップ型サーミスタを得ることができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
［第１の実施の形態］
図１は本願請求項１に係るチップ型サーミスタの製造方法により製造したチップ型サーミスタを示す図である。
【００１９】
チップ型サーミスタ１は、半導体セラミックスからなるサーミスタ素体２と、このサーミスタ素体２の表主面に対向する端縁から中央に延ばして形成された表面電極３，４と、この表面電極３，４とサーミスタ素体２の上下面の全面を被覆するように形成された絶縁性樹脂膜５，５と、サーミスタ素体２の端面に表面電極３，４と電気的に接続するように形成された外部電極６，７とからなる。
【００２０】
そして、表面電極３はその一部３ａがレーザートリミングにより除去されており、さらに、その一部３ａの下方に位置するサーミスタ素体２の一部２ａが表主面側から見て凹部をなして除去されている。この表面電極３の一部３ａおよびサーミスタ素体２の一部２ａがダレのないシャープなトリミングで除去されることによって、チップ型サーミスタ１は抵抗値が設計値通りの抵抗値もしくはその許容誤差範囲の抵抗値にされている。
【００２１】
上記チップ型サーミスタ１は、以下の製造方法にて作製される。
Ｍｎ化合物、Ｎｉ化合物およびＣｏ化合物をバインダー剤とともに混練し、スラリーを調整し、これをドクターブレード法にてシート状に成形し、所定の平面形状（例えば、６５×６５ｍｍ）を得るようにカットして矩形のグリーンシートを得る。このグリーンシートを複数枚重ねて圧着した後、９００〜１４００℃で、約１時間焼成してサーミスタウエハーを得る。
【００２２】
次に、サーミスタウエハーの上面の全面にＮｉーＣｒ膜、次いでＡｕ膜を、真空蒸着にて２層から成る電極膜を形成する。この電極膜は最終的に表面電極３，４を形成する。表面電極３，４は、サーミスタ素体２と電気的にオーミックに接続され、機械的剥離強度が強く、後加工しやすい材料を用いることが望ましい。なお、電極膜の形成は、真空蒸着のほか、スパッタリングもしくはメッキなどの薄膜形成法により形成してもよいし、スクリーン印刷などの厚膜工法により形成してもよい。
【００２３】
さらに、上記の電極膜上に、フォトレジスト材をスピンコートして膜を形成する。なお、フォトレジスト膜の厚さは、通常０．５〜２μｍ程度とする。次に、ウエハー上面から所定の形状のフォトマスクを当てて露光し、溶剤で現像し、フォトレジスト膜をパターニングする。
【００２４】
次に、ヨウ化カリウム水溶液を用いてＡｕを、塩化第２鉄水溶液を用いてＮｉ−Ｃｒをそれぞれエッチングし、表面電極をパターニングする。次に、パターニングされた電極上に残存するフォトレジスト膜を溶剤にて剥離する。対向する両表面電極３，４間の距離は、辺の長さにもよるが、例えば、１ｍｍの辺でおよそ２００μｍとする。
【００２５】
次いで、上記サーミスタウェハーの上面にスピンコートにて絶縁性樹脂膜を形成する樹脂、例えばポリイミドを印刷し、また下面にも同様にポリイミドを印刷する。その後、上下面それぞれのポリイミド層が硬化するように２００〜４５０℃にて熱処理して硬化させ、絶縁性樹脂膜、ここではポリイミド膜５，５を形成する。このポリイミド膜の厚みは樹脂によって変えるが、耐熱性のポリイミド膜５，５の厚みはそれぞれ２〜１０μｍになるようにする。
【０００２６】
次いで、ポリイミド膜５，５が形成されたサーミスタウェハーをダイシングにて短冊状にカットする。短冊状ステイックの幅は、サーミスタ素体２の長辺の幅になる。次に、ステイック状サーミスタ素体の側面、すなわちサーミスタ素体の端面に相当する面にスパッタリングでそれぞれ厚み０．２〜０．５μｍのＮｉ−Ｃｒ合金およびＡｇ積層膜を形成し、続いて湿式電解めっきでＮｉ，次いで、Ｓｎ−Ｐｂ合金膜をそれぞれ厚み１〜３μｍの厚みとなるように形成する。この電極は最終的に外部電極６，７を構成する。
【０００２７】
さらにスティック状サーミスタ素体を幅方向にダイシングにてカットし、複数のチップ型サーミスタを得る。このチップ型サーミスタは所望の抵抗値より１〜５％低くなるように作製する。
【００２８】
次に、このチップ型サーミスタの抵抗値を測定し、その測定値をもとに表面電極の一部にポリイミド膜５上からＹＡＧレーザーを照射することにより、表面電極３をトリミングし抵抗値を調整する。なお、上記のＹＡＧレーザーにおいて、基本波の出力は約０．１〜０．５Ｊであることが望ましい。このトリミングにより、表面電極３の一部３ａとその下方に位置するサーミスタ素体２の一部２ａが除去され、表主面側から見て凹部が形成される。この凹部は深さ方向にダレがほとんどなく、表面電極はシャープにトリミングされている。なお、上記実施の形態において、端面の外部電極６、７の下地の膜材料としては、Ｎｉ−Ｃｒ合金およびＡｇ積層膜で説明したが、これに限らず、単層膜であっても良く、サーミスタ素体２と電気的にオーミックに接続され、機械的剥離強度が強い材料を用いることが望ましい。また、この第１の実施の形態では、表面電極３の一部３ａとその下方に位置するサーミスタ素体２の一部２ａをトリミングしたが、表面電極３を除去することが望ましい。また、表面電極３とサーミスタ素体２の表主面中央部の表面電極が形成されていないサーミスタ素体２の一部をトリミングしてもよい。
【００２９】
［第２の実施の形態］
図２は本願請求項２に係るチップ型サーミスタの製造方法により製造したチップ型サーミスタを示す図である。
【００３０】
チップ型サーミスタ１１は、半導体セラミックスよりなるサーミスタ素体１２と、このサーミスタ素体１２の表主面に対向する端縁から中央に延ばして形成された表面電極１３，１４と、この表面電極１３，１４とサーミスタ素体１２の上下面の全面を被覆するように形成された絶縁性樹脂膜１５，１５と、サーミスタ素体１２の端面に表面電極１３，１４と電気的に接続するように形成された外部電極１６，１７とからなる。
【００３１】
そして、サーミスタ素体１２は、その一部１２ａが表主面側から裏主面側に貫通するように除去されている。このサーミスタ素体１２の一部１２ａがダレのないシャープなトリミングで除去されることによって、チップ型サーミスタ１１は抵抗値が設計値通りの抵抗値もしくはその許容誤差範囲の抵抗値にされている。
【００３２】
上記チップ型サーミスタ１１の製造方法は、表面電極ではなく、サーミスタ素体１２の端縁部を絶縁性樹脂膜１５上からＹＡＧレーザーで照射してトリミングする点を除いては、上記チップ型サーミスタ１の製造方法とほぼ同様であるので、詳細な説明を省略する。なお、上記のＹＡＧレーザーにおいて、基本波の出力は表面電極に照射する場合の出力、約０．１〜０．５Ｊよりも大きい出力である。
【００３３】
上記チップ型サーミスタ１１の製造方法によれば、所望の抵抗値より１〜５％低くなるように作製したチップ型サーミスタの抵抗値を測定し、その測定値をもとにサーミスタ素体１２の端縁の一部に絶縁性樹脂膜１５上からＹＡＧレーザーを照射することにより、サーミスタ素体１２をトリミングし抵抗値を調整する。このトリミングにより、サーミスタ素体１２の一部１２ａが裏主面にまで達してトリミングされ、凹部が形成される。この凹部は深さ方向にダレがほとんどなく、サーミスタ素子１２はシャープにトリミングされている。
【００３４】
［第３の実施の形態］
図３は本願請求項３に係るチップ型サーミスタの製造方法により製造した１つのチップ型サーミスタを示す図である。
【００３５】
チップ型サーミスタ２１は、サーミスタ素体２２内部に内部電極２８，２８，２９，２９が形成されている点を除いては上記実施の形態１のチップ型サーミスタ１と同様に形成されている。
【００３６】
チップ型サーミスタ２１は、半導体セラミックスよりなるサーミスタ素体２２と、このサーミスタ素体２２の表主面に対向する端縁から中央に延ばして形成された表面電極２３，２４と、この表面電極２３，２４とサーミスタ素体２２の上下面の全面を被覆するように形成された絶縁性樹脂膜２５，２５と、サーミスタ素体２の端面に表面電極２３，２４と電気的に接続するように形成された外部電極２６，２７と、サーミスタ素体２２内部に形成された内部電極２８，２８，２９，２９とからなる。内部電極２８，２８，２９，２９は低抵抗化および抵抗値ばらつきを抑制するために設けられ、内部電極２８，２８、内部電極２９，２９は外部電極２６，２７とそれぞれ電気的に接続されている。
【００３７】
上記チップ型サーミスタ２１の製造方法は、内部電極２８，２８，２９，２９用の層が形成されているグリーンシートと何らの内部電極用の層が形成されていない無地のグリーンシートとを適宜積層し、サーミスタ素体２２を形成する点を除いては、上記チップ型サーミスタ１の製造方法とほぼ同様であるので、詳細な説明を省略する。
【００３８】
サーミスタ素体２２に形成される内部電極２８，２８，２９，２９用の層は、無地のグリーンシートにＡｇなどを主成分とする導電性ペーストをスクリーン印刷することによって形成する。
【００３９】
［第４の実施の形態］
図４は本願請求項３に係るサーミスタの製造方法により製造した他のチップ型サーミスタを示す図である。
【００４０】
チップ型サーミスタ３１は、サーミスタ素体３２内部に内部電極３８，３８，３９，３９、４０が形成されている点を除いては、上記チップ型サーミスタ１１と同様に形成される。
【００４１】
チップ型サーミスタ３１は、半導体セラミックスよりなるサーミスタ素体３２と、このサーミスタ素体３２の表主面に対向する端縁から中央に延ばして形成された表面電極３３，３４と、この表面電極３３，３４とサーミスタ素体３２の上下面の全面を被覆するように形成された絶縁性樹脂膜３５，３５と、サーミスタ素体３２の端面に表面電極３３，３４と電気的に接続するように形成された外部電極３６，３７と、サーミスタ素体３２内部に形成された内部電極３８，３９，３９，４０，４０とからなる。
【００４２】
内部電極３８，３８，３９，３９、４０は低抵抗化および抵抗値ばらつきを抑制するために設けられ、内部電極３８は中空電極であり、内部電極３９，３９は外部電極３６と内部電極４０，４０は外部電極３７と電気的に接続されている。
【００４３】
チップ型サーミスタ３１の製造方法は、内部電極３８，３８，３９，３９，４０用の層が形成されているグリーンシートと何らの内部電極用の層が形成されていない無地のグリーンシートとを適宜積層し、サーミスタ素体３２を形成することを除いては、上記チップ型サーミスタ１１とほぼ同様であるので、詳細な説明は省略する。
【００４４】
上記第１〜第４の実施の形態において、ＹＡＧレーザーで照射することによりトリミングする例で説明しているが、それに限られない。例えば、ＹＡＧレーザーの代わりにエキシマレーザーなど他の波長が短い高周波のレーザ光を用いてもよい。
【００４５】
【実施例】
次に、本発明の製造方法により製造したチップ型サーミスタと従来例の製造方法により製造したチップ型サーミスタのトリミングの状態の比較を行った結果を説明する。
【００４６】
（実施例１）
Ｍｎ化合物、Ｎｉ化合物およびＣｏ化合物からなる６５×６５ｍｍの矩形のグリーンシートを作成する。このグリーンシートを複数枚重ねて圧着した後、１３００℃、１時間で焼成して５０×５０×０．５ｍｍのサーミスタウエハーを得る。
【００４７】
次に、サーミスタウエハーの上面の全面にＮｉーＣｒ膜、次いでＡｕ膜を、真空蒸着にてそれぞれ０．５μｍの厚みになるように、２層から成る電極膜を形成する。さらに、この電極膜上に、フォトレジスト材をスピンコートにて厚さ約１μｍの膜に形成する。次にウエハー上面から所定の形状のフォトマスクを当てて露光し、溶剤で現像し、フォトレジスト膜をパターニングする。
【００４８】
次に、ヨウ化カリウム水溶液を用いてＡｕを、塩化第２鉄水溶液を用いてＮｉ−Ｃｒをそれぞれエッチングし、表面電極をパターニングする。次に、パターニングされた電極上に残存するフォトレジスト膜を溶剤にて剥離する。このときの対向する両表面電極間距離はおよそ２００μｍにする。
【００４９】
次いで、上記サーミスタウェハーの上面にスピンコートにてポリイミドを印刷し、また下面にも同様にポリイミドを印刷する。その後、上下面それぞれのポリイミド膜の厚みはそれぞれ約４μｍになるように４００℃にて熱処理して硬化させる。
【００５０】
次いで、ポリイミド膜が形成されたサーミスタウェハーをダイシングにて短冊状にカットする。次に、スティック状サーミスタ素体の側面に、Ｎｉ−Ｃｒ合金膜およびＡｇ膜をスパッタリングでそれぞれ厚み０．５μｍになるように形成し、外部電極を構成する電極膜を形成する。続いて、湿式電解めっきでＮｉ膜，次いで、Ｓｎ−Ｐｂ合金膜をそれぞれ厚み約２μｍになるように形成する。
【００５１】
さらに、スティック状サーミスタ素体を幅方向にダイシングにてカットし、所望の抵抗値より１〜５％低くなるように複数のチップ型サーミスタを作製する。得られたチップ型サーミスタの寸法は、長辺１．０ｍｍ、短辺０．５ｍｍ、厚み０．５ｍｍであった。
【００５２】
次に、このチップ型サーミスタの抵抗値を測定し、その測定値をもとに表面電極の一部をポリイミド膜上からＹＡＧレーザーで照射することにより、表面電極をトリミングし抵抗値を調整した。なお、上記のＹＡＧレーザーにおいて、基本波の出力は約０．１Ｊであり、レーザービーム径は５０μｍとした。
【００５３】
（実施例２）
表面電極ではなく、チップ型サーミスタ素体の一部をポリイミド膜上からＹＡＧレーザーで照射することにより、サーミスタ素体をトリミングし、抵抗値を調整した以外は、上記実施例１と同様にしてチップ型サーミスタを製造した。なお、上記のＹＡＧレーザーにおいて、基本波の出力は約０．２Ｊであり、レーザービーム径は１００μｍとした。
【００５４】
（従来例１）
比較のため、絶縁性樹脂膜を形成する代わりにガラス絶縁膜を形成し、チップ型サーミスタの表面電極の一部をガラス膜の上からＹＡＧレーザーで照射することにより、表面電極をトリミングし、抵抗値を調整した以外は上記実施例１と同様にしてチップ型サーミスタを製造した。なお、上記のＹＡＧレーザーにおいて、基本波の出力は約０．１Ｊであり、レーザービーム径は５０μｍとした。
【００５５】
（従来例２）
比較のため、絶縁性樹脂膜およびガラス膜を形成せず、チップ型サーミスタの表面電極の一部を直接ＹＡＧレーザーで照射することにより、表面電極をトリミングし、抵抗値を調整した以外は上記実施例１と同様にしてチップ型サーミスタを製造した。なお、上記のＹＡＧレーザーにおいて、基本波の出力は約０．１Ｊであり、レーザービーム径は５０μｍとした。
【００５６】
（従来例３）
比較のため、絶縁性樹脂膜を形成する代わりにガラス絶縁膜を形成し、チップ型サーミスタ素体の一部をガラス膜の上からＹＡＧレーザーで照射することにより、トリミングし、抵抗値を調整した以外は上記実施例２と同様にしてチップ型サーミスタを製造した。なお、上記のＹＡＧレーザーにおいて、基本波の出力は約０．２Ｊであり、レーザービーム径は１００μｍとした。
【００５７】
（従来例４）
比較のため、絶縁性樹脂膜およびガラス膜を形成せず、チップ型サーミスタ素体の一部を直接ＹＡＧレーザーで照射することにより、サーミスタ素体をトリミングし、抵抗値を調整した以外は上記実施例２と同様にしてチップ型サーミスタを製造した。なお、上記のＹＡＧレーザーにおいて、基本波の出力は約０．２Ｊであり、レーザービーム径は１００μｍとした。
トリミングの状態を観察した結果を、次の表１，表２に示す。
【００５８】
なお、ダレ寸法は、図８に示すように、深さＤ＝０．１ｍｍ以上の深さまでトリミングされている部分の幅Ｔをトリミング寸法とし、それより浅い深さの幅寸法Ｅをダレ寸法とした。表中の数字はμｍ、試料数１０個の平均値である。
【００５９】
【表１】
2004022672.tif 000003
【００６０】
【表２】
2004022672.tif 000004
【００６１】
この結果から、本発明の製造方法によって製造されたチップ型サーミスタは、ダレが０．１ｍｍ以下と小さく、シャープなトリミングができており、トリミング寸法精度の良い加工が可能であり、抵抗の調整が正確に容易にできる。
【００６２】
【発明の効果】
以上説明したように、本発明にかかるチップ型サーミスタの製造方法は、絶縁性樹脂膜の上からレーザー光を照射して表面電極又は／およびサーミスタ素体の一部をトリミングし、抵抗調整することにより、トリミングにおけるダレが小さくなり、ダレに起因する抵抗値のばらつきを小さくでき、その結果、所望の抵抗値を有する高精度なチップ型サーミスタを得ることができる。
【００６３】
また、本発明にかかるチップ型サーミスタの製造方法は、内部電極を形成してサーミスタ素体を作製し、かつ絶縁性樹脂膜の上から表面電極又は／およびサーミスタ素体にレーザー光を照射して、チップ型サーミスタの抵抗値調整を行うことにより、抵抗値のばらつきを小さくでき、内部電極のないサーミスタ素体の場合と比べて、抵抗値のばらつきを小さくすることが可能となり、さらに高精度なチップ型サーミスタを得ることができる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかるチップ型サーミスタを示す図で、同図（ａ）は一部破断した平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線に沿う断面図である。
【図２】第２の実施の形態にかかるチップ型サーミスタを示す図で、同図（ａ）は一部破断した平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線に沿う断面図である。
【図３】第３の実施の形態にかかるチップ型サーミスタを示す図で、同図（ａ）は一部破断した平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線に沿う断面図である。
【図４】第４の実施の形態にかかるチップ型サーミスタを示す図で、同図（ａ）は一部破断した平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線に沿う断面図である。
【図５】従来例のチップ型サーミスタを示す図で、同図（ａ）は斜視図、同図（ｂ）は同図（ａ）の断面図である。
【図６】従来例の他のチップ型サーミスタの製造工程を示す図で、同図（ａ）はトリミングする前の状態を示す断面図、同図（ｂ）はトリミングした後の状態を示す断面図、同図（ｃ）は同図（ｂ）の平面図である。
【図７】レーザー光のエネルギー分布を示す図である。
【図８】レーザー光によるトリミングの状態を説明する図である。
【符号の説明】
１　，１１，２１，３１　　チップ型サーミスタ
２　，１２，２２，３２　　サーミスタ素体
２ａ，１２ａ，２２ａ，３２ａ　　一部
３，４，１３，１４，２３，２４，３３，３４　　表面電極
３ａ，２３ａ　　一部
５，１５，２５，３５　　絶縁性樹脂膜
６，７，１６，１７，２６，２７，３６，３７　　外部電極
２８，２９，３８，３９，４０　　内部電極
【図１】
2004022672.tif 000005
【図２】
2004022672.tif 000006
【図３】
2004022672.tif 000007
【図４】
2004022672.tif 000008
【図５】
2004022672.tif 000009
【図６】
2004022672.tif 000010
【図７】
2004022672.tif 000011
【図８】
2004022672.tif 000012