(57)【要約】　　【課題】　チップ面積及び製造コストを増大することなく、熱安定性と高周波特性とが良好なバイポーラトランジスタを得られるようにする。　　【解決手段】　基板１１の上には、コレクタコンタクト層１２、コレクタ層１３、ベース層１４、エミッタ層１５及びエミッタコンタクト層１６がエピタキシャル成長により順次積層されている。ベース層１４の外部ベース領域１４ｂにおいて、エミッタ層１５の近傍の領域上には、エミッタ層１５と同一の半導体材料からなる容量膜１８が設けられている。また、外部ベース領域１４ｂの上と容量膜１８の上とにはベース電極１９が設けられている。【選択図】　　　　図１
2004111941.tif 000002
【特許請求の範囲】
【請求項１】
　真性ベース領域と外部ベース領域とを有する第１の半導体層と、
　前記第１の半導体層の上に形成され、前記真性ベース領域上に位置する部分がエミッタ領域又はコレクタ領域となる第２の半導体層と、
　前記第１の半導体層における前記外部ベース領域の上に形成された容量膜と、
　前記第１の半導体層の上に、一の部分が前記容量膜の上に形成され、他の部分が前記外部ベース領域と接続されたベース電極とを備えていることを特徴とするバイポーラトランジスタ。
【請求項２】
　前記容量膜は前記第２の半導体層と同一の半導体材料からなることを特徴とする請求項１に記載のバイポーラトランジスタ。
【請求項３】
　前記容量膜は、前記第２の半導体層側の端部が前記第２の半導体層の側面と接するように設けられていることを特徴とする請求項１又は２に記載のバイポーラトランジスタ。
【請求項４】
　前記外部ベース領域に、前記真性ベース領域よりも抵抗値が高い高抵抗領域が設けられていることを特徴とする請求項１〜３のうちのいずれか１項に記載のバイポーラトランジスタ。
【請求項５】
　前記容量膜は、前記外部ベース領域における前記真性ベース領域と反対側の端部から間隔を置いた領域の上に設けられ、
　前記ベース電極は、前記外部ベース領域と前記容量膜との上に、前記容量膜における前記第２の半導体層と反対側の端部を跨ぐように設けられていることを特徴とする請求項１〜４のうちのいずれか１項に記載のバイポーラトランジスタ。
【請求項６】
　前記ベース電極は、前記容量膜の上に形成された第１のベース電極と、該第１のベース電極と間隔を置いて設けられ且つ前記第１の半導体層の前記外部ベース領域と接続された第２のベース電極とからなることを特徴とする請求項１〜４のうちのいずれか１項に記載のバイポーラトランジスタ。
【請求項７】
　前記第２のベース電極は、その抵抗値が温度の上昇に伴って大きくなる金属材料によって構成されていることを特徴とする請求項６に記載のバイポーラトランジスタ。
【請求項８】
　前記容量膜は、前記外部ベース領域における前記真性ベース領域と反対側の端部から間隔を置いた領域の上に設けられており、
　前記第２のベース電極は、前記容量膜の側方における前記真性ベース領域から遠い部分の上に設けられていることを特徴とする請求項６又は７に記載のバイポーラトランジスタ。
【請求項９】
　前記容量膜は、前記第１の半導体層の上に、前記外部ベース領域における前記真性ベース領域と反対側の端部の上をも含むように形成されており、
　前記第１のベース電極及び前記第２のベース電極は、前記容量膜の上に、前記第２のベース電極が前記第１のベース電極よりも前記真性ベース領域から遠い部分に位置するように設けられ、
　前記第２のベース電極は、前記容量膜を通って前記第１の半導体層と接続されていることを特徴とする請求項６又は７に記載のバイポーラトランジスタ。
【請求項１０】
　前記第２の半導体層は、前記第１の半導体層よりもバンドギャップが大きい半導体材料からなることを特徴とする請求項１〜９のうちのいずれか１項に記載のバイポーラトランジスタ。
【請求項１１】
　前記第１の半導体層は第１導電型の半導体材料からなり、
　前記容量膜は第２導電型の半導体材料からなることを特徴とする請求項１〜１０のうちのいずれか１項に記載のバイポーラトランジスタ。
【請求項１２】
　基板上に第１の半導体層及び第２の半導体層を順次形成する第１の工程と、
　前記第２の半導体層からエミッタ領域又はコレクタ領域となる第１領域と、容量膜となる第２領域とを区画する第２の工程と、
　前記第１の半導体層の上に、一部分が第１の半導体層と接続されるように、且つ他の部分が前記第２領域の上を含むようにベース電極を形成する第３の工程とを備えていることを特徴とするバイポーラトランジスタの製造方法。
【請求項１３】
　前記第２の工程は、前記第１領域と前記第２領域とを覆うマスクパターンを形成する工程と、前記マスクパターンを用いて前記第１の半導体層が露出するまで前記第２の半導体層をエッチングする工程とを含むことを特徴とする請求項１２に記載のバイポーラトランジスタの製造方法。
【請求項１４】
　前記第２の工程において、前記第１領域と前記第２領域とが接するように前記マスクパターンを形成することを特徴とする請求項１３に記載のバイポーラトランジスタの製造方法。
【請求項１５】
　前記第２の工程よりも後に、前記マスクパターンを用いて、前記第１の半導体層の露出面に対するイオン注入を行う工程をさらに備えていることを特徴とする請求項１３又は１４に記載のバイポーラトランジスタの製造方法。
【請求項１６】
　前記第３の工程において、前記第１の半導体層の露出面の上と前記２の半導体層の第２領域の上と含むように前記ベース電極を形成することを特徴とする請求項１３に記載のバイポーラトランジスタの製造方法。
【請求項１７】
　前記第３の工程は、前記第１の半導体層と接続される第１のベース電極を形成する工程と、前記第２の半導体層の上に第２のベース電極を形成する工程とを含むこと特徴とする請求項１２に記載のバイポーラトランジスタの製造方法。
【請求項１８】
　前記第２のベース電極を構成する材料に、その抵抗値が温度の上昇に伴って大きくなる金属材料を用いることを特徴とする請求項１７に記載のバイポーラトランジスタの製造方法。
【請求項１９】
　前記第２の工程は、前記第１領域と前記第２領域とを覆うマスクパターンを形成する工程と、前記マスクパターンを用いて前記第１の半導体層が露出するまで前記第２の半導体層をエッチングする工程とを含み、
　前記第３の工程において、前記第２の半導体層の前記第２領域の上に前記第１のベース電極を形成すると共に、前記第１の半導体層の露出面の上に前記第２のベース電極を形成することを特徴とする請求項１７又は１８に記載のバイポーラトランジスタの製造方法。
【請求項２０】
　前記第２の工程において、前記第２領域を前記第１の半導体層の端部までを含むように区画し、
　前記第３の工程は、
　前記第２領域の上に、第１の金属材料を用いて前記第１のベース電極を形成する工程と、
　前記第２領域の上に、前記第１のベース電極よりも前記第１領域から遠い部分に位置するように、第２の金属材料を用いて前記第２のベース電極を形成する工程と、
　前記第２の金属材料を選択的に拡散して前記第２のベース電極と前記第１の半導体層とを接続する工程とを含むことを特徴とする請求項１７に記載のバイポーラトランジスタの製造方法。
【請求項２１】
　前記第１の工程において、前記第２の半導体層を構成する材料に前記第１の半導体層よりもバンドギャップが大きい材料を用いることを特徴とする請求項１２〜２０のうちのいずれか１項に記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は高周波用の高出力トランジスタとして利用可能なバイポーラトランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
　砒化ガリウム（ＧａＡｓ）又は燐化インジウム（ＩｎＰ）等からなるIII-Ｖ族化合物半導体は、半絶縁性基板として利用できると共に、シリコン（Ｓｉ）系の半導体材料と比べて電子移動度及び電子飽和速度等の電気的な特性が優れていることや、ヘテロ接合を利用して所望のエネルギーバンド構造を持つ半導体装置を設計できること等といった利点を持つ。
【０００３】
　特に、エミッタ層にベース層よりもバンドギャップが大きいIII-Ｖ族化合物半導体を用いたヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ)は、単一電源で動作可能であり、電力付加効率が高く、電力増幅の線形性にも優れているといった特徴を持つことから、携帯電話等の高出力トランジスタとして広く用いられている。
【０００４】
　従来のＨＢＴとして、ベース層にｐ型のＧａＡｓを用い且つエミッタ層にｎ型の砒化アルミニウムガリウム（ＡｌＧａＡｓ）を用いたＡｌＧａＡｓ／ＧａＡｓ系のＨＢＴと、ベース層にｐ型のＧａＡｓを用い且つエミッタ層にｎ型の燐化インジウムガリウム（ＩｎＧａＰ）を用いたＩｎＧａＰ／ＧａＡｓ系のＨＢＴとが知られている。
【０００５】
　図１０（ａ）は、従来のＩｎＧａＰ／ＧａＡｓ系のＨＢＴの断面構成を示している。図１０（ａ）に示すように、ＧａＡｓからなる基板１０１の上には、高濃度ｎ型ＧａＡｓからなるコレクタコンタクト層１０２、低濃度ｎ型ＧａＡａからなるコレクタ層１０３、ｐ型ＧａＡｓからなるベース層１０４、ｎ型ＩｎＧａＰからなるエミッタ層１０５及び複数のｎ型エミッタ層が積層されてなるエミッタコンタクト層１０６が順次積層されている。
【０００６】
　また、エミッタコンタクト層１０６の上にはエミッタ電極１０７が形成されている。エミッタ層１０５はベース層１０４の上にメサ型に形成されており、ベース層１０４の上におけるエミッタ層１０５の外側にはベース電極１０８が形成されている。また、コレクタコンタクト層１０２の上におけるコレクタ層１０３の外側にはコレクタ電極１０９が形成されている。
【０００７】
　従来のＨＢＴは、エミッタ層１０５に、ベース層１０４よりもバンドギャップが大きいＩｎＧａＰを用いているため、ベース層１０４からエミッタ層１０５へと正孔が逆注入されることを抑制できる。これにより、ベース層１０４の薄膜化とｐ型不純物の高濃度化とを両立できるため、ベース層１０４の電子の走行時間を短くすると共にベース抵抗を小さくすることができるので、高速動作が可能な高出力デバイスとして従来のＨＢＴを用いることができる。
【０００８】
　ここで、従来のＨＢＴにおいて、メサ型のエミッタ層１０５は、エミッタコンタクト層１０６の下側であって実際にエミッタとして機能する領域であるエミッタ領域１０５ａと、該エミッタ領域１０５ａと接続して設けられた表面保護領域１０５ｂとを有している。また、ベース層１０４は、エミッタ領域１０５ａの下側部分は実際にベースとして機能する真性ベース領域１０４ａと、ベース電極１０８と真性ベース領域１０４ａとの間を接続する外部ベース領域１０４ｂとに分けられる。
【０００９】
　表面保護領域１０５ｂは、エミッタ電極１０７からエミッタコンタクト層１０６を通ってエミッタ領域１０５ａに注入された電子が、外部ベース領域１０４ｂの表面において正孔と再結合することを防止する機能を有する。
【００１０】
　図１０（ｂ）は、図１０（ａ）のエミッタ層１０５とその周辺部分とを拡大して、等価回路記号と重ね合わせながら示している。図１０（ｂ）に示すように、ベース電極１０８には高周波の入力信号ＲＦINと共に正の直流電流ＤＣを入力して、入力信号のＲＦ電力を増大して用いる。この際、ベース層１０４には、高濃度のｐ型不純物が添加されており、直流電流ＤＣ及び高周波の入力信号ＲＦINに対して抵抗成分として作用する。
【００１１】
　ところで、従来のＨＢＴを高出力トランジスタとして場合には、図１０（ａ）に示すＨＢＴを１つの単位セルとして、１０個〜１００個程度のＨＢＴを並列に接続する。しかし、動作状態のばらつき等により複数のＨＢＴにおいて温度上昇の程度に差異が生じることがある。この場合、温度が高いＨＢＴはエミッタとベースとの間のオン電圧が低下するため、エミッタ電流が増大してさらに温度が上昇することとなるので、高出力トランジスタ装置の動作が熱的に不安定となる。
【００１２】
　このような問題に対し、各ＨＢＴのベース入力端子にバラスト抵抗と呼ばれる動作安定化用の抵抗素子を設ける構成が知られている。
【００１３】
　図１１は、各ＨＢＴにバラスト抵抗が設けられた従来の高出力トランジスタ装置の回路構成を示している。図１１に示すように、互いに並列に接続された複数のバイポーラトランジスタＱ1 〜Ｑn のそれぞれのベース端子には、バラスト抵抗Ｒ1 〜Ｒn を介して直流電流ＤＣを入力すると共に、入力容量Ｃ1 〜Ｃn を介して入力信号ＲＦINを入力する。
【００１４】
　このような構成により、１つのバイポーラトランジスタＱ1 に電流が集中しようとする場合に、バラスト抵抗Ｒ1 により電圧降下が生じるため、ベース層に印加される電圧が低下して電流の集中が緩和される。また、入力信号ＲＦINは入力容量Ｃ1 〜Ｃn を介してベース電極に入力されるため、バラスト抵抗Ｒ1 〜Ｒn による高周波特性が劣化することがない。
【００１５】
　図１１の高出力トランジスタ装置は、図１０（ａ）のＨＢＴと同様の構成によりバイポーラトランジスタＱ1 〜Ｑn を形成することにより得られる。この場合、基板上のＨＢＴ素子形成領域とは異なる部分に、金属又は半導体材料からなる薄膜を用いて各バラスト抵抗Ｒ1 〜Ｒn を形成し、窒化シリコン（ＳｉＮ）等からなる容量絶縁膜と金属からなる導電膜とを用いて入力容量Ｃ1 〜Ｃn を形成する。
【特許文献１】特開平８−２７９５６１号公報
【特許文献２】米国特許第５，６０８，３５３号明細書
【特許文献３】米国特許第５，６２９，６４８号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１６】
　しかしながら、前記従来のＨＢＴによると、表面保護領域１０５ｂを設けることにより、ベース電極１０８とエミッタ電極１０７との間の距離が増大するため、ベース抵抗が大きくなる。従って、ベース電極１０８から入力される高周波の入力信号ＲＦINの電流低下が大きくなるので、ＨＢＴの高周波特性が劣化する。
【００１７】
　また、前記従来の高出力トランジスタ装置のように、各バイポーラトランジスタＱ1 〜Ｑn に入力容量Ｃ1 〜Ｃn とバラスト抵抗とＲ1 〜Ｒn を設けると、ＨＢＴ形成領域に加えて入力容量形成領域とバラスト抵抗形成領域とを確保する必要があるため、チップ面積が増大してチップコストが増大する。特に、窒化シリコンを容量絶縁膜に用いた場合では、入力容量として必要とされる容量値を確保するためには１辺が１０μｍ以上の矩形領域が各ＨＢＴ毎に必要とされるため、チップコストが著しく増大する。また、ＨＢＴ素子を形成した後にバラスト抵抗及び入力容量を形成する必要があるため、製造コストが増大する。
【００１８】
　本発明は、前記従来の課題を解決し、チップ面積及び製造コストを増大することなく、熱安定性と高周波特性とが良好なバイポーラトランジスタを得られるようにすること目的とする。
【課題を解決するための手段】
【００１９】
　前記の目的を達成するため、本発明は、ベース層とベース電極との間の一部分に容量膜を設ける構成とする。
【００２０】
　具体的に、本発明に係るバイポーラトランジスタは、真性ベース領域と外部ベース領域とを有する第１の半導体層と、第１の半導体層の上に形成され、真性ベース領域上に位置する部分がエミッタ領域又はコレクタ領域となる第２の半導体層と、第１の半導体層における外部ベース領域の上に形成された容量膜と、第１の半導体層の上に、一の部分が容量膜の上に形成され、他の部分が外部ベース領域と接続されたベース電極とを備えている。
【００２１】
　本発明のバイポーラトランジスタによると、ベース電極に入力された高周波の入力信号は、容量膜を通って真性ベース領域に到達するため、外部ベース領域の抵抗によって入力信号の高周波特性が劣化することがない。また、バイポーラトランジスタの形成領域内に容量素子を設けることができるので、チップ面積を増大させることなく容量素子を設けることができる。さらに、ベース電極に入力された直流電流は外部ベース領域を通って真性ベース領域に到達するため、直流電流に対する抵抗が大きくなるように設定できるので、ベース抵抗をバラスト抵抗として用いてバイポーラトランジスタの熱安定性を向上することができる。
【００２２】
　本発明のバイポーラトランジスタにおいて、容量膜は第２の半導体層と同一の半導体材料からなることが好ましい。
【００２３】
　このようにすると、容量膜に特別な誘電体材料を用いないため、バイポーラトランジスタを低コストに製造できる。
【００２４】
　本発明のバイポーラトランジスタにおいて、容量膜は、第２の半導体層側の端部が第２の半導体層の側面と接するように設けられていることが好ましい。
【００２５】
　このようにすると、容量膜を、外部ベース領域の表面における電子と正孔との再結合を防止するための表面保護領域として用いることができるため、バイポーラトランジスタの電流利得を向上することができる。
【００２６】
　本発明のバイポーラトランジスタにおいて、外部ベース領域に、真性ベース領域よりも抵抗値が高い高抵抗領域が設けられていることが好ましい。
【００２７】
　このようにすると、ベース電極に入力される直流電流が外部ベース領域を通る経路の抵抗値が高くなるため、バラスト抵抗としての抵抗値を十分に確保することができ、バイポーラトランジスタの熱安定性を確実に向上することができる。
【００２８】
　本発明のバイポーラトランジスタにおいて、容量膜は、外部ベース領域における真性ベース領域と反対側の端部から間隔を置いた領域の上に設けられ、ベース電極は、外部ベース領域と容量膜との上に、容量膜における第２の半導体層と反対側の端部を跨ぐように設けられていることが好ましい。
【００２９】
　このようにすると、ベース電極において、真性ベース領域から相対的に遠い側の部分が外部ベース領域と接続されるため、ベース電極に入力される直流電流が外部ベース領域を通る経路の距離が大きくなるので、バラスト抵抗としての抵抗値を大きくして熱安定性を確実に向上できる。
【００３０】
　本発明のバイポーラトランジスタにおいて、ベース電極は、容量膜の上に形成された第１のベース電極と、第１の半導体層の外部ベース領域と接続された第２のベース電極とからなることが好ましい。
【００３１】
　このようにすると、直流電流が容量膜の側面を通ってベース電極に入力されることがないため、直流電流のリーク電流量を小さくすることができる。
【００３２】
　本発明のバイポーラトランジスタにおいて、第２のベース電極は、その抵抗値が温度の上昇に伴って大きくなる金属材料によって構成されていることが好ましい。
【００３３】
　このようにすると、温度上昇に伴って直流電流に対するバラスト抵抗の値が大きくなるため、熱安定性がさらに向上する。
【００３４】
　本発明のバイポーラトランジスタにおいて、容量膜は、外部ベース領域における真性ベース領域と反対側の端部から間隔を置いた領域の上に設けられており、第２のベース電極は、容量膜の側方における真性ベース領域から遠い部分の上に設けられていることが好ましい。
【００３５】
　本発明のバイポーラトランジスタにおいて、容量膜は、第１の半導体層の上に、外部ベース領域における真性ベース領域と反対側の端部の上をも含むように形成されており、第１のベース電極及び第２のベース電極は、容量膜の上に、第２のベース電極が第１のベース電極よりも真性ベース領域から遠い部分に位置するように設けられ、第２のベース電極は、容量膜を通って第１の半導体層と接続されていることが好ましい。
【００３６】
　本発明のバイポーラトランジスタにおいて、第２の半導体層は、第１の半導体層よりもバンドギャップが大きい半導体材料からなることが好ましい。
【００３７】
　本発明のバイポーラトランジスタにおいて、第１の半導体層は第１導電型の半導体材料からなり、容量膜は第２導電型の半導体材料からなることが好ましい。
【００３８】
　本発明に係るバイポーラトランジスタの製造方法は、基板上に第１の半導体層及び第２の半導体層を順次形成する第１の工程と、第２の半導体層からエミッタ領域又はコレクタ領域となる第１領域と、容量膜となる第２領域とを区画する第２の工程と、第１の半導体層の上に、一の部分が第１の半導体層と接続されるように、且つ他の部分が第２領域の上を含むようにベース電極を形成する第３の工程とを備えている。
【００３９】
　本発明のバイポーラトランジスタの製造方法によると、ベース電極は一部分が第１の半導体層と接続され且つ他の部分が容量膜と接続されるため、ベース電極に入力された高周波の入力信号は容量膜を通って真性ベース領域となる部分に到達し、且つ、ベース電極に入力された直流電流は外部ベース領域となる部分を通って真性ベース領域に到達するように構成できるので、高周波特性と熱安定性とが良好なバイポーラトランジスタを実現することができる。さらに、エミッタ領域又はコレクタ領域を形成するための第２の半導体層から容量膜を形成しているため、特別な誘電体材料を用いることなくバイポーラトランジスタの形成領域内に容量素子を形成することができる。
【００４０】
　本発明のバイポーラトランジスタの製造方法において、第２の工程は、第１領域と第２領域とを覆うマスクパターンを形成する工程と、マスクパターンを用いて第１の半導体層が露出するまで第２の半導体層をエッチングする工程とを含むことが好ましい。
【００４１】
　このようにすると、第２の半導体層からエミッタ領域又はコレクタ領域を同時に形成すると同時に容量膜を形成できるため、特別な工程を追加することなくバイポーラトランジスタの形成領域内に容量素子を形成することができる。
【００４２】
　本発明のバイポーラトランジスタの製造方法は、第２の工程において、第１領域と第２領域とが接するようにマスクパターンを形成することが好ましい。
【００４３】
　このようにすると、容量膜を、外部ベース領域の表面における電子と正孔との再結合を防止するための表面保護領域として形成することができるため、バイポーラトランジスタの電流利得を向上できる。
【００４４】
　本発明のバイポーラトランジスタの製造方法は、第２の工程よりも後に、マスクパターンを用いて、第１の半導体層の露出面に対するイオン注入を行う工程をさらに備えていることが好ましい。
【００４５】
　このようにすると、第１の半導体層のイオン注入領域を高抵抗領域として形成できるため、バラスト抵抗としての抵抗値を十分に確保することができ、バイポーラトランジスタの熱安定性を確実に向上することができる。
【００４６】
　本発明のバイポーラトランジスタの製造方法は、第３の工程において、第１の半導体層の露出面の上と２の半導体層の第２領域の上と含むようにベース電極を形成することが好ましい。
【００４７】
　このようにすると、一部分が第１の半導体層と接続され且つ他の部分が容量膜と接続されたベース電極を確実に形成することができる。
【００４８】
　本発明のバイポーラトランジスタの製造方法において、第３の工程において、第１の半導体層と接続される第１のベース電極を形成する工程と、第２の半導体層の上に第２のベース電極を形成する工程とを含むことが好ましい。
【００４９】
　本発明のバイポーラトランジスタの製造方法において、第２のベース電極を構成する材料に、その抵抗値が温度の上昇に伴って大きくなる金属材料を用いることが好ましい。
【００５０】
　本発明のバイポーラトランジスタの製造方法において、第２の工程は、第１領域と第２領域とを覆うマスクパターンを形成する工程と、マスクパターンを用いて第１の半導体層が露出するまで第２の半導体層をエッチングする工程とを含み、第３の工程において、第２の半導体層の第２領域の上に第１のベース電極を形成すると共に、第１の半導体層の露出面の上に第２のベース電極を形成することが好ましい。
【００５１】
　本発明のバイポーラトランジスタの製造方法は、第２領域の上に、第１の金属材料を用いて第１のベース電極を形成する工程と、第２領域の上に、第１のベース電極よりも第１領域から遠い部分に位置するように、第２の金属材料を用いて第２のベース電極を形成する工程と、第２の金属材料を選択的に拡散して第２のベース電極と第１の半導体層とを接続する工程とを含むことが好ましい。
【００５２】
　本発明のバイポーラトランジスタの製造方法において、第１の工程において、第２の半導体層を構成する材料に第１の半導体層よりもバンドギャップが大きい材料を用いることが好ましい。
【発明の効果】
【００５３】
　本発明のバイポーラトランジスタ及びその製造方法によると、ベース電極に入力された高周波の入力信号は、容量膜を通って真性ベース領域に到達し、ベース電極に入力された直流電流は外部ベース領域を通って真性ベース領域に到達するため、高周波特性と熱安定性とが良好なバイポーラトランジスタを実現できる。さらに、バイポーラトランジスタの形成領域内に容量素子を設けることができるので、チップ面積を増大させることなく容量素子を設けることができる。
【発明を実施するための最良の形態】
【００５４】
　（第１の実施形態）
　本発明の第１の実施形態に係るバイポーラトランジスタについて図面を参照しながら説明する。
【００５５】
　図１（ａ）は本発明の第１の実施形態に係るバイポーラトランジスタの構成断面を示している。図１（ａ）に示すように、例えば、砒化ガリウム（ＧａＡｓ）からなる基板１１の上には、ｎ型のＧａＡｓからなるコレクタコンタクト層１２と、ｎ型ＧａＡｓからなるコレクタ層１３と、ｐ型のＧａＡｓからなるベース層（第１の半導体層）１４と、ｎ型の燐化インジウムガリウム（ＩｎＧａＰ）からなるエミッタ層（第２の半導体層）１５と、ｎ型の砒化インジウムガリウム（ＩｎＧａＡｓ）からなるエミッタコンタクト層１６とが順次形成されている。
【００５６】
　ここで、ベース層１４において、エミッタ層１５の下側部分はベースとして実際に機能する真性ベース領域１４ａとなり、真性ベース領域１４ａの側方の領域はベースとしての機能を持たない外部ベース領域１４ｂとなる。
【００５７】
　エミッタ層１５及びエミッタコンタクト層１６は、ベース層１４上にメサ型に形成されており、エミッタコンタクト層１６の上には珪化タングステン（ＷＳｉ）からなるエミッタ電極１７が形成されている。
【００５８】
　また、ベース層１４における外部ベース領域１４ｂ上には、エミッタ層１５と間隔をおいて、ｎ型ＩｎＧａＰからなる容量膜１８と、チタン、白金及び金が順次積層された積層膜（Ｔｉ／Ｐｔ／Ａｕ）からなるベース電極１９が設けられている。ここで、容量膜１８は外部ベース領域１４ｂにおける真性ベース領域１４ａの近傍の領域上に設けられ、ベース電極１９は外部ベース領域１４ｂと容量膜１８との上に、容量膜１８におけるエミッタ層１５と反対側の端部を跨ぐように設けられている。
【００５９】
　また、コレクタ層１３及びベース層１４は、その端部がコレクタコンタクト層１２よりも内側に位置するように設けられており、コレクタコンタクト層１２の端部の上には金属材料からなるコレクタ電極２０が形成されている。
【００６０】
　以上に説明した各半導体層の具体的な組成、不純物濃度及び膜厚を［表１］に示す。
【００６１】
【表１】
2004111941.tif 000003
【００６２】
　［表１］に示すように、コレクタコンタクト層１２には、ｎ型不純物濃度が約５×１０18ｃｍ-3であり且つ膜厚が約５００ｎｍのｎ型ＧａＡｓを用い、コレクタ層１３には、ｎ型不純物濃度が約３×１０16ｃｍ-3であり且つ膜厚が約７００ｎｍのｎ型ＧａＡｓを用い、ベース層１４には、ｐ型不純物濃度が約４×１０19ｃｍ-3であり且つ膜厚が約７０ｎｍのｐ型ＧａＡｓを用い、エミッタ層１５にはｎ型不純物濃度が約３×１０17ｃｍ-3であり且つ膜厚が約５０ｎｍのＩｎ0.5Ｇａ0.5Ｐを用いている。また、エミッタコンタクト層１６には、ｎ型不純物濃度が約３×１０18ｃｍ-3であり且つ膜厚が約１００ｎｍのｎ型ＧａＡｓ層と、膜厚が約５０ｎｍであり、下面側から上面側に向かって、ｎ型不純物濃度が３×１０18ｃｍ-3から２×１０19ｃｍ-3まで変化され且つインジウム（Ｉｎ）の組成の値Ｘが０から０．５まで変化されたｎ型ＩｎXＧａ1-XＡｓ層と、ｎ型不純物濃度が２×１０19ｃｍ-3であり且つ膜厚が約５０ｎｍのｎ型Ｉｎ0.5Ｇａ0.5Ａｓ層とが順次積層された積層膜を用いている。
【００６３】
　また、容量膜１８は、エミッタ層１５と同様に、ｎ型不純物濃度が約３×１０17ｃｍ-3であり且つ膜厚が約５０ｎｍのＩｎ0.5Ｇａ0.5Ｐを用いて、幅寸法（すなわち、エミッタ層１５から外側に向かう方向の寸法）が約１μｍとなるように形成されている。
【００６４】
　第１の実施形態のバイポーラトランジスタの特徴は、ベース層１４とベース電極１９との間に容量膜１８が設けられていることにある。ベース層１４には、容量膜１８のｎ型不純物濃度と比べてきわめて高い濃度のｐ型不純物が添加されているため、容量膜１８はほぼ完全に空乏化した状態となるので、容量膜１８をベース電極１９とベース層１４との間の誘電体として用いることができる。
【００６５】
　以下に、第１の実施形態のバイポーラトランジスタの特徴について図１（ｂ）を用いて具体的に説明する。
【００６６】
　図１（ｂ）は、図１（ａ）に示すバイポーラトランジスタにおけるベース電極１９の周辺部分を拡大して等価回路図と重ね合わせて示している。
【００６７】
　図１（ｂ）に示すように、ベース電極１９には、高周波の入力信号ＲＦINと直流電流ＤＣとが入力され、外部ベース領域１４ｂから真性ベース領域１４ａに入力される。このとき、ベース電極１９に入力された直流電流ＤＣ及び入力信号ＲＦINが真性ベース領域１４ａに至るまで経路は、ベース電極１９から直接に外部ベース領域１４ｂに入力された後、容量膜１８の下側を通って真性ベース領域１４ａに到達する第１の経路と、ベース電極１９から容量膜１８を通って外部ベース領域１４ｂに入力さた後、真性ベース領域１４ａに到達する第２の経路とに分けられる。第１の経路は、外部ベース領域１４ｂが抵抗素子として機能し、また、第２の経路は、ベース電極１９、容量膜１８及び外部ベース領域１４ｂがそれぞれ上部電極、誘電体膜及び下部電極となる容量素子として機能する。
【００６８】
　このように、ベース層１４とベース電極１９との間におけるエミッタ層１５に近い側の端部に容量膜１８が設けられているため、ベース抵抗に並列に接続された容量素子を実現できる。これにより、ベース電極１９に入力された高周波の入力信号ＲＦINは容量素子を通って真性ベース領域１４ａに到達するので、ベース抵抗による電力損失が低減される。また、直流電流ＤＣの電流量が増大しても、外部ベース領域１４ｂの抵抗により電圧が降下するため、真性ベース領域１４ａの温度上昇を抑制することができる。
【００６９】
　具体的に、容量膜１８にエミッタ層１５と同一の半導体材料を用い、容量膜１８の膜厚が約５０ｎｍで平面積が約８０μｍ2 となるように形成されている場合において、容量膜１８の静電容量は約０．１８ｐＦとなる。この場合に、第１の実施形態のヘテロバイポーラトランジスタを１００個程度並列に接続して高周波信号の高出力デバイスに用いると、入力容量は約１８ｐＦ程度となるので、高周波特性を劣化しないように高出力デバイスの入力容量を確保することができる。
【００７０】
　例えば、入力信号ＲＦINの周波数が８００ｋＨｚ〜２ＧＨｚの範囲の場合、容量膜１８は、膜厚が５０ｎｍ〜３００ｎｍ程度で幅寸法が１〜４μｍ程度であれば、入力信号ＲＦINの高周波特性が劣化しないように十分な入力容量を確保できる。
【００７１】
　また、容量膜１８の幅寸法を調整することにより、ベース電極１９から直接に外部ベース領域１４ｂを通る経路の距離を調節して抵抗値を適当に設定することが可能である。従って、ベース抵抗をバラスト抵抗として用いることによりバイポーラトランジスタの熱安定性を向上できる。
【００７２】
　なお、第１の実施形態では、容量膜１８の構成材料にｎ型ＩｎＧａＰを用いることによりｐｎ接合容量として容量素子を実現しているが、このような構成に限られず、窒化シリコン等の誘電体材料を用いてもよい。ただし、容量膜１８をエミッタ層１５と同一の半導体材料を用いることにより、エミッタ層１５と容量膜１８とを同時に形成できるため、バイポーラトランジスタの製造コストを低減できる。
【００７３】
　なお、第１の実施形態では、ベース層の上にエミッタ層が設けられたエミッタアップ型のバイポーラトランジスタについて説明したが、ベース層の下側にエミッタ層を設け、ベース層の上側にコレクタ層が設けられたコレクタアップ型のバイポーラトランジスタとして形成されていてもよい。
【００７４】
　また、第１の実施形態のバイポーラトランジスタを構成する各半導体層の組成及び膜圧は［表１］に示すように設定されている必要はなく、トランジスタ動作に適するように適当に設定されていればよい。
【００７５】
　また、第１の実施形態では、ベース層１４にＧａＡｓを用い、エミッタ層１５にＩｎＧａＰを用いたＩｎＧａＰ／ＧａＡｓ系のバイポーラトランジスタについて説明したが、ベース層１４及びエミッタ層１５の材料を変更してＡｌＧａＡｓ／ＧａＡｓ系、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系又はＩｎＰ／ＩｎＧａＡｓ系等のバイポーラトランジスタとしてもよい。
【００７６】
　また、ベース電極１９を構成する材料にはチタン、白金及び金が順次積層された積層膜を用いているが、このような構成に限られない。例えば、ベース電極１９の最下層に珪化タングステン（ＷＳｉ）やモリブデン（Ｍｏ）を用い、その上にチタン、白金及び金を順次積層してもよい。このようにすると、ベース電極１９と容量膜１８との熱反応を抑制することができる。
【００７７】
　（第１の実施形態の製造方法）
　以下、本発明の第１の実施形態に係るバイポーラトランジスタの製造方法について図面を参照しながら説明する。
【００７８】
　図２（ａ）〜図２（ｄ）及び図３（ａ）〜図３（ｃ）は本発明の第１の実施形態に係るバイポーラトランジスタの製造方法の工程順の断面構成を示している。
【００７９】
　まず、図２（ａ）に示すように、ＧａＡｓからなる基板２１の上に、エピタキシャル成長により、ｎ型不純物が添加されたＧａＡｓからなるコレクタコンタクト層２２と、低濃度のｎ型不純物が添加されたＧａＡｓからなるコレクタ層形成層２３と、高濃度のｐ型不純物が添加されたＧａＡｓからなるベース層形成層（第１の半導体層）２４と、ｎ型不純物が添加されたｎ型ＩｎＧａＰからなるエミッタ層形成層（第２の半導体層）２５と、ｎ型不純物を含み且つそのインジウム組成が０から０．５まで順次大きくされたＩｎＧａＡｓからなるエミッタコンタクト層形成層２６とを順次形成する。その後、エミッタコンタクト層形成層２６の上に、スパッタ法によりＷＳｉからなるエミッタ電極形成層２７をする。
【００８０】
　ここで、エピタキシャル成長する各半導体層の組成及び膜厚は［表１］に示す各半導体層と組成及び膜厚と同一とする。
【００８１】
　次に、図２（ｂ）に示すように、リソグラフィ法により、エミッタ電極形成層２７の上に、エミッタ電極形成領域を覆う第１のレジストパターン２８を形成する。その後、第１のレジストパターン２８を用いた反応性イオンエッチング（ＲＩＥ）法により、エミッタコンタクト層形成層２６が露出するまでエミッタ電極形成層２７をエッチングする。これにより、エミッタ電極形成層２７からエミッタ電極２７Ａを形成する。
【００８２】
　次に、図２（ｃ）に示すように、第１のレジストパターン２８とエミッタ電極２７Ａとをマスクとして用いたウエットエッチング法又はドライエッチング法により、エミッタ層形成層２５が露出するまでエミッタコンタクト層形成層２６をエッチングする。これにより、エミッタコンタクト層形成層２６からエミッタコンタクト層２６Ａを形成する。ここで、エミッタコンタクト層形成層２６に対するエッチング工程では、サイドエッチングが生じるため、エミッタコンタクト層２６Ａは、エミッタ電極２７Ａの内側の領域に形成される。
【００８３】
　次に、図２（ｄ）に示すように、第１のレジストパターン２８を除去した後、リソグラフィ法により、エミッタ電極２７Ａの上を覆う第１のマスク部２９ａと、エミッタ層形成層２５におけるエミッタ電極２７Ａの側方に間隔をおいた所定の領域上を覆う第２のマスク部２９ｂとを有する第２のレジストパターン２９を形成する。その後、第２のレジストパターン２９を用いたドライエッチング法により、ベース層形成層２４が露出するまでエミッタ層形成層２５をエッチングする。これにより、エミッタ層形成層２５における第１のマスク部２９ａの下側に位置する部分からエミッタ層２５Ａを形成すると共に、第２のマスク部２９ｂの下側に位置する部分から容量膜２５Ｂを形成する。
【００８４】
　次に、図３（ａ）に示すように、第２のレジストパターン２９を除去した後、リソグラフィ法により、ベース層形成層２４の上に、容量膜２５Ｂとの上と、ベース層形成層２４の上面における容量膜２５Ｂ、とを開口する開口部３０ａを有する第３のレジストパターン３０を形成する。続いて、電子線蒸着法等を用いて、第３のレジストパターン３０の上に、開口部の上を含むように全面にわたって、Ｔｉ、Ｐｔ及びＡｕを順次積層することにより金属膜３１を形成する。
【００８５】
　次に、図３（ｂ）に示すように、第３のレジストパターン３０を有機溶媒などで除去する。これにより、金属膜３１からベース電極３１Ａを形成する。
【００８６】
　その後、図３（ｃ）に示すように、コレクタコンタクト層２２が露出するまでベース層形成層２４及びコレクタ層形成層２３を順次パターニングして、ベース層形成層２４からベース層２４Ａを形成すると共に、コレクタ層形成層２３からコレクタ層２３Ａを形成する。続いて、リソグラフィ法と電子線蒸着法とを用いて、コレクタコンタクト層２２の露出面にコレクタ電極３２を形成する。その後、温度が約４００℃の条件で熱処理を行うことによりベース電極３１Ａ及びコレクタ電極３２を合金化する。これにより、図１（ａ）に示す第１の実施形態のバイポーラトランジスタが完成する。
【００８７】
　第１の実施形態のバイポーラトランジスタの製造方法によると、ベース層形成層２４の上に容量膜２５Ｂを形成し、その後ベース電極３１Ａを形成するため、バイポーラトランジスタの形成領域内に容量素子として機能する部分を設けることができるので、チップ面積を増大する高周波の入力信号に対する入力容量を確保することができる。
【００８８】
　特に、エミッタ層形成層２５からエミッタ層２５Ａと容量膜２５Ｂと形成するため、特別な誘電体材料を用いることなく容量膜２５Ｂを形成できるので、容量素子を低コストに形成できる。
【００８９】
　なお、第１の実施形態では、エミッタ層形成層２５からエミッタ層２５Ａと容量膜２５Ｂと形成しているが、このような構成に限られず、例えば、エミッタ層形成層２５からエミッタ層２５Ａを形成した後、別の誘電体材料を用いて容量膜２５Ｂを形成してもよい。このようにした場合であっても、チップ面積を増大させることなくベース入力端子に容量領域を設けることができる。
【００９０】
　（第２の実施形態）
　以下、本発明の第２の実施形態に係るバイポーラトランジスタについて図面を参照しながら説明する。
【００９１】
　図４は、本発明の第２の実施形態に係るバイポーラトランジスタの断面構成を示している。図４において、第１の実施形態のバイポーラトランジスタと同一の部材については同一の符号を付すことにより説明を省略する。
【００９２】
　図４に示すように、基板１１の上には、コレクタコンタクト層１２と、コレクタ層１３と、真性ベース領域１４ａ及び外部ベース領域１４ｂを有するベース層１４とが順次形成されている。ベース層１４の上には、真性ベース領域１４ａ上側にエミッタ領域４１ａを有し、外部ベース領域１４ｂの上に表面保護領域４１ｂを有するエミッタ層４１が設けられる。エミッタ層４１におけるエミッタ領域４１ａの上には、エミッタコンタクト層１６と、エミッタ電極１７と、チタン、白金及び金が順次積層された積層膜（Ｔｉ／Ｐｔ／Ａｕ）からなる上部エミッタ電極４２が順次形成されている。
【００９３】
　また、ベース層１４の外部ベース領域１４ｂ上には、エミッタ層４１の端部を跨いでエミッタ層４１の上を含むように、Ｔｉ／Ｐｔ／Ａｕからなるベース電極１９が設けられている。また、コレクタコンタクト層１２の上にはコレクタ電極２０が設けられている。
【００９４】
　なお、第２の実施形態の各半導体層の組成及び膜厚は［表１］に示す第１の実施形態の各半導体層の組成及び膜厚と同様である。
【００９５】
　第２の実施形態のバイポーラトランジスタによると、表面保護領域４１ｂが設けられているため、エミッタ電極１７から注入された電子がエミッタ領域４１ａの外側の外部ベース領域１４ｂの正孔と再結合することを防止できるので、バイポーラトランジスタの電流利得を第１の実施形態よりも向上することができる。
【００９６】
　また、ベース層１４には、エミッタ層４１のｎ型不純物濃度と比べて極めて高い濃度のｐ型不純物が添加されているため、表面保護領域４１ｂは深さ方向のほぼ全体にわたって空乏化している。従って、表面保護領域４１ｂは第１の実施形態の容量膜１８と同様に、容量素子の誘電体膜として機能する。
【００９７】
　なお、第２の実施形態において、エミッタ電極１７の上に上部エミッタ電極４２が設けられているが、上部エミッタ電極４２が省略されていてもよい。
【００９８】
　また、第２の実施形態では、エミッタ領域４１ａと表面保護領域４１ｂとを有するエミッタ層４１を設ける構成としているが、第１の実施形態と同様にエミッタ層と容量膜とを設け、容量膜におけるエミッタ層側の端部がエミッタ層と接するように配置することにより、容量膜を表面保護領域として用いてもよい。
【００９９】
　（第２の実施形態の製造方法）
　以下、本発明の第２の実施形態に係るバイポーラトランジスタの製造方法について図面を参照しながら説明する。
【０１００】
　図５（ａ）〜図５（ｄ）は、本発明の第２の実施形態に係るバイポーラトランジスタの製造方法の工程順の断面構成を示している。図５（ａ）〜図５（ｄ）において、第１の実施形態のバイポーラトランジスタの製造方法と同一の部材については同一の符号を付すことにより説明を省略する。なお、図５（ａ）に示す工程は、第１の実施形態の図２（ｄ）の工程と対応している。
【０１０１】
　まず、図２（ａ）〜図２（ｃ）に示す工程と同様にして、基板２１の上に、コレクタコンタクト層２２、コレクタ層形成層２３、ベース層形成層２４、エミッタ層形成層２５、エミッタコンタクト層形成層２６及びエミッタ電極形成層２７を順次積層した後、第１のレジストパターン２８を用いたエッチングにより、エミッタ電極形成層２７からエミッタ電極２７Ａを形成し、その後、エミッタコンタクト層形成層２６からエミッタコンタクト層２６Ａを形成する。
【０１０２】
　次に、図５（ａ）に示すように、リソグラフィ法により、エミッタ層形成層２５上に、エミッタ電極２７Ａの上を含む所定の領域を覆うように、第２のレジストパターン５１を形成する。その後、第２のレジストパターン５１を用いたドライエッチング法により、ベース層形成層２４が露出するまでエミッタ層形成層２５をエッチングする。これにより、エミッタ層形成層２５から、エミッタ領域と表面保護領域とを有するエミッタ層２５Ｃを形成する。
【０１０３】
　次に、図５（ｂ）に示すように、第２のレジストパターン５１を除去した後、リソグラフィ法により、ベース層形成層２４の上に、エミッタ電極２７Ａの上とエミッタ層２５Ｃの上とを含む所定の領域を開口するように、第３のレジストパターン５２を形成する。続いて、電子線蒸着法などを用いて、第３のレジストパターン５２上に、開口部の上を含む全面にわたって、Ｔｉ、Ｐｔ及びＡｕからなる金属膜３１を形成する。
【０１０４】
　次に、図５（ｃ）に示すように、第３のレジストパターン５２を有機溶媒などで除去する。これにより、金属膜３１からベース電極３１Ｂと、上部エミッタ電極３１Ｃとを形成する。
【０１０５】
　次に、図５（ｄ）に示すように、コレクタコンタクト層２２が露出するまでベース層形成層２４及びコレクタ層形成層２３を順次パターニングして、ベース層形成層２４からベース層２４Ａを形成すると共に、コレクタ層形成層２３からコレクタ層２３Ａを形成する。続いて、リソグラフィ法と電子線蒸着法とを用いて、コレクタコンタクト層２２の露出面にコレクタ電極３２を形成する。
【０１０６】
　以上の工程により、図２に示す第２の実施形態のバイポーラトランジスタが完成する。
【０１０７】
　第２の実施形態のバイポーラトランジスタの製造方法によると、エミッタ領域と表面保護領域とを有するエミッタ層２５Ｃを形成し、表面保護領域の一部分を容量膜として用いるため、ベース電極３１Ｂを形成する工程において、エミッタ電極２７Ａに対して自己整合的にベース電極３１Ｂを形成することができる。すなわち、第２の実施形態ではベース電極３１Ｂを形成する際にエミッタ電極に対する位置合わせを行う必要がないため、容易に且つ確実にベース電極３１Ｂを形成することが可能である。
【０１０８】
　（第３の実施形態）
　以下、本発明の第３の実施形態に係るバイポーラトランジスタについて図面を参照しながら説明する。
【０１０９】
　図６は、本発明の第３の実施形態に係るバイポーラトランジスタの断面構成を示している。図６において、第２の実施形態のバイポーラトランジスタと同一の部材については同一の符号を付すことにより説明を省略する。
【０１１０】
　図６に示すように、第３の実施形態のバイポーラトランジスタは、コレクタ層１３及びベース層１４におけるエミッタ層１５よりも外側に、ボロンイオン（Ｂ+ ）が注入されてなる高抵抗領域６１が設けられている点が第２の実施形態と異なっている。
【０１１１】
　第３の実施形態のバイポーラトランジスタによると、ベース層１４のうちのベース電極１９と直接に接している部分が高抵抗領域６１として形成されているため、ベース電極１９から入力された直流電流ＤＣと高周波の入力信号ＲＦINのうち、直流成分は高抵抗領域６１を通って真性ベース領域１４ａに到達することとなる。従って、直流成分についてはバラスト抵抗としてベース抵抗が大きくされるため、バイポーラトランジスタの熱安定性を確実に向上することができる。
【０１１２】
　なお、第３の実施形態において、高抵抗領域６１に注入されるイオンはボロンイオン限られず、水素、ヘリウム、酸素、フッ素、アルゴンのイオンを注入してもよい。
【０１１３】
　また、第３の実施形態において、高抵抗領域６１の深さは、ベース層１４の表面からコレクタ層１３に達する程度までとしているが、このような構成には限られず、ベース層１４の表面側にのみ注入する構成としてもよい。
【０１１４】
　（第３の実施形態の製造方法）
　以下、本発明の第３の実施形態に係るバイポーラトランジスタの製造方法について図面を参照しながら説明する。
【０１１５】
　図７（ａ）〜図７（ｄ）は、本発明の第３の実施形態に係るバイポーラトランジスタの断面構成を示している。図７（ａ）〜図７（ｄ）において、第１の実施形態及び第２の実施形態のバイポーラトランジスタの製造方法と同一の部材については同一の符号を付すことにより説明を省略する。なお、図７（ａ）に示す工程は、第２の実施形態の図５（ａ）の工程と対応している。
【０１１６】
　まず、図２（ａ）〜図２（ｃ）に示す工程と同様にして、基板２１の上に、コレクタコンタクト層２２、コレクタ層形成層２３、ベース層形成層２４、エミッタ層形成層２５、エミッタコンタクト層形成層２６及びエミッタ電極形成層２７を順次積層した後、第１のレジストパターン２８を用いたエッチングにより、エミッタ電極形成層２７からエミッタ電極２７Ａを形成し、その後、エミッタコンタクト層形成層２６からエミッタコンタクト層２６Ａを形成する。
【０１１７】
　次に、図７（ａ）に示すように、リソグラフィ法により、エミッタ層形成層２５上に、エミッタ電極２７Ａの上を含む所定の領域を覆うように、第２のレジストパターン５１を形成する。その後、第２のレジストパターン５１を用いたドライエッチング法により、ベース層形成層２４が露出するまでエミッタ層形成層２５をエッチングする。これにより、エミッタ層形成層２５から、エミッタ領域と表面保護領域とを有するエミッタ層２５Ｃを形成する。
【０１１８】
　その後、第２のレジストパターン５１をマスクとして、ベース層形成層２４の露出面に対するイオン注入を行う。注入エネルギーが約３０ｋｅＶで且つドーズ量が３×１０12ｃｍ-2の条件と、注入エネルギーが約２００ｋｅＶで且つドーズ量が５×１０12ｃｍ-2の条件との２段階のボロンイオン（Ｂ+ ）の注入を行う。これにより、ベース層形成層２４とコレクタ層形成層２３とに高抵抗領域６１を形成する。
【０１１９】
　次に、図７（ｂ）に示すように、リソグラフィ法により、第２のレジストパターン５１を除去した後、リソグラフィ法により、ベース層形成層２４の上に、エミッタ電極２７Ａの上とエミッタ層２５Ｃの上とを含む所定の領域を開口するように、第３のレジストパターン５２を形成する。続いて、電子線蒸着法などを用いて、第３のレジストパターン５２上に、開口部の上を含む全面にわたって、Ｔｉ、Ｐｔ及びＡｕからなる金属膜３１を形成する。
【０１２０】
　次に、図７（ｃ）に示すように、第３のレジストパターン５２を有機溶媒などで除去する。これにより、金属膜３１からベース電極３１Ｂと、上部エミッタ電極３１Ｃとを形成する。
【０１２１】
　次に、図７（ｄ）に示すように、コレクタコンタクト層２２が露出するまでベース層形成層２４及びコレクタ層形成層２３を順次パターニングして、ベース層形成層２４からベース層２４Ａを形成すると共に、コレクタ層形成層２３からコレクタ層２３Ａを形成する。続いて、リソグラフィ法と電子線蒸着法とを用いて、コレクタコンタクト層２２の露出面にコレクタ電極３２を形成する。
【０１２２】
　以上の工程により、図６に示す第３の実施形態のバイポーラトランジスタが完成する。
【０１２３】
　第３の実施形態のバイポーラトランジスタの製造方法によると、エミッタ層２５Ｃを形成する際のマスクパターンである第２のレジストパターン５１をイオン注入用のマスクとして用いることができるため、特別なイオン注入用のマスクを用いることなく高抵抗領域６１を形成することができる。
【０１２４】
　なお、第３の実施形態のバイポーラトランジスタの製造方法において、イオン注入の条件を変更することにより、高抵抗領域６１の深さ方向の寸法を適当な値に設定できる。
【０１２５】
　（第４の実施形態）
　以下、本発明の第４の実施形態に係るバイポーラトランジスタについて図面を参照しながら説明する。
【０１２６】
　図８は、本発明の第４の実施形態に係るバイポーラトランジスタの断面構成を示している。図８において、第２の実施形態のバイポーラトランジスタと同一の部材については同一の符号を付すことにより説明を省略する。
【０１２７】
　第２の実施形態のバイポーラトランジスタでは、ベース層１４の上と表面保護領域４１ｂの上とにベース電極１９を設ける構成としたが、第４の実施形態のバイポーラトランジスタでは、図８に示すように、表面保護領域４１ｂの上に設けられた第１のベース電極７１と、ベース層１４の上に設けられた第２のベース電極７２との２種類のベース電極を形成する構成としている。
【０１２８】
　第２の実施形態のバイポーラトランジスタでは、表面保護領域４１ｂの側面に接してベース電極が設けられているため、表面保護領域４１ｂの側面を通ってリーク電流として真性ベース領域１４ａに流入する可能性がある。
【０１２９】
　これに対して、第４の実施形態のバイポーラトランジスタによると、ベース電極が容量膜となる表面保護領域４１ｂの上側と、外部ベース領域１４ｂの上とに別々に設けられているため、表面保護領域４１ｂの側面から直流電流がベース層１４にリークすることがない。
【０１３０】
　特に、高周波の入力信号ＲＦINを第１のベース電極７１に入力し、直流電流ＤＣを第２のベース電極７２に入力するように構成することにより、リーク電流を確実に抑制して高周波特性の向上が可能となる。
【０１３１】
　第４の実施形態のバイポーラトランジスタの製造方法は、第２の実施形態のバイポーラトランジスタの製造方法の図５（ｂ）の工程において、第３のレジストパターン５２の形状を変更することにより実現できる。
【０１３２】
　なお、第４の実施形態では、表面保護領域４１ｂの上に第１のベース電極７１を設ける構成について説明したが、図１（ａ）に示す容量膜１８の上に第１のベース電極７１を設けてもよい。
【０１３３】
　（第４の実施形態の一変形例）
　以下、本発明の第４の実施形態の一変形例に係るバイポーラトランジスタについて図面を参照しながら説明する。
【０１３４】
　図９は、本発明の第４の実施形態の一変形例に係るバイポーラトランジスタの断面構成を示している。図９において、第４の実施形態のバイポーラトランジスタと同一の部材については同一の符号を付すことにより説明を省略する。
【０１３５】
　第４の実施形態のバイポーラトランジスタでは、エミッタ層４１をベース層１４の上にメサ型に形成し、第２のベース電極７２をベース層１４の外部ベース領域１４ｂの上に設ける構成としているが、本変形例では、図９に示すように、エミッタ層８１をベース層１４の上に全面にわたって設けており、ケイ化タングステン、チタン、白金及び金が順次積層された積層膜（ＷＳｉ／Ｔｉ／Ｐｔ／Ａｕ）からなる第１のベース電極８２をエミッタコンタクト層１６の近傍のエミッタ層８１上に設け、白金、チタン、白金及び金が順次積層された積層膜（Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ）からなる第２のベース電極８３をベース層１４の外部ベース領域１４ｂと接するようにエミッタ層８１を貫通して設ける構成としている。
【０１３６】
　本変形例のバイポーラトランジスタによると、エミッタ層８１がベース層１４の上に全面にわたって設けられているため、ベース層１４の表面における電子と正孔の再結合を確実に防止できるので、バイポーラトランジスタの電流利得を向上することができる。
【０１３７】
　本変形例のバイポーラトランジスタの製造方法は、ベース電極を形成する工程において、第１のベース電極８２を形成する工程と第２のベース電極８３を形成する工程とで別々のマスクを形成することにより可能である。その後、コレクタ電極を形成した後に、温度が約４００℃の条件で熱処理を行うことにより、第２のベース電極の最下層を構成する白金がエミッタ層８１の内部を拡散してベース層に到達するので、第２のベース電極８３がベース層１４と接続される。第１のベース電極８２の最下層はケイ化タングステンからなるため、熱処理によってエミッタ層８１の内部に拡散することはない。
【０１３８】
　なお、第４の実施形態及びその一変形例において、第４の実施形態第２のベース電極に、その抵抗値が温度に対して正の相関関係を持つ金属材料を用いることが好ましい。この金属材料として、例えば、銅とニッケルとからなる合金（ＣｕＮｉ）又はニッケルとクロムからなる合金（ＮｉＣｒ）を用いることができる。ベース電極は、これらの金属材料のいずれか１つを用いて単層膜として形成することができる。また、ベース層等を構成する半導体材料との密着性を向上するために、チタン（Ｔｉ）又はクロム（Ｃｒ）を下地層として用いて、ＴｉとＣｕＮｉとの積層膜（Ｔｉ／ＣｕＮｉ）、ＣｒとＣｕＮｉとの積層膜（Ｃｒ／ＣｕＮｉ）、ＴｉとＮｉＣｒとの積層膜（Ｔｉ／ＮｉＣｒ）又はＣｒとＮｉＣｒとの積層膜（Ｃｒ／ＮｉＣｒ）として形成してもよい。このようにすると、温度上昇に伴って直流電流が通る経路の抵抗値が増大するため、ベース電極におけるバラスト抵抗を大きくできるので、熱安定性をさらに向上することができる。
【産業上の利用可能性】
【０１３９】
　本発明に係るバイポーラトランジスタ及びその製造方法は、高周波特性と熱安定性に優れたバイポーラトランジスタを実現できるという格別の効果を有し、高周波用の高出力デバイス等として有用である。
【図面の簡単な説明】
【０１４０】
【図１】（ａ）は本発明の第１の実施形態に係るバイポーラトランジスタを示す構成断面図であり、（ｂ）は（ａ）に示すバイポーラトランジスタの一部分を拡大すると共に等価回路図と重ね合わせて示す図である。
【図２】（ａ）〜（ｄ）は本発明の第１の実施形態に係るバイポーラトランジスタの製造方法を示す工程順の構成断面図である。
【図３】（ａ）〜（ｄ）は本発明の第１の実施形態に係るバイポーラトランジスタの製造方法を示す工程順の構成断面図である。
【図４】本発明の第２の実施形態に係るバイポーラトランジスタを示す構成断面図である。
【図５】（ａ）〜（ｄ）は本発明の第２の実施形態に係るバイポーラトランジスタの製造方法を示す工程順の構成断面図である。
【図６】本発明の第３の実施形態に係るバイポーラトランジスタを示す構成断面図である。
【図７】（ａ）〜（ｃ）は本発明の第３の実施形態に係るバイポーラトランジスタの製造方法を示す工程順の構成断面図である。
【図８】本発明の第４の実施形態に係るバイポーラトランジスタを示す構成断面図である。
【図９】本発明の第４の実施形態の一変形例に係るバイポーラトランジスタを示す構成断面図である。
【図１０】（ａ）は従来のバイポーラトランジスタを示す構成断面図であり、（ｂ）は（ａ）に示すバイポーラトランジスタの一部分を拡大すると共に等価回路図と重ね合わせて示す図である。
【図１１】従来のバイポーラトランジスタを用いた高出力トランジスタ装置を示す回路図である。
【符号の説明】
【０１４１】
１１　　基板
１２　　コレクタコンタクト層
１３　　コレクタ層
１４　　ベース層（第１の半導体層）
１４ａ　真性ベース領域
１４ｂ　外部ベース領域
１５　　エミッタ層（第２の半導体層）
１６　　エミッタコンタクト層
１７　　エミッタ電極
１８　　容量膜
１９　　ベース電極
２０　　コレクタ電極
２１　　基板
２２　　コレクタコンタクト層
２３　　コレクタ層形成層
２３Ａ　コレクタ層
２４　　ベース層形成層（第１の半導体層）
２４Ａ　ベース層
２５　　エミッタ層形成層（第２の半導体層）
２５Ａ　エミッタ層
２５Ｂ　容量膜
２５Ｃ　エミッタ層
２６　　エミッタコンタクト層形成層
２６Ａ　エミッタコンタクト層
２７　　エミッタ電極形成層
２７Ａ　エミッタ電極
２８　　第１のレジストパターン
２９　　第２のレジストパターン
２９ａ　第１のマスク部（第１領域）
２９ｂ　第２のマスク部（第２領域）
３０　　第３のレジストパターン
３１　　金属膜
３１Ａ　ベース電極
３１Ｂ　ベース電極
３１Ｃ　上部エミッタ電極
３２　　コレクタ電極
４１　　エミッタ層
４１ａ　エミッタ領域
４１ｂ　表面保護領域（容量膜）
５１　　第２のレジストパターン
５２　　第３のレジストパターン
６１　　高抵抗領域
７１　　第１のベース電極
７２　　第２のベース電極
８１　　エミッタ層
８２　　第１のベース電極
８３　　第２のベース電極
【図１】
2004111941.tif 000004
【図２】
2004111941.tif 000005
【図３】
2004111941.tif 000006
【図４】
2004111941.tif 000007
【図５】
2004111941.tif 000008
【図６】
2004111941.tif 000009
【図７】
2004111941.tif 000010
【図８】
2004111941.tif 000011
【図９】
2004111941.tif 000012
【図１０】
2004111941.tif 000013
【図１１】
2004111941.tif 000014