(57)【要約】      （修正有）【課題】小型化に対応したＰＬＬ周波数シンセサイザモジュールを提供する。【解決手段】ＰＬＬ回路が備える電圧制御発振器とパワースプリッタＰＬＬ−ＩＣとを第１の配列ラインＬ１に沿ってほぼ一直線状に配置しアンプとアッテネータと第１のローパスフィルタとスイッチと外部出力端子とを第２の配列ラインＬ２に沿ってほぼ一直線状に配置し、前記第１の配列ラインＬ１と前記第２の配列ラインＬ２とは平行としている。また、前記第１の配列ラインＬ１と前記第２の配列ラインＬ２の信号の向きを互いに逆向きとすることにより前記スイッチと前記ＶＣＯの出力との距離を遠ざけるようにプリント配線基板に実装している。【選択図】図１
2004228823.tif 000002
【特許請求の範囲】
【請求項１】
ＰＬＬ回路とアンプとアッテネータと第１のローパスフィルタとスイッチと外部出力端子と外部入力端子とを備えたＰＬＬ周波数シンセサイザモジュールであって、
前記外部入力端子と前記ＰＬＬ回路の入力側とが接続し
該ＰＬＬ回路の出力側と前記アンプの入力側とが接続し
該アンプの出力側と前記アッテネータの入力側とが接続し
該アッテネータの出力側と前記ローパスフィルタの入力側とが接続し
該ローパスフィルタの出力側と前記スイッチの入力側とが接続し
該スイッチの出力側と前記外部出力端子とが接続していることを特徴とするＰＬＬ周波数シンセサイザモジュール。
【請求項２】
前記ＰＬＬ回路は電圧制御発振器とパワースプリッタとＰＬＬ−ＩＣと
第２のローパスフィルタとを備え、
前記電圧制御発振器と前記パワースプリッタと前記ＰＬＬ−ＩＣとが
順番に第１の配列ラインに沿ってほぼ一直線状に配置されている
ことを特徴とする請求項１記載のＰＬＬ周波数シンセサイザモジュール。
【請求項３】
前記アンプと前記アッテネータと前記第１のローパスフィルタと前記スイッチと前記外部出力端子とが第２の配列ラインに沿ってほぼ一直線状に配置されており、
前記第１の配列ラインと第２の配列ラインとが平行である
ことを特徴とする請求項２記載のＰＬＬ周波数シンセサイザモジュール。
【請求項４】
前記第１の配列ラインと前記第２の配列ラインの
信号の向きを互いに逆向きとすることにより前記スイッチと前記電圧制御発振器の出力との距離を遠ざけるように配置した
ことを特徴とする請求項３記載のＰＬＬ周波数シンセサイザモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＰＬＬ周波数シンセサイザモジュールの小型化に関する。
【０００２】
【従来の技術】近年、携帯電話機等の移動体通信機器や無線ＬＡＮなどの無線通信機器の普及に伴う小型化の急激な進展により、これらの無線通信機器に使用されるＰＬＬ周波数シンセサイザモジュールに対して更なる高密度実装化が要求されている。
【０００３】
従来のＰＬＬ周波数シンセサイザモジュールとしては、例えば特開平１０−２００４０５号公報で提案されたようなものがある。図３（ａ）はそのブロック図を示しており、
ＰＬＬシンセサイザ２１とアッテネータ２２とバッファアンプ２３と位相器２４とスイッチ２５と出力端子２６とを備え、該ＰＬＬシンセサイザ２１の出力側と該アッテネータ２２の入力側とを接続し該アッテネータ２２の出力側と該バッファアンプ２３の入力側とを接続し該バッファアンプ２３の出力側と該位相器２４の入力側とを接続し該位相器２４の出力側と該スイッチ２５の入力側とを接続し該スイッチ２５の出力側と出力端子２６とを接続する。
【０００４】
前記無線通信システムに使用されているＧＨｚ帯域では電力が空中へ電磁波として放射されることからＥＭＩ対策が不可欠であり、スイッチを備えるＰＬＬ周波数シンセサイザモジュールでは高密度実装化に伴いスイッチングノイズがＰＬＬ回路の高周波電流が流れるループに重畳しないようにスイッチの配置に配慮することやシールド構造が重要な設計ファクターとなる。
【０００５】図３（ｂ）は従来例のＰＬＬ周波数シンセサイザモジュールを構成する電子部品の配置を示す模式図であり、
プリント配線基板３０の上面に一対の対向する内側面夫々から互い違いに突設するシールド壁３１ａ、３１ｂを有する略四角形の金属フレーム３１を配置し、
これを接地して３つのシールド空間を構成している。
まず、図中左側のシールド空間に前記ＰＬＬシンセサイザ２１を配設すると共に、
前記シールド壁３１ａ、３１ｂに挟まれた図中中央のシールド空間に
前記アッテネータ２２と前記バッファアンプ２３とを配設し、
図中右側のシールド空間に前記位相器２４と前記スイッチ２５とを配設して
ＰＬＬ周波数シンセサイザモジュールを構成している。
【０００６】
【特許文献１】特開平１０−２００４０５号公報。
【０００７】
【発明が解決しようとする課題】
一般的に位相器は高調波においてロックしないためにロックレンジの広いＰＬＬ回路を実現することができるものの、
エッジ動作であるがために入力のノイズに敏感で且つ出力に高インピーダンス状態を作り出す時間が長くなるため出力側はノイズを拾い易いと言う欠点を有するので厳重なシールドが必要である。
【０００８】またＰＬＬ回路はスイッチングノイズにより瞬間的に位相同期がはずれる場合があり、ノイズ源を前記ＰＬＬシンセサイザ２１の高周波電流が流れるループから十分に離隔して設置する必要がある。
【０００９】しかしＰＬＬ周波数シンセサイザモジュールの小型化、即ち高密度実装化に伴いシールド板を設置するスペースまた該ＰＬＬ周波数シンセサイザモジュールを構成する電子部品間の間隙や該電子部品配置の自由度が無くなったため従来のＥＭＩ対策が施せなくなった。
【００１０】本発明は、上記の課題を解決するためになされたものであり、
ＥＭＩに関する要求を満足しつつ小型化に対応したＰＬＬ周波数シンセサイザモジュールを提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明に係わる請求項１記載の発明は、
ＰＬＬ回路とアンプとアッテネータと第１のローパスフィルタとスイッチと外部出力端子と外部入力端子とを備えたＰＬＬ周波数シンセサイザモジュールであって、
前記外部入力端子と前記ＰＬＬ回路の入力側とが接続し
該ＰＬＬ回路の出力側と前記アンプの入力側とが接続し
該アンプの出力側と前記アッテネータの入力側とが接続し
該アッテネータの出力側と前記ローパスフィルタの入力側とが接続し
該ローパスフィルタの出力側と前記スイッチの入力側とが接続し
該スイッチの出力側と前記外部出力端子とが接続していることを特徴とする。
【００１２】また請求項２記載の発明は、請求項１において、
前記ＰＬＬ回路は電圧制御発振器とパワースプリッタとＰＬＬ−ＩＣと
第２のローパスフィルタとを備え、
前記電圧制御発振器と前記パワースプリッタと前記ＰＬＬ−ＩＣとが
順番に第１の配列ラインに沿ってほぼ一直線状に配置されている
ことを特徴とする。
【００１３】また請求項３記載の発明は、請求項２において、
前記アンプと前記アッテネータと前記第１のローパスフィルタと前記スイッチと前記外部出力端子とが第２の配列ラインに沿ってほぼ一直線状に配置されており、
前記第１の配列ラインと第２の配列ラインとが平行である
ことを特徴とする。
【００１４】また請求項４記載の発明は、請求項３において、
前記第１の配列ラインと前記第２の配列ラインの
信号の向きを互いに逆向きとすることにより前記スイッチと前記電圧制御発振器の出力との距離を遠ざけるように配置した
ことを特徴とする。
【００１５】
【発明の実施の形態】以下、図示した本発明の実施の形態に基づいて、本発明を詳細に説明する。
【００１６】図１は本発明の実施の形態のＰＬＬ周波数シンセサイザモジュールのブロック図であって、
ＰＬＬ−ＩＣ１とローパスフィルタ（ＬＰＦ：第２のローパスフィルタ）２と
電圧制御発振器（ＶＣＯ）３とパワースプリッタ４とから構成されるＰＬＬ回路５と、
該パワースプリッタ４で分割された該ＶＣＯ３の出力を増幅するアンプ６と、
前記アンプ６の出力を調整するためのアッテネータ７と、
波形整形のためのローパスフィルタ（ＬＰＦ：第１のローパスフィルタ）８と、
出力信号をＯＮ若しくはＯＦＦするためのスイッチ９と、
外部出力端子１０と、外部入力端子１１と、を備え、
外部基準信号源１３に接続される前記外部入力端子１１と前記ＰＬＬ−ＩＣ１の入力側とが接続し
該ＰＬＬ−ＩＣ１の出力側と前記ＬＰＦ２の入力側とが接続し
該ＬＰＦ２の出力側と前記ＶＣＯ３の入力側とが接続し
該ＶＣＯ３の出力側と前記パワースプリッタ４の入力側とが接続し
該パワースプリッタ４の一方の出力側と前記ＰＬＬ−ＩＣ１の入力側とが接続し
該パワースプリッタ４の他方の出力側と前記アンプ６の入力側とが接続し
該アンプ６の出力側と前記アッテネータ７の入力側とが接続し
該アッテネータ７の出力側と前記ＬＰＦ８の入力側とが接続し
該ＬＰＦ８の出力側と前記スイッチ９の入力側とが接続し
該スイッチ９の出力側と前記外部出力端子１０とが接続したものである。
【００１７】
本実施形態の特徴的な構成は、
従来はＰＬＬシンセサイザ２１、アッテネータ２２、アンプ２３、位相器２４、スイッチ２５の順に接続されていたところ、
位相器２４に代えてＬＰＦ８を採用した事と、
アンプ６、アッテネータ７の順番に入れ替えたところにある。
このような構成としてことによって、ＥＭＩを劣化させることなく小型化が可能となった。またＬＰＦ８の採用により出力周波数選択幅が向上するという効果も生じる。
【００１８】図２はＰＬＬ周波数シンセサイザモジュールを構成する電子部品の配置の模式図であって、
前記ＶＣＯ３と前記パワースプリッタ４と前記ＰＬＬ−ＩＣ１とを
図中の第１の配列ラインＬ１に沿ってほぼ一直線状に配置し
前記アンプ６と前記アッテネータ７と前記ＬＰＦ８と前記スイッチ９と前記外部出力端子１１とを
図中の第２の配列ラインＬ２に沿ってほぼ一直線状に配置し、
前記第１の配列ラインＬ１と前記第２の配列ラインＬ２とは平行としている。
また、
第１の配列ラインＬ１と第２の配列ラインＬ２の信号の向きを互いに逆向きとすることにより
該スイッチ９と該ＶＣＯ３の出力との距離を遠ざけるように
前記プリント配線基板１２に実装している。
【００１９】このように構成することにより、ＥＭＩ対策を施しつつ小型化に対応したＰＬＬ周波数シンセサイザモジュールを提供することが実現できる。
【００２０】
【発明の効果】請求項１乃至４記載の発明によれば、従来例の位相器に変えてＬＰＦを使用することで出力周波数選択性が向上するという効果を有する。
【００２１】またスイッチを外部出力端子とアッテネータとの間に接続し且つ該スイッチの配置をＶＣＯの出力側と互い違いにすることで、スイッチングノイズにより瞬間的に位相同期がはずれることがなくノイズ源である該スイッチがＰＬＬ回路のループから十分に離隔するという効果を有する。
【００２２】以上より、シールドの設置することやＰＬＬ周波数シンセサイザモジュールを構成する電子部品間の間隙を広げる等の従来のＥＭＩ対策を必要としないという効果を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態としてのＰＬＬ周波数シンセサイザモジュールのブロック図。
【図２】本発明の実施の形態としてのＰＬＬ周波数シンセサイザモジュールの部品配置模式図。
【図３】従来例のＰＬＬ周波数シンセサイザモジュールの構成図。
（ａ）ブロック図。
（ｂ）部品配置模式図。
【符号の説明】
１…ＰＬＬ−ＩＣ      ２…ローパスフィルタ（ＬＰＦ）
３…電圧制御発振器（ＶＣＯ）      ４…パワースプリッタ
５…ＰＬＬ回路      ６…アンプ      ７…アッテネータ
８…ローパスフィルタ（ＬＰＦ）      ９…スイッチ
１０…外部出力端子      １１…外部入力端子
１２…プリント配線基板      １３…外部基準信号源
２１…ＰＬＬシンセサイザ      ２２…アッテネータ
２３…バッファアンプ      ２４…位相器
２５…スイッチ      ２６…出力端子
３０…プリント配線基板
３１…金属フレーム      ３１ａ、３１ｂ…シールド壁
Ｌ１…第１の配列ライン    Ｌ２…第２の配列ライン
【図１】
2004228823.tif 000003
【図２】
2004228823.tif 000004
【図３】
2004228823.tif 000005