(57)【要約】【課題】精度の高いヒステリシス動作とノイズ除去を実現する。【解決手段】電流源Ｉ１が共通接続されたトランジスタＭ１，Ｍ２の内のトランジスタＭ１のドレイン電流Ｉｍ１をトランジスタＭ８，Ｍ７を経由してトランジスタＭ１０に流し、トランジスタＭ２のドレイン電流Ｉｍ２をトランジスタＭ１１を経由してトランジスタＭ１２に流し、それらトランジスタＭ１０，Ｍ１２の共通接続点にインバータＩＮＶ１を接続し、そのインバータＩＮＶ１の出力電圧をトランジスタＭ３，Ｍ４で入力側に正帰還してヒステリシス動作させる。また、トランジスタＭ１，Ｍ２のソース電圧が上昇すると電流を増やすトランジスタＭ５，Ｍ６を接続して同相成分によるヒステリシス量低減を補正する。さらに、トランジスタＭ１，Ｍ２のドレイン間に容量Ｃ１を接続して高周波ノイズを除去する。【選択図】  図１
2004228625.tif 000002
【特許請求の範囲】
【請求項１】
反転入力端子と非反転入力端子にゲートがそれぞれ接続されソースに共通の第１の電流源が接続された差動対を構成する第１，第２のトランジスタと、該第１のトランジスタのドレイン電流に対応する電流と前記第２のトランジスタのドレイン電流に対応する電流の差と該差の極性に応じてレベルが決まる電圧を入力するインバータと、該インバータの出力電圧を反転した電圧を該インバータの入力側に帰還させる正帰還手段と、前記第１，第２のトランジスタの共通ソースの電圧に応じて前記正帰還手段による正帰還量に加算する正帰還量を生成するヒステリシス量補正手段とを具備することを特徴とするヒステリシスコンパレータ。
【請求項２】
請求項１に記載のヒステリシスコンパレータにおいて、
前記第１，第２のトランジスタのドレイン間に容量を接続したことを特徴とするヒステリシスコンパレータ。
【請求項３】
請求項１又は２のいずれか１つに記載のヒステリシスコンパレータにおいて、
前記正帰還手段は、前記インバータの出力電圧に応じて前記インバータの入力側に印加する電圧を制御する第３，第４のトランジスタを具備し、且つ前記第３のトランジスタと前記第４のトランジスタは互いに反対の導電型であることを特徴とするヒステリシスコンパレータ。
【請求項４】
請求項３に記載のヒステリシスコンパレータにおいて、
前記ヒステリシス量補正手段は、前記第１，第２のトランジスタの共通ソースの電圧に応じて前記第３のトランジスタに供給する電流を制御する第５のトランジスタと、前記第１，第２のトランジスタの共通ソースの電圧に応じて前記第４のトランジスタに供給する電流を制御する第６のトランジスタとを具備し、且つ前記第５、第６のトランジスタは前記第１，第２のトランジスタの共通ソースの電圧の変化に応じて互いに同じ方向に内部抵抗が制御されることを特徴とするヒステリシスコンパレータ。
【請求項５】
請求項３に記載のヒステリシスコンパレータにおいて、
前記ヒステリシス量補正手段は、前記第１，第２のトランジスタの共通ソースの電圧に応じて前記第３のトランジスタのドレイン電流に加算する電流を制御する第５のトランジスタと、前記第１，第２のトランジスタの共通ソースの電圧に応じて前記第４のトランジスタのドレイン電流に加算する電流を制御する第６のトランジスタとを具備し、且つ前記第５、第６のトランジスタは前記第１，第２のトランジスタの共通ソースの電圧の変化に応じて互いに同じ方向に内部抵抗が制御されることを特徴とするヒステリシスコンパレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、小振幅のデジタル信号を安定的に取り込む受信回路に好適なヒステリシスコンパレータに関し、特に国際標準規格ＩＣＥ６０９５８−３、オーディオインターフェイス、ＰＡＲＴ３、Ｃｏｎｓｕｍｅｒ  ａｐｐｌｉｃａｔｉｏｎにおける６．３．３項のラインレシーバ特性に示される受信回路の特性を得るために有用なヒステリシスコンパレータの回路技術に関するものである。
【０００２】
【従来技術】
一般的に、小振幅のデジタル信号の受信回路を構成するには、図３（ａ）示すように、容量Ｃ２と抵抗Ｒ２からなる平易な積分回路５１を用いて入力信号Ｖｉｎを遅延させた信号Ｖ−と該入力信号Ｖｉｎ（＝Ｖ＋）とをヒステリシスコンパレータ５２によって比較増幅すればよい。
【０００３】
この図３（ａ）の回路では、入力信号Ｖｉｎが積分回路５１の時定数に比べて比較的高速に以前のレベルから変化した場合には、積分回路５１で遅延した信号Ｖ−と入力信号Ｖｉｎとに電位差が生じ、その電位差がコンパレータ５２の所定のヒステリシス量以上に達していれば、コンパレータ５２の出力信号が反転する（図３（ｂ）参照）。そして、入力信号Ｖｉｎのレベルがある時間以上一定であれば、コンパレータ５２の２つの入力端子のレベルは同じになるが、このときはヒステリシスレベル以下であるので、コンパレータ５２の出力は変化しない。
【０００４】
なお、特に高周波ノイズに着目し、それを除去することが必要な場合は、別途のフィルタが使用される。例えば、図３（ａ）の回路は全体としてはハイパスフィルタとして動作するので、入力信号が所望の速度よりも高速であった場合にそれをノイズとして除去することが求められるなら、図３（ｃ）に示すように、前段にローパスフィルタ５３を挿入すればよい。
【０００５】
上記したヒステリシスコンパレータ５２の具体例としては、特許文献１で提案された図４に示す構成の回路がある。この回路は、２個の入力電圧Ｖ＋，Ｖ−がそれぞれゲートに印加するトランジスタＱＮ１，ＱＮ２からなる差動対と、トランジスタＱＮ２のドレイン電流に基づいてトランジスタＱＮ１のドレイン電流に対して正帰還をかけるカレントミラー接続のトランジスタＱＰ３，ＱＰ４と、トランジスタＱＮ１のドレイン電流に基づいてトランジスタＱＮ２のドレイン電流に対して正帰還をかけるカレントミラー接続のトランジスタＱＰ１，ＱＰ２と、トランジスタＱＮ２のドレイン電位を反転増幅するトランジスタＱＰ５と、トランジスタＱＰ５のドレイン電圧を反転するインバータＩＮＶ１１と、インバータＩＮＶ１１の出力に基づいてトランジスタＱＰ５のドレイン電圧に正帰還をかけるトランジスタＱＮ７とを有する。電流源Ｉ１１とトランジスタＱＮ３〜ＱＮ６は各トランジスタＱＮ１，ＱＮ２，ＱＰ５，ＱＮ７の電流源として働くカレントミラーを構成する。
【０００６】
このヒステリシスコンパレータ５２では、トランジスタＱＮ１，ＱＮ２のドレイン電流を互いに相手方に正帰還することに加えて、インバータＩＮＶ１１でもその出力を入力側に正帰還しているので、ノイズに対してより安定的となる。
【０００７】
また、上記したローパスフィルタ５３の具体例として、特許文献２で提案された図５に示す回路がある。この回路は、電流源Ｉ１２と差動対のトランジスタＰ３，Ｐ４と能動負荷として機能するカレントミラー接続のトランジスタＱ５，Ｑ６とからなるオペアンプ５３１、並びに容量Ｃ３と抵抗Ｒ３からなる積分回路５３２からなり、トランジスタＰ３のベースに印加した入力電圧Ｖｉｎをカットオフ周波数ｆｃ（＝１／｛２πＣ（Ｒｅ＋Ｒ）｝）でフィルタリングして出力電圧Ｖｏｕｔとする。Ｃは積分回路５３２の容量Ｃ３の値、Ｒは積分回路５３２の抵抗Ｒ３の値、ＲｅはトランジスタＰ４の出力インピーダンスである。
【０００８】
【特許文献１】特開２００２−１５２０１７号公報
【特許文献２】特開平１０−１７３４８１号公報
【０００９】
【発明が解決しようとする課題】
ところで、光信号からピックアップしたオーディオ信号を検出する検出器においては、振幅が０．２Ｖ程度の信号を検出する必要がある。この振幅０．２Ｖは比較的小さな振幅であり、拒絶すべきノイズレベルを０．０５Ｖとすると、受信のために必要なヒステリシス量は、０．０５Ｖ〜０．２Ｖの範囲である。
【００１０】
ヒステリシスコンパレータには、入力する信号の直流電圧レベル（中心レベル）の変動幅と検出すべき信号レベル幅（高電位レベルと低電位レベルの幅）との差が小さくなると、ヒステリシス量に精度が求められる。しかし、ヒステリシス量のターゲット量は上記した０．０５Ｖ〜０．２Ｖの範囲であり、図４に示したヒステリシスコンパレータ５２では、製造的、設計的な面で余裕が不足するという問題がある。
【００１１】
その理由は、ヒステリシスコンパレータの基本特性が同相除去比ＣＭＲＲという本質的に内在する問題を有することに加えて、微細加工プロセス技術の進歩に伴い電源電圧が低下してきているためである。
【００１２】
微細加工プロセス技術は、特にデジタル回路においては様々な利点を有するのでコンパレータについてもこれを適用することが好ましいが、電源電圧の低下はすなわち入力電圧範囲の低下につながり、入力信号の中心レベルが変動すると回路特性の変動も相対的に大きくなり、精度が損なわれる。つまり、受信する信号の中心レベルに応じて低周波ノイズ除去レベルが変化し、動作余裕が減少する。
【００１３】
また、デジタル回路が内部において発生するノイズは比較的急峻なものであり、例えば図３（ａ）の回路の積分回路５１では、これが信号処理などのデジタル処理を行うための集積回路と同一基板上に構成された場合、内部配線された電源や基板上のグランドのノイズの影響を受ける。これは、ＣＭＯＳプロセスによる容量あるいは抵抗の素子に電源間に寄生の容量成分が存在するためである。これらの高周波のデジタルノイズは、一般に振幅が大きいので、コンパレータはそれを除去できなければならない。
【００１４】
以上のように従来のヒステリシスコンパレータでは、同相除去比と電源電圧の低電圧化によって信号レベル検出の安定度に問題があり、またグランドや電源のノイズ、並びに高周波ノイズによって動作が影響される問題があった。
【００１５】
本発明の目的は、電源電圧が低電圧化してもヒステリシス量の精度を向上させて信号検出が安定して行われ、また信号および電源やグランドの高周波ノイズに対しても安定に動作するヒステリシスコンパレータを提供することである。
【００１６】
【課題を解決するための手段】
請求項１に係る発明は、反転入力端子と非反転入力端子にゲートがそれぞれ接続されソースに共通の第１の電流源が接続された差動対を構成する第１，第２のトランジスタと、該第１のトランジスタのドレイン電流に対応する電流と前記第２のトランジスタのドレイン電流に対応する電流の差と該差の極性に応じてレベルが決まる電圧を入力するインバータと、該インバータの出力電圧を反転した電圧を該インバータの入力側に帰還させる正帰還手段と、前記第１，第２のトランジスタの共通ソースの電圧に応じて前記正帰還手段による正帰還量に加算する正帰還量を生成するヒステリシス量補正手段とを具備することを特徴とするヒステリシスコンパレータとした。
【００１７】
請求項２に係る発明は、請求項１に記載のヒステリシスコンパレータにおいて、前記第１，第２のトランジスタのドレイン間に容量を接続したことを特徴とするヒステリシスコンパレータとした。
【００１８】
請求項３に係る発明は、請求項１又は２のいずれか１つに記載のヒステリシスコンパレータにおいて、前記正帰還手段は、前記インバータの出力電圧に応じて前記インバータの入力側に印加する電圧を制御する第３，第４のトランジスタを具備し、且つ前記第３のトランジスタと前記第４のトランジスタは互いに反対の導電型であることを特徴とするヒステリシスコンパレータとした。
【００１９】
請求項４に係る発明は、請求項３に記載のヒステリシスコンパレータにおいて、前記ヒステリシス量補正手段は、前記第１，第２のトランジスタの共通ソースの電圧に応じて前記第３のトランジスタに供給する電流を制御する第５のトランジスタと、前記第１，第２のトランジスタの共通ソースの電圧に応じて前記第４のトランジスタに供給する電流を制御する第６のトランジスタとを具備し、且つ前記第５、第６のトランジスタは前記第１，第２のトランジスタの共通ソースの電圧の変化に応じて互いに同じ方向に内部抵抗が制御されることを特徴とするヒステリシスコンパレータとした。
【００２０】
請求項５に係る発明は、請求項３に記載のヒステリシスコンパレータにおいて、前記ヒステリシス量補正手段は、前記第１，第２のトランジスタの共通ソースの電圧に応じて前記第３のトランジスタのドレイン電流に加算する電流を制御する第５のトランジスタと、前記第１，第２のトランジスタの共通ソースの電圧に応じて前記第４のトランジスタのドレイン電流に加算する電流を制御する第６のトランジスタとを具備し、且つ前記第５、第６のトランジスタは前記第１，第２のトランジスタの共通ソースの電圧の変化に応じて互いに同じ方向に内部抵抗が制御されることを特徴とするヒステリシスコンパレータとした。
【００２１】
【発明の実施の形態】
図１は本発明のヒステリシスコンパレータの一実施例の回路図であり、Ｍ１，Ｍ２，Ｍ４，Ｍ６，Ｍ９，Ｍ１０，Ｍ１３はＮＭＯＳトランジスタ、Ｍ３，Ｍ５，Ｍ７，Ｍ８，Ｍ１１，Ｍ１２，Ｍ１４はＰＭＯＳトランジスタ、Ｉ１〜Ｉ５は電流源、ＩＮＶ１〜ＩＮＶ３はインバータである。
【００２２】
トランジスタＭ１，Ｍ２は電流源Ｉ１を共通とする差動対を構成し、トランジスタＭ１のゲートは反転入力端子に接続され、トランジスタＭ２のゲートは非反転入力端子に接続され、両トランジスタＭ１，Ｍ２のドレイン間には容量Ｃ１が接続されている。
【００２３】
トランジスタＭ８，Ｍ７，Ｍ９，Ｍ１０はトランジスタＭ１のドレイン電流を転移させるカレントミラーを構成し、また、トランジスタＭ１１，Ｍ１２はトランジスタＭ２のドレイン電流を転移させるカレントミラーを構成する。
【００２４】
トランジスタＭ１２，Ｍ１０のドレイン共通接続点には、インバータＩＮＶ１の入力側の他に、トランジスタＭ５，Ｍ３のシリーズ接続回路、トランジスタＭ４，Ｍ６のシリーズ接続回路がそれぞれ接続されている。
【００２５】
そして、トランジスタＭ５，Ｍ３の共通接続点には電流源Ｉ２が、トランジスタＭ５のソースには電流源Ｉ４がそれぞれ接続され、トランジスタＭ３のゲートはインバータＩＮＶ１の出力側に接続されている。また、トランジスタＭ４，Ｍ６の共通接続点には電流源Ｉ３が接続され、トランジスタＭ６のソースには電流源Ｉ５がそれぞれ接続され、トランジスタＭ４のゲートもインバータＩＮＶ１の出力側に接続されている。差動対のトランジスタＭ１，Ｍ２のソース共通接続点は、トランジスタＭ６のゲートに接続されるとともに、トランジスタＭ１３，Ｍ１４からなるインバータＩＮＶ３を介してトランジスタＭ５のゲートに接続されている。トランジスタＭ３，Ｍ４は正帰還手段を構成し、トランジスタＭ５，Ｍ６，Ｍ１３，Ｍ１４はヒステリシス量補正手段を構成する。
【００２６】
さて、トランジスタＭ１，Ｍ２の各ゲートに電圧が入力すると、トランジスタＭ１のドレインにはＩｍ１が流れ、トランジスタＭ２のドレインには電流Ｉｍ２が流れる。電流Ｉｍ１はトランジスタＭ８，Ｍ７，Ｍ９で転移されてトランジスタＭ１０のドレインを流れ、また電流Ｉｍ２はトランジスタＭ１１で転移されてトランジスタＭ１２のドレインを流れる。
【００２７】
よって、インバータＩＮＶ１の入力側の電位Ｖｓは、Ｉｍ１＜Ｉｍ２のときはハイレベル、Ｉｍ１＞Ｉｍ２のときはローレベルとなる。この電位ＶｓはインバータＩＮＶ１によって反転され、さらにインバータＩＮＶ２によって反転されて出力電圧Ｖｏｕｔとなる。
【００２８】
このとき、インバータＩＮＶ１の出力電圧はトランジスタＭ３、Ｍ４のゲートに印加する。よって、電位ＶｓがハイレベルのときはトランジスタＭ３による電流パスが電位Ｖｓの変化方向と同位相の帰還電流を増大させ、逆に電位ＶｓがローレベルのときはトランジスタＭ４による電流パスが電位Ｖｓの変化方向と同位相の帰還電流を増大させる。
【００２９】
これは正帰還動作であり、この動作が行われた後に電位Ｖｓを反対方向に変化させるには、トランジスタＭ１２，Ｍ１０はトランジスタＭ３、Ｍ４のどちらかによる電流増加分以上の電流（大小関係は反対）を流す必要があり、そのためには、電流Ｉｍ１，Ｉｍ２の電流差が前記した差よりも大きくならなければならない。以上により、ヒステリシス動作が行われ、ノイズ入力に対して安定となる。
【００３０】
ただし、トランジスタＭ１，Ｍ２に印加される入力電圧の差によってもたらされる電流Ｉｍ１，Ｉｍ２の差は、入力電圧レベル（中心レベル）によって変化する。これは同相除去比が小さい（同相成分が大きい）ほど大きくなり、ヒステリシス量を変動させることになる。具体的には、入力電圧のレベル（中心レベル）が高くなるほど、電流Ｉｍ１，Ｉｍ２の差が小さくなりヒステリシス量が少なくなる。
【００３１】
そこで、本実施例ではトランジスタＭ１，Ｍ２の共通ソースの電位Ｖｎｓを、トランジスタＭ６のゲートにそのまま印加するとともに、トランジスタＭ５のゲートにインバータＩＮＶ３で反転して印加し、その電位Ｖｎｓが高くなるときに正帰還電流を増大させて、ヒステリシス量を補正している。すなわち、その電位Ｖｎｓが高くなるとトランジスタＭ６のゲート電位を上昇させるとともにトランジスタＭ５のゲート電位を低下させて、それらトランジスタＭ５、Ｍ６のドレイン電流を増大させ、入力電圧レベル（中心レベル）が高くなった場合に低下するヒステリシス量を補正（増大）してそれが一定となるよう制御している。
【００３２】
このように同相成分により低下するヒステリシス量が補正されるので、入力電圧範囲が拡大し、低電源電圧で使用される場合であっても、その電源電圧の上限から下限まで電圧を入力させて比較することができる。
【００３３】
次に、差動対のトランジスタＭ１，Ｍ２のドレイン間に接続された容量Ｃ１は、一方のドレインの電位変化を他方のドレインにそのまま伝達するので、逆相で動作する当該各ドレインの動作を妨げるように作用し、いわゆる負帰還がかかるが、これは容量Ｃ１経由であるため低周波領域では小さな負帰還となり高周波領域で大きな負帰還となる。よって、容量Ｃ１はハイパスフィルタとして働き、高周波ノイズを除去する動作が行われる。
【００３４】
また、容量Ｃ１の製造に伴う寄生容量素子が存在する場合、電源やグランドからの急峻なノイズを受ける場合にも、そのノイズに対して容量Ｃ１がハイパスフィルタとして機能し、電源のノイズも除去できる。
【００３５】
さらに、信号変化が急峻で、トランジスタＭ１，Ｍ２の一方が急峻に応答してそのドレイン電圧が急峻に変化したときでも、この容量Ｃ１によって、その急峻な変化がノイズとして除去されるので、同一基板上の他の回路のデジタルノイズも除去できる。
【００３６】
なお、以上説明した実施例のヒステリシスコンパレータの回路は１つの例であり、本発明の実施例はこれに限られるものではない。例えば、ヒステリシス量を補正するためのトランジスタＭ５，Ｍ６は図２に示すように、インバータＩＮＶ１の入力側に直接接続し電流源Ｉ４やＩ５による電流が電流Ｉｍ１やＩｍ２に直接加算されるようにしても良い。また、ＮＭＯＳトランジスタとＰＭＯＳトランジスタを互いに反対の導電型にするときは、電源のＶＤＤをＶＳＳを互いに反対にすればよい。
【００３７】
【発明の効果】
以上から本発明のヒステリシスコンパレータによれば、必要なヒステリシス量を精度高く設定できるため、光信号からピックアップしたオーディオ信号のように微小な信号であっても、これを受信回路に組み込むことにより、受信精度が向上し、また外部部品点数を削減できる。
【００３８】
また、本ヒステリシスコンパレータは同相除去比が充分でない差動対を使用する場合でも、それに基づくヒステリシス量の低下を補償できるため、広い範囲のレベルの入力信号を許容でき、プロセスの微細化に伴って回路の電源電圧が低く設定され入力電圧範囲が狭められる場合であっても、その入力電圧範囲の上限下限の電圧まで入力させて比較できる。
【００３９】
さらに、同相除去比はトランジスタのゲート長との関係による影響が大きく、近年、ＣＭＯＳ回路が微細加工技術の進歩によって小型化されているにもかかわらずアナログ回路がそれに追随して小型化されない理由は、ゲート長を小さくすると閾値電圧が大きく変化するためであるが、本発明では、特性変化を補うことが可能であるので、小型化が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例のヒステリシスコンパレータの回路図である。
【図２】図１のヒステリシスコンパレータの変形例の回路図である。
【図３】（ａ）は従来の小信号受信回路の回路図、（ｂ）はその動作波形図、（ｃ）は別の例の小信号受信回路の回路図である。
【図４】図３（ａ）のヒステリシスコンパレータの回路図である。
【図５】図３（ｃ）のローパスフィルタの回路図である。
【符号の説明】
Ｍ１，Ｍ２，Ｍ４，Ｍ６，Ｍ９，Ｍ１０，Ｍ１３：ＮＭＯＳトランジスタ
Ｍ３，Ｍ５，Ｍ７，Ｍ８，Ｍ１１，Ｍ１２，Ｍ１４：ＰＭＯＳトランジスタ、
Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５，Ｉ１１，Ｉ１２：電流源
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ１１：インバータ
Ｃ１，Ｃ２，Ｃ３：容量
Ｒ２，Ｒ３：抵抗
５１：積分回路
５２：ヒステリシスコンパレータ
５３：ローパスフィルタ、５３１：オペアンプ、５３２：積分回路
【図１】
2004228625.tif 000003
【図２】
2004228625.tif 000004
【図３】
2004228625.tif 000005
【図４】
2004228625.tif 000006
【図５】
2004228625.tif 000007