(57)【要約】【課題】従来に比べてベース引出電極の抵抗を一層低減し、さらなる素子の高速化を図ることが可能なバイポーラトランジスタ及びその製造方法を提供する。【解決手段】半導体基板１のコレクタ領域１ｂ上にはベース領域３ａが形成されており、ベース領域３ａ上にはエミッタ領域６ａが形成されている。半導体基板１上の絶縁膜４にはエミッタ領域６ａに到達するコンタクトホール４ａが形成されており、エミッタ電極１１ａはコンタクトホール４ａを介してエミッタ領域６ａと接続されている。また、絶縁膜４の内部には、ベース領域３ａと接続された金属からなるベース引出電極３ｂｂが形成されている。このベース引出電極３ｂｂは、コンタクトホール４ｃを介してベース電極１１ｂと接続されている。ベース引出電極３ｂｂは、半導体と金属との置換により形成され、ベース領域３ａの（１１１）面でベース領域３ａと接続している。【選択図】  図１
2004296762.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成されたコレクタ領域と、
前記コレクタ領域上に形成されたベース領域と、
前記ベース領域上に形成されたエミッタ領域と、
前記半導体基板の上を覆う絶縁膜と、
前記絶縁膜の上面から前記エミッタ領域に到達する第１のコンタクトホールと、
前記第１のコンタクトホールを介して前記エミッタ領域と電気的に接続されたエミッタ電極と、
前記絶縁膜内部に形成されて前記ベース領域と電気的に接続された金属膜からなるベース引出電極と、
前記絶縁膜の上面から前記ベース引出電極に到達する第２のコンタクトホールと、
前記第２のコンタクトホールを介して前記ベース引出電極と電気的に接続されたベース電極とを有し、
前記ベース引出電極が半導体と金属との置換により形成されたものであることを特徴とするバイポーラトランジスタ。
【請求項２】
半導体基板にコレクタ領域を形成する工程と、
前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、
前記コレクタ領域上に単結晶半導体からなるベース領域を形成するとともに、金属との置換が可能な材料により前記分離領域上に前記ベース領域と接続する置換可能膜を形成する工程と、
前記半導体基板、前記ベース領域及び前記置換可能膜の上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記ベース領域に通じる第１のコンタクトホールを形成する工程と、
前記第１のコンタクトホール内に露出した前記ベース領域上にエミッタ領域を形成する工程と、
前記層間絶縁膜の上面から前記置換可能膜に到達する第２のコンタクトホールを形成する工程と、
前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記第２のコンタクトホール内に金属を充填する工程と、
熱処理を施して前記置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記ベース領域に電気的に接続するベース引出電極を形成する工程と
を有することを特徴とするバイポーラトランジスタの製造方法。
【請求項３】
半導体基板にコレクタ領域を形成する工程と、
前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、
前記コレクタ領域の上に第１の絶縁膜を形成する工程と、
金属との置換が可能な材料により、前記第１の絶縁膜上から前記分離領域の上に延在する第１の置換可能膜を形成する工程と、
前記半導体基板及び前記第１の置換可能膜の上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上面から前記コレクタ領域に到達する開口部を形成する工程と、
ＣＶＤ法により、前記開口部の底部に単結晶半導体からなるベース領域を形成するとともに、前記開口部の側面に前記第１の置換可能膜と接続した第２の置換可能膜を形成する工程と、
前記ベース領域上にエミッタ領域を形成する工程と、
前記第２の絶縁膜の上面から前記第１の置換可能膜に到達するコンタクトホールを形成する工程と、
前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記コンタクトホール内に金属を充填する工程と、
熱処理を施して前記第１及び第２の置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記ベース領域に電気的に接続する第１及び第２のベース引出電極を形成する工程と
を有することを特徴とするバイポーラトランジスタの製造方法。
【請求項４】
半導体基板にコレクタ領域を形成する工程と、
前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、
前記コレクタ領域の上に第１の絶縁膜を形成する工程と、
金属との置換が可能な材料により、前記第１の絶縁膜上に所定のパターンで第１の置換可能膜を形成する工程と、
前記第１の絶縁膜及び前記第１の置換可能膜の上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上面から前記第１の絶縁膜に到達する開口部を形成する工程と、
前記開口部の側面に第１の側壁絶縁膜を形成する工程と、
前記開口部を介して前記第１の絶縁膜をエッチングして、前記第１の側壁絶縁膜の底面及び前記第１の置換可能膜の下面の一部を露出させる工程と、
ＣＶＤ法により、前記開口部の底部に単結晶半導体からなるベース領域を形成するとともに、前記第１の置換可能膜と前記ベース領域とを接続する第２の置換可能膜を形成する工程と、
前記開口部の内側に前記第１の側壁絶縁膜を覆う第２の側壁絶縁膜を形成する工程と、
前記第２の側壁絶縁膜の内側の前記ベース領域上にエミッタ領域を形成する工程と、
前記第２の絶縁膜の上から前記第１の置換可能膜に到達するコンタクトホールを形成する工程と、
前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記第コンタクトホール内に金属を充填する工程と、
熱処理を施して前記第１及び第２の置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記ベース領域に電気的に接続する第１及び第２のベース引出電極を形成する工程と
を有することを特徴とするバイポーラトランジスタの製造方法。
【請求項５】
半導体基板にコレクタ領域を形成する工程と、
前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、
前記コレクタ領域の上に第１の絶縁膜を形成する工程と、
金属との置換が可能な材料により、前記第１の絶縁膜上に所定のパターンで置換可能膜を形成する工程と、
前記第１の絶縁膜及び前記置換可能膜の上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上面から前記第１の絶縁膜に到達する開口部を形成する工程と、
前記開口部の側面に導電材料により置換阻止導電膜を形成する工程と、
前記開口部内の前記第１の絶縁膜を除去して前記コレクタ領域を露出させる工程と、
ＣＶＤ法により、前記開口部の底部に単結晶半導体からなるベース領域を形成するとともに、前記置換阻止導電膜と前記ベース領域とを電気的に接続する第１のベース引出電極を形成する工程と、
前記第１のベース引出電極を覆う側壁絶縁膜を形成する工程と、
前記側壁絶縁膜の内側の前記ベース領域上にエミッタ領域を形成する工程と、
前記第２の絶縁膜の上から前記置換可能膜に到達するコンタクトホールを形成する工程と、
前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記第コンタクトホール内に金属を充填する工程と、
熱処理を施して前記置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記置換阻止導電膜及び前記第１のベース引出電極を介して前記ベース領域に電気的に接続する第２のベース引出電極を形成する工程と
を有することを特徴とするバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体と金属とを置換して引出電極を形成したバイポーラトランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
近年、通信や情報伝送の分野では、通信の高速化及び大容量化が飛躍的に進み、所謂ブロードバンド時代が到来した。それらの用途に供される種々の情報伝達手段のうちでも、特に、光による情報伝送は、通信の高速化及び大容量化に関して最も有望視されている。これに伴い、光ファイバへの情報の出し入れなどを行う電子デバイスに対しても、飛躍的な性能の向上（高速化、高周波化など）が望まれている。
【０００３】
一方、電子デバイスの分野では、バイポーラトランジスタ、特にＳｉＧｅ等の新しい半導体材料を用いたヘテロバイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）が高速化に適したデバイスとして有望視されている。そして、ブロードバンド時代の情報伝送に適応すべく、バイポーラトランジスタの更なる性能向上が要求されている。
【０００４】
図２８（ａ）は、従来例のセルフアライン型のＮＰＮバイポーラトランジスタの構造を示す断面図である。なお、図２８（ａ）では、半導体基板１０１のうち埋め込み層１０１ａよりも下方の部分の図示を省略している。
【０００５】
シリコン（Ｓｉ）半導体基板１０１は、素子分離領域１０２ａ，１０２ｂにより複数の素子領域に分割されている。素子領域にはｎ＋  型埋め込み層１０１ａが形成されており、埋め込み層１０１ａの上にはｎ−  型コレクタ領域１０１ｂが形成されている。このｎ−  型コレクタ領域１０１ｂの表層にはｐ型ベース領域１０５が選択的に形成されており、ベース領域１０５の表層にはｎ＋  型エミッタ領域１１０ａが選択的に形成されている。また、コレクタ領域１０１ｂに隣接して、半導体基板１０１の表面から埋め込み層１０１ａまで到達するｎ＋  型コレクタ引出層１０１ｃが形成されている。このコレクタ引出層１０１ｃの表層には、ｎ＋  型コレクタコンタクト層１１０ｂが形成されている。
【０００６】
半導体基板１０１の上には絶縁膜１０４が形成されている。この絶縁膜１０４には、絶縁膜１０４の上面からベース領域１０５に到達する開口部１０４ａが設けられており、開口部１０４ａの側壁面にはベース引出電極１０６が形成されている。このベース引出電極１０６は絶縁膜１０４に埋め込まれたベース引出電極１０３に接続されており、ベース引出電極１０３は絶縁膜１０４に設けられた開口部１０４ｂを介してベース電極１１１と電気的に接続されている。通常、ベース引出電極１０６，１０３は多結晶シリコンにより形成される。
【０００７】
開口部１０４ａ内のベース引出電極１０６は、側壁絶縁膜１０７に覆われている。そして、側壁絶縁膜１０７の内側はエミッタ領域１１０ａに通じるコンタクトホール１０８となっている。エミッタ電極１０９ａは、コンタクトホール１０８を介してエミッタ領域１１０ａと電気的に接続されている。
【０００８】
また、絶縁膜１０４には、絶縁膜１０４の上面からコレクタコンタクト層１１０ｂに到達するコンタクトホール１０４ｃが形成されている。コレクタ電極１０９ｂは、コンタクトホール１０４ｃを介してコレクタコンタクト層１１０ｂと電気的に接続されている。
【０００９】
このような構造のトランジスタは、絶縁膜１０４の開口部１０４ａを介して導入された不純物によりベース領域１０５が形成されていること、異方性エッチングにより開口部１０４ａの側壁面に側壁絶縁膜１０７を形成してエミッタコンタクトホール１０８を形成していること、コンタクトホール１０８に埋め込まれた多結晶シリコン膜から不純物を外方拡散させてエミッタ領域１１０ａが形成されていること、不純物源として用いた多結晶シリコン膜をエミッタ電極１０９ａとしていることなどから、セルフアライン型と呼ばれている。
【００１０】
上記のセルフアライン型のバイポーラトランジスタにおいて、動作速度の高速化のためには、特にベースに寄生する抵抗を低減することが有効である。図２９は、上記セルフアライン型のバイポーラトランジスタの等価回路を示す図である。ベースに寄生する抵抗としてベース領域１０５そのものが持つ真性ベース抵抗（ＲｉＢ）とベース引出電極１０３，１０６が持つベース引出抵抗（ＲＢＥ）とがある。
【００１１】
真性ベース抵抗（ＲｉＢ）を減らすために考え出されたデバイスが、図２８（ｂ）に示すヘテロバイポーラトランジスタである。なお、図２８（ｂ）において、図２８（ａ）と同一物には同一符号を付して，その詳しい説明は省略する。
【００１２】
ヘテロバイポーラトランジスタでは、半導体基板１０１のコレクタ領域１０１ｂ上に単結晶のＳｉＧｅからなるベース領域１２１ａが形成されており、このベース領域１２１ａは絶縁膜１０４の開口部１０４ａの側壁面に形成されたベース引出電極１２１ｂ及び絶縁膜１０４に埋め込まれたベース引出電極１０３を介してベース電極１１１に電気的に接続されている。
【００１３】
エミッタ領域１２４ａはベース領域１２１ａの表層に選択的に形成されており、このエミッタ領域１２４ａは、ベース引出電極１２１ｂを覆う側壁絶縁膜１２２の内側のコンタクトホール１２３を介してエミッタ電極１０９ａに電気的に接続されている。
【００１４】
ヘテロバイポーラトランジスタでは、ベース領域１２１ａをＳｉよりもバンドギャップの小さいＳｉＧｅ等の材料により形成することにより、電流増幅率（ｈＦＥ）を低下させることなく不純物濃度を上げることができるので、真性ベース抵抗（ＲｉＢ）を下げることが可能となる。
【００１５】
【非特許文献１】
Ｓ．Ｎａｋａｍｕｒａ  ｅｔ  ａｌ．  “Ａｌｕｍｉｎｕｍ  Ｗｏｒｄ  Ｌｉｎｅ  Ｂｉｔ  Ｌｉｎｅ  Ｆａｂｒｉｃａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  ＣＯＢ  ＤＲＡＭ  Ｕｓｉｎｇ  ａ  Ｐｏｌｙｓｉｌｉｃｏｎ−Ａｌｕｍｉｎｕｍ  Ｓｕｂｓｔｉｔｕｔｅ  ”，１９９９  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒ
【００１６】
【発明が解決しようとする課題】
しかしながら、更に高速化を図るためには、真性ベース抵抗を低減するだけでは十分でない。図２８（ｂ）に示す構造のヘテロバイポーラトランジスタのベース引出抵抗（ＲＢＥ）及び真性ベース抵抗（ＲｉＢ）等を計算した結果から、ベース引出抵抗が全ベース抵抗の半分近くを占めていることが判明している。これは、ベース引出電極の材料として抵抗値が比較的大きい多結晶シリコンを用いていることに起因している。
【００１７】
従って、更に高速化を図るためには、ベース引出抵抗を減らすことが最も効果が大きい。このため、ベース引出電極１０３，１２１ｂの材料として、多結晶シリコンに比べて抵抗が小さいＡｌ（アルミニウム）を用いることが考えられる。ベース引出電極１０３，１２１ｂをＡｌにより形成することができれば、多結晶シリコンにより形成したときに比べて、抵抗値が１／１００以下に低減される。
【００１８】
従来のバイポーラトランジスタの製造工程においては、ベース引出電極１０３，１２１ｂを形成した後にエミッタ領域１２４ａを形成している。このとき、エミッタ領域１２４ａに導入した不純物を活性化するために、約９００〜１１００℃の温度で熱処理することが必要である。しかしながら、Ａｌの融点は約６６０℃であるので、ベース引出電極１０３，１２１ｂがエミッタ領域１２４ａを形成するときの熱処理に耐えることができない。
【００１９】
図２８（ａ）に示す構造のバイポーラトランジスタにおいても、ベース引出電極１０３，１０６を低抵抗化しようとすると、上記と同じような問題点が生じる。
【００２０】
本発明は、上記従来例の問題点に鑑みて創作されたものであり、従来に比べてベース引出電極の抵抗（ＲＢＥ）をより一層低減し、さらなる素子の高速化を図ることが可能なバイポーラトランジスタ及びその製造方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本願請求項１に記載のバイポーラトランジスタは、半導体基板に形成されたコレクタ領域と、前記コレクタ領域上に形成されたベース領域と、前記ベース領域上（ベース領域の表層を含む）に形成されたエミッタ領域と、前記半導体基板の上を覆う絶縁膜と、前記絶縁膜の上面から前記エミッタ領域に到達する第１のコンタクトホールと、前記第１のコンタクトホールを介して前記エミッタ領域と電気的に接続されたエミッタ電極と、前記絶縁膜内部に形成されて前記ベース領域と電気的に接続された金属膜からなるベース引出電極と、前記絶縁膜の上面から前記ベース引出電極に到達する第２のコンタクトホールと、前記第２のコンタクトホールを介して前記ベース引出電極と電気的に接続されたベース電極とを有し、前記ベース引出電極が半導体と金属との置換により形成されたものであることを特徴とする。
【００２２】
なお、ベース領域は、半導体基板の表層に形成されていてもよいし、半導体基板の上に形成されていてもよい。また、ベース引出電極とベース領域との間に、ＷＮ、ＴｉＮ、ＴａＮ、ＮｂＮ及びＳｉＣ等からなる群から選択されたいずれか一種の導電体により形成された置換阻止導電膜が形成されていてもよい。
【００２３】
本発明においては、ベース引出電極が半導体と金属との置換により形成されている。例えば、非特許文献１（Ｓ．Ｎａｋａｍｕｒａ  ｅｔ  ａｌ．  “Ａｌｕｍｉｎｕｍ  Ｗｏｒｄ  Ｌｉｎｅ  Ｂｉｔ  Ｌｉｎｅ  Ｆａｂｒｉｃａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  ＣＯＢ  ＤＲＡＭ  Ｕｓｉｎｇ  ａ  Ｐｏｌｙｓｉｌｉｃｏｎ−Ａｌｕｍｉｎｕｍ  Ｓｕｂｓｔｉｔｕｔｅ  ”，１９９９  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒ）に記載されているように、ポリシリコンとアルミニウムとを置換する技術（ＰＡＳ：Ｐｏｌｙｓｉｌｉｃｏｎ  Ａｌｕｍｉｎｕｍ  Ｓｕｂｓｔｉｔｕｔｅ  ）が一般的に知られている。このような技術を利用してベース引出電極を金属により形成すると、半導体で形成した場合に比べてベース引出抵抗を極めて小さくすることができる。これにより、バイポーラトランジスタの高速動作が可能になる。
【００２４】
本願請求項２に記載のバイポーラトランジスタの製造方法は、半導体基板にコレクタ領域を形成する工程と、前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、前記コレクタ領域上に単結晶半導体からなるベース領域を形成するとともに、金属との置換が可能な材料により前記分離領域上に前記ベース領域と接続する置換可能膜を形成する工程と、前記半導体基板、前記ベース領域及び前記置換可能膜の上に層間絶縁膜を形成する工程と、前記層間絶縁膜に前記ベース領域に通じる第１のコンタクトホールを形成する工程と、前記第１のコンタクトホール内に露出した前記ベース領域上（ベース領域の表層を含む）にエミッタ領域を形成する工程と、前記層間絶縁膜の上面から前記置換可能膜に到達する第２のコンタクトホールを形成する工程と、前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記第２のコンタクトホール内に金属を充填する工程と、熱処理を施して前記置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記ベース領域に電気的に接続するベース引出電極を形成する工程とを有することを特徴とする。
【００２５】
本発明においては、半導体基板にコレクタ領域及び絶縁性の分離領域を形成した後、コレクタ領域上に単結晶半導体からなるベース領域を形成するとともに、分離領域上にベース領域と接続する置換可能膜を形成する。置換可能膜は、例えばＣＶＤ法により、ベース領域と同一の半導体によりベース領域と同時に形成することができる。この場合、単結晶のコレクタ領域上には単結晶半導体からなるベース領域が形成され、絶縁性の分離領域上には多結晶半導体からなる置換可能膜が形成される。
【００２６】
次に、半導体基板上に層間絶縁膜を形成し、層間絶縁膜に第１のコンタクトホールを形成した後、エミッタ領域を形成する。その後、層間絶縁膜の上面から置換可能膜に到達する第２のコンタクトホールを形成し、層間絶縁膜上に例えばＡｌ（アルミニウム）等の金属からなる金属膜を形成して第２のコンタクトホール内に金属を充填する。次いで、熱処理を施し、置換可能膜中の原子と金属膜中の原子とを置換させて、ベース領域に電気的に接続したベース引出電極を形成する。上述したように、置換可能膜を多結晶半導体により形成し、金属膜をＡｌにより形成した場合、置換可能膜中の半導体原子の殆どがＡｌに置換される。また、熱処理温度を４５０℃以下（例えば、３７５℃）にすると、単結晶半導体の（１１１）面でＡｌの進入が阻止される。従って、ベース領域がＡｌ等の金属原子により汚染されることが回避される。
【００２７】
このようにして、金属を主成分とするベース引出電極を形成することができるので、ベース引出抵抗が極めて小さく、高速動作が可能なバイポーラトランジスタを得ることができる。
【００２８】
本願請求項３に記載のバイポーラトランジスタの製造方法は、半導体基板にコレクタ領域を形成する工程と、前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、前記コレクタ領域の上に第１の絶縁膜を形成する工程と、金属との置換が可能な材料により、前記第１の絶縁膜上から前記分離領域の上に延在する第１の置換可能膜を形成する工程と、前記半導体基板及び前記第１の置換可能膜の上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上面から前記コレクタ領域に到達する開口部を形成する工程と、ＣＶＤ法により、前記開口部の底部に単結晶半導体からなるベース領域を形成するとともに、前記開口部の側面に前記第１の置換可能膜と接続した第２の置換可能膜を形成する工程と、前記ベース領域上（ベース領域の表層を含む）にエミッタ領域を形成する工程と、前記第２の絶縁膜の上面から前記第１の置換可能膜に到達するコンタクトホールを形成する工程と、前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記コンタクトホール内に金属を充填する工程と、熱処理を施して前記第１及び第２の置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記ベース領域に電気的に接続する第１及び第２のベース引出電極を形成する工程とを有することを特徴とする。
【００２９】
本発明においては、半導体基板にコレクタ領域を形成した後、コレクタ領域上に第１の絶縁膜を形成し、更にその上に所定のパターンで第１の置換可能膜を形成する。また、半導体基板及び第１の置換可能膜上に第２の絶縁膜を形成する。そして、第２の絶縁膜の上面からコレクタ領域に到達する開口部を形成した後、ＣＶＤ法により、開口部の底部に単結晶半導体からなるベース領域を形成するとともに、開口部の側面に第１の置換可能膜と接続した第２の置換可能膜を形成する。
【００３０】
次に、ベース領域上にエミッタ領域を形成した後、第２の絶縁膜の上面から第１の置換可能膜に到達するコンタクトホールを形成する。そして、第２の絶縁膜上に例えばＡｌ（アルミニウム）等の金属からなる金属膜を形成してコンタクトホール内に金属を充填する。次いで、熱処理を施し、第１及び第２の置換可能膜中の原子と金属膜中の原子とを置換させて、ベース領域に電気的に接続した第１及び第２のベース引出電極を形成する。
【００３１】
上述したように、第１及び第２の置換可能膜を多結晶半導体により形成し、金属膜をＡｌにより形成した場合、第１及び第２の置換可能膜中の半導体原子の殆どがＡｌに置換される。また、熱処理温度を４５０℃以下（例えば、３７５℃）にすると、単結晶半導体の（１１１）面でＡｌの進入が阻止される。従って、ベース領域がＡｌ等の金属原子により汚染されることが回避される。
【００３２】
このようにして、金属を主成分とするベース引出電極を形成することができるので、ベース引出抵抗が極めて小さく、高速動作が可能なバイポーラトランジスタを得ることができる。
【００３３】
本願請求項４に記載のバイポーラトランジスタの製造方法は、半導体基板にコレクタ領域を形成する工程と、前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、前記コレクタ領域の上に第１の絶縁膜を形成する工程と、金属との置換が可能な材料により、前記第１の絶縁膜上に所定のパターンで第１の置換可能膜を形成する工程と、前記第１の絶縁膜及び前記第１の置換可能膜の上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上面から前記第１の絶縁膜に到達する開口部を形成する工程と、前記開口部の側面に第１の側壁絶縁膜を形成する工程と、前記開口部を介して前記第１の絶縁膜をエッチングして、前記第１の側壁絶縁膜の底面及び前記第１の置換可能膜の下面の一部を露出させる工程と、ＣＶＤ法により、前記開口部の底部に単結晶半導体からなるベース領域を形成するとともに、前記第１の置換可能膜と前記ベース領域とを接続する第２の置換可能膜を形成する工程と、前記開口部の内側に前記第１の側壁絶縁膜を覆う第２の側壁絶縁膜を形成する工程と、前記第２の側壁絶縁膜の内側の前記ベース領域上（ベース領域の表層を含む）にエミッタ領域を形成する工程と、前記第２の絶縁膜の上から前記第１の置換可能膜に到達するコンタクトホールを形成する工程と、前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記第コンタクトホール内に金属を充填する工程と、熱処理を施して前記第１及び第２の置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記ベース領域に電気的に接続する第１及び第２のベース引出電極を形成する工程とを有することを特徴とする。
【００３４】
本発明においては、半導体基板にコレクタ領域を形成した後、コレクタ領域上に第１の絶縁膜を形成し、更にその上に所定のパターンで第１の置換可能膜を形成する。また、半導体基板及び第１の置換可能膜上に第２の絶縁膜を形成する。そして、第２の絶縁膜の上面からコレクタ領域に到達する開口部を形成した後、開口部の側面に第１の側壁絶縁膜を形成する。その後、開口部を介して第１の側壁絶縁膜の底面及び第１の置換可能膜の下面の一部を露出させた後、ＣＶＤ法により、開口部の底部に単結晶半導体からなるベース領域を形成するとともに、第１の置換可能膜とベース領域とを接続する第２の置換可能膜を形成する。
【００３５】
次に、開口部の内側に第１の側壁絶縁膜を覆う第２の側壁絶縁膜を形成し、第２の側壁絶縁膜の内側のベース領域上にエミッタ領域を形成する。その後、第２の絶縁膜の上面から第１の置換可能膜に到達するコンタクトホールを形成する。そして、第２の絶縁膜上に例えばＡｌ（アルミニウム）等の金属からなる金属膜を形成してコンタクトホール内に金属を充填する。次いで、熱処理を施し、第１及び第２の置換可能膜中の原子と金属膜中の原子とを置換させて、ベース領域に電気的に接続した第１及び第２のベース引出電極を形成する。
【００３６】
第１及び第２の置換可能膜を多結晶半導体により形成し、金属膜をＡｌにより形成した場合、第１及び第２の置換可能膜中の半導体原子の殆どがＡｌに置換される。また、熱処理温度を４５０℃以下（例えば、３７５℃）にすると、単結晶半導体の（１１１）面でＡｌの進入が阻止される。従って、ベース領域がＡｌ等の金属原子により汚染されることが回避される。
【００３７】
このようにして、金属を主成分とするベース引出電極を形成することができるので、ベース引出抵抗が極めて小さく、高速動作が可能なバイポーラトランジスタを得ることができる。
【００３８】
本発明の請求項５に記載のバイポーラトランジスタの製造方法は、半導体基板にコレクタ領域を形成する工程と、前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、前記コレクタ領域の上に第１の絶縁膜を形成する工程と、金属との置換が可能な材料により、前記第１の絶縁膜上に所定のパターンで置換可能膜を形成する工程と、前記第１の絶縁膜及び前記置換可能膜の上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上面から前記第１の絶縁膜に到達する開口部を形成する工程と、前記開口部の側面に導電材料により置換阻止導電膜を形成する工程と、前記開口部内の前記第１の絶縁膜を除去して前記コレクタ領域を露出させる工程と、ＣＶＤ法により、前記開口部の底部に単結晶半導体からなるベース領域を形成するとともに、前記置換阻止導電膜と前記ベース領域とを電気的に接続する第１のベース引出電極を形成する工程と、前記第１のベース引出電極を覆う側壁絶縁膜を形成する工程と、前記側壁絶縁膜の内側の前記ベース領域上（ベース領域の表層を含む）にエミッタ領域を形成する工程と、前記第２の絶縁膜の上から前記置換可能膜に到達するコンタクトホールを形成する工程と、前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記第コンタクトホール内に金属を充填する工程と、熱処理を施して前記置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記置換阻止導電膜及び前記第１のベース引出電極を介して前記ベース領域に電気的に接続する第２のベース引出電極を形成する工程とを有することを特徴とする。
【００３９】
本発明においては、半導体基板にコレクタ領域を形成した後、コレクタ領域上に第１の絶縁膜を形成し、更にその上に所定のパターンで置換可能膜を形成する。また、半導体基板及び置換可能膜上に第２の絶縁膜を形成する。そして、第２の絶縁膜の上面から第１の絶縁膜に到達する開口部を形成した後、開口部の側面に、例えば、ＷＮ、ＴｉＮ、ＴａＮ、ＮｂＮ又はＳｉＣなどの導電体からなり、置換可能膜と接続した置換阻止導電膜を形成する。その後、開口部内の第１の絶縁膜を除去してコレクタ領域を露出させた後、ＣＶＤ法により、開口部の底部に単結晶半導体からなるベース領域を形成するとともに、置換阻止導電膜とベース領域とを接続する第１のベース引出電極を形成する。
【００４０】
次に、開口部内に第１のベース引出電極を覆う側壁絶縁膜を形成し、第２の絶縁膜の上面から置換可能膜に到達するコンタクトホールを形成する。そして、第２の絶縁膜上に例えばＡｌ（アルミニウム）等の金属からなる金属膜を形成してコンタクトホール内に金属を充填する。次いで、熱処理を施し、置換可能膜中の原子と金属膜中の原子とを置換させて、ベース領域に電気的に接続した第１及び第２のベース引出電極を形成する。
【００４１】
このとき、置換阻止導電膜により、開口部の内側へのＡｌの進入が阻止される。従って、ベース領域がＡｌ等の金属原子により汚染されることが回避される。
【００４２】
このようにして、金属を主成分とするベース引出電極を形成することができるので、ベース引出抵抗が極めて小さく、高速動作が可能なバイポーラトランジスタを得ることができる。
【００４３】
なお、その他にも、半導体基板にコレクタ領域を形成する工程と、前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、前記コレクタ領域の表層にベース領域を形成する工程と、金属との置換が可能な材料により、前記コレクタ領域の上から前記分離領域上に延在する置換可能膜を形成する工程と、前記半導体基板及び前記置換可能膜の上に絶縁膜を形成する工程と、前記絶縁膜の上面から前記ベース領域に到達する開口部を形成する工程と、前記開口部の側面に側壁絶縁膜を形成する工程と、前記側壁絶縁膜の内側の前記ベース領域上（ベース領域の表層を含む）にエミッタ領域を形成する工程と、前記絶縁膜の上面から前記置換可能膜に到達するコンタクトホールを形成する工程と、前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記コンタクトホール内に金属を充填する工程と、熱処理を施して前記置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記ベース領域に電気的に接続するベース引出電極を形成する工程とを有するバイポーラトランジスタの製造方法がある。
【００４４】
この場合、例えば表面が（１１１）面の半導体基板を使用する。そして、この半導体基板にコレクタ領域及び分離領域を形成した後、コレクタ領域の表層にベース領域を形成する。その後、ベース領域の上から分離領域上に延在する置換可能膜を形成した後、半導体基板及び置換可能膜上に絶縁膜を形成する。
【００４５】
次に、絶縁膜の上面からベース領域に到達する開口部を形成した後、開口部の側面に側壁絶縁膜を形成する。そして、この側壁絶縁膜の内側のベース領域上にエミッタ領域を形成した後、絶縁膜の上面から置換可能膜に到達するコンタクトホールを形成する。
【００４６】
次いで、絶縁膜上に例えばＡｌ（アルミニウム）等の金属からなる金属膜を形成してコンタクトホール内に金属を充填する。その後、熱処理を施し、置換可能膜中の原子と金属膜中の原子とを置換させて、ベース領域に電気的に接続したベース引出電極を形成する。
【００４７】
置換可能膜を多結晶半導体により形成し、金属膜をＡｌにより形成した場合、置換可能膜中の半導体原子の殆どがＡｌに置換される。また、熱処理温度を４５０℃以下（例えば、３７５℃）にすると、半導体基板の表面（（１１１）面）でＡｌの進入が阻止される。従って、ベース領域がＡｌ等の金属原子により汚染されることが回避される。
【００４８】
このようにして、金属を主成分とするベース引出電極を形成することができるので、ベース引出抵抗が極めて小さく、高速動作が可能なバイポーラトランジスタを得ることができる。
【００４９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００５０】
（第１の実施の形態）
図１は、本発明の第１の実施の形態のバイポーラトランジスタの構成を示す断面図である。なお、図１では、半導体基板１のうち、埋め込み層１ａよりも下方の部分の図示を省略している。
【００５１】
シリコン半導体基板１は素子分離領域２ａ，２ｂにより複数の素子領域に分割されている。素子分離領域２ａは半導体基板１に溝を形成し、溝内に絶縁物を埋め込んで形成される。また、素子分離領域２ｂは、選択酸化法により形成される。なお、本実施の形態では半導体基板１の表面の面方位が（１００）の場合について説明するが、後述するように、表面の面方位が（１１１）のシリコン基板を使用することも可能である。
【００５２】
素子領域にはｎ＋  型埋め込み層１ａが形成されており、埋め込み層１ａ上にはｎ−  型コレクタ領域１ｂが形成されている。このｎ−  型コレクタ領域１ｂの上には、厚さが約５０ｎｍの単結晶ＳｉＧｅからなるｐ型ベース領域３ａが形成されており、ベース領域３ａの表層にはｎ型エミッタ領域６ａが選択的に形成されている。また、コレクタ領域１ｂに隣接して、半導体基板１の表面から埋め込み層１ａまで到達するｎ＋  型コレクタ引出層１ｃが形成されている。コレクタ引出層１ｃの表層には、コレクタコンタクト層６ｂが形成されている。
【００５３】
なお、ベース領域３ａとコレクタ引出層１ｃとの間は、基板表面を選択酸化して形成された浅い分離領域２ｃにより分離されている。
【００５４】
分離領域２ｂ，２ｃの上には、ベース領域３ａと接続したベース引出電極３ｂｂが形成されている。このベース引出電極３ｂｂはＡｌを主成分とする導電体からなり、後述するように多結晶ＳｉＧｅ膜を形成した後にＳｉ及びＧｅをＡｌと置換することにより形成される。また、本実施の形態では、ベース引出電極３ｂｂは、ベース領域３ａの（１１１）面でベース領域３ａと接続している。
【００５５】
半導体基板１の上には、膜厚が約１００〜３００ｎｍの酸化シリコンからなる層間絶縁膜４が形成されている。この層間絶縁膜４には、層間絶縁膜４の上面からエミッタ領域６ａに到達するコンタクトホール４ａ、コレクタコンタクト層６ｂに到達するコンタクトホール４ｂ及びベース引出電極３ｂｂに到達するコンタクトホール４ｃが形成されている。これらのコンタクトホール４ａ，４ｂ，４ｃには導電体が埋め込まれており、コンタクトホール４ａに埋め込まれた導電体はエミッタ引出電極５ａを構成し、コンタクトホール４ｂに埋め込まれた導電体はコレクタ引出電極５ｂを構成し、コンタクトホール４ｃに埋め込まれた導電体はベース引出電極８ａを構成している。
【００５６】
層間絶縁膜４上のエミッタ電極１１ａはエミッタ引出電極５ａを介してエミッタ領域６ａに電気的に接続されており、ベース電極１１ｂはベース引出電極８ａ，３ｂｂを介してベース領域３ａに電気的に接続されており、コレクタ電極１１ｃはコレクタ引出電極５ｂ、コレクタコンタクト層６ｂ、コレクタ引出層１ｃ及び埋め込み層１ａを介してコレクタ領域１ｂと電気的に接続されている。なお、これらのエミッタ電極１１ａ、ベース電極１１ｂ及びコレクタ電極１１ｃは、いずれもチタン膜（図示せず）と、その上に形成された窒化チタンからなるバリア金属膜（ＴｉＮ膜）１０ａと、バリア金属膜１０ａ上に形成されたＡｌ膜１０ｂとにより構成されている。
【００５７】
図２〜図５は、上述した第１の実施の形態のバイポーラトランジスタの製造方法を示す断面図である。なお、図２〜図５において、半導体基板１のうち、埋め込み層１ａよりも下方の部分の図示を省略している。
【００５８】
まず、表面の面方位が（１００）の単結晶Ｓｉからなる半導体基板１を用意する。そして、図２（ａ）に示すように、シリコン半導体基板１の表層にｎ型不純物を高濃度に導入して、ｎ＋  型埋め込み層１ａを形成する。その後、埋め込み層１ａ上にシリコン（Ｓｉ）をエピタキシャル成長させて、ｎ−  型コレクタ領域（エピタキシャル層）１ｂを形成する。
【００５９】
次に、図２（ｂ）に示すように、半導体基板１に溝（トレンチ）を形成し、溝内に例えば酸化シリコンを埋め込んで素子分離領域２ａを形成する。また、半導体基板１の表面を選択酸化させて、素子分離領域２ｂ及び分離領域２ｃを形成する。この場合、素子分離領域２ｂは素子分離領域２ａ上に形成する。また、分離領域２ｃは、ベース領域形成部とコレクタ引出層形成部とを分離するための領域である。
【００６０】
その後、素子分離領域２ｂと分離領域２ｃとの間にｎ型不純物を高濃度に導入し、基板１の表面からｎ＋  型埋め込み層１ａに到達するｎ＋  型コネクタ引出層１ｃを形成する。
【００６１】
次に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）  法により、半導体基板１の上側全面に、ノンドープのＳｉからなるバッファ層、ボロン（Ｂ）がドープされたＳｉＧｅ層及びノンドープのＳｉからなるキャップ層をこの順に積層した３層構造の半導体膜を形成する。この場合、半導体基板１のシリコン結晶上には単結晶半導体膜が形成されるが、酸化シリコンからなる素子分離領域２ｂ，２ｃ上には多結晶半導体膜が形成される。なお、バッファ層はＳｉＧｅ層の結晶性を改善するために形成し、キャップ層はＳｉＧｅ層を保護する目的で形成する。但し、これらのバッファ層及びキャップ層は必須ではなく、必要に応じて形成すればよい。
【００６２】
その後、フォトリソグラフィ法により半導体膜をパターニングして、図２（ｃ）に示すように、単結晶半導体からなるベース領域３ａと、多結晶半導体膜からなる半導体膜３ｂを形成する。図２（ｃ）において、３ｃは単結晶半導体膜からなるベース領域３ａと多結晶半導体膜からなる半導体膜３ｂとの境界面を示す。
【００６３】
次に、図３（ａ）に示すように、ＣＶＤ法により、半導体基板１の上側全面に例えば酸化シリコンを堆積させて、厚さが約５００ｎｍの層間絶縁膜４を形成する。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）  法により層間絶縁膜４を研磨して表面を平坦化し、最終的に層間絶縁膜４の膜厚を約１００〜３００ｎｍにする。
【００６４】
次に、図３（ｂ）に示すように、層間絶縁膜４の上面からベース領域３ａに到達するコンタクトホール４ａと、層間絶縁膜４の上面からコレクタ引出層１ｃに到達するコンタクトホール４ｂとを形成する。
【００６５】
次に、図３（ｃ）に示すように、例えばＣＶＤ法により半導体基板１の上側全面にＳｉを堆積させて、コンタクトホール４ａ，４ｂ内にＳｉを充填する。その後、層間絶縁膜４上に堆積したＳｉを研磨して除去する。そして、全面に、例えばヒ素（Ａｓ）又はリン（Ｐ）等のｎ型不純物をイオン注入してエミッタ引出電極５ａ及びコレクタ引出電極５ｂを形成する。このときのイオン注入条件は、例えば不純物としてリンを使用する場合、加速電圧を４０ｋｅＶ、ドーズ量を１×１０１６／ｃｍ２  とする。
【００６６】
その後、９００〜１０００℃の温度で熱処理を施し、エミッタ引出電極５ａからベース領域３ａの上部Ｓｉ層（キャップ層）にｎ型不純物を拡散させて、ｎ＋  型エミッタ領域６ａを形成する。このとき同時に、コレクタ引出電極５ｂからコレクタ引出層１ｃにｎ型不純物が拡散して、コレクタコンタクト層６ｂが形成される。なお、本実施の形態においてはエミッタ引出電極５ａからＳｉ層に不純物を拡散させてエミッタ領域６ａを形成しているが、エミッタ領域をエピタキシャル成長法により形成してもよい。
【００６７】
その後、エミッタ引出電極５ａ及びコレクタ引出電極５ｂの表面に、熱酸化などの方法により酸化シリコンからなる薄い保護絶縁膜７ａ，７ｂを形成する。
【００６８】
次に、図４（ａ）に示すように、層間絶縁膜４の上面から半導体膜３ｂに到達するコンタクトホール４ｃを形成する。そして、半導体基板１の上側全面にＡｌを堆積させて厚さが約１μｍのＡｌ膜８を形成して、コンタクトホール４ｃ内にＡｌを充填する。その後、Ａｌ膜８上に厚さが約２００ｎｍのＴｉ（チタン）膜９を形成する。なお、本発明において、Ｔｉ膜９は必須ではなく、必要に応じて形成すればよい。
【００６９】
次に、図４（ｂ）に示すように、４５０℃以下の温度（例えば、３７５℃）で３０分間熱処理を施す。これにより、半導体膜３ｂを構成していたＳｉ及びＧｅの大部分がＡｌ膜８中のＡｌに置換され、その結果Ａｌを主成分とするベース引出電極３ｂｂが形成される。このとき、Ａｌ膜８中に拡散したＳｉ及びＧｅの大部分は、Ｔｉ膜９と反応する。その結果、Ａｌ膜８中のＳｉ及びＧｅの濃度を低く抑えることができ、Ａｌ膜８の抵抗値の上昇が抑制される。
【００７０】
上述の如く、熱処理の温度を４５０℃以下とすれば、単結晶ＳｉＧｅの構成原子の密度が高くなっている面方位（１１１）面でＡｌ原子による置換が阻止される。この実施の形態では、置換阻止面３ｄは半導体基板１の表面に対して約６０度に傾いた面となる。なお、置換阻止面３ｄは図２（ｃ）の境界面３ｃと必ずしも一致しない。また、温度が４５０℃を超えると（１１１）面でＡｌ原子による置換が阻止されなくなることがある。更に、エミッタ引出電極５ａ及びコレクタ引出電極５ｂは保護絶縁膜７ａ，７ｂにより保護されているので、エミッタ引出電極５ａ及びコレクタ引出電極５ｂへのＡｌの導入が防止される。
【００７１】
次に、図５（ａ）に示すように、研磨又はエッチング等の方法により、Ｔｉ膜９及び層間絶縁膜４上のＡｌ膜８を除去する。コンタクトホール４ｃ内に残ったＡｌは、ベース引出電極８ａとなる。その後、エミッタ引出電極５ａ及びコレクタ引出電極５ｂ上の保護絶縁膜７ａ，７ｂを除去する。
【００７２】
次いで、図５（ｂ）に示すように、半導体基板１の上側全面にＴｉ膜（図示せず）を形成した後、更に、ＴｉＮ膜１０ａ及びＡｌ膜１０ｂを形成する。そして、これらのＴｉ膜、ＴｉＮ膜１０ａ及びＡｌ膜１０ｂをフォトリソグラフィ法によりパターニングして、エミッタ引出電極５ａと接続したエミッタ電極１１ａと、ベース引出電極８ａと接続したベース電極１１ｂと、コレクタ引出電極５ｂと接続したコレクタ電極１１ｃとを形成する。このようにして、本実施の形態のバイポーラトランジスタが完成する。
【００７３】
以上のように、本実施の形態においては、分離領域２ｂ，２ｃ上の半導体膜３ｂ中のＳｉ及びＧｅとＡｌ膜８中のＡｌとを置換させてベース引出電極３ｂｂを形成する。このとき、熱処理温度を制御してベース領域３ａへのＡｌの進入を、特定の面方位面（本実施の形態では（１１１）面）で阻止する。これにより、ベース領域３ａがＡｌにより汚染されることが防止される。
【００７４】
また、本実施の形態においては、高温での熱処理が必要なエミッタ領域６ａを形成した後にＡｌ膜８を形成し、半導体膜３ｂ中のＳｉ及びＧｅとＡｌ膜８中のＡｌとの置換熱処理を実施する。これにより、Ａｌを主成分とするベース引出電極３ｂｂを形成でき、ベース引出抵抗（ＲＢＥ）が低く、従来に比べてより一層の高速動作が可能なバイポーラトランジスタを得ることができる。
【００７５】
なお、上記実施の形態ではベース領域がＳｉＧｅにより構成されている場合について説明したが、ベース領域を、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ及びＣ（炭素又はダイヤモンド）からなる群から選択されたいずれか１種の半導体、又は２種以上の半導体層の積層構造により構成してもよい。
【００７６】
（第２の実施の形態）
図６は、本発明の第２の実施の形態のバイポーラトランジスタのベース領域とベース引出電極との接続部を拡大して示す断面図である。
【００７７】
半導体基板１は、表面の面方位が（１００）のシリコン単結晶からなる。この半導体基板１のｎ−  型コレクタ領域１ｂの上には下地絶縁膜２１が形成されている。この下地絶縁膜２１の上にはＡｌを主成分とするベース引出電極２２ａが所定のパターンで形成されており、下地絶縁膜２１及びベース引出電極２２ａ上には層間絶縁膜２３が形成されている。
【００７８】
また、層間絶縁膜２３の上面からコレクタ領域１ｂに到達する開口部２４が形成されており、この開口部２４の底部には、ノンドープの単結晶Ｓｉ層（バッファ層）２５ａ、ｐ型単結晶ＳｉＧｅ層２６ａ及びノンドープの単結晶Ｓｉ層（キャップ層）２７ａにより構成されるベース領域２８ａが、コレクタ領域１ｂと接触して形成されている。更に、開口部２４の側壁部には、Ａｌを主成分とするベース引出電極２８ｂｂが形成されている。このベース引出電極２８ｂｂは、ベース領域２８ａの（１１１）面でベース領域と接続している。また、ベース引出電極２８ｂｂは、ベース引出電極２２ａを介して層間絶縁膜２３上のベース電極（図示せず）に電気的に接続されている。図２４に示すように、本実施の形態のように表面の面方位が（１００）の基板を用いたときはベース領域２８ａとベース引出電極２８ｂｂとの界面は基板の表面に対し斜めの面となり、面方位が（１１１）の基板を用いたときはベース領域２８ａとベース引出電極２８ｂｂとの界面は基板の表面と平行な面となる。
【００７９】
ｎ＋  型エミッタ領域３３ａは、ベース領域２８ａの表層に選択的に形成されている。このエミッタ領域３３ａは、ベース引出電極２８ｂｂを覆う側壁絶縁膜３０の内側のコンタクトホール３１内のエミッタ引出電極３２ａを介してエミッタ電極４０ａに電気的に接続されている。エミッタ電極４０ａは、チタン膜（図示せず）と、その上に形成された窒化チタンからなるバリア金属膜３９ａと、バリア金属膜３９ａ上に形成されたＡｌ膜３９ｂとにより構成されている。
【００８０】
図７〜図１２は、本実施の形態のバイポーラトランジスタの製造方法を示す断面図である。
【００８１】
まず、表面の面方位が（１００）の単結晶Ｓｉからなる基板１を用意する。そして、第１の実施の形態と同様の方法により、図７（ａ）に示すように、ｎ＋  型埋め込み層１ａ、ｎ−  型コレクタ領域１ｂ、コレクタ引出層１ｃ及び分離領域２ａ，２ｂ，２ｃを形成する。
【００８２】
次に、図７（ｂ）に示すように、半導体基板１の上側全面に、厚さが５０〜１００ｎｍの酸化シリコンからなる下地絶縁膜２１を形成し、その上にＣＶＤ法により、ｐ型Ｓｉからなる半導体膜２２を形成する。そして、フォトリソグラフィ法により下地絶縁膜２１及び半導体膜２２をパターニングして、コレクタ領域１ｂ及びその近傍の分離領域２ｂ，２ｃ上にのみ下地絶縁膜２１及び半導体膜２２を残す。
【００８３】
次に、図７（ｃ）に示すように、半導体基板１の上側全面に、酸化シリコンからなる層間絶縁膜２３を例えば１００〜３００ｎｍの厚さに形成する。そして、フォトリソグラフィ法により、層間絶縁膜２３の上面からコレクタ領域１ｂに到達する開口部２４を形成する。図８（ａ）に、開口部２４及びその周辺を拡大した図を示す。
【００８４】
次に、ＣＶＤ法により、半導体基板１の上側全面に、ノンドープＳｉ層、ｐ型ＳｉＧｅ層及びノンドープＳｉ層をこの順に形成する。この場合、単結晶のコレクタ領域１ｂ上には単結晶のＳｉ層及びＳｉＧｅ層が形成され、それ以外の部分では多結晶のＳｉ層及びＳｉＧｅ層が形成される。図８（ｂ）に示すように、コレクタ領域上１ｂに形成された下層の単結晶Ｓｉ層をＳｉ層２５ａ、中間層の単結晶ＳｉＧｅ層をＳｉＧｅ層２６ａ、上層の単結晶Ｓｉ層をＳｉ層２７ａと呼ぶ。また、それ以外の領域に形成された下層の多結晶Ｓｉ層をＳｉ層２５ｂ、中間層の多結晶ＳｉＧｅ層をＳｉＧｅ層２６ｂ、上層の多結晶Ｓｉ層をＳｉ層２７ｂと呼ぶ。単結晶のＳｉ層２５ａ、ＳｉＧｅ層２６ａ及びＳｉ層２７ａにより、ベース領域２８ａが構成される。
【００８５】
その後、半導体基板１の上側全面にフォトレジスト膜を形成した後、露光及び現像処理を施すことにより、開口部２４内にレジスト膜２９を形成する。この場合、レジスト膜２９の上面が半導体膜２２の上面よりも高い位置にあることが望ましい。そして、このレジスト膜２９をマスクとしてＳｉ層２７ｂ、ＳｉＧｅ層２６ｂ及びＳｉ層２５ｂをエッチングする。その後、レジスト膜２９を除去する。
【００８６】
次に、図９（ａ）に示すように、開口部２４の壁面のＳｉ層２７ｂ、ＳｉＧｅ層２６ｂ及びＳｉ層２５ｂを覆う側壁絶縁膜３０を形成するとともに、側壁絶縁膜３０の上面から開口部２４の底部のＳｉ層２７ａに到達するコンタクトホール３１を形成する。
【００８７】
次に、図９（ｂ）に示すように、第１の実施の形態と同様の方法によりコンタクトホール３１内にＳｉを充填した後、このＳｉ内にｎ型不純物をイオン注入してエミッタ引出電極３２ａを形成する。そして、約９００〜１１００℃の温度で熱処理を施してエミッタ引出電極３１内の不純物を活性化するとともに、エミッタ引出電極３２ａからＳｉ層２７ａにｎ型不純物を拡散させて、ｎ＋  型エミッタ領域３３ａを形成する。その後、エミッタ引出電極３２ａの表面を熱酸化して、酸化シリコンからなる保護絶縁膜３４ａを形成する。
【００８８】
次に、図１０（ａ）に示すように、層間絶縁膜２３の上面から半導体膜２２に到達するコンタクトホール３６を形成する。なお、図１０（ａ）において、コンタクトホール３５、コレクタ引出電極３２ｂ、保護絶縁膜３４ｂ及びコレクタコンタクト層３３ｂは、第１の実施の形態と同様に、エミッタ部のコンタクトホール３１、エミッタ引出電極３２ａ、保護絶縁膜３４ａ及びエミッタ領域３３ａと同時に形成されたものである。
【００８９】
次に、図１０（ｂ）に示すように、半導体基板１の上側全面にＡｌを堆積させて厚さが約１μｍのＡｌ膜３７を形成し、コンタクトホール３６内にＡｌを充填する。また、Ａｌ膜３７の上に厚さが約２００ｎｍのＴｉ膜３８を形成する。
【００９０】
その後、４５０℃以下の温度（例えば、３７５℃）で３０分間熱処理を施す。これにより、図１１（ａ），図１１（ｂ）に示すように、半導体膜２２、Ｓｉ層２５ｂ、ＳｉＧｅ層２６ｂ及びＳｉ層２７ｂを構成していたＳｉ及びＧｅの大部分がＡｌ膜３７中のＡｌと置換され、その結果Ａｌを主成分とするベース引出電極２２ａ，２８ｂｂが形成される。
【００９１】
上記の温度で熱処理した場合、Ａｌはベース領域２８ａの（１１１）面までしか進入せず、ベース引出電極２８ｂｂは（１１１）面でベース領域２８ａと電気的に接続される。また、Ａｌ膜３７中に拡散したＳｉ及びＧｅの大部分はＴｉ膜３８と反応するので、Ａｌ膜３７中のＳｉ及びＧｅの濃度を低く抑えることができる。
【００９２】
次に、図１２（ａ）に示すように、Ｔｉ膜３８を除去した後、層間絶縁膜２３上のＡｌ膜３７を除去してコンタクトホール３６内にＡｌを残し、ベース引出電極３７ａとする。また、エミッタ引出電極３２ａ及びコレクタ引出電極３２ｂ上の保護絶縁膜３４ａ，３４ｂを除去する。
【００９３】
次いで、図１２（ｂ）に示すように、半導体基板１の上側全面にＴｉ膜（図示せず）を形成した後、更に、ＴｉＮ膜３９ａ及びＡｌ膜３９ｂを形成する。そして、これらのＴｉ膜、ＴｉＮ膜３９ａ及びＡｌ膜３９ｂをフォトリソグラフィ法によりパターニングして、エミッタ引出電極３２ａに接続したエミッタ電極４０ａと、ベース引出電極３７ａに接続したベース電極４０ｂと、コレクタ引出電極３２ｂに接続したコレクタ電極４０ｃとを形成する。このようにして、本実施の形態のバイポーラトランジスタが完成する。
【００９４】
以上のように、本実施の形態においては、多結晶の半導体膜２２、Ｓｉ層２５ｂ，２７ｂ及びＳｉＧｅ層２６ｂ中のＳｉ及びＧｅをＡｌ膜３７中のＡｌと置換させてベース引出電極２２ａ，２８ｂｂを形成する。このとき、熱処理温度を制御してＡｌの進入を、ベース領域２８ａを構成する半導体単結晶の（１１１）面）で阻止する。これにより、本実施の形態においても、第１の実施の形態と同様に、ベース引出抵抗（ＲＢＥ）が低く、従来に比べてより一層の高速動作が可能なバイポーラトランジスタを得ることができる。
【００９５】
（第３の実施の形態）
図１３は、本発明の第３の実施の形態のバイポーラトランジスタのベース領域とベース引出電極との接続部を拡大して示す断面図である。
【００９６】
半導体基板１は、表面の面方位が（１００）のシリコン単結晶からなる。この半導体基板１のｎ−  型コレクタ領域１ｂの上には下地絶縁膜４１が形成されている。この下地絶縁膜４１の上にはＡｌを主成分とするベース引出電極４２ａが形成されており、ベース引出電極４２ａの上には層間絶縁膜４３が形成されている。
【００９７】
また、層間絶縁膜４３の上面からコレクタ領域１ｂに到達する開口部４４が形成されており、この開口部４４の底部には、ノンドープの単結晶Ｓｉ層（バッファ層）４８ａ、ｐ型単結晶ＳｉＧｅ層４９ａ及びノンドープの単結晶Ｓｉ層（キャップ層）５０ａにより構成されるベース領域５１ａが、コレクタ領域１ｂと接触して形成されている。また、ベース領域５１ａの表層にはｎ＋  型エミッタ領域５５ａが形成されている。
【００９８】
ベース領域５１ａは、ベース引出電極５１ｂｂを介して、ベース引出電極４２ａの先端部の下側に電気的に接続されている。ベース引出電極５１ｂｂは、ベース領域５１ａの（１１１）面でベース領域５１ａと接続されている。
【００９９】
更に、開口部４４の壁面には、第１及び第２の側壁絶縁膜４５，５２が重なり合って形成されている。第２の側壁絶縁膜５２の内側がコンタクトホール５３となっており、エミッタ電極５９ａはコンタクトホール５３内のエミッタ引出電極５４を介してエミッタ領域５５ａと電気的に接続されている。なお、エミッタ電極５９ａは、チタン膜（図示せず）と、その上に形成された窒化チタンからなるバリア金属膜５８ａと、バリア金属膜５８ａ上に形成されたＡｌ膜５８ｂとにより構成されている。
【０１００】
図１４〜図１７は、本実施の形態のバイポーラトランジスタの製造方法を示す断面図である。
【０１０１】
まず、表面の面方位が（１００）の単結晶Ｓｉからなる基板１を用意する。そして、第１の実施の形態と同様の方法により、図１４（ａ）に示すように、ｎ＋  型埋め込み層（図示せず）、分離領域（図示せず）及びｎ−  型コレクタ領域１ｂを形成した後、半導体基板１の上に厚さが約５０〜１００ｎｍの窒化シリコンからなる下地絶縁膜４１を形成する。そして、この下地絶縁膜４１上に所定のパターンでｐ型の多結晶Ｓｉ又は多結晶ＳｉＧｅからなる厚さが約１００ｎｍの半導体膜４２を形成し、更に下地絶縁膜４１及び半導体膜４２上に厚さが約１００〜３００ｎｍの酸化シリコンからなる層間絶縁膜４３を形成する。その後、コレクタ領域１ｂの上方に、層間絶縁膜４３の上面から下地絶縁膜４１に到達する開口部４４を形成する。
【０１０２】
次に、図１４（ｂ）に示すように、半導体基板１の上側全面に酸化シリコン膜を形成し、この酸化シリコン膜を異方性エッチングして、開口部４４の壁面部のみに酸化シリコン膜を残し、側壁絶縁膜４５とする。
【０１０３】
次に、図１５（ａ）に示すように、熱燐酸により窒化シリコンからなる下地絶縁膜４１を選択的にエッチングして、コレクタ領域１ｂを露出させる。このとき、側壁絶縁膜４５の下方の部分及び半導体膜４２の先端部の下方の部分の下地絶縁膜４１も除去する。
【０１０４】
次に、選択エピタキシャルＣＶＤ法により、図１５（ｂ）に示すように、コレクタ領域１ｂの上に、ノンドープ単結晶Ｓｉ層（バッファ層）４８ａ、ｐ型単結晶ＳｉＧｅ層４９ａ及びノンドープ単結晶Ｓｉ（キャップ層）層５０ａを形成する。これらのＳｉ層４８ａ、ＳｉＧｅ層４９ａ及びＳｉ層５０ａによりベース領域５１ａが構成される。このとき、半導体膜４２の先端下部や下地絶縁膜４１の端面からも多結晶の半導体層４８ｂ，４９ｂが成長して、ベース領域５１ａに接続する。
【０１０５】
次に、図１６（ａ）に示すように、半導体基板１の上側全面に酸化シリコン膜を形成し、この酸化シリコン膜を異方性エッチングして、第１の側壁絶縁膜４５を覆う酸化シリコン膜を形成し、第２の側壁絶縁膜５２とする。また、第２の側壁絶縁膜５２の内側に、ベース領域５１ａが露出するコンタクトホール５３を形成する。
【０１０６】
次に、図１６（ｂ）に示すように、第１の実施の形態と同様の方法によりコンタクトホール５３内にＳｉを充填した後、このＳｉ内にｎ型不純物をイオン注入してエミッタ引出電極５４を形成する。そして、約９００〜１１００℃の温度で熱処理を施してエミッタ引出電極５４内の不純物を活性化するとともに、エミッタ引出電極５４からＳｉ層５０ａに不純物を拡散させて、ｎ＋  型エミッタ領域５５ａを形成する。その後、エミッタ引出電極５４の表面を熱酸化して、酸化シリコンからなる保護絶縁膜５６を形成する。
【０１０７】
次に、層間絶縁膜４３の上面から半導体膜４２に到達するコンタクトホール（図示せず）を形成する。その後、図１７（ａ）に示すように、半導体基板１の上側全面に厚さが約１μｍのＡｌ膜５７を形成し、更にその上にＴｉ膜（図示せず）を形成する。
【０１０８】
次に、４５０℃以下の温度（例えば、３７５℃）で熱処理を施す。これにより、図１７（ａ）のように、半導体膜４２及び半導体層４８ｂ，４９ｂ中のＳｉ及びＧｅの大部分がＡｌ膜５７中のＡｌと置換され、その結果Ａｌを主成分とするベース引出電極４２ａ，５１ｂｂが形成される。
【０１０９】
このとき、Ａｌはベース領域５１ａの（１１１）面まで到達するとそれ以上はベース領域５１ａに進入しない。その結果、ベース引出電極５１ｂｂは、ベース領域５１ａの（１１１）面でベース領域５１ａと電気的に接続される。
【０１１０】
次に、層間絶縁膜４３上のＴｉ膜及びＡｌ膜５７を除去して、ベース引出電極４２ａに通じるコンタクトホール内にＡｌを残して、ベース引出電極とする。その後、エミッタ引出電極５４上の保護絶縁膜５６を除去する。
【０１１１】
次いで、図１７（ｂ）に示すように、半導体基板１の上側全面にＴｉ膜（図示せず）を形成した後、更にＴｉＮ膜５８ａ及びＡｌ膜５８ｂを形成する。そして、これらのＴｉ膜、ＴｉＮ膜５８ａ及びＡｌ膜５８ｂをフォトリソグラフィ法によりパターニングして、エミッタ引出電極５９ａを形成する。このようにして、本実施の形態のバイポーラトランジスタが完成する。
【０１１２】
本実施の形態においても、多結晶の半導体膜４２及び半導体層４８ｂ，４９ｂ中のＳｉ及びＧｅをＡｌ膜５７中のＡｌと置換させて、Ａｌを主成分とするベース引出電極４２ａ，５１ｂｂを形成する。このとき、熱処理温度を制御してＡｌの進入を、ベース領域５１ａを構成する半導体単結晶の（１１１）面で阻止する。これにより、本実施の形態においても、第１の実施の形態と同様に、ベース引出抵抗（ＲＢＥ）が低く、従来に比べてより一層の高速動作が可能なバイポーラトランジスタを得ることができる。
【０１１３】
（第４の実施の形態）
図１８は本発明の第４の実施の形態のバイポーラトランジスタのベース領域とベース引出電極との接続部を拡大して示す断面図である。
【０１１４】
半導体基板１は、表面の面方位が（１００）のシリコン単結晶からなる。この半導体基板１のｎ−  型コレクタ領域１ｂの上には下地絶縁膜２１が形成されている。下地絶縁膜２１の上にはＡｌを主成分とするベース引出電極２２ａが所定のパターンで形成されており、ベース引出電極２２ａ及び下地絶縁膜２１の上には層間絶縁膜２３が形成されている。
【０１１５】
また、層間絶縁膜２３の上面からコレクタ領域１ｂに到達する開口部６１が形成されており、この開口部６１の底部には、ノンドープの単結晶Ｓｉ層（バッファ層）６３ａ、ｐ型単結晶ＳｉＧｅ層６４ａ及びノンドープの単結晶Ｓｉ層（キャップ層）６５ａにより構成されるベース領域６６ａが、コレクタ領域１ｂと接触して形成されている。また、ベース領域６６ａの表層にはｎ＋  型エミッタ領域７１が形成されている。
【０１１６】
更に、開口部６１の壁面には、窒化タングステン（ＷＮ）からなる置換阻止導電膜６２と、多結晶Ｓｉ層６３ｂ、多結晶ＳｉＧｅ層６４ｂ及び多結晶Ｓｉ層６５ｂにより構成されるベース引出電極６６ｂとが形成されている。ベース領域６６ａはこれらのベース引出電極６６ｂ、置換阻止導電膜６２及びベース引出電極２２ａを介して、層間絶縁膜２３上のベース電極（図示せず）に電気的に接続されている。
【０１１７】
開口部６１内のベース引出電極６６ｂは、側壁絶縁膜６８に覆われている。エミッタ電極７５ａは、側壁絶縁膜６８の内側の形成されたコンタクトホール６９内のエミッタ引出電極７０を介してエミッタ領域７１と電気的に接続されている。なお、エミッタ電極７５ａは、チタン膜（図示せず）と、その上に形成された窒化チタンからなるバリア金属膜７４ａと、バリア金属膜７４ａ上に形成されたＡｌ膜７４ｂとにより構成されている。
【０１１８】
図１９〜図２２は、本実施の形態のバイポーラトランジスタの製造方法を示す断面図である。
【０１１９】
まず、表面の面方位が（１００）の単結晶Ｓｉからなる基板１を用意する。そして、第１の実施の形態と同様の方法により、図１９に示すように、ｎ＋  型埋め込み層（図示せず）、分離領域（図示せず）及びｎ−  型コレクタ領域１ｂを形成した後、半導体基板１の上に厚さが約５０〜１００ｎｍの酸化シリコンからなる下地絶縁膜２１を形成する。そして、この下地絶縁膜２１上に所定のパターンでｐ型の多結晶Ｓｉ又は多結晶ＳｉＧｅからなる厚さが約１００ｎｍの半導体膜２２を形成し、更に下地絶縁膜２１及び半導体膜２２上に厚さが約１００〜３００ｎｍの酸化シリコンからなる層間絶縁膜２３を形成する。その後、コレクタ領域１ｂの上方に、層間絶縁膜２３の上面から下地絶縁膜２１に到達する開口部６１を形成する。
【０１２０】
次に、図１９（ｂ）に示すように、開口部６１の壁面に、ＷＮからなる置換阻止導電膜６２を１〜３０ｎｍの厚さに形成する。この置換阻止導電膜６２は、例えばスパッタ法により基板１上の全面にＷＮ膜を形成し、その後ＲＩＥ法によりＷＮ膜を異方性エッチングすることにより形成できる。
【０１２１】
次に、図２０（ａ）に示すように、開口部６１を介して下地絶縁膜２１をエッチングし、コレクタ領域１ｂを露出させる。
【０１２２】
次に、ＣＶＤ法により、半導体基板１の上側全面に、ノンドープＳｉ層、ｐ型ＳｉＧｅ層及びノンドープＳｉ層をこの順に形成する。この場合、単結晶のコレクタ領域１ｂ上には単結晶のＳｉ層及びＳｉＧｅ層が形成され、それ以外の部分では多結晶のＳｉ層及びＳｉＧｅ層が形成される。図２０（ｂ）に示すように、コレクタ領域上１ｂに形成された下層の単結晶Ｓｉ層をＳｉ層６３ａ、中間層の単結晶ＳｉＧｅ層をＳｉＧｅ層６４ａ、上層の単結晶Ｓｉ層をＳｉ層６５ａと呼ぶ。また、それ以外の領域に形成された下層の多結晶Ｓｉ層をＳｉ層６３ｂ、中間層の多結晶ＳｉＧｅ層をＳｉＧｅ層６４ｂ、上層の多結晶Ｓｉ層をＳｉ層６５ｂと呼ぶ。単結晶のＳｉ層６３ａ、ＳｉＧｅ層６４ａ及びＳｉ層６５ａによりベース領域６６ａが構成され、多結晶のＳｉ層６３ｂ、ＳｉＧｅ層６４ｂ及びＳｉ層６５ｂによりベース引出電極６６ｂが構成される。
【０１２３】
その後、半導体基板１の上側全面にフォトレジスト膜を形成した後、露光及び現像処理を施すことにより、開口部６１内にレジスト膜６７を形成する。この場合、レジスト膜６７の上面が半導体膜２２の上面よりも高い位置にあることが望ましい。そして、このレジスト膜６７をマスクとしてＳｉ層６５ｂ，６４ｂ，６３ｂ及び置換阻止導電膜６２をエッチングする。その後、レジスト膜６７を除去する。
【０１２４】
次に、図２１（ａ）に示すように、開口部６１の壁面のＳｉ層６５ｂ、ＳｉＧｅ層６４ｂ及びＳｉ層６３ｂを覆う側壁絶縁膜６８を形成するとともに、側壁絶縁膜６８の上面からＳｉ層６３ａに到達するコンタクトホール６９を形成する。
【０１２５】
次に、図２１（ｂ）に示すように、第１の実施の形態と同様の方法によりコンタクトホール６９内にＳｉを充填した後、このＳｉ内にｎ型不純物をイオン注入してエミッタ引出電極７０を形成する。そして、約９００〜１１００℃の温度で熱処理を施してエミッタ引出電極７０内の不純物を活性化するとともに、エミッタ引出電極７０からＳｉ層６５ａにｎ型不純物を拡散させて、ｎ＋  型エミッタ領域７１を形成する。その後、エミッタ引出電極７０の表面を熱酸化して、酸化シリコンからなる保護絶縁膜７２を形成する。
【０１２６】
次に、層間絶縁膜２３の上面から半導体膜２２に到達するコンタクトホール（図示せず）を形成する。その後、図２２（ａ）に示すように、半導体基板１の上側全面に厚さが約１μｍのＡｌ膜７３を形成し、更にその上にＴｉ膜（図示せず）を形成する。
【０１２７】
その後、４５０℃前後の温度（例えば、３７５℃）で熱処理を施す。この実施の形態の場合には（１１１）面でＡｌの進入を防ぐ必要がないので、他の実施の形態よりも高温化することが可能である。これにより、半導体膜４２を構成していたＳｉ及びＧｅの大部分がＡｌ膜７３中のＡｌと置換され、その結果Ａｌを主成分とするベース引出電極２２ａが形成される。このとき、ＷＮからなる置換阻止導電膜６２によりベース引出電極６６ｂへのＡｌの進入が阻止される。
【０１２８】
次に、層間絶縁膜２３上のＴｉ膜及びＡｌ膜７３を除去して、ベース引出電極２２ａに通じるコンタクトホール内にのみＡｌを残し、ベース引出電極とする。その後、エミッタ引出電極７０上の保護絶縁膜７２を除去する。
【０１２９】
次いで、図２２（ｂ）に示すように、半導体基板１の上側全面にＴｉ膜（図示せず）を形成した後、更にＴｉＮ膜７４ａ及びＡｌ膜７４ｂを形成する。そして、これらのＴｉ膜、ＴｉＮ膜７４ａ及びＡｌ膜７４ｂをフォトリソグラフィ法によりパターニングして、エミッタ電極７５ａを形成する。このようにして、本実施の形態のバイポーラトランジスタが完成する。
【０１３０】
本実施の形態においても、多結晶の半導体膜２２中のＳｉをＡｌ膜７３中のＡｌと置換させて、Ａｌを主成分とするベース引出電極２２ａを形成する。このとき、ＷＮからなる置換阻止導電膜６２によりベース引出電極６６ｂ側へのＡｌの進入を阻止する。これにより、本実施の形態においても、第１の実施の形態と同様に、ベース引出抵抗（ＲＢＥ）が低く、従来に比べてより一層の高速動作が可能なバイポーラトランジスタを得ることができる。
【０１３１】
なお、上述の実施の形態においては、置換阻止導電膜６２をＷＮにより形成する場合について説明したが、これにより置換阻止導電膜６２がＴｉＮに限定されるものではない。置換阻止導電膜６２は、ＴｉＮ、ＴａＮ、ＭｏＮ、ＮｉＮ、ＳｉＣ又はその他のカーボンを多く含むシリコン化合物などのように、エミッタ形成時の熱処理温度に対する耐性を有し、且つコンタクト抵抗を低く維持できる材料により形成すればよい。
【０１３２】
（第５の実施の形態）
図２３は、本発明の第５の実施の形態のバイポーラトランジスタのベース領域とベース引出電極との接続部を拡大して示す断面図である。
【０１３３】
半導体基板１は、表面の面方位が（１１１）のシリコン単結晶からなる。この半導体基板１にはｎ−  型コレクタ領域１ｂが形成されており、コレクタ領域１ｂの表層にはｐ型ベース領域８１が選択的に形成されており、ベース領域８１の表層にはｎ＋  型エミッタ領域８９が選択的に形成されている。
【０１３４】
半導体基板１の上には下地絶縁膜２１が形成されており、この下地絶縁膜の上にはＡｌを主成分とするベース引出電極２２ａが形成されている。また、下地絶縁膜２１及びベース引出電極２２ａ上には層間絶縁膜２３が形成されている。
【０１３５】
また、ベース領域８１上には層間絶縁膜２３の上面からベース領域８１に到達する開口部２４が形成されており、この開口部２４の壁面にはＡｌを主成分とするベース引出電極８５ｂが形成されている。
【０１３６】
ベース引出電極８５ｂは、側壁絶縁膜８６に覆われている。この側壁絶縁膜８６の内側はコンタクトホール８７になっており、層間絶縁膜２３上のエミッタ電極９１はコンタクトホール８７内に埋め込まれた導電性のエミッタ引出電極８６を介してエミッタ領域８９と電気的に接続されている。なお、エミッタ電極９１は、チタン膜（図示せず）と、その上に形成された窒化チタンからなるバリア金属膜９０ａと、バリア金属膜９０ａ上に形成されたＡｌ膜９０ｂとにより構成されている。
【０１３７】
以下、本実施の形態のバイポーラトランジスタの製造方法について、図２３を参照して説明する。
【０１３８】
まず、表面の面方位が（１１１）の単結晶Ｓｉからなる基板１を用意する。そして、第１の実施の形態と同様の方法により、ｎ＋  型埋め込み層（図示せず）、ｎ−  型コレクタ領域１ｂ、コレクタ引出層（図示せず）及び素子分離領域等を形成する。
【０１３９】
次に、半導体基板１上に酸化シリコン又は窒化シリコン等により下地絶縁膜２１を形成し、その上に所定のパターンでベース引出電極形成用の半導体膜を形成する。そして、半導体膜及び下地絶縁膜２１上に、例えば酸化シリコンを堆積させて、層間絶縁膜２３を形成する。
【０１４０】
その後、層間絶縁膜２３の上面からコレクタ領域１ｂに到達する開口部２４を形成する。そして、この開口部２４を介してコレクタ領域１ｂにｐ型不純物を導入してｐ型ベース領域８１を形成する。
【０１４１】
次に、開口部２４の側壁面を覆うｐ型Ｓｉ膜を形成する。そして、このＳｉ膜を覆う側壁絶縁膜８６と、側壁絶縁膜８６の上からベース領域８１に到達するコンタクトホール８７を形成する。その後、コンタクトホール８７内にＳｉを充填した後、Ａｓ又はＰ等のｎ型不純物をイオン注入して、エミッタ引出電極８６を形成する。
【０１４２】
次に、熱処理を施し、エミッタ引出電極８６からベース領域８１にｎ型不純物を拡散させて、ｎ＋  型エミッタ領域８９を形成する。また、エミッタ引出電極８６の表面を熱酸化させて、保護絶縁膜を形成する。
【０１４３】
次に、層間絶縁膜２３の上面から下地絶縁膜２１上の半導体膜に到達するコンタクトホールを形成する。そして、基板１の上側全面にＡｌを堆積させてＡｌ膜を形成し、半導体膜上に形成したコンタクトホール内にＡｌを充填する。その後、４５０℃以下の温度（例えば、３７５℃）で熱処理を施し、下地絶縁膜上の半導体膜及び開口部２４の壁面に形成されたｐ型Ｓｉ膜中のＳｉをＡｌ膜中のＡｌに置換させて、図２３に示すような、ベース引出電極２２ａ，８５ｂを形成する。この場合、半導体基板１の面方位が（１１１）であるので、Ａｌはベース領域８１の表面で阻止され、ベース引出電極８５ｂとベース領域８１とが基板表面で電気的に接続される。
【０１４４】
次いで、層間絶縁膜２３上のＡｌ膜及びエミッタ引出電極８６上の保護絶縁膜を除去した後、エミッタ電極９１、ベース電極及びコレクタ電極（図示せず）を形成する。このようにして、本実施の形態のバイポーラトランジスタが完成する。
【０１４５】
本実施の形態においては、表面の面方位が（１１１）の半導体基板１を使用しているので、上述したようにＡｌが基板表面で阻止され、ベース領域８１がＡｌにより汚染されることが回避される。また、ベース引出電極２２ａ，８５ｂがＡｌを主成分とする金属により形成されているので、ベース引出抵抗（ＲＢＥ）が低く、従来に比べてより一層の高速動作が可能なバイポーラトランジスタを得ることができる。
【０１４６】
（第６の実施の形態）
図２５は本発明の第６の実施の形態のバイポーラトランジスタを示す断面図である。なお、図２５では、半導体基板１のうち、埋め込み層１ａよりの下方の部分の図示を省略している。
【０１４７】
シリコン半導体基板１は表面の面方位が（１１１）である。この半導体基板１は素子分離領域２ａ，２ｂにより複数の素子領域に分割されている。また、素子領域は、分離領域２ｃにより２つの領域に分割されている。素子領域にはｎ＋  型埋め込み層１ａが形成されている。分離領域２ｃにより分離された２つ領域のうちの一方にはｎ−  型コレクタ領域１ｂが形成されている。
【０１４８】
コレクタ領域１ｂの表層にはｐ型ベース領域８１が形成されており、このｐ型ベース領域８１の表層にはｎ＋  型エミッタ領域８９が選択的に形成されている。また、分離領域２ｃにより分離された２つの領域のうちの他方には、半導体基板１の表面から埋め込み層１ａまで到達するｎ＋  型コレクタ引出層１ｃが形成されている。
【０１４９】
ベース領域８１の周囲の分離領域２ｂ，２ｃの上には、Ａｌを主成分とする導電体からなるベース引出電極９２ａが所定のパターンで形成されている。このベース引出電極９２ａはベース領域８１の上まで延出しており、ベース領域８１と電気的に接続されている。
【０１５０】
半導体基板１の上には層間絶縁膜９３が形成されており、ベース引出電極９２ａはこの層間絶縁膜９３に覆われている。また、層間絶縁膜９３には、ベース領域８１に通じる開口部９４ａと、ベース引出電極９２ａに通じるコンタクトホール９４ｂと、コレクタコンタクト層１ｃに通じるコンタクトホール９４ｃとが設けられている。コレクタ電極９７ｃはコンタクトホール９４ｃを介してコレクタコンタクト層１ｃと電気的に接続されており、ベース電極９７ｂはコンタクトホール９４ｂを介してベース引出電極９２ａと電気的に接続されている。
【０１５１】
一方、開口部９４ａの壁面には側壁絶縁膜９５が設けられており、この側壁絶縁膜９５の内側はエミッタ領域８９に通じるコンタクトホールとなっている。エミッタ電極９７ａは、コンタクトホールを介してエミッタ領域８９と電気的に接続されている。
【０１５２】
図２６，図２７は、本実施の形態のバイポーラトランジスタの製造方法を示す断面図である。
【０１５３】
まず、表面の面方位が（１１１）のシリコン半導体基板１を用意する。そして、図２６（ａ）に示すように、第１の実施の形態と同様の方法によって、分離領域２ａ，２ｂ，２ｃ、ｎ＋  型埋め込み層１ａ、ｎ−  型コレクタ領域１ｂ、ｎ＋  型コレクタ引出層１ｃを形成する。
【０１５４】
次に、図２６（ｂ）に示すように、コレクタ領域１ｂの表層にｐ型不純物を導入してベース領域８１を形成するとともに、コレクタ領域１ｂ上からその周囲の分離領域２ｂ，２ｃ上に延在するｐ型Ｓｉからなる半導体膜９２を形成する。その後、基板１の上側全面に層間絶縁膜９３を形成し、層間絶縁膜９３の上面からベース領域８１に到達する開口部９４ａを形成する。そして、開口部９４ａの側壁面に側壁絶縁膜９５を形成する。
【０１５５】
次に、図２７に示すように、側壁絶縁膜９５の内側のコンタクトホールを介してベース領域８１の表層にｎ型不純物を導入してエミッタ領域８９を形成する。その後、熱処理を施して、エミッタ領域８９に導入された不純物を活性化させる。
【０１５６】
次に、層間絶縁膜９３の上面からコレクタ引出層１ｃに到達するコンタクトホール９４ｃと、層間絶縁膜９３の上面から半導体膜９２に到達するコンタクトホール９４ｂとを形成する。その後、半導体基板１の上側全面にＡｌ膜９７を形成する。
【０１５７】
次いで、図２５に示すように、４５０℃以下の温度（例えば、３７５℃）で熱処理を施して、半導体膜９２中のＳｉとＡｌ膜９７中のＡｌとを置換し、ベース引出電極９２ａを形成する。この場合、半導体基板１の表面の面方位が（１１１）であるので、Ａｌが半導体基板１内に侵入することが防止される。その後、Ａｌ膜９７をパターニングして、エミッタ電極９７ａ、コレクタ電極９７ｃ及びベース電極９７ｂを形成する。このようにして、本実施の形態のバイポーラトランジスタが完成する。
【０１５８】
本実施の形態においては、表面の面方位が（１１１）の半導体基板１を使用するので、半導体膜９２中のＳｉとＡｌ膜９７中のＡｌとを置換する際に、Ａｌが半導体基板１内に進入することを回避できる。本実施の形態においても、他の実施の形態と同様に、ベース引出抵抗（ＲＢＥ）が低く、従来に比べてより一層の高速動作が可能なバイポーラトランジスタを得ることができる。
【０１５９】
なお、本実施の形態においてはベース引出電極９２ａの形成に使用したＡｌをパターニングしてエミッタ電極９７ａ、コレクタ電極９７ｃ及びベース電極９７ｂを形成しているが、第１〜第５の実施の形態と同様に、Ａｌ膜を除去した後に、新たに金属膜を形成してエミッタ電極、コレクタ電極及びベース電極を形成してもよい。
【０１６０】
以上、実施の形態により本発明を具体的に説明したが、本発明は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
【０１６１】
例えば、Ａｌに置換する半導体膜としては、ＳｉＧｅ膜、Ｓｉ膜、ＳｉＧｅＣ膜、ＳｉＣ膜、Ｃ（カーボン）膜又はこれらの膜を積層した膜等、金属と置換できて耐熱性がある膜ならどのような膜を使用してもよい。
【０１６２】
（付記１）  半導体基板に形成されたコレクタ領域と、前記コレクタ領域上に形成されたベース領域と、前記ベース領域上に形成されたエミッタ領域と、前記半導体基板の上を覆う絶縁膜と、前記絶縁膜の上面から前記エミッタ領域に到達する第１のコンタクトホールと、前記第１のコンタクトホールを介して前記エミッタ領域と電気的に接続されたエミッタ電極と、前記絶縁膜内部に形成されて前記ベース領域と電気的に接続された金属膜からなるベース引出電極と、前記絶縁膜の上面から前記ベース引出電極に到達する第２のコンタクトホールと、前記第２のコンタクトホールを介して前記ベース引出電極と電気的に接続されたベース電極とを有し、前記ベース引出電極が半導体と金属との置換により形成されたものであることを特徴とするバイポーラトランジスタ。
【０１６３】
（付記２）  前記ベース引出電極が前記ベース領域とベース領域の（  １１１）  面で接続していることを特徴とする付記１に記載のバイポーラトランジスタ。
【０１６４】
（付記３）  前記半導体基板の表面が（１００）面であることを特徴とする付記２に記載のバイポーラトランジスタ。
【０１６５】
（付記４）  前記半導体基板の表面が（１１１）面であることを特徴とする付記２に記載のバイポーラトランジスタ。
【０１６６】
（付記５）  前記ベース領域と前記ベース引出電極との間に、前記半導体と前記金属との置換を阻止する置換阻止導電膜が形成されていることを特徴とする付記１に記載のバイポーラトランジスタ。
【０１６７】
（付記６）  前記置換阻止導電膜が、ＷＮ，ＴｉＮ，ＴａＮ，ＮｂＮ及びＳｉＣからなる群から選択されたいずれか１種の導電体により形成されていることを特徴とする付記５に記載のバイポーラトランジスタ。
【０１６８】
（付記７）  前記半導体基板が単結晶Ｓｉからなることを特徴とする付記１に記載のバイポーラトランジスタ。
【０１６９】
（付記８）  前記ベース領域が、Ｓｉ，ＳｉＧｅ，ＳｉＧｅＣ、ＳｉＣ及びＣからなる群から選択された少なくとも１種の単結晶半導体からなることを特徴とする付記１に記載のバイポーラトランジスタ。
【０１７０】
（付記９）  前記ベース領域が、組成が異なる複数の半導体層により構成されていることを特徴とする付記１に記載のバイポーラトランジスタ。
【０１７１】
（付記１０）  前記ベース引出電極がアルミニウムを主成分とする金属により形成されていることを特徴とする付記１に記載のバイポーラトランジスタ。
【０１７２】
（付記１１）  半導体基板にコレクタ領域を形成する工程と、前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、前記コレクタ領域上に単結晶半導体からなるベース領域を形成するとともに、金属との置換が可能な材料により前記分離領域上に前記ベース領域と接続する置換可能膜を形成する工程と、前記半導体基板、前記ベース領域及び前記置換可能膜の上に層間絶縁膜を形成する工程と、前記層間絶縁膜に前記ベース領域に通じる第１のコンタクトホールを形成する工程と、前記第１のコンタクトホール内に露出した前記ベース領域上にエミッタ領域を形成する工程と、前記層間絶縁膜の上面から前記置換可能膜に到達する第２のコンタクトホールを形成する工程と、前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記第２のコンタクトホール内に金属を充填する工程と、熱処理を施して前記置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記ベース領域に電気的に接続するベース引出電極を形成する工程とを有することを特徴とするバイポーラトランジスタの製造方法。
【０１７３】
（付記１２）  前記半導体基板の表面が（１００）面であることを特徴とする付記１１に記載のバイポーラトランジスタの製造方法。
【０１７４】
（付記１３）  前記半導体基板の表面が（１１１）面であることを特徴とする付記１１に記載のバイポーラトランジスタの製造方法。
【０１７５】
（付記１４）  前記熱処理の温度が４５０℃以下であることを特徴とする付記１１に記載のバイポーラトランジスタの製造方法。
【０１７６】
（付記１５）  半導体基板にコレクタ領域を形成する工程と、前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、前記コレクタ領域の上に第１の絶縁膜を形成する工程と、金属との置換が可能な材料により、前記第１の絶縁膜上から前記分離領域の上に延在する第１の置換可能膜を形成する工程と、前記半導体基板及び前記第１の置換可能膜の上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上面から前記コレクタ領域に到達する開口部を形成する工程と、ＣＶＤ法により、前記開口部の底部に単結晶半導体からなるベース領域を形成するとともに、前記開口部の側面に前記第１の置換可能膜と接続した第２の置換可能膜を形成する工程と、前記ベース領域上にエミッタ領域を形成する工程と、前記第２の絶縁膜の上面から前記第１の置換可能膜に到達するコンタクトホールを形成する工程と、前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記コンタクトホール内に金属を充填する工程と、熱処理を施して前記第１及び第２の置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記ベース領域に電気的に接続する第１及び第２のベース引出電極を形成する工程とを有することを特徴とするバイポーラトランジスタの製造方法。
【０１７７】
（付記１６）  前記半導体基板の表面が（１００）面であることを特徴とする付記１５に記載のバイポーラトランジスタの製造方法。
【０１７８】
（付記１７）  前記半導体基板の表面が（１１１）面であることを特徴とする付記１５に記載のバイポーラトランジスタの製造方法。
【０１７９】
（付記１８）  前記熱処理の温度が４５０℃以下であることを特徴とする付記１５に記載のバイポーラトランジスタの製造方法。
【０１８０】
（付記１９）  半導体基板にコレクタ領域を形成する工程と、前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、前記コレクタ領域の上に第１の絶縁膜を形成する工程と、金属との置換が可能な材料により、前記第１の絶縁膜上に所定のパターンで第１の置換可能膜を形成する工程と、前記第１の絶縁膜及び前記第１の置換可能膜の上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上面から前記第１の絶縁膜に到達する開口部を形成する工程と、前記開口部の側面に第１の側壁絶縁膜を形成する工程と、前記開口部を介して前記第１の絶縁膜をエッチングして、前記第１の側壁絶縁膜の底面及び前記第１の置換可能膜の下面の一部を露出させる工程と、ＣＶＤ法により、前記開口部の底部に単結晶半導体からなるベース領域を形成するとともに、前記第１の置換可能膜と前記ベース領域とを接続する第２の置換可能膜を形成する工程と、前記開口部の内側に前記第１の側壁絶縁膜を覆う第２の側壁絶縁膜を形成する工程と、前記第２の側壁絶縁膜の内側の前記ベース領域上にエミッタ領域を形成する工程と、前記第２の絶縁膜の上から前記第１の置換可能膜に到達するコンタクトホールを形成する工程と、前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記第コンタクトホール内に金属を充填する工程と、熱処理を施して前記第１及び第２の置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記ベース領域に電気的に接続する第１及び第２のベース引出電極を形成する工程とを有することを特徴とするバイポーラトランジスタの製造方法。
【０１８１】
（付記２０）  前記半導体基板の表面が（１００）面であることを特徴とする付記１９に記載のバイポーラトランジスタの製造方法。
【０１８２】
（付記２１）  前記半導体基板の表面が（１１１）面であることを特徴とする付記１９に記載のバイポーラトランジスタの製造方法。
【０１８３】
（付記２２）  前記熱処理の温度が４５０℃以下であることを特徴とする付記１９に記載のバイポーラトランジスタの製造方法。
【０１８４】
（付記２３）  半導体基板にコレクタ領域を形成する工程と、前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、前記コレクタ領域の上に第１の絶縁膜を形成する工程と、金属との置換が可能な材料により、前記第１の絶縁膜上に所定のパターンで置換可能膜を形成する工程と、前記第１の絶縁膜及び前記置換可能膜の上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上面から前記第１の絶縁膜に到達する開口部を形成する工程と、前記開口部の側面に導電材料により置換阻止導電膜を形成する工程と、前記開口部内の前記第１の絶縁膜を除去して前記コレクタ領域を露出させる工程と、ＣＶＤ法により、前記開口部の底部に単結晶半導体からなるベース領域を形成するとともに、前記置換阻止導電膜と前記ベース領域とを電気的に接続する第１のベース引出電極を形成する工程と、前記第１のベース引出電極を覆う側壁絶縁膜を形成する工程と、前記側壁絶縁膜の内側の前記ベース領域上にエミッタ領域を形成する工程と、前記第２の絶縁膜の上から前記置換可能膜に到達するコンタクトホールを形成する工程と、前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記第コンタクトホール内に金属を充填する工程と、熱処理を施して前記置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記置換阻止導電膜及び前記第１のベース引出電極を介して前記ベース領域に電気的に接続する第２のベース引出電極を形成する工程とを有することを特徴とするバイポーラトランジスタの製造方法。
【０１８５】
（付記２４）  前記置換阻止膜を、ＷＮ、ＴｉＮ、ＴａＮ、ＮｂＮ及びＳｉＣからなる群から選択されたいずれか１種の導電体により形成することを特徴とする付記２３に記載のバイポーラトランジスタの製造方法。
【０１８６】
（付記２５）  前記熱処理の温度が４５０℃以下であることを特徴とする付記２３に記載のバイポーラトランジスタの製造方法。
【０１８７】
（付記２６）  半導体基板にコレクタ領域を形成する工程と、前記半導体基板に絶縁性の分離領域を選択的に形成する工程と、前記コレクタ領域の表層にベース領域を形成する工程と、金属との置換が可能な材料により、前記ベース領域の上から前記分離領域上に延在する置換可能膜を形成する工程と、前記半導体基板及び前記置換可能膜の上に絶縁膜を形成する工程と、前記絶縁膜の上面から前記ベース領域に到達する開口部を形成する工程と、前記開口部の側面に側壁絶縁膜を形成する工程と、前記側壁絶縁膜の内側の前記ベース領域上にエミッタ領域を形成する工程と、前記絶縁膜の上面から前記置換可能膜に到達するコンタクトホールを形成する工程と、前記半導体基板の上側全面に金属を堆積させて金属膜を形成し、前記コンタクトホール内に金属を充填する工程と、熱処理を施して前記置換可能膜中の原子と前記金属膜中の金属原子とを置換させて、前記ベース領域に電気的に接続するベース引出電極を形成する工程とを有することを特徴とするバイポーラトランジスタの製造方法。
【０１８８】
（付記２７）  前記半導体基板の表面が（１１１）面であることを特徴とする付記２６に記載のバイポーラトランジスタの製造方法。
【０１８９】
（付記２８）  前記熱処理の温度が４５０℃以下であることを特徴とする付記２６に記載のバイポーラトランジスタの製造方法。
【０１９０】
【発明の効果】
以上説明したように、本発明のバイポーラトランジスタによれば、ベース引出電極が半導体と金属との置換により形成された金属膜により構成されているので、半導体により形成されている場合に比べてベース引出抵抗が極めて小さい。これにより、バイポーラトランジスタの高速動作が可能になる。
【０１９１】
また、本発明のパイポーラトランジスタの製造方法によれば、ベース領域に接続した置換可能膜を形成した後、熱処理を施して置換可能膜中の原子と金属膜中の金属原子とを置換し、置換可能膜をベース引出電極に変換する。これにより、金属を主成分とするベース引出電極を形成することができるので、ベース引出抵抗が極めて小さく、高速動作が可能なバイポーラトランジスタを得ることができる。この場合に、熱処理温度を制御することにより、ベース領域を構成する単結晶半導体の特定の方位面で金属原子の進入を阻止することが可能であるので、ベース領域が金属により汚染されることが回避される。置換可能膜とベース領域との間に置換阻止導電膜を形成しておくことにより、ベース領域への金属原子の侵入を阻止することも可能である。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態のバイポーラトランジスタの構成を示す断面図である。
【図２】図２（ａ）〜（ｃ）は、本発明の第１の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その１）である。
【図３】図３（ａ）〜（ｃ）は、本発明の第１の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その２）である。
【図４】図４（ａ）、（ｂ）は、本発明の第１の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その３）である。
【図５】図５（ａ）、（ｂ）は、本発明の第１の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その４）である。
【図６】図６、本発明の第２の実施の形態のバイポーラトランジスタの構成を示す断面図である。
【図７】図７（ａ）〜（ｃ）は、本発明の第２の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その１）である。
【図８】図８（ａ），（ｂ）は、本発明の第２の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その２）である。
【図９】図９（ａ），（ｂ）は、本発明の第２の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その３）である。
【図１０】図１０（ａ），（ｂ）は、本発明の第２の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その４）である。
【図１１】図１１（ａ），、（ｂ）は、本発明の第２の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その５）である。
【図１２】図１２（ａ），（ｂ）は、本発明の第２の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その６）である。
【図１３】図１３、本発明の第３の実施の形態のバイポーラトランジスタの構成を示す断面図である。
【図１４】図１４（ａ），（ｂ）は、本発明の第３の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その１）である。
【図１５】図１５（ａ），（ｂ）は、本発明の第３の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その２）である。
【図１６】図１６（ａ），（ｂ）は、本発明の第３の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その３）である。
【図１７】図１７（ａ），（ｂ）は、本発明の第３の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その４）である。
【図１８】図１８は、本発明の第４の実施の形態のバイポーラトランジスタの構成を示す断面図である。
【図１９】図１９（ａ），（ｂ）は、本発明の第４の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その１）である。
【図２０】図２０（ａ），（ｂ）は、本発明の第４の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その２）である。
【図２１】図２１（ａ），（ｂ）は、本発明の第４の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その３）である。
【図２２】図２２（ａ），（ｂ）は、本発明の第４の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その４）である。
【図２３】図２３は、本発明の第５の実施の形態のバイポーラトランジスタの構成を示す断面図である。
【図２４】図２４は、ベース領域及びベース引出電極の界面と基板の面方位との関係を示す模式図である。
【図２５】図２５は、本発明の第６の実施の形態のバイポーラトランジスタの構成を示す断面図である。
【図２６】図２６（ａ），（ｂ）は、本発明の第６の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その１）である。
【図２７】図２７は、本発明の第６の実施の形態のバイポーラトランジスタの製造方法を示す断面図（その２）である。
【図２８】図２８（ａ）は、従来例のバイポーラトランジスタの構成を示す断面図である。（ｂ）は、従来例のバイポーラトランジスタの他の構成を示す断面図である。
【図２９】従来例のバイポーラトランジスタの等価回路図である。
【符号の説明】
１，１０１…半導体基板、
１ａ，１０１ａ…埋め込み層、
１ｂ，１０１ｂ…コレクタ領域、
１ｃ，１０１ｂ…コレクタ引出層、
２ａ，２ｂ，２ｃ，１０２ａ，１０２ｂ，１０２ｃ…分離領域、
３ａ，２８ａ，５１ａ，６６ａ，８１，１０５，１２１ａ…ベース領域、
３ｂ，２２，４２，９２…半導体膜、
３ｂｂ，８ａ，２２ａ，２８ｂｂ，４２ａ，５１ｂｂ，６６ｂ，８５ｂ，９２ａ，１０３，１０６，１２１ｂ…ベース引出電極、
４，２３，４３，９３…層間絶縁膜、
４ａ〜４ｃ，３１，３５，３６，５３，６９，８７，９４ｂ，９４ｃ，１０４ｃ，１０８，１２３…コンタクトホール、
５ａ，３２ａ，５４，７０，７５ａ，８６…エミッタ引出電極、
５ｂ，３２ｂ…コレクタ引出電極、
６ａ，３３ａ，５５ａ、７１，８９，１１０ａ，１２４ａ…エミッタ領域、
６ｂ，１１０ｂ…コレクタコンタクト層、
７ａ，７ｂ，３４ａ，３４ｂ，５６，７２…保護絶縁膜、
８，１０ｂ，３９ｂ，３７，５７，５８ｂ，７３，７４ｂ，９０ｂ，９７…Ａｌ膜、
９，３８…Ｔｉ膜、
１０ａ，３９ａ，５８ａ，７４ａ，９０ａ…バリア金属膜（ＴｉＮ膜）、
１１ａ，４０ａ，５９ａ，７５ａ，９１，９７ａ，１０９ａ…エミッタ電極、
１１ｂ，４０ｂ，９７ｂ，１１１…ベース電極、
１１ｃ，４０ｃ，９７ｃ，１０９ｂ…コレクタ電極、
２１，４１…下地絶縁膜、
２４，４４，６１，９４ａ，１０４ａ…開口部、
２５ａ，４８ａ，６３ａ…バッファ層（単結晶Ｓｉ層）、
２５ｂ，２７ｂ，６３ｂ，６５ｂ…多結晶Ｓｉ層、
２６ａ，４９ａ，６４ａ…単結晶ＳｉＧｅ層、
２６ｂ，６４ｂ…多結晶ＳｉＧｅ層、
２７ａ，５０ａ，６５ａ…キャップ層（単結晶Ｓｉ層）、
２９，６７…レジスト膜、
３０，４５，５２，６８，８６，９５，１０７，１２２…側壁絶縁膜、
６２…置換阻止導電膜。
【図１】
2004296762.tif 000003
【図２】
2004296762.tif 000004
【図３】
2004296762.tif 000005
【図４】
2004296762.tif 000006
【図５】
2004296762.tif 000007
【図６】
2004296762.tif 000008
【図７】
2004296762.tif 000009
【図８】
2004296762.tif 000010
【図９】
2004296762.tif 000011
【図１０】
2004296762.tif 000012
【図１１】
2004296762.tif 000013
【図１２】
2004296762.tif 000014
【図１３】
2004296762.tif 000015
【図１４】
2004296762.tif 000016
【図１５】
2004296762.tif 000017
【図１６】
2004296762.tif 000018
【図１７】
2004296762.tif 000019
【図１８】
2004296762.tif 000020
【図１９】
2004296762.tif 000021
【図２０】
2004296762.tif 000022
【図２１】
2004296762.tif 000023
【図２２】
2004296762.tif 000024
【図２３】
2004296762.tif 000025
【図２４】
2004296762.tif 000026
【図２５】
2004296762.tif 000027
【図２６】
2004296762.tif 000028
【図２７】
2004296762.tif 000029
【図２８】
2004296762.tif 000030
【図２９】
2004296762.tif 000031