(57)【要約】【課題】種類の異なる複数のパッケージを実装するのに適したプリント配線板を得る。【解決手段】ベース層１の表面の一部に、低線膨張係数の基材２を第一の表面層として形成し、ベース層の表面の他部に、一般の基材３を第二の表面層として配置形成する。同一層内に配置される基材２と基材３は、その境界部に溝部７を形成することで互いに分離される。実装するセラミックＢＧＡ４、プラスチックＢＧＡ５の線膨張係数に応じて、基材２と基材３を選定し、実装に適した複数の表面層を、同一基板上に配置形成する。【選択図】        図１
2004228123.tif 000002
【特許請求の範囲】
【請求項１】
平板状のベース層、上記ベース層の表面の一部に積層されたパッケージ実装のための第一の表面層、上記ベース層の表面の他部に積層された別のパッケージ実装のための第二の表面層を備え、上記第一、第二の表面層は、それぞれ材質が異なる基材によって構成されたことを特徴とするプリント配線板。
【請求項２】
上記第一、第二の表面層は、上記ベース層平面方向の線膨張係数が異なる基材により構成されたことを特徴とする請求項１記載のプリント配線板。
【請求項３】
上記第一の表面層は、その線膨張係数が８〜１２ｐｐｍ／Ｋの基材によって構成され、上記第二の表面層は、上記第一の表面層よりも線膨張係数の大きな基材によって構成されたことを特徴とする請求項２記載のプリント配線板。
【請求項４】
上記第一、第二の表面層は、少なくともその一部の比誘電率が異なる基材により構成されたことを特徴とする請求項１記載のプリント配線板。
【請求項５】
上記第一の表面層は、その比誘電率が８〜６０の基材を含み、上記第二の表面層は、上記第一の表面層よりも比誘電率の小さな基材を含むことを特徴とする請求項４記載のプリント配線板。
【請求項６】
上記第一の表面層と上記第二の表面層の境界部には、溝部が設けられ、上記第一、第二の表面層は、上記溝部によって互いに隔てられることを特徴とする請求項１記載のプリント配線板。
【請求項７】
上記表面層は、多層構造によって構成され、上記表面層の線膨張係数は、上記プリント配線板の厚さ方向に沿って、その値が段階的に変化し、上記ベース層から遠ざかるほど上記ベース層との線膨張係数の差が大きくなるように構成されたことを特徴とする請求項２または請求項３記載のプリント配線板。
【請求項８】
上記第一の表面層は、低損失基材によって構成されたことを特徴とする請求項１記載のプリント配線板。
【請求項９】
上記溝部に、導電性物質を埋設したことを特徴とする請求項６記載のプリント配線板。
【請求項１０】
上記第一、第二の表面層に加え、上記ベース層の表面に、上記第一、第二の表面層を構成する基材とは材質が異なる基材よりなる別の表面層を部分的に配置し、上記ベース層の表面に配置する表面層として、３種類以上の基材を用いたことを特徴とする請求項１記載のプリント配線板。
【請求項１１】
平板状のベース層、上記ベース層の表面の一部に積層された第一の表面層、上記ベース層の表面の他部に積層された第二の表面層、上記第一の表面層上に実装された第一のパッケージ、上記第二の表面層上に実装された第二のパッケージを備え、上記第一、第二の表面層は、それぞれ材質が異なる基材によって構成され、上記第一の表面層と上記第二の表面層の境界部には溝部が設けられたことを特徴とするパッケージ実装基板。
【請求項１２】
平板状のベース層の表面の一部に、パッケージ実装のための第一の表面層を積層するとともに、上記ベース層の表面の他部に、上記第一の表面層を構成する基材とは材質が異なる基材よりなる、別のパッケージ実装のための第二の表面層を積層し、プレス加熱して上記第一、第二の表面層を上記ベース層の表面に密着させる工程、上記第一の表面層と上記第二の表面層の境界部に溝部を形成する工程を含むことを特徴とするプリント配線板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、パッケージ部品の実装に用いるプリント配線板、およびパッケージ実装基板に関するものであり、さらに、プリント配線板の製造方法に関するものである。
【０００２】
【従来の技術】
従来のプリント配線板は、基板（ベース層）となる熱硬化性樹脂の表面全面に、シリカ低線膨張係数層と金属箔を貼り合せた構造であり、プリント配線板の平面方向の線膨張を抑えるように構成されていた（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平６−１８８５３１号公報
【０００４】
【発明が解決しようとする課題】
従来のプリント配線板では、基板の平面方向の線膨張係数がプリント配線板全体に渡って均一となっていた。従って、複数種類のパッケージ、例えばセラミックパッケージ、低線膨張プラスチックパッケージ、プラスチックパッケージを同一基板上に実装しようとする場合には、プリント配線板の線膨張係数を、実装しようとするパッケージ部品の中間的な値になるようにコントロールするしかなかった。しかし、ＦＢＧＡ（Ｆｉｎｅｐｉｃｈ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージのように、狭ピッチ、大規模なパッケージ部品を実装する場合は、そのパッケージ部品を支えるはんだボール、プリント配線板、パッケージ部品間の密着力、耐熱衝撃性が低下するという問題があった。
【０００５】
この発明は、上記のような問題点を解決するためになされたもので、同一基板上に複数種類のパッケージ部品を実装した状態で高信頼性を確保できるようなプリント配線板を得ること、またパッケージ実装基板を得ること、さらにプリント配線板の製造方法を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係わるプリント配線板は、平板状のベース層、上記ベース層の表面の一部に積層されたパッケージ実装のための第一の表面層、上記ベース層の表面の他部に積層された別のパッケージ実装のための第二の表面層を備え、上記第一、第二の表面層は、それぞれ材質が異なる基材によって構成されたものである。
【０００７】
この発明に係わるパッケージ実装基板は、平板状のベース層、上記ベース層の表面の一部に積層された第一の表面層、上記ベース層の表面の他部に積層された第二の表面層、上記第一の表面層上に実装された第一のパッケージ、上記第二の表面層上に実装された第二のパッケージを備え、上記第一、第二の表面層は、それぞれ材質が異なる基材によって構成され、上記第一の表面層と上記第二の表面層の境界部には溝部が設けられたものである。
【０００８】
この発明に係わるプリント配線板の製造方法は、平板状のベース層の表面の一部に、パッケージ実装のための第一の表面層を積層するとともに、上記ベース層の表面の他部に、上記第一の表面層を構成する基材とは材質が異なる基材よりなる、別のパッケージ実装のための第二の表面層を積層し、プレス加熱して上記第一、第二の表面層を上記ベース層の表面に密着させる工程、上記第一の表面層と上記第二の表面層の境界部に溝を形成する工程を含むものである。
【０００９】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図１〜図４を用いて説明する。
図１は、この発明の実施の形態１によるプリント配線板の上面図であり、ベース層（基板）の表面に部分的に低線膨張係数の基材（第一の表面層）２を配置し、さらにベース層の表面の他部に一般の基材（第二の表面層）３を配置した例を示している。低線膨張係数の基材２上には例えばセラミックＢＧＡ（第一のパッケージまたはパッケージに相当する。）４が、また、一般の基材３の上には例えばプラスチックＢＧＡ（第二のパッケージまたは別のパッケージに相当する。）５が配置されている。低線膨張係数の基材２と一般の基材３との境界部には、溝部７が設けられ、２つの基材は互いに隔てられた状態となっている。また、低線膨張係数の基材２と一般の基材３にはスルーホール６が、必要ヶ所に設けられている。
【００１０】
ここで用いるベース層は、樹脂により構成され、例えば、フィラー入り基材（日立化成Ｅ６７９Ｆ等）の基板厚み方向への線膨張係数が３０〜４０ｐｐｍ／Ｋのものを用いる。低線膨張係数の基材２としては、例えば、日立化成Ｅ６７９（ＬＤ）等を用いることができ、そのベース層平面方向（基板平面方向）の線膨張係数は、１０〜１１ｐｐｍ／Ｋである。同一の基材であっても、方向によって線膨張係数の値は変化する。以下、説明で用いる線膨張係数は、特記しない限り、ベース層平面方向の線膨張係数を示すものとする。一般の基材３としては、一般にプリント配線板の表面層を構成するために用いられるＦＲ−４基材と同等の線膨張係数を有する基材（松下電工Ｒ０８８０、日立化成Ｅ６７９Ｎ等）を用いることができ、その線膨張係数は１３〜１５ｐｐｍ／Ｋである。
【００１１】
図２は、図１のＡ−Ａ線に沿う断面図である。この図に示すように、低線膨張係数の基材２および一般の基材３は、例えば２層構造に形成される。低線膨張係数の基材２は、ベース層１上に積層された１層目の表面層２ａと、さらにその上に積層された２層目の表面層２ｂからなり、同様に、一般の基材３も、１層目、２層目の表面層３ａ、３ｂの積層構造となっている。それぞれ、１層目の表面層２ａ、３ａと、２層面の表面層２ｂ、３ｂは、同一層内に配置されている。
【００１２】
ベース層１の表面には、銅箔によって、スルーホール６を構成する回路パターン１２ａや、溝部７に位置する部分に形成される溝加工用銅箔１１などのパターンが形成される。１層目の表面層２ａ、３ａと、２層面の表面層２ｂ、３ｂには、必要に応じて、各層を貫通するスルーホール６が設けられている。１層目の表面層２ａ、３ａの表面には、銅箔によって、回路パターン１２ｂが形成され、同様に、２層目の表面層２ｂ、３ｂの表面には、回路パターン１２ｃが形成される。
【００１３】
低線膨張係数の基材２の上には、例えば線膨張係数が６〜７ｐｐｍ／ＫのセラミックＢＧＡ４が実装され、同様に、一般の基材３の上には、線膨張係数が１４〜１７ｐｐｍ／ＫのプラスチックＢＧＡ５が実装される。
セラミックＢＧＡ４は、例えば、ＩＣ等を含むサブスレート８ａと、サブスレート８ａの実装面側に設けられたバンプ電極を構成するはんだボール１０ａ、さらに、サブスレート８ａの上面に配置されたヒートシンク９ａによって構成される。プラスチックＢＧＡ５は、例えばＩＣを含むサブスレート８ｂとはんだボール１０ｂによって構成される。ヒートシンク９ａの有無については、同種のＢＧＡであっても備えるかどうかは、その機種によって異なる。プラスチックＢＧＡ５に対するヒートシンクの有無についても同様である。
【００１４】
溝部７は、同一層内に配置される、線膨張係数の異なる基材２と基材３との、線膨張係数差を緩和するために、２つの基材の境界部に設けたものであり、その深さは、基材２、３の厚みに相当し、その幅は、例えば１．０ｍｍ程度とする。溝部７の平面方向への長さは、特に制限は無く、種類の異なる基材の境界部に沿って伸びるように形成される。
【００１５】
次に、この発明のプリント配線板の製造方法について、図３、図４を用いて説明する。まず、図３（ａ）の平面図に示すように、まず、低線膨張係数の基材２を構成する１層目の表面層２ａと、一般の基材３を構成する１層目の表面層３ａを、必要な形状に整形する。
【００１６】
次に、図３（ｂ）の断面図（図１のＡ−Ａ線に沿う断面に相当する。以下の工程については断面構造を示す。）に示すように、ベース層１の表面に、銅箔によって回路パターン１２ａおよび溝加工用銅箔１１をパターニングし、その上に、先述の、必要な整形を行った１層目の表面層２ａ、３ａを積み上げる。さらに、その上層に銅箔１３を重ねる。
【００１７】
その後、加熱プレスすることで、図３（ｃ）に示すように、ベース層１の表面に１層目の表面層２ａ、３ａを密着させ、その表面に銅箔１３を密着させる。１層目の表面層２ａ、３ａの境界部１４は、二つの基材が混ざった状態となる。
【００１８】
次に、図４（ｄ）に示すように、銅箔１３に対してパターニングを行い、スルーホール６を構成するパターンや、その他の配線パターンなどの回路パターン１２ｂを形成後、レーザー穴あけまたはドリル穴あけによりスルーホール６を構成する穴を形成し、その穴の内面にメッキ層を形成してスルーホール６を得る。
【００１９】
その後、図４（ｅ）に示すように、２層目の表面層２ｂ、３ｂの形成についても、上述した１層目の表面層２ａ、３ａの形成と同様に、積み上げ、加熱プレス、パターニングによる基板配線の形成を行い、２層目の表面層２ｂ、３ｂを貫通するスルーホール６の形成についても同様に行う。
次に、図４（ｆ）に示すように、境界部１４に、溝加工冶具１５を用いてルータ加工を行うか、またはレーザ加工によって溝部７を形成する。図２に示す構造を得るためには、低線膨張係数の基材２の上にセラミックＢＧＡ４を、一般の基材３の上にプラスチックＢＧＡ５を実装する。
【００２０】
このように構成されたプリント配線板は、実装するプラスチックＢＧＡ５と直下の一般の基材３の線膨張係数が、それぞれ１４〜１７ｐｐｍ／Ｋ、１３〜１５ｐｐｍ／Ｋとなり、ほぼ同等の値となる。従って、従来のように、実装しようとする複数の種類のパッケージ部品の平均的な線膨張係数に合わせた基材よりなる表面層に対して実装を行う場合と比較して、熱ストレスにより発生するはんだボール１０ｂの部分の応力は緩和され、プラスチックＢＧＡ５の実装信頼性、耐熱ストレス性が向上する。
【００２１】
また、セラミックＢＧＡ４に関しても、その直下にある低線膨張係数の基材２の平面方向の線膨張係数が１０〜１１ｐｐｍ／Ｋ、セラミックＢＧＡ４の線膨張係数が６〜７ｐｐｍ／Ｋと、両者の線膨張係数差が小さくなっており、はんだボール１０ａの部分に加わる応力も緩和することができ、耐熱ストレスを向上させることができる。このように、実装しようとするパッケージの種類に対応させて、異なる基材を用いて、複数の表面層を同一基板上に形成することで、実装信頼性を向上させることができる。
【００２２】
また、異種基材間で、同一層を形成した場合、例えば低線膨張係数の基材２（単に基材２とする。）に対しては、ベース層１と基材２の間、および基材２と基材３との間に、線膨張係数差による応力が、２方向から発生し、基板全体の反り、ねじれを増加させる原因となる。しかし、上述したように、溝部７を形成することにより、基材２と基材３の間に働く平面方向の応力がなくなり、従来のプリント配線板と同様に、１方向からの応力しか生じることがなく、基板の反り、ねじれ対策は従来通り行うことができるようになる。
【００２３】
実施の形態２．
次に、この発明の実施の形態２について図５〜図７を用いて説明する。
先述の実施の形態１では、ベース層１の表面に、線膨張係数の異なる二つの基材２、３を配置する例を示したが、この実施の形態２では、ベース層１上に、比誘電率の異なる基材を含む２つの表面層を形成する例を示す。
図５は、実施の形態１で示した図１のＡ−Ａ断面に相当する断面図である。図５のように、ベース層１の上には溝加工用銅箔１１、回路パターン１２ａ、電源供給用銅箔１６がパターニングされ、ベース層１の表面の一部で、電源供給用銅箔１６上を含む表面には、比誘電率が１０程度の高誘電率基材１７が積層され、ベース層１の表面の他部には、高誘電率基材１７と同一層内に、一般の基材３を構成する１層目の表面層３ａが積層される。
【００２４】
高誘電率基材１７上には、ＧＮＤ用銅箔１８がパターニングされ、さらに一般の基材からなる２層目の表面層３ｂが積層されている。（高誘電率基材１７と２層目の表面層３ｂによって第一の表面層が構成される。）ベース層１の表面の他部においては、１層目の表面層３ａの上には回路パターン１２ｂがパターニングされ、さらに２層目の一般基材の表面層３ｂが積層されている。（１層目、２層目の表面層３ａ、３ｂによって第二の表面層に相当する一般の基材３が構成される。）
【００２５】
ベース層１の表面の一部は、高誘電率基材１７を含む第一の表面層が形成され、他部には、一般のプリント配線板と同様の一般の基材３よりなる第二の表面層が形成される。また、二つの表面層は、その境界部に溝部７をめぐらせることで、互いに分離されている。また、実施の形態１の場合と同様に、第一の表面層の上には、例えば高速なデジタルＩＣを備えたセラミックＢＧＡ４が実装され、第二の表面層の上にはプラスチックＢＧＡ５が実装されている。
【００２６】
このように、実施の形態２によるプリント配線板は、その第一、第二の表面層が、それぞれ比誘電率の異なる基材を含んだ構成となっており、第一の表面層を構成する高誘電率基材１７としては、その比誘電率が８〜６０の範囲のものを用いることができ、例えば比誘電率が１０程度のＦＲ−４相当材（日立化成ＭＣＬ−ＨＤ−６７、松下電工Ｒ４７２８等）で、その厚さは、０．０５ｍｍまたは０．０６ｍｍ等の厚みの薄いものを用いることができる。表面層を形成する他の基材としては、この場合では一般の基材であり、高誘電率基材１７よりも、その比誘電率が小さな値のものを、実装するパッケージ部品に合わせて用いる。
【００２７】
次に、図５で示した構造のプリント配線板の製造方法について、その工程図を図６および図７に示して説明する。まず、図６（ａ）に示すように、ベース層１上に銅箔によって電源供給用銅箔１６、溝加工用銅箔１１、回路パターン１２ａをパターニングする。次に、図６（ｂ）に示すように、必要な形に整形した高誘電率基材１７と一般の基材よりなる１層目の表面層３ａを、ベース層１上に積み上げ、さらに銅箔１９を積層する。その後、加熱プレスして図６（ｃ）の構造を得る。
【００２８】
次に、図６（ｄ）に示すように、銅箔１９をパターニングして、電源供給用銅箔１６の上方にＧＮＤ用銅箔１８を、１層目の表面層３ａ上に回路パターン１２ｂを形成する。ここで、第一の表面層側には、高誘電率基材１７を、電源供給用銅箔１６とＧＮＤ用銅箔１８で挟んだ構造の、キャパシタンスを形成した状態となる。電源供給用銅箔１６およびＧＮＤ用銅箔１８は、第一の表面層側に、他の導電パターンに接しない範囲で、より広く形成され、第二の表面層側とは分離された状態となっている。さらに、スルーホール６を形成する。
【００２９】
次に、図７（ｅ）に示すように、さらに、ベース層１の表面全面に、一般の基材よりなる２層目の表面層３ｂを積層する。さらに、スルーホール６の加工を行う。その後、図７（ｆ）に示すように、２つの表面層の境界部１４にルータ加工またはレーザ加工を施し、溝部７を形成し、二つの表面層をそれぞれ分離した状態とする。さらに、セラミックＢＧＡ４、プラスチックＢＧＡ５を、２つの表面層にそれぞれ実装することで図５に示した構造を得ることができる。
【００３０】
上記のように構成したプリント配線板は、電源供給用銅箔１６と、ＧＮＤ用銅箔の間で、例えば４０ｍｍ四方の部品では、約２００ｐＦのキャパシタンスが形成され、電源、ＧＮＤの高周波安定性が向上する。これは、第一の表面層側に実装する高速なデジタルＩＣ等では、高周波電流を供給する必要があり、必要とされる高周波電流は、ＩＣ付近に配置されている反応速度が速いコンデンサ（キャパシタンス）から供給することが可能なためである。この例のように、セラミックＢＧＡ４の付近（直下）に、反応速度が速い、容量の大きなキャパシタンスを形成することで、ＩＣへの高周波電流の供給が良くなり、高周波での安定性が向上する。
【００３１】
また、他の部品（ここではプラスチックＢＧＡ５）に対してＧＮＤ、電源パターンが分離されているため、他の部品からのノイズの回り込みを減少させることができ、分離した部品から、外部へ電源・ＧＮＤ経由でのノイズ伝搬を減少させる効果が得られる。
【００３２】
実施の形態３．
上述の実施の形態１では、ベース層１の表面の一部に第一の表面層２として、線膨張係数が同じ基材を２層積層した構造を示した。この実施の形態３では、第一の表面層の線膨張係数が、ベース層１の厚さ方向に沿って、その値が段階的に変化し、ベース層１から遠ざかるほど、ベース層１との線膨張係数の差が大きくなるように構成したプリント配線板について、図８にその構造を示して説明する。
【００３３】
図８は、この発明の実施の形態３によるプリント配線板の断面図である。図８のように、ベース層１の表面の一部には、低線膨張係数基材２１、２２が順次積層され、この基材２１、２２によって低線膨張係数の表面層（第一の表面層）２３が構成されている。ベース層１の表面の他部には、それぞれ基材２１と同一層に、１層目の表面層３ａが、基材２２と同一層に、２層目の表面層３ｂが配置され、一般の基材３（第二の表面層）が形成されている。
【００３４】
低線膨張係数基材２１は、その線膨張係数が、Ｅ６７９Ｆを用いると１０〜１２ｐｐｍ／Ｋ、その平均値α１は１１ｐｐｍ／Ｋであり、低線膨張係数基材２２の線膨張係数は、Ｅ６７９（ＬＤ）を用いると、８〜１２ｐｐｍ／Ｋ、その平均値α２は１０ｐｐｍ／Ｋである。ベース層１の線膨張係数は、Ｅ６７９Ｎを用いると、１２〜１５ｐｐｍ／Ｋ、その平均値α０は１３．５ｐｐｍ／Ｋである。
【００３５】
ベース層１、低線膨張係数基材２１、２２の線膨張係数α０、α１、α２が、α０＞α１＞α２の関係を満たすように、基材を選び、図５の構造を実現することで、ベース層１、低線膨張係数基材２１、２２の線膨張係数を段階的に変化させることができる。ベース層１から遠ざかるほど、線膨張係数の差が大きくなるように、この場合では、線膨張係数が小さくなるように構成することで、表面層（第一の表面層）の線膨張係数と、その上に実装するパッケージ（第一のパッケージ）の線膨張係数との差を小さく、または同等にすることが可能である。
【００３６】
このように、実装しようとするパッケージの線膨張係数と、ベース層１の線膨張係数の差が大きな場合においても、多層構造である表面層の層毎に線膨張係数を調整し、段階的に線膨張係数差を緩和することができるため、基板層間の剥離の防止、スルーホール６の信頼性向上の効果を得ることができる。
【００３７】
実施の形態４．
次に、この発明の実施の形態４について図９を用いて説明する。この実施の形態４によるプリント配線板では、ベース層１の表面の一部に積層される表面層（第一の表面層）は、低損失基材２４ａ、２４ｂが順次積層された低損失表面層２４により構成されている。低損失基材２４ａ、２４ｂは、例えば三菱ガス化学９５０ＳＫ等、ＢＴレジン（Ｂｓｍａｌｅｉｍｉｄｅ−Ｔｒｉａｚｉｎｅ  Ｒｅｓｉｎ）、または同等の低損失材料である。また、この低損失表面層２４側に、高速信号配線、または高周波回路等を形成する。先述の実施の形態１の場合と同様に、溝部７によって、低損失表面層２４と、一般の基材３とが分離された構造となっており、実装しようとするパッケージに応じた、複数の種類の表面層を、ベース層１上に部分的に配置している。
【００３８】
この図９に示したようなプリント配線板を用いることで、低損失表面層２４側では、高周波領域まで損失を減少させることができる、信号のエッジ部分に高周波成分を多く含む高速信号を伝送させる場合に、波形の歪が少なくなる。高周波信号に対しても、歪量の低減が図れる。また、溝部７で、低損失表面層２４と他の表面層とが分離されているため、周辺からのノイズが直接伝達しにくくなるという効果が得られる。
【００３９】
実施の形態５．
次に、この発明の実施の形態５について図１０を用いて説明する。
この実施の形態５によるプリント配線板では、溝部７に銅などを主成分とする導電性ペースト（導電性物質に相当する。製造過程の加熱処理後は固化する。）２６を埋め込んだ構造となっている。さらに、低損失表面層２４側に配置される、ベース層１の直上のＧＮＤパターン２５は、溝部７の底部に位置する溝加工用銅箔１１および導電性ペースト２６と電気的に接続している。
【００４０】
このような構造とすることによって、ＧＮＤの電位に接続された導電性ペースト２６が、シールド効果を持つことになるため、ベース層１上に部分的に形成された高速回路、または高周波回路を構成するための表面層（第一の表面層に相当する。）を、ベース層１上の他部に配置された回路から分離、シールドを行うことが可能となる。
【００４１】
実施の形態６．
次に、この発明の実施の形態６について図１１および図１２を用いて説明する。先述の実施の形態１から実施の形態５においては、ベース層１の表面に２種類の表面層を形成する例について説明した。この実施の形態６では、線膨張係数の異なる３種類のパッケージ部品の実装にそれぞれ適した、３種類の表面層を形成する例を示す。
図１１は、プリント配線板の上面図であり、基板（ベース層）上に、低線膨張係数の基材２（第一の表面層）と、一般の基材３（第二の表面層）と、大線膨張係数の基材２７（別の表面層に相当する。一般の基材３よりも、その線膨張係数が大きい。）とを配置し、それぞれの表面層が溝部７によって分離された状態を示している。一般の基材３の上にはパッケージ２９が、大線膨張係数の基材２７の上には、その基材２７に実装可能な大線膨張係数パッケージ２８が実装される。大線膨張係数の基材２７としては、例えばガラスクロス等が含まれていないエポキシ樹脂材などを用いる。パッケージ２９は、一般のＦＲ−４基材に実装可能なパッケージ（プラスチックＳＯＰ、プラスチックＱＦＰなど）である。図１１へのスルーホールの記載は省略する。
【００４２】
図１２は、図１１のＢ−Ｂ線に沿う断面図であり、この図１２に示すように、ベース層１の裏面側にも、上面側と同様に、溝部で隔てられた複数の表面層が配置形成されている。この裏面側の表面層は、裏面側１層目の表面層２ｃ、３ｃ、２７ｃと、裏面側２層目の表面層２ｄ、３ｄ、２７ｄによって構成されている。上面側と裏面側に配置する表面層は、同様の性質を持つ基材とすることで、基板の反りやねじれを緩和することができる。
【００４３】
例えば、低線膨張係数の基材２（２ａ、２ｂよりなる）の裏面側にも同様の基材２（２ｃ、２ｄよりなる）を配置する、一般の基材３（３ａ、３ｂよりなる）の裏面側にも同様の基材３（３ｃ、３ｄよりなる）を配置する、大線膨張係数の基材２７（２７ａ、２７ｂよりなる）の裏面側にも同様の基材２７（２７ｃ、２７ｄよりなる）を配置する。隣り合う表面層の境界部となる溝部７の配置については、ベース層１の表裏で一致しても、ズレがあっても問題ない。
【００４４】
この実施の形態６に示すように、実装しようとするパッケージの線膨張係数が３種類以上存在する場合においても、それぞれの線膨張係数に合わせ、最適な複合プリント配線板の表面層基材を選択し、用いることで、パッケージ実装の信頼性を確保することが可能となる。
なお、上記の例では、ベース層１の表面、裏面に、複数種類の線膨張係数の表面層を配置する例を示したが、その他、比誘電率の異なる表面層、低損失表面層など、実装するパッケージに応じて、様々にその基材を選定し、適したものを用いることが可能である。
【００４５】
【発明の効果】
以上のように、この発明に係わるプリント配線板は、平板状のベース層、上記ベース層の表面の一部に積層されたパッケージ実装のための第一の表面層、上記ベース層の表面の他部に積層された別のパッケージ実装のための第二の表面層を備え、上記第一、第二の表面層は、それぞれ材質の異なる基材によって構成されるため、種類の異なるパッケージを実装する場合に、第一の表面層、第二の表面層を、それぞれパッケージの実装に適した基材を選定、適用して構成することで、パッケージ実装の信頼性を向上させることができる。
【００４６】
この発明に係わるパッケージ実装基板は、平板状のベース層、上記ベース層の表面の一部に積層された第一の表面層、上記ベース層の表面の他部に積層された第二の表面層、上記第一の表面層上に実装された第一のパッケージ、上記第二の表面層上に実装された第二のパッケージを備え、上記第一、第二の表面層は、それぞれ材質の異なる基材によって構成され、上記第一の表面層と上記第二の表面層の境界部には溝部が設けられる構成であるため、パッケージ実装の信頼性を向上させることができる。
【００４７】
この発明に係わるプリント配線板の製造方法は、平板状のベース層の表面の一部に、パッケージ実装のための第一の表面層を積層するとともに、上記ベース層の表面の他部に、上記第一の表面層を構成する基材とは材質の異なる基材よりなる、別のパッケージ実装のための第二の表面層を積層し、プレス加熱して上記第一、第二の表面層を上記ベース層の表面に密着させる工程、上記第一の表面層と上記第二の表面層の境界部に溝部を形成する工程を含むため、ベース層の表面に、溝部で分離した複数の種類の表面層を形成したプリント配線板を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるプリント配線板を示す上面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】この発明の実施の形態１によるプリント配線板の製造過程を示す工程図である。
【図４】この発明の実施の形態１によるプリント配線板の製造過程を示す工程図である。
【図５】この発明の実施の形態２によるプリント配線板を示す断面図である。
【図６】この発明の実施の形態２によるプリント配線板の製造過程を示す工程図である。
【図７】この発明の実施の形態２によるプリント配線板の製造過程を示す工程図である。
【図８】この発明の実施の形態３によるプリント配線板を示す断面図である。
【図９】この発明の実施の形態４によるプリント配線板を示す断面図である。
【図１０】この発明の実施の形態５によるプリント配線板を示す断面図である。
【図１１】この発明の実施の形態６によるプリント配線板を示す上面図である。
【図１２】図１１のＢ−Ｂ線に沿う断面図である。
【符号の説明】
１  ベース層                          ２  低線膨張係数の基材
２ａ、３ａ、２７ａ  １層目の表面層
２ｃ、３ｃ、２７ｃ  裏面側１層目の表面層
２ｂ、３ｂ、２７ｂ  ２層目の表面層
２ｄ、３ｄ、２７ｄ  裏面側２層目の表面層
３  一般の基材                        ４  セラミックＢＧＡ
５  プラスチックＢＧＡ                ６  スルーホール
７  溝部                              ８ａ、８ｂ  サブスレート
９ａ  ヒートシンク                  １０ａ、１０ｂ  はんだボール
１１  溝加工用銅箔
１２ａ、１２ｂ、１２ｃ  回路パターン
１３、１９  銅箔
１４  境界部                          １５  溝加工冶具
１６  電源供給用銅箔                  １７  高誘電率基材
１８  ＧＮＤ用銅箔                    ２１、２２  低線膨張係数基材
２３  低線膨張係数の表面層            ２４ａ、２４ｂ  低損失基材
２４  低損失表面層                    ２５  ＧＮＤパターン
２６  導電性ペースト                  ２７  大線膨張係数の基材
２８  大線膨張係数パッケージ          ２９  パッケージ。
【図１】
2004228123.tif 000003
【図２】
2004228123.tif 000004
【図３】
2004228123.tif 000005
【図４】
2004228123.tif 000006
【図５】
2004228123.tif 000007
【図６】
2004228123.tif 000008
【図７】
2004228123.tif 000009
【図８】
2004228123.tif 000010
【図９】
2004228123.tif 000011
【図１０】
2004228123.tif 000012
【図１１】
2004228123.tif 000013
【図１２】
2004228123.tif 000014