(57)【要約】【課題】安定した抵抗温度特性および低比抵抗を有する正特性サーミスタ素子の製造方法を提供する。【解決手段】平板１上に正特性サーミスタ素子用のセラミック成形体２を配置し、下面が開口した箱状のフタ４を、セラミック成形体２を覆った状態で平板１上に配置し、平板１と箱状のフタ４の開口下面との間に隙間Ｇを設けて、セラミック成形体２を焼成する。【選択図】　図１
2004022910.tif 000002
【特許請求の範囲】
【請求項１】
平板上に正特性サーミスタ素子用のセラミック成形体を配置し、
下面が開口した箱状のフタを、前記セラミック成形体を覆った状態で前記平板上に配置し、
前記平板と前記箱状のフタの開口下面との間に隙間を設けて、前記セラミック成形体を焼成することを特徴とする、正特性サーミスタ素子の製造方法。
【請求項２】
前記平板と前記箱状のフタとの間にスペーサーを配置することにより、前記隙間を形成することを特徴とする、請求項１に記載の正特性サーミスタ素子の製造方法。
【請求項３】
前記セラミック成形体は、多段状に配置されていることを特徴とする、請求項１または請求項２に記載の正特性サーミスタ素子の製造方法。
【請求項４】
前記隙間は、０．３〜２．０ｍｍであることを特徴とする、請求項３に記載の正特性サーミスタ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、正の抵抗温度特性を有し、ヒータ、温度検知、過電流保護などの用途に用いられる正特性サーミスタ素子の製造方法に関する。
【０００２】
【従来の技術】
正特性サーミスタ素子は、例えば、ＢａＴｉＯ３系の半導体セラミックからなり、正特性サーミスタ素子の抵抗温度特性は、半導体セラミックの結晶粒界が酸化されることにより発現する。したがって、正特性サーミスタ素子を製造する際には、大気中で焼成を行うことが一般的である。
【０００３】
例えば、特開平３−１６５００３号公報では、図４に示すような正特性サーミスタ素子の製造方法が開示されている。この製造方法では、焼成後にサーミスタ素子となるセラミック成形体１２を箱状のサヤ１１に収容し、サヤ１１上にスペーサー１３を介して平板状のフタ１４を被せて焼成している。サヤ１１の両側面にはセラミック製の板１５が配置され、サヤ１１の底面にはセラミック製の棒１６が配置されている。
【０００４】
【発明が解決しようとする課題】
しかし、上記の製造方法では、セラミック成形体１２の組成に揮発性成分（例えばＰｂなど）が含まれる場合、その成分がスペーサ１３により形成された隙間から逃げてしまい、サヤ１１内の雰囲気が安定しない。このため、焼成後の正特性サーミスタ素子の抵抗温度特性が低下してしまうという問題があった。また、サヤ１１底部には熱がこもるため、その熱がサヤ１１上に配置されたセラミック成形体１２に伝わり、焼成後の正特性サーミスタ素子の比抵抗が高くなってしまうという問題があった。
【０００５】
本発明の目的は、安定した抵抗温度特性および低比抵抗を有する正特性サーミスタ素子の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明に係る正特性サーミスタ素子の製造方法は、平板上に正特性サーミスタ素子用のセラミック成形体を配置し、下面が開口した箱状のフタを、セラミック成形体を覆った状態で平板上に載置し、平板と箱状のフタの開口下面との間に隙間を設けて、セラミック成形体を焼成することを特徴とする。
【０００７】
また、上記正特性サーミスタ素子の製造方法において、平板と箱状のフタとの間にスペーサーを配置することにより、隙間を形成することが好ましい。
【０００８】
また、上記正特性サーミスタ素子の製造方法において、セラミック成形体は、多段状に配置されていることが好ましい。また、この場合、平板と箱状のフタとの間の隙間は０．３〜２．０ｍｍであることが好ましい。
【０００９】
【発明の実施の形態】
図１は、本発明に係る正特性サーミスタ素子の製造方法の一実施形態を示す一部切り欠き斜視図であり、図２は、図１中のＡ−Ａ線に沿った断面図である。図１および図２に示すように、平板１上には、正特性サーミスタ素子用のセラミック成形体２（以下、セラミック成形体２と省略する）が多段状に積み重ねて配置されている。また、平板１上には、セラミック成形体２を覆った状態で、箱状のフタ４が配置されている。また、図１に示すように、平板１と箱状のフタ４との間には、スペーサー３により隙間Ｇが形成されている。このようにして、セラミック成形体２は、隙間Ｇを除いて平板１および箱状のフタ４に囲まれた焼成空間Ｓにて焼成される。
【００１０】
平板１、スペーサー３、および箱状のフタ４は、例えば、アルミナ、ムライトなどのセラミックからなる。なお、隙間Ｇを形成する手段はスペーサー３に限られず、例えば、箱状のフタ４を上方から吊り下げて支持することにより隙間Ｇを形成してもよい。また、図３に示すように、箱状のフタ４に脚部４ａを設けることにより、隙間Ｇを形成してもよい。
【００１１】
セラミック成形体２は、正特性サーミスタ用のセラミック材料を混合し、円板や角板など一定の形状に成形したものである。ここで、セラミック材料としては、例えば、ＢａＴｉＯ３粉末に、半導体化剤としてＹ２Ｏ３やＬａ２Ｏ３などの希土類酸化物粉末を添加したものを用いることができる。また、ＢａＴｉＯ３系セラミックを用いる場合は、Ｂａサイトの一部を、Ｐｂ，Ｓｒ，Ｃａなどで置換してもよい。また、粒成長抑制剤としてＳｉＯ２がさらに添加されていてもよく、特性改善剤としてＭｎＯ２がさらに添加されていてもよい。なお、セラミック成形体２の組成に含まれ得る元素のうち、揮発性のものとしては、Ｐｂ，Ｓｉなどが挙げられる。
【００１２】
図１および図２に示すように、セラミック成形体２を多段状に配置することにより、正特性サーミスタ素子の量産性が向上する。セラミック成形体２を多段状に配置する際には、隣接するセラミック成形体２どうしの反応を防ぐために、セラミック成形体２間にＺｒＯ２からなる粉末を敷いておいてもよい。
【００１３】
このような状態でセラミック成形体２を焼成すれば、セラミック成形体２に含まれるＰｂなどの揮発性成分は、焼成空間Ｓ内に滞留するため、焼成空間Ｓの雰囲気が安定する。したがって、焼成後の正特性サーミスタ素子の抵抗温度特性が低下するのを防ぐことができる。また、上段に配置されたセラミック成形体に含まれる揮発性成分の流出を抑えることができるため、多段状に配置して焼成された正特性サーミスタ素子の抵抗温度特性のバラツキが小さくなる。
【００１４】
同時に、平板１の熱が隙間Ｇを通じて外部に放熱されやすいため、焼成後の正特性サーミスタ素子の比抵抗が高くなるのを抑えることができる。また、下段に配置されたセラミック成形体２が平板１から受ける熱が少なくなり、多段状に配置して焼成された正特性サーミスタ素子の比抵抗のバラツキが小さくなる。
【００１５】
また、隙間Ｇは０．３〜２．０ｍｍであることが好ましい。隙間Ｇが０．３ｍｍ未満であると、焼成空間Ｓ内の熱分布が不均一になるため、比抵抗のバラツキが大きくなることがある。一方、隙間Ｇが２．０ｍｍを超えると、Ｐｂなどの揮発性成分の揮発量が多くなるため、比抵抗のバラツキが大きくなることがある。
【００１６】
なお、本実施形態では、多段状にセラミック成形体２を配置しているが、平板１上にセラミック成形体２を一つずつ配置してもかまわない。この場合、焼成後の正特性サーミスタ素子の抵抗温度特性が低下するのを防ぎ、焼成後の正特性サーミスタ素子の比抵抗が高くなるのを抑えることができる。
【００１７】
【実施例】
本発明に係る正特性サーミスタ素子の製造方法に基づいて、以下のようにして正特性サーミスタ素子を作製した。
【００１８】
まず、出発原料として、ＢａＣＯ３，ＴｉＯ２，Ｐｂ３Ｏ４，ＣａＣＯ３，ＳｒＣＯ３，ＭｎＯ２，Ｙ２Ｏ３，ＳｉＯ２の各酸化物粉末を準備し、下記の式：
（Ｂａ（０．８６５−ｘ−ｙ）ＰｂｘＳｒ０．１３ＣａｙＹ０．００５）ＴｉＯ３＋０．００１Ｍｎ＋０．０２ＳｉＯ２
で表されるような組成になるように混合した。なお、下記の表１に示すように、ＰｂおよびＣａに関しては組成比の異なるものをいくつか準備した。
【００１９】
次に、得られた混合粉末に純水を添加し、ジルコニアビーズを用いてポットミルで２時間湿式混合し、脱水、乾燥した後、１１５０℃で２時間仮焼し、粉砕した。次に、得られた仮焼粉末に、バインダーとして酢酸ビニルを混合して造粒した後、プレス成形機により成形して、６．０ｍｍ×６．０ｍｍ×０．５ｍｍの角板状のセラミック成形体を作製した。
【００２０】
次に、アルミナからなる１００ｍｍ×２００ｍｍ×５ｍｍの平板を準備し、この平板上に、セラミック成形体を２０段積んだ。各セラミック成形体２０間にはＺｒＯ２からなる粉末を敷いておいた。
【００２１】
次に、異なる高さのスペーサーを何組か準備し、平板の４隅に配置した。次に、アルミナからなり下面が開口した１００ｍｍ×２００ｍｍ×３０ｍｍの箱状のフタを、スペーサーを介して平板上に被せた。次に、箱状のフタが被せられた平板を焼成炉に入れ、１３５０℃で２時間焼成し、５．０ｍｍ×５．０ｍｍ×０．４ｍｍのサーミスタ素子を作製した。
【００２２】
一方、これとは別に、上記の方法と同様にして、６．０ｍｍ×６．０ｍｍ×５ｍｍの角板状のセラミック成形体を作製した。次に、アルミナからなり上面が開口した１００ｍｍ×２００ｍｍ×３０ｍｍの箱状の容器を準備し、この中に、セラミック成形体を２０段積んだ。各セラミック成形体間にはＺｒＯ２からなる粉末を敷いておいた。
【００２３】
次に、異なる高さのスペーサーを何組か準備し、箱状の容器の４隅に配置した。次に、アルミナからなる１００ｍｍ×２００ｍｍ×５ｍｍの平板を準備し、スペーサーを介して箱状の容器に被せた。次に、平板が被せられた箱状の容器を焼成炉に入れ、１３５０℃で２時間焼成し、５．０ｍｍ×５．０ｍｍ×０．４ｍｍのサーミスタ素子を作製した。
【００２４】
本実施例では、下記の表１に示すように、Ｐｂ，Ｃａの組成比およびスペーサーの高さを変えることにより、サーミスタ素子の試料群Ｔ１〜Ｔ１３（各試料群には、２０個のサーミスタ素子が含まれている）を作製した。なお、試料群Ｔ１〜Ｔ８は、平板上に箱状のフタを被せて焼成したもの（本発明に係る製造方法）であり、試料群Ｔ９〜Ｔ１３は、箱状の容器に平板を被せて焼成したもの（従来の製造方法）である。
【００２５】
次に、試料群Ｔ１〜Ｔ１３に含まれる各サーミスタ素子の中から、下から１段目（最下段）、１１段目（中段）、２０段目（最上段）に配置されたサーミスタ素子を取り出し、これらの両主面にＩｎ−Ｇａからなる電極を焼き付け、温度係数α１０−１００（％／℃）、比抵抗（Ω・ｃｍ）、および抵抗バラツキ３ＣＶ（％）を測定した。なお、３ＣＶ＝（３×σ÷ξ）×１００（ただし、σ：標準偏差、ξ：平均値）である。この結果を表１に示す。
【００２６】
【表１】
2004022910.tif 000003
【００２７】
表１からわかるように、本発明に係る正特性サーミスタの製造方法により製造された試料群Ｔ１〜Ｔ８は、従来の正特性サーミスタ素子の製造方法により製造された試料群Ｔ９〜Ｔ１３に比べて、抵抗温度特性が高く、抵抗温度特性のバラツキが小さく、比抵抗が低く、抵抗バラツキが小さい。特に、試料群Ｔ１〜Ｔ８については、全般的に正特性サーミスタ素子の比抵抗が低くなっている。
【００２８】
また、試料群Ｔ１〜Ｔ５から、スペーサーの高さ、すなわち平板と箱状のフタとの間の隙間が０．３〜２．０ｍｍのとき、正特性サーミスタ素子の抵抗バラツキが小さく抑えられていることがわかる。
【００２９】
【発明の効果】
本発明に係る正特性サーミスタ素子の製造方法では、正特性サーミスタ素子用のセラミック成形体が配置された平板と、平板に被せられた箱状のフタとの間の隙間が、セラミック成形体と同じかそれ以下の高さ位置に形成されている。
【００３０】
これにより、セラミック成形体に含まれる揮発性成分が、平板と箱状のフタとで形成される焼成空間から流出しにくくなり、焼成空間の雰囲気が安定する。したがって、正特性サーミスタ素子の抵抗温度特性の低下を防ぐことができる。
【００３１】
また、焼成時に平板に滞留する熱が隙間を通じて外部に放熱されやすいため、平板上に配置されたセラミック成形体に余分な熱が伝わりにくい。したがって、正特性サーミスタ素子の比抵抗を低く抑えることができる。
【００３２】
さらに、セラミック成形体を多段状に配置して焼成する場合、焼成後の正特性サーミスタ素子の抵抗バラツキ、および抵抗温度特性のバラツキを抑えることができる。
【図面の簡単な説明】
【図１】本発明に係る正特性サーミスタ素子の製造方法の一実施形態を示す一部切り欠き斜視図である。
【図２】図１中のＡ−Ａ線に沿った断面図である。
【図３】本発明に係る正特性サーミスタ素子の製造方法の他の実施形態を示す一部切り欠き斜視図である。
【図４】従来の正特性サーミスタ素子の製造方法を示す断面図である。
【符号の説明】
１　　　　　　　　　　平板
２　　　　　　　　　　正特性サーミスタ素子用のセラミック成形体
３　　　　　　　　　　スペーサー
４　　　　　　　　　　箱状のフタ
４ａ　　　　　　　　　脚部
Ｇ　　　　　　　　　　隙間
Ｓ　　　　　　　　　　焼成空間
【図１】
2004022910.tif 000004
【図２】
2004022910.tif 000005
【図３】
2004022910.tif 000006
【図４】
2004022910.tif 000007