(57)【要約】【課題】レイアウト面積を縮小し、１ラインの画像データを得るために必要な副走査方向の走査回数を減らし、使用するメモリ容量の低減や色ずれの影響の低減をする。【解決手段】フォトダイオード列１ａ，１ｂ間にシャッター構造を設けたリニアイメージセンサにおいて、前記シャッター構造を構成するシャッターゲート電極５の下部にシャッタードレイン６を設けることを特徴とする。【選択図】  図１
2004228246.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオード列に並行してシャッター構造が配設されたリニアイメージセンサにおいて、前記シャッター構造を構成するシャッターゲート電極の下部にシャッタードレインを設けることを特徴とするリニアイメージセンサ。
【請求項２】
フォトダイオード列が１列からなる請求項１記載のリニアイメージセンサ。
【請求項３】
シャッタードレインの上部が、シャッターゲート電極により覆われている請求項１または２記載のリニアイメージセンサ。
【請求項４】
フォトダイオード列間にシャッター構造を設けたリニアイメージセンサにおいて、前記シャッター構造を構成するシャッターゲート電極の下部にシャッタードレインを設けることを特徴とするリニアイメージセンサ。
【請求項５】
シャッタードレインの上部が、シャッターゲート電極により覆われている請求項４記載のリニアイメージセンサ。
【請求項６】
フォトダイオード列の一方に並行して読み出しゲートが設けられ、この読み出しゲートに並行してＣＣＤシフトレジスタが設けられ、このＣＣＤシフトレジスタの出力に出力回路が設けられ、前記フォトダイオード列の他方に並行してシャッター構造が配設されたリニアイメージセンサにおいて、前記シャッター構造が、前記フォトダイオード列の他方に並行して配設されたシャッターゲート電極と、このシャッターゲート電極の下側に設けられたシャッタードレインとからなることを特徴とするリニアイメージセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リニアイメージセンサに関し、特にレイアウト面積を縮小できるリニアイメージセンサに関する。
【０００２】
【従来の技術】
従来の技術として、フォトダイオード列間にシャッター構造を設けたリニアイメージセンサとして、特開平７−２２６４９５号公報に示されているものがある。このようなフォトダイオード列間に電子シャッター構造を有すリニアイメージセンサの全体構成例を図５に示し、また、図６には、図５のＣ―Ｃ‘断面図とそのチャネル電位図を示す。
【０００３】
このリニアイメージセンサは、フォトダイオード列１０１ａ、１０１ｂの各フォトダイオードで光電変換され、蓄積された電荷は、読み出しゲート１０２ａ、１０２ｂによりそれぞれに隣接するＣＣＤシフトレジスタ１０３ａ、１０３ｂに読み出される。このＣＣＤシフトレジスタ１０３ａ、１０３ｂに読み出された電荷は、２層（Φ１、Φ２）駆動により、各ＣＣＤシフトレジスタ１０３ａ、１０３ｂによって順次転送され、浮遊拡散領域によって形成され信号電荷を信号電圧に変換する信号電荷検出部とソースホロワ、インバータ等のアナログ回路からなる出力回路１０４ａ、１０４ｂによって外部に出力される。
【０００４】
一方、読み出しゲート１０２ａ、１０２ｂとフォトダイオード列１０１ａ、１０１ｂの反対側に位置するシャッターゲート１０５ａ、１０５ｂは、フォトダイオード列１０１ａ、１０１ｂの各フォトダイオードで光電変換され蓄積された電荷をシャッタードレイン１０６へ排出し露光時間の調整を行う。
【０００５】
このリニアイメージセンサの構造は、まず、Ｎ型シリコン基板１０７にＰ型不純物を注入しＰウェル１０８を形成している。そのＰウェル１０８上にＮ型領域１１１とＰ型領域１１２からなるフォトダイオード列１０１ａ、１０１ｂ、多結晶シリコン電極１１４ｂからなる読み出しゲート１０２ａ、１０２ｂ、シャッターゲート１０５ａ、１０５ｂ、多結晶シリコン電極１１４ａとＮ型領域１１０とからなるＣＣＤシフトレジスタ１０３ａ、１０３ｂ、Ｎ型領域１１５からなるシャッタードレイン１０６が配置されている。
【０００６】
また、図６において、１１３は熱酸化膜、１１６は層間絶縁膜を示している。また、各多結晶シリコン電極１１４ａ、１１４ｂに入力クロックを供給するアルミニウム等の金属配線は、本発明の説明には必要ないので省略している。
【０００７】
上述したリニアイメージセンサを半導体基板１０７上に３本並列に配置し、各フォトダイオード列１０１ａ、１０１ｂ上に異なる色（緑、青、赤）のカラーフィルター（Ｇｒｅｅｎ、Ｂｌｕｅ，Ｒｅｄ）をのせることによって形成されるカラーリニアイメージセンサを構成するような場合、それぞれの色によって露光量（フォトダイオードへの入射光量と蓄積時間の積）を調整する必要がある。
【０００８】
このイメージセンサの性能を決める特性の一つに飽和出力電圧がある。一般にイメージセンサの出力信号電圧は、露光量（受光部への入射光量と蓄積時間の積）に対して比例する。しかしながら、ある一定の出力信号電圧以上は露光量が増加しても出力信号電圧は増加しなくなり、この値を飽和出力電圧という。また、飽和出力電圧を与える露光量を飽和露光量という。この値が大きいほど使用できる信号電圧振幅が大きくなり、ダイナミックレンジ（飽和露光量とノイズ、たとえば暗出力との比）も大きくなるため、イメージセンサとしてはなるべく飽和出力電圧の大きいことが要求される。
【０００９】
さて、上述したようなカラーリニアイメージセンサの場合、３本のリニアイメージセンサ上にカラーフィルターを形成しているため、それぞれのリニアイメージセンサの飽和出力電圧は、フォトダイオードやＣＣＤシフトレジスタのサイズあるいはそれぞれの出力回路において最大信号電圧振幅を意図的に変えていない限りＲＧＢ３色で同一である。
【００１０】
また、上述したようにイメージセンサとしては飽和出力電圧はなるべく大きい方がよいので、３色とも飽和出力電圧を同一にする方が自然である。ところが、上述したようなカラーリニアイメージセンサの場合、通常ＲＧＢ出力の感度（出力信号電圧／露光量）は３色で同一ではない。また、仮にある光源のもとでＲＧＢ出力の感度が同一であったとしても使用する光源が変わった場合、ＲＧＢ出力の感度は同一になるとは限らない。したがって、一般にカラーリニアイメージセンサの露光量と信号出力電圧の関係は、図７のようになる。この図７では、ＲＧＢ出力のうちＧｒｅｅｎが最大の感度を持ち、Ｂｌｕｅが最小の感度を持つ場合を示している。
【００１１】
図７からわかるように、ＲＧＢ出力の飽和出力ＶｓａＧは本来同一であるにも関わらず、最大感度Ｇｒｅｅｎ以外の出力はそれぞれＶｓａＲ、ＶｓａＢまでしか出力値を使用することが出来ない。なぜなら、飽和路光量のＳＥＧ（Ｇｒｅｅｎ出力の飽和出力電圧を与える露光量）をこえてこのカラーリニアイメージセンサを使用した場合、Ｇｒｅｅｎ出力が飽和出力電圧を超えてしまい、Ｇｒｅｅｎに関して正常な画像データを得ることが出来ないためである。あるいは、Ｇｒｅｅｎ出力のフォトダイオード部やＣＣＤシフトレジスタでオーバーフローした信号電荷が他の２色のフォトダイオード部やＣＣＤシフトレジスタに流入して混色を起こす場合もあり得る。いずれにしてもこの例では、実質的な飽和出力電圧はＧｒｅｅｎが最大でＢｌｕｅが最小となるため色ごとにダイナッミクレンジが異なり画質に影響を与える。
【００１２】
そこで、シャッター構造を利用すると同一の光量で各色毎に蓄積時間をコントロールすることが出来る。その駆動方法を、図８のタイミング図に示す。各色のシャッターゲートにかかる駆動パルスを調整することによって３色ともに最適の露光量を得られ、３色共通の飽和出力電圧まで使用することが出来る。
【００１３】
【特許文献１】
特開平７−２２６４９５号公報
【００１４】
【発明が解決しようとする課題】
上述した従来例で示されているような、フォトダイオード間のＭＴＦ改善等を目的として、フォトダイオード列を２列持つリニアイメージセンサにおいて、そのフォトダイオード間にシャッター構造を有する場合、２列あるフォトダイオード列間の距離が問題となる場合がある。
【００１５】
リニアイメージセンサを用いたスキャナやコピー機では、リニアイメージセンサをフォトダイオード列の配列方向（主走査方向）に対して垂直に（副走査方向）機械的な走査を行っており、被写体上の所定の場所における画像に対する情報を得るために、被写体の所定の場所を１本目のフォトダイオード列が走査してから２本目のフォトダイオード列が走査し終わるまで情報を外部で記憶し、そろえてから信号処理を行う必要がある。このため外部メモリが必要となる。
【００１６】
例えば、高解像度のスキャナや、コピー機に用いられる１０６００画素クラスのリニアイメージセンサでは、グレースケール（黒から白までの階調）を１２ビットとる場合、必要なメモリの容量は
Ｃ＝１０６００×１２×（Ｍ＋１）ビット………（１）
となる。ここでＭは２つのフォトダイオード列のライン間距離を走査回数で表したものである。
【００１７】
例えば、フォトダイオードのサイズが４μｍ×４μｍフォトダイオード列間のライン間距離が１２μｍである場合には
Ｍ＝１２μｍ／４μｍ  ＝３  ……………（２）
となり、外部メモリの容量は５０８８００ビットとなる。この式（１）から分るるように、外部メモリの容量を小さくするには、フォトダイオード列間のライン間距離を短くして１本目が走査してから２本目が走査するまでの走査回数を少なくする必要がある。
【００１８】
また、副走査方向へ機械的な走査を行っているため、色ずれという現象も存在する。例えば、１回の走査に対して同一量の走査ずれＹが存在する場合を考えると、１本目が走査した場所から２本目が走査する場所までのずれの総和は、
ＹＡ＝Ｍ×Ｙ  …………（３）
となる。こちらも式（３）から分るように、色ずれを小さくするためには、ライン間距離を短くして１本目が走査してから２本目が走査するまでの走査回数を少なくする必要がある。
【００１９】
また、図６から分るように、このライン間距離Ｍを構成する要素は、シャッターゲートを構成する多結晶シリコン電極２つとシャッタードレインを構成するＮ型領域の幅である。
【００２０】
また、このリニアイメージセンサでカラーリニアイメージセンサを構成する場合、上記と同様の理由で各色間のライン間距離を縮めることは、１色目が走査してから３色目が走査するまでの走査回数を少なくすることが出来、使用メモリの容量の減少や色ずれの影響を抑える効果があることは、明らかである。
【００２１】
本発明の目的は、これら問題を解決し、レイアウト面積を縮小することにより、１ラインの画像データを得るために必要な副走査方向の走査回数を減らし、使用するメモリ容量の低減や色ずれの影響の低減をすることが出来るリニアイメージセンサを提供することにある。
【００２２】
【課題を解決するための手段】
本発明の構成は、フォトダイオード列に並行してシャッター構造が配設されたリニアイメージセンサにおいて、前記シャッター構造を構成するシャッターゲート電極の下部にシャッタードレインを設けることを特徴とする。
【００２３】
本発明において、フォトダイオード列が１列からなることもでき、また、シャッタードレインの上部が、シャッターゲート電極により覆われていることもできる。
【００２４】
本発明の他の構成は、フォトダイオード列間にシャッター構造を設けたリニアイメージセンサにおいて、前記シャッター構造を構成するシャッターゲート電極の下部にシャッタードレインを設けることを特徴とする。
【００２５】
本発明においても、シャッタードレインの上部が、シャッターゲート電極により覆われていることもできる。
【００２６】
本発明のさらに他の構成は、フォトダイオード列の一方に並行して読み出しゲートが設けられ、この読み出しゲートに並行してＣＣＤシフトレジスタが設けられ、このＣＣＤシフトレジスタの出力に出力回路が設けられ、前記フォトダイオード列の他方に並行してシャッター構造が配設されたリニアイメージセンサにおいて、前記シャッター構造が、前記フォトダイオード列の他方に並行して配設されたシャッターゲート電極と、このシャッターゲート電極の下側に設けられたシャッタードレインとからなることを特徴とする。
【００２７】
本発明の構成において、従来技術では、フォトダイオード間に２つ配置されていたシャッターゲートを１つ（共通電極）とし、そのゲート下にシャッタードレインのＮ型領域を設けたものである。また、２つのフォトダイオード間でなくても、シャッタードレインをシャッターゲート下部に配置することにより、シャッター構造を実現するためのレイアウトパターン面積を縮小することが出来る。
【００２８】
本発明の構成によれば、フォトダイオード列間にシャッター構造を有したリニアイメージセンサにおいて、そのフォトダイオード間の間隔を縮めることにより、１ラインの画像データを得るために必要な副走査方向の走査回数を減らし、使用するメモリ容量の低減や色ずれの影響の低減をするものである。
【００２９】
【発明の実施の形態】
次に本発明の実施形態を図面により詳細に説明する。図１は本発明の第１の実施形態を示す全体レイアウトを示す概略平面図であり、図２は図１における破線で示されたＡ−Ａ‘断面図を示す。本実施形態は、従来例の図５、図６と比較して、各フォトダイオード列１０１ａ、１０１ｂに隣接して配置され２本存在したシャッターゲート電極１０５ａ、１０５ｂが共通化され１本のシャッターゲート電極５となっている。また、それぞれのシャッターゲート電極１０５ａ、１０５ｂの間に存在したシャッタードレイン１０６がシャッターゲート電極５の下部に配置されたシャッタードレイン６となっている。これ以外の構成は、従来例と変わっていない。
【００３０】
本実施形態の構造は、まず、Ｎ型シリコン基板７にＰ型不純物を注入しＰウェル８を形成している。そのＰウェル８上にＮ型領域１１とＰ型領域１２からなるフォトダイオード列１ａ、１ｂ、多結晶シリコン電極１４ｂからなる読み出しゲート２ａ、２ｂ、シャッターゲート５、多結晶シリコン電極１４ａとＮ型領域からなるＣＣＤシフトレジスタ３ａ、３ｂ、Ｎ型領域１５からなるシャッタードレイン６が配置されている。
【００３１】
また、図２において、９は素子分離領域のＰ型領域、１３は熱酸化膜、１６は層間絶縁膜を示している。また、各多結晶シリコン電極１４ａ、１４ｂに入力クロックを供給するアルミニウム等の金属配線は、本特許の説明には必要ないので省略している。
【００３２】
本実施形態の動作は、まずフォトダイオード列１ａ、１ｂの各フォトダイオードで光電変換され、蓄積された電荷は、読み出しゲート２ａ、２ｂによりそれぞれに隣接するＣＣＤシフトレジスタ３ａ、３ｂに読み出される。ＣＣＤシフトレジスタに読み出された電荷は、２層（Φ１、Φ２）駆動のＣＣＤシフトレジスタによって順次転送され、浮遊拡散領域によって形成され信号電荷を信号電圧に変換する信号電荷検出部とソースホロワ、インバータ等のアナログ回路からなる出力回路４ａ、４ｂによって外部に出力される。
【００３３】
一方、読み出しゲート２ａ、２ｂとフォトダイオード列１ａ、１ｂをはさんで反対側に位置するシャッターゲート５は、フォトダイオード列１ａ、１ｂの各フォトダイオードで光電変換され蓄積された電荷をシャッタードレイン６へ排出し蓄積時間の調整を行う。
【００３４】
従来の構成では、シャッターゲート電極（１０５ａ，ｂ）が２電極有り、その間にシャッタードレイン（１０６）構造を設けていたため、２つのフォトダイオード列１０１ａ、ｂの間隔は、シャッターゲートを構成する多結晶シリコン電極１１４ｂの最小幅×２本と最小間隔の総和で下限が決まっていた。例えば、最小幅３．０μｍで最小間隔１．０μｍの場合３．０×２＋１．０＝７．０μｍとなる。
【００３５】
これに対して本実施形態では、シャッターゲート電極５を共通電極とし、その下部にシャッタードレイン構造（６）を設けるようにしているため、２つのフォトダイオード列１ａ、１ｂの間隔は、シャッターゲートを構成する多結晶シリコン電極１４ｂの最初幅のみで決まる。上述の例の場合、３．０μｍとなり、半分以下の領域で同一のシャッター構造を実現することが出来る。
【００３６】
従って、１ラインの画像データを得るために必要な副走査方向の走査回数を減らし、使用するメモリ容量の低減や色ずれの影響の低減をすることが出来る。
【００３７】
図３、図４は本発明の第２の実施形態を示す全体構成のレイアウトを示す概略平面図およびその破線で示されたＢ−Ｂ‘断面図である。これら図３、図４においても、図１、図２と同一符号のものは同一構成物を示す。図３、図４から分るように、第１の実施形態と異なるところは、フォトダイオード列１が１列のみであることである。
【００３８】
すなわち、フォトダイオード列１ａ、１ｂが１列のフォトダイオード列１からなり、読み出しゲート２ａ、２ｂも１列の読み出しゲート２、ＣＣＤシフトレジスタ３ａ、３ｂも１列のＣＣＤシフトレジスタ３、出力回路４ａ、４ｂも１列の出力回路４からなる。またシャッターゲート５、シャッタードレイン６も１列である。本実施形態の動作も、第１の実施形態と変わることは無く、同様の動作をする。
【００３９】
この第２の実施形態のリニアイメージセンサを用いてカラーリニアイメージセンサを構成する場合、各色間のライン間距離を縮小することが出来、１ラインの画像データを得るために必要な副走査方向の走査回数を減らし、使用するメモリ容量の低減や色ずれの影響の低減をすることが出来る。あるいは、各色間のライン間隔を同一に保った場合は、フォトダイオード、読み出しゲート、ＣＣＤシフトレジスタ等の他の部分のレイアウトパターンにかける面積を拡大することが出来る。
【００４０】
【発明の効果】
以上説明したように本発明の構成によれば、シャッター構造を構成するシャッタードレインをシャッターゲートの下部に配置することにより、シャッター構造のレイアウトパターンの面積を縮小することが出来る。  従って、１ラインの画像データを得るために必要な副走査方向の走査回数を減らし、使用するメモリ容量の低減や色ずれの影響の低減をすることが出来るという効果がある。
【００４１】
また、この第２の実施形態のリニアイメージセンサを用いてカラーリニアイメージセンサを構成する場合、各色間のライン間距離を縮小することが出来、１ラインの画像データを得るために必要な副走査方向の走査回数を減らし、使用するメモリ容量の低減や色ずれの影響の低減をすることが出来る。あるいは、各色間のライン間隔を同一に保った場合は、フォトダイオード、読み出しゲート、ＣＣＤシフトレジスタ等の他の部分のレイアウトパターンにかける面積を拡大することが出来るという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を説明するリニアイメージセンサのレイアウトを示す概略平面図。
【図２】図１のＡ―Ａ’部分の断面図およびそのチャネル電位分布図。
【図３】本発明の第２の実施形態を説明するリニアイメージセンサのレイアウトを示す概略平面図。
【図４】図３のＢ―Ｂ’部分の断面図およびそのチャネル電位分布図。
【図５】従来例を説明するリニアイメージセンサのレイアウトを示す概略平面図。
【図６】図５のＣ―Ｃ’部分の断面図およびそのチャネル電位分布図。
【図７】図５の動作の出力特性を説明するグラフ。
【図８】図５の動作タイミングを説明する動作波形図、
【符号の説明】
１，１ａ，１ｂ，１０１ａ，１０１ｂ    フォトダイオード列
２，２ａ，２ｂ，１０２ａ，１０２ｂ    読み出しゲート
３，３ａ，３ｂ，１０３ａ，１０３ｂ    ＣＣＤシフトレジスタ
４，４ａ，４ｂ，１０４ａ，１０４ｂ    出力回路
５，１０５ａ，１０５ｂ    シャッターゲート
６，１０６    シャッタードレイン
７，１０７    Ｎ型シリコン基板
８，１０８    Ｐウェル
９，１０９    素子分離領域のＰ型領域
１０，１１，１５，１１０，１１１，１１５    Ｎ型領域
１２，１１２    Ｐ型領域
１３，１１３    熱酸化膜
１４ａ．１４ｂ，１１４ａ．１１４ｂ    多結晶シリコン電極
１６，１１６    層間絶縁膜
【図１】
2004228246.tif 000003
【図２】
2004228246.tif 000004
【図３】
2004228246.tif 000005
【図４】
2004228246.tif 000006
【図５】
2004228246.tif 000007
【図６】
2004228246.tif 000008
【図７】
2004228246.tif 000009
【図８】
2004228246.tif 000010