(57)【要約】【課題】半導体集積回路の個別の製品ばらつき等により半導体集積回路ごとに異なるクロックスキューを調整する。【解決手段】内部ブロック５、１１に供給するクロック信号の伝搬遅延を測定する遅延測定回路１と、伝搬遅延の測定結果に基づいてクロック信号の遅延時間を調整する遅延時間調整回路２、３とを備える。【選択図】  図１
2004228504.tif 000002
【特許請求の範囲】
【請求項１】
内部ブロックに供給するクロック信号の伝搬遅延を測定する測定手段と、前記伝搬遅延の測定結果に基づいて前記クロック信号の遅延時間を調整する遅延時間調整手段とを備えることを特徴とするクロックスキュー調整装置。
【請求項２】
前記遅延調整手段は、前記クロック信号が伝搬する複数段の遅延素子と、各遅延素子に接続され、前記測定結果に基づいて変化する抵抗値により前記遅延素子の遅延量を変える可変抵抗と、前記測定結果に基づいて選択した段数の遅延素子の出力を前記内部回路へ供給する選択手段とを備えることを特徴とする請求項１記載のクロックスキュー調整装置。
【請求項３】
前記遅延調整手段は、前記内部ブロックへのクロック経路ごとに設けられることを特徴とする請求項１または２に記載のクロックスキュー調整装置。
【請求項４】
請求項１から３のいずれか一項記載のクロックスキュー調整装置を備える半導体集積回路のクロックスキュー調整方法であって、前記半導体集積回路のリセットシーケンス時に前記クロック信号の伝搬遅延を測定し、前記半導体集積回路の動作前に前記測定結果に基づいて前記クロック信号の遅延時間を調整することを特徴とするクロックスキュー調整方法。
【請求項５】
請求項１から３のいずれか一項記載のクロックスキュー調整装置を備える半導体集積回路のクロックスキュー調整方法であって、前記半導体集積回路の製造時に予め前記クロック信号の伝搬遅延を測定し、前記測定結果を前記半導体集積回路の不揮発性メモリに格納し、前記半導体集積回路の動作前に前記不揮発性メモリに格納した値に基づいて前記クロック信号の時間遅延を調整することを特徴とするクロックスキュー調整方法。
【請求項６】
請求項１から３のいずれか一項記載のクロックスキュー調整装置を備える半導体集積回路のクロックスキュー調整方法であって、予め前記クロック信号の伝搬遅延を測定し、前記測定結果に基づいて前記遅延調整手段の調整値をトリミングすることを特徴とするクロックスキュー調整方法。
【請求項７】
請求項１から３のいずれか一項記載のクロックスキュー調整装置を備えた半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、半導体集積回路の内部ブロックへのアクセスタイミングを調整するクロックスキュー調整装置及び方法に関する。
【０００２】
【従来の技術】
半導体集積回路は、発振器等で発生するクロック信号をＣＰＵ、メモリ等の内部ブロックに送りそれぞれの処理を行うため、クロック信号が各内部ブロックに同時に到達することが好ましい。しかしながら、実際には、クロック信号が伝達される経路の配線長のばらつき等により、クロック信号が各内部ブロックに到達する時間には僅かな差（クロックスキュー）が存在する。
【０００３】
このため、従来の半導体集積回路では、一般に、配線長等から予測されるクロックスキューを設計時に見積もり、全体としての動作ばらつきを吸収するため各内部ブロックに動作マージンを持たせていた。具体的には、実際に動作可能な速度よりも低い速度で設計して速度マージンを確保したり、クロック信号の伝達経路に大きなバッファを挿入し、遅延時間自体を可能な限り小さくするようにしていた（特許文献１参照）。
【０００４】
【特許文献１】
特許第２７３４２１６号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の半導体集積回路におけるクロックスキューの調整は、予め設計段階において固定的に設定されているため、半導体集積回路個別の製品ばらつきや配線長のばらつき等が原因で発生するクロックスキューまで設計段階に反映させて、クロックスキューのばらつきを吸収することは困難であった。また、クロックスキュー低減のための動作マージンの確保により最高動作周波数が低下したり、クロック信号伝達経路への大きなバッファ挿入により回路面積が増加する等の課題があった。
【０００６】
本発明は、上記事情に鑑みてなされたもので、半導体集積回路の個別の製品ばらつき等により半導体集積回路ごとに異なるクロックスキューを調整することができるクロックスキュー調整装置及び方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１のクロックスキュー調整装置は、内部ブロックに供給するクロック信号の伝搬遅延を測定する測定手段と、前記伝搬遅延の測定結果に基づいて前記クロック信号の遅延時間を調整する遅延時間調整手段とを備える。
【０００８】
上記構成によれば、クロック信号の伝搬遅延の測定結果に基づいてクロック信号の遅延時間を調整することができるため、半導体集積回路の個別の製品ばらつき等により半導体集積回路ごとに異なるクロックスキューを調整することができる。
【０００９】
請求項２のクロックスキュー調整装置は、請求項１に記載のクロックスキュー調整装置において、前記遅延調整手段は、前記クロック信号が伝搬する複数段の遅延素子と、各遅延素子に接続され、前記測定結果に基づいて変化する抵抗値により前記遅延素子の遅延量を変える可変抵抗と、前記測定結果に基づいて選択した段数の遅延素子の出力を前記内部回路へ供給する選択手段とを備える。
【００１０】
上記構成によれば、遅延素子の段数の選択で遅延時間の大幅な調整を行い、抵抗値の可変で遅延時間の細かな調整を行うことができるため、大きなバッファのみで遅延時間を調整する必要がなくなり、回路面積の増大を回避することができる。
【００１１】
請求項３のクロックスキュー調整装置は、請求項１または２記載のクロックスキュー調整装置において、前記遅延調整手段を前記内部ブロックへのクロック経路ごとに設けたものである。
【００１２】
上記構成によれば、遅延調整手段をクロック経路ごとに設けることで、クロック経路ごとの遅延調整が可能となる。
【００１３】
請求項４のクロックスキュー調整方法は、請求項１から３のいずれか一項記載のクロックスキュー調整装置を備える半導体集積回路のクロックスキュー調整方法であって、前記半導体集積回路のリセットシーケンス時に前記クロック信号の伝搬遅延を測定し、前記半導体集積回路の動作前に前記測定結果に基づいて前記クロック信号の遅延時間を調整する。
【００１４】
上記構成によれば、リセットシーケンス時に測定した測定結果に基づいてクロック信号の遅延時間を調整することで、回路起動後にリセットシーケンスを経ることで自動的に遅延時間が調整され、常に調整後の回路を作動させることができる。
【００１５】
請求項５のクロックスキュー調整方法は、請求項１から３のいずれか一項記載のクロックスキュー調整装置を備える半導体集積回路のクロックスキュー調整方法であって、前記半導体集積回路の製造時に予め前記クロック信号の伝搬遅延を測定し、前記測定結果を前記半導体集積回路の不揮発性メモリに格納し、前記半導体集積回路の動作前に前記不揮発性メモリに格納した値に基づいて前記クロック信号の時間遅延を調整する。
【００１６】
上記構成によれば、製造時に予め測定した伝搬遅延の測定結果を格納しておき、動作前に遅延時間調整を行うことで、セット実装後の調整が不要となり、電源投入後、直ちに動作を開始することができる。
【００１７】
請求項６のクロックスキュー調整方法は、請求項１から３のいずれか一項記載のクロックスキュー調整装置を備える半導体集積回路のクロックスキュー調整方法であって、予め前記クロック信号の伝搬遅延を測定し、前記測定結果に基づいて前記遅延調整手段の調整値をトリミングする。
【００１８】
上記構成によれば、製造時に遅延調整手段の調整値をトリミングしておくことで、セット実装後の調整が不要となり、電源投入後、直ちに動作を開始することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の実施の形態にかかるクロックスキュー調整回路を搭載したシステムＬＳＩの概略構成を示すブロック図である。システムＬＳＩ４は、入力端子９から取り込んだ発振器８で生成したクロック信号が供給されるフリップフロップ６、７、１２、１３等を備える複数の内部ブロック５、１１と、内部ブロック５、１１にクロックスキュー調整後のクロック信号を供給するクロックスキュー調整回路１０とを備える。
【００２０】
クロックスキュー調整回路１０は、発振器８から入力されるクロック信号と内部ブロック５、１１に供給するクロック信号の遅延時間（伝播遅延Ｔｄ１、Ｔｄ２）をクロック位相差に基づいて測定する遅延測定回路１と、遅延測定回路１の測定結果に基づいて、内部ブロック５、１１に供給するクロック信号の遅延時間を個別に調整する遅延調整回路２、３とを備える。
【００２１】
図２は、クロックスキュー調整回路の動作シーケンスを示すタイミングチャートである。図２において、外部クロック入力ＣＫ１は、発振器８から生成されるクロック信号、クロック信号ＣＫ２、ＣＫ３はそれぞれ遅延調整回路２、３で遅延長された後のクロック信号である。クロック信号の遅延時間の測定は、回路動作が停止状態にあるリセットシーケンスＴｒで行われる。その後、測定結果に基づいて遅延時間の調整を行う。リセットシーケンス時に測定した測定結果に基づいてクロック信号の遅延時間を調整することで、回路起動後にリセットシーケンスを経ることで自動的に遅延時間が調整され、常に調整後の状態で回路を作動させることができる。なお、遅延時間の測定は、リセットシーケンス時に行う他にも、半導体集積回路の製造時に行うようにしてもよい。この場合、製造時に予め測定した測定結果を不揮発性メモリに格納しておき、動作前に遅延時間調整を行うことで、セット実装後の調整が不要となり、電源投入後、直ちに動作を開始することができる。また、製造時に遅延調整回路の調整値をトリミングしておくことで、セット実装後の調整が不要となり、電源投入後、直ちに動作を開始することができる。
【００２２】
図３は遅延調整回路の構成を示すブロック図である。遅延調整回路２は、外部クロック信号ＣＫ１が入力されるクロック入力端子２２と、クロック入力端子２２から縦続に接続されるゲート２６、２７、２８と、各ゲートに接続される可変抵抗２３、２４、２５と、遅延測定回路１から供給される遅延選択信号が入力される遅延選択入力端子２１と、遅延選択信号に基づいて選択した段数のゲートの出力をクロック出力端子３０に供給するセレクタ２９とを備える。
【００２３】
ゲートは、バッファ等の遅延素子が縦続に接続されており、クロック信号をバッファ１個分の遅延時間の整数倍の時間だけ離散的に遅らせることができる。可変抵抗は、一端が電源に接続され他端がゲートの電源端子に接続されており、遅延選択信号に基づいて抵抗値を変化させることにより、ゲートに印加される電圧を変化させ、ゲートの遅延時間を連続的に変化させることができる。
【００２４】
上記構成の遅延調整回路によれば、バッファの段数の選択で遅延時間の大幅な調整を行い、可変抵抗の抵抗値の可変で遅延時間の細かな調整を行うことができるため、広い範囲に亘って連続的に遅延時間を調整することができる。また、可変抵抗によりバッファ自体の遅延時間を可変することができるため、大きなバッファのみで遅延時間を調整する必要がなくなり、回路面積の増大を回避することができる。なお、ゲートの段数を変えることで、時間調整の範囲を変えることができる。
【００２５】
上記実施の形態によれば、クロック信号の伝搬遅延の測定結果に基づいてクロック信号の遅延時間を調整することができるため、半導体集積回路の個別の製品ばらつき等により半導体集積回路ごとに異なるクロックスキューを半導体集積回路を実装した後でも調整することができる。また、半導体集積回路そのもののばらつきだけでなく、温度等の外部要因によるばらつきも吸収することができる。
【００２６】
【発明の効果】
以上説明したように本発明によれば、クロック信号の伝搬遅延の測定結果に基づいてクロック信号の遅延時間を調整することができるため、半導体集積回路の個別の製品ばらつき等により半導体集積回路ごとに異なるクロックスキューを調整することができる。
【００２７】
また、遅延調整手段をクロック経路ごとに設けることで、クロック経路ごとの遅延調整が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態のクロックスキュー調整回路を搭載したシステムＬＳＩの概略構成を示すブロック図。
【図２】本発明の実施の形態のクロックスキュー調整回路の動作シーケンスを示すタイミングチャート。
【図３】本発明の実施の形態のクロックスキュー調整回路を構成する遅延調整回路の概略構成を示すブロック図。
【符号の説明】
１  遅延測定回路
２  遅延調整回路
４  システムＬＳＩ
５、１１  内部ブロック
６、７、１２、１３  フリップフロップ
８  発振器
９  入力端子
１０  クロックスキュー調整回路
２１  遅延選択入力端子
２２  クロック入力端子
２３、２４、２５  可変抵抗
２６、２７、２８  ゲート
２９  セレクタ
３０  クロック出力端子
【図１】
2004228504.tif 000003
【図２】
2004228504.tif 000004
【図３】
2004228504.tif 000005