(57)【要約】【課題】例えばＢＧＡと呼ばれる半導体装置の製造に際し、シリコン基板と半田ボールとをボンディング工程を経ることなく導電接続する。【解決手段】複数の半導体装置に対応するサイズのベース板２１上の接着層２２上に格子状の埋込材３４を接着する。次に、埋込材３４の開口部内における接着層２２上に、シリコン基板２４上に再配線３１、柱状電極３２および封止膜３３を設けてなる半導体構成体２３を接着する。次に、半導体構成体２３とその外側の方形枠状の埋込材３４との間に封止膜３６を形成する。次に、第１の上層絶縁膜３７、第１の上層再配線３９、第２の上層絶縁膜４１、第２の上層再配線４３、第３の上層絶縁膜４４を順次、積層状に形成し、次いで半田ボール４６を形成する。次に、互いに隣接する半導体構成体２３間において切断すると、半田ボール４６を備えた半導体装置が複数個得られる。【選択図】　　　　図１７
2004095836.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた複数の再配線および該各再配線の上に設けられた柱状電極を有する半導体構成体と、該半導体構成体の側方に設けられた枠状の埋込材と、前記半導体構成体の柱状電極を除く上面全体に設けられた絶縁膜と、該絶縁膜および前記埋込材上に、前記柱状電極に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部の接続パッド部は前記埋込材上に配置されていることを特徴とする半導体装置。
【請求項２】
各々が、半導体基板と、該半導体基板上に設けられた複数の再配線および該各再配線上に設けられた柱状電極を有し、相互に離間して配置された複数の半導体構成体と、前記半導体構成体の間または前記各半導体構成体の側方に設けられた埋込材と、前記各半導体構成体の柱状電極を除く上面全体に設けられた絶縁膜と、該絶縁膜および前記埋込材上に、前記柱状電極に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部の接続パッド部は前記埋込材上に配置されていることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の発明において、前記半導体構成体と前記埋込材との間に別の絶縁膜が設けられていることを特徴とする半導体装置。
【請求項４】
請求項１または２に記載の発明において、前記埋込材の下面は前記半導体構成体の下面とほぼ同一の平面上に配置されていることを特徴とする半導体装置。
【請求項５】
請求項１または２に記載の発明において、前記埋込材の上面は前記半導体構成体の上面とほぼ同一の平面上に配置されていることを特徴とする半導体装置。
【請求項６】
請求項１または２に記載の発明において、前記埋込材の上面は前記半導体構成体の上面と異なる高さ位置に配置されていることを特徴とする半導体装置。
【請求項７】
請求項１または２に記載の発明において、前記半導体構成体および前記埋込材はベース板上に設けられていることを特徴とする半導体装置。
【請求項８】
請求項１または２に記載の発明において、前記上層再配線はメッキ層を含むことを特徴とする半導体装置。
【請求項９】
請求項１または２に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記半導体構成体の柱状電極と前記上層再配線とを接続する層間再配線が設けられていることを特徴とする半導体装置。
【請求項１０】
請求項１または２に記載の発明において、前記上層再配線を含む前記絶縁膜の上面に前記上層再配線の接続パッド部の少なくとも一部を除く部分に最上層絶縁膜が設けられていることを特徴とする半導体装置。
【請求項１１】
請求項１０に記載の発明において、前記上層再配線の接続パッド部上に突起状の接続端子が設けられていることを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の発明において、前記突起状の接続端子は半田ボールであることを特徴とする半導体装置。
【請求項１３】
請求項１または２に記載の発明において、前記上層再配線の一部の一端部は前記埋込材の端面まで延ばされ、この端面近傍における部分は接続端子となっていることを特徴とする半導体装置。
【請求項１４】
ベース板上に、少なくとも一方向に所定間隔で埋込材を配置する工程と、
各々が、複数の再配線および該各再配線上に設けられた柱状電極を有する複数の半導体構成体を、前記ベース板上の一方向において、前記埋込材が前記半導体構成体の所定個数毎にその側方に介在されるように配置する工程と、
接続パッド部を有し且ついずれかの前記半導体構成体の対応する前記柱状電極に接続される上層再配線を、少なくともいずれかの前記上層再配線の接続パッド部が前記埋込材上に配置されるように形成する工程と、
前記半導体構成体間における前記埋込材を切断して少なくともいずれかの前記上層再配線の接続パッド部が前記半導体構成体の側方に介在された前記埋込材上に配置された前記半導体構成体を少なくとも１つ有する半導体装置を複数個得る工程とを有することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４に記載の発明において、前記半導体構成体と前記埋込材との間に別の絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４に記載の発明において、前記埋込材を切断する工程は、前記半導体構成体が複数個含まれるように切断することを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記各半導体構成体の柱状電極とそれに対応する前記上層再配線とを接続する複数組の層間再配線を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１６に記載の発明において、前記上層再配線を含む前記絶縁膜の上面において前記上層再配線の接続パッド部を除く部分に最上層絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１８に記載の発明において、前記上層再配線の接続パッド部上に突起状の接続端子を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１６に記載の発明において、前記埋込材を切断する工程は前記埋込材を切断するとともに前記ベース板を切断し、前記半導体装置としてベース板を備えたものを得ることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０に記載の発明において、切断前の前記ベース板下に別のベース板を配置し、前記ベース板を切断した後に、前記別のベース板を取り除く工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
例えばＢＧＡ（ｂａｌｌ　ｇｒｉｄ　ａｒｒａｙ）と呼ばれる半導体装置には、ＬＳＩなどからなる半導体チップを該半導体チップのサイズよりもやや大きいサイズの中継基板（インターポーザ）の上面中央部に搭載し、中継基板の下面に半田ボールによる接続端子をマトリクス状に配置したものがある。ここで、中継基板は、半導体チップ上に形成された外部接続電極を他の回路基板にボンディングする際、接続強度および信頼性を得るために、再配線によりそのサイズおよびピッチを充分大きなものとするために用いられる。
【０００３】
図５１は従来のこのような半導体装置の一例の断面図を示したものである。半導体チップ１は、シリコン基板２の下面周辺部に銅などからなる複数のバンプ電極３が設けられた構造となっている。
【０００４】
中継基板４は、サイズが半導体チップ１のシリコン基板２のサイズよりもやや大きいベースフィルム５を備えている。ベースフィルム５の上面には、半導体チップ１のバンプ電極３に接続される再配線６が設けられている。
【０００５】
再配線６は、半導体チップ１のバンプ電極３に対応して設けられた第１の接続パッド７と、マトリクス状に設けられた第２の接続パッド８と、第１と第２の接続パッド７、８を接続する引き回し線９とからなっている。第２の接続パッド８の中央部に対応する部分におけるベースフィルム５には円孔１０が設けられている。
【０００６】
そして、半導体チップ１は中継基板４の上面中央部に異方性導電接着剤１１を介して搭載されている。異方性導電接着剤１１は、熱硬化性樹脂１２中に多数の導電性粒子１３を含有させたものからなっている。
【０００７】
半導体チップ１を中継基板４上に搭載する場合には、まず、中継基板４の上面中央部にシート状の異方性導電接着剤１１を介して半導体チップ１を位置合わせしてただ単に載置する。
【０００８】
次に、熱硬化性樹脂１２が硬化する温度にて所定の圧力を加えてボンディングする。すると、バンプ電極３が熱硬化性樹脂１２を押し退けて第１の接続パッド７の上面に導電性粒子１３を介して導電接続され、且つ、半導体チップ１の下面が中継基板４の上面に熱硬化性樹脂１２を介して接着される。
【０００９】
次に、半導体チップ１を含む中継基板４の上面全体にエポキシ系樹脂からなる樹脂封止膜１４を形成する。次に、円孔１０内およびその下方に半田ボール１５を第２の接続パッド８に接続させて形成する。この場合、第２の接続パッド８はマトリクス状に配置されているため、半田ボール１５もマトリクス状に配置される。
【００１０】
ここで、半田ボール１５のサイズは半導体チップ１のバンプ電極３のサイズより大きく、また、各半田ボール１５相互の接触を避けるため、その配置間隔をバンプ電極３の配置間隔より大きくする必要がある。そこで、半導体チップ１のバンプ電極３の数が増大した場合、各半田ボール１５に必要な配置間隔を得るため、その配置領域を半導体チップ１のサイズより大きくすることが必要となり、そのために、中継基板４のサイズを半導体チップ１のサイズよりもやや大きくしている。したがって、マトリクス状に配置された半田ボール１５のうち、周辺部の半田ボール１５は半導体チップ１の周囲に配置されている。
【００１１】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、再配線６が形成された中継基板４を用い、位置合わせした後のボンディングにより、半導体チップ１のバンプ電極３の下面を中継基板４の再配線６の第１の接続パッド７の上面に異方性導電接着剤１１の導電性粒子１３を介して導電接続する構成としているので、半導体チップ１のバンプ電極３の数が増大し、バンプ電極３のサイズおよび配置間隔が小さくなると、位置合わせが極めて大変であるという問題があった。この場合、半導体チップ１のサイズを大きくすれば、バンプ電極３のサイズおよび配置間隔を大きくすることができることは当然であるが、そのようにすると、ウエハ状態からの半導体チップの取り数が激減し、極めて高価なものとなってしまう。また、半導体チップ１を１つずつ中継基板４上にボンディングして搭載しなければならず、製造工程が煩雑であるという問題があった。このようなことは、半導体チップを複数個備えたマルチチップモジュール型の半導体装置の場合も同様である。
【００１２】
そこで、この発明は、ボンディングによることなく外部接続電極の配置間隔を大きくすることができる半導体装置およびその製造方法を提供することを目的とする。
また、この発明は、複数の半導体装置を一括して製造することができる半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板上に設けられた複数の再配線および該各再配線の上に設けられた柱状電極を有する半導体構成体と、該半導体構成体の側方に設けられた枠状の埋込材と、前記半導体構成体の柱状電極を除く上面全体に設けられた絶縁膜と、該絶縁膜および前記埋込材上に、前記柱状電極に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部の接続パッド部は前記埋込材上に配置されていることを特徴とするものである。
請求項２に記載の発明は、各々が、半導体基板と、該半導体基板上に設けられた複数の再配線および該各再配線上に設けられた柱状電極を有し、相互に離間して配置された複数の半導体構成体と、前記半導体構成体の間または前記各半導体構成体の側方に設けられた埋込材と、前記各半導体構成体の柱状電極を除く上面全体に設けられた絶縁膜と、該絶縁膜および前記埋込材上に、前記柱状電極に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部の接続パッド部は前記埋込材上に配置されていることを特徴とするものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記半導体構成体と前記埋込材との間に別の絶縁膜が設けられていることを特徴とするものである。
請求項４に記載の発明は、請求項１または２に記載の発明において、前記埋込材の下面は前記半導体構成体の下面とほぼ同一の平面上に配置されていることを特徴とするものである。
請求項５に記載の発明は、請求項１または２に記載の発明において、前記埋込材の上面は前記半導体構成体の上面とほぼ同一の平面上に配置されていることを特徴とするものである。
請求項６に記載の発明は、請求項１または２に記載の発明において、前記埋込材の上面は前記半導体構成体の上面と異なる高さ位置に配置されていることを特徴とするものである。
請求項７に記載の発明は、請求項１または２に記載の発明において、前記半導体構成体および前記埋込材はベース板上に設けられていることを特徴とするものである。
請求項８に記載の発明は、請求項１または２に記載の発明において、前記上層再配線はメッキ層を含むことを特徴とするものである。
請求項９に記載の発明は、請求項１または２に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記半導体構成体の柱状電極と前記上層再配線とを接続する層間再配線が設けられていることを特徴とするものである。
請求項１０に記載の発明は、請求項１または２に記載の発明において、前記上層再配線を含む前記絶縁膜の上面に前記上層再配線の接続パッド部の少なくとも一部を除く部分に最上層絶縁膜が設けられていることを特徴とするものである。請求項１１に記載の発明は、請求項１０に記載の発明において、前記上層再配線の接続パッド部上に突起状の接続端子が設けられていることを特徴とするものである。
請求項１２に記載の発明は、請求項１１に記載の発明において、前記突起状の接続端子は半田ボールであることを特徴とするものである。
請求項１３に記載の発明は、請求項１または２に記載の発明において、前記上層再配線の一部の一端部は前記埋込材の端面まで延ばされ、この端面近傍における部分は接続端子となっていることを特徴とするものである。
請求項１４に記載の発明は、ベース板上に、少なくとも一方向に所定間隔で埋込材を配置する工程と、各々が、複数の再配線および該各再配線上に設けられた柱状電極を有する複数の半導体構成体を、前記ベース板上の一方向において、前記埋込材が前記半導体構成体の所定個数毎にその側方に介在されるように配置する工程と、接続パッド部を有し且ついずれかの前記半導体構成体の対応する前記柱状電極に接続される上層再配線を、少なくともいずれかの前記上層再配線の接続パッド部が前記埋込材上に配置されるように形成する工程と、前記半導体構成体間における前記埋込材を切断して少なくともいずれかの前記上層再配線の接続パッド部が前記半導体構成体の側方に介在された前記埋込材上に配置された前記半導体構成体を少なくとも１つ有する半導体装置を複数個得る工程とを有することを特徴とするものである。
請求項１５に記載の発明は、請求項１４に記載の発明において、前記半導体構成体と前記埋込材との間に別の絶縁膜を形成する工程を有することを特徴とするものである。
請求項１６に記載の発明は、請求項１４に記載の発明において、前記埋込材を切断する工程は、前記半導体構成体が複数個含まれるように切断することを特徴とするものである。
請求項１７に記載の発明は、請求項１６に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記各半導体構成体の柱状電極とそれに対応する前記上層再配線とを接続する複数組の層間再配線を形成する工程を有することを特徴とするものである。
請求項１８に記載の発明は、請求項１６に記載の発明において、前記上層再配線を含む前記絶縁膜の上面において前記上層再配線の接続パッド部を除く部分に最上層絶縁膜を形成する工程を有することを特徴とするものである。
請求項１９に記載の発明は、請求項１８に記載の発明において、前記上層再配線の接続パッド部上に突起状の接続端子を形成する工程を有することを特徴とするものである。
請求項２０に記載の発明は、請求項１６に記載の発明において、前記埋込材を切断する工程は前記埋込材を切断するとともに前記ベース板を切断し、前記半導体装置としてベース板を備えたものを得ることを特徴とするものである。
請求項２１に記載の発明は、請求項２０に記載の発明において、切断前の前記ベース板下に別のベース板を配置し、前記ベース板を切断した後に、前記別のベース板を取り除く工程を有することを特徴とするものである。
そして、この発明によれば、半導体基板上に再配線および柱状電極を有する複数または複数組の半導体構成体および埋込材をベース板上に配置し、半導体構成体上の絶縁膜および埋込材上に上層再配線を半導体構成体の柱状電極に接続させて形成し、埋込材を少なくとも切断することにより、半導体構成体を１つまたは１組有するとともに埋込材を有し、且つ、埋込材上に上層再配線の一部が配置されてなる半導体装置を複数個一括して得ることができ、従来のようなボンディング工程がなく、したがってボンディングによることなく外部接続電極の配置間隔を大きくすることができ、また複数または複数組の半導体構成体に対して絶縁膜および上層再配線の形成を一括して行うことができるので、製造工程を簡略化することができる。
【００１４】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示したものである。この半導体装置は、シリコン、ガラス、セラミックス、樹脂、金属などからなる平面正方形状のベース板２１を備えている。ベース板２１の上面には、接着剤、粘着シート、両面接着テープなどからなる接着層２２が設けられている。
【００１５】
接着層２２の上面中央部には、ベース板２１のサイズよりもやや小さいサイズの平面正方形状の半導体構成体２３の下面が接着されている。この場合、半導体構成体２３は、ＣＳＰ（ｃｈｉｐ　ｓｉｚｅ　ｐａｃｋａｇｅ）と呼ばれるものであり、接着層２２の上面中央部に接着されたシリコン基板（半導体基板）２４を備えている。シリコン基板２４の上面周辺部にはアルミニウムなどからなる複数の接続パッド２５が設けられ、接続パッド２５の中央部を除くシリコン基板２４の上面には酸化シリコンなどからなる絶縁膜２６が設けられている。
【００１６】
シリコン基板２４上に接続パッド２５および絶縁膜２６を設けてなるものは、通常、ウエハ状態の半導体基板をダイシングして個々のチップとなした場合に得られるものである。しかしながら、この発明では、ウエハ状態の半導体基板上に接続パッド２５および絶縁膜２６が形成された状態では、ダイシングを行わず、以下に説明するように、再配線および柱状電極を有する半導体構成体２３が得られる状態でウエハ状態の半導体基板をダイシングする。まず、半導体構成体２３の構成について説明する。
【００１７】
シリコン基板２４上に形成された絶縁膜２６上にはポリイミドなどからなる保護膜２７が設けられている。接続パッド２５の中央部は、絶縁膜２６および保護膜２７に形成された開口部２８を介して露出されている。開口部２８を介して露出された接続パッド２５の上面から保護膜２７の上面の所定の箇所にかけて下地金属層３１ａおよび該下地金属層３１ａ上に設けられた上層金属層３１ｂからなる再配線３１が設けられている。
【００１８】
再配線３１の接続パッド部上面には銅からなる柱状電極３２が設けられている。再配線３１を含む保護膜２７の上面にはエポキシ系樹脂などからなる封止膜（絶縁膜）３３がその上面が柱状電極３２の上面と面一となるように設けられている。このように、半導体構成体２３は、シリコン基板２４、接続パッド２５、絶縁膜２６を含み、さらに、保護膜２７、再配線３１、柱状電極３２、封止膜３３を含んで構成されている。
【００１９】
半導体構成体２３の周囲における接着層２２の上面には方形枠状の埋込材３４が接着されている。この場合、埋込材３４の材料は、ベース板２１と同じであってもよく、また別であってもよい。また、埋込材３４の厚さは、半導体構成体２３の全体の厚さとほぼ同じとなっている。さらに、半導体構成体２３とその外側に配置された方形枠状の埋込材３４との間には比較的狭い隙間３５が形成されている。隙間３５にはエポキシ系樹脂などからなる封止膜（絶縁膜）３６がその上面が封止膜３３および埋込材３４の上面とほぼ面一となるように設けられている。
【００２０】
半導体構成体２３、埋込材３４および封止膜３６の上面全体にはポリイミドなどからなる第１の上層絶縁膜３７が設けられている。第１の上層絶縁膜３７の柱状電極３２の上面中央部に対応する部分には開口部３８が設けられている。開口部３８を介して露出された柱状電極３２の上面から第１の上層絶縁膜３７の上面の所定の箇所にかけて第１の下地金属層３９ａおよび該第１の下地金属層３９ａ上に設けられた第１の上層金属層３９ｂからなる第１の上層再配線３９が設けられている。
【００２１】
第１の上層再配線３９を含む第１の上層絶縁膜３７の上面全体にはポリイミドなどからなる第２の上層絶縁膜４１が設けられている。第２の上層絶縁膜４１の第１の上層再配線３９の接続パッド部に対応する部分には開口部４２が設けられている。開口部４２を介して露出された第１の上層再配線３９の接続パッド部上面から第２の上層絶縁膜４１の上面の所定の箇所にかけて第２の下地金属層４３ａおよび該第２の下地金属層４３ａ上に設けられた第２の上層金属層４３ｂからなる第２の上層再配線４３が設けられている。
【００２２】
第２の上層再配線４３を含む第２の上層絶縁膜４１の上面全体にはポリイミドなどからなる第３の上層絶縁膜４４が設けられている。第３の上層絶縁膜４４の第２の上層再配線４３の接続パッド部に対応する部分には開口部４５が設けられている。開口部４５内およびその上方には半田ボール（突起状の接続端子）４６が第２の上層再配線４３の接続パッド部に接続されて設けられている。複数の半田ボール４６は、第３の上層絶縁膜４４上にマトリクス状に配置されている。
【００２３】
ところで、ベース板２１のサイズを半導体構成体２３のサイズよりもやや大きくしているのは、シリコン基板２４上の接続パッド２５の数の増加に応じて、半田ボール４６の配置領域を半導体構成体２３のサイズよりもやや大きくし、これにより、接続パッド２５のサイズおよび配置間隔を柱状電極３２のサイズおよび配置間隔よりも大きくするためである。
【００２４】
このため、マトリクス状に配置された第２の上層再配線４３の接続パッド部（第３の上層絶縁膜４４の開口部４５内の部分）は、半導体構成体２３に対応する領域のみでなく、半導体構成体２３の周囲に設けられた埋込材３４およびその間の隙間３５に設けられた封止膜３６の領域上にも配置されている。つまり、マトリクス状に配置された半田ボール４６のうち、少なくとも最外周の半田ボール４６は半導体構成体２３よりも外側に位置する周囲に配置されている。
【００２５】
この場合、変形例として、第２の上層再配線４３の接続パッド部を全て半導体構成体２３よりも外側に位置する周囲に配置するようにしてもよい。また、上層の再配線を１層として、つまり第１の上層再配線３９のみとして、少なくとも、最外周の接続パッド部を半導体構成体２３よりも外側に位置する周囲に配置することもできる。
【００２６】
このように、この半導体装置では、シリコン基板２４上に、接続パッド２５、絶縁膜２６を有するのみでなく、保護膜２７、再配線３１、柱状電極３２、封止膜３３などをも形成した半導体構成体２３の周囲に封止膜３６および埋込材３４を設け、その上面に少なくとも第１の上層絶縁膜３７および該第１の上層絶縁膜３７に形成された開口部３８を介して柱状電極３２に接続される第１の上層再配線３９を設ける構成を特徴としている。
【００２７】
この場合、半導体構成体２３とその外側に配置された方形枠状の埋込材３４との間に比較的狭い隙間３５を形成し、この隙間３５内にエポキシ系樹脂などからなる封止膜３６を設けているので、埋込材３４が無い場合と比較して、封止膜３６の量を埋込材３４の体積の分だけ少なくすることができる。この結果、エポキシ系樹脂などからなる封止膜３６の硬化時の収縮による応力を小さくすることができ、ひいてはベース基板２１が反りにくいようにすることができる。
【００２８】
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２３の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）２４上にアルミニウムからなる接続パッド２５、酸化シリコンからなる絶縁膜２６およびポリイミドからなる保護膜２７が設けられ、接続パッド２５の中央部が絶縁膜２６および保護膜２７に形成された開口部２８を介して露出されたものを用意する。
【００２９】
次に、図３に示すように、開口部２８を介して露出された接続パッド２５の上面を含む保護膜２７の上面全体に下地金属層３１ａを形成する。この場合、下地金属層３１ａは、無電解メッキにより形成された銅層のみからなっているが、スパッタにより形成された銅層のみであってもよく、またスパッタにより形成されたチタンなどの薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する上層下地金属層３９ａ、４３ａの場合も同様である。
【００３０】
次に、下地金属層３１ａの上面にメッキレジスト膜５１をパターン形成する。この場合、再配線３１形成領域に対応する部分におけるメッキレジスト膜５１には開口部５２が形成されている。次に、下地金属層３１ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜５１の開口部５２内の下地金属層３１ａの上面に上層金属層３１ｂを形成する。次に、メッキレジスト膜５１を剥離する。
【００３１】
次に、図４に示すように、上層金属層３１ｂを含む下地金属層３１ａの上面にメッキレジスト膜５３をパターン形成する。この場合、柱状電極３２形成領域に対応する部分におけるメッキレジスト膜５３には開口部５４が形成されている。次に、下地金属層３１ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜５３の開口部５４内の上層金属層３１ｂの接続パッド部上面に柱状電極３２を形成する。
【００３２】
次に、メッキレジスト膜５３を剥離し、次いで、柱状電極３２および上層金属層３１ｂをマスクとして下地金属層３１ａの不要な部分をエッチングして除去すると、図５に示すように、上層金属層３１ｂ下にのみ下地金属層３１ａが残存され、この残存された下地金属層３１ａおよびその上面全体に形成された上層金属層３１ｂにより再配線３１が形成される。
【００３３】
次に、図６に示すように、柱状電極３２および再配線３１を含む保護膜２７の上面全体にエポキシ系樹脂からなる封止膜３３をその厚さが柱状電極３２の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極３２の上面は封止膜３３によって覆われている。次に、封止膜３３および柱状電極３２の上面側を適宜に研磨し、図７に示すように、柱状電極３２の上面を露出させ、且つ、この露出された柱状電極３２の上面を含む封止膜３３の上面を平坦化する。次に、図８に示すように、ダンシング工程を経ると、図１に示す半導体構成体２３が複数個得られる。
【００３４】
ところで、柱状電極３２の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極３２の高さにばらつきがあるため、このばらつきを解消して、柱状電極３２の高さを均一にするためである。また、この場合、銅からなる柱状電極３２の上面側を研磨するため、高価で高精度なグラインダーを用いている。
【００３５】
次に、このようにして得られた半導体構成体２３を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図９に示すように、図１に示すベース板２１を複数枚採取することができるベース板２１の上面全体に接着層２２が設けられたものを用意する。
【００３６】
そして、接着層２２の上面の所定の箇所に格子状の埋込材３４の下面を接着する。格子状の埋込材３４は、一例として、シリコン、ガラス、セラミックス、樹脂、金属などからなるシート状の埋込材３４に型抜き加工やエッチングなどにより複数の方形状の開口部３４ａを形成することにより得られる。また、シート状の埋込材３４を接着層２２の上面全体に接着し、座ぐり加工により、格子状の埋込材３４を形成するようにしてもよい。
【００３７】
次に、格子状の埋込材３４の各開口部３４ａ内における接着層２２の上面中央部にそれぞれ半導体構成体２３のシリコン基板２４の下面を接着する。この状態では、埋込材３４の上面と半導体構成体２３の上面とはほぼ同一の平面上に配置されている。また、半導体構成体２３とその外側に配置された方形枠状の埋込材３４との間には比較的狭い隙間３５が形成されている。
【００３８】
次に、図１０に示すように、隙間３５を含む半導体構成体２３および埋込材３４の上面全体にエポキシ系樹脂からなる封止膜３６を印刷などにより塗布する。したがって、この状態では、半導体構成体２３および埋込材３４の上面は封止膜３６によって覆われている。次に、半導体構成体２３および埋込材３４の上面を覆っている未硬化の封止膜３６をバフ研磨により除去することにより、図１１に示すように、半導体構成体２３および埋込材３４の上面を露出させ、且つ、隙間３５内に設けられた封止膜３６の上面を半導体構成体２３および埋込材３４の上面とほぼ面一とし、全体としての上面をほぼ平坦化する。次に、封止膜３６を硬化させる。
【００３９】
ところで、この場合の研磨は、半導体構成体２３の上面側つまり銅からなる柱状電極３２の上面側を研磨するのではなく、半導体構成体２３および埋込材３４の上面を覆っている未硬化の封止膜３６を除去するものであるので、安価で低精度のバフを用いても何ら支障はない。なお、隙間３５内に設けられた未硬化の封止膜３６を研磨し過ぎないためと封止膜３６の硬化収縮を小さくするために、塗布後の封止膜３６を紫外線照射や加熱により仮硬化させるようにしてもよい。また、隙間３５内に設けられた封止膜３６の硬化収縮が大きくて平坦化が不十分な場合には、封止樹脂の塗布および研磨を繰り返すようにしてもよい。
【００４０】
なお、研磨の他の例としては、安価で低精度のエンドレス研磨ベルトの一部をフラット化し、このフラット化した部分で半導体構成体２３および埋込材３４の上面を覆っている未硬化または仮硬化の封止膜３６を半導体構成体２３および埋込材３４の上面を研磨制限面として平滑化研磨するようにしてもよい。
【００４１】
また、半導体構成体２３とその外側に配置された方形枠状の埋込材３４との間に比較的狭い隙間３５を形成し、この隙間３５内にエポキシ系樹脂からなる封止膜３６を設けているので、埋込材３４が無い場合と比較して、封止膜３６の量を埋込材３４の体積の分だけ少なくすることができる。この結果、エポキシ系樹脂からなる封止膜３６の硬化時の収縮による応力を小さくすることができ、ひいてはベース板２１が反りにくいようにすることができる。
【００４２】
さて、図１１に示す研磨工程が終了したら、次に、図１２に示すように、ほぼ面一となった半導体構成体２３、埋込材３４および封止膜３６の上面全体に第１の上層絶縁膜３７を形成する。この第１の上層絶縁膜３７は、感光性ポリイミド、感光性ポリベンザオキサゾール、感光性エポキシ樹脂、感光性ノボラック樹脂、感光性アクリル系カルゾ樹脂などからなり、ドライフィルム化されている。したがって、このドライフィルム化されたものをラミネータによりラミネートすると、第１の上層絶縁膜３７が形成される。なお、後述する第２および第３の上層絶縁膜４１、４４の場合も同様であるが、印刷などの塗布法により形成するようにしてもよい。
【００４３】
次に、第１の上層絶縁膜３７の柱状電極３２の上面中央部に対応する部分に、フォトリソグラフィにより、開口部３８を形成する。次に、図１３に示すように、開口部３８を介して露出された柱状電極３２の上面を含む第１の上層絶縁膜３７の上面全体に第１の下地金属層３９ａを形成する。次に、第１の下地金属層３９ａの上面にメッキレジスト膜５５をパターン形成する。この場合、第１の上層再配線３９形成領域に対応する部分におけるメッキレジスト膜５５には開口部５６が形成されている。次に、第１の下地金属層３９ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜５５の開口部５６内の第１の下地金属層３９ａの上面に第１の上層金属層３９ｂを形成する。
【００４４】
次に、メッキレジスト膜５５を剥離し、次いで、第１の上層金属層３９ｂをマスクとして第１の下地金属層３９ａの不要な部分をエッチングして除去すると、図１４に示すように、第１の上層金属層３９ｂ下にのみ第１の下地金属層３９ａが残存され、この残存された第１の下地金属層３９ａおよびその上面全体に形成された第１の上層金属層３９ｂにより第１の上層再配線３９が形成される。
【００４５】
次に、図１５に示すように、第１の上層再配線３９を含む第１の上層絶縁膜３７の上面全体に感光性ポリイミドなどからなる第２の上層絶縁膜４１をパターン形成する。この場合、第２の上層絶縁膜４１の第１の上層再配線３９の接続パッド部に対応する部分には開口部４２が形成されている。次に、開口部４２を介して露出された第１の上層再配線３９の接続パッド部を含む第２の上層絶縁膜４１の上面全体に第２の下地金属層４３ａを無電解メッキにより形成する。
【００４６】
次に、第２の下地金属層４３ａの上面にメッキレジスト膜５７をパターン形成する。この場合、第２の上層再配線４３形成領域に対応する部分におけるメッキレジスト膜５７には開口部５８が形成されている。次に、第２の下地金属層４３ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜５７の開口部５８内の第２の下地金属層４３ａの上面に第２の上層金属層４３ｂを形成する。
【００４７】
次に、メッキレジスト膜５７を剥離し、次いで、第２の上層金属層４３ｂをマスクとして第２の下地金属層４３ａの不要な部分をエッチングして除去すると、図１６に示すように、第２の上層金属層４３ｂ下にのみ第２の下地金属層４３ａが残存され、この残存された第２の下地金属層４３ａおよびその上面全体に形成された第２の上層金属層４３ｂにより第２の上層再配線４３が形成される。
【００４８】
次に、図１７に示すように、第２の上層再配線４３を含む第２の上層絶縁膜４１の上面全体に感光性ポリイミドなどからなる第３の上層絶縁膜４４をパターン形成する。この場合、第３の上層絶縁膜４４の第２の上層再配線４３の接続パッド部に対応する部分には開口部４５が形成されている。次に、開口部４５内およびその上方に半田ボール４６を第２の上層再配線４３の接続パッド部に接続させて形成する。
【００４９】
次に、図１８に示すように、互いに隣接する半導体構成体２３間において、３層の絶縁膜４４、４１、３７、埋込材３４、接着層２２およびベース板２１を切断すると、図１に示す半導体装置が複数個得られる。
【００５０】
このようにして得られた半導体装置では、半導体構成体２３の柱状電極３２に接続される第１の下地金属層３９ａおよび第１の上層金属層３９ｂを無電解メッキ（またはスパッタ）および電解メッキにより形成し、第１の上層再配線３９の接続パッド部に接続される第２の下地金属層４３ａおよび第２の上層金属層４３ｂを無電解メッキ（またはスパッタ）および電解メッキにより形成しているので、ボンディングによらないで、半導体構成体２３の柱状電極３２と第１の上層再配線３９との間および第１の上層再配線３９と第２の上層再配線４３との間を導電接続することができる。
【００５１】
また、上記製造方法では、ベース板２１上の接着層２２上に格子状の埋込材３４および複数の半導体構成体２３を接着して配置し、複数の半導体構成体２３に対して封止膜３６、第１〜第３の上層絶縁膜３７、４１、４４、第１、第２の下地金属層３９ａ、４３ａ、第１、第２の上層金属層３９ｂ、４４ｂおよび半田ボール４６の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。
【００５２】
また、ベース板２１と共に複数の半導体構成体２３を搬送することができるので、これによっても製造工程を簡略化することができる。さらに、ベース板２１の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
【００５３】
さらに、上記製造方法では、図９に示すように、再配線３１および柱状電極３２を備えたＣＳＰタイプの半導体構成体２３を接着層２２上に接着しているので、例えば、シリコン基板２４上に接続パッド２５および絶縁膜２６を設けてなる通常の半導体チップを接着層２２上に接着して、半導体チップの周囲に設けられた封止膜上などに再配線および柱状電極を形成する場合と比較して、コストを低減することができる。
【００５４】
例えば、切断前のベース板２１がシリコンウエハのように一定のサイズのほぼ円形状である場合、接着層２２上に接着された半導体チップの周囲に設けられた封止膜上などに再配線および柱状電極を形成すると、処理面積が増大する。換言すれば、低密度処理になるため、一回当たりの処理枚数が低減し、スループットが低下するので、コストアップとなる。
【００５５】
これに対し、上記製造方法では、再配線３１および柱状電極３２を備えたＣＳＰタイプの半導体構成体２３を接着層２２上に接着した後に、ビルドアップしているので、プロセス数は増大するが、柱状電極３２を形成するまでは高密度処理のため、効率が良く、プロセス数の増大を考慮しても、全体の価格を低減することができる。
【００５６】
なお、上記実施形態においては、半田ボール４６を、半導体構成体２３上および埋込材３４上の全面に対応してマトリクス状に配列されるよう設けているが、半田ボール４６を半導体構成体２３の周囲の埋込材３４上に対応する領域上にのみ設けるようにしてもよい。その場合、半田ボール４６を半導体構成体２３の全周囲ではなく、半導体構成体２３の４辺の中、１〜３辺の側方のみに設けてもよい。また、このような場合には、埋込材３４を方形枠状のものとする必要はなく、半田ボール４６を設ける辺の側方のみに配置されるようにしてもよい。また、埋込材３４は、印刷、転写、成形などによって形成してもよく、さらに、ベース板２１上に半導体構成体２３を配列した後に形成するようにしてもよい。
【００５７】
次に、図１に示す半導体装置の製造方法の他の例について説明する。まず、図１９に示すように、紫外線透過性の透明樹脂板やガラス板などからなる別のベース板６０の上面全体に紫外線硬化型の粘着シートなどからなる接着層６１を接着し、接着層６１の上面に上述のベース板２１および接着層２２を接着したものを用意する。
【００５８】
そして、図９〜図１７にそれぞれ示す製造工程を経た後に、図２０に示すように、３層の絶縁膜４４、４１、３７、埋込材３４、接着層２２、ベース板２１および接着層６１を切断し、別のベース板６０を切断しない。次に、別のベース板６０の下面側から紫外線を照射し、接着層６１を硬化させる。すると、分断されたベース板２１の下面に対する接着層６１による接着性が低下する。そこで、接着層６１上に存在する個片化されたものを１つずつ剥がしてピックアップすると、図１に示す半導体装置が複数個得られる。
【００５９】
この製造方法では、図２０に示す状態において、接着層６１上に存在する個片化された半導体装置がバラバラとならないので、専用の半導体装置載置用トレーを用いることなく、そのまま、図示しない回路基板上への実装時に１つずつ剥がしてピックアップすることができる。また、別のベース板６０の上面に残存する接着性が低下した接着層６１を剥離すると、別のベース板６０を再利用することができる。さらに、別のベース板６０の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
【００６０】
なおここで、別のベース板６０として、膨張させることにより半導体装置を取り外す、通常のダイシングテープなどを用いることも可能であり、その場合には、接着層は紫外線硬化型でなくてもよい。また、別のベース板６０を研磨やエッチングにより除去するようにしてもよい。
【００６１】
次に、図１に示す半導体装置の製造方法のさらに他の例について説明する。この製造方法では、図１２に示す製造工程後に、図２１に示すように、開口部３８を介して露出された柱状電極３２の上面を含む第１の上層絶縁膜３７の上面全体に銅の無電解メッキにより第１の下地金属層３９ａを形成する。次に、第１の下地金属層３９ａをメッキ電流路として銅の電解メッキを行うことにより、第１の下地金属層３９ａの上面全体に第１の上層金属形成用層３９ｃを形成する。次に、第１の上層金属形成用層３９ｃの上面の第１の上層再配線形成領域に対応する部分にレジスト膜６２をパターン形成する。
【００６２】
次に、レジスト膜６２をマスクとして第１の上層金属形成用層３９ｃおよび第１の下地金属層３９ａの不要な部分をエッチングして除去すると、図２２に示すように、レジスト膜６２下にのみ第１の上層配線層３９が残存される。この後、レジスト膜６２を剥離する。なお、これと同様の形成方法により、第２の上層再配線４３を形成するようにしてもよい。
【００６３】
ところで、図９に示すベース板２１あるいは図１９に示す別のベース板６０をトレイ状とすることもできる。つまり、ベース板を、半導体構成体２３を配列する領域が周囲より陥没した受け皿のような形状とする。そして、このトレイ状のベース板の半導体構成体２３配列領域を囲む周囲の上面にメッキ電流路用金属層を設け、このメッキ電流路用金属層とメッキ電流路用の下地金属層（３９ａ、４３ａ）とを導電部材で接続して、電解メッキを行うようにしてもよい。この場合、トレイの外形サイズを同一としておくことにより、製造する半導体装置のサイズが異なる場合でも、同一の製造装置の使用が可能となり効率的となる。
【００６４】
（第２実施形態）
図９に示す製造工程において、接着層２２を半導体構成体２３のシリコン基板２４の下面および埋込材３４の下面にそれぞれ設け、これらの接着層２２をベース板２１の上面の各所定の箇所に接着した場合には、図２３に示すこの発明の第２実施形態としての半導体装置が得られる。
【００６５】
このようにして得られた半導体装置では、例えば、シリコン基板２４の下面が接着層２２を介してベース板２１の上面に接着されているほかに、シリコン基板２４の側面などが封止膜３６を介してベース板２１の上面に接合されているので、半導体構成体２３および埋込材３４のベース板２１に対する接合強度をある程度強くすることができる。
【００６６】
（第３、第４実施形態）
図２４はこの発明の第３実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、ベース板２１および接着層２２を備えていないことである。
【００６７】
この第３実施形態の半導体装置を製造する場合には、例えば図１７に示すように、半田ボール４６を形成した後に、ベース板２１および接着層２２を研磨やエッチングなどにより除去し、次いで互いに隣接する半導体構成体２３間において、３層の絶縁膜４４、４１、３７および埋込材３４を切断すると、図２４に示す半導体装置が複数個得られる。このようにして得られた半導体装置では、ベース板２１および接着層２２を備えていないので、その分だけ、薄型化することができる。
【００６８】
また、ベース板２１および接着層２２を研磨やエッチングなどにより除去した後に、シリコン基板２４、埋込材３４および封止膜３６の下面側を適宜に研磨し、次いで互いに隣接する半導体構成体２３間において、３層の絶縁膜４４、４１、３７および埋込材３４を切断すると、図２５に示すこの発明の第４実施形態としての半導体装置が複数個得られる。このようにして得られた半導体装置では、さらに薄型化することができる。
【００６９】
なお、半田ボール４６を形成する前に、ベース板２１および接着層２２を研磨やエッチングなどにより除去し（必要に応じてさらにシリコン基板２４、埋込材３４および封止膜３６の下面側を適宜に研磨し）、次いで半田ボール４６を形成し、次いで互いに隣接する半導体構成体２３間において、３層の絶縁膜４４、４１、３７および埋込材３４を切断するようにしてもよい。
【００７０】
（第５実施形態）
図２６はこの発明の第５実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、接着層２２の下面に放熱用の金属層６３が接着されていることである。金属層６３は、厚さ数十μｍの銅箔などからなっている。
【００７１】
この第５実施形態の半導体装置を製造する場合には、例えば図１７に示すように、半田ボール４６を形成した後に、ベース板２１を研磨やエッチングなどにより除去し、次いで接着層２２の下面全体に金属層６３を接着し、次いで互いに隣接する半導体構成体２３間において、３層の絶縁膜４４、４１、３７、埋込材３４、接着層２２および金属層６３を切断すると、図２６に示す半導体装置が複数個得られる。
【００７２】
なお、接着層２２も研磨やエッチングなどにより除去し（必要に応じてさらにシリコン基板２４、埋込材３４および封止膜３６の下面側を適宜に研磨し）、シリコン基板２４、埋込材３４および封止膜３６の下面に新たな接着層を介して金属層６３を接着するようにしてもよい。
【００７３】
（第６実施形態）
図２７はこの発明の第６実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、第１、第２の上層絶縁膜３７、４１の開口部３８、４２のサイズを可及的に小さくし、且つ、これらの開口部３８、４２上における第１、第２の上層再配線３９、４３のランドを可及的に小さくしたことである。
【００７４】
例えば、第１の上層再配線３９は柱状電極３２上にメッキにより直接接合されるものであるため、第１の上層絶縁膜３７の開口部３８は、１０μｍ×１０μｍの方形または同面積の円形の面積を有していれば強度的に十分である。したがって、第１の上層絶縁膜３７の開口部３８のサイズを可及的に小さくすることができ、且つ、この開口部３８上における第１の上層再配線３９のランドを可及的に小さくすることができる。
【００７５】
このように、この第６実施形態によれば、第１、第２の上層絶縁膜３７、４１の開口部３８、４２のサイズを可及的に小さくし、且つ、これらの開口部３８、４２上における第１、第２の上層再配線３９、４３のランドを可及的に小さくすることができるので、第１、第２の上層再配線３９、４３の占有面積を小さくすることができる。この結果、半導体構成体２３のシリコン基板２４上の接続パッド２５（つまり柱状電極３２）の数が増大しても、半導体装置全体としてのサイズを小さいものとすることができる。
【００７６】
（第７実施形態）
図２８はこの発明の第７実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、上層の再配線を１層として、つまり第１の上層再配線３９のみとして、半導体構成体２３の再配線３１の一部をクロス再配線としたことである。
【００７７】
すなわち、半導体構成体２３の保護膜２７上に面積的に余裕がある場合には、保護膜２７上に接続パッド２５と接続されない再配線３１Ａを設け、この再配線３１Ａの両端部上に柱状電極３２Ａを設け、この柱状電極３２Ａと本来の柱状電極３２に第１の上層再配線３９を接続し、再配線３１Ａをクロス再配線としたものである。このようにすれば、上層の再配線の層数を少なくすることができる。
【００７８】
（第８、第９実施形態）
図２９はこの発明の第８実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、第１の上層絶縁膜３７を省略し、封止膜３６を隙間３５の周囲における半導体構成体２３および埋込材３４の各上面にやや盛り上げるように設け、この盛り上げ部、半導体構成体２３および埋込材３４の上面に第１の上層再配線３９を設けたことである。
【００７９】
この場合、封止膜３６は、メタルマスクなどを用いてあるいはスクリーン印刷により形成する。なお、隙間３５の周囲における半導体構成体２３および埋込材３４の各上面にやや盛り上げるように設けられた未硬化または仮硬化の封止膜３６をバフ研磨などにより除去した場合には、図３０に示すこの発明の第９実施形態としての半導体装置が得られる。
【００８０】
（第１０実施形態）
図３１はこの発明の第１０実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、第２の上層配線層４３および第３の上層絶縁膜４４を省略し、第１の上層再配線３７の接続パッド部上に半田ボール４６を設け、埋込材３４の上面に再配線６４を設けたことである。この場合、埋込材３４上の再配線６４の両端部は、その上を覆っている第１の上層絶縁膜３７に形成された開口部３８を介して第１の上層再配線３９に接続されている。
【００８１】
（第１１実施形態）
図３２はこの発明の第１１実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図３１に示す半導体装置と異なる点は、封止膜３６および第１の上層絶縁膜３７をダイコーターなどを用いて感光性ポリイミドなどを塗布して一体的に形成したことである。この場合、第１の上層絶縁膜３７への開口部３８の形成は、フォトリソグラフィであってもよく、またＣＯ２レーザの照射であってもよい。
【００８２】
なお、この場合の塗布材料が熱可塑性樹脂や硬化前に比較的低温加熱で流動状態となる流動化可能な樹脂である場合には、塗布により一体的に形成された絶縁膜３６、３７の平坦化は、加熱加圧処理であってもよい。ここで、図１２に示す第１の上層絶縁膜３７も、このような塗布材料で形成する場合には、その平坦化は加熱加圧処理であってもよい。
【００８３】
（第１２実施形態）
図３３はこの発明の第１２実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図３１に示す半導体装置と異なる点は、第１の上層絶縁膜３７を省略し、半導体構成体２３の上面周辺部、封止膜３６の上面および再配線６４を含む埋込材３４の上面全体に別の第１の上層絶縁膜６５をスクリーン印刷などにより形成したことである。
【００８４】
この場合、埋込材３４上の再配線６４の両端部は、その上を覆っている別の第１の上層絶縁膜６５にＣＯ２レーザの照射などにより形成された開口部６６を介して第１の上層再配線３９に接続されている。また、第１の上層再配線３９は柱状電極３２の上面に絶縁膜の開口部を介することなく直接接続されている。
【００８５】
（第１３、第１４実施形態）
図３４はこの発明の第１３実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図３１に示す半導体装置と大きく異なる点は、再配線６４を含む埋込材３４の高さが半導体構成体２３の高さよりも低くなっていることである。
【００８６】
この場合、再配線６４を含む埋込材３４の上面は封止膜３６で覆われている。また、埋込材３４上の再配線６４の両端部は、その上を覆っている封止膜３６にＣＯ２レーザの照射などにより形成された開口部６７内に必要に応じて充填された導電性樹脂などからなる導電材６８を介して第１の上層再配線３９に接続されている。
【００８７】
なお、図３５に示すこの発明の第１４実施形態のように、再配線６４を含む埋込材３４の高さが半導体構成体２３の高さよりも高くなるようにしてもよい。この場合、半導体構成体２３の上面は封止膜３６で覆われている。また、柱状電極３２は、その上を覆っている封止膜３６にＣＯ２レーザの照射などにより形成された開口部６９内に必要に応じて充填された導電性樹脂などからなる導電材７０を介して第１の上層再配線３９に接続されている。
【００８８】
（第１５実施形態）
図１８に示す場合には、互いに隣接する半導体構成体２３間において切断したが、これに限らず、２個またはそれ以上の半導体構成体２３を１組として切断し、例えば、図３６に示すこの発明の第１５実施形態のように、３個の半導体構成体２３を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、３個で１組の半導体構成体２３は同種、異種のいずれであってもよい。
【００８９】
（第１６実施形態）
図３７はこの発明の第１６実施形態としての半導体装置の断面図を示したものである。この半導体装置では、平面正方形状のベース板７１の上面中央部に第１の接着層７２ａを介して図１に示す場合と同様の第１の半導体構成体７３ａのシリコン基板７４ａの下面が接着されている。
【００９０】
第１の半導体構成体７３ａの周囲におけるベース板７１の上面には方形枠状の第１の埋込材７５ａの下面が接合されている。第１の半導体構成体７３ａと第１の埋込材７５ａとの間には第１の封止膜７６ａが設けられている。第１の半導体構成体７３ａ、第１の埋込材７５ａおよび第１の封止膜７６ａの上面の所定の箇所には第１の上層再配線７７ａが第１の半導体構成体７３ａの柱状電極７８ａに接続されて設けられている。
【００９１】
第１の上層再配線７７ａを含む第１の半導体構成体７３ａの上面には第２の接着層７２ｂを介して図１に示す場合と同様の第２の半導体構成体７３ｂのシリコン基板７４ｂの下面が接着されている。第１の上層再配線７７ａを含む第１の埋込材７５ａの上面には方形枠状の第２の埋込材７５ｂの下面が接合されている。この場合、第２の埋込材７５ｂ内の所定の箇所には上下導通部７９ｂが設けられている。この上下導通部７９ｂの下面は第１の上層再配線７７ａの接続パッドに接続されている。第２の半導体構成体７３ｂと第２の埋込材７５ｂとの間には第２の封止膜７６ｂが設けられている。
【００９２】
第２の半導体構成体７３ｂ、第２の埋込材７５ｂおよび第２の封止膜７６ｂの上面の所定の箇所には第２の上層再配線７７ｂが第２の半導体構成体７３ｂの柱状電極７８ｂおよび第２の埋込材７５ｂ内の上下導通部７９ｂに接続されて設けられている。第２の上層再配線７７ｂを含む第２の半導体構成体７３ｂの上面には第３の接着層７２ｃを介して図１に示す場合と同様の第３の半導体構成体７３ｃのシリコン基板７４ｃの下面が接着されている。
【００９３】
第２の上層再配線７７ｂを含む第２の埋込材７５ｂの上面には方形枠状の第３の埋込材７５ｃの下面が接合されている。この場合、第３の埋込材７５ｃ内の所定の箇所には上下導通部７９ｃが設けられている。この上下導通部７９ｃの下面は第２の上層再配線７７ｂの接続パッドに接続されている。第３の半導体構成体７３ｃと第３の埋込材７５ｃとの間には第３の封止膜７６ｃが設けられている。
【００９４】
第３の半導体構成体７３ｃ、第３の埋込材７５ｃおよび第３の封止膜７６ｃの上面の所定の箇所には第３の上層再配線７７ｃが第３の半導体構成体７３ｃの柱状電極７８ｃおよび第３の埋込材７５ｃ内の上下導通部７９ｃに接続されて設けられている。第３の上層再配線７７ｃを含む第３の半導体構成体７３ｃ、第３の埋込材７５ｃおよび第３の封止膜７６ｃの上面全体には上層絶縁膜８０が設けられている。上層絶縁膜８０上の所定の箇所には半田ボール８１が第３の上層再配線７７ｃの接続パッドに接続されて設けられている。
【００９５】
次に、この半導体装置の製造方法の一例について説明する。まず、図３８に示すように、図３７に示すベース板７１を複数枚採取することができるベース板７１の上面の所定の箇所に格子状の第１の埋込材７５ａを配置する。この場合、ベース板７１、第１の埋込材７５ａおよび後述する第２、第３の埋込材７５ｂ、７５ｃは熱可塑性樹脂からなっている。そして、加熱加圧により、第１の埋込材７５ａをベース板７１の上面の所定の箇所に接合する。
【００９６】
次に、図３９に示すように、格子状の第１の埋込材７５ａの各開口部内におけるベース板７１の上面中央部にそれぞれ第１の半導体構成体７３ａのシリコン基板７４ａの下面を該下面に予め接着された第１の接着層７２ａを介して接着する。この状態では、第１の埋込材７５ａの上面と第１の半導体構成体７３ａの上面とはほぼ同一の平面上に配置されている。また、第１の半導体構成体７３ａとその外側に配置された方形枠状の第１の埋込材７５ａとの間には比較的狭い第１の隙間８２ａが形成されている。
【００９７】
次に、図４０に示すように、第１の隙間８２ａ内に第１の封止膜７６ａを形成する。次に、第１の半導体構成体７３ａ、第１の埋込材７５ａおよび第１の封止膜７６ａの上面の所定の箇所に第１の上層再配線７７ａを第１の半導体構成体７３ａの柱状電極７８ａに接続させて形成する。
【００９８】
次に、図４１に示すように、第１の上層再配線７７ａを含む格子状の第１の埋込材７５ａの上面に格子状の第２の埋込材７５ｂを熱圧着する。この場合、第２の埋込材７５ｂ内の所定の箇所には上下導通材７９ｂが予め形成されている。そして、熱圧着により、第１の上層再配線７７ａによる段差は解消され、第２の埋込材７５ｂ内の上下導通材７９ｂの下面は第１の上層再配線７７ａの接続パッドに接続される。
【００９９】
次に、図４２に示すように、格子状の第２の埋込材７５ｂの開口部内における第１の上層再配線７７ａを含む第１の半導体構成体７３ａの上面に第２の半導体構成体７３ｂのシリコン基板７４ｂの下面を該下面に予め接着された第２の接着層７２ｂを介して接着する。
【０１００】
次に、第２の半導体構成体７３ｂとその外側に配置された方形枠状の第２の埋込材７５ｂとの間に形成された比較的狭い第２の隙間内に第２の封止膜７６ｂを形成する。次に、第１の半導体構成体７３ａ、第１の埋込材７５ａおよび第１の封止膜７６ａの上面の所定の箇所に第２の上層再配線７７ｂを第２の半導体構成体７３ｂの柱状電極７８ｂおよび第２の埋込材７５ｂ内の上下導通材７９ｂに接続させて形成する。
【０１０１】
次に、図４３に示すように、第２の上層再配線７７ｂを含む格子状の第２の埋込材７５ｂの上面に格子状の第３の埋込材７５ｃを熱圧着する。この場合、第３の埋込材７５ｃ内の所定の箇所には上下導通材７９ｃが予め形成されている。そして、熱圧着により、第２の上層再配線７７ｂによる段差は解消され、第３の埋込材７５ｃ内の上下導通材７９ｃの下面は第２の上層再配線７７ｂの接続パッドに接続される。
【０１０２】
次に、格子状の第３の埋込材７５ｃの開口部内における第２の上層再配線７７ｂを含む第２の半導体構成体７３ｂの上面に第３の半導体構成体７３ｃのシリコン基板７４ｃの下面を該下面に予め接着された第３の接着層７２ｃを介して接着する。
【０１０３】
次に、第３の半導体構成体７３ｃとその外側に配置された方形枠状の第３の埋込材７５ｃとの間に形成された比較的狭い第３の隙間内に第３の封止膜７６ｃを形成する。次に、第３の半導体構成体７３ｃ、第３の埋込材７５ｃおよび第３の封止膜７６ｃの上面の所定の箇所に第３の上層再配線７７ｃを第３の半導体構成体７３ｃの柱状電極７８ｃおよび第３の埋込材７５ｃ内の上下導通材７９ｃに接続させて形成する。
【０１０４】
次に、第３の上層再配線７７ｃを含む第３の半導体構成体７３ｃ、第３の埋込材７５ｃおよび第３の封止膜７６ｃの上面に上層絶縁膜８０をパターン形成する。次に、上層絶縁膜８０上の所定の箇所に半田ボール８１を第３の上層再配線７７ｃの接続パッド部に接続させて形成する。次に、図４４に示すように、所定のダイシング工程を経ると、図３７に示す半導体装置が複数個得られる。
【０１０５】
（第１７実施形態）
図４５はこの発明の第１７実施形態としての半導体装置の断面図を示したものである。この半導体装置では、まず、図１に示すものとほぼ同じものを用意する。以下、この用意したものを第１の半導体ブロック８１という。ただし、第１の半導体ブロック８１の半田ボール４６は、全て半導体構成体２３よりも外側に位置する周囲にのみ配置され、図１に示す場合よりも径がやや小さくなっている。
【０１０６】
また、図２４に示すものとほぼ同じであるが、埋込材３４内に上下導通材８２が設けられたものを用意する。以下、この用意したものを第２の半導体ブロック８３という。そして、第２の半導体ブロック８３は第１の半導体ブロック８１上に、第２の半導体ブロック８３の埋込材３４内の上下導通材８２の下面を第１の半導体ブロック８１の半田ボール４６に接続されて、搭載されている。
【０１０７】
（第１８、第１９実施形態）
図４６はこの発明の第１８実施形態としての半導体装置の断面図を示したものである。この半導体装置では、まず、図２４に示すものとほぼ同じであるが、埋込材３４内に上下導通材８４が設けられたものを用意する。以下、この用意したものを半導体ブロック８５という。
【０１０８】
ただし、この半導体ブロック８５では、半導体構成体２３、埋込材３４および封止膜３６の上面に第１の絶縁膜８６がパターン形成され、第１の絶縁膜８６の上面に配線８７が上下導通材８４の上面に接続されて形成され、配線８７を含む第１の絶縁膜８６の上面に第２の絶縁膜８８がパターン形成され、第２の絶縁膜８８で覆われずに露出された配線８７の接続パッド部上に小径の半田ボール８９が形成されている。
【０１０９】
そして、半導体ブロック８５上には、図１に示す場合とほぼ同じ構造の複数の半導体構成体２３が、その柱状電極３２を半導体ブロック８５の半田ボール８９に接続されて、搭載されている。
【０１１０】
なお、図４７に示すこの発明の第１９実施形態のように、半導体ブロック８５上にＬＳＩなどからなる第１および第２の半導体チップ９１、９２を搭載するようにしてもよい。この場合、半導体ブロック８５の第２の絶縁膜８８で覆われずに露出された配線８７の接続パッド部は、全て半導体構成体２３よりも外側に位置する周囲にのみ配置されている。
【０１１１】
第１および第２の半導体チップ９１、９２は、チップ本体９１ａ、９２ａの上周辺部に複数の接続パッド９１ｂ、９２ｂが設けられた構造となっている。第１の半導体チップ９１の平面サイズは半導体構成体２３の平面サイズとほぼ同じであり、第２の半導体チップ９２の平面サイズは半導体チップ９１の平面サイズよりもある程度小さくなっている。
【０１１２】
そして、第１の半導体チップ９１は半導体ブロック８５の絶縁膜８８の上面中央部に接着層９３を介して搭載され、その接続パッド９１ｂはワイヤ９４を介して半導体ブロック８５の第２の絶縁膜８８で覆われずに露出された配線８７の接続パッド部に接続されている。第２の半導体チップ９２は第１の半導体チップ９１の上面中央部に接着層９５を介して搭載され、その接続パッド９２ｂはワイヤ９６を介して半導体ブロック８５の第２の絶縁膜８８で覆われずに露出された配線８７の接続パッド部に接続されている。第１、第２の半導体チップ９１、９２およびワイヤ９４、９６を含む絶縁膜８８の上面全体にはエポキシ系樹脂などからなる封止膜９７が設けられている。
【０１１３】
（第２０、第２１実施形態）
図４８はこの発明の第２０実施形態としての半導体装置の断面図を示したものである。この半導体装置では、まず、図１に示すものとほぼ同じであるが、第２の上層再配線４３、第３の上層絶縁膜４４および半田ボール４６を備えていないものを用意する。ただし、この場合、埋込材３４の一辺部３４ａは平面的にある程度幅広となっている。
【０１１４】
そして、第１の上層再配線３９の一部の一端部は埋込材３４の一辺部３４ａの端面まで延ばされ、この端面近傍における部分は接続端子３９Ａとなっている。また、接続端子３９Ａを含む接続部分を除いて、第１の上層再配線３９を含む第２の上層絶縁膜４１の上面には接着層１０１を介してシールド用の金属層１０２が設けられている。金属層１０２は、厚さ数十μｍの同箔などからなっている。
【０１１５】
この半導体装置の具体的な応用例としては、端子数が少なく、シリコン基板２４（チップ部分）とモジュール間の接続の温度サイクル信頼性が要求されるＤＲＡＭなどのメモリーモジュールが考えられる。この場合、図４９に示すこの発明の第２１実施形態のように、図４８に示すものにおいてベース板２１を除去してなるものを２つ接着層２２を介して接着するようにしてもよい。
【０１１６】
ところで、図４８に示す半導体装置において、半導体構成体２３が不良品である場合、リペアー法として、金属層１０２を接着層１０１を介して接着せずに、第１の上層再配線３９の一部をレーザの照射によりカットして、不良品である半導体構成体２３を使用不能とし、次いで、図５０に示すように、別の良品の半導体構成体２３Ａを搭載するようにしてもよい。この場合、第１の上層絶縁膜４１の所定の箇所にＣＯ２レーザの照射により開口部を形成し、この開口部内に導電性樹脂などからなる導電材１０３を埋め込み、別の良品の半導体構成体２３Ａの柱状電極３２をこの導電材１０３に半田（図示せず）を介して接続するようにしてもよい。
【０１１７】
（その他の実施形態）
例えば、図９に示す状態において、半導体構成体２３として封止膜３３を備えていないものを用意する。つまり、図５に示すように、接続パッド２５および絶縁膜２６が形成されたウエハ状態のシリコン基板２４上に保護膜２７、再配線３１および柱状電極３２を形成した後、封止膜３３を形成することなく、これをダイシングする。
【０１１８】
そして、例えば、図１０に示す製造工程において、封止膜３３、３６を形成すべき領域に同一の封止材料によって同時に封止膜３３、３６を形成し、該封止膜３３、３６（ただし、封止膜は一体化されており境界はない）の上面側を研磨して、図１１に示す状態とするようにしてもよい。
【０１１９】
【発明の効果】
以上説明したように、この発明によれば、半導体基板上に再配線および柱状電極を有する複数または複数組の半導体構成体および埋込材をベース板上に配置し、半導体構成体上の絶縁膜および埋込材上に上層再配線を半導体構成体の柱状電極に接続させて形成し、埋込材を少なくとも切断することにより、半導体構成体を１つまたは１組有するとともに埋込材を有し、且つ、埋込材上に上層再配線の一部が配置されてなる半導体装置を複数個一括して得ることができ、従来のようなボンディング工程がなく、したがってボンディングによることなく外部接続電極の配置間隔を大きくすることができ、また複数または複数組の半導体構成体に対して絶縁膜および上層再配線の形成を一括して行うことができるので、製造工程を簡略化することができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【図１１】図１０に続く製造工程の断面図。
【図１２】図１１に続く製造工程の断面図。
【図１３】図１２に続く製造工程の断面図。
【図１４】図１３に続く製造工程の断面図。
【図１５】図１４に続く製造工程の断面図。
【図１６】図１５に続く製造工程の断面図。
【図１７】図１６に続く製造工程の断面図。
【図１８】図１７に続く製造工程の断面図。
【図１９】図１に示す半導体装置の製造方法の他の例において、当初用意したものの断面図。
【図２０】同他の例において、所定の製造工程の断面図。
【図２１】図１に示す半導体装置の製造方法のさらに他の例において、所定の製造工程の断面図。
【図２２】図２１に続く製造工程の断面図。
【図２３】この発明の第２実施形態としての半導体装置の断面図。
【図２４】この発明の第３実施形態としての半導体装置の断面図。
【図２５】この発明の第４実施形態としての半導体装置の断面図。
【図２６】この発明の第５実施形態としての半導体装置の断面図。
【図２７】この発明の第６実施形態としての半導体装置の断面図。
【図２８】この発明の第７実施形態としての半導体装置の断面図。
【図２９】この発明の第８実施形態としての半導体装置の断面図。
【図３０】この発明の第９実施形態としての半導体装置の断面図。
【図３１】この発明の第１０実施形態としての半導体装置の断面図。
【図３２】この発明の第１１実施形態としての半導体装置の断面図。
【図３３】この発明の第１２実施形態としての半導体装置の断面図。
【図３４】この発明の第１３実施形態としての半導体装置の断面図。
【図３５】この発明の第１４実施形態としての半導体装置の断面図。
【図３６】この発明の第１５実施形態としての半導体装置の断面図。
【図３７】この発明の第１６実施形態としての半導体装置の断面図。
【図３８】図３７に示す半導体装置の製造方法の一例において、当初の製造工程の断面図。
【図３９】図３８に続く製造工程の断面図。
【図４０】図３９に続く製造工程の断面図。
【図４１】図４０に続く製造工程の断面図。
【図４２】図４１に続く製造工程の断面図。
【図４３】図４２に続く製造工程の断面図。
【図４４】図４３に続く製造工程の断面図。
【図４５】この発明の第１７実施形態としての半導体装置の断面図。
【図４６】この発明の第１８実施形態としての半導体装置の断面図。
【図４７】この発明の第１９実施形態としての半導体装置の断面図。
【図４８】この発明の第２０実施形態としての半導体装置の断面図。
【図４９】この発明の第２１実施形態としての半導体装置の断面図。
【図５０】図４８に示す半導体装置においてリペアーを行う場合を説明するために示す断面図。
【図５１】従来の半導体装置の一例の断面図。
【符号の説明】
２１　ベース板
２２　接着層
２３　半導体構成体
２４　シリコン基板
２５　接続パッド
３１　再配線
３２　柱状電極
３３　封止膜
３４　埋込材
３６　封止膜
３７　第１の上層絶縁膜
３９　第１の上層再配線
４１　第２の上層絶縁膜
４３　第２の上層再配線
４４　第３の上層絶縁膜
４６　半田ボール
【図１】
2004095836.tif 000003
【図２】
2004095836.tif 000004
【図３】
2004095836.tif 000005
【図４】
2004095836.tif 000006
【図５】
2004095836.tif 000007
【図６】
2004095836.tif 000008
【図７】
2004095836.tif 000009
【図８】
2004095836.tif 000010
【図９】
2004095836.tif 000011
【図１０】
2004095836.tif 000012
【図１１】
2004095836.tif 000013
【図１２】
2004095836.tif 000014
【図１３】
2004095836.tif 000015
【図１４】
2004095836.tif 000016
【図１５】
2004095836.tif 000017
【図１６】
2004095836.tif 000018
【図１７】
2004095836.tif 000019
【図１８】
2004095836.tif 000020
【図１９】
2004095836.tif 000021
【図２０】
2004095836.tif 000022
【図２１】
2004095836.tif 000023
【図２２】
2004095836.tif 000024
【図２３】
2004095836.tif 000025
【図２４】
2004095836.tif 000026
【図２５】
2004095836.tif 000027
【図２６】
2004095836.tif 000028
【図２７】
2004095836.tif 000029
【図２８】
2004095836.tif 000030
【図２９】
2004095836.tif 000031
【図３０】
2004095836.tif 000032
【図３１】
2004095836.tif 000033
【図３２】
2004095836.tif 000034
【図３３】
2004095836.tif 000035
【図３４】
2004095836.tif 000036
【図３５】
2004095836.tif 000037
【図３６】
2004095836.tif 000038
【図３７】
2004095836.tif 000039
【図３８】
2004095836.tif 000040
【図３９】
2004095836.tif 000041
【図４０】
2004095836.tif 000042
【図４１】
2004095836.tif 000043
【図４２】
2004095836.tif 000044
【図４３】
2004095836.tif 000045
【図４４】
2004095836.tif 000046
【図４５】
2004095836.tif 000047
【図４６】
2004095836.tif 000048
【図４７】
2004095836.tif 000049
【図４８】
2004095836.tif 000050
【図４９】
2004095836.tif 000051
【図５０】
2004095836.tif 000052
【図５１】
2004095836.tif 000053