(57)【要約】【課題】低オン抵抗化が可能なダイオードを有する半導体装置を提供する。【解決手段】高不純物濃度のｎ型の半導体基板１上に、高不純物濃度のｎ型のシリコンゲルマニウム膜２と、Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａおよびシリコン膜３ｂからなる低不純物濃度のＩ層３と、高不純物濃度のｐ型の半導体領域５と、第１電極６とが形成され、半導体基板１の裏面には第２電極７が形成され、第１電極６と第２電極７との間にＰＩＮダイオードが形成される。シリコンゲルマニウム膜２のゲルマニウム濃度は一定であり、Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａのゲルマニウム濃度は、シリコンゲルマニウム膜２との界面からシリコン膜３ｂとの界面に向かって徐々に減少している。【選択図】　　図１
2004111821.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板上に形成された第１導電型の第１シリコンゲルマニウム膜と、前記第１シリコンゲルマニウム膜上に形成された第１導電型の第２シリコンゲルマニウム膜と、
前記第２シリコンゲルマニウム膜上に形成された第１導電型のシリコン膜と、前記シリコン膜の上面側に形成された前記第１導電型と逆の第２導電型の半導体領域と、
を有し、
前記第２シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布が、前記第１シリコンゲルマニウム膜との界面から前記シリコン膜との界面に向かって徐々に減少していることを特徴とする半導体装置。
【請求項２】
相対的に高い不純物濃度を有する第１導電型の半導体基板と、
前記半導体基板上に形成された第１導電型の第１シリコンゲルマニウム膜と、前記第１シリコンゲルマニウム膜上に形成された第１導電型の第２シリコンゲルマニウム膜と、
前記第２シリコンゲルマニウム膜上に形成され、相対的に低い不純物濃度を有する第１導電型のシリコン膜と、
前記シリコン膜の上面側に形成され、相対的に高い不純物濃度を有する前記第１導電型と逆の第２導電型の半導体領域と、
を有し、
前記第１シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布が一定であり、前記第２シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布が、前記第１シリコンゲルマニウム膜との界面から前記シリコン膜との界面に向かって徐々に減少し、
前記半導体基板、前記第１シリコンゲルマニウム膜、前記第２シリコンゲルマニウム膜、前記シリコン膜、および前記半導体領域によってダイオードが形成されていることを特徴とする半導体装置。
【請求項３】
相対的に高い不純物濃度を有する第１導電型の半導体基板と、
前記半導体基板上に形成され、相対的に高い不純物濃度を有する第１導電型の第１シリコンゲルマニウム膜と、
前記第１シリコンゲルマニウム膜上に形成された第１導電型の第２シリコンゲルマニウム膜と、
前記第２シリコンゲルマニウム膜上に形成され、相対的に低い不純物濃度を有する第１導電型のシリコン膜と、
前記シリコン膜の上面側に形成され、相対的に高い不純物濃度を有する前記第１導電型と逆の第２導電型の半導体領域と、
を有し、
前記第１シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布が一定であり、前記第２シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布が、前記第１シリコンゲルマニウム膜との界面から前記シリコン膜との界面に向かって徐々に減少し、
前記半導体基板、前記第１シリコンゲルマニウム膜、前記第２シリコンゲルマニウム膜、前記シリコン膜、および前記半導体領域によってダイオードが形成されていることを特徴とする半導体装置。
【請求項４】
相対的に高い不純物濃度を有する第１導電型の半導体基板と、
前記半導体基板上に形成され、相対的に高い不純物濃度を有する第１導電型の第１シリコンゲルマニウム膜と、
前記第１シリコンゲルマニウム膜上に形成され、相対的に低い不純物濃度を有する第１導電型の第２シリコンゲルマニウム膜と、
前記第２シリコンゲルマニウム膜上に形成され、相対的に低い不純物濃度を有する第１導電型のシリコン膜と、
前記シリコン膜の上面側に形成され、相対的に高い不純物濃度を有する前記第１導電型と逆の第２導電型の半導体領域と、
前記半導体領域上に形成された第１電極と、
前記半導体基板の前記第１シリコンゲルマニウム膜が形成された面と逆側の面上に形成された第２電極と、
を有し、
前記第１シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布が一定であり、前記第２シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布が、前記第１シリコンゲルマニウム膜との界面から前記シリコン膜との界面に向かって徐々に減少し、
前記第１電極と前記第２電極との間にダイオードが形成されていることを特徴とする半導体装置。
【請求項５】
第１導電型の半導体基板を準備する工程と、
前記半導体基板上に第１導電型の第１シリコンゲルマニウム膜をエピタキシャル成長させる工程と、
前記第１シリコンゲルマニウム膜上に第１導電型の第２シリコンゲルマニウム膜をエピタキシャル成長させる工程と、
前記第２シリコンゲルマニウム膜上に第１導電型のシリコン膜をエピタキシャル成長させる工程と、
前記シリコン膜の上面側に前記第１導電型と逆の第２導電型の半導体領域を形成する工程と、
を有し、
前記第２シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布が、前記第１シリコンゲルマニウム膜との界面から前記シリコン膜との界面に向かって徐々に減少していることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、ＰＩＮ（Ｐｏｓｉｔｉｖｅ　Ｉｎｔｒｉｎｓｉｃ　Ｎｅｇａｔｉｖｅ）ダイオードを有する半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
ＰＩＮダイオードは、例えば、相対的に高濃度にドープされたｎ型の導電性を示す半導体基板（Ｎ層）上に、相対的に低濃度にドープされたｎ型エピタキシャルシリコン膜（Ｉ層）を成長させ、熱酸化処理などによりエピタキシャルシリコン膜の表面にシリコン酸化膜を形成した後、シリコン酸化膜の一部を取り除いて開口部を形成し、続いてその開口部を通じてｐ型の導電性を示す不純物をエピタキシャルシリコン膜へ拡散してｐ型半導体領域（Ｐ層）を形成することにより、形成される。
【０００３】
【発明が解決しようとする課題】
近年、ＰＩＮダイオードの低電流駆動化が要求されてきている。上記構造のＰＩＮダイオードでは、ＰＩＮダイオードを構成するＰ層、Ｉ層およびＮ層のいずれもシリコン層を用いているため、各層のバンドギャップは一様（約１．１ｅＶ）であり、Ｉ層の抵抗値を変える場合には、このエネルギーギャップ以上の電圧をＰ層とＮ層の間に印加してキャリアをＩ層に注入しなければＩ層の抵抗値を変化させることができない。従って、ＰＩＮダイオードのオン抵抗の低減には、限界がある。
【０００４】
本発明の目的は、低オン抵抗化が可能なダイオードを有する半導体装置およびその製造方法を提供することにある。
【０００５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００７】
本発明の半導体装置は、第１導電型の半導体基板と、半導体基板上に形成された第１導電型の第１シリコンゲルマニウム膜と、第１シリコンゲルマニウム膜上に形成された第１導電型の第２シリコンゲルマニウム膜と、第２シリコンゲルマニウム膜上に形成された第１導電型のシリコン膜と、シリコン膜の上面側に形成された第１導電型と逆の第２導電型の半導体領域とを有し、第２シリコンゲルマニウム膜のゲルマニウム濃度が第１シリコンゲルマニウム膜との界面からシリコン膜との界面に向かって徐々に減少しているものである。
【０００８】
また、本発明の半導体装置の製造方法は、第１導電型の半導体基板を準備する工程と、半導体基板上に第１導電型の第１シリコンゲルマニウム膜をエピタキシャル成長させる工程と、第１シリコンゲルマニウム膜上に第１導電型の第２シリコンゲルマニウム膜をエピタキシャル成長させる工程と、第２シリコンゲルマニウム膜上に第１導電型のシリコン膜をエピタキシャル成長させる工程と、シリコン膜の上面側に第１導電型と逆の第２導電型の半導体領域を形成する工程とを有し、第２シリコンゲルマニウム膜のゲルマニウム濃度が第１シリコンゲルマニウム膜との界面からシリコン膜との界面に向かって徐々に減少しているものである。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１０】
本実施の形態の半導体装置を図面を参照して説明する。図１は、本発明の一実施の形態である半導体装置、例えばＰＩＮ（Ｐｏｓｉｔｉｖｅ　Ｉｎｔｒｉｎｓｉｃ　Ｎｅｇａｔｉｖｅ）ダイオードの要部断面図である。
【００１１】
図１に示されるように、比較的または相対的に高い不純物濃度（例えば１０１９〜１０２０個／ｃｍ３程度）を有するｎ型（ｎ＋型）シリコンからなる半導体基板１上に、相対的に高い不純物濃度を有するｎ型（ｎ＋型）のシリコンゲルマニウム（ＳｉＧｅ）膜２と、相対的に低い不純物濃度（例えば１０１３〜１０１６個／ｃｍ３程度）を有するｎ型（ｎ−型）のＩ（Ｉｎｔｒｉｎｓｉｃ）層３とが形成（エピタキシャル成長）されている。半導体基板１、シリコンゲルマニウム膜２およびＩ層３には、ｎ型の導電型を有する不純物、例えばＰ（リン）またはＡｓ（ヒ素）がドーピングまたは導入されている。半導体基板１の厚みは例えば１００μｍ程度であり、シリコンゲルマニウム膜２の厚みは例えば０．５〜２μｍ程度であり、Ｉ層３の厚みは例えば２０μｍ程度である。シリコンゲルマニウム膜２のゲルマニウム濃度（濃度分布）は、場所によらず膜内でほぼ一定または均一であり、例えば１５原子％（従ってシリコン濃度は８５原子％）である。
【００１２】
Ｉ層３は、シリコンゲルマニウム膜２上のＧｅ濃度傾斜シリコンゲルマニウム膜（シリコンゲルマニウム領域）３ａと、その上のゲルマニウムを含有していないシリコン膜（シリコン領域）３ｂとからなる。Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａ内のゲルマニウム濃度は、シリコンゲルマニウム膜２との界面からシリコン膜３ｂとの界面に向かって徐々に減少している。すなわち、Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａの厚み方向のゲルマニウム濃度分布は、シリコンゲルマニウム膜２との界面からシリコン膜３ｂとの界面に向かって徐々に減少している。
【００１３】
Ｉ層３上には、例えば酸化シリコンなどからなり、開口部４ａを有する絶縁膜４が形成されている。開口部４ａから露出するＩ層３（シリコン膜３ｂ）には所定の深さ（例えば２〜３μｍ程度）までｐ型の導電型を有する不純物（例えばＢ（ボロン））が拡散され、相対的に高い不純物濃度（例えば１０１９〜１０２０個／ｃｍ３程度）を有するｐ型（ｐ＋型）の半導体領域（不純物拡散領域）５が形成されている。更に、開口部４ａから露出する半導体領域５上には第１電極（表面電極）６が形成され、半導体基板１の裏面上には第２電極（裏面電極）７が形成されている。
【００１４】
第１電極６と第２電極７の間には、半導体基板１（Ｎ層）、シリコンゲルマニウム膜２、Ｉ層３、および半導体領域５（Ｐ層）によってＰＩＮダイオードが形成され、第１電極６と第２電極７との間に所定の電圧を印加することで、ＰＩＮダイオードを作動させることができる。
【００１５】
図２は、図１の半導体装置のＡ―Ａ線に沿った（厚み方向の）シリコン濃度およびゲルマニウム濃度分布を示すグラフである。図２のグラフの横軸が、厚み方向（半導体基板１の主面に垂直な方向）の距離または位置（任意単位：ａｒｂｉｔｒａｒｙ　ｕｎｉｔ）に対応し、図２のグラフの縦軸がゲルマニウム濃度（Ｇｅ濃度）およびシリコン濃度（Ｓｉ濃度）に対応する。
【００１６】
図２に示されるように、シリコンゲルマニウム膜２の厚み方向（半導体基板１の主面に垂直な方向）のゲルマニウム濃度分布は一定（例えば１５原子％）である。また、上記のように、Ｉ層３は、Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａとシリコン膜３ｂとからなるが、Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａの厚み方向（半導体基板１の主面に垂直な方向）のゲルマニウム濃度分布は、シリコンゲルマニウム膜２との界面での１５原子％からシリコン膜３ｂ側に向かって徐々に（なだらかに）減少し、シリコン膜３ｂとの界面でゼロになる。半導体基板１、Ｉ層３のシリコン膜３ｂ、および半導体領域４は、ゲルマニウムを含有していない（すなわちシリコンからなる）。
【００１７】
図３は、図１に示される半導体装置（ＰＩＮダイオード）のＡ―Ａ線に沿った領域のエネルギーバンド構造図である。図３のグラフの横軸が、各膜の厚み方向（半導体基板１の主面に垂直な方向）の距離または位置（任意単位：ａｒｂｉｔｒａｒｙ　ｕｎｉｔ）に対応し、図３のグラフの縦軸がエネルギーバンドに対応する。また、図４は、図１の構造においてシリコンゲルマニウム膜２およびＧｅ濃度傾斜シリコンゲルマニウム膜３ａを形成しなかった場合のエネルギーバンド構造図であり、図５は、図１の構造においてＧｅ濃度傾斜シリコンゲルマニウム膜３ａを形成しなかった場合のエネルギーバンド構造図である。図３〜図５のバンド構造図では、伝導帯下端のエネルギー準位ＥＣ、価電子帯上端のエネルギー準位ＥＶ、フェルミ準位ＥＦ、および真性（ｉｎｔｒｉｎｓｉｃ）準位ＥＩが記載されている。
【００１８】
半導体基板１、シリコン膜３ｂおよびｐ型半導体領域５は、いずれもシリコンからなり、そのバンドギャップＥｇは約１．１ｅＶ（１．１２ｅＶ）である。従って、ＰＩＮダイオードが半導体基板１（Ｎ層）、シリコン膜３ｂ（Ｉ層）およびｐ型半導体領域５（Ｐ層）により構成される場合は、エネルギーバンド構造は図４のようになる。
【００１９】
また、ゲルマニウム濃度が約１５原子％のシリコンゲルマニウム膜２のエネルギーギャップＥｇは、約１．０ｅＶである。従って、ＰＩＮダイオードが半導体基板１（Ｎ層）、シリコンゲルマニウム膜２（ＳｉＧｅ膜）、シリコン膜３ｂ（Ｉ層）およびｐ型半導体領域５（Ｐ層）により構成される場合は、エネルギーバンド構造は図５のようになる。この場合、半導体基板１とシリコンゲルマニウム膜２との間の界面のギャップ差約０．１ｅＶと、シリコンゲルマニウム膜２とシリコン膜３ｂとの間の界面のギャップ差約−０．１ｅＶとは、半導体基板１からシリコン膜３ｂに注入される電子にとっては相殺されるので、ＰＩＮダイオードのオン抵抗は図４の場合と図５の場合とで実質的に同じになる。
【００２０】
それに対して、本実施の形態では、半導体基板１とシリコン膜３ｂとの間には、シリコンゲルマニウム膜２およびＧｅ濃度傾斜シリコンゲルマニウム膜３ａが形成されている。シリコンゲルマニウム膜のエネルギーギャップＥｇはゲルマニウム濃度に依存して変化し、ゲルマニウム濃度が小さくなるほどエネルギーギャップＥｇは大きくなる。従って、Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａのエネルギーギャップＥｇは、ゲルマニウム濃度が最大であるシリコンゲルマニウム膜２との界面では約１．０ｅＶであり、そこから徐々に増大してシリコン膜３ｂとの界面では約１．１ｅＶ（１．１２ｅＶ）となる。従って、ＰＩＮダイオードが半導体基板１（Ｎ層）、シリコンゲルマニウム膜２（ＳｉＧｅ膜）、Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａおよびシリコン膜３ｂ（Ｉ層）、およびｐ型半導体領域５（Ｐ層）により構成される本実施の形態の場合は、エネルギーバンド構造は図３のようになる。
【００２１】
本実施の形態では、Ｉ層３をＧｅ濃度傾斜シリコンゲルマニウム膜３ａとシリコン膜３ｂとによって構成している。Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａを設けることにより、シリコンゲルマニウム膜２からＩ層３の内部にかけてゲルマニウム濃度をなだらかに連続的に減少させている。従って、シリコンゲルマニウム膜２とＩ層３との間（すなわちシリコンゲルマニウム膜２とシリコン膜３ｂとの間）のエネルギーギャップ差の傾斜が、図５の場合に比較してなだらかになり、シリコンゲルマニウム膜２とＩ層３との間でのエネルギーギャップ差を見かけ上ない（インピーダンス変換）構造とすることができる。このような構造においては、第１電極７ａと第２電極８との間に電圧が印加された場合、半導体基板１に対して０．１ｅＶのエネルギーギャップ差をもつシリコンゲルマニウム膜２では、図４の場合と比較して、０．１ｅＶ高い電圧が印加されたこととなり、その分電子の放出量が増加し、シリコン膜３ｂ側へ加速される。更に、Ｉ層３ではＧｅ濃度傾斜シリコンゲルマニウム膜３ａを設けてゲルマニウム濃度をなだらかに減少させているため、図５の場合と比較して、シリコンゲルマニウム膜２とシリコン膜３ｂとの間のエネルギーギャップ差の傾斜が小さくなり（エネルギー勾配がゆるやかになり）、半導体基板１とシリコンゲルマニウム膜２との間で得た０．１ｅＶのエネルギーにより余分に加速されたキャリア（電子）を消滅させることなくＩ層３（シリコン膜３ｂ）に注入することが可能となる。Ｉ層３は真性半導体に近いため、一旦Ｉ層３（シリコン膜３ｂ）内に到達した電子はキャリアとして存在し、ＰＩＮダイオードのオン抵抗の低下に寄与する。また、キャリアとしての電子に対し、Ｉ層３（シリコン膜３ｂ）内のマイナス電位が持ち上がるため、これを補償またはコンペンセイトするようなホール（正孔）の引き込みが発生し、更にＩ層３（シリコン膜３ｂ）内をキャリアで充満することができる。これにより、更にオン抵抗を低減できる。また、Ｉ層３（シリコン膜３ｂ）中のキャリア密度（単位体積当たりのキャリア）を増大させることが可能になる。また、ＰＩＮダイオードを低オン抵抗に設計できるので、半導体装置の低消費電力化が可能となる。
【００２２】
次に、本実施の形態の半導体装置の製造工程を図面を参照して説明する。図６〜図１１は、本実施の形態の半導体装置、例えばＰＩＮダイオードの製造工程中の要部断面図である。
【００２３】
図６に示されるように、ｎ型の導電型を有する不純物（例えばＰ（リン）またはＡｓ（ヒ素））が高濃度（例えば１０１９〜１０２０個／ｃｍ３程度）にドーピングされたｎ型シリコンからなる半導体基板１を用意する。半導体基板１はＰＩＮダイオードのＮ層として機能する。
【００２４】
次に、図７に示されるように、半導体基板１上に、シリコンゲルマニウム膜２およびＩ（Ｉｎｔｒｉｎｓｉｃ）層３を形成する。シリコンゲルマニウム膜２の厚みは例えば０．５〜２μｍ程度であり、Ｉ層３の厚みは例えば２０μｍ程度である。シリコンゲルマニウム膜２およびＩ層３は、例えば次のようにして成膜される。
【００２５】
キャリアガスとして例えば水素ガス（Ｈ２）、シリコンソースガスとして例えばモノシラン（ＳｉＨ４）ガス、ｎ型ドーピングガスとして例えばホスフィン（ＰＨ３）ガス、およびゲルマニウムソースガスとして例えばモノゲルマン（ＧｅＨ４）ガスを成膜装置（例えばＣＶＤ装置）の処理室（反応室またはチャンバ）内に導入しながら、半導体基板１上にシリコンゲルマニウム膜２をエピタキシャル成長させる。この段階では、半導体基板１上には、比較的または相対的に高い不純物濃度のシリコンゲルマニウム膜２が形成される。シリコンゲルマニウム膜２の成膜段階では、成膜装置の処理室に導入するモノゲルマン（ＧｅＨ４）ガスの流量を一定にする。このため、シリコンゲルマニウム膜２のゲルマニウム濃度（濃度分布）はほぼ一定または均一となる。
【００２６】
所定の厚みのシリコンゲルマニウム膜２が形成された後、シリコンゲルマニウム膜２上に相対的に低い不純物濃度の半導体層すなわちＩ層３をエピタキシャル成長させるために、ホスフィンガスの成膜装置の処理室への導入を停止または減少させる。この際、モノゲルマンガスの流量を徐々に（なだらかに）減少させる（水素ガスとモノシランガスの導入は継続する）。これにより、シリコンゲルマニウム膜２上には、モノゲルマンガスの流量減少に応じて、ゲルマニウム濃度が徐々に（なだらかに）減少する比較的低不純物濃度のシリコンゲルマニウム膜、すなわちＧｅ濃度傾斜シリコンゲルマニウム膜３ａがエピタキシャル成長する。更に、モノゲルマン（ＧｅＨ４）ガスの流量がゼロになった後も成膜を継続して、ゲルマニウムを含有しないシリコン膜３ｂをＧｅ濃度傾斜シリコンゲルマニウム膜３ａ上にエピタキシャル成長させる。
【００２７】
このようにして、半導体基板１上に、一定または均一のゲルマニウム濃度を有し高不純物濃度のシリコンゲルマニウム膜２、および、ゲルマニウム濃度が（厚み方向に）徐々に減少するＧｅ濃度傾斜シリコンゲルマニウム膜３ａとゲルマニウムを含まないシリコン膜３ｂとからなる低不純物濃度（例えば１０１３〜１０１６個／ｃｍ３程度）のＩ層３が連続的に（同一工程で）形成される。Ｉ層３はＰＩＮダイオードのＩ層として機能する。なお、半導体基板１上にエピタキシャル成長した膜を、ゲルマニウム濃度などによりシリコンゲルマニウム膜２、Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａ、およびシリコン膜３ｂに分けているが、これらの膜は連続的にエピタキシャル成長しており、各膜の間に明確な界面が観測されない場合であっても、本実施の形態の構造に含まれるものとする。
【００２８】
次に、図８に示されるように、Ｉ層３（シリコン膜３ｂ）上に例えば酸化シリコン膜などからなる絶縁膜４を形成する。絶縁膜４は、例えば熱酸化処理などにより形成することができる。それから、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとして絶縁膜４をエッチングし、Ｉ層３に達する開口部４ａを形成する。
【００２９】
次に、上記フォトレジスト膜を除去した後、図９に示されるように、開口部４ａから露出したＩ層３に、ｐ型の導電型を有する不純物（例えばＢ（ボロン））をイオン注入し、必要に応じて熱処理を行うことで、相対的に高い不純物濃度（例えば１０１９〜１０２０個／ｃｍ３程度）を有するｐ型の半導体領域（不純物拡散領域）５を形成する。半導体領域５はＰＩＮダイオードのＰ層として機能する。半導体領域５は、Ｉ層３のシリコン膜３ｂの上面側に形成され、例えば２〜３μｍ程度の厚みを有している。
【００３０】
次に、図１０に示されるように、開口部４ａ内を含む絶縁膜４上に、例えばＡｌ（アルミニウム）またはＡｌ合金などからなる金属膜６ａを、例えばスパッタリング法などによって形成する。それから、図１１に示されるように、フォトリソグラフィ法およびエッチング法を用いて金属膜６ａをパターン化して、半導体領域５に接続する第１電極（表面電極またはアノード電極）６を形成する。その後、必要に応じて半導体基板１の裏面を研削するなどして薄くした（半導体基板１の厚みを例えば１００μｍ程度にする）後、半導体基板１の裏面に例えば金などからなる金属膜を例えばスパッタリング法などにより堆積して、第２電極（裏面電極またはカソード電極）７を形成する。これにより、本実施の形態の半導体装置、ここではＰＩＮダイオードが完成する。その後、必要に応じて単位半導体素子に切断されてパッケージングされるが、ここではその説明は省略する。
【００３１】
本実施の形態では、半導体基板１、シリコンゲルマニウム膜２およびＩ層３をｎ型の導電型とし、半導体領域５をｐ型の導電型としてＰＩＮダイオードを形成したが、半導体基板１、シリコンゲルマニウム膜２およびＩ層３をｐ型の導電型とし、半導体領域５をｎ型の導電型としてＰＩＮダイオードを形成することもできる。
【００３２】
また、本実施の形態では、成膜装置に導入するモノゲルマンガスの流量を徐々に減少させることにより、Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａを形成した。しかしながら、シリコンゲルマニウム膜２の厚みが所定の厚みに達した段階で成膜装置へのモノゲルマンガスの導入をいきなり停止した場合にも、成膜装置の処理室内に残留するモノゲルマンガスによってシリコンゲルマニウム膜２上にＧｅ濃度傾斜シリコンゲルマニウム膜３ａが形成され得る。このようにしてＧｅ濃度傾斜シリコンゲルマニウム膜３ａを形成した場合も、上記効果を得ることは可能である。
【００３３】
また、本実施の形態では、Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａの不純物濃度をシリコン膜３ｂと同様に低不純物濃度とした。従って、高不純物濃度のｎ＋型の半導体領域から低不純物濃度のｎ−型の半導体領域（Ｉ層）に移行するのは、シリコンゲルマニウム膜２とＧｅ濃度傾斜シリコンゲルマニウム膜３ａとの界面近傍である。しかしながら、Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａ内の不純物濃度を、シリコンゲルマニウム膜２側の領域では高不純物濃度とし、シリコン膜３ｂ側の領域では低不純物濃度とすることもできる。この場合、ｎ＋型の半導体領域からｎ−型の半導体領域に移行するのは、Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａの中間領域となる。また、Ｇｅ濃度傾斜シリコンゲルマニウム膜３ａ内の不純物濃度を高不純物濃度として、ｎ＋型の半導体領域からｎ−型の半導体領域に移行するのをＧｅ濃度傾斜シリコンゲルマニウム膜３ａとシリコン膜３ｂとの界面近傍とすることもできる。
【００３４】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００３５】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００３６】
低オン抵抗化が可能なダイオードを有する半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の要部断面図である。
【図２】図１の半導体装置（ＰＩＮダイオード）のＡ―Ａ線に沿ったシリコン濃度およびゲルマニウム濃度分布を示すグラフである。
【図３】図１の半導体装置（ＰＩＮダイオード）のＡ―Ａ線に沿った領域のエネルギーバンド構造図である。
【図４】シリコンゲルマニウム膜とＧｅ濃度傾斜シリコンゲルマニウム膜を形成しなかった場合のエネルギーバンド構造図である。
【図５】Ｇｅ濃度傾斜シリコンゲルマニウム膜を形成しなかった場合のエネルギーバンド構造図である。
【図６】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図７】図６に続く半導体装置の製造工程中における要部断面図である。
【図８】図７に続く半導体装置の製造工程中における要部断面図である。
【図９】図８に続く半導体装置の製造工程中における要部断面図である。
【図１０】図９に続く半導体装置の製造工程中における要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中における要部断面図である。
【符号の説明】
１　半導体基板
２　シリコンゲルマニウム
３　Ｉ層
３ａ　Ｇｅ濃度傾斜シリコンゲルマニウム膜
３ｂ　シリコン膜
４　絶縁膜
４ａ　開口部
５　ｐ型半導体領域
６　第１電極
６ａ　金属膜
７　第２電極
【図１】
2004111821.tif 000003
【図２】
2004111821.tif 000004
【図３】
2004111821.tif 000005
【図４】
2004111821.tif 000006
【図５】
2004111821.tif 000007
【図６】
2004111821.tif 000008
【図７】
2004111821.tif 000009
【図８】
2004111821.tif 000010
【図９】
2004111821.tif 000011
【図１０】
2004111821.tif 000012
【図１１】
2004111821.tif 000013