(57)【要約】【課題】マッハツェンダ型干渉計を有する光半導体装置に関し、電界と半導体のオーバーラップによる電機信号の損失を従来よりも低減すること。【解決手段】半導体基板１の上に形成された互いに分離された上側クラッド層１２，１３及びコア層１１をそれぞれ有する第１及び第２の光導波路５，６と、第１及び第２の光導波路５，６の上にそれぞれ形成された第１、第２の位相変調電極１８ａ，１８ｂと、第１及び第２の光導波路５，６の両側方の半導体基板１の上に形成され且つエアブリッジ配線１９ａ，１９ｂを介して第１の位相変調電極１８ａと第２の位相変調電極１８ｂに別々に接続される第１のスロットライン電極１７ａと第２のスロットライン電極１７ｂとを含む。【選択図】　図７
2004053830.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に形成された第１導電型半導体よりなるバイアス層と、
前記バイアス層の上に形成され且つ第１の上側クラッド層と第１導電型半導体よりなる第１の下側クラッド層との間に挟まれたストライプ状の第１のコア層を有する第１の光導波路と、
前記第１の上側クラッド層から分離された第２の上側クラッド層と第１導電型半導体よりなる第２の下側クラッド層との間に挟まれて前記バイアス層の上に形成され、且つ前記第１のコア層とは分離されて形成されたストライプ状の第２のコア層を有する第２の光導波路と、
前記第１の光導波路の前記第１の上側クラッド層の上に形成された第１の位相変調電極と、
前記第２の光導波路の前記第２の上側クラッド層の上に形成された第２の位相変調電極と、
前記第１の光導波路の側方に形成されて前記第１の位相変調電極に第１のエアブリッジ配線を介して接続される第１のスロットライン電極と、
前記第２の光導波路の側方に形成されて前記第２の位相変調電極に第２のエアブリッジ配線を介して接続される第２のスロットライン電極と、
前記半導体基板の上に形成されて前記第１の光導波路と前記第２の光導波路のそれぞれの一端に接続される第１の光カプラと、
前記半導体基板の上に形成されて前記第１の光導波路と前記第２の光導波路のそれぞれの他端に接続される第２の光カプラと
を有することを特徴とする光半導体装置。
【請求項２】
半導体基板の上に形成された第１導電型半導体よりなるバイアス層と、
前記バイアス層の上に形成され且つ第１の上側クラッド層と第１導電型半導体よりなる第１の下側クラッド層との間に挟まれて光導波路の伝搬基本モードの電界分布のビーム径の幅を有するストライプ状の第１のコア層を有する第１の光導波路と、
前記第１の上側クラッド層から分離された第２の上側クラッド層と第１導電型半導体よりなる第２の下側クラッド層との間に挟まれて前記バイアス層の上に形成され、且つ光導波路の伝搬基本モードの電界分布のビーム径の幅を有するストライプ状の第２のコア層を有する第２の光導波路と、
前記第１の光導波路の前記第１の上側クラッド層の上に形成された第１の位相変調電極と、
前記第２の光導波路の前記第２の上側クラッド層の上に形成された第２の位相変調電極と、
前記第１の光導波路の側方に形成されて前記第１の位相変調電極に第１のエアブリッジ配線を介して接続される第１のスロットライン電極と、
前記第２の光導波路の側方に形成されて前記第２の位相変調電極に第２のエアブリッジ配線を介して接続される第２のスロットライン電極と、
前記半導体基板の上に形成されて前記第１の光導波路と前記第２の光導波路のそれぞれの一端に接続される第１の光カプラと、
前記半導体基板の上に形成されて前記第１の光導波路と前記第２の光導波路のそれぞれの他端に接続される第２の光カプラと
を有することを特徴とする光半導体装置。
【請求項３】
前記第１の上側クラッド層と前記第１の下側クラッド層のうち前記第１のコア層と接するそれぞれの面は、前記第１のコア層と実質的に同じ幅を有し、
前記第２の上側クラッド層と前記第２の下側クラッド層のうち前記第２のコア層と接するそれぞれの面は、前記第２のコア層と実質的に同じ幅を有する
ことを特徴とする請求項１又は請求項２に記載の光半導体装置。
【請求項４】
前記第１のコア層の両側に接して形成され且つ前記第１の位相変調電極に上面が接するとともに、前記第２のコア層の両側に接して形成され且つ前記第２の位相変調電極に上面が接する高抵抗半導体層をさらに有することを特徴とする請求項１乃至請求項３のいずれかに記載の光半導体装置。
【請求項５】
前記第１の位相変調電極と前記第２の位相変調電極は、それぞれ光進行方向に間隔をおいて複数形成されていることを特徴とする請求項１乃至請求項４のいずれかに記載の光半導体装置。
【請求項６】
前記第１の上側のクラッド層は、前記第１の位相変調電極の下では第２導電型半導体から構成され且つ前記第１の位相変調電極の下以外の領域において高抵抗半導体層から構成され、
前記第２の上側のクラッド層は、前記第２の位相変調電極の下では第２導電型半導体から構成され且つ前記第２の位相変調電極の下以外の領域において高抵抗半導体層から構成されている
ことを特徴とする請求項５に記載の光半導体装置。
【請求項７】
前記第１の光カプラにおいて前記第１及び第２のコア層とは前記第１の光カプラを挟んで反対側に第３の光導波路のコア層が形成され、
前記第２の光カプラにおいて前記第１及び第２のコア層とは前記第２の光カプラを挟んで反対側に第４の光導波路のコア層が形成され、
さらに、前記第３の光導波路と前記第４の光導波路の少なくとも一方の前記コア層の端部にバッドジョイントされた活性層を有する半導体レーザが前記半導体基板上に形成されていることを特徴とする請求項１乃至請求項６のいずれかに記載の光半導体装置。
【請求項８】
前記第１及び第２の位相変調電極の下の前記第１及び第２の上側クラッド層は第２導電型半導体から形成され、
前記半導体レーザの前記活性層の上には、高抵抗半導体層を介して前記第２導電型クラッド層から実質的に分離された第２導電型クラッド層が形成されていることを特徴とする請求項７に記載の光半導体装置。
【請求項９】
前記第１及び第２の位相変調電極から離れた領域において、前記第１のコア層と前記第２のコア層の少なくとも一方のコア層に電界を印加するために該コア層の上方に形成された位相差調整電極をさらに有することを特徴とする請求項１乃至請求項８のいずれかに記載の光半導体装置。
【請求項１０】
前記コア層の上に配置された前記位相差調整電極と前記第１又は第２の位相変調電極は電気的に接続されていることを特徴とする請求項９に記載の光半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光半導体装置に関し、より詳しくは、光通信システムにおいて光送信器内の光変調器として用いられる光半導体装置に関する。
【０００２】
【従来の技術】
光通信システムにおいて光送信器内の光変調器として用いられる素子として、入力電気信号（電圧）の波形を元にして連続光を変調する機能を有する構造の素子がある。その中でも１０〜８０Ｇｂｉｔｓ／ｓｅｃ．あるいはそれ以上の超高速通信に対応した素子が用いられている。
【０００３】
そのような機能を持つ素子として、ＬｉＮｂＯ３を材料としたマッハツェンダ型光変調器が挙げられる。図１は、この様な素子を上面から見た模式図である。
【０００４】
図１に示す光変調器は、２本の光導波路１０１，１０２、２つの光カプラ１０３，１０４及び１つの光位相変調器１０５を含む干渉計を有している。第１、第２の光導波路１０１，１０２の入力端は第１の光カプラ１０３に接続されて連続光を２つに分ける。また、それらの光出力端は第２の光カプラ１０４に接続され、２つの分けられた連続光を再結合することにより光変調信号が生成される。
【０００５】
光位相変調器１０５は、第１の光導波路１０１の上に形成されたシグナル電極１０５ａと、シグナル電極１０５ａの両側に間隔をおいて形成された第１、第２のグランド電極１０５ｂ，１０５ｃから構成されている。
【０００６】
第１及び第２のグランド電極１０５ｂ，１０５ｃの一端はそれぞれ高周波電気信号源１０６を介してシグナル電極１０５ａの一端に電気的に接続されている。また、第１及び第２のグランド電極１０５ｂ，１０５ｃの他端はそれぞれ終端抵抗１０７を介してシグナル電極１０５ａの他端に電気的に接続されている。
【０００７】
図１に示した光変調器の光位相変調器１０５のＩ−Ｉ線から見た断面構造を図２に示す。
【０００８】
第１の光導波路１０１のコア１０１ａは、ＬｉＮｂＯ３基板１００の表層内にチタンを拡散することにより形成されている。第２の光導波路１０２のコアも、特に図示しないが、第１の光導波路１０１のコア１０１ａと同じ構造を有している。
【０００９】
ＬｉＮｂＯ３基板１００は、ＳｉＯ２などの誘電体よりなるバッファ層１０８に覆われ、バッファ層１０８上にはシグナル電極１０５ａ及び第１、第２のグランド電極１０５ｂ，１０５ｃが金（Ａｕ）メッキによって形成されている。
【００１０】
この様な構造において、シグナル電極１０５ａとグランド電極１０５ｂ，１０５ｃの間に高周波電気信号源１０６から信号電圧を与えると、シグナル電極１０５ａの周囲の電界はグランド電極１０５ｂ，１０５ｃとの間の領域で概ね一様の強度で分布し、その電界の一部は第１の光導波路１０１のコア１０１ａにかかって屈折率変化を生じさせる。
【００１１】
通常、図２に示した断面は進行波電極構造として設計された構造であり、その特性インピーダンスを５０Ωにマッチングさせることによって高周波電気信号が加わる素子から駆動回路への反射を抑えている。変調器材料としてＬｉＮｂＯ３材料系を用いた素子の長さ（光変調器長）は通常４０ｍｍ程度と非常に大きくなる。
【００１２】
一方、素子材料として半導体を用いた光変調器も作られている。半導体材料を用いた素子の長さは大きくても数ｍｍとなっており、ＬｉＮｂＯ３を材料とした素子より小さい。また、半導体を基板材料とすることで、半導体を材料とする光源、例えばレーザダイオードとの集積が可能となる。
【００１３】
半導体を材料とした従来技術におけるマッハツェンダ型光変調器の構造模式図を図３〜図５に示す。図４は図３のＩＩ−ＩＩ線の断面図であり、図５は図３のＩＩＩ−ＩＩＩ　線の断面図である。このような光変調器は、例えば、Ｉｎｔｅｒｎ．Ｃｏｎｆ．　ｏｎ　Ｉｎｄｉｕｍ　Ｐｈｏｓｐｈｉｄｅ　ａｎｄ　Ｒｅｌａｔｅｄ　Ｍａｔｅｒｉａｌｓ　ＷＡ３−４に記載されている。
【００１４】
そのような光変調器は、前述のＬｉＮｂＯ３材料系の光変調器と同様に、電気信号の入力部分には進行波電極が形成されている。
【００１５】
図３に示す光変調器は、２本のリッジ型の光導波路１１１，１１２と２つの光カプラ１１３，１１４と進行波電極１１５を有している。図３に示すような進行波電極１１５の構造を以下にキャパシティブロード（容量装荷）・　スロットライン型電極構造と呼ぶ。
【００１６】
進行波電極１１５は２種類の領域に大きく分けられる。そのうちの一方の領域は、光導波路１１１，１１２の両側に間隔をおいて配置される幅の広い２本のスロットライン電極１１５ａ，１１５ｂとして示される。第１のスロットライン電極１１５ａと第２のスロットライン電極１１５ｂの一端には高周波電気信号源１１６が接続され、それらの他端は抵抗１３１を介して接続されている。
【００１７】
これらの２本のスロットライン電極１１５ａ，１１５ｂは、その内側に派生された幅の細い電極部分を除いて考えると、スロットライン型の伝送路である。このスロットライン型の伝送路は、素子端に接続される高周波電気信号源１１６からの信号を素子全体に伝搬させるための伝送路として機能している。
【００１８】
もう一方の領域は、２本のスロットライン電極１１５ａ，１１５ｂの間の領域に形成された位相変調器部の位相変調電極１１５ｃ，１１５ｄである。位相変調電極１１５ｃ，１１５ｄは、マッハツェンダ干渉計を構成する２本のリッジ型の光導波路（アーム）１１１，１１２の上部に形成されており、アーム１１１，１１２内の光導波路コア層に電界をかけるために形成されている。
【００１９】
位相変調電極１１５ｃ，１１５ｄは後で述べるように電気的にはキャパシタンス（電気容量）とみなすことができる。そして、この電気容量がブリッジ配線を介してスロットライン電極１１５ａ，１１５ｂに接続された配置となっている。そのため、図３に示す進行波電極１１５の構造全体は容量装荷スロットライン電極構造と呼ばれる。
【００２０】
このように進行波電極１１５を二つの領域に分けているのは、これら全体を一つの高周波伝送路としてみて、その特性インピーダンスを所望の値に一致させるためである。
【００２１】
図４は、図３に示した半導体光変調器における位相変調器部及びその周囲のＩＩ−ＩＩ線断面図である。
【００２２】
図４において、高抵抗のＩｎＰ　基板１２０の上には、高抵抗ＩｎＰ　バッファ層１２１、第１のＩｎＧａＡｓＰ　エッチストップ層１２２、ｎ＋　−ＩｎＰ層１２３、ｎ−　−ＩｎＰ層１２４、ＭＱＷ層１２５、第１のｉ−ＩｎＰ層１２６、第２のＩｎＧａＡｓＰ　エッチストップ層１２７、第２のｉ−ＩｎＰ層１２８、ｐ−ＩｎＰ　層１２９、ｐ−ＩｎＧａＡｓＰ　コンタクト層１３０が形成されている。そして、第１のＩｎＧａＡｓＰ　エッチストップ層１２２から第２のＩｎＧａＡｓＰ　エッチストップ層１２７までの各層は、パターニングされることにより、第１、第２の導波路１１１，１１２を含む形状となってＩｎＰ　基板１２０上に残される、
また、第２のＩｎＰ　層１２８、ｐ−ＩｎＰ　層１２９及びｐ−ＩｎＧａＡｓＰ　層１３０は、第１、第２の導波路１１１，１１２に沿って第１、第２のリッジ部１１１ａ，１１２ａとして形成されている。そして、第１のリッジ部１１１ａとその下方の各層によって第１の導波路１１１が構成され、また、第２のリッジ部１１２ａとその下方の各層によって第２の導波路１１２が構成される。
【００２３】
第１及び第２の導波路１１１，１１２を含む領域の両側のスロットライン領域では、高抵抗ＩｎＰ　バッファ層１２１、第１のＩｎＧａＡｓＰ　エッチストップ層１２２、ｎ＋　−ＩｎＰ層１２３、ｎ−　−ＩｎＰ層１２４、ＭＱＷ層１２５、第１のｉ−ＩｎＰ層１２６、第２のＩｎＧａＡｓＰ　エッチストップ層１２７、第３のｉ−ＩｎＰ　層１３５が積層されてなる多層構造が、第１及び第２の導波路１１１，１１２を構成する層から離れて形成されている。それらの２つの多層構造の第３のｉ−ＩｎＰ　層１３５の上にはそれぞれスロットライン電極１１５ａ，１１５ｂが形成されている。また、第１、第２のリッジ部１１１ａ，１１２ａのｐ−ＩｎＧａＡｓＰ　層１３０の上にはそれぞれ位相変調電極１１５ｃ，１１５ｄが形成されている。
【００２４】
第１のリッジ部１１１ａ上で間隔をおいて断続的に形成される第１の位相変調電極１１５ｃは、エアブリッジ配線１１５ｅを通して第１のスロットライン電極１１５ａに接続されている。また、第２のリッジ部１１２ａ上で間隔をおいて断続的に形成される第２の位相変調電極１１５ｄは、エアブリッジ配線１１５ｆを通して第２のスロットライン電極１１５ｂに接続されている。なお、ＤＣパッド１１５ｇは第２のＩｎＧａＡｓＰ　エッチストップ層１２７上に形成されている。
【００２５】
図４の断面構造は、非常に薄い光導波路のコア層であるＭＱＷ層１２５を導電性の半導体層で上下から挟んだ構造になっており、単位長さあたりで大きな電気容量を持つ。
【００２６】
このような単位長さあたりの電気容量が大きい層構造により形成される一様な伝送路の特性インピーダンスは非常に小さな値になるので、特性インピーダンスの所望の値として例えば５０Ωから大きくはずれてしまう。
【００２７】
これに対してスロットライン部分のみの特性インピーダンスは、これらを構成する二つのスロットライン電極１１５ａ，１１５ｂの間隔が大きいことに起因して比較的大きな値を持つ。その値は、２つのスロットライン電極１１５ａ，１１５ｂの間隔を調整することである程度所望の値に近づけることができる。
【００２８】
ここで、このような位相変調領域とスロットライン領域の二つの領域を合わせた素子全体をミリ波の伝送路としてみた場合の特性インピーダンスは、スロットラインの特性インピーダンスと位相変調領域の特性インピーダンスの平均的な値となる。
【００２９】
したがって、位相変調器部の構造を電気容量の大きな図４の層構造に維持したままでも、それと組み合わされたスロットライン電極１１５ａ，１１５ｂの構造を調整することにより、素子全体の特性インピーダンスを所望の値に近づける設計が可能である。あるいは、位相変調電極１１５ｃ，１１５ｄの長さの合計が、スロットライン電極１１５ａ，１１５ｂの全長に占める割合を調整することでも素子全体のインピーダンスを調整できる。
【００３０】
また、図４の断面構造においてマッハツェンダ干渉計を構成する２本の光導波路１１１，１１２はリッジ型光導波路になっており、ＭＱＷ層１２５により構成されている。
【００３１】
リッジ型の導波路であるため、コアのＭＱＷ層１２５は横に広がっており、本光変調器においては２本のアーム間でＭＱＷ層１２５が連続している。ＭＱＷ層１２５の直下にはｎ−ＩｎＰ　層１２３，１２４が一様に形成されているが、その幅はＭＱＷ層１２５と同じで、２本のアームの間に連続的に形成されている。また、ＭＱＷ層１２５直上の層は第１のｉ−ＩｎＰ　層１２６により形成されているが、第１のｉ−ＩｎＰ　層１２６もＭＱＷ層１２５と同様の幅で広がっている。その上のリッジ部１１１ａ，１１２ａは、ＭＱＷ層１２５に近い順に、第２のｉ−ＩｎＰ　層１２８、ｐ−ＩｎＰ　層１２９により形成されており、それらの幅は通常の光導波路の２．０μｍ程度である。
【００３２】
図５は、図３のＩＩＩ−ＩＩＩ　線断面図であり、位相変調器の光軸に平行な方向の断面図である。
【００３３】
図５に示すように、マッハツェンダ干渉計を構成する２本のアームの上部には、アームの軸方向に沿って、ＭＱＷ層１２５に電界をかけて位相変調を行うための位相変調電極１１５ｃ，１１５ｄが断続的に形成されている。また、アームのうち位相変調電極１１５ｃ，１１５ｄが形成されてない部分においてもＭＱＷ層１２５直上には導電性半導体のｐ−ＩｎＰ　層１２９、ｐ−ＩｎＧａＡｓＰ　コンタクト層１３０が形成されている。
【００３４】
【発明が解決しようとする課題】
従来の光変調器においては、光変調動作時に高周波電気信号を素子上の進行波電極に伝搬させる際のエネルギー損失が大きいという問題があった。その結果、高周波電気信号が素子の進行波電極を伝搬する際の周波数帯域が低くなり、光変調帯域が低く抑えられるという問題が生じた。
【００３５】
従来の光変調器において、素子上の進行波電極を高周波電気信号が伝搬する際の損失係数は、α＝２００〜２５０／ｍとなる。この場合、長さＬｍの進行波電極を伝搬する高周波電気信号の強度はｅｘｐ（−α・Ｌ）の割合で減衰する。このように高周波電気信号の損失が大きいことに対して４つの原因が考えられる。以下これらについて順に詳しく述べる。
【００３６】
まず、第１の原因について説明する。
【００３７】
図４に示した従来技術の光変調器の断面層構造において、アンドーピングのｉ−ＭＱＷ層１２５とｉ−ＩｎＰ　層１２６，１２８の上部にｐ−ＩｎＰ　層１２９が形成されている。このような層構造をＭＯＶＰＥ法などのエピタキシャル成長により形成する場合、ｐ−ＩｎＰ　層１２９のドーパントであるＺｎがその下のｉ−ＩｎＰ　層１２６，１２８内、ｉ−ＭＱＷ層１２５内に拡散し、これらのｉ層の一部をｐ　型に導電化する。
【００３８】
図４においてｉ−ＩｎＰ　層１２６及びｉ−ＭＱＷ層１２５は、２本のアーム間に連続して形成されている。
【００３９】
したがって、これらの層がｐ型に導電化した場合、２本のアーム上の各々の位相変調電極１１５ｃ，１１５ｄは、それらの直下のｐ−ＩｎＰ　層１２９及びｐ−ＩｎＧａＡｓＰ　層１３０とｐ型導電化したｉ型の半導体層を通じて電気的に導通してしまう。一般に、高周波電気信号が伝搬する２つの電極の間で電気的アイソレーションが不完全であると、電極間を伝搬させる高周波電気信号の損失が大きくなる。その結果、高周波電気信号が素子を伝搬する際の周波数帯域が小さくなり、光変調帯域が小さく抑えられるという問題がある。
【００４０】
ＭＱＷ層１２５直上のｉ−ＩｎＰ　層１２６，１２８を十分厚く形成して、Ｚｎの拡散を抑えることも考えられるが、この場合はＭＱＷ層１２５を含むｉ層の厚さが大きくなる。ｉ層が厚くなると、光を変調するための電界がアンドーピング層の全体に一様に印加されるため、電界の強度は全体のｉ層が薄い状態に比べて小さくなってしまう。その結果、駆動電圧の増大を招くという問題が生じる。
【００４１】
次に、第２の原因について説明する。
【００４２】
前述のように、従来の半導体光変調器の変調動作時には高周波電気信号による大きな電界がＭＱＷ層１２５を含むｉ層に集中してかかる。この電界は、ｉ層の直上のｐ−ＩｎＰ　層１２９に染み出すため、この部分において電界と導電率を有する半導体とがオーバラップする。このような電界と導電性材料のオーバラップは高周波において電気信号のエネルギーロスになる。このことは、ＭＱＷ層１２５の下のｎ−ＩｎＰ　層１２３，１２４についても同様である。これにより従来技術における半導体光変調器は高周波電気信号の損失が大きい。
【００４３】
次に、第３の原因について説明する。
【００４４】
図４において、２本のリッジ導波路の間にはＭＱＷ層１２５が連続して存在しているが、２本のリッジ導波路の間の領域においても微量ながら高周波電気信号による電界が生じる。
【００４５】
ＭＱＷ層１２５からなるコアはアンドーピング層であって誘電体層として形成されている。この場合においても、ＭＱＷ層１２５と電界のオーバラップにより高周波電気信号の損失が若干、生じる。また、ｉ−ＭＱＷ層１２５の一部は前述のようにＺｎの拡散の影響でｐ型化しているため、この部分ではより大きな損失が生じる。これらの損失は光変調帯域の制限要因の一つになる。
【００４６】
次に、第４の原因について説明する。
【００４７】
図５から分かるように、マッハツェンダ干渉計を構成する２本のアームの上部には、アームの光軸方向に沿って、ＭＱＷ層１２５に電界をかけて位相変調を行うための位相変調電極１１５ｃ，１１５ｄが一方向に断続的に形成されている。この場合、アーム上に位相変調電極１１５ｃ，１１５ｄが形成されてない部分においても、ＭＱＷ層１２５直上には導電性半導体のｐ−ＩｎＰ　層１２９とｐ−ＩｎＧａＡｓＰ　コンタクト層１３０が形成されている。
【００４８】
光変調動作を行う場合、位相変調電極１１５ｃ，１１５ｄが形成された位相変調器部分においては高周波電気信号が伝達され、電極１１５ｃ，１１５ｄとｎ−ＩｎＰ　層１２３，１２４との間に電界を生じる。この時、この位相変調器部分に伝搬した高周波電気信号の一部はアームの軸方向に染み出していき、電極１１５ｃ，１１５ｄのない半導体部分にも電界を生じる。この染み出した電界は、ｐ−ＩｎＰ　層１２９などの半導体部分とオーバラップを生じるため、そのエネルギーが失われる。すなわち、高周波電気信号の損失の要因となり、これまで述べてきたように光変調帯域を制限する要因となる。
【００４９】
以上のように従来技術の半導体光変調器においては素子上の様々な箇所において、導電性の半導体あるいはアンドーピング層の半導体が形成されており、これらの材料と高周波電気信号により生じる電界とのオーバラップにより、高周波電気信号の損失が生じていた。その結果、光変調帯域が小さくなるという問題があった。
【００５０】
いずれの場合においても、変調動作に関係ない領域に導電性あるいは誘電体の半導体層が形成されていることが原因である。半導体層は位相変調を生じさせるＭＱＷコア層付近において、金属電極との間に最小限の体積で形成されていることが望ましい。
【００５１】
本発明の目的は、電界と半導体のオーバーラップによる電気信号の損失を従来よりも低減する光半導体装置を提供することにある。
【００５２】
【課題を解決するための手段】
上記した課題は、半導体基板の上に形成された第１導電型半導体よりなるバイアス層と、前記バイアス層の上に形成され且つ第１の上側クラッド層と第１導電型半導体よりなる第１の下側クラッド層との間に挟まれたストライプ状の第１のコア層を有する第１の光導波路と、前記第１の上側クラッド層から分離された第２の上側クラッド層と第１導電型半導体よりなる第２の下側クラッド層との間に挟まれて前記バイアス層の上に形成され、且つ前記第１のコア層とは分離されて形成されたストライプ状の第２のコア層を有する第２の光導波路と、前記第１の光導波路の前記第１の上側クラッド層の上に形成された第１の位相変調電極と、前記第２の光導波路の前記第２の上側クラッド層の上に形成された第２の位相変調電極と、前記第１の光導波路の側方に形成されて前記第１の位相変調電極に第１のエアブリッジ配線を介して接続される第１のスロットライン電極と、前記第２の光導波路の側方に形成されて前記第２の位相変調電極に第２のエアブリッジ配線を介して接続される第２のスロットライン電極と、前記半導体基板の上に形成されて前記第１の光導波路と前記第２の光導波路のそれぞれの一端に接続される第１の光カプラと、前記半導体基板の上に形成されて前記第１の光導波路と前記第２の光導波路のそれぞれの他端に接続される第２の光カプラと有することを特徴とする光半導体装置によって解決される。
【００５３】
上記した課題は、半導体基板の上に形成された第１導電型半導体よりなるバイアス層と、前記バイアス層の上に形成され且つ第１の上側クラッド層と第１導電型半導体よりなる第１の下側クラッド層との間に挟まれて光導波路の伝搬基本モードの電界分布のビーム径の幅を有するストライプ状の第１のコア層を有する第１の光導波路と、前記第１の上側クラッド層から分離された第２の上側クラッド層と第１導電型半導体よりなる第２の下側クラッド層との間に挟まれて前記バイアス層の上に形成され、且つ光導波路の伝搬基本モードの電界分布のビーム径の幅を有するストライプ状の第２のコア層を有する第２の光導波路と、前記第１の光導波路の前記第１の上側クラッド層の上に形成された第１の位相変調電極と、前記第２の光導波路の前記第２の上側クラッド層の上に形成された第２の位相変調電極と、前記第１の光導波路の側方に形成されて前記第１の位相変調電極に第１のエアブリッジ配線を介して接続される第１のスロットライン電極と、前記第２の光導波路の側方に形成されて前記第２の位相変調電極に第２のエアブリッジ配線を介して接続される第２のスロットライン電極と、前記半導体基板の上に形成されて前記第１の光導波路と前記第２の光導波路のそれぞれの一端に接続される第１の光カプラと、前記半導体基板の上に形成されて前記第１の光導波路と前記第２の光導波路のそれぞれの他端に接続される第２の光カプラとを有することを特徴とする光半導体装置によって解決される。
【００５４】
本発明における半導体変調器の電気信号の入力部分は進行波形電極として形成されている。
【００５５】
この変調器の進行波電極は、２種類の領域に大きく分けられる。一方は、光半導体素子の両側に配置されている幅の広い２つのスロットライン電極である。２本のスロットライン電極は、その内側に各スロットライン電極から派生した幅の細い位相調整電極を除いて考えると、２本でスロットライン伝送路を形成している。このスロットライン電極は高周波電子気信号を素子全体に伝搬させる伝送路としての機能を有している。
【００５６】
位相変調電極は、２本のスロットライン電極の内側に形成されいる。各スロットライン電極は、それぞれマッハツェンダ干渉計を構成する２本の光導波路（アーム）上に形成されている。
【００５７】
本発明における光変調器の位相変調領域では、２本の光導波路のそれぞれのコア層を例えばＭＱＷにより形成し、その幅はそれぞれのアームにおいて光のモード形状と同等程度に小さく抑えられており、２本のアーム間でコア層は連続していない。
【００５８】
コア層の上の上側クラッド層は、例えばｉ−ＩｎＰ　、ｐ−ＩｎＰ　から構成されているがこれらの幅についてもコア層と同じように小さく抑えられている。さらに、コア層の直下に存在する第１導電型半導体、例えばｎ−ＩｎＰ　層からなる下側クラッド層についても、ＭＱＷコア層に接する部分においては、ＭＱＷコア層と同じ幅に形成されている。
【００５９】
２本のアームに挟まれた領域での半導体層の最表面、例えばｎ−ＩｎＰ　層の上面はコア層の最下面よりも低い位置に形成されている。
【００６０】
また、コア層の両脇には高抵抗半導体層が形成されており、この高抵抗半導体層とＭＱＷ層と上側及び下側クラッドは幅数μｍ程度のメサを構成する。位相変調電極は、２本のアームにおいてそれぞれ、メサ上面にある第２導電型コンタクト層の上面と、高抵抗半導体層の上面に亘って形成されている。
【００６１】
マッハツェンダ干渉計を構成する２本のアームにおいて、アーム上部に位相変調電極が形成されている部分、すなわち位相変調器部分ではコア層と位相変調電極との間に導電性半導体が形成されているのに対して、電極が形成さていない部分においてはコア層の上に高抵抗半導体層を形成してもよい。
【００６２】
本発明においては、光導波路の下部に第１導電型半導体層からなるクラッド層を素子上の一部の領域において光導波路よりも広く形成し、その拡張領域上にＤＣバイアス用電極パッドを形成している。これにより、光導波路の下の第１導電型半導体層を一定電位に保つ。
【００６３】
本発明においては素子上に形成された進行波電極の特性インピーダンスを所望の値に一致させる事が可能である。本発明においては前述のように素子上の進行波電極を、スロットライン電極領域と位相変調電極領域の２つの領域に分けている。これにより、素子全体を一つの高周波伝送路としてみた場合に、その特性インピーダンスを所望の値に一致させる事が可能である。
【００６４】
本発明における位相変調器部分は非常に薄い光導波路コア層を導電性の半導体層で挟んだ構造になって大きな電気容量を持つ。
【００６５】
２つのスロットライン電極の特性インピーダンスは、２つのスロットライン電極の互いの間隔を大きくすることにより比較的大きな値を持つ。その値は電極の間隔を調整することにより、ある程度所望の値に近づけることができる。
【００６６】
このような２つの領域を合わせた素子全体をミリ波の伝送路としてみた場合の特性インピーダンスは、スロットラインの特性インピーダンスと光導波路の特性インピーダンスとの平均的な値となる。したがって位相変調器部分の構造を電気容量の大きな層構造に維持したままでも、それと組み合わされたスロットライン電極の構造を調整することで、素子全体の特性インピーダンスを所望の値に近づける設計が可能である。あるいはスロットライン電極の全長に占める、位相変調電極長の割合を調整することでも素子全体のインピーダンスを調整できる。
【００６７】
本発明においては高周波電気信号を素子上に伝搬させる際のエネルギー損失が小さいという作用が得られる。以下のこの事について詳しく説明する。
本発明において、コア層であるｉ−ＭＱＷ層とアンドープの上側クラッド層はその幅が光の伝搬モードの幅と同程度に抑えられており、しかもコア層と上側クラッド層が２本のアーム間で連続していない。したがって、これらの層の一部がさらに上の結晶成長中のドーパントの拡散により導電型化しても、２本のアーム間で上側クラッド層同士又はコア層同士が電気的に導通することがない。
【００６８】
２本のアームのそれぞれのコア層の下の下側クラッド層は、２本のアーム間で連続している。しかし、２本のアームのそれぞれにおいて、下側クラッド層と２本のアーム上の電極は、下側クラッド層とは逆の導電性を持つ上側クラッド層を介して接続されている。即ち、２本のアームのそれぞれに設けられた電極の間では、２つのダイオードを極性を逆向きにして直列接続した状態となる。
【００６９】
したがって、２本のアーム上の電極の間では、下側クラッド層を通る電気的パスの絶縁性は非常に大きい。すなわち、本発明における光変調器は高周波電気信号が伝搬する２つの電極の間で電気的アイソレーションが良好であり、そのため高周波電気信号の損失は小さい。
【００７０】
本発明において、光導波路のコア層となるＭＱＷ層の幅は光のモード分布と同程度に小さく抑えられており、その両側はＭＱＷ層より屈折率の小さい、高抵抗性半導体層が形成されている。このような導波路構造においてＭＱＷ層の幅は従来技術で用いられているリッジ構造導波路のリッジ部分の幅に比較して小さい。そのため、本発明においてＭＱＷ層の上部に形成されたｐ−ＩｎＰ　層（上側クラッド層）の幅は、従来技術のｐ−ＩｎＰ　の幅に比較して小さい。これにより、この部分における高周波電気信号による電界と上側クラッド層とのオーバラップも小さい。また、ＭＱＷ層の下の下側クラッド層についても同様に、本発明においてはＭＱＷ層直下においてその幅はＭＱＷ層の幅と同じで小さく抑えられている。したがって、この部分でも下側クラッド層を構成する導電性半導体と電界とのオーバラップは小さい。ＭＱＷ層の両側には高抵抗性の半導体（ＩｎＰ　）が形成されているが、この部分での高周波電気信号の損失は殆どない。このように、本発明においてはＭＱＷ層を上下から挟む導電性半導体と、高周波電気信号による電界のＭＱＷ層付近でのオーバラップが小さくなり、そのため高周波電気信号の損失が小さい。
【００７１】
本発明において、マッハツェンダ干渉計を構成する２本のアーム間の領域のコア層は除去されており、その領域から半導体層、例えばｎ−ＩｎＰ　層が最表面に形成されている。この半導体層の上面の位置はコア層の下面よりも基板側に下げられている。２本のアーム間の空間には高周波電気信号による電界が分布しているが、その強度は電極に近いほど大きい。本発明においてはアームの間に存在するのはコア層ではなくて半導体層のみで、しかもその位置は電極から下方に遠ざけられた位置に形成されている。
【００７２】
したがって、２本のアーム間の領域での電界は小さく、その結果、電界と半導体とのオーバラップから生じる高周波電気信号の損失は小さい。
【００７３】
本発明において、マッハツェンダ干渉計を構成する２本のアームの上部に位相変調電極が形成されている。そして、位相変調電極とコア層の間に第１導電型半導体が形成されている。これに対して、アーム上部に電極が形成さていない部分においては、コア層の上に高抵抗半導体層、例えば高抵抗ＩｎＰ　層が形成されている。
【００７４】
光変調動作を行う場合、電極の形成された位相変調器部分においては高周波電気信号が伝達され、位相変調電極とコア層の下の第１導電型クラッド層との間に電界を生じる。この時、この位相変調器部分に伝搬した高周波電気信号の一部は光軸方向に広がり、上面に電極のない部分にも電界を生じる。
【００７５】
本発明においては、上面に電極のない部分では、前述のようにコア層上に高抵抗半導体層が形成されている。高抵抗性半導体は、導電性の半導体と異なり、電界とのオーバラップにより生じる高周波電気信号のエネルギー損失は非常に小さい。したがって、本発明においては、アーム上部に電極が形成されていない部分での高周波電気信号の損失は小さい。
このように、本発明においては高周波電気信号が素子を伝搬する際に生じる、導電性半導体あるいは絶縁性半導体と電界とのオーバラップを必要最小限にし、高周波電気信号の伝搬に対して最適化した構造となっている。
【００７６】
これにより、高周波電気信号が素子を伝搬する際に生じるエネルギー損失は小さい。その結果、高周波電気信号が素子を伝搬する際の周波数帯域は十分大きくなり、光変調帯域も十分大きくなるという作用が得られる。本発明の光変調器において、素子上の進行波電極を高周波電気信号が伝搬する際の損失係数αは、α＝７０〜１００／ｍとなる。この値は、先に示した従来の半導体光変調器の損失係数α＝２００〜２５０／ｍに比較して大幅に低減されている。したがって、本発明の効果は非常に大きい。
【００７７】
なお、本発明においてコア層の両側には高抵抗半導体層が形成されており、高抵抗半導体層はその間に挟まれたＭＱＷ層及びクラッド層とともに幅数μｍ程度のメサを形成している。一般に光のモードの電界分布と同程度の幅の狭い領域に金メッキ等による電極を形成することは困難で製造上の問題となる。
【００７８】
本発明においては、２本のアーム上の電極は、それぞれ上述のメサ上面のコンタクト層、高抵抗半導体層に跨った比較的広い領域に電極が形成されているため、製造も容易である。この場合、電極から流れる電流は高抵抗半導体層の間のコンタクト層のみを通じて流れる。
【００７９】
【発明の実施の形態】
以下に本発明の実施の形態を図面に基づいて説明する。
（第１の実施の形態）
図６は、本発明の第１実施形態に係る半導体光変調器の平面図、図７は、図６のＩＶ−ＩＶ線断面図、図８は、図６のＶ−Ｖ線断面図、図９は、図６のＶＩ−ＶＩ線断面図、図１０は、図６のＶＩＩ−ＶＩＩ　線断面図である。
【００８０】
本実施例に係るマッハツェンダ型光変調器は、高抵抗ＩｎＰ　基板１の上に形成されている。
【００８１】
高抵抗ＩｎＰ　基板１の全面には高抵抗ＩｎＰ　バッファ層２が形成されている。その高抵抗ＩｎＰ　バッファ層２上には、ほぼ中央を通る略四角形の平面形状を有するｎ型導電性のＩｎＰ　バイアス層（ｎ−ＩｎＰ　層）４が形成されている。このｎ−ＩｎＰ　バイアス層４は、後述するＤＣバイアス電極からＤＣバイアスが印加され、その厚さは約１．５μｍで、幅は２６．０μｍに加工されている。このｎ−ＩｎＰ　バイアス層４のドーパントはシリコン（Ｓｉ）であり、ドーパント濃度は１．０×１０１８　／ｃｍ３である。
【００８２】
ｎ−ＩｎＰ　バイアス層４と高抵抗ＩｎＰ　バッファ層２の間には厚さ５０ｎｍの第１のアンドープＩｎＧａＡｓＰ　（ｉ−ＩｎＧａＡｓＰ　）エッチストップ層３が形成されている。
【００８３】
ｎ−ＩｎＰ　バイアス層４の上には、第１、第２の埋込型光導波路（アーム）５，６と第１、第２の多モード干渉（ＭＭＩ）光カプラ７，８が形成されており、これらによりマッハツェンダ光干渉計が構成されている。
【００８４】
第１、第２の埋込型光導波路５，６は、第１及び第２のＭＭＩ光カプラ７，８の間の領域では離れて形成されており、それらの光入射端は第１のＭＭＩ光カプラ７の光出射部に接続され、それらの光出射端は第２のＭＭＩ光カプラ８の光入射端に接続されている。
【００８５】
埋込型光導波路５，６は、図６、図７に示すような構造を有している。
【００８６】
マッハツェンダ干渉計を構成する２本のアーム５，６内には、それぞれ幅１．５μｍのストライプ状のアンドーピング多重量子井戸（ｉ−ＭＱＷ）層１１がコア層として光軸に沿って形成されている。このＭＱＷ層１１は、１５層の井戸層を有し、各井戸層をバリア層で挟む構造となっている。井戸層、バリヤ層の材料はそれぞれＩｎＰ　、ＩｎＧａＡｓＰ　である。また、井戸層及びバリヤ層の膜厚は共に１０ｎｍである。ｉ−ＭＱＷ層１１は、光導波路５，６の伝搬基本モードの電界分布のビーム径程度の幅を有している。ｉ−ＭＱＷ層１１のＰＬ発光波長は１．４３μｍである。
【００８７】
ｉ−ＭＱＷ層１１の上には、厚さ０．２μｍのアンドーピングのＩｎＰ　層（ｉ−ＩｎＰ　層）１２と、厚さ２．０μｍのｐ型導電性のＩｎＰ　層（ｐ−ＩｎＰ　層）１３と、厚さ０．３μｍのｐ型導電性のＩｎＧａＡｓ層（ｐ−ＩｎＧａＡｓ層）１４が形成されている。ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４のドーパントは亜鉛（Ｚｎ）であって、ドーパント濃度はそれぞれ１．０×１０１８　／ｃｍ３　、２．０×１０１９　／ｃｍ３　である。
【００８８】
ｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４は、図７、図８、図９に示すように、第１、第２の埋込型光導波路（アーム）５，６のそれぞれの位相変調領域に、光進行方向に３５．０μｍの長さで且つ２０．０μｍの間隔をおいてｉ−ＭＱＷ層１１の上に２０個ずつ凸状に形成されている。但し、紙面の都合上、図においては個数が省略されて４個で表されている。
【００８９】
また、ｉ−ＭＱＷ層１１の下には、光軸方向に沿って、厚さ０．３μｍのｎ−ＩｎＰ　層１０が形成されている。ｉ−ＭＱＷ層１１及びｎ−ＩｎＰ　層１０は光軸に平行に一様な膜厚にて形成されている。ｎ−ＩｎＰ　層１０のドーパントはＳｉであり、そのドーパント濃度は１．０×１０１８　／ｃｍ３である。
【００９０】
ｎ−ＩｎＰ　層１０、ｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４の幅は全てｉ−ＭＱＷ層１１の幅と等しく、１．５μｍとなっている。ｎ−ＩｎＰ　層１０からｐ−ＩｎＧａＡｓ層１４までの各層の周囲は、鉄（Ｆｅ）がドープされた高抵抗ＩｎＰ　層（ＳＩ−ＩｎＰ層）１５により埋め込まれている。また、光軸方向に分断されたｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４からなる凸部の間にもＳＩ−ＩｎＰ層１５が埋め込まれている。
【００９１】
第１、第２の光導波路５，６の位相変調領域の間では、ＳＩ−ＩｎＰ層１５に凹部が形成されて、ｎ−ＩｎＰ　バッファ層４の上面が露出している。即ち、位相変調領域において、２つの光導波路５，６の間では、ｎ−ＩｎＰ　バッファ層４の上面がｐ−ＩｎＧａＡｓ層１４及びｉ−ＭＱＷ層１１よりも下に位置している。
【００９２】
ＳＩ−ＩｎＰ層１５の上面は、ｐ−ＩｎＧａＡｓ層１４の上面とともに平坦面を形成する。ＳＩ−ＩｎＰ層１５は、ｎ−ＩｎＰ　バイアス層の上で、ｎ−ＩｎＰ　層１０、ｉ−ＭＱＷ層１１、ｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４とともにメサ構造を構成している。メサ構造の位相変調領域における幅は８．０μｍである。
【００９３】
なお、メサ構造とｎ−ＩｎＰ　バイアス層８の間には厚さ５０ｎｍの第２のＩｎＧａＡｓＰ　エッチストップ層９が形成されている。第２のＩｎＧａＡｓＰ　エッチストップ層９とＳｉ−ＩｎＰ層１０の総厚は３．３μｍである。
【００９４】
上記した光導波路５，６は、図面においてコアであるｉ−ＭＱＷ層１１を便宜的に示しているが、その上下の層１０，１２〜１４、１５も含まれる構造であり、これについては以下の実施形態でも同様である。また、光導波路５，６においてコアであるｉ−ＭＱＷ層１１の屈折率は、その周囲のＩｎＰ　層の屈折率よりも高くなっている。
【００９５】
図６〜図１０に示すマッハツェンダ型変調器は、スロットライン型の電極と位相変調のための電極とがＡｕメッキにて形成されている。なお、スロットライン型の電極を以下にスロットライン電極といい、位相変調のための電極を以下に位相変調電極という。
【００９６】
第１、第２のスロットライン電極１７ａ，１７ｂは、ｎ−ＩｎＰ　バイアス層４の両側面から１０．０μｍ離れた領域に、Ａｕメッキにより幅２０．０μｍ、膜厚４．０μｍで形成されている。また、メサ構造の上面から２０．０μｍの間隔で断続的に露出しているｐ−ＩｎＧａＡｓ層１４の上とその両側のＳＩ−ＩｎＰ層１５の上には、それぞれ厚さ３．０μｍの位相変調電極１８ａ，１８ｂがＡｕメッキにより形成されている。ｐ−ＩｎＧａＡｓ層１４は、位相変調電極１８ａ，１８ｂのコンタクト層となっている。
【００９７】
これにより、位相変調電極１８ａ，１８ｂはマッハツェンダ干渉計を構成する２本の光導波路５，６の上にそれぞれ２０個ずつ形成されることになる。なお、位相変調電極１８は、２０個のｐ−ＩｎＧａＡｓ層１４の相互間のＳＩ−ＩｎＰ層１５上とｉ−ＭＱＷ層１１上には形成されない。
【００９８】
また、スロットライン電極１７ａ，１７ｂと位相変調電極１８ａ，１８ｂは、Ａｕメッキにより形成されるエアブリッジ配線１９ａ，１９ｂを介して、それぞれ電気的に接続されている。
【００９９】
ｎ−ＩｎＰ　バイアス層４上の光入射領域には、ｎ−ＩｎＰ　層１０とＭＱＷ層１１をＳＩ−ＩｎＰ層１５で覆ってなるストライプ状の第３の光導波路２０が第１のＭＭＩ光カプラ７の光入射端に接続されている。また、ｎ−ＩｎＰ　バイアス層４上の光出射領域には、ｎ−ＩｎＰ　層９とＭＱＷ層１１をＳＩ−ＩｎＰ層１５で覆ってなるストライプ状の第４の光導波路２１が第２のＭＭＩ光カプラ８の光出射端に接続されている。
【０１００】
なお、第１及び第２のＭＭＩ光カプラ８は、第１、第２の光導波路５，６よりも幅が広く形成され、第３，第４の光導波路２０，２１と同じ層構成となっている。
【０１０１】
上記したｎ−ＩｎＰ　バイアス層４は、図６、図１０に示すように、第４の光導波路２１の一側方に８０．０μｍの幅で拡張されている。そして、拡張したｎ−ＩｎＰ　バイアス層４の突出部分の先端から内側に５０．０μｍの領域にはＤＣバイアス電圧を印加するためのＤＣバイアス用電極パッド２２が金メッキにより４．０μｍの厚さに形成されている。従って、第４の光導波路２１とＤＣバイアス用電極パッド２２の距離は３０．０μｍとなる。なお、ＤＣバイアス用電極パッド２２の光進行方向に沿った長さは、５０．０μｍであり、その下のｎ−ＩｎＰ　バイアス層４は、ＤＣバイアス用電極パッド２２と同じ平面形状となっている。また、ＤＣバイアス用電極パッド２２と第４の光導波路２１の間の領域に形成されたｎ−ＩｎＰ　バイアス層４の光進行方向に沿った長さは１０．０μｍである。
【０１０２】
図１１は、図６〜図１０に示したマッハツェンダ型光変調器を駆動する際の等価回路である。この光変調器は、スロットライン電極１７ａ，１７ｂの一端から高周波電気信号２４を入力し、スロットライン電極１７ａ，１７ｂの他端を５０Ωの抵抗２５で終端している。また、マッハツェンダ干渉計を構成する２本の光導波路５，６におけるｉ−ＭＱＷ層１１からなるコアの下部はｎ−ＩｎＰ　バイアス層４により接続されており、ｉ−ＭＱＷ層１１の下面の電位を２本の光導波路５，６の間で実質的に等しくしてある。更に、ｎ−ＩｎＰ　バイアス層４は光変調器両端間で連続しており、ＤＣバイアス用電極パッド２２に接続されている。
【０１０３】
ｎ−ＩｎＰ　バイアス層４は、等価的にインダクタンスとなり、ｐ−ＩｎＰ　層１３、ＭＱＷ層１１及びｎ−ＩｎＰ　層１０は、等価的にダイオードとなる。
【０１０４】
そして、光変調器の駆動時には、ＤＣバイアス用電極パッド２２にＤＣ電圧源２６からＤＣバイアスを与えることで、ｎ−ＩｎＰ　バイアス層４の電位を所望の値に調整する。
【０１０５】
第３の光導波路２０から入力した連続光は、第１のＭＭＩカプラ７を通して第１、第２の光導波路５，６へと２つの経路に分けられる。そして、第１の光導波路５の位相変調領域において第１の位相変調電極１８ａに与えられた高周波信号により位相変調された光は、第２のＭＭＩカプラ８へと進行する。これと同時に、第２の光導波路６の位相変調領域において第２の位相変調電極１８ｂに与えられた高周波信号により位相変調された光は第２のＭＭＩカプラ８へと進行する。
【０１０６】
第１の光導波路５と第２の光導波路６のそれぞれにおいて位相変調された光は、第２のＭＭＩカプラ８において結合して、光強度変調信号となって第４の光導波路２１を通して進行する。なお、光変調器において、コアとなるｉ−ＭＱＷ層１１の上と下に形成されたｎ−ＩｎＰ　層１０、ｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３はクラッド層として機能し、また、ＳＩ−ＩｎＰ層１５もクラッド層として機能する。これにより、光はｉ−ＭＱＷ層１１を中心にして進行する。
【０１０７】
次に、第１実施形態に係る光変調器の製造方法を説明する。
【０１０８】
図１２は、本発明の第１実施形態に係る半導体光変調器の膜作成工程を示す斜視図、図１３〜図１７は、本発明の第１実施形態に係る半導体光変調器の作成工程を示す上面図、図１８〜図２２は、本発明の第１実施形態に係る半導体光変調器の一部の作成工程を示す斜視図である。
【０１０９】
なお、図１８〜図２２は、図１３〜図１７において破線で囲まれた領域の斜視断面を示している。
【０１１０】
まず、図１２に示すように、高抵抗ＩｎＰ　基板１上にｎ−ＩｎＰ　層４ａ、アンドーピング多重量子井戸（ｉ−ＭＱＷ）層１１、ｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４を順にＭＯＶＰＥ法を用いて一様に形成したウエハを用意する。高抵抗ＩｎＰ　基板１の上層はＭＯＶＰＥ法により形成された高抵抗ＩｎＰ　バッファ層２を含むものとする。また、ｎ−ＩｎＰ　層４ａは、約１．８μｍの厚さに形成されている。
【０１１１】
なお、上記したように、ｎ−ＩｎＰ　層４ａのうち下面から１．５μｍの高さにはＩｎＧａＡｓＰ　エッチストップ層９が形成され、ｎ−ＩｎＰ　層４ａの下面と高抵抗ＩｎＰ　基板の間にはＩｎＧａＡｓＰ　エッチストップ層３が形成されている。それらのエッチストップ層３，９は図では省略されている。
【０１１２】
次に、ＳｉＯ２からなるマスク（不図示）を位相変調領域に形成する。そのマスクは、光進行方向に対して直交する方向に延在するストライプを光進行方向に２０μｍの間隔をおいて複数形成した平面形状を有している。そのストライプは、光進行方向に対して３５μｍの幅を有している。
【０１１３】
そして、そのマスクに覆われない領域にあるｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４をエッチングによって除去し、ＭＱＷ層１１を露出させる。
【０１１４】
続いて、図１３に示すように、マスクに覆われない領域から露出したＭＱＷ層１１の上に第１のＳＩ−ＩｎＰ層１５ａを約３．３μｍの厚さに形成し、その後にマスクを除去する。図１３において破線で囲んだ領域の斜視断面を図１８に示す。なお、ＳｉＯ２からなるマスクの上には第１のＳＩ−ＩｎＰ層１５ａは成長しない。
【０１１５】
ここまでの工程は、リソグラフィー技術、エッチング技術及びＭＯＶＰＥ法による再成長技術により行われる。
【０１１６】
次に、図１４、図１９に示すように、ｎ−ＩｎＰ　層４ａとｉ−ＭＱＷ層１１、ｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４及び第１のＳＩ−ＩｎＰ層１５ａをドライエッチング技術により加工し、マッハツェンダ干渉計を構成する幅１．５μｍの第１〜第４の光導波路５，６，２０，２１及び幅１８μｍの第１、第２のＭＭＩ光カプラ７，８を形成する。この場合にも、第１〜第４の光導波路５，６，２０，２１及び第１、第２のＭＭＩ光カプラ７，８のそれぞれの平面形状を有するＳｉＯ２マスク（不図示）を第１のＳＩ−ＩｎＰ層１５ａ及びｐ−ＩｎＧａＡｓ層１４の上に形成する。また、ｎ−ＩｎＰ　層４ａのエッチングは、ｎ−ＩｎＰ　層４ａの下面から１．５μｍの厚さが残るように行われる。この際のエッチングは、ｎ−ＩｎＰ　層４ａ内のＩｎＧａＡｓＰ　エッチングストップ層（９）の手前で停止させ、この層を残すようにする。
【０１１７】
これにより形成されたｎ−ＩｎＰ　層４ａの凸部は、図７〜図１０に示したように、第１〜第４の光導波路５，６，２０，２１のｉ−ＭＱＷ層１１と同じ平面形状のｎ−ＩｎＰ　層１０となる。
【０１１８】
次に、図１５、図２０に示すように、ＳｉＯ２マスク（不図示）を残した状態で、ドライエッチングにより露出されたｎ−ＩｎＰ　層４ａの上にＭＯＶＰＥ法による埋め込み成長技術を用いて第２のＳＩ−ＩｎＰ層１５ｂを約３．３μｍの厚さに選択成長する。その後に、ＳｉＯ２マスクを除去する。
【０１１９】
さらに、マッハツェンダ干渉計を構成する第１〜第４の光導波路５，６，２０，２１、第１、第２のＭＭＩ光カプラ７，８の下を通る帯状の領域とＤＣバイアス用金属パッド２２への拡張領域を覆うＳｉＯ２マスク（不図示）を第１、第２のＳＩ−ＩｎＰ層１５ａ，１５ｂ及びｐ−ＩｎＧａＡｓ層１４の上に形成する。ＳｉＯ２マスクは、ストライプ状の第１、第２の光導波路５，６から３．２５μｍはみ出した領域を覆う形状とする。
【０１２０】
そして、図１６、図２１に示すように、ＳｉＯ２マスク（不図示）から露出した第２のＳＩ−ＩｎＰ層１５ｂ及びその下のｎ−ＩｎＰ　層４ａをウェットエッチングして高抵抗ＩｎＰ　基板１を露出させる。その際、ｎ−ＩｎＰ　層４ａの下に形成されたＩｎＧａＡｓＰ　エッチストッパ層（３）により、ウェットエッチングは精度良く行われる。このエッチストッパ層（３）はウェットエッチングの後に別のエッチング液を用いるエッチングにより選択エッチングされる。これによりパターニングされた、ｎ−ＩｎＰ　層４ａは、図７〜図１０に示されたｎ−ＩｎＰ　バイアス層４となる。
【０１２１】
次に、ＳｉＯ２マスク（不図示）を除去した後に、図１７、図２２に示すように、第１、第２の光導波路５，６の互いの対向側面に第２のＳＩ−ＩｎＰ層１５ｂを３．２５μｍの幅で残すように、第１、第２の光導波路５，６の間の領域にある第２のＳＩ−ＩｎＰ層１５ｂをエッチングして、その下のｎ−ＩｎＰ　バイアス層４を露出させる。その際、ｎ−ＩｎＰ　層１５ｂ中に形成したＩｎＧａＡｓＰ　エッチストッパ層９により、ウェットエッチングは精度良く行われる。このエッチストッパ層９はウェットエッチングの後に別のウェットエッチングにより除去される。これと同時に、第４の光導波路２１からＤＣバイアス用電極パッド２２に至る領域のＳＩ−ＩｎＰ層１５ｂもエッチングして、ｎ−ＩｎＰ　バイアス層４の張り出し領域を露出させる。これにより残されたＳＩ−ＩｎＰ層１５ａ，１５ｂは、図７〜図１０に示したＳＩ−ＩｎＰ層１５となる。この場合にも、第２のＳＩ−ＩｎＰ層１５ｂをパターニングするためにＳｉＯ２マスクを用いる。
【０１２２】
最後に、素子の表面にＡｕメッキによりスロットライン電極１７ａ，１７ｂ、位相変調電極１８ａ，１８ｂ、エアブリッジ配線１９ａ，１９ｂ及びＤＣバイアス用電極パッド２２を形成する。このＡｕメッキは２回に分けて行われる。
【０１２３】
最初のメッキにより、図６に示したスロットライン電極１７ａ，１７ｂとＤＣバイアス用電極パッド２２を４μｍの厚さに形成する。その後、２回目のＡｕメッキにより図６における位相変調電極１８ａ，１８ｂを３μｍの厚さに形成する。この時、位相変調電極１８ａ，１８ｂとスロットライン電極１７ａ，１７ｂとがＡｕメッキのエアブリッジ配線１９ａ，１９ｂにより接続される。それらの電極をＡｕメッキで形成する際には、例えばレジストパターンを用いる選択メッキ法による。また、２回目のＡｕメッキの前にｐ−ＩｎＧａＡｓ層１４とスロットライン電極１７ａ，１７ｂの間に例えばレジストを形成し、Ａｕメッキの後にレジストパターンを除去することによりエアブリッジ配線１９ａ，１９ｂの下には空間が形成される。
【０１２４】
第２のスロットライン電極１７ｂは、２回目のＡｕメッキの工程で、第１及び第２の導波路５，６の上方をエアブリッジ構造となって第１のスロットライン１７ａの近傍まで引き出される。この場合にも、第１及び第２の導波路５，６の上に例えばレジストを形成し、エアブリッジ構造を形成した後にレジストを選択除去するようにしてもよい。
【０１２５】
ところで、上記した位相変調電極１８ａ（１８ｂ）の各々の長さと、位相変調電極１８ａ（１８ｂ）が光導波路５（６）全長に占める割合と、コア層１１とその上のアンドーピング層１２の合計厚さとを調整することにより、素子の進行波電極としての特性インピーダンスが５０Ω又は所望の値に実質的に一致させることができる。
（第２の実施の形態）
図２３は、本発明に係る第２実施形態の半導体光変調器を示す平面図、図２４は、図２３のＶＩＩＩ−ＶＩＩＩ線から見た断面図である。図２３、図２４において、図６〜図１０と同じ符号は同じ要素を示している。
【０１２６】
本実施形態に係る半導体光変調器において、マッハツェンダ干渉計を構成する第１〜第４の光導波路５，６，２０，２１及びＭＭＩカプラ７，８のｉ−ＭＱＷコア層１１の上部には、光軸に平行な方向に沿ってｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４が一様に形成されている。
【０１２７】
即ち、ｐ−ＩｎＧａＡｓ層１４の上面に間隔をおいて形成される複数の位相変調電極１８ａ，１８ｂの相互間においても、ｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４が隙間を置かずに形成されている。
【０１２８】
従って、位相変調電極１８ａ，１８ｂが形成されていない部分においては、第１実施形態で示したＳＩ−ＩｎＰ層１５は形成されずに光導波路５，６，２０，２１及びＭＭＩカプラ７，８の両側にのみ形成されることになり、この点で第１実施形態とは異なる構造となっている。その他の構造については第１実施形態と同じである。
【０１２９】
本実施形態に係る半導体光変調器の製造工程については、第１実施形態とほぼ同様である。但し、本実施形態の場合には、図１３、図１８に示したＭＯＶＰＥ再成長の工程は省かれる。そのため、本実施形態に係る光変調器は、製造の簡便性において第１実施形態に係る光変調器よりも優れている。
【０１３０】
しかし、本実施形態においては、位相変調電極１８ａ，１８ｂが形成されていない部分においてもｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４が一様に形成されるめ、この部分により高周波電気信号のエネルギー損失が生じる。
【０１３１】
したがって、本実施形態の変調器によれば、複数の位相変調電極１８ａ，１８ｂの間の部分をＳＩ−ＩｎＰ層で埋め込んだ構造に比べて、進行波電極の周波数帯域は小さくなる。しかし、位相変調器部分の断面は、図７に示した断面と同じ構造になって、ｉ−ＭＱＷ層１１及びその上下層の幅を小さくした構造になっているので、従来技術に比較すると高周波電気信号のエネルギー損失が小さいという作用が得られる。
（第３の実施の形態）
図２５は、本発明に係る第３実施形態の半導体光変調器を示す平面図、図２６は、図２５のＩＸ−ＩＸ線から見た断面図である。図２５、図２６において、図６〜図１０と同じ符号は同じ要素を示している。
【０１３２】
本実施形態の半導体光変調器は、マッハツェンダ干渉計を構成する第１、第２の光導波路５，６のｉ−ＭＱＷ層１１の間のＳＩ−ＩｎＰ層１５は、それらの間の領域で分離されずに、連続的に形成されており、このＳＩ−ＩｎＰ層１５の上面とｉ−ＭＱＷ層上方のｐ−ＩｎＧａＡｓ層１４上面との高さ方向の位置がほぼ一致している。
【０１３３】
本実施形成の製造方法は、第１実施形態とほぼ同様の工程である。但し本実施形態の場合には第１実施形態で図１７、図２２を用いて説明したウェットエッチングの工程において、２つの光導波路５，６のｉ−ＭＱＷコア層１１の間のＳＩ−ＩｎＰ層１５を除去せずに、そのままにしておき、ＤＣバイアス用電極パッド２２の下のｎ−ＩｎＰ　バイアス層４を露出させる時に、ｎ−ＩｎＰ　バイアス層４の両側のＳＩ−ＩｎＰ層１５を除去する。
【０１３４】
このように本実施形態では２本の光導波路５，６のｉ−ＭＱＷ層１１の間の領域においてＳＩ−ＩｎＰ層１５を除去する必要がないため、製造の簡便性の点で第１実施形態よりも優れている。
【０１３５】
また、本実施形態においては、２本の光導波路５，６のそれぞれのｉ−ＭＱＷ層１１上方のｐ−ＩｎＧａＡｓ層１４の上面と、その間に挟まれたＳＩ−ＩｎＰ層１５の上面を合わせた比較的広い範囲に渡って平坦な表面が得られている。このように、ｐ−ＩｎＧａＡｓ層１４上面の周辺の平坦性が良いため、この部分に行うＡｕメッキは、位置合わせ余裕が大きくなるので比較的容易に形成され、製造上の利点がある。
【０１３６】
なお、本実施形態では、ｎ−ＩｎＰ　バイアス層４とｉ−ＭＱＷ層１１の間にはＩｎＧａＡｓＰ　エッチストップ層９は形成されていない。
（第４の実施の形態）
図２７は、本発明に係る第４実施形態の半導体光変調器を示す平面図、図２８は、図２７のＸ−Ｘ　線から見た断面図で、図２９は、図２７のＸＩ−ＸＩ線から見た断面図である。図２７〜図２９において、図６〜図１０と同じ符号は同じ要素を示している。
【０１３７】
本実施形態ではこれまで説明してきた半導体光変調器と半導体レーザを集積形成した素子構造となっている。
【０１３８】
図２７において、第１のＭＭＩ光カプラ７に接続された第３の光導波路２０の光入射端には半導体レーザ３１が接続されている。また、ＤＣバイアス用電極パッドは、上記した実施形態と異なって、第３の光導波路２０の側方で且つ半導体レーザ３１のｎ側電極として形成されている。
【０１３９】
半導体レーザは、図２８、２９に示すように、ｎ−ＩｎＰ　バイアス層４の上には、２本の光導波路５，６のｉ−ＭＱＷ層１１のとほぼ同じ高さでＭＱＷ活性層３２が形成されている。
【０１４０】
但し、半導体レーザ３１においてＭＱＷ活性層３２の発光波長は１．５５μｍ近辺に調整され、変調器領域のｉ−ＭＱＷ層１１とは異なる組成及び構造になっている。
【０１４１】
図２８、図２９において省略したが、半導体レーザ３１においては通常の分布帰還（ＤＦＢ）レーザと同様に、ＭＱＷ活性層３２の上又は下に回折格子が形成されている。ＭＱＷ活性層３２の組成と回折格子の形状は、このＤＦＢレーザの発振波長が１．５５μｍとなるようにそれぞれ調整される。
【０１４２】
半導体レーザ３１においてＭＱＷ活性層３２の上にはｐ−ＩｎＰ　クラッド層３３とｐ−ＩｎＧａＡｓ層３４が形成されている。ＭＱＷ活性層３２の下には、第３の導波路２０のｉ−ＭＱＷ層１１の下から延在してｎ−ＩｎＰ　層１０、ＩｎＧａＡｓＰ　エッチストップ層３及びｎ−ＩｎＰ　バイアス層４が形成されている。ｎ−ＩｎＰ　層１０からｐ−ＩｎＧａＡｓ層３４までの層は、ストライプ状に形成されている。そして、それらの両側にはＳＩ−ＩｎＰ層１５が形成されている。
【０１４３】
半導体レーザ３１のｐ−ＩｎＧａＡｓ層３４とＳＩ−ＩｎＰ層１５の上には、Ａｕメッキにより形成されたｐ側電極３５が形成されている。ｐ側電極３５は、ＤＣバイアス用電極パッドである。
【０１４４】
また、半導体レーザ３１のｎ−ＩｎＰ　層１０、ＩｎＧａＡｓＰ　エッチストップ層３及びｎ−ＩｎＰ　バイアス層４は、光進行方向に対して側方へ引き出されており、その上面には、光導波路５，６のｐ−ＩｎＧａＡｓ層１４の上と同様にＡｕメッキによるＤＣバイアス用のｎ側電極３６が形成されている。このｎ側電極３６は、上記した実施形態のＤＣバイアス用電極パッド２２としても機能する。
【０１４５】
なお、ＭＱＷ活性層３２の下のｎ−ＩｎＰ　層１０は、ｎ型クラッド層として機能する。
【０１４６】
本実施形態におけるレーザ集積半導体光変調器の等価駆動回路を示すと、図３０のようになる。
【０１４７】
半導体レーザ３１の一部を構成するｎ−ＩｎＰ　バイアス層４の上面上のＤＣバイアス用のｎ側電極３６にはＤＣバイアス電圧が与えられ、グランド電位とは異なる電位に保持される。この電位はＭＱＷ活性層３２の下のｎ−ＩｎＰ　バイアス層４を通じて変調器領域のｉ−ＭＱＷ層１１の下面にも伝達される。その値は本素子の光変調動作時の消光比が最大となるように調整される。即ち、第１実施形態においてＤＣバイアス用電極パッド２２に与えた電位とほぼ等しい値になる。
【０１４８】
一方、半導体レーザ３１においてｐ−ＩｎＧａＡｓ層３４上に形成したｐ側電極３５に与える電位は、半導体レーザ３１から得られる光出力が所望のパワーになる値に調整される。即ち、ｎ−ＩｎＰ　バイアス層４上のｎ側電極３６に与える電位に、半導体レーザ３１を単体で駆動する際に必要となる電圧を加えた値に設定される。
【０１４９】
本実施形態においては、光源となる半導体レーザ３１とレーザ光をデータ変調するための光変調器とが集積されているため、これらにより構成される光送信モジュールがコンパクトになるという利点が得られる。また、ほぼ同じ形状のＭＱＷ光導波路とＭＱＷ活性層をバットジョイント（ｂｕｔｔ　ｊｏｉｎｔ）にて光結合しているため、その結合損失が小さいという利点も得られる。
（第５の実施の形態）
図３１は、本発明に係る第５実施形態の半導体光変調器を示す平面図、図３２は、図３１のＸＩＩ　−ＸＩＩ　線から見た断面図、図３３は、図３１のＸＩＩＩ−ＸＩＩＩ線から見た断面図である。図３１〜図３３において、図６〜図１０と同じ符号は同じ要素を示している。
【０１５０】
本実施形態ではこれまで説明してきた本発明による半導体光変調器に位相差調整領域を集積した素子構造となっている
図３１において、第１、第２の光導波路５，６のうち位相変調電極１８ａ，１８ｂよりも光入射側に位相差調整領域４０ａ，４０ｂが配置されている。
【０１５１】
位相差調整領域４０ａ，４０ｂでは、図３２、図３３に示したように、マッハツェンダ干渉計を構成する２本の光導波路５，６のそれぞれのｉ−ＭＱＷ層１１の上にｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４が順に形成されている。即ち、位相差調整領域４０ａ，４０ｂの層構造は、光導波路の位相調整電極１８ａ，１８ｂの下の構造と同じになっている。従って、位相差調整領域４０ａ，４０ｂにおいても、ｐ−ＩｎＧａＡｓ層１４の上面は、その両側のＳＩ−ＩｎＰ層１５の上面と同じ高さとなる。
【０１５２】
また、２つの位相差調整領域４０ａ，４０ｂにおけるｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４のうち光軸に平行な方向の長さは１００．０〜３５０．０μｍ程度にパターニングされる。
【０１５３】
さらに、２つの位相差調整領域４０ａ，４０ｂでは、ｎ−ＩｎＰ　バイアス層４、ＩｎＧａＡｓＰ　エッチストップ層３及びＳＩ−ＩｎＰ層１５が、第１、第２の光導波路５，６のそれぞれ外側の領域に広がって形成されている。そして、２つの位相差調整領域４０ａ，４０ｂのＳＩ−ＩｎＰ層１５とｐ−ＩｎＧａＡｓ層１４の上には、それぞれ位相差調整用ＤＣバイアス電極パッド４１ａ，４１ｂが形成されている。即ち、２つの位相差調整用ＤＣバイアス電極パッド４１ａ，４１ｂは、２つの光導波路５，６のそれぞれのｉ−ＭＱＷ層１１の上方から外側に向かって広い面積に渡って形成されている。
【０１５４】
位相差調整用ＤＣバイアス電極４１ａ，４１ｂが形成されている部分の前後のｉ−ＭＱＷ層１１の上にはＳＩ−ＩｎＰ層１５が形成され、これにより、進行波用の位相調整電極１８ａ，１８ｂが形成されている位相変調領域とは電気的にアイソレーションされている。
【０１５５】
なお、本実施形態に係る光変調器において、位相差調整領域４０ａ，４０ｂ以外の構造は、第１実施形態の半導体光変調器と同じ構成となっている。
【０１５６】
図３４は、本実施形態における半導体光変調器の等価駆動回路である。
【０１５７】
位相差調整領域４０ａ，４０ｂにおいて形成された２つの電極パッド４１ａ，４１ｂにはそれぞれ異なるＤＣバイアス４２ａ，４２ｂが与えられ、グランド電位とは異なる電位に保持される。この電位は素子を駆動して光変調動作をする際に消光されない状態、すなわち光のＯＮ状態において光出力が最大となるように調整される。
【０１５８】
次に、本実施形態における位相差調整用ＤＣバイアス電極４１ａ，４１ｂの作用について説明する。
【０１５９】
これまで説明してきた本発明における半導体光変調器を駆動する際、光がＯＮ状態において、マッハツェンダ干渉計を構成する第１、第２の光導波路５，６内のｉ−ＭＱＷ層（コア層）１１には、ｎ−ＩｎＰ　バイアス層４上のＤＣバイアス用電極パッド２２に与えられたＤＣバイアス電位２６から生じる電界のみが与えられる。その強度は２本の光導波路５，６間で同じである。この場合は、これらの光導波路５，６を導波する光は同じ位相変化を受けるため、光は消光されずにＯＮ状態が生成される。
【０１６０】
しかしながら、実際には製造上のばらつきから２本の光導波路５，６の間には構造上の差異が生じ、そのため光のＯＮ状態においても２本のアームを導波した光の位相は同じにならない。
【０１６１】
その結果、この位相差に基づいた光の干渉が生じて出力光のパワーが減少し、消光比の劣化を招く。ここで、本実施形態においては、２つの光導波路５，６のの位相差調整用ＤＣバイアス電極４１ａ，４１ｂにそれぞれ異なる電位を与える事で、この部分の２本の光導波路５，６を導波する光に異なる位相変化を生じさせることができる。そして、この電位を変化させて位相変化を調整することにより、前述のような製造上のばらつきから位相変調器部分に生じた光のＯＮ状態における導波光の位相差を打ち消すことができる。
【０１６２】
したがって、本実施形態ではＯＮ状態において出力パワーの減少を防ぎ、消光比を大きくとることができる。
【０１６３】
ここで、位相差調整用ＤＣバイアス電極４１ａ，４１ｂに与える電位は、ｎ−ＩｎＰ　バイアス層４に接続したＤＣバイアス用電極パッド２２に与える電位に比らべて、大きくする場合と小さくする場合の２通りがある。
【０１６４】
前者では、位相差調整用ＤＣバイアス電極パッド４１ａ，４１ｂからｎ−ＩｎＰ　バイアス層４上のＤＣバイアス用電極２２に実質的な電流が流れる。この場合は、この電流量に応じて光導波路５，６のそれぞれのｉ−ＭＱＷ（コア）層１１内のキャリア密度が変化する。これに伴い、コア層内の屈折率が変化し、導波する光の位相を調整する事が可能になる。
【０１６５】
後者では、ｉ−ＭＱＷ層１１内に逆バイアス電圧により生じた実質的な電界が印加される。この場合も、電界誘起屈折率変化により位相差が調整される。
【０１６６】
前者の場合では、位相差調整領域４０ａ，４０ｂの面積を比較的小さくしても所望の位相変化が得られるという利点があるが、電流を流すため電力消費とこれに基づいた発熱が問題になる。後者の場合では、位相差調整領域４０１，４０ｂの光の進行方向における長さを比較的大きくとらねばならないが、電力消費がないという利点がある。本実施形態では、これらの方式のうち望ましいほうを選択して用いる。
（第６の実施の形態）
図３５は、本発明に係る第６実施形態の半導体光変調器を示す平面図、図３６は、図３５のＸＩＶ　−ＸＩＶ　線から見た断面図、図３７は、図３５のＸＶ−ＸＶ線から見た断面図である。図３５〜図３７において、図６〜図１４、図２７〜図３０と同じ符号は同じ要素を示している。
【０１６７】
本実施形態では第４実施形態に係る半導体レーザ集積型半導体光変調器に第５実施形態に係る位相差調整領域を集積した素子構造となっている。
【０１６８】
図３５において、マッハツェンダ干渉計を構成する２本の光導波路５，６には、それぞれ位相変調領域の光入射側に位相差調整領域４０ａ，４０ｂが配置されている。
【０１６９】
位相差調整領域４０ａ，４０ｂでは、光導波路５，６のコアとなるｉ−ＭＱＷ層１１上にｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４が順に形成されている。更に、位相差調整領域４０ａ，４０ｂでは、位相差を調整するための位相差調整ＤＣバイアス電極パッド４１ａ，４１ｂがｐ−ＩｎＧａＡｓ層１４上に形成されている。
【０１７０】
位相差調整ＤＣバイアス電極パッド４１ａ，４１ｂは、図３７に示すように、その下のｐ−ＩｎＧａＡｓ層１４に光進行方向に１０．０μｍの長さで接続され、それよりも光入射側ではｉ−ＭＱＷ層１１の上に形成されたＳＩ−ＩｎＰ層１５の上に形成されている。また、位相差調整ＤＣバイアス電極パッド４１ａ，４１ｂの光軸に平行な方向の長さは３０．０μｍ程度にしてある。
【０１７１】
また、位相差調整ＤＣバイアス電極パッド４１ａ，４１ｂは、図３６に示すように、２本の光導波路５，６の外側に離れて高抵抗ＩｎＰ　基板１上に形成された面積の広い電極パッド４３ａ，４３ｂにエアブリッジ電極４４ａ，４４ｂを介して接続されている。
【０１７２】
位相差調整ＤＣバイアス電極パッド４１ａ，４１ｂの下のｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３、ｐ−ＩｎＧａＡｓ層１４は、素子の進行波用の位相調整電極１８ａ，１８ｂが形成されている半導体光変調器部分に向かって一つ目の位相調整電極１８ａ，１８ｂの下まで連続的に形成されている。一つ目の位相調整電極１８ａ，１８ｂと位相差調整ＤＣバイアス電極パッド４１ａ，４１ｂとの距離は１００．０μｍである。また、位相差調整用ＤＣバイアス電極パッド４１ａ，４１ｂと一つ目の位相調整電極１８ａ，１８ｂの間の領域の上方には、幅４０．０μｍのスロットライン電極１７ｂのエアブリッジ部が空間を介して跨いで形成されている。スロットライン電極１７ｂのエアブリッジ部は、一つ目の位相調整電極１８ａ，１８ｂと位相差調整用ＤＣバイアス電極パッド４１ａ，４１ｂの双方から、それぞれ３０．０μｍの間隔が確保されている。
【０１７３】
なお、第１、第２の光導波路５，６は、位相調整領域から光進行方向への領域では、第１実施形態と同様な構造となっていて、位相変調電極１８ａ，１８ｂが形成されない部分ではｉ−ＭＱＷ層１１がＳＩ−ＩｎＰ層１５に埋め込まれている。
【０１７４】
以上により、位相差調整ＤＣバイアス電極パッド４１ａ，４１ｂは、ｐ−ＩｎＧａＡｓ層１４を通して位相変調電極１８ａ，１８ｂと電気的に接続されている。位相差調整領域以外は第４実施形態の半導体レーザ集積型半導体光変調器と同じ構造となっている。なお、位相差調整ＤＣバイアス電極パッド４１ａ，４１ｂと位相変調電極１８ａ，１８ｂとは金属配線を介して接続されてもよい。
【０１７５】
本実施形態における位相差調整差領域４０ａ，４０ｂの作用は、第５実施形態と同様である。即ち、製造上のばらつきが原因で、光のＯＮ状態において位相変調器部分の２本のアーム５，６を導波した導波光に生じる位相差を打ち消すことである。これにより本実施形態では、光のＯＮ状態において出力パワーの減少を防ぎ、消光比を大きくとることができる。
【０１７６】
本実施形態における半導体光変調器の２つの等価駆動回路を図３８，図３９に示す。なお、本実施形態の位相差調整領域４０ａ，４０ｂでは、位相差調整用ＤＣバイアス電極パッド４１ａ，４１ｂが接続されるｐ−ＩｎＧａＡｓ層１４は位相調整電極１８ａ，１８ｂの下まで連続しているので、位相差調整領域４０ａ，４０ｂの等価回路は、第５実施形態の図３４の等価駆動回路とは異なり、インダクタンスで表されている。
【０１７７】
図３８に本実施形態における半導体光変調器の第１の等価駆動回路を示す。この場合は、位相差調整領域に形成されたに位相差調整用ＤＣバイアス電極パッド４１ａ，４１ｂにそれぞれ独立にＤＣバイアス電位Ｖ１　，Ｖ２　を与えることにより２つの光導波路５，６の間の位相差を調整する。但し、ＤＣバイアス電位Ｖ１　，Ｖ２　がグランド電位とショートする事を防ぐために、高周波電気信号源２４の出力部分のグランド線と第２のスロットライン電極１７ｂの間にはＤＣ成分をカットするＤＣカットフィルタ４５が挿入されている。
【０１７８】
図３９に本実施形態における半導体光変調器の第２の等価駆動回路を示す。この場合は、２つの位相差調整用ＤＣバイアス電極パッド４１ａ，４１ｂのうち、高周波電気信号源２４のグランド線に接続されていない方のみを用いる。そのため、図３８の場合とは異なりＤＣカットフィルタ４５は必要ない。
【０１７９】
図３８の場合は、ＤＣカットフィルタ４５が必要なので回路構成が複雑になるが、２本の光導波路５，６の位相を独立に調整できるため、そのために与える電位を小さい範囲に抑えることができる。これに対して図３９の場合は、ＤＣカットフィルタが不要になり、位相差調整用のバイアス電圧も１系統であるために、回路構成が単純になる。その反面、１系統で位相差を調整する必要があるため、そのために与える電位の幅は大きくなる。本実施形態では、これらの方式のうち望ましいほうを選択して用いる。
【０１８０】
図３８、図３９のいずれの場合においても、位相差調整用ＤＣバイアス電極パッド４１ａ，４１ｂに与える電位は素子を駆動して光変調動作をする際に光が消光されない状態、すなわち光のＯＮ状態において光出力が最大となるように調整される。
（第７の実施の形態）
図４０は、本発明に係る第７実施形態の半導体光変調器を示す平面図、図４１は、図４０のＸＶＩ　−ＸＶＩ　線から見た断面図である。なお、図４０及び図４１において、図６〜図１０と同じ符号は同じ要素を示している。
【０１８１】
本実施形態では、図４１からわかるように、マッハツェンダ干渉計を構成する２本の光導波路５，６のｉ−ＭＱＷコア層１１の上部にｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３が光軸に平行な方向に一様に形成されている。これに対し、第１実施形態では、光導波路５，６のうち位相変調電極１８ａ，１８ｂが形成されていない部分において、ｉ−ＩｎＰ　層、ｐ−ＩｎＰ　層でなく、ＳＩ−ＩｎＰ層１５ａが形成されている。
【０１８２】
また、図４０に示すように、ｐ−ＩｎＧａＡｓコンタクト層１４は、ｉ−ＭＱＷコア層１１の上方であって位相変調電極１８ａ，１８ｂの下の領域のみに形成されていて、それ以外の領域ではこのｐ−ＩｎＧａＡｓコンタクト層１４は除去されている。
【０１８３】
本実施形態に係る光半導体装置のその他の構造は、第１実施形態で示した光半導体装置と同じである。
【０１８４】
本実施形態に係る光半導体装置の製造方法についても第１実施形態と実質的に同様である。但し、本実施形態の場合には、図１３，図１８に示したＭＯＶＰＥ再成長によるＳＩ−ＩｎＰ層１５ａの形成工程は省かれている。即ち、図１４に示したような光導波路５，６の形成の後に、その後の工程により位相変調電極１８ａ，１８ｂが形成される領域以外の領域に存在するｐ−ＩｎＧａＡｓコンタクト層１４のみをその下のｐ−ＩｎＰ　層１３に対して選択的にエッチングする。このエッチングは、ウェットエッチングによりｐ−ＩｎＧａＡｓコンタクト層１４のみをｐ−ＩｎＰ　層１４に対して選択的に除去するように行われる。このようなウェットエッチングは、第１実施形態においてＳＩ−ＩＮＰ層１５ａのＭＯＶＰＥ再成長による工程に比較して簡便である点で優れている。
【０１８５】
但し、本実施形態に係る光半導体装置では、光導波路５，６のうち位相変調電極１８ａ，１８ｂが形成されていない部分にもｉ−ＩｎＰ　層１２、ｐ−ＩｎＰ　層１３が一様に形成されるために、この部分により高周波電気信号のエネルギー損失が生じる。
【０１８６】
従って、その部分をＳＩ−ＩｎＰ層とした第１実施形態の光半導体装置に比べると、進行波電極の周波数帯域は低くなる。しかし、ｐ型半導体層のうち最も電気伝導性のあるｐ−ＩｎＧａＡｓコンタクト層１４については位相変調電極１８ａ，１８ｂが無い部分において除去されるため、第１実施形態の装置とのエネルギー損失の差は小さい。
【０１８７】
また、位相変調器部分の断面図は、図７に示す断面と同じであり、ｉ−ＭＱＷ層１１の幅を狭くした構造になっているため、従来技術に比較すると高周波電気信号のエネルギー損失が小さいという作用効果が得られる。
（付記１）半導体基板の上に形成された第１導電型半導体よりなるバイアス層と、
前記バイアス層の上に形成され且つ第１の上側クラッド層と第１導電型半導体よりなる第１の下側クラッド層との間に挟まれたストライプ状の第１のコア層を有する第１の光導波路と、
前記第１の上側クラッド層から分離された第２の上側クラッド層と第１導電型半導体よりなる第２の下側クラッド層との間に挟まれて前記バイアス層の上に形成され、且つ前記第１のコア層とは分離されて形成されたストライプ状の第２のコア層を有する第２の光導波路と、
前記第１の光導波路の前記第１の上側クラッド層の上に形成された第１の位相変調電極と、
前記第２の光導波路の前記第２の上側クラッド層の上に形成された第２の位相変調電極と、
前記第１の光導波路の側方に形成されて前記第１の位相変調電極に第１のエアブリッジ配線を介して接続される第１のスロットライン電極と、
前記第２の光導波路の側方に形成されて前記第２の位相変調電極に第２のエアブリッジ配線を介して接続される第２のスロットライン電極と、
前記半導体基板の上に形成されて前記第１の光導波路と前記第２の光導波路のそれぞれの一端に接続される第１の光カプラと、
前記半導体基板の上に形成されて前記第１の光導波路と前記第２の光導波路のそれぞれの他端に接続される第２の光カプラと
を有することを特徴とする光半導体装置。
（付記２）半導体基板の上に形成された第１導電型半導体よりなるバイアス層と、
前記バイアス層の上に形成され且つ第１の上側クラッド層と第１導電型半導体よりなる第１の下側クラッド層との間に挟まれて光導波路の伝搬基本モードの電界分布のビーム径の幅を有するストライプ状の第１のコア層を有する第１の光導波路と、
前記第１の上側クラッド層から分離された第２の上側クラッド層と第１導電型半導体よりなる第２の下側クラッド層との間に挟まれて前記バイアス層の上に形成され、且つ光導波路の伝搬基本モードの電界分布のビーム径の幅を有するストライプ状の第２のコア層を有する第２の光導波路と、
前記第１の光導波路の前記第１の上側クラッド層の上に形成された第１の位相変調電極と、
前記第２の光導波路の前記第２の上側クラッド層の上に形成された第２の位相変調電極と、
前記第１の光導波路の側方に形成されて前記第１の位相変調電極に第１のエアブリッジ配線を介して接続される第１のスロットライン電極と、
前記第２の光導波路の側方に形成されて前記第２の位相変調電極に第２のエアブリッジ配線を介して接続される第２のスロットライン電極と、
前記半導体基板の上に形成されて前記第１の光導波路と前記第２の光導波路のそれぞれの一端に接続される第１の光カプラと、
前記半導体基板の上に形成されて前記第１の光導波路と前記第２の光導波路のそれぞれの他端に接続される第２の光カプラと
を有することを特徴とする光半導体装置。
（付記３）前記バイアス層の一部の上には直流電圧が印加されるバイアス電極が形成されていることを特徴とする付記１又は付記２に記載の光半導体装置。
（付記４）前記第１の上側クラッド層と前記第１の下側クラッド層のうち前記第１のコア層と接するそれぞれの面は、前記第１のコア層と実質的に同じ幅を有し、
前記第２の上側クラッド層と前記第２の下側クラッド層のうち前記第２のコア層と接するそれぞれの面は、前記第２のコア層と実質的に同じ幅を有する
ことを特徴とする付記１又は付記２に記載の光半導体装置。
（付記５）前記第１のコア層の両側に接して形成され且つ前記第１の位相変調電極に上面で接するとともに、前記第２のコア層の両側に接して形成され且つ前記第２の位相変調電極に上面で接する高抵抗半導体層をさらに有することを特徴とする付記１乃至付記４のいずれかに記載の光半導体装置。
（付記６）前記第１のコア層と前記第２のコア層の間の領域において、前記高抵抗半導体層には前記第１及び第２のコア層よりも低い深さの溝が形成されていることを特徴とする付記５に記載の光半導体装置。
（付記７）前記第１の位相変調電極と前記第２の位相変調電極は、それぞれ間隔をおいて光進行方向に複数形成されていることを特徴とする付記１乃至付記６のいずれかに記載の光半導体装置。
（付記８）前記第１の上側のクラッド層は、前記第１の位相変調電極の下では第２導電型半導体から構成され且つ前記第１の位相変調電極の下以外の領域において高抵抗半導体層から構成され、
前記第２の上側のクラッド層は、前記第２の位相変調電極の下では第２導電型半導体から構成され且つ前記第２の位相変調電極の下以外の領域において高抵抗半導体層から構成されている
ことを特徴とする付記８に記載の光半導体装置。
（付記９）前記第１の上側クラッド層と前記第２の上側クラッド層はそれぞれ第２導電型半導体から構成されていることを特徴とする付記１乃至付記８のいずれかに記載の光半導体装置。
（付記１０）前記第１の光カプラにおいて前記第１及び第２のコア層とは前記第１の光カプラを挟んで反対側に第３の光導波路のコア層が形成され、
前記第２の光カプラにおいて前記第１及び第２のコア層とは前記第２の光カプラを挟んで反対側に第４の光導波路のコア層が形成され、
さらに、前記第３の光導波路と前記第４の光導波路の少なくとも一方の前記コア層の端部にバッドジョイントされた活性層を有する半導体レーザが前記半導体基板上に形成されていることを特徴とする付記１乃至付記９のいずれかに記載の光半導体装置。
（付記１１）前記第１及び第２の位相変調電極の下の前記第１及び第２の上側クラッド層は第２導電型半導体から形成され、
前記半導体レーザの前記活性層の上には、高抵抗半導体層を介して前記第２導電型クラッド層から実質的に分離された第２導電型クラッド層が形成されていることを特徴とする付記１０に記載の光半導体装置。
（付記１２）前記第１の下側クラッド層と前記第２の下側クラッド層と前記活性層の下に形成された第１導電型半導体層と、
前記第１導電型半導体層に直流バイアス電圧を印加するために前記第１導電型半導体層の一部の上に形成された電極と
をさらに有することを特徴とする付記１０に記載の光半導体装置。
（付記１３）前記第１及び第２の位相変調電極から離れた領域において、前記第１のコア層と前記第２のコア層の少なくとも一方のコア層に電界を印加するために該コア層の上方に形成された位相差調整電極をさらに有することを特徴とする付記１乃至付記１２のいずれかに記載の光半導体装置。
（付記１４）前記位相変差調整電極と前記第１及び第２の位相変調電極との間の領域において前記コア層の上には高抵抗半導体層が形成されていることを特徴とする付記１３に記載の光半導体装置。
（付記１５）前記コア層の上に配置された前記位相差調整電極と前記第１又は第２の位相変調電極は電気的に接続されていることを特徴とする付記１３に記載の光半導体装置。
（付記１６）前記位相差調整電極には、光のＯＮ状態における光出力パワーと消光比が実質的に最大になる直流バイアス電圧を印加するバイアス電圧源を接続することを特徴とする付記１３乃至付記１５のいずれかに記載の光半導体装置。
（付記１７）前記位相差調整電極は、前記第１のコア層と前記第２のコア層の双方の上にそれぞれ形成され、
光のＯＮ状態における光出力パワーと光変調動作時の消光比が実質的に最大になり、かつ、２つの前記位相差調整電極の電位差が小さくなる範囲となる直流バイアス電圧をバイアス電圧源から２つの前記位相差調整電極に別々に印加することを特徴とする付記１３乃至付記１５のいずれかに記載の光半導体装置。
（付記１８）２つの前記位相変調電極の間には高周波電気信号源が接続され、
前記高周波電気信号源と２つの前記位相変調電極の少なくとも一方との間には直流成分をカットする電気フィルタが挿入されていることを特徴とする付記１７に記載の光半導体装置。
（付記１９）前記第１の上側クラッド層と前記第２の上側クラッド層は第２導電型半導体から構成され、
前記第１の上側クラッド層と前記第２の上側クラッド層のうち前記第１及び第２の位相変調電極が形成されない領域では少なくとも一部が除去されていることを特徴とする付記１又は付記２に記載の半導体装置。
【０１８８】
【発明の効果】
以上述べたように本発明によれば、２つの光導波路内のそれぞれのアンドープのコア層とその上の上側クラッド層は互いに分離されて形成されているので、上側クラッド層に含まれるドーパントによってコア層が導電性となったとしても、２つの光導波路がコア層とその上の上側クラッド層を介して電気的に導通することが防止される。
【０１８９】
また、コア層と上側クラッド層を光モード分布程度にしたので、上側クラッド層と高周波信号電界とのオーバーラップも小さくなり、高周波信号の損失はほとんどない。さらに、２つの導波路のそれぞれのコア層の間に存在する半導体層の最上面はコア層よりも低くなっているので、各コア層の上方の位相変調信号に加えられる高周波電気信号はコア層同士の間の領域で導電性半導体とオーバーラップしないので、この領域における高周波信号の損失は小さい。
【０１９０】
さらに、２つの光導波路において、位相変調電極の下ではコア層の上に第２導電型半導体層が形成され、それ以外の領域ではコア層の上に高抵抗半導体層を形成しているので、位相変調電極の下以外における高周波信号によるエネルギー損失を非常に小さくできる。
【図面の簡単な説明】
【図１】図１は、従来のマッハツェンダ型光変調器の一例を示す平面図である。
【図２】図２は、従来のマッハツェンダ型光変調器の一例を示す断面図である。
【図３】図３は、従来技術における半導体光変調器の上面図である。
【図４】図４は、従来技術における半導体光変調器の断面図である。
【図５】図５は、従来技術における半導体光変調器の断面図である。
【図６】図６は、本発明の第１実施形態に係る半導体光変調器の上面図である。
【図７】図７は、本発明の第１実施形態に係る半導体光変調器の第１の断面図である。
【図８】図８は、本発明の第１実施形態に係る半導体光変調器の第２の断面図である。
【図９】図９は、本発明の第１実施形態に係る半導体光変調器の第３の断面図である。
【図１０】図１０は、本発明の第１実施形態に係る半導体光変調器の第３の断面図である。
【図１１】図１１は、本発明の第１実施形態に係る半導体光変調器の等価駆動回路図である。
【図１２】図１２は、本発明の第１実施形態に係る半導体光変調器の作成工程の初期の成膜状態を示す斜視図である。
【図１３】図１３は、本発明の第１実施形態に係る半導体光変調器の作成工程を示す平面図（その１）である。
【図１４】図１４は、本発明の第１実施形態に係る半導体光変調器の作成工程を示す平面図（その２）である。
【図１５】図１５は、本発明の第１実施形態に係る半導体光変調器の作成工程を示す平面図（その３）である。
【図１６】図１６は、本発明の第１実施形態に係る半導体光変調器の作成工程を示す平面図（その４）である。
【図１７】図１７は、本発明の第１実施形態に係る半導体光変調器の作成工程を示す平面図（その５）である。
【図１８】図１８は、本発明の第１実施形態に係る半導体光変調器の作成工程を示す斜視図（その１）である。
【図１９】図１９は、本発明の第１実施形態に係る半導体光変調器の作成工程を示す斜視図（その２）である。
【図２０】図２０は、本発明の第１実施形態に係る半導体光変調器の作成工程を示す斜視図（その３）である。
【図２１】図２１は、本発明の第１実施形態に係る半導体光変調器の作成工程を示す斜視図（その４）である。
【図２２】図２２は、本発明の第１実施形態に係る半導体光変調器の作成工程を示す斜視図（その５）である。
【図２３】図２３は、本発明の第２施形態に係る半導体光変調器の上面図である。
【図２４】図２４は、本発明の第２実施形態に係る半導体光変調器の断面図である。
【図２５】図２５は、本発明の第３実施形態に係る半導体光変調器の上面図である。
【図２６】図２６は、本発明の第３実施形態に係る半導体光変調器の断面図である。
【図２７】図２７は、本発明の第４実施形態に係る半導体光変調器の上面図である。
【図２８】図２８は、本発明の第４実施形態に係る半導体光変調器の第１の断面図である。
【図２９】図２９は、本発明の第４実施形態に係る半導体光変調器の第２の断面図である。
【図３０】図３０は、本発明の第４実施形態に係る半導体光変調器の等価動作駆動回路図である。
【図３１】図３１は、本発明の第５実施形態に係る半導体光変調器の上面図である。
【図３２】図３２は、本発明の第５実施形態に係る半導体光変調器の第１の断面図である。
【図３３】図３３は、本発明の第５実施形態に係る半導体光変調器の第２の断面図である。
【図３４】図３４は、本発明の第５実施形態に係る半導体光変調器の等価動作駆動回路図である。
【図３５】図３５は、本発明の第６実施形態に係る半導体光変調器の上面図である。
【図３６】図３６は、本発明の第６実施形態に係る半導体光変調器の第１の断面図である。
【図３７】図３７は、本発明の第６実施形態に係る半導体光変調器の第２の断面図である。
【図３８】図３８は、本発明の第６実施形態に係る半導体光変調器の等価動作駆動回路図（その１）である。
【図３９】図３９は、本発明の第６実施形態に係る半導体光変調器の等価動作駆動回路図（その２）である。
【図４０】図４０は、本発明の第７実施形態に係る半導体光変調器の上面図である。
【図４１】図４１は、本発明の第７実施形態に係る半導体光変調器の断面図である。
【符号の説明】
１…高抵抗ＩｎＰ　基板、２…高抵抗ＩｎＰ　バッファ層、３，９…ｉ−ＩｎＧａＡｓＰ　エッチストップ層、４…ｎ−ＩｎＰ　バイアス層、４ａ…ｎ−ＩｎＰ　層、５，６…光導波路、７，８…ＭＭＩ光カプラ、１０…ｎ−ＩｎＰ　層（ｎ型クラッド層）、１１…ｉ−ＭＱＷ層、１２…ｉ−ＩｎＰ　層（クラッド層）、１３…ｐ−ＩｎＰ　層（ｐ型クラッド層）、１４…ｐ−ＩｎＧａＡｓＰ　層、１５，１５ａ，１５ｂ…ＳＩ−Ｉｎ　Ｐ層、１７ａ，１７ｂ…スロットライン電極、１８ａ，１８ｂ…位相変調電極、１９ａ，１９ｂ…エアブリッジ配線、２０，２１…光導波路、２２…ＤＣバイアス用電極パッド、２４…高周波電気信号源、２６…ＤＣ電圧源、３１…半導体レーザ、３２…ＭＱＷ活性層、３３…ｐ−ＩｎＰ　クラッド層、３４…ｐ−ＩｎＧａＡｓ層、３５…ｐ側電極、３６…ｎ側電極、４０ａ，４０ｂ…位相差調整領域、４１ａ，４１ｂ…位相差調整用ＤＣバイアス電極パッド、４２ａ，４２ｂ…ＤＣバイアス電圧源、４３ａ，４３ｂ…電極パッド、４４ａ、４４ｂ…エアブリッジ電極。
【図１】
2004053830.tif 000003
【図２】
2004053830.tif 000004
【図３】
2004053830.tif 000005
【図４】
2004053830.tif 000006
【図５】
2004053830.tif 000007
【図６】
2004053830.tif 000008
【図７】
2004053830.tif 000009
【図８】
2004053830.tif 000010
【図９】
2004053830.tif 000011
【図１０】
2004053830.tif 000012
【図１１】
2004053830.tif 000013
【図１２】
2004053830.tif 000014
【図１３】
2004053830.tif 000015
【図１４】
2004053830.tif 000016
【図１５】
2004053830.tif 000017
【図１６】
2004053830.tif 000018
【図１７】
2004053830.tif 000019
【図１８】
2004053830.tif 000020
【図１９】
2004053830.tif 000021
【図２０】
2004053830.tif 000022
【図２１】
2004053830.tif 000023
【図２２】
2004053830.tif 000024
【図２３】
2004053830.tif 000025
【図２４】
2004053830.tif 000026
【図２５】
2004053830.tif 000027
【図２６】
2004053830.tif 000028
【図２７】
2004053830.tif 000029
【図２８】
2004053830.tif 000030
【図２９】
2004053830.tif 000031
【図３０】
2004053830.tif 000032
【図３１】
2004053830.tif 000033
【図３２】
2004053830.tif 000034
【図３３】
2004053830.tif 000035
【図３４】
2004053830.tif 000036
【図３５】
2004053830.tif 000037
【図３６】
2004053830.tif 000038
【図３７】
2004053830.tif 000039
【図３８】
2004053830.tif 000040
【図３９】
2004053830.tif 000041
【図４０】
2004053830.tif 000042
【図４１】
2004053830.tif 000043