(57)【要約】【課題】ＥＳＤ電圧が印加されても集中的な温度上昇を抑制することができ、高いＥＳＤ耐量を持つダイオードを提供することにある。【解決手段】半導体基板１の表層部において、隣接して配置される第１導電型不純物拡散領域３０および第２導電型不純物拡散領域４０を備え、第１導電型不純物拡散領域３０と第２導電型不純物拡散領域４０の隣接部でＰＮ接合が形成されるダイオード１００であって、第１導電型不純物拡散領域３０および第２導電型不純物拡散領域４０の少なくともいずれか一方の不純物拡散領域における不純物濃度のピーク位置Ｒｃが、半導体基板１の表面より深い位置にある。【選択図】        図１
2004296664.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表層部において、隣接して配置される第１導電型不純物拡散領域および第２導電型不純物拡散領域を備え、当該第１導電型不純物拡散領域と第２導電型不純物拡散領域の隣接部でＰＮ接合が形成されるダイオードであって、
前記第１導電型不純物拡散領域および第２導電型不純物拡散領域の少なくともいずれか一方の不純物拡散領域における不純物濃度のピーク位置が、前記半導体基板の表面より深い位置にあることを特徴とするダイオード。
【請求項２】
前記第１導電型不純物拡散領域および第２導電型不純物拡散領域のいずれにおいても、不純物濃度のピーク位置が前記半導体基板の表面より深い位置にあることを特徴とする請求項１に記載のダイオード。
【請求項３】
前記第１導電型不純物拡散領域の不純物濃度のピーク位置と、前記第２導電型不純物拡散領域の不純物濃度のピーク位置とが、異なる深さにあることを特徴とする請求項２に記載のダイオード。
【請求項４】
前記第１導電型不純物拡散領域と第２導電型不純物拡散領域がイオン注入により形成され、前記不純物濃度のピーク位置が前記半導体基板の表面から０．３μｍ以上、１．５μｍ以下の範囲にあることを特徴とする請求項１乃至３のいずれか１項に記載のダイオード。
【請求項５】
前記第１導電型不純物拡散領域と第２導電型不純物拡散領域が、交互に３個以上隣接して配置され、同じ導電型の不純物拡散領域同士が、電極により接続されることを特徴とする請求項１乃至４のいずれか１項に記載のダイオード。
【請求項６】
前記ダイオードが、前記半導体基板の別領域に形成されるＣＭＯＳ半導体装置の入力もしくは出力保護ダイオードであることを特徴とする請求項１乃至５のいずれか１項に記載のダイオード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の入力もしくは出力の保護に用いられるＰＮ接合ダイオードに関する。
【０００２】
【従来の技術】
半導体装置では、静電気放電（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ、ＥＳＤ）やサージ電圧・電流によって半導体装置が破壊されるのを防止するため、半導体装置の入力もしくは出力の保護素子として、主にＰＮ接合ダイオードが使用されてきた。このような入出力保護用のＰＮ接合ダイオードが、例えば、特開平５−４８０１９号公報（特許文献１）に開示されている。
【０００３】
上記特許文献１に開示されたダイオードを含め、入出力保護に用いられる従来の代表的なダイオード１０の例を、図４（ａ）に示す。図４（ａ）は、ダイオード１０の構造を示す断面模式図である。
【０００４】
図４（ａ）のダイオード１０においては、シリコン（Ｓｉ）からなる半導体基板１の表層部にｐ型ウェル２が形成され、ｐ型ウェル２の表層部に、エミッタとなるｎ型不純物拡散領域３とベースとなるｐ型不純物拡散領域４が隣接して形成されている。ｎ型不純物拡散領域３およびｐ型不純物拡散領域４は、それぞれの対応する不純物をイオン注入もしくは熱拡散することで形成される。これらｎ型不純物拡散領域３とｐ型不純物拡散領域４における不純物濃度のピーク位置Ｒｃは、通常、図４（ａ）に示すように、半導体基板１の表面（Ｒｃ＝０μｍ）にある。
【０００５】
図４（ａ）のダイオード１０では、ｎ型不純物拡散領域３とｐ型不純物拡散領域４の隣接部、およびｎ型不純物拡散領域３とｐ型ウェル２の隣接部で、ＰＮ接合が形成される。尚、図４（ａ）の符号３ａと符号４ａは、それぞれ、電極接続のためのｎ型とｐ型の高濃度不純物拡散領域である。
【０００６】
【特許文献１】特開平５−４８０１９号公報
【０００７】
【発明が解決しようとする課題】
図４（ｂ）〜（ｄ）は、接合幅２００００μｍからなる図４（ａ）のダイオード１０に対するＥＳＤ試験のシミュレーション結果である。シミュレーションは、１５０ｐＦの容量素子を２５ｋＶのＥＳＤ試験電圧で充電し、１５０Ωの抵抗が直列接続されたダイオードに放電する条件で行なった。図４（ｂ）は電界強度分布であり、図４（ｃ）は電流密度分布であり、図４（ｄ）は格子温度分布である。図４（ｂ）〜（ｄ）では、図４（ａ）の断面に重ねてＰＮ接合部を太線で示し、シミュレーションで得られた値を等高線で示してある。
【０００８】
図４（ｂ）に示すように、ダイオード１０では、半導体基板１の表面におけるＰＮ接合部で、電界強度が最も高くなる。また、図４（ｃ）に示すように、半導体基板１の表面に近いほど電流が集中して、大きな電流が流れる。これに対応して、電界と電流の積に比例する格子温度は、図４（ｄ）に示すように半導体基板１の表面におけるＰＮ接合部で最も高くなり、最大値Ｔｍａｘは８６５Ｋとなった。
【０００９】
以上のように、ＥＳＤ電圧が印加された場合、図４（ａ）〜（ｄ）のダイオード１０における表面のＰＮ接合部では、電界と電流が集中し、温度が集中的に上昇する。このように、従来のダイオードでは表面のＰＮ接合部で集中的な温度上昇があるため、ダイオードのＥＳＤ耐量はあまり高くない。また、温度上昇によって表面のＰＮ接合部温度がＳｉの融点を超えると、Ｓｉが融解して、表面のＰＮ接合部が熱的に破壊されるといった問題が発生する。
【００１０】
そこで、本発明の目的は、ＥＳＤ電圧が印加されても集中的な温度上昇を抑制することができ、高いＥＳＤ耐量を持つダイオードを提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板の表層部において、隣接して配置される第１導電型不純物拡散領域および第２導電型不純物拡散領域を備え、当該第１導電型不純物拡散領域と第２導電型不純物拡散領域の隣接部でＰＮ接合が形成されるダイオードであって、前記第１導電型不純物拡散領域および第２導電型不純物拡散領域の少なくともいずれか一方の不純物拡散領域における不純物濃度のピーク位置が、前記半導体基板の表面より深い位置にあることを特徴としている。
【００１２】
このように、第１導電型不純物拡散領域もしくは第２導電型不純物拡散領域の不純物濃度のピーク位置を表面より深くすることで、表面のＰＮ接合部におけるＥＳＤの電界集中と電流集中を緩和することができる。これによって、ＥＳＤ電圧が印加された場合には、表面のＰＮ接合部における温度上昇が抑制される。従って、本発明のダイオードは、ＥＳＤ耐量の高いダイオードとすることができる。
【００１３】
逆に、ＥＳＤ電圧による温度上昇（最高温度）を従来と同じにした場合には、本発明のダイオードは、従来のダイオードに較べて占有面積を小さくすることができる。
【００１４】
請求項２に記載の発明は、前記第１導電型不純物拡散領域および第２導電型不純物拡散領域のいずれにおいても、不純物濃度のピーク位置が前記半導体基板の表面より深い位置にあることを特徴としている。
【００１５】
第１導電型不純物拡散領域と第２導電型不純物拡散領域の両者の不純物濃度ピーク位置を半導体基板の表面より深い位置にすることで、一方の場合に較べて、表面近くのＰＮ接合部における電界と電流をより広い範囲に分散させることができる。これによって、表面のＰＮ接合部における温度上昇をより低減することができ、より高いＥＳＤ耐量を持つダイオードとすることができる。
【００１６】
請求項３に記載の発明は、前記第１導電型不純物拡散領域の不純物濃度のピーク位置と、前記第２導電型不純物拡散領域の不純物濃度のピーク位置とが、異なる深さにあることを特徴としている。
【００１７】
これによって、ＰＮ接合部における電界と電流をさらに分散させることができる。従って、ＰＮ接合部における温度上昇をさらに低減することができ、より高いＥＳＤ耐量を持つダイオードとすることができる。
【００１８】
請求項４に記載の発明は、前記第１導電型不純物拡散領域と第２導電型不純物拡散領域がイオン注入により形成され、前記不純物濃度のピーク位置が前記半導体基板の表面から０．３μｍ以上、１．５μｍ以下の範囲にあることを特徴としている。
【００１９】
第１導電型不純物拡散領域と第２導電型不純物拡散領域をイオン注入により形成することで、加速電圧等のイオン注入条件を調整して、不純物濃度のピーク位置を高精度に制御することができる。また、不純物濃度のピーク位置を表面から０．３μｍ以上に設定することで、不純物濃度のピーク位置が半導体基板の表面にある場合に較べて、温度上昇を５０Ｋ以上抑制することができる。これによって、ダイオードのＥＳＤ耐量を格段に高めることができる。
【００２０】
一方、不純物濃度のピーク位置が表面から１．５μｍ以下のイオン注入であれば、一般的なイオン注入装置におけるトリプルチャージの加速度エネルギー７５０ｋｅＶ（２５０ｋｅＶ×３）を用いることができる。従って、高加速度イオン注入装置などの特別な設備を使用する必要がなく、イオン注入が容易に行なえるため、ダイオードを安価に製造することができる。
【００２１】
請求項５に記載の発明は、前記第１導電型不純物拡散領域と第２導電型不純物拡散領域が、交互に３個以上隣接して配置され、同じ導電型の不純物拡散領域同士が、電極により接続されることを特徴としている。
【００２２】
これによれば、ＥＳＤ電流を、隣接する第１導電型不純物拡散領域と第２導電型不純物拡散領域の各組に分散させることができる。従って、任意の大きさの電流に対して、所定個数の第１導電型不純物拡散領域と第２導電型不純物拡散領域を配置することで、必要なる電流耐量を確保することができる。
【００２３】
請求項６に記載のように、本発明のダイオードは、半導体基板の別領域に形成されるＣＭＯＳ半導体装置の入力もしくは出力保護ダイオードに好適である。
【００２４】
本発明のダイオードは、ＣＭＯＳ半導体装置の製造工程を用いて、ＣＭＯＳ半導体装置と同時に形成することができるため、製造コストを低減することができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を、図に基づいて説明する。
【００２６】
図１（ａ）に、本発明の代表的なダイオード１００の例を示す。図１（ａ）は、ダイオード１００の構造を示す断面模式図である。尚、図４（ａ）に示した従来のＰＮ接合ダイオード１０と同様の部分については、同じ符号をつけた。
【００２７】
図１（ａ）のダイオード１００においては、図４（ａ）のダイオード１０と同様、シリコン（Ｓｉ）からなる半導体基板１の表層部にｐ型ウェル２が形成されている。また、ｐ型ウェル２の表層部には、ｎ型不純物拡散領域３０とｐ型不純物拡散領域４０が隣接して形成されている。図１（ａ）のダイオード１００におけるｎ型不純物拡散領域３０とｐ型不純物拡散領域４０は、従来の図４（ａ）に示すダイオード１０と異なり、不純物濃度のピーク位置Ｒｃが半導体基板１の表面より深い位置にある。図１（ａ）に示すダイオード１００では、不純物濃度のピーク位置Ｒｃがｎ型不純物拡散領域３０とｐ型不純物拡散領域４０のどちらについても０．９μｍで、Ｒｃでの不純物濃度が表面の不純物濃度の約１０倍となるように設定されている。
【００２８】
ｎ型不純物拡散領域３０とｐ型不純物拡散領域４０は、主に、フォトマスクを用いたイオン注入によって形成される。加速電圧等のイオン注入条件を調整して、不純物濃度のピーク位置を精度よく制御する。ｎ型不純物拡散領域３０とｐ型不純物拡散領域４０が形成された半導体基板１は、イオン注入後に熱処理して、ｎ型不純物拡散領域３０とｐ型不純物拡散領域４０の不純物を熱拡散させる。
【００２９】
上記工程で製造されるダイオードは、半導体基板１の別領域に形成されるＣＭＯＳ半導体装置の入力もしくは出力保護ダイオードに好適である。この場合には、ＣＭＯＳ半導体装置の製造工程を用いて、ＣＭＯＳ半導体装置と同時にダイオードを形成することができる。従って、ダイオードの製造コストを低減することができる。
【００３０】
図１（ａ）のダイオード１００では、図４（ａ）のダイオード１０と同様に、ｎ型不純物拡散領域３０とｐ型不純物拡散領域４０の隣接部、およびｎ型不純物拡散領域３０とｐ型ウェル２の隣接部で、ＰＮ接合が形成される。また、図１（ａ）の符号３ａと符号４ａは、図４（ａ）のダイオード１０と同様に、それぞれ、電極接続のためのｎ型とｐ型の高濃度不純物拡散領域である。これらｎ型高濃度不純物拡散領域３ａとｐ型高濃度不純物拡散領域４ａ，３ｂには、それぞれ、層間絶縁膜を介してアルミニウム電極がオーミック接続される。
【００３１】
図１（ｂ）〜（ｄ）は、接合幅２００００μｍからなる図１（ａ）のダイオード１００に対するＥＳＤ試験のシミュレーション結果である。図１（ｂ）は電界強度分布であり、図１（ｃ）は電流密度分布であり、図１（ｄ）は格子温度分布である。図１（ｂ）〜（ｄ）では、図１（ａ）の断面に重ねてＰＮ接合部を太線で示し、シミュレーションで得られた値を等高線で示してある。不純物濃度のピーク位置Ｒｃ＝０．９μｍにしている点を除いて、シミュレーション条件は、図４（ｂ）〜（ｄ）のダイオード１０に関するシミュレーション条件と同様である。
【００３２】
図１（ｂ）に示すように、ダイオード１００の電界強度分布は、図４（ｂ）のダイオード１０のように表面近くのＰＮ接合部に集中していない。ダイオード１００において電界強度が大きくなる部分は、隣接するｎ型不純物拡散領域３０とｐ型不純物拡散領域４０のＰＮ接合部の広い範囲に分布し、最大値も図４（ｂ）のダイオード１０に較べて小さくなっている。
【００３３】
図１（ｃ）に示すように、ダイオード１００の電流密度は、不純物濃度のピーク位置であるＲｃ＝０．９μｍを中心にして、表面方向と内部方向に均等に分布している。従って、ダイオード１００の電流密度は、図４（ｂ）のダイオード１０のように表面に偏って流れていない。
【００３４】
図１（ｄ）に示すように、ダイオード１００の格子温度は、図１（ｂ），（ｃ）の電界強度分布と電流分布に対応して、不純物濃度のピーク位置であるＲｃ＝０．９μｍ付近のＰＮ接合部に最大値Ｔｍａｘがある。ダイオード１００の格子温度の最大値Ｔｍａｘは６８２Ｋであり、図４（ｄ）に示すダイオード１０のシミュレーション結果に較べて、２００Ｋ近く低減されている。
【００３５】
以上のように、図１（ａ）〜（ｄ）に示すダイオード１００では、不純物濃度のピーク位置を表面より深くすることで、図４（ａ）〜（ｄ）のダイオード１０にあった表面での電界集中と電流集中が緩和され、ＰＮ接合部での温度上昇も抑制される。従って、図１（ａ）〜（ｄ）に示すダイオード１００は、ＥＳＤ耐量の高いダイオードとすることができる。
【００３６】
逆に、ＥＳＤ電圧による温度上昇（最高温度）を従来の図４（ｄ）に示すダイオード１０と同じにした場合には、本発明のダイオードのＰＮ接合幅をより短くすることができ、従って、ダイオードの占有面積を従来に較べて小さくすることができる。
【００３７】
図２は、各不純物濃度のピーク位置に対して、最大格子温度Ｔｍａｘのシミュレーション結果をまとめた図である。シミュレーションは、不純物濃度のピーク位置が表面から１．５μｍ以下の範囲で行なっている。尚、図２においては、同じシミュレーションで得られたダイオードのＤＣ耐圧についても、併せて図示してある。
【００３８】
図２に示されるように、不純物濃度のピーク位置Ｒｃを深くしていくと、ＰＮ接合部のＤＣ耐圧がほぼ一定のままで、最大格子温度Ｔｍａｘを低くすることができる。Ｒｃ＝０．３μｍの場合には、Ｔｍａｘ＝７９１Ｋの結果が得られ、不純物濃度のピーク位置が表面にある場合に較べて、５０Ｋ程度温度上昇を抑制することができる。また、Ｒｃ＝１．５μｍの場合には、Ｔｍａｘ＝６３４Ｋの結果が得られ、不純物濃度のピーク位置が表面にある場合に較べて、２００Ｋ以上、温度上昇を抑制することができる。
【００３９】
このように、不純物濃度のピーク位置を表面から０．３μｍ以上に設定することで、不純物濃度のピーク位置が半導体基板の表面にある場合に較べて、温度上昇を５０Ｋ以上抑制することができる。これによって、ダイオードのＥＳＤ耐量を格段に高めることができる。一方、不純物濃度のピーク位置が表面から１．５μｍ以下のイオン注入であれば、一般的なイオン注入装置におけるトリプルチャージの加速度エネルギー７５０ｋｅＶ（２５０ｋｅＶ×３）を用いることができる。従って、高加速度イオン注入装置などの特別な設備を使用する必要がなく、イオン注入が容易となり、ダイオードを安価に製造することができる。
【００４０】
半導体装置の入出力保護として用いられるダイオードは、大きなサージ電流に対応するために、通常、図１（ａ）のｎ型不純物拡散領域３０とｐ型不純物拡散領域４０が交互に数１０個隣接して配置され、同じ導電型の不純物拡散領域同士が、電極により接続される。これにより、ＥＳＤ電流を隣接するｎ型不純物拡散領域３０とｐ型不純物拡散領域４０の各組に分散させ、必要な電流耐量を確保することができる。図３（ａ）には、ｎ型不純物拡散領域３１とｐ型不純物拡散領域４１が交互に３個隣接して配置されたダイオード１０１の例を示した。
【００４１】
図１（ａ）のダイオード１００と図３（ａ）のダイオード１０１では、ｎ型不純物拡散領域３０，３１とｐ型不純物拡散領域４０，４１の不純物濃度のピーク位置Ｒｃが、表面より深い位置で、同じ深さに設定されている。これに限らず、ｎ型不純物拡散領域の不純物濃度のピーク位置Ｒｃｎとｐ型不純物拡散領域の不純物濃度のピーク位置Ｒｃｐを異なる深さに設定してもよい。これによって、ＰＮ接合部における電界と電流をさらに分散させることができる。従って、ＰＮ接合部における温度上昇をさらに低減することができ、より高いＥＳＤ耐量を持つダイオードとすることができる。
【００４２】
また、ｎ型不純物拡散領域の不純物濃度ピーク位置Ｒｃｎとｐ型不純物拡散領域の不純物濃度ピーク位置Ｒｃｐのどちらか一方が、表面にあってもよい。図３（ｂ）には、ｎ型不純物拡散領域３２の不純物濃度ピーク位置Ｒｃｎが表面に設定され、ｐ型不純物拡散領域４２の不純物濃度ピーク位置Ｒｃｐが表面より深い位置に設定されたダイオード１０２の例を示す。図３（ｂ）のダイオード１０２のように、ＲｃｎとＲｃｐのいずれか一方を表面より深い位置に設定したダイオードであっても、表面での電界集中と電流集中は緩和され、ＰＮ接合部での温度上昇が抑制される。従って、図３（ｂ）のダイオード１０２についても、ＥＳＤ耐量の高いダイオードとすることができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明のダイオードの構造を示す断面模式図である。（ｂ）〜（ｄ）はＥＳＤ試験のシミュレーション結果で、（ｂ）は電界強度分布、（ｃ）は電流密度分布、（ｄ）は格子温度分布である。
【図２】不純物濃度のピーク位置と最大格子温度ＴｍａｘおよびＤＣ耐圧の関係を示す図である。
【図３】（ａ）は、ｎ型不純物拡散領域とｐ型不純物拡散領域が交互に隣接して配置されたダイオードの例であり、（ｂ）は、ｎ型不純物拡散領域の不純物濃度ピーク位置が表面に、ｐ型不純物拡散領域の不純物濃度ピーク位置が表面より深い位置に設定されたダイオードの例である。
【図４】（ａ）は、従来のダイオードの構造を示す断面模式図である。（ｂ）〜（ｄ）はＥＳＤ試験のシミュレーション結果で、（ｂ）は電界強度分布、（ｃ）は電流密度分布、（ｄ）は格子温度分布である。
【符号の説明】
１  半導体基板
２  ｐ型ウェル
３，３０，３１，３２  ｎ型不純物拡散領域
３ａ  ｎ型高濃度不純物拡散領域
４，４０，４１，４２  ｐ型不純物拡散領域
４ａ  ｐ型高濃度不純物拡散領域
１０，１００〜１０２  ダイオード
【図１】
2004296664.tif 000003
【図２】
2004296664.tif 000004
【図３】
2004296664.tif 000005
【図４】
2004296664.tif 000006