(57)【要約】【課題】電極パッドにプローブを接触させてウエハの特性評価の測定を行うとプローブ痕による突起が生じ、ウエハとガラス基板を貼り合わせたときに、当該突起が対向電極に衝突する。【解決手段】回路部が形成されたシリコンウエハ３１と、対向電極４２が形成されかつシリコンウエハ３１上の電極パッド３４の各々に対応する箇所に貫通孔４３を有するガラス基板４１とを、電極パッド３４の各々と貫通孔４３の各々とを対向させて貼り合わせた状態において、透明絶縁基板４１上の貫通孔４３の各々を通してシリコンウエハ３１上の電極パッド３４の各々にプローブを電気的に接触させて当該シリコンウエハ３１上の各チップの特性評価の測定を行うようにする。【選択図】        図３
2004333781.tif 000002
【特許請求の範囲】
【請求項１】
回路部が形成された単結晶シリコンウエハと対向電極が形成された透明絶縁基板とを貼り合わせ、素子単位で分断した後液晶材料を注入してなる液晶表示素子であって、
前記対向電極が形成された透明絶縁基板は、前記単結晶シリコンウエハ上の電極パッドの各々に対応する箇所に貫通孔を有し、前記貫通孔の各々が前記電極パッドの各々と対向した状態で前記単結晶シリコンウエハと貼り合わされる
ことを特徴とする液晶表示素子。
【請求項２】
回路部が形成された単結晶シリコンウエハと、対向電極が形成されかつ前記単結晶シリコンウエハ上の電極パッドの各々に対応する箇所に貫通孔を有する透明絶縁基板とを、前記電極パッドの各々と前記貫通孔の各々とを対向させて貼り合わせた状態において、
前記透明絶縁基板上の貫通孔の各々を通して前記単結晶シリコンウエハ上の電極パッドの各々にプローブを電気的に接触させて当該単結晶シリコンウエハの電気的特性の評価を行う
ことを特徴とする液晶表示素子の特性評価方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示素子およびその特性評価方法に関し、特に回路部が形成された単結晶シリコン基板と対向電極が形成された透明絶縁基板とを貼り合わせ、素子単位で分断した後液晶材料を注入してなる液晶表示素子およびシリコンウエハの特性評価方法に関する。
【０００２】
【従来の技術】
液晶表示素子（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ；ＬＣＤ）は、基本的に、少なくとも一方が透明絶縁基板（例えば、ガラス基板）からなり、各々の表面に配向膜を塗布した２枚の基板を、有効画素領域（表示領域）の周縁部に封止剤を塗布し、約５〜７μｍ程度の間隔を設けて貼り合わせた後、２枚の基板間の隙間（セルギャップ）に液晶材料を注入して液晶層を形成したパネル状のディスプレイ構成となっている。
【０００３】
また、一方の基板として例えばガラス基板を用いるのに対して、他方の基板として単結晶シリコン基板を用い、当該シリコン基板に画素回路や周辺駆動回路等の回路部を形成し、その上に液晶層を形成するＬＣＯＳ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｏｎ  Ｓｉｌｉｃｏｎ）構造の液晶表示素子もある。このＬＣＯＳ構造の液晶表示素子は、シリコン基板が光を透過しないので反射型のデバイスとなり、例えばプロジェクタ用の表示デバイスとして用いられる。
【０００４】
ＬＣＯＳ構造の液晶表示素子では、一般的に、液晶セル厚（セルギャップ）の均一化のために、１インチ程度の小片に切り出した後にパネル化する手法が採られている。これに対し、量産性を確保するために、ウエハ単位でパネル化するプロセス技術も確立されている。このウエハ単位でのパネル化プロセス技術では、対向電極が形成されたガラス基板に素子（チップ）単位でシール剤を塗布し、当該ガラス基板と回路部を形成したシリコンウエハとを貼り合わせた後、シリコンウエハの領域内から多数の空パネル（液晶が注入されていないパネル）として切り出すことになる。
【０００５】
ところで、液晶表示素子の製造段階において、回路部を形成したシリコンウエハについては、個々のチップをパッケージングする前に、ウエハ状態で各チップの電気的な特性評価が行われる。この特性評価は、シリコンウエハ上の各電極パッドにプローブを電気的に接触させることによって行われる（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開２００１−１８９３５３号公報
【０００７】
【発明が解決しようとする課題】
上述したように、電極パッドにプローブを接触させてウエハの特性評価の測定を行うことにより、図５に示すように、プローブ痕による突起が生じる。このプローブ痕による突起は、一般的に、１．５〜２．０μｍ程度の大きさとなる。そして、パネル化プロセス技術によってＬＣＯＳ構造の液晶表示素子を製造する場合においては、プローブ痕による突起が生じた状態のシリコンウエハとガラス基板とを貼り合わせることになる。このとき、セルギャップが５〜７μｍ程度であれば、１．５〜２．０μｍ程度の大きさの突起が存在しても特に問題になることはない。
【０００８】
しかしながら、近年、液晶表示素子の分野においては、狭セルギャップ化の傾向にあり、２．０μｍ以下のセルギャップになると、プローブ痕による突起がガラス基板の対向電極に衝突し、悪影響を与えることが懸念される。また、シリコンウエハの特性評価の測定が、対向電極基板（ガラス基板）を貼り合わせる前に行われることになる。したがって、測定中、使用されるプローブの先端に何らかの残留物（ゴミ）が付着した場合、当該残留物が測定途中でデバイス上に落下する懸念がある。このような、デバイス上へのゴミの落下は、歩留まり低下の一因となる。
【０００９】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、プローブ痕によって生ずる突起による悪影響を確実に防止でき、また測定中にプローブ先端に付着するゴミのデバイス上への落下を確実に防止できる液晶表示素子およびその特性評価方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明による液晶表示素子は、回路部が形成された単結晶シリコンウエハと対向電極が形成された透明絶縁基板とを貼り合わせ、素子単位で分断した後液晶材料を注入して得られる液晶表示素子であって、前記対向電極が形成された透明絶縁基板は、前記単結晶シリコンウエハ上の電極パッドの各々に対応する箇所に貫通孔を有し、前記貫通孔の各々が前記単結晶シリコンウエハ上の電極パッドの各々と対向した状態で前記単結晶シリコンウエハと貼り合わされる構成となっている。
【００１１】
上記構成の液晶表示素子において、透明絶縁基板が単結晶シリコンウエハ上の電極パッドの各々に対応する箇所に貫通孔を有し、貫通孔の各々が電極パッドの各々と対向した状態で単結晶シリコンウエハと貼り合わされることで、貫通孔の各々を通して電極パッドの各々への電気的な接触が可能になる。したがって、透明絶縁基板と単結晶シリコンウエハとを貼り合わせた状態で当該シリコンウエハの電気的特性の評価を行うことができる。そして、特性評価の測定において、電極パッドにプローブを接触させた際にプローブ痕による突起が生じたとしても、当該突起は貫通孔内でのみ生じることになる。また、プローブの先端に何らかの残留物（ゴミ）が付着し、それが測定途中に落下したとしても、落下する位置は透明絶縁基板上または貫通孔内に限られる。
【００１２】
本発明による特性評価方法は、回路部が形成された単結晶シリコンウエハと、対向電極が形成されかつ前記単結晶シリコンウエハ上の電極パッドの各々に対応する箇所に貫通孔を有する透明絶縁基板とを、前記電極パッドの各々と前記貫通孔の各々とを対向させて貼り合わせた状態において、前記透明絶縁基板上の貫通孔の各々を通して前記単結晶シリコンウエハ上の電極パッドの各々にプローブを電気的に接触させて当該単結晶シリコンウエハの電気的特性の評価を行う。
【００１３】
単結晶シリコンウエハの電気的特性を評価するに当たり、対向電極が形成された透明絶縁基板に対して、単結晶シリコンウエハ上の電極パッドの各々に対応する箇所に貫通孔を形成し、この貫通孔の各々を電極パッドの各々と対向させて貼り合わせた状態で当該シリコンウエハの電気的特性の評価を行う。そして、特性評価の測定において、電極パッドにプローブを接触させた際にプローブ痕による突起が生じたとしても、当該突起は貫通孔内でのみ生じることになる。また、プローブの先端に何らかの残留物（ゴミ）が付着し、それが測定途中に落下したとしても、落下する位置は透明絶縁基板上または貫通孔内に限られる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
図１は、本発明の一実施形態に係る液晶表示素子の構成の概略を示す断面図である。図１から明らかなように、本実施形態に係る液晶表示素子は、単結晶シリコン基板１１に画素回路や周辺駆動回路等の回路部１２を形成し、その上に液晶層１３を形成するＬＣＯＳ構造を採っている。このＬＣＯＳ構造の液晶表示素子は、単結晶シリコン基板１１が光を透過しないので反射型のデバイスとなり、例えばプロジェクタ用の表示デバイスとして用いられる。
【００１６】
図１において、単結晶シリコン基板１１には、ＬＳＩプロセスを用いてＭＯＳトランジスタ等の回路素子を含む回路部１２が形成される。この回路部１２を形成するに当たっては、高密度に素子を配置し、配線を形成するために多層配線構造が用いられる。ここでは、回路部１２についての多層配線構造は周知であり、図面の簡略化のために等価回路で示している。
【００１７】
また、本実施形態では、シリコン基板１１に形成する回路部１２として、画素トランジスタＴｒおよび保持容量Ｃを含む画素回路を例に挙げて示しているが、これに限られるものではない。具体的には、画素を行単位で選択する垂直駆動回路や、当該垂直駆動回路によって選択された行の各画素に映像信号を書き込む水平駆動回路などを含む周辺駆動回路を、画素回路と共に回路部１２として単結晶シリコン基板１１に形成することも可能である。
【００１８】
画素回路の基本的な構成例を図２に示す。同図から明らかなように、画素回路２０は、画素トランジスタＴｒであるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）２１と、このＴＦＴ２１のドレイン電極に画素電極２２が接続された液晶セル２３と、ＴＦＴ２１のドレイン電極に一方の電極が接続され、他端が例えば接地された保持容量（Ｃ）２４とを有する構成となっている。この画素回路２０において、ＴＦＴ２１はゲート電極が走査線２５に、ソース電極が信号線２６にそれぞれ接続されている。また、液晶セル２２は、図１の液晶層１３の液晶容量を意味し、その対向電極２６が画素間で共通に接続される。
【００１９】
再び図１において、シリコン基板１１の最上層には、画素回路２０の画素電極２２に相当する画素電極１４が例えば０．３５μｍ程度の極めて狭い間隔で配列されている。この狭画素間スペースにより、例えば対角０．７８インチ中に９μｍピッチで約２００万個程度の画素を配列し、フルＨＤＴＶ（１９２０Ｈ×１０８０Ｖ）対応した画質の高精細化・高品位化を実現している。画素電極１４としては、高反射率を実現するために例えばアルミニウム電極が用いられる。すなわち、画素電極１４は反射鏡としての機能をも持つことになる。
【００２０】
画素回路２０や周辺駆動回路を含む回路部１２が形成された単結晶シリコン基板１１に対して、対向電極として透明導電膜、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜が形成された透明絶縁基板、例えばガラス基板（対向電極基板）１５が対向配置されている。そして、シリコン基板１１とガラス基板１５との間に、これら基板と垂直な方向に液晶分子を配向させて駆動させる垂直配向液晶材料が封止されることで液晶層１３を形成している。垂直配向液晶材料を採用することにより、例えば２．０μｍ以下の非常に薄いセルギャップ（液晶セル厚）でも良好な駆動特性が得られるため、高コントラストおよび高速応答を実現できる。
【００２１】
シリコン基板１１およびガラス基板１５の各内面には、液晶（液晶層１３）を挟む配向膜１６，１７が配されている。配向膜１６，１７の素材としては、例えば無機材料が用いられる。配向膜１６，１７として無機配向膜を採用することにより、配向膜１６，１７の耐久性を向上でき、ひいては本デバイスの特長である高精細・高品位の性能をより長く維持することが可能になる。
【００２２】
有効画素領域（映像表示に寄与する画素の領域）の周縁部において、シリコン基板１１とガラス基板１５との間に二重シール構造を形成するために、第１のシール剤である内側シール剤１８と、その外側の第２のシール剤である外側シール剤１９とが介在している。図１では、内側シール剤１８および外側シール剤１９を模式的に示しているが、これらシール剤１８，１９は、製造段階で別々に塗布された後、シリコン基板１１およびガラス基板１５の貼り合わせ時の加圧処理および焼成処理を経ることによって一体化される。
【００２３】
具体的には、内側シール剤１８は、セルギャップを規定しかつ当該ギャップを均一に保つスペーサが混入されたスペーサ入りシール剤であり、従来の塗布幅に比べて細めに有効画素領域の近傍に塗布される。スペーサ入りのシール剤１８を有効画素領域の近傍に細めに塗布することにより、駆動側の基板、即ちシリコン基板１１の表面における段差バラツキの影響を最少にできるため、有効画素領域（画面）内にビーズスペーサやポストスペーサを設けてギャップ制御を行わなくても、有効画素領域全面に亘って均一なセルギャップを形成できる。
【００２４】
このように、セルギャップを均一化できることにより、リング状の輝度ムラであるニュートリングの発生を抑えることができ、しかもセルギャップの均一化を図る上で有効画素領域（画面）内にスペーサを全く配置しなくて済むことによって画質を向上できるため、プロジェクタ用の表示デバイスとして用いた場合であっても、映画フィルムのような高品位な映像の表示を実現できる。
【００２５】
外側シール剤１９は、スペーサが混入されていないスペーサ無しのシール剤であり、内側シール剤１８の外側に当該シール剤１８の塗布幅よりも広めに塗布されることによって二重シール構造を形成する。この二重シール構造を採用し、シリコン基板１１とガラス基板１５とを貼り合わせた後の一体化されたシール剤の幅を従来と同程度にすることにより、シリコン基板１１とガラス基板１５との間の密着強度を確保できるとともに、両基板１１，１５間への外部からの水分の浸入やダストの進入などを確実に防止できるため、パネルの長期信頼性を確保することができる。
【００２６】
上記構成の本実施形態に係る液晶表示素子を製造するに当たっては、ウエハ単位でパネル化するプロセス技術、即ち一枚の単結晶シリコンウエハ上において多数の液晶表示素子を一括してパネル化した後個々に切断する多面取りのプロセス技術を用いることになる。なお、本実施形態に係る液晶表示素子では、ＬＣＯＳ構造を採ることから、シリコンウエハには画素回路や周辺駆動回路などの回路部が形成されることになる。
【００２７】
そして、その製造段階において、回路部を形成したシリコンウエハについて、個々のチップをパッケージングする前に、ウエハ状態で各チップの電気的な特性評価を行うことになる。この特性評価に当たり、本実施形態に係る液晶表示素子においては、対向電極（透明導電膜）が形成されたガラス基板に対して、シリコンウエハ上の電極パッドの各々に対応する箇所に貫通孔を形成したことを特徴としている。
【００２８】
具体的には、図３に示すように、シリコンウエハ３１には画素回路や周辺駆動回路などの回路部を形成する金属配線３２が絶縁膜３３を介して多層構造にてパターニングされているとともに、これら金属配線３２に電気的に接続された電極パッド３４が各素子ごとに複数形成されている。一方、シリコンウエハ３１と例えば２．０μｍ以下の薄いセルギャップＧを持って対向配置されるガラス基板４１には、透明導電膜からなる対向電極４２が形成されているとともに、シリコンウエハ３１上の電極パッド３４の各々と対向する箇所に貫通孔４３が穿設されている。貫通孔４３については、レーザなどを用いた周知の技術によって穿設可能である。
【００２９】
このように、ガラス基板４１に対してシリコンウエハ３１上の電極パッド３４の各々と対向する箇所に貫通孔４３を形成することにより、従来はガラス基板４１とシリコンウエハ３１とを貼り合わせる前に当該シリコンウエハ３１の各チップの電気的な特性評価の測定を行っていたのを、図４に示すように、各チップが形成されたシリコンウエハ３１と貫通孔４３が形成されたガラス基板４１とを、シリコンウエハ３１上の電極パッド３４の各々とガラス基板４１上の貫通孔４３の各々とを対向させて貼り合わせ後に貫通孔４３の各々を通してプローブを使用して特性評価の測定を行うことが可能になる。
【００３０】
すなわち、本発明によるシリコンウエハの特性評価方法では、回路部が形成されたシリコンウエハ３１と、対向電極４２が形成されかつシリコンウエハ３１上の電極パッド３４の各々に対応する箇所に貫通孔４３を有するガラス基板（対向電極基板）４１とを、電極パッド３４の各々と貫通孔４３の各々とを対向させて貼り合わせた状態において、透明絶縁基板４１上の貫通孔４３の各々を通してシリコンウエハ３１上の電極パッド３４の各々にプローブを電気的に接触させて当該シリコンウエハ３１上の各チップ３５の特性評価の測定を行う。
【００３１】
このように、シリコンウエハ３１とガラス基板４１とを貼り合わせた状態において、貫通孔４３の各々を通してシリコンウエハ３１上の各チップ３５の特性評価の測定を行うことにより、電極パッド３４にプローブを接触させた際に、図３に示すように、プローブ痕による突起５１が生じたとしても、当該突起５１は貫通孔４３内でのみ生じることになるため、従来のように、プローブ痕による突起５１がガラス基板４１の対向電極４２に衝突するというような不具合は全く生じなくなる。
【００３２】
ここで、プローブ痕による突起５１は、一般的に１．５〜２．０μｍ程度の大きさのものとなるが、上述したように、プローブ痕による突起５１が貫通孔４３内でのみ生じることにより、当該突起５１の大きさに関係なく、液晶表示素子のセルギャップを狭くできるため、２．０μｍ以下の狭セルギャップ化に寄与できることにもなる。また、プローブの先端に何らかの残留物（ゴミ）が付着し、それが測定途中に落下したとしても、落下する位置はガラス基板４１上または貫通孔４３内に限られるため、デバイス上に落下するのを確実に防止でき、歩留まりの向上を図ることができる。
【００３３】
なお、本実施形態では、シリコンウエハ３１とガラス基板４１とを貼り合わせ後にシリコンウエハ３１の各チップ３５の特性評価の測定を行うのを前提として説明したが、従来と同様に、シリコンウエハ３１とガラス基板４１とを貼り合わせる前に行った場合であっても、その測定後にシリコンウエハ３１とガラス基板４１とを、電極パッド３４の各々と貫通孔４３の各々とを対向させて貼り合わせることで、プローブ痕による突起５１を貫通孔４３に退避させることができるため、当該突起５１がガラス基板４１の対向電極４２に衝突するのを防止するができる。ただし、この場合、プローブの先端に付着した残留物がデバイス上に落下するのを防止することはできない。
【００３４】
【発明の効果】
以上説明したように、本発明による液晶表示素子によれば、透明絶縁基板が単結晶シリコンウエハ上の電極パッドの各々に対応する箇所に貫通孔を有し、貫通孔の各々が電極パッドの各々と対向した状態で単結晶シリコンウエハと貼り合わされることで、透明絶縁基板と単結晶シリコンウエハとを貼り合わせた状態で当該シリコンウエハの特性評価の測定を行うことができるため、プローブ痕による突起が対向電極に衝突するのを確実に防止できるとともに、プローブの先端に付着した残留物がデバイス上に落下するのを確実に防止することができる。
【００３５】
また、本発明による特性評価方法によれば、対向電極が形成された透明絶縁基板に対して、単結晶シリコンウエハ上の電極パッドの各々に対応する箇所に貫通孔を形成し、この貫通孔の各々を電極パッドの各々と対向させて貼り合わせた状態において当該シリコンウエハの特性評価の測定を行うことにより、プローブ痕による突起が対向電極に衝突するのを確実に防止できるとともに、プローブの先端に付着した残留物がデバイス上に落下するのを確実に防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶表示素子の構成の概略を示す断面図である。
【図２】画素回路の基本的な構成例を示す回路図である。
【図３】シリコンウエハ上の電極パッドとガラス基板上の貫通孔との関係を示す断面図である。
【図４】各チップが形成されたシリコンウエハと貫通孔が形成されたガラス基板との関係を示す図である。
【図５】プローブ痕による突起をレーザ顕微鏡で見た様子を示す図である。
【符号の説明】
１１…シリコン基板、１２…回路部、１３…液晶層、１４，２２…画素電極、１５，４１…ガラス基板、１６，１７…配向膜、１８…スペーサ入り内側シール剤、１９…スペーサ無し外側シール剤、２０…画素回路、２１…ＴＦＴ（画素トランジスタ）、２３…液晶セル、２４…保持容量、２５…走査線、２６…信号線、２７…対向電極、３１…シリコンウエハ、３２…金属配線、３３…絶縁膜、３４…電極パッド、４２…対向電極、４３…貫通孔、５１…プローブ痕による突起
【図１】
2004333781.tif 000003
【図２】
2004333781.tif 000004
【図３】
2004333781.tif 000005
【図４】
2004333781.tif 000006
【図５】
2004333781.tif 000007