(57)【要約】【課題】分割されたエミッタ電極を有する半導体チップにおいて、コンタクト端子との接触が不完全な場合や、ボンディング位置に偏りがあった場合でも半導体チップの破壊を防止できる半導体装置を提供すること。【解決手段】ｎ半導体基板１００の一方の主面に形成され、ゲートライナー４で分割された第１、第２層目のエミッタ電極２９、５を、第３層目のエミッタ電極８でゲートライナー４上を架橋することで、分割されたエミッタ電極５がエミッタ電極８により一体化されて、例え、片加圧でＩＧＢＴチップ１全面が加圧されない場合でもＩＧＢＴ全面を均一動作させることができて、ＩＧＢＴチップの破壊を防止できる。【選択図】        図３
2004221269.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の主面に形成した第１主電極と、制御電極と、該制御電極と接続する制御電極配線とを有し、前記制御電極配線を含む分離領域で前記第１主電極が複数の領域に分割されている半導体装置において、
分離領域上全面に形成された第１絶縁膜と、前記第１主電極上と前記第１絶縁膜上に形成された第２主電極とを有することを特徴とする半導体装置。
【請求項２】
半導体基板の一方の主面に形成した第１主電極と、制御電極と、該制御電極と接続する制御電極配線とを有し、前記制御電極配線を含む分離領域で前記第１主電極が複数の領域に分割されている半導体装置において、
第１主電極上に選択的に形成された第１絶縁膜と、分離領域上全面に形成された第２絶縁膜と、露出した前記第１主電極上と前記第１、第２絶縁膜上に形成された第２主電極とを有することを特徴とする半導体装置。
【請求項３】
前記第２主電極が、前記第１主電極の導電率以上の導電率の材料で形成されることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１および第２絶縁膜が、熱硬化性のポリイミドで形成されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、加圧接触で平型構造の絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと称す）などの半導体装置に関する。
【０００２】
【従来の技術】
パワー半導体デバイスの中で、バイポーラトランジスタの高耐圧大電流特性とＭＯＳＦＥＴの高周波特性の両方の特性を有するＩＧＢＴは、近年、このＩＧＢＴの高耐圧化、大容量化が進み、耐圧クラスが４５００Ｖ以上、電流容量が数１００Ａ〜数１０００Ａ程度のデバイスが発表されている。これらのデバイスの中には、ＩＧＢＴチップが複数個、並列に収納されており、モジュール型パッケージ、あるいは、平型パッケージが適用されている。
ＩＧＢＴチップは、ＩＧＢＴの基本構造となるＩＧＢＴセルが複数個あるいは複数本繰り返し配置される構造となっている。ＩＧＢＴはエミッタ電極、コレクタ電極およびゲート電極からなる３端子デバイスであり、構造上、エミッタ電極とゲート電極は半導体デバイスの同一面内に絶縁された状態で形成する必要がある。この時、制御電極であるゲート電極は、制御信号の伝達遅延時間のばらつきを小さくするために、導電率の高い電極材料（一般的にはアルミニウム）を用いたゲートライナー（制御電極配線）によって、デバイス面内に配線される。このため、ＩＧＢＴのエミッタ電極は、このゲートライナーによって複数の領域に分割されることが一般的である。尚、この分割されたエミッタ電極同士が非常に狭い領域で配線される場合もある。
【０００３】
つぎに、すでに開示されている従来のＩＧＢＴチップについて説明する（例えば、特許文献１参照）。
図１１から図１３は、従来の半導体装置の構成図であり、図１１はＩＧＢＴチップの要部平面図、図１２は図１１のＣ部の拡大図、図１３は図１２のＹ−Ｙ線で切断した要部断面図である。
図１１において、ＩＧＢＴチップ５１のエミッタ側にはチップの外周部に配置される耐圧構造部５２、ゲートパッド５３、ゲートライナー５４、２層目のエミッタ電極５５が形成される。ゲートライナー５４はゲートパッド５３と接続し、図１３に示す第１層目のエミッタ電極７９と第２層目のエミッタ電極５５は、このゲートライナー５４で例えば８個に分割されている。
【０００４】
図１２において、この図は半導体基板に形成されたストライプ状のｐベース領域６１、長方形のｎエミッタ領域６２と、半導体基板上に形成される長方形のゲート台座６３、ゲートライナー５４、第２層目のエミッタ電極５５が示されている。
ゲート台座６３はポリイミド膜などで形成され、隣接するｐベース領域６１間に形成される。
図１３において、ｎ半導体基板２００の一方の主面にｐベース領域６１が形成され、ｐベース領域６１にｎエミッタ領域６２が形成され、他方の主面にｐコレクタ領域７２が形成される。これらの領域が形成されないｎ半導体基板２００がｎドリフト領域７１となる。ｎエミッタ領域６２とｎベース領域７１に挟まれたｐベース領域６１上にゲート絶縁膜７４を介してポリシリコンのゲート電極７５が形成される。このゲート絶縁膜７４は厚い絶縁膜７７と接しておりテラスゲート構造を構成する。厚い絶縁膜７７上に形成されたポリシリコンはポリシリコンで形成されたゲート配線７８となる。ポリシリコンで形成されたゲート電極７５とゲート配線７８上には層間絶縁膜７６が形成され、この層間絶縁膜２６を開口してｎエミッタ領域６２とｐベース領域６１と接し、層間絶縁膜７６上に第１層目のエミッタ電極７９が形成される。
【０００５】
また、ポリシリコンのゲート配線７８とゲートライナー５４は層間絶縁膜７６を開口したコンタクトホールで接続する。厚い絶縁膜７７上に位置する第１層目のエミッタ電極７９上にゲート台座６３を形成し、その上に第２層目のエミッタ電極５５を形成する。ゲートライナー５４上に層間絶縁膜８０を形成する。ｐコレクタ領域７２上にコレクタ電極７３を形成する。このＩＧＢＴチップ５１上にはＭｏ板などで形成されたコンタクト端子体９０が接触する。
尚、ＩＧＢＴチップ５１とコンタクト端子体９０の形状を分かりやすく図示するため、図では両者の間に隙間を開けて描いているが実際はこの隙間はなく第２層目のエミッタ電極５５とコンタクト端子体９０とは接触した状態で使用されてており、正規の加圧力で加圧することでこの箇所での接触が確実になる。
【０００６】
前記において、ゲート台座６３は、コンタクト端子体９０からの加圧力がゲート絶縁膜７４下に形成されるチャネル領域に伝達されるのを緩和する働きがあり、チャネル部でのＭＯＳ動作を確実にすることができる。
【０００７】
【特許文献１】
特開２０００−１１４５２５号公報  第２図
【０００８】
【発明が解決しようとする課題】
しかし、前記のＩＧＢＴが正常に動作するためには、３端子の全てが正しく外部端子に接続されなければならない。ところが図１４に示すように片加圧（偏って加圧されること）されると、ＩＧＢＴチップ内の複数個に分割されたエミッタ電極は、片加圧領域９５でのみ接触することになる。エミッタ電極が一部でしか接触していない場合、他の接触していない領域のＩＧＢＴセルはほとんど動作しない。特に、複数個に分割されたエミッタ電極の一部の接触状態が悪くなった場合には、境界箇所の接触の悪い部分での微小な接触部に電流が集中して流れる。この微小な接触部の電流密度が大きくなることで、この箇所の温度が上昇し、デバイスの破壊を引き起こす。
【０００９】
電力変換装置に搭載される加圧接触型の半導体装置は、冷却体や絶縁板などの構造物と一緒に加圧される。これらの構造物の接触面の粗さ、加圧の不均一、構造物の経時的な変化などによって、接触面の一部で加圧力が極端に低下する場合がある。そのため、一部の分割されたエミッタ電極がコンタクト端子体に接触しなくなり、素子破壊が起こる場合がある。
また、モジュール型の半導体装置では、ボンディングの偏りで分割されたエミッタ電極の一部にディングワイヤが接続しない場合があり、不良となることがある。
【００１０】
この発明の目的は、分割されたエミッタ電極を有する半導体チップにおいて、コンタクト端子との接触が不完全な場合や、ボンディングの偏りがあった場合でも半導体チップの破壊を防止できる半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
前記の目的を達成するために、半導体基板の一方の主面に形成した第１主電極と、制御電極と、該制御電極と接続する制御電極配線とを有し、前記制御電極配線を含む分離領域で前記第１主電極が複数の領域に分割されている半導体装置において、分離領域上全面に形成された第１絶縁膜と、前記第１主電極上と前記第１絶縁膜上に形成された第２主電極とを有する構成とする。
また、半導体基板の一方の主面に形成した第１主電極と、制御電極と、該制御電極と接続する制御電極配線とを有し、前記制御電極配線を含む分離領域で前記第１主電極が複数の領域に分割されている半導体装置において、第１主電極上に選択的に形成された第１絶縁膜と、分離領域上全面に形成された第２絶縁膜と、露出した前記第１主電極上と前記第１、第２絶縁膜上に形成された第２主電極とを有する構成とする。
【００１２】
また、前記第２主電極が、前記第１主電極の導電率以上の材料で形成されるとよい。
また、前記第１および第２絶縁膜が、熱硬化性のポリイミドで形成されているとよい。
前記のように、ＩＧＢＴのエミッタ領域がゲートライナーによって複数の領域に分割されている、あるいは、非常に狭い領域で接続されている場合、分割された各エミッタ電極部分に開口部を有する絶縁層（層間絶縁膜）を設け、その上に第２エミッタ電極を全面に設ける構造とすることで、前記複数のエミッタ電極が第２エミッタ電極によって並列に接続される。その結果、デバイスの一部の接触状態が悪くなった場合や、デバイスの一部しかワイヤがボンディングされていない場合においても、全ての領域のＩＧＢＴセルが、ほぼ、完全な動作をすることが可能となる。
【００１３】
【発明の実施の形態】
図１から図３は、この発明の第１実施例の半導体装置の構成図であり、図１はＩＧＢＴチップの要部平面図、図２は図１のＡ部の拡大図、図３は図２のＹ−Ｙ線で切断した要部断面図である。
図１において、ＩＧＢＴチップ１のエミッタ側にはチップの外周部に配置される耐圧構造部２、ゲートパッド３、ゲートライナー４、２層目のエミッタ電極５、層間絶縁膜６、第２層目のエミッタ電極５と第３層目のエミッタ電極８を接続する層間絶縁膜６に形成された開口部７（コンタクトホール）が形成される。この開口部７の面積は分割された第２層目のエミッタ電極５の面積に近い程好ましい。ゲートライナー４はゲートパッド３と接続し、図３に示す第１層目のエミッタ電極２９と第２層目のエミッタ電極５は、このゲートライナー４で例えば８個に分割されている。このＩＧＢＴチップ１のチップサイズは２１．５ｍｍ□であり、アルミニウムで形成されている第１層目のエミッタ電極２９（図３に示す）と第２層目のエミッタ電極５は、第１層目のエミッタ電極２９と同一工程でゲートライナー４（金属ゲート配線）で分割されている。各々の分割された第１、第２層目のエミッタ電極２９、５の大きさは約２ｍｍｘ１６ｍｍである。尚、第３層目のエミッタ電極８は高い導電率材料（アルミニウム、銅、金など）を用いることで、各分割されたエミッタ電極下のＩＧＢＴセル（ｐベース領域１１、ｎエミッタ領域１２、ゲート電極などの領域で構成される単位ＩＧＢＴのこと）がＩＧＢＴチップ全域で均一な動作をさせることができる。
【００１４】
図２において、この図は半導体基板に形成されたストライプ状のｐベース領域１１、長方形のｎエミッタ領域１２と、半導体基板上に形成される長方形のゲート台座１３、ゲートライナー４、第２層目のエミッタ電極５が示されている。
ゲート台座１３はポリイミド膜などで形成され、隣接するｐベース領域１１間に形成される。
図３において、ｎ半導体基板１００の一方の主面にｐベース領域１１が形成され、ｐベース領域１１にｎエミッタ領域１２が形成され、他方の主面にｐコレクタ領域２２が形成される。これらの領域が形成されないｎ半導体基板１００がｎベース領域２１となる。ｎエミッタ領域１２とｎベース領域２１に挟まれたｐベース領域１１上にゲート絶縁膜２４を介してポリシリコンのゲート電極２５が形成される。このゲート絶縁膜２４は厚い絶縁膜２７と接しておりテラスゲート構造を構成する。厚い絶縁膜２７上に形成されたポリシリコンはポリシリコンで形成されたゲート配線２８となる。ポリシリコンで形成されたゲート電極２５とゲート配線２８上には層間絶縁膜２６が形成され、この層間絶縁膜２６を開口してｎエミッタ領域１２とｐベース領域１１と接し、層間絶縁膜２６上に第１層目のエミッタ電極２９が形成される。
【００１５】
また、ポリシリコンのゲート配線２８とゲートライナー４は層間絶縁膜２６を開口したコンタクトホールで接続する。厚い絶縁膜２７上に位置する第１層目のエミッタ電極２９上に２８０℃程度で硬化するポリイミドでゲート台座１３を形成し、その上に第２層目のエミッタ電極５を形成する。ゲートライナー４上に２８０℃程度で硬化するポリイミドなどで層間絶縁膜６を形成し、層間絶縁膜６上と第２層目のエミッタ電極５上に第３層目のエミッタ電極８を形成する。ｐコレクタ領域２２上にコレクタ電極２３を形成する。このＩＧＢＴチップ１上にはＭｏ板などで形成されたコンタクト端子体４０が接触する。前記のゲート台座１３と層間絶縁膜６の材料は、第１層目のエミッタ電極２９の材料であるアルミニウム膜を成膜する温度より低い５００℃程度以下で成膜できるものを選定すればよい。
【００１６】
尚、ＩＧＢＴチップ１とコンタクト端子体４０の形状を分かりやすく図示するため、図では両者の間に隙間を開けて描いているが実際はこの隙間はなく接触しており、正規の加圧力で加圧することでこの箇所での接触が確実になる。
前記において、ゲート台座１３は、コンタクト端子体４０からの加圧力がゲート絶縁膜２４下に形成されるチャネル領域に伝達されるのを緩和する働きがあり、チャネル部でのＭＯＳ動作を確実にすることができる。また、このゲート台座１３を形成することで、ゲートライナー４上の第３層目のエミッタ電極８とコンタクト端子体４０との間に空隙ができて、層間絶縁膜６に異常な力が加わることが防止され、層間絶縁膜６が異常な力でクラックが入ることを防止できる。
【００１７】
この実施例により、分割されたエミッタ電極（第１層目、第２層目のエミッタ電極２９、４）が第３層目のエミッタ電極８で全て接続され、この第３層目のエミッタ電極８をコンタクト端子体４０で加圧することで、例え、片加圧があった場合でも、全ての分割されたエミッタ電極がある領域のＩＧＢＴ部が正常に動作してＩＧＢＴチップが破壊することが防止される。
図４は、この発明の第２実施例の半導体装置の要部断面図である。この図は図３に相当する断面図である。
図３との違いは、第２層目のエミッタ電極３１で、分割された第１層目のエミッタ電極２９を接続し、第３層目のエミッタ電極３３を分割した点である。この場合も第１実施例と同様の効果が得られる。尚、図中のゲート台座１３と層間絶縁膜６は同時で形成することができる。
【００１８】
図５は、この発明の第３実施例の半導体装置の要部断面図である。この図は図３に相当する断面図である。
図３との違いは、第２層目のエミッタ電極３１で、分割された第１層目のエミッタ電極２９を接続し、第３層目のエミッタ電極３１を形成しない点である。この場合は、第３層目のエミッタ電極３１を形成しないため、工数が低減できて製造コストを小さくできるが、ゲートライナー４上の第２層目のエミッタ電極３１とコンタクト端子体４０が接触するため、ゲートライナー４上の層間絶縁膜６にクラック等が発生するおそれがあり、層間絶縁膜６の加圧耐量を高める必要がある。
【００１９】
尚、ゲート台座をｎエミッタ領域１２には挟まれた箇所上の第１層目のエミッタ電極２９上に形成して、図６のゲート台座１３ａのようにしたＩＧＢＴチップに本発明を適用しても同様の効果が期待できる。また、ゲート台座１３、１３ａの代わりに、図７のような台座３４をｐベース領域１１上を横切るように、第１層目のエミッタ電極２９上に形成してもよい。この台座３４を形成することで、ゲートライナー４上の第３層目のエミッタ電極がコンタクト端子体４０に接しないようにできる。
図８は、この発明の第４実施例の半導体装置の要部断面図である。この図は図３に相当する断面図である。
【００２０】
図３との違いは、ゲート台座１３を形成しない点である。この場合は、ゲート台座１３を形成しないため、工数が低減できて製造コストを小さくできるが、ゲートライナー４上の第２層目のエミッタ電極３１とコンタクト端子体４０が接触するため、ゲートライナー４上の層間絶縁膜６にクラック等が発生するおそれがあり、層間絶縁膜６の加圧耐量を高める必要がある。
図９は、この発明の第５実施例の半導体装置の要部断面図である。この図は図８に相当する断面図であるが、加圧接触型でなくボンディングワイヤを接続するモジュール型のＩＧＢＴチップの要部断面図である。
【００２１】
図８との違いは、第２層目のエミッタ電極３８が層間絶縁膜３６上を覆うように形成されて、分割した第１層目のエミッタ電極２９を架橋している点である。加圧接触型でないため、ゲートライナー４上の第２層目のエミッタ電極３８は凸状になっていても構わない。
このように分割された各エミッタ電極（第１層目のエミッタ電極２９）上を第２層目のエミッタ電極３８で被覆することで、従来のように分割された各エミッタ電極にボンディングワイヤを接続する必要がなく、ボンディングワイヤの本数を低減できて、製造コストを低減できる。
【００２２】
図１０はエミッタ電極の他の例である。図１０において、エミッタ電極４１は１層目あるいは２層目に相当する層であってＢの箇所にはゲートライナー４が布設されていないため、ゲートライナー４によって完全に分割されるのではなく、Ｂの箇所において狭い幅の導電膜で隣接するエミッタ電極と接続している。かかるＩＧＢＴチップ１ａに、前記した実施例を適用した場合は片加圧時にＢの箇所に電流集中するのが回避できて前記と同様の効果が得られる。
【００２３】
【発明の効果】
この発明によれば、加圧して用いるＩＧＢＴチップの場合、分割されたエミッタ電極上に、これらのエミッタ電極を架橋するための第２のエミッタ電極を形成することで、ＩＧＢＴチップが片加圧された場合でも、チップ内の全領域のＩＧＢＴセルを均一に動作させることができて、ＩＧＢＴチップの破壊を防止できる。
また、ワイヤボンディングして用いるＩＧＢＴチップの場合も、分割されたエミッタ電極上に、これらのエミッタ電極を架橋するための第２のエミッタ電極を形成することで、ワイヤボンディングのボンディングエリアに自由度が得られるだけでなく、偏ったワイヤボンディングが生じた場合においても、チップ内の全領域のＩＧＢＴセルを、均一に動作させることができて、ＩＧＢＴチップの破壊を防止できる。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置のチップの要部平面図
【図２】図１のＡ部の拡大図
【図３】図３は図１のＹ−Ｙ線で切断した要部断面図
【図４】この発明の第２実施例の半導体装置の要部断面図
【図５】この発明の第３実施例の半導体装置の要部断面図
【図６】ゲート台座をｎエミッタ領域には挟まれた箇所上の第１層目のエミッタ電極上に形成した要部平面図
【図７】台座をｐベース領域上を横切るように、第１層目のエミッタ電極２９上に形成した要部平面図
【図８】この発明の第４実施例の半導体装置の要部断面図
【図９】この発明の第５実施例の半導体装置の要部断面図
【図１０】エミッタ電極が狭い幅の導電膜で接続しているＩＧＢＴチップに本発明を実施したときの要部平面図
【図１１】従来の半導体装置のチップの要部平面図
【図１２】図１１のＣ部の拡大図
【図１３】図１２のＹ−Ｙ線で切断した要部断面図
【図１４】従来の半導体チップが片加圧された状態を示す図
【符号の説明】
１、１ａ  ＩＧＢＴチップ
２    耐圧構造部
３    ゲートパッド
４    ゲートライナー（金属ゲート配線）
５    第２層目のエミッタ電極
６、３６  層間絶縁膜
７    開口部（コンタクトホール）
８    第３層目のエミッタ電極
１１    ｐベース領域
１２    ｎエミッタ領域
１３、１３ａ  ゲート台座
２１    ｎベース領域
２２    ｐコレクタ領域
２３    コレクタ電極
２４    ゲート絶縁膜
２５    ゲート電極（ポリシリコン）
２６    層間絶縁膜
２７    厚い絶縁膜
２８    ゲート配線（ポリシリコン）
２９    １層目のエミッタ電極
３１、３５、３８  ２層目のエミッタ電極
３３、３７  ３層目のエミッタ電極
３４    台座
３９    ボンディングワイヤ
４０    コンタクト端子体
４１    エミッタ電極
１００    ｎ半導体基板
【図１】
2004221269.tif 000003
【図２】
2004221269.tif 000004
【図３】
2004221269.tif 000005
【図４】
2004221269.tif 000006
【図５】
2004221269.tif 000007
【図６】
2004221269.tif 000008
【図７】
2004221269.tif 000009
【図８】
2004221269.tif 000010
【図９】
2004221269.tif 000011
【図１０】
2004221269.tif 000012
【図１１】
2004221269.tif 000013
【図１２】
2004221269.tif 000014
【図１３】
2004221269.tif 000015
【図１４】
2004221269.tif 000016