(57)【要約】【課題】自動レベル制御回路を備えた増幅回路において、入力信号レベルが適正範囲にあるかどうかを簡易な回路で監視することを可能とする。【解決手段】可変アッテネータを制御するＣＰＵ５の制御信号を最大にしても増幅回路４の出力が基準レベルに達していなければ、制御信号を最大にセット（Ｓ６−５）し、上限利得制御不能フラグをセット（Ｓ６−６）して入力レベル異常発生信号を出力させた。また、ＣＰＵ５の制御信号を最小にしても増幅回路４の出力が基準レベルを超えていたら、制御信号を最小にセット（Ｓ７−５）し、下限利得制御不能フラグをセット（Ｓ７−６）して入力レベル異常発生信号を出力させた。【選択図】  図３
2004228910.tif 000002
【特許請求の範囲】
【請求項１】
増幅回路の信号入力部に介在させた可変アッテネータと、該可変アッテネータを制御するＣＰＵとを備え、前記可変アッテネータのアッテネート量を制御して増幅回路出力を自動制御する自動レベル制御回路を備えた増幅回路の入力信号監視プログラムであって、
前記ＣＰＵの可変アッテネータ制御信号が、可変アッテネータのアッテネート量を最大或いは最小にする信号であっても、増幅回路出力が目標とする出力値にならない場合に、前記ＣＰＵが入力信号異常であると判断して入力レベル異常発生信号を出力することを特徴とする増幅回路の入力信号監視プログラム。
【請求項２】
２つのフラグを設定し、ＣＰＵが可変アッテネータのアッテネート量を最大にする制御をしても増幅回路出力が目標とする出力値より大きい場合には一方のフラグを動作させ、アッテネート量を最小にする制御をしても増幅回路出力が目標とする出力値より小さい場合には他方のフラグを動作させ、何れの入力レベル異常であるか判断可能とした請求項１記載の増幅回路の入力信号監視プログラム。
【請求項３】
アッテネート量を最小にする制御をしても増幅回路出力が目標とする出力値より小さい状況から目標とする出力値以上に回復した際に、ＣＰＵが最小に制御したアッテネート量をまず最大に制御し、後に増幅回路出力が目標とする出力値になるようアッテネート量の制御を進める請求項１又は２記載の増幅回路の入力信号監視プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、増幅回路の入力信号レベルを監視する入力信号監視プログラムに関し、詳しくは自動レベル制御回路を備えた増幅回路に入力レベル異常が発生した際に、入力レベル異常の発生を検知する増幅回路の入力信号監視プログラムに関する。
【０００２】
【従来の技術】
自動レベル制御回路（以下、ＡＬＣ回路とする。）を備えて出力信号レベルを自動制御する増幅回路は、増幅回路の出力信号レベルを検知する出力レベル検出回路を備えているが、このような増幅回路の中には、増幅回路入力信号値が予め設定した範囲を外れたら特定の処理をする為に、増幅回路の入力信号レベルを検出する入力信号レベル検出回路を備えたものがある。（例えば、特許文献１の図２参照。）
【０００３】
【特許文献１】
特表２００２−５１７９３１号公報
【０００４】
【発明が解決しようとする課題】
しかし、上記従来の入力信号レベル検出回路は、カプラ、アッテネータ、検波ダイオード等を有しているし、更にはＣＰＵ制御によるＡＬＣ回路の場合は、Ａ／Ｄコンバータの動作にインピーダンス変換を行うためのオペアンプやフィルタ回路等が必要であり、回路構成が複雑となり大きな回路スペースが必要であった。
ところが、ＡＬＣ回路が正しく機能しない場合に保守担当者が知りたい入力信号レベル情報は、入力信号レベルが適正範囲内にあるかどうかであり、具体的な入力信号レベルが解らなくても差し支えない。そのため、上記入力信号レベル検出回路のような複雑な回路は必要なかった。
【０００５】
そこで、本発明は上記問題点に鑑み、ＡＬＣ回路を備えた増幅回路において、入力信号レベルが適正範囲にあるかどうかを、ＡＬＣ回路が具備しているＣＰＵの動作を利用することで簡易な回路で監視することを可能とする増幅回路の入力信号監視プログラムを提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、請求項１の発明に係る増幅回路の入力信号監視プログラムは、増幅回路の信号入力部に介在させた可変アッテネータと、該可変アッテネータを制御するＣＰＵとを備え、前記可変アッテネータのアッテネート量を制御して増幅回路出力を自動制御する自動レベル制御回路を備えた増幅回路の入力信号監視プログラムであって、前記ＣＰＵの可変アッテネータ制御信号が、可変アッテネータのアッテネート量を最大或いは最小にする信号であっても、増幅回路出力が目標とする出力値にならない場合に、前記ＣＰＵが入力信号異常であると判断して入力レベル異常発生信号を出力することを特徴とする。
この構成により、自動レベル制御回路の可変アッテネータ制御信号の状態で入力レベル異常を検出でき、増幅回路入力部にカプラやアッテネータ、更にはオペアンプやフィルタ回路等を新たに設けることなく入力信号レベルを監視できる。
【０００７】
請求項２の発明は、請求項１の発明において、２つのフラグを設定し、ＣＰＵが可変アッテネータのアッテネート量を最大にする制御をしても増幅回路出力が目標とする出力値より大きい場合には一方のフラグを動作させ、アッテネート量を最小にする制御をしても増幅回路出力が目標とする出力値より小さい場合には他方のフラグを動作させ、何れの入力レベル異常であるか判断可能としたことを特徴とする。
この構成により、入力レベル異常発生時にＣＰＵから可変アッテネータ制御信号として出力されるデジタル制御信号の最大値と最小値が異なるので、入力レベル異常が何れの状態か容易に判断でき、保守する際に効果的に役立てることができる。
【０００８】
請求項３の発明は、請求項１又は２の発明において、アッテネート量を最小にする制御をしても増幅回路出力が目標とする出力値より小さい状況から目標とする出力値以上に回復した際に、ＣＰＵが最小に制御したアッテネート量をまず最大に制御し、後に増幅回路出力が目標とする出力値になるようアッテネート量の制御を進めることを特徴とする。
この構成により、アッテネート量が最小になるように制御されているときに入力信号レベルが急に回復しても、増幅回路出力が目的とする出力値を大きく越える状態の発生を防ぐ事が可能で、小さい出力値から徐々に目的値に近づける制御が可能となる。
【０００９】
【発明の実施の形態】
以下、本発明を具体化した実施の形態を、図面に基づいて詳細に説明する。図１は本発明に係る増幅回路の入力信号監視プログラムを実施するＡＬＣ回路の一例を示すブロック図であり、１はＡＬＣ制御部、２はＡＬＣ制御部により制御される可変アッテネータ、３は増幅回路４の出力電力を検出する出力レベル検出回路である。
【００１０】
ＡＬＣ制御部１は、ＣＰＵ５を有し、６は各種パラメータやＣＰＵ動作プログラムを格納するメモリ、７は出力レベル設定等の操作をするための操作部、８はプログラムの書き込みやＡＬＣ回路の動作状態の表示に使用するシリアル通信ポート、９はＡ／Ｄコンバータ、１０はＤ／Ａコンバータ、そして１１は発光表示動作するＬＥＤである。出力レベル検出回路３の検出値は、Ａ／Ｄコンバータ９によりデジタル信号に変換されてＣＰＵ５に入力される。ＣＰＵ５は、その情報に基づきＤ／Ａコンバータ１０を介して可変アッテネータ２に制御信号（可変アッテネータ制御値）を出力する。制御信号は、Ｄ／Ａコンバータ１０で電圧値に変換され、可変アッテネータ２は電圧制御によりアッテネート量が制御される。そして、ＣＰＵ５は入力レベル異常発生と判断したら入力レベル異常発生信号を出力し、その信号によりＬＥＤ１１を点灯或いは点滅して異常発生を報知すると共に、シリアル通信ポート８から、例えば「入力レベルショート」或いは「入力レベルオーバー」等の表示情報を出力させる。
【００１１】
図２は、図１のＡＬＣ回路のＣＰＵ５による利得制御処理の流れを示している。順に説明すると、利得制御処理は、まずステップ１（Ｓ１）で増幅回路４の出力レベル基準データをレジスタにセットし増幅回路４の出力信号レベルを設定する。そして、Ｓ２で出力レベル検出回路３で検知した増幅回路４の出力信号のデータをレジスタにセットし、Ｓ３にて設定した基準データと検知した増幅回路４の出力データの差を演算し、Ｓ４にてその差が無いかどうか判断する。差が無ければ利得制御処理を終了する。差があればＳ５に進み、基準データに比べて検知した増幅回路４の出力データが大きいかどうか比較し、大きければＳ７に進み、出力信号を減少させる制御、具体的には可変アッテネータのアッテネート量が大きくなるよう制御信号を調整して利得制御制御を終了する。そして、基準データより大きいと判断しなかったら、即ち基準データより小さいと判断したらＳ６に進みアッテネート量が小さくなる制御信号を出力して制御電圧を調整することで、出力レベルを増大させる制御をして利得制御処理を終了する。
【００１２】
増幅回路４の入力信号レベル監視は、上記図２のフローチャートのＳ６，Ｓ７の各ステップにて実施され、具体的にＣＰＵ５は図３及び図４のフローに従って制御動作する。Ｓ５で増幅回路出力が基準データより大きくないと判断したら、Ｓ６−１に進み、次の制御信号を演算（出力レベルを増大させるためにアッテネート量を減らす演算を）する。
次に、Ｓ６−２で制御信号がオーバーフローしていないか判断し、オーバーフローしているならばＳ６−５に進み、制御信号を最大に設定（アッテネート量を最小に設定）した後、Ｓ６−６で上限利得制御不能フラグ（第１フラグ）をセットする。尚、「０ｘＦＦＦＦ」はＤ／Ａコンバータ１０に出力されるＣＰＵ５のデジタル制御信号であり、増幅回路出力を最大に設定する信号であることを示している。
このフラグセットが入力レベル異常発生信号となり、ＬＥＤ１１を例えば点灯すると共にシリアル通信ポート８から「入力レベルショート」の表示データを出力させる。
オーバーフローしていなければ、Ｓ６−３に進み制御信号を変更して増幅回路４の出力を増大させる。そして、Ｓ６−４にて利得制御不能フラグが立っていたならそれをクリアしてＳ８に進む。
【００１３】
また、Ｓ５で増幅回路出力信号が基準データより大きいと判断したら、Ｓ７−１に進み次の制御信号を演算（出力レベルを減少させるためにアッテネート量を増やす演算を）し、Ｓ７−２に進む。Ｓ７−２では、制御信号がアンダーフローしていないか判断し、アンダーフローしているならばＳ７−５に進み、制御信号を最小値に設定（アッテネート量を最大に設定）した後、Ｓ７−６に進み下限利得制御不能フラグ（第２フラグ）をセットする。尚、「０ｘ００００」はＤ／Ａコンバータ１０に出力されるＣＰＵ５のデジタル制御信号であり、増幅回路出力を最小に設定する信号であることを示している。
このフラグセットが入力レベル異常発生信号となり、ＣＰＵ５はＬＥＤ１１を例えば点滅操作すると共にシリアル通信ポート８から「入力レベルオーバー」の表示データを出力させる。
アンダーフローしていなければ、Ｓ７−３に進み制御信号を変更して増幅回路４の出力を減少させる。そして、Ｓ７−４にて利得制御不能フラグが立っていたならばそれをクリアしてＳ８に進む。
【００１４】
Ｓ８では、上限利得制御部不能フラグの状態を判断し、セットされていれば、即ち増幅回路４の出力が最大になるようセットされていればＳ９に進み、されていなければ１サイクルの利得制御処理を終了する。Ｓ９では、出力レベル検出回路３の検出データが基準データより大きいか判断し、大きければＳ１０に進み、小さければ１サイクルの利得制御処理を終了する。Ｓ１０では、可変アッテネータ制御値を最小に設定して１サイクルの利得制御処理を終了する。そして、その後のサイクルの利得制御処理で増幅回路３の出力は徐々に基準値に復帰する。
【００１５】
このように、プログラムにより自動レベル制御回路のＣＰＵ５が、可変アッテネータ制御値である制御信号の状態により増幅回路４の入力レベル異常を検出するので、増幅回路入力部にカプラやアッテネータ、更にはオペアンプやフィルタ回路等を新たに設けることなく簡易な回路で増幅回路の入力信号監視を実施できる。
更に、２つのフラグを設けて入力レベル異常発生信号を作成するので、入力レベル異常の状態がアンダーフローの状態とオーバーフローの状態とで入力レベル異常発生信号が異なり、入力レベル異常が何れの状態か容易に判断でき、保守する際に効果的に役立てることができる。
また、上限利得制御不能フラグがセットされてアッテネート量が最小になるように制御されているときに入力信号レベルが急に回復した場合、可変アッテネータ制御値が最小に設定、即ち増幅回路出力は最小に設定されるので、この制御動作の時定数を最小に設定して可変アッテネータ制御値を瞬時に最小に設定すれば、増幅回路出力が目的とする出力値を大きく越える状態の発生を防ぐ事ができ、増幅回路の過大出力による後段回路や周囲の環境等への悪影響を防ぐことができる。そして、その後は好ましい時定数を持たせて小さい出力値から徐々に目的値に近づける制御をすれば、良好に復帰させることができる。
【００１６】
尚、上記実施の形態では、２つのフラグを設けて入力レベル異常を監視しているが、１つのフラグだけでも、入力レベル異常がオーバーフロー或いはアンダーフローか認識するのは難しいが入力レベル異常を検出することは可能である。
また、ＣＰＵ５が出力する可変アッテネータ２のデジタル制御信号を００００〜ＦＦＦＦとする例を示しているが、図５に示すように２の補数を使って制御しても良い。
【００１７】
【発明の効果】
以上詳述したように、本発明によれば、自動レベル制御回路の可変アッテネータを制御する制御信号の状態で入力レベル異常を検出するので、増幅回路入力部にカプラやアッテネータ、更にはオペアンプやフィルタ回路等を新たに設けることなく簡易な回路で入力信号レベルを監視できる。
【図面の簡単な説明】
【図１】本発明に係る増幅回路の入力信号監視プログラムを実行する増幅回路の自動レベル制御回路部の一例を示すブロック図である。
【図２】図１の自動レベル制御の流れを示すフローチャートである。
【図３】本発明の増幅回路の入力信号監視プログラムの一例を示すフローチャートである。
【図４】図３に続くの入力監視プログラムのフローチャートである。
【図５】可変アッテネータを制御するデジタル制御信号の他の例の説明図である。
【符号の説明】
１・・自動レベル制御部、２・・可変アッテネータ、３・・出力レベル検出回路、４・・増幅回路、５・・ＣＰＵ。
【図１】
2004228910.tif 000003
【図２】
2004228910.tif 000004
【図３】
2004228910.tif 000005
【図４】
2004228910.tif 000006
【図５】
2004228910.tif 000007