(57)【要約】【課題】端子形成面の外周部に信号端子を配置した半導体チップを収容してなる半導体装置に関し、半導体チップ内のＩＲドロップを簡単な構造で効果的に抑える。【解決手段】ＬＳＩチップ１２は、信号端子を端子形成面の外周部に配置し、電源端子を端子形成面の外周部及び内側部に配置する構成とし、端子形成面の内側部に配置した電源端子は、端子形成面の上側に配置された金属板１４を介して電源用のリード１６に接続する。【選択図】    図１
2004221216.tif 000002
【特許請求の範囲】
【請求項１】
端子形成面の外周部に信号端子を配置した半導体チップを収容してなる半導体装置であって、
前記半導体チップは、電源端子を前記端子形成面の内側部に有し、該電源端子は、前記端子形成面の上側に配置された導電層又は多層プリント板を介してパッケージの電源端子に接続されていることを特徴とする半導体装置。
【請求項２】
前記導電層は、導電板又は導電ペーストであることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記電源端子と前記導電板とは、バンプ又は導電ペーストで接続されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記導電層又は前記多層プリント板の導電層と前記パッケージの電源端子とは、ワイヤで接続されていることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記導電層又は前記多層プリント板の導電層と前記パッケージの電源端子とは、ワイヤを介さないで接続されていることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源電圧の半導体チップ内での降下現象、いわゆるＩＲドロップを抑えるための電源強化構造を持つ半導体装置に関する。
【０００２】
【従来の技術】
図５は従来の半導体装置の一例の概略的断面図である。この半導体装置は、ＱＦＰ（ｑｕａｄ  ｆｌａｔ  ｐａｃｋａｇｅ）タイプの半導体装置であり、１はＬＳＩチップ、２はダイパッド、３は電源用のリード、４は電源用のワイヤ、５はモールド樹脂である。
【０００３】
図６は従来の半導体装置の他の例の概略的断面図である。この半導体装置は、ＥＢＧＡ（ｅｎｈａｎｃｅｄ  ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）タイプの半導体装置であり、６はＬＳＩチップ、７はＰＩ（ポリイミド）テープ、８は接着剤、９は半田ボール、１０は電源用のワイヤ、１１はモールド樹脂である。
【０００４】
図５に示す従来の半導体装置では、ＬＳＩチップ１は信号端子及び電源端子を端子形成面の外周部に配置しており、ＩＲドロップを抑えるためには、例えば、ＬＳＩチップ１内の電源配線層を増やして電源強化を図るか、高価なＦＣＢＧＡ（ｆｌｉｐ  ｃｈｉｐ  ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）を使用するか、ＬＳＩチップ１の端子形成面の内側部にも電源端子を配置するようにし、図７に示すように、ワイヤボンディングによって電源強化を図る方法が考えられる。図６に示す従来の半導体装置の場合も同様である。
【０００５】
なお、半導体チップの電源端子と電源用のリードとの接続に関する技術として特許文献１に開示されている技術がある。しかし、特許文献１に開示されている技術は、半導体チップで発生する熱の効果的な放熱を図るための技術であり、半導体チップ内のＩＲドロップを効果的に抑える技術とは異なるものである。
【０００６】
【特許文献１】特開平８−２３６６７７号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、ＬＳＩチップ１の内側部にも電源端子を配置し、図７に示すようにワイヤボンディングによって電源強化を行う方法は、部分的な電源強化を図る場合には適当であるが、ＬＳＩチップ１の全体について電源強化を図る場合には、多くのワイヤを必要としてしまうという問題点があった。
【０００８】
本発明は、かかる点に鑑み、半導体チップ内のＩＲドロップを簡単な構造で効果的に抑えることができる電源強化構造を有する半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、端子形成面の外周部に信号端子を配置した半導体チップを収容してなる半導体装置であって、半導体チップは、電源端子を端子形成面の内側部に有し、該電源端子は、端子形成面の上側に配置された導電層又は多層プリント板を介してパッケージの電源端子に接続されているというものである。
【００１０】
【発明の実施の形態】
図１は本発明の一実施形態の概略的断面図であり、本発明の一実施形態は、本発明をＱＦＰタイプの半導体装置に適用したものである。図１中、１２はＬＳＩチップであり、ＬＳＩチップ１２は、信号端子を端子形成面の外周部に配置し、電源端子を外周部及び端子形成面の内面部に配置している。
【００１１】
１３はダイパッド、１４は金属板（例えば、０．０５ｍｍ厚のアルミニウム板又は銅板）、１５はＬＳＩチップ１２の端子形成面の内側部に配置した電源端子と金属板１４とを接続するバンプ、１６はパッケージの電源用のリード、１７は電源用のリード１６とＬＳＩチップ１２の端子形成面の外周部に配置した電源端子とを接続するワイヤ、１８は電源用のリード１６と金属板１４とを接続するワイヤ、１９はモールド樹脂である。
【００１２】
図２は本実施形態のＩＲドロップのシミュレーション結果を示す図である。図２中、Ｖ１は直流電圧１．８Ｖを出力する外部電源、Ｒ１〜Ｒ５は配線抵抗、Ｒ６〜Ｒ１０はチップ内の回路抵抗、Ｒ１１は金属板１４の抵抗、Ｒ１２〜Ｒ１６はバンプ１５の抵抗であり、ＩＲドロップが無くなっていることが分かる。
【００１３】
なお、図３は図５に示す従来の半導体装置のＩＲドロップのシミュレーション結果、図４は図７に示す参考例の半導体装置のＩＲドロップのシミュレーション結果を示している。
【００１４】
以上のように、本実施形態によれば、ＬＳＩチップ１２は電源端子を端子形成面の外周部及び内側部に配置し、内側部に配置した電源端子は端子形成面の上側に配置された金属板１４を介して電源用のリード１６に接続するという構成を採用したことにより、信号端子を端子形成面の外周部に配置したＬＳＩチップ１２について、ＩＲドロップを簡単な構造で効果的に抑えることができる。
【００１５】
なお、本実施形態では、本発明をＱＦＰタイプの半導体装置に適用した場合について説明したが、本発明は、ＥＢＧＡタイプの半導体装置など、信号端子を端子形成面の外周部に配置した半導体チップを収容する半導体装置に広く適用することができる。
【００１６】
また、本実施形態では、ＬＳＩチップ１２の端子形成面の上側に配置する導電層として金属板１４を使用した場合について説明したが、この代わりに、多層プリント板を使用するようにしても良いし、ＬＳＩチップ１２の端子形成面に導電ペースト層を形成するようにしても良い。
【００１７】
なお、金属板１４の代わりに多層プリント板を使用する場合には、ＶＤＤ電源側及びＶＳＳ電源側の両方の電源強化を図ることができる。また、金属板１４の代わりに導電ペーストを使用する場合には、コロージョンを起こさないために、ＶＤＤ電源側にのみ使用することが好適である。
【００１８】
また、本実施形態では、ＬＳＩチップ１２は、端子形成面の外周部及び内側部に電源端子を配置しているが、この代わりに、ＬＳＩチップ１２の端子形成面の内側部のみに電源端子を配置するようにしても良い。
【００１９】
また、本実施形態では、ＬＳＩチップ１２の電源端子と金属板１４とをバンプ１５で接続した場合について説明したが、この代わりに、導電ペーストで接続するようにしても良い。
【００２０】
また、本実施形態では、金属板１４と電源用のリード１６をワイヤ１８で接続するようにした場合について説明したが、この代わりに、ワイヤ１８を介さないで、金属板１４と電源用のリード１６を接続するようにしても良い。金属板１４の代わりに、多層プリント板を使用する場合も同様である。
【００２１】
【発明の効果】
以上のように、本発明によれば、半導体チップは電源端子を端子形成面の内側部に有し、該電源端子は端子形成面の上側に配置された導電層又は多層プリント板を介してパッケージの電源端子に接続するという構成を採用したことにより、信号端子を端子形成面の外周部に配置した半導体チップについて、ＩＲドロップを簡単な構造で効果的に抑えることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の概略的断面図である。
【図２】本発明の一実施形態のＩＲドロップのシミュレーション結果を示す図である。
【図３】図５に示す従来の半導体装置のＩＲドロップのシミュレーション結果を示す図である。
【図４】図７に示す参考例の半導体装置のＩＲドロップのシミュレーション結果を示す図である。
【図５】従来の半導体装置の一例の概略的断面図である。
【図６】従来の半導体装置の他の例の概略的断面図である。
【図７】参考例の半導体装置を示す概略的断面図である。
【符号の説明】
１…ＬＳＩチップ
２…ダイパッド
３…電源用のリード
４…電源用のワイヤ
５…モールド樹脂
６…ＬＳＩチップ
７…ＰＩ（ポリイミド）テープ
８…接着剤
９…半田ボール
１０…電源用のワイヤ
１１…モールド樹脂
１２…ＬＳＩチップ
１３…ダイパッド
１４…金属板
１５…バンプ
１６…電源用のリード
１７、１８…電源用のワイヤ
１９…モールド樹脂
【図１】
2004221216.tif 000003
【図２】
2004221216.tif 000004
【図３】
2004221216.tif 000005
【図４】
2004221216.tif 000006
【図５】
2004221216.tif 000007
【図６】
2004221216.tif 000008
【図７】
2004221216.tif 000009