(57)【要約】【課題】垂直アドレス回路から出力されるパルス波形のなまり方を均一化してムラ、焼き付きやちらつきが低減されるアクティブマトリクス型表示装置を提供する。【解決手段】少なくとも、互いに直交する信号線Ｄと走査線Ｇの交差部に形成された画素電極１８及びこの画素電極１８を駆動するスイッチング素子Ｔｒを有する素子基板１９、共通電極２０が形成された透明基板２１、素子基板１９の画素電極１８と透明基板２１の共通電極２０間に挟装された液晶４からなる液晶パネル１３と、この走査線Ｇに走査信号を供給する垂直アドレス回路２と、信号線Ｄに画像信号を供給する水平アドレス回路３と、からなり、垂直アドレス回路２近傍の走査線Ｇに接続されたコンデンサＣ１或いは垂直アドレス回路２近傍の走査線Ｇに直列接続された負荷抵抗Ｒの少なくとも一方を有する。【選択図】　　　図１
2004125895.tif 000002
【特許請求の範囲】
【請求項１】
基板上に互いに直交する複数の信号線と走査線の交差部に形成された複数の画素電極及び前記走査線にゲートが接続され、前記信号線に入力端子が接続され、かつ前記複数の画素電極を駆動する出力端子が接続されたスイッチング素子がマトリクス状に設けられた画素領域を有する素子基板と、一方の面に共通電極が形成された透明基板と、前記素子基板の画素電極と前記透明基板の共通電極間に挟装された光変調材料と、
前記複数の信号線に画像信号を供給する水平アドレス回路と、
前記複数の走査線に走査信号を供給する垂直アドレス回路と、
で構成されたアクティブマトリクス型表示装置において、
前記垂直アドレス回路近傍の前記複数の走査線に接続されたコンデンサ或いは前記垂直アドレス回路近傍の前記複数の走査線に直列接続された負荷抵抗の少なくとも一方を有することを特徴とするアクティブマトリクス型表示装置。
【請求項２】
基板上に互いに直交する複数の信号線と走査線の交差部に形成された複数の画素電極、前記走査線にゲートが接続され、前記信号線に入力端子が接続され、かつ前記複数の画素電極を駆動する出力端子が接続されたスイッチング素子及び前記出力端子に前記画素電極と並列接続された第１のコンデンサがマトリクス状に設けられた画素領域を有する素子基板と、一方の面に共通電極が形成された透明基板、前記素子基板の画素電極と前記透明基板の共通電極間に挟装された光変調材料と、
前記複数の信号線に画像信号を供給する水平アドレス回路と、
前記複数の走査線に走査信号を供給する垂直アドレス回路と、
で構成されたアクティブマトリクス型表示装置において、
前記素子基板における前記画素領域を取り囲むダミー領域を設け、前記ダミー領域内にあって、前記垂直アドレス回路近傍の前記複数の走査線に接続された第２のコンデンサ或いは前記垂直アドレス回路近傍の前記複数の走査線に直列接続された負荷抵抗の少なくとも一方を有することを特徴とするアクティブマトリクス型表示装置。
【請求項３】
前記負荷抵抗は、前記垂直アドレス回路近傍の前記複数の走査線の線幅をそれ以外よりも細いことを特徴とする請求項１又は２記載のアクティブマトリクス型表示装置。
【請求項４】
前記第１のコンデンサと前記第２のコンデンサは、同一構造からなることを特徴とする請求項２記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶等を用いたアクティブマトリクス型表示装置に係わり、特に画像表示品質に関するものである。
【０００２】
【従来の技術】
従来から、大画面映像表示用の表示装置として以下に示すようなアクティブマトリクス型表示装置が知られている。
図１１は、従来の液晶パネル部を示す図である。図１２は、従来のアクティブマトリクス型表示装置の回路ブロック図である。
図１１及び図１２に示すように、従来の液晶パネル部１３は、Ｓｉ基板１０上に複数の信号線Ｄ１，Ｄ２，Ｄ３…（以下、総称して信号線Ｄという。）が並行して配置され、これら各信号線Ｄ１，Ｄ２，Ｄ３…と直交する方向に複数の走査線Ｇ１，Ｇ２，Ｇ３…（以下、総称して走査線Ｇという。）が配置されている。
【０００３】
複数の信号線Ｄと複数の走査線Ｇの交差部には、スイッチングトランジスタＴｒ、コンデンサＣｓ等を含んだ表示画素ＰＸがマトリクス状に形成されている。
そして、水平アドレス回路３は、複数の信号線Ｄに接続され、垂直アドレス回路２は、複数の走査線Ｇに接続されている。そして、スイッチングトランジスタＴｒは、ドレイン１４が複数の信号線Ｄに、ゲート１５が複数の走査線Ｇに、ソース１６がコンデンサＣｓの一方の保持容量個別電極１７１及び画素電極１８に並列に、それぞれ接続されている。ここで、Ｓｉ基板１０とこのＳｉ基板１０上に形成された信号線Ｄ、走査線Ｇ及び表示画素ＰＸで素子基板１９を構成している。
【０００４】
一方、所定の間隙を有して、素子基板１９の表示画素ＰＸ側と対向するように、表面に透明な共通電極２０が形成された透明基板２１が配置されている。
そして、前記した所定の間隙には、液晶４が充填されている。また、外部接続線２２がコンデンサＣｓの他方の保持容量共通電極１７２及び透明基板２１に形成された共通電極２０と並列接続されている。また、図１２に示すように、アクティブマトリクス型表示装置２３は、液晶パネル部１３と、液晶パネル１３の走査線Ｇ及び信号線Ｄにそれぞれ走査信号及び画像信号を供給する垂直及び水平アドレス回路２、３と、からなる。
【０００５】
次に、その動作について説明する。
水平アドレス回路３から１水平期間のビデオ信号を順次信号線Ｄ１，Ｄ２，Ｄ３…にサンプリングする。
次に、垂直アドレス回路２から走査線Ｇ１，Ｇ２，Ｇ３…に対して１水平期間毎に順次選択パルスを出力する。
【０００６】
その結果、走査線Ｇ１，Ｇ２，Ｇ３…に接続されたスイッチングトランジスタＴｒが１行ずつ順次オンとなり、信号線Ｄ１，Ｄ２，Ｄ３…にサンプリングされたビデオ信号が対向する表示画素ＰＸのコンデンサＣｓに蓄積保持される。このコンデンサＣｓに蓄積された電荷による保持電圧により、各表示画素ＰＸでは、画素電極１８と共通電極２０間の電圧が液晶４に印加され、それに応じて液晶４の光変調度が変化することになり、画像が表示される。
【０００７】
【特許文献１】
特開平８−１７９３７７号公報（第３−４頁、第７図）
【０００８】
【発明が解決しようとする課題】
ところで、ゲート１５と走査線Ｇに用いられるポリシリコンは、金属配線に比較して、抵抗が高い。例えば、金属であるＡｌのシート抵抗は、略３０ｍΩ／□であるのに対して、ポリシリコンのシート抵抗は、略３０Ω／□である。このため、ポリシリコン上にタングステン、シリサイド等の金属材料を形成して走査線Ｇとすることが考えられるが、そのシート抵抗は、７Ω／□程度であり、Ａｌと比較すると略２００倍大きい。
【０００９】
図１３に示すように、走査線Ｇには、直列抵抗成分や寄生容量成分（分布容量）が分布しているため、垂直アドレス回路２から走査線Ｇに印加されるパルス波形は、垂直アドレス回路２近傍の点Ａでは、ほとんどなまりがないが、垂直アドレス回路２から順次遠ざかった点Ｂ、点Ｃでは、なまりがだんだん大きくなる。
ここで、図１３は、従来のアクティブマトリクス型表示装置２３の寄生容量を説明するための図であり、同図中、分布容量とは、走査線Ｇに寄生している容量である。
図１４に示すように、フィードスルー量は、垂直アドレス回路２から遠ざかるにつれて、減少する傾向にある。即ち、このフィードスルー量は、パルス波形になまりが少ないほど多く、なまりが大きいほど小さくなっている。
【００１０】
ここで、フィードスルー量とは、走査線Ｇに印加されるパルスの立ち下り時にゲート１５から寄生容量を介してソース１６に印加される擬似信号量である。
このようにフィードスルー量に差が生じると、各画素で液晶４に印加される電圧が異なってくるため、表示された画像にムラ、焼き付きやちらつきが発生するといった問題を生じる。
【００１１】
そこで、本発明は上記問題に鑑みて成されたものであり、垂直アドレス回路かあ出力されるパルス波形のなまり方を均一化してムラ、焼き付きやちらつきが低減されるアクティブマトリクス型表示装置を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
本発明における第１の発明は、基板上に互いに直交する複数の信号線と走査線の交差部に形成された複数の画素電極及び前記走査線にゲートが接続され、前記信号線に入力端子が接続され、かつ前記複数の画素電極を駆動する出力端子が接続されたスイッチング素子がマトリクス状に設けられた画素領域を有する素子基板と、一方の面に共通電極が形成された透明基板と、前記素子基板の画素電極と前記透明基板の共通電極間に挟装された光変調材料と、前記複数の信号線に画像信号を供給する水平アドレス回路と、前記複数の走査線に走査信号を供給する垂直アドレス回路と、で構成されたアクティブマトリクス型表示装置において、前記垂直アドレス回路近傍の前記複数の走査線に接続されたコンデンサ或いは前記垂直アドレス回路近傍の前記複数の走査線に直列接続された負荷抵抗の少なくとも一方を有することを特徴とするアクティブマトリクス型表示装置を提供する。
第２の発明は、基板上に互いに直交する複数の信号線と走査線の交差部に形成された複数の画素電極、前記走査線にゲートが接続され、前記信号線に入力端子が接続され、かつ前記複数の画素電極を駆動する出力端子が接続されたスイッチング素子及び前記出力端子に前記画素電極と並列接続された第１のコンデンサがマトリクス状に設けられた画素領域を有する素子基板と、一方の面に共通電極が形成された透明基板、前記素子基板の画素電極と前記透明基板の共通電極間に挟装された光変調材料と、前記複数の信号線に画像信号を供給する水平アドレス回路と、前記複数の走査線に走査信号を供給する垂直アドレス回路と、で構成されたアクティブマトリクス型表示装置において、前記素子基板における前記画素領域を取り囲むダミー領域を設け、前記ダミー領域内にあって、前記垂直アドレス回路近傍の前記複数の走査線に接続された第２のコンデンサ或いは前記垂直アドレス回路近傍の前記複数の走査線に直列接続された負荷抵抗の少なくとも一方を有することを特徴とするアクティブマトリクス型表示装置を提供する。
第３の発明は、前記負荷抵抗は、前記垂直アドレス回路近傍の前記複数の走査線の線幅をそれ以外よりも細いことを特徴とする請求項１又は２記載のアクティブマトリクス型表示装置を提供する。
第４の発明は、前記第１のコンデンサと前記第２のコンデンサは、同一構造からなることを特徴とする請求項２記載のアクティブマトリクス型表示装置を提供する。
【００１３】
【発明の実施の形態】
本発明のアクティブマトリクス型表示装置の各実施形態について図１〜図１０を用いて説明する。
以下では、各実施形態におけるアクティブマトリクス型表示装置においては、従来例におけるアクティブマトリクス型表示装置２３の液晶４及び共通電極２０が形成された透明基板２１を省略している。また、図１、図３〜図７では、垂直アドレス回路２と水平アドレス回路３とで囲まれた領域全体が画素領域である。
また、図１、図３、図６及び図７中に示された分布容量とは、走査線Ｇに寄生する容量である。
図１は、本発明の第１実施形態を示す図である。図２は、本発明の第１実施形態におけるフィードスルー量と垂直アドレス回路からの距離との関係を示す図である。図３は、本発明の第１実施形態の第１変形例を示す図である。図４は、負荷抵抗を拡散抵抗により形成した例を示す図である。図５は、負荷抵抗を走査線幅を狭くして形成した例を示す図である。図６は、本発明の第１実施形態の第２変形例を示す図である。図７は、本発明の第１実施形態の第３変形例を示す図である。図８は、Ｓｉ基板の外周囲に沿って形成されたダミー領域を示す図である。図９は、本発明の第２実施形態を示す図である。図１０は、本発明の第２実施形態における変形例を示す図である。
【００１４】
まず、本発明の第１実施形態について図１及び図２を用いて説明する。
従来例と同一構成には同一符号を付し、その説明を省略する。
図１に示すように、本発明の第１実施形態のアクティブマトリクス型表示装置１は、従来のアクティブマトリクス型表示装置２３において、垂直アドレス回路２とこの垂直アドレス回路２の最近傍の信号線Ｄとの間の走査線ＧにコンデンサＣ１を接続したものであり、それ以外は同様である。
【００１５】
この場合、走査線Ｇに接続されるコンデンサＣ１としては、１表示画素分の容量よりも十分大きく、かつ１本の走査線Ｇに接続される全ての表示画素容量よりも小さい値とする。１表示画素当たりの容量は、通常０．０１ｐＦ〜０．１ｐＦである。そして、１本の走査線Ｇに接続されている表示画素数は、数百個〜数千個であるため、１本の走査線Ｇに接続されている全ての表示画素容量は、数ｐＦ〜数百ｐＦである。このため、コンデンサＣ１としては、０．１ｐＦ〜１００ｐＦの範囲に設定すると良い。実用的には、５ｐＦである。これは、コンデンサＣ１が１表示画素分の容量よりも大きければ、この１表示画素分の容量に影響されずに、コンデンサＣ１と走査線Ｇの抵抗成分とで決まる時定数により、垂直アドレス回路２から出力されるこの近傍のパルス波形をなまらせることができるためである。また、コンデンサＣ１が１本の走査線Ｇに接続される全ての画素容量よりも大きいと、アクティブマトリクス型表示装置１の駆動の際、周波数特性等に影響を与えるからである。
【００１６】
この結果、垂直アドレス回路２から走査線Ｇに印加されるパルス波形の立下りは、垂直アドレス回路２の近傍の点Ａでは、若干シャープになっているが、垂直アドレス回路２から順次遠ざかった点Ｂ、点Ｃでほぼ等しくなる。そして、図２に示すように、フィードスルー量は、垂直アドレス回路２の近傍ではやや多いが、それ以外では、ほぼ均一となっている。図２中、点線は、本発明の実施形態の場合、実線は、従来例の場合である。
【００１７】
このように、本発明の第１実施形態によれば、各表示画素で液晶４に印加されるパルス波形が全体としては均一化されてフィードスルー量がほぼ一定となるので、ムラ、焼き付きやちらつきが軽減され、良好でかつ信頼性の高いアクティブマトリクス型表示装置１が得られる。
【００１８】
次に、本発明の第１実施形態の第１変形例について図３〜図５を用いて説明する。
本発明の第１実施形態と同一構成には同一符号を付しその説明を省略する。
図３に示すように、本発明の第１実施形態の第１変形例におけるアクティブマトリクス型表示装置５は、第１実施形態で用いたコンデンサＣ１の代わりに垂直アドレス回路２とこの垂直アドレス回路２の最近傍の信号線Ｄとの間に負荷抵抗Ｒを走査線Ｇに直列に接続したものであり、それ以外は同様である。
【００１９】
この場合、走査線Ｇに接続される負荷抵抗Ｒとしては、１表示画素分の抵抗よりも十分大きく、かつ１本の走査線Ｇに接続される全ての表示画素抵抗よりも小さい値とする。１表示画素当たりの抵抗は、通常５０Ω〜５００Ωである。そして、一本の走査線Ｇに接続されている表示画素数は、前記したと同様に数百個〜数千個であるため、一本の走査線Ｇに接続されている全ての表示画素抵抗は、数ｋΩ〜数百Ωである。このため、負荷抵抗Ｒとしては、１００Ω〜１００ｋΩの範囲に設定すると良い。実用的には、１０ｋΩである。これは、本発明の第１実施形態の場合と同様に、負荷抵抗Ｒの方が１表示画素分の抵抗よりも大きければ、この１表示画素分の抵抗に影響されずに負荷抵抗Ｒと走査線Ｇに寄生している容量成分とで決まる時定数により垂直アドレス回路２から出力される垂直アドレス回路２の近傍のパルス波形をなまらせることができるためである。また、負荷抵抗Ｒが１本の走査線Ｇに直列接続される全ての表示画素抵抗よりも大きいと、アクティブマトリクス型表示装置１の駆動の際の周波数特性等に影響を与えるからである。
【００２０】
以上のようにすると、本発明の第１実施形態の第１変形例によれば、フィードスルー量は、垂直アドレス回路２の近傍ではやや多いが、それ以外では、ほぼ均一にすることができるので、本発明の第１実施形態と同様の効果が得られる。
図４に示すように、負荷抵抗Ｒは、垂直アドレス回路２とこの垂直アドレス回路２の最近傍の信号線Ｄとの間の走査線Ｇの一部にスイッチングトランジスタＴｒのソース１６及びドレイン１４と同じ導電型の拡散層６を形成し、この拡散層６と走査線Ｇ及び垂直アドレス回路２と金属配線接続するようにして形成することができる。ドレイン１４及びソース１６の拡散と同時に形成できるので、新たな負荷抵抗作製工程が不要となり、工数及びコストの削減が図られる。また、図５に示すように、負荷抵抗Ｒは、垂直アドレス回路２近傍の走査線Ｇの線幅を狭くなるようにして形成しても良い。この場合には、単に走査線Ｇの線幅を狭くするだけであるので、設計変更が不要であり、上記したと同様な効果が得られる。
【００２１】
次に、本発明の第１実施形態の第２変形例について図６を用いて説明する。
本発明の第１実施形態及び第１変形例と同一構成には同一符号を付しその説明を省略する。
図６に示すように、本発明の第１実施形態の第２変形例におけるアクティブマトリクス型表示装置７は、第１実施形態と第１変形例を併せたものである。
即ち、本発明の第１実施形態において、垂直アドレス回路２とこの垂直アドレス回路２の最近傍の信号線Ｄとの間の走査線Ｇに負荷抵抗Ｒを追加したものである。
この場合も、上記したと同様に、コンデンサＣ１及び負荷抵抗Ｒの条件を満足するように設定することにより、本発明の第１実施形態と同様な効果が得られる。
【００２２】
次に、本発明の第１実施形態の第３変形例について図７を用いて説明する。
本発明の第１実施形態及び第１及び２変形例と同一構成には同一符号を付しその説明を省略する。
図７に示すように、本発明の第１実施形態の第３変形例におけるアクティブマトリクス型表示装置８は、水平アドレス回路３を中心にして、コンデンサＣ１及び負荷抵抗Ｒが接続された垂直アドレス回路２を左右一対にして設けたものであり、それ以外は第２変形例と同様である。
走査線Ｇへのパルスは、一対の垂直アドレス回路２から同時に印加することによって行われる。
この場合も、上記したと同様に、コンデンサＣ１及び負荷抵抗Ｒの条件を満足するように設定することにより、本発明の第１実施形態と同様な効果が得られる。
【００２３】
このようにすると、一方の垂直アドレス回路２が不良の場合でも走査線Ｇにパルスを供給することができ、また一対の垂直アドレス回路２が同時に駆動する場合には、走査線Ｇに印加するパルス能力を向上させることができる。また、負荷抵抗Ｒ或いはコンデンサＣ１のどちらか一方しかない場合であっても本発明の第１実施形態と同様な効果が得られることはいうまでもない。
【００２４】
次に、本発明の第２実施形態について図８及び図９を用いて説明する。
本発明の第１実施形態及び第１〜３変形例と同一構成には同一符号を付しその説明を省略する。図８及び図９中、垂直アドレス回路２と水平アドレス回路３で囲まれた領域は、画素領域とこの周囲を取り囲むダミー画素領域１１とからなる。
本発明の第２実施形態のアクティブマトリクス型表示装置９は、図８に示すように画素領域の外周囲に沿ってダミー画素領域１１を設け、図９に示すように本発明の第１実施形態のコンデンサＣ１をダミー画素領域１１に形成してコンデンサＣ１の保持容量個別電極１７１が配線Ｌを介して走査線Ｇと接続するようにしたものであり、それ以外は第１実施形態と同様である。図９では、ダミー画素領域１１の画素列は、２列の場合を示している。そして、この画素列の１画素には、１個のコンデンサＣ１が形成されている。
画素領域におけるゲート電極は、走査線Ｇに接続され、保持容量個別電極１７１には接続されていないのに対して、ダミー画素領域１１における配線Ｌは、走査線Ｇと保持容量個別電極１７１の両方に接続されている。
そして、このダミー画素領域１１に形成されたコンデンサＣ１と画素領域に形成されたコンデンサＣｓとは同一構造を有する。また、ダミー画素領域１１へのコンデンサＣ１及び配線Ｌは、画素領域のコンデンサＣｓ及びスイッチングトランジスタＴｒのゲート電極と同一工程で形成できる。
この結果、画素領域の周囲にダミー画素領域１１を形成して、このダミー画素領域１１に画素領域に形成する各素子と同様の工程でコンデンサＣ１や配線Ｌを形成できるので、新たな工程が不要となり、工数及びコストの削減が図られる。
即ち、コンデンサＣ１や配線Ｌの形成には、画素領域の各素子を形成するのに用いられたドライエッチング工程やＣＭＰ工程をそのまま用いることができる。
本発明の第２実施形態によっても、本発明の第１実施形態と同様な効果が得られる。
【００２５】
次に、本発明の第２実施形態の変形例について図１０を用いて説明する。
本発明の第２実施形態と同一構成には同一符号を付しその説明を省略する。
図１０中、垂直アドレス回路と水平アドレス回路で囲まれた領域は、画素領域とこの周囲を取り囲むダミー画素領域１１とからなる。ここでも、図８及び図９と同様に、ダミー画素領域１１の画素列は、２列の場合を示し、この画素列の１画素には、１個のコンデンサＣ１が形成されている。
図１０に示すように、本発明の第２実施形態の変形例におけるアクティブマトリクス型表示装置１２は、本発明の第２実施形態において、ダミー画素領域１１内にあって、かつ垂直アドレス回路２近傍の走査線Ｇの線幅を細くして負荷抵抗Ｒとしたものであり、それ以外は同様である。
この場合は、ダミー画素領域１１にコンデンサＣ１と負荷抵抗Ｒとを形成した本発明の第１実施形態の第２変形例と同様な構成となり、本発明の第１実施形態と同様な効果が得られる。
なお、図９及び図１０において、ダミー画素領域１１内には、説明の便宜上、画素列は、２列の場合を示したが、５〜１００列程度でも良い。実用的には、３０〜５０画素列が適当である。
【００２６】
【発明の効果】
本発明によれば、垂直アドレス回路近傍の複数の走査線に接続されたコンデンサ或いは垂直アドレス回路近傍の複数の走査線に直列接続された負荷抵抗の少なくとも一方を有するので、この垂直アドレス回路から出力されるパルス波形をなまらせることが可能となり、フィードスルー量をほぼ一定にすることができるため、ムラ、焼き付きやちらつきの低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す図である。
【図２】本発明の第１実施形態におけるフィードスルー量と垂直アドレス回路からの距離との関係を示す図である。
【図３】本発明の第１実施形態の第１変形例を示す図である。
【図４】負荷抵抗を拡散抵抗により形成した例を示す図である。
【図５】負荷抵抗を走査線幅を狭くして形成した例を示す図である。
【図６】本発明の第１実施形態の第２変形例を示す図である。
【図７】本発明の第１実施形態の第３変形例を示す図である。
【図８】Ｓｉ基板の外周囲に沿って形成されたダミー領域を示す図である。
【図９】本発明の第２実施形態を示す図である。
【図１０】本発明の第２実施形態における変形例を示す図である。
【図１１】従来の液晶パネル部を示す図である。
【図１２】従来のアクティブマトリクス型表示装置の回路ブロック図である。
【図１３】従来のアクティブマトリクス型表示装置の寄生容量を説明するための図である。
【図１４】従来のアクティブマトリクス型表示装置におけるフィードスルー量と垂直アドレス回路からの距離との関係を示す図である。
【符号の説明】
１、５、７、８、９、１２…アクティブマトリクス型表示装置、２…垂直アドレス回路、３…水平アドレス回路、４…液晶、６…拡散層、１０…Ｓｉ基板、１１…ダミー画素領域、１３…液晶パネル、１４…ドレイン、１５…ゲート、１６…ソース、１７１…保持容量個別電極、１７２…保持容量共通電極、１８…画素電極、１９…素子基板、２０…共通電極、２１…透明基板、２２…外部接続線、Ｔｒ…スイッチングトランジスタ（スイッチング素子）、Ｃｓ、Ｃ１…コンデンサ、Ｌ…配線
【図１】
2004125895.tif 000003
【図２】
2004125895.tif 000004
【図３】
2004125895.tif 000005
【図４】
2004125895.tif 000006
【図５】
2004125895.tif 000007
【図６】
2004125895.tif 000008
【図７】
2004125895.tif 000009
【図８】
2004125895.tif 000010
【図９】
2004125895.tif 000011
【図１０】
2004125895.tif 000012
【図１１】
2004125895.tif 000013
【図１２】
2004125895.tif 000014
【図１３】
2004125895.tif 000015
【図１４】
2004125895.tif 000016