(57)【要約】【課題】任意の基板上に高性能な強誘電体素子を形成することができ、これにより強誘電体素子と半導体素子との集積化を容易にした強誘電体膜の製造方法および強誘電体素子の製造方法を提供し、さらにこれら製造方法から得られる強誘電体膜あるいは強誘電体素子を用いた表面弾性波素子、およびこの表面弾性波素子を用いた周波数フィルタ、発振器、電子回路、及び電子機器を提供する。【解決手段】単結晶基板１上に犠牲層としても機能するバッファー層２を形成する工程と、バッファー層２上に強誘電体素子６（強誘電体薄膜４）を形成する工程と、強誘電体素子６（強誘電体薄膜４）を単結晶基板１から分離する工程と、単結晶基板１から分離された強誘電体素子を任意基板上に配設する工程と、を備えた強誘電体素子の製造方法。【選択図】    図１
2004296679.tif 000002
【特許請求の範囲】
【請求項１】
単結晶基板上に犠牲層としても機能するバッファー層を形成する工程と、
前記バッファー層上に強誘電体膜を形成する工程と、
前記強誘電体膜を単結晶基板から分離する工程と、
前記単結晶基板から分離された強誘電体膜を任意基板上に配設する工程と、
を備えたことを特徴とする強誘電体膜の製造方法。
【請求項２】
単結晶基板上に犠牲層としても機能するバッファー層を形成する工程と、
前記バッファー層上に強誘電体素子を形成する工程と、
前記強誘電体素子を単結晶基板から分離する工程と、
前記単結晶基板から分離された強誘電体素子を任意基板上に配設する工程と、
を備えたことを特徴とする強誘電体素子の製造方法。
【請求項３】
前記バッファー層は、ＮａＣｌ構造の金属酸化物、および層状ペロブスカイト構造のＹＢａＣｕＯ系化合物のうちの、少なくとも一種からなることを特徴とする請求項２記載の強誘電体素子の製造方法。
【請求項４】
前記強誘電体素子を単結晶基板から分離する工程が、前記強誘電体素子の表面に該強誘電体素子を保持するための保持材を貼着する工程と、保持材を貼着した後前記バッファー層をエッチングすることにより、前記単結晶基板から前記強誘電体素子を分離する工程と、を有していることを特徴とする請求項２又は３記載の強誘電体素子の製造方法。
【請求項５】
前記単結晶基板から分離された強誘電体素子を任意基板上に配設する工程が、前記任意基板の表面または前記強誘電体素子の裏面に接着剤を塗布し、分離された強誘電体素子を前記任意基板に接合する工程と、前記強誘電体素子の表面に貼着された保持材を除去する工程と、を有していることを特徴とする請求項４記載の強誘電体素子の製造方法。
【請求項６】
前記強誘電体素子が単結晶基板上に複数形成されている場合に、前記強誘電体素子を単結晶基板から分離する工程が、前記強誘電体素子の表面に該強誘電体素子を保持するための保持材を貼着する工程の前に、前記強誘電体素子間に前記バッファー層にまで達する深さの溝を形成する工程を有していることを特徴とする請求項４又は５記載の強誘電体素子の製造方法。
【請求項７】
請求項１記載の強誘電体膜の製造方法によって得られた強誘電体膜を圧電薄膜とし、あるいは請求項２〜６のいずれかに記載の強誘電体素子の製造方法によって得られた強誘電体素子を圧電素子として有して構成されたことを特徴とする表面弾性波素子。
【請求項８】
請求項７記載の表面弾性波素子が備える前記圧電薄膜、又は該圧電薄膜上に配設された保護膜の上に形成された第１の電極と、
前記圧電薄膜又は前記保護膜の上に形成され、前記第１の電極に印加される電気信号によって前記圧電薄膜に生ずる表面弾性波の特定の周波数又は特定の帯域の周波数に共振して電気信号に変換する第２の電極と、
を備えることを特徴とする周波数フィルタ。
【請求項９】
請求項７記載の表面弾性波素子が備える前記圧電薄膜、又は該圧電薄膜上に配設された保護膜の上に形成され、印加される電気信号によって前記圧電薄膜に表面弾性波を発生させる電気信号印加用電極と、
前記圧電薄膜又は前記保護膜の上に形成され、前記電気信号印加用電極によって発生される表面弾性波の特定の周波数成分又は特定の帯域の周波数成分を共振させる共振用電極とトランジスタとを含む発振回路と、
を備えることを特徴とする発振器。
【請求項１０】
請求項９記載の発振器と、
前記発振器に設けられている前記電気信号印加用電極に対して前記電気信号を印加する電気信号供給素子とを備えてなり、
前記電気信号の周波数成分から特定の周波数成分を選択し、若しくは特定の周波数成分に変換し、又は、前記電気信号に対して所定の変調を与え、所定の復調を行い、若しくは所定の検波を行う機能を有することを特徴とする電子回路。
【請求項１１】
請求項８記載の周波数フィルタ、請求項９記載の発振器、及び請求項１０記載の電子回路のうち少なくとも１つを有することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体膜の製造方法、強誘電体素子の製造方法、表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器に関する。
【０００２】
【従来の技術】
強誘電体薄膜を有した強誘電体素子は、強誘電体メモリ、薄膜コンデンサ、センサ、表面弾性波素子、フィルタ、光学導波管、光学記憶装置、空間光変調器、圧電アクチュエーター等の各種デバイスに用いられている。これら各種デバイスの性能は、特に強誘電体素子における強誘電体薄膜の品質に左右される。したがって、この強誘電体薄膜としては、緻密な配向膜とするのが好ましく、エピタキシャル膜とすることが望まれている。
また、前記デバイスとして例えば強誘電体メモリなどでは、近年、強誘電体素子と半導体素子との集積化への要望が高まっている。なお、強誘電体は圧電性も示すため、強誘電体膜は圧電体膜となり、また強誘電体素子は圧電体素子としても機能するものとなる。
強誘電体薄膜の配向膜、エピタキシャル膜を得ようとした場合、Ｓｉ基板を含めある特定の単結晶基板を用いる必要がある（例えば、特許文献１、特許文献２参照）。
【０００３】
【特許文献１】
特開２００１−１０７２３８号公報
【特許文献２】
特開２００２−７６２９４号公報
【０００４】
【発明が解決しようとする課題】
ところで、前記の強誘電体素子について、そのコストやより広範な応用を考えた場合、強誘電体薄膜形成用の基板としては、単結晶基板に比べ安価な基板、例えばアモルファスやプラスチックなどの使用が望まれている。しかしながら、その場合、エピタキシャル成長を行えないなどの理由によって強誘電体薄膜の品質を十分良好にすることができず、得られる強誘電体素子についてもその特性を十分良好に形成し得ないといった問題がある。
【０００５】
また、強誘電体素子を半導体素子と共に集積しようとした場合、層間絶縁膜や保護膜上に強誘電体素子を形成しなければならないが、一般に層間絶縁膜や保護膜はアモルファスであることから、その上に強誘電体薄膜をエピタキシャル成長させることは困難である。また、強誘電体薄膜を形成するには６００℃以上の高温に加熱しなければならないため、この強誘電体薄膜を半導体素子上に形成しようとした場合、熱による特性劣化などの悪影響を半導体素子に与えてしまうおそれがある。さらに、強誘電体薄膜の構成元素には半導体素子が嫌うアルカリ金属やアルカリ土類金属、揮発性元素が含まれるものもあり、その場合には特に高温プロセスを採用することができないといった製造上の大きな制約が加えられてしまう。
【０００６】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、任意の基板上に高性能な強誘電体素子を形成することができ、これにより強誘電体素子と半導体素子との集積化を容易にした強誘電体膜の製造方法および強誘電体素子の製造方法を提供し、さらにこれら製造方法から得られる強誘電体膜あるいは強誘電体素子を用いた表面弾性波素子、およびこの表面弾性波素子を用いた周波数フィルタ、発振器、電子回路、及び電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するため本発明の強誘電体膜の製造方法は、単結晶基板上に犠牲層としても機能するバッファー層を形成する工程と、前記バッファー層上に強誘電体膜を形成する工程と、前記強誘電体膜を単結晶基板から分離する工程と、前記単結晶基板から分離された強誘電体膜を任意基板上に配設する工程と、を備えたことを特徴としている。
この強誘電体膜の製造方法によれば、単結晶基板上にバッファー層を介して強誘電体膜を形成した後、この強誘電体膜を単結晶基板から分離して任意基板上に配設するようにしたので、例えば任意基板に予め半導体素子を形成しておき、また強誘電体膜から強誘電体メモリ等の強誘電体素子を形成することにより、強誘電体素子と半導体素子との集積化が可能になる。
【０００８】
本発明の強誘電体素子の製造方法は、単結晶基板上に犠牲層としても機能するバッファー層を形成する工程と、前記バッファー層上に強誘電体素子を形成する工程と、前記強誘電体素子を単結晶基板から分離する工程と、前記単結晶基板から分離された強誘電体素子を任意基板上に配設する工程と、を備えたことを特徴としている。
この強誘電体素子の製造方法によれば、単結晶基板上にバッファー層を介して強誘電体素子を形成した後、この強誘電体素子を単結晶基板から分離して任意基板上に配設するようにしたので、例えば任意基板に予め半導体素子を形成しておくことにより、強誘電体メモリ等の強誘電体素子と半導体素子との集積化が可能になる。
【０００９】
また、前記強誘電体素子の製造方法においては、前記バッファー層は、ＮａＣｌ構造の金属酸化物、および層状ペロブスカイト構造のＹＢａＣｕＯ系化合物のうちの、少なくとも一種からなるのが好ましい。
このようにすれば、これら材料が酸等に容易に溶解するため犠牲層として良好に機能するようになり、しかもこれの上に強誘電体素子を構成する強誘電体膜をエピタキシャル成長させることができ、したがって高性能な強誘電体素子を形成することが可能になる。
【００１０】
また、前記強誘電体素子の製造方法においては、前記強誘電体素子を単結晶基板から分離する工程が、前記強誘電体素子の表面に該強誘電体素子を保持するための保持材を貼着する工程と、保持材を貼着した後前記バッファー層をエッチングすることにより、前記単結晶基板から前記強誘電体素子を分離する工程と、を有しているのが好ましい。
このようにすれば、単結晶基板から分離された強誘電体素子が保持材に貼着されているため、保持材を介して強誘電体素子を取り扱うことができ、したがって強誘電体素子のハンドリングが容易になる。
【００１１】
なお、この強誘電体素子の製造方法においては、前記単結晶基板から分離された強誘電体素子を任意基板上に配設する工程が、前記任意基板の表面または前記強誘電体素子の裏面に接着剤を塗布し、分離された強誘電体素子を前記任意基板に接合する工程と、前記強誘電体素子の表面に貼着された保持材を除去する工程と、を有しているのが好ましい。
このようにすれば、分離された強誘電体素子の任意基板への固定を容易に行うことができる。
【００１２】
また、この強誘電体素子の製造方法においては、前記強誘電体素子が単結晶基板上に複数形成されている場合に、前記強誘電体素子を単結晶基板から分離する工程が、前記強誘電体素子の表面に該強誘電体素子を保持するための保持材を貼着する工程の前に、前記強誘電体素子間に前記バッファー層にまで達する深さの溝を形成する工程を有しているのが好ましい。
このようにすれば、バッファー層をエッチングすることにより複数の強誘電体素子が個片化された状態で分離されるようになる。また、特にエッチングとしてウエットエッチングを採用した場合に、エッチング液が前記溝を通ってバッファー層の中央部にまで容易に入り込み、バッファー層全体がより速くエッチングされるようになる。
【００１３】
本発明の表面弾性波素子は、前記強誘電体膜の製造方法によって得られた強誘電体膜を圧電薄膜とし、あるいは前記強誘電体素子の製造方法によって得られた強誘電体素子を圧電素子として有して構成されたことを特徴としている。
この表面弾性波素子によれば、これを構成する圧電薄膜あるいは圧電素子を任意基板上に配設することができるので、任意基板に予め半導体素子等を形成しておくことにより、異なる機能素子との集積化が可能になる。
【００１４】
本発明の周波数フィルタは、前記の表面弾性波素子が備える前記圧電薄膜、又は該圧電薄膜上に配設された保護膜の上に形成された第１の電極と、前記圧電薄膜又は前記保護膜の上に形成され、前記第１の電極に印加される電気信号によって前記圧電薄膜に生ずる表面弾性波の特定の周波数又は特定の帯域の周波数に共振して電気信号に変換する第２の電極と、を備えることを特徴としている。
この周波数フィルタによれば、前記表面弾性波素子が備える圧電薄膜を任意基板上に配設することができるので、任意基板に予め半導体素子等を形成しておくことによって半導体素子等との集積化が可能となり、したがって小型で高性能なものとなる。
【００１５】
本発明の発振器は、前記の表面弾性波素子が備える前記圧電薄膜、又は該圧電薄膜上に配設された保護膜の上に形成され、印加される電気信号によって前記圧電薄膜に表面弾性波を発生させる電気信号印加用電極と、前記圧電薄膜又は前記保護膜の上に形成され、前記電気信号印加用電極によって発生される表面弾性波の特定の周波数成分又は特定の帯域の周波数成分を共振させる共振用電極とトランジスタとを含む発振回路と、を備えることを特徴としている。
この発振器によれば、前記表面弾性波素子が備える圧電薄膜を任意基板上に配設することができるので、任意基板に予め半導体素子等を形成しておくことによって半導体素子等との集積化が可能となり、したがって小型で高性能なものとなる。
【００１６】
本発明の電子回路は、前記発振器と、該発振器に設けられている前記電気信号印加用電極に対して前記電気信号を印加する電気信号供給素子とを備えてなり、前記電気信号の周波数成分から特定の周波数成分を選択し、若しくは特定の周波数成分に変換し、又は、前記電気信号に対して所定の変調を与え、所定の復調を行い、若しくは所定の検波を行う機能を有することを特徴としている。
この電子回路によれば、発振器に備えられる表面弾性波素子を構成する圧電薄膜を任意基板上に配設することができるので、任意基板に予め発振回路を形成しておくことによって発振回路との集積化が可能となり、したがって小型で高性能なものとなる。
【００１７】
本発明の電子機器は、前記の周波数フィルタ、発振器、電子回路のうち少なくとも１つを有することを特徴としている。
この電子機器によれば、半導体素子等との集積化が可能になり、小型で高性能なものとなる。
【００１８】
【発明の実施の形態】
以下、本発明に係る強誘電体膜の製造方法、強誘電体素子の製造方法、表面弾性波素子、周波数フィルタ、発振器、電子回路並びに電子機器の実施形態を、図面を参照して説明する。これらの図面は、いずれも概略図であり、各部材を図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならせている。
まず、本発明の強誘電体素子の製造方法について説明すると、この強誘電体素子の製造方法は、単結晶基板上に犠牲層としても機能するバッファー層を形成する工程（第１工程）と、前記バッファー層上に強誘電体素子を形成する工程（第２工程）と、前記強誘電体素子を単結晶基板から分離する工程（第３工程）と、前記単結晶基板から分離された強誘電体素子を任意基板上に配設する工程（第４工程）と、を備えた方法である。なお、この実施形態では、特に強誘電体メモリに適用される強誘電体素子の製造方法を例にして工程ごとに説明する。
【００１９】
（第１工程）
図１（ａ）に示すように、まず、単結晶基板としてＳｉ（１００）からなる単結晶シリコン基板１を用意し、この単結晶シリコン基板１上にバッファー層２としてＳｒＯを形成する。成膜方法については特に限定されることなく、例えばスパッタ法、蒸着法、ＭＢＥ法等の公知の成膜法が採用可能であるが、本実施形態では蒸着法の一種であるレーザーアブレーション法を用いるものとする。
【００２０】
ターゲットにはＳｒＯセラミックスを用い、成膜温度（基板温度）は６５０℃、成膜中の真空度は１．３３×１０−３Ｐａ（１×１０−５Ｔｏｒｒ）以下とする。なお、成膜条件についてはこれに限定されないのはもちろんである。
このような条件のもとで成膜することにより、ＳｒＯ薄膜は単結晶シリコン基板１上に（１１０）若しくは（１００）配向でエピタキシャル成長し、良好な結晶膜となる。
【００２１】
なお、このバッファー層２の材質については、ＳｒＯに代えて種々のものを用いることができる。具体的には、ＮａＣｌ構造の金属酸化物（例えばＭｇＯ、ＣａＯ、ＢａＯ）や、層状ペロブスカイト構造のＹＢａＣｕＯ系化合物が挙げられる。これら材料や前記のＳｒＯは、酸等に容易に溶解するため犠牲層として良好に機能するものとなり、また、これの上に強誘電体膜をエピタキシャル成長させることもできる。すなわち、後述するようにこのバッファー層２上に形成する下部電極３や強誘電体薄膜４を良好にエピタキシャル成長させるためのバッファー層として機能するものとなるのである。
【００２２】
また、バッファー層２については、同一材料による一層で形成することなく、異なる材料を複数積層することにより、犠牲層として機能し、かつその上にエピタキシャル成長させるためのバッファー層としても機能するものにしてもよい。具体的には、単結晶シリコン基板１上にＹＳＺ、ＣｅＯ２、ＹＢａ２Ｃｕ３Ｏｙをこの順にエピタキシャルに堆積した積層構造が挙げられる。この積層構造からなるバッファー層の場合、ＹＳＺやＣｅＯ２は酸に安定であるものの、ＹＢａ２Ｃｕ３Ｏｙは酸や水に容易に溶解することから、これが後工程で犠牲層として機能する層となる。
【００２３】
（第２工程）
次に、図１（ｂ）に示すように前記バッファー層２上に下部電極３としてＳｒＲｕＯ３薄膜を形成する。この成膜方法についても特に限定されることなく、例えばスパッタ法、蒸着法、ＭＢＥ法等の公知の成膜法が採用可能であるが、本実施形態ではレーザーアブレーション法を用いるものとする。
成膜条件としては、成膜温度（基板温度）を６００℃以上、成膜中の真空度を１．３３Ｐａ（１×１０−２Ｔｏｒｒ）で作製することにより、前記バッファー層２上にＳｒＲｕＯ３薄膜が擬立方晶、（１００）配向でエピタキシャル成長する。
なお、成膜条件についてはこれに限定されないのはもちろんである。
また、下部電極３についても、ＳｒＲｕＯ３に限定されることなく種々の材質のものを用いることができる。具体的には、ＣａＲｕＯ３、ＢａＲｕＯ３、Ｌａ１−ｘＳｒｘＶＯ３、Ｌａ１−ｘＳｒｘＭｎＯ３、Ｌａ１−ｘＳｒｘＣｏＯ３等の化合物、またはＰｔ、Ｉｒ、Ｒｕなどの金属を用いることができる。
【００２４】
次いで、図１（ｃ）に示すように前記下部電極３上に強誘電体薄膜４としてテトラゴナル組成のチタン酸ジルコン酸鉛（以下ＰＺＴ）を形成する。この成膜方法についても特に限定されることなく、例えばインクジェット法等の液滴吐出法などを含め、公知の成膜法が採用可能であるが、本実施形態ではゾルゲル法を用いるものとする。また、このゾルゲル法の条件についても、特に限定されることなく適宜な条件が採用される。このような任意の条件のゾルゲル法によっても、エピタキシャル成長で形成されたＳｒＲｕＯ３薄膜（下部電極３）上にＰＺＴ薄膜が（００１）配向でエピタキシャル成長する。
【００２５】
なお、前記強誘電体薄膜４についても、前記ＰＺＴに限定されることなく種々の材質のものを用いることができる。具体的には、ジルコニウム酸鉛ランタン（Ｐｂ，Ｌａ）ＺｒＯ３：ＰＬＺＴ）、マグネシウムニオブ酸チタン酸鉛（Ｐｂ（Ｍｇ，Ｎｂ）ＴｉＯ３：ＰＭＮ−ＰＴ）、マグネシウムニオブ酸ジルコン酸チタン酸鉛（Ｐｂ（Ｍｇ，Ｎｂ）（Ｚｒ，Ｔｉ）Ｏ３：ＰＭＮ−ＰＺＴ）、亜鉛ニオブ酸チタン酸鉛（Ｐｂ（Ｚｎ，Ｎｂ）ＴｉＯ３：ＰＺＮ−ＰＴ）、スカンジウムニオブ酸チタン酸鉛（Ｐｂ（Ｓｃ，Ｎｂ）ＴｉＯ３：ＰＳＮ−ＰＴ）、ニッケルニオブ酸チタン酸鉛（Ｐｂ（Ｎｉ，Ｎｂ）ＴｉＯ３：ＰＮＮ−ＰＴ）、（Ｂａ１−ｘＳｒｘ）ＴｉＯ３（０≦ｘ≦０．３）、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＫＮｂＯ３、ＢｉＦｅＯ３などを用いることができる。
【００２６】
次いで、図１（ｄ）に示すように前記強誘電体薄膜４上に上部電極５としてＰｔ（白金）を蒸着またはスパッタにより成膜し、これにより下部電極３、強誘電体薄膜４、上部電極５からなる強誘電体素子６を得る。
得られた強誘電体素子６の特性としてＰｒ（残留分極量）を調べたところ、８０μＣ／ｃｍ２であり、ヒステリシスの角型性も非常に良好であった。また、ファティーグ試験についても、１０１２回まで特性の劣化が見られなかった。
【００２７】
なお、前記上部電極５の形成材料についても、Ｐｔに限定されることなく任意の導電性材料を用いることができる。また、この上部電極５の上に、後述するエッチング処理から強誘電体素子６を保護するため、レジストやＳｉＯ２等からなる保護膜を形成しておくのが好ましい。
また、前記の単結晶基板についても、単結晶シリコン基板１に代えて例えばＳｒＴｉＯ３などのセラミックスの単結晶基板を用いることができる。
【００２８】
（第３工程）
次に、図２（ａ）に示すように、強誘電体素子６の表面、すなわち上部電極５側に該強誘電体素子６を保持する保持材７を貼着する。保持材７としては、粘着性のフィルムや接着層を有する基板などが用いられる。粘着性のフィルムとしては、フィルムの片面にＵＶ硬化性または熱硬化性の粘着剤が塗布された、フレキシブルで透明なものが好適とされる。また、接着層を有する基板としては、安価で保型性のあるガラス基板などに接着剤を塗布したものが好適とされる。ここで用いる接着剤としては、熱溶融性など後工程で簡単に剥がせるものが好ましい。なお、このような保持材７としては、特に単結晶シリコン基板１上に多数の強誘電体素子６を形成した場合には、これら強誘電体素子６を一度に転写するため、保型性のある基板を用いるのが好ましい。また、後工程で強誘電体素子６を接合する際の、位置決めのアライメントの点からは、透明なフィルムを用いるのが好ましい。
本実施形態では、保持材７として粘着性のフィルムを用いるものとする。
【００２９】
次いで、前記バッファー層２をウエットエッチングし、これを溶解除去して図２（ｂ）に示すように前記強誘電体素子６を単結晶シリコン基板１から分離する。エッチング液としては、例えば希硝酸が用いられるが、これに限定されることなく、他の酸等も使用可能である。バッファー層２をＳｒＯ、あるいはＭｇＯ、ＢａＯ、ＣａＯ、ＹＢａ２Ｃｕ３Ｏｙで形成した場合、前述したようにこれらは酸に対するエッチング速度が非常に速いことから、単結晶シリコン基板１上から簡単に除去される。したがって、強誘電体素子６を保護するためにもエッチング液としての酸は低濃度であるのが好ましい。また、前述したように強誘電体素子６上にエッチング液に耐性のある保護膜を形成しておけば、エッチング液による強誘電体素子６の特性劣化を確実に防止することができる。
なお、強誘電体素子６が分離された単結晶シリコン基板１は、再度強誘電体素子を形成するのに再利用することができる。
【００３０】
（第４工程）
次いで、図３（ａ）に示すように任意基板８を用意し、これの上に接着剤を塗布して接着層９を形成する。任意基板８は、前記の強誘電体素子６を搭載させるためのもので、本実施形態では予め半導体素子を形成したシリコン基板を用いている。すなわち、その表層部に半導体素子が形成され、この半導体素子上にアモルファスのＳｉＯ２層が形成されたシリコン基板を用いている。このようなシリコン基板（任意基板８）に対しては、通常、この上に強誘電体薄膜をエピタキシャル成長させるのが困難であり、したがってこのシリコン基板上に強誘電体素子を直接形成することはできなかった。
【００３１】
前記接着層９としては、熱硬化型接着剤、ＵＶ硬化型接着剤等の光硬化型接着剤、反応硬化型接着剤等が使用可能であるが、特に前記保持材７として用いた粘着性のフィルムの粘着剤とは性質が異なるものを使用するのが好ましい。これは、後述するように保持材７を強誘電体素子６から剥離する際に前記接着層９はそのまま残っている必要があるからである。このような接着層９の形成法としては、例えば塗布法を採用することができる。なお、この接着層９については、任意基板８上に形成するのに代えて、強誘電体素子６の裏面、すなわち下部電極側に形成するようにしてもよい。
【００３２】
このようにして接着層９を形成した後、図３（ｂ）に示すように強誘電体素子６を任意基板８上の所望位置にアライメントし、さらにこれを圧着して任意基板８上に接合する。
次いで、強誘電体素子６の表面に貼着していた保持材７を強誘電体素子６上から除去する。ここで、保持材７としてのフィルムの粘着剤にＵＶ硬化型接着剤を用いた場合には、図３（ｃ）に示すように、フィルム（保持材７）側から紫外線（ＵＶ）を照射することにより、フィルムの粘着剤の粘着力を消失させる。
そして、粘着力がなくなったフィルム（保持材７）を剥離することにより、図３（ｄ）に示すように保持材７を強誘電体素子６上から除去する。
その後、予め任意基板８に形成した半導体素子と強誘電体素子６を電気的に接続することにより、目的の強誘電体メモリを得る。このようにして任意基板８上に転写された強誘電体素子６の特性を調べたところ、単結晶基板１上に形成されたときの特性とほとんど変化がなかった。
【００３３】
このような強誘電体素子の製造方法にあっては、単結晶シリコン基板１上にバッファー層を介して強誘電体素子６を形成した後、この強誘電体素子６を単結晶シリコン基板１から分離して任意基板８上に配設するようにしたので、任意基板８に予め半導体素子を形成しておくことにより、強誘電体メモリ等の強誘電体素子と半導体素子との集積化を容易に行うことができるようになる。すなわち、この製造方法によれば、任意基板８に形成された保護膜や層間絶縁膜などのアモルファスシリコン上にも、高品質なエピタキシャル膜からなる強誘電体素子６を容易に設けることができる。
【００３４】
また、バッファー層２を、ＮａＣｌ構造の金属酸化物、および層状ペロブスカイト構造のＹＢａＣｕＯ系化合物のうちの少なくとも一種から形成したことにより、酸等に容易に溶解することでこれを犠牲層としても良好に機能させることができ、しかも、これの上に強誘電体素子６を構成する強誘電体薄膜４をエピタキシャル成長させることができ、したがって高性能な強誘電体素子６を形成することができる。
【００３５】
なお、前記実施形態では任意基板８として、前述したようにその表層部に半導体素子が形成され、この半導体素子上にアモルファスのＳｉＯ２層が形成されたシリコン基板を用いたが、本発明はこれに限定されることなく、目的や用途に応じて例えばガラス基板や金属基板、プラスチック基板、フレキシブル基板など多種多様な任意の基板を用いることができる。
また、強誘電体薄膜４の形成についても、エピタキシャル成長で行うのに代えて、蒸着法やスパッタ法による成膜法で行ってもよい。
【００３６】
また、本発明の強誘電体素子の製造方法においては、特に単結晶シリコン基板１上に強誘電体素子６を複数形成する場合に、強誘電体素子６の表面に保持材７を貼着する前に、前記強誘電体素子６間に前記バッファー層２にまで達する深さの溝を形成するようにしてもよい。
このようにすれば、バッファー層２をエッチングすることにより複数の強誘電体素子を個片化した状態に分離することができる。また、特にエッチングとしてウエットエッチングを採用した場合に、エッチング液が前記溝を通ってバッファー層２の中央部にまで容易に入り込み、バッファー層２全体がより速くエッチングすることができる。
【００３７】
また、前記実施形態では本発明の強誘電体素子の製造方法について述べたが、下部電極３や上部電極５を形成することなく、単に強誘電体薄膜４のみを形成するようにしてもよい。そのように強誘電体薄膜４のみを形成するようにすれば、本発明の強誘電体膜の製造方法となる。なお、このようにして得られる強誘電体薄膜４は、多くの場合圧電薄膜としても機能するものとなる。
【００３８】
このような強誘電体膜の製造方法で得られる素子として、例えば図４に示す表面弾性波素子１０を挙げることができる。この表面弾性波素子１０を製造する場合、前記実施形態においてバッファー層２上に下部電極３を形成することなく直接圧電薄膜（強誘電体薄膜４）を形成するようにし、この圧電薄膜（強誘電体薄膜４）を図４に示したように任意基板８上に接着層９を介して配置する。そして、この強誘電体薄膜４上に保護膜１１を介して電極１２を設けることにより、表面弾性波素子１０を得る。ここで、電極１２はインターディジタル型電極（Ｉｎｔｅｒ−Ｄｉｇｉｔａｌ  Ｔｒａｎｓｄｕｃｅｒ：以下、「ＩＤＴ電極」と表記する）であり、上部から観察すると、例えば後述する図５及び図６に示すインターディジタル型電極４１、４２、５１、５２、５３のような形状を有するものである。
【００３９】
この表面弾性波素子１０における圧電薄膜（強誘電体薄膜４）の材料としては、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＫＮｂＯ３などが挙げられるが、これらはアルカリ金属を含むことから、半導体デバイスからは嫌われる材料である。しかし、前述したような本発明の方法を用いれば、アルカリ金属の拡散などによる不都合を招くことなく、半導体デバイスとの集積化を容易に行うことができる。
なお、このような強誘電体薄膜の製造方法は、表面弾性波素子１０の製造以外にも、例えば他の圧電素子の作製にも適用することができる。具体的には、圧電薄膜を用いたインクジェットヘッド、さらにはそれを用いたインクジェットプリンターにも応用可能である。
【００４０】
図５に、本発明における周波数フィルタの一実施形態の外観を示す。
図５に示すように、周波数フィルタは基板４０を有するものである。この基板４０としては、例えば図４に示した表面弾性波素子を配置（転写）した任意基板が用いられている。すなわち、図４に示した表面弾性波素子を形成した基板の場合、シリコン基板からなる任意基板８上に接着層９、圧電薄膜（強誘電体薄膜４）、保護層１１をこの順に積層して形成された基板である。
【００４１】
基板４０の上面には、ＩＤＴ電極４１及び４２が形成されている。ＩＤＴ電極４１，４２は、例えばＡｌ又はＡｌ合金によって形成されたもので、その厚みはＩＤＴ電極４１，４２のピッチの１００分の１程度に設定されている。また、ＩＤＴ電極４１，４２を挟むように、基板４０の上面には吸音部４３，４４が形成されている。吸音部４３，４４は、基板４０の表面を伝播する表面弾性波を吸収するものである。基板４０上に形成されたＩＤＴ電極４１には高周波信号源４５が接続されており、ＩＤＴ電極４２には信号線が接続されている。
【００４２】
前記構成において、高周波信号源４５から高周波信号が出力されると、この高周波信号はＩＤＴ電極４１に印加され、これによって基板４０の上面に表面弾性波が発生する。この表面弾性波は、約５０００ｍ／ｓ程度の速度で基板４０上面を伝播する。ＩＤＴ電極４１から吸音部４３側へ伝播した表面弾性波は、吸音部４３で吸収されるが、ＩＤＴ電極４２側へ伝播した表面弾性波のうち、ＩＤＴ電極４２のピッチ等に応じて定まる特定の周波数又は特定の帯域の周波数の表面弾性波は電気信号に変換されて、信号線を介して端子４６ａ，４６ｂに取り出される。なお、前記特定の周波数又は特定の帯域の周波数以外の周波数成分は、大部分がＩＤＴ電極４２を通過して吸音部４４に吸収される。このようにして、本実施形態の周波数フィルタが備えるＩＤＴ電極４１に供給した電気信号の内、特定の周波数又は特定の帯域の周波数の表面弾性波のみを得る（フィルタリングする）ことができる。
【００４３】
図６に、本発明における発振器の一実施形態の外観を示す。
図６に示すように、発振器は基板５０を有するものである。この基板５０としては、前記周波数フィルタの場合と同様に、例えば図４に示した表面弾性波素子を形成した基板が用いられている。
【００４４】
基板５０上面には、ＩＤＴ電極５１が形成されており、さらに、ＩＤＴ電極５１を挟むように、ＩＤＴ電極５２，５３が形成されている。ＩＤＴ電極５１〜５３は、例えばＡｌ又はＡｌ合金によって形成されたもので、それぞれの厚みはＩＤＴ電極５１〜５３各々のピッチの１００分の１程度に設定されている。ＩＤＴ電極５１を構成する一方の櫛歯状電極５１ａには、高周波信号源５４が接続されており、他方の櫛歯状電極５１ｂには、信号線が接続されている。なお、ＩＤＴ電極５１は、電気信号印加用電極に相当し、ＩＤＴ電極５２，５３は、ＩＤＴ電極５１によって発生される表面弾性波の特定の周波数成分又は特定の帯域の周波数成分を共振させる共振用電極に相当する。
【００４５】
前記構成において、高周波信号源５４から高周波信号が出力されると、この高周波信号は、ＩＤＴ電極５１の一方の櫛歯状電極５１ａに印加され、これによって基板５０の上面にＩＤＴ電極５２側に伝播する表面弾性波及びＩＤＴ電極５３側に伝播する表面弾性波が発生する。なお、この表面弾性波の速度は５０００ｍ／ｓ程度である。これらの表面弾性波の内の特定の周波数成分の表面弾性波は、ＩＤＴ電極５２及びＩＤＴ電極５３で反射され、ＩＤＴ電極５２とＩＤＴ電極５３との間には定在波が発生する。この特定の周波数成分の表面弾性波がＩＤＴ電極５２，５３で反射を繰り返すことにより、特定の周波数成分又は特定の帯域の周波数成分が共振して、振幅が増大する。この特定の周波数成分又は特定の帯域の周波数成分の表面弾性波の一部は、ＩＤＴ電極５１の他方の櫛歯状電極５１ｂから取り出され、ＩＤＴ電極５２とＩＤＴ電極５３との共振周波数に応じた周波数（又はある程度の帯域を有する周波数）の電気信号が端子５５ａと端子５５ｂに取り出すことができる。
【００４６】
図７は、本発明の発振器（表面弾性波素子）をＶＣＳＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  ＳＡＷ  Ｏｓｃｉｌｌａｔｏｒ：電圧制御ＳＡＷ発振器）に応用した場合の一例を示す図であり、（ａ）は側面透視図であり、（ｂ）は上面透視図である。
ＶＣＳＯは、金属製（Ａｌ又はステンレススチール製）の筐体６０内部に実装されて構成されている。基板６１上には、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）６２及び発振器６３が実装されている。この場合、ＩＣ６２は、外部の回路（不図示）から入力される電圧値に応じて、発振器６３に印加する周波数を制御する発振回路である。
【００４７】
発振器６３は、基板６４上に、ＩＤＴ電極６５ａ〜６５ｃが形成されており、その構成は、図６に示した発振器とほぼ同様である。なお、基板６４には、先の第４実施形態と同様に、例えば図４に示した表面弾性波素子を形成した基板が用いられている。
【００４８】
基板６１上には、ＩＣ６２と発振器６３とを電気的に接続するための配線６６がパターニングされている。ＩＣ６２及び配線６６が例えば金線等のワイヤー線６７によって接続され、発振器６３及び配線６６が金線等のワイヤー線６８によって接続されることにより、ＩＣ６２と発振器６３とが配線６６を介して電気的に接続されている。
【００４９】
また、前記のＶＣＳＯは、ＩＣ６２と発振器（表面弾性波素子）６３を同一基板上に集積させて形成することも可能である。
図８に、ＩＣ６２と発振器６３とを集積させたＶＣＳＯの概略図を示す。なお、図８中においては、発振器６３は、図４に示した表面弾性波素子１０の構造を有するものとしている。
図８に示すように、ＶＣＳＯは、ＩＣ６２と発振器６３とにおいて、単結晶シリコン基板６１（８）を共有させて形成されている。ＩＣ６２と、発振器６３に備えられた電極６５ａとは、図示しないものの電気的に接続されている。本実施形態では、ＩＣ６２を構成するトランジスタとして、特に、ＴＦＴ（薄膜トランジスタ）を採用している。
【００５０】
ＩＣ６２を構成するトランジスタとしてＴＦＴを採用することにより、本実施形態では、まず、単結晶シリコン基板６１上にＴＦＴを形成しておき、その後、単結晶シリコン基板６１とは別の基板上で形成した発振器（表面弾性波素子）６３を、単結晶シリコン基板６１上に転写させて、ＴＦＴと発振器６３を集積させることができる。したがって、基板上に発振器（表面弾性波素子）６３を直接形成させることが困難か、形成させることが適さない材料であっても、本発明の方法による転写によって容易に形成することができる。
図７及び図８に示したＶＣＳＯは、例えば、図９に示すＰＬＬ回路のＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）として用いられる。ここで、ＰＬＬ回路について簡単に説明する。
【００５１】
図９はＰＬＬ回路の基本構成を示すブロック図であり、この図９に示すようにＰＬＬ回路は、位相比較器７１、低域フィルタ７２、増幅器７３、及びＶＣＯ７４から構成されている。位相比較器７１は、入力端子７０から入力される信号の位相（又は周波数）とＶＣＯ７４から出力される信号の位相（又は周波数）とを比較し、その差に応じて値が設定される誤差電圧信号を出力するものである。低域フィルタ７２は、位相比較器７１から出力される誤差電圧信号の位置の低周波成分のみを通過させるものであり、増幅器７３は、低域フィルタ７２から出力される信号を増幅するものである。ＶＣＯ７４は、入力された電圧値に応じて発振する周波数がある範囲で連続的に変化する発振回路である。
【００５２】
このような構成のもとにＰＬＬ回路は、入力端子７０から入力される位相（又は周波数）とＶＣＯ７４から出力される信号の位相（又は周波数）との差が減少するように動作し、ＶＣＯ７４から出力される信号の周波数を入力端子７０から入力される信号の周波数に同期させる。ＶＣＯ７４から出力される信号の周波数が入力端子７０から入力される信号の周波数に同期すると、その後は一定の位相差を除いて入力端子７０から入力される信号に一致し、また、入力信号の変化に追従するような信号を出力するようになる。
【００５３】
図１０に、本発明における電子回路の一実施形態の電気的構成をブロック図で示す。なお、図１０に示す電子回路は、例えば、図１１に示す携帯電話機１００の内部に設けられる回路である。ここで、図１１に示した携帯電話機１００は、本発明の電子機器の一例としてのもので、アンテナ１０１、受話器１０２、送話器１０３、液晶表示部１０４、及び操作釦部１０５等を備えて構成されたものである。
【００５４】
図１０に示した電子回路は、前記携帯電話機１００内に設けられる電子回路の基本構成を有したもので、送話器８０、送信信号処理回路８１、送信ミキサ８２、送信フィルタ８３、送信電力増幅器８４、送受分波器８５、アンテナ８６ａ，８６ｂ、低雑音増幅器８７、受信フィルタ８８、受信ミキサ８９、受信信号処理回路９０、受話器９１、周波数シンセサイザ９２、制御回路９３、及び入力／表示回路９４を備えて構成されたものである。なお、現在実用化されている携帯電話機は、周波数変換処理を複数回行っているため、その回路構成はより複雑となっている。
【００５５】
送話器８０は、例えば音波信号を電気信号に変換するマイクロフォン等で実現されるもので、図１１に示す携帯電話機１００中の送話器１０３に相当するものである。送信信号処理回路８１は、送話器８０から出力される電気信号に対して、例えばＤ／Ａ変換処理、変調処理等の処理を施す回路である。送信ミキサ８２は、周波数シンセサイザ９２から出力される信号を用いて送信信号処理回路８１から出力される信号をミキシングするものである。なお、送信ミキサ８２に供給される信号の周波数は、例えば３８０ＭＨｚ程度である。送信フィルタ８３は、中間周波数（以下、「ＩＦ」と表記する）の必要となる周波数の信号のみを通過させ、不要となる周波数の信号をカットするものである。なお、送信フィルタ８３から出力される信号は、図示しない変換回路によってＲＦ信号に変換されるようになっている。このＲＦ信号の周波数は、例えば１．９ＧＨｚ程度である。送信電力増幅器８４は、送信フィルタ８３から出力されるＲＦ信号の電力を増幅し、送受分波器８５へ出力するものである。
【００５６】
送受分波器８５は、送信電力増幅器８４から出力されるＲＦ信号をアンテナ８６ａ，８６ｂへ出力し、アンテナ８６ａ，８６ｂから電波の形で送信するものである。また、送受分波器８５は、アンテナ８６ａ，８６ｂで受信した受信信号を分波して、低雑音増幅器８７へ出力するものである。なお、送受信分波器８５から出力される受信信号の周波数は、例えば２．１ＧＨｚ程度である。低雑音増幅器８７は、送受分波器８５からの受信信号を増幅するものである。なお、低雑音増幅器８７から出力される信号は、図示しない変換回路によってＩＦに変換されるようになっている。
【００５７】
受信フィルタ８８は、図示しない変換回路によって変換されたＩＦの必要となる周波数の信号のみを通過させ、不要となる周波数の信号をカットするものである。受信ミキサ８９は、周波数シンセサイザ９２から出力される信号を用いて、送信信号処理回路８１から出力される信号をミキシングするものである。なお、受信ミキサ８９に供給される中間周波数は、例えば１９０ＭＨｚ程度である。受信信号処理回路９０は、受信ミキサ８９から出力される信号に対して、例えばＡ／Ｄ変換処理、復調処理等の処理を施す回路である。受話器９１は、例えば電気信号を音波に変換する小型スピーカ等で実現されるもので、図１１に示した携帯電話機１００中の受話器１０２に相当するものである。
【００５８】
周波数シンセサイザ９２は、送信ミキサ８２へ供給する信号（例えば、周波数３８０ＭＨｚ程度）及び受信ミキサ８９へ供給する信号（例えば、周波数１９０ＭＨｚ）を生成する回路である。なお、周波数シンセサイザ９２は、例えば７６０ＭＨｚの発振周波数で発信するＰＬＬ回路を備え、このＰＬＬ回路から出力される信号を分周して周波数が３８０ＭＨｚの信号を生成し、さらに分周して周波数が１９０ＭＨｚの信号を生成するようになっている。制御回路９３は、送信信号処理回路８１、受信信号処理回路９０、周波数シンセサイザ９２、及び入力／表示回路９４を制御することにより、携帯電話機の全体動作を制御するものである。入力／表示回路９４は、図１１に示した携帯電話機１００の使用者に対して機器の状態を表示したり、操作者の指示を入力するためのものであり、例えばこの携帯電話機１００の液晶表示部１０４及び操作釦部１０５に相当するものである。
【００５９】
以上の構成の電子回路において、送信フィルタ８３及び受信フィルタ８８として、図５に示した周波数フィルタが用いられている。フィルタリングする周波数（通過させる周波数）は、送信ミキサ８２から出力される信号の内の必要となる周波数、及び、受信ミキサ８９で必要となる周波数に応じて送信フィルタ８３及び受信フィルタ８８で個別に設定されている。また、周波数シンセサイザ９２内に設けられるＰＬＬ回路は、図８に示したＰＬＬ回路のＶＣＯ７４として、図６に示した発振器又は図７及び図８に示した発振器（ＶＣＳＯ）を設けたものである。
【００６０】
以上、本発明の実施形態による表面弾性波素子、周波数フィルタ、発振器及びその製造方法、電子回路、及び電子機器（携帯電話機１００）について説明したが、本発明は、前記実施形態に制限されず、本発明の範囲内で自由に変更が可能である。
例えば、前記実施形態においては電子機器として携帯電話機を挙げたが、これ以外にも他の携帯情報機器やパーソナルコンピューターなどに用いることができ、また、電子回路として携帯電話機内に設けられる電子回路をその一例として挙げたが、これ以外の種々の移動体通信機器の内部に設けられる電子回路に適用することができる。
【００６１】
さらに、移動体通信機器のみならずＢＳ及びＣＳ放送を受信するチューナ等の据置状態で使用される通信機器及びその内部に設けられる電子回路にも適用することができる。さらには、通信キャリアとして空中を伝播する電波を使用する通信機器のみならず、同軸ケーブル中を伝播する高周波信号又は光ケーブル中を伝播する光信号を用いるＨＵＢ等の電子機器及びその内部に設けられる電子回路にも適用することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の強誘電体素子の製造工程図である。
【図２】（ａ）、（ｂ）は本発明の強誘電体素子の製造工程図である。
【図３】（ａ）〜（ｄ）は本発明の強誘電体素子の製造工程図である。
【図４】本発明の表面弾性波素子を示す側断面図である。
【図５】本発明の周波数フィルタを示す斜視図である。
【図６】本発明の発振器を示す斜視図である。
【図７】図６の発振器をＶＣＳＯに応用した一例を示す概略図である。
【図８】図６の発振器をＶＣＳＯに応用した一例を示す概略図である。
【図９】ＰＬＬ回路の基本構成を示すブロック図である。
【図１０】本発明の電子回路の構成を示すブロック図である。
【図１１】電子機器の実施形態としての携帯電話機を示す斜視図である。
【符号の説明】
１…単結晶シリコン基板（単結晶基板）、２…バッファー層、３…下部電極、
４…強誘電体薄膜（強誘電体膜）、５…上部電極、６…強誘電体素子、
７…保持材、８…任意基板、９…接着層、１０…表面弾性波素子
【図１】
2004296679.tif 000003
【図２】
2004296679.tif 000004
【図３】
2004296679.tif 000005
【図４】
2004296679.tif 000006
【図５】
2004296679.tif 000007
【図６】
2004296679.tif 000008
【図７】
2004296679.tif 000009
【図８】
2004296679.tif 000010
【図９】
2004296679.tif 000011
【図１０】
2004296679.tif 000012
【図１１】
2004296679.tif 000013