(57)【要約】【課題】界面活性剤が添加されたバッファドＨＦ液で酸化膜エッチングを行う時、シリコン基板に局所的なシリコンの削れ（ピット）が生じない半導体集積回路装置の製造技術を提供する。【解決手段】本発明による半導体集積回路装置の製造方法は、（１）第１導電型のシリコン基板１（１００）と、前記基板の主面を第１島領域と第２島領域とに分離する一部が前記基板内に埋め込まれた絶縁分離領域（１０８）と、前記第２島領域内に形成されたＰＮ接合を構成する第１、第２半導体領域（１０３，１０５ｉ）と、前記第１島領域主面に形成された第１酸化膜（１０９）および前記第２島領域に形成された第２酸化膜（１０９）と、前記第２酸化膜を露出し、前記第１酸化膜を覆うレジストマスク（１１０）とを有する半導体本体を準備する工程、（２）３．５ルクス以上の照度を有する雰囲気内において、前記第２酸化膜を界面活性剤が添加されたフッ酸系エッチング液により除去し、前記第２半導体領域（１０５ｉ）の主面を露出する工程、（３）前記露出した前記第２半導体領域（１０５ｉ）にＦＴＯ（トンネル酸化）膜を形成する工程、からなる。【選択図】　図１
2004022915.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含むことを特徴とする半導体集積回路装置の製造方法；
（１）第１導電型のシリコン基板と、前記基板の主面を第１島領域と第２島領域とに分離する一部が前記基板内に埋め込まれた絶縁分離領域と、前記第２島領域内に形成されたＰＮ接合を構成する第１、第２半導体領域と、前記第１島領域主面に形成された第１酸化膜および前記第２島領域に形成された第２酸化膜と、前記第２酸化膜を露出し、前記第１酸化膜を覆うレジストマスクとを有する半導体本体を準備する工程、
（２）３．５ルクス以上の照度を有する雰囲気内において、前記第２酸化膜を界面活性剤が添加されたフッ酸系エッチング液により除去し、前記第２島領域の主面を露出する工程、
（３）前記露出した第２島領域表面に絶縁膜を形成する工程。
【請求項２】
請求項１に記載の半導体集積回路装置の製造方法であって、前記絶縁分離領域は、前記基板主面を選択酸化により形成されたことを特徴とする半導体集積回路装置の製造方法。
【請求項３】
請求項１に記載の半導体集積回路装置の製造方法であって、前記絶縁分離領域は、前記基板主面に溝を設け、その溝内に酸化膜を埋め込むことにより形成されたことを特徴とする半導体集積回路装置の製造方法。
【請求項４】
請求項１に記載の半導体集積回路装置の製造方法であって、前記雰囲気は蛍光灯からの光の照射によって得られ、その照射は前記半導体本体全体に施されることを特徴とする半導体集積回路装置の製造方法。
【請求項５】
請求項１に記載の半導体集積回路装置の製造方法であって、
前記工程（３）の後、前記第１酸化膜の主面に第１ゲート電極を形成し、前記第３酸化膜の主面に第２ゲート電極を形成することを特徴とする半導体集積回路装置の製造方法。
【請求項６】
（１）Ｐ型シリコン基板と、前記基板の主面を第１島領域と第２島領域とに分離する一部が前記基板内に埋め込まれた絶縁分離領域と、前記第２島領域内に形成されたＰＮ接合を構成するＮ型半導体領域およびＮ型半導体領域と、前記第１島領域主面に形成された第１酸化膜および前記第２島領域に形成された第２酸化膜と、前記第２酸化膜を露出し、前記第１酸化膜を覆うレジストマスクとを有する半導体本体を準備する工程、
（２）前記第２酸化膜に波長が０．３５μｍ〜１．１μｍの光を照射しながら、前記第２酸化膜を界面活性剤が添加されたフッ酸系エッチング液により除去し、前記第２島領域の主面を露出する工程、
【請求項７】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（１）主面を有する第１導電型シリコン基板に、前記基板の主面を第１島領域と第２島領域とに分離する絶縁分離領域を形成する工程、
（２）前記第２島領域内にＰＮ接合を構成する第１、第２半導体領域を形成する工程、
（３）前記第１島領域主面に第１酸化膜、および前記第２島領域に第２酸化膜をそれぞれ形成する工程、
（４）前記基板の主面に前記第２酸化膜を露出し、前記第１酸化膜を覆うマスクを形成する工程、
（５）前記工程（４）の後、３．５ルクスより高い照度の雰囲気内で、前記基板を界面活性剤が添加されたフッ酸系エッチング液に浸し、前記第２酸化膜を除去し、前記第２島領域の主面を露出する工程、
（６）前記露出した第２島領域表面にトンネル酸化膜を形成する工程、
（７）前記トンネル酸化膜上に電荷蓄積用ゲート電極を形成する工程。
【請求項８】
請求項７に記載の半導体集積回路装置の製造方法であって、前記工程（６）における前記光の波長は０．３５μｍ〜１．１μｍであることを特徴とする半導体集積回路装置の製造方法。
【請求項９】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（１）主面を有する第１導電型シリコン基板に、前記基板の主面を第１島領域と第２島領域とに分離する埋込み絶縁分離領域を形成する工程、
（２）前記第２島領域内にＰＮ接合を構成する第１、第２半導体領域を形成する工程、
（３）前記第１島領域主面に第１酸化膜、および前記第２島領域に第２酸化膜をそれぞれ形成する工程、
（４）記基板の主面に記第２酸化膜を露出し、前記第１酸化膜を覆うマスクを形成する工程、
（５）前記第２酸化膜を通して前記第２島領域内に第１導電型を示す不純物をイオン打ち込みにより導入する工程、
（６）前記第２酸化膜に３．５ルクスより高い照度の光を照射しながら、前記露出した第２酸化膜を界面活性剤が添加されたフッ酸系エッチング液により除去し、前記第２島領域の主面を露出する工程、
（７）前記露出した第２島領域表面にトンネル酸化膜を形成する工程、
（８）前記トンネル酸化膜上に電荷蓄積用ゲート電極を形成する工程。
【請求項１０】
請求項９に記載の半導体集積回路装置の製造方法であって、前記工程（６）における前記光の波長は０．３５μｍ〜１．１μｍであることを特徴とする半導体集積回路装置の製造方法。
【請求項１１】
請求項９に記載の半導体集積回路装置の製造方法であって、前記光の照射は、前記半導体本体全体に施されることを特徴とする半導体集積回路装置の製造方法。
【請求項１２】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（１）第１導電型のシリコン基板と、前記基板の主面を第１島領域と第２島領域とに分離する一部が前記基板内に埋め込まれた絶縁分離領域と、前記第２島領域内に形成されたＰＮ接合を構成する第１、第２半導体領域と、前記第１島領域主面に形成された第１酸化膜および前記第２島領域に形成された第２酸化膜と、前記第２酸化膜を露出し、前記第１酸化膜を覆うレジストマスクとを有する半導体本体を準備する工程、
（２）相対的に高い照度の雰囲気下で、前記露出した第２酸化膜を界面活性剤が添加されたフッ酸系エッチング液により除去し、前記第２島領域の主面を露出する工程、
（３）前記マスクを除去した後、前記露出した第２島領域表面に第３酸化膜を形成する工程、
（４）前記第３酸化膜上に第１ゲート電極を形成し、前記第２酸化膜上に第２ゲート電極をそれぞれ形成する工程、
（５）前記第２半導体領域内に第２導電型の第１活性領域を選択的に形成し、前記第１島領域内に、第２導電型の第２活性領域および前記第２活性領域とで他のＰＮ接合を構成する第１導電型のコンタクト領域を形成する工程、
（６）前記第２活性領域および前記コンタクト領域が形成された前記第１島領域上に層間絶縁膜を形成する工程、
（７）前記他のＰＮ接合における終端部が露出するように、前記層間絶縁膜および前記第２酸化膜の一部にコンタクト孔を選択的に形成する工程、
（８）前記工程（７）に続き、前記界面活性剤が添加されないフッ酸系のエッチング液を用い、前記コンタクト孔内を前記照度よりも相対的に低い照度の雰囲気下において、ウエット洗浄する工程、
（９）前記コンタクト孔内に、前記他のＰＮ接合終端に接する金属層を形成する工程。
【請求項１３】
請求項１２に記載の半導体集積回路装置の製造方法であって、前記工程（７）での前記コンタクト孔の形成はドライエッチング法により行われることを特徴とする半導体集積回路装置の製造方法。
【請求項１４】
請求項１２に記載の半導体集積回路装置の製造方法であって、前記工程（８）におけるウエット洗浄時は、０．３５μｍ〜１．１μｍ波長を有する光を前記他のＰＮ接合に曝すのを回避させたことを特徴とする半導体集積回路装置の製造方法。
【請求項１５】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（１）それぞれが、第１導電型のシリコン基板と、前記基板の主面を第１島領域と第２島領域とに分離する一部が前記基板内に埋め込まれた絶縁分離領域と、前記第２島領域内に形成されたＰＮ接合を構成する第１、第２半導体領域と、前記第１島領域主面に形成された第１酸化膜および前記第２島領域に形成された第２酸化膜と、前記第２酸化膜を露出し、前記第１酸化膜を覆うレジストマスクとから成る、複数の半導体ウエハを準備する工程、
（２）作業照明が備わった作業エリア内に配置された、窓を有するドラフト装置内へ、前記複数の半導体ウエハを搬送させる工程、
（３）前記複数の半導体ウエハを、前記ドラフト装置内に設置された界面活性剤が添加されたフッ酸系エッチング液の槽内に浸し、前記ドラフト装置内における照度が前記作業エリアにおける照度よりも一桁低くならない雰囲気に保ちながら、前記第２酸化膜を除去する工程。
【請求項１６】
請求項１５に記載の半導体集積回路装置の製造方法であって、前記工程（３）の後、
（４）前記第２酸化膜が除去された前記第２島領域主面にトンネル酸化膜を形成する工程、
（５）前記トンネル酸化膜上に電荷蓄積用ゲート電極を形成する工程、
と含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１７】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（１）それぞれが、第１導電型のシリコン基板と、前記基板の主面を第１島領域と第２島領域とに分離する一部が前記基板内に埋め込まれた絶縁分離領域と、前記第２島領域内に形成されたＰＮ接合を構成する第１、第２半導体領域と、前記第１島領域主面に形成された第１酸化膜および前記第２島領域に形成された第２酸化膜と、前記第２酸化膜を露出し、前記第１酸化膜を覆うレジストマスクとから成る、複数の半導体ウエハを準備する工程、
（２）界面活性剤が添加されたフッ酸系エッチング液の槽、前記槽の上下部および側部に光源がそれぞれ配置されたドラフト装置内であって、前記複数の半導体ウエハを倒立させた状態で前記槽に浸し、前記光源より前記複数の半導体ウエハに光をあて、前記第２酸化膜を除去する工程。
【請求項１８】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（１）第１導電型のシリコン基板と、前記基板の主面を第１島領域と第２島領域とに分離する一部が前記基板内に埋め込まれた絶縁分離領域と、前記第２島領域内に形成されたＰＮ接合を構成する第１、第２半導体領域と、前記第１島領域主面に形成された第１酸化膜および前記第２島領域に形成された第２酸化膜と、前記第２酸化膜を露出し、前記第１酸化膜を覆うレジストマスクとから成る半導体ウエハを準備する工程、
（２）前記半導体ウエハを、ターンテーブル、前記ターンテーブルを駆動するモータ、エッチング液を噴射するノズル、光源を備えたウエット処理装置内に移送し、前記ターンテーブル上に設置する工程、
（３）前記ターンテーブル上に設置された前記半導体ウエハ主面に、前記ノズルより界面活性剤が添加されたフッ酸系エッチング液を噴射させ、前記光源を点灯させた状態で、前記半導体ウエハを回転させながら前記第２酸化膜を除去する工程。
【請求項１９】
請求項１８に記載の半導体集積回路装置の製造方法であって、前記ウエット処理装置は、半導体ウエハ支持アームを出し入れ可能な開閉窓を有し、前記半導体支持アームにより前記半導体ウエハを前記ターンテーブルにセット、リセットさせることを特徴とすることを特徴とする半導体集積回路装置の製造方法。
【請求項２０】
請求項１８に記載の半導体集積回路装置の製造方法であって、
（４）前記半導体ウエハに形成された第１島領域に、該第１島領域主面に終端する他のＰＮ接合を構成する活性領域およびコンタクト領域を形成する工程、
（５）前記活性領域およびコンタクト領域が形成された前記島領域上に層間酸化膜を形成する工程、
（６）前記層間酸化膜に前記他のＰＮ接合の終端が露出するようにコンタクト孔を形成する工程、
（７）前記コンタクト孔が形成された半導体ウエハを、前記ウエット処理装置内の前記ターンテーブル上に設置する工程、続いて、
（８）前記ターンテーブル上に設置された前記半導体ウエハ主面に、前記ノズルより界面活性剤が添加されないフッ酸系エッチング液を噴射させ、前記光源をオフの状態で、前記半導体ウエハを回転させながら洗浄する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２１】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（１）第１導電型のシリコン基板と、前記基板の主面を第１島領域と第２島領域、第３島領域とに分離する一部が前記基板内に埋め込まれた絶縁分離領域と、前記第１島領域に形成された第１ウエル、前記第２島領域内に形成されたＰＮ接合を構成するウエル区画領域、第２ウエルと、前記第３島領域に形成された第３ウエルと、前記第１ウエルおよび前記第２ウエルは第１導電型を示し、前記第３ウエルは第２導電型を示してなる半導体本体を準備する工程、
（２）前記第１、第２および第３島領域表面に、第１、第２および第３酸化膜をそれぞれ形成する工程、
（３）前記第１、第３酸化膜を覆い、前記第２酸化膜を露出するように、レジストマスクを前記基板の主面上に形成する工程、
（４）前記露出した第２酸化膜に第２酸化膜に３．５ルクスより高い照度の光を照射しながら、前記露出した第２酸化膜を界面活性剤が添加されたフッ酸系エッチング液により除去し、前記第２島領域の主面を露出する工程、
（５）前記露出した第２島領域表面に前記第１酸化膜の膜厚さに対し異なる膜厚を有した第４酸化膜を形成する工程、
（４）３．５ルクスより高い照度を保った雰囲気内において、前記露出した第２酸化膜を界面活性剤が添加されたフッ酸系エッチング液により除去し、前記第２島領域の主面を露出する工程、しかる後、
（５）前記露出した第２島領域の主面にゲート絶縁膜を形成する工程。
【請求項２２】
請求項２１に記載の半導体集積回路装置の製造方法であって、前記工程（５）におけるゲート絶縁膜を形成した後、前記ゲート絶縁膜上に電荷蓄積用ゲート電極を形成する工程を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２３】
請求項２１に記載の半導体集積回路装置の製造方法であって、前記工程（４）に先立って、前記レジストマスクが形成されていない前記第２酸化膜を通して、前記第２島領域内に第１導電型を示す不純物をイオン打ち込みにより導入する工程を含むことを特徴とする半導体集積回路装置の製造方法。
（３）前記露出した第２島領域表面に第３酸化膜を形成する工程。
【請求項２４】
請求項１に記載の半導体集積回路装置の製造方法であって、前記工程（２）での前記光の照度は、４００ルクス以上であることを特徴とする半導体集積回路装置の製造方法。
【請求項２５】
以下の工程を含むことを特徴とする半導体装置の製造方法；
第１導電型のシリコン基板と、前記基板の主面を第１島領域と第２島領域とに
分離する一部が前記基板内に埋め込まれた絶縁分離領域と、前記第２島領域内に形成されたＰＮ接合を構成する第１、第２半導体領域と、前記第１島領域主面に形成された第１酸化膜および前記第２島領域に形成された第２酸化膜と、前記第２酸化膜を露出し、前記第１酸化膜を覆うマスクとを有する半導体本体を準備する工程、
（２）前記第２酸化膜を通して前記第２島領域内に第１導電型を示す不純物をイオン打ち込みにより導入する工程、
（３）前記第２酸化膜に３．５ルクスより高い照度の光を照射させながら、前記露出した第２酸化膜を界面活性剤が添加されたフッ酸系エッチング液により除去し、前記第２島領域の主面を露出する工程、
（４）前記露出した第２島領域表面に第３酸化膜を形成する工程。
【請求項２６】
請求項９に記載の半導体集積回路装置の製造方法であって、前記工程（６）での前記光の照度は、４００ルクス以上であることを特徴とする半導体集積回路装置の製造方法。
【請求項２７】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（１）（１００）面から［０１０］軸方向に３°〜５°に傾けられた主面を有する第１導電型シリコン基板と、前記基板の主面を第１島領域と第２島領域とに分離する一部が前記基板内に埋め込まれた絶縁分離領域と、前記第２島領域内に形成されたＰＮ接合を構成する第１、第２半導体領域と、前記第１島領域主面に形成された第１酸化膜および前記第２島領域に形成された第２酸化膜と、前記第２酸化膜を露出し、前記第１酸化膜を覆うマスクとを有する半導体本体を準備する工程、（２）前記第２酸化膜を通して前記第２島領域内に第１導電型を示す不純物をイオン打ち込みにより導入する工程、
（３）前記第２酸化膜を３．５ルクスより高い照度の光に晒しながら、界面活性剤が添加されたフッ酸系エッチング液により除去し、前記第２島領域の主面を露出する工程、
（４）前記露出した第２島領域表面に第３酸化膜を形成する工程。
【請求項２８】
請求項２７に記載の半導体集積回路装置の製造方法であって、前記第３酸化膜の厚さは前記第１酸化膜の厚さと異なることを特徴とする半導体集積回路装置の製造方法。
【請求項２９】
請求項２７に記載の半導体集積回路装置の製造方法であって、前記第３酸化膜の厚さは前記第１酸化膜の厚さよりも薄く形成されることを特徴とする半導体集積回路装置の製造方法。
【請求項３０】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（１）第１導電型のシリコン基板と、前記基板の主面を第１島領域と第２島領域とに分離する一部が前記基板内に埋め込まれた絶縁分離領域と、前記第２島領域内に形成されたＰＮ接合を構成する第１、第２半導体領域と、前記第１島領域主面に形成された第１酸化膜および前記第２島領域に形成された第２酸化膜と、前記第２酸化膜を露出し、前記第１酸化膜を覆うレジストマスクとを有する半導体ウエハを準備する工程、
（２）窓に光を透過する板がはめ込まれたドラフト装置内に前記半導体ウエハを搬送し、相対的に高い照度の雰囲気下で、前記露出した第２酸化膜を界面活性剤が添加されたフッ酸系エッチング液により除去し、前記第２島領域の主面を露出する工程、
（３）前記マスクを除去した後、前記露出した第２島領域表面に第３酸化膜を形成する工程、
（４）前記第３酸化膜上に第１ゲート電極を形成し、前記第２酸化膜上に第２ゲート電極をそれぞれ形成する工程、
（５）前記第２半導体領域内に第２導電型の第１活性領域を選択的に形成し、前記第１島領域内に、第２導電型の第２活性領域および前記第２活性領域とで他のＰＮ接合を構成する第１導電型のコンタクト領域を形成する工程、
（６）前記第２活性領域および前記コンタクト領域が形成された前記第１島領域上に層間酸化膜を形成する工程、
（７）前記コンタクト領域および前記第２活性領域の表面を露出するように、前記層間酸化膜および前記第２酸化膜の一部にコンタクト孔を選択的に形成する工程、
（８）前記工程（７）の後、窓に光を遮断する板がはめ込まれたドラフト装置内に、前記コンタクト孔が形成された半導体ウエハを搬送し、前記高い照度よりも相対的に低い照度の雰囲気下で、前記界面活性剤が添加されないフッ酸系のエッチング液を用い、前記半導体ウエハを洗浄する工程、
（９）前記コンタクト孔内に金属層を形成する工程。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術に関する。特に、本発明は半導体集積回路装置を製造する過程でのウェット処理に適用して有効な技術に関する。
【０００２】
【従来の技術】
最近の半導体集積回路装置（ＬＳＩ）は、ＬＳＩ内部の回路用途に応じて異なるゲート酸化膜を有するＭＯＳ（ＦＥＴ）により構成されている。たとえば、高耐圧用としては比較的厚いゲート酸化膜を有するＭＯＳが、低耐圧用としては比較的薄いゲート酸化膜を有するＭＯＳが用いられる。
【０００３】
異なるゲート酸化膜を形成する場合において、薄いゲート酸化膜形成に先立って、パターン化されたレジスト（マスク）を用いて酸化膜（ＳｉＯ２）をウエットエッチングし、Ｓｉ基板表面を露出する工程が存在する。例えば、特開平１０−３４０８８２号公報にその方法が開示されている。該公報によれば、レジストマスクが形成されていない部分の酸化膜を薬液でウエットエッチングする際には、バッファードフッ酸（ＢＨＦ）が用いられる。ＢＨＦが用いられる理由としては、酸化膜上に形成されたレジストマスクがほとんどエッチングされない。また、レジストマスクと酸化膜との界面にエッチング液が浸透し密着性を悪化させるということがないため、レジストマスクの剥がれが生じないことである。
【０００４】
なお、上記公報には、光作用の問題について言及されていない。
【０００５】
【発明が解決しようとする課題】
エッチングドラフト内でＰＮ接合が形成されたシリコン基板（ウエハ）表面の酸化膜をバッファドＨＦ液ウエットエッチングにより露出する場合、外部からの光（具体的には蛍光灯からの光）の作用によりシリコン基板表面の面荒れが生じた。
例えば、バッファドＨＦ液（フッ酸：ＨＦ／フッ化アンモニウム：ＮＨ４Ｆ／水：Ｈ２Ｏ）を使用するウエットエッチングにおいて、Ｍ１配線（第１層目配線）とＳｉ基板コンタクトをとるＭ１配線前洗浄では、エッチングによるＳｉコンタクト部露出時にＳｉ基板部がＰ型、Ｎ型の２つの拡散層（半導体領域）が隣接もしくは接ししている場合、明るい状態でエッチすると、光作用によりＳｉ表面がエッチングされ、面荒れを起こした。この面荒れのため、導通抵抗大不良を発生させた。また、エッチングが加速され、プロセスマージンに余裕がなく、面荒れもウエハ間に大きくばらつきが生じた。この解決策として、ウエットエッチドラフトは暗くしてエッチングしてきた。すなわち、ウエットエッチドラフトの窓には遮光板を取り付け、外部の光がエッチングドラフト内に入り込まない工夫がされた。
【０００６】
プロセスマージンの拡大という観点より、レジストマスクを用いて酸化膜をウエットエッチングし、基板表面を露出する他の工程において、前記と同様に、外部の光がエッチングドラフト内に入り込まない工夫がされた。しかしながら、そのウエットエッチングが光の遮断に起因してＬＳＩの歩留まり低下をおよぼすことが発明者等によって明らかにされた。以下にその問題点を説明する。
【０００７】
フラッシュメモリ搭載マイコンにおいて、フラッシュメモリ特性が悪化し、低歩留まりのロットが発生した。不良モードはフラッシュメモリの書き込み消去を行うトンネル酸化膜が通常より低い電圧で破壊する異常特性となった。このため、ＬＳＩの信頼性及び製造歩留まりの低下をもたらした。
上記不良部分を断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）で確認したところ、トンネル酸化膜下のシリコン（Ｓｉ）基板に局所的にシリコンの削れ（ピット）が起きていることが分った。そのＳｉ基板（単結晶基板）は、図３に示すように、結晶欠陥の少ない（１００）面から［０１０］軸方向に約４°傾けられた面、すなわち（１００）オフ・アングル面を主面としたウエハ１より成る。ウエハ１にはＬＳＩが組み込こまれるチップエリア１ａが縦横に複数配列されている。チップエリア１ａ内においては、ＬＯＣＯＳ膜（選択酸化膜）によって区画された島領域（素子形成領域）１ｂが形成されている。
ピットは、ウエハ周辺部のチップエリアよりもウエハ中央部のチップエリアに集中していた。そして、ピットの発生したウエハ中央部それぞれのチップエリアにおいては、以下に述べるように、同一箇所に発生していた。
図４に示すように、ピット１ｄは、ＬＯＣＯＳ膜１ｃコーナの一箇所に観察された。すなわち、いずれのチップエリアにおいても、ピット１ｄは、ＬＯＣＯＳ膜１ｃの左下コーナに発生していた。この原因を調査したところ、トンネル酸化膜形成前に基板表面露出するためのウエットエッチング工程では、そのエッチングドラフト装置の透明扉部を、例えばホトリゾグラフィ工程で使用されるドラフト装置と同様に、光が通過しにくい遮光板としていることに起因していることが明らかとなった。すなわち、光のない暗部でウエットエッチングを行うと、Ｓｉ基板を局所的に削り不良を発生することが判明した。問題となったウエットエッチング工程は、一部の酸化膜がレジストマスクに覆われ、レジストマスクで覆われていない他の薄い酸化膜をウエットエッチングにより除去し、シリコン基板表面を露出する工程であり、レジストマスクを使ってのエッチングに適した界面活性剤が添加されたバッファドＨＦ（フッ酸）液が用いられている。
図４に示すように、島領域１ｂの四コーナ部近傍には、残留ストレスが存在する。この残留ストレスおよび（１００）ｏｆｆ　ａｎｇｌｅ結晶面がピット誘発の一つの要因となっていることも考えられる。
本発明者等は、光の影響でトンネル酸化膜（ＦＴＯ膜）の耐圧劣化が生じているかどうか検証してみた。図５および図６を参照し、説明する。
図５は、トンネル酸化膜におけるＩ−Ｖ特性の測定図を示す。フィールド酸化膜２によって区画されたトンネル酸化膜を挟んで、シリコン基板（Ｐ−ＷＥＬＬ）１と多結晶シリコン層（ゲート電極３との間に電圧４を可変にし、電流計５にて、トンネル酸化膜に流れるリーク電流を測定した。
図６に示すように、実験１（Ｅｘｐ．１）は、酸化膜除去を、遮光板付きのドラフト装置内で界面活性剤が添加されたバッファドＨＦ（フッ酸）液を用いてエッチング行い、しかる後トンネル酸化膜を形成したウエハサンプルである。Ｙｇの面内分布を見ると、ウエハ周辺部に比べて、ウエハ中央部の太枠部分が低い電圧でＩｇ＝１０ｍＡとなっている。すなわち、ゲート耐圧の低い部分を示している。
次に、実験２（Ｅｘｐ．２）では、図２に示したように窓（８）が透明板で構成されているドラフト装置が用いられたウエハサンプルである。ドラフト装置が置かれた天井蛍光灯ＯＦＦ（遮光状態）では、太枠で示したように、ウエハほぼ全域にわたってゲート耐圧が低い。一方、天井蛍光灯ＯＮ（採光状態）では、ウエハ全域にわたって約１５Ｖの耐圧を確保できている。実験１と実験２（遮光状態）との差について検証したところ、窓（８）が黒色塩化ビニール板で構成されていても、天井蛍光灯からの光がウエハの搬入口あるいは搬出口から入り込み、その光によってピットの発生は抑制されたと考えられる。
本発明は、上記問題点とその解明に基づき成されたものである。
【０００８】
本発明の目的は、半導体集積回路装置の信頼性向上を図る技術を提供することにある。
【０００９】
本発明の他の目的は、半導体集積回路装置の製造歩留まり向上を図る技術を提供することにある。
【００１０】
本発明のさらに具体的な目的は、信頼性向上を図ったフラッシュメモリ搭載の半導体集積回路装置を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明の半導体装置の製造方法は以下の工程を含む。
（１）第１導電型のシリコン基板と、前記基板の主面を第１島領域と第２島領域とに分離する一部が前記基板内に埋め込まれた絶縁分離領域と、前記第２島領域内に形成されたＰＮ接合を構成する第１、第２半導体領域と、前記第１島領域主面に形成された第１酸化膜および前記第２島領域に形成された第２酸化膜と、前記第２酸化膜を露出し、前記第１酸化膜を覆うレジストマスクとを有する半導体本体を準備する工程、
（２）３．５ルクス以上の照度を有する雰囲気内において、前記第２酸化膜を界面活性剤が添加されたフッ酸系エッチング液により除去し、前記第２島領域の主面を露出する工程、
（３）前記露出した第２島領域表面に絶縁膜を形成する工程。
（実施の形態１）
図１および図２を参照し、本発明の実施の形態を説明する。図１は、後で説明するフラシュメモリ内蔵のＬＳＩの製造方法における、トンネル酸化膜（ＦＴＯ膜）形成前に行われる酸化膜（以下、ＦＧ酸化膜と称する）のウエットエッチングを示した概略断面図である。
界面活性剤（Ｓｕｒｆａｃｅ　ａｃｔｉｖｅ　ａｇｅｎｔ）　が添加されたバッファドＨＦ（フッ酸）液が入っているエッチング槽７Ａに浸されたシリコン基板１（１００）は、Ｎ型分離領域１０３内に、ＬＯＣＯＳ酸化膜１０８で区画されたフラッシュメモリセルを形成する島領域（Ｐ−ＷＥＬＬ　）（１０５ｉ）を有する。そして、基板主面にはレジストマスク１１０が選択的に形成されている。
界面活性剤入りバッファドＨＦにおけるエッチングプロセスでのメリットは以下のとおりである。特に、レジストマスクを用いた酸化膜の選択エッチングに界面活性剤入りバッファドＨＦの適用は必然的なものである。
（ａ）　　シリコンに対する接触角が小さい。接触角は濡れ性の尺度を示し、接触角が小さいほど濡れやすいことを意味している。また、レジスト（マスク）に対しても濡れ状態は良好である。
（ｂ）　パーテイクル（ｐａｒｔｉｃｌｅｓ）が少ない。低泡性である。
（ｃ　）　ウエハ（シリコン基板）表面に付着する異物が少ない。
（ｄ）　シリコン面荒れを防ぐ。
（ｅ）　酸化膜エッチングの面内不均一を防ぐ。
（ｆ）　シリコンに対する酸化膜のエッチング速度比が大きい。（選択比向上）
エッチング時には、エッチング液中の被エッチング面（ＦＧ酸化膜）は光源（蛍光灯）６から照射された光を、そのエッチング液を介して間接的に受ける。例えば、エッチング面は、照度３．５ルクス以上の光を受ける。先の実験１で遮光板取り付けドラフト装置がエッチング槽内部において１．５〜３．５ルクスであった。これ以下であると不良が生じた。このことより、すくなくとも照度３．５ルクス以上であればピットは生じにくくなる。
図２は本実施の形態１で使用される、より具体的なロット単位（２５枚ウエハ）処理用エッチングドラフト装置の斜視図である。エッチングドラフト装置７Ｂは装置内部が目視できるように透明板（塩化ビニル樹脂製）８が取り付けられている。したがって、天井に設けられた蛍光灯６の光は透明板８を通過し、エッチング槽内に入り込み、ウエハ全面はその光を受ける。エッチングドラフト装置内部のエッチング槽での照度は４２０ルクスから４８０ルクスである。透明板であれば、エッチング槽の照度（装置内照度）が装置内エッチングドラフト装置１が設置された作業エリアの照度（装置外照度）に比べ、１桁も落ち込まない（低くならない）からである。作業エリアは、作業者の作業の安全性を配慮に４００ルクス以上が望ましい。そして、照度の上限は電力消費の節減を配慮して１５００ルクスが望ましい。また、結晶系シリコンが電気に変えることができる光の波長はおよそ０．３５μｍ〜１．１μｍであるとされている。したがって、その波長の光をウエハ全面に曝すことも有効である。
このような雰囲気のもとで、ＦＧ酸化膜を除去し、島領域（Ｐ−ＷＥＬＬ　）（１０５ｉ）の表面を露出させる。続いて、露出した島領域１０５ｉ表面にＦＴＯ膜を形成する。
本実施の形態によれば、図６（Ｅｘｐ．２　蛍光灯ＯＮ状態）に示したように、Ｖｇの面内分布およびＩ−Ｖ波形が得られた。すなわち、ゲート耐圧不良がなくなった。
ここで、ピット解消のメカニズムについて説明する。
まず、以下の検証事実に基づき、ピット解消は界面活性剤と光作用とに起因しているものと考えられる。
Ｍ１配線前洗浄（ＢＨＦ）では、比較的明るい雰囲気に曝すとＳｉ面に面荒れが発生する。比較的暗い雰囲気に曝すと面荒れが生じない。
（ｂ）ＦＴＯ膜形成部のＦＧ酸化膜除去（界面活性剤添加ＢＨＦ）では、比較的暗い雰囲気に曝すとＳｉ面にピットが発生する。比較的明るい雰囲気に曝すとピットが生じない。
（ｃ）Ｎ型分離領域のない、Ｐ型基板に形成された島領域（Ｐ−ＷＥＬＬ　）表面のＦＧ酸化膜除去で、界面活性剤が添加されたバッファドＨＦ液を使用した場合は、上記（ｂ）でピットが発生した比較的暗い雰囲気に曝しても問題はなかった。すなわち、明るい雰囲気、暗い雰囲気いずれの環境下でエッチングしてもピットは発生しなかった。この検証事実から以下のことが言える。
ＰＮ接合を有した場合、ＢＨＦ（界面活性剤無添加）使用のエッチングは明るい雰囲気下で影響をおよぼす。
（２）ＰＮ接合を有した場合、界面活性剤添加ＢＨＦ使用のエッチングは暗い雰囲気下で影響をおよぼす。
（３）ＰＮ接合を有しない場合、界面活性剤添加ＢＨＦであっても明暗の雰囲気に無関係である。
【００１４】
このことより、断定はできないが、ピット解消は、以下のとおりと考えられる。
一般に、ＳｉＯ２膜エッチングは、ＨＦ系のエッチング液が用いられる。ＳｉＯ２膜はＨＦによる還元作用で溶解される。この反応は、よく知られているように式１に示すとおりである。
ＳｉＯ２　＋　６ＨＦ　→　Ｈ２　＋　ＳｉＦ６　＋２Ｈ２Ｏ　　　・・・・式１
したがって、酸素と結合していないＳｉ（ウエル）表面はエッチングされることがない。
しかしながら、ＦＧ酸化膜のエッチング時にピットが発生することは、Ｓｉ表面および内部に酸化作用によりＳｉＯが形成され、これがＨＦにより還元され、局所的なＳｉのエッチングが生じたと考えられる。すなわち、そのＳｉＯは、基板（Ｓｉ）表面に何らかの要因で生じた歪などによるＳｉの欠陥に、酸素（Ｏ）が結合したものと考えられる。
本実施の形態によれば、Ｎ型分離領域１０３と島領域（Ｐ−ＷＥＬＬ　）（１０５ｉ）とで構成するＰＮ接合は蛍光灯からの光を受け、これにより光起電力が発生する。この光起電力により界面活性剤と酸素（Ｏ）との結合を促進させ、シリコン基板表面近傍に存在しているＳｉ歪と酸素（Ｏ）との結合が阻止される。この結果、Ｓｉ歪が存在していても酸素との結合がないため、ピットが生じないと考えられる。
次に、　本発明の一実施の形態であるフラシュメモリ内蔵ＬＳＩの製造方法を、図７〜図２６を用いて工程順に説明する。
（１）図７に示すように、型ｐシリコン（Ｓｉ）単結晶からなる半導体基板（Ｐ−ＳＵＢ）１００（以下、Ｓｉ基板またはＳｉウエハと称す）を用意し、そのＳｉ基板主面に酸化膜１０１を介してシリコン窒化膜１０２を形成する。Ｓｉ基板１００は、結晶欠陥の少ない（１００）面から［０１０］軸方向に約４°傾けられた面、すなわち（１００）オフ・アングル面を有する。続いて、フラシュメモリ（メモリマット）が形成されるべき基板主面の酸化膜１０１ａが露出するように、周知のホトリゾグラフィ技術によりシリコン窒化膜１０２をパターン形成する。そして、イオン打ち込みにより、ｎ型不純物のリンが酸化膜１０１　ａを通して導入される。
【００１５】
（２）図８に示すように、引き延ばし拡散のための熱処理（アニール）を酸化雰囲気中で行う。この結果、Ｓｉ基板１００に対するＮ型分離領域１０３が形成される。この時、露出した酸化膜１０１ａはその酸化雰囲気中でのＳｉ基板表面の増殖酸化により厚くなる。
【００１６】
（３）図９に示すように、Ｓｉ基板表面全体の酸化膜（１０１、１０１ａ）はＨＦ液により除去される。
（４）図１０に示すように、基板１００表面に酸化膜１０１ｂを熱酸化により形成した後、基板１００に、周知のイオン打ち込み技術および熱処理（引き伸ばし拡散）により第１Ｐウエル（第１ウエル）１０４、第２Ｐウエル（第２ウエル）１０５およびＮウエル（第３ウエル）１０６を選択的に形成する。第２Ｐウエル１０５はＮ型分離領域１０３によりＳｉ基板１００から電気的分離される。したがって、この第２Ｐウエル１０５にはフラッシュメモリに対する書き込み消去のために、制御可能な独立したウエル電位（基板電圧）が与えられる。
（５）図１１に示すように、基板１００主面上にシリコン窒化膜等からなる絶縁膜１０７を、化学気相成長法（ＣＶＤ法）により堆積させる。そして、素子分離領域となるべきエリア（酸化膜１０１ｂ）を露出するように、周知のホトリゾグラフィ技術とドライエッチングにより絶縁膜１０７をパターン形成する。
（６）図１２に示すように、露出する酸化膜１０１ｂをフッ酸のみでエッチング除去し、この後、異物除去のために過酸化水素水（Ｈ２Ｏ２）、アンモニア（ＮＨ４ＯＨ）および水（Ｈ２Ｏ）からなる混合液で洗浄を行うことにより、基板（ウエル）表面を露出する。このエッチングおよび洗浄は、光を採り入れることができる透明窓を有するエッチングドラフト内で行われる。そして、図示していないが、露出した基板表面に比較的薄い酸化膜を熱酸化により形成し、この薄い酸化膜を通して寄生チャネル防止用の不純物をイオン打ち込みにより導入する。
（７）絶縁膜（シリコン窒化膜）１０７をマスクにし、素子分離領域であるフィールド酸化膜（ＬＯＣＯＳ膜）を熱酸化により選択的に形成する。図１３に示すように、フィールド酸化膜１０８により、互いに分離された第１島領域（Ｐウエル）１０４ｉ、第２島領域（Ｐウエル）１０５ｉおよび第３島領域（Ｎウエル）１０６ｉがそれぞれ得られる。フィールド酸化膜１０８は、基板表面を酸化することによって形成されるため、その一部が埋め込まれた構造となる。続いて、第１島領域（Ｐウエル）１０４ｉ、第２島領域（Ｐウエル）１０５ｉおよび第３島領域（Ｎウエル）１０６ｉ表面上の酸化膜をエッチング除去し、それら表面を露出する（前洗浄：Ｐｒｅ−Ｗａｓｈｉｎｇ）。この前洗浄には過酸化水素水（Ｈ２Ｏ２）、アンモニア（ＮＨ４ＯＨ）および水（Ｈ２Ｏ）からなる混合液が用いられる。この混合液もシリコン基板をエッチングするポテンシャルがあるので、この前洗浄は、光を採り入れることができる透明窓を有するエッチングドラフト装置内で行われる。
【００１７】
（８）図１４に示すように、第１島領域（Ｐウエル）１０４ｉ、第２島領域（Ｐウエル）１０５ｉおよび第３島領域（Ｎウエル）１０６ｉのそれぞれの表面にＦＧ酸化膜１０９が熱酸化により形成される。
【００１８】
（９）図１５に示すように、周知のホトリゾグラフィ技術により、第２島領域（Ｐウエル）１０５ｉを覆わないレジストマスク１１０を形成する。そして、しきい値電圧調整のために、レジストマスク１１０をマスクとして、ＦＧ酸化膜１０９を通して第２島領域（Ｐウエル）１０５ｉ表面にイオン打ち込みを選択的に行う。不純物イオンはＢＦ２が適用される。ＦＧ酸化膜１０９の存在により、第２島領域（Ｐウエル）１０５ｉ表面は直接イオンダメージを受けない。しかし、このイオン打ち込みにより、第２島領域（Ｐウエル）１０５ｉ内にＳｉ歪を引き起こす可能性がある。
（１０）図１６に示すように、そのレジストマスク１１０を用いてＦＧ酸化膜（１０９）　をウエットエッチングにより除去し、第２島領域（Ｐウエル）１０５ｉ表面を露出する。このウエットエッチングは図１、図２で説明したとおりの方法で行われる。（１１）レジストマスクを除去した後、図１７に示すように、露出した第２島領域（Ｐウエル）１０５ｉ表面に、例えば厚さ９．５〜１０ｎｍのトンネル酸化膜（ＦＴＯ膜）１１１を熱酸化により形成する。低電圧駆動（書き込み）のために、より薄い膜厚のＦＴＯ膜が求められる場合は、ＦＴＯ膜は膜厚制御性の良いＣＶＤ法によりその表面に堆積される。堆積されたＦＴＯ膜はＳｉＯ２膜あるいはＯＮ膜（酸窒化膜）より成る。
（１２）図１８示したように、電荷蓄積用ゲート電極形成のための第１多結晶シリコン膜１１２を周知のＣＶＤ法により堆積する。
（１３）図１９に示すように、第２島領域（Ｐウエル）１０５ｉ上は残るように、第１多結晶シリコン膜１１２をドライエッチング法により選択的にエッチングする。続いて、残された第１多結晶シリコン膜１１２ａの表面に、層間絶縁膜１１３を形成する。この層間絶縁膜１１３は、例えばＯＮ膜（酸窒化膜）、Ｓｉ３Ｎ４膜（シリコン窒化膜）およびＯＮ膜（酸窒化膜）が順次積層された積層膜で構成される。第１島領域（Ｐウエル）１０４ｉおよび第３島領域（Ｎウエル）１０６ｉ表面を露出した後、それら露出表面に酸化膜１１４を熱酸化により形成する。続いて、しきい値調整のために、この酸化膜１１４を通して、第１島領域（Ｐウエル）１０４ｉおよび第３島領域（Ｎウエル）１０６ｉ表面それぞれに所定の不純物イオンが打ち込まれる。
（１４）図２０に示したように、酸化膜１１４をウエットエッチングにより除去し、第１島領域（Ｐウエル）１０４ｉおよび第３島領域（Ｎウエル）１０６ｉ表面を露出する。この時のエッチング処理は、前記工程（１０）と同様の方法により行われる。（１５）図２１に示すように、第１島領域（Ｐウエル）１０４ｉおよび第３島領域（Ｎウエル）１０６ｉそれぞれの表面に前記トンネル酸化膜よりも厚い約１４ｎｍのゲート酸化膜を形成する。続いて、ＣＶＤ法により第２多結晶シリコンを堆積し、そして周知のフォトリゾグラフィ技術によりゲート電極１１５，１１６，１１７をパターン形成する。
（１６）図２２に示すように、フォトリゾグラフィ技術によりレジストマスク１１８を選択的に形成し、制御ゲート電極（コントロールゲート）１１６と同一幅の電荷蓄積用ゲート電極（フローテイングゲート）をドライエッチングにより形成する。なお、図示していないが、ゲート電極（コントロールゲート）１１６上には、そのコントロールゲートの加工に用いられたキャップ層が残されている。このキャップ層によりコントロールゲートと同一パターン幅のフローテイングゲートが形成される。しかる後、レジストマスク１１８を残した状態で、第２島領域（Ｐウエル）１０５ｉ内にはソース・ドレイン形成のための不純物イオン、例えば、Ａｓイオンが打ち込まれ、Ｎ型半導体領域１１９を形成する。上記ステップにより信頼性の高いフラッシュメモリセルが形成される。
（１７）続いて、図２３に示すように、第１島領域（Ｐウエル）１０４ｉにはソース・ドレイン形成のための不純物イオン、例えば、Ａｓイオンが打ち込まれ、Ｎ型半導体領域２００が形成される。また、第２島領域（Ｐウエル）１０６ｉ内にはソース・ドレイン形成のための不純物イオン、例えば、Ｂイオンが打ち込まれ、Ｐ型半導体領域２０１が形成される。Ｂイオンは、第１島領域（Ｐウエル）１０４ｉにも選択的に打ち込まれ、ソース領域（ソースコンタクト）としてのＮ型半導体領域２００ｓに接してＰウエルコンタクト領域２０１ｗが形成される。Ｎ型半導体領域２００ｓとＰウエルコンタクト領域２０１ｗとで構成されるＰＮ接合は、第２島領域（Ｐウエル）１０６ｉ表面に終端する。
（１８）図２４に示すように、基板１００主面上に、例えばＢＰＳＧ（Ｂｏｒｏ−ｐｈｏｓｐｈｏ　ｓｉｌｉｃａｔｅ　ｇｌａｓｓ）から成る層間絶縁膜２０２を堆積した後、コンタクトホールＣＯＮＴ１，２，３をフォトリゾグラフィ技術とドライエッチング法により形成する。
ＭＯＳ素子の縮小化に伴ない、コンタクトエリアも必然的に縮小を図らなければならない。このため、ウエルコンタクトとソースコンタクトとは独立別個にコンタクトホールを形成するエリア確保が困難となる。このため、コンタクトホールＣＯＮＴ１は、前記ＰＮ接合を露出ように形成され、コンタクト面積の縮小が図られる。この共通のコンタクトホールＣＯＮＴ１内において、ウエルとソースとの接続が行われる。この共通のコンタクトホールの面積は、前記独立別個に設けたコンタクトホールのトータル面積を必要としない。一つのコンタクトホール面積の大きさ、あるいはＰＮ接合にメタル配線が確実に接するように余裕度を考慮した場合でも、一つのコンタクトホール面積の１．５倍程度で十分である。
コンタクトホールを形成した後、レジストマスク（図示せず）が除去される。そして、異物除去のために、シリコン基板（ウエハ）の前洗浄（ウエット処理）を行う。この時、レジストマスクはすでに除去されており、界面活性剤が添加されていないバッファドＨＦ（ＨＦ／ＮＨ４Ｆ／Ｈ２０）が使用される。
この洗浄は、界面活性剤が添加されたバッファドＨＦ　によるＦＴＯ膜前洗浄（酸化膜）エッチングの時とは全く逆に、ウエハ１が光から遮断された環境のもとで行われる。明るい場所（環境）でウエハを洗浄すると、光作用によりＮ領域（Ｎ型半導体領域２００ｓ）からＰ領域（Ｐウエルコンタクト領域２０１ｗ）に電子が流れ、この電子の流れとともに、ＮＨ４Ｆが作用してシリコン基板表面が異常にエッチングされる。すなわち、シリコン面に面荒れが生じる。この面荒れは、特にＮ領域に観察される。この面荒れによりメタル配線のコンタクト抵抗は増大し、素子特性は低下することになる。このような理由から、蛍光灯の光を通さない遮光（窓）板が設置されたドラフト装置が用いられる。光作用を抑止するためには、ドラフト処理装置内の照度が３．５ルクス以下であることが望ましい。波長が０．３５μｍ〜１．１μｍを有した光は避けるべきである。
（１９）図２５に示すように、コンタクトホールＣＯＮＴ１，２，３を埋め、層間絶縁膜２０２の表面に延びるメタル配線層Ｍ１を形成する。メタル配線層Ｍ１は、バリア層としてのチタン・タングステン（ＴｉＷ）、およびアルミニウム（Ａｌ）の積層配線構造からなり、ＴｉＷおよびＡｌはスパッタリングにより形成される。
（２０）図２６に示すように、層間絶縁膜２０２上に、例えばプラズマＴＥＯＳ
（Ｔｅｔｒａ−ｅｔｈｙｌ−ｏｒｔｈｏ−ｓｉｌｉｃａｔｅ）のような層間絶縁膜２０３を堆積させる。続いて、層間絶縁膜２０３にドライエッチングによりスルーホールＴＨを形成する。そして、スルーホールＴＨを埋め、層間絶縁膜２０３の表面に延びるメタル配線層Ｍ２を形成する。メタル配線層Ｍ２は、ＴｉＷ−Ａｌ−ＴｉＷの積層配線構造からなる。
【００１９】
以上、本実施例によれば、ＦＴＯ膜形成前の洗浄において、シリコン表面でのピットが発生しない。このため、信頼度の高いフラッシュメモリ搭載の半導体集積回路装置が得られる。
【００２０】
本実施の形態は、説明を省略したが、周知のサイドウオールを用いたＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｉｆｆｕｓｉｏｎ）構造のＭＯＳ（ＦＥＴ）を含むものである。
また、配線Ｍ２からは微細化と高速化対応のために、Ｃｕダマシン配線技術を適用し、３層もしくはそれ以上の多層配線構造にしてもよい。このような微細化と高速化対応の場合、配線Ｍ１（コンタクト配線）はアルミニウム（Ａｌ）に代えて、ＴｉＮのバリア膜を介してタングステン（Ｗ）プラグが適用される。
（実施の形態２）
図２７は、複数のウエハを一括処理に適したウエットドラフト装置を用いたＦＧ酸化膜のエッチング方法の概略図を示す。
【００２１】
倒立された複数のウエハ１（図面では手前のウエハのみ示す）は、界面活性剤が添加されたバッファドＨＦ液槽７Ｃに浸される。この複数のウエハ１に対し、上下に位置した光源６ａ，６ｂ、そして側方に光源６ｃ，６ｄ、６ｅが配置され、倒立しているウエハ中央部にまで光が照射されるようにしてる。したがって、複数のウエハ１全体はその光に曝され、ピットの発生をより一層抑制できる。
（実施の形態３）
図２８は、枚葉処理に適したスピン処理装置（スピンエッチャー）を用いたトンネル酸化膜形成前の酸化膜エッチング方法を示す。
まず、スピンエッチャー７Ｄの構成を説明する。図２８において、容器１内にはモータ１２により回転駆動されるターンテーブル１３がある。このターンテーブル１３上にウエハ１がセットされる。そのターンテーブル１３上に位置して界面活性剤が添加されたバッファドＨＦ液（以下、この実施の形態３では、単にＢＨＦエッチング液と言う）を噴射させるエッチング液用ノズル１７、およびリンス用ノズル１８が設けられている。ターンテーブル１３周辺にはエッチング液が容器内壁に飛散しないようにカバー部１４が設けられている。これらノズル１７，１８はウエハ１の出し入れの障害にならないよう移動可能になっている。容器１０の上部には開閉可能な蓋１１が設けられている。そして、蓋１１の内壁に光源１９が取り付けられている。光源１９は蛍光灯（あるいは白熱灯）１９ａ、１９ｂおよびカバー部１９ｃから成る。カバー部１９ｃはエッチング液が直接、蛍光灯１９ａ、１９ｂに被着しないため、そしてウエハ面対し均一光（均一照度）となるように設けられている。カバー部１４の底部には廃液口１５および排気口１６を有する。ターンテーブル１３はウエハの搬入、搬出を容易にするために上下動する。
次に、このスピンエッチャー７Ｄを用いたトンネル酸化膜形成前の酸化膜エッチング方法を説明する。
スピンエッチャー７Ｄを用いて実施の形態１の工程（１０）が行われる。エッチング処理時は、蛍光灯１９ａ、１９ｂが点灯され、ウエハ処理面は適度の照度の雰囲気状態を維持する。飛散したＢＨＦエッチング液は廃液口１５を通して回収される。一方、飛散したエッチング液がウエハ裏面への回り込み等を防ぐために、空気の流れが下方に向くように排気口１６を通して容器内の空気を排気させている。ウエハ１（ターンテーブル１３）をモータ１２で回転させた後、ノズル１７から界面活性剤入りＢＨＦを噴射させ、酸化膜１０９（図１６参照）をエッチング除去する。ＢＨＦエッチング液は滴下であっても良い。ウエハ面全体のエッチングの均一性を図るためには、ウエハ面中央より、ウエハ径の約１／２の範囲以上にＢＨＦエッチング液を噴射させるのが好ましい。噴射によりＢＨＦエッチング液がウエハ面に付着した後、ウエハ１の回転数を噴射前に比べて上げることにより、ＢＨＦエッチング液が速やかにウエハ前面にゆきわたるようにする。特に、３００ｍｍφウエハ（直径が３００ｍｍの円形ウエハであり、１２インチ（ｉｎｃｈ）ウエハとも呼ばれる）またはそれ以上の径を有するウエハを用いたＬＳＩ製造プロセスに適用して効果を有する。
噴射とは別な方法として、ＢＨＦエッチング液を流す方法がある。「流す」とは、ＢＨＦエッチング液がウエハ端部にゆきわたるまで連続的にそのエッチング液をノズル１７から出しておくことを言う。図３０にＢＨＦエッチング液（界面活性剤添加）を流している状態の概略図を示す。ウエハ１の回転数は、図３０に示した状態（エッチング液がウエハ途中までゆきわたった状態）から下げるのが望ましい。ウエハ中央と周辺との均一なエッチングを図る目的である。ＢＨＦエッチング液を流す方法は、３００ｍｍφ、またはそれ以上の径を有するウエハに適用して有効である。酸化膜１０９のエッチングが終了した後、ノズル１８から純水（リンス液）が流され、ウエハ１の洗浄が行われる。この洗浄時でのウエハ１の回転制御は、上記エッチング時に比べ、特別の工夫は必要とされず一定な回転数のもとで行われる。
このスピンエッチャーは、実施の形態３での工程（１８）で説明した遮光状態でエッチングする前洗浄（ウエット処理）にも共用できる。すなわち、この前洗浄の時は、光源１９ａ、１９ｂが消灯（ＯＦＦ）状態にし、容器内が暗い状態でエッチング（洗浄）処理することができる。エッチング処理前後の蓋１１の開閉およびエッチング時のモータ１２、エッチング液用ノズル１７、リンス用ノズル１８および光源１９ａ、１９ｂの制御はコントローラ２０によって行われる。エッチング液用ノズル１７からは、界面活性剤が添加されていないバッファドＨＦ液が噴射または流れ出る。エッチング時のウエハ回転制御等は、上述の酸化膜１０９のエッチングと基本的に同じである。したがって、その説明は省略する。
上述のように図２８に示したスピンエッチャーは、実施の形態１の工程（１０）および工程（１８）での共用が可能であり、装置の稼働率を向上できる。しかし、クロスコンタミ（相互汚染）の防止をより求めるならば、同一のスピンエッチャーをそれぞれの工程用として準備し、各工程に対し独立別個に使用するのがよい。
（実施の形態４）
図２９は、枚葉処理に適したスピン処理システムを用いたトンネル酸化膜形成前の酸化膜エッチング方法を示す。基本構成は図２３に示したスピン処理装置と同じである。したがって、同一符号で示された装置構成の機能については省略する。
本実施の形態４のスピン処理システム７Ｅは、ローダ・アンローダ、ウエハ搬送ロボットおよびスピンエッチャ本体およびそれらを制御するコントローラとで構成されている。本実施の形態４によれば、スピンエッチャ本体と、上下駆動機構２１とウエハ載置アーム２２で構成されたウエハ搬送ロボットとの連携が取れやすい構成となっている。すなわち、蓋１１は、図２９に示したように複数の板が円弧に重なったドーム構造で構成され、アーム２２を容器１内に入り易くするため、容器内壁に摺動する。蓋１１の開閉動作はコントローラ２０によって自動制御される。また、ターンテーブル１３は、容器からのウエハのセット、リセットの際に、ターンテーブル１３のウエハ載置面が少なくともカバー部の上部に位置するよう、上下動する機能を備えている。その上下動は、油圧方式あるいはスクリュー方式によってターンテーブル１３を支持している支持軸を駆動し行われる。支持軸が上下動することにより金属異物の発生が考えられる、このため支持軸には駆動金属異物発生防止の工夫がされる。図示していないが、例えば、ベローズで支持軸は覆われる。このターンテーブル１３の上下動はコントローラ２０によって、アーム２２に連動し動作する。なお、ローダ・アンローダでは、詳細を図示していないが、エッチングされるべきウエハが収納されたウエハカセットがセットされ、またエッチング終了後のウエハが収納されるウエハカセットがセットされる。
【００２２】
図２９に示したスピン処理システムを用いたエッチングおよび洗浄については、実施の形態３で説明した方法と全く同様に行われる。したがって、本実施の形態４の中での説明は省略する。図２９に示したスピンエッチャーは前記実施の形態３と同様に前記工程に対し、共通もしくは独立別個に適用される。また、ウエハ搬送ロボットについては、ｎ倍（ｎ＝２、３、４）のスピンエッチャー本体への対応が可能である。
【００２３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。以下、その具体例を列挙する。
（１）前記実施の形態１では、ＬＯＣＯＳ法による絶縁分離領域としたプロセスについて説明したが、浅溝分離（ＳＧＩ：Ｓｈａｌｌｏｗ　Ｇｒｏｏｖｅ　Ｉｓｏｌａｔｉｏｎ）を採用したＬＳＩプロセスに適用することもできる。
浅溝分離の場合、図９に示したＮ型分離領域１０３の形成、および図１０に示した各ウエル（１０４，１０５，１０６）の形成に先立って、溝形成および溝内への酸化膜（ＣＶＤ−ＳｉＯ２）埋め込みにより絶縁分離領域（ＳＧＩ）が形成される。ＳＧＩ形成後、Ｎ型分離領域１０３および各ウエル（１０４，１０５，１０６）が形成され、そして実施の形態１における図１４（工程（８））以降の工程順に従う。一般的にＳＧＩの場合、そのＳＧＩ主面がウエル主面とほぼ同一レベルである。プロセス仕様によっては、ＳＧＩ主面がウエル主面よりも相対的に低い（基板裏面側に相対的に近い）場合がある。特許請求の範囲に記載された“前記基板の主面を第１島領域と第２島領域とに分離する一部が前記基板内に埋め込まれた絶縁分離領域”は、ＳＧＩ主面がウエル主面と同一レベルもしくは低いＳＧＩ構造も含むものとして解釈する。低いＳＧＩでも、埋め込まれた絶縁分離領域の存在により、図４に示したように絶縁分離領域の四コーナ部でストレスを受けやすいからである。ＳＧＩによる素子分離技術は、０．２５μｍ以降の微細化プロセスで必須技術である。そして、ＦＴＯ酸化膜の厚さも必然的に薄くなる。このため、薄いＦＴＯ酸化膜に対して書き込み、消去時の電界によるストレスの影響も大きい。したがって、ＦＴＯ酸化膜が形成されるシリコン基板（またはウエル）表面のピット対策は重要な課題である。それゆえ、ＦＴＯ酸化膜形成前の酸化膜除去では本発明の適用が有効である。
（２）実施の形態１は、ＤＲＡＭ内蔵ＬＳＩの製造方法にも適用できる。ＤＲＡＭにおけるメモリセルは転送用ＭＯＳとキャパシタで構成される。一般に、キャパシタはスタックドキャパシタと呼ばれるように基板（ウエル）主面上に積層されている。一方、転送ＭＯＳは、ＮチャネルＭＯＳＦＥＴで構成され、Ｎ型分離領域（１０３）で区画された第２島領域（Ｐウエル領域）１０５ｉの主面に形成される。この転送ＭＯＳのゲート酸化膜はフラッシュメモリセルのトンネル酸化膜に比べストレスが与えられない。しかし、ＤＲＡＭ内蔵ＬＳＩの信頼性向上のためには、転送ＭＯＳのゲート絶縁膜形成に先立って、ゲート耐圧劣化の問題となるＰウエル領域表面に欠陥（ピット）があってはならない。それゆえ、ゲート絶縁膜形成前の酸化膜（ＦＧ酸化膜）除去には本発明の適用が有効である。
【００２４】
なお、第１島領域（Ｐウエル領域）１０４ｉおよび第３島領域（Ｎウエル領域）１０６ｉの主面のそれぞれにはゲート絶縁膜を介して周辺ＭＯＳゲートが形成される。すなわち、第１島領域（Ｐウエル領域）１０４ｉ内にはＮチャネルＭＯＳＦＥＴが、第３島領域（Ｎウエル領域）１０６ｉ内にはＰチャネルＭＯＳＦＥＴがそれぞれ形成される。これらＭＯＳＦＥＴによりＤＲＡＭセルの周辺回路、Ｉ／Ｏ回路、バッファ回路あるいはアドレス回路が構成される。
【００２５】
また、転送ＭＯＳのゲート絶縁膜は、周辺ＭＯＳのゲート絶縁膜に先行して、その周辺ＭＯＳのゲート絶縁膜の厚さよりも薄く形成される。
（３）実施の形態１において、図２に示したエッチングドラフト装置１は、工程（１８）の前洗浄にも適用可能な装置構成にしてもよい。具体的には透明板窓にブラインドを設ける。あるいは、透明板を液晶板に置き換え、自動制御により作業エリアの光を装置内部に取り込む、もしくは遮断させるようにしてもよい。液晶板は、電圧印加制御により、光を透過あるいは遮断させることが可能である。なお、実施の形態３で述べたように、装置共用はクロスコンタミを誘発しやすい。したがって、クロスコンタミ防止のためにも、工程（１０）のＦＧ酸化膜除去と工程（１８）の前洗浄は、独立別個のエッチングドラフト装置で行うのがよい。エッチングの自動制御も容易となる。プロセス流れもスムーズであり、工程管理が容易となる。
（４）ＬＳＩの製造ラインはクリーン度を上げるために無人化が進んでいる。そのような製造ラインに対応したエッチングドラフト装置は、図２に示したドラフト装置において、その内部に光源が設置される。そのエッチングドラフト装置を用いたエッチングは、通常は作業エリアの蛍光灯６は消灯（ｏｆｆ）状態にしておき、装置内部の光源を点灯状態にして行われる。この場合、電力消費の節減に有効である。
（５）上記本発明の実施の形態それぞれにおいて、シリコン基板は、絶縁膜もしくは絶縁基板上に形成されたシリコン膜よりなるＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板を含む。
以上、本発明の実施の形態を述べたが、これらの実施の形態およびその変更例から導き出され、特許請求の範囲に記載していない本発明の特徴事項を以下に列挙する。
１．　以下の工程を含むことを特徴とする半導体装置の製造方法；
（１）第１導電型のシリコン基板と、前記基板の主面を第１島領域と第２島領域、第３島領域とに分離する一部が前記基板内に埋め込まれた絶縁分離領域と、前記第１島領域に形成された第１ウエル、前記第２島領域内に形成されたＰＮ接合を構成するウエル区画領域、第２ウエルと、前記第３島領域に形成された第３ウエルと、前記第１ウエルおよび前記第２ウエルは第１導電型を示し、前記第３ウエルは第２導電型を示してなる半導体本体を準備する工程、
（２）前記第１、第２および第３島領域表面に、第１、第２および第３酸化膜をそれぞれ形成する工程、
（３）前記第１、第３酸化膜を覆い、前記第２酸化膜を露出するように、レジストマスクを前記基板の主面上に形成する工程、
（４）３．５ルクスより高い照度を保った雰囲気内において、前記露出した第２酸化膜を界面活性剤が添加されたフッ酸系エッチング液により除去し、前記第２島領域の主面を露出する工程、しかる後、
（５）前記第２島領域の主面にゲート酸化膜を介してＤＲＡＭセル用転送ＭＯＳゲートを形成する工程。
【００２６】
（６）前記第１島領域および前記第３島領域の主面それぞれにゲート酸化膜を介して周辺ＭＯＳゲートを形成する工程。
２．前記項１に記載の半導体集積回路装置の製造方法であって、前記工程（４）に先立って、前記レジストマスクが形成されていない前記第２酸化膜を通して、前記第２島領域内に第１導電型を示す不純物をイオン打ち込みにより導入する工程を含むことを特徴とする半導体集積回路装置の製造方法。
３．前記項１に記載の半導体集積回路装置の製造方法であって、前記ＤＲＡＭセル用転送ＭＯＳのゲート酸化膜の厚さは前記周辺ＭＯＳのゲート酸化膜の厚さよりも薄いことを特徴とする半導体集積回路装置の製造方法。
【００２７】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、シリコン表面のピット発生を防止することができるので、ＬＳＩの信頼性および製造歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１であるＬＳＩの製造方法を示す概略説明図である。
【図２】本発明の実施の形態１であるＬＳＩの製造方法に適用されるエッチングドラフト装置の斜視図である。
【図３】本発明者等が問題点を発見するきっかけとなったシリコン基板（ウエハ）の平面図である。
【図４】本発明者等によって発見した問題点を示すウエハ内の要部平面図である。
【図５】ＭＯＳのＩ−Ｖ特性を測定するための概略図である。
【図６】本発明者等の実験により得られたＩ−Ｖ波形図およびＶｇのウエハ面内分布図である。
【図７】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図８】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図９】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図１０】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図１１】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図１２】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図１３】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図１４】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図１５】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図１６】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図１７】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図１８】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図１９】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図２０】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図２１】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図２２】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図２３】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図２４】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図２５】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図２６】本発明の実施の形態１であるＬＳＩの製造方法を示すウエハの要部断面図である。
【図２７】本発明の実施の形態２であるＬＳＩの製造方法に適用したウエットエッチング装置の概略図である。
【図２８】本発明の実施の形態３であるＬＳＩの製造方法に適用したウエットエッチング装置の概略図である。
【図２９】本発明の実施の形態４であるＬＳＩの製造方法に適用したウエットエッチング装置の概略図である。
【図３０】図２８に示したウエットエッチング装置の要部拡大図である。
【符号の説明】
１，１００　シリコン基板（ウエハ）
２，１０８　フィールド酸化膜（絶縁分離領域）
６　光源（蛍光灯）
７Ａ　ウエットエッチング槽
７Ｂ　エッチングドラフト装置
７Ｃ　ウエットエッチング槽
７Ｄ　スピン処理装置（スピンエッチャー）
７Ｅ　スピン処理システム
８　透明板（窓）
１０３　Ｎ型分離領域
１０４ｉ　第１島領域（Ｐウエル）
１０５ｉ　第２島領域（Ｐウエル）
１０６ｉ　第３島領域（Ｎウエル）
１０９　ＦＧ酸化膜
レジストマスク
トンネル酸化膜（ＦＴＯ膜）。
【図１】
2004022915.tif 000003
【図２】
2004022915.tif 000004
【図３】
2004022915.tif 000005
【図４】
2004022915.tif 000006
【図５】
2004022915.tif 000007
【図６】
2004022915.tif 000008
【図７】
2004022915.tif 000009
【図８】
2004022915.tif 000010
【図９】
2004022915.tif 000011
【図１０】
2004022915.tif 000012
【図１１】
2004022915.tif 000013
【図１２】
2004022915.tif 000014
【図１３】
2004022915.tif 000015
【図１４】
2004022915.tif 000016
【図１５】
2004022915.tif 000017
【図１６】
2004022915.tif 000018
【図１７】
2004022915.tif 000019
【図１８】
2004022915.tif 000020
【図１９】
2004022915.tif 000021
【図２０】
2004022915.tif 000022
【図２１】
2004022915.tif 000023
【図２２】
2004022915.tif 000024
【図２３】
2004022915.tif 000025
【図２４】
2004022915.tif 000026
【図２５】
2004022915.tif 000027
【図２６】
2004022915.tif 000028
【図２７】
2004022915.tif 000029
【図２８】
2004022915.tif 000030
【図２９】
2004022915.tif 000031
【図３０】
2004022915.tif 000032