(57)【要約】【課題】ＳＥＭによる電子線照射によって生じるレジストパターンの線幅の減少量を製造工程上問題のない範囲の値とすることのできるレジストパターン形成方法およびこれを用いた半導体装置の製造方法を提供する。【解決手段】半導体基板１の上に二酸化シリコン膜２、反射防止膜３およびレジスト膜４を形成する。レジスト膜４に所定のマスクを介して露光光を照射した後、加熱処理および現像処理を行う。形成されたレジストパターンの側壁角θを８８度≦θ≦８９度とすることによって、レジストパターンの線幅減少量を最小とすることができる。【選択図】  図５
2004221137.tif 000002
【特許請求の範囲】
【請求項１】
被加工基板の上にレジスト膜を形成する工程と、
前記レジスト膜に所定のマスクを介して露光光を照射することによってレジストパターン潜像を形成する工程と、
前記レジスト膜に加熱処理を行う工程と、
前記レジスト膜に現像処理を施すことによってレジストパターンを形成する工程とを有するレジストパターン形成方法であって、
前記レジストパターンの側壁角が８８度〜８９度であることを特徴とするレジストパターン形成方法。
【請求項２】
前記加熱処理を行う工程において、加熱時間および／または加熱温度を調整することによって前記側壁角の大きさを制御する請求項１に記載のレジストパターン形成方法。
【請求項３】
前記被加工基板は反射防止膜を有し前記レジスト膜は前記反射防止膜の上に形成されていて、前記反射防止膜の膜厚を調整することによって前記側壁角の大きさを制御する請求項１に記載のレジストパターン形成方法。
【請求項４】
前記レジストパターンの線幅が１５０ｎｍ以下である請求項１〜３のいずれか１に記載のレジストパターン形成方法。
【請求項５】
前記露光光は波長２４８ｎｍのＫｒＦエキシマレーザ光である請求項１〜４のいずれか１に記載のレジストパターン形成方法。
【請求項６】
前記露光光は波長１９３ｎｍのＡｒＦエキシマレーザ光である請求項１〜４のいずれか１に記載のレジストパターン形成方法。
【請求項７】
前記露光光は波長１５７ｎｍのＦ２エキシマレーザ光である請求項１〜４のいずれか１に記載のレジストパターン形成方法。
【請求項８】
前記露光光は電子線である請求項１〜４のいずれか１に記載のレジストパターン形成方法。
【請求項９】
前記被加工基板は半導体基材である請求項１〜８のいずれか１に記載のレジストパターン形成方法を用いた半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レジストパターン形成方法およびこれを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する配線やゲートなどの幅も微細化されている。
【０００３】
この微細化を支えているフォトリソグラフィ技術には、被加工基板表面にレジスト組成物を塗布してレジスト膜を形成する工程、光を照射して所定のレジストパターンを露光することによりレジストパターン潜像を形成する工程、必要に応じ加熱処理する工程、次いでこれを現像して所望の微細パターンを形成する工程、および、この微細パターンをマスクとして被加工基板に対してエッチングなどの加工を行う工程が含まれる。
【０００４】
パターンの微細化を図る手段の一つとして、上記のレジストパターン潜像を形成する際に使用される露光光の短波長化が進められている。
【０００５】
従来、例えば６４Ｍビットまでの集積度のＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の製造には、高圧水銀灯のｉ線（波長：３６５ｎｍ）が光源として使用されてきた。近年では、２５６メガビットＤＲＡＭの量産プロセスには、ＫｒＦ（フッ化クリプトン）エキシマレーザ（波長：２４８ｎｍ）を露光光源として用いた技術が実用化されている。また、１ギガビット以上の集積度を持つＤＲＡＭの製造には、ＡｒＦ（フッ化アルゴン）エキシマレーザ（波長：１９３ｎｍ）の実用化が検討されている。さらに、１００ｎｍ以下のデザイン・ルールに対応する微細パターンを実現する技術として、より波長の短いＦ２（フッ素）エキシマレーザ（波長：１５７ｎｍ）を露光光源として用いることも考えられている。
【０００６】
一方、より高解像度の露光技術として、電子線リソグラフィ技術の開発も進められている。電子線リソグラフィ技術は本質的に優れた解像度を有しているために、ＤＲＡＭの他に一部ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  ＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の生産にも用いられている。
【０００７】
このようなフォトリソグラフィ技術や電子線リソグラフィ技術に用いられるレジストでは、露光光源に応じてレジスト材料を変えることが行われる。例えば、ＡｒＦエキシマレーザを光源とする露光装置に用いられるレジストには、主にアクリル系ポリマーが用いられる。また、Ｆ２エキシマレーザを光源とする露光装置に用いられるレジストには、主にフッ素含有ポリマーが用いられる。
【０００８】
【発明が解決しようとする課題】
ところで、上記の工程によって形成されたレジストパターンは、所望の形状に形成されていることを確認するために、走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ，以下、ＳＥＭという。）による観察が行われる。例えば、レジストパターンが規格通りの寸法に仕上がっているか否かを検査するための線幅測定などがＳＥＭを用いて行われる。
【０００９】
ＳＥＭは、電子線を試料の表面に照射し、その照射位置を走査しながら試料内から飛び出した二次電子を検出するものである。しかしながら、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザまたはＦ２エキシマレーザなどを光源とする露光装置に用いられるレジスト材料は、電子線照射に対する耐性が小さく、電子線照射によって分解反応や架橋反応などを起こすことが多い。したがって、例えば、ＳＥＭを用いてレジストパターンの線幅を測定している間に、線幅が減少してしまうという問題があった。
【００１０】
ＳＥＭによる観察過程においてレジストパターンの寸法が減少してしまうことによって、正確な寸法測定が困難となりレジストパターンの寸法制御性が著しく低下するという問題があった。このため、半導体製造工程における歩留まりの低下や半導体装置の信頼性低下を引き起こすという問題もあった。また、このような線幅現象の問題は、特に、デザイン・ルール１５０ｎｍ以下の半導体デバイスで問題となっていた。
【００１１】
本発明は上記の問題点に鑑みてなされたものである。即ち、本発明の目的は、ＳＥＭによる電子線照射によって生じるレジストパターンの線幅減少量を製造工程上問題のない範囲の値とすることのできるレジストパターン形成方法およびこれを用いた半導体装置の製造方法を提供することにある。
【００１２】
また、本発明の目的は、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザまたはＦ２エキシマレーザなどを光源とする露光装置に対応する微細レジストであっても、良好な寸法制御性でパターンを形成することのできるレジストパターン形成方法およびこれを用いた半導体装置の製造方法を提供することにある。
【００１３】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００１４】
【課題を解決するための手段】
本発明は、被加工基板の上にレジスト膜を形成する工程と、このレジスト膜に所定のマスクを介して露光光を照射することによってレジストパターン潜像を形成する工程と、レジスト膜に加熱処理を行う工程と、レジスト膜に現像処理を施すことによってレジストパターンを形成する工程とを有するレジストパターン形成方法であって、レジストパターンの側壁角が８８度〜８９度であることを特徴とするものである。
【００１５】
加熱処理を行う工程において、加熱時間および／または加熱温度を調整することによって側壁角の大きさを制御することができる。
【００１６】
被加工基板は反射防止膜を有することができ、レジスト膜をこの反射防止膜の上に形成することができる。そして、反射防止膜の膜厚を調整することによって側壁角の大きさを制御することができる。
【００１７】
レジストパターンの線幅は１５０ｎｍ以下とすることができる。
【００１８】
露光光は、波長２４８ｎｍのＫｒＦエキシマレーザ光とすることができる。
【００１９】
また、露光光は、波長１９３ｎｍのＡｒＦエキシマレーザ光とすることができる。
【００２０】
また、露光光は、波長１５７ｎｍのＦ２エキシマレーザ光とすることができる。
【００２１】
さらに、露光光は、電子線とすることができる。
【００２２】
また、本発明は、被加工基板を半導体基材として前記のレジストパターン形成方法を用いた半導体装置の製造方法に関する。
【００２３】
【発明の実施の形態】
図１〜図７を用いて、本実施の形態によるレジストパターン形成方法およびこれを用いた半導体装置の製造方法を説明する。
【００２４】
まず、被加工基板として半導体基材を準備する。例えば、図１に示すように、半導体基板１上に二酸化シリコン（ＳｉＯ２）膜２を形成する。
【００２５】
半導体基板としては、例えばシリコン基板を用いることができる。半導体基板には、素子分離領域やソースまたはドレインとなる拡散層などが形成されていてもよい。
【００２６】
二酸化シリコン膜は、例えば化学気相成長法（Ｃｈｅｍｉｃａｌ  ＶａｐｅｒＤｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤという。）などによって形成することができる。
【００２７】
半導体基板上に形成する膜は、二酸化シリコン膜に限られるものではない。半導体装置の製造工程で用いられてパターニングを必要とする膜であれば、他の膜が形成されていてもよい。例えば、窒化シリコン（Ｓｉ３Ｎ４）膜などの他の絶縁膜を形成してもよいし、導電膜を形成してもよい。また、半導体基板上に形成される膜は単層の膜に限られるものではなく、２以上の膜が積層された膜であってもよい。さらに、ゲート電極などが形成された半導体基板上にこれらの膜が形成されていてもよい。
【００２８】
次に、図２に示すように、二酸化シリコン膜２の上に反射防止膜３を形成する。
【００２９】
反射防止膜３は、後工程で形成するレジスト膜をパターニングする際に、レジスト膜を透過した露光光を吸収することによって、レジスト膜と反射防止膜との界面における露光光の反射を無くす役割を果たす。反射防止膜としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本発明においては、反射防止膜はなくてもよい。
【００３０】
次に、図３に示すように、反射防止膜３の上にレジスト膜４を形成する。例えば、スピンコート法などによってレジスト膜を形成することができる。
【００３１】
レジスト膜の膜厚は、半導体装置の製造工程に応じた所定の膜厚とすることができる。例えば、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザまたはＦ２エキシマレーザを光源とする露光装置に対応させるために、１００ｎｍ〜４００ｎｍの範囲の膜厚としてもよい。
【００３２】
レジストとしては、例えば化学増幅型のレジストを用いることができる。具体的には、アルカリ不溶性ポリマーおよび酸発生剤を含む化学増幅型レジストを用いることができる。アルカリ不溶性ポリマーとしては、例えば、アクリル酸単位などからなる樹脂のカルボキシル基に保護基が導入されたものや、フェノール骨格を有する化合物単位からなる樹脂のフェノール性水酸基に保護基が導入されたものを用いることができる。酸発生剤としては、光により酸を発生する光酸発生剤や、電子線により酸を発生する電子線酸発生剤などを用いることができる。光酸発生剤としては、例えばトリフェニルスルホニウムトリフラートなどを挙げることができる。
【００３３】
また、本発明に使用されるレジストは、非化学増幅型のレジストであってもよい。具体的には、樹脂および感光剤を含むレジストを用いることができる。例えば、ノボラック樹脂およびキノンアジド系の感光剤を含むものなどが挙げられる。
【００３４】
次に、図４に示すように、所定のマスク５を介してレジスト膜４に露光光６を照射する。露光装置としては、例えば、紫外線露光装置、電子線露光装置、ＫｒＦエキシマ露光装置、ＡｒＦエキシマ露光装置またはＦ２エキシマ露光装置などを用いることができる。
【００３５】
波長２４８ｎｍのＫｒＦエキシマレーザ光、波長１９３ｎｍのＡｒＦエキシマレーザ光または波長１５７ｎｍのＦ２エキシマレーザ光などを露光光として用いる場合には、化学増幅型のレジストが好ましく使用される。
【００３６】
露光は、レジスト膜４に所定のレジストパターン潜像を形成することを目的として行うものである。すなわち、レジスト膜４に露光光を照射することによって、図４に示すように、レジスト膜４内に露光部４１と未露光部４２とからなるレジストパターン潜像が形成される。化学増幅型のレジストを使用した場合には、露光部４１において、レジスト膜中に含まれる酸発生剤から酸が生じる。一方、未露光部４２では酸発生剤は露光されず、したがって酸が生じることはない。
【００３７】
次に、露光後の半導体基材に対して加熱処理を行う。化学増幅型のレジストを使用した場合には、保護基が酸の触媒作用によって加熱分解するために、露光部においてアルカリ可溶性となる。
【００３８】
加熱処理を終えた後は、レジスト膜に現像処理を施す。現像は、例えば、テトラメチルアンモニウムハイドロオキサイド水溶液を用いたアルカリ現像などによって行うことができる。
【００３９】
例えば、ポジ型レジストを用いた場合、露光部ではアルカリ可溶性ポリマー構造が形成される一方、未露光部ではアルカリ不溶性ポリマー構造となっている。したがって、アルカリ現像処理を行うことによって、露光部のみが現像液に溶解して除去される結果、図５に示すようなレジストパターン７が形成される。
【００４０】
次に、半導体基材に付着した現像液および現像液に溶解したレジストをリンス液によって洗い流す。具体的には、半導体基材上にリンス液をシャワー状またはスプレー状に吐出することによって洗い流すことができる。現像液としてアルカリ水溶液を用いた場合には、リンス液として例えば純水を使用することができる。
【００４１】
リンス液によって現像液および現像液に溶解したレジストを洗い流した後は、乾燥によってリンス液を除去する。例えば、半導体基材を高速で回転させることによって乾燥を行うことができる。
【００４２】
乾燥後のレジストパターンは、ＳＥＭを用いて観察される。本実施の形態において使用されるＳＥＭは、単独で装置として構成されているものであってもよいし、測長機などの検査装置に組み込まれたものであってもよい。
【００４３】
図６は、乾燥後のレジストパターン８の拡大図である。本発明者は、鋭意研究を行った結果、レジストパターンの側面とその底面とがなす角度（以下、側壁角という。）θが８８度≦θ≦８９度である場合に、ＳＥＭ観察時の電子線照射による線幅減少を最小にすることができることを見出した。ここで、側壁角θが８８度〜８９度の範囲にあるレジストパターン８の形状は、図６（ａ）に示すような順テーパ形状を示す。尚、側壁角θが９０度より大きい場合にはレジストパターン９の形状は、図６（ｂ）に示すような逆テーパ形状を示す。
【００４４】
レジストパターンの側壁角を８８度〜８９度とすることによって、ＳＥＭ観察時における電子線の入射角度をレジストパターン側面に対して極めて浅い角度とすることができる。この場合、入射角度は０（ゼロ）度でないので、電子線がレジストパターン上部などの特定の一点に集中することはない。すなわち、本発明によれば、電子線をレジストパターンの全体に照射することが可能となる。これにより、レジストパターンに照射される電子線の強度を実質的に小さくすることができるので、電子線照射によって生じるレジストの分解反応や架橋反応などを最小限のものとすることが可能となる。したがって、ＳＥＭ観察時の電子線照射による線幅減少を、製造工程上問題のない程度にまで抑えることができる。
【００４５】
側壁角の大きさは、図１〜図６で説明したレジストパターン形成工程における条件を変えることによって制御することができる。例えば、露光後の加熱処理における時間や温度を変えることによって制御することができる。
【００４６】
具体的には、加熱処理時間が長いほど側壁角は大きくなり、加熱処理時間が短いほど側壁角は小さくなる。また、加熱処理温度が高いほど側壁角は大きくなり、加熱処理温度が低いほど側壁角は小さくなる。例えば、加熱処理時間を３０秒程度長くしたり（６０秒から９０秒や、９０秒から１２０秒など）、加熱処理温度を５℃程度高くしたりすることによって（１１５℃から１２０℃や、１３０℃から１３５℃など）、側壁角の大きさを５度〜１０度程度大きくすることができる。反対に、加熱処理時間を３０秒程度短くしたり（６０秒から３０秒や、９０秒から６０秒など）、加熱処理温度を５℃程度低くしたりすることによって（１１５℃から１１０℃や、１３０℃から１２５℃など）、側壁角の大きさを５度〜１０度程度小さくすることができる。
【００４７】
また、レジスト膜の下に形成する反射防止膜の膜厚を変えることによっても、側壁角の大きさを制御することができる。
【００４８】
具体的には、反射防止膜の膜厚が大きくなるほど側壁角は小さくなり、反射防止膜の膜厚が小さくなるほど側壁角は大きくなる。例えば、反射防止膜の膜厚を８５ｎｍから３０ｎｍにすることによって、側壁角の大きさを５度〜１０度程度大きくすることができる。
【００４９】
上記の加熱処理時間、加熱温度および反射防止膜の膜厚を変えた場合の側壁角の具体的な変動値は、使用するレジストの種類によっても変わる。したがって、レジストに応じて適切な条件を設定することが好ましい。
【００５０】
尚、レジストパターン形成工程における条件を変えることによって、側壁角の他にレジストパターンの寸法も変わってしまう場合には、露光量を調整することによって寸法を制御することが好ましい。例えば、ポジ型レジストの場合、露光量が大きくなるほどレジストパターンの線幅は小さくなり、露光量が小さくなるほどレジストパターンの線幅は大きくなる。
【００５１】
図７に、レジストパターンの側壁角θと線幅の減少量との関係の一例を示す。
【００５２】
図７の例では、住友化学社製のＡｒＦ用レジストＰＡＲ−７００を用いて作成した側壁角θの異なるレジストパターンについて、ＳＥＭによる電子線照射によって生じる線幅縮小量を測定した結果を示している。ここで、線幅縮小量とは、ＳＥＭによる電子線照射を０．５秒以下の短時間として測定した線幅と、電子線照射を２０秒間として測定した線幅との差をいう。尚、電子線照射時間が０．５秒以下である場合の線幅は、電子線照射前のレジストパターンの線幅に近似できる。
【００５３】
また、図７の例における測定では、日立製作所製のＣＤ（Ｃｒｉｔｉｃａｌ  Ｄｉｍｅｎｓｉｏｎ）−ＳＥＭ  Ｓ−９２００を用いて、電子線のエネルギーを５００Ｖ、電流値を４ｐＡ、閾値を５０％としている。
【００５４】
図７において、横軸はレジストパターンの側壁角θを示し、縦軸は電子線の照射時間の違いによる線幅の差、すなわち線幅減少量を示している。したがって、縦軸の値が大きくなるほど、電子線照射による線幅の減少量が大きくなることになる。
【００５５】
図７より、線幅の減少量は側壁角θの大きさによって変化し、θ＝８９度である場合に線幅の減少量は略最小となる。一方、線幅の減少量が２ｎｍ以下の範囲にあれば製造工程上問題ない。そこで、図７を見ると、８８度≦θ≦８９度である場合に線幅の減少量は２ｎｍ以下となっていることがわかる。
【００５６】
図８に、レジストパターンの側壁角θと線幅の減少量との関係の他の例を示す。
【００５７】
図８の例では、クラリアント社製のＦ２用レジストＦＸ−１０００Ｐを用いて作成した側壁角θの異なるレジストパターンについて、ＳＥＭによる電子線照射によって生じる線幅縮小量を測定した結果を示している。ここで、線幅縮小量とは、ＳＥＭによる電子線照射を０．５秒以下の短時間として測定した線幅と、電子線照射を２０秒間として測定した線幅との差をいう。尚、電子線照射時間が０．５秒以下である場合の線幅は、電子線照射前のレジストパターンの線幅に近似できる。
【００５８】
また、図８の例における測定では、日立製作所製のＣＤ−ＳＥＭ  Ｓ−９２００を用いて、電子線のエネルギーを５００Ｖ、電流値を４ｐＡ、閾値を５０％としている。
【００５９】
図８の例においても、線幅の減少量は側壁角θの大きさによって変化しており、θ＝８９度である場合に線幅の減少量は略最小となる。そして、θが８８度〜８９度であれば線幅の減少量を２ｎｍ以下とすることができ、製造工程上問題のない範囲の値に抑えることが可能となる。
【００６０】
本実施の形態に示す方法に従ってレジストパターンを形成した後は、このレジストパターンをマスクとして下地の二酸化シリコン膜をエッチングすることによって、二酸化シリコン膜を所望のパターンに加工することができる。また、このレジストパターンをマスクとしたエッチング工程を半導体装置の製造方法に適用することによって、良好な素子特性を有する半導体装置を製造することが可能となる。
【００６１】
本実施の形態においては、半導体基材上に形成したレジストパターンについて述べたが、本発明はこれに限られるものではない。レジストパターンをマスクとして下地材のパターニングを必要とする目的であれば、他の用途に適用することも可能である。例えば、下地材がガラス基板上に形成された薄膜であってもよいし、プラスチック基板上に形成された薄膜であってもよい。
【００６２】
本実施の形態によれば、レジストパターンの側壁角θを８８度〜８９度とすることによって、電子線照射時に受けるレジストのダメージを最小限に留めて、線幅の減少を製造工程上問題のない程度にまで抑えることが可能となる。したがって、半導体装置の製造歩留まりを向上させることができるとともに、信頼性の高い半導体装置を製造することができる。
【００６３】
また、本実施の形態によれば、レジストパターンの線幅が１５０ｎｍ以下である場合にも電子線照射による線幅の減少量を２ｎｍ以下とすることができる。したがって、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザまたはＦ２エキシマレーザなどを光源とする露光装置に対応する微細レジストであっても、良好な寸法制御性でレジストパターンを形成することができる。また、デザイン・ルールの小さい先端デバイスを良好に製造することが可能となる。
【００６４】
【実施例】
実施例１．
まず、シリコン基板上に、二酸化シリコン膜をＣＶＤ法によって５００ｎｍ程度の厚さで形成した。
【００６５】
次に、二酸化シリコン膜の上に、シプレイ（Ｓｈｉｐｌｅｙ）社製のＡＲ１９を反射防止膜として形成した。具体的には、ＡＲ１９の溶液をスピンコータによって二酸化シリコン膜の上に回転塗布した後、２１５℃で９０秒間加熱処理を行った。得られたＡＲ１９の膜厚は約８５ｎｍであった。
【００６６】
続いて、反射防止膜の上に、住友化学社製のＡｒＦレジストＰＡＲ−７００をレジスト膜として形成した。具体的には、ＰＡＲ−７００の溶液をスピンコータによって反射防止膜の上に回転塗布した後、１１０℃で６０秒間加熱処理を行った。得られたＰＡＲ−７００の膜厚は約２５０ｎｍであった。
【００６７】
次に、ニコン社製の露光機ＡｒＦエキシマスキャナＳ３０２Ａを用い、ライン・アンド・スペースパターン（ライン幅１３０ｎｍ、スペース幅１３０ｎｍ）を有するマスクを介して、レジスト膜に６．５ｍＪ／ｃｍ２の露光光を照射した。露光機の開口数（Ｎ．Ａ．）は０．６０とし、σ（光源のＮ．Ａ．／レンズのＮ．Ａ．）は０．７０とした。
【００６８】
次に、露光後のシリコン基板をプロキシミティ式の密閉型オーブンの中に入れ、１１５℃で６０秒間熱処理を行った。
【００６９】
次に、加熱処理を終えた半導体基板を２．３８％のテトラメチルアンモニウムハイドロオキサイド水溶液に６０秒間浸漬した後、純水で６０秒間リンスした。
【００７０】
得られたレジストパターンの側壁角は８８度であった。これを、日立製作所製のＣＤ−ＳＥＭ  Ｓ−９２００を用いて観察し、レジストパターンの線幅測定を行った。この際、電子線のエネルギーを５００Ｖ、電流値を４ｐＡ、閾値を５０％とした。電子線を２０秒間照射した後の線幅の減少量は２ｎｍ以下であり、製造工程上問題のない範囲の値であった。
【００７１】
実施例２．
まず、シリコン基板上に、二酸化シリコン膜をＣＶＤ法によって５００ｎｍ程度の厚さで形成した。
【００７２】
次に、二酸化シリコン膜の上に、ブリューワサイエンス社製のＤＵＶ３０Ｊを反射防止膜として形成した。具体的には、ＤＵＶ３０Ｊの溶液をスピンコータによって二酸化シリコン膜の上に回転塗布した後、２０５℃で９０秒間加熱処理を行った。得られたＤＵＶ３０Ｊの膜厚は約８５ｎｍであった。
【００７３】
続いて、反射防止膜の上に、クラリアント社製のＦ２レジストＦＸ−１０００Ｐをレジスト膜として形成した。具体的には、ＦＸ−１０００Ｐの溶液をスピンコータによって反射防止膜の上に回転塗布した後、１５０℃で６０秒間加熱処理を行った。得られたＦＸ−１０００Ｐの膜厚は約１００ｎｍであった。
【００７４】
次に、エキシテック社製の露光機Ｆ２マイクロステッパを用い、ライン・アンド・スペースパターン（ライン幅１００ｎｍ、スペース幅１００ｎｍ）を有するマスクを介して、レジスト膜に１７ｍＪ／ｃｍ２の露光光を照射した。露光機の開口数（Ｎ．Ａ．）は０．８５とし、σ（光源のＮ．Ａ．／レンズのＮ．Ａ．）は０．７０とした。
【００７５】
次に、露光後のシリコン基板をプロキシミティ式の密閉型オーブンの中に入れ、１３０℃で９０秒間熱処理を行った。
【００７６】
次に、加熱処理を終えた半導体基板を２．３８％のテトラメチルアンモニウムハイドロオキサイド水溶液に３０秒間浸漬した後、純水で６０秒間リンスした。
【００７７】
得られたレジストパターンの側壁角は８９度であった。これを、日立製作所製のＣＤ−ＳＥＭ  Ｓ−９２００を用いて観察し、レジストパターンの線幅測定を行った。この際、電子線のエネルギーを５００Ｖ、電流値を４ｐＡ、閾値を５０％とした。電子線を２０秒間照射した後の線幅の減少量は２ｎｍ以下であり、製造工程上問題のない範囲の値であった。
【００７８】
【発明の効果】
本発明によれば、レジストパターンの側壁角を８８度〜８９度とすることによって、ＳＥＭによる電子線照射時に発生するレジストパターンの線幅減少量を製造工程上問題のない範囲のものとすることができる。したがって、微細なレジストパターンを良好な寸法制御性で形成することが可能となる。
【００７９】
また、本発明によれば、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザまたはＦ２エキシマレーザなどを光源とする露光装置に対応する微細レジストにおいても、良好な寸法制御性でパターンを形成することができる。
【００８０】
さらに、本発明によれば、良好な微細レジストパターンを形成することができるので、半導体装置の製造工程における歩留まりを上げることができる。
【図面の簡単な説明】
【図１】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図２】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図３】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図４】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図５】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図６】レジストパターンの一例を示す図であり、（ａ）は順テーパ形状のレジストパターン、（ｂ）は逆テーパ形状のレジストパターンである。
【図７】レジストパターンの側壁角と線幅減少量との一例を示す図である。
【図８】レジストパターンの側壁角と線幅減少量との一例を示す図である。
【符号の説明】
１  半導体基板、  ２  二酸化シリコン膜、  ３  反射防止膜、  ４  レジスト膜、  ５  マスク、  ６  露光光、  ７，８，９  レジストパターン。
【図１】
2004221137.tif 000003
【図２】
2004221137.tif 000004
【図３】
2004221137.tif 000005
【図４】
2004221137.tif 000006
【図５】
2004221137.tif 000007
【図６】
2004221137.tif 000008
【図７】
2004221137.tif 000009
【図８】
2004221137.tif 000010