(57)【要約】【課題】高いセル特性を実現することが可能な光起電力装置を提供する。【解決手段】この光起電力装置は、表面および裏面を有し、表面側から光が入射されるｎ型単結晶シリコン基板１と、ｎ型単結晶シリコン基板１の表面上に順次形成されたノンドープ非晶質シリコン膜２およびｐ型非晶質シリコン膜３と、ｐ型非晶質シリコン膜３上に形成され、約１．５ｗｔ％以上約５ｗｔ％以下のＳｎドーパントが含有されている透明導電膜４と、ｎ型単結晶シリコン基板１の裏面上に形成され、表面側の透明導電膜４のＳｎドーパントの含有量よりも少ないＳｎドーパント（約０．５ｗｔ％以上約３ｗｔ％）が含有されている透明導電膜１４とを備えている。【選択図】図１
2004221368.tif 000002
【特許請求の範囲】
【請求項１】
表面および裏面を有し、前記表面側から光が入射される第１導電型の結晶系半導体基板と、
前記結晶系半導体基板の表面上に形成された非晶質半導体膜と、
前記非晶質半導体膜上に形成され、１．５質量％以上５質量％以下の金属ドーパントが含有されている第１透明導電膜と、
前記結晶系半導体基板の裏面上に形成され、前記第１透明導電膜の金属ドーパントの含有量よりも少ない金属ドーパントが含有されている第２透明導電膜とを備えた、光起電力装置。
【請求項２】
前記第２透明導電膜の金属ドーパントの含有量は、０．５質量％以上３質量％以下である、請求項１に記載の光起電力装置。
【請求項３】
前記第１透明導電膜および前記第２透明導電膜は、ＩＴＯ膜を含み、
前記金属ドーパントは、Ｓｎドーパントを含む、請求項１または２に記載の光起電力装置。
【請求項４】
前記第１透明導電膜および前記第２透明導電膜は、ＺｎＯ膜を含み、
前記金属ドーパントは、ＡｌドーパントおよびＧａドーパントのいずれか一方を含む、請求項１または２に記載の光起電力装置。
【請求項５】
前記非晶質半導体膜は、
前記結晶系半導体基板上に形成された実質的に真性な第１非晶質半導体膜と、
前記第１非晶質半導体膜上に形成された第２導電型の第２非晶質半導体膜とを含み、
前記結晶系半導体基板の裏面と前記第２透明導電膜との間に形成された実質的に真性な第３非晶質半導体膜と、
前記第３非晶質半導体膜の裏面上に形成された第１導電型の第４非晶質半導体膜とをさらに備える、請求項１〜４のいずれか１項に記載の光起電力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光起電力装置に関し、特に、結晶系半導体基板の表面側および裏面側に、それぞれ、透明導電膜が形成された光起電力装置に関する。
【０００２】
【従来の技術】
従来、表面側から光が入射される第１導電型の結晶系シリコン基板の表面上に、実質的に真性な非単結晶シリコン膜、第２導電型の非単結晶シリコン膜および透明導電膜が順次形成されたＨＩＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  ｗｉｔｈｉｎｔｒｉｎｓｉｃ  ｔｈｉｎ‐ｌａｙｅｒ）構造の光起電力装置が知られている（たとえば、特許文献１参照）。
【０００３】
また、従来では、上記特許文献１に開示されたＨＩＴ構造の光起電力装置において、第１導電型の結晶系シリコン基板の裏面上に、実質的に真性な非単結晶シリコン膜、第１導電型の非単結晶シリコン膜および酸化物からなる透明導電膜が形成されたいわゆるＢＳＦ（Ｂａｃｋ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄ）構造を有する両面ＨＩＴ構造の光起電力装置も知られている。この従来の両面ＨＩＴ構造の光起電力装置では、通常、光が入射される結晶系シリコン基板の表面側の抵抗と光吸収とのバランスが最適になるように、表面側の透明導電膜に含有される金属ドーパントの量が制御されている。すなわち、酸化物からなる透明導電膜は、金属ドーパントの含有量が多くなれば、抵抗が低くなるとともに、光吸収が増加する。その一方、金属ドーパントの含有量が少なくなれば、抵抗が高くなるとともに、光吸収が低減する。したがって、表面側（光入射側）の透明導電膜の金属ドーパントの含有量を制御することによって、表面側の透明導電膜の抵抗と光吸収とのバランスを制御することが可能となる。また、従来の両面ＨＩＴ構造の光起電力装置では、表面側（光入射側）の透明導電膜と裏面側の透明導電膜とは同じ膜質設計にするのが一般的であるので、表面側の透明導電膜と裏面側の透明導電膜とには同じ量の金属ドーパントが含有されていた。
【０００４】
【特許文献１】
特開２００１−３４５４６３号公報
【発明が解決しようとする課題】
しかしながら、従来の両面ＨＩＴ構造の光起電力装置では、上記のように、表面側（光入射側）の透明導電膜の抵抗と光吸収とのバランスのみを考慮して、表面側および裏面側の透明導電膜に同じ量の金属ドーパントを含有していたので、結晶系シリコン基板の裏面側における光吸収の抑制が効率的に行われていなかった。このため、裏面側の透明導電膜の光吸収損失に起因して出力が低下するという不都合があった。その結果、高いセル特性を実現するのが困難であるという問題点があった。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、高いセル特性を実現することが可能な光起電力装置を提供することである。
【０００６】
この発明のもう１つの目的は、上記の光起電力装置において、結晶系半導体基板の裏面側における光吸収損失に起因する出力の低下を抑制することである。
【０００７】
【課題を解決するための手段および発明の効果】
上記目的を達成するために、この発明の一の局面による光起電力装置は、表面および裏面を有し、表面側から光が入射される第１導電型の結晶系半導体基板と、結晶系半導体基板の表面上に形成された非晶質半導体膜と、非晶質半導体膜上に形成され、１．５質量％以上５質量％以下の金属ドーパントが含有されている第１透明導電膜と、結晶系半導体基板の裏面上に形成され、第１透明導電膜の金属ドーパントの含有量よりも少ない金属ドーパントが含有されている第２透明導電膜とを備えている。なお、本発明における非晶質半導体膜は、微結晶半導体膜も含む広い概念である。
【０００８】
この一の局面による光起電力装置では、上記のように、結晶系半導体基板の表面側（光入射側）に形成される第１透明導電膜の金属ドーパントの含有量を、１．５質量％以上５質量％以下にするとともに、結晶系半導体基板の裏面側に形成される第２透明導電膜の金属ドーパントの含有量を、第１透明導電膜の金属ドーパントの含有量よりも少なくすることによって、結晶系半導体基板の表面側の抵抗と光吸収とのバランスを最適化しながら、結晶系半導体基板の裏面側における光吸収の増加を抑制することができる。これにより、結晶系半導体基板の表面側における抵抗と光吸収とのバランスを最適化しながら、結晶系半導体基板の裏面側における光吸収損失に起因する出力の低下を抑制することができるので、高いセル特性を実現することができる。
【０００９】
上記一の局面による光起電力装置において、好ましくは、第２透明導電膜の金属ドーパントの含有量は、０．５質量％以上３質量％以下である。このように構成すれば、容易に、結晶系半導体基板の裏面側における光吸収損失に起因する出力の低下を抑制することができる。
【００１０】
上記一の局面による光起電力装置において、好ましくは、第１透明導電膜および第２透明導電膜は、ＩＴＯ膜を含み、金属ドーパントは、Ｓｎドーパントを含む。このように構成すれば、第１透明導電膜および第２透明導電膜を構成するＩＴＯ膜に対するＳｎドーパントの含有量を上記のように設定することにより、容易に、結晶系半導体基板の表面側（光入射側）における抵抗と光吸収とのバランスを最適化しながら、結晶系半導体基板の裏面側における光吸収損失に起因する出力の低下を抑制することができる。
【００１１】
上記一の局面による光起電力装置において、好ましくは、第１透明導電膜および第２透明導電膜は、ＺｎＯ膜を含み、金属ドーパントは、ＡｌドーパントおよびＧａドーパントのいずれか一方を含む。このように構成すれば、第１透明導電膜および第２透明導電膜を構成するＺｎＯ膜に対するＡｌドーパントおよびＧａドーパントのいずれか一方の含有量を上記のように設定することにより、容易に、結晶系半導体基板の表面側（光入射側）における抵抗と光吸収とのバランスを最適化しながら、結晶系半導体基板の裏面側における光吸収損失に起因する出力の低下を抑制することができる。
【００１２】
上記一の局面による光起電力装置において、好ましくは、非晶質半導体膜は、結晶系半導体基板上に形成された実質的に真性な第１非晶質半導体膜と、第１非晶質半導体膜上に形成された第２導電型の第２非晶質半導体膜とを含み、結晶系半導体基板の裏面と第２透明導電膜との間に形成された実質的に真性な第３非晶質半導体膜と、第３非晶質半導体膜の裏面上に形成された第１導電型の第４非晶質半導体膜とをさらに備える。このように構成すれば、高いセル特性を有する両面ＨＩＴ構造の光起電力装置を実現することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００１４】
図１は、本発明の一実施形態による両面ＨＩＴ構造を有する光起電力装置の構造を示した断面図である。まず、図１を参照して、本実施形態による光起電力装置の構造について説明する。
【００１５】
本実施形態による光起電力装置では、図１に示すように、約１Ω・ｃｍの抵抗率および約３００μｍの厚みを有するとともに、（１００）面を表面とするｎ型単結晶シリコン基板１の表面上に、約５ｎｍの厚みを有する実質的に真性なノンドープ非晶質シリコン膜２、約５ｎｍの厚みを有するｐ型非晶質シリコン膜３、約１００ｎｍの厚みを有するＩＴＯ（酸化インジウム錫）膜からなる透明導電膜４、および、数十μｍの厚みを有する銀からなる金属電極５が順次形成されている。なお、ｎ型単結晶シリコン基板１は、本発明の「結晶系半導体基板」の一例である。また、ノンドープ非晶質シリコン膜２は、本発明の「非晶質半導体膜」および「第１非晶質半導体膜」の一例であり、ｐ型非晶質シリコン膜３は、本発明の「非晶質半導体膜」および「第２非晶質半導体膜」の一例である。また、透明導電膜４は、本発明の「第１透明導電膜」および「ＩＴＯ膜」の一例である。
【００１６】
また、ｎ型単結晶シリコン基板１の裏面上には、ｎ型単結晶シリコン基板１に近い方から順に、約５ｎｍの厚みを有する実質的に真性なノンドープ非晶質シリコン膜１２、約５ｎｍの厚みを有するｎ型非晶質シリコン膜１３、約１００ｎｍの厚みを有するＩＴＯ膜からなる透明導電膜１４、および、数十μｍの厚みを有する銀からなる金属電極１５が形成されている。そして、ノンドープ非晶質シリコン膜１２、ｎ型非晶質シリコン膜１３および透明導電膜１４によって、いわゆるＢＳＦ構造が構成される。なお、ノンドープ非晶質シリコン膜１２は、本発明の「第３非晶質半導体膜」の一例であり、ｎ型非晶質シリコン膜１３は、本発明の「第４非晶質半導体膜」の一例である。また、透明導電膜１４は、本発明の「第２透明導電膜」および「ＩＴＯ膜」の一例である。
【００１７】
ここで、本実施形態では、ｎ型単結晶シリコン基板１の表面側に形成された透明導電膜４のＳｎ（錫）ドーパントの含有量は、約１．５ｗｔ％（質量％）以上約５ｗｔ％以下（たとえば、約３ｗｔ％）に設定されているとともに、ｎ型単結晶シリコン基板１の裏面側に形成された透明導電膜１４のＳｎドーパントの含有量は、表面側の透明導電膜４のＳｎドーパントの含有量よりも少なく、かつ、約０．５ｗｔ％以上約３ｗｔ％以下（たとえば、約１ｗｔ％）に設定されている。なお、裏面側の透明導電膜１４のＳｎドーパントの含有量を少なくすることにより、裏面側の透明導電膜１４の抵抗が高くなる。しかし、ｎ型単結晶シリコン基板１の裏面側は、ｎ型単結晶シリコン基板１と同じｎ型領域であるため、ｎ型単結晶シリコン基板１の表面側と異なり、ｎ型単結晶シリコン基板１自体がキャリアを集電するための領域として機能する。このため、裏面側の透明導電膜１４のＳｎドーパントの含有量を少なくした場合に、裏面側の透明導電膜１４の抵抗が高くなることにより、裏面側の透明導電膜１４においてキャリアの移動度が低下したとしても、ｎ型単結晶シリコン基板１でキャリアが集電されるので、光起電力装置の集電特性の劣化が抑制される。したがって、裏面側の透明導電膜１４のＳｎドーパントの含有量を少なくしたとしても問題はない。
【００１８】
図２〜図４は、図１に示した一実施形態による光起電力装置の製造プロセスを説明するための断面図である。次に、図１〜図４を参照して、本実施形態による光起電力装置の製造プロセスについて説明する。
【００１９】
まず、図２に示すように、約１Ω・ｃｍの抵抗率および約３００μｍの厚みを有するとともに、（１００）面を表面とするｎ型単結晶シリコン基板１を洗浄することによって、ｎ型単結晶シリコン基板１の表面に付着した不純物を除去する。
【００２０】
次に、図３に示すように、高周波プラズマＣＶＤ法を用いて、ｎ型単結晶シリコン基板１の表面上に、約５ｎｍの厚みを有する実質的に真性なノンドープ非晶質シリコン膜２、および、約５ｎｍの厚みを有するｐ型非晶質シリコン膜３を順次形成する。このノンドープ非晶質シリコン膜２およびｐ型非晶質シリコン膜３の形成条件は、形成温度：約１００℃〜約２５０℃、反応圧力：約２６．６Ｐａ〜約７９．８Ｐａ、高周波電力：約１０Ｗ〜約１００Ｗ、および、周波数：約１３．５６ＭＨｚである。
【００２１】
この後、上記したノンドープ非晶質シリコン膜２およびｐ型非晶質シリコン膜３の形成プロセスと同様のプロセスを用いて、ｎ型単結晶シリコン基板１の裏面上に、ｎ型単結晶シリコン基板１に近い方から順に、約５ｎｍの厚みを有する実質的に真性なノンドープ非晶質シリコン膜１２、および、約５ｎｍの厚みを有するｎ型非晶質シリコン膜１３を形成する。
【００２２】
次に、図４に示すように、マグネトロンスパッタリング法を用いて、表面側のｐ型非晶質シリコン膜３上に、約１００ｎｍの厚みを有するＩＴＯ（酸化インジウム錫）膜からなる透明導電膜４を形成する。この表面側の透明導電膜４の形成条件は、形成温度：約２５０℃、Ａｒ（アルゴン）ガス流量：約２００ｓｃｃｍ、Ｏ２（酸素）ガス流量：約５０ｓｃｃｍ、電力：約０．５ｋＷ〜約３ｋＷである。また、ターゲット（図示せず）としては、表面側の透明導電膜４のＳｎ（錫）ドーパントの含有量が、約１．５ｗｔ％以上約５ｗｔ％以下（たとえば、約３ｗｔ％）になるようにＳｎドーパントの含有量が制御されたＩＴＯからなるターゲットを用いる。
【００２３】
この後、上記した表面側の透明導電膜４の形成プロセスと同様のプロセスを用いて、裏面側のｎ型非晶質シリコン膜１３上に、約１００ｎｍの厚みを有するＩＴＯ膜からなる透明導電膜１４を形成する。この際、本実施形態では、ターゲットとして、裏面側の透明導電膜１４のＳｎドーパントの含有量が、表面側の透明導電膜４のＳｎドーパントの含有量よりも少なく、かつ、約０．５ｗｔ％以上約３ｗｔ％以下（たとえば、約１ｗｔ％）になるようにＳｎドーパントの含有量が制御されたＩＴＯからなるターゲット（図示せず）を用いる。
【００２４】
最後に、図１に示したように、スクリーン印刷法を用いて、透明導電膜４および１４上の所定領域に、それぞれ、数十μｍの厚みを有する銀からなる金属電極５および１５を形成する。これにより、本実施形態による光起電力装置が形成される。
【００２５】
本実施形態では、上記のように、ｎ型単結晶シリコン基板１の表面側（光入射側）に形成される透明導電膜４のＳｎドーパントの含有量を、約１．５ｗｔ％以上約５ｗｔ％以下（たとえば、約３ｗｔ％）にするとともに、ｎ型単結晶シリコン基板１の裏面側に形成される透明導電膜１４のＳｎドーパントの含有量を、表面側の透明導電膜４のＳｎドーパントの含有量よりも少なく、かつ、約０．５ｗｔ％以上約３ｗｔ％以下（たとえば、約１ｗｔ％）にすることによって、ｎ型単結晶シリコン基板１の表面側の抵抗と光吸収とのバランスを最適化しながら、ｎ型単結晶シリコン基板１の裏面側における光吸収の増加を抑制することができる。これにより、ｎ型単結晶シリコン基板１の表面側における抵抗と光吸収とのバランスを最適化しながら、ｎ型単結晶シリコン基板１の裏面側における光吸収損失に起因する出力の低下を抑制することができるので、高いセル特性を実現することができる。
【００２６】
次に、上記した本実施形態による効果を確認するために、表面側の透明導電膜のＳｎドーパントの含有量および裏面側の透明導電膜のＳｎドーパントの含有量をそれぞれ変化させた場合の光起電力装置の出力改善率を測定した結果について説明する。ここで、出力改善率とは、表面側の透明導電膜のＳｎドーパントの含有量および裏面側の透明導電膜のＳｎドーパントの含有量がそれぞれ約１０ｗｔ％に設定された光起電力装置のセル出力との比率である。
【００２７】
図５は、表面側の透明導電膜のＳｎドーパントの含有量を変化させた場合の光起電力装置の出力改善率を示したグラフであり、図６は、裏面側の透明導電膜のＳｎドーパントの含有量を変化させた場合の光起電力装置の出力改善率を示したグラフである。なお、表面側の透明導電膜のＳｎドーパントの含有量を変化させた場合（図５）は、裏面側の透明導電膜のＳｎドーパントの含有量を約１０ｗｔ％に設定し、裏面側の透明導電膜のＳｎドーパントの含有量を変化させた場合（図６）は、表面側の透明導電膜のＳｎドーパントの含有量を約１０ｗｔ％に設定した。また、透明導電膜のＳｎドーパントの含有量は、上記した透明導電膜４および１４の形成プロセスにおいて、ターゲットとしてのＩＴＯのＳｎドーパントの含有量を制御することにより制御した。また、透明導電膜のＳｎドーパントの含有量は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｅｒ：２次イオン質量分析法）を用いて測定した。
【００２８】
図５を参照して、表面側の透明導電膜のＳｎドーパントの含有量が約１．５ｗｔ％以上約５ｗｔ％以下の範囲では、出力改善率が約２％以上向上するとともに、最大で約２．５％向上する（Ｓｎドーパントの含有量が約３ｗｔ％の場合）ことが判明した。これは、表面側の透明導電膜のＳｎドーパントの含有量が約１．５ｗｔ％以上約５ｗｔ％以下の範囲では、ｎ型単結晶シリコン基板の表面側の抵抗と光吸収とのバランスが最適化されるためであると考えられる。また、図６を参照して、裏面側の透明導電膜のＳｎドーパントの含有量が約０．５ｗｔ％以上約３ｗｔ％以下の範囲では、出力改善率が約０．５％以上向上するとともに、最大で約１％向上する（Ｓｎドーパントの含有量が約１ｗｔ％の場合）ことが判明した。これは、裏面側の透明導電膜のＳｎドーパントの含有量が約０．５ｗｔ％以上約３ｗｔ％以下の範囲では、ｎ型単結晶シリコン基板の裏面側において、金属電極により反射された光の吸収が抑制されるためであると考えられる。
【００２９】
また、表面側の透明導電膜のＳｎドーパントの含有量および裏面側の透明導電膜のＳｎドーパントの含有量が、それぞれ、約３ｗｔ％および約１ｗｔ％に設定された光起電力装置の出力改善率を測定した結果、出力改善率が約３．５％向上することが判明した。これは、上記のＳｎドーパントの含有量の場合、ｎ型単結晶シリコン基板の表面側の抵抗と光吸収とのバランスが最適化され、かつ、ｎ型単結晶シリコン基板の裏面側において、金属電極により反射された光の吸収が抑制されるためであると考えられる。
【００３０】
上記した結果より、ｎ型単結晶シリコン基板の表面側に形成される透明導電膜のＳｎドーパントの含有量を、約３ｗｔ％（約１．５ｗｔ％以上約５ｗｔ％以下）にするとともに、ｎ型単結晶シリコン基板の裏面側に形成される透明導電膜のＳｎドーパントの含有量を、約１ｗｔ％（約０．５ｗｔ％以上約３ｗｔ％以下）にすることによって、ｎ型単結晶シリコン基板の表面側における抵抗と光吸収とのバランスを最適化しながら、ｎ型単結晶シリコン基板の裏面側における光吸収損失に起因する出力の低下を抑制することができることが確認された。
【００３１】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００３２】
たとえば、上記実施形態では、ＩＴＯ膜からなる透明導電膜４および１４を用いた場合について説明したが、本発明はこれに限らず、ＺｎＯ膜からなる透明導電膜を用いるようにしてもよい。この場合、本願発明者が実験により確認したところ、ＺｎＯ膜からなる透明導電膜に対してＡｌをドーパントとして用いるとともに、表面側のＺｎＯ膜からなる透明導電膜のＡｌドーパントの含有量および裏面側のＺｎＯ膜からなる透明導電膜のＡｌドーパントの含有量を、それぞれ、約３ｗｔ％および約１ｗｔ％に設定することによって、光起電力装置の出力改善率を約２．５％向上させることができた。また、ＺｎＯ膜からなる透明導電膜を用いる場合、Ｇａをドーパントとして用いるとともに、表面側のＺｎＯ膜からなる透明導電膜のＧａドーパントの含有量および裏面側のＺｎＯ膜からなる透明導電膜のＧａドーパントの含有量を、それぞれ、約３ｗｔ％および約１ｗｔ％に設定することによっても、光起電力装置の出力改善率を約２．５％向上させることができた。なお、透明導電膜としてＺｎＯ膜を用いる場合のＡｌドーパントまたはＧａドーパントの含有量としては、表面側の透明導電膜については、約１．５ｗｔ％以上約５ｗｔ％以下の範囲であることが好ましく、裏面側の透明導電膜については、表面側の透明導電膜よりも含有量が少なく、かつ、約０．５ｗｔ％以上約３ｗｔ％以下の範囲であることが好ましい。
【００３３】
また、上記実施形態では、ｎ型単結晶シリコン基板１とｐ型非晶質シリコン膜３との間、および、ｎ型単結晶シリコン基板１とｎ型非晶質シリコン膜１３との間に、それぞれ、実質的に真性なノンドープ非晶質シリコン膜２および１２を形成したＨＩＴ構造に本発明を適用した場合について説明したが、本発明はこれに限らず、導電性を有する単結晶シリコン基板と導電性を有する非晶質シリコン膜との間に、実質的に真性なノンドープ非晶質シリコン膜を形成しない構造の光起電力装置にも適用可能である。
【００３４】
また、上記実施形態では、ｎ型単結晶シリコン基板１の裏面上に実質的に真性なノンドープ非晶質シリコン膜１２およびｎ型非晶質シリコン膜１３が形成されたＢＳＦ構造を有する光起電力装置の透明導電膜に本発明を適用する例を示したが、本発明はこれに限らず、ＢＳＦ構造を有しない光起電力装置の透明導電膜にも適用可能である。
【００３５】
また、上記実施形態では、結晶系半導体基板の表面上および裏面上に形成される非晶質半導体膜の一例として、非晶質シリコン膜を用いた場合について説明したが、本発明はこれに限らず、非晶質シリコン膜に代えて、非晶質ＳｉＣ膜、非晶質ＳｉＧｅ膜、非晶質ＳｉＯＸ膜および非晶質ＳｉＮ膜などのシリコン系半導体材料からなる非晶質半導体膜を用いてもよい。
【図面の簡単な説明】
【図１】本発明の一実施形態による両面ＨＩＴ構造を有する光起電力装置の構造を示した断面図である。
【図２】図１に示した一実施形態による光起電力装置の製造プロセスを説明するための断面図である。
【図３】図１に示した一実施形態による光起電力装置の製造プロセスを説明するための断面図である。
【図４】図１に示した一実施形態による光起電力装置の製造プロセスを説明するための断面図である。
【図５】表面側の透明導電膜のＳｎドーパントの含有量を変化させた場合の光起電力装置の出力改善率を示したグラフである。
【図６】裏面側の透明導電膜のＳｎドーパントの含有量を変化させた場合の光起電力装置の出力改善率を示したグラフである。
【符号の説明】
１  ｎ型単結晶シリコン基板（結晶系半導体基板）
２  ノンドープ非晶質シリコン膜（非晶質半導体膜、第１非晶質半導体膜）
３  ｐ型非晶質シリコン膜（非晶質半導体膜、第２非晶質半導体膜）
４  透明導電膜（第１透明導電膜、ＩＴＯ膜）
１２  ノンドープ非晶質シリコン膜（第３非晶質半導体膜）
１３  ｎ型非晶質シリコン膜（第４非晶質半導体膜）
１４  透明導電膜（第２透明導電膜、ＩＴＯ膜）
【図１】
2004221368.tif 000003
【図２】
2004221368.tif 000004
【図３】
2004221368.tif 000005
【図４】
2004221368.tif 000006
【図５】
2004221368.tif 000007
【図６】
2004221368.tif 000008