(57)【要約】      （修正有）【課題】ビア配置のルールに関する設計上の制約を緩和し、配線の信頼性を向上させる。【解決手段】半導体基板上にＣｕあるいはその合金を配線材料として用いた金属配線が層間絶縁膜を介して少なくとも２層以上形成された多層配線を有する半導体装置において、層間絶縁膜１３には下層配線１１と上層配線１２とを接続する層間接続用ビア１４が埋め込まれており、下層配線における層間接続用ビアのコンタクト部以外の空き領域に選択的に、ＲＩＥにより層間絶縁膜にダミー用ビアホール１６を開口することにより発生したダミー用のダメージ領域１５ｂが形成されている。【選択図】    図２
2004296644.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にＣｕあるいはその合金を配線材料として用いた金属配線が層間絶縁膜を介して少なくとも２層以上に形成された多層配線と、
前記層間絶縁膜に埋め込まれ、その下層配線と上層配線との接続を行う層間接続用ビアと、
前記下層配線において前記層間接続用ビアのコンタクト部以外の空き領域に選択的に形成され、異方性エッチングにより前記層間絶縁膜にダミー用のビアホールを開口することにより発生したダミー用のダメージ領域とを具備することを特徴とする半導体装置。
【請求項２】
前記下層配線は、所定値以上の広い幅を有し、前記層間接続用ビアは複数個形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ダミー用のダメージ領域は、前記下層配線における層間接続用ビアのコンタクト部以外の空き領域のうちで層間接続用ビアのコンタクト部の周辺のみに形成されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記ダミー用のダメージ領域は、前記層間接続用ビアのコンタクト部の両側でデザインルールの最小間隔だけ離れた部分に形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記ダミー用のダメージ領域は、前記下層配線における層間接続用ビアのコンタクト部の周囲の４辺のうちの３辺上に形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記層間絶縁膜には、前記ダメージ領域上にコンタクトしたダミー用のビアが埋め込まれていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記ダミー用のビアは、前記層間接続用ビアと同じ構造を有することを特徴とする請求項６記載の半導体装置。
【請求項８】
前記層間絶縁膜上には、前記ダミー用のビアに連なる配線材料が、前記層間接続用ビアには連ならないダミー配線パターンとして形成されていることを特徴とする請求項６または７記載の半導体装置。
【請求項９】
前記ダミー配線パターンは、前記上層配線と同一配線層に形成されていることを特徴とする請求項８記載の半導体装置。
【請求項１０】
半導体基板上にＣｕあるいはその合金を配線材料として用いた金属配線が層間絶縁膜を介して少なくとも２層以上の多層に形成された多層配線と、
前記層間絶縁膜に埋め込まれ、前記多層配線中の所定値以上の広い幅を有する幅広の下層配線に連なるように同層で形成された幅が狭い幅細の下層配線とその上層配線との接続を行う層間接続用ビアと、
前記幅広の下層配線と前記幅細の下層配線の境界付近であって幅広の下層配線寄りの空き領域に形成され、異方性エッチングにより前記層間絶縁膜にダミー用のビアホールを開口することにより発生したダミー用のダメージ領域とを具備することを特徴とする半導体装置。
【請求項１１】
半導体基板上にＣｕあるいはその合金を配線材料として用いた金属配線が層間絶縁膜を介して少なくとも２層以上の多層に形成された多層配線と、
前記層間絶縁膜に埋め込まれ、前記多層配線中の所定値以上の広い幅を有する幅広の下層配線に連なるように同層で形成された幅が狭い幅細の下層配線とその上層配線との接続を行う層間接続用ビアと、
前記幅細の下層配線における前記層間接続用ビアのコンタクト部と前記幅広の下層配線との間の領域に形成され、異方性エッチングにより前記層間絶縁膜にダミー用のビアホールを開口することにより発生したダミー用のダメージ領域とを具備することを特徴とする半導体装置。
【請求項１２】
前記層間絶縁膜には、前記ダメージ領域上にコンタクトしたダミー用のビアが埋め込まれていることを特徴とする請求項１０または１１に記載の半導体装置。
【請求項１３】
前記ダミー用のビアは、前記層間接続用ビアと同じ構造を有することを特徴とする請求項１２記載の半導体装置。
【請求項１４】
前記層間絶縁膜上には、前記ダミー用のビアに連なる配線材料が、前記層間接続用ビアには連ならないダミー配線パターンとして形成されていることを特徴とする請求項１２または１３記載の半導体装置。
【請求項１５】
前記ダミー配線パターンは、前記上層配線と同一配線層に形成されていることを特徴とする請求項１４記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層配線構造を有する半導体装置に係り、特にＣｕあるいはその合金を配線材料に用いたビア（Ｖｉａ）  下部の下層配線におけるエッチングによるダメージ領域のダミーパターンのデザインルールに関するもので、例えばＣＭＯＳＬＳＩ  （相補性絶縁ゲート型半導体集積回路）に適用されるものである。
【０００２】
【従来の技術】
多層配線構造を有するＬＳＩにおいて、配線とビアの低抵抗化および信頼性向上の面から、配線材料として、従来のＡｌに代えてＣｕあるいはその合金が用いられるようになってきている。Ｃｕ配線の場合にはＶｏｉｄによるビアのオープン不良が発生しやすいことが判明している。
【０００３】
しかし、Ｃｕあるいはその合金を材料として用いた配線およびビアが特定のパターンの場合には、その製造工程においてボイドや高温試験（例えば２２５  ℃、３００  Ｈｏｕｒ）でのストレスマイグレーション（ＳＭ）によってコンタクト不良（オープン不良）による信頼性不良が発生することが判明した。
【０００４】
このようなコンタクト不良が発生するメカニズムは、必ずしも明らかではないが、その現象および推測される原因について以下に説明する。
【０００５】
図７（ａ）および（ｂ）は、従来のＣｕあるいはその合金を配線材料に用いた多層配線構造を有するＣＭＯＳＬＳＩ  における多層配線中の二層配線を取り出して配線および層間接続用ビアのパターンの一例を概略的に示す平面図である。図中、７１は下層配線（Ｃｕ配線）、７２は上層配線（Ｃｕ配線）、７３は層間接続用ビアである。
【０００６】
図７（ａ）に示すように、配線幅Ｗがある値を越える幅広の下層配線７１に上層配線７２から単一（１個）のビア７３を接続した製品は、高温試験でのＳＭによってビア７３のコンタクト不良（オープン不良）が発生する。
【０００７】
また、図７（ｂ）に示すように、配線幅Ｗがある値を越える幅広の下層配線７１に配線幅Ｗがある値以下の幅細の下層配線７１ａ  に同層で連なる場合、幅細の下層配線７１ａ  に上層配線７２から単一のビア７３を接続した製品は、高温試験でのＳＭによってビア７３のコンタクト不良が発生する。
【０００８】
図８は、幅広の下層配線（Ｃｕ配線）に連ならない幅細の下層配線（Ｃｕ配線）を形成した時の熱工程の前後における幅細の下層配線中のＣｕ結晶のイメージを示す断面図である。この場合には、熱工程を経てもボイド（Ｖｏｉｄ）は発生しない。
【０００９】
図９は、図７（ａ）および（ｂ）中に示した配線（Ｃｕ配線）を形成した時の熱工程の前後における幅広の下層配線７１中のＣｕ結晶のイメージを示す断面図である。この場合には、熱工程を経るとボイド９０が発生する。
【００１０】
図１０は、図７（ａ）および（ｂ）に示した下層配線（Ｃｕ配線）７１，７１ａに対するビア７３のコンタクト不良（ビアオープン不良）に関する不良モデルを説明するために示している。なお、図中、７４，７５  はそれぞれバリアメタル膜である。
【００１１】
下層配線７１，７１ａ上の層間絶縁膜に対して例えば反応性イオンエッチング（ＲＩＥ）を用いてビアホールを開口した時に、ビアホールの底面下にはビアホール形成時のエッチングや開口後の熱処理等によるダメージやストレス等が発生する。この後の工程でアニールによりＣｕ配線７１，７１ａのＣｕの結晶粒を成長させる際、図７（ａ）中に示した幅広の下層配線７１や図７（ｂ）に示したような幅広の下層配線７１に連なる幅細の下層配線７１ａ  には、前記ダメージやストレス等が発生しているビアホールの底面下（ダメージ領域１００  ）にボイド９０が集約し、コンタクト不良（オープン不良）が生じる。
【００１２】
【発明が解決しようとする課題】
上記したように従来の半導体装置は、Ｃｕを材料として用いた配線およびビアを有する多層配線において幅広の下層配線に上層配線から単一のビアを落とした場合には、その製造工程における高熱処理に起因してビアのコンタクト不良（信頼性不良）が発生するという問題があった。
【００１３】
上記の問題点を解決すべく、本願出願人に係る特願２００２−２１２９０８号「半導体装置」により、Ｃｕあるいはその合金を材料として用いた多層配線を有する半導体装置において、下層の幅広配線から上層配線へビアにより繋ぐ場合に配線とビアのデザインルールに所定の制限をつけることにより、多層配線の信頼性を向上させることが可能にする技術が提案されている。
【００１４】
上記した提案中の「半導体装置」は、半導体基板上にＣｕあるいはその合金を配線材料として用いた配線およびビアを有する多層配線が形成されており、多層配線中の下層配線に上層配線を接続するためのビアのコンタクト不良を防止するために、次のようなデザインルールを採用する。
【００１５】
（１）下層配線の配線幅または体積に応じて、下層配線に対するビアのコンタクト数を変更する。下層配線に複数のビアをコンタクトさせる場合には、複数のビアを所定領域内で相互間距離が所定値以下となるように配置する。
【００１６】
（２）広い幅の下層配線に、同一層の狭い幅の下層配線が連なる場合には、広い幅の下層配線で発生したボイドが狭い幅の下層配線に移動する可能性があるので、狭い幅の下層配線の配線幅または体積に応じて、下層配線に対するビアのコンタクト数を変更する。
【００１７】
上記したデザインルールの１つは、ビアのオープン不良が発生する可能性がある場合には層間接続用のビアを２個以上設けることにある。ここで、層間接続用のビアを２個以上設ける領域は、ビアホール形成時のエッチングや開口後の熱処理等によりダメージやストレス等が発生しているビア底面部にコンタクト不良を引き起こすようにＣｕ配線内のボイドが集約するボイド実効拡散領域である。
【００１８】
上記したように２個以上のビアを設けると、熱処理時に下層配線内のボイドは、各ビアの底面下に分散して集約し、ボイドが最も集約したビアはリダンダンシビアとして作用し、残りのビアのコンタクト特性の劣化が抑制され、信頼性の低下が抑制される。
【００１９】
しかし、層間接続用のビアを２個以上設けたとしても、ビア２個分の機能を持たせることができないので、１個のビアはオープン不良を起こすことを前提とする設計上の制約が発生する。また、狭い幅の下層配線幅に同一層の広い幅の下層配線幅が連なっているかどうかによってビアの配置個数のルールが異なるという設計上の制約が発生する。
【００２０】
本発明は上記の問題点を解決すべくなされたもので、Ｃｕあるいはその合金を配線材料として用いた多層配線におけるビア配置のルールに関する設計上の制約を緩和し、配線の信頼性を向上させることが可能になる半導体装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の第１の半導体装置は、半導体基板上にＣｕあるいはその合金を配線材料として用いた金属配線が層間絶縁膜を介して少なくとも２層以上に形成された多層配線と、前記多層配線中の下層配線の上層に存在する層間絶縁膜に埋め込まれ、前記下層配線と上層配線との接続を行う層間接続用ビアと、前記下層配線において前記層間接続用ビアのコンタクト部以外の空き領域に選択的に形成され、前記層間絶縁膜に異方性エッチングによりダミー用のビアホールを開口することにより発生したダミー用のダメージ領域とを具備することを特徴とする。
【００２２】
本発明の第２の半導体装置は、半導体基板上にＣｕあるいはその合金を配線材料として用いた金属配線が層間絶縁膜を介して少なくとも２層以上に形成された多層配線と、前記層間絶縁膜に埋め込まれ、前記多層配線中の所定値以上の広い幅を有する幅広の下層配線に連なるように同層で形成された幅が狭い幅細の下層配線とその上層配線との接続を行う層間接続用ビアと、前記幅広の下層配線と前記幅細の下層配線の境界付近であって幅広の下層配線寄りの空き領域に形成され、前記層間絶縁膜に異方性エッチングによりダミー用のビアホールを開口することにより発生したダミー用のダメージ領域とを具備することを特徴とする。
【００２３】
本発明の第３の半導体装置は、半導体基板上にＣｕあるいはその合金を配線材料として用いた金属配線が層間絶縁膜を介して少なくとも２層以上に形成された多層配線と、前記層間絶縁膜に埋め込まれ、前記多層配線中の所定値以上の広い幅を有する幅広の下層配線に連なるように同層で形成された幅が狭い幅細の下層配線とその上層配線との接続を行う層間接続用ビアと、前記幅細の下層配線における前記層間接続用ビアのコンタクト部と前記幅広の下層配線との間の領域に形成され、異方性エッチングにより前記層間絶縁膜にダミー用のビアホールを開口することにより発生したダミー用のダメージ領域とを具備することを特徴とする。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２５】
＜第１の実施形態＞
図１は、第１の実施形態に係るＣｕあるいはその合金を配線材料に用いた多層配線構造を有するＣＭＯＳＬＳＩ  における多層配線中の二層配線を取り出して概略的に示す平面図である。
【００２６】
図２は、図１中のＢ−Ｂ線に沿う構造を示す断面図である。
【００２７】
図１および図２において、１１は半導体基板上に形成されている二層配線のうちの下層配線であり、絶縁膜の配線溝に埋め込まれている。１２は前記二層配線１２のうちの上層配線であり、一部の上層配線１２は後述する層間接続用ビア１４により下層配線１１に接続されており、残りの上層配線１２は下層配線１１の上方を通過している。本例では、前記下層配線１１は所定値以上の広い配線幅Ｗを有する幅広配線であり、上層配線１２の配線幅は任意である。
【００２８】
１３は前記幅広の下層配線１１と上層配線１２との層間の設けられた層間絶縁膜であり、例えばリンあるいはボロンを含んだＣＶＤ  酸化膜（ＳｉＯ２）により形成されたものである。
【００２９】
１４は層間絶縁膜１３中に埋め込まれた層間接続用（層間接続用）ビアである。本例では、前記幅広の下層配線１１と上層配線１２との間に任意数（本例では２個）の層間接続用ビア１４が形成されている。これらの層間接続用ビア１４は、層間絶縁膜１３に対して異方性エッチング（通常、ＲＩＥ  ）により層間接続用ビアホールが開口した後、Ｔａ，ＴａＮ，ＴｉＮなどのバリアメタル（図示せず）を介してＣｕを堆積し、層間接続用ビアホール内にバリアメタルおよびＣｕを残すようにＣＭＰ  （化学的機械研磨）による平坦化が行われることによって形成されたものである。
【００３０】
さらに、前記下層配線１１のうちで層間接続用ビア１４のコンタクト部以外の空き領域には、前記ＲＩＥ  により層間絶縁膜１３に層間接続用ビアホールを開口する際にホール底面下の下層配線１１に発生するダメージ領域１５ａ  と同等のダミー用ダメージ領域１５ｂ  が選択的に形成されている。このダミー用ダメージ領域１５ｂ  は、前記ＲＩＥ  により層間接続用ビアホールを開口するのと同時に層間絶縁膜１３にダミー用ビアホールを開口することによって形成可能である。
【００３１】
そして、前記層間絶縁膜１３には、前記ダミー用ダメージ領域１５ｂ  上にコンタクトするようにダミー用ビア１６が埋め込まれており、このダミー用ビア１６は層間接続用ビア１４と同じ工程で同層で同じ構造を有するように形成されている。
【００３２】
前記層間接続用ビア１４およびダミー用ビア１６が埋め込まれている層間絶縁膜１３と同時または別に形成された層間絶縁膜１８には、前記層間接続用ビア１４に連なるように配線溝が形成されて上層配線１２が埋め込まれている。また、上記層間絶縁膜１８には、前記ダミー用ビア１６に連なるようにダミー用配線溝が形成されてダミー用上層配線パターン１９が埋め込まれている。
【００３３】
上記構成によれば、層間絶縁膜１３に対してＲＩＥ  により層間接続用ビアホールおよびダミー用ビアホールを開口した時に、各ビアホールの底面下の下層配線１１にそれぞれダメージ領域１５ａ，１５ｂ  やストレス等が発生する。そして、後工程でアニールにより下層配線１１のＣｕの結晶粒を成長させる際に前記ダメージ領域１５ａ，１５ｂに下層配線１１内のボイドが集約しようとする。この際、ボイドが層間接続用ビアホールの底面下のダメージ領域１５ａ  に達する途中で大部分がダミー用ビアホールの底面下のダミー用ダメージ領域１５ｂ  に集約されるので、後工程で層間接続用ビアホールに埋め込み形成される層間接続用ビア１４の下層配線１１に対するコンタクト不良を防止することが可能になる。
【００３４】
したがって、幅広の下層配線１１を上層配線１２に接続するために形成した複数（本例では２個）の層間接続用ビア１４のうちのどれかがオープン不良になることを前提とする設計上の制約を考慮することなく設計することが可能になる。
【００３５】
＜第２の実施形態＞
図３は、第２の実施形態に係るＣｕあるいはその合金を配線材料に用いた多層配線構造を有するＣＭＯＳＬＳＩ  における多層配線中の二層配線を取り出して概略的に示す平面図である。
【００３６】
図３に示す第２の実施形態では、第１の実施形態と比べて、幅広の下層配線１１における層間接続用ビア１４のコンタクト部以外の空き領域のうちで、層間接続用ビア１４のコンタクト部の周辺のみ（少なくとも両側）にダミー用ダメージ領域（図２中の１５ｂ  参照）が形成され、これにコンタクトするようにダミー用ビア１６が形成されている点が異なり、その他は同じであるので同じ符号を付している。
【００３７】
この場合も、前述した第１の実施形態とほぼ同様の効果が得られる。
【００３８】
＜第２の実施形態の変形例＞
図４は、第３の実施形態の変形例を概略的に示す平面図である。
【００３９】
図４に示す第２の実施形態の変形例では、第２の実施形態と比べて、幅広の下層配線１１のうちで層間接続用ビア１４のコンタクト部の周りをできる限り囲む状態（具体的には、層間接続用ビア１４のコンタクト部を囲む４辺のうちの３辺上）にダミー用ダメージ領域（図２中の１５ｂ  参照）が形成され、これにコンタクトするようにダミー用ビア１６が形成されている点が異なり、その他は同じであるので同じ符号を付している。
【００４０】
こ場合も、前述した第２の実施形態と同様の効果が確実に得られる。
【００４１】
＜第３の実施形態＞
図５は、第３の実施形態に係るＣｕあるいはその合金を配線材料に用いた多層配線構造を有するＣＭＯＳＬＳＩ  における多層配線中の二層配線を取り出して概略的に示す平面図である。
【００４２】
図５に示す第３の実施形態では、幅広の下層配線１１に同層で連なる幅が狭い幅細（例えば２μｍ以下）の下層配線１１ａ  が存在する場合、幅広配線１１と幅細配線１１ａ  の境界付近（本例では幅広配線寄りの部分）にダミー用ダメージ領域（図２中の１５ｂ  参照）が形成され、これにコンタクトするようにダミー用ビア１６が形成され、このダミー用ビア１６にダミー用上層配線パターン１９が接続されている。
【００４３】
これにより、幅細配線１１ａ  と上層配線１２とを接続する層間接続用ビア１４の個数は、幅細配線１１ａ  が幅広配線１１に連なっているか否かで決まるという設計上の制約を考慮することなく設計することが可能になる。
【００４４】
＜第４の実施形態＞
図６は、第４の実施形態に係るＣｕあるいはその合金を配線材料に用いた多層配線構造を有するＣＭＯＳＬＳＩ  における多層配線中の二層配線を取り出して概略的に示す平面図である。
【００４５】
図６に示す第４の実施形態では、幅広の下層配線１１に連なる同層の幅細配線１１ａ  が存在する場合、幅細配線１１ａ  のうちで層間接続用ビア１４のコンタクトが形成されている部分と幅広配線１１との間の領域にダミー用ダメージ領域（図２中の１５ｂ  参照）が形成され、これにコンタクトするようにダミー用ビア１６が形成され、このダミー用ビア１６にダミー用上層配線パターン１９が接続されている。
【００４６】
こ場合も、前述した第３の実施形態と同様の効果が確実に得られる。
【００４７】
なお、本発明は上記した実施例に限定されるものではなく、その要旨を脱しない範囲で変更実施することができる。例えば、層間絶縁膜１３の材料は、ＳｉＯ２に限定されず、その他の材料でもよい。
【００４８】
【発明の効果】
上述したように本発明の半導体装置によれば、Ｃｕあるいはその合金を配線材料として用いた多層配線におけるビア配置のルールに関する設計上の制約を緩和し、配線の信頼性を向上させることが可能になる。
【図面の簡単な説明】
【図１】第１の実施形態に係るＣｕあるいはその合金を配線材料に用いた多層配線を有するＣＭＯＳＬＳＩ  における多層配線中の二層配線を取り出して概略的に示す平面図。
【図２】図１中のＢ−Ｂ線に沿う構造を示す断面図。
【図３】第２の実施形態に係るＣｕあるいはその合金を配線材料に用いた多層配線を有するＣＭＯＳＬＳＩ  における多層配線中の二層配線を取り出して概略的に示す平面図。
【図４】第３の実施形態の変形例を概略的に示す平面図。
【図５】第３の実施形態に係るＣｕあるいはその合金を配線材料に用いた多層配線を有するＣＭＯＳＬＳＩ  における多層配線中の二層配線を取り出して概略的に示す平面図。
【図６】第４の実施形態に係るＣｕあるいはその合金を配線材料に用いた多層配線を有するＣＭＯＳＬＳＩ  における多層配線中の二層配線を取り出して概略的に示す平面図。
【図７】従来のＣｕあるいはその合金を配線材料に用いた多層配線を有するＣＭＯＳＬＳＩ  における多層配線中の二層配線を取り出して配線およびビアのパターンの二例を概略的に示す平面図。
【図８】幅広の下層配線に連ならない幅細の下層配線を形成した時の熱工程の前後における幅細の下層配線中のＣｕ結晶のイメージを示す平面図。
【図９】図７中に示した配線を形成した時の熱工程の前後における幅広の下層配線中のＣｕ結晶のイメージを示す平面図。
【図１０】図７に示した下層配線に対するビアのコンタクト不良（ビアオープン不良）に関する不良モデルを説明するために示す断面図。
【符号の説明】
１１…下層配線、１２…上層配線、１３…層間絶縁膜、１４…層間接続用ビア、１５ａ  …ダメージ領域、１５ｂ  …ダミー用ダメージ領域、１６…ダミー用ビア、１９…ダミー用上層配線パターン。
【図１】
2004296644.tif 000003
【図２】
2004296644.tif 000004
【図３】
2004296644.tif 000005
【図４】
2004296644.tif 000006
【図５】
2004296644.tif 000007
【図６】
2004296644.tif 000008
【図７】
2004296644.tif 000009
【図８】
2004296644.tif 000010
【図９】
2004296644.tif 000011
【図１０】
2004296644.tif 000012
【手続補正書】
【提出日】平成16年5月6日(2004.5.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に形成された多層配線構造を有し、この多層配線構造はCuあるいはその合金で形成された金属配線が層間絶縁膜中に少なくとも２層形成されてなる半導体装置において、
前記多層配線構造は、
前記層間絶縁膜下部に形成された下層配線と、
前記層間絶縁膜に埋め込まれ上層配線と前記下層配線とを接続するビアと、
前記層間絶縁膜に埋め込まれて前記上層配線には接続されないダミー用ビア
とを具備することを特徴とする半導体装置。
【請求項２】
前記ダミー用ビアは、ダミー配線と前記下層配線との間の前記層間絶縁膜に埋め込まれている請求項１記載の半導体装置。
【請求項３】
前記下層配線は、前記ダミー用ビアに対応する前記下層配線の部分に形成された少なくとも１つのダメージ領域を含む請求項１または２記載の半導体装置。
【請求項４】
前記下層配線のダメージ領域は、前記下層配線における前記ビアにコンタクトしているコンタクト部を取り囲む周辺部に形成されている請求項３記載の半導体装置。
【請求項５】
前記下層配線のダメージ領域は、前記ビアのコンタクト部の周囲にデザインルールの最小間隔だけ離れて形成されている請求項３記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板上に形成された多層配線構造を有し、この多層配線構造はCuあるいはその合金で形成された金属配線が層間絶縁膜中に少なくとも２層形成されてなる半導体装置において、前記多層配線構造は、前記層間絶縁膜下部に形成された下層配線と、前記層間絶縁膜下部に埋め込まれた上層配線と前記下層配線とを接続するビアと、前記層間絶縁膜下部に埋め込まれて前記上層配線には接続されないダミー用ビアとを具備する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】