(57)【要約】【課題】半導体基板の裏面を保護しつつ、必要に応じて半導体基板の裏面を露出させる。【解決手段】半導体基板の主面に層間絶縁膜を形成した後（Ｓ１２）、半導体基板の裏面にプラズマを作用してバリア膜を形成する（Ｓ１４）。この後、層間絶縁膜上に所定の形状にパターニングされたフォトレジスト膜を形成し（Ｓ１６）、フォトレジスト膜をマスクとしてドライエッチングし（Ｓ１８）、層間絶縁膜に配線溝を形成する。つづいて、アミン系剥離液を用いてフォトレジスト膜を除去する（Ｓ２０）。その後、配線溝を埋め込むように金属膜を形成し（Ｓ２２）、ＣＭＰにより配線溝外部の金属膜を除去して配線を形成する（Ｓ２４）。次いで、半導体基板裏面を薬液で洗浄してバリア膜を除去する（Ｓ２６）。その後に層間絶縁膜および金属膜上に拡散防止膜を形成する（Ｓ２８）。【選択図】  図１
2004288870.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面に絶縁膜を形成する工程と、
前記半導体基板の裏面にプラズマを作用してバリア膜を形成する工程と、
前記絶縁膜上に、所定の形状にパターニングされたレジスト膜を形成する工程と、
前記レジスト膜をマスクとして前記絶縁膜を選択的にドライエッチングし、前記絶縁膜に凹部を形成する工程と、
前記レジスト膜を除去する工程と、
前記凹部を埋め込むように金属膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
酸化性ガスを用いたプラズマにより前記半導体基板の裏面を酸化させて前記バリア膜を形成することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記絶縁膜を形成する工程は、前記半導体基板を前記主面を上にしてステージの上に載置して行い、
前記バリア膜を形成する工程において、前記半導体基板の一部を支持して当該半導体基板を前記ステージから浮上させた状態で前記裏面に前記プラズマを作用させることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置の製造方法において、
前記金属膜を形成する工程の後、
前記半導体基板の裏面を洗浄して前記バリア膜を除去する工程をさらに含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記バリア膜を除去する工程において、前記バリア膜を除去して前記半導体基板の裏面全体を露出させることを特徴とする半導体装置の製造方法。
【請求項６】
請求項４または５に記載の半導体装置の製造方法において、
前記バリア膜を除去する工程において、薬液を用いて前記裏面を洗浄することを特徴とする半導体装置の製造方法。
【請求項７】
請求項４乃至６いずれかに記載の半導体装置の製造方法において、
前記バリア膜を除去する工程の後、
前記絶縁膜および前記金属膜上に拡散防止膜を形成する工程をさらに含むことを特徴とする半導体装置の製造方法。
【請求項８】
請求項４乃至７いずれかに記載の半導体装置の製造方法において、
前記金属膜を形成する工程の後、前記バリア膜を除去する工程の前に、
前記凹部の外部の領域に形成された前記金属膜を化学機械的研磨により除去する工程をさらに含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項１乃至８いずれかに記載の半導体装置の製造方法において、
アミン系の剥離液を用いて前記レジスト膜を除去することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レジスト膜をマスクとして絶縁膜を選択的に除去する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図７は、銅等の金属配線を備えた半導体装置の製造方法を一般的に示す工程図である。
まず、ステージ１０上に半導体基板２０を載置し、半導体基板２０上にトランジスタ等の素子を含む素子領域２２を形成した後、その上に層間絶縁膜２４、さらにその上にフォトレジスト膜２８を形成する（図７（ａ））。
【０００３】
つづいて、フォトレジスト膜２８をリソグラフィ技術を用いて所定形状に形成した後、フォトレジスト膜２８をマスクとして、ドライエッチングにより層間絶縁膜２４を部分的に除去して配線溝３０を形成する（図７（ｂ））。
【０００４】
次に、剥離液ノズル４０から剥離液を噴出し、フォトレジスト膜２８を剥離して除去する（図７（ｃ））。
【０００５】
この後、配線溝３０を埋めるように層間絶縁膜２４上に金属膜（不図示）を形成し、化学機械的研磨（ＣＭＰ）による平坦化を行い、配線溝３０外部の不要な金属膜を除去することにより配線を形成する。さらにその上に拡散防止膜を形成し、同様の工程を繰り返すことにより多層配線構造を形成することができる。
【０００６】
このとき、たとえば半導体基板２０は、表面側に素子領域２２や層間絶縁膜２４が形成されることにより、表裏の熱膨張率が異なるために、端の部分が水平ではなくなってしまう。そのため、半導体基板２０をステージ１０に載置したときに、半導体基板２０の裏面とステージ１０との間に隙間が形成される。このような状態で、層間絶縁膜２４のドライエッチングを行うと、エッチングガスが半導体基板２０の裏面に回り込み、図７（ｂ）に示すように、半導体基板２０の裏面が部分的に酸化される。また、ステージ１０のステージ溝１２からもエッチングガスが回り込み、半導体基板２０の裏面のステージ溝１２にあたる部分も酸化される。
【０００７】
ここで、フォトレジスト膜２８を剥離するための剥離液として、半導体基板２０を浸食するような薬液を用いると、半導体基板２０の酸化されていない部分は剥離液により浸食され、半導体基板２０の酸化された部分は物性の違いにより浸食されず、図７（ｄ）に示すように、半導体基板２０の裏面が凹凸状に荒れてしまう。
【０００８】
このように半導体基板２０の裏面が荒れると、半導体基板２０をステージ１０に載置したときに半導体基板２０が水平に保たれないため位置ずれが生じ、リソグラフィを正確に行うことができない。また、エッチングも面内で不均一になり問題が生じる。
【０００９】
また、配線形成時に、金属膜はたとえばめっき法やスパッタリング法により形成されるが、めっき処理やスパッタリング処理の際、またはＣＭＰによる平坦化処理の際、金属汚染物質が半導体基板の裏面に付着してしまうという問題もあった。半導体基板の裏面に金属汚染物質が付着していると、配線金属のアニール化等の熱処理工程で金属汚染物質が半導体基板中で拡散して素子領域に達し、素子の特性を劣化させて電流リークを引き起こすという問題があった。
【００１０】
このような金属汚染物質の問題を解決するための方法として、ＣＶＤ法により半導体基板の裏面にバリア膜を形成する技術が開示されている（特許文献１）。これにより、半導体基板の裏面を保護することができ、金属汚染物質が半導体基板の裏面から侵入して半導体基板中で拡散するのを防ぐことができる。
【００１１】
【特許文献１】
特開２０００−１５０６４０号公報
【００１２】
【発明が解決しようとする課題】
上記特許文献１においては、バリア膜を形成して多層配線構造を形成した後にバリア膜をＣＭＰなどで除去するか、そのまま残した状態でパッケージに組み込むようにされていた。しかし、配線を形成した後に次の層との間に拡散防止膜を形成する際には、半導体基板２０の裏面にバリア膜が形成されていると、バリア膜の膜厚の差異により、拡散防止膜形成表面への熱の伝達が不均一となり拡散防止膜の膜厚を均一に制御するのが困難であった。層間の配線容量を低減するために拡散防止膜はできるだけ薄く形成されるのが好ましい。そのためには、拡散防止膜形成工程において、半導体基板２０の裏面のバリア膜を除去し、拡散防止膜形成表面への熱の伝導度を均一にする必要がある。
【００１３】
本発明は上記事情に鑑みなされたものであり、本発明の目的は、半導体基板の裏面に膜厚が均一なバリア膜を形成することにある。本発明の別の目的は、配線構造形成時に剥離液による半導体基板の裏面の浸食を防いで半導体装置を精度よく製造する技術を提供することである。本発明のまた別の目的は、配線構造形成時に、半導体基板裏面に金属汚染物質が付着するのを防ぐことにある。本発明のまた別の目的は、半導体基板の裏面を保護しつつ、拡散防止膜を精度よく形成する技術を提供することである。
【００１４】
【課題を解決するための手段】
本発明によれば、半導体基板の主面に絶縁膜を形成する工程と、半導体基板の裏面にプラズマを作用してバリア膜を形成する工程と、絶縁膜上に、所定の形状にパターニングされたレジスト膜を形成する工程と、レジスト膜をマスクとして絶縁膜を選択的にドライエッチングし、絶縁膜に凹部を形成する工程と、レジスト膜を除去する工程と、凹部を埋め込むように金属膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１５】
半導体基板の裏面にこのようなバリア膜を形成することにより、レジスト膜を除去する工程において、レジスト膜を剥離するために用いられる剥離液により半導体基板の裏面が浸食されるのを防ぐことができる。
【００１６】
ここで、レジスト膜は、アミン系の剥離液を用いて除去することができる。絶縁膜としては、種々の材料を用いることができるが、たとえばシリコン酸化膜、梯子型水素化シロキサン等のラダーオキサイド、またはこれらの積層膜を好ましく用いることができる。シリコン酸化膜やラダーオキサイドはフッ素系の溶液に溶解してしまうため、絶縁膜としてこのような材料を用いた場合、レジスト膜の除去にはアミン系のアルカリ水溶液が好ましく用いられる。しかし、半導体基板がシリコン基板の場合、シリコンはアミン系の剥離液に浸食されてしまう。半導体基板の裏面にバリア膜を形成することにより、半導体基板の裏面が浸食されるのを防ぐことができる。
【００１７】
本発明の半導体装置の製造方法において、バリア膜を形成する工程では、酸化性ガスを用いたプラズマにより半導体基板の裏面を酸化させてバリア膜を形成することができる。
【００１８】
ドライエッチングする工程において、エッチングガスにより半導体基板の裏面が酸化されることがあるが、このようなエッチングガスにより形成された自然酸化膜は、レジスト膜を剥離する際の剥離液により同時に除去されてしまい、半導体基板の裏面を保護することができない。また、半導体基板の裏面に不均一な膜厚の酸化膜が形成されていると、膜厚の薄いところでは半導体基板が浸食されてしまい、膜厚が厚いところでは半導体基板が浸食されないため、半導体基板の裏面が凹凸状になり、その後の工程で半導体基板をステージに水平に載置することができなくなってしまう。これにより、位置ずれが生じ、リソグラフィを正確に行うことができず、また、エッチングも面内で不均一になるという問題が生じる。本発明によれば、プラズマを作用させることにより膜厚が均一でレジスト膜を剥離する際の剥離液に対する耐性の高いバリア膜を形成することができ、半導体基板の裏面を保護することができる。
【００１９】
本発明の半導体装置の製造方法において、金属膜を形成する工程の後、半導体基板の裏面を洗浄してバリア膜を除去する工程をさらに含むことができる。
【００２０】
本発明のバリア膜は、レジスト膜を剥離するために用いられる剥離液から半導体基板の裏面を保護するとともに、金属膜の形成工程で金属汚染物質が半導体基板の裏面に付着するのを防ぐ機能も有する。金属膜を形成する工程の後にバリア膜を除去することにより、バリア膜表面に付着した金属汚染物質およびバリア膜中に拡散した金属汚染物質を除去することができ、その後の工程で金属汚染物質が半導体基板中に拡散するのを防ぐことができる。
【００２１】
本発明の半導体装置の製造方法において、バリア膜を除去して半導体基板の裏面全体を露出させることができる。また、本発明の半導体装置の製造方法において、バリア膜を除去する工程の後、バリア膜を除去する工程の後、絶縁膜上に拡散防止膜を形成する工程をさらに含むことができる。
【００２２】
上述したように、金属膜を形成した後に次の層との間に拡散防止膜を形成する際には、半導体基板の裏面にバリア膜が形成されていると、バリア膜の膜厚の差異により、拡散防止膜形成表面への熱の伝達が不均一となり拡散防止膜の膜厚を均一に制御するのが困難であった。そのため、拡散防止膜を形成する前にはバリア膜を除去して半導体基板の裏面を露出させておくことが好ましい。
【００２３】
本発明の半導体装置の製造方法によれば、金属膜を形成した後、拡散防止膜を形成する前に半導体基板の裏面を洗浄してバリア膜を除去して半導体基板の裏面を露出させるため、拡散防止膜の膜厚を制御して所望の厚さの均一な膜を形成することができる。ここで、バリア膜を洗浄する洗浄液としては、たとえばＦＰＭ（フッ酸、過酸化水素水）を用いることができる。これにより、金属膜を形成する工程で生じた金属汚染物質をも同時に洗浄除去することができる。
【００２４】
上述した従来のＣＶＤ法でバリア膜を形成する方法では、バリア膜の膜厚が厚く形成されてしまい、バリア膜をＣＭＰで除去する必要があった。そのため、金属膜形成後、拡散防止膜の形成前に毎回バリア膜を除去するのは手間がかかり、拡散防止膜を均一に薄く形成することが困難であった。また、熱酸化により酸化膜を形成する場合も、膜厚の制御が困難で、洗浄除去により容易に除去することができる程度の膜厚のバリア膜を膜厚を均一にして形成するのは困難であった。本発明によれば、レジスト膜を剥離除去する工程および金属膜の形成工程では半導体基板の裏面をバリア膜保護することができるとともに、拡散防止膜の形成時には容易にバリア膜を除去することができ、簡易な工程で半導体装置を精度よく形成することができる。
【００２５】
【発明の実施の形態】
図１は、本実施の形態における半導体装置の製造工程を示すフローチャートである。
まず、半導体基板上にトランジスタ等の素子を形成する（Ｓ１０）。つづいて、素子を覆うように、半導体基板上に層間絶縁膜を形成する（Ｓ１２）。次に、半導体基板の裏面にプラズマを作用してバリア膜を形成する（Ｓ１４）。ここで、バリア膜は半導体基板を構成する材料自体を酸化または窒化させることにより形成される。つづいて、層間絶縁膜上にフォトレジスト膜を形成する（Ｓ１６）。次に、フォトレジスト膜を所定形状に形成し、フォトレジスト膜をマスクとしてドライエッチングにより層間絶縁膜に配線溝を形成する（Ｓ１８）。
【００２６】
この後、剥離液を用いた洗浄によりフォトレジスト膜を除去する（Ｓ２０）。つづいて、配線溝を埋めるように層間絶縁膜上に金属膜を形成する（Ｓ２２）。次に、ＣＭＰにより配線溝外部に形成された金属膜を除去して配線を形成する（Ｓ２４）。次いで、金属膜形成工程およびＣＭＰ工程で生じた金属汚染物質等を除去するために半導体基板を洗浄する（Ｓ２６）。このとき、半導体基板の裏面に形成していたバリア膜も洗浄除去する。つづいて、次の配線層を形成するために、層間絶縁膜上に拡散防止膜を形成する（Ｓ２８）。
【００２７】
ステップ１４で形成するバリア膜は、ステップ２０でフォトレジスト膜を剥離する際に除去されないような材料および膜厚により構成され、ステップ２６における洗浄工程で除去されるような材料および膜厚により構成される。
【００２８】
上述したように、絶縁膜として、たとえばシリコン酸化膜、梯子型水素化シロキサン等のラダーオキサイド、またはこれらの積層膜を用いた場合、シリコン酸化膜やラダーオキサイドはフッ素系の溶液に溶解してしまうため、レジスト膜の除去にはアミン系の剥離液が好ましく用いられる。
【００２９】
また、配線材料として銅を用いた場合、銅を水で洗浄すると、銅デンドライトが生じ、配線抵抗が高くなってしまう。そのため、レジスト膜の除去に用いる剥離液は、その後に水でのリンスが不要な薬液を用いることが好ましい。この観点からも、フッ素系の剥離液ではなく、アミン系の剥離液が好ましく用いられる。
【００３０】
以上の理由から、本実施の形態において、バリア膜はアミン系の剥離液に浸食されないような材料により構成されるのが好ましい。また、ステップ２６では、半導体基板の主面に薬液がかからないようにして裏面のみを洗浄することにより、フッ素系の溶液を用いることもできる。
【００３１】
図２および図３は、本実施の形態における半導体装置の製造方法を示す工程図である。
まず、ステージ１０上に半導体基板２０を載置し、半導体基板２０上にトランジスタ等の素子を含む素子領域２２を形成する（図２（ａ））。ここで、半導体基板２０はシリコン基板である。
【００３２】
つづいて、素子領域２２上に層間絶縁膜２４を形成する（図２（ｂ））。層間絶縁膜２４としては、シリコン酸化膜のほか、ＨＳＱ（ハイドロジェンシルセスキオキサン）、ＭＳＱ（メチルシルセスキオキサン）、またはＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）等のポリオルガノシロキサン、ポリアリールエーテル（ＰＡＥ）、ジビニルシロキサン−ビス−ベンゾシクロブテン（ＢＣＢ）、またはＳｉｌｋ（登録商標）等の芳香族含有有機材料、ＳＯＧ（ｓｐｉｎ  ｏｎ  ｇｌａｓｓ）、ＦＯＸ（ｆｌｏｗａｂｌｅ  ｏｘｉｄｅ）、パリレン、サイトップ、ラダーオキサイド、またはＢＣＢ（Ｂｅｎｓｏｃｙｃｌｏｂｕｔｅｎｅ）等、様々な低誘電率材料を用いることができる。この中でも、梯子型水素化シロキサン等のラダーオキサイドを含む膜を好ましく用いることができる。たとえば、梯子型水素化シロキサン膜や、これとシリコン酸化膜等との積層膜などが好ましい。梯子型水素化シロキサンとは梯子型の分子構造を有するポリマーのことであり、配線遅延防止の観点から誘電率２．９以下のものが好ましく、また膜密度が低いものが好ましい。たとえば、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下、６３３ｎｍの屈折率が１．３８以上１．４０以下であることが好ましい。こうした膜材料の具体例としてＬ−Ｏｘ（商標）等を例示することができる。
【００３３】
つづいて、ステージ１０のステージ溝１２からステージピン１４を押しだし、半導体基板２０をステージ１０から浮上させる。図４は、ステージ１０の上面図である。ここで示すように、ステージ１０の中心部分には複数のステージピン１４が設けられ、これらを押し出すことにより、ステージ１０上に載置した半導体基板２０（図４では不図示）をステージ１０から浮上させることができる。また、各ステージ溝１２にはガス導入孔１３が設けられており、ここから各種ガスを導入することができる。図２は、図４のＡ−Ａ’断面図である。
【００３４】
図２に戻り、この状態で、酸化性ガスプラズマにより半導体基板２０の裏面および露出した側面を酸化してシリコン酸化膜により構成されるバリア膜２６を形成する（図２（ｃ））。酸化性ガスとしては、たとえば酸素ガス（Ｏ２）、一酸化窒素ガス（ＮＯ）、二酸化窒素ガス（ＮＯ２）、亜酸化窒素ガス（Ｎ２Ｏ）を用いることができる。この中でも、酸化性ガスとして酸素１００％のガスを用いることが好ましい。バリア膜２６は、たとえば高周波電界により酸素１００％のガスをプラズマ化し、ステージ１０の温度を約２００℃として半導体基板２０の裏面および露出した側面に約３０秒作用させることにより形成される。これにより、半導体基板２０の裏面に膜厚が均一な緻密なバリア膜２６を形成することができる。バリア膜２６の膜厚は好ましくは０．１ｎｍ〜２５ｎｍ、より好ましくは１ｎｍ〜１５ｎｍとする。膜厚を０．１ｎｍ以上とすることにより、後の工程で剥離液を用いてフォトレジスト膜を剥離除去する際にも半導体基板２０の裏面が浸食されるのを防ぐことができる。また、膜厚を２５ｎｍ以下とすることにより、後の洗浄工程でバリア膜２６を好適に洗浄除去することができる。
【００３５】
その後、層間絶縁膜２４上にフォトレジスト膜２８を形成する（図２（ｄ））。ここで、フォトレジスト膜２８は、化学増幅型レジストにより構成することができる。つづいて、フォトレジスト膜２８をＡｒＦエキシマレーザによるリソグラフィ技術を用いて所定形状にパターニングした後、フォトレジスト膜２８をマスクとしてドライエッチングにより層間絶縁膜２４を部分的に除去して配線溝３０を形成する（図３（ｅ））。このとき、エッチングガスとしてはＯ２やＣＦ４等が用いられる。
【００３６】
次に、剥離液ノズル４０から剥離液を噴出し、層間絶縁膜２４からフォトレジスト膜２８を剥離してフォトレジスト膜２８を除去する（図３（ｆ））。このとき、上述したように、剥離液としてはアミン系の剥離液を用いる。アミン系の剥離液としては、たとえばコリン水溶液（２−ヒドロキシエチルトリメチルアンモニウムハイドロオキサイド）等のアルカリ水溶液を用いることができる。本実施の形態において、半導体基板２０の裏面および側面はバリア膜２６により保護されているため、剥離液に浸食されることなくフォトレジスト膜２８を除去することができる。
【００３７】
本実施の形態において、バリア膜２６は、酸化性ガスプラズマを半導体基板２０に作用させることにより形成されているため、強アルカリ液の剥離液で洗浄しても除去されることなく半導体基板２０の裏面および側面を保護することができる。しかし、酸化性ガスプラズマではなく、大気中の空気により形成された自然酸化膜やめっき後に金属グレインを成長させるアニールにおける２００℃〜５００℃程度の低温熱酸化により形成された自然酸化膜は、剥離液に対する耐性が弱く、剥離液が部分的に浸透して半導体基板２０の裏面が損傷してしまう。
【００３８】
つづいて、配線溝３０を埋めるように層間絶縁膜２４上に金属膜３２を形成する（図３（ｇ））。金属膜３２は、銅や銀等低抵抗の金属により構成することができる。金属膜３２を銅により構成する場合、以下のように形成することができる。まず、銅めっきを成長させるための銅からなるシード銅膜をスパッタリング法により堆積する。次に、基板を液温約２５℃の硫酸銅水溶液に浸漬し、銅膜を電解めっき法により形成する。以上のようにしてめっきを施した後、２００℃以上５００℃以下で３０分程度、アニールを行う。これにより、金属膜３２中の金属の粒子径を大きくすることができ、金属の抵抗値をアニール前よりも低下することができる。
【００３９】
なお、ここでは図示していないが、銅等の低抵抗金属で配線溝３０を埋め込む前に、配線溝３０にバリアメタル膜を形成することができる。バリアメタル膜としては、たとえばＴｉ、Ｗ、Ｔａ等の高融点金属を用いることができる。好ましいバリアメタル膜としては、たとえば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ等が例示される。特に、ＴａＮおよびＴａが積層したタンタル系バリアメタルが好ましく用いられる。バリアメタル膜は、スパッタリング法、ＣＶＤ等の方法によって形成することができる。
【００４０】
その後、配線溝３０外部に形成された不要な金属膜３２をＣＭＰにより除去して配線を形成する（図３（ｈ））。
【００４１】
次に、金属膜３２の形成およびＣＭＰ処理により発生した金属汚染物質を除去するために半導体基板２０の裏面を洗浄する。半導体基板２０の裏面の洗浄は、たとえば以下に示すようなスピン洗浄法により行う。洗浄液としては、たとえばＦＰＭ（フッ酸、過酸化水素水）を用いることができる。これにより、配線構造の表面やバリア膜２６に付着した金属汚染物質を除去することができるとともにバリア膜２６も洗浄除去される（図３（ｉ））。これにより、バリア膜２６表面に付着した金属汚染物質およびバリア膜２６中に拡散した金属汚染物質を除去することができ、その後の工程で金属汚染物質が半導体基板２０中に拡散するのを防ぐことができる。
【００４２】
図５はスピン洗浄法の一例を示す模式図である。この例では、半導体基板２０の表面に気体を吹き付けて素子領域への除去液の付着を防止する。半導体基板２０を回転させながら、表面に窒素等の気体を吹き付けつつ裏面に洗浄液を滴下する。半導体基板２０の表面に気体を吹き付けることにより、端面に回り込む洗浄液を制御して素子領域２２を保護する。気体としては、窒素等の不活性ガスを用いることができる。
【００４３】
図６はスピン洗浄法の他の例を示す模式図である。この例では、半導体基板２０の表面に液体を吹き付けて素子領域への洗浄液の付着を防止している。半導体基板２０を回転させながら、裏面ノズル４４および端面ノズル４６から洗浄液を吹き付けるとともに、表面には表面ノズル４８から液体を吹き付ける。これにより、洗浄液が素子領域２２へ回り込むことを防ぐ。表面ノズル４８から吹き付ける液体としては、素子領域２２に損傷を与えないものが使用される。
【００４４】
以上のような方法により、素子領域への除去液の回り込みを防止でき、半導体基板２０の表面に形成された層間絶縁膜２４や金属膜３２の損傷を防ぐことができる。
【００４５】
図３に戻り、その後、層間絶縁膜２４上にプラズマＣＶＤ法により、拡散防止膜３４を形成する（図３（ｊ））。拡散防止膜３４は、ＳｉＣ、ＳｉＣＮ、ＳｉＮ、ＳｉＯＦ、ＳｉＯＮ、またはＳｉＯＣにより構成することができる。このような誘電率の低い材料を用いることにより、配線間容量を低減することができる。拡散防止膜３４の膜厚はたとえば約７０ｎｍとすることができる。本実施の形態において、拡散防止膜３４の形成前に半導体基板２０を洗浄して半導体基板２０の裏面にシリコンが露出した状態なので、プラズマＣＶＤ法により拡散防止膜３４を形成する際に、半導体基板２０表面へ熱を均一に伝導することができ、拡散防止膜３４の膜厚を制御して均一の厚さに形成することができる。
【００４６】
この後、拡散防止膜３４上に再び層間絶縁膜を形成し、上述したのと同様の方法で配線を形成することにより、多層配線構造を得ることができる。
【００４７】
【実施例】
以下のようにして半導体装置を形成した。
（ａ）シリコン基板の主面にシリコン酸化膜を形成；
（ｂ）シリコン基板の裏面にバリア膜（シリコン酸化膜）を形成；
（ｃ）シリコン酸化膜上に、所定の形状にパターニングされたレジスト膜を形成；
（ｄ）レジスト膜をマスクとしてシリコン酸化膜を選択的にドライエッチングし、シリコン酸化膜に配線溝を形成；
（ｅ）アミン系アルカリ水溶液でレジスト膜を除去；
（ｆ）配線溝を埋め込むように銅膜を形成；
（ｇ）ＣＭＰにより配線溝外部の銅膜を除去；
（ｈ）シリコン基板の裏面をＦＰＭ水溶液で洗浄
【００４８】
（ｂ）のバリア膜の形成は、以下のように行った。
（実施例１）
酸素１００％のガスをプラズマ化し、ステージの温度を約２００℃としてシリコン基板の裏面に３０秒作用させた。これにより、シリコン基板の裏面に膜厚約５ｎｍのシリコン酸化膜が形成された。
【００４９】
（参照例１）
プラズマＣＶＤ法により、シリコン基板の裏面に膜厚約５０ｎｍのシリコン酸化膜を形成した。
【００５０】
（参照例２）
熱酸化（３００℃）により、シリコン基板の裏面に膜厚約５ｎｍのシリコン酸化膜を形成した。
【００５１】
（ｈ）のＦＰＭ水溶液による洗浄の後、各例について、シリコン基板の裏面の様子を電子顕微鏡で確認した。その結果、実施例のシリコン基板の裏面は平坦で、シリコン酸化膜が除去されてシリコン基板が露出していることが確認された。一方、参照例１のシリコン基板の裏面にはシリコン酸化膜が残存しており、また参照例２のシリコン基板では、シリコン基板が露出していたが、裏面が凹凸状に荒れていることが確認された。
【００５２】
【発明の効果】
本発明によれば、半導体基板の裏面に膜厚が均一なバリア膜を形成することができる。これにより、本発明によれば、配線構造形成時に剥離液による半導体基板の裏面の浸食を防いで半導体装置を精度よく製造することができる。また、本発明によれば、半導体基板の裏面を保護しつつ、拡散防止膜を精度よく形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体装置の製造工程を示すフローチャートである。
【図２】本発明の実施の形態における半導体装置の製造方法を示す工程図である。
【図３】本発明の実施の形態における半導体装置の製造方法を示す工程図である。
【図４】ステージの上面図である。
【図５】スピン洗浄法の一例を示す模式図である。
【図６】スピン洗浄法の他の例を示す模式図である。
【図７】従来の銅等の金属配線を備えた半導体装置の製造方法を示す工程図である。
【符号の説明】
１０  ステージ
１２  ステージ溝
１３  ガス導入孔
１４  ステージピン
２０  半導体基板
２２  素子領域
２４  層間絶縁膜
２６  バリア膜
２８  フォトレジスト膜
３０  配線溝
３２  金属膜
３４  拡散防止膜
４０  剥離液ノズル
４４  裏面ノズル
４６  端面ノズル
４８  表面ノズル
【図１】
2004288870.tif 000003
【図２】
2004288870.tif 000004
【図３】
2004288870.tif 000005
【図４】
2004288870.tif 000006
【図５】
2004288870.tif 000007
【図６】
2004288870.tif 000008
【図７】
2004288870.tif 000009