(57)【要約】【課題】薄く高精度で、高信頼性の外層を形成でき、これにより電子部品の有効領域、すなわち機能領域を拡大し、性能の向上を図るとともに、それらを量産性良く実現する。【解決手段】絶縁層１１と導体層１２とを積層した積層体１０に端子電極４０を設けた電子部品に外層を形成する場合に、保護すべき導体層１２に電流を流して当該導体層１２の露出部分を覆う外層樹脂７０を電着法で設ける。また、前記保護すべき導体層１２への給電は前記端子電極側から行う。前記積層体に搭載部品が装着されている場合、前記搭載部品の電極及び前記積層体への接合部を少なくとも覆うように前記外層樹脂を電着で設ける。【選択図】        図１
2004296952.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と導体層とを積層した積層体に端子電極を設けた電子部品において、
前記積層体の側面に露出した導体層を覆う外層樹脂を電着で設けたことを特徴とする電子部品。
【請求項２】
前記積層体の導体層がヘリカルコイルを成しているか、前記積層体の導体層と橋架導体とでヘリカルコイルを成している請求項１記載の電子部品。
【請求項３】
前記積層体に搭載部品が装着されており、前記搭載部品の電極及び前記積層体への接合部を少なくとも覆うように前記外層樹脂を電着で設けた請求項１又は２記載の電子部品。
【請求項４】
絶縁層と導体層とを積層した積層体に端子電極を設けた電子部品の外層形成方法において、
保護すべき導体層に電流を流して当該導体層の露出部分を覆う外層樹脂を電着法で設けることを特徴とする電子部品の外層形成方法。
【請求項５】
前記保護すべき導体層への給電を前記端子電極から行う請求項４記載の電子部品の外層形成方法。
【請求項６】
前記外層樹脂を設ける前の電子部品を複数形成した集合基板を用いる場合に、前記電子部品が一方向に多数配列された棒状電子部品配列体になるように、前記棒状電子部品配列体が前記集合基板の周縁部において連結状態を維持するスリット加工を施し、当該スリット加工後の前記集合基板に対して前記外層樹脂を電着法で形成する請求項４又は５記載の電子部品の外層形成方法。
【請求項７】
前記外層樹脂を設ける前の電子部品が導体パターンを有し、該導体パターンの一部をアルカリ可溶のマスキングで覆う請求項４，５又は６記載の電子部品の外層形成方法。
【請求項８】
前記端子電極の形成面の全面に下地導体層を形成し、前記端子電極の形成領域を残してアルカリ可溶のマスキングで覆い、前記端子電極を電気めっきで形成する請求項４，５，６又は７記載の電子部品の外層形成方法。
【請求項９】
前記外層樹脂がポリイミド、エポキシ系又はアクリル系樹脂である請求項４，５，６，７又は８記載の電子部品の外層形成方法。
【請求項１０】
前記積層体に搭載部品を接合後、前記搭載部品の電極及び前記積層体への接合部を少なくとも覆うように前記外層樹脂を電着法で設けた請求項４，５，６，７，８又は９記載の電子部品の外層形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子部品及びその外層形成方法に係り、とくにモジュール、表面実装部品（ＳＭＤ）等の、少なくとも２個以上の個品がとれる集合基板を用いて一括処理を行う工程を有する電子部品の外層形成方法について、薄くて高信頼性の外層を精度良く形成でき、量産性良く製造可能な電子部品及びその外層形成方法に関する。
【０００２】
【従来の技術】
従来、集合基板を用いて多数の表面実装部品を一括して製造する場合、図５（Ａ）のように、集合基板１の縦横方向に、スペースＳ（Ｓ＝ダイシング幅＋２×外層厚さ）だけ離して部品２を縦横方向に整列させて作製し、同図（Ｂ）のようにダイサーで切り分けて個品となった部品２としている。この場合、スペースＳのうちダイシングされずに残った部分が部品２の周囲を覆う外層（最外部の保護層）となる。
【０００３】
また、公知文献ではないが、本出願人が提案している先願として下記特許文献１，２があり、ヘリカルコイルを有する電子部品を記載している。この場合、集合基板にスリットを形成して電子部品が列状に連なった構成部分を作製し、スリット内に樹脂を充填してからスリット充填樹脂中央を切断することで、当該電子部品が列状に連なった構成部分の側面の外層を形成している。
【０００４】
【特許文献１】特願２００２−２８５８２４号公報
【特許文献２】特願２００２−２８８６８１号公報
【０００５】
【発明が解決しようとする課題】
上記図５に示した従来技術では、以下に述べる問題がある。
▲１▼ダイシングの精度は±２０μｍ程度であるが、このために外層の厚さの精度が悪い。例えば、外層の平均厚さを５０μｍ程度となるように設定すると３０〜７０μｍとなり、ばらつく。以下の表１は従来技術による１００個の素子のダイシング後の外層厚さの分布を示し、ばらつきが大きいことが判る。
【０００６】
【表１】
2004296952.tif 000003
【０００７】
▲２▼また、工程内での樹脂の硬化収縮等により個品の配列がゆがむので、上記の傾向は一層助長される。
【０００８】
▲３▼上記のために外層の平均厚さを厚く設定せざるを得ず、最終形状を同一に設定する場合、これにより部品の有効領域を小さくせざるを得ない。部品そのもののサイズが大きい場合は、これはさほど気にはならないが、部品の大きさが１００５タイプ（縦１ｍｍ、横０．５ｍｍ、厚さ０．５ｍｍ）、０６０３タイプ（縦０．６ｍｍ、横０．３ｍｍ、厚さ０．３ｍｍ）になると、部品の性能を決定する重要な要素になる。すなわち、外層の体積が大きくなり、正味の部品の体積が小さくなるので、例えばコイルを形成する場合を考えると、巻線の径が小さくなり、これにより、Ｑの低下及びインダクタンスの取得範囲の低下（シリーズ化の範囲の縮小）をきたす。
【０００９】
本発明は、上記の点に鑑み、薄く高精度で、高信頼性の外層を形成でき、これにより電子部品の有効領域（機能領域）を拡大し、性能の向上を図るとともに、それらを量産性良く実現可能な電子部品及びその外層形成方法を提供することを目的とする。
【００１０】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本願請求項１の発明に係る電子部品は、絶縁層と導体層とを積層した積層体に端子電極を設けた構成において、
前記積層体の側面に露出した導体層を覆う外層樹脂を電着で設けたことを特徴としている。
【００１２】
本願請求項２の発明に係る電子部品は、請求項１において、前記積層体の導体層がヘリカルコイルを成しているか、前記積層体の導体層と橋架導体とでヘリカルコイルを成していることを特徴としている。
【００１３】
本願請求項３の発明に係る電子部品は、請求項１又は２において、前記積層体に搭載部品が装着されており、前記搭載部品の電極及び前記積層体への接合部を少なくとも覆うように前記外層樹脂を電着で設けたことを特徴としている。
【００１４】
本願請求項４の発明に係る電子部品の外層形成方法は、絶縁層と導体層とを積層した積層体に端子電極を設ける場合において、
保護すべき導体層に電流を流して当該導体層の露出部分を覆う外層樹脂を電着法で設けることを特徴としている。
【００１５】
本願請求項５の発明に係る電子部品の外層形成方法は、請求項４において、前記保護すべき導体層への給電を前記端子電極から行うことを特徴としている。
【００１６】
本願請求項６の発明に係る電子部品の外層形成方法は、請求項４又は５において、前記外層樹脂を設ける前の電子部品を複数形成した集合基板を用いる場合に、前記電子部品が一方向に多数配列された棒状電子部品配列体になるように、前記棒状電子部品配列体が前記集合基板の周縁部において連結状態を維持するスリット加工を施し、当該スリット加工後の前記集合基板に対して前記外層樹脂を電着法で形成することを特徴としている。
【００１７】
本願請求項７の発明に係る電子部品の外層形成方法は、請求項４，５又は６において、前記外層樹脂を設ける前の電子部品が導体パターンを有し、該導体パターンの一部をアルカリ可溶のマスキングで覆うことを特徴としている。
【００１８】
本願請求項８の発明に係る電子部品の外層形成方法は、請求項４，５，６又は７において、前記端子電極の形成面の全面に下地導体層を形成し、前記端子電極の形成領域を残してアルカリ可溶のマスキングで覆い、前記端子電極を電気めっきで形成することを特徴としている。
【００１９】
本願請求項９の発明に係る電子部品の外層形成方法は、請求項４，５，６，７又は８において、前記外層樹脂がポリイミド、エポキシ系又はアクリル系樹脂であることを特徴としている。
【００２０】
本願請求項１０の発明に係る電子部品の外層形成方法は、請求項４，５，６，７，８又は９において、前記積層体に搭載部品を接合後、前記搭載部品の電極及び前記積層体への接合部を少なくとも覆うように前記外層樹脂を電着法で設けたことを特徴としている。
【００２１】
【発明の実施の形態】
以下、本発明に係る電子部品及びその外層形成方法の実施の形態を図面に従って説明する。
【００２２】
図１乃至図３を用いて本発明に係る電子部品及びその外層形成方法の第１の実施の形態を説明する。この第１の実施の形態はヘリカルコイルを内蔵した表面実装部品を作製する例である。
【００２３】
まず、図１（Ａ）のコア層形成工程にて、絶縁層１１と導体層１２とを交互に積層した積層体１０に対して、コア層形成のための角柱状の溝１３を積層方向（図のＹ方向）形成する。実際には図１のＸ方向（横方向）及びＹ方向に広がった集合基板を用いて処理を行う。図１はＸ方向に１列に個品が並んでいるが、実際にはＹ方向にも、適当な間隔（後述するＸ方向のダイシング幅以上）をおいて多数並んでいる。この溝１３は積層体１０のＸ方向に一定間隔をおいて複数形成される。絶縁層１１は絶縁樹脂層であり、導体層１２は例えば銅箔等を使用し、角柱状の溝１３を形成することにより、コ字型の導体層１２が一定間隔に並んだ配置となる。
【００２４】
そして、角柱状の溝１３内にコア層１４となる絶縁樹脂又は樹脂に磁性体粉を混入した複合材料を充填する。コア層１４に使用する樹脂は前記絶縁層１１と同様のものを使用可能である。
【００２５】
次に、図１（Ｂ）の橋架導体形成工程において、隣接するコ字型の導体層１２間を接続するための橋架導体２０を形成する。この橋架導体２０は、例えば、フォトリソグラフィー技術を利用したパターンめっき法、スパッタ等の薄膜工法等で形成する。この橋架導体２０の形成により、図２のように、コ字型の導体層１２と橋架導体２０とでヘリカルコイルが形成される。このヘリカルコイルは角柱状のコア層１４を周回することになる。
【００２６】
その後、図１（Ｃ）の上下保護層形成工程にて、上下保護層２１，２２を積層体１０の橋架導体２０を設けた面及び反対面に絶縁樹脂で形成する。この絶縁樹脂は前記絶縁層１１と同様のものを使用可能である。
【００２７】
それから、図１（Ｄ）のビアホール形成工程にて、ビアホール２３を保護層２１にレジストマスクを使用したサンドブラスト加工、レーザー加工等で形成する。ビアホール２３は図２のヘリカルコイルの端部を後工程で形成する端子電極４０に接続するためのものである。
【００２８】
次に、図１（Ｅ）の下地導体層形成工程にて、下地導体層３０を保護層２１上に形成する。下地導体層３０は例えば０．３μｍ厚の銅層であり、無電解めっき等で形成する。
【００２９】
それから、図１（Ｆ）のレジストパターン形成工程において、端子電極形成領域を除き下地導体層３０をレジストパターン３１で被覆する（アルカリ可溶のマスキングを形成する）。レジストパターン３１は例えばアルカリ可溶のフォトレジストとしてのドライフィルムの紫外線による露光現像で行うことができる。
【００３０】
そして、図１（Ｇ）の端子電極形成工程にて、下地導体層３０の露出した端子電極形成領域に電気めっきにより端子電極４０を形成する。なお、図示は省略するが、後工程で外層樹脂を電着する際に、端子電極４０に外層樹脂が電着しないように、端子電極４０を少なくとも覆うレジストを設ける。例えば端子電極４０の形成されている面にアルカリ可溶のドライフィルムを貼り付け、全面を紫外線で露光してレジスト（アルカリ可溶のマスキング）とする。この場合、ドライフィルムの厚さは端子電極４０の厚さの１．５倍以上が望ましい。
【００３１】
その後、図１（Ｈ）のスリット加工工程において、Ｙ方向のスリット４５をダイシングで形成し、Ｘ方向に連なっていた表面実装部品５０同士を切り離す。但し、実際に図３の集合基板６０で作製する場合、スリット４５の形成後もヘリカルコイルを内蔵した表面実装部品５０はＹ方向には連続しており、表面実装部品５０がＹ方向に多数配列された棒状電子部品配列体５１として残る。また、前記集合基板をスリット加工する際、図３のように、前記集合基板６０の周縁部６１は連結状態に残しておき、スリット４５を形成後においても前記棒状電子部品配列体５１が周縁部６１にて等間隔で一体に支持されるようにしておく。その後、スリット加工のためのダイシング時のバリを除去するために、ソフトエッチングを行う。このときのエッチング液組成は過硫酸ソーダ２００ｇ／Ｌ、硫酸２０ｍＬ／Ｌであり、処理条件は例えば２５℃で２分である。このとき電着工程の導通を確保するために、図３のスリット４５の外枠となる周縁部６１の一部にマスキングを施しておく。
【００３２】
次に、図１（Ｉ）の電着工程において、表面実装部品５０の両側面（図３の棒状電子部品配列体５１の両側面）、言い換えれば図３の集合基板６０のスリット４５に外層樹脂７０を電着法により付着させる。すなわち、電着液中に図３の集合基板６０を浸した状態において、下地導体層３０（端子電極４０）に直流電圧を印加し、下地導体層３０に電気接続している各導体層１２に電流を流して側面露出部分に外層樹脂７０を電着する。電着法で形成する外層樹脂７０としては、ポリイミド、エポキシ系、アクリル系のものが挙げられる。電着液の具体例として、日本ペイント社製の商品名「ＩＮＳＵＬＥＥＤ」（エポキシ系のカチオン電着樹脂）があり、この電着液の場合、処理条件は液温３０℃、印加電圧１〜５０Ｖ５秒、５０Ｖ２５秒である。その後、乾燥処理を行う。乾燥条件はコンベクションオーブン中で１００℃１０分である。なお、電着した硬化前の外層樹脂７０は乾燥温度（１００℃前後）で粘度が低下して適度の流動性を有し、また積層体１０における導体層１２の配列間隔は小さいため、導体層１２の露出部分に付着した外層樹脂７０はその流動性により表面実装部品５０の側面全面に広がり、表面張力で表面が平坦になるように流動する。
【００３３】
次に、図１（Ｊ）のレジスト剥離工程において、端子電極４０を覆っていたレジスト及び下地導体層３０を覆っていたレジストパターン３１を剥離する。レジストとしてドライフィルムを使用した場合、剥離条件は４０℃の水酸化ナトリウム３％液に５分間浸漬する。
【００３４】
レジスト剥離工程終了後、電着法で形成した外層樹脂７０の硬化を行う。硬化条件は日本ペイント社製の「ＩＮＳＵＬＥＥＤ」を使用した場合、コンベクションオーブン内で１６０℃、１時間である。
【００３５】
次に、図１（Ｋ）の下地導体層剥離工程において、下地導体層３０をエッチングする。エッチング条件はメルテックス社の商品名「エープロセス」を用いて室温で１分間である。このとき端子電極４０は、その表面に錫層もしくは金層等を予め電気めっきしておくことで、エッチングされないように設定できる。
【００３６】
最後に、Ｘ方向に平行にダイシングして個品の表面実装部品５０に分離する。これにより、絶縁層１１と導体層１２とを積層した積層体１０に端子電極４０を設けた電子部品であって、積層体１０の側面に露出した導体層１２を覆う外層樹脂７０を電着で設けた電子部品としての表面実装部品５０が得られる。
【００３７】
以下の表２は電着する外層樹脂７０の厚さを１０μｍ程度となるように設定したときの、素子１００個の外層厚さの分布を示し、ばらつきが小さく、外層樹脂７０の厚みを薄く形成できることが判る。但し、電着液：日本ペイント社製の「ＩＮＳＵＬＥＥＤ」、乾燥条件：コンベクションオーブン中で１００℃１０分、硬化条件：コンベクションオーブン内で１６０℃、１時間とした。
【００３８】
【表２】
2004296952.tif 000004
【００３９】
また、以下の表３は電着する外層樹脂７０の厚さを１７μｍ程度となるように設定したときの、素子１００個の外層厚さの分布を示す。
【００４０】
【表３】
2004296952.tif 000005
この表３では外層樹脂７０の乾燥工程の途中において図３の集合基板６０を上下反転している（外層樹脂の流動性で樹脂下部の厚みが大きくなるのを防止するため）。この表３の場合、素子１００個の全てが１７±２μｍの範囲に入っており、いっそうばらつきを小さくすることが可能である。
【００４１】
この第１の実施の形態によれば、▲１▼集合基板上に電子部品としての表面実装部品５０を縦横一定のピッチで作成し、▲２▼上記で側部の外層で覆われるべき導体層１２がダイシング後に露出するように設計し、▲３▼端子電極、又は端子電極に導通する下地電極層等から給電して電着法により側面に外層樹脂７０を付着形成するようにしたので、次の通りの効果を得ることができる。
【００４２】
（１）従来技術と比較して改良された点
▲１▼外層の厚さの精度の向上が可能である。例えば、絶縁層１１と導体層１２とを積層した積層体１０の側面に平均５０μｍ厚の外層を形成する場合、従来法では３０〜７０μｍにばらつくが、本実施の形態では表２、表３の結果からわかるようにばらつきを改善できる。
▲２▼積層体１０の側面に薄い外層が形成できる（表２のように１０μｍの外層形成可能）。
▲３▼上記の理由によって、外形寸法を同一とした場合には外層の体積を小さくでき、正味の部品の体積を増大させることが可能であり、ヘリカルコイルの巻線の径を大きくすることができ、これにより、Ｑの向上及びインダクタンスの取得範囲の拡大（シリーズ化の範囲の拡大）を図り得る。とくに、特性の向上はインダクタンス素子でチップサイズの小さい場合に顕著である。
【００４３】
（２）その他優れた点
▲１▼電着法であるため、導体の露出している部分に選択的に外層を形成出来る。
▲２▼アルカリ可溶のレジスト（感光性である必要はない）で容易にマスキングができ、電着後の乾燥工程の後で、容易に剥離できる。よって、端子電極４０等の導体部であるが絶縁層を形成したくない場所は選択的に電着による絶縁層を形成させないでおける。
▲３▼必要部分に選択的に絶縁層を形成出来るので材料効率に優れる。
▲４▼電着法で形成するので、タクトが短く（処理時間約１分）、量産性に優れる。
▲５▼電着法で形成するので外層はピンホールが少なく信頼性に富む。
▲６▼電着時の導体層１２への給電は、端子電極４０又は下地導体層３０（集合基板６０の周縁部６１に延長している）を利用して容易に行うことができ、端子電極４０は底面電極であり、マスキングが容易である。
【００４４】
図４で本発明の第２の実施の形態を説明する。この第２の実施の形態は、絶縁層８１と導体層８２との積層体としてのモジュール基板８０上に搭載部品９０，９５を装着した後、搭載部品９０，９５の電極９１，９６及びモジュール基板８０への接合部９２，９７にも電着で外層樹脂７０を設けている。
【００４５】
電着法で外層樹脂７０を形成する手順を説明すると、図４（Ａ）のように、搭載部品９０，９５を装着したモジュール基板８０をダイシングしてモジュール基板８０の側面に導体層８２を露出させる。その後、モジュール基板８０及び搭載部品９０，９５共に電着液中に浸し、導体層８２に電気接続する端子電極８３を通して通電することで、側面に露出した導体層８２を覆う外層樹脂７０を付着形成する。このとき、前記端子電極８３を通して前記搭載部品９０，９５の電極９１，９６及びモジュール基板８０への接合部９２，９７（モジュール基板８０側の導体パターンへのはんだ接続部分等）にも外層樹脂７０を付着形成できる。
【００４６】
なお、電着に際し、端子電極８３への電着を防止するために、第１の実施の形態と同様に端子電極８３を覆うようにドライフィルム等のレジストを設けておく。
【００４７】
この第２の実施の形態の場合、搭載部品９０，９５を搭載してから、電着法により外層樹脂７０を形成するため、搭載部品とモジュール基板８０の接合部で導体の露出している部分も保護層を形成出来る利点がある。なお、電着法で形成した外層樹脂７０の硬化処理時の最高温度は１６０℃程度であり、はんだ耐熱試験時の温度に比較してはるかに低く、搭載部品９０，９５には悪影響は無い。
【００４８】
なお、上記第１又は第２の実施の形態において、図３の集合基板６０の周縁部６１に延長している下地導体層３０を利用して、図１の各々の表面実装部品５０の導体層１２、図４の導体層８２等に通電することが可能であるが、下地導体層の無い場合には、各部品の端子電極を相互に接続するＹ方向の導体パターンで接続しておき、個品に分離するためのダイシング時に切り離す構成とすればよい。
【００４９】
上記第１又は第２の実施の形態の電着工程において、電着不要部分のマスキングはドライフィルムの他、粘着テープ、ＵＶ剥離シート、熱剥離シート、液状レジスト等を用いることができる。なかでもドライフィルムは形成が容易で、またアルカリ液で容易に剥離でき、さらに、エポキシ系のカチオン電着樹脂と組み合わせると、外層となる電着樹脂は未硬化状態でもアルカリ液の影響を受けないので好ましい。
【００５０】
上記第１の実施の形態では、ヘリカルコイルが電子部品の長手方向に巻かれた縦巻き構造であるが、ヘリカルコイルが電子部品の短手方向に巻かれた横巻き構造の場合にも、巻き径を大きくとれ、Ｑの増大、インダクタンスの取得範囲の拡大が可能である。また、第１の実施の形態では、積層体の導体層と橋架導体との組み合わせでヘリカルコイルを形成したが、導体層間の絶縁層にスルーホールを設けて複数の導体層でヘリカルコイルを構成しても本発明を適用可能である。
【００５１】
以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、絶縁層と導体層とを積層した積層体に端子電極を設けた電子部品の外層を形成する場合に、保護すべき導体層に電流を流して当該導体層の露出部分を覆う外層樹脂を電着法で設けたので、外層樹脂を薄くし、かつばらつきを少なくして形成可能である。このため、外層の体積を小さくでき、正味のインダクタンス素子、コンデンサ素子の体積を増大させることが可能である。例えば、インダクタンス素子の場合、ヘリカルコイルの巻線の径を大きくすることができ、これにより、Ｑの向上及びインダクタンスの取得範囲の拡大（シリーズ化の範囲の拡大）を図り得、またコンデンサ素子の場合には静電容量の増大を図り得る。また、電着法で形成した外層樹脂は肉厚が薄くともピンホールが少なく、信頼性が高い。
【図面の簡単な説明】
【図１】本発明に係る電子部品及びその外層形成方法の第１の実施の形態であって、ヘリカルコイルを内蔵した表面実装部品を作製する例を示す説明図である。
【図２】第１の実施の形態において、コ字型導体層１２と橋架導体２０とでヘリカルコイルを構成していることを説明する斜視図である。
【図３】第１の実施の形態の製造過程で用いる集合基板の例を示す平面図である。
【図４】本発明の第２の実施の形態であって、モジュール基板上に搭載部品を装着した構成に適用した場合の断面図である。
【図５】従来技術による電子部品の外層形成方法を示す説明図である。
【符号の説明】
１，６０  集合基板
２  部品
１０  積層体
１１  絶縁層
１２  導体層
１３  溝
１４  コア層
２０  橋架導体
２１，２２  上下保護層
２３  ビアホール
３０  下地導体層
３１  レジストパターン
４０  端子電極
５０  表面実装部品
５１  電子部品配列体
６１  周縁部
７０  外層樹脂
【図１】
2004296952.tif 000006
【図２】
2004296952.tif 000007
【図３】
2004296952.tif 000008
【図４】
2004296952.tif 000009
【図５】
2004296952.tif 000010