(57)【要約】【課題】高周波雑音を減少させるデータバス構造を有する半導体メモリ装置を提供する。【解決手段】メモリを備えるメモリモジュール及びこのメモリモジュールに印加されるデータを伝達するデータバスを備える半導体メモリ装置において、データバスはデータの高周波成分を除去してメモリモジュールに伝達する低域データパス部を備えることを特徴とする。低域データパス部はデータバスに並列に連結され、ＰＣＢパターンより設けられた複数のスタブを備えることを特徴とする。低域データパス部はデータバスに並列に連結され、ＰＣＢパターンより設けられた複数の平板を備えることを特徴とする。低域データパス部はデータバスが広幅部と狭幅部とを交互に連結した形態であることを特徴とする。【選択図】　　　図２
2004013900.tif 000002
【特許請求の範囲】
【請求項１】
メモリを備えるメモリモジュール及びこのメモリモジュールに印加されるデータを伝達するデータバスを備える半導体メモリ装置において、
前記データバスは、
前記データの高周波成分を除去して前記メモリモジュールに伝達する低域データパス部を備えることを特徴とする半導体メモリ装置。
【請求項２】
前記低域データパス部は、
前記データバスに並列に配列され、プリント配線板（ＰＣＢ）パターンより設けられた複数のスタブを備えることを特徴とする請求項１に記載の半導体メモリ装置。
【請求項３】
前記スタブは、
一端が開放されていることを特徴とする請求項２に記載の半導体メモリ装置。
【請求項４】
前記低域データパス部は、
前記データバスに並列に配列され、ＰＣＢパターンより設けられた複数の平板を備えることを特徴とする請求項１に記載の半導体メモリ装置。
【請求項５】
前記データバスは、
スルーラインを備え、
前記平板は、
ＰＣＢパターンより設けられた連結ラインにより前記スルーラインに連結されることを特徴とする請求項４に記載の半導体メモリ装置。
【請求項６】
前記低域データパス部は、
第１幅を有する部分と第２幅を有する部分とを備え、第１幅を有する部分と第２幅を有する部分とが交互に連結される形態であり、第１幅を有する部分が第２幅を有する部分より広いことを特徴とする請求項１に記載の半導体メモリ装置。
【請求項７】
前記低域データパス部は、
インピーダンスの高い部分とインピーダンスの低い部分とが交互に連結される形態であることを特徴とする請求項１に記載の半導体メモリ装置。
【請求項８】
メモリを備えるメモリモジュールと、
このメモリモジュールに印加されるデータを伝達する複数のスルーラインと、
このスルーラインに並列に連結され、ＰＣＢパターンより設けられた複数のスタブとを備えることを特徴とする半導体メモリ装置。
【請求項９】
前記スタブは、
前記スルーラインに連結されていない方向の端部が開放されていることを特徴とする請求項８に記載の半導体メモリ装置。
【請求項１０】
メモリを備えるメモリモジュールと、
このメモリモジュールに印加されるデータを伝達する複数のスルーラインと、
このスルーラインに並列に連結されてＰＣＢパターンより設けられた複数の平板とを備えることを特徴とする半導体メモリ装置。
【請求項１１】
前記平板は、
ＰＣＢパターンより設けられた連結ラインにより前記スルーラインと連結されることを特徴とする請求項１０に記載の半導体メモリ装置。
【請求項１２】
メモリを備えるメモリモジュールと、
このメモリモジュールに印加されるデータを伝達するデータバスとを備える半導体メモリ装置において、
前記データバスは、
第１幅を有する部分と第２幅を有する部分とを備え、第１幅を有する部分と第２幅を有する部分とが交互に連結される形態であり、第１幅を有する部分が第２幅を有する部分より広いことを特徴とする半導体メモリ装置。
【請求項１３】
メモリを備えるメモリモジュールと、
このメモリモジュールに印加されるデータを伝達するデータバスとを備える半導体メモリ装置において、
前記データバスは、
インピーダンスの高い部分とインピーダンスの低い部分とが交互に連結される形態であることを特徴とする半導体メモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特にデータの高周波数雑音を減少させて低周波数のデータだけを通過させるデータバス構造を有する半導体メモリ装置に関する。
【０００２】
【従来の技術】
半導体メモリ装置は主に高集積化及びそれによる大容量化に重点をおいて発展し、一方コンピュータシステムの中心となる中央処理処置は主に高速化に重点をおいて発展してきた。
その結果、コンピュータシステムにて中央処理処置とメモリ装置間の動作速度の差がますます大きくなり、最近はメモリ装置の動作速度がコンピュータシステム全体の性能を制限する主要原因になっている。
【０００３】
また、最近メモリシステムの高速化及び低電力化によりシステムの動作電圧は次第に低くなっている。従って、メモリシステムにてデータ入出力に使われる信号の電圧レベルも動作電圧により次第に小さくなっている。
【０００４】
しかし、動作速度が高速化するにつれてシステムから発生する高周波雑音は増え続けるようになるので、システム動作に必要な電圧マージンを確保するのがますます困難になってきている。
【０００５】
低電圧、高速動作システムにて必要な信号の電圧マージンを確保するためには、信号電圧の高さを最大化してシステムから発生する高周波雑音を最小化できるようにバスチャンネル構造を最適化しなければならない。
【０００６】
図１は一般的なスタブ方式のメモリバス構造を示す図である。
図１を参照すれば、一般的なスタブ方式のメモリバス構造１００では、バス１６０がシステムボード上に位置し、メモリモジュール１４０上の各メモリ装置１３０はモジュール１４０上のスタブ１５０を通じてバス１６０に連結される。スタブ１５０はモジュールソケット１２０を経由してバス１６０から分岐される形態を有する。
図１にてバス１６０はメモリコントローラ１１０に連結される。
【０００７】
図１に示された従来のスタブ方式のバス構造１００では、チャンネル、すなわちバス１６０の全体の長さが短いために、チャンネルでの信号伝達遅延時間が短くて電磁波干渉も少ない。
【０００８】
しかし、スタブ構造によりチャンネル上に不連続性とインピーダンス不整合とが発生し、それにより反射波雑音が生じる。それにより、高速動作にて反射波雑音の影響によりチャンネル上の信号の波形に深刻な歪曲が生じてメモリシステムの高速動作が制限される。
すなわち、スタブ方式のバス構造ではチャンネル上の反射波雑音により信号忠実度が低下する。
【０００９】
従って、スタブ方式のバス構造１００ではチャンネル上の反射波雑音により信号忠実度が低下する現象を緩和させるために、一般的にバス上にスタブ抵抗が使われる。スタブ抵抗はチャンネルと直列に付着される。
しかし、スタブ抵抗は高周波雑音を減らすと共にチャンネル上の信号電圧も下げ、低い信号電源を使用する場合の信号大きさを一層小さくする問題を有している。
【００１０】
最近では、かような問題点を解決するための方法として、チャンネル上にインピーダンス整合用に使われる直列抵抗を並列キャパシタに代える方式が提案されている。この方式はチャンネル整合のために使われる直列抵抗による信号電圧低下を改善できる長所がある。
しかし、キャパシタをチャンネルに並列に付着する過程にて製作工程が複雑になる短所がある。
【００１１】
【発明が解決しようとする課題】
本発明がなそうとする技術的課題は、プリント配線板（ＰＣＢ：ＰｒｉｎｔｅｄＣｉｒｃｕｉｔＢｏａｒｄ）パターンだけを利用して高周波数雑音を除去して低周波数のデータだけを伝達するデータバス構造を有する半導体メモリ装置を提供することにある。
【００１２】
【課題を解決するための手段】
前記技術的課題を達成するための本発明の第１形態による半導体メモリ装置は、メモリを備えるメモリモジュール及びこのメモリモジュールに印加されるデータを伝達するデータバスを備える半導体メモリ装置において、前記データバスは前記データの高周波成分を除去して前記メモリモジュールに伝達する低域データパス部を備えることを特徴とする。
前記低域データパス部は前記データバスに並列に配列され、ＰＣＢパターンより設けられた複数のスタブを備えることを特徴とする。
前記スタブは一端が開放されていることを特徴とする。
前記低域データパス部は前記データバスに並列に配列され、ＰＣＢパターンより設けられた複数の平板を備えることを特徴とする。
前記メモリ装置はスルーラインを備え、前記平板はＰＣＢパターンより設けられた連結ラインにより前記スルーラインと連結されることを特徴とする。
前記低域データパス部は第１幅を有する部分と第２幅を有する部分とを備え、第１幅を有する部分と第２幅を有する部分とが交互に連結される形態であり、第１幅を有する部分が第２幅を有する部分より広いことを特徴とする。
【００１３】
前記技術的課題を達成するための本発明の第２形態による半導体メモリ装置は、メモリを備えるメモリモジュール、このメモリモジュールに印加されるデータを伝達する複数のスルーライン及びこのスルーラインに並列に連結され、ＰＣＢパターンより設けられた複数のスタブを備えることを特徴とする。
前記スタブは前記スルーラインに連結されていない方向の終端が開放されていることを特徴とする。
【００１４】
前記技術的課題を達成するための本発明の第３形態による半導体メモリ装置は、メモリを備えるメモリモジュール及びこのメモリモジュールに印加されるデータを伝達するスルーラインを備える半導体メモリ装置において、スルーラインに並列に連結されてＰＣＢパターンより設けられた複数の平板を備えることを特徴とする。
前記平板はＰＣＢパターンより設けられた連結ラインにより前記スルーラインと連結されることを特徴とする。
【００１５】
前記技術的課題を達成するための本発明の第４形態による半導体メモリ装置は、メモリを備えるメモリモジュール及びこのメモリモジュールに印加されるデータを伝達するデータバスを備える半導体メモリ装置において、前記データバスは第１幅を有する部分と第２幅を有する部分とを備え、第１幅を有する部分と第２幅を有する部分とが交互に連結される形態であり、第１幅を有する部分が第２幅を有する部分より広いことを特徴とする。
【００１６】
また、本発明の装置は、メモリを備えるメモリモジュール及びこのメモリモジュールに印加されるデータを伝達するデータバスを備える半導体メモリ装置において、前記データバスはインピーダンスの高い部分とインピーダンスの低い部分とが交互に連結される形態であることを特徴とする。
【００１７】
従って、本発明による半導体メモリ装置は別途の受動素子を付着せずにも、データバスを通じて伝えられるデータの高周波数雑音を減少させてデータの電圧マージンを改善でき、またキャパシタなどの受動素子にかかる費用と受動素子を装着するのに必要な工程などを単純化させられる長所がある。
【００１８】
【発明の実施の形態】
本発明と本発明の動作上のメリット及び本発明の実施により達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。
【００１９】
以下、添付された図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図に提示された同じ参照符号は同じ部材を示す。
【００２０】
図２は本発明の第１実施形態による半導体メモリ装置を示す図である。
図２を参照すれば、本発明の第１実施形態による半導体メモリ装置２００はメモリＭ１，Ｍ２，Ｍ３，Ｍ４を備えるメモリモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４及びメモリモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４に印加されるデータを伝達するデータバスＤＡＢＵＳを備える半導体メモリ装置において、データバスＤＡＢＵＳはデータの高周波成分を除去してメモリモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４に伝達する低域データパス部２２０を備える。
【００２１】
以下、図２を参照して本発明の第１実施形態による半導体メモリ装置の動作が詳細に説明される。
図２にはメモリＭ１，Ｍ２，Ｍ３，Ｍ４を制御するメモリコントローラ２１０と、メモリＭ１，Ｍ２，Ｍ３，Ｍ４を備えるモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４と、モジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４が装着されるスロットＳ１，Ｓ２，Ｓ３，Ｓ４とが示されている。
そして、メモリコントローラ２１０とメモリＭ１，Ｍ２，Ｍ３，Ｍ４とはデータバスＤＡＢＵＳを通じて連結される。
データバスＤＡＢＵＳはデータの高周波成分を除去してメモリモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４に伝達する低域データパス部２２０を備える。
低域データパス部２２０はデータの高周波成分を減少させて高周波成分により生じる高周波雑音を減少させ、低周波成分だけを通過させるローパスフィルタの機能を果たす。ローパスフィルタの機能を果たす低域データパス部２２０はＰＣＢパターンを利用して設けられる。
【００２２】
従来は、データバスＤＡＢＵＳにキャパシタなどの受動素子が付着されて高周波雑音を減少させる役割を果たしたが、受動素子は付着するのに工程上の問題による制約を多く受ける。
それに比べ、本発明では別途の受動素子を使用せずにＰＣＢパターンだけよりなる低域データパス部２２０を使用するので、価格及び製作工程面にて有利である。また、設計自由度も高まって多様な周波数特性を有するさまざまなバス構造を設計するにあたっても容易である。
【００２３】
低域データパス部２２０の構造をさらに詳細に説明する。
低域データパス部２２０はＰＣＢパターンより設けられた複数のスタブを備える。スタブの一端はデータバスＤＡＢＵＳのスルーラインに連結される。他の一方の端は開放されている。低域データパス部２２０がスタブを備える構造は図３に示されており、動作についての詳細な説明は後述する。
【００２４】
低域データパス部２２０はＰＣＢパターンより設けられた複数の平板を備える。平板はＰＣＢパターンより設けられた連結ラインにより前記データバスＤＡＢＵＳのスルーラインに連結される。
低域データパス部２２０がＰＣＢパターンより設けられた複数の平板を備える構造は図４に示されており、動作についての詳細な説明は後述する。
【００２５】
低域データパス部２２０は広幅部と狭幅部とが交互に連結される形態であることを特徴とする。低域データパス部２２０が広幅部と狭幅部とを交互に連結した形態の構造であることは図５に示されており、動作についての詳細な説明は後述する。図５の構造を再び説明すれば、低域データパス部２２０はデータバスＤＡＢＵＳがインピーダンスの高い部分とインピーダンスの低い部分とを交互に連結した形態である。
【００２６】
低域データパス部２２０の３つの具体例は全て共通してデータの高周波雑音を減少させるローパスフィルタの機能を果たす。
【００２７】
図３は本発明の第２実施形態による半導体メモリ装置を示す図である。
図３を参照すれば、本発明の第２実施形態による半導体メモリ装置３００は、メモリＭ１，Ｍ２，Ｍ３，Ｍ４を備えるメモリモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４及びメモリモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４に印加されるデータを伝達するデータバスＤＡＢＵＳを備える半導体メモリ装置において、半導体メモリ装置３００はデータバスＤＡＢＵＳのスルーラインに並列に連結され、ＰＣＢパターンより設けられた複数のスタブ３２０を備える。
スタブ３２０はデータバスＤＡＢＵＳのスルーラインに連結されていない方の端部が開放されている。
【００２８】
図３のスタブ３２０はデータバスＤＡＢＵＳに連結されて図２の低域データパス部２２０の機能を果たす。スタブ３２０はＰＣＢパターンより設けられて短い線路である。スタブ３２０はデータバスＤＡＢＵＳのスルーラインに並列に連結される。
【００２９】
スタブ３２０はデータ周波数の波長と比較して非常に短くし、所望の信号帯域にてキャパシタの特性を有する。
すなわち、スタブ３２０はデータバスＤＡＢＵＳのスルーラインに並列に連結されたキャパシタの機能とローパスフィルタの役割とを果たす。従って、データの高周波雑音は減少して低周波数成分だけがメモリに伝えられる。
スタブ３２０の幅と長さ及び配置を多様にすれば、さまざまなローパスフィルタを具現できる。
【００３０】
図４は本発明の第３実施形態による半導体メモリ装置を示す図である。
図４を参照すれば、本発明の第３実施形態による半導体メモリ装置４００は、メモリＭ１，Ｍ２，Ｍ３，Ｍ４を備えるメモリモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４及びメモリモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４に印加されるデータを伝達するデータバスＤＡＢＵＳを備える半導体メモリ装置において、半導体メモリ装置４００はデータバスＤＡＢＵＳのスルーラインに並列に連結されてＰＣＢパターンより設けられた複数の平板４２０を備える。
平板４２０はＰＣＢパターンより設けられた短い連結ラインＳＴＢによりデータバスＤＡＢＵＳのスルーラインに連結される。
【００３１】
図４の平板４２０は図２の低域データパス部２２０の機能を果たす。平板４２０はＰＣＢパターンより設けられ、システムボード（図示せず）の接地面との間に平板キャパシタを形成する。
平板４２０の大きさを調節してデータバスＤＡＢＵＳに影響を及ぼすキャパシタンスの量を調節できる。
データバスＤＡＢＵＳとデータバスＤＡＢＵＳのスルーラインに並列に連結された平板４２０とはローパスフィルタの役割を果たす。従って、データの高周波雑音は減少して低周波数成分だけがメモリに伝えられる。
【００３２】
図５は本発明の第４実施形態による半導体メモリ装置を示す図である。
図５を参照すれば、本発明の第４実施形態による半導体メモリ装置５００は、メモリＭ１，Ｍ２，Ｍ３，Ｍ４を備えるメモリモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４及びメモリモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４に印加されるデータを伝達するデータバスＤＡＢＵＳを備える半導体メモリ装置において、データバスＤＡＢＵＳは広幅部と狭幅部とが交互に連結される形態である。
【００３３】
さらに説明すれば、メモリＭ１，Ｍ２，Ｍ３，Ｍ４を備えるメモリモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４及びこのメモリモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４に印加されるデータを伝達するデータバスＤＡＢＵＳを備える半導体メモリ装置において、データバスＤＡＢＵＳはインピーダンスが高い部分とインピーダンスの低い部分とが交互に連結される形態である。
【００３４】
図５のデータバスＤＡＢＵＳの広幅部と狭幅部とが交互に連結される形態５２０は図２の低域データパス部２２０の機能を果たす。さらに説明すれば、データバスＤＡＢＵＳの広幅部はインピーダンスが低く、データバスＤＡＢＵＳの狭幅部はインピーダンスが高い。インピーダンスの高い所と低い所が交互に連結される、すなわちデータバスＤＡＢＵＳの広幅部と狭幅部とが交互に連結される形態５２０はローパスフィルタの役割を果たす。従って、データの高周波雑音は減少して低周波数成分だけがメモリに伝えられる。
【００３５】
図６および図７は第１ないし第４実施形態による半導体メモリ装置の動作をシミュレーションした図である。
シミュレーションに利用されたデータバスＤＡＢＵＳは４つのメモリスロットＳ１，Ｓ２，Ｓ３，Ｓ４にモジュールＭＭ１，ＭＭ２，ＭＭ３，ＭＭ４を装着した状態にて２６６Ｍｂｐｓの速度で動作される。
【００３６】
特に、図６および図７は第１実施形態の方法を適用してデータバスＤＡＢＵＳのスルーラインの中間部分に端が開放されたスタブを並列に連結した場合とスタブを使用しない場合との書込み動作波形を比較したものである。スタブはＤＣ状態にて２０ｐＦ程度のキャパシタンスを有する。
【００３７】
図６はスタブを使用していない場合のシミュレーションである。
この場合、特に最初のメモリモジュールＭＭ１と２番目のメモリモジュールＭＭ２への書込み動作にてアンダシュートによりデータの電圧マージンがかなり下がるのが見られる。
【００３８】
図７はスタブを使用した場合のシミュレーションである。
この場合は、アンダシュート現象が大きく減って全体的にデータ波形が大きく改善されることが分かる。
【００３９】
以上により最適実施形態が開示された。ここで、特定の用語が使われたが、それは単に本発明を説明するための目的で使われたものであって意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。従って、本技術分野の当業者ならばこれから多様な変形及び均等な他の実施形態が可能であるという点を理解されるであろう。従って、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まるものである。
【００４０】
【発明の効果】
以上の如く本発明による半導体メモリ装置は別途の受動素子を付着せずともデータバスを通じて伝えられるデータの高周波数雑音を減少させてデータの電圧マージンを改善でき、またキャパシタなどの受動素子にかかる費用と受動素子を装着するのに必要な工程などを単純化させられる長所がある。
【図面の簡単な説明】
【図１】一般的なスタブ方式のメモリバス構造を示す図である。
【図２】本発明の第１実施形態による半導体メモリ装置を示す図である。
【図３】本発明の第２実施形態による半導体メモリ装置を示す図である。
【図４】本発明の第３実施形態による半導体メモリ装置を示す図である。
【図５】本発明の第４実施形態による半導体メモリ装置を示す図である。
【図６】第１ないし第４実施形態による半導体メモリ装置の動作をシミュレーションした図である。
【図７】第１ないし第４実施形態による半導体メモリ装置の動作をシミュレーションした図である。
【符号の説明】
２００　　半導体メモリ装置
２１０　　メモリコントローラ
２２０　　低域データパス部
Ｍ１〜Ｍ４　　メモリ
ＭＭ１〜ＭＭ４　　メモリモジュール
Ｓ１〜Ｓ４　　スロット
【図１】
2004013900.tif 000003
【図２】
2004013900.tif 000004
【図３】
2004013900.tif 000005
【図４】
2004013900.tif 000006
【図５】
2004013900.tif 000007
【図６】
2004013900.tif 000008
【図７】
2004013900.tif 000009