(57)【要約】【課題】  半導体素子を含む半導体装置を小型化する。【解決手段】  複数の素子が形成された半導体基板１０１の素子形成面の反対面全面にフィルム１０４を貼り付ける工程と、素子毎の外縁に沿って所定幅でフィルム１０４を選択的に除去する工程と、フィルム１０４を選択的に除去する工程と同時または当該工程の後に、半導体基板１０１を外縁に沿って切断し、形成領域よりも小さく形成されたフィルム１０４が貼り付けられた複数の半導体素子１０２に分割する工程とによりフィルム付き半導体素子１０６を製造する。このように形成された複数のフィルム付き半導体素子１０６を積層して半導体装置を製造する。【選択図】      図１
2004221555.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子の素子形成面の反対面に接着されたフィルムと、
を含み、
前記フィルムは、前記半導体素子と接着する接着面において、前記半導体素子よりも小さく形成されたフィルム付き半導体素子。
【請求項２】
配線基板と、
前記配線基板上に素子形成面が上となるように配置された第一の半導体素子と、
前記第一の半導体素子の前記素子形成面に接着されたフィルムと、
を含み、
前記フィルムは、前記第一の半導体素子と接着する接着面において、前記第一の半導体素子よりも小さく形成されたことを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記フィルムを介して前記第一の半導体素子と接着された第二の半導体素子をさらに含み、
前記第二の半導体素子の素子形成面の反対面が前記フィルムと接着した半導体装置。
【請求項４】
半導体素子と、前記半導体素子の素子形成面の反対面に接着され、前記半導体素子と接着する接着面において、前記半導体素子よりも小さく形成されたフィルムと、を含むフィルム付き半導体素子を複数積層した半導体装置。
【請求項５】
複数の素子が形成された半導体基板の素子形成面の反対面全面にフィルムを貼り付ける工程と、
前記素子毎の外縁に沿って所定幅で前記フィルムを選択的に除去する工程と、
前記フィルムを選択的に除去する工程と同時または当該工程の後に、前記半導体基板を前記外縁に沿って切断し、前記外縁で囲まれた領域よりも小さく形成されたフィルムが貼り付けられた複数の半導体素子に分割する工程と、
を含むフィルム付き半導体素子の製造方法。
【請求項６】
請求項５に記載のフィルム付き半導体素子の製造方法において、
前記フィルムを選択的に除去する工程において、第一の切断機で前記半導体基板の前記反対面側から前記所定幅の前記フィルムを除去するフィルム付き半導体素子の製造方法。
【請求項７】
請求項６に記載のフィルム付き半導体素子の製造方法において、
前記半導体素子に分割する工程において、前記第一の切断機よりも幅が狭い第二の切断機で前記半導体基板を切断するフィルム付き半導体素子の製造方法。
【請求項８】
半導体素子と、前記半導体素子の素子形成面の反対面に接着され、前記半導体素子と接着する接着面において、前記半導体素子よりも小さく形成されたフィルムと、を含むフィルム付き半導体素子を複数積層する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルム付き半導体素子、半導体装置およびそれらの製造方法に関する。
【背景技術】
【０００２】
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体パッケージは、小型化かつ多ピン化してきており、また、半導体パッケージを含めた電子部品を実装する、実装用基板も小型化してきている。さらには電子機器への収納性を高めるため、リジット基板とフレキシブル基板を積層し一体化して、折り曲げを可能としたリジットフレックス基板が、実装用基板として使われるようになってきている。
【０００３】
半導体パッケージの小型化に伴い、回路基板上にチップを実装したＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）等のエリア実装型の新しい方式が提案されている。これらの半導体パッケージにおいて、半導体チップの電極とサブストレートの端子との電気的接続方法として、ワイヤボンディング方式やＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式、ＦＣ（Ｆｒｉｐ  Ｃｈｉｐ）方式等が用いられている。ここで、サブストレートは、半導体パッケージ用基板とも呼ばれ、プラスチックやセラミックス等各種材料を使って構成され、従来型半導体パッケージのリードフレームの機能を有する。
【０００４】
しかし、上記のような従来の工法では一つの半導体パッケージに対し半導体素子を一つしか収納できないため、半導体パッケージの小型化には自ずと限界があった。このため、複数個の半導体素子を積み重ねて一つの半導体パッケージの内部に収納することにより、実装密度を向上させる手法が提案されている。
【０００５】
ところで、半導体素子は、外部のリードフレームまたはサブストレートと電気的に接続される必要がある。サブストレート直上に設けられた半導体素子は、フリップチップ方式でサブストレートに接続されることもあるが、上層に設けられた半導体素子は、素子形成面に電極パッドが形成され、電極パッドを介してサブストレートと電気的に接続される。電極パッドとサブストレートとは、たとえばワイヤボンディングによる金線接合により接続される。
【０００６】
複数個の半導体素子を積層する場合、下層の半導体素子の電極パッドを露出させるため、また下層のワイヤボンディングによる金線接合と上層の半導体素子との干渉を避けるため、上層の半導体素子は下層の半導体素子よりも小さく形成される必要があり、実装上の制約が大きくなっている。
【０００７】
以上のような問題を解決するために、たとえば、特許文献１には、ほぼ同じサイズの半導体チップを積層する際に、上層の半導体チップの端を局所的に研削して凹部を設け、凹部の空間を利用して下層の半導体チップの電極パッドとボンディングワイヤとの接続を行う技術が開示されている。
【０００８】
また、特許文献２には、下層の半導体素子のワイヤボンディング部に干渉しないように、上層の半導体素子の一部を研削してから、半導体素子を積層する技術が開示されている。
【特許文献１】特開平１０−７０２３２号公報
【特許文献２】特開２０００−５８７４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、従来の方法では、パッケージサイズが大きくなったり、プロセスが複雑になるなどの問題点があった。
【００１０】
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、半導体素子を含む半導体装置を小型化する技術を提供することにある。本発明の別の目的は、このような半導体装置を簡易に製造する技術を提供することにある。
【課題を解決するための手段】
【００１１】
本発明によれば、半導体素子と、半導体素子の素子形成面の反対面に接着されたフィルムと、を含み、フィルムは、半導体素子と接着する接着面において、半導体素子よりも小さく形成されたことを特徴とするフィルム付き半導体素子が提供される。
【００１２】
ここで、フィルムは、このようなフィルム付き半導体素子が複数積層されたときに、下層の半導体素子の素子形成面からのびるボンディングワイヤ等が上層の半導体素子と干渉することのないような膜厚を有する。これにより、複数のフィルム付き半導体素子を積層した場合に、互いに電気的な干渉が生じることなく、安定的な積層体を製造することができる。
【００１３】
本発明によれば、配線基板と、配線基板上に素子形成面が上となるように配置された第一の半導体素子と、第一の半導体素子の素子形成面に接着されたフィルムと、を含み、フィルムは、第一の半導体素子と接着する接着面において、第一の半導体素子よりも小さく形成されたことを特徴とする半導体装置が提供される。
【００１４】
これにより、フィルムの上層に他の半導体素子を積層しても、下層の第一の半導体素子と他の半導体素子とが電気的に干渉することなく、安定的な積層体を製造することができる。ここで、配線基板は、インターポーザーやプリント基板である。
【００１５】
本発明の半導体装置は、フィルムを介して第一の半導体素子と接着された第二の半導体素子をさらに含むことができ、第二の半導体素子の素子形成面の反対面がフィルムと接着してよい。
【００１６】
ここで、第二の半導体素子は第一の半導体素子以上の大きさとすることができる。本発明の半導体装置において、第一の半導体素子上に形成されたフィルムは、第一の半導体素子よりも小さく形成される。そのため、フィルムがスペーサーの役目を果たし、第二の半導体素子１０２を第一の半導体素子以上の大きさとしても、第一の半導体素子と第二の半導体素子との間に隙間が生じる。これにより、下層の第一の半導体素子の素子形成面に設けられた電極パッドからのびるボンディングワイヤ等を外部の端子と接続しても、ボンディングワイヤと上層の半導体素子が干渉することなく、半導体装置を安定的に製造することができる。
【００１７】
本発明によれば、半導体素子と、半導体素子の素子形成面の反対面に接着され、半導体素子と接着する接着面において、半導体素子よりも小さく形成されたフィルムと、を含むフィルム付き半導体素子を複数積層した半導体装置が提供される。
【００１８】
このように、フィルムを半導体素子よりも小さくすることにより、フィルム付き半導体素子を積層したときに、下層の半導体素子と上層の半導体素子との間に隙間を生じることができ、下層の半導体素子からのびるボンディングワイヤ等が上層の半導体素子と干渉するのを防ぐことができる。
【００１９】
本発明によれば、複数の素子が形成された半導体基板の素子形成面の反対面全面にフィルムを貼り付ける工程と、素子毎の外縁に沿って所定幅でフィルムを選択的に除去する工程と、フィルムを選択的に除去する工程と同時または当該工程の後に、半導体基板を外縁に沿って切断し、当該外縁で囲まれた領域よりも小さく形成されたフィルムが貼り付けられた複数の半導体素子に分割する工程と、を含むフィルム付き半導体素子の製造方法が提供される。
【００２０】
このように、半導体基板にフィルムを貼り付けた後にフィルムの不要部分を除去し、それと同時またはその後に半導体基板を分割するので、効率よくフィルム付き半導体素子を製造することができる。
【００２１】
本発明のフィルム付き半導体素子の製造方法において、フィルムを選択的に除去する工程において、第一の切断機で半導体基板の反対面側から所定幅のフィルムを除去することができる。
【００２２】
本発明のフィルム付き半導体素子の製造方法において、半導体素子に分割する工程において、第一の切断機よりも幅が狭い第二の切断機で半導体基板を切断することができる。なお、この場合、半導体素子に分割する工程は、フィルムを選択的に除去する工程の後に行ってもよいが、これらの工程を同時に行うこともできる。半導体基板の切断は、フィルムを選択的に除去する工程の後に、半導体基板の素子形成面または反対面から行うこともできるが、第一の切断機でフィルムを除去する工程と略同時に、半導体基板の反対面から第二の切断機で行うこともできる。これにより、フィルム付き半導体素子を効率よく製造することができる。また、半導体基板の素子形成面と反対面の両側から切断機を用いて切断を行うことにより、切断面の荒れを防ぎ、切断面を良好な状態にすることができる。
【００２３】
本発明によれば、半導体素子と、半導体素子の素子形成面の反対面に接着され、半導体素子と接着する接着面において、半導体素子よりも小さく形成されたフィルムと、を含むフィルム付き半導体素子を複数積層する工程を含むことを特徴とする半導体装置の製造方法が提供される。
【００２４】
以上のように、本発明によれば、収容する半導体素子のサイズに限定されることなく、半導体素子を複数個収容したパッケージを得ることができる。
【発明の効果】
【００２５】
本発明によれば、半導体素子を含む半導体装置を小型化することができる。また、本発明によれば、このような半導体装置を簡易に製造することができる。
【発明を実施するための最良の形態】
【００２６】
図１は、本発明の実施の形態におけるフィルム付き半導体素子の製造方法を示す工程断面図である。
本実施の形態において、図１（ｆ）に示すように、半導体素子１０２にフィルム１０４が貼り付けられたフィルム付き半導体素子１０６を作製し、フィルム付き半導体素子１０６を積層して半導体装置を製造する。ここで、フィルム１０４は、半導体素子１０２と接着する接着面において、半導体素子１０２よりも小さく形成される。これにより、フィルム付き半導体素子１０６を積層した際に、下層の半導体素子１０２と上層の半導体素子１０２との間に隙間ができる。そのため、下層の半導体素子１０２に設けられた電極パッドと外部のインターポーザー等の基板とをボンディングワイヤで接続する際に、ボンディングワイヤと上層の半導体素子１０２との干渉を防ぐことができる。
【００２７】
まず、半導体基板１０１を準備し（図１（ａ））、素子形成面の反対面である裏面全面にフィルム１０４を貼り付ける（図１（ｂ））。ここで、フィルム１０４は、ダイボンド用の接着フィルムである。フィルム１０４の膜厚は、フィルム付き半導体素子１０６を積層した際に、下層の半導体素子１０２からのびるボンディングワイヤが上層の半導体素子１０２と接触しないように、下層の半導体素子１０２の機能面の高さとボンディングワイヤの最頂部の高さの差以上とすることができる。より好ましくは、フィルム１０４の膜厚は、半導体素子１０２の機能面の高さとボンディングワイヤの最頂部の高さの差よりさらに５０μｍ以上厚くすることができる。
【００２８】
フィルム１０４としては、たとえば、ＤＦ−４０２（日立化成工業株式会社製）を用いることができる。フィルム１０４の膜厚は、とくに限定されないが、たとえば１０μｍ以上２００μｍ以下とすることができる。このようなフィルムを上記高さとなるように、適宜積層させて用いることができる。
【００２９】
フィルム１０４は、ロールラミネーター、真空弾性体プレス、真空ラミネーター等の既存の方法で半導体基板１０１に貼り付けることができる。半導体基板１０１の反りを抑制するためには、ロールでの貼り付けよりも、面圧を用いて、できるだけ低温で貼り付けることが好ましい。
【００３０】
つづいて、フィルム１０４を選択的に除去する（図１（ｃ））。フィルム１０４は、フィルム付き半導体素子１０６を積層した際に、下層の半導体素子１０２の電極パッドが露出し、電極パッドからのびるボンディングワイヤが上層の半導体素子１０２と干渉しないように選択的に除去することができる。フィルム１０４を除去する方法としては、種々の方法を用いることができるが、たとえば、回転砥石をダイシングマシンに組み付けてフィルム１０４を部分的に除去する方法を用いることができる。また、フォトリソグラフィー、プラズマ、サンドブラスト、レーザー加工等の他の既知の方法を用いることもできる。なお、フィルム１０４を部分的に除去する際に、半導体基板１０１の裏面の一部が同時に除去されてもよい。
【００３１】
この後、半導体基板１０１を複数の半導体素子１０２に分割する（図１（ｅ））。半導体基板１０１の切断は、たとえばダイシングマシンにより行うことができる。これにより、半導体素子１０２の素子形成面の反対面に接着面において半導体素子１０２よりも小さく形成されたフィルム１０４が貼り付けられたフィルム付き半導体素子１０６を得ることができる（図１（ｆ））。図２は、フィルム付き半導体素子１０６を示す斜視図である。
【００３２】
本実施の形態において、図１（ｃ）に示すように、フィルム１０４を選択的に除去する工程を含むことにより、複数のフィルム付き半導体素子１０６を積層したときに、下層の半導体素子１０２からのびる配線と上層の半導体素子１０２とが干渉することのないようにできる。これにより、上層の半導体素子１０２の大きさを考慮することなく、半導体素子の積層体を形成することができる。
【００３３】
図３は、フィルム１０４が貼り付けられた半導体基板１０１を裏面から見た平面図である。
図３（ａ）において、破線１２０は半導体基板１０１の素子形成面に形成された素子毎の外縁を示す。図３（ｂ）は、図１（ｄ）で説明したフィルム１０４を選択的に除去した後の半導体基板１０１を示す図である。フィルム１０４は、素子毎の外縁（破線１２０）に沿って、所定幅で部分的に除去される。その後、素子毎の外縁に沿って半導体基板１０１が切断される。これにより、図１（ｆ）に示したようなフィルム付き半導体素子１０６が得られる。
【００３４】
図４は、フィルム１０４を除去する工程および半導体基板１０１を切断する工程を示す図である。フィルム１０４を、ダイシングマシンに組み付けた回転砥石１２２で除去する場合、フィルム１０４を除去する工程と半導体基板１０１を切断する工程とは略同時に行うこともできる。この場合、図示したように、半導体基板１０１の裏面から回転砥石１２２でフィルム１０４を除去するとともに、引き続いて半導体基板１０１の裏面からダイシングマシンの歯１２４により半導体基板１０１を切断する。これにより、切断面の荒れを低減するとともに、工程を短縮することもできる。また、半導体基板１０１の裏面から回転砥石１２２でフィルム１０４を除去した後、半導体基板１０１の裏面に固定用テープを貼り付け、素子形成面からダイシングマシンの歯１２４により半導体基板１０１を切断することもできる。固定用テープを用いることにより、半導体基板１０１を切断した際に、これらがばらばらになるのを防ぐことができる。
【００３５】
図５は、図１（ｆ）および図２に示したフィルム付き半導体素子１０６を積層して半導体装置を製造する手順を示す工程断面図である。
まず、一つのフィルム付き半導体素子１０６をインターポーザー１０８上に載置し、フィルム付き半導体素子１０６の素子形成面に形成された電極パッド（不図示）とインターポーザー１０８とをボンディングワイヤ１１０で電気的に接続する（図５（ａ））。ボンディングワイヤ１１０としては、金やアルミニウム等の金属を用いることができる。
【００３６】
つづいて、フィルム付き半導体素子１０６上に別のフィルム付き半導体素子１０６を積層し、上層のフィルム付き半導体素子１０６の素子形成面に形成された電極パッド（不図示）とインターポーザー１０８とをボンディングワイヤ１１０で電気的に接続する（図５（ｂ））。
【００３７】
その後、トランスファモールド等により、封止材１１４で積層されたフィルム付き半導体素子１０６を封止してパッケージ化する。封止材１１４としては、たとえばＥＭＥ−Ｇ７７０（住友ベークライト株式会社製）等のエポキシ封止樹脂を用いることができる。この後、インターポーザー１０８の裏面（フィルム付き半導体素子１０６の搭載面と反対の面）に、半田ボール１１２を形成する。これにより、構成の半導体装置１００が得られる（図５（ｃ））。
【実施例】
【００３８】
以下、実施例により本発明を具体的に説明するが、本発明はこれに限定されるものではない。
【００３９】
複数の素子が形成された半導体基板（厚さ２００μｍ）の素子形成面の反対面全面にロールラミネーターにより、厚さ８３μｍのダイボンド用フィルム（ＤＦ−４０２、日立化成工業株式会社）を貼り付けた。次に、回転砥石により半導体基板に形成された素子毎の外縁に沿って、外縁から幅５００μｍのフィルムを除去した。ここで、回転砥石の幅は１ｍｍのものを用いた。
【００４０】
この後、ダイシングマシンにより半導体素子（７ｍｍ×８ｍｍ）を個片化した。ここで、ダイシングマシンの歯の幅は３５μｍのものを用いた。
【００４１】
このフィルム付き半導体素子を、表面にボンディングフィンガーが形成され、裏面に半田ボール搭載用のランドが形成されたプリント配線板に搭載し、ウェッジボンディングの手法を用いて金線により半導体素子とプリント配線板を接続した。
【００４２】
さらに、別のフィルム付き半導体素子を、上記工程によりプリント配線板に搭載されたフィルム付き半導体素子上に搭載した後、ウェッジボンディングの手法を用いて金線により上層の半導体素子とプリント配線板を接続した。
【００４３】
つづいて、２つの半導体素子が積層して搭載されたプリント配線板の表面を封止樹脂により封止し、裏面に半田ボールを搭載し、ＢＧＡパッケージを形成した。このようにして得られた半導体装置を、プリント配線板に実装し、動作確認を行った結果、半導体装置として正常に動作することが確認された。
【００４４】
なお、本発明は、以下の態様も含む。
［１］  半導体素子の機能面の裏面に半導体素子より小さな面積のダイボンド用フィルムを備えてなることを特徴とする半導体素子、
［２］  （Ａ）半導体ウエハー機能面の裏面にダイボンド用接着フィルムを全面に貼り付ける工程、（Ｂ）該ダイボンド用接着フィルムの所定の部位を除去する工程、（Ｃ）該半導体ウエハーを小片化してチップにする工程、を備えてなる特徴とする半導体素子の製造方法、
［３］  ［２］項に記載の製造方法により得られる半導体素子の機能面の裏面に半導体素子より小さな面積のダイボンド用フィルムを備えてなる半導体素子、
［４］  ［１］または［３］項に記載の半導体素子の機能面の裏面に半導体素子より小さな面積のダイボンド用フィルムを備えた半導体素子を１つ以上用いて構成された半導体装置。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態におけるフィルム付き半導体素子の製造方法を示す工程断面図である。
【図２】フィルム付き半導体素子を示す斜視図である。
【図３】フィルムが貼り付けられた半導体基板を裏面から見た平面図である。
【図４】フィルムを除去する工程および半導体基板を切断する工程を示す図である。
【図５】フィルム付き半導体素子を積層して半導体装置の製造方法を示す工程断面図である。
【符号の説明】
【００４６】
１００  半導体装置
１０１  半導体基板
１０２  半導体素子
１０４  フィルム
１０６  フィルム付き半導体素子
１０８  インターポーザー
１１０  ボンディングワイヤ
１１２  半田ボール
１１４  封止材
１２２  回転砥石
１２４  ダイシングマシンの歯
【図１】
2004221555.tif 000003
【図２】
2004221555.tif 000004
【図３】
2004221555.tif 000005
【図４】
2004221555.tif 000006
【図５】
2004221555.tif 000007