(57)【要約】【課題】電子デバイスが出力する出力信号のジッタを高速且つ精度よく測定できるジッタ測定装置を提供する。【解決手段】電子デバイスが出力する出力信号のジッタを測定するジッタ測定装置であって、３以上のストローブを有するマルチストローブを、電子デバイスが複数回出力する出力信号に同期して複数回生成するマルチストローブ生成部と、マルチストローブ生成部が複数回生成した、マルチストローブのそれぞれのストローブにおける出力信号の値を検出する値検出部と、値検出部が検出した出力信号の値に基づいて、それぞれの出力信号における値の変化点の位置を検出する変化点検出部と、それぞれの出力信号の値の変化点の位置毎に、変化点検出部が変化点検出した回数を計数するヒストグラム生成部とを備えることを特徴とするジッタ測定装置。【選択図】　図３
2004125552.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスが出力する出力信号のジッタを測定するジッタ測定装置であって、
３以上のストローブを有するマルチストローブを、前記電子デバイスが複数回出力する前記出力信号に同期して複数回生成するマルチストローブ生成部と、
前記マルチストローブ生成部が複数回生成した、前記マルチストローブのそれぞれの前記ストローブにおける前記出力信号の値を検出する値検出部と、
前記値検出部が検出した前記出力信号の値に基づいて、それぞれの前記出力信号における値の変化点の位置を検出する変化点検出部と、
それぞれの前記出力信号の値の変化点の位置毎に、前記変化点検出部が前記変化点検出した回数を計数するヒストグラム生成部と
を備えることを特徴とするジッタ測定装置。
【請求項２】
前記ヒストグラム生成部の計数結果に基づいて、前記出力信号のジッタを算出するジッタ算出手段を更に備えることを特徴とする請求項１に記載のジッタ測定装置。
【請求項３】
前記ヒストグラム生成部は、前記変化点検出部の検出結果に基づいて、前記マルチストローブのいずれのストローブにおいて前記出力信号の値の変化点が検出されたかを、それぞれの前記ストローブ毎に計数するカウンタを有することを特徴とする請求項２に記載のジッタ測定装置。
【請求項４】
前記ヒストグラム生成部は、前記変化点検出部の検出結果を格納する変化点記憶メモリを有することを特徴とする請求項２に記載のジッタ測定装置。
【請求項５】
前記マルチストローブ生成部は、ストローブタイミング信号を受け取り、受け取ったストローブタイミング信号を所定の時間遅延させ、それぞれ前記ストローブとして順次出力する、縦続接続された複数の可変遅延回路を有し、
前記値検出部は、それぞれが前記可変遅延回路のいずれかに対応して設けられ、対応する前記可変遅延回路が出力した前記ストローブにより、前記出力信号の値を検出する複数のタイミング比較器を有し、
前記変化点検出部は、前記複数のタイミング比較器における検出結果に基づいて、それぞれの前記出力信号における値の変化点の位置を検出することを特徴とする請求項１に記載のジッタ測定装置。
【請求項６】
前記出力信号の値と、Ｈレベルを示す第１の閾値とを比較し、比較結果をＨレベル比較結果として出力する第１のコンパレータと、
前記出力信号の値と、Ｌレベルを示す第２の閾値とを比較し、比較結果をＬレベル比較結果として出力する第２のコンパレータと
を更に備え、
前記マルチストローブ生成部は、前記出力信号の立ち上がりエッジのタイミングに基づいた第１のマルチストローブと、前記出力信号の立ち下がりエッジのタイミングに基づいた前記第２のマルチストローブとを生成し、
前記値検出部は、前記第１のマルチストローブにより、前記Ｈレベル比較結果の値を検出し、前記第２のマルチストローブにより、前記Ｌレベル比較結果の値を検出し、
前記変化点検出部は、前記Ｈレベル比較結果の値の変化点を前記出力信号の立ち上がりエッジにおける値の変化点として検出し、前記Ｌレベル比較結果の値の変化点を前記出力信号の立ち下がりエッジにおける値の変化点として検出することを特徴とする請求項５に記載のジッタ測定装置。
【請求項７】
前記マルチストローブ生成部は、第１のストローブタイミング信号を受け取り、前記第１のマルチストローブを出力する縦続接続された複数の第１の可変遅延回路と、第２のストローブタイミング信号を受け取り、前記第２のマルチストローブを出力する縦続接続された複数の第２の可変遅延回路とを有し、
前記値検出部は、前記第１のマルチストローブにより、前記Ｈレベル比較結果の値を検出する複数の第１のタイミング比較器と、前記第２のマルチストローブにより、前記Ｌレベル比較結果の値を検出する複数の第２のタイミング比較器とを有することを特徴とする請求項６に記載のジッタ測定装置。
【請求項８】
前記変化点検出部が検出した、前記出力信号の立ち上がりエッジにおける値の変化点、又は前記出力信号の立ち下がりエッジにおける値の変化点のいずれかを選択し、前記ヒストグラム生成部に供給する選択部を更に備えることを特徴とする請求項７に記載のジッタ測定装置。
【請求項９】
電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験パターンを生成するパターン発生器と、
前記試験パターンを整形し、前記電子デバイスに供給する波形整形器と、
前記試験パターンに応じて、前記電子デバイスが出力する出力信号のジッタを解析するジッタ測定装置と、
前記ジッタ測定装置における解析結果に基づいて、前記電子デバイスの良否を判定する判定器と
を備え、
前記ジッタ測定装置は、
３以上のストローブを有するマルチストローブを、前記電子デバイスが複数回出力する前記出力信号に同期して複数回生成するマルチストローブ生成部と、
前記マルチストローブ生成部が複数回生成した、前記マルチストローブのそれぞれの前記ストローブにおける前記出力信号の値を検出する値検出部と、
前記値検出部が検出した前記出力信号の値に基づいて、それぞれの前記出力信号における値の変化点の位置を検出する変化点検出部と、
前記変化点検出部が検出したそれぞれの前記出力信号の値の変化点の位置毎に、前記変化点検出部が前記変化点を検出した回数を計数するヒストグラム生成部と
を有することを特徴とする試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、被測定信号のジッタを測定するジッタ測定装置、及び電子デバイスを試験する試験装置に関する。
【０００２】
【従来の技術】
近年、半導体デバイス等における動作速度の高速化、及び低価格化への要求が著しい。これに伴い、半導体デバイスの出力信号等のジッタを精度よく測定することが望まれている。例えば、半導体デバイス間においてデータを受け渡す場合における、データを受け渡すためのクロック（ＤＱＳ）のジッタを精度よく測定することが望まれている。ＤＱＳにジッタが生じている場合、半導体デバイスは、データを精度よく受け渡すことができない。
【０００３】
例えば、クロックエッジに応じて半導体デバイスにデータを記憶させる場合、半導体デバイスに与えるデータを、クロックエッジより前に所望の値で安定させる必要がある。このとき、クロックにジッタが生じているとデータの記憶を正しく行えない場合がある。このため、半導体デバイスの試験として、クロック等のジッタの測定が行われている。
【０００４】
従来、被測定信号のジッタを測定する場合、被測定信号を複数回出力し、それぞれの被測定信号に対してわずかずつ位相の異なるストローブを生成し、被測定信号を位相の異なるストローブにより走査して被測定信号のエッジを検出している。この手順を繰り返し行い、被測定信号のエッジを複数回検出することにより、被測定信号のジッタを測定していた。
【０００５】
【発明が解決しようとする課題】
しかし、従来のジッタの測定方法は、被測定信号のエッジを１回検出するために、被測定信号を複数回出力している。被測定信号のジッタを測定するためには、被測定信号のエッジを複数回検出する必要があるため、従来の測定方法では膨大な測定時間が必要であった。また、複数回出力した被測定信号から、一つのエッジを検出するため、被測定信号のジッタを精度よく測定できない場合があった。
【０００６】
そこで本発明は、上記の課題を解決することのできるジッタ測定装置、及び試験装置を提供することを目的とする。この目的は、特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の形態においては、電子デバイスが出力する出力信号のジッタを測定するジッタ測定装置であって、３以上のストローブを有するマルチストローブを、電子デバイスが複数回出力する出力信号に同期して複数回生成するマルチストローブ生成部と、マルチストローブ生成部が複数回生成した、マルチストローブのそれぞれのストローブにおける出力信号の値を検出する値検出部と、値検出部が検出した出力信号の値に基づいて、それぞれの出力信号における値の変化点の位置を検出する変化点検出部と、それぞれの出力信号の値の変化点の位置毎に、変化点検出部が変化点検出した回数を計数するヒストグラム生成部とを備えることを特徴とするジッタ測定装置を提供する。
【０００８】
ジッタ測定装置は、ヒストグラム生成部の計数結果に基づいて、出力信号のジッタを算出するジッタ算出手段を更に備えてよい。また、ヒストグラム生成部は、変化点検出部の検出結果に基づいて、マルチストローブのいずれのストローブにおいて出力信号の値の変化点が検出されたかを、それぞれのストローブ毎に計数するカウンタを有してよい。また、ヒストグラム生成部は、変化点検出部の検出結果を格納する変化点記憶メモリを有してもよい。
【０００９】
マルチストローブ生成部は、ストローブタイミング信号を受け取り、受け取ったストローブタイミング信号を所定の時間遅延させ、それぞれストローブとして順次出力する、縦続接続された複数の可変遅延回路を有し、値検出部は、それぞれが可変遅延回路のいずれかに対応して設けられ、対応する可変遅延回路が出力したストローブにより、出力信号の値を検出する複数のタイミング比較器を有し、変化点検出部は、複数のタイミング比較器における検出結果に基づいて、それぞれの出力信号における値の変化点の位置を検出してよい。
【００１０】
ジッタ測定装置は、出力信号の値と、Ｈレベルを示す第１の閾値とを比較し、比較結果をＨレベル比較結果として出力する第１のコンパレータと、出力信号の値と、Ｌレベルを示す第２の閾値とを比較し、比較結果をＬレベル比較結果として出力する第２のコンパレータとを更に備え、マルチストローブ生成部は、出力信号の立ち上がりエッジのタイミングに基づいた第１のマルチストローブと、出力信号の立ち下がりエッジのタイミングに基づいた前記第２のマルチストローブとを生成し、値検出部は、第１のマルチストローブにより、Ｈレベル比較結果の値を検出し、第２のマルチストローブにより、Ｌレベル比較結果の値を検出し、変化点検出部は、Ｈレベル比較結果の値の変化点を出力信号の立ち上がりエッジにおける値の変化点として検出し、Ｌレベル比較結果の値の変化点を出力信号の立ち下がりエッジにおける値の変化点として検出してよい。
【００１１】
マルチストローブ生成部は、第１のストローブタイミング信号を受け取り、第１のマルチストローブを出力する縦続接続された複数の第１の可変遅延回路と、第２のストローブタイミング信号を受け取り、第２のマルチストローブを出力する縦続接続された複数の第２の可変遅延回路とを有し、値検出部は、第１のマルチストローブにより、Ｈレベル比較結果の値を検出する複数の第１のタイミング比較器と、第２のマルチストローブにより、Ｌレベル比較結果の値を検出する複数の第２のタイミング比較器とを有してよい。
【００１２】
変化点検出部が検出した、出力信号の立ち上がりエッジにおける値の変化点、又は出力信号の立ち下がりエッジにおける値の変化点のいずれかを選択し、ヒストグラム生成部に供給する選択部を更に備えてよい。
【００１３】
本発明の第２の形態においては、電子デバイスを試験する試験装置であって、電子デバイスを試験するための試験パターンを生成するパターン発生器と、試験パターンを整形し、電子デバイスに供給する波形整形器と、試験パターンに応じて、電子デバイスが出力する出力信号のジッタを解析するジッタ測定装置と、ジッタ測定装置における解析結果に基づいて、電子デバイスの良否を判定する判定器とを備え、ジッタ測定装置は、３以上のストローブを有するマルチストローブを、電子デバイスが複数回出力する出力信号に同期して複数回生成するマルチストローブ生成部と、マルチストローブ生成部が複数回生成した、マルチストローブのそれぞれのストローブにおける出力信号の値を検出する値検出部と、値検出部が検出した出力信号の値に基づいて、それぞれの出力信号における値の変化点の位置を検出する変化点検出部と、変化点検出部が検出したそれぞれの出力信号の値の変化点の位置毎に、変化点検出部が変化点を検出した回数を計数するヒストグラム生成部とを有することを特徴とする試験装置を提供する。
【００１４】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【００１５】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１６】
図１は、本発明の実施形態に係る試験装置１００の構成の一例を示す。試験装置１００は、被試験デバイスである電子デバイス２００のジッタを測定する。試験装置１００は、タイミング発生器１０、パターン発生器２０、波形整形器３０、ジッタ測定装置４０、及び判定器８０を備える。
【００１７】
タイミング発生器１０は、試験装置１００を動作させるためのタイミング信号を生成する。例えば、タイミング発生器１０は、電子デバイス２００に試験パターンを供給するタイミングを示す信号を、波形整形器３０に供給する。また、試験装置１００の動作を同期させる基準クロックを生成し、試験装置１００の各構成要素に供給してもよい。
【００１８】
パターン発生器２０は、電子デバイス２００を試験するための試験パターンを生成し、波形整形器３０に供給する。波形整形器３０は、試験パターンを整形し、タイミング発生器１０から受け取った信号に応じて、試験パターンを電子デバイス２００に供給する。
【００１９】
ジッタ測定装置４０は、試験パターンに応じて電子デバイス２００が出力する出力信号のジッタを解析する。判定器８０は、ジッタ測定装置４０における解析結果に基づいて、電子デバイス２００の良否を判定する。
【００２０】
図２は、ジッタ測定装置４０の構成の一例を示す。ジッタ測定装置４０は、３以上のストローブを有するマルチストローブにより、被測定信号の変化点を検出し、ジッタを測定する。例えば、ジッタ測定装置４０は、電子デバイス２００が複数回出力する出力信号に基づいて、出力信号のジッタを測定する。
【００２１】
また、本例において試験装置１００は、電子デバイス２００の出力信号のうち、データ信号（ＤＱ）のジッタを測定するジッタ測定装置４０−２と、データ信号と同期して出力されるクロック信号（ＤＱＳ）のジッタを測定するジッタ測定装置４０−１とを有する。それぞれのジッタ測定装置４０は、電圧比較器４２、マルチストローブ生成部４４、値検出部４６、変化点検出部４８、ヒストグラム生成部５０、及びジッタ算出部５２を有する。本例では、クロック信号のジッタを測定するジッタ測定装置４０−１の構成について説明するが、ジッタ測定装置４０−２についてもジッタ測定装置４０−１と同様の機能及び構成を有する。
【００２２】
電圧比較器４２は、電子デバイス２００が出力したクロック信号を、所定の閾値と比較し、比較結果を値検出部４６に供給する。例えば、電圧比較器４２は、クロック信号がＨレベルの値を示すかＬレベルの値を示すかを、所定の閾値と比較することにより判定する。
【００２３】
マルチストローブ生成部４４は、３以上のストローブを有するマルチストローブを、電子デバイス２００が複数回出力するクロック信号に同期して複数回生成する。ここで、マルチストローブとは、位相がわずかずつ異なる複数のストローブの集合を指す。値検出部４６は、マルチストローブ生成部４４が複数回生成した、マルチストローブのそれぞれのストローブにおけるクロック信号の値を検出する。
【００２４】
変化点検出部４８は、値検出部４６が検出したクロック信号の値に基づいて、電子デバイス２００が複数回出力したそれぞれのクロック信号における値の変化点の位置を検出する。ヒストグラム生成部５０は、変化点検出部４８が検出したそれぞれのクロック信号の値の変化点の位置毎に、当該変化点を検出した回数を計数する。つまり、ヒストグラム生成部５０は、変化点検出部４８が検出したそれぞれのクロック信号の値の変化点のヒストグラムを生成する。ヒストグラム生成部５０が生成したヒストグラムにより、クロック信号のジッタの様々な解析を行うことができる。
【００２５】
ジッタ算出部５２は、ヒストグラム生成部５０の計数結果に基づいて、クロック信号のジッタを算出する。つまり、ジッタ算出部５２は、ヒストグラム生成部５０が生成したヒストグラムに基づいて、クロック信号のジッタを算出する。また、ジッタ算出部５２は、算出したクロック信号のジッタを判定器８０に供給する。同様に、ジッタ測定装置４０−２のジッタ算出部５２は、算出したデータ信号のジッタを判定器８０に供給する。判定器８０は、クロック信号及びデータ信号のジッタに基づいて、電子デバイス２００の良否を判定する。
【００２６】
図３は、ジッタ測定装置４０−１の詳細な構成の一例を示す。本例において、ジッタ測定装置４０−１は、ストローブ生成部４４及び値検出部４６をそれぞれ含む第１の論理比較器６６−１と第２の論理比較器６６−２とを有する。また、ジッタ測定装置４０−１は、図２において説明した構成に加え、一時メモリ６８及び選択部７４を更に有する。
【００２７】
電圧比較器４２は、電子デバイス２００が出力したクロック信号の値と、Ｈレベルを示す第１の閾値ＶＯＨとを比較し、比較結果をＨレベル比較結果として出力する第１のコンパレータ５４と、クロック信号の値と、Ｌレベルを示す第２の閾値ＶＯＬとを比較し、比較結果をＬレベル比較結果として出力する第２のコンパレータ５６とを有する。第１のコンパレータ５４は、Ｈレベル比較結果を第１の論理比較器６６−１に供給し、第２のコンパレータ５６は、Ｌレベル比較結果を第２の論理比較器６６−２に供給する。
【００２８】
第１の論理比較器６６−１及び第２の論理比較器６６−２のそれぞれのマルチストローブ生成部４６は、クロック信号の立ち上がりエッジのタイミングに基づいた第１のマルチストローブと、クロック信号の立ち下がりエッジのタイミングに基づいた第２のマルチストローブとを生成し、それぞれの値検出部４４は、第１のマルチストローブにより、Ｈレベル比較結果の値を検出し、第２のマルチストローブにより、Ｌレベル比較結果の値を検出する。
【００２９】
例えば、第１の論理比較器６６−１のマルチストローブ生成部４４は、第１のストローブタイミング信号を受け取り、第１のマルチストローブを出力する縦続接続された複数の第１の可変遅延回路６４を有し、第２の論理比較器６６−２のマルチストローブ生成部４４は、第２のストローブタイミング信号を受け取り、第２のマルチストローブを出力する縦続接続された複数の第２の可変遅延回路（図示せず）を有する。本例においてそれぞれのストローブ生成部４４は、ｎ−１個（但しｎは３以上の整数）ずつの可変遅延回路を有し、与えられたストローブタイミング信号及びそれぞれの可変遅延回路が出力するストローブから、ｎ個のストローブを有するマルチストローブを生成する。
【００３０】
また、第１の論理比較器６６−１の値検出部４６は、第１のマルチストローブにより、Ｈレベル比較結果の値を検出する複数の第１のタイミング比較器５８を有し、第２の論理比較器６６−２の値検出部４６は、第２のマルチストローブにより、Ｌレベル比較結果の値を検出する複数の第２のタイミング比較器（図示せず）を有する。以下、第１の論理比較器６６−１の構成及び動作について説明するが、第２の論理比較器６６−２についても第１の論理比較器６６−１と同様である。
【００３１】
複数の可変遅延回路６４は、ストローブタイミング信号を受け取り、受け取ったストローブタイミング信号を所定の時間遅延させ、それぞれストローブとして順次出力する。それぞれの可変遅延回路６４は、生成するべきマルチストローブのストローブ間隔に応じた遅延量だけ順次ストローブタイミング信号を遅延させて出力する。ここで、ストローブタイミング信号は、電子デバイス２００が複数回出力するクロック信号に同期して、マルチストローブを生成するべき所望のタイミングで与えられる。ストローブタイミング信号は、例えばタイミング発生器１０が生成してよい。
【００３２】
複数のタイミング比較器５８は、それぞれが可変遅延回路６４のいずれかに対応して設けられ、対応する可変遅延回路６４が出力したストローブにより、クロック信号のＨレベル比較結果の値を検出する。つまり、それぞれのタイミング比較器５８は、対応する可変遅延回路６４が出力したストローブを受け取ったタイミングにおける、Ｈレベル比較結果の値を検出する。ただし、本例においては、タイミング比較器５８−０は、ストローブタイミング信号により、クロック信号のＨレベル比較結果の値を検出する。
【００３３】
それぞれのタイミング比較器５８が検出した値は、ｎビットのディジタル信号として一時メモリ６８に格納される。本例において、マルチストローブ生成装置４０−１は、ｎ個の一時メモリ６８を有し、それぞれの一時メモリ６８は、検出されたＨレベル比較結果の値とＬレベル比較結果の値のそれぞれのビットを格納する。
【００３４】
変化点検出部４８は、複数のタイミング比較器５８における検出結果に基づいて、それぞれのクロック信号における値の変化点の位置を検出する。本例において、変化点検出部４８は、Ｈレベル比較結果の値の変化点をクロック信号の立ち上がりエッジにおける値の変化点として検出し、Ｌレベル比較結果の値の変化点をクロック信号の立ち下がりエッジにおける値の変化点として検出する。
【００３５】
変化点検出部４８は、ｎ−１個の変化点検出回路７２を有し、それぞれの変化点検出回路７２は、一時メモリ６８が格納したＨレベル比較結果の値のディジタル信号の、隣接するビットの値を比較してＨレベル比較結果の値の変化点を検出する。また、同様にＬレベル比較結果の値の変化点を検出する。
【００３６】
選択部７４は、変化点検出部４８が検出したクロック信号の立ち上がりエッジにおける値の変化点、又は立ち下がりエッジにおける値の変化点のいずれかを選択し、ヒストグラム生成部５０に供給する。選択部７４には、選択信号が与えられ、選択部７４は与えられた選択信号に基づいてクロック信号の立ち上がりエッジにおける値の変化点、又は立ち下がりエッジにおける値の変化点のいずれかを選択する。選択信号は、パターン発生器２０が生成してよい。
【００３７】
ヒストグラム生成部５０は、選択部７４が選択した変化点検出部４８の検出結果に基づいて、マルチストローブのいずれのストローブにおいてクロック信号の値の変化点が検出されたかを、それぞれのストローブ毎に計数する複数のカウンタ７６を有する。それぞれのカウンタ７６には、計数を行うことを指示する有効信号が与えられる。有効信号は、パターン発生器２０が生成してよい。この場合、パターン発生器２０は、マルチストローブ生成装置４０がマルチストローブを生成する毎に、それぞれのカウンタ７６に計数を行わせるための有効信号をそれぞれのカウンタ７６に供給する。ヒストグラム生成部５０は、それぞれのカウンタ７６における計数結果により、クロック信号の値の変化点のヒストグラムを生成する。
【００３８】
ジッタ算出手段５２は、ヒストグラム生成部５０が生成したヒストグラムに基づいて、クロック信号のジッタを測定する。例えば、ジッタ算出手段５２は、対応するカウンタ７６における計数結果が所定の閾値以上であるストローブのタイミングに基づいて、クロック信号のジッタを測定する。
【００３９】
以上説明したように、本例におけるジッタ測定装置４０によれば、それぞれのクロック信号の値の変化点を、マルチストローブにより検出しているため、一の変化点を検出するために、複数回クロック信号を測定する必要がない。このため、ジッタ測定にかかる時間を大幅に短縮することができる。また、一のクロック信号から一の変化点を検出するため、精度よく変化点を検出することができる。このため、精度よく被測定信号のジッタを測定することができる。また、試験装置１００は、電子デバイス２００の良否を精度よく判定することができる。
【００４０】
図４は、ジッタ測定装置４０−１の詳細な構成の他の例を示す。本例におけるジッタ測定装置４０−１は、図３において説明したジッタ測定装置４０−１の構成に対して、ヒストグラム生成部５０の構成が異なる。他の構成要素については、図３において説明したジッタ測定装置４０−１の構成要素と同一又は同様の機能及び構成を有する。
【００４１】
本例におけるヒストグラム生成部５０は、選択部７４が選択した変化点検出部４８の検出結果を格納する変化点記憶メモリ７８を有する。変化点記憶メモリ７８には、検出結果を格納することを指示する有効信号が与えられる。ヒストグラム生成部５０は、変化点記憶メモリ７８が格納した検出結果に基づいて、クロック信号の値の変化点のヒストグラムを生成する手段を更に有してよい。ジッタ算出手段５２は、当該ヒストグラムに基づいてクロック信号のジッタを算出する。
【００４２】
図５は、ヒストグラム生成部５０が生成するヒストグラムの一例を示す。図５に示すように、ヒストグラム生成部５０は、マルチストローブのいずれのマルチストローブにおいて、クロック信号の変化点が検出されたかを、マルチストローブ毎に計数した結果を示すヒストグラムを生成する。
【００４３】
ジッタ算出手段５２は、ヒストグラム生成部５０が生成したヒストグラムに基づいて、クロック信号のジッタを算出する。例えば、変化点を検出したストローブのタイミングに基づいてクロック信号のジッタを算出してよい。また、図５に示すように、変化点の検出回数が所定の閾値ＴＨ以上であるストローブのタイミングに基づいて、クロック信号のジッタを算出してよい。
【００４４】
また、ジッタ算出手段５２は、当該ヒストグラムに基づいて、クロック信号のジッタ分布を解析してもよい。また、クロック信号のエッジの理想的な位置に基づいて、クロック信号の正の位相方向のジッタと負の位相方向のジッタとを測定してもよい。
【００４５】
図６は、ジッタ測定装置４０の動作の一例を示すフローチャートである。電子デバイス２００が出力する出力信号のジッタを測定する場合、まず試験装置１００が電子デバイス２００に試験パターンを印加する（Ｓ３００）。次に、ジッタ電子デバイス２００が試験パターンに応じて出力する出力信号をジッタ測定装置４０に取り込む（Ｓ３０２）。
【００４６】
次に、値検出部４６において、出力信号の値をマルチストローブにより検出する（Ｓ３０４）。次に、変化点検出部４８において、値検出部４６が検出した出力信号の値に基づいて、出力信号の値の変化点を検出する（Ｓ３０６）。次に、ヒストグラム生成部５０のカウンタ７６において、出力信号の値の変化点毎に、検出した変化点の回数を計数する（Ｓ３０８）。ここで、Ｓ３０２〜Ｓ３０８の処理を所定の回数繰り返し、出力信号の値の変化点を複数回検出する。
【００４７】
次に、電子デバイス２００に対する試験パターンの供給を停止し（Ｓ３１０）、それぞれのカウンタ７６が計数した変化点の回数を読み出す（Ｓ３１２）。ここで、Ｓ３１２は、全てのカウンタ７６に対して、計数した変化点の回数を読み出すまで繰り返される。次に、読み出した変化点の回数に基づいて、出力信号の値の変化点の位置のヒストグラムを生成する（Ｓ３１４）。試験装置１００は、Ｓ３１４において生成したヒストグラムに基づいて、出力信号のジッタを解析する。
【００４８】
本例においては、図３に関連して説明したジッタ測定装置４０の動作の一例について説明したが、図４に関連して説明したジッタ測定装置４０についても同様の動作を行う。
【００４９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５０】
【発明の効果】
上記説明から明らかなように、本発明に係るジッタ測定装置によれば、被測定信号のジッタを高速に且つ精度よく検出することができる。また試験装置によれば、電子デバイスを精度よく試験することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る試験装置１００の構成の一例を示す図である。
【図２】ジッタ測定装置４０の構成の一例を示す図である。
【図３】ジッタ測定装置４０−１の詳細な構成の一例を示す図である。
【図４】ジッタ測定装置４０−１の詳細な構成の他の例を示す図である。
【図５】ヒストグラム生成部５０が生成したヒストグラムの一例を示す図である。
【図６】ジッタ測定装置４０の動作の一例を示すフローチャートである。
【符号の説明】
１０・・・タイミング発生器、２０・・・パターン発生器、３０・・・波形整形器、４０・・・ジッタ測定装置、４２・・・電圧比較器、４４・・・マルチストローブ生成部、４６・・・値検出部、４８・・・変化点検出部、５０・・・ヒストグラム生成部、５２・・・ジッタ算出手段、５４・・・第１のコンパレータ、５６・・・第２のコンパレータ、５８・・・タイミング比較器、６４・・・可変遅延回路、６６・・・論理比較器、６８・・・一時メモリ、７２・・・変化点検出回路、７４・・・選択器、７６・・・カウンタ、７８・・・変化点記憶メモリ、８０・・・判定器、１００・・・試験装置、２００・・・電子デバイス
【図１】
2004125552.tif 000003
【図２】
2004125552.tif 000004
【図３】
2004125552.tif 000005
【図４】
2004125552.tif 000006
【図５】
2004125552.tif 000007
【図６】
2004125552.tif 000008