(57)【要約】【課題】開口率の低下を抑止できる液晶表示装置を提供する。【解決手段】ゲート線６及び補助容量電極６ｂと、ＴＦＴ２０に光源からの光を遮光するように設けられた下部遮光膜２とを有するアクティブマトリクス基板１００を備えた液晶表示装置であって、ゲート線６及び補助容量電極６ｂは、下部遮光膜２の端に沿うように設けられ、アクティブマトリクス基板１００の厚さ方向にも遮光性の導電部を有する。【選択図】図２
2004333858.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板と、該一対の基板に挟持された液晶層とを備えた液晶表示装置であって、
上記一対の基板の少なくとも一方は、上記液晶層側に起立するように形成された縦壁部と、該縦壁部表面に設けられた遮光性の導電部と、を有することを特徴とする液晶表示装置。
【請求項２】
請求項１に記載された液晶表示装置において、
上記縦壁部及び導電部を有する基板は、画素を構成する画素電極と、該画素電極に電気的に接続されたスイッチング素子と、該スイッチング素子を覆う遮光膜と、を有しており、
上記縦壁部は、上記遮光膜の厚みにより構成されていることを特徴とする液晶表示装置。
【請求項３】
請求項１に記載された液晶表示装置において、
上記縦壁部は、その高さが２００〜１５００ｎｍであることを特徴とする液晶表示装置。
【請求項４】
請求項１に記載された液晶表示装置において、
上記縦壁部及び導電部を有する基板は、画素を構成する画素電極と、該画素電極に電気的に接続された補助容量電極と、を有しており、
上記導電部は、上記補助容量電極により構成されていることを特徴とする液晶表示装置。
【請求項５】
請求項１に記載された液晶表示装置において、
上記縦壁部及び導電部を有する基板は、画素を構成する画素電極と、該画素電極にスイッチング素子を介して接続されたゲート配線と、を有しており、
上記導電部は、上記ゲート配線により構成されていることを特徴とする液晶表示装置。
【請求項６】
請求項２に記載された液晶表示装置において、
上記縦壁部及び導電部を有する基板は、画素を構成する画素電極と、該画素電極に電気的に接続された補助容量電極と、該画素電極にスイッチング素子を介して接続されたゲート配線と、を有しており、
上記導電部は、上記補助容量電極及び上記ゲート配線により構成され、
上記遮光膜は、一対の側辺を有し、該一対の側辺のうち一方に沿って上記補助容量電極が設けられていると共に他方に沿って上記ゲート配線が設けられていることを特徴とする液晶表示装置。
【請求項７】
請求項２に記載された液晶表示装置において、
上記スイッチング素子は、多結晶性シリコンで形成された薄膜トランジスタであることを特徴とする液晶表示装置。
【請求項８】
請求項１に記載された液晶表示装置において、
プロジェクタ用であることを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、特にアクティブマトリクス基板を備えた液晶表示装置に係るものである。
【０００２】
【従来の技術】
液晶表示装置は、小型、薄型、軽量及び低消費電力であることを特徴としており、パーソナルコンピュータ等のＯＡ機器、携帯電話等の携帯情報機器のディスプレイとして実用化が進んでいる。特に、画像の最小単位である画素ごとにスイッチング素子を備えるアクティブマトリクス型の液晶表示装置は、精細な動画表示が可能であり、種々のディスプレイとして利用されている。
【０００３】
このアクティブマトリクス型の液晶表示装置は、マトリクス状に複数の画素電極が配設されたアクティブマトリクス基板と、その画素電極に対向するように共通電極が設けられた対向基板と、それらの両基板の間に挟持されるように設けられた液晶層とから構成されている。
【０００４】
このアクティブマトリクス基板は、基板上に複数のゲート配線と複数のソース配線とが直交するように配設され、その交差部にスイッチング素子としてＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が設けられている。そして、ＴＦＴのゲート電極はゲート配線に、ＴＦＴのソース電極はソース配線に、ＴＦＴのドレイン電極は画素電極にそれぞれ接続されている。
【０００５】
このアクティブマトリクス型の液晶表示装置において、画像を表示する際には、所定のゲート配線にゲート信号を送り、そのゲート配線に接続されているＴＦＴをオン状態にさせ、同時に、ソース配線からソース信号を送り、ソース電極及びドレイン電極を介して、画素電極に所定の電荷を書き込む。これにより、画素電極と共通電極との間で電位差が生じることになり、液晶層からなる液晶容量に所定の電圧が印加される。液晶表示装置は、この液晶容量の印加電圧に応じて液晶層の液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整して画像が表示されるものである。
【０００６】
ところで、画素電極と共通電極との間の液晶容量は、ＴＦＴがオン状態の期間に印加された電圧（印加電圧）を一定時間保持する必要があるが、印加電圧を保持している間にリーク電流が発生し、そのリーク電流によってその印加電圧が低下してしまう。そのため、画素電極と共通電極との間での印加電圧の低下を抑制するために、液晶容量に加えて、補助容量を液晶容量と電気的に並列に設けることが一般的である。
【０００７】
しかしながら、この補助容量を大きくして画素電極と共通電極との間の印加電圧の低下を抑制しようとすると、補助容量を構成する補助容量電極の面積を拡大する必要があり、この補助容量電極が光を遮蔽してしまうため、画素の開口率が低下するという問題がある。
【０００８】
ところで、スイッチング素子として最も一般的に使用されているＴＦＴでは、そのＴＦＴに光が入射すると、ＴＦＴのチャネル部にある半導体膜に多数のキャリアが生成され、リーク電流が発生してしまう。このリーク電流によっても、画素電極と共通電極との間の印加電圧が保たれなくなり、クロストーク、フリッカ等が起こり表示品位が劣化してしまう。
【０００９】
また、近年、液晶プロジェクタのように大光量下での液晶表示装置の使用が増えているので、光によるリーク電流によって起こる表示品位の劣化がより問題となっている。
【００１０】
そこで、対向基板にブラックマトリクスと呼ばれる遮光膜を配設し、この遮光膜によってＴＦＴに入射する光を防ぐ技術が従来から用いられてきた。この場合、ＴＦＴの上方からの直接光の入射を防ぐことができるが、基板の表面での反射光等の間接光の入射は防ぐことができないため、ＴＦＴの下層に遮光膜（下部遮光膜）を設ける技術が特許文献１に開示されている。
【００１１】
さらに、特許文献２には、ＴＦＴの上層にも遮光膜（上部遮光膜）を設ける技術が開示されている。
【００１２】
【特許文献１】
特開平８−１７１１０１号公報
【特許文献２】
特開２０００−１３１７１６号公報
【００１３】
【発明が解決しようとする課題】
図７は、特許文献２に開示されている液晶表示装置のアクティブマトリクス基板１００の断面模式図である。
【００１４】
このアクティブマトリクス基板１００は、多結晶性シリコンで形成されたＴＦＴを想定しており、ゲート電極がＴＦＴの最上層に位置するコプラナー型構造をとっており、絶縁基板１上に下部遮光膜２が、下部絶縁膜３を介してその上にＴＦＴを構成する活性層４ａ及び補助容量配線４ｂが、ゲート絶縁膜５を介して活性層４ａの上にゲート配線６が、同じく補助容量配線４ｂの上に補助容量電極６ｂが、第１層間絶縁膜７を介してゲート配線６及び補助容量電極６ｂの上にソース配線９が、第２層間絶縁膜１１を介してソース配線９の上に上部遮光膜１２が、さらに第３層間絶縁膜１３を介して上部遮光膜１２の上に画素電極１４が、それぞれ設けられている。
【００１５】
このアクティブマトリクス基板１００では、ＴＦＴの上下に上部遮光膜１２及び下部遮光膜２が設けられているが、斜めからのＴＦＴ（活性層４ａ）への入射光を防ぐためには、その遮光膜の面積を大きくする必要があり、その分、画素の開口率が低下してしまう。
【００１６】
上述のように、補助容量を形成するための補助容量電極という観点と、ＴＦＴへの入射光を防止するための遮光膜という観点との両面から、画素の開口率が低下してしまうという問題がある。
【００１７】
さらに、近年、液晶プロジェクタ用の液晶表示装置は小型が進んでおり、例えば、ＳＸＧＡやＵＸＧＡクラスで１．８インチ、ＸＧＡやＳＸＧＡクラスで１．３〜１．８インチ、ＳＶＧＡやＸＧＡクラスで０．９インチの素子を搭載する液晶表示装置が主流であり、よりコンパクトなＳＶＧＡやＸＧＡ対応するために０．７インチの素子が開発されている。なお、ＳＸＧＡ等の表記は液晶表示装置の表示画素数の規格を示す。
【００１８】
このように素子の小型化が進むと、各画素当たりの面積が減少して、その各画素において配線や遮光膜等の非透過部分の面積の割合が増加する。これにより、画素の開口率の低下するという問題がますます大きくなってきている、
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、画素の開口率の低下を抑止することができる液晶表示装置を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の液晶表示装置は、一対の基板と、該一対の基板に挟持された液晶層とを備えた液晶表示装置であって、上記一対の基板の少なくとも一方は、上記液晶層側に起立するように形成された縦壁部と、該縦壁部表面に設けられた遮光性の導電部と、を有することを特徴とする。
【００２０】
上記の構成によれば、液晶層側に起立するように形成された縦壁部表面に遮光性の導電部が設けられている。そのため、遮光性の導電部が基板を光が透過する方向と平行に配置することになる。これにより、液晶表示装置の画素の開口率の低下を抑止することができる。
【００２１】
本発明の液晶表示装置は、上記縦壁部及び導電部を有する基板が、画素を構成する画素電極と、該画素電極に電気的に接続されたスイッチング素子と、該スイッチング素子を覆う遮光膜と、を有しており、上記縦壁部が、上記遮光膜の厚みにより構成されていてもよい。
【００２２】
上記の構成によれば、縦壁部が遮光膜の厚みにより構成されるので、縦壁部表面に設けられた遮光性の導電部は、遮光膜の厚み方向に配置することになる。そのため、画素の開口率を低下させないで、スイッチング素子に斜めから入射する光を遮光することができる。これにより、入射光によるリーク電流の発生が抑止され、液晶表示装置の表示品位を維持及び向上することができる。
【００２３】
本発明の液晶表示装置は、上記縦壁部の高さが２００〜１５００ｎｍであってもよい。
【００２４】
上記の構成によれば、縦壁部の高さが２００〜１５００ｎｍになるので、十分な容量の遮光性の導電部を縦壁部に形成することができる。
【００２５】
本発明の液晶表示装置は、上記縦壁部及び導電部を有する基板が、画素を構成する画素電極と、該画素電極に電気的に接続された補助容量電極と、を有しており、上記導電部が、上記補助容量電極により構成されていてもよい。
【００２６】
上記の構成によれば、基板の縦壁部にも補助容量を構成することになる。これにより、縦壁部表面の容量分だけ補助容量の容量を大きくすることができ、クロストーク、フリッカ等が抑止され、液晶表示装置の表示品位を維持及び向上することができる。また、補助容量の容量を同じ大きさに維持する場合には、補助容量電極の幅を狭めることができ、画素の開口率を向上することができる。
【００２７】
本発明の液晶表示装置は、上記縦壁部及び導電部を有する基板が、画素を構成する画素電極と、該画素電極にスイッチング素子を介して接続されたゲート配線と、を有しており、上記導電部が、上記ゲート配線により構成されていてもよい。
【００２８】
上記の構成によれば、基板の縦壁部にもゲート配線を構成することになる。これにより、実質的にゲート配線の断面積が増加するため、ゲート配線を低抵抗化することができる。また、ゲート配線が同じ抵抗を維持する場合には、ゲート配線の幅を狭めることができ、画素の開口率を向上することができる。
【００２９】
本発明の液晶表示装置は、上記縦壁部及び導電部を有する基板が、画素を構成する画素電極と、該画素電極に電気的に接続された補助容量電極と、該画素電極にスイッチング素子を介して接続されたゲート配線と、を有しており、上記導電部が、上記補助容量電極及び上記ゲート配線により構成され、上記遮光膜が、一対の側辺を有し、該一対の側辺のうち一方に沿って上記補助容量電極が設けられていると共に他方に沿って上記ゲート配線が設けられていてもよい。
【００３０】
上記の構成によれば、遮光膜の一方の側辺に沿ってゲート配線が、その他方の側辺に沿って補助容量電極がそれぞれ設けられることになる。これにより、ゲート配線の低抵抗化と補助容量の容量の拡大とを同時に達成することができる。
【００３１】
本発明の液晶表示装置は、上記スイッチング素子が、多結晶性シリコンで形成された薄膜トランジスタであってもよい。
【００３２】
上記の構成によれば、スイッチング素子として、多結晶性シリコンで形成された薄膜トランジスタを用いているので、優れたスイッチング特性を有する液晶表示装置となる。
【００３３】
本発明の液晶表示装置は、プロジェクタ用であってもよい。
【００３４】
プロジェクタ用の液晶表示装置は、大光量下で使用され、さらに各画素当たりの面積が小さい素子を有する液晶表示装置である。上記の構成によれば、光リーク電流の発生が抑止されると共に、画素の開口率が下がることがないので、表示品位の高いプロジェクタ用の液晶表示装置となる。
【００３５】
【発明の実施の形態】
以下、本発明の実施形態に係る液晶表示装置について、図面に基づいて詳細に説明する。以下の実施形態では、スイッチング素子として多結晶性シリコンで形成されたＴＦＴ（薄膜トランジスタ）を用いた場合を例にするが、非結晶性のアモルファスシリコンを用いた場合にも適用できる。
【００３６】
図１は、本発明の液晶表示装置のアクティブマトリクス基板１００の平面模式図であり、図２は、そのアクティブマトリクス基板１００の１つの画素領域を拡大した平面模式図である。
【００３７】
この液晶表示装置は、アクティブマトリクス基板１００と、それに対向するように設けられた対向基板と、それらの両基板間に挟持されるように設けられた液晶層と、を備えている。
【００３８】
アクティブマトリクス基板１００は、相互に並行に延びるように設けられた複数のゲート配線６と、それらのゲート配線６に直交する方向に相互に並行に延びるように設けられたソース配線９と、ゲート配線６及びソース配線９の各交差部分に設けられたＴＦＴ２０と、各ＴＦＴ２０を構成しゲート配線６と並行に設けられた活性層４ａと、各ＴＦＴ２０に対応して一対のゲート配線６及びソース配線９で囲われる画素領域に設けられた画素電極１４と、ＴＦＴ２０を遮光するために設けられた下部遮光膜２及び上部遮光膜１２と、補助容量部５０とを有する。
【００３９】
下部遮光膜２は、多結晶性シリコン膜／タングステンシリサイド膜の積層膜で構成され、絶縁基板１上に画素領域の外周に沿って設けられている。さらに、下部遮光膜２を覆うようにシリコン酸化膜からなる下部絶縁膜３が設けられている。なお、この下部遮光膜２の厚みによって、縦壁部が形成される。
【００４０】
活性層４ａは、多結晶性シリコン膜から形成され、下部絶縁膜３上に設けられており、後述するソース領域４ｃ、ドレイン領域４ｄ、チャネル領域４ｅ、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域４ｆ及び補助容量配線４ｂを構成している。なお、補助容量配線４ｂは、下部遮光膜２の（図２において）下側の周端に沿うように設けられている。さらに、ソース領域４ｃ、ドレイン領域４ｄ、チャネル領域４ｅ、ＬＤＤ領域４ｆ及び補助容量配線４ｂを覆うように、酸化シリコン膜等からなるゲート絶縁膜５が設けられている。
【００４１】
ゲート配線６は、リンがドープされた多結晶性シリコン膜／タングステンシリサイド膜の積層膜で構成され、下部遮光膜２の（図２において）上側の周端に沿うように設けられている。また、下部遮光膜２の（図２において）下側の周端に沿うように、且つ、補助容量配線４ｂに重なるように、ゲート配線６と同一層に同一材料で形成された補助容量電極６ｂも設けられている。なお、ゲート配線６及び補助容量電極６ｂは、下部遮光膜２の周端の形状が反映された段差（縦壁部）に遮光性の導電部をそれぞれ有している。さらに、ゲート配線６及び補助容量電極６ｂの上を覆うように、酸化シリコン膜等からなる第１層間絶縁膜７が設けられている。
【００４２】
ソース配線９は、チタン・タングステン膜／アルミニウム膜／チタン・タングステン膜の積層膜で構成され、第１層間絶縁膜７上に設けられている。
【００４３】
ＴＦＴ２０は、ゲート配線６から側方に突出したゲート電極６ａと、ゲート電極６ａの下にゲート絶縁膜５を介して設けられたチャネル領域４ｅと、チャネル領域４ｅの両側に設けられたソース領域４ｃ及びドレイン領域４ｄと、ソース領域４ｃ及びドレイン領域４ｄとチャネル領域４ｅとの間に設けられたＬＤＤ領域４ｆと、コンタクトホール８を介してソース領域４ｃと接続されソース配線９から側方に突出したソース電極９ａと、コンタクトホール８を介してドレイン領域４ｄと接続されドレイン電極１５とで構成されている。さらに、ＴＦＴ２０を覆うように酸化シリコン膜等からなる第２層間絶縁膜１１が設けられている。
【００４４】
上部遮光膜１２は、チタン等からなる金属膜から構成され、第２層間絶縁膜１１上に設けられている。
【００４５】
画素電極１４は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等からなる透明導電膜で構成され、第３層間絶縁膜１３上に設けられており、コンタクトホール（不図示）を介してＴＦＴ２０のドレイン電極１５に接続されている。
【００４６】
補助容量部５０は、補助容量配線４ｂと、ゲート絶縁膜５を介して補助容量電極６ｂとから構成されており、ＴＦＴ２０のドレイン電極１５に接続されている。これにより、画素電極１４と共通電極との間の液晶容量に加えて、補助容量部５０からなる補助容量が液晶容量と電気的に並列に設けられることになる。
【００４７】
対向基板は、絶縁基板上に、クロム等からなる遮光膜と、感光性樹脂等に赤、緑、青の顔料が分散されたカラーフィルター層と、アクリル樹脂等からなるオーバーコート膜と、透明導電性膜であるＩＴＯからなる共通電極と、を有する。
【００４８】
液晶層は、電気光学特性を有するネマチック液晶材料から構成されている。
【００４９】
この液晶表示装置は、各画素電極１４ごとに１つの画素が構成されており、各画素において、ゲート配線６からゲート信号が送られてＴＦＴ２０がオン状態になったときに、ソース配線９から所定のソース信号が送られて画素電極１４に電荷が書き込まれ、画素電極１４と共通電極との間で構成される液晶容量に印加される電圧を制御し、それによって液晶層の液晶分子の配向状態を変化させて光の透過率を調整することで画像表示するように構成されている。
【００５０】
次に、本発明の実施形態に係る液晶表示装置の製造方法について説明する。
【００５１】
＜アクティブマトリクス基板作製工程＞
図３は図２中のＡ−Ａ’断面、図４は図２中のＢ−Ｂ’断面、図５は図２中のＣ−Ｃ’断面におけるアクティブマトリクス基板１００の製造工程を示す断面模式図である。
【００５２】
まず、絶縁基板１上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、リンがドープされた多結晶性シリコン膜（厚さ３００ｎｍ程度）及びタングステンシリサイド膜（厚さ３００ｎｍ程度）を順に成膜した後、フォトリソグラフィ技術（Ｐｈｏｔｏ  Ｅｎｇｒａｖｉｎｇ  Ｐｒｏｃｅｓｓ、以下、「ＰＥＰ技術」と称する）によりパターン形成して、図３（ａ）、図４（ａ）及び図５（ａ）に示すように下部遮光膜２を形成する。なお、下部遮光膜２の厚さ（縦壁部の高さ）は２００ｎｍ以上１５００ｎｍ以下が好ましく、下部遮光膜２の厚さがこの範囲であれば低抵抗性のゲート配線１、十分な容量の補助容量を構成する補助容量電極６ｂを形成することができる。
【００５３】
次いで、下部遮光膜２上に、ＣＶＤ法により、シリコン酸化膜（厚さ４００ｎｍ程度）を成膜し、下部絶縁膜３を形成する。これにより、下部絶縁膜３を介して下部遮光膜２の周端部には、縦壁部を構成する段差部分が形成される。なお、本実施形態では、この段差部分（縦壁部）は基板面に対して垂直に立った形状をとっているが、基板面に対して一定の角度を有した形状や、丸みを帯びた形状をとってもよい。
【００５４】
次いで、下部絶縁膜３上に、ＣＶＤ法により、多結晶性シリコン膜（厚さ４０ｎｍ程度）を成膜し、ＰＥＰ技術によりパターン形成して、図３（ｂ）、図４（ｂ）及び図５（ｂ）に示すように活性層４ａ及び補助容量配線４ｂを形成する。なお、補助容量配線４ｂは、下部絶縁膜３上の下部遮光膜２の段差部分（縦壁部）に形成される。さらに、補助容量配線４ｂには、不純物としてリンを３×１０１５ｃｍ−２程度注入する。
【００５５】
次いで、活性層４ａ及び補助容量配線４ｂ上に、ＣＶＤ法により、シリコン酸化膜（厚さ１００ｎｍ程度）を成膜してゲート絶縁膜５を形成する。
【００５６】
次いで、ゲート絶縁膜５上に、ＣＶＤ法により、リンがドープされた多結晶性シリコン膜（厚さ１５０ｎｍ程度）及びタングステンシリサイド膜（厚さ１５０ｎｍ程度）を順に成膜した後、ＰＥＰ技術によりパターン形成して、図３（ｃ）、図４（ｃ）及び図５（ｃ）に示すようにゲート配線６、ゲート電極６ａ、補助容量電極６ｂを形成する。なお、ゲート配線６及び補助容量電極６ｂは、ゲート絶縁膜５上の下部遮光膜２の段差部分（縦壁部）に対応する位置に形成される。
【００５７】
次いで、図３（ｄ）、図４（ｄ）及び図５（ｄ）に示すようにゲート電極６ａをマスクとして活性層４ａにリンを１×１０１３ｃｍ−２程度注入する。
【００５８】
次いで、図３（ｅ）、図４（ｅ）及び図５（ｅ）に示すようにゲート電極６ａの上にレジスト１０を塗布し、そのレジスト１０をマスクとしてリンを３×１０１５ｃｍ−２程度注入する。これらのリンの注入により、活性層４ａのゲート電極６ａの下側に対応する部分にはチャネル領域４ｅが、その外側のレジスト１０に被覆されている部分には、相対的に少量のリンを注入したＬＤＤ領域４ｆが、同じくそのＬＤＤ領域４ｆの両側には、相対的に多量のリンを注入したソース領域４ｃ及びドレイン領域４ｄが形成される。
【００５９】
次いで、ゲート配線６及び補助容量電極６ｂ上に、酸化シリコン膜（厚さ６００ｎｍ程度）を成膜して第１層間絶縁膜７を形成する。なお、第１層間絶縁膜７の表面は、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を用いて平坦化する。
【００６０】
次いで、第１層間絶縁膜７及びゲート絶縁膜５のソース領域４ｃ及びドレイン領域４ｄに対応する部分をエッチング除去する。
【００６１】
次いで、第１層間絶縁膜７上に、ＣＶＤ法により、チタン・タングステン膜（厚さ１５０ｎｍ程度）、アルミニウム膜（厚さ４００ｎｍ程度）及びチタン・タングステン膜（厚さ１００ｎｍ程度）を順に成膜した後、ＰＥＰ技術によりパターン形成して、図３（ｆ）、図４（ｆ）及び図５（ｆ）に示すように、ソース配線９、ソース電極９ａ及びドレイン電極１５を形成する。なお、ソース電極９ａ及びドレイン電極１５は、コンタクトホール８を介してそれぞれソース領域４ｃ及びドレイン領域４ｄに接続される。
【００６２】
次いで、ソース配線９、ソース電極９ａ及びドレイン電極１５上に、ＣＶＤ法により、酸化シリコン膜（厚さ４００ｎｍ程度）を成膜し、第２層間絶縁膜１１を形成する。
【００６３】
次いで、第２層間絶縁膜１１上に、スパッタリング法によりチタン膜（厚さ１５０ｎｍ程度）を成膜した後、ＰＥＰ技術によりパターン形成して、上部遮光膜１２を形成する。
【００６４】
次いで、上部遮光膜１２上に、ＣＶＤ法により、酸化シリコン膜（厚さ３００ｎｍ程度）を成膜して第３層間絶縁膜１３を形成する。
【００６５】
次いで、第３層間絶縁膜１３上に、スパッタリング法によりＩＴＯ膜（厚さ１００ｎｍ程度）を成膜した後、ＰＥＰ技術によりパターン形成して、図３（ｇ）、図４（ｇ）及び図５（ｇ）に示すように、画素電極１４を形成する。
【００６６】
次いで、印刷法により、ポリイミド系樹脂からなる配向膜を形成した後、ラビング法により、その表面に配向処理を施す。
【００６７】
＜対向基板形成工程＞
絶縁基板上に、クロム層からなるブラックマトリクス、カラーフィルタ層、オーバーコート膜、ＩＴＯ膜からなる共通電極、ポリイミド系樹脂からなる配向膜を順に積層するように形成した後、その表面に配向処理を施す。
【００６８】
＜液晶表示装置形成工程＞
アクティブマトリクス基板１００上に印刷法により熱硬化性樹脂からなるシール部を形成し、対向基板を貼り合わせた後、両基板間に、減圧法により液晶材料を注入して封止し、液晶層を形成する。
【００６９】
以上のようにして、本発明の液晶表示装置が製造することができる。
【００７０】
以上説明した液晶表示装置によれば、図６（ａ）に示すように下部遮光膜２の周端部の片側に設けられている補助容量配線４ｂ及び補助容量電極６ｂが、下部遮光膜２の厚さを利用して絶縁基板１の厚さ方向にも設けられていることにより、絶縁基板１の厚さ方向にも補助容量を構成することができる。詳細には、図６（ｂ）上図に示すような平面的に形成された補助容量（幅Ｘ）に対して、図６（ｂ）下図に示すように、立体的な高さ１／２Ｘの補助容量を付加すると、補助容量の容量を付加分だけ増やすことができる。例えば、補助容量の幅Ｘを３μｍとし付加する段差部分を１．５μｍとすると、補助容量の容量を１．５倍にでき、また、補助容量を同じ容量に維持するのなら、補助容量の幅Ｘを１．５μｍと半分にすることができる。これにより、補助容量の容量を大きくすることにより、クロストーク、フリッカ等が抑止され、表示品位を維持及び向上することができ、さらに、補助容量を構成する補助容量配線４ｂ及び補助容量電極６ｂの幅を狭めることにより、画素の開口率を向上することもできる。
【００７１】
また、補助容量と同様に、下部遮光膜２の周端部の他方の片側に設けられているゲート配線６が、下部遮光膜２の厚さを利用して絶縁基板１の厚さ方向にも構成されていることになる。これにより、実質的にゲート配線６の断面積が増加するため、ゲート配線６を低抵抗化することができる。
【００７２】
さらに、同じ配線抵抗を維持する場合には、ゲート配線６の幅を狭めることにより、画素の開口率を向上することもできる。
【００７３】
さらに、絶縁基板１の厚さ方向にも補助容量下部電極４ｂ及び補助容量電極６ｂが設けられているので、図６（ａ）に示すように斜めからの光がＴＦＴ２０（活性層４ａ）へ入射することがなくなり、光によるリーク電流の発生を抑止することもできる。
【００７４】
なお、本発明は本実施形態に限定されるものではなく、他の構成のものであってもよい。
【００７５】
【発明の効果】
以上説明したように、本発明によれば、下部遮光膜の端に設けられているゲート線及び補助容量電極が、下部遮光膜の厚さを利用して絶縁基板の厚さ方向にも設けられていることにより、その絶縁基板の厚さ方向に設けられている分だけゲート配線及び補助容量電極の面積を増やすことができる。これにより、絶縁基板上に平面的に形成されていたゲート配線及び補助容量電極を部分的に絶縁基板の厚さ方向に置き換えて立体的に形成させ、絶縁基板の厚さ方向に沿った投影面に対するゲート配線及び補助容量電極の面積を縮小することができ、画素の開口率の低下を抑止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る液晶表示装置のアクティブマトリクス基板１００の平面模式図である。
【図２】本発明の実施形態に係る液晶表示装置のアクティブマトリクス基板１００の１つの画素領域を拡大した平面模式図である。
【図３】図２中のＡ−Ａ’断面におけるアクティブマトリクス基板１００の製造工程を示す模式図である。
【図４】図２中のＢ−Ｂ’断面におけるアクティブマトリクス基板１００の製造工程を示す模式図である。
【図５】図２中のＣ−Ｃ’断面におけるアクティブマトリクス基板１００の製造工程を示す模式図である。
【図６】（ａ）は、本発明の実施形態に係る液晶表示装置のアクティブマトリクス基板１００の断面模式図である。（ｂ）は、補助容量部５０の拡大模式図である。
【図７】従来の液晶表示装置のアクティブマトリクス基板１００の断面模式図である。
【符号の説明】
１      絶縁基板
２          下部遮光膜
３      下部絶縁膜
４ａ    活性層
４ｂ    補助容量配線
４ｃ    ソース領域
４ｄ    ドレイン領域
４ｅ    チャネル領域
４ｆ    ＬＤＤ領域
５      ゲート絶縁膜
６      ゲート配線
６ａ    ゲート電極
６ｂ    補助容量電極
７      第１層間絶縁膜
８      コンタクトホール
９      ソース配線
９ａ    ソース電極
１０    レジスト
１１    第２層間絶縁膜
１２    上部遮光膜
１３    第３層間絶縁膜
１４    画素電極
１５    ドレイン電極
２０    ＴＦＴ
５０    補助容量部
６０    光源
１００  アクティブマトリクス基板
【図１】
2004333858.tif 000003
【図２】
2004333858.tif 000004
【図３】
2004333858.tif 000005
【図４】
2004333858.tif 000006
【図５】
2004333858.tif 000007
【図６】
2004333858.tif 000008
【図７】
2004333858.tif 000009