(57)【要約】【課題】ブレーカ接点１のオンにより同時投入され、投入電流がそれぞれカレントモード型ＰＷＭ制御ＩＣ１１Ａと１１Ｂ、主ＦＥＴ１７Ａと１７Ｂ等を介しＰＷＭ制御により一定に制御される電磁石装置の励磁コイル４Ａと４Ｂへ操作電源から流れる電流（ｉＡ＋ｉＢ）の波高値を抑制する。【解決手段】ＩＣ１１Ａは投入信号Ｖ３がＨで補助ＦＥＴ２０Ａがオンする投入信号出力期間では抵抗１５とコンデンサ１６で定まる周期で発振する発振器のコンデンサ１６の電圧が所定上限値に達する時点毎に主ＦＥＴ１７Ａをオンし、電流ｉＡを検出する抵抗１８，１９の電圧Ｖｃｓが所定値迄上昇すると主ＦＥＴ１７Ａをオフする。ＩＣ１１Ｂは投入信号Ｖ３がＨの間は、主ＦＥＴ１７Ａのオフ時に立上がる同期信号Ｖ４に同期して主ＦＥＴ１７Ｂをオンし、電流ｉＢの検出電圧Ｖｃｓが所定値迄上昇すると主ＦＥＴ１７Ｂをオフするので電流ｉＡとｉＢが長時間、重ならずに交互に流れる。【選択図】　　　　図１
2004022967.tif 000002
【特許請求の範囲】
【請求項１】
１または複数台の電磁石装置のそれぞれに対応する励磁コイルを直列または並列接続してなる励磁コイル群、共通の電源からの該励磁コイル群への通電を開閉するスイッチング手段からなるコイル通電手段と、
前記スイッチング手段に該スイッチング手段を繰り返しオン・オフするパルス信号を与えつつ、このパルス信号のオン・オフのパルス幅を制御して前記励磁コイル群の電流を一定に制御するスイッチング制御手段とを対にして備え、対の前記コイル通電手段の当初の通電を同時に開始させるようにした電磁石装置の駆動装置であって、
前記当初の通電の開始後、前記スイッチング手段の対の一方のターンオフのタイミングに、前記スイッチング手段の対の他方のターンオンのタイミングを同期させる手段を備えたことを特徴とする電磁石装置の駆動装置。
【請求項２】
請求項１に記載の電磁石装置の駆動装置において、
前記対のコイル通電手段にそれぞれ対応する１または複数台のコイル通電手段（以下前者の対のコイル通電手段を主コイル通電手段といい、後者のコイル通電手段を従コイル通電手段という）を備え、
前記対の主コイル通電手段の同一の一方に対応する前記従コイル通電手段の通電を該一方の主コイル通電手段に同期して行わせ、同じく前記対の主コイル通電手段の同一の他方に対応する前記従コイル通電手段の通電を該他方の主コイル通電手段に同期して行わせるようにしたことを特徴とする電磁石装置の駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電磁開閉器などに用いられる電磁石装置の励磁コイルへの通電を、スイッチング手段を介して断続することにより、省電力化と小形化を図った電磁石装置の駆動装置であって、特に電源投入時に電源から流入する電流を抑制しながら複数台の電磁石装置を同時に駆動する機能を備えた電磁石装置の駆動装置に関する。
【０００２】
なお、以下各図において同一の符号は同一もしくは相当部分を示す。
【０００３】
【従来の技術】
電磁開閉器などに用いられる電磁石装置は、可動鉄心を吸引させ接点投入などを行わせるためにその始動時に励磁コイルに比較的大きな投入電流を流す必要があるが、可動鉄心を吸引した後は僅かの保持電流を流すのみでよい。
これを利用して、電磁石装置の励磁コイルに流す投入電流や保持電流をスイッチング手段の断続により制御し、電磁石装置の高信頼性化、省電力化、小形化等を図る技術が特開昭６１−１８７３０４号公報等により知られている。
【０００４】
図３はこのような技術を利用し、２台の電磁石装置の励磁コイルの電流を制御する従来の電磁石装置の駆動回路の構成例を示し、図４は図３の各部の動作波形を示す。
図３においては直流の操作電源からブレーカ接点１，ヒューズ２を介し、電磁石装置の励磁コイル（ＭＣとも略記する）４（４Ａ，４Ｂ）と、この各励磁コイル４Ａ，４Ｂをそれぞれ駆動する同構成の駆動回路８Ａ，８Ｂに操作電源の電圧Ｖ１が供給されている。なお、この操作電源は商用交流電源の電圧をダイオードブリッジ等を介し整流して生成されたものでもよい。
【０００５】
ここで、４Ａａ，４Ｂａはそれぞれ励磁コイル４Ａ，４Ｂに流れる投入電流により図外の可動鉄心が吸引されることによって閉じられる主接点であり、５は励磁コイル４Ａ，４Ｂをそれぞれ付勢する後述の主ＭＯＳＦＥＴ１７（１７Ａ，１７Ｂ）のオフ時に、それぞれ励磁コイル４Ａ，４Ｂの電流の転流路となるフライホィールダイオードである。
【０００６】
駆動回路８Ａにおいては、駆動対象の励磁コイル４（４Ａ）と直列に、励磁コイル４Ａの電流ｉＡをオン・オフ制御する主スイッチング素子としての主ＭＯＳＦＥＴ（主ＦＥＴとも略記する）１７（１７Ａ）と、励磁コイル電流ｉＡを検出するために主ＦＥＴ１７Ａのソース側に挿入された電流検出抵抗１８とが設けられている。
【０００７】
そして、電流検出抵抗１８には並列に、操作電源の投入直後、励磁コイル４Ａに大きな投入電流を流すために電流検出抵抗１８の抵抗値を引き下げるための電流検出抵抗１９と、投入電流を流す期間のみ導通される補助ＭＯＳＦＥＴ（補助ＦＥＴとも略記する）２０（２０Ａ）との直列回路が設けられている。
同様に駆動回路８Ｂにおいては、駆動対象の励磁コイル４（４Ｂ）と直列に、励磁コイルの電流ｉＢをオン・オフ制御する主ＦＥＴ１７（１７Ｂ）と、励磁コイル電流ｉＢを検出するための電流検出抵抗１８とが設けられ、電流検出抵抗１８には並列に電流検出抵抗１９と、補助ＦＥＴ２０（２０Ｂ）との直列回路が設けられている。
【０００８】
さらに駆動回路８Ａ，８Ｂにおいて、１０は操作電源の直流電圧Ｖ１を入力とし、制御回路用の定電圧Ｖ２を生成する電源回路であり、この電源回路電圧Ｖ２はカレントモード型ＰＷＭ制御ＩＣ１１（１１Ａ，１１Ｂ）の電源端子ＶＩＮに供給されるほか、当該駆動回路内の図外の必要な各部へ与えられている。
操作電源出力Ｖ１の両端にはまた、分圧抵抗１２、１３の直列回路が接続され、分圧抵抗１２と１３との接続点の電圧Ｖ１Ａは操作電源電圧が正常か否かを判別する入力電圧検出器１４（１４Ａ，１４Ｂ）に入力されている。
【０００９】
この入力電圧検出器１４は、操作電源の投入後、この検出器１４への入力電圧Ｖ１Ａが上昇しながら規定電圧、本例では８０Ｖに達すると操作電源電圧が正常であると判別し、Ｌレベルの電圧検出信号Ｖ５を出力する。
Ｌの電圧検出信号Ｖ５はカレントモード型ＰＷＭ制御ＩＣ１１（１１Ａ，１１Ｂ）のフィードバック入力端子ＦＢと投入信号発生器２１（２１Ａ，２１Ｂ）に入力され、この投入信号発生器２１の出力Ｖ３は補助ＦＥＴ２０のゲートに入力されている。
【００１０】
ここで投入信号発生器２１は、入力電圧検出器１４からＬの電圧検出信号Ｖ５を入力したのち、５０〜１００ｍｓ程度の期間Ｔ１（図４参照）、励磁コイル電流ｉＡ（ｉＢ）を所定の投入電流値とするためにＨレベルの投入信号Ｖ３を作って補助ＦＥＴ２０をオンし、保持電流値を決める電流検出抵抗１８に電流検出抵抗１９を並列に接続する。
【００１１】
カレントモード型ＰＷＭ制御ＩＣ１１のＯＵＴ端子から所定周期で出力されるＰＷＭ制御（つまりパルス幅変調）されたパルス（ＰＷＭパルスとも略記する）Ｖｏｕｔは、主ＦＥＴ１７のゲートに入力され、また電流検出抵抗１８（または抵抗１８と１９との並列接続抵抗）の両端に発生する電流検出電圧ＶｃｓはＩＣ１１の電流検出端子ＣＳに入力される。
【００１２】
なお、この電流検出端子電圧Ｖｃｓは、補助ＦＥＴ２０がオンとなる期間〔即ち、励磁コイル４の投入電流の通流期間〕では、Ｖｃｓ＝（電流検出抵抗１８および１９の並列抵抗値）×〔励磁コイル４の電流ｉＡ（ｉＢ）〕となり、補助ＦＥＴ２０がオフとなる期間〔即ち、励磁コイル４の保持電流の通流期間〕ではＶｃｓ＝（電流検出抵抗１８の抵抗値）×〔励磁コイル４の電流ｉＡ（ｉＢ）〕となる。
【００１３】
１５と１６はそれぞれ、ＩＣ１１のＰＷＭパルスの周期を決定するためのタイミング抵抗とタイミングコンデンサで、タイミング抵抗１５はＩＣ１１の基準電圧（本例では５Ｖ）の出力端子ＶｒｅｆとＩＣ１１のタイミング抵抗／容量接続端子ＲＴ／ＣＴとの間に接続され、タイミングコンデンサ１６はＩＣ１１の前記端子ＲＴ／ＣＴと操作電源の負側端子（グランド端子）との間に接続されている。なお、ＩＣ１１の接地端子ＧＮＤは操作電源の負側端子に接続されている。
【００１４】
カレントモード型ＰＷＭ制御ＩＣ１１としては、この場合、スイッチング電源の電圧をその負荷電流を制御しつつ定電圧制御するスイッチング電源用カレントモード型ＰＷＭ制御ＩＣを流用しており、本例では特にこのＩＣが、スイッチング電源の重負荷時、具体的には内蔵する図外のエラーアンプ出力電圧が所定値以上になった時、定電流制御（厳密には電流制限制御）を行う性質を利用している。
【００１５】
図５は図３中のカレントモード型ＰＷＭ制御ＩＣ１１の内部の原理的な構成を示す。次に図５によりＩＣ１１の定電流制御に関わる機能を説明する。
図５において、ＩＣ１１の電源端子ＶＩＮへ供給される電圧がＩＣ１１の正常動作可能な電圧（本例では１６Ｖ）に達すると、低電圧ロックアウト回路ＵＶＬ１のロックが解除され、５Ｖバンドギャップ基準電圧レギュレータＲＥＧがオンして電源端子ＶＩＮへ供給される電圧から５Ｖの基準電圧Ｖｒｅｆを生成し、ＩＣ１１の端子Ｖｒｅｆへ出力するほか、ＩＣ１１内の必要な各部へ供給する。
【００１６】
この基準電圧Ｖｒｅｆによりもう一つの低電圧ロックアウト回路ＵＶＬ２のロックも解除されてＯＲ回路Ｇ２の出力、つまりＮＯＲ回路Ｇ１の入力の一つが“Ｌ”となり、ＮＯＲ回路Ｇ１によって駆動されるトーテムポール出力回路ＴＴＰからのＰＷＭパルスＶｏｕｔの出力を停止する条件の一つが解除される。
逆にこの解除が行われるまでは少なくともＰＷＭパルスＶｏｕｔの出力は停止され、ＰＷＭパルスＶｏｕｔをゲート入力とする主ＦＥＴ１７はオフ状態に保たれる。
【００１７】
発振器ＯＳＣは、次のようにタイミング抵抗１５とタイミングコンデンサ１６によって定まる発振周期Ｔの三角波Ｗ１を生成し、この周期ＴがＰＷＭパルスＶｏｕｔの出力周期となる。
即ち、発振器ＯＳＣを構成するコンパレータＣＰ１の出力が“Ｌ”のとき、同じく発振器ＯＳＣを構成する半導体スイッチＳＷ１，ＳＷ２はオフし、コンパレータＣＰ１の（−）入力端子には三角波Ｗ１の上限電圧である２．８Ｖが入力される。そして、外部のタイミングコンデンサ１６はタイミング抵抗１５を介し基準電圧Ｖｒｅｆにより充電される。
【００１８】
タイミングコンデンサ１６の充電電圧はＩＣ１１のタイミング抵抗／容量接続端子ＲＴ／ＣＴを経てコンパレータＣＰ１の（＋）入力端子に入力されて監視される。
やがて、タイミングコンデンサ１６の充電電圧が２．８Ｖを上回ろうとするとコンパレータＣＰ１の出力は“Ｈ”に反転する。これにより、半導体スイッチＳＷ１，ＳＷ２はオンし、コンパレータＣＰ１の（−）入力端子の電圧は三角波Ｗ１の下限電圧である１．２Ｖに切り換わると共に、ＩＣ１１の端子ＲＴ／ＣＴに定電流源ＩＳ１が接続されてタイミングコンデンサ１６は放電を開始する。
【００１９】
次にタイミングコンデンサ１６の電圧が１．２Ｖを下回ろうとすると、再びコンパレータＣＰ１の出力は“Ｌ”に反転し、タイミングコンデンサ１６の電圧は上昇に転ずる、こうして連続する三角波Ｗ１が生成される。
このときコンパレータＣＰ１から出力される矩形波パルスからなる発振出力Ｗ２は、ラッチセットパルス生成回路ＬＳに入力され、パルス生成回路ＬＳは、発振出力Ｗ２の立上がりのタイミング毎にヒゲ状のラッチセットパルスＰ１を生成し、ＮＯＲ回路Ｇ１および、ＲＳフリップフロップからなる電流検出ラッチＦＦのセット入力端子Ｓに与える。
【００２０】
このラッチセットパルスＰ１の入力によって、電流検出ラッチＦＦの反転出力ＱＢ（このＱＢのＢは「バー」を意味するものとする）は“Ｌ”となり、このときＮＯＲ回路Ｇ１の全入力が“Ｌ”となることから、トーテムポール出力回路ＴＴＰの出力、つまりＩＣ１１のＯＵＴ端子から出力されるＰＷＭパルスＶｏｕｔはＨレベルとなり、外部の主ＦＥＴ１７をオンする。
【００２１】
つまり、三角波Ｗ１の発振周期Ｔごとに生成される発振出力（矩形波パルス）Ｗ２の立上がりのタイミング、従ってＩＣ１１のタイミング抵抗／容量接続端子ＲＴ／ＣＴの電圧が２．８Ｖを上回ったタイミングが、ＰＷＭパルスＶｏｕｔのＨレベルへの立上がり、即ち主ＦＥＴ１７のオンのタイミングとなる。
このＰＷＭパルスＶｏｕｔのＨレベルの状態、つまり主ＦＥＴ１７のオンの状態は、以後、電流検出ラッチＦＦがリセットされ、その反転出力ＱＢが“Ｈ”となるまで継続する。つまり、主ＦＥＴ１７のオフのタイミングは電流検出ラッチＦＦがリセットされるタイミング、換言すればＣＳコンパレータＣＰ２が電流検出ラッチＦＦの入力端子Ｒへリセット信号を発するタイミングである。
【００２２】
このリセット信号としてのコンパレータＣＰ２の出力は、本例では主ＦＥＴ１７がオンして励磁コイル４に操作電源電圧Ｖ１が印加され、励磁コイル電流ｉＡ（ｉＢ）が増大することで、電流検出端子ＣＳの電圧Ｖｃｓ、つまりＣＳコンパレータＣＰ２の（＋）入力端子の電圧が上昇し、ＣＳコンパレータＣＰ２の（−）入力端子の電圧Ｖｃｓｎ（なお、本例では以下に述べるようにＩＣ１１の通常の動作中、この電圧Ｖｃｓｎは１Ｖに固定される）を上回る時点に発生する。つまり、この時点が主ＦＥＴ１７のオフのタイミングとなる。
【００２３】
ところで、図３においてはＩＣ１１が正常動作可能となった後にＩＣ１１のフィードバック入力端子ＦＢ（つまりエラーアンプＥＡの（−）入力端子）に与えられる電圧としての入力電圧検出器１４の出力電圧Ｖ５は、入力電圧検出器１４が操作電源電圧を正常と検出してＬレベル（本例ではほぼ０Ｖ）とする以前は、本例では少なくともエラーアンプＥＡの（＋）入力端子の電圧（２．５Ｖ）より高いＨレベルの電圧である。
【００２４】
従って、端子ＦＢ電圧のＨレベル時においてはエラーアンプＥＡの出力電圧（エラー電圧ともいう）Ｖｃｏｍｐは少なくとも１．４Ｖ以下、従ってＣＳコンパレータ（−）入力端子電圧Ｖｃｓｎはほぼ０Ｖとなり、ＩＣ１１は以下に述べるようにＰＷＭパルスＶｏｕｔを出力しない。
また、端子ＦＢ電圧のＬレベル時にはエラー電圧Ｖｃｏｍｐは少なくとも４．４Ｖ以上、従ってＣＳコンパレータ（−）入力端子電圧Ｖｃｓｎはその上限値であるツエナー電圧の１Ｖに固定され、ＩＣ１１は以下に述べるようにＰＷＭパルスＶｏｕｔを出力して定電流制御を行う。
【００２５】
即ち、端子ＦＢ電圧のＬレベル時には、主ＦＥＴ１７がオンしたのち、励磁コイル電流ｉＡ（ｉＢ）が増加して、電流検出抵抗１８（または１８，１９の並列抵抗）の電圧、従ってＩＣ１１の電流検出端子ＣＳの電圧Ｖｃｓが増大して、ＣＳコンパレータ（−）入力端子電圧Ｖｃｓｎの１Ｖに達したとき、ＣＳコンパレータＣＰ２が電流検出ラッチＦＦをリセットしてＰＷＭパルスＶｏｕｔをＬレベルとし、主ＦＥＴ１７がオフされる。
【００２６】
この主ＦＥＴ１７のオフ時には励磁コイル電流ｉＡ（ｉＢ）はフライホィールダイオード５に転流して環流しつつ緩やかに減衰する。そしてこの動作が通常は前記発振周期Ｔごとに繰り返される。
このとき、電流検出ラッチＦＦがセットされたのちリセットされるまでの時間、つまりＰＷＭパルスＶｏｕｔのパルス幅（Ｈレベルの期間）、換言すれば主ＦＥＴ１７のオン期間は、当該オン期間の開始時点の励磁コイル４の電流ｉＡ（ｉＢ）が小さいときは長くなり、同じく励磁コイル電流ｉＡ（ｉＢ）が増加して設定値（つまり、ＣＳコンパレータ（−）入力端子電圧Ｖｃｓｎの１Ｖに対応する電流値）に近づくほど短くなる。このようにして励磁コイル電流ｉＡ（ｉＢ）のＰＷＭ制御による定電流制御が行われる。
【００２７】
ただし、ＰＷＭパルスＶｏｕｔがＨレベルに立上がったのち、ＰＷＭパルスの当該周期Ｔ内で電流検出端子ＣＳの電圧Ｖｃｓが上記の電圧Ｖｃｓｎの１Ｖ（説明の便宜上、以下この電圧を電流設定電圧という）に達しないときは、ＰＷＭパルスＶｏｕｔは次のＰＷＭパルス周期まで実質的にＨレベルを維持し、同時に主ＦＥＴ１７は実質的にオン状態のままになる。
【００２８】
他方、端子ＦＢ電圧のＨレベル時においては、ＣＳコンパレータ（−）入力端子電圧Ｖｃｓｎが０Ｖであることから、ＰＷＭパルスＶｏｕｔのパルス幅、つまり主ＦＥＴ１７のオン期間は図５の動作からは０ということになるが、実際は不感帯に入ることによってＰＷＭパルスＶｏｕｔは出力されず、主ＦＥＴ１７はオフのままとなる。
【００２９】
次に図４により図３の全体の動作を説明する。時点ｔ０に操作電源を開閉するブレーカ接点１が投入されると、操作電源電圧Ｖ１の入力により電源回路１０の定電圧出力Ｖ２が立上がり一定値となる。この出力電圧Ｖ２はＩＣ１１の電源端子ＶＩＮに与えられ、その立上がりの過程でＩＣ１１の正常動作が可能な電圧（本例では１６Ｖ）になる。
【００３０】
時点ｔ１において入力電圧検出器１４は投入された操作電源電圧Ｖ１が正常なことを検出し、以後、この操作電源電圧Ｖ１が存在する期間はその出力の電圧検出信号Ｖ５をＬレベルとしてＩＣ１１の端子ＦＢを引下げる。これにより、時点ｔ１からブレーカ接点１が投入されている期間、ＩＣ１１は主ＦＥＴ１７にＰＷＭパルスＶｏｕｔを送出し、定電流制御を実行する。
【００３１】
一方、投入信号発生器２１はその入力電圧（電圧検出信号）Ｖ５がＬレベルとなった時点ｔ１から時点ｔ３までの所定の投入信号出力期間Ｔ１、その出力電圧としての投入信号Ｖ３をＨレベルとして補助ＦＥＴ２０をオンし、電流検出抵抗１８と１９を並列接続状態とする。なお、この投入信号出力期間Ｔ１は励磁コイル４の図外の可動鉄心が吸引され、主接点４Ａａ（４Ｂａ）が投入されるまでの接点投入時間Ｔ２（時点ｔ１から時点ｔ２まで）より長いものとする。
【００３２】
このようにして、投入信号出力期間Ｔ２には励磁コイル４Ａ（４Ｂ）の電流ｉＡ（ｉＢ）は可動鉄心の吸引に要する所定の投入電流値に制御され、時点ｔ３以後は電流検出抵抗が１８のみとなって、励磁コイル電流ｉＡ（ｉＢ）は投入電流値より充分小さい所定の保持電流値に制御される。
【００３３】
【発明が解決しようとする課題】
ところで、図３の回路では、同構成の駆動回路８Ａ，８Ｂの主ＦＥＴ１７Ａ，１７Ｂがほぼ同期してオン・オフするので、図４に示すように操作電源から励磁コイル４Ａと４Ｂへ供給される直流入力電流ｉＡ＋ｉＢは、各電流ｉＡとｉＢが同位相で重畳して波高値が高くなる。
【００３４】
従って図３のように接続された電磁石装置を数台以上同時投入すると、直流入力電流の実効値も大きくなり、結果としてブレーカがトリップしたり、また入力ヒューズが劣化する等の問題を生じていた。
特に操作直流電源は、通常電流である保持電流の１０倍程度の投入電流分の容量を持つ必要があり、電源サイズが非常に大きくなるうえ、価格も高くなる等の問題があった。
【００３５】
このため多数台の電磁石装置を並列投入する際は、数台毎に投入タイミングを投入電流が流れている時間（１００ｍｓ程度）ずつ、ずらしながら投入していた。しかし並列投入のタイミングがほぼ同時でなければならない場合もあり、非常に問題となっていた。
本発明の目的は、この問題を解消し、投入電流の重畳分の波高値を抑制しながら多数台の電磁石装置を並列同期投入することができる電磁石装置の駆動装置を提供することにある。
【００３６】
【課題を解決するための手段】
前記の課題を解決するために請求項１の電磁石装置の駆動装置は、
１または複数台の電磁石装置のそれぞれに対応する励磁コイル（４）を直列または並列接続してなる励磁コイル群、共通の電源（操作電源）からの該励磁コイル群への通電を開閉するスイッチング手段（主ＦＥＴ１７）からなるコイル通電手段と、
前記スイッチング手段に該スイッチング手段を繰り返しオン・オフするパルス信号（Ｖｏｕｔ）を与えつつ、このパルス信号のオン・オフのパルス幅を制御して前記励磁コイル群の電流を一定に制御するスイッチング制御手段（カレントモード型ＰＷＭ制御ＩＣ１１）とを対にして備え、対の前記コイル通電手段の当初の通電を（ブレーカ接点１の投入により）同時に開始させるようにした電磁石装置の駆動装置であって、
前記当初の通電の開始後、前記スイッチング手段の対の一方（例えば主ＦＥＴ１７Ａ）のターンオフのタイミングに、前記スイッチング手段の対の他方（例えば主ＦＥＴ１７Ｂ）のターンオンのタイミングを同期させる手段（同期信号発生器２２）を備えたものとする。
【００３７】
また、請求項２の電磁石装置の駆動装置は、請求項１に記載の電磁石装置の駆動装置において、
前記対のコイル通電手段にそれぞれ対応する１または複数台のコイル通電手段（以下前者の対のコイル通電手段を主コイル通電手段といい、後者のコイル通電手段を従コイル通電手段という）を備え、
前記対の主コイル通電手段の同一の一方に対応する前記従コイル通電手段の通電を該一方の主コイル通電手段に同期して行わせ、同じく前記対の主コイル通電手段の同一の他方に対応する前記従コイル通電手段の通電を該他方の主コイル通電手段に同期して行わせるようにする。
【００３８】
本発明の作用は、それぞれＰＷＭ制御によりオン・オフされるスイッチング手段を介して励磁コイルに流れる投入電流を一定に制御される対の電磁石装置を操作電源に並列投入したのち、対の電磁石装置の一方のコイル電流を制御するスイッチング手段のオフに同期して対の電磁石装置の他方のコイル電流を制御するスイッチング手段をオンすることにより、操作電源から対の電磁石装置へ流れる入力電流のピーク値の低減を図るものである。
【００３９】
【発明の実施の形態】
図１は本発明の一実施例としての構成を示す回路図で図３に対応し、図２は図１の各部の動作波形図で図４に対応している。
なお、以下では説明の便宜上、駆動回路８Ａと８Ｂのタイミング抵抗１５、タイミングコンデンサ１６を区別するときはそれぞれ１５Ａと１５Ｂ、１６Ａと１６Ｂとする。
【００４０】
図１においては、駆動回路８Ｂのタイミングコンデンサ１６Ｂのグランド側にコンデンサ１６Ｂと直列に抵抗２４が挿入され、またコンデンサ１６Ｂと抵抗２４との接続点ｐ１にコンデンサ２３の一端が接続されている。
ここで、抵抗２４の抵抗値はタイミング抵抗１５Ｂに比べて充分に小さく、コンデンサ２３の容量値はタイミングコンデンサ１６Ｂに比べて充分に大きいものとする。
【００４１】
また、駆動回路８Ｂには、ＡＮＤ回路２２ａと、このＡＮＤ回路２２ａの一方の入力端に出力端が接続されたインバータ２２ｂとからなる同期信号発生器２２が新設されている。
そして、前記コンデンサ２３の他端はＡＮＤ回路２２ａの出力端（なお、この出力端の電圧としての同期信号をＶ４とする）に接続され、インバータ２２ｂには駆動回路８ＡのＰＷＭパルスＶｏｕｔが入力され、またＡＮＤ回路２２ａの他方の入力端には駆動回路８Ａの投入信号Ｖ３が入力されている。
【００４２】
ここで、同期信号発生器２２は図２に示すように、駆動回路８Ａの入力電圧発生器１４Ａが出力するＨレベルの投入信号Ｖ３の出力期間Ｔ１において、駆動回路８ＡのＰＷＭパルスＶｏｕｔがＬレベル（つまり、主ＦＥＴ１７Ａがオフ）である間、Ｈレベルとなる同期信号Ｖ４を生成する。
図１の回路では、この同期信号Ｖ４がＨレベルの時は、駆動回路８Ｂのタイミングコンデンサ１６Ｂの抵抗２４との接続点ｐ１はほぼ等価的に同期信号発生器２２の５Ｖ電源（この場合、基準電源Ｖｒｅｆ）に接続されたのと同等の状態になり、他方、同期信号Ｖ４がＬレベルの時は、タイミングコンデンサ１６Ｂの接続点ｐ１はほぼ等価的にグランドに接続されたのと同等の状態になる。
【００４３】
このため、同期信号Ｖ４がＨに立ち上がった時点には、ＩＣ１１Ｂのタイミング抵抗／容量接続端子ＲＴ／ＣＴの電位が、タイミングコンデンサ１６Ｂのその時点の充電状態とは無関係にＩＣ１１Ｂ内の三角波Ｗ１の上限電圧（本例では２．８Ｖ）を越えて、ＩＣ１１Ｂ内のコンパレータＣＰ１の出力（発振出力）Ｗ２がＨに切り換わることとなり、ＩＣ１１ＢのＰＷＭパルスＶｏｕｔがＨとなり、駆動回路８Ｂの主ＦＥＴ１７Ｂがオンする。
【００４４】
つまり、図１の回路ではＨの投入信号出力期間Ｔ１では、主ＦＥＴ１７Ｂは同期信号Ｖ４の立ち上がりに同期してオンし、ＩＣ１１Ｂへの電流検出電圧Ｖｃｓが投入電流値の電流設定電圧（本例では１Ｖ）に達した時点にオフする。
なお、同期信号Ｖ４がＬレベルで、コンデンサ２３が放電を終わっている定常状態では、タイミングコンデンサ１６Ｂの接続点ｐ１は実質的にグランド電位に保たれるので、タイミング抵抗１５Ｂとタイミングコンデンサ１６Ｂによる通常の発振動作が行われる。
【００４５】
この条件は少なくとも図２中、操作電源の投入により駆動回路８ＢのＩＣ１１Ｂが動作を開始し、主ＦＥＴ１７Ｂがオンしてから駆動コイル電流ｉＢが設定された投入電流値にまで立ち上がる、時点ｔ１から時点ｔ１０までの期間と、Ｈの投入信号Ｖ３が時点ｔ３でＬとなり、駆動コイル電流ｉＢが投入電流値から減衰して設定された保持電流値になった以後の、この保持電流値に制御される期間にはあてはまる。
【００４６】
次に図２により図１の回路の全体の動作を説明する。時点ｔ０にブレーカ接点１が閉じられ操作電源が投入されると、図３の場合と同様に駆動回路８Ａ，８Ｂの入力電圧検出器１４Ａ，１４Ｂは、時点ｔ１において操作電源電圧Ｖ１が正常であると判別し、その出力Ｖ５をＬとする。
これにより、駆動回路８Ａ，８ＢのＩＣ１１Ａ，１１Ｂは図３の場合と同様に各主ＦＥＴ１７Ａ，１７Ｂの制御動作を開始しようとする。ここで、駆動回路８ＡのＩＣ１１Ａの制御動作は全体として図３と同様であり、タイミング抵抗１５Ａとタイミングコンデンサ１６Ａによる発振周期Ｔで主ＦＥＴ１７Ａにオンのタイミングを与えながら、投入信号発生器２１ＡによりＨの投入信号Ｖ３が出力されている期間Ｔ１（時点ｔ１から時点ｔ３まで）には主ＦＥＴ１７Ａの（従って駆動コイル４Ａの）電流ｉＡを設定された投入電流値に制御し、時点ｔ３以後は電流ｉＡを設定された保持電流値に制御する。
【００４７】
なお、投入信号出力期間Ｔ１において、当初、電流ｉＡが投入電流値にまで立ち上がる期間Ａ（時点ｔ１〜ｔ１１）にはＩＣ１１Ａは、実際上、主ＦＥＴ１７Ａをオフすることなくオン状態に保ち、電流ｉＡが設定された投入電流値に到達してＩＣ１１への電流検出端子電圧Ｖｃｓが電流設定電圧（本例では１Ｖ）を上回ろうとする時点ｔ１１に始めて主ＦＥＴ１７Ａをオフ（このオフをターンオフともいう）する。
【００４８】
そして、以後の期間Ｂ（時点ｔ１１〜ｔ３）にはＩＣ１１Ａは、発振周期Ｔごとに主ＦＥＴ１７Ａをオンオフしながら、電流ｉＡを投入電流値に制御する。
なお、この期間Ｂでは主ＦＥＴ１７Ａの発振周期Ｔごとのオフ時点ｔ１１，ｔ１３，ｔ１５・・・に、Ｈレベルに立ち上がる同期信号Ｖ４が発生し、駆動回路８Ｂの主ＦＥＴ１７Ｂをオン（このオンをターンオンともいう）させる。
【００４９】
ここで、期間Ｂ中における主ＦＥＴ１７Ａのオフ点から次周期のオフ点までの期間をＣとすると、本例では、
期間Ｔ１＝期間（Ａ＋Ｂ）＝５０〜１００ｍｓ、
期間Ｂ＝Ｔ１×（０．７〜０．８）、
期間Ｃ≒発振周期Ｔ＝０．２〜０．３ｍｓ、
程度であり、Ｔ，Ｃ≪Ａ≪Ｂの関係にある。但し、発振周期Ｔは主ＦＥＴ１７Ａのオン点から次周期のオン点までの期間となる。
【００５０】
次に、駆動回路８ＢのＩＣ１１Ｂの制御動作について述べる。ここでも、駆動回路８Ｂの投入信号発生器２１Ｂが出力するＨの投入信号Ｖ３の出力期間Ｔ１は駆動回路８Ａと同じとする。
この駆動回路８Ｂでの投入信号出力期間Ｔ１において、当初、主ＦＥＴ１７Ｂの（従って駆動コイル４Ｂの）電流ｉＢが設定された投入電流値にまで立ち上がる、時点ｔ１〜ｔ１０の期間の動作は駆動回路８Ａの期間Ａの動作と同じである。ただし、本例では駆動コイル４Ａと４Ｂとの特性のバラツキにより電流ｉＢが設定投入電流値に到達する時点ｔ１０が、電流ｉＡが設定投入電流値に到達する時点ｔ１１より若干早くなっている。
【００５１】
ＩＣ１１Ｂは主ＦＥＴ１７Ｂをこの時点ｔ１０で一旦ターンオフするが、時点ｔ１１に同期信号Ｖ４が立ち上がるため、この時点ｔ１１で再び主ＦＥＴ１７Ｂをターンオンする。しかし、主ＦＥＴ１７Ｂの時点ｔ１０からｔ１１までのオフ期間は極めて短く、この間の電流ｉＢの減衰も極めて少ないので、時点ｔ１１に主ＦＥＴ１７Ｂがターンオンしたのち電流ｉＢは極く短時間経過した時点ｔ１２に設定投入電流値に到達し、この時点ｔ１２にＩＣ１１Ｂは主ＦＥＴ１７Ｂを再びターンオフする。
【００５２】
ＩＣ１１Ｂは、次は、同様の動作によって主ＦＥＴ１７Ｂを、時点ｔ１３にターンオンし時点ｔ１４にターンオフする。そして以後も投入信号出力期間Ｔ１中、このような主ＦＥＴ１７Ｂのオンオフ動作を繰り返す。
時点ｔ３で投入信号Ｖ３が消滅したのちは、ＩＣ１１Ｂは電流ｉＢが設定された保持電流値まで減衰する期間、主ＦＥＴ１７Ｂをオフ状態を保ち、以後、タイミング抵抗１５Ｂとタイミングコンデンサ１６Ｂによる発振周期Ｔでターンオンのタイミングを与えつつ、主ＦＥＴ１７Ｂをオンオフ制御して電流ｉＢを保持電流値に保持する。
【００５３】
このようにして、投入信号出力期間Ｔ１中に操作電源から駆動コイル４Ａ，４Ｂに流れる直流入力電流ｉＡ＋ｉＢは、図２に例示するように操作電源の投入直後の時点ｔ１〜ｔ１０の短期間のみは電流ｉＡとｉＢが同位相で重畳するため波高値が従来と同様に高くなるが、以後、時点ｔ３までの長期間には電流ｉＡとｉＢがほぼ１８０°の位相で流れるため、直流入力電流ｉＡ＋ｉＢの波高値は従来のほぼ１／２となる。
【００５４】
なお、同時投入すべき電磁石装置の台数がさらに増加した場合は、増加分の電磁石装置の励磁コイルを約半数ずつＡ群とＢ群の２群に分けて、このＡ群とＢ群の励磁コイルをそれぞれ励磁コイル４Ａ，４Ｂと直列または並列に接続する方法や、Ａ群とＢ群の各励磁コイルにそれぞれ主ＦＥＴ１７Ａと１７Ｂに従属する従ＦＥＴを直列に接続して同じ操作電源間に挿入したうえ、Ａ群の従ＦＥＴには主ＦＥＴ１７Ａと同じＰＷＭパルスＶｏｕｔを与えて駆動し、Ｂ群の従ＦＥＴには主ＦＥＴ１７Ｂと同じＰＷＭパルスＶｏｕｔを与えて駆動するといった方法を採ることにより、操作電源より負荷側に流入する全電流の波高値を抑制することができる。
【００５５】
【発明の効果】
本発明によれば、それぞれＰＷＭ制御によりオン・オフされるスイッチング手段を介して励磁コイルに流れる投入電流を一定に制御される対の電磁石装置（または電磁石装置群）を操作電源に並列投入したのち、対の電磁石装置（または電磁石装置群）の一方のコイル電流を制御するスイッチング手段のオフに同期して対の電磁石装置（または電磁石装置群）の他方のコイル電流を制御するスイッチング手段をオンするようにしたので、操作電源から対の電磁石装置（または電磁石装置群）へ流れる入力電流のピーク値を低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施例としての構成を示す回路図
【図２】図１の各部の動作説明用の波形図
【図３】図１に対応する従来の回路図
【図４】図３の各部の動作説明用の波形図
【図５】図１，図３内のカレントモード型ＰＷＭ制御ＩＣの内部の原理的な構成を示す回路図
【符号の説明】
１　　　　　　　　　　　　ブレーカ接点
２　　　　　　　　　　　　ヒューズ
４（４Ａ，４Ｂ）　　　　　電磁石装置の励磁コイル（ＭＣ）
４Ａａ，４Ｂａ　　　　　　電磁石装置の主接点
５　　　　　　　　　　　　フライホィールダイオード
８Ａ，８Ｂ　　　　　　　　駆動回路
１０　　　　　　　　　　　電源回路
１１（１１Ａ，１１Ｂ）　　カレントモード型ＰＷＭ制御ＩＣ
１２，１３　　　　　　　　分圧抵抗
１４（１４Ａ，１４Ｂ）　　入力電圧検出器
１５（１５Ａ，１５Ｂ）　　タイミング抵抗
１６（１６Ａ，１６Ｂ）　　タイミングコンデンサ
１７（１７Ａ，１７Ｂ）　　主ＭＯＳＦＥＴ（主ＦＥＴ）
１８，１９　　　　　　　　電流検出抵抗
２０（２０Ａ，２０Ｂ）　　補助ＭＯＳＦＥＴ（補助ＦＥＴ）
２１（２１Ａ，２１Ｂ）　　投入信号発生器
２２　　　　　　　　　　　同期信号発生器
２２ａ　　　　　　　　　　ＡＮＤ回路
２２ｂ　　　　　　　　　　インバータ
２３　　　　　　　　　　　コンデンサ
２４　　　　　　　　　　　抵抗
ＯＵＴ　　　　　　　　　　ＩＣ１１のＰＷＭパルス出力端子
ＣＳ　　　　　　　　　　　ＩＣ１１の電流検出端子
ＦＢ　　　　　　　　　　　ＩＣ１１のフィードバック入力端子
Ｖｒｅｆ　　　　　　　　　ＩＣ１１の基準電圧出力端子および基準電圧
ＲＴ／ＣＴ　　　　　　　　ＩＣ１１のタイミング抵抗／容量接続端子
ｉＡ　　　　　　　　　　　励磁コイル４Ａの電流
ｉＢ　　　　　　　　　　　励磁コイル４Ｂの電流
Ｖｃｓ　　　　　　　　　　電流検出端子ＣＳの入力電圧、電流検出電圧
Ｖｏｕｔ　　　　　　　　　ＰＷＭパルス
Ｖ１　　　　　　　　　　　操作電源の電圧
Ｖ２　　　　　　　　　　　電源回路の出力電圧
Ｖ３　　　　　　　　　　　投入信号発生器の出力電圧（投入信号）
Ｖ４　　　　　　　　　　　同期信号発生器の出力電圧（同期信号）
Ｖ５　　　　　　　　　　　入力電圧検出器の出力電圧
【図１】
2004022967.tif 000003
【図２】
2004022967.tif 000004
【図３】
2004022967.tif 000005
【図４】
2004022967.tif 000006
【図５】
2004022967.tif 000007