(57)【要約】【課題】チップ上への異物付着を防止して実装不良を低減する。【解決手段】各チップ領域の複数の電極に金バンプ３が設けられた半導体ウェハ６の主面６ａに、一方の面がカバーシート７で覆われた異方性導電シート４をカバーシート７を外側に配置して貼り付け、この状態で半導体ウェハ６をダイシングして個片化し、前記個片化によって取得した異方性導電シート４付きの半導体チップ２をトレイ１０に収容し、トレイ１０内の異方性導電シート４付きの半導体チップ２を外観検査し、前記外観検査後、半導体チップ２を出荷し、その後、ユーザなどでトレイ１０から異方性導電シート４付きの半導体チップ２を取り出し、異方性導電シート４からカバーシート７を剥離した後、半導体チップ２を金バンプ３および異方性導電シート４を介してガラス基板上に実装することにより、半導体チップ２の主面２ｂへの異物付着を防止できる。【選択図】    図１
2004228458.tif 000002
【特許請求の範囲】
【請求項１】
主面に複数のチップ領域が形成され、各チップ領域の複数の電極に突起電極が設けられた半導体ウェハの前記主面に粘着性を有したシート部材を貼り付ける工程と、
前記シート部材を貼り付けた状態で前記半導体ウェハをダイシングして前記チップ領域単位に個片化する工程と、
前記個片化によって取得した前記シート部材付きの半導体チップをトレイに収容する工程と、
前記トレイから前記シート部材付きの半導体チップを取り出し、前記半導体チップから前記シート部材を剥離した後、前記半導体チップを前記突起電極を介して実装基板上に実装する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
主面に複数のチップ領域が形成され、各チップ領域の複数の電極に突起電極が設けられた半導体ウェハの前記主面に粘着性を有したシート部材を貼り付ける工程と、
前記シート部材を貼り付けた状態で前記半導体ウェハをダイシングして前記チップ領域単位に個片化する工程と、
前記個片化によって取得した前記シート部材付きの半導体チップをトレイに収容する工程と、
前記トレイに収容された前記シート部材付きの半導体チップを外観検査する工程と、
前記外観検査後、前記トレイに収容された前記シート部材付きの半導体チップを出荷する工程と、
前記トレイから前記シート部材付きの半導体チップを取り出し、前記半導体チップから前記シート部材を剥離した後、前記半導体チップを前記突起電極を介して実装基板上に実装する工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
主面に複数のチップ領域が形成され、各チップ領域の複数の電極に突起電極が設けられた半導体ウェハの前記主面に、一方の面がシート部材であるカバーシートで覆われた異方性導電シートを前記カバーシートを外側に配置して貼り付ける工程と、
前記異方性導電シートを貼り付けた状態で前記半導体ウェハをダイシングして前記チップ領域単位に個片化する工程と、
前記個片化によって取得した前記異方性導電シート付きの半導体チップをトレイに収容する工程と、
前記トレイから前記異方性導電シート付きの半導体チップを取り出し、前記異方性導電シートから前記カバーシートを剥離した後、前記半導体チップを前記突起電極および前記異方性導電シートを介して実装基板上に実装する工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
主面に複数のチップ領域が形成され、各チップ領域の複数の電極に突起電極が設けられた半導体ウェハの前記主面に、一方の面がシート部材であるカバーシートで覆われた異方性導電シートを前記カバーシートを外側に配置して貼り付ける工程と、
前記異方性導電シートを貼り付けた状態で前記半導体ウェハをダイシングして前記チップ領域単位に個片化する工程と、
前記個片化によって取得した前記異方性導電シート付きの半導体チップをトレイに収容する工程と、
前記トレイに収容された前記異方性導電シート付きの半導体チップを外観検査する工程と、
前記外観検査後、前記トレイに収容された前記異方性導電シート付きの半導体チップを出荷する工程と、
前記トレイから前記異方性導電シート付きの半導体チップを取り出し、前記異方性導電シートから前記カバーシートを剥離した後、前記半導体チップを前記突起電極および前記異方性導電シートを介して実装基板上に実装する工程とを有することを特徴とする半導体装置の製造方法。
【請求項５】
主面に複数のチップ領域が形成され、各チップ領域の複数の電極に突起電極である金バンプが設けられた半導体ウェハの前記主面に、一方の面がシート部材であるカバーシートで覆われた異方性導電シートを前記カバーシートを外側に配置して貼り付ける工程と、
前記異方性導電シートを貼り付けた状態で前記半導体ウェハをダイシングして前記チップ領域単位に個片化する工程と、
前記個片化によって取得した前記異方性導電シート付きの半導体チップをトレイに収容する工程と、
前記トレイに収容された前記異方性導電シート付きの半導体チップを外観検査する工程と、
前記外観検査後、前記トレイに収容された前記異方性導電シート付きの半導体チップを出荷する工程と、
前記トレイから前記異方性導電シート付きの半導体チップを取り出し、前記異方性導電シートから前記カバーシートを剥離した後、前記半導体チップを前記金バンプおよび前記異方性導電シートを介して配線が形成されたガラス基板上に実装する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）接続に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、ガラス基板に半導体チップを接続するＣＯＧ接続では、半導体チップ側に金バンプが設けられ、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ  、異方性導電シートともいう）接続によってガラス基板に実装される場合がある。実装の際には、ガラス基板側にＡＣＦをセットし、その上にパターンマッチングを行った半導体チップを熱とともに荷重をかけ、ガラス基板上に接続する（例えば、非特許文献１参照）。
【０００３】
【非特許文献１】
篠原興二「２００１年度版、最新半導体組立／パッケージング技術」株式会社プレスジャーナル、２００１年２月２６日（１０３〜１０９頁）
【０００４】
【発明が解決しようとする課題】
本発明者はＣＯＧ接続について検討した結果、以下のような問題点を見出した。
【０００５】
ＣＯＧ接続では、ウェハ状態で各チップ領域の電極に金バンプを設け、この状態の半導体ウェハをダイシングして個片化し、さらに、個片化された半導体チップを真空吸着などによってピックアップし、トレイに収容する。
【０００６】
その後、トレイ上で各半導体チップの外観検査を行い、検査後、ユーザに出荷され、ユーザ側では、トレイ内から半導体チップを取り出し、ＡＣＦがセットされたガラス基板上に半導体チップを配置してＣＯＧ接続している。
【０００７】
このような手順においては、ダイシングから外観検査までの工程内で、および出荷後の輸送などでチップ上に異物が付着する可能性が大きい。
【０００８】
ＣＯＧ接続では、異物の付着が実装不良につながり易いため、異物付着の可能性が大きいことが問題である。
【０００９】
さらに、異物付着の可能性が大きいため、工程内の塵埃対策や塵埃管理の必要性が発生することが問題である。
【００１０】
本発明の目的は、チップ上への異物付着を防止して実装不良を低減する半導体装置の製造方法を提供することにある。
【００１１】
本発明のその他の目的は、工程内の塵埃対策と塵埃管理を不要にする半導体装置の製造方法を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１４】
本発明は、主面に複数のチップ領域が形成され、各チップ領域の複数の電極に突起電極が設けられた半導体ウェハの前記主面に粘着性を有したシート部材を貼り付ける工程と、前記シート部材を貼り付けた状態で前記半導体ウェハをダイシングして前記チップ領域単位に個片化する工程と、前記個片化によって取得した前記シート部材付きの半導体チップをトレイに収容する工程と、前記トレイから前記シート部材付きの半導体チップを取り出し、前記半導体チップから前記シート部材を剥離した後、前記半導体チップを前記突起電極を介して実装基板上に実装する工程とを有するものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
図１は本発明の実施の形態の半導体装置の製造方法の一例を示す製造プロセスフロー図および断面図、図２は本発明の実施の形態の半導体装置の製造方法におけるＣＯＧ実装状態の一例を示すフロー図および断面図、図３は図１に示す製造プロセスフローにおけるシート貼り付け時の半導体ウェハの構造を一部破断して示す平面図、図４は図２に示すＣＯＧ実装後の半導体装置の構造の一例を示す平面図、図５は本発明の実施の形態の変形例であるＣＯＦ実装による半導体装置の構造を示す平面図である。
【００１７】
本実施の形態は、携帯用電話機などに搭載される図４に示すようなＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）モジュール（半導体装置）５の製造方法について説明するものである。
【００１８】
ＣＯＧモジュール５は、配線１ａが形成されたガラス基板（実装基板）１上に異方性導電シート４を介して半導体チップ２が実装されたものであり、ガラス基板１上には液晶パネル８なども搭載されている。
【００１９】
すなわち、本実施の形態のＣＯＧモジュール５は、半導体チップ２がＣＯＧ接続されたものである。
【００２０】
ＣＯＧモジュール５の製造方法について説明すると、まず、図１および図３に示す主面６ａに複数のチップ領域６ｂが形成され、かつ各チップ領域６ｂの複数のパッド２ａに突起電極である金バンプ３が設けられた半導体ウェハ６を準備する。
【００２１】
すなわち、半導体ウェハ６の主面６ａには、それぞれに半導体集積回路とパッド２ａとが形成された複数のチップ領域６ｂが区画形成されており、さらに、各パッド２ａには金バンプ３が設けられている。
【００２２】
続いて、図１のステップＳ１のシート貼付けに示すように、半導体ウェハ６の主面６ａに、一方の面がシート部材であるカバーシート７で覆われた異方性導電シート４をカバーシート７を外側に配置して貼り付ける。
【００２３】
なお、カバーシート７は、例えば、フィルム状の薄膜のものである。
【００２４】
その後、ステップＳ２に示すように、異方性導電シート４を貼り付けた状態で半導体ウェハ６をブレード９によってダイシングする。
【００２５】
これによって、半導体ウェハ６をチップ領域６ｂ単位に個片化する。
【００２６】
その後、ステップＳ３のトレイ詰めに示すように、個片化によって取得した異方性導電シート４付きの半導体チップ２を吸着コレット１１などで順次ピックアップし、この半導体チップ２を順次トレイ１０に収容する。
【００２７】
その際、異方性導電シート４のカバーシート７の上面を吸着コレット１１などで吸着してピックアップし、この状態でトレイ１０に移す。
【００２８】
その後、ステップＳ４に示すように、トレイ１０に収容された異方性導電シート４付きの各半導体チップ２を外観検査する。
【００２９】
前記外観検査後、ステップＳ５に示すように、トレイ１０に収容された異方性導電シート４付きの半導体チップ２を出荷する。
【００３０】
その際、それぞれに異方性導電シート４付きの複数の半導体チップ２を収容した複数のトレイ１０を積層し、これら複数のトレイ１０を梱包して出荷する。
【００３１】
これにより、ステップＳ６に示す輸送を行う。
【００３２】
その後、例えば、出荷先であるユーザなどにおいて、図２のステップＳ７に示すＣＯＧ実装を行う。
【００３３】
すなわち、トレイ１０から異方性導電シート４付きの半導体チップ２を取り出し、異方性導電シート４からカバーシート７を剥離した後、半導体チップ２を金バンプ３および異方性導電シート４を介して配線１ａが形成されたガラス基板１上に実装する。
【００３４】
その際、まず、吸着コレット１１などでカバーシート７の上面を吸着してトレイ１０から異方性導電シート４付きの半導体チップ２を取り出し、その後、異方性導電シート４付きの半導体チップ２の表裏を反転させ、半導体チップ２の裏面２ｃを他の吸着コレット１１ａで吸着保持するとともに、異方性導電シート４からカバーシート７を吸着コレット１１で吸引して剥離する。
【００３５】
カバーシート７の剥離後、半導体チップ２の裏面２ｃを他の吸着コレット１１ａで吸着保持した状態で図４に示す液晶パネル８などが実装されているガラス基板１上の所定箇所に半導体チップ２を搬送し、そこで、半導体チップ２を金バンプ３および異方性導電シート４を介して実装する。
【００３６】
ここでは、図２に示すように、半導体チップ２の主面２ｂをガラス基板１に向け、半導体チップ２の主面２ｂとガラス基板１との間に異方性導電シート４を介在させた状態で、半導体チップ２を加圧・加熱してガラス基板１上に電気的に接続する。すなわち、金バンプ３および異方性導電シート４を介して半導体チップ２をガラス基板１上にフリップチップ接続する。
【００３７】
これにより、ＣＯＧ接続を終了し、図４に示すＣＯＧモジュール５の組み立て完了となる。
【００３８】
本実施の形態の半導体装置の製造方法は、ダイシング前に半導体ウェハ６の主面６ａにシート部材であるカバーシート７付きの異方性導電シート４を貼り付け、その後、ダイシング、トレイ１０収容および外観検査などを行い、出荷後、半導体チップ２をガラス基板１に実装する直前にカバーシート７を半導体チップ２の主面２ｂから剥離してＣＯＧ実装する方法である。
【００３９】
したがって、半導体チップ２は、ダイシング前からＣＯＧ実装に至るまで、その主面２ｂが異方性導電シート４によって覆われた状態となっており、ダイシング、トレイ１０収容、外観検査、出荷および輸送の間、さらにＣＯＧ実装時に半導体チップ２の主面２ｂに異物が付着するという可能性を極めて少なくすることができる。
【００４０】
すなわち、本実施の形態の半導体装置の製造方法によれば、半導体チップ２の主面２ｂへの異物付着の可能性を大幅に低減することができる。
【００４１】
その結果、半導体チップ２上への異物付着を防止して半導体チップ２の実装不良を低減することができる。
【００４２】
さらに、ダイシング、トレイ１０収容、外観検査、出荷などの工程内処理において半導体チップ２の主面２ｂへの異物付着の可能性を大幅に低減することができるため、設備投資をしなくても前記工程内の塵埃対策と塵埃管理を不要にすることができる。
【００４３】
特に、半導体製造工程の後工程ラインでは、前工程ラインと比較して塵埃レベルが高くなく、設備での異物除去の高度な配慮がなされていない場合が多い。したがって、後工程ラインでは設備による異物除去の対応が困難であるため、本実施の形態の半導体装置の製造方法による半導体チップ２への異物付着の可能性を低減する手段は非常に有効である。
【００４４】
次に、本実施の形態の変形例の半導体装置について説明する。
【００４５】
図５は、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）  実装によってＣＯＦモジュール（半導体装置）１２を製造した場合のその構造を示すものである。
【００４６】
すなわち、図１に示すステップＳ１からステップＳ６に示す処理を行った後、トレイ１０から半導体チップ２を取り出して、図２に示す実装方法と同様の方法で実装基板であるフィルム基板１４に半導体チップ２を実装したものであり、フィルム基板１４上には、半導体チップ２の他に抵抗やコンデンサなどの電子部品１３が実装されているとともに、これらが配線１４ａによって電気的に接続されている。
【００４７】
ＣＯＦ実装においても、前記ＣＯＧ実装と同様の効果を得ることが可能である。
【００４８】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００４９】
例えば、前記実施の形態では、ＣＯＧモジュール５の製造において、異方性導電シート４付きの半導体チップ２の出荷および輸送を行った後、ＣＯＧ実装を行う場合について説明したが、異方性導電シート４付きの半導体チップ２を外観検査した後、出荷をせずに、例えば同一工場内において前記外観検査の後の工程としてＣＯＧ実装を行ってもよい。
【００５０】
さらに、ダイシング後、トレイ詰めや外観検査を行わずに、直接ＣＯＧ実装を行うような一貫処理装置などを用いて前記実施の形態のＣＯＧ実装を行ってもよい。
【００５１】
また、前記実施の形態では、ダイシング前に半導体チップ２の主面２ｂを異方性導電シート４で覆い、この状態でＣＯＧ実装を行って半導体チップ２の主面２ｂへの異物付着を防ぐ場合を説明したが、異方性導電シート４の代わりとして、粘着性を有するとともに剥離可能なシート部材を用い、前記シート部材をダイシング前に半導体チップ２の主面２ｂに貼り付け、さらに、予めガラス基板１などの実装基板の所望箇所に異方性導電シート４を貼り付けておき、ＣＯＧ実装を行う直前に半導体チップ２の主面２ｂから前記シート部材を剥離し、その後、異方性導電シート４を用いてＣＯＧ実装を行ってもよい。
【００５２】
このように実装前に半導体チップ２の主面２ｂを覆う部材として、粘着性を有し、かつ剥離可能なシート部材を用いても前記実施の形態の半導体装置の製造方法と同様の効果を得ることができる。
【００５３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００５４】
ダイシング前に半導体ウェハの主面にシート部材を貼り付け、ダイシング、トレイ収容および外観検査などを行った後、半導体チップを実装基板に実装する直前に前記シート部材を主面から剥離するため、実装直前まで半導体チップはその主面がシート部材によって覆われており、したがって、半導体チップの主面への異物付着の可能性を大幅に低減することができる。その結果、チップ上への異物付着を防止して半導体チップの実装不良を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の製造方法の一例を示す製造プロセスフロー図および断面図である。
【図２】本発明の実施の形態の半導体装置の製造方法におけるＣＯＧ実装状態の一例を示すフロー図および断面図である。
【図３】図１に示す製造プロセスフローにおけるシート貼り付け時の半導体ウェハの構造を一部破断して示す平面図である。
【図４】図２に示すＣＯＧ実装後の半導体装置の構造の一例を示す平面図である。
【図５】本発明の実施の形態の変形例であるＣＯＦ実装による半導体装置の構造を示す平面図である。
【符号の説明】
１  ガラス基板（実装基板）
１ａ  配線
２  半導体チップ
２ａ  パッド（電極）
２ｂ  主面
２ｃ  裏面
３  金バンプ（突起電極）
４  異方性導電シート
５  ＣＯＧモジュール（半導体装置）
６  半導体ウェハ
６ａ  主面
６ｂ  チップ領域
７  カバーシート（シート部材）
８  液晶パネル
９  ブレード
１０  トレイ
１１  吸着コレット
１１ａ  他の吸着コレット
１２  ＣＯＦモジュール（半導体装置）
１３  電子部品
１４  フィルム基板（実装基板）
１４ａ  配線
【図１】
2004228458.tif 000003
【図２】
2004228458.tif 000004
【図３】
2004228458.tif 000005
【図４】
2004228458.tif 000006
【図５】
2004228458.tif 000007