(57)【要約】    【課題】フローティング拡散ノードのキャパシタ容量を減少させ、画素不良の発生及び電源電圧によるリーク電流を抑制可能なＣＭＯＳイメージセンサの単位画素を提供すること。    【解決手段】フォトダイオード（２１）と、フォトダイオード及びフローティング拡散ノード（２３）の間にソース−ドレイン領域が形成され、ゲートに制御信号（Ｔｘ）が印加されるトランスファトランジスタ（２２）と、フローティング拡散ノード及び電源電圧端の間にソース−ドレイン領域が形成され、ゲートに制御信号（Ｒｘ）が印加されるリセットトランジスタ（２４）と、ドレインがフローティング拡散ノードに接続され、ゲートが電源電圧端に接続されたドライブトランジスタ（２５）と、ゲートに制御信号（Ｓｘ）が印加され、ソースが出力端（ｏｕｔｐｕｔ）に接続され、ドレインがドライブトランジスタのソースに接続されたセレクトトランジスタ（２６）とを備える。【選択図】図２Ａ
2004336005.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードと、
該フォトダイオード及びフローティング拡散ノードの間にソース−ドレイン領域が形成され、ゲートにトランスファ制御信号が印加されるトランスファトランジスタと、
前記フローティング拡散ノード及び電源電圧端の間にソース−ドレイン領域が形成され、ゲートにリセット制御信号が印加されるリセットトランジスタと、
ドレインが前記フローティング拡散ノードに接続され、ゲートが前記電源電圧端に接続されたドライブトランジスタと、
ゲートにセレクト制御信号が印加され、ソースが単位画素出力端に接続され、ドレインが前記ドライブトランジスタのソースに接続されたセレクトトランジスタと
を備えていることを特徴とするＣＭＯＳイメージセンサの単位画素。
【請求項２】
前記ドライブトランジスタのドレインと前記フローティング拡散ノードとが、金属配線を介して互いに電気的に接続されていることを特徴とする請求項１に記載のＣＭＯＳイメージセンサの単位画素。
【請求項３】
前記フォトダイオードが形成される第１活性領域と、
該第１活性領域の一辺の中央部分から、該一辺の長さよりも狭い幅で延長され、前記フローティング拡散ノード及び前記リセットトランジスタが形成される第２活性領域と、
前記第１活性領域及び前記第２活性領域から離隔されて、前記ドライブトランジスタ及び前記セレクトトランジスタが形成される第３活性領域と
を備えていることを特徴とする請求項１に記載のＣＭＯＳイメージセンサの単位画素。
【請求項４】
前記第２活性領域と第３活性領域とが、フィールド酸化膜領域により相互に電気的に離隔されていることを特徴とする請求項３に記載のＣＭＯＳイメージセンサの単位画素。
【請求項５】
前記第２活性領域が、
前記第１活性領域の一辺の中央部分から延長され、前記トランスファトランジスタ及び前記フローティング拡散ノードが形成される第１領域と、
該第１領域の長手方向と異なる方向に延長され、前記リセットトランジスタが形成され、終端部に電源電圧端コンタクトが接続される第２領域と
を備えていることを特徴とする請求項３に記載のＣＭＯＳイメージセンサの単位画素。
【請求項６】
前記第１活性領域及び前記第１領域の接合部の上に形成される前記トランスファトランジスタのゲートと、
前記第２領域の上を横切る前記リセットトランジスタのゲートと、
前記第３活性領域の上を所定距離をおいて横切る前記ドライブトランジスタのゲート及び前記セレクトトランジスタのゲートとをさらに備え、
前記ドライブトランジスタのゲートが、前記電源電圧端コンタクトと接続されていることを特徴とする請求項５に記載のＣＭＯＳイメージセンサの単位画素。
【請求項７】
前記ドライブトランジスタのゲートが、前記第２領域の終端部にオーバーラップするまで延長され、前記電源電圧端コンタクトと接続されていることを特徴とする請求項６に記載のＣＭＯＳイメージセンサの単位画素。
【請求項８】
前記電源電圧端コンタクトが、バッティングコンタクト構造に形成されていることを特徴とする請求項５ないし請求項７のうちのいずれか１つの項に記載のＣＭＯＳイメージセンサの単位画素。
【請求項９】
フォトダイオードと、
該フォトダイオード及びフローティング拡散ノードの間にソース−ドレイン領域が形成され、ゲートにトランスファ制御信号が印加されるトランスファトランジスタと、
前記フォトダイオード及び電源電圧端の間にソース−ドレイン領域が形成され、ゲートにリセット制御信号が印加されるリセットトランジスタと、
ドレインが前記フローティング拡散ノードに接続され、ゲートが前記電源電圧端に接続されたドライブトランジスタと、
ゲートにセレクト制御信号が印加され、ソースが単位画素出力端に接続され、ドレインが前記ドライブトランジスタのソースに接続されたセレクトトランジスタと
を備えていることを特徴とするＣＭＯＳイメージセンサの単位画素。
【請求項１０】
前記フォトダイオードが形成される第１活性領域と、
該第１活性領域の一方の角部から、前記第１活性領域の幅よりも狭い幅で延長され、前記トランスファトランジスタ、前記フローティング拡散ノード、前記ドライブトランジスタ、及び前記セレクトトランジスタが形成される第２活性領域と、
前記第１活性領域の一方の角部に隣接する別の角部から、前記第１活性領域の幅よりも狭い幅で延長され、前記リセットトランジスタが形成され、終端に前記電源電圧端が形成される第３活性領域と
を備えていることを特徴とする請求項９に記載のＣＭＯＳイメージセンサの単位画素。
【請求項１１】
前記トランスファトランジスタのゲートが、前記第１活性領域及び前記第２活性領域の接合部の上に形成され、
前記ドライブトランジスタのゲート及び前記セレクトトランジスタのゲートが、前記トランスファトランジスタのゲートから所定距離をおいて、前記第２活性領域の上に形成され、
前記リセットトランジスタのゲートが、前記第１活性領域及び前記第３活性領域の接合部の上に形成されていることを特徴とする請求項１０に記載のＣＭＯＳイメージセンサの単位画素。
【請求項１２】
前記ドライブトランジスタのゲートが、前記第３活性領域の終端部にオーバーラップするように延長され、前記電源電圧端とバッティングコンタクト構造を介して互いに接続されていることを特徴とする請求項１１に記載のＣＭＯＳイメージセンサの単位画素。
【請求項１３】
前記フローティング拡散ノード及び前記ドライブトランジスタが、イオン注入により直接接続されていることを特徴とする請求項１０に記載のＣＭＯＳイメージセンサの単位画素。
【請求項１４】
フォトダイオードと、
該フォトダイオード及びフローティング拡散ノードの間にドレイン−ソース領域が形成され、ゲートにトランスファ制御信号が印加されるトランスファトランジスタと、
前記フローティング拡散ノード及び電源電圧端の間にソース−ドレイン領域が形成され、ゲートにリセット制御信号が印加される第１リセットトランジスタと、
前記フォトダイオード及び前記電源電圧端の間にソース−ドレイン領域が形成され、ゲートにリセット制御信号が印加される第２リセットトランジスタと、
ドレインが前記フローティング拡散ノードに接続され、ゲートが前記電源電圧端に接続されたドライブトランジスタと、
ゲートにセレクト制御信号が印加され、ソースが単位画素出力端に接続され、ドレインが前記ドライブトランジスタのソースに接続されたセレクトトランジスタと
を備えていることを特徴とするＣＭＯＳイメージセンサの単位画素。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサに関し、特に、ＣＭＯＳイメージセンサの単位画素に関する。
【背景技術】
【０００２】
通常、ＣＭＯＳイメージセンサの単位画素は１つのフォトダイオードＰＤ（Photodiode）と４つのＮＭＯＳとから構成される。
【０００３】
４つのＮＭＯＳは、フォトダイオードＰＤで生成される光電荷をフローティング拡散領域ＦＤ（Floating Diffusion）に移動させるトランスファトランジスタ（Transfer transistor）、所望の値にノードの電位をセットして電荷Ｃｐを排出してフローティング拡散領域ＦＤをリセットさせるリセットトランジスタ（Reset transistor）、ソースフォロワ−バッファ増幅器（Source Follower Buffer Amplifier）の役割をするドライブトランジスタ（Drive transistor）、スイッチングによってアドレッシングするためのセレクトトランジスタ（Select transistor）である。
【０００４】
図１Ａは従来技術に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【０００５】
図１Ａに示すように、ＣＭＯＳイメージセンサの単位画素は、フォトダイオードＰＤと、フォトダイオードＰＤ及びフローティング拡散ノード１３（フローティング拡散領域ＦＤを表す）の間にドレイン−ソース領域が形成され、ゲートにトランスファ制御信号Ｔｘが入力されるトランスファトランジスタ１２と、フローティング拡散ノード１３と電源電圧端ＶＤＤとの間にソース−ドレイン領域が形成され、ゲートにリセット制御信号Ｒｘが入力されるリセットトランジスタ１４と、ゲートがフローティング拡散ノード１３に接続され（フローティング拡散ノード１３の電圧がドライブ制御信号Ｄｘとして使用される）、ドレインが電源電圧端ＶＤＤに接続されたドライブトランジスタ１５と、ドレインがドライブトランジスタ１５のソースに接続され、ゲートにセレクト制御信号Ｓｘが入力され、ソースが単位画素出力端ｏｕｔｐｕｔに接続されたセレクトトランジスタ１６とを備えている。そして、セレクトトランジスタ１６のソースと接地との間にドレイン−ソース領域が形成され、バイアス電圧Ｖｂがゲートに入力されるロードトランジスタＬＤが形成される。Ｃｐ、Ｃｆは、それぞれフォトダイオードＰＤ、フローティング拡散領域ＦＤの有するキャパシタを表す。
【０００６】
図１Ｂは図１Ａに示した単位画素の構成要素のレイアウトを示す平面図である。
【０００７】
図１Ｂに示すように、トランスファトランジスタ１２のゲートＴＧは、その一部がフォトダイオードＰＤが形成される活性領域１７にオーバーラップされて形成され、トランスファトランジスタ１２のゲートＴＧ付近の活性領域１８ａにはフローティング拡散領域ＦＤが形成される。ここで、フォトダイオードＰＤは相対的に広い面積を有し、フローティング拡散領域ＦＤは、フォトダイオードＰＤよりも面積が狭くなっている。
【０００８】
また、フローティング拡散領域ＦＤから、反時計方向に活性領域が延長され（１８ｂ、１８ｃ）、リセットトランジスタ１４、ドライブトランジスタ１５、セレクトトランジスタ１６が形成される。ここで、リセットトランジスタ１４のゲートＲＧ、ドライブトランジスタ１５のゲートＤＧ、及びセレクトトランジスタ１６のゲートＳＧは、所定間隔をおいて活性領域１８ｂ、１８ｃの上を横切って形成されている。
【０００９】
図１Ｂに示したように、従来技術の単位画素は５つのコンタクトを有しており、それらは、トランスファトランジスタ１２のゲートＴＧにトランスファ制御信号Ｔｘを印加するための「ＴＧＣＴ」、フローティング拡散領域ＦＤを接続するための「ＦＤＣＴ」、ドライブトランジスタ１５のゲートＤＧを接続するための「ＤＧＣＴ」、電源電圧ＶＤＤが供給される電源電圧端コンタクト「ＶＤＤＣＴ」、及び単位画素の信号出力のための「ｏｕｔｐｕｔＣＴ」である。
【００１０】
上述した従来技術の単位画素では、ドライブトランジスタ１５の閾電圧のために、フローティング拡散ノードの電圧が低ければ信号が出力されない問題がある。
【００１１】
また、従来技術では、コンタクト「ＦＤＣＴ」の存在により、フローティング拡散領域ＦＤの面積を減少させるには限界があり、このことはフローティング拡散領域ＦＤのキャパシタ容量を減少しにくいという問題を生じる。フローティング拡散領域ＦＤのキャパシタ容量の減少は、ＣＭＯＳイメージセンサの駆動範囲を確保するために必要である。
【００１２】
また、従来技術では、単位画素内のコンタクトの数が合計５個であり、コンタクト形成時のエッチング及びギャップフィル工程の安定性、並びにマージンがあるか否かによって画素不良（bad pixel fail）が生じるという問題がある。バッドピクセルフェイルとは、画素が黒くなる（dark）、画素が白くなる（white）、画素が飽和する（saturation）といった、画質低下現象を意味する。
【００１３】
また、従来技術では、セレクトトランジスタ１６及びドライブトランジスタ１５が形成される活性領域１８ｃが、リセットトランジスタ１４及びトランスファトランジスタ１２が形成される活性領域１８ａ、１８ｂと接続されているため、高電圧である電源電圧ＶＤＤによるリーク電流がドライブトランジスタ１５及びセレクトトランジスタ１６の動作に直接的に悪影響を与えるという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上記した従来技術の問題点に鑑みてなされたものであって、その目的とするところは、フローティング拡散ノードのキャパシタ容量を減少させ、画素不良の発生を抑制し、電源電圧によるリーク電流の発生を抑制するのに適したＣＭＯＳイメージセンサの単位画素を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明に係る第１のＣＭＯＳイメージセンサの単位画素は、フォトダイオードと、該フォトダイオード及びフローティング拡散ノードの間にソース−ドレイン領域が形成され、ゲートにトランスファ制御信号が印加されるトランスファトランジスタと、前記フローティング拡散ノード及び電源電圧端の間にソース−ドレイン領域が形成され、ゲートにリセット制御信号が印加されるリセットトランジスタと、ドレインが前記フローティング拡散ノードに接続され、ゲートが前記電源電圧端に接続されたドライブトランジスタと、ゲートにセレクト制御信号が印加され、ソースが単位画素出力端に接続され、ドレインが前記ドライブトランジスタのソースに接続されたセレクトトランジスタとを備えていることを特徴としている。
【００１６】
また、本発明に係る第２のＣＭＯＳイメージセンサの単位画素は、フォトダイオードと、該フォトダイオード及びフローティング拡散ノードの間にソース−ドレイン領域が形成され、ゲートにトランスファ制御信号が印加されるトランスファトランジスタと、前記フォトダイオード及び電源電圧端の間にソース−ドレイン領域が形成され、ゲートにリセット制御信号が印加されるリセットトランジスタと、ドレインが前記フローティング拡散ノードに接続され、ゲートが前記電源電圧端に接続されたドライブトランジスタと、ゲートにセレクト制御信号が印加され、ソースが単位画素出力端に接続され、ドレインが前記ドライブトランジスタのソースに接続されたセレクトトランジスタとを備えていることを特徴としている。
【００１７】
また、本発明に係る第３のＣＭＯＳイメージセンサの単位画素は、フォトダイオードと、該フォトダイオード及びフローティング拡散ノードの間にドレイン−ソース領域が形成され、ゲートにトランスファ制御信号が印加されるトランスファトランジスタと、前記フローティング拡散ノード及び電源電圧端の間にソース−ドレイン領域が形成され、ゲートにリセット制御信号が印加される第１リセットトランジスタと、前記フォトダイオード及び前記電源電圧端との間にソース−ドレイン領域が形成され、ゲートにリセット制御信号が印加される第２リセットトランジスタと、ドレインが前記フローティング拡散ノードに接続され、ゲートが前記電源電圧に接続されたドライブトランジスタと、ゲートにセレクト制御信号が印加され、ソースが単位画素出力端に接続され、ドレインが前記ドライブトランジスタのソースに接続されたセレクトトランジスタとを備えていることを特徴としている。
【発明の効果】
【００１８】
本発明によれば、ドライブトランジスタのドレインをフローティング拡散ノードに接続し、ゲートに電源電圧を印加することによって、フローティング拡散ノードの電圧が低くても反応可能な、高感度のＣＭＯＳイメージセンサを具現できる。
【００１９】
また、ドライブトランジスタ及びセレクトトランジスタが形成される活性領域を、リセットトランジスタが形成される活性領域から隔離させることによって、ドライブトランジスタ及びセレクトトランジスタが電源電圧ＶＤＤによるリーク電流から影響を受けることを抑制できる効果が得られる。
【００２０】
さらに、コンタクトの数を減少させることによって、バッドピクセルフェイルの発生を抑制し、収率を改善させることができる効果がある。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る実施の形態を添付する図面を参照して説明する。
【００２２】
図２Ａは本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。本実施の形態に係るＣＭＯＳイメージセンサの単位画素は、図２Ａに示すように、１つのフォトダイオード（ＰＤ）２１と４つのＮＭＯＳトランジスタ２２、２４、２５、２６とを備えて構成されている。４つのＮＭＯＳトランジスタは、フォトダイオード２１で生成された光電荷をフローティング拡散ノード２３（フローティング拡散領域ＦＤを表す）に移動させるために、フォトダイオード２１とフローティング拡散ノード２３との間にドレイン−ソース領域が形成され、ゲートにトランスファ制御信号Ｔｘが印加されるトランスファトランジスタ２２と、所望の値にフローティング拡散ノード２３の電位をセットし、電荷を排出してフローティング拡散ノード２３をリセットさせるために、フローティング拡散ノード２３と電源電圧ＶＤＤとの間にソース−ドレイン領域が形成され、ゲートにリセット制御信号Ｒｘが印加されるリセットトランジスタ２４と、ドレインがフローティング拡散ノード２３に接続され、ゲートがドライブ制御信号Ｄｘとして使用される電源電圧ＶＤＤに接続されたドライブトランジスタ２５と、スイッチングによってアドレッシングできるように、ゲートにセレクト制御信号Ｓｘが印加され、ソースが単位画素出力端ｏｕｔｐｕｔに接続され、ドレインがドライブトランジスタ１５のソースに接続されたセレクトトランジスタ２６とである。図２Ａにおいて、「Ｃｆ」はフローティング拡散領域ＦＤが有するキャパシタを表し、「Ｃｐ」はフォトダイオードＰＤが有するキャパシタを表しており、トランジスタＬＤはバイアス電圧Ｖｂがゲートに印加されて駆動されるロードトランジスタを表わしている。
【００２３】
上記した課題の一つであるドライブトランジスタの閾電圧による出力性能の低下を防止するために、ドライブトランジスタ２５のゲートに電源電圧ＶＤＤを印加して常にターンオン状態を維持するようにし、ドレインをフローティング拡散ノード２３に接続することによって、フローティング拡散ノード２３から入力される電圧が非常に小さい電圧であっても、ドライブトランジスタ２５の出力電圧特性はリニアな特性となる。すなわち、フローティング拡散ノード２３から入力される電圧がドライブトランジスタ２５の閾電圧よりも小さい場合にもリニアな出力電圧特性を得ることができる。ドライブトランジスタ２５の配置をこのように変えることによって、感度の優れたＣＭＯＳイメージセンサを具現することができる。
【００２４】
図２Ｂは、図２Ａに示した単位画素の構成要素のレイアウトを示す平面図である。
【００２５】
図２Ｂに示すように、第１の実施の形態に係るＣＭＯＳイメージセンサの単位画素は、フォトダイオードＰＤが形成された第１活性領域３１と、第１活性領域３１の一辺の中央部分から第１活性領域３１の一辺よりも狭い幅で延長された第１領域３２ａ、及び第１領域３２ａの終端から第１領域３２ａの延長方向と異なる方向に延長された第２領域３２ｂからなる第２活性領域と、第１活性領域３１及び第２活性領域から離隔され、且つ第２活性領域の第２領域３２ｂの終端に隣接して形成された第３活性領域３３とを備えている。ここで、第１活性領域３１は実質的に四角形であり、第２活性領域の第１領域３２ａ及び第２領域３２ｂは幅が同じであり、第１領域３２ａにはトランスファトランジスタ２２及びフローティング拡散領域ＦＤが形成され、第２領域３２ｂにはリセットトランジスタ２４が形成される。また、第３活性領域３３には、ドライブトランジスタ２５及びセレクトトランジスタ２６が形成される。従って、第２活性領域及び第３活性領域３３が、フィールド酸化膜領域ＦＯＸにより互いに電気的に離隔されて形成されるため、第３活性領域３３に形成されるドライブトランジスタ２５及びセレクトトランジスタ２６と、第２活性領域に形成されるトランスファトランジスタ２２及びリセットトランジスタ２４が互いに隔離される。
【００２６】
さらに、トランスファトランジスタ２２のゲートＴＧが、第１活性領域３１と第２活性領域の第１領域３２ａとの接合部の上に形成され、リセットトランジスタ２４のゲートＲＧが、第２活性領域の第２領域３２ｂの上を横切り、ドライブトランジスタ２５のゲートＤＧ及びセレクトトランジスタ２６のゲートＳＧが、第３活性領域３３の上を横切る形態に形成される。このとき、ドライブトランジスタ２５のゲートＤＧは、第２活性領域の第２領域３２ｂの終端にオーバーラップするように長く延長されるが、これはドライブトランジスタ２５のゲートＤＧを、第２活性領域の第２領域３２ｂの終端に形成されるコンタクト「ＶＤＤＣＴ」と接続させるためである。
【００２７】
図２Ｂに示す単位画素は、トランスファトランジスタ２２のゲートＴＧに接続されたコンタクト「ＴＧＣＴ」と、フローティング拡散領域ＦＤに接続されたコンタクト「ＦＤＣＴ」と、第２活性領域の第２領域３２ｂの終端に接続されたコンタクト「ＶＤＤＣＴ」と、第３活性領域３３の両終端のそれぞれに接続されたコンタクト「ＤＣＴ」及び「ｏｕｔｐｕｔＣＴ」とを備えている。ここで、コンタクト「ＤＣＴ」はドライブトランジスタ２５のドレインに接続されるコンタクトであって、このコンタクト「ＤＣＴ」、コンタクト「ＦＤＣＴ」及び金属線Ｍ１を利用してドライブトランジスタ２５のドレインとフローティング拡散領域ＦＤとを互いに接続させる。また、リセットトランジスタ２４のドレイン及びドライブトランジスタ２５のゲートＤＧに共に電源電圧ＶＤＤを印加するためのコンタクト「ＶＤＤＣＴ」はバッティングコンタクト（butting contact）構造に形成される。コンタクト「ＶＤＤＣＴ」をバッティングコンタクト構造に形成すると、ドライブトランジスタ２５のゲートＤＧに追加のコンタクトを形成する必要がない。
【００２８】
前述したように、本実施の形態に係るＣＭＯＳイメージセンサの単位画素では、ドライブトランジスタ２５及びセレクトトランジスタ２６が形成される第３活性領域３３を、トランスファトランジスタ２２及びリセットトランジスタ２４が形成される第２活性領域から隔離させることによって、ドライブトランジスタ２５及びセレクトトランジスタ２６が電源電圧ＶＤＤによるリーク電流から影響されることを抑制できる。
【００２９】
図３Ａは、本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。本実施の形態に係るＣＭＯＳイメージセンサの単位画素は、図３Ａに示すように、１つのフォトダイオード（ＰＤ）１２１と４つのＮＭＯＳトランジスタ１２２、１２４、１２５、１２６とを備えて構成されている。４つのＮＭＯＳトランジスタは、フォトダイオード１２１で生成された光電荷をフローティング拡散ノード１２３（フローティング拡散領域ＦＤを表す）に移動させるために、フォトダイオード１２１及びフローティング拡散ノード１２３の間にドレイン−ソース領域が形成され、ゲートにトランスファ制御信号Ｔｘが印加されるトランスファトランジスタ１２２と、フォトダイオード１２１及び電源電圧端ＶＤＤの間にソース−ドレイン領域が形成され、ゲートにリセット制御信号Ｒｘが印加されるリセットトランジスタ１２４と、ドレインがフローティング拡散ノード１２３に接続され、ゲートがドライブ制御信号Ｄｘとして使用される電源電圧ＶＤＤに接続されたドライブトランジスタ１２５と、スイッチングによってアドレッシングできるようにゲートにセレクト制御信号Ｓｘが印加され、ソースが単位画素出力端ｏｕｔｐｕｔに接続され、ドレインがドライブトランジスタ１２５のソースに接続されたセレクトトランジスタ１２６とである。図３Ａにおいて、「Ｃｆ」はフローティング拡散領域ＦＤが有するキャパシタを表し、「Ｃｐ」はフォトダイオードＰＤが有するキャパシタを表しており、トランジスタＬＤはバイアス電圧Ｖｂにより駆動されるロードトランジスタを表わしている。
【００３０】
このように、本実施の形態に係るＣＭＯＳイメージセンサの単位画素では、リセットトランジスタ１２４をフォトダイオード１２１に直接接続させることによって、フォトダイオード１２１のリセット効率を増大させる。
【００３１】
また、トライブトランジスタ１２５の閾電圧による出力性能の低下を防止するために、ドライブトランジスタ１２５のゲートに電源電圧ＶＤＤを印加して常にターンオン状態を維持するようにし、ドレインをフローティング拡散ノード１２３に接続することによって、フローティング拡散ノード１２３から入力される電圧が非常に小さい電圧であってもドライブトランジスタ１２５の出力電圧特性はリニアな特性となる。すなわち、フローティング拡散ノード１２３から入力される電圧がドライブトランジスタ１２５の閾電圧よりも小さい場合にもリニアな出力電圧を得ることができる。ドライブトランジスタ１２５の配置をこのように変えると、感度の優れたＣＭＯＳイメージセンサを具現できる。
【００３２】
図３Ｂは、図３Ａに示した単位画素の構成要素のレイアウトを示す平面図である。
【００３３】
図３Ｂに示すように、第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素は、フォトダイオードＰＤが形成された第１活性領域４１と、第１活性領域４１の一方の角部から、所定の幅で延長された第２活性領域４２と、第２活性領域４２が延長された角部に対向する第１活性領域４１の別の角部から、所定の幅で延長された第３活性領域４３とを備えている。ここで、第１活性領域４１は実質的に四角形であり、第２活性領域４２は、トランスファトランジスタ１２２、フローティング拡散領域ＦＤ、ドライブトランジスタ１２５及びセレクトトランジスタ１２６が形成される活性領域であり、第３活性領域４３はリセットトランジスタ１２４が形成される活性領域である。ここで、フローティング拡散領域ＦＤとドライブトランジスタ１２５のドレインとは、コンタクトを介在させずに直接接続されるが、これはフローティング拡散領域ＦＤとドライブトランジスタのドレイン１２５とがイオン注入により形成されることによって、可能である。
【００３４】
また、第１活性領域４１及び第２活性領域４２の接合部の上にトランスファトランジスタ１２２のゲートＴＧが形成され、トランスファトランジスタ１２２のゲートＴＧから所定距離をおいて第２活性領域４２の上にドライブトランジスタ１２５のゲートＤＧ及びセレクトトランジスタ１２６のゲートＳＧが配置される。第１活性領域４１と第３活性領域４３の接合部の上にリセットトランジスタ１２４のゲートＲＧが形成され、リセットトランジスタ１２４のゲートＲＧは第１活性領域４１の辺に沿って延長されてフィールド領域ＦＯＸの上に形成される。
【００３５】
図３Ｂに示した単位画素は、トランスファトランジスタ１２２のゲートＴＧに接続されたコンタクト「ＴＧＣＴ」、第３活性領域４３の中央付近に接続されたコンタクト「ＶＤＤＣＴ」、第２活性領域４２の終端に接続されたコンタクト「ｏｕｔｐｕｔＣＴ」の３つのコンタクトを備えている。ここで、ドライブトランジスタ１２５のドレイン及びフローティング拡散領域ＦＤは、第２活性領域４２の上に形成されるため、接続配線は不要である。また、リセットトランジスタ１２４のドレイン及びドライブトランジスタ１２５のゲートＤＧに共に電源電圧ＶＤＤを印加するためのコンタクト「ＶＤＤＣＴ」は、バッティングコンタクト構造に形成される。このように、コンタクト「ＶＤＤＣＴ」をバッティングコンタクト構造に形成すると、ドライブトランジスタ１２５のゲートＤＧに追加のコンタクトを形成する必要がない。従って、フローティング拡散領域ＦＤの面積を顕著に減少させることができ、フローティング拡散領域ＦＤのキャパシタ容量を減少させ、駆動範囲を増大させることができる。
【００３６】
前述したように、本実施の形態に係る単位画素は、ドライブトランジスタ１２５及びセレクトトランジスタ１２６が形成される第２活性領域４２を、リセットトランジスタ１２４が形成される第３活性領域４３から隔離させることによって、ドライブトランジスタ及びセレクトトランジスタが電源電圧ＶＤＤによるリーク電流から影響されることを抑制する。
【００３７】
また、コンタクトの数を５個から３個に減少させることによって、画素不良の発生を顕著に減少させることができ、このことは、製造工程及び収率の安定化に貢献する。
【００３８】
さらに、フォトダイオードＰＤ以外の活性領域が単位画素内で占める面積の比率を減少させて高いフィルファクタを具現することができる。すなわち、ＣＭＯＳイメージセンサの単位画素の構成要素のうち、フォトダイオードＰＤが実質的に単位画素の所定領域（図３Ｂでは下部領域）の殆どを占め、残りのトランジスタが単位画素のその他の領域（図３Ｂでは上部領域）の一部を占める形態に単位画素を形成でき、フィルファクタが増大する。
【００３９】
図３Ｃは、図３Ｂの変形例を示す平面図であって、セレクトトランジスタ１２６が形成される第２活性領域４２'が途中から曲げて形成された例を示している。
【００４０】
図４は本発明の第３の実施の形態に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【００４１】
図４に示すように、本実施の形態に係るＣＭＯＳイメージセンサの単位画素は、１つのフォトダイオード（ＰＤ）５１と５つのＮＭＯＳトランジスタ５２、５４ａ、５４ｂ、５５、５６とを備えて構成されている。５つのＮＭＯＳトランジスタは、フォトダイオード５１で生成された光電荷をフローティング拡散ノード５３（フローティング拡散領域ＦＤを表す）に移動させるために、フォトダイオード５１及びフローティング拡散ノード５３の間にドレイン−ソース領域が形成され、ゲートにトランスファ制御信号Ｔｘが印加されるトランスファトランジスタ５２と、所望の値にフローティング拡散ノード５３の電位をセットして電荷を排出してフローティング拡散ノード５３をリセットさせるために、フローティング拡散ノード５３及び電源電圧ＶＤＤの間にソース−ドレイン領域が形成され、ゲートにリセット制御信号Ｒｘが印加される第１リセットトランジスタ５４ａと、フォトダイオード５１及び電源電圧端ＶＤＤの間にソース−ドレイン領域が形成され、ゲートにリセット制御信号Ｒｘが印加される第２リセットトランジスタ５４ｂと、ドレインがフローティング拡散ノード５３に接続され、ゲートがドライブ制御信号Ｄｘとして使用される電源電圧ＶＤＤに接続されたドライブトランジスタ５５と、スイッチングによってアドレッシングできるようにゲートにセレクト制御信号Ｓｘが印加され、ソースが単位画素出力端ｏｕｔｐｕｔに接続され、ドレインがドライブトランジスタ５５のソースに接続されたセレクトトランジスタ５６とである。図４において、「Ｃｆ」はフローティング拡散領域ＦＤが有するキャパシタを表し、「Ｃｐ」はフォトダイオードＰＤが有するキャパシタを表しており、トランジスタＬＤはバイアス電圧Ｖｂにより駆動されるロードトランジスタを表わしている。
【００４２】
上記のように、ドライブトランジスタ５５の閾電圧による出力性能の低下を防止するために、ドライブトランジスタ５５のゲートに電源電圧ＶＤＤを印加して常にターンオン状態を維持するようにし、ドレインをフローティング拡散ノード５３に接続することによって、フローティング拡散ノード５３から入力される電圧が非常に小さい電圧であっても、ドライブトランジスタ５５の出力電圧特性はリニアな特性となる。すなわち、フローティング拡散ノード５３から入力される電圧がドライブトランジスタ５５の閾電圧より小さい場合にも、リニアに変化する出力電圧を得ることができる。ドライブトランジスタ５５の配置をこのように変えると、感度の優れたＣＭＯＳイメージセンサを具現できる。さらに、第３の実施の形態では第２リセットトランジスタ５４ｂをフォトダイオード５１に直接接続させることによって、フォトダイオードＰＤのリセット効率を増大させる効果をも同時に具現することができる。
【００４３】
尚、本発明は、上記した実施の形態に限られるものではく、本発明の技術的思想から逸脱しない範囲内で、種々の変更が可能である。
【図面の簡単な説明】
【００４４】
【図１Ａ】従来技術に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【図１Ｂ】図１Ａの単位画素の構成要素のレイアウトを示す平面図である。
【図２Ａ】本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【図２Ｂ】図２Ａの単位画素の構成要素のレイアウトを示す平面図である。
【図３Ａ】本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【図３Ｂ】図３Ａの単位画素の構成要素のレイアウトを示す平面図である。
【図３Ｃ】図３Ｂの単位画素の変形例を示す平面図である。
【図４】本発明の第３の実施の形態に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【符号の説明】
【００４５】
２１    フォトダイオード
２２    トランスファトランジスタ
２３    フローティング拡散ノード
２４    リセットトランジスタ
２５    ドライブトランジスタ
２６    セレクトトランジスタ
Ｔｘ    トランスファ制御信号
Ｒｘ    リセット制御信号
Ｄｘ    ドライブ制御信号
Ｓｘ    セレクト制御信号
３１    第１活性領域
３２ａ、３２ｂ    第２活性領域
３３    第３活性領域
【図１Ａ】
2004336005.tif 000003
【図１Ｂ】
2004336005.tif 000004
【図２Ａ】
2004336005.tif 000005
【図２Ｂ】
2004336005.tif 000006
【図３Ａ】
2004336005.tif 000007
【図３Ｂ】
2004336005.tif 000008
【図３Ｃ】
2004336005.tif 000009
【図４】
2004336005.tif 000010