(57)【要約】【課題】この発明は、はんだとパッドとの接続信頼性を高めた半導体装置及びその製造方法を提供することを目的とする。【解決手段】この発明の半導体装置２０は、半導体素子１４と、前記半導体素子の支持基板となるテープ４と、前記半導体素子１４の電極となるパッド３と、前記パッド３を外部に露出するため、前記テープ４に前記パッド３の径よりも小さい所定の大きさを有する開口部８を設け、前記開口部８の側面上に空隙を有するスリット６を形成したことを特徴とする。【選択図】  図１
2004288892.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、前記半導体素子の支持基板となるテープと、前記半導体素子の電極となるパッドと、前記パッドを外部に露出するため、前記テープに前記パッドの径よりも小さい所定の大きさを有する開口部を設け、前記開口部の側面上に空隙を有するスリットを形成したことを特徴とする半導体装置。
【請求項２】
前記スリットは、前記開口部に対して対角線上に形成されたことを特徴とする特許請求項１記載の半導体装置。
【請求項３】
前記スリットの空隙は、前記パッド上に設けられることを特徴とする特許請求項１記載の半導体装置。
【請求項４】
前記開口部は、前記パッドの形状に合わせて形成されることを特徴とする特許請求項３記載の半導体装置。
【請求項５】
半導体素子の支持基板となるテープに所定の大きさのスリットを有する開口部を設けるステップと、前記半導体素子の電極となるパッドやパターンを形成するため、銅箔を前記テープに圧着し、前記銅箔をエッチングするステップと、前記半導体素子を支持基板となるテープ上の所定の位置に搭載し、半導体素子の電極と前記パッドとを電気的に接続するステップと、前記半導体素子が搭載されたテープに所定の樹脂を用いて封止し、前記開口部にフラックス成分を含有したクリームはんだを印刷するステップと、前記クリームはんだを融解し、凝固することによりはんだ端子をパッド上に形成するステップとを有し、前記クリームはんだが融解する際、前記フラックスが前記スリットを介して蒸発することを特徴とする半導体装置の製造方法。
【請求項６】
前記パッド上にはんだ端子が形成された半導体装置をプリント配線基板上のパッドに実装接続するため、前記プリント配線基板上のパッドにフラックス成分を含有したクリームはんだを印刷するステップと、前記はんだ端子とクリームはんだを順次融解し、凝固することにより、前記半導体装置のパッドと前記プリント配線基板上のパッド上に接続端子を形成するステップとを有し、前記クリームはんだが融解する際、前記フラックスが前記スリットを介して蒸発することを特徴とする特許請求項５記載の半導体装置の製造方法。
【請求項７】
レーザによる穴あけと、又は、金型による打ち抜きの何れかにより、前記開口部を穿孔すると共にスリットを形成することを特徴とする特許請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、プリント配線基板への実装効率を高め、高密度実装を可能にし、はんだ接続の信頼性の高い実装を実現できるチップ状の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話に代表されるように、電子機器は、よりコンパクトにより多機能化してきている。これらの電子機器には、多くの半導体装置が使用されている。当該半導体装置のパッケージ化にも軽薄短小の要求に答えるように、ＩＣチップと同程度のサイズでのパッケージであるＣｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ（以下、ＣＳＰと称す。）の方向に進んでいる。
【０００３】
パッケージされた複数個のＩＣモジュールは、多層プリント配線基板等に電気的に接続される。この電気的に接続される手段として、小さなはんだボールを多数配置したパッケージの外部端子に用いるＢａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ（以下、ＢＧＡと称す。）パッケージの方向に進んでいる。
【０００４】
通常、ＢＧＡパッケージに封止された半導体装置の半導体回路基板には、円形の開口部が２次元アレイ状に形成され、当該開口部から半導体チップに接続された導体の一部を露出してパッドが形成される。吸着器具により、開口部に対応した直径のはんだボールを吸着し、当該はんだボールにフラックスを塗布した後、はんだボールをパッド上に転写する。半導体装置をリフロー炉に入れることにより、所定の大きさの球状の突起電極（以下、はんだ端子と称す。）が形成される。
【０００５】
従来の構造では、リフロー工程時、はんだボールの濡れ性が悪く、半導体装置のパッドと接合強度が弱いはんだ端子が発生する。これは、パッドがはんだボールにより閉塞され、リフロー工程時にパッドに残留したフラックスによってはんだボールの濡れ性が悪化するためである。その結果、半導体装置の歩留まりが低下し、コストアップを招いていた。
【０００６】
この従来の問題を解決する為、半導体回路基板に２次元アレイ状に形成されパッドを露出してはんだ端子を形成する開口部の側面上端に円弧形状の凹部を形成する。凹部上端には、パッド上に搭載されたはんだボールの表面が接触しないように、はんだボールの表面と凹部の間に通路を形成し、リフロー工程時に蒸発したフラックスが、その通路を介して逃げ出す経路を形成した（例えば、特許文献１参照）。
【０００７】
しかしながら、従来の半導体装置では、開口部内でフラックスの充満を防ぐ為、当該半導体回路基板上にはんだボールの表面と凹部の間に形成した通路により、開口部の側面上端にガス抜きのための所定の傾きを設けていた。
【０００８】
従来、開口部の側面上端にガス抜きの用傾きは、半導体装置の製造工程で形成されていたが、半導体装置の基板製造工程や製造時の諸条件に影響され、均一な傾きを達成することができなかった。例えば、凹部の傾きが大きすぎた場合、リフロー工程時、融解したはんだボールが凹部から流れ出す結果を招いていた。また、凹部の傾きが小さい、即ち、急進しすぎた場合、リフロー工程時、フラックのガスが十分に凹部から抜けきらず、接続不良を生じていた。
【０００９】
更に、半導体装置のはんだ端子をプリント配線基板上のパッドに実装する際、半導体装置のはんだ端子とプリント配線基板のパッドにスクリーン印刷されたはんだの融点がそれぞれ異なる。半導体装置のはんだ端子が所定の温度で融解後、プリント配線基板のクリームはんだに含有するフラックス成分が揮散する。その後、プリント配線基板のはんだが融解し、揮散したフラックス成分が半導体装置の開口部内に充満し、半導体装置のはんだとプリント配線基板のはんだとが十分混ざり合うことなく、プリント配線基板上に形成されたパッドとの接合強度を十分には保つことが出来なかった。
【００１０】
【特許文献１】
特開平１０−２５６４１８号公報（第４頁〜第５、第１図、第２図、第１１図）
【００１１】
【発明が解決しようとする課題】
上記した従来技術の半導体装置では、半導体装置のパッド上に形成されるはんだ端子との接続不良、及びプリント配線基板上のパッドとの接続不良の点で問題があった。
【００１２】
そこで、この発明は上記の問題を解決するためになされたものであり、はんだとパッドとの接続信頼性を高めた半導体装置及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
この発明の半導体装置は、半導体素子と、前記半導体素子の支持基板となるテープと、前記半導体素子の電極となるパッドと、前記パッドを外部に露出するため、前記テープに前記パッドの径よりも小さい所定の大きさを有する開口部を設け、前記開口部の側面上に空隙を有するスリットを形成したことを特徴とする。
【００１４】
このような構成によれば、半導体装置のはんだとパッドとの接続信頼性を高めることができる。
【００１５】
また、この発明の半導体装置の製造方法は、半導体素子の支持基板となるテープに所定の大きさのスリットを有する開口部を設けるステップと、前記半導体素子の電極となるパッドやパターンを形成するため、銅箔を前記テープに圧着し、前記銅箔をエッチングするステップと、前記半導体素子を支持基板となるテープ上の所定の位置に搭載し、半導体素子の電極と前記パッドとを電気的に接続するステップと、前記半導体素子が搭載されたテープに所定の樹脂を用いて封止し、前記開口部にフラックス成分を含有したクリームはんだを印刷するステップと、前記クリームはんだを融解し、凝固することによりはんだ端子をパッド上に形成するステップとを有し、前記クリームはんだが融解する際、前記フラックスが前記スリットを介して蒸発することを特徴とする。
【００１６】
このような構成によれば、半導体装置の製造方法に於いて、はんだとパッドとの接続信頼性を高めることができる。
【００１７】
【発明の実施の形態】
以下、図面を参照してこの発明の実施形態を説明する。
【００１８】
図１は、この発明の一実施形態に係わるＣＳＰ型半導体装置の接合部を示す概略平面図である。図２は、同実施形態に係わり、ＣＳＰ型半導体装置の接合部がプリント配線基板上のパッドに接合された状態を示すラインＡに沿った断面図である。図３は、同実施形態に係わり、ＣＳＰ型半導体装置の接合部がプリント配線基板上のパッドに接合された状態を示すラインＢに沿った断面図である。
【００１９】
図１〜図３を参照して、この発明の第一の実施形態を以下の通り説明する。この半導体装置２０には、絶縁層を介して半導体素子１４及び配線パターン２の一部には、信号入出力端子の一部を成すパッド３が設けられている。テープ４は、この半導体装置２０のサブストレート（インターポーザ）として使用され、そのテープ４を上下方向に貫通する開口部８が所定の位置に形成される。半導体装置２０の開口部８が図１に例示される。
【００２０】
このテープ４は、例えば、ポリミド系樹脂から構成され、前記パッド３の中央部を除いて当該パッド３の中央周辺部および半導体回路基板１の底面全体を覆うようにして当該半導体回路基板１上に接着されている。そして、テープ４と半導体回路基板１により挟まったパッド３の下面一部が開口部８から下方向に露出されている。パッド３の直径は、開口部８の直径よりも大きい。従って、パッド３の外周は、テープ４により押さえ込まれている為、半導体回路基板１からのパッド３の剥離を防止することができる。
【００２１】
テープ４により囲まれた領域内のパッド３の中央部には、プリント配線基板１０上のパッド９に印刷された印刷はんだ７と電気的結合を行うべく、所定の径を有する球状に形成されたはんだボールにより、はんだ端子５が装備されており、当該はんだ端子５はパッド３に結合されている。この場合、はんだ端子５は、図２及び図３に示された通りテープ４から一部露出した状態でパッド３の中央部に装備され、はんだボールが当該パッド３に、リフローなどの加熱溶着によって固着装備されている。
【００２２】
この発明の一実施形態の構成によれば、図１に示す通り、この開口部８の側面に４つのスリット６が対角線上に等間隔で形成されている。このスリット６は、パッド３上に覆い被さった開口部８の側面を半径方向に向かって短冊状に形成されている。従って、はんだ端子５の外表面は、開口部８のスリット６に対して、所定の空隙を形成する。この空隙の長さは、図１に示す通り、半導体置のパッドの半径と開口部８の半径の差分である。
【００２３】
図３に示す通り、リフロー工程時に印刷はんだ７に塗布されたフラックス１１が蒸発するが、蒸発したフラックス１１はスロット６を通って抜けて開口部８の外に逃げて行く。その結果、蒸発したフラックス１１の余剰分や残留分が開口部８の内に充満することはく適度な濡れ性となり、リフロー工程時、はんだ端子５は印刷はんだ７と共に順次融解し、凝固して接合強度を向上することができる。同様に、半導体回路基板１のパッド３上にフラックス成分を塗布したはんだボールをスクリーン印刷し、リフロー工程時、塗布されたフラックス成分が当該スリットから効率よく蒸発してくれるので、パッド３上にはんだ端子５を装着することできる。
【００２４】
この発明の構成によれば、半導体回路基板１のパッド３上に接続信頼性を高めたはんだ端子５を装着することができ、更に、はんだ端子５を形成するはんだボールは、融解した際、開口部８に設けられたスリット６からははみ出されず、蒸発したフラックス１１の余剰分や残留分を当該スリット６を通って外部に自然に排出される。接着剤の残留フラックスが、開口部８の内に閉じ込められることがなくなるので、開口部８の内に残留フラックスにより生じる気泡等が閉じ込められて接合強度を低下するという不具合をほぼ確実に改善できる。
【００２５】
次に、図４〜図６を参照して、この発明の一実施形態に係わる半導体装置２０の製造方法を説明する。
【００２６】
まず、図４（ａ）に示す通り、インターポーザの樹脂基材（支持基板）として約５０〜７０マイクロ厚の高耐熱ポリミド樹脂、または、ガラスエポキシ樹脂のテープ４を用意し、半導体回路基板１上に、例えば、０．５ｍｍ間隔でアレイ形状に配置される０．３ｍｍφのパッド３の位置にあわせて、０．２８ｍｍφのテープ開口部８として穿孔する。
【００２７】
ここでの穿孔の方法は、レーザによる穴あけ、まるいは、金型による打ち抜きである。特に、レーザによる穴あけは、炭酸ガスレーザトレーパニング加工により２〜３層のガラスエポキシテープやポリミドテープに０．２８ｍｍφの穴をスリット付で順次穴をあけることができる。スリットの位置、間隔や幅（長さ）は、事前にレーザ加工機にプログラミングされている。
【００２８】
金型による打ち抜き加工の場合、クリアランスを５マイクロに設計して、超硬ピン型と焼き入れ受け型によるスリット同時形成の金型で、０．２８ｍｍφのテープ開口部８を２〜３層のガラスエポキシテープやポリミドテープに打ち抜き加工する。
【００２９】
ポリミド樹脂テープ４の片面に絶縁接着剤を介して、図４（ｂ）に示す通り、約１８マイクロ厚の銅箔１２を圧着する。穿孔されたテープ開口部８上に銅箔１２が覆い被さった状態となる。
【００３０】
続いて、各パターン２やパッド３に対応する銅箔１２に耐エッチング性のレジスト（図示せず）を被覆し、銅箔１２をパターニングする。図５（ａ）に示す通り、パッド３は、テープ開口部８の直径より僅かに大きな直径（０．３ｍｍφ）でパターニングされる。
【００３１】
次に、図面では省略しているが、パッドの電極部分にメッキを施し、テープ４の略中央に半導体素子チップ１４をダイボンデイングする。ここでのメッキは、ニッケルを用い電解メッキ法、無電解メッキ法、又は、ディプ法で形成され、例えば、１〜２０μｍ程度の薄い膜厚で形成される。
図５（ｂ）に示される通り、半導体素子１４の各電極と所定のパッドの電極をボインディングワイヤ１３を介して接続する。ここでのボンディングワイヤ４には金線、アルミニウム線、銅線等が使用される。
【００３２】
ボインディングワイヤ１３が半導体素子１４に接続後、図６（ａ）に示す通り、封止樹脂１５で被覆する。この時点では、はんだ端子５ははんだ開口部８には形成されていない。
【００３３】
はんだ端子５をはんだ開口部８に形成するため、クリームはんだ１８が図６（ｂ）のスクリーン印刷により半導体回路基板１上の所定の接続パッド３上に形成される。まず、半導体回路基板１上に形成されたテープ開口部８のパッド３にメタルマスク１６の開口部１７を位置あわせし、スキージ１９を所定の方向に押圧操作する。メタルマスク１６の開口部１７にクリームはんだ１８が充填され、メタルマスク４０とテープ４の厚さ分、クリームはんだ１８がパッド３上に堆積される。クリームはんだ１８の充填後、メタルマスク１６を取り去るとパッド３上にはんだの表面張力によりはんだがボール状、又は、バンプ状に形成される。はんだボールの厚みは、狭ピッチの接続信頼性を基準として設定されている。ここで使用するクリームはんだ１８は、例えば、鉛入り共晶はんだの場合、スズ６３重量％、鉛３７重量％で組成されている。このクリームはんだには、更に、フラックス成分が含有される。
【００３４】
その後、図６（ｃ）に示す通り、半導体回路基板１をリフロー炉２１に搬入し、約１８３度で共晶はんだを溶解し、凝固させることにより所定のパッド３上にはんだ端子５を形成することができる。このリフロー工程時、印刷されたクリームはんだから揮散したフラックス成分は、効率よく、スリット６を介して外に排出される。
【００３５】
次に、図７を参照して、この発明の一実施形態に係わる半導体装置２０をプリント配線基板に接続実装する方法を説明する。
【００３６】
図６（ｂ）と同様な印刷工程で、プリント配線基板１０上の０．２８ｍｍφの開口部８にメタルマスクの開口部を位置あわせし、スキージを所定の方向に押圧操作する。メタルマスクの開口部にクリームはんだが充填され、メタルマスクの厚さ分、クリームはんだがパッド９上に堆積される。クリームはんだ７の充填後、メタルマスクを取り去るとパッド９上にペースト状のクリームはんだ層が形成される。ここでのクリームはんだ７は、例えば、無鉛はんだの場合、スズ９３．５重量％、銀３重量％、銅０．５重量％で組成される。このクリームはんだ７には、更に、フラックス成分が含有される。
【００３７】
次に、図６で製造された半導体装置２０を準備し、図７（ａ）に示す通り、プリント配線基板１０のパッド９上に、半導体装置２０のはんだ端子５を精度よく位置合わせして載置する。半導体装置２０のはんだ端子５とプリント配線基板１０のパッド９とはクリームはんだ７の層を介して仮接着状態となる。
【００３８】
図７（ｂ）に示すリフロー炉２１において、プリント配線基板１０上に仮接着状態の半導体装置２０を加熱する。まず、共晶はんだで形成されたはんだ端子５が、約１８３度で溶解すると共に、鉛フリーで形成されたクリームはんだ７からフラックス成分がテープ開口部８内に向け揮散する。更に、リフロー炉２１を加熱し、約２１９度でクリームはんだが溶解し、融解していたはんだ端子５と混ざり合う。半導体装置２０のテープ開口部端子５ではんだが混ざり合う際、この発明の構成によれば、図３に示す通り、フラックスのガスが充満することなく、スリット６を経由して効率よく吐き出すことができる。クリームはんだ７のフラックス成分が蒸発後、それぞれのはんだ合金が熔融して半導体装置２０の自重で下方に沈んだ状態で再凝固させることにより、図７（ｃ）に示す通り、良好な接続端子２２を形成する。この接続端子２２の形成によりプリント配線基板１９のパッド９と半導体装置２０のパッド３との間が電気的に接続されかつ機械的に接合される。
【００３９】
尚、この発明の実施形態では、半導体装置２０のパッド３は、図１に示した通り、円形であるが、これに限らず、例えば、図８に示す通り、多角形で構成しても良い。この場合、フラックス成分を抜くためのスリット６は、多角形の頂点に全て、又は、少なくとも１個以上設ける。
【００４０】
【発明の効果】
以上説明したように、この発明によれば、はんだとパッドとの接続信頼性を高めることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係わるＣＳＰ型半導体装置の接合部を示す概略平面図。
【図２】同実施形態に係わり、ＣＳＰ型半導体装置の接合部がプリント配線基板上のパッドに接合された状態を示すラインＡに沿った断面図。
【図３】同実施形態に係わり、ＣＳＰ型半導体装置の接合部がプリント配線基板上のパッドに接合された状態を示すラインＢに沿った断面図。
【図４】この発明の一実施形態に係わる半導体装置の製造方法を説明する図。
【図５】この発明の一実施形態に係わる半導体装置の製造方法を説明する図。
【図６】この発明の一実施形態に係わる半導体装置の製造方法を説明する図。
【図７】この発明の一実施形態に係わる半導体装置をプリント配線基板に実装する方法を説明する。
【図８】この発明の別の実施形態に係わるＣＳＰ型半導体装置の接合部を示す概略平面図。
【符号の説明】
１・・・半導体回路基板、２・・・パターン、３・９・・・パッド、４・・・テープ、
５・・・はんだ端子、６・・・スリット、７・１８・・・クリームはんだ、
８・・・テープ開口部、１０・・・プリント配線基板、１１・・・フラックス揮散、
１２・・・銅箔、１３・・・ボンディングワイヤー、１４・・・半導体素子、
１５・・・封止樹脂、１６・・・スクリーンマスク、１７・・・開口部、１９・・・スキージ
２０・・・半導体装置、２１・・・リフロー炉、２２・・・接続端子
【図１】
2004288892.tif 000003
【図２】
2004288892.tif 000004
【図３】
2004288892.tif 000005
【図４】
2004288892.tif 000006
【図５】
2004288892.tif 000007
【図６】
2004288892.tif 000008
【図７】
2004288892.tif 000009
【図８】
2004288892.tif 000010