(57)【要約】【課題】オフセット電圧出力型ディジタル／アナログ変換回路の小型化、低消費電力化を図ること。【解決手段】本発明では、ディジタル入力信号に基づいて正転出力信号と反転出力信号とを生成するディジタル／アナログ変換回路と、前記正転出力信号と反転出力信号との総和電流を用いて一定のオフセット電圧を発生させるオフセット電圧発生回路と、前記正転出力信号を用いて前記ディジタル入力信号に応じて増減する加算電圧を生成するとともに、同加算電圧に前記オフセット電圧を加算した電圧を有する信号を前記アナログ出力信号として出力する電圧加算出力回路とを有することにした。【選択図】      図１
2004228748.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル入力信号に応じて増減する電圧に所定のオフセット電圧を加算したアナログ出力信号を出力するオフセット電圧出力型ディジタル／アナログ変換回路において、
前記ディジタル入力信号に基づいて正転出力信号と反転出力信号とを生成するディジタル／アナログ変換回路と、前記正転出力信号と反転出力信号との総和電流を用いて一定のオフセット電圧を発生させるオフセット電圧発生回路と、前記正転出力信号を用いて前記ディジタル入力信号に応じて増減する加算電圧を生成するとともに、同加算電圧に前記オフセット電圧を加算した電圧を有する信号を前記アナログ出力信号として出力する電圧加算出力回路とを有することを特徴とするオフセット電圧出力型ディジタル／アナログ変換回路。
【請求項２】
前記アナログ出力信号を出力する出力端子に前記正転出力信号を出力する正転出力端子を接続するとともに、同正転出力端子と前記反転出力信号を出力する反転出力端子との間に抵抗を接続することによって前記電圧加算出力回路を形成し、さらに、前記反転出力端子と電源との間に抵抗を接続することによって前記オフセット電圧発生回路を形成したことを特徴とする請求項１に記載のオフセット電圧出力型ディジタル／アナログ変換回路。
【請求項３】
所定のスタンバイ電圧を有するスタンバイ信号を発生するスタンバイ信号発生回路と前記電圧加算出力回路とを前記出力端子に選択回路を介して接続して、前記スタンバイ信号又は前記アナログ出力信号を選択的に出力できるように構成したことを特徴とする請求項１又は請求項２に記載のオフセット電圧出力型ディジタル／アナログ変換回路。
【請求項４】
前記スタンバイ電圧は、前記ディジタル／アナログ変換回路で前記正転出力信号及び前記反転出力信号を生成する時に用いる基準電圧であることを特徴とする請求項１〜請求項３のいずれかに記載のオフセット電圧出力型ディジタル／アナログ変換回路。
【請求項５】
ディジタル入力信号に応じて増減する電圧に所定のオフセット電圧を加算して出力端子からアナログ出力信号を出力するように構成したオフセット電圧出力型ディジタル／アナログ変換装置において、
前記ディジタル入力信号に基づいて正転出力信号と反転出力信号とを生成するディジタル／アナログ変換回路と、前記正転出力信号と反転出力信号との総和電流を用いて一定のオフセット電圧を発生させるオフセット電圧発生回路と、前記正転出力信号を用いて前記ディジタル入力信号に応じて増減する加算電圧を生成するとともに、同加算電圧に前記オフセット電圧を加算した電圧を有する信号を前記アナログ出力信号として出力する電圧加算出力回路とを有することを特徴とするオフセット電圧出力型ディジタル／アナログ変換装置。
【請求項６】
前記出力端子に前記正転出力信号を出力する正転出力端子を接続するとともに、同正転出力端子と前記反転出力信号を出力する反転出力端子との間に抵抗を接続することによって前記電圧加算出力回路を形成し、さらに、前記反転出力端子と電源との間に抵抗を接続することによって前記オフセット電圧発生回路を形成したことを特徴とする請求項５に記載のオフセット電圧出力型ディジタル／アナログ変換装置。
【請求項７】
所定のスタンバイ電圧を有するスタンバイ信号を発生するスタンバイ信号発生回路と前記電圧加算出力回路とを前記出力端子に選択回路を介して接続して、前記スタンバイ信号又は前記アナログ出力信号を選択的に出力できるように構成したことを特徴とする請求項５又は請求項６に記載のオフセット電圧出力型ディジタル／アナログ変換装置。
【請求項８】
前記スタンバイ電圧は、前記ディジタル／アナログ変換回路で前記正転出力信号及び前記反転出力信号を生成する時に用いる基準電圧であることを特徴とする請求項５〜請求項７のいずれかに記載のオフセット電圧出力型ディジタル／アナログ変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、オフセット電圧出力型ディジタル／アナログ変換回路及びオフセット電圧出力型ディジタル／アナログ変換装置に関するものである。
【０００２】
【従来の技術】
従来より電子機器においては、ノイズの影響を受けにくいディジタル信号を用いて信号処理を行っており、出力信号としてアナログ信号が必要な場合には、ディジタル信号処理回路の出力部にディジタル／アナログ変換装置を接続していた。
【０００３】
このディジタル／アナログ変換装置としては、従来より、ディジタル信号に対応したアナログ信号として電流を出力する電流出力型のものと、電圧を出力する電圧出力型のものが存在しているが、近年の電子機器の動作速度の高速化に伴って、高速動作可能な差動電流出力型ディジタル／アナログ変換装置が利用されるようになってきている。
【０００４】
特に、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ：４相位相偏移変調）変換器やＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ：符号分割多元接続）変換器などの通信機器では、ベースバンド信号を出力する必要があるために、ベースバンド信号に対応したオフセット電圧を加算したアナログ出力電圧をディジタル／アナログ変換装置から出力できる機能（図２参照。）を有することが要求されている。
【０００５】
かかるオフセット電圧を出力できる機能を有する差動電流出力型ディジタル／アナログ変換装置（オフセット電圧出力型ディジタル／アナログ変換装置）としては、図３に示す構成のものが知られている（たとえば、特許文献１参照）。
【０００６】
すなわち、オフセット電圧出力型ディジタル／アナログ変換装置５１は、ディジタル／アナログ変換回路５２に差電圧生成回路５３を接続し、同差電圧生成回路５３に増幅回路５４を接続して構成していた。
【０００７】
ここで、ディジタル／アナログ変換回路５２は、入力端子５５から入力されるディジタル入力信号Ｓ５１に基づいて増大する正転出力信号Ｓ５２を正転出力端子５６から出力するとともに、ディジタル入力信号Ｓ５１に基づいて減少する反転出力信号Ｓ５３を反転出力端子５７から出力するように構成している。
【０００８】
また、差電圧生成回路５３は、正転出力信号Ｓ５２と反転出力信号Ｓ５３との電圧差に対応した差電圧信号Ｓ５４を生成するように構成している。
【０００９】
また、増幅回路５４は、差電圧信号Ｓ５４と基準電圧信号Ｓ５５との電圧差を所定のゲインで増幅して出力端子５８から出力するように構成している。
【００１０】
そして、オフセット電圧出力型ディジタル／アナログ変換装置５１は、ディジタル／アナログ変換回路５２でディジタル入力信号Ｓ５１に基づいて生成した正転出力信号Ｓ５２と反転出力信号Ｓ５３とを生成した後に、差電圧生成回路５３で正転出力信号Ｓ５２と反転出力信号Ｓ５３との電圧差に対応した差電圧信号Ｓ５４を生成し、その後、増幅回路５４で差電圧信号Ｓ５４と基準電圧信号Ｓ５５との電圧差を増幅して出力端子５８から出力するようにしている。
【００１１】
このように、オフセット電圧出力型ディジタル／アナログ変換装置５１では、正転出力信号Ｓ５２と反転出力信号Ｓ５３との電圧差を求め、さらにその電圧差と基準電圧との電圧差を増幅することによって、一定のオフセット電圧を有する出力電圧を出力するようにしている。
【００１２】
【特許文献１】
特開平１１−１２２１１０号公報
【００１３】
【発明が解決しようとする課題】
ところが、上記従来のオフセット電圧出力型ディジタル／アナログ変換装置５１では、正転出力信号Ｓ５２と反転出力信号Ｓ５３との電圧差を求め、さらにその電圧差と基準電圧との電圧差を増幅することによって、一定のオフセット電圧を有する出力電圧を出力するように構成していたため、正転出力信号Ｓ５２と反転出力信号Ｓ５３との電圧差に対応した差電圧信号Ｓ５４を生成するための差電圧生成回路５３や差電圧信号Ｓ５４と基準電圧信号Ｓ５５との電圧差を増幅するための増幅回路５４といった複雑な構成の回路が必要となり、回路規模が増大してしまい、オフセット電圧出力型ディジタル／アナログ変換装置５１の小型化や低消費電力化を図ることができなかった。
【００１４】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、ディジタル入力信号に応じて増減する電圧に所定のオフセット電圧を加算したアナログ出力信号を出力するオフセット電圧出力型ディジタル／アナログ変換回路において、ディジタル入力信号に基づいて正転出力信号と反転出力信号とを生成するディジタル／アナログ変換回路と、前記正転出力信号と反転出力信号との総和電流を用いて一定のオフセット電圧を発生させるオフセット電圧発生回路と、前記正転出力信号を用いて前記ディジタル入力信号に応じて増減する加算電圧を生成するとともに、同加算電圧に前記オフセット電圧を加算した電圧を有する信号を前記アナログ出力信号として出力する電圧加算出力回路とを有することにした。
【００１５】
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記アナログ信号を出力する出力端子に前記正転出力信号を出力する正転出力端子を接続するとともに、同正転出力端子と前記反転出力信号を出力する反転出力端子との間に抵抗を接続することによって前記電圧加算出力回路を形成し、さらに、前記反転出力端子と電源との間に抵抗を接続することによって前記オフセット電圧発生回路を形成することにした。
【００１６】
また、請求項３に係る本発明では、前記請求項１又は請求項２に係る本発明において、所定のスタンバイ電圧を有するスタンバイ信号を発生するスタンバイ信号発生回路と前記電圧加算出力回路とを前記出力端子に選択回路を介して接続して、前記スタンバイ信号又は前記アナログ出力信号を選択的に出力できるように構成することにした。
【００１７】
また、請求項４に係る本発明では、前記請求項１〜請求項３のいずれかに係る本発明において、前記スタンバイ電圧は、前記ディジタル／アナログ変換回路で前記正転出力信号及び前記反転出力信号を生成する時に用いる基準電圧であることにした。
【００１８】
また、請求項５に係る本発明では、ディジタル入力信号に応じて増減する電圧に所定のオフセット電圧を加算して出力端子からアナログ出力信号を出力するように構成したオフセット電圧出力型ディジタル／アナログ変換装置において、ディジタル入力信号に基づいて正転出力信号と反転出力信号とを生成するディジタル／アナログ変換回路と、前記正転出力信号と反転出力信号との総和電流を用いて一定のオフセット電圧を発生させるオフセット電圧発生回路と、前記正転出力信号を用いて前記ディジタル入力信号に応じて増減する加算電圧を生成するとともに、同加算電圧に前記オフセット電圧を加算した電圧を有する信号を前記アナログ出力信号として出力する電圧加算出力回路とを有することにした。
【００１９】
また、請求項６に係る本発明では、前記請求項５に係る本発明において、前記出力端子に前記正転出力信号を出力する正転出力端子を接続するとともに、同正転出力端子と前記反転出力信号を出力する反転出力端子との間に抵抗を接続することによって前記電圧加算出力回路を形成し、さらに、前記反転出力端子と電源との間に抵抗を接続することによって前記オフセット電圧発生回路を形成することにした。
【００２０】
また、請求項７に係る本発明では、前記請求項５又は請求項６に係る本発明において、所定のスタンバイ電圧を有するスタンバイ信号を発生するスタンバイ信号発生回路と前記電圧加算出力回路とを前記出力端子に選択回路を介して接続して、前記スタンバイ信号又は前記アナログ出力信号を選択的に出力できるように構成することにした。
【００２１】
また、請求項８に係る本発明では、前記請求項５〜請求項７に係る本発明において、前記スタンバイ電圧は、前記ディジタル／アナログ変換回路で前記正転出力信号及び前記反転出力信号を生成する時に用いる基準電圧であることにした。
【００２２】
【発明の実施の形態】
本発明に係るオフセット電圧出力型ディジタル／アナログ変換装置は、ディジタル入力信号に応じて増減する電圧に所定のオフセット電圧を加算して出力端子からアナログ出力信号を出力するように構成したものであり、装置内部に配設した半導体基板上にオフセット電圧出力型ディジタル／アナログ変換回路を形成したものである。
【００２３】
かかるオフセット電圧出力型ディジタル／アナログ変換回路は、ディジタル入力信号に基づいて正転出力信号と反転出力信号とを生成するディジタル／アナログ変換回路と、正転出力信号と反転出力信号との総和電流を用いて一定のオフセット電圧を発生させるオフセット電圧発生回路と、正転出力信号を用いてディジタル入力信号に応じて増減する加算電圧を生成するとともに、同加算電圧にオフセット電圧を加算した電圧を有する信号をアナログ出力信号として出力する電圧加算出力回路とを有している。
【００２４】
このように、本オフセット電圧出力型ディジタル／アナログ変換回路においては、オフセット電圧発生回路を正転出力信号の電流と反転出力信号の電流とを加算する加算回路で構成するとともに、電圧加算出力回路もオフセット電圧と加算電圧とを加算する加算回路で構成しているため、オフセット電圧出力型ディジタル／アナログ変換回路の構成を簡略化することができ、回路規模を小さくすることができるので、オフセット電圧出力型ディジタル／アナログ変換装置の小型化や低消費電力化を図ることができる。
【００２５】
特に、出力端子に正転出力信号を出力する正転出力端子を接続するとともに、同正転出力端子と反転出力信号を出力する反転出力端子との間に抵抗を接続することによって電圧加算出力回路を形成し、さらに、反転出力端子と電源との間に抵抗を接続することによってオフセット電圧発生回路を形成した場合には、ディジタル／アナログ変換回路に抵抗を付加するだけでオフセット電圧出力型ディジタル／アナログ変換回路を構成することができるので、オフセット電圧出力型ディジタル／アナログ変換装置の低廉化を図ることができる。
【００２６】
また、所定のスタンバイ電圧を有するスタンバイ信号を発生するスタンバイ信号発生回路と電圧加算出力回路とを出力端子に選択回路を介して接続して、スタンバイ信号又はアナログ出力信号を選択的に出力できるように構成した場合には、スタンバイ時に所定のスタンバイ電圧を出力させることができ、オフセット電圧出力型ディジタル／アナログ変換装置の使い勝手を向上させることができる。
【００２７】
また、スタンバイ電圧としてディジタル／アナログ変換回路で正転出力信号及び反転出力信号を生成する時に用いる基準電圧を用いた場合には、スタンバイ信号発生回路で基準電圧も生成することができ、基準電圧を生成するための回路を別途用意する必要がなくなり、これによっても、オフセット電圧出力型ディジタル／アナログ変換回路の構成を簡略化することができ、回路規模を小さくすることができるので、オフセット電圧出力型ディジタル／アナログ変換装置の小型化や低消費電力化を図ることができる。
【００２８】
以下に、オフセット電圧出力型ディジタル／アナログ変換回路の構成について図面に基づいて説明する。
【００２９】
オフセット電圧出力型ディジタル／アナログ変換回路１は、図１に示すように、ディジタル／アナログ変換回路２とオフセット電圧発生回路３と電圧加算出力回路４と選択回路５とから構成している。
【００３０】
そして、ディジタル／アナログ変換回路２は、入力端子６から入力されるディジタル入力信号Ｓ１に基づいて正転出力信号Ｓ２と反転出力信号Ｓ３とを生成する差動電流出力型の変換回路となっている。
【００３１】
具体的には、ディジタル／アナログ変換回路２は、ディジタル入力信号Ｓ１とクロック信号Ｓ４とチップイネーブル信号Ｓ５とを用いてディジタル入力信号Ｓ１をデコードして制御信号Ｓ６を生成するためのデコーダ回路７と、基準電圧を有する基準信号Ｓ７とスタンバイ時のスタンバイ電圧Ｖｓｔｂを有するスタンバイ信号Ｓ８とを発生するためのスタンバイ信号発生回路８と、基準信号Ｓ７の基準電圧を用いて基準電流信号Ｓ９を生成するための基準電流生成回路９と、基準電流信号Ｓ９と制御信号Ｓ６とを用いて正転出力信号Ｓ２と反転出力信号Ｓ３とを生成するとともに、正転出力信号Ｓ２を正転出力端子１０から出力する一方、反転出力信号Ｓ３を反転出力端子１１から出力するための差動電流出力回路１２とから構成している。図中、１７はクロック端子、１８はチップイネーブル端子である。
【００３２】
ここで、スタンバイ信号発生回路８は、電源端子ＶＣＣとグランド端子ＧＮＤとの間に直列接続した２個の抵抗Ｒ１，Ｒ２を接続し、これらの抵抗Ｒ１，Ｒ２の間にスタンバイ信号出力端子１３を形成しており、電源電圧を抵抗Ｒ１，Ｒ２で分圧して基準電圧及びスタンバイ電圧Ｖｓｔｂを発生するようにしている。なお、このスタンバイ信号発生回路８では、基準電圧とスタンバイ電圧Ｖｓｔｂとを同電圧としているが、複数個の抵抗で電源電圧を分圧することによって、基準電圧とスタンバイ電圧Ｖｓｔｂとを異ならせることもできる。
【００３３】
また、オフセット電圧発生回路３は、正転出力信号Ｓ２と反転出力信号Ｓ３との総和電流を用いて一定のオフセット電圧Ｖｏｆｆを発生させるように構成している。
【００３４】
具体的には、オフセット電圧発生回路３は、反転出力端子１１とグランド端子ＧＮＤとの間に抵抗Ｒ３を接続して形成している。
【００３５】
また、電圧加算出力回路４は、正転出力信号Ｓ２を用いてディジタル入力信号Ｓ１に応じて増減する加算電圧を生成するとともに、同加算電圧にオフセット電圧を加算した電圧を有する信号をアナログ出力信号Ｓ１０として出力端子１４から出力するように構成している。
【００３６】
具体的には、電圧加算出力回路４は、正転出力端子１０と反転出力端子１１との間に抵抗Ｒ４を接続するとともに、正転出力端子１０に出力端子１４を間に選択回路５を介して接続して形成している。
【００３７】
また、選択回路５は、スタンバイ信号Ｓ８又はアナログ出力信号Ｓ１０のいずれか一方だけを選択的に出力端子１４から出力するように構成している。
【００３８】
具体的には、選択回路５は、２個のスイッチ回路１５，１６にチップイネーブル信号Ｓ５を接続して、チップイネーブル信号Ｓ５に基づいて２個のスイッチ回路１５，１６のうちの一方のみが接続状態となり他方が切断状態となるようにしており、スタンバイ信号出力端子１３と出力端子との間にスイッチ回路１５を接続するとともに、正転出力端子１０と出力端子１４との間にスイッチ回路１６を接続している。
【００３９】
そして、通常動作時には、スイッチ回路１５を切断状態とするとともに、スイッチ回路１６を接続状態として、出力端子１４からアナログ出力信号Ｓ１０を出力し、一方、スタンバイ時には、スイッチ回路１５を接続状態とするとともに、スイッチ回路１６を切断状態として、出力端子１４からスタンバイ信号Ｓ８を出力するようにしている。
【００４０】
オフセット電圧出力型ディジタル／アナログ変換回路１は、以上のように構成しており、ディジタル／アナログ変換回路２で生成した正転出力信号Ｓ２は、電圧加算出力回路４の抵抗Ｒ４とオフセット電圧発生回路３の抵抗Ｒ３とを流れ、一方、反転出力信号Ｓ３は、オフセット電圧発生回路３の抵抗Ｒ３を流れる。
【００４１】
そして、差動電流出力型のディジタル／アナログ変換回路２では、正転出力信号Ｓ２の電流値Ｉ２がディジタル入力信号Ｓ１に応じて増大する一方、反転出力信号Ｓ３の電流値Ｉ３がディジタル入力信号Ｓ１に応じて減少するが、正転出力信号Ｓ２の電流値Ｉ２と反転出力信号Ｓ３の電流値Ｉ３との総和電流は常に一定の電流値Ｉ１である。
【００４２】
そのため、オフセット電圧発生回路３の抵抗Ｒ３で発生するオフセット電圧Ｖｏｆｆ＝Ｉ１・Ｒ３は、常に一定の電圧となる。一方、抵抗Ｒ４で発生する加算電圧Ｖａｄｄ＝Ｉ２・Ｒ４は、正転出力信号Ｓ２の電流値Ｉ２に応じて増減する電圧となる。さらに、アナログ出力信号Ｓ１０の電圧Ｖｏｕｔは、抵抗Ｒ３と抵抗Ｒ４とで発生する電圧となり、オフセット電圧Ｖｏｆｆと加算電圧Ｖａｄｄとを加算した電圧、すなわち、Ｉ１・Ｒ３＋Ｉ２・Ｒ４となる。
【００４３】
したがって、ディジタル入力信号Ｓ１の電圧Ｖｉｎとアナログ出力信号Ｓ１０の電圧Ｖｏｕｔとの関係を図示すると、図２に示すような関係となる。
【００４４】
このように、オフセット電圧出力型ディジタル／アナログ変換回路１では、オフセット電圧発生回路３を正転出力信号Ｓ２の電流と反転出力信号Ｓ３の電流とを加算する加算回路で構成するとともに、電圧加算出力回路４もオフセット電圧Ｖｏｆｆと加算電圧Ｖａｄｄとを加算する加算回路で構成しているため、オフセット電圧出力型ディジタル／アナログ変換回路１の構成を簡略化することができ、回路規模を小さくすることができるので、オフセット電圧出力型ディジタル／アナログ変換回路１の小型化や低消費電力化を図ることができる。
【００４５】
また、出力端子１４に正転出力端子１０を接続するとともに、同正転出力端子１０と反転出力端子１１との間に抵抗Ｒ４を接続することによって電圧加算出力回路４を形成し、さらに、反転出力端子１１と電源（グランド端子ＧＮＤ）との間に抵抗Ｒ３を接続することによってオフセット電圧発生回路３を形成しているため、差動出力型のディジタル／アナログ変換回路２に抵抗Ｒ３，Ｒ４を付加するだけでオフセット電圧出力型ディジタル／アナログ変換回路１を構成することができるので、オフセット電圧出力型ディジタル／アナログ変換回路１を安価に構成することができる。
【００４６】
また、スタンバイ信号発生回路８と電圧加算出力回路４とを出力端子１４に選択回路５を介して接続して、スタンバイ信号Ｓ８又はアナログ出力信号Ｓ１０を選択的に出力できるように構成しているため、スタンバイ時に所定のスタンバイ電圧Ｖｓｔｂを出力させることができ、オフセット電圧出力型ディジタル／アナログ変換回路１の使い勝手を向上させることができる。
【００４７】
また、スタンバイ電圧Ｖｓｔｂとしてディジタル／アナログ変換回路２で正転出力信号Ｓ２及び反転出力信号Ｓ３を生成する時に用いる基準電圧を用いているため、スタンバイ信号発生回路８で基準電圧も生成することができ、基準電圧を生成するための回路を別途用意する必要がなくなり、これによっても、オフセット電圧出力型ディジタル／アナログ変換回路１の構成を簡略化することができ、回路規模を小さくすることができるので、オフセット電圧出力型ディジタル／アナログ変換回路１の小型化や低消費電力化を図ることができる。
【００４８】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００４９】
すなわち、本発明では、ディジタル入力信号に基づいて正転出力信号と反転出力信号とを生成するディジタル／アナログ変換回路と、正転出力信号と反転出力信号との総和電流を用いて一定のオフセット電圧を発生させるオフセット電圧発生回路と、正転出力信号を用いてディジタル入力信号に応じて増減する加算電圧を生成するとともに、同加算電圧にオフセット電圧を加算した電圧を有する信号をアナログ出力信号として出力する電圧加算出力回路とを有しているため、オフセット電圧出力型ディジタル／アナログ変換回路の構成を簡略化することができ、回路規模を小さくすることができるので、オフセット電圧出力型ディジタル／アナログ変換回路の小型化や低消費電力化を図ることができる。
【００５０】
特に、出力端子に正転出力信号を出力する正転出力端子を接続するとともに、同正転出力端子と反転出力信号を出力する反転出力端子との間に抵抗を接続することによって電圧加算出力回路を形成し、さらに、反転出力端子と電源との間に抵抗を接続することによってオフセット電圧発生回路を形成した場合には、ディジタル／アナログ変換回路に抵抗を付加するだけでオフセット電圧出力型ディジタル／アナログ変換回路を構成することができるので、オフセット電圧出力型ディジタル／アナログ変換回路を安価に構成することができる。
【００５１】
また、所定のスタンバイ電圧を有するスタンバイ信号を発生するスタンバイ信号発生回路と電圧加算出力回路とを出力端子に選択回路を介して接続して、スタンバイ信号又はアナログ出力信号を選択的に出力できるように構成した場合には、スタンバイ時に所定のスタンバイ電圧を出力させることができ、オフセット電圧出力型ディジタル／アナログ変換装置の使い勝手を向上させることができる。
【００５２】
また、スタンバイ電圧としてディジタル／アナログ変換回路で正転出力信号及び反転出力信号を生成する時に用いる基準電圧を用いた場合には、スタンバイ信号発生回路で基準電圧も生成することができ、基準電圧を生成するための回路を別途用意する必要がなくなり、これによっても、オフセット電圧出力型ディジタル／アナログ変換回路の構成を簡略化することができ、回路規模を小さくすることができるので、オフセット電圧出力型ディジタル／アナログ変換回路の小型化や低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係るオフセット電圧出力型ディジタル／アナログ変換回路を示す回路。
【図２】ディジタル入力信号の電圧とアナログ出力信号の電圧との関係を示す説明図。
【図３】従来のオフセット電圧出力型ディジタル／アナログ変換回路を示す回路。
【符号の説明】
１  オフセット電圧出力型ディジタル／アナログ変換回路
２  ディジタル／アナログ変換回路
３  オフセット電圧発生回路
４  電圧加算出力回路
５  選択回路
６  入力端子
７  デコーダ回路
８  スタンバイ信号発生回路
９  基準電流生成回路
１０  正転出力端子
１１  反転出力端子
１２  差動電流出力回路
１３  スタンバイ信号出力端子
１４  出力端子
１５，１６  スイッチ回路
Ｓ１  ディジタル入力信号
Ｓ２  正転出力信号
Ｓ３  反転出力信号
Ｓ６  制御信号
Ｓ７  基準信号
Ｓ８  スタンバイ信号
Ｓ９  基準電流信号
Ｓ１０  アナログ出力信号
【図１】
2004228748.tif 000003
【図２】
2004228748.tif 000004
【図３】
2004228748.tif 000005