(57)【要約】【課題】画像データを液晶パネルへ転送する液晶表示装置の駆動回路において、バスラインで転送されるデータの各ビットの値の変化量を低減することができる液晶表示装置の駆動回路を実現する。【解決手段】コントローラ２は、４つの出力ポート毎に、バスラインへの出力に極性の変化を生じさせるデータ信号が過半数以上ある場合には、全データ信号の極性を反転して、各出力ポートから各々データＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４をバスラインへ出力する。また、コントローラ２は、４つの出力ポート毎に、バスラインへ出力されるデータ信号の極性が反転されていることを示す極性反転信号ＩＮＶ−Ａ〜Ｄを出力するようにしたので、バスラインへの出力の極性の変化量を転送するデータ信号の半数以下に低減することができる。【選択図】　　　図１
2004013175.tif 000002
【特許請求の範囲】
【請求項１】
所定ビット数の入力信号を第１のクロック信号のタイミングに応じて前記所定ビット数の転送データ信号を出力するとともに前記転送データ信号が反転されているか非かを示す極性反転信号を出力する第１のデータ極性反転生成回路と、所定ビット数の入力信号を前記第１のクロック信号と位相が半周期ずれている第２のクロック信号のタイミングに応じて前記所定ビット数の転送データ信号を出力するとともに前記転送データ信号が反転されているか非かを示す極性反転信号を出力する第２のデータ極性反転生成回路とを有する液晶表示装置の駆動回路であって、
前記第１のデータ極性反転生成回路および前記第２のデータ極性反転生成回路はそれぞれ、前記所定ビット数の入力信号のうち前記所定ビット数の転送データとして極性を反転せずに出力すると過半数以上が変化を生じる場合に入力信号の極性をすべて反転することを判定し極性反転指示信号を活性化させるデータ極性反転判定回路と、前記極性反転指示信号が活性化された時には前記入力信号の極性をすべて反転して前記転送データ信号として出力し前記極性反転指示信号が非活性化の場合は前記入力信号をそのまま前記転送データ信号として出力する極性反転回路と、前記クロック信号のタイミングに応じて前記転送データ信号をラッチして出力する第１のラッチ回路と、前記クロック信号のタイミングに応じて前記極性反転指示信号を前記極性反転信号として出力する第２のラッチ回路とを有することを特徴とする液晶表示装置の駆動回路。
【請求項２】
前記第１のデータ極性反転生成回路からの前記転送データと前記極性反転信号を入力とし前記極性反転信号が活性化の場合に前記転送データをすべて反転し格納する第３のラッチ回路と、前記第２のデータ極性反転生成回路からの前記転送データと前記極性反転信号を入力とし前記極性反転信号が活性化の場合に前記転送データをすべて反転し格納する第４のラッチ回路とを有する請求項１記載の液晶表示装置の駆動回路。
【請求項３】
前記第１のデータ極性反転生成回路および前記第２のデータ極性反転生成回路はそれぞれ複数設けられている請求項１または２記載の液晶表示装置の駆動回路。
【請求項４】
所定ビット数の入力信号を第１のクロック信号のタイミングに応じて前記所定ビット数の転送データ信号を出力するとともに前記転送データ信号が反転されているか非かを示す極性反転信号を出力する第１のデータ極性反転生成回路と、所定ビット数の入力信号を前記第１のクロック信号と位相が半周期ずれている第２のクロック信号のタイミングに応じて前記所定ビット数の転送データ信号を出力するとともに前記転送データ信号が反転されているか非かを示す極性反転信号を出力する第２のデータ極性反転生成回路とを有する液晶表示装置の駆動回路であって、
前記第１のデータ極性反転生成回路および前記第２のデータ極性反転生成回路はそれぞれ、前記クロック信号のタイミングに応じて前記入力信号をラッチして出力する第１のラッチ回路と、前記第１のラッチ回路の出力信号を極性反転指示信号が活性化された時には前記第１のラッチ回路の出力の極性をすべて反転して前記転送データ信号として出力し前記極性反転指示信号が非活性化の場合は前記第１のラッチ回路の出力をそのまま前記転送データ信号として出力する極性反転回路と、前記クロック信号のタイミングに応じて前記入力信号のうち前記転送データとして極性を反転せずに出力すると過半数以上が変化を生じる場合に入力信号の極性をすべて反転することを判定し前記極性反転指示信号を活性化させるデータ極性反転判定回路と、前記クロック信号のタイミングに応じて前記転送データ信号をラッチして出力する第２のラッチ回路と、前記クロック信号のタイミングに応じて前記極性反転指示信号を前記極性反転信号として出力する第３のラッチ回路とを有することを特徴とする液晶表示装置の駆動回路。
【請求項５】
前記第１のデータ極性反転生成回路からの前記転送データと前記極性反転信号を入力とし前記極性反転信号が活性化の場合に前記転送データをすべて反転し格納する第４のラッチ回路と、前記第２のデータ極性反転生成回路からの前記転送データと前記極性反転信号を入力とし前記極性反転信号が活性化の場合に前記転送データをすべて反転し格納する第５のラッチ回路とを有する請求項４記載の液晶表示装置の駆動回路。
【請求項６】
前記第１のデータ極性反転生成回路および前記第２のデータ極性反転生成回路はそれぞれ複数設けられている請求項４または５記載の液晶表示装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、コンピュータなどの表示装置に用いられる液晶表示装置に係り、特に、液晶パネルの駆動回路に用いて好適な液晶表示装置の駆動回路に関する。
【背景技術】
【０００２】
　近年、ＣＲＴ（Ｃａｔｈｏｄｅ　Ｒａｙ　Ｔｕｂｅ）よりも明るさと高解像度とを比較的両立させやすい液晶パネルを用いた液晶表示装置が、コンピュータや携帯端末などの表示装置として使用されている。
【０００３】
　図１０は、その液晶表示装置の液晶パネルを駆動する従来の駆動回路の構成を示すブロック図である。この図において、１は画像を表示する液晶パネル、１０１は液晶パネル１によって表示される画像データを４８ビットのデータＢＵＳ１〜４８として１個のポートから、４８ビットのバスラインを介して出力するコントローラ、１０２−ｍ（ｍは１以上の整数）はこのコントローラ１０１によって出力されるデータＢＵＳ１〜４８から、画像を表示するための駆動信号を発生して液晶パネル１を駆動するソースドライバ（以下、ＳＤと称する）である。
【０００４】
　なお、このＳＤの個数を示すｍが１０の場合について以下に説明する。また、図１０において、ＳＤ１０２−５〜１０は図示していない。
【０００５】
　この図１０に示されるコントローラ１０１が出力するデータＢＵＳ１〜２４は、ＳＤ１０２−１−１０の内で奇数番目の各ＳＤ１０２−１、３、５、７、９に接続される。同様に、コントローラ１０１が出力するクロックＣＬＫ３および制御信号ＳＰ３も、奇数番目の各ＳＤ１０２−１、３、５、７、９に接続される。
【０００６】
　一方、コントローラ１０１が出力するデータＢＵＳ２５〜４８は、ＳＤ１０２−１〜１０の内で偶数番目の各ＳＤ１０２−２、４、６、８、１０に接続され、同様に、コントローラ１０１が出力するクロックＣＬＫ４および制御信号ＳＰ４も、偶数番目の各ＳＤ１０２−２、４、６、８、１０に接続される。
【０００７】
　なお、上記データＢＵＳ１〜２４とデータＢＵＳ２５〜４８のそれぞれ２４ビットの信号の内訳は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各８ビットの信号であり、これらＲ、Ｇ、Ｂ信号によって２５６階調のカラー表示が実現される。
【０００８】
　このような構成の従来の液晶表示装置の駆動回路では、奇数番目の各ＳＤ１０２−１、３、５、７、９は、それぞれコントローラ１０１からクロックＣＬＫ３に同期して出力されるデータＢＵＳ１〜２４を制御信号ＳＰ３のタイミングでラッチする。一方、偶数番目の各ＳＤ１０２−２、４、６、８、１０は、それぞれコントローラ１０１からクロックＣＬＫ４に同期して出力されるデータＢＵＳ２５〜４８を制御信号ＳＰ４のタイミングでラッチする。
【０００９】
　次いで、各ＳＤ１０２−１〜１０は、液晶パネル１への駆動開始を指示する各駆動開始信号（図示されていない）が入力されると、それぞれにラッチしたデータＢＵＳ１〜２４または２５〜４８に基づいた駆動信号を発生する。これら各ＳＤ１０２−１〜１０によって発生される駆動信号が液晶パネル１に入力されると、その液晶パネル１上に画像が表示される。
【００１０】
　なお、液晶パネル１を駆動するＳＤ１０２−１〜１０には、画像データの転送周波数である入力されるクロックＣＬＫ３、４の周波数に一定の制限がある。その制限周波数以下に画像データの転送周波数を下げるために、コントローラ１０１から各ＳＤ１０２−１〜１０へ画像データを転送するバスラインを２４ビットずつに分けて、奇数番目の各ＳＤ１０２−１、３、５、７、９と偶数番目の各ＳＤ１０２−２、４、６、８、１０とへそれぞれ転送する。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
　しかし、上述した従来の液晶表示装置の駆動回路では、バスラインで転送されるデータＢＵＳ１〜４８の各ビットの値の変化量が多いと、液晶表示装置の駆動回路の消費電力が大きくなってしまうという問題がある。
【００１２】
　また、そのデータＢＵＳ１〜４８を転送するバスラインは、液晶パネル１の周囲の横方向に配線されるので長くなり、またその本数も多いのでアンテナ効果をもたらす場合がある。そのため、そのバスラインで転送されるデータＢＵＳ１〜４８の各ビットの値の変化量が多いと、この各ビットの値の変化に起因して放射される電磁妨害雑音が大きくなり電磁妨害雑音特性（ＥＭＩ特性）が悪くなる。この放射される電磁妨害雑音は、周辺の電子機器に誤動作等の悪影響を与える原因となるものであり、精密電子機器の近傍や計算機室などにおいて使用される液晶表示装置において、このＥＭＩ特性が悪い場合には、非常に大きな問題となる。
【００１３】
　さらに、その電磁妨害雑音の放射を低減させるために高価なＥＭＩ対策用部品を使用する必要があり、液晶表示装置のコストが大きくなる。
【００１４】
　さらに、その放射される電磁妨害雑音がバスラインに起因するノイズか否かを切り分けることが難しく、その放射要因の特定ができないという問題もある。
【００１５】
　また、そのデータＢＵＳ１〜４８の各ビットの値の変化量が多い場合には、バスライン間において、クロストークノイズが発生してデータ誤りの原因になるという問題もある。
【００１６】
　本発明は、このような事情を考慮してなされたもので、その目的は画像データを液晶パネルへ転送する液晶表示装置の駆動回路において、バスラインで転送されるデータの各ビットの値の変化量を低減することができる液晶表示装置の駆動回路を提供することにある。
【課題を解決するための手段】
【００１７】
　本発明は、所定ビット数の入力信号を第１のクロック信号のタイミングに応じて前記所定ビット数の転送データ信号を出力するとともに前記転送データ信号が反転されているか非かを示す極性反転信号を出力する第１のデータ極性反転生成回路と、所定ビット数の入力信号を前記第１のクロック信号と位相が半周期ずれている第２のクロック信号のタイミングに応じて前記所定ビット数の転送データ信号を出力するとともに前記転送データ信号が反転されているか非かを示す極性反転信号を出力する第２のデータ極性反転生成回路とを有する液晶表示装置の駆動回路であって、前記第１のデータ極性反転生成回路および前記第２のデータ極性反転生成回路はそれぞれ、前記所定ビット数の入力信号のうち前記所定ビット数の転送データとして極性を反転せずに出力すると過半数以上が変化を生じる場合に入力信号の極性をすべて反転することを判定し極性反転指示信号を活性化させるデータ極性反転判定回路と、前記極性反転指示信号が活性化された時には前記入力信号の極性をすべて反転して前記転送データ信号として出力し前記極性反転指示信号が非活性化の場合は前記入力信号をそのまま前記転送データ信号として出力する極性反転回路と、前記クロック信号のタイミングに応じて前記転送データ信号をラッチして出力する第１のラッチ回路と、前記クロック信号のタイミングに応じて前記極性反転指示信号を前記極性反転信号として出力する第２のラッチ回路とを有する。
【００１８】
　さらに本発明は、所定ビット数の入力信号を第１のクロック信号のタイミングに応じて前記所定ビット数の転送データ信号を出力するとともに前記転送データ信号が反転されているか非かを示す極性反転信号を出力する第１のデータ極性反転生成回路と、所定ビット数の入力信号を前記第１のクロック信号と位相が半周期ずれている第２のクロック信号のタイミングに応じて前記所定ビット数の転送データ信号を出力するとともに前記転送データ信号が反転されているか非かを示す極性反転信号を出力する第２のデータ極性反転生成回路とを有する液晶表示装置の駆動回路であって、前記第１のデータ極性反転生成回路および前記第２のデータ極性反転生成回路はそれぞれ、前記クロック信号のタイミングに応じて前記入力信号をラッチして出力する第１のラッチ回路と、前記第１のラッチ回路の出力信号を極性反転指示信号が活性化された時には前記第１のラッチ回路の出力の極性をすべて反転して前記転送データ信号として出力し前記極性反転指示信号が非活性化の場合は前記第１のラッチ回路の出力をそのまま前記転送データ信号として出力する極性反転回路と、前記クロック信号のタイミングに応じて前記入力信号のうち前記転送データとして極性を反転せずに出力すると過半数以上が変化を生じる場合に入力信号の極性をすべて反転することを判定し前記極性反転指示信号を活性化させるデータ極性反転判定回路と、前記クロック信号のタイミングに応じて前記転送データ信号をラッチして出力する第２のラッチ回路と、前記クロック信号のタイミングに応じて前記極性反転指示信号を前記極性反転信号として出力する第３のラッチ回路とを有する。
【発明の効果】
【００１９】
　本発明によれば、画像データを液晶パネルへ転送するためのバスラインを有する液晶表示装置の駆動回路において、バスラインへの出力に極性の変化を生じさせるデータ信号が過半数以上ある場合に、全データ信号の極性を反転してバスラインへ出力し、また、このバスラインへ出力されるデータ信号の極性が反転されていることを示す極性反転信号を出力するようにしたので、バスラインへの出力の極性の変化量を転送するデータ信号の半数以下に低減することができる。
【００２０】
　その結果、従来の液晶表示装置の駆動回路に比して消費電力を少なくすることが可能である。
【００２１】
　さらに、従来の液晶表示装置の駆動回路に比してＥＭＩ特性が改善されるという効果も得られる。
【００２２】
　さらに、そのＥＭＩ特性が改善されることによって、従来の液晶表示装置の駆動回路において必要であった高価なＥＭＩ対策用部品を使用する必要が無くなるので、従来の液晶表示装置に比してコストを低減することができる。
【００２３】
　さらに、本発明を使用した液晶表示装置のＥＭＩ特性と未使用の液晶表示装置のＥＭＩ特性とを比較することによって、バスラインに起因するノイズがどの周波数で放射されているか分かるので、従来においては困難であった液晶表示装置から放射される電磁妨害雑音がバスラインに起因するノイズか否かを切り分けることが可能となる。
【００２４】
　また、バスラインへの出力の極性の変化量が低減されることによって、データ誤りの原因となるバスライン間のクロストークノイズが低減されるという効果も得られる。
【００２５】
　さらに、データ極性反転判定手段と極性反転手段とをバスライン毎に設けるようにしたので、バスライン毎にデータの極性が反転されることにより、バスラインへの出力の極性の変化量をより低減することができる。
【００２６】
　さらに、半数のバスラインのクロックと他の半数のバスラインのクロックとでは位相を半周期ずらすようにしたので、バスラインへの出力において同時に極性が変化する量を減らせることが可能となり、バスラインを駆動するコントローラ２の瞬時電流を低減することができる。
【発明を実施するための最良の形態】
【００２７】
　以下、図面を参照し、本発明の一実施形態について説明する。
【００２８】
　図１は同実施形態による液晶表示装置の駆動回路の構成を示すブロック図である。この図において、１は画像を表示する液晶パネル、２は液晶パネル１によって表示される画像データを２４ビットずつデータＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４として４個のポートに分割して出力し、その画像表示を制御するコントローラ、３−ｍ（ｍは１以上の整数）はこのコントローラ２によって出力されるデータＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４から、画像を表示するための駆動信号を発生して液晶パネル１を駆動するソースドライバ（以下、ＳＤと称する）である。この液晶パネル１を駆動するＳＤ３−ｍは、１個のＳＤにて複数の画素表示に対応する各駆動信号を発生するものであって、ｍ個のＳＤ３−ｍによって液晶パネル１全体が駆動されて画像が表示される。例えば、図１に示される一実施形態においては、液晶パネル１の画素数は１２８０であり、１個のＳＤの画素駆動数は１２８、ＳＤの個数を示すｍは１０である。この１０個のＳＤ３−１〜１０の内、３−１が第一番目のＳＤ、３−２が第二番目のＳＤ、３−３が第三番目のＳＤ、３−４が第四番目のＳＤであり、第五番目から第十番目のＳＤ３−５〜１０は図示していない。なお、各ＳＤ３−１〜１０は、１画素当たり赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色分を駆動するので、１個当たりのＳＤの出力数は、１２８の３倍である３８４となっているが、図１では、それら３８４本の出力を１本で代表して示している。
【００２９】
　この図１に示されるコントローラ２が出力するデータＢＵＳ−Ａ１〜２４とＢＵＳ−Ｂ１〜２４とは、各々２４ビット幅のバスラインを介して、ＳＤ３−１〜１０の内で奇数番目の各ＳＤ３−１、３、５、７、９に接続される。同様に、コントローラ２が出力する極性反転信号ＩＮＶ−Ａ、ＩＮＶ−ＢとクロックＣＬＫ１および制御信号ＳＰ１も、奇数番目の各ＳＤ３−１、３、５、７、９に接続される。
【００３０】
　一方、コントローラ２が出力するデータＢＵＳ−Ｃ１〜２４とＢＵＳ−Ｄ１〜２４とは、各々２４ビット幅のバスラインを介して、ＳＤ３−１〜１０の内で偶数番目の各ＳＤ３−２、４、６、８、１０に接続され、同様に、コントローラ２が出力する極性反転信号ＩＮＶ−Ｃ、ＩＮＶ−ＤとクロックＣＬＫ２および制御信号ＳＰ２も、偶数番目の各ＳＤ３−２、４、６、８、１０に接続される。
【００３１】
　なお、上述した図１に示す一実施形態においては、奇数番目の各ＳＤ３−１、３、５、７、９と偶数番目の各ＳＤ３−２、４、６、８、１０とに各々２ポートの出力を割り当てることによって、クロックＣＬＫ１またはＣＬＫ２の１クロック当たりの駆動画素数を２画素として各クロック周波数を１／２に減らしている。例えば、ＳＤ３−１においては、クロックＣＬＫ１の１クロック時間で、同時に、データＢＵＳ−Ａ１〜２４とデータＢＵＳ−Ｂ１〜２４のデータが各々２つの画素に供給される。
【００３２】
　また、上記データＢＵＳ−Ａ１〜２４、Ｂ１〜２４、Ｃ１〜２４、Ｄ１〜２４のそれぞれ２４ビットの信号の内訳は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各８ビットの信号であり、これらＲ、Ｇ、Ｂ信号によって２５６階調のカラー表示が実現される。
【００３３】
　次に、上述した図１に示される構成の液晶表示装置の駆動回路において、液晶パネル１が駆動されて画像が表示される動作について説明する。
【００３４】
　先ず、奇数番目の各ＳＤ３−１、３、５、７、９にはコントローラ２からクロックＣＬＫ１に同期して出力されるデータＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２４、極性反転信号ＩＮＶ−Ａ、ＩＮＶ−Ｂの各信号が入力され、同じく入力される制御信号ＳＰ１のタイミングでそれら入力される信号はラッチされる。このラッチされた極性反転信号ＩＮＶ−Ａは、同じくラッチされたデータＢＵＳ−Ａ１〜２４の極性が反転されているか否かを示しており、また、ラッチされた極性反転信号ＩＮＶ−Ｂは、同じくラッチされたデータＢＵＳ−Ｂ１〜２４の極性が反転されているか否かを示す。次いで、これらラッチした極性反転信号ＩＮＶ−Ａ、ＩＮＶ−Ｂに応じて、各ＳＤ３−１、３、５、７、９はラッチしたデータＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２４の極性を反転する。
【００３５】
　一方、偶数番目の各ＳＤ３−２、４、６、８、１０にはコントローラ２からクロックＣＬＫ２に同期して出力されるデータＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４、極性反転信号ＩＮＶ−Ｃ、ＩＮＶ−Ｄの各信号が入力され、同じく入力される制御信号ＳＰ２のタイミングでそれら入力される信号はラッチされる。このラッチされた極性反転信号ＩＮＶ−ＣはラッチされたデータＢＵＳ−Ｃ１〜２４の極性が反転されているか否かを示し、同様に、ラッチされた極性反転信号ＩＮＶ−ＤはラッチされたデータＢＵＳ−Ｄ１〜２４の極性が反転されているか否かを示す。次いで、各ＳＤ３−２、４、６、８、１０は、それら極性反転信号ＩＮＶ−Ｃ、ＩＮＶ−Ｄに応じて、データＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４の極性を反転する。
【００３６】
　次いで、各ＳＤ３−１〜１０は、液晶パネル１への駆動開始を指示する各駆動開始信号（図示されていない）が入力されると、それぞれに極性が反転されたあるいは未反転のデータＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２４またはデータＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４に基づいた駆動信号を発生する。これら各ＳＤ３−１〜１０によって発生される駆動信号が液晶パネル１に入力されると、その液晶パネル１上に画像が表示される。
【００３７】
　次に、図２〜図７を参照して、上述したコントローラ２に具備されるデータ出力部４の構成とその動作について説明する。
【００３８】
　先ず、図２はそのコントローラ２に具備されるデータ出力部４の構成を示すブロック図である。この図２に示されるように、データ出力部４は４個のポートＡ〜Ｄを有している。これら各ポートＡ〜Ｄが、上述したデータＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４およびＩＮＶ−Ａ〜Ｄの各信号をそれぞれ生成して出力する。この各ポートＡ〜Ｄから出力される信号はポートＡ〜Ｄ毎に設けられるデータ極性反転判定・生成部１０−１〜１０−４によって生成される。
【００３９】
　これらデータ極性反転判定・生成部１０−１〜１０−４には、９６ビットのデータＢＵＳ１〜９６が、２４ビットずつ四つに分割されて入力される。この四つに分割されるデータＢＵＳ１〜９６の内、データＢＵＳ１〜２４はデータ極性反転判定・生成部１０−１に、データＢＵＳ２５〜４８はデータ極性反転判定・生成部１０−２に、データＢＵＳ４９〜７２はデータ極性反転判定・生成部１０−３に、データＢＵＳ７３〜９６はデータ極性反転判定・生成部１０−４に、それぞれ入力される。また、クロックＣＬＫ１はデータ極性反転判定・生成部１０−１、１０−２へ入力され、クロックＣＬＫ２はデータ極性反転判定・生成部１０−３、１０−４へ入力される。これらクロックＣＬＫ１、２は、上述したように、コントローラ２から出力される。
【００４０】
　次いで、ポートＡのデータ極性反転判定・生成部１０−１はデータＢＵＳ１〜２４の極性を反転するか否かを判定し、この判定結果に応じてデータ極性を反転しデータＢＵＳ−Ａ１〜２４として出力する。さらに、この出力されるデータＢＵＳ−Ａ１〜２４の極性が反転されている時には、同時に、極性が反転されていることを示す極性反転信号ＩＮＶ−Ａを「Ｈ」として出力する。また、他のポートＢ〜Ｄの各データ極性反転判定・生成部１０−２〜４においては、同様に、各々入力されるデータＢＵＳ２５〜４８、ＢＵＳ４９〜７２、ＢＵＳ７３〜９６の極性を反転するか否かを判定し、これらの判定結果に応じてデータ極性を反転しデータＢＵＳ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４として出力する。また、これら出力するデータＢＵＳ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４の極性が反転されている時には、同時に、各ポートＢ〜Ｄが出力する極性反転信号ＩＮＶ−Ｂ〜Ｄを各々「Ｈ」として出力する。
【００４１】
　図３は、上述したクロックＣＬＫ１、２およびデータＢＵＳ１〜９６、ＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４の位相関係を示す波形図である。図３（ａ）〜（ｃ）に示されるように、データＢＵＳ１〜４８はクロックＣＬＫ１の立ち上がりエッジ（図３ではＰＡ１〜３のタイミング）に同期して変化し、データＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２４はクロックＣＬＫ１の立ち下がりエッジ（図３ではＰＢ１〜３のタイミング）に同期して変化する。一方、図３（ｄ）〜（ｆ）に示されるように、データＢＵＳ４９〜９６はクロックＣＬＫ２の立ち上がりエッジ（図３ではＰＢ１〜３のタイミング）に同期して変化し、データＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４はクロックＣＬＫ２の立ち下がりエッジ（図３ではＰＡ１〜３のタイミング）に同期して変化する。また、図（ａ）、（ｄ）に示されるように、クロックＣＬＫ１の位相とクロックＣＬＫ２の位相とは半周期（１８０゜）ずれている。
【００４２】
　ところで、上述したように、コントローラ２からはデータＢＵＳ１〜９６が４個のポートＡ〜Ｄに分かれて出力されるが、これらポートＡ〜Ｄが同じタイミングで各信号を変化して出力するとコントローラ２の瞬時電流が大きくなってしまう。この問題を解決するために、上記のようにクロックＣＬＫ１の位相とクロックＣＬＫ２の位相とを半周期ずらし、ポートＡ、Ｂの出力変化とポートＣ、Ｄの出力変化とは半周期ずれたタイミングとしている。このようにポートＡ、ＢとポートＣ、Ｄの各出力変化をずらすことによって、４個のポートＡ〜Ｄに分けて出力する場合においても同時に出力が変化するのは高々２ポート分なので、コントローラ２の瞬時電流を２個のポートで出力する場合の瞬時電流と同程度に抑えることができる。
【００４３】
　次に、データ極性反転判定・生成部１０−１〜４の構成とその動作について説明する。図４はデータ極性反転判定・生成部１０−１〜４のいずれか１つの一構成例を示すブロック図であって、データ極性反転判定・生成部１０−１〜４は全て同じ構成である。
【００４４】
　図４において、図２の各データ極性反転判定・生成部１０−１〜４への入力であるデータＢＵＳ１〜２４、ＢＵＳ２５〜４８、ＢＵＳ４９〜７２、ＢＵＳ７３〜９６が入力されるデータｄａ１〜２４であり、クロックＣＬＫ１、２が入力されるクロックｃｌｋである。また、出力されるデータｄｄ１〜２４が各データ極性反転判定・生成部１０−１〜４から出力されるデータＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４であり、出力される信号ｉｎｖ３が極性反転信号ＩＮＶ−Ａ〜Ｄである。１１はデータｄａ１〜２４とデータｄｃ１〜２４の各２４ビットの内で値の異なるビットが過半数以上（１３ビット以上）有った場合に、データ極性の反転を指示する信号ｉｎｖ１を「Ｈ」として出力するデータ極性反転判定回路、１２は入力される信号ｉｎｖ２が「Ｈ」の区間に入力されるデータｄｂ１〜２４の全ビットの極性を反転して出力する極性反転回路である。１３−１〜２４は入力されるデータｄａ１〜２４をクロックｃｌｋの立ち下がりエッジで各々ラッチし、データｄｂ１〜２４として出力するＤフリップフロップ、１４−１〜２４は入力されるデータｄｃ１〜２４をクロックｃｌｋの立ち下がりエッジで各々ラッチし、データｄｄ１〜２４として出力するＤフリップフロップである。１５、１６は各々入力される信号ｉｎｖ１、ｉｎｖ２をクロックｃｌｋの立ち下がりエッジでラッチし、信号ｉｎｖ２、ｉｎｖ３として各々出力するＤフリップフロップである。
【００４５】
　図５は、上述した図４に示されるデータ極性反転判定・生成部１０−１〜４の各部の波形を示す波形図である。いま、入力クロックｃｌｋを図５（ａ）に、また入力データｄａ１〜２４を図５（ｂ）に示すものとする。図５（ｂ）に示されるように入力データｄａ１〜２４は初め２４ビット全てが１であり、クロックｃｌｋの立ち上がりエッジｔ１のタイミングで２４ビット全てが１から０に変化し、立ち上がりエッジｔ３のタイミングで２４ビット全てが０から１に変化する。このように変化するデータｄａ１〜２４が入力されるとＤフリップフロップ１３−１〜２４の出力は図５（ｃ）に示す波形となり、クロックｃｌｋの立ち下がりエッジｔ２のタイミングで２４ビット全てが１から０に変化し、立ち下がりエッジｔ４のタイミングで２４ビット全てが０から１に変化する。
【００４６】
　図５（ｄ）は極性反転回路１２の出力データｄｃ１〜２４の波形を示し、図５（ｅ）の波形に示すＤフリップフロップ１５の出力信号ｉｎｖ２が「Ｈ」の区間に入力されるデータｄｂ１〜２４の全ビットが、極性反転回路１２によって０から１に反転されて出力される。図５（ｂ）のデータｄａ１〜２４と図５（ｄ）のデータｄｃ１〜２４とがデータ極性反転回路１１に入力されると、ｔ１のタイミングでデータｄａ１〜２４が全て０となることによってデータｄｃ１〜２４と異なるビット数が過半数以上となり、データ極性反転回路１１は信号ｉｎｖ１を「Ｈ」として出力する。このデータ極性反転回路１１から出力される信号ｉｎｖ１の「Ｈ」をｔ２のタイミングでＤフリップフロップ１５がラッチして信号ｉｎｖ２に「Ｈ」を出力する。次いで、ｔ３のタイミングでデータｄａ１〜２４が全て１となることによってデータｄｃ１〜２４と異なるビット数が過半数未満となり、データ極性反転回路１１は信号ｉｎｖ１を「Ｌ」として出力し、ｔ４のタイミングでＤフリップフロップ１５によってラッチされ、信号ｉｎｖ２は「Ｌ」となる。
【００４７】
　図５（ｆ）はＤフリップフロップ１４−１〜２４が出力するデータｄｄ１〜２４の波形を示し、図５（ｄ）に示すデータｄｃ１〜２４がクロックｃｌｋの立ち下がりエッジのタイミングでラッチされ出力されており、全ビット変化が無く１である。また、図５（ｇ）はＤフリップフロップ１６が出力する信号ｉｎｖ３の波形を示し、入力データｄａ１〜２４の極性が０から１に反転されてデータｄｄ１〜２４に出力されるタイミングｔ４〜ｔ５の区間に「Ｈ」となる。
【００４８】
　次に、図６はデータ極性反転判定回路１１の一構成例を示す回路図である。この図において、２１は２４個のＥＯＲ（Ｅｘｃｌｕｓｉｖｅ　ＯＲ）回路２３で構成され、図４のデータｄａ１〜２４とデータｄｃ１〜２４との対応する各ビット同士で排他的論理和をとることによって、データｄｃ１〜２４からデータｄａ１〜２４への各ビットの極性の変化を検出する極性変化検出回路、２２は２４個のＥＯＲ回路２３の出力から１３個の出力を選択して論理積をとる組合せ数分の１３入力ＡＮＤ回路２４とそれら１３入力ＡＮＤ回路２４の全ての出力の論理和をとるＯＲ回路２５で構成される多数決回路である。この多数決回路によって、極性変化検出回路２１の各出力Ａ１〜２４のうち、「Ｈ」となる出力数が過半数の１３以上の場合に出力信号ｉｎｖ１を「Ｈ」とし、「Ｈ」となる出力数が過半数未満の１２以下の場合に出力信号ｉｎｖ１を「Ｌ」とする。
【００４９】
　図７は極性変化検出回路２１の動作について説明するための表であり、第一行目は入力データｄａ１〜２４、ｄｃ１〜２４および極性変化検出回路２１の出力Ａ１〜２４の各ビット番号ｎ（ｎは１〜２４の整数）であり、第二〜第四行目は各ビット番号ｎに対応するデータｄａｎ、ｄｃｎ、ＥＯＲ回路２３の出力Ａｎの値の例である。この表において、ビット番号２〜５、２３のデータｄａｎ、ｄｃｎの値が異なっており、それら値が異なっているビットに対応するビット番号２〜５、２３の出力Ａｎの値が「Ｈ」となる。このように検出された異なるビットの数が過半数の１３以上の場合に、出力信号ｉｎｖ１には「Ｈ」が出力される。
【００５０】
　図８は上述したデータ出力部４において、出力ポートを４個のポートＡ〜Ｄに分割し、ポートＡ〜Ｄ毎にデータ極性を反転することにより得られる効果について説明するための表である。
【００５１】
　なお、説明の便宜上、データ極性反転判定・生成部に入力されるデータの総ビット数を２４とし、出力ポートを２個のポートに分割して１２ビットずつデータ極性を反転する場合について説明する。
【００５２】
　図８（ａ）〜（ｄ）において、第一行目は第二〜第四行目に示すデータのビット番号ｎ（ｎは１〜２４の整数）であり、第二行目は１クロック前の出力データＸｎ、第三行目は現在の入力データＹｎ、第四行目は第三行目に示す現在の入力データＹｎに対応する出力データＺｎである。
【００５３】
　なお、図８（ａ）〜（ｄ）に示す表中のデータＸｎ、Ｙｎ、Ｚｎの値は一例であり、これらの表においては、データＸｎに対して、データＹｎの２４ビットの内で半分の１２ビットの極性が変化する例が示されている。また、図８（ａ）に示す表はデータ極性反転判定・生成部を１個用いて、２４ビット単位でデータ反転を行った場合の例であり、図８（ｂ）〜（ｄ）に示す表はデータ極性反転判定・生成部を２個用いて、２４ビットのデータをビット番号１〜１２と１３〜２４の二つに分割して、１２ビット単位でデータ反転を行った場合の例である。
【００５４】
　先ず、図８（ａ）に示す表のデータＸｎは全て「Ｌ」、データＹｎは、ビット番号１〜７、１３〜１７の１２ビットが「Ｈ」である。この図８（ａ）の場合は、２４ビット単位で過半数以上のデータの変化が有るか否かが判定されるので、過半数未満の１２ビットの変化のためにデータ反転されずデータＹｎがそのまま出力データＺｎとなる。この結果、データ出力の変化量は１２ビットとなり、２４ビット単位でデータ反転を行う場合の最大変化量となる。
【００５５】
　次いで、図８（ｂ）に示す表のデータＸｎは全て「Ｌ」、データＹｎは、ビット番号１〜７、１３〜１７の１２ビットが「Ｈ」であり、図８（ａ）の場合と同じである。しかし、この図８（ｂ）の場合は、１２ビット単位で過半数以上のデータの変化が有るか否かが判定されるので、ビット番号１〜１２の判定結果は過半数以上の７ビットの変化のためにデータ反転となり、ビット番号１〜１２の出力データＺｎはデータＹｎがデータ反転されたものとなる。一方、ビット番号１３〜２４では５ビットしか変化せず、変化量が過半数に及ばないためデータ反転は行われない。この結果、データ出力の変化量はビット番号８〜１２の５ビット分とビット番号１３〜１７の５ビット分の合計１０ビットとなり、２４ビット単位でデータ反転を行う場合に比して２ビット分変化量が少ない。
【００５６】
　同様に、図８（ｃ）に示す表の場合は、ビット番号１〜１２のデータＹｎがデータ反転されてデータＺｎとして出力された結果、このデータ出力の変化量はビット番号９〜１２の４ビット分とビット番号１３〜１６の５ビット分の合計８ビットとなり、２４ビット単位でデータ反転を行う場合に比して４ビット分変化量が少なくなる。
【００５７】
　さらに、図８（ｄ）に示す表の場合では、ビット番号１〜１２のデータＹｎがデータ反転されてデータＺｎとして出力された結果、このデータ出力の変化量はビット番号１０〜１２の３ビット分とビット番号１３〜１５の３ビット分の合計６ビットとなり、２４ビット単位でデータ反転を行う場合に比して６ビット分変化量が少なくなり、変化量を半分に抑えることができる。
【００５８】
　さらに、図示していないが、データＹｎのビット番号１〜１１、１３の１２ビットが「Ｈ」である場合には、同様にデータＹｎがデータ反転されてデータＺｎとして出力された結果、このデータ出力の変化量はビット番号１２、１３の２ビット分となる。また、データＹｎのビット番号１〜１２の１２ビットが「Ｈ」である場合には、同様にデータＹｎがデータ反転されてデータＺｎとして出力された結果、このデータ出力の変化量は０ビット分（出力に極性の変化無し）となる。
【００５９】
　上述したように２４ビットの内で同じ１２ビットの変化量のデータ入力に対し１２ビットずつ二つに分割してデータ反転を行うことによって、２４ビット単位でデータ反転を行う場合の最大変化量が１２ビットである時に、二つに分割してデータ反転した場合の最小変化量は２ビットとなる。すなわち、１２ビットずつ二つに分割してデータ反転を行うことによって、２４ビット単位でデータ反転を行う場合に比してデータ出力の変化量を最大で０に減らすことができる。
【００６０】
　なお、図８では説明の便宜上、入力されるデータのビット数を２４とし出力ポートを２個のポートに分割する例について説明したが、上述した一実施形態のように９６ビットのデータＢＵＳ１〜９６を４個のポートＡ〜Ｄに分割し、２４ビット単位でデータ反転する場合においてもデータ出力の変化量を減らす効果が得られる。また、上述した一実施形態では、Ｒ、Ｇ、Ｂ各８ビットずつの合計２４ビット単位でデータ反転する構成としたが、各色毎の８ビット単位でデータ反転する構成にしても良い。
【００６１】
　なお、上述した一実施形態では、２５６階調３色表示の場合について示したが、階調数または色数については種々変更することができる。
【００６２】
　このようにデータ出力の変化量が減ることによって、データ出力部４のデータ出力に要する消費電力が低減される効果が得られる。この消費電力が低減される効果によって、上述した一実施形態による液晶表示装置の駆動回路では、データ反転機能を使用しない従来の液晶表示装置の駆動回路に比して、消費電力が２５％も低減した。
【００６３】
　さらに、データ出力の変化に起因して発生するノイズが低減されるという効果も得られる。
【００６４】
　図９はこのノイズが低減されるという効果が得られた測定結果を示す波形図であり、この図に示す波形は、上述した一実施形態による液晶表示装置の駆動回路を用いて液晶パネル１を駆動した時の電磁妨害雑音特性（ＥＭＩ特性）の測定結果である。なお、図９に示すＥＭＩ特性の測定においては、液晶表示装置に取り付けられるシールド板を外し、液晶表示装置の駆動回路および液晶パネル１から直接放射される電磁妨害雑音を測定した。
【００６５】
　また、図１１に示す波形は、図９に示すＥＭＩ特性の測定と同一条件において測定された波形であって、データ反転機能を使用しない従来の液晶表示装置の駆動回路を用いて液晶パネル１を駆動した時のＥＭＩ特性を示す。
【００６６】
　図９と図１１に示す波形において、横軸は電磁妨害雑音の周波数をメガヘルツ（ＭＨｚ）単位で示し、縦軸は電磁妨害雑音の強さをデシベル（ｄＢ）単位で示す。これら図９と図１１の波形に示されるＥＭＩ特性を比較すると、上述した一実施形態による液晶表示装置の駆動回路を用いることによって、４０〜２３０ＭＨｚの周波数帯域において１０ｄＢ以上の電磁妨害雑音の低減効果が得られた。
【図面の簡単な説明】
【００６７】
【図１】本発明の一実施形態による液晶表示装置の駆動回路の構成を示すブロック図である。
【図２】同実施形態によるコントローラ２に具備されるデータ出力部４の構成を示すブロック図である。
【図３】図２に示すデータ出力部４の入出力信号の位相関係を示す波形図である。
【図４】図２に示すデータ極性反転判定・生成部１０−１〜４の一構成例を示すブロック図である。
【図５】図４に示すデータ極性反転判定・生成部の動作を示す波形図である。
【図６】図５に示すデータ極性反転判定回路１１の一構成例を示す回路図である。
【図７】図６に示す極性変化検出回路２１の動作を説明するための表である。
【図８】図１に示す一実施形態によって得られる効果を説明するための表である。
【図９】図１に示す一実施形態による液晶表示装置の駆動回路を用いて液晶パネル１を駆動した時のＥＭＩ特性の測定結果を示す波形図である。
【図１０】従来の液晶表示装置の駆動回路の構成を示すブロック図である。
【図１１】従来の液晶表示装置の駆動回路を用いて液晶パネル１を駆動した時のＥＭＩ特性の測定結果を示す波形図である。
【符号の説明】
【００６８】
　１　液晶パネル
　２　コントローラ
　３−１〜４　ソースドライバ
【図１】
2004013175.tif 000003
【図２】
2004013175.tif 000004
【図３】
2004013175.tif 000005
【図４】
2004013175.tif 000006
【図５】
2004013175.tif 000007
【図６】
2004013175.tif 000008
【図７】
2004013175.tif 000009
【図８】
2004013175.tif 000010
【図９】
2004013175.tif 000011
【図１０】
2004013175.tif 000012
【図１１】
2004013175.tif 000013