(57)【要約】【課題】たとえばＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｋ）等、誤り訂正符号が付加されて記録媒体に記録されたデータの再生装置の高速な再生動作を可能としつつより能力の高い誤り訂正処理を可能ならしめる符号誤り訂正装置を提供する。【解決手段】ＤＶＤから同期検出回路１４等を介して読み出されるデータは、ＤＲＡＭ１８に格納される。この格納されたデータに対して、内パリティＰＩについて誤り訂正を行うＰＩ訂正処理回路２０および外パリティＰＯについて誤り訂正を行うＰＯ訂正処理回路２５が交互に誤り訂正処理を繰り返し行う。そして、それら各誤り訂正処理が行われる都度、該処理が行われたのちのデータについて誤りの有無の確認を検出処理回路２３にて行い、誤りが検出されない場合には誤り訂正が完了したものとして以後の誤り訂正処理を行わないでスキップする。【選択図】　　　図１
2004022130.tif 000002
【特許請求の範囲】
【請求項１】
所定バイト数のメインデータに誤り検出符号が付されると共に、前記メインデータにスクランブル処理の施されたスクランブルデータに誤り訂正符号が付された入力データに対し、符号誤りの訂正処理を行う符号誤り訂正装置において、
前記入力データに対して前記誤り訂正符号に基づく誤り訂正処理を施して第１のデータを生成する訂正処理回路と、
前記第１のデータに対してデスクランブル処理を施して第２のデータを生成するデスクランブル回路と、
前記第２のデータに対して前記誤り検出符号に基づく誤り検出処理を施す検出処理回路と、
前記第２のデータに対してスクランブル処理を施して第３のデータを生成するスクランブル回路と、
前記第３のデータを前記入力データに置き換えて前記訂正処理回路へ供給する切換回路と、を
備え、
前記訂正処理回路は、前記入力データに対する前記誤り訂正処理を繰り返し行い、
前記検出処理回路は、繰り返し行われる前記誤り訂正処理の各々で前記誤り検出処理を行い、
前記検出処理回路が前記誤り検出処理でデータ誤りを検出しなかったとき、前記誤り訂正処理の繰り返しを停止することを特徴とする符号誤り訂正装置。
【請求項２】
請求項１に記載の符号誤り訂正装置において、
前記誤り訂正符号が第１の誤り訂正符号及び第２の誤り訂正符号を含み、
前記訂正処理回路は、前記入力データに対して前記第１の誤り訂正符号に基づく第１の誤り訂正処理を施すと共に、前記第１の誤り訂正処理が施されたデータに対して前記第２の誤り訂正符号に基づく第２の誤り訂正処理を施し、
前記検出処理回路は、前記第１の誤り訂正処理が施されたデータに対して第１の誤り検出処理を施すと共に、前記第２の誤り訂正処理が施されたデータに対して第２の誤り検出処理を施すことを特徴とする符号誤り訂正装置。
【請求項３】
請求項２に記載の符号誤り訂正装置において、
前記第１及び第２の誤り検出処理の少なくとも一方の処理でデータ誤りが検出されなかったとき、前記第１及び第２の誤り訂正処理の繰り返しを停止することを特徴とする符号誤り訂正装置。
【請求項４】
請求項２または請求項３に記載の符号誤り訂正装置において、前記入力データがＤＶＤデータであり、前記第１及び第２の誤り訂正符号がそれぞれＤＶＤデータの一部として前記メインデータに付される内パリティ及び外パリティであることを特徴とする符号誤り訂正装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえばＤＶＤ等、記録媒体に誤り訂正符号が付加されて記録されたデータを再生する際の符号誤りを訂正する符号誤り訂正装置に関する。
【０００２】
【従来の技術】
一般に、データが記録媒体に記録される場合、そのデータを再生する際の信頼性が確保されるように記録対象のデータに誤り検出符号（ＥＤＣ；Ｅｒｒｏｒ　Ｄｅｔｅｃｔｉｏｎ　Ｃｏｄｅ）や誤り訂正符号等が付加され、これらが記録対象のデータとともに記録データとして記録される。
【０００３】
たとえば、記録媒体としてディスク媒体のＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｋ）を用いるＤＶＤ記録装置においては、データの記録は以下のように行われる。
【０００４】
まず、図５に示すように、記録対象のデータ（原データ）が２０４８バイト毎の記録単位に分割される。この２０４８バイト毎に分割されたデータはメインデータと呼ばれ、その先頭には１２バイトのヘッダが付加される。このヘッダは、４バイトのセクタ番号（ＩＤ）と、そのＩＤに対する２バイトの誤り検出用パリティ（ＩＥＤ）と、コピープロテクト情報などの６バイトの予約データ（ＣＰＭ）とから構成される。また、同メインデータの末尾には４バイトのＥＤＣが付加される。このＥＤＣは、メインデータにヘッダを加えた部分に対する誤り検出用パリティである。これらメインデータにヘッダおよびＥＤＣを加えた２０６４バイトのデータは、１７２バイト単位に区切られた１７２バイト（列）×１２行のデータセクタとして扱われる。そして、このＥＤＣの付加されたデータセクタのうちのメインデータ２０４８バイトに対しては、ＰＮ（Ｐｓｅｕｄｏ　ｒａｎｄｏｍ　Ｎｏｉｓｅ　）系列加算によるスクランブルが施される。
【０００５】
つづいて、図６に示すように、連続する１６個のデータセクタ１７２バイト×１９２行に対して、１６行の外パリティ（ＰＯ；Ｏｕｔｅｒ　Ｃｏｄｅ　Ｐａｒｉｔｙ　）と１０バイト（列）の内パリティ（ＰＩ；Ｉｎｎｅｒ　Ｃｏｄｅ　Ｐａｒｉｔｙ　）とが誤り訂正符号として生成付加される。これら外パリティＰＯおよび内パリティＰＩは、上記スクランブル処理の施された全メインデータ２０４８バイトに対して所定の演算処理が施されて算出される。こうしてＰＯおよびＰＩが生成付加された１８２バイト（列）×２０８行のデータはＥＣＣ（Ｅｒｒｏｒ　Ｃｈｅｃｋ　ａｎｄ　Ｃｏｒｒｅｃｔｉｏｎ）ブロックとよばれ、誤り訂正処理や誤り検出処理を行う単位として扱われる。
【０００６】
ここで、ＰＩは各行に含まれる１７２バイトのデータに基づいて、それら各行毎に生成付加された誤り訂正符号である。また、ＰＯは各行の同一列に含まれる１９２バイトのデータに基づいて、それら各列毎に生成付加された誤り訂正符号である。
【０００７】
さらに、図７に示すように、上記生成付加された１６行のＰＯを１行ずつ、ＰＩの付加された各データセクタ１２行のあとに、順次移動する。そして、各々データセクタ１つ分のデータに１０列（バイト）のＰＩと１行のＰＯとが付加された１８２バイト×１３行ごとのデータは、１つの記録セクタとして扱われる。こうして、行入れ替えされたＥＣＣブロックは、１６個の記録セクタにより構成される。なお、以後の記述において、この行入れ替えされたＥＣＣブロックを単に「ブロック」とよぶことにする。
【０００８】
つづいて、上記得られるブロックに対して、ＤＶＤにて採用されている８−１６変調が施されて記録データが生成され、さらにこれがシリアルデータに変換されて記録媒体であるＤＶＤに書き込まれる。
【０００９】
ところで、こうしてＤＶＤに書き込まれた記録データを読み出す際には、ディスクに付着しているごみ、あるいはキズ等の影響を受けることがある。その場合、読み出した記録データには記録時のものと一致しない、いわゆる「符号誤り」が含まれている可能性がある。そのため、上述した誤り訂正符号であるＰＩおよびＰＯ、またはＥＤＣ等を用いて、読み出した記録データに対して誤り訂正処理や誤り検出処理が行われる。こうした誤り訂正処理や誤り検出処理は、メモリに格納されているデータを読み出してそれら各種の処理を施し、その結果をメモリに書き戻して行われる。この一連の処理を、以下の記述においては「ＥＣＣ処理」とよぶことにする。また、符号誤り訂正装置のうちのＥＣＣ処理を行う部分を「ＥＣＣ装置」と総称することにする。
【００１０】
こうした記録データに対するＥＣＣ処理は、たとえば図８にブロック図として示す回路により行われる。図８において、一点鎖線にて示した部分がデータの符号誤り訂正動作を行う符号誤り訂正装置である。
【００１１】
図８に示されるように、この回路では、ピックアップ１１１にてＤＶＤから検出された信号がＲＦアンプ１１２により増幅されて、その信号がこの符号誤り訂正装置のリードチャネル回路１１３に入力される。リードチャネル回路１１３は、ＲＦアンプ１１２から出力される信号に基づいて所定の周波数のリードチャネルクロックを生成するとともに、このリードチャネルクロックにしたがって入力信号をサンプリングしてデータを生成する。同期検出回路１１４は、サンプリングされた信号からブロックの同期信号を検出してこれを制御回路１３１に出力する。復調回路１１５は、生成されたデータに対して復調を施して、ＤＶＤへの記録対象となった原データ（変調前のデータ）を復元し、これをバッファリング回路１１６に出力する。そして、バッファリング回路１１６は、上記同期信号に同期して制御回路１３１から出力される指令に基づき、復調回路１１５から送られてきたデータをメモリアクセス回路１１７を介して外部メモリであるＤＲＡＭ（ダイナミックランダムアクセスメモリ）１１８に書き込む。
【００１２】
こうして、ＤＶＤから読み出された記録データは、ＤＲＡＭ１１８内に構成されたリングバッファにブロック単位で順次格納されていく。そして、上記同期信号に同期して、二点鎖線にて図示したＥＣＣ装置１３３による誤り訂正処理および誤り検出処理等のＥＣＣ処理が、上記ＤＲＡＭ１１８に格納された記録データに対して実行される。
【００１３】
なお、上記誤り訂正処理は、これをＰＩについて行うＰＩ訂正処理回路１２０と、これをＰＯについて行うＰＯ訂正処理回路１２６とを有して構成される訂正処理回路１３０によって実行される。また、上記誤り検出処理は誤り検出回路１２２によって実行される。
【００１４】
図９は、同期検出回路１１４が検出した同期信号に同期したバッファリング処理およびＥＣＣ処理の動作タイミングを例示するタイミングチャートである。図９に示されるように、同期検出回路１１４により周期的に検出される同期信号と同期信号との間の期間を１つの同期サイクルとして、まず、同期サイクルＴ（０）においてバッファリング回路１１６がブロック０のバッファリングを行う。このとき、その同期信号に同期して外部に割込要求ＩＲＱが発せられるとともに、バッファリングの対象となるブロックを識別するための識別番号（ＢＩＤ）が外部から読み出される（図８参照）。そして、次の同期サイクルＴ（１）においては、バッファリング回路１１６がブロック０に続くブロック１のバッファリングを行うとともに、ＥＣＣ装置１３３がブロック０に対するＥＣＣ処理を行う。こうしてＥＣＣ処理の行われたブロック０は、次の同期サイクルＴ（２）の開始時に発せられる割込要求ＩＲＱに呼応してＤＲＡＭ１１８から読み出される。以下同様にして、バッファリングされたブロックに対して順次、次の同期サイクルにてＥＣＣ処理が行われるとともに、そのＥＣＣ処理の行われたブロックは次の同期サイクルの割込要求ＩＲＱに呼応してＤＲＡＭ１１８から読み出される。ここで、上記ＢＩＤは、それに対応するブロックに含まれる１６個のデータセクタに付与されたＩＤすべてとしてもよいし、またその先頭のデータセクタのＩＤとしてもよい。
【００１５】
こうしたバッファリングとＥＣＣ処理とを並行して行うために、制御回路１３１はこれらの処理対象のブロックを指し示すポインタを管理している。図１０は、ＤＲＡＭ１１８に設けられたリングバッファ内に、バッファリングおよびＥＣＣ処理を行っているブロックが格納されて、それらをポインタＢＵＦ＿ＰＴＲおよびＥＣＣ＿ＰＴＲがそれぞれ指し示していることを模式的に例示する図である。図１０は、図９において同期サイクルＴ（１）が終了する時点（時刻ｔ１にて図示）での状態を示したものであり、ポインタＢＵＦ＿ＰＴＲはブロック１を、またポインタＥＣＣ＿ＰＴＲはブロック０を指し示している。図１０に示したように、ポインタＥＣＣ＿ＰＴＲは常に、ポインタＢＵＦ＿ＰＴＲの指し示すブロックの１つ前のブロックを指し示している。
【００１６】
つぎに、上述した構成において、バッファリングおよびＥＣＣ処理について、それぞれ図１１および図１２に示すフローチャートを使って説明する。
【００１７】
まず、バッファリングの手順について説明する。
【００１８】
はじめに、制御回路１３１が外部からバッファリングの開始指令を受けると、図１１に示されるように、ステップＳ１６１としてＢＵＦ＿ＰＴＲを初期化する。つづいて、制御回路１３１は、ブロック同期信号が検出されるまで待機する（ステップＳ１６２）。そして、同期検出回路１１４からブロック同期信号が入力されると、制御回路１３１はステップＳ１６３としてバッファリングの指令が発せられているか否かを確認する。その結果、バッファリングの指令が発せられていない場合には、バッファリングを終了する。また、バッファリングの指令が発せられている場合には、制御回路１３１はバッファリング回路１１６にＢＵＦ＿ＰＴＲの指し示すブロックについてバッファリングを行う旨の指令を出力する（ステップＳ１６４）。そして、そのブロックについてのバッファリングが終了するとＢＵＦ＿ＰＴＲを１ブロック分インクリメントして（ステップＳ１６５）、ブロック同期信号の待機状態に戻る（ステップＳ１６２）。
【００１９】
つぎに、ＥＣＣ処理の手順について説明する。
【００２０】
はじめに、制御回路１３１が外部からＥＣＣ処理の開始指令を受けると、図１２に示されるように、ステップＳ１７１としてＥＣＣ＿ＰＴＲを初期化する。つづいて、制御回路１３１は、ブロック同期信号が検出されるまで待機する（ステップＳ１７２）。そして、同期検出回路１１４からブロック同期信号が入力されると、制御回路１３１はステップＳ１７３としてＥＣＣ処理の指令が発せられているか否かを確認する。その結果、ＥＣＣ処理の指令が発せられていない場合には、ＥＣＣ処理を終了する。また、ＥＣＣ処理の指令が発せられている場合には、ＥＣＣ装置１３３を起動する。
【００２１】
つづいて、ステップＳ１７４以降の処理においては、ＥＣＣ装置１３３による以下に示す一連の処理を行う。ここで、先に図５〜図７を使って説明したように、誤り訂正処理を適正に行うためにはスクランブルされたデータを対象とする必要がある。
【００２２】
こうしたＥＣＣ装置１３３による一連の処理としては、再生時のデータの信頼性を確保するために、ＰＩおよびＰＯについての誤り訂正処理が所定回数、たとえば各２回、繰り返して実行されている。この場合、まず、デスクランブル回路１２５の次段に設けられている切換回路１２７の経路を、デスクランブル処理をパスする経路Ｒ３に切り換えておく。この切換回路１２７の経路切換は、制御回路１３１からの制御信号ＣＳによって行われる。そして、切換回路１２７の切換動作が完了すると、ＥＣＣ処理が開始される。
【００２３】
まず、ＰＩについての誤り訂正を行うＰＩ訂正回路１２０が、ＤＲＡＭ１１８に格納されている記録データのうち、１回目のＰＩについての誤り訂正処理（ＰＩ訂正処理）の対象となるデータＳＣＤ１をＦＩＦＯ１２９を介して読み出し、これをデータ記憶部１２０ａに格納する。このとき、データ記憶部１２０ａに格納されるデータＳＣＤ１のデータ量は、図７に示す記録セクタ１行分の１８２バイト（メインデータ１７２バイト＋ＰＩ１０バイト）である。つづいて、ＰＩ訂正処理回路１２０のシンドローム演算部１２０ｂがデータ記憶部１２０ａからデータＳＣＤ１を取り込むとともに、ＰＯについての誤り訂正を行うＰＯ訂正処理回路１２６のシンドローム演算部１２６ｂに出力する。
【００２４】
シンドローム演算部１２０ｂは、ＰＩについてのシンドロームＶ（Ｉ）　を算出してＰＩ訂正処理回路１２０のＰＩ訂正処理部１２０ｃに出力する。そして、ＰＩ訂正処理部１２０ｃが上記シンドロームＶ（Ｉ）　に基づいて、データ記憶部１２０ａに格納されたデータの誤り部分を正しく書き換えてＰＩ訂正処理を施し、そのＰＩ訂正処理が完了したデータＳＣＤ１（Ｉ）　をＦＩＦＯ１２１を介してＤＲＡＭ１１８に出力する。
【００２５】
これと並行して、ＰＯ訂正処理回路１２６のシンドローム演算部１２６ｂは、データ記憶部１２０ａから出力された上記１行分のデータＳＣＤ１について、その各列のＰＯについてのシンドロームＶ（Ｏ）　を算出し、その算出した値をＰＯシンドローム記憶部１２６ａに出力する。このとき、このＰＯシンドローム記憶部１２６ｂには、１８２列分のシンドロームＶ（Ｏ）　が格納されることとなる。
【００２６】
こうした処理が２０８行（１セクタ）×１６（１６セクタ）回繰り返され、１ブロック分のデータに対するＰＩ訂正処理が完了する。このとき、ＰＯシンドローム記憶部１２６ｂには、１８２列（１セクタ）×１６（１６セクタ）分のＰＯのシンドロームＶ’（Ｏ）が格納されている。そして、ＰＯ訂正処理部１２６ｃは、ＰＯシンドローム記憶部１２６ａからシンドロームＶ’（Ｏ）を取り込むとともに、ＤＲＡＭ１１８からＦＩＦＯ１２３を介してＰＩ訂正処理の施されたデータＳＣＤ１（Ｉ）　を取り込み、記録セクタに対するＰＯについての誤り訂正処理（ＰＯ訂正処理）を完了させる（ステップＳ１７４、Ｓ１７５）。これにより、ＤＲＡＭ１１８には、１回目のＰＩおよびＰＯについての誤り訂正処理が完了したデータＳＣＤ１（Ｏ）　がＦＩＦＯ１２３を介して格納されることとなる。
【００２７】
１回目のＰＩ、ＰＯ訂正処理が完了すると、次に２回目のＰＩ、ＰＯ訂正処理が行われる。ここでは、まず、切換回路１２７の経路がデスクランブル処理を行う経路Ｒ４に切り換えられる。これが完了すると、ＤＲＡＭ１１８から１回目のＰＩ、ＰＯ訂正処理が施されたデータＳＣＤ１（Ｏ）　がＦＩＦＯ１１９を介してＰＩ訂正回路１２０のデータ記憶部１２０ａに格納される。つづいて、ＰＩ訂正回路１２０がデータ記憶部１２０ａに格納されたデータに対してＰＩ訂正処理を施すとともに、ＰＯ訂正回路１２６はＰＯのシンドロームＶ（Ｏ）　を算出する。そして、ＰＩ訂正回路１２０がこの２回目のＰＩ訂正処理の施されたデータＳＣＤ２（Ｉ）　をデスクランブル回路１２５に出力する。デスクランブル回路１２５は、このデータＳＣＤ２（Ｉ）　に対してデスクランブル処理を施し、そのデスクランブル処理の施されたデータＤＳＤ２（Ｉ）　をＦＩＦＯ１２１を介してＤＲＡＭ１１８に格納する。また、シンドローム演算部１２６ｂはＰＯのシンドロームＶ（Ｏ）　を算出するとともに、この算出されたＰＯのシンドロームＶ（Ｏ）　をＰＯシンドローム記憶部１２６ａに格納する。
【００２８】
こうした処理が１ブロック分繰り返され、２回目のＰＩ訂正処理が施されるとともに、ＰＯシンドローム記憶部１２６ａに１ブロック分の最終的なシンドロームＶ’（Ｏ）が格納される。そして、ＰＯ訂正処理部１２６ｃはＤＲＡＭ１１８に格納されている２回目のＰＩ訂正処理およびデスクランブル処理が施されたデータＤＳＤ２（Ｉ）　をＦＩＦＯ１２３を介して取り込んでこれに対するＰＯ訂正処理を施し、この２回目のＰＯ訂正処理が施されたデータＤＳＤ２（Ｏ）　をＦＩＦＯ１２３を介してＤＲＡＭ１１８に格納する（ステップＳ１７６、ステップＳ１７７）。なお、これら一連のＥＣＣ処理については、例えば、特開平２００１−２３７７１５号公報に開示されている。つづいて、誤り検出回路１２２が、このＰＩおよびＰＯについて誤り訂正が各２回施されたデータＤＳＤ２（Ｏ）　に対して誤り検出処理を行う（ステップＳ１７８）。この誤り検出処理は、記録セクタ毎にメインデータを累積加算した値と該記録セクタに含まれるＥＤＣとを誤り検出回路１２２が比較して、その値が互いに等しいか否かをそのブロックの全記録セクタにわたり確認してその結果を制御回路１３１に書き込むものである。
【００２９】
さいごに、制御回路１３１が、ステップＳ１７９としてポインタＥＣＣ＿ＰＴＲをインクリメントして、そのブロックのデータに対するＥＣＣ処理を終了し、次のブロック同期信号の待機状態（ステップＳ１７２）に戻る。
【００３０】
こうして、上記ＥＣＣ処理が終了したブロックのデータは、最終的にはデスクランブルされた状態にてＤＲＡＭ１１８に格納される。ステップＳ１７４にてデータをデスクランブルしないでそのままＤＲＡＭ１１８に書き戻したのは、そののちに再度、誤り訂正処理を再度行う際にその読み出すデータがスクランブルの施された状態にしておくためである。
【００３１】
以上説明したバッファリングおよびＥＣＣ処理の時間的推移を模式的に示すと図１３のようになる。すなわち、図１３に示されるように、バッファリング回路１１６がブロック（Ｎ＋１）をバッファリングしている同期サイクルＴ（Ｎ＋１）においては、ＥＣＣ装置１３３はブロックＮに対してＰＩおよびＰＯについての誤り訂正処理を各２回実行する。つづいて、バッファリング回路１１６がブロック（Ｎ＋２）をバッファリングしている同期サイクルＴ（Ｎ＋２）においては、ＥＣＣ装置１３３はブロック（Ｎ＋１）に対してＰＩおよびＰＯについての誤り訂正処理を各２回実行する。こうして、バッファリング回路１１６がバッファリングしたブロックのデータは常に、次の同期サイクルにおいてＰＩおよびＰＯについての誤り訂正処理が各２回実行されて、ＤＲＡＭ１１８に格納される。
【００３２】
【発明が解決しようとする課題】
ところで、上記例示したＤＶＤ再生装置においては通常、上述したＤＲＡＭ１１８が、メモリアクセス回路１１７を介して上記符号誤り訂正装置をはじめ、図示しないマイクロコンピュータなど他の回路構成要素によってもアクセスされる。したがって、このＤＲＡＭ１１８へのアクセス頻度が増加すると、それら各アクセスに際しての待ち時間を増大させることになる。そして、こうしたＤＲＡＭ１１８へのアクセスに要する時間が、ＤＶＤに記録されたデータを信頼性高く再生する際の処理速度の向上を困難にしている要因になっている。
【００３３】
本発明は、上記実情に鑑みてなされたものであり、その目的は、たとえば上述したＤＶＤ等、誤り訂正符号が付加されて記録媒体に記録されたデータの再生装置の高速な再生動作を可能としつつより能力の高い誤り訂正処理を可能ならしめる符号誤り訂正装置を提供することにある。
【００３４】
【課題を解決するための手段】
この発明は、所定バイト数のメインデータに誤り検出符号が付されると共に、前記メインデータにスクランブル処理の施されたスクランブルデータに誤り訂正符号が付された入力データに対し、符号誤りの訂正処理を行う符号誤り訂正装置において、前記入力データに対して前記誤り訂正符号に基づく誤り訂正処理を施して第１のデータを生成する訂正処理回路と、前記第１のデータに対してデスクランブル処理を施して第２のデータを生成するデスクランブル回路と、前記第２のデータに対して前記誤り検出符号に基づく誤り検出処理を施す検出処理回路と、前記第２のデータに対してスクランブル処理を施して第３のデータを生成するスクランブル回路と、前記第３のデータを前記入力データに置き換えて前記訂正処理回路へ供給する切換回路と、を備え、前記訂正処理回路は、前記入力データに対する前記誤り訂正処理を繰り返し行い、前記検出処理回路は、繰り返し行われる前記誤り訂正処理の各々で前記誤り検出処理を行い、前記検出処理回路が前記誤り検出処理でデータ誤りを検出しなかったとき、前記誤り訂正処理の繰り返しを停止することで、たとえばＤＶＤ等、誤り訂正符号が付加されて記録媒体に記録されたデータの再生装置の高速な再生動作を可能にしつつより能力の高い誤り訂正処理を可能ならしめる。
【００３５】
【発明の実施の形態】
以下、本発明にかかる符号誤り訂正装置の一実施の形態について図１〜図４を使って説明する。本実施の形態では、誤り訂正符号の付加されたデータが記録されているＤＶＤを媒体として用いるＤＶＤ再生装置について、その誤り訂正符号を用いて媒体から読み出したデータに対し誤り訂正を繰り返し施して、同データの符号誤りを訂正する符号誤り訂正装置を例示する。なお、本実施の形態においても、上述したように、ＤＶＤに記録されたデータは、記録セクタ毎に付加された誤り検出符号ＥＤＣ（Ｅｒｒｏｒ　Ｄｅｔｅｃｔｉｏｎ　Ｃｏｄｅ）と、ＥＣＣブロック単位に内パリティ（ＰＩ）および外パリティ（ＰＯ）が生成付加された誤り訂正符号とを有している。
【００３６】
図１は、本実施の形態の符号誤り訂正装置をその周辺部の構成とともに示すブロック図である。図１において、１点鎖線で囲まれている部分が本実施の形態で例示する符号誤り訂正装置である。
【００３７】
図１に示されるように、この符号誤り訂正装置は、制御回路３１とＥＣＣ装置３３とを有して構成されている。このうちＥＣＣ装置３３は、メモリアクセス回路１７を介して外部メモリであるＤＲＡＭ（ダイナミックランダムアクセスメモリ）１８と接続されており、このＤＲＡＭ１８との間でデータの授受をしつつ誤り訂正処理およびそれに続く誤り検出処理等のＥＣＣ（Ｅｒｒｏｒ　Ｃｈｅｃｋ　ａｎｄ　Ｃｏｒｒｅｃｔｉｏｎ）処理を行う。
【００３８】
また一方で、この符号誤り訂正装置は、ピックアップ１１およびＲＦアンプ１２を介して、ＤＶＤから検出される信号が外部からリードチャネル回路１３に入力されている。リードチャネル回路１３は、ＲＦアンプ１２から出力される信号に基づいて所定の周波数のリードチャネルクロックを生成するとともに、このリードチャネルクロックにしたがって入力信号をサンプリングしてデータを生成する。同期検出回路１４は、サンプリングされた信号からブロックの同期信号を検出してこれを制御回路３１に出力する。復調回路１５は、生成されたデータに対して復調を施して、ＤＶＤへの記録対象となった原データ（変調前のデータ）を復元し、これをバッファリング回路１６に出力する。そして、バッファリング回路１６は、制御回路３１から出力される上記同期信号に同期した指令に基づき、復調回路１５から送られてきたデータをメモリアクセス回路１７を介してＤＲＡＭ１８に書き込む。こうした一連の処理によって、ＤＶＤに記録されていたデータがＤＲＡＭ１８に格納されるのは先に図８を使って説明した場合と同様である。
【００３９】
こうして、ＤＶＤから読み出された記録データは、ＤＲＡＭ１８内に構成されたリングバッファにブロック単位で格納されていく。そして、図１に二点鎖線にて示したＥＣＣ装置３３による誤り訂正処理および誤り検出処理等のＥＣＣ処理が、次の同期信号に同期して上記ＤＲＡＭ１８に格納されたデータに対して実行されることも、上述したとおりである。
【００４０】
なお、上記誤り訂正処理は、これをＰＩについて行うＰＩ訂正処理回路２０と、これをＰＯについて行うＰＯ訂正処理回路２５とを有して構成される訂正処理回路３０によって実行される。
【００４１】
ところで、この符号誤り訂正装置のＥＣＣ装置３３は、図８にて例示した符号誤り訂正装置のＥＣＣ装置１３３と比較して、以下の点が異なっていることを特徴としている。すなわち、このＥＣＣ装置３３は、ＰＩについて誤り訂正を行うＰＩ訂正処理回路２０がＤＲＡＭ１８からデータを読み出す際にそのデータに対してスクランブル処理を施すためのスクランブル回路２６を備えている。これに加え、ＰＩ訂正処理回路２０への入力として、このスクランブル回路２６によりスクランブル処理を施すか否かを切り換える切換回路２７も備えている。また、ＥＣＣ装置３３は、上記ＰＩ訂正処理回路２０、およびＰＯについて誤り訂正を行うＰＯ訂正処理回路２５に対応してそれぞれＰＩ検出処理部２３ａおよびＰＯ検出処理部２３ｂを備えた検出処理回路２３を有している。
【００４２】
ちなみに、本実施の形態の符号誤り訂正装置においても、先に図９を使って説明した符号誤り訂正装置と同様に、同期検出回路１４が検出した同期信号に同期してバッファリング処理およびＥＣＣ処理が行われる。そして、同期検出回路１４により周期的に検出される同期信号と同期信号との間の期間を１つの同期サイクルとして、その同期サイクルにおいてバッファリング回路１６がバッファリングを行う。このとき、図１に示されるように、その同期信号に同期して外部に割込要求ＩＲＱが発せられるとともに、バッファリングの対象となるブロックを識別するための識別番号ＢＩＤが外部から読み出される。つづいて、次の同期サイクルにおいては、バッファリング回路１６が次のブロックのバッファリングを行うとともに、ＥＣＣ装置３３が先にバッファリングを行ったブロックに対するＥＣＣ処理を実行する。こうしてＥＣＣ処理の実行されたブロックは、さらに次の同期サイクルの開始時に発せられる割込要求ＩＲＱに呼応してＤＲＡＭ１８から読み出される。以下同様にして、バッファリングされたブロックに対して順次、次の同期サイクルにてＥＣＣ処理が実行されるとともに、そのＥＣＣ処理の実行されたブロックはさらにその次の同期サイクルの割込要求ＩＲＱに呼応してＤＲＡＭ１８から読み出される。ここでも、上記ＢＩＤは、それに対応するブロックに含まれる１６個のデータセクタに付与されたＩＤすべてとしてもよいし、またその先頭のデータセクタのＩＤとしてもよい。
【００４３】
また、こうしたバッファリングとＥＣＣ処理とを並行して行うために、制御回路３１は、先に図１０にて説明したように、これらの処理対象のブロックを指し示すポインタを管理している。すなわちこの場合も、制御回路３１はバッファリングおよびＥＣＣ処理を行っているブロックをそれぞれ指し示す２つのポインタＢＵＦ＿ＰＴＲおよびＥＣＣ＿ＰＴＲを備えている。そして、ポインタＥＣＣ＿ＰＴＲは常に、ポインタＢＵＦ＿ＰＴＲの指し示すブロックの１つ前のブロックを指し示していることもすでに説明したとおりである。
【００４４】
つぎに、本実施の形態の上述した構成において、制御回路３１からの指令により実行されるＥＣＣ処理について、図２および図３に示すフローチャートを使って説明する。なお、この場合、ＤＶＤから読み出されたデータをＤＲＡＭ１８に格納するバッファリングは、先に図１１に示したフローチャートと同じ手順にて行われる。そのため、ここではバッファリングについての説明を割愛する。
【００４５】
上記ＥＣＣ処理に際してはまず、制御回路３１が外部からＥＣＣ処理の開始指令を受けると、図２に示されるように、ステップＳ２０１としてＥＣＣ＿ＰＴＲを初期化する。つづいて、制御回路３１は、ブロック同期信号が検出されるまで待機する（ステップＳ２０２）。そして、同期検出回路１４からブロック同期信号が入力されると、制御回路３１はステップＳ２０３としてＥＣＣ処理の指令が発せられているか否かを確認する。その結果、ＥＣＣ処理の指令が発せられていない場合には、ＥＣＣ処理を終了する。また、ＥＣＣ処理の指令が発せられている場合には、ＥＣＣ装置３３を起動する。
【００４６】
起動されたＥＣＣ装置３３は、以下に示す一連の処理を行う。ここでも、上述したように、誤り訂正処理を適正に行うためにはスクランブルされたデータを対象とする必要がある。
【００４７】
図３は、ＥＣＣ装置３３による一連の処理を説明するフローチャートである。この場合、まず、スクランブル回路２６の次段に設けられる切換回路２７の経路をスクランブル処理をパスする経路Ｒ１に切り換えておく。この切換回路２７の切換動作は、制御回路３１からの制御信号ＣＳによって行われる。そして、切換回路２７の切換動作が完了すると、ＥＣＣ処理が開始される。
【００４８】
まず、ＤＲＡＭ１８に格納されているデータのうちのポインタＥＣＣ＿ＰＴＲが指し示すブロック（ＥＣＣ処理の対象となるブロック）のデータＳＣＤ１（１行分１８２バイト）をＦＩＦＯ１９を介してＰＩ訂正処理回路２０が読み出して、同回路２０のうちのデータ記憶部２０ａに格納する。つづいて、その格納されたデータＳＣＤ１に対して、ＰＩ訂正処理回路２０のシンドローム演算部２０ｂがＰＩに基づくシンドローム演算を施してシンドロームＶ（Ｉ）　を算出する。それとともに、この算出されたＰＩのシンドロームＶ（Ｉ）　にしたがって、ＰＩ訂正処理部２０ｃはデータＳＣＤ１に対してＰＩについての誤り訂正処理（ＰＩ訂正処理）を行う。これと並行して、データＳＣＤ１はＰＯ訂正処理回路２５のシンドローム演算部２５ｂにも取り込まれる。そして、シンドローム演算部２５ｂはＰＯに基づくシンドローム演算を施してシンドロームＶ（Ｏ）　を算出し、算出した１８２列分のシンドロームＶ（Ｏ）　をＰＯシンドローム記憶部２５ａに格納する。つづいて、ＰＩ訂正処理回路２０は、上記ＰＩ訂正処理が施されたデータＳＣＤ１（Ｉ）　をデスクランブル回路２１に出力する。そして、デスクランブル回路２１はそのデータに対してデスクランブル処理を行ってデータＤＳＤ１（Ｉ）　を生成し、これをＦＩＦＯ２２を介してＤＲＡＭ１８に書き込むとともに、検出処理回路２３のうちのＰＩ検出処理部２３ａへ出力する。これらの処理を２０８行分（１セクタ）×１６（１６セクタ）回繰り返して１ブロック分に対する１回目のＰＩ訂正処理を行う（ステップＳ３０４）。
【００４９】
ステップＳ３０５において、ＰＩ検出処理部２３ａがＰＩ方向（行方向）に関する誤り検出処理を行い、検出結果Ｑ１を制御回路３１に出力する。この際の誤り検出処理においても、記録セクタ毎にメインデータを累積加算した値とその記録セクタに含まれるＥＤＣとを比較して、各値が互いに等しいかを確認するようにして行う。そして、ＰＩに関する誤り検出処理の結果、データ誤りが検出されなかった場合、ＥＣＣ処理の対象となったブロックのデータに誤りがないものと判定し、制御信号Ｊ１を生成してＰＩ訂正処理回路２０に処理の停止指令を出力する。この結果、ステップＳ３０５にてＥＣＣ処理を終了してステップＳ３１２に処理を移行する。一方、ＰＩに関する誤り検出処理の結果、データ誤りが検出された場合、ＰＯ訂正処理回路２５に対して制御信号Ｊ２を生成してＰＯについての誤り訂正処理（ＰＯ訂正処理）を行うように指令し、次のステップＳ３０６に処理を移行してＰＯ訂正処理を行う。
【００５０】
ステップＳ３０６において、ＤＲＡＭ１８に格納されているデータのうち、１回目のＰＩ訂正処理およびデスクランブル処理が施されたデータＤＳＤ１（Ｉ）　をＦＩＦＯ２４を介してＰＯ訂正処理部２５ｃが読み出し、先のステップＳ３０４にて算出されたシンドロームＶ’（Ｏ）にしたがってＰＯ訂正処理を行う。なお、デスクランブル処理は所定の方式に従って規則的に行われるため、誤りの位置及び誤りの大きさを示すシンドロームＶ’（Ｏ）が予め算出されていれば、デスクランブル処理が施されたデータに対してもＰＯ訂正処理が可能である。
【００５１】
ステップＳ３０７において、１回目のＰＯ訂正処理が完了したデータＤＳＤ１（Ｏ）　に対して検出処理回路２３のＰＯ検出処理部２３ｂがＰＯ方向（列方向）の誤り検出処理を行い、検出結果Ｑ２を制御回路３１に出力する。このステップＳ３０７の処理でも、ステップＳ３０５と同様に、データ誤りが検出されなかった場合、ＥＣＣ処理を終了してステップＳ３１２に処理を移行する。一方、データ誤りが検出された場合、次のステップＳ３０８に処理を移行して２回目のＰＩの誤り訂正処理を行う。
【００５２】
ステップＳ３０８において、制御回路３１はまず、切換回路２７の経路をスクランブル回路２６を経由する経路Ｒ２に切り換える。そして、スクランブル回路２６は、ＤＲＡＭ１８から１回目のＰＩおよびＰＯについての誤り訂正処理が完了したデータＤＳＤ１（Ｏ）　をＦＩＦＯ１９を介して取り込んでこれにスクランブル処理を施し、この処理の施されたデータＳＣＤ２をＰＩ訂正処理回路２０のデータ記憶部２０ａに格納する。つづいて、ステップＳ３０４と同様に、ＰＩについての誤り訂正処理を施し、処理の完了したデータＳＣＤ２（Ｉ）　をデスクランブル回路２１に出力する。デスクランブル回路２１は、この出力されたデータＳＣＤ２（Ｉ）　に対してデスクランブル処理を施し、そのデスクランブル処理の完了したデータＤＳＤ２（Ｉ）　をＦＩＦＯ２２を介してＤＲＡＭ１８に書き戻す。
【００５３】
ステップＳ３０９において、検出処理回路２３は、上記デスクランブル処理の施されたデータＤＳＤ２（Ｉ）　に対してステップＳ３０５と同様に、ＰＩ方向の誤り検出処理を行い、その検出結果Ｑ１を制御回路３１に出力する。ここでも、データＤＳＤ２（Ｉ）　にデータ誤りが検出されなかった場合、処理をステップＳ３１２に処理を移行してＥＣＣ処理を終了する。逆に、データ誤りが検出された場合には、次のステップＳ３１０に処理を移行し、ＰＯ訂正処理回路２５が２回目のＰＯ訂正処理を行う。
【００５４】
ステップＳ３１０において、ＰＯ訂正処理回路２５のＰＯ訂正処理部２５ｃが２回目のＰＩ訂正処理が施されたデータＤＳＤ２（Ｉ）　をＦＩＦＯ２４を介して読み出し、２回目のＰＯ訂正処理を施す。このステップＳ３１０においても、ステップＳ３０６と同様に、先のＳ３０８にて算出されたシンドロームＶ’（Ｏ）にしたがってＰＯ訂正処理を行う。
【００５５】
ステップＳ３１１において、２回目のＰＯ訂正処理が完了したデータＤＳＤ２（Ｏ）　に対して検出処理回路２３のＰＯ検出処理部２３ｂがＰＯ方向（列方向）の誤り検出処理を行い、その検出結果Ｑ２を制御回路３１に出力する。このステップＳ３０７の処理では、誤り検出処理の結果を保持するのみで、それに基づく判定を行うことなく、そのブロックに対するＥＣＣ処理を終了する。
【００５６】
ステップＳ３１２において、制御回路３１がポインタＥＣＣ＿ＰＴＲをインクリメントして、次のブロック同期信号の待機状態（図２のステップＳ２０２）に戻る。
【００５７】
こうして、上記ステップＳ２０２〜ステップＳ３１２に示される一連の処理として、ＰＩおよびＰＯについての誤り訂正処理を各２回を限度に、データに誤りが検出されず「誤り検出処理ＯＫ」と判定されるまで交互に繰り返す。本実施の形態の場合、上記各ステップのどの時点でそのブロックに対するＥＣＣ処理を終了しても、ＤＲＡＭ１８に書き戻されるデータは常にデスクランブルされたものである。すなわち、ＥＣＣ処理として誤り訂正処理を何回行っても、ＤＲＡＭ１８に書き戻されるデータが元のメインデータとして利用することができるようにしている。なお、ＰＩおよびＰＯについての誤り訂正処理の繰り返し回数として各２回を限度としているのは、１つの同期サイクルにて実行可能な誤り訂正処理の回数に起因する制限であり、その限度とする回数は情況に応じて変更してもよい。
【００５８】
ちなみに、上記各ブロックに対するＥＣＣ処理の繰り返しは、ＥＣＣ処理指令信号が検出されていることを条件としている。このＥＣＣ処理指令信号が検出されなくなる場合としては、たとえば、ＤＶＤからの所望のデータの読み出しが終了したとき、あるいはなんらかの理由によりデータの再生動作が中断されるときなどである。
【００５９】
図４は、このような再生動作の制御に際してのバッファリングおよびＥＣＣ処理の時間的推移を模式的に例示するものである。
【００６０】
すなわち、図４に示されるように、バッファリング回路１６がブロック（Ｎ＋１）をバッファリングしている同期サイクルＴ（Ｎ＋１）においては、ＥＣＣ装置３３はブロックＮに対してＰＩおよびＰＯについての誤り訂正処理をこの順に各１回実行する。つづいて、バッファリング回路１６がブロック（Ｎ＋２）をバッファリングしている同期サイクルＴ（Ｎ＋２）においては、ＥＣＣ装置３３はブロック（Ｎ＋１）に対してＰＩおよびＰＯについての誤り訂正処理をこの順に各１回実行する。つづいて、バッファリング回路１６がブロック（Ｎ＋３）をバッファリングしている同期サイクルＴ（Ｎ＋３）においては、ＥＣＣ装置３３はブロック（Ｎ＋２）に対してＰＩ、ＰＯ、およびＰＩについての誤り訂正処理をこの順に計３回実行する。さらに、バッファリング回路１６がブロック（Ｎ＋４）をバッファリングしている同期サイクルＴ（Ｎ＋４）においては、ＥＣＣ装置３３はブロック（Ｎ＋３）に対してＰＩについての誤り訂正処理を１回実行する。以下同様にして、バッファリング回路１６がバッファリングしたブロックのデータは常に、次の同期サイクルにおいてＰＩおよびＰＯについての誤り訂正処理が各２回を限度として、「誤り検出処理ＯＫ」と判定されるまで交互に実行されて、その結果がＤＲＡＭ１１８に格納される。
【００６１】
以上説明したように、本実施の形態にかかる符号誤り訂正装置によれば、以下のような効果を得ることができるようになる。
【００６２】
（１）誤り訂正符号および誤り検出符号が付加されてＤＶＤに記録されたデータの再生装置について、検出処理回路２３によって「誤り検出処理ＯＫ」と判定された時点で、対象としているブロックに対するＥＣＣ処理を終了するようにしている。このため、誤り訂正処理の行われる回数を、従来のように固定的に定められた回数行う場合と比較して、削減することができる。これにより、データ再生の際の信頼性の低下を招くことなく、符号誤り訂正装置からのＤＲＡＭ１８へのアクセス頻度を低減することができるようになる。すなわち、ＤＲＡＭ１８の帯域幅が節約されるようになり、ひいてはデータのより高速な再生動作を可能にすることができるようになる。
【００６３】
（２）誤り訂正を施したのちに、常に、デスクランブルされたデータをＤＲＡＭ１８に書き戻すようにしている。このため、スクランブルが施されて記録媒体に記録されたデータを対象とする場合にあっても、ＥＣＣ処理に含まれる誤り訂正処理を任意のステップで打ち切って、そのＤＲＡＭ１８に書き戻されたデータをメインデータとして常に利用することができるようになる。
【００６４】
（３）符号誤り訂正装置として、ＤＶＤから読み出される信号から同期信号を検出する同期検出回路１４と、これに同期してのデータの抽出および復調を経て得られるブロック単位のデータをＤＲＡＭ１８にバッファリングするバッファリング回路１６とを備える。このため、制御回路３１が、ＤＶＤから読み出される信号に基づく正確な同期信号に同期して、バッファリング回路１６からＤＲＡＭ１８へのデータのバッファリングの指令を行うことができるようになる。
【００６５】
（４）上記各ブロックに対するＥＣＣ処理が、１つの同期サイクル内にて実行可能な回数を限度として行われる。このため、誤り訂正処理を所定回数繰り返すことによって誤り訂正しきれない場合にあっても、次のブロックに対するＥＣＣ処理に影響を及ぼすことなく円滑に処理することができる。またその場合も、誤り検出処理の結果を外部から参照することにより、ＤＶＤから読み出したデータに誤りが残存しているか否かを判断することができる。
【００６６】
（５）ＤＶＤから読み出されて内パリティ（ＰＩ）と外パリティ（ＰＯ）とからなる誤り訂正符号が生成付加されているデータに対して、ＰＩについての誤り訂正処理とＰＯについての誤り訂正処理とを交互に実行するようにしている。そのため、単発的に発生する誤りであるランダムエラーと一定の範囲にわたり連続的に発生する誤りであるバーストエラーとを含むデータに対しても、高い誤り訂正能力をもつようになる。この場合おもに、ＰＩについて誤り訂正を施すことによりランダムエラーに対しての誤り訂正がなされるとともに、ＰＯについて誤り訂正を施すことによりバーストエラーに対しての誤り訂正がなされる。これを繰り返すことによって高い誤り訂正能力が得られる。
【００６７】
なお、上記実施の形態は以下のように変更して実施してもよい。
【００６８】
・上記実施の形態においては、スクランブル回路２６とデスクランブル回路２１とが異なる回路として説明したが、必ずしもこの構成に限定されるものではない。たとえば、スクランブルの施されたデータに再度スクランブルを施すことにより、スクランブルの施されていない非スクランブルデータが得られる場合には、スクランブル回路２６がデスクランブル回路２１を兼ねる構成としてもよい。
【００６９】
・上記実施の形態においては、同期検出回路１４にて検出される同期信号に同期してバッファリングが行われる場合について説明したが、この同期信号に同期しないでバッファリングが行われる構成としてもよい。
【００７０】
・上記実施の形態においては、ＤＶＤからの信号を受けてサンプリングからバッファリングにいたる一連の処理を行う機能をもつ構成要素を、符号誤り訂正装置がその内部に備えている場合について説明したが、必ずしもこの構成に限定されるものではない。符号誤り訂正装置が、上記一連の処理機能をもつ構成要素を備える構成に限らず、これらを符号誤り訂正装置の外部に設けてもよい。
【００７１】
・上記実施の形態においては、符号誤り訂正装置としての各機能がハードウェアにより実現される場合について説明したが、それら各機能のうちの一部がソフトウェアにより実現される構成としてもよい。
【００７２】
・上記実施の形態においては、符号誤り訂正装置の処理対象が誤り訂正符号として内パリティＰＩおよび外パリティＰＯの生成付加されたデータである場合について説明したが、必ずしもこの構成に限定されるものではない。これらＰＩおよびＰＯ等、２種類の誤り訂正符号が生成付加されているデータに限らず、１種類の誤り訂正符号の生成付加されたフォーマットを有するデータに対して本発明を適用してもよい。この場合、ＰＩ、ＰＯ、ＰＩ、ＰＯ、…などのように、異種の誤り訂正符号を用いた誤り訂正処理を交互に行う必要はもちろんない。
【００７３】
・上記実施の形態においては、ＤＶＤを記録媒体として用いるデータ再生装置の符号誤りを訂正する符号誤り訂正装置について説明したが、必ずしもこの構成に限定されるものではない。上記ＤＶＤに限らず、誤り訂正符号が付加されて記録された記録データの符号誤りを訂正する他の符号誤り訂正装置についても、本発明を適用することができる。
【００７４】
【発明の効果】
本願発明によれば、外部メモリへの不要なアクセスを削減して同外部メモリの帯域幅を節約することができる。このため、外部メモリに格納されたデータが誤り訂正処理を経て読み出される際に、その読み出し動作をより高速に行うことができるようになる。
【図面の簡単な説明】
【図１】本発明にかかる符号誤り訂正装置の一実施の形態について、そのシステム構成を例示するブロック図。
【図２】上記実施の形態について、ＥＣＣ処理の手順を例示するフローチャート。
【図３】同実施の形態のＥＣＣ処理の手順を例示するフローチャート。
【図４】同実施の形態について、バッファリングおよびＥＣＣ処理の時間的推移を例示するタイミングチャート。
【図５】ＤＶＤのデータセクタについての説明図。
【図６】ＤＶＤのＥＣＣブロックについての説明図。
【図７】上記ＥＣＣブロックの行入れ替えおよび記録セクタについての説明図。
【図８】従来の符号誤り訂正装置について、そのシステム構成を例示するブロック図。
【図９】従来の符号誤り訂正装置について、同期サイクルに同期して行われるバッファリングおよびＥＣＣ処理の時間的推移を例示するタイミングチャート。
【図１０】従来の符号誤り訂正装置について、制御回路が管理するポインタについて例示する説明図。
【図１１】バッファリングの手順を例示するフローチャート。
【図１２】従来の符号誤り訂正装置について、ＥＣＣ処理の手順を例示するフローチャート。
【図１３】従来の符号誤り訂正装置について、バッファリングおよびＥＣＣ処理の時間的推移を例示するタイミングチャート。
【符号の説明】
１１…ピックアップ、１２…ＲＦアンプ、１３…リードチャネル回路、１４…同期検出回路、１５…復調回路、１６…バッファリング回路、１７…メモリアクセス回路、１８…ＤＲＡＭ、１９…ＦＩＦＯ、２０…ＰＩ訂正処理回路、２０ａ…データ記憶部、２０ｂ…シンドローム演算部、２０ｃ…ＰＩ訂正処理部、２１…デスクランブル回路、２２…ＦＩＦＯ、２３…検出処理回路、２３ａ…ＰＩ検出処理部、２３ｂ…ＰＯ検出処理部、２４…ＦＩＦＯ、２５…ＰＯ訂正処理回路、２５ａ…ＰＯシンドローム記憶部、２５ｂ…シンドローム演算部、２５ｃ…ＰＯ訂正処理部、２６…スクランブル回路、２７…切換回路、３０…訂正処理回路、３１…制御回路、３３…ＥＣＣ装置。
【図１】
2004022130.tif 000003
【図２】
2004022130.tif 000004
【図３】
2004022130.tif 000005
【図４】
2004022130.tif 000006
【図５】
2004022130.tif 000007
【図６】
2004022130.tif 000008
【図７】
2004022130.tif 000009
【図８】
2004022130.tif 000010
【図９】
2004022130.tif 000011
【図１０】
2004022130.tif 000012
【図１１】
2004022130.tif 000013
【図１２】
2004022130.tif 000014
【図１３】
2004022130.tif 000015
【手続補正書】
【提出日】平成15年5月30日(2003.5.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
まず、ＰＩについての誤り訂正を行うＰＩ訂正回路１２０が、ＤＲＡＭ１１８に格納されている記録データのうち、１回目のＰＩについての誤り訂正処理（ＰＩ訂正処理）の対象となるデータＳＣＤ１をＦＩＦＯ１１９を介して読み出し、これをデータ記憶部１２０ａに格納する。このとき、データ記憶部１２０ａに格納されるデータＳＣＤ１のデータ量は、図７に示す記録セクタ１行分の１８２バイト（メインデータ１７２バイト＋ＰＩ１０バイト）である。つづいて、ＰＩ訂正処理回路１２０のシンドローム演算部１２０ｂがデータ記憶部１２０ａからデータＳＣＤ１を取り込むとともに、データ記憶部１２０ａは、データＳＣＤ１をＰＯについての誤り訂正を行うＰＯ訂正処理回路１２６のシンドローム演算部１２６ｂに出力する。


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
これと並行して、ＰＯ訂正処理回路１２６のシンドローム演算部１２６ｂは、データ記憶部１２０ａから出力された上記１行分のデータＳＣＤ１について、その各列のＰＯについてのシンドロームＶ（Ｏ）　を算出し、その算出した値をＰＯシンドローム記憶部１２６ａに出力する。このとき、このＰＯシンドローム記憶部１２６ａには、１８２列分のシンドロームＶ（Ｏ）　が格納されることとなる。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
こうした処理が１３行について１６回繰り返され、１ブロック分のデータに対するＰＩ訂正処理が完了する。このとき、ＰＯシンドローム記憶部１２６ａには、１８２列ラ１６分のＰＯのシンドロームＶ’（Ｏ）が格納されている。そして、ＰＯ訂正処理部１２６ｃは、ＰＯシンドローム記憶部１２６ａからシンドロームＶ’（Ｏ）を取り込むとともに、ＤＲＡＭ１１８からＦＩＦＯ１２３を介してＰＩ訂正処理の施されたデータＳＣＤ１（Ｉ）　を取り込み、記録セクタに対するＰＯについての誤り訂正処理（ＰＯ訂正処理）を完了させる（ステップＳ１７４、Ｓ１７５）。これにより、ＤＲＡＭ１１８には、１回目のＰＩおよびＰＯについての誤り訂正処理が完了したデータＳＣＤ１（Ｏ）　がＦＩＦＯ１２３を介して格納されることとなる。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
まず、ＤＲＡＭ１８に格納されているデータのうちのポインタＥＣＣ＿ＰＴＲが指し示すブロック（ＥＣＣ処理の対象となるブロック）のデータＳＣＤ１（１行分１８２バイト）をＦＩＦＯ１９を介してＰＩ訂正処理回路２０が読み出して、同回路２０のうちのデータ記憶部２０ａに格納する。つづいて、その格納されたデータＳＣＤ１に対して、ＰＩ訂正処理回路２０のシンドローム演算部２０ｂがＰＩに基づくシンドローム演算を施してシンドロームＶ（Ｉ）　を算出する。それとともに、この算出されたＰＩのシンドロームＶ（Ｉ）　にしたがって、ＰＩ訂正処理部２０ｃはデータＳＣＤ１に対してＰＩについての誤り訂正処理（ＰＩ訂正処理）を行う。これと並行して、データＳＣＤ１はＰＯ訂正処理回路２５のシンドローム演算部２５ｂにも取り込まれる。そして、シンドローム演算部２５ｂはＰＯに基づくシンドローム演算を施してシンドロームＶ（Ｏ）　を算出し、算出した１８２列分のシンドロームＶ（Ｏ）　をＰＯシンドローム記憶部２５ａに格納する。つづいて、ＰＩ訂正処理回路２０は、上記ＰＩ訂正処理が施されたデータＳＣＤ１（Ｉ）　をデスクランブル回路２１に出力する。そして、デスクランブル回路２１はそのデータに対してデスクランブル処理を行ってデータＤＳＤ１（Ｉ）　を生成し、これをＦＩＦＯ２２を介してＤＲＡＭ１８に書き込むとともに、検出処理回路２３のうちのＰＩ検出処理部２３ａへ出力する。これらの処理を１３行について１６回繰り返して１ブロック分に対する１回目のＰＩ訂正処理を行う（ステップＳ３０４）。