(57)【要約】【課題】メモリセル面積が減少しても製造時における配線抵抗の増大を防止できる半導体装置の提供。【解決手段】下地面（１００）上に形成された、第１貫通孔（Ｈ１）を有する第１層間絶縁膜（１０６）、少なくとも第１貫通孔壁面及び底面に形成された、酸素の拡散を防止する導電性を有する第１酸素バリア層（１０８）、第１貫通孔（Ｈ１）内に充填された第１導電物（１０９）、第１層間絶縁膜（１０６）上であって第１貫通孔（Ｈ１）の開口を少なくとも覆うように形成された、酸素の拡散を防止する導電性を有する第２酸素バリア層（１１０）を備えている。【選択図】  図１
2004296534.tif 000002
【特許請求の範囲】
【請求項１】
下地面上に形成された、第１貫通孔を有する第１層間絶縁膜と、
少なくとも前記第１貫通孔壁面及び底面に形成された、酸素の拡散を防止する導電性を有する第１酸素バリア層と、
前記第１貫通孔内に充填された第１導電物と、
前記第１層間絶縁膜上であって前記第１貫通孔の開口を少なくとも覆うように形成された、酸素の拡散を防止する導電性を有する第２酸素バリア層と、を備えたことを特徴とする半導体装置。
【請求項２】
少なくとも前記第１貫通孔壁面及び底面と前記第１酸素バリア層との間に形成される密着層をさらに備える、請求項１に記載の半導体装置。
【請求項３】
前記第２酸素バリア層上に強誘電体素子がさらに形成されている、請求項１または２に記載の半導体装置。
【請求項４】
前記強誘電体素子上に、
第２貫通孔を有する第２層間絶縁膜と、
少なくとも前記第２貫通孔壁面及び底面に形成された、酸素の拡散を防止する導電性を有する第３酸素バリア層と、
前記第２貫通孔内に充填された第２導電物と、を備えている、請求項３に記載の半導体装置。
【請求項５】
少なくとも前記第２貫通孔壁面及び底面と前記第３酸素バリア層との間、または、前記第３酸素バリア層と前記第２導電物との間、の少なくとも一方に形成される、水素の拡散を防止する導電性を有する第１水素バリア層をさらに備える、請求項４に記載の半導体装置。
【請求項６】
前記強誘電体素子と前記第２層間絶縁膜との間であって前記第２貫通孔の外側を囲んで形成された絶縁性を有する第２水素バリア層をさらに備える、請求項４または５に記載の半導体装置。
【請求項７】
下地面上に形成された第１層間絶縁膜に第１貫通孔を設ける工程と、
少なくとも前記第１貫通孔壁面及び底面に、酸素の拡散を防止する導電性を有する第１酸素バリア層を形成する工程と、
前記第１貫通孔内に第１導電物を充填する工程と、
前記第１層間絶縁膜上であって前記第１貫通孔の開口を少なくとも覆うように、酸素の拡散を防止する導電性を有する第２酸素バリア層を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項８】
少なくとも前記第１貫通孔壁面及び底面と前記第１酸素バリア層との界面に密着層を形成する工程をさらに備える、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第２酸素バリア層上に強誘電体素子を形成する工程をさらに備える、請求項７または８に記載の半導体装置の製造方法。
【請求項１０】
前記強誘電体素子上に第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜に第２貫通孔を設ける工程と、
少なくとも前記第２貫通孔壁面及び底面に、酸素の拡散を防止する導電性を有する第３酸素バリア層を形成する工程と、
前記第２貫通孔内に第２導電物を充填する工程と、をさらに備えている、請求項９に記載の半導体装置の製造方法。
【請求項１１】
少なくとも前記第２貫通孔壁面及び底面と前記第３酸素バリア層との界面、または、前記第３酸素バリア層と前記第２導電物との界面の少なくとも一方に、水素の拡散を防止する導電性を有する第１水素バリア層を形成する工程をさらに備える、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記強誘電体素子と前記第２層間絶縁膜との界面に絶縁性を有する第２水素バリア層を形成する工程をさらに備え、
前記第２層間絶縁膜に第２貫通孔を設ける工程では、当該第２水素バリア層に連通させて前記第２貫通孔を形成する、請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
請求項１乃至６のいずれか一項に記載の半導体装置を備えたことを特徴とする強誘電体メモリ。
【請求項１４】
請求項７乃至１２のいずれか一項に記載の半導体装置の製造方法によって形成されたことを特徴とする強誘電体メモリ。
【請求項１５】
請求項１３または１４に記載の強誘電体メモリを備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体メモリに係り、メモリセル面積が小さい高密度集積化に適する強誘電体メモリの構造及びその製造方法に関する。
【０００２】
【従来の技術】
強誘電体メモリはＳＲＡＭに匹敵する書き込み速度や多数回の書き換え可能回数等の特徴を有し、フラッシュＥＥＰＲＯＭに続く次世代の不揮発性メモリとして注目されている。メモリセルの集積度を上げるためは、１Ｔ１Ｃ型といわれるようにトランジスタの直上に強誘電体キャパシタを形成したスタック構造が好ましいとされている。異なる階層で交差するビット線とワード線とを縦方向に接続するためにはタングステンプラグがよく用いられている。
【０００３】
タングステンは酸化されやすいため、従来、スタック構造を形成する場合にタングステンプラグの上面に酸化防止膜を設け、上層の層間絶縁膜等の酸化絶縁膜形成時における酸化を防止する技術が開発されていた（特許文献１）。当該公知技術では、強誘電体キャパシタとタングステンプラグとの接点にコンタクト領域を覆うように酸化防止層を形成していたため、コンタクト領域の形成後に酸化絶縁膜を形成してもコンタクト領域表面が酸化されることを防ぐことができていた。
【０００４】
【特許文献１】
特開２０００−１８３２９６号公報
【発明が解決しようとする課題】
しかしながら、メモリセルの微細化が一段と進みメモリセルを構成する強誘電体キャパシタの面積が小さくなるに連れて、強誘電体キャパシタに接触するタングステンプラグ側面からの酸素の周り込みが多くなる可能性があった。メモリセル面積が極めて小さい強誘電体メモリ構造では、例えば特許文献１のような酸化防止膜をタングステンプラグ上面に設けたとしても酸化絶縁膜の形成時における酸素の回り込みにより、タングステンが酸化され、抵抗値を増大させてメモリとして機能しなくなってしまう可能性があった。
【０００５】
そこで、本発明はメモリセル面積が減少しても製造時における配線抵抗の増大を防止できる信頼性の高い半導体装置及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明は、下地面上に形成された、第１貫通孔を有する第１層間絶縁膜と、少なくとも第１貫通孔壁面及び底面に形成された、酸素の拡散を防止する導電性を有する第１酸素バリア層と、第１貫通孔内に充填された第１導電物と、第１層間絶縁膜上であって第１貫通孔の開口を少なくとも覆うように形成された、酸素の拡散を防止する導電性を有する第２酸素バリア層と、を備えたことを特徴とする。
【０００７】
上記構造によれば、プラグは第１貫通孔内に作成されることになるが、当該第１貫通孔の側面と底面とにさらに第１酸素バリア層が形成されているので、導通を確保しながらも酸素を通過させることがなくなるため、第１導電物を酸化から防止することができる。
【０００８】
ここで本発明において「層間絶縁膜」はその種類を問わないが、半導体装置の配線や半導体、強誘電体間を埋めるべく形成される膜一般をいい、単層であるか複数層であるかを問わない。
【０００９】
「貫通孔」は積層方向に配置される素子や配線間を接続するために設けられるコンタクトホールであり、貫通孔であるがその形状に限定は無い。
【００１０】
「底面」とは下層側の開口面をいう。
【００１１】
「酸素バリア層」は酸素の通過を阻止しうる構造の層を意味するが、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては特に窒化チタンアルミナム（ＴｉＡｌＮ）が緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。この他、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等も酸素バリア層として利用可能である。
【００１２】
「導電物」は、電気伝導性があって微細形状の貫通孔に充填可能な物質であればよく、金属、例えばタングステンやアルミニウム、これらの合金が用いることができる。特にタングステンはアスペクト比（開口径に対する厚み）が大きい孔にも充填できるため高密度化する半導体装置におけるコンタクトホールの充填材として適する。タングステンは酸化されやすいという特性があるが、本発明によれば、酸素バリア層が効果的に酸化を遮断するので、タングステンの酸化を防ぐことが出来る。
【００１３】
ここで本発明において、少なくとも第１貫通孔壁面及び底面と第１酸素バリア層との間に形成される密着層をさらに備えることは好ましい。密着層を備えれば、酸素バリア層と絶縁膜との密着性を向上できる。密着層の組成としては、チタン（Ｔｉ）や窒化チタン（ＴｉＮ）を用いることができる。これらの元素は酸素バリア性能も有しているため、本発明の酸素バリア層と併せて用いることによりさらに酸素遮断性能を向上させることが可能である。
【００１４】
ここで例えば、第２酸素バリア層上に強誘電体素子がさらに形成されている。当該構造は、強誘電体メモリにおけるスタック構造の一種である。強誘電体を熱処理する際にも酸素の発生があるが、本発明によれば、強誘電体素子と接している場合であっても酸素バリア層が効果的に酸素の透過を阻止しうる。
【００１５】
なお、強誘電体素子の上部電極上にもう一つの酸素バリア層を備えていてもよい。当該酸素バリア層の存在により、酸素が拡散し、他の層を酸化する可能性を減少させることができる。
【００１６】
ここで「強誘電体」に材料の限定はないが、例えば分極によって継続的な物理状態を保持可能な材料であればメモリ機能を持たせられる。
【００１７】
ここで強誘電体素子上に形成される、酸素の拡散を防止し導電性を有する第２酸素バリア層をさらに備えていてもよい。
【００１８】
さらに強誘電体素子上に、第２貫通孔を有する第２層間絶縁膜と、少なくとも第２貫通孔壁面及び底面に形成された、酸素の拡散を防止する導電性を有する第３酸素バリア層と、第２貫通孔内に充填された第２導電物と、を備えていてもよい。
【００１９】
またさらに、少なくとも第２貫通孔壁面及び底面と第３酸素バリア層との間、または、第３酸素バリア層と第２導電物との間、の少なくとも一方に形成される、水素の拡散を防止する導電性を有する第１水素バリア層をさらに備えていてもよい。
【００２０】
さらにまた、強誘電体素子と第２層間絶縁膜との間であって第２貫通孔の外側を囲んで形成された絶縁性を有する第２水素バリア層をさらに備えていてもよい。
【００２１】
本発明は、下地面上に形成された第１層間絶縁膜に第１貫通孔を設ける工程と、少なくとも第１貫通孔壁面及び底面に、酸素の拡散を防止する導電性を有する第１酸素バリア層を形成する工程と、第１貫通孔内に第１導電物を充填する工程と、第１層間絶縁膜上であって第１貫通孔の開口を少なくとも覆うように、酸素の拡散を防止する導電性を有する第２酸素バリア層を形成する工程と、を備えたことを特徴とする。
【００２２】
上記工程によれば、上層の形成に先立って第１及び第２の酸素バリア層で第１導電物を囲むので、後工程において熱処理その他によって酸素が発生し導電物を酸化しうる状況が発生しても酸素バリア層が酸素の透過を阻止し、導電物の酸化を効果的に防止する。
【００２３】
ここで、少なくとも第１貫通孔壁面及び底面と第１酸素バリア層との界面に密着層を形成する工程をさらに備えていてもよい。
【００２４】
ここで、第２酸素バリア層上に強誘電体素子を形成する工程をさらに備えていてもよい。
【００２５】
また強誘電体素子上に第２層間絶縁膜を形成する工程と、第２層間絶縁膜に第２貫通孔を設ける工程と、少なくとも第２貫通孔壁面及び底面に、酸素の拡散を防止する導電性を有する第３酸素バリア層を形成する工程と、第２貫通孔内に第２導電物を充填する工程と、をさらに備えていてもよい。
【００２６】
さらにまた少なくとも第２貫通孔壁面及び底面と第３酸素バリア層との界面、または、第３酸素バリア層と第２導電物との界面の少なくとも一方に、水素の拡散を防止する導電性を有する第１水素バリア層を形成する工程をさらに備えていてもよい。
【００２７】
またさらに、強誘電体素子と第２層間絶縁膜との界面に絶縁性を有する第２水素バリア層を形成する工程をさらに備え、第２層間絶縁膜に第２貫通孔を設ける工程では、当該第２水素バリア層に連通させて第２貫通孔を形成してもよい。
【００２８】
本発明は、本発明の半導体装置を備えた強誘電体メモリでもあり、本発明の半導体装置の製造方法によって形成された強誘電体メモリでもある。また、この強誘電体メモリを備えた電子機器でもある。
【００２９】
当該構成によれば、半導体装置や強誘電体メモリ、電子機器は、本発明の層構造を備えているので、酸素による配線の高抵抗化を生ずることがなく、信頼性が高い。
【００３０】
ここで「電子機器」とは、本発明に係る半導体装置または強誘電体メモリを備えた一定の機能を奏する機器一般をいい、その構成に特に限定が無いが、例えば、上記表示装置を備えるパーソナルコンピュータ、携帯電話、ビデオカメラ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【００３１】
【発明の実施の形態】
以下に、本発明の実施の形態を、図面を参照しながら説明する。
【００３２】
（第１実施形態）
本発明の第１実施形態は、本発明の半導体装置としての構造を備える強誘電体メモリであり、本発明の半導体装置の製造方法で製造されるものでもある。
【００３３】
図１に、本第１実施形態における強誘電体メモリのメモリセル層構造を示す。構造上、強誘電体メモリはメモリセルに含まれるトランジスタ及び強誘電体キャパシタの数によって幾つかの形式に分けられる。特に、本発明はトランジスタと強誘電体キャパシタとが積層構造になった１Ｔ１Ｃや１Ｔ２Ｃ等の構造に有効であるが、図１は本発明の特徴を示すための層構造の例示に過ぎず、メモリの構造を限定するものではない。
【００３４】
図１に示すように、本強誘電体メモリ１ａは、半導体素子形成のためシリコン等からなる基板１００上にトランジスタＴ１及びＴ２が形成されている。各々のトランジスタは素子分離層１０１によって分離されている。基板１００にはトランジスタのソース・ドレイン領域となる拡散領域１０２が形成されており、そのチャネル領域の上にはゲート絶縁膜１０３を介して側壁１０４に囲まれ、ポリシリコンやＳｉＷ等からなるゲート電極１０５が形成されている。ゲート電極１０５はメモリセルアレイにおけるワード線Ｗを構成するものである。
【００３５】
基板１００上には、第１層間絶縁膜１０６が形成されており、本発明の第１貫通孔に相当するスルーホールＨ１及びＨ２が形成されている。スルーホールＨ１及びＨ２の壁面及び底面には、密着層１０７、第１酸素バリア層１０８が形成され、第１導電物１０９が充填されている。
【００３６】
貫通孔Ｈ１の上部には直列に強誘電体キャパシタが形成されている。すなわち下層側から順に、第２酸素バリア層１１０、下部電極１１１、強誘電体層１１２、上部電極１１３が形成されており、その上に第１水素バリア層１１６が全面的に形成されている。下部電極１１１、強誘電体層１１２、及び上部電極１１３が強誘電体キャパシタＣの本体部分である。第１水素バリア層１１６の上には第２層間絶縁膜１１７が形成され、当該第２層間絶縁膜のうち強誘電体キャパシタＣの上部電極１１３まで直接貫通するスルーホールＨ３と、スルーホールＨ２にまで直接貫通するスルーホールＨ４が形成されている。これらスルーホールＨ３及びＨ４を埋め、かつ、ワード線１０５に略直交して配線層１４２が敷設されており、その表面に第５酸素バリア層１４１及び第６酸素バリア層１４３が形成されている。
【００３７】
さらに本発明に係る個々の層について具体的に説明する。基板１００及びトランジスタＴ１及びＴ２に関する構造については公知の層構造が適用できる。
【００３８】
第１層間絶縁膜１０６は、ＳｉＯ２等によって構成されている。その厚みは、強誘電体メモリのスタック構造において、製造上、熱処理が行われる強誘電体キャパシタと離しておくべき距離に応じて定める。あまりに薄いと強誘電体キャパシタ形成時の熱処理によってトランジスタに悪影響があり、あまりに厚いとタングステンプラグであっても完全な導通を確保することが難しくなるからである。
【００３９】
スルーホールＨ１及びＨ２は、図面上テーパ形状をなしているがこれに限定されるものではなく、製造方法によってその形状がある程度定まるものである。その直径は、上部に形成される強誘電体キャパシタの面積に応じて定められる。すなわち酸素による第１導電物１０９の酸化を防止するために、少なくともスルーホールの上部開口の面積が強誘電体キャパシタＣの下部電極の面積を超えないように形成することが好ましい。
【００４０】
密着層１０７は、本発明において必須の構成ではないが、第１導電物１０９や第１酸素バリア層１０８と絶縁膜１０６との密着性を確保するために用いることができる。この密着層１０７としては、例えば、Ｐｔ、Ａｕ、Ｗ，Ｔａ，Ｍｏ，Ａｌ，Ｃｒ，Ｔｉまたはこれらを主成分とする合金のような金属が挙げられる。例えばＴｉまたはＴｉＮ、またはこれらの積層構造を用いた場合には、これらの組成自体がある程度の酸素バリア性能を有するため、好ましいといえる。当該密着層は、余りに薄いと密着性が確保できず、余りに厚いと第１導電物を充填する容積を圧迫する。
【００４１】
第１酸素バリア層１０８は、主として酸素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にＴｉＡｌＮが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。酸素バリア層の厚みは、スルーホールＨ１及びＨ２の直径に応じて定められる。余りに厚いと第１導電物１０９が充填されにくくなって信頼性を損ないし、余りに薄いと酸素バリア効果が薄くなるからである。
【００４２】
第１導電物１０９の材料としては、電気伝導性があって微細形状の貫通孔に充填可能な金属、例えばタングステン（Ｗ）やアルミニウム（Ａｌ）、これらの合金が用いることができる。特にタングステンはアスペクト比（開口径に対する厚み）が大きい孔にも充填できるため高密度化する半導体装置におけるコンタクトホールの充填材として適し、このようなタングステンを充填した縦方向接続構造はタングステンプラグと呼ばれている。タングステンは酸化されやすいという欠点があるが、本発明によれば、第１酸素バリア層１０８が効果的に酸化を遮断するので、タングステンの酸化を防ぐことが出来る。
【００４３】
強誘電体キャパシタＣの下層に設けられている第２酸素バリア層１１０は、第１酸素バリア層１０８と同様の材料、すなわちＴｉＡｌＮ等の金属酸化物で構成されている。その厚みは、充分な酸素バリア性能を確保できる程度とする。当該第２酸素バリア層１１０は、事実上スルーホールＨ１の開口に蓋をするように塞ぐように形成されている。このため、第１酸素バリア層１０８と相俟ってタングステン等の第１導電物１０９を密封する形になっている。強誘電体キャパシタＣの形成時に、強誘電体層１１２の特性を向上させるためアニール処理が行われることが多く、このときに酸素が発生する。本実施形態によれば、第２酸素バリア層１１０が直接強誘電体層１１２からの酸素を遮蔽する他、この第２酸素バリア層１１０を回り込んで側面からスルーホールＨ１に向かう酸素も第１酸素バリア層１０８が遮蔽する。このため第１導電物１０９は事実上酸素から完全に防御される。
【００４４】
スルーホールＨ２についても、その上部には強誘電体キャパシタは存在しないが、第２層間絶縁膜１１７を形成する際に酸素の発生が予想される。ここでスルーホールＨ２の側壁及び底面は第１酸素バリア層１０８で囲まれており、開口は配線層１４２の表面に設けられた第５酸素バリア層１４１で蓋がされたようになっている。このためスルーホールＨ１と同様に第１導電物１０９が酸素バリア層で囲まれることとなり、第１導電物の酸化が防止される。
【００４５】
強誘電体キャパシタＣは公知の層構造である。例えば、上部電極１１３や下部電極１１１は信頼性の高い金属材料、例えば白金（Ｐｔ）やイリジウム（Ｉｒ）で形成されるが、密着性等を考慮しＴｉとの多層構造を有していてもよい。強誘電体層１１２は、メモリとして適する分極特性を有する強誘電体セラミックス材料で構成されており、例えばチタン酸ジルコン酸鉛（ＰＺＴ）、ストロンチウムビスマスタンタレート（ＳＢＴ）、ビスマスタイタネート（ＢＩＴ）等、高い残留分極量を示す材料を利用可能である。
【００４６】
なお、強誘電体キャパシタＣの上部にもタングステンプラグのような酸化されやすい材料が使用されている場合には、上部電極１１３上にもう一つの酸化バリア層を設けてもよいが（第２実施形態参照）、当該実施形態では上部電極１１３には配線層１４２が接続するだけなので、酸素バリア層の形成を省略してある。
【００４７】
第１水素バリア層１１６は強誘電体キャパシタＣをカバーし第１層間絶縁膜１０６と第２層間絶縁膜１１７との界面を覆うように形成された絶縁性の水素バリア層であり、例えば、金属（Ｍ）―Ｏｘで表される金属酸化物、例えばＡｌＯｘやＴｉＯｘが利用される。当該水素バリア層はタングステン等の導電物の生成時に発生し易い水素によって強誘電体材料が還元され残留分極特性が変化することを防止する。水素バリア層は余りに薄いと水素バリア効果が薄いため、バリア効果が出る程度の厚みに形成することが好ましい。
【００４８】
第２層間絶縁膜１１７については第１層間絶縁膜１０６と同様に考えられ、スルーホールＨ３及びＨ４についてもスルーホールＨ１及びＨ２と同様に考えられる。配線層１４２については、導電性を有し製造しやすい通常の配線材料、例えばＡｌＣｕが利用される。当該配線層１４２の表面には第５酸化バリア層１４１が形成され、第１水素バリア層１１６を通過した酸素が強誘電体キャパシタＣに移行することを防止する。
【００４９】
上記層構造において、ワード線１０５が選択されビット線Ｂと図示しないプレート線との間に電圧が印加されるとその極性に応じ‘１’または‘０’が強誘電体キャパシタに書き込まれる。またプレート線にはワード線Ｗを選択しビット線を所定の電位に固定すると分極状態に応じた電圧が生じるようになっており、これを検出することで、強誘電体キャパシタに記憶されたビット情報を読み出すことができるようになっている。
【００５０】
ここで、スルーホールＨ１及びＨ２内部には、第１導電物１０９としてタングステンが充填されているが、上層の形成工程、例えば強誘電体キャパシタ形成における酸素アニールや第２層間絶縁膜１１７の形成によって生ずる酸素によって酸化され易い。第２酸素バリア層１１０や第５酸素バリア層１４１は直接的に強誘電体層１１２や層間絶縁膜１１７から拡散してくる酸素を遮蔽するが、周囲からスルーホールの側面へ回り込んでくる酸素は防ぎきれない。当該実施形態によれば、スルーホールＨ１及びＨ２の壁面には第１酸素バリア層１０８が形成してあるので、導通を確保しながらも周囲からの酸素を遮蔽し第１導電物１０９が酸化されることを阻止している。
【００５１】
（製造工程）
次に本第１実施形態における強誘電体メモリ１ａの製造方法を説明する。図２及び図３に本実施形態の製造工程断面図を示す。
【００５２】
まず公知の半導体プロセス技術を適用してシリコン基板１００上にトランジスタＴ１及びＴ２を形成してからスルーホールを有する第１層間絶縁膜１０６を形成する（ＳＴ１）。トランジスタＴ１及びＴ２は強誘電体キャパシタＣのスイッチング素子として作用するものである。層間絶縁膜１０６は、シリコン基板１００に公知の酸化膜形成方法、例えば、熱酸化法を適用して所定の厚みに形成する。スルーホールＨ１及びＨ２はトランジスタＴ１及びＴ２のソースまたはドレインとなる拡散領域１０２上に公知技術、例えば微細孔用放電加工やエッチング加工、ドリル加工を適用して設けられる。スルーホールをテーパ形状に形成し、その側壁の基板面に対する角度を例えば８０度以下となるようにしておくと導電物の充填が確実なものとなる。
【００５３】
次いで本発明のプラグとなる層構造、密着層１０７、第１酸素バリア層１０８、及び第１導電物１０９を積層していく（ＳＴ２）。ここでは密着層１０７としてＴｉとＴｉＮとの積層構造を、第１酸素バリア層１０８としてＴｉＡｌＮを採用する。これら積層構造は、金属薄膜や金属窒化膜の形成に適し、ある程度均一な厚みで薄膜形成が可能な方法であればよく、層の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶＤ（ＭＯＣＣＶＤ、低圧ＣＶＤ、ＥＣＲ―ＣＶＤ含む）法、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンプレーティング法、ＰＶＤ法等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ法等の各種メッキ法、ラングミュア・ブロジェット（ＬＢ）法、スピンコート、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち２種以上の方法を組み合わせてもよい。ここでは、スパッタ法、蒸着法により密着層１０７及び第１酸素バリア層１０８を形成する。ここでは微細孔充填に適するタングステンを第１電電物１０９として用い、上記同様の薄膜形成方法によってスルーホール内に充填する。
【００５４】
その後、層間絶縁膜１０６の表面が露出する程度にまでエッチバック処理しスルーホールの開口面と絶縁膜表面とを同一面に形成する（ＳＴ３）。この工程により、側壁及び底面は密接層１０７及び第１酸素バリア層１０８で囲まれたタングステンプラグとしての構造が形成された。
【００５５】
次いで強誘電体キャパシタの層構造を形成するために下部電極１１１、強誘電体層１１２、及び上部電極１１３を形成する（ＳＴ４）。下部電極１１１及び上部電極１１３については上記金属材料を所定の薄膜形成法、例えばスパッタ法または蒸着法によって、所定の厚み例えば２００ｎｍの厚みに形成する。強誘電体層１１２は所定の結晶状態を得るため、上記強誘電体セラミックス材料の結晶をゾル・ゲル法やＭＯＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法、ＣＶＤ法等で形成する。例えばゾル・ゲル法を用いる場合、強誘電体セラミックス材料を含む前駆体溶液を所定の厚み、例えば１２０ｎｍ程度の厚みになるまで塗布する。そして温度や時間を調整した熱処理工程によって乾燥・脱脂・焼成することによって結晶成長させることによって均一で良好な結晶状態の薄膜を形成することが可能である。この熱処理工程において酸素が発生し層構造内を拡散するが、本実施形態では酸素バリア層が酸素を透過させないので、導電物の酸化を効果的に防止できるのである。強誘電体層１１２の結晶化が終了したら、レジスト１１５をフォトリソグラフィ法によって強誘電体キャパシタＣの形状に形成する。
【００５６】
そして当該レジスト１１５をマスクとして上部電極１１３、強誘電体層１１２、下部電極１１１、及び第２酸化バリア層１１０をエッチングする（ＳＴ５）。エッチング法としては異なる層を類似形状に除去していけるドライエッチング（プラズマエッチングなど）を適用できる。
【００５７】
次いで強誘電体キャパシタＣ及び第１層間絶縁膜１０６の表面に第１水素バリア層１１６を形成する（ＳＴ６）。水素バリア層１１６には上記材料を用い、スパッタ法や蒸着法を適用して、所定の厚み、例えば４０ｎｍ程度に形成する。
【００５８】
その上に、第２層間絶縁膜１１７を形成しスルーホールＨ３及びＨ４を設ける工程については、上記第１層間絶縁膜の場合と同様にする（ＳＴ７）。このときスルーホールＨ３については、強誘電体キャパシタＣ上の第１水素バリア層１１６が開口して直接上部電極１１３が現れるように孔加工する。またスルーホールＨ４については第１水素バリア層１１６が開口してスルーホールＨ２内の第１導電物１０９が現れるように孔加工する。
【００５９】
最後に図１に示すように、ビット線Ｂに相当する配線を形成するために、スパッタ法や蒸着法等を適用しＴｉＮ等で第５酸素バリア層１４１を形成し、ＡｌＣｕ等で配線層１４２を形成し、第６酸素バリア層１４３を形成することによって、メモリセルの層構造が形成される。
【００６０】
上記第１実施形態によれば、第２酸素バリア層１１０が直接製造時における強誘電体層１１２や第２層間絶縁膜１１７からの酸素を遮蔽する他、この第２酸素バリア層１１０や第５酸素バリア層１４１を回り込んで側面からスルーホールＨ１やＨ２に向かう酸素も第１酸素バリア層１０８が遮蔽する。このため酸化されやすいタングステンで形成された第１導電物１０９は事実上酸素から完全に防御される。したがって、酸化作用によるタングステンの高抵抗化を防ぐことができ、信頼性の高い強誘電体メモリを提供することができる。
【００６１】
（第２実施形態）
本発明の第２実施形態は、上記第１実施形態と同じ強誘電体メモリに関するが、強誘電体キャパシタの上層側接続にもプラグを用いている点で異なる。上記第１実施形態と同様の構造・工程に係る部分は同一の符号を付することとし、その説明を省略する。
【００６２】
上記第１実施形態では第２層間絶縁膜１１７にスルーホールＨ３及びＨ４を形成した後、ビット線Ｂに相当する配線層を形成していたが、本第２実施形態では配線層に代えて、プラグ構造をスルーホール中に形成する点で異なる。
【００６３】
図４に本第２実施形態の強誘電体メモリ１ｂの層構造を示す。図４に示すように、当該強誘電体メモリ１ｂは、第２層間絶縁膜１１７に形成されたスルーホールＨ３及びＨ４の壁面及び底面に、第４酸素バリア層１３１及び第２水素バリア層１３２が形成され、その内部に第２導電物１３３を充填して構成されている。
【００６４】
図５に本第２実施形態の製造工程断面図を示す。スルーホールＨ３及びＨ４形成までは上記第１実施形態と同様であるため（ＳＴ１〜ＳＴ７）、その説明を省略する。
【００６５】
さらにスルーホールＨ３及びＨ４の壁面及び底面並びに第２層間絶縁膜１１６上に第４酸素バリア層１３１、第２水素バリア層１３２、及び第２導電物１３３を積層していく（Ｈ１０）。第４酸素バリア層１３１は、主として酸素の通過を阻止しうる導電性材料で構成されるが、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にＴｉＡｌＮが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。酸素バリア層の厚みは、スルーホールＨ４の直径に応じて定められる。余りに厚いと第２導電物１３３が充填されにくくなって信頼性を損ない、余りに薄いと酸素バリア効果が薄くなるからである。
【００６６】
第２水素バリア層１３２は、主として水素の通過を阻止しうる導電性材料で構成されるが、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にＩｒＯｘが緻密な構造を有しており効果的に水素の通過を阻止するために好ましい。水素バリア層の厚みは、スルーホールＨ３やＨ４の直径に応じて定められる。余りに厚いと第２導電物１３３が充填されにくくなって信頼性を損ない、余りに薄いと水素バリア効果が薄くなるからである。第２導電物１３３がスルーホールＨ３及びＨ４内に確実に充分に充填されるような厚みにまで、第２導電物、例えばタングステンをスパッタ法または蒸着法等により積層する。
【００６７】
その後、第２層間絶縁膜１１７の表面が露出する程度にまでエッチバック処理しスルーホールＨ３やＨ４の開口面と絶縁膜表面とを同一面に形成する（ＳＴ１１）。この工程により、側壁及び底面は第２水素バリア層１３２及び第４酸素バリア層１３１に囲まれたタングステンプラグとしての構造が形成された。
【００６８】
その後は、図４に示すように、ビット線Ｂに相当する配線を形成するために、スパッタ法や蒸着法等を適用しＴｉＮ等で第５酸素バリア層１４１を形成し、ＡｌＣｕ等で配線層１４２を形成し、第６酸素バリア層１４３を形成することによって、メモリセルの層構造が形成される。
【００６９】
上記第２実施形態によれば、強誘電体キャパシタＣの下層側については上記第１実施形態と同様の効果を奏する。
【００７０】
さらに当該第２実施形態によれば、第２水素バリア層１３２が、導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への水素の透過を阻止するので、例えばタングステンプラグの形成過程で水素が発生したとしてもその水素が下層側の強誘電体キャパシタＣに移動することを防止できる。したがって水素の還元作用によって強誘電体キャパシタＣの分極特性が低下することを防止できる。
【００７１】
また上記第２実施形態によれば、スルーホールＨ３及びＨ４の周囲においても導電性はないものの第１水素バリア１１６が水素の透過を阻止するので、例えばタングステンプラグの形成過程で水素が発生したとしてもその水素が下層側の強誘電体キャパシタＣに移動することを防止できる。したがって水素の還元作用によって強誘電体キャパシタＣの分極特性が低下することを防止できる。
【００７２】
さらに上記第２実施形態によれば、第３酸素バリア層１１４が、導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への酸素の透過を阻止するので、例えば強誘電体キャパシタや層間絶縁膜の形成過程で酸素が発生したとしてもその酸素が上層側に移動することを防止できる。したがって強誘電体キャパシタＣの上層にタングステンプラグが存在していても、酸素によって酸化され高抵抗化し導電性を阻害するようなことがない。このため強誘電体キャパシタの信頼性を向上させることができる。
【００７３】
（第３実施形態）
本発明の第３実施形態は、本発明の半導体装置、強誘電体メモリを備えた電子機器、特にパーソナルコンピュータに関する。
【００７４】
図６は、本第３実施形態におけるパーソナルコンピュータ１０００の構成を示す斜視図である。図６において、パーソナルコンピュータ１０００は、表示パネル１００１と、キーボード１００２を備えた本体部１００４と、から構成されている。当該コンピュータ表示装置１０００の本体部１００４に内蔵されるＣＰＵ基板のメモリ素子等として、本発明に係る構造、または、本発明に係る製造方法で製造された半導体装置、特に誘電体メモリが利用されている。
【００７５】
当該第３実施形態によれば、タングステンプラグを囲んで酸素バリア層が形成されているので、強誘電体層や絶縁膜形成に伴って発生する酸素によってタングステンが酸化され高抵抗化して導通状態が悪化することが防止され、信頼性の高い半導体装置及び電子機器を提供できる。
【００７６】
また当該第３実施形態によれば、水素バリア層を備えるので、タングステンプラグ形成時に発生する水素によって強誘電体層が還元され分極特性が悪化することのない信頼性の高い半導体装置及び電子機器を提供できる。
【００７７】
なお、本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱することのない範囲で種々に変更して適用することが可能である。
【００７８】
例えば、第１水素バリア層１１６にＴｉＡｌＮを用いて水素バリア機能を持たせたが、他の金属酸化物その他の絶縁性酸素バリア層に代えてもよい。また当該絶縁性酸素バリア層を水素バリア層と積層して酸素バリア機能と水素バリア機能とを共に持たせてもよい。
【００７９】
また、第４酸素バリア層１３１及び第２水素バリア層１３２の積層順番を逆にしてもよい。また、第３酸素バリア層１１４を排除してもよい。
【図面の簡単な説明】
【図１】第１実施形態における強誘電体メモリの断面図。
【図２】第１実施形態における製造工程断面図（その１）。
【図３】第１実施形態における製造工程断面図（その２）。
【図４】第２実施形態における強誘電体メモリの断面図。
【図５】第２実施形態における製造工程断面図。
【図６】第３実施形態における電子機器を説明する斜視図。
【符号の説明】
Ｂ…ビット線、Ｃ…強誘電体キャパシタ、Ｗ…ワード線、１ａ、１ｂ…強誘電体メモリ、１００…基板、１０１…素子分離層、１０２…拡散領域、１０３…ゲート絶縁膜、１０４…側壁、１０５…ゲート（ワード線）、１０６…第１層間絶縁膜、１０７…密着層（Ｔｉ／ＴｉＮ）、１０８…第１酸素バリア層（ＴｉＡｌＮ）、１０９…第１導電物（Ｗ）、１１０…第２酸素バリア層（ＴｉＡｌＮ）、１１１…下部電極（Ｐｔ）、１１２…強誘電体層（ＳＢＴ）、１１３…上部電極（Ｐｔ）、１１４…第３酸素バリア層（ＴｉＡｌＮ）、１１５…レジスト、１１６…第１水素バリア層（ＡｌＯｘ）、１１７…第２層間絶縁膜、１２１、１２３…密着層、１２２…配線層（ＡｌＣｕ）、１３１…第４酸素バリア層（ＴｉＡｌＮ）、１３２…第２水素バリア層（ＩｒＯｘ）、１３３…第２導電物（Ｗ）、１４１…第５酸素バリア層（ＴｉＮ）、１４２…配線層（ＡｌＣｕ）、１４３…第６酸素バリア層（ＴｉＮ）
【図１】
2004296534.tif 000003
【図２】
2004296534.tif 000004
【図３】
2004296534.tif 000005
【図４】
2004296534.tif 000006
【図５】
2004296534.tif 000007
【図６】
2004296534.tif 000008