(57)【要約】【課題】強誘電体膜を無機材料とすることによって、半導体材料にＳｉを用いないＭＦＳ素子を提供する。【解決手段】有機半導体材料６と強誘電体膜３のゲート絶縁膜にて電界効果型トランジスタを形成し、該強誘電体膜３の自発分極を利用して情報を記憶する不揮発性半導体記憶素子を構成する。強誘電体膜３を無機材料にすることによって、Ｍ（金属　Ｍｅｔａｌ）−Ｆ（強誘電体　Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ）−Ｓ（半導体　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構成を可能とする。【選択図】　　　　図１
2004111856.tif 000002
【特許請求の範囲】
【請求項１】
有機半導体材料と強誘電体膜のゲート絶縁膜にて電界効果型トランジスタを形成し、前記強誘電体膜の自発分極を利用して情報を記憶する不揮発性半導体記憶素子において、前記強誘電体膜が無機材料からなることを特徴とする不揮発性有機半導体記憶素子。
【請求項２】
前記無機材料が鉛系強誘電体材料からなることを特徴とする請求項１記載の不揮発性有機半導体記憶素子。
【請求項３】
前記無機材料がビスマス層状強誘電体材料からなることを特徴とする請求項１記載の不揮発性有機半導体記憶素子。
【請求項４】
前記無機材料がニオブ酸塩系の強誘電体材料からなることを特徴とする請求項１記載の不揮発性有機半導体記憶素子。
【請求項５】
絶縁性の耐熱性基板及び／または絶縁膜を形成したＳｉウェハの上にゲート電極膜、無機材料膜、有機半導体膜、ソース・ドレイン電極膜を順次積層してなることを特徴とする請求項１乃至４のいずれかに記載の不揮発性有機半導体記憶素子。
【請求項６】
前記ゲート電極膜の材料はＰｔ、Ｒｈ、Ｉｒ金属の単体、もしくはこれらの２成分または３成分の合金材料であることを特徴とする請求項５に記載の不揮発性有機半導体記憶素子。
【請求項７】
前記ゲート電極膜の材料はＲｕ、Ｉｒ、Ｒｈの酸化物であることを特徴とする請求項５に記載の不揮発性有機半導体記憶素子。
【請求項８】
前記ゲート電極膜の材料は導電性の多元系複合金属酸化物からなることを特徴とする請求項５に記載の不揮発性有機半導体記憶素子。
【請求項９】
前記ゲート電極膜の材料はＳｒＲｕＯ３であることを特徴とする請求項８に記載の不揮発性有機半導体記憶素子。
【請求項１０】
前記有機半導体材料がアセン系材料群から選ばれる材料であることを特徴とする請求項１に記載の不揮発性有機半導体記憶素子。
【請求項１１】
前記アセン系材料がテトラセン、ペンタセン、ペリレン及びその誘導体であることを特徴とする請求項１０に記載の不揮発性有機半導体素子。
【請求項１２】
前記有機半導体材料がπ共役高分子材料から選ばれる材料であることを特徴とする請求項１に記載の不揮発性有機半導体記憶素子。
【請求項１３】
Ｓｉウェハ上に絶縁膜を形成後、ゲート電極膜、強誘電体膜、有機半導体膜、を順次積層し、ソース・ドレイン電極膜を形成することを特徴とする不揮発性有機半導体記憶素子の製造方法。
【請求項１４】
請求項１乃至１２のいずれかに記載の記憶素子と、高周波アンテナと、受信した高周波を電力に変換する素子と、情報演算素子と、表示素子と、を備えたことを特徴とする非接触情報管理表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機半導体を用いた記憶素子、高分子圧電体、これらを融合した有機物から成る不揮発性半導体記憶素子に関し、例えば、非接触式カード、スマートタグ、物流に応用される情報管理と情報表示が一体となったインテリジェントタグ等に適用して好適なものである。
【０００２】
【従来の技術】
近年、有機半導体材料は、Ｓｉ、ＧａＡｓ、に続く第三の半導体材料として注目され、活発な開発がなされている。有機物材料を用いる利点として、膜形成においては１５０℃以下の低温で成膜され、使用する基板の選択の自由度が向上することはもとより、比較的安価な製造装置にて簡便に作製可能であることが挙げられる。また、有機ＥＬ素子に観られるように、電気的なスイッチング以外に発光特性もあり、Ｓｉ単独、あるいはＧａＡｓ単独で成し得なかったモノリシックＯＥＩＣ（ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ　ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ＝光電ＩＣ）も実現のものになりつつある。
【０００３】
しかし、有機半導体材料は、その性能を示すキャリア移動度において１ｃｍ２Ｖ−１ｓ−１程であり、Ｓｉのそれと比較すると約２〜３桁低く、有機半導体から成る装置を現状のＳｉデバイスに置き換えることは困難であり、将来的に両者は住み分けされ、個々に発展していくものと予想される。即ち、有機半導体の最大の特徴である安価な製造コストと機能の融合化に基づき、演算の高度な機能ではなく、ローエンドユーザー向けの素子供給に特化されていくであろう。この様な中で、インテリジェントタグへの展開が、物流革命の要請により注目されてきた。
【０００４】
図６は、インテリジェントタグの一例を示す図で、従来の非接触ＩＣカードに表示機能を持たせたものである。すなわち、導電性高分子配線から成るアンテナ部１１、有機半導体素子から成る演算部（ＣＰＵ）１２、記憶部１３、有機ＥＬ素子から成る非接触ＩＣカードＩに表示部１４を持たせてインテリジェントタグＩＩとしたもので、このインテリジェントタグＩＩは、全て有機物から形成でき、低コストで製造できる特徴を有する。
【０００５】
従来技術に鑑みて、インテリジェントタグの実現にあたり、もっとも開発困難なものは不揮発性記憶素子である。従って、本発明は、このようなインテリジェントタグに観られる有機半導体材料を用いた半導体装置の不揮発性記憶素子の実現にある。
【０００６】
Ｓｉ半導体素子に観られる不揮発性記憶素子は大別すると２種あり、一つ目は浮遊ゲートにホットキャリアを注入し、この注入された電荷の作用によりトランジスタ動作点をシフトさせる、所謂ＥＥＰＲＯＭと、二つ目は強誘電体のヒステリシス特性を利用した素子である。強誘電体を用いた不揮発性記憶素子は２種類あり、現在製品化されているものはＦＲＡＭと呼ばれる強誘電体キャパシターの分極反転電流の差を検知する方式である。他方の方式は強誘電体ゲートトランジスタと呼ばれ、古くから提案されている（例えば、非特許文献１参照）ものの、いまだ実用化なされていない素子である。
【０００７】
ＥＥＰＲＯＭと同じ原理に基づき、有機半導体素子を構成した場合、以下の様な原理的に不可能な事態が発生する。これは絶縁性有機物のエレクトレット現象として知られることで、浮遊ゲートに相当する有機絶縁膜に電荷を注入した場合、永久分極を示し、一旦、書き込まれた情報は再度、消去／書き込みが出来なくなってしまうからである。
【０００８】
強誘電体ゲートトランジスタは１Ｔ（１トランジスタ）で記憶が可能であるのに対し、ＦＲＡＭの１つの記憶ビットは、１Ｔ１Ｃ（１トランジスタ、１キャパシター）で構成され、構造的に不利であり、従って、強誘電体ゲートトランジスタ構造で不揮発性有機半導体記憶素子を作製するのが好適と思われる。
【０００９】
また、低温で素子形成可能な有機半導体の特徴を用い、プラスチック基板上に、１５０℃以下のプロセス温度にて有機トランジスタを作製し、その特性向上の為に、無機酸化物や無機強誘電体材料をゲート絶縁膜として採用する提案がなされている（例えば、特許文献１参照）。
一般に、強誘電体は比誘電率が高いのでゲート絶縁膜直下のチャネル形成部への電界強度が稼げ好適に振る舞う。しかし、この特許文献１には、強誘電体の自発分極に基づく不揮発性メモリ動作については記載されていない。
良好な強誘電体自発分極を利用するには、１５０℃以上、好ましくは５００℃以上の熱プロセスが必要であり、その為には石英ガラス、Ｓｉウェハ等の耐熱性基板上に素子形成する必要がある。
【００１０】
Ｓｉ半導体を用いた強誘電体ゲートトランジスタは、ＭＦＳ（金属（Ｍｅｔａｌ）−強誘電体（Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ）−半導体（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ））構造が理想である。この場合、Ｓの半導体にはシリコン、Ｆの強誘電体には金属酸化物セラミックスが用いられる。一般に、金属酸化物セラミックの強誘電体は、その膜形成において、結晶化の為の熱が必要である（通常スパッタリングでは５００℃以上、ＣＶＤ（化学気相成長法）では４５０℃、ｓｏｌ−ｇｅｌ法では５５０℃など）。この時、下地シリコン材料と反応し、二酸化ケイ素膜が形成され、または、下地シリコン材料が強誘電体材料に拡散して特性劣化を招く。
【００１１】
このような特性劣化の対策として、ＭＦＩＳ（金属（Ｍｅｔａｌ）−強誘電体（Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ）−絶縁体（Ｉｎｓｕｌａｔｏｒ）−半導体（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ））構造が提案されているが、絶縁体の反電界による強誘電体分極情報の劣化が問題となり、実用化になっていない。
【００１２】
また、ＭＦＭＩＳ（金属（Ｍｅｔａｌ）−強誘電体（Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ）−　金属（Ｍｅｔａｌ）−絶縁体（Ｉｎｓｕｌａｔｏｒ）−半導体（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ））構造が提案されているものの、リーク電流による強誘電体分極情報の劣化により、これも実用になっていない。
【００１３】
【非特許文献１】
Ｊ．Ｌ．Ｍｏｌｌ　ａｎｄ　Ｙ．Ｔａｒｕｉ：　ＩＥＥＥ　Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　（Ｓｏｌｉｄ−Ｓｔａｔｅ　Ｒｅｓ．Ｃｏｎｆ．Ａｂｓ．），　ＥＤ−１０，　３３８　（１９６３）
【００１４】
【非特許文献２】
Ｌｉｎ　ｅｔ　ａｌ．ＩＥＥＥ　５４ｔｈ　Ａｎｎｕａｌ　Ｄｅｖｉｃｅ　Ｒｅｓｅａｒｃｈ　Ｃｏｎｆｅｒｅｎｃｅ，　１９９６，　ｐａｇｅ　８０
【００１５】
【非特許文献３】
Ｂｒｏｗｎ　ｅｔ　ａｌ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．７９，　４　（１９９６）　２１３６
【００１６】
【非特許文献４】
Ｓｉｒｒｉｎｇｈｕｓ　ｅｔ　ａｌ．ＳＣＩＥＮＣＥ　２９０　１５
（２０００）　２１２３
【００１７】
【非特許文献５】
Ｔ．Ｈｉｒａｉ　ｅｔ　ａｌ．　Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ：３３（１９９４）　５２１９
【００１８】
【特許文献１】
特開２０００−２６９５１５号公報
【００１９】
【特許文献２】
特開平１１−２５１６０１号公報
【００２０】
【発明が解決しようとする課題】
上述のように、強誘電体の自発分極を用いた不揮発性記憶素子はＭＦＳ構造が理想的であるが、半導体材料にＳｉを用いた場合、理想的なＳｉ／強誘電体界面が形成できないので実用化に至らない。逆に言えば、Ｓｉ半導体を用いないでＭＦＳを作ることが、この解決策になる。
【００２１】
本発明は、上述のごとき実情に鑑みてなされたもので、有機半導体材料と強誘電体膜を用いて電界効果型トランジスタを構成し、この強誘電体膜の自発分極を利用して情報を記憶する不揮発性半導体記憶素子において、前記強誘電体膜を無機材料とすることによって、半導体材料にＳｉを用いないＭＦＳ素子を提供するものである。
【００２２】
また、本発明はＳｉウェハ上に絶縁膜を形成後、ゲート電極膜、強誘電体膜、有機半導体膜、を積層し、ソース・ドレイン電極膜を形成する不揮発性有機半導体記憶素子の好適な製造方法を提供するものである。
【００２３】
【課題を解決するための手段】
本発明は、有機半導体材料と強誘電体膜のゲート絶縁膜にて電界効果型トランジスタを形成し、前記強誘電体膜の自発分極を利用して情報を記憶する不揮発性半導体記憶素子において、前記強誘電体膜が無機材料からなること，更には、前記無機材料が鉛系強誘電体材料、又は、ビスマス層状強誘電体材料、又は、ニオブ酸塩系の強誘電体材料からなることを特徴としたものである。
【００２４】
また，本発明は、絶縁性の耐熱性基板及び／または絶縁膜を形成したＳｉウェハの上に、ゲート電極膜、無機材料、有機半導体膜、ソース・ドレイン電極膜を順次積層してなること、更には、前記ゲート電極膜の材料がＰｔ、Ｒｈ、Ｉｒ金属の単体、もしくはこれらの２成分または３成分合金材料であること、又は、Ｒｕ、Ｉｒ、Ｒｈの酸化物であること、又は、導電性の多元系複合金属酸化物からなること、又は、ＳｒＲｕＯ３であることを特徴としたものである。
【００２５】
更に、本発明は、有機半導体材料がアセン系材料群から選ばれる材料であること、又は、π共役高分子材料から選ばれる材料であることを特徴としたものである。
【００２６】
また、本発明は、有機半導体材料と無機材料からなる電界効果空トランジェスタ記憶素子と、高周波アンテナと、受信した高周波を電力に変換する素子と、情報演算素子と、表示素子とを備えたインテリジェントタグを特徴とするものである。
【００２７】
【発明の実施の形態】
図１は、有機半導体材料を用いた電界効果型トランジスタの構成例を示す図で、図示のように、基板１上にゲート電極２、強誘電体膜３、ソース電極４及びドレイン電極５、有機半導体層６の順に積層構成されている。ソース、ドレイン電極材料としてはＡｕ等の金属のほかに、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）、ポリアニリン等の導電性高分子材料を用いてもよい。ゲート電極２は後述する強誘電体材料の膜形成時に十分化学的に安定、かつ、熱的に安定であることが要求され、Ｐｔ族元素やその合金、Ｐｔ族元素の酸化物、または、導電性セラミックス材料が好ましい。
【００２８】
図２は、強誘電体のヒステリシス特性を示す図で、強誘電体は電界により分極構造が変化し２値の安定状態を保持するため、分極値において２値の状態を持つ。これは、強誘電体の自発分極によるものであり、一般に、図中、電界強度が０ＭＶ／ｍの時、Ｙ軸と交わる点を残留分極といい、＋Ｐｒ、−Ｐｒにて固有化される。
【００２９】
この様な強誘電体材料にはジルコン酸チタン酸鉛（ＰＺＴ）がある。この材料の結晶構造はペロブスカイト型構造を持ち、本発明でいう、鉛系強誘電体とは、ペロブスカイト型構造を持ち、一成分として酸化鉛を含むものを意味する。また、複合ペロブスカイト構造を持っても良い。ＰＺＴ５２／４８はジルコン酸鉛５２％、チタン酸鉛４８％の比率からなる固溶体である。この材料の強誘電体特性は、Ｐｒ＝３７μＣ／ｃｍ２、抗電界（Ｅｃ）＝１．５ＭＶ／ｍを持つ。
【００３０】
他の強誘電体材料としてＢｉ層状強誘電体材料がある。ＳｒＢｉ２Ｔａ２Ｏ９はＰｒ＝８μＣ／ｃｍ２、抗電界（Ｅｃ）＝０．８ＭＶ／ｍを持つ。
【００３１】
また、（Ｎａ０．５Ｋ０．５）ＮｂＯ３などはニオブ酸塩でパイロナイオベートと呼ばれ、Ｐｒ＝７μＣ／ｃｍ２、抗電界（Ｅｃ）＝０．３ＭＶ／ｍを持つ。
【００３２】
上記３種の強誘電体材料はＰＺＴが最も残留分極が大きく、且つ、抗電界が大きい、最も小さいのがパイロナイオベートで、その中間がビスマス層状構造強誘電体であり、所望する特性から、適宜材料の選定がなされるものである。
【００３３】
図３は、強誘電状態とトランジスタ動作の関係を示す図で、ゲート電極２に−の電圧が印加されると、図３（Ａ）に示すように、強誘電体層３は矢印で示す如く上向きに分極されており、したがって、有機半導体層６に逆極性電荷（＋電荷）が誘起・保持されている。この時、有機半導体層６がｐ型であれば、ソース電極４・ドレイン電極５間のチャネルが形成され、トランジスタはＯＮ状態になる。一方、ゲート電極２に＋の電圧が印加されると、図３（Ｂ）に示すように、強誘電体層３は矢印で示す如く、下向きに分極されており、チャネルは形成されない。この様に、強誘電体分極の方向によってチャネルコンダクタンスが２値を持つ。
【００３４】
本発明の強誘電体膜は、その膜形成温度が５００℃以上の高温で成されるため、耐熱性、かつ化学的に安定な電極膜が必要になる。Ｐｔは最も安定した元素として一般に知られているものの、鉛系強誘電体膜形成においては不十分な場合があり、Ｐｔ−Ｒｈ、Ｐｔ−Ｉｒなどの合金膜を用いることがある。
【００３５】
また、各種強誘電体材料は酸化物であり、膜形成時の下地金属の酸化反応が生じる場合には、あらかじめ金属酸化物電極を用いることが効果的である。この例として、ＲｕＯ２，ＩｒＯ２，ＲｈＯ２などが効果的であり、また複合酸化物としてＳｒＲｕＯ３やＬＳＣＯ（ランタンストロンチウムコバルタイト）や、コバルト酸化物の代わりにＭｎ酸化物を用いたＬＳＭＯなども知られている。ただし、ＬＳＣ０は７５０℃において一部Ｃｏの還元反応により導電性の劣化があり、耐熱性の観点からＳｒＲｕＯ３の方が優れている。
【００３６】
本発明の有機半導体材料としてベンゼン環の縮合多環式炭化水素化合物が用いられる。これを慣用的にアセン系材料と呼ぶ。図４は、アセン系材料の化学式を示す図で、図４（Ａ）はテトラセン、図４（Ｂ）はペンタセン、図４（Ｃ）はペリレンを示す。また、このハロゲン化やカルコゲン化誘導体も可能である。その中で、ペンタセンが好適である。ペンタセンは、例えば、非特許文献２，３にて言及されているが、これら材料は真空蒸着法にて簡便に形成可能できることが特徴である。
【００３７】
同様に、真空蒸着法にて形成可能な材料として、フタロシアニン及び金属置換フタロシアニン配位化合物等の低分子有機半導体材料も好適である（例えば特許文献２参照）。また、アセン系材料であるペリレンも有効である。
【００３８】
真空蒸着法を用いずに塗布・乾燥にて有機半導体膜を形成することは可能で、特にこれら好適な材料として、π共役高分子材料が挙げられる。ポリチオフェン材料はその典型的な化合物である。ポリチオフェン高分子は溶媒に対する溶解性が低いため、トルエン、クロロホルム等に可溶化させる為に、長鎖アルキル基を基本骨格に導入した長鎖アルキルポリチオフェンを用いてもよい。また、ポリチオフェン、フルオレン系化合物高分子の　ｐｏｌｙ（９，９−ｄｉｏｃｔｙｌｆｌｕｏｒｅｎｅ−ｃｏ−ｂｉｔｈｉｏｐｈｅｎｅを用いてもよい（例えば、非特許文献４参照）。
【００３９】
強誘電体の分極状態によりソース・ドレイン間のチャネルコンダクタンスが変化する現象は、半導体／強誘電体／電極を積層した試料の印加電圧−静電容量変化の測定にて確認出来る（例えば、非特許文献５参照）。これは後述実施例において、この様な素子を作製し、図５に示す電圧−静電容量測定例とメモリーウィンドウの定義からその動作の確認を行った。
【００４０】
実施例１
シリコン基板上に熱酸化膜を配置して、上部積層素子との電気的絶縁を施した後、スパッタリング法で、基板温度６５０℃にてＰｔを１００ｎｍ成膜した。次に、強誘電体材料としてＰＺＴ（５２／４８）をスパッタリング法で、基板温度６００℃にて、１００ｎｍ成膜した。有機半導体膜としてペンタセン材料を真空蒸着法にて８０ｎｍ形成した。原料のペンタセン粉末は市販の粉末を昇華精製したものを用いた。ペンタセン蒸着膜はクライオポンプを用いた真空排気系で、チャンバー背圧１〜５×１０−５Ｐａにて実施した。前記ペンタセン粉末をＭｏ金属でできた抵抗加熱用ボートに乗せ、ボートと基板の距離を３０ｃｍに設置し、蒸着時のボート温度２００℃に加熱し、ペンタセンを昇華させ基板上に膜形成した。基板上の膜堆積量は水晶振動子センサーにて検知した。膜堆積速度は０．２ｎｍ／ｓである。上部電極として直径１ｍｍのＡｕ電極膜を形成し、Ｐｔ電極、強誘電体、半導体、上部電極からなる積層キャパシターを形成し、Ｃ−Ｖ特性をＹＨＰ社製インピーダンスアナライザ（４１９４Ａ）にて測定した。この時の測定周波数は１ｋＨｚ、交流振幅は０．０５Ｖ、挿引電圧は、外部直流電源を用い、最大±４０Ｖまで印加した。この時の、図５におけるメモリーウィンドウδＶはバイアス電圧−１７Ｖを中心に、最大幅１２Ｖを得た。
【００４１】
実施例２
下部電極形成までは実施例１と同じ、また有機半導体成膜も同じ。
強誘電体材料としてＳｒＢｉ２Ｔａ２Ｏ９をスパッタリング法で、基板温度６００℃にて、１００ｎｍ成膜した。ペンタセンを成膜後、上部電極として直径１ｍｍのＡｕ電極膜を形成し、Ｐｔ電極、強誘電体、半導体、上部電極からなる積層キャパシターを形成し、Ｃ−Ｖ特性をＹＨＰ社製インピーダンスアナライザ（４１９４Ａ）にて測定した。この時の測定周波数は１ｋＨｚ、交流振幅は０．０５Ｖ、挿引電圧は、外部直流電源を用い、最大±４０Ｖまで印加した。この時の、図５におけるメモリーウィンドウδＶはバイアス電圧−１２Ｖを中心に、最大幅８Ｖを得た。
【００４２】
実施例３
強誘電体材料に（Ｎａ０．５　Ｋ０．５）ＮｂＯ３をｓｏｌ−ｇｅｌ法にて膜厚１００ｎｍを形成した。ｓｏｌ−ｇｅｌ溶液をスピンコーティングで塗布・乾燥させた後、熱処理温度９００℃にて結晶化させた。同様の評価を行ったところ、図５におけるメモリーウィンドウδＶはバイアス電圧−６Ｖを中心に、最大幅４Ｖを得た。
用いる強誘電体により電気動作が異なるのは、強誘電体の持つ抗電界と残留分極の違いに起因しており、これにより、所望する特性を得るための各種強誘電体を用いることが可能となる。
【００４３】
実施例４
強誘電体の膜形成温度により用いられる下部電極材料が限定される。強薄膜形成に好適な電極材料を求めた結果を表１に記す。試験は熱酸化膜を配置したＳｉウェハに強誘電キャパシタ構造を形成し、強誘電特性を評価したものである。評価はＰｔ電極を用いた場合の強誘電体残留分極を基準に、それより３０％大きいもの（◎）、同等（○）、３０％減少（△）、残留分極消失（×）とした。
【００４４】
【表１】
2004111856.tif 000003
【００４５】
実施例５
シリコン基板上に熱酸化膜を配置して、上部積層素子との電気的絶縁を施した後、スパッタリング法で、基板温度６５０℃にてＰｔを１００ｎｍ成膜した。次に、強誘電体材料としてＰＺＴ（５２／４８）をスパッタリング法で、基板温度６００℃にて、１００ｎｍ成膜した。有機半導体膜としてペリレン材料を真空蒸着法にて８０ｎｍ形成した。上部電極として直径１ｍｍのＡｕ電極膜を形成し、Ｐｔ電極、強誘電体、半導体、上部電極からなる積層キャパシターを形成し、実施例１と同様の評価を行った。この時の図５におけるメモリーウィンドウδＶはバイアス電圧−１６Ｖを中心に、最大幅１０Ｖを得た。
【００４６】
実施例６
π共役系高分子の　ｐｏｌｙ（９，９−ｄｉｏｃｔｙｌｆｌｕｏｒｅｎｅ−ｃｏ−ｂｉｔｈｉｏｐｈｅｎｅを用い、実施例１と同様な素子構成を形成し、Ｃ−Ｖ特性を評価した。フルオレン系高分子化合物はトルエン、メトキシエタノール混合溶媒を用いて０．５ｗｔ％溶液を作製し、スピンコーティングにて膜厚８０ｎｍ形成した。この時のメモリーウィンドウδＶはバイアス電圧−３０Ｖを中心に、最大幅４Ｖを得た。
【００４７】
実施例７
熱酸化膜を配置したＳｉウェハにＰｔのゲート電極を１００ｎｍ形成し、ＰＺＴ（５２／４８）ゲート絶縁膜、１００ｎｍを形成し、ペンタセン半導体膜を８０ｎｍ形成後、Ａｕ蒸着膜（シャドウマスクを用いて）にてソース、ドレイン電極を形成した。これにより、強誘電体不揮発性記憶素子が出来る。
【００４８】
【発明の効果】
有機半導体材料を用いた、換言すれば、半導体材料にＳｉを用いないＭＦＳ不揮発性記憶素子の提供が可能になった。また、所望する電圧にて動作するＭＦＳ不揮発性記憶素子の提供が可能になった。更には、安定した強誘電特性を出現させることの出来る電極材料の提供が可能になった。
【図面の簡単な説明】
【図１】有機半導体材料を用いた電界効果型トランジスタの構成例を示す図である。
【図２】強誘電体のヒステリシス特性を示す図である。
【図３】強誘電状態とトランジスタ動作の関係を示す図である。
【図４】アセン系材料の化学式を示す図である。
【図５】電圧−静電容量測定例とメモリーウィンドウの関係を示す図である。
【図６】インテリジェントタグの一例を示す図である。
【符号の説明】
１…基板、２…ゲート電極、３…強誘電体層、４…ソース電極、５…ドレイン電極、６…有機半導体層、Ｉ…ＩＣカード、ＩＩ…インテリジェントタグ、１１…アンテナ、１２…ＣＰＵ、１３…記憶素子、１４…表示素子。
【図１】
2004111856.tif 000004
【図２】
2004111856.tif 000005
【図３】
2004111856.tif 000006
【図４】
2004111856.tif 000007
【図５】
2004111856.tif 000008
【図６】
2004111856.tif 000009