(57)【要約】【課題】エミッタとベース間の耐圧の低下が抑制され、電流増幅率ｈＦＥの低下と変動が抑制される半導体装置を提供する。【解決手段】素子形成領域では、Ｎ−エピタキシャル層２の表面はフィールド酸化膜３の端部から開口部２５の側壁に向かって上りの傾斜がつけられている。そのＮ−エピタキシャル層２の表面に形成される外部ベース拡散層８は、フィールド酸化膜３の側から開口部２５の側壁に向かって上りの傾斜がつけられ、開口部２５の側壁に露出している。外部ベース拡散層８が露出している開口部２５の側壁はテーパ状となっている。外部ベース拡散層８の開口部２５の側壁における下端は、開口部２５の底とほぼ同じ深さの位置かそれよりも浅いところに位置している。【選択図】　　　　図１４
2004022720.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の主表面に形成され、素子分離絶縁膜によって区画された素子形成領域と、
前記素子形成領域を覆うように前記半導体基板上に形成された絶縁膜と、
前記絶縁膜および前記素子形成領域に形成され、前記素子形成領域の略中央部に位置する前記半導体基板の領域を露出する側壁および底を有する開口部と、
前記半導体基板と前記絶縁膜との間に形成され、前記素子分離絶縁膜の側から前記開口部へ向かって延在して前記開口部の前記側壁に露出している第１導電体部と、
前記開口部の前記底に露出した前記半導体基板の表面に形成された第１導電型の第１不純物領域と、
前記第１不純物領域と電気的に接続された第２導電体部と、
前記第１不純物領域を側方と下方から取囲み、前記開口部の前記底に露出した前記半導体基板の表面を含むように前記半導体基板に形成された第２導電型の第２不純物領域と、
前記素子形成領域内の前記半導体基板の表面に形成され、前記素子分離絶縁膜の側から前記開口部へ向かって延在して前記開口部の前記側壁に露出し、前記第２不純物領域と電気的に接続された第２導電型の第３不純物領域と
を備え、
前記素子形成領域内の前記半導体基板の表面は、前記素子分離絶縁膜の側から前記開口部の前記側壁に向かって実質的に上りの傾斜がつけられた、半導体装置。
【請求項２】
前記素子形成領域内の前記半導体基板の表面は、前記側壁に近づくにしたがい前記素子分離絶縁膜の上面の位置よりも高くなる、請求項１記載の半導体装置。
【請求項３】
前記第３不純物領域は、前記素子分離絶縁膜の側から前記開口部の前記側壁に向かって上りの傾斜がつけられた、請求項１または２に記載の半導体装置。
【請求項４】
前記開口部の前記側壁において前記第３不純物領域が露出する部分は、上に向かって広がるテーパ状に形成された、請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記開口部の前記側壁における前記第３不純物領域の下端は、前記開口部の前記底と略同じ深さかそれよりも浅いところに位置する、請求項１〜４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、バイポーラトランジスタを備えた半導体装置に関するものである。
【０００２】
【従来の技術】
従来のバイポーラトランジスタを備えた半導体装置の製造方法について説明する。まず、図１５に示すように、半導体基板１０１上にＮ−エピタキシャル層１０２が形成される。そのＮ−エピタキシャル層１０２にフィールド酸化膜１０３が形成される。
【０００３】
そのフィールド酸化膜１０３によって区画された半導体基板１０１の素子形成領域を覆うように、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により半導体基板１０１上にポリシリコン膜（図示せず）が形成される。
【０００４】
次に、図１６に示すように、外部ベース拡散層となる所定の不純物がそのポリシリコン膜に注入される。そのポリシリコン膜に所定のエッチングを施すことにより、外部ベース引出し電極１０４が形成される。
【０００５】
次に、図１７に示すように、外部ベース引出し電極１０４を覆うように半導体基板１０１上に、ＣＶＤ法によりシリコン酸化膜１０５が形成される。次に、図１８に示すように、シリコン酸化膜１０５上に所定のレジストパターン１０６が形成される。
【０００６】
そのレジストパターン１０６をマスクとしてシリコン酸化膜１０５および外部ベース引出し電極１０４に異方性エッチングを施すことにより、ベース領域となる開口部１２５が形成される。このとき、Ｎ−エピタキシャル層１０２の表面部分に多少エッチングが施されることになる。
【０００７】
次に、図１９に示すように、酸化処理を施すことにより、外部ベース引出し電極１０４に注入された不純物がＮ−エピタキシャル層１０２の表面から内部に向かって拡散して外部ベース拡散層１０８が形成される。なお、このとき、露出したＮ−エピタキシャル層１０２の表面等には比較的薄いシリコン酸化膜１０７が形成される。
【０００８】
次に、図２０に示すように、真性ベース拡散層となる所定の不純物が真性ベース注入としてＮ−エピタキシャル層１０２に注入される。その後、シリコン酸化膜１０５上に、ＣＶＤ法によりシリコン酸化膜（図示せず）が形成される。そのシリコン酸化膜に異方性エッチングを施すことにより、Ｎ−エピタキシャル層１０２の表面を露出させて、図２１に示すように、サイドウォール酸化膜１０９が形成される。
【０００９】
次に、図２２に示すように、ＣＶＤ法によりポリシリコン膜１１０（またはアモルファスシリコン膜）がシリコン酸化膜１０５上に形成される。その後、エミッタ拡散層となる所定の不純物が、エミッタ注入としてポリシリコン膜１１０に注入される。
【００１０】
次に、図２３に示すように、そのポリシリコン膜１１０に所定のパターニングを施すことにより、エミッタ引出し電極１１０ａが形成される。そのエミッタ引出し電極１１０ａを覆うように、ＣＶＤ法により層間シリコン酸化膜１１１が形成される。
【００１１】
次に、熱処理を施すことにより、真性ベース注入として注入された不純物が拡散して真性ベース拡散層１１２が形成される。そして、エミッタ注入として注入された不純物が拡散してエミッタ拡散層１１３が形成される。
【００１２】
次に、図２４に示すように、層間シリコン酸化膜１１１に所定のエッチングを施すことにより、所定のコンタクトホール１１１ａ〜１１１ｃがそれぞれ形成される。次に、コンタクトホール１１１ａ〜１１１ｃを埋めるように、たとえばスパッタ法によりアルミニウム膜（図示せず）が形成される。
【００１３】
次に、図２５に示すように、そのアルミニウム膜に所定のパターニングを施すことにより、コレクタ電極１１６、ベース電極１１４およびエミッタ電極１１５がそれぞれ形成される。このようにして、バイポーラトランジスタＴを備えた半導体装置が形成される。
【００１４】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では次のような問題点があった。真性ベース拡散層１１２は、図２０に示す工程においてＮ−エピタキシャル層１０２に注入された所定の不純物が、図２３に示す工程において熱処理が施されることによって形成される。
【００１５】
このようにして形成される真性ベース拡散層１１２と外部ベース拡散層１０８とを確実に繋いで電気的に接続するためには、外部ベース拡散層１０８となる不純物を半導体基板１０１のより深い領域にまで拡散させるとともに、ベース領域となる開口部１２５を形成する際に、Ｎ−エピタキシャル層１０２の表面部分がエッチングされる量（削れ量）をできるだけ少なくする必要がある。
【００１６】
ところで、図１９に示す工程において、開口部１２５の底に位置するＮ−エピタキシャル層１０２の表面部分の削れ量が少ない状態で、熱処理を施すことによって外部ベース拡散層１０８となる不純物をＮ−エピタキシャル層１０２のより深い領域にまで拡散させようとすると、その不純物は同時に横方向（水平方向）にも拡散することになる。
【００１７】
つまり、不純物は、フィールド酸化膜１０３の直下に位置するＮ−エピタキシャル層１０２の部分へ向かって拡散するとともに、開口部１２５の底の中央付近に位置するＮ−エピタキシャル層１０２の部分へ向かって拡散することになる。
【００１８】
特に、不純物が開口部１２５の底の中央付近に位置するＮ−エピタキシャル層１０２の部分へ向かって拡散すると、図２３等に示すように、外部ベース拡散層１０８とエミッタ拡散層１１３との距離Ｌが縮まることになる。その結果、エミッタとベース間の耐圧が低下するという問題が発生した。
【００１９】
また、この距離Ｌが縮まることで、エミッタ拡散層１１３の周辺部分ではエミッタの注入効率が低下して電流増幅率ｈＦＥが低下するという問題が発生した。
【００２０】
さらに、バイポーラトランジスタのサイズによってエミッタ拡散層１１３の周辺の真性ベース拡散層１１２の不純物濃度が外部ベース拡散層１０８とエミッタ拡散層１１３との距離Ｌの影響を受けて、エミッタ拡散層１１３の周辺部分では電子の注入効率が変動して電流増幅率ｈＦＥが変動するという問題が発生した。
【００２１】
本発明は上記問題点を解決するためになされたものであり、その目的は、エミッタとベース間の耐圧の低下が抑制され、電流増幅率ｈＦＥの低下と変動が抑制される半導体装置を提供することである。
【００２２】
【課題を解決するための手段】
本発明に係る半導体装置は、第１導電型の半導体基板の主表面に形成された素子形成領域と絶縁膜と開口部と第１導電体部と第１導電型の第１不純物領域と第２導電体部と第２導電型の第２不純物領域と第２導電型の第３不純物領域とを備えている。半導体基板の主表面に形成された素子形成領域は、素子分離絶縁膜によって区画されている。絶縁膜は、素子形成領域を覆うように半導体基板上に形成されている。開口部は、絶縁膜および素子形成領域に形成され、素子形成領域の略中央部に位置する半導体基板の領域を露出する側壁および底を有している。第１導電体部は、半導体基板と絶縁膜との間に形成され、素子分離絶縁膜の側から開口部へ向かって延在して開口部の側壁に露出している。第１導電型の第１不純物領域は、開口部の底に露出した半導体基板の表面に形成されている。第２導電体部は、第１不純物領域と電気的に接続されている。第２導電型の第２不純物領域は、第１不純物領域を側方と下方から取囲み、開口部の底に露出した半導体基板の表面を含むように半導体基板に形成されている。第２導電型の第３不純物領域は、素子形成領域内の半導体基板の表面に形成され、素子分離絶縁膜の側から開口部へ向かって延在して開口部の側壁に露出し、第２不純物領域と電気的に接続されている。素子形成領域内の半導体基板の表面は、素子分離絶縁膜の側から開口部の側壁に向かって実質的に上りの傾斜がつけられている。
【００２３】
この構造によれば、第１不純物領域をエミッタとし、第２不純物領域および第３不純物領域をベースとし、第１導電型の半導体基板をコレクタとするバイポーラトランジスタにおいて、第１導電体部に注入された第２導電型の不純物を素子形成領域内の半導体基板に拡散させることによって第３不純物領域を形成する際に、その半導体基板の表面が素子分離絶縁膜の側から開口部の側壁に向かって実質的に上りの傾斜がつけられていることで、そのような傾斜が設けられていない従来の半導体装置と比べると、開口部の側壁側に位置する第３不純物領域の部分と開口部の底に位置する第１不純物領域との距離が確保される。その結果、第１不純物領域（エミッタ）と第３不純物領域（ベース）との耐圧を確保することができる。また、第２導電型の不純物を拡散させることによって形成された第３不純物領域に対し、開口部の底に露出した半導体基板の表面に導入された第２導電型の不純物を拡散することによって第２不純物領域を形成する際に、第３不純物領域が形成された半導体基板の表面が素子分離絶縁膜の側から開口部の側壁に向かって実質的に上りの傾斜がつけられていることで、横方向に拡散する第２不純物領域を形成するための不純物が第３不純物領域に確実に到達して、第２不純物領域と第３不純物領域とが容易に電気的に接続される。
【００２４】
また、素子形成領域内の半導体基板の表面が、素子分離絶縁膜の側から開口部の側壁に向かって実質的に上りの傾斜がつけられていることによって、素子形成領域内の半導体基板の表面は、側壁に近づくにしたがい素子分離絶縁膜の上面の位置よりも高くなる。
【００２５】
さらに、第１導電体部に注入された第２導電型の不純物を素子形成領域内の半導体基板に拡散させることによって第３不純物領域を形成する際に、その半導体基板の表面が素子分離絶縁膜の側から開口部の側壁に向かって実質的に上りの傾斜がつけられていることで、第３不純物領域は、素子分離絶縁膜の側から開口部の側壁に向かって上りの傾斜がつけられることになる。
【００２６】
また、開口部の側壁において第３不純物領域が露出する部分は、上に向かって広がるテーパ状に形成されていることが好ましい。
【００２７】
これにより、テーパ状になっていない開口部と比べると、開口部の側壁に露出した半導体基板の部分において、半導体基板の表面（上面）の位置から開口部の底までの側壁に沿った長さがより長くなり、半導体基板の上面から導入された第３不純物領域を形成するための不純物が、開口部の底に位置する半導体基板の部分にまで拡散することが低減される。その結果、第１不純物領域と第３不純物領域間の耐圧が低下するのを確実に防止することができるとともに、バイポーラトランジスタのサイズによって第１不純物領域の周辺に位置する第２不純物領域（真性ベース拡散層）の不純物濃度が第３不純物領域（外部ベース拡散層）と第１不純物領域との距離の影響を受けることもなくなるため、第１不純物領域の周辺部分において電子の注入効率が変動することが低減されて、電流増幅率ｈＦＥの変動を抑制することができる。
【００２８】
さらに、第３不純物領域を形成するための不純物が開口部の底に位置する半導体基板の領域にまで拡散すると、第１不純物領域と第３不純物領域とが接近することになるため、第１不純物領域と第３不純物領域とを実質的に接近させないために、開口部の側壁における第３不純物領域の下端は開口部の底と略同じ深さかそれよりも浅いところに位置することが好ましい。
【００２９】
これにより、第１不純物領域の周辺部分において電子の注入効率の変動が確実に低減されて、電流増幅率ｈＦＥの変動を確実に抑制することができる。
【００３０】
【発明の実施の形態】
本発明の実施の形態に係るバイポーラトランジスタを備えた半導体装置について、まず、その製造方法について説明する。
【００３１】
図１に示すように、半導体基板１上にＮ−エピタキシャル層２が形成される。次に、温度約８００〜１２００℃のもとでＮ−エピタキシャル層２の表面に熱酸化処理が施されて、膜厚約１０〜２００ｎｍ（１００〜２０００Å）のシリコン酸化膜２１が形成される。その後、ＣＶＤ法により膜厚約１０〜３００ｎｍ（１００〜３０００Å）のシリコン窒化膜２２が形成される。
【００３２】
次に、図２に示すように、所定の写真製版処理を施すことにより、素子形成領域が形成される所定の領域上に位置するシリコン酸化膜２１とシリコン窒化膜２２とを残して、他の領域に位置するシリコン酸化膜２１とシリコン窒化膜２２が除去される。その後、引き続いてＮ−エピタキシャル層２にもエッチングを施すことにより、Ｎ−エピタキシャル層２の表面から約３０〜１００ｎｍ（３００〜１０００Å）の部分が除去される。
【００３３】
次に、図３に示すように、温度約９００〜１２００℃のもとで熱酸化処理が施されることで、膜厚約３００〜６００ｎｍ（３０００〜６０００Å）のフィールド酸化膜３が形成される。このとき、シリコン酸化膜２１およびシリコン窒化膜２２の端部直下に位置するＮ−エピタキシャル層２の領域部分も酸化されて、フィールド酸化膜３はこの領域に食い込むように形成される。
【００３４】
次に、図４に示すように、等方性エッチングを施すことにより、残されたシリコン酸化膜２１およびシリコン窒化膜２２が除去されるとともに、フィールド酸化膜３も表面から一定の厚さの部分が除去される。これにより、フィールド酸化膜３によって区画された素子形成領域Ｓが形成される。このようにして形成された素子形成領域Ｓは、フィールド酸化膜３の端部から素子形成領域Ｓの中央部に向かって実質的に上方に凸型の表面形状を有することになる。
【００３５】
次に、半導体基板１上にＣＶＤ法により膜厚約１００〜４００ｎｍ（１０００〜４０００Å）のポリシリコン膜が形成される。その後、図５に示すように、外部ベース拡散層となる所定の不純物、たとえばボロン（Ｂ）または二弗化ボロン（ＢＦ２）が、注入エネルギ２０ＫｅＶ〜５０ＫｅＶ、ドーズ量１×１０１４〜１×１０１６／ｃｍ２の条件のもとで、そのポリシリコン膜に注入される。そのポリシリコン膜に所定のエッチングを施すことにより、外部ベース引出し電極４が形成される。
【００３６】
次に、図６に示すように、外部ベース引出し電極４を覆うように半導体基板１上に、ＣＶＤ法により膜厚約１００〜４００ｎｍ（１０００〜４０００Å）のシリコン酸化膜５が形成される。その後、そのシリコン酸化膜５上に所定のレジストパターン６が形成され、そのレジストパターン６をマスクとしてエッチングを施すことにより、図７に示すように、開口部２５が形成される。
【００３７】
このとき、まず、シリコン酸化膜５に異方性エッチングが施され、次に、たとえば臭素系のエッチングガスを用いて外部ベース引出し電極４に異方性エッチングが施される。
【００３８】
この外部ベース引出し電極４のエッチングの際には、エッチングの際に生じる反応生成物が露出する外部ベース引出し電極４の表面に付着することによって、外部ベース引出し電極４が位置する部分では開口部２５はテーパ状になる。
【００３９】
外部ベース引出し電極４の部分が除去された後、たとえばＳＦ６等のエッチングガスを用い外部ベース引出し電極４のなすポリシリコン膜のエッチングレートに対して半導体基板（シリコン基板）１のエッチングレートの高い条件にてＮ−エピタキシャル層２に異方性エッチングが施される。
【００４０】
これにより、Ｎ−エピタキシャル層２が位置する部分においても開口部２５はテーパ状になる。このようにして開口部２５において形成されるテーパ状の部分の角度θは約４５°以上（９０°未満）であることが望ましい。
【００４１】
次に、図８に示すように、たとえば温度８００〜９００℃のもとで約１時間酸化処理を施すことにより、外部ベース引出し電極４に注入されたボロン等がＮ−エピタキシャル層２の表面から内部に向かって拡散して外部ベース拡散層８が形成される。このとき、露出したＮ−エピタキシャル層２の表面等には比較的薄いシリコン酸化膜７が形成される。また、このとき、Ｎ−エピタキシャル層２の表面から開口部２５の側壁に沿って拡散するボロン等を側壁の途中の位置（深さ）まで拡散させて、開口部２５の底に位置するＮ−エピタキシャル層２の領域に拡散させないようにすることが望ましい。
【００４２】
次に、たとえばボロン（Ｂ）または二弗化ボロン（ＢＦ２）が、注入エネルギ２０ＫｅＶ〜５０ＫｅＶ、ドーズ量１×１０１３〜１×１０１５／ｃｍ２の条件のもとで、Ｎ−エピタキシャル層２に注入される。この注入はリンクベース注入として、外部ベース拡散層８と後で形成される真性ベース拡散層とを繋ぐ。その後、シリコン酸化膜５上に、ＣＶＤ法により膜厚約２００〜４００ｎｍ（２０００〜４０００Å）のシリコン酸化膜（図示せず）が形成される。
【００４３】
そのシリコン酸化膜に異方性エッチング（エッチバック）を施すことにより、Ｎ−エピタキシャル層２の表面を露出させて、図９に示すように、サイドウォール酸化膜９が形成される。次に、真性ベース拡散層を形成するための不純物、たとえばボロン（Ｂ）または二弗化ボロン（ＢＦ２）が、注入エネルギ２０ＫｅＶ〜５０ＫｅＶ、ドーズ量１×１０１４〜１×１０１６／ｃｍ２の条件のもとで、真性ベース注入として半導体基板１に注入される。
【００４４】
次に、図１０に示すように、ＣＶＤ法により膜厚約１００〜４００ｎｍ（１０００〜４０００Å）のポリシリコン膜１０がシリコン酸化膜５上に形成される。次に、エミッタ拡散層となる所定の不純物、たとえば砒素（Ａｓ）またはリン（Ｐ）が、注入エネルギ３０ＫｅＶ〜６０ＫｅＶ、ドーズ量１×１０１５〜１×１０１６／ｃｍ２の条件のもとで、エミッタ注入としてポリシリコン膜１０に注入される。
【００４５】
次に、図１１に示すように、そのポリシリコン膜１０に所定のパターニングを施すことにより、エミッタ引出し電極１０ａが形成される。そのエミッタ引出し電極１０ａを覆うように、ＣＶＤ法により膜厚約３００〜１０００ｎｍ（３０００〜１００００Å）の層間シリコン酸化膜１１が形成される。
【００４６】
次に、たとえば温度８００〜９００℃のもとで約１時間の熱処理を施すことにより、真性ベース注入として注入されたボロン等が拡散して真性ベース拡散層１２が形成される。また、リンクベース注入として注入されたボロン等が拡散してリンクベース拡散層１４が形成されて、外部ベース拡散層８と真性ベース拡散層１２とが繋がれる。さらに、エミッタ注入として注入された砒素等が拡散してエミッタ拡散層１３が形成される。
【００４７】
次に、図１２に示すように、層間シリコン酸化膜１１に所定の写真製版およびエッチングを施すことにより、エミッタ引出し電極１０ａの表面を露出するコンタクトホール１１ａが形成される。また、このとき、Ｎ−エピタキシャル層２および外部ベース引出し電極４の表面をそれぞれ露出するコンタクトホール（図示せず）も形成される。その後、コンタクトホール１１ａ等を埋めるように、たとえばスパッタ法によりアルミニウム膜（図示せず）が形成される。
【００４８】
次に、図１３に示すように、そのアルミニウム膜に所定のパターニングを施すことにより、エミッタ引出し電極１０ａに接続されるエミッタ電極１５が形成される。また、このとき、Ｎ−エピタキシャル層２に接続されるコレクタ電極（図示せず）が形成されるとともに、外部ベース引出し電極４に接続されるベース電極（図示せず）が形成される。
【００４９】
このようにして、素子形成領域ＳにバイポーラトランジスタＴを備えた半導体装置が形成される。
【００５０】
上述した製造方法では、図４に示す工程においてシリコン酸化膜２１およびシリコン窒化膜２２を除去して素子形成領域Ｓを形成する際に、シリコン酸化膜２１等の周囲に露出しているフィールド酸化膜３にも等方性エッチングが施されて、フィールド酸化膜３の表面の位置が下がる。そのため、素子形成領域Ｓでは、Ｎ−エピタキシャル層２の表面はフィールド酸化膜３の端部から素子形成領域Ｓの中央部に向かって上方に凸型の表面形状になる。
【００５１】
そして、図７に示す工程において、その素子形成領域Ｓの中央付近の領域を露出する開口部２５が形成されて、素子形成領域Ｓ内のＮ−エピタキシャル層２の表面は、フィールド酸化膜３から開口部２５の側壁に向かって上りの傾斜がつけられることになる。
【００５２】
そのため、図８に示す工程において、外部ベース引出し電極４に注入された不純物を拡散させて外部ベース拡散層８を形成する際には、不純物は傾斜がつけられたＮ−エピタキシャル層２の表面からその内部に向かって拡散する。
【００５３】
これにより、外部ベース拡散層８は、Ｎ−エピタキシャル層２の表面に沿って形成されて、フィールド酸化膜３から開口部２５の側壁に向かって上りの傾斜がつけられることになる。
【００５４】
このようにして形成される外部ベース拡散層８では、図１４に示すように、外部ベース拡散層８における開口部２５側の下端の位置を基準としてその基準位置から開口部２５側の上端までの高さ（垂直長さ）を長さａとし、その基準位置からフィールド酸化膜３側の上端までの垂直長さを長さｂとすると、長さａは長さｂよりも長くなる。また、傾斜角度ｃは約１５〜３０°となる。
【００５５】
このように、外部ベース拡散層８がフィールド酸化膜３の側から開口部２５の側壁に向かって上りの傾斜がつけられていることで、リンクベース注入として注入された不純物が拡散する際（図１１）には、矢印３１に示すように、横方向（略水平方向）に拡散する不純物が外部ベース拡散層８の下端部に容易に到達する。
【００５６】
しかも、開口部２５の側壁において外部ベース拡散層８（Ｎ−エピタキシャル層２）が露出する部分がテーパ状になっていることで、この部分に位置する外部ベース拡散層８に対して自己整合的にリンクベース注入のための不純物を注入することができる。
【００５７】
これらの結果、リンクベース拡散層１４を介して真性ベース層１２と外部ベース拡散層８とが確実に繋がれることになって、バイポーラトランジスタとしての特性が安定する。
【００５８】
また、開口部２５の側壁においてＮ−エピタキシャル層２が露出する部分がテーパ状になっていることで、テーパ状になっていない開口部と比べると、開口部２５の側壁に露出したＮ−エピタキシャル層２において、Ｎ−エピタキシャル層２の表面（上面）の位置から開口部２５の底までの側壁に沿った長さがより長くなる。そのため、開口部２５の側壁に沿って拡散する外部ベース拡散層となる不純物が、開口部２５の底に位置するＮ−エピタキシャル層２の領域にまで拡散することが低減される。
【００５９】
これにより、外部ベース拡散層８の開口部２５の側壁における下端は、開口部２５の底とほぼ同じ深さの位置かそれよりも浅いところに位置することになって、従来の半導体装置のようにエミッタ拡散層１３と外部ベース拡散層８とが実質的に接近することが抑制される。
【００６０】
その結果、バイポーラトランジスタにおけるエミッタ−ベース間の耐圧が低下するのを防止することができる。さらに、バイポーラトランジスタのサイズによってエミッタ拡散層１３の周辺に位置する真性ベース拡散層１２の不純物濃度が外部ベース拡散層８とエミッタ拡散層１３との距離の影響を受けることもなくなるため、エミッタ拡散層１３の周辺部分において電子の注入効率が変動することが低減されて、電流増幅率ｈＦＥの変動が抑制される。
【００６１】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００６２】
【発明の効果】
本発明に係る半導体装置によれば、第１不純物領域をエミッタとし、第２不純物領域および第３不純物領域をベースとし、第１導電型の半導体基板をコレクタとするバイポーラトランジスタにおいて、第１導電体部に注入された第２導電型の不純物を素子形成領域内の半導体基板に拡散させることによって第３不純物領域を形成する際に、その半導体基板の表面が素子分離絶縁膜の側から開口部の側壁に向かって実質的に上りの傾斜がつけられていることで、そのような傾斜が設けられていない従来の半導体装置と比べると、開口部の側壁側に位置する第３不純物領域の部分と開口部の底に位置する第１不純物領域との距離が確保される。その結果、第１不純物領域（エミッタ）と第３不純物領域（ベース）との耐圧を確保することができる。また、第２導電型の不純物を拡散させることによって形成された第３不純物領域に対し、開口部の底に露出した半導体基板の表面に導入された第２導電型の不純物を拡散することによって第２不純物領域を形成する際に、第３不純物領域が形成された半導体基板の表面が素子分離絶縁膜の側から開口部の側壁に向かって実質的に上りの傾斜がつけられていることで、横方向に拡散する第２不純物領域を形成するための不純物が第３不純物領域に確実に到達して、第２不純物領域と第３不純物領域とが容易に電気的に接続される。
【００６３】
また、素子形成領域内の半導体基板の表面が、素子分離絶縁膜の側から開口部の側壁に向かって実質的に上りの傾斜がつけられていることによって、素子形成領域内の半導体基板の表面は、側壁に近づくにしたがい素子分離絶縁膜の上面の位置よりも高くなる。
【００６４】
さらに、第１導電体部に注入された第２導電型の不純物を素子形成領域内の半導体基板に拡散させることによって第３不純物領域を形成する際に、その半導体基板の表面が素子分離絶縁膜の側から開口部の側壁に向かって実質的に上りの傾斜がつけられていることで、第３不純物領域は、素子分離絶縁膜の側から開口部の側壁に向かって上りの傾斜がつけられることになる。
【００６５】
また、開口部の側壁において第３不純物領域が露出する部分は、上に向かって広がるテーパ状に形成されていることが好ましく、これにより、テーパ状になっていない開口部と比べると、開口部の側壁に露出した半導体基板の部分において、半導体基板の表面（上面）の位置から開口部の底までの側壁に沿った長さがより長くなり、半導体基板の上面から導入された第３不純物領域を形成するための不純物が、開口部の底に位置する半導体基板の部分にまで拡散することが低減される。その結果、第１不純物領域と第３不純物領域間の耐圧が低下するのを確実に防止することができるとともに、バイポーラトランジスタのサイズによって第１不純物領域の周辺に位置する第２不純物領域（真性ベース拡散層）の不純物濃度が第３不純物領域（外部ベース拡散層）と第１不純物領域との距離の影響を受けることもなくなるため、第１不純物領域の周辺部分において電子の注入効率が変動することが低減されて、電流増幅率ｈＦＥの変動を抑制することができる。
【００６６】
さらに、第３不純物領域を形成するための不純物が開口部の底に位置する半導体基板の領域にまで拡散すると、第１不純物領域と第３不純物領域とが接近することになるため、第１不純物領域と第３不純物領域とを実質的に接近させないために、開口部の側壁における第３不純物領域の下端は開口部の底と略同じ深さかそれよりも浅いところに位置することが好ましく、これにより、第１不純物領域の周辺部分において電子の注入効率の変動が確実に低減されて、電流増幅率ｈＦＥの変動を確実に抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図２】同実施の形態において、図１に示す工程の後に行なわれる工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行なわれる工程を示す断面図である。
【図４】同実施の形態において、図３に示す工程の後に行なわれる工程を示す断面図である。
【図５】同実施の形態において、図４に示す工程の後に行なわれる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行なわれる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行なわれる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行なわれる工程を示す断面図である。
【図９】同実施の形態において、図８に示す工程の後に行なわれる工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行なわれる工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行なわれる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行なわれる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行なわれる工程を示す断面図である。
【図１４】同実施の形態において、半導体装置の部分拡大断面図である。
【図１５】従来の半導体装置の製造方法の一工程を示す断面図である。
【図１６】図１５に示す工程の後に行なわれる工程を示す断面図である。
【図１７】図１６に示す工程の後に行なわれる工程を示す断面図である。
【図１８】図１７に示す工程の後に行なわれる工程を示す断面図である。
【図１９】図１８に示す工程の後に行なわれる工程を示す断面図である。
【図２０】図１９に示す工程の後に行なわれる工程を示す断面図である。
【図２１】図２０に示す工程の後に行なわれる工程を示す断面図である。
【図２２】図２１に示す工程の後に行なわれる工程を示す断面図である。
【図２３】図２２に示す工程の後に行なわれる工程を示す断面図である。
【図２４】図２３に示す工程の後に行なわれる工程を示す断面図である。
【図２５】図２４に示す工程の後に行なわれる工程を示す断面図である。
【符号の説明】
１　半導体基板、２　Ｎ−エピタキシャル層、３　フィールド酸化膜、４　外部ベース引出し電極、５、７、２１　シリコン酸化膜、６　フォトレジスタ、８外部ベース拡散層、９　サイドウォール酸化膜、１０　ポリシリコン膜、１０ａ　エミッタ引出し電極、１１　層間シリコン酸化膜、１１ａ　コンタクトホール、１２　真性ベース拡散層、１３　エミッタ拡散層、１４　リンクベース拡散層、１５　エミッタ電極、２２　シリコン窒化膜、２５　開口部。
【図１】
2004022720.tif 000003
【図２】
2004022720.tif 000004
【図３】
2004022720.tif 000005
【図４】
2004022720.tif 000006
【図５】
2004022720.tif 000007
【図６】
2004022720.tif 000008
【図７】
2004022720.tif 000009
【図８】
2004022720.tif 000010
【図９】
2004022720.tif 000011
【図１０】
2004022720.tif 000012
【図１１】
2004022720.tif 000013
【図１２】
2004022720.tif 000014
【図１３】
2004022720.tif 000015
【図１４】
2004022720.tif 000016
【図１５】
2004022720.tif 000017
【図１６】
2004022720.tif 000018
【図１７】
2004022720.tif 000019
【図１８】
2004022720.tif 000020
【図１９】
2004022720.tif 000021
【図２０】
2004022720.tif 000022
【図２１】
2004022720.tif 000023
【図２２】
2004022720.tif 000024
【図２３】
2004022720.tif 000025
【図２４】
2004022720.tif 000026
【図２５】
2004022720.tif 000027