(57)【要約】【課題】高周波増幅素子の温度上昇を抑え、コストを軽減した表面実装半導体パッケージを提供すること。【解決手段】裏面に裏面地導体１２が形成され、表面に枠体１３が形成された基板１１と、基板１１表面の枠体１３の内側に形成された表面地導体１６と、裏面地導体１２および表面地導体１６を電気的に接続するバイアホール１５ａと、枠体１３の開口部分を覆う蓋２１と、蓋２１で覆われた表面地導体１６上に設けられた高周波増幅素子１８とを具備した表面実装半導体パッケージにおいて、基板１１を高純度シリコンで形成した。【選択図】　図１
2004111764.tif 000002
【特許請求の範囲】
【請求項１】
裏面に裏面地導体が形成され、表面に枠体が形成された基板と、前記基板表面の前記枠体の内側に形成された表面地導体と、前記裏面地導体および前記表面地導体を電気的に接続するバイアホールと、前記枠体の開口部分を覆う蓋と、前記蓋で覆われた前記表面地導体上に設けられた高周波増幅素子とを具備した表面実装半導体パッケージにおいて、前記基板を高純度シリコンで形成したことを特徴とする表面実装半導体パッケージ。
【請求項２】
高周波増幅素子がＧａＡｓ半導体素子である請求項１記載の表面実装半導体パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波帯やミリ波帯など高い周波数帯域で使用される表面実装半導体パッケージに関する。
【０００２】
【従来の技術】
高周波数帯で使用する表面実装半導体パッケージは、たとえば平板状基板およびこの基板上の周辺に矩形状に形成された枠体、この枠体の開口部分を覆う蓋などから構成され、枠体や蓋で囲まれた基板上に高周波増幅素子などを設けて構成されている。
【０００３】
ここで、従来の表面実装半導体パッケージについて図３を参照して説明する。平板状基板３１はアルミナや窒化アルミなどのセラミックで形成され、基板３１上の周辺に矩形状枠体３２が設けられている。枠体３２の表面には、蓋（図示せず）との接合面となる金属膜３３がコーティングされている。
【０００４】
基板３１裏面には、たとえばその全体に裏面地導体３４が厚膜で形成され、表面の一部たとえば枠体３２で囲まれた内側に表面地導体３５が厚膜で形成されている。金属膜３３および表面地導体３５は、基板３１を貫通する複数のバイアホール３６によって裏面地導体３４と電気的に接続されている。バイアホール３６の貫通孔の部分は高熱伝導金属または樹脂などを充填したブラインド構造になっている。
【０００５】
基板３１上の対向する両端部に第１および第２の表面導体３７ａ、３７ｂが厚膜で形成されている。表面導体３７ａ、３７ｂは、基板３１上のたとえば枠体３２部分を貫通して、枠体３２の外側と内側とを結んでいる。
【０００６】
枠体３２で囲まれた表面地導体３５上に、高周波増幅素子３８たとえばＧａＡｓ半導体素子、および、バイアス回路を構成するチップ状マイクロコンデンサ３９などが半田等の接合材で接合されている。そして、枠体３２の上方開口部分が蓋（図示せず）で覆われ、表面実装半導体パッケージに組み立てられる。
【０００７】
上記した構成の場合、第１および第２の表面導体３７ａ、３７ｂなど金属部分はすべてＡｕ／Ｎｉなどの表面処理が施されている。
【０００８】
次に、従来の表面実装半導体パッケージのもう１つの例について図４を参照して説明する。図４は、図３に対応する部分に同じ符号を付し重複する説明を一部省略する。
【０００９】
基板３１の中央部に上下に貫通する開口部４１が形成され、基板３１の裏面に、アルミナとの熱膨張率の差が小さい銅合金板４２が接合材４３によって接合されている。基板３１の開口部４１に露出する銅合金板４２上に、高周波増幅素子３８およびチップ状マイクロコンデンサ３９などが半田等の接合材で接合されている。図４の場合も、銅合金板４２など金属部分はすべてＡｕ／Ｎｉなどの表面処理が施されている。
【００１０】
【発明が解決しようとする課題】
図３に示した従来の表面実装半導体パッケージは、基板３１としてアルミナセラミックあるいは窒化アルミセラミックなどが使用される。アルミナセラミックを用いた場合、アルミナセラミックの熱伝導率が低いため、表面地導体３５上に高出力の高周波増幅素子３８を配置すると、高周波増幅素子３８の温度が上昇し、焼損する場合がある。
【００１１】
窒化アルミセラミックを用いた場合、窒化アルミセラミックの熱伝導率はアルミナセラミックよりも高いため、焼損などの問題はない。しかし、窒化アルミセラミックと高周波増幅素子３８たとえばＧａＡｓ半導体素子との熱膨張率の差は小さいが、窒化アルミセラミック基板上に配置したＧａＡｓ半導体素子に割れが発生する。
【００１２】
図４に示した従来の表面実装半導体パッケージは、基板３１の裏面に銅合金板４１を接合している。銅合金板４１は熱伝導率が高く、高周波増幅素子３８が焼損するような問題はなくなる。しかし、平板状底板３１の裏面に銅合金板４１をろう付けする構造であるため、構造が複雑で高価格になる。
【００１３】
また、基板裏面に銅合金板を接合する構造の場合、高周波増幅素子の入出力用リード線を基板裏面側に設けることができないため、たとえば基板上に絶縁物製の枠体を形成し、その枠体上にリード線が接合される。このような接合作業は煩雑で、また、回路の微細化を困難にするという問題がある。
【００１４】
本発明は、上記した欠点を解決し、高周波増幅素子の温度上昇を抑え、コストを軽減した表面実装半導体パッケージを提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、裏面に裏面地導体が形成され、表面に枠体が形成された基板と、前記基板表面の前記枠体の内側に形成された表面地導体と、前記裏面地導体および前記表面地導体を電気的に接続するバイアホールと、前記枠体の開口部分を覆う蓋と、前記蓋で覆われた前記表面地導体上に設けられた高周波増幅素子とを具備した表面実装半導体パッケージにおいて、前記基板を高純度シリコンで形成したことを特徴とする。
【００１６】
【発明の実施の形態】
本発明の実施形態について図１を参照して説明する。
【００１７】
基板１１はたとえば平板状で、高純度シリコン（以下Ｓｉと表現する）で形成されている。基板１１のたとえば裏面全体に裏面地導体１２が形成され、また、基板１１表面のたとえば周辺に沿って、所定の高さの枠体１３が矩形状に設けられている。枠体１３はＳｉ３　Ｎ４　膜やＳｉＯ２　膜などで形成されている。枠体１３の上面に金属膜１４が形成され、金属膜１４と裏面地導体１２との間は、枠体１３および平板状基板１１を貫通する複数のバイアホール１５ａで電気的に接続されている。バイアホール１５ａの貫通孔の部分は、たとえば高熱伝導金属や樹脂を充填したブラインド構造になっている。
【００１８】
平板状基板１１表面の一部、たとえば枠体１３で囲まれた内側領域に表面地導体１６が形成されている。表面地導体１６と裏面地導体１２との間は、平板状基板１１を貫通する複数のバイアホール１５ｂで電気的に接続されている。バイアホール１５ｂの貫通孔の部分は、たとえば高熱伝導金属または樹脂を充填したブラインド構造になっている。
【００１９】
平板状基板１１上面の対向する両端部に、第１および第２の表面導体１７ａ、１７ｂが薄膜で形成されている。表面導体１７ａ、１７ｂはたとえば平板状基板１１上の枠体１２部分を貫通し、枠体１４の内側と外側とを結んでいる。
【００２０】
表面地導体１６上に、高周波増幅素子１８、たとえば電界効果トランジスタなどの能動素子が形成されたＧａＡｓ半導体素子が、半田等の接合材で接合されている。また、表面地導体１６の一部に、高周波増幅素子１８に対するバイアス回路用のたとえばチップ状マイクロコンデンサ１９が、半田等の接合材で接合されている。そして、コンデンサ１９の外側に、平板状基板１１を貫通する複数のバイアス端子２０が設けられている。
【００２１】
高周波増幅素子１８と第１、第２の表面導体１７ａ、１７ｂとの間、および、高周波増幅素子１８とコンデンサ１９との間、コンデンサ１９とバイアス端子２０との間はそれぞれワイヤＷ１、Ｗ２、Ｗ３で接続されている。
【００２２】
そして、枠体１３上面に形成された金属膜１４に金属蓋２１が接合材で接合される。この金属蓋２１によって、枠体１４上方の開口部分が覆われ、金属蓋２１や枠体１４で囲まれた空間領域が気密封止される。この場合、金属蓋２１が使用されているが、セラミック製の板にメタライズした蓋を用いることもできる。
【００２３】
なお、上記の表面実装半導体パッケージは、第１および第２の表面導体１７ａ、１７ｂなど金属部分はすべてＡｕ／Ｐａ／Ｔｉなどの表面処理が施されている。
【００２４】
次に、図１の線ａ−ａで断面した構造を図２に示す。図２は、図１に対応する部分に同じ符号を付し重複する説明を省略する。
【００２５】
上記した構成によれば、表面実装半導体パッケージを構成する平板状基板が高純度Ｓｉで構成されている。高純度Ｓｉは熱伝導率が高く、良好な放熱特性をもつため、高周波増幅素子の温度上昇が抑えられ、焼損などが防止される。したがって、発熱量の大きい高出力の高周波増幅素子用の表面実装半導体パッケージとして有効である。また、高純度Ｓｉは、高周波増幅素子たとえばＧａＡｓ半導体素子との熱膨張の差が小さいため、平板状基板上に配置された高周波増幅素子が破損するようなこともない。
【００２６】
また、高純度Ｓｉは高い絶縁性をもっている。したがって、高周波増幅素子の入出力用のリード線などを、たとえば高純度Ｓｉで形成された基板部分を貫通させ、基板の下方部分に設けることもできる。このようなリード線の形成は半導体プロセスで加工できるためコストを軽減でき、小型化が容易である。また、基板上に形成された回路素子との接続が容易な表面実装半導体パッケージを提供できる。
【００２７】
【発明の効果】
本発明によれば放熱特性が良好な表面実装半導体パッケージを実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための概略の斜視図である。
【図２】図１の線ａ−ａでの断面図である。
【図３】従来例を説明するための概略の斜視図である。
【図４】他の従来例を説明するための概略の斜視図である。
【符号の説明】
１１…平板状基板
１２…裏面地導体
１３…枠体
１４…金属膜
１５ａ、１５ｂ…バイアホール
１６…表面地導体
１７ａ、１７ｂ…表面導体
１８…高周波増幅素子
１９…コンデンサ
２０…バイアス端子
２１…金属蓋
Ｗ１、Ｗ２、Ｗ３…ワイヤ
【図１】
2004111764.tif 000003
【図２】
2004111764.tif 000004
【図３】
2004111764.tif 000005
【図４】
2004111764.tif 000006