(57)【要約】【課題】この発明は半導体装置に関し、大きな降伏電流を流すことが可能な保護回路として用いることのできる半導体装置を提供することを課題とする。【解決手段】第１導電性の半導体基板と、半導体基板内の表面近傍に、素子分離領域を介して分離形成された第１電極形成領域と第２電極形成領域とを備え、第１電極形成領域および第２電極形成領域のいずれか一方には濃度の異なる第１型不純物が注入された２層の第１型不純物層が形成され、他方の電極形成領域には第２型不純物が注入された第２型不純物層と、半導体基板内の第２型不純物層の下方の一部領域に第１型不純物層が形成されてなることを特徴とする。【選択図】  図１
2004296883.tif 000002
【特許請求の範囲】
【請求項１】
第１導電性の半導体基板と、半導体基板内の表面近傍に、素子分離領域を介して分離形成された第１電極形成領域と第２電極形成領域とを備え、第１電極形成領域および第２電極形成領域のいずれか一方には濃度の異なる第１型不純物が注入された２層の第１型不純物層が形成され、他方の電極形成領域には第２型不純物が注入された第２型不純物層と、半導体基板内の第２型不純物層の下方の一部領域に第１型不純物層が形成されてなることを特徴とする半導体装置。
【請求項２】
前記一方の電極形成領域に形成される２層の第１型不純物層のうち、半導体基板表面に近い層がその下方に形成される層よりも第１型不純物の濃度が高いことを特徴とする請求項１の半導体装置。
【請求項３】
Ｐ型導電性の半導体基板と、半導体基板内の表面近傍に、素子分離領域を介して分離形成されたアノード電極形成領域とカソード電極形成領域とを備え、前記アノード電極形成領域が、基板内であって基板表面に近い方から順に形成された第１Ｐ型拡散層と第２Ｐ型拡散層からなり、第１Ｐ型拡散層のＰ型不純物濃度が第２Ｐ型拡散層よりも高く、前記カソード電極形成領域が、基板内であって基板表面に近い方から順に形成された第１Ｎ型拡散層と第３Ｐ型拡散層からなり、前記第３Ｐ型拡散層はカソード電極形成領域内であって前記素子分離領域近傍を除く局所的な領域に形成されたことを特徴とする半導体装置。
【請求項４】
前記第１Ｐ型拡散層が、基板表面から深さ０．４μｍまでの領域に形成され、前記第２Ｐ型拡散層が、基板内の深さ０．４μｍから１．０μｍまでの領域に形成されたことを特徴とする請求項３の半導体装置。
【請求項５】
前記半導体基板上であって、前記アノード電極形成領域およびカソード電極形成領域にそれぞれアノード電極とカソード電極を形成し、アノード電極とカソード電極とによって形成されるダイオードを、入出力端子の保護回路として用いることを特徴とする請求項３の半導体装置。
【請求項６】
Ｐ型導電性の半導体基板の表面上に、アノード電極形成領域とカソード電極形成領域とを離隔して形成するように、所定間隔をあけて素子分離領域を形成する素子分離工程と、前記カソード電極形成領域にＮ型不純物をイオン注入する第１注入工程と、前記アノード電極形成領域にＰ型不純物をイオン注入する第２注入工程と、前記アノード電極形成領域全体およびカソード電極形成領域の一部分にＰ型不純物をイオン注入する第３注入工程と、アニール処理により前記イオン注入したＰ型およびＮ型不純物を熱拡散させる熱拡散工程と、前記半導体基板上であって前記アノード電極形成領域およびカソード電極形成領域にスパッタリングにより金属材料を堆積させて、アノード電極とカソード電極を形成させる電極形成工程とを含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記第３注入工程の後、前記アノード電極形成領域の基板内に２層からなるＰ型不純物層が形成され、基板表面に近い側に形成されたＰ型不純物層のＰ型不純物の濃度が、その下方に形成されたＰ型不純物層よりも高濃度であることを特徴とする請求項６の半導体装置の製造方法。
【請求項８】
前記第３注入工程でカソード電極形成領域に注入されるＰ型不純物は、カソード電極形成領域内であって、かつ前記素子分離領域に接する部分から０．５μｍ以上離れた領域に注入されることを特徴とする請求項６の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に静電破壊を防止する入出力保護回路に利用できる半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の静電破壊を防止するために、半導体装置の各入出力端子にダイオードを用いた保護回路を設ける方法がある。図８に、従来の保護回路の一例を示す。この保護回路は入力端子に接続されるトランジスターのゲート電極Ｇに並列にダイオードＤを設けたもので、ゲート破壊電圧よりもダイオードＤの降伏電圧を低く設定することで、入力端子から印加される破壊電流をダイオードＤに流しゲート電極Ｇには印加されないようにして保護を図っている。
【０００３】
図９に、公知であるプレーナー技術で製造した従来のダイオードの降伏電流経路６を示す。降伏電流はＰＮ接合の湾曲部５（線状領域）に集中して流れている。この現象は、湾曲を有するＰＮ接合ではＰＮ湾曲部５で電界強度が大きくなるため、ＰＮ湾曲部５での降伏電圧が底面部７での降伏電圧よりも低くなることに起因するものである。降伏電流が面積の小さい線状領域でのみ流れるために、大きな降伏電流を流すには保護回路自体を大きくする必要があり大面積を要することになる。
【０００４】
昨今、半導体装置の製造技術の微細化に伴いチップ面積の縮小が進み、半導体装置の全面積（チップ面積）に対する保護回路の占める面積割合が高くなっている。また、通常各入出端子ごとに保護回路を設けるため、半導体装置が高機能になればなるほど入出力端子数が増え、保護回路の面積がますます増大するようになる。このためチップ面積を縮小する上での課題として、保護回路の面積を縮小する必要が生じてきた。
【０００５】
この要求に対して、降伏電流をＰＮ接合底面部で流れるようにして接合の永久破壊を制御したゲート保護ダイオードが提案されている（特許文献１）。
図１０に、特許文献１に示されたダイオードの降伏電流経路を示す。ＰＮ接合底面部１５の不純物濃度をＰＮ湾曲部５よりも１〜２桁、局所的に高くすることで底面部１５の降伏電圧をＰＮ湾曲部５よりも低くし、降伏電流を接合底面部１５の広い面積部分で流すようにしている。
【０００６】
【特許文献１】
特開昭６１−３５５６８号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、特許文献１のような従来の製造方法では、アノード電極１１直下のＰ型半導体領域の抵抗値が高いために大きな降伏電流を流すことができないという問題点がある。
本発明は、以上の点を考慮してなされたものであり、アノード電極直下のＰ型半導体の不純物濃度を高くして、その部分の抵抗値を下げることにより、大きな降伏電流を流すことを可能とする半導体装置とその製造方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】
この発明は、第１導電性の半導体基板と、半導体基板内の表面近傍に、素子分離領域を介して分離形成された第１電極形成領域と第２電極形成領域とを備え、第１電極形成領域および第２電極形成領域のいずれか一方には濃度の異なる第１型不純物が注入された２層の第１型不純物層が形成され、他方の電極形成領域には第２型不純物が注入された第２型不純物層と、半導体基板内の第２型不純物層の下方の一部領域に第１型不純物層が形成されてなることを特徴とする半導体装置を提供するものである。
【０００９】
これによれば、第１電極形成領域に不純物濃度が高い部分を形成しているので、第１電極形成領域と第２電極形成領域との間で大きな降伏電流を流すことができる。したがって、この半導体装置を保護回路として用いた場合、保護回路の面積を従来よりも縮小することができる。
【００１０】
ここで、大きな降伏電流を流すためには、前記一方の電極形成領域に形成される２層の第１型不純物層のうち、半導体基板表面に近い層の第１型不純物の濃度をその下方に形成される層よりも高くすることが好ましい。
【００１１】
また、この発明は、Ｐ型導電性の半導体基板と、半導体基板内の表面近傍に、素子分離領域を介して分離形成されたアノード電極形成領域とカソード電極形成領域とを備え、前記アノード電極形成領域が、基板内であって基板表面に近い方から順に形成された第１Ｐ型拡散層と第２Ｐ型拡散層からなり、第１Ｐ型拡散層のＰ型不純物濃度が第２Ｐ型拡散層よりも高く、前記カソード電極形成領域が、基板内であって基板表面に近い方から順に形成された第１Ｎ型拡散層と第３Ｐ型拡散層からなり、前記第３Ｐ型拡散層はカソード電極形成領域内であって前記素子分離領域近傍を除く局所的な領域に形成されたことを特徴とする半導体装置を提供するものである。
【００１２】
ここで、前記第１Ｐ型拡散層が、基板表面から深さ０．４μｍまでの領域に形成され、前記第２Ｐ型拡散層が、基板内の深さ０．４μｍから１．０μｍまでの領域に形成されるようにすることが好ましい。
これによれば、基板表面下の０．４μｍ〜１μｍの範囲のＰ型不純物濃度を従来よりも高くしているので、従来の１．２〜１．４倍程度の大きな降伏電流を流すことができる。したがって、従来と同じ性能の保護回路として用いる場合、保護回路の面積を縮小することができる。
【００１３】
また、この発明は、Ｐ型導電性の半導体基板の表面上に、アノード電極形成領域とカソード電極形成領域とを離隔して形成するように、所定間隔をあけて素子分離領域を形成する素子分離工程と、前記カソード電極形成領域に、Ｎ型不純物をイオン注入する第１注入工程と、前記アノード電極形成領域に、Ｐ型不純物をイオン注入する第２注入工程と、前記アノード電極形成領域全体およびカソード電極形成領域の一部分にＰ型不純物をイオン注入する第３注入工程と、アニール処理により前記イオン注入したＰ型およびＮ型不純物を熱拡散させる熱拡散工程と、前記半導体基板上であって前記アノード電極形成領域およびカソード電極形成領域にスパッタリングにより金属材料を堆積させて、アノード電極とカソード電極を形成させる電極形成工程とを含むことを特徴とする半導体装置の製造方法を提供するものである。
【００１４】
ここで、前記第３注入工程の後、前記アノード電極形成領域の基板内には２層からなるＰ型不純物層が形成され、基板表面に近い側に形成されたＰ型不純物層のＰ型不純物の濃度は、その下方に形成されたＰ型不純物層よりも高濃度とすることが好ましい。
さらに、従来のようにＰＮ接合湾曲部で降伏電流が集中するのを避けるため、前記第３注入工程でカソード電極形成領域に注入されるＰ型不純物は、カソード電極形成領域内であって、かつ前記素子分離領域に接する部分から０．５μｍ以上離れた領域に注入されるようにすることが好ましい。
【００１５】
また、この発明は、前記半導体基板上であって、前記アノード電極形成領域およびカソード電極形成領域にそれぞれアノード電極とカソード電極を形成し、アノード電極とカソード電極とによって形成されるダイオードを、入出力端子の保護回路として用いることを特徴とする半導体装置を提供するものである。
【００１６】
【発明の実施の形態】
以下、図面を使用して本発明の実施の形態を説明する。なお、以下の実施例の記載によって、この発明が限定されるものではない。
【００１７】
以下の実施例の説明では、第１導電型をＰ型、第２導電型をＮ型として説明するが、これに限るものではなく、逆に第１導電型をＮ型とし、第２導電型をＰ型と読みかえてもよい。
すなわち、半導体基板として、Ｐ型基板のみならず、Ｎ型基板を用いて半導体装置を構成することができ、この場合も以下の実施の形態に示すものと同様の機能、効果を奏することができる。
【００１８】
＜半導体装置の構成＞
図１に、この発明の半導体装置の一実施例の断面図を示す。
ここでは、半導体基板１０１としてＰ型不純物を含む、いわゆるＰウェル１０２（Ｐ型基板）を用いるものとする。すなわち第１導電型＝Ｐ型である。
【００１９】
図１に示すように、Ｐウェル１０２の表面上にＳｉＯ２膜からなる素子分離領域１０３が、所定の間隔だけ離隔されて複数個形成されており、この素子分離領域１０３の間の領域が活性領域となる。
活性領域には電極が形成されるが、この発明では、少なくともアノード電極１１４が形成される領域（アノード電極形成領域Ａ）と、カソード電極１１５が形成される領域（カソード電極形成領域Ｂ）とを含む。
アノード電極形成領域Ａの基板内部において、Ｐ型不純物の濃度が比較的高いＰ＋型拡散層１１１と、Ｐ型不純物の濃度が比較的低いＰ型拡散層１１２とが、基板表面から見てこの順に形成される。
【００２０】
この発明の半導体装置は種々の用途の半導体素子の保護回路として用いることができるので、この２つの拡散層の深さは一義的に定められるものではないが、たとえば、Ｐ＋型拡散層１１１の深さは、基板表面から０．４μｍ程度とし、Ｐ型拡散層１１２の深さは０．４μｍから１．０μｍ程度とすればよい。
また、Ｐ＋型拡散層１１１のＰ型不純物の濃度は、たとえば１ｃｍ３あたり１．０×１０２０〜１．０×１０１７程度とし、Ｐ型拡散層１１２のＰ型不純物の濃度は、たとえば１ｃｍ３あたり１．０×１０１７〜１．０×１０１６程度とする。
このように、２つの拡散層（１１１，１１２）の濃度および深さを設定すれば、Ｐウェル１０２の不純物濃度よりも不純物濃度が約１桁高いＰ型拡散層１１２が存在するために、アノード電極形成領域の抵抗値を下げることができ、大きな降伏電流を流せるという効果を得ることができる。
【００２１】
図１のアノード電極形成領域Ａにおいて、Ｐ＋型拡散層１１１の一部分の上方であって、絶縁膜１１３の開口部にアノード電極１１４が形成される。
カソード電極形成領域Ｂの基板内部において、Ｎ型不純物が注入されたＮ＋型拡散層１１０と、Ｐ型不純物が注入されたＰ型拡散層１１２とが、基板表面から見てこの順に形成される。
ここで、たとえばＮ＋型拡散層１１０の深さは基板表面から０．４０μｍ程度の領域とし、その下のＰ型拡散層１１２の深さは０．４０μｍから１．０μｍ程度の領域とする。
また、Ｎ＋型拡散層１１０のＮ型不純物濃度はたとえば１ｃｍ３あたり１．０×１０２０〜１．０×１０１７程度とし、Ｐ型拡散層１１２のＰ型不純物濃度はたとえば１ｃｍ３あたり１．０×１０１７〜１．０×１０１６程度とする。
【００２２】
Ｎ＋型拡散層１１０は、２つの素子分離領域１０３にはさまれたカソード電極形成領域全体にわたって形成するが、その下方のＰ型拡散層１１２は、カソード電極形成領域Ｂの一部分に形成する。特に、素子分離領域１０３との境界に近い部分には、Ｐ型拡散層１１２は形成しないようにすることが好ましい。これは、この半導体装置を保護回路のダイオードとして用いた場合、ＰＮ接合の湾曲部で降伏電流が集中して流れないようにするためである。
【００２３】
たとえば、カソード電極形成領域Ｂ内のＰ型拡散層１１２を形成する領域は、素子分離領域１０３に接する部分から、少なくとも０．５μｍ程度以上離れた領域とすることが好ましい。このように、Ｐ型拡散層１１２を形成する領域を限定すれば、ＰＮ接合の湾曲部ではなく、比較的面積の広いカソード電極形成領域Ｂ内のＰ型拡散層１１２の下方で降伏電流を流すことができる。
また、カソード電極形成領域Ｂにおいて、Ｐ型拡散層１１２の上方には、絶縁膜１１３の開口部に、カソード電極１１５が形成される。
【００２４】
＜半導体装置の製造方法＞
図２および図３に、この発明の半導体装置の製造工程の一実施例の説明図を示す。
この半導体装置は、アノード電極とカソード電極からなるダイオードである。
図２（ａ）：素子分離工程
まず、シリコンなどの半導体基板１０１を用意し、この基板１０１にボロン等のＰ型不純物を注入し、Ｐウェル１０２を形成する。
次に、Ｐウェル１０２の表面上の所定の領域に、ロコス酸化法を用いて約０．４μｍ厚さのＳｉＯ２膜１０３を形成し、素子分離を行う。
【００２５】
図２（ａ）においては、３つのＳｉＯ２膜１０３により分離された２つの素子領域を示している。ここで、左側の素子領域Ａがダイオードのアノード電極が形成される領域（アノード電極形成領域）とし、右側の素子領域Ｂがダイオードのカソード電極が形成される領域（カソード電極形成領域）とする。
【００２６】
図２（ｂ）：カソード電極形成領域へのＮ型不純物の注入
まず、フォトリソグラフィー法を用いてアノード電極を形成する左側のアノード電極形成領域Ａを覆うように、レジスト１０４を形成する。
次に、イオン注入法を用いて、右側のカソード電極形成領域ＢのＰウェル１０２部分に、Ｎ型不純物１０５を注入する。ここで、Ｎ型不純物１０５としては、リンや砒素を用いる。
また注入量は、２〜４×１０１５〔ａｔｏｍｓ／ｃｍ２〕程度とする。これにより、Ｐウェル１０２の表面近傍のカソード電極を形成する領域に、Ｎ型不純物の層１０５ができる。
【００２７】
図２（ｃ）：アノード電極形成領域へのＰ型不純物の注入
まず、前工程で形成したレジスト１０４を除去し、フォトリソグラフィー法を用いて、カソード電極形成領域Ｂを覆うように、レジスト１０６を形成する。
次に、イオン注入法を用いて、アノード電極形成領域ＡのＰウェル１０２部分に、Ｐ型不純物１０７を注入する。ここで、Ｐ型不純物１０７としては、ボロンまたは二弗化ボロンを用いる。
また、注入量は、１〜３×１０１５〔ａｔｏｍｓ／ｃｍ２〕程度とする。これにより、アノード電極を形成する領域に、Ｐ型不純物の層１０７ができる。
【００２８】
図３（ａ）：Ｐ型不純物の注入
この工程は、アノード電極形成領域ＡのＰ型不純物濃度を高くするための工程である。
まず、前工程で形成したレジスト１０６を除去し、カソード電極形成領域Ｂの一部を覆うように、フォトリソグラフィーを用いてレジスト１０８を形成する。
次に、イオン注入法を用いて、Ｐ型不純物１０９を、アノード電極形成領域Ａおよびカソード電極形成領域Ｂの一部分とに注入する。ここで、Ｐ型不純物１０９としては、ボロンまたは二弗化ボロンを用い、注入量は、３×１０１２〜１×１０１３〔ａｔｏｍｓ／ｃｍ２〕程度とする。
【００２９】
この工程によれば、アノード電極形成領域ＡのＰ型不純物の濃度を高くすることができ、カソード電極形成領域Ｂの一部分にＰ型不純物の層１０９−２が形成される。
もし仮に、カソード電極形成領域Ｂの全体に、Ｐ型不純物の層１０９−２を形成すると、従来のようにＰＮ接合の湾曲部で降伏電流が流れてしまうので、大きな降伏電流は流せない。したがってカソード電極形成領域Ｂの一部分にのみ、Ｐ型不純物を注入する。
たとえば、図３（ａ）に示すようにカソード電極形成領域Ｂの幅ｍを１０μｍとした場合、素子分離領域であるＳｉＯ２膜１０３の端部からの幅ｎ＝０．５μｍ程度の部分にはＰ型不純物１０９が形成されないように、レジスト１０８を形成する。このように、カソード電極形成領域Ｂ内の素子分離領域近傍部分に、Ｐ型不純物１０９が形成されない領域を設けることにより、ＰＮ接合の湾曲部で降伏電流が流れるのを防止し、カソード電極下の広い面積部分で大きな降伏電流を流すことが可能となる。
図３（ａ）において、Ｐ型不純物層１０７が第１Ｐ型拡散層、Ｐ型不純物層１０９−１が第２Ｐ型拡散層、Ｐ型不純物層１０９−２が第３Ｐ型拡散層に対応する。
【００３０】
図３（ｂ）：拡散工程
ここでは、前工程で形成したレジスト１０８を除去し、８００℃で、３０〜６０分程度、アニール処理を行う。この処理により、注入した不純物が活性化され、図３（ｂ）に示すように、Ｎ＋型拡散層１１０、Ｐ＋型拡散層１１１、およびＰ型拡散層１１２が形成される。
【００３１】
図３（ｃ）：電極の形成
まず、図３（ｃ）に示すように、上記基板表面全体に、ＳｉＯ２膜などの絶縁膜１１３を、０．５〜１．０μｍ程度堆積させる。
次に、フォトグラフィー処理および電極形成領域（Ａ，Ｂ）の部分のエッチング処理を行うことにより、電極を形成する領域の絶縁膜１１３を除去し、開口部を形成する。その後、スパッタリング法によりメタル材料を開口部に積層させた後、フォトリソグラフィー処理とエッチング処理を行う。これにより、図３（ｃ）に示すように、開口部に、アノード電極１１４とカソード電極１１５が形成される。
図３（ｃ）が、この発明の半導体装置の一実施例である入出力保護用のダイオードの完成構造図である。
【００３２】
図４に、この発明の半導体装置の降伏電流経路の説明図を示す。
この図４と、従来の図１０とを比較すると、ＰＮ接合底面部の広い面積部分、すなわち図４のＰＮ接合底面部３５の部分において大きな降伏電流が流れていることがわかる。
また、図５に、この発明の半導体装置のカソード電圧電流特性、すなわちダイオードの逆方向電流特性（降伏電流特性）を示す。
図５によれば、カソード電圧が約１５Ｖのときに接合降伏が始まり、降伏電流（カソード電流）が流れ始める。さらに、約２５Ｖ付近より高い電圧では、従来よりも大きな降伏電流が流れ、カソード電圧が５０Ｖの場合には、従来の約１．４倍の降伏電流を流すことができる。
【００３３】
このように、大きな降伏電流を流すことができるのは、アノード電極１１４の下方のＰウェル１０２表面近傍におけるＰ型不純物の濃度を高くしているので、このアノード電極下の抵抗値が小さくなっているからと考えられる。
図６に、図４の断面（Ａ１−Ａ２）におけるこの発明の半導体装置のアノード電極１１４の下のＰ型不純物濃度、図７に図４の断面（Ｃ１−Ｃ２）におけるカソード電極１１５の下のＰ型不純物濃度の分布を示す。
図の横軸は、半導体基板１０１の表面からの深さを示している。
【００３４】
図７において、カソード電極下のＰ型不純物濃度分布は、０．４μｍ〜０．９μｍの深さで、Ｐ型不純物濃度が高くなっているが、図１０に示した従来の場合でも同様の分布傾向を示し、顕著な差はない。
一方、図６において、アノード電極下のＰ型不純物濃度の分布では、０．４μｍ〜０．９μｍの深さについて、この発明の方が図１０に示した従来の場合よりも、高いＰ型不純物濃度を示している。
たとえば、深さが０．６μｍ程度のところでは、Ｐ型不純物濃度は、１桁近く高い値を示している。
すなわち、アノード電極１１４の下方の基板表面近傍のＰ型不純物濃度を従来よりも高くしているので、アノード電極下の抵抗値を小さくでき、従来よりも大きな降伏電流を流すことができる。
【００３５】
たとえば、アノード電極下の基板表面近傍のＰ型不純物濃度は、深さ０．４〜０．９μｍの範囲において、従来よりも１０倍〜１００倍高くすることが好ましく、特に、深さ０．４〜０．６０μｍ程度のところで、従来より１０倍高くすることが好ましい。
このように、Ｐ型不純物濃度を調整すれば、カソード電圧が３０Ｖ〜５０Ｖの範囲内において、従来の１．２倍〜１．４倍程度の降伏電流（カソード電流）を流すことができる。
【００３６】
また、図１０の従来のものとの比較において、従来と同様の降伏電流を得るだけでよい場合には、カソード電極の面積を、従来の面積の１／１．２倍から１／１．４倍程度にまで縮小することができる。
言いかえれば、カソード電極の面積を、従来の面積よりも１７％〜２９％程度、縮小することができる。
したがって、この発明の半導体装置を入出力端子の静電破壊の保護回路として用いた場合、保護回路の占める面積を小さくすることができるので、その結果、半導体ＩＣの小型化を図ることができる。
【００３７】
【発明の効果】
この発明によれば、第１電極形成領域に不純物濃度が高い部分を形成しているので、大きな降伏電流を流すことができる。
また、この発明によれば、アノード電極形成領域の基板表面近傍のＰ型不純物の濃度を局所的に高くしているので、アノード電極下の抵抗値を小さくでき、従来よりも大きな降伏電流を流すことができる。
したがって、この発明の半導体装置を保護回路として用いた場合、従来よりも保護回路の占める面積を縮小することができる。
【図面の簡単な説明】
【図１】この発明の半導体装置の一実施例の構成を示す断面図である。
【図２】この発明の半導体装置の一実施例の製造工程の説明図である。
【図３】この発明の半導体装置の一実施例の製造工程の説明図である。
【図４】この発明の半導体装置の降伏電流経路の説明図である。
【図５】この発明の半導体装置の一実施例の逆方向電流特性の説明図である。
【図６】この発明の半導体装置の一実施例のアノード電極下のＰ型不純物濃度の分布図である。
【図７】この発明の半導体装置の一実施例のカソード電極下のＰ型不純物濃度の分布図である。
【図８】従来の保護回路の説明図である。
【図９】従来のダイオードの降伏電流経路の説明図である。
【図１０】従来のダイオードの降伏電流経路の説明図である。
【符号の説明】
１  アノード電極
２  カソード電極
３  Ｐ型不純物領域
４  Ｎ型不純物領域
５  ＰＮ接合湾曲部
６  降伏電流経路
１１  アノード電極
１２  カソード電極
１３  Ｐ型不純物領域
１４  Ｎ型不純物領域
１５  ＰＮ接合底面部
１６  降伏電流経路
３３  Ｐ型不純物領域
３４  Ｎ型不純物領域
３５  ＰＮ接合底面部
３６  降伏電流経路
１０１  半導体基板
１０２  Ｐウェル
１０３  ＳｉＯ２膜
１０４  レジスト
１０５  Ｎ型不純物
１０６  レジスト
１０７  Ｐ型不純物
１０８  レジスト
１０９  Ｐ型不純物
１１０  Ｎ＋型拡散層
１１１  Ｐ＋型拡散層
１１２  Ｐ型拡散層
１１３  絶縁膜
１１４  アノード電極
１１５  カソード電極
【図１】
2004296883.tif 000003
【図２】
2004296883.tif 000004
【図３】
2004296883.tif 000005
【図４】
2004296883.tif 000006
【図５】
2004296883.tif 000007
【図６】
2004296883.tif 000008
【図７】
2004296883.tif 000009
【図８】
2004296883.tif 000010
【図９】
2004296883.tif 000011
【図１０】
2004296883.tif 000012