(57)【要約】【課題】表面平滑性に優れたＺｎＯ薄膜を有し、結晶性に優れ、良好な電気特性を有する半導体デバイスを得る。【解決手段】ＺｎＯ基板１の亜鉛極性面１ａ上にＺｎＯを主成分とするＺｎＯ系薄膜（ｎ形コンタクト層６、ｎ形クラッド層７、活性層８、ｐ形クラッド層９、ｐ形コンタクト層１０）をＥＣＲスパッタ法等で順次成膜する。次いで、真空蒸着法等によりｐ形コンタクト層１０の表面に透明電極３及びｐ側電極４を形成し、また、ＺｎＯ基板１の酸素極性面１ｂ上にｎ側電極５を形成する。また、上記ＺｎＯ系の各薄膜はいずれも亜鉛極性を有する。【選択図】　図１
2004022625.tif 000002
【特許請求の範囲】
【請求項１】
亜鉛極性面と酸素極性面とを有する酸化亜鉛を主成分とする単結晶基板の前記亜鉛極性面上に酸化亜鉛を主成分とする少なくとも１層以上の薄膜が形成されていることを特徴とする半導体デバイス。
【請求項２】
前記薄膜は亜鉛極性を有していることを特徴とする請求項１記載の半導体デバイス。
【請求項３】
前記薄膜は多層膜からなり、該多層膜は発光層を形成していることを特徴とする請求項１又は請求項２記載の半導体デバイス。
【請求項４】
前記薄膜は多層膜からなり、該多層膜はスイッチング部を形成していることを特徴とする請求項１又は請求項２記載の半導体デバイス。
【請求項５】
酸化亜鉛を主成分とする単結晶基板の表面が亜鉛極性面又は酸素極性面のいずれであるかを判別し、酸化亜鉛を主成分とする少なくとも１層以上の薄膜を前記亜鉛極性面上に形成することを特徴とする半導体デバイスの製造方法。
【請求項６】
前記薄膜は亜鉛極性を有していることを特徴とする半導体デバイスの製造方法。
【請求項７】
プラズマ生成室と成膜室とを備えたスパッタリング装置を設け、該スパッタリング装置を使用してスパッタリング処理を施し、前記薄膜を形成することを特徴とする請求項５又は請求項６記載の半導体デバイスの製造方法。
【請求項８】
前記スパッタリング処理は、電子サイクロトロン共鳴プラズマスパッタ法、誘導結合形プラズマスパッタ法、ヘリコン波励起プラズマスパッタ法、イオンビームスパッタ法、又はクラスタビームスパッタ法の中から選択されたいずれかの方法で行うことを特徴とする請求項７記載の半導体デバイスの製造方法。
【請求項９】
前記薄膜は、分子線エピタキシ法、有機金属化学気相法、レーザ分子線エピタキシ法、又はレーザアブレーション法の中から選択されたいずれかの方法で行うことを特徴とする請求項５又は請求項６記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体デバイス及び該半導体デバイスの製造方法に関し、より詳しくは半導体材料として酸化亜鉛を使用した半導体デバイス及び該半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
ＩＩ−ＶＩ族化合物半導体の一種である酸化亜鉛（ＺｎＯ）は、ＭｇＯやＣｄＯ等との混晶化によってバンドギャップエネルギを変化させることができ、量子井戸等の多層構造が可能であり、さらには励起子の結合エネルギが非常に大きいことから、発光素子への応用が期待されており、また、可視領域で透明であることから液晶ディスプレイ駆動用の透明薄膜トランジスタへの応用が期待されている。
【０００３】
ところで、ＺｎＯはウルツ鉱型の結晶構造（六方晶）を有しており、図９に示すように、ｃ軸方向（上下方向）に対称中心を有さず、分子構造上極性を有している。
【０００４】
すなわち、ＺｎＯは、図９（ａ）に示すように、Ｚｎ原子５１に結合している３本の結合子が下方を向き、酸素原子５２に結合している３本の結合子が上方を向いている亜鉛極性（＋ｃ極性）と、図９（ｂ）に示すように、Ｚｎ原子５１に結合している３本の結合子が上方を向き、酸素原子５２に結合している３本の結合子が下方を向いている酸素極性（−ｃ極性）とを有している。
【０００５】
ここで、上記極性とは、上記結合子の向きを示しており、表面終端元素のことではない。
【０００６】
そして、従来より、ＰＭＢＥ（ｐｌａｓｍａ−ａｓｓｉｓｔｅｄ　ｍｏｌｅｃｕｌａｒ−ｂｅａｍ　ｅｐｉｔａｘｙ；プラズマアシスト分子線エピタキシ）法により、サファイア基板上に酸素極性を有するＺｎＯ薄膜を成膜することのできることが既に報告されている（ＡＰＰＬＩＥＤ　ＰＨＹＳＩＣＳ　ＬＥＴＴＥＲＳ　Ｖｏｌ．　８０　Ｎｏ．　８　ｐｐ．１３５８　−　１３６０　（２００２）；以下、「第１の従来技術」という）。
【０００７】
また、サファイア基板上にＧａ極性を有するＧａＮを成膜し、成膜条件を制御することにより前記ＧａＮ上に亜鉛極性又は酸素極性を有するＺｎＯ薄膜を成膜することのできることも報告されている（ＡＰＰＬＩＥＤ　ＰＨＹＳＩＣＳ　ＬＥＴＴＥＲＳ　Ｖｏｌ．　７７　Ｎｏ．　２２　ｐｐ．３５７１　−　３５７３　（２０００）；以下、「第２の従来技術」という）。
【０００８】
また、その他の従来技術として、基板上に形成されるＺｎＯ等の圧電膜の極性を規定することのできる技術が既に提案されている（特開２００１−１４４３２８号公報；以下、「第３の従来技術」という）。
【０００９】
該第３の従来技術では、基板の種類に応じて＋面（亜鉛極性）又は−面（酸素極性）を有する圧電膜（ＺｎＯ膜）の形成が可能であり、また、基板加熱温度等の成膜条件を変えることにより、基板上に形成されるＺｎＯ等の圧電膜の極性を制御している。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記第１の従来技術では、サファイア基板上に形成されるＺｎＯ薄膜は、同軸型直衝突イオン散乱分光法（Ｃｏａｘｉａｌ　Ｉｍｐａｃｔ　Ｃｏｌｌｉｓｉｏｎ　Ｉｏｎ　Ｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｓｃｏｐｙ　；　ＣＡＩＣＩＳＳ）により酸素極性を有することが確認されているが、斯かるＺｎＯ薄膜には略六角形状の結晶粒が残留し、表面形状が凹凸状となるため、所望の表面平滑性を有するＺｎＯ薄膜を得ることができない。すなわち、第１の従来技術で形成されたＺｎＯ薄膜の表面形状は平滑性に欠けるため、該ＺｎＯ薄膜を使用して半導体デバイスを製造した場合、結晶粒界を介して電流が流れたり、結晶粒の凸部分で電界集中が生じ、このためデバイス動作が不安定化したり破壊する虞がある。
【００１１】
また、第２の従来技術によれば、成膜条件を変えることにより、ＺｎＯ薄膜の極性を制御することができ、これにより、ＧａＮ上に亜鉛極性又は酸素極性を有するＺｎＯ薄膜を形成することができるが、ＧａＮ上にＺｎＯを成膜する際に基板温度が昇温するため、ＧａＮの構成元素であるＧａがＺｎＯ薄膜へ拡散する虞がある。そして、ＧａはＺｎＯに対しドナーとして作用するため、ＧａがＺｎＯ薄膜中に拡散するとＺｎＯが低抵抗化する。しかも、前記拡散を制御することは困難であるため、半導体デバイスのデバイス特性にバラツキの生じる虞がある。
【００１２】
さらに、上記第２の従来技術は、ＧａＮとＺｎＯとで格子不整合が存在するため、斯かる格子不整合を緩和すべく格子欠陥が導入され、その結果ＺｎＯ薄膜の結晶性が劣化し電気特性の悪化を招来する。
【００１３】
また、上記第３の従来技術は、亜鉛極性又は酸素極性を有する圧電膜の形成については開示されているが、極性が薄膜の表面形状や電気特性に及ぼす影響については何ら開示されておらず、しかも基板材料が圧電膜材料とが異なるため、第２の従来技術と同様、格子不整合に起因した結晶性の悪化を招来する虞があり、信頼性に優れた所望の良好な電気特性を得ることができないという問題点がある。
【００１４】
本発明はこのような事情に鑑みなされたものであって、表面平滑性に優れたＺｎＯ薄膜を具備することにより、結晶性に優れ、良好な電気特性を有する半導体デバイス、及び半導体デバイスの製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明者らは、表面平滑性が良好なＺｎＯ薄膜を得るべき鋭意研究した結果、酸化亜鉛を主成分とする単結晶基板の亜鉛極性面上にＺｎＯ薄膜を形成することにより、表面平滑性や結晶性に優れ、良好な電気的特性を有する半導体デバイスを得ることができるという知見を得た。
【００１６】
本発明はこのような知見に基づきなされたものであって、本発明に係る半導体デバイスは、亜鉛極性面と酸素極性面とを有する酸化亜鉛を主成分とする単結晶基板の前記亜鉛極性面上に酸化亜鉛を主成分とする少なくとも１層以上の薄膜が形成されていることを特徴としている。
【００１７】
また、本発明者らは、前記薄膜の極性を調べたところ、亜鉛極性を有することが判明した。
【００１８】
したがって、本発明の半導体デバイスは、前記薄膜は亜鉛極性を有していることを特徴としている。
【００１９】
また、本発明の半導体デバイスは、前記薄膜は多層膜からなり、該多層膜は発光層、又はスイッチング部を形成していることを特徴としている。
【００２０】
上記半導体デバイスによれば、表面平滑性や結晶性に優れたＺｎＯ系の多層膜を具備しているので、良好な電気特性を有する発光素子や薄膜トランジスタ等の半導体デバイスを容易に得ることができる。
【００２１】
また、本発明に係る半導体デバイスの製造方法は、酸化亜鉛を主成分とする単結晶基板の表面が亜鉛極性面又は酸素極性面のいずれであるかを判別し、酸化亜鉛を主成分とする少なくとも１層以上の薄膜を前記亜鉛極性面上に形成することを特徴とし、また前記薄膜は亜鉛極性を有していることを特徴としている。
【００２２】
上記製造方法によれば、酸化亜鉛基板の亜鉛極性面上に容易且つ確実に所望のＺｎＯ系薄膜を形成することができる。
【００２３】
また、本発明の半導体デバイスは、プラズマ生成室と成膜室とを備えたスパッタリング装置を設け、該スパッタリング装置を使用してスパッタリング処理を施し、前記薄膜を形成することを特徴としている。
【００２４】
上記製造方法によれば、スパッタリング処理して成膜することにより、所望の電気的特性を有する半導体デバイスを安価に得ることができ、しかもプラズマ生成室と成膜室とを区分しているので、半導体デバイスがプラズマダメージを受けるのを極力回避することができる。
【００２５】
また、前記スパッタリング処理は、電子サイクロトロン共鳴プラズマスパッタ法、誘導結合形プラズマスパッタ法、ヘリコン波励起プラズマスパッタ法、イオンビームスパッタ法、又はクラスタビームスパッタ法の中から選択されたいずれかの方法で行うのが好ましく、或いは前記薄膜は、分子線エピタキシ法、有機金属化学気相法、レーザ分子線エピタキシ法、又はレーザアブレーション法の中から選択されたいずれかの方法で行うのも好ましい。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態を図面に基づいて詳説する。
【００２７】
図１は本発明に係る半導体デバイスの一実施の形態（第１の実施の形態）としての発光ダイオード（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ　；　以下、「ＬＥＤ」という）の模式断面図である。
【００２８】
同図において、１はｎ形導電形を有する導電性のＺｎＯを主成分とする単結晶基板（以下、「ＺｎＯ基板」という）であって、該ＺｎＯ基板１は亜鉛極性面１ａと酸素極性面１ｂとを有している。
【００２９】
そして、該ＬＥＤでは、ＺｎＯ基板１の亜鉛極性面１ａ上に発光層２が形成され、該発光層２の表面には酸化インジウムスズ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ　；　以下、「ＩＴＯ」という）からなる膜厚約１５０ｎｍの透明電極３が形成され、さらに該透明電極３の表面略中央部にはＮｉ膜、Ａｌ膜、及びＡｕ膜が順次積層された膜厚総計約３００ｎｍのｐ側電極４が形成されている。また、ＺｎＯ基板１の酸素極性面１ｂ上にはＴｉ膜及びＡｕ膜が順次積層された膜厚総計約３００ｎｍのｎ側電極５が形成されている。
【００３０】
上記発光層２は、具体的には、ｎ形コンタクト層６、ｎ形クラッド層７、活性層８、ｐ形クラッド層９、及びｐ形コンタクト層１０が順次積層された多層膜で構成されている。すなわち、活性層８は、ｎ形クラッド層７及びｐ形クラッド層９に挟持され、また、ｎ形クラッド層７はｎ形コンタクト層６及びＺｎＯ基板１を介してｎ側電極５に接続され、ｐ形クラッド層９はｐ形コンタクト層１０を介して透明電極３に接続されている。
【００３１】
活性層８は、ＣｄＯとＺｎＯとを混晶させた膜厚約２００ｎｍのＣｄｘＺｎ１−ｘＯ（ｘは、０≦ｘ＜１で、例えば０．１）で形成されている。尚、該活性層８は、ｎ形のキャリアである電子とｐ形のキャリアである正孔との再結合により発光し、発光する光の波長はバンドギャップエネルギにより決定される。
【００３２】
また、ｎ形クラッド層７及びｐ形クラッド層９は、キャリアを活性層８内に有効に閉じ込める必要があることから、前記活性層８よりバンドギャップエネルギが大きく、例えば、ＭｇＯとＺｎＯとを混晶させたＭｇｙＺｎ１−ｙＯ（ｙは、０≦ｙ＜１で、例えば０．２）からなり、ｎ形クラッド層７の膜厚は約２０００ｎｍ、ｐ形クラッド層９の膜厚は約６００ｎｍに形成されている。
【００３３】
また、ｎ形コンタクト層６及びｐ形コンタクト層１０は、共に膜厚約２００ｎｍのＺｎＯで形成されている。
【００３４】
次に、上記ＬＥＤの製造方法を説明する。
【００３５】
まず、ＳＣＶＴ（Ｓｅｅｄｅｄ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｔｒａｎｓｐｏｒｔ）法等でＺｎＯ単結晶を作製し、ＺｎＯ単結晶を結晶軸のｃ軸方向に垂直な面に切出して鏡面研磨を施し、ＺｎＯ基板を作製してその極性を確認する。
【００３６】
ＺｎＯのように圧電性を有する化合物半導体の極性を判別する方法としては、同軸型直衝突イオン散乱分光（ＣＡＩＣＩＳＳ）法（ＡＰＰＬＩＥＤ　ＰＨＹＳＩＣＳ　ＬＥＴＴＥＲＳ　Ｖｏｌ．７２　（１９９８）　ｐ８２４）、収束電子線回折（ＣＢＥＤ）法（ＡＰＰＬＩＥＤ　ＰＨＹＳＩＣＳ　ＬＥＴＴＥＲＳ　Ｖｏｌ．６９　（１９９６）　ｐ３３７）、非線型誘電率顕微鏡（ＳＮＤＭ）法（先端技術シンポジウム「圧電材料と弾性波デバイス」（２０００年２月）　ｐｐ．２３−３０）等が知られているが、本実施の形態ではＳＮＤＭ（Ｓｃａｎｎｉｎｇ　Ｎｏｎｌｉｎｅａｒ　Ｄｉｅｌｅｃｔｒｉｃ　Ｍｉｃｒｏｓｃｏｐｙ）法でＺｎＯ基板の極性を確認している。
【００３７】
すなわち、ＳＮＤＭは、ＺｎＯ基板１上でプローブ探針を走査させながら電位を印加するとＺｎＯ基板１の極性を反映した強度信号を検出する。一方、印加電位が「０」のときは電位が印加されていないため、極性を反映した強度信号は検出されない。つまり、ＳＮＤＭ法では、ＺｎＯ基板１上に電位を印加すると、印加電位が「０」の場合に比べ、強度信号が＋側又は−側に変位することとなる。したがって、ＳＮＤＭ法では、印加電位が「０」のときの強度を基準信号とし、ＺｎＯ基板１上でプローブ探針を走査させながら電位を印加したときの強度信号を極性信号とすることにより、極性信号が基準信号に対して＋側に変位するか−側に変位するかでＺｎＯ基板の極性を判別することができる。尚、本実施の形態では、ＳＮＤＭの構成上、極性信号が基準信号に対し−側に変位したときは＋極性（亜鉛極性）を示し、極性信号が基準信号に対し＋側に変位したときは−極性（酸素極性）を示すようになっている。
【００３８】
図２（ａ）（ｂ）はＺｎＯ基板１の極性特性を示す図であって、横軸は走査長（μｍ）、縦軸は強度（ａ．ｕ．；任意単位）を示している。また、図２中、矢印Ｘ方向がＺｎＯ基板１の極性信号を示し、矢印Ｘ′方向は電位を印加しなかった場合の基準信号を示している。
【００３９】
そして、図２（ａ）に示すように、極性信号が基準信号に比べて−側に変位した場合はＺｎＯ基板１の極性面は亜鉛極性面であり、図２（ｂ）に示すように、極性信号が基準信号に比べて＋側に変位した場合はＺｎＯ基板１の極性面は酸素極性面であると判別することができる。
【００４０】
次に、上述の如くＺｎＯ基板１の極性を判別した後、電子サイクロトロン共鳴（Ｅｌｅｃｔｒｏｎ　Ｃｙｃｌｏｔｒｏｎ　Ｒｅｓｏｎａｎｃｅ　；　以下、「ＥＣＲ」という）スパッタ装置を使用し、ＺｎＯ基板１の亜鉛極性面１ａ上にＺｎＯ薄膜を積層する。
【００４１】
すなわち、プラズマ生成室と成膜室とに区分されたＥＣＲスパッタ装置を準備し、亜鉛極性面１ａが上面となるようにＺｎＯ基板１を成膜室の所定位置にセッティングし、ＺｎＯ基板１を温度３００〜８００℃に加熱する。
【００４２】
次いで、酸素等の反応性ガス及びアルゴン等のプラズマ生成用ガスをプラズマ生成室に供給すると共に、サイクロトロンが共鳴する周波数（２．４５ＧＨｚ）でマイクロ波放電を行い、これによりプラズマ生成室でプラズマを生成する。
【００４３】
そしてこの後、スパッタターゲットに高周波電力（例えば、１５０Ｗ）を印加し、プラズマ生成室で生成されたプラズマを使用してターゲット物質（ＺｎＯ）をスパッタリングし、反応性スパッタリングによりＺｎＯ基板１の表面にＺｎＯからなるｎ形コンタクト層６を形成する。次に、ＭｇＯとＺｎＯとを所望の混合比にて焼結したターゲットを使用して反応性スパッタリングを行い、ＭｇｙＺｎ１−ｙＯ（０≦ｙ＜１）からなるｎ形クラッド層７を形成する。
【００４４】
以下、同様にして反応性スパッタリングを施し、順次ＣｄｘＺｎ１−ｘＯ（０≦ｘ＜１）からなる活性層８、ＭｇｙＺｎ１−ｙＯ（０≦ｙ＜１）からなるｐ形クラッド層９、ＺｎＯからなるｐ形コンタクト層１０を形成する。尚、各薄膜の膜厚は反応時間を制御することにより所望膜厚に設定される。
【００４５】
次に、真空蒸着法によりＺｎＯ基板１の酸素極性面１ｂの表面にＴｉ膜及びＡｕ膜を順次成膜してｎ側電極５を形成し、次いで、真空蒸着法によりｐ形コンタクト層１０の表面にＩＴＯ膜を成膜して透明電極３を形成し、その後、リフトオフ法によりＮｉ、Ａｌ、Ａｕを順次積層してｐ側電極４を形成する。
【００４６】
このように本第１の実施の形態では、ＺｎＯ基板１の亜鉛極性面１ａ上にＺｎＯ系の多層膜からなる発光層２を形成しており、これにより、表面平滑性に優れたＺｎＯ系薄膜が順次積層され、その結果、ｎ型クラッド層７の表面は、図３（図１のＡ部拡大図）に示すように、平滑なテラス１１と直線状のステップ１２を有する表面平滑性に優れた薄膜となり、したがって表面に結晶粒や凹凸部が残存することもなく、表面平滑性に優れたＺｎＯ薄膜を得ることができる。
【００４７】
尚、図３に示すような平滑性に優れた薄膜は、ｎ型クラッド層７のみではなく、ｎ型コンタクト層６、活性層８、ｐ型クラッド層９、及びｐ型コンタクト層１０でも同様に得ることができる。
【００４８】
そして、このように前記ＺｎＯ系薄膜が表面平滑性に優れているため、結晶粒界を介して電流が流れたり、ＺｎＯ膜の表面で電界集中が生じることもなく、したがって電子が移動する際に散乱を生じることもなく、電子の移動度も大きく結晶性に優れた電気特性の良好なＬＥＤを得ることができる。
【００４９】
また、上記第１の実施の形態では、ＥＣＲスパッタ装置を使用し、スパッタリング処理によりＺｎＯ系薄膜を形成しているので、別途に高価な装置を設ける必要もなく、安価に薄膜形成を行うことができる。しかも、プラズマ生成室と成膜室とが区分されているので、ＺｎＯ薄膜がプラズマダメージを受けるのを極力回避して良質の薄膜を得ることができる。
【００５０】
また、本実施の形態では、更にＳＮＤＭを使用しＺｎＯ基板１の表面に形成されたＺｎＯ薄膜の極性を調べた。
【００５１】
すなわち、ＳＮＤＭの深さ方向の感度はプローブ探針の針先半径と試料であるＺｎＯの誘電率によって決定されるが、ＺｎＯの場合、プローブ探針の針先半径と同程度の深さにのみ感度があるため、前記針先半径を膜厚より小さくすることにより、下地であるＺｎＯ基板１の極性とは無関係にＺｎＯ薄膜の極性を判別することができる。
【００５２】
図４はＺｎＯ薄膜の極性特性を示す図であって、図２（ａ）（ｂ）と同様、横軸は走査長（μｍ）、縦軸は強度（ａ．ｕ．）を示し、矢印Ｘ方向がＺｎＯ基板１の極性信号を示し、矢印Ｘ′方向は電位を印加しなかった場合の基準信号を示している。
【００５３】
そして、この図４から明らかなように、極性信号が基準信号に比べて−側に変位しており、ＺｎＯ薄膜は亜鉛極性を有していることが分かる。すなわち、ＺｎＯ基板１の亜鉛極性面上に形成されたＺｎＯ系薄膜は亜鉛極性を有していることとなる。
【００５４】
尚、本実施の形態では、発光層２として、ｐ型クラッド層９とｎ型クラッド層７で活性層８を挟持させたダブルヘテロ構造を使用しているが、ｐｎ接合構造、ＭＩＳ（メタル−絶縁層−半導体層）構造、或いはシングルヘテロ構造等を使用してもよい。
【００５５】
図５は本発明に係る半導体デバイスの第２の実施の形態としてのレーザーダイオード（Ｌａｓｅｒ　Ｄｉｏｄｅ　；　以下、「ＬＤ」という）の模式断面図である。
【００５６】
すなわち、該ＬＤは、導電性を有するＺｎＯ基板１３の亜鉛極性面１３ａ上に発光層１４が形成され、該発光層１４の表面にはＮｉ膜、Ａｌ膜、及びＡｕ膜が順次積層された膜厚総計約３００ｎｍのｐ側電極１５が形成されている。また、ＺｎＯ基板１３の酸素極性面１３ｂ上にはＴｉ膜及びＡｕ膜が順次積層された膜厚総計約３００ｎｍのｎ側電極１６が形成されている。
【００５７】
上記発光層１４は、具体的には、ｎ形コンタクト層１７、ｎ形クラッド層１８、ｎ形光ガイド層１９、活性層２０、ｐ形光ガイド層２１、ｐ形クラッド層２２、電流制限層２３及びｐ形コンタクト層２４が順次積層された多層膜で構成されている。すなわち、活性層２０は、ｎ形ガイド層１９及びｐ形ガイド層２１を介して夫々ｎ形クラッド層１８及びｐ形クラッド層２２に挟持されている。また、ｎ形クラッド層１８はｎ形コンタクト層１７及びＺｎＯ基板１３を介してｎ側電極１６と接続され、ｐ形クラッド層２２は電流制限層２３及びｐ形コンタクト層２４を介してｐ側電極１５に接続されている。
【００５８】
活性層２０は、具体的には、ＭｇｙＺｎ１−ｙＯ（ｙは、０≦ｙ＜１で、例えば、０．１）からなるバリア層とＣｄｘＺｎ１−ｘＯ（ｘは、０≦ｘ＜１で、例えば、０．１）からなるウェル層とをそれぞれ３ｎｍづつ交互に２〜５層積層した多重量子井戸構造とされている。そして、活性層２０の屈折率がｎ形クラッド層１８及びｐ形クラッド層２２より大きい場合は、活性層２０に光を閉じ込めることができるが、活性層２０が薄膜であるため充分に光を閉じ込めることができないときは、活性層２０からの光の漏出を防止する必要があり、このため光導波路の一部を構成するように活性層２０とｎ形クラッド層１８及びｐ形クラッド層２２との間には該クラッド層１８、２２と活性層２０との間の中間の屈折率を有するｎ形光ガイド層１９及びｐ形光ガイド層２１が介装されている。
【００５９】
そして、ＺｎＯ基板１３の亜鉛極性面１３ａ上にはＺｎＯからなる膜厚約１５００ｎｍのｎ形コンタクト層１７が形成され、また、該ｎ形コンタクト層１７の表面にはＭｇｙＺｎ１−ｙＯ（ｙは、０≦ｙ＜１で、例えば０．２）からなる膜厚約２０００ｎｍのｎ形クラッド層１８が形成され、さらに、該ｎ形クラッド層１８の表面にはＺｎＯからなる膜厚約４０ｎｍのｎ形光ガイド層１９が形成されている。そして、ｎ形光ガイド層１９の表面には上記多重井戸型構造の活性層２０が積層され、該活性層２０の表面にはＭｇｙＺｎ１−ｙＯ（ｙは、０≦ｙ＜１で、例えば０．２）からなる膜厚約４０ｎｍのｐ形光ガイド層２１が形成され、さらに該ｐ形光ガイド層２１の表面にはＭｇｙＺｎ１−ｙＯ（ｙは、０≦ｙ＜１で、例えば０．２）からなる膜厚約２０００ｎｍのｐ形クラッド層２２が形成されている。さらに、ｐ形クラッド層２２の表面には発振領域にのみ電流を流すべくＭｇｙＺｎ１−ｙＯ（ｙは、０≦ｙ＜１で、例えば０．２）からなる膜厚４００ｎｍの電流制限層２３が溝部２３ａを有するように所定形状に形成され、次いで、ｐ形クラッド層２２の表面には電流制限層２３を覆うように断面Ｔ字状にｐ形コンタクト層２４が形成されている。
【００６０】
そして、上記ＬＤも、第１の実施の形態と略同様の方法・手順で製造される。
【００６１】
すなわち、まず、ＳＣＶＴ法等でＺｎＯ単結晶を作製し、ＺｎＯ単結晶を結晶軸のｃ軸方向に垂直な面に切出して鏡面研磨を施し、ＺｎＯ基板を作製し、その極性をＳＮＤＭで確認する。
【００６２】
次いで、第１の実施の形態と同様、ＥＣＲスパッタ装置を準備し、亜鉛極性面１３ａが上面となるようにＺｎＯ基板１３を成膜室の所定位置にセッティングし、ＺｎＯ基板１を温度３００〜８００℃に加熱する。次いで、酸素等の反応性ガス及びアルゴン等のプラズマ生成用ガスをプラズマ生成室に供給すると共に、マイクロ波放電を行って、プラズマ生成室でプラズマを生成し、ターゲット物質（ＺｎＯ）をスパッタリングして反応性スパッタリングにより、ＺｎＯ基板１３の表面にＺｎＯからなるｎ形コンタクト層１７を形成する。
【００６３】
以下同様にして、ターゲット物質を適宜所望物質に変更しながら順次反応性スパッタリングを施し、ｎ形コンタクト層１７、ｎ形クラッド層１８、ｎ形光ガイド層１９、活性層２０、ｐ形光ガイド層２１、ｐ形クラッド層２２、電流制限層２３を順次成膜する。
【００６４】
そして、電流制限層２３を形成した後、成膜されたＺｎＯ基板１３をＥＣＲスパッタ装置から一旦取り出し、前記電流制限層２３の表面にフォトレジストを塗布し、周知のフォトリソグラフィー技術によってレジスト膜をパターン化し、ＮａＯＨなどのアルカリ溶液でエッチング処理を施し、電流制限層２３を所定形状に形成する。
【００６５】
次いで、前記ＺｎＯ基板１３を再びＥＣＲスパッタ装置の所定位置に戻し、反応性スパッタリングを行い、断面Ｔ字状のＺｎＯからなるｐ形コンタクト層２４を成膜する。
【００６６】
そしてこの後、第１の実施の形態と同様、真空蒸着法によりＺｎＯ基板１３の酸素極性面１３ｂの表面にＴｉ膜及びＡｕ膜を順次成膜してｎ側電極１６を形成し、次いで、真空蒸着法によりｐ形コンタクト層２４の表面にＮｉ、Ａｌ、Ａｕを順次積層してｐ側電極１５を形成する。
【００６７】
このように本第２の実施の形態も、第１の実施の形態と同様、ＺｎＯ基板１３の亜鉛極性面１３ａ上にＺｎＯ系多薄膜からなる発光層１４を形成しているので、平滑なテラスと直線状のステップを有するＺｎＯ系薄膜を得ることができる。
【００６８】
そして、このように表面平滑性に優れているため、結晶粒界を介して電流が流れたり、ＺｎＯ膜の表面で電解集中が生じることもなく、したがって電子が移動する際に散乱を生じることもなく、電子の移動度も大きく結晶性が良好となって電気特性の良好なＬＤを得ることができる。
【００６９】
さらに、上記第２の実施の形態でも、第１の実施の形態と同様、ＥＣＲスパッタ装置を使用してスパッタリング処理によりＺｎＯ系薄膜を形成しているので、別途に高価な装置を設ける必要もなく、安価に薄膜形成を行うことができ、また、プラズマ生成室と成膜室とが区分されているので、ＺｎＯ薄膜がプラズマダメージを受けるのを極力回避して良質の薄膜を得ることができる。
【００７０】
図６は本発明に係る半導体デバイスの第３の実施の形態としての薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ　；　以下、「ＴＦＴ」という）の模式断面図であって、該ＴＦＴは、絶縁性のＺｎＯ基板２５と、該ＺｎＯ基板２５上の略中央部に形成された膜厚５０ｎｍのゲ−ト電極２６と、該ゲ−ト電極２６を覆うようにＺｎＯ基板２５上に形成された膜厚２００ｎｍのゲ−ト絶縁層２７と、該ゲ−ト絶縁層２７上に形成された膜厚５０ｎｍの活性層２８と、該活性層２８の略中央部に形成された膜厚約２００ｎｍのチャネル保護層２９と、該チャネル保護層２９の一部を覆うように形成された膜厚約２００ｎｍのソ−ス電極３０及びドレイン電極３１とから構成されている。
【００７１】
そして、上記ＴＦＴでは、ＺｎＯ基板２５以外の構成要素、すなわち、ゲ−ト電極２６、ゲ−ト絶縁層２７、活性層２８、チャネル保護層２９、ソ−ス電極３０及びドレイン電極３１とでスイッチング部を構成し、これらスイッチング部はＺｎＯ基板２５の亜鉛極性面２５ａ上に形成されている。そして、ゲート電極２６、ソース電極３０、及びドレイン電極３１は、ＧａをＺｎＯにドープすることにより低抵抗化されており、またゲート絶縁層２７及びチャネル保護層２９はＮｉをＺｎＯにドープすることにより高抵抗化されている。また、活性層２８は、ノンドープのＺｎＯ薄膜で形成されているが、薄膜形成の際の酸素分圧を制御することにより薄膜中の酸素濃度を調整し、これによりｎ形伝導を有するように形成されている。
【００７２】
そして、上記ＴＦＴも、上記第１及び第２の実施の形態と略同様、ＥＣＲスパッタリング及びフォトリソグラフィー技術を使用して容易に製造することができる。
【００７３】
すなわち、ＺｎＯ基板を作製した後、極性を判別し、その後、ＥＣＲスパッタ装置を使用し、まず、ＧａをドープしたＺｎＯをターゲット物質として反応性スパッタリングを行い、ＺｎＯ基板２５の亜鉛極性面２５ａ上にＺｎＯ膜（ＺｎＯ：Ｇａ）を形成する。
【００７４】
そして、この後、該ＺｎＯ基板２５をＥＣＲスパッタ装置から取り出し、フォトレジストを前記ＺｎＯ膜上に塗布した後、周知のフォトリソグラフィー技術によりレジスト膜をパターン化し、この後、ＮａＯＨなどのアルカリ溶液によりエッチング処理を施し、ゲ−ト電極２６を形成する。
【００７５】
次に、ＮｉをドープしたＺｎＯをターゲット物質として反応性スパッタリングを行い、ＺｎＯ基板２５上にゲート電極を覆うようにしてゲ−ト絶縁層２７を形成し、次いで、ノンドープのＺｎＯをターゲット物質として酸素分圧を制御しながら反応性スパッタリングを行い、活性層２８を形成する。
【００７６】
次いで、ＮｉをドープしたＺｎＯをターゲット物質として反応性スパッタリングを行ってＺｎＯ膜（ＺｎＯ：Ｎｉ膜）を形成した後、上述と同様、該ＺｎＯ膜にフォトレジストを塗布した後、フォトリソグラフィー技術によりレジスト膜をパターン化し、この後ＮａＯＨなどのアルカリ溶液によりエッチング処理を施し、チャネル保護層２９を形成する。
【００７７】
そしてこの後、ＧａをドープしたＺｎＯをターゲット物質として反応性スパッタリングを行い、さらに、上述と同様、該ＺｎＯ：Ｇａ膜にフォトレジストを塗布した後、フォトリソグラフィー技術によりレジスト膜をパターン化し、この後、ＮａＯＨなどのアルカリ溶液によりエッチング処理を施してソ−ス電極３０及びドレイン電極３１を形成する。
【００７８】
このように本第３の実施の形態では、ＴＦＴがＺｎＯ系の多層膜で形成されているので、活性層２８に光が当たった場合でも導電性の変化を抑制することができる。すなわち、従来のように活性層がアモルファスシリコン（ａ−Ｓｉ）で形成されている場合はａ−Ｓｉに光が照射されると導電性を有するようになるため、スイッチング素子の特性が劣化する虞があったのに対し、本第３の実施の形態では、活性層２８が、バンドギャップが約３．３ｅＶと可視光に対して透過性を有するＺｎＯ薄膜で形成されているので、活性層２８に光が照射された場合であっても導電性が変化するのを抑制することができ、スイッチング素子の特性劣化を防止することができる。
【００７９】
しかも、本ＴＦＴを光電変換素子又は第１の実施の形態で示したＬＥＤの上部に一体的に形成することにより、光電変換素子への入射光量を増大させたり又は発光層からの発光量を増大させることができ、開口率を上げることができる。
【００８０】
尚、本発明は上記実施の形態に限定されるものではない。上記実施の形態ではＺｎＯ系薄膜の形成を、ＥＣＲスパッタ法で行っているが、誘導結合形プラズマ（ＩＣＰ）スパッタ法、ヘリコン波励起プラズマ（ＨＷＰ）スパッタ法、イオンビームスパッタ法、又はクラスタビームスパッタ法等を使用してもよく、また、スパッタリング法以外の薄膜形成方法、例えば分子線エピタキシ（ＭＢＥ）法、有機金属化学気相（ＭＯＣＶＤ）法、レーザ分子線エピタキシ（レーザＭＢＥ）法、又はレーザアブレーション法等を使用してＺｎＯ系薄膜を形成するようにしてもよい。
【００８１】
【実施例】
次に、本発明の実施例を具体的に説明する。
【００８２】
本発明者らは、ＥＣＲスパッタ装置を使用し、ＺｎＯ基板の亜鉛極性面にＺｎＯ薄膜を形成し、実施例の試験片を作製し、また、ＺｎＯ基板の酸素極性面にＺｎＯ薄膜を形成し、比較例の試験片を作製した。
【００８３】
すなわち、まず、プラズマ生成室と成膜室とに区分されたＥＣＲスパッタ装置を準備し、ＺｎＯ基板を成膜室の所定位置に配設すると共に、基板温度を６２０℃に加熱した。そして、スパッタガスとして２０ｓｃｃｍのＡｒガス、反応ガスとして１０ｓｃｃｍのＯ２ガスを夫々プラズマ生成室に供給してマイクロ放電してプラズマを発生させ、スパッタターゲットに１５０Ｗの高周波電界を印加し、反応性スパッタリング処理を行い、ＺｎＯ基板上の亜鉛極性面又は酸素極性面に夫々ＺｎＯ薄膜を形成し、実施例及び比較例の試験片を作製した。
【００８４】
次に、本発明者らは、ＺｎＯ薄膜の表面形状を原子間顕微鏡で観察した。
【００８５】
図７は実施例のＺｎＯ薄膜を示し、図８は比較例であるＺｎＯ基板の酸素極性面上に形成されたＺｎＯ薄膜を示している。
【００８６】
この図８から明らかなように、比較例のＺｎＯ薄膜は島状になっており結晶粒界が存在していることが分かる。
【００８７】
これに対して図７に示すように実施例のＺｎＯ薄膜の表面形状は平滑なテラスと略直線状のステップを有する薄膜が得られることが確認された。
【００８８】
すなわち、ＺｎＯ基板の亜鉛極性面に形成されたＺｎＯ薄膜は、ＺｎＯ基板の酸素極性面に形成されたＺｎＯ薄膜に比べて表面平滑性が大幅に優れていることが分かった。
【００８９】
次に、本発明者らは、ＺｎＯ薄膜の自乗平均面粗さＲＭＳを算出し、表面ラフネスを評価した。
【００９０】
その結果、比較例のＺｎＯ薄膜は自乗平均面粗さＲＭＳが２０．４ｎｍであったのに対し、実施例のＺｎＯ薄膜は自乗平均面粗さＲＭＳが１．４ｎｍであり、ＺｎＯ基板では亜鉛極性面上にＺｎＯ薄膜を形成することにより、酸素極性面上にＺｎＯ薄膜を形成した場合に比べ表面平滑性が大幅に向上することが分かった。
【００９１】
次に、本発明者らは、ホール測定を行い、電子の移動度を算出した。
【００９２】
すなわち、結晶性が良好であると電子が移動する際に結晶欠陥による散乱をうけないため移動度が大きくなるのに対し、結晶欠陥が存在すると電子が移動する際に散乱をうけるため移動度が小さくなる。したがって、電子の移動度を算出することにより結晶性の良好性や電気特性を評価することができる。
【００９３】
そこで、本発明者らは、実施例及び比較例の各ＺｎＯ薄膜上に真空蒸着法でＴｉ膜及びＡｕ膜を順次積層して電極を形成し、ホール測定を行って電子の移動度を測定した。
【００９４】
その結果、電子の移動度は比較例では２ｃｍ２／Ｖ・ｓｅｃであったのに対し、実施例は３０ｃｍ２／Ｖ・ｓｅｃと移動度が大きく、したがって実施例は比較例に比べて結晶性に優れ、電気特性が良好であることが確認された。
【００９５】
【発明の効果】
以上詳述したように本発明に係る半導体デバイスは、亜鉛極性面と酸素極性面とを有するＺｎＯ基板の前記亜鉛極性面上にＺｎＯを主成分とする少なくとも１層以上の薄膜が形成されているので、表面平滑性及び結晶性に優れた薄膜を形成することができる。
【００９６】
また、前記薄膜層は亜鉛極性を有しているので、ＺｎＯ基板の亜鉛極性面上に形成されたＺｎＯ系薄膜は亜鉛極性を有していることが分かる。
【００９７】
また、前記薄膜は多層膜からなり、該多層膜は発光層を構成しているので、発光層は表面平滑性及び結晶性に優れ、良好な電気特性を有するＬＥＤやＬＤ等の発光デバイスを得ることができる。
【００９８】
また、前記薄膜は多層膜からなり、該多層膜はスイッチング部を構成することにより、活性層に光が照射された場合であっても導電性が変化するのを抑制することができ、これによりスイッチング素子の特性劣化を防止することのできるＴＦＴ等の半導体デバイスを容易に得ることができる。
【００９９】
また、本発明に係る半導体デバイスの製造方法は、ＺｎＯ基板の表面が亜鉛極性面又は酸素極性面のいずれであるかを判別し、ＺｎＯを主成分とする少なくとも１層以上の薄膜を前記亜鉛極性面上に形成し、また前記薄膜は亜鉛極性を有しているので、亜鉛極性面上にはＺｎＯ系薄膜を容易に形成することができる。
【０１００】
また、プラズマ生成室と成膜室とを備えたスパッタリング装置を設け、該スパッタリング装置を使用してスパッタリング処理を施すので、所望の電気的特性を有する半導体デバイスを安価に得ることができ、しかもプラズマ生成室と成膜室とを区分しているので、半導体デバイスがプラズマダメージを受けるのを極力回避することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体デバイスの一実施の形態（第１の実施の形態）の模式断面図である。
【図２】ＺｎＯの極性特性を示す図である。
【図３】ＺｎＯ基板の亜鉛極性面上に形成されたＺｎＯ薄膜の表面形状を模式的に示した断面図である。
【図４】ＺｎＯ基板の亜鉛極性面上に形成されたＺｎＯ薄膜の極性特性を示す図である。
【図５】本発明に係る半導体デバイスの第２の実施の形態を模式断面図である。
【図６】本発明に係る半導体デバイスの第３の実施の形態を模式断面図である
【図７】ＺｎＯ基板の亜鉛極性面に形成されたＺｎＯ薄膜の表面形状を示す顕微鏡写真である。
【図８】ＺｎＯ基板の酸素極性面に形成されたＺｎＯ薄膜の表面形状を示す顕微鏡写真である。
【図９】ＺｎＯの結晶構造を示す図である。
【符号の説明】
１　　　ＺｎＯ基板
１ａ　　亜鉛極性面
２　　　発光層（ＺｎＯ系薄膜）
１３　　ＺｎＯ基板
１３ａ　亜鉛極性面
１４　　発光層（ＺｎＯ系薄膜）
２５　　ＺｎＯ基板
２５ａ　亜鉛極性面
【図１】
2004022625.tif 000003
【図２】
2004022625.tif 000004
【図３】
2004022625.tif 000005
【図４】
2004022625.tif 000006
【図５】
2004022625.tif 000007
【図６】
2004022625.tif 000008
【図７】
2004022625.tif 000009
【図８】
2004022625.tif 000010
【図９】
2004022625.tif 000011