(57)【要約】【課題】モニタ光の波長が経時的に変動したり、バンドパスフィルタの中心波長が成膜温度環境下で変化しても、膜厚を正確に見積もること。【解決手段】ＣＰＵ１７ａは、フィルタ膜の設計パラメータに基づいて透過率分布を算出し、誘電体多層膜フィルタの目標仕様に収束するか否かを判断する。目標仕様に収束している場合には、今回設計による透過率分布のリップルを算出する。透過率分布のリップルが許容値の範囲内に収まっている場合、今回の設計パラメータを設計値として記憶装置１７ｄに保管する。【選択図】　　図２
2004125863.tif 000002
【特許請求の範囲】
【請求項１】
スペーサ層を一対のミラー層で挟むことによって形成されるファブリペロ型のキャビティユニットを備える誘電体多層膜フィルタを構成する各膜の特性及び配列を設定する工程と、
前記誘電体多層膜フィルタの全体的な光学特性を、当該誘電体多層膜フィルタを構成する各膜の特性及び配列に基づいて算出する工程と、
前記誘電体多層膜フィルタを構成する各膜を基板上に順次堆積する際に当該誘電体多層膜フィルタの透過光を監視するとした場合に、監視対象となる波長を含む所定波長帯域内での透過率のリップルが所定値以下となるか否かを判断する工程と
を備える誘電体多層膜フィルタの製造方法。
【請求項２】
前記リップルが前記所定値以下の場合に対応する前記誘電体多層膜フィルタを構成する各膜の特性及び配列を設計値として確定する工程と、
前記設計値に基づいて、基板上に各膜を順次積層する工程と、
基板上に各膜を積層する際に、当該誘電体多層膜フィルタの透過光を監視することによって膜厚を求める工程と
をさらに備えることを特徴とする請求項１記載の誘電体多層膜フィルタの製造方法。
【請求項３】
前記所定波長帯域は、モニタ光の波長確度及び成膜時の温度変動による波長シフトを考慮した波長変動幅に対応する幅を有することを特徴とする請求項１及び請求項２のいずれか記載の誘電体多層膜フィルタの製造方法。
【請求項４】
透過率のリップルが前記所定値以下となるか否かは、前記誘電体多層膜フィルタを構成する各膜の堆積が終了した段階において判断することを特徴とする請求項１から請求項３のいずれか記載の誘電体多層膜フィルタの製造方法。
【請求項５】
前記スペーサ層は、前記所定中心波長の１／２の整数倍の光学膜厚を有し、前記ミラー層は、前記所定中心波長の１／４の奇数倍の光学膜厚をそれぞれ有する高屈折率層及び低屈折率層を交互に繰り返し積層した構造を有するとともに、前記誘電体多層膜フィルタは、複数のキャビティユニットをカップリング層を介して積層することによって形成されるマルチキャビティ構造を有することを特徴とする請求項１から請求項４のいずれか記載の誘電体多層膜フィルタの製造方法。
【請求項６】
スペーサ層を一対のミラー層で挟むことによって形成されるファブリペロ型のキャビティユニットを有する誘電体多層膜フィルタを構成する各膜の特性及び配列を設定する膜設定手段と、
前記誘電体多層膜フィルタの全体的な光学特性を、前記膜設定手段によって設定された前記誘電体多層膜フィルタを構成する各膜の特性及び配列に基づいて算出する光学特性算出手段と、
前記誘電体多層膜フィルタを構成する各膜を基板上に順次堆積する際に当該誘電体多層膜フィルタの透過光を監視するとした場合に、監視対象となる波長を含む所定波長帯域内での透過率のリップルが所定値以下となるか否かを判断するリップル算出手段と
を備える誘電体多層膜フィルタの製造装置。
【請求項７】
前記リップルが前記所定値以下の場合に、前記膜設定手段が設定した各膜の特性及び配列を設計値として確定する設計値決定手段と、
前記設計値に基づいて、基板上に各膜を順次積層する膜形成手段と、
前記膜形成手段によって基板上に各膜を積層する際に、当該誘電体多層膜フィルタの透過光を監視することによって膜厚を求める膜厚測定手段と
をさらに備えることを特徴とする請求項６記載の誘電体多層膜フィルタの製造装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、波長分離用のバンドパスフィルタ等として用いられる誘電体多層膜フィルタの製造方法及び装置に関する。
【０００２】
【従来の技術】
入射する光のうち、予め定められた設定波長帯の光のみを通過させるバンドバスフィルタが、ＷＤＭ（Ｗａｖｅｌｅｎｇｔｈ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ：波長分割多重）等の光通信用途において用いられている。このようなバンドパスフィルタは、屈折率の高い物質と屈折率の低い物質とを交互に積層した多層膜構造とするのが一般的である。
【０００３】
この種のバンドパスフィルタを作製する際には、上述のように基板上に多層膜構造のフィルタ膜を形成するが、フィルタ膜の形成方法として、真空蒸着法やスパッタリング法等の成膜方法が用いられる。例えば真空蒸着法においては、成膜装置内に２つの蒸着源を設け、一方の蒸着源からある物質を蒸発させて第１種の薄膜の形成を行い、それに続いて他方の蒸発源から別の物質を蒸発させて第２種の薄膜の形成を行うといった作業を繰り返す。これより、相異なる材料からなる薄膜を交互に多層積層したバンドパスフィルタを製造することができる。
【０００４】
この際、積層される各薄膜の光学膜厚を精密に制御する必要がある。このため、例えば各薄膜の形成中にリアルタイムで膜厚を計測して、各薄膜の光学膜厚が目標値となった時点で成膜を終了させるといった手法がとられる。膜厚の計測には、例えば光学式膜厚計が用いられ、基板上のフィルタ膜にモニタ光を照射して干渉作用による透過率変化を測定することで光学膜厚を計測する（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開２００２−２２８８３３号公報
【解決しようとする課題】
しかし、上記の方法では、光源や分光器に経時的な変動が存在することに起因してモニタ光の波長を正確に維持することが困難であるので、フィルタ膜の透過率変化を目標波長で正確に測定することができず、膜厚を正確に見積もることができなくなる場合が生じる。また、成膜中に基板温度が変化することに起因してフィルタ膜に歪等が発生し、バンドパスフィルタの中心波長が目標値からシフトする場合がある。つまり、成膜途中に透過率特性がモニタ光の波長付近でかなり変化してしまう場合には、膜厚を見積もるための前提となる透過率変化曲線が歪んでしまうことを意味し、膜厚を正確に見積もることができなくなる。以上のような事情から、実際製造されるバンドパスフィルタの特性が目的とする特性からずれてしまうといった問題がある。
【０００６】
そこで、本発明は、モニタ光の波長が経時的に変動したり、バンドパスフィルタの中心波長が成膜温度環境下で変化しても、膜厚を正確に見積もることができ、目的とする特性を簡易に実現することができる誘電体多層膜フィルタの製造方法及び装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る誘電体多層膜フィルタの製造方法は、スペーサ層を一対のミラー層で挟むことによって形成されるファブリペロ型のキャビティユニットを備える誘電体多層膜フィルタを構成する各膜の特性及び配列を設定する工程と、誘電体多層膜フィルタの全体的な光学特性をこの誘電体多層膜フィルタを構成する各膜の特性及び配列に基づいて算出する工程と、誘電体多層膜フィルタを構成する各膜を基板上に順次堆積する際にこの誘電体多層膜フィルタの透過光を監視するとした場合に、監視対象となる波長を含む所定波長帯域内での透過率のリップルが所定値以下となるか否かを判断する工程とを備える。ここで、「監視対象となる波長」とは、誘電体多層膜フィルタの成膜中において膜厚計測のために用いるモニタ光の目標波長であり、例えばバンドパスフィルタの中心波長とすることができる。また、「リップルが所定値以下」とは、所定波長帯域内において透過率の最大値と最小値との差が予め定めた上限値以下或いは未満であることを意味するが、設計段階でいくつか得られた誘電体多層膜フィルタのうちリップルが最小であるものを選択する場合も含むものとする。
【０００８】
上記誘電体多層膜フィルタの製造方法では、膜の設計段階で、監視対象となる波長を含む所定波長帯域内での透過率のリップルが所定値以下となるか否かを判断するので、誘電体多層膜フィルタを構成する各膜を基板上に順次堆積する際に発生が予想される透過率のリップルの程度を予め見積もることができる。これにより、透過率のリップルの発生が少ないと期待される条件で基板上に各膜を形成することができるようになるので、例えば成膜中のモニタ光が監視対象となる波長からずれても、膜厚を比較的正確に見積もることができる。つまり、目的とする光学特性を有するバンドパスフィルタ等の誘電体多層膜フィルタを得ることができる。
【０００９】
上記製造方法の具体的な態様では、リップルが所定値以下の場合に対応する誘電体多層膜フィルタを構成する各膜の特性及び配列を設計値として確定する工程と、設計値に基づいて基板上に各膜を順次積層する工程と、基板上に各膜を積層する際にこの誘電体多層膜フィルタの透過光を監視することによって膜厚を求める工程とをさらに備える。この場合、基板上の各膜の膜厚を正確に監視しつつ、所望の光学特性を有するバンドパスフィルタ等の誘電体多層膜フィルタを簡易に得ることができる。
【００１０】
上記製造方法の別の具体的な態様では、所定波長帯域が、モニタ光の波長確度及び成膜時の温度変動による波長シフトを考慮した波長変動幅に対応する幅を有する。なお、▲１▼「モニタ光の波長確度」とは、膜厚計測用のモニタ光の波長変動を意味し、光源や分光器の経時的変動によって生じ、▲２▼「温度変動による波長シフト」とは、成膜中の温度変動によって誘電体多層膜フィルタの透過特性（例えば中心波長）が変化することを意味し、応力等に起因する厚み変化や屈折率変化によって生じると考えられる。この場合、膜厚計測に影響を与える主な原因となると考えられるモニタ光の波長確度と温度変動による波長シフトとを考慮して、必要最小限の範囲で透過率のリップルを監視することになり、迅速で効率的な誘電体多層膜フィルタの設計が可能になる。
【００１１】
上記製造方法の別の具体的な態様では、透過率のリップルが所定値以下となるか否かは、誘電体多層膜フィルタを構成する各膜の堆積が終了した段階において判断する。この場合、各膜の堆積の終了段階において透過率のリップルが少ない設計となるので、肝心の膜厚計測の最終段階をモニタ光の波長確度等の影響を受けにくい状態とすることができる。つまり、迅速で効率的な誘電体多層膜フィルタの設計が可能になる。
【００１２】
上記製造方法の別の具体的な態様では、スペーサ層が、所定中心波長の１／２の整数倍の光学膜厚を有し、ミラー層が、所定中心波長の１／４の奇数倍の光学膜厚をそれぞれ有する高屈折率層及び低屈折率層を交互に繰り返し積層した構造を有するとともに、誘電体多層膜フィルタが、複数のキャビティユニットをカップリング層を介して積層することによって形成されるマルチキャビティ構造を有する。この場合、狭帯域で高精度のバンドパスフィルタを得ることができるので、ＷＤＭ通信用途において、高密度の多重化光信号から所望の波長のみを正確に選択して透過させることができる。
【００１３】
また、本発明に係る誘電体多層膜フィルタの製造装置は、スペーサ層を一対のミラー層で挟むことによって形成されるファブリペロ型のキャビティユニットを有する誘電体多層膜フィルタを構成する各膜の特性及び配列を設定する膜設定手段と、誘電体多層膜フィルタの全体的な光学特性を、膜設定手段によって設定された誘電体多層膜フィルタを構成する各膜の特性及び配列に基づいて算出する光学特性算出手段と、誘電体多層膜フィルタを構成する各膜を基板上に順次堆積する際にこの誘電体多層膜フィルタの透過光を監視するとした場合に、監視対象となる波長を含む所定波長帯域内での透過率のリップルが所定値以下となるか否かを判断するリップル算出手段とを備える。
【００１４】
上記誘電体多層膜フィルタの製造装置では、リップル算出手段が所定波長帯域内での透過率のリップルが所定値以下となるか否かを判断するので、誘電体多層膜フィルタを構成する各膜を基板上に順次堆積する際に発生が予想される透過率のリップルの程度を予め見積もることができ、透過率のリップルの発生が少ないと期待される条件で基板上に各膜を形成することができる。よって、膜厚を比較的正確に見積もることができ、目的とする光学特性を有するバンドパスフィルタ等の誘電体多層膜フィルタを簡易に得ることができる。
【００１５】
上記製造装置の具体的な態様では、リップルが所定値以下の場合に、膜設定手段が設定した各膜の特性及び配列を設計値として確定する設計値決定手段と、設計値に基づいて、基板上に各膜を順次積層する膜形成手段と、膜形成手段によって基板上に各膜を積層する際に、この誘電体多層膜フィルタの透過光を監視することによって膜厚を求める膜厚測定手段とをさらに備える。この場合、基板上の各膜の膜厚を正確に監視しつつ、所望の光学特性を有するバンドパスフィルタ等の誘電体多層膜フィルタを得ることができる。
【００１６】
【発明の実施の形態】
図１は、本発明に係る誘電体多層膜フィルタの製造装置の一実施形態を図示するブロック図である。
【００１７】
この製造装置１０は、被成膜基板ＯＳを真空容器である成膜室１１の上部に支持するホルダ１２と、成膜室１１の底部に並置された一対の成膜材料源１３、１４と、成膜室１１の底部であって両成膜材料源１３、１４の間に設けた投光部１５と、成膜室１１の上部であって被成膜基板ＯＳの上方に配置される受光部１６と、製造装置１０の動作を統括的に制御する制御装置１７とを備える。
【００１８】
ホルダ１２は、被成膜基板ＯＳを周囲から固定することができ、被成膜基板ＯＳの下面が両成膜材料源１３、１４に対向するように被成膜基板ＯＳを保持する。なお、ホルダ１２は、不図示の駆動手段を備え、被成膜基板ＯＳを中心軸の回りに適当な速度で水平に回転させることができる。また、成膜室１１は、真空ポンプ（不図示）に接続されており、内部を成膜に適した任意の真空度に設定・維持することができる。
【００１９】
各成膜材料源１３、１４は、それぞれの容器中に例えばＴａ２Ｏ５、ＳｉＯ２等の異なる成膜材料を収納している。各成膜材料源１３、１４中に収納された成膜材料は、電子ビーム源１８からの電子ビームによってそれぞれ加熱されて蒸発し、ホルダ１２に支持された被成膜基板ＯＳの下面に成膜材料の薄膜を形成する。
【００２０】
各成膜材料源１３、１４には、成膜タイミングを調節するためのシャッタ装置２１、２２がそれぞれ付属している。一方のシャッタ装置２１は、成膜材料源１３の上方の遮蔽位置と側方に外れた退避位置との間で回動可動なシャッタ板２１ａと、制御装置１７からの指令信号に基づいてシャッタ板２１ａを適当な角度に駆動する回転駆動装置２１ｂとを備える。同様に、他方のシャッタ装置２２も、成膜材料源１４の上方の遮蔽位置と側方に外れた退避位置との間で回動可動なシャッタ板２２ａと、制御装置１７からの指令信号に基づいてシャッタ板２２ａを適当な角度に駆動する回転駆動装置２２ｂとを備える。なお、各成膜材料源１３、１４、シャッタ装置２１、２２等は、被成膜基板ＯＳにフィルタ膜を形成するための膜形成手段を構成する。
【００２１】
投光部１５は、コリメートされた平行光束を測定光ＭＬとして出射する。投光部１５は、図示を省略しているが、例えば白色光を発生する光源装置と、この光源装置からの光を平行光束にするコリメートレンズとからなる。ここで、光源装置は、例えば円周上に周期的なスリットを形成した回転板（インタラプタ又はチョッパ）を利用して、周期的に光量が増減するものとできる。なお、光源装置の発光状態は、制御装置１７からの指令信号に基づいて調節される。
【００２２】
受光部１６は、被成膜基板ＯＳを通過した測定光ＭＬを集めるためのものである。受光部１６は、図示を省略しているが、例えば被成膜基板ＯＳを通過した測定光ＭＬを集光する集光レンズと、この集光レンズを経て集光された測定光ＭＬが入射するファイババンドル端とを備える。なお、受光部１６で集められた測定光ＭＬは、ファイババンドル２４を経て光検出部２５に導かれる。この光検出部２５は、図示を省略しているが、例えば測定光ＭＬを分光して所望の波長の光のみを分離する分光器と、分光器によって分離された所望波長の光の強度を検出するフォトディテクタと、フォトディテクタの出力からノイズ成分を除去するロックインアンプとを備える。つまり、測定光ＭＬは、白色光であるが、最終的に検出の対象となるのは、分光器で分岐された特定波長のモニタ光である。なお、分光器によって分離すべきモニタ光の波長は、制御装置１７からの指令信号に基づいて適宜設定される。また、ロックインアンプの検出出力は、制御装置１７に出力される。以上において、投光部１５、受光部１６、光検出部２５等は、膜厚測定手段を構成する。
【００２３】
図２は、制御装置１７の構造を説明するブロック図である。この制御装置１７は、ＣＰＵ１７ａ、ディスプレイ１７ｂ、入出力装置１７ｃ、記憶装置１７ｄ、シャッタ・インターフェース１７ｅ、及び光検出インターフェース１７ｆを備えるコンピュータである。
【００２４】
ＣＰＵ１７ａは、ディスプレイ１７ｂ、入出力装置１７ｃ、記憶装置１７ｄ、シャッタ・インターフェース１７ｅ、及び光検出インターフェース１７ｆとの間で相互にデータの授受が可能になっている。また、ＣＰＵ１７ａは、入出力装置１７ｃからの指示に基づいて、記憶装置１７ｄ等から所定のプログラムやデータを読み出し、これらプログラム及びデータに基づく各種処理を実行する。具体的には、成膜プログラムを起動することにより、要求された仕様に対応する光学特性を有するバンドパスフィルタを設計することができ、図１の製造装置１０において設計仕様を満足する誘電体多層膜フィルタを半自動的に作製する。
【００２５】
シャッタ・インターフェース１７ｅは、成膜に際し、ＣＰＵ１７ａの指示に基づいてシャッタ装置２１、２２設けた回転駆動装置２１ｂ、２２ｂに制御信号を出力する。これにより、シャッタ装置２１、２２の開閉動作のタイミングを所望の状態に調節することができる。具体的には、ＣＰＵ１７ａからの指示に基づいてシャッタ信号を生成し、回転駆動装置２１ｂ、２２ｂを適当なタイミングで交互に動作させることにより、シャッタ板２２ａを遮蔽位置に保持しつつシャッタ板２１ａを所定時間だけ退避位置に保持することができ、その逆も可能である。つまり、最初に成膜材料源１３中の第１成膜材料を所定膜厚だけ被成膜基板ＯＳの下面に堆積し、次に成膜材料源１４中の第２成膜材料を所定膜厚だけ第１成膜材料の膜上に堆積することができる。これを繰り返すことにより、高低屈折率が繰り返す所望の構造の誘電体多層膜フィルタを得ることができる。
【００２６】
光検出インターフェース１７ｆは、成膜に際し、ＣＰＵ１７ａの指示に基づいて光検出部２５に設けたロックインアンプの出力を取り込む。これにより、現在成膜中の被成膜基板ＯＳを透過する透過光の光量に対応する低ノイズの光量信号が、光検出インターフェース１７ｆを介してＣＰＵ１７ａに与えられることになる。被成膜基板ＯＳ上に成膜材料を堆積する際には、その膜厚に応じた干渉作用が発生するので、光検出部２５からの光量信号の増減を監視することで、被成膜基板ＯＳ上に堆積中の誘電体層の膜厚を評価・監視することができる。
【００２７】
なお、ディスプレイ１７ｂは、ＣＰＵ３１からの指令信号に基づいて視覚的表示を行う。また、入出力装置１７ｃは、キーボード、プリンタ等から構成され、この制御装置１７を操作するオペレータの意思を反映した指令信号をＣＰＵ１７ａに出力する。さらに、記憶装置１７ｄは、例えば制御装置１７を動作させる基本プログラム等を複数記憶しているＲＯＭと、プラグラム、入力指示、入力データ、処理結果等を一時格納するワークメモリ等のＲＡＭと、磁気的、或いは光学的な手法によってデータやアプリケーションプログラム等を保持する記録媒体とを備える。
【００２８】
図３は、図１及び図２に示す製造装置によって形成される誘電体多層膜フィルタ３０の一般的な構造を説明する側方断面図である。この誘電体多層膜フィルタ３０は、平板状の基板３１と、基板３１の第１面３１ａ上に積層されるフィルタ膜部３５と、基板３１の第２面３１ｂ上に形成される反射防止膜３７とからなる。
【００２９】
ここで、基板３１は、石英系のガラス材料で形成されており、誘電体多層膜フィルタ３０の中心波長λ０付近で、ほぼ完全に１００％の透過率を有する。フィルタ膜部３５は、全体で数十層から百数十層の誘電体膜からなる多層構造を有する。具体的に説明すると、フィルタ膜部３５は、多数層のキャビティユニットＵｃａをカップリング層Ｌｃｏを介して積層することによって形成されるマルチキャビティ構造を有する。各キャビティユニットＵｃａは、スペーサ層Ｌｓｐを一対のミラー層Ｌｍｉで挟むことによって形成されるファブリペロ型のキャビティ構造を有し、各ミラー層Ｌｍｉは、高屈折率層と低屈折率層を交互に繰り返し積層した多層構造を有する。
【００３０】
ミラー層Ｌｍｉを構成する高屈折率層と低屈折率層は、バンドパスフィルタとして用いられる誘電体多層膜フィルタ３０に固有の中心波長λ０に対して（１／４）λ０の奇数倍の光学膜厚を有するものとする。また、スペーサ層Ｌｓｐは、中心波長λ０に対して（１／２）λ０の整数倍の光学膜厚を有するものとする。さらに、カップリング層Ｌｃｏは、中心波長λ０に対して（１／４）λ０の奇数倍の光学膜厚を有するものとする。
【００３１】
ミラー層Ｌｍｉを構成する高屈折率層と低屈折率層を構成する材料の組み合わせとしては、例えばＴａ２Ｏ５及びＳｉＯ２を用いることができるが、使用波長帯域等の条件を含む用途や目的に応じて各種材料の使用が可能であることは言うまでもない。また、スペーサ層Ｌｓｐやカップリング層Ｌｃｏは、ミラー層Ｌｍｉの低屈折率層と同様の材料で形成され、相対的に低屈折率の層となっている。
【００３２】
以下、図１及び図２に示す製造装置１０の動作について説明する。図４は、製造装置１０による誘電体多層膜フィルタの製造を説明するためのもので、主にＣＰＵ１７ａの観点から装置の動作を説明するフローチャートである。
【００３３】
最初に、製造装置１０に設けた制御装置１７でフィルタ設計処理が行われ、結果が制御装置１７に設けた記憶装置１７ｄに保管される（ステップＳ１）。つまり、制御装置１７に設けたＣＰＵ１７ａは、オペレータから必要な情報を取得しつつ、記憶装置１７ｄから必要な情報を読み出して、目標の仕様に適合する誘電体多層膜フィルタの構造を設計する。誘電体多層膜フィルタの構造は、基本的には図３に示すようなものであるが、ミラー層Ｌｍｉの構成層数やキャビティユニットＵｃａの積層数等を一定の範囲で調節することにより、中心波長λ０を中心として所望の波長幅を有する設定波長帯の光をほぼ透過させ、設定波長帯の外側の光を効率良く減衰させる特性を持たせることができる。このため、以下に詳述するが、このフィルタ設計処理工程では、ミラー層Ｌｍｉの構成層数やキャビティユニットＵｃａの積層数等の設計パラメータを変更しつつ誘電体多層膜フィルタの光学的特性を理論的に算出する。この際、誘電体多層膜フィルタの光学的特性が目標値に収束するように、設計パラメータを適宜変更する。
【００３４】
次に、製造装置１０による成膜対象（第ｋ層）を最下層（ｋ＝１）に設定する（ステップＳ２）。つまり、基板３１上に最初に作製する層、例えばキャビティユニットＵｃａの最初のミラー層Ｌｍｉや下地層が当初の成膜対象となる。具体的には、成膜対象が第何層目かを表す記憶装置１７ｄ中のレジスタの値ｋを１とする。
【００３５】
次に、記憶装置１７ｄから、ステップＳ１で得た設計値のうち成膜対象（第ｋ層）に対応する単層の成膜データが読み出される（ステップＳ３）。この場合、上記ステップＳ２で設定した基板３１上の第１層について、その成膜材料や光学膜厚等の成膜データが読み出される。
【００３６】
次に、ステップＳ３で読み出した成膜データに基づいて今回の成膜対象の成膜材料を特定し、シャッタ装置２１、２２のうち今回の成膜材料に対応する側のシャッタ板２１ａ、２２ａのみを、シャッタ・インターフェース１７ｅを介して退避位置に移動させて開放する（ステップＳ４）。これにより、成膜材料源１３、１４のうち退避位置にあるいずれかのシャッタ板２１ａ、２２ａに対応する側からの蒸着物質がホルダ１２に支持された被成膜基板ＯＳの下面に入射して薄膜層を形成する。なお、両成膜材料源１３、１４は、電子ビーム源１８からの電子ビームによって予め加熱されており、各シャッタ板２１ａ、２２ａの開放と同時に蒸着物質が被成膜基板ＯＳ下面に入射するようになっている。
【００３７】
次に、光検出部２５からの光量信号を光検出インターフェース１７ｆを介して監視することにより今回の成膜対象の光学膜厚を計測し、この光学膜厚がステップＳ３で読み出した成膜データに含まれる膜厚の目標値に達したか否かを判断する（ステップＳ５）。
【００３８】
図５は、ステップＳ５を説明するためのものであり、光検出部２５によって検出される光量信号によって膜厚を計測する方法を説明するグラフである。このグラフで、横軸は時間であり、縦軸は成膜中の被成膜基板ＯＳの透過光量を示す。グラフからも明らかなように、成膜中における誘電体膜の光学膜厚の増加に伴って透過光量が正弦波状に変化することが分かる。透過光量の変化は、成膜中の誘電体膜の両主面での干渉作用に起因するものであるから、透過光量が極大値から極小値に変化したり、逆に透過光量が極小値から極大値に変化する場合には、位相がπだけずれた状態に対応し、検査光の波長の１／４だけ光学膜厚が増加したことを意味する。ここで、検査光の波長を誘電体多層膜フィルタの中心波長λ０の設計値に一致させておけば、成膜中の誘電体膜の光学膜厚をλ０／４の整数倍に正確に一致させることができる。
【００３９】
ステップＳ５で光学膜厚が目標値に達したと判断されるまでは、成膜対象の光学膜厚の計測を繰り返し、ステップＳ５で光学膜厚が目標値に達したと判断された場合、シャッタ装置２１、２２のうち今回の成膜材料に対応する側のシャッタ板２１ａ、２２ａ、すなわち現在開放中のシャッタ板２１ａ、２２ａを遮蔽位置に移動させる（ステップＳ６）。
【００４０】
次に、製造装置１０による今回の成膜対象が最上層のものであるか否かを、現在の成膜対象（第ｋ層）と、誘電体多層膜フィルタの設計値とに基づいて判断する（ステップＳ７）。つまり、今回の成膜で全膜の形成が完了して誘電体多層膜フィルタが完成したか否かが判断される。
【００４１】
ステップＳ７で誘電体多層膜フィルタが完成したと判断されるまでは、ステップＳ８で成膜対象を一層だけ増加させた後ステップＳ３〜Ｓ６を繰り返し、誘電体膜の積層を繰り返す。一方、ステップＳ７で誘電体多層膜フィルタが完成したと判断された場合、成膜処理を終了する。以上により、所望の構造を有し所望数だけ積層したキャビティユニットＵｃａからなる誘電体多層膜フィルタ（図３参照）を得ることができる。
【００４２】
図６は、制御装置１７による誘電体多層膜フィルタの設計処理を説明するフローチャートである。
【００４３】
最初に、今回の設計しようとしている誘電体多層膜フィルタの設計仕様の入力を受け付ける（ステップＳ２１）。具体的には、ＣＰＵ１７ａからの制御信号に基づいてディスプレイ１７ｂに適当な表示を行わせ、オペレータに目標とする光学特性（例えば、中心波長λ０、透過波長帯の波長幅等）の入力を促す。オペレータが入出力装置１７ｃを操作して適当な数値を入力することにより、この設計仕様データが内部に取り込まれ、設計仕様データを記憶装置１７ｄに保存するデータの登録が完了する。
【００４４】
次に、誘電体多層膜フィルタの設計仕様に合わせた初期条件の入力を受け付ける（ステップＳ２２）。このステップの初期条件の入力は、ステップＳ２１の設計仕様の入力と同様にフィルタ設計の前提となる数値を入力する点で共通するが、オペレータの意思で決定できる事項である点でステップＳ２１の設計仕様の入力と異なる。具体的には、ディスプレイ１７ｂや入出力装置１７ｃを利用して、成膜材料に関する条件、例えば高屈折率膜の屈折率ｎＨ、低屈折率膜の屈折率ｎＬ等の条件が記憶装置１７ｄに記録される。
【００４５】
次に、誘電体多層膜フィルタの設計パラメータに関して初期値の入力を受け付ける（ステップＳ２３）。つまり、ＣＰＵ１７ａは、膜設定手段として誘電体多層膜フィルタを構成する各層の構造を特定するパラメータを適当な初期値として取り込む設定を行う。例えば、図３に示すキャビティユニットＵｃａの積層数、ミラー層Ｌｍｉの構成層数等の初期値を、ディスプレイ１７ｂや入出力装置１７ｃを利用して記憶装置１７ｄに取り込む。なお、設計パラメータの初期値は、誘電体多層膜フィルタの光学特性が設計仕様に迅速に収束するような条件に定める必要がある。このため、設計パラメータの初期値については、試行的なデータを経験的データとして蓄積したものを記憶装置１７ｄにデータベースとして保管しておき、適当なタイミングで読み出して利用するといった扱いも可能である。
【００４６】
次に、誘電体多層膜フィルタの透過率の計算を行う（ステップＳ２４）。つまり、ＣＰＵ１７ａが、光学特性算出手段として、ステップＳ２１〜Ｓ２３で取り込んだ条件に基づいて、設計中の誘電体多層膜フィルタに関し透過率等の光学特性を算出する。このようにして得た光学特性は、記憶装置１７ｄに一時的に保管される。
【００４７】
図７は、設計中の誘電体多層膜フィルタについて光学特性の理論値の計算方法を説明するためのもので、計算対象となる誘電体多層膜フィルタの構造を一般化した側方断面図である。この図では、屈折率ｎｓの基板上に、Ｌを任意の自然数として計Ｌ層の多層膜を積層しており、これらの各層に基板と反対側すなわち媒質側から第１層〜第Ｌ層の番号を付している。また、ｎｊは第ｊ層の屈折率を示し、ｄｊは第ｊ層の物理膜厚を示しており、第ｊ層の光学膜厚は、屈折率及び物理膜厚の積ｎｊｄｊで与えることができる。なお、通常は空気である媒質の屈折率はｎ０としている。
【００４８】
図７に示す構造の誘電体多層膜フィルタにある波長の光が入射した場合、誘電体多層膜フィルタの透過率は、以下の式（１）によって与えられる。
【００４９】
【数１】
2004125863.tif 000003
ここで、式（１）中のパラメータｍ１１、ｍ１２、ｍ２１、ｍ２２は、以下の式（２）で定義される全層の特性行列Ｍの４要素であり、全層の特性行列Ｍは、式からも明らかなように、第１層〜第Ｌ層までの各層の特性行列Ｍ１〜ＭＬの総積によって与えられる。なお、式（２）中において「ｉ」は虚数単位を意味する。
【００５０】
【数２】
2004125863.tif 000004
ここで、注目する第ｊ層の特性行列Ｍｊは、以下の式（３）によって与えられ、式（３）中のδｊは、位相膜厚と呼ばれるものであり、以下の式（４）によって与えられる。
【００５１】
【数３】
2004125863.tif 000005
【００５２】
【数４】
2004125863.tif 000006
なお、式（４）中において「λ」は入射光の波長を意味する。
【００５３】
以上の式（１）〜（４）を用いれば、任意の構造を有する誘電体多層膜フィルタの透過率を論理的に算出することができる。具体的には、第１層〜第Ｌ層までの各層の特性行列Ｍ１〜ＭＬをステップＳ２１〜Ｓ２３で設定した条件に基づいて求め、式（２）に代入すれば、全層の特性行列Ｍが得られる。このようにして得た特性行列Ｍの各要素を式（１）に代入すれば、図１のような製造装置１０で製造すべき設計中の誘電体多層膜フィルタの最終的な透過率の論理値が得られる。以上のような計算を、必要な波長帯域で入射光の波長を微少に変化させつつ繰り返すことにより、設計中の誘電体多層膜フィルタの透過率分布が得られる。
【００５４】
次に、図６に戻って、前回に比較して特性が劣化したか否かを判定する（ステップＳ２５）。この場合、前回の設計値が無いので、ＮＯと判断して次のステップＳ２６に進む。なお、前回の設計値がある場合、前回の設計値に基づいて計算した透過率分布の論理値と、今回の設計値に基づいて計算した透過率分布の論理値とが対比され、今回の透過率分布がステップＳ２１で設定された誘電体多層膜フィルタの目標とする仕様に収束しているか否かが判断される。具体的には、例えば目標仕様の透過率分布に対する今回設計の透過率分布の誤差と、目標仕様の透過率分布に対する前回設計の透過率分布の誤差とが比較されて、このような誤差がある程度以上増加していない場合には、ステップＳ２５でＮＯと判断され、誤差がある程度以上増加している場合には、ステップＳ２５でＹＥＳと判断される。なお、透過率の誤差は、例えば分散値、すなわち各波長ごとに計算された目標値と設計値の誤差の２乗を加算平均したものとすることができる。
【００５５】
ステップＳ２６では、今回の設計値に基づいて計算した透過率分布が誘電体多層膜フィルタの目標仕様を満足するか否かを判断する。具体的には、目標仕様の透過率分布に対する今回設計の透過率分布の誤差が所定範囲に収まっているか否かが判断される。なお、誤差の許容範囲は、ステップＳ２１で設計仕様として設定されることもあるが、ステップＳ２２でオペレータが初期条件として入力することもできる。
【００５６】
今回設計による透過率分布の誤差が目標の所定範囲に収まっていない場合、すなわちステップＳ２６でＮＯと判断された場合、ＣＰＵ１７ａは、膜設定手段として、ステップＳ２３等で設定した設計パラメータを誤差が減少すると予測される方向に修正する（ステップＳ２７）。その後は、ステップＳ２４に戻り、ステップＳ２４、Ｓ２５の処理を繰り返す。具体的には、修正後の設計パラメータに基づいて透過率分布を算出し、誘電体多層膜フィルタの目標仕様からの誤差がある程度増加する傾向にあるか否かが判断される。
【００５７】
今回設計による透過率分布の誤差が目標の所定範囲に収まっている場合、すなわちステップＳ２６でＹＥＳと判断された場合、ＣＰＵ１７ａは、リップル算出手段として、今回設計による誘電体多層膜フィルタの各成膜段階において、透過率分布のリップルを算出する（ステップＳ２８）。ここで、リップルは、誘電体多層膜フィルタの目標仕様で設定された中心波長λ０を中心とする所定波長帯域すなわちリップルモニタ帯域において、透過率の最大値及び最小値の差として算出される。ここで、「リップルモニタ帯域」は、モニタ光の波長確度と成膜時の温度変動による波長シフトとを加算することによって得た波長変動幅に対応する波長幅を有する。この場合、モニタ光の波長確度として、光検出部２５を構成する分光器の誤差を用いた。また、成膜時の温度変動による波長シフトとして、成膜中に予想される基板温度の変化から推定した中心波長λ０のずれの予想値を用いた。
【００５８】
次に、ステップＳ２８で得たリップルが許容値以下であるか否かを判断する（ステップＳ２９）。なお、リップルの許容値は、予めシミュレーション等を繰り返すことにより経験的に良好な結果が得られる範囲に設定されており、制御装置１７に設けた記憶装置１７ｄに保存されている。具体的には、リップルの許容値を１ｄＢ以下とすることで、誘電体多層膜フィルタの透過特性の理論値や実験値が良好な特性となるという結果が得られている。
【００５９】
ステップＳ２８で得た透過率分布のリップルが許容値の範囲内に収まっていない場合、すなわちステップＳ２９でＮＯと判断された場合、ＣＰＵ１７ａは、膜設定手段として、ステップＳ２３、Ｓ２７等で設定した設計パラメータを誤差が減少すると予測される方向に修正する（ステップＳ３０）。その後は、ステップＳ２４に戻り、ステップＳ２４〜Ｓ２８の処理を繰り返す。具体的には、修正後の設計パラメータに基づいて透過率分布を算出し、誘電体多層膜フィルタの目標仕様からの誤差がある程度増加する傾向にあるか否かが判断される。誤差が実質的に増加していない場合には、今回設計による透過率分布の誤差が目標範囲であるか否かが判断され、誤差が目標範囲内である場合、透過率分布のリップルを算出する。
【００６０】
一方、ステップＳ２８で得た透過率分布のリップルが許容値の範囲内に収まっている場合、すなわちステップＳ２９でＹＥＳと判断された場合、ＣＰＵ１７ａは、設計値決定手段として、今回ステップＳ２７、Ｓ３０等で設定している設計パラメータを設計値として記憶装置１７ｄに保管する（ステップＳ３１）。
【００６１】
次に、ステップＳ２５で特性が劣化したと判定された場合を含め、設計パラメータの初期値変更を行うかどうかをオペレータに問い合わせる（ステップＳ３２）。具体的には、オペレータが、ディスプレイ１７ｂや入出力装置１７ｃを利用して初期値変更を行うかどうかの選択を行う。
【００６２】
ステップＳ３２で設計パラメータの初期値変更を行うとの判断がなされた場合、ステップＳ２３に戻って、ステップＳ２３からステップＳ３１までの一連の手順を行うが、ステップＳ３２で設計パラメータの初期値変更を行わないとの判断がなされた場合、フィルタ設計処理を終了する。
【００６３】
図８及び図９は、図７のステップＳ２８における処理を具体的に説明するためのもので、それぞれ透過率分布のリップルを例示するグラフである。図８は、一対の異なる膜設計Ｄ０、Ｄ１で成膜を行った場合の中間段階における透過率分布の理論値を示し、図９は、上記一対の膜設計Ｄ０、Ｄ１で成膜を行った場合の初期段階における透過率分布の理論値を示す。各グラフにおいて、横軸は波長を示し、縦軸は透過率を示す。
【００６４】
ここで、一対の異なる膜設計Ｄ０、Ｄ１について簡単に説明する。第１の膜設計Ｄ０は、ガラス製の基板上に全１９８層で６つのキャビティからなる誘電体多層膜を積層した構造のバンドパスフィルタである。また、第２の膜設計Ｄ１は、ガラス基板上に全２０９層で６つのキャビティからなる誘電体多層膜を積層した構造のバンドパスフィルタである。両膜設計Ｄ０、Ｄ１において、中心波長λ０は、ともに１５５０．５ｎｍとした。また、両膜設計Ｄ０、Ｄ１において、高屈折率膜を、Ｔａ２Ｏ５で形成されλ０／４の光学膜厚を有するＨ層（ｎＨ＝２．１６５４）とし、低屈折率膜を、ＳｉＯ２で形成されλ０／４の光学膜厚を有するＬ層（ｎＬ＝１．４４７１）、或いはＬ層のｘ倍（ｘ＝６、１０）の厚さのｘＬ層とした。つまり、両膜設計Ｄ０、Ｄ１による誘電体多層膜フィルタともに、基板に最も近いＬ層またはＨ層を除き、上述のＨ層、Ｌ層、及びｘＬ層のみで構成されている。Ｈ層、Ｌ層、及びｘＬ層の具体的な配列は、第１の膜設計Ｄ０の場合、以下のようなものであった。
媒質｜ＬＨＬ（６−１０−６）Ｌ（８−１０−８）Ｌ（７−１０−７）Ｌ（８−１０−８）Ｌ（７−１０−７）Ｌ（７−１０−７）｜基板
ここで、自然数の組み合わせ（ｙ−ｘ−ｙ）は、以下のキャビティ構造
（ＨＬ）ｙＨｘＬＨ（ＬＨ）ｙ　　（ｙ＝６，７，８）
を意味する。なお、（ＨＬ）ｙは、Ｈ層とＬ層とを交互にｙ層ずつ（計２ｙ層）積層することを意味し、（ＬＨ）ｙは、Ｌ層とＨ層とを交互にｙ層ずつ（計２ｙ層）積層することを意味する。一方、第２の膜設計Ｄ１の場合、以下の配列とした。
媒質｜Ｌ（７−６−７）Ｌ（８−６−８）Ｌ（８−６−８）Ｌ（８−６−８）Ｌ（８−６−８）Ｌ（７−６−７）Ｌ｜基板
以上において説明を省略したが、両膜設計Ｄ０、Ｄ１において、基板の裏面側には反射防止膜が形成されている。
【００６５】
図８の中間段階の場合、第１の膜設計Ｄ０で第６３層まで成膜を行った場合の透過率が点線で表示されており、第２の膜設計Ｄ１で第５５層まで成膜を行った場合の透過率が実線で表示されている。この場合、中心波長λ０を含むリップルモニタ帯域において、膜設計Ｄ０で比較的大きなリップルＬＰ０が生じており、膜設計Ｄ１のリップルＬＰ１の方が小さくなっていることが分かる。
【００６６】
図９の初期段階の場合、第１の膜設計Ｄ０で第２７層まで成膜を行った場合の透過率が点線で表示されており、第２の膜設計Ｄ１で第２９層まで成膜を行った場合の透過率が実線で表示されている。この場合も、詳細な説明は省略するが、リップルモニタ帯域において膜設計Ｄ１の方が膜設計Ｄ０よりも小さなリップルを示す。
【００６７】
図１０は、誘電体多層膜フィルタを構成する各膜の成膜段階で発生するリップルの理論データを示すグラフである。横軸は成膜済みの層数を示し、縦軸は透過率のリップルをデシベル単位で表したものである。点線で示す第１の膜設計Ｄ０の場合、最終的に得られる誘電体多層膜フィルタの特性の理論値は良好であるものの、リップルＬＰ０が成膜の全課程で大きく変動していることが分かる。一方、実線で示す第２の膜設計Ｄ１の場合、最終的に得られる誘電体多層膜フィルタの特性の理論値が良好であるだけでなく、リップルＬＰ１が成膜の全課程を通じて小さいことが分かる。
【００６８】
図１１は、第１及び第２の膜設計Ｄ０、Ｄ１に基づいて図１の製造装置で実際に作製した誘電体多層膜フィルタの透過率分布を示すグラフである。第１の膜設計Ｄ０に基づく製造例の透過率分布が点線で示されており、第２の膜設計Ｄ１に基づく製造例の透過率分布が実線で示されている。グラフからも明らかなように、成膜の各段階におけるリップルが比較的少ない第２の膜設計Ｄ１の方が、良好な特性のバンドパスフィルタとなっていることが分かる。
【００６９】
以上説明の製造方法では、誘電体多層膜フィルタの設計段階で、リップルモニタ帯域で透過率のリップルが所定値以下となるか否かを判断するので、誘電体多層膜フィルタの製造に際して発生が予想されるリップルの大きさを見積もることができる。よって、透過率のリップルの発生が少ない状態で基板上に各膜を形成することができるようになるので、成膜中のモニタ光が監視対象となる波長からずれても、膜厚を比較的正確に見積もることができ、高精度のバンドパスフィルタを簡易に得ることができる。
【００７０】
以上、実施形態に即して本発明を説明したが、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、誘電体多層膜フィルタを構成する各誘電体膜の形成完了段階における透過率のリップルを算出しているが（図６のステップＳ２８の説明参照）、各誘電体膜の形成中を通して透過率のリップルを算出することもできる。つまり、特定の誘電体膜の物理膜厚が徐々に増加する際の透過率変化をリップルモニタ帯域で算出し、各物理膜厚ごとのリップルをチェックする。これにより、より精密な膜厚計測が可能になり、高性能の誘電体多層膜フィルタを得ることができる。
【００７１】
また、上記実施形態では、透過率のリップルが許容値を満たせば良いとしているが（図６のステップＳ２９）、仕様を満たす複数の誘電体多層膜フィルタの設計値から透過率のリップルが最小となるものを選択することによって、誘電体多層膜フィルタの設計値を確定させることもできる。
【００７２】
また、上記実施形態では、真空蒸着法によって誘電体多層膜を形成しているが、成膜工程中にリアルタイムで膜厚を計測する限り、スパッタリング法によって誘電体多層膜を形成することもできる。
【００７３】
また、上記実施形態では、誘電体多層膜フィルタとしてバンドパスフィルタを作製する場合について説明したが、誘電体多層膜からなる利得補償フィルタ等の製造においても、膜厚の制御が重要であり、同様の手法を用いることができる。つまり、フィルタの製造において、透過率分布が平坦な部分を監視波長とし、各誘電体層の成膜工程でリップルが少なくなるような設計を選択することで、良好な特性の利得補償フィルタその他のフィルタを得ることができる。
【００７４】
また、上記実施形態では、中心波長λ０のモニタ光を利用して誘電体多層膜フィルタの膜厚計測を行っているが、例えば中心波長λ０に対して整数分の１の波長を有するモニタ光を利用して誘電体多層膜フィルタの膜厚計測を行うことができる。この場合も、監視対象となる波長、すなわちリップルを算出する波長は、中心波長λ０を含む適当な範囲とする。
【００７５】
【発明の効果】
以上の説明から明らかなように、本発明に係る誘電体多層膜フィルタの製造方法によれば、誘電体多層膜フィルタを構成する各膜を基板上に順次堆積する際に発生が予想される透過率のリップルが少ない条件で基板上に各膜を形成することができるので、膜厚を比較的正確に見積もることができ、良好な光学特性の誘電体多層膜フィルタを得ることができる。
【００７６】
また、本発明に係る誘電体多層膜フィルタの製造装置によっても、誘電体多層膜フィルタを構成する各膜を基板上に順次堆積する際に発生が予想される透過率のリップルが少ない条件で基板上に各膜を形成することができるので、膜厚を比較的正確に見積もることができ、良好な光学特性のバンドパスフィルタ等の誘電体多層膜フィルタを得ることができる。
【図面の簡単な説明】
【図１】実施形態に係る誘電体多層膜フィルタの製造装置の構造を説明するブロック図である。
【図２】図１に示す製造装置の一部である制御装置を説明するブロック図である。
【図３】図１に示す製造装置によって製造される誘電体多層膜フィルタの一例の構造を概念的に説明する側方断面図である。
【図４】図１に示す製造装置の動作を説明するフローチャートである。
【図５】図４の動作における膜厚の計測を説明する図である。
【図６】図４に示すフローチャートの一部をさらに詳しく説明するフローチャートである。
【図７】設計中の誘電体多層膜フィルタについて光学特性の理論値を計算するための方法を説明する図である。
【図８】成膜中における透過率分布を例示するグラフである。
【図９】成膜中における透過率分布を例示する別のグラフである。
【図１０】成膜中における透過率分布のリップルの変動を例示するグラフである。
【図１１】図１の製造装置で実際に作製したバンドパスフィルタの透過率分布を示すグラフである。
【符号の説明】
１０　　　製造装置
１３，１４　　　各成膜材料源
１５　　　投光部
１６　　　受光部
１７　　　制御装置
１７ａ　　　ＣＰＵ
１７ｂ　　　ディスプレイ
１７ｃ　　　入出力装置
１７ｄ　　　記憶装置
１７ｅ　　　シャッタ・インターフェース
１７ｆ　　　光検出インターフェース
２１，２２　　　シャッタ装置
２１ａ，２２ａ　　　シャッタ板
２１ｂ，２２ｂ　　　回転駆動装置
２５　　　光検出部
３０　　　誘電体多層膜フィルタ
Ｌｃｏ　　　カップリング層
Ｌｍｉ　　　ミラー層
Ｌｓｐ　　　スペーサ層
【図１】
2004125863.tif 000007
【図２】
2004125863.tif 000008
【図３】
2004125863.tif 000009
【図４】
2004125863.tif 000010
【図５】
2004125863.tif 000011
【図６】
2004125863.tif 000012
【図７】
2004125863.tif 000013
【図８】
2004125863.tif 000014
【図９】
2004125863.tif 000015
【図１０】
2004125863.tif 000016
【図１１】
2004125863.tif 000017