(57)【要約】　　　（修正有）【課題】トランジスタ内に含まれるピン層とフリー層の相対的な磁化の向きによって出力特性を大きく変化させることができるトランジスタと、これを用いた不揮発性メモリを提供する。【解決手段】第１及び第２の強磁性障壁層２、６の磁化の向きが互いに平行な場合、アップスピンを有するスピン偏極ホットエレクトロン２６がベース２２に注入される。第１及び第２の強磁性障壁層２、６の磁化方向が互いに反平行な場合、ベース２２にはダウンスピンを有するスピン偏極ホットエレクトロン２７が注入されるが、第２の強磁性障壁層６のダウンスピンバンド端１０はスピン偏極ホットエレクトロン２７のエネルギーよりも高い。このため、スピン偏極ホットエレクトロン２７は、第２の強磁性障壁層６の伝導帯を伝導できず、ベース２２とコレクタ２３との界面においてスピン依存散乱又は反射を受けてエネルギーを失う。【選択図】　図２
2004111904.tif 000002
【特許請求の範囲】
【請求項１】
スピンフィルタ効果によってスピン偏極したホットキャリアを注入するスピンインジェクタと、この注入されたスピン偏極ホットキャリアをスピンフィルタ効果によって選別するスピンアナライザと、を有することを特徴とするトランジスタ。
【請求項２】
前記スピンインジェクタは、両端に電圧を印加することによりキャリアのトンネルが可能な第１の強磁性障壁層と、該第１の強磁性障壁層の一端面に接合した第１の非磁性電極層と、前記第１の強磁性障壁層の他端面に接合した第２の非磁性電極層とを有することを特徴とする請求項１に記載のトランジスタ。
【請求項３】
前記スピンアナライザは、
第２の強磁性障壁層と、この第２の強磁性障壁層の一端面に接合した前記第２の非磁性電極層と、上記第２の強磁性障壁層の他端面に接合した第３の非磁性電極層とを有しており、かつ、前記スピンインジェクタと前記第２の非磁性電極層を共通にしていることを特徴とする請求項１又は２に記載のトランジスタ。
【請求項４】
前記第１及び第２の強磁性障壁層は、強磁性半導体又は強磁性絶縁体を含んでいることを特徴とする請求項２または３に記載のトランジスタ。
【請求項５】
前記第２の非磁性電極層の厚さは、該第２の非磁性電極層におけるスピン偏極ホットキャリアの平均自由行程以下の厚さであることを特徴とする、請求項１から４までのいずれか１項に記載のトランジスタ。
【請求項６】
前記スピンインジェクタのスピンフィルタ効果は、前記第１の非磁性電極層と前記第２の非磁性電極層とに電圧を印加して生じさせる前記第１の強磁性障壁層におけるキャリアのトンネル効果において、上記第１の非磁性電極層に存在するキャリアのうち、上記第１の強磁性障壁層のバンド端におけるスピンバンドと平行なスピンの向きを有するキャリアのトンネル確率が大きく、反平行となるスピンの向きを有するキャリアのトンネル確率が小さいことを利用したことを特徴とする、請求項１から５までのいずれか１項に記載のトランジスタ。
【請求項７】
前記スピンアナライザのスピンフィルタ効果は、前記スピンインジェクタから注入されたスピン偏極ホットキャリアのスピンの向きと前記第２の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きが平行の場合には、前記スピン偏極ホットキャリアが前記第２の強磁性障壁層のバンド端におけるスピンバンドを伝導し前記第３の非磁性電極層へ達するが、前記スピン偏極ホットキャリアのスピンの向きと前記第２の強磁性障壁層のバンド端のスピンバンドのスピンの向きが反平行の場合には、前記スピン偏極ホットキャリアが前記第３の非磁性電極層へ達することができないことを利用したことを特徴とする、請求項１から６までのいずれか１項に記載のトランジスタ。
【請求項８】
前記第１の非磁性電極層と前記第２の非磁性電極層との間に第１の電源により第１の電圧を印加し、前記第２の非磁性電極層と前記第３の非磁性電極層との間、または、前記第１の非磁性電極層と前記第３の非磁性電極層との間に第２の電源により第２の電圧を印加し、前記第１の強磁性障壁層と前記第２の強磁性障壁層の相対的な磁化の向きに応じて、前記第１の非磁性電極層から前記第２の非磁性電極層に注入されたスピン偏極ホットキャリアを、前記第２の強磁性障壁層と前記第２の電源を介して流れる電流に、または、前記第２の非磁性電極層と前記第１の電源を介して流れる電流に切り替えることを特徴とする、請求項１から７までのいずれか１項に記載のトランジスタ。
【請求項９】
前記第１の電圧は、注入されたスピン偏極ホットキャリアのエネルギーが、前記第２の強磁性障壁層のバンド端におけるスピンバンド端エネルギーより大きく、このスピンバンド端のエネルギーにスピン分裂幅を加えたエネルギーよりも小さくなるように印加することを特徴とする請求項８に記載のトランジスタ。
【請求項１０】
磁場を印加することによって、上記第１の強磁性障壁層と上記第２の強磁性障壁層の内のいずれか一方の磁化の向きを反転させることができることを特徴とする請求項９に記載のトランジスタ。
【請求項１１】
請求項１から１０までのいずれか１項に記載のトランジスタをメモリセルとしたことを特徴とする記憶回路。
【請求項１２】
前記トランジスタの第２の非磁性電極層をワード線に接続し、前記トランジスタの第３の非磁性電極層をビット線に接続し、該ビット線を負荷を介して電源に接続し、前記トランジスタの第１の非磁性電極層を接地したことを特徴とする請求項１１に記載の記憶回路。
【請求項１３】
強磁性体を内部に含み，キャリアのスピンの向きに依存する出力特性を有するトランジスタ（以下、「スピントランジスタ」と称する。）と、
前記強磁性体の磁化の状態を変えることにより前記スピントランジスタ内に情報の書き換えを行う情報書き換え手段と、
前記出力特性から前記スピントランジスタ内に磁化の状態として記憶された情報を読み出す情報読み出し手段と
を有することを特徴とする記憶素子。
【請求項１４】
前記スピントランジスタは、
磁化の方向を独立に制御できる強磁性体（以下「フリー層」と称する。）と、磁化の方向を変化させない強磁性体（以下、「ピン層」と称する。）と、を少なくとも１つずつ有しており、
前記フリー層と前記ピン層とが同じ磁化の向きを持つ第１の状態と、異なる磁化の向きを持つ第２の状態と、の２つの記憶状態のうちいずれか一方を保持することを特徴とする請求項１３に記載の記憶素子。
【請求項１５】
請求項１４に記載の１つのスピントランジスタを用いて、前記ピン層に対する前記フリー層の相対的な磁化の向きによって情報を記憶し、前記ピン層と前記フリー層との相対的な磁化の向きに依存する前記スピントランジスタの出力特性に基づいて前記トランジスタ内に記憶された情報を検出することを特徴とする記憶素子。
【請求項１６】
前記スピントランジスタは、
スピン偏極キャリアを注入する第１の電極構造及び前記スピン偏極キャリアを受け入れる第２の電極構造と、前記第１の電極構造から前記第２の電極構造へ伝導するスピン偏極キャリアの量を制御する第３の電極構造とを備えており、前記ピン層と前記フリー層とは前記第１から第３までの電極構造のいずれかに含まれていることを特徴とする請求項１４又は１５に記載の記憶素子。
【請求項１７】
請求項１６に記載の１つのスピントランジスタと、
前記第１の電極構造を接地する第１の配線と、
前記第２の電極構造と接続する第２の配線と、
前記第３の電極構造と接続する第３の配線と
を有する記憶素子。
【請求項１８】
請求項１６に記載の１つのスピントランジスタと、
前記第１の電極構造を接地する第１の配線と、
前記第２の電極構造と接続する第２の配線と、
前記第３の電極構造と接続する第３の配線と、
前記第２の配線の一端に形成される出力端子と、
前記第２の配線から分岐し負荷を介して電源と接続する第４の配線と
を有する記憶素子。
【請求項１９】
さらに、前記スピントランジスタ上で互いに電気的に絶縁された状態で交差する第１の別配線及び第２の別配線とを有することを特徴とする請求項１７又は１８に記載の記憶素子。
【請求項２０】
前記第１の別配線および前記第２の別配線、又は、前記第１の別配線又は前記第２の別配線のいずれか一方に代えて、前記第２の配線および前記第３の配線、又は、前記第２の配線又は前記第３の配線のいずれか一方を用いることを特徴とする請求項１９に記載の記憶素子。
【請求項２１】
前記第１の別配線及び第２の別配線または前記第２の配線及び前記第３の配線に電流を流すことにより誘起される磁場により、前記フリー層の磁化を反転させ、前記ピン層と前記フリー層との間の相対的な磁化状態を変化させることにより情報の書き換えを行うことを特徴とする請求項１９又は２０に記載の記憶素子。
【請求項２２】
前記第３の配線に対して第１のバイアスを加え、前記第１の配線と第２の配線との間に第２のバイアスを加えた場合の前記スピントランジスタの出力特性に基づき情報の読み出しを行うことを特徴とする請求項１７又は１８に記載の記憶素子。
【請求項２３】
前記第３の配線に対して第１のバイアスを印加した場合において、前記電源と前記第１の配線との間に生じる前記負荷と前記スピントランジスタを介する電流による前記負荷の電圧降下に基づいて得られる出力電圧により、情報の読み出しを行うことを特徴とする請求項１８から２２までのいずれか１項に記載の記憶素子。
【請求項２４】
マトリックス状に配置された請求項１６に記載の１つのスピントランジスタと、
前記第１の電極構造をそれぞれ接地する第１の配線と、
列方向に並ぶ前記スピントランジスタの前記第３の電極構造を共通に接続する複数本のワード線と、
行方向に並ぶ前記スピントランジスタの前記第２の電極構造を共通に接続する複数本のビット線と
を有する記憶回路。
【請求項２５】
マトリックス状に配置された請求項１６に記載のスピントランジスタと、
前記第１の電極構造をそれぞれ接地する第１の配線と、
列方向に並ぶ前記スピントランジスタの前記第３の電極構造を共通に接続する複数本のワード線と、
行方向に並ぶ前記スピントランジスタの前記第２の電極構造を共通に接続する複数本のビット線と、
該ビット線の一端にそれぞれ形成される出力端子と、
該ビット線からそれぞれ分岐し負荷を介して電源に接続する第２の配線と
を有する記憶回路。
【請求項２６】
さらに、前記トランジスタ上で互いに電気的に絶縁された状態で交差する第１の別配線及び第２の別配線とを有することを特徴とする請求項２４又は２５に記載の記憶回路。
【請求項２７】
前記第１の別配線および前記第２の別配線、又は、前記第１の別配線又は前記第２の別配線のいずれか一方に代えて、前記ワード線および前記ビット線、又は、前記ワード線又は前記ビット線のいずれか一方を用いることを特徴とする請求項２６に記載の記憶回路。
【請求項２８】
前記第１の別配線及び第２の別配線又は前記ワード線及び前記ビット線に電流を流すことにより誘起される磁場により、前記フリー層の磁化を反転させ、前記フリー層と前記ピン層との間の相対的な磁化状態を変化させることにより情報の書き換えを行うことを特徴とする請求項２６又は２７に記載の記憶回路。
【請求項２９】
前記ワード線に対して第１のバイアスを加え、前記第１の配線と前記ビット線との間に第２のバイアスを加えた場合の前記スピントランジスタの出力特性に基づき情報の読み出しを行うことを特徴とする請求項２４又は２５に記載の記憶回路。
【請求項３０】
前記ワード線に対して第１のバイアスを印加した場合において、前記電源と前記第１の配線との間に生じる前記負荷と前記スピントランジスタを介する電流による前記負荷の電圧降下に基づいて得られる出力電圧により、情報の読み出しを行うことを特徴とする請求項２５から２７までのいずれか１項に記載の記憶回路。
【請求項３１】
請求項１６に記載の第１及び第２の２つのスピントランジスタと、
前記第１及び前記第２のスピントランジスタに共通の第１の電極構造を接地する第１の配線と、
前記第１のスピントランジスタが有する第２の電極構造と前記第２のスピントランジスタが有する第２の電極構造とをそれぞれ接続する第２及び第３の配線と、
前記第１のスピントランジスタが有する第３の電極構造と前記第２のスピントランジスタが有する第３の電極構造とを接続する第４の配線と
を有する記憶素子。
【請求項３２】
マトリックス状に配置される請求項１６に記載の複数のスピントランジスタと、
複数の該スピントランジスタのうち、行方向に複数配置される第１のスピントランジスタの行と、該第１のスピントランジスタの行と列方向に隣接し行方向に複数配置される第２のスピントランジスタの行と、が有するそれぞれの前記第１の電極構造を共通にするとともに接地する第１の配線と、
複数の前記スピントランジスタのうち、行方向に複数配置される第１のスピントランジスタの行が有する前記第２の電極構造を共通に接続する第２の配線と、前記第１のスピントランジスタの行と列方向に隣接する第２のスピントランジスタの行が有する前記第２の電極構造を共通に接続する第３の配線と、
複数の前記スピントランジスタのうち、列方向に複数配置されるスピントランジスタの列が有する第３の電極構造を共通に接続する第４の配線と
を有する記憶回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、新規なトランジスタに関し、より詳細にはキャリアのスピンの向きに依存する出力特性を有するトランジスタ及びそれを用いた不揮発性記憶回路（不揮発性メモリ）に関する。
【０００２】
【従来の技術】
従来、マイクロコンピュータに代表される電子機器に使用する半導体メモリとして、動作速度および集積度の観点からＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）が主に用いられてきた。しかし、ＤＲＡＭでは、記憶保持のためにエネルギーが消費されること、および電源を切った場合に記憶内容が失われるなどの問題点から、近年の省エネルギー化の要求やモバイル機器への対応は難しい。このような要求に応じるためには、高速・高集積度・低消費電力といった特徴に加え、新たに不揮発性といった特徴を合わせ持つ新規なメモリが必須となる。
【０００３】
ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ　Ｒａｎｄｏｍ　ＡｃｃｅｓｓＭｅｍｏｒｙ）は、ＤＲＡＭと同等の動作速度、集積度を実現するのみならず、不揮発といった特徴を有する次世代メモリとして注目を集めている。ＭＲＡＭでは、強磁性体の磁化の向きによって情報を記憶し、この磁化の向きによる情報をスピンバルブ素子における巨大磁気抵抗効果又は強磁性トンネル接合（ＭＴＪ：Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ）におけるトンネル磁気抵抗（ＴＭＲ：Ｔｕｎｎｅｌｉｎｇ　Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）効果などにより電気的に読み出す。ＭＲＡＭでは強磁性体を用いているためにエネルギーを消費することなく不揮発に情報を保持することができる。
【０００４】
図１７は、ＭＴＪを用いたＭＲＡＭの代表的なセル構成を示す図である。図１７（Ａ）に示すように、ＭＲＡＭは、１つのＭＴＪと１つのＭＯＳ（ＭｅｔａｌＯｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタとにより１ビットのメモリセルが構成されている。ＭＯＳトランジスタのゲートを読み出し用ワード線に接続し、ソースを接地し、ドレインをＭＴＪの一端に接続し、ＭＴＪの他端をビット線に接続している。
【０００５】
図１７（Ｂ）に示すように、ＭＴＪは、薄い絶縁膜を２つの強磁性電極で挟み込んだトンネル接合構造を有しており、２つの強磁性電極間の相対的な磁化の向きによってトンネル抵抗が異なるＴＭＲ効果を有する。特に、２つの強磁性電極間が平行磁化を持つ場合と、反平行磁化を持つ場合とのＴＭＲの変化率をＴＭＲ比と呼び、ＴＭＲ効果の評価に用いる。
【０００６】
ＭＲＡＭではＭＴＪの磁化状態、すなわち、２つの強磁性電極間の相対的な磁化の向きを、ビット線とこれに直交する書き換え用ワード線（図示せず）のそれぞれに流す電流により誘起される磁場の合成磁場によって平行磁化又は反平行磁化とすることによって情報を記憶する。
【０００７】
特定のセル内に記憶された記憶情報を読み出す場合には、セルに接続される特定の読み出し用ワード線に電圧を印加してＭＯＳトランジスタを導通させ、セルに接続される特定のビット線からＭＴＪに読み出し用の電流（以下、「駆動電流」と称する）を流し、ＴＭＲ効果に基づくＭＴＪの電圧降下を出力電圧として検出することにより記憶された情報を読み出す。
【０００８】
【発明が解決しようとする課題】
ＭＴＪを用いたＭＲＡＭは、強磁性体を用いていることから不揮発、低消費電力、高速といった特徴を有し、さらに、セル構造が簡単であることから高密度集積化に適している。ＭＲＡＭは次世代不揮発性メモリとして期待されているが、これを実現するためには以下のような解決しなければならない課題がある。
（１）ＭＴＪでは平行磁化、反平行磁化の磁化状態に対応して２値の抵抗値を取る。ＭＲＡＭでは、ＭＴＪに駆動電流を流して出力電圧としてこの抵抗値を検出する。従って、高い出力電圧を得るためにはＭＴＪの絶縁膜の厚さを調節しトンネル抵抗を最適化する必要がある。但し、ＴＭＲ比も絶縁膜の厚さに依存するため、トンネル抵抗の最適化に関して制限が加わる。
（２）さらに、正確に情報の記憶内容を読み出すためには、ＴＭＲ比を大きく取り、平行磁化と反平行磁化の２つの磁化状態間における出力電圧の比を大きくする必要がある。高いＴＭＲ比を実現するためには、スピン分極率の大きな強磁性体を用い、絶縁層の形成方法、材料、膜厚等の最適化が必要である。
（３）ＭＴＪを用いたＭＲＡＭでは、動作速度を上げるために、ＭＴＪに加えるバイアスを大きくする必要がある。しかし、ＭＴＪには、強磁性電極間に生じる電圧降下が大きくなるとＴＭＲ比が減少するという原理的に避けられない問題がある。すなわち，ＴＭＲによる出力電圧の変化率はＭＴＪに生じる電圧降下が大きくなるにしたがって小さくなる。この現象は、ＴＭＲ効果そのものに基因しており、ＴＭＲ効果のみによって磁化の状態を読み出す限り避けるのは難しい。
【０００９】
以上の課題から、ＭＴＪでは高感度に記憶された情報を検出するために、ＭＴＪのインピーダンス（接合抵抗）を調節して出力電圧の大きさを最適化する必要がある。さらに、ＴＭＲ比を大きく取り、平行磁化と反平行磁化の２つの磁化状態間における出力信号の比を大きくする必要がある。また、バイアスによってＴＭＲ比が減少しないようにＴＭＲ比の耐バイアスが必要となる。
従って、記憶素子の特性に関係なく、出力信号を記憶素子以外の周辺回路によって自由に設計することができれば、上記課題はすべて解決することができる。
【００１０】
本発明は、トランジスタ内に含まれる強磁性体に磁化状態によって情報を記憶し、キャリアのスピンの向きに依存するトランジスタの出力特性を用いて情報を読み出す不揮発性メモリを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の一観点によれば、スピンフィルタ効果によってスピン偏極ホットキャリアを注入するスピンインジェクタと、この注入された前記スピン偏極ホットキャリアをスピンフィルタ効果によって選別するスピンアナライザと、を有することを特徴とするトランジスタが提供される。従って、スピン偏極ホットキャリアのスピンの向きによりトランジスタの出力特性を制御することができる。
【００１２】
前記スピンインジェクタは、第１の強磁性障壁層と、この第１の強磁性障壁層の一端面に接合した第１の非磁性電極層と、上記第１の強磁性障壁層の他端面に接合した第２の非磁性電極層とを有することが好ましい。
【００１３】
前記スピンアナライザは、第２の強磁性障壁層と、この第２の強磁性障壁層の一端面に接合した前記第２の非磁性電極層と、上記第２の強磁性障壁層の他端面に接合した第３の非磁性電極層とを有しており、かつ、前記スピンインジェクタと前記第２の非磁性電極層を共通にしていることが好ましい。
【００１４】
第１及び第２の強磁性障壁層は、絶縁性の強磁性半導体又は強磁性絶縁体を含んで構成され、これら強磁性障壁層のエネルギーバンド端はスピン分裂によってアップスピンバンドまたはダウンスピンバンドのいずれか一方によって構成されることが好ましい。前記第２の非磁性電極層の厚さは、該第２の非磁性電極層におけるスピン偏極ホットキャリアの平均自由行程以下の厚さであることが好ましい。
【００１５】
前記スピンインジェクタは、前記第１の強磁性障壁層のバンド端を構成するスピンバンドと平行なスピンを有するキャリアに対して、トンネル確率が大きく、反平行のスピンを有するキャリアに対してトンネル確率が小さい。従って、前記第１の非磁性電極から前記第１の強磁性障壁層のバンド端を構成するスピンバンドと平行なスピンを有するキャリアを前記第２の非磁性電極層へホットキャリアとして注入することができる。
【００１６】
一方、前記スピンアナライザは、前記第２の強磁性障壁層のバンド端におけるスピン分裂によって、前記第２の非磁性電極に注入された前記スピン偏極ホットキャリアのスピンの向きと前記第２の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きとが平行の場合に、前記スピン偏極ホットキャリアを前記第３の非磁性電極層に伝導させるが、前記スピン偏極ホットキャリアと前記第２の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きが反平行の場合には、前記スピン偏極ホットキャリアを前記第３の強磁性電極に伝導させない。
【００１７】
従って、同一のバイアス下にあっても前記トランジスタの出力特性は前記第１の強磁性障壁層と前記第２の強磁性障壁層の相対的な磁化の向きに依存し、第１の強磁性障壁層と第２の強磁性障壁層が平行磁化を持つ場合には電流伝送率または電流増幅率が大きく、反平行磁化の場合では電流伝送率または電流増幅率は小さい。
【００１８】
また、前記第１の強磁性障壁層に対する前記第２の強磁性障壁層の相対的な磁化の向きによって情報を記憶し、この磁化状態に依存する上記トランジスタの前記出力特性によって情報を読み出す不揮発性記録回路が提供される。この記憶回路では上記トランジスタ単体でメモリセルを構成することができる。
【００１９】
本発明の他の観点によれば、強磁性体を含み、キャリアのスピンの向きに依存する出力特性を有するスピントランジスタを用いて、前記強磁性体の磁化方向によって情報を記憶する手段と、前記出力特性から前記スピントランジスタ内に記憶された情報を電気的に読み出す手段とを有することを特徴とする不揮発性記憶回路が提供される。
【００２０】
前記スピントランジスタは、磁化の向きを独立に制御できる強磁性体（以下，「フリー層」と称する）、磁化の向きを変化させない強磁性体（以下，「ピン層」と称する）を少なくとも１つずつ有しており、前記フリー層の磁化の向きと前記ピン層の磁化の向きとが同じである第１の状態と、磁化の向きが異なる第２の状態とを記憶情報として保持することが好ましい。
【００２１】
前記スピントランジスタは、スピン偏極キャリアを注入する第１の電極構造及び前記スピン偏極キャリアを受け入れる第２の電極構造と、前記第１の電極構造から前記第２の電極構造へ伝導するスピン偏極キャリアの量を制御する第３の電極構造とを備えており、前記ピン層と前記フリー層とは前記第１から第３までの電極構造のいずれかに含まれていることが好ましい。
【００２２】
マトリックス状に配置された上記スピントランジスタと、前記第３の電極構造に接続されるワード線と、前記第１の電極構造を接地する第１の配線と、前記第２の電極構造に接続されるビット線とを有する記憶回路が提供される。複数本のワード線が列方向に延在し、これと交差する方向（行方向）に複数本のビット線が延在する。ワード線とビット線との交点の近傍に上記スピントランジスタが配置される。
【００２３】
上記記憶回路では、前記スピントランジスタ上で互いに電気的に絶縁された状態で交差する第１の別配線及び第２の別配線とに電流を流すことにより誘起される磁場により、前記フリー層の磁化を反転させ、前記フリー層と前記ピン層との間の相対的な磁化状態を変化させ情報を記憶する（又は書き換える）ことができる。
【００２４】
前記第１の別配線および前記第２の別配線、又は、前記第１の別配線又は前記第２の別配線のいずれか一方に代えて、前記ワード線および前記ビット線、又は、前記ワード線又は前記ビット線のいずれか一方を用いることも可能である。
【００２５】
上記記憶回路では、前記スピントランジスタ内に含まれる前記フリー層と前記ピン層とが平行磁化を持つ場合における、前記スピントランジスタにおける出力特性に基づき、情報の読み出しを行うことができる。
【００２６】
さらに、上記記憶回路において、それぞれのビット線の一端に出力端子が形成され、それぞれのビット線から分岐し負荷を介して電源に接続する第２の配線が設けられた記憶回路が提供される。
【００２７】
この場合では、前記フリー層と前記ピン層との相対的な磁化状態に依存する前記スピントランジスタの前記第１と第２の電極構造間に生じる電流による前記負荷の電圧降下に基づいて得られる出力電圧により、情報の読み出しを行うことができる。
上記回路を用いれば、トランジスタ内の磁化状態に応じた出力電圧を負荷と電源により設計できる高集積密度で高速な不揮発性記憶回路が提供できる。
【００２８】
【発明の実施の形態】
本発明に係るトランジスタは、特定のスピンの向きを有するスピン偏極ホットキャリアを注入するスピンインジェクタと、この注入されたスピン偏極ホットキャリアを、そのスピンの向きに応じて選別するスピンアナライザとを有している。スピンインジェクタは、Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル又はダイレクトトンネル等のトンネル効果が可能な厚さを有する第１の強磁性障壁層と、第１の強磁性障壁層の一端面に接合した第１の非磁性電極層と、第１の強磁性障壁層の他端面に接合した第２の非磁性電極層とを有している。スピンアナライザは、第２の強磁性障壁層と、第２の強磁性障壁層の一端面に接合した第２の非磁性電極層と、第２の強磁性障壁層の他端面に接合した第３の非磁性電極層とを有しており、スピンインジェクタと第２の非磁性電極層とが共通になっている。第２の非磁性電極層の厚さは、この非磁性電極層におけるスピン偏極ホットキャリアの平均自由行程以下の厚さであることが好ましい。
【００２９】
すなわち、上記構成を、公知のホットエレクトロントランジスタの構成と比較すると、第１の非磁性電極層と第１の強磁性障壁層とがエミッタ及びエミッタ障壁に対応し、第２の非磁性電極層がベースに対応し、第２の強磁性障壁層と第３の非磁性電極層とがコレクタ障壁とコレクタに対応する。
【００３０】
第１及び第２の強磁性障壁層は、絶縁性の強磁性半導体又は強磁性絶縁体を含んで構成される。これらの強磁性障壁層のエネルギーバンドは、磁気的な交換相互作用によりスピン分裂しており、バンド端ではこのスピン分裂によってアップスピンバンドのみ、あるいはダウンスピンバンドのみが存在する。また、一方のスピンバンドのみが存在するエネルギー幅をスピン分裂幅と呼ぶ。
【００３１】
スピンインジェクタのスピンフィルタ効果においては、第１の強磁性障壁層に第１の非磁性電極層と第２の非磁性電極層とを介して電圧を印加して生じさせるＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル又はダイレクトトンネル等のトンネル効果において、第１の非磁性電極層のキャリアのうち第１の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きに一致したスピンの向き（キャリアが電子の場合では、第１の強磁性障壁層の磁化と反平行となるスピンの向きを、キャリアが正孔の場合では、第１の強磁性障壁層の磁化と平行となるスピンの向きを指す。）を有するキャリアのトンネル確率が大きく、一致しないスピンの向き（キャリアが電子の場合では、第１の強磁性障壁層の磁化と平行となるスピンの向きを、キャリアが正孔の場合では、第１の強磁性障壁層の磁化と反平行となるスピンの向きを指す。）を有するキャリアのトンネル確率が小さいことを利用している。
【００３２】
スピンアナライザのスピンフィルタ効果は、第２の強磁性障壁層のスピン分裂したバンドにスピンインジェクタからスピン偏極ホットキャリアを注入する場合において、注入されたスピン偏極ホットキャリアのスピンの向きと第２の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きとが平行の場合（第１と第２の強磁性障壁層が平行磁化）に、スピン偏極ホットキャリアは第２の強磁性層のスピンバンド内を伝導して第３の非磁性電極層に到達するが、スピン偏極ホットキャリアと第２の強磁性層のバンド端におけるスピンバンドのスピンの向きが反平行の場合（第１と第２の強磁性障壁層が反平行磁化）には、スピン偏極ホットキャリアは第２の強磁性障壁層を伝導することができないことを利用する。
【００３３】
上記トランジスタは以下のように動作する。
第１の非磁性電極層と第２の非磁性電極層との間に第１の電源により第１の電圧を印加し、第２の非磁性電極層と第３の非磁性電極層との間、または、第１の非磁性電極層と第３の非磁性電極層との間に第２の電源により第２の電圧を印加し、第１の強磁性障壁層と第２の強磁性障壁層との相対的な磁化の向きに応じて、第１の非磁性電極層から第２の非磁性電極層に注入されたスピン偏極ホットキャリアを、第２の強磁性障壁層と第２の電源を介して流れる電流に、または、第２の非磁性電極層と第１の電源を介して流れる電流に切り替える。
【００３４】
このとき、第１の電圧は、注入されたスピン偏極ホットキャリアのエネルギーが、第２の強磁性障壁層のバンド端におけるスピンバンド端のエネルギーより大きく、スピンバンド端にスピン分裂幅を加えたエネルギーよりも小さくなるように印加する。
【００３５】
上記構成によれば、第１の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きと平行なスピンの向きを有する第１の非磁性電極層内のキャリアがＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネルやダイレクトトンネル等のトンネル効果によって第２の非磁性電極層にスピン偏極ホットキャリアとして注入される。第２の非磁性電極層の厚さは、第２の非磁性電極層内におけるスピン偏極ホットキャリアの平均自由行程以下の厚さであるから、注入されたスピン偏極ホットキャリアは、エネルギーを失うことなく、第２の強磁性障壁層に到達する。加えて、スピン偏極ホットキャリアのエネルギーは、第２の強磁性障壁層のバンド端におけるスピンバンド端のエネルギーより大きく、このスピンバンド端にスピン分裂幅を加えたエネルギーよりも小さいエネルギーを有するため、注入されたスピン偏極ホットキャリアのスピンの向きが第２の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きと平行である場合には、スピン偏極ホットキャリアは第２の強磁性障壁層内に発生している電界によって、このスピンバンド内を伝導し、第３の非磁性電極層に輸送され、第３の非磁性電極層と第１の非磁性電極層の間を流れる電流となる。
【００３６】
一方、注入されたスピン偏極ホットキャリアのスピンの向きが第２の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きと反平行である場合には、スピン偏極ホットキャリアは第２の非磁性電極層と第２の強磁性障壁層の界面で散乱（または反射）され、第２の非磁性電極層と第１の非磁性電極層との間に流れる電流となる。
【００３７】
このように、第１の強磁性障壁層と第２の強磁性障壁層との相対的な磁化の向きが平行か反平行かによって、第１の強磁性障壁層を流れる電流を、第２の強磁性層を介し、第３の非磁性電極層と第１の非磁性電極層の間を流れる電流に、または、第２の非磁性電極層と第１の非磁性電極層との間に流れる電流に切り替えることができる。すなわち、第１の強磁性障壁層と第２の強磁性障壁層の相対的な磁化の向きによって、第２の強磁性障壁層を介して流れる電流を制御することができる。周知のベース接地、または、エミッタ接地のホットエレクトロントランジスタやバイポーラトランジスタの動作と対比させれば、コレクタ電流をベース電流によって制御することに対応するが、本実施の形態によるトランジスタでは、ベース電流によるコレクタ電流の電流増幅率を第１の強磁性障壁層と第２の強磁性障壁層との相対的な磁化の向きによって制御することができる。すなわち、本実施の形態によるトランジスタは、電流増幅率を制御できるトランジスタであり、ベース電流（または第１及び第２の非磁性電極間のバイアス電圧）のみならず、第１の強磁性障壁層と第２の強磁性障壁層の相対的な磁化の向きによってもコレクタ電流を制御することができる。
【００３８】
また、第１の強磁性障壁層と第２の強磁性障壁層の保磁力を変えておくか、一方の磁化の向きを固定しておけば、第１の強磁性障壁層と第２の強磁性障壁層のうちのいずれか一方の磁化の向きが反転する適切な強度の磁場を印加することによって、第１の強磁性障壁層と第２の強磁性障壁層との相対的な磁化の向きを平行または反平行のいずれかに任意に変更できる。すなわち、トランジスタ内に情報を記憶させることができる。
【００３９】
従って、上記トランジスタを用いてメモリセルを構成することができる。本実施の形態によるトランジスタを用いた不揮発性メモリの一例について以下に説明する。本実施の形態によるトランジスタの第２の非磁性電極層をワード線に接続し、トランジスタの第３の非磁性電極層をビット線に接続し、負荷を介してビット線を電源に接続し、トランジスタの第１の非磁性電極層を接地する。この構成によれば、特定のワード線を選択して第２の非磁性電極層にバイアスを加え、特定のビット線を選択して出力電圧（第１と第２の非磁性電極間に生じる電圧）を検出すれば、出力電圧は、トランジスタの第１の強磁性障壁層と第２の強磁性障壁層の相対的な磁化の向きに応じて変化する。すなわち、相対的な磁化の向きが平行の場合には、出力電圧が小さくなり、相対的な磁化の向きが反平行の場合には出力電圧が大きくなる。従って、記憶された情報を、出力電圧の大小により読み出すことができる。
【００４０】
上記不揮発性メモリは、本実施の形態によるトランジスタをエミッタ接地トランジスタとして使用し、コレクタに電源と負荷を付加し、コレクタ電圧を出力電圧とするから、電源電圧と負荷といった周辺回路によって第１と第２の強磁性障壁層が平行磁化である場合の出力電圧と、反平行磁化である場合の出力電圧を所望の値に設計できる。従って、上記不揮発性メモリを用いれば、ＭＴＪを用いたＭＲＡＭにおける、トンネル抵抗が小さく出力電圧が小さいという問題点並びにＴＭＲ比が小さく記憶情報を判別しにくいという問題点、さらに、印加バイアスによって出力電圧の比が小さくなるという問題点を解決することができる。
【００４１】
以下、上記トランジスタの構成及び動作について図面に参照しつつ詳細に説明する。尚、以下の説明を分かりやすくするため、本実施の形態によるトランジスタをスピンフィルタトランジスタと称する。
【００４２】
図１は、本実施の形態によるスピンフィルタトランジスタの構成を示す図であり、図１（Ａ）は模式的な断面図であり、図１（Ｂ）は、図１（Ａ）に示す構成の伝導バンド（又は価電子バンド）のエネルギーバンド図であり、障壁層におけるスピンバンドのスピンの向きを併せて示した図である。但し、キャリアが正孔であればバンド端におけるスピンの向きと磁化の向きは一致するが、キャリアが電子であればバンド端におけるスピンの向きと磁化の向きは逆向きとなる。
【００４３】
本実施の形態によるスピンフィルタトランジスタ１は、第１の強磁性障壁層２と、第１の強磁性障壁層２の一端面に接合した第１の非磁性電極層３と、第１の強磁性障壁層２の他端面に接合した第２の非磁性電極層４とを有して構成されるスピンインジェクタ５と、第２の強磁性障壁層６と、第２の強磁性障壁層６の一端面に接合した第２の非磁性電極層４と、第２の強磁性障壁層６の他端面に接合した第３の非磁性電極層７とを有して構成されるスピンアナライザ８と、を有して構成されている。図１（Ａ）から明らかなように、スピンインジェクタ５とスピンアナライザ８とは、第２の非磁性電極層４を共通にしている。
【００４４】
第１、第２及び第３の非磁性電極層３、４及び７として、非磁性金属、ｎ型非磁性半導体又はｐ型の非磁性半導体を用いることができる。また、第２の非磁性電極層４の厚さは、スピンインジェクタから注入されたスピン偏極ホットキャリアの非磁性電極層４内における平均自由行程以下にするのが好ましい。平均自由行程よりもベース幅を短くすることにより、電流伝送率を０．５以上にすることが可能となり、電流増幅作用を得ることができる。
【００４５】
第１及び第２の強磁性障壁層２、６としては、絶縁性の強磁性半導体又は強磁性絶縁体を用いることができる。強磁性障壁層のエネルギーバンドは、磁気的な交換相互作用によりスピン分裂しており、バンド端では、アップスピンのみ、あるいはダウンスピンのみが存在するエネルギー領域ができる。このスピン偏極したバンドはスピンバンドと呼ばれ、また、このエネルギー領域幅をスピン分裂幅Δと呼ぶ。
【００４６】
図１（Ｂ）に示すように、強磁性障壁層２、６に矢印↑を付して示した実線は、アップスピンの存在できるバンドの端部、すなわち、アップスピンバンド端９であり、一方、矢印↓を付して示した実線は、ダウンスピンの存在できるバンドの端部、すなわち、ダウンスピンバンド端１０である。図１（Ｂ）におけるアップスピンスンド端９とダウンスピンバンド端１０との間は、アップスピンのみが存在できる領域である。また、ダウンスピンバンド端１０よりも高いエネルギーを有する領域は、アップスピンとダウンスピンとの両方が存在できる領域である。図１（Ｂ）は、アップスピンのスピンバンドがダウンスピンのスピンバンドよりも低い場合を例示しているが、これとは逆の状態も可能である。
【００４７】
第１の強磁性障壁層２は、第１の非磁性電極層３と第２の非磁性電極層４とに印加する電圧によって、Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル（以後、ＦＮトンネルと称する。）又はダイレクトトンネル等のトンネル効果によって第１の非磁性電極層３から第２の非磁性電極層４ヘキャリアの透過が可能な厚さを有している。尚、ダイレクトトンネルとは、キャリアが薄いポテンシャル障壁を直接透過する現象を言う。また，ＦＮトンネルとは、ある印加電圧まではダイレクトトンネルによるトンネル電流が無視でき、ある値以上の電圧を印加することによって生じるポテンシャル障壁上部の三角ポテンシャルをキャリアがトンネルする現象を言う。
【００４８】
第１の非磁性電極層３と第２の非磁性電極層４とに印加する電圧は、通常のメモリ回路に使用される電圧範囲で良く、例えば、数百ｍＶから数Ｖのオーダーである。第２の強磁性障壁層６の厚さは、第２の非磁性電極層４から第３の非磁性電極層７にキャリアの熱放出またはトンネルによる電流（いわゆるリーク電流）が生じない程度に厚くする必要がある。
【００４９】
上記の非磁性電極層３、４、７および強磁性電極層２、６は、図１（Ｂ）に示すエネルギーバンド構造を形成する。図１（Ｂ）中の非磁性電極層部分の実線１１は、金属のフェルミエネルギー又はｎ型（ｐ型）半導体のフェルミエネルギー又は伝導帯の底（価電子帯の頂上）のエネルギーを示す。非磁性電極層部分の実線１１に対する強磁性障壁層２、６の低い方のエネルギー障壁をφＣで示し、スピン分裂幅をΔで表す。強磁性障壁層２と６は、異なる値のφＣとΔを有しても良いが、以下では、強磁性障壁層２と６とで同じ値のφＣとΔを持つ場合について示す。
【００５０】
キャリアが電子である場合は、非磁性電極層３、４、７に非磁性金属又はｎ型半導体を用い、強磁性障壁層２、６に絶縁性の強磁性半導体又は強磁性絶縁体を用いる。この場合、強磁性障壁層２、６のアップスピンバンド端９及びダウンスピンバンド端１０は、伝導帯の底がスピン分裂したものである。また、キャリアを正孔とする場合には、非磁性電極層３、４、７としてｐ型半導体を用い、強磁性障壁層２、６に絶縁性の強磁性半導体又は強磁性絶縁体を用いる。この場合には、強磁性障壁層２、６のアップスピンバンド端９及びダウンスピンバンド端１０は、価電子帯頂上がスピン分裂したものである。
【００５１】
次に、上記スピンフィルタトランジスタの動作原理について詳しく説明する。以後の説明においては、説明を簡単にするために、ホットエレクトロントランジスタの表記法を併用して説明する。すなわち、第１の非磁性電極層３と第１の強磁性障壁層２をエミッタ２１、第２の非磁性電極層４をベース２２、第２の強磁性障壁層６と第３の非磁性電極層７をコレクタ２３と称し、第１の非磁性電極層３をエミッタ電極３、第３の非磁性電極層７をコレクタ電極７と称する。また、キャリアが電子の場合を例にして説明する（キャリアがホールの場合も、動作原理は本質的に同等であるので説明を省略する）。
【００５２】
図２は、本実施の形態によるトランジスタのエミッタ、ベース、コレクタ間にベース接地バイアス電圧を加えた場合のエネルギーバンド図であり、図２（Ａ）は第１及び第２の強磁性障壁層の磁化の向きが互いに平行な場合、図２（Ｂ）は第１及び第２の強磁性障壁層の磁化の向きが互いに反平行な場合であり図２（Ａ）に対応する図である。エミッタ２１とベース２２間にバイアス電圧ＶＥＢを、ベース２２とコレクタ２３との間にバイアス電圧ＶＣＢを加えている。このときＶＥＢの大きさは（Φｃ＜ｑＶＥＢ＜Φｃ＋Δ）の関係を満たすように設定する。但し、ｑは電荷素量である。
【００５３】
エミッタ２１は、ベース２２にスピン偏極したホットエレクトロンを注入するスピンインジェクタとして働く。すなわち、バイアス電圧ＶＥＢによってキャリアをエミッタ電極３から第１の強磁性障壁層２をトンネルにより通過させる場合に、第１の強磁性障壁層２の伝導帯がスピン分裂しているため、エミッタ電極３に存在するアップスピン電子２４とダウンスピン電子２５とでは感じる障壁高さが異なる。
【００５４】
すなわち、図２（Ａ）では、アップスピン電子２４が感じる障壁高さは、第１の強磁性障壁層２のアップスピンバンド端９までのエネルギー、すなわちΦｃであり、ダウンスピン電子２５が感じる障壁高さは、第１の強磁性障壁層２のダウンスピンバンド端１０までのエネルギー、すなわち、Φｃ＋Δである。従って、ベース−エミッタ電圧を制御することにより、感じる障壁高さが低い方のスピンを持つ電子、この場合にはアップスピンを持つ電子２４を選択的にベース２２にトンネル注入させることができる（この現象をスピンフィルタ効果と称する。）。
【００５５】
一方、上記トランジスタのコレクタ２３は、ベース２２に注入されたスピン偏極ホットエレクトロンの向きを選別するスピンアナライザとして働く。すなわち、バイアス電圧ＶＥＢによってホットな状態となりベース２２に注入されたスピン偏極ホットエレクトロン２６は、ベース２２の幅をスピン偏極ホットエレクトロン２６の平均自由行程以下に設定しているため、ベース２２とコレクタ２３との界面までエネルギーを失うことなく、すなわち、バリスティックに到達することができる。コレクタ２３の第２の強磁性障壁層６も、伝導帯のスピン分裂によって障壁高さの異なる２つの障壁が生じている。図２（Ａ）に示すように、第１及び第２の強磁性障壁層２、６の磁化の向きが互いに平行な場合、スピン偏極ホットエレクトロン２６と平行なスピンを持つ第２の強磁性障壁層６のアップスピンバンド端９は、スピン偏極ホットエレクトロン２６のエネルギーより低いため、スピン偏極ホットエレクトロン２６は、第２の強磁性障壁層６を越えてコレクタ電極７へ伝導し、コレクタ電流ＩＣとなる。
【００５６】
一方、図２（Ｂ）に示すように、第１及び第２の強磁性障壁層２、６の磁化方向を互いに反平行にした場合、ベース２２には、ダウンスピンを有するスピン偏極ホットエレクトロン２７が注入されるが、ダウンスピンを有する第２の強磁性障壁層６のダウンスピンバンド端１０がスピン偏極ホットエレクトロン２７のエネルギーよりも高いので、スピン偏極ホットエレクトロン２７は第２の強磁性障壁層６の伝導帯を伝導できず、ベース２２とコレクタ２３との界面においてスピン依存散乱（又は反射）を受けてエネルギーを失い、ベース電流ＩＢとなる。
【００５７】
このように、エミッタ２２の第１の強磁性障壁層２とコレクタ２３の第２の強磁性障壁層６との相対的な磁化の向きにより、エミッタからコレクタヘ流れる電流の電流伝送率は大きく異なる。換言すれば、ベース電流によるコレクタ電流の電流増幅率が大きく異なる。
【００５８】
図３は、本実施の形態によるスピンフィルタトランジスタのベース接地における静特性を示す図である。横軸は、図面上右方向にコレクタ−ベース電圧ＶＣＢ、左方向にエミッタ−ベース電圧ＶＥＢを示し、縦軸は、エミッタ電流ＩＥ、ベース電流ＩＢ、コレクタ電流ＩＣを示している。図３（Ａ）は、エミッタとコレクタの強磁性障壁層の磁化方向が平行の場合の静特性を、図３（Ｂ）は、反平行の場合の静特性を示している。尚、図３（Ａ）、図３（Ｂ）において、αは電流伝送率、βは電流増幅率を示し、また、添え字、↑↑及び↓↑はそれぞれ、エミッタとコレクタの強磁性障壁層の相対的な磁化方向が平行の場合と、反平行の場合とを示す。
【００５９】
図３（Ａ）に示すように、エミッタとコレクタの磁化方向が平行の場合には、エミッタ電流ＩＥのほとんどがコレクタ電流ＩＣとすることができる。図３（Ｂ）に示すように、磁化方向が反平行の場合には、エミッタ電流ＩＥのほとんどがベース電流ＩＢとすることができる。公知のホットエレクトロントランジスタ又はバイポーラトランジスタと同様に、本実施の形態によるトランジスタにおいても、ベース電流ＩＢによりコレクタ電流ＩＣを制御することができる。加えて、第１と第２の強磁性障壁層の相対的な磁化の向きによっても、電流増幅率を制御することができる。
【００６０】
本実施の形態によるスピンフィルタトランジスタの強磁性障壁層としては、ＥｕＳ、ＥｕＳｅ、ＥｕＯ等の強磁性半導体を使用することができる。また、Ｒ３Ｆｅ５Ｏ１２（Ｒは希土類元素を示す）等の強磁性絶縁体も使用することができる。非磁性電極層としては、非磁性体であれば良く、例えば、ＡｌやＡｕなどの金属や、高濃度に不純物ドープされたＳｉやＧａＡＳ等の非磁性半導体でも良い。例えば、強磁性障壁層として、ＥｕＳ、非磁性電極層としてＡｌを用いた場合、障壁高さΦＣ＝１．４ｅＶであり、スピン分裂幅Δ＝０．３６ｅＶである。また、本実施の形態によるスピンフィルタトランジスタは、上記の材料を用い、公知の分子線エピタキシャル成長法、真空蒸着法、スパッタリング法等によって製造することができる。
【００６１】
次に、本発明のスピンフィルタトランジスタをメモリセルとして用いた不揮発性メモリについて説明する。
図４（Ａ）は、本実施の形態によるスピンフィルタトランジスタ１を用いたメモリセルの一構成例を示す図である。図４（Ａ）に示すメモリセルでは、スピンフィルタトランジスタを多数マトリクス状に配置し、エミッタ端子Ｅを接地してコレクタ端子Ｃとベース端子Ｂとをそれぞれ読み出し用ビット線ＢＬと読み出し用ワード線ＷＬとに接続している。また、書き換え用ワード線と書き換え用ビット線を、上記スピンフィルタトランジスタ上で他の配線と電気的に絶縁した状態で交差するように配置する。この書き換え用ワード線と書き換え用ビット線として、上記の読み出し用ビット線ＢＬと読み出し用ワード線ＷＬとを併用しても良い。図４（Ａ）は、併用した場合のセル構成を示す図である。図４（Ａ）の場合では、スピンフィルタトランジスタ単体でメモリセルを構成できるとともに、配線に関しても非常に単純な構成にすることができる。従って、微細化に適したレイアウトを容易に構成することができる。図４（Ｂ）も同様のセル構成を用いている。
【００６２】
次に、本実施の形態によるメモリ回路について図４（Ｂ）を参照して説明する。本実施の形態によるメモリ回路４１は、スピンフィルタトランジスタ１（図１）のベースである第２の非磁性電極４をワード線４２に接続し、スピンフィルタトランジスタ１のコレクタ電極である第３の非磁性電極７をビット線４３に接続し、ビット線４３を、負荷（ＲＬ）４４を介して電源（ＶＣＣ）４５に接続し、スピンフィルタトランジスタ１のエミッタ電極である第１の非磁性電極３を接地した構成を有している。ここでは負荷として純抵抗を用いているが、トランジスタによる能動負荷を用いても良い。
【００６３】
特定のメモリセルの記憶情報を読み出すには、特定のワード線４２を選択してエミッタ−ベース間にバイアスを加え、ビット線４３に負荷抵抗４４を介して電源４５の電源電圧ＶＣＣを印加し、ビット線４３にあらわれる出力電圧ＶＯの大小によって記憶情報を読み出す。図４（Ｃ）の縦軸はコレクタ電流ＩＣ、横軸はコレクタ−エミッタ間電圧ＶＣＥを表し、スピンフィルタトランジスタのＩＣ―ＶＣＥ特性と、負荷抵抗４４による負荷直線４６を同一の図の上に示したものである。出力電圧ＶＯは、これらの特性の交点から決定される。すなわち、第１及び第２の強磁性障壁層２、６の相互の磁化方向が、平行の場合と反平行の場合との出力信号は、それぞれ、図４（Ｃ）に示すように、ＶＯ↑↑とＶＯ↓↑になる。ＶＯ↑↑及びＶＯ↓↑の絶対値、及び、ＶＯ↑↑とＶＯ↓↑の比は回路パラメータ（ＲＬ及びＶＣＣ）により最適化できる。このように、本実施の形態による不揮発性メモリデバイスは、ＭＴＪのように素子自身の構造を調節することなく、必要な大きさの出力信号及び出力信号の比を得ることができる。
【００６４】
本実施の形態によるトランジスタにおいて利用するスピンフィルタ効果は、強磁性体におけるバンドのスピン分裂を利用した効果であり、ＭＴＪのＴＭＲ効果に比べてスピンの選択率が高い。べース幅をスピン偏極ホットキャリアの平均自由行程以下に設定すれば、第１及び第２の強磁性障壁層間の相対的な磁化状態が、平行磁化の場合では、電流伝送率α（＝ＩＣ／ＩＥで定義）は０．５以上になりうるが、反平行磁化の場合では、電流伝送率は極めて小さい。すなわち、平行磁化の場合と反平行磁化の場合との電流伝送率の変化は、電流増幅率β（＝ＩＥ／ＩＢで定義される）でみると、さらに増幅されていることになる。この磁化状態で大きく異なるスピンフィルタトランジスタの出力特性に対して、上述した周辺回路により出力信号の最適化を行うことにより、容易に所望の出力信号の絶対値及び所望の出力信号の比を得ることができる。
【００６５】
次にキャリアのスピンの向きに依存する出力特性を有するトランジスタ（以下，「スピントランジスタ」と称する）を用いた不揮発性記憶回路について説明する。
本発明に係る記憶回路は、スピントランジスタを用いた不揮発性記憶回路に関するものである。スピントランジスタは強磁性金属や強磁性半導体などの強磁性体をトランジスタ内に含み、この磁化状態によってキャリアのスピンの向きを制御して出力特性を変化させる。スピントランジスタ内部における強磁性体の磁化状態に基づき情報を記憶し、スピントランジスタ内部の磁化状態を反映したトランジスタの出力特性を用いて情報の読み出しを行う。スピントランジスタを用いれば１つのスピントランジスタで１ビットの不揮発性メモリセルを構成することが可能であり、また、記憶情報に対する出力信号の値を、このメモリセルに接続した周辺回路によって最適化することが可能である。
【００６６】
より詳細には、スピントランジスタは、磁化の向きを磁場等によって独立に制御できる強磁性体層（フリー層）と、磁化の向きが固定されている強磁性体層（ピン層）と、を少なくとも１つずつ有しており、同一バイアス下であっても、フリー層とピン層との相対的な磁化の向きによってトランジスタの出力特性を制御できるトランジスタである。フリー層の磁化の向きを磁場等により変化させることにより、フリー層とピン層との相対的な磁化状態を平行磁化又は反平行磁化の２つの状態を実現することができる。この２つの磁化状態が２値の記憶情報に対応する。
【００６７】
スピントランジスタでは、スピン依存散乱、トンネル磁気抵抗効果、スピンフィルタ効果等のキャリアのスピンの向きに依存して変化する伝導現象に基づいて、トランジスタ内の磁化状態に応じた出力特性を得ることが出来る。スピントランジスタは、スピン偏極キャリアを注入する第１の電極構造及びスピン偏極キャリアを受け入れる第２の電極構造と、第１の電極構造から第２の電極構造へ伝導するスピン偏極キャリアの量を制御する第３の電極構造とを備えている。
【００６８】
スピントランジスタでは、スピンに依存する伝導現象以外は、一般的なトランジスタと同様の動作原理に基づき動作する。従って、スピントランジスタはバイポーラトランジスタ等の電流駆動型トランジスタと電界効果トランジスタ等の電圧駆動型トランジスタとに分類することができる。電流駆動型トランジスタでは、第１の電極構造はエミッタに、第２の電極構造はコレクタに、第３の電極構造はベースにそれぞれ対応する。本実施の形態で説明したスピンフィルタトランジスタはこの電流駆動型に分類される。
【００６９】
また、電圧駆動型トランジスタの場合には、第１の電極構造はソースに、第２の電極構造はドレインに、第３の電極構造はゲートにそれぞれ対応する。スピントランジスタにおけるコレクタ電流またはドレイン電流は、同一バイアス下にあっても、スピントランジスタ内に含まれる強磁性体の磁化状態で変化する。
【００７０】
スピントランジスタの詳細については後述し、以下、スピントランジスタの一般的な出力特性と、スピントランジスタを用いた不揮発性メモリについて説明する。以下では、スピントランジスタ内にフリー層とピン層の強磁性体を含み、フリー層に磁場を印加することによって、フリー層とピン層の相対的な磁化状態を平行磁化または反平行磁化を実現することができるとする。また、この磁化状態はフリー層の保磁力以上の磁場が印加されない限り安定に存在できるものとする。
【００７１】
図５（Ａ）に、電流駆動型スピントランジスタの出力特性の例を模式的に示す。通常の電流駆動型トランジスタと同様に、コレクタ電流ＩＣはベース電流ＩＢの大きさによって制御できるが、コレクタ電流の大きさはスピントランジスタ内に含まれる強磁性体の磁化状態にも依存する。図５（Ａ）の場合では，スピントランジスタに同じバイアスを加えていても（ＩＢ＝ＩＢ１）、平行磁化の場合ではコレクタ電流ＩＣ↑↑は大きく、反平行磁化の場合ではコレクタ電流ＩＣ↓↑は小さい。
【００７２】
図５（Ｂ）に、電圧駆動型スピントランジスタの出力特性の例を模式的に示す。通常のＭＯＳトランジスタなどの電界効果トランジスタと同様に、ゲートーソース電圧（ＶＧＳ）がしきい値ＶＴよりも小さい場合（ＶＧＳ＜ＶＴ）には、スピントランジスタは遮断状態でドレイン電流はほとんど生じない。ＶＴ以上のＶＧＳを印加すれば、スピントランジスタは導通状態となるが、同じバイアス下（ＶＧＳ＝ＶＧＳ１）においても、スピントランジスタ内に含まれる強磁性体が平行磁化を持つ場合と反平行磁化を持つ場合とでドレイン電流値は異なる。図３（Ｂ）の場合では，平行磁化を持つ場合には、ドレイン電流ＩＤ↑↑は大きく、反平行磁化を持つ場合には、ドレイン電流ＩＤ↓↑は小さい。
【００７３】
従って、スピントランジスタでは、電流駆動型，電圧駆動型ともにデバイス内に含まれるフリー層とピン層の相対的な磁化の向きを、コレクタ電流またはドレイン電流の大きさに基づいて、電気的に検出することができる。また、上記のように強磁性体では、外部からフリー層の保磁力以上の磁場が印加されない限り磁化の向きを安定に保持することができる。このため、スピントランジスタでは、デバイス内に含まれるフリー層とピン層の相対的な磁化状態を平行磁化または反平行磁化にすることによって２値の情報を記憶することができる。従って、スピントランジスタを用いれば、１つのスピントランジスタのみで１ビットの不揮発性メモリセルを構成することができる。
【００７４】
以下、電圧駆動型のスピントランジスタを用いた場合を例にして、スピントランジスタを用いた不揮発性メモリについて詳述する。電流駆動型のスピントランジスタをメモリセルに用いた場合も同様にして構成することができる。
【００７５】
図６（Ａ）は、スピントランジスタを用いたメモリセルの構成例を示す図である。図６（Ｂ）は、このメモリセルに基づいて形成した記憶回路の構成例を示す図である。図６（Ａ）と図６（Ｂ）との関係は、図４（Ａ）と図４（Ｂ）との関係と同様である。図６（Ａ）に示すメモリ回路では、スピントランジスタ１５０を多数マトリクス状に配置し、ソースＳを接地してドレインＤとゲートＧとをそれぞれ読み出し用ビット線ＢＬと読み出し用ワード線ＷＬとに接続している。また、書き換え用ワード線と書き換え用ビット線を、上記スピントランジスタ１５０上で他の配線と電気的に絶縁した状態で交差するように配置する。この書き換え用ワード線と書き換え用ビット線として、上記の読み出し用ビット線ＢＬと読み出し用ワード線ＷＬとを併用しても良い。図６（Ａ）、（Ｂ）は、併用した場合の構成を示す図である。図６（Ａ）、（Ｂ）の場合では、１つのスピントランジスタのみでメモリセルを構成できるとともに、配線に関しても非常に単純な構成に配置することができる。
特に、ＭＯＳトランジスタに類似の形態を有する電圧駆動型のスピントランジスタでは、隣り合うメモリセルでソースを共通にするなど、微細化に適したレイアウトを容易に構成することができる。
以下、上述した書き換え／読み出し用ビット線および書き換え／読み出し用ワード線を、単に、それぞれビット線ＢＬ、ワード線ＷＬと呼ぶ。
【００７６】
情報の書き換えは、選択したメモリセル上で交差するビット線ＢＬとワード線ＷＬとに電流を流し、それぞれの配線に流れる電流によって誘起される磁界の合成磁界によって選択されたメモリセルのフリー層を反転させて情報を書き換える。この際、選択セルと同一のビット線ＢＬ又はワード線ＷＬに接続している非選択セルが磁化反転しないようにするため、一方の配線のみからの磁界では磁化反転を生じないようにそれぞれの配線に流す電流値を設定しておく。
【００７７】
情報の読み出しは、選択セルに接続されたワード線ＷＬに電圧を印加してスピントランジスタを導通させてから、ビット線ＢＬに電圧を印加してドレイン電流の大きさを検出する。このドレイン電流の大きさに基づき、フリー層とピン層との相対的な磁化状態を検出することができる。
【００７８】
図６（Ｂ）は、図６（Ａ）に示すメモリ回路のビット線端に出力端子ＶＯと、この出力端子ＶＯから分岐して負荷を介し電源電圧ＶＤＤに接続したメモリ回路である。図６（Ｃ）に、図６（Ｂ）に示したメモリセルの静特性と動作点とを示す。ここでは、負荷としてデプレッション型ＭＯＳトランジスタによる能動負荷１６０を用いているが、図４（Ｂ）のように純抵抗を用いても良い。図６（Ｃ）に示すように、情報の読出し時にはスピントランジスタ１５０のゲートにゲート電圧ＶＧＳを印加し、ビット線ＢＬに負荷を介して電源電圧ＶＤＤを印加すれば、能動負荷による動作点は、ピン層とフリー層と間の磁化状態に応じて図６（Ｃ）中の負荷曲線上を動き（図中のＰ１１とＰ１２）、平行磁化と反平行磁化との場合の出力信号Ｖ０はそれぞれ図中のＶ０↑↑とＶ０↑↓となる。それぞれの出力信号の絶対値および比（Ｖ０↑↑／Ｖ０↑↓）は，能動負荷のトランジスタ特性やＶＤＤなどの周辺回路のパラメータにより最適化することができる。例えば、スピントランジスタの静特性と能動負荷による負荷曲線との交点を最適化することにより、ドレイン電流比ＩＤ↑↑／ＩＤ↑↓が小さい場合でも大きな出力信号比を得ることができる。また、Ｄ↑↑とＩＤ↓↑の値がメモリセルによってばらついていても、能動負荷の飽和電流がＩＤ↓↑より大きく、ＩＣ↑↑より小さければ、出力電圧はほとんど変動しないようにできる。さらに、情報の読み出しにセンスアンプを用いないため、高速の読み出しが可能となる。したがって、本実施の形態による記憶回路では、所望の大きさの出力信号を容易に得ることができて、さらに高速読み出しが可能になるという利点を有する。
【００７９】
従来のＭＴＪとＭＯＳトランジスタとを用いたメモリセルでは、ＭＴＪの抵抗による出力電圧をセンスアンプによって読み取るが、出力電圧はＭＴＪに流す電流値とＭＴＪのインピーダンス（接合抵抗）によって決定され、出力電圧比を周辺回路で自由に調節することはできない。
【００８０】
以下に、本実施の形態による不揮発性メモリ回路に適用可能なスピントランジスタの構造について図面を参照して説明する。以下、ＦＭは強磁性金属、ＦＳは電気伝導性強磁性半導体、ＩＦＳは絶縁性強磁性半導体、ＮＭは非磁性体の略号である。特に、ＮＭ金属は非磁性金属、ＮＭ半導体は非磁性半導体を表す。まず、電流駆動型のスピントランジスタ群について説明を行う。
【００８１】
図７は、ホットエレクトロントランジスタ型のスピントランジスタのエネルギーバンド図である。スピントランジスタ２００は、エミッタ２０１とベース２０５とが、ＦＭまたはＦＳで構成されている。より詳細には、スピントランジスタ２００は、ＦＭ（又はＦＳ）からなるエミッタ２０１と、ＮＭからなるエミッタ障壁２０３と、ＦＭ（又はＦＳ）からなるベース２０５と、ＮＭからなるコレクタ障壁２０７と、ＮＭからなるコレクタ２１１と、を有している。ＮＭとしては非磁性金属または非磁性半導体を用いることができる。
【００８２】
図７に示すスピントランジスタ２００では、エミッタ２０１からエミッタ障壁２０３を介してスピン偏極ホットキャリアをベース２０５にトンネル注入する。エミッタ２０１とベース２０５とが平行磁化の場合には、注入されたスピン偏極ホットキャリアは、ベース２０５内でほとんどスピン依存散乱を受けないため、バリスティックにベース２０５を通過できるようにベース幅を設定しておけば，コレクタ障壁２０７を越えてコレクタ２１１に到達する。すなわち、通常のホットエレクトロントランジスタと同様のトランジスタ動作をする。
【００８３】
一方、エミッタ２０１とベース２０５とが反平行磁化を持つ場合には、エミッタ２０１からベース２０５に注入されたスピン偏極ホットキャリアは、ベース２０５内でスピン依存散乱によりエネルギーを失い、コレクタ障壁２０７を越えることができずにベース電流となる。すなわち、エミッタ２０１とベース２０５とが反平行磁化の場合には、両者が平行磁化の場合に比べて電流伝送率が低下する。従って、スピントランジスタ２００に同じバイアスが印加されていても、エミッタ２０１とベース２０５との相対的な磁化状態の違いにより、電流伝送率又は電流増幅率が異なる。また、スピントランジスタ２００はコレクタ障壁の障壁高さを適切に選択するなどにより室温動作も可能である。
【００８４】
スピントランジスタ２００は、エミッタ−ベース間が平行磁化を持つ場合と反平行磁化を持つ場合とのそれぞれにおける電流伝送率の比を大きくするためにはスピン依存散乱が有効に作用できるようにベース幅を長くとる必要がある。一方、ベース幅を長くすると、エミッタとベースとが平行磁化の場合においても、電流伝送率が小さくなり、例えば０．５を下回り、増幅作用が失われるといったトレードオフが存在する。
【００８５】
図８は、ベースへのスピン注入機構として熱放出を利用したホットエレクトロントランジスタ型のスピントランジスタのエネルギーバンド図である。図８に示すように、スピントランジスタ２２０は、ＦＭ（又はＦＳ）からなるエミッタ２２１と、ＦＭ（又はＦＳ）からなるベース２２５と、両者の間に設けられたＮＭからなるエミッタ障壁２２３と、を有している。さらに、ベース２２５とエミッタ障壁２２３との接合の反対側に、ＮＭからなるコレクタ障壁２２７と、ＮＭからなるコレクタ２３１と、を有している。エミッタ障壁２２３およびコレクタ障壁２２７には非磁性半導体を用いることができる。またコレクタ２３１は非磁性半導体または非磁性金属を用いることができる。
【００８６】
エミッタ２２１とエミッタ障壁２２３との間はオーミックコンタクトまたはトンネルコンタクトを形成する。ベース２２５とエミッタ障壁２２３との間、ベース２２５とコレクタ障壁２２７との間は、図９に示すバンド不連続を有するように接合を形成する。このバンド不連続は、ＮＭ半導体／ＦＭ間のショットキー接合やＮＭ半導体／ＦＳ間のへテロ接合により実現することができる。或いは、ＦＳとＦＭとでショットキー接合を形成し、この際に生じるショットキー障壁をエミッタ障壁とし、ＦＳをエミッタとし、ＦＭをベースとして構成しても良い。
【００８７】
エミッタ２２１に対してベース２２５にバイアスを印加することによりエミッタ２２１からエミッタ障壁２２３に拡散したスピン偏極キャリアは、熱放出によりベース２２５へホットキャリアとして注入される。エミッタ２２１とベース２２５とが平行磁化を持つ場合には、ベース２２５に注入されたスピン偏極ホットキャリアはスピン依存散乱を受けることなくコレクタに到達することができるが、エミッタ２２１とベース２２５とが反平行磁化の場合では、スピン偏極ホットキャリアはスピン依存散乱によってベース電流となる。このトランジスタ２２０においても、ベースにおけるスピン依存散乱を用いているために上記スピントランジスタ２００と同様に、平行磁化および反平行磁化を持つ場合のそれぞれにおける電流伝送率の比と、平行磁化の場合における電流伝送率との間にトレードオフの関係が存在する。但し、トンネル注入を用いた上記スピントランジスタ２００に比べて、電流駆動力を大きく取れるといった特徴や、室温動作を実現しやすいといった特徴がある。
【００８８】
図９は、スピンフィルタ効果を用いたホットエレクトロントランジスタ型のスピントランジスタのエネルギーバンド図である。このトランジスタについては既に詳細に説明したが、簡単にその特徴を説明する。図９に示すスピントランジスタ２４０は、エミッタ障壁２４３およびコレクタ障壁２４７がＩＦＳにより構成されている。ＮＭ金属（またはＮＭ半導体）からなるエミッタ２４１からは、エミッタ障壁２４３のスピンフィルタ効果により選択的に一方のスピンを持つキャリアのみをＮＭ金属（又はＮＭ半導体）からなるベース２４５に注入することができる。ベース幅をスピン偏極率ホットキャリアの平均自由行程以下に設定してあれば、ベース２４５に注入されたスピン偏極率ホットキャリアは、バリスティックにベース２４５を伝導する。このとき、コレクタ障壁２４７のアップスピンバンド（図９では上向き矢印が付されているスピンバンド端）とダウンスピンバンド（図９では下向き矢印が付されているスピンバンド端）とのエネルギー分裂幅内にスピン偏極ホットキャリアが注入されるようにスピントランジスタ２４０をバイアスしておく。エミッタ障壁２４３とコレクタ障壁２４７とが平行磁化を持つ場合には、ベース２４５に注入されたスピン偏極ホットキャリアは、コレクタ障壁２４７のスピンフィルタ効果によって、コレクタ障壁２４７における低いエネルギーのスピンバンドによる障壁を乗り越え、ＮＭ金属（またはＮＭ半導体）からなるコレクタ２５１へ伝播することができる。一方、エミッタ障壁２４３とコレクタ障壁２４７とが反平行磁化を持つ場合では、コレクタ障壁２４７のスピンフィルタ効果によって、スピン偏極ホットキャリアのほとんどはコレクタ障壁２４７を乗り越えることができずにベース電流となる。
【００８９】
従って、スピントランジスタ２４０において、エミッタ障壁２４３とコレクタ障壁２４７との相対的な磁化の向きによって、電流伝送率（又は電流増幅率）が異なる。スピンフィルタ効果はスピンの選択率が極めて大きいため、このトランジスタでは平行磁化と反平行磁化のそれぞれの場合における電流伝送率の比を大きくすることができる。
【００９０】
また、スピントランジスタ２４０では、ベース幅を十分に短くすることが可能である。従って、図７、図８に示すスピン依存散乱を利用したスピントランジスタと異なり、ベース幅に関連する電流増幅率とスピン選択性との間のトレードオフは存在しないという利点がある。
【００９１】
図１０は、トンネルベーストランジスタ型のスピントランジスタのエネルギーバンド図である。図１０に示すように、トンネルベーストランジスタ型のスピントランジスタ２６０では、エミッタ２６１とコレクタ２６５にｐ型（又はｎ型）のＦＳを用い、トンネルベース２６３にｎ型（又はｐ型）のＮＭ半導体を用いている。エミッタ−ベース間及びベース−コレクタ間は、正孔（又は電子）に対してベース２６３が障壁になるようなタイプＩＩのヘテロ接合を用いることが好ましい。また、ベース幅はエミッタからコレクタにトンネル電流が生じる程度に薄くする。
【００９２】
図１０に示す構造において、エミッタ２６１とコレクタ２６５とが平行磁化を持つ場合では、エミッタの多数スピンを有するキャリアは、容易にコレクタ２６５にトンネルできるためトンネルコンダクタンスは大きいが、エミッタ２６１とコレクタ２６５とが反平行磁化を持つ場合では、トンネル磁気抵抗効果（ＴＭＲ効果）によってトンネルコンダクタンスは小さい。従って、エミッタ２６１とコレクタ２６５との相対的な磁化の状態によってコレクタ電流の大きさを制御することができる。
【００９３】
このスピントランジスタ２６０におけるＴＭＲ比を大きくとることができれば、エミッタ−コレクタ間の磁化状態に依存するコレクタ電流の変化を大きくすることが可能となる。スピントランジスタ２６０で、ＴＭＲ効果を有効に発揮させるためには、ベース−コレクタ接合に逆バイアスを印加した場合に空乏層がコレクタ側に広がらないようにすることが好ましい。但し、空乏層がベース側に広がると、コレクタ電流の飽和特性に問題が生じる可能性は存在する。
【００９４】
上記トランジスタ２６０において、ベース層に空乏層が広がらないようにベース層を高濃度ドープし、ベース−コレクタ接合の空乏層がコレクタ側に広がるようにした場合には、ベースにおけるＴＭＲ効果は期待できないがコレクタに注入されたキャリアはコレクタ内でスピン依存散乱による抵抗を生じる。このスピン依存散乱を用いればエミッタ−コレクタ間の磁化状態によりコレクタ電流の大きさを変えることができる。但し、スピン依存散乱による抵抗変化は小さいことからＴＭＲ効果を用いる場合に比べてその効果が大きくない可能性がある。
【００９５】
次に、電圧駆動型スピントランジスタ群について図面を参照して説明する。
図１１は、ＭＯＳトランジスタ型のスピントランジスタの断面構造を示す図である。図１１に示すように、ＭＯＳトランジスタ型のスピントランジスタ３００は、ＮＭ半導体３０１上に、ＦＭからなるソース３０３と、ＦＭからなるドレイン３０５と、ゲート絶縁膜３０７を介してゲート電極３１１と、が形成された構造を有している。ＦＭとＮＭ半導体とのショットキー接合をソース３０３とドレイン３０５に用いており、その他の構成は通常のＭＯＳトランジスタと同様である。
【００９６】
ソース３０３からＮＭ半導体３０１におけるゲート絶縁膜３０７の直下に形成されるチャネルに注入されたスピン偏極キャリアは、このチャネルを通ってドレイン３０５に到達する（以下、簡単のためチャネルに注入されたスピンのゲート電界によるＲａｓｈｂａ効果の影響を無視する）。ソース３０３とドレイン３０５とが平行磁化を持つ場合は、ドレイン３０５に注入されたスピン偏極キャリアはスピン依存散乱を受けることはないが、反平行磁化を持つ場合ではドレイン電極３０５においてスピン依存散乱による抵抗を生じる。
【００９７】
従って、このトランジスタ３００では、ソース−ドレイン間の相対的な磁化の向きによってコンダクタンスが異なる。
また、ソース３０３とドレイン３０５にＦＳを用いることにより半導体３０１との間にｐｎ接合を形成し、ソースおよびドレインを形成することも可能である。
【００９８】
図１２は、変調ドープトランジスタ型のスピントランジスタの断面構造を示す図である。このスピントランジスタ３２０は、第１のＮＭ半導体３２１と第２のＮＭ半導体３２７との界面に生じる２次元キャリアガスに対するＦＭ（又はＦＳ）からなるソース３２３と、ＦＭ（又はＦＳ）からなるドレイン３２５と、ゲート電極３３１とから形成された構造を有している。ソース３２３とドレイン３２５が強磁性体で構成されている以外は、通常の通常の変調ドープトランジスタと同様である。
【００９９】
ソース３２３から、スピン偏極キャリアを、二次元キャリアガスにより形成されたチャネル３３３に注入する。ドレイン３２５に達したスピン偏極キャリアは、ドレイン３２５でのスピン依存散乱のため、ソース３２３とこのドレイン３２５との相対的な磁化の向きによって相互コンダクタンスが異なる。
【０１００】
図１３は、チャネル領域にＦＳを用いたＭＯＳトランジスタ型のスピントランジスタの断面図である。図１３に示すスピントランジスタ３４０は、ＦＳ３４１上に、ＦＭからなるソース３４３と、ＮＭ（又はＦＭ，ＦＳ）からなるドレイン３４５と、ゲート絶縁膜３４７を介してゲート電極３５１と、が形成された構造を有している。ＦＭとＦＳとのショットキー接合をソース３４３に用いており、その他の構成は通常のＭＯＳトランジスタと同様である。
【０１０１】
ソース３４３からショットキー障壁を通してスピン偏極キャリアをチャネル３４１中にトンネル注入する。このトンネル注入時のＴＭＲ効果及びＦＳ３４１のチャネル内におけるスピン依存散乱によって、ソース３４３とＦＳ３４１の相対的な磁化の向きに依存する相互コンダクタンスを実現する。
【０１０２】
図１４に断面構造を示すスピントランジスタ３６０は、絶縁性のＮＭトンネル障壁３６５をＦＭ（又はＦＳ）からなるソース３６１とＦＭ（又はＦＳ）からなるドレイン３６３とで挟み込んだトンネル接合構造を有しており、トンネル障壁３６５に対して電界を印加できるようにゲート電極３７１を配置したスピントランジスタである。
【０１０３】
トンネル障壁３６５の膜厚は、ソース−ドレイン間のバイアスのみを印加した場合にＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ（ＦＮ）トンネルが生じない程度の厚さに設定しておくことが好ましい。ソース−ドレイン間にバイアスを印加することによって生じるトンネル障壁バンド端の三角ポテンシャルをゲート電圧により変化させることによって、ＦＮトンネルを誘起しドレイン電流を得る。
【０１０４】
ソース３６１から注入されたスピン偏極キャリアは、ソース３６１とドレイン３６３の相対的な磁化状態に応じて、ドレイン３６３でスピン依存散乱を受ける。従って、ソース−ドレイン間の相対的な磁化の向きによってトランジスタの相互コンダクタンスを制御できる。
【０１０５】
図１５に断面構造を示すスピントランジスタ３８０は、図１４に示すスピントランジスタ３６０のトンネル障壁をＩＦＳからなるトンネル障壁３８５に置き換えたものである。ソース３８１はＦＭ又はＦＳである必要があるが、ドレイン３８３は強磁性体でなくてもよい。ＩＦＳトンネル障壁層３８５では、キャリアのスピンの向きによって障壁高さが異なるが、ソース３８１とトンネル障壁３８５とが平行磁化を持つ場合にトランジスタが導通状態となるようにソース−ドレイン間およびソース−ゲート間にバイアスを加える。これと同じバイアス条件下において、ソース３８１とトンネル障壁３８５が反平行磁化を持つ場合には、ソース３８１の多数スピンから見たトンネル障壁の高さが高くなるため、スピン偏極キャリアのトンネル確率が減少してドレイン電流が低減する。このスピンフィルタ効果によるスピン選択率は極めて大きいため、スピン分極率の大きな強磁性体をソース３８１として用いれば、ソース−ドレイン間の相対的な磁化の向きによる相互コンダクタンスの変化を大きくすることができる。
【０１０６】
以上、説明した種々のスピントランジスタは、いずれも図４又は図６に示す記憶回路用のメモリセルとして用いることができる。
また、２つの図１１、１４、１５に示した電圧駆動型のスピントランジスタのソースを１つのソースで共通とした構造を形成することも可能である。図１６（Ａ）は共通ソース構成を有するメモリセルの構成例を示す図である。図１６（Ｂ）は、共通ソース構成を有するメモリセルの断面構造例を示す図である。
【０１０７】
図１６（Ａ），（Ｂ）に示すメモリセル構造は、互いに隣接する第１のスピントランジスタＴｒ１と第２のスピントランジスタＴｒ２と、第１のスピントランジスタＴｒ１のゲート電極Ｇ１と第２のスピントランジスタＴｒ２のゲート電極Ｇ２とを共通接続するワード配線ＷＬと、第１のスピントランジスタＴｒ１の第１のドレインＤ１と接続する第１ビットラインＢＬ１と、第２のスピントランジスタの第２のドレインＤ２と接続する第２ビットラインＢＬ２と、第１及び第２スピントランジスタＴｒ１、Ｔｒ２に共通の強磁性ソースＳと、これを接地する配線とを有する。上記構造を用いると、ソースを共通とするために、さらに高密度化集積化に適したセル構造となる。
【０１０８】
特に、図１１、１４、１５に示した電圧駆動型のスピントランジスタでは遮断時のリーク電流を最小限に抑えるために、図１６（Ｂ）に示すような絶縁性の高い、例えばＳＯＩ基板などを用いるのが好ましい。
【０１０９】
以上、説明したように、本発明の実施の形態によるスピンフィルタトランジスタおよびその他本実施の形態で示した種々のスピントランジスタは、出力特性をデバイス内に含まれるピン層とフリー層との相対的な磁化の向きによって制御できるという特徴的な特性を持つ。この相対的な磁化状態は電力を供給しなくても状態を保持することができるいわゆる不揮発性の性質を有する。従って、この相対的な磁化状態を２値の情報として不揮発性に記憶することができる。さらに、上記の出力特性を用いれば、この相対的な磁化状態を電気的に検出することもできる。すなわち、スピントランジスタを用いれば、１つのスピントランジスタのみで１ビットの不揮発性メモリセルを構成することができる。さらに、本実施の形態によるスピントランジスタを用いた不揮発性メモリ回路を用いれば、記憶情報に対する出力信号の大きさ及び出力信号の比を自由に設計することができる。従って、本発明の実施の形態によるスピントランジスタ及びそれを用いたメモリ回路を用いれば、不揮発性メモリ回路の動作速度及び集積度を向上させることができるという利点がある。
【０１１０】
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【０１１１】
【発明の効果】
以上のように、本発明のスピンフィルタトランジスタによれば、強磁性障壁層間の相対的な磁化の向きによって出力特性を大きく変化させることができる。
また、このスピンフィルタおよびこれと同等の特性を有する他のスピントランジスタをメモリセルに用いた不揮発性メモリ回路は、トランジスタ内に含まれる強磁性体間の相対的な磁化の向きによって２値の情報を記憶することができるとともに、この相対的な磁化の向きを電気的に検出することができる。さらに，本発明の不揮発性メモリ回路を用いれば，記憶情報に対する出力信号を自由に設計できる。従って、上記トランジスタを用いれば、１つのトランジスタのみで１ビットの不揮発性メモリセルを構成する高速かつ高集積密度の不揮発性記憶回路の実現が可能となる。
【図面の簡単な説明】
【図１】本実施の形態によるスピンフィルタトランジスタの構成を示す図であり、図１（Ａ）は模式的な断面図であり、図１（Ｂ）は、図１（Ａ）に示す構成の伝導バンド（または価電子バンド）のエネルギーバンド図であり、障壁層におけるスピンバンドのスピンの向きを併せて示した図である。
【図２】本実施の形態によるトランジスタのエミッタ（第１の非磁性電極層）、ベース（第２の非磁性電極層）、コレクタ（第３の非磁性電極層）間にベース接地バイアス電圧を加えた場合のエネルギーバンド図であり、図２（Ａ）は第１及び第２の強磁性障壁層の磁化の向きが互いに平行な場合、図２（Ｂ）は第１及び第２の強磁性障壁層の磁化の向きが互いに反平行な場合である。
【図３】本実施の形態によるスピンフィルタトランジスタのベース接地における静特性を示す図である。横軸は、図面上右方向にコレクタ−ベース電圧ＶＣＢ、左方向にエミッタ−ベース電圧ＶＥＢを示し、縦軸は、エミッタ電流ＩＥ、ベース電流ＩＢ、コレクタ電流ＩＣを示している。図３（Ａ）は、エミッタとコレクタの強磁性障壁層間の磁化状態が平行磁化の場合の特性を、図３（Ｂ）は、反平行磁化の場合の特性を示している。
【図４】図４（Ａ）は、本実施の形態によるスピンフィルタトランジスタ１を用いたメモリセルの一構成例を示す図である。図４（Ｂ）はメモリ回路の一構成例を示す図である。図４（Ｃ）の縦軸はコレクタ電流ＩＣ、横軸はコレクタ−エミッタ間電圧ＶＣＥを表し、スピンフィルタトランジスタ１５０のＩＣ―ＶＣＥ特性と、負荷抵抗による負荷直線を同一の図の上に示したものである。
【図５】図５（Ａ）は、電流駆動型スピントランジスタの出力特性の例を模式的に示す図であり、図５（Ｂ）は、電圧駆動型スピントランジスタの出力特性の例を模式的に示す図である。
【図６】図６（Ａ）は、本実施の形態による電圧駆動型スピントランジスタを用いたメモリセルの一構成例を示す図である。図６（Ｂ）はメモリ回路の一構成例を示す図である。図６（Ｃ）の縦軸はドレイン電流ＩＤ、横軸はドレイン−ソース間電圧ＶＤＳを表し、電圧駆動型スピントランジスタ１のＩＤ―ＶＤＳ特性と、能動負荷による負荷曲線を同一の図の上に示したものである。
【図７】ホットエレクトロントランジスタ型のスピントランジスタの構成例を示すエネルギーバンド図である。
【図８】熱放出注入を用いたホットエレクトロントランジスタ型のスピントランジスタの構成例を示すエネルギーバンド図である。
【図９】スピンフィルタ効果を用いたホットエレクトロントランジスタ型のスピントランジスタの構成例を示すエネルギーバンド図である。
【図１０】トンネルベーストランジスタ型のスピントランジスタの構成例を示すエネルギーバンド図である。
【図１１】ＭＯＳトランジスタ型のスピントランジスタの構成例を示す断面構造図である。
【図１２】変調ドープトランジスタ型のスピントランジスタの構造例を示す断面構造図である。
【図１３】強磁性半導体チャネルを有するＭＯＳトランジスタ型のスピントランジスタの構成例を示す断面構造図である。
【図１４】強磁性ソースと強磁性ドレインとの間に設けられた非磁性絶縁性トンネル障壁に対して、ゲート絶縁膜とゲート電極を設けた構成を有するスピントランジスタの構成例を示す断面構造図である。
【図１５】強磁性ソースと強磁性ドレインとの間に設けられた絶縁性強磁性トンネル障壁に対して、ゲート絶縁膜とゲート電極を設けた構成を有するスピントランジスタの構成例を示す断面構造図である。
【図１６】図１６（Ａ）は共通ソース構成を有するメモリセルの構成例を示す図である。図１６（Ｂ）は、共通ソース構成を有するメモリセルの断面構造例を示す図である。
【図１７】図１７（Ａ）は、ＭＴＪを用いた一般的なＭＲＡＭの構成を示す図であり、図１７（Ｂ）は、ＭＴＪの動作原理を示す図である。
【符号の説明】
１　　スピンフィルタトランジスタ
２　　第１の強磁性障壁層
３　　第１の非磁性電極層
４　　第２の非磁性電極層
５　　スピンインジェクタ
６　　第２の強磁性障壁層
７　　第３の非磁性電極層
８　　スピンアナライザ
９　　アップスピンバンド端
１０　ダウンスピンバンド端
１１　フェルミエネルギー、伝導体の底、価電子帯の頂上
２１　エミッタ
２２　ベース
２３　コレクタ
２４　アップスピン
２５　ダウンスピン
２６　スピン偏極ホットエレクトロン（アップスピン）
２７　スピン偏極ホットエレクトロン（ダウンスピン）
４１　不揮発性メモリ
４２　ワード線
４３　ビット線
４４　負荷抵抗
４５　電源
４６　負荷線
１５０　スピントランジスタ
１５７　出力端子
１６０　能動負荷
１７０　負荷曲線
【図１】
2004111904.tif 000003
【図２】
2004111904.tif 000004
【図３】
2004111904.tif 000005
【図４】
2004111904.tif 000006
【図５】
2004111904.tif 000007
【図６】
2004111904.tif 000008
【図７】
2004111904.tif 000009
【図８】
2004111904.tif 000010
【図９】
2004111904.tif 000011
【図１０】
2004111904.tif 000012
【図１１】
2004111904.tif 000013
【図１２】
2004111904.tif 000014
【図１３】
2004111904.tif 000015
【図１４】
2004111904.tif 000016
【図１５】
2004111904.tif 000017
【図１６】
2004111904.tif 000018
【図１７】
2004111904.tif 000019