(57)【要約】【課題】ウェハの状態で行われる半導体装置の検査において、無駄なクリーニングを無くし、連続フェイルストップによる生産効率の低下を防ぐことができる半導体装置を提供する。【解決手段】この半導体装置は、半導体基板に形成された回路に電気的に接続され、複数の位置にそれぞれ形成された複数のパッド１３を各々が含む複数の第１の半導体チップ１１と、第１の半導体チップに形成された複数のパッドの位置に対応する複数の領域を互いに電気的に接続する導電パターン１４を含む少なくとも１つの第２の半導体チップ１２とを具備する。【選択図】  図２
2004228490.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された回路に電気的に接続され、複数の位置にそれぞれ形成された複数のパッドを各々が含む複数の第１の半導体チップと、
前記第１の半導体チップに形成された複数のパッドの位置に対応する複数の領域を互いに電気的に接続する導電パターンを含む少なくとも１つの第２の半導体チップと、
を具備する半導体装置。
【請求項２】
前記第２の半導体チップにおいて、前記導電パターンが、前記複数の領域を互いに結ぶ直線で囲まれる範囲の全域に形成されている、請求項１記載の半導体装置。
【請求項３】
半導体ウェハの各行に１個の第２の半導体チップが設けられている、請求項１又は２記載の半導体装置。
【請求項４】
半導体基板に形成された回路に電気的に接続され、複数の位置にそれぞれ形成された複数のパッドを各々が含む複数の第１の半導体チップと、前記第１の半導体チップに形成された複数のパッドの位置に対応する複数の領域を互いに電気的に接続する導電パターンを含む少なくとも１つの第２の半導体チップとを有する半導体装置の検査方法であって、
前記複数のパッドの位置に対応する半導体チップの幾つかの領域に複数のプローブをそれぞれ接触させるステップ（ａ）と、
前記複数のプローブが接触した半導体チップが第１の半導体チップであるか第２の半導体チップであるかを認識するステップ（ｂ）と、
前記複数のプローブが接触した半導体チップが第２の半導体チップであると認識された場合に、前記複数のプローブ間のインピーダンスを測定するステップ（ｃ）と、
測定されたインピーダンスの値が所定の値以上であるか否かを判定するステップ（ｄ）と、
少なくともインピーダンスの値が所定の値以上であると判定されたプローブをクリーニングするステップ（ｅ）と、
を具備する検査方法。
【請求項５】
ステップ（ｂ）が、前記複数のプローブの内の少なくとも２つのプローブ間のインピーダンスを測定することにより、前記複数のプローブが接触した半導体チップが第１の半導体チップであるか第２の半導体チップであるかを認識することを含む、請求項４記載の検査方法。
【請求項６】
ステップ（ｅ）が、前記複数のプローブの全てをクリーニングすることを含む、請求項４又は５記載の検査方法。
【請求項７】
ステップ（ｅ）が、プローブを削ることによってクリーニングすることを含む、請求項４〜６のいずれか１項記載の検査方法。
【請求項８】
ステップ（ｅ）が、粘着物を用いてプローブの付着物を取り除くことによってクリーニングすることを含む、請求項４〜６のいずれか１項記載の検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に半導体装置に関し、さらに、ウェハの状態で半導体装置の検査を行う半導体装置の検査方法に関する。
【０００２】
【従来の技術】
半導体装置の製造においては、多数の回路が形成されたウェハを個々のチップに切り出し、パッケージング処理を施して製造される。パッケージング処理が施された半導体装置に対しては、良品か否かを判定するパッケージテスト（ファイナルテスト）を行うが、チップ以前の段階で生じた不良品にパッケージング処理を施すと、無駄なコストが生じてしまう。そこで、一般的に、パッケージ処理を施す前に各チップが良品か否かを判定するウェハテスト（ウェハソート）が行われる。
【０００３】
ウェハテストにおいて用いられる検査装置には、ウェハのボンディングパッド（電極）とＬＳＩテスタとを電気的に接続するためのプローブカードが設けられており、このプローブカードに備えられているプローブ針をボンディングパッドに接触させることにより、半導体装置とＬＳＩテスタとの電気的接続が確保される。
【０００４】
一般に、ボンディングパッドはアルミニウムで形成されるため、プローブ針が接触した際にボンディングパッドから削られたアルミニウム又はアルミナがプローブ針の表面に付着して、ボンディングパッドとプローブ針との間の接触抵抗が増加する。そこで、従来は、経験に基づいて、所定のチップ数をテストした後にポリッシュ等でプローブ針の表面を磨いてクリーニングを行うことにより、接触抵抗を減少させていた。あるいは、チップの歩留まりが極端に低下したら、マニュアルオペレーションによりクリーニングを行っていた。
【０００５】
しかしながら、所定のチップ数をテストした後にクリーニングを行う方式によれば、プローブ針を磨く頻度を高めに設定して無駄なクリーニングを行ってしまう傾向があった。一方、チップの歩留まりが極端に低下したらクリーニングを行う方式によれば、検査の連続フェイルストップによるスループットの低下という問題があった。
【０００６】
下記の特許文献１には、被測定半導体ウェハのチップのプロービングテストに際して、連続する測定の途中で被測定半導体ウェハに代えて上面全面にアルミニウム膜が形成されたテスト用半導体ウェハをステージ上に載せ、このテスト用半導体ウェハにプローブカードのプローブ針を接触させて接触抵抗を測定し、この測定結果によりプローブカードの特性の良否を自動的に診断する診断方法について述べられている。即ち、被測定半導体ウェハとは別に、ウェハ上の全面にアルミニウム膜を蒸着形成したプローブカードのテスト用半導体ウェハを用意し、所定の場所に待機させておく。そして、連続するチップ測定の途中で、予め指定したチップ数以上連続して不良チップが発生した場合や、１ウェハ上の不良チップの発生度合がある程度以上大きい場合など、予めプログラムにより定められた状態（連続フェイルストップ）のときに、試料台に搭載された被測定半導体ウェハに代えてテスト用半導体ウェハを自動的に試料台に搭載する。次に、試料台を乗せたステージを制御し、プローブカードのプローブ針をテスト用半導体ウェハ上面に接触させ、半導体ウェハ上面のアルミニウム膜を介して所定の針相互間の抵抗値を測定する。この測定値に基づいてプローブカード特性の良否、安定性などを判定している。
【０００７】
しかしながら、この特許文献によれば、連続フェイルストップのときにプローブ針の接触抵抗を測定しているので、測定の結果、接触抵抗が大きくなっていた場合には、連続フェイルとなったチップをクリーニング後に再び検査する必要がある。また、同一チップを繰り返し検査することにより、ボンディングパッドが劣化するおそれもある。
【０００８】
また、所定のチップ数をテストする度に、プローブカード特性の良否、安定性などを判定する方法も考えられるが、試料台に搭載されている被測定半導体ウェハに代えてテスト用半導体ウェハを搭載するには時間がかかるので、生産効率が低下してしまう。
【０００９】
【特許文献１】
特開昭６１−２９５６４１号公報  （第２−３頁）
【００１０】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、ウェハの状態で行われる半導体装置の検査において、無駄なクリーニングを無くし、連続フェイルストップによる生産効率の低下を防ぐことができる半導体装置、及び、そのような半導体装置の検査方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体装置は、半導体基板に形成された回路に電気的に接続され、複数の位置にそれぞれ形成された複数のパッドを各々が含む複数の第１の半導体チップと、第１の半導体チップに形成された複数のパッドの位置に対応する複数の領域を互いに電気的に接続する導電パターンを含む少なくとも１つの第２の半導体チップとを具備する。
【００１２】
第２の半導体チップにおいて、導電パターンが、複数の領域を互いに結ぶ直線で囲まれる範囲の全域に形成されるようにしても良い。また、半導体ウェハの各行に１個の第２の半導体チップが設けられるようにしても良い。
【００１３】
本発明に係る半導体装置の検査方法は、半導体基板に形成された回路に電気的に接続され、複数の位置にそれぞれ形成された複数のパッドを各々が含む複数の第１の半導体チップと、第１の半導体チップに形成された複数のパッドの位置に対応する複数の領域を互いに電気的に接続する導電パターンを含む少なくとも１つの第２の半導体チップとを有する半導体装置の検査方法であって、複数のパッドの位置に対応する半導体チップの幾つかの領域に複数のプローブをそれぞれ接触させるステップ（ａ）と、複数のプローブが接触した半導体チップが第１の半導体チップであるか第２の半導体チップであるかを認識するステップ（ｂ）と、複数のプローブが接触した半導体チップが第２の半導体チップであると認識された場合に、複数のプローブ間のインピーダンスを測定するステップ（ｃ）と、測定されたインピーダンスの値が所定の値以上であるか否かを判定するステップ（ｄ）と、少なくともインピーダンスの値が所定の値以上であると判定されたプローブをクリーニングするステップ（ｅ）とを具備する。
【００１４】
ここで、ステップ（ｂ）が、複数のプローブの内の少なくとも２つのプローブ間のインピーダンスを測定することにより、複数のプローブが接触した半導体チップが第１の半導体チップであるか第２の半導体チップであるかを認識することを含むようにしても良い。
【００１５】
また、ステップ（ｅ）が、複数のプローブの全てをクリーニングするようにしても良い。以上において、ステップ（ｅ）が、プローブを削ることによってクリーニングするようにしても良いし、粘着物を用いてプローブの付着物を取り除くことによってクリーニングするようにしても良い。
【００１６】
本発明によれば、１枚の半導体ウェハの中に、製品用の第１の半導体チップとプローブチェック用の第２の半導体チップとの両方を設けたので、ウェハの状態で行われる半導体装置の検査において、無駄なクリーニングを無くし、連続フェイルストップによる生産効率の低下を防ぐことができる。
【００１７】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の一実施形態に係る半導体装置（ウェハ）を示す平面図である。図１に示すように、半導体ウェハ１０は、複数の製品用チップ１１と、各行に１個のプローブチェック用チップ１２とを含んでいる。本実施形態においては、ウェハテストにおいて、プローブチェック用チップ１２に接触した際にインピーダンス測定プログラムを起動するようにしておき、複数のプローブ針の間のインピーダンス（抵抗値で良い）を測定し、測定値が基準値を超えた場合にプローブ針をクリーニングしている。なお、クリーニングは、測定値が基準値を超えたプローブに対してのみ行っても良いし、全てのプローブに対して行っても良い。
【００１８】
図２は、図１に示す製品用チップとプローブチェック用チップとを拡大して示す平面図である。図２に示すように、製品用チップ１１において、複数の所定の位置に複数のボンディングパッド１３がそれぞれ形成されている。また、プローブチェック用チップ１２において、製品用チップ１１に形成された複数のボンディングパッド１３の位置に対応する複数の領域を互いに電気的に接続するプローブチェック用の導電パターン１４が形成されている。導電パターン１４は、図２に示すように、これらの領域を互いに結ぶ直線で囲まれる範囲の全域に形成されるようにしても良いし、プローブチェック用チップ１２の主面のほぼ全面に形成されるようにしても良い。
【００１９】
図３は、図２に示す製品用チップとプローブチェック用チップとをさらに拡大して示す断面図である。図３に示すように、半導体基板２１上に、ゲート絶縁膜２２を介してゲート電極２３が形成されている。これらの側壁には、サイドウォール２４が形成される。ゲート電極２３の両側の半導体基板２１内には、ソース及びドレインとなる不純物拡散領域２５が形成されている。さらに、半導体基板２１上には、層間絶縁膜２６を介して少なくとも１層の配線層が形成される。製品用チップ１１においては、最上層の配線層の一部にボンディングパッド１３が形成され、プローブチェック用チップ１２においては、最上層の配線層にプローブチェック用の導電パターン１４が形成される。
【００２０】
次に、本発明の一実施形態に係る半導体装置の検査方法について説明する。図４は、本実施形態において用いる検査装置の主要部を示す図である。図４に示すように、この検査装置は、検査される半導体ウェハ１０を載置するステージ２と、ステージ２を上下又は前後左右に移動させる駆動機構３と、プローブカード５を支持する支持ボード４とを有している。
【００２１】
プローブカード５においては、絶縁基板６に開口部６ａが設けられ、その表面には所定の配線パターン７が形成されており、配線パターン７は、ＬＳＩテスタ（図示せず）に電気的に接続される。さらに、開口部６ａ内には、多数本のプローブ針８が配設されており、各プローブ針８は、その基端部８ａが配線パターン７に接続固定され、その先端部８ｂが開口部６ａを通して下方に向けて突出されている。
【００２２】
ステージ２を前後左右に移動させて所定の位置に配置後、上昇させることにより、半導体ウェハ１０の各チップに設けられているボンディングパッド１３又は導電パターン１４にプローブ針８の先端部８ｂを接触させ、このプローブ針８及び配線パターン７を介して半導体ウェハ１０とＬＳＩテスタとを電気的に接続することにより、所要のテストが実行される。
【００２３】
図５は、本発明の一実施形態に係る半導体装置の検査方法を示すフローチャートである。
まず、ステップＳ１において、ステージ２を駆動機構３によって移動し、製品用チップ１１の所望のボンディングパッド１３、又は、プローブチェック用チップ１２の導電パターン１４に、プローブ針８を接触させる。
【００２４】
次に、ステップＳ２において、少なくとも２つのプローブ針８の間のインピーダンスを測定することにより、プローブ針８が接触した半導体チップが製品用チップ１１であるかプローブチェック用チップ１２であるかを認識する。本実施形態においては、半導体チップに接触した複数組のプローブ針の内、所定数以上の組のプローブ針がショートしているか否かを測定することにより、製品用チップ１１であるかプローブチェック用チップ１２であるかを認識する。製品用チップ１１である場合にはステップ３０に移行し、プローブチェック用チップ１２である場合にはステップ３１に移行する。
【００２５】
プローブ針８が接触した半導体チップが製品用チップ１１である場合には、ステップＳ３０において、製品測定プログラムを起動することにより、製品用チップ１１が良品であるか否かを測定し、ステップＳ７に移行する。
【００２６】
一方、プローブ針８が接触した半導体チップがプローブチェック用チップ１２である場合には、ステップＳ３１以降において、プローブ針８の接触抵抗を測定する。
まず、ステップＳ３１において、インピーダンス測定プログラムを起動し、複数のプローブ針８の間のインピーダンス（抵抗値で良い）を測定する。次に、ステップＳ４において、プローブカード５の状態又は安定性等を判定する。本実施形態においては、抵抗値に関する規定値を予め設定しておき、ステップＳ３１において測定された抵抗値が規定値以上の場合に、プローブ針８の接触抵抗が増加したと判定して、ステップＳ５においてクリーニングを行う。ステップＳ３１において測定された抵抗値が規定値未満の場合には、ステップＳ６に移行する。
【００２７】
ステップＳ５において、プローブ針８の先端部８ｂを削ることによってクリーニングを行い、プローブ針８の接触抵抗を低下させる。あるいは、粘着物を用いてプローブ針８の先端部８ｂの付着物を取り除くことによってクリーニングを行っても良い。
【００２８】
ステップＳ６において、プローブカード５の特性測定のために用いられたプローブチェック用チップ１２をフェイルに設定して、製品から除外する。
さらに、ステップＳ７において、次に測定すべき半導体チップの有無を判断する。次に測定すべき半導体チップが有る場合にはステップＳ１に移行し、無い場合にはテストを終了する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置（ウェハ）を示す平面図。
【図２】図１に示す半導体チップを拡大して示す平面図。
【図３】図２に示す半導体チップをさらに拡大して示す断面図。
【図４】本実施形態において用いる検査装置の主要部を示す図。
【図５】本発明の一実施形態に係る検査方法を示すフローチャート。
【符号の説明】
２  ステージ、  ３  駆動機構、  ４  支持ボード、  ５  プローブカード、６  絶縁基板、  ６ａ  開口部、  ７  配線パターン、  ８  プローブ針、  ８ａ  基端部、  ８ｂ  先端部、  １０  半導体ウェハ、  １１  製品用チップ、  １３  プローブチェック用チップ、  １３  ボンディングパッド、  １４  導電パターン、  ２１  半導体基板、  ２２  ゲート絶縁膜、  ２３  ゲート電極、  ２４  サイドウォール、  ２５  不純物拡散領域、  ２６  層間絶縁膜
【図１】
2004228490.tif 000003
【図２】
2004228490.tif 000004
【図３】
2004228490.tif 000005
【図４】
2004228490.tif 000006
【図５】
2004228490.tif 000007