(57)【要約】【課題】歩留まりが良く精度の高いアナログ・デジタル変換器を提供する。【解決手段】アナログ入力信号をデジタル信号に変換するアナログ・デジタル変換器と、該アナログ・デジタル変換器により出力されたデジタル信号をアナログ信号に変換するデジタル・アナログ変換器と、アナログ入力信号と該デジタル・アナログ変換器により出力されたアナログ信号との差を算出する減算器と、該減算器の出力信号を増幅する増幅器とを１段とし、これらを複数段含むことにより、各々の該アナログ・デジタル変換器のＭビットのデジタル出力信号を重畳してデジタル校正することによりＮビットのデジタル信号を出力する。増幅器はゲインが容量の相対比により決定されるスイッチトキャパシタ回路で構成されており、フィードバック容量に並列に微小容量を付加させることで、該増幅器のゲインを微調整する機能を有する。【選択図】        図１
2004336197.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力信号をデジタル信号に変換するアナログ・デジタル変換器と、該アナログ・デジタル変換器により出力されたデジタル信号をアナログ信号に変換するデジタル・アナログ変換器と、前記アナログ入力信号と該デジタル・アナログ変換器により出力されたアナログ信号との差を算出する減算器と、該減算器の出力信号を増幅する増幅器とを１段とし、これらを複数段含むことにより、各々の該アナログ・デジタル変換器のＭビットのデジタル出力信号を重畳してデジタル校正することによりＮビットのデジタル信号を出力するパイプライン型アナログ・デジタル変換器において、該増幅器はゲインが容量の相対比により決定されるスイッチトキャパシタ回路で構成されており、フィードバック容量に並列に容量を付加させることで、該増幅器のゲインを調整する機能を有するアナログ・デジタル変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高精度パイプライン型アナログ・デジタル変換器に関し、パイプラインステージの上位段におけるスイッチトキャパシタ回路で構成された増幅器のゲイン誤差分の補正方法に関するものである。
【０００２】
【従来の技術】
高精度のパイプライン型アナログ・デジタル変換器は図３に示すように、アナログ入力信号をデジタル信号に変換するサブアナログ・デジタル変換器と、サブアナログ・デジタル変換器により出力されたデジタル信号をアナログ信号に変換するデジタル・アナログ変換器と、サブアナログ・デジタル変換器のアナログ入力信号とデジタル・アナログ変換器により出力されたアナログ信号との差を算出する減算器と、減算器の出力信号を増幅する増幅器とを１段とし、これらを直列に複数段含んでＮビットデジタル信号を出力する構成をとっている。後段に行くほどアナログ・デジタル変換精度は緩くなるため、初段における増幅器のゲインの精度が最も厳しく要求される。もしも初段における増幅器のゲインがずれて誤差が生じると、初段に要求されたアナログ・デジタル変換のデータの切り替わり点において微分直線性誤差や積分直線性誤差の悪化を招いたり、最悪の場合にはミッシングコードを発生させたりする要因となる。
【０００３】
スイッチトキャパシタ回路で構成された増幅器の構成を図４に示す。このスイッチトキャパシタ回路では、ＣＫ１のスイッチ群が閉じた時ＣＫ２のスイッチ群は開いた状態にあり、入力信号に対応する電荷がＣｉとＣｆにサンプリングされる。次に、ＣＫ２のスイッチ群が閉じた時ＣＫ１のスイッチ群は開いた状態にあり、Ｃｉ及びＣｆを用いて増幅動作を行う。この増幅器のゲインは入力容量Ｃｉとフィードバック容量Ｃｆとの容量比Ｃｉ／Ｃｆで決定される。通常、スイッチトキャパシタに用いられる高精度が要求される容量は２層ポリシリコンにより形成される。例えばＣｉ＝４Ｃｆのときのゲインは４倍となるが、配線などの寄生容量が２層ポリシリコンで形成された容量に与える影響によって容量比が４倍からずれ、増幅器の正確なゲインが実現しない場合が発生することもある。
【０００４】
そのための補正方法として特許文献１に示すような回路が提案されている。この従来の回路構成図を図５に示す。入力容量Ｃｉに対して並列に補正するための１０００分の１程度の微小容量Ｃｐをメタル配線を利用して形成していた。
【０００５】
【特許文献１】
特開２０００―０１３１８９公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のようなメタル配線を利用して形成された微小容量は層間絶縁膜厚などの半導体プロセスによるばらつきが大きく、微小容量値に大きな差が生じる。また、あらかじめ２つのコンデンサの容量比を所望の容量比よりずらして設定する必要があるため、正確な容量比に合わせ込むのと同様にずらした分が狙い通りに形成できるとは限らない。
【０００７】
さらに、量産した場合にはロット間ばらつきが大きく、同一ウェーハ内でもチップ毎に正確なゲインが得られているかの目安が必要になってくる。
【０００８】
そこで、本発明は、歩留まりが良く精度の高いアナログ・デジタル変換器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明では、スイッチトキャパシタ回路で構成された増幅器において、フィードバック容量に対して並列に容量を複数個配置する。複数個配置された上記微小容量はフィードバック容量に短絡させるため直列に配置されたスイッチの接続有無の命令により段階的にｎビットの調節が可能となっている。
【００１０】
上記微小容量はスイッチトキャパシタ回路のアンプゲインを決定するための容量と同じく、２層ポリシリコンで形成されており、その複数配置された容量には１，２，４，８，…２ｎと重み付けされている。
【００１１】
チップ毎に微小容量の変化量を１ビットずつ変化させたときに、最良のシグナル対ノイズ及び歪み比（ＳＩＮＡＤ）の値を示した設定値を最適設定値として提供することができる。
【００１２】
また、別の手段として、上記スイッチの代わりにヒューズを用いることでも解決できる。この場合は微小容量の調整幅におけるステップを１／ｎビット以下に相当することで最適値に調整することが可能である。
【００１３】
【発明の実施の形態】
以下、本発明における実施の形態について図面を用いて詳しく説明する。
【００１４】
［実施形態１］
本実施形態における１２ビット精度パイプライン型アナログ・デジタル変換器はアナログ入力信号をデジタル信号に変換するサブアナログ・デジタル変換器と、サブアナログ・デジタル変換器により出力された４ビットのデジタル信号をアナログ信号に変換するデジタル・アナログ変換器と、サブアナログ・デジタル変換器が入力するアナログ入力信号とデジタル・アナログ変換器により出力されたアナログ信号との差を算出する減算器と、減算器の出力信号を増幅する増幅器とを１段目とし、２段目以降はサブアナログ・デジタル変換器から１．５ビットのデジタル信号が出力される構成となっている。２段目以降８段目までは同一の構成で直列に７段接続している。最終段はサブアナログ・デジタル変換器から３ビットのデジタル信号が出力され、これら１段目から９段目までの信号をデジタル校正して最終的に１２ビットデジタル信号を出力する構成をとっている。上記増幅器における本発明の第１の実施形態を示す回路図を図１に示す。
【００１５】
増幅器は演算増幅器ＭＤＡＣ１＿ＡＭＰを用いたスイッチトキャパシタ回路で構成されており差動入力、差動出力である。入力容量Ｃｉ＝４Ｃとフィードバック容量Ｃｆ＝Ｃを基本とする容量比４Ｃ／Ｃからなり、理想ゲイン４倍となるように設計されている。フィードバック容量Ｃｆに対して並列に５個の微小容量が配置されており、それぞれの容量値はＣ／５０，２Ｃ／５０，４Ｃ／５０，８Ｃ／５０，１６Ｃ／５０である。これらの微小容量に各々１個ずつ直列にスイッチが配置されており、このスイッチのオン、オフは外部シリアルインターフェイスのレジスタ設定の命令により決定され、チップ毎に調整が可能である。ここでは更に容量を微小化するために２Ｃ／５０の容量をＣ／５０，２Ｃ／５０，４Ｃ／５０，８Ｃ／５０，１６Ｃ／５０の共通の端子に直列に接続している。
【００１６】
調整幅は２Ｃ／５０〜６２Ｃ／１６５０の範囲であり±１．３％の調整幅である。外部シリアルインターフェイスにより５ビットの段階で設定可能となっている。
【００１７】
あらかじめ理想ゲイン４倍となるセンターのゲイン微調整値ａｄｇ１〜４＝０かつａｄｇ５＝１となるようにフィードバック容量Ｃｆの値をＣｆ＝Ｃからすこしずらしている。
【００１８】
この増幅器では、ＣＫ１のスイッチ群が閉じた時ＣＫ２のスイッチ群は開いた状態にあり、入力信号に対応する電荷がＣｉとＣｆ及びこれに並列に接続されてかつスイッチａｄｇ＝１なる微小容量にサンプリングされる。次に、ＣＫ２のスイッチ群が閉じた時ＣＫ１のスイッチ群は開いた状態にあり、Ｃｉと上記オン（ａｄｇ＝１）状態にある微小容量及びＣｆを用いて増幅動作を行う。
【００１９】
次に、この増幅器のゲインの補正方法として、何れのスイッチをオン状態に選択すればいいかを説明する。
【００２０】
一般的に用いられるアナログ・デジタル変換器の性能評価方法として、入力信号に理想的なサイン波を入力し、ＦＦＴ解析によりダイナミック特性を得る方法がある。これを用いてａｄｇスイッチの０，１によって得られるシグナル対ノイズ及び歪み比（ＳＩＮＡＤ）の値の変化を記録しておき、最良となるＳＩＮＡＤの値を示したａｄｇスイッチの設定値を最良の設定値として固定する。このとき得られた設定値が上記増幅器のゲインが理想的に４倍となる微小容量の接続設定である。
【００２１】
上記の方法で製作されたアナログ・デジタル変換器の歩留まりがａｄｇ１〜４＝０，ａｄｇ５＝１のときで８０％であったのに加えて、チップ毎に調整したことによって＋１０％向上し、最終的に９０％のチップが収量できた。
【００２２】
［実施形態２］
実施形態１と同様の１２ビット精度パイプライン型アナログ・デジタル変換器である。アナログ入力信号をデジタル信号に変換するサブアナログ・デジタル変換器と、サブアナログ・デジタル変換器により出力された４ビットのデジタル信号をアナログ信号に変換するデジタル・アナログ変換器と、サブアナログ・デジタル変換器が入力するアナログ入力信号とデジタル・アナログ変換器により出力されたアナログ信号との差を算出する減算器と、減算器の出力信号を増幅する増幅器とを１段目とし、２段目以降はサブアナログ・デジタル変換器から１．５ビットのデジタル信号が出力される構成となっている。２段目以降８段目までは同一の構成で直列に７段接続している。最終段はサブアナログ・デジタル変換器から３ビットのデジタル信号が出力され、これら１段目から９段目までの信号をデジタル校正して最終的に１２ビットデジタル信号を出力する構成をとっている。上記増幅器における本発明の第２の実施形態を示す回路図を図２に示す。
【００２３】
増幅器は演算増幅器ＭＤＡＣ１＿ＡＭＰを用いたスイッチトキャパシタ回路で構成されており差動入力、差動出力である。入力容量Ｃｉ＝４Ｃとフィードバック容量Ｃｆ＝Ｃを基本とする容量比４Ｃ／Ｃからなり、理想ゲイン４倍となるように設計されている。フィードバック容量Ｃｆに対して並列に５個の微小容量が配置されており、それぞれの容量値はＣ／５０，Ｃ／５０，Ｃ／５０，Ｃ／５０，１６Ｃ／５０である。これらの微小容量に各々１個ずつ直列にヒューズが配置されており、このヒューズの切断は外部通信の命令によりチップ毎に決定される。ここでは更に容量を微小化するために２Ｃ／５０の容量をＣ／５０，Ｃ／５０，Ｃ／５０，Ｃ／５０，１６Ｃ／５０の共通の端子に直列に接続している。
【００２４】
実施形態１と同様にａｄｇ５＝１のときに理想ゲインとなるように容量値の設計がなされているが、ヒューズを用いているため、一度切断したら元にもどすことはない。
【００２５】
実施形態１と同様に、この増幅器のゲインの補正方法を説明する。
【００２６】
一般的に用いられるアナログ・デジタル変換器の性能評価方法として、入力信号に理想的なサイン波を入力し、ＦＦＴ解析によりダイナミック特性を得る方法がある。これを用いてａｄｇのヒューズを１つずつ切断していくよって最良となるＳＩＮＡＤの値を示した時点で設定値を最良の設定値とする。このとき得られた設定値が上記増幅器のゲインが理想的に４倍となる微小容量の接続設定である。
【００２７】
上記の方法で製作されたアナログ・デジタル変換器の歩留まりがａｄｇ１〜４＝０，ａｄｇ５＝１のときで８０％であったのに加えて、チップ毎に調整したことによって＋１０％向上し、最終的に９０％のチップが収量できた。
【００２８】
本発明によれば、以下のアナログ・デジタル変換器及びゲイン補正方法が提供される。
【００２９】
アナログ入力信号をデジタル信号に変換するアナログ・デジタル変換器と、該アナログ・デジタル変換器により出力されたデジタル信号をアナログ信号に変換するデジタル・アナログ変換器と、前記アナログ入力信号と該デジタル・アナログ変換器により出力されたアナログ信号との差を算出する減算器と、該減算器の出力信号を増幅する増幅器とを１段とし、これらを複数段含むことにより、各々の該アナログ・デジタル変換器のＭビットのデジタル出力信号を重畳してデジタル校正することによりＮビットのデジタル信号を出力するパイプライン型アナログ・デジタル変換器において、該増幅器はゲインが容量の相対比により決定されるスイッチトキャパシタ回路で構成されており、フィードバック容量に並列に微小容量を付加させることで、該増幅器のゲインを微調整する機能を有するアナログ・デジタル変換器。
【００３０】
上記のアナログ・デジタル変換器における増幅器はゲインを複数段に微調整するための複数の微小容量を付加させており、該複数の微小容量をフィードバック容量に対して並列に短絡させるスイッチを有し、該スイッチへの接続有無の命令によりチップ毎に微調整が可能となることを特徴とするアナログ・デジタル変換器。
【００３１】
上記のアナログ・デジタル変換器における増幅器のゲインは理想とするゲインに対して±２％以内の範囲で複数段に調節できることを特徴とするアナログ・デジタル変換器。
【００３２】
上記のｎビット（ｎは自然数）のアナログ・デジタル変換器における増幅器のゲインの調節は１／２ｎ以下のステップで調節できることを特徴とするアナログ・デジタル変換器。
【００３３】
上記のスイッチを外部のシリアルインターフェイスからデジタル的に制御することを特徴とするアナログ・デジタル変換器。
【００３４】
上記のシリアルインターフェイスのレジスタ設定値を１ビットずつ変化させたときに、最良のシグナル対ノイズ及び歪み比（ＳＩＮＡＤ）の値を示した設定値を最適設定値として提供することを特徴とする請求項１記載の増幅器のゲイン補正方法。
【００３５】
上記のアナログ・デジタル変換器における増幅器はゲインを複数段に微調整するための複数の微小容量を付加させており、該複数の微小容量をフィードバック容量に対して並列に短絡させるヒューズを有し、該ヒューズの接続有無の命令によりチップ毎に微調整が可能となることを特徴とするアナログ・デジタル変換器。
【００３６】
【発明の効果】
上述のように、本発明によれば高精度パイプライン型アナログ・デジタル変換器における、スイッチトキャパシタ回路で構成される増幅器の理想的なゲイン設定値を複数の微小容量を付加させてスイッチのオン・オフによって調整が制御可能となり、アナログ・デジタル変換器のダイナミック特性が向上できる。また、チップ毎に調整可能となるため歩留まりが向上できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す代表的な図である。
【図２】本発明の第２の実施形態を示す代表的な図である。
【図３】従来の例を示すブロック図である。
【図４】従来の例を示す回路図である。
【図５】従来の例を示す回路図である。
【符号の説明】
ａｄｇ  ゲイン微調整値
ＭＤＡＣ１＿ＡＭＰ  演算増幅器
Ｃ  容量
ＣＫ  スイッチ
【図１】
2004336197.tif 000003
【図２】
2004336197.tif 000004
【図３】
2004336197.tif 000005
【図４】
2004336197.tif 000006
【図５】
2004336197.tif 000007