(57)【要約】【課題】バンプ接合時の衝撃によって半導体素子の回路が大きなダメージを受ける恐れがある。【解決手段】半導体素子１をインターポーザ２上にフリップチップ接続した積層構造を有する半導体装置の構成として、半導体素子１は、主面上の有効素子領域Ｓに回路が形成された素子基板３と、この素子基板３の主面上で有効素子領域Ｓ内に形成された電極パッド４とを有するものとし、半導体素子１とインターポーザ２とは、電極パッド４，７上に形成されたはんだバンプ１１，１２を介して電気的に接続するとともに、互いの対向部分をバンプ１１，１２を接合するときの荷重によって弾性変形する緩衝材１０を内包する封止材９によって封止するものとする。【選択図】        図１
2004221293.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を回路基板上にフリップチップ接続した積層構造を有する半導体装置であって、
前記半導体素子は、主面上の有効素子領域に回路が形成された素子基板と、前記素子基板の主面上で前記有効素子領域内に形成された電極パッドとを有し、
前記半導体素子と前記回路基板とは、前記電極パッド上に形成されたバンプを介して電気的に接続されるとともに、互いの対向部分が前記バンプを接合するときの荷重によって弾性変形する緩衝材を内包する封止材によって封止されている
ことを特徴とする半導体装置。
【請求項２】
前記封止材中の前記緩衝材は、前記半導体素子の前記有効素子領域を避けた位置に配置されている
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記半導体素子が実装される前記回路基板の素子実装領域の外側に、当該素子実装領域を取り囲む状態で前記緩衝材を用いたダム部が形成されている
ことを特徴とする請求項１記載の半導体装置。
【請求項４】
半導体素子を回路基板上にフリップチップ接続した積層構造を有するとともに、前記半導体素子は、主面上の有効素子領域に回路が形成された素子基板と、前記素子基板の主面上で前記有効素子領域内に形成された電極パッドとを有する半導体装置の製造方法であって、
前記半導体素子の前記電極パッド上にバンプを形成するバンプ形成工程と、
前記バンプを接合するときの荷重によって弾性変形する緩衝材を混合した封止材を、前記半導体素子及び前記回路基板の少なくとも一方に塗布する塗布工程と、
前記封止材を挟むように前記半導体素子と前記回路基板とを対向させた状態で、当該半導体素子と回路基板とを前記バンプを介して電気的に接続するバンプ接合工程と
を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記塗布工程においては、前記半導体素子に形成されたバンプと高さ寸法とこれに対応して前記回路基板に形成されたバンプの高さ寸法を足し合わせた寸法よりも大きな外径サイズを有する緩衝材を用いる
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
半導体素子を回路基板上にフリップチップ接続した積層構造を有するとともに、前記半導体素子は、主面上の有効素子領域に回路が形成された素子基板と、前記素子基板の主面上で前記有効素子領域内に形成された電極パッドとを有する半導体装置の製造方法であって、
前記半導体素子の前記電極パッド上にバンプを形成するバンプ形成工程と、
前記半導体素子の主面上又は前記回路基板の素子実装面上に、前記バンプを接合するときの荷重によって弾性変形する緩衝材を配置固定する緩衝材供給工程と、
前記半導体素子及び前記回路基板の少なくとも一方に封止材を塗布する塗布工程と、
前記封止材を挟むように前記半導体素子と前記回路基板とを対向させた状態で、当該半導体素子と回路基板とを前記バンプを介して電気的に接続するバンプ接合工程と
を有することを特徴とする半導体装置の製造方法。
【請求項７】
前記緩衝材供給工程においては、前記半導体素子の前記有効素子領域を避けた位置に前記緩衝材を配置する
ことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記緩衝材供給工程においては、前記回路基板の素子実装面上に前記緩衝材を配置固定するとともに、当該素子実装面上の素子実装領域の外側に当該素子実装領域を取り囲むように前記緩衝材を用いてダム部を形成する
ことを特徴とする請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を回路基板上にフリップチップ接続した積層構造を有する半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
従来、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）チップに代表される半導体素子を回路基板上にフェースダウンで接続するフリップチップ方式が知られている。このフリップチップ方式は、半導体素子の電極パッド上にバンプを形成し、このバンプを介して半導体素子と配線基板導体とを電気的に接続するもので、電極取り出し位置の自由度が高い、配線長が最短距離になるなどの利点に加えて、高密度実装が要求される場合に適した方法とされている。
【０００３】
また近年では、ＬＳＩの価格対性能比の向上を維持するうえで、ＳＩＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）が注目されている。ＳＩＰは、複数の半導体素子（半導体チップ）を組み合わせて高密度に接続することにより、各々の半導体素子が備える機能を統合するパッケージ技術である。このＳＩＰによれば、システム側が要求する、低コスト化、高機能化、低消費電力化、小型・軽量化、仕様の柔軟性などにバランス良く応えることができる。
【０００４】
ＳＩＰは、その構造上の違いから、ＣＯＣ（チップ・オン・チップ）型、チップ・スタック型、パッケージ積層型、基板接続型の４種類に分類される。このうち、ＣＯＣ型は、ベースとなる半導体チップ上にこれと別の半導体チップを積層した構造を有するもので、これは回路間の配線長が短いために高速化に対応しやすいという特長をもっている。このＣＯＣ型では、上記フリップチップ方式で半導体チップ同士を電気的に接続する。
【０００５】
一般に、ＬＳＩチップのフリップチップ接続において、電気的接続のためのバンプがＬＳＩ回路の直上に設けられていると、バンプ接合時の衝撃がバンプを介してＬＳＩ回路に加えられるため、ＬＳＩ回路が大きなダメージを受ける恐れがある。そのため、バンプ形成のための電極パッドについては、有効素子領域（回路形成領域）を避けたチップ周縁部に形成している。また、ワイヤボンディングのための電極パッドについても、ワイヤボンディング時の衝撃によるＬＳＩ回路のダメージを回避するために、有効素子領域を避けたチップ周縁部に形成している。
【０００６】
しかしながら、上記ＣＯＣ型のＳＩＰでは、回路間の配線長を短縮して高速化に対応するなどの理由から、有効素子領域内で回路の直上に電極パッドを形成するとともに、この電極パッド上にバンプを形成してフリップチップ方式でチップ同士を接続する場合がある。そうした場合、図１０に示すように、半導体素子５１の電極パッド５２とインターポーザ（回路基板）５３の電極パッド５４にそれぞれバンプ５５，５６を形成し、これらのバンプ５５，５６同士を加圧により接触させて半導体素子５１とインターポーザ５３とを電気的に接続するときに、バンプ５５を通して半導体素子５１の回路に衝撃が加わる。そのため、バンプ接合時の衝撃によって回路が大きなダメージを受ける恐れがある。
【０００７】
こうした点に関して、例えば、下記特許文献１には、はんだバンプが設けられた電子部品の表面と電極が設けられた配線基板の表面同士をつき合わせるに際して、それらの間に、はんだバンプの高さ以下の高さを有し且つはんだよりも融点の高い材料からなるスペーサ部材を介在させ、はんだバンプを融解させる際に、はんだの融点以上であってスペーサ部材の融点未満の温度に加熱する、電子部品の実装方法が記載されている。また、下記特許文献２には、半導体素子を搭載した素子搭載基板を、バンプを介して実装基板に実装した半導体集積回路装置の構成として、素子搭載基板と実装基板との距離をほぼ一定に保つスペーサ部材を設けたものが記載されている。
【０００８】
【特許文献１】
特開平１１−６７８２９号公報（請求項１、図１）
【特許文献２】
特開平９−１６２２３４号公報（請求項１、図１）
【０００９】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に記載されたものでは、電子部品の表面がスペーサ部材に接触する前に、電子部品のはんだバンプが配線基板の電極に接触するため、電子部品の回路面上にはんだバンプを設けると、バンプ接合時の衝撃が電子部品の回路部分に直接加わることになる。そのため、電子部品の回路が大きなダメージを受けてしまう。また、スペーサ部材の高さをはんだバンプの高さよりも高くして、電子部品のはんだバンプが配線基板の電極に接触する前に、電子部品の表面がスペーサ部材に接触させた場合は、はんだバンプと電極との間に隙間が生じるため、電子部品と配線基板とを電気的に接続できなくなってしまう。
【００１０】
また、上記特許文献２に記載されたものでも、素子搭載基板がスペーサ部材に接触する前に、素子搭載基板のバンプがプリント基板のバンプ搭載電極に接触するため、仮に、素子搭載基板を半導体素子に置き換えて考えると、上記特許文献１に記載されたものと同様の理由で、半導体素子の回路に大きなダメージを与える恐れがある。
【００１１】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体素子を回路基板上にフリップチップ接続した積層構造を有する半導体装置である。このうち、半導体素子は、主面上の有効素子領域に回路が形成された素子基板と、この素子基板の主面上で有効素子領域内に形成された電極パッドとを有する。また、半導体素子と回路基板とは、電極パッド上に形成されたバンプを介して電気的に接続されるとともに、互いの対向部分がバンプを接合するときの荷重によって弾性変形する緩衝材を内包する封止材によって封止されている。
【００１２】
上記構成の半導体装置においては、半導体素子と回路基板との対向部分を、バンプ接合時の荷重によって弾性変形する緩衝材を内包する封止材によって封止しているため、これを製造する際にはバンプ接合時の衝撃が緩衝材によって緩和されるようになる。したがって、バンプ接合時に半導体素子の回路が受けるダメージを低減することが可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００１４】
図１は本発明の第１実施形態に係る半導体装置の構成例を示す断面図である。図１においては、半導体素子（半導体チップ）１とインターポーザ２とがフリップチップ方式で接続され、これによって２層の積層構造を有する半導体装置が構成されている。インターポーザ２は、半導体素子１を実装する回路基板となるもので、その外形寸法は半導体素子１よりも大きく設定されている。インターポーザ２は、ガラスエポキシ基板やシリコン基板などをベースに構成される。また、インターポーザを上記半導体素子１とは別の半導体素子（チップ）で構成すれば、ＣＯＣ型のＳＩＰが実現される。
【００１５】
半導体素子１は、例えばシリコン基板等の素子基板３をベースに構成されたもので、その主面上の有効素子領域Ｓには所定の機能（例えば、メモリ機能）をもつ回路が形成されている。半導体素子１の主面上には、アルミニウム等からなる複数の電極パッド４，５が形成されている。このうち、電極パッド４は、インターポーザ２との電気的接続のために形成されたもので、半導体素子１の主面上で有効素子領域Ｓ内（回路面上）に配置されている。これに対して、電極パッド５は、有効素子領域Ｓに形成された回路の電気的特性測定のために形成されたもので、半導体素子１の主面上で有効素子領域Ｓ外に配置されている。
【００１６】
インターポーザ２は、例えばシリコン基板６をベースに構成された回路基板であって、上記半導体素子１が実装される素子実装面上にはアルミニウム等からなる複数の電極パッド７，８が形成されている。このうち、電極パッド７は、半導体素子１との電気的接続のために形成されたもので、上記半導体素子１の電極パッド４に対応して素子実装面上（素子実装領域内）に配置されている。また、電極パッド８は、インターポーザ２単体や上記半導体素子１を含む半導体装置の電気的特性測定のため、さらには当該半導体装置を図示しないマザー基板に実装するために形成されたもので、半導体素子１が実装される素子実装領域の外側に配置されている。
【００１７】
半導体素子１とインターポーザ２は、互いに電極パッド４，７が向かう合うように対向させた状態で、後述するはんだバンプを用いたフリップチップ接続により、電気的かつ機械的に接続されている。また、半導体素子１とインターポーザ２との間（対向部分）には封止材９が充填され、この封止材９によって両者の対向部分が封止されている。封止材９には複数の緩衝材１０が内包されている。この緩衝材１０は、バンプを接合するときの荷重によって弾性変形するもので、適度な弾性を持つ樹脂（例えば、ジビニルベンゼンなど）製の小球状部材によって構成されている。
【００１８】
さらに詳述すると、緩衝材１０は、バンプを接合するときの荷重（ボンディング荷重）によって弾性変形し、これによってバンプ接合時の衝撃を和らげる、いわゆる緩衝（クッション）効果を発揮する。図１ではバンプを接合するときの荷重によって緩衝材１０が弾性変形した後の状態を示している。各々の緩衝材１０は、元々は断面略真円形状をなすものであるが、バンプ接合時には半導体素子１とインターポーザ２との間に挟まれて断面略楕円形状に弾性変形する。
【００１９】
続いて、本発明の第１実施形態に係る半導体装置の製造方法について、図２及び図３を用いて説明する。先ず、図２（Ａ）に示すように、半導体素子１の電極パッド４上にはんだバンプ１１を形成する。はんだバンプ１１は、例えば、アルミニウムからなる電極パッド４上にＮｉ／Ａｕの無電解メッキを施してメッキ層を形成し、このメッキ層上に浸漬法によってはんだを供給することにより形成される。はんだバンプ１１の形成は、後述する加圧ヘッドを用いたバンプ接合を行う前に完了しておけばよい。
【００２０】
一方、上記電極パッド４に対応するインターポーザ２の電極パッド７上にも、上記半導体素子１と同様の手法で、図２（Ｂ）に示すように、はんだバンプ１２を形成する。なお、ここでは、バンプの具体例としてはんだバンプを例に挙げているが、これ以外にも、例えばメッキによって得られる金属製のメッキバンプを採用してもよい。ただし、はんばバンプを用いた場合は、金属の中でもはんだの融点が比較的低いことから、低温度・低荷重で、しかも超音波を併用せずに、半導体素子１とインターポーザ２を電気的に接続できるため、より好ましいものとなる。
【００２１】
次に、バンプ形成済みのインターポーザ２に対して、図２（Ｃ）に示すように、予め緩衝材１０を混合した封止材９を塗布する。この場合は、インターポーザ２の素子実装面上で実際に半導体素子１が実装される素子実装領域にディスペンサ等を用いて適量の封止材９を塗布する。なお、封止材１０を混合した封止材９については、半導体素子１の主面上に塗布してもよいし、半導体素子１及びインターポーザ２の両方に塗布してもよい。
【００２２】
また、緩衝材１０については、その弾性特性を決める樹脂材料（例えば、ジビニルベンゼンなど）の重合によってヤング率を適宜変えることにより、バンプ接合時に加えられる荷重と緩衝材１０自身の弾性変形量との関係から、緩衝材１０が破壊しない程度の硬さを有するものを選定する。例えば、はんだバンプ等の金属バンプのヤング率は１０１０〜１０１１Ｎ／ｍ２のオーダーとなるのに対し、緩衝材１０のヤング率は１０８〜１０９Ｎ／ｍ２のオーダーとする。
【００２３】
続いて、インターポーザ２を図示しないボンディングステージに固定するとともに、バンプ形成済みの半導体素子１を図示しない加圧ヘッドで真空吸着等により保持（チャック）し、この状態で、図３（Ａ）に示すように、半導体素子１とインターポーザ２とを互いに対向させる。このとき、封止材９は、半導体素子１とインターポーザ２との間に挟まれた状態となる。
【００２４】
次いで、図３（Ｂ）に示すように、加圧ヘッドを所定の速度で下降させることにより、半導体素子１の主面をインターポーザ２上の封止材９に密着させる。このとき、封止材９は半導体素子１に押し潰されるようにして外側に流れ広がる。また、半導体素子１とインターポーザ２との間では、双方のはんだバンプ１１，１２が接触する前に、封止材９中の緩衝材１０が半導体素子１とインターポーザ２の両方に接触した状態となる。そして、バンプ接合のために加圧ヘッドが更に下降すると、そのときの加圧力（バンプ接合時の荷重）によって緩衝材１０が弾性変形し、この状態で、図３（Ｃ）に示すように、半導体素子１のはんだバンプ１１とインターポーザ２のはんだバンプ１２とが接触する。また、加圧ヘッドは予め設定された位置（全てのバンプ１１，１２が接触する位置）まで下降すると、そこで停止する。この状態で加熱処理されることにより、はんだバンプ１１，１２が互いに溶け合って一体化し、これによって上記図１に示す半導体装置が得られる。
【００２５】
ここで、上述のように加圧ヘッドを下降させる途中では、封止材９に混ぜる緩衝材１０の外径サイズ（直径）を、半導体素子１の主面を基準にしたはんだバンプ１１の高さ寸法（最大高さ）とインターポーザ２の素子実装面を基準にしたはんだバンプ１２の高さ寸法（最大高さ）を足し合わせた寸法（バンプ高さの合計寸法）よりも大きく設定することにより、はんだバンプ１１，１２が接触する前に、半導体素子１とインターポーザ２の両方に緩衝材１０を接触させ、そのときの加圧力（ボンディング荷重）で緩衝材１０を弾性変形させることができる。このとき、緩衝材１０が弾性変形し始める直前（緩衝材１０が半導体素子１とインターポーザ２の両方に同時に接触した瞬間）の半導体素子１とインターポーザ２との対向間隔をＤ１（図３（Ｂ）参照）、半導体素子１のはんだバンプ１１とインターポーザ２のはんだバンプ１２とが一番始めに接触したときの半導体素子１とインターポーザ２との対向間隔をＤ２、半導体素子１のはんだバンプ１１とインターポーザ２のはんだバンプ１２とが全て接触して加圧ヘッドが下降・停止したときの半導体素子１とインターポーザ２との対向間隔をＤ３（図３（Ｃ）参照）とすると、これらの寸法関係はＤ１＞Ｄ２＞Ｄ３となる。
【００２６】
加圧ヘッドは、下降開始位置（上死点）から下降終了位置（下死点）まで下降動作するときに、その下降速度を所定の割合で減速させながら半導体素子１をインターポーザ２上に実装（チップマウント）する。その際、半導体素子１とインターポーザ２との対向間隔が徐々に狭まってＤ１→Ｄ２→Ｄ３と変化（縮小）する過程では、加圧ヘッドが以下のように下降動作する。
【００２７】
すなわち、仮に緩衝材１０が無いものとすると、上記対向間隔がＤ１以下となってはんだバンプ１１，１２が全て接触するまでは、図４の波線で示すように、加圧ヘッドの下降速度が所定の割合で減速し、はんだバンプ１１，１２が全て接触すると同時に加圧ヘッドが急激に失速して停止する。これに対して、緩衝材１０がある場合は、図４の実線で示すように、上記対向間隔がＤ１以下となったところで緩衝材１０の弾性変形により加圧ヘッドの下降速度が所定の割合以上に減速し、そこから滑らかに失速して停止する。
【００２８】
これにより、半導体素子１のはんだバンプ１１とインターポーザ２のはんだバンプ１２とが接触するときは、緩衝材１０の弾性変形に伴う加圧ヘッドの下降速度の減速により、当該加圧ヘッドの運動エネルギーが減少する。そのため、はんだバンプ１１，１２に加わる衝撃が緩衝材１０で緩和されて減少し、半導体素子１の回路へのダメージが低減する。したがって、バンプ接合時のダメージから回路を保護することができる。
【００２９】
ここで、半導体素子１とインターポーザ２との対向間隔がＤ２となったときの加圧ヘッドの下降速度を比較すると、上記図４に示すように、緩衝材１０がない場合は速度Ｖａ、緩衝材１０がある場合はそれよりも低速の速度Ｖｂとなる。この速度差により、緩衝材１０がない場合の加圧ヘッドの運動エネルギーＫ１は、加圧ヘッドと半導体素子１を合わせた質量をＭとするとＫ１＝（Ｍ×Ｖａ２）／２となり、緩衝材１０がある場合の加圧ヘッドの運動エネルギーＫ２は、Ｋ２＝（Ｍ×Ｖｂ２）／２となる。半導体素子１のはんだバンプ１１とインターポーザ２のはんだバンプ１２とが接触するとき加圧ヘッドの下降速度には緩衝材１０の有無によってＶａ＞Ｖｂの関係があるため、緩衝材１０がある方がない場合よりも運動エネルギーが小さくなり、その分だけはんだバンプ１１，１２に加わる衝撃も小さくなる。よって、上述のように緩衝材１０を混合した封止材９をインターポーザ２に塗布することにより、半導体素子１の回路が受けるダメージを低減することができる。
【００３０】
図５は本発明の第２実施形態に係る半導体装置の構成例を示す断面図である。この第２実施形態に係る半導体装置は、上記第１実施形態と比較して、緩衝材１０の配置された位置に特徴がある。すなわち、上記第１実施形態に係る半導体装置の構成では、封止材９中の緩衝材１０が半導体素子１の有効素子領域Ｓ内に配置されているが、この第２実施形態に係る半導体装置の構成では、封止材９中の緩衝材１０が半導体素子１の有効素子領域Ｓ外、つまり有効素子領域Ｓを避けた位置（素子周縁部）に配置されている。
【００３１】
このように封止材９中の緩衝材１０を有効素子領域Ｓを避けた位置に配置することにより、バンプ接合時に加圧ヘッドによって加えられる荷重によって緩衝材１０が弾性変形するときに、この弾性変形による応力が半導体素子１の回路に加わることがなくなる。したがって、半導体素子１の回路を、加圧によるダメージから保護することができる。
【００３２】
続いて、本発明の第２実施形態に係る半導体装置の製造方法について、図６を用いて説明する。先ず、上記第１実施形態の場合と同様に、半導体素子１の電極パッド４上にはんだバンプ１１を形成するとともに、インターポーザ２の電極パッド７上にはんだバンプ１２を形成する。はんだバンプ１１の形成は、加圧ヘッドを用いたバンプ接合を行う前に完了しておけばよい。
【００３３】
次に、図６（Ａ）に示すように、バンプ形成済みのインターポーザ２の素子実装面上に板状のマスク部材１３を重ねて配置し、このマスク部材１３を介してインターポーザ２上に緩衝材１０を供給する。この場合は、マスク部材１３の上方から複数（多数）の緩衝材１０を噴霧方式で分散させて供給する。マスク部材１３は、インターポーザ２よりも大きな外形寸法を有するもので、インターポーザ２上で緩衝材１０を配置したい場所にそれぞれ開口孔１４を設けたメタルマスク（又はメッシュマスク）である。各々の開口孔１４の孔径は、緩衝材１０の外径よりも若干大きく設定されている。したがって、マスク部材１３の上から複数の緩衝材１０を噴霧、分散させると、各々の開口孔１４を通して緩衝材１０がインターポーザ２の素子実装面上に供給される。このとき、予め表面（外周面）に熱可塑性樹脂が塗布（コーティング等）された緩衝材１０を採用し、この緩衝材１０をマスク部材１３を用いてインターポーザ２に供給した後、マスク部材１３を取り除いてインターポーザ２を加熱処理することにより、緩衝材１０の表面に塗布された熱可塑性樹脂を溶融させてインターポーザ２の素子実装面上に緩衝材１０を固着する。
【００３４】
その後、図６（Ｂ）に示すように、インターポーザ２の素子実装面に封止材９を塗布する。この場合は、インターポーザ２の素子実装面上の所望の位置に既に緩衝材１０が配置固定されているため、緩衝材１０が混入されていない封止材９を塗布する。さらに、封止材９を塗布した後は、バンプ形成済みの半導体素子１を図示しない加圧ヘッドで下向きに保持し、以降は上記第１実施形態の場合と同様の手順ではんだバンプ１１，１２同士を接続する。このとき、加圧ヘッドを下降させていく過程では、インターポーザ２上の緩衝材１０が熱可塑性樹脂を用いて固着された状態にあるため、封止材９の流動圧を受けて緩衝材１０が移動することはない。よって、インターポーザ２上の緩衝材１０は、半導体素子１の有効素子領域Ｓの外側で上記第１実施形態と同様のクッション効果を発揮する。したがって、半導体素子１の有効素子領域Ｓに形成された回路は、緩衝材１０の弾性変形に伴う応力（圧力）を受けることがない。
【００３５】
なお、上記第２実施形態においては、インターポーザ２の素子実装面上にマスク部材１３を用いて緩衝材１０を配置固定するものとしたが、半導体素子１の主面上にマスク部材１３を用いて緩衝材１０を配置固定するものとしてもよい。また、封止材９についても、半導体素子１側に塗布するものとしてもよいし、半導体素子１とインターポーザ２の両方に塗布するものとしてもよい。
【００３６】
図７は本発明の第３実施形態に係る半導体装置の構成例を示す断面図である。この第３実施形態に係る半導体装置は、上記第２実施形態と比較して、半導体素子１が実装されるインターポーザ２の素子実装領域の外側に、この素子実装領域を取り囲む状態で緩衝材１０を用いたダム部１４を形成した点に特徴がある。すなわち、上記第２実施形態に係る半導体装置の構成では、封止材９中の緩衝材１０を半導体素子１の有効素子領域Ｓ外に配置しているが、この第３実施形態に係る半導体装置の構成では、それに加えて、半導体素子１の有効素子領域Ｓよりも大きなインターポーザ２の素子実装領域（半導体素子１の外形で区画される領域）の外側に、半導体素子１の外形に沿うように多数の緩衝材１０を四角形の枠状に密に並べて配置することにより、それらの緩衝材１０によってダム部１４を形成している。
【００３７】
このようにインターポーザ２の素子実装領域の外側に多数の緩衝材１０を用いてダム部１４を形成することにより、封止が不要な部分まで封止材９が流れ出さないよう、このダム部１４で封止材９の流れをせき止めることができる。このようにダム部１４で封止材９の流れを止めることにより、半導体装置の製造工程で電極パッド８が封止材９で覆われることがなくなる。そのため、プロービングによる半導体装置の電気的特性測定やマザー基板への半導体装置の実装など、電極パッド８を用いて行われる種々の工程を何ら問題なく行うことができる。
【００３８】
続いて、本発明の第３実施形態に係る半導体装置の製造方法について、図８を用いて説明する。先ず、上記第１実施形態及び上記第２実施形態の場合と同様に、半導体素子１の電極パッド４上にはんだバンプ１１を形成するとともに、インターポーザ２の電極パッド７上にはんだバンプ１２を形成する。はんだバンプ１１の形成は、加圧ヘッドを用いたバンプ接合を行う前に完了しておけばよい。
【００３９】
次に、図８（Ａ）に示すように、バンプ形成済みのインターポーザ２の素子実装面上にマスク部材１３を重ねて配置し、このマスク部材１３の上から緩衝材１０をインターポーザ２上に供給する。この場合、上記第２実施形態で採用した噴霧方式では緩衝材１０を密に並べることが困難であるため、スクリーン印刷方式でインターポーザ２上に緩衝材１０を供給する。マスク部材１３には上記第２実施形態と同様の開口孔１４に加えて、四角い枠状の開口溝１５が設けられている。開口溝１５を境にした外側のマスク部分と内側のマスク部分は、開口溝１５を掛け渡すようにマスク部材１３に一体に形成された細長状の吊り部（不図示）で連結されている。開口溝１５の溝幅は、開口孔１４の孔径とほぼ同一寸法に設定されている。一方、緩衝材１０については上記第２実施形態と同様に予め表面に熱可塑性樹脂が塗布されたものを使用し、この緩衝材１０を溶剤１６に混ぜ合わせてマスク部材１３の上に載せ、スキージ１７で矢印方向に押し出す。これにより、マスク部材１３に設けられた開口孔１４と開口溝１５を通して、それぞれ溶剤付きの緩衝材１０がインターポーザ２上に供給される。
【００４０】
その後、インターポーザ２上からマスク部材１３を取り除いて、インターポーザ２を加熱処理することにより、図８（Ｂ）に示すように、緩衝材１０に付着していた溶剤を気化させるとともに、緩衝材１０表面の熱可塑性樹脂の溶融によりインターポーザ２の素子実装面上に緩衝材１０を固着する。この場合、溶剤については、この溶剤が気化してから熱可塑性樹脂が溶融するように、熱可塑性樹脂の軟化温度よりも低温で気化（揮発）するものを採用する。これにより、インターポーザ２の素子実装面上に緩衝材１０が固定配置され、それと同時に、素子実装面上の素子実装領域の外側に当該素子実装領域を取り囲むように緩衝材１０を用いたダム部１４が形成される。
【００４１】
その後、図８（Ｃ）に示すように、インターポーザ２の素子実装面に封止材９を塗布する。この場合も上記第２実施形態と同様に緩衝材１０が混入されていない封止材９を塗布する。封止材９を塗布した後は、バンプ形成済みの半導体素子１を図示しない加圧ヘッドで下向きに保持し、以降は上記第１実施形態の場合と同様の手順ではんだバンプ１１，１２同士を接続する。
【００４２】
このとき、加圧ヘッドを下降させていく過程では、インターポーザ２上に塗布した封止材９が半導体素子１に押し潰されて外側に広がるものの、インターポーザ２の素子実装領域の外側にダム部１４が存在するため、このダム部１４で封止材９の流れが止められる。また、ダム部１４を形成する各々の緩衝材９の相互間に若干の隙間があっても、封止材９が適度な粘性を有することから、その隙間から封止材９が多量に漏出することはない。よって、封止材９の流れ出しをダム部１４で有効にくい止めることができる。
【００４３】
その結果、ダム部１４がない場合は、図９（Ａ）に示すように、素子周辺部への封止材９の流れ出しにより、インターポーザ２の電極パッド８が封止材９で覆われる恐れがあるが、ダム部１４がある場合は、図９（Ｂ）に示すように、封止材９の流れがダム部１４で止められるため、電極パッド８が封止材９で覆われることはない。したがって、半導体装置の電気的特性測定やマザー基板への半導体装置の実装などを、電極パッド８を用いて適切に行うことができる。また、インターポーザ２の外形サイズを半導体素子１の外形サイズに近いレベルまで縮小できるため、半導体装置の実装面積を小さくすることができる。また、封止材９の流れ出しを止めるために、別途、ダム形成のための工程を設ける必要もない。
【００４４】
【発明の効果】
以上説明したように本発明によれば、半導体素子と回路基板との対向部分を、バンプ接合時の荷重によって弾性変形する緩衝材を内包する封止材で封止することにより、バンプ接合時にバンプに加わる衝撃が緩衝材によって緩和されるため、半導体素子の回路が受けるダメージを低減することができる。これにより、半導体素子の回路の直上に電極パッドを形成した場合でも、ほぼダメージレスでフリップチップ接続を行うことが可能となるため、ＣＯＣ型のＳＩＰなどの積層構造を有する半導体装置を高い信頼性をもって製造することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の構成例を示す断面図である。
【図２】本発明の第１実施形態に係る半導体装置の製造方法を説明する図（その１）である。
【図３】本発明の第１実施形態に係る半導体装置の製造方法を説明する図（その２）である。
【図４】バンプ接合時の加圧ヘッドの下降速度プロファイルを示す図である。
【図５】本発明の第２実施形態に係る半導体装置の構成例を示す断面図である。
【図６】本発明の第２実施形態に係る半導体装置の製造方法を説明する図である。
【図７】本発明の第３実施形態に係る半導体装置の構成例を示す断面図である。
【図８】本発明の第３実施形態に係る半導体装置の製造方法を説明する図である。
【図９】ダム部の有無による封止材の流出域の違いを説明する図である。
【図１０】従来の課題を説明する図である。
【符号の説明】
１…半導体素子、２…インターポーザ、３…素子基板、４，５，７，８…電極パッド、６…シリコン基板、９…封止材、１０…緩衝材、１１，１２…はんだバンプ、１３…マスク部材、１４…開口孔、１５…開口溝、１６…溶剤、１７…スキージ、Ｓ…有効素子領域
【図１】
2004221293.tif 000003
【図２】
2004221293.tif 000004
【図３】
2004221293.tif 000005
【図４】
2004221293.tif 000006
【図５】
2004221293.tif 000007
【図６】
2004221293.tif 000008
【図７】
2004221293.tif 000009
【図８】
2004221293.tif 000010
【図９】
2004221293.tif 000011
【図１０】
2004221293.tif 000012