(57)【要約】【課題】静電容量を小さくしたサイリスタを実現する。【解決手段】Ｐ型の半導体基板１００に第１Ｎ型導電領域２、第２Ｎ型導電領域３を形成する。また、第１Ｎ型導電領域２内に第１Ｐ型導電領域４と第１孔状導電領域４０を形成し、さらにブレークオーバー電圧決定導電領域３０を第１Ｎ型導電領域２の外周部とその近傍に形成する。この構造によって、ブレークオーバー電圧がブレークオーバー電圧決定導電領域３０とその周辺で決定されるようになるため、ブレークオーバー電圧は従来のままで半導体基板の抵抗率を高くして静電容量を小さくすることが出来る。【選択図】図１
2004228177.tif 000002
【特許請求の範囲】
【請求項１】
第１領域と第２領域の間にＰＮ接合面を有し、前記第１領域が前記第２領域よりも降伏電界強度を大きくなるように形成してなる半導体装置において、前記第１領域は、半導体基板であり、前記第２領域は、ゲルマニウム、ゲルマニウム−シリコン合金、又はシリコン、ゲルマニウム若しくはゲルマニウム−シリコン合金のいずれか二つ以上を積層した多層膜からなることを特徴とする半導体装置。
【請求項２】
第１導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第２導電型の第１の導電領域と、前記一方の面に露出させると共に前記第１の導電領域内に形成してなる第１導電型の第２の導電領域と、前記半導体基板の、前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第３の導電領域と、前記一方の面に露出させると共に前記第２の導電領域を貫通するように形成してなる第２導電型の第４の導電領域と、前記第１の導電領域の周辺部とその近傍に形成してなる第５の導電領域と、前記第２の導電領域及び前記第４の導電領域の双方と接するように形成してなる電極を有するサイリスタにおいて、前記第５の導電領域は、その降伏電界強度が前記半導体基板の降伏電界強度より小さいことを特徴とするサイリスタ。
【請求項３】
前記第４の導電領域が複数あることを特徴とする請求項２に記載のサイリスタ。
【請求項４】
前記第５の導電領域は、ゲルマニウム、ゲルマニウム−シリコン合金、又はシリコン、ゲルマニウム若しくはゲルマニウム−シリコン合金のいずれか二つ以上を積層した多層膜からなることを特徴とする請求項２又は請求項３に記載のサイリスタ。
【請求項５】
さらに、前記他方の面に露出させると共に前記第３の導電領域を貫通するように形成してなる第１導電型の第６の導電領域を有することを特徴とする請求項２乃至請求項４に記載のサイリスタ。
【請求項６】
前記第６の導電領域が複数あることを特徴とする請求項５に記載のサイリスタ。
【請求項７】
第１導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第２導電型の第１の導電領域と、前記一方の面に露出させると共に前記第１の導電領域内に形成してなる第１導電型の第２の導電領域と、前記半導体基板の、前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第３の導電領域と、前記第１の導電領域の周辺部とその近傍に形成してなる第５の導電領域と、前記第１の導電領域と前記第２の導電領域との双方又は前記第２の導電領域のみと接するように形成してなる第１の電極を有するサイリスタにおいて、前記第５の導電領域は、その降伏電界強度が前記半導体基板の降伏電界強度より小さいことを特徴とするサイリスタ。
【請求項８】
さらに、前記他方の面に露出させると共に前記第３の導電領域内に形成してなる第１導電型の第７の導電領域と、前記第３の導電領域の周辺部とその近傍に形成してなる第８の導電領域と、前記第３の導電領域と前記第７の導電領域の双方又はどちらか一方と接するように形成してなる第２の電極を有し、前記第８の導電領域は、その降伏電界強度が前記半導体基板の降伏電界強度より小さいことを特徴とする請求項７に記載のサイリスタ。
【請求項９】
前記第５の導電領域或いは前記第８の導電領域は、ゲルマニウム、ゲルマニウム−シリコン合金、又はシリコン、ゲルマニウム若しくはゲルマニウム−シリコン合金のいずれか二つ以上を積層した多層膜からなることを特徴とする請求項７又は請求項８に記載のサイリスタ。
【請求項１０】
さらに、前記一方の面に露出させると共に前記第２の導電領域を貫通するように形成してなる第２導電型の第９の導電領域を形成し、前記第１の電極が前記第１の導電領域、前記第２の導電領域、前記第９の導電領域と接することを特徴とする請求項７乃至請求項９に記載のサイリスタ。
【請求項１１】
さらに、前記他方の面に露出させると共に前記第７の導電領域を貫通するように形成してなる第２導電型の第１０の導電領域を形成し、前記第２の電極が前記第３の導電領域、前記第７の導電領域、前記第１０の導電領域と接することを特徴とする請求項７乃至請求項１０に記載のサイリスタ。
【請求項１２】
前記第５の導電領域、前記第８の導電領域、前記第９の導電領域、前記第１０の導電領域の少なくともいずれか１つが複数あることを特徴とする請求項７乃至請求項１１に記載のサイリスタ。
【発明の詳細な説明】
【０００１】
【発明の属する分野】
本発明は、ＰＮ接合の降伏現象を利用する半導体装置、及び特に異常電圧又は異常電流から電子回路系を保護するサージ防護素子等に用いるサイリスタに関するものである。
【０００２】
【従来の技術】
サイリスタは、電話回線などの通信回線に発生した異常電圧や異常電流から電子回路を保護するサージ防護素子として、通信業界等で幅広く用いられている。
【０００３】
図２は、従来技術に係るサイリスタを示す断面図である。図２において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４は第１Ｐ型導電領域、１０は第１電極、１１は第２電極、２１，２２，２３，２４は絶縁体、４０は第１孔状導電領域、９０は第１Ｎ型導電領域２と半導体基板導電領域１の境界面、１００は半導体基板である。また、図３は、図２に示したサイリスタの順方向特性を示すグラフである。
【０００４】
半導体基板１００は、Ｐ型の導電型を有するものである。第１Ｎ型導電領域２及び第２Ｎ型導電領域３は、半導体基板１００内部に不純物拡散によって形成されたＮ型の導電型を有するものである。第１Ｐ型導電領域４は、半導体基板１００内部に不純物拡散によって形成されたＰ型の導電型を有するものである。第１電極１０及び第２電極１１は、半導体基板１００の両主面に形成された電極である。ここで、第１電極１０は、第１Ｐ型導電領域４とＮ型の導電型を有する第１孔状導電領域４０の双方と電気的に接続される。また、第２電極１１は、第２Ｎ型導電領域３と電気的に接続される。なお、第１孔状導電領域４０と第１Ｎ型導電領域２は電気的に接続されている。
【０００５】
図２に示したサイリスタにおいて、半導体基板１００の第１Ｎ型導電領域２を設けた面の側（以下、上面側とする。これ以降に説明する他のサイリスタについても、半導体基板１００の第１Ｎ型導電領域２を設けた面の側を上面側とする。）を、第２Ｎ型導電領域３を設けた面の側（以下、下面側とする。これ以降に説明する他のサイリスタについても、半導体基板１００の第２Ｎ型導電領域３を設けた面の側を下面側とする。）に対して正の電位とする電圧の印加方向を順方向（これ以降に説明する他のサイリスタの電圧の印加方向についても、この方向を順方向とする。）とする。逆に、上面側を下面側に対して負の電位とする電圧の印加方向を逆方向（これ以降に説明する他のサイリスタの電圧の印加方向についても、この方向を逆方向とする。）とする。
【０００６】
図３は、図２に示したサイリスタの順方向の電気的特性を示すグラフである。図３に示すように、順方向においては、第１Ｐ型導電領域４をエミッタ、第１Ｎ型導電領域２をベース、半導体基板導電領域１をコレクタとするＰＮＰトランジスタと、第２Ｎ型導電領域３をエミッタ、半導体基板導電領域１をベース、第１Ｎ型導電領域２をコレクタとするＮＰＮトランジスタの間で電子と正孔の交換が行なわれて、オフ状態からオン状態へ移行する点弧動作が行なわれる。
【０００７】
すなわち、最初オフ状態にあった図２のサイリスタにおいて、第１電極１０と第２電極１１との間に印加される順方向電圧が、図３のブレークオーバー電圧Ｖｂに達すると雪崩降伏或いはパンチスルーにより電流が流れるようになる。すなわち、逆バイアス状態にある第１Ｎ型導電領域２と半導体基板導電領域１の境界面９０及び境界面９０近傍において、電子と正孔の交換が活発に行なわれるようになる。そして、前記のＰＮＰトランジスタのベースと前記のＮＰＮトランジスタのコレクタが共通の第１Ｎ型導電領域２であるため、サイリスタが点弧してオン状態へ遷移する。前記したブレークオーバー電圧に達したときに空乏層が最大に広がることは言うまでもないことである。
【０００８】
なお、ＰＮＰＮ構造からなるサイリスタが点弧動作してオフ状態からオン状態へ移行することは周知の事実であるので、ここでは内部動作のより詳細な説明については省略するが、図２に示す構造では第１孔状導電領域４０が中央にあり、第１電極１０が第１Ｎ型導電領域２とは直接電気的には接続されないため、雪崩降伏によって点弧動作が開始する場合、点弧の引き金となる電流は、第１Ｎ型導電領域２の周辺から中央付近にある第１孔状導電領域４０に向かって流れる。
【０００９】
以上のような点弧動作を行うサイリスタは、前記したように、ブレークオーバー電圧Ｖｂでサージ電圧を抑圧するが、雷誘導サージのようにかなり速い電気的サージに対してもその応答が他のサージ防護素子、例えば避雷管や金属酸化物バリスタなどと比較して非常に速いために、高い信頼性を要求される通信ネットワーク系の電子機器のように雷誘導サージを拾い易いところでは殆ど利用されている状況にある。
【００１０】
また、半導体材料で出来ているため、サージ電流によって消耗するところがなく長期間に亘って信頼性を維持することが可能であるという保守上の大きな利点を有している。
【００１１】
ところが、このような利点を有するサイリスタにおいても、通信速度が向上するに従って、その静電容量が無視出来なくなりつつある。すなわち通信線の品質劣化に繋がる静電容量を出来るだけ小さくしたいという要求が出てきている。この要求に応えるには、前記した静電容量は、主に第１Ｎ型導電領域２と半導体基板導電領域１の境界面９０に発生する空乏層に起因するため、単純には、空乏層が電界方向に対して出来るだけ広くなるようにするか、サイリスタ全体を小さくして静電容量を低減すればよい。
【００１２】
しかしながら、前記した空乏層の拡大はブレークオーバー電圧が高くなるという欠点があり単純には実現出来ない。
【００１３】
また、サイリスタ全体を小さくすると、それに従って導通面積が小さくなりサージ耐量も低下してしまうという欠点がある。従って、サージ耐量が出来るだけ大きくなるような工夫がいろいろとなされているが、これには限界がある。
【００１４】
【発明が解決しようとする課題】
本発明は、従来構造のサイリスタをさらに改良して、ブレークオーバー電圧を大きく変えずに静電容量を低下させることを目的としている。
【００１５】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明は、第１領域と第２領域の間にＰＮ接合面を有し、前記第１領域が前記第２領域よりも降伏電界強度を大きくなるように形成してなる半導体装置において、前記第１領域は、半導体基板であり、前記第２領域は、ゲルマニウム、ゲルマニウム−シリコン合金、又はシリコン、ゲルマニウム若しくはゲルマニウム−シリコン合金のいずれか二つ以上を積層した多層膜からなることを特徴とするものとした。
【００１６】
前記した構成においては、前記第１領域の降伏電界強度が前記第２領域の降伏電界強度より大きいので、前記第２領域でブレークオーバー電圧が決定され易くなる。また、ゲルマニウム、ゲルマニウム−シリコン合金、又はシリコン、ゲルマニウム若しくはゲルマニウム−シリコン合金のいずれか二つ以上を積層した多層膜は小さい電界強度で雪崩降伏を生じ易いので、ブレークオーバー電圧を所定電圧に設定することが容易になる。
【００１７】
また、本発明は、第１導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第２導電型の第１の導電領域と、前記一方の面に露出させると共に前記第１の導電領域内に形成してなる第１導電型の第２の導電領域と、前記半導体基板の、前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第３の導電領域と、前記一方の面に露出させると共に前記第２の導電領域を貫通するように形成してなる第２導電型の第４の導電領域と、前記第１の導電領域の周辺部とその近傍に形成してなる第５の導電領域と、前記第２の導電領域及び前記第４の導電領域の双方と接するように形成してなる電極を有するサイリスタにおいて、前記第５の導電領域は、その降伏電界強度が前記半導体基板の降伏電界強度より小さいことを特徴とするものとした。
【００１８】
前記した構成においては、図２に示したサイリスタの構造と比較すると、ブレークオーバー電圧が第５の導電領域を除く第１の導電領域（図２では第１Ｎ型導電領域２に相当）と、半導体基板の導電領域を形成していない部分（図２では半導体基板導電領域１に相当）の境界面及びその近傍では決定されにくくなり、静電容量を低下させるために半導体基板の第１乃至第５の導電領域を形成していない部分の抵抗率を大きくして電界方向に対して空乏層を広げることが出来るようになる。すなわち、前記した構成においては、第５の導電領域でブレークオーバー電圧が決定される。
【００１９】
よって、図２に示した従来構造と比較して、ブレークオーバー電圧を従来水準に保ったまま、電界方向に垂直に空乏層を広げることが出来るようになると共に導通面積はほぼ一定に出来るようになる。従って、他の特性はそれほど犠牲にせずに静電容量を小さくすることが出来るようになる。
【００２０】
また、本発明は、以上の構成において、前記第４の導電領域を複数形成してもよい。この構成においても、新たに加えられた第５の導電領域でブレークオーバー電圧が主に決定される。従って、他の特性はそれほど犠牲にせずに静電容量を小さくすることが出来る。
【００２１】
さらに、本発明は、以上の構成において、前記第５の導電領域或は、ゲルマニウム、ゲルマニウム−シリコン合金、又は、シリコン、ゲルマニウム若しくはゲルマニウム−シリコン合金のいずれか二つ以上を積層した多層膜からなるようにしてもよい。この場合、ゲルマニウム−シリコン合金又はゲルマニウムは小さい電界強度で雪崩降伏を生じ易いので、ブレークオーバー電圧を所定電圧に設定することが容易になる。
【００２２】
また、本発明は、以上の構成において、前記他方の面に露出させると共に前記第３の導電領域を貫通するように形成してなる第１導電型の第６の導電領域を有してもよい。この場合、逆方向はダイオードの順方向特性と同じになる。
【００２３】
さらに、本発明は、以上の構成において、前記第６の導電領域が複数あってもよい。
【００２４】
さらに、本発明は類似の構造を有するサイリスタに拡張して、第１導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第２導電型の第１の導電領域と、前記一方の面に露出させると共に前記第１の導電領域内に形成してなる第１導電型の第２の導電領域と、前記半導体基板の、前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第３の導電領域と、前記第１の導電領域の周辺部とその近傍に形成してなる第５の導電領域と、前記第１の導電領域と前記第２の導電領域との双方又は前記第２の導電領域のみと接するように形成してなる第１の電極を有するサイリスタにおいて、前記第５の導電領域は、その降伏電界強度が前記半導体基板の降伏電界強度より小さいことを特徴とするものとした。
【００２５】
さらに、以上の構成において、前記他方の面に露出させると共に前記第３の導電領域内に形成してなる第１導電型の第７の導電領域と、前記第３の導電領域の周辺部とその近傍に形成してなる第８の導電領域と、前記第３の導電領域と前記第７の導電領域の双方又はどちらか一方と接するように形成してなる第２の電極を有し、前記第８の導電領域は、その降伏電界強度が前記半導体基板の降伏電界強度より小さいことを特徴とすることも出来る。
【００２６】
さらに、以上の構成において、前記第５の導電領域或いは前記第８の導電領域は、ゲルマニウム、ゲルマニウム−シリコン合金、又はシリコン、ゲルマニウム若しくはゲルマニウム−シリコン合金のいずれか二つ以上を積層した多層膜からなるようにしてもよい。この場合、ゲルマニウム−シリコン合金又はゲルマニウムは小さい電界強度で雪崩降伏を生じ易いので、ブレークオーバー電圧を所定電圧に設定することが容易になる。
【００２７】
また、以上の構成において、前記一方の面に露出させると共に前記第２の導電領域を貫通するように形成してなる第２導電型の第９の導電領域を形成し、前記第１の電極が前記第１の導電領域、前記第２の導電領域、前記第９の導電領域と接するようにしてもよい。この場合、上面側で所謂ショートエミッタ構造が形成される。
【００２８】
また、以上の構成において、前記他方の面に露出させると共に前記第７の導電領域を貫通するように形成してなる第２導電型の第１０の導電領域を形成し、前記第２の電極が前記第３の導電領域、前記第７の導電領域、前記第１０の導電領域と接するようにしてもよい。この場合、下面側で所謂ショートエミッタ構造が形成される。
【００２９】
さらに、以上の構成において、前記第５の導電領域、前記第８の導電領域、前記第９の導電領域、前記第１０の導電領域のいずれか１つ又は２つ以上が複数あってもよい。
【００３０】
【発明の実施の形態】
以下に、本発明の第１の実施の形態に係るサイリスタを図面に基づいて詳細に説明する。図１は、本発明の第１の実施の形態に係るサイリスタを示す断面図である。図１において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４は第１Ｐ型導電領域、１０は第１電極、１１は第２電極、２１，２２，２３，２４は絶縁体、３０はブレークオーバー電圧決定導電領域、４０は第１孔状導電領域、９０は第１Ｎ型導電領域２と半導体基板導電領域１の境界面、１００は半導体基板である。
【００３１】
半導体基板１００は、円筒形のシリコンで、Ｐ型の導電型を有する。半導体基板１００に、第１Ｎ型導電領域２、第２Ｎ型導電領域３を形成する。また、第１Ｎ型導電領域２内に第１Ｐ型導電領域４、第１Ｐ型導電領域４内に、第１孔状導電領域４０を形成する。ここで第１Ｎ型導電領域２と第１孔状導電領域４０は電気的に接続され、第１Ｎ型導電領域２は第１孔状導電領域４０を通じて第１電極１０と電気的に接続される。さらに、ブレークオーバー電圧決定導電領域３０は、第１Ｎ型導電領域２の外周部とその近傍に配置する。ブレークオーバー電圧決定導電領域３０は、半導体基板１００の縁辺付近にリング状に形成される。また、第１Ｐ型導電領域４は、適当なマスクを用いてＰ型の不純物を外部から導入後、高温拡散によって形成される。
【００３２】
ブレークオーバー電圧決定導電領域３０は、ゲルマニウムをスパッタ後にパターニングして、その後に形成される第１Ｎ型導電領域２の外周部とその近傍に配置されるように形成する。さらに半導体基板導電領域１と同じ導電型となるようイオン注入で不純物を導入し高温拡散を実施する。ここでブレークオーバー電圧決定導電領域３０と半導体基板導電領域１の境界とその近傍にはゲルマニウム−シリコン合金ＳｉＸＧｅ（１−Ｘ）が形成される。
【００３３】
また、第１Ｎ型導電領域２及び第２Ｎ型導電領域３は、ブレークオーバー電圧決定導電領域３０の形成後に、各々上面側と下面側からＮ型の不純物を導入した後、高温拡散によって形成されるが、設計によっては同一のマスクによって形成してもよいという製造上の利点がある。第１孔状導電領域４０は、第１Ｐ型導電領域４を形成するときに第１孔状導電領域４０に相当するパターンを有するマスクで形成してもよく、製造コストの観点から実際はこの方法で形成することが好ましい。また必要に応じて、別個のマスクによって形成することも勿論可能である。例えば、第１孔状導電領域４０の抵抗値を小さくするために、別途Ｎ型の不純物を導入した後、高温拡散を行ってもよい。他の導電領域も必要に応じて複数の拡散によって形成してよいが、普通は１回である。
【００３４】
Ｎ型とＰ型の不純物拡散工程が全て終了した後、酸化膜などの絶縁体２１，２２，２３，２４を積層して形成し、さらにエッチングで第１電極１０，第２電極１１を形成するための窓空けを行う。このとき、第１電極１０の端部及びその端部近傍が、半導体基板１００を平面的に見てブレークオーバー電圧決定導電領域３０に重なるように配置してもよい。
【００３５】
なお、絶縁体２１，２２，２３，２４は、通常はシリコン酸化膜などで形成する。特性上問題がないならば気体や真空で構成することも可能であるが、複数の絶縁体からなる多層構造で形成してもよい。第１電極１０とブレークオーバー電圧決定導電領域３０の間に絶縁体２１，２２，２３，２４があるため、ブレークオーバー電圧の設計上、絶縁体の誘電率などを考慮して、適当な材料の組み合わせで絶縁体を最適化してもよい。その場合、絶縁体の厚みも当然関係してくる。また、ブレークオーバー電圧決定導電領域３０は、リング状に形成することが好ましいが、リングの１カ所又は複数箇所に切れ目を入れることも可能である。また、独立した小さい島状の領域をリング状に多数配置するようにしてもよい。さらに、半導体基板１００の形状も、円筒形に限られるものではなく、角筒形など他の形状であってもよい。また、ブレークオーバー電圧を設定する効果はやや落ちるが、ブレークオーバー電圧決定導電領域３０は、第１電極１０の端部と重ならずに、その近傍に位置するように形成することも可能である。このようにすれば、製造工程管理が容易になり、コスト的に見て有利となる。
【００３６】
また、本実施の形態では、ゲルマニウム材料をスパッタしてブレークオーバー電圧決定導電領域３０を形成したが、ゲルマニウム−シリコン合金をスパッタで形成した後にパターニングしてもよい。また、ブレークオーバー電圧決定導電領域３０については、さらに他の構成を採用することも可能である。図６は、ブレークオーバー電圧決定導電領域の第１の変形例を示す断面図である。図７は、ブレークオーバー電圧決定導電領域の第２の変形例を示す断面図である。図７において、３１はシリコン層、３２はゲルマニウム層を示し、その他の符号は図１に示したものと同じものを示す。
【００３７】
図６に示しているブレークオーバー電圧決定導電領域３０は、半導体基板１００に適当なマスクを用いてゲルマニウムをイオン注入し、ゲルマニウム−シリコン合金を形成している。この場合、イオン注入のドーズ量は１×１０１６ｃｍ−２以上であり、加速電圧は２０〜６０ｋｅＶの範囲で行うのがよい。ゲルマニウムとシリコンとは任意の組成で固溶することが知られており、ゲルマニウム−シリコン合金を形成する場合のゲルマニウム及びシリコンの組成比は任意に設定することが出来る。また、イオン注入の場合、平坦性に優れ、半導体基板１００表面の凹凸が小さいことから、絶縁体２２，２４の形成が容易になることがある。さらに、図７に示すように、絶縁体２２，２４の形成を容易にするために、シリコンとゲルマニウムを交互に積層し、シリコンが表面に露出するようにした多層膜としてもよい。以上の他に、真空蒸着のような物理的成膜を行ってもよいし、プラズマＣＶＤのような化学気相成膜（ＣＶＤ）法を行ってもよく、要するに良質なブレークオーバー電圧決定導電領域３０の形成手段として有効であれば何でも構わない。
【００３８】
続けて、本発明の第１の実施の形態に係るサイリスタの動作の特徴点について説明する。図１に示されるように、本発明の第１の実施の形態に係るサイリスタは、順方向で点弧動作するように形成している。すなわち、図１に示される構造においては、順方向に電圧が印加されると、半導体基板導電領域１及びブレークオーバー電圧決定導電領域３０内で電界強度が大きくなる部位が、ブレークオーバー電圧決定導電領域３０を含む第１Ｎ型導電領域２の外周部とその近傍となる。ここで、文献にもよるが、シリコン材料の降伏電界は約３×１０５〔Ｖ／ｃｍ〕であるのに対してゲルマニウムは約８×１０４〔Ｖ／ｃｍ〕と小さい。すなわち、シリコンよりゲルマニウムの方がより小さい電界強度で雪崩降伏を生じ易い。
【００３９】
従って、本発明の第１の実施の形態に係るサイリスタのブレークオーバー電圧は、主にブレークオーバー電圧決定導電領域３０の配置とその導電率の分布に依存して変化することとなり、半導体基板導電領域１の導電率等とは殆ど無関係になるという大きな利点がある。これは、ブレークオーバー電圧に関する設計と静電容量を低下させるための設計とが各々独立して出来るようになることを意味する。
【００４０】
また、図２に示した従来技術に係るサイリスタの構造では、既に述べたように、順方向に電圧が印加された場合、第１Ｎ型導電領域２と半導体基板導電領域１からなる接合が逆バイアスとなり静電容量を決定していたため、半導体基板導電領域１の抵抗率を大きくして静電容量を小さくするとブレークオーバー電圧が大きくなる。しかしながら、本発明では、第１Ｎ型導電領域２と半導体基板導電領域１からなるＰＮ接合の一部が降伏電界の小さい領域で形成されているため、半導体基板導電領域１の抵抗率を大きくしても、ブレークオーバー電圧は従来技術に係るサイリスタと同等のままに出来る。
【００４１】
前記したようにゲルマニウムは降伏電界強度が小さいため、シリコンで形成する場合より、より小さいブレークオーバー電圧を実現し易い。すなわち、半導体基板導電領域１の抵抗率をより大きくして静電容量を小さくすることが容易である。ブレークオーバー電圧決定導電領域３０はＰＮ接合と接するか、若しくはそのなかにＰＮ接合があればよい。
【００４２】
従って、本発明の第１の実施の形態に係るサイリスタは、半導体基板導電領域１の抵抗率を大きくすればするほど、電圧が印加されたときに空乏層が電界方向に広がり易くなり、その結果静電容量を小さくすることが出来るという利点がある。なお、半導体基板導電領域１の抵抗率を大きくするに従って、チャネル電流が問題になるような場合は、高耐圧半導体装置でよく実施されるように、半導体基板１００の端部及びその近傍に別途チャネルストッパを配置すればよい。
【００４３】
以上のように、本発明の第１の実施の形態に係るサイリスタの構造によれば、ブレークオーバー電圧を大きく変えずに静電容量を小さくすることが出来る。
【００４４】
本発明の第２の実施の形態に係るサイリスタを図面に基づいて説明する。図４は、本発明の第２の実施の形態に係るサイリスタを示す断面図である。図４において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４は第１Ｐ型導電領域、１０は第１電極、１１は第２電極、２１，２２，２３，２４は絶縁体、３０はブレークオーバー電圧決定導電領域、４０，４１，４２は第１孔状導電領域、９０は第１Ｎ型導電領域２と半導体基板導電領域１の境界面、１００は半導体基板である。
【００４５】
ここで絶縁体２１，２２，２３，２４は、酸化膜で約０．６μｍ厚とした。電極材料は、それらの絶縁膜と密着性のよいものとしている。図４に示されるように、本発明の第２の実施の形態に係るサイリスタは、第１孔状導電領域が複数ある場合で、基本動作は第１の実施の形態に係るサイリスタと変わるところはない。
【００４６】
従って、本発明の第２の実施の形態における構造では、ブレークオーバー電圧を大きく変えずに静電容量を小さくすることが出来る。
【００４７】
くわえて、本発明の第３の実施の形態に係るサイリスタを図面に基づいて説明する。図５は、本発明の第３の実施の形態に係るサイリスタを示す断面図である。図５において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４は第１Ｐ型導電領域、１０は第１電極、１１は第２電極、２１，２２，２３，２４は絶縁体、３０はブレークオーバー電圧決定導電領域、４０，４１，４２は第１孔状導電領域、５０，５１，５２は第２孔状導電領域、９０は第１Ｎ型導電領域２と半導体基板導電領域１の境界面、１００は半導体基板である。
【００４８】
本発明の第３の実施の形態に係るサイリスタは、逆方向特性をダイオードの順方向とする所謂逆導通型サイリスタである。第２孔状導電領域５０，５１，５２の個数は、３つに限られるものではなく、１つ以上あればよい。また、第１孔状導電領域の個数と異なっていても同じでもよい。順方向電圧が印加されたときブレークオーバー電圧が決定される位置は、本発明の第１及び第２の実施の形態に係るサイリスタと同じである。従って、本発明の第３の実施の形態における構造においても、ブレークオーバー電圧を大きく変えずに静電容量を小さくすることが出来る。
【００４９】
くわえて、本発明の第４の実施の形態に係るサイリスタを図面に基づいて説明する。図８は、本発明の第４の実施の形態に係るサイリスタを示す断面図である。図８において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４は第１Ｐ型導電領域、５は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、２１，２２，２３，２４は絶縁体、３０，３５はブレークオーバー電圧決定導電領域、９０は第１Ｎ型導電領域２と半導体基板導電領域１の境界面、９１は第２Ｎ型導電領域３と半導体基板導電領域１の境界面、１００は半導体基板である。
【００５０】
本発明の第４の実施の形態に係るサイリスタは、サイリスタを逆並列接続したもので所謂双方向型サイリスタである。順逆方向電圧が印加されたときブレークオーバー電圧が決定される位置は、ブレークオーバー電圧決定導電領域３０，３５であって、基本的に本発明の第１乃至第３の実施の形態に係るサイリスタと同じ動作をする。従って、本発明の第４の実施の形態における構造においても、ブレークオーバー電圧を大きく変えずに静電容量を小さくすることが出来る。
【００５１】
本発明の第５の実施の形態に係るサイリスタを図面に基づいて説明する。図９は、本発明の第５の実施の形態に係るサイリスタを示す断面図である。図９において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４は第１Ｐ型導電領域、５は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、２１，２２，２３，２４は絶縁体、３０，３５はブレークオーバー電圧決定導電領域、４１は第１孔状導電領域、５１は第２孔状導電領域、９０は第１Ｎ型導電領域２と半導体基板導電領域１の境界面、９１は第２Ｎ型導電領域３と半導体基板導電領域１の境界面、１００は半導体基板である。
【００５２】
図９に示されるように、本発明の第５の実施の形態に係るサイリスタは、本発明の第４の実施の形態に係るサイリスタにおいて第１孔状導電領域と第２孔状導電領域がある場合で、通常はショートエミッタ構造と言われるがショートゲート構造と言うこともある。ここで絶縁体２１，２２，２３，２４は、酸化膜で約０．６μｍ厚とした。電極材料は、それらの絶縁膜と密着性のよいものとしている。第１孔状導電領域と第２孔状導電領域は単数でも複数でも構わないが、通常はサージ耐量が大きくなるように形状や配置を決定する。基本動作は第５の実施の形態に係るサイリスタと変わるところはない。
【００５３】
従って、本発明の第５の実施の形態における構造では、ブレークオーバー電圧を大きく変えずに静電容量を小さくすることが出来る。
【００５４】
くわえて、本発明の第６の実施の形態に係るサイリスタを図面に基づいて説明する。図１０は、本発明の第６の実施の形態に係るサイリスタを示す断面図である。図１０において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４は第１Ｐ型導電領域、１０は第１電極、１１は第２電極、２１，２２，２３，２４は絶縁体、３０，３５はブレークオーバー電圧決定導電領域、９０は第１Ｎ型導電領域２と半導体基板導電領域１の境界面、９１は第２Ｎ型導電領域３と半導体基板導電領域１の境界面、１００は半導体基板である。
【００５５】
本発明の第６の実施の形態に係るサイリスタは、ショックレーダイオードとも呼ばれるサイリスタである。順方向電圧が印加されたときブレークオーバー電圧が決定される位置は、本発明の第１及び第２の実施の形態に係るサイリスタと同じで、ブレークオーバー電圧決定導電領域３０，３５となる。従って、本発明の第６の実施の形態における構造においても、ブレークオーバー電圧を大きく変えずに静電容量を小さくすることが出来る。
【００５６】
くわえて、本発明の第７の実施の形態に係るサイリスタを図面に基づいて詳細に説明する。図１１は、本発明の第７の実施の形態に係るサイリスタを示す断面図である。図１１において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４は第１Ｐ型導電領域、５は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、２１，２２，２３，２４は絶縁体、３０，３５はブレークオーバー電圧決定導電領域、９０は第１Ｎ型導電領域２と半導体基板導電領域１の境界面、９１は第２Ｎ型導電領域３と半導体基板導電領域１の境界面、１００は半導体基板である。
【００５７】
本発明の第７の実施の形態に係るサイリスタは、第４の実施の形態に係るサイリスタでブレークオーバー電圧が決定される位置を変えたものである。順逆方向電圧が印加されたときブレークオーバー電圧が決定される位置は、ブレークオーバー電圧決定導電領域３０，３５であって、基本的に本発明の第４の実施の形態に係るサイリスタと同じ動作をする。従って、本発明の第７の実施の形態における構造においても、ブレークオーバー電圧を大きく変えずに静電容量を小さくすることが出来る。
【００５８】
なお、以上の各実施の形態はサイリスタを事例として取り上げたが、本発明は、トライアックなどのＰＮ接合の降伏現象を利用する半導体装置に対しても好ましく適用出来るものである。さらに、サイリスタとトランジスタなどとの複合素子にも適用可能である。
【００５９】
【発明の効果】
このように本発明によれば、ブレークオーバー電圧を決定する接合の一部が降伏電界の小さい領域で形成されているため、ブレークオーバー電圧に無関係に半導体基板の抵抗率を決定することが出来る。従って、半導体基板の抵抗率を大きくして電界方向に空乏層を広げることが出来るようになり、静電容量を小さくすることが出来る。そのため、従来技術に係るサイリスタよりも、同じブレークオーバー電圧でより静電容量の小さいサイリスタを実現することが容易になる。
【００６０】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るサイリスタを示す断面図である。
【図２】従来技術に係るサイリスタを示す断面図である。
【図３】図２に示したサイリスタの順方向の電気的特性を示すグラフである。
【図４】本発明の第２の実施の形態に係るサイリスタを示す断面図である。
【図５】本発明の第３の実施の形態に係るサイリスタを示す断面図である。
【図６】ブレークオーバー電圧決定導電領域の第１の変形例を示す断面図である。
【図７】ブレークオーバー電圧決定導電領域の第２の変形例を示す断面図である。
【図８】本発明の第４の実施の形態に係るサイリスタを示す断面図である。
【図９】本発明の第５の実施の形態に係るサイリスタを示す断面図である。
【図１０】本発明の第６の実施の形態に係るサイリスタを示す断面図である。
【図１１】本発明の第７の実施の形態に係るサイリスタを示す断面図である。
【符号の簡単な説明】
１    半導体基板導電領域
２    第１Ｎ型導電領域
３    第２Ｎ型導電領域
４    第１Ｐ型導電領域
５    第２Ｐ型導電領域
１０  第１電極
１１  第２電極
２１  絶縁体
２２  絶縁体
２３  絶縁体
２４  絶縁体
３０  ブレークオーバー電圧決定導電領域
３１  シリコン層
３２  ゲルマニウム層
３５  ブレークオーバー電圧決定導電領域
４０  第１孔状導電領域
４１  第１孔状導電領域
４２  第１孔状導電領域
５０  第２孔状導電領域
５１  第２孔状導電領域
５２  第２孔状導電領域
９０  第１Ｎ型導電領域２と半導体基板導電領域１の境界面
９１  第２Ｎ型導電領域３と半導体基板導電領域１の境界面
１００  半導体基板
【図１】
2004228177.tif 000003
【図２】
2004228177.tif 000004
【図３】
2004228177.tif 000005
【図４】
2004228177.tif 000006
【図５】
2004228177.tif 000007
【図６】
2004228177.tif 000008
【図７】
2004228177.tif 000009
【図８】
2004228177.tif 000010
【図９】
2004228177.tif 000011
【図１０】
2004228177.tif 000012
【図１１】
2004228177.tif 000013