(57)【要約】【課題】レーザダイオードの駆動回路１には、ノイズを除去するためのフィルタ回路が設けられている。フィルタ回路の持つ時定数のために、信号波形の立ち上がりがなまって、光通信の受信側で、信号の立ち上がり時の０，１のレベルを正確に読み取れなくなるおそれがあるので、これを防止する。【解決手段】入力信号波形又は出力電流信号波形の立ち上がり直後の所定時間にわたって制御信号を発生する制御信号発生回路３と、前記制御信号を受けた時間、フィルタ回路２１の時定数を低減する時定数低減回路ＦＥＴ５とを有する。【選択図】        図５
2004296674.tif 000002
【特許請求の範囲】
【請求項１】
レーザダイオードの駆動回路に入力される入力信号、及びレーザダイオードの駆動回路からレーザダイオードを駆動するために出力される出力電流信号に混入するノイズを除去するためにフィルタ回路が設けられているレーザダイオードの駆動回路において、
入力信号波形又は出力電流信号波形の立ち上がり直後の所定時間にわたって制御信号を発生する制御信号発生回路と、
前記制御信号を受けた時間、前記フィルタ回路の時定数を低減する時定数低減回路とを有することを特徴とするレーザダイオードの駆動回路。
【請求項２】
前記時定数低減回路は、電流経路に直列に挿入されたフィルタ回路に対して、電流のバイパス回路として機能する請求項１記載のレーザ駆動制御装置。
【請求項３】
前記時定数低減回路は、電流経路に並列に挿入されたフィルタ回路に対して、フィルタ回路を電流経路から切り離す回路として機能する請求項１記載のレーザ駆動制御装置。
【請求項４】
前記制御信号発生回路は、シュミットトリガ回路で構成される請求項１〜請求項３のいずれかに記載のレーザ駆動制御装置。
【請求項５】
前記制御信号発生回路は、ソフトウェアを用いて制御信号を発生するものである請求項１〜請求項３のいずれかに記載のレーザ駆動制御装置。
【請求項６】
レーザダイオードの駆動回路に入力される入力信号、及びレーザダイオードの駆動回路からレーザダイオードを駆動するために出力される出力電流信号に混入するノイズを除去するためにフィルタ回路が設けられているレーザダイオードの駆動回路において、
入力信号波形又は出力電流信号波形の立ち上がり直後の所定時間にわたって制御信号を発生する制御信号発生回路と、
前記制御信号を受けた時間、電流経路を流れる電流を補償する電流補償回路とを有することを特徴とするレーザダイオードの駆動回路。
【請求項７】
前記電流補償回路は、電流経路に必要量の電流を供給する電流源を含む請求項６記載のレーザ駆動制御装置。
【請求項８】
前記制御信号発生回路は、シュミットトリガ回路で構成される請求項６又は請求項７に記載のレーザ駆動制御装置。
【請求項９】
前記制御信号発生回路は、ソフトウェアを用いて制御信号を発生するものである請求項６又は請求項７に記載のレーザ駆動制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ（レーザダイオードという）を用いた光送信装置における、レーザダイオードの駆動回路に関するものである。
【０００２】
【従来の技術】
近年、光通信速度が一段と高速化され、これに伴い、レーザダイオードの駆動回路に供給され通信のために用いられる、０，１のディジタル信号からなる信号（バースト信号という）も高速化されている。具体的には、バースト信号における０，１のディジタル信号のビット周期は１〜１０ナノ秒程度にまで短縮されている。
【０００３】
レーザダイオードの駆動回路は、このバースト信号の電気振幅を、レーザダイオードの駆動電流の強弱に変換する。
【０００４】
【特許文献１】特開平６−１６４０３８号公報
【０００５】
【発明が解決しようとする課題】
レーザダイオードの駆動回路には、一般的に、入力電圧信号（前述のバースト信号）や出力電流信号（前述の駆動電流）に入るノイズを除去するためのフィルタ回路が設けられている。
ところが、これらのフィルタ回路の持つ時定数のために、信号波形の立ち上がりがなまって、光通信の受信側で、信号の立ち上がり時の０，１のレベルを正確に読み取れなくなるおそれがある。
【０００６】
フィルタ回路を省くことも考えられるが、ノイズが増大して通信の品質を落としてしまう。
そこで、本発明は、フィルタ回路の機能を生かしながら、品質の高い光信号を伝送することができるレーザダイオードの駆動回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
（１）本発明のレーザダイオードの駆動回路は、レーザダイオードの駆動回路に入力される入力信号、及びレーザダイオードを駆動するために出力される出力電流信号に混入するノイズを除去するために設けられるフィルタ回路と、入力信号波形又は出力電流信号波形の立ち上がり直後の所定時間だけ制御信号を発生する制御信号発生回路と、前記制御信号に応動して前記フィルタ回路の時定数を低減する時定数低減回路とを有する。
【０００８】
この構成によれば、入力信号波形又は出力電流信号波形の立ち上がり直後の所定時間だけ、フィルタ回路の時定数が低減されているので、信号波形の立ち上がりを、それだけ急峻なものにすることができる。なお、「時定数の低減」とは、時定数を０にすることを含むものとする。
前記時定数低減回路は、電流経路に直列に挿入されたフィルタ回路に対して、電流をバイパスする回路であってもよく、電流経路に並列に挿入されたフィルタ回路に対して、フィルタ回路を電流経路から切り離す回路であってもよい。
【０００９】
また、前記制御信号発生回路は、シュミットトリガ回路のようなハードウェアで構成されるものであってもよく、ソフトウェアを用いて構成されるものであってもよい。
（２）また、本発明のレーザダイオードの駆動回路は、前記制御信号に応動して前記フィルタ回路の時定数を低減する時定数低減回路に代えて、電流経路を流れる電流を補償する電流補償回路を有するものである。
【００１０】
この構成によれば、入力信号波形又は出力電流信号波形の立ち上がり直後に、電流補償回路によって、信号波形形成に必要な電流を、フィルタ回路の時定数に遅れることなく、電流経路に供給することができる。
前記電流補償回路は、例えば、電流経路に必要量の電流を供給する電流源であってもよい。
また、前記制御信号発生回路は、シュミットトリガ回路のようなハードウェアで構成されるものであってもよく、ソフトウェアを用いて構成されるものであってもよい。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
図１は、本発明のレーザダイオードの駆動回路１を示す回路図である。
ＬＤの駆動回路１は、２つのＦＥＴ１，２からなる差動増幅回路、変調振幅を制御するためのＦＥＴ３、ＬＤのバイアスを設定するためのＦＥＴ４、差動増幅回路の負荷に入ったＬＤ、及び前記ＬＤと、変調振幅制御用ＦＥＴ３と、バイアス設定用ＦＥＴ４とにそれぞれ直列に挿入されたフィルタ回路２ａ，２ｂ，２ｃ，（以下総称するときは“２”を用いる）を備えている。これらのフィルタ回路２が挿入される経路を「電流経路」という。
【００１２】
差動増幅回路を構成する２つのＦＥＴ１，２のゲートには、信号回路（図示せず）から、レーザダイオードを高速でオンオフするためのバースト信号が入力される。変調振幅制御用ＦＥＴ３のゲートには変調振幅信号が入力され、バイアス設定用ＦＥＴ４のゲートにはバイアス設定信号が入力される。さらに、３つのフィルタ回路２には、それぞれ信号回路（図示せず）からバースト開始信号が入力される。
【００１３】
フィルタ回路２は、それぞれ駆動電流信号、変調振幅信号、バイアス設定信号に重畳されてくるノイズを除去するために設けられる回路である。
図２は、レーザダイオードの駆動電流Ｉと時間ｔとの関係を示すグラフである。ＬＤ駆動電流Ｉの振幅の幅をＩｗで、バイアス電流値をＩＢで示している。振幅の幅Ｉｗは、前記変調振幅信号の大きさに応じて決定され、バイアス電流値ＩＢは、前記バイアス設定信号の大きさに応じて決定される。
【００１４】
バースト信号は、図３（ａ）に示すように、極めて短い周期（例えば１〜１０ナノ秒）で、１，０を繰り返す信号である。ＬＤの駆動回路１は、バースト信号に基づいて、レーザダイオードを駆動するための駆動電流Ｉを発生する。レーザダイオードの出力光は、この駆動電流信号で強度変調される。強度変調された光は、伝送用光ファイバ（図示せず）に入射され、この光ファイバを伝搬する。
バースト開始信号は、バースト信号の立ち上がりの時点で発生する信号（図３（ｂ））である。このバースト開始信号は、信号回路（図示せず）でバースト信号を作成するときに同時に作成され、フィルタ回路２に供給される。
【００１５】
さて、差動増幅回路から出力されるＬＤ駆動信号は、理想的には、図４（ａ）に示すように、矩形状の形をしている。ところが、前記フィルタ回路２が電流経路に入っていると、フィルタの持つ時定数のために図４（ｂ）のような立ち上がりの悪い波形になってしまう。
そのため、本発明では、フィルタ回路２内の時定数を決める箇所をバイパスしたり、フィルタを外したり、電流を能動的に追加することによって、バースト波形の立ち上がり直後の実質的な時定数を小さくし、波形を整形している。
【００１６】
以下、フィルタ回路２の具体例と、その時定数を実質的に小さくする方法を説明する。
図５（ａ）は、抵抗ＲとコイルＬで構成した直列型フィルタ回路２１を示し、図５（ｂ）は、バースト開始信号に基づいて、スイッチング素子ＦＥＴ５でコイルＬを短絡するようにした回路を示す。このスイッチング素子ＦＥＴ５が「時定数低減回路」となる。
【００１７】
バースト開始信号は、スイッチ制御信号発生回路３に入力されて、ここでスイッチング素子ＦＥＴ５のゲートに供給するスイッチ制御信号が生成される。このスイッチ制御信号によって、スイッチング素子ＦＥＴ５が導通されて、コイルＬが短絡される。従って、時定数がその時間だけほぼ０になる。
図６（ａ）は、抵抗ＲとコンデンサＣで構成した並列型フィルタ回路２２を示し、図６（ｂ）は、バースト開始信号に基づいて、スイッチング素子ＦＥＴ６で電流経路の分路を遮断するようにした回路を示す。このスイッチング素子ＦＥＴ６が「時定数低減回路」となる。
【００１８】
バースト開始信号は、スイッチ制御信号発生回路３に入力されて、ここから、反転回路４を通してスイッチング素子ＦＥＴ６のゲートに供給される。これにより、スイッチング素子ＦＥＴ６が遮断される。従って、抵抗ＲとコンデンサＣによる電流経路の分路はなくなり、時定数がその時間だけほぼ０になる。
なお、バースト開始信号が消滅すると、分路はつながるが、このとき電流経路を流れる電流をコンデンサＣの充電に使うのは好ましくないので、スイッチング素子ＦＥＴ６の遮断時に、スイッチング素子ＦＥＴ７を導通させて、電源からコンデンサＣの充電を行うようにしている。
【００１９】
図７は、抵抗Ｒ、コイルＬ、コンデンサＣなどで構成した直列型フィルタ回路２３と、それに並列に接続した電流源５と、電流源５をオンオフするためのスイッチング素子ＦＥＴ８と、スイッチ制御信号発生回路３とからなる回路を示す。これらの電流源５とスイッチング素子ＦＥＴ８が「電流補償回路」となる。
バースト開始信号は、スイッチ制御信号発生回路３に入力されて、ここでスイッチング素子ＦＥＴ８のゲートに供給するスイッチ制御信号が生成される。このスイッチ制御信号が発生すると、スイッチング素子ＦＥＴ８が導通して、電流源５の電流が直列型フィルタ回路２３を流れる電流に追加されて、全体の電流を底上げする。したがって、バースト波形先導部における、駆動電流Ｉの立ち上がりを速めることができる。
【００２０】
ここで、スイッチ制御信号発生回路３の具体的構成例を説明する。スイッチ制御信号発生回路３はハードウェアで構成することもできるし、ソフトウェアで構成することもできる。
図８は、ハードウェアで構成した場合の回路図であり、その一例としてシュミットトリガ回路６を用いている。シュミットトリガ回路６は、オン時の時定数とオフ時の時定数とが異なるため、バースト開始信号の立ち上がり時刻でほぼ同時に立ち上がり、バースト開始信号の立ち下がり時刻で一定時間遅れて立ち下がる出力信号が得られる。
【００２１】
図９（ａ）は、バースト開始信号の信号波形を示し、図９（ｂ）は、これに対応するシュミットトリガ回路６の出力信号の波形を示している。
ソフトウェアで構成する場合は、プログラマブルロジックＩＣや出力インターフェイス付ＣＰＵに、パルス幅を変えるプログラムを格納して、バースト開始信号に基づいて、パルス幅の広がった出力信号を取り出すようにすればよい。ソフトウェアで構成する利点は、温度などの環境条件に応じて柔軟に特性を変更できる点にある。
【００２２】
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではない。例えば、図１では、ＬＤと、変調振幅制御用ＦＥＴ３と、バイアス設定用ＦＥＴ４との電流経路にそれぞれ直列にフィルタ回路２ａ，２ｂ，２ｃが挿入されていた。しかし、フィルタ回路２ａ，２ｂ，２ｃを３つとも用いずに、ＬＤと、変調振幅制御用ＦＥＴ３と、バイアス設定用ＦＥＴ４とのいずれか２つの電流経路にフィルタ回路を挿入するだけでも、本発明の効果は得られる。またはＬＤと、変調振幅制御用ＦＥＴ３と、バイアス設定用ＦＥＴ４との中からいずれか１つの電流経路にフィルタ回路を挿入するだけでも、本発明の効果は得られる。また、いままで使用したスイッチング素子ＦＥＴ５〜８は、切換えスイッチとして機能したが、半導体素子の動作点を適切に設定することにより、アナログ的に抵抗が変化する可変抵抗器として動作させてもよい。その他本発明の範囲内において、種々の変更を施すことが可能である。
【００２３】
【発明の効果】
以上のように本発明によれば、バースト信号波形の立ち上がり直後に、フィルタ回路の時定数を低減したり、電流を付加したりすることにより、信号波形の形成ができ、信号波形の立ち上がり時のなまりを防止することかできる。従って、出力信号波形の定常的な品質の低下を避けることができる。なおバースト信号波形の立ち上がり直後にノイズが載る可能性はあるが、安定後、直ちにフィルタ回路をつなぐので、恒常的なノイズの発生は抑えられる。
【図面の簡単な説明】
【図１】本発明のレーザダイオードの駆動回路を示す回路図である。
【図２】レーザダイオードの駆動電流Ｉの時間推移を示すグラフである。
【図３】バースト信号波形（ａ）とバースト開始信号波形（ｂ）とを示すグラフである。
【図４】理想的なＬＤ駆動信号波形（ａ）とフィルタ回路によって立ち上がりが遅れたＬＤ駆動信号波形（ｂ）とを示すグラフである。
【図５】抵抗ＲとコイルＬで構成した直列型フィルタ回路（ａ）と、バースト開始信号に基づいて、スイッチング素子を用いてコイルＬを短絡する制御信号発生回路（ｂ）とを示す回路図である。
【図６】抵抗ＲとコンデンサＣで構成した並列型フィルタ回路（ａ）と、バースト開始信号に基づいて、スイッチング素子１で電流経路の分路を遮断するようにした制御信号発生回路（ｂ）を示す回路図である。
【図７】抵抗Ｒ、コイルＬ、コンデンサＣなどで構成した直列型フィルタ回路に並列に接続した電流源と、電流源をオンオフするためのスイッチング素子からなる制御信号発生回路を示す回路図である。
【図８】制御信号発生回路を、シュミットトリガ回路で構成した場合の回路図である。
【図９】バースト開始信号の信号波形（ａ）と、これに対応するシュミットトリガ回路の出力信号の波形（ｂ）とを示す図である。
【符号の説明】
１  ＬＤの駆動回路
２  フィルタ回路
２ａ，２ｂ，２ｃ  フィルタ回路
３  スイッチ制御信号発生回路
４  反転回路
５  電流源
６  シュミットトリガ回路
２１  直列型フィルタ回路
２２  並列型フィルタ回路
２３  直列型フィルタ回路
【図１】
2004296674.tif 000003
【図２】
2004296674.tif 000004
【図３】
2004296674.tif 000005
【図４】
2004296674.tif 000006
【図５】
2004296674.tif 000007
【図６】
2004296674.tif 000008
【図７】
2004296674.tif 000009
【図８】
2004296674.tif 000010
【図９】
2004296674.tif 000011