(57)【要約】【課題】  優良な静電容量検出装置を実現する。【解決手段】  Ｍ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び此等交点に設けられた静電容量検出素子とを具備し、静電容量検出素子は信号検出素子と信号増幅素子とを含み、信号検出素子は容量検出電極と容量検出誘電体膜とを含み、信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成る。【選択図】  図６
2004333476.tif 000002
【特許請求の範囲】
【請求項１】
対象物との距離に応じて変化する静電容量を検出する事に依り、該対象物の表面形状を読み取る静電容量検出装置に於いて、
該静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び該個別電源線と該個別出力線との交点に設けられた静電容量検出素子とを具備し、
該静電容量検出素子は信号検出素子と信号増幅素子とを含み、
該信号検出素子は容量検出電極と容量検出誘電体膜と基準コンデンサとを含み、
該基準コンデンサは基準コンデンサ第一電極と基準コンデンサ誘電体膜と基準コンデンサ第二電極とから成り、
該信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成る事を特徴とする静電容量検出装置。
【請求項２】
前記信号増幅用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別電源線と基準コンデンサ第一電極とに電気的に接続され、
前記信号増幅用ゲート電極は前記容量検出電極と基準コンデンサ第二電極とに接続される事を特徴とする請求項１記載の静電容量検出装置。
【請求項３】
前記基準コンデンサの誘電体膜と前記信号増幅用ＭＩＳ型薄膜半導体装置のゲート絶縁膜は同一素材にて同一層上に形成されて居る事を特徴とする請求項１至乃２記載の静電容量検出装置。
【請求項４】
前記基準コンデンサ第一電極と半導体膜ドレイン領域は同一素材にて同一層上に形成されて居る事を特徴とする請求項１至乃３記載の静電容量検出装置。
【請求項５】
前記基準コンデンサ第二電極と前記ゲート電極とは同一素材にて同一層上に形成されて居る事を特徴とする請求項１至乃４記載の静電容量検出装置。
【請求項６】
前記基準コンデンサの電極面積をＳR（μｍ2）、前記信号増幅用ＭＩＳ型薄膜半導体装置のゲート面積をＳT（μｍ2）、前記基準コンデンサ誘電体膜の厚みをｔR（μｍ）、前記基準コンデンサ誘電体膜の比誘電率をεR、前記ゲート絶縁膜の厚みをｔox（μｍ）、前記ゲート絶縁膜の比誘電率をεoxとして、前記基準コンデンサの容量（基準コンデンサ容量）ＣRと前記信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣTとを
ＣR＝ε0・εR・ＳR／ｔR
ＣT＝ε0・εox・ＳT／ｔox
にて定義し（ε0は真空の誘電率）、
前記容量検出電極の面積をＳD（μｍ2）、前記容量検出誘電体膜の厚みをｔD（μｍ）、前記容量検出誘電体膜の比誘電率をεDとして前記信号検出素子の素子容量ＣDを
ＣD＝ε0・εD・ＳD／ｔD
と定義した時に（ε0は真空の誘電率）、
該素子容量ＣDは、該基準コンデンサ容量ＣRと該トランジスタ容量ＣTとの和であるＣR＋ＣTよりも十分に大きい事を特徴とする請求項１至乃５記載の静電容量検出装置。
【請求項７】
前記容量検出誘電体膜は前記静電容量検出装置の最表面に位置する事を特徴とする請求項２記載の静電容量検出装置。
【請求項８】
前記対象物が前記容量検出誘電体膜に接しずに対象物距離ｔAを以て離れて居り、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと前記容量検出電極の面積ＳDとを用いて、
ＣA＝ε0・εA・ＳD／ｔA
と定義した時に、
前記基準コンデンサ容量ＣRと前記トランジスタ容量ＣTとの和であるＣR＋ＣTは該対象物容量ＣAよりも十分に大きい事を特徴とする請求項７記載の静電容量検出装置。
【請求項９】
前記基準コンデンサの電極面積をＳR（μｍ2）、前記信号増幅用ＭＩＳ型薄膜半導体装置のゲート面積をＳT（μｍ2）、前記基準コンデンサ誘電体膜の厚みをｔR（μｍ）、前記基準コンデンサ誘電体膜の比誘電率をεR、前記ゲート絶縁膜の厚みをｔox（μｍ）、前記ゲート絶縁膜の比誘電率をεoxとして、前記基準コンデンサの容量（基準コンデンサ容量）ＣRと前記信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣTとを
ＣR＝ε0・εR・ＳR／ｔR
ＣT＝ε0・εox・ＳT／ｔox
にて定義し（ε0は真空の誘電率）、
前記容量検出電極の面積をＳD（μｍ2）、前記容量検出誘電体膜の厚みをｔD（μｍ）、前記容量検出誘電体膜の比誘電率をεDとして前記信号検出素子の素子容量ＣDを
ＣD＝ε0・εD・ＳD／ｔD
と定義した時に（ε0は真空の誘電率）、
該素子容量ＣDは、該基準コンデンサ容量ＣRと該トランジスタ容量ＣTとの和であるＣR＋ＣTよりも十分に大きく、
且つ前記対象物が前記容量検出誘電体膜に接しずに対象物距離ｔAを以て離れて居り、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと前記容量検出電極の面積ＳDとを用いて、
ＣA＝ε0・εA・ＳD／ｔA
と定義した時に、
前記基準コンデンサ容量ＣRと前記トランジスタ容量ＣTとの和であるＣR＋ＣTは該対象物容量ＣAよりも十分に大きい事を特徴とする請求項１至乃５記載の静電容量検出装置。
【請求項１０】
対象物との距離に応じて変化する静電容量を検出する事に依り、該対象物の表面形状を読み取る静電容量検出装置に於いて、
該静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び該個別電源線と該個別出力線との交点に設けられた静電容量検出素子とを具備し、
該静電容量検出素子は信号検出素子と信号増幅素子とを含み、
該信号検出素子は容量検出電極と容量検出誘電体膜と基準コンデンサとを含み、
該基準コンデンサは基準コンデンサ第一電極と基準コンデンサ誘電体膜と基準コンデンサ第二電極とから成り、
該信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、
該信号増幅用ＭＩＳ型薄膜半導体装置のドレイン領域の一部と該ゲート電極の一部とが該ゲート絶縁膜を介して重なり部を形成しており、該重なり部が該基準コンデンサを成す事を特徴とする静電容量検出装置。
【請求項１１】
前記信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極と半導体膜ドレイン領域との重なり部のゲート電極長をＬ1（μｍ）、前記信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極と半導体膜チャンネル形成領域との重なり部のゲート電極長をＬ2（μｍ）、前記ゲート電極幅をＷ（μｍ）、前記ゲート絶縁膜の厚みをｔox（μｍ）、ゲート絶縁膜の比誘電率をεoxとして、
前記基準コンデンサの容量（基準コンデンサ容量）ＣRと前記信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣTとを
ＣR＝ε0・εox・Ｌ1・Ｗ／ｔox
ＣT＝ε0・εox・Ｌ2・Ｗ／ｔox
にて定義し（ε0は真空の誘電率）、
前記容量検出電極の面積をＳD（μｍ2）、前記容量検出誘電体膜の厚みをｔD（μｍ）、前記容量検出誘電体膜の比誘電率をεDとして前記信号検出素子の素子容量ＣDを
ＣD＝ε0・εD・ＳD／ｔD
と定義した時に（ε0は真空の誘電率）、
該素子容量ＣDは該基準コンデンサ容量ＣRと該トランジスタ容量ＣTとの和であるＣR＋ＣTよりも十分に大きい事を特徴とする請求項１０記載の静電容量検出装置。
【請求項１２】
前記対象物が前記容量検出誘電体膜に接しずに対象物距離ｔAを以て離れて居り、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと前記容量検出電極の面積ＳDとを用いて、
ＣA＝ε0・εA・ＳD／ｔA
と定義した時に、
前記基準コンデンサ容量ＣRと前記トランジスタ容量ＣTとの和であるＣR＋ＣTは該対象物容量ＣAよりも十分に大きい事を特徴とする請求項１０記載の静電容量検出装置。
【請求項１３】
前記容量検出誘電体膜は前記静電容量検出装置の最表面に位置し、
前記信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極と半導体膜ドレイン領域との重なり部のゲート電極長をＬ1（μｍ）、前記信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極と半導体膜チャンネル形成領域との重なり部のゲート電極長をＬ2（μｍ）、前記ゲート電極幅をＷ（μｍ）、前記ゲート絶縁膜の厚みをｔox（μｍ）、前記ゲート絶縁膜の比誘電率をεoxとして前記信号増幅用ＭＩＳ型薄膜半導体装置の基準コンデンサ容量ＣRとトランジスタ容量ＣTとを
ＣR＝ε0・εox・Ｌ1・Ｗ／ｔox
ＣT＝ε0・εox・Ｌ2・Ｗ／ｔox
にて定義し（ε0は真空の誘電率）、
前記容量検出電極の面積をＳD（μｍ2）、前記容量検出誘電体膜の厚みをｔD（μｍ）、前記容量検出誘電体膜の比誘電率をεDとして前記信号検出素子の素子容量ＣDを
ＣD＝ε0・εD・Ｓ／ｔD
と定義した時に（ε0は真空の誘電率）、
該素子容量ＣDは、該基準コンデンサ容量ＣRと該トランジスタ容量ＣTとの和であるＣR＋ＣTよりも十分に大きく、
且つ前記対象物が前記容量検出誘電体膜に接しずに対象物距離ｔAを以て離れて居り、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと前記容量検出電極の面積ＳDと
を用いて、
ＣA＝ε0・εA・ＳD／ｔA
と定義した時に、
該基準コンデンサ容量ＣRと 該トランジスタ容量ＣTとの和であるＣR＋ＣTは該対象物容量ＣAよりも十分に大きい事を特徴とする請求項１０記載の静電容量検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は指紋等の微細な凹凸を有する対象物の表面形状を、対象物表面との距離に応じて変化する静電容量を検出する事に依り読み取る静電容量検出装置に関する。
【背景技術】
【０００２】
従来、指紋センサ等に用いられる静電容量検出装置はセンサ電極と当該センサ電極上に設けられた誘電体膜とを単結晶硅素基板に形成していた（特開平１１−１１８４１５、特開２０００−３４６６０８、特開２００１−５６２０４、特開２００１−１３３２１３等）。図１は従来の静電容量検出装置の動作原理を説明している。センサ電極と誘電体膜とがコンデンサの一方の電極と誘電体膜とを成し、人体が接地された他方の電極と成る。このコンデンサーの静電容量ＣFは誘電体膜表面に接した指紋の凹凸に応じて変化する。一方、半導体基板には静電容量ＣSを成すコンデンサーを準備し、此等二つのコンデンサーを直列接続して、所定の電圧を印可する。斯うする事で二つのコンデンサーの間には指紋の凹凸に応じた電荷Ｑが発生する。この電荷Ｑを通常の半導体技術を用いて検出し、対象物の表面形状を読み取っていた。
【０００３】
【特許文献１】特開平１１−１１８４１５
【特許文献２】特開２０００−３４６６０８
【特許文献３】特開２００１−５６２０４
【特許文献４】特開２００１−１３３２１３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら此等従来の静電容量検出装置は、当該装置が単結晶硅素基板上に形成されて居る為に、指紋センサとして用いると指を強く押しつけた際に当該装置が割れて仕舞うとの課題を有して居た。
【０００５】
更に指紋センサはその用途から必然的に２０ｍｍ×２０ｍｍ程度の大きさが求められ、静電容量検出装置面積の大部分はセンサ電極にて占められる。センサ電極は無論単結晶硅素基板上に作られるが、膨大なエネルギーと労力とを費やして作成された単結晶硅素基板の大部分（センサ電極下部）は単なる支持体としての役割しか演じてない。即ち従来の静電容量検出装置は高価なだけでは無く、多大なる無駄と浪費の上に形成されて居るとの課題を有する。
【０００６】
加えて近年、クレジットカードやキャッシュカード等のカード上に個人認証機能を設けてカードの安全性を高めるべきとの指摘が強い。然るに従来の単結晶硅素基板上に作られた静電容量検出装置は柔軟性に欠ける為に、当該装置をプラスティック基板上に作成し得ないとの課題を有している。
【０００７】
そこで本発明は上述の諸事情を鑑み、その目的とする所は安定に動作し、更に製造時に不要なエネルギーや労力を削減し得、又単結晶硅素基板以外にも作成し得る優良な静電容量検出装置を提供する事に有る。
【課題を解決するための手段】
【０００８】
本発明は対象物との距離に応じて変化する静電容量を検出する事に依り、対象物の表面形状を読み取る静電容量検出装置に於いて、静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び個別電源線と個別出力線との交点に設けられた静電容量検出素子とを具備し、此の静電容量検出素子は信号検出素子と信号増幅素子とを含み、信号検出素子は容量検出電極と容量検出誘電体膜と基準コンデンサとを含み、基準コンデンサは基準コンデンサ第一電極と基準コンデンサ誘電体膜と基準コンデンサ第二電極とから成り、信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成る事を特徴とする。更に信号増幅用ＭＩＳ型薄膜半導体装置のドレイン領域が個別電源線と基準コンデンサ第一電極とに接続され、信号増幅用ＭＩＳ型薄膜半導体装置ゲート電極が容量検出電極と基準コンデンサ第二電極とに接続される事をも特徴と為す。信号増幅用ＭＩＳ型薄膜半導体装置のソース領域は直接乃至はスイッチング素子を介して間接的に個別出力線に接続される。本発明は、基準コンデンサの誘電体膜と信号増幅用ＭＩＳ型薄膜半導体装置のゲート絶縁膜とが同一素材にて同一層上に形成されて居る事をも特徴と為す。又、基準コンデンサ第一電極と半導体膜ドレイン領域は同一素材にて同一層上に形成されて居る事をも特徴とする。更に基準コンデンサ第二電極とゲート電極とが同一素材にて同一層上に形成されて居る事をも特徴と為す。
【０００９】
本発明は、基準コンデンサの電極面積をＳR（μｍ2）、信号増幅用ＭＩＳ型薄膜半導体装置のゲート面積をＳT（μｍ2）、基準コンデンサ誘電体膜の厚みをｔR（μｍ）、基準コンデンサ誘電体膜の比誘電率をεR、ゲート絶縁膜の厚みをｔox（μｍ）、ゲート絶縁膜の比誘電率をεoxとして、基準コンデンサの容量（基準コンデンサ容量）ＣRと信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣTとを
ＣR＝ε0・εR・ＳR／ｔR
ＣT＝ε0・εox・ＳT／ｔox
にて定義し（ε0は真空の誘電率）、容量検出電極の面積をＳD（μｍ2）、容量検出誘電体膜の厚みをｔD（μｍ）、容量検出誘電体膜の比誘電率をεDとして信号検出素子の素子容量ＣDを
ＣD＝ε0・εD・ＳD／ｔD
と定義した時に（ε0は真空の誘電率）、素子容量ＣDは、基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTよりも十分に大きい事を特徴とする。十分に大きいとは一般的に１０倍程度以上の相違を意味するので、換言すれば素子容量ＣDは基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTと
ＣD＞１０×(ＣR＋ＣT)
との関係を満たしている事になる。本発明の静電容量検出装置では容量検出誘電体膜が静電容量検出装置の最表面に位置するのが望ましい。対象物が容量検出誘電体膜に接しずに対象物距離ｔAを以て容量検出誘電体膜から離れて居り、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと容量検出電極の面積ＳDとを用いて、
ＣA＝ε0・εA・ＳD／ｔA
と定義した時に、先の基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTは此の対象物容量ＣAよりも十分に大きく成る様に静電容量検出装置を構成づける。前述の如く、１０倍程度以上の相違が認められると十分に大きいと言えるので、基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTと対象物容量ＣAとが
(ＣR＋ＣT)＞１０×ＣA
との関係を満たしている事を特徴と為す。より理想的には、容量検出誘電体膜が静電容量検出装置の最表面に位置し、基準コンデンサの電極面積をＳR（μｍ2）、信号増幅用ＭＩＳ型薄膜半導体装置のゲート面積をＳT（μｍ2）、基準コンデンサ誘電体膜の厚みをｔR（μｍ）、基準コンデンサ誘電体膜の比誘電率をεR、ゲート絶縁膜の厚みをｔox（μｍ）、ゲート絶縁膜の比誘電率をεoxとして、基準コンデンサの容量（基準コンデンサ容量）ＣRと信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣTとを
ＣR＝ε0・εR・ＳR／ｔR
ＣT＝ε0・εox・ＳT／ｔox
にて定義し（ε0は真空の誘電率）、容量検出電極の面積をＳD（μｍ2）、容量検出誘電体膜の厚みをｔD（μｍ）、容量検出誘電体膜の比誘電率をεDとして信号検出素子の素子容量ＣDを
ＣD＝ε0・εD・ＳD／ｔD
と定義した時に（ε0は真空の誘電率）、素子容量ＣDは、基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTよりも十分に大きく、且つ対象物が容量検出誘電体膜に接しずに対象物距離ｔAを以て離れて居る際には、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと容量検出電極の面積ＳDとを用いて、
ＣA＝ε0・εA・ＳD／ｔA
と定義した時に、基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTが対象物容量ＣAよりも十分に大きく成る様に静電容量検出装置を構成づける。より具体的には素子容量ＣDと、基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTと、対象物容量ＣAとが
ＣD＞１０×(ＣR＋ＣT)＞１００×ＣA
との関係を満たす様な静電容量検出装置を特徴と為す。
【００１０】
本発明は対象物との距離に応じて変化する静電容量を検出する事に依り、対象物の表面形状を読み取る静電容量検出装置に於いて、静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び個別電源線と個別出力線との交点に設けられた静電容量検出素子とを具備し、此の静電容量検出素子は信号検出素子と信号増幅素子とを含み、信号検出素子は容量検出電極と容量検出誘電体膜と基準コンデンサとを含み、基準コンデンサは基準コンデンサ第一電極と基準コンデンサ誘電体膜と基準コンデンサ第二電極とから成り、信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、此の信号増幅用ＭＩＳ型薄膜半導体装置のドレイン領域の一部とゲート電極の一部とがゲート絶縁膜を介して重なり部を形成しており、此の重なり部が基準コンデンサを成す事を特徴とする。具体的には、信号増幅用ＭＩＳ型薄膜半導体装置を構成する半導体膜の内でドナー型又はアクセプター型不純物を含む半導体膜のドレイン領域側が基準コンデンサ第一電極となり、此が直接乃至は間接的に個別電源線へと接続される。信号増幅用ＭＩＳ型薄膜半導体装置ゲート電極は基準コンデンサ第二電極と共通電極となり、此は容量検出電極に接続される。信号増幅用ＭＩＳ型薄膜半導体装置のソース領域は直接乃至は間接的に個別出力線に接続される。
【００１１】
本発明は信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極と半導体膜ドレイン領域との重なり部のゲート電極長をＬ1（μｍ）、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極と半導体膜チャンネル形成領域との重なり部のゲート電極長をＬ2（μｍ）、ゲート電極幅をＷ（μｍ）、前記ゲート絶縁膜の厚みをｔox（μｍ）、ゲート絶縁膜の比誘電率をεoxとして信号増幅用ＭＩＳ型薄膜半導体装置の基準コンデンサ容量ＣRとトランジスタ容量ＣTとを
ＣR＝ε0・εox・Ｌ1・Ｗ／ｔox
ＣT＝ε0・εox・Ｌ2・Ｗ／ｔox
にて定義し（ε0は真空の誘電率）、容量検出電極の面積をＳD（μｍ2）、容量検出誘電体膜の厚みをｔD（μｍ）、容量検出誘電体膜の比誘電率をεDとして信号検出素子の素子容量ＣDを
ＣD＝ε0・εD・ＳD／ｔD
と定義した時に（ε0は真空の誘電率）、此の素子容量ＣDは先の基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTよりも十分に大きい事を特徴とする。十分に大きいとは一般的に１０倍程度以上の相違を意味するので、換言すれば素子容量ＣDは基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTと
ＣD＞１０×(ＣR＋ＣT)
との関係を満たしている事になる。本発明の静電容量検出装置では容量検出誘電体膜が静電容量検出装置の最表面に位置するのが望ましい。対象物が容量検出誘電体膜に接しずに対象物距離ｔAを以て容量検出誘電体膜から離れて居り、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと容量検出電極の面積ＳDとを用いて、
ＣA＝ε0・εA・ＳD／ｔA
と定義した時に、先の基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTは此の対象物容量ＣAよりも十分に大きく成る様に静電容量検出装置を構成づける。前述の如く、１０倍程度以上の相違が認められると十分に大きいと言えるので、基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTと対象物容量ＣAとが
(ＣR＋ＣT)＞１０×ＣA
との関係を満たしている事を特徴と為す。より理想的には、容量検出誘電体膜が静電容量検出装置の最表面に位置し、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極と半導体膜ドレイン領域との重なり部のゲート電極長をＬ1（μｍ）、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極と半導体膜チャンネル形成領域との重なり部のゲート電極長をＬ2（μｍ）、ゲート電極幅をＷ（μｍ）、ゲート絶縁膜の厚みをｔox（μｍ）、ゲート絶縁膜の比誘電率をεoxとして基準コンデンサ容量ＣRとトランジスタ容量ＣTとを
ＣR＝ε0・εox・Ｌ1・Ｗ／ｔox
ＣT＝ε0・εox・Ｌ2・Ｗ／ｔox
にて定義し（ε0は真空の誘電率）、容量検出電極面積をＳD（μｍ2）、容量検出誘電体膜の厚みをｔD（μｍ）、容量検出誘電体膜の比誘電率をεDとして信号検出素子の素子容量ＣDを
ＣD＝ε0・εD・ＳD／ｔD
と定義した時に（ε0は真空の誘電率）、素子容量ＣDは基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTよりも十分に大きく、更に対象物が容量検出誘電体膜に接しずに対象物距離ｔAを以て離れて居り、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと容量検出電極面積ＳDとを用いて、
ＣA＝ε0・εA・ＳD／ｔA
と定義した時に、基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTが対象物容量ＣAよりも十分に大く成る様に静電容量検出装置を構成づける。より具体的には素子容量ＣDと、基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR＋ＣTと、対象物容量ＣAとが
ＣD＞１０×(ＣR＋ＣT)＞１００×ＣA
との関係を満たす様な静電容量検出装置を特徴と為す。
【００１２】
本発明は対象物との距離に応じて変化する静電容量を検出する事に依り、対象物の表面形状を読み取る静電容量検出装置に於いて、静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び個別電源線と個別出力線との交点に設けられた静電容量検出素子、更にはＭ本の個別電源線に接続する電源選択回路とを具備し、静電容量検出素子は容量検出電極と容量検出誘電体膜と基準コンデンサと信号増幅素子とを含み、基準コンデンサは基準コンデンサ第一電極と基準コンデンサ誘電体膜と基準コンデンサ第二電極とから成り、信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成る事を特徴とする。この際に信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は直接乃至は間接的に個別出力線に接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は個別電源線と基準コンデンサ第一電極とに接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は容量検出電極と基準コンデンサ第二電極とに接続される事をも特徴と為す。本発明の静電容量検出装置では個別出力線が第一配線にて配線され、個別電源線が第二配線にて配線され、容量検出電極が第三配線にて配線され、此等第一配線と第二配線と第三配線とは絶縁膜を介して電気的に分離されて居る。
【００１３】
本発明は対象物との距離に応じて変化する静電容量を検出する事に依り、対象物の表面形状を読み取る静電容量検出装置に於いて、静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び個別電源線と個別出力線との交点に設けられた静電容量検出素子、更にはＮ本の個別出力線に接続する出力信号選択回路とを具備し、静電容量検出素子は容量検出電極と容量検出誘電体膜と基準コンデンサと信号増幅素子とを含み、出力信号選択回路は共通出力線と出力信号用パスゲートとを含み、基準コンデンサは基準コンデンサ第一電極と基準コンデンサ誘電体膜と基準コンデンサ第二電極とから成り、信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、出力信号用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る出力信号パスゲート用ＭＩＳ型薄膜半導体装置から成る事を特徴とする。この際に信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は直接乃至は間接的に個別出力線に接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は個別電源線と基準コンデンサ第一電極とに接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は容量検出電極と基準コンデンサ第二電極とに接続され、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は共通出力線に接続され、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別出力線に接続される事をも特徴と為す。又、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は、Ｎ本の個別出力線の内からどの個別出力線を選択するかと云った信号を供給する出力選択用出力線に接続される。本発明の静電容量検出装置では個別出力線と共通出力線とが第一配線にて配線され、個別電源線と出力選択用出力線とが第二配線にて配線され、容量検出電極が第三配線にて配線され、此等第一配線と該第二配線と該第三配線とは絶縁膜を介して電気的に分離されて居る。
【００１４】
本発明は対象物との距離に応じて変化する静電容量を検出する事に依り、対象物の表面形状を読み取る静電容量検出装置に於いて、静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び個別電源線と個別出力線との交点に設けられた静電容量検出素子、更にはＭ本の個別電源線に接続する電源選択回路と、Ｎ本の個別出力線に接続する出力信号選択回路とを具備し、静電容量検出素子は容量検出電極と容量検出誘電体膜と基準コンデンサと信号増幅素子とを含み、出力信号選択回路は共通出力線と出力信号用パスゲートとを含み、基準コンデンサは基準コンデンサ第一電極と基準コンデンサ誘電体膜と基準コンデンサ第二電極とから成り、信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、出力信号用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る出力信号パスゲート用ＭＩＳ型薄膜半導体装置から成る事を特徴とする。この際に信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は直接乃至は間接的に個別出力線に接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は個別電源線と基準コンデンサ第一電極とに接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は容量検出電極と基準コンデンサ第二電極とに接続され、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は共通出力線に接続され、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は個別出力線に接続される事をも特徴と為す。又、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は、Ｎ本の個別出力線の内からどの個別出力線を選択するかと云った信号を供給する出力選択用出力線に接続される。本発明の静電容量検出装置では個別出力線と共通出力線とが第一配線にて配線され、個別電源線と出力選択用出力線とが第二配線にて配線され、容量検出電極が第三配線にて配線され、此等第一配線と第二配線と第三配線とは其々絶縁膜を介して電気的に分離されて居る。
【発明の効果】
【００１５】
従来の単結晶硅素基板を用いた技術（単結晶シリコンセンサ）では数ｍｍ×数ｍｍ程度の小さな静電容量検出装置しかプラスティック基板上に形成出来なかったが、本願発明に依ると従来の単結晶シリコンセンサと同等の性能を有する静電容量検出装置を薄膜半導体装置にて実現し得る。又静電容量検出装置のセンサ面積も容易に１００倍程度以上に増大せしめ、更に斯うした優れた静電容量検出装置をプラスティク基板上に作成する事が実現する。しかも対象物の凹凸情報を窮めて高精度に検出出来る様になった。その結果、本静電容量検出装置を例えはスマートカードに搭載すると、カードのセキュリティーレベルを著しく向上せしめるとの効果が認められる。又、単結晶硅素基板を用いた従来の静電容量検出装置は装置面積の極一部しか単結晶硅素半導体を利用して居らず、莫大なエネルギーと労力とを無駄に費やしていた。これに対し本願発明では斯様な浪費を排除し、地球環境の保全に役立つとの効果を有する。
【発明を実施する為の最良の形態】
【００１６】
本発明は対象物との距離に応じて変化する静電容量を検出する事に依り、対象物の表面形状を読み取る静電容量検出装置を金属−絶縁膜−半導体膜から成るＭＩＳ型薄膜半導体装置にて作成する。薄膜半導体装置は通常硝子基板上に作成される為に、大面積を要する半導体集積回路を安価に製造する技術として知られ、具体的に昨今では液晶表示装置等に応用されている。従って指紋センサ等に適応される静電容量検出装置を薄膜半導体装置にて作成すると、単結晶硅素基板と云った多大なエネルギーを消費して作られた高価な基板を使用する必要がなく、貴重な地球資源を浪費する事なく安価に当該装置を作成し得る。又、薄膜半導体装置はＳＵＦＴＬＡ（特開平１１−３１２８１１やS. Utsunomiya et. al. Society for Information Display p. 916 (2000)）と呼ばれる転写技術を適応する事で、半導体集積回路をプラスティック基板上に作成出来るので、静電容量検出装置も単結晶硅素基板から解放されてプラスティック基板上に形成し得るので有る。
【００１７】
さて、図１に示すが如き従来の動作原理を適応した静電容量検出装置を薄膜半導体装置にて作成するのは、現在の薄膜半導体装置の技術を以てしては不可能である。二つの直列接続されたコンデンサー間に誘起される電荷Ｑは非常に小さい為に、高精度感知を可能とする単結晶硅素ＬＳＩ技術を用いれば電荷Ｑを正確に読み取れるが、薄膜半導体装置ではトランジスタ特性が単結晶硅素ＬＳＩ技術程には優れず、又薄膜半導体装置間の特性偏差も大きいが故に電荷Ｑを正確に読み取れない。そこで本発明の静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本（Ｍは１以上の整数）の個別電源線と、Ｎ本（Ｎは１以上の整数）の個別出力線、及び個別電源線と個別出力線との交点に設けられた静電容量検出素子とを具備せしめ、此の静電容量検出素子は信号検出素子と信号増幅素子とを含むとの構成とする。信号検出素子は容量検出電極と容量検出誘電体膜と基準コンデンサとを含み、容量検出電極には静電容量に応じて電荷Ｑが発生する。本発明ではこの電荷Ｑを各静電容量検出素子に設けられた信号増幅素子にて増幅し、電流に変換する。具体的には信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極が容量検出電極と基準コンデンサの一方の電極（例えば第二電極）とに接続される。図２に本願発明の動作原理図を示す。静電容量Ｃsを持つコンデンサと、対象物の表面形状に応じて変化する静電容量ＣFを有するコンデンサとの間に発生した電荷は信号増幅用ＭＩＳ型薄膜半導体装置のゲート電位を変化させる。斯うして此の薄膜半導体装置のドレイン領域に所定の電圧を印可すると、誘起された電荷Ｑに応じて薄膜半導体装置のソースドレイン間に流れる電流Ｉは著しく増幅される。誘起された電荷Ｑ自体は何処にも流れずに保存されるので、ドレイン電圧を高くしたり或いは測定時間を長くする等で電流Ｉの測定も容易になり、従って薄膜半導体装置を用いても対象物の表面形状を十分正確に計測出来る様になる。
【００１８】
前述の如く本願発明では信号増幅素子として信号増幅用ＭＩＳ型薄膜半導体装置を用いて居る。この場合、静電容量Ｃsを持つコンデンサを信号増幅用ＭＩＳ型薄膜半導体装置其の物で兼用し、更に静電容量を増加させて検出感度を高める為に基準コンデンサを設ける。即ち静電容量Ｃsに代わる新たな静電容量を信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣTと静電容量を増加させる為の基準コンデンサ容量ＣRとの和とするので有る。斯うする事で静電容量の調整が可能となり、更に構造も簡素化されると同時に製造工程も容易と化す。又、信号増幅用ＭＩＳ型薄膜半導体装置の半導体チャンネル形成領域長を短くする事によって高速検出動作を実現出来きる。加えて図２に描かれて居る二つの電源を共通の電源Ｖddとして纏める事も静電容量検出装置内に於ける余計な配線を省略し得るとの観点で効果的と言える。斯様な状態に於ける動作原理に関する等価回路図を図３に示す。対象物の表面形状に応じて変化する静電容量ＣFを有するコンデンサとトランジスタ容量ＣTを有するコンデンサとが直列に接続され、同時に静電容量ＣFを有するコンデンサと基準コンデンサ容量ＣRを有するコンデンサとも直列に接続されて居る。厳密にはトランジスタ容量ＣTは信号増幅用ＭＩＳ型薄膜半導体装置のドレイン電極とゲート電極との間に形成される静電容量である。図３の構成を実現させるには信号増幅用ＭＩＳ型薄膜半導体装置のソース領域を個別出力線に接続し、信号増幅用ＭＩＳ型薄膜半導体装置のドレイン領域を個別電源線と基準コンデンサ第一電極とに接続し、更に信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極と基準コンデンサ第二電極とを接続した上で、個別電源線に電圧Ｖddを印可し、個別出力線より対象物の表面形状に応じて変化する電流Ｉを取り出せば良い。
【００１９】
斯うした発明を具現化する静電容量検出素子の構造を図４を用いて説明する。静電容量検出素子の信号増幅素子を成す信号増幅用ＭＩＳ型薄膜半導体装置はソース領域とチャンネル形成領域とドレイン領域とを含む半導体膜と、ゲート絶縁膜とゲート電極とを不可欠な構成要件としている。ソース領域とドレイン領域の半導体膜にはドナー型又はアクセプター型不純物が導入されて居り、Ｎ型又はＰ型の半導体となっている。半導体膜ドレイン領域上にはゲート電極がゲート絶縁膜を介して重なり合って居り、此の重なり部が基準コンデンサを為す。基準コンデンサは基準コンデンサ第一電極と基準コンデンサ誘電体膜と基準コンデンサ第二電極とから構成される。図４（Ａ）では第一電極が下部電極としてドレイン領域と共通電極となり、第二電極が上部電極としてゲート電極との共通電極と成って居るが、第一電極と第二電極とではどちらが上部電極になっても構わない。ゲート電極が半導体膜に対して下側に位置するボトムゲート型薄膜トランジスタを信号増幅用ＭＩＳ薄膜半導体装置として利用する場合などは基準コンデンサ下部電極をゲート電極と共通電極とし、ドレイン領域と基準コンデンサ上部電極とを共通電極とするのが構造上簡便である。基準コンデンサ第一電極と半導体膜ドレイン領域とは同じ膜（不純物が導入された半導体膜）で同一層（下地保護膜）上に形成され、基準コンデンサ第二電極とゲート電極とは矢張り同じ膜（金属膜）で同一層（ゲート絶縁膜）上に形成されている。信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極は容量検出電極に接続し、容量検出電極は容量検出誘電体膜にて覆われる。斯うして半導体膜ドレイン領域と基準コンデンサ第一電極とが同電位になり、且つ信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極と基準コンデンサ第二電極とが同電位となって容量検出電極に接続し、図３に示す等価回路が実現する。図４（Ａ）の構成例では基準コンデンサと信号増幅素子とを繋げて配置しているので、空間使用効率が向上し、感度の高い静電容量検出装置が実現されて居る。更にゲート電極形成前に基準コンデンサ下部電極とドレイン領域とを形成し、ゲート電極形成後にセルフアライン方式にてソース領域を形成する（ゲート電極をマスクとしてイオン注入でソース領域を形成する）ので、チャンネル形成領域を露光器の有する解像度よりも小さく出来るとの効果も有する。一般に露光器の解像度は露光器のアライメント精度に劣る。本願構成ではチャンネル形成領域長を露光器の解像度ではなく、露光器のアライメント精度を利用して形成する為、そのサイズをアライメント精度まで微細化出来、それ故に静電容量検出回路の高速動作が実現するのである。
【００２０】
図４（Ａ）では、信号増幅用ＭＩＳ型薄膜半導体装置を第一層間絶縁膜が被って居る。信号増幅用ＭＩＳ型薄膜半導体装置のソース領域には第一配線が接続され、ドレイン領域には第二配線が接続される。第一配線にて個別出力線が形成され、第二配線にて個別電源線が形成される。第一配線と第二配線との間には第二層間絶縁膜が設けられ、第一配線と第二配線とを電気的に分離している。静電容量検出素子の信号検出素子を成す容量検出電極は信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極に接続され、第三層間絶縁膜上に形成される。容量検出電極は第三配線にて配線される。第二配線と第三配線との間には第三層間絶縁膜が設けられ、第二配線と第三配線とを電気的に分離している。容量検出電極を第三配線にて配線することにより、第一配線と容量検出電極との間に生ずる寄生容量を最小とし、第二層間絶縁膜の誘電率と第三層間絶縁膜の誘電率とを出来る限り小さくすることによって微少な静電容量を高感度にて検出することが可能となる。容量検出電極上は容量検出誘電体膜が被い、容量検出誘電体膜は静電容量検出装置の最表面に位置する。容量検出誘電体膜は静電容量検出装置の保護膜の役割も同時に演ずる。
【００２１】
図４（Ａ）の例では信号増幅素子のゲート電極とドレイン電極との重なり部を基準コンデンサとしたが、図４（Ｂ）に示す様に基準コンデンサと信号増幅用ＭＩＳ型薄膜トランジスタとを分離しても良い。基準コンデンサと信号増幅用薄膜トランジスタとの間はドープド半導体膜などの電気伝導性物質で結ばれる。信号増幅用トランジスタは、高速動作させるとの視点からは出来る限り小さい方が好ましい。一方で基準コンデンサ容量ＣRとトランジスタ容量ＣTの和には検出対象物に応じて最適容量値が存在する。図４Ｂの構成ではトランジスタを小さくし、同時にＣR＋ＣTの値を最適にし得るので、本願発明の静電容量検出装置の感度を高める事を可能とする。個別電源線（第二配線）とドレイン領域とを導通させるコンタクトホールは基準コンデンサと信号増幅用ＭＩＳ型薄膜トランジスタとの間に設けるのが好ましい。
【００２２】
上述の構成にて本願発明の信号増幅用ＭＩＳ型薄膜半導体装置が効果的に信号増幅の機能を果たす為には、信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣTや基準コンデンサ容量ＣRや信号検出素子の素子容量ＣDを適切に定めねばならない。次に此等の関係を、図５を用いて説明する。
【００２３】
まず、測定対処物の凸部が容量検出誘電体膜に接しており、対象物が電気的に接地されて居る状況を考える。具体的には静電容量検出装置を指紋センサとして用い、この静電容量検出装置表面に指紋の山が接している状態の検出を想定する。基準コンデンサの電極面積をＳR（μｍ2）、電極長をＬR（μｍ）、電極幅をＷR（μｍ）、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極面積をＳT（μｍ2）、ゲート電極長をＬT（μｍ）、ゲート電極幅をＷT（μｍ）、基準コンデンサ誘電体膜の厚みをｔR（μｍ）、基準コンデンサ誘電体膜の比誘電率をεR、ゲート絶縁膜の厚みをｔox（μｍ）、ゲート絶縁膜の比誘電率をεoxとして信号増幅用ＭＩＳ型薄膜半導体装置の基準コンデンサ容量ＣRとトランジスタ容量ＣTとを
ＣR＝ε0・εR・ＳR／ｔR＝ε0・εR・ＬR・ＷR／ｔR
ＣT＝ε0・εox・ＳT／ｔox＝ε0・εox・ＬT・ＷT／ｔox
と定義する（ε0は真空の誘電率）。図４（Ａ）に示す基準コンデンサと信号増幅素子とが一体形成される場合には、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極と半導体膜ドレイン領域との重なり部のゲート電極長をＬ1（μｍ）、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極と半導体膜チャンネル形成領域との重なり部のゲート電極長をＬ2（μｍ）、ゲート電極幅をＷ（μｍ）、ゲート絶縁膜の厚みをｔox（μｍ）、ゲート絶縁膜の比誘電率をεoxとして、基準コンデンサ容量ＣRと信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣTを
ＣR＝ε0・εR・ＳR／ｔR＝ε0・εox・Ｌ1・Ｗ／ｔox
ＣT＝ε0・εox・ＳT／ｔox＝ε0・εox・Ｌ2・Ｗ／ｔox
と定義する（ε0は真空の誘電率）。更に、容量検出電極の面積をＳD（μｍ2）、容量検出誘電体膜の厚みをｔD（μｍ）、容量検出誘電体膜の比誘電率をεDとして信号検出素子の素子容量ＣDを
ＣD＝ε0・εD・ＳD／ｔD
と定義する（ε0は真空の誘電率）。対象物表面が素子容量ＣDの接地電極となり、容量検出電極が容量検出誘電体膜を挟んで他方の電極に相当する。容量検出電極は信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極と基準コンデンサ第二電極とに接続されて居るので、素子容量ＣDを持つコンデンサとトランジスタ容量ＣTを持つコンデンサとが直列に接続され、同時に素子容量ＣDを持つコンデンサと基準コンデンサ容量ＣRを持つコンデンサとが直列に接続される事に成る。此等二つの直列コンデンサに電圧Ｖddが印可されるのである（図５Ａ）。印可電圧は静電容量に応じて分割されるから、この状態にて信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極に掛かる電圧ＶGTは
2004333476.tif 000003
【００２４】
となる。従って、素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きい時
2004333476.tif 000004
には、ゲート電圧は
2004333476.tif 000005
【００２５】
と近似され、ゲート電極には殆ど電圧が掛からない。その結果、信号増幅用ＭＩＳ型薄膜半導体装置はオフ状態となり、電流Ｉは窮めて小さくなる。結局、指紋の山に相当する対象物の凸部が静電容量検出装置に接した時に信号増幅素子が殆ど電流を流さない為には、静電容量検出素子を構成するゲート電極面積やゲート電極長、ゲート電極幅、ゲート絶縁膜材質、ゲート絶縁膜厚、基準コンデンサ電極面積や基準コンデンサ電極長、基準コンデンサ電極幅、基準コンデンサ誘電体膜材質、基準コンデンサ誘電体膜厚、容量検出電極面積、容量検出誘電体膜材質、容量検出誘電体膜厚などを素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きくなる様に設定せねばならない訳で有る。一般に「十分に大きい」とは１０倍程度の相違を意味する。換言すれば素子容量ＣDは基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTと
ＣD＞１０×(ＣR+ＣT)
との関係を満たせば良い。この場合、ＶGT/Ｖddは０．１程度以下となり薄膜半導体装置はオン状態には成り得ない。対象物の凸部を確実に検出するには、対象物の凸部が静電容量検出装置に接した時に、信号増幅用ＭＩＳ型薄膜半導体装置がオフ状態に成る事が重要である。従って電源電圧Ｖddに正電源を用いる場合には信号増幅用ＭＩＳ型薄膜半導体装置として、ゲート電圧がゼロ近傍でドレイン電流が流れないエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いるのが好ましい。より理想的には、伝達特性に於けるドレイン電流が最小値となるゲート電圧（最小ゲート電圧）をＶminとして、この最小ゲート電圧が
０＜０．１×Ｖdd＜Ｖmin
2004333476.tif 000006
【００２６】
との関係を満たす様な信号増幅用Ｎ型ＭＩＳ薄膜半導体装置を使用する。反対に電源電圧Ｖddに負電源を用いる場合には信号増幅用ＭＩＳ型薄膜半導体装置として、ゲート電圧がゼロ近傍でドレイン電流が流れないエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用いる。理想的には信号増幅用Ｐ型ＭＩＳ薄膜半導体装置の最小ゲート電圧Ｖminが
Ｖmin＜０．１×Ｖdd＜０
2004333476.tif 000007
【００２７】
との関係を満たす信号増幅用Ｐ型ＭＩＳ薄膜半導体装置を使用する事である。斯うする事に依り対象物の凸部を、電流値Ｉが非常に小さいとの形態にて確実に検出し得るので有る。
【００２８】
次に対象物が容量検出誘電体膜に接しずに対象物距離ｔAを以て容量検出誘電体膜から離れて居る状況を考える。即ち測定対処物の凹部が容量検出誘電体膜上に有り、更に対象物が電気的に接地されて居る状況で有る。具体的には静電容量検出装置を指紋センサとして用いた時に、静電容量検出装置表面に指紋の谷が来て居る状態の検出を想定する。先にも述べた様に、本発明の静電容量検出装置では容量検出誘電体膜が静電容量検出装置の最表面に位置するのが望ましい。この時の等価回路図を図５Ｂに示す。容量検出誘電体膜に対象物表面が接していないので、容量検出誘電体膜と対象物表面との間には空気を誘電体とした新たなコンデンサーが形成される。此を対象物容量ＣAと名付け、真空の誘電率ε0と空気の比誘電率εAと容量検出電極の面積ＳDとを用いて、
ＣA＝ε0・εA・ＳD／ｔA
と定義する。斯うして対象物が容量検出誘電体膜から離れた状態では、トランジスタ容量ＣTと基準コンデンサ容量ＣRとが並列接続し、これら（ＣR＋ＣT）と素子容量ＣDと対象物容量ＣAとを持つコンデンサーが直列に接続され、此等のコンデンサーに電圧Ｖddが印可される事になる（図５Ｂ）。印可電圧は静電容量に応じて此等のコンデンサー間で分割されるので、この状態にて信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極に掛かる電圧ＶGVは
2004333476.tif 000008
【００２９】
となる。一方、本発明では対象物が静電容量検出装置に接した時にドレイン電流が非常に小さくなる様に
2004333476.tif 000009
との条件を満たすべく静電容量検出素子を作成して在るので、ＶGVは更に
2004333476.tif 000010
【００３０】
と近似される。結局、基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTが対象物容量ＣAよりも十分に大きければ、
2004333476.tif 000011
ゲート電圧ＶGVは
2004333476.tif 000012
【００３１】
と、電源電圧Ｖddに略等しくする事が可能と化す。この結果、信号増幅用ＭＩＳ型薄膜半導体装置をオン状態と出来、電流Ｉは窮めて大きくなる。指紋の谷に相当する対象物の凹部が静電容量検出装置上に来た時に信号増幅素子が大電流を通す為には、信号増幅素子を構成するゲート電極面積やゲート電極長、ゲート電極幅、ゲート絶縁膜材質、ゲート絶縁膜厚、基準コンデンサ電極面積、基準コンデンサ電極長、基準コンデンサ電極幅、基準コンデンサ誘電体膜材質、基準コンデンサ誘電体膜厚、容量検出電極面積、容量検出誘電体膜材質、容量検出誘電体膜厚などを基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTが対象物容量ＣAよりも十分に大きくなる様に構成付ける必要がある。先に述べた如く、１０倍程度の相違が認められると一般に十分に大きいと言えるので、基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTと対象物容量ＣAとが
(ＣR+ＣT)＞１０×ＣA
との関係を満たせば良い。この場合、ＶGT/Ｖddは０．９１程度以上となり薄膜半導体装置は容易にオン状態と化す。対象物の凹部を確実に検出するには、対象物の凹部が静電容量検出装置に近づいた時に、信号増幅用ＭＩＳ型薄膜半導体装置がオン状態に成る事が重要である。電源電圧Ｖddに正電源を用いる場合には信号増幅用ＭＩＳ型薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いており、このトランジスタの閾値電圧ＶthがＶGVよりも小さいのが好ましい。
2004333476.tif 000013
2004333476.tif 000014
【００３２】
より理想的には、
０＜Ｖth＜０．９１×Ｖdd
との関係を満たす様な信号増幅用Ｎ型ＭＩＳ薄膜半導体装置を使用する。反対に電源電圧Ｖddに負電源を用いる場合には信号増幅用ＭＩＳ型薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用ており、理想的には信号増幅用Ｐ型ＭＩＳ薄膜半導体装置の閾値電圧ＶthがＶGVよりも大きいのが好ましい。より理想的には、
2004333476.tif 000015
2004333476.tif 000016
【００３３】
０．９１×Ｖdd＜Ｖth＜０
との関係を満たす信号増幅用Ｐ型ＭＩＳ薄膜半導体装置を使用する事である。斯うする事に依り対象物の凹部が、電流値Ｉが非常に大きいとの形態にて確実に検出されるに至る。
【００３４】
結局、指紋の山等に相当する対象物の凸部が静電容量検出装置に接した時に信号増幅素子が殆ど電流を通さず、同時に指紋の谷等に相当する対象物の凹部が静電容量検出装置に近づいた時に信号増幅素子が大きな電流を通して対象物の凹凸を正しく認識するには、静電容量検出素子にて容量検出誘電体膜が静電容量検出装置の最表面に位置するか、或いは容量検出誘電体膜上に静電容量検出素子毎に分離された導電膜を有し、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極面積ＳT（μｍ2）やゲート電極長ＬT（μｍ）、ゲート電極幅ＷT（μｍ）、ゲート絶縁膜の厚みｔox（μｍ）、ゲート絶縁膜の比誘電率εox、基準コンデンサ電極面積ＳR（μｍ2）、基準コンデンサ電極長ＬR（μｍ）、基準コンデンサ電極幅ＷR（μｍ）、基準コンデンサ誘電体膜の厚みｔR（μｍ）、基準コンデンサ誘電体膜の比誘電率εR、容量検出電極面積ＳD（μｍ2）、容量検出誘電体膜の厚みｔD（μｍ）、容量検出誘電体膜の比誘電率εD等を素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きくなる様に設定する必要があり、且つ対象物が容量検出誘電体膜に接しずに対象物距離ｔAを以て離れて居る際に基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTが対象物容量ＣAよりも十分に大きく成る様に静電容量検出装置を構成づけるのが理想的と言える。より具体的には素子容量ＣDと、基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTと、対象物容量ＣAとが
ＣD＞１０×(ＣR+ＣT)＞１００×ＣA
との関係を満たす様に静電容量検出装置を特徴付ける。又、電源電圧Ｖddに正電源を用いる場合には信号増幅用ＭＩＳ型薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いるのが好ましく、此のＮ型トランジスタの最小ゲート電圧Ｖminは
０＜０．１×Ｖdd＜Ｖmin
又は、
2004333476.tif 000017
【００３５】
との関係を満たし、更に閾値電圧ＶthがＶGVよりも小さく、具体的には
０＜Ｖth＜０．９１×Ｖdd
又は、
2004333476.tif 000018
【００３６】
との関係を満たしているエンハンスメント型Ｎ型トランジスタを用いるのが理想的である。
反対に電源電圧Ｖddに負電源を用いる場合には信号増幅用ＭＩＳ型薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用いるのが好ましく、此のＰ型トランジスタの最小ゲート電圧Ｖminは
Ｖmin＜０．１×Ｖdd＜０
又は、
2004333476.tif 000019
【００３７】
との関係を満たし、更に閾値電圧ＶthがＶGVよりも大きく、具体的には
０．９１×Ｖdd＜Ｖth＜０
又は、
2004333476.tif 000020
【００３８】
との関係を満たしているエンハンスメント型Ｐ型トランジスタを用いるのが理想的である。
【００３９】
次に本発明に依る静電容量検出装置の全体構成を、図６を用いて説明する。対象物の表面形状を読み取る静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本（Ｍは１以上の整数）の個別電源線と、Ｎ本（Ｎは１以上の整数）の個別出力線、及び個別電源線と個別出力線との交点に設けられた静電容量検出素子とを最小限の構成要素としている。静電容量検出素子は容量検出電極と容量検出誘電体膜と基準コンデンサと信号増幅素子とを含み、対象物との距離に応じて変化する静電容量を検出する。静電容量検出素子がＭ行Ｎ列の行列状に配置されているので、対象物の表面形状を読み取るには行と列とを其々順次走査してＭ×Ｎ個の静電容量検出素子を適当な順番に選択して行かねばならない。各静電容量検出素子から如何なる順序にて検出された信号を読み出すかを定めるのが出力信号選択回路である。出力信号選択回路は少なくとも共通出力線と出力信号用パスゲートとを含んで居り、Ｎ本の個別出力線の何れから出力信号を取り出すかを選択する。出力信号選択回路の動作はＸ側クロック生成器より供給されるクロック信号に従う。クロック生成器の回路図は図７に示されて居る。出力信号選択回路が出力信号取り出しの選択を為すには、出力信号選択回路がシフトレジスタとＮＡＮＤゲート、バッファーを含むのが好ましい（図９）。シフトレジスタは、クロックド・インバータとインバータからなるフリップフロップとクロックド・インバータとの直列接続を基本段とし、この基本段を複数直列に繋げて構成される。隣り合う基本段からの出力はＮＡＮＤゲートの入力となり、ＮＡＮＤゲート出力をバッファーにて反転増幅して出力選択信号とする。出力選択信号は出力選択用出力線に出力され、出力信号用パスゲートの動作を制御する（図１０）。
【００４０】
静電容量検出素子内の信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から構成される。出力信号用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る出力信号パスゲート用ＭＩＳ型薄膜半導体装置から成る。本願発明では信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は個別出力線に接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は個別電源線と基準コンデンサ第一電極に接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は容量検出電極と基準コンデンサ第二電極に接続される。（図１０ではＭＩＳ型薄膜半導体装置のソース領域をＳ、ドレイン領域をＤ、ゲート電極をＧにて表示して居る。）斯うして個別電源線と個別出力線とは、容量検出電極にて検出された電荷Ｑに感応するチャンネル形成領域を介在してお互いに接続される。
【００４１】
本願発明では出力信号パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は共通出力線に接続され、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は個別出力線に接続され、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極はＮ本の個別出力線の内からどの個別出力線を選択するかと云った信号を供給する出力選択用出力線に接続されて居る（図１０）。前述の如く出力選択用出力線は、一例として出力信号用シフトレジスタの各出力段（隣り合う基本段からの出力を受けたＮＡＮＤゲートの反転増幅出力）となし得るし（図１０の場合）、或いは出力信号用シフトレジスタに代わる出力信号用デコーダーの各出力段ともなし得る。出力信号用シフトレジスタはＮ個の出力段に転送されて来た選択信号を順次供給して行く。又、出力信号用デコーダーはデコーダーへの入力信号に応じてＮ個の出力段から特定の出力段を選定する。斯うしてＮ個の出力信号用パスゲートには順次適時選択信号が入力され、結果としてＮ本の個別出力線が共通出力線と順次電気的な導通が取られて行く。
【００４２】
電源選択回路はＭ本の個別電源線から特定の一本の個別電源線を選択して、その個別電源線に電源を供給する。電願供給の有無が個別電源線に対する選択の可否に対応する（図６）。電源選択回路はＹ側クロック生成器より供給されるクロック信号に従う。クロック生成器の回路図は図７に示されて居る。電源選択回路が特定の個別電源線を選択する為には、電源選択回路がシフトレジスタとＮＡＮＤゲート、インバータを含むのが好ましい（図８）。シフトレジスタは、クロックド・インバータとインバータからなるフリップフロップとクロックド・インバータとの直列接続を基本段とし、この基本段を複数直列に繋げて構成される。隣り合う基本段からの出力はＮＡＮＤゲートの入力となり、ＮＡＮＤゲート出力をインバータにて反転増幅して電源選択信号とする。電源選択信号は各個別電源線に出力される。斯うする事で個別電源線が選択された際には、その個別電源線は電源Ｖddに導通する。反対に選択されてない個別電源線は接地電位（Ｖss）となる。電源選択回路はシフトレジスタの各出力段（隣り合う基本段からの出力を受けたＮＡＮＤゲートの反転増幅出力）となし得るし、或いは図８に示すシフトレジスタに代わる電源選択用デコーダーの各出力段ともなし得る。電源選択用シフトレジスタはＭ個の出力段に転送されて来た選択信号を順次供給して行く。又、電源選択用デコーダーはデコーダーへの入力信号に応じてＭ個の出力段から特定の出力段を選定する。斯うしてＭ個の個別電源線は順次或いは適時に電源（Ｖｄｄ）との導通が取られて行く。
【００４３】
斯うした構成にて静電容量検出装置が機能する為には、個別出力線と共通出力線とが第一配線にて配線され、個別電源線と出力選択用出力線とが第二配線にて配線され、容量検出電極が第三配線にて配線され、此等第一配線と第二配線と第三配線とは絶縁膜を介して電気的に分離される必要が有る。斯うした構成を成す事で余分な配線を除去し、以て各配線間に生ずる寄生容量を最小化せしめ、故に微少な静電容量を高感度にて検出せしめる訳である。
【００４４】
斯様な静電容量検出素子は前述のＳＵＦＴＬＡ技術を用いて、プラスティック基板上に形成され得る。単結晶硅素技術に基づく指紋センサはプラスティック上では直ぐに割れて仕舞ったり、或いは十分な大きさを有さぬが為に実用性に乏しい。これに対して本願発明に依るプラスティック基板上の静電容量検出素子は、プラスティック基板上で指を被うに十分な大きさの面積としても、静電容量検出素子が割れる心配もなく、プラスティック基板上での指紋センサとして利用し得る。具体的には本願発明により個人認証機能を兼ね備えたスマートカードが実現される。個人認証機能を備えたスマートカードはキャッシュカード(bankcard)やクレジットカード(credit card)、身分証明(Identity card)等で使用され、此等のセキュリティーレベルを著しく高めた上で尚、個人指紋情報をカード外に流出させずに保護するとの優れた機能を有する。
【実施例１】
【００４５】
ガラス基板上に薄膜半導体装置からなる静電容量検出装置を製造した上で、此の静電容量検出装置をＳＵＦＴＬＡ技術を用いてプラスティック基板上に転写し、プラスティック基板上に静電容量検出装置を作成した。静電容量検出装置は３００行３００列の行列状に並んだ静電容量検出素子から構成される。行列部の大きさは２０．３２ｍｍ角の正方形である。
【００４６】
基板は厚み４００μｍのポリエーテルスルフォン（ＰＥＳ）である。信号増幅用ＭＩＳ型薄膜半導体装置も出力信号パスゲート用ＭＩＳ型薄膜半導体装置も、出力信号用選択回路を構成するＭＩＳ型薄膜半導体装置も、電源選択回路を構成するＭＩＳ型薄膜半導体装置も、総て薄膜トランジスタにて作られている。信号増幅用ＭＩＳ型薄膜半導体装置を除くと此等の薄膜トランジスタ総ては同じ断面構造を有し、ＮＭＯＳは所謂ライトリードープドドレイン（ＬＤＤ）構造薄膜トランジスタからなり、ＰＭＯＳはセルフアライン構造の薄膜トランジスタである。信号増幅用ＭＩＳ型薄膜半導体装置を為す薄膜トランジスタは図４に示すトップゲート型で、ソース電極側がセルフアライン構造（ゲート電極端とソース領域端とが略一致）、ドレイン電極側がノンセルフアライン構造（ゲート電極とドレイン領域とが重なり部を有する）となっている。ドレイン電極側がノンセルフアライン構造となっているので、この部位が基準コンデンサとなる。即ち信号増幅素子と基準コンデンサとが一体形成されている。薄膜半導体装置は工程最高温度４２５℃の低温工程にて作成される。半導体膜はレーザー結晶化にて得られた多結晶硅素薄膜でその厚みは５９ｎｍである。又、ゲート絶縁膜は化学気相堆積法（ＣＶＤ法）にて形成された４５ｎｍ厚の酸化硅素膜で、ゲート電極は厚み４００ｎｍのタンタル薄膜から成る。ゲート絶縁膜を成す酸化硅素膜の比誘電率はＣＶ測定により略３．９と求められた。第一層間絶縁膜と第二層間絶縁膜は原料物質としてテトラエチルオーソシリケート（ＴＥＯＳ：Ｓｉ（ＯＣＨ2ＣＨ3）4）と酸素とを用いてＣＶＤ法にて形成した酸化硅素膜である。第一層間絶縁膜はゲート電極（本実施例では４００ｎｍ）よりも２０％程度以上厚く、第二層間絶縁膜よりも薄いのが望ましい。斯うするとゲート電極を確実に覆って、ゲート電極と第一配線乃至は第二配線との短絡を防止し、同時に第二層間絶縁膜を厚くし得るからである。本実施例では第一層間絶縁膜を５００ｎｍとした。第三層間絶縁膜は第二配線と容量検出電極とを分離し短絡を防止して居る。第一配線と容量検出電極とは第二層間絶縁膜と第三層間絶縁膜とによって分離されている。従って第一配線と容量検出電極との間に生ずる寄生容量を最小とし、好感度の静電容量検出装置を実現するには第二層間絶縁膜の誘電率と第三層間絶縁膜の誘電率とは出来る限り小さく、その厚みは出来る限り厚い方が好ましい。而るにＣＶＤ法にて積層された酸化硅素膜の総厚みが２μｍ程度を越えると酸化膜に亀裂が生ずる場合があり、歩留まりの低下をもたらす。従って第一層間絶縁膜と第二層間絶縁膜と第三層間絶縁膜との和は２μｍ程度以下とする。斯うする事で静電容量検出装置の生産性が向上する。先にも述べた様に第二層間絶縁膜と第三層間絶縁膜とは厚い方が好ましいので、第一層間絶縁膜よりも厚くする。第一層間絶縁膜はゲート電極よりも２０％程度以上厚く、第二層間絶縁膜と第三層間絶縁膜とは第一層間絶縁膜よりも厚く、第一層間絶縁膜と第二層間絶縁膜と第三層間絶縁膜との和は２μｍ程度以下が理想的と言える。本実施例では第二層間絶縁膜の厚みを１μｍとした。第一配線と第二配線は何れも５００ｎｍ厚のアルミニウムより成り��配線幅は５μｍである。第一配線に依り共通出力線と個別出力線が形成され、第二配線にて個別電源線と出力選択用出力線、及び容量検出電極が形成された。個別電源線と容量検出電極との間隔は５μｍで、個別出力線と容量検出電極との間隔も矢張り５μｍである。本実施例では静電容量検出装置を成す行列のピッチを６６．７μｍとし、解像度を３８１ｄｐｉ（dots per inch）としている。従って容量検出電極は５５．０μｍ×５５．０μｍの大きさとなる。容量検出誘電体膜は厚み３５０ｎｍの窒化硅素膜にて形成された。ＣＶ測定からこの窒化硅素膜の比誘電率は略７．５であったから、素子容量ＣDは凡そ５７４ｆＦ（フェムトファラッド）となる。本実施例の静電容量検出装置を指紋センサと想定すると、指紋の凹凸は５０μｍ程度なので、静電容量検出装置表面に指紋の谷が来た時の対象物容量ＣAは０．５４ｆＦと計算される。一方、信号増幅用ＭＩＳ薄膜半導体装置のゲート電極長Ｌは７μｍとした。この内基準コンデンサ部（Ｌ1）が４．５μｍでトランジスタ部（チャンネル形成領域長Ｌ２）が２．５μｍであった。ゲート電極幅Ｗは１０μｍであったから、トランジスタ容量ＣTと基準コンデンサ容量ＣRとの和は凡そ５３．７ｆＦとなる。斯うして本実施例に示す静電容量検出素子は
ＣD＞１０×(ＣR+ＣT)＞１００×ＣA
との関係を満たす。斯くして電源電圧Ｖddを３．３Ｖとすると、指紋の山が静電容量検出装置表面に接した時に信号増幅用ＭＩＳ薄膜半導体装置のゲート電極に印可される電圧ＶGTは０．１６Ｖとなり、指紋の谷が来た時に此のゲート電極に印可される電圧ＶGVは３．２２Ｖとなる。
【００４７】
図１１には本実施例にて用いたＭＩＳ型薄膜半導体装置の伝達特性を示す。出力信号用シフトレジスタはＣＭＯＳ構成とされ、信号増幅用ＭＩＳ型薄膜半導体装置と出力信号パスゲート用ＭＩＳ型薄膜半導体装置はＮＭＯＳトランジスタにて形成された。信号増幅用Ｎ型ＭＩＳ薄膜半導体装置の最小ゲート電圧Ｖminは０．１Ｖで有り、
０＜０．１×Ｖdd＜Ｖmin
との関係を満たさなかったが、ＶGT＝０．１６はドレイン電流を１ｐＡ（１０-12Ａ）以下の小さな値とし、指紋の山の検出を容易とした。一方、閾値電圧Ｖthは１．４７Ｖで、
０＜Ｖth＜０．９１×Ｖdd＝３．００Ｖ
との関係を満たして居る。この結果、指紋の山が静電容量検出装置表面に接した時に信号増幅素子から出力される電流値は５．６×１０-13Ａと窮めて微弱となる。反対に指紋の谷が来た時には信号増幅素子から２．４×１０-5Ａと大きな電流が出力され、指紋等の凹凸情報を精度良く検出するに至った。
【図面の簡単な説明】
【００４８】
【図１】従来技術に於ける動作原理を説明した図。
【図２】本願発明に於ける動作原理を説明した図。
【図３】本願発明に於ける動作原理を説明した図。
【図４Ａ】本願発明の素子構造を説明した図。
【図４Ｂ】本願発明の素子構造を説明した図。
【図５】本願発明の原理を説明した図。
【図６】本願発明全体構成を説明した図。
【図７】本願発明のクロック生成器回路構成を説明した図。
【図８】本願発明の電源選択回路構成を説明した図。
【図９】本願発明の出力信号選択回路構成を説明した図。
【図１０】本願発明の情報採取部回路構成を説明した図。
【図１１】本実施例にて用いた薄膜半導体装置の伝達特性図。
【図１】
2004333476.tif 000021
【図２】
2004333476.tif 000022
【図３】
2004333476.tif 000023
【図４Ａ】
2004333476.tif 000024
【図４Ｂ】
2004333476.tif 000025
【図５】
2004333476.tif 000026
【図６】
2004333476.tif 000027
【図７】
2004333476.tif 000028
【図８】
2004333476.tif 000029
【図９】
2004333476.tif 000030
【図１０】
2004333476.tif 000031
【図１１】
2004333476.tif 000032