(57)【要約】【課題】欠陥の多いＳｉＣウェーハなどを用いた電力用半導体装置の歩留り向上を図ることを特徴とする半導体装置である。【解決手段】複数の半導体素子のユニットと、該ユニットを外部と電気的に接続するための電極層５からなる半導体装置の製造方法であり、複数の半導体素子のユニットを形成後、不良品ユニットの電極層４２上に絶縁物７を塗布し、不良品ユニットを外部と電気的に接続するための第１の電極層５を電気的に絶縁する。不良の原因である欠陥が多くても高歩留りが得られる。【選択図】　図１
2004111759.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体素子のユニットと、該ユニットを外部と電気的に接続するための電極層からなる半導体装置において、前記複数の半導体素子のユニットを形成後、不良品ユニット上に絶縁物を塗布し、該不良品ユニットと前記外部と電気的に接続するための電極層とを電気的に絶縁する半導体装置の製造方法。
【請求項２】
前記半導体素子は炭化珪素によるショットキーダイオードであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体素子は炭化珪素によるｐｎ接合ダイオードであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記絶縁物はＳＯＧまたは耐熱性樹脂であることを特徴とする請求項１乃至請求項３いずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力用半導体装置の構造と製造方法に関し、高歩留りを得るに適する。
【０００２】
【従来の技術】
半導体基板に欠陥があるとこのような所を用いた電力用半導体装置は耐圧低下や逆方向漏れ電流の増大を招く。特に、炭化珪素（以下ＳｉＣと記す）の基板を用いるとマイクロパイプに代表される欠陥が多い。ＳｉＣのマイクロパイプと呼ばれる耐圧に強く影響する欠陥は１０〜２０個／ｃｍ２　存在する。電力用半導体装置を作製するためにはチップサイズを大きくする必要があるため、これらの欠陥により、歩留りが非常に悪くなる。
【０００３】
以下ＳｉＣの電力用半導体装置を例にとって述べる。図８は従来の半導体装置の第１の例を説明する図である。プレーナ型のＳｉＣショットキーダイオードの例である。
【０００４】
ｎ＋型ＳｉＣ層１上にｎ型ＳｉＣエピタキシャル層２を堆積したＳｉＣ基板表面に、二酸化珪素からなる絶縁膜３を堆積し、この絶縁膜３を窓開けし、ＳｉＣエピタキシャル層２を露出させ、その表面にＡｌ−Ｎｉ合金をスパッタ法などによって堆積し、９００℃から１２００℃の熱処理を施しショットキー電極層５を形成する。ｎ＋型ＳｉＣ層裏面にはＮｉ膜を真空蒸着法により堆積し、６００℃から１２００℃の熱処理を施しオーミック電極層である第２の電極層８を形成する。本例では、絶縁膜３上にショットキー電極層４がオーバレイになる電極終端構造の例を示した。
【０００５】
順方向電流密度を２００Ａ／ｃｍ２の設計基準とし、１００Ａ級のＳｉＣショットキーダイオードを作製する場合について考えてみる。ＳｉＣ基板には１ｃｍ角当たり１０〜２０個のマイクロパイプがあり、マイクロパイプを含む素子は耐圧不良となってしまう。
【０００６】
この設計基準で図８の素子を作る場合、約７ｍｍ角のショットキー接合面積が必要になる。この面積内には平均５〜１０個　のマイクロパイプの欠陥があることになり、ほぼすべてのチップの逆特性は耐圧不良であり、ほとんど歩留りが出ない。
【０００７】
マイクロパイプの少ないＳｉＣ基板を得ることは困難である。したがって、歩留りよくＳｉＣショットキーダイオードを製造するためには、ある程度小面積のＳｉＣショットキーダイオードとせざるを得ない。従来の例において接合面積１ｍｍ角の２Ａ用のものであれば歩留り８０％以上が得られる。
【０００８】
１００Ａ用の用途にはこの２Ａ用の素子を並列接続して使うことも考えららる。しかし、５０個の個別素子を並列接続すると電流のバランスが問題となり、配線が長くなるためこのインダクタンスにより高速動作が制限され、多数の素子を取り付けるため組立工数が多くなり実用的ではない。
【０００９】
また、マルチチップモジュールとして２Ａ用のチップを５０個基板上に半田付けし、アノード側をワイヤーボンディングすることも考えられる。この方式においては各チップ間を若干離して配列したとしても、物理的にボンディングできる空間が取れない。またインダクタンスの問題は解決しなく、組立て工数もそれほど低減しない。
【００１０】
電力用半導体装置のチップ内を複数個のユニットにわけ、不良品ユニットが存在した場合に、不良品ユニットを切り離してしまうことが考えられる。
【００１１】
シリコンを利用した圧接型の大電力サイリスタでは、不良品ユニットの上部を削り取り、圧接部分に接続しないようにしている。
シリコンを利用した大電力用ＭＯＳＦＥＴ、ＩＧＢＴはソースあるいはエミッタ側のワイヤボンディングをしない方式を取っている。
【００１２】
シリコンの素子の場合は単位面積当たりの欠陥があまり多くないため、またユニット数がそれほど多くないことからこのようなこのような方式が取れる。しかしながら、ＳｉＣはマイクロパイプなど耐圧不良に直接結びつく欠陥が多く、大量の不良品ユニットが存在するため、大量処理のできるウェーハプロセス段階で、チップ内の複数個のユニットを選別し、不良品ユニットが存在した場合に、不良品ユニットを切り離してしまうことが必要となる。
【００１３】
このように不良品ユニットを切り離してしまうＳｉＣショットキーダイオードの製法が特開平２００２−１７０７８４号公報に示されている。図９はこの従来の半導体装置の第２の例を説明する図である。
【００１４】
ｎ＋型ＳｉＣ層１上にｎ型ＳｉＣエピタキシャル層２を堆積したＳｉＣ基板表面に、ショットキー電極４１、４２、４３が形成されており、ショットキー電極４１、４３で形成される良品のショットキーユニットは外部と電気的に接合するための第１の電極層５と接合しているが、特性不良品であるショットキー電極４２で形成される不良品ユニットは絶縁膜３によって電気的に絶縁されている。
【００１５】
以下従来の半導体装置の第２の例の製造方法について説明する。図１０から図１５は従来の半導体装置の第２の例の製造工程を説明する図である。
まず最初にｎ＋型ＳｉＣ層１上にｎ型ＳｉＣエピタキシャル層２を堆積したＳｉＣ基板を用意し、ｎ＋型ＳｉＣ層１の表面にオーミック電極層として第２の電極層８を蒸着法により堆積する。
次に、ｎ型ＳｉＣエピタキシャル層２の表面にスパッタ法によりショットキー障壁形成用の金属層を堆積する。この金属層を、写真、エッチングプロセスを用いて加工し、各ショットキー電極層のユニットに対応するショットキー電極層４１、４２、４３を形成する。（図１０）。
【００１６】
各ショットキー電極層のユニット４１、４２、４３の逆特性などを検査し、不良の位置を記憶する。本説明では、ショットキー電極層４２の下のｎ型ＳｉＣエピタキシャル層２の表面にマイクロパイプが存在しショットキー電極層４２のユニットが特性不良を示すと仮定する。電子ビームを照射して欠陥の位置を確認したり、Ｘ線観察により欠陥の位置を確認する検査の代替手段もある。
【００１７】
次に、ショットキー電極層４１、４２、４３の表面と、これに覆われていないｎ型ＳｉＣエピタキシャル層２の表面に化学蒸着法により酸化珪素による絶縁膜３を形成する（図１１）。
【００１８】
次に絶縁膜３上にレジスト膜を形成し、第１のマスク１１で露光し、各ショットキー電極層４１、４２、４３の中央部の窓明け部に光があたらないようにする。光があたらないところのレジストが有機溶剤の処理により溶解し、絶縁膜３のエッチングを可能とし、窓明けができる（図１２）。
【００１９】
ところで、ショットキー電極層４２に対応するユニットは不良品であるため、この部分の絶縁膜３はエッチングせずに残して、外部と電気的に接続するための第１の電極層５と接続させたくない。このためには、不良品ユニット部の窓明け部を露光し、レジストを溶解させないようにし、レジストを残せばよい。１ユニットを露光できる第２のマスク１２を用い、不良品ユニットの窓明け部に相当する所を露光してしまえばよい（図１３）。既に不良品ユニットの位置はデータとして記憶されているため、特殊な第２のマスク１２を用いてステッパーにより写真工程を行えば可能な工程である。
【００２０】
レシストを有機溶剤で処理すると、光のあたった所は溶解しないため、不良品ユニットのショットキー電極層４２上はレシストが残り、この部分の絶縁物はその後のエッチング処理によっても残り、良品ユニットのショットキー電極層４１、４３に対応するユニットの窓明け部分だけの絶縁膜３がエッチング除去される（図１４）。
【００２１】
次にショットキー電極層側の表面に蒸着法により金属層を堆積し、外部と電気的に接続するための電極、第１の電極層５を作製する（図１５）。不良品ユニットのショットキー電極層４２上には絶縁膜３が残っているため、第１の電極層５は良品のユニットだけに接続し、不良品ユニットには接続しない。このため、結晶欠陥などによる不良品があってもこの部分を排除し、大面積を用いる電力用半導体素子であっても高歩留りが得られる。
【００２２】
しかし、不良品ユニットはウェーハ中かなりの数になるため、この方法では露光回数が非常に多くなり、大変な工数がかかる。
【００２３】
以上述べたように、特性不良品である不良品ユニットのショットキー電極４２で形成されるユニットを外部と電気的に接合するための電極、第１の電極層５と電気的に絶縁して、欠陥の多いＳｉＣ電力用半導体素子の歩留りを上げることは可能である。しかし、良品と第１の電極層５を接続する方法にワイヤーボンディング方法を用いようとしても、良品のユニットをボンディングする回数が多くなり、ボンディングするためのスペースもないため実用的でない。上記従来の半導体装置の第２の例のように写真工程を工夫して特性不良品ユニット上に絶縁膜を残す方法でも、ウェーハ上の不良品の数だけ写真回数が増加し、実用的でないという問題点がある。
【００２４】
【発明が解決しようとする課題】
本発明は上記問題を解決しようとするものであり、簡易な方法で、不良品上に絶縁物を塗布し、ＳｉＣ電力用半導体の歩留りを向上させる方法を提供する。
【００２５】
【課題を解決するための手段】
複数のショットキー電極層を形成し、この電極層上の絶縁膜の窓明けを全てのショットキー電極層上に対して行ってから、特性選別をすると同時に選別装置に付属させた注入装置等で不良品上に絶縁物を塗布する。
【００２６】
上記問題を解決するため、請求項１記載の発明は、複数の半導体素子のユニットと、該ユニットを外部と電気的に接続するための電極層からなる半導体装置において、前記複数の半導体素子のユニットを形成後、不良品ユニット上に絶縁物を塗布し、該不良品ユニットと前記外部と電気的に接続するための電極層を電気的に絶縁する半導体装置の製造方法である。
請求項２記載の発明は前記半導体素子は炭化珪素によるショットキーダイオードであることを特徴とする請求項１記載の半導体装置の製造方法である。
請求項３記載の発明は前記半導体素子は炭化珪素によるｐｎ接合ダイオードであることを特徴とする請求項１記載の半導体装置の製造方法である。
請求項４記載の発明は前記絶縁物はＳＯＧまたは耐熱性樹脂であることを特徴とする請求項１ないし３いずれか１項記載の半導体装置の製造方法である。
【００２７】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
図１は本発明の第１の実施例の構造を説明するための図である。第１の実施例はショットキーダイオードに関するものである。
【００２８】
ｎ＋型ＳｉＣ層１上にｎ型ＳｉＣエピタキシャル層２を堆積したＳｉＣ基板表面に、ショットキー電極層４１、４２、４３が形成されており、良品ユニットのショットキー電極層４１、４３は外部と電気的に接続するための第１の電極層５と接合しているが、不良品ユニットのショットキー電極層４２は絶縁膜７によって電気的に絶縁されている。
【００２９】
順方向電流密度を２００Ａ／ｃｍ２の設計基準とし、１００Ａ級のＳｉＣショットキーダイオードを作製する場合についてユニットサイズとチップサイズを示す。ユニットサイズは１．２ｍｍ角とする。有効ショットキー電極層サイズは１．０ｍｍ角で、２Ａの電流容量に相当する。１０ｍｍ角のチップサイズの中に１．２ｍｍ角のユニットを８行×８列（合計６４ユニット）を配置する。ＳｉＣ半導体基板には１．０ｃｍ角当たり平均１０〜２０個　のマイクロパイプの欠陥があるが１．２ｍｍ角の各ユニットの歩留りは約８０％確保できる。
【００３０】
１０ｍｍ角のチップ中に約５１個の良品ユニットが残され、不良品ユニットである１３個のユニットを外部と電気的に接続するための第１の電極層５と絶縁させ、良品ユニット５１個だけを外部と電気的に接続するための第１の電極層５と接続させることで、１００Ａの電流容量を持つＳｉＣの大電力用のショットキーダイオードを得る。
【００３１】
以下本発明の第１の実施例の製造方法について説明する。図２から図６は本発明の半導体装置の第１の実施例の製造工程を説明する図である。
【００３２】
最初に、ｎ＋型ＳｉＣ層１上にｎ型ＳｉＣエピタキシャル層２を堆積したＳｉＣ基板を用意し、ｎ＋型ＳｉＣ層１の表面にオーミック電極を形成するためにＮｉを蒸着法により堆積し、６００〜１２００℃の適切な温度による熱処理により、オーミック性を確保できる第２の電極層８を形成する。
【００３３】
この後、ｎ型ＳｉＣエピタキシャル層２の表面に、スパッタ法により、ショットキー障壁形成用のＴｉ−Ａｌの金属層を堆積する。この金属層を、写真、エッチングプロセスを用いて加工し、各ショットキー電極層のユニットに対応するショットキー電極層４１、４２、４３とする。
（図２）。
【００３４】
次に、ショットキー電極層４１、４２、４３の表面と、これに覆われていないｎ型ＳｉＣエピタキシャル層２の表面に、化学蒸着法により、酸化珪素による絶縁膜３を形成する。さらに、この酸化膜３上に、レジスト膜１０を塗布する。（図３）。
【００３５】
写真処理により、このレジスト膜を窓明け用のパターンに形成し、窓明け部に相当する酸化膜３を弗酸系のエッチング液にて溶解除去し、ショットキー電極層４に達する絶縁膜３の窓明けを行う。不良品ユニットのショットキー電極層４２も良品ユニットのショットキー電極層４１、４３と区別せず窓明けするのが本発明の特徴である（図４）。
【００３６】
本チップが含まれるＳｉＣ半導体ウェーハをプローバによる選別工程にかける。各ショットキー電極層４と第２の電極層８の間に電圧をかけ、逆耐圧、逆電流などの電気的特性を選別する。
不良品ユニットのショットキー電極層４２を検出したら、選別装置のプローブ付近に設けた注入装置により、不良品ユニットのショットキー電極層４２の窓明け部分に有機溶剤に溶けたガラス溶液を注入する（図５）。窓明け部分は絶縁膜３の壁に取り囲まれているため、有機溶剤に溶けたガラス溶液は適切な量注入することにより、他の良品部まではみ出すことなく注入できる。
なお、ガラス溶液の注入による絶縁物７は不良品のみならず、所定の電気特性を満足させるために良品ユニット上にも塗布させることもできる。
【００３７】
次に有機溶剤に溶けたガラス溶液の有機溶剤を蒸発させ、酸化珪素による絶縁物７を不良品ユニットのショットキー電極層４２に密着させるために、３００〜４００℃の熱処理を行う。有機溶剤に溶けたガラス溶液を注入する工程は、プローバによる選別工程の中で行うため、作業時間の追加もないし、特別に不良品ユニットの位置に対する記憶装置も必要としない。
【００３８】
上述の有機溶剤に溶けたガラス溶液をウェーハ上に塗布し加熱処理して形成された酸化珪素膜をＳＯＧという。このガラスは酸化珪素の他、酸化珪素、酸化アルミ、酸化鉛の混合物などの低融点ガラスであってもよい。
【００３９】
次にショットキー電極層４側の表面全体にＡｌを蒸着法により堆積し、外部と電気的に接続するための電極、第１の電極層５を作成する（図６）。不良品ユニットのショットキー電極層４２上には絶縁膜７があるため、第１の電極層５は良品のユニットに接続し、不良品ユニットには接続しない。このため、結晶欠陥などによる不良品があってもこれを排除し大面積を用いる電力用半導体素子であっても高歩留りが得られる。
【００４０】
次に本発明の第２の実施例について説明する。図７は本発明の第２の実施例の構造を説明するための図である。第２の実施例はｐｎ接合ダイオードに関するものである。
【００４１】
ｎ＋型ＳｉＣ層１上にｎ型ＳｉＣエピタキシャル層２を堆積したＳｉＣ基板表面に、ｐｎ接合ダイオードのユニットに対応するようｐ型ＳｉＣ領域９をＡｌのイオン注入により形成する。このｐ型ＳｉＣ領域９の表面にオーミック特性を示す第３の電極６が形成される。符号６１、６３は良品ユニットのｐｎダイオードの第３の電極層であり、符号６２は不良品ユニットのｐｎダイオードの第３の電極層６である。
【００４２】
不良品ユニットのｐｎダイオードの第３の電極層６２の上には絶縁物７が形成されており、外部と電気的に接合するための第２の電極層８とは電気的に絶縁されている。
【００４３】
第２の実施例は第１の実施例に対してｐ型ＳｉＣ領域９が形成されている他は同じ構造となる。第３の電極層６は第１の実施例と同じＡｌ−Ｔｉ層によって作られるが、ｐ型ＳｉＣ領域に十分なオーミック特性を得るために、９００〜１２００℃の熱処理を加える。ユニットのサイズ、チップのサイズ、ユニットの配置なども第１の実施例と同じである。
【００４４】
その他サイリスタ、ＭＯＳＦＥＴやＩＧＢＴも本発明が適用できる。サイリスタの場合につき図７を参照して説明する。サイリスタのユニットがｐ型ＳｉＣ領域部に配置される構造になるが、第３の電極層６にはカソードに対応する電極とゲートに対応する電極の２種類が存在する。サイリスタの場合、不良品ユニットのカソードに対応する電極とゲートに対応する電極の双方を絶縁物７で電気的に絶縁するのが望ましい。
【００４５】
ＭＯＳＦＥＴ、ＩＧＢＴの場合は、各ユニットのｐ型ＳｉＣ領域９の部分に微細な多数のセル存在することになる。この場合も不良品ユニットのソース部に対応する第３の電極、ゲート部に対応する第３の電極双方とも電気的に絶縁するのが望ましい。そのたＭＯＳ型サイリスタ、バイポーラトランジスタであっても本発明の製造方法を用いる限り、本発明の範囲に入る。
【００４６】
本発明の実施例において、ＳｉＣの例を述べたが、Ｓｉ、ＧｅやＧａＡｓであってもよい。不良品は、最終的に良品とならないものを選別することであって、本実施例に示した耐圧や、逆電流の他、順電圧や、逆回復時間、サージ耐量などであってもよく、またこれらの組み合わせであってもよい。さらに、選別装置において外観検査による不良品であってもかまわない。
【００４７】
逆電流などの選別基準は半導体装置の選別基準より有効面積比例で決められることが多い。良品ユニット全体の合計された値が、半導体装置としての選別基準に入ればよいので、ユニットの選別基準を有効面積比例より緩和することもできる。順電圧にも同様なことがいえる。
【００４８】
絶縁物７を形成するための注入材として有機溶剤に溶けたガラス溶液を使用したが、有機溶剤に溶けたポリイミド系樹脂など絶縁物を形成できるものであればよい。
【００４９】
電極層は、ショットキーバリア形成のためにＡｌ−Ｔｉを用いたが、必要とされる障壁高さにより、適切な金属を選ぶのは当然であり、ｎ型ＳｉＣに対するオーミック電極層としてＮｉを用い、ｐ型ＳｉＣに対してオーミック電極層としてＡｌ−Ｔｉを用いたが他の金属やシリサイドであってもかまわない。
【００５０】
外部と電気的に接続するための電極、第１の電極層５として、Ａｌを用いたが、Ａｌはアッセンブリ工程におけるをＡｌのワイヤボンディングを前提としたもので、半田工程を前提とすれば、第１の電極層５はＡｌ−Ｎｉ−Ａｇ等のＮｉ系の電極システムが望ましい。
【００５１】
【発明の効果】
本発明によれば欠陥などが多いウェーハを用いる電力用半導体装置の製造にあって、従来方法では歩留りが極端に悪いものでもあっても高歩留りが得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構造を説明するための図である。
【図２】本発明の第１の実施例の製造工程（１）を説明する図である。
【図３】本発明の第１の実施例の製造工程（２）を説明する図である。
【図４】本発明の第１の実施例の製造工程（３）を説明する図である。
【図５】本発明の第１の実施例の製造工程（４）を説明する図である。
【図６】本発明の第１の実施例の製造工程（５）を説明する図である。
【図７】本発明の第２の実施例の構造を説明するための図である。
【図８】従来の半導体装置の第１の例を説明する図である。
【図９】従来の半導体装置の第２の例を説明する図である。
【図１０】従来の半導体装置の第２の例の製造工程（１）を説明する図である。
【図１１】従来の半導体装置の第２の例の製造工程（２）を説明する図である。
【図１２】従来の半導体装置の第２の例の製造工程（３）を説明する図である。
【図１３】従来の半導体装置の第２の例の製造工程（４）を説明する図である。
【図１４】従来の半導体装置の第２の例の製造工程（５）を説明する図である。
【図１５】従来の半導体装置の第２の例の製造工程（６）を説明する図である。
【符号の説明】
１　ｎ＋型ＳｉＣ層
２　ｎ型ＳｉＣエピタキシャル層
３　絶縁膜
４　ショットキー電極層
４１、４３　良品ユニットのショットキー電極層
４２　不良品ユニットのショットキー電極層
５　第１の電極層
６　第３の電極層
６１、６３　良品ユニットのｐｎダイオードの第３の電極層
６２　不良品ユニットのｐｎダイオードの第３の電極層
７　絶縁物
８　第２の電極層
９　ｐ型ＳｉＣ領域
９１、９３　良品ユニットのｐ型ＳｉＣ領域
９２　不良品ユニットのｐ型ＳｉＣ領域
１０　レジスト膜
１１　第１のマスク
１２　第２のマスク
【図１】
2004111759.tif 000003
【図２】
2004111759.tif 000004
【図３】
2004111759.tif 000005
【図４】
2004111759.tif 000006
【図５】
2004111759.tif 000007
【図６】
2004111759.tif 000008
【図７】
2004111759.tif 000009
【図８】
2004111759.tif 000010
【図９】
2004111759.tif 000011
【図１０】
2004111759.tif 000012
【図１１】
2004111759.tif 000013
【図１２】
2004111759.tif 000014
【図１３】
2004111759.tif 000015
【図１４】
2004111759.tif 000016
【図１５】
2004111759.tif 000017