(57)【要約】【課題】長時間使用時においても正しい階調表示を行うことができる有機エレクトロルミネセンス素子等の発光素子を配置したアクティブ駆動型の表示パネル、その表示パネルを用いた表示装置及びその表示パネルの駆動方法を提供する。【解決手段】表示パネルの画素部各々が、データ信号を保持する保持手段と、保持手段に保持されたデータ信号に応じて駆動素子を活性化させてデータ信号に対応した量の駆動電流を発光素子に供給させる画素制御手段とを有し、表示制御手段が、走査期間内において駆動電流を検出する駆動電流検出手段と、走査期間内において駆動電流検出手段によって検出された駆動電流がデータ信号が示す発光輝度に対応した電流に等しくなるように保持手段に保持されたデータ信号を補正するデータ補正手段とを有している。【選択図】　図６
2004125852.tif 000002
【特許請求の範囲】
【請求項１】
各々が発光素子と駆動素子との直列回路からなり複数の群に分けられた複数の画素部を備えたアクティブ駆動型表示パネルであって、
前記複数の画素部各々の直列回路の一端に共通接続された基準電位線と、
前記複数の画素部に共通の第１電源線と、
前記複数の群各々に対応して設けられた複数の第２電源線と、を有し、
前記複数の画素部各々は、前記直列回路の他端と前記第１電源線との間の電気的接続及び前記直列回路の他端と前記前記複数の画素部のうちの対応する群の前記第２電源線との間の電気的接続を行うスイッチ手段を有することを特徴とする表示パネル。
【請求項２】
前記スイッチ手段は、前記直列回路の他端と前記第１電源線とを電気的に接続する第１スイッチ素子と、前記直列回路の他端と前記複数の画素部のうちの対応する群の前記第２電源線とを電気的に接続する第２スイッチ素子とからなることを特徴とする請求項１記載の表示パネル。
【請求項３】
前記表示パネルは、前記群に対応する列として配置された複数のデータ線と、行配置され前記複数のデータ線と互いに交差する複数の走査線とを有し、前記複数のデータ線と前記複数の走査線による複数の交差位置毎に前記画素部が配置され、
前記複数の画素部各々は、キャパシタと、
前記キャパシタがゲートとソースとの間に接続された前記駆動素子としての第１電界効果トランジスタと、
アノードが前記第１電界効果トランジスタのドレインに接続されかつカソードが前記基準電位線に接続された前記発光素子としての有機エレクトロルミネセンス素子と、
ゲートが前記複数の走査線のうちの対応する行の走査線に接続されソースが前記複数のデータ線のうちの対応する列のデータ線に接続されかつドレインが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタと、ゲートが前記対応する行の走査線に接続されソースが前記複数の第２電源線のうちの対応する列の第２電源線に接続されかつドレインが前記第１電界効果トランジスタのソースに接続された前記第２スイッチ素子としての第３電界効果トランジスタと、
ゲートが前記第３電界効果トランジスタのゲートのレベルを反転したレベルとなりソースが前記第１電源線に接続されかつドレインが前記第１電界効果トランジスタのソースに接続された前記第１素子としての第４電界効果トランジスタと、を有することを特徴とする請求項１又は２記載の表示パネル。
【請求項４】
列配置された複数のデータ線と、行配置され前記複数のデータ線と互いに交差する複数の走査線と、前記複数のデータ線と前記複数の走査線による複数の交差位置毎に発光素子と駆動素子との直列回路からなる画素部とを備えたアクティブ駆動型表示パネルと、
入力画像信号に応じて前記複数の走査線のうちから１の走査線を所定のタイミングで順次指定してその１の走査線に走査パルスを供給し、前記走査パルスが供給された走査期間内において前記複数のデータ線のうちから前記１の走査線上の発光させるべき発光素子に対応するデータ線に発光輝度を示すデータ信号を個別に供給する表示制御手段と、を備えた表示装置であって、
前記画素部各々は、前記データ信号を保持する保持手段と、
前記保持手段に保持された前記データ信号に応じて前記駆動素子を活性化させて前記データ信号に対応した量の駆動電流を前記発光素子に供給させる画素制御手段と、を備え、
前記表示制御手段は、前記走査期間内において前記駆動電流を検出する駆動電流検出手段と、
前記走査期間内において前記駆動電流検出手段によって検出された前記駆動電流が前記データ信号が示す発光輝度に対応した電流に等しくなるように前記保持手段に保持された前記データ信号を補正するデータ補正手段と、を備えたことを特徴とする表示装置。
【請求項５】
前記表示パネルは、前記複数の画素部各々の直列回路の一端に共通接続された基準電位線と、
前記基準電位線との間で電源電圧が印加される第１電源線と、
前記複数のデータ線各々に対応して設けられ前記電流検出手段から前記電源電圧に等しい電圧が前記基準電位線との間で印加される複数の第２電源線と、を有し、
前記保持手段は、キャパシタからなり、
前記駆動素子は、前記キャパシタがゲートとソースとの間に接続された第１電界効果トランジスタからなり、
前記発光素子は、アノードが前記第１電界効果トランジスタのドレインに接続されかつカソードが前記基準電位線に接続された有機エレクトロルミネセンス素子からなり、
前記画素制御手段は、ゲートが前記複数の走査線のうちの対応する行の走査線に接続されソースが前記複数のデータ線のうちの対応する列のデータ線に接続されかつドレインが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタと、
ゲートが前記対応する行の走査線に接続されソースが前記複数の第２電源線のうちの対応する列の第２電源線に接続されかつドレインが前記第１電界効果トランジスタのソースに接続された第３電界効果トランジスタと、
ゲートが前記第３電界効果トランジスタのゲートのレベルを反転したレベルとなりソースが前記第１電源線に接続されかつドレインが前記第１電界効果トランジスタのソースに接続された第４電界効果トランジスタと、
を有し、
前記走査期間内において前記駆動電流が前記複数の第２電源線のうちの対応する列の第２電源線、前記第３電界効果トランジスタのソース・ドレイン間及び前記第１電界効果トランジスタのソース・ドレイン間を介して前記有機エレクトロルミネセンス素子に供給され、前記走査期間外において前記駆動電流が前記第１電源線、前記第４電界効果トランジスタのソース・ドレイン間及び前記第１電界効果トランジスタのソース・ドレイン間を介して前記有機エレクトロルミネセンス素子に供給されることを特徴とする請求項４記載の表示装置。
【請求項６】
前記駆動電流検出手段は、前記画素部に印加される電源電圧に等しい電圧で前記駆動電流を出力するソースフォロワ電源部と、前記ソースフォロワ電源部が出力する駆動電流の電流源となしかつ前記前記駆動電流に等しいミラー電流を検出駆動電流として出力する電流ミラー回路と、からなることを特徴とする請求項４記載の表示装置。
【請求項７】
前記データ補正手段は、前記駆動電流検出手段によって検出された前記駆動電流と所定の電流との差電流を検出する差電流検出手段と、
前記差電流が減少するように補正電圧を出力する補正電圧発生手段と、
前記補正電圧を前記対応する列のデータ線を介して前記画素制御手段に供給する手段と、からなることを特徴とする請求項４記載の表示装置。
【請求項８】
列配置された複数のデータ線と、行配置され前記複数のデータ線と互いに交差する複数の走査線と、前記複数のデータ線と前記複数の走査線による複数の交差位置毎に発光素子と駆動素子との直列回路からなる画素部とを備えたアクティブ駆動型表示パネルの駆動方法であって、
入力画像信号に応じて前記複数の走査線のうちから１の走査線を所定のタイミングで順次指定してその１の走査線に走査パルスを供給し、前記走査パルスが供給された走査期間内において前記複数のデータ線のうちから前記１の走査線上の発光させるべき発光素子に対応するデータ線に発光輝度を示すデータ信号を個別に供給し、
前記画素部各々において前記データ信号を保持し、
その保持した前記データ信号に応じて前記駆動素子を活性化させて前記データ信号に対応した量の駆動電流を前記発光素子に供給させ、
前記走査期間内において前記駆動電流を検出し、
前記走査期間内において検出した前記駆動電流が前記データ信号が示す発光輝度に対応した電流に等しくなるように前記保持した前記データ信号を補正することを特徴とする駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機エレクトロルミネセンス素子等の発光素子を用いたアクティブ駆動型の表示パネル、その表示パネルを用いた表示装置及びその表示パネルの駆動方法に関する。
【０００２】
【従来の技術】
現在、画素を担う発光素子として有機エレクトロルミネセンス素子（以下、単にＥＬ素子と称する）を用いた表示パネルを搭載したエレクトロルミネセンス表示装置（以下、ＥＬ表示装置と称する）が着目されている。このＥＬ表示装置による表示パネルの駆動方式として、単純マトリクス駆動型と、アクティブマトリクス駆動型が知られている。アクティブマトリクス駆動型のＥＬ表示装置は、単純マトリクス型のものに比べて、低消費電力であり、また画素間のクロストークが少ないなどの利点を有し、特に大画面表示装置や高精細度表示装置用として適している。
【０００３】
ＥＬ表示装置は、図１に示すように、表示パネル１と、表示パネル１を画像信号に応じて駆動する駆動装置２とから構成される。
表示パネル１には、陽極電源線３、陰極電源線４、１画面の垂直（縦）方向に伸張して平行に配列されたｍ個のデータ線（データ電極）Ａ１〜Ａｍ、データ線Ａ１〜Ａｍと直交して１画面のｎ個の水平走査線（走査電極）Ｂ１〜Ｂｎが各々形成されている。陽極電源線３には駆動電圧Ｖｃが印加されており、陰極電源線４には接地電位ＧＮＤが印加されている。更に、表示パネル１におけるデータ線Ａ１〜Ａｍ及び走査線Ｂ１〜Ｂｎの各交差部に、１つの画素を担う画素部Ｅ１、１〜Ｅｍ，ｎが形成されている。
【０００４】
画素部Ｅ１、１〜Ｅｍ，ｎ各々は同一の構成であり、図２に示すように構成されている。すなわち、走査線選択用のＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）１１のゲートＧには走査線Ｂが接続され、そのドレインＤにはデータ線Ａが接続されている。ＦＥＴ１１のソースＳには発光駆動用トランジスタとしてのＦＥＴ１２のゲートＧが接続されている。ＦＥＴ１２のソースＳには陽極電源線３を介して駆動電圧Ｖｃが印加されており、そのゲートＧ及びソースＳ間にはキャパシタ１３が接続されている。更に、ＦＥＴ１２のドレインＤにはＥＬ素子１５のアノード端が接続されている。ＥＬ素子１５のカソード端には、陰極電源線４を介して接地電位ＧＮＤが印加されている。
【０００５】
駆動装置２は、表示パネル１の走査線Ｂ１〜Ｂｎ各々に順次、択一的に走査パルスを印加して行く。更に、駆動装置２は、走査パルスの印加タイミングに同期させて、各水平走査線に対応した入力画像信号に応じた画素データパルスＤＰ１〜ＤＰｍを発生し、これらをデータ線Ａ１〜Ａｍに夫々印加する。画素データパルスＤＰの各々は、入力画像信号によって示される輝度レベルに応じたパルス電圧を有する。走査パルスの印加された走査線Ｂ上に接続されている画素部の各々が画素データの書込対象となる。画素データの書込対象となった画素部Ｅ内のＦＥＴ１１は、走査パルスに応じてオン状態となり、データ線Ａを介して供給された画素データパルスＤＰをＦＥＴ１２のゲートＧ及びキャパシタ１３に夫々印加する。ＦＥＴ１２は、かかる画素データパルスＤＰのパルス電圧に応じた発光駆動電流を発生し、これをＥＬ素子１５に供給する。この発光駆動電流に応じてＥＬ素子１５は、画素データパルスＤＰのパルス電圧に応じた輝度で発光する。この間、キャパシタ１３は、画素データパルスＤＰのパルス電圧によって充電される。かかる充電動作により、キャパシタ１３には、入力画像信号によって示される輝度レベルに応じた電圧が保持され、いわゆる画素データの書き込みが為される。ここで、画素データの書込対象から開放されると、ＦＥＴ１１はオフ状態となり、ＦＥＴ１２のゲートＧに対する画素データパルスＤＰの供給を停止する。ところが、この間においても、上述した如くキャパシタ１３に保持された電圧がＦＥＴ１２のゲートＧに印加され続けているので、ＦＥＴ１２は、発光駆動電流をＥＬ素子１５に流し続ける。
【０００６】
各画素部Ｅ１、１〜Ｅｍ，ｎのＥＬ素子１５の発光輝度は、画素データパルスＤＰのパルス電圧によって上記したようにキャパシタ１３に保持される電圧によって定まる。すなわち、キャパシタ１３の保持電圧はＦＥＴ１２のゲート電圧となるので、ＦＥＴ１２はゲート・ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン電流Ｉｄ）をＥＬ素子１５に流すことになる。ＦＥＴ１２のゲート・ソース間電圧Ｖｇｓとドレイン電流Ｉｄとの関係は例えば、図３に示す通りである。キャパシタ１３の保持電圧のレベルに応じたレベルの駆動電流がＥＬ素子１５を流れることはキャパシタ１３の保持電圧のレベルに応じた発光輝度となる。よって、ＥＬ表示装置における階調表示が可能となっている。
【０００７】
【発明が解決しようとする課題】
ＦＥＴ１２の如き駆動トランジスタでは、温度変化やトランジスタ自体のばらつきによってゲート・ソース間電圧Ｖｇｓとドレイン電流Ｉｄとの関係特性は変化する。例えば、図４に示すように標準特性（破線）に対して特性が変動した場合（実線の特性）には、同一のゲート・ソース間電圧Ｖｇｓに対するドレイン電流Ｉｄが各々異なるので、所望の輝度でＥＬ素子を発光させることができなくなる。
【０００８】
階調表示のために要求される輝度変化範囲に対するゲート・ソース間電圧Ｖｇｓの電圧変化範囲は予め定められる。ゲート・ソース間電圧Ｖｇｓとドレイン電流Ｉｄとの関係特性が標準であるならば、ゲート・ソース間電圧Ｖｇｓの電圧変化範囲に対するドレイン電流Ｉｄの電流変化範囲は図５（ａ）に示すようになる。図５（ａ）のドレイン電流Ｉｄの電流変化範囲が階調表示のために要求される輝度変化範囲に対応した範囲である。一方、その関係特性が変動している場合には、予め定められたゲート・ソース間電圧Ｖｇｓの電圧変化範囲に対してドレイン電流Ｉｄの電流変化範囲は図５（ｂ）及び図５（ｃ）に示すように、図５（ａ）に示した階調表示のために要求される輝度変化範囲とは異なる。よって、駆動トランジスタの温度変化やトランジスタ自体のばらつきによって入力制御電圧に対する駆動電流特性が変化すると、正しい階調表示が不可能となる。
【０００９】
そこで、本発明の目的は、長時間使用時においても正しい階調表示を行うことができる有機エレクトロルミネセンス素子等の発光素子を配置したアクティブ駆動型の表示パネル、その表示パネルを用いた表示装置及びその表示パネルの駆動方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明の表示パネルは、各々が発光素子と駆動素子との直列回路からなり複数の群に分けられた複数の画素部を備えたアクティブ駆動型表示パネルであって、複数の画素部各々の直列回路の一端に共通接続された基準電位線と、複数の画素部に共通の第１電源線と、複数の群各々に対応して設けられた複数の第２電源線と、を有し、複数の画素部各々は、直列回路の他端と第１電源線との間の電気的接続及び直列回路の他端と複数の画素部のうちの対応する群の第２電源線との間の電気的接続を行うスイッチ手段を有することを特徴としている。
【００１１】
本発明の表示装置は、列配置された複数のデータ線と、行配置され複数のデータ線と互いに交差する複数の走査線と、複数のデータ線と複数の走査線による複数の交差位置毎に発光素子と駆動素子との直列回路からなる画素部とを備えたアクティブ駆動型表示パネルと、入力画像信号に応じて複数の走査線のうちから１の走査線を所定のタイミングで順次指定してその１の走査線に走査パルスを供給し、走査パルスが供給された走査期間内において複数のデータ線のうちから１の走査線上の発光させるべき発光素子に対応するデータ線に発光輝度を示すデータ信号を個別に供給する表示制御手段と、を備えた表示装置であって、画素部各々は、データ信号を保持する保持手段と、保持手段に保持されたデータ信号に応じて駆動素子を活性化させてデータ信号に対応した量の駆動電流を発光素子に供給させる画素制御手段と、を備え、表示制御手段は、走査期間内において駆動電流を検出する駆動電流検出手段と、走査期間内において駆動電流検出手段によって検出された駆動電流がデータ信号が示す発光輝度に対応した電流に等しくなるように保持手段に保持されたデータ信号を補正するデータ補正手段と、を備えたことを特徴としている。
【００１２】
本発明の表示パネルの駆動方法は、列配置された複数のデータ線と、行配置され複数のデータ線と互いに交差する複数の走査線と、複数のデータ線と複数の走査線による複数の交差位置毎に発光素子と駆動素子との直列回路からなる画素部とを備えたアクティブ駆動型表示パネルの駆動方法であって、入力画像信号に応じて複数の走査線のうちから１の走査線を所定のタイミングで順次指定してその１の走査線に走査パルスを供給し、走査パルスが供給された走査期間内において複数のデータ線のうちから１の走査線上の発光させるべき発光素子に対応するデータ線に発光輝度を示すデータ信号を個別に供給し、画素部各々においてデータ信号を保持し、その保持したデータ信号に応じて駆動素子を活性化させてデータ信号に対応した量の駆動電流を発光素子に供給させ、走査期間内において駆動電流を検出し、走査期間内において検出した駆動電流がデータ信号が示す発光輝度に対応した電流に等しくなるように保持したデータ信号を補正することを特徴としている。
【００１３】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図６は本発明を適用したＥＬ表示装置を示している。この表示装置は、表示パネル２１と、コントローラ２２と、電源回路２３と、データ信号供給回路２４と、走査パルス供給回路２５とを備えている。
【００１４】
表示パネル２１は各々が平行に配置された複数のデータ線Ｘ１〜Ｘｍ（ｍは２以上の整数）と、複数の走査線Ｙ１〜Ｙｎ（ｎは２以上の整数）と、複数の電源線（第１電源線）Ｚ１〜Ｚｎとを備えている。表示パネル２１は、更に、複数の走査線Ｕ１〜Ｕｎと複数の電源線（第２電源線）Ｗ１〜Ｗｍとを備えている。
複数のデータ線Ｘ１〜Ｘｍと複数の電源線Ｗ１〜Ｗｍとは図６に示すように平行に配列されている。同様に、複数の走査線Ｙ１〜Ｙｎ，Ｕ１〜Ｕｎと複数の電源線Ｚ１〜Ｚｎとは図６に示すように平行に配列されている。複数のデータ線Ｘ１〜Ｘｍ及び複数の電源線Ｗ１〜Ｗｍは複数の走査線Ｙ１〜Ｙｎ，Ｕ１〜Ｕｎ及び複数の電源線Ｚ１〜Ｚｎの各々と互いに交差している。その交差位置各々に画素部ＰＬ１，１〜ＰＬｍ，ｎが配置され、マトリックス表示パネルが形成されている。電源線Ｚ１〜Ｚｎは互いに接続されて１つの陽極電源線Ｚとなっている。電源線Ｚには電源回路２３から電源電圧である駆動電圧ＶＡが供給される。表示パネル２１には陽極電源線Ｚ１〜Ｚｎ，Ｚの他に図示しないが、陰極電源線、すなわちアース線が設けられている。
【００１５】
複数の画素部ＰＬ１，１〜ＰＬｍ，ｎ各々は同一の構成を有し、図７に示すように、４つのＦＥＴ３１〜３４と、キャパシタ３５と、有機ＥＬ素子３６とを備えている。図７に示した画素部ではそこに関係するデータ線をＸｉ、電源線をＷｉ、走査線をＹｊ，Ｕｊ、電源線をＺｊとしている。ＦＥＴ３１のゲートは走査線Ｙｊに接続され、そのソースはデータ線Ｘｉに接続されている。ＦＥＴ３１のドレインにはキャパシタ３５の一端とＦＥＴ３２のゲートとが接続されている。キャパシタ３５の他端とＦＥＴ３２のソースとはＦＥＴ３３，３４各々のドレインに接続されている。ＦＥＴ３２のドレインはＥＬ素子３６のアノードに接続されている。ＥＬ素子３６のカソードはアース接続されている。
【００１６】
ＦＥＴ３３のゲートは上記のＦＥＴ３１のゲート共に走査線Ｙｊに接続され、ＦＥＴ３３のソースは電源線Ｗｉに接続されている。ＦＥＴ３３のドレインは上記のようにＦＥＴ３２のソース、ＦＥＴ３４のドレイン及びキャパシタ３５の他端に接続されている。
ＦＥＴ３４のゲートは走査線Ｕｊに接続され、ソースは電源線Ｚｊに接続されている。
【００１７】
表示パネル２１は走査線Ｙ１〜Ｙｎ，Ｕ１〜Ｕｎを介して走査パルス供給回路２５に接続され、またデータ線Ｘ１〜Ｘｍ及び電源線Ｗ１〜Ｗｍを介してデータ信号供給回路２４に接続されている。コントローラ２２は入力される画像信号に応じて表示パネル２１を階調駆動制御するために走査制御信号及びデータ制御信号を生成する。走査制御信号は走査パルス供給回路２５に供給され、データ制御信号はデータ信号供給回路２４に供給される。
【００１８】
走査パルス供給回路２５は、走査線Ｙ１〜Ｙｎ，Ｕ１〜Ｕｎに接続されており、走査制御信号に応じて走査パルスを所定のタイミングで走査線Ｙ１〜Ｙｎに所定の順番で供給し、走査線Ｕ１〜Ｕｎにはその走査パルスの反転パルスを供給する。１つの走査パルスが発生している期間が１走査期間である。
データ信号供給回路２４は、データ線Ｘ１〜Ｘｍ及び電源線Ｗ１〜Ｗｍに接続されており、データ制御信号に応じて走査パルスが供給される走査線上に位置する画素部各々に対する画素データパルスを生成する。その画素データパルスは発光輝度を示すデータ信号であり、データ信号供給回路２４内のｍ個のバッファメモリ４０１〜４０ｍに保持される。データ信号供給回路２４は、そのバッファメモリ４０１〜４０ｍ各々から対応するデータ線Ｘ１〜Ｘｍを介して発光駆動されるべき画素部に対して画素データパルスを供給する。非発光の画素部に対してはＥＬ素子を発光させることがないレベルの画素データパルスを供給する。
【００１９】
データ信号供給回路２４にはｍ個の輝度補正回路４１１〜４１ｍが備えられ、データ線Ｘ１〜Ｘｍ及び電源線Ｗ１〜Ｗｍに対応している。
輝度補正回路４１１〜４１ｍ各々は同一の構成であり、図８に示すように電流ミラー回路４５、電流源４６、差動増幅回路４７及びソースフォロワ電源部４８からなる。図８では図７に示したデータ線Ｘｉ、電源線Ｗｉ、走査線Ｙｊ，Ｕｊ、電源線Ｚｊが用いられている。電流ミラー回路４５は２つのＦＥＴ５１，５２からなり、電流入力側のＦＥＴ５２に流れる電流量と同量の電流が出力側のＦＥＴ５１を流れる。電流ミラー回路４５の電流出力端には電流源４６と差動増幅回路４７が接続されている。ＦＥＴ５１，５２各々のソースには電源電圧ＶＡより高い電圧ＶＢが印加される。
【００２０】
電流源４６は所定値の電流を出力する。所定値は有機ＥＬ素子３６の発光輝度に応じて定められる。すなわち、一定した輝度で発光させる場合には、所定値は一定値であるが、データ信号レベルに応じて発光輝度を変化させる場合には、所定値は各発光輝度に応じた値となり、コントローラ２２によって制御される。
差動増幅回路４７はオペアンプ６１及び抵抗６２，６３からなる。差動増幅回路４７の非反転入力端子が電流ミラー回路４５の電流出力端及び電流源４６に接続されている。抵抗６２は差動増幅回路４７の非反転入力端子とアースとの間に接続され、抵抗６３は差動増幅回路４７の非反転入力端子と出力端子との間に接続されている。差動増幅回路４７の反転入力端子はアース接続されている。差動増幅回路４７の出力端子はデータ線Ｘｉに接続されている。ソースフォロワ電源部４８はオペアンプ６５及び２つのＦＥＴ６６，６７からなる。ＦＥＴ６６，６７はインバータを構成し、ＦＥＴ６６はＰチャンネルのＦＥＴであり、ＦＥＴ６７はＮチャンネルのＦＥＴである。ＦＥＴ６６のソースは上記の電流ミラー回路４５の電流入力端に接続されている。共通接続されたＦＥＴ６６，６７の各ゲートはオペアンプ６５の出力端子に接続されている。ＦＥＴ６６のドレインとＦＥＴ６７のソースとの接続ラインはオペアンプ６５の反転入力端子と電源線Ｗｉに接続されている。ＦＥＴ６７のドレインはアース接続されている。オペアンプ６５の非反転入力端子には電源回路２３から電源電圧ＶＡが供給される。
【００２１】
次に、図７及び図８の回路の動作について図９及び図１０を参照して説明する。ここでは、表示パネル２１の特にｊライン（走査線Ｙｊ）を走査してＥＬ素子３６を発光させるときの動作を説明する。
コントローラ２２は図９に示すように、画像信号に応じてｊラインのための走査制御信号を走査パルス供給回路２５に供給し（ステップＳ１）、ｊラインのデータ制御信号をデータ信号供給回路２４に供給する（ステップＳ２）。これによって走査パルス供給回路２５からは走査線Ｙｊに走査パルスが供給され、その走査パルスの反転パルスが走査線Ｕｊに供給される。データ信号供給回路２４において画素データパルスが上記のバッファメモリ（４０１〜４０ｍのうちの４０ｉ：図示せず）に保持されてそれが電流源４６に供給される。走査パルスは図１０に示すように、１走査期間に亘って高レベルとなるパルスである。反転パルスは１走査期間において低レベルとなる。画素データパルスはＥＬ素子３６に流す駆動電流に対応したパルス電圧を有する。
【００２２】
一方、走査パルスはＦＥＴ３１，３３各々のゲートに供給されるので、ＦＥＴ３１，３３はオンとなる。反転パルスはＦＥＴ３４のゲートに供給されるので、ＦＥＴ３４はオフとなる。
ＦＥＴ３３のオンによって電源線Ｗｉの電圧ＶＡがＦＥＴ３３のソース・ドレイン間を介してＦＥＴ３２のソースに供給される状態となる。
【００２３】
ＦＥＴ３１のオンによって画素データパルスはデータ線Ｘｉ及びＦＥＴ３１のソース・ドレイン間を介してＦＥＴ３２のゲート及びキャパシタ３５に印加される。ＦＥＴ３２がオンされることによって電源線Ｗｉの電圧ＶＡによる駆動電流がＦＥＴ３２のソース・ドレイン間を介してＥＬ素子３６に流れる。これによってＥＬ素子３６は発光する。また、キャパシタ３５は充電され、画素データパルスの電圧に応じた充電電圧になる。
【００２４】
このときＥＬ素子３６に流れる駆動電流は電流ミラー回路４５のＦＥＴ５２からソースフォロワ電源部４８のＦＥＴ６６、電源線Ｗｉ、ＦＥＴ３３及びＦＥＴ３２を介して流れる。電流ミラー回路４５のＦＥＴ５１はＦＥＴ５２の出力電流である駆動電流に等しいミラー電流を出力する。ミラー電流は電流源４６に流れ込むが、所定値より大の電流であるならば、所定値を越える分の電流は差動増幅回路４７に流れ込む。所定値より小の電流であるならば、その足りない電流分は差動増幅回路４７から電流源４６に流れ込む。差動増幅回路４７の出力電圧はデータ線Ｘｉに印加されるので、駆動電流が所定値に等しくなるように画素データパルスの電圧レベルが補正される。
【００２５】
ここで、駆動電流をＩｄ、電流源４６の所定値の電流をＩｒとすると、Ｉｄ＞Ｉｒであれば、電流Ｉｄ−Ｉｒが電流ミラー回路４５のＦＥＴ５１から差動増幅回路４７に流れ込み、差動増幅回路４７の出力電圧、すなわちデータ線Ｘｉの電圧は高くなる。このデータ線Ｘｉの電圧はＦＥＴ３１を介してＦＥＴ３２のゲート及びキャパシタ３５の一端に印加される。ＦＥＴ３２のソース電圧はＶＡで一定であるので、ＦＥＴ３２のゲート・ソース間電圧であるキャパシタ３５の端子間電圧が低下する。よって、駆動電流Ｉｄが減少して所定値の電流Ｉｒに等しくなり、ＥＬ素子３６は所定の輝度で発光する。一方、Ｉｄ＜Ｉｒであれば、電流Ｉｒ−Ｉｄが差動増幅回路４７から電流源４６に流れ込み、差動増幅回路４７の出力電圧、すなわちデータ線Ｘｉの電圧は低くなる。このデータ線Ｘｉの電圧はＦＥＴ３１を介してＦＥＴ３２のゲート及びキャパシタ３５の一端に印加される。ＦＥＴ３２のソース電圧はＶＡで一定であるので、ＦＥＴ３２のゲート・ソース間電圧であるキャパシタ３５の端子間電圧が上昇する。よって、駆動電流Ｉｄが増加して所定値の電流Ｉｒに等しくなり、ＥＬ素子３６は所定の輝度で発光する。
【００２６】
ｊラインの走査期間が終了すると、ｊラインは発光維持期間となる。発光維持期間になると、走査パルス供給回路２５は走査線Ｙｊに供給されていた走査パルスを消滅させるので、ＦＥＴ３１，３３がオフとなる。走査パルスの消滅と同時に反転パルスが消滅し、走査線Ｕｊのレベルは高レベルとなるので、ＦＥＴ３４はオンとなる。データ信号供給回路２４はデータ線Ｘｉに供給されていた画素データパルスの保持をリセットする。
【００２７】
キャパシタ３５はその充電電圧である端子間電圧を維持するので、ＦＥＴ３２は所定値の電流Ｉｒに等しい駆動電流ＩｄをＥＬ素子３６に供給し続けてＥＬ素子３６を発光させる。この発光維持期間においては電源線ＺｊからＦＥＴ３４のソース・ドレイン間及びＦＥＴ３２のソース・ドレイン間を介してＥＬ素子３６に駆動電流Ｉｄは流れる。キャパシタ３５の端子間電圧が走査期間に補正された場合にはその補正後の電圧で発光維持期間においてもキャパシタ３５の端子間電圧は維持されるので、ＥＬ素子３６の発光輝度も走査期間終了直前の所定の輝度のまま維持される。ｊライン上の画素部各々は次の走査期間の開始までは発光維持期間となる。
【００２８】
コントローラ２２はｊラインの走査期間が終了すると（ステップＳ３）、次のｊ＋１ラインの走査期間の動作に移行する（ステップＳ４）。ｎライン分の走査期間が終了すると、１ラインの走査期間の動作に移行する。各走査期間における動作は上記したステップＳ１〜Ｓ３に示した動作と同一であり、走査期間毎に上記したステップＳ１〜Ｓ３が実行される。
【００２９】
従って、上記した実施例によれば、製造上のバラツキ、環境温度の変化又は累積発光時間等によりＥＬ素子の内部抵抗値が変動してしまっても、表示パネル２１の画面全体の輝度レベルを常に所望の輝度範囲内に維持させることができるのである。
なお、上記した実施例においては、発光素子として有機ＥＬ素子を用いた表示装置を示したが、発光素子としてはこれに限らず、他の発光素子を用いた表示装置に本発明を適用しても良い。
【００３０】
また、上記した実施例においては、画素部のＦＥＴ３１，３３のゲートには走査線Ｙｊを介して走査パルスが供給され、ＦＥＴ３４のゲートには走査線Ｕｊを介して反転パルスが供給されるが、ＦＥＴ３１，３３，３４各々に独立した走査線を介して各パルスを供給しても良い。また、走査線Ｕｊを設けず、画素部内で走査パルスをインバータによって反転させて反転パルスを生成し、それをＦＥＴ３４のゲートに供給しても良い。
【００３１】
以上の如く、画素部各々が、データ信号を保持する保持手段と、保持手段に保持されたデータ信号に応じて駆動素子を活性化させてデータ信号に対応した量の駆動電流を発光素子に供給させる画素制御手段とを有し、表示制御手段が、走査期間内において駆動電流を検出する駆動電流検出手段と、走査期間内において駆動電流検出手段によって検出された駆動電流がデータ信号が示す発光輝度に対応した電流に等しくなるように保持手段に保持されたデータ信号を補正するデータ補正手段とを有しているので、長時間使用時においても正確に階調表示を行うことができる。
【図面の簡単な説明】
【図１】従来のＥＬ表示装置の構成を示すブロック図である。
【図２】図１の画素部の構成を示す回路図である。
【図３】画素部のＦＥＴのゲート・ソース間電圧−ドレイン電流特性を示す図である。
【図４】ゲート・ソース間電圧−ドレイン電流特性の変動を示す図である。
【図５】ゲート・ソース間電圧の変化範囲に対するドレイン電流の変化範囲を示す図である。
【図６】本発明を適用した表示装置の構成を示すブロック図である。
【図７】図６の装置中の画素部の構成を示す回路図である。
【図８】図６の装置中の輝度補正回路を示す図である。
【図９】コントローラの各走査期間の動作を示すフローチャートである。
【図１０】走査パルス及び反転パルスを示す図である。
【符号の説明】
１，２１　表示パネル
２２　コントローラ
２４　データ信号供給回路
２５　走査パルス供給回路
４５　電流ミラー回路
４６　電流源
４７　差動増幅回路
４８　ソースフォロワ電源部
【図１】
2004125852.tif 000003
【図２】
2004125852.tif 000004
【図３】
2004125852.tif 000005
【図４】
2004125852.tif 000006
【図５】
2004125852.tif 000007
【図６】
2004125852.tif 000008
【図７】
2004125852.tif 000009
【図８】
2004125852.tif 000010
【図９】
2004125852.tif 000011
【図１０】
2004125852.tif 000012