(57)【要約】【課題】  ＣＭＯＳデバイスのＰＭＯＳおよびＮＭＯＳゲートで共通の材料が使用でき、同じゲート金属材料を使用して異なる仕事関数が生成できるスタック金属ゲートＭＯＳＦＥＴおよび製造方法が提供される。【解決手段】  方法は、チャネル領域上に配置されるゲート酸化物層を形成するステップと、ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップと、第１金属層上に配置される第２厚さを有する第２金属層を形成するステップと、第１厚さおよび第２厚さの組み合わせに応じるゲート仕事関数を設定するステップとを含む。１つの実施例において、第１金属層は、約１．５ナノメートル（ｎｍ）より小さい厚さを有し、第２金属は、約１０ｎｍより大きい厚さを有する。ここで、ゲート仕事関数を設定するステップは、第２金属第２厚さに実質的に応じるゲート仕事関数を設定するステップを含む。【選択図】図１
2004221596.tif 000002
【特許請求の範囲】
【請求項１】
金属ゲートスタックを有するＭＯＳＦＥＴトランジスタにおいて、しきい値電圧を設定する方法であって、
チャネル領域上に配置されるゲート酸化物層を形成するステップと、
該ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップと、
該第１金属層上に配置される第２厚さを有する第２金属層を形成するステップと、
該第１金属第１厚さおよび該第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップと
を含む、方法。
【請求項２】
前記ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、約１．５ナノメートル（ｎｍ）より小さい該第１厚さを含み、
前記第１金属層上に配置される第２厚さを有する第２金属層を形成するステップは、約１０ｎｍより大きい該第２厚さを含み、
前記第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップは、該第２金属第２厚さに実質的に応じるゲート仕事関数を設定するステップを含む、
請求項１に記載の方法。
【請求項３】
前記ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、約２０ｎｍより大きい該第１厚さを含み、
前記第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップは、該第１金属第１厚さに実質的に応じるゲート仕事関数を設定するステップを含む、
請求項１に記載の方法。
【請求項４】
前記ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、低仕事関数を有する該第１金属を含み、
前記第１金属層上に配置される第２厚さを有する第２金属層を形成するステップは、該高仕事関数を有する第２金属を含み、
前記第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップは、高および低仕事関数の組み合わせに応じるゲート仕事関数を設定するステップを含む、
請求項１に記載の方法。
【請求項５】
前記低仕事関数を有する第１金属層を形成するステップは、Ｗ、Ｔｉ、Ｔａのような元素金属材料、ならびにＴａ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される該第１金属材料を含み、
前記高仕事関数を有する第２金属層を形成するステップは、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される該第２金属を含む、
請求項４に記載の方法。
【請求項６】
前記ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、高仕事関数を有する該第１金属を含み、
前記第１金属層上に配置される第２厚さを有する第２金属層を形成するステップは、該低仕事関数を有する第２金属を含み、
前記第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップは、高および低仕事関数の組み合わせに応じるゲート仕事関数を設定するステップを含む、
請求項１に記載の方法。
【請求項７】
前記高仕事関数を有する第１金属層を形成するステップは、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される該第１金属を含み、
前記低仕事関数を有する第２金属層を形成するステップは、Ｗ、Ｔｉ、Ｔａのような元素金属材料、およびＴａ−ＮならびにＴｉ−Ｎのような二元金属を含む群から選択される該第２金属材料を含む、
請求項６に記載の方法。
【請求項８】
前記第１金属層上に配置される第２厚さを有する第２金属層を形成するステップは、
該第２金属を該第２厚さより大きな初期厚さに堆積するステップと、
該初期厚さマイナス該第２厚さに等しい該第２金属厚さの層を、化学エッチングおよび化学機械研磨（ＣＭＰ）を含む群から選択されるプロセスによって、除去するステップと
を含む、
請求項１に記載の方法。
【請求項９】
前記ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、
該第１金属を該第１厚さより大きな初期厚さに堆積するステップと、
該初期厚さマイナス該第１厚さに等しい該第１金属厚さの層を、化学エッチングおよび化学機械研磨（ＣＭＰ）を含む群から選択されるプロセスによって、除去するステップと
を含む、
請求項１に記載の方法。
【請求項１０】
前記ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、０〜２０ｎｍの範囲の該第１金属第１厚さを形成するステップ含む、請求項１に記載の方法。
【請求項１１】
前記第１金属第１厚さおよび該第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップは、しきい値電圧（Ｖｔｈ）を設定するステップを含む、請求項１に記載の方法。
【請求項１２】
金属ゲートスタックを有するデュアルゲートＭＯＳＦＥＴトランジスタにおいて、しきい値電圧を設定する方法であって、
ＮＭＯＳおよびＰＭＯＳチャネル領域上に配置されるゲート酸化物層を形成するステップと、
該ＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップと、
該ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップと、
該第１厚さを有する第１金属層上に配置される第２厚さを有する第２金属層を形成するステップと、
該第３厚さを有する第１金属層上に配置される第４厚さを有する第２金属層を形成するステップと、
該第１金属第１厚さおよび該第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定するステップと、
該第１金属第３厚さおよび該第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定するステップと
を含む、方法。
【請求項１３】
前記ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップは、
該第１金属を該第１厚さに堆積するステップと、
該第１金属を該第３厚さにエッチングするステップと
を含む、
請求項１２に記載の方法。
【請求項１４】
前記ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップは、
該第１金属を該第１厚さに堆積するステップと、
該第１金属をゼロに等しい該第３厚さにエッチングするステップと
を含む、
請求項１２に記載の方法。
【請求項１５】
前記第１金属第１厚さおよび該第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定するステップは、該第１金属第１厚さに実質的に応じる仕事関数を設定するステップを含み、
前記第１金属第３厚さおよび該第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定するステップは、該第２金属第４厚さに実質的に応じる仕事関数を設定するステップを含む、
請求項１２に記載の方法。
【請求項１６】
前記第１金属第１厚さおよび該第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定するステップは、該第２金属第２厚さに実質的に応じる仕事関数を設定するステップを含み、
前記第１金属第３厚さおよび該第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定するステップは、該第１金属第３厚さに実質的に応じる仕事関数を設定するステップを含む、
請求項１２に記載の方法。
【請求項１７】
前記ＮＭＯＳおよびＰＭＯＳゲート酸化物層上に配置される第１金属層を形成するステップは、低仕事関数を有する該第１金属を含み、
前記第１金属層上に配置される第２金属層を形成するステップは、高仕事関数を有する該第２金属を含む、
請求項１２に記載の方法。
【請求項１８】
前記低仕事関数を有する第１金属層を形成するステップは、Ｗ、Ｔｉ、Ｔａのような元素金属材料、およびＴａ−ＮならびにＴｉ−Ｎのような二元金属を含む群から選択される材料である該第１金属を含み、
前記高仕事関数を有する第２金属層を形成するステップは、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料である該第２金属を含む、
請求項１７に記載の方法。
【請求項１９】
前記ＮＭＯＳおよびＰＭＯＳゲート酸化物層上に配置される第１金属層を形成するステップは、高仕事関数を有する該第１金属を含み、
前記第１金属層上に配置される第２金属層を形成するステップは、低仕事関数を有する該第２金属を含む、
請求項１２に記載の方法。
【請求項２０】
前記高仕事関数を有する第１金属層を形成するステップは、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料である該第１金属を含み、
前記低仕事関数を有する第２金属層を形成するステップは、Ｗ、Ｔｉ、Ｔａのような元素金属材料、およびＴａ−ＮならびにＴｉ−Ｎのような二元金属を含む群から選択される材料である該第２金属を含む、
請求項１９に記載の方法。
【請求項２１】
前記ＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、約１．５ナノメートル（ｎｍ）より小さい該第１厚さを含み、
前記第１金属層上に配置される第２厚さを有する第２金属層を形成するステップは、約１０ｎｍより大きい該第２厚さを含み、
前記第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定するステップは、該第２金属第２厚さに実質的に応じるゲート仕事関数を設定するステップを含む、
請求項１２に記載の方法。
【請求項２２】
前記ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップは、約１．５ナノメートル（ｎｍ）より小さい該第１厚さを含み、
前記第１金属層上に配置される第４厚さを有する第２金属層を形成するステップは、約１０ｎｍより大きい該第２厚さを含み、
前記第１金属第３厚さおよび第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定するステップは、該第２金属第４厚さに実質的に応じるゲート仕事関数を設定するステップを含む、
請求項１２に記載の方法。
【請求項２３】
前記ＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、約２０ｎｍより大きい該第１厚さを含み、
前記第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定するステップは、該第１金属第１厚さに実質的に応じる該ＮＭＯＳゲート仕事関数を設定するステップを含む、
請求項１２に記載の方法。
【請求項２４】
前記ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップは、約２０ｎｍより大きい該第３厚さを含み、
前記第１金属第３厚さおよび第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定するステップは、該第１金属第３厚さに実質的に応じる該ＰＭＯＳゲート仕事関数を設定するステップを含む、
請求項１２に記載の方法。
【請求項２５】
前記ＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、０〜２０ｎｍの範囲の該第１厚さを形成するステップを含み、
前記ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップは、０〜２０ｎｍの範囲の該第３厚さを形成するステップを含む、
請求項１２に記載の方法。
【請求項２６】
シリコンチャネル領域と、
該チャネル領域上に配置されるゲート酸化物層と、
ゲートであって、
該ゲート酸化物層上に配置される第１厚さを有する第１金属層と、
該第１金属層上に配置される第２厚さを有する第２金属層であって、該第１金属層に拡散しない、第２金属層と、
該第１金属第１厚さおよび該第２金属第２厚さに応じるゲート仕事関数と
を含む、デュアル金属ゲートを有するＭＯＳＦＥＴ。
【請求項２７】
前記第１金属第１厚さは、約１．５ナノメートル（ｎｍ）より小さく、
前記第２金属第２厚さは、約１０ｎｍより大きく、
前記ゲート仕事関数は、該第２金属第２厚さに実質的に応じる、
請求項２６に記載のＭＯＳＦＥＴ。
【請求項２８】
前記第１金属第１厚さは、約２０ｎｍより大きく、
前記ゲート仕事関数は、該第１金属第１厚さに実質的に応じる、
請求項２６に記載のＭＯＳＦＥＴ。
【請求項２９】
前記第１金属は、低仕事関数を有し、
前記第２金属は、高仕事関数を有し、
前記ゲート仕事関数は、高および低仕事関数の組み合わせに応じる、
請求項２６に記載のＭＯＳＦＥＴ。
【請求項３０】
前記第１金属は、Ｗ、Ｔｉ、Ｔａのような元素金属、ならびにＴａ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料であり、
前記第２金属は、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料を含む、
請求項２９に記載のＭＯＳＦＥＴ。
【請求項３１】
前記第１金属は、高仕事関数を有し、
前記第２金属は、低仕事関数を有し、
前記ゲート仕事関数は、高および低仕事関数の組み合わせに応じる、
請求項２６に記載のＭＯＳＦＥＴ。
【請求項３２】
前記第１金属は、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料を含み、
前記第２金属は、Ｗ、Ｔｉ、Ｔａのような元素金属、およびＴａ−ＮならびにＴｉ−Ｎのような二元金属を含む群から選択される材料を含む、
請求項３１に記載のＭＯＳＦＥＴ。
【請求項３３】
前記第１金属第１厚さは、０〜２０ｎｍの範囲である、請求項２６に記載のＭＯＳＦＥＴ。
【請求項３４】
ＮＭＯＳおよびＰＭＯＳチャネル領域上に配置されるゲート酸化物層と、
該ＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層と、
該第１厚さを有する第１金属層上に配置される第２厚さを有する第２金属層であって、該第１金属層に拡散しない、第２金属層と、
該ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層と、
該第３厚さを有する第１金属層上に配置される第４厚さを有する第２金属層であって、該第１金属層に拡散しない、第２金属層と、
該第１金属第１厚さおよび該第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数と、
該第１金属第３厚さおよび該第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数と
を含む、金属ゲートスタックを有するデュアルゲートＭＯＳＦＥＴ。
【請求項３５】
前記ＮＭＯＳゲート仕事関数は、前記第１金属第１厚さに実質的に応じ、
前記ＰＭＯＳゲート仕事関数は、前記第２金属第４厚さに実質的に応じる、
請求項３４に記載のＭＯＳＦＥＴ。
【請求項３６】
前記ＮＭＯＳゲート仕事関数は、前記第２金属第２厚さに実質的に応じ、
前記ＰＭＯＳゲート仕事関数は、前記第１金属第３厚さに実質的に応じる、
請求項３４に記載のＭＯＳＦＥＴ。
【請求項３７】
前記第１金属は、低仕事関数を有し、
前記第２金属は、高仕事関数を有し、
前記ＮＭＯＳおよびＰＭＯＳゲート仕事関数は、高および低仕事関数の組み合わせに応じる、
請求項３４に記載のＭＯＳＦＥＴ。
【請求項３８】
前記第１金属は、Ｗ、Ｔｉ、Ｔａのような元素金属、ならびにＴａ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料であり、
前記第２金属は、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料を含む、
請求項３７に記載のＭＯＳＦＥＴ。
【請求項３９】
前記第１金属は、高仕事関数を有し、
前記第２金属は、低仕事関数を有し、
前記ＮＭＯＳおよびＰＭＯＳゲート仕事関数は、高および低仕事関数の組み合わせに応じる、
請求項３４に記載のＭＯＳＦＥＴ。
【請求項４０】
前記第１金属は、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料を含み、
前記第２金属は、Ｗ、Ｔｉ、Ｔａのような元素金属、ならびにＴａ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料を含む、
請求項３９に記載のＭＯＳＦＥＴ。
【請求項４１】
前記第１金属第１厚さは、約１．５ナノメートル（ｎｍ）より小さく、
前記第２金属第２厚さは、約１０ｎｍより大きく、
前記ＮＭＯＳゲート仕事関数は、該第２金属第２厚さに実質的に応じる、
請求項３４に記載のＭＯＳＦＥＴ。
【請求項４２】
前記第１金属第３厚さは、約１．５ナノメートル（ｎｍ）より小さく、
前記第２金属第４厚さは、約１０ｎｍより大きく、
前記ＰＭＯＳゲート仕事関数は、該第２金属第４厚さに実質的に応じる、
請求項３４に記載のＭＯＳＦＥＴ。
【請求項４３】
前記第１金属第１厚さは、約２０ｎｍより大きく、
前記ＮＭＯＳゲート仕事関数は、該第１金属第１厚さに実質的に応じる、
請求項３４に記載のＭＯＳＦＥＴ。
【請求項４４】
前記第１金属第３厚さは、約２０ｎｍより大きく、
前記ＰＭＯＳゲート仕事関数は、該第１金属第３厚さに実質的に応じる、
請求項３４に記載のＭＯＳＦＥＴ。
【請求項４５】
前記第１金属第１厚さは、０〜２０ｎｍの範囲であり、
前記第１金属第３厚さは、０〜２０ｎｍの範囲である、
請求項３４に記載のＭＯＳＦＥＴ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にＣＭＯＳ製造プロセスに関する。より詳細には、本発明は、スタック金属ゲートを使用してゲート仕事関数およびトランジスタしきい値電圧を制御するＣＭＯＳデバイスに関する。
【背景技術】
【０００２】
相補金属酸化物半導体（ＣＭＯＳ）回路におけるＮＭＯＳおよびＰＭＯＳ構成要素のしきい値電圧（Ｖｔｈ）は、速度、待機電流および動作電流性能特性に大きく影響する。Ｖｔｈは、「オフ」電流を最小にしながら「オン」電流を最大にするように設定しなければならない。通常、これは回路設計およびアプリケーションによって決定されるトレードオフである。典型的に、Ｖｔｈは、Ｖｔｈ調節注入を有するトランジスタのチャネル領域における降下レベルの微調整を介して調節される。トランジスタの形状サイズはスケールダウンに寄与するので、短チャネル効果の低減かつパンチスルー（ｐｕｎｃｈｔｈｒｏｕｇｈ）と注入およびアニーリングによるドレイン誘導バリア低下の低減のための対策は、デバイス速度を非常に制限する。
【０００３】
Ｖｔｈを調節する別の方法として、ゲートの仕事関数が制御され得る。これは、通常、ゲートポリシリコンへの注入によってなされる。ここで、ＮＭＯＳには、ゲートにドナー型ドーパントを注入し、ＰＭＯＳゲートにはアクセプタ型ドーパントを注入する。しかし、ドープされたポリシリコンゲートを使用すると別の問題が生じる。ゲート誘電体を通ってチャネルへドーパントが拡散することは、Ｖｔｈおよびゲート誘電体の近傍のポリシリコン空乏に影響し、トランジスタの性能を制限する。この拡散問題は金属ゲート材料を使用することによって対処される。
【０００４】
金属ゲート技術を使用すると、ＮおよびＰ型のＭＯＳＦＥＴに対して適切な仕事関数材料を選択する必要がある。仕事関数は、フェルミ順位から真空へ電子を除去するために必要なエネルギーである。仕事関数は、異なる材料間、および異なる金属間でさえ、異なる。ＮＭＯＳおよびＰＭＯＳの必要とする仕事関数は異なるので、通常その金属材料は異なる。
【０００５】
従来の製造プロセスは、ポリシリコンの選択に組み合わせたチャネル注入か、または金属ゲート材料のいずれかを使用してきた。したがって、ゲートの仕事関数は、ゲート金属材料の選択に影響されてきた。相補ＮＭＯＳおよびＰＭＯＳに必要とされるようにトランジスタに同じウェハ上に異なるゲート仕事関数を生成するには、異なるゲート材料が必要とされてきた。しかし、ＮＭＯＳおよびＰＭＯＳゲートにおいて完全に異なる金属材料を使用すると、製造ステップ数が増え、かつ複雑となって望ましくない。
【０００６】
ＣＭＯＳデバイスのＰＭＯＳおよびＮＭＯＳゲートで共通の材料が使用できれば利点となる。
【０００７】
同じゲート金属材料を使用して異なる仕事関数が生成できれば利点となる。
【発明の開示】
【課題を解決するための手段】
【０００８】
本発明は、ゲート誘電体上のデュアル金属スタックにおける金属の厚さの調節に応じてトランジスタのＶｔｈを微調整することを可能にする。例えば、デュアル金属ゲートスタックの底部金属厚さを調整することによって、ゲートの仕事関数は、一つの金属の値と他方の金属の値との間で変化させ得る。
【０００９】
したがって、金属ゲートスタックを有するＭＯＳＦＥＴトランジスタにおけるしきい値電圧を設定するための方法が提供される。方法は、チャネル領域上に配置されるゲート酸化物層を形成するステップと、ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップと、第１金属層上に配置される第２厚さを有する第２金属層を形成するステップと、第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップとを含む。
【００１０】
１つの実施例において、第１金属層を形成するステップは、約１．５ナノメートル（ｎｍ）より小さい第１厚さを含む。第２金属を形成するステップは、約１０ｎｍより大きい第２厚さを含む。ここで、ゲート仕事関数を設定するステップは、第２金属第２厚さに実質的に応じるゲート仕事関数を設定するステップを含む。あるいは、第１金属層を形成するステップは、約２０ｎｍより大きい第１厚さを含む。ここで、ゲート仕事関数を設定するステップは、第１金属第１厚さに実質的に応じるようにゲート仕事関数を設定するステップを含む。
【００１１】
さらに言い換えると、第１金属層を形成するステップは、低仕事関数を有する第１金属を含み、第２金属を形成するステップは、高仕事関数を有する第２金属を含む。ここで、ゲート仕事関数を設定するステップは、高および低仕事関数の組み合わせに応じるゲート仕事関数を設定するステップを含む。あるいは、第１金属層は高仕事関数を有し得、第２金属層は低仕事関数を有し得る。
【００１２】
本発明の方法は、金属ゲートスタックを有するＭＯＳＦＥＴトランジスタにおいて、しきい値電圧を設定する方法であって、チャネル領域上に配置されるゲート酸化物層を形成するステップと、該ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップと、該第１金属層上に配置される第２厚さを有する第２金属層を形成するステップと、該第１金属第１厚さおよび該第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップとを含み、これにより、上記目的が達成される。
【００１３】
前記ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、約１．５ナノメートル（ｎｍ）より小さい該第１厚さを含み、前記第１金属層上に配置される第２厚さを有する第２金属層を形成するステップは、約１０ｎｍより大きい該第２厚さを含み、前記第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップは、該第２金属第２厚さに実質的に応じるゲート仕事関数を設定するステップを含んでもよい。
【００１４】
前記ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、約２０ｎｍより大きい該第１厚さを含み、前記第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップは、該第１金属第１厚さに実質的に応じるゲート仕事関数を設定するステップを含んでもよい。
【００１５】
前記ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、低仕事関数を有する該第１金属を含み、前記第１金属層上に配置される第２厚さを有する第２金属層を形成するステップは、該高仕事関数を有する第２金属を含み、前記第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップは、高および低仕事関数の組み合わせに応じるゲート仕事関数を設定するステップを含んでもよい。
【００１６】
前記低仕事関数を有する第１金属層を形成するステップは、Ｗ、Ｔｉ、Ｔａのような元素金属材料、ならびにＴａ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される該第１金属材料を含み、前記高仕事関数を有する第２金属層を形成するステップは、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される該第２金属を含んでもよい。
【００１７】
前記ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、高仕事関数を有する該第１金属を含み、前記第１金属層上に配置される第２厚さを有する第２金属層を形成するステップは、該低仕事関数を有する第２金属を含み、前記第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップは、高および低仕事関数の組み合わせに応じるゲート仕事関数を設定するステップを含んでもよい。
【００１８】
前記高仕事関数を有する第１金属層を形成するステップは、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される該第１金属を含み、前記低仕事関数を有する第２金属層を形成するステップは、Ｗ、Ｔｉ、Ｔａのような元素金属材料、およびＴａ−ＮならびにＴｉ−Ｎのような二元金属を含む群から選択される該第２金属材料を含んでもよい。
【００１９】
前記第１金属層上に配置される第２厚さを有する第２金属層を形成するステップは、該第２金属を該第２厚さより大きな初期厚さに堆積するステップと、該初期厚さマイナス該第２厚さに等しい該第２金属厚さの層を、化学エッチングおよび化学機械研磨（ＣＭＰ）を含む群から選択されるプロセスによって、除去するステップとを含んでもよい。
【００２０】
前記ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、該第１金属を該第１厚さより大きな初期厚さに堆積するステップと、該初期厚さマイナス該第１厚さに等しい該第１金属厚さの層を、化学エッチングおよび化学機械研磨（ＣＭＰ）を含む群から選択されるプロセスによって、除去するステップとを含んでもよい。
【００２１】
前記ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、０〜２０ｎｍの範囲の該第１金属第１厚さを形成するステップ含んでもよい。
【００２２】
前記第１金属第１厚さおよび該第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップは、しきい値電圧（Ｖｔｈ）を設定するステップを含んでもよい。
【００２３】
本発明の方法は、金属ゲートスタックを有するデュアルゲートＭＯＳＦＥＴトランジスタにおいて、しきい値電圧を設定する方法であって、ＮＭＯＳおよびＰＭＯＳチャネル領域上に配置されるゲート酸化物層を形成するステップと、該ＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップと、該ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップと、該第１厚さを有する第１金属層上に配置される第２厚さを有する第２金属層を形成するステップと、該第３厚さを有する第１金属層上に配置される第４厚さを有する第２金属層を形成するステップと、該第１金属第１厚さおよび該第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定するステップと、該第１金属第３厚さおよび該第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定するステップとを含み、これにより、上記目的が達成される。
【００２４】
前記ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップは、該第１金属を該第１厚さに堆積するステップと、該第１金属を該第３厚さにエッチングするステップとを含んでもよい。
【００２５】
前記ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップは、該第１金属を該第１厚さに堆積するステップと、該第１金属をゼロに等しい該第３厚さにエッチングするステップとを含んでもよい。
【００２６】
前記第１金属第１厚さおよび該第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定するステップは、該第１金属第１厚さに実質的に応じる仕事関数を設定するステップを含み、前記第１金属第３厚さおよび該第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定するステップは、該第２金属第４厚さに実質的に応じる仕事関数を設定するステップを含んでもよい。
【００２７】
前記第１金属第１厚さおよび該第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定するステップは、該第２金属第２厚さに実質的に応じる仕事関数を設定するステップを含み、前記第１金属第３厚さおよび該第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定するステップは、該第１金属第３厚さに実質的に応じる仕事関数を設定するステップを含んでもよい。
【００２８】
前記ＮＭＯＳおよびＰＭＯＳゲート酸化物層上に配置される第１金属層を形成するステップは、低仕事関数を有する該第１金属を含み、前記第１金属層上に配置される第２金属層を形成するステップは、高仕事関数を有する該第２金属を含んでもよい。
【００２９】
前記低仕事関数を有する第１金属層を形成するステップは、Ｗ、Ｔｉ、Ｔａのような元素金属材料、およびＴａ−ＮならびにＴｉ−Ｎのような二元金属を含む群から選択される材料である該第１金属を含み、前記高仕事関数を有する第２金属層を形成するステップは、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料である該第２金属を含んでもよい。
【００３０】
前記ＮＭＯＳおよびＰＭＯＳゲート酸化物層上に配置される第１金属層を形成するステップは、高仕事関数を有する該第１金属を含み、前記第１金属層上に配置される第２金属層を形成するステップは、低仕事関数を有する該第２金属を含んでもよい。
【００３１】
前記高仕事関数を有する第１金属層を形成するステップは、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料である該第１金属を含み、前記低仕事関数を有する第２金属層を形成するステップは、Ｗ、Ｔｉ、Ｔａのような元素金属材料、およびＴａ−ＮならびにＴｉ−Ｎのような二元金属を含む群から選択される材料である該第２金属を含んでもよい。
【００３２】
前記ＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、約１．５ナノメートル（ｎｍ）より小さい該第１厚さを含み、前記第１金属層上に配置される第２厚さを有する第２金属層を形成するステップは、約１０ｎｍより大きい該第２厚さを含み、前記第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定するステップは、該第２金属第２厚さに実質的に応じるゲート仕事関数を設定するステップを含んでもよい。
【００３３】
前記ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップは、約１．５ナノメートル（ｎｍ）より小さい該第１厚さを含み、前記第１金属層上に配置される第４厚さを有する第２金属層を形成するステップは、約１０ｎｍより大きい該第２厚さを含み、前記第１金属第３厚さおよび第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定するステップは、該第２金属第４厚さに実質的に応じるゲート仕事関数を設定するステップを含んでもよい。
【００３４】
前記ＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、約２０ｎｍより大きい該第１厚さを含み、前記第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定するステップは、該第１金属第１厚さに実質的に応じる該ＮＭＯＳゲート仕事関数を設定するステップを含んでもよい。
【００３５】
前記ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップは、約２０ｎｍより大きい該第３厚さを含み、前記第１金属第３厚さおよび第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定するステップは、該第１金属第３厚さに実質的に応じる該ＰＭＯＳゲート仕事関数を設定するステップを含んでもよい。
【００３６】
前記ＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、０〜２０ｎｍの範囲の該第１厚さを形成するステップを含み、前記ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップは、０〜２０ｎｍの範囲の該第３厚さを形成するステップを含んでもよい。
【００３７】
本発明のＭＯＳＦＥＴは、シリコンチャネル領域と、該チャネル領域上に配置されるゲート酸化物層と、ゲートであって、該ゲート酸化物層上に配置される第１厚さを有する第１金属層と、該第１金属層上に配置される第２厚さを有する第２金属層であって、該第１金属層に拡散しない、第２金属層と、該第１金属第１厚さおよび該第２金属第２厚さに応じるゲート仕事関数とを含み、これにより、上記目的が達成される。
【００３８】
前記第１金属第１厚さは、約１．５ナノメートル（ｎｍ）より小さく、前記第２金属第２厚さは、約１０ｎｍより大きく、前記ゲート仕事関数は、該第２金属第２厚さに実質的に応じてよい。
【００３９】
前記第１金属第１厚さは、約２０ｎｍより大きく、前記ゲート仕事関数は、該第１金属第１厚さに実質的に応じてよい。
【００４０】
前記第１金属は、低仕事関数を有し、前記第２金属は、高仕事関数を有し、前記ゲート仕事関数は、高および低仕事関数の組み合わせに応じてよい。
【００４１】
前記第１金属は、Ｗ、Ｔｉ、Ｔａのような元素金属、ならびにＴａ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料であり、前記第２金属は、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料を含んでよい。
【００４２】
前記第１金属は、高仕事関数を有し、前記第２金属は、低仕事関数を有し、前記ゲート仕事関数は、高および低仕事関数の組み合わせに応じてよい。
【００４３】
前記第１金属は、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料を含み、前記第２金属は、Ｗ、Ｔｉ、Ｔａのような元素金属、およびＴａ−ＮならびにＴｉ−Ｎのような二元金属を含む群から選択される材料を含んでよい。
【００４４】
前記第１金属第１厚さは、０〜２０ｎｍの範囲でよい。
【００４５】
本発明のデュアルゲートＭＯＳＦＥＴは、ＮＭＯＳおよびＰＭＯＳチャネル領域上に配置されるゲート酸化物層と、該ＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層と、該第１厚さを有する第１金属層上に配置される第２厚さを有する第２金属層であって、該第１金属層に拡散しない、第２金属層と、該ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層と、該第３厚さを有する第１金属層上に配置される第４厚さを有する第２金属層であって、該第１金属層に拡散しない、第２金属層と、該第１金属第１厚さおよび該第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数と、該第１金属第３厚さおよび該第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数とを含み、これにより、上記目的が達成される。
【００４６】
前記ＮＭＯＳゲート仕事関数は、前記第１金属第１厚さに実質的に応じ、前記ＰＭＯＳゲート仕事関数は、前記第２金属第４厚さに実質的に応じてよい。
【００４７】
前記ＮＭＯＳゲート仕事関数は、前記第２金属第２厚さに実質的に応じ、前記ＰＭＯＳゲート仕事関数は、前記第１金属第３厚さに実質的に応じてよい。
【００４８】
前記第１金属は、低仕事関数を有し、前記第２金属は、高仕事関数を有し、前記ＮＭＯＳおよびＰＭＯＳゲート仕事関数は、高および低仕事関数の組み合わせに応じてよい。
【００４９】
前記第１金属は、Ｗ、Ｔｉ、Ｔａのような元素金属、ならびにＴａ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料であり、前記第２金属は、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料を含んでよい。
【００５０】
前記第１金属は、高仕事関数を有し、前記第２金属は、低仕事関数を有し、前記ＮＭＯＳおよびＰＭＯＳゲート仕事関数は、高および低仕事関数の組み合わせに応じてよい。
【００５１】
前記第１金属は、Ｉｒ、ＰｔおよびＣｕのような元素金属ならびにＷ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料を含み、前記第２金属は、Ｗ、Ｔｉ、Ｔａのような元素金属、ならびにＴａ−ＮおよびＴｉ−Ｎのような二元金属を含む群から選択される材料を含んでよい。
【００５２】
前記第１金属第１厚さは、約１．５ナノメートル（ｎｍ）より小さく、前記第２金属第２厚さは、約１０ｎｍより大きく、前記ＮＭＯＳゲート仕事関数は、該第２金属第２厚さに実質的に応じてよい。
【００５３】
前記第１金属第３厚さは、約１．５ナノメートル（ｎｍ）より小さく、前記第２金属第４厚さは、約１０ｎｍより大きく、前記ＰＭＯＳゲート仕事関数は、該第２金属第４厚さに実質的に応じてよい。
【００５４】
前記第１金属第１厚さは、約２０ｎｍより大きく、前記ＮＭＯＳゲート仕事関数は、該第１金属第１厚さに実質的に応じてよい。
【００５５】
前記第１金属第３厚さは、約２０ｎｍより大きく、前記ＰＭＯＳゲート仕事関数は、該第１金属第３厚さに実質的に応じてよい。
【００５６】
前記第１金属第１厚さは、０〜２０ｎｍの範囲であり、前記第１金属第３厚さは、０〜２０ｎｍの範囲であってよい。
【００５７】
上記方法およびデュアル金属ゲートを有するＭＯＳＦＥＴデバイスのさらなる詳細を以下に示す。
【発明の効果】
【００５８】
本発明によれば、ゲート酸化物層上に配置される第１厚さを有する第１金属層が形成され、第１金属層上に配置される第２厚さを有する第２金属層が形成され、第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数が設定されえる。したがって、ＣＭＯＳデバイスのＰＭＯＳおよびＮＭＯＳゲートで共通の材料が使用できる。同じゲート金属材料を使用して異なる仕事関数が生成できる。その結果、ＮＭＯＳおよびＰＭＯＳゲートにおいて完全に異なる金属材料を使用する必要がなくなり、製造ステップ数を減らすことができる。
【発明を実施するための最良の形態】
【００５９】
図１〜５は、本発明の金属ゲートスタックＭＯＳＦＥＴを完成するプロセスにおけるステップを例示する。図１は、ゲート作製前の本発明のＭＯＳＦＥＴ１００の部分断面図である。所望のデュアル金属ゲートを堆積する前に、ＭＯＳＦＥＴ構造を任意の当該技術水準の方法によって形成する。ゲート置換プロセスを例示する実施例を示す。しかし、本発明のプロセスはまた、自己アライニングゲートプロセスに適用可能である。シリコン（Ｓｉ）基板１０２、フィールド酸化物領域１０４、および基板１０２とフィールド酸化物領域１０４上に配置されるゲート誘電体１０６を示す。ゲート誘電体は、堆積または成長が可能な任意の種類の従来材料であり得る。
【００６０】
図２は、図１のＭＯＳＦＥＴの第１金属層の堆積後の部分断面図である。所望の厚さ（例えば、５０Å）を有する第１金属（または他のゲート材料）の薄膜層２００は、任意の技術水準の方法によって堆積される。構造の設計に依存して、薄膜の組成は、Ｗ、ＴｉまたはＴａのような元素膜、Ｔａ−ＮまたはＴｉ−Ｎのような二元材料、もしくは２つより多い元素からなる化合物であり得る。本発明は、いずれの特定リストの材料に制限されない。
【００６１】
図３は、図２のＭＯＳＦＥＴの第２金属層の堆積後の部分断面図である。所望の厚さ（例えば、２０００Å）を有する第２金属（または他のゲート材料）の層３００は、任意の技術水準の方法によって堆積される。構造の設計に依存して、薄膜の組成は、Ａｌ、ＰｔまたはＣｕのような元素膜、Ｗ−ＮまたはＴｉ−Ｎのような二元材料、もしくは２つより多い元素からなる化合物であり得る。本発明は、やはりいずれの特定リストの材料に制限されない。
【００６２】
図４は、図３のＭＯＳＦＥＴのエッチングプロセス後の断面図である。金属スタック２００／３００は、エッチングまたは化学機械研磨（ＣＭＰ）のいずれかによって所望されるような金属ゲートスタックを形成する。得られた構造は次に、必要に応じて、熱、電気または機械処理され得る。
【００６３】
図５は、完成したＭＯＳＦＥＴの部分断面図である。ＭＯＳＦＥＴ１００は、シリコンチャネル領域５００、およびチャネル領域５００上に配置されるゲート酸化物層１０６を含む。ゲート５０２は、ゲート酸化物層１０６上に配置される第１厚さ５０４を有する第１金属層２００を含む。第２金属層３００（第１金属層２００からの拡散なし）は第２厚さ５０６を有し、第１金属層２００上に配置される。ゲート５０２は、第１金属第１厚さ５０４および第２金属第２厚さ５０６に応じたゲート仕事関数を有する。
【００６４】
本明細書中、用語「拡散なし」は、２つの金属層がアニーリングプロセスによって意図的に拡散されないことを意味する。そのようなアニーリングプロセスは、例えば、２つの金属を完全に混合する（平衡状態に達する）ことを確実に行う。一般に、金属は互いに接触すると拡散する。しかし、場合によっては（例えば、ＴｉＮ／Ｐｔのような化合物／金属を使用する場合）、拡散量は少ない。拡散量の少ない上部金属もやはり拡散なしと考えられる。言い換えると、Ｔｉ／Ｐｔのような金属の組み合わせを使用する場合、少量の拡散は避けられないが、このような部分拡散は、より一般的な金属の拡散なし状態と矛盾はしない。いくつかの局面において、２つの金属層の間には組成が変化していく界面層が形成され得る。ここで、界面層が拡散なし金属スタック厚さの小さな部分から形成される、拡散なし金属の２つ層が存在する。
【００６５】
ＭＯＳＦＥＴのいくつかの局面において、第１金属第１厚さ５０４は、約１．５ナノメートル（ｎｍ）未満であり、第２金属第２厚さ５０６は、約１０ｎｍ未満である。用語「約」または「およそ」は、従来のＩＣ製造許容範囲を認識した上でこれらの厚さ（および下記の他の厚さ）を示すために使用される。上記の例において、ゲート仕事関数は、第１金属第１厚さが比較的薄いと考えられるので、第２金属第２厚さに実質的に応じる。本明細書中、用語「実質的に」は、「主に」を意味する。例えば、ゲート仕事関数が第２金属第２厚さに実質的に応じる場合は、第１金属第１厚さが比較的大きく変化しても総仕事関数は比較的小さな変化しか生じない。実際には、第１金属第１厚さ５０４は０〜２０ｎｍの範囲である。第１金属第１厚さ５０４が約２０ｎｍより大きい場合、第１厚さは比較的厚いと考えられ、ゲート仕事関数は第１金属第１厚さに実質的に応じる。これらは、第１または第２金属厚さのいずれかが他方より圧倒的に大きい極端な状態である。第１金属第１厚さ５０４が１．５〜２０ｎｍの範囲にある場合、仕事関数は両方の金属層の厚さに依存するようになる。第１および第２厚さの組み合わせ効果は、第１金属第１厚さ５０４が１．５〜１０ｎｍの範囲にある場合にさらにより著しい。
【００６６】
一般に、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ、Ｚｒ、ＴａＮおよび等価な金属は仕事関数が低く、他方Ｐｔ、Ｉｒ、Ｎｉ、Ｃｏ、ＷＮおよび等価な金属は仕事関数が高い。ＭＯＳＦＥＴのいくつかの局面において、第１金属２００は低い仕事関数を有し、第２金属３００は高い仕事関数を有する。ゲート仕事関数は、高いおよび低い仕事関数の組み合わせに応じる。例えば、第１金属２００は、Ｗ、Ｔｉ、Ｔａのような元素金属材料、もしくはＴａ−ＮまたはＴｉ−Ｎのような二元金属であり得る。第２金属３００は、Ｉｒ、ＰｔまたはＣｕのような元素金属またはＷ−ＮおよびＴｉ−Ｎのような二元金属であり得る。あるいは、第１金属２００が高い仕事関数を有し、第２金属３００が低い仕事関数を有する。例えば、第２金属３００は、Ｗ、Ｔｉ、Ｔａのような元素金属材料、もしくはＴａ−ＮまたはＴｉ−Ｎのような二元金属であり得る。第１金属２００は、Ｉｒ、ＰｔまたはＣｕのような元素金属またはＷ−ＮおよびＴｉ−Ｎのような二元金属であり得る。上記リストの金属は、可能な材料をすべて含むリストではない。他の材料も使用され得る。
【００６７】
図６は、金属ゲートスタックを有する本発明のデュアルゲートＭＯＳＦＥＴ６００の部分断面図である。ＭＯＳＦＥＴ６００は、ＮＭＯＳおよびＰＭＯＳチャネル領域６０６／６０８それぞれの上に配置されるゲート酸化物層６０２／６０４を含む。第１金属層６１０は、第１厚さ６１２を有し、ＮＭＯＳゲート酸化物層６０２上に配置される。第２金属層６１４は、第１金属層６１０への拡散がなく、第２厚さ６１６を有し、第１金属第１厚さ６１２上に配置される。ＮＭＯＳゲート仕事関数は、第１金属第１厚さ６１２および第２金属第２厚さ６１６の組み合わせに応じる。
【００６８】
第１金属層６１０は、第３厚さ６１８を有し、ＰＭＯＳゲート酸化物層６０４上に配置される。第２金属層６１４は、第１金属層６１０への拡散がなく、第４厚さ６２０を有し、第１金属第３厚さ６１８上に配置される。ＰＭＯＳゲート仕事関数は、第１金属第３厚さ６１８および第２金属第４厚さ６２０の組み合わせに応じる。
【００６９】
いくつかの局面において、ＮＭＯＳゲート仕事関数は、第１金属第１厚さに実質的に応じ、ＰＭＯＳゲート仕事関数は第２金属第４厚さに実質的に応じる。例えば、第１厚さが２０ｎｍより大きく、第３厚さが１．５ｎｍより小さい場合である。あるいは、例えば、ＮＭＯＳゲート仕事関数は第２金属第２厚さ（例えば、第１厚さが１．５ｎｍより小さい場合）に実質的に応じ、ＰＭＯＳゲート仕事関数は第１金属第３厚さ（第３厚さは比較的厚く、例えば、１０ｎｍより大きい）に実質的に応じる。
【００７０】
第１金属６１０は低い仕事関数を有し、第２金属６１４は高い仕事関数を有して、ＮＭＯＳおよびＰＭＯＳゲート仕事関数が高いおよび低い仕事関数の組み合わせに応じるようにし得る。例えば、第１金属６１０は、Ｗ、Ｔｉ、またはＴａのような元素金属材料、もしくはＴａ−ＮまたはＴｉ−Ｎのような二元金属であり得る。第２金属６１４は、Ａｌ、ＰｔまたはＣｕのような元素金属またはＷ−ＮおよびＴｉ−Ｎのような二元金属であり得る。
【００７１】
あるいは、第１金属６１０が高い仕事関数を有し、第２金属６１４が低い仕事関数を有し、ＮＭＯＳおよびＰＭＯＳゲート仕事関数が高いおよび低い仕事関数の組み合わせに応じる。例えば、第２金属６１４は、Ｗ、Ｔｉ、Ｔａのような元素金属材料、もしくはＴａ−ＮまたはＴｉ−Ｎのような二元金属であり得る。第１金属６１０は、Ａｌ、ＰｔまたはＣｕのような元素金属またはＷ−ＮまたはＴｉ−Ｎのような二元金属であり得る。
【００７２】
いくつかの局面において、第１金属第１厚さ６１２は約１．５ｎｍ未満であり、第２金属第２厚さ６１６は約１０ｎｍより大きく、ＮＭＯＳゲート仕事関数は第２金属第２厚さ６１６に実質的に応じる。同様に、第１金属第３厚さ６１８が約１．５ｎｍ未満であり、第２金属第４厚さ６２０は約１０ｎｍより大きい場合は、ＰＭＯＳゲート仕事関数は第２金属第４厚さに実質的に応じる。
【００７３】
他の局面において、第１金属第１厚さ６１２は約２０ｎｍより大きく、ＮＭＯＳゲート仕事関数は第１金属第１厚さ６１２に実質的に応じる。同様に、第１金属第３厚さ６１８が約２０ｎｍより大きい場合、ＰＭＯＳゲート仕事関数は第１金属第３厚さ６１８に実質的に応じる。したがって、ＮＭＯＳおよびＰＭＯＳゲートの仕事関数は、一般に０〜２０ｎｍの範囲の第１金属第１厚さ６１２および０〜２０ｎｍの範囲の第１金属第３厚さ６１８によって制御され得る。
【００７４】
（機能説明）
図７は、第１ゲート金属厚さの関数としてのしきい値電圧を例示するグラフである。２つの金属間の仕事関数差に依存して、トランジスタのしきい値電圧は、第１金属の厚さを調節することによって制御され得る。例えば、ゲート金属スタックはＴｉＮ／Ａｌスタックであり得る。ここで、ＴｉＮは第１金属である。ＴｉＮが非常に薄い（＜１．５ｎｍ）場合、仕事関数はＡｌのみからなるゲートと一致する。ＴｉＮ層厚が６ｎｍへ向かって増加するにつれ、しきい値電圧は増加する。ＴｉＮ層厚が２０ｎｍを超えて増加すると、仕事関数はＴｉＮ層が圧倒的に大きくなり、しきい値電圧はＴｉＮのみからなる金属ゲートに一致する。したがって、１〜１０ｎｍのより小さい（第１）金属厚さは、有効なスタック仕事関数を変更し、仕事関数を第１および第２金属層厚の両方に応じさせる際に極めて重要である。
【００７５】
図８は、金属ゲートスタックを有するＭＯＳＦＥＴトランジスタにおいてしきい値電圧を設定するための本発明の方法を例示するフローチャートである。方法（および下記の図９の方法）は説明の簡単のために番号付けされたステップのシーケンスとして図示するが、明示的に述べない限り、番号付けから順番は推測されない。これらのステップのいくつかは省略され得るか、並列に行われ得るか、またはシーケンスの順番を厳密に維持する必要なく行われ得る。方法はステップ８００で開始する。
【００７６】
ステップ８０２は、チャネル領域上に配置されるゲート酸化物層を形成する。ステップ８０４は、ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成する。ステップ８０６は、第１金属層上に形成される第２厚さを有する第２金属層を形成する。ステップ８０８は、第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定する。方法のいくつかの局面において、第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップは、しきい値電圧（Ｖｔｈ）を設定するステップを含む。
【００７７】
いくつかの局面において、ステップ８０４においてゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、約１．５ナノメートル（ｎｍ）より小さい第１厚さを含む。ステップ８０６において第１金属層上に配置される第２厚さを有する第２金属層を形成するステップは、約１０ｎｍより大きい第２厚さを含む。ステップ８０８において第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップは、第２金属第２厚さに実質的に応じるゲート仕事関数を設定するステップを含む。
【００７８】
あるいは、ステップ８０４においてゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、約２０ｎｍより小さい第１厚さを含む。ステップ８０８において第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるゲート仕事関数を設定するステップは、第１金属第１厚さに実質的に応じる仕事関数を設定するステップを含む。一般に、ステップ８０４において第１金属層を形成するステップは、０〜２０ｎｍの範囲の第１金属第１厚さを形成するステップを含む。
【００７９】
いくつかの局面において、ステップ８０４において第１金属層を形成するステップは、低い仕事関数を有する第１金属を含み、ステップ８０６において第２金属層を形成するステップは、高い仕事関数を有する第２金属を含む。ステップ８０８においてゲート仕事関数を設定するステップは、高および低仕事関数の組み合わせに応じるゲート仕事関数を設定するステップを含む。例えば、ステップ８０４において低仕事関数を有する第１金属層を形成するステップは、Ｗ、Ｔｉ、Ｔａのような元素金属材料、もしくはＴａ−ＮまたはＴｉ−Ｎのような二元金属を使用するステップを含み得る。ステップ８０６において高仕事関数を有する第２金属層を形成するステップは、Ｉｒ、ＰｔまたはＣｕのような元素金属またはＷ−ＮおよびＴｉ−Ｎのような二元金属を使用するステップを含み得る。
【００８０】
あるいは、ステップ８０４において第１金属層を形成するステップは、Ｉｒ、ＰｔまたはＣｕのような元素金属またはＷ−ＮおよびＴｉ−Ｎのような二元金属を使用するステップを含む。ステップ８０６において第２金属層を形成するステップは、Ｗ、Ｔｉ、Ｔａのような元素金属材料、もしくはＴａ−ＮまたはＴｉ−Ｎのような二元金属を使用するステップを含む。ステップ８０８においてゲート仕事関数を設定するステップは、高および低仕事関数の組み合わせに応じるゲート仕事関数を設定するステップを含む。
【００８１】
本方法のいくつかの局面において、ステップ８０６において第１金属層上に配置される第２厚さを有する第２金属層を形成するステップは、サブステップを含む。ステップ８０６ａは、第２金属を第２厚さより大きな初期厚さに堆積する。ステップ８０６ｂは、初期厚さマイナス第２厚さに等しい第２金属厚さの層を、化学エッチングまたは化学機械研磨（ＣＭＰ）のようなプロセスによって、除去する。
【００８２】
他の局面において、ステップ８０４において第１金属層上に配置される第１厚さを有する第１金属層を形成するステップは、サブステップを含む。ステップ８０４ａは、第１金属を第１厚さより大きな初期厚さに堆積する。ステップ８０４ｂは、初期厚さマイナス第１厚さに等しい第１金属厚さの層を、化学エッチングまたはＣＭＰのようなプロセスによって、除去する。
【００８３】
図９は、ゲート金属スタックを有するデュアルゲートＭＯＳＦＥＴにおいてしきい値電圧を設定するための本発明の方法を例示する。ステップ９００で開始する。ステップ９０２は、ＮＭＯＳおよびＰＭＯＳチャネル領域上にゲート酸化物層を形成する。ステップ９０４は、ＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層を形成する。ステップ９０６は、ＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成する。ステップ９０８は、第１厚さを有する第１金属層上に配置される第２厚さを有する第２金属層を形成する。ステップ９１０は、第３厚さを有する第１金属層上に配置される第４厚さを有する第２金属層を形成する。ステップ９１２は、第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定する。ステップ９１４は、第１金属第３厚さおよび第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定する。
【００８４】
いくつかの局面において、ステップ９０６においてＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップは、サブステップ（図示せず）を含む。ステップ９０６ａは第１金属を第１厚さに堆積する。ステップ９０６ｂは、第１金属を第３厚さにエッチングする。例えば、第１厚さは、第３厚さよりも厚くして、ＮＭＯＳおよびＰＭＯＳゲート仕事関数を異なるようにし得る。例えば、いくつかの局面において、ステップ９０６ｂは、第１金属をゼロに等しい第３厚さにエッチングし得る。他の状況において、第１厚さは第３厚さよりも小さくあり得るか、あるいは、第１厚さは第３厚さに等しくあり得る。
【００８５】
いくつかの局面において、ステップ９１２において第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定するステップは、例えば、第１厚さが比較的厚い（上記に規定のような）場合、第１金属第１厚さに実質的に応じる仕事関数を設定するステップを含む。いくつかの局面において、ステップ９１４において第１金属第３厚さおよび第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定するステップは、例えば、第３厚さが比較的薄い（上記に規定のような）場合、第２金属第４厚さに実質的に応じる仕事関数を設定するステップを含む。
【００８６】
あるいは、ステップ９１２においてＮＭＯＳゲート仕事関数を設定するステップは、第２金属第２厚さに実質的に応じる仕事関数を設定するステップを含む（第１厚さが比較的薄い、例えば、１．５ｎｍより小さい場合）。ステップ９１４においてＰＭＯＳゲート仕事関数を設定するステップは、第１金属第３厚さに実質的に応じる仕事関数を設定するステップを含む（第３厚さが比較的厚い、例えば、２０ｎｍより大きい場合）。
【００８７】
本方法のいくつかの局面において、ステップ９０４および９０６においてＮＭＯＳおよびＰＭＯＳゲート酸化物層上に配置される第１金属層を形成するステップは、例えば、Ｗ、Ｔｉ、またはＴａのような元素金属、もしくはＴａ−ＮまたはＴｉ−Ｎのような二元金属を使用する低仕事関数を有する第１金属を含む。ステップ９０８および９１０において第１金属層上に配置される第２金属層を形成するステップは、例えば、Ｉｒ、ＰｔまたはＣｕのような元素金属またはＷ−ＮまたはＴｉ−Ｎのような二元金属を使用する高仕事関数を有する第２金属を含む。
【００８８】
あるいは、ステップ９０４および９０６においてＮＭＯＳおよびＰＭＯＳゲート酸化物層上に配置される第１金属層を形成するステップは、高仕事関数を有する第１金属を含み、ステップ９０８および９１０において第１金属層上に配置される第２金属層を形成するステップは、低仕事関数を有する第２金属を含む。高および低仕事関数金属は、上記の例と同様である。
【００８９】
いくつかの局面において、ステップ９０４においてＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、約１．５ｎｍより小さい第１厚さを含む。ステップ９０８において第１金属層上に配置される第２厚さを有する第２金属層を形成するステップは、約１０ｎｍより大きい第２厚さを含む。ここで、ステップ９１２において第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定するステップは、第２金属第２厚さに実質的に応じるゲート仕事関数を設定するステップを含む。
【００９０】
同様に、ステップ９０６においてＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップは、約１．５ｎｍより小さい第３厚さを含む。ステップ９１０において第１金属層上に配置される第４厚さを有する第２金属層を形成するステップは、約１０ｎｍより大きい第２厚さを含む。ここで、ステップ９１４において第１金属第３厚さおよび第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定するステップは、第２金属第４厚さに実質的に応じるゲート仕事関数を設定するステップを含む。
【００９１】
いくつかの局面において、ステップ９０４においてＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、約２０ｎｍより大きい第１厚さを含む。ステップ９１２において第１金属第１厚さおよび第２金属第２厚さの組み合わせに応じるＮＭＯＳゲート仕事関数を設定するステップは、第１金属第１厚さに実質的に応じるＮＭＯＳゲート仕事関数を設定するステップを含む。同様に、（ステップ９０６）第３厚さが約２０ｎｍより大きい場合、ステップ９１４において第１金属第３厚さおよび第２金属第４厚さの組み合わせに応じるＰＭＯＳゲート仕事関数を設定するステップは、第１金属第３厚さに実質的に応じるＰＭＯＳゲート仕事関数を設定するステップを含む。
【００９２】
通常、ステップ９０４においてＮＭＯＳゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップは、０〜２０ｎｍの範囲の第１厚さを形成するステップ含む。同様に、ステップ９０６においてＰＭＯＳゲート酸化物層上に配置される第３厚さを有する第１金属層を形成するステップは、０〜２０ｎｍの範囲の第３厚さを形成するステップ含む。
【００９３】
スタック金属ゲートＭＯＳＦＥＴデバイスおよび関連の製造プロセスが上記に提示された。ＮＭＯＳＦＥＴ用の金属スタックがＰＭＯＳＦＥＴと異なるようなＣＭＯＳのみを使用するアプリケーションに対して、第１金属層は、通常全ウェハ表面上に堆積される。次に、パターニングおよびエッチングステップが行われる。第１（より下層の）金属層は極端に薄いので（１０ｎｍのオーダー）、ウェットまたはドライプロセスのいずれかによって容易にエッチングされる。第１金属層は完全にエッチングによって除去された場合は、トランジスタはそのゲートとして第２金属ゲート材料を使用するだけである。
【００９４】
種々のゲート金属ならびに第１および第２ゲート金属組み合わせの実施例を記載してきた。しかし、本発明は単にこれらの実施例に制限されない。さらに、金属ゲート材料のみを使用する実施例が記載された。本発明はまた、他の材料、または金属と他の材料との組み合わせを使用して実施可能であり得る。例えば、第１層は金属であり、第２層はポリシリコンであり得る。本発明の他の変形例および実施形態が当業者に想到され得る。
【００９５】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【図面の簡単な説明】
【００９６】
【図１】本発明の金属ゲートスタックＭＯＳＦＥＴを完成するプロセスにおけるステップを例示する図である。
【図２】本発明の金属ゲートスタックＭＯＳＦＥＴを完成するプロセスにおけるステップを例示する図である。
【図３】本発明の金属ゲートスタックＭＯＳＦＥＴを完成するプロセスにおけるステップを例示する図である。
【図４】本発明の金属ゲートスタックＭＯＳＦＥＴを完成するプロセスにおけるステップを例示する図である。
【図５】本発明の金属ゲートスタックＭＯＳＦＥＴを完成するプロセスにおけるステップを例示する図である。
【図６】本発明の金属ゲートスタックを有するデュアルゲートＭＯＳＦＥＴの部分断面図である。
【図７】第１ゲート金属厚さの関数としてのしきい値電圧を例示するグラフである。
【図８】金属ゲートスタックを有するＭＯＳＦＥＴトランジスタにおいてしきい値電圧を設定するための本発明の方法を例示するフローチャートである。
【図９】ゲート金属スタックを有するデュアルゲートＭＯＳＦＥＴにおいてしきい値電圧を設定するための本発明の方法を例示するフローチャートである。
【図１】
2004221596.tif 000003
【図２】
2004221596.tif 000004
【図３】
2004221596.tif 000005
【図４】
2004221596.tif 000006
【図５】
2004221596.tif 000007
【図６】
2004221596.tif 000008
【図７】
2004221596.tif 000009
【図８】
2004221596.tif 000010
【図９】
2004221596.tif 000011