(57)【要約】【課題】動作ばらつきの少ない高速ＳｉＧｅバイポーラトランジスタを提供する。【解決手段】ＳｉＧｅバイポーラトランジスタは、半導体基板と、半導体基板上の第１導電型のコレクタ層と、コレクタ層に接し少なくとも一部にゲルマニウムを含有するようにエピタキシャル成長により形成された第２導電型のベース層と、ベース層に接しエピタキシャル成長により形成された第１の導電型のエミッタ層とを備え、エミッタ層はゲルマニウムと炭素とを含有する。エミッタ層に含有される炭素はドーパントの拡散を防止し、ゲルマニウムは、炭素ドープによる格子定数の変化を補償してエミッタ層を半導体基板材料に格子整合させる作用を有する。【選択図】  図３
2004221195.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上の第１導電型のコレクタ層と、
前記コレクタ層に接し、少なくとも一部にゲルマニウムを含有するようにエピタキシャル成長により形成された第２導電型のベース層と、
前記ベース層に接し、エピタキシャル成長により形成された第１の導電型のエミッタ層と
を備え、前記エミッタ層はゲルマニウムと炭素とを含有することを特徴とする半導体装置。
【請求項２】
前記エミッタ層に含まれる炭素のドーピング濃度は、１×１０２０ｃｍ−３以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記エミッタ層に含まれるゲルマニウムのドーピング濃度は、炭素ドープによる格子定数変化を補償し、前記半導体基板に格子整合する濃度であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
半導体基板上に第１導電型のコレクタ層を形成する工程と、前記コレクタ層に接する第２導電型のベース層を、ゲルマニウムを導入しながらエピタキシャル成長により形成する工程と、
前記ベース層に接する第１導電型のエミッタ層をエピタキシャル成長により形成するとともに、所定濃度のゲルマニウムと炭素とを導入する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
第１導電型の層を成長させる第１成長室と、
第２導電型の層を成長させる第２成長室と、
前記第１成長室と第２成長室を接続する大気遮断搬送室と、
前記大気遮断搬送室を介して、前記第１成長室と第２成長室の間でウエハを大気にさらすことなく搬送する搬送アームとを備えることを特徴とする半導体製造装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタとその製造方法に関し、特に、ベース層をシリコンとゲルマニウムの混晶で形成したＳｉＧｅバイポーラトランジスタとその製造方法に関する。
【０００２】
【従来の技術】
バイポーラトランジスタのうち、ベースを構成する半導体材料として、エミッタおよびコレクタを構成するシリコン材料よりもバンドギャップの狭いシリコン（Ｓｉ）とゲルマニウム（Ｇｅ）の混晶を用いたＳｉＧｅバイポーラトランジスタが知られている。ＳｉＧｅバイポーラトランジスタは、このようなバンドギャップ差を利用して、ベースからエミッタへの少数キャリアの逆注入を抑制しながら、ベース中へ効率よくキャリアを注入することができる。
【０００３】
図１（ａ）は、ＳｉＧｅベースを用いたバイポーラトランジスタのドーピングプロファイルを示し、図１（ｂ）はこのようなＳｉＧｅバイポーラトランジスタの主要部分のデバイス構造を示す図である。図１（ａ）のプロファイルに示すように、このバイポーラトランジスタは高速化のために、ｐ＋型のベース層のＧｅ濃度を傾斜組成とするＳｉＧｅ組成傾斜構造を採用している。Ｇｅ濃度を傾斜組成にすることで、ベース中のバンドギャップを傾斜させ、キャリアのベース走行時間を短縮することができるからである。
【０００４】
ＳｉＧｅの混晶はシリコンとの界面近傍で強い歪状態にあり、ミスフィット転移が発生しやすい。エミッタ−ベース接合面でのミスフィット転移を抑制するために、ベース層のみならず、ベース層との接合面近傍のエミッタ層の一部にもゲルマニウムを導入し、ゲルマニウムの濃度がエミッタ領域からベース領域にかけて逐次漸増する構成とする技術が知られている（たとえば、特許文献１参照）。
【０００５】
図１（ｂ）に示すバイポーラトランジスタは、半導体基板１１０に形成されたｎ＋型の埋込層１１１と、埋込層１１１上でＬＯＣＯＳ酸化膜１２１により区画される領域に位置するｎ型コレクタ層１１２と、ｎ型コレクタ層に接するｐ＋型のＳｉＧｅベース層１１３と、ＳｉＧｅベース層１１３との間でベース−エミッタ接合を形成する熱拡散エミッタ領域１２０と、サイドウォール１１６の間で熱拡散エミッタ領域１２０と接続するｎ＋型多結晶シリコン層１１９を有する。
【０００６】
ｎ＋型多結晶シリコン層１１９は、熱拡散エミッタ領域１２０の拡散源であるとともに、上方の図示しない金属エミッタ電極に接続されてエミッタ接続層として機能する。ＳｉＧｅベース層１１３は、ｐ＋型多結晶シリコン層１１７を介して、上方の図示しない金属ベース電極に接続される。ｎ型コレクタ層１１２は、ｎ＋型埋込層１１１と図示しない同じくｎ＋型の引き出し層を介して、上方の図示しない金属コレクタ電極に接続される。エミッタ層のｐ型ドーパントとしては、一般にリン（Ｐ）が用いられる。
【０００７】
【特許文献１】
特開平５−１４４８３４号公報
【０００８】
【発明が解決しようとする課題】
上述したＳｉＧｅバイポーラトランジスタでは、ｎ＋型多結晶シリコン層１１９を形成後、熱処理することにより、ドーパントを拡散させて熱拡散エミッタ領域１２０を形成している。エミッタ−ベース接合に、熱処理によるドーパント拡散を用いるため、そのドーピングプロファイルは図１（ａ）のＡ、Ｂで示すように、ウエハ面内でばらつきを有する。エミッタ−ベース接合界面は、ｎ型ドーパントプロファイルとｐ型ドーパントプロファイルのクロスポイントで実質的に決まるため、プロファイルがばらつくとベース層の厚さがばらつき、電流利得や遅延時間のばらつきにつながる。また、熱拡散によりエミッタ−ベース接合がゲルマニウム（Ｇｅ）組成傾斜層中に形成されることになり、その界面のばらつきに起因してオン電圧がばらつき、特性が安定しないという問題も生じる。
【０００９】
この問題を回避するために、シリコン（Ｓｉ）のエピタキシャル成長によりエミッタ層を形成し、その際にｎ型ドーパントのドーピングを行ってエミッタ−ベース接合界面を形成することが考えられる。しかし、その後のプロセスで結局は熱処理が必要であり、後工程での熱処理によってドーパントが拡散し、同様の問題が発生する。
【００１０】
そこで本発明は、特性ばらつきの少ないＳｉＧｅバイポーラトランジスタを構成する半導体装置を提供することを目的とする。
【００１１】
また、そのようなＳｉＧｅバイポーラトランジスタを容易に実現することのできる半導体装置の製造方法および成長装置を提供する。
【００１２】
【課題を解決するための手段】
本発明の第１の側面として、半導体装置は、半導体基板と、半導体基板上の第１導電型のコレクタ層と、コレクタ層に接し少なくとも一部にゲルマニウムを含有するようにエピタキシャル成長により形成された第２導電型のベース層と、ベース層に接し、エピタキシャル成長により形成された第１の導電型のエミッタ層とを備え、エミッタ層はゲルマニウムと炭素とを含有する。
【００１３】
エミッタ層に含有される炭素（Ｃ）は、エミッタ層にドープされる所定の導電型（たとえばｎ型）のドーパントの拡散を抑制する作用がある。炭素（Ｃ）はまた、エピタキシャル成長されるエミッタ層の格子定数を小さくする方向に働く。
【００１４】
エミッタ層に含有されるゲルマニウム（Ｇｅ）は、炭素（Ｃ）ドープによる結晶格子の縮み（格子定数の変化）を補償し、半導体基板に格子整合させる作用を有する。
【００１５】
このような構成により、エピタキシャル成長エミッタ層でのドーパント拡散が抑制され、エミッタ−ベース接合界面がエピタキシャル成長により安定して決定される。結果として、デバイス特性のばらつきが抑制され、動作の信頼性が向上する。
【００１６】
また、以降のプロセスでの熱処理によるドーパントの拡散も、この炭素ドープされたエミッタ層で抑止され、ほぼ設計通りのドーピングプロファイルが実現される。
【００１７】
エミッタ層に含まれる炭素のドーピング濃度は、１×１０２０ｃｍ−３以下である。一方、エミッタ層に含まれるゲルマニウムのドーピング濃度は、炭素ドープによる格子定数変化を補償し、半導体基板に格子整合する濃度である。一例として、ゲルマニウム（Ｇｅ）と炭素（Ｃ）は、深さ方向に一定の濃度となるボックス型のドーピングプロファイルを有する。これによりエミッタ層の膜厚方向全体にわたってドーパントの不必要な拡散を抑制することができる。
【００１８】
本発明の第２の側面では、上述した半導体装置の製造方法を提供する。この製造方法は以下の工程を含む。
（ａ）半導体基板上に第１導電型のコレクタ層を形成する。
（ｂ）コレクタ層に接する第２導電型のベース層を、ゲルマニウムを導入しながらエピタキシャル成長により形成する。
（ｃ）ベース層に接する第１導電型のエミッタ層をエピタキシャル成長により形成するとともに、所定濃度のゲルマニウムと炭素とをエミッタ層に導入する。
【００１９】
エミッタ層をエピタキシャル成長により第１導電型に形成するとともに、第１導電型のドーピング部分にゲルマニウムと炭素を導入することによって、エミッタ−ベース接合界面を制御よく形成することができる。さらに、エミッタ層へのゲルマニウムの導入により、エミッタ層を半導体基板材料に格子整合させることができる。
【００２０】
本発明の第３の側面では、異なる導電型の層をドーパントの混入なしに連続して形成することのできる半導体装置の製造装置を提供する。この製造装置は、第１導電型の層を成長させる第１成長室と、第２導電型の層を成長させる第２成長室と、第１成長室と第２成長室を接続する大気遮断搬送室と、大気遮断搬送室を介して第１成長室と第２成長室の間でウエハを大気にさらすことなく搬送する搬送アームとを備える。
【００２１】
このような半導体装置により、ドーパントの相互混入を防止し、ｐ−ｎ接合界面を清浄に保った状態で、異なる導電型の層を連続してエピタキシャル成長することが可能になる。
【００２２】
好ましくは、第１成長室と第２成長室の少なくとも一方は、ドーパントの拡散を抑制するための第１の原料ガスと、前記第１の原料ガスの導入による格子定数の変化を補償し成長層を前記ウエハの基板材料に格子整合させるための第２の原料ガスを導入するためのガス導入ポートを有する。
【００２３】
これにより、異なる導電型の層がヘテロな材料で形成される場合でも、ドーパントの拡散を抑制すると同時に格子整合性よく成長させることができ、２つの層の接合面の制御が容易になる。
【００２４】
【発明の実施の形態】
図２は、本発明の一実施形態に係るＳｉＧｅバイポーラトランジスタのドーピングプロファイルであり、図３は、ＳｉＧｅバイポーラトランジスタの主要部分のデバイス構造を示す断面図である。
【００２５】
本実施形態のＳｉＧｅバイポーラトランジスタは、ｐ型シリコン基板１０と、シリコン基板に形成されたｎ＋型埋込層１１と、ｎ＋型埋込層１１上でＬＯＣＯＳ酸化膜２１により区画される領域に位置するｎ型コレクタ層１２と、ｎ型コレクタ層１２に接しエピタキシャル成長により形成されたｐ＋型ＳｉＧｅベース層１３と、ＳｉＧｅベース層１３に接しエピタキシャル成長により形成されたＧｅ／Ｃドープドｎ型エミッタ層１５とを備え、ｎ型エミッタ層１５は、図１（ａ）に示すようなボックス型のドーピングプロファイルでドープされたゲルマニウム（Ｇｅ）と炭素（Ｃ）とを含有する。
【００２６】
ｐ＋型ＳｉＧｅベース層１３は、１００ｎｍの膜厚を有し、ｐ型ドーパントとして、ドーピング濃度が１×１０１９〜１×１０２０ｃｍ−３のホウ素（Ｂ）を含有する。一方、Ｇｅ／Ｃドープドｎ型エミッタ層１５は、５ｎｍの膜厚を有し、ｎ型ドーパントとして、ドーピング濃度が１×１０１９ｃｍ−３のリン（Ｐ）を含有する。
【００２７】
Ｇｅ／Ｃドープドｎ型エミッタ層１５上に接し、サイドウォール１６上に伸びる高濃度のｎ＋型多結晶シリコン層１９が位置する。ｎ＋型多結晶シリコン層１９は、上方の図示しない金属エミッタ電極に接続され、エミッタ接続層として機能する。
【００２８】
ｐ＋型のＳｉＧｅベース層１３は、ＬＯＣＯＳ酸化膜２１と絶縁膜２３の間に延びるｐ＋型多結晶シリコン層１７を介して、上方の図示しない金属ベース電極に接続される。ｐ＋型ＳｉＧｅベース層１３に電圧を印加することによって、エミッタ−ベース間のエネルギー障壁を制御して、エミッタ層１５からＳｉＧｅベース層１３へキャリアを多量に流入させる。
【００２９】
ｎ型コレクタ層１１２は、ｎ＋型埋込層１１１と、図示しない同じくｎ＋型の引き出し層を介して、上方の図示しない金属コレクタ電極に接続される。
【００３０】
上述したように、ｎ型エミッタ層１５に炭素（Ｃ）を含有させることにより、リン（Ｐ）などのｎ型ドーパントがＳｉＧｅベース１３中に拡散することを防止できる。このようなＧｅ／Ｃドープドｎ型エミッタ層１５は、ＳｉＧｅベース層１３の濃度との関係で、完全に空乏化される濃度と膜厚に選択される。たとえば実施形態では、炭素（Ｃ）のドーピング濃度は深さ方向にほぼ一定し、その濃度は１×１０２０ｃｍ−３以下であるが、ｎ型エミッタ層１５のｎ型ドーピング濃度に対して一桁程度高ければ十分に効果が得られる。
【００３１】
ｎ型エミッタ層１５にゲルマニウム（Ｇｅ）を含有させることにより、炭素ドープによる格子定数の縮小を補償し、エミッタ層をシリコンと格子整合させる。ｎ型エミッタ層１５に含まれるゲルマニウムのドーピング濃度は、実施形態では深さ方向にほぼ一定し、炭素ドープによる格子定数変化を補償し、前記半導体基板に格子整合する濃度である。具体的には、炭素（Ｃ）濃度の５〜１０倍程度とする。
【００３２】
ｐ＋型ＳｉＧｅベース層１３の濃度は、深さ方向に連続して増加し、Ｇｅ／Ｃドープドｎ型エミッタ層１５との接合面近傍のゲルマニウム濃度は、Ｇｅ／Ｃドープドｎ型エミッタ層１５に含まれるゲルマニウム濃度よりも高くなっている。
【００３３】
図４および５は、図３にしめすＳｉＧｅバイポーラトランジスタの主要部の製造工程を示す図である。
【００３４】
まず、図４（ａ）に示すように、ｐ型シリコン基板１０上に、通常の方法でｎ＋型埋込層１１とｎ型コレクタ層１２を形成し、ＬＯＣＯＳ法により素子分離のためのＬＯＣＯＳ酸化膜２１を形成する。ｎ＋埋め込み層１１は、たとえばアンチモン（Ｓｂ）等のｎ型ドーパントのイオン注入により形成し、ｎ型コレクタ層１２は、基板１０上にＳｉエピタキシャル成長を行い、たとえばリン（Ｐ）等のｎ型ドーパントをイオン注入することにより形成する。
【００３５】
次に、図４（ｂ）に示すように、ＣＶＤ法により全面にシリコン酸化膜２２を形成し、シリコン酸化膜２２上にＣＶＤ法によりｐ＋型多結晶シリコン層１７を形成し、ｐ＋型多結晶シリコン層１７上にＣＶＤ法により、シリコン酸化膜２３を形成する。
【００３６】
次に、図４（ｃ）に示すように、フォトリソグラフィとドライエッチングにより、ベース層成長のための開口３１を形成してｎ型コレクタ層１２を露出する。
【００３７】
次に、図５（ｄ）に示すように、選択エピタキシャル成長により開口３１内にｐ＋型ＳｉＧｅベース層１３を膜厚１００ｎｍに形成する。原料ガスとして、ジシラン（Ｓｉ２Ｈ６）とゲルマン（ＧｅｎＨ２ｎ＋２）を用い、ｐ型ドーパントガスとしてジボラン（Ｂ２Ｈ６）を導入して、圧力１０−２〜１０−１Ｐａ、６００℃で成長させる。膜厚１００ｎｍのｐ＋型ＳｉＧｅベース層１３のうち、約５０ｎｍをｐ型ドーピング層として成長し、ドーピング濃度１×１０１９〜１×１０２０ｃｍ−３とする。
【００３８】
このｐ＋型ＳｉＧｅベース層１３の形成は、図６に示す２成長室を有する半導体製造装置（超高真空ＣＶＤ層装置）５０を用い、ｐ型用の第１成長室５１にウエハを設置して成長させる。半導体製造装置５０の詳細については後述する。
【００３９】
続いて、ＳｉＧｅベース層１３を形成したウエハを、高真空に維持された大気遮断搬送室５３を介してｎ型用の第２成長室５２に搬送し、第２搬送室でＧｅ／Ｃドープドｎ型エミッタ層１５を選択エピタキシャル成長により、膜厚５ｎｍで形成する。Ｇｅ／Ｃドープドｎ型エミッタ層１５の成長は、原料ガスとして、ジシラン（Ｓｉ２Ｈ６）、ゲルマン（ＧｅｎＨ２ｎ＋２）、モノメチルシラン（ＳｉＨ３（ＣＨ３））を用い、ｎ型ドーパントガスとしてホスフィン（ＰＨ３）を導入して、圧力１０−２〜１０−１Ｐａ、６００℃で成長させる。本実施形態では、ｎ型ドーパントのドーピング濃度は１×１０１９ｃｍ−３、炭素（Ｃ）濃度は１×１０２０ｃｍ−３である。ゲルマニウム（Ｇｅ）の濃度は、ｎ型エミッタ層１５がシリコン（Ｓｉ）と格子整合するように選択され、たとえば炭素（Ｃ）濃度の５〜１０倍とする。
【００４０】
上述したＧｅ／Ｃドープドｎ型エミッタ層１５の膜厚（５ｎｍ）とドーパント濃度（１×１０１９ｃｍ−３）は、ＳｉＧｅベース層１３の濃度を考慮して、このｎ型エミッタ層１５が完全に空乏化するように設定されている。第１成長室５１および第２成長室５２でのエピタキシャル成長時に、開口（エミッタ窓）３１の側壁にもｐ型の多結晶ポリＳｉＧｅ混晶と、ｎ型の多結晶シリコンが形成されるが、ｎ型エミッタ層１５を完全に空乏化することで、エミッタ−ベース間のリーク電流を防止する。
【００４１】
なお、実施形態ではｐ＋型ＳｉＧｅベース層１３と、ｎ型エミッタ層１５を選択エピタキシャル成長により開口３１内に形成しているが、これらの層をウエハ全面に成長した後、フォトリソグラフィとエッチングにより開口３１内に残す方法を採用してもよい。
【００４２】
次に、図５（ｅ）に示すように、ＣＶＤ法により全面にシリコン窒化膜あるいはシリコン酸化膜等の絶縁膜を形成し、異方性エッチングによりＧｅ／Ｃドープドｎ型エミッタ層１５が露出するまでエッチバックして、サイドウォール１６を側壁に残す。
【００４３】
次に、図５（ｆ）に示すように、高濃度のｎ＋型多結晶シリコン層を形成し、Ｇｅ／Ｃドープドｎ型エミッタ層１５とのコンタクト形成のため、アニールによる熱処理を行う。フォトリソグラフィとドライエッチングにより、開口３１とその周辺以外の部分を選択除去して、エミッタ接続層としてのｎ＋型多結晶シリコン層１９を形成する。
【００４４】
図６は、上述した製造方法で用いられる半導体製造装置５０の概略平面図である。半導体製造装置５０は、一方の導電型（たとえばｐ型）の層を成長させる第１成長室５１と、他方の導電型（たとえばｎ型）の層を成長させる第２成長室５２と、第１成長室５１と第２成長室５２を接続する大気遮断搬送室５３と、大気遮断搬送室を介して第１成長室と第２成長室の間でウエハを大気にさらすことなく搬送する搬送アーム５４とを備える。
【００４５】
第１および第２の成長室５１、５２は、それぞれ気密ポート５５、５６を介して大気遮断搬送室５３に接続され、大気遮断搬送室５３は、処理室を超高真空にするロードロック室５８に接続される。
【００４６】
第１および第２の成長室５１、５２は、それぞれ処理対象であるウエハを保持するサセプタ５７と、原料ガスを導入するガス導入系６１、６３と、排気系６２、６４を備える。ガス導入系６１、６３は、成長室５１、５３に送入するガスの濃度、組成を制御するコントロールシステム（不図示）と、成長室５１、５３内へガスを導入する導入ポート５１ａ、５３ａを備える。排気系６２、６４は、排気するガスを処理するガス処理システム（不図示）を含む。
【００４７】
第１および第２の成長室５１、５２は、たとえば化学気相堆積装置、分子線エピタキシー装置、反応性スパッタリング装置などを含む。
【００４８】
一実施形態では、半導体製造装置５０は、ＳｉＧｅバイポーラトランジスタのｐ＋型ベース層１３（図３）を第１成長室５１で形成し、連続して第２成長室５２でｎ型エミッタ層１５を形成する際に使用される。しかし、この例に限定されず、異なる導電型の層を連続して成長させる任意の工程に使用することができる。ウエハは、第１成長室５１と第２成長室５２の間を大気に触れることなく搬送されるので、ドーパントの相互混入を防止し、ｐ−ｎ接合面を清浄に保った状態で連続エピタキシャル成長が可能になる。
【００４９】
実施形態では、第２成長室５２の導入ポート６２ａから、ｎ型ドーパントの拡散を抑制するための炭素（Ｃ）を含む第１の原料ガスと、第１の原料ガスの導入による格子定数の変化を補償し成長層を前記ウエハの基板材料に格子整合させるためのゲルマニウム（Ｇｅ）を含む第２の原料ガスを導入する。これにより、その後のプロセスでの熱処理で拡散するドーパントがあっても、炭素（Ｃ）ドープされたエミッタ層１５で拡散が抑制されるため、熱処理による特性ばらつきも制御される。ゲルマニウム（Ｇｅ）の導入によりエミッタ層１５はシリコンに格子整合し、デバイスの劣化も生じない。
【００５０】
上述した実施形態では、半導体基板に形成されたコレクタ層の上部にベース層を介してエミッタ層を配置する構成としたが、この例に限定されず、エミッタ層上にベース層を介してコレクタ層を配置するコレクタアップ構造としてもよい。この場合、第２成長室５２と第１成長室５１で、エミッタ層とベース層とを順次エピタキシャル成長で形成し、エミッタ層成長時に同時にゲルマニウム（Ｇｅ）と炭素（Ｃ）とを導入する。炭素の導入によりドーパントの拡散を防止し、ゲルマニウムによって格子定数の変化を補償する。また、ベース層成長後の熱処理でベース層のドーパント（たとえばホウ素（Ｂ））がエミッタ層中へ拡散することを防止してばらつきのないエミッターベース接合面を形成することができる。
【００５１】
上述した実施形態では、炭素（Ｃ）とゲルマニウム（Ｇｅ）の双方をボックス型のドーピングプロファイルを有するようにドープしたが、本発明はこれに限定されず、エミッタ層への炭素（Ｃ）の導入による格子定数の変化分を補って、基板材料と格子整合するのに必要なだけゲルマニウムをドープすればよいので、いずれかのドープ量が、深さ方向に変化するものであってもよい。その場合も、連続的に変化する必要はなく、たとえば階段状に変化するドーピングプロファイルでもよい。
【００５２】
また、ｎ型ドーパントはリン（Ｐ）に限定されず、砒素（ＡＳ）やアンチモン（Ｓｂ）などを用いてもよい。
【００５３】
最後に、以上の説明に関して、以下の付記を開示する。
（付記１）  半導体基板と、半導体基板上の第１導電型のコレクタ層と、コレクタ層に接し少なくとも一部にゲルマニウムを含有するようにエピタキシャル成長により形成された第２導電型のベース層と、ベース層に接しエピタキシャル成長により形成された第１の導電型のエミッタ層とを備え、エミッタ層は、ゲルマニウムと炭素とを含有することを特徴とする半導体装置。
（付記２）  前記エミッタ層に含まれる炭素のドーピング濃度は、１×１０２０ｃｍ−３以下であることを特徴とする付記１に記載の半導体装置。
（付記３）  前記エミッタ層に含まれる炭素は、深さ方向にほぼ一定の濃度で分布するボックス型のドーピングプロファイルを有することを特徴とする付記１または２に記載の半導体装置。
（付記４）  前記エミッタ層に含まれるゲルマニウムのドーピング濃度は、炭素ドープによる格子定数変化を補償し、前記半導体基板に格子整合する濃度であることを特徴とする付記１〜３のいずれかに記載の半導体装置。
（付記５）  前記エミッタ層に含まれるゲルマニウムは、深さ方向にほぼ一定の濃度で分布するボックス型のドーピングプロファイルを有することを特徴とする付記１〜４のいずれかに記載の半導体装置。
（付記６）  前記エミッタ層は、ベース濃度との関係で完全に空乏化される濃度と膜厚を有することを特徴とする付記１〜５のいずれかに記載の半導体装置。
（付記７）  前記ベース層に含有されるゲルマニウムの濃度は、深さ方向に変化し、エミッタ層との接合面近傍のゲルマニウム濃度は、前記エミッタ層に含まれるゲルマニウム濃度よりも高いことを特徴とする付記１〜６のいずれかに記載の半導体装置。
（付記８）  前記エミッタ層は、ベース層を間に介してコレクタ層の上部に位置することを特徴とする付記１に記載の半導体装置。
（付記９）  前記コレクタ層は、ベース層を介してエミッタ層の上部に位置するコレクタアップ構造を有することを特徴とする付記１に記載の半導体装置。
（付記１０）  半導体基板上に第１導電型のコレクタ層を形成する工程と、
前記コレクタ層に接する第２導電型のベース層を、ゲルマニウムを導入しながらエピタキシャル成長により形成する工程と、
前記ベース層に接する第１導電型のエミッタ層をエピタキシャル成長により形成するとともに、所定濃度のゲルマニウムと炭素とを導入する工程と
を含むことを特徴とする半導体装置の製造方法。
（付記１１）  前記エミッタ層への炭素の導入は、１×１０２０ｃｍ−３以下の濃度で導入することを特徴とする付記１０に記載の半導体装置の製造方法。
（付記１２）  前記エミッタ層へのゲルマニウムの導入は、炭素ドープによる格子定数の変化を補償し、半導体基板に格子整合する濃度で導入することを特徴とする付記１０または１１に記載の半導体装置の製造方法。
（付記１３）  前記エミッタ層の濃度および膜厚を、前記ベース層の濃度を考慮してエミッタ層が完全に空乏化されるように選択する工程をさらに含むことを特徴とする付記１０〜１１のいずれかに記載の半導体装置の製造方法。
（付記１４）  第１導電型の層を成長させる第１成長室と、第２導電型の層を成長させる第２成長室と、第１成長室と第２成長室を接続する大気遮断搬送室と、大気遮断搬送室を介して、第１成長室と第２成長室の間でウエハを大気にさらすことなく搬送する搬送アームとを備えることを特徴とする半導体製造装置。
（付記１５）  前記第１成長室と第２成長室の少なくとも一方は、ドーパントの拡散を抑制するための第１の原料ガスと、前記第１の原料ガスの導入による格子定数の変化を補償し成長層を前記ウエハの基板材料に格子整合させるための第２の原料ガスを導入するガス導入ポートを有することを特徴とする付記１４に記載の半導体製造装置。
【００５４】
【発明の効果】
以上のように、本発明によれば、特性ばらつきの少ないＳｉＧｅバイポーラトランジスタを容易に実現することが可能になる。
【図面の簡単な説明】
【図１】従来のＳｉＧｅバイポーラトランジスタの特性ばらつきの問題を説明するための図である。
【図２】本発明の一実施形態に係るＳｉＧｅバイポーラトランジスタの深さ方向へのドーピングプロファイルである。
【図３】本発明の一実施形態に係るＳｉＧｅバイポーラトランジスタの主要部分のデバイス構造を示す断面図である。
【図４】図３に示すＳｉＧｅバイポーラトランジスタの主要部分の製造工程図（その１）である。
【図５】図３に示すＳｉＧｅバイポーラトランジスタの主要部分の製造工程図（その２）であり、図４（ｃ）に続く工程を示す図である。
【図６】図３に示すＳｉＧｅバイポーラトランジスタの製造に用いられる半導体製造装置の概略平面図である。
【符号の説明】
１０  ｐ型シリコン基板
１１  ｎ＋型埋込層
１２  ｎ型コレクタ層
１３  ＳｉＧｅベース層
１５  Ｇｅ／Ｃドープドｎ型エミッタ層
１６  サイドウォール
１７  ｐ＋型多結晶シリコン層（ベース接続層）
１９  ｎ＋型多結晶シリコン層（エミッタ接続層）
２１  ＬＯＣＯＳ酸化膜（素子分離領域）
２３  絶縁膜
５１  第１成長室
５２  第２成長室
５３  大気遮断搬送室
５４  搬送アーム
５５、５６  気密ポート
５８  ロードロック室
６１、６３  ガス導入系
６１ａ、６３ａ  ガス導入ポート
６２、６４  排気系
【図１】
2004221195.tif 000003
【図２】
2004221195.tif 000004
【図３】
2004221195.tif 000005
【図４】
2004221195.tif 000006
【図５】
2004221195.tif 000007
【図６】
2004221195.tif 000008