(57)【要約】【課題】配置配線可能なフロアプランを得るまで、設計者による階層ブロックの配置配線領域の指定と、配置配線・回路最適化部７による最適化処理とを繰り返し実施する必要があり、多くの設計期間を要する課題があった。また、良質なフロアプランを得るには経験のある優秀な技術者が必要となる課題もあった。【解決手段】各階層ブロックに係るロジックシード３３の配置位置を決定して、そのロジックシード３３の配置位置の周辺領域に当該階層ブロックに属するセルを配置し、そのセルの配置結果を考慮して各階層ブロックの配置配線領域３６を決定する。【選択図】　　　　図１
2004013432.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路基板に配置する少なくとも１以上の階層ブロックの回路情報を参照して、各階層ブロックに係るロジックシードの配置位置を決定するシード位置決定手段と、上記シード位置決定手段により決定されたロジックシードの配置位置の周辺領域に、そのロジックシードに対応する階層ブロックの回路情報を参照して、その階層ブロックに属するセルを配置するセル配置手段と、上記セル配置手段によるセルの配置結果を考慮して各階層ブロックの配置配線領域を決定する配置領域決定手段とを備えたフロアプラニング装置。
【請求項２】
シード位置決定手段は、セルの配置配線処理を実施する際に使用されるグリッドより小さいサイズのロジックシードの配置位置を決定することを特徴とする請求項１記載のフロアプラニング装置。
【請求項３】
階層ブロックの回路情報にセル間の信号遅延に関するタイミング制約が付加されている場合、シード位置決定手段及びセル配置手段が当該タイミング制約を考慮して、ロジックシードの配置位置の決定処理又はセルの配置処理を実施することを特徴とする請求項１記載のフロアプラニング装置。
【請求項４】
階層ブロックの回路情報に各種信号に対する重み付け情報が付加されている場合、シード位置決定手段及びセル配置手段が当該重み付け情報を考慮して、ロジックシードの配置位置の決定処理又はセルの配置処理を実施することを特徴とする請求項１記載のフロアプラニング装置。
【請求項５】
階層ブロックの回路情報が定義されていない場合、その階層ブロックの回路情報の生成を受け付ける生成受付手段を設けたことを特徴とする請求項１記載のフロアプラニング装置。
【請求項６】
セル配置手段は、階層ブロックの回路情報を参照して配線混雑度を把握し、その配線混雑度に応じてセル密度を調整することを特徴とする請求項１記載のフロアプラニング装置。
【請求項７】
シード位置決定手段及びセル配置手段は、ハードマクロの配置位置を考慮して、ロジックシードの配置位置の決定処理又はセルの配置処理を実施することを特徴とする請求項１記載のフロアプラニング装置。
【請求項８】
シード位置決定手段及びセル配置手段は、ハードマクロと同等サイズの階層ブロックを生成して、ロジックシードの配置位置の決定処理又はセルの配置処理を実施し、その後、その階層ブロックを当該ハードマクロに置き換えることを特徴とする請求項１記載のフロアプラニング装置。
【請求項９】
シード位置決定手段、セル配置手段及び配置領域決定手段は、処理対象の階層ブロックを選択する際、下位の階層ブロックより上位の階層ブロックを優先的に選択して配置配線領域を決定し、下位の階層ブロックを後から選択して配置配線領域を決定することを特徴とする請求項１記載のフロアプラニング装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、階層ブロックの配置配線領域を決定するフロアプラニング装置に関するものである。
【０００２】
【従来の技術】
多くの半導体集積回路装置は、ＡＮＤ回路やＯＲ回路などの論理回路や、フリップフロップやメモリ回路などを構成するセルを集積回路基板上に配置し、各セルの端子間を回路接続情報にしたがって配線することにより所望の機能を実現する。
近年、半導体製造の微細化技術の向上により１チップに搭載可能なセル数が増加してきていることから、半導体集積回路の全体を幾つかの階層ブロックに分割し、各階層ブロックの配置配線領域を決定するフロアプラニングの重要性が高まってきている。なお、フロアプラニングの決定後は、各階層ブロックの設計を平行して進めることができるため、設計期間を短縮することができる。
【０００３】
図１１は従来のフロアプラニング装置の処理内容を示す説明図であり、図において、１は回路接続情報（例えば、半導体集積回路を構成するセルに関する情報、セルが属する階層ブロックを示す情報、セルの端子間の接続関係を示す情報）を格納しているデータベース、２はチップ基板やセル構造に関するライブラリデータを格納しているデータベース、３はフロアプラニング装置、４は配置配線対象の階層ブロックの選択を受け付ける階層ブロック選択部、５は階層ブロックの配置配線領域の指定を受け付ける配置領域決定部、６は階層ブロックの配置配線領域を格納するメモリ、７はメモリ６に格納されている階層ブロックの配置配線領域を参照して、その階層ブロックに属するセルの最適な配置位置等を決定する配置配線・回路最適化部、８は配置配線・回路最適化部７による配置配線結果を格納するメモリである。
【０００４】
次に動作について説明する。
階層ブロックの配置配線領域を決定する場合、フロアプラニング装置３がデータベース１から回路接続情報を読み込んで表示し、また、データベース２からライブラリデータを読み込んで表示する。
【０００５】
設計者は、フロアプラニング装置３が回路接続情報とライブラリデータを表示すると、その表示内容を参照して、複数の階層ブロックの中から、配置配線対象の階層ブロックを選択する。即ち、設計者がフロアプラニング装置３の階層ブロック選択部４を操作して配置配線対象の階層ブロックを選択する。
設計者は、配置配線対象の階層ブロックを選択すると、自己の知識に基づいて、その選択した階層ブロックの配置配線領域を決定する。即ち、設計者がフロアプラニング装置３の配置領域決定部５を操作して当該階層ブロックの配置配線領域を指定する。
【０００６】
配置配線・回路最適化部７は、フロアプラニング装置３から出力された階層ブロックの配置配線領域がメモリ６に格納されると、その階層ブロックの配置配線領域を参照して、その階層ブロックに属するセルの最適な配置位置や、各セルの端子間の最適な配線経路等を決定し、その配置配線結果をメモリ８に格納する。なお、最適な配置位置や配線経路の最適化処理は、データベース１，２に格納されている回路接続情報等を参照して実施するが、この最適化処理自体は従来から存在する一般的な手法を利用するものである。
【０００７】
設計者は、配置配線・回路最適化部７による配置配線結果がメモリ８に格納されると、その配置配線結果を検証し、その配置配線結果に問題がある場合には、再度、配置領域決定部５を操作して階層ブロックの配置配線領域を変更するようにする。
【０００８】
【発明が解決しようとする課題】
従来のフロアプラニング装置は以上のように構成されているので、配置配線可能なフロアプランを得るまで、設計者による階層ブロックの配置配線領域の指定と、配置配線・回路最適化部７による最適化処理とを繰り返し実施する必要があり、多くの設計期間を要する課題があった。また、良質なフロアプランを得るには経験のある優秀な技術者が必要となる課題もあった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、配置配線可能なフロアプランを速やかに得ることができるフロアプラニング装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係るフロアプラニング装置は、各階層ブロックに係るロジックシードの配置位置を決定して、そのロジックシードの配置位置の周辺領域に当該階層ブロックに属するセルを配置し、そのセルの配置結果を考慮して各階層ブロックの配置配線領域を決定するようにしたものである。
【００１１】
この発明に係るフロアプラニング装置は、セルの配置配線処理を実施する際に使用されるグリッドより小さいサイズのロジックシードの配置位置を決定するようにしたものである。
【００１２】
この発明に係るフロアプラニング装置は、階層ブロックの回路情報にセル間の信号遅延に関するタイミング制約が付加されている場合、シード位置決定手段及びセル配置手段がタイミング制約を考慮して、ロジックシードの配置位置の決定処理又はセルの配置処理を実施するようにしたものである。
【００１３】
この発明に係るフロアプラニング装置は、階層ブロックの回路情報に各種信号に対する重み付け情報が付加されている場合、シード位置決定手段及びセル配置手段が重み付け情報を考慮して、ロジックシードの配置位置の決定処理又はセルの配置処理を実施するようにしたものである。
【００１４】
この発明に係るフロアプラニング装置は、階層ブロックの回路情報が定義されていない場合、その階層ブロックの回路情報の生成を受け付ける生成受付手段を設けたものである。
【００１５】
この発明に係るフロアプラニング装置は、階層ブロックの回路情報を参照して配線混雑度を把握し、その配線混雑度に応じてセル密度を調整するようにしたものである。
【００１６】
この発明に係るフロアプラニング装置は、シード位置決定手段及びセル配置手段がハードマクロの配置位置を考慮して、ロジックシードの配置位置の決定処理又はセルの配置処理を実施するようにしたものである。
【００１７】
この発明に係るフロアプラニング装置は、シード位置決定手段及びセル配置手段がハードマクロと同等サイズの階層ブロックを生成して、ロジックシードの配置位置の決定処理又はセルの配置処理を実施し、その後、その階層ブロックを当該ハードマクロに置き換えるようにしたものである。
【００１８】
この発明に係るフロアプラニング装置は、処理対象の階層ブロックを選択する際、下位の階層ブロックより上位の階層ブロックを優先的に選択して配置配線領域を決定し、下位の階層ブロックを後から選択して配置配線領域を決定するようにしたものである。
【００１９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるフロアプラニング装置を示す構成図であり、図において、１１は半導体集積回路を構成する階層ブロックの回路情報である回路接続情報（例えば、半導体集積回路を構成するセルに関する情報、セルが属する階層ブロックを示す情報、セルの端子間の接続関係を示す情報）を格納しているデータベース、１２は階層ブロックの回路情報として、チップ基板やセル構造に関するライブラリデータを格納しているデータベース、１３はフロアプラニング装置である。
【００２０】
１４はデータベース１１に格納されている回路接続情報及びデータベース１２に格納されているライブラリデータを参照して、配置配線対象の階層ブロックを選択する階層ブロック選択部、１５は階層ブロック選択部１４により選択された階層ブロックの回路接続情報やライブラリデータを参照して、その階層ブロックに係るロジックシードの配置位置を決定するロジックシード配置部（シード位置決定手段）、１６はロジックシード配置部１５により決定されたロジックシードの配置位置の周辺領域に、そのロジックシードに対応する階層ブロックの回路接続情報やライブラリデータを参照して、その階層ブロックに属するセルを配置するセル配置部（セル配置手段）、１７はセル配置部１６によるセルの配置結果を考慮して各階層ブロックの配置配線領域を決定する配置領域決定部（配置領域決定手段）である。
【００２１】
１８は階層ブロックの配置配線領域を格納するメモリ、１９はメモリ１８に格納されている階層ブロックの配置配線領域を参照して、その階層ブロックに属するセルの最適な配置位置等を決定する配置配線・回路最適化部、２０は配置配線・回路最適化部１９による配置配線結果を格納するメモリである。
図２はこの発明の実施の形態１によるフロアプラニング装置の処理内容を示すフローチャートであり、図３はフロアプラニング装置の処理結果を示す説明図である。図３において、３１は半導体集積回路基板、３２は入出力セル、３３はロジックシード、３４は階層ブロック間の接続関係を示す回路接続情報、３５は階層ブロックに属するセルの存在範囲、３６は階層ブロックの配置配線領域である。
【００２２】
次に動作について説明する。
まず、フロアプラニング装置１３の階層ブロック選択部１４は、データベース１１に格納されている回路接続情報及びデータベース１２に格納されているライブラリデータを参照して、配置配線対象の階層ブロックを選択し、その階層ブロックの回路接続情報とライブラリデータをロジックシード配置部１５に出力する（ステップＳＴ１）。
【００２３】
即ち、データベース１１，１２には、半導体集積回路が大きく分割された場合の回路接続情報等と、半導体集積回路が細かく分割された場合の回路接続情報等とが混在しているので、例えば、半導体集積回路が最も大きく分割された場合の階層ブロックの配置配線領域を決定する場合には、最も大きく分割された場合の階層ブロックを選択し、その階層ブロックの回路接続情報とライブラリデータをロジックシード配置部１５に出力する。
【００２４】
ロジックシード配置部１５は、階層ブロック選択部１４から選択された階層ブロックの回路接続情報とライブラリデータを受けると、図３（ａ）に示すように、その階層ブロックの回路接続情報とライブラリデータを参照して、その階層ブロックに係るロジックシード３３の配置位置を決定する（ステップＳＴ２）。
ただし、半導体集積回路基板３１に対してロジックシード３３を配置する際の自由度を高めるため、即ち、他のロジックシード３３との干渉を考慮することなく、各ロジックシード３３を配置することができるようにするため、半導体集積回路基板３１と比べて十分に小さいサイズのロジックシード３３を配置する必要がある。この実施の形態１では、例えば、セルの配置配線処理を実施する際に使用されるグリッドより小さいサイズのロジックシードを配置するものとする。ただし、これはあくまでも目安であり、半導体集積回路基板３１と比べて十分に小さいサイズのロジックシード３３であれば、グリッドより大きなサイズのロジックシードを配置するようにしてもよい。
【００２５】
なお、ロジックシード３３の配置位置の決定は、例えば、次のようにして決定する。
ロジックシード配置部１５は、階層ブロックの回路接続情報から、各階層ブロック間の信号線の本数を把握する。信号線の本数が多い２つの階層ブロックを離して配置すると占有面積の増加を招くので、信号線の本数が多い２つの階層ブロックはできる限り近くに配置するようにする。一方、信号線の本数が少ない場合でも、２つの階層ブロック間の信号許容遅延が小さい場合には、できる限り近くに配置するようにする。このように、信号線の本数と信号許容遅延を考慮して、ロジックシード３３の配置位置を決定する。
【００２６】
セル配置部１６は、ロジックシード配置部１５がロジックシード３３の配置位置を決定すると、図３（ｂ）に示すように、ロジックシード３３の配置位置の周辺領域に、そのロジックシード３３に対応する階層ブロックの回路接続情報とライブラリデータを参照して、その階層ブロックに属するセルを配置する（ステップＳＴ３）。これにより、ロジックシード３３の配置位置の周辺領域であるセルの存在範囲３５には、当該階層ブロックに属する１以上のセルが配置される。
なお、階層ブロックに属するセルの配置位置の決定は、ロジックシード配置部１５と同様の手法、即ち、各セル間の信号線の本数と信号許容遅延を考慮して決定すればよい。
【００２７】
配置領域決定部１７は、セル配置部１６が階層ブロックに属するセルを配置すると、図３（ｃ）に示すように、セル配置部１６によるセルの配置結果を考慮して各階層ブロックの配置配線領域３６を決定する（ステップＳＴ４）。
具体的には、各配置配線領域３６が当該階層ブロックに属するセルをできる限り多く含むように決定するが、セルの配置位置によっては、他の階層ブロックに係る配置配線領域３６に含まれることはある。
【００２８】
配置配線・回路最適化部１９は、フロアプラニング装置１３が階層ブロックの配置配線領域３６を決定してメモリ１８に格納すると、その階層ブロックの配置配線領域３６を参照して、その階層ブロックに属するセルの最適な配置位置や、各セルの端子間の最適な配線経路等を決定し、その配置配線結果をメモリ２０に格納する。なお、最適な配置位置や配線経路の最適化処理は、データベース１１，１２に格納されている回路接続情報等を参照して実施するが、この最適化処理自体は従来から存在する一般的な手法を利用するものである。
【００２９】
以上で明らかなように、この実施の形態１によれば、各階層ブロックに係るロジックシード３３の配置位置を決定して、そのロジックシード３３の配置位置の周辺領域に当該階層ブロックに属するセルを配置し、そのセルの配置結果を考慮して各階層ブロックの配置配線領域３６を決定するように構成したので、自動的に配置配線可能なフロアプランを速やかに得ることができる効果を奏する。
【００３０】
実施の形態２．
上記実施の形態１では、特に言及していないが、データベース１１に格納されている回路接続情報にセル間の信号遅延に関するタイミング制約が付加されている場合、図４に示すように、ロジックシード配置部１５が当該タイミング制約を考慮して、ロジックシード３３の配置位置を決定し（ステップＳＴ５）、セル配置部１６が当該タイミング制約を考慮して、セルを配置するようにしてもよい（ステップＳＴ６）。
【００３１】
具体的には、ロジックシード配置部１５は、ある２つの階層ブロック間の信号遅延が、他の階層ブロック間の信号遅延より厳しい場合、信号遅延が厳しい２つの階層ブロック間の信号線が、他の階層ブロック間の信号線より短くなるように、ロジックシード３３の配置位置を決定する。
また、セル配置部１６は、ある２つのセル間の信号遅延が、他のセル間の信号遅延より厳しい場合、信号遅延が厳しい２つのセル間の信号線が、他のセル間の信号線より短くなるように、セルの配置位置を決定する。
これにより、信号遅延が厳しい信号線が存在する場合でも、良質なフロアプランを得ることができる効果を奏する。
【００３２】
実施の形態３．
上記実施の形態２では、タイミング制約を考慮して、ロジックシード３３の配置位置等を決定するものについて示したが、データベース１１に格納されている回路接続情報に各種信号に対する重み付け情報が付加されている場合、図５に示すように、ロジックシード配置部１５が当該重み付け情報を考慮して、ロジックシード３３の配置位置を決定し（ステップＳＴ７）、セル配置部１６が当該重み付け情報を考慮して、セルを配置するようにしてもよい（ステップＳＴ８）。
【００３３】
具体的には、信号線にタイミング制約が付加されていない場合でも、バス配線やクロック配線などの重要な信号線の場合、その重要な信号線に対して重み付けが行われる場合がある。そこで、この実施の形態３では、ある２つの階層ブロック間の信号線に重み付けが行われている場合、ロジックシード配置部１５が、ある２つの階層ブロック間の信号線が、他の階層ブロック間の信号線より短くなるように、ロジックシード３３の配置位置を決定する。
また、ある２つのセル間の信号線に重み付けが行われている場合、セル配置部１６が、ある２つのセル間の信号線が、他のセル間の信号線より短くなるように、セルの配置位置を決定する。
【００３４】
例えば、図６（ａ）に示す太線の回路接続情報３４に重み付けが行われている場合、太線の回路接続情報３４の信号線が短くなるように、ロジックシード３３の配置位置が決定される。
なお、図６（ｂ）は太線の回路接続情報３４に付加されている重み付けを考慮して、セルの配置位置を決定したのち、階層ブロックの配置配線領域３６を決定したときの配置配線結果を示している。
この実施の形態３によれば、重要な信号線が存在する場合でも、良質なフロアプランを得ることができる効果を奏する。
【００３５】
実施の形態４．
上記実施の形態１では、特に言及していないが、階層ブロックに属するセルのうち、回路接続情報が未定義のセルが存在する場合、図７に示すように、生成受付手段を構成する階層ブロック選択部１４が未定義のセルの回路接続情報の生成を受け付けるようにしてもよい（ステップＳＴ９）。
即ち、設計者が階層ブロック選択部１４を操作して、未定義のセルの回路接続情報を指定できるようにしてもよい。これにより、回路接続情報が未定義のセルが存在する場合でも、配置配線可能なフロアプランを速やかに得ることができる効果を奏する。
【００３６】
実施の形態５．
上記実施の形態１では、特に言及していないが、図８に示すように、セル配置部１６が階層ブロックの回路接続情報を参照して配線混雑度を把握し、その配線混雑度に応じてセル密度を調整するようにしてもよい（ステップＳＴ１０）。
即ち、セル配置部１６がロジックシード３３の配置位置の周辺領域に、当該階層ブロックに属するセルを配置する際、その階層ブロックの回路接続情報を参照して局所的に配線が混雑する箇所を予測し、そのような箇所のセル密度を下げて、配線混雑を緩和するようにする。
これにより、局所的に配線が混雑する可能性がある場合でも、良質なフロアプランを得ることができる効果を奏する。
【００３７】
実施の形態６．
上記実施の形態１では、特に言及していないが、データベース１１に格納されている回路接続情報に、大規模なハードマクロ（例えば、メモリセル）が存在する旨を示す情報が含まれている場合、図９に示すように、階層ブロック選択部１４が階層ブロックを選択する前に、そのハードマクロと全てのセルを一旦半導体集積回路基板３１に配置して、そのハードマクロの配置位置を決定する（ステップＳＴ１１）。
その後、ロジックシード配置部１５は、ハードマクロの配置位置を考慮して、ロジックシードの配置位置を決定し、セル配置部１６は、ハードマクロの配置位置を考慮して、セルの配置を決定するようにする。
これにより、データベース１１に格納されている回路接続情報に大規模なハードマクロが存在する旨を示す情報が含まれている場合でも、配置配線可能なフロアプランを得ることができる効果を奏する。
【００３８】
実施の形態７．
上記実施の形態６では、ハードマクロの配置位置を考慮して、ロジックシードの配置位置等を決定するものについて示したが、そのハードマクロと同等サイズの階層ブロックを生成して、ロジックシードの配置位置の決定処理又はセルの配置処理を実施し、その後、その階層ブロックを当該ハードマクロに置き換えるようにしてもよい。
【００３９】
即ち、ロジックシード配置部１５がロジックシードの配置位置を決定する際、そのハードマクロと同等サイズの階層ブロックを生成し、その階層ブロックを他の階層ブロックと同様に取り扱って、その階層ブロックに係るロジックシードの配置位置を決定する。
そして、セル配置部１６によるセルの配置処理が完了すると、そのハードマクロと同等サイズの階層ブロックを当該ハードマクロに置き換えるようにする。
これにより、良質のハードマクロの配置結果が得られる効果を奏する。
【００４０】
実施の形態８．
上記実施の形態１では、特に言及していないが、階層ブロック選択部１４が階層ブロックを選択する際、最初に最上位の階層ブロックを選択し、ロジックシード配置部１５から配置領域決定部１７までの処理が完了すると、最上位より１つ下の層の階層ブロックを選択し、また、ロジックシード配置部１５から配置領域決定部１７までの処理が完了すると、更に１つ下の層の階層ブロックを選択するというように、上位の階層ブロックから順番に処理するようにしてもよい。
【００４１】
具体的には、階層ブロック選択部１４は、図１０に示すように、最初に最上位の階層ブロックを選択し（ステップＳＴ１２）、ロジックシード配置部１５から配置領域決定部１７までの処理が完了すると（ステップＳＴ２〜ＳＴ４）、配置領域決定部１７により配置配線領域が決定された階層ブロックのサイズが予め規定された上限サイズを超えているか否かを判定する（ステップＳＴ１３）。
【００４２】
階層ブロック選択部１４は、その階層ブロックのサイズが上限サイズを超えていない場合には一連の処理を終了するが、その階層ブロックのサイズが上限サイズを超えている場合には、現在の階層ブロックより１つ下の層の階層ブロックを選択して（ステップＳＴ１４）、ステップＳＴ２の処理に戻るようにする。
これにより、非常に大規模なチップであっても、良質なフロアプランを短時間で得られる効果を奏する。
【００４３】
【発明の効果】
以上のように、この発明によれば、各階層ブロックに係るロジックシードの配置位置を決定して、そのロジックシードの配置位置の周辺領域に当該階層ブロックに属するセルを配置し、そのセルの配置結果を考慮して各階層ブロックの配置配線領域を決定するように構成したので、自動的に配置配線可能なフロアプランを速やかに得ることができる効果がある。
【００４４】
この発明によれば、セルの配置配線処理を実施する際に使用されるグリッドより小さいサイズのロジックシードの配置位置を決定するように構成したので、ロジックシードを配置する際の自由度を高めることができる効果がある。
【００４５】
この発明によれば、階層ブロックの回路情報にセル間の信号遅延に関するタイミング制約が付加されている場合、シード位置決定手段及びセル配置手段がタイミング制約を考慮して、ロジックシードの配置位置の決定処理又はセルの配置処理を実施するように構成したので、信号遅延が厳しい信号線が存在する場合でも、良質なフロアプランを得ることができる効果がある。
【００４６】
この発明によれば、階層ブロックの回路情報に各種信号に対する重み付け情報が付加されている場合、シード位置決定手段及びセル配置手段が重み付け情報を考慮して、ロジックシードの配置位置の決定処理又はセルの配置処理を実施するように構成したので、重要な信号線が存在する場合でも、良質なフロアプランを得ることができる効果がある。
【００４７】
この発明によれば、階層ブロックの回路情報が定義されていない場合、その階層ブロックの回路情報の生成を受け付ける生成受付手段を設けるように構成したので、回路接続情報が未定義のセルが存在する場合でも、配置配線可能なフロアプランを速やかに得ることができる効果がある。
【００４８】
この発明によれば、階層ブロックの回路情報を参照して配線混雑度を把握し、その配線混雑度に応じてセル密度を調整するように構成したので、局所的に配線が混雑する可能性がある場合でも、良質なフロアプランを得ることができる効果がある。
【００４９】
この発明によれば、シード位置決定手段及びセル配置手段がハードマクロの配置位置を考慮して、ロジックシードの配置位置の決定処理又はセルの配置処理を実施するように構成したので、大規模なハードマクロが存在する場合でも、配置配線可能なフロアプランを得ることができる効果がある。
【００５０】
この発明によれば、シード位置決定手段及びセル配置手段がハードマクロと同等サイズの階層ブロックを生成して、ロジックシードの配置位置の決定処理又はセルの配置処理を実施し、その後、その階層ブロックを当該ハードマクロに置き換えるように構成したので、良質のハードマクロの配置結果が得られる効果がある。
【００５１】
この発明によれば、処理対象の階層ブロックを選択する際、下位の階層ブロックより上位の階層ブロックを優先的に選択して配置配線領域を決定し、下位の階層ブロックを後から選択して配置配線領域を決定するように構成したので、非常に大規模なチップであっても、良質なフロアプランを短時間で得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるフロアプラニング装置を示す構成図である。
【図２】この発明の実施の形態１によるフロアプラニング装置の処理内容を示すフローチャートである。
【図３】フロアプラニング装置の処理結果を示す説明図である。
【図４】この発明の実施の形態２によるフロアプラニング装置の処理内容を示すフローチャートである。
【図５】この発明の実施の形態３によるフロアプラニング装置の処理内容を示すフローチャートである。
【図６】フロアプラニング装置の処理結果を示す説明図である。
【図７】この発明の実施の形態４によるフロアプラニング装置の処理内容を示すフローチャートである。
【図８】この発明の実施の形態５によるフロアプラニング装置の処理内容を示すフローチャートである。
【図９】この発明の実施の形態６によるフロアプラニング装置の処理内容を示すフローチャートである。
【図１０】この発明の実施の形態８によるフロアプラニング装置の処理内容を示すフローチャートである。
【図１１】従来のフロアプラニング装置の処理内容を示す説明図である。
【符号の説明】
１１　データベース、１２　データベース、１３　フロアプラニング装置、１４　階層ブロック選択部（生成受付手段）、１５　ロジックシード配置部（シード位置決定手段）、１６　セル配置部（セル配置手段）、１７　配置領域決定部（配置領域決定手段）、１８　メモリ、１９　配置配線・回路最適化部、２０　メモリ、３１　半導体集積回路基板、３２　入出力セル、３３　ロジックシード、３４　回路接続情報、３５　セルの存在範囲、３６　配置配線領域。
【図１】
2004013432.tif 000003
【図２】
2004013432.tif 000004
【図３】
2004013432.tif 000005
【図４】
2004013432.tif 000006
【図５】
2004013432.tif 000007
【図６】
2004013432.tif 000008
【図７】
2004013432.tif 000009
【図８】
2004013432.tif 000010
【図９】
2004013432.tif 000011
【図１０】
2004013432.tif 000012
【図１１】
2004013432.tif 000013