(57)【要約】【課題】プロセスの品質及び歩留まりを向上させる。【解決手段】本発明は、基板に対して化成処理を施す化成装置に係り、電解液５を満たすための化成槽１と、化成槽１内で保持されたシリコンウェハ４ａの一方の側に対向させて配置される陰極２と、シリコンウェハ４ａの他方の側に対向させて配置される陽極３とを備え、シリコンウェハ４ａ、陰極２、及び陽極３の少なくとも１つの位置を変更する機能を有する。【選択図】　図２
2004111491.tif 000002
【特許請求の範囲】
【請求項１】
基板に対して化成処理を施す化成装置であって、
電解液を満たすための化成槽と、
前記化成槽内で実質的に垂直に基板を保持する保持部と、
前記保持部の一方の側に対向させて配置される第１電極と、
前記保持部の他方の側に対向させて配置される第２電極と、
前記化成槽内に配置された化成処理に寄与する部分の構造を変更するための変更機構と、
を備えることを特徴とする化成装置。
【請求項２】
前記変更機構は、前記保持部、前記第１電極、及び第２電極の少なくとも１つの位置を変更する機構を含むことを特徴とする請求項１に記載の化成装置。
【請求項３】
基板に対して化成処理を施す化成装置であって、
電解液を満たすための化成槽と、
前記化成槽内で基板を保持する保持部と、
前記保持部の一方の側に対向させて配置される第１電極と、
前記保持部の他方の側に対向させて配置される第２電極と、
前記第１電極及び前記第２電極の少なくとも一方と前記保持部との間に、１つ又は複数の開口部を有する部材を配置するための配置機構と、
を備えることを特徴とする化成装置。
【請求項４】
基板に対して化成処理を施す化成装置であって、
電解液を満たすための化成槽と、
前記化成槽内で基板を保持する保持部と、
前記保持部の一方の側に対向させて配置される第１電極と、
前記保持部の他方の側に対向させて配置される第２電極と、
前記第１電極及び前記第２電極の少なくとも一方が前記電解液に露出する部分の大きさを変更する変更機構と、
を備えることを特徴とする化成装置。
【請求項５】
前記変更機構は、前記第１電極及び前記第２電極の少なくとも一方の大きさを変更する機構を含むことを特徴とする請求項４に記載の化成装置。
【請求項６】
前記変更機構は遮蔽部を含み、該遮蔽部は前記第１電極及び前記第２電極の少なくとも一方の一部を前記電解液から遮蔽し、前記露出する部分の大きさを変更することを特徴とする請求項４に記載の化成装置。
【請求項７】
化成槽内に配置された一対の電極間で実質的に垂直に保持された基板を化成処理する方法であって、
前記化成槽内に配置された化成処理に寄与する部分の構造を変更する変更工程を含むことを特徴とする化成方法。
【請求項８】
前記変更工程は、前記電極及び前記基板の少なくとも１つの位置を変更する工程を含むことを特徴とする請求項７に記載の化成方法。
【請求項９】
化成槽内に配置された一対の電極間で基板を化成処理する方法であって、
前記電極と前記基板との間に、１つ又は複数の開口部を有する部材を配置する工程を含むことを特徴とする化成方法。
【請求項１０】
化成槽内に配置された一対の電極間で基板を化成処理する方法であって、
前記電極が前記電解液に露出する部分の大きさを変更する工程を含むことを特徴とする化成方法。
【請求項１１】
半導体基板の製造方法であって、
請求項１乃至請求項６のいずれか１項に記載の化成装置を適用して基板に多孔質層を形成し、更に前記多孔質層の上に移設層を形成し、これにより第１の基板を作製する工程と、
前記第１の基板と第２の基板とを貼り合わせて、貼り合わせ基板を作製する工程と、
前記貼り合わせ基板を多孔質層の部分で分離する工程と、
を含むことを特徴とする半導体基板の製造方法。
【請求項１２】
半導体装置の製造方法であって、
請求項１１に記載の製造方法を適用して製造された、表面に半導体層を有し内部に絶縁層を有する半導体基板を準備する工程と、
前記半導体基板の前記半導体層を素子分離して、素子分離された半導体層にトランジスタを作り込む工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化成装置、化成方法、半導体基板の製造方法及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体プロセスにおいては、化成装置として、図１に示すような陽極化成装置が用いられている（特開昭６０−９４７３７号公報）。この陽極化成装置では、シリコン基板１９０１を、ＨＦ酸溶液が入っている容器１９０２ａ及び１９０２ｂの中に入れ、その両側に電極１９０３ａ及び１９０３ｂが配置されている。この場合、シリコン基板１９０１の両面はそれぞれ陽極であり、電極１９０３ａ及び１９０３ｂは陰極である。この状態で、シリコン基板１９０１と電極１９０３ａ及び１９０３ｂとの間に電流を流すことによって、シリコン基板１９０１は陽極化成され、その表面に多孔質シリコン層が形成される。
【０００３】
【特許文献１】
特開昭６０−９４７３７号公報
【発明が解決しようとする課題】
しかしながら、従来の化成装置では、同一設計であっても装置間に機差が生じうる。従って、大量の基板を処理するために多数の化成装置が用いられると、これらの装置で化成処理された基板の特性は装置ごとにばらつきが生じる。例えば、シリコンウェハを化成処理して多孔質シリコンを形成する場合、化成処理された多孔質シリコンの膜厚、空孔率、及び面内分布等の特性は、装置間でばらつきが生じる。化成処理された基板の特性における装置間の機差によるばらつきは、プロセスが高精度化するにつれてより深刻化する。
【０００４】
本発明は、上記の問題点に鑑みてなされたものであり、例えば、プロセスの品質及び歩留まりを向上させることを目的とする。
【０００５】
【課題を解決するための手段】
本発明の第１の側面によれば、基板に対して化成処理を施す化成装置に係り、電解液を満たすための化成槽と、前記化成槽内で実質的に垂直に基板を保持する保持部と、前記保持部の一方の側に対向させて配置される第１電極と、前記保持部の他方の側に対向させて配置される第２電極と、前記化成槽内に配置された化成処理に寄与する部分の構造を変更するための変更機構と、を備えることを特徴とする。
【０００６】
本発明の好適な実施の形態によれば、前記変更機構は、前記保持部、前記第１電極、及び第２電極の少なくとも１つの位置を変更する機構を含むことが好ましい。
【０００７】
本発明の第２の側面によれば、基板に対して化成処理を施す化成装置に係り、電解液を満たすための化成槽と、前記化成槽内で基板を保持する保持部と、前記保持部の一方の側に対向させて配置される第１電極と、前記保持部の他方の側に対向させて配置される第２電極と、前記第１電極及び前記第２電極の少なくとも一方と前記保持部との間に、１つ又は複数の開口部を有する部材を配置するための配置機構と、を備えることを特徴とする。
【０００８】
本発明の第３の側面によれば、基板に対して化成処理を施す化成装置に係り、電解液を満たすための化成槽と、前記化成槽内で基板を保持する保持部と、前記保持部の一方の側に対向させて配置される第１電極と、前記保持部の他方の側に対向させて配置される第２電極と、前記第１電極及び前記第２電極の少なくとも一方が前記電解液に露出する部分の大きさを変更する変更機構と、を備えることを特徴とする。
【０００９】
本発明の好適な実施の形態によれば、前記変更機構は、前記第１電極及び前記第２電極の少なくとも一方の大きさを変更する機構を含むことが好ましい。
【００１０】
本発明の好適な実施の形態によれば、前記変更機構は遮蔽部を含み、該遮蔽部は前記第１電極及び前記第２電極の少なくとも一方の一部を前記電解液から遮蔽し、前記露出する部分の大きさを変更することが好ましい。
【００１１】
本発明の第４の側面によれば、化成槽内に配置された一対の電極間で実質的に垂直に保持された基板を化成処理する方法に係り、前記化成槽内に配置された化成処理に寄与する部分の構造を変更する変更工程を含むことを特徴とする。
【００１２】
本発明の好適な実施の形態によれば、前記変更工程は、前記電極及び前記基板の少なくとも１つの位置を変更する工程を含むことが好ましい。
【００１３】
本発明の第５の側面によれば、化成槽内に配置された一対の電極間で基板を化成処理する方法に係り、前記電極と前記基板との間に、１つ又は複数の開口部を有する部材を配置する工程を含むことを特徴とする。
【００１４】
本発明の第６の側面によれば、化成槽内に配置された一対の電極間で基板を化成処理する方法に係り、前記電極が前記電解液に露出する部分の大きさを変更する工程を含むことを特徴とする。
【００１５】
本発明の第７の側面によれば、半導体基板の製造方法に係り、請求項１乃至請求項６のいずれか１項に記載の化成装置を適用して基板に多孔質層を形成し、更に前記多孔質層の上に移設層を形成し、これにより第１の基板を作製する工程と、前記第１の基板と第２の基板とを貼り合わせて、貼り合わせ基板を作製する工程と、前記貼り合わせ基板を多孔質層の部分で分離する工程と、を含むことを特徴とする。
【００１６】
本発明の第８の側面によれば、半導体装置の製造方法に係り、請求項１１に記載の製造方法を適用して製造された、表面に半導体層を有し内部に絶縁層を有する半導体基板を準備する工程と、前記半導体基板の前記半導体層を素子分離して、素子分離された半導体層にトランジスタを作り込む工程と、を含むことを特徴とする。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【００１８】
［第１の実施形態］
本発明の好適な第１の実施形態に係る化成装置として、電極と基板との間の距離を変更することにより、複数の化成装置間の機差を補正する機構の例を示す。
【００１９】
図２は、本発明の第１の実施形態に係る化成装置１５の構成を示す概念図である。
【００２０】
化成装置１５は化成槽１を有する。化成槽１は、陽極化成用の処理液に対して耐性を有する材料で構成される。例えば、陽極化成用の処理液としてＨＦを含む電解液（以下「ＨＦ溶液」という。）を採用する場合には、化成槽１は、例えば、耐ＨＦ製の材料である四弗化エチレン樹脂（商品名：テフロン（登録商標））等で構成されることが好ましい。
【００２１】
化成槽１内には、基板としてのシリコンウェハ４ａと、化成槽１内で実質的に垂直にシリコンウェハ４ａを保持する保持部４ｂとが設けられている。保持部４ｂを移動させることにより、シリコンウェハ４ａを移動させることができる。また、シリコンウェハ４ａを垂直に保持することによって、電極（図２では、陰極２、陽極３）を固定した状態で次のシリコンウェハ４ａを処理できる。即ち、シリコンウェハ４ａを横に保持し、その上に電極を配置する構成では、シリコンウェハ４ａを槽内に入れたり、槽内から取り出したりする都度、該電極を避難させる必要があるので、シリコンウェハを槽内にセットする都度、該電極を所望の位置に調整する必要があり、一連の処理の高速化を妨げる。また、そのためには、該電極の該所望の位置を記憶する手段が必要である。シリコンウェハ４ａを垂直に保持する場合ではそれらは不要であるという利点がある。
【００２２】
また、陽極化成用の処理液としてＨＦを含む電解液（以下「ＨＦ溶液」という。）を採用する場合には、保持部４ｂは、例えば、耐ＨＦ製の材料である四弗化エチレン樹脂（商品名：テフロン（登録商標））等で構成されることが好ましい。保持部４ｂは、化成槽１に取り外し可能に取り付けられており、不図示の搬送装置により化成槽１に搬送される。なお、保持部４ｂは化成槽に取り付けられ、不図示の搬送機構がシリコンウェハ４ａを保持部４ｂに装着するよう構成されてもよい。
【００２３】
また、シリコンウェハ４ａの一方の側に対向させて第１電極としての陰極２が、シリコンウェハ４ａの他方の側に対向させて第２電極としての陽極３がそれぞれ配置される。陰極２及び陽極３は、耐ＨＦ製の材料である白金等で構成されることが好ましい。
【００２４】
また、シリコンウェハ４ａを化成処理する処理液としての電解液５（例えば、ＨＦ溶液）が化成槽１内に供給される。
【００２５】
この状態で、不図示の電源装置により陽極３と陰極２との間に電圧が印加され、シリコンウェハ４ａに化成処理が施される。この処理により、シリコンウェハ４ａの表面に多孔質シリコン層が形成される。
【００２６】
上記の化成処理を複数の化成装置を用いて行う場合、同一設計で作られた化成装置であっても該装置間の機差によって、シリコンウェハ４ａを化成処理したときの特性にばらつきが生じる。図３は、同一設計で作られた２台の化成装置でシリコンウェハ４ａを化成処理した後、シリコンウェハ４ａ上に形成された多孔質シリコン層を示す図である。図３（ａ）は、ある化成装置を用いてシリコンウェハ４ａの周辺部に多孔質シリコン層６ａが厚く形成された様子を示す図であり、図３（ｂ）は、図３（ａ）の多孔質シリコン層６ａを形成した化成装置と同一設計の他の化成装置を用いて、シリコンウェハ４ａ上に均一に多孔質シリコン層６ｂが形成された様子を示す図である。
【００２７】
本実施形態に係る化成装置１５は、かかるばらつきをなくすように、化成槽１内に配置された化成処理に寄与する部分の構造を変更するための機構を有する。例えば、化成装置１５は、図２（ａ）及び（ｂ）に示すように陰極２に連結された変更機構１７を備え、陰極２の位置を変更し、これにより、化成処理に寄与する部分の構造としての陰極２とシリコンウェハ４ａとの位置関係を規定する槽内の構造を変更することができる。なお、図を簡略化するために、図２（ａ）及び（ｂ）では変更機構１７を陰極２にのみ連結されているが、本発明はこれに限定されない。例えば、変更機構１７は、陽極３及び／又は保持部４ｂに連結されてもよい。また、化成装置１５は、プログラムを格納したメモリと該プログラムを実行するＣＰＵとを備える駆動部を備え、該駆動部が変更機構１７を制御してもよい。図２に示す例では、陰極２は陰極ホルダに固定されており、変更機構１７は可動部が陰極ホルダに連結されたボールスクリューによって構成されている。このボールスクリューを、例えば、モータによって駆動することによって、陰極２を所望の位置に移動させることができる。
【００２８】
図３（ａ）に示すように周辺部に多孔質シリコン層６ａが厚く形成された場合には、例えば、陰極２とシリコンウェハ４ａとの距離を短くしてから化成処理を行うことにより（図４を参照）、図３（ｂ）に示すような均一な多孔質シリコン層６ｂを形成することができる。
【００２９】
これは、化成処理後の多孔質シリコン層６ｂの厚さの分布が、シリコンウェハ４ａと、陰極２及び／又は陽極３との間の距離に依存するという物理的な現象を利用している。従って、多孔質シリコン層６ｂの厚さの分布と、シリコンウェハ４ａと陰極２及び／又は陽極３との間の距離と、の関係を示す実験結果を予めデータベース化し、かかる関係を用いてシリコンウェハ４ａ、陰極２、及び陽極３の少なくとも１つの位置を変更してもよい。
【００３０】
また、化成装置１５は、前記実験結果のデータ、及び／又は、該データを用いて化成装置１５を動作させるためのプログラムを実行するためのＣＰＵを備えてもよい。
【００３１】
また、化成装置１５と前記実験結果のデータ、及び／又は、該データを用いて化成装置１５を動作させるためのプログラムを実行するためのＣＰＵを備えた他の装置と通信可能に接続されてもよい。
【００３２】
また、シリコンウェハ４ａと陰極２及び／又は陽極３との間の距離を手作業で調節した後に、シリコンウェハ４ａ、陰極２及び陽極３の少なくとも１つの位置を固定するための機構（例えば、ねじ等）を設けてもよい。
【００３３】
なお、本実施形態は、化成膜の特性の一例として、多孔質シリコン層の膜厚について説明したが、本発明はこれに限定されない。本発明の好適な実施の形態に係る化成装置によれば、例えば、化成処理によって生じた膜の誘電率、結晶性、抵抗率、移動度、空孔率、及びそれらの分布、表面のラフネス等の特性のばらつきも制御することができる。
【００３４】
以上のように、本発明の好適な実施の形態に係る化成装置によれば、化成槽の構造を可変にし、装置間のばらつきを補正することができる。
【００３５】
図５は、本発明の好適な第１の実施形態に係る化成方法を示すフローチャートである。
【００３６】
ステップＳ１では、シリコンウェハ４ａが不図示の搬送機構により化成槽１内に配置される。シリコンウェハ４ａは、保持部４ｂに装着された状態で化成槽１内に配置されてもよいし、化成槽１内に保持部４ｂが取り付けられた状態で保持部４ｂに配置されてもよい。
【００３７】
ステップＳ２では、シリコンウェハ４ａを化成処理する処理液としての電解液５（例えば、ＨＦとＣ２Ｈ５ＯＨとが混合されたＨＦ溶液等）が化成槽１内に供給される。
【００３８】
ステップＳ３では、シリコンウェハ４ａ、陰極２、及び陽極３の少なくとも１つの位置を変更する。このとき、化成装置１５は、陰極２又はシリコンウェハ４ａの位置を変更するのが好ましい。化成装置１５は、例えば、図３（ａ）に示すように周辺部に多孔質シリコン層６ａが厚く形成されている場合、例えば、図４に示すように陰極２を移動させて、陰極２とシリコンウェハ４ａとの距離を短くすることによって、図３（ｂ）に示すような均一な多孔質シリコン層６ｂを形成することができる。
【００３９】
また、化成装置１５が前記実験結果のデータ、及び／又は、該データを用いて化成装置１５を動作させるためのプログラムを実行するためのＣＰＵを備える場合は、化成装置１５は、実行された該プログラムに従って、シリコンウェハ４ａ、陰極２、及び陽極３の少なくとも１つの位置を変更することができる。
【００４０】
また、化成装置１５と前記実験結果のデータ、及び／又は、該データを用いて化成装置１５を動作させるためのプログラムを実行するためのＣＰＵを備えた他の装置と通信可能に接続される場合は、化成装置１５は、該他の相違により実行された該プログラムに従って、シリコンウェハ４ａ、陰極２、及び陽極３の少なくとも１つの位置を変更することができる。
【００４１】
ステップＳ４では、シリコンウェハ４ａに化成処理（陽極化成）が施される。具体的には、不図示の電源装置により陰極２と陽極３との間に電圧が印加され、シリコンウェハ４ａに陽極化成処理を施される。この処理によって、シリコンウェハ４ａの表面に多孔質シリコン層６ａが形成される。
【００４２】
ステップＳ５では、ステップＳ４で化成処理されたシリコンウェハ４ａに対して所定の特性が得られたか否かを判断する。かかる判断は、ユーザが行ってもいいし、この判断を行うプログラムを実行するＣＰＵを備える化成装置１５が行ってもよい。
【００４３】
なお、本書において「所定の特性」とは、典型的には、化成処理によって生じた膜の膜厚、膜厚分布、誘電率等の特性をいうが、本発明はこれに限定されない。例えば、所定の特性は、化成処理によって生じた膜の結晶性、抵抗率、移動度、空孔率、及びそれらの分布、表面のラフネス等の特性も含む。
【００４４】
所定の特性が得られた場合には（ステップＳ４でＹＥＳ）、ステップＳ５に進み、不図示の搬送機構がシリコンウェハ４ａを化成槽１内から取り出す。所定の特性が得られなかった場合には（ステップＳ４でＮＯ）、ステップＳ３に進み、再び、化成装置１５は、シリコンウェハ４ａ、陰極２、及び陽極３の少なくとも１つの位置を変更する。
【００４５】
以上の処理により、所定の特性が得られるよう装置の構成を変更することにより、多数の化成装置を併用して使用するときに装置間のばらつきに起因する化成品のばらつきを大幅に低減することができる。これによって、化成処理された基板を安定して高品質に処理することが可能である。特に、大量の基板を処理するときに、本発明の効果が顕著になる。従って、化成工程を含む製造工程プロセス全体において、その生産品の品質向上、安定生産にも寄与することができる。
【００４６】
［第２の実施形態］
本発明の好適な第２の実施形態に係る化成装置として、電極と基板との間に開口部を持った部材を挿入することにより、複数の化成装置間の機差を補正する機構の例を示す。
【００４７】
図６は、本発明の第２の実施形態に係る化成装置２０の構成を示す概念図である。前述の第１の実施形態と同様の部分は同様の符号で示している。
【００４８】
化成装置２０は、概略的には、第１の実施の形態に係る化成装置１５の構成から一部の機能を削除し、新たに別の構成が追加されている。即ち、図６に示すように化成装置２０は、化成槽１内に配置された化成処理に寄与する部分の構造を変更するための機構として、シリコンウェハ４ａ、陰極２、及び陽極３の少なくとも１つの位置を変更する機能の代わりに、陰極２及び陽極３の少なくとも一方と、シリコンウェハ４ａと、の間に１つ又は複数の開口部を有する複数の部材から構成される１以上の部材７を配置するための配置機構（例えば、エアシリンダ）１８を有する。ここで、部材７としては、それぞれ開口部の個数及び／又は配置及び／又は大きさ等が互いに異なるものが複数準備されている。なお、図を簡略化するために、図６では配置機構１８が開口部を有する部材７にのみ連結されているが、本発明はこれに限定されない。例えば、配置機構１８は、陽極３及び／又は陰極２に連結されてもよい。また、化成装置２０は、プログラムを格納したメモリと該プログラムを実行するＣＰＵとを備える駆動部を備え、該駆動部が配置機構１８を制御してもよい。
【００４９】
本実施形態に係る化成装置２０によれば、例えば、開口部を有する部材（例えばメッシュ等）７を配置することにより、図３（ａ）に示すように周辺部に厚い多孔質シリコン層６ａが形成された場合であっても、図３（ｂ）に示すように均一な多孔質シリコン層６ｂを得ることができる。
【００５０】
これは、化成処理後の多孔質シリコン層の厚さの分布が、該開口部の位置、大きさ、分布等に依存するという物理的な現象を利用したものである。従って、開口部を有する部材７は、前述のものに限られず、あらゆる形態（位置、大きさ、分布等）の開口部を有する部材７を含む。
【００５１】
以上のように、本発明の好適な実施の形態に係る化成装置によれば、化成槽の構造を可変にし、装置間のばらつきを補正することができる。
【００５２】
図７は、本発明の好適な第２の実施形態に係る化成方法を示すフローチャートである。
【００５３】
ステップＳ１では、シリコンウェハ４ａが不図示の搬送機構により化成槽１内に配置される。シリコンウェハ４ａは、保持部４ｂに装着された状態で化成槽１内に配置されてもよいし、化成槽１内に保持部４ｂが取り付けられた状態で保持部４ｂに配置されてもよい。
【００５４】
ステップＳ２では、シリコンウェハ４ａを化成処理する処理液としての電解液５（例えば、ＨＦとＣ２Ｈ５ＯＨとが混合されたＨＦ溶液等）が化成槽１内に供給される。
【００５５】
ステップＳ１３では、陰極２及び陽極３の少なくとも一方と、シリコンウェハ４ａと、の間に１つ又は複数の開口部を有する部材７を配置する。部材７は、複数の開口部を有する場合には、中央部に配置される開口部の大きさが、周辺部に配置される開口部の大きさよりも大きいのが好ましい。
【００５６】
開口部を有する部材（例えばメッシュ等）７を配置することにより、図３（ａ）に示すように周辺部に厚い多孔質シリコン層６ａが形成された場合であっても、図３（ｂ）に示すように均一な多孔質シリコン層６ｂを得ることができる。前述のように、開口部を有する部材は、あらゆる形態（位置、大きさ、分布等）の開口部を有する部材を含むことができる。
【００５７】
ステップＳ４では、シリコンウェハ４ａに化成処理（陽極化成）が施される。具体的には、不図示の電源装置により陰極２と陽極３との間に電圧が印加され、シリコンウェハ４ａに陽極化成処理を施される。この処理によって、シリコンウェハ４ａの表面に多孔質シリコン層６ａが形成される。
【００５８】
ステップＳ５では、ステップＳ４で化成処理されたシリコンウェハ４ａに対して所定の特性が得られたか否かを判断する。かかる判断は、ユーザが行ってもいいし、この判断を行うプログラムを実行するＣＰＵを備える化成装置１５が行ってもよい。
【００５９】
所定の特性が得られた場合には（ステップＳ４でＹＥＳ）、ステップＳ５に進み、不図示の搬送機構がシリコンウェハ４ａを化成槽１内から取り出す。所定の特性が得られなかった場合には（ステップＳ４でＮＯ）、ステップＳ１３に進み、再び、陰極２及び陽極３の少なくとも一方と、シリコンウェハ４ａと、の間に１つ又は複数の開口部を有する他の部材７を配置する。この場合、開口部の大きさ、個数、分布、形状等が変更されうる。
【００６０】
以上の処理により、所定の特性が得られるよう装置の構成を変更することにより、多数の化成装置を併用して使用するときに装置間のばらつきに起因する化成品のばらつきを大幅に低減することができる。これによって、化成処理された基板を安定して高品質に処理することが可能である。特に、大量の基板を処理するときに、本発明の効果が顕著になる。従って、化成工程を含む製造工程プロセス全体において、その生産品の品質向上、安定生産にも寄与することができる。
【００６１】
［第３の実施形態］
本発明の好適な第３の実施形態に係る化成装置として、電極が電解液に露出する部分の大きさを変更することにより、複数の化成装置間の機差を補正する機構の例を示す。
【００６２】
図８は、本発明の第３の実施形態に係る化成装置３０の構成を示す概念図である。前述の第１、第２の実施形態と同様の部分は同様の符号で示している。
【００６３】
化成装置３０は、概略的には、第１の実施の形態に係る化成装置１５の構成から一部の機能を削除し、新たに別の構成が追加されている。即ち、化成装置３０は、化成槽１内に配置された化成処理に寄与する部分の構造を変更するための機構として、シリコンウェハ４ａ、陰極２、及び陽極３の少なくとも１つの位置を変更する機能の代わりに、陰極２及び陽極３の少なくとも一方が電解液５に露出する部分の大きさを変更する変更機構を有する。即ち、化成装置３０は、陰極２及び陽極３の少なくとも一方は変更機構としての遮蔽部１６を有し、遮蔽部１６は、陰極２及び陽極３の少なくとも一方の一部を電解液５から遮蔽し、電解液５に露出する部分の大きさを調節することができる。また、変更機構は、遮蔽部１６の代わりに、陰極２及び陽極３の少なくとも一方の大きさが変化するように構成されてもよい。このような構成としては、例えば、以下の（１）〜（３）のような構成が考えられうるが、本発明はこれらの構成に限定されない。
【００６４】
（１）カメラの絞りのようなものを陰極２及び陽極３の少なくとも一方の近傍に設置し、この絞りの開口部大きさを必要に応じて変更するという構成
（２）陰極２及び陽極３の少なくとも一方の大きさが変更可能な落し蓋のような形状にし、電極大きさを必要に応じて変更するという構成
（３）陰極２及び陽極３の少なくとも一方を中央部と周辺部とに分割し、必要に応じて、両方に通電するか一方に通電するかを選択するという構成
以上のように、電解液５に露出する部分の大きさを変化させることより、例えば、該露出する部分の大きさを１５０ｍｍから１２０ｍｍに小さくすることによって、図３（ａ）に示すように周辺部が厚く多孔質シリコン層６ａが形成された場合であっても、図３（ｂ）に示すように均一な多孔質シリコン層６ｂを得ることができる。
【００６５】
以上のように、本発明の好適な実施の形態に係る化成装置によれば、化成槽の構造を可変にし、装置間のばらつきを補正することができる。
【００６６】
図９は、本発明の好適な第３の実施形態に係る化成方法を示すフローチャートである。
【００６７】
ステップＳ１では、シリコンウェハ４ａが不図示の搬送機構により化成槽１内に配置される。シリコンウェハ４ａは、保持部４ｂに装着された状態で化成槽１内に配置されてもよいし、化成槽１内に保持部４ｂが取り付けられた状態で保持部４ｂに配置されてもよい。
【００６８】
ステップＳ２では、シリコンウェハ４ａを化成処理する処理液としての電解液５（例えば、ＨＦとＣ２Ｈ５ＯＨとが混合されたＨＦ溶液等）が化成槽１内に供給される。
【００６９】
ステップＳ２３では、陰極２及び陽極３の少なくとも一方は、電解液５に露出する部分の大きさを変化させる。即ち、陰極２及び陽極３の少なくとも一方は変更機構としての遮蔽部１６を有し、遮蔽部１６は、陰極２及び陽極３の少なくとも一方の一部を電解液５から遮蔽し、電解液５に露出する部分の大きさを調節する。また、変更機構は、遮蔽部１６の代わりに、陰極２及び陽極３の少なくとも一方の大きさが変化するように構成されてもよい。
【００７０】
以上のように、遮蔽部による遮断又は電極（陰極２及び陽極３の少なくとも一方）の形状変化により、例えば、電解液５に露出する部分の大きさを１５０ｍｍから１２０ｍｍに小さくすることによって、図３（ａ）に示すように周辺部が厚く多孔質シリコン層６ａが形成されている場合であっても、図３（ｂ）に示すように均一な多孔質シリコン層６ｂを得ることができる。
【００７１】
ステップＳ４では、シリコンウェハ４ａに化成処理（陽極化成）が施される。具体的には、不図示の電源装置により陰極２と陽極３との間に電圧が印加され、シリコンウェハ４ａに陽極化成処理を施される。この処理によって、シリコンウェハ４ａの表面に多孔質シリコン層６ａが形成される。
【００７２】
ステップＳ５では、ステップＳ４で化成処理されたシリコンウェハ４ａに対して所定の特性が得られたか否かを判断する。かかる判断は、ユーザが行ってもいいし、この判断を行うプログラムを実行するＣＰＵを備える化成装置１５が行ってもよい。
【００７３】
所定の特性が得られた場合には（ステップＳ４でＹＥＳ）、ステップＳ５に進み、不図示の搬送機構がシリコンウェハ４ａを化成槽１内から取り出す。所定の特性が得られなかった場合には（ステップＳ４でＮＯ）、ステップＳ２３に進み、再び、陰極２及び陽極３の少なくとも一方は、電解液５に露出する部分の大きさを変化させる。この場合、陰極２及び陽極３の少なくとも一方の大きさ、形状、或いは、遮蔽部の大きさ、形状等が変更されうる。
【００７４】
以上の処理により、所定の特性が得られるよう装置の構成を変更することにより、多数の化成装置を併用して使用するときに装置間のばらつきに起因する化成品のばらつきを大幅に低減することができる。これによって、化成処理された基板を安定して高品質に処理することが可能である。特に、大量の基板を処理するときに、本発明の効果が顕著になる。従って、化成工程を含む製造工程プロセス全体において、その生産品の品質向上、安定生産にも寄与することができる。
【００７５】
［処理装置の適用例］
以下、上記の処理装置を半導体基板の製造方法に適用した例として、ＳＯＩ基板等の基板の製造方法を例示的に説明する。
【００７６】
図１０は、本発明の好適な実施の形態に係る基板の製造方法を説明する図である。
【００７７】
まず、図１０（ａ）に示す工程では、第１の基板（ｓｅｅｄ　ｗａｆｅｒ）１０を形成するための単結晶Ｓｉ基板１１を用意して、上記の化成装置１５、２０又は３０を利用して、その主表面上に分離層としての多孔質Ｓｉ層１２を形成する。多孔質Ｓｉ層１２は、例えば、電解液（化成液）中で単結晶Ｓｉ基板１１に陽極化成処理（陽極処理）を施すことによって形成することができる。ここで、陽極化成処理における陽極化成槽内の陽極化成に寄与する部分の構造は、上記の実施形態に例示的に示される本発明に従って、機差をなくすように予め調節される。
【００７８】
ここで、電解液としては、例えば、弗化水素を含む溶液、弗化水素及びエタノールを含む溶液、弗化水素及びイソプロピルアルコールを含む溶液等が好適である。より具体的な例を挙げると、電解液としては、例えば、ＨＦ水溶液（ＨＦ濃度＝４９ｗｔ％）とエタノールを体積比２：１で混合した混合液が好適である。
【００７９】
また、多孔質Ｓｉ層１２を互いに多孔度の異なる２層以上の層からなる多層構造としてもよい。ここで、多層構造の多孔質Ｓｉ層１２は、表面側に第１の多孔度を有する第１の多孔質Ｓｉ層、その下に、第１の多孔度より大きい第２の多孔度を有する第２の多孔質Ｓｉ層を含むことが好ましい。このような多層構造を採用することにより、後の非多孔質層１３の形成工程において、第１の多孔質Ｓｉ層上に、欠陥等の少ない非多孔質層１３を形成することができると共に、後の分離工程において、所望の位置で貼り合わせ基板を分離することができる。ここで、第１の多孔度としては、１０％〜３０％が好ましく、１５％〜２５％が更に好ましい。また、第２の多孔度としては、３５％〜７０％が好ましく、４０％〜６０％が更に好ましい。
【００８０】
電解質溶液として上記の混合液（ＨＦ濃度が４９ｗｔ％の弗化水素酸：エタノール＝２：１）を利用する場合は、例えば、電流密度８ｍＡ／ｃｍ２、処理時間５〜１１ｍｉｎの条件で第１層（表面側）を生成し、次いで、電流密度２３〜３３ｍＡ／ｃｍ２、処理時間８０ｓｅｃ〜２ｍｉｎの条件で第２層（内部側）を生成することが好ましい。
【００８１】
このように、多孔質層１２を形成するために上記の処理装置１００又は２００を利用することにより、処理槽内に配置された陽極から溶出する金属による第１の基板１０の汚染を低減することができる。
【００８２】
次いで、次の（１）〜（４）の少なくとも１つの工程を実施することが好ましい。ここで、（１）、（２）を順に実施することが好ましく、（１）、（２）、（３）を順に実施すること、或いは、（１）、（２）、（４）を順に実施することが更に好ましく、（１）、（２）、（３）、（４）を順に実施することが最も好ましい。
【００８３】
（１）多孔質Ｓｉ層の孔壁に保護膜を形成する工程（プリ酸化工程）
この工程では、多孔質Ｓｉ層１２の孔壁に酸化膜や窒化膜等の保護膜を形成し、これにより、後の熱処理による孔の粗大化を防止する。保護膜は、例えば、酸素雰囲気中で熱処理（例えば、２００℃〜７００℃が好ましく、３００℃〜５００℃が更に好ましい）を実施することにより形成され得る。その後、多孔質Ｓｉ層１２の表面に形成された酸化膜等を除去することが好ましい。これは、例えば、弗化水素を含む溶液に多孔質Ｓｉ層１２の表面を晒すことによって実施され得る。
【００８４】
（２）水素ベ−キング工程（プリベーキング工程）
この工程では、水素を含む還元性雰囲気中において８００℃〜１２００℃で、多孔質Ｓｉ層１２が形成された第１の基板１に熱処理を実施する。この熱処理により、多孔質Ｓｉ層１２の表面の孔をある程度封止することができると共に、多孔質Ｓｉ層１２の表面に自然酸化膜が存在する場合には、それを除去することができる。
【００８５】
（３）微量原料供給工程（プリインジェクション工程）
多孔質Ｓｉ層１２上に非多孔質層１３を成長させる場合は、成長の初期段階で非多孔質層１３の原料物質の供給を微少量として、低速度で非多孔質膜１３を成長させることが好ましい。このような成長方法により、多孔質Ｓｉ層１２の表面の原子のマイグレーションが促進され、多孔質Ｓｉ層１２の表面の孔を封止することができる。具体的には、成長速度が２０ｎｍ／ｍｉｎ以下、好ましくは１０ｎｍ／ｍｉｎ以下、より好ましくは２ｎｍ／ｍｉｎ以下になるように原料の供給を制御する。
【００８６】
（４）高温ベーキング工程（中間ベーキング工程）
上記の水素ベーキング工程及び／又は微量原料供給工程における処理温度よりも高い温度で、水素を含む還元性雰囲気中で熱処理を実施することにより、多孔質Ｓｉ層１２の更なる封止及び平坦化が実現することができる。
【００８７】
次いで、図１０（ｂ）に示す工程の第１段階では、多孔質Ｓｉ層１２上に第１の非多孔質層１３を形成する。第１の非多孔質層１３としては、単結晶Ｓｉ層、多結晶Ｓｉ層、非晶質Ｓｉ層等のＳｉ層、Ｇｅ層、ＳｉＧｅ層、ＳｉＣ層、Ｃ層、ＧａＡｓ層、ＧａＮ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＰ層、ＩｎＡｓ層等が好適である。
【００８８】
次いで、図１０（ｂ）に示す工程の第２段階では、第１の非多孔質層１３の上に第２の非多孔質層としてＳｉＯ２層（絶縁層）１４を形成する。これにより第１の基板１０が得られる。ＳｉＯ２層１４は、例えば、Ｏ２／Ｈ２雰囲気、１１００℃、１０〜３３ｍｉｎの条件で生成され得る。
【００８９】
次いで、図１０（ｃ）に示す工程では、第２の基板（ｈａｎｄｌｅ　ｗａｆｅｒ）２０を準備し、第１の基板１０と第２の基板２０とを、第２の基板２０と絶縁層１４とが面するように室温で密着させて貼り合わせ基板３０を作成する。
【００９０】
なお、絶縁層１４は、上記のように単結晶Ｓｉ層１３側に形成しても良いし、第２の基板２０上に形成しても良く、両者に形成しても良く、結果として、第１の基板と第２の基板を密着させた際に、図１０（ｃ）に示す状態になれば良い。しかしながら、上記のように、絶縁層１４を活性層となる第１の非多孔質層（例えば、単結晶Ｓｉ層）１３側に形成することにより、第１の基板１０と第２の基板２０との貼り合せの界面を活性層から遠ざけることができるため、より高品位のＳＯＩ基板等の半導体基板を得ることができる。
【００９１】
基板１０、２０が完全に密着した後、両者の結合を強固にする処理を実施することが好ましい。この処理の一例としては、例えば、１）Ｎ２雰囲気、１１００℃、１０ｍｉｎの条件で熱処理を実施し、２）Ｏ２／Ｈ２雰囲気、１１００℃、５０〜１００ｍｉｎの条件で熱処理（酸化処理）を実施する処理が好適である。この処理に加えて、或いは、この処理に代えて、陽極接合処理及び／又は加圧処理を実施してもよい。
【００９２】
第２の基板２０としては、Ｓｉ基板、Ｓｉ基板上にＳｉＯ２層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第２の基板２０は、貼り合わせに供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。
【００９３】
次いで、図１０（ｄ）に示す工程では、貼り合わせ基板３０を機械的強度が脆弱な多孔質層１２の部分で分離する。この分離方法としては、各種の方法を採用しうるが、例えば、流体を多孔質層１２に打ち込む方法、或いは、流体により多孔質層１２に静圧を印加する方法など、流体を利用する方法が好ましい。
【００９４】
この分離工程により、第１の基板１０の移設層（非多孔質層１３、絶縁層１４）が第２の基板２０上に移設される。なお、第１の基板１０の多孔質層１２上に非多孔質層１３のみを形成する場合の移設層は、非多孔質層１３のみである。
【００９５】
図１０（ｅ）に示す工程では、分離後の第２の基板２０上の多孔質層１２”をエッチング等により選択的に除去する。これにより、絶縁層１４上に非多孔質層１３を有する基板が得られる。例えば、非多孔質層１３が半導体層である場合、このような半導体層は、ＳＯＩ層（ＳｅｍｉｃｏｎｄｕｃｔｏｒＯｎ　Ｉｎｓｕｌａｔｏｒ）と呼ばれ、また、このようなＳＯＩ層を有する基板は、ＳＯＩ基板と呼ばれる。
【００９６】
更に、分離後の第１の基板１０’の単結晶Ｓｉ基板１１上の多孔質層１２’をエッチング等により選択的に除去する。このようにして得られる単結晶Ｓｉ基板１１は、再び第１の基板１０を形成するための基板、又は第２の基板２０として利用され得る。
【００９７】
［半導体基板の適用例］
次の上記の製造方法により製造される半導体基板の製造方法の一例を説明する。
【００９８】
図１１は、本発明の好適な実施の形態に係る基板の製造方法を適用して製造され得る半導体基板を利用した半導体装置の製造方法を示す図である。
【００９９】
まず、非多孔質層１３として半導体層、非多孔質層１４として絶縁層を有するＳＯＩ基板を上記の基板の製造方法を適用して製造する。そして、埋め込み絶縁膜１４上の非多孔質半導体層（ＳＯＩ層）１３を島状にパタニングする方法、又は、ＬＯＣＯＳと呼ばれる酸化法等により、トランジスタを形成すべき活性領域１３’及び素子分離領域５４を形成する（図１１（ａ）参照）。
【０１００】
次いで、ＳＯＩ層の表面にゲート絶縁膜５６を形成する（図１１（ａ）参照）。ゲート絶縁膜５６の材料としては、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化チタン、酸化スカンジウム、酸化イットリウム、酸化ガドリニウム、酸化ランタン、酸化ジルコニウム、及びこれらの混合物ガラス等が好適である。ゲート酸化膜５６は、例えば、ＳＯＩ層の表面を酸化させたり、ＣＶＤ法又はＰＶＤ法によりＳＯＩ層の表面に該当する物質を堆積させたりすることにより形成され得る。
【０１０１】
次いで、ゲート絶縁膜５６上にゲート電極５５を形成する（図１１（ａ）参照）。ゲート電極５５は、例えば、Ｐ型又はＮ型不純物がドープされた多結晶シリコンや、タングステン、モリブデン、チタン、タンタル、アルミニウム、銅などの金属又はこれらの少なくとも１種を含む合金や、モリブデンシリサイド、タングステンシリサイド、コバルトシリサイドなどの金属珪化物や、チタンナイトライド、タングステンナイトライド、タンタルナイトライドなどの金属窒化物などで構成され得る。ゲート絶縁膜５６は、例えばポリサイドゲートのように、互いに異なる材料からなる複数の層を積層して形成されてもよい。ゲート電極５５は、例えば、サリサイド（セルフアラインシリサイド）と呼ばれる方法で形成されてもよいし、ダマシンゲートプロセスと呼ばれる方法で形成してもよいし、他の方法で形成してもよい。以上の工程により図１１（ａ）に示す構造体が得られる。
【０１０２】
次いで、燐、砒素、アンチモンなどのＮ型不純物又はボロンなどのＰ型不純物を活性領域１３’に導入することにより、比較的低濃度のソース、ドレイン領域５８を形成する（図１１（ｂ）参照）。不純物は、例えば、イオン打ち込み及び熱処理などにより導入することができる。
【０１０３】
次いで、ゲート電極５５を覆うようにして絶縁膜を形成した後に、これをエッチバックすることにより、ゲート電極５９の側部にサイドウォール５９を形成する。
【０１０４】
次いで、再び上記と同一の導電型の不純物を活性領域１３’に導入し、比較的高濃度のソース、ドレイン領域５７を形成する。以上の工程により図１１（ｂ）に示す構造体が得られる。
【０１０５】
次いで、ゲート電極５５の上面並びにソース及びドレイン領域５７の上面に金属珪化物層６０を形成する。金属珪化物層６０の材料としては、例えば、ニッケルシリサイド、チタンシリサイド、コバルトシリサイド、モリブデンシリサイド、タングステンシリサイドなどが好適である。これらの珪化物は、ゲート電極５５の上面並びにソース及びドレイン領域５７の上面を覆うように金属を堆積させて、その後、熱処理を施すことによって、該金属とその下部のシリコンとを反応させた後に、該金属のうち未反応部分を硫酸などのエッチャントで除去することによって形成することができる。ここで、必要に応じて、珪化物層の表面を窒化させてもよい。以上の工程により図１１（ｃ）に示す構造体が得られる。
【０１０６】
次いで、シリサイド化したゲート電極の上面並びにソース及びドレイン領域の上面を覆うように絶縁膜６１を形成する（図１１（ｄ）参照）。絶縁膜６１の材料としては、燐及び／又はボロンを含む酸化シリコンなどが好適である。
【０１０７】
次いで、必要に応じて、ＣＭＰ法により絶縁膜６１にコンタクトホールを形成する。ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザ、Ｆ２エキシマレーザ、電子ビーム、Ｘ線等を利用したフォトリソグラフィー技術を適用すると、一辺が０．２５ミクロン未満の矩形のコンタクトホール、又は、直径が０．２５ミクロン未満の円形のコンタクトホールを形成することができる。
【０１０８】
次いで、コンタクトホール内に導電体を充填する。導電体の充填方法としては、バリアメタル６２となる高融点金属やその窒化物の膜をコンタクトホールの内壁に形成した後に、タングステン合金、アルミニウム、アルミニウム合金、銅、銅合金などの導電体６３を、ＣＶＤ法、ＰＶＤ法、めっき法などを利用して堆積させる方法が好適である。ここで、絶縁膜６１の上面よりも高く堆積した導電体をエッチバック法やＣＭＰ法により除去してもよい。また、導電体の充填に先立って、コンタクトホールの底部に露出したソース及びドレイン領域の珪化物層の表面を窒化させてもよい。以上の工程によりＳＯＩ層にＦＥＴ等のトランジスタを作り込むことができ、図１１（ｄ）に示す構造のトランジスタを有する半導体装置が得られる。
【０１０９】
ここで、ゲート電極に電圧を印加してゲート絶縁膜下に広がる空乏層が埋め込み絶縁膜１４の上面に届くように活性層（ＳＯＩ層）１０’の厚さ及び不純物濃度を定めると、形成されたトランジスタは、完全空乏型トランジスタとして動作する。また、空乏層が埋め込み酸化膜１４の上面に届かないように活性層（ＳＯＩ層）１０’の厚さ及び不純物濃度を定めると、形成されたトランジスタは、部分空乏型トランジスタとして動作する。
【実施例】
以下に本発明を実施例に基づき説明するが、本発明はこれらの実施例に限定されない。
【０１１０】
（実施例１）
図２は、化成装置１５の構成を示す図である。２台の同一の設計を行った化成装置の比較して本実施例を説明する。
【０１１１】
被処理物は直径８インチのシリコンウェハ４ａ（比抵抗０．０１−０．０２Ωｃｍ）で、電解液５には４９％ＨＦ：Ｃ２Ｈ５ＯＨ＝２：１の混合溶液を用いた。
【０１１２】
陽極３とシリコンウェハ４ａ間の距離は３０ｍｍで固定されており、陰極２は直径が１５０ｍｍの白金板を用いた。陰極２とシリコンウェハ４ａ間の距離が３０−７０ｍｍで可変とした。
【０１１３】
化成槽１で、陰極２とシリコンウェハ４ａ間の距離を５０ｍｍとして、電流１０ｍＡｃｍ−２で５００秒間化成したところ、中央の膜厚が９．５μｍ、シリコンウェハ４ａの端から５ｍｍの位置での膜厚が１０．５μｍであった。
【０１１４】
別の化成槽１で、同一条件で化成を行ったところ、中央の膜厚が９．０μｍ、シリコンウェハ４ａの端から５ｍｍの位置での膜厚が１１．０μｍであった。
【０１１５】
後者の化成槽１で、陰極２とシリコンウェハ４ａ間の距離を４０ｍｍにして、同一の化成を施したところ、中央の膜厚が９．５μｍ、シリコンウェハ４ａの端から５ｍｍの位置での膜厚が１０．５μｍになった。
【０１１６】
このようにして、同一の設計を行った異なる化成装置で同等の化成膜厚分布を得ることができた。
【０１１７】
（実施例２）
図６は、化成装置２０の構成を示す図である。２台の同一の設計を行った装置を比較して本実施例を説明する。
【０１１８】
被処理物は直径８インチのシリコンウェハ４ａ（比抵抗０．０１−０．０２Ωｃｍ）で、電解液５には４９％ＨＦ：Ｃ２Ｈ５ＯＨ＝２：１の混合溶液を用いた。
【０１１９】
陽極３とシリコンウェハ４ａ間の距離は３０ｍｍで固定されており、陰極２は直径が１５０ｍｍの白金板を用いた。陰極２とシリコンウェハ４ａ間の距離を５０ｍｍとした。
【０１２０】
化成槽１で、電流密度１０ｍＡｃｍ−２で５００秒間化成したところ、中央の膜厚が９．５μｍ、シリコンウェハ４ａの端から５ｍｍの位置での膜厚が１０．５μｍであった。
【０１２１】
別の化成槽１で、同一条件で化成を行ったところ、中央の膜厚が９．０μｍ、シリコンウェハ４ａの端から５ｍｍの位置での膜厚が１１．０μｍであった。
【０１２２】
後者の化成槽１で、陰極２とシリコンウェハ４ａ間の中央に、直径１７０ｍｍの開口部を持った部材を挿入して、同一の化成を施したところ、中央の膜厚が９．５μｍ、シリコンウェハ４ａの端から５ｍｍの位置での膜厚が１０．５μｍになった。
【０１２３】
このようにして、同一の設計を行った異なる化成装置で同等の化成膜厚分布を得ることができた。
【０１２４】
（実施例３）
図８は、化成装置３０の構成を示す図である。２台の同一の設計を行った装置の比較して本実施例を説明する。
【０１２５】
被処理物は直径８インチのシリコンウェハ４ａ（比抵抗０．０１−０．０２Ωｃｍ）で、電解液５には４９％ＨＦ：Ｃ２Ｈ５ＯＨ＝２：１の混合溶液を用いた。
【０１２６】
陽極３とシリコンウェハ４ａ間の距離は３０ｍｍで固定されており、陰極２は直径が１５０ｍｍの白金板を用いた。陰極２の大きさが１００−１５０ｍｍで可変とした。
【０１２７】
化成槽１で、電流１０ｍＡｃｍ−２で５００秒間化成したところ、中央の膜厚が９．５μｍ、シリコンウェハ４ａの端から５ｍｍの位置での膜厚が１０．５μｍであった。
【０１２８】
別の化成槽１で、同一条件で化成を行ったところ、中央の膜厚が９．０μｍ、シリコンウェハ４ａの端から５ｍｍの位置での膜厚が１１．０μｍであった。
【０１２９】
後者の化成槽１で、陰極２の直径を１２０ｍｍにして、同一の化成を施したところ、中央の膜厚が９．５μｍ、シリコンウェハ４ａの端から５ｍｍの位置での膜厚が１０．５μｍになった。
【０１３０】
このようにして、同一の設計を行った異なる化成装置で同等の化成膜厚分布を得ることができた。
【０１３１】
なお、実施例１〜３の説明において、「同一」とは、両者が完全に同一であることを意味するのではなく、実質的に同一であることを意味する。即ち、同一設計の化成装置を用いるため、便宜上、２台の化成装置を１枚の図面で説明したが、これは当然に完全に同一である１台の装置を用いることを意味しない。また、２台の同一設計の装置を用いる都合上、化成装置１０が備える同様の構成要素を同様の符号を用いて示したが、これらは２台の装置が実質的に同一の構成要素を備えることを意味するのであって、２台の装置が完全に同一である構成要素を備えることを意味するのではない。
【０１３２】
【発明の効果】
以上説明したように、本発明によれば、例えば、プロセスの品質及び歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】従来の化成装置の構成を示す概念図である。
【図２】本発明の好適な第１の実施の形態に係る化成装置の構成を示す概念図である。
【図３】多孔質シリコン層の厚さのばらつきを示す図である。
【図４】本発明の好適な第１の実施の形態に係る化成装置の構成を示す概念図である。
【図５】本発明の好適な第１の実施の形態に係る化成方法のフローチャートである。
【図６】本発明の好適な第２の実施の形態に係る化成装置の構成を示す概念図である。
【図７】本発明の好適な第２の実施の形態に係る化成方法のフローチャートである。
【図８】本発明の好適な第３の実施の形態に係る化成装置の構成を示す概念図である。
【図９】本発明の好適な第３の実施の形態に係る化成方法のフローチャートである。
【図１０】本発明の好適な実施の形態に係る基板の製造方法を説明する図である。
【図１１】本発明の好適な実施の形態に係る基板の製造方法を適用して製造され得る半導体基板を利用した半導体装置の製造方法を示す図である。
【図１】
2004111491.tif 000003
【図２】
2004111491.tif 000004
【図３】
2004111491.tif 000005
【図４】
2004111491.tif 000006
【図５】
2004111491.tif 000007
【図６】
2004111491.tif 000008
【図７】
2004111491.tif 000009
【図８】
2004111491.tif 000010
【図９】
2004111491.tif 000011
【図１０】
2004111491.tif 000012
【図１１】
2004111491.tif 000013