(57)【要約】【課題】回路規模を大きくすることなく、様々なデータのフォーマット変換を柔軟に行う。【解決手段】入力バッファ１０１〜１０８は、６４個すべてのエレメントに接続されている。各エレメントは、入力バッファのいずれに入力されたデータであっても、マイクロコードシーケンサ２０で設定されたアドレスに従って、所定のデータのみ記憶する。例えば、右から１列目のエレメント１１１は、入力バッファ１０１〜１０９のそれぞれに入力されたデータの中から、入力アドレスに対応するデータのみを記憶する。マルチプレクサ１９１〜１９８は、各エレメントからのデータを出力アドレスに従って順に出力する。マルチプレクサ１９１〜１９８は、具体的には、最初にエレメント１１１〜１１８のデータを出力し、次にエレメント１２１〜１２８のデータを出力し、…、最後にエレメント１８１〜１８８のデータを出力する。【選択図】        図３
2004288037.tif 000002
【特許請求の範囲】
【請求項１】
データを所定単位毎に並び替えるためのマッピング情報に基づいて、入力されたデータを所定単位毎に並び替えて記憶するデータ記憶手段と、
データ変換形式に応じて、前記データ記憶手段に対して前記マッピング情報を設定するマッピング情報設定手段と、
前記データ記憶手段に記憶されたデータを所定単位毎に所定の順序で読み出すデータ読出手段と、
を備えたデータ変換装置。
【請求項２】
データ変換形式毎にそれぞれ対応する複数のマッピング情報を記憶するマッピング情報記憶手段を更に備え、
前記マッピング情報設定手段は、前記マッピング情報記憶手段に記憶されている複数のマッピング情報の中からデータ変換形式に応じたマッピング情報を読み出し、このマッピング情報を前記データ記憶手段に対して設定すること
を特徴とする請求項１に記載のデータ変換装置。
【請求項３】
前記マッピング情報記憶手段は、マッピング情報の書換可能な記憶媒体で構成されていること
を特徴とする請求項２に記載のデータ変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ変換装置に係り、特に、様々なデータのフォーマット変換に対応可能なデータ変換装置に関する。
【０００２】
【従来の技術】
複写機やプリンタ装置は、様々な画像フォーマット（例えば、面順次、点順次、ＲＧＢ、ＹＭＣＫ、付加情報の有無など。）を取り扱う必要がある。これらの画像フォーマットをハードウェアで処理する場合、その画像フォーマットをハードウェアに合わせて変換しなければならず、所定の処理後、元の画像フォーマットに変換して出力しなければならない。
【０００３】
また、演算処理ユニット（ＣＰＵ）が、上記のようなフォーマット変換を行う場合、メモリに対してデータの書き込みや読み出しを行うため、フォーマット変換用の余分なメモリ領域を必要とし、またメモリアクセスのための性能上のオーバーヘッドがある。
【０００４】
メモリ装置から各種装置、あるいは各種装置からメモリ装置に対して、画像データをＤＭＡ転送する際のフォーマット変換方式としては、様々なものが提案されている。具体的には、ＤＭＡ転送時に面順次フォーマットを点順次フォーマットに変換する方式（例えば、特許文献１を参照。）や、ＤＭＡ転送時に点順次フォーマットを面順次フォーマットに変換する方式（例えば、特許文献２を参照。）、ＤＭＡ転送時に２４ビットＲＧＢフォーマットを３２ビットＲＧＢフォーマットに拡張する方式（例えば、特許文献３を参照。）が提案されている。
【０００５】
【特許文献１】
特開２０００−３０５８９１号公報
【特許文献２】
特開２０００−３２２３７４号公報
【特許文献３】
特開平８−１０１８０９号公報
【０００６】
【発明が解決しようとする課題】
しかし、特許文献１から３に記載された技術は、いずれも取り扱う画像フォーマットが限られているので、柔軟性に欠けている。また、これらの技術を予め用意しておいてフォーマットに応じて切り換えることも考えられるが、その分回路規模が大きくなる上に、取り扱う画像フォーマットにも限界がある。
【０００７】
本発明は、上述した課題を解決するために提案されたものであり、回路規模を大きくすることなく、様々なデータのフォーマット変換を柔軟に行うことができるデータ変換装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１に記載のデータ変換装置は、データを所定単位毎に並び替えるためのマッピング情報に基づいて、入力されたデータを所定単位毎に並び替えて記憶するデータ記憶手段と、データ変換形式に応じて、前記データ記憶手段に対して前記マッピング情報を設定するマッピング情報設定手段と、前記データ記憶手段に記憶されたデータを所定単位毎に所定の順序で読み出すデータ読出手段と、を備えている。
【０００９】
データ記憶手段は、入力されたデータを、マッピング情報に基づいて所定単位毎に並び替えて記憶する。ここで、所定単位とは、例えば、画像データの場合であれば、ＲＧＢそれぞれの色データ、ＹＭＣＫそれぞれの色データなどがある。また、マッピング情報は、データを並び替えてからデータ記憶手段に記憶させるための情報であり、データ変換方式に応じて異なっている。
【００１０】
そこで、マッピング情報設定手段は、データ変換形式に応じて、データ記憶手段に対してマッピング情報を設定する。つまり、データ記憶手段に設定されるマッピング情報は、データ変換形式に応じて設定変更可能になっている。
【００１１】
データ読出手段は、データ記憶手段に記憶されたデータを所定単位毎に所定の順序で読み出す。つまり、データ読出手段は、データ記憶手段にどのようにデータが所定単位毎に並び替えて記憶されても、常に所定の順序で読み出す。
【００１２】
したがって、請求項１に記載のデータ変換装置によれば、データ変換形式に応じて設定されたマッピング情報に基づいて、入力されたデータを所定単位毎に並び替えてデータ記憶手段に記憶させ、記憶されたデータを所定単位毎に所定の順序で読み出すことにより、回路規模を大きくすることなく、様々なデータのフォーマット変換を容易に行うことができる。
【００１３】
請求項２に記載のデータ変換装置は、請求項１に記載の発明であって、データ変換形式毎にそれぞれ対応する複数のマッピング情報を記憶するマッピング情報記憶手段を更に備え、前記マッピング情報設定手段は、前記マッピング情報記憶手段に記憶されている複数のマッピング情報の中からデータ変換形式に応じたマッピング情報を読み出し、このマッピング情報を前記データ記憶手段に対して設定することを特徴とする。
【００１４】
したがって、請求項２に記載の発明によれば、データ変換形式毎に異なるマッピング情報を予めマッピング情報記憶手段に記憶しておけば、より多くのデータ変換を行うことができる。
【００１５】
また、請求項３に記載のデータ変換装置は、請求項２に記載の発明であって、前記マッピング情報記憶手段は、マッピング情報の書換可能な記憶媒体で構成されていてもよい。
【００１６】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。
【００１７】
図１は、本発明の実施の形態に係るデータ変換装置１の構成を示すブロック図である。
【００１８】
データ変換装置１は、マイクロコードを記憶しているマイクロコードメモリ１０と、マイクロコードに基づいて各種制御信号を出力するマイクロコードシーケンサ２０と、各装置からデータを入力するロードユニット３０と、入力データのフォーマット変換を行うマッピング装置１００と、フォーマット変換されたデータを出力するストアユニット４０と、を備えている。
【００１９】
マイクロコードメモリ１０は、例えばＲＡＭ（ランダム・アクセス・メモリ）で構成され、フォーマット変換形式毎にそれぞれ対応したマッピング情報であるマイクロコードを記憶している。なお、マイクロコードは、フォーマット変換形式の変更にも対処できるように、書き換え可能である。
【００２０】
マイクロコードシーケンサ２０は、フォーマット変換形式に応じたマイクロアドレスをマイクロコードメモリ１０に供給し、マイクロコードメモリ１０からマイクロコードを読み出す。マイクロコードシーケンサ２０は、マイクロコードに基づいて、ロードユニット３０、マッピング装置１００、ストアユニット４０に各種制御信号を供給する。マイクロコードシーケンサ２０は、例えば、マイクロコードに基づいて、後述する各々のマッピングレジスタに各々アドレスを設定したり、転送開始アドレスや転送サイズ等を設定する。
【００２１】
ロードユニット３０は、各装置に対して制御信号を出力したり、各装置からの入力データを読み込んで、この入力データ及び入力アドレスをマッピング装置１００に供給する。
【００２２】
マッピング装置１００は、データの並び替えを行うためのマッピングレジスタを備えている。マッピングレジスタに設定されるアドレスは、マイクロコードシーケンサ２０によって、フォーマット変換形式に応じて書き換えられる。マッピング装置１００は、マイクロコードシーケンサ２０の制御に基づいて、ロードユニット３０から供給されたデータのフォーマット変換を行い、フォーマット変換後のデータをストアユニット４０に供給する。
【００２３】
ストアユニット４０は、各装置に対して制御信号を出力すると共に、マッピング装置１００によってフォーマット変換されたデータを各装置に対して出力する。
【００２４】
図２は、マイクロコードシーケンサ２０の具体的な構成を示すブロック図である。マイクロコードシーケンサ２０は、各種状態信号に基づいて状況に応じた命令を行う命令デコーダ２１と、所定のデータを記憶するレジスタファイル２２と、所定の演算処理を行う演算ユニット２３と、パイプラインレジスタ２４とを備えている。
【００２５】
命令デコーダ２１は、実行すべきマイクロコードが格納されているマイクロアドレスを計算し、このマイクロアドレスをマイクロコードメモリ１０に供給する。そして、命令デコーダ２１は、パイプラインレジスタ２４を介して、マイクロコードメモリ１０からマイクロコードを読み出す。命令デコーダ２１は、マイクロコードに基づいて、レジスタファイル２２や演算ユニット２３を制御するための各種制御信号を出力し、さらに、ロードユニット３０、マッピング装置１００及びストアユニット４０を制御するための各種制御信号も出力する。
【００２６】
レジスタファイル２２は、数ワードのデータ、例えば、データの転送アドレスや転送サイズなどを記憶している。レジスタファイル２２に記憶されているデータは、命令デコーダ２１からの制御信号や演算ユニット２３の演算結果に基づいて読み出される。
【００２７】
演算ユニット２３は、レジスタファイル２２から読み出されたデータに基づいて、例えば転送開始時に転送開始アドレスや転送サイズ等、各種の演算を行う。そして、演算ユニット２３は、演算結果を制御信号として、ロードユニット３０、マッピング装置１００及びストアユニット４０に供給する。
【００２８】
また、命令デコーダ２１は、演算ユニット２３、ロードユニット３０及びストアユニット４０等の各ユニットが出力した各種状態信号に基づいて、次に実行すべきマイクロコードが格納されているマイクロアドレスを計算し、このマイクロアドレスをマイクロコードメモリ１０に供給する。
【００２９】
図３は、マッピング装置１００の構成を示す図である。マッピング装置１００は、ロードユニット３０から入力データが供給される入力バッファ１０１〜１０８と、１行目のエレメント１１１〜１１８と、２行目のエレメント１２１〜１２８と、３行目のエレメント１３１〜１３８と、４行目のエレメント１４１〜１４８と、５行目のエレメント１５１〜１５８と、６行目のエレメント１６１〜１６８と、７行目のエレメント１７１〜１７８と、８行目のエレメント１８１〜１８８と、８つの出力用のマルチプレクサ１９１〜１９８とを備えている。なお、図３では各エレメントは８行８列のアレイ状に配列されているが、各エレメントの配列については限定されるものではない。
【００３０】
入力バッファ１０１は、６４個すべてのエレメントに接続されている。入力バッファ１０２〜１０８のいずれも同様に、６４個すべてのエレメントに接続されている。
【００３１】
また、各エレメントは、入力バッファのいずれに入力されたデータであっても、マイクロコードシーケンサ２０で設定されたアドレスに従って、所定のデータのみ記憶する。例えば、右から１列目のエレメント１１１は、入力バッファ１０１〜１０９のそれぞれに入力されたデータの中から、入力アドレスに対応するデータのみを記憶する。そして、エレメント１１１は、記憶したデータを所定のタイミングでマルチプレクサ１９１に出力する。他の右から１列目のエレメント１２１，１３１，…，１８１も、エレメント１１１と同様である。  右から２列目のエレメント１２１は、入力バッファ１０１〜１０９のそれぞれに入力されたデータの中から、入力アドレスに対応するデータのみを記憶する。そして、エレメント１２１は、記憶したデータを所定のタイミングでマルチプレクサ１９２に出力する。他の右から２列目のエレメント１２２，１３２，…，１８２も、エレメント１１２と同様である。このように、同一列に配置された各エレメントは、記憶しているデータを同一列に配置されたマルチプレクサに出力する。
【００３２】
マルチプレクサ１９１は、マイクロコードシーケンサ２０によって設定された出力アドレスに基づいて、エレメント１１１，１２１，…，１８１のいずれかのデータを出力する。また、マルチプレクサ１９２は、マイクロコードシーケンサ２０によって設定された出力アドレスに基づいて、エレメント１１２，１２２，…，１８２のいずれかのデータを出力する。このように、マルチプレクサは、同一列に配置された各エレメントのデータのみを出力する。
【００３３】
また、マルチプレクサ１９１〜１９８は、各エレメントからのデータを出力アドレスに従って順に出力する。マルチプレクサ１９１〜１９８は、具体的には、最初にエレメント１１１〜１１８のデータを出力し、次にエレメント１２１〜１２８のデータを出力し、…、最後にエレメント１８１〜１８８のデータを出力する。
【００３４】
したがって、上記マッピング装置１００は、マイクロコードシーケンサ２０の制御に従って、ロードユニット３０から入力されたデータを、フォーマット変換形式に応じた各々のエレメントに記憶して、各エレメントのデータを出力アドレス順に従って読み出している。
【００３５】
図４は、マッピング装置１００に備えられたエレメント１１１の構成を示すブロック図である。ここでは、エレメント１１１を例に挙げて説明するが、他のエレメントも同様に構成されている。
【００３６】
エレメント１１１は、マイクロコードシーケンサ２０からアドレスが設定されるマッピングレジスタ２０１と、入力アドレスと設定されたアドレスとを比較する比較器２０２と、８つのデータの中から１つのデータを選択する第１のセレクタ２０３と、第１のセレクタ２０３で選択されたデータを所定のタイミングで出力する第２のセレクタ２０４と、第２のセレクタ２０４から出力されたデータを記憶するデータレジスタ２０５とを備えている。
【００３７】
マッピングレジスタ２０１には、マイクロコードシーケンサ２０によって、記憶すべきデータの入力アドレスに対応するアドレスが設定される。このアドレスの下位ビットは、入力バッファ１０１〜１０９のいずれかのデータを選択するためにも使用される。
【００３８】
第１のセレクタ２０３は、マッピングレジスタ２０１に設定されたアドレスの下位ビットに基づいて、入力バッファ１０１〜１０９からそれぞれ供給されるデータの中から１つのデータを選択し、このデータを第２のセレクタ２０４に供給する。
【００３９】
一方、比較器２０２は、入力アドレスとマッピングレジスタ２０１のアドレスとを比較し、２つのアドレスが一致したときに“１”を出力し、２つのアドレスが一致していないときは“０”を出力する。
【００４０】
第２のセレクタ２０４は、比較器２０２が“１”を出力したときに、第１のセレクタ２０３からのデータをデータレジスタ２０５に供給する。これにより、データレジスタ２０５には、マッピングレジスタ２０１に設定されたアドレスのデータが記憶される。また、第２のセレクタ２０４は、比較器２０２が“０”を出力したときは、第１のセレクタ２０３からのデータを出力しない。このとき、第２のセレクタ２０４は、データレジスタ２０５に記憶されているデータをそのまま出力してもよい。
【００４１】
したがって、エレメント１１１は、８個の入力データの中から、マイクロコードシーケンサ２０によって設定されたアドレスと同じ入力アドレスのデータのみを記憶する。他のエレメントも同様に、多くの入力データの中から、マイクロコードシーケンサ２０によって設定されたアドレスと同じ入力アドレスのデータのみを記憶する。
【００４２】
以上のように構成されたデータ変換装置は、フォーマット変換形式に応じて各々のマッピングレジスタに所定のアドレスを設定することにより、次のように様々なフォーマット変換を行うことができる。
【００４３】
図５は面順次フォーマットの画像データを点順次の画像フォーマットの画像データに変換することを説明する図であり、（Ａ）各マッピングレジスタに設定されるアドレス、（Ｂ）入力データ及び入力アドレス、（Ｃ）出力データ及び出力アドレスを示す図である。
【００４４】
マイクロコードシーケンサ２０は、各エレメントのマッピングレジスタに対して、予め、図５（Ａ）に示すようなアドレスを設定する。図５（Ａ）の配列は、図３に示すエレメントの配列に対応している。なお、図５（Ａ）において、「−」は未使用であり、特に設定する必要はない。
【００４５】
ロードユニット３０は、マッピング装置１００に対して、図５（Ｂ）に示すように、１ブロック分（ここでは３２個）の入力データと、入力データにそれぞれ対応する入力アドレスとを供給する。
【００４６】
Ｙ００〜Ｙ０７はイエロー（Ｙ）の面順次データ、Ｍ００〜Ｍ０７はマゼンダ（Ｍ）の面順次データ、Ｃ００〜Ｃ０７はシアン（Ｃ）の面順次データ、Ｋ００〜Ｋ０７はブラック（Ｋ）の面順次データである。これらの面順次データは、色毎に別々の領域に格納されている。ロードユニット３０は、マイクロコードシーケンサ２０の制御に従って、色毎の別々の領域からそれぞれの面順次データを読み出して、マッピング装置１００に供給する。
【００４７】
このとき、図５（Ｂ）に示すデータＹ００（入力アドレス：０ｘ００）は、図５（Ａ）に示すように“０ｘ００”が設定されたエレメント（図５（Ｃ）の出力アドレス０ｘ００）に書き込まれる。データＹ０１（入力アドレス：０ｘ０１）は、  “０ｘ０１”が設定されたエレメント（出力アドレス０ｘ０４）に書き込まれる。データＹ０２（入力アドレス：０ｘ０２）は、“０ｘ０２”が設定されたエレメント（出力アドレス０ｘ０８）に書き込まれる。１ブロック分のその他のデータも同様に、各々所定のアドレスが設定された各々のエレメントに書き込まれる。
【００４８】
この結果、図５（Ｃ）に示すように、エレメント１１１〜１１８には、それぞれ順に、Ｙ００，Ｍ００，Ｃ００，Ｋ００，Ｙ０１，Ｍ０１，Ｃ０１，Ｋ０１が記憶されている。エレメント１２１〜１２８には、それぞれ順に、Ｙ０２，Ｍ０２，Ｃ０２，Ｋ０２，Ｙ０３，Ｍ０３，Ｃ０３，Ｋ０３が記憶されている。エレメント１３１〜１３８には、それぞれ順に、Ｙ０４，Ｍ０４，Ｃ０４，Ｋ０４，Ｙ０５，Ｍ０５，Ｃ０５，Ｋ０５が記憶されている。エレメント１４１〜１４８には、それぞれ順に、Ｙ０６，Ｍ０６，Ｃ０６，Ｋ０６，Ｙ０７，Ｍ０７，Ｃ０７，Ｋ０７が記憶されている。
【００４９】
そして、マルチプレクサ１９１〜１９８は、各エレメントのデータを出力アドレスの小さい順に出力することで、面順次フォーマットから点順次フォーマットに変換された画像データを出力することができる。
【００５０】
図６は点順次フォーマットの画像データを面順次の画像フォーマットの画像データに変換することを説明する図であり、（Ａ）各マッピングレジスタに設定されるアドレス、（Ｂ）入力データ及び入力アドレス、（Ｃ）出力データ及び出力アドレスを示す図である。
【００５１】
マイクロコードシーケンサ２０は、各エレメントのマッピングレジスタに対して、予め、図６（Ａ）に示すようなアドレスを設定する。図６（Ａ）の配列は、図３に示すエレメントの配列に対応している。なお、図６（Ａ）において、「−」は未使用であり、特に設定する必要はない。
【００５２】
ロードユニット３０は、マッピング装置１００に対して、図６（Ｂ）に示すように、１ブロック分（ここでは３２個）の入力データと、入力データにそれぞれ対応する入力アドレスとを供給する。
【００５３】
Ｙ００，Ｍ００，Ｃ００，Ｋ００，Ｙ０１，Ｍ０１，Ｃ０１，Ｋ０１，…，Ｙ０７，Ｍ０７，Ｃ０７，Ｋ０７は、それぞれＹＭＣＫで１組の点順次データである。ロードユニット３０は、マイクロコードシーケンサ２０の制御に従って、入力アドレスの小さい順に、点順次データをマッピング装置１００に供給する。
【００５４】
このとき、図６（Ｂ）に示すデータＹ００（入力アドレス：０ｘ００）は、図６（Ａ）に示すように“０ｘ００”が設定されたエレメント（図６（Ｃ）の出力アドレス０ｘ００）に書き込まれる。データＭ００（入力アドレス：０ｘ０１）は、“０ｘ０１”が設定されたエレメント（出力アドレス０ｘ０８）に書き込まれる。データＣ００（入力アドレス：０ｘ０２）は、“０ｘ０２”が設定されたエレメント（出力アドレス０ｘ１０）に書き込まれる。１ブロック分のその他のデータも同様に、各々所定のアドレスが設定された各々のエレメントに書き込まれる。
【００５５】
この結果、図６（Ｃ）に示すように、エレメント１１１〜１１８には、それぞれ順に、Ｙ００，Ｙ０１，…，Ｙ０７が記憶されている。エレメント１２１〜１２８には、それぞれ順に、Ｍ００，Ｍ０１，…，Ｍ０７が記憶されている。エレメント１３１〜１３８には、それぞれ順に、Ｃ００，Ｃ０１，…，Ｃ０７が記憶されている。エレメント１４１〜１４８には、それぞれ順に、Ｋ００，Ｋ０１，…，Ｋ０７が記憶されている。
【００５６】
マルチプレクサ１９１〜１９８は、各エレメントのデータを出力アドレスの小さい順に出力することで、点順次フォーマットから面順次フォーマットに変換された画像データを出力する。マルチプレクサ１９１〜１９８は、出力アドレス０ｘ００〜０ｘ０７に従ってＹ面データＹ００〜Ｙ０７、出力アドレス０ｘ０８〜０ｘ０Ｆに従ってＭ面データＭ００〜Ｍ０７、出力アドレス０ｘ１０〜０ｘ１７に従ってＣ面データＣ００〜Ｃ０７、出力アドレス０ｘ１８〜０ｘ１Ｆに従ってＫ面データＫ００〜Ｋ０７を出力する。
【００５７】
そして、ストアユニット４０は、Ｙ面データＹ００〜Ｙ０７、Ｍ面データＭ００〜Ｍ０７、Ｃ面データＣ００〜Ｃ０７、Ｋ面データＫ００〜Ｋ０７をそれぞれ別の領域に転送する。
【００５８】
図７は面順次フォーマットの画像データを９０度右回転させた画像データに変換することを説明する図であり、（Ａ）各マッピングレジスタに設定されるアドレス、（Ｂ）入力データ及び入力アドレス、（Ｃ）出力データ及び出力アドレスを示す図である。
【００５９】
マイクロコードシーケンサ２０は、各エレメントのマッピングレジスタに対して、予め、図７（Ａ）に示すようなアドレスを設定する。図７（Ａ）の配列は、図３に示すエレメントの配列に対応している。図７では、図５及び図６と異なり、すべてのエレメントを使用する。
【００６０】
ロードユニット３０は、マッピング装置１００に対して、図７（Ｂ）に示すように、１ブロック分（ここでは６４（＝８×８）個）の入力データと、入力データにそれぞれ対応する入力アドレスとを供給する。図７（Ｂ）では、データの色、すなわちＹＭＣＫ（又はＲＧＢ）のいずれかであるかは問わないので、入力データの順番のみを示している。そして、ロードユニット３０は、マイクロコードシーケンサ２０の制御に従って、１ブロック６４個のデータをマッピング装置１００に供給する。
【００６１】
このとき、図７（Ｂ）に示すデータ００（入力アドレス：０ｘ００）は、図７（Ａ）に示すように“０ｘ００”が設定されたエレメント（図７（Ｃ）の出力アドレス０ｘ３８）に書き込まれる。データＹ０１（入力アドレス：０ｘ０１）は、  “０ｘ０１”が設定されたエレメント（出力アドレス０ｘ３０）に書き込まれる。データ０２（入力アドレス：０ｘ０２）は、  “０ｘ０２”が設定されたエレメント（出力アドレス０ｘ２８）に書き込まれる。１ブロック分のその他のデータも同様に、各々所定のアドレスが設定された各々のエレメントに書き込まれる。
【００６２】
この結果、図７（Ｃ）に示すように、エレメント１１１〜１１８には、それぞれ順に、データ０７，１７，２７，３７，４７，５７，６７，７７が記憶されている。エレメント１２１〜１２８には、それぞれ順に、データ０６，１６，２６，３６，４６，５６，６６，７６が記憶されている。その他のエレメントにも、同図に示すように、それぞれデータが記憶されている。
【００６３】
そして、マルチプレクサ１９１〜１９８は、各エレメントのデータを出力アドレスの小さい順に出力することで、９０度回転した画像データを出力することができる。
【００６４】
図８は２４ビットＲＧＢフォーマットの画像データを３２ビットＲＧＢフォーマットの画像データに変換することを説明する図であり、（Ａ）各マッピングレジスタに設定されるアドレス、（Ｂ）入力データ及び入力アドレス、（Ｃ）出力データ及び出力アドレスを示す図である。
【００６５】
マイクロコードシーケンサ２０は、各エレメントのマッピングレジスタに対して、予め、図８（Ａ）に示すようなアドレスを設定する。図８（Ａ）の配列は、図３に示すエレメントの配列に対応している。なお、図８（Ａ）において、「−」は未使用であり、特に設定する必要はない。
【００６６】
ロードユニット３０は、マッピング装置１００に対して、図８（Ｂ）に示すように、１ブロック分（ここでは３２個）の入力データと、入力データにそれぞれ対応する入力アドレスとを供給する。
【００６７】
Ｒ００〜Ｒ０７、Ｇ００〜Ｇ０７、Ｂ００〜Ｂ０７は、２４ビットＲＧＢ点順次データである。つまり、１画素は、ＲＧＢそれぞれ８ビットで構成されている。また、Ｔ００〜Ｔ０７は、１画素を３２ビットに拡張した時に補正するためのダミーデータである。ダミーデータは、入力データがロードユニット３０からマッピング装置１００に転送される前に、予め入力データの中に設定しておく。そして、ロードユニット３０は、マイクロコードシーケンサ２０の制御に従って、入力アドレスの小さい順に、ＲＧＢ点順次データをマッピング装置１００に供給する。
【００６８】
このとき、図８（Ｂ）に示すデータＲ００（入力アドレス：０ｘ００）は、図８（Ａ）に示すように“０ｘ００”が設定されたエレメント（図８の出力アドレス０ｘ００）に書き込まれる。データＧ０１（入力アドレス：０ｘ０１）は、  “０ｘ０１”が設定されたエレメント（出力アドレス０ｘ０１）に書き込まれる。データＢ０２（入力アドレス：０ｘ０２）は、“０ｘ０２”が設定されたエレメント（出力アドレス０ｘ０２）に書き込まれる。そして、ダミーデータＴ００（入力アドレス：０ｘ１８）は、“０ｘ１８”が設定されたエレメント（出力アドレス０ｘ０３）に書き込まれる。その他のデータも同様に、各々所定のアドレスが設定された各々のエレメントに書き込まれる。
【００６９】
この結果、図８（Ｃ）に示すように、エレメント１１１〜１１８には、それぞれ順に、Ｒ００，Ｇ００，Ｂ００，Ｔ００，Ｒ０１，Ｇ０１，Ｂ０１，Ｔ０１が記憶されている。エレメント１２１〜１２８には、それぞれ順に、Ｒ０２，Ｇ０２，Ｂ０２，Ｔ０２，Ｒ０３，Ｂ０３，Ｂ０３，Ｔ０３が記憶されている。その他のエレメントにも同様に、所定の順に、ＲＧＢＴデータが記憶されている。
【００７０】
そして、マルチプレクサ１９１〜１９８は、各エレメントのデータを出力アドレスの小さい順に出力することで、１画素当たり３２ビットのＲＧＢ点順次フォーマットの画像データを出力することができる。
【００７１】
以上のように、本実施形態に係るデータ変換装置１は、データのフォーマット変換形式に対応するマイクロコードに基づいて、マッピング装置１００の記憶媒体である各エレメントに対して、各々所定のアドレスを設定する。これにより、データ変換装置１は、入力データをフォーマット変換形式に応じて並び替えてから各々のエレメントに記憶し、各々のエレメントからデータを読み出すことにより、入力データのフォーマット変換を行うことができる。
【００７２】
また、データ変換装置は、フォーマット変換形式を変更する際は、各エレメントに設定するアドレスをプログラマブルに変更するだけでよいので、回路規模を大きくすることなく、様々なデータのフォーマット変換形式にも対応することができる。
【００７３】
なお、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載された事項の範囲内であれば、設計上の変更を行った場合でも適用可能である。例えば、フォーマット変換形式の一例として、図５から図８を例示したが、本発明はこれに限定されるものではない。また、図７では画像を右９０度回転させる場合を例示したが、同様にして画像を１８０度、左９０度回転させてもよい。
【００７４】
【発明の効果】
本発明に係るデータ変換装置は、データ変換形式に応じて設定されたマッピング情報に基づいて、入力されたデータを所定単位毎に並び替えてデータ記憶手段に記憶させ、記憶されたデータを所定単位毎に所定の順序で読み出すことにより、回路規模を大きくすることなく、様々なデータのフォーマット変換を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るデータ変換装置１の構成を示すブロック図である。
【図２】マイクロコードシーケンサ２０の具体的な構成を示すブロック図である。
【図３】マッピング装置１００の構成を示す図である。
【図４】マッピング装置１００に備えられたエレメント１１１の構成を示すブロック図である。
【図５】面順次フォーマットの画像データを点順次の画像フォーマットの画像データに変換することを説明する図であり、（Ａ）各マッピングレジスタに設定されるアドレス、（Ｂ）入力データ及び入力アドレス、（Ｃ）出力データ及び出力アドレスを示す図である。
【図６】点順次フォーマットの画像データを面順次の画像フォーマットの画像データに変換することを説明する図であり、（Ａ）各マッピングレジスタに設定されるアドレス、（Ｂ）入力データ及び入力アドレス、（Ｃ）出力データ及び出力アドレスを示す図である。
【図７】面順次フォーマットの画像データを９０度右回転させた画像データに変換することを説明する図であり、（Ａ）各マッピングレジスタに設定されるアドレス、（Ｂ）入力データ及び入力アドレス、（Ｃ）出力データ及び出力アドレスを示す図である。
【図８】２４ビットＲＧＢフォーマットの画像データを３２ビットＲＧＢフォーマットの画像データに変換することを説明する図であり、（Ａ）各マッピングレジスタに設定されるアドレス、（Ｂ）入力データ及び入力アドレス、（Ｃ）出力データ及び出力アドレスを示す図である。
【符号の説明】
１０  マイクロコードメモリ
２０  マイクロコードシーケンサ
３０  ロードユニット
４０  ストアユニット
１００  マッピング装置
１０１〜１０９  入力バッファ
１１１〜１１８，１２１〜１２８，１３１〜１３８，１４１〜１４８，１５１〜１５８，１６１〜１６８，１７１〜１７８，１８１〜１８８  エレメント
１９１〜１９８  マルチプレクサ
【図１】
2004288037.tif 000003
【図２】
2004288037.tif 000004
【図３】
2004288037.tif 000005
【図４】
2004288037.tif 000006
【図５】
2004288037.tif 000007
【図６】
2004288037.tif 000008
【図７】
2004288037.tif 000009
【図８】
2004288037.tif 000010