(57)【要約】【課題】簡便且つ確実に各チャネル毎にＶｔｈを独立に制御することが可能な半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、基板１上に結晶化した半導体膜３ａ，３ｂを所定パターンにて形成する工程と、パターン形成した半導体膜３ａ，３ｂのうちの選択された半導体膜３ａの上方にマスク１１を形成する工程と、該マスクの形成されていない半導体膜に不純物イオンを注入する工程と、マスク１１を剥離する工程と、該マスク１１を剥離した後に、基板１上の半導体膜３ａ，３ｂ全体に対して不純物イオンを注入する工程とを含むことを特徴とする。【選択図】    図１
2004228505.tif 000002
【特許請求の範囲】
【請求項１】
基板上に結晶化した半導体膜を所定パターンにて形成する工程と、
パターン形成した半導体膜のうちの選択された半導体膜の上方にマスクを形成する工程と、
該マスクの形成されていない半導体膜に不純物イオンを注入する工程と、
前記マスクを剥離する工程と、
該マスクを剥離した後に、前記基板上の半導体膜全体に対して不純物イオンを注入する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記マスクを剥離した後であって、前記基板上の半導体膜全体に対して不純物イオンを注入した後に、前記半導体膜上に絶縁膜を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記マスクを形成する前に、前記半導体膜上に絶縁膜を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記半導体膜に対して選択的に注入する場合の不純物イオンと、前記半導体膜全体に対して注入する不純物イオンとの導電型が逆であることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
基板上に半導体膜を形成する工程と、
該基板上の半導体膜全体に対して不純物イオンを注入する工程と、
該不純物イオンを注入した半導体膜を結晶化及びパターニングする工程と、
パターン形成した半導体膜のうちの選択された半導体膜の上方にマスクを形成する工程と、
該マスクの形成されていない半導体膜に不純物イオンを注入する工程と、
前記マスクを剥離する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記マスクを剥離した後に、前記半導体膜上に絶縁膜を形成する工程を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記マスクを形成する前に、前記半導体膜上に絶縁膜を形成する工程を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記半導体膜に対して選択的に注入する場合の不純物イオンと、前記半導体膜全体に対して注入する不純物イオンとの導電型が逆であることを特徴とする請求項５ないし７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
請求項１ないし８のいずれか１項に記載の半導体装置の製造方法により製造された半導体装置を用いて構成されたことを特徴とする電気光学装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば電気光学装置等に適用される絶縁性の透明基板上に形成される画素用のスイッチング素子、あるいは駆動用回路に用いられる相補型電界効果トランジスタに対して適用可能な半導体装置の製造方法と、該半導体装置を備えた電気光学装置に関する。
【０００２】
【従来の技術】
従来、相補型電界効果トランジスタを製造するに際して、各チャネルのトランジスタのＶｔｈを制御するためのチャネルドープを行っているが、この際、例えば形成したシリコン膜に対して全面に不純物イオンを打ち込み、Ｎチャネル型のトランジスタ及びＰチャネル型のトランジスタを形成していた。この場合、全面に一様に同じ導電型の不純物イオンを打ち込んでいるため、両チャネルのトランジスタのスレッシュホルド電圧（以下、Ｖｔｈと言うこともある）が同じ方向に動いてしまい、例えば各チャネル毎にＶｔｈをそれぞれ独立に制御することができなかった。そこで、片チャネルのみに選択的に不純物イオンを打ち込む手法が開示されている。
【０００３】
【特許文献１】
特開平９−１８６３４３号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載された技術では、選択的にマスクを形成して不純物イオンを選択的に打ち込むものとしているが、これのみでは各チャネル毎にＶｔｈをそれぞれ独立に制御することができない。
【０００５】
そこで、本発明では、相補型電界効果トランジスタ等の半導体装置において、簡便且つ確実に各チャネル毎にＶｔｈを独立に制御することが可能な半導体装置の製造方法、及び該半導体装置を備えた電気光学装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置の製造方法は、基板上に結晶化した半導体膜を所定パターンにて形成する工程と、パターン形成した半導体膜のうちの選択された半導体膜の上方にマスクを形成する工程と、該マスクの形成されていない半導体膜に不純物イオンを注入する工程と、前記マスクを剥離する工程と、該マスクを剥離した後に、前記基板上の半導体膜全体に対して不純物イオンを注入する工程と、を含むことを特徴とする。
【０００７】
このような製造方法によると、パターン化した半導体膜をアライメントとして選択的にマスクを形成し、該マスクを介して半導体膜に不純物イオンを注入することで、マスクが形成されていない半導体膜（選択半導体膜とも言う）に対して選択的に不純物イオンを注入することが可能となる。そして、そのマスクを剥離した後に、基板上の半導体膜全体に対して不純物イオンを注入することで、マスクが形成されていた領域の半導体膜（非選択半導体膜）に対しても別途不純物イオンを注入することが可能となる。したがって、マスクを介して注入する不純物イオンの注入量と、マスクを介さず半導体膜全体に注入する不純物イオンの注入量とを適宜変更することで、選択半導体膜と非選択半導体膜とをそれぞれチャネルとした場合に、各チャネルのＶｔｈを独立に制御することが可能となる。また、上述した通り、パターン化した半導体膜をアライメントとしているため、マスクを形成する際の位置合わせが簡便なものとなる。
【０００８】
また、上記課題を解決するために、本発明の半導体装置の製造方法は、基板上に半導体膜を形成する工程と、該基板上の半導体膜全体に対して不純物イオンを注入する工程と、該不純物イオンを注入した半導体膜を結晶化及びパターニングする工程と、パターン形成した半導体膜のうちの選択された半導体膜の上方にマスクを形成する工程と、該マスクの形成されていない半導体膜に不純物イオンを注入する工程と、前記マスクを剥離する工程と、を含むことを特徴とする。
【０００９】
このような製造方法によると、基板上の半導体膜全体に対して不純物イオンを注入した後に、パターン化した半導体膜をアライメントとして選択的にマスクを形成し、該マスクを介して半導体膜に不純物イオンを注入することで、マスクが形成されていない半導体膜（選択半導体膜とも言う）に対して選択的に不純物イオンを注入することが可能となる。したがって、マスクを介さず半導体膜全体に注入する不純物イオンの注入量と、マスクを介して注入する不純物イオンの注入量とを適宜変更することで、選択半導体膜とそれ以外の半導体膜（非選択半導体膜）とをそれぞれチャネルとした場合に、各チャネルのＶｔｈを独立に制御することが可能となる。
【００１０】
本発明において、前記半導体膜に対して選択的に注入する場合の不純物イオンと、前記半導体膜全体に対して注入する不純物イオンとの導電型を逆にすることが好ましい。このように設定することで、上記各チャネルのＶｔｈを正負異なる方向に動かすことが可能となり、得られる半導体装置の駆動特性を一層高めることが可能となる。
【００１１】
なお、半導体膜上に絶縁膜を成膜した後に、マスクを形成し、各不純物イオンを注入するものとすることができるが、好ましくはマスクを剥離した後に絶縁膜を形成することが好ましい。特に、マスクを剥離し、不純物イオンの注入工程を行った後に絶縁膜を形成するものとすれば、絶縁体膜中に不純物イオンが注入されることを防止することが可能となる。
また、本発明の電気光学装置は、前述した製造方法により製造された半導体装置を用いて構成されたことを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
（第１の実施の形態）
まず、本発明の半導体装置の製造方法についてその一実施の形態を示す。図１及び図２は、半導体装置の製造方法のプロセスを示す断面模式図であって、その詳細を以下に示す。
【００１３】
まず、図１（ａ）に示すように、ガラス基板等の絶縁基板１上に、アモルファスシリコン膜３を例えばプラズマＣＶＤ法により４０ｎｍ程度に成膜し、これに対してレーザー照射を行うことでシリコン膜を結晶化する。
【００１４】
このように形成したポリシリコン膜を、図１（ｂ）に示すようにパターニングし、ポリシリコン膜３ａ、ポリシリコン膜３ｂとするとともに、各ポリシリコン膜３ａ，３ｂを覆う態様にてゲート絶縁膜４を形成する。このゲート絶縁膜４は、プラズマＣＶＤ法、ＬＰＣＶＤ法、スパッタ法等のように堆積させる事により形成するか、ポリシリコン膜を熱酸化させることにより得ることができる。
【００１５】
これらポリシリコン膜３ａ，３ｂを形成した後、図１（ｃ）に示すように該ポリシリコン膜３ａ，３ｂをアライメントマークとして、ポリシリコン膜３ａ上にレジストマスク１１を選択的に形成する。そして、チャネルドープ（不純物イオン）としてＢ（ホウ素）を加速度電圧１５ＫｅＶ、ドーズ量５．０×１０１１／ｃｍ２〜１．０×１０１３／ｃｍ２（例えば２．０×１０１２／ｃｍ２）にて、レジストマスク１１の形成されていないポリシリコン膜３ｂに選択的に注入する。
【００１６】
その後、図２（ａ）に示すように、レジストマスク１１を剥離し、さらに基板１上に形成したシリコン膜３ａ，３ｂ全体に、チャネルドープ（不純物イオン）としてＰ（リン）を加速度電圧１５ＫｅＶ、ドーズ量２．０×１０１２／ｃｍ２にて注入する。
【００１７】
次に、図２（ｂ）に示すように、ゲート電極７をシリコン膜３ａ，３ｂ上に所定パターンで形成するとともに、ゲート電極７をマスクとして不純物イオンを打ち込んでソース領域及びドレイン領域を形成する。さらに図２（ｃ）に示すように、層間絶縁膜９を形成し、該層間絶縁膜９及びゲート絶縁膜４を介してポリシリコン膜３ａ，３ｂに貫通するコンタクトホール８を形成するとともに、ソース電極１３及びドレイン電極（例えば画素電極）１４を形成する。
【００１８】
以上のような方法により、例えば半導体層１８からなるｎ型ＴＦＴと、半導体層１９からなるｐ型ＴＦＴとを備えた相補型のＴＦＴを形成することが可能となり、このＴＦＴは極めて良好に作動するものとなる。このように製造されるＴＦＴ（半導体装置）の特性について以下説明する。
【００１９】
すなわち、図３はＴＦＴのＩｄ−Ｖｇ特性を示すもので、図３（ａ）は従来例のもの、図３（ｂ）は本実施形態の製造方法によるものである。
まず、非晶質シリコン層に不純物イオンを全面一様に注入し、これをパターニングして得られる半導体層を有する相補型ＴＦＴのＩｄ−Ｖｇ特性を図３（ａ）に示す。
この場合、Ｉｄ−Ｖｇ特性はｐ型ＴＦＴ及びｎ型ＴＦＴ共に負側にシフトしており、ｎ型ＴＦＴのゼロ電流（Ｉｎ０）が大きい。この状態では貫通電流及び消費電力が極めて大きくなり、相補型ＴＦＴは正常に動作できない場合がある。また、この負側にシフトしたもののいずれか一方のみを正側にシフトさせることはできず、この方法では不純物イオンの注入量を制御することで、双方をシフトさせることのみしかできない。
【００２０】
一方、本実施形態の製造方法を用いた場合のＩｄ−Ｖｇ特性を図３（ｂ）に示す。この場合、Ｉｄ−Ｖｇ特性は図３（ａ）に比して、ｎ型ＴＦＴが正側に、ｐ型ＴＦＴが負側にシフトしており、すなわちｎ型ＴＦＴとｐ型ＴＦＴの閾値電圧をそれぞれ制御可能となるため、正常な作動が可能な相補型ＴＦＴを提供することが可能となるのである。
【００２１】
ここで、特にＴＦＴの微細化が進むと、図３におけるＩ−Ｖ特性のｐ型ＴＦＴの曲線とｎ型ＴＦＴの曲線が互いに接近する傾向にある。ＴＦＴの構造バラツキもあるので、誤動作等の惧れもあり、各特性曲線が離れる方向に制御することが好ましい。その場合、各曲線をエンハンスメント方向にそれぞれ移動させるために、上述したように最初にボロン、次にリンを注入するのが良い。
【００２２】
なお、ゲート絶縁膜４は、レジストマスク１１を剥離した後、特に、不純物イオンの注入工程を行った後に形成するものとすれば、該ゲート絶縁膜４中に不純物イオンが注入されることを防止できるようになる。この場合、製造されるＴＦＴの良好な駆動特性を確保することが可能となる。
【００２３】
（第２の実施の形態）
次に、本発明の半導体装置の製造方法について異なる実施の形態を示す。図４及び図５は、半導体装置の製造方法のプロセスを示す断面模式図であって、その詳細を以下に示す。
【００２４】
まず、図４（ａ）に示すように、ガラス基板等の絶縁基板１上に、アモルファスシリコン膜３を例えばプラズマＣＶＤ法により４０ｎｍ程度に成膜し、これに対してチャネルドープ（不純物イオン）としてＰ（リン）を加速度電圧１５ＫｅＶ、ドーズ量２．０×１０１２／ｃｍ２にて注入する。
【００２５】
次に、図４（ｂ）に示すように、不純物イオンを注入したアモルファスシリコン膜３に対して、レーザー照射を行うことで該シリコン膜を結晶化する。
【００２６】
このように形成したポリシリコン膜を、図４（ｃ）に示すようにパターニングし、ポリシリコン膜３ａ、ポリシリコン膜３ｂとするとともに、各ポリシリコン膜３ａ，３ｂを覆う態様にてゲート絶縁膜４を形成する。このゲート絶縁膜４は、ＳｉＯ２を蒸着により形成するか、ポリシリコン膜を熱酸化させることにより得ることができる。
【００２７】
これらポリシリコン膜３ａ，３ｂを形成した後、図５（ａ）に示すように該ポリシリコン膜３ａ，３ｂをアライメントマークとして、ポリシリコン膜３ａ上にレジストマスク１１を選択的に形成する。そして、チャネルドープ（不純物イオン）としてＢ（ホウ素）を加速度電圧１５ＫｅＶ、ドーズ量２．０×１０１２／ｃｍ２にて、レジストマスク１１の形成されていないポリシリコン膜３ｂに選択的に注入する。
【００２８】
その後、図５（ｂ）に示すように、レジストマスク１１を剥離し、さらに、ゲート電極７をシリコン膜３ａ，３ｂ上に所定パターンで形成するとともに、ゲート電極７をマスクとして不純物イオンを打ち込んでソース領域及びドレイン領域を形成する。さらに図５（ｃ）に示すように、層間絶縁膜９を形成し、該層間絶縁膜９及びゲート絶縁膜４を介してポリシリコン膜３ａ，３ｂに貫通するコンタクトホール８を形成するとともに、ソース電極１３及びドレイン電極（例えば画素電極）１４を形成する。
【００２９】
以上のような方法により、例えば半導体層１８からなるｎ型ＴＦＴと、半導体層１９からなるｐ型ＴＦＴとを備えた相補型のＴＦＴを形成することが可能となり、このＴＦＴは極めて良好に作動するものとなる。このように製造されるＴＦＴ（半導体装置）の特性について以下説明する。
【００３０】
すなわち、図３はＴＦＴのＩｄ−Ｖｇ特性を示すもので、図３（ａ）は従来例のもの、図３（ｂ）は本実施形態の製造方法によるものである。この場合も、Ｉｄ−Ｖｇ特性は図３（ａ）に比して、ｎ型ＴＦＴが正側に、ｐ型ＴＦＴが負側にシフトしており、すなわちｎ型ＴＦＴとｐ型ＴＦＴの閾値電圧をそれぞれ制御可能となるため、正常な作動が可能な相補型ＴＦＴを提供することが可能であることが分かる。
【００３１】
またこの場合も、特にＴＦＴの微細化が進むと、図３におけるＩ−Ｖ特性のｐ型ＴＦＴの曲線とｎ型ＴＦＴの曲線が互いに接近する傾向にある。ＴＦＴの構造バラツキもあるので、誤動作等の惧れもあり、各特性曲線が離れる方向に制御することが好ましい。その場合、各曲線をエンハンスメント方向にそれぞれ移動させるために、上述したように最初にボロン、次にリンを注入するのが良い。
【００３２】
なお、ゲート絶縁膜４は、レジストマスク１１を剥離した後、特に、不純物イオンの注入工程を行った後に形成するものとすれば、該ゲート絶縁膜４中に不純物イオンが注入されることを防止できるようになる。この場合、製造されるＴＦＴの良好な駆動特性を確保することが可能となる。
【図面の簡単な説明】
【図１】本発明の製造方法の一プロセスを示す断面模式図。
【図２】図１に続く断面模式図。
【図３】本発明の効果を示す図。
【図４】本発明の製造方法のプロセスについて異なる例を示す断面模式図。
【図５】図４に続く断面模式図。
【符号の説明】
１…絶縁基板（基板）、３…アモルファスシリコン膜、３ａ，３ｂ…ポリシリコン膜（半導体膜）、１１…レジストマスク（マスク）、１８，１９…ＴＦＴ（半導体装置）
【図１】
2004228505.tif 000003
【図２】
2004228505.tif 000004
【図３】
2004228505.tif 000005
【図４】
2004228505.tif 000006
【図５】
2004228505.tif 000007