(57)【要約】【課題】実行的電界移動度を向上させることができ、しかも、素子の集積化が容易となると共に、素子に大きな電流を流すことが可能となる縦型電界効果トランジスタ及びその製造方法並びにそれを有する演算素子を低コストで提供する。【解決手段】ソース電極層１、半導体層２及びドレイン電極層３が順次積層され、そして、それらの層の一方の側壁に接するように垂直方向に立てて設けたゲート電気絶縁層４及びゲート電極層５を順次有する電界効果型トランジスタにおいて、前記ソース電極層１及びドレイン電極層３を、６回回転対称軸を有する構造（正六角形）とする。【選択図】　　　　図１
2004111872.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極層、半導体層及びドレイン電極層が順次積層され、そして、それらの層の一方の側壁に接するように垂直方向に立てて設けたゲート電気絶縁層及びゲート電極層を順次有する電界効果型トランジスタにおいて、前記ソース電極層、半導体層及びドレイン電極層を、６回回転対称軸を有する構造としたことを特徴とする縦形電界効果トランジスタ。
【請求項２】
前記半導体層が、有機半導体材料で構成されていることを特徴とする請求項１に記載の縦型電界効果トランジスタ。
【請求項３】
前記有機半導体材料が、▲１▼ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン及びそれらの誘導体よりなる群から選択されるアセン分子材料、▲２▼フタロシアニン系化合物、アゾ系化合物及びペリレン系化合物よりなる群から選択される顔料及びその誘導体、▲３▼ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン化合物、フェニレン誘導体及びトリアリールアミン化合物よりなる群から選択される低分子化合物並びにそれらの誘導体、或いは、▲４▼ポリ−Ｎ−ビニルカルバゾール、ハロゲン化ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン誘導体、チオフェンオリゴマー誘導体、ピレンホルムアルデヒド樹脂、ポリアセチレン誘導体、及び、エチルカルバゾールホルムアルデヒド樹脂よりなる群から選択される高分子化合物、であることを特徴とする請求項２に記載の縦型電界効果トランジスタ。
【請求項４】
前記半導体層が、無機半導体材料で構成されていることを特徴とする請求項１に記載の縦型電界効果トランジスタ。
【請求項５】
前記無機半導体材料が、酸化亜鉛、酸化スズ等の金属酸化物、或いは、チタン酸ストロンチウム等の複合酸化物よりなる群から選択される無機半導体材料であることを特徴とする請求項４に記載の縦型電界効果トランジスタ。
【請求項６】
前記ゲート電気絶縁層が、有機電気絶縁材料で構成されていることを特徴とする請求項１〜５のいずれかに記載の縦型電界効果トランジスタ。
【請求項７】
前記有機電気絶縁材料が、ポリビニルアルコール、ポリビニルブチラール、フェノール樹脂、ノボラック樹脂等の水酸基を有する電気絶縁性のポリマー、及び、ポリアクリロニトリル等のシアノ基を有する電気絶縁性のポリマーよりなる群から選択される少なくとも１種の有機電気絶縁材料であることを特徴とする請求項６に記載の縦型電界効果トランジスタ。
【請求項８】
前記ソース電極層、ドレイン電極層及びゲート電極層が、クロム（Ｃｒ）、タリウム（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、錫（Ｓｎ）、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル及び導電性ポリマよりなる群から選択される少なくとも１種の導電性材料で構成されていることを特徴とする請求項１〜７のいずれかに記載の縦型電界効果トランジスタ。
【請求項９】
（イ）基板の上にソース電極層を形成する工程、
（ロ）前記ソース電極層の右側壁に接するように垂直方向に立てたゲート電気絶縁層、前記ソース電極層の左側壁に接するように立てた第１の素子分離電気絶縁層、及び、前記ソース電極層の右側壁よりゲート電気絶縁層の幅だけ離して垂直方向に立てた第２の素子間分離電気絶縁層、を形成する工程、
（ハ）前記ゲート電気絶縁層と第１の素子間分離電気絶縁層との間の前記ソース電極層の上に半導体層を形成する工程、
（ニ）前記ゲート電気絶縁層と第２の素子間分離電気絶縁層との間の前記基板の上にゲート電極層を形成する工程、
（ホ）前記ゲート電気絶縁層と第１の素子間分離電気絶縁層との間の前記半導体層の上にドレイン電極層を形成する工程、
を順次有することを特徴とする縦型電界効果トランジスタの製造方法。
【請求項１０】
基板上にパターニングされたＴ型電極上に、ｐ−ｃｈ、ｎ−ｃｈ及び導電部材（Ｖｏｕｔ　）を互いに導通するように有し、そして、前記ｐ−ｃｈ及びｎ−ｃｈのゲート電極層に密着するよう設けられたゲート電圧を印加する導電部材（Ｖｉｎ）を有する演算素子であって、前記ｐ−ｃｈが、請求項１〜８のいずれかに記載の有機半導体層を正孔輸送材料で構成した縦型電界効果トランジスタで形成され、そして、前記ｎ−ｃｈが、請求項１〜８のいずれかに記載の有機半導体層を電子輸送材料で構成した縦型電界効果トランジスタで形成されていることを特徴とする演算素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、縦型電界効果トランジスタ及びその製造方法並びにそれを有する演算素子に関し、さらに、詳しくは、ソース電極層、半導体層及びドレイン電極層が順次積層された、電気信号によって電流値を制御するトランジスタ性能の向上を実現させた、縦型電界効果トランジスタ及びその製造方法並びにそれを有する、シートディスプレイ、シートコンピュータ装置等に用いられる、演算素子に関する。
【０００２】
【従来の技術】
半導体層（活性層）を無機半導体材料で構成した薄膜電界効果型トランジスタは、斯界で知られている（非特許文献１参照）。
【０００３】
かかる半導体層（活性層）を無機半導体材料で構成した薄膜電界効果型トランジスタは、すでに、工業製品としても製造されている。図１３は、従来の半導体層を無機半導体材料で構成した薄膜電界効果型トランジスタである。図１３に示すように、従来の半導体層を無機半導体材料で構成した薄膜電界効果型トランジスタは、基板１０１に対し、横方向に配置されている。ソース電極層１０５及びドレイン電極層１０６は、電気的に中性である無機半導体層（チャネル層領域）１０４により分離されて設けられている。ゲート電極１０２は、ゲート電気絶縁層１０３により無機半導体層１０４と電気的に分離されて、基板１０１の上に配置している。無機半導体層１０４を構成する半導体材料としては、無機アモルファス材料（水素化アモルファスＳｉ）、無機多結晶材料等の無機材料が用いられている。
【０００４】
また、半導体層を有機半導体材料で構成した薄膜電界効果型トランジスタも、斯界で知られている（非特許文献２参照）。
【０００５】
図１４は、従来の半導体層を有機半導体材料で構成した薄膜電界効果型トランジスタである。図１４に示すように、従来の半導体層を有機半導体材料で構成した薄膜電界効果型トランジスタも、前記半導体層を有機半導体材料で構成した薄膜電界効果型トランジスタと同様に、基板１１１に対し、横方向に配置されている。ソース電極層１１５及びドレイン電極層１１６は、電気的に中性である有機半導体層（チャネル層領域）１１４により分離されて設けられている。ゲート電極１１２は、ゲート電気絶縁層１１３により有機半導体層１１４と電気的に分離されて、基板１１１の上に配置している。有機半導体層１１４を構成する半導体材料としては、π電子共役系の高分子化合物、芳香族化合物等の有機材料が用いられてきた。
【０００６】
【特許文献１】
特開平１０−２７０７１２号公報
【特許文献２】
特開平１０−１９０００１号公報
【非特許文献１】
Ｄ．　Ｂ．　Ｔｈｏｍａｓｓｏｎ　＆　ａｌ．，　ＩＥＥＥ　Ｅｌ．　Ｄｅｖ．Ｌｅｔｔ．，　Ｖｏｌ．　１８，　ｐ．１１７；　Ｍａｒｃｈ　１９９７
【非特許文献２】
Ａ．　Ｄｏｄａｂａｌａｐｕｒ　＆　ａｌ．，　Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．，　Ｖｏｌ．　６９，　ｐｐ．　４２２７−２９，　Ｄｅｃｅｍｂｅｒ　１９９６
【０００７】
【発明が解決しようとする課題】
これらの薄膜電界効果型トランジスタは、ゲート電気絶縁層を介してゲート電極層より印可された電界が半導体層（チャネル部）に作用して、ソース電極層とドレイン電極層との間に流れる電流を制御することによりトランジスタ動作を実現している。半導体層に有機材料を用いた薄膜電界効果型トランジスタは、半導体層に水素化アモルファスＳｉのような無機材料を用いた薄膜電界効果型トランジスタと比べて、▲１▼真空を用いないで素子を作製できること、▲２▼広い面積の均一な素子を作製できること、▲３▼ソース／ドレイン領域の形成を行わずに電極配線ができること、等による製造方法の簡便さのために、製造コストを低減できる、という利点を有している。しかしながら、半導体層に有機材料を用いた薄膜電界効果型トランジスタは、半導体層に水素化アモルファスＳｉのような無機材料を用いた薄膜電界効果型トランジスタと比べて、（ａ）キャリア移動度（トランジスタ性能を示す）が低いこと、（ｂ）大電流を流せないこと、（ｃ）高速動作ができないこと、等の問題があった。
【０００８】
従来、このような問題を解決するために開発された技術としては、例えば、π共役高分子の共役状態を制御する技術、分子電気伝導異方性を用いる技術、等の有機半導体材料に係わる技術、及び、蒸着法にて有機高分子膜を得る際に高い結晶性を実現させる技術があった。
【０００９】
前記図１３に示される従来の半導体層を無機半導体材料で構成した薄膜電界効果型トランジスタは、ソース電極層とドレイン電極層との間に電圧を印加した状態でゲート電極に電圧を印加して、ゲート電気絶縁層と半導体層との界面にチャネルを誘起させることにより、ソース電極層とドレイン電極との間に電流を流すものである。この時のソース電極層とドレイン電極層との間の電流（Ｉｄ　）は、一般に、次の数式で表すことができる。
【００１０】
【数１】
2004111872.tif 000003
但し、数式中におけるＣｏｘ，μ，Ｖｇ　及びＶｔｈは、次のとおりのものである。
Ｃｏｘ　：ゲート容量（Ｆ／ｍ２）
μ　　：電界効果移動度（ｃｍ２／Ｖｓ）
Ｖｇ　　：ゲート電圧（Ｖ）
Ｖｔｈ　：しきい値電圧（Ｖ　）
【００１１】
限られたトランジスタ寸法（Ｗ：ゲート幅、Ｌ：ゲート長）内でトランジスタ性能を向上させるには、より高いＩｄ　値を実現すればよい。式（１）より、Ｉｄ　を向上させるＷ，Ｌ以外の因子としては、Ｃｏｘ、μの増加が考えられる。従来においては、比誘電率の高い材料を用いて実効的なＣｏｘを向上させたもの（前記特許文献１参照）、π共役系高分子材料の開発によりμを向上させたもの（前記特許文献２参照。）等が報告されているが、式（１）において、特に、Ｌを減少させることは、高いＩｄ　を得るのに得策である。
【００１２】
Ｓｉテクノロジーにおいては、当初１０μｍ幅のゲート長が、現在では０．１μｍ程度まで縮小されつつある。これはＣｏｘやμの開発を行わなくて、Ｉｄ　値において１００倍の増加をもたらすこととなる。この短ゲート長の傾向は、これまでは、リソグラフィー加工限界の向上に主に依存してきた。前記図１４に示される従来の半導体層を有機半導体材料で構成した薄膜電界効果型トランジスタでは、ゲート長が１０〜５μｍ幅であるものがもっぱら試作されているが、リソグラフィー加工技術では、それ以上にゲート長を短くすることは難しいという問題があった。
【００１３】
有機半導体材料をトランジスタの製造に用いる利点は、低製造コストであるところ、Ｓｉテクノロジーで開発されたリソグラフィー加工技術を有機半導体材料を用いたトランジスタの製造に用いることは、有機トランジスタの利点である低製造コストの概念から反するものとなるので、この技術を積極的に採用することはありえないと考えられる。ソフトリソグラフィーなる概念の工法を用いて有機トランジスタを製造することが提案されているが、この工法を用いても前述のとおり１０〜５μｍのゲート長のものしか製造できないのが現状であるので、ゲート長を短くすることは難しいという問題があった。
【００１４】
本発明は、かかる問題を解決することを目的としている。
即ち、本発明は、実行的電界移動度を向上させることができ、しかも、素子の集積化が容易となると共に、素子に大きな電流を流すことが可能となる縦型電界効果トランジスタ及びその製造方法並びにそれを有する演算素子を低コストで提供することを目的としている。
【００１５】
【課題を解決するための手段】
本発明者は、電界効果トランジスタの構造を工夫することにより、キャリア移動度の向上と、素子の集積化とを同時に達成できないかとと考えて、電界効果トランジスタの構造について探求したところ、ソース電極層、半導体層及びドレイン電極層が順次積層され、そして、それらの層の一方の側壁に接するように垂直方向に立てて設けたゲート電気絶縁層及びゲート電極層を順次有する電界効果型トランジスタにおいて、前記ソース電極層、半導体層及びドレイン電極層を、６回回転対称軸を有する構造（正六角形）としたところ、実行的電界移動度を向上させることができ、しかも、素子の集積化が容易となると共に、素子に大きな電流を流すことが可能となることを見いだして、本発明を完成するに至った。
【００１６】
即ち、請求項１に記載された発明は、上記目的を達成するために、ソース電極層、半導体層及びドレイン電極層が順次積層され、そして、それらの層の一方の側壁に接するように垂直方向に立てて設けたゲート電気絶縁層及びゲート電極層を順次有する電界効果型トランジスタにおいて、前記ソース電極層、半導体層及びドレイン電極層を、６回回転対称軸を有する構造としたことを特徴とする縦形電界効果トランジスタである。
【００１７】
請求項２に記載された発明は、請求項１に記載された発明において、前記半導体層が、有機半導体材料で構成されていることを特徴とするものである。
【００１８】
請求項３に記載された発明は、請求項２に記載された発明において、前記有機半導体材料が、▲１▼ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン及びそれらの誘導体よりなる群から選択されるアセン分子材料、▲２▼フタロシアニン系化合物、アゾ系化合物及びペリレン系化合物よりなる群から選択される顔料及びその誘導体、▲３▼ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン化合物、フェニレン誘導体及びトリアリールアミン化合物よりなる群から選択される低分子化合物並びにそれらの誘導体、或いは、▲４▼ポリ−Ｎ−ビニルカルバゾール、ハロゲン化ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン誘導体、チオフェンオリゴマー誘導体、ピレンホルムアルデヒド樹脂、ポリアセチレン誘導体、及び、エチルカルバゾールホルムアルデヒド樹脂よりなる群から選択される高分子化合物、であることを特徴とするものである。
【００１９】
請求項４に記載された発明は、請求項１に記載された発明において、前記半導体層が、無機半導体材料で構成されていることを特徴とするものである。
【００２０】
請求項５に記載された発明は、請求項４に記載された発明において、前記無機半導体材料が、酸化亜鉛、酸化スズ等の金属酸化物、或いは、チタン酸ストロンチウム等の複合酸化物よりなる群から選択される無機半導体材料であることを特徴とするものである。
【００２１】
請求項６に記載された発明は、請求項１〜５のいずれかに記載された発明において、前記ゲート電気絶縁層が、有機電気絶縁材料で構成されていることを特徴とするものである。
【００２２】
請求項７に記載された発明は、請求項６に記載された発明において、前記有機半導体材料が、ポリビニルアルコール、ポリビニルブチラール、フェノール樹脂、ノボラック樹脂等の水酸基を有する電気絶縁性のポリマー、及び、ポリアクリロニトリル等のシアノ基を有する電気絶縁性のポリマーよりなる群から選択される少なくとも１種の有機半導体材料であることを特徴とするものである。
【００２３】
請求項８に記載された発明は、請求項１〜７のいずれかに記載された発明において、前記ソース電極層、ドレイン電極層及びゲート電極層が、クロム（Ｃｒ）、タリウム（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、錫（Ｓｎ）、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル及び導電性ポリマよりなる群から選択される少なくとも１種の導電性材料で構成されていることを特徴とするものである。
【００２４】
請求項９に記載された発明は、
（イ）基板の上にソース電極層を形成する工程、
（ロ）前記ソース電極層の右側壁に接するように垂直方向に立てたゲート電気絶縁層、前記ソース電極層の左側壁に接するように立てた第１の素子分離電気絶縁層、及び、前記ソース電極層の右側壁よりゲート電気絶縁層の幅だけ離して垂直方向に立てた第２の素子間分離電気絶縁層、を形成する工程、
（ハ）前記ゲート電気絶縁層と第１の素子間分離電気絶縁層との間の前記ソース電極層の上に半導体層を形成する工程、
（ニ）前記ゲート電気絶縁層と第２の素子間分離電気絶縁層との間の前記基板の上にゲート電極層を形成する工程、
（ホ）前記ゲート電気絶縁層と第１の素子間分離電気絶縁層との間の前記半導体層の上にドレイン電極層を形成する工程、
を順次有することを特徴とする縦型電界効果トランジスタの製造方法である。
【００２５】
請求項１０に記載された発明は、基板上にパターニングされたＴ型電極上に、ｐ−ｃｈ、ｎ−ｃｈ及び導電部材（Ｖｏｕｔ　）を互いに導通するように有し、そして、前記ｐ−ｃｈ及びｎ−ｃｈのゲート電極層に密着するよう設けられたゲート電圧を印加する導電部材（Ｖｉｎ）を有する演算素子であって、前記ｐ−ｃｈが、請求項１〜８のいずれかに記載の有機半導体層を正孔輸送材料で構成した縦型電界効果トランジスタで形成され、そして、前記ｎ−ｃｈが、請求項１〜８のいずれかに記載の有機半導体層を電子輸送材料で構成した縦型電界効果トランジスタで形成されていることを特徴とする演算素子である。
【００２６】
【発明の実施の形態】
図１は、本発明の一実施の形態を示す縦型電界効果トランジスタの断面図である。図２は、本発明の他の一実施の形態を示す縦型電界効果トランジスタの断面図である。図３は、本発明の他の一実施の形態を示す縦型電界効果トランジスタの断面図である。図４は、本発明の縦型電界効果トランジスタを駆動させるための電気的接続と動作を説明するための説明図である。図５は、演算素子が有する論理回路の説明図である。図６は、演算素子の論理演算回路におけるｐ−ｃｈ及びｎ−ｃｈが有する縦型電界効果トランジスタの説明図である。図７は、本発明の一実施の形態を示す縦型電界効果トランジスタを有する演算素子の説明図である。図８は、ｐ−ｃｈ、ｎ−ｃｈ及びＶｏｕｔを接続するＴ型電極の説明図である。図９は、本発明の一実施の形態を示す縦型電界効果トランジスタの製造工程を説明するための説明図である。図１０は、マイクロコンタクトプリンティングの工程を説明するための説明図である。
【００２７】
図１に示されているように、本発明の縦型電界効果トランジスタは、ソース電極層１、半導体層２及びドレイン電極層３が順次積層された、そして、それらの層の一方の側壁に接するように垂直方向に立てて設けたゲート電気絶縁層４及びゲート電極層５を順次有している。そして、前記ソース電極層、半導体層及びドレイン電極層は、６回回転対称軸を有する構造（正六角形）とされている。
【００２８】
図４に示されているように、ソース・ドレイン電圧ＶＤＳにより、ソース電極層１とドレイン電極層３の間に流れる電流Ｉｄ　はゲート電極層５にゲート電圧ＶＧ　を印加したとき、ゲート電気絶縁層４を介し、電界による半導体層２とゲート電気絶縁層との界面にチャネルが形成され、電流Ｉｄが流れる．この電流Ｉｄは、配置されているソース電極層１及びドレイン電極層３を流れるので、基板１１の面に直行するように電流が流れる．
【００２９】
図１，４に示されているように、本発明の縦型電界効果トランジスタによれば、電流（Ｉｄ　）を基板１１の面に直交する方向に流し、そして、活性領域１０の一方の外側に設けられた第３の電極層から第１の電気絶縁層４を介して半導体層２、即ち、半導体領域に電界が印可する構造となっているので、半導体層２の膜厚（上記式（１）におけるゲート長Ｌに相当する）をいっそう薄くすることができ、そのために、フォトリソグラフィー加工を用いなくても、ゲート長Ｌを短くして飛躍的な短チャネル長を構造的に実現でき、よって、トランジスタ性能、即ち、実行的電界移動度を向上させることができる。また、縦型電界効果トランジスタの構造がシンプルであるので、製造工程を簡略化することができ、そのために、縦型電界効果トランジスタの製造コストを低減することができる。
【００３０】
本発明の縦型電界効果トランジスタを有する演算素子は、図５に示される論理回路を有している。この縦型電界効果トランジスタは、図７に示されているように、ドレイン電極、半導体層（この厚みがチャネル）、ソース電極を順次積層したものであり、この導電性部材Ａと接する面は、ゲート電気絶縁層（図１の１参照）によって覆われている。本発明の縦型電界効果トランジスタを有する演算素子は、図７、８に示されているように、基板上にパターニングされたＴ型電極上にｐ−ｃｈ、ｎ−ｃｈ及び導電性部材（Ｖｏｕｔ　）Ｂを互いに導通するように有し、そして、前記ｐ−ｃｈ及びｎ−ｃｈのゲート電極層に密着するよう設けられたゲート電圧を印加する導電部材（Ｖｉｎ）を有している。前記「ｐ−ｃｈ」は、有機半導体層を正孔輸送材料で構成した縦型電界効果トランジスタによって形成され、そして、前記「ｎ−ｃｈ」は、有機半導体層を電子輸送材料で構成した縦型電界効果トランジスタによって形成される。図７において、ＶＤＤは、電源である。
【００３１】
このように、縦型電界効果トランジスタにおけるソース電極層１及びドレイン電極層３が、６回回転対称軸構造（正六角形）を有していることにより、円柱形状となっているもの、又は、対称軸を有していないものと比較して、素子の集積化が容易となる。さらに、ゲート電極層（図１の５参照）については、ゲート電気絶縁層（図１の４参照）を介して面で半導体層２にゲート電圧を印加できるので、チャネル幅を増加させることが可能となり、素子に大きな電流を流すことが可能となる。
【００３２】
図２に示されているように、本発明の縦型電界効果トランジスタは、好ましくは、第１の電極層１と半導体層２との間及び／又は半導体層２と第２の電極層３との間にバッファー層８，９を有することができる。第１の電極層１と半導体層２との間及び／又は半導体層２と第２の電極層３との間にバッファー層８，９を有していると、第１の電極層１及び第２の電極層３と半導体層２との間に良好な電気的コンタクトを得ることができる。バッファー層８，９は、例えば、印刷法、インクジェット法等のより形成可能な導電性高分子材料で形成され、また、ポリアニリンやポリジオキシチオフェンなどのほか、有機ＥＬ材料で周知になっている電荷移送材を真空蒸着法にて形成してもよい。また、他のバッファー層機能として、トランジスタオフ電流の低減の機能を保有させてもよい。電気伝導に寄与する伝導キャリアには電子とホールの二者が存在し、ホール輸送型の半導体材料のバッファー層としては、電子輸送機能を有する材料を用い、また、電子輸送型半導体材料のバッファー膜としては、ホール輸送機能を有する材料を用いてもよい。このように、構成された素子においては、キャリアは、半導体層とバッファー層の界面に形成された僅かな電位障壁を越えて伝導するので、特に、トランジスタオフ電流の低減に効果的に作用する。
【００３３】
図３に示すように、本発明の縦型電界効果トランジスタは、前記ソース電極１、半導体層２及びドレイン電極層３の他方の側壁、即ち、活性領域１０の他方の側壁に接するように、垂直方向に立てて設けた素子間分離電気絶縁層６、及び、前記ゲート電極層５の外側の側壁に接するように垂直方向に設けた素子間分離電気絶縁層７を有することができる。このような素子間分離電気絶縁層６及び素子間分離電気絶縁層７は、素子分離をするのに有効であり、また、本発明の縦型電界効果トランジスタを製造する際において、ソース電極層１、半導体層２及びドレイン電極層３を縦方向に順次、成膜するための型枠として、また、ゲート電極層５を成膜するための型枠として有効に作用する。
【００３４】
本発明における半導体層２は、有機半導体材料で構成される。かかる有機半導体材料は、好ましくは、▲１▼ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン及びそれらの誘導体よりなる群から選択されるアセン分子材料、▲２▼フタロシアニン系化合物、アゾ系化合物及びペリレン系化合物よりなる群から選択される顔料及びその誘導体、▲３▼ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン化合物、フェニレン誘導体及びトリアリールアミン化合物よりなる群から選択される低分子化合物並びにそれらの誘導体、或いは、▲４▼ポリ−Ｎ−ビニルカルバゾール、ハロゲン化ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン誘導体、チオフェンオリゴマー誘導体、ピレンホルムアルデヒド樹脂、ポリアセチレン誘導体、及び、エチルカルバゾールホルムアルデヒド樹脂よりなる群から選択される高分子化合物である。また、フルオレノン系、ジフェノキノン系、ベンゾキノン系、アントラキノン系、インデノン系化合物も使用可能である。このように、半導体層２を構成する材料が有機半導体材料であると、高分子有機半導体材料では、その溶液を印刷法、インクジェット法等の手段により成膜することができ、また、低分子有機半導体材料では、これを真空蒸着法等の手段により成膜することができるので、極めて薄い有機半導体層を低コストで形成することができる。
【００３５】
また、本発明における半導体層２は、無機半導体材料で構成される。かかる無機半導体材料は、好ましくは、酸化亜鉛、酸化スズ等の金属酸化物、或いは、チタン酸ストロンチウム等の複合酸化物よりなる無機半導体材料である。このように、半導体層２を構成する材料が無機半導体材料であると、有機半導体材料を用いたものと比較し、高速応答の可能な縦型電界効果トランジスタが作製可能となる。
【００３６】
本発明におけるゲート電気絶縁層４は、有機電気絶縁材料で構成されている。かかる有機電気絶縁材料は、好ましくは、ポリビニルアルコール、ポリビニルブチラール、フェノール樹脂、ノボラック樹脂等の水酸基を有する電気絶縁性のポリマー、及び、ポリアクリロニトリル等のシアノ基を有する電気絶縁性のポリマーよりなる群から選択される少なくとも１種の有機電気絶縁材料である。このように、ゲート電気絶縁層が有機電気絶縁材料で構成されていると、真空真空蒸着法を用いることなく、印刷法、インクジェット法等の手段を用いて、ゲート電気絶縁層を形成することができるので、装置コスト及び製造コストを低減することができる。
【００３７】
本発明における前記ソース電極層１、ドレイン電極層３及びゲート電極層５は、クロム（Ｃｒ）、タリウム（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、錫（Ｓｎ）、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル及び導電性ポリマよりなる群から選択される少なくとも１種の導電性材料で構成されている。
【００３８】
本発明の縦型電界効果トランジスタは、例えば、絶縁性基板１１上に形成される。
【００３９】
本発明の縦型電界効果トランジスタの好ましい製造例
本発明の縦型電界効果トランジスタは、図１１（Ａ）〜（Ｅ）に示されるように、
（イ）基板の上にソース電極層を形成する工程（Ａ）、
（ロ）前記ソース電極層の右側壁に接するように垂直方向に立てたゲート電気絶縁層、前記ソース電極層の左側壁に接するように立てた第１の素子分離電気絶縁層、及び、前記ソース電極層の右側壁よりゲート電気絶縁層の幅だけ離して垂直方向に立てた第２の素子間分離電気絶縁層、を形成する工程（Ｂ）、
（ハ）前記ゲート電気絶縁層と第１の素子間分離電気絶縁層との間の前記ソース電極層の上に半導体層を形成する工程（Ｃ）、
（ニ）前記ゲート電気絶縁層と第２の素子間分離電気絶縁層との間の前記基板の上にゲート電極層を形成する工程（Ｄ）、
（ホ）前記ゲート電気絶縁層と第１の素子間分離電気絶縁層との間の前記半導体層の上にドレイン電極層を形成する工程（Ｅ）、
を順次経て製造される。
なお、図１１（Ｃ）において、イは、活性層領域であり、ロはゲート電極領域である。
【００４０】
前記（イ）工程においては、第１の電極層１は、例えば、ガラス基板（１１）の上に金（Ａｕ）を蒸着法等の周知の薄膜形成法により成膜することにより形成される。一般に、ガラス基板とＡｕ膜は密着力が乏しいので、密着層として、クロム（Ｃｒ）、チタン（Ｔｉ）、タリウム（Ｔａ）等の金属膜を配置するのが好ましい。Ａｕ膜を用いる場合には、アルカンチオール系有機材料がＡｕ膜表面に自己制御単分子吸着膜を形成するので、マイクロコンタクトプリンティング法を用いて、基板上の全面に成膜したＡｕ膜の所望する領域にアルカンチオールの転写を行い、続いて、ウェットエッチングにより露出している部分のＡｕ膜を除去して、電極パターン、即ち、ソース電極層１を形成する。
【００４１】
前記「マイクロコンタクトプリンティング法」は、図１０（ａ）〜（ｈ）に示すように、
▲１▼マスター（主として、Ｓｉ基板）２１を準備する工程（ａ）、
▲２▼前記マスター２１の上にレジスト２２を全面に被覆する工程（ｂ）、
▲３▼フォトリソグラフィ・エッチングにて前記レジスト２２の所望箇所を除去してマスター２１にパターンを形成する工程（ｃ）、
▲４▼残余の前記レジスト２２を除去する工程（ｄ）
▲５▼このパターンを形成したマスター２１の上にポリジメチルシロキサン（２３）を流し込み、これを熱処理する工程（ｅ）、
▲６▼この熱処理したポリジメチルシロキサン２３をマスター２１から剥がして版２３を形成する工程（ｆ）、
▲７▼このようにして形成した版２３にアルカンチオールインク２４を付ける工程（ｇ）、
▲８▼このアルカンチオールインク２４をインク付けした版２３を用いて基板に成膜されたＡｕ蒸着膜上に転写する工程（ｈ）、
を順次へて行われる。
【００４２】
前記ポリジメチルシロキサンは、柔軟な樹脂であるが、マスターパターンからの転写する条件を適正化すれば、この樹脂で形成した版は、５μｍ程度の解像度を有している。このようにして形成した版にアルカンチオールインクを付け、Ａｕ蒸着膜に転写することで、アルカンチオール自己制御組織化膜が形成される。この組織化膜は、Ａｕとチオール基が結合し、両面にはアルキル基が露出しているために、よう素／よう化アンモニウム水溶液のような極性溶媒エッチング液にＡｕ蒸着膜基板を浸漬すると、アルカンチオールの無い部位のみがエッチングされる（前記本発明の（Ａ）工程参照）。従来のフォトリソグラフィ・エッチングでは、その都度、レジスト塗布、露光、現像、エッチング、及び、レジスト剥離を順次経てパターン膜を得る方法と比較すると、このような「マイクロコンタクトプリンティング法」を用いれば、一度、版を作製するのみで、多量の膜加工が出来、製造コストの低減に好適である。
【００４３】
前記（ロ）の工程においては、好ましくは、フォトレジストをスピンコートしてフォトレジスト膜を形成した後、ゲート電気絶縁層４、素子間分離電気絶縁層６及び素子間分離電気絶縁層７の幅に露光、現像して、ゲート電気絶縁層４、素子間分離電気絶縁層６及び素子間分離電気絶縁層７を形成する。このようなゲート電気絶縁層４、素子間分離電気絶縁層６及び素子間分離電気絶縁層７は、本発明の縦型電界効果トランジスタを製造する際において、ソース電極層１、半導体層２及びドレイン電極層３を縦方向に順次、成膜するための型枠として、また、ゲート電極層５を成膜するための型枠として有効に作用する。しかし、素子間分離電気絶縁層６及び素子間分離電気絶縁層７は、素子分離膜として用いないのであれば、すべての膜を形成した後に、除去してもかまわない。
【００４４】
前記ゲート電気絶縁層４の材料は、前記式（１）で示されるＣｏｘを高めるため、比誘電率の高いものが好ましい。有機材料は、各種加工性に優れているので、このような電気絶縁層に特に好ましい。ノボラック樹脂にナフトキノンジアジド紫外線感光基を導入した、所謂ポジ型フォトレジストは、有機材料の中では、比較的比誘電率が高いので好ましい。前記基板１１の上に、フォトレジストを塗布、プリベークした後、高圧水銀ランプにて露光処理、現像処理、及び、ポストベーク処理を順次施して、これらの電気絶縁層を形成する。この際、後工程でのレジスト膜変質を防ぐためにＵＶキュア処理、２８０℃以下のハードベーク処理を行ってもよい。
【００４５】
本発明においては、好ましくは、前記（ハ）の工程で、高分子有機半導体材料の溶液をインクジェット法、凸版印刷法、凹版印刷法、オフセット印刷法、スクリーン印刷法等の手段により成膜するか、又は、低分子有機半導体材料を真空蒸着法、分子線蒸着法等の手段により成膜して、半導体層を形成する。また、真空成膜法を用いる場合には、酸化亜鉛、酸化スズ等の金属酸化物、チタン酸ストロンチウム等の複合酸化物からなる無機半導体材料も成膜出来る。
【００４６】
本発明においては、好ましくは、前記（イ）の工程、（ニ）の工程及び（ホ）の工程で、ソース電極層、ドレイン電極層及びゲート電極層を、高分子導電性材料の溶液を印刷法、インクジェット法、凸版印刷法、凹版印刷法、オフセット印刷法、スクリーン印刷法等の手段により成膜するか、又は、金属を真空蒸着法、イオンプレーティング法、スパッタリング法、メッキ法等の手段により成膜して、ソース電極層、ドレイン電極層及びゲート電極層を形成する。
【００４７】
本発明の縦型電界効果トランジスタは、前記（イ）工程〜（ホ）工程を経て製造するので、▲１▼半導体層の膜厚をいっそう薄くすることができるので、実行的電界移動度を向上させることができ、▲２▼ソース電極層、半導体層及びドレイン電極層を６回回転対称軸を有する構造（正六角形）とするので、素子の集積化が容易となり、また、▲３▼チャネル幅を増加させることが可能となり、素子に大きな電流を流すことができる。
【００４８】
本発明においては、縦型電界効果トランジスタの製造において、基板の上に垂直方向に立てて設けた一対の電気絶縁層の間に有機半導体材料の溶液を塗布して有機半導体層及び／又は無機半導体及び／又は導電層を形成する。このように、基板の上に垂直方向に立てて設けた一対の電気絶縁層の間に有機半導体材料の溶液を塗布して有機半導体層及び／又は無機半導体及び／又は導電層を形成すると、基板の上に垂直方向に立てて設けた一対の電気絶縁層が有機半導体層及び／又は無機半導体及び／又は導電層を成膜するための型枠として有効に作用するので、有機半導体層及び／又は無機半導体及び／又は導電層を低コストで成膜することができる。
【００４９】
本発明の演算素子は、基板上にパターニングされたＴ型電極上に、ｐ−ｃｈ、ｎ−ｃｈ及び導電部材（Ｖｏｕｔ　）Ｂを互いに導通するように有し、そして、前記ｐ−ｃｈ及びｎ−ｃｈのゲート電極層に密着するよう設けられたゲート電圧を印加する導電部材（Ｖｉｎ）Ａを有している。そして、前記ｐ−ｃｈが、請求項１〜８のいずれかに記載の有機半導体層を正孔輸送材料で構成した縦型電界効果トランジスタで形成され、そして、前記ｎ−ｃｈが、請求項１〜８のいずれかに記載の有機半導体層を電子輸送材料で構成した縦型電界効果トランジスタで形成されている。
【００５０】
本発明の演算素子は、このように、基板上にパターニングされたＴ型電極上に、ｐ−ｃｈ、ｎ−ｃｈ及び導電部材（Ｖｏｕｔ　）Ｂを互いに導通するように有し、そして、前記ｐ−ｃｈ及びｎ−ｃｈのゲート電極層に密着するよう設けられたゲート電圧を印加する導電部材（Ｖｉｎ）Ａを有し、しかも、前記ｐ−ｃｈが、請求項１〜８のいずれかに記載の有機半導体層を正孔輸送材料で構成した縦型電界効果トランジスタで形成され、そして、前記ｎ−ｃｈが、請求項１〜８のいずれかに記載の有機半導体層を電子輸送材料で構成した縦型電界効果トランジスタで形成されているので、▲１▼半導体層の膜厚をいっそう薄くすることができ、そのために、実行的電界移動度を向上させることができ、▲２▼ソース電極層、半導体層及びドレイン電極層を６回回転対称軸を有する構造とするので、素子の集積化が容易となり、また、▲３▼チャネル幅を増加させることが可能となり、素子に大きな電流を流すことができ、よって、入力信号に対する演算結果を高速で出力することができる。
【００５１】
【実施例】
（実施例１）
（１）ガラス基板上に密着膜としてＣｒ膜を３０ｎｍ幅に成膜し、続いて、このＣｒ膜の上にＡｕ膜を７０ｎｍ幅に成膜した。
（２）前記Ａｕ膜上にアルカンチオールインクをインク付けした版を用いて転写し、この基板をよう素／よう化アンモニウム水溶液よりなるエッチング液に浸漬して、Ａｕ膜をエッチングし、続いて、この基板を硝酸セリウムアンモニウムを含む硝酸水溶液に浸漬してＣｒ膜をエッチングすることによりＴ型電極（図８参照）を形成した。
（３）フォトレジスト（東京応化社製、ＯＦＰＲ８００）を前記基板上にスピンコーティングしてレジスト膜を３μｍの厚さに成膜し、続いて、このレジスト膜を６回回転対称軸を有する構造（正六角形）に露光、現像した後、ポストベーク及びＵＶキュアを施して、前記第１の電極層の右側壁に接するように垂直方向に立てたゲート電極層を形成した。その際、トランジスタ動作部としての活性層の幅は、２００μｍとした（図９参照）。
【００５２】
（４）導電性高分子溶液（ダイエル社製、ＰＥＤＯＴ）を用いてドレイン電極層をインクジェット法により形成した後、精製したｐ型半導体材料のポリヘキシルチオフェン（市販品）をクロロホルムに溶解した溶液とし、この溶液をインクジェット法にて成膜して、ｐ型半導体層を形成した。その際、ポリヘキシルチオフェンの濃度を０．５重量％以下にした結果、約１００ｎｍ以下のｐ型半導体層の形成が可能になった。
（５）さらに、次の式
【化１】
2004111872.tif 000004
に示されるｎ型半導体材料をポリスチレン中に分散させた後、これをＴＨＦ中に溶解し、得られた溶液をインクジェット法にて成膜して、ｐ型半導体層を形成した。
（６）引き続きソース電極層及びゲート電極をインクジェット法にて形成して縦型電界効果トランジスタ素子を作製した。
【００５３】
（比較例１）
図１２に示すように、パターニング形条を円形とした以外は、実施例１と同様にして縦型電界効果トランジスタ素子を作製した。このようにして得られた縦型電界効果トランジスタ素子のチャネル幅は、約１０．５μｍであった。
【００５４】
【発明の効果】
（１）請求項１，８に記載された発明によれば、ソース電極層、半導体層及びドレイン電極層が順次積層され、そして、それらの層の一方の側壁に接するように垂直方向に立てて設けたゲート電気絶縁層及びゲート電極層を順次有する電界効果型トランジスタにおいて、前記ソース電極層、半導体層及びドレイン電極層を、６回回転対称軸を有する構造（正六角形）としたので、▲１▼半導体層の膜厚をいっそう薄くすることができ、そのために、フォトリソグラフィー加工を用いなくても、ゲート長Ｌを短くして飛躍的な短チャネル長を構造的に実現でき、よって、トランジスタ性能、即ち、実行的キャリア移動度を向上させることができ、▲２▼縦型電界効果トランジスタが円柱形状となっているもの、又は、対称軸を有していないものと比較して、素子の集積化が容易となるなり、そして、▲３▼ゲート電気絶縁層を介して面で半導体層にゲート電圧を印加できることにより、チャネル幅を増加させることが可能となり、素子に大きな電流を流すことが可能となる。
【００５５】
（２）請求項２，３に記載された発明によれば、半導体層が有機半導体材料で構成されているので、高分子有機半導体材料では、その溶液を印刷法、インクジェット法等の手段により成膜することができ、また、低分子有機半導体材料では、これを真空蒸着法等の手段により成膜することができ、よって、極めて薄い有機半導体層を低コストで形成することができる。
【００５６】
（３）請求項４，５に記載された発明によれば、半導体層が無機半導体材料で構成されているので、有機半導体材料を用いたものと比較し、高速応答の可能な縦型電界効果トランジスタが作製可能となる。
【００５７】
（４）請求項６，７に記載された発明によれば、ゲート電気絶縁層が有機電気絶縁材料で構成されているので、真空真空蒸着法を用いることなく、印刷法、インクジェット法等の手段を用いて、ゲート電気絶縁層を形成することができ、そのために、装置コスト及び製造コストを低減することができる。
【００５８】
（５）請求項９に記載された発明によれば、▲１▼半導体層の膜厚をいっそう薄くすることができるので、実行的電界移動度を向上させることができ、▲２▼ソース電極層、半導体層及びドレイン電極層を６回回転対称軸を有する構造（正六角形）とするので、素子の集積化が容易となり、また、▲３▼チャネル幅を増加させることが可能となり、素子に大きな電流を流すことができる。
【００５９】
（６）請求項１０に記載された発明によれば、▲１▼半導体層の膜厚をいっそう薄くすることができるので、実行的電界移動度を向上させることができ、▲２▼ソース電極層、半導体層及びドレイン電極層を６回回転対称軸を有する構造とするので、素子の集積化が容易となり、また、▲３▼チャネル幅を増加させることが可能となり、素子に大きな電流を流すことができ、よって、入力信号に対する演算結果を高速で出力することができる演算素子を低コストで提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す縦型電界効果トランジスタの断面図である。
【図２】本発明の他の一実施の形態を示す半導体装置の断面図である。
【図３】本発明の他の一実施の形態を示す縦型電界効果トランジスタの断面図である。
【図４】本発明の縦型電界効果トランジスタを駆動させるための電気的接続と動作を説明するための説明図である。
【図５】演算素子が有する論理回路の説明図である。
【図６】、演算素子の論理演算回路におけるｐ−ｃｈ及びｎ−ｃｈが有する縦型電界効果トランジスタの説明図である。
【図７】本発明の一実施の形態を示す縦型電界効果トランジスタを有する演算素子の説明図である。
【図８】ｐ−ｃｈ、ｎ−ｃｈ及びＶｏｕｔを接続するＴ型電極の説明図である。
【図９】本発明の一実施の形態を示す縦型電界効果トランジスタの製造工程を説明するための説明図である。
【図１０】マイクロコンタクトプリンティングの工程を説明するための説明図である。
【図１１】実施例１で得られた縦型電界効果トランジスタの平面図である。
【図１２】比較例１で得られた縦型電界効果トランジスタの平面図である。
【図１３】従来の半導体層を無機半導体材料で構成した薄膜電界効果型トランジスタである。
【図１４】従来の半導体層を有機半導体材料で構成した薄膜電界効果型トランジスタである。
【符号の説明】
１　ソース電極層
２　半導体層
３　　ドレイン電極層
４　ゲート電気絶縁層
５　　ゲート電極層
６，７　素子間分離電気絶縁層
８，９　バッファー層
１０　活性領域
１１　基板
【図１】
2004111872.tif 000005
【図２】
2004111872.tif 000006
【図３】
2004111872.tif 000007
【図４】
2004111872.tif 000008
【図５】
2004111872.tif 000009
【図６】
2004111872.tif 000010
【図７】
2004111872.tif 000011
【図８】
2004111872.tif 000012
【図９】
2004111872.tif 000013
【図１０】
2004111872.tif 000014
【図１１】
2004111872.tif 000015
【図１２】
2004111872.tif 000016
【図１３】
2004111872.tif 000017
【図１４】
2004111872.tif 000018