(57)【要約】【課題】実装時の半導体デバイスの変形を少なくし、高精度な実装が可能な、半導体デバイスの積層実装方法を提供する。【解決手段】基台上に少なくとも３以上の半導体デバイスを順次に積層実装する半導体デバイスの積層実装方法であって、第ｎ層目の半導体デバイスを実装する第ｎ層目実装工程と、第ｎ層目の半導体デバイス上に第（ｎ＋１）層目の半導体デバイスを実装する第（ｎ＋１）層目実装工程と、第（ｎ＋１）層目の半導体デバイスを所定の保持クランプ１０によって保持する第（ｎ＋１）層目保持工程と、第（ｎ＋１）層目保持工程において保持された前記第（ｎ＋１）の半導体デバイス上に第（ｎ＋２）の半導体デバイスを実装する第（ｎ＋２）層目実装工程とを具備する。【選択図】    図１
2004288854.tif 000002
【特許請求の範囲】
【請求項１】
基台上に少なくとも３以上の半導体デバイスを順次に積層実装する半導体デバイスの積層実装方法であって、
第ｎ（ｎは自然数）層目の半導体デバイスを実装する第ｎ層目実装工程と、
前記第ｎ層目の半導体デバイス上に第（ｎ＋１）層目の半導体デバイスを実装する第（ｎ＋１）層目実装工程と、
第（ｎ＋１）層目の半導体デバイスを所定の保持手段によって保持する第（ｎ＋１）層目保持工程と、
前記第（ｎ＋１）層目保持工程において保持された前記第（ｎ＋１）層目の半導体デバイス上に第（ｎ＋２）層目の半導体デバイスを実装する第（ｎ＋２）層目実装工程と、
を具備することを特徴とする半導体デバイスの積層実装方法。
【請求項２】
前記第（ｎ＋１）層目保持工程において、前記保持手段は、前記第（ｎ＋１）層目の半導体デバイスの少なくとも１組の対向する側面部にそれぞれ当接し、同半導体デバイスの中心部に向かってそれぞれ押圧することにより同半導体デバイスを保持することを特徴とする請求項１記載の半導体デバイスの積層実装方法。
【請求項３】
前記第（ｎ＋１）層目保持工程において、前記保持手段は、前記第（ｎ＋１）層目の半導体デバイスの少なくとも１組の対向する端部をそれぞれ把持するようにして同半導体デバイスを保持することを特徴とする請求項１記載の半導体デバイスの積層実装方法。
【請求項４】
前記第（ｎ＋１）層目保持工程の後に、前記第（ｎ＋１）層目の半導体デバイスに生じた歪量を検出する工程と、前記歪量が最小となるように前記保持手段の保持位置の調整を行う工程とを含むことを特徴とする請求項２又は３記載の半導体デバイスの積層実装方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの積層実装方法に関し、特に、基台上に複数の半導体デバイスを３次元に積層実装する半導体デバイスの積層実装方法に関する。
【０００２】
【従来の技術】
電子機器の小型化を実現する為には、半導体デバイスの実装密度を向上させる高密度実装技術の開発が重要となっている。最も有効な高密度実装技術として、半導体デバイスの電極間をバンプにより接続するフリップチップ実装方法がある。
【０００３】
フリップチップ実装方法は、実装する半導体デバイス面内で接続が行えるために実装面積を半導体デバイスとほぼ同等のサイズにまで小さくすることが可能である。
【０００４】
また、近年、実装密度をさらに向上させる手段として、半導体デバイスを薄型化し、高さ方向に３次元に積層するフリップチップ実装方法が盛んに開発されている。この３次元の積層実装方法としては、特開２０００−２７７６８９号公報に開示されたものが知られている。
【０００５】
図５（ａ）、（ｂ）は、同公報に開示された半導体デバイスの積層実装方法について説明するための図である。図５（ａ）に示すように、半導体チップ２６の配線プラグ２７の下側電極上にはんだボールバンプ２８を形成する。また、プリント配線基板３０上に銅ランド２９を設ける。次に、はんだボールバンプ２８と銅ランド２９とが対向するように半導体チップ２６をプリント配線基板３０上に位置合わせする。この後、図５（ｂ）に示すように、半導体チップ２６をプリンタ配線基板３０上に実装する。
【０００６】
次に、図６に示すように、半導体チップ３１の配線プラグ３２の下面電極上にはんだボールバンプ３３を形成し、このはんだボールバンプ３３と半導体チップ２６の配線プラグ２７の裏面電極とが対向するように位置合わせを行って、半導体チップ３１を実装する。以下、同様に、３個目以降の半導体チップを積層実装して半導体デバイスが完成する。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記積層実装方法によって３個目以降、例えば３個目の半導体チップを実装する場合、それより下側にある２個目の半導体チップははんだボールバンプのみにより支持されているため、当該実装時の圧着工程において例えば左右で不均一の圧力がかかった場合には２個目の半導体チップが変形しやすい。その結果、３個目と２個目の半導体チップが水平面に対して変形した状態で実装される。これにより、４個目以降の半導体チップの位置合わせや実装が難しくなり、積層実装の良品率が低下するという問題がある。特に、厚さが薄い半導体チップ、大面積の半導体チップ、バンプ配置が上下で違う半導体チップを積層実装する場合にこの問題が顕著になるが、従来はこのような問題に対して何ら具体的な解決方法が提案されていなかった。
【０００８】
本発明はこのような課題に着目してなされたものであり、その目的とするところは、実装時の半導体デバイスの変形を少なくし、高精度な実装が可能な、半導体デバイスの積層実装方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、第１の発明は、基台上に少なくとも３以上の半導体デバイスを順次に積層実装する半導体デバイスの積層実装方法であって、第ｎ（ｎは自然数）層目の半導体デバイスを実装する第ｎ層目実装工程と、前記第ｎ層目の半導体デバイス上に第（ｎ＋１）層目の半導体デバイスを実装する第（ｎ＋１）層目実装工程と、第（ｎ＋１）層目の半導体デバイスを所定の保持手段によって保持する第（ｎ＋１）層目保持工程と、前記第（ｎ＋１）層目保持工程において保持された前記第（ｎ＋１）層目の半導体デバイス上に第（ｎ＋２）層目の半導体デバイスを実装する第（ｎ＋２）層目実装工程とを具備する。
【００１０】
また、第２の発明は、第１の発明に係る半導体デバイスの積層実装方法に関わり、前記第（ｎ＋１）層目保持工程において、前記保持手段は、前記第（ｎ＋１）層目の半導体デバイスの少なくとも１組の対向する側面部にそれぞれ当接し、同半導体デバイスの中心部に向かってそれぞれ押圧することにより同半導体デバイスを保持する。
【００１１】
また、第３の発明は、第１の発明に係る半導体デバイスの積層実装方法において、前記第（ｎ＋１）層目保持工程において、前記保持手段は、前記第（ｎ＋１）層目の半導体デバイスの少なくとも１組の対向する端部をそれぞれ把持するようにして同半導体デバイスを保持する。
【００１２】
また、第４の発明は、第２又は第３の発明に係る半導体デバイスの積層実装方法において、前記第（ｎ＋１）層目保持工程の後に、前記第（ｎ＋１）層目の半導体デバイスに生じた歪量を検出する工程と、前記歪量が最小となるように前記保持手段の保持位置の調整を行う。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。ここでは、本発明を光半導体デバイスの積層実装工程に適用した場合について説明する。具体的には、光半導体デバイスの積層実装工程は、発光素子を有する光半導体チップと、発光素子から出射した光を通す貫通孔を有する半導体チップと、受光素子を有する光半導体チップの３個のチップを順次に積層実装し、電気的機能と光学的機能を有した光半導体部品を完成させる製造工程である。
【００１４】
（第１実施の形態）
（構成）
図１及び図２は本発明の第１実施の形態に係る半導体デバイスの積層実装方法について説明するための図である。本実施の形態の半導体デバイスの積層実装方法は、その基本的な構成として、受光素子３を有する光半導体チップ２と貫通孔６を有する半導体チップ５を、受光素子３が貫通孔６と対向するように位置合わせし、半導体チップ５の貫通電極８上に設けた金バンプ７ａを用いて電気的に接続する第一の工程と、半導体チップ５の側面部を保持クランプ１０で保持する第二の工程と、半導体チップ５の貫通電極８上に金バンプ７ｂを形成する第三の工程と、発光素子１２が貫通孔６及び受光素子３と対向するように位置合わせして、発光素子１２を有する光半導体チップ１１を、電気的に接続する第四の工程とを備える。
【００１５】
ここで、光半導体チップ２及び光半導体チップ１１の材質はＧａＡｓであり、チップサイズは０．５ｍｍ角〜２ｍｍ角、厚さ０．１ｍｍ〜０．３ｍｍである。また、受光素子３及び発光素子１２の面積は、０．０５ｍｍ角〜０．１ｍｍ角である。受光素子３及び発光素子１２間の間隔は、５μｍから５０μｍである。
【００１６】
さらに、貫通電極８を有する半導体チップ５の材質はＳｉであり、チップザイズは０．５ｍｍ角〜２ｍｍ角、厚さ０．２ｍｍ〜０．５ｍｍである。半導体チップ５の貫通孔６の穴径はφ０．０５ｍｍ〜φ０．１ｍｍである。本実施の形態では貫通孔６の穴径が上面と下面とで全て同じサイズである円筒形状であるが、半導体チップ５の上面と下面とでサイズが異なる円錐形状の貫通孔６でも良い。
【００１７】
貫通電極８上に形成する金バンプ７ａ及び７ｂは、スタッドバンプ法で形成している。バンプ径は底面がφ０．０８ｍｍ〜φ０．１ｍｍ、頂面がφ０．０２ｍｍ〜φ０．０５ｍｍである。本発明の実施の形態では、金線に超音波をかけ、バンプを形成するスタッドバンプ法を用いたが、メッキにより形成するメッキバンプ法でも構わない。
【００１８】
金バンプ７ａと電極４との接続及び金バンプ７ｂと電極１３との接続には、金−金の熱圧着法を用いて電気的に接続する。圧着条件としては、加熱温度が３５０℃〜４５０℃、加熱時間が５ｓｅｃ〜９０ｓｅｃ、加圧力が１バンプ当り１０ｇ〜１００ｇである。なお、金バンプ７ｂと電極１３を接続する時の加圧力は、金バンプ７ａと電極４を接続する時の加圧力より同じか、または小さい荷重とし、半導体チップ５の貫通電極８上に設けた金バンプ７ｂを用いて電気的に接続する第四の工程時に、金バンプ７ａが必要以上に潰れて変形しないようにする。
【００１９】
保持クランプ１０の材質は窒化アルミであり、半導体チップ５の側面部に接触する面は平坦とする。保持クランプ１０は、半導体チップ５の四側面（対向する二側面でも可）それぞれに対向する位置に接触配置され、ステージ（基台）１の水平面に平行に移動可能である。半導体チップ５を保持クランプ１０により当該半導体チップ５の中心部に向かって押圧することで保持する。
【００２０】
また、保持クランプ１０には半導体チップ５に一定以上の圧力が加わるのを退避するバネ機構５０が設けられているので、クランプ保持による半導体チップ５の破損は発生しない。なお、本実施の形態では、半導体チップ５の側面部と保持クランプ１０の端面を一定圧力で接触させ、保持しているが、保持クランプ端面にゲルシート等の粘着材を設けて保持力を向上しても良い。
【００２１】
また、保持クランプ１０の厚さは半導体チップ５より厚くなっているが、保持クランプ１０自身が変形することなくクランプできれば半導体チップ５よりも薄くてもよい。
【００２２】
また、本実施の形態では、保持クランプ１０の材質に窒化アルミを使用しているが、熱伝導性が良く、一定の剛性があるものであれば他の材質でも良く、アルミや銅など熱伝導性が更に良い金属等でも構わない。
【００２３】
（作用）
以下に、図１及び図２を参照して本発明の第１実施の形態に係る半導体デバイスの積層実装の手順を詳細に説明する。まず図１（ａ）に示すように、受光素子３及び電極４が形成された光半導体チップ２と、貫通孔６が形成された半導体チップ５とを準備する。次に、受光素子３及び電極４を有する光半導体チップ２をそのチップ下面を真空吸着してステージ１上に保持する。次に、圧着ヘッド９に半導体チップ５のチップ上面を真空吸着して半導体チップ５を保持する。次に、光半導体チップ２の受光素子３と、半導体チップ５の貫通孔６とが対向するように、光半導体チップ２と半導体チップ５とを位置合わせする。
【００２４】
次に図１（ｂ）に示すように、半導体チップ５の金バンプ７ａと、光半導体チップ２の電極４とを接触させた後に、圧着ヘッド９によって光半導体チップ２を一定時間、加熱及び加圧して金バンプ７ａを潰し、電極４と金バンプ７ａとの接続を完了する。
【００２５】
次に図１（ｃ）に示すように、保持クランプ１０によって半導体チップ５の側面部を保持するとともに、半導体チップ５の貫通電極８上に金バンプ７ｂを形成する。
【００２６】
次に図２（ａ）に示すように、発光素子１２を有する光半導体チップ１１を圧着ヘッド９に吸着保持する。次に、発光素子１２を有する光半導体チップ１１を、発光素子１２が貫通孔６及び受光素子３と対向するように位置合わせし、図２（ｂ）に示すように光半導体チップ１１の電極１３と金バンプ７ｂとを接触させた後に、圧着ヘッド９により光半導体チップ１１を一定時間、加熱及び加圧して金バンプ７ｂを潰し、電極１３と金バンプ７ｂとの接続を完了する。
【００２７】
この間、保持クランプ１０は、光半導体チップ２と半導体チップ５との間隔を一定に保ちつつ光半導体チップ１１に加えた圧力により半導体チップ５が歪むのを低減する。また、保持クランプ１０は、熱伝導性が良い金属等からなり、金バンプ７ｂを介して半導体チップ５に伝わる熱を外部に一部放熱する働きをする。
【００２８】
（効果）
上記した第１実施の形態によれば、実装後の半導体チップ５及び光半導体チップ１１の反りや傾きが少なくなるという効果がある。さらに、保持クランプ１０が、半導体チップ５の側面部のみを保持するので、各半導体チップ間のギャップ距離３４の大小に関係なく保持できる。したがって、ギャップ間距離３４が非常に小さい半導体デバイスの積層実装にも適応可能となる。
【００２９】
（第２実施の形態）
以下に本発明の第２実施の形態を説明する。第２実施の形態は、本発明を半導体チップのバンプの配置が上下面で異なる半導体デバイスの積層実装工程に適用したものである。
【００３０】
図３及び図４は本発明の第２実施の形態に係る半導体デバイスの積層実装方法について説明するための図である。本実施の形態の半導体デバイスの積層実装方法は、その基本的な構成として、銅からなる電極１６を有する半導体チップ１５と、貫通電極１９上にはんだボールバンプ２０を設けた半導体チップ１８とを位置合わせして、電極１６とはんだボールバンプ２０を電気的に接続する第一の工程と、半導体チップ１８の端部を保持クランプ２１で保持する第二の工程と、貫通電極２３上にはんだボールバンプ２４を設けた半導体チップ２２と、半導体チップ１８とを位置合わせして配線電極２５とはんだボールバンプ２４を電気的に接続する第三の工程から構成されている。
【００３１】
また、第２実施の形態で使用される保持クランプ２１は、半導体チップ１８の端部を把持するようにして保持するチップ保持部２１ａと、チップ保持部２１ａを水平に移動する水平駆動部２１ｂと、ステージ１４に固定される支柱部２１ｃと、チップ保持部２１ａの歪すなわち半導体チップ１８の歪を検出する歪検出部２１ｄから構成される。チップ保持部２１ａは窒化アルミ製であり、歪検出部２１ｄは歪ゲージからなる。水平駆動部２１ｂは精密ネジからなる。
【００３２】
（作用）
以下に、図３及び図４を参照して本発明の第２実施の形態に係る半導体デバイスの積層実装の手順を詳細に説明する。まず図３（ａ）に示すように、電極１６を有する半導体チップ１５と、貫通電極１９上にはんだボールバンプ２０が設けられた半導体チップ１８とを準備する。次に、電極１６を有する半導体チップ１５をそのチップ下面を真空吸着してステージ１４に保持する。次に、圧着ヘッド１７に半導体チップ１８のチップ上面を真空吸着して当該半導体チップ１８を保持する。次に、はんだボールバンプ２０と電極１６とが対向するように圧着ヘッド１７を水平方向に移動して位置合わせする。
【００３３】
次に図３（ｂ）に示すように、圧着ヘッド１７を下降し、はんだボール２０と電極１６とを接触させる。接触後、圧着ヘッド１７によって半導体チップ１８を一定時間、加熱及び加圧することにより、はんだボールバンプ２０を溶かして電極１６をはんだ付けし、はんだボールバンプ２０と電極１６との接続を完了する。接続完了後、真空破壊を発生し、圧着ヘッド１７を半導体チップ１８から切り離す。
【００３４】
次に、図３（ｃ）に示すように、半導体チップ１８の貫通電極１９に対応する表面に配線電極２５を形成する。
【００３５】
次に、保持クランプ２１をステージ１４と水平方向に移動して、半導体チップ１８の４つの端部にそれぞれチップ保持部２１ａを勘合させて保持する。このとき、歪検出部２１ｄによりチップ保持部２１ａの歪量を検出し、この検出された歪量が最小値になるように水平駆動部２１ｂを移動して保持位置を調整する。ここで本実施の形態では、歪ゲージからなる歪検出部２１ｄを実際に歪を検出したい半導体チップ１８にできるだけ近い位置に配置することにより、半導体チップ１８の歪をより正確に計測するようにしている。
【００３６】
なお、チップ保持部２１ａによる保持形態は、上記勘合に限定されるものではなく、半導体チップ１８の積層方向への変位を拘束するように半導体チップ１８の端部を把持するような形態であれば何れでもよい。
【００３７】
また、上記第１の実施の形態の保持クランプ１０に、本実施の形態における歪量検出および保持位置調整にかかる構成（歪検出部２１ｄ、水平駆動部２１ｂ）を加えることとしてもよい。これによって、半導体チップの反りや傾きの検出をより少なくする調整を行うことができる。
【００３８】
次に、図４（ａ）に示すように、はんだボールバンプ２４を有する半導体チップ２２を圧着ヘッド１７で吸着保持する。
【００３９】
次に、図４（ｂ）に示すように、はんだボールバンプ２４と配線電極２５とが対向するように圧着ヘッド１７を水平方向に移動して位置合わせする。その後、圧着ヘッド１７を下降し、はんだボール２４と配線電極２５とを接触させる。接触後、圧着ヘッド１７によって半導体チップ２２を一定時間、加熱及び加圧してはんだボールバンプ２４を溶かし、配線電極２５をはんだ付けして接続を完了する。
【００４０】
この間、保持クランプ２１は、半導体チップ２２に加えた熱及び圧力により半導体チップ１８が歪むのを低減する。また、チップ保持部２１ａの歪量すなわち半導体チップ１８の歪量を歪検出部２１ｄによりモニタリングし、歪量が最小になるように保持位置を微調整する。
【００４１】
本実施の形態では、積層実装する対象を半導体チップとしたが半導体ウェハでも可能である。
【００４２】
また、チップ保持部２１ａの材質を、熱伝導性のよい窒化アルミとしたが、剛性があり寸法精度があるものであればよく、アルミ、銅やステンレス等の金属でも構わない。
【００４３】
また、歪検出部２１ｄとして歪ゲージを用いたが、チップ保持部２１ａの垂直方向の変位量が検出できるものであればよく、感圧センサや変位センサ等でも構わない。
【００４４】
また、保持クランプ２１の歪検出部２１ｄによりチップ保持部２１ａの歪量を検出できるので、実装前後の歪量を算出し、実装条件の最適化を行うことが容易になる。
【００４５】
上記した第２実施の形態によれば、実装後の半導体チップ１８及び半導体チップ２２の反りや傾きが少なくなるという効果がある。
【００４６】
なお、前記した第１，第２実施の形態では、半導体チップを３層積層実装することとしているが、これに限定されるものではなく、３層より多くの層にわたって半導体チップを積層実装することとしてもよい。この場合、第ｎ層目（ｎは自然数）の半導体チップと第（ｎ＋１）層目の半導体チップとの間隔を一定に保つように第（ｎ＋１）層目の半導体チップを保持した後に、第（ｎ＋２）層目の半導体チップを実装することとする。
【００４７】
また、可動式の保持クランプを用いることにより、新たな半導体チップ例えば第（ｎ＋２）層目の半導体チップを実装するにあたって保持クランプを上方に移動させて、第（ｎ＋１）層目の半導体デバイスを保持することができる。あるいは、複数の固定式の保持クランプを予め設置しておき、各保持クランプによりそれぞれの半導体チップを保持するようにしてもよい。
【００４８】
また、本発明では、保持クランプにより半導体チップの側面部を押圧あるいは半導体チップの端部を把持するようにしたので、圧着ヘッドによる下方向への加圧の精度は特に高くする必要がないという利点がある。
【００４９】
（付記）
なお、上記した具体的な実施の形態から以下の構成を有する発明を抽出することができる。
【００５０】
１．基台上に少なくとも３以上の半導体デバイスを順次に積層実装する半導体デバイスの積層実装方法であって、
第ｎ（ｎは自然数）層目の半導体デバイスを実装する第ｎ層目実装工程と、
前記第ｎ層目の半導体デバイス上に第（ｎ＋１）層目の半導体デバイスを実装する第（ｎ＋１）層目実装工程と、
第（ｎ＋１）層目の半導体デバイスを所定の保持手段によって保持する第（ｎ＋１）層目保持工程と、
前記第（ｎ＋１）層目保持工程において保持された前記第（ｎ＋１）層目の半導体デバイス上に第（ｎ＋２）層目の半導体デバイスを実装する第（ｎ＋２）層目実装工程と、
を具備することを特徴とする半導体デバイスの積層実装方法。
【００５１】
（対応する発明の実施の形態）
この発明に関する実施の形態は、少なくとも第１及び第２の実施の形態が対応する。１．に記載の構成において、前記第（ｎ＋１）層目保持工程は第１の実施の形態では、半導体デバイスとしての半導体チップ５の側面部を保持クランプ１０で保持する第二の工程が該当し、第２の実施の形態では、半導体チップ１８の端部を保持クランプ２１で保持する第二の工程が該当する。
【００５２】
（作用）
実装した状態で第（ｎ＋１）層目の半導体デバイスを保持した後に、第（ｎ＋２）層目の半導体デバイスを実装する。
【００５３】
（効果）
第（ｎ＋１）層目の半導体デバイスを保持した後に、第（ｎ＋２）層目の半導体デバイスを実装することによって、実装時の第（ｎ＋１）及び第（ｎ＋２）層目の半導体デバイスに発生する歪を低減できる。その結果、次の半導体デバイスの実装が容易になり、積層実装の実装精度が向上する。
【００５４】
２．前記第（ｎ＋１）層目保持工程において、前記保持手段は、前記第（ｎ＋１）層目の半導体デバイスの少なくとも１組の対向する側面部にそれぞれ当接し、同半導体デバイスの中心部に向かってそれぞれ押圧することにより同半導体デバイスを保持することを特徴とする１．に記載の半導体デバイスの積層実装方法。
【００５５】
（対応する発明の実施の形態）
この発明に関する実施の形態は、少なくとも第１の実施の形態が対応する。２．に記載の構成において、前記第（ｎ＋１）層目保持工程は、半導体チップ５の側面を保持クランプ１０で保持する第二の工程が該当する。
【００５６】
（作用）
第（ｎ＋１）の半導体デバイスの側面部を保持した後に、第（ｎ＋２）の半導体デバイスを実装する。
【００５７】
（効果）
保持手段により半導体デバイスの側面部のみを保持するので、各半導体チップ間のギャップ距離の大小に関係なく半導体チップを保持できる。したがって、ギャップ間距離が非常に小さい光半導体デバイスの積層実装にも適応可能となる。
【００５８】
３．前記第（ｎ＋１）層目保持工程において、前記保持手段は、前記第（ｎ＋１）層目の半導体デバイスの少なくとも１組の対向する端部をそれぞれ把持するようにして同半導体デバイスを保持することを特徴とする１．に記載の半導体デバイスの積層実装方法。
【００５９】
（対応する発明の実施の形態）
この発明に関する実施の形態は、少なくとも第２の実施の形態が対応する。３．に記載の構成において、前記第（ｎ＋１）層目保持工程は、半導体チップ１８の端部を保持クランプ２１により保持する第二の工程が該当する。
【００６０】
（作用）
第（ｎ＋１）層目の半導体デバイスの端部を把持することで、同半導体デバイスの積層方向への変位を拘束する。
【００６１】
（効果）
保持手段が半導体デバイスの積層方向への変位を拘束するので、より安定した保持が可能となる。
【００６２】
４．前記第（ｎ＋１）層目保持工程の後に、前記第（ｎ＋１）層目の半導体デバイスに生じた歪量を検出する工程と、前記歪量が最小となるように前記保持手段の保持位置の調整を行う工程とを含むことを特徴とする２．又は３．に記載の半導体デバイスの積層実装方法。
【００６３】
（対応する発明の実施の形態）
この発明に関する実施の形態は、少なくとも第２の実施の形態が対応する。４．に記載の構成において、前記第（ｎ＋１）層目保持工程は、半導体チップ１８の端部を保持クランプ２１で保持する第二の工程が該当する。
【００６４】
（作用）
第（ｎ＋１）層目の半導体デバイスを保持した後に、同半導体デバイスに生じた歪量を検出し、その歪量が最小になるように保持手段の保持位置を調整し、第（ｎ＋２）層目の半導体デバイスを実装する。
【００６５】
（効果）
保持された半導体デバイスの歪量を算出することで実装条件の最適化をすることが容易になり、実装後の半導体デバイスの反りや傾きが少なくなるという効果がある。
【００６６】
【発明の効果】
本発明によれば、積層実装時における半導体デバイスの変形を低減できる。その結果、実装不良を少なくすることが可能となり、半導体デバイスの積層実装を高精度に行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に係る半導体デバイスの積層実装方法について説明するための図（その１）である。
【図２】本発明の第１実施の形態に係る半導体デバイスの積層実装方法について説明するための図（その２）である。
【図３】本発明の第２実施の形態に係る半導体デバイスの積層実装方法について説明するための図（その１）である。
【図４】本発明の第２実施の形態に係る半導体デバイスの積層実装方法について説明するための図（その２）である。
【図５】従来の半導体デバイスの積層実装方法について説明するための図（その１）である。
【図６】従来の半導体デバイスの積層実装方法について説明するための図（その２）である。
【符号の説明】
１…ステージ、２…光半導体チップ、３…受光素子、４…電極、５…半導体チップ、６…貫通孔、７ａ…金バンプ、８…貫通電極、９…圧着ヘッド、１０…保持クランプ、１２…発光素子、５０…バネ機構。
【図１】
2004288854.tif 000003
【図２】
2004288854.tif 000004
【図３】
2004288854.tif 000005
【図４】
2004288854.tif 000006
【図５】
2004288854.tif 000007
【図６】
2004288854.tif 000008