(57)【要約】【課題】高密度であるが、小型化、薄型化された電子回路基板を得ること。【解決手段】本発明の一実施形態の電子回路基板１０は、電気特性が異なる複数の小型電子回路基板Ｐａ、Ｐｂを固定ベース１の基に一体化し、それらの最外層の上面に部品実装ランド８などの配線層が形成されている構造のものである。【選択図】        図２
2004221330.tif 000002
【特許請求の範囲】
【請求項１】
電気特性が異なる複数の小型電子回路基板を一体化した構造の電子回路基板。
【請求項２】
前記複数の小型電子回路基板の上面に配線層が形成されていることを特徴とする請求項１に記載の電子回路基板。
【請求項３】
前記配線層が薄膜形成技術を用いて形成されていることを特徴とする請求項２に記載の電子回路基板。
【請求項４】
前記薄膜形成技術を用いて受動素子が組み込まれていることを特徴とする請求項３に記載の電子回路基板。
【請求項５】
要求の異なる電子回路毎に作製された小型電子回路基板を、それらの片面が同一平面になるように共通の固定ベースの平面上に配列する工程と、
該配列された前記複数の小型電子回路基板の間及びそれらの周辺に電気絶縁樹脂を充填、硬化して一体化する工程と、
その後、該一体化された前記複数の小型電子回路基板の上方に薄膜形成技術により配線層を形成する工程と
を含む電子回路基板の製造方法。
【請求項６】
前記配線層を、その部品実装ランドを残して絶縁層を形成する工程を含むことを特徴とする請求項５に記載の電子回路基板の製造方法。
【請求項７】
前記配線層を薄膜形成技術により形成する場合に、内部に受動素子を形成することを特徴とする請求項５に記載の電子回路基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子回路基板に関し、特に異種の複数枚の小型電子回路基板を一体化した構造の電子回路基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
先ず、従来の技術の電子回路基板の構造を説明する。
【０００３】
従来、ＲＦ（無線周波数）、ベースバンド、電源などの電子回路が混載している電子機器の場合、それぞれの電子回路ブロック毎に電子回路基板を構成して、フレキシブル基板で接続するとか、ベースとなる回路基板上に、それらを実装するなどの手法で構成されていた。単一の基板上に構成する場合は、それぞれの電子回路ブロックに要求される基板の最適誘電率などが異なることから、基板設計のに当たって、絶縁層の厚みや配線幅を考慮して対応したり、要求される電気特性を補うために新たな部品を搭載したりしていた。
【０００４】
【発明が解決しようとする課題】
しかし、従来技術の電子回路基板は、携帯型電子機器のように厚みや最外層表面上の部品搭載面積には限りがあり、近年、益々小型化、薄型化、軽量化される携帯型電子機器への要請を満足させることができなくなってきたという課題がある。
【０００５】
本発明はこのような従来の問題点に鑑みて発明されたものであり、その目的は、複数の異種の小型電子回路基板を一体化した上で、同一の配線層を積み上げることにより、個々の小型電子回路基板或いは個々の電子回路ブロックの機能を高め、同時に、電子回路基板の小型、薄型化を実現することにある。
【０００６】
また、半導体素子の製造工程で一般的に用いられているような薄膜形成技術を応用することにより、従来の電子回路基板には見受けられない微細配線、受動素子の内蔵を実現することにある。
【０００７】
【課題を解決するための手段】
それ故、本発明の電子回路基板は、電気特性が異なる複数の小型電子回路基板を一体化した構造で、前記課題を解決している。これらの小型電子回路基板の上面に部品実装ランドなどの配線層を形成すること、その配線層は薄膜形成技術を用いて形成してもよく、更に、前記薄膜形成技術を用いて受動素子を組み込んでもによい。
【０００８】
また、本発明の電子回路基板の製造方法は、要求の異なる電子回路毎に作製された小型電子回路基板を、それらの片面が同一平面になるように共通の固定ベースの平面上に配列する工程と、その配列された前記複数の小型電子回路基板の間及びそれらの周辺に電気絶縁樹脂を充填、硬化して一体化する工程と、その後、その一体化された前記複数の小型電子回路基板の上方に薄膜形成技術により配線層を形成する工程と、必要に応じて前記絶縁層に部品実装ランドを残して絶縁層を形成する工程を含めた製造工程を採って、前記課題を解決している。
【０００９】
従って、本発明によれば、異なる電気特性の小型電子回路基板を一体化することができ、一定の厚み内でより一層高密度に実装することができ、電子機器の小型化、薄型化を実現することができる。
【００１０】
また、一体化された小型電子回路基板の上方に薄膜形成技術で配線層を形成することにより、従来のプリント配線板にない微細な配線が可能になる。
【００１１】
更に、受動素子を内蔵することにより、更なる小型化を実現することもできると共に配線長も短くなり、電気的特性をも向上させることができる。
【００１２】
【発明の実施の形態】
以下、図を用いて、本発明の一実施形態の電子回路基板の構成、構造を説明する。
【００１３】
図１は本発明の一実施形態の電子回路基板の半製品である一体化基板の製造工程を示す断面図、そして図２は図１に続く配線工程から本発明の電子回路基板を得る製造工程を示す断面図である。
【００１４】
先ず、図１を用いて本発明の一実施形態の電子回路基板の製造方法を説明する。
【００１５】
図１Ａに示すように、固定ベース１の平面上に、異種の回路特性を持つ小型電子回路基板Ｐａ（以下、単に「基板Ｐａ」と記す）と小型電子回路基板Ｐｂ（以下、単に「基板Ｐｂ」と記す）を貼り付ける。この図示の例では、図面を簡略化するために、これらの基板Ｐａ、Ｐｂは３層基板で示したが、２層基板、４層基板などの一般的によく使用される多層基板であってもよいことを予め付言しておく。
【００１６】
そしてここで異種の基板とは、誘電率等の電気特性の異なるものを想定しているが、有機基板に限らず、セラミック基板、金属基板、シリコン基板など、基板の材料は限定されるものではない。また、サイズに限らず、前記積層数、厚みの異なる基板であっても構わない。更に、ＲＦ回路、ベースバンド、電源などの電子回路の機能別電子回路基板であってもよい。
【００１７】
図中では、２種の基板Ｐａ、Ｐｂのみで示したが、無論、２種以上の複数の小型電子回路基板を配列してもよい。
【００１８】
また、固定ベース１の材質は、例えば、ガラス、シリコンなどで、表面が平面であることが肝要である。
【００１９】
次に、同図Ｂに示したように、基板Ｐａと基板Ｐｂとの間及びそれらの周辺に、例えば、エポキシ樹脂のような電気絶縁樹脂（以下、単に「樹脂」と記す）２を印刷法などを用いて充填する。この場合、小型化する意味では、樹脂２はできるだけ少ない方が望ましいが、特に充填範囲は限定されるものではないし、後程、不要部分はカッティングして除去すればよい。
【００２０】
次に、同図Ｃに示したように、樹脂２を硬化させて基板Ｐａ、Ｐｂを一体化した後、この一体化された基板Ｐａ、Ｐｂを固定ベース１から引き剥がす。剥離された面３は複数の基板Ｐａ、Ｐｂの片側が同一平面となっている。
【００２１】
このようにして、複数の基板Ｐａ、Ｐｂの一体化基板４が得られる。なお、同図Ｃに示した一体化基板４の向きは剥離面３を上にして描かれていることを付言しておく。
【００２２】
次に、図２を用いて一体化基板４の剥離面３（以下、「基板表面３」と記す）の上面に配線層を形成する工程を説明する。
【００２３】
最初に、図２Ａに示したように、同一平面となった基板表面３に、感光性の絶縁層５を形成する。この絶縁層５は、例えば、液状のベンゾシクロブテン（ＢＣＢ）をスピンコート法で塗布した。しかし、絶縁層５の形成方法としては、スピンコート法に限定されるものではなく、ドライフィルム、カーテンコート、スピンコート印刷法などを用いることもできる。
【００２４】
次に、同図Ｂに示したように、絶縁層５にバイアホール６を形成する。本発明では感光性のＢＣＢを使用していることから、バイアホール６はマスクパターン（不図示）を用いて露光、現像することにより形成した。
【００２５】
続いて同図Ｃに示したように、スパッタリング法及びメッキ法により絶縁層５及びバイアホール６の全面に、例えば、銅（Ｃｕ）の電極層７を形成し、この電極層７を同図Ｄに示した次工程で部品実装ランド、配線（以下、単に「部品実装ランド」と記す）などをパターニングし、部品実装ランド８を形成する。
【００２６】
次に、同図Ｅの工程で、最外層に、その部品実装ランド８を除いて、ソレダーレジスト層９を形成して保護する。
【００２７】
以上、説明した工程を経て最外層に部品実装ランド８や接続配線が施された、複数の異なる電気特性の基板Ｐａ、Ｐｂを一体化した構造の本発明の電子回路基板１０を得ることができる。そして、その厚みはＬＣＲ（コイル、コンデンサ、抵抗器）を内蔵した従来の基板が１ｍｍ程度であるのに対して、本発明の薄膜基板であれば０．０５ｍｍ程度とすることができる。
【００２８】
前記図１に示した工程Ａ〜工程Ｃ及び図２に示した工程Ａ〜工程Ｅを必要に応じて繰り返し、層を積み重ねて行くことも自由であるし、今回、積み上げた面とは反対側に、層を積み重ねることもできる。また、前記の実施形態では作製プロセスで薄膜形成技術を使用したが、本発明はそのような薄膜形成技術の使用のみに限定するものではなく、従来の電子回路基板の製造プロセスを用いるものであっても構わない。
【００２９】
更に、本発明においては、薄膜形成技術で形成する層、例えば、前記の実施形態では、部品実装ランド８には、受動素子（不図示）をも同時に形成し、そして絶縁層或いはソレダーレジスト層を形成して電子回路基板１０内に内蔵してしまうこともできる。
【００３０】
以上のように、異種の基板Ｐａ、Ｐｂを一体化し、より小型化した高密度実装が可能な電子回路基板１０を作製することができる。
【００３１】
【発明の効果】
以上の説明から明らかなように、本発明によれば、
１．異なる電気特性の小型電子回路基板を一体化基板とすることができること
２．一定の厚み内で、より一層高密度に実装することができること
３．受動素子を一体化基板である電子回路基板に内蔵することができること
４．その結果、より一層高密度の実装ができるようになり、電子機器の小型化、薄型化を実現することができること
５．薄膜形成技術を用いて配線層を形成することにより、従来のプリント配線板にない微細な配線が可能となること
６．配線長を短くすることができるようになり、電気的特性、特に高周波特性を向上させることができる
など、数々の優れた効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施形態の電子回路基板の半製品である一体化基板の製造工程を示す断面図である。
【図２】図１に続く配線工程から本発明の電子回路基板を得る製造工程を示す断面図である。
【符号の説明】
１…固定ベース、２…（電気絶縁性）樹脂、３…剥離面、４…一体化基板（半製品）、５…絶縁層、６…バイアホール、７…電極層、８…部品実装ランド、９…ソレダーレジスト層、１０…本発明の一実施形態の電子回路基板、Ｐａ，Ｐｂ…（小型電子回路）基板
【図１】
2004221330.tif 000003
【図２】
2004221330.tif 000004