(57)【要約】【課題】使用する部品の数を少なくし、簡単な構成で異常発振を防止する。【解決手段】入力端子２ｂと出力端子２ｃとを有する増幅素子２と、増幅素子２を上面に搭載し、下面に接地導体１１を被着した絶縁基板１とを備え、入力端子２ｂに対応する絶縁基板１の下面の位置と出力端子２ｃに対応する絶縁基板１の下面の位置との間に絶縁基板１を露出させるための接地導体削除部１５を設けることで、入力端子２ｂと出力端子２ｃとが、下面の接地導体１１を介して結合されることが無くなり、特別な回路を設けることなく異常発振の発生が防止される。【選択図】        図１
2004336486.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子とを有する増幅素子と、前記増幅素子を上面に搭載し、下面に接地導体を被着した絶縁基板とを備え、前記入力端子に対応する前記絶縁基板の下面の位置と前記出力端子に対応する前記絶縁基板の下面の位置との間に前記絶縁基板を露出させるための接地導体削除部を設けたことを特徴とする高周波増幅器。
【請求項２】
前記増幅素子は本体部から前記入力端子と出力端子とが互いに逆方向に突出する構造を有し、前記本体部に対応する前記絶縁基板の下面の位置に前記接地導体削除部を設けたことを特徴とする請求項１に記載の高周波増幅器。
【請求項３】
前記増幅素子は前記入力端子及び前記出力端子の突出方向に対して直角方向に前記本体部から突出する接地用端子を有し、前記接地導体削除部を前記接地用端子を含む領域に対応する前記絶縁基板の下面の位置まで延在したことを特徴とする請求項２に記載の高周波増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、増幅素子を絶縁基板に搭載して構成される高周波増幅器に関する。
【０００２】
【従来の技術】
従来の高周波増幅器の回路構成を図４に示す。入力端子２５から入力される受信信号はコンデンサ２７を経由して電界効果トランジスタ（ＦＥＴ）２４のゲート（Ｇ）に供給される。ここでハイインピーダンス線路２９、コンデンサ３１、ゲート電圧端子３３はＦＥＴ２４にゲート電圧を供給する回路である。また、ＦＥＴ２４のゲートと接地間にコンデンサ２１、コイル２２、抵抗２３を直列接続している。ハイインピーダンス線路３０、コンデンサ３２、ドレイン（Ｄ）電圧用端子３４はＦＥＴ２４にドレイン電圧を供給する回路である。インダクタンス３５は帯域内での安定指数を改善するためのコイルであり、ソース（Ｓ）と接地間に接続される。受信信号はＦＥＴ２４により増幅されて、コンデンサ２８を介して出力端子２６に増幅された出力が得られる。
【０００３】
異常の構成において、ＦＥＴ２４のソースをインダクタンス３５を介して接地することにより、帯域内での異常発振を防いでいる。また、コンデンサ２１、コイル２２、抵抗２３は直列共振回路を構成し、帯域外の異常発振を防止している（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開平６−１８８６４３号公報（図１）
【０００５】
【発明が解決使用とする課題】
上記の構成では、異常発振を防止するために、ソースをインダクタンス２５によって接地し、ゲートをコンデンサ１１、インダクタンス１２、抵抗１３の直列回路によって接地するので、使用する回路部品が多くなる。また、ソースが直流的な接地電位となるので、ゲートにはバイアス電圧用として、電源電圧とは異なる電圧（一般には負電源）が必要となり、構成を一層複雑にしている。
【０００６】
本発明は、使用する部品の数を少なくし、簡単な構成で異常発振を防止することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の高周波増幅器は、入力端子と出力端子とを有する増幅素子と、前記増幅素子を上面に搭載し、下面に接地導体を被着した絶縁基板とを備え、前記入力端子に対応する前記絶縁基板の下面の位置と前記出力端子に対応する前記絶縁基板の下面の位置との間に前記絶縁基板を露出させるための接地導体削除部を設けた。
【０００８】
また、前記増幅素子は本体部から前記入力端子と出力端子とが互いに逆方向に突出する構造を有し、前記本体部に対応する前記絶縁基板の下面の位置に前記接地導体削除部を設けた。
【０００９】
また、前記増幅素子は前記入力端子及び前記出力端子の突出方向に対して直角方向に前記本体部から突出する接地用端子を有し、前記接地導体削除部を前記接地用端子を含む領域に対応する前記絶縁基板の下面の位置まで延在した。
【００１０】
【発明の実施の形態】
本発明の高周波増幅器の構成を図１乃至図３に示す。図１は上面図、図２は断面図、図３は回路図である。絶縁基板１上に搭載される増幅素子２は、例えば、ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｏｒａｎｓｉｓｔｏｒ）であり、本体部２ａから四つの端子が９０°間隔で放射状に突出し、入力端子となるゲート端子２ｂと出力端となるドレイン端子２ｃとが互いに反対方向に突出し、接地用端子となる二つのソース端子２ｄ、２ｅが互いに反対方向に突出している。二つのソース端子２ｄ、２ｅは本体２ａ内で互いに接続されている。このような増幅素子２は数ＧＨｚ程度の高い周波数の増幅値に使用される。
【００１１】
ゲート端子２ｂとドレイン端子２ｃは絶縁基板１の上面に形成されたストリップ線路３、４にそれぞれ接続される。入力側のストリップ線路３は前段側の入力回路（図示せず）に接続され、出力側のストリップ線路４は次段の出力回路（図示せず）に接続される。なお、ドレイン端子２ｄには抵抗１２、インダクタンスそし１３を介して電源端子１４から給電される（図３参照）。
【００１２】
また、ソース端子２ｄ、２ｅはそれぞれ絶縁基板１上に形成された導体ランド５、６に接続される。導体ランド５、６にそれぞれ対向する導体ランド７、８も形成される。そして、対向する二つの導体ランド５、７間にはチップ抵抗９が接続され、導体ランド６、８間にはチップコンデンサ１０が接続される。導体ランド７、８にはそれぞれスルーホール７ａ、８ａが設けられており、これらスルーホール７ａ、８ａは絶縁基板１の裏面全体に形成された接地用導体１１に接続される。
【００１３】
よって、増幅素子２を含む増幅回路は図３に示すように、ソース端子２ｄ、２ｄが抵抗７とそれに並列接続されたコンデンサ７とによって接地されので、抵抗７によってソース端子２ｄ、２ｅにバイアス電圧が与えられ、コンデンサ７によって高周波的に接地される。よって、ゲート端子２ｂにはソース端子２ｄ、２ｅよりも低い自己バイアス電圧が与えられる。
【００１４】
ここで、絶縁基板１の下面側には、ゲート端子２ｂに対応する位置とドレイン端子２ｃに対応する位置との間に、絶縁基板１を露出させるための長方形の接地導体削除部１５が設けられる。この接地導体削除部１５は、本体部２ａ及びソース端子２ｄ、２ｅを含む領域に対応する絶縁基板１の下面の位置まで延在するように設けられる。
【００１５】
このような構成にすると、入力側のストリップ線路３に対応する直下の接地導体１１ａと出力側のストリップ導体４に対応する直下の接地導体１１ｂとが接地導体削除部１５によって分断される。よってゲート端子２ｂとドレイン端子２ｃとが、あるいは入力回路と出力回路とが下面の接地導体１１を介して結合されることが無くなり、高い周波数でも異常発振の発生が防止される。
【００１６】
【発明の効果】
以上のように、この発明では、入力端子と出力端子とを有する増幅素子と、増幅素子を上面に搭載し、下面に接地導体を被着した絶縁基板とを備え、入力端子に対応する絶縁基板の下面の位置と出力端子に対応する絶縁基板の下面の位置との間に絶縁基板を露出させるための接地導体削除部を設けたので、入力端子と出力端子とが、下面の接地導体を介して結合されることが無くなり、特別な回路を設けることなく異常発振の発生が防止される。
【００１７】
また、増幅素子は本体部から入力端子と出力端子とが互いに逆方向に突出する構造を有し、本体部に対応する絶縁基板の下面の位置に接地導体削除部を設けたので、本体部も接地導体と結合せず、本体部による入力端子と出力端子との結合も少なくなるので、一層発振しにくくなる。
【００１８】
されに、増幅素子は入力端子及び出力端子の突出方向に対して直角方向に本体部から突出する接地用端子を有し、接地導体削除部を接地用端子を含む領域に対応する絶縁基板の下面の位置まで延在したので、接地用端子が接地導体によって不安定になることがないので、異常発振が起きにくい。
【図面の簡単な説明】
【図１】本発明の
【図２】本発明の
【図３】本発明の
【図４】従来の
【符号の説明】
１  絶縁基板
２  増幅素子
２ａ  本体部
２ｂ  入力端子
２ｃ  出力端子
２ｄ、２ｅ  接地用端子
３、４  ストリップライン
５、６、７、８  導体ランド
７ａ、８ａ  スルーホール
９  チップ抵抗
１０  チップコンデンサ
１１、１１ａ、１１ｂ  接地導体
１２  抵抗
１３  インダクタンス素子
１４  電源端子
１５  接地導体削除部
【図１】
2004336486.tif 000003
【図２】
2004336486.tif 000004
【図３】
2004336486.tif 000005
【図４】
2004336486.tif 000006