(57)【要約】【課題】簡素な構成で、製造プロセスあるいは大規模集積化が容易なメモリ素子およびその製造方法、ならびに電子素子を提供する。【解決手段】複数のフラーレン系炭素分子１１が二次元配置され、その間が絶縁膜１２により固定されている。すべてのフラーレン系炭素分子１１がオフ状態（電荷無し）となっている状態から、特定のフラーレン系炭素分子１１をオン状態（電荷有り）とすることにより書き込みを行う。書き込みは、例えば、ＳＴＭを用いて、特定のフラーレン系炭素分子１１に選択的に電圧を印加し、フラーレン系炭素分子１１に選択的に電荷を注入することにより行う。また、例えばＳＴＳあるいはＫＦＭを用いて、各フラーレン系炭素分子１１の電位面を計測することにより読み出しを行う。【選択図】        図４
2004288930.tif 000002
【特許請求の範囲】
【請求項１】
複数のフラーレン系炭素分子と、
前記複数のフラーレン系炭素分子を固定すると共に相互に絶縁分離する絶縁膜と
を備えたことを特徴とするメモリ素子。
【請求項２】
前記複数のフラーレン系炭素分子の一部が前記絶縁膜から露出している
ことを特徴とする請求項１記載のメモリ素子。
【請求項３】
前記フラーレン系炭素分子は、Ｃ６０である
ことを特徴とする請求項１記載のメモリ素子。
【請求項４】
前記フラーレン系炭素分子は、Ｃ７０である
ことを特徴とする請求項１記載のメモリ素子。
【請求項５】
前記複数のフラーレン系炭素分子が、二次元配置されている
ことを特徴とする請求項１記載のメモリ素子。
【請求項６】
前記複数のフラーレン系炭素分子が、規則的に配置されている
ことを特徴とする請求項１記載のメモリ素子。
【請求項７】
第１絶縁膜の上に複数のフラーレン系炭素分子を配置する工程と、
前記第１絶縁膜の上に第２絶縁膜を形成し、前記複数のフラーレン系炭素分子を固定すると共に相互に絶縁分離する工程と
を含むことを特徴とするメモリ素子の製造方法。
【請求項８】
前記第２絶縁膜を前記フラーレン系炭素分子の直径以上の膜厚で形成したのち、前記第２絶縁膜を所望の膜厚までエッチングにより除去して各フラーレン系炭素分子の頂部を露出させる
ことを特徴とする請求項７記載のメモリ素子の製造方法。
【請求項９】
前記第２絶縁膜を前記フラーレン系炭素分子の直径以上の膜厚で形成したのち、前記第１絶縁膜を前記フラーレン系炭素分子が配置された側とは反対側からエッチングにより除去する
ことを特徴とする請求項７記載のメモリ素子の製造方法。
【請求項１０】
前記第１絶縁膜をすべて除去したのち、続けて第２絶縁膜を所望の膜厚までエッチングにより除去して各フラーレン系炭素分子の頂部を露出させる
ことを特徴とする請求項９記載のメモリ素子の製造方法。
【請求項１１】
前記第２絶縁膜を前記第１絶縁膜とはエッチングの選択比が異なる材料により構成する
ことを特徴とする請求項７記載のメモリ素子の製造方法。
【請求項１２】
フラーレン系炭素分子と、
このフラーレン系炭素分子を挟んで配置された電極と、
少なくとも前記フラーレン系炭素分子と前記電極との間に形成された絶縁膜と
を備えたことを特徴とする電子素子。
【請求項１３】
前記フラーレン系炭素分子は、Ｃ６０である
ことを特徴とする請求項１２記載の電子素子。
【請求項１４】
前記フラーレン系炭素分子は、Ｃ７０である
ことを特徴とする請求項１２記載の電子素子。
【請求項１５】
前記フラーレン系炭素分子と前記電極との間隔は、前記絶縁膜を介して電子がトンネル可能な値以下に設定されている
ことを特徴とする請求項１２記載の電子素子。
【請求項１６】
前記フラーレン系炭素分子のエネルギー準位を制御する制御電極を備えた
ことを特徴とする請求項１２記載の電子素子。
【請求項１７】
前記電極の間に、前記フラーレン系炭素分子が一つ配置されている
ことを特徴とする請求項１２記載の電子素子。
【請求項１８】
前記電極の間に、前記フラーレン系炭素分子が複数配置され、
前記絶縁膜は、前記フラーレン系炭素分子と前記電極との間、および前記複数のフラーレン系炭素分子の間に形成されている
ことを特徴とする請求項１２記載の電子素子。
【請求項１９】
隣り合う前記フラーレン系炭素分子の間隔は、前記絶縁膜を介して電子がトンネル可能な値以下に設定されている
ことを特徴とする請求項１８記載の電子素子。
【請求項２０】
前記複数のフラーレン系炭素分子は、一次元に配列されている
ことを特徴とする請求項１８記載の電子素子。
【請求項２１】
複数の入力用電極と、
少なくとも一つの出力用電極と、
前記入力用電極と前記出力用電極との間に選択的に配置された複数のフラーレン系炭素分子からなり、前記複数の入力用電極それぞれに供給された信号を前記出力用電極へ選択的に出力する配線構造と、
少なくとも前記複数のフラーレン系炭素分子と前記入力用電極および出力用電極との間に設けられ、前記フラーレン系炭素分子を固定する絶縁膜と
を備えたことを特徴とする電子素子。
【請求項２２】
前記入力用電極と前記出力用電極との間に、前記複数のフラーレン系炭素分子が二次元に配列されている
ことを特徴とする請求項２１記載の電子素子。
【請求項２３】
前記入力用電極と前記出力用電極との間に、前記複数のフラーレン系炭素分子が三次元に配列されている
ことを特徴とする請求項２１記載の電子素子。
【請求項２４】
前記フラーレン系炭素分子と前記電極との間隔、および前記隣り合うフラーレン系炭素分子の間隔は、前記絶縁膜を介して電子がトンネル可能な値以下に設定されている
ことを特徴とする請求項２１記載の電子素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ナノ構造のドットを備えたメモリ素子およびその製造方法、ならびに単電子トランジスタなどの電子素子に関する。
【０００２】
【従来の技術】
従来より、例えば銀（Ａｇ）などの金属ナノ粒子を配列して量子ドットアレーを作製し、これを用いた電子デバイスを実用化しようとする研究が行われている（例えば、非特許文献１ないし非特許文献６参照。）。しかしながら、このような金属粒子を用いた量子ドットアレーでは、粒子径をせいぜい数ｎｍ程度までしか小さくすることができず、素子の小型化に限界があるという問題がある。また、粒子径の制御もいまだ完全ではないために量子準位を精密にコントロールすることが困難であるという問題もある。
【０００３】
ところで、フラーレンの求電子性の高さは従来より広く知られている。このフラーレンを利用した電子デバイスの例として、フラーレンを量子ドットとして用いた分子単電子トランジスタが提案されている（例えば、特許文献１参照。）。この分子単電子トランジスタは、フラーレンと導電分子とを、絶縁ゲートあるいはトンネル接合を形成する結合の引き出し部分となるべき分子でつなぐようにしたものである。
【０００４】
一方、フラーレンをメモリ素子に応用した例は、本発明者の知る限り、従来皆無である。
【０００５】
なお、最近、金（１１１）基板に成長させたアルキルチオールよりなるＳＡＭ（ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ  ｍｏｎｏｌａｙｅｒ；自己組織化単分子膜）上にＣ６０を二次元配置し、低温（５Ｋ）にするとＣ６０が同一配向されること、およびこの同一配向性はＣ６０と基板との相互作用ではなくＣ６０とＣ６０との相互作用によるものであることが発表された（例えば、非特許文献７参照。）が、その用途は明らかにされていない。
【０００６】
【非特許文献１】
Ｆ．レマクル（Ｆ．  Ｒｅｍａｃｌｅ），外３名、「ザ・ジャーナル・オブ・フィジカル・ケミストリー・Ｂ」（“Ｔｈｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ｐｈｙｓｉｃａｌ  Ｃｈｅｍｉｓｔｒｙ  Ｂ  ”）、（米国）、Ａｍｅｒｉｃａｎ  Ｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ  、２００２年４月２５日、第１０６巻、第１６号、ｐ．４１１６−４１２６
【非特許文献２】
Ｊ．Ｌ．サンプル（Ｊｅｎｎｉｆｅｒ  Ｌ．  Ｓａｍｐｌｅ），外５名、「アドバンスト・マテリアルズ」（“Ａｄｖａｎｃｅｄ  Ｍａｔｅｒｉａｌｓ”）、（独国）、Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ，  Ｉｎｃ．  、２００２年１月１６日、第１４巻、第２号、ｐ．１２４−１２８
【非特許文献３】
Ｆ．レマクル（Ｆ．  Ｒｅｍａｃｌｅ），外１名、「ザ・ジャーナル・オブ・アメリカン・ケミカル・ソサイエティ」（“Ｔｈｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｍｅｒｉｃａｎ  Ｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ”）、（米国）、Ａｍｅｒｉｃａｎ  Ｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ  、２０００年５月３日、第１２２巻、第１７号、ｐ．４０８４−４０９１
【非特許文献４】
Ｆ．レマクル（Ｆ．  Ｒｅｍａｃｌｅ），外３名、「ケミカル・フィジクス・レターズ」（“Ｃｈｅｍｉｃａｌ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ”）、（オランダ）、Ｅｌｓｅｖｉｅｒ  Ｓｃｉｅｎｃｅ、１９９８年１月１７日、第２９１巻、第３−４号、ｐ．４５３−４５８
【非特許文献５】
Ｆ．レマクル（Ｆ．  Ｒｅｍａｃｌｅ），外１名、「ケムフィズケム」（“ＣｈｅｍＰｈｙｓＣｈｅｍ”）、（独国）、Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ，  Ｉｎｃ．  、２００１年１月１９日、第２巻、第１号、ｐ．２０−３６
【非特許文献６】
Ｋ．Ｃ．ベヴァリー（Ｋ．  Ｃ．  Ｂｅｖｅｒｌｙ  ），外５名、「ＰＮＡＳ；プロシーディングス・オブ・ザ・ナショナル・アカデミー・オブ・サイエンシズ・オブ・ザ・ユナイテド・ステイツ・オブ・アメリカ」（“ＰＮＡＳ；Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ｎａｔｉｏｎａｌ  Ａｃａｄｅｍｙ  ｏｆ  Ｓｃｉｅｎｃｅｓ  ｏｆ  ｔｈｅ  Ｕｎｉｔｅｄ  Ｓｔａｔｅｓ  ｏｆ  Ａｍｅｒｉｃａ  ”）、（米国）、  Ｔｈｅ  Ｎａｔｉｏｎａｌ  Ａｃａｄｅｍｙ  ｏｆ  Ｓｃｉｅｎｃｅｓ  ｏｆ  ｔｈｅ  Ｕｎｉｔｅｄ  Ｓｔａｔｅｓ  ｏｆ  Ａｍｅｒｉｃａ  、２００２年４月３０日、第９９巻、補２号、ｐ．６４５６−６４５９
【非特許文献７】
ラン−フェン  ユアン（Ｌａｎ−Ｆｅｎｇ  Ｙｕａｎ  ），外８名、「ザ・ジャーナル・オブ・アメリカン・ケミカル・ソサイエティ」（“Ｔｈｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｍｅｒｉｃａｎ  Ｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ”）、（米国）、Ａｍｅｒｉｃａｎ  Ｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ  、２００３年１月８日、第１２５巻、第１号、ｐ．１６９−１７２
【特許文献１】
特許第２９０３０１６号明細書
【０００７】
【発明が解決しようとする課題】
上述した分子単電子トランジスタは、構成および作製プロセスが複雑であり、ましてアレイを作製することなどはほぼ不可能であると思われる。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その目的は、簡素な構成で、製造プロセスあるいは大規模集積化が容易なメモリ素子およびその製造方法、ならびに電子素子を提供することにある。
【０００９】
【課題を解決するための手段】
本発明によるメモリ素子は、複数のフラーレン系炭素分子と、複数のフラーレン系炭素分子を固定すると共に相互に絶縁分離する絶縁膜とを備えたものである。
【００１０】
本発明によるメモリ素子の製造方法は、第１絶縁膜の上に複数のフラーレン系炭素分子を配置する工程と、第１絶縁膜の上に第２絶縁膜を形成し、複数のフラーレン系炭素分子を固定すると共に相互に絶縁分離する工程とを含むものである。
【００１１】
本発明による第１の電子素子は、フラーレン系炭素分子と、このフラーレン系炭素分子を挟んで配置された電極と、少なくともフラーレン系炭素分子と電極との間に形成された絶縁膜とを備えたものである。
【００１２】
本発明による第２の電子素子は、複数の入力用電極と、少なくとも一つの出力用電極と、入力用電極と出力用電極との間に選択的に配置された複数のフラーレン系炭素分子からなり、複数の入力用電極それぞれに供給された信号を出力用電極へ選択的に出力する配線構造と、少なくとも複数のフラーレン系炭素分子と入力用電極および出力用電極との間に設けられ、フラーレン系炭素分子を固定する絶縁膜とを備えたものである。
【００１３】
本発明によるメモリ素子では、相互に絶縁膜で固定された複数のフラーレン系炭素分子に対して選択的に電荷が注入されることにより情報の書き込みが行われる。また、書き込みが行われた複数のフラーレン系炭素分子の電位面を計測することにより読み出しが行われる。
【００１４】
本発明による第１の電子素子では、一方の電極に供給された電子は、絶縁膜をトンネルして電極からフラーレン系炭素分子へ、更に、フラーレン系炭素分子から他方の電極へと順次移動し、電子トランジスタとして機能する。
【００１５】
本発明による第２の電子素子では、入力用電極に供給された電子は、絶縁膜をトンネルして入力用電極から複数のフラーレン系炭素分子間を移動して、出力用電極から選択的に出力され、スイッチング素子として機能する。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１７】
〔第１の実施の形態〕
図１は、本発明の第１の実施の形態に係るメモリ素子の概略構造を表すものであり、図１（Ａ）は平面図、図１（Ｂ）は図１（Ａ）のＩＢ−ＩＢ線における断面図である。このメモリ素子は、例えば、複数のフラーレン系炭素分子１１が二次元配置され、その間が絶縁膜１２により固定されたものである。
【００１８】
フラーレン系炭素分子１１は、その高い電子捕獲性を利用して選択的に電子を注入し、電荷の有無によりオン／オフを制御して情報を記録させるものである。フラーレン系炭素分子１１としては、Ｃ６０が最も好ましい。フラーレン系炭素分子のなかで最も電子捕獲性が高く、良質なメモリ素子を作製できるからである。また、直径０．７１ｎｍと極めて小さく、高記録密度化に適しているからである。そのほか、Ｃ７０，Ｃ８４などの高次フラーレン、あるいは金属内包フラーレンなども用いることができる。フラーレン系炭素分子１１の二次元配置パターンは、特に限定されず、図１に示したような四角格子でもよく、非特許文献７に記載されたような三角格子でもよい。更には、四角格子、三角格子などの規則的な配置に限らず全く任意の配置でもよい。なお、フラーレン系炭素分子１１は、非特許文献７に記載されたような同一配向性を有する必要はない。
【００１９】
フラーレン系炭素分子１１の間隔ｄとしては、電子の波動関数の絶縁膜１２への沁み出しが０．５以下になる間隔が必要であり、本実施の形態では、トンネル効果を考慮して例えば典型的には０．５ｎｍ以上の間隔であることが望ましい。
【００２０】
フラーレン系炭素分子１１の一部は、絶縁膜１２により被覆されず、露出している。この露出部分１１Ａは、後述する書き込みおよび読み出しのための窓として用いられる。露出部分１１Ａの寸法は特に限定されない。
【００２１】
絶縁膜１２は、複数のフラーレン系炭素分子１１を固定すると共に、これらを相互に絶縁し、隣接するフラーレン系炭素分子１１からの影響を防止して、書き込みを確実に行うためのものである。絶縁膜１２は、例えば二酸化ケイ素（ＳｉＯ２  ）のほか、窒化ケイ素（Ｓｉ３  Ｎ４  ）などの絶縁性をもち比誘電率の高い材料により構成されている。
【００２２】
このようなメモリ素子は、例えば、次のようにして製造することができる。
【００２３】
図２はこのメモリ素子の製造方法を工程順に表すものである。まず、図２（Ａ）に示したように、例えば、二酸化ケイ素よりなる第１絶縁膜１２Ａの表面に、例えば、図示しないＡＦＭ（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ  ；原子間力顕微鏡）あるいはＳＴＭ（Ｓｃａｎｎｉｎｇ  Ｔｕｎｎｅｌｉｎｇ  Ｍｉｃｒｏｓｃｏｐｅ  ；走査型トンネル顕微鏡）の探針を用いてＣ６０などのフラーレン系炭素分子１１をマニピュレートすることにより、所望のパターンで配置する。
【００２４】
次に、図２（Ｂ）に示したように、例えば、二酸化ケイ素よりなる第２絶縁膜１２Ｂを、例えば蒸着法により、フラーレン系炭素分子１１の直径よりも小さい膜厚になるように形成する。これにより、フラーレン系炭素分子１１が、頂部を除いて第１絶縁膜１２Ａおよび第２絶縁膜１２Ｂにより被覆されると共に、頂部が第１絶縁膜１２Ａおよび第２絶縁膜１２Ｂから露出し、露出部分１１Ａが形成される。第２絶縁膜１２Ｂの膜厚の制御は、例えば二酸化ケイ素の蒸着時間を制御することにより可能である。以上により、図１に示したメモリ素子が完成する。
【００２５】
また、このメモリ素子は、例えば、次のようにして製造することもできる。
【００２６】
まず、図３（Ａ）に示したように、二酸化ケイ素よりなる第１絶縁膜１２Ａの上にフラーレン系炭素分子１１を所望のパターンで配置し、例えば酸化ハフニウム（ＨｆＯ２  ）よりなる第２絶縁膜１２Ｂを、フラーレン系炭素分子１１の直径よりも大きい膜厚になるように形成する。これにより、フラーレン系炭素分子１１は、第１絶縁膜１２Ａおよび第２絶縁膜１２Ｂに埋め込まれる。
【００２７】
次に、図３（Ｂ）に示したように、うすいフッ化水素（ＨＦ）溶液をエッチャントとして、第１絶縁膜１２Ａを裏面からエッチングして除去する。このとき、フッ化水素によっては除去されない第２絶縁膜１２Ｂをエッチングストッパとして用いることができる。
【００２８】
続いて、図３（Ｃ）に示したように、第１絶縁膜１２Ａを除去したのちに、エッチャントを変えて引き続き第２絶縁膜１２Ｂを少しだけ除去し、露出部分１１Ａを形成する。以上により、図１に示したメモリ素子が完成する。
【００２９】
なお、図３（Ｃ）の工程を行わず、図３（Ｂ）のように第２絶縁膜１２Ｂの表面とフラーレン系炭素分子１１の頂部とが同一平面をなしており、露出部分１１Ａが形成されていない状態でも、メモリ素子としての使用は可能である。
【００３０】
このメモリ素子においては、例えば、図４（Ａ）に示したようにすべてのフラーレン系炭素分子１１がオフ状態（電荷無し）となっている状態から、図４（Ｂ）に示したように特定のフラーレン系炭素分子１１をオン状態（電荷有り）とすることにより書き込みが行われる。書き込みは、例えば、図示しないＳＴＭを用いて、特定のフラーレン系炭素分子１１に選択的に電圧を印加し、露出部分１１Ａ（図１参照）から選択的に電荷を注入することにより行うことができる。また、このようにして書き込みが行われたメモリ素子に対して、例えばＳＴＳ（Ｓｃａｎｎｉｎｇ  Ｔｕｎｎｅｌｉｎｇ  Ｓｐｅｃｔｒｏｓｃｏｐｙ  ；走査型トンネル分光法）あるいはＫＦＭ（Ｋｅｌｖｉｎ  Ｐｒｏｂｅ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ  ；ケルビン・プローブ顕微鏡法）を用いて、各フラーレン系炭素分子１１の電位面を計測することにより読み出しが行われる。このとき、オフ状態のフラーレン系炭素分子１１は電位面が低く、オン状態のフラーレン系炭素分子１１は電位面が高くなる。読み出された等電位性分布は、例えば図示しないモニター等に二次元表示することなどが可能である。
【００３１】
このように本実施の形態では、複数のフラーレン系炭素分子１１が配置されているので、電子捕獲性の高い量子ドットが高集積化された高記録密度のメモリ素子を実現することができる。また、複数のフラーレン系炭素分子１１が絶縁膜１２により固定されているので、フラーレン系炭素分子１１が絶縁膜１２により相互に絶縁され、信頼性を高めることができる。
【００３２】
特に、フラーレン系炭素分子１１として、Ｃ６０を用いるようにすれば、電子捕獲性能が高く、良質なメモリ素子を作製できる。また、直径０．７１ｎｍと極めて小さく、記録密度を高めることができる。
【００３３】
〔第２の実施の形態〕
図５は、本発明の第２の実施の形態に係る電子素子の概略構造を表すものであり、図５（Ａ）は平面図、図５（Ｂ）は図５（Ａ）のＶＢ−ＶＢ線における断面図である。また、図５（Ｃ）はこの電子素子のエネルギーダイアグラムである。この電子素子は、例えば単一電子トランジスタとして用いられるものであり、第１絶縁膜２１Ａ上に、クーロンアイランドとなるフラーレン系炭素分子２２を挟んで、ソースおよびドレインとなる一対の電極２３，２４が配置されている。フラーレン系炭素分子２２および電極２３，２４は、第２絶縁膜２１Ｂに埋め込まれている。第１絶縁膜２１Ａの裏側には、制御電極としてのゲート電極２５が設けられている。なお、図１（Ａ）では、第２絶縁膜２１Ｂを省略している。
【００３４】
第１絶縁膜２１Ａおよび第２絶縁膜２１Ｂは、電極２３，２４とフラーレン系炭素分子２２との間で電子をトンネルさせる障壁層である。第１絶縁膜２１Ａおよび第２絶縁膜２１Ｂは、図５（Ｃ）に示したエネルギー準位ができるだけ高くなるような材料により構成されていることが好ましく、例えば、第１の実施の形態と同様に、二酸化ケイ素あるいは窒化ケイ素などにより構成することができる。第１絶縁膜２１Ａおよび第２絶縁膜２１Ｂは、同一材料により構成されていてもよく、異なる材料により構成されていてもよい。単一電子トランジスタの場合には、第２絶縁膜２１Ｂの膜厚は、フラーレン系炭素分子２２の直径以上としてフラーレン系炭素分子２２を完全に埋め込むことが好ましいが、フラーレン系炭素分子２２の直径よりも小さくしてフラーレン系炭素分子２２の頂部を露出させるようにしてもよい。
【００３５】
フラーレン系炭素分子２２としては、例えばＣ６０が好ましい。フラーレン系炭素分子の中で最も求電子性が高く、高性能な電子素子を構成することができるからである。また、直径が０．７１ｎｍのサッカーボール状であり、素子の小型化に好適であるからである。そのほか、例えばＣ７０，Ｃ８４などの高次フラーレン、あるいは金属内包フラーレンなどを用いることも可能である。フラーレン系炭素分子２２の個数は、複数個としてもよいが、素子の小型化という点からは一つとすることが好ましい。
【００３６】
電極２３，２４は、例えば金（Ａｕ）により構成されている。電極２３，２４には、例えば外部との電気的接続のためのワイヤ、針あるいはコンタクトホールなどが接続されている。
【００３７】
フラーレン系炭素分子２２と電極２３，２４との間隔ｄ１  は、絶縁膜２１Ｂを介して電子がトンネル可能な値以下に設定されている必要がある。
【００３８】
ゲート電極２５は、フラーレン系炭素分子２２のエネルギー準位を制御する制御電極であり、例えばｐ型不純物あるいはｎ型不純物が添加された導電性シリコン（Ｓｉ）により構成されている。
【００３９】
この電子素子（単一電子トランジスタ）は、例えば、次のようにして製造することができる。
【００４０】
図６はその製造方法を工程順に表すものである。まず、図６（Ａ）に示したように、例えば、上述した材料よりなる第１絶縁膜２１Ａの表面に、例えば蒸着法により、上述した材料よりなる電極２３，２４を形成する。次に、図６（Ｂ）に示したように、例えば、図示しないＡＦＭあるいはＳＴＭの探針を用いてＣ６０などのフラーレン系炭素分子２２をマニピュレートすることにより、電極２３，２４の間に配置する。
【００４１】
続いて、図６（Ｃ）に示したように、例えば、上述した材料よりなる第２絶縁膜２１Ｂを、例えば蒸着法により、フラーレン系炭素分子２２の直径以上の膜厚になるように形成し、フラーレン系炭素分子２２および電極２３，２４を第２絶縁膜２１Ｂに埋め込む。最後に、第１絶縁膜２１Ａの裏面にゲート電極２５を形成する。以上により、図５に示した電子素子が完成する。
【００４２】
この電子素子では、例えば、電極２３，２４およびゲート電極２５への電圧制御により、フラーレン系炭素分子２２のエネルギー準位の大きさが相対的に変化し、図７に示したような明瞭なクーロンブロッケード振動が観察される。これにより、電極２３からフラーレン系炭素分子２２へ、更にフラーレン系炭素分子２２から電極２４へと、電極２３，２４間において電荷が第２絶縁膜２１Ｂをトンネルしていることが分かる。
【００４３】
このように本実施の形態では、フラーレン系炭素分子２２と電極２３，２４との間で電子がトンネルする部分に、二酸化ケイ素などよりなる第２絶縁膜２１Ｂを用いたので、従来のようにトンネル接合を形成する部分を分子で構成するようにした場合に比べて、単一電子トランジスタの素子構成を簡素化することができる。また、第２絶縁膜２１Ｂは、通常の蒸着法により形成することができるので、製造プロセスも単純であり、アレイ化も容易に実現することができる。更に、フラーレン系炭素分子２２はサイズが均一であることから、アレイ化した場合のエネルギー準位をすべてのドットにわたって均一化することができ、整流性を向上させることができる。加えて、第２絶縁膜２１Ｂによりフラーレン系炭素分子２２が固定されるので、取扱いの利便性が高くなる。
【００４４】
特に、フラーレン系炭素分子２２としてＣ６０を用いれば、高性能で小型の電子素子を実現することができる。
【００４５】
〔第３の実施の形態〕
図８は、本発明の第３の実施の形態に係る電子素子の概略構造を表すものであり、図８（Ａ）は平面図、図８（Ｂ）は正面図である。この電子素子は、例えばスイッチング素子として用いられるものであり、第１絶縁膜３１Ａ上に、複数（例えば７本）の入力用電極４１，４２，４３，４４，４５，４６，４７と、複数（例えば７本）の出力用電極４８，４９，５０，５１，５２，５３，５４とが対向配置されている。これら入力用電極４１〜４７と出力用電極４８〜５４との間には、複数のフラーレン系炭素分子３２からなる二次元の配線構造３３が設けられている。入力用電極４１〜４７には、例えば、入力信号を供給するための図示しない入力部が接続されており、入力用電極４１〜４７に供給された入力信号が、複数のフラーレン系炭素分子３２からなる配線構造３３を介して出力用電極４８〜５４から選択的に取り出されるようになっている。入力用電極４１〜４７、出力用電極４８〜５４およびフラーレン系炭素分子３２は、第２絶縁膜３２Ｂにより被覆されている。なお、図８（Ａ）では、第２絶縁膜３１Ｂを省略している。
【００４６】
第２絶縁膜３１Ｂは、フラーレン系炭素分子３２と入力用電極４１〜４７および出力用電極４８〜５４との間だけでなく、フラーレン系炭素分子３２相互間にも形成されている。それ以外は、第１絶縁膜３１Ａおよび第２絶縁膜３１Ｂは、第１の実施の形態の第１絶縁膜１１Ａおよび第２絶縁膜１１Ｂと同様である。
【００４７】
フラーレン系炭素分子３２は、入力用電極４１〜４７と出力用電極４８〜５４との間に所望のスイッチングパターンで配列されている。本実施の形態では、フラーレン系炭素分子３２は、例えば、入力用電極４１と出力用電極４８との間、入力用電極４１と出力用電極４９との間、入力用電極４５と出力用電極５１との間、および入力用電極４５と出力用電極５２との間のみを電気的に接続する経路を形成するように配列されている。それ以外、フラーレン系炭素分子３２は、第１の実施の形態のフラーレン系炭素分子１２と同様である。
【００４８】
入力用電極４１〜４７および出力用電極４８〜５４は、例えば金（Ａｕ）により構成されている。入力用電極４１〜４７および出力用電極４８〜５４のそれぞれには、例えば外部との電気的接続のためのワイヤ、針あるいはコンタクトホールなどが接続されている。
【００４９】
フラーレン系炭素分子３２と入力用電極４１〜４７および出力用電極４８〜５４との間隔ｄ１  は、第２絶縁膜３１Ｂを介して電子がトンネル可能な値以下に設定されていることが必要である。
【００５０】
また、フラーレン系炭素分子３２の間の間隔ｄ２  は、フラーレン系炭素分子３２と入力用電極４１〜４７および出力用電極４８〜５４との間隔ｄ１  と同様に、第２絶縁膜３１Ｂを介して電子がトンネル可能な値以下に設定されていることが必要である。
【００５１】
この電子素子（スイッチング素子）は、例えば、次のようにして製造することができる。
【００５２】
図９はその製造方法を工程順に表すものである。まず、図９（Ａ）に示したように、例えば、上述した材料よりなる第１絶縁膜３１Ａの表面に、例えば蒸着法により、上述した材料よりなる入力用電極４１〜４７および出力用電極４８〜５４を形成する。
【００５３】
次に、図９（Ｂ）に示したように、例えば、図示しないＡＦＭあるいはＳＴＭの探針を用いてＣ６０などのフラーレン系炭素分子３２をマニピュレートすることにより、入力用電極４１〜４７と出力用電極４８〜５４との間に所望のスイッチングパターンで配列し、配線構造３３を形成する。
【００５４】
続いて、図９（Ｃ）に示したように、第１絶縁膜３１Ａ上に、例えば上述した材料よりなる第２絶縁膜３１Ｂを、例えば蒸着法により、フラーレン系炭素分子３２の直径以上の膜厚になるように形成し、フラーレン系炭素分子３２、入力用電極４１〜４７および出力用電極４８〜５４を第２絶縁膜３１Ｂに埋め込む。以上により、図８に示した電子素子が完成する。
【００５５】
この電子素子では、例えば、図１０に示したように、入力信号を入力用電極４１に供給した場合には、電子が第２絶縁膜３１Ｂをトンネルしてフラーレン系炭素分子３２の間を順次移動することにより、出力信号として出力用電極４８，４９から取り出される。また、入力信号を入力用電極４５に供給した場合には、同様に、出力信号として出力用電極５１，５２から取り出される。それ以外の入力用電極４２〜４４，４６，４７に入力信号を供給した場合には、出力信号は取り出されない。ここでは、入力用電極４１〜４７と出力用電極４８〜５４の間に、複数のフラーレン系炭素分子３２からなる二次元の配線構造３３を設け、第２絶縁膜３１Ｂで埋め込むようにしたので、入力用電極４１〜４７と出力用電極４８〜５４との間に複雑な金属配線等を形成することなく、フラーレン系炭素分子３２の配置に基づいて信号の入出力経路が選択され、スイッチング素子としての機能を果たす。
【００５６】
このように本実施の形態では、入力用電極４１〜４７と出力用電極４８〜５４の間に、複数のフラーレン系炭素分子３２からなる二次元の配線構造３３を設け、第２絶縁膜３１Ｂで埋め込むようにしたので、入力用電極４１〜４７と出力用電極４８〜５４との間に複雑な金属配線等を形成する必要がなく、素子構成および製造プロセスが簡素化される。また、フラーレン系炭素分子３２はサイズが均一であることから、エネルギー準位はすべて均一化することができ、整流性を向上させることができる。更に、第２絶縁膜３１Ｂによりフラーレン系炭素分子３２が固定されるので、取扱いの利便性が高くなる。
【００５７】
特に、フラーレン系炭素分子３２としてＣ６０を用いれば、高性能で小型の電子素子を実現することができる。
【００５８】
〔第４の実施の形態〕
図１１および図１２は、本発明の第４の実施の形態に係る電子素子（スイッチング素子）の概略構造を表すものであり、図１１は平面図、図１２は正面図である。この電子素子は、入力用電極４１〜４７と出力用電極４８〜５４との間に、複数のフラーレン系炭素分子３２が三次元に配置されていることを除いては、第３の実施の形態の電子素子と同一である。したがって、同一の構成要素には同一の符号を付し、その詳細な説明を省略する。
【００５９】
この電子素子では、例えば、フラーレン系炭素分子３２が３層に積層されている。図１１（Ａ）は最下層である第１層目の配列パターンを表し、図１１（Ｂ）は、中間層である第２層目の配列パターンを表し、図１１（Ｃ）は最上層である第３層目の配列パターンを表している。第２層目および第３層目のフラーレン系炭素分子３２は、例えば、第３の実施の形態で説明した経路に加え、入力用電極４１と出力用電極５４との間を電気的に接続する経路を形成するように配置されている。第３の実施の形態の電子素子では、フラーレン系炭素分子３２が二次元に配列されているため、交差する経路を設けることはできないが、本実施の形態のように三次元に配列することにより、経路を交差して設けることが可能となる。
【００６０】
第３絶縁膜３１Ｃは、第２層目のフラーレン系炭素分子３２相互間に形成され、第２層目のフラーレン系炭素分子３２を埋め込んでいる。第４絶縁膜３１Ｄは、第３層目のフラーレン系炭素分子３２相互間に形成され、第３層目のフラーレン系炭素分子３２を埋め込んでいる。それ以外は、第１絶縁膜３１Ａないし第４絶縁膜３１Ｄは、第３の実施の形態と同様である。
【００６１】
フラーレン系炭素分子３２と入力用電極４１〜４７および出力用電極４８〜５４との間隔ｄ１  は、第２絶縁膜３１Ｂを介して電子がトンネル可能な値以下に設定されていることが必要である。
【００６２】
また、フラーレン系炭素分子３２の間の間隔ｄ２  ，ｄ３  は、フラーレン系炭素分子３２と入力用電極４１〜４７および出力用電極４８〜５４との間隔ｄ１  と同様に、第２絶縁膜３１Ｂを介して電子がトンネル可能な値以下に設定されていることが必要である。
【００６３】
この電子素子（スイッチング素子）は、例えば、次のようにして製造することができる。
【００６４】
図１３はその製造方法を工程順に表すものである。まず、第３の実施の形態で説明したようにして、図１３（Ａ）に示したように、第１絶縁膜３１Ａの表面に、入力用電極４１〜４７および出力用電極４８〜５４を形成し、その間に第１層目のフラーレン系炭素分子３２を配列し、第２絶縁膜３１Ｂで埋め込む。次に、図１３（Ｂ）に示したように、第２層目のフラーレン系炭素分子３２を配列し、図１３（Ｃ）に示したように、第３絶縁膜３１Ｃで埋め込む。続いて、図１３（Ｄ）に示したように、第３層目のフラーレン系炭素分子３２を配列し、図１２に示したように、第４絶縁膜３１Ｄで埋め込む。以上により、図１１および図１２に示した電子素子が完成する。
【００６５】
この電子素子では、例えば、図１４に示したように、入力信号を入力用電極４１に供給した場合には、電子が第２絶縁膜３１Ｂ，第３絶縁膜３１Ｃおよび第４絶縁膜３１Ｄをトンネルしてフラーレン系炭素分子３２の間を順次移動することにより、出力信号として出力用電極４８，４９，５４から取り出される。また、入力信号を入力用電極４５に供給した場合には、同様に、出力信号として出力用電極５１，５２から取り出される。それ以外の入力用電極４２〜４４，４６，４７に入力信号を供給した場合には、出力信号は取り出されない。ここでは、入力用電極４１〜４７と出力用電極４８〜５４の間に、フラーレン系炭素分子３２を三次元に配列し、これらを第２絶縁膜３１Ｂ、第３絶縁膜３１Ｃおよび第４絶縁膜３１Ｄで埋め込むようにしたので、入力用電極４１〜４７と出力用電極４８〜５４との間に交差する経路を設ける場合であっても、複雑な金属多層配線等を形成することなく、フラーレン系炭素分子３２の三次元配置に基づいて信号の入出力経路が選択され、スイッチング素子としての機能を果たす。
【００６６】
このように本実施の形態では、上述した第３の実施の形態の効果に加えて、更に、入力用電極４１〜４７と出力用電極４８〜５４の間に、フラーレン系炭素分子３２を三次元に選択的に配置するようにしたので、複雑な金属多層配線等を形成することなく、入力用電極４１〜４７と出力用電極４８〜５４との間に交差する経路を設けることができ、素子構成および製造プロセスが簡素化される。
【００６７】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、第１の実施の形態では、フラーレン系炭素分子１１の頂部を絶縁膜１２から露出させて露出部分１１Ａを形成するようにした場合について説明したが、例えば、図１５に示したように、絶縁膜１２が、フラーレン系炭素分子１１の頂部を覆うように形成されている場合であっても、その部分の厚みが電子がトンネル可能な大きさであれば、メモリ素子としての使用が可能である。
【００６８】
また、例えば、第２の実施の形態では電極２３，２４の間にフラーレン系炭素分子２２を一つ配置した場合について説明したが、図１６に示したように、電極２３，２４の間に複数（例えば三つ）のフラーレン系炭素分子２２を一次元に配置することなども可能である。この場合にも、フラーレン系炭素分子２２の間の間隔ｄ２  は、フラーレン系炭素分子２２と電極２３，２４との間隔ｄ１  と同様に、絶縁膜２１Ｂを介して電子がトンネル可能な値以下に設定されていることが必要である。
【００６９】
更に、例えば、上記第１の実施の形態においては、ゲート電極２５を第１絶縁膜２１Ａの裏面に形成したバックゲート構造とした場合について説明したが、ゲート電極２５を第１絶縁膜２１Ａの表面に形成してサイドゲート構造とすることもできる。
【００７０】
加えて、例えば、上記第２の実施の形態の単一電子トランジスタを、図１７に示したように、シリコン（Ｓｉ）などよりなる基板２６の上に形成するようにしてもよい。この場合、例えば、基板２６にゲート電極２５、第１絶縁膜２１Ａを順に形成したのち、電極２３，２４を形成する。続いて、電極２３，２４の間にフラーレン系炭素分子２２を配置し、第２絶縁膜２１Ｂを形成してフラーレン系炭素分子２２および電極２３，２４を埋め込む。
【００７１】
更にまた、例えば、上記第３の実施の形態および第４の実施の形態における、入力用電極４１〜４７および出力用電極４８〜５４の数、形状および配置パターン、ならびに配線構造３３を構成するフラーレン系炭素分子３２の数および配列パターンすなわち入出力経路は、図示した例に限られないことは言うまでもない。
【００７２】
加えてまた、上記第３の実施の形態および第４の実施の形態では、入力用電極４１〜４７と出力用電極４８〜５４とを同数ずつ設けるようにしたが、入力用電極４１〜４７の数と出力用電極４８〜５４の数とは異なっていてもよい。例えば、図１８に示したように、２本の入力用電極４１，４２および１本の出力用電極４８を設け、入力用電極４１と出力用電極４８との間を電気的に接続する経路を形成するようにフラーレン系炭素分子３２を配置してもよい。この電子素子では、例えば、図１９に示したように、入力信号が入力用電極４１に供給された場合には、出力信号は取り出されない。入力信号が入力用電極４２に供給された場合には、出力信号が出力用電極４８から取り出される。
【００７３】
更にまた、上記第３の実施の形態および第４の実施の形態では、フラーレン系炭素分子３２を二次元あるいは三次元に配置した場合について説明したが、図２０に示したように、入力用電極４１と出力用電極４８との間に、複数のフラーレン系炭素分子３２を一次元に配列するようにしてもよい。この電子素子では、例えば、図２１に示したように、入力信号が入力用電極４１に供給された場合には、出力信号が出力用電極４８から取り出される。また、図２２（Ａ）に示したように、入力用電極４１と出力用電極４８との間にフラーレン系炭素分子３２が配列されていない場合には、図２２（Ｂ）に示したように、入力信号を入力用電極４１に供給しても、出力信号は取り出されない。
【００７４】
加えてまた、第４の実施の形態では、フラーレン系炭素分子３２を３層積層して三次元配置とした場合について説明したが、積層数は３層に限らないことは勿論である。
【００７５】
更にまた、例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【００７６】
加えてまた、上記第３の実施の形態および第４の実施の形態で説明した電子素子における配線構造３３は、スイッチング素子などの電子素子の構成要素としてのみならず、独立した配線構造として従来の金属配線あるいは金属多層配線の代わりに用いることができ、これにより従来不可能であった極微細な立体配線等を実現することができる。
【００７７】
【発明の効果】
以上説明したように本発明のメモリ素子によれば、複数のフラーレン系炭素分子を配置するようにしたので、電子捕獲性の高い量子ドットが高集積化された高記録密度のメモリ素子を実現することができる。また、複数のフラーレン系炭素分子の間を絶縁膜により固定するようにしたので、フラーレン系炭素分子が絶縁膜により相互に絶縁される。したがって、隣接するフラーレン系炭素分子からの影響を受けることなく、確実に書き込みを行うことができ、メモリ素子の信頼性を高めることができる。
【００７８】
また、本発明の第１の電子素子によれば、フラーレン系炭素分子と電極との間で電子がトンネルする部分に、絶縁膜を設けるようにしたので、従来のようにトンネル接合を形成する部分を分子で構成するようにした場合に比べて、単一電子トランジスタの構成を簡素化することができる。また、絶縁膜は、通常の蒸着により形成可能なので、製造プロセスも単純であり、アレイ化も容易に実現することができる。更に、フラーレン系炭素分子はサイズが均一であることから、アレイ化した場合のエネルギー準位をすべてのドットにわたって均一化することができ、整流性を向上させることができる。加えて、絶縁膜によりフラーレン系炭素分子が固定されるので、取扱いの利便性が高くなる。
【００７９】
更に、本発明の第２の電子素子によれば、入力用電極と出力用電極の間に、フラーレン系炭素分子を二次元または三次元に選択的に配置した配線構造を設け、これらを絶縁膜で埋め込むようにしたので、複雑な金属配線等を形成することなくスイッチング素子としての機能を持たせることができ、素子構成および製造プロセスが簡素化される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るメモリ素子の概略構成を表す平面図および断面図である。
【図２】図１に示したメモリ素子の製造方法を説明するための断面図である。
【図３】図１に示したメモリ素子の他の製造方法を説明するための断面図である。
【図４】図１に示したメモリ素子の作用を説明するための模式図である。
【図５】本発明の第２の実施の形態に係る単一電子トランジスタの概略構成を表す平面図、断面図およびエネルギーダイアグラムである。
【図６】図５に示した電子素子の製造方法を説明するための断面図である。
【図７】図５に示した電子素子のゲート電圧―電流特性を表す特性図である。
【図８】本発明の第３の実施の形態に係るスイッチング素子の概略構成を表す平面図および正面図である。
【図９】図８に示したスイッチング素子の製造方法を説明するための正面図である。
【図１０】図８に示したスイッチング素子の作用を説明するための表である。
【図１１】本発明の第４の実施の形態に係るスイッチング素子の概略構成を表す平面図である。
【図１２】図１１に示したスイッチング素子の正面図である。
【図１３】図１１に示したスイッチング素子の製造方法を説明するための正面図である。
【図１４】図１１に示したスイッチング素子の作用を説明するための表である。
【図１５】第１の実施の形態に係るメモリ素子の変形例を表す断面図である。
【図１６】第２の実施の形態に係る単一電子トランジスタの変形例を表す断面図である。
【図１７】第２の実施の形態に係る単一電子トランジスタの他の変形例を表す断面図である。
【図１８】第３の実施の形態に係るスイッチング素子の変形例を表す平面図である。
【図１９】図１８に示したスイッチング素子の作用を説明するための表である。
【図２０】第３の実施の形態に係るスイッチング素子の他の変形例を表す平面図および正面図である。
【図２１】図２０に示したスイッチング素子の作用を説明するための表である。
【図２２】図２０に示したスイッチング素子の変形例を表す平面図、およびその作用を説明するための表である。
【符号の説明】
１１，２２，３２…フラーレン系炭素分子、１１Ａ…露出部分、１２…絶縁膜、１２Ａ，２１Ａ，３１Ａ…第１絶縁膜、１２Ｂ，２１Ｂ，３１Ｂ…第２絶縁膜、２３，２４…電極、２５…ゲート電極（制御電極）、２６…基板、３１Ｃ…第３絶縁膜、３１Ｄ…第４絶縁膜、３３…配線構造、４１〜４７…入力用電極、４８〜５４…出力用電極
【図１】
2004288930.tif 000003
【図２】
2004288930.tif 000004
【図３】
2004288930.tif 000005
【図４】
2004288930.tif 000006
【図５】
2004288930.tif 000007
【図６】
2004288930.tif 000008
【図７】
2004288930.tif 000009
【図８】
2004288930.tif 000010
【図９】
2004288930.tif 000011
【図１０】
2004288930.tif 000012
【図１１】
2004288930.tif 000013
【図１２】
2004288930.tif 000014
【図１３】
2004288930.tif 000015
【図１４】
2004288930.tif 000016
【図１５】
2004288930.tif 000017
【図１６】
2004288930.tif 000018
【図１７】
2004288930.tif 000019
【図１８】
2004288930.tif 000020
【図１９】
2004288930.tif 000021
【図２０】
2004288930.tif 000022
【図２１】
2004288930.tif 000023
【図２２】
2004288930.tif 000024