(57)【要約】【課題】精度の高い任意の試験波形を生成する。【解決手段】所望する波形を発生する波形発生器であって、複数の矩形波を生成する矩形波生成部と、複数の矩形波を合成して多値の合成波を生成する波形合成部とを備え、合成波に基づいて所望する波形を発生する。矩形波生成部は、所望する波形に基づいた所望する立ち上がりタイミングで立ち上げ、所望する波形に基づいた所望する立ち下がりタイミングで立ち下げて複数の矩形波を生成する。【選択図】図４
2004333512.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をディジタル信号に変換するＡ／Ｄ変換部を有する電気部品を試験する試験装置であって、
複数の矩形波を生成する複数の矩形波生成器と、
複数の前記矩形波を合成して多値の合成波を生成する波形合成部と、
前記合成波に基づいて前記電気部品の試験に用いる試験波形を発生する波形発生器と、
前記電気部品の直流試験を行う直流試験部と、
前記電気部品のアナログ試験を行う場合に、一の前記矩形波生成器を前記波形合成部に電気的に接続し、前記直流試験を行う場合に前記一の矩形波生成器に代えて前記直流試験部を前記波形合成部に電気的に接続する選択部と、
前記電気部品のアナログ信号試験を行う場合に、前記矩形波生成器を前記波形合成部に電気的に接続し、前記直流試験を行う場合に、前記矩形波生成器を前記波形合成部に電気的に接続しない切替部と
を備え、
前記試験波形を前記電気部品に印加して、前記試験波形を印加された前記電気部品の出力値に基づいて前記電気部品の試験をする試験装置。
【請求項２】
前記選択部は、前記電気部品との間のインピーダンスが最小である矩形波生成器または前記直流試験部のいずれか一方を、前記波形合成部に電気的に接続し、
前記切替部は、前記電気部品との間のインピーダンスが最小である矩形波生成器以外の矩形波生成器と、前記波形合成部とを電気的に接続するか否かを各々切り替える
請求項１に記載の試験装置。
【請求項３】
アナログ信号をディジタル信号に変換するＡ／Ｄ変換部を有する電気部品を試験する試験装置であって、
複数の矩形波を生成する複数の矩形波生成器と、
前記複数の矩形波のうち、一の前記矩形波を除く前記矩形波を加算して第１合成波を生成する加算器と、
前記一の矩形波及び前記第１合成波を乗算して第２合成波を生成する乗算器と、
前記合成波に基づいて前記電気部品の試験に用いる試験波形を発生する波形発生器と
を備え、
前記試験波形を前記電気部品に印加して、前記試験波形を印加された前記電気部品の出力値に基づいて前記電気部品の試験をする試験装置。
【請求項４】
前記加算器は、所望する試験波形の絶対値の波形を生成するための第１合成波を生成し、
前記乗算器は、前記第１合成波に値が１又は−１である前記一の矩形波を乗算して所望する試験波形を生成するための第２合成波を生成する
請求項３に記載の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望する波形を発生する波形発生器および波形発生器を備える試験装置に関する。
【背景技術】
【０００２】
アナログ信号をディジタル信号に変換するＡ／Ｄ変換部を有する電気部品を試験する試験装置は、Ａ／Ｄ変換部の試験に用いる試験波形を発生する波形発生器を有する。
図１は、従来の波形発生器１０を示すブロック図を示す。波形発生器１０は、波形メモリ２０、基準クロック発生器２２、Ｄ／Ａ変換部２４及び波形出力部２６を備える。波形メモリ２０は、試験波形を生成するのに用いる試験波形データを格納している。波形メモリ２０は、基準クロック発生器から供給される基準クロックのタイミングで、試験波形データをＤ／Ａ変換部２４に出力する。Ｄ／Ａ変換部２４は、基準クロックのタイミングで試験波形データを電圧値に変換する。波形出力部２６は、基準クロックのタイミングでＤ／Ａ変換部２４から供給される電圧値から所定の周波数成分を取り除いて得られる試験波形を出力する。
図２（ａ）は、図１を用いて説明した波形発生器１０が有するＤ／Ａ変換部２４から出力される電圧値を示す。Ｄ／Ａ変換部２４は、波形メモリ２０から供給される試験波形データを電圧値に変換して、変換した電圧値を基準クロックのタイミングで出力する。従って、Ｄ／Ａ変換部２４は、基準クロックの周期で変化する電圧値を出力する。
図２（ｂ）は、図１を用いて説明した波形発生器１０が有する波形出力部２６から出力される試験波形を示す。波形出力部２６は、図２（ａ）に示される波形から所定の周波数成分を取り除く処理をして試験波形を出力する。
【特許文献１】特開昭５２−０５５８５４号公報
【特許文献２】国際公開第８０／０２８９８号パンフレット
【特許文献３】特開平０４−１８９００３号公報
【特許文献４】実開平０４−０４７７６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
周波数の高い試験波形を発生する場合、従来の波形発生器１０は、高速に動作するＤ／Ａ変換部２４を備える必要があった。また、従来の波形発生器１０は、試験波形の電圧値に近似させた電圧値を一定時間間隔毎に発生していたので試験波形を精度よく近似することが困難だった。
【０００４】
そこで本発明は、上記の課題を解決することのできる波形発生器及び試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００５】
本発明の第１の形態によると、所望する波形を発生する波形発生器であって、複数の矩形波を生成する矩形波生成部と、複数の矩形波を合成して多値の合成波を生成する波形合成部とを備え、合成波に基づいて所望する波形を発生することを特徴とする波形発生器を提供する。
また、矩形波生成部は、所望する波形に基づいた所望する立ち上がりタイミングで立ち上げ、所望する波形に基づいた所望する立ち下がりタイミングで立ち下げて複数の矩形波を生成してもよく、また、合成波の所定の周波数成分を取り除くフィルタを更に備えてもよい。
【０００６】
また、矩形波生成部は、複数の矩形波のそれぞれの電圧値の情報を格納する波形メモリを有してもよく、また、矩形波生成部は、複数の矩形波のそれぞれの立ち上がりタイミング及び立ち下がりタイミングを格納するタイミングメモリと、複数の矩形波のそれぞれの情報とタイミングに基づいて矩形波を出力する矩形波出力部とを更に有してもよい。
また、矩形波生成部は、各々の矩形波の電圧値の情報をそれぞれ格納する複数の波形メモリと、各々の矩形波の立ち上がりタイミング及び立ち下がりタイミングをそれぞれ格納する複数のタイミングメモリと、出力する矩形波の情報と、出力する矩形波のタイミングとに基づいて矩形波を出力する矩形波出力部とを有してもよい。
また、矩形波出力部は、電圧値の情報をアナログ信号に変換するＤ／Ａ変換器であってよく、また、タイミングメモリに格納されたタイミングに基づいて、基準クロックを遅延するタイミング調整部を更に有してもよい。
【０００７】
また、複数の矩形波の振幅を所望する波形に基づいてそれぞれ制御する電圧制御部を更に備えてもよく、また、波形合成部は、複数の矩形波の電圧値を演算してもよい。
また、矩形波生成部は、波形メモリに格納された電圧値の情報を、Ｎ桁（Ｎは２以上の整数）のＭ進数（Ｍは２以上の整数）に変換し、Ｎ桁のＭ進数に対応する論理値を示す電圧値であるＮ個の論理電圧値を生成し、論理電圧値を合成部に供給してもよく、また、矩形波生成部は、各々がＭ値の論理電圧値を生成するＮ個の矩形波生成器を有し、波形合成部は、Ｋ番目（Ｋは１以上、Ｎ以下の整数）の矩形波生成器から供給された論理電圧値を、（１／Ｍ）Ｋ倍して合成し、所望の波形を発生してもよい。
【０００８】
また、波形合成部は、Ｎ個の論理電圧値を入力とする抵抗ラダー回路を有し、Ｎ個の矩形波生成器は、各々Ｎ個の節点に電気的に接続され、各々の節点は、所定の抵抗値を有する抵抗器を介して接続され、Ｋ番目の論理電圧値は、Ｋ番目の節点において１／Ｍ倍に降圧され、Ｋ番目の節点における電圧値は、（Ｋ−１）番目の節点において（１／Ｍ）倍に降圧されてもよい。
【０００９】
また、波形合成部は、Ｎ個の論理電圧値を入力とする抵抗ラダー回路を有し、Ｊ番目（Ｊは１以上、（Ｎ−１）以下の整数）の矩形波生成器は、各々（Ｎ−１）個の節点に接続され、各々の節点は、所定の抵抗値を有する抵抗器を介して接続され、Ｎ番目の矩形波生成器は、（Ｎ−１）番目の節点に接続され、Ｎ番目の論理電圧値は、（Ｎ−１）番目の節点において、論理電圧値の（１／Ｍ）倍の電圧値を示し、Ｊ番目の論理電圧値は、Ｊ番目の節点において１／Ｍ倍に降圧され、Ｊ番目の節点における電圧値は、（Ｊ−１）番目の節点において（１／Ｍ）倍に降圧されてもよい。
【００１０】
本発明の第２の形態によると、アナログ信号をディジタル信号に変換するＡ／Ｄ変換部を有する電気部品を試験する試験装置であって、複数の矩形波を生成する矩形波生成部と、複数の矩形波を合成して多値の合成波を生成する波形合成部と、合成波に基づいて電気部品の試験に用いる試験波形を発生する波形発生器と、試験波形を電気部品に印加して、試験波形を印加された電気部品の出力値に基づいて電気部品の試験をする試験装置を提供する。
【００１１】
また、矩形波生成部は、所望する波形に基づいた所望する立ち上がりタイミングで立ち上げ、所望する波形に基づいた所望する立ち下がりタイミングで立ち下げて複数の矩形波を生成してもよく、また、合成波の所定の周波数成分を取り除くフィルタを更に備えてもよい。
【００１２】
また、矩形波生成部は、波形メモリに格納された電圧値の情報を、Ｎ桁（Ｎは２以上の整数）のＭ進数（Ｍは２以上の整数）に変換し、Ｎ桁のＭ進数に対応する論理値を示す電圧値であるＮ個の論理電圧値を生成し、論理電圧値を合成部に供給してもよく、また、矩形波生成部は、各々がＭ値の論理電圧値を生成するＮ個の矩形波生成器を有し、波形合成部は、Ｋ番目（Ｋは１以上、Ｎ以下の整数）の矩形波生成部から供給された論理電圧値を、（１／Ｍ）Ｋ倍して合成し、所望の波形を発生してもよい。
【００１３】
また、波形合成部は、Ｎ個の論理電圧値を入力とする抵抗ラダー回路を有し、Ｎ個の矩形波生成器は、各々Ｎ個の節点に電気的に接続され、各々の節点は、所定の抵抗値を有する抵抗器を介して接続され、Ｋ番目の論理電圧値は、Ｋ番目の節点において１／Ｍ倍に降圧され、Ｋ番目の節点における電圧値は、（Ｋ−１）番目の節点において（１／Ｍ）倍に降圧されてもよい。
【００１４】
また、波形合成部は、Ｎ個の論理電圧値を入力とする抵抗ラダー回路を有し、Ｊ番目（Ｊは１以上、（Ｎ−１）以下の整数）の矩形波生成器は、各々（Ｎ−１）個の節点に接続され、各々の節点は、所定の抵抗値を有する抵抗器を介して接続され、Ｎ番目の矩形波生成器は、（Ｎ−１）番目の節点に接続され、Ｎ番目の論理電圧値は、（Ｎ−１）番目の節点において、論理電圧値の（１／Ｍ）倍の電圧値を示し、Ｊ番目の論理電圧値は、Ｊ番目の節点において１／Ｍ倍に降圧され、Ｊ番目の節点における電圧値は、（Ｊ−１）番目の節点において（１／Ｍ）倍に降圧されてもよい。
【００１５】
また、電気部品の直流試験を行う直流試験部と、直流試験部または矩形波生成部のいずれか一方を、波形合成部に電気的に接続する選択部と、矩形波生成部と、波形合成部とを電気的に接続するか否かを切り替える切替部とを更に備えてもよく、また、選択部は、電気部品との間のインピーダンスが最小である矩形波生成器または直流試験部のいずれか一方を、波形合成部に電気的に接続し、切替部は、電気部品との間のインピーダンスが最小である矩形波生成器以外の矩形波生成器と、波形合成部とを電気的に接続するか否かを各々切り替えてもよい。
【００１６】
本発明の第３の形態によると、アナログ信号をディジタル信号に変換するＡ／Ｄ変換部を有するデバイス部を試験する試験部を有する半導体デバイスであって、複数の矩形波を生成する矩形波生成部と、複数の矩形波を合成して合成波を生成する波形合成部と、合成波に基づいてＡ／Ｄ変換部の試験に用いる試験波形を発生する波形発生器と、試験波形を印加するデバイス部と、試験波形を印加されたデバイス部の出力値に基づいてＡ／Ｄ変換部の試験をする試験部とを備えることを特徴とする半導体デバイスを提供する。
【００１７】
また、矩形波生成部は、所望する波形に基づいた所望する立ち上がりタイミングで立ち上げ、所望する波形に基づいた所望する立ち下がりタイミングで立ち下げて複数の矩形波を生成してもよく、また、合成波の所定の周波数成分を取り除くフィルタを更に備えてもよい。
【００１８】
本発明の第４の形態によると、所望する波形を生成する波形生成方法であって、複数の矩形波を生成するステップと、複数の矩形波を合成して、多値の合成波を生成するステップと、合成波に基づいて所望する波形を発生するステップとを備えることを特徴とする波形生成方法を提供する。
【００１９】
また、複数の矩形波を生成するステップは、所望する波形に基づいた所望する立ち上がりタイミングで矩形波を立ち上げ、所望する波形に基づいた所望する立ち下がりタイミングで矩形波を立ち下げて複数の矩形波を生成するステップを含んでもよい。
【００２０】
また、多値の合成波を生成するステップは、複数の矩形波の電圧値を演算して多値の合成波を生成するステップを含んでもよく、また、多値の合成波を生成するステップの後、合成波の所定の周波数成分を取り除くステップを更に備えてもよい。
【００２１】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００２２】
本発明によれば、精度の高い任意の試験波形を生成することができる。
【発明を実施するための最良の形態】
【００２３】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２４】
図３は、アナログ信号をディジタル信号に変換するＡ／Ｄ変換部を有する電気部品を試験する試験装置の１つの実施形態を示すブロック図である。ここで、「電気部品」とは、電流又は電圧に応じて所定の作用を行う部品をいい、例えば、ＩＣ（Integrated Circuit）やＬＳＩ（Large‐Scale Integrated circuit）のような能動素子から成る半導体部品を含み、更に、これら部品を結合して一つのパッケージに収めた部品や、これら部品をプリント基板に装着して所定の機能を実現したブレッドボード等の部品も含む。図３に示される試験装置は、波形発生器３０、信号入出力部１２及び比較部１６を備える。波形発生器３０は、被試験デバイス１８の試験に用いる試験波形を発生して、試験波形を信号入出力部１２に出力する。また、波形発生器３０は、試験波形を印加された被試験デバイス１８から出力されるべき期待値を比較部１６に出力する。信号入出力部１２は、波形発生器３０から供給された試験波形を被試験デバイス１８に印加する。被試験デバイス１８は、印加された試験波形に対する出力値を信号入出力部１２に出力する。信号入出力部１２は、出力値を比較部１６に出力する。比較部１６は、出力値と期待値とを比較して被試験デバイス１８の良否を判定する。
【００２５】
図４は、波形発生器３０の１つの実施形態を示すブロック図である。波形発生器３０は、基準クロック発生器２２、矩形波生成部４１、波形合成部４２及び波形出力部４４を備える。矩形波生成部４１は、矩形波生成器４０を有する。基準クロック発生器２２は、基準クロックを矩形波生成器４０に出力する。矩形波生成器４０は、基準クロックに基づいてそれぞれ矩形波を生成して波形合成部４２に出力する。波形合成部４２は、矩形波生成器４０から供給される複数の矩形波を合成して、多値の合成波８２を波形出力部４４に出力する。
【００２６】
例えば、波形合成部４２は、それぞれの矩形波の電圧値を加算する加算器であってよい。別の実施形態において波形合成部４２は、それぞれの矩形波の電圧値を乗算する乗算器であってよい。更に別の実施形態において波形合成部４２は、それぞれの矩形波の電圧値を減算する減算器であってよい。更に別の実施形態において波形合成部４２は、それぞれの矩形波を加算、減算、乗算を組み合わせて合成してもよい。
【００２７】
波形出力部４４は、合成波８２から所定の周波数成分を取り除いて試験波形８４を信号入出力部１２に出力する。例えば、波形出力部４４は、合成波８２から所定の周波数成分を取り除くフィルタであってよく、合成波８２から高周波成分を取り除くローパスフィルタであってよい。
【００２８】
図５は、矩形波生成器４０の１つの実施形態を示すブロック図である。矩形波生成器４０−１から４０−ｎは、同様の構成及び機能を有する。矩形波生成器４０は、波形メモリ５０、タイミング生成部５６、矩形波出力部５８及び電圧制御部６０を備える。タイミング生成部５６は、タイミング調整器５２及びタイミングメモリ５４を有する。
【００２９】
基準クロック発生器２２は、基準クロックを波形メモリ５０、タイミング調整器５２及びタイミングメモリ５４に出力する。波形メモリ５０は、矩形波の電圧値の情報、すなわち矩形波パターンを格納し、基準クロックのタイミングで矩形波の電圧値の情報を矩形波出力部５８に出力する。
【００３０】
矩形波出力部５８は、電圧値の情報に基づいて電圧を発生することにより矩形波を発生する。例えば、矩形波出力部５８は、ディジタル信号をアナログ信号に変換するＤ／Ａ変換器を有してよく、ディジタル信号として供給される電圧値の情報に基づいて電圧を出力する。例えば、電圧値の情報が論理値"１"の時に、矩形波出力部５８は正電圧を出力し、電圧値の情報が論理値"０"の時に、矩形波出力部５８は０Ｖを出力する場合、波形メモリ５０から論理値"００１１１００"が基準クロックのタイミングでそれぞれ供給されると、矩形波出力部５８は、２クロック分の時間０Ｖ、３クロック分の時間正電圧、２クロック分の時間０Ｖと電圧が変化する矩形波を出力する。
【００３１】
電圧制御部６０は、矩形波出力部５８が発生する電圧の大きさを制御する。電圧制御部６０は、波形メモリ５０から供給される論理値に基づいて、矩形波出力部５８が発生する電圧を制御することができる。例えば、波形メモリ５０から論理値"１"が供給された場合、矩形波出力部５８が発生する電圧を５Ｖに制御することができる。例えば、波形メモリ５０から論理値"００１１１００"が基準クロックのタイミングでそれぞれ供給されると、矩形波出力部５８は、０Ｖ、０Ｖ、５Ｖ、５Ｖ、５Ｖ、０Ｖ、０Ｖの順に電圧値を発生する。
【００３２】
また、別の実施形態において、矩形波出力部５８は３値の電圧を発生できることが好ましい。例えば、３値は、正、０、負の電圧であってよい。波形メモリ５０は、３値の電圧をそれぞれ異なる２ビットの情報で格納してもよい。
【００３３】
タイミング生成部５６は、基準クロック発生器２２から供給される基準クロックに基づいて、矩形波出力部５８による電圧値を発生させるタイミングを生成する。タイミングメモリ５４は、矩形波出力部５８が電圧値を変動させるタイミングの情報を格納している。例えば、タイミングの情報は、矩形波の立ち上がりタイミングと、立ち下がりタイミングのそれぞれを指定する情報であってよい。タイミングメモリ５４は、基準クロックのタイミングで格納しているタイミングの情報をタイミング調整器５２に出力する。タイミング調整器５２は、タイミングメモリ５４から供給されたタイミングの情報に基づいて、基準クロックを遅延して矩形波出力部５８が電圧値を変動させるタイミングを矩形波出力部５８に出力する。例えば、タイミング調整器５２は、基準クロックをタイミング情報に基づいて遅延する可変遅延回路であってもよい。タイミング調整器５２は、基準クロックを基準クロックの周期より小さい時間遅延できることが好ましい。
【００３４】
タイミング生成部５６は、矩形波出力部５８が電圧値を変動させるタイミングを任意に変えられるので、矩形波出力部５８は、任意の時間幅を有する矩形波を出力することができる。
【００３５】
別の実施形態において、矩形波発生部４１は、複数の波形メモリ５０をまとめた、１つの波形メモリ５０を有してもよい。また、矩形波発生部４１は、複数のタイミングメモリ５４をまとめた、１つのタイミングメモリ５４を有してもよい。
【００３６】
図６（ａ）は、図４を用いて説明した波形発生器３０が４つの矩形波生成器４０−１、４０−２、４０−３及び４０−４を有する場合のそれぞれの矩形波発生器が発生する矩形波（８０−１、８０−１、８０−１及び８０−１）の一例を示す図である。それぞれの矩形波は、試験波形に基づいた電圧値及び時間幅を有する。また、それぞれの矩形波の立ち上がりタイミング及び立ち下がりタイミングは、基準クロックの周期に依らず調整することができる。
【００３７】
図６（ｂ）は、波形合成部４２が図６（ａ）で示される４つの矩形波の電圧値を加算して得られる合成波８２を示す図である。波形合成部４２は、それぞれの矩形波を合成して、多値の合成波を生成する。各々の矩形波の時間幅を基準クロックの周期に依らず調整できるので、合成波８２の電圧が変動する時間間隔を基準クロックの周期に依らず任意に調整できる。従って、従来の波形発生器１０より精度のよい試験波形を生成できる。例えば、基準クロックの周波数を高くしなくとも精度の高い試験波形を生成できる。また、例えば、矩形波出力部５８がＤ／Ａ変換器の場合、従来の波形発生器１０が有するＤ／Ａ変換器２４より低速に動作するＤ／Ａ変換器であっても従来よりも精度の高い試験波形を生成することができる。
【００３８】
図６（ｃ）は、波形出力部４４が図６（ｂ）で示される合成波８２から所定の周波数成分を取り除く処理をして得られる試験波形８４を示す図である。試験波形８４は、例えばローパスフィルタであってよく、合成波８２から高周波成分を取り除くことで、図６（ｂ）に示されるような波形から試験波形８４を生成することができる。図６（ｂ）に示した合成波８２が精度よく生成できるので、精度の高い試験波形８４が生成できる。また、波形出力部４４により所定の周波数成分が取り除かれるので、試験波形８４は、合成波８２の頂点を結んで得られる波形より低い電圧値の波形になる。従って、図６（ａ）で示した矩形波の電圧値は、波形出力部４４により取り除かれる周波数成分を考慮して設定されることが好ましい。
【００３９】
図７は、複数の矩形波の一例と、それらの矩形波を合成して得られる合成波の一例を示す図である。この図において、横軸は時間を表し、縦軸は電圧値を表している。複数の矩形波生成器（４０−１〜４０−ｎ）のいずれかは、時間２から時間７において、電圧値（振幅）１Ｖを発生して、図７（ａ）に示される矩形波を生成する。複数の矩形波生成器（４０−１〜４０−ｎ）のいずれかは、時間３から時間５において、電圧値（振幅）２Ｖを発生して、図７（ｂ）に示される矩形波を生成する。複数の矩形波生成器（４０−１〜４０−ｎ）のいずれかは、時間４から時間６において、電圧値（振幅）−１Ｖを発生して、図７（ｃ）に示される矩形波を生成する。
【００４０】
図７（ｄ）は、図７（ａ）、（ｂ）で示される矩形波を加算して得られる合成波８２を示す。合成波８２は、時間２から時間３において電圧値１Ｖ、時間３から時間５において電圧値３Ｖ、時間５から時間７において電圧値１である。
【００４１】
図７（ｅ）は、図７（ａ）、（ｂ）、（ｃ）で示される矩形波を加算して得られる合成波８２を示す。合成波８２は、時間２から時間３において電圧値１Ｖ、時間３から時間４において電圧値３Ｖ、時間４から時間５において電圧値２Ｖ、時間５から時間６において電圧値０Ｖ、時間６から時間７において電圧値１Ｖである。図７（ｄ）、（ｅ）に示されるように、複数の矩形波を合成することで、多値の合成波を複数生成することができる。また、図７において、それぞれの矩形波の立ち上がりタイミングと、立ち下がりタイミングは、一定間隔毎になっているが、別の実施形態においては、それぞれの矩形波の立ち上がりタイミングと、立ち下がりタイミングは、一定間隔毎でなくてもよい。図７に示されるような矩形波を合成することをこの明細書において電圧値方向の合成と呼ぶ。
【００４２】
図８は、複数の矩形波の一例と、それらの矩形波を合成して得られる合成波の一例を示す図である。この図において、横軸は時間を表し、縦軸は電圧値を表している。複数の矩形波生成器（４０−１〜４０−ｎ）のいずれかは、時間２から時間３において、電圧値（振幅）１Ｖを発生して、図８（ａ）に示される矩形波を生成する。複数の矩形波生成器（４０−１〜４０−ｎ）のいずれかは、時間３から時間５において、電圧値（振幅）２Ｖを発生して、図８（ｂ）に示される矩形波を生成する。複数の矩形波生成器（４０−１〜４０−ｎ）のいずれかは、時間５から時間７において、電圧値（振幅）１Ｖを発生して、図８（ｃ）に示される矩形波を生成する。
【００４３】
図８（ｄ）は、図８（ａ）、（ｂ）、（ｃ）で示される矩形波を加算して得られる合成波８２を示す。合成波８２は、時間２から時間３において電圧値１Ｖ、時間３から時間５において電圧値２Ｖ、時間５から時間７において電圧値１である。図８（ａ）、（ｂ）、（ｃ）に示す矩形波のように、一方の矩形波の立ち下がりのタイミングで、他方の矩形波が立ち上がる矩形波を生成してもよい。図８に示されるような矩形波の合成を合成することをこの明細書において時間方向の合成と呼ぶ。
【００４４】
図９は、図７に示した矩形波の電圧値方向の合成と、図８に示した矩形波の時間方向の合成が同時に起こるようにそれぞれの矩形波を発生した場合の合成波を示す図である。この図において、横軸は時間を表し、縦軸は電圧値を表している。複数の矩形波生成器（４０−１〜４０−ｎ）のいずれかは、時間２から時間４において、及び時間６から時間７において、電圧値（振幅）１Ｖを発生して、図９（ａ）に示される矩形波を生成する。複数の矩形波生成器（４０−１〜４０−ｎ）のいずれかは、時間３から時間７において、電圧値（振幅）２Ｖを発生して、図９（ｂ）に示される矩形波を生成する。複数の矩形波生成器（４０−１〜４０−ｎ）のいずれかは、時間４から時間６において、電圧値（振幅）−１Ｖを発生して、図９（ｃ）に示される矩形波を生成する。
【００４５】
図９（ｄ）は、図９（ａ）、（ｂ）、（ｃ）で示される矩形波を加算して得られる合成波８２を示す。合成波８２は、時間２から時間３において電圧値１Ｖ、時間３から時間４において電圧値３Ｖ、時間４から時間６において電圧値１、時間６から時間７において電圧値３Ｖである。図９（ａ）、（ｂ）、（ｃ）に示す矩形波のように、それぞれの矩形波を生成してもよい。
【００４６】
図１０は、図５を用いて説明した矩形波生成器４０ａの動作をより具体的に説明するのに用いる図である。図１０（ａ）、（ｂ）において、矩形波パターンは、波形メモリ５０に格納されている電圧値の情報を示す。タイミングは、矩形波出力部５８が電圧値を出力するタイミングを示す。矩形波は、矩形波出力部５８から出力される矩形波を示す。タイミング生成部５６は、周期ＴＲで供給される基準クロックに基づいてタイミングを発生する。
【００４７】
図１０（ａ）は、基準クロックのタイミングからＴＡずれたタイミングで、矩形波の立ち上がり、及び立ち下がりを発生する様子を示す図である。矩形波の立ち上がりタイミングと、立ち下がりタイミングであるＴＡは、タイミングメモリ５４に格納されている。
【００４８】
第１の基準クロックが供給されると、タイミングメモリ５４は、基準クロックをＴＡ遅延させることを指定する遅延データをタイミング調整器５２に出力する。タイミング調整器５２は、基準クロックをＴＡ遅延して電圧値を出力するタイミングを矩形波出力部５８に出力する。矩形波出力部５８は、タイミング調整器５２に基準クロックが供給されたタイミングからＴＡ遅延したタイミングで矩形波パターン"１"を出力する。例えば、矩形波パターン"１"は、正の電圧値を生成する。
【００４９】
第１の基準クロックが供給されてから、ＴＲ時間後に第２の基準クロックが供給されるとタイミングメモリ５４は、基準クロックをＴＡ遅延させることを指定する遅延データをタイミング調整器５２に出力する。タイミング調整器５２は、基準クロックをＴＡ遅延して電圧値を出力するタイミングを矩形波出力部５８に出力する。矩形波出力部５８は、タイミング調整器５２に基準クロックが供給されたタイミングからＴＡ遅延したタイミングで矩形波パターン"０"を出力する。例えば、矩形波パターン"０"は、０Ｖの電圧値を生成する。このように、基準クロックのタイミングから任意の時間ずらして矩形波を生成することができる。
【００５０】
図１０（ｂ）は、基準クロックのタイミングからＴＡずれたタイミングで、矩形波の立ち上がりを発生し、基準クロックのタイミングからＴＢずれたタイミングで、矩形波の立ち下がりを発生する様子を示す図である。
【００５１】
第１の基準クロックが供給されると、タイミングメモリ５４は、基準クロックをＴＡ遅延させることを指定する遅延データをタイミング調整器５２に出力する。タイミング調整器５２は、基準クロックをＴＡ遅延して電圧値を出力するタイミングを矩形波出力部５８に出力する。矩形波出力部５８は、タイミング調整器５２に基準クロックが供給されたタイミングからＴＡ遅延したタイミングで矩形波パターン"１"を出力する。例えば、矩形波パターン"１"は、正の電圧値を生成する。
【００５２】
第１の基準クロックが供給されてから、ＴＲ時間後に第２の基準クロックが供給されるとタイミングメモリ５４は、基準クロックをＴＢ遅延させることを指定する遅延データをタイミング調整器５２に出力する。タイミング調整器５２は、基準クロックをＴＢ遅延して電圧値を出力するタイミングを矩形波出力部５８に出力する。矩形波出力部５８は、タイミング調整器５２に基準クロックが供給されたタイミングからＴＢ遅延したタイミングで矩形波パターン"０"を出力する。例えば、矩形波パターン"０"は、０Ｖの電圧値を生成する。このように、矩形波の立ち上がりタイミングと、立ち下がりタイミングとを基準クロックのタイミングから異なる時間ずらして矩形波を生成することができる。
【００５３】
図１１は、矩形波の立ち上がりタイミング及び立ち下がりタイミングを任意に設定できることにより得られる効果を説明する図である。図１１において、実線部分が図１を用いて説明した従来の波形発生器１０により生成される試験波形を示し、点線部分が図４を用いて説明した波形発生器３０により生成される試験波形を示す。図１を用いて説明した波形発生器１０が有するＤ／Ａ変換器２４は、基準クロックが供給されるタイミング（時間間隔一定）で試験波形を近似していたので、生成する試験波形は所望する試験波形に比べてずれてしまう。図４を用いて説明した波形発生器３０が有する矩形波生成器（４０−１〜４０−ｎ）は、それぞれの矩形波の立ち上がりタイミング及び立ち下がりタイミングを、基準クロックのタイミングに依らず変更できるので精度の高い試験波形を生成することができる。
【００５４】
図１２は、波形発生器３０の別の実施形態を示すブロック図である。図１２において図４と同様の符号を付した構成は、図４を用いて説明した同一の符号を付した構成と同一の機能を有するので詳細な説明を省略する。波形発生器３０は、基準クロック発生器２２、矩形波生成部４１、波形合成部６６及び波形出力部４４を備える。矩形波生成部４１は、矩形波生成器（４０−１〜４０−ｎ）を有する。波形合成部６６は、加算器６２及び乗算器６４を有する。矩形波生成器（４０−１〜４０−ｎ）は、それぞれ矩形波を発生して加算器６２に出力する。加算器６２は、それぞれの矩形波の電圧値を加算して第１合成波９０を生成する。乗算器６４は、矩形波生成器４０ａから供給される矩形波と第１合成波９０とを乗算して第２合成波９２を波形出力部４４に出力する。波形出力部４４は、第２合成波９２から所定の周波数成分を取り除く処理をして試験波形９４を出力する。
【００５５】
図１３は、図１２を用いて説明した波形発生器３０が発生する波形の一例を示す図である。図１３（ａ）は、矩形波生成器４０ａが生成する矩形波８６ａを示す。矩形波生成器４０ａは、電圧値１Ｖ、電圧値−１Ｖの矩形波８６ａを生成する。
【００５６】
図１３（ｂ）において、点線で示される波形は、所望する試験波形の絶対値を示す。矩形波生成器（４０ｂ、４０ｃ及び４０ｄ）は、点線で示される波形を生成するための矩形波を生成する。加算器６２は、矩形波生成器（４０ｂ、４０ｃ及び４０ｄ）から供給される矩形波を加算して第１合成波９０（実線）を生成する。
【００５７】
図１３（ｃ）は、矩形波８６ａと第１合成波９０を乗算して得られる第２合成波９２（実線）を示す。図１３（ｃ）において、点線で示される波形は、所望する試験波形を示す。
【００５８】
図１３（ｄ）は、波形出力部４４から出力される試験波形９４（実線）を示す図である。図１３（ｄ）において、点線で示される波形は第２合成波９２を示す。本実施形態においては、複数の矩形波を合成して得られた合成波に、矩形波を乗算して所望する試験波形を生成することができる。また、複数の矩形波の立ち上がりタイミングと、立ち下がりタイミングとを基準クロックのタイミングとずらすことができるので、精度の高い試験波形を生成することができる。
【００５９】
図１４は、波形発生器３０の１つの実施形態を示す。波形発生器３０は、基準クロック発生器２２、タイミング生成部５６、波形メモリ５０、矩形波生成部４１、選択部９０、切替部９２、及び波形合成部４２を備える。矩形波生成部４１は、矩形波を生成する矩形波生成器（４０−１〜４０−Ｎ）を有する。波形合成部４２は、抵抗器（８０、８２、８４、８６）を有する。また、波形発生器３０は、波形合成部４２において生成した信号が有する所定の周波数成分だけを取り除くフィルタを更に有してもよい。
【００６０】
基準クロック発生器２２は、基準クロックをタイミング生成部５６に出力する。タイミング生成部５６は、基準クロック発生器２２から供給される基準クロックに基づいて、矩形波出力部５８による電圧値を発生させるタイミングを生成し、波形メモリ５０及び矩形波生成部４１に供給する。波形メモリ５０は、矩形波の電圧値の情報、すなわち矩形波パターンを格納し、基準クロックのタイミングで矩形波の電圧値の情報を矩形波生成部４１に出力する。別の実施例においては、各々の矩形波生成器（４０−１〜４０−Ｎ）が、波形メモリ５０及びタイミング生成部５６を有してもよい。
【００６１】
矩形波生成部は、波形メモリ５０から供給された電圧値の情報を、Ｎ桁（Ｎは２以上の整数）のＭ進数（Ｍは２以上の整数）に変換し、Ｎ桁のＭ進数に対応する論理値を示す電圧値であるＮ個の論理電圧値を生成することが好ましい。本実施例において、矩形波生成器（４０−１〜４０−Ｎ）は、各々が当該Ｎ桁に対応し、各々が当該Ｍ進数の論理電圧値を生成する。例えば、矩形波生成器（４０−１〜４０−Ｎ）は、ディジタル回路試験用のドライバであってよい。矩形波生成部４１が、当該電圧値の情報をＮ桁の３進数に変換する場合には、矩形波生成器（４０−１〜４０−Ｎ）は、Ｈ論理を示す電圧値、Ｌ論理を示す電圧値、またはＨ論理を示す電圧値とＬ論理を示す電圧値との中点の電圧値のいずれかを選択して出力してよい。また、矩形波生成器（４０−１〜４０−Ｎ）は、各々が矩形波生成器（４０−１〜４０−Ｎ）の出力電圧を制御する電圧制御部を有してもよい。
【００６２】
波形合成部４２は、矩形波生成部４１から供給されたＮ個の論理電圧値を合成する。波形合成部４２は、Ｎ個の論理電圧値にそれぞれ重みを付けて合成し、波形を生成することが好ましい。例えば、波形合成部４２は、Ｋ番目（Ｋは１以上、Ｎ以下の整数）の矩形波生成器４０−Ｋから供給された論理電圧値を、（１／Ｍ）Ｋ倍して合成し、所望の波形を発生してよい。例えば、波形合成部４２は、Ｄ／Ａ変換器であってもよい。
【００６３】
本実施例において、矩形波生成器（４０−１〜４０−Ｎ）は、波形メモリの電圧値の情報に基づいて、当該電圧値の情報を３進数変換して論理電圧値を生成し、当該論理電圧値を波形合成部４２に供給する。各々の矩形波生成器（４０−１〜４０−Ｎ）は、Ｈ論理を示す電圧値、Ｌ論理を示す電圧値、またはＨ論理であるかＬ論理であるかを検出するためのコンパレータ参照電圧のいずれかを選択することにより、当該電圧値の情報を３進数変換する。
【００６４】
本実施例において、波形合成部４２は、３進数変換された当該電圧値の情報のＮ桁に対応するＮ個の論理電圧値を入力とし、複数の抵抗器（８０、８２、８４、８６）を含む抵抗ラダー回路を有する。このとき、Ｎ個の矩形波生成器（４０−１〜４０−Ｎ）は、各々Ｎ個の節点（８８−１〜８８−Ｎ）に電気的に接続され、各々の節点（８８−１〜８８−Ｎ）は、所定の抵抗値を有する抵抗器８４を介して接続されるのが好ましい。
波形合成部４２において、Ｋ番目の矩形波生成器（４０−Ｋ）から供給された論理電圧値は、Ｋ番目の節点（８８−Ｋ）において１／Ｍ倍に降圧されるのが好ましく、また、Ｋ番目の節点（８８−Ｋ）における電圧値は、（Ｋ−１）番目の節点（８８−（Ｋ−１））において（１／Ｍ）倍に降圧されることが好ましい。
【００６５】
例えば、波形合成部４２に含まれる抵抗器（８０、８２、８４、８６）は、抵抗器８２の抵抗値を３Ｒとした場合に、抵抗器８４の抵抗値は２Ｒであることが好ましく、また、各々の抵抗器８４は、一端が接地されるのが好ましい。このとき、抵抗器８０の抵抗値は、矩形波生成器（４０−１〜４０−Ｎ）から、抵抗器８０までのインピーダンスの和が３Ｒになるように設定されるのが好ましく、また、抵抗器８６は、被試験デバイスから抵抗器８６までのインピーダンスの和が３Ｒになるように設定されるのが好ましい。例えば、矩形波生成部４１と、波形合成部４２との間に伝送線が設けられる場合には、当該伝送線のインピーダンスを考慮する。
【００６６】
Ｋ番目の矩形波生成器（４０−Ｋ）から出力された論理電圧値は、Ｋ番目の節点（８０−Ｋ）において１／３倍に降圧され、また、（Ｋ−１）番目の節点（８０−（Ｋ−１））において、当該論理電圧値はさらに１／３倍に降圧される。従って、波形合成部４２は、各々の矩形波生成器（４０−１〜４０−Ｎ）が出力する論理電圧値の各々に対して重み付けをして合成し、所望の波形を生成することができる。
【００６７】
図１５は、アナログ信号をディジタル信号に変換するＡ／Ｄ変換部を有する電気部品である被試験デバイスを試験する試験装置の他の実施形態を示す。当該試験装置は、アナログ回路とディジタル回路が混在する被試験デバイスを試験するミクスドシグナル試験装置であってよい。
【００６８】
試験装置は、試験信号発生部１２０、信号入出力部１２及び比較部１６を備える。試験信号発生部１２０は、被試験デバイスの直流試験を行う直流試験部１００および波形発生器３０を有する。試験信号発生部１２０は、ディジタル回路の試験を行うディジタル信号試験装置であってよい。
【００６９】
波形発生器３０は、被試験デバイス１８の試験に用いる試験波形を発生して、試験波形を信号入出力部１２に出力する。また、波形発生器３０は、試験波形を印加された被試験デバイス１８から出力されるべき期待値を比較部１６に出力する。信号入出力部１２は、波形発生器３０から供給された試験波形を被試験デバイス１８に印加する。被試験デバイス１８は、印加された試験波形に対する出力値を信号入出力部１２に出力する。信号入出力部１２は、出力値を比較部１６に出力する。比較部１６は、出力値と期待値とを比較して被試験デバイス１８の良否を判定する。
【００７０】
図１６は、波形発生器３０の１つの実施形態を示す。波形発生器３０は、基準クロック発生器２２、タイミング生成部５６、波形メモリ５０、矩形波生成部４１、選択部１０２、切替部１０４、及び波形合成部４２を備える。矩形波生成部４１は、矩形波生成器（４０−１〜４０−Ｎ）を有する。波形合成部４２は、抵抗器（９０、９２、９４）を有する。
【００７１】
選択部１０２は、被試験デバイスと試験信号発生部１２０との接続状態を試験するコンタクト試験などの直流試験を行う場合に、端子１０２ａに切り替えることにより、直流試験部１００と波形合成部４２とを接続する。このとき、切替部１０４はオープンとし、矩形波生成部４１と波形合成部４２とを接続しないのが望ましい。また、被試験デバイスにアナログ信号を供給し、アナログ信号試験を行う場合に、選択部１０２は端子１０２ｂに切り替え、また、切替部１０４は短絡することにより、矩形波生成部４１と波形合成部４２とを接続するのが望ましい。また、選択部１０２は、被試験デバイスとの間のインピーダンスが最小である矩形波生成器（４０−１）または直流試験部１００のいずれか一方を、波形合成部４２に電気的に接続することが好ましい。このとき、切替部１０４は、被試験デバイスとの間のインピーダンスが最小である矩形波生成器の矩形波生成器（４０−１）と、波形合成部４２とを電気的に接続するか否かを各々切り替えることが好ましい。
基準クロック発生器２２は、基準クロックをタイミング生成部５６に出力する。タイミング生成部５６は、基準クロック発生器２２から供給される基準クロックに基づいて、矩形波出力部５８による電圧値を発生させるタイミングを生成し、波形メモリ５０及び矩形波生成部４１に供給する。波形メモリ５０は、矩形波の電圧値の情報、すなわち矩形波パターンを格納し、基準クロックのタイミングで矩形波の電圧値の情報を矩形波生成部４１に出力する。別の実施例においては、各々の矩形波生成器（４０−１〜４０−Ｎ）が、波形メモリ５０及びタイミング生成部５６を有してもよい。
【００７２】
矩形波生成部は、波形メモリ５０から供給された電圧値の情報を、Ｎ桁（Ｎは２以上の整数）のＭ進数（Ｍは２以上の整数）に変換し、Ｎ桁のＭ進数に対応する論理値を示す電圧値であるＮ個の論理電圧値を生成することが好ましい。本実施例において、矩形波生成器（４０−１〜４０−Ｎ）は、各々が当該Ｎ桁に対応し、各々が当該Ｍ進数の論理電圧値を生成する。例えば、矩形波生成器（４０−１〜４０−Ｎ）は、ディジタル回路試験用のドライバであってよい。矩形波生成部４１が、当該電圧値の情報をＮ桁の３進数に変換する場合には、矩形波生成器（４０−１〜４０−Ｎ）は、Ｈ論理を示す電圧値、Ｌ論理を示す電圧値、またはＨ論理を示す電圧値とＬ論理を示す電圧値との中点の電圧値のいずれかを選択して出力してよい。また、矩形波生成器（４０−１〜４０−Ｎ）は、各々が矩形波生成器（４０−１〜４０−Ｎ）の出力電圧を制御する電圧制御部を有してもよい。
【００７３】
波形合成部４２は、矩形波生成部４１から供給されたＮ個の論理電圧値を合成する。波形合成部４２は、Ｎ個の論理電圧値にそれぞれ重みを付けて合成し、波形を生成することが好ましい。例えば、波形合成部４２は、Ｊ番目（Ｊは１以上、（Ｎ−１）以下の整数）の矩形波生成器４０−Ｊから供給された論理電圧値を、（１／Ｍ）Ｊ倍して合成し、所望の波形を発生してよい。例えば、波形合成部４２は、Ｄ／Ａ変換器であってもよい。また、矩形波生成器（４０−１〜４０−Ｎ）は、予め、論理電圧値を１／Ｍ倍した電圧値を波形合成部４２に供給してもよい。
本実施例において、矩形波生成器（４０−１〜４０−（Ｎ−１））は、波形メモリの電圧値の情報に基づいて、当該電圧値の情報を２進数変換して論理電圧値を生成し、当該論理電圧値を波形合成部４２に供給する。各々の矩形波生成器（４０−１〜４０−（Ｎ−１））は、Ｈ論理を示す電圧値またはＬ論理を示す電圧値のいずれかを選択することにより、当該電圧値の情報を２進数変換する。また、Ｎ番目の矩形波生成器４０Ｎは、当該電圧値の情報に対応する論理電圧値を、１／２倍した降圧論理電圧値を波形合成部４２に供給する。別の実施例において、Ｎ番目の矩形波生成器４０Ｎは、当該論理電圧値を出力し、当該論理電圧値を他の回路において１／２倍に降圧した降圧論理電圧値を波形合成部４２に供給してもよい。
【００７４】
本実施例において、波形合成部４２は、２進数変換された当該電圧値の情報のＮ桁に対応するＮ個の論理電圧値を入力とし、複数の抵抗器（９０、９２、９４）を含む抵抗ラダー回路を有する。このとき、Ｎ個の矩形波生成器（４０−１〜４０−（Ｎ−１））は、各々（Ｎ−１）個の節点（９６−１〜９６−（Ｎ−１））に電気的に接続され、各々の節点（９６−１〜９６−（Ｎ−１））は、所定の抵抗値を有する抵抗器９２を介して接続されるのが好ましい。
【００７５】
波形合成部４２において、Ｊ番目の矩形波生成器（４０−Ｊ）から供給された論理電圧値は、Ｊ番目の節点（９６−Ｊ）において１／Ｍ倍に降圧されるのが好ましく、また、Ｊ番目の節点（９６−Ｊ）における電圧値は、（Ｊ−１）番目の節点（８８−（Ｊ−１））において１／Ｍ倍に降圧されることが好ましい。
【００７６】
また、Ｎ番目の矩形波生成器４０Ｎは、（Ｎ−１）番目の節点（９６（Ｎ−１））に接続されるのが好ましい。そして、Ｎ番目の矩形波生成器４０Ｎから出力され、論理電圧値を１／Ｍ倍に降圧した降圧論理電圧値は、（Ｎ−１）番目の節点（９６−（Ｎ−１））において、当該降圧論理電圧値の１／Ｍ倍の電圧値を示すことが好ましい。
【００７７】
例えば、波形合成部４２に含まれる抵抗器（９０、９２、９４）は、抵抗器９２の抵抗値をＲとした場合に、抵抗器９０の抵抗値は、矩形波生成器（４０−１〜４０−Ｎ）から、抵抗器８０までのインピーダンスの和が２Ｒになるように設定されるのが好ましい。また、抵抗器９４の抵抗値は、被試験デバイスから抵抗器９４までのインピーダンスの和が２Ｒになるように設定されるのが好ましい。例えば、矩形波生成部４１と、波形合成部４２との間に伝送線が設けられる場合には、当該伝送線のインピーダンスを考慮する。
【００７８】
Ｊ番目の矩形波生成器（４０−Ｊ）から出力された論理電圧値は、Ｊ番目の節点（８０−Ｊ）において１／２倍に降圧され、また、（Ｊ−１）番目の節点（８０−（Ｊ−１））において、当該論理電圧値はさらに１／２倍に降圧される。また、Ｎ番目の矩形波生成器（４０−Ｎ）から出力された降圧論理電圧値は、（Ｎ−１）番目の節点（９６−（Ｎ−１））において、当該降圧論理電圧値が１／２倍に降圧された電圧値を示す。従って、波形合成部４２は、各々の矩形波生成器（４０−１〜４０−Ｎ）が出力する論理電圧値の各々に対して重み付けをして合成し、所望の波形を生成することができる。
【００７９】
図１７は、波形合成部４２の他の実施形態を示す。波形合成部４２は、複数の抵抗器（１１０、１１２、１１４）を有する。矩形波生成部４１が、Ｎ桁のＭ進数に対応する論理電圧値を出力する場合に、波形合成部４２は、Ｎ個の論理電圧値に各々Ｍ進の重み付けを行い、論理電圧値を合成して出力する。抵抗器（１１０、１１２）の抵抗値は、矩形波生成器（４０−１〜４０−Ｎ）から、抵抗器１１０までのインピーダンスの和と、抵抗器１１２の抵抗値との比が、Ｍ：Ｍ／２となるように設定されるのが好ましい。また、抵抗器１１４の抵抗値は、被試験デバイスから抵抗器１１４までのインピーダンスの和と、抵抗器１１２の抵抗値との比が、Ｍ／２：Ｍとなるように設定されるのが好ましい。即ち、波形合成部４２は、インピーダンス整合が取れ、供給されるＭ値をとり得る論理電圧値に対して、Ｍの冪乗の重み付けをして合成することができる回路であればよい。
【００８０】
本発明による波形発生器３０は、波形合成部４２に含まれる抵抗器（９０、９２、９４、１１０，１１２、１１４）は接地されない。そのため、直流試験を行う場合に、直流試験部１００において発生した電流を、非常に効率よく被試験デバイスに供給することができる。また、波形発生器３０は、波形合成部４２と被試験デバイスとの間に、直流試験またはアナログ信号試験のいずれか一方を選択するリレーやスイッチなどの選択部を有しないため、アナログ信号試験を行う場合であっても、当該選択部の影響によるアナログ試験信号の劣化を大幅に低減することができる。さらに、本発明による試験装置は、ディジタル回路試験装置に含まれるドライバを使用して所望のアナログ試験波形を発生することができる。そのため、任意波形発生装置を必要とせず、試験装置を大幅に小型化することができる。
【００８１】
図１８は、半導体デバイスが半導体デバイス自身が有するＡ／Ｄ変換部を自己診断する半導体デバイスの１つの実施形態を示すブロック図である。図１４において、図３が有する構成と同一の機能を有する構成は、図３の構成と同一の符号を付してある。また、同一の符号を付した構成は、同一の符号を付した構成の機能と同一なので説明を省略する。半導体デバイス３８は、被試験デバイス部３４及び試験部３６を備える。被試験デバイス部３４は、Ａ／Ｄ変換部３２を有する。試験部３６は、波形発生器３０及び比較部１６を有する。
【００８２】
波形発生器３０は、Ａ／Ｄ変換部３２の試験に用いる試験波形を発生して、試験波形をＡ／Ｄ変換部３２に印加する。また、波形発生器３０は、試験波形を印加されたＡ／Ｄ変換部３２から出力されるべき期待値を比較部１６に出力する。Ａ／Ｄ変換部３２は、印加された試験波形に対する出力値を比較部１６に出力する。比較部１６は、出力値と期待値とを比較してＡ／Ｄ変換部３２の良否を判定する。
【００８３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００８４】
【図１】従来の波形発生器１０を示すブロック図である。
【図２】図１を用いて説明した波形発生器１０が有するＤ／Ａ変換部２４から出力される電圧値を示す。
【図３】試験装置を示すブロック図である。
【図４】波形発生器３０の１つの実施形態を示すブロック図である。
【図５】矩形波生成器４０ａの１つの実施形態を示すブロック図である。
【図６】矩形波の一例を示す図である。
【図７】矩形波の一例を示す図である。
【図８】矩形波の一例を示す図である。
【図９】矩形波の一例を示す図である。
【図１０】図５で説明した矩形波生成器４０ａの動作を説明するのに用いる図である。
【図１１】矩形波の立ち上がりタイミング及び立ち下がりタイミングを任意に設定できることにより得られる効果を説明する図である。
【図１２】波形発生器３０の別の実施形態を示すブロック図である。
【図１３】図１２を用いて説明した波形発生器３０が発生する波形の一例を示す図である。
【図１４】波形発生器３０の１つの実施形態を示す。
【図１５】アナログ信号をディジタル信号に変換するＡ／Ｄ変換部を有する電気部品である被試験デバイスを試験する試験装置の他の実施形態を示す。
【図１６】波形発生器３０の１つの実施形態を示す。
【図１７】波形合成部４２の他の実施形態を示す。
【図１８】試験部を有する半導体デバイス３８を示すブロック図である。
【符号の説明】
【００８５】
２０  波形メモリ
２２  基準クロック発生器
２４  Ｄ／Ａ変換部
２６  波形出力部
１８  被試験デバイス
３０  波形発生器
１２  信号入出力部
１６  比較器
４０ａ〜ｎ  矩形波発生器
４１  矩形波発生部
４２  波形合成部
４４  波形出力部
８０ａ〜ｎ  矩形波
８２  合成波
８４  試験波形
５０  波形メモリ
５２  タイミング調整器
５４  タイミングメモリ
５６  タイミング生成部
５８  矩形波出力部
６０  電圧制御部
６２  加算器
６４  乗算器
６６  波形合成部
８６ａ  矩形波
９０  第１合成波
９２  第２合成波
９４  試験波形
８０、８２、８４、８６  抵抗器
８８―１〜Ｎ  接点
１００  直流試験部
１２０  試験信号発生部
１０２  選択部
１０２ａ〜ｂ  端子
１０４  切替部
９０、９２、９４  抵抗器
９６−１〜（Ｎ−１）  接点
１１０、１１２、１１４  抵抗器
３２  Ａ／Ｄ変換部
３４  被試験デバイス部
３６  試験部
３８  半導体デバイス
【図１】
2004333512.tif 000003
【図２】
2004333512.tif 000004
【図３】
2004333512.tif 000005
【図４】
2004333512.tif 000006
【図５】
2004333512.tif 000007
【図６】
2004333512.tif 000008
【図７】
2004333512.tif 000009
【図８】
2004333512.tif 000010
【図９】
2004333512.tif 000011
【図１０】
2004333512.tif 000012
【図１１】
2004333512.tif 000013
【図１２】
2004333512.tif 000014
【図１３】
2004333512.tif 000015
【図１４】
2004333512.tif 000016
【図１５】
2004333512.tif 000017
【図１６】
2004333512.tif 000018
【図１７】
2004333512.tif 000019
【図１８】
2004333512.tif 000020