(57)【要約】【課題】ＣＭＯＳイメージセンサの転送ゲートの領域で生成された暗電流を低減することでノイズを低減し、ダイナミックレンジを高め、画質を全体的に改良する。【解決手段】ＣＭＯＳイメージセンサ６５は、第１の導電性型を有する基板７３と、入射光を捉え、電荷に変換する光検出器６９と、前記光検出器６９からの電荷を通過させる転送ゲートと、前記転送ゲートの長さ及び幅全体に実質的に沿って延びる、基板内の強化された導電性を有する第１の導電性型の領域７５と、を含む。【選択図】図３
2004221578.tif 000002
【特許請求の範囲】
【請求項１】
ＣＭＯＳイメージセンサであって、
（ａ）第１の導電性型を有する基板と、
（ｂ）入射光を捉え、電荷に変換する光検出器と、
（ｃ）前記光検出器からの電荷を通過させる転送ゲートと、
（ｄ）前記転送ゲートの長さ及び幅全体に実質的に沿って延びる、基板内の強化された導電性を有する第１の導電性型の領域と、
を含む、ＣＭＯＳイメージセンサ。
【請求項２】
請求項１に記載のＣＭＯＳイメージセンサにおいて、前記第１の導電性型はｐ型である、ＣＭＯＳイメージセンサ。
【請求項３】
請求項１に記載のＣＭＯＳイメージセンサにおいて、前記光検出器はフォトダイオードである、ＣＭＯＳイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサの分野に関し、より詳細には、転送ゲートを有し、転送ゲートの領域によって規定される導電性の強化された領域を基板に有するＣＭＯＳイメージセンサに関する。
【背景技術】
【０００２】
図１を参照すると、従来技術のＣＭＯＳイメージセンサ１０は、基板５に組み込まれたソリッドステートイメージャである。各画素は、一般に、感光性領域２０、リセットトランジスタ３０、電荷転送領域４０、絶縁層４２によって基板５から隔てられた転送ゲート電極４５、電荷電圧変換領域５０、及び増幅器６０を含む。これらのＣＭＯＳセンサでは、装置の複数の領域で暗電流が生成される。かかる従来技術の装置では、感光性領域２０における暗電流の低減に対処しているが、暗電流は電荷転送領域４０でも生成される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般的な処理及びデザインでは、かつ短チャネルの影響により、今日のＣＭＯＳイメージセンサの電荷転送領域４０は、基本的に、「通常オン」のチャンネル領域または空乏モードタイプのＮＭＯＳＦＥＴである。ＣＣＤベースのイメージングシステムとは異なり、これらのＣＭＯＳシステムに使用される一般的な電源は単極（例えば、＋３．３Ｖ）である。このように、ＣＭＯＳセンサ１０の転送ゲート４５の「オフ」状態電圧は０Ｖ（接地）の最小値に制限される。よって、転送ゲートの表面が「オフ」されないため、比較的多量の暗電流がこの領域に生成される。この暗電流、またはその一部が、集積期間中にフォトダイオードに漏れ、過度のノイズを生み、その結果、装置の撮像性能を制限する可能性がある。この問題を防ぐため、表面領域がオフ状態（Ｖｇ＝０Ｖ）において（ホールで）蓄積される電荷転送領域４０を提供し、過度の暗電流の生成を解消することが望ましい。
【課題を解決するための手段】
【０００４】
本発明は、上記の問題を１つ以上解決するものである。簡単に要約すると、本発明の１態様によれば、ＣＭＯＳイメージセンサは、（ａ）第１の導電性型の基板と、（ｂ）入射光を捉え、これを電荷に変換する光検出器と、（ｃ）光検出器からの電荷を通過させるための転送ゲートと、（ｄ）前記転送ゲートの全体の長さ及び幅に実質的に沿って延びる、基板内の、導電性が強化された第１の導電性型の領域と、を含む。
【０００５】
本発明の、上記及び他の態様、目的、特性及び効果については、以下に示す好ましい実施形態の詳細な説明及び請求の範囲から、及び添付の図面を参照してより明確に理解できる。
【発明の効果】
【０００６】
本発明は、ＣＭＯＳイメージセンサの転送ゲートの領域で生成された暗電流を低減することでノイズを低減し、ダイナミックレンジを高め、画質を全体的に改良する。
【発明を実施するための最良の形態】
【０００７】
以下、本発明を実施するための最良の形態（以下、実施形態という）について、図面に基づいて説明する。図２及び図３は、本発明の実施形態に係るＣＭＯＳソリッドステートイメージセンサ６５の上面図および側面図である。ＣＭＯＳソリッドステートイメージセンサ６５は基板７３に組み込まれ、各画素は、一般に、集積期間中に入射光を集光してこの光を電荷に変換する光検出領域６９を含む。この光検出領域６９は、好ましい実施形態として図３に示されるフォトダイオードまたはピンフォトダイオードでもよい。ピンフォトダイオードの場合、基板と同じ導電型のピン層７２をフォトダイオードインプラント７０の頂部に配置する。フォトダイオードインプラント７０は、基板７３と逆の導電性型である。センサはさらに、基板７３及び転送ゲート電極７６の導電性に対して強化された導電性を有する転送領域７５ａを含む。転送ゲート電極７６は、絶縁材料７４によって基板７３から隔てられている。転送ゲート電極７６にパルスを印加すると、電荷が光検出領域６９から電荷電圧変換領域８０に転送される。電荷電圧変換領域８０の電位は、リセットトランジスタ９０によって予め基準レベルにリセットされている。増幅器１００が電荷電圧変換領域８０に接続され、当業界で周知のように、チップの別の回路への電圧をバッファリングする。
【０００８】
上述のように、転送ゲートの領域で生成される暗電流を低減する目的で、転送領域７５ａは、基板７３の導電性に対して導電性が強化されている。このように暗電流が低減する結果、ノイズが低減し、ダイナミックレンジが増加し、画質が全体的に改善される。なお、基板は好ましくはｐ型導電性であり、転送領域７５ａは、基板７３と同じタイプ、すなわちこの実施形態ではｐ型導電性のさらなるドーパントを有する。
【０００９】
図４には、本発明の別の実施形態が示される。この実施形態では、強化されたｐ型導電性層７５は、ピン層７２（通常イオン注入によって形成される）の実質的な長さ及び幅を延び、ピン領域７１の一部になっている。強化された導電性層７５は、転送領域７５ａ及び別の部分７５ｂを含む。ここで、部分７５ｂは光検出領域６９内にある。ピン領域７１は、ピン層７２と強化されたｐ型導電性層７５ｂとの組み合わせから形成されている。
【図面の簡単な説明】
【００１０】
【図１】従来技術のＣＭＯＳイメージセンサを示す図である。
【図２】本発明の実施形態に係るＣＭＯＳイメージセンサの上面図である。
【図３】本発明の実施形態に係るＣＭＯＳイメージセンサの側面図である。
【図４】本発明の別の実施形態を示す図である。
【符号の説明】
【００１１】
５，７３  基板、１０  イメージセンサ、２０，６９  光検出領域、３０，９０  リセットトランジスタ、４０，８０  電荷転送領域、４２  絶縁層、４５，７６  転送ゲート電極、５０  電荷電圧変換領域、６０，１００  増幅器、６５  ＣＭＯＳソリッドステートイメージセンサ、７０  フォトダイオードインプラント、７１  ピン領域、７２  ピン層、７４  絶縁材料、７５  強化されたｐ型導電性層。
【図１】
2004221578.tif 000003
【図２】
2004221578.tif 000004
【図３】
2004221578.tif 000005
【図４】
2004221578.tif 000006