(57)【要約】【課題】マイクロデバイスチップの製造工程の作業効率化を図るとともに、強度の低いマイクロデバイスチップにかかる負荷を軽減することができる製造方法を提供する。【解決手段】フレーム１２０と、ミラー形成部１１０と、当該フレーム及びミラー形成部を連結するトーションバー１３０とを備え、かつ、前記フレーム１２０と前記ミラー形成部１１０との間に空隙部１００ａを設けたマイクロミラー素子を各々１つ以上含む複数のマイクロミラーチップ１００を基板から同時に製造する方法では、前記空隙部１００ａを形成するための基板のエッチング処理と、マイクロミラーチップ１００ごとに分割する分割溝１７０ａを形成するための基板のエッチング処理とを並行して行う。【選択図】　図１
2004053850.tif 000002
【特許請求の範囲】
【請求項１】
フレームと、ミラー形成部と、当該フレーム及びミラー形成部を連結するトーションバーとを備え、かつ、前記フレームと前記ミラー形成部との間に空隙部を設けたマイクロミラー素子を各々１つ以上含む複数のマイクロミラーチップを基板から同時に製造する方法であって、
前記空隙部を形成するための基板のエッチング処理と、マイクロミラーチップごとに分割する分割溝を形成するための基板のエッチング処理とを並行して行うことを特徴とする、マイクロミラーチップの製造方法。
【請求項２】
前記分割溝を形成するエッチング処理において、当該分割溝内で各マイクロミラーチップの少なくとも角部に隣接する箇所に基板構成材料の少なくとも一部を残すことにより強度保持部を形成する、請求項１に記載のマイクロミラーチップの製造方法。
【請求項３】
前記強度保持部は、前記トーションバーと並行して形成される、請求項２に記載のマイクロミラーチップの製造方法。
【請求項４】
前記分割溝は、縦方向分割溝と横方向分割溝とを含んでおり、当該縦方向分割溝及び／又は横方向分割溝は各マイクロミラーチップごとに横方向又は縦方向に相互にずれている、請求項１に記載のマイクロミラーチップの製造方法。
【請求項５】
前記分割溝は、各マイクロミラーチップごとに独立しており、前記基板の分割前においては、隣接する前記分割溝間に基板構成材料が残存している、請求項１に記載のマイクロミラーチップの製造方法。
【請求項６】
前記分割溝は、矩形又は非矩形である、請求項５に記載のマイクロミラーチップの製造方法。
【請求項７】
前記基板は、少なくとも１層以上の中間絶縁層を介して第１及び第２基板層を接合することにより形成された複合基板であり、当該複合基板の第１基板層側と第２基板側とに分けて前記分割溝と前記空隙部とをそれぞれ両側から形成する、請求項１ないし６のいずれか１つに記載のマイクロミラーチップの製造方法。
【請求項８】
前記第１基板層側の分割溝と前記第２基板層側の分割溝とは、前記基板の縦方向及び／又は横方向に相互に若干ずれている、請求項７に記載のマイクロミラーチップの製造方法。
【請求項９】
前記分割溝は、前記基板の結晶軸からずらして形成される、請求項１ないし８のいずれか１つに記載のマイクロミラーチップの製造方法。
【請求項１０】
基板を用いて複数のデバイスチップを同時に製造する方法であって、
前記デバイスの構造形成過程において含まれるエッチング処理と、デバイスチップごとに分割する分割溝を形成するためのエッチング処理とを並行して行うとともに、前記分割溝を形成するエッチング処理において、当該分割溝内で各デバイスチップの少なくとも角部に隣接する箇所に基板構成材料の少なくとも一部を残すことにより強度保持部を形成することを特徴とする、デバイスチップの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は、分割溝で分割することにより複数のマイクロデバイスチップを同時に製造する方法に関し、特にマイクロミラーチップの製造方法に関する。
【０００２】
【従来の技術】
従来からデバイスチップごとに分割する際、分割用の溝を形成した後に、その分割溝に沿って分割する方法が一般的に採用されている。しかし、分割溝の形成は、デバイスの構造を作製する工程とは別工程で行われている。そのようなデバイスチップの製造方法としては、例えば特開平６−２７５７１４号公報に開示されるようなものがある。
【０００３】
すなわち、上記公報に記載の製造方法では、半導体レーザ装置素子基板の構造を形成した後、図１２に示すように、半導体レーザ装置の製造プロセスを経た半導体レーザ装置素子基板１をワックス３を用いてガラス板２に貼りつけ、前記基板１の表面研削を行う（図１２（ａ））。次いで、基板１に形成された素子パターンに合わせてレジストパターン４を形成した後、エッチングすることで素子分離誘導溝５が形成される（図１２（ｂ））。この後、電極６ａの蒸着などの工程（図１２（ｃ）〜（ｅ））を経て、半導体レーザー装置が製造される。
【０００４】
このように、上記公報に開示される製造方法では、素子分離誘導溝５を形成するエッチング処理は、半導体レーザ装置素子基板の構造を形成する際の処理とは全くの別工程で行っている。従って、作業効率が悪く、製造コスト面でも不利である。
【０００５】
【発明が解決しようとする課題】
本願発明は、このような事情のもとで考え出されたものであって、マイクロデバイスチップ、特にマイクロミラーチップの製造工程の作業効率化を図るとともに、強度の低いマイクロミラーチップにかかる負荷を軽減するマイクロミラーチップの製造方法を提供することを課題としている。
【０００６】
【発明の開示】
本願発明では、上記課題を解決すべく、次の技術的手段を講じている。
【０００７】
すなわち、本願発明の第１の側面により提供されるマイクロミラーチップの製造方法は、フレームと、ミラー形成部と、当該フレーム及びミラー形成部を連結するトーションバーとを備え、かつ、前記フレームと前記ミラー形成部との間に空隙部を設けたマイクロミラー素子を各々１つ以上含む複数のマイクロミラーチップを基板から同時に製造するものであって、前記空隙部を形成するための基板のエッチング処理と、マイクロミラーチップごとに分割する分割溝を形成するための基板のエッチング処理とを並行して行うことを特徴としている。
【０００８】
本願発明によれば、前記フレームと前記ミラー形成部との間に空隙部を形成するためのエッチング処理と、マイクロミラーチップごとに分割する分割溝を形成するためのエッチング処理とを並行して行う。そのため、分割溝を形成するためのエッチング処理を別途行う必要がなく、マイクロミラーチップの製造工程が短縮効率化される。また、エッチング処理を繰り返すたびに基板に負荷がかかるものであるが、分割溝を形成するためのエッチング処理を別途行う必要がない分だけ、強度の弱いマイクロミラーチップにかかる負荷が軽減され、マイクロミラーチップの歩留まりもよくなる。
【０００９】
複数のマイクロミラーチップを製造する素材となる基板としては、例えばシリコン基板を使用でき、導電性を付与するために、当該シリコン基板はｐ型やｎ型の不純物をドープしたものであってよい。また、分割溝により基板から分離される各マイクロミラーチップは、少なくとも１つのマイクロミラー素子を含むものであるが、一般的には単位のマイクロミラーチップごとに複数の（例えば８０個の）マイクロミラー素子がアレイ状に配列されたものを製造するのが、作業効率的には優れている。
【００１０】
前記フレームと前記ミラー形成部との間に空隙部を形成するためのエッチング処理とマイクロミラーチップごとに分割する分割溝を形成するためのエッチング処理とは、ドライエッチング又はウエットエッチングのいずれで行ってもよい。しかしながら、ドライエッチングのうちでもＳＦ６ガス及びＣ４Ｆ８ガスを用いたＤＲＩＥ法（Ｄｅｅｐ　Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ：ディープ反応性イオンエッチング）を利用すれば、空隙部を規定する壁面や分割溝の壁面をできるだけ垂直となるように形成することができ、寸法精度が正確な微細エッチングが可能である点で優れている。
【００１１】
本願発明の好適な実施形態によれば、前記分割溝を形成するエッチング処理において、当該分割溝内で各マイクロミラーチップの少なくとも角部に隣接する箇所に基板構成材料の少なくとも一部を残すことにより強度保持部を形成する。
【００１２】
分割溝は、各マイクロミラーチップを分離するために形成するものであるが、分割溝を形成している途中でマイクロミラーチップの分離が開始するのは防止すべきである。すなわち、分割溝を形成している途中の段階は、分割溝に沿って基板構成材料が除去されてその部分の肉厚が徐々に減少するものの、複数のマイクロミラーチップは肉厚の減少した分割溝の部分を介して未だ相互に接続された状態にある。この状態で、基板に何らかの力が作用すると、肉厚の減少した分割溝の部分で割れが開始し、一つのマイクロミラーチップから他のマイクロミラーチップへと次々と伝搬してゆく。特に、割れの開始は、応力集中が集中し易いマイクロミラーチップの角部近傍で起きやすい傾向にある。なお、基板に外力が作用する原因としては、エッチング処理の際に、基板を支持体上に樹脂（例えばレジスト）やグリースなどで貼り合わせて仮固定すると、支持体の撓みや反りの影響が基板に外力となって負荷される場合などが考えられる。
【００１３】
そこで、前記好適な実施形態によれば、前記分割溝内で各マイクロミラーチップの少なくとも角部に隣接する箇所に基板構成材料の少なくとも一部を残して強度保持部を形成することにより、当該角部が起点となって割れが生じるのを防止しているのである。この強度補強部は、分割溝の形成途中の過程での割れの発生を防止するためだけのものであり、その使命が終了した後は、容易に除去し得る程度の肉厚（例えば１０μｍ）を有しておれば十分である。
【００１４】
好ましくは、前記強度保持部は、前記トーションバーと並行して形成される。前記トーションバーは、前記フレームに対する前記ミラー形成部の相対変位（捻れ回転）を許容する部分であり、肉薄であってよいから、基板構成材料の一部を残すことにより形成することができる。そうであるなら、同様に形成される前記強度保持部の形成と前記トーションバーの形成とを同一のマスクを用いて並行して行うことにより作業の効率化を図るのである。
【００１５】
本願発明の他の実施形態によれば、前記分割溝は、縦方向分割溝と横方向分割溝とを含んでおり、当該縦方向分割溝及び／又は横方向分割溝は各マイクロミラーチップごとに横方向又は縦方向に相互にずれている。
【００１６】
前述したように、分割溝の形成途中では、基板の肉薄部から割れが開始し、これが複数のマイクロミラーチップ間を伝搬するおそれがある。これを防止する別の方法として、上記他の実施形態では、前記縦方向分割溝及び／又は横方向分割溝が各マイクロミラーチップごとに横方向又は縦方向に相互にずれる（直線状には連続しない）ようにしているのである。形成途中の分割溝に沿う割れの伝搬を各マイクロミラーチップ単位で遮断できる。
【００１７】
本願発明のさらに別の実施形態では、前記分割溝は、各マイクロミラーチップごとに独立しており、前記基板の分割前においては、隣接する前記分割溝間に基板構成材料がエッチング処理を受けることなくそのまま残存している。この場合、前記分割溝は、矩形又は非矩形（例えば、円形）である。このような構成によっても、隣接する前記分割溝間にそのまま残存した基板構成材料が割れの伝搬を遮断するので、割れの影響を各マイクロミラーチップ単位に制限でき、製造の歩留まりが向上する。
【００１８】
本願発明のさらに別の実施形態によれば、前記基板は、少なくとも１層以上の中間絶縁層を介して第１及び第２基板層を接合することにより形成された複合基板であり、当該複合基板の第１基板層側と第２基板側とに分けて前記分割溝と前記空隙部とをそれぞれ両側から形成する。またその際に、前記第１基板層側の分割溝と前記第２基板層側の分割溝とは、前記基板の縦方向及び／又は横方向に相互に若干ずれるようにしている。
【００１９】
以上の実施形態によれば、第１基板層側の分割溝を形成する途中においては、中間絶縁層を隔てて第２基板層側の基板構成材料が残存しており、第２基板層側の分割溝を形成する途中においては、中間絶縁層を隔てて第１基板層側の基板構成材料が残存している。従って、第１基板層側と第２基板側の何れの分割溝を形成する途中においても割れは発生し難い。しかも、最終的に中間絶縁層をエッチングする際には、両側の分割溝がつながることになるので、各マイクロミラーチップごとの分割を行う上で支障はない。
【００２０】
前記第１基板層及び第２基板層は、何れも例えばシリコン（ｎ型又はｐ型に不純物をドープしたものでもよい）で形成することができ、中間絶縁層は、そのシリコンを酸化させて形成される二酸化ケイ素で構成することができる。
【００２１】
上記何れの実施形態においても、前記分割溝は、前記基板の結晶軸からずらして（傾斜させて）形成するのが好ましい。
【００２２】
既に述べたように、分割溝の形成途中において割れが生じ易い。しかも、この割れは、基板の結晶軸の方向に伝搬する傾向にある。そこで、上述したように、分割溝を基板の結晶軸に対して傾斜させることにより、分割溝に沿って割れが異なるマイクロミラーチップ間を伝搬し難いようにしているのである。
【００２３】
本願発明の第２の側面によれば、基板を用いて複数のデバイスチップを同時に製造する方法が提供される。この製造方法は、前記デバイスの構造形成過程において含まれるエッチング処理と、デバイスチップごとに分割する分割溝を形成するためのエッチング処理とを並行して行うとともに、前記分割溝を形成するエッチング処理において、当該分割溝内で各デバイスチップの少なくとも角部に隣接する箇所に基板構成材料の少なくとも一部を残すことにより強度保持部を形成することを特徴としている。
【００２４】
以上の製造方法によれば、分割溝を形成する途中において割れがデバイスチップの角部を起点として発生し難く、従って異なるデバイスチップ間を割れが伝搬して歩留まりが低下することを抑制できるのは、本願発明の第１の側面との関連で述べたとおりである。デバイスチップとしては、マイクロミラーチップが代表的なものであるが、本願発明の第２の側面は必ずしもこれに限定されない。
【００２５】
本願発明のその他の利点及び特徴については、以下に行う発明の実施の形態の説明から、より明らかとなるであろう。
【００２６】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【００２７】
図１〜３は、本実施形態に係るマイクロミラーチップ１００（図面上は計４つ）を表す。図１は、マイクロミラーチップ１００の上面図であり、図２は、マイクロミラーチップ１００の下面図である。図３（ａ）〜（ｃ）は、それぞれ、図１の線Ａ−Ａ、線Ｂ−Ｂ、線Ｃ−Ｃに沿った断面図である。これらの図面に示す実施形態では、図示と説明を簡易化するために、個々のマイクロミラーチップ１００は、単一のマイクロミラー素子からなるものとして示されているが、個々のマイクロミラーチップ１００にアレイ状の配列された複数の（例えば、８０個の）マイクロミラー素子が含まれていてもよい。
【００２８】
図１及び図２に示されているように、本実施形態におけるマイクロミラーチップ１００を構成する単位のマイクロミラー素子は、ミラー形成部１１０、これを囲むフレーム１２０、ミラー形成部１１０とフレーム１２０とを連結する一対のトーションバー１３０、とを備える。ミラー形成部１１０とフレーム１２０とは、上下に貫通する空隙部１００ａを介して分離されており、一対のトーションバー１３０のみを介して相互に連結されているに過ぎない。従って、ミラー形成部１１０は、フレーム１２０に対して、一対のトーションバー１３０を中心として捻れ回転可能となっている。本実施形態のマイクロミラーチップ１００は、後述するミラー面１１１及び絶縁層１４０を除いて導電性材料により一体的に構成されている。導電性材料としては、Ｓｉなどの半導体にＰやＡｓなどのｎ型不純物やＢなどのｐ型不純物をドープしたものを用いる。但し、これに代えて、Ｗなどの金属を用いてもよい。
【００２９】
ミラー形成部１１０は、図１によく表れているように、その上面にミラー面１１１が薄膜形成されている。また、ミラー形成部１１０の相対向する２つの側面には、第１櫛歯電極１１０ａ，１１０ｂが延出成形されている。
【００３０】
フレーム１２０は、図２及び図３によく表れているように、フレーム主部１２１と、一対の電極基台１２２と、これらの間の絶縁層１４０とからなる積層構造を有する。一対の電極基台１２２には、内方に延出する第２櫛歯電極１２２ａ，１２２ｂが一体的に成形されている。第２櫛歯電極１２２ａ，１２２ｂは、ミラー形成部１１０の第１櫛歯電極１１０ａ，１１０ｂの直下に位置しているが、ミラー形成部１１０の捻れ回転動作時において、第１櫛歯電極１１０ａ，１１０ｂの歯と第２櫛歯電極１２２ａ，１２２ｂの歯とが当接しないように、互いの歯が位置ずれするように配されている（特に図３（ｃ）参照）。また、図３（ｂ）に示すように、一対のトーションバー１３０は、各々、ミラー形成部１１０よりも薄肉であり、フレーム１２０のフレーム主部１２１に接続している。
【００３１】
次に、図４及び図５を参照して、上記構成のマイクロミラーチップ１００の製造方法を説明する。図４及び図５は、図１に示すマイクロミラーチップ１００の製造方法の一部の工程を、図１のＤ−Ｄの実践箇所に沿った断面図で表したものである。
【００３２】
図４（ａ）に示すように、マイクロミラーチップ１００の製造においては、まず、Ａｓなどのｎ型の不純物をドープをすることによって導電性を付与したシリコンウエハ１００’を２枚用意する。導電性の付与に際しては、例えばＢなどのｐ型の不純物を用いてもよい。２枚のウエハ１００’には、各々、熱酸化法により、表面に例えば５００ｎｍの二酸化ケイ素膜１４０を成長させる。
【００３３】
次いで、図４（ｂ）に示すように、二酸化ケイ素膜１４０同士を合わせて、１１００℃程度の窒素アニール処理を行うことによって、２枚のウエハ１００’を貼り合わせる。その後、ウエハ表面を研磨し、複合基板であるＳＯＩウエハ１０１’（各層の厚みは例えばＳｉ／ＳｉＯ２／Ｓｉ：１００μｍ／１μｍ／１００μｍ）を形成する。ＳＯＩウエハ１０１’の直径は、例えば７．６２ｃｍ（３インチ）である。相互に貼り合わせられた二酸化ケイ素膜１４０は、中間絶縁層となり、その両側において導電性を付与するようにドープされた２つのシリコン基板層を絶縁する役割を果たす。
【００３４】
次いで、図４（ｃ）に示すように、ＳＯＩウエハ１０１’の上面に、第１のエッチングマスクとなるべき二酸化ケイ素膜１０’（膜厚は、例えば１００〜１０００ｎｍ）を成膜する。但し、エッチングマスクの成膜においては、ＳｉＯ２に限らず、他の材料を使用してもよい。成膜手段としては、熱酸化法を採用してもよいし、ＣＶＤ法を採用してもよい。
【００３５】
次いで、図４（ｄ）に示すように、二酸化ケイ素膜１０’をエッチングして、第１のマスクパターン１０を形成する。このエッチングには、図６に示す構成の第１のマスク２０を用いる。第１のマスク２０は、マイクロミラーチップ１００におけるミラー形成部１１０、一対の第１櫛歯電極１１０ａ，１１０ｂ及びフレーム主部１２１を形成するためのものであり、図６においてはこれら部分との対応関係を明示するために、第１のマスク２０における対応部分には同一の参照符号を括弧内に入れて表示してある。従って、第１のマスクパターン１０も、第１のマスク２０と同一の形状となる。また、このエッチングは、ＨＦを含む溶液によるウェットエッチング法で行ってもよいし、ＣＨＦ３やＣ４Ｆ８などのガスによるドライエッチング法で行ってもよい。
【００３６】
次いで、ＳＯＩウエハ１０１’上に第２のエッチングマスク（膜厚は、例えば０．５〜５０μｍ）としてのフォトレジスト膜を成膜する。但し、第２のエッチングマスクとしては、フォトレジスト膜に代えてＳｉ３Ｎ４膜を成膜してもよい。成膜手段としては、熱酸化法を採用してもよいし、ＣＶＤ法を採用してもよい。そして、これをエッチングして、図４（ｅ）に示すように第２のマスクパターン３０を形成する。このエッチングには、図７に示す構成の第２のマスク４０を用いる。第２のマスク４０は、マイクロミラーチップ１００における一対のトーションバー１３０、強度保持部１５０及び支持梁１６０を形成するためのものであり、図７においてはこれら部分との対応関係を明示するために、第２のマスク４０における対応部分には同一の参照符号を括弧内に入れて表示してある。従って、第２のマスクパターン３０も、第２のマスク４０と同一形状になる。このエッチングはフォトエッチングに代えて、可能であれば、ＨＦを含む溶液によるウェットエッチング法で行ってもよいし、ＣＨＦ３やＣ４Ｆ８などのガスによるドライエッチング法で行ってもよいが、第１のマスクパターン１０をエッチングしない条件で行う。
【００３７】
強度保持部１５０は、マイクロミラーチップ１００を個々に分割する工程において、強度が弱くなり易いマイクロミラーチップ１００の角部に、応力が集中することによる破損を防止するために設けられ、後の工程において切断除去される一時的な補強部であり、本実施形態においては、図１に示したように、各マイクロミラーチップ１１０の角部間を十字型に連結する部位に形成される。支持梁１６０は、マイクロミラーチップの製造工程中における機械的応力をトーションバーに集中することを防止するために、ミラー形成部１１０とフレーム１２０を連結する部位に設けられるものであるが、最終的には除去されるものであるので、図１等には描かれていない。
【００３８】
次いで、図示はしていないが、ＳＯＩウエハ１０１’を円盤状の支持体上に貼り合わせて仮固定する。この際、貼り合わせに用いる仮固定剤としては、後に容易に剥離できる樹脂（例えば、フォトレジスト）やグリースなどが使用可能である。また、仮固定剤としては、後のドライエッチング処理の際に、円盤状の支持体からＳＯＩウエハ１０１’に良好に加熱用の熱が伝達できるように熱伝導性が良好で、しかもドライエッチング処理の加熱・真空条件下で障害となるガスの発生が少ないものを選択するのが好ましい。なお、円盤状の支持体の直径は、例えば１５．２４ｃｍ（６インチ）である。
【００３９】
次いで、図４（ｆ）に示すように、第１のマスクパターン１０及び第２のマスクパターン３０をマスクとして、ウエハ１０１’に対して、第１のエッチング処理を行う。このエッチングは、ＳＦ６ガス及びＣ４Ｆ８ガスを用いたＤＲＩＥ法により、所望の深さ（例えば５μｍ）まで行う。但し、ＤＲＩＥ法に代えて、ＫＯＨ溶液などによるウェットエッチング法を採用してもよい。
【００４０】
次いで、図４（ｇ）に示すように、第２のマスクパターン３０のみを、有機溶剤あるいは酸素プラズマに曝して除去する。このときの有機溶剤は、第２のマスクパターン３０の構成材料に応じて使用されるが、第１のマスクパターン３０を有意に除去しない溶剤を選択する必要がある。
【００４１】
次いで、図４（ｈ）に示すように、第１のマスクパターン１０のみをマスクとして第２のエッチング処理を行う。本実施形態の場合、第２のエッチング処理は、ＳＦ６ガス及びＣ４Ｆ８ガスを用いたＤＲＩＥ法により、ウエハを構成する材料の表面から例えば９５μｍの深さまで行う。
【００４２】
以上の工程より中間絶縁層１４０の上位に、マイクロミラーチップ１００におけるミラー形成部１１０、一対の第１櫛歯電極１１０ａ，１１０ｂ、フレーム主部１２１、一対のトーションバー１３０及び支持梁１６０（図１及び図２には表れず）に相当する部位が形成されるとともに、空隙部１００ａ、強度保持部１５０及び分割溝１７０ａに相当する部位が形成される。しかも、ミラー形成部１１０、一対の第１櫛歯電極１１０ａ，１１０ｂ及びフレーム主部１２１を形成するための第１のマスク２０（図６）は、空隙部１００ａと分割溝１７０ａを同時に形成するためのマスクであるので、別途に分割溝１７０ａを形成するためのマスクを用いる必要はなく、エッチング処理の作業効率が向上する。同様に、第２のマスク４０（図７）は、一対のトーションバー１３０、支持梁１６０及び強度保持部１５０を同時に形成するためのマスクであるので、強度保持部１５０を形成するためのマスクを別途に用いる必要はなく、この点でもエッチング処理の作業効率が向上する。なお、分割溝１７０ａに沿って基板の割れが伝搬するのを抑制するには、分割溝１７０ａを基板（シリコン）の結晶軸に対して傾斜する方向に延びるように形成することが好ましい。
【００４３】
次に、ＳＯＩウエハ１０１’を円盤状の支持体（図示せず）から取り外し、図５（ａ）に示すように、エッチング処理を終えた基板層側に仮固定のためのグリース５０等と塗布して表裏反転後に再び支持体に仮固定する。なお、グリース５０は、仮固定のみならず、エッチング処理等を終えた基板層側を保護する役割も有している。
【００４４】
ウエハ１０１’の再度の仮固定後、図４を参照して説明したのと略同様の方法により、中間絶縁層１４０の未処理面側（裏面側）を加工する。まず、ウエハ１０１’の裏面面に対して、第３のエッチングマスクとしての二酸化ケイ素膜（膜厚は、例えば１００〜１０００ｎｍ）を成膜し、これをエッチングして、図５（ｂ）に示すように、第３のマスクパターン１１を形成する。このエッチングには、図８に示す構成の第３のマスク５０を用いる。第３のマスク５０は、マイクロミラーチップ１００における一対の電極基台１２２及び第２櫛歯電極１２２ａ，１２２ｂの平面視形態に相当する。従って、第３のマスクパターン１１も、第３のマスク５０と同一の形状となる。
【００４５】
次いで、図５（ｃ）に示すように、第３のマスクパターン１１をマスクとして、ウエハ１０１’の裏面に対してエッチング処理を行う。本実施形態の場合、このエッチングは、ＳＦ６ガス及びＣ４Ｆ８ガスを用いたＤＲＩＥ法により、ウエハを構成する材料の表面から１００μｍの深さまで行う。
【００４６】
以上の工程により、ウエハ１０１’の裏面側において、マイクロミラーチップ１００の一対の電極基台１２２、第２櫛歯電極１２２ａ，１２２ｂ及び分割溝１７０ｂに相当する部位が形成される。このように、本実施形態では、マイクロミラーチップ１００の構造形成と並行してマイクロミラーチップごとに分割するための溝１７０ｂが形成される。その際、分割溝１７０ｂにおいてウエハ１０１’の肉厚は徐々に減少するが、各マイクロミラーチップ１００の角部においては、表面側の強度保持部１５０が残存しているため、当該角部が起点となって割れが発生するのを抑制できる。
【００４７】
次いで、図５（ｄ）に示すように、仮固定用のグリース５０、ウエハ１０１’表面側の第１マスクパターン１０及び裏面側の第３のマスクパターン１１、並びに所定箇所の中間絶縁層１４０をウェットエッチング法などにより除去した後、強度保持部１５０及び支持梁１６０を除去することによりマイクロミラーチップ１００を完成させる。強度保持部１５０及び支持梁１６０の除去は、レーザーによって溶断・ブローしてもよいし、電流を流してジュール熱により溶断してもよい。なお、強度保持部１５０に関しては、適度な物理的な力で切断するようにしてもよい。
【００４８】
ミラー形成部１１０のミラー面１１１は、以上の一連の工程の前に、ミラー形成部１１０が形成される箇所において、所定形状で形成する。但し、本実施形態に関してはミラー面１１１の形成工程は図示しない。
【００４９】
以上の実施形態では、個々のマイクロミラーチップ１００が単一のマイクロミラー素子しか含んでいないため、分割溝１７０ａ，１７０ｂは個々のマイクロミラー素子を単位として分離するものである。しかしながら、個々のマイクロミラーチップがアレイ状に配列された複数のマイクロミラー素子を含む場合であっても、同様の方法によりチップごとに分割することが可能である。また、基板としてＳＯＩ複合基板を用いて両面からエッチングする実施形態について示したが、Ｓｉ基板を片面のみからエッチングするようにしてもよい。
【００５０】
本実施形態では、強度保持部１５０をトーションバー１３０と同時に形成するように行ったが、強度保持部１５０とトーションバー１３０の厚みに変化をつけたい場合は、それぞれ異なるマスクを形成し、マスクを除去するタイミングをずらしてもよい。
【００５１】
本実施形態では、形成途中の分割溝において各マイクロミラーチップ１００の角部近傍にて割れが発生し、これが他の部分に伝搬して歩留まりが低下するのを抑制するために強度保持部１５０を設けているが、同様の目的は、例えば図９〜図１１に示された構成を採用することによっても達成できる。
【００５２】
すなわち、図９に示した構成では、ＳＯＩウエハにおいて、表面側の分割溝１７０ａと裏面側の分割溝１７０ｂとが、ウエハの縦方向及び／又は横方向に相互に若干ずれるようにしている。表面側の分割溝１７０ａを形成する途中においては、中間絶縁層１４０を隔てて裏面側のウエハ構成材料が残存しており、裏面側の分割溝１７０ｂを形成する途中においては、中間絶縁層１４０を隔てて表面側のウエハ構成材料が残存している。従って、表裏何れの分割溝１７０ａ，１７０ｂを形成する途中においても割れは発生し難い。しかも、最終的に中間絶縁層１４０をエッチングする際には、両側の分割溝１７０ａ，１７０ｂがつながることになるので、各マイクロミラーチップ１００ごとの分割を行う上で支障はない。
【００５３】
図１０（ａ）に示す構成では、基板の縦方向に延びる分割溝は複数のマイクロミラーチップ１００にわたって直線的に連続しているが、横方向に延びる分割溝は縦方向に相互にずれており、図１０（ｂ）に示す構成では、基板の横方向に延びる分割溝は複数のマイクロミラーチップ１００にわたって直線的に連続しているが、縦方向に延びる分割溝は横方向に相互にずれている。分割溝の形成途中で発生する割れは、縦横の分割溝に沿って伝搬する傾向があるため、図１０（ａ）及び（ｂ）の構成は、その伝搬を各マイクロミラーチップ１００単位で遮断できるのである。
【００５４】
図１１（ａ）及び（ｂ）に示す構成では、各分割溝は、各マイクロミラーチップ１００ごとに独立しており、基板の分割前においては、隣接する分割溝間に基板構成材料がエッチング処理を受けることなくそのまま残存している。このような構成によっても、隣接する分割溝間にそのまま残存した基板構成材料が割れの伝搬を遮断するので、割れの影響を各マイクロミラーチップ１００単位に制限でき、製造の歩留まりが向上する。この場合、各分割溝は、矩形（図１１（ａ））又は円形（図１１（ｂ））とすることができる。
【００５５】
図示の実施形態では、マイクロミラーチップの製造を行ったが、分割溝の形成が必要な他のデバイスの製造を行ってもよい。
【００５６】
【発明の効果】
以上のべたように、本願発明によれば、各マイクロミラーチップにおけるフレームとミラー形成部との間に空隙部を形成するためのエッチング処理と、マイクロミラーチップごとに分割する分割溝を形成するためのエッチング処理とを並行して行う。そのため、分割溝を形成するためのエッチング処理を別途行う必要がなく、マイクロミラーチップの製造工程が短縮効率化される。また、エッチング処理を繰り返すたびに基板に負荷がかかるものであるが、分割溝を形成するためのエッチング処理を別途行う必要がない分だけ、強度の弱いマイクロミラーチップにかかる負荷が軽減され、マイクロミラーチップの歩留まりもよくなる。
【００５７】
分割溝を形成するエッチング処理において、当該分割溝内で各マイクロミラーチップの少なくとも角部に隣接する箇所に基板構成材料の少なくとも一部を残すことにより強度保持部を形成する場合には、各マイクロミラーチップの角部近傍で割れが発生するのを効果的に抑制することができる。
【図面の簡単な説明】
【図１】本願発明に実施形態に係るマイクロミラーチップの平面図である。
【図２】本願発明に実施形態に係るマイクロミラーチップの底面図である。
【図３】（ａ）、（ｂ）及び（ｃ）は、それぞれ図１におけるＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿うマイクロミラーチップの断面図である。
【図４】図１に示すマイクロミラー素子の製造方法の一部を、図１の線Ｄ−Ｄに沿った断面図で表したものである。
【図５】図１に示すマイクロミラー素子の製造方法における工程のうちの図４に続く工程示す、図１の線Ｄ−Ｄに沿った断面図である。
【図６】図４及び図５に示す製造工程で使用される第１のマスクを示す平面図である。
【図７】図４及び図５に示す製造工程で使用される第２のマスクを示す平面図である。
【図８】図４及び図５に示す製造工程で使用される第３のマスクを示す平面図である。
【図９】本願発明の他の実施形態に係る分割溝形成パターンを示す断面図である。
【図１０】本願発明のさらに他の２つの実施形態に係る分割溝形成パターンを示す平面図である。
【図１１】本願発明のさらに他の２つの実施形態に係る分割溝形成パターンを示す平面図である。
【図１２】従来の半導体デバイスチップの製造方法を示す斜視図である。
【符号の説明】
１００　　　　　　　マイクロミラー素子
１００ａ　　　　　　空隙部
１１０　　　　　　　ミラー形成部
１１０ａ，１１０ｂ　第１櫛歯電極
１２０　　　　　　　フレーム
１２１　　　　　　　フレーム主部
１２２　　　　　　　電極基台
１２２ａ，１２２ｂ　第２櫛歯電極
１３０　　　　　　　トーションバー
１４０　　　　　　　中間絶縁層
１５０　　　　　　　強度保持部
１６０　　　　　　　支持梁
１７０ａ，１７０ｂ　分割溝
【図１】
2004053850.tif 000003
【図２】
2004053850.tif 000004
【図３】
2004053850.tif 000005
【図４】
2004053850.tif 000006
【図５】
2004053850.tif 000007
【図６】
2004053850.tif 000008
【図７】
2004053850.tif 000009
【図８】
2004053850.tif 000010
【図９】
2004053850.tif 000011
【図１０】
2004053850.tif 000012
【図１１】
2004053850.tif 000013
【図１２】
2004053850.tif 000014