(57)【要約】【課題】本発明は多数個の半導体チップが実装されたパッケージを効率的にテストする装置を提供する。 【解決手段】本発明による装置は少なくとも一つの駆動チャンネルと少なくとも一つの入出力チャンネルを有するテストドライバと、前記パッケージを搭載するテストボードとを具備し、前記半導体チップの駆動ピンは前記駆動チャンネルに並列に連結され、前記半導体チップの入出力ピンは前記入出力チャンネルに並列に連結される。【選択図】図３
2004125790.tif 000002
【特許請求の範囲】
【請求項１】
　多数個の半導体チップが実装されたパッケージをテストするための装置において、
　少なくとも一つの駆動チャンネルと少なくとも一つの入出力チャンネルを有するテストドライバと、
　前記パッケージを搭載するテストボードとを具備し、
　前記半導体チップの駆動ピンが前記駆動チャンネルに並列に連結され、前記半導体チップの入出力ピンが前記入出力チャンネルに並列に連結されることを特徴とする装置。
【請求項２】
　前記半導体チップのうち一つがテストされる間は、他の半導体チップの駆動ピン及び入出力ピンが高インピーダンス状態にあることを特徴とする請求項１に記載の装置。
【請求項３】
　前記半導体チップが順次にテストされることを特徴とする請求項２に記載の装置。
【請求項４】
　前記駆動ピンが前記半導体チップの動作に使用される制御信号またはアドレス信号のためのピンを含むことを特徴とする請求項１に記載の装置。
【請求項５】
　多数個の半導体チップが実装されたパッケージをテストするための方法において、
　テストドライバの駆動チャンネルに前記半導体チップに属する多数個の駆動ピンを並列に連結し、
　前記テストドライバの入出力チャンネルに前記半導体チップに属する多数個の入出力ピンを並列に連結し、
　前記半導体チップのうち一つがテストされる間に、他の半導体チップの駆動ピン及び入出力ピンを高インピーダンス状態にすることを特徴とする方法。
【請求項６】
　前記駆動ピンが前記半導体チップの動作に使用される制御信号またはアドレス信号のためのピンを含むことを特徴とする請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は半導体装置のテストに関するものであり、特に、多数の半導体チップが実装されたマルチパッケージをテストする方法に関するものである。
【背景技術】
【０００２】
　大部分の半導体製品に対するテスト方式においては、図１または図２に示したように、テストドライバの駆動チャンネル２を一チャンネルあたりテスト対象になる半導体チップＩＣ１、ＩＣ２、ＩＣ３またはＩＣ４に一つの駆動ピンＵＢを連結し、テストドライバの一つの入出力チャンネル３に対しても半導体チップの入出力ピンＤＱ０を一つずつ連結してテストボードを構成する。すなわち、テストドライバの一チャンネルあたりテスト対象半導体チップのピン一つずつ連結する１：１方式を使用する。
【０００３】
　しかし、このような１：１方式の配置は、図１または図２のように、各々異なる役割及び機能を有する多数個の半導体チップが一つのパッケージ状態で組み立てられたマルチチップパッケージＭＣＰ型の半導体製品１または４をテストする場合に、半導体チップの駆動ピンに相当する多数の駆動ピンと半導体チップの入出力ピンに相当する入出力チャンネルがテストドライバに具備されなければならない。また、一つのマルチチップパッケージに実装される半導体チップの数による別途のテスト工程を進行しなければならないことは勿論、追加のテストボードも必要である。その結果、同時にテスト可能な半導体チップの数量にも限界があり、工程の複雑化及び物流費用の増加などテスト生産性が低下する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　したがって、本発明は上述の短所を克服するために提案されたものであり、マルチチップパッケージに対するテスト生産性を向上させる装置と方法を提供することにある。
【課題を解決するための手段】
【０００５】
　上述の本発明の目的を達成するために、多数個の半導体チップが実装されたパッケージを効率的にテストする装置を提供する。本発明による装置は少なくとも一つの駆動チャンネルと少なくとも一つの入出力チャンネルを有するテストドライバと、前記パッケージを搭載するテストボードとを具備し、前記半導体チップの駆動ピンは前記駆動チャンネルに並列に連結され、前記半導体チップの入出力ピンは前記入出力チャンネルに並列に連結される。
【０００６】
テスト中に半導体チップ間の相互干渉を避けるために、前記半導体チップのうち一つがテストされる間には、他の半導体チップの駆動ピン及び入出力ピンは高インピーダンス状態を維持し、前記半導体チップは順次にテストされる。
【０００７】
　多数個の半導体チップが実装されたパッケージをテストするための方法においては、テストドライバの駆動チャンネルに前記半導体チップに属する多数個の駆動ピンを並列に連結し、前記テストドライバの入出力チャンネルに前記半導体チップに属する多数個の入出力ピンを並列に連結した状態で、前記半導体チップのうち一つがテストされる間に、他の半導体チップの駆動ピン及び入出力ピンを高インピーダンス状態に維持する。
【発明の効果】
【０００８】
　後述の本発明の実施の形態によると、同時にテスト可能な半導体チップの数を増加させることによって生産性を増加させる。また、マルチチップパッケージに対するテスト効率性を向上させる利点がある。
【発明を実施するための最良の形態】
【０００９】
　本発明による図面で実質的に同一の構成と機能を持つ構成要素に対しては同一の参照符号を使用する。
【００１０】
　図３及び図４は本発明によるテストを実行するために、マルチチップパッケージにテストドライバの駆動チャンネル及び入出力チャンネルを連結する配置状態を示す。図３及び図４に示したマルチチップパッケージ(１または４)には半導体チップとしてＤＲＡＭチップが実装されている。
【００１１】
　先に、図３を参照すると、テストドライバの駆動チャンネル２はマルチチップパッケージ１に実装された半導体チップＩＣ１〜ＩＣ３うちで二つの半導体チップに属する駆動ピン、例えばＩＣ１のＲＡＳピン(ロウアドレスストロボピン)とＩＣ２のＵＢピンに共通に連結される。一方、テストドライバの入出力チャンネル３は二つの半導体チップに属する入出力ピン、例えば、ＩＣ１のＤＱ０とＩＣ２のＤＱ０に共通に連結されて、該当する半導体チップＩＣ１、ＩＣ２が入出力チャンネルを共有する。
【００１２】
　図３では一つのチャンネルに二つのピンが連結されて該当するチャンネルを共有するようにしたが、図４では一つのチャンネルに四つのピンが共通に連結された配置を有する。すなわち、テストドライバの駆動チャンネル２にはＩＣ１のアドレスＡ０ピン、ＩＣ２の ＵＢピン、ＩＣ３のＲＡＳピン及びＩＣ４のアドレスＡ１２ピンが共通に連結される。 一方、テストドライバの入出力チャンネル３にはＩＣ１〜ＩＣ４の各入出力ピンのうち一つずつＤＱ０共通に連結される。
【００１３】
　テストドライバの駆動チャンネル２または入出力チャンネル３に共通に連結されて共有するピンの数は少なくとも二つの以上が可能であり、図４に示した場合よりさらに多くの数のピンが共有することができる。
【００１４】
　図３または図４に示したように、テストドライバの一チャンネルに半導体チップの複数個のピンが共有連結(または並列連結)された状態でテストを進行するにおいては、 並列連結による相互干渉を避けるために、テスト対象になる半導体チップに対してだけテスト用信号が有效に送受信されるようにし、現在テスト対象ではない半導体チップは高インピーダンス(ｈｉｇｈ−Ｚ)状態を維持するようにする。例えば、図３でＩＣ１に対するテストが進行されている間には、ＩＣ２のＵＢピン及び入出力ピンＤＱ０は高インピーダンス状態を維持する。共有連結されたピンに対して選択的に信号有效状態を設定することは、ソフトウェアを利用してテストボードで選択的にスイチングすることによって可能である。
【００１５】
　上述の実施の形態で示した本発明の手段と方法に準して本発明の技術分野で通常の知識を持つ者は本発明の範囲内で本発明の変形及び応用が可能である。
【図面の簡単な説明】
【００１６】
【図１】一般的なテスト方法を示す図面である。
【図２】一般的なテスト方法を示す図面である。
【図３】本発明によるテスト方法を示す図面である。
【図４】本発明によるテスト方法を示す図面である。
【符号の説明】
【００１７】
　２　ドライブ
　３　Ｉ／Ｏチャンネル
　４　マルチチップパッケージ
【図１】
2004125790.tif 000003
【図２】
2004125790.tif 000004
【図３】
2004125790.tif 000005
【図４】
2004125790.tif 000006