(57)【要約】【課題】配線基板に表面実装した際に、耐衝撃性に優れているとともに、外部電極への半田の過剰なはい上がりを防止し、不必要な応力によるクラックを防止できるセラミック電子部品を提供することにある。【解決手段】内部導体３、４が形成されたセラミックス部材からなる直方体の部品本体１と、内部導体３、４に接続するとともに、部品本体１の端面と主面とにまたがるように形成された下地導体層５ａ、６ａと、下地導体層５ａ、６ａを被覆するように、部品本体１の端面と主面との稜線部上に形成された導電性樹脂層５ｂ、６ｂとからなる外部電極５、６とを備えてなる。【選択図】図１
2004296936.tif 000002
【特許請求の範囲】
【請求項１】
内部導体が形成されたセラミックス部材からなる直方体の部品本体と、
前記内部導体に接続するとともに、前記部品本体の端面と主面とに跨がるように形成された下地導体層と、前記部品本体の端面と主面との稜線部上に形成された導電性樹脂層とからなる外部電極とを備えてなることを特徴とするセラミック電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、セラミック電子部品に関し、特に直方体の部品本体の一方の端面に複数の外部電極を有するセラミック電子部品の外部電極の構造に関するものである。
【０００２】
【従来の技術】
代表的なセラミック電子部品として、多連型コンデンサを例にとって説明する。
【０００３】
図３は、従来の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）はＸ−Ｘ線断面図である。
【０００４】
図に示すように、多連型コンデンサ３０の積層体３１（部品本体）は、誘電体層３２を複数積層して形成されている。
【０００５】
また、積層体３１の各誘電体層３２間に、例えば複数の第１及び第２の内部電極（内部導体）３３、３４が対向形成され、第１の内部電極３３は積層体３１の一端面に、第２の内部電極３４は積層体３１の他端面に延出している。
【０００６】
さらに、複数の外部電極３５、３６は、積層体３１の端面及びこの端面に接する主面にまたがって形成されている。これにより、外部電極３５、３６の端面部分で、第１及び第２の内部電極３３、３４と接続している。また、外部電極３５、３６の主面部分（実装面）は、配線基板との実装が確実のものとしている。
【０００７】
また、外部電極３５、３６の表面には、必要に応じて、表面メッキ層（図示せず）が形成されている。
【０００８】
このような多連型コンデンサ３０は、一方の主面（実装面）を下にして配線基板上の配線パターンに半田や導電性接着剤などの接合材により表面実装される。
【０００９】
ここで、近年、多連型コンデンサ３０は、携帯型電話機や携帯型コンピュータなどの携帯型電子機器への需要が増えてきている。
【００１０】
しかしながら、携帯型電子機器は、使用時や携帯時において、落下などによる衝撃が、機器内部の配線基板に実装されている多連型コンデンサ３０に加わり、図３に示すように、多連型コンデンサ３０にクラック３８が発生するという問題点があった。
【００１１】
そこで、図４に示すように、複数積層された誘電体層４２間に内部電極（内部導体）４３、４４が形成された直方体の積層体（部品本体）４１と、内部電極４３、４４に接続するとともに、積層体４１の端面と主面とにまたがるように形成された下地導体層４５ａ、４６ａと、下地導体層４５ａ、４６ａの主面部及び積層体４１主面にまたがるように形成された導電性樹脂層４５ｂ、４６ｂとからなる外部電極４５、４６とを備えた多連型コンデンサ４０が特開２００３−７５６７号公報に開示されている。
【００１２】
【特許文献１】
特開２００３−７５６７号公報  （３−５頁、図１−１３）
【００１３】
【発明が解決しようとする課題】
しかしながら、近年、発明者の調査によれば、積層体４１の稜線部と外部電極４５、４６と接合材１３が接している部分を起点としてクラック３８が発生し、積層体４１の側面に進行することがわかってきている。このため、図４に示す多連型コンデンサ４０では、落下などによる衝撃が厳しくなった場合、クラック３８の発生を防止するには限界があった。
【００１４】
本発明は上述の問題点に鑑みて案出されたものであり、その目的は、耐衝撃性に優れたセラミック電子部品を提供することにある。
【００１５】
【課題を解決するための手段】
本発明は、内部導体が形成されたセラミックス部材からなる直方体の部品本体と、前記内部導体に接続するとともに、前記部品本体の端面と主面とにまたがるように形成された下地導体層と、前記部品本体の端面と主面との稜線部上に形成された導電性樹脂層とからなる外部電極とを備えている。
【００１６】
【作用】
本発明のセラミック電子部品によれば、内部導体が形成されたセラミックス部材からなる直方体の部品本体と、内部導体に接続するとともに、部品本体の端面と主面とにまたがるように形成された下地導体層と、下地導体層を被覆するように、部品本体の端面と主面との稜線部上に形成された導電性樹脂層とからなる外部電極とを備えてなる。即ち、端面下地導体層の中央部分が露出するように形成されている。このため、セラミック電子部品を半田などの接合材により配線基板上に表面実装した状態で、落下などによる衝撃がセラミック電子部品に加わっても、クラックの発生を低減できる。
【００１７】
すなわち、落下などによる衝撃により、セラミック電子部品にねじり方向の応力が加わる場合が多い。そしてこのとき、部品本体の稜線と外部電極と接合材が接している部分を起点としてクラックが発生し、部品本体の側面に進行すると考えられるが、下地導体層を被覆するように、部品本体の端面と主面との稜線部上に導電性樹脂層が形成されているため、部品本体の稜線を被覆する外部電極の厚みが大きくなっており、ねじり方向の応力から部品本体を保護することから、クラックの発生を低減できると考えられる。また、導電性樹脂層が適度に変形するため、ねじり方向の応力が上記起点に伝わることを防ぐことができ、このことによっても、クラックの発生を低減できると考えられる。
【００１８】
また、導電性樹脂層は部品本体の端面と主面との稜線部上のみに形成されているため、セラミック電子部品を接合材により配線基板上に表面実装した場合、半田は実装面と反対側の導電性樹脂層を乗り越えてはい上がることはなく、積層体において応力が発生する位置が低くなる。さらに、セラミック電子部品の寸法ばらつきを抑制できる。
【００１９】
【発明の実施の形態】
以下、本発明のセラミック電子部品を図面に基づいて説明する。
【００２０】
代表的なセラミック電子部品として、多連型コンデンサを例にとって説明する。
【００２１】
図１は、本発明の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は縦断面図である。図２は、図１の多連型コンデンサを配線基板上に表面実装した状態を示す断面図である。
【００２２】
図において、１０は多連型コンデンサ（セラミック電子部品）、１は誘電体セラミックから積層体（部品本体）、２は誘電体層、３、４は内部電極、５、６は外部電極である。また、１１は配線基板、１２は配線パターン、１３は半田（接合材）である。
【００２３】
図１に示すように、多連型コンデンサ１０の積層体１は、誘電体層２を複数積層して形成されている。
【００２４】
誘電体層２は、チタン酸バリウム（ＢａＴｉＯ３）を主成分とする非還元性誘電体材料、及びガラス成分を含む誘電体材料からなり、その形状は、２．０ｍｍ×１．２ｍｍなどであり、その厚みは高容量化のために１〜５μｍとしている。この誘電体層２が図上、上方向に積層して積層体１が構成される。なお、誘電体層２の形状、厚み、積層数は容量値によって任意に変更することができる。
【００２５】
積層体１の各誘電体層２間に、例えば複数の内部電極３、４が対向形成され、それぞれ積層体１の両端面に延出している。内部電極３、４は、例えばＮｉを主成分とする材料から構成され、その厚みは１〜２μｍとしている。
【００２６】
外部電極５、６は、積層体１の一対の長辺側端面に被着形成され、且つ内部電極３、４にそれぞれ接続されている。さらに、外部電極５、６の表面には、表面メッキ層（図示せず）が形成されている。表面メッキ層は、例えばＮｉメッキ、Ｓｎメッキ、半田メッキなどが例示できる
本発明の特徴的なことは、外部電極５、６は、内部電極３、４に接続するとともに、積層体１の端面と主面とにまたがるように形成された下地導体層５ａ、６ａと、下地導体層５ａ、６ａを被覆するように、積層体１の端面に形成された端面下地導体層５ａ、６ａの中央部分を露出させて、積層体１の端面と主面との稜線部上に形成された導電性樹脂層５ｂ、６ｂとからなることである。
【００２７】
下地導体層５ａ、６ａは、例えばＣｕ、Ｎｉ、あるいはこれらの合金などの卑金属成分及びガラス成分からなり、長辺側の端面及びそれに隣接する２つの主面（一方は実装面となる）の３面にわたって形成される。
【００２８】
導電性樹脂層５ｂ、６ｂは、エポキシ樹脂、フェノール樹脂、アクリル樹脂等の熱硬化性樹脂に、Ｃｕ、Ｎｉ、Ａｇなどの導電性粉末が含有させて構成されている。
【００２９】
ここで、導電性樹脂層５ｂ、６ｂが夫々積層体１主面から積層体１の端面に回り込む量ｙｂは、多連型コンデンサ１０の高さ方向の寸法をＴとした場合、０．０５≦ｙｂ／Ｔ≦０．３の範囲にあることが望ましい。すなわち、ｙｂ／Ｔが０．０５未満の場合、落下などによる衝撃が多連型コンデンサ１０に加わった際に、クラック３８の発生を低減する効果が十分現れない。一方、ｙｂ／Ｔが０．３未満の場合、実装面側（あるいは反対側）の一対の導電性樹脂層５ｂ、６ｂを形成した後、実装面と反対側（あるいは実装面側）の一対の導電性樹脂層５ｂ、６ｂを形成する方法により、精度良く導電性樹脂層５ｂ、６ｂを形成することができず、多連型コンデンサ１０のＷ方向の寸法ばらつきが大きくなる。
【００３０】
また、クラック３８の発生を効果的に低減するためには、稜線を被覆する外部電極５、６の厚みをｒｔ、積層体１の稜線の部分の丸みの曲率半径をｒ１とした場合、ｒｔ／ｒ１比は０．２５以上であることが望ましい。
【００３１】
以下、本発明の多連型コンデンサ１０の製造方法について説明する。なお、各符号は焼成の前後で区別しないものとする。
【００３２】
まず、誘電体層となるセラミックグリーンシート２上に、導電ペーストをスクリーン印刷で形成し、内部電極となる導体膜３、４を形成する。
【００３３】
そして、このようなセラミックグリーンシート２を、導体膜３、４が互いに対向し、且つ導体膜３、４が互いに異なる端面に延出するように所定の積層枚数重ねた後、切断して各コンデンサユニットＮを含む未焼成状態の積層体１とし、所定の雰囲気、温度、時間を加えて焼成する。これにより、積層体１の一対の端面には、各コンデンサユニットＮ毎に内部電極３、４が露出している。
【００３４】
その後、各コンデンサユニットＮを外部と電気的に接続するために、外部電極の下地導体層となる導体膜５ａ、６ａを積層体１の端面及びそれに隣接する２つの面に、スクリーン印刷法、ローラからの転写法などにより塗布する。そして、導電膜５ａ、６ａは、２５０℃〜４００℃の大気中でバインダ成分を除いた後、８００〜９００℃で中性または還元性雰囲気で焼き付けによって、下地導体層５ａ、６ａが形成される。
【００３５】
その後、下地導体層５ａ、６ａを被覆するように、積層体１の端面と主面との稜線部上に夫々導電性のエポキシ系熱硬化性導電性樹脂層５ｂ、６ｂを塗布、乾燥、硬化の各工程を順次経て形成する。塗布方法としては、スクリーン印刷法、ディスペンサからの滴下法などが用いられる。このとき、積層体１の一方の端面に導電性樹脂層５ｂ（あるいは６ｂ）を形成した後、積層体１の他方の端面に導電性樹脂層６ｂ（あるいは５ｂ）を形成する方法では、下地導体層５ａ、６ａの形成ばらつきにより、傾斜した面に導電性樹脂層５ｂ、６ｂを形成することになるため、精度良く形成することができないが、実装面側（あるいは反対側）の一対の導電性樹脂層５ｂ、６ｂを形成した後、実装面と反対側（あるいは実装面側）の一対の導電性樹脂層５ｂ、６ｂを形成する方法により、平坦な面に導電性樹脂層５ｂ、６ｂを形成することになるため、精度良く形成することができる。
【００３６】
このようにして、下地導体層５ａ、６ａと導電性樹脂層５ｂ、６ｂとからなる外部電極５、６が形成される。
【００３７】
その後、外部電極５、６は、電解メッキや無電解メッキによって表面メッキ層（図示せず）が形成される。
【００３８】
このようにして、本発明の多連型コンデンサ１０が得られる。
【００３９】
かくして、本発明の多連型コンデンサ１０によれば、外部電極５、６は、内部電極３、４に接続するとともに、積層体１の端面と主面とにまたがるように形成された下地導体層５ａ、６ａと、下地導体層５ａ、６ａを被覆するように、積層体１の端面と主面との稜線部上に形成された導電性樹脂層５ｂ、６ｂとからなる。このため、多連型コンデンサ１０を半田１３により配線基板１１上の配線パターン１２に表面実装した状態において、落下などによる衝撃が多連型コンデンサ１０に加わっても、クラック３８の発生を低減できる。
【００４０】
すなわち、落下などによる衝撃により、多連型コンデンサ１０にねじり方向の応力が加わる場合が多い。そしてこのとき、積層体１の稜線と外部電極５、６と半田１３が接している部分を起点としてクラック３８が発生し、積層体１の側面に進行すると考えられるが、導電性樹脂層５ｂ、６ｂの存在により、積層体１の稜線を被覆する外部電極５、６の厚みｒｔが大きくなっており、ねじり方向の応力から積層体１を保護することから、クラック３８の発生を低減できると考えられる。また、導電性樹脂層が適度に変形するため、ねじり方向の応力が上記起点に伝わることを防ぐことができ、このことによっても、クラック３８の発生を低減できると考えられる。
【００４１】
また、導電性樹脂層５ｂ、６ｂは、積層体１の端面と主面との稜線部上のみに形成されているため、多連型コンデンサ１０を半田１３により配線基板１１上の配線パターン１２に表面実装した場合、半田１３は実装面と反対側の導電性樹脂層５ｂ、６ｂを乗り越えてはい上がることはなく、積層体１において応力が発生する位置が低くなる。
【００４２】
さらに、実装面側（あるいは反対側）の一対の導電性樹脂層５ｂ、６ｂを形成した後、実装面と反対側（あるいは実装面側）の一対の導電性樹脂層５ｂ、６ｂを形成する方法を用いることができるため、導電性樹脂層５ｂ、６ｂを精度良く形成することができ、多連型コンデンサ１０の寸法ばらつきを抑制できる。
【００４３】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良などは何ら差し支えない。
【００４４】
例えば、上記実施の形態ではセラミック電子部品として多連型コンデンサ１０を用いて説明したが、本発明は、外部電極５、６が部品本体１の端面からそれに隣接する３面または４面にまたがるように形成された通常の積層セラミックコンデンサにも適用できる。また、外部電極５、６が、部品本体１の端面からそれに隣接する１面にのみまたがるように形成されたセラミック電子部品にも適用できる。さらに、本発明は、他の電子部品や、半導体部品などの他のセラミック電子部品にも適用できる。
【００４５】
また、上記実施の形態では、積層体１主面に形成された下地導体層５ａ、６ａの幅ｎａと導電性樹脂層５ｂ、６ｂの幅ｎｂが略同一であるとともに、下地導体層５ａ、６ａ、導電性樹脂層５ｂ、６ｂが夫々積層体１端面から積層体１の主面に形成された部分との間の距離ｘａ、ｘｂが略同一であるが、ｎａ＜ｎｂ、あるいはｘａ＜ｘｂとなるようにしても良い。このことにより、導電性樹脂層５ｂ、６ｂと積層体１の接合強度は、下地導体層５ａ、６ａと積層体１の接合強度より大きいことから、積層体１主面に形成された外部電極５、６の剥離を低減できる。また逆に、ｎａ＞ｎｂ、あるいはｘａ＞ｘｂとなるようにしても良い。このことにより、高価な導電性樹脂の材料費を少なくできるとともに、下地導体層５ａ、６ａの表面に凹凸があった場合も、導電性樹脂層５ｂ、６ｂを精度良く形成できる。ここで、ｎｂ／ｎａ比は、０．２≦ｎｂ／ｎａ≦２、好ましくは０．５≦ｎｂ／ｎａ≦１．２５であることが望ましく、ｘｂ／ｘａ比は、０．１≦ｘｂ／ｘａ≦４、好ましくは０．３≦ｘｂ／ｘａ≦２であることが望ましい。すなわち、ｎｂ／ｎａ比が０．２未満である場合、あるいはｘｂ／ｘａ比が０．１未満である場合、落下などによる衝撃が多連型コンデンサ１０に加わった際に、クラック３８の発生を低減する効果が十分現れない。一方、ｎｂ／ｎａが２より大きい場合、半田１３付けにより、隣接するコンデンサユニット（Ｎ−Ｎ）間の不必要な導通が問題になる。また、ｘｂ／ｘａ比が４より大きい場合、半田１３付けにより、異なる極の外部電極（５−６）間の不必要な導通が問題になる。
【００４６】
本発明者は、上記方法により、図１に示すように、外部電極５、６が下地導体層５ａ、６ａと導電性樹脂層５ｂ、６ｂとからなる多連型コンデンサ１０を作製した。ここで、多連型コンデンサ１０の寸法は、２．０ｍｍ×１．２ｍｍとした。
【００４７】
比較例として、図３に示すように、外部電極３５、３６が下地導体層３５ａ、３５ｂのみからなる多連型コンデンサ３０、及び図４に示すように、外部電極４５、４６が、積層体４１の端面と主面とにまたがるように形成された下地導体層４５ａ、４６ａと、下地導体層４５ａ、４６ａの主面部及び積層体４１主面にまたがるように形成された導電性樹脂層４５ｂ、４６ｂとからなる多連型コンデンサ４０を作製した。また、図５に示すように、外部電極５５、５６が、積層体１の端面と主面とにまたがるように形成された下地導体層５５ａ、５６ａと、下地導体層５５ａ、５６ａ全体を被覆するように形成された導電性樹脂層５５ｂ、５６ｂとからなる多連型コンデンサ５０も作製した。なお、図５において、５２は誘電体層、５３、５４は内部電極である。
【００４８】
得られた試料について、Ｗ方向の寸法の測定及び落下試験を行った。
【００４９】
幅方向の寸法については、試料１０個をノギスで測定し、最も大きい値とした。
【００５０】
落下試験方法は、図２に示すように、試料１００個を１．６ｍｍ厚のガラスエポキシ基板（配線基板）１１上の配線パターン１２に、半田１３付けにより表面実装した。そして、基板１１を樹脂ケースの中にセットし、２ｍの高さよりコンクリート板上に落下させ、金属顕微鏡によりクラック３８の発生率を求めた。
【００５１】
測定の結果、図１に示すように、外部電極５、６が、内部電極３、４に接続するとともに、積層体１の端面と主面とにまたがるように形成された下地導体層５ａ、６ａと、下地導体層５ａ、６ａを被覆するように、積層体１の端面と主面との稜線部上に形成された導電性樹脂層５ｂ、６ｂとからなる本実施例１０では、Ｗ方向の寸法が１．４ｍｍ以下であるとともに、２ｍの高さよりコンクリート板上に落下させた場合のクラック３８の発生率は０％以下となった。
【００５２】
これに対し、図３に示すように、外部電極３５、３６が下地導体層３５ａ、３５ｂのみからなる比較例３０では、２ｍの高さよりコンクリート板上に落下させた場合、クラック３８が４０％発生した。
【００５３】
また、図４に示すように、外部電極４５、４６が、積層体４１の端面と主面とにまたがるように形成された下地導体層４５ａ、４６ａと、下地導体層４５ａ、４６ａの主面部及び積層体４１主面にまたがるように形成された導電性樹脂層４５ｂ、４６ｂとからなる比較例４０では、２ｍの高さよりコンクリート板上に落下させた場合、クラック３８が２％発生した。
【００５４】
一方、図５に示すように、外部電極５５、５６が、積層体５１の端面と主面とにまたがるように形成された下地導体層５５ａ、５６ａと、下地導体層５５ａ、５６ａ全体を被覆するように形成された導電性樹脂層５５ｂ、５６ｂとからなる比較例５０では、導電性樹脂層５５ｂ（あるいは５６ｂ）を形成した後、導電性樹脂層５６ｂ（あるいは５５ｂ）を形成する方法により、外部電極５５、５６を形成したため、Ｗ方向の寸法ばらつきが大きくなり、Ｗ方向の寸法の最大値が１．４７ｍｍより大きくなった。
【００５５】
これらの結果から、本発明の多連型コンデンサ１０は、外部電極５、６が、内部電極３、４に接続するとともに、積層体１の端面と主面とにまたがるように形成された下地導体層５ａ、６ａと、下地導体層５ａ、６ａを被覆するように、積層体１の端面と主面との稜線部上に形成された導電性樹脂層５ｂ、６ｂとからなるため、Ｗ方向の寸法ばらつきを抑制しつつ、配線基板１１に表面実装した際に、落下などによる衝撃が加わっても、クラック３８の発生を低減できるとともに、外部電極５、６への半田１３の過剰なはい上がりを防止し、不必要な応力によるクラック３８を防止できることがわかった。
【００５６】
【発明の効果】
本発明のセラミック電子部品によれば、外部電極が、内部導体に接続するとともに、部品本体の端面と主面とにまたがるように形成された下地導体層と、下地導体層を被覆するように、部品本体の端面と主面との稜線部上に形成された導電性樹脂層とからなるため、耐衝撃性に優れている。
【００５７】
また、導電性樹脂層は部品本体の端面と主面との稜線部上のみに形成されているため、セラミック電子部品を接合材により配線基板上に表面実装した場合、半田は実装面と反対側の導電性樹脂層を乗り越えてはい上がることはなく、積層体において応力が発生する位置が低くなる。さらに、セラミック電子部品の寸法ばらつきを抑制できる。
【図面の簡単な説明】
【図１】本発明の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）はＸ−Ｘ線断面図である。
【図２】本発明の多連型コンデンサを配線基板上に表面実装した状態を示す断面図である。
【図３】従来の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）はＸ−Ｘ線断面図である。
【図４】従来の他の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）はＸ−Ｘ線断面図である。
【図５】比較例の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）はＸ−Ｘ線断面図である。
【符号の説明】
１０        多連型コンデンサ（セラミック電子部品）
１          積層体（部品本体）
２          誘電体層
３、４      内部電極（内部導体）
５、６      外部電極
５ａ、６ａ  下地導体層
５ｂ、６ｂ  導電性樹脂層
１１        配線基板
１２        配線パターン
１３        半田
【図１】
2004296936.tif 000003
【図２】
2004296936.tif 000004
【図３】
2004296936.tif 000005
【図４】
2004296936.tif 000006
【図５】
2004296936.tif 000007