(57)【要約】【課題】高誘電率ゲート絶縁膜を使用したＭＯＳトランジスタのゲート絶縁膜と基板の界面層が後工程処理によって増加することを抑制するとともに、極薄膜である下地膜の膜特性を改善する。【解決手段】ゲート絶縁膜を有する半導体装置の製造方法において、半導体基板１００１上に下地膜１００４を形成する下地膜形成工程と、下地膜１００４を形成した半導体基板を非酸化性のガス雰囲気中で、圧力を制御して加熱する加熱工程と、上記加熱した下地膜１００４の上に高誘電率ゲート絶縁膜１００５を形成するゲート絶縁膜形成工程とを備える。【選択図】        図３
2004296876.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に下地膜を形成する下地膜形成工程と、
上記半導体基板上に形成した下地膜を非酸化性のガス雰囲気中で加熱する加熱工程と、
上記加熱した下地膜の上にゲート絶縁膜を形成するゲート絶縁膜形成工程と
を備える半導体装置の製造方法。
【請求項２】
上記加熱工程は、圧力を制御して加熱することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
上記下地膜形成工程は、ケイ素原子（Ｓｉ）及び酸素原子（Ｏ）と、二酸化ケイ素（ＳｉＯ２  ）との少なくともいずれか一つを含有する膜を形成することを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
上記加熱工程は、減圧した状態で加熱することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
上記加熱工程は、ＳｉＯ昇華（一酸化ケイ素昇華）が発生するように温度と圧力を制御することを特徴とする請求項１から４いずれかに記載の半導体装置の製造方法。
【請求項６】
上記下地膜形成工程は、ＳｉＯＮからなる下地膜を形成することを特徴とする請求項１から５いずれかに記載の半導体装置の製造方法。
【請求項７】
上記加熱工程は、下地膜を形成する下地膜形成温度より高く、ＳｉＯ昇華が発生しない範囲の温度で加熱することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
上記加熱工程は、１３３パスカルから１３３０パスカルの圧力下で加熱することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項９】
上記ゲート絶縁膜は、高誘電率ゲート絶縁膜であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
半導体基板と、
半導体基板上に形成され、非酸化性のガス雰囲気中で、圧力制御下で加熱されて生成された下地膜と、
上記下地膜上に堆積したゲート絶縁膜と
を備える半導体装置。
【請求項１１】
半導体基板を製造する半導体製造装置において、
下地膜を形成した半導体基板を、非酸化性のガス雰囲気中で、圧力を制御して加熱するユニットを備えたことを特徴とする半導体製造装置。
【請求項１２】
半導体基板を製造する半導体製造装置において、
半導体基板上に下地膜を形成する下地膜形成工程と、上記半導体基板上に形成した下地膜を非酸化性のガス雰囲気中で加熱する加熱工程と、上記加熱した下地膜の上にゲート絶縁膜を形成するゲート絶縁膜形成工程と
を制御する制御部を備える半導体製造装置。
【請求項１３】
上記制御部は、上記加熱工程において、温度と圧力とを所定の値に維持させる制御を行うことを特徴とする請求項１２記載の半導体製造装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に高誘電体からなるゲート絶縁膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置に関して、高速動作と低消費電力化が要求されている。ここで、高速化を実現するためには、例えば、ＭＯＳＦＥＴのゲート容量を増やして駆動電流を増加させる必要がある。そこで、ＭＯＳＦＥＴのゲート酸化膜としてシリコン酸化膜やシリコン酸窒化膜を材料とする構造では、ゲート容量を増加させるためにゲート酸化膜の絶縁膜膜厚を薄くする構造としていた。しかし膜厚を１．５ｎｍ以下に薄膜化するとキャパシタに流れるリーク電流が増加してしまうので、高速動作は実現できても低消費電力化は難しく、さらには電荷を蓄積するというキャパシタ本来の動作も困難という課題があった。
【０００３】
そこで、ＭＯＳＦＥＴのゲート絶縁膜材料として、シリコン酸化膜（比誘電率：Ｋ＝３．９）よりも比誘電率の高い金属酸化膜、例えば、アルミニウム酸化膜（Ｋ＝９）、ジルコニウム酸化膜（Ｋ＝２０）、ハフニウム酸化膜（Ｋ＝２０）、タンタル酸化膜（Ｋ＝２５）、チタン酸化膜（Ｋ＝４０）などを適用する試みがなされている。これら金属酸化膜の比誘電率はシリコン酸化膜に比べて大きいために電荷蓄積量が多くなり、同じ容量値であっても実際の物理的な膜厚を厚く設定できるので、キャパシタのリーク電流の増加を抑制することができる（例えば、Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ｖｏｌ．  ８９，  ５２４３頁（２００１年））。
アルミニウム酸化膜、ジルコニウム酸化膜、ハフニウム酸化膜などをゲート絶縁膜材料として使う場合、フッ酸溶液処理したＳｉ上に直接形成する場合に比べて、あらかじめ１ｎｍ程度以下のＳｉＯ２  膜やＳｉＯＮ膜等の下地膜を形成しておいた方が、後工程での界面層膜厚増加を制御でき、ＥＯＴ（Ｅｆｆｅｃｔｉｖｅ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ）を小さくすることができる。この界面層は高誘電体ゲート絶縁膜材料中に存在する電荷によるＲｅｍｏｔｅ  Ｃｈａｒｇｅ散乱によって、キャリアの移動度が低下するのを拡散するという効果もある。トータルのＥＯＴを１．５ｎｍ以下にしようとすると、下地膜の膜厚は１ｎｍ以下にすることが望ましい。
【０００４】
【非特許文献１】
Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ｖｏｌ．８９，  ５２４３頁（２００１年）。
【０００５】
【発明が解決しようとする課題】
しかしながら、下地膜を１ｎｍ以下にしても、後工程の熱処理によって下地膜は増加する場合が多い。特に、活性化など高温での熱処理を要求されるポリシリコンをゲート電極として使用した場合、この現象は顕著である。下地膜のＳｉＯ２  を０．５ｎｍ程度にしても、ポリシリコンゲートスタックにすると下地膜は１ｎｍ程度まで増加してしまう。下地膜をＳｉＯＮにすれば、膜厚増加はある程度抑制されるが、抑制効果は窒素濃度に比例する。膜厚増加を、許容できる範囲に抑えるためには窒素濃度を非常に高くする必要があり、窒素による界面特性の劣化が発生という、新たな問題が生じる。
また、０．５ｎｍというＳｉＯ２  極薄膜を、例えば、ＲＴＯ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｏｘｉｄａｔｉｏｎ）で作成した場合、高温に加熱したり、十分な加熱時間をとることができないため、良好な特性をもったＳｉＯ２  膜を作成することは困難である。このことは、ＲＴＯのみならず、炉や洗浄によるケミカルオキサイドに関しても当てはまり、薄膜化と膜特性向上の両立は困難である。
【０００６】
本発明はかかる課題を解決するものであり、高誘電率ゲート絶縁膜の下地膜の増加を抑制するとともに、極薄膜である下地膜の膜特性を改善することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、半導体基板上に下地膜を形成する下地膜形成工程と、
上記半導体基板上に形成した下地膜を非酸化性のガス雰囲気中で加熱する加熱工程と、
上記加熱した下地膜の上にゲート絶縁膜を形成するゲート絶縁膜形成工程と
を備える。
【０００８】
上記加熱工程は、圧力を制御して加熱することを特徴とする。
【０００９】
上記下地膜形成工程は、ケイ素原子（Ｓｉ）及び酸素原子（Ｏ）と、二酸化ケイ素（ＳｉＯ２  ）との少なくともいずれか一つを含有する膜を形成することを特徴とする。
【００１０】
上記加熱工程は、減圧した状態で加熱することを特徴とする。
【００１１】
上記加熱工程は、ＳｉＯ昇華（一酸化ケイ素昇華）が発生するように温度と圧力を制御することを特徴とする。
【００１２】
上記下地膜形成工程は、ＳｉＯＮからなる下地膜を形成することを特徴とする。
【００１３】
上記加熱工程は、下地膜を形成する下地膜形成温度より高く、ＳｉＯ昇華が発生しない範囲の温度で加熱することを特徴とする。
【００１４】
上記加熱工程は、１３３パスカルから１３３０パスカルの圧力下で加熱することを特徴とする。
【００１５】
上記ゲート絶縁膜は、高誘電率ゲート絶縁膜であることを特徴とする。
【００１６】
この発明に係る半導体装置は、半導体基板と、
半導体基板上に形成され、非酸化性のガス雰囲気中で、圧力制御下で加熱されて生成された下地膜と、
上記下地膜上に堆積したゲート絶縁膜と
を備える。
【００１７】
この発明に係る半導体製造装置は、半導体基板を製造する半導体製造装置において、
下地膜を形成した半導体基板を、非酸化性のガス雰囲気中で、圧力を制御して加熱するユニットを備えたことを特徴とする。
【００１８】
この発明に係る半導体製造装置は、半導体基板を製造する半導体製造装置において、
半導体基板上に下地膜を形成する下地膜形成工程と、上記半導体基板上に形成した下地膜を非酸化性のガス雰囲気中で加熱する加熱工程と、上記加熱した下地膜の上にゲート絶縁膜を形成するゲート絶縁膜形成工程と
を制御する制御部を備える。
【００１９】
上記制御部は、上記加熱工程において、温度と圧力とを所定の値に維持させる制御を行うことを特徴とする。
【００２０】
【発明の実施の形態】
本発明に係る半導体装置の製造方法は、ゲート絶縁膜を有する半導体製造方法において、半導体基板上に高誘電率ゲート絶縁膜のための下地膜を形成する工程と、下地膜を非酸化性のガス雰囲気中で圧力コントロールを行いながら加熱する工程と、その上に高誘電率ゲート絶縁膜を堆積させる工程と、堆積させた高誘電率ゲート絶縁膜をコントロールされた圧力、ガス分圧下で加熱（Ｐｏｓｔ  Ｄｅｐｏｓｉｔｉｏｎ  Ａｎｎｅａｌ，  ＰＤＡ）する工程を備え、下地膜として使用される膜を非酸化性のガス雰囲気中で圧力コントロールを行いながら加熱することを特徴とする。
【００２１】
まず、下地膜加熱処理について説明する。
図１は、絶縁膜としてＨｆＯ２  を使用してポリシリコン電極を用いてキャパシタを作成し、測定したＣ−Ｖ特性からＥＯＴを算出して、縦軸にとり、横軸にはキャパシタのＨｆＯ２  膜厚をとったグラフである。図中の●はＮ２  Ｏ、Ｈ２  とＮ２  の混合ガスで８５０℃で５ｓｅｃ加熱することにより、ＳｉＯＮ下地膜を成膜したものであり、◆は同条件で成膜した下地膜を９５０℃、９９７．５Ｐａ（７．５Ｔｏｒｒ）、６０ｓｅｃでＮ２  雰囲気中で加熱したものである。成膜時の下地膜の膜厚はどちらも同じにしてあるが、下地膜の加熱を行った場合とそうでない場合を比較すると明らかに、ＥＯＴが薄くなっていることがわかる。これは下地膜を加熱することによって後工程での膜厚増加が抑制されたためであると考えられる。
下地膜を１ｎｍ以下の極薄膜にしようとする場合、成膜温度や成膜時間は制限されてしまうため、厚膜に比べて、膜中の欠陥量が多くなったり、膜密度が低くなったりすることにより、膜特性の劣化や、後処理で膜厚増加の発生しやすい膜になってしまうことは容易に想像される。成膜後、膜厚増加の発生しない条件で加熱処理することにより、上記に述べた膜の欠点を改善することができる。
【００２２】
また、ＳｉＯ２  やＳｉＯＮ下地膜では、１ｎｍ以上の厚膜では問題とならなかった、ウエハからの持込酸素や処理装置中の残留酸素によって、非酸化性ガス雰囲気中でも膜厚増加が発生する場合がある。これを防ぐために、下地膜の加熱は減圧下で行うことが望ましい。
１ｎｍ以下のＳｉＯ２  やＳｉＯＮ下地膜をある条件（例えば、１０００℃、９９７．５Ｐａ、Ｎ２  雰囲気）で加熱処理すると、ＳｉＯの昇華、または緻密化によると予想される膜厚減少が発生する。膜厚減少した膜は高誘電率ゲート絶縁膜の下地膜として使用しても、後工程での膜厚増加は膜厚減少が発生していない条件で加熱した膜と比較して多くなく、またリーク電流等のその他電気的特性も遜色ない。このように加熱による膜厚減少を利用すれば、より薄く、膜特性に遜色のない下地膜を作成することができる。
図８は、絶縁膜としてＨｆＡｌＯｘ  （Ｈｆ  ２９％）を使用してポリシリコン電極を用いてキャパシタを作製し、測定したＣ−Ｖ特性から、ＥＯＴを算出して、縦軸にとり、横軸にはキャパシタのＨｆＡｌＯｘ  膜厚をとったグラフである。図中の●はＮ２  Ｏ、Ｈ２  とＮ２  の混合ガスで８５０℃で加熱することにより、０．７ｎｍのＳｉＯＮ下地膜を成膜したものであり、◆は同条件で成膜した下地膜を１０００℃、９９７．５Ｐａ（７．５Ｔｏｒｒ）、６０ｓｅｃでＮ２  雰囲気中で加熱したものである。グラフの切片部分が、下地膜のＥＯＴに相当する。成膜時の下地膜の膜厚はどちらも同じであるが、下地膜の加熱を行ったものは、成膜時の膜厚より、明らかに薄くなっていることがわかる。
以下に、具体的な実施の形態の一例を説明する。
【００２３】
実施の形態１．
以下、本発明の実施の形態１に係るゲート絶縁膜を有する半導体装置の製造方法について図２〜図６及び図７を用いて説明する。
図１〜図６は、実施の形態１の半導体装置の製造工程を示す断面図であり、図７は、半導体製造装置の製造工程を示すフローチャート図である。
まず、図２（ａ）に示すように、半導体基板１００１上（シリコン基板上）に素子分離層１００２を形成する（Ｓ１１）。ここでは、半導体基板１００１上にＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法を用いる。
なお、シリコン基板に代えてＳｉＧｅなど他の半導体基板も適用できる。また、ＳＴＩ法に代えてＬＯＣＯＳ法など他の素子分離法も適用できる。
次に、Ｗｅｌｌ注入を行った後（Ｓ１２）、図２（ｂ）に示すように、自然酸化膜１００３を除去する（Ｓ１３）。ここでは、自然酸化膜１００３をＤＨＦ（Ｄｉｌｕｔｅｄ  Ｈｙｄｏｒｆｌｕｏｒｉｃ  Ａｃｉｄ）（例えば、ＨＦ：Ｈ２  Ｏ＝１：１００）を用いてエッチング除去して、活性領域のシリコン基板１００１の表面を露出させる。
次に、図２（ｃ）に示すように、高誘電率ゲート絶縁膜のための下地膜１００４を形成する（Ｓ１４）。ここでは、ＮＯ２  、Ｈ２  とＮ２  混合ガスを用いてＲＴＯで、０．７ｎｍ程度のＳｉＯＮ膜を形成したが、他のガス種を用いてもよい。また、炉やケミカルオキサイドを形成してもよい。また、酸化膜を形成してからプラズマ窒化を行ってもよい。Ｓｉ酸化膜系の膜の代わりにＣｅＯ２  等を使用してもよい。
【００２４】
図３（ａ）に示すように、下地膜１００４形成後、Ｎ２  ガス雰囲気中で加熱処理を行う（Ｓ１５）。ここでの加熱条件は、９５０℃、９９７．５Ｐａで６０ｓｅｃとした。ここではＮ２  ガスを用いたが、ＨｅやＡｒ等のＳｉ基板の酸化を促進しないガスでもよい。加熱処理時の圧力は変化させることが可能だが、厚膜では問題とならなかった、ウエハからの持込酸素や処理装置中の残留酸素によって、非酸化性ガス雰囲気中でも膜厚増加が発生する場合がある。これを防ぐために、下地膜の加熱は減圧下で行うことが望ましいことが実験により判明している。
次に、図３（ｂ）に示すように、高誘電率ゲート絶縁膜１００５としてＨｆＯ２  をＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて４ｎｍ堆積させる（Ｓ１６）。ここではＨｆＯ２  を堆積させたが、Ａｌ２Ｏ３やＺｒＯ２、ハフニウムアルミネイト等の他の高誘電率ゲート絶縁膜を使用してもよい。また、成膜方法もＣＶＤ、ＰＶＤ等の他の成膜手法を用いてもよい。
ＨｆＯ２  成膜後８００℃、５ｓｅｃの加熱処理（Ｐｏｓｔ  Ｄｅｐｏｓｉｔｉｏｎ  Ａｎｅａｌ，ＰＤＡ）を行う。
【００２５】
この上に図３（ｃ）に示すように、ポリシリコン膜１００６を膜厚１５０ｎｍ程度で形成する（Ｓ１７）。ポリシリコンへの注入の後、リソグラフィー法及びＲＩＥ法を用いてポリシリコン膜１００６と高誘電率ゲート絶縁膜１００５、シリコン酸化膜である下地膜１００４を順次加工して図４（ａ）に示す、ゲートパターンを形成する（Ｓ１８）。
その後、Ｅｘｔｅｎｓｉｏｎ形成（図４（ｂ））（Ｓ１９）、ＳｉｄｅＷａｌｌ形成（図４（ｃ））（Ｓ２０）、ソースドレイン形成（図５（ａ））（Ｓ２１）などを経て、図６に示すようなＭＯＳトランジスタ構造を作成する（Ｓ２２）。
以上から、本実施の形態によると、ゲートの下地膜の増加を抑制できるので、ゲート絶縁膜が高誘電率材料であり、なおかつ、界面層にある下地膜が薄い、つまり全体のＥＯＴが薄く、なおかつ、リーク電流の少ないＭＯＳトランジスタを作成することができる。
【００２６】
実施の形態２．
以下、本発明の実施の形態２に係るゲート絶縁膜を有する半導体装置の製造方法について説明する。実施の形態２は実施の形態１の変形例であり、図２〜図６，図７に示す工程は同一なので説明は省略する。
図３（ａ）と同様に下地膜１００４をＮＯ２  とＨ２  混合ガスを用いてＲＴＯで８５０℃、１０ｓｅｃ加熱して、０．８ｎｍ程度のＳｉＯＮ膜を形成する。その後、１０００℃、９９７．５Ｐａで６０ｓｅｃの加熱を行うと、ＳｉＯＮ膜の膜厚は０．５ｎｍ程度まで減少する。膜厚減少した膜は高誘電率ゲート絶縁膜の下地膜として使用しても、後工程での膜厚増加は膜厚減少が発生していない条件で加熱した膜と比較して多くなく、またリーク電流等のその他電気的特性も遜色ない。このように加熱による膜厚減少を利用すれば、より薄く、膜特性に遜色のない下地膜を作成することができる。その後、実施の形態１と同様の工程を経てＭＯＳトランジスタを作成すれば、実施の形態１よりさらに薄い下地膜を持つ高誘電率ゲート絶縁膜ＭＯＳトランジスタを作成することができる。
【００２７】
実施の形態３．
以下、本発明の実施の形態３に係るゲート絶縁膜を有する半導体装置の製造方法について説明する。実施の形態３は実施の形態２の変形例であり、図２〜図６，図７に示す工程は同一なので説明は省略する。
図２（ｃ）の下地膜１００４を、例えば、ＮＨ３とＯ２混合ガスを用いてで７００℃、３０ｓｅｃ、１３３０Ｐａ（１０Ｔｏｒｒ）下で加熱して、０．８ｎｍ程度のＳｉＯＮ膜を形成する。その後、図３（ａ）のように９００℃、９９７．５Ｐａで６０ｓｅｃのＮ２  雰囲気中の加熱を行う。ＸＰＳ（Ｘ線光電子分光分析装置）によって、加熱前後の膜中の窒素濃度を比較すると、加熱前は２４ａｔ％（ａｔｏｍｉｃ  ％）であったものが、加熱後３６ａｔ％まで増加する。このように、ＳｉＯＮ膜では加熱処理によって膜中酸素濃度が減少するため、より窒素濃度の高い下地膜を作成することができる。また、膜中の酸素は表面より抜けていくので、下地膜の基板に近い側は窒素濃度が低く、基板から遠い側は窒素濃度の高い下地膜を作成することができる。
その後、実施の形態１と同様の工程を経てＭＯＳトランジスタを作成すれば、実施の形態１の効果に加えて、界面特性の良好さと不純物拡散を防止を両立した高誘電率ゲート絶縁膜ＭＯＳトランジスタを作成することができる。
【００２８】
実施の形態４．
上記実施の形態１から３において、加熱工程（図３（ａ）、図７，Ｓ１５）加熱温度、圧力の一例の数値を記載したが、下記のような範囲であれば下地膜を薄くするための加熱処理の効果が生ずる。
加熱温度は、下地膜を形成する下地膜形成温度より高く、ＳｉＯ昇華が発生しない温度（１３３Ｐａの場合１０００℃以下）であることが好ましい。すなわち、上記実施の形態１から３では、下地膜形成温度は、８５０℃であることより、８５０℃より大きく１０００℃以下の範囲が適する。
また、圧力は、圧力が高すぎるとウエハ等に付着している残留酸素によって膜圧増加が発生するため、１３３Ｐａ（１．０Ｔｏｒｒ）以上１３３０Ｐａ（１０Ｔｏｒｒ）以下が好ましい。
【００２９】
また、珪酸（ＳｉＯ）の昇華を発生させて下地膜をさらに薄くすることも可能である。
この場合、ＳｉＯ昇華が発生する圧力と加熱温度の条件としては、圧力９９７．５Ｐａであり、加熱温度が１０００℃より上、あるいは、加熱温度が１０００℃以下であれば、圧力が１３３Ｐａ以下の条件でＳｉＯの昇華が発生する。
【００３０】
実施の形態５．
実施の形態１から３で説明した半導体装置の製造方法は、下地膜を形成した後に実施する加熱工程を実行するユニットを備える。上記ユニットは、下地膜を形成した半導体基板を、非酸化性ガス雰囲気中を維持し、圧力を所定の値に制御して加熱する。また、上記ユニットは、ＳｉＯ昇華を発生させる条件を設定可能な装置とする。
【００３１】
また、半導体製造装置は、半導体基板上に下地膜を形成する下地膜形成工程と、上記半導体基板上に形成した下地膜を非酸化性のガス雰囲気中で、圧力を制御して加熱する加熱工程と、上記加熱した下地膜の上にゲート絶縁膜を形成するゲート絶縁膜形成工程、その他の工程とを制御する制御部を備える。
制御部は、各工程の順序を制御するまた、制御部は、上記加熱工程において、温度と圧力とを所定の値に維持させる制御を行うとともに、非酸化性ガスの濃度を制御する。制御部は、温度及び圧力が、所定の値、あるいは、所定の範囲の値になるように制御する。同様に非酸化性ガスの濃度が所定の値（所定の値の範囲）になるように制御する。また、加熱時間を制御する。
上記制御部は、プログラムあるいは回路等により実現することが可能である。制御部からの指示が、温度、圧力、非酸化性ガスの濃度等を制御する計器等へ伝達される。
【００３２】
【発明の効果】
以上説明したように、本発明に係る半導体装置の製造方法は、高誘電率ゲート絶縁膜の下地膜の増加を抑制することができ、かつ極薄膜である下地膜の膜特性を改善することができる。またＳｉＯ２  やＳｉＯＮ下地膜ではこれまでよりさらに薄く、特性の劣化しない膜を作成することができる。
【図面の簡単な説明】
【図１】下地膜加熱処理による界面層増加抑制効果を示すグラフ。
【図２】本発明の実施の形態１に係わる半導体装置の製造工程を示す断面図。
【図３】本発明の実施の形態１に係わる半導体装置の製造工程を示す断面図。
【図４】本発明の実施の形態１に係わる半導体装置の製造工程を示す断面図。
【図５】本発明の実施の形態１に係わる半導体装置の製造工程を示す断面図。
【図６】本発明の実施の形態１に係わる半導体装置の製造工程を示す断面図。
【図７】本発明の実施の形態１に係わる半導体装置の製造工程を示すフローチャート。
【図８】下地膜加熱処理による界面層薄膜化効果を示すグラフ。
【符号の説明】
１００１  半導体基板、１００２  素子分離層、１００３  自然酸化膜、１００４  下地膜（ＳｉＯ２  、ＳｉＯＮ等）、１００５  高誘電率ゲート絶縁膜（ＨｆＯ２  など）、１００６  電極材料（ポリシリコン）、１００７  低濃度の不純物拡散層、１００８  サイドウォール（ＳｉＯ２  等）、１００９  高濃度の不純物拡散層、１０１０  層間絶縁膜、１０１１，１０１２，１０１３  引き出し配線、１０１４，１０１５，１０１６  密着層。
【図１】
2004296876.tif 000003
【図２】
2004296876.tif 000004
【図３】
2004296876.tif 000005
【図４】
2004296876.tif 000006
【図５】
2004296876.tif 000007
【図６】
2004296876.tif 000008
【図７】
2004296876.tif 000009
【図８】
2004296876.tif 000010