(57)【要約】【課題】先行基板処理を含む処理で、カセット分割と併合処理を不要とし、搬送の自動化を実現する。【解決手段】ロットのカセット内の基板存在ポジションを検出するステップ２と、カセットの任意の位置に存在する基板（先行基板）を選択するステップ３と、先行基板を処理設備へ搬入するステップ４と、先行基板を処理するステップ５と、処理された先行基板をカセットの元のポジションへ戻すステップ６と、先行基板を検査するステップ７と、ロットのカセット内の基板存在ポジションを検出するステップ８と、先行基板を除いた全ての基板（本体基板）を選択するステップ９と、本体基板を処理設備へ搬入するステップ１０と、先行基板の検査で得られた補正をフィードバックした条件で本体基板を処理するステップ１１と、処理された本体基板をカセットの元のポジションへ戻すステップ１２とを含む。【選択図】　　　　図１
2004111436.tif 000002
【特許請求の範囲】
【請求項１】
複数の基板から構成されるロットのカセット内の基板存在ポジションを検出するステップと、前記カセットの任意の位置に存在する基板を先行基板として選択するステップと、前記先行基板を処理設備へ搬入するステップと、前記先行基板を処理するステップと、処理された前記先行基板をカセットの元のポジションへ戻すステップと、前記先行基板を検査するステップと、前記先行基板を除いた全ての基板を本体基板として選択するステップと、前記本体基板を処理設備へ搬入するステップと、前記先行基板の検査で得られた補正をフィードバックした条件で前記本体基板を処理するステップと、処理された前記本体基板をカセットの元のポジションへ戻すステップとを含む基板処理方法。
【請求項２】
処理設備がユニカセット方式の搬送機構を有する請求項１記載の基板処理方法。
【請求項３】
処理内容がリソグラフィーのレジストパターン形成処理である請求項１記載の基板処理方法。
【請求項４】
処理内容がＣＭＰを用いた平坦化処理である請求項１記載の基板処理方法。
【請求項５】
処理内容がエッチング処理である請求項１記載の基板処理方法。
【請求項６】
処理内容が成膜処理である請求項１記載の基板処理方法。
【請求項７】
先行基板処理を複数枚実施し、複数枚の先行基板処理の検査結果から本体基板処理の処理条件を決定する請求項１記載の基板処理方法。
【請求項８】
複数枚の先行基板処理の検査結果から、ロット内のばらつき成分の補正を抽出し本体基板にフィードバックする請求項７記載の基板処理方法。
【請求項９】
複数の基板から構成される複数のロットうち１番目のロットＡの先行基板を搬入するステップと、前記ロットＡの先行基板を処理するステップと、２番目のロットＢの先行基板を搬入するステップと、前記ロットＡからｎ−２番目のロットの先行基板を検査するステップと、前記ロットＢからｎ−１番目のロットの先行基板を処理するステップと、３番目のロットＣからｎ番目のロットの先行基板を搬入するステップと、ロットＡからｎ−２番目のロットの先行基板の処理結果を判定するステップとを含み、前記ロットＡの先行基板を処理するステップと前記ロットＢの先行基板を搬入するステップとを平行して実施するとともに、ｎ−２番目のロットの先行基板の処理結果が良のとき、ｎ−１番目のロットの先行基板を検査するステップとｎ番目のロットの先行基板を処理するステップと前記ロットＡの先行基板の次に処理する本体基板を搬入するステップとを平行して実施することを特徴とする基板処理方法。
【請求項１０】
処理設備と検査設備がそれぞれ単独に存在する構成の設備を使用する請求項９記載の基板処理方法。
【請求項１１】
ロットＡおよびロットＢおよびロットＣの処理を仕掛けるための処理設備のインデクサーポートが２つ以上存在するユニット構成の処理設備を使用する請求項９記載の基板処理方法。
【請求項１２】
処理内容がリソグラフィーのレジストパターン形成処理である請求項９記載の基板処理方法。
【請求項１３】
処理内容がＣＭＰの平坦化処理である請求項９記載の基板処理方法。
【請求項１４】
処理内容がエッチング処理である請求項９記載の基板処理方法。
【請求項１５】
処理内容が成膜処理である請求項９記載の基板処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置用基板、液晶表示装置用基板の基板処理方法に関するものである。
【０００２】
【従来の技術】
半導体装置及び液晶表示装置の製造では、クリーン化、省人化、ヒューマンエラー防止の要求に加え、基板の大口径化と大画角化による重量増大の理由からの搬送自動化の重要性がますます大きくなっている。特に複数枚の基板から構成されるロット単位での搬送では、人間の運搬可能重量がロットを構成できる基板枚数の上限となってしまい、一度に仕掛けられる基板枚数の減少による設備稼動率の低下が課題として発生する。
【０００３】
また微細化の進展に伴い、ロット毎に先行基板処理を実施し、先行基板の検査結果を本体基板処理にフィードバックする手法が多く用いられてきている。例えばリソグラフィー工程ではレジスト寸法と重ね合わせ精度、エッチング工程ではエッチング後仕上がり寸法と残膜厚値、ＣＭＰ工程では研磨レート、成膜工程では成膜レート等がフィードバックによる本体基板処理補正の対象となっている。
【０００４】
先行基板処理を自動搬送で行うためには、先行処理基板と本体処理基板のそれぞれに対して分割した処理が必要である。従来の制御方法は先行処理基板と本体処理基板をカセット分割しカセット毎の処理を行い、本体基板処理終了後に処理済みの先行処理基板と本体処理基板とを併合する手法が用いられてきた。
【０００５】
以下、従来の先行基板処理の処理方法について、図３と図４に従い２つの例を説明する。
【０００６】
図３に示す基板処理方法では、ｎ枚から構成されているロット甲に対して、先行基板と本体基板とを別々のカセットに分割（ステップ２）を行う。カセット分割後に先行用カセットは先行基板処理（ステップ３）と先行基板検査（ステップ４）が行われる。先行用カセットを用いた先行基板処理から先行基板検査の間は本体用カセットは待機（ステップ５）している。先行基板検査（ステップ４）が終了した時点で、本体基板処理（ステップ７）が先行検査結果の補正をフィードバックさせた条件で開始される。本体基板の処理が終了したら処理済の本体基板を処理設備から搬出（ステップ８）し、既に処理済み待機（ステップ６）中の先行基板とカセット併合（ステップ９）を行う。
【０００７】
図３の方式の課題点としては２つ存在する。第１の課題は、ロットを２つのカセットに分割、併合しなければならない点である。２つのカセットにロットを分割するためには、先行用に使用するカセットを新規に持ってきて準備する処理、先行用に使用するカセットＩＤ（バーコード等）の登録認識制御、先行用カセットのＩＤと基板との結び付け登録制御、先行用カセットＩＤとプロセスフローの結び付け登録制御、先行用カセットの在り場所情報の登録制御が新たに必要となり、カセット併合時にも同様の認識制御の追加が必要である。上記の自動化の障害要因が多く、自動搬送が困難であるため先行基板処理は人間の介在が必要となっていた。人間が介在することは、クリーン化、省人化、ヒューマンエラー防止、基板の大口径化と大画角化への対応という点で課題があることは言うまでもない。
【０００８】
第２の課題は先行基板の処理（ステップ３）終了から先行基板の検査（ステップ４）完了までの間に本体処理基板が待機状態（ステップ５）となるため、その間処理設備が待ち状態となり稼働率が低下してしまう点である。
【０００９】
次に図４に示す基板処理方法では、ｎ枚から構成されているロット甲に対して、先行処理基板１枚を処理設備へ搬入（ステップ２）し先行基板処理（ステップ３）を行う。引き続き、本体処理基板の１枚目を処理設備に搬入し本体処理基板は待機（ステップ４）する。この本体処理基板の１枚目（先行処理基板の次に処理する基板）を処理設備に搬入して待機する方法は特許文献１の請求項１で記載されている内容である。処理済みの先行処理基板は処理設備の先行カセット用の特定ユニットに用意された先行用カセットに搬送（ステップ５）される。この特定ユニットは特許文献２の要約文、請求項文中の第２の載置部に相当する。次に先行用カセットを検査設備までカセット搬送し先行基板検査（ステップ６）を行う。検査終了後に先行用カセットは前記特定ユニットにカセット搬送された後、先行処理済み基板が先行用カセットから元のカセットへ基板搬送されて併合（ステップ７）される。
【００１０】
この方法では併合が処理設備内で自動的に実施されるため図３の例に比べて基板搬送の自動化は容易となっている。次に本体基板処理（ステップ８）を先行検査（ステップ６）の結果の補正をフィードバックさせた条件で開始する。既に本体処理基板の１枚目が処理設備に搬入済み（ステップ４）であるため、本体基板処理（ステップ８）の所要時間は図３の例よりも基板搬入１枚に要する時間だけ短縮される。本体基板処理（ステップ８）が終了したら処理済みの基板を搬出（ステップ９）して一連の処理作業が完了する。図４の方式は、本体処理基板の１枚目をあらかじめ処理設備に搬送（ステップ４）しておくことにより待機時間が搬送時間１枚分だけ短縮する点と先行専用カセット用の特定ユニットを設けることでカセット分割と併合の自動化を測っているという点で前述のとおり図３の例よりも課題は解決されている。
【００１１】
【特許文献１】
特許第２９０２１６８号公報
【特許文献２】
特開２０００−８２７３５号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、依然として課題解決は十分とは言えない。第１の課題は、カセットの分割と併合は処理設備内で自動的に行われるが、依然として１つのロットが２つのカセットに分割されるために、先行用カセットＩＤ（バーコード等）の登録認識制御、先行用カセットＩＤと基板との結び付け登録制御、先行用カセットＩＤとプロセスフローの結び付け登録制御、先行用カセットの在り場所情報の登録制御が必要であり、カセット併合時にも同様の認識制御の必要である。この場合も先行を含む処理に関しては自動化の障害要因が残っており、依然として人間による介在が必要となってしまう。
【００１３】
第２の課題は本体処理基板の１枚目が処理設備に搬入（ステップ４）してから本体基板処理（ステップ８）の開始までの待機時間が存在するため処理設備が待ち状態となり稼働率が低下してしまう点が依然として課題となる。
【００１４】
近年、微細化に伴って加工精度向上の要求が一段と強くなってきており、複数の基板から構成されるロットの基板間のばらつきに対応した効果的な先行基板処理方法、及びフィードバック方法も求められている。特にバッチ処理式設備（例えば１回の処理で３枚毎、６枚毎、１０枚毎の様に特定枚数で処理を行う設備）や、ロット内での特定傾向（例えば処理順での傾き傾向、特定の処理箇所でのばらつき傾向など）に対しては、ロット内の特定基板ごとに先行基板処理を行う必要性がある。従来の先行基板処理方法は、図３、図４の例に示すとおり、複数枚の基板から構成されるロットに対して、先行基板処理枚数は１枚行ってフィードバックを行うのが一般的であり、ロット内の基板間ばらつきに対応したフィードバック補正が出来ないことが課題であった。
【００１５】
したがって、この発明の目的は、前記従来の課題点を解決するものであり、先行基板処理を含んだ搬送の自動化を実現する方法、先行処理検査結果待ちに付随する処理設備の稼働率低減を抑制する方法、ロット内の基板間ばらつきに対応した効果的な先行基板処理方法とフィードバック方法を実現する基板処理方法を提供することである。
【００１６】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載の基板処理方法は、複数の基板から構成されるロットのカセット内の基板存在ポジションを検出するステップと、前記カセットの任意の位置に存在する基板を先行基板として選択するステップと、前記先行基板を処理設備へ搬入するステップと、前記先行基板を処理するステップと、処理された前記先行基板をカセットの元のポジションへ戻すステップと、前記先行基板を検査するステップと、前記先行基板を除いた全ての基板を本体基板として選択するステップと、前記本体基板を処理設備へ搬入するステップと、前記先行基板の検査で得られた補正をフィードバックした条件で前記本体基板を処理するステップと、処理された前記本体基板をカセットの元のポジションへ戻すステップとを含む。
【００１７】
このように、カセットの任意の位置に存在する基板を先行基板として選択するステップと、先行基板を除いた全ての基板を本体基板として選択するステップとを含むことで、ロット内の同一カセットに存在する複数の基板を任意に選択した基板とそれ以外にグループ分け認識を行い、それぞれの基板に対して先行基板処理と本体基板処理の基板搬送を行うので、従来実施していたカセット分割と併合処理が不要となる。このことにより従来の課題であった先行用に使用するカセットを新規に持ってきて準備する処理、先行用に使用するカセットＩＤ（バーコード等）の登録認識制御、先行用カセットＩＤと基板との結び付け登録制御、先行用カセットＩＤとプロセスフローの結び付け登録制御、先行用カセットの在り場所情報の登録制御と併合時の同様の登録制御が不要となる。先行基板処理を含む自動処理がより容易に実現でき、クリーン化、省人化、ヒューマンエラー防止、基板の大口径化と大画角化への対応が可能となる効果が得られる。
【００１８】
請求項２記載の基板処理方法は、請求項１記載の基板処理方法において、処理設備がユニカセット方式の搬送機構を有する。このように、処理設備がユニカセット方式（カセットから搬出された基板が同じカセットに搬入される搬送方式）の搬送機構を有するので、一つのロットを２つのカセットに分割、併合する必要がない。
【００１９】
請求項３記載の基板処理方法は、請求項１記載の基板処理方法において、処理内容がリソグラフィーのレジストパターン形成処理である。このように、処理内容がリソグラフィーのレジストパターン形成処理であるので、レジストパターン形成処理において先行基板処理を含む自動処理がより容易に実現できる。
【００２０】
請求項４記載の基板処理方法は、請求項１記載の基板処理方法において、処理内容がＣＭＰを用いた平坦化処理である。このように、処理内容がＣＭＰを用いた平坦化処理であるので、平坦化処理において先行基板処理を含む自動処理がより容易に実現できる。
【００２１】
請求項５記載の基板処理方法は、請求項１記載の基板処理方法において、処理内容がエッチング処理である。このように、処理内容がエッチング処理であるので、エッチング処理において先行基板処理を含む自動処理がより容易に実現できる。
【００２２】
請求項６記載の基板処理方法は、請求項１記載の基板処理方法において、処理内容が成膜処理である。このように、処理内容が成膜処理であるので、成膜処理において先行基板処理を含む自動処理がより容易に実現できる。
【００２３】
請求項７記載の基板処理方法は、請求項１記載の基板処理方法において、先行基板処理を複数枚実施し、複数枚の先行基板処理の検査結果から本体基板処理の処理条件を決定する。このように、先行基板処理を複数枚実施し、複数枚の先行基板処理の検査結果から本体基板処理の処理条件を決定するので、ロット内の基板間ばらつきに対応して選択した基板グループ分け認識を行い、先行基板検査後にロット内ばらつき成分を本体基板処理条件にフィードバックすることができる。
【００２４】
請求項８記載の基板処理方法は、請求項７記載の基板処理方法において、複数枚の先行基板処理の検査結果から、ロット内のばらつき成分の補正を抽出し本体基板にフィードバックする。このように、複数枚の先行基板処理の検査結果から、ロット内のばらつき成分の補正を抽出し本体基板にフィードバックするので、ロット内での基板間ばらつきが抑えられ、加工精度が向上する。具体的な効果の例としては、縦型酸化炉を用いた酸化処理後のマスク合わせ工程で、酸化炉のボトム側からの排気の影響によるボトム側の膜厚変動を加味した先行基板を選択し、ボトム側の酸化膜厚の変動による基板反射強度ばらつきに合わせた露光時間をフィードバックすることでロット内の基板間寸法ばらつきを減少させることが可能となる。また、１バッチ６枚処理のＣＶＤ酸化膜成長後のＣＭＰ平坦化工程で、ＣＶＤ処理設備の１バッチに処理するポジション毎に先行する基板を選択することで、バッチ内ポジション毎のＣＭＰの最適研磨時間がフィードバック可能となりロット内の基板間層間膜厚ばらつきを減少させることが可能となる。
【００２５】
請求項９記載の基板処理方法は、複数の基板から構成される複数のロットうち１番目のロットＡの先行基板を搬入するステップと、前記ロットＡの先行基板を処理するステップと、２番目のロットＢの先行基板を搬入するステップと、前記ロットＡからｎ−２番目のロットの先行基板を検査するステップと、前記ロットＢからｎ−１番目のロットの先行基板を処理するステップと、３番目のロットＣからｎ番目のロットの先行基板を搬入するステップと、ロットＡからｎ−２番目のロットの先行基板の処理結果を判定するステップとを含み、前記ロットＡの先行基板を処理するステップと前記ロットＢの先行基板を搬入するステップとを平行して実施するとともに、ｎ−２番目のロットの先行基板の処理結果が良のとき、ｎ−１番目のロットの先行基板を検査するステップとｎ番目のロットの先行基板を処理するステップと前記ロットＡの先行基板の次に処理する本体基板を搬入するステップとを平行して実施する。
【００２６】
このように、ロットＡの先行基板を処理するステップとロットＢの先行基板を搬入するステップとを平行して実施するとともに、ｎ−２番目のロットの先行基板の処理結果が良のとき、ｎ−１番目のロットの先行基板を検査するステップとｎ番目のロットの先行基板を処理するステップとロットＡの先行基板の次に処理する本体基板を搬入するステップとを平行して実施するので、先行処理する基板と本体処理する基板を同一カセット内でグループ分け認識し、例えばロットＢの先行基板処理工程とロットＣの先行基板検査工程とロットＡの本体基板処理工程をそれぞれ独立して実施することで、先行結果待ちなしに別ロットの処理を連続的に実施することができる。すなわち、処理設備が先行基板の検査結果待ちの状態にならないため、従来方法に比較して処理設備の稼働率を向上させることが可能となる。
【００２７】
請求項１０記載の基板処理方法は、請求項９記載の基板処理方法において、処理設備と検査設備がそれぞれ単独に存在する構成の設備を使用する。このように、処理設備と検査設備がそれぞれ単独に存在する構成の設備を使用するので、先行基板処理と先行基板検査を平行して実施することができる。
【００２８】
請求項１１記載の基板処理方法は、請求項９記載の基板処理方法において、ロットＡおよびロットＢおよびロットＣの処理を仕掛けるための処理設備のインデクサーポートが２つ以上存在するユニット構成の処理設備を使用する。このように、ロットＡおよびロットＢおよびロットＣの処理を仕掛けるための処理設備のインデクサーポートが２つ以上存在するユニット構成の処理設備を使用するので、ロットＡおよびロットＢおよびロットＣの処理設備への搬入、処理を連続的に行える。
【００２９】
請求項１２記載の基板処理方法は、請求項９記載の基板処理方法において、処理内容がリソグラフィーのレジストパターン形成処理である。このように、処理内容がリソグラフィーのレジストパターン形成処理であるので、レジストパターン形成処理において先行基板処理を含む自動処理がより容易に実現でき、かつ処理設備の稼働率を向上させることが可能となる。
【００３０】
請求項１３記載の基板処理方法は、請求項９記載の基板処理方法において、処理内容がＣＭＰの平坦化処理である。このように、処理内容がＣＭＰの平坦化処理であるので、ＣＭＰの平坦化処理において先行基板処理を含む自動処理がより容易に実現でき、かつ処理設備の稼働率を向上させることが可能となる。
【００３１】
請求項１４記載の基板処理方法は、請求項９記載の基板処理方法において、処理内容がエッチング処理である。このように、エッチング処理において先行基板処理を含む自動処理がより容易に実現でき、かつ処理設備の稼働率を向上させることが可能となる。
【００３２】
請求項１５記載の基板処理方法は、請求項９記載の基板処理方法において、処理内容が成膜処理である。このように、成膜処理において先行基板処理を含む自動処理がより容易に実現でき、かつ処理設備の稼働率を向上させることが可能となる。
【００３３】
【発明の実施の形態】
この発明の第１の実施の形態を図１に基づいて説明する。図１はこの発明の第１の実施の形態の基板処理方法を示すフロー図であり、下記の第１および第２の手段を盛り込んだ形態である。符号はステップ番号を示す。
【００３４】
第１の手段は、ロット内の同一カセットに存在する複数の基板を任意に選択した基板とそれ以外にグループ分け認識を行い、それぞれの基板に対して先行基板処理と本体基板処理の基板搬送を行うことを特徴とする。第２の手段は、ロット内の基板間ばらつきに対応して選択した基板グループ分け認識を行い、先行基板検査後にロット内ばらつき成分を本体基板処理条件にフィードバックすることを特徴とする。
【００３５】
すなわち、図１に示すように、複数の基板から構成されるロット甲の処理を開始するステップ１と、ロット甲のカセット内の基板存在ポジションを検出するステップ２と、カセットの任意の位置に存在する基板（先行基板）を選択するステップ３と、先行基板を処理設備へ搬入するステップ４と、先行基板を処理するステップ５と、処理された先行基板をカセットの元のポジションへ戻すステップ６と、先行基板を検査するステップ７と、ロット甲のカセット内の基板存在ポジションを検出するステップ８と、先行基板を除いた全ての基板（本体基板）を選択するステップ９と、本体基板を処理設備へ搬入するステップ１０と、先行基板の検査で得られた補正をフィードバックした条件で本体基板を処理するステップ１１と、処理された本体基板をカセットの元のポジションへ戻すステップ１２と、ロット甲の処理を終了するステップ１３とを含む。また、先行基板処理を複数枚実施し、複数枚の先行基板処理の検査結果から、ロット甲内のばらつき成分の補正を抽出し本体基板にフィードバックして、本体基板処理の処理条件を決定する。
【００３６】
ステップ２〜６の先行基板処理、ステップ７の先行検査、ステップ８〜１２の本体基板処理に大別されており、ｎ枚の基板から構成されたロット甲を処理する例である。まずロット甲を処理設備にカセット搬送した後、カセット内の基板の存在ポジションを検出する（ステップ２）。検出ポジションに基づいてカセットの上中下の３枚の基板を選択しグループ認識を行う（ステップ３）。前記選択した３枚の先行用基板のみを処理設備へ搬入し（ステップ４）、先行基板処理を実施する（ステップ５）。また、処理設備がユニカセット方式の搬送機構を有することにより、処理が終了した先行処理基板３枚は、カセットの元のポジションへ戻される（ステップ６）。
【００３７】
次にロット甲のカセットを検査装置へカセット搬送し、先行基板３枚の膜厚、寸法、重ね合わせずれの検査を行う（ステップ７）。先行処理基板３枚の検査が完了したら、ｎ枚の基板からなるロット甲のカセットを検査装置から処理設備へカセット搬送する。
【００３８】
その後、ロット甲（ｎ枚）のカセット内の基板の存在ポジションを検出する（ステップ８）。ここで、ステップ２〜６とステップ８〜１２は、先行と本体の別々の処理を行う例であり、それぞれ処理をする際にカセット内のどのポジションに基板が存在しているかチェックしてから処理開始する必要があるため、ステップ２と同様のステップ８を行うが、このステップ８は省略してもよい。
【００３９】
前記ステップ３で選択・グループ認識を行った３枚（上中下）以外の基板を選択しｎ−３枚の基板を本体処理用の基板として認識する（ステップ９）。次にステップ９で認識した基板に対してのみ処理設備へ搬入し（ステップ１０）、本体基板処理（ステップ１１）を実施する。本体基板処理（ステップ１１）は先行基板検査（ステップ７）で得られた補正をフィードバックした条件で実施される。フィードバックの補正値はロット間の基板間ばらつきの情報を含む補正値である。処理が終了したｎ−３枚の本体処理基板はカセットの元のポジションへ搬出され（ステップ１２）ロット甲の処理が完了する。
【００４０】
以上のようにこの実施の形態によれば、従来実施していたカセット分割と併合処理が不要となり、先行基板処理を含む自動処理がより容易に実現でき、クリーン化、省人化、ヒューマンエラー防止、基板の大口径化と大画角化への対応が可能となる効果が得られる。また、ロット内基板間のばらつき成分のフィードバックが可能となりロット内での基板間ばらつきが抑えられ、加工精度が向上する。
【００４１】
この発明の第２の実施の形態を図２に基づいて説明する。図２はこの発明の第２の実施の形態における基板処理方法を示すフロー図であり、下記の第３の手段を盛り込んだ形態である。符号はステップ番号を示す。
【００４２】
第３の手段は、第１の実施の形態と同様に先行処理する基板と本体処理する基板を同一カセット内でグループ分け認識し、先行基板処理工程と先行基板検査工程と本体基板処理工程をそれぞれ独立して実施することで、先行結果待ちなしに別ロットの処理を連続的に実施できることを特徴とする。
【００４３】
すなわち、図２に示すように、複数の基板から構成される複数のロットうち１番目のロットＡの先行基板を搬入するステップ１と、ロットＡの先行基板を処理するステップ２と、２番目のロットＢの先行基板を搬入するステップ３と、ロットＡからｎ−２番目のロットの先行基板を検査するステップ４と、ロットＢからｎ−１番目のロットの先行基板を処理するステップ５と、３番目のロットＣからｎ番目のロットの先行基板を搬入するステップ６と、ロットＡからｎ−２番目のロットの先行基板の処理結果を判定するステップ７とを含み、ロットＡの先行基板を処理するステップ２とロットＢの先行基板を搬入するステップ３とを平行して実施するとともに、ｎ−２番目のロットの先行基板の処理結果が良のとき、ｎ−１番目のロットの先行基板を検査するステップ８とｎ番目のロットの先行基板を処理するステップ９とロットＡの先行基板の次に処理する本体基板を搬入するステップ１０とを平行して実施する。ｎはロット数である。
【００４４】
この場合、複数の基板から構成されたそれぞれ独立したロットであるＡ，Ｂ，Ｃを代表例とした複数のロット処理を実施した例である。また、処理設備と検査設備がそれぞれ単独に存在する構成の設備を使用する。ロットＡおよびロットＢおよびロットＣの処理を仕掛けるための処理設備のインデクサーポートが２つ以上存在するユニット構成の処理設備を使用する。各ロットの処理フローは第１の実施の形態と同様に実施できる。
【００４５】
まずロットＡの先行基板搬入（ステップ１）を行った後、ロットＡの先行基板の処理（ステップ２）とロットＢの先行基板搬入（ステップ３）を平行して実施する。次にロットＡの先行基板検査（ステップ４）とロットＢの先行基板処理（ステップ５）とロットＣの先行基板搬入（ステップ６）を平行して実施する。次にロットＡの先行基板の検査結果判定（ステップ７）がＯＫの場合は、ロットＢの先行基板検査（ステップ８）とロットＣの先行基板処理（ステップ９）とロットＡ本体基板搬入（ステップ１０）を平行して実施する。また、ロットＡの先行基板の検査結果判定（ステップ７）がＮＧの場合は、ロットＢの先行基板検査（ステップ１１）とロットＣの先行基板処理（ステップ１２）とロットＡの先行基板の再搬入（ステップ１３）を平行して実施する。
【００４６】
以上のようにこの実施の形態によれば、処理設備が先行基板の検査結果待ちの状態にならないため、従来方法に比較して処理設備の稼働率を向上させることが可能となる。
【００４７】
図２の例では平行した処理を３ロットのみで示しているが、処理設備の基板搬入インデクサーの設置数と検査設備数の増加により必然的に平行処理可能なロット数が増えることは明らかである。
【００４８】
なお、第１および第２の実施の形態の基板処理方法は、処理内容が、リソグラフィーのレジストパターン形成処理、ＣＭＰを用いた平坦化処理、エッチング処理、成膜処理などの場合に実施できる。
【００４９】
【発明の効果】
この発明の請求項１記載の基板処理方法によれば、カセットの任意の位置に存在する基板を先行基板として選択するステップと、先行基板を除いた全ての基板を本体基板として選択するステップとを含むので、先行処理基板を含む一連の処理において、従来実施していたカセット分割と併合処理が不要となる。このことにより従来の課題であった先行用に使用するカセットを新規に持ってきて準備する処理、先行用に使用するカセットＩＤ（バーコード等）の登録認識制御、先行用カセットＩＤと基板との結び付け登録制御、先行用カセットＩＤとプロセスフローの結び付け登録制御、先行用カセットの在り場所情報の登録制御と併合時の同様の登録制御が不要となる。先行基板処理を含む自動処理がより容易に実現でき、クリーン化、省人化、ヒューマンエラー防止、基板の大口径化と大画角化への対応が可能となる効果が得られる。
【００５０】
請求項２では、処理設備がユニカセット方式（カセットから搬出された基板が同じカセットに搬入される搬送方式）の搬送機構を有するので、一つのロットを２つのカセットに分割、併合する必要がない。
【００５１】
請求項３では、処理内容がリソグラフィーのレジストパターン形成処理であるので、レジストパターン形成処理において先行基板処理を含む自動処理がより容易に実現できる。
【００５２】
請求項４では、処理内容がＣＭＰを用いた平坦化処理であるので、平坦化処理において先行基板処理を含む自動処理がより容易に実現できる。
【００５３】
請求項５では、処理内容がエッチング処理であるので、エッチング処理において先行基板処理を含む自動処理がより容易に実現できる。
【００５４】
請求項６では、処理内容が成膜処理であるので、成膜処理において先行基板処理を含む自動処理がより容易に実現できる。
【００５５】
請求項７では、先行基板処理を複数枚実施し、複数枚の先行基板処理の検査結果から本体基板処理の処理条件を決定するので、ロット内の基板間ばらつきに対応して選択した基板グループ分け認識を行い、先行基板検査後にロット内ばらつき成分を本体基板処理条件にフィードバックすることができる。
【００５６】
請求項８では、複数枚の先行基板処理の検査結果から、ロット内のばらつき成分の補正を抽出し本体基板にフィードバックするので、ロット内基板間のばらつき成分のフィードバックが可能となりロット内での基板間ばらつきが抑えられ、加工精度が向上する。
【００５７】
この発明の請求項９記載の基板処理方法によれば、ロットＡの先行基板を処理するステップとロットＢの先行基板を搬入するステップとを平行して実施するとともに、ｎ−２番目のロットの先行基板の処理結果が良のとき、ｎ−１番目のロットの先行基板を検査するステップとｎ番目のロットの先行基板を処理するステップとロットＡの先行基板の次に処理する本体基板を搬入するステップとを平行して実施するので、先行結果待ちなしに別ロットの処理を連続的に実施することができる。すなわち、処理設備が先行基板の検査結果待ちの状態にならないため、従来方法に比較して処理設備の稼働率を向上させることが可能となる。
【００５８】
請求項１０では、処理設備と検査設備がそれぞれ単独に存在する構成の設備を使用するので、先行基板処理と先行基板検査を平行して実施することができる。
【００５９】
請求項１１では、ロットＡおよびロットＢおよびロットＣの処理を仕掛けるための処理設備のインデクサーポートが２つ以上存在するユニット構成の処理設備を使用するので、ロットＡおよびロットＢおよびロットＣの処理設備への搬入、処理を連続的に行える。
【００６０】
請求項１２では、処理内容がリソグラフィーのレジストパターン形成処理であるので、レジストパターン形成処理において先行基板処理を含む自動処理がより容易に実現でき、かつ処理設備の稼働率を向上させることが可能となる。
【００６１】
請求項１３では、処理内容がＣＭＰの平坦化処理であるので、ＣＭＰの平坦化処理において先行基板処理を含む自動処理がより容易に実現でき、かつ処理設備の稼働率を向上させることが可能となる。
【００６２】
請求項１４では、エッチング処理において先行基板処理を含む自動処理がより容易に実現でき、かつ処理設備の稼働率を向上させることが可能となる。
【００６３】
請求項１５では、成膜処理において先行基板処理を含む自動処理がより容易に実現でき、かつ処理設備の稼働率を向上させることが可能となる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の基板処理方法を示すフロー図である。
【図２】この発明の第２の実施の形態の基板処理方法を示すフロー図である。
【図３】従来の基板処理方法を示すフロー図である。
【図４】従来の基板処理方法の別の例を示すフロー図である。
【符号の説明】
１　ロット甲処理開始
２　基板存在ポジション検出
３　先行基板の選択
４　先行基板の搬入
５　先行基板処理
６　先行基板の搬出
７　先行基板検査
８　基板存在ポジション検出
９　本体基板選択
１０　本体基板の搬入
１１　本体基板処理
１２　本体基板の搬出
１３　ロット甲処理終了
【図１】
2004111436.tif 000003
【図２】
2004111436.tif 000004
【図３】
2004111436.tif 000005
【図４】
2004111436.tif 000006