(57)【要約】【課題】水素化処理で導入された水素の放出を防止することにより、電気的な特性の安定したＴＦＴを形成可能な薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器を提供すること。【解決手段】ＴＦＴアレイ基板などの薄膜半導体装置を製造する際、半導体膜３０１、および絶縁膜３０２を形成した基板３００を処理室内で加熱した後、半導体膜３０１および絶縁膜３０２に水素化処理を行う。次に、同じ処理室内に基板３００をそのまま保持し、基板３００を冷却することなく、また基板３００を大気に晒すことなく、シリコン窒化膜などからなる表面保護膜３０３を形成する。次に、基板３００を加熱して、半導体膜３０１および絶縁膜３０２に導入された水素を拡散させる。【選択図】　　　図１
2004111618.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に薄膜を一層あるいは複層、形成した以降、所定の温度条件下で前記薄膜に水素を導入する水素化工程と、所定の温度条件下で前記薄膜の上層側に表面保護膜を形成する表面保護膜形成工程と、前記基板を加熱する熱処理工程とを有する薄膜半導体装置の製造方法において、
前記水素化工程の後連続して、前記基板を前記所定の温度よりも低くすることなく、前記表面保護膜形成工程を行うことを特徴とする薄膜半導体装置の製造方法。
【請求項２】
請求項１において、前記水素化工程の後連続して、前記基板を前記所定の温度よりも低い温度の大気に接触させることなく、前記表面保護膜形成工程を行うことを特徴とする薄膜半導体装置の製造方法。
【請求項３】
請求項１において、処理室内で前記水素化工程を行った後連続して、前記処理室外に前記基板を出すことなく、前記表面保護膜形成工程を行うことを特徴とする薄膜半導体装置の製造方法。
【請求項４】
請求項３において、前記処理室内で前記表面保護膜形成工程を行った後、次の基板に対して前記水素化工程を行う際には、前記処理室内に対して清浄化処理を行ってから次の基板に対する前記水素化工程を行うことを特徴とする薄膜半導体装置の製造方法。
【請求項５】
請求項１ないし４のいずれかにおいて、前記熱処理工程での温度は、前記表面保護膜形成工程での温度よりも低いことを特徴とする薄膜半導体装置の製造方法。
【請求項６】
請求項１ないし５のいずれかにおいて、前記薄膜は、半導体膜であることを特徴とする薄膜半導体装置の製造方法。
【請求項７】
請求項１ないし５のいずれかにおいて、前記薄膜は、絶縁膜であることを特徴とする薄膜半導体装置の製造方法。
【請求項８】
請求項１ないし５のいずれかにおいて、前記薄膜は、半導体膜と絶縁膜との複層構造になっていることを特徴とする薄膜半導体装置の製造方法。
【請求項９】
請求項６または８において、前記半導体膜は、薄膜トランジスタの能動層であることを特徴とする薄膜半導体装置の製造方法。
【請求項１０】
請求項７または８において、前記絶縁膜は、薄膜トランジスタのゲート絶縁膜、あるいは層間絶縁膜であることを特徴とする薄膜半導体装置の製造方法。
【請求項１１】
請求項１ないし１０のいずれかにおいて、前記表面保護膜は、シリコン窒化膜またはシリコン酸化窒化膜であることを特徴とする薄膜半導体装置の製造方法。
【請求項１２】
請求項１ないし１１のいずれかに規定する方法で製造したことを特徴とする薄膜半導体装置。
【請求項１３】
請求項１２に規定する薄膜半導体装置が、電気光学物質を保持するＴＦＴアレイ基板として用いられ、
当該ＴＦＴアレイ基板では、画素スイッチング用薄膜トランジスタおよび画素電極を備えた画素がマトリクス状に形成されていることを特徴とする電気光学装置。
【請求項１４】
請求項１３に規定する電気光学装置を用いたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に薄膜トランジスタ（以下、ＴＦＴという）などが形成された薄膜半導体装置の製造方法、薄膜半導体装置、この薄膜半導体装置をＴＦＴアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器に関するものである。
【０００２】
【従来の技術】
アクティブマトリクス型液晶装置や有機エレクトロルミネッセンス装置などの電気光学装置では、画素スイッチング用のアクティブ素子として複数のＴＦＴが形成されたＴＦＴアレイ基板が薄膜半導体装置として用いられている。
【０００３】
このようなＴＦＴアレイ基板を製造する際、能動層、ゲート絶縁膜、あるいは能動層とゲート絶縁膜との界面の欠陥を除去する方法として、水素を導入することにより、前記欠陥を不活性化させる水素化処理が知られている。そして、例えば、前記水素化処理のひとつとして水素プラズマ処理が広く用いられている（例えば、特許文献１参照）。
【０００４】
この水素プラズマ処理は、例えば、半導体膜や絶縁膜などの薄膜を形成した基板をプラズマ処理室内で所定温度まで加熱した後、半導体膜および絶縁膜に水素プラズマを照射し、しかる後に、基板を加熱して半導体膜中および絶縁膜中で水素を拡散させる。その結果、半導体膜、絶縁膜、および半導体膜と絶縁膜との界面に存在していた欠陥を水素の終端化作用により除去することができる。
【０００５】
【特許文献１】
特許第２８０２６１８号
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の方法では、半導体膜および絶縁膜に水素プラズマを照射しても基板を加熱した際、水素が薄膜から放出されてしまう。このため、例えば、半導体膜および絶縁膜を各々、能動層およびゲート絶縁膜としてＴＦＴを製造した場合、図２に一点鎖線Ａ３で示すように、ＴＦＴの伝達特性（Ｓ値）にかなり大きなばらつきが発生してしまう。
【０００７】
そこで、図１４に示すような方法で水素プラズマ処理を行うことが考えられている。ここに示す方法では、まず、半導体膜３０１および絶縁膜３０２を形成した基板３００をプラズマ処理室内で加熱した後（基板加熱工程ＳＴ１１）、半導体膜３０１および絶縁膜３０２に水素プラズマを照射する（水素化工程ＳＴ１２）。次に、プラズマ処理室内の温度を下げて基板３００を冷却した後（降温工程ＳＴ１３）、基板３００をプラズマ処理室から外に出して成膜室に移し、この成膜室内で基板３００を加熱した後（基板加熱工程ＳＴ１４）、半導体膜３０１や絶縁膜３０２の上層側に表面保護膜３０３を形成する（表面保護膜形成工程ＳＴ１５）。次に、成膜室内の温度を下げて基板３００を冷却した後（降温工程ＳＴ１６）、基板３００をプラズマ処理室から外に出して熱処理室に移し、この熱処理内で基板を加熱する（熱処理工程ＳＴ１７）。
【０００８】
このような方法によれば、表面保護膜３０３で表面を覆ってから熱処理工程ＳＴ１７を行っているので、薄膜からの水素の放出を抑制することができる。
【０００９】
しかしながら、このプラズマ処理方法では、水素プラズマを照射した基板３００を一旦、プラズマ処理室で冷却し、大気に晒した後、成膜室に移し、そこで再度、加熱してから表面保護膜３０３を形成しているため、表面保護膜３０３を形成する際の加熱により、薄膜に入り込んだ水素の多くが放出されてしまうという問題点がある。このため、この方法でプラズマ処理を行った半導体膜３０１および絶縁膜３０２を各々、能動層およびゲート絶縁膜としてＴＦＴを製造した場合、図４に点線Ａ２で示すように、ＴＦＴの伝達特性（Ｓ値）に大きなばらつきが発生してしまう。
【００１０】
以上の問題点に鑑みて、本発明の課題は、水素プラズマを照射してから表面保護膜を形成するまでの間での水素の放出を防止することにより、ＴＦＴの伝達特性にばらつきが発生しないなど、電気的な特性の安定したＴＦＴを形成可能な薄膜半導体装置の製造方法、薄膜半導体装置、この薄膜半導体装置をＴＦＴアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明では、基板の表面に薄膜を一層あるいは複層、形成した以降、所定の温度条件下で前記薄膜に水素を導入する水素化工程と、所定の温度条件下で前記薄膜の上層側に表面保護膜を形成する表面保護膜形成工程と、前記基板を加熱する熱処理工程とを有する薄膜半導体装置の製造方法において、前記水素化工程の後連続して、前記基板を前記所定の温度よりも低くすることなく、前記表面保護膜形成工程を行うことを特徴とする。
【００１２】
本発明では、水素化工程の後、基板を冷却することなく、表面保護膜形成工程を行うため、表面保護膜を形成する際に基板を再び加熱する必要がない。従って、表面保護膜を形成する際の加熱時に水素が放出されてしまうという事態を回避できる。それ故、水素化処理が効果的に作用するので、ＴＦＴの伝達特性にばらつきが発生しないなど、電気的な特性の安定したＴＦＴを形成することができる。
【００１３】
本発明において、前記水素化工程の後連続して、前記基板を前記所定の温度よりも低い温度の大気に接触させることなく、前記表面保護膜形成工程を行うことが好ましい。
【００１４】
本発明において、処理室内で前記水素化工程を行った後連続して、前記処理室外に前記基板を出すことなく、前記表面保護膜形成工程を行うことが好ましい。
【００１５】
この場合、前記処理室内で前記表面保護膜形成工程を行った後、次の基板に対して前記水素化工程を行う際には、前記処理室内に対して清浄化処理を行ってから次の基板に対する前記水素化工程を行うことが好ましい。処理室内で成膜工程を行うと、処理室内、特にシャワーヘッドに膜が付着し、このような膜が付着した状態で水素水素化工程を行うと、前回と今回との間でプラズマ電位に差が生じ、水素の投入量が変化してしまう。しかるに、処理室内に対して清浄化処理を行ってから次の基板に対する水素化工程を行えば、このような問題を回避できる。
【００１６】
本発明において、前記熱処理工程での温度は、前記表面保護膜形成工程での温度よりも低いことが好ましい。このように構成すると、熱処理工程での水素の放出を抑えることができる。
【００１７】
本発明において、水素プラズマ処理の対象となる薄膜は、半導体膜、絶縁膜、あるいは半導体膜と絶縁膜との複層膜である。半導体膜は、例えば、ＴＦＴの能動層である。前記絶縁膜は、ＴＦＴのゲート絶縁膜、あるいは層間絶縁膜である。このような膜に水素プラズマ処理を行えば、半導体膜、絶縁膜、あるいは半導体膜と絶縁膜との界面の欠陥を除去することができるので、ＴＦＴなどの半導体素子の電気的な特性がばらつかない。
【００１８】
本発明において、前記表面保護膜は、例えば、シリコン窒化膜、またはシリコン酸化窒化膜である。シリコン窒化膜、およびシリコン酸化窒化膜は、水素の透過性が低いので、水素の放出を防止する表面保護膜として適している。
【００１９】
本発明に係る薄膜半導体装置は、例えば、電気光学物質を保持するＴＦＴアレイ基板として用いられ、このＴＦＴアレイ基板では、画素スイッチング用ＴＦＴおよび画素電極を備えた画素がマトリクス状に形成されている。このような電気光学装置において、前記電気光学物質として液晶を用いる場合には、ＴＦＴアレイ基板と対向基板との間に液晶を保持する。また、前記電気光学物質としてエレクトロルミネッセンス材料を用いた場合には、ＴＦＴアレイ基板上に前記電気光学物質としての有機エレクトロルミネッセンス材料層を形成した構造となる。
【００２０】
本発明を適用した電気光学装置は、モバイルコンピュータや携帯電話機などといった電子機器に用いることができる。
【００２１】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明では、水素化処理として水素プラズマ法を用い、本発明に適用した水素プラズマ処理方法の概要を説明した後、この水素プラズマ処理を施したＴＦＴアレイ基板の構成、およびその製造方法について説明する。
【００２２】
［本発明を適用した水素プラズマ処理方法の概要］
図１は、本発明を適用した薄膜半導体装置の製造方法を示す説明図である。図２は、各種方法で製造したＴＦＴにおける伝達特性と、各伝達特性のＴＦＴが占める割合を示すグラフである。
【００２３】
図１に示すように、本発明では、まず、シリコン膜などからなる半導体膜３０１、およびシリコン酸化膜などからなる絶縁膜３０２、さらには他の薄膜（図示せず）を形成した基板３００を処理室内で、例えば約３００℃〜約３５０℃の温度まで加熱した後（基板加熱工程ＳＴ１）、このような温度条件下で半導体膜３０１および絶縁膜３０２に水素プラズマを照射する（水素化工程ＳＴ２）。
【００２４】
次に、水素プラズマの照射を行った処理室内に基板３００をそのまま保持し、基板３００を冷却することなく、また基板３００を大気に晒すことなく、同じ処理室内に供給するガスの種類を変えて今度は、基板３００の表面側にシリコン窒化膜からなる表面保護膜３０３を、例えば約３００℃〜約３５０℃の温度条件で形成する（表面保護膜形成工程ＳＴ３）。
【００２５】
次に、表面保護膜３０３の形成を行った処理室内、あるいは別の処理室内で基板３００を温度が約３００℃〜約３５０℃、好ましくは、表面保護膜３０３を形成した際の温度よりも低い約３２０℃で加熱し、半導体膜３０１および絶縁膜３０２に導入された水素を拡散させる（熱処理工程ＳＴ４）。その結果、半導体膜３０１、絶縁膜３０２、および半導体膜３０１と絶縁膜３０２との界面に存在していた欠陥を水素の終端化作用により除去することができる。
【００２６】
また、本形態では、水素化工程ＳＴ２の後、基板３００を冷却することなく連続して、表面保護膜形成工程ＳＴ３を行う。さらに本形態では、水素化工程ＳＴ２の後、基板３００を大気に接触させることなく表面保護膜形成工程ＳＴ３を行うため、基板３００が大気中で冷却されることがない。しかも本形態では、プラズマ照射を終えた基板３００に対して、同じ処理室内で表面保護膜３０３を形成するため、基板３００を移し変える際に基板３００が冷えるということもない。従って、本形態によれば、表面保護膜３０３を形成する際に基板３００を再び加熱する必要がないので、表面保護膜３０３を形成する際の加熱時に水素が放出されてしまうという事態を回避できる。また、本形態において、熱処理工程ＳＴ４での温度は、表面保護膜形成工程ＳＴ３での温度よりも低く設定してあるため、熱処理工程ＳＴ４での水素の放出を抑えることができる。それ故、本形態によれば、水素プラズマ照射の効果が最大限に発揮される。
【００２７】
また、表面保護膜３０３として用いたシリコン窒化膜は、水素の透過性が低いので、水素の放出を防止する表面保護膜３０３として適している。
【００２８】
よって、半導体膜３０１をＴＦＴの能動層として用い、絶縁膜３０２をＴＦＴのゲート絶縁膜、あるいは層間絶縁膜として形成すれば、半導体膜３０１、絶縁膜３０２、あるいは半導体膜３０１と絶縁膜３０２との界面において欠陥が除去されているので、図４に実線Ａ１で示すように、ＴＦＴの伝達特性がばらつかない。
【００２９】
また、本形態では、処理室内で表面保護膜形成工程ＳＴ３を行った後、次の基板３００に対して水素化工程ＳＴ２を行う際には、処理室内に対してドライエッチングで使うガスを導入して、処理室内に付着している膜を除去する清浄化処理を行ってから次の基板３００に対する水素化工程ＳＴ２を行う。処理室内で表面保護膜形成工程ＳＴ３（成膜工程）を行うと、処理室内、特にシャワーヘッドに膜が付着し、このような膜が付着した状態で水素水素化工程ＳＴ２を行うと、前回と今回との間でプラズマ電位に差が生じ、水素の投入量が変化してしまうからであるが、本形態では、処理室内に対して清浄化工程を行ってから次の基板３００に対する水素化工程ＳＴ２を行うので、このような問題を回避できる。
【００３０】
［電気光学装置への適用例］
（電気光学装置の基本構成）
図３は、本発明を適用した電気光学装置を各構成要素とともに対向基板の側から見た平面図であり、図４は、図３のＨ−Ｈ′断面図である。図５は、電気光学装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。なお、本形態の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３１】
図３および図４において、本形態の電気光学装置１００は、シール材５２によいて貼り合わされたＴＦＴアレイ基板１０（薄膜半導体装置）と対向基板２０との間に、電気光学物質としての液晶５０が挟持されており、シール材５２の形成領域の内側領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路１０１、および実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路１０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４の間をつなぐための複数の配線１０５が設けられており、更に、周辺見切り５３の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【００３２】
なお、データ線駆動回路１０１および走査線駆動回路１０４をＴＦＴアレイ基板１０の上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープ　オートメイテッド、ボンディング）基板をＴＦＴアレイ基板１０の周辺部に形成された端子群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。なお、電気光学装置１００では、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置されるが、ここでは図示を省略してある。また、電気光学装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の各画素電極（後述する。）に対向する領域にＲＧＢのカラーフィルタをその表面保護膜とともに形成する。
【００３３】
このような構造を有する電気光学装置１００の画面表示領域においては、図５に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素電極９ａ、およびこの画素電極９ａを駆動するための画素スイッチング用のＴＦＴ３０（薄膜半導体素子）が形成されており、画素信号Ｓ１、Ｓ２・・・Ｓｎを供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍをこの順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、図４に示す対向基板２０の対向電極２１との間で一定期間保持される。
【００３４】
ここで、液晶５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が低下し、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が増大していく。その結果、全体として電気光学装置１００からは画素信号Ｓ１、Ｓ２、・・・Ｓｎに応じたコントラストを持つ光が出射される。
【００３５】
なお、保持された画素信号Ｓ１、Ｓ２、・・・Ｓｎがリークするのを防ぐために、画素電極′と対向電極との間に形成される液晶容量と並列に蓄積容量６０を付加することがある。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０（薄膜キャパシタ素子）により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い電気光学装置１００が実現できる。なお、蓄積容量６０を形成する方法としては、図５に例示するように、蓄積容量６０を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００３６】
（ＴＦＴアレイ基板の構成）
図６は、本形態の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図７は、電気光学装置の画素の一部を図６のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【００３７】
図６において、ＴＦＴアレイ基板１０上には、複数の透明なＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜からなる画素電極９ａがマトリクス状に形成されており、これら各画素電極９ａに対して画素スイッチング用のＴＦＴ３０がそれぞれ接続している。また、画素電極９ａの縦横の境界に沿って、データ線６ａ、走査線３ａ、および容量線３ｂが形成され、ＴＦＴ３０は、データ線６ａおよび走査線３ａに対して接続している。すなわち、データ線６ａは、コンタクトホールを介してＴＦＴ３０の高濃度ソース領域１ｄに電気的に接続し、走査線３ａは、その突出部分がＴＦＴ３０のゲート電極を構成している。なお、蓄積容量６０は、画素スイッチング用のＴＦＴ３０を形成するための半導体膜１の延設部分１ｆを導電化したものを下電極とし、この下電極４１に容量線３ｂが上電極として重なった構造になっている。
【００３８】
このように構成した画素領域のＡ−Ａ′線における断面では、図７に示すように、ＴＦＴアレイ基板１０の基体たる透明な基板１０′の表面に透明な下地絶縁膜１１が形成され、この下地絶縁膜１１の表面には、厚さが３０ｎｍ〜１００ｎｍの島状のシリコン膜からなる半導体膜１ａが形成されている。
【００３９】
半導体膜１ａの表面には、厚さが約５０〜１５０ｎｍのシリコン酸化膜からなるゲート絶縁膜２が形成され、このゲート絶縁膜２の表面に、厚さが３００ｎｍ〜８００ｎｍの走査線３ａが形成されている。半導体膜１ａのうち、走査線３ａに対してゲート絶縁膜２を介して対峙する領域がＴＦＴ３０のチャネル領域１ａ′になっている。このチャネル領域１ａ′に対して一方側には、低濃度ソース領域１ｂおよび高濃度ソース領域１ｄを備えるソース領域が形成され、他方側には低濃度ドレイン領域１ｃおよび高濃度ドレイン領域１ｅを備えるドレイン領域が形成されている。
【００４０】
画素スイッチング用のＴＦＴ３０の表面側には、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化膜からなる層間絶縁膜４が形成されている。
【００４１】
層間絶縁膜４の表面には、厚さが３００ｎｍ〜８００ｎｍのデータ線６ａが形成され、このデータ線６ａは、層間絶縁膜４に形成されたコンタクトホールを介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜４の表面にはデータ線６ａと同時形成されたドレイン電極６ｂが形成され、このドレイン電極６ｂは、層間絶縁膜４に形成されたコンタクトホールを介して高濃度ドレイン領域１ｅに電気的に接続している。
【００４２】
また、データ線６ａ、ドレイン電極６ｂ、および層間絶縁膜４の表面には、厚さが１００ｎｍ〜３００ｎｍのシリコン窒化膜からなる表面保護膜７が形成されている。
【００４３】
表面保護膜７の上層には、透光性の感光性樹脂からなる凹凸形成層１３ａが所定のパターンで形成され、この凹凸形成層１３ａの表面には、透光性の感光性樹脂からなる上層絶縁膜１３ｂが形成されている。
【００４４】
上層絶縁膜１３ｂの上層には、アルミニウム膜などからなる光反射膜８ａが形成されている。従って、光反射膜８ａの表面には、凹凸形成層１３ａの凹凸が反映されて凹凸パターン８ｇが形成されている。
【００４５】
また、光反射膜８ａの上層にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、光反射膜８ａの表面に直接、積層され、画素電極９ａと光反射膜８ａとは電気的に接続されている。また、画素電極９ａは、上層絶縁膜１３ｂ、凹凸形成層１３ａ、表面保護膜７、および層間絶縁膜４に形成されたコンタクトホールを介してドレイン電極６ｂに電気的に接続している。
【００４６】
また、光反射膜８ａには、画素電極９ａと平面的に重なる領域の一部に矩形の光透過窓８ｄが形成され（図６を参照）、この光透過窓８ｄに相当する部分には、ＩＴＯからなる画素電極９ａは存在するが、光反射膜８ａが存在しない。
【００４７】
画素電極９ａの表面側にはポリイミド膜からなる配向膜１２が形成されている。この配向膜１２は、ポリイミド膜に対してラビング処理が施された膜である。
【００４８】
なお、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同時形成された絶縁膜（誘電体膜）を介して容量線３ｂが上電極として対向することにより、蓄積容量６０が構成されている。
【００４９】
なお、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。
【００５０】
また、本形態では、ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）、あるいはトリプルゲート以上でＴＦＴ３０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００５１】
（対向基板の構成）
対向基板２０では、ＴＦＴアレイ基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。また、対向電極２１の上層側には、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２は、ポリイミド膜に対してラビング処理が施された膜である。
【００５２】
（表示動作）
このように構成した半透過・反射型の電気光学装置１００では、画素電極９ａの下層側に光反射膜８ａが形成されているため、図７に矢印ＬＡで示すように、対向基板２０側から入射した光をＴＦＴアレイ基板１０側で反射し、対向基板１０側から出射された光によって画像を表示する（反射モード）。
【００５３】
また、ＴＦＴアレイ基板１０の裏面側に配置されたバックライト装置（図示せず）から出射された光のうち、光反射膜８ａが形成されていない光透過窓８ｄに向かう光は、矢印ＬＢで示すように、光透過窓８ｄを介して対向基板２０側に透過し、表示に寄与する（透過モード）。
【００５４】
（ＴＦＴアレイ基板の製造方法）
このような構成の電気光学装置１００の製造工程のうち、ＴＦＴアレイ基板１０の製造工程を、図８を参照して説明する。
【００５５】
図８は、本形態のＴＦＴアレイ基板１０の製造方法を示す工程断面図であり、いずれの図においても、図６のＡ−Ａ′線における断面に相当する。
【００５６】
まず、図８（Ａ）に示すように、超音波洗浄等により清浄化したガラス等の基板１０′を準備した後、３５０℃以下の温度条件下で、基板１０′の全面に厚さが５０ｎｍ〜１５０ｎｍのシリコン酸化膜からなる下地絶縁膜１１を形成する。このときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。ここで形成するゲート絶縁膜２は、シリコン酸化膜に代えてシリコン窒化膜であってもよい。
【００５７】
次に、下地絶縁膜１１の表面に島状の半導体膜１ａ（能動層）を形成する。それには、基板温度が１５０℃〜４５０℃の温度条件下で、基板１０′の全面に、アモルファスのシリコン膜からなる半導体膜をプラズマＣＶＤ法により３０ｎｍ〜１００ｎｍの厚さに形成した後、半導体膜に対してレーザ光を照射してレーザアニールを施し、アモルファスの半導体膜を一度溶融させた後、冷却固化過程を経て結晶化させる。この際には、各領域へのレーザ光の照射時間が非常に短時間であり、かつ、照射領域も基板全体に対して局所的であるため、基板全体が同時に高温に熱せられることがない。それ故、基板１０′としてガラス基板などを用いても熱による変形や割れ等が生じない。次に、半導体膜の表面にフォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して半導体膜をエッチングすることにより、島状の半導体膜１ａを形成する。なお、半導体膜１ａを形成するときの原料ガスとしては、たとえばジシランやモノシランを用いることができる。
【００５８】
次に、図８（Ｂ）に示すように、３５０℃以下の温度条件下で、基板１０′の全面に厚さが５０ｎｍ〜１５０ｎｍのシリコン酸化膜からなるゲート絶縁膜２を形成する。このときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。ここで形成するゲート絶縁膜２は、シリコン酸化膜に代えてシリコン窒化膜であってもよい。
【００５９】
次に、所定のレジストマスクを介して半導体膜１ａの延設部分１ｆに不純物イオンを打ち込んで、容量線３ｂとの間に蓄積容量６０を構成するための下電極を形成する。
【００６０】
次に、図８（Ｃ）に示すように、走査線３ａ（ゲート電極）および容量線３ｂを形成する。それには、スパッタ法などにより、基板１０′の全面にアルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜を３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して導電膜をドライエッチングする。
【００６１】
次に、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部（図示せず）の側には、走査線３ａ（ゲート電極）をマスクとして、約０．１×１０１３／ｃｍ２　〜約１０×１０１３／ｃｍ２　のドーズ量で低濃度の不純物イオン（リンイオン）を打ち込んで、走査線３ａに対して自己整合的に低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃを形成する。ここで、走査線３ａの真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜１ａのままのチャネル領域１ａ′となる。
【００６２】
次に、図８（Ｄ）に示すように、走査線３ａ（ゲート電極）より幅の広いレジストマスク５５５を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０１５／ｃｍ２　〜約１０×１０１５／ｃｍ２　のドーズ量で打ち込み、高濃度ソース領域１ｄおよびドレイン領域１ｅを形成する。
【００６３】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極より幅の広いレジストマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、走査線３ａをマスクにして高濃度の不純物を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもよいことは勿論である。
【００６４】
なお、図示を省略するが、このような工程によって、周辺駆動回路部のＮチャネルＴＦＴ部を形成する。また、周辺駆動回路のＰチャネルＴＦＴ部を形成する際には、画素部およびＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０１５／ｃｍ２　〜約１０×１０１５／ｃｍ２　のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。この際、ＮチャネルＴＦＴ部の形成時と同様、ゲート電極をマスクとして、約０．１×１０１３／ｃｍ２　〜約１０×１０１３／ｃｍ２　のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極より幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約０．１×１０１５／ｃｍ２　〜約１０×１０１５／ｃｍ２　のドーズ量で打ち込んで、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵が可能となる。
【００６５】
次に、図８（Ｅ）に示すように、走査線３ａの表面側にＣＶＤ法などにより、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化からなる層間絶縁膜４を形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して層間絶縁膜４をエッチングしてコンタクトホールを形成する。層間絶縁膜４を形成するときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。
【００６６】
次に、層間絶縁膜４の表面側にデータ線６ａおよびドレイン電極６ｂを形成する。それには、アルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜をスパッタ法などで３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して導電膜にドライエッチングを行う。
【００６７】
次に、基板１０′を枚葉式平行平板型プラズマＣＶＤ装置の処理室に入れて、例えば約３００℃〜約３５０℃の温度まで加熱した後、水素プラズマを照射する（水素化工程）。
【００６８】
次に、水素プラズマの照射を行った処理室内に基板１０′を保持し、基板１０′を冷却することなく、また基板１０′を大気に晒すことなく、同じ処理室内で基板１０′の表面側、すなわち、図８（Ｆ）に示すように、データ線６ａ、ドレイン電極６ｂ、および層間絶縁膜４の表面にシリコン窒化膜からなる表面保護膜７を、例えば約３００℃〜約３５０℃の温度条件でＣＶＤ法により形成する（表面保護膜形成工程）。
【００６９】
このように本形態では、水素化工程の後、基板１０′を冷却することなく、表面保護膜形成工程を行う。また本形態では、水素化工程の後、基板１０′を大気に接触させることなく表面保護膜形成工程を行うため、プラズマ照射を終えた基板１０′が大気中で冷却されることがない。さらに、本形態では、プラズマ照射を終えた基板１０′を他の処理室に移し変えることをしないので、その間に基板１０′が冷えることもない。従って、水素化工程を行った後、表面保護膜形成工程において表面保護膜７を形成する際に基板１０′を再び加熱する必要がない。
【００７０】
また、枚葉式平行平板型プラズマＣＶＤ装置の処理室内で表面保護膜形成工程を行った後、次の基板１０′に対して水素化工程を行う際には、処理室内に対してドライエッチングで使うガスを導入して、処理室内に付着している膜を除去する清浄化工程を行ってから次の基板１０′に対する水素化工程を行う。処理室内で表面保護膜形成工程ＳＴ３を行うと、処理室内、特にシャワーヘッドに膜が付着し、このような膜が付着した状態で水素水素化工程を行うと、前回と今回との間でプラズマ電位に差が生じ、水素の投入量が変化してしまうからであるが、本形態では、処理室内に対して清浄化工程を行ってから次の基板１０′に対する水素化工程を行うので、このような問題を回避できる。
【００７１】
次に、表面保護膜７を形成した基板１０′に熱処理を行う（熱処理工程）。このときの温度は、約３００℃〜約３５０℃、好ましくは、表面保護膜３０３を形成した際の温度よりも低い約３２０℃である。その結果、基板１０′から電荷を放出できるとともに、水素プラズマの照射によって薄膜中に導入された水素は、薄膜中に拡散する。そして、半導体膜１のチャネル領域１ａ′に拡散した水素は、シリコン原子を終端化し、欠陥を除去する。また、ゲート絶縁膜２などといった絶縁膜中に拡散した水素は、絶縁膜中の欠陥を除去する。さらに、チャネル領域１ａ′とゲート絶縁膜２との界面に拡散した水素は、この界面の欠陥を除去する。
【００７２】
しかる後には、図７を参照して説明したように、スピンコート法などを用いて塗布した感光性樹脂を露光して凹凸形成層１３ａを形成した後、再び、スピンコート法などを用いて塗布した感光性樹脂を露光して上層絶縁膜１３ｂを形成する。
【００７３】
このような工程を行う間に、表面保護膜７、凹凸形成層１３ａおよび上層絶縁膜１３ｂには、ドレイン電極６ｂと画素電極９ａとを電気的に接続するためのコンタクトホールを形成しておく。
【００７４】
次に、上層絶縁膜１３ｂの表面にアルミニウムなどの金属膜によって光反射膜８ａを形成した後、光反射膜８ａの表面側に厚さが４０ｎｍ〜２００ｎｍのＩＴＯ膜をスパッタ法などで形成した後、フォトリソグラフィ技術を用いてＩＴＯ膜をパターニングし、画素電極９ａを形成する。
【００７５】
そして、画素電極９ａの表面側にポリイミド膜（配向膜１２）を形成する。それには、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、ポリイミド膜を形成した基板をレーヨン系繊維からなるパフ布で一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００７６】
（本形態の効果）
このように本形態のＴＦＴアレイ基板１０の製造方法では、表面保護膜７を形成する際に基板１０′を再び加熱する必要がないので、表面保護膜７を形成する際の加熱により水素が放出されてしまうという事態を回避できる。それ故、本形態によれば、水素プラズマ照射の効果が最大限に発揮される。よって、ＴＦＴ３０のチャネル領域１ａ′、ゲート絶縁膜２、あるいはチャネル領域１ａ′とゲート絶縁膜２との界面の欠陥を除去することができる。
【００７７】
また、本形態において、熱処理工程での温度は、表面保護膜形成工程での温度よりも低く設定してあるため、熱処理工程での水素の放出を抑えることができる。さらに表面保護膜７として用いたシリコン窒化膜は、水素の透過性が低いので、表面保護膜７に適している。それ故、本形態によれば、水素プラズマ照射の効果が最大限に発揮される。
【００７８】
［その他の実施の形態］
なお、上記形態では、半導体膜１ａおよびゲート絶縁膜２の上層側に各種電極や層間絶縁膜４を形成した状態で水素化工程を行い、層間絶縁膜４の上層に表面保護膜７を形成したが、図９（Ａ）に示すように、基板１０′上に半導体膜１ａを形成した後、図９（Ｂ）に示すように、水素プラズマを照射し（水素化工程）してもよい。この場合も、水素プラズマの照射を行った処理室内に基板１０′をそのまま保持し、基板１０′を冷却することなく、また基板１０′を大気に晒すことなく、同じ処理室内に供給するガスの種類を変えて今度は、図９（Ｃ）に示すように、基板１０′の表面側にシリコン窒化膜からなる表面保護膜２ａを、例えば約３００℃〜約３５０℃の温度条件で形成する。（表面保護膜形成工程）。このような構成の場合、表面保護膜２ａを形成した以降であれば、いずれのタイミングで基板１０′を加熱して半導体膜１ａに導入された水素を拡散させてもよい（熱処理工程）。
【００７９】
例えば、図９（Ｄ）に示すように、基板１０′上に半導体膜１ａ、表面保護膜２ａを形成した後、すぐに熱処理工程を行ってもよいが、表面保護膜２ａとして形成したシリコン窒化膜をゲート絶縁膜２として、その上層に各種の電極や層間絶縁膜を形成した状態で熱処理工程を行ってもよい。
【００８０】
また、図９（Ｅ）に示すように、表面保護膜２ａの上層にシリコン酸化膜２ｂを形成した後、すぐに熱処理工程を行ってもよいが、シリコン酸化膜２ｂの上層に各種の電極や層間絶縁膜を形成した状態で熱処理工程を行ってもよい。この場合には、表面保護膜２ａとシリコン酸化膜２ｂとによって、ゲート絶縁膜２が構成されることになる。
【００８１】
また、図９の例では、半導体膜１ａの上にシリコン窒化膜を形成し、その上にシリコン酸化膜を形成する実施の形態を説明したが、半導体膜１ａの上にシリコン酸化窒化膜を形成した後に、その上にシリコン酸化膜を形成してもよい。また、半導体膜１ａの上にシリコン酸化膜を形成した後に、その上にシリコン窒化膜あるいはシリコン酸化窒化膜を形成してもよい。
【００８２】
上記形態では、電気光学装置１００として半透過・反射型の液晶装置を説明したが、光透過窓８ｄを形成せずに、電気光学装置１００を全反射型の液晶装置として構成した場合、あるいは全透過型の電気光学装置１００に本発明を適用してもよい。
【００８３】
さらにまた、上記形態では、薄膜半導体装置として、アクティブマトリクス型液晶装置に用いるＴＦＴアレイ基板を例に説明したが、液晶以外の電気光学物質を用いた電気光学装置、例えば、図１０および図１１を参照して以下に説明する有機エレクトロルミネッセンス表示装置に用いるＴＦＴアレイ基板、あるいは電気光学装置以外の薄膜半導体装置の製造などに本発明を適用してもよい。
【００８４】
図１０は、電荷注入型の有機薄膜エレクトロルミネセンス素子を用いたアクティブマトリクス型電気光学装置のブロック図である。図１１（Ａ）、（Ｂ）はそれぞれ、図１０に示す電気光学装置に形成した画素領域を拡大して示す平面図、およびその断面図である。
【００８５】
図１０に示す電気光学装置１００ｐは、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの電気光学装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
【００８６】
ここに示す電気光学装置１００ｐでは、ＴＦＴアレイ基板１０ｐ上に、複数の走査線３ｐと、走査線３ｐの延設方向に対して交差する方向に延設された複数のデータ線６ｐと、これらのデータ線６ｐに並列する複数の共通給電線２３ｐと、データ線６ｐと走査線３ｐとの交差点に対応する画素領域１５ｐとが構成されている。データ線６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ側駆動回路１０１ｐが構成されている。走査線３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査側駆動回路１０４ｐが構成されている。
【００８７】
また、画素領域１５ｐの各々には、走査線３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ３１ｐ（薄膜半導体素子）と、この第１のＴＦＴ３１ｐを介してデータ線６ｐから供給される画像信号を保持する保持容量３３ｐ（薄膜キャパシタ素子）と、この保持容量３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３２ｐ（薄膜半導体素子）と、第２のＴＦＴ３２ｐを介して共通給電線２３ｐに電気的に接続したときに共通給電線２３ｐから駆動電流が流れ込む発光素子４０ｐとが構成されている。
【００８８】
本形態では、図１１（Ａ）、（Ｂ）に示すように、いずれの画素領域１５ｐにおいても、ガラスなどからなる基板１０ｐの表面に下地保護膜１１ｐが形成されているとともに、この下地保護膜１１ｐの表面に島状に形成された２つの半導体膜を利用して第１のＴＦＴ３１ｐおよび第２のＴＦＴ３２ｐが形成されている。また、第２のＴＦＴ３２ｐのソース・ドレイン領域の一方には、中継電極３５ｐが電気的に接続し、この中継電極３５ｐには画素電極４１ｐが電気的に接続している。この画素電極４１ｐの上層側には、正孔注入層４２ｐ、有機エレクトロルミネッセンス材料層としての有機半導体膜４３ｐ、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極２０ｐが積層されている。ここで、対向電極２０ｐは、データ線６ｐなどを跨いで複数の画素領域１５ｐにわたって形成されている。
【００８９】
第２のＴＦＴ３２ｐのソース・ドレイン領域のもう一方には、コンタクトホールを介して共通給電線２３ｐが電気的に接続している。これに対して、第１のＴＦＴ３１ｐでは、そのソース・ドレイン領域の一方に電気的に接続する電位保持電極３５ｐは、第２のゲート電極７２ｐの延設部分７２０ｐに電気的に接続している。この延設部分７２０ｐに対しては、その下層側において第２のゲート絶縁膜５０ｐを介して半導体膜４００ｐが対向し、この半導体膜４００ｐは、それに導入された不純物によって導電化されているので、延設部分７２０ｐおよび第２のゲート絶縁膜５０ｐとともに保持容量３３ｐを構成している。ここで、半導体膜４００ｐに対しては層間絶縁膜５１ｐのコンタクトホールを介して共通給電線２３ｐが電気的に接続している。
【００９０】
従って、保持容量３３ｐは、第１のＴＦＴ３１ｐを介してデータ線６ｐから供給される画像信号を保持するので、第１のＴＦＴ３１ｐがオフになっても、第２のＴＦＴ３２ｐのゲート電極３１ｐは画像信号に相当する電位に保持される。それ故、発光素子４０ｐには共通給電線２３ｐから駆動電流が流れ続けるので、発光素子４０ｐは発光し続け、画像を表示する。
【００９１】
このようなＴＦＴアレイ基板１０ｐの製造工程においても、中継電極３５ｐ、データ線６ｐ、共通給電線２３ｐを形成した後、水素プラズマを照射し、次に、シリコン窒化膜からなる表面保護膜５２ｐを形成し、しかる後に、熱処理工程を行う際に本発明を適用することができる。
【００９２】
また、上記実施の形態では、表面保護膜としてシリコン窒化膜（ＳｉＮ）を適用した例を説明したが、本発明においては、表面保護膜としてシリコン酸化窒化膜（ＳｉＯＮ）を適用する事もできる。
【００９３】
［電子機器への適用］
次に、本発明を適用した電気光学装置１００、１００ｐを備えた電子機器の一例を、図１２、図１３（Ａ）、（Ｂ）を参照して説明する。
【００９４】
図１２は、上記の電気光学装置と同様に構成された電気光学装置１００を備えた電子機器の構成をブロック図である。図１３（Ａ）、（Ｂ）はそれぞれ、本発明に係る液晶装置を用いた電子機器の一例としてのモバイル型のパーソナルコンピュータの説明図、および携帯電話機の説明図である。
【００９５】
図１２において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、電気光学装置１００、１００ｐ、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄａｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、電気光学装置１００、１００ｐを駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、電気光学装置１００、１００ｐを構成するＴＦＴアレイ基板の上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もＴＦＴアレイ基板の上に形成してもよい。
【００９６】
このような構成の電子機器としては、投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【００９７】
すなわち、図１３（Ａ）に示すように、パーソナルコンピュータ１８０は、キーボード１８１を備えた本体部１８２と、表示ユニット１８３とを有する。表示ユニット１８３は、前述した電気光学装置１００、１００ｐを含んで構成される。
【００９８】
また、図１３（Ｂ）に示すように、携帯電話機１９０は、複数の操作ボタン１９１と、前述した電気光学装置１００、１００ｐからなる表示部とを有している。
【００９９】
【発明の効果】
以上説明したとおり、本発明では、水素化工程の後、表面保護膜を形成する際に基板を再び加熱する必要がないので、表面保護膜を形成する際の加熱時に水素が放出されてしまうという事態を回避できる。それ故、水素化処理が効果的に作用するので、ＴＦＴの伝達特性にばらつきが発生しないなど、電気的な特性の安定したＴＦＴを形成することができる。
【図面の簡単な説明】
【図１】本発明を適用した薄膜半導体装置の製造方法を示す説明図である。
【図２】各種方法で製造したＴＦＴにおける伝達特性と、各伝達特性のＴＦＴが占める割合を示すグラフである。
【図３】本発明が適用される電気光学装置を対向基板の側からみたときの平面図である。
【図４】図３のＨ−Ｈ′線における断面図である。
【図５】電気光学装置において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図６】本発明を適用した電気光学装置において、ＴＦＴアレイ基板に形成された各画素の構成を示す平面図である。
【図７】本発明を適用した電気光学装置を、図６のＡ−Ａ′線に相当する位置での切断したときの断面図である。
【図８】（Ａ）〜（Ｆ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図９】（Ａ）〜（Ｅ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の別の製造方法を示す工程断面図である。
【図１０】電荷注入型の有機薄膜エレクトロルミネセンス素子を用いたアクティブマトリクス型電気光学装置のブロック図である。
【図１１】（Ａ）、（Ｂ）はそれぞれ、図１０に示す電気光学装置に形成した画素領域を拡大して示す平面図、およびその断面図である。
【図１２】本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【図１３】（Ａ）、（Ｂ）はそれぞれ、本発明に係る電気光学装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図、および携帯電話機の説明図である。
【図１４】従来の薄膜半導体装置の製造方法を示す説明図である。
【符号の説明】
１ａ、３０１　半導体膜
２　ゲート絶縁膜
３ａ　走査線
３ｂ　容量線
４　層間絶縁膜
６ａ　データ線
６ｂ　ドレイン電極
７、５２ｐ　表面保護膜
９ａ　画素電極
１０、１０ｐ　ＴＦＴアレイ基板（薄膜半導体装置）
１０′、１０ｐ、３００　基板
３０、３１ｐ、３２ｐ　ＴＦＴ（薄膜半導体素子）
１００、１００ｐ　電気光学装置
３０２　絶縁膜
３０３　表面保護膜
【図１】
2004111618.tif 000003
【図２】
2004111618.tif 000004
【図３】
2004111618.tif 000005
【図４】
2004111618.tif 000006
【図５】
2004111618.tif 000007
【図６】
2004111618.tif 000008
【図７】
2004111618.tif 000009
【図８】
2004111618.tif 000010
【図９】
2004111618.tif 000011
【図１０】
2004111618.tif 000012
【図１１】
2004111618.tif 000013
【図１２】
2004111618.tif 000014
【図１３】
2004111618.tif 000015
【図１４】
2004111618.tif 000016