(57)【要約】【課題】逆方向電圧の変化に対して生ずる容量の変化が直線的になるとともに、動作範囲全体における逆方向電圧の変化に対する可変容量ダイオードの容量の変化量を確保することができる可変容量ダイオードを提供する。【解決手段】超階段型ＰＮ接合を形成するためのＮ型不純物濃度分布に、Ｐ型不純物を導入して相殺させることにより、超階段型ＰＮ接合を形成する不純物濃度分布に比べて、ＰＮ接合部における不純物濃度分布をなだらかにした半導体層を設ける。【選択図】　　図２
2004022923.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）第１導電型の不純物を導入した半導体基板と、
（ｂ）前記半導体基板上に形成され、前記第１導電型と同じ導電型の層であって、前記半導体基板より不純物濃度の少ない第１半導体層と、
（ｃ）前記第１半導体層の所定領域内に形成され、前記第１導電型と同じ導電型の層であって、前記第１半導体層より不純物濃度の多い第２半導体層と、
（ｄ）前記第２半導体層が形成された領域内に前記第１導電型と異なる導電型の不純物を導入して形成された層であって、前記第１導電型と同じ導電型の第３半導体層と、
（ｅ）前記第３半導体層が形成された領域内に前記第１導電型と異なる導電型の不純物を導入して形成された層であって、前記第１導電型と異なる導電型の第４半導体層と、
（ｆ）前記第４半導体層上に設けられた第１電極と、
（ｇ）前記半導体基板の前記第１半導体層を形成した面と反対側の面に形成された第２電極とを備えることを特徴とする半導体装置。
【請求項２】
（ａ）第１導電型の不純物を導入した半導体基板と、
（ｂ）前記半導体基板上に形成され、前記第１導電型と同じ導電型の層であって、前記半導体基板より不純物濃度の少ない第１半導体層と、
（ｃ）前記第１半導体層の所定領域内に形成され、前記第１導電型と同じ導電型の層であって、超階段型ＰＮ接合を形成するための不純物濃度分布を有する第２半導体層と、
（ｄ）前記第２半導体層が形成された領域内に前記第１導電型と異なる導電型の不純物を導入することにより形成され、前記第１導電型と同じ導電型の層であって、傾斜型ＰＮ接合を形成するための不純物濃度分布を有する第３半導体層と、
（ｅ）前記第３半導体層が形成された領域内に前記第１導電型と異なる導電型の不純物を導入することにより形成され、前記第１導電型と異なる導電型の層であって、超階段型ＰＮ接合を形成するための不純物濃度分布を有する第４半導体層と、
（ｆ）前記第４半導体層上に設けられた第１電極と、
（ｇ）前記半導体基板の前記第１半導体層を形成した面と反対側の面に形成された第２電極とを備えることを特徴とする半導体装置。
【請求項３】
（ａ）第１導電型の不純物を導入した半導体基板を用意する工程と、
（ｂ）前記半導体基板上に、前記第１導電型と同じ導電型の層であって、前記半導体基板より不純物濃度の少ない第１半導体層を形成する工程と、
（ｃ）前記第１半導体層の所定領域内に、前記第１導電型と同じ導電型の層であって、前記第１半導体層より不純物濃度の多い第２半導体層を形成する工程と、
（ｄ）前記第２半導体層が形成された領域内に前記第１導電型と異なる導電型の不純物を導入した層であって、前記第１導電型と同じ導電型の第３半導体層を形成する工程と、
（ｅ）前記第３半導体層が形成された領域内に前記第１導電型と異なる導電型の不純物を導入した層であって、前記第１導電型と異なる導電型の第４半導体層を形成する工程と、
（ｆ）前記第４半導体層上に第１電極を形成する工程と、
（ｇ）前記半導体基板の前記第１半導体層を形成した面と反対側の面に第２電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
（ａ）第１導電型の不純物を導入した半導体基板を用意する工程と、
（ｂ）前記半導体基板上に、前記第１導電型と同じ導電型の層であって、前記半導体基板より不純物濃度の少ない第１半導体層を形成する工程と、
（ｃ）前記第１半導体層の所定領域内に、前記第１導電型と同じ導電型の層であって、超階段型ＰＮ接合を形成するための不純物濃度分布を有する第２半導体層を形成する工程と、
（ｄ）前記第２半導体層が形成された領域内に前記第１導電型と異なる導電型の不純物を導入することにより、前記第１導電型と同じ導電型の層であって、傾斜型ＰＮ接合を形成するための不純物濃度分布を有する第３半導体層を形成する工程と、
（ｅ）前記第３半導体層が形成された領域内に前記第１導電型と異なる導電型の不純物を導入することにより、前記第１導電型と異なる導電型の層であって、超階段型ＰＮ接合を形成するための不純物濃度分布を有する第４半導体層を形成する工程と、
（ｆ）前記第４半導体層上に第１電極を形成する工程と、
（ｇ）前記半導体基板の前記第１半導体層を形成した面と反対側の面に第２電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、ダイオードを含む半導体装置の製造に適用して有効な技術に関する。
【０００２】
【従来の技術】
近年、周波数可変型発振器は、半導体製造技術の発達によって、電圧制御発振器（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）とすることが一般的になっている。送信機、受信機に内蔵されるＶＣＯは、周波数変換のための局部発振回路として用いられる他、搬送波を発生、再生するためにも用いられ、無線回路の品質に影響を及ぼす重要な回路の一つになっている。
【０００３】
通信システムに使用されるＶＣＯには、通信システムの大容量、高速データ伝送化に伴い、直線性に優れた周波数感度特性を有することが要求されている。このＶＣＯの周波数感度特性の直線性を決定しているのは、ＶＣＯ内にある可変容量ダイオードの容量の直線性である。すなわち、可変容量ダイオードに印加される逆方向電圧に対する容量の変化の直線性がＶＣＯの周波数感度特性の直線性を決定している。
【０００４】
なお、可変容量ダイオードの構造および機能については、例えば株式会社オーム社発行の「半導体ハンドブック（第２版）」のＰ３８３〜Ｐ３８８に記載がある。
【０００５】
【発明が解決しようとする課題】
可変容量ダイオードのＰＮ接合に逆方向電圧を印加した場合、接合容量の電圧依存性は、ＰＮ接合付近の不純物濃度分布により決定される。このＰＮ接合付近の不純物濃度分布には、例えば傾斜型ＰＮ接合、階段型ＰＮ接合、超階段型ＰＮ接合などがあり、これらの接合容量の電圧依存性は次式で与えられる。
【０００６】
Ｃ＝Ｃ０×（１−Ｖ／φ０）−ｎ
ここで、Ｃ０は、逆方向電圧がゼロのときの接合容量、Ｖは逆方向電圧、φ０は、拡散電位を示している。
【０００７】
階段型ＰＮ接合や超階段型ＰＮ接合の場合、ｎ≧１／２であり、逆方向電圧が０Ｖ〜１Ｖのとき、可変容量ダイオードの容量の変化が直線から大きく外れ、著しく大きくなる。したがって、逆方向電圧を印加しないゼロバイアスから１Ｖ程度の範囲において、容量の変化の直線性を確保することが困難であるという問題点がある。
【０００８】
また、傾斜型ＰＮ接合の場合、ｎ＝１／３程度であり、逆方向電圧の変化に対する可変容量ダイオードの容量の変化は、階段型ＰＮ接合や超階段型ＰＮ接合に比べて小さくなる。しかし、Ｎ型不純物の濃度とＰ型不純物の濃度との差がほとんどなく、ブレークダウン電圧が下がるとともに、動作範囲全体における逆方向電圧の変化に対して、可変容量ダイオードの容量の変化量が小さくなり、所定の変化量を確保することが困難となる問題点がある。また、可変容量ダイオードの容量値を小さくしようとした場合、Ｎ型不純物の濃度およびＰ型不純物の濃度を少なくする必要があるが、Ｐ型不純物の濃度を下げるとＰ型不純物を導入したＰ型半導体層と金属よりなる電極とのオーミック接触が得られず、接触抵抗値が大きくなるという問題点がある。
【０００９】
本発明の目的は、逆方向電圧の変化に対して生ずる容量の変化が直線的になる可変容量ダイオードを提供することにある。
【００１０】
また、本発明の他の目的は、動作範囲全体における逆方向電圧の変化に対する可変容量ダイオードの容量の変化量を確保することにある。
【００１１】
また、本発明の他の目的は、半導体層と電極との接触抵抗値が大きくならない可変容量ダイオードを提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１４】
本発明は、（ａ）第１導電型の不純物を導入した半導体基板と、（ｂ）前記半導体基板上に形成され、前記第１導電型と同じ導電型の層であって、前記半導体基板より不純物濃度の少ない第１半導体層と、（ｃ）前記第１半導体層の所定領域内に形成され、前記第１導電型と同じ導電型の層であって、前記第１半導体層より不純物濃度の多い第２半導体層と、（ｄ）前記第２半導体層が形成された領域内に前記第１導電型と異なる導電型の不純物を導入して形成された層であって、前記第１導電型と同じ導電型の第３半導体層と、（ｅ）前記第３半導体層が形成された領域内に前記第１導電型と異なる導電型の不純物を導入して形成された層であって、前記第１導電型と異なる導電型の第４半導体層と、（ｆ）前記第４半導体層上に設けられた第１電極と、（ｇ）前記半導体基板の前記第１半導体層を形成した面と反対側の面に形成された第２電極とを備えるものである。
【００１５】
また、本発明は、（ａ）第１導電型の不純物を導入した半導体基板を用意する工程と、（ｂ）前記半導体基板上に、前記第１導電型と同じ導電型の層であって、前記半導体基板より不純物濃度の少ない第１半導体層を形成する工程と、（ｃ）前記第１半導体層の所定領域内に、前記第１導電型と同じ導電型の層であって、前記第１半導体層より不純物濃度の多い第２半導体層を形成する工程と、（ｄ）前記第２半導体層が形成された領域内に前記第１導電型と異なる導電型の不純物を導入した層であって、前記第１導電型と同じ導電型の第３半導体層を形成する工程と、（ｅ）前記第３半導体層が形成された領域内に前記第１導電型と異なる導電型の不純物を導入した層であって、前記第１導電型と異なる導電型の第４半導体層を形成する工程と、（ｆ）前記第４半導体層上に第１電極を形成する工程と、（ｇ）前記半導体基板の前記第１半導体層を形成した面と反対側の面に第２電極を形成する工程とを備えるものである。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
本実施の形態における半導体装置は、可変容量ダイオードである。この可変容量ダイオードは、例えば電圧制御発振器（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）に内蔵されている。可変容量ダイオードが内蔵された電圧制御発振器は、たとえば携帯電話や無線通信機器に使用される。
【００１８】
図１は、本実施の形態における可変容量ダイオードの素子部の構造を示した断面図である。図２は、図１のＡ−Ｂ線上にある個々の半導体層の不純物濃度分布を示した図である。
【００１９】
図１において、本実施の形態における可変容量ダイオードの素子部は、半導体基板１、エピタキシャル層（第１半導体層）２、第１絶縁層３、Ｎ型半導体層（第２半導体層）４、Ｎ型半導体層（第３半導体層）５、Ｐ型半導体層（第４半導体層）６、第２絶縁膜７、表面電極（第１電極）８、裏面電極（第２電極）９より構成されている。
【００２０】
半導体基板１は、単結晶シリコンに例えばリン（Ｐ）や砒素（Ａｓ）などのＮ型不純物が導入されたものであり、その抵抗率は、例えば約４ｍΩｃｍ以下である。この半導体基板１に導入されている不純物は、図２に示す不純物濃度分布１Ａとなるように半導体基板に導入されている。また、半導体基板１の主面には、エピタキシャル層（第１半導体層）２が形成されている。
【００２１】
エピタキシャル層２は、シリコンにリン（Ｐ）や砒素（Ａｓ）などのＮ型不純物が導入されたものであり、その抵抗率は、例えば約１Ωｃｍである。エピタキシャル層２に導入されている不純物は、図２に示す不純物濃度分布２Ａとなるようにエピタキシャル層２に導入されている。したがって、エピタキシャル層２は、半導体基板１よりＮ型不純物の濃度が低いことがわかる。また、このエピタキシャル層２の厚さは約１．５μｍである。なお、エピタキシャル層２の厚さやエピタキシャル層２に導入される不純物の濃度を変更することにより可変容量ダイオードの特性を変化させることができる。
【００２２】
エピタキシャル層２上には、例えば酸化シリコンよりなる第１絶縁層３が形成されているが、電極形成領域においては、第１絶縁層３が除去されている。第１絶縁層３が除去されているエピタキシャル層２の電極形成領域内には、Ｎ型半導体層（第２半導体層）４が形成されている。
【００２３】
Ｎ型半導体層４は、シリコンに例えばリン（Ｐ）や砒素（Ａｓ）などのＮ型不純物が導入されている。Ｎ型半導体層４に導入されているＮ型不純物は、図２に示す不純物濃度分布４Ａとなるように導入されており、この不純物濃度分布４Ａは、超階段型ＰＮ接合を形成するためにＮ型半導体領域に形成される不純物濃度分布の一部を構成している。
【００２４】
Ｎ型半導体層（第３半導体層）５は、Ｎ型半導体層４上に形成され、シリコンに例えばリン（Ｐ）や砒素（Ａｓ）などのＮ型不純物が導入されているとともにボロン（Ｂ）などのＰ型不純物が導入されている。Ｎ型半導体層５に導入されている不純物による濃度分布は、図２に示す不純物濃度分布５Ａのようになっており、この不純物濃度分布５Ａは、傾斜型ＰＮ接合を形成するためにＮ型半導体領域に形成される不純物濃度分布の一部を構成している。
【００２５】
Ｐ型半導体層（第４半導体層）６は、Ｎ型半導体層５上に形成され、シリコンに例えばボロン（Ｂ）などのＰ型不純物が導入されている。Ｐ型半導体層６に導入されているＰ型不純物は、図２に示す不純物濃度分布６Ａとなるように導入されており、この不純物濃度分布６Ａは、超階段型ＰＮ接合を形成するためにＰ型半導体領域に形成される不純物濃度分布を構成している。
【００２６】
ここで、図２に示す破線は、Ｎ型半導体層５にＰ型不純物を導入しない場合、すなわち、Ｎ型不純物だけ導入した場合を示しており、この破線による不純物濃度分布は、超階段型ＰＮ接合を形成するためにＮ型半導体領域に形成される不純物濃度分布の一部を構成している。したがって、Ｎ型半導体層５にＰ型不純物を導入しない場合、Ｎ型半導体層５とＰ型半導体層６との境界に形成されるＰＮ接合は、超階段型ＰＮ接合となる。
【００２７】
しかし、超階段型ＰＮ接合は、印加される逆方向電圧が０Ｖ〜１Ｖ程度の低電圧領域において、可変容量ダイオードの容量変化量が著しく大きくなり、逆方向電圧の変化に対して生ずる容量の変化が直線的にならない。
【００２８】
そこで、本実施の形態では、Ｎ型不純物を導入したＮ型半導体層５にＰ型不純物を導入することによって、Ｎ型半導体層５の不純物濃度分布を変化させ、逆方向電圧が０Ｖ〜１Ｖ程度の低電圧領域において、可変容量ダイオードの容量変化量を抑制したものである。すなわち、Ｐ型不純物をＮ型半導体層５に導入することにより、図２の破線で示した超階段型ＰＮ接合を形成するための不純物濃度分布を、図２の実線で示した傾斜型ＰＮ接合を形成するための不純物濃度分布に変化させたものである。このようにＮ型半導体層５の不純物濃度分布を、傾斜型ＰＮ接合を形成するための不純物濃度分布にすることにより、逆方向電圧が低い領域（０Ｖ〜１Ｖ）において、可変容量ダイオードの容量変化量を抑制することができ、逆方向電圧の変化に対する容量変化の直線性を確保することができる。
【００２９】
また、Ｎ型半導体層４に導入されている不純物の濃度分布は、超階段型ＰＮ接合を形成するための不純物濃度分布であるため、印加する逆方向電圧の全範囲（例えば０Ｖ〜４．０Ｖ）における可変容量ダイオードの容量変化量を確保することができる。
【００３０】
Ｐ型半導体層６上および絶縁層３上には、例えば酸化シリコンよりなる第２絶縁層７が形成されているが、Ｐ型半導体層６の電極形成領域上において、第２絶縁層７は、除去され、例えばアルミニウムよりなる表面電極（第１電極）８が形成されている。また、半導体基板１の主面と反対側の面には、例えば金よりなる裏面電極（第２電極）９が形成されている。
【００３１】
ここで、Ｐ型半導体層６に導入されている不純物の濃度分布は、超階段型ＰＮ接合を形成するための濃度分布をしており、高濃度である。したがって、Ｐ型半導体層６と表面電極８とのオーミック接触は充分にとることができる。
【００３２】
図３は、印加される逆方向電圧と可変容量ダイオードの容量との関係を示した図である。
【００３３】
図３において、破線は、超階段型ＰＮ接合をしている可変容量ダイオードの容量と逆方向電圧との関係を示したものであり、実線は、本実施の形態における可変容量ダイオードの容量と逆方向電圧との関係を示したものである。図３を見て分かるように、破線で示した超階段型ＰＮ接合をしている可変容量ダイオードの容量は、逆方向電圧が０Ｖ〜１Ｖ付近で著しく直線性から外れて変化しているのに対し、実線で示した本実施の形態における可変容量ダイオードの容量は、逆方向電圧が０Ｖ〜１Ｖ付近においても直線的に変化していることがわかる。
【００３４】
図４は、印加される逆方向電圧とリニアリティ指数との関係を示した図である。ここで、リニアリティ指数は、逆方向電圧に対する容量の微分で求められるものであり、逆方向電圧の変化に対する容量の変化の直線性を示すものである。すなわち、逆方向電圧の変化に対する容量の変化が直線的である場合、リニアリティ指数は、逆方向電圧に対して一定の値をとる。
【００３５】
図４を見て分かるように、破線で示した超階段型ＰＮ接合をしている可変容量ダイオードのリニアリティ指数は、逆方向電圧に対して著しく変化している。つまり、逆方向電圧の変化に対する容量の変化が直線的でないことがわかる。一方、実線で示した本実施の形態における可変容量ダイオードのリニアリティ指数は、破線で示した超階段型ＰＮ接合をしている可変容量ダイオードのリニアリティ指数に比べてあまり変化していないことがわかる。つまり、本実施の形態における可変容量ダイオードの方が、逆方向電圧の変化に対する容量の変化が直線的になっていることがわかる。
【００３６】
したがって、本実施の形態における可変容量ダイオードによれば、周波数感度特性の直線性に優れたＶＣＯを提供することができる。
【００３７】
本実施の形態における可変容量ダイオードは上記のように構成されており、以下にその製造方法を図面を参照しながら説明する。
【００３８】
図５は、図１のＡ−Ｂ線上にある個々の半導体層を形成する際に導入する不純物の不純物濃度分布を示したものである。
【００３９】
まず、図５に示す不純物濃度分布１Ｂを有する半導体基板を用意し、この半導体基板１の主面上に、エピタキシャル成長技術を使用して、図５に示す不純物濃度分布２Ｂを有するエピタキシャル層（第１半導体層）２を形成する（図６）。このエピタキシャル層２の厚さは例えば、約１．５μｍ程度である。
【００４０】
次に、図７に示すように、このエピタキシャル層２上に熱酸化法やＣＶＤ法を使用して酸化シリコン膜よりなる第１絶縁層３を形成する。この第１絶縁層の厚さは、例えば、約１．５μｍ程度である。
【００４１】
続いて、酸化シリコン膜よりなる第１絶縁層３上にレジスト膜（図示せず）を塗布した後、露光、現像することによりレジスト膜をパターニングする。パターニングは、第１絶縁層３を開口する領域にレジスト膜が残らないようにする。そして、図８に示すように、パターニングしたレジスト膜をマスクとして、第１絶縁層３を形成している酸化シリコン膜をエッチングして除去する。ここで、開口する面積は、可変容量ダイオードの特性により、必要に応じて変更することができる。
【００４２】
次に、図９に示すように、第１絶縁層３を開口することにより露出したエピタキシャル層２内にイオン注入法を使用してＮ型不純物であるリン（Ｐ）を注入する。注入は、例えば不純物原子であるリン（Ｐ）のドーズ量を２．０×１０１１個／ｃｍ２、打ち込むエネルギーを例えば１５０ＫｅＶで行う。その後、熱拡散法により、注入した不純物の拡散を９５０℃で８０分間、窒素（Ｎ２）雰囲気中で行う。このようにして、図５の不純物濃度分布４Ｂを有するＮ型半導体層４を形成する。ここで、不純物濃度分布４Ｂは、超階段型ＰＮ接合を形成するためにＮ型半導体領域に形成される不純物濃度分布である。
【００４３】
続いて、図１０に示すように、形成したＮ型半導体層４の領域内にイオン注入法を使用して、Ｐ型不純物であるボロン（Ｂ）を注入する。注入は、例えば不純物原子であるボロン（Ｂ）のドーズ量を４．０×１０１１個／ｃｍ２、打ち込むエネルギーを例えば１５０ＫｅＶで行う。その後、熱拡散法により、注入した不純物の拡散を９００℃で３０分間、窒素（Ｎ２）雰囲気中で行う。このようにして、図５に示す不純物濃度分布５ＢのＰ型不純物をＮ型半導体層４に注入することによりＮ型半導体層５を形成することができる。つまり、Ｎ型半導体層５は、超階段型ＰＮ接合を形成するための不純物濃度分布４Ｂに、図５に示す不純物濃度分布５ＢのＰ型不純物を導入して相殺させることにより、形成されている。このＮ型半導体層５を設けることにより、超階段型ＰＮ接合を形成するための不純物濃度分布４Ｂの急峻な立ち上がりを抑制することができる。すなわち、Ｎ型半導体層５を設けることにより、超階段型ＰＮ接合を形成する不純物濃度分布に比べて、ＰＮ接合部における不純物濃度分布をなだらかにすることができる。したがって、逆方向電圧が低い領域（０Ｖ〜１Ｖ）において、可変容量ダイオードの容量変化量を抑制することができ、逆方向電圧の変化に対する容量変化の直線性を確保することができる。
【００４４】
また、Ｎ型半導体層４に導入されている不純物の濃度分布は、超階段型ＰＮ接合を形成するための不純物濃度分布であるため、印加する逆方向電圧の全範囲（例えば０Ｖ〜４．０Ｖ）における可変容量ダイオードの容量変化量を確保することができる。
【００４５】
その後、図１１に示すように、Ｎ型半導体層５の領域内に、イオン注入法を使用してＰ型不純物であるフッ化ボロン（ＢＦ２）を注入することにより、Ｐ型半導体層６を形成する。注入は、例えば不純物原子であるフッ化ボロン（ＢＦ２）のドーズ量を４．５×１０１５個／ｃｍ２、打ち込むエネルギーを例えば３５ＫｅＶで行う。その後、熱拡散法により、注入した不純物の拡散を９００℃で２０分間、窒素（Ｎ２）雰囲気中で行う。このようにして、図５の不純物濃度分布６Ｂを有するＰ型半導体層６を形成する。ここで、不純物濃度分布６Ｂは、超階段型ＰＮ接合を形成するためにＰ型半導体領域に形成される不純物濃度分布である。
【００４６】
続いて、図１２に示すように、第１絶縁層３およびＰ型半導体層６上に、熱酸化法またはＣＶＤ法を使用して酸化シリコンよりなる第２絶縁層７を形成する。そして、第２絶縁層７上にレジスト膜（図示せず）を塗布した後、露光、現像することによりレジスト膜をパターニングする。パターニングは、第２絶縁層７を開口する領域にレジスト膜が残らないようにする。そして、図１３に示すように、パターニングしたレジスト膜をマスクとして、第２絶縁層７を形成している酸化シリコン膜をエッチングして除去し、Ｐ型半導体層６の表面を露出する。
【００４７】
その後、第２絶縁層７および露出したＰ型半導体層６上にアルミニウムを堆積した後、パターニングすることにより、図１４に示すように表面電極８を形成する。また、図１５に示すように、半導体基板１の主面と反対側の面の金を蒸着して裏面電極９を形成する。このようにして本実施の形態における可変容量ダイオードの素子部を形成することができる。
【００４８】
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４９】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００５０】
超階段型ＰＮ接合を形成するためのＮ型不純物濃度分布に、Ｐ型不純物を導入して相殺させることにより、超階段型ＰＮ接合を形成する不純物濃度分布に比べて、ＰＮ接合部における不純物濃度分布をなだらかにすることができる。したがって、逆方向電圧が低い領域において、可変容量ダイオードの容量変化量を抑制することができ、逆方向電圧の変化に対する容量変化の直線性を確保することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である可変容量ダイオードの素子構造を示した断面図である。
【図２】図１のＡ−Ｂ線上にある個々の半導体層の不純物濃度分布を示した図である。
【図３】可変容量ダイオードの容量と逆方向電圧との関係を示した図である。
【図４】リニアリティ指数と逆方向電圧との関係を示した図である。
【図５】図１のＡ−Ｂ線上にある個々の半導体層を形成する際に導入する不純物の不純物濃度分布を示したものである。
【図６】本発明の一実施の形態である可変容量ダイオードの製造工程を示した断面図である。
【図７】本発明の一実施の形態である可変容量ダイオードの製造工程を示した断面図である。
【図８】本発明の一実施の形態である可変容量ダイオードの製造工程を示した断面図である。
【図９】本発明の一実施の形態である可変容量ダイオードの製造工程を示した断面図である。
【図１０】本発明の一実施の形態である可変容量ダイオードの製造工程を示した断面図である。
【図１１】本発明の一実施の形態である可変容量ダイオードの製造工程を示した断面図である。
【図１２】本発明の一実施の形態である可変容量ダイオードの製造工程を示した断面図である。
【図１３】本発明の一実施の形態である可変容量ダイオードの製造工程を示した断面図である。
【図１４】本発明の一実施の形態である可変容量ダイオードの製造工程を示した断面図である。
【図１５】本発明の一実施の形態である可変容量ダイオードの製造工程を示した断面図である。
【符号の説明】
１　半導体基板
２　エピタキシャル層
３　第１絶縁層
４　Ｎ型半導体層
５　Ｎ型半導体層
６　Ｐ型半導体層
７　第２絶縁層
８　表面電極（第１電極）
９　裏面電極（第２電極）
【図１】
2004022923.tif 000003
【図２】
2004022923.tif 000004
【図３】
2004022923.tif 000005
【図４】
2004022923.tif 000006
【図５】
2004022923.tif 000007
【図６】
2004022923.tif 000008
【図７】
2004022923.tif 000009
【図８】
2004022923.tif 000010
【図９】
2004022923.tif 000011
【図１０】
2004022923.tif 000012
【図１１】
2004022923.tif 000013
【図１２】
2004022923.tif 000014
【図１３】
2004022923.tif 000015
【図１４】
2004022923.tif 000016
【図１５】
2004022923.tif 000017