(57)【要約】【課題】ＳＣプラグの酸化を抑制し、体積膨張によるクラックキングの発生、動作速度の低下や実効的なキャパシタ容量の低下を抑制することを目的とする。【解決手段】本発明の半導体装置は、トランジスタの上部に、絶縁性の層間膜１を介して下部電極１０、誘電体膜１１及び上部電極１２からなるキャパシタが形成され、層間膜１内にコンタクトホール２が形成され、コンタクトホール２に、上記トランジスタと上記キャパシタとを電気的につなぐ導電性のストレージノードコンタクトプラグ（ＳＣプラグ）４が埋設されており、ＳＣプラグ４の上部に、難酸化性材料を含有する耐酸化層５が形成されている構成とすることによってクラックキングの発生、動作速度の低下や実効的なキャパシタ容量の低下を抑制する。【選択図】        図１
2004228422.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタの上部に、絶縁性の層間膜を介してキャパシタが形成され、上記層間膜内にコンタクトホールが形成され、該コンタクトホールに、上記トランジスタと上記キャパシタとを電気的につなぐ導電性のストレージノードコンタクトプラグ（ＳＣプラグ材料）が埋設されており、上記ＳＣプラグ材料の上部に、難酸化性材料を含有する耐酸化層が形成されていることを特徴とする半導体装置。
【請求項２】
上記難酸化性材料が、上記ＳＣプラグ材料の窒化物であることを特徴とする請求項１記載の半導体装置。
【請求項３】
上記ＳＣプラグ材料が、タングステン、チタンまたはタンタルであることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
上記難酸化性材料が、タングステン、チタン、タンタル及びシリコンの少なくとも１つと窒素との合金であることを特徴とする請求項１記載の半導体装置。
【請求項５】
上記難酸化性材料が、上記ＳＣプラグ材料と、窒素と、シリコンとの合金であることを特徴とする請求項１記載の半導体装置。
【請求項６】
上記難酸化性材料が、粒界に偏析していることを特徴とする請求項１ないし５のいずれかに記載の半導体装置。
【請求項７】
トランジスタの上部に、絶縁性の層間膜を介してキャパシタが形成され、上記層間膜内にコンタクトホールが形成され、該コンタクトホールに、上記トランジスタと上記キャパシタとを電気的につなぐ導電性のストレージノードコンタクトプラグ（ＳＣプラグ材料）が埋設されており、上記ＳＣプラグ材料の上部に非晶質層を有することを特徴とする半導体装置。
【請求項８】
トランジスタの上部に、絶縁性の層間膜を介してキャパシタが形成され、上記層間膜内にコンタクトホールが形成され、該コンタクトホールに、上記トランジスタと上記キャパシタとを電気的につなぐ導電性のストレージノードコンタクトプラグ（ＳＣプラグ材料）が埋設された半導体装置の製造方法において、上記コンタクトホールにＳＣプラグ材料を埋設した後、該ＳＣプラグ材料に難酸化性材料を生成する元素をイオン注入して、上記ＳＣプラグ材料上部に上記難酸化性材料を含む耐酸化層を形成することを特徴とする半導体装置の製造方法。
【請求項９】
上記難酸化性材料を生成する元素として窒素をイオン注入し、上記難酸化性材料として、上記ＳＣプラグ材料の窒化物を生成することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
上記難酸化性材料を生成する元素として窒素と、タングステン、チタン、タンタル及びシリコンの少なくとも１つとをイオン注入し、上記難酸化性材料として、タングステン、チタン、タンタル及びシリコンの少なくとも１つと窒素との合金を生成することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１１】
上記難酸化性材料を生成する元素として、窒素と、タングステン、チタン、タンタル及びシリコンの中の上記ＳＣプラグ材料と異なる材料の１つとをイオン注入し、上記難酸化性材料として、上記ＳＣプラグ材料と、窒素と、タングステン、チタン、タンタル及びシリコンの中の上記ＳＣプラグ材料と異なる材料の１つとの合金を生成することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１２】
上記難酸化性材料を生成する元素を過剰にイオン注入し、上記難酸化性材料を、粒界に偏析させることを特徴とする請求項８ないし１２のいずれかに記載の半導体装置の製造方法。
【請求項１３】
トランジスタの上部に、絶縁性の層間膜を介してキャパシタが形成され、上記層間膜内にコンタクトホールが形成され、該コンタクトホールに、上記トランジスタと上記キャパシタとを電気的につなぐ導電性のストレージノードコンタクトプラグ（ＳＣプラグ材料）が埋設された半導体装置の製造方法において、上記コンタクトホールにＳＣプラグ材料を埋設した後、該ＳＣプラグ材料に不活性ガスをイオン注入するか、またはレーザを照射して、上記ＳＣプラグ材料上部に非晶質層を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関し、特に、ＤＲＡＭ等のメモリデバイスにおけるキャパシタ構造の半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
ストレージノードコンタクトプラグ（以下、ＳＣプラグという）を有するキャパシタ構造は、一般によく知られた構造であり、絶縁性の層間膜内に形成されたトレンチ（開口部）の底には、蓄積容量部（キャパシタ）とスイッチングトランジスタの拡散層とを電気的につなぐＳＣプラグが形成されており、このＳＣプラグとトレンチ内部を覆う導電性膜が電気的に接触し、この導電性膜がキャパシタの下部電極となり、下部電極の外側に絶縁膜（誘電体）が形成され、誘電体の外側に導電性膜からなる上部電極が形成されてキャパシタが構成される（例えば、特許文献１参照）。
【０００３】
従来、ＳＣプラグを有するキャパシタ製造工程においては、絶縁性の第１の層間膜の上に形成される複数のキャパシタと第１の層間膜の下に形成される複数のメモリセルトランジスタとをそれぞれ第１の層間膜を介して電気的に接続するために、第１の層間膜に複数個の穴をドライエッチング法で開口し、この開口内部を埋めるように耐酸化性を有するＳＣプラグ材を成膜してＳＣプラグを形成し、その後平坦化し、第１の層間膜上面のＳＣプラグ材を除去して複数のＳＣプラグ間を電気的に分離する。
【０００４】
次に、第１の層間膜上にエッチングストッパを成膜し、エッチングストッパ上に第２の層間膜を成膜した後、ＳＣプラグ上部の第２の層間膜にドライエッチング法によって開口部を形成し、この開口部内壁面に下部電極材を成膜し、第２の層間膜上の余分な下部電極材をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法またはドライエッチバック法によって除去し、さらに、第２の層間膜をドライエッチングまたはウェットエッチングで除去して下部電極材からなる下部電極を形成する。
【０００５】
次に、ストレージノード電極面及び第２の層間膜を除去することによって露出したエッチングストッパ面及び下部電極面に誘電体膜を成膜し、さらに、対向上部電極材を成膜して上部電極を形成する。
【０００６】
【特許文献１】
特開平１０−１７３１４８号公報（第３頁、図２）
【０００７】
【発明が解決しようとする課題】
従来、ＳＣプラグには耐酸化性材料、例えば、ＴｉＮを用いているが、ＴｉＮは抵抗が高く、しかも各成膜工程、特に、第２の層間膜、ストッパ膜あるいは下部電極材等の成膜時における熱によって、ＳＣプラグが結晶化し、その結晶化の過程で、例えば、柱状の結晶になり、結晶粒界を介して酸化種が拡散し体積膨張によるクラッキングが発生するという問題があった。
【０００８】
また、ＳＣプラグに酸化種が拡散しコンタクト抵抗が上昇すると、キャパシタへの電荷の入出時に電流が流れにくくなり、動作速度の低下や実効的なキャパシタ容量の低下を招くという問題があった。
【０００９】
この発明は、上記のような問題を解決するものであり、ＳＣプラグの酸化を抑制し、体積膨張によるクラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下を抑制することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る半導体装置は、トランジスタの上部に、絶縁性の層間膜を介してキャパシタが形成され、上記層間膜内にコンタクトホールが形成され、該コンタクトホールに、上記トランジスタと上記キャパシタとを電気的につなぐ導電性のストレージノードコンタクトプラグ（ＳＣプラグ材料）が埋設されており、上記ＳＣプラグ材料の上部に、難酸化性材料を含有する耐酸化層が形成されているものである。
【００１１】
【発明の実施の形態】
図５は本発明に係る半導体装置の一実施の形態を示す断面図である。
同図に示したように、本発明の半導体装置は、半導体基板に形成されたＳ／Ｄ拡散層１４、素子分離絶縁膜１７、ゲート絶縁膜１５、ゲート電極１３及びサイドウォールを有するトランジスタと、このトランジスタの上部に形成された絶縁性の層間膜１と、層間膜１上の下部電極１０、誘電体膜１１及び上部電極１２を有するキャパシタと、層間膜１内にコンタクトホールが形成され、コンタクトホールに、トランジスタとキャパシタとを電気的につなぐ導電性のストレージノードコンタクトプラグ（ＳＣプラグ）４と、トランジスタとビットラインとを接続するビットラインコンタクトプラグ１８とを備え、ＳＣプラグ４の上部に、窒化物等の難酸化性材料を含有する耐酸化層５が形成されているものである。
【００１２】
また、難酸化性材料は、ＳＣプラグ４材料の窒化物であり、ＳＣプラグ４材料として、タングステン、チタンまたはタンタルを用いることによって、これらの窒化物を耐酸化層５内に生成し、ＳＣプラグ４の耐酸化性を向上することができる。
【００１３】
また、難酸化性材料は、タングステン、チタン、タンタル及びシリコンの少なくとも１つと窒素との合金としてもよい。
【００１４】
また、難酸化性材料は、ＳＣプラグ４材料と、窒素と、タングステン、チタン、タンタル及びシリコンの中の上記ＳＣプラグ材料と異なる材料の１つとの合金としてもよい。
【００１５】
また、難酸化性材料が、粒界に偏析していることによって、ＳＣプラグ４の耐酸化性向上に対してより好ましい状態になる。
【００１６】
このようにＳＣプラグ４の上部に、窒化物等の難酸化性材料を含有する耐酸化層が形成されていることによって、製造の各種成膜工程における加熱によってＳＣプラグ内に酸化種が拡散されるのが抑制され、ＳＣプラグの酸化が抑制され、クラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下が抑制される。
【００１７】
また、上記ＳＣプラグにＡｒ等の不活性ガスをイオン注入する、あるいは上記ＳＣプラグをレーザ照射して、上記ＳＣプラグの上部に非晶質層を形成することによって、ＳＣプラグの酸化抑制効果が得られる。
【００１８】
以下に、図面に基づき、この発明に係る半導体装置の製造方法について好適な実施の形態を詳細に説明する。
【００１９】
実施の形態１．
図１は、本発明に係る半導体装置の製造方法における実施の形態１を示す断面図であり、円筒型キャパシタ構造の製造方法の一例を示している。同図に従って製造方法を説明する。
【００２０】
まず、図示していない下部のトランジスタと上層の配線を分離する絶縁性の第１の層間膜１（ａ）に、フォトリソグラフィ技術及びドライエッチング技術によってコンタクトホール２を開口する（ｂ）。
【００２１】
次に、例えば、Ｗ（タングステン）からなる導電体３を成膜し（ｃ）、ドライエッチバック技術またはＣＭＰ技術を用い、平坦化して上面の余分なＷを除去し、図示していない下部のトランジスタと電気的に接続されるＳＣプラグ４を形成する（ｄ）。本実施の形態及び後述の実施の形態２乃至５では、導電体３としてＷを用いた例を示すが、Ｗに代えてＴｉ（チタン）、Ｔａ（タンタル）を用いることもできる。
【００２２】
次に、イオン注入法または集束イオンビーム（ＦＩＢ（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ））によってＳＣプラグ４に窒素を注入して難酸化性材料である窒化タングステンを生成し、ＳＣプラグ４上部に窒化タングステンを含有する耐酸化層５を形成する（ｅ）。
【００２３】
窒素の注入量は、化学量論的組成を越える過剰量を注入するのが好ましく、過剰量を注入することによって、結晶粒界に窒化タングステンが偏析された耐酸化層５を形成する。
【００２４】
次に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、第１の層間膜１及び耐酸化層５を覆うシリコン窒化膜からなるバリア層６を成膜し、さらに、バリア層６上にシリコン酸化膜からなる第２の層間膜７を成膜する（ｆ）。
【００２５】
次に、ホトリソグラフィ技術及びドライエッチング技術を用いて、第２の層間膜７に開口部８を形成する（ｇ）。
【００２６】
次に、ＣＶＤ法またはＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等により、開口部８の内壁に、開口部８底部に露出したＳＣプラグ４の耐酸化層５と電気的に接続されたＲｕ（ルテニウム）からなる下部電極材９を成膜し（ｈ）、ＣＭＰ法またはドライエッチバック法によって、第２の層間膜７上の余分な下部電極材９を除去して下部電極１０を形成する（ｉ）。
【００２７】
次に、第２の層間膜７をドライエッチングまたはウェットエッチングによって除去し（ｊ）、エッチングストッパ６面及び下部電極１０面にＣＶＤ法などによってタンタルオキサイド（Ｔａ２Ｏ５）等からなる誘電体膜１１を成膜し（ｋ）、さらに、誘電体膜１１を覆うようにＣＶＤ法等によってＲｕ等からなる上部電極１２を成膜する（ｌ）ことによって、キャパシタを作製する。
【００２８】
本実施の形態においては、ＳＣプラグ４に窒素を注入して窒化タングステンからなる難酸化性材料を有する耐酸化層５を形成するので、各工程の成膜時における熱によるＳＣプラグ４の酸化が抑制され、クラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下が抑制される。さらに、化学量論的組成を越える量の窒素を注入した耐酸化層５を形成することによって、酸化抑制に対してより好ましい状態にすることができる。
【００２９】
実施の形態２．
図２は、本発明に係る半導体装置の製造方法における実施の形態２を示す断面図であり、円筒型キャパシタ構造の製造方法の一例を示している。同図に従って製造方法を以下に説明する。
【００３０】
まず、図示していない下部のトランジスタと上層の配線を分離する絶縁性の第１の層間膜１（ａ）に、フォトリソグラフィ技術及びドライエッチング技術によってコンタクトホール２を開口する（ｂ）。
【００３１】
次に、例えば、Ｗ（タングステン）からなる導電体３を成膜し（ｃ）、ドライエッチバック技術またはＣＭＰ技術を用い、平坦化して上面の余分なＷを除去し、図示していない下部のトランジスタと電気的に接続されるＳＣプラグ４を形成する（ｄ）。
【００３２】
次に、ＣＶＤ法により、第１の層間膜１及びＳＣプラグ４を覆うシリコン窒化膜からなるバリア層６を成膜し、さらに、バリア層６上にシリコン酸化膜からなる第２の層間膜７を成膜する（ｅ）。
【００３３】
次に、ホトリソグラフィ技術及びドライエッチング技術を用いて、第２の層間膜７に開口部８を形成する（ｆ）。
【００３４】
次に、イオン注入法またはＦＩＢによってＳＣプラグ４の上部に窒素を注入して耐酸化層５を形成する。好ましくは、化学量論的組成を越える量の窒素を注入して結晶粒界に難酸化性材料である窒化タングステンを偏析させた耐酸化層５を形成する（ｇ）。
【００３５】
次に、ＣＶＤ法またはＰＶＤ法により、開口部８の内壁に、開口部８の底部に露出したＳＣプラグ４の耐酸化層５と電気的に接続されたＲｕからなる下部電極材９を成膜し（ｈ）、ＣＭＰ法またはドライエッチバック法によって、第２の層間膜７上の余分な下部電極材９を除去して下部電極１０を形成する（ｉ）。
【００３６】
次に、第２の層間膜７をドライエッチングまたはウェットエッチングによって除去し（ｊ）、エッチングストッパ６面及び下部電極１０面にＣＶＤ法などによってＴａ２Ｏ５等からなる誘電体膜１１を成膜し（ｋ）、さらに、誘電体膜１１を覆うようにＣＶＤ法等によってＲｕ等からなる上部電極１２を成膜する（ｌ）ことによって、キャパシタを作製する。
【００３７】
本実施の形態においては、ＳＣプラグ４に窒素を注入して、窒化タングステンからなる難酸化性材料を有する耐酸化層５を形成するので、各工程の成膜時における熱によるＳＣプラグ４の酸化が抑制され、クラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下が抑制される。さらに、化学論的組成を越える量の窒素を注入することによって、結晶粒界に窒化タングステンを偏析させた耐酸化層５を形成するので、より好ましい状態になる。
【００３８】
実施の形態３．
図３は、本発明に係る半導体装置の製造方法の実施の形態３を示す断面図であり、円筒型キャパシタ構造の製造方法の一例を示している。同図に従って製造方法を以下に説明する。
【００３９】
まず、図示していない下部のトランジスタと上層の配線を分離する絶縁性の第１の層間膜１（ａ）に、フォトリソグラフィ技術及びドライエッチング技術によってコンタクトホール２を開口する（ｂ）。
【００４０】
次に、例えば、Ｗ（タングステン）からなる導電体３を成膜し（ｃ）、ドライエッチバック技術またはＣＭＰ技術を用い、平坦化して上面の余分なＷを除去し、図示していない下部のトランジスタと電気的に接続されるＳＣプラグ４を形成する（ｄ）。
【００４１】
次に、ＣＶＤ法により、第１の層間膜１を覆うシリコン窒化膜からなるバリア層６を成膜し、さらに、バリア層６上にシリコン酸化膜からなる第２の層間膜７を成膜する（ｅ）。
【００４２】
次に、ホトリソグラフィ技術及びドライエッチング技術を用いて、第２の層間膜７に開口部８を形成する（ｆ）。
【００４３】
次に、ＣＶＤ法またはＰＶＤ法により、開口部８の内壁に、開口部８の底部に露出したＳＣプラグ４と電気的に接続されたＲｕからなる下部電極材９を成膜する（ｇ）。
【００４４】
次に、イオン注入法またはＦＩＢによってＳＣプラグ４に窒素を注入して耐酸化層５を形成する。好ましくは、化学量論的組成を越える量の窒素を注入して耐酸化層５を形成する（ｈ）。
【００４５】
次に、ＣＭＰ法またはドライエッチバック法によって、第２の層間膜７上の余分な下部電極材９を除去して下部電極１０を形成する（ｉ）。
【００４６】
次に、第２の層間膜７をドライエッチングまたはウェットエッチングによって除去し（ｊ）、エッチングストッパ６面及び下部電極１０面にＣＶＤ法などによってＴａ２Ｏ５等からなる誘電体膜１１を成膜し（ｋ）、さらに、誘電体膜１１を覆うようにＣＶＤ法等によってＲｕ等からなる上部電極１２を成膜する（ｌ）ことによって、キャパシタが作製される。
【００４７】
本実施の形態においては、ＳＣプラグ４に窒素を注入して、窒化タングステンからなる難酸化性材料を有する耐酸化層５を形成するので、各工程の成膜時における熱によるＳＣプラグ４の酸化が抑制され、クラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下が抑制される。さらに、化学論的組成を越える量の窒素を注入することによって、結晶粒界に窒化タングステンを偏析させた耐酸化層５を形成するので、より好ましい状態になる。
【００４８】
実施の形態４．
図４は、本発明に係る半導体装置の製造方法の実施の形態４を示す断面図であり、円筒型キャパシタ構造の製造方法の一例を示している。同図に従って製造方法を以下に説明する。
【００４９】
まず、図示していない下部のトランジスタと上層の配線を分離する絶縁性の第１の層間膜１（ａ）に、フォトリソグラフィ技術及びドライエッチング技術によってコンタクトホール２を開口する（ｂ）。
【００５０】
次に、例えば、Ｗ（タングステン）からなる導電体３を成膜し（ｃ）、ドライエッチバック技術またはＣＭＰ技術を用い、平坦化して上面の余分なＷを除去し、図示していない下部のトランジスタと電気的に接続されるＳＣプラグ４を形成する（ｄ）。
【００５１】
次に、ＣＶＤ法により、第１の層間膜１を覆うシリコン窒化膜からなるバリア層６を成膜し、さらに、バリア層６上にシリコン酸化膜からなる第２の層間膜７を成膜する（ｅ）。
【００５２】
次に、ホトリソグラフィ技術及びドライエッチング技術を用いて、第２の層間膜７に開口部８を形成する（ｆ）。
【００５３】
次に、イオン注入法またはＦＩＢによって、ＳＣプラグ４にＡｒ（アルゴン）等の不活性ガスを注入する、またはレーザーを照射する等によって非晶質の耐酸化層５をＳＣプラグ４の上部に形成する（ｇ）。
【００５４】
次に、ＣＶＤ法またはＰＶＤ法により、開口部８の内壁に、開口部８の底部に露出したＳＣプラグ４の耐酸化層５と電気的に接続されたＲｕからなる下部電極材９を形成し（ｈ）、ＣＭＰ法またはドライエッチバック法によって、第２の層間膜７上の余分な下部電極材９を除去して下部電極１０を形成する（ｉ）。
【００５５】
次に、第２の層間膜７をドライエッチングまたはウェットエッチングによって除去し（ｊ）、エッチングストッパ６面及び下部電極１０面にＣＶＤ法などによってＴａ２Ｏ５等からなる誘電体膜１１を成膜し（ｋ）、さらに、誘電体膜１１を覆うようにＣＶＤ法等によってＲｕ等からなる上部電極１２を成膜する（ｌ）ことによって、キャパシタを作製する。
【００５６】
本実施の形態においては、ＳＣプラグ４上部に非晶質の耐酸化層５を形成するので、各工程の成膜時における熱によるＳＣプラグ４の酸化が抑制され、クラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下が抑制される。
【００５７】
実施の形態５．
上記実施の形態１ないし３においては、ＳＣプラグ４に窒素を注入したが、ＳＣプラグ４に窒素と併せて、Ｓｉをイオン注入して、窒素とＳｉとＳＣプラグ材料との合金をＳＣプラグ４上部に生成し、耐酸化層５を形成してもよい。
【００５８】
また、イオン注入の量を過剰にして、ＳＣプラグ４の結晶粒界に窒化物を偏析させることによって、より一層、ＳＣプラグ４の耐酸化性を向上することができる。
【００５９】
【発明の効果】
本発明に係る半導体装置によれば、トランジスタの上部に、絶縁性の層間膜を介してキャパシタが形成され、上記層間膜内にコンタクトホールが形成され、該コンタクトホールに、上記トランジスタと上記キャパシタとを電気的につなぐ導電性のストレージノードコンタクトプラグ（ＳＣプラグ材料）が埋設されており、上記ＳＣプラグ材料の上部に、難酸化性材料を含有する耐酸化層が形成されているものであるので、ＳＣプラグ材料の酸化が抑制され、クラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下が抑制される。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法における実施の形態１を示す断面図である。
【図２】本発明に係る半導体装置の製造方法における実施の形態２を示す断面図である。
【図３】本発明に係る半導体装置の製造方法における実施の形態３を示す断面図である。
【図４】本発明に係る半導体装置の製造方法における実施の形態４を示す断面図である。
【図５】本発明に係る半導体装置における一実施の形態を示す断面図である。
【符号の説明】
１  第１の層間膜、２  コンタクトホール、３  導電体、４  ＳＣプラグ、
５  耐酸化層、６  バリア層、７  第２の層間膜、８  開口部、
９  下部電極材、１０  下部電極、１１  誘電体膜、１２  上部電極、
１３  ゲート電極、１４  Ｓ／Ｄ拡散層、１５  ゲート絶縁膜、
１６  サイドウォール絶縁膜、１７  素子分離絶縁膜、
１８  ビットラインコンタクトプラグ。
【図１】
2004228422.tif 000003
【図２】
2004228422.tif 000004
【図３】
2004228422.tif 000005
【図４】
2004228422.tif 000006
【図５】
2004228422.tif 000007