(57)【要約】【課題】  テスタの効率を向上させ得る半導体素子の検査方法を提供する。【解決手段】  本発明はローダ部のカスタマートレイが空いていなければ、被検査半導体素子の検査過程を進行し、空いていれば、ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子の数をカウントする。ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子の数とテスタ部にすでに入力されている残余基準値とを比較判断する。被検査半導体素子の数が残余基準値より大きければ、バッファトレイに搭載された被検査半導体素子の検査を進行し、小さければ中止する。検査が中止されたテスタは再検査モードを開始する。不良と判定された半導体素子を残余被検査半導体素子が残っているバッファトレイに搭載して再検査する。【選択図】            なし【特許請求の範囲】
【請求項１】
ローダ部に被検査半導体素子が載置されたカスタマートレイをローダ側バッファ部のバッファトレイを通じてテストトレイに搭載して検査する段階と、
前記検査済みの半導体素子を検査結果の良否によってアンローダ側バッファ部を通じてアンローダ部のカスタマートレイにアンローディングする段階と、
前記ローダ部のカスタマートレイが空いているかどうかを判断する段階と、
前記ローダ部のカスタマートレイが空いていなければ、前記被検査半導体素子の検査過程を進行し、空いていれば、ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子の数をカウントする段階と、
前記ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子の数とテスタにすでに入力されている残余基準値とを比較判断する段階と、
前記被検査半導体素子の数が残余基準値より大きければ、前記バッファトレイに搭載された被検査半導体素子の検査を進行し、小さければ中止する段階と、
前記検査が中止された前記テスタは再検査モードを開始する段階と、
前記不良と判定された半導体素子を残余被検査半導体素子が残っているバッファトレイに搭載して再検査する段階と、を含んでなることを特徴とする半導体素子の検査方法。
【請求項２】
前記被検査半導体素子を検査する段階は、
前記ローダ部に複数の被検査半導体素子が載置されたカスタマートレイをローディングする段階と、
前記ローダ部のカスタマートレイに載置された被検査半導体素子をローダ側バッファ部のバッファトレイに搭載する段階と、
前記ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子をテストトレイに搭載して検査する段階と、からなることを特徴とする請求項１に記載の半導体素子の検査方法。
【請求項３】
前記バッファトレイは複数個を用いて検査を行うことを特徴とする請求項１に記載の半導体素子の検査方法。
【請求項４】
前記ローダ部のカスタマートレイが空いていれば、ローダ側バッファ部のバッファトレイのうち最後のバッファトレイに搭載された被検査半導体素子の数をカウントすることを特徴とする請求項３に記載の半導体素子の検査方法。
【請求項５】
前記残余基準値は６４または１２８で、前記テスタに入力されることを特徴とする請求項１に記載の半導体素子の検査方法。
【請求項６】
前記不良と判定された半導体素子及び残余被検査半導体素子の再検査段階は、
前記不良と判定された半導体素子をローダ部のカスタマートレイに移動させる段階と、
前記ローダ部のカスタマートレイに移動された不良と判定された半導体素子を残余被検査半導体素子が残っているバッファトレイに搭載する段階と、
前記不良と判定された半導体素子及び残余被検査半導体素子をテストトレイにローディングして再検査する段階と、からなることを特徴とする請求項１に記載の半導体素子の検査方法。
【請求項７】
ローダ部に被検査半導体素子が載置されたカスタマートレイをローディングする段階と、
前記ローダ部のカスタマートレイに載置された被検査半導体素子をローダ側バッファ部のバッファトレイに搭載する段階と、
前記ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子をテストトレイに搭載して検査する段階と、
前記検査済みの半導体素子を検査結果の良否によってアンローダ側バッファ部を通じてアンローダ部のカスタマートレイにアンローディングする段階と、
前記ローダ部のカスタマートレイが空いているかどうかを判断する段階と、
前記ローダ部のカスタマートレイが空いていなければ、前記被検査半導体素子の検査過程を進行し、空いていれば、ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子の数をカウントする段階と、
前記ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子の数とテスタにすでに入力されている残余基準値とを比較判断する段階と、
前記比較判断時、被検査半導体素子の数が残余基準値より大きければバッファトレイに搭載された被検査半導体素子の検査を進行し、小さければ中止する段階と、
前記検査が中止されたテスタは再検査モードを開始する段階と、
前記不良と判定された半導体素子をローダ部のカスタマートレイに移動させる段階と、
前記不良と判定された半導体素子を前記残余被検査半導体素子が残っているバッファトレイにさらに搭載して再検査する段階と、を含んでなることを特徴とする半導体素子の検査方法。
【請求項８】
前記残余基準値は６４または１２８で、前記テスタに入力されることを特徴とする請求項７に記載の半導体素子の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の検査方法に係り、より詳細にはテスト効率を向上させ得る残余半導体素子の検査方法に関する。
【背景技術】
【０００２】
一般に、半導体素子(“半導体ＩＣ”とも称する)の品質を検査するテスタはハードウェアとソフトウェアが結合された自動化装置である。前記テスタは、被検査半導体素子をテストトレイに搭載してテストサイト部に移送し、テストサイト部でテストトレイに載置された被検査半導体素子の電気的試験を行い、検査済みの半導体素子を良否に分類してテストサイト部から搬出する。
【０００３】
また、前記テスタは被検査半導体素子を移送できる移送処理装置(以下、“ハンドラ”という)を含む。前記ハンドラは被検査半導体素子をテストサイト部に移送し、テストサイト部で被検査半導体素子をテストヘッドのソケットに電気的に接触させて検査し、検査が完了した半導体素子を検査結果の良否によってテストサイト部から搬出する役割を果たす。
【０００４】
一方、ＤＲＡＭのような半導体メモリ素子は大容量化かつ多ピン化しつつある。これにつれて半導体メモリ素子用テスタの開発は高い作業処理量(through put)に重点をおいて行われている。半導体メモリ素子の容量が大容量になるほど、テスタで行う電気的検査の時間が延びるために電気的検査費用が増加する。したがって、電気的検査費用が増加する問題を解決するための対策として、半導体メモリ素子用テスタでは一般的に並列検査方式を採用してきた。並列検査方式とは、複数の被検査半導体素子を一つずつ順次に検査するのではなく、複数を一括的に同時に検査する方式をいう。現在、ＤＲＡＭ半導体メモリ素子の場合、６４個または１２８個の被検査ＤＲＡＭ半導体素子を同時に並列検査する方法が実用化されている。
【０００５】
ところが、従来技術による半導体素子の検査方法では１回の検査時にテストトレイに載置される被検査半導体素子の数が６４個または１２８個となっている。したがって、従来の半導体素子の検査方法では被検査半導体素子が一つだけの場合にも１回の検査工程を進行しなければならない。結果的に、従来の半導体素子のテスト方法は被検査半導体素子の数が６４個や１２８個の倍数にならないとテスタの効率が低下することになる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする技術的課題は、被検査半導体素子が６４個や１２８個の倍数にならず、半端な数の被検査半導体素子が残る場合にもテスタの効率を向上させ得る半導体素子の検査方法を提供することである。
【課題を解決するための手段】
【０００７】
前記技術的課題を達成するために、本発明の一例による半導体素子の検査方法は、ローダ部に被検査半導体素子が載置されたカスタマートレイをローダ側バッファ部のバッファトレイを通じてテストトレイに搭載して検査することを含む。前記検査済みの半導体素子は検査結果の良否によってアンローダ側バッファ部を通じてアンローダ部のカスタマートレイにアンローディングされる。そして、前記ローダ部のカスタマートレイが空いているかどうかを判断する。前記ローダ部のカスタマートレイが空いていなければ、前記被検査半導体素子の検査過程を進行し、空いていれば、ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子の数をカウントする。前記ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子の数とテスタにすでに入力されている残余基準値とを比較判断する。前記被検査半導体素子の数が残余基準値より大きければ前記バッファトレイに搭載された被検査半導体素子の検査を進行し、小さければ中止する。前記検査が中止された前記テスタは再検査モードを開始する。前記不良と判定された半導体素子を残余被検査半導体素子が残っているバッファトレイに搭載して再検査される。
【０００８】
前記被検査半導体素子を検査する段階は、前記ローダ部に複数の被検査半導体素子が載置されたカスタマートレイをローディングする段階と、前記ローダ部のカスタマートレイに載置された被検査半導体素子をローダ側バッファ部のバッファトレイに搭載する段階と、前記ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子をテストトレイに搭載して検査する段階と、からなる。
【０００９】
前記バッファトレイは複数個を用いて検査を行うことが望ましい。前記ローダ部のカスタマートレイが空いていれば、ローダ側バッファ部のバッファトレイのうち最後のバッファトレイに搭載された被検査半導体素子の数をカウントすることが望ましい。前記残余基準値は６４または１２８で、前記テスタに入力されることが望ましい。
【００１０】
前記不良と判定された半導体素子及び残余被検査半導体素子の再検査段階は、前記不良と判定された半導体素子をローダ部のカスタマートレイに移動させる段階と、前記ローダ部のカスタマートレイに移動された不良と判定された半導体素子を残余被検査半導体素子が残っているバッファトレイに搭載する段階と、前記不良と判定された半導体素子及び残余被検査半導体素子をテストトレイにローディングして再検査する段階と、からなる。
【００１１】
また、本発明の他の例による半導体素子の検査方法は、ローダ部に被検査半導体素子が載置されたカスタマートレイをローディングすることを含む。前記ローダ部のカスタマートレイに載置された被検査半導体素子をローダ側バッファ部のバッファトレイに搭載する。前記ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子をテストトレイに搭載して検査する。前記検査済みの半導体素子は検査結果の良否によってアンローダ側バッファ部を通じてアンローダ部のカスタマートレイにアンローディングされる。そして、前記ローダ部のカスタマートレイが空いているかどうかを判断する。前記ローダ部のカスタマートレイが空いていなければ、前記被検査半導体素子の検査過程を進行し、空いていれば、ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子の数をカウントする。前記ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子の数とテスタにすでに入力されている残余基準値を比較判断する。前記比較判断時、被検査半導体素子の数が残余基準値より大きければバッファトレイに搭載された被検査半導体素子の検査を進行し、小さければ中止する。前記検査が中止されたテスタは再検査モードを開始する。前記不良と判定された半導体素子をローダ部のカスタマートレイに移動させる。前記不良と判定された半導体素子は前記残余被検査半導体素子が残っているバッファトレイにさらに搭載されて再検査される。
【００１２】
前記残余基準値は６４または１２８で、前記テスタに入力されることが望ましい。
【００１３】
本発明の半導体素子の検査方法は、毎回６４個または１２８個の半導体素子をテストするので、テスタの効率を向上させ得る。
【発明の効果】
【００１４】
本発明の半導体素子の検査方法は、１回のテスト時にテストトレイの半導体素子を６４個または１２８個検査する。換言すれば、本発明の半導体素子のテスト方法では毎回６４個または１２８個の半導体素子をテストすることになるためテスタの効率を向上させ得る。
【発明を実施するための最良の形態】
【００１５】
以下、添付した図面に基づき、本発明の実施の形態を詳細に説明する。しかし、次に例示する本発明の実施の形態は多様な他形態で変形でき、本発明の範囲が後述する実施の形態に限定されるものではない。本発明の実施の形態は当業者に本発明をさらに完全に説明するために提供されるものである。
【００１６】
図１は、本発明に係る半導体素子の検査方法に採用されたテスタの概略的な図面である。
【００１７】
具体的に、本発明の半導体素子の検査方法に採用されたテスタは大きくテスタ部１００とこれに連結されたハンドラ２００とを含む。ハンドラ２００はハンドラマイクロプロセッサー２２０により独立的に制御され、テスタ部１００に内蔵されたマイクロプロセッサー(図示せず)と互いに交信する自動検査ロボットである。
【００１８】
前記ハンドラ２００内部には外部から被検査半導体素子をローディングするローダ部２３０がある。前記ローダ部２３０に位置した被検査半導体素子はローダ側バッファ部２３５を通じてテストサイト部２１０に移動する。これと同様に、検査が完了された半導体素子はアンローダ側バッファ部２４０及びアンローダ部２４５を通じて外部に移送される。また、テスタ部１００から電気的検査結果を、情報信号ケーブル２７０を通じて伝送されて被検査半導体素子の良否を分類する分類部２５０がある。
【００１９】
そして、テストサイト温度制御部２６０は、被検査半導体素子が検査される領域、例えばテストサイト部２１０の温度を高温、常温及び低温の状態で制御して、被検査半導体素子が温度変化に関係なく正確な機能を発揮しているかどうかを検査するのに活用される。テストサイト部２１０は、ボードを通じて被検査半導体素子とテスタ部１００とを電気的に相互連結させる領域であって、テスタ部１００とは検査信号ケーブル２８０を通じて互いに連結される。
【００２０】
したがって、ハンドラ２００は、テスタ部１００と情報信号ケーブル２７０及び検査信号ケーブル２８０を通じて相互連結された状態で、外部から被検査半導体素子をローディングし、これをテストサイト部２１０にあるボードのソケットに搭載した後、テスタ部１００に検査開始信号を送る。そして、テスタ部１００から検査終了信号を受信すれば、ソケットにある被検査半導体素子を前記検査終了信号と共に受信された検査結果によってソケットにある被検査半導体素子を分類し、これをアンローディングする。
【００２１】
図２及び図３は、それぞれ本発明の半導体素子の検査方法によって被検査半導体素子が移動する過程を説明するための概略図及び詳細図である。
【００２２】
具体的に、ユーザーにより複数の被検査半導体素子１５が載置されたカスタマートレイ(ｃｕｓｔｏｍｅｒ ｔｒａｙ；Ｃ−ｔｒａｙ)１３がハンドラのローダ部２３０にローディングされる。前記カスタマートレイ１３に載置される被検査半導体素子の数は、カスタマートレイの状況及びユーザーによって流動的である。前記ローダ部にローディングされたカスタマートレイ１３はトランスファアーム１４によってローダ側バッファ部２３５に被検査半導体素子１５を移動させるための適合した位置に移動する。
【００２３】
次いで、前記カスタマートレイ１３には載置された複数の被検査半導体素子１５がローダ側バッファ部２３５のバッファトレイ(ｂｕｆｆｅｒ ｔｒａｙ；Ｂ−ｔｒａｙ)１７に移送されて搭載される。本発明の半導体素子の検査方法における前記バッファトレイ１７一つに搭載される被検査半導体素子の数は９６個である。そして、前記ローダ側バッファ部は１０枚のバッファトレイを備える。
【００２４】
前記ローダ側バッファ部２３５のバッファトレイ１７に搭載された被検査半導体素子１５は、恒温室１９内部に位置するテストトレイ(ｔｅｓｔ ｔｒａｙ；Ｔ−ｔｒａｙ)２１に移送される。前記テストトレイ２１は、被検査半導体素子が６４個ずつ搭載される。前記テストトレイ２１は複数、例えば１０枚を具備してソーク室２３を構成する。前記ソーク室２３ではテストトレイ２１に搭載された被検査半導体素子１５が一定温度に加熱または冷却される。
【００２５】
一定温度に加熱または冷却された被検査半導体素子１５が載置されたテストトレイ２１は、テストサイト部２１０に移送されて検査される。前記テストサイト部２１０では一つまたは二つのテストトレイ２１が同時に検査されて６４個または１２８個の被検査半導体素子１５が検査される。前記テストサイト部２１０で検査された半導体素子が載置されたテストトレイ２１は出口室２５に移送されて被検査半導体素子１５が外部温度に復帰する。
【００２６】
前記テストサイト部２１０の検査結果によって良否が判別された後、検査済みの半導体素子はアンローダ側バッファ部２４０のバッファトレイ２７に移送される。アンローダ側バッファ部２４０のバッファトレイ２７に移送された検査済みの半導体素子１５は、アンローダ部２４５のカスタマートレイ１３に移送される。前記アンローダ部２４５のカスタマートレイ１３はトランスファアーム１４によって外部排出位置に移動されて１回のテスト過程が完了される。前記テストサイト部２１０で不良と判定された半導体素子１５は、再びローダ部２３０のカスタマートレイ１３に移動及び搭載されて前述のテスト過程を反復して実行する。
【００２７】
図４Ａ及び４Ｂは、本発明に係る半導体素子の検査方法を説明するためのフローチャートである。
【００２８】
具体的に、ローダ部に複数の被検査半導体素子が載置されたカスタマートレイをローディングする(ステップ５０)。前述したようにカスタマートレイに載置される被検査半導体素子の数はカスタマートレイの状況及びユーザーによって流動的である。
【００２９】
前記ローダ部のカスタマートレイに載置された被検査半導体素子をローダ側バッファ部のバッファトレイに移送して搭載する(ステップ５２)。前述したように本発明の半導体素子の検査方法において前記バッファトレイの一つに搭載される被検査半導体素子の数は９６個である。そして、前記ローダ側バッファ部は１０枚のバッファトレイを備える。
【００３０】
次いで、前記ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子を恒温室内ソーク室のテストトレイに移送して搭載する(ステップ５４)。前述したように前記テストトレイは被検査半導体素子が６４個ずつ搭載される。前記ソーク室は前記テストトレイを１０枚具備する。前記ソーク室ではテストトレイに搭載された被検査半導体素子が一定温度に加熱または冷却される。
【００３１】
前記被検査半導体素子が搭載されたテストトレイはテストサイト部に移動される(ステップ５６)。前記テストサイト部に移動されたテストトレイ内の被検査半導体素子が検査される(ステップ５８)。前述したように前記テストサイト部では一つまたは二つのテストトレイが同時に検査されて６４個または１２８個の被検査半導体素子が検査される。テストトレイのまま検査が完了された半導体素子は良否が判別された後、良否によってアンローダ側バッファ部を通じてアンローダ部のカスタマートレイにアンローディングされる(ステップ６０)。
【００３２】
次に、ローダ部のカスタマートレイが空いているかどうかを判断する(ステップ６２)。ローダ部のカスタマートレイが空いていなければ、前のバッファトレイ搭載段階から被検査半導体素子の検査過程の進行を反復する。
【００３３】
仮に、ローダ部のカスタマートレイが空いていれば、ローダ側バッファ部の最後のバッファトレイに搭載された半導体素子の数をカウントする(ステップ６４)。前記ローダ側バッファ部の最後のバッファトレイに搭載された被検査半導体素子の数がテスタ部のマイクロプロセッサーにすでに入力されている残余基準値、例えば６４または１２８と比較判断する(ステップ６６)。
【００３４】
前記ステップ６６で比較判断の時に、最後のバッファトレイに搭載された被検査半導体素子の数が残余基準値より大きければ、ローダ側バッファトレイに搭載された半導体素子をテストトレイに移送して検査する(ステップ６８)。前記テストトレイで検査が完了された半導体素子は、アンローダ側バッファ部を通じて良否が分類されてアンローディングされる(ステップ７０)。
【００３５】
前記ステップ６６で比較判断の時に、ローダ側バッファ部のバッファトレイに搭載された半導体素子の数が残余基準値より小さければ、バッファトレイに搭載された残余半導体素子をテストトレイに移送せず、検査を中止する(ステップ７２)。
【００３６】
次に、検査が中止されたテスタは再検査モードを開始する(ステップ７２)。再検査モードが開始すれば、前記テストサイト部で不良と判定された半導体素子をローダ部のカスタマートレイに移動させる。次いで、前記ローダ部のカスタマートレイに移動された不良半導体素子は、再検査半導体素子になって残余被検査半導体素子が残っているバッファトレイにさらに搭載され、テストトレイにローディングされる(ステップ７２)。すなわち、残余被検査半導体素子以外に不良半導体素子がさらにテストトレイにローディングされて被検査半導体素子が６４個または１２８個になる。
【００３７】
次いで、テストトレイに搭載された再検査半導体素子はテストサイト部で再検査される(ステップ７４)。前記テストトレイで再検査が完了された半導体素子は、アンローダ側バッファ部を通じて最終的に良否が分類されてアンローディングされる(ステップ７６)。
【産業上の利用可能性】
【００３８】
本発明は半導体素子の検査に適用され得る。特に、６４個または１２８個の半導体素子を検査してテスタの効率を向上させ得る。
【図面の簡単な説明】
【００３９】
【図１】本発明に係る半導体素子の検査方法に採用されたテスタの概略的な図面である。
【図２】発明の半導体素子の検査方法によって被検査半導体素子が移動する過程を説明する概略図である。
【図３】発明の半導体素子の検査方法によって被検査半導体素子が移動する過程を説明する詳細図である。
【図４Ａ】本発明に係る半導体素子の検査方法を説明するフローチャートである。
【図４Ｂ】本発明に係る半導体素子の検査方法を説明するフローチャートである。
【符号の説明】
【００４０】
１００    テスタ部、
２００    ハンドラ、
２１０    テストサイト部、
２２０    ハンドラマイクロプロセッサー、
２３０    ローダ部、
２３５    ローダ側バッファ部、
２４０    アンローダ側バッファ部、
２４５    アンローダ部、
２５０    分類部、
２６０    テストサイト温度制御部。
【図１】
2004333499.tif 000002
【図２】
2004333499.tif 000003
【図３】
2004333499.tif 000004
【図４Ａ】
2004333499.tif 000005
【図４Ｂ】
2004333499.tif 000006