(57)【要約】【課題】検出用抵抗に発生する電圧を検出し、検出電圧に応じて抵抗に流れる電流を検出し、検出電流に応じた出力信号を出力する電流検出回路及び半導体装置並びに電流検出回路の調整方法に関し、検出電流に応じた正確な出力信号を取得できる電流検出回路及び半導体装置並びに電流検出回路の調整方法を提供することを目的とする。【解決手段】本発明は、検出用抵抗（１２１）に発生する電圧を検出し、検出電圧レベルに応じて出力信号を出力する検出部（１２２）と、外部から設定された調整情報を記憶する記憶部（１５１）と、記憶部（１５１）に記憶された調整情報に基づいて検出部（１２２）から出力される出力信号レベルを調整する調整部（１５２、Ｒ４）とを有することを特徴とする。【選択図】　図２
2004125491.tif 000002
【特許請求の範囲】
【請求項１】
検出用抵抗に発生する電圧を検出し、該検出電圧レベルに応じて出力信号を出力する検出部と、
外部から設定された調整情報を記憶する記憶部と、
前記記憶部に記憶された前記調整情報に基づいて前記検出部から出力される前記出力信号レベルを調整する調整部とを有することを特徴とする電流検出回路。
【請求項２】
前記検出部及び前記記憶部並びに前記調整部は、同じ半導体チップ上に形成されたことを特徴とする請求項１記載の電流検出回路。
【請求項３】
前記検出用抵抗は、前記半導体チップ上の配線から構成されたことを特徴とする請求項２記載の電流検出回路。
【請求項４】
前記検出用抵抗の一端の側に接続される第１のリードフレームと、
前記検出用抵抗の他端の側に接続される第２のリードフレームとを有し、
前記検出用抵抗は、前記第１のリードフレームと前記第２のリードフレームとの間に横架された導電部材から構成されたことを特徴とする請求項２記載の電流検出回路。
【請求項５】
前記導電部材は、前記第１のリードフレームと前記第２のリードフレームと一体に形成されたことを特徴とする請求項４記載の電流検出回路。
【請求項６】
前記導電部材は、一端が前記第１のリードフレームにボンディングされ、他端が前記第２のリードフレームにボンディングされたワイヤから構成されたことを特徴とする請求項４記載の電流検出回路。
【請求項７】
前記記憶部は、不揮発性メモリ素子から構成されたことを特徴とする請求項１乃至６のいずれか一項記載の電流検出回路。
【請求項８】
検出用抵抗に発生する電圧を検出し、該検出電圧レベルに応じて出力信号を出力する検出部と、
外部から設定された調整情報を記憶する記憶部と、
前記記憶部に記憶された前記調整情報に基づいて前記検出部から出力される前記出力信号レベルを調整する調整部とが同じ半導体チップ上に形成されたことを特徴とする半導体装置。
【請求項９】
前記検出用抵抗は、前記半導体チップ上の配線から構成されたことを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記検出用抵抗の一端の側に接続される第１のリードフレームと、
前記検出用抵抗の他端の側に接続される第２のリードフレームとを有し、
前記検出用抵抗は、前記第１のリードフレームと前記第２のリードフレームとの間に横架された導電部材から構成されたことを特徴とする請求項１記載の半導体装置。
【請求項１１】
前記導電部材は、前記第１のリードフレームと前記第２のリードフレームと一体に形成されたことを特徴とする請求項１０記載の電流検出回路。
【請求項１２】
前記導電部材は、一端が前記第１のリードフレームにボンディングされ、他端が前記第２のリードフレームにボンディングされたワイヤから構成されたことを特徴とする請求項１０記載の半導体装置。
【請求項１３】
前記記憶部は、不揮発性メモリ素子から構成されたことを特徴とする請求項８乃至１２のいずれか一項記載の半導体装置。
【請求項１４】
検出用抵抗に発生する電圧を検出し、該検出電圧レベルに応じて出力信号を出力する検出部と、外部から設定された調整情報を記憶する記憶部と、前記記憶部に記憶された前記調整情報に基づいて前記検出部から出力される前記出力信号レベルを調整する調整部とを有する電流検出回路の調整方法であって、
前記検出用抵抗に所定の電圧を印加したときの前記検出部の出力信号レベルを検出する第１段階と、
前記第１段階で前記検出用抵抗に印加された前記所定の電圧と前記出力信号レベルとの関係が所定の関係となるように前記記憶部に前記調整情報を記憶する第２段階とを有することを特徴とする電流検出回路の調整方法。
【請求項１５】
前記第１の段階は、前記検出用抵抗に電圧を印加しないときの前記検出部の出力信号レベルを検出することを特徴とする請求項１４記載の電流検出回路の調整方法。
【請求項１６】
前記第２の段階は、前記検出用抵抗に印加された前記所定の電圧と前記出力信号レベルとの関係にずれがある毎に段階的に前記調整情報を制御し、前記記憶部に記憶することを特徴とする請求項１４又は１５記載の電流検出回路の調整方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電流検出回路及び半導体装置並びに電流検出回路の調整方法に係り、特に、検出用抵抗に発生する電圧を検出し、検出電圧レベルに応じて出力信号を出力する電流検出回路及び半導体装置並びに電流検出回路の調整方法に関する。
【０００２】
【従来の技術】
図８は従来の情報処理システムのシステム回路図を示す。
【０００３】
情報処理システム１は、電池１１、シャント抵抗１２、外部回路１３、電流検出回路１４を含む構成とされている。電池１１は、外部回路１３にシャント抵抗１２を介して接続されており、外部回路１３により充放電可能とされている。
【０００４】
電流検出回路１４は、シャント抵抗１２の両端に入力端子Ｔｉｎ１、Ｔｉｎ２が接続されており、シャント抵抗１２に流れる電流によりシャント抵抗１２の両端に発生する電圧を検出し、検出した電圧に応じた出力信号を出力端子Ｔｏｕｔから出力する。出力端子Ｔｏｕｔから出力された出力信号は、外部回路１３に供給される。外部回路１３は、電流検出回路１４の出力信号に基づいて電池１１からの充放電を制御する。外部回路１３は、例えば、電池１１が過放電あるいは過充電状態にならないように制御する。
【０００５】
このような情報処理システムが従来、知られていた。ただし、上記のような情報処理システムに相当する技術文献は発見し得なかった。
【０００６】
【発明が解決しようとする課題】
しかるに、従来の電流検出回路では、シャント抵抗１２のばらつきをＡ、電流検出回路１４のばつきをＢとすると、電流検出回路１４の出力信号のばらつきＣは、
Ｃ＝（Ａ×Ｂ）
となり、非常に大きなばらつきが発生していた。
【０００７】
本発明は上記の点に鑑みてなされたもので、検出電流に応じた正確な出力信号を取得できる電流検出回路及び半導体装置並びに電流検出回路の調整方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、検出用抵抗（１２１）に発生する電圧を検出し、検出電圧レベルに応じて出力信号を出力する検出部（１２２）と、外部から設定された調整情報を記憶する記憶部（１５１）と、記憶部（１５１）に記憶された調整情報に基づいて検出部（１２２）から出力される出力信号レベルを調整する調整部（１５２、Ｒ４）とを有することを特徴とする。
【０００９】
本発明によれば、検出部（１２２）により検出用抵抗（１２１）に発生する電圧を検出し、検出電圧レベルに応じて出力信号を出力し、記憶部（１５１）に外部から設定された調整情報を記憶し、調整部（１５２、Ｒ４）により記憶部（１５１）に記憶された調整情報に基づいて検出部（１２２）から出力される出力信号レベルを調整することにより、検出用抵抗（１２１）に流れる電流に対応する出力信号レベルを自在に、かつ、容易に設定できる。
【００１０】
なお、上記の参照符号は参考であり、これによって特許請求の範囲が限定されるものではない。
【００１１】
【発明の実施の形態】
図１は本発明の一実施例のシステム構成図を示す。
【００１２】
本実施例のシステム１００は、電池１１１、電流検出回路１１２、外部回路１１３を含む構成とされている。
【００１３】
電池１１１は、例えば、リチウムイオン電池などから構成されており、電流検出回路１１２を介して外部回路１１３に接続され、外部回路１１３により充放電可能とされている。外部回路１１３は、電池１１１から供給される電力により駆動され、各種制御を行う。また、外部回路１１３は、電流検出回路１１２からの検出信号に基づいて電池１１１の充放電を制御する。
【００１４】
電流検出回路１１２は、一つのＩＣ（ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ）チップから構成されており、入力端子Ｔｉｎ１１及びＴｉｎ１２に入出力される電流を検出し、検出電流に応じた出力信号を出力端子Ｔｏｕｔ１１から出力する。このとき、電流検出回路１１２は、予めオフセット設定端子Ｔｓｅｔを通して設定されたオフセット値により出力信号のオフセットをキャンセルさせる。また、電流検出回路１１２は、出力端子Ｔｏｕｔ１２から極性信号を出力し、出力端子Ｔｏｕｔ１３から零近傍識別信号を出力し、出力端子Ｔｏｕｔ１４からゲイン切換信号を出力する。
【００１５】
図２は電流検出回路１１２の回路構成図、図３は電流検出回路１１２の要部の平面図を示す。
【００１６】
電流検出回路１１２は、シャント抵抗１２１、入力アンプ回路１２２、オフセット調整部１２３、絶対値アンプ１２４、５倍アンプ回路１２５、１０倍アンプ回路１２６、ゲイン切換回路１２７、極性判別回路１２８、零近傍識別回路１２９、出力切換スイッチ１３０が１チップにＩＣ化された構成とされている。
【００１７】
シャント抵抗１２１は、例えば、入力アンプ回路１２２、オフセット調整部１２３、絶対値アンプ１２４、５倍アンプ回路１２５、１０倍アンプ回路１２６、ゲイン切換回路１２７、極性判別回路１２８、零近傍識別回路１２９、出力切換スイッチ１３０が形成される半導体チップ１３１上に配線１３２として形成される。シャント抵抗１２１を構成する配線１３２は、パッド１３３とパッド１３４とを接続するように形成される。なお、シャント抵抗１２１の抵抗値は、配線１３２の幅、厚さ、あるいは材質によって決定される。パッド１３３は、ワイヤ１３５により入力端子Ｔｉｎ１１に接続される。また、パッド１３４は、ワイヤ１３５により入力端子Ｔｉｎ１２に接続される。また、半導体チップ１３１は、樹脂パッケージ１３６により封入される。
【００１８】
入力アンプ回路１２２は、演算増幅回路１４１、抵抗Ｒ１〜Ｒ３から構成される。演算増幅回路１４１の反転入力端子は、入力抵抗Ｒ１を介してシャント抵抗１２１と端子Ｔｉｎ１１との接続点に接続されている。演算増幅回路１４１の非反転入力端子は、入力抵抗Ｒ２を介してシャント抵抗１２１と端子Ｔｉｎ１２との接続点に接続されている。演算増幅回路１４１の出力端子と反転入力端子との間には、帰還抵抗Ｒ３が接続されている。入力アンプ回路１２２は、入力抵抗Ｒ１、Ｒ２及び帰還抵抗Ｒ３によって増幅率が決定する反転増幅回路を構成しており、シャント抵抗１２１の両端の電圧を反転増幅した信号を出力する。
【００１９】
オフセット調整部１２３は、記憶回路１５１及びＤ／Ａ（ｄｉｇｉｔａｌ／ａｎａｌｏｇ）変換器１５２、抵抗Ｒ４から構成される。
【００２０】
記憶回路１５１は、書き込み可能な記憶素子、例えば、書き換え可能なＥ＾２ＰＲＯＭ、１回の書き込みが可能な１タイムＲＯＭから構成されており、端子Ｔｓｅｔからオフセット値が記憶可能とされている。Ｄ／Ａ変換器１５２には、記憶回路１５１に記憶されたオフセット値が供給される。Ｄ／Ａ変換器１５２は、記憶回路１５１からのオフセット値をアナログ信号に変換する。
【００２１】
Ｄ／Ａ変換器１５２で変換されたアナログ信号は、抵抗Ｒ４を介して入力アンプ回路１２２を構成する演算増幅回路１４１の非反転入力端子に接続され、入力アンプ回路１２２の出力信号にオフセットを与える。このようにして記憶回路１５１に記憶するオフセット値に基づいて入力アンプ回路１２２の出力信号オフセットを調整可能となる。
【００２２】
入力アンプ回路１２２の出力は、絶対値アンプ１２４及び、極性判別回路１２８に供給される。絶対値アンプ１２４は、入力アンプ回路１２２の出力信号の絶対値の出力信号を出力する。絶対値アンプ１２４の出力信号は、５倍アンプ１２５、１０倍アンプ１２６、零近傍識別回路１２９に供給される。５倍アンプ１２５は、抵抗Ｒ５〜Ｒ７及び演算増幅回路１６１から構成され、絶対値アンプ１２４の出力信号レベルを５倍に増幅して出力する。１０倍アンプ１２６は、抵抗Ｒ８〜Ｒ１０及び演算増幅回路１７１から構成され、絶対値アンプ１２４の出力信号レベルを１０倍に増幅して出力する。
【００２３】
５倍アンプ１２５の出力信号及び１０倍アンプ１２６の出力信号は、出力切換スイッチ１３０に供給される。出力切換スイッチ１３０は、ゲイン切換回路１２７からの切換信号がローレベルの時には５倍アンプ１２５の出力信号を出力端子Ｔｏｕｔ１１から出力し、ゲイン切換回路１２７からの切換信号がハイレベルのときには、１０倍アンプ１２６の出力信号を出力端子Ｔｏｕｔ１１から出力する。
【００２４】
ゲイン切換回路１２７は、コンパレータ１８１及び基準電圧源１８２から構成され、５倍アンプ１２５の出力信号が供給されている。ゲイン切換回路１２７は、５倍アンプ１２５の出力信号が基準電圧源１８２で生成される基準レベル以上のときは出力をハイレベルとし、基準レベル未満のときには出力をローレベルにする。ゲイン切換回路１２７の出力は、出力切換スイッチ１３０に供給されるとともに、出力端子Ｔｏｕｔ１４に供給される。
【００２５】
また、極性判別回路１２８には、入力アンプ１２２の反転出力信号が供給される。極性判別回路１２８は、コンパレータ１９１から構成されている。コンパレータ１９１の反転入力端子には、入力アンプ１２２の出力信号が供給され、非反転入力端子には、基準電圧（０Ｖ）が印加されている。極性判別回路１２８は、入力アンプ１２２の反転出力信号が基準電圧（０Ｖ）より大きければ、出力をローレベルとし、入力アンプ１２２の出力信号が基準電圧（０Ｖ）より小さければ、出力をハイレベルとする。極性判別回路１２８の出力信号は、出力端子Ｔｏｕｔ１２に供給される。
【００２６】
零近傍識別回路１２９は、シュミットトリガ回路２０１及び基準電圧源２０２から構成され、シュミットトリガ回路２０１の反転入力端子には絶対値アンプ１２４の出力信号が供給され、非反転入力端子には基準電圧源１９２から零レベル近傍に設定された基準電圧源２０２が供給されている。零近傍識別回路１２９は、絶対値アンプ１２４の出力信号が基準電圧源２０２の基準電圧より小さければ出力をハイレベルとし、大きければ出力をローレベルとする。
【００２７】
出力端子Ｔｏｕｔ１１〜Ｔｏｕｔ１４は、外部回路１１３に接続される。外部回路１１３は、出力端子Ｔｏｕｔ１１からの信号によって電池１１１の充放電電流を検出する。また、出力端子Ｔｏｕｔ１２からの信号によって極性、すなわち、充電か、放電かを識別する。さらに、出力端子Ｔｏｕｔ１３からの信号によって、零レベル付近か否かを識別する。また、出力端子Ｔｏｕｔ１４からの信号によって出力端子Ｔｏｕｔ１１からの信号のゲインが５倍か、１０倍かを識別する。
【００２８】
また、図４は電流検出回路１１２の動作波形図を示す。図４（Ａ）はシャント抵抗１２１に供給される電流に対する入力端子Ｔｉｎ１１と入力端子Ｔｉｎ１２との間に印加される電圧、図４（Ｂ）は出力端子Ｔｏｕｔ１１の出力電圧、図４（Ｃ）は出力端子Ｔｏｕｔ１２の出力電圧、図４（Ｄ）は出力端子Ｔｏｕｔ１４の出力電圧の変化、図４（Ｅ）は出力端子Ｔｏｕｔ１３の出力電圧を示す。
【００２９】
シャント抵抗１２１の電圧が図４（Ａ）に示すように変化した場合、零レベル近傍の電圧Ｖ１〜Ｖ２では、ゲイン切換回路１２７により１０倍アンプ１２６の出力が出力端子Ｔｏｕｔ１１に供給されるように出力切換スイッチ１３０が制御される。また、シャント抵抗１２１の電圧が電圧Ｖ１より小さい場合及び電圧Ｖ２より大きい場合には、ゲイン切換回路１２７により５倍アンプ１２５の出力が出力端子Ｔｏｕｔ１１に供給されるように出力切換スイッチ１３０が制御される。
【００３０】
これによって、出力端子Ｔｉｎ１１の出力信号は、図４（Ｂ）に示すように入力電圧が零レベル近傍の電圧Ｖ１〜Ｖ２の間で１０倍のゲインとなり、電圧Ｖ１以下あるいは電圧Ｖ２以上の電圧では、５倍のゲインとなる。
【００３１】
このとき、絶対値アンプ１２４により絶対値を取り、図４（Ｃ）に示す極性判定回路１２８の出力により極性を判定することにより、出力端子Ｔｏｕｔ１１の出力信号のダイナミックレンジを拡大できる。また、入力電圧が零レベル付近の電圧Ｖ１〜Ｖ２でゲインを１０倍に大きくし、出力端子Ｔｏｕｔ１１から出力可能な電圧範囲を最大限利用することにより、更にダイナミックレンジを拡大できるため、シャント抵抗１２１に流れる微小電流を精度よく検出できる。また、電圧Ｖ１以下、及び、電圧Ｖ２以上では、ゲインを５倍に小さくすることにより、電圧Ｖ１以下、及び、電圧Ｖ２以上の入力電圧でも充分なダイナミックレンジを確保できる。このとき、図４（Ｄ）に示す出力端子Ｔｏｕｔ１４の出力信号によって入力電圧が電圧Ｖ１〜Ｖ２の範囲か、それ以外の範囲かを判断して、シャント抵抗１２１に流れる電流を正確に検出できるようにしている。
【００３２】
また、零レベル近傍では、オフセットの影響が大きくなるので、零レベルオフセットを受けるため、零近傍識別回路１２９により零レベル近傍であることを検出し、図４（Ｅ）に示すような出力信号を出力端子Ｔｏｕｔ１３から出力することにより、オフセットの影響があることを認識できる。また、出力端子Ｔｏｕｔ１３の出力時には、シャント抵抗１２１に流れる電流は零であると判断することにより、検出精度を確保することができる。
【００３３】
以上により高精度にシャント抵抗１２１に流れる電流を検出することができる。
【００３４】
次に、オフセット調整部１２３への調整データ設定動作を説明する。
【００３５】
図５はオフセット調整動作のフローチャートを示す。
【００３６】
オフセット調整動作は、例えば、ＩＣの出荷時に各々のＩＣ対して行われる。
【００３７】
ＩＣを調整装置のソケットに装着する。
【００３８】
調整装置は、ステップＳ１で入力端子Ｔｉｎ１１と入力端子Ｔｉｎ１２との間に印加電圧を零にする。すなわち、シャント抵抗１２１に電流が流れないようにする。
【００３９】
調整装置は、ステップＳ２で出力端子Ｔｏｕｔ１１の出力信号を検出する。このときの出力端子Ｔｏｕｔ１１の出力信号が検出オフセットＶｏｆｆとなる。
【００４０】
次に調整装置は、ステップＳ３で検出オフセットＶｏｆｆが予め設定された上限のオフセットＶｏｆｆＨと下限のオフセットＶｏｆｆＬとで設定される許容範囲内に存在するか否かを判定する。ステップＳ３で検出オフセットＶｏｆｆが許容範囲内に存在すれば、調整処理を終了する。
【００４１】
調整装置は、ステップＳ３で検出オフセットＶｏｆｆが許容範囲内になければ、ステップＳ４で検出オフセットＶｏｆｆが零となるような調整データを作成して、ステップＳ５で記憶回路１５１に書き込み処理を終了する。
【００４２】
本実施例によれば、入力アンプ１２２のオフセットをオフセット調整部１２３により記憶回路１５１に予め記憶された調整情報に基づいて調整可能とされているため、シャント抵抗１２１と出力端子Ｔｏｕｔ１１から出力される信号のレベルとの関係を自在に、かつ、容易に調整できるため、正確な電流検出が可能となる。また、出荷時に調整を行うことにより部品ごとのばらつきをなくすことができる。
例えば、従来に比べて誤差を１／１０以下に追い込むことができる。
【００４３】
また、シャント抵抗１２１をＩＣ内部に内蔵することにより、図１にシステムを構成する場合に部品点数を削減できる。
【００４４】
また、本実施例では、シャント抵抗１２１を半導体チップ１３１上に配線１３２により形成することにより、数十ｍΩ程度の微小な抵抗とできるため、シャント抵抗１２１による電池１１１の消耗を最小限に抑制することができる。
【００４５】
さらに、本実施例では、シャント抵抗１２１を半導体チップ１３１上に配線１３２により形成したが、これに限定されるものではなく、図６に示すようにリードフレーム２１１と半導体チップ１３１とを接続するワイヤ２１２を入力端子Ｔｉｎ１１を構成するリードフレーム２１１と入力端子Ｔｉｎ１２を構成するリードフレーム２１１との間に配線し、ワイヤ２１２によりシャント抵抗１２１を構成することもできる。さらに、図７に示すように入力端子Ｔｉｎ１１を構成するリードフレーム２２１と入力端子Ｔｉｎ１２を構成するリードフレーム２２２との間にリードフレーム２２３を横架するように形成することによりリードフレーム２２３をシャント抵抗１２１として機能させるようにしてもよい。
【００４６】
図６、図７ともにシャント抵抗１２１をパッケージ１３６内に設けることができるため、抵抗素子を別途容易する必要がない。
【００４７】
なお、本実施例では、シャント抵抗１２１を電流検出回路１１２と一体にパッケージ１３６内に設けるようにしたが、従来と同様にシャント抵抗１２１をディスクリートの電子部品で容易するようにしてもよい。
【００４８】
【発明の効果】
上述の如く、本発明によれば、検出部により検出用抵抗に発生する電圧を検出し、検出電圧レベルに応じて出力信号を出力し、記憶部に外部から設定された調整情報を記憶し、調整部により記憶部に記憶された調整情報に基づいて検出部から出力される出力信号レベルを調整することにより、検出用抵抗に流れる電流に対応する出力信号レベルを自在に、かつ、容易に設定できるなどの特長を有する。
【図面の簡単な説明】
【図１】本発明の情報処理システムの一実施例のシステム構成図である。
【図２】電流検出回路１１２の回路構成図である。
【図３】電流検出回路１１２の要部の平面図である。
【図４】電流検出回路１１２の動作波形図である。
【図５】オフセット調整動作のフローチャートである。
【図６】本発明の一実施例の第１変形例の構成図である。
【図７】本発明の一実施例の第２変形例の構成図である。
【図８】従来の情報処理システムの一例のシステム構成図である。
【符号の説明】
１００　システム
１１１　電池、１１２　電流検出回路、１１３　外部回路
１２１　シャント抵抗、入力アンプ、１２３　オフセット調整部
１２４　絶対値アンプ、１２５　５倍アンプ、１２６　１０倍アンプ
１２７　ゲイン切換回路、１２８　極性判定回路、１２９　零近傍識別回路
１３０　出力切換スイッチ
【図１】
2004125491.tif 000003
【図２】
2004125491.tif 000004
【図３】
2004125491.tif 000005
【図４】
2004125491.tif 000006
【図５】
2004125491.tif 000007
【図６】
2004125491.tif 000008
【図７】
2004125491.tif 000009
【図８】
2004125491.tif 000010