(57)【要約】【課題】可撓性のウェブシート基板上でエンボス加工プロセスを利用して集積回路を量産する。【解決手段】　ＰＩＲＭ交点メモリアレイにおいて用いるために、フレキシブル基板上にエンボス加工され、硬化され、さらにエッチングされた多数の層が設けられる。交点アレイは、必要とされる高精細度および高スループットを提供し、さらに従来技術のパターニング技法の通常の制限を克服する、改善されたエンボス加工リソグラフィ技法に従って、プラスチックウェブを利用するロール・ツー・ロール環境において製造される。さらに、フレキシブル基板上で用いられるパターニング方法として、エンボス加工リソグラフィを用いることにより、デジタル回路の製造工程を著しく簡単にすることができる。本発明のエンボス加工は、相対的に高いスループットを生成し、広範囲の材料をパターニングする能力を提供し、高い解像度を提供する。　 【選択図】図１
2004111933.tif 000002
【特許請求の範囲】
【請求項１】
　エンボスおよびリフトオフプロセスによってデジタル回路を製造するための方法であって、該プロセスは、
　フレキシブル基板の表面を少なくとも１つの薄膜でコーティングするステップと、
　前記フレキシブル基板上にある前記薄膜を光硬化ポリマーでコーティングするステップであって、それにより、上側および下側を有する第１の層グループを、該下側が前記フレキシブル基板と概ね接触するように形成する、コーティングするステップと、
　透明なエンボス加工ツールを用いることにより、前記ポリマー上にトレンチ部およびピーク部を有する複数の並列な凹部をエンボス加工するステップと、
　前記透明なエンボス加工ツールを通して誘導される光エネルギーで前記光硬化ポリマーを硬化するステップと、
　前記第１の層グループ内の前記凹部の前記トレンチ部と概ね連続する前記基板の前記表面まで、前記複数の凹部を含むエリアをエッチングして貫通することにより、前記第１の層グループをパターニングするステップと、
　前記第１の層グループの前記上側に転写ポリマー層を被着するステップと、
　前記第１の層グループを反転するステップと、
　前記第１の層グループの前記下側において平坦な表面を露出するように、前記フレキシブル基板をリフトオフするステップと、
　前記第１の層グループの前記コーティング、形成、エンボス加工、硬化およびパターニングステップに従って第２の層グループを配設するステップと、
　前記第１および前記第２の層グループの前記並列に列をなす凹部が互いに直交して並列するように、前記第１の層グループの前記下側の前記露出された平坦な表面上に前記第２の層グループを被着するステップと、
　を含む方法。
【請求項２】
　前記エンボス加工のプロセスは、複数のＵＶ硬化シリコーンゴムを含むグループからの少なくとも１つの材料から形成される少なくとも１つのスタンパを利用する請求項１に記載の方法。
【請求項３】
　前記パターニングプロセスの前記エッチングは、前記トレンチ部の側面の輪郭を保持できるように異方性エッチングすることを含む請求項１に記載の方法。
【請求項４】
　前記パターニングプロセスの前記エッチングは反応性イオンエッチングを含む請求項１に記載の方法。
【請求項５】
　前記第１および前記第２の層グループの前記薄膜は、金属、誘電体、および半導体を含む材料のグループからの少なくとも１つの材料から形成される薄膜である請求項１に記載の方法。
【請求項６】
　前記フォトポリマーはＵＶ硬化ポリマーであり、前記光エネルギーはＵＶ光を含む請求項１に記載の方法。
【請求項７】
　前記エンボス加工のプロセスは、少なくともポリジメチルシロキサンから形成される少なくとも１つのスタンパを利用する請求項２に記載の方法。
【請求項８】
　デジタルデータ回路システムであって、複数の形成された部分を有するデジタル回路を有するメモリモジュールを含み、少なくとも１つの前記形成された部分は、少なくとも第１および第２のエンボス加工された層グループを有し、前記第１および第２のエンボス加工された層グループは、互いに直交して並列に配置された直線状のトレンチおよびピークがそれぞれ形成されている、デジタルデータ回路システム。
【請求項９】
　前記第１および第２のエンボス加工された層グループの前記直線状のトレンチおよびピークはそれぞれフレキシブル基板上に形成され、異方性エッチングを用いることによりマスクエッチングされる請求項８に記載のデジタルデータ回路システム。
【請求項１０】
　フレキシブル基板上に前記第１および第２のエンボス加工された層グループを形成することは、ＵＶ硬化を用いることにより達成される請求項８もしくは９に記載のデジタルデータ回路システム。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は高密度、大容量、低コストのデータ記憶のために適したデジタルメモリ回路において用いられる集積回路の製造の分野に関する。詳細には、本発明はさらに、多数の層グループを含む薄膜をパターニングするエンボス加工方法に従って、フレキシブル基板上に多数の層グループとして作製される、大量生産される交点メモリアレイを提供することに関する。硬いウェーハ上に配置されたり、フォトレジストのようにスピン・オンされたりするのではなく、本発明のアレイは、フレキシブル基板上にロールコーティングされる。本発明によるアプローチの結果として、コンシューマ装置および他の電子装置において利用されることができるＰＩＲＭ（Permanent Inexpensive, Rugged Memory）交点アレイのようなデジタルメモリシステムにおいて用いるためのメモリアレイを安価に大量生産できるようになる。
【背景技術】
【０００２】
　現在、デジタルカメラ（静止画および／または動画）、デジタル音楽プレーヤ／レコーダ（たとえばＭＰ３プレーヤ）、個人情報端末（ＰＤＡ）、移動電話等の多くのコンシューマ装置が、益々大量のデジタルデータを生成し、かつ利用するように構成されている。たとえば、静止画および／または動画のためのポータブルデジタルカメラは、画像を表す大量のデジタルデータを生成する。各デジタル画像が場合によっては数メガバイト（ＭＢ）までのデータ記憶容量を必要とするようになるので、そのような記憶容量をカメラにおいて利用できなければならない。このため、現在のデジタルコンシューマ装置は、大量のデジタルデータを収容するために専用の記憶装置を必要とする。
【０００３】
　このタイプのデータ記憶の応用形態を提供するためには、記憶装置は、（１）比較的低コストで、約１０ＭＢから１ギガバイト（ＧＢ）の十分な記憶容量があり、（２）消費電力が小さく（たとえば、＜＜１Ｗ）、（３）ポータブルバッテリで駆動される動作環境に対処するために比較的耐久性のある物理的な特性を有し、（４）好ましくは、短いアクセス時間（理想的には、１ミリ秒未満）と適度な転送速度（たとえば、２０Ｍｂ／ｓ）とを有し、さらにＰＣＭＣＩＡあるいはコンパクトフラッシュカードのような業界標準のインターフェースモジュール内にパッケージングできなければならない。現在の業界標準フラッシュメモリは、上記の応用形態において広範に利用するためにはコストが高く、比較的容量が小さいという制限があることがよく知られており、そのため、最近の進歩として、デジタルカメラおよび他のポータブル装置のための低コストの保存記憶の問題に対処する、「ＰＩＲＭ」（Portable Inexpensive Rugged Memory、ポータブル廉価堅牢メモリ）と呼ばれるタイプのメモリモジュールが提供されている。ＰＩＲＭメモリの利点は、上記のコンシューマ装置の大容量メモリの要求（たとえば、ＰＣＭＣＩＡあるいはコンパクトフラッシュのような業界標準インターフェース、２０００Ｇの耐衝撃性、低消費電力（＜＜１Ｗ）、短いアクセス時間（＜１ｍｓ）、適度な転送速度（２０Ｍｂ／ｓ）、十分な記憶容量（１０ＭＢ〜１ＧＢ））に対応することである。さらに、ＰＩＲＭメモリモジュールは、シリコン基板を用いるのを避け、面密度を低くし、さらにプロセスをできる限り複雑にしないようにすることにより、低コストを提供することができる。
【０００４】
　しかしながら、ＰＩＲＭメモリモジュールの製造は問題を抱えている。なぜなら、流行しているコンシューマ装置において必要とされるメモリの量はさらに増え続けており、現在の製造方法では非常にコストがかかるようになるためである。このことから、コストを削減するために、そのような既存のタイプのメモリアレイを大量生産する必要に迫られている。
【０００５】
　ロール・ツー・ロール製造環境において可撓性のプラスチックウェブ上に金属および半導体の薄膜をパターニングすることにより、かかる大量生産をするための試みがなされている。しかしながら、プラスチックウェブの製造は現在、フレキシブル基板上で利用される実際のパターニング方法に固有の問題を抱えている。具体的には、スクリーン印刷、インクジェット、フォトリソグラフィ、およびレーザアブレーションのような既存のパターニング手法はそれぞれ、解像度および／またはスループットに関して不十分であり、そのパターニング手法に付随する損傷をもたらすこともある。詳細には、スクリーン印刷あるいはインクジェットに基づく印刷方式がもたらすスループットは相対的に低く、堆積されることができる広範な材料をパターニングする能力が不足している。フォトリソグラフィ、レーザアブレーション、あるいは他の光学的手段に基づくパターニングを利用する印刷方法は、スループットが相対的に低く、資本コストが高く、しかも解像度が低い。これは、そのような光学的手段に基づく方式の解像度が、λ／ＮＡに応じて回折によって制限されることによる。ただし、λは照明の波長であり、ＮＡはイメージングシステムの開口数である。イメージングシステムのための被写界深度、それゆえ表面の凹凸を取り扱うことができる能力がλ／ＮＡ２によって制限されるものとすると、ある時点で、そのような方法論でフレキシブル基板上にある小さな機構を解像するのが非常に難しくなる。これは、特にフレキシブルウェブの典型的な表面粗さの場合に表面に凹凸を導入することなく、真空あるいは静電チャックでフレキシブル基板を固定することが難しいためである。
【０００６】
　エンボスおよびリフトオフ技法は、フレキシブル基板上で用いられるときに、比較的高い解像度と高いスループットとを有する低コストのパターニング方法を提供することができる。しかしながら、いくつかの問題によって、電子回路を製造するためのその有用性が制限される。１つのそのような制限は、多層の堆積物のパターニングに関連する。第２のそのような問題は１組の予めパターニングされた薄膜の上側において第２の堆積／パターニングステップを行わなければならないことである。この製造工程は単一の同種の堆積物の場合には良好に機能するが、多数の薄膜が連続して堆積され、その後、同時にパターニングされるような混成の堆積物の場合には必ずしも良好には機能しない。なぜなら、側壁の被覆が、パターニングされた機構内に短絡を生成する恐れがあるからである。
【０００７】
　そのような短所を克服しようとして、最近の進歩は多数の層を生成することを可能にしているが、それでも、開発されたプロセスがフォトレジストを用いて硬いウェーハ基板にスピン・オンされる堆積物を利用することに限定されているという点でこれらの進歩には限りがあり、それにより、そのプロセスは量産への適用可能性に限りがある、経済性に劣るプロセスに格下げされる。
【０００８】
　したがって、従来の方法論は、フレキシブル基板上で多数の薄膜をパターニングする際にエンボス加工を利用することを考慮に入れずに、他の上記のパターニング方法を利用することに限定されている。
【０００９】
　したがって、ＰＩＲＭメモリモジュールのようなデジタル回路を適当に提供するために、必要とされる量の交点（cross point）アレイおよび他のタイプの関連する集積回路を製造するときに、フレキシブルウェブシート基板上でエンボス加工プロセスを利用して、量産、高精細度（high definition）および所定の程度の経済性を達成する必要がある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
　このように、可撓性のウェブシート基板上でエンボス加工プロセスを利用して集積回路を量産する技術に対する必要性が存在している。
【課題を解決するための手段】
【００１１】
　本発明の原理によれば、ＰＩＲＭ交点メモリアレイにおいて用いるために、フレキシブル基板上にエンボス加工され、硬化され、さらにエッチングされた多数の層が設けられる。交点アレイは、必要とされる高精細度および高スループットを提供し、さらに従来技術のパターニング技法の通常の制限を克服する、改善されたエンボス加工リソグラフィ技法に従って、プラスチックウェブを利用するロール・ツー・ロール環境において製造される。さらに、フレキシブル基板上で用いられるパターニング方法として、本発明のエンボス加工リソグラフィを用いることにより、そのようなデジタル回路の製造工程を著しく簡単にすることができる。
【００１２】
　本発明のエンボス加工は、硬い基板およびフレキシブル基板の両方の場合の従来技術のパターニング方法と比較すると、相対的に高いスループットを生成し、広範囲の材料をパターニングするための能力を提供し、より高い解像度を提供する。本発明は、他のパターニング方法と具体的に比較するとき、高いスループット、低い資本コスト、および高い解像度という種々の利点を有する。詳細には、本発明のスループットは、たとえば従来技術の光学方式よりも高い。なぜなら、所与のプラスチックウェブの全幅が一度にエンボス加工されるためであり、それは光学方式では光源が基板に対してある態様で走査されなければならないという固有の制限があるのとは対照的である。たとえば、従来技術のエキシマレーザシステムに関しては、本発明のエンボス加工システムの資本コストはエキシマレーザシステムよりも非常に低い。エキシマレーザは、走査の必要がある光学系と概ね同じように、熱の作用にともなって損傷が生じる恐れ、ｚ-高さに対する感性などの欠点を有するが、本発明は、これらの欠点を回避することができる。本発明の大量エンボス加工リソグラフィは、多数の薄膜をパターニングすること、および基板上にグループを積重することに関連する従来技術のエンボス加工技法の制限も克服する。詳細には、本発明は、フレキシブル基板および硬い基板の両方の場合の種々の従来技術のパターニング方法の様々な制限、および交点メモリアレイを製造するための従来技術のエンボス加工の欠点を、硬い基板ではなく、フレキシブル基板上に多数の層をロールコーティングする概念を導入することにより克服する。一実施形態では、これらの層は、エンボス加工および硬化のための透明なエンボス加工ツールを利用することにより処理され、その硬化はエンボス加工ツールの背面から行われることができ、ＵＶ光がＵＶ硬化可能なフォトポリマー上に向けられる。本明細書に記載されるように、異方性（antistrophic）エッチングのようなドライエッチングプロセスをさらに用いることもできる。本発明の一形態は、交点メモリアレイ、終端パッド等において用いられるような集積回路のための行および列電極の製造を提供する。
【発明を実施するための最良の形態】
【００１３】
　本発明は、添付の図面を参照しながら、例示にすぎないが、その好ましい実施形態の説明を通して以下にさらに詳細に記載される。
【００１４】
　本明細書に開示される改善されたエンボス加工大量リソグラフィに従って、交点メモリアレイのような回路、およびＰＩＲＭデジタルメモリシステムのような他の応用形態が、ロール・ツー・ロール環境においてプラスチックウェブ上に効率的に大量生産されることができる。以下に記載される説明では、本発明を完全に理解できるようにするために、説明の目的上、特定の用語および特定の実施態様の細部が述べられる。しかしながら、本発明を実施するために、これらの特定の細部が必ずしも必要とされないことは、当業者には明らかであろう。
【００１５】
　デジタルメモリシステムの回路
　ＰＩＲＭメモリモジュールのような通常のデジタルメモリシステムは、それぞれ交点メモリアレイを有する複数の層から形成される。数多くの層を１つのメモリモジュールを形成するために積重ねることができ、それによりメモリモジュールは、単一の層上で実現可能なデータ記憶の何倍もの記憶容量を有することができるようになる。それゆえ、ＰＩＲＭメモリモジュールを構成することは、メモリの多数の層を積重ね、導電性パッドのような他の回路を介して相互に接続される３次元記憶モジュールにすることを含む。米国特許出願第０９／８７５，３５６号は、全体を通して参照されるようなＰＩＲＭメモリモジュールの改善された積重可能な回路を設けることに関連する技術を詳述しており、一方、米国特許出願第０９／８９５，８３３号は、コンシューマ装置のための、全体として参照されるＰＩＲＭを利用するデジタルメモリシステムを詳述し、米国特許出願第１０／２４５，８９７号（「Large Line Conductive Pads for Interconnection of Stackable Circuitry」）は、ＰＩＲＭを用いるデジタルメモリ内の層を接続する導電性パッドのために用いられるタイプの回路を詳述する。
【００１６】
　積重可能な回路内の交点メモリアレイ、導電性パッド等を、ロール・ツー・ロール処理においてフレキシブルプラスチックあるいは金属基板を利用する簡単で、低コストの処理に従って大量生産することができる。本発明のエンボス加工大量リソグラフィ技法はデジタルメモリ回路の全ての態様の場合に利用することができるが、本明細書に記載される細部は特に、上記のデジタルメモリシステム内の交点アレイを形成する実施形態のために適しており、これ以降の説明は、交点アレイメモリのための回路を製造することに具体的に言及する。
【００１７】
　交点アレイのエンボス加工マスクリソグラフィ
　一実施形態によれば、本発明の交点アレイは、少なくとも第１のグループと第２のパターニングされる層グループの組み合わせから形成される。所与のグループの構造を図１に示される（第１の）サンプルグループに示すことができる。図１は本発明のエンボス加工マスクリソグラフィを開始する直前のパターニングされる通常の層グループを示す。一実施形態では、パターニングされる層グループは、一実施形態においてプラスチック（ポリマー）基板１４０上に形成される、パターニングするための少なくとも１つの薄膜１３０を含むことができる。基板としてポリマー材料が用いられることは不可欠ではないが、これは、その材料が比較的低コストで製造され、処理されることができるために好ましい。基板１４０は、種々の市販されているフレキシブル基板（たとえば、ポリマー材料あるいは他の可撓性材料）から形成されることができ、それらは全てシート材料の形をとることが好ましい。その基板は、約０．０１〜０．０５ｍｍの厚みのように、可撓性の「ロール・ツー・ロール」処理を可能にするほど薄いことが好ましい。薄膜１３０のための薄膜堆積は、金属、半導体および誘電体のうちの１つあるいは複数の層を含むことができる。有機材料および無機材料のような、メモリ回路の半導体層のために用いることができる数多くの様々な材料が存在するが、その環境的な安定性および技術的な完成度のゆえに、無機半導体材料が好ましい。一実施形態では、通常の層形成は金属／Ｉ−Ａ−Ｓｉ／Ｐ＋微結晶シリコン／Ｉ−Ａ−Ｓｉ／Ｎ＋微結晶シリコン／金属の形をとることができる。基板および薄膜の組成ならびに堆積処理に関するさらに具体的なことについては、上記の援用された特許出願を参照することができる。当然、本発明のために他の材料を用いることもでき、それは当業者には明らかであろう。
【００１８】
　薄膜１３０の上側にはエンボス加工層１２０が被着される。この層には、ＵＶ硬化樹脂の硬化していない層、あるいはそのＴｇより高い温度で加熱された熱可塑性樹脂、あるいは化学的に軟化されたプラスチック、あるいは他の液体系材料および高温で被着される固体を用いることができる。１つの好ましい実施形態では、エンボス加工層１２０は、薄膜１３０上にコーティングされたＵＶ硬化樹脂のようなフォトポリマーを含むであろう。
【００１９】
　その後、所与のグループのパターニングに対していくつかのアプローチがなされる場合もある。一実施形態では、必要に応じてエンボス加工層を剥離するための接着剤を利用するために、先に参照された「Large Line Conductive Pads for Interconnection of Stackable Circuitry」という題の米国特許出願に記載されるようなエンボスおよびリフトオフ技法の変更形態を用いることもできる。しかしながら、本明細書に記載される好ましい実施形態では、パターニングされる層のグループは、エンボス加工し、ＵＶ光で硬化するための異方性エッチングおよび透明エンボス加工ツールを利用する本発明のエンボス加工大量リソグラフィ技法に関する以下に記載される説明に従って処理されるであろう。
【００２０】
　その後、本発明のプロセスは、ミクロンあるいはサブミクロン大の機構のパターンを有するエンボス加工層をエンボス加工することで開始する。そのエンボス加工は、その表面上に画定される種々の機構を有しているロール（図示せず）の一部であるスタンパあるいはエンボス加工ツール１１０によって実行される。その軟化された液体状態では、エンボス加工層１２０がロール・ツー・ロールプロセスにおいてエンボス加工ツールによってエンボス加工される際に、基板および薄膜層上に望ましくない変形圧はほとんど生じない。通常は、エンボス加工ツールは、第２のローラからある一定の距離に保持される１つのローラに固定される。コーティングされた基板がローラ間で送られ、ウェブがローラ間の尖端を通過するのに応じて、軟化されたプラスチックがエンボス加工ツールのトポロジカルな機構で型押しされる。スタンパあるいはエンボス加工ツール１１０は、ＰＤＭＳ（ポリジメチルシロキサン）のようなＵＶ透過性材料から形成されることができる。エンボス加工ツール１１０を透明な構造として配設することは、エンボス加工層１２０を、硬化用の光エネルギーに全体的に露光する代わりに、エンボス加工され、その後に、透明なエンボス加工ツール１１０を通して、そのパターンに従って正確に露光できることを意味する。その硬化は、露光の精度を最小にし、エンボス加工されたエンボス加工層１２０からエンボス加工ツール１１０がきれいに離脱できるように、エンボス加工ツール１１０がエンボス加工層１２０に完全に係合している間に行われるであろう。一実施形態では、光エネルギーとして、図２に図示されるように、エンボス加工ツールの概ね背後から照射されるＵＶ光源が用いられるであろう。それゆえ、エンボス加工後に、図２に示されるように、薄膜の上側にあるエンボス加工されたエンボス加工層１２０内に、あるパターンがはっきりと形成されることになり、所望の局所形状（topography）を形成するために、かつエンボス加工されたエンボス加工層１２０からエンボス加工ツール１１０がきれいに離脱できるように、エンボス加工されたエンボス加工層１２０の少なくとも一部が正確に硬化されることができる。
【００２１】
　図３は、こうしてパターニングおよび硬化された後に、エンボス加工され、硬化されたエンボス加工層１２０の薄膜がトレンチあるいは溝３５０の底部に如何に残されているかを示す。エンボス加工され、硬化されたエンボス加工層１２０の結果として生成される局所形状は、その最高点から下側にある薄膜層１３０までのそれぞれの深さに対して見られるように、ピーク（高い点）とトレンチ（低い点）とを有する四角の刻み目がある側面プロファイルを有するであろう。好ましい実施形態では、ピークおよびトレンチは、これらの各深さ間に、ある一定の比を有するであろう。具体的には、トレンチ３５０内の残りのエンボス加工されたエンボス加工層の深さに対するエンボス加工されたエンボス加工層１２０の高い点の深さの比が、３〜５倍以上の範囲になり、１つの好ましい実施形態では、約３：１になるであろう。このタイプの相対的な深さの違いは、パターニングされたエンボス加工層１２０を、トレンチあるいは溝３５０に沿ってのみ薄膜層１３０の部分をエッチングして除去することができるエッチングプロセスにおいて利用できるようにするためのマスクとして機能するであろう。層グループにおいて用いられる正確な材料に応じて、このプロセスは理想的には、あるタイプのドライエッチングプロセス、好ましくは反応性イオンエッチングのような異方性エッチングになり、結果としてピークおよびトレンチの側面のはっきりとした輪郭は保持されるであろう。エッチングプロセスの終了時には、パターニングされた薄膜のグループは図４のように現れるであろう。
【００２２】
　次に、図５に示されるように、転写ポリマー５１０が、元の基板４２０上に配置される第１のパターニングされた薄膜４１０に被着される。ポリマー５１０を被着することは２つの役割を果たす。１つは、エッチングされたトレンチ内を埋めて、基板４２０上に平坦な界面を設けることである。別の役割は、後のリフトオフのために、エッチングされた構造の支持をすることである。その後、図６に示されるように、第１のグループは反転され、機械的なリフトオフプロセスが用いられ、それにより、露出された、概ね平坦な表面６１０が現れるように、元の基板４２０（その上には第１のグループ４１０が被着される）が剥離される。これは第１のパターニングされた薄膜４１０の元の順序を入れ替え、パターニングされる層の別のグループの後続の被着およびエンボス加工を、初めに平坦な表面上で開始することにより容易にすることができる。
【００２３】
　次の処理ステップは、パターン化された層の２次グループを堆積することであり、そのグループも１次グループと同じように、金属、半導体および誘電体のうちの１つあるいは複数の層から構成することができ、その処理ステップは、上記のステップと同じように行われる。パターン化された薄い層の２次グループはその後、パターン化された薄い層の１次グループに関して先に記載された仕様に従って構成されることができる。こうして構成された後に、薄い層の２次グループは、上記のように被着され、エンボス加工され、エッチングされることができる。その際に、パターン化された薄い層の１次グループの上側にパターン化された薄い層の２次グループが概ね直交して並列に配設されるように、薄い層の２次グループがエンボス加工され、エッチングされる（図７）。そのように配設することにより、電極の概ね直交して並列に配置される行層および列層が生成され、それを上記の回路の応用形態の任意のものに用いることができる。上記の詳細なステップに従ってグループが処理されるとき、交点アレイメモリのような回路を種々の態様で形成することができる。１つの好ましい実施形態では、そのように構造化することは、そのようなメモリアレイを形成する技術において知られているように、上に金属堆積物があり、下に金属堆積物があり、その間にダイオードおよびスイッチを備える一般化された形をとることができる。しかしながら、任意の特定の実施形態では、上記の選択性エッチングによって、図８に示されるように、エッチングプロセスが２次グループ内で停止し、１次グループが侵食されないようにできるであろう。それにもかかわらず、そのような処理において生じる可能性がある平坦性の不一致にも対応できるようにするために、トレンチとピークとの間にさらに高い構造的なアスペクト比が必要とされる場合もある。
【００２４】
　本発明の好ましい実施形態の上記の詳細な説明は例としてのみ与えられており、本発明の範囲から逸脱することなく、上記の回路、構造、配置およびプロセスに対して数多くの変形が実現可能である。本発明の原理は、当業者には明らかなように、添付の特許請求の範囲において規定されるような本発明の範囲から逸脱することなく、上記の回路、構造、配置およびプロセスに対する数多くの他の変形形態とともに適用されることができる。
【図面の簡単な説明】
【００２５】
【図１】透明なエンボス加工ツールとともに、エンボス加工前のフレキシブル基板上に連続して堆積されている多数の薄膜を含む層の１つのグループを示す断面図である。
【図２】透明なＵＶ放射エンボス加工ツールがトレンチに沿ってエンボス加工し、エンボス加工される層を硬化している間の、フレキシブル基板上に多数の薄膜を含むパターニングされる層のグループの断面図である。
【図３】透明なＵＶ放射エンボス加工ツールがトレンチに沿ってエンボス加工し、エンボス加工される層を硬化し、それにより残留層が残された後のフレキシブル基板上に多数の薄膜を含むパターニングされる層のグループの断面図である。
【図４】パターニングされる層のエンボス加工および硬化後のグループにおいて、本発明のプロセスの選択性エッチングステップによって、エンボス加工されたトレンチエリアにおいて基板まで下方に、残されたエンボス加工された薄膜層がエッチングされた結果を示す立体図である。
【図５】本発明のパターニングされる層のエンボス加工および硬化後のグループの下側にある転写（接着）層の立体図である。
【図６】本発明のパターニングされる層のエンボス加工および硬化後のグループの上側に転写（接着）層を反転し、パターニングされる層が元々被着された元の基板から剥離され、それにより転写層内に埋め込んだパターニングされる層を有する概ね平坦な表面が残される立体図である。
【図７】本発明によるパターニングされる層および転写ポリマーの第１のグループの下側の表面上にパターニングされる層の第２のグループを被着した立体図である。
【図８】本発明による層の第１のグループのパターニングに対して概ね平行になるように下側の層の薄膜スタックあるいは第２のグループの層をパターニングするためのエッチングマスクとして、エンボス加工された材料を用いる結果を示す立体図である。
【符号の説明】
【００２６】
１１０　　　エンボス加工ツール
１２０　　　光硬化ポリマー
１３０　　　薄膜
１４０　　　フレキシブル基板
【図１】
2004111933.tif 000003
【図２】
2004111933.tif 000004
【図３】
2004111933.tif 000005
【図４】
2004111933.tif 000006
【図５】
2004111933.tif 000007
【図６】
2004111933.tif 000008
【図７】
2004111933.tif 000009
【図８】
2004111933.tif 000010