(57)【要約】【課題】膜の応力による反り量と加熱時の自重による反り量とを相殺して、基板の反りを防止する。【解決手段】基板上の膜形成する加工面を上方に向けて前記基板を端部において支持する熱処理装置に配置する通常配置処理（ステップＳ２　，Ｓ４　，Ｓ６　，…）と、前記加工面を下方に向けて前記基板を端部において支持する熱処理装置に配置する反転配置処理（ステップＳ１　，Ｓ３　，Ｓ５　，Ｓ１０，Ｓ２０）とを具備したことを特徴とする。反転配置処理では、基板の加熱時の自重による反りは膜の応力による反りとは反対の方向に生じる。これにより、膜の応力による反りと加熱時の自重による反りとを相殺して、基板の反りを防止する。【選択図】　　　図１
2004111617.tif 000002
【特許請求の範囲】
【請求項１】
基板上の膜形成する加工面を上方に向けて前記基板を端部において支持する熱処理装置に配置する通常配置処理と、
前記加工面を下方に向けて前記基板を端部において支持する熱処理装置に配置する反転配置処理とを具備したことを特徴とする半導体装置の製造方法。
【請求項２】
前記反転配置処理は、前記基板の熱変形温度よりも高い温度での熱処理工程時に実施することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記反転配置処理は、前記基板に対する全製造工程のうち、熱処理工程時の温度及び処理時間に基づく所定の製造工程のみに実施することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記反転配置処理は、前記基板の加熱時の自重による熱変形に基づく前記基板の反り量と前記基板上に成膜された膜による応力に基づく反り量とを相殺するように、前記基板に対する全製造工程のうち、所定の製造工程のみに実施することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記反転配置処理は、熱処理時の自重による前記基板の反り量を制御するために、前記基板に対する所定の製造工程の熱処理温度及び処理時間が制御された工程で採用されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
基板上の膜形成する加工面を下方に向けて前記基板を端部において支持する熱処理装置に配置する反転配置処理を具備したことを特徴とする半導体装置の製造方法。
【請求項７】
前記反転配置処理を、単一の工程のみを有する製造プロセスに適用することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記反転配置処理を、複数の工程を有する製造プロセスに適用することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶基板等の反りの防止に好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
例えば、液晶パネルは、ガラス基板、石英基板等の２枚の基板間に液晶を封入して構成される。液晶パネルの構造としては、基板の表面に画素をマトリクス状に配列させたパッシブ方式のものや、各画素毎にＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）やＴＦＤ（Ｔｈｉｎ　Ｆｉｌｍ　Ｄｉｏｄｅ：薄膜ダイオード）等の非線形素子を設け、この非線形素子を介して信号電極と画素電極とを接続したアクティブ方式のもの等がある。
【０００３】
アクティブ方式の液晶パネルは、一方の基板に、能動素子をマトリクス状に配置し、他方の基板に対向する電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【０００４】
このようなＴＦＴ基板は、洗浄、成膜、パターン形成の工程の繰返しで構成される。そして、これらの工程、特に成膜に関する工程においては、半導体基板に対する酸化、拡散、アニール、化学気相成長（ＣＶＤ）等の加熱処理プロセスが伴う。
【０００５】
図９はＣＶＤ等の熱処理を行うための熱処理装置を構成する熱処理室を示す説明図である。なお、この熱処理室は特許文献１にて開示されたものである。
【０００６】
熱処理室１は平面的には、基板３を水平に配置可能な大きさを有する。熱処理室１の内側４隅には図示しない支柱が設けられ、前後支柱間には基板３を支持するための支持部２が架け渡されている。熱処理室１の両側に前後方向に配置された支持部２上に基板３を配置することができるようなっている。そして、支柱には複数段の支持部２が配置されて、複数枚の基板３を同時に熱処理することができるようになっている。
【０００７】
更に、熱処理室１は、室内への原料ガスの供給、不純物ガスの供給の開始及び停止等を行うことができ、これにより、基板上の成膜も可能となる。このように、図９の熱処理室は、複数枚の基板に対して、同時に加熱処理や成膜処理等を施すことが可能である。
【０００８】
【特許文献１】
特開平７−１４６４７０号公報
【０００９】
【発明が解決しようとする課題】
図１０は従来の問題点を説明するための説明図である。図１０（ａ）は熱処理室１内の支持部２に支持された基板３を示している。基板３上に膜４が形成されている。ところが、基板３上に形成した膜４は、図１０（ａ）の矢印に示すように、基板の両端から中央側に向かう応力Ａ，Ａ′を発生する。また、熱処理室１において基板３は、基板３両端又は４隅等において支持されている。このため、熱処理室１での加熱処理や成膜処理に際して、膜４の応力だけでなく加熱時の自重Ｂによる熱変形によって、図１０（ｂ）に示すように、基板３は中央が下側に凹むように反りが生じてしまう。
【００１０】
通常の半導体基板においては、膜を順次積層して構成するようになっており、基板上に積層した膜による応力、及び加熱時の自重によって、基板の反りは累積されてしまい、大きな反りが生じてしまうという問題点があった。
【００１１】
本発明はかかる問題点に鑑みてなされたものであって、製造プロセス中において、成膜した膜による応力と自重によって熱変形しようとする力とを相殺させることを可能にすることにより、基板の反りを防止することができる半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、基板上の膜形成する加工面を上方に向けて前記基板を端部において支持する熱処理装置に配置する通常配置処理と、前記加工面を下方に向けて前記基板を端部において支持する熱処理装置に配置する反転配置処理とを具備したことを特徴とする。
【００１３】
このような構成によれば、通常配置処理では、加工面を上方に向けて熱処理装置に配置し、熱処理が行われる。これにより、基板は、膜による応力に基づく反りと加熱時の自重による変形力に基づく反りとが同一方向となる。反転配置処理では、加工面を下方に向けて熱処理装置に配置し、熱処理が行われる。これにより、基板は、膜による応力に基づく反りと加熱時の自重による変形力に基づく反りとが相殺される方向となる。これにより、適宜の工程において通常配置処理と反転配置処理とを設定することにより、基板の反りを防止することが可能である。
【００１４】
また、前記反転配置処理は、前記基板の熱変形温度よりも高い温度での熱処理工程時に実施することを特徴とする。
【００１５】
このような構成によれば、熱処理温度が基板の熱変形温度よりも高い温度で実施されることにより、反転配置処理時における加熱時の自重によって、基板は確実に変形しようとする。従って、加熱時の自重に基づく反り量と膜の応力に基づく反り量とを容易に相殺させることができる。
【００１６】
また、前記反転配置処理は、前記基板に対する全製造工程のうち、熱処理工程時の温度及び処理時間に基づく所定の製造工程のみに実施することを特徴とする。
【００１７】
このような構成によれば、熱処理時の温度が高いほど、また、処理時間が長いほど、反転配置処理時における加熱時の自重による基板の反り量は増大する。従って、熱処理温度及び処理時間を考慮して反転配置処理を実施する工程を選択することにより、確実に膜による応力に基づく反りと加熱時の自重による変形力に基づく反りとを相殺して、基板の反りを防止することができる。
【００１８】
また、前記反転配置処理は、前記基板の加熱時の自重による熱変形に基づく前記基板の反り量と前記基板上に成膜された膜による応力に基づく反り量とを相殺するように、前記基板に対する全製造工程のうち、所定の製造工程のみに実施することを特徴とする。
【００１９】
このような構成によれば、基板の加熱時の自重による熱変形に基づく基板の反り量と基板上に成膜された膜による応力に基づく反り量とは種々の要因によって変化する。基板に対する全製造工程のうち、適宜選択した所定の製造工程のみに反転配置処理を実施することによって、加熱時の自重による反りと膜の応力による反りとを相殺することが可能である。
【００２０】
また、前記反転配置処理は、熱処理時の自重による前記基板の反り量を制御するために、前記基板に対する所定の製造工程の熱処理温度及び処理時間が制御された工程で採用されることを特徴とする。
【００２１】
このような構成によれば、熱処理時の温度及び処理時間によって、反転配置処理時における加熱時の自重による基板の反り量は変化する。従って、所定の製造工程における熱処理温度及び処理時間を適宜設定することによって、膜による応力に基づく反りと加熱時の自重による変形力に基づく反りとを相殺することができ、基板の反りを防止することができる。
【００２２】
また、本発明に係る半導体装置の製造方法は、基板上の膜形成する加工面を下方に向けて前記基板を端部において支持する熱処理装置に配置する反転配置処理を具備したことを特徴とする。
【００２３】
このような構成によれば、反転配置処理では、加工面を下方に向けて熱処理装置に配置し、熱処理が行われる。これにより、基板は、膜による応力に基づく反りと加熱時の自重による変形力に基づく反りとが相殺される方向となる。これにより、基板の反りを防止することができる。
【００２４】
また、前記反転配置処理を、単一の工程のみを有する製造プロセスに適用することを特徴とする。
【００２５】
このような構成によれば、単一の工程のみを有する製造プロセスにおいて、加工面を下方に向けて熱処理が行われる。この場合にも、膜による応力に基づく反りと加熱時の自重による変形力に基づく反りとが相殺されて、基板の反りが防止される。
【００２６】
また、前記反転配置処理を、複数の工程を有する製造プロセスに適用することを特徴とする。
【００２７】
このような構成によれば、複数の工程を有する製造プロセスにおいて、加工面を下方に向けて熱処理が行われる。この場合にも、膜による応力に基づく反りと加熱時の自重による変形力に基づく反りとが相殺されて、基板の反りが防止される。
【００２８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る半導体装置の製造方法を示すフローチャートである。図２は本実施の形態を適用する半導体装置であるＴＦＴ基板（素子基板）の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図３は本実施の形態を適用する素子基板を用いた液晶装置の平面図であり、素子基板の上に形成された各構成要素と共に対向基板側から見た平面図である。図４は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図３のＨ−Ｈ’線の位置で切断して示す断面図である。また、図５は図３及び図４の液晶装置を詳細に示す断面図である。また、図６は素子基板の基板工程を示すフローチャートである。また、図７は本実施の形態における熱処理による影響を説明するための説明図である。
【００２９】
本実施の形態は、素子基板の製造プロセス中の熱処理装置を用いた熱処理において、基板材料である石英が熱変形する温度以上の温度まで加熱する工程では、他の工程とは上下逆向きに基板を載置することにより、成膜した膜による応力と加熱時の自重による変形力とを相殺することにより、基板の反りを防止するようにしたものである。
【００３０】
先ず、図２乃至図５を参照して、本実施の形態において製造する素子基板を用いた液晶装置の構造について説明する。
【００３１】
液晶装置は、図３及び図４に示すように、ＴＦＴ基板等の素子基板１０と対向基板２０との間に液晶５０を封入して構成される。素子基板１０上には画素を構成する画素電極等がマトリクス状に配置される。図２は画素を構成する素子基板１０上の素子の等価回路を示している。
【００３２】
図２に示すように、画素領域においては、複数本の走査線３ａと複数本のデータ線６ａとが交差するように配線され、走査線３ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線３ａとデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。
【００３３】
ＴＦＴ３０は走査線３ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。また、画素電極９ａと並列に蓄積容量７０が設けられており、蓄積容量７０によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【００３４】
図５は、一つの画素に着目した液晶装置の模式的断面図である。
【００３５】
ガラスや石英等の素子基板１０には、溝１１が形成されている。この溝１１上に遮光膜１２及び第１層間絶縁膜１３ａ、第２層間絶縁膜１３ｂを介してＬＤＤ構造をなすＴＦＴ３０が形成されている。溝１１によって、ＴＦＴ基板の液晶５０との境界面が平坦化される。
【００３６】
ＴＦＴ３０は、チャネル領域１ａ、ソース領域１ｄ、ドレイン領域１ｅが形成された半導体層に下層及び上層絶縁膜２ａ，２ｂを介してゲート電極をなす走査線３ａが設けられてなる。なお、遮光膜１２は、ＴＦＴ３０の形成領域に対応する領域、後述するデータ線６ａ及び走査線３ａ等の形成領域、即ち各画素の非表示領域に対応した領域に形成されている。この遮光膜１２によって、反射光がＴＦＴ３０のチャネル領域１ａ、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。
【００３７】
ＴＦＴ３０上には第３層間絶縁膜１４が積層され、第３層間絶縁膜１４上には中間導電層１５が形成されている。中間導電層１５上には誘電体膜１７を介して容量線１８が対向配置されている。容量線１８は、容量層と遮光層とからなり、中間導電層１５との間で蓄積容量を構成すると共に、光の内部反射を防止する遮光機能を有する。半導体層に比較的近接した位置に中間導電層１５を形成しており、光の乱反射を効率よく防止することができる。
【００３８】
容量線１８上には第４層間絶縁膜１９が配置され、第４層間絶縁膜１９上にはデータ線６ａが積層される。データ線６ａは、第４及び第３層間絶縁膜１９，１４を貫通するコンタクトホール２４ａ，２４ｂを介してソース領域１ｄに電気的に接続される。データ線６ａ上には第５層間絶縁膜２５を介して画素電極９ａが積層されている。画素電極９ａは、第５〜第３層間絶縁膜２５，１９，１４を貫通するコンタクトホール２６ａ，２６ｂにより容量線１８を介してドレイン領域１ｅに電気的に接続される。画素電極９ａ上にはポリイミド系の高分子樹脂からなる配向膜１６が積層され、所定方向にラビング処理されている。
【００３９】
走査線３ａ（ゲート電極）にＯＮ信号が供給されることで、チャネル領域１ａが導通状態となり、ソース領域１ｄとドレイン領域１ｅとが接続されて、データ線６ａに供給された画像信号が画素電極９ａに与えられる。
【００４０】
一方、対向基板２０には、ＴＦＴアレイ基板のデータ線６ａ、走査線３ａ及びＴＦＴ３０の形成領域に対向する領域、即ち各画素の非表示領域において第１遮光膜２３が設けられている。この第１遮光膜２３によって、対向基板２０側からの入射光がＴＦＴ３０のチャネル領域１ａ、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。第１遮光膜２３上に、対向電極（共通電極）２１が基板２０全面に亘って形成されている。対向電極２１上にポリイミド系の高分子樹脂からなる配向膜２２が積層され、所定方向にラビング処理されている。
【００４１】
そして、素子基板１０と対向基板２０との間に液晶５０が封入されている。これにより、ＴＦＴ３０は所定のタイミングでデータ線６ａから供給される画像信号を画素電極９ａに書き込む。書き込まれた画素電極９ａと対向電極２１との電位差に応じて液晶５０の分子集合の配向や秩序が変化して、光を変調し、階調表示を可能にする。
【００４２】
図３及び図４に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜４２が設けられている。遮光膜４２は例えば遮光膜２３と同一又は異なる遮光性材料によって形成されている。
【００４３】
遮光膜４２の外側の領域に液晶を封入するシール材４１が、素子基板１０と対向基板２０間に形成されている。シール材４１は対向基板２０の輪郭形状に略一致するように配置され、素子基板１０と対向基板２０を相互に固着する。シール材４１は、素子基板１０の１辺の一部において欠落しており、貼り合わされた素子基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口７８が形成される。液晶注入口７８より液晶が注入された後、液晶注入口７８を封止材７９で封止するようになっている。
【００４４】
素子基板１０のシール材４１の外側の領域には、データ線駆動回路６１及び実装端子６２が素子基板１０の一辺に沿って設けられており、この一辺に隣接する２辺に沿って、走査線駆動回路６３が設けられている。素子基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路６３間を接続するための複数の配線６４が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間を電気的に導通させるための導通材６５が設けられている。
【００４５】
次に、このように構成された実施の形態の製造方法について図１及び図６のフローチャートを参照して説明する。図１は図６中の各工程のうち熱処理を伴う工程について具体的に示したものである。なお、図１中、斜線を施した工程は、素子基板１０を図９の熱処理装置に載置する際に、図５の各層が形成される側（加工面）を基板１０の上面側とした場合に、上面側端部が熱処理装置の支持部２（図９参照）上に当接するように素子基板１０を下面側を上にして配置（以下、反転配置という）する工程を示している。なお、図１の例では、反転配置は、基板１０が熱変形する温度よりも高温の熱処理時に実施するようになっている。
【００４６】
先ず、図１のステップＳ１　において、素子基板１０に対する焼成を行う。なお、本実施の形態においては、複数の素子基板１０を１枚のマザーガラス基板上に同時に形成するものとして説明する。図１及び図６の各工程はこのマザーガラス基板に対して施される。ステップＳ１　の焼成は、Ｎ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理するものである。
【００４７】
本実施の形態においては、図１のステップＳ１　の焼成の実行のために素子基板１０を上面側端部が熱処理装置の支持部上に当接するように素子基板１０を下面側を上にして反転配置する。この反転配置の状態で、基板１０が熱変形を生じる９００℃以上の温度に設定して、基板１０に対する焼成を行うのである。この焼成によって、基板１０は自重によって、下面側中央が下向きに凹むように反る。
【００４８】
次に、基板１０を熱処理装置から取り出し、図６のステップＳ３１において、素子基板１０に対してエッチング等によって溝１１（図５参照）を形成する。溝１１は各ＴＦＴ素子３０の配置領域に形成する。次に、図６のステップＳ３２において、遮光膜１２を形成する。次いで、図６のステップＳ３３（図１のステップＳ２　，Ｓ３　）において第１層間絶縁膜１３ａ及び第２層間絶縁膜１３ｂを形成する。
【００４９】
先ず、図１のステップＳ２　において、基板１０を熱処理装置に載置する。この場合には、基板１０の上面側を上向きにして支持部２上に載置（以下、通常配置という）して成膜を行う。そして、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等によって層間絶縁膜１３ａを形成する。この層間絶縁膜１３ａの膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００５０】
更に、ステップＳ３　において、第１層間絶縁膜１３ａに対する焼成を行う。本実施の形態においては、この焼成処理に際して、一旦基板１０を熱処理装置から取り出し、下面側を上方に向けた反転配置で熱処理装置に再配置する。この状態で、温度が９００℃以上で焼成を行う。
【００５１】
次に、ステップＳ４　において、基板１０を取り出し、上面側を上方に向けて熱処理装置に再配置した後、第２層間絶縁膜１３ｂを成膜する。
更に、ステップＳ５　において、基板１０を取り出し、下面側を上方に向けて熱処理装置に再配置（反転配置）した後、第２層間絶縁膜１３ｂに対して９００℃以上の温度で焼成を行う。
【００５２】
次に、ステップＳ３４において、基板１０を取り出し、上面側を上方に向けて熱処理装置に再配置（通常配置）した後、第１層間絶縁膜１３上に半導体層を形成する（ステップＳ３４（図１のステップＳ６　，Ｓ７　））。このステップでは、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜等の半導体層を形成する。
【００５３】
次に、ステップＳ７　において、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜を約５０〜２００ｎｍの粒径、好ましくは約１００ｎｍの粒径となるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ）を使ったアニール処理でもよいし、エキシマレーザー等を用いたレーザーアニールでもよい。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型にするかに応じて、Ｖ族元素やＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１ａを形成する。
【００５４】
半導体層の形成工程においては、９００℃以上の温度での成膜処理が行われることもあるが、この場合においても、本実施の形態においては、支持部材によって膜に欠陥が生じることを防止するために、上面側を上にして基板１０を熱処理装置に載置するようになっている。
【００５５】
次に、ステップＳ３５（図１のステップＳ８　〜Ｓ１０）において、半導体層上に下層及び上層ゲート絶縁膜２ａ，２ｂを形成する。この工程では、先ず、ステップＳ８　において、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化し、ステップＳ９　において減圧ＣＶＤ法等により、若しくは両者を続けて行うことにより、多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）下層及び上層のゲート絶縁膜２ａ，２ｂを形成する。そして、ステップＳ１０において、ゲート絶縁膜２ａ，２ｂの焼成を行う。ステップＳ１０の焼成工程においては、基板１０を取り出し、下面側を上方に向けて熱処理装置に反転配置して行う。
【００５６】
次に、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちＮチャネル領域或いはＰチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【００５７】
次に、ステップＳ３６（図１のステップＳ１１，Ｓ１２）において、走査線を形成する。即ち、基板１０を上面側を上にして熱処理装置に載置し、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。または、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、ステップＳ１２において、焼成を行った後、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定パターンの走査線３ａを形成する。
【００５８】
次に、ステップＳ３７において、例えば、ＴＦＴ３０を、ＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合には、半導体層１ａに、低濃度ソース領域及び低濃度ドレイン領域を形成するために、走査線３ａ（ゲート電極）をマスクとして、Ｐ等のＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【００５９】
更に、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広い平面パターンを有するレジスト層を走査線３ａ上に形成する。その後、Ｐ等のＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする（ステップＳ８３）。
【００６０】
こうして、低濃度のソース・ドレイン領域と高濃度のソース・ドレイン領域とを有するＬＤＤ構造の素子を構成する。なお、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより走査線３ａは更に低抵抗化される。
【００６１】
次に、ステップＳ３９（図１のステップＳ１３）において第３層間絶縁膜１４を形成する。即ち、走査線３ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜１４を形成する。この第３層間絶縁膜１４の膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００６２】
次に、ステップＳ４０において、第３層間絶縁膜１４に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール２４ａを同時開孔する。次に、ステップＳ４１（図１のステップＳ１４，Ｓ１５）では、ＴＦＴ素子３０上に中間導電層１５を形成する。なお、コンタクトホール２６ａは、半導体層と中間導電層１５との間を接続する。
【００６３】
次いで、誘電体膜１７を形成し（ステップＳ４２（図１のステップＳ１６））、ステップＳ４３（図１のステップＳ１７，Ｓ１８）において容量線１８を形成する。これにより、蓄積容量が構成される。
【００６４】
次に、ステップＳ４４（図１のステップＳ１９，Ｓ２０）において第４層間絶縁膜１９を形成する。即ち、ステップＳ１９においては、基板１０を上面側を上にした状態で熱処理装置に載置（通常配置）し、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第４層間絶縁膜１９を形成する。第４層間絶縁膜１９の膜厚は、例えば５００〜１５００ｎｍ程度である。
【００６５】
そして、ステップＳ２０において、基板１０を取り出し、下面側を上に向けた状態で熱処理装置に再配置（反転配置）して、９００℃以上の温度で焼成を行う。次いで、基板１０を取り出し、上面側を上に向けた状態で熱処理装置に再配置して、ステップＳ２１，Ｓ２２において低温でのアニール処理を施す。
【００６６】
次に、水素化処理の後、ステップＳ４５において、第４層間絶縁膜１９に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール２４ｂを開孔する。
【００６７】
次に、ステップＳ４６（図１のステップＳ２３）において、コンタクトホール２４ａ，２４ｂを埋めるように第４層間絶縁膜１９上の全面に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有するデータ線６ａを形成する。
【００６８】
次に、ステップＳ４７（図１のステップＳ２４）において、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第５層間絶縁膜２５を形成する。第５層間絶縁膜２５の膜厚は、例えば５００〜１５００ｎｍ程度である。
【００６９】
次に、ステップＳ４８において、第５層間絶縁膜２５及び第４層間絶縁膜１９に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール２６ｂを開孔する。次に、ステップＳ４９（図１のステップＳ２５）において、このコンタクトホール２６ｂの内周面及び第５層間絶縁膜２５上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極９ａを形成する。コンタクトホール２６ｂは、第１中間導電層１５と画素電極９ａとを接続する。最後に、ステップＳ２６において低温アニール処理を施す。
【００７０】
このように、本実施の形態においては、図１のステップＳ１　，Ｓ３　，Ｓ５　，Ｓ１０，Ｓ２０の焼成処理において、基板の下面側を上方に向けて熱処理装置に載置した状態で、加熱処理を行っている。図７はこの状態を模式的に示している。基板１０は、図７（ａ）に示すように、下面側が熱処理装置内の支持部材（支持部）に当接した状態で支持されている。基板１０上に形成された膜８は、この場合には基板に対して熱処理装置の下向きに形成されている。これにより、膜８の応力は図７（ｂ）の矢印Ａ，Ａ′に示すように、基板１０の両端部から中央部に向かう方向に作用する。即ち、基板１０には中央部が上側に反る膜の応力が働く。
【００７１】
これに対し、熱を印加した場合の自重による変形力Ｃは、基板１０の両端部が支持されていることから中央部において重力（下）方向に作用する。従って、加熱時の自重による変形力Ｃと膜による応力Ａ，Ａ′とは相殺され、基板１０の反りは防止される。
【００７２】
加熱時の自重による変形力による反り量は、加熱時の温度及び加熱時間によって変化する。例えば、加熱温度が高いほど、また、加熱時間が長いほど、加熱時の自重による変形力による反り量は増大する。従って、本実施の形態においては、加熱時の自重による変形力による反り量と膜による応力による反り量とが略等しくなるように、基板１０を反転配置する工程及び時間を決定している。例えば、図１の例では、温度を９００℃以上に加熱する工程のみについて、反転配置している。反転配置する工程は図１の例に限らず、種々の選択が考えられることは明らかである。例えば、処理時間が所定時間よりも長い工程のみについて、反転配置状態での加熱処理を行うようにしてもよい。
【００７３】
また、上記実施の形態においては、各工程の処理時間及び処理温度を特に調整はしていないが、加熱時の自重による変形力に基づく反り量に応じて、各工程の処理時間或いは処理温度を多少調整してもよいことは明らかである。
【００７４】
また、上記実施の形態においては、複数の成膜・焼成プロセスを有する製造方法に適用した例を説明したが、単一工程のみを有する製造方法にも適用可能であり、反転配置状態で膜を形成することによって、図７に示すように、加熱時の自重による変形力と膜による応力とを相殺して、基板の反りを防止することができる。
【００７５】
また、上記実施の形態においては、通常の製造プロセス中の焼成工程において、膜の応力による変形量を相殺するために反転配置状態での加熱処理を兼ねて実施したが、変形量の相殺のために、通常の製造プロセスとは別の熱処理を実施するようにしてもよい。
【００７６】
（実施例１）
図１の半導体装置の製造方法を同様の方法によって製造した素子基板について、各工程の正転又は反転配置状態と基板反り量との関係を求めた。図８は横軸に工程（図１のステップ）をとり縦軸に基板反り量をとって、正転又は反転配置状態と基板反り量との関係を示している。
【００７７】
図８の白い四角印でプロットした折れ線は、図１のステップＳ１　からステップＳ８　までの全ての工程を正転配置で熱処理した例を示している。一方、図８の黒四角印でプロットした折れ線Ｂは、第１層間絶縁膜の成膜工程（ステップＳ２　）、第２層間絶縁膜の成膜工程（ステップＳ４　）、半導体層の成膜工程（ステップＳ６　）、ゲート熱酸化形成工程（ステップＳ８　）において正転配置での熱処理を実施し、素子基板の焼成工程（ステップＳ１　）、第１層間絶縁膜の焼成工程（ステップＳ３　）及び第２層間絶縁膜の焼成工程（ステップＳ５　）において反転配置での熱処理を実施した場合の基板反り量の変化を示している。
【００７８】
これらの２つの折れ線同士の比較から明らかなように、反転配置を実施した場合には、最終的な基板反り量を低減することができることが分かる。
【００７９】
以上述べたように、本願発明は、液晶装置に限らず、ＥＬ装置や電気泳動装置用の半導体装置にも適用できるものである。
【００８０】
【発明の効果】
本発明はかかる問題点に鑑みてなされたものであって、製造プロセス中において、成膜した膜による応力と自重によって熱変形しようとする力とを相殺させることを可能にすることにより、基板の反りを防止することができる半導体装置の製造方法を提供することを目的とする。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法を示すフローチャート。
【図２】本実施の形態を適用する半導体装置であるＴＦＴ基板（素子基板）の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図３】本実施の形態を適用する素子基板を用いた液晶装置の平面図であり、素子基板の上に形成された各構成要素と共に対向基板側から見た平面図。
【図４】素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図３のＨ−Ｈ’線の位置で切断して示す断面図。
【図５】図３及び図４の液晶装置を詳細に示す断面図。
【図６】素子基板の基板工程を示すフローチャート。
【図７】本実施の形態における熱処理による影響を説明するための説明図。
【図８】本実施の形態における熱処理による影響を説明するためのグラフ。
【図９】ＣＶＤ等の熱処理を行うための熱処理室を示す説明図。
【図１０】従来の問題点を説明するための説明図。
【符号の説明】
Ｓ１　…ＴＦＴ基板・焼成
Ｓ３　…第１層間絶縁膜・焼成
Ｓ５　…第２層間絶縁膜・焼成
Ｓ１０…ゲート絶縁膜・焼成
Ｓ２０…第４層間絶縁膜・焼成
【図１】
2004111617.tif 000003
【図２】
2004111617.tif 000004
【図３】
2004111617.tif 000005
【図４】
2004111617.tif 000006
【図５】
2004111617.tif 000007
【図６】
2004111617.tif 000008
【図７】
2004111617.tif 000009
【図８】
2004111617.tif 000010
【図９】
2004111617.tif 000011
【図１０】
2004111617.tif 000012