(57)【要約】【課題】ショットキバリアダイオードの逆回復時間の増大を招かないで耐圧を向上させることが困難であった。【解決手段】Ｎ型半導体領域５の表面にＰ＋型ガードリング領域６が形成されている。半導体領域１の他方の主面１１側にオーミックコンタクト用のＮ＋型半導体領域７と少数キャリア排出用のＰ＋型半導体領域８とが形成されている。ショットキ接触用の第１の電極２がＮ型半導体領域５とＰ＋型ガードリング領域６とに接続され、第２の電極３がＮ＋型半導体領域７とＰ＋型半導体領域８とに接続されている。【選択図】　　　　図２
2004022743.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と第１及び第２の電極とを備え、
前記半導体基板は、該半導体基板の一方の主面に露出するように配置された第１導電型の第１の半導体領域と、前記第１の半導体領域の中央部分を囲むように配置され且つ前記基板の一方の主面からの深さが前記第１の半導体領域よりも浅く決定され且つ第１導電型と反対の第２導電型を有している第２の半導体領域と、前記第１の半導体領域と前記基板の他方の主面との間に配置され且つ前記第１の半導体領域よりも高い不純物濃度を有している第１導電型の第３の半導体領域と、前記第１の半導体領域と前記基板の他方の主面との間に配置された第２導電型の第４の半導体領域とを有し、
前記第１の電極は前記基板の一方の主面に配置され且つ前記第１の半導体領域の前記中央部分にショットキ障壁を生じるように接触し且つ前記第２の半導体領域に抵抗接触しており、
前記第２の電極は前記第３及び第４の半導体領域に接続されていることを特徴とするショットキバリアを有する半導体装置。
【請求項２】
前記第３の半導体領域は平面的に見て複数の部分に分割されていることを特徴とする請求項１記載のショットキバリアを有する半導体装置。
【請求項３】
前記第４の半導体領域は平面的に見て複数の部分に分割されていることを特徴とする請求項１又は２記載のショットキバリアを有する半導体装置。
【請求項４】
前記第４の半導体領域は、平面的に見て、前記第１の半導体領域の前記中央部分の中心領域には配置されておらず、前記第２の半導体領域の少なくとも一部を含むように配置されていることを特徴とする請求項１又は２又は３記載のショットキバリアを有する半導体装置。
【請求項５】
請求項１記載の半導体装置の製造方法であって、
第１又は第２導電型の補助半導体領域（２０ａ）と該補助半導体領域（２０ａ）に隣接配置された前記第３及び第４の半導体領域（７）（８）とを有する補助半導体基板（２０）を用意する工程と、
前記第３及び第４の半導体領域（７）（８）の上にエピタキシャル成長法によって前記第１の半導体領域（５）を形成する工程と、
前記第１の半導体領域（５）に不純物拡散によって前記第２の半導体領域（６）を形成する工程と、
前記第１の電極（２）を形成する工程と、
前記補助半導体領域（２０ａ）を除去する工程と、
前記第２の電極（３）を形成する工程と
を備えていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、耐圧向上及び逆回復時間の短縮を達成することができるショットキバリアを有する半導体装置に関する。
【０００２】
【従来の技術】
典型的な従来のショットキバリアダイオードは、Ｎ＋型半導体領域と、その一方の主面に形成されたＮ型半導体領域と、Ｎ型半導体領域の一方の主面に形成されてＮ型半導体領域に接触するショットキバリア電極（アノード電極）と、Ｎ＋型半導体領域の他方の主面に接触するオーミック電極（カソード電極）とを備えている。
【０００３】
ショットキバリアダイオードは、ＰＮ接合を用いた高速リカバリーダイオードに比較して順方向電圧降下が低く、また、多数キャリアデバイスであるため逆回復時間ｔｒｒが短いという特長を有する。この反面、ショットキバリアダイオードは、高耐圧化が難しいという欠点を有する。この欠点を解決するため、ショットキ障壁の外周縁に沿って環状にガードリング領域を形成して、周辺耐圧の向上を図ることがある。即ち、Ｎ型半導体領域内に環状にＰ＋型半導体領域を形成し、これをショットキバリア電極の外周縁に接触させることが知られている。ガードリング領域はＮ型半導体領域とＰＮ接合を形成し、ショットキ障壁の周辺耐圧の向上に寄与する。
【０００４】
【発明が解決しようとする課題】
しかし、従来のガードリング領域を有するショットキバリアダイオードでは、順方向電圧印加時にＰ＋型ガードリング領域からＮ型半導体領域に注入された少数キャリア（ホール）の蓄積が比較的大きくなり、逆回復時間ｔｒｒの増大を招く。即ち、従来のガードリング領域を有するショットキバリアダイオードでは、Ｐ＋型ガードリング領域とカソードとの間にＮ型半導体領域とＮ＋型半導体領域とが介在し、少数キャリア（ホール）のカソード電極への引き抜きを迅速に進めることができないばかりでなく、Ｎ型半導体領域とＮ＋型半導体領域との間の電位障壁がＰ＋型ガードリング領域から注入された少数キャリア（ホール）のＮ＋型半導体領域への到達を妨害し、Ｎ型半導体領域における少数キャリア（ホール）の蓄積量が多くなる。Ｎ型半導体領域における少数キャリア（ホール）の蓄積量が多いと、ショットキバリアダイオードに逆方向電圧を印加した時に、少数キャリアが消滅するまでは逆回復状態にならず、逆回復時間ｔｒｒが長くなり、スイッチング速度が低下する。
【０００５】
そこで、本発明の目的は、ショットキバリアを有する半導体装置の耐圧向上及び逆回復時間の短縮を図ることにある。
【０００６】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、半導体基板と第１及び第２の電極とを備え、前記半導体基板は、該半導体基板の一方の主面に露出するように配置された第１導電型の第１の半導体領域と、前記第１の半導体領域の中央部分を囲むように配置され且つ前記基板の一方の主面からの深さが前記第１の半導体領域よりも浅く決定され且つ第１導電型と反対の第２導電型を有している第２の半導体領域と、前記第１の半導体領域と前記基板の他方の主面との間に配置され且つ前記第１の半導体領域よりも高い不純物濃度を有している第１導電型の第３の半導体領域と、前記第１の半導体領域と前記基板の他方の主面との間に配置された第２導電型の第４の半導体領域とを有し、前記第１の電極は前記基板の一方の主面に配置され且つ前記第１の半導体領域の前記中央部分にショットキ障壁を生じるように接触し且つ前記第２の半導体領域に抵抗接触しており、前記第２の電極は前記第３及び第４の半導体領域に接続されていることを特徴とするショットキバリアを有する半導体装置に係わるものである。
【０００７】
なお、請求項２に示すように、前記第３の半導体領域は平面的に見て複数の部分に分割されていることが望ましい。
また、請求項３に示すように、前記第４の半導体領域は平面的に見て複数の部分に分割されていることが望ましい。
また、請求項４に示すように、前記第４の半導体領域を、平面的に見て、前記第１の半導体領域の前記中央部分の中心領域には配置されておらず、前記第２の半導体領域の少なくとも一部を含むように配置することができる。
また、請求項５に示すように、請求項１の半導体装置を、第１又は第２導電型の補助半導体領域（２０ａ）と該補助半導体領域（２０ａ）に隣接配置された前記第３及び第４の半導体領域（７）（８）とを有する補助半導体基板（２０）を用意する工程と、前記第３及び第４の半導体領域（７）（８）の上にエピタキシャル成長法によって前記第１の半導体領域（５）を形成する工程と、前記第１の半導体領域（５）に不純物拡散によって前記第２の半導体領域（６）を形成する工程と、前記第１の電極（２）を形成する工程と、前記補助半導体領域（２０ａ）を除去する工程と、前記第２の電極（３）を形成する工程とを有して製造することが望ましい。
【０００８】
【発明の効果】
本発明に従って設けた第４の半導体領域は、第２の半導体領域から第１の半導体領域に注入された少数キャリアの排出路として機能する。このため、順方向電圧印加時における第１の半導体領域における少数キャリアの蓄積が少なくなり、結果として逆方向電圧印加時における逆回復時間が短くなり、逆方向耐圧とスイッチング速度との両方を満足するショットキバリアを有する半導体装置を提供することができる。
【０００９】
【第１の実施形態】
次に、図１〜図４を参照して本発明の第１の実施形態を説明する。
本発明の第１の実施形態に従うショットキバリア半導体装置としてのショットキバリアダイオードは、図１〜図３に示すように、シリコン等の半導体基板１と、第１及び第２の電極２、３と、絶縁膜４とから成る。
【００１０】
半導体基板１は、第１の半導体領域としてのＮ型半導体領域５と、第２の半導体領域としてのＰ＋型ガードリング領域６と、第３の半導体領域としてのＮ＋型半導体領域７と、第４の半導体領域としてのＰ＋型半導体領域８とから成る。
【００１１】
Ｎ型半導体領域５は基板５の一方の主面９に露出するように配置され、大別して中央部分５ａと外周部分５ｂとを有する。
【００１２】
Ｐ＋型ガードリング領域６は基板１の一方の主面９においてＮ型半導体領域５の中央部分５ａを環状に囲むように配置され、図２の断面状態ではＮ型半導体領域５に島状に形成されている。このＰ＋型ガードリング領域６はＮ型半導体領域５との間にＰＮ接合１０を形成しているので、逆方向電圧印加時に素子周辺領域に空乏層が良好に広がり、耐圧が向上する。
【００１３】
Ｎ＋型半導体領域７はＮ型半導体領域６よりもＮ型不純物の濃度が高い領域であって、Ｎ型半導体領域５と基板１の他方の主面１１との間に配置され且つ複数の部分に分割されている。即ちＮ＋型半導体領域７は図２及び図３に示すようにＰ＋型半導体領域８と交互に配置され、図３に示すように平面的に見て複数のストライプから成り、格子状に配置されている。このＮ＋型半導体領域７は第２の電極３を低抵抗接触させる機能を有する。
【００１４】
Ｐ＋型半導体領域８は、Ｎ型半導体領域５と基板１の他方の主面１１との間に配置され且つ複数のＮ＋型半導体領域７の相互間にそれぞれ配置されている。このＰ＋型半導体領域８は少数キャリアの排出路として機能する。平面的に見たＮ＋型半導体領域７の面積とＰ＋型半導体領域８の面積との割合は、逆回復時間の改善の程度を考慮して決定される。Ｐ＋型半導体領域８の面積の割合が大きくなると逆回復時間は短くなるが、多数キャリアの通路が狭くなる。
【００１５】
アノード電極として機能する第１の電極２は基板１の一方の主面９上に配置され、Ｎ型半導体領域５の中央部分５ａにショットキ障壁を生じるように接触し且つＰ＋型ガードリング領域６にオーミック接触している。図２の実施形態では、第１の電極２がＮ型半導体領域５の中央部分５ａの全部とＰ＋型ガードリング領域６の内周側の約半分とを覆い、且つ絶縁膜４の上にフィールドプレートのように延在している。第１の電極２はＮ型半導体領域５とショットキ障壁を形成することができる金属、例えばチタン層とアルミニウム層とから成る。なお、第１の電極２はＰ＋型ガードリング領域６に対してショットキバリア接触することが不要であるので、第１の電極２のＮ型半導体領域５の中央部分５ａの上の部分とＰ＋型ガードリング領域６の上の部分とを別の材料とすることもできる。
【００１６】
カソード電極として機能する第２の電極３はＮ＋型半導体領域７及びＰ＋型半導体領域８に電気的に接続されている。即ち、第２の電極３は基板１の他方の主面１１に配置され、Ｎ＋型半導体領域７及びＰ＋　型半導体領域８にオーミック接触している。
【００１７】
図４は図１〜図３のショットキバリアダイオードの製造方法の１例を示す。図２に示すショットキバリアダイオードのＮ＋型半導体領域７の厚さは順方向の電圧降下を低減するためにＮ型半導体領域５の厚さよりも小さい例えば１０μｍである。Ｎ型半導体領域５の厚さは従来とほぼ同一であるが、Ｎ＋型半導体領域７の厚さが従来に比べて大幅に薄いので、順方向電圧降下は小さい。図２の基板１は比較的薄いので、Ｎ型半導体基板を用意し、Ｐ＋型ガードリング領域６、Ｎ＋型半導体領域７及びＰ＋型半導体領域８を拡散によって直接に形成するのは困難である。そこで、まず図４（Ａ）に示すように比較的厚いＮ型半導体補助基板２０を用意する。この補助基板２０は一方の主面２１と他方の主面２２とを有する。
【００１８】
次に、Ｐ型不純物を図４（Ａ）の補助基板２０の一方の主面２１に選択的に拡散して図４（Ｂ）に示すように第４の半導体領域としてのＰ＋型半導体領域８を選択的に形成し、また、Ｎ型不純物を選択的に拡散して第３の半導体領域としてのＮ＋型半導体領域７を選択的に形成する。これにより、補助基板２０の他方の主面２２側にＮ型の補助半導体領域２０ａが残存する。Ｎ＋型半導体領域７とＰ＋型半導体領域８との厚さはそれぞれ１００μｍ程度である。
【００１９】
次に、図４（Ｃ）に示すように、補助基板２０の一方の主面２１上に周知のエピタキシャル成長法によって本発明で第１の半導体領域として機能するＮ型半導体領域５を形成する。
【００２０】
次に、図４（Ｄ）に示すように、エピタキシャル成長層から成るＮ型半導体領域５にＰ型不純物を選択的に拡散して第２の半導体領域としてのＰ＋型ガードリング領域６を形成し、更に、絶縁膜４及び第１の電極２を形成する。
【００２１】
次に、図４（Ｄ）の下側のＮの補助型半導体領域２０ａを除去し、Ｎ＋型半導体領域７及びＰ＋型半導体領域８の下面を露出させ、図２に示すショットキバリアダイオード半導体基板１を得る。しかる後に、図２に示すようにＮ＋型半導体領域７とＰ＋型半導体領域８にオーミック接触する第２の電極３を形成する。
【００２２】
本実施形態は次の作用及び効果を有する。
（１）　Ｎ型半導体領域５と第２の電極３との間に配置されたＰ＋型半導体領域８は、順方向電圧印加時におけるＮ型半導体領域５の少数キャリア（ホール）の排出路又はコレクタとして機能する。このため、順方向電圧印加時におけるＮ型半導体領域５における少数キャリアの蓄積量が少なくなる。この結果、逆方向電圧を印加した時に、Ｎ型半導体領域５の少数キャリアが迅速に消滅し、逆回復時間ｔｒｒが短くなり、ターンオフ時のスイッチング速度が速くなる。なお、Ｎ型半導体領域５の少数キャリアは逆方向電圧印加時に、第１の電極２に抜きとられる。また、順方向電圧印加時には第１の電極２とＮ型半導体領域５とＮ＋型半導体領域７と第２の電極３とから成る第１の経路、第１の電極２とＰ＋型ガードリング領域６とＮ型半導体領域５と第２の電極３とから成る第２の経路、及び第１の電極２とＰ＋型ガードリング領域６とＮ型半導体領域５とＰ＋型半導体領域８とから成る第３の経路で順方向電流が流れる。従って、従来のＰＮ接合とショットキバリアとを両方有するＪＢＳ構造のダイオードと同様に順方向電圧降下を小さくすることができる。
（２）　Ｐ＋型ガードリング領域６を有するので、逆方向電圧印加時にＰＮ接合１０に基づく空乏層の広がりが中央部分５ａの外周側部分５ｂに得られ、耐圧向上を図ることができる。従って、Ｐ＋型半導体領域８によってスイッチング速度の低下を抑制しつつ高耐圧化を達成することができる。
（３）　図４の方法でショットキバリアダイオードを製造することによって、Ｎ＋型半導体領域７及びＰ＋型半導体領域８を容易に薄く形成することができ、順方向抵抗を低くすることができる。
【００２３】
【第２の実施形態】
次に、図５及び図６を参照して第２の実施形態のショットキバリアダイオードを説明する。但し、図５及び図６、後述する図７において図１〜図４と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００２４】
図５及び図６のショットキバリアダイオードは、Ｎ＋型半導体領域７ａとＰ＋型半導体領域８ａの配置において図１〜図４のショットキバリアダイオードと相違し、この他は同一に構成されている。図５及び図６のショットキバリアダイオードでは、平面的に見てＮ型半導体領域５の中心部の下にはＰ＋型半導体領域８ａが配置されておらず、Ｐ＋型ガードリング領域６の少なくとも一部を含むように環状Ｐ＋型半導体領域８が配置されている。Ｐ＋型ガードリング領域６からＮ型半導体領域５に注入される少数キャリアの蓄積はＰ＋型ガードリング領域６の近傍で多くなるので、図５及び図６の構成によっても逆回復時間の短縮を図ることができる。
なお、図５では環状Ｐ＋型ガードリング領域８ａの下方に環状Ｎ＋型半導体領域７ａも配置されているが、Ｐ＋型半導体領域８ａのみを配置することもできる。
【００２５】
図５のＮ＋型半導体領域７ａ及びＰ＋型半導体領域８ａは図２のＮ＋半導体領域７及びＰ＋型半導体領域８と同一の機能を有するので、第２の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００２６】
【第３の実施形態】
第７の実施形態のショットキバリアダイオードは、図３及び図６と同様な位置の一部を示す図７から明らかなようにＮ＋型半導体領域７ｂの中に多数のＰ＋型半導体領域８ｂを分散配置し、この他は図１〜図４と同一に構成したものである。図７のＮ＋型半導体領域７ｂ及びＰ＋型半導体領域８ｂは図１〜図４のＮ＋型半導体領域７及びＰ＋型半導体領域８の代りに設けたものであり、平面パターン以外は図１〜図４のこれに対応するものと同一に構成されている。従って、図７のショットキバリアダイオードによっても図１〜図４と同一の効果を得ることができる。
【００２７】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば、次の変形が可能なものである。
（１）　Ｐ＋型ガードリング領域６よりも内周側にＰＮ接合ダイオードを構成するＰ＋型半導体領域を設け、ＰＮ接合ダイオードとショットキバリアダイオードとを混在させることができる。
（２）　第２の半導体領域としてＰ＋型ガードリング領域６を主としてＰＮダイオード用のＰ＋型半導体領域として機能させることができる。
（３）　図４（Ａ）の基板２０をＮ＋型基板とし、図４（Ｂ）のＮ＋型半導体領域７の形式工程を省くことができる。
【図面の簡単な説明】
【図１】第１の実施形態のショットキバリアダイオードを示す平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】図２のＢ−Ｂ線断面図である。
【図４】図２のショットキバリアダイオードの各製造工程の構成を示す断面図である。
【図５】第２の実施形態のショットキバリアダイオードを図２と同様に示す断面図である。
【図６】図５のＣ−Ｃ線断面図である。
【図７】第３の実施形態のショットキバリアダイオードを図３と同様に示す断面図である。
【符号の説明】
２　第１の電極
３　第２の電極
５　Ｎ型半導体領域
６　Ｐ＋型ガードリング領域
７、７ａ、７ｂ　Ｎ＋型半導体領域
８、８ａ、８ｂ　Ｐ＋型半導体領域
【図１】
2004022743.tif 000003
【図２】
2004022743.tif 000004
【図３】
2004022743.tif 000005
【図４】
2004022743.tif 000006
【図５】
2004022743.tif 000007
【図６】
2004022743.tif 000008
【図７】
2004022743.tif 000009