(57)【要約】【課題】大きな面積の終端パッドを製造する技術を提供する。　【解決手段】ワッフルパターニングは、大きな面積の回路の製造時に以前なら制限されていた種々のリソグラフィ技法の多くを利用できるようにする。モジュール内のフレキシブル基板のためのパターニング方法として、エンボスおよびリフトオフを用いることにより、ＰＩＲＭモジュールの製造工程を著しく簡単にすることができる。改善されたワッフル構造あるいはパターニングに従って、プラスチックウェブをベースとするロール・ツー・ロール環境において導電性パッドが製造される。このワッフル構造、パターニングは、エンボス加工およびリフトオフ技法の高鮮明度および高スループットという従来からの利点を提供し、エンボスおよびリフトオフ技法について最大サイズが制限されるという従来からの制約を克服する。　 【選択図】図２
2004111931.tif 000002
【特許請求の範囲】
【請求項１】
　積重可能な回路において用いるためのデジタル回路を製造するための方法であって、
　少なくとも１つの薄膜でフレキシブル基板の表面をコーティングするステップと、
　上側と下側とを有する少なくとも１つの第１の層グループを形成するように、ポリマーで前記フレキシブル基板上の前記薄膜をコーティングするステップであって、前記下側が前記フレキシブル基板に接触する、コーティング・ステップと、
　リソグラフィ法によって、前記少なくとも１つの第１の層グループを、電気的に連続する選択的にパターニングされたエリアにパターニングするステップと、
　を含む方法。
【請求項２】
　前記パターニングするステップは、前記少なくとも１つの第１の層グループを、ワッフル形のパターン（２１０）になるように、電気的に連続する選択的にパターニングされたエリアにパターニングすることを含む、請求項１に記載の方法。
【請求項３】
　エンボスおよびリフトオフプロセスを利用するステップをさらに含み、該プロセスは、
　前記上側を貫通する複数の細長く、かつ平行な凹部で前記少なくとも１つの第１の層グループを形成することにより、前記ワッフル形のパターンの前記パターニングを達成するステップと、
　第１の層グループの前記コーティング・ステップおよび前記パターニングステップに従って、第２の層グループを配設するステップと、
　前記第２の層グループの前記複数の細長く、かつ平行な凹部が前記第１の層グループの前記複数の概ね細長く、かつ平行な凹部と概ね直交して並列するように、前記第１の層グループの前記上側に前記第２の層グループを設けるステップとをさらに含む請求項２に記載の方法。
【請求項４】
　エンボスおよびリフトオフプロセスを利用するステップをさらに含み、該プロセスは、
　少なくとも１つの薄膜でフレキシブル基板の表面をコーティングするステップと、
　上側と下側とを有する第１の層グループを形成するように、ポリマーで前記フレキシブル基板上の前記薄膜をコーティングするステップであって、前記下側は前記フレキシブル基板と接触する、コーティング・ステップと、
　前記ポリマー上にトレンチ部分を有する複数の凹部をエンボス加工するステップと、
　前記第１の層グループ内の前記凹部の前記トレンチ部分と連続する前記基板の前記表面まで貫通して前記複数の凹部を含むエリアをエッチングすることにより、前記第１の層グループをパターニングするステップと、
　前記第１の層グループの前記上側に接着層を被着するステップと、
　前記下側上に平坦な表面が現れるように、前記第１の層グループの前記下側から前記基板を剥離するステップと、
　前記第１の層グループをコーティングし、形成し、エンボス加工し、パターニングするステップに従って、第２の層グループを設けるステップと、を含み、
　直交して並列するように前記第１の層グループの上側に前記第２の層グループが設けられる、請求項３に記載の方法。
【請求項５】
　デジタル回路システムであって、
　一体のパッケージ内で相互接続されるように積み重ねられた複数の交点メモリアレイを有するメモリモジュールと、
　パターニングされたワッフル構造を通して前記積み重ねられた交点メモリアレイの前記相互接続を提供する、複数の導電性パッドと、
　を含むデジタル回路システム。
【請求項６】
　前記導電性パッドの前記パターニングされたワッフル構造は、直交して並列に、同じ平坦な方向に互いに組み合わせられる層を成す材料からなる少なくとも２つの個別にパターニングされたグループから形成される請求項５に記載のデジタル回路システム。
【請求項７】
　前記層を成す材料からなる少なくとも２つの個別にパターニングされたグループは、フレキシブル基板上に少なくとも１つの薄膜を被着することから形成される請求項６に記載のデジタル回路システム。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明はデジタルメモリを電気的に相互接続するための導電性パッドのような回路を製造する分野に関する。より具体的には、本発明は、フレキシブル基板上の薄膜をパターニングする、エンボスおよびリフトオフ方法に従って製造される大面積の導電性ラインパッドを提供することに関する。
【背景技術】
【０００２】
　ロール・ツー・ロール製造環境において可撓性のプラスチックウェブ上に金属および半導体の薄膜をパターニングすることにより、相互接続パッドおよびデジタルメモリのようなある特定のタイプのデジタル回路を大量生産するための試みがなされている。しかしながら、そのような回路のプラスチックウェブの製造は現在、フレキシブル基板上で利用される実際のパターニング方法に固有の問題を抱えている。具体的には、スクリーン印刷、インクジェット、フォトリソグラフィ、およびレーザアブレーションのような既存のパターニング手法はそれぞれ、解像度および／またはスループットに関して不十分であり、そのパターニング手法に付随する損傷をもたらすこともある。詳細には、スクリーン印刷あるいはインクジェットに基づく印刷方式がもたらすスループットは相対的に低く、一定の水準の解像度で広範な材料をパターニングする能力が不足している。フォトリソグラフィ、レーザアブレーション、あるいは他の光学的手段に基づくパターニングを利用する印刷方法は、スループットが相対的に低く、資本コストが高く、しかもフレキシブル基板上での解像度が低い。これは、そのような光学的手段に基づく方式の解像度が、λ／ＮＡに応じて回折によって制限されることによる。ただし、λは照明の波長であり、ＮＡはイメージングシステムの開口数(numerical aperture)である。イメージングシステムのための被写界深度、それゆえ表面の凹凸を取り扱うことができる能力がλ／ＮＡ２によって制限されるものとすると、ある時点で、そのような方法論でフレキシブル基板上にある小さな機構を解像するのが非常に難しくなる。これは、塵粒をチャックあるいは基板表面に引き付けることなく、あるいは、特にフレキシブルウェブの典型的な表面粗さの場合に表面に凹凸を導入することなく、真空あるいは静電チャックでフレキシブル基板を固定することが難しいためである。
【０００３】
　エンボスおよびリフトオフ技法は、フレキシブル基板上で回路を製造する際に、比較的解像度およびスループットが高く、低コストで回路をパターニングするための方法を提供することができる。エンボスおよびリフトオフ技法に利点があるにもかかわらず、いくつかの問題によって、大面積の相互接続パッドを必要とするエレクトロニクスの製造への利用が制限されている。この大面積の相互接続パッドは、積重ねのための位置合わせに要求される許容誤差の制限がゆるいという利点を提供する。永続的で、安価で、しかも耐久性のあるＰＩＲＭ（Permanent Inexpensive, Rugged Memory）メモリ層のような面積が広い回路を製造する際にエンボスおよびリフトオフプロセスを用いるためには、電極の端部に少なくとも５０ミクロンの半径をもつ終端パッドを与えることができなければならない。そのような終端パッドは多層の相互接続に必要とされるが、基本的なエンボスおよびリフトオフ技法はこの大きさの機構を作成することができない。
【０００４】
　そのような場合に、ある特定のデジタルコンシューマ装置内のＰＩＲＭタイプのメモリのようなメモリモジュールにおいて必要とされる種々のタイプのデジタル回路を適当に設けるために、フレキシブルウェブシート基板上でパターニングをするときに、大きな面積の終端パッドを製造することへの制約がない、高解像度および高スループットのエンボス加工プロセスが必要とされる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
　 このように、大きな面積の終端パッドを製造する技術が求められている。
【課題を解決するための手段】
【０００６】
　本発明の原理によれば、ＰＩＲＭ交点メモリアレイ内の積重可能な回路を相互接続するための大面積の導電性ラインパッドのような、メモリモジュールにおいて用いるための種々のタイプのデジタル回路を製造するための技法が提供される。
【０００７】
　詳細には、本発明は、ワッフルパッドエンボス加工プロセスの概念を導入することにより、フレキシブル基板のための種々の従来技術のパターニング方法の制約と、終端パッドのようなデジタル回路を製造するための従来技術のエンボス加工の短所とを克服する。本発明の一形態は、積重可能なＰＩＲＭクロスポイント・メモリアレイの終端パッドのための行、列電極の製造を提供する。そのような電極を製造することにより、パターンを良好にリフトオフ(liftoff)するための設計ルールをそれぞれが満足する１組の電気的に接続された、クロスハッチ交差する機構に終端パッドが細分されるようになる。これは、直径１００ミクロン以上のような大きな面積のパッドの場合であっても有効である。本発明のワッフルパターニングは、大きな面積の回路の製造時に以前なら制限されていた種々のリソグラフィ技法の多くを利用できるようにする。また、モジュール内のフレキシブル基板のためのパターニング方法として、エンボスおよびリフトオフ（「エンボス加工(embossing)」）を用いることにより、ＰＩＲＭモジュールの製造工程を著しく簡単にすることができる。一実施形態では、改善されたワッフル構造あるいはパターニングに従って、プラスチックウェブをベースとするロール・ツー・ロール環境において導電性パッドが製造される。このワッフル構造、パターニングは、エンボス加工およびリフトオフ技法の高鮮明度および高スループットという従来からの利点を提供し、エンボスおよびリフトオフ技法について最大サイズが制限されるという従来からの制約を克服する。
【発明の効果】
【０００８】
　それゆえ本発明は、本発明のワッフルパッドエンボス加工プロセスを通して、ＰＩＲＭクロスポイント・メモリアレイが経済的に製造された高解像度の導電性パッドを有する必要性を満足する。この導電性パッドは、電気的に連続した材料の大きな面積を提供し、所与の層間を相互接続するための位置合わせの誤差を許容する。
【発明を実施するための最良の形態】
【０００９】
　本発明は、添付の図面を参照しながら、例示にすぎないが、その好ましい実施形態の説明を通して以下にさらに詳細に記載される。
【００１０】
　本明細書に開示される本発明の技法は数々のタイプのデジタル回路に適用することができる。一実施形態として、デジタル回路を製造するための本発明の技法は、１つのタイプのデジタル回路に関連する技法、すなわち大きな面積の導電性ラインパッドについて説明する。大きな面積の導電性ラインパッドは、典型的にはＰＩＲＭクロスポイント・メモリアレイ内の積重可能な回路を相互接続するために用いられ、種々のリソグラフィ法によって製造されることができ、１つの好ましい実施形態では、「Embossed Mask Lithography」というタイトルの米国特許出願第１０／２４５，９９７号に開示される改善されたエンボスおよびリフトオフ技法に従って、プラスチックウェブをベースとするロール・ツー・ロール環境において製造されることができる。以下の説明においては、説明の便宜上、本発明を完全に理解できるようにするために、特定の専門用語および特定の実施態様の細部が記載される。しかしながら、本発明を実施するためにこれらの特定の細部が必ずしも必要とされないことは当業者には明らかであろう。
【００１１】
　大面積導電性パッドは通常は現在のコンシューマ装置のデジタル回路環境において用いられる。これは、現在、デジタルカメラ（静止画および／または動画）、デジタル音楽プレーヤ／レコーダ（たとえばＭＰ３プレーヤ）、個人情報端末（ＰＤＡ）、移動電話等の多くのコンシューマ装置が、益々大量のデジタルデータを生成し、かつ利用するように構成されており、それら大量のデータのうちのあるデータが、特に積重可能なメモリ間で相互接続するために、デジタル回路の相互接続を必要とするためである。詳細には、たとえば、静止画および／または動画のためのポータブルデジタルカメラは、画像を表す大量のデジタルデータを生成し、各デジタル画像が場合によっては数メガバイト（ＭＢ）までのデータ記憶容量を必要とするようになるので、そのような記憶容量をカメラにおいて利用できなければならない。この場合には、現在のデジタルコンシューマ装置は、大量のデジタルデータを収容するために専用の記憶装置を必要とし、必要なメモリを構成するためにデジタル回路を互いに接続する必要がある。
【００１２】
　しかしながら、このタイプのデータ記憶の応用形態を提供するためには、記憶装置は、（１）比較的低コストで、約１０ＭＢから１ギガバイト（ＧＢ）の十分な記憶容量があり、（２）消費電力が小さく（たとえば、＜＜１Ｗ）、（３）ポータブルバッテリで駆動される動作環境に対処するために比較的耐久性のある物理的な特性を有し、（４）好ましくは、短いアクセス時間（理想的には、１ミリ秒未満）と適度な転送速度（たとえば、２０Ｍｂ／ｓ）とを有し、さらにＰＣＭＣＩＡあるいはコンパクトフラッシュカードのような業界標準のインターフェースモジュール内にパッケージングできなければならない。現在の業界標準フラッシュメモリには、上記の応用形態において広範に利用するためにはコストが高く、比較的容量が小さいという制限があることがよく知られており、そのため、最近の進歩として、デジタルカメラおよび他のポータブル装置のための低コストの保存記憶の問題に対処する、「ＰＩＲＭ」（Portable Inexpensive Rugged Memory、ポータブル廉価堅牢メモリ）と呼ばれるタイプのメモリモジュールが提供されている。ＰＩＲＭメモリの利点は、上記のコンシューマ装置の大容量メモリの要求（たとえば、ＰＣＭＣＩＡあるいはコンパクトフラッシュのような業界標準インターフェース、２０００Ｇの耐衝撃性、低消費電力（＜＜１Ｗ）、短いアクセス時間（＜１ｍｓ）、適度な転送速度（２０Ｍｂ／ｓ）、十分な記憶容量（１０ＭＢ〜１ＧＢ））に対応することである。さらに、ＰＩＲＭメモリモジュールは、シリコン基板を用いるのを避け、面密度を低くし、さらにプロセスをできる限り複雑にしないようにすることにより、低コストを提供することができる。
【００１３】
　さらにＰＩＲＭメモリモジュールは、回路および記憶素子の多数の相互に接続された層を１つのモジュールに入れることにより、所与のインターフェースカードのフォームファクタの場合に、より高い記憶容量を提供するライトワンス記憶デバイスである。終端パッドを全く用いない単一の電極が層間接続のために提供する導電性エリアはほとんどないので、それらの層は、電極の端部に接続される少なくとも１つの相互接続用あるいは終端パッド（図１に示される）を用いることにより接続される。さらに、これらの相互接続パッドは一般に、十分に大きな電気的に連続した材料を設け、回路の種々の積重可能な層を位置合わせする際に適当な許容範囲で位置合わせできるようにするために、少なくとも１００ミクロンの直径（５０ミクロンの半径）を有する必要がある。これは従来技術の解決手段では問題になる。なぜなら、相互接続パッド、他のデジタル回路のいずれにしても、大きな電気的に連続したエリアを形成するには非常にコストがかかるようになり、大量生産される必要があるためである。
【００１４】
　デジタルメモリシステムの積重された回路内の導電性パッド
　デジタルメモリシステムのためのＰＩＲＭメモリ層を製造する際に、多くの場合に、積重可能な回路内の電極の端部に、相互接続あるいは導電性パッドが必要とされる。これは、典型的なＰＩＲＭメモリモジュールがクロスポイント・メモリアレイをそれぞれ有する複数の層から形成されるためである。１つのメモリモジュールを形成するために多数の層を積重ね、そのメモリモジュールが、１つの層上で実現できるデータ記憶の何倍もの記憶容量を有するようにすることができる。それゆえ、ＰＩＲＭメモリモジュールを構成することには、メモリの多数の層を積重ね、相互接続された３次元記憶モジュールにすることが含まれる。米国特許出願第０９／８７５，３５６号は、全体を通して参照されるようなＰＩＲＭメモリモジュールの改善された積重可能な回路を設ける際に関連する技術を詳述しており、一方、米国特許出願第１０／０５８，７７４号は、コンシューマ装置のための、全体として参照されるＰＩＲＭを利用するデジタルメモリシステムを詳述する。いずれの明細書の開示も参照として本明細書に明らかに援用される。導電性パッドがＰＩＲＭメモリモジュール内に存在し、積重可能な回路および導電性パッドはいずれも簡単で、低コストの処理を用いて製造される。可撓性のプラスチックあるいは金属基板を用いることにより、層上に回路を作製する際にロール・ツー・ロール処理が可能になる。それにより、積重可能な回路の種々の層を外部に接続できるようにするための導電性パッドが基板上に形成される。複数の層が互いの上に積重ねられ、相互に積層される。その後、メモリモジュール層のエッジにおいて導電性パッドと電気接触する外部接触導電路を形成し、パターニングすることにより、メモリモジュールが完成する。
【００１５】
　しかしながら、積重ねる際の許容範囲を緩和するために、大きな面積の回路が必要とされる。その場合に、導電性パッドは、多数の層間の相互接続子としての役割を有効に果たすために、少なくとも５０ミクロンの半径を持たなければならない。より具体的には、導電性パッド（たとえば、図１の１１０）は比較的幅が広く（数百ミクロン幅の範囲）、メモリモジュール内の層間の相互接続子を容易に位置合わせできるようにすることが望ましい。しかしながら、上記のように、種々の従来技術によるエンボス加工手順（リフトオフステップを含む場合も含まない場合もある）では、最大機構サイズに制限があり、すなわちセンサ、キャパシタ、相互接続パッドを作製する際に作成されることができる、エンボス加工された領域の幅に制限がある。
【００１６】
　たとえば、米国特許出願第１０／０５８，７４４号に記載されるような、リフトオフを用いないプロセスの場合、大きな機構および小さな機構を併せ持つパターンをエンボス加工することは、「毛管」作用によって、加えられるポリマーが小さい（細い）機構のエリアに吸い込まれ、それにより必要とされるポリマーの大きな機構の領域が不足するので難しい。実際にこのように不均一にポリマーが沈降する結果として、小さな（細い）エリアが、幅が広いエリアと比べて高いプリマープロファイルを有する場合がある。同様に、リフトオフを利用するプロセスでは、大きな機構（たとえば、幅が広いエリア）を有するパターンをエンボス加工することは、リフトオフステップにおいて通常用いられる感圧性接着剤が先端部に接着するだけでなく、トレンチ内に沈降する場合があり、それにより所望の堆積物と意図せずに接着し、それをトレンチの底面から除去することがあるので問題がある。上記のように、種々のエンボス加工手順において最大機構サイズに制限があることを考えると、本発明のワッフル処理の概念を、リフトオフを用いるか、用いないかに関係なく、種々のエンボス加工プロセスの全てに適用することが必要とされる。
【００１７】
　本技法は、大きな導電性パッドを、良好なリフトオフのための設計ルールと、リフトオフを利用しないエンボス加工技法における均一なポリマー沈降要件との両方をそれぞれ満たす１組のクロスハッチパターンの交差機構に細分することにより、既知のエンボス加工技法の上記の制限に対処する。上記の毛管作用および沈降作用に影響を及ぼす要因に基づいて、許容可能な幅を確定することにより、細分を最大にすることができる。これらの現象が現れる幅は当分野においてよく知られているが、一般的にはいくつかの要因に依存する。リフトオフを用いるエンボス加工では、細分を特徴付ける理想的な幅は、少なくとも（１）基板（複数可）の厚みおよびコンプライアンスを確保すること、および（２）層を成す機構の幅と深さとのアスペクト比（縦横比）に依存し、一般的に言うと、アスペクト幅と比べて、アスペクト深さが大きい場合、少なくとも沈降問題に対処することができる。リフトオフを用いないエンボス加工では、細分を特徴付ける理想的な幅は、少なくとも（１）液化ポリマーの粘性、および（２）幅と深さとのアスペクト比などの要因に依存し、アスペクト比は毛管作用の速度および傾向に影響を及ぼす。
【００１８】
　こうして、上記の問題点を克服するために、エリアが選択的にパターニングされる。いずれの実施形態においても、この選択的なパターニングは導電性エリアの規則的あるいは不規則なアレイを提供する。好ましい実施形態では、クロスハッチパターンが形成され、上記の要因から確定されるような必要な幅に従ってエンボス加工されたエリア全体を細分するように、規則的なアレイがパターニングされる。その際、結果として生成される好ましいパターンはワッフルのようになり、したがって、大きな面積の電気的に連続した材料を有し、層間を相互接続する際に適当な許容範囲で位置合わせできるようにするための要求を満たす。さらに、このワッフルパターンは、終端あるいは導電性パッドをもたない単一電極と比較すると、より大きな面積の導体を提供もし、層間相互接続プロセスの歩留まりを改善することができる。１つの例示的な実施形態として、各導体は、たとえば１〜３ミクロンのどの範囲の幅でも有することができ（その間に、それぞれ導体を同じ寸法の幅を有する空隙あるいはトレンチを有する）、一方、好ましい導電性パッド幅あるいは直径は約数百ミクロンにすることができ、最小幅あるいは直径は１００ミクロンにすることができる。このように構成されるとき、本発明のワッフルパターンは、大面積の導電性ラインパッドのウェブ処理の分野において知られている単純なエンボスおよびリフトオフ技法に固有の上記の問題点の全てを防ぐ。
【００１９】
　その際、図２に示されるように、本発明の導電性パッド２１０は、ストレートな（１つの層の）ワッフルパターンエンボス加工に従って形成することができ、または２つの層グループから形成することができる。各層グループは、他の層グループに概ね直交するように交差した一連の概ね平行な導体を有することができる。当然、本発明は、電気的に連続しているが、ほとんどワッフル形状ではないパターンの不規則なアレイのパターニングから導電性パッドを配設することも考慮に入れている。ワッフル形を利用するパターニングほど有効ではないが、そのように電気的に連続したパターンでも、たとえば、接着剤がトレンチの底面で導電性材料をリフトオフするのを防ぐために、非導電性のピラーを設けることにより、非ワッフル形状のエンボスおよびリフトオフプロセスの制限をある程度克服することができる。
【００２０】
　本発明の好ましい実施形態の上記の詳細な説明は、一例としてのみ与えられており、本発明の範囲から逸脱することなく、上記の回路、構造、配置およびプロセスに対して数多くの変形が実現可能である。しかしながら、本発明の原理を保持しながら、導電性パッドの構造が数多くの実現可能な変形形態を有することも容易に理解されよう。上記の実施形態において、別法では丸いパッドを他の形状にし、上記のリフトオフルールを満たす導体の数を変更することもできる。
【００２１】
　本発明の原理は、当業者には明らかなように、添付の特許請求の範囲において規定されるような本発明の範囲から逸脱することなく、上記の回路、構造、配置およびプロセスに対する数多くの他の変形形態とともに適用されることができる。
【図面の簡単な説明】
【００２２】
【図１】従来技術のデジタルメモリシステムにおいて回路層間を相互接続するために用いられる終端パッドの図である。
【図２】本発明によるデジタルメモリシステムの回路層間を相互接続するために用いられる新規のワッフルパターンタイプの大きな面積の終端パッドの一例を示す図である。
【符号の説明】
【００２３】
２１０　　　導電性パッド
【図１】
2004111931.tif 000003
【図２】
2004111931.tif 000004