(57)【要約】【課題】内部電極層を薄層化しても高い静電容量が得られる積層型電子部品およびその製法を提供する。【解決手段】誘電体層７と内部電極層５とを交互に積層してなり、該内部電極層５が積層方向に交互に導出された電子部品本体１の端部に外部電極３を具備してなる積層型電子部品において、前記内部電極層５の前記外部電極３との接続端２１側の厚みが、対向する非接続端２３側の厚みよりも厚いことを特徴とする。【選択図】図１
2004296709.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と内部電極層とを交互に積層してなり、該内部電極層が積層方向に交互に導出された電子部品本体の端部に外部電極を具備してなる積層型電子部品において、前記内部電極層の前記外部電極との接続端側の厚みが、非接続端側の厚みよりも厚いことを特徴とする積層型電子部品。
【請求項２】
内部電極層は、接続端側から非接続端側に向けて漸次薄層化されていることを特徴とする請求項１に記載の積層型電子部品。
【請求項３】
内部電極層の平均厚みが１μｍ以下であることを特徴とする請求項１または２に記載の積層型電子部品。
【請求項４】
誘電体層の厚みが５μｍ以下であることを特徴とする請求項１乃至３のうちいずれか記載の積層型電子部品。
【請求項５】
内部電極層の接続端から非接続端までの距離をＬ、前記内部電極層の最大厚みをｔ、としたときに、Ｌ／ｔ≧５００の関係を満足することを特徴とする請求項１乃至４のうちいずれか記載の積層型電子部品。
【請求項６】
内部電極層が電気めっき膜により形成されたものであることを特徴とする請求項１乃至５のうちいずれか記載の積層型電子部品。
【請求項７】
内部電極層が卑金属であることを特徴とする請求項１乃至６のうちいずれか記載の積層型電子部品。
【請求項８】
マスクパターンを有する基板プレートを準備する工程と、前記マスクパターンが俯角方向に向くように前記基板プレートを傾斜させた上で電気めっきを行い、前記基板プレート表面の前記マスクパターンによって仕切られた凹部内に端縁同士の厚みが異なる内部電極パターンを形成する工程と、前記基板プレート表面の前記内部電極パターンを誘電体グリーンシート上に転写する工程と、前記内部電極パターンの端縁のトータル厚みが積層方向に相殺されるように積層して積層成形体を形成する工程と、該積層成形体を積層方向に切断して、前記内部電極パターンの一方端縁が導出される電子部品本体成形体を形成する工程と、を具備することを特徴とする積層型電子部品の製法。
【請求項９】
内部電極パターンは、導出される端縁側から非導出端縁側に向けて漸次薄層化されていることを特徴とする請求項８に記載の積層型電子部品の製法。
【請求項１０】
内部電極パターンの平均厚みが１μｍ以下であることを特徴とする請求項８または９に記載の積層型電子部品の製法。
【請求項１１】
内部電極パターンの主成分が卑金属であることを特徴とする請求項８乃至１０のうちいずれか記載の積層型電子部品の製法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、積層型電子部品およびその製法に関し、特に、積層セラミックコンデンサのように、内部電極層が薄層化された積層型電子部品およびその製法に関する。
【０００２】
【従来技術】
近年、電子機器の小型化、高密度化に伴い、積層型電子部品、例えば、積層セラミックコンデンサは、小型、高容量、および高い信頼性が求められており、このため、▲１▼誘電体層の薄層化と積層数の増加、▲２▼内部電極層の薄層化、▲３▼誘電体層の高誘電率化が図られており、例えば、誘電体層の厚みを５μｍ以下、誘電体層の積層数を１００層以上とした高容量の積層型電子部品が開発されている。
【０００３】
従来、積層型電子部品の内部電極層は導電性ペーストを用いてスクリーン印刷法により形成され、導電性ペーストの成分として金属成分以外にセラミック粉末からなる共材成分や樹脂成分、および有機溶剤成分等を含有しており、焼成収縮により内部電極層が網目状に形成されるため、本来、内部電極層を形成すべき領域を完全に被覆することが困難となり、このため内部電極層の有効面積が低下し、静電容量が得られないという問題があった。
【０００４】
このような内部電極層の薄層化に対する問題を解決するため、例えば下記の特許文献１に開示された積層型電子部品では、内部電極層となる金属膜を、スパッタや蒸着のような物理的薄膜形成法、あるいは無電解めっきのような化学的薄膜形成法によりフィルム上に形成し、これを誘電体グリーンシート上に転写することによって内部電極パターンを形成して積層型電子部品が作製されている。
【０００５】
【特許文献１】
特開平２０００−２４３６５０号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に開示された積層型電子部品の製法によれば、内部電極層となる金属膜をスパッタや蒸着のような物理的薄膜形成法、あるいは無電解めっきのような化学的薄膜形成法によりフィルム上に均一厚みになるように形成し、これを誘電体グリーンシート上に転写することによって内部電極パターンを形成して積層型電子部品を作製するものであるが、このような均一厚みの内部電極パターンを用いた場合には、内部電極層の有効面積は大きくできるものの、内部電極パターンの薄層化に伴う端縁の断面積の減少のために、内部電極層と外部電極との電気的接続性が低下しやすくなり、結果的に設計どおりの静電容量が発現しにくく、また、これにより静電容量のばらつきが大きくなるという問題があった。
【０００７】
従って、本発明は、内部電極層を薄層化しても高い静電容量が得られる積層型電子部品およびその製法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の積層型電子部品は、誘電体層と内部電極層とを交互に積層してなり、該内部電極層が積層方向に交互に導出された電子部品本体の端部に外部電極を具備してなる積層型電子部品において、前記内部電極層の前記外部電極との接続端側の厚みが、非接続端側の厚みよりも厚いことを特徴とする。
【０００９】
上記積層型電子部品では、内部電極層は、接続端側から非接続端側に向けて漸次薄層化されていることが望ましい。
【００１０】
このような構成によれば、内部電極層を薄層化しても、この内部電極層の外部電極との接続端側の厚みが厚いことから、内部電極層と外部電極との電気的接続性を高めることができ、結果的に設計どおりの静電容量を得ることができ、かつ、静電容量のばらつきをも小さくできる。また、内部電極層は厚みの変化により傾斜面を有することから有効面積も大きくできる。
【００１１】
上記積層型電子部品では、内部電極層の平均厚みが１μｍ以下であることが望ましい。本発明の内部電極層は、少なくとも外部電極との接続端側を厚くすることで外部電極との接続を確実に行うことができるものであることから、平均厚みが１μｍ以下と極めて薄い場合である場合に好適に用いることができる。
【００１２】
本発明における内部電極層の平均厚みとは、この内部電極層の最大厚みをｔｍａｘ、最低厚みをｔｍｉｎとしたときに、（ｔｍａｘ＋ｔｍｉｎ）／２の関係を満足する厚みのことをいう。
【００１３】
上記積層型電子部品では、誘電体層の厚みが５μｍ以下であることが望ましい。
【００１４】
本発明の内部電極層を用いれば、内部電極層の少なくとも一方側の端縁側が薄くなっていることから、誘電体層厚みが５μｍ以下と薄い場合であっても内部電極層による段差を低減でき、このためデラミネーション等の欠陥も抑制できる。
【００１５】
上記積層型電子部品では、内部電極層の接続端から非接続端までの距離をＬ、前記内部電極層の最大厚みをｔ、としたときに、Ｌ／ｔ≧５００（例えば、長寸が０．５ｍｍ、厚み１μｍの場合）の関係を満足することが望ましい。
【００１６】
外部電極との接続端側を厚くするという本発明の内部電極層であっても、平面方向には緩やかな傾斜を有するように漸次厚くなっている方が、内部電極層の厚み差による段差を低減し、かつ誘電体層の厚み変化を緩やかなものにする上で望ましく、このようなＬ／ｔの条件で規定された内部電極層ならではこそ外部電極との接続性を高めることができるとともに、デラミネーション等の欠陥もさらに抑制できる。
【００１７】
上記積層型電子部品では、内部電極層が電気めっき膜により形成されたものであることが望ましい。
【００１８】
内部電極層がめっき膜により形成されたものであれば、より高精度の厚み差を有する内部電極層を形成でき、また、内部電極層を薄層化しても有効面積をより大きくできることから静電容量を高めることができる。
【００１９】
上記積層型電子部品では、内部電極層が卑金属であることが望ましい。内部電極層が卑金属であれば低コストの積層型電子部品を作製できる。
【００２０】
本発明の積層型電子部品の製法は、マスクパターンを有する基板プレートを準備する工程と、前記マスクパターンが俯角方向に向くように前記基板プレートを傾斜させた上で電気めっきを行い、前記基板プレート表面の前記マスクパターンによって仕切られた凹部内に端縁同士の厚みが異なる内部電極パターンを形成する工程と、前記基板プレート表面の前記内部電極パターンを誘電体グリーンシート上に転写する工程と、前記内部電極パターンの端縁のトータル厚みが積層方向に相殺されるように積層して積層成形体を形成する工程と、該積層成形体を積層方向に切断して、前記内部電極パターンの一方端縁が導出される電子部品本体成形体を形成する工程と、を具備することを特徴とする。
【００２１】
上記積層型電子部品の製法では、内部電極パターンは、導出される端縁側から非導出端縁側に向けて漸次薄層化されていることが望ましい。
【００２２】
このような製法によれば矩形状の内部電極パターンを形成する場合において、対面にある一対の端縁同士の厚みが異なり、しかも、その厚みが漸次変化するような内部電極パターンを容易に形成できる。
【００２３】
そして、このような内部電極パターンを用いることにより、外部電極との接続端側の厚みを厚くできる内部電極パターンを積層成形体中に容易に形成できる。
【００２４】
さらに、本発明の製法によれば、厚み差の異なる内部電極パターンを用いたとしても、多層に積層された内部電極パターンの積層方向のトータルの厚みをほぼ均一にできる。
【００２５】
上記積層型電子部品の製法では、内部電極パターンの最大厚みが１μｍ以下であることが望ましい。本発明では内部電極パターンを電気めっき法によって形成することから最大厚みが１μｍと極めて薄い場合であっても容易に厚み差の異なる金属膜を形成できる。
【００２６】
上記積層型電子部品の製法では、内部電極パターンの主成分が卑金属であることが望ましい。この場合、内部電極パターンとなる金属膜として卑金属を選定することにより高純度で低コストの内部電極パターンを容易に形成できる。
【００２７】
【発明の実施の形態】
本発明の積層型電子部品である積層セラミックコンデンサの一形態について、図１の概略断面図をもとに詳細に説明する。
【００２８】
本発明の積層型電子部品は、図１に示すように、直方体状の電子部品本体１の両端部に外部電極３が形成されている。
【００２９】
電子部品本体１は、内部電極層５と誘電体層７とが交互に積層され構成されている。
【００３０】
内部電極層５は電子部品本体１の対向する端面１１において交互に露出され、外部電極３と交互に電気的に接続されている。
【００３１】
本発明の内部電極層５は、外部電極３との接続端２１側の厚みが、対向する非接続端２３側の厚みよりも厚いことが重要である。
【００３２】
また、この内部電極層５は、接続端２１側から非接続端２３側に向けて漸次薄層化されていることが望ましい。なお、本発明でいうところの厚み差を有する内部電極層５というのは、内部電極層５の面内での最大と最小の厚み差が少なくとも０．１μｍ以上有するものをいい、この厚み差よりも小さい範囲のものは、ほぼ均一な厚みを有するものとする。
【００３３】
そして、本発明では、内部電極層５の厚み差による段差を低減し、かつ誘電体層７の厚み変化を緩やかなものにするという理由から、接続端２１から非接続端２３までの距離をＬ、前記内部電極層５の最大厚みをｔ、としたときに、Ｌ／ｔ≧５００の関係を満足することが望ましく、このＬ／ｔは、４０００以上であることがより望ましい。
【００３４】
そして、本発明では、内部電極層５の平均厚みが１μｍ以下であることが望ましく、特に、０．８μｍ以下である場合に好適に用いることができる。
【００３５】
また、内部電極層５と外部電極３との接続性を高めるという理由から、内部電極層５の外部電極３との接続端２１の最小厚みが０．３μｍ以上であることが望ましく、特に、０．５μｍ以上、さらには０．７μｍ以上であることが望ましい。
【００３６】
ただし、内部電極層５の最大厚みは、積層型電子部品の小型、高積層化を可能とし、かつ、内部電極層５による段差の影響を軽減すると言う理由から、２μｍ以下であることが望ましく、特に、１．５μｍ以下であることがより望ましい。
【００３７】
また、本発明の内部電極層５は、薄層化しても有効面積をより大きくできるとともに、より高精度に厚み差を制御できると言う理由から、電気めっき膜により形成されたものであることが望ましい。
【００３８】
そして、このように内部電極層５を構成する電気めっき膜は、内部電極層５の低コスト化を図るという理由から、Ｎｉ、Ｃｕ、Ｃｏ、Ｆｅ等の群から選ばれる少なくとも１種の卑金属であることが望ましく、さらに、誘電体層７との同時焼成を可能とする点で、ＮｉあるいはＣｕを用いることがより望ましい。
【００３９】
一方、本発明の積層型電子部品を構成する誘電体層７は、積層セラミックコンデンサの小型、高積層化を図り、高容量化できるという理由から、その厚みは５μｍ以下であることが望ましく、特に、３μｍ以下、さらには２μｍ以下であることがより望ましい。
【００４０】
本発明の誘電体層７となる誘電体材料としては、内部電極層５にＮｉを用いる場合、主成分としてＢａＴｉＯ３が好適に用いられ、これの焼結性や誘電特性を向上させるための助剤を含有することが望ましく、さらに、内部電極層５にＣｕを用いる場合には、上記した助剤を含む誘電体材料に対して、ガラス成分などの低温焼成化のための助剤をさらに含有させることが好ましい。
【００４１】
次に、本発明の積層型電子部品の製法について具体例を説明する。図２は、本発明の積層型電子部品を製造するための工程図である。
【００４２】
（ａ）先ず、キャリアフィルム２５上に誘電体層７となる厚さ１．５〜５μｍの誘電体グリーンシート２７を作製する。この誘電体グリーンシート２７は、例えば、比表面積の大きなＢａＴｉＯ３原料粉末を用いて調製したスラリを用いて、ドクターブレード法、引き上げ法、リバースロールコータ法、グラビアコータ法などの群から選ばれる１種の成形法が好適に用いられる。
【００４３】
このような工法で形成された誘電体グリーンシート２７の厚みは１２μｍ以下であり、特に、積層型電子部品の小型大容量化という理由から１．５〜５μｍの範囲に形成されることが望ましい。
【００４４】
次に、本発明の積層型電子部品に用いられる内部電極層５は電気めっき法により形成される。
【００４５】
図３は本発明の内部電極パターンの形成工程を示す模式図である。
【００４６】
この場合、図３（ａ）に示すように、成膜用の基板プレート３１として、表面を鏡面加工したステンレス板やチタン板等が用いられる。この基板プレート３１の表面の全面に感光性レジスト樹脂を塗布し、内部電極層５となる内部電極パターンを形成する部分を感光させないようにマスクを当て、露光、現像を行う。
【００４７】
その後、未硬化のレジストを洗浄除去することにより、内部電極層５が形成される部分のレジストが除かれた電気めっき用のマスクパターン３３を形成する。
【００４８】
この場合、基板プレート３１上においてマスクパターン３３は、内部電極パターンとなる金属膜が形成される領域は切り立った凹部３５状になるように形成されることが好ましく、特に、その凹部３５の傾斜角度θ１は６０〜１００°、特に、７０〜９０°であることが好ましい。
【００４９】
次に、図３（ｂ）に示すように、上記のマスクパターン３３が形成された基板プレート３１に対して、Ｎｉメッキ液を用いて電気メッキを行う。
【００５０】
本発明では、電気めっき法により形成される内部電極パターンに厚み変化を付けるために、電気めっきを行う場合に、上記のマスクパターン３３が付与された基板プレート３１を、メッキ液中に傾斜させて浸せきする工法を採る。
【００５１】
即ち、本発明では、前記マスクパターン３３がθ２の角度だけ俯角方向に向くように前記基板プレート３１を傾斜させて電気めっきを行うことが重要である。
【００５２】
こうすると、電気めっき時に発生するガス（水素）がマスクパターン３３の凹部３５の底面角部３７に溜まるようになり、このように溜まったガスの存在のために、この底面角部３７のメッキの付きが悪くなり、凹部３５内において厚みの異なるメッキ膜、即ち、矩形状のめっき膜の向かい合う一対の端縁同士の厚みが異なることを特徴とする本発明の内部電極パターン４１が形成される（図３（ｃ））。
【００５３】
つまり、このように基板プレート３１を傾斜させることで、厚みを漸次変化させた内部電極パターン４１を得ることができる。
【００５４】
一方、厚みの均一な内部電極パターン４１を得る場合には、基板プレート３１を仰角に向け、かつマスクパターン３３の凹部３５底面角部３７にガスが溜まらないように充分な攪拌を行えばよい、
その後、洗浄によりマスクパターン３３の除去を行うことによって、基板プレート３１上に内部電極パターン４１となるＮｉ金属膜が形成される。この場合、内部電極パターンとなる金属膜の平均厚みは１μｍ以下であることが望ましく、特に、０．８μｍ以下がより望ましい。
【００５５】
本発明では、このように内部電極パターン４１を電気めっき法を用いて形成することにより、厚み差の制御とともに、例えば、平均厚み１μｍ以下に極めて薄層化しても穴などの欠陥が殆ど無い金属膜を作製することが可能となる。
【００５６】
（ｂ）次に、この内部電極パターン４１が形成された基板プレート３１を、誘電体グリーンシート２７上に熱圧着転写する。
【００５７】
（ｃ）この転写工程により、誘電体グリーンシート２７の一方主面上に内部電極パターン４１を形成することができる。
【００５８】
この場合、誘電体グリーンシート２７上に形成された内部電極パターン４１による段差を解消するために、その内部電極パターン４１の周囲に沿って有機樹脂などを塗布してもよい。なお、この有機樹脂の塗布厚みは内部電極パターン４１の厚みに相当するように形成されることが望ましい。
【００５９】
（ｄ）次に、この内部電極パターン４１を形成した誘電体グリーンシート２７を複数積層する。この積層工程において、本発明では、前記内部電極パターン４１の端縁４３ａ、４３ｂのトータル厚みが積層方向に相殺されるように積層することが重要である。
【００６０】
即ち、本発明においては、内部電極パターン４１の厚い側の端縁４３ａの上下方向に薄い側の端縁４３ｂが配置されるように、つまり、内部電極パターン４１の厚みの薄い側の端縁４３ｂが対向するように積層されるものである。
【００６１】
また、本発明では、対向して積層された内部電極パターン４１は、この内部電極パターン４１の最大厚みを有する端縁４３ａが、その上下に配置積層された内部電極パターン４１の最小厚みを有する端縁４３ｂに重ならない非重畳部４５を残すように積層されるものである。
【００６２】
次いで、この上下面に、さらに内部電極パターン４１が形成されていない誘電体グリーンシート２７を複数積層し、加熱加圧によって積層成形体４７を作製する。
【００６３】
（ｅ）次に、この積層成形体４７を所定の寸法毎に切断して電子部品本体成形体を作製する。この場合、積層成形体４７は、この図に切断線Ｃで表されるように、この積層成形体４７の内部に規則的に配置された内部電極パターン４１の前記非重畳部４５の厚みの厚い側の一部を除くように切断される。
【００６４】
次にこの電子部品本体成形体を大気中２５０〜３００℃または酸素分圧０．１〜１Ｐａの低酸素雰囲気中５００〜８００℃で脱バイした後、非酸化性雰囲気で１２５０〜１３５０℃で２〜３時間焼成し、電子部品本体１を作製する。
【００６５】
さらに、所望の誘電特性を得るために、酸素分圧が０．１〜１０−４Ｐａ程度の低酸素分圧下、９００〜１１００℃で５〜１５時間熱処理を行う。
【００６６】
最後に、得られた電子部品本体１の端面１１に外部電極ペーストを塗布し、焼き付けて外部電極３を形成する。尚、外部電極ペーストを電子部品本体成形体６７の端面に塗布し、同時焼成して外部電極３を形成しても良い。
【００６７】
本発明では、電子部品本体１の端面に導出された内部電極層５の接続端２１の厚みが電子部品本体１の内部よりも必ず厚くなるように形成されているために、内部電極層５をより薄層化した場合においても外部電極３との接続を確実にすることができる。
【００６８】
なお、外部電極ペーストは、Ｃｕ粉末、粘結剤、および溶剤を用いて調製される。より薄層化した内部電極層５との接続性を高めるために、このＣｕ粉末には、内部電極層５の厚みよりも小さい平均粒径を有するＣｕの微粉末がＣｕ粉末全量中に１０重量％以上含まれることが望ましい。
【００６９】
さらに、このような外部電極３では、金属粉末や有機樹脂以外に、ペースト中に焼結助剤としてガラスを含むことが、電子部品本体１と外部電極３との接着接合性を高める上で望ましい。
【００７０】
さらに、この外部電極３上にＮｉめっき膜およびＳｎめっき膜を形成し、積層セラミックコンデンサを作製する。
【００７１】
【実施例】
積層型電子部品の一つである積層セラミックコンデンサを以下のようにして作製した。
【００７２】
先ず、ＢａＴｉＯ３を主成分とする誘電体粉末に有機粘結剤、可塑剤、分散剤、および溶媒を所定量混合し、振動ミルを用いて、粉砕、混練し、スラリーを調製した後、ダイコーターにより、ポリエステルよりなるキャリアフィルム上に厚み２．４μｍの誘電体グリーンシートを作製した。
【００７３】
次に、鏡面加工を施したステンレス板製の基板プレートを用いて、その表面に感光性レジスト樹脂を塗布してレジストパターンを形成した。
【００７４】
その後、この基板プレートをマスクパターンが俯角方向に向くようにメッキ浴中に置き、種々、電流密度やめっき時間を調整して電気めっきを行い、対向する一対の端縁の厚みの異なるＮｉめっき膜をステンレス板製の基板プレート上に形成した。平均厚みは０．７μｍとした。
【００７５】
次に、このＮｉめっき膜からなる内部電極パターンを誘電体グリーンシート上に載置し、８０℃、８０ｋｇ／ｃｍ２の条件で熱圧着転写して、内部電極パターンが転写された誘電体グリーンシートを作製した。
【００７６】
次に、この内部電極パターンを転写した誘電体グリーンシートを、図２（ｄ）に示す構成のように４００枚積層し、温度１００℃、圧力２００ｋｇｆ／ｃｍ２の条件での積層プレスにより積層成形体を作製した。
【００７７】
この後、この積層成形体を図２（ｅ）に示す所定の位置で切断して、電子部品本体成形体を得、次にこの電子部品本体成形体を非酸化性雰囲気中５００℃〜８００℃で脱バイした後、同雰囲気中１３００℃で２時間焼成し電子部品本体を作製した。
【００７８】
なお、この電子部品本体の両端面には、内部電極層の他の部分よりも厚みの厚い接続端が導出され、厚み方向に重畳して積層された内部電極層は位置ずれもなく形成されていた。
【００７９】
最後に、このようにして得られた電子部品本体に対し、内部電極層が露出した各端面にガラス粉末を含んだＣｕペーストを塗布した後、窒素雰囲気中で焼き付けを行い、さらに、この外部電極の表面にＮｉめっき膜およびＳｎめっき膜を形成して、内部電極層と電気的に接続された外部電極を有する積層セラミックコンデンサを作製した。
【００８０】
このようにして得られた積層セラミックコンデンサの外形寸法は、幅１．２５ｍｍ、長さ２．０ｍｍ、厚さ１．２５ｍｍであり、内部電極層間に介在する誘電体層の厚みは２μｍであった。内部電極層の外部電極接続端から非接続端までの間隔は１．７ｍｍとした。Ｌ／ｔは表１に示す値になるようにめっき条件を調整した。内部電極パターンに漸次厚み差を付けない場合には、一度薄くめっきを行った後に部分的にレジストを設け、再度の電気めっきを行って厚み差のあるめっき膜を形成した。
【００８１】
焼成後に、得られた積層セラミックコンデンサについて、各１００個の初期の静電容量（Ｃ）を測定し、そのばらつきを評価した。測定は、基準温度２５℃で行い、周波数１．０ｋＨｚ、入力信号レベル０．５Ｖｒｍｓの条件で測定した。また、各１００個の試料について焼成後のデラミネーションおよび耐熱衝撃試験後の発生数を評価した。全試料とも内部電極層の被覆率は９５％とした。なお、耐熱衝撃試験は３６５℃に加熱したはんだ浴を用いた。
【００８２】
比較例として、面内での厚み差が０．１μｍよりも小さく、本発明でいえば、ほぼ均一厚みの内部電極パターンを用いて形成した積層セラミックコンデンサを作製し、本発明と同様の評価を行った。このような厚みの均一な内部電極パターンは、マスクパターンの凹部の底面角部にガスが溜まらないように、基板プレートを仰角方向に向けかつ充分な攪拌を行って作製した。
【００８３】
【表１】
2004296709.tif 000003
【００８４】
表１の結果から明らかなように、外部電極との接続端を他の面内の部分よりも厚くした内部電極層を有する試料Ｎｏ．２〜５では、内部電極層の平均厚みを０．７μｍと極めて薄くした場合においても、静電容量が目標の１０μＦに近い９．７μＦ以上の値が得られ、また、静電容量のばらつきも０．５５％以下にできた。また、本発明の試料では、焼成後および耐熱衝撃試験後のデラミネーションも見られなかった。
【００８５】
特に、内部電極層を外部電極との接続端から非接続端にかけて漸次薄層化した試料Ｎｏ．３〜５では、静電容量が９．８μＦ以上で、そのばらつきが０．５３％以下であった。
【００８６】
一方、均一厚みの内部電極層を有する試料Ｎｏ．１では、静電容量が９．３μＦ以下と低く、静電容量のばらつきも０．７％と大きかった。また、この試料では、焼成後および耐熱衝撃試験後にデラミネーションの発生が見られた。
【００８７】
【発明の効果】
以上詳述したように、本発明によれば、内部電極層を薄層化しても、この内部電極層の外部電極との接続端側の厚みが厚いことから、内部電極層と外部電極との電気的接続性を高めることができ、結果的に設計どおりの静電容量が得られ、かつ、静電容量のばらつきをも小さくできる。また、内部電極層は厚みの変化により傾斜面を有することから有効面積も大きくできる。
【図面の簡単な説明】
【図１】本発明の積層型電子部品の概略断面図である。
【図２】本発明の積層型電子部品を製造するための工程図である。
【図３】本発明の内部電極パターンの形成工程を示す模式図である。
【符号の説明】
１  電子部品本体
３  外部電極
５  内部電極層
７  誘電体層
２１  接続端
２３  非接続端
２７  誘電体グリーンシート
３１  基板プレート
３３  マスクパターン
４１  内部電極パターン
４７  積層成形体
【図１】
2004296709.tif 000004
【図２】
2004296709.tif 000005
【図３】
2004296709.tif 000006