(57)【要約】【課題】温度係数がゼロのポリシリコン抵抗素子を得る。【解決手段】半導体基板１上に、フィールド酸化膜２を形成する。このフィールド酸化膜２上にノンドープのシリコン膜３を形成する。このシリコン膜３にＢＦ２＋をイオン注入する。シリコン膜３をＮ２アニールする。シリコン膜３をパターニングしてシリコン抵抗膜５を形成する。ＢＦ２＋のドーズ量は、シリコン抵抗膜５の温度係数がゼロとなるように、シリコン膜３の膜厚に応じて決定される。【選択図】  図５
2004221307.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を形成する工程と、この絶縁膜上にノンドープのシリコン膜を形成する工程と、このシリコン膜に不純物をイオン注入する工程と、を有し、前記不純物のドーズ量が、前記シリコン膜の有する抵抗値の温度係数がゼロとなるように、前記シリコン膜の膜厚に応じて決定されることを特徴とする半導体装置の製造方法。
【請求項２】
前記シリコン膜の有する抵抗値の温度係数がゼロとなる条件での、前記不純物のドーズ量と前記シリコン膜の膜厚との関係を表す特性曲線の傾きが、この特性曲線と交わり原点を通過する比例直線の傾きより小さいことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記シリコン膜がポリシリコン膜からなることを特徴とする請求項１又は請求項２記載の半導体装置の製造方法。
【請求項４】
前記シリコン膜がアモルファスシリコン膜からなることを特徴とする請求項１又は請求項２記載の半導体装置の製造方法。
【請求項５】
前記不純物が二弗化ボロンであることを特徴とする請求項１又は請求項２記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にシリコン膜からなる温度係数の小さい抵抗素子を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、各種のＬＳＩ回路、例えば差動アンプや基準電圧発生回路等を構成するための抵抗素子として、半導体基板上に形成されたポリシリコン抵抗素子が用いられている。高精度のＬＳＩ回路を実現するためには、ポリシコン抵抗素子の温度係数を小さくすることが要求される。
【０００３】
そこで、特許文献１、２に記載されているように、係るポリシリコン抵抗素子を作製するに際して、ノンドープのポリシリコンにイオン注入するときの不純物のドーズ量を調整して、その温度係数を小さくする技術が知られている。
【０００４】
また、特許文献３には、不純物として一定のドーズ量のＢＦ２＋をイオン注入した場合に、ポリシリコンの膜厚を小さくするにつれて温度係数が小さくなることが記載されている。
【０００５】
【特許文献１】
特開２００１−１９６５４１号公報
【０００６】
【特許文献２】
特開平４−２８４６６６号公報
【０００７】
【特許文献３】
特開平９−２８４６６６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献３に記載の発明は、ポリシリコンの膜厚が変化した場合でもイオン注入量は一定であり、ポリシリコンの膜厚が変化した場合に、温度係数をゼロとするように、イオン注入条件を最適にコントロールできるか、については検討されていなかった。
【０００９】
そこで、本発明者は鋭意検討の結果、温度係数をゼロとするために、ポリシリコンの膜厚に応じた最適なイオン注入量があることを見出した。
【００１０】
【課題を解決するための手段】
本発明は、半導体基板上に絶縁膜を形成する工程と、この絶縁膜上にノンドープのシリコン膜を形成する工程と、このシリコン膜に不純物をイオン注入する工程と、前記シリコン膜をアニールする工程と、を有し、前記不純物のドーズ量が、前記シリコン膜の有する抵抗値の温度係数がゼロとなるように、前記シリコン膜の膜厚に応じて決定されることを特徴とする。
【００１１】
また、上記の点に加えて、前記シリコン膜の有する抵抗値の温度係数がゼロとなる条件での、前記不純物のドーズ量と前記シリコン膜の膜厚との関係を表す特性曲線の傾きが、この特性曲線と交わり原点を通過する比例直線の傾きより小さいことを特徴とする。
【００１２】
【発明の実施の形態】
次に、本発明の実施形態に係る半導体装置の製造方法について、図面を参照しながら詳細に説明する。まず、図１に示すように、シリコン基板等の半導体基板１上に、フィールド酸化膜２を形成する。フィールド酸化膜２は例えば、ＬＯＣＯＳ法等の熱酸化により形成する。そして、このフィールド酸化膜２上にシリコン膜３をＬＰＣＶＤ法により形成する。シリコン膜３は、アモルファスシリコン膜又はポリシリコン膜である。アモルファスシリコン膜の成膜温度は５００℃〜５５０℃、ポリシリコン膜の成膜温度はこれより高温で、６１０℃前後である。
【００１３】
この後、図２に示すようにＰ型不純物、例えばボロン（Ｂ＋）や２弗化ボロン（ＢＦ２＋）をシリコン膜３中にイオン注入する。このイオン注入の前又は後に、シリコン膜３を露出した状態で、Ｎ２アニールを行う。
【００１４】
次に、図３に示すように、シリコン膜３上の抵抗素子形成領域上にフォトレジスト膜４を形成する。そして、このフォトレジスト膜４をマスクとしてシリコン膜３をドライエッチングし、シリコン抵抗膜５（アモルファスシリコン抵抗膜、又はポリシリコン抵抗膜）を形成する。
【００１５】
次に、図４に示すように、シリコン抵抗膜５上に絶縁膜を形成する。この絶縁膜は、例えばＴＥＯＳ膜６及びＢＰＳＧ膜７の積層膜である。
【００１６】
次に、図５に示すように、シリコン抵抗膜５上のＴＥＯＳ膜６及びＢＰＳＧ膜７にコンタクトホールを形成し、アルミニウム電極等の電圧印加用の電極８を形成する。ここで、コンタクトホール形成後、電極８形成前にＨ２アニールを行う。
このＨ２アニールは界面準位を低減するための熱処理で、フォーミングガスとしてＨ２を用いている。Ｈ２濃度は、４％〜１２％、温度は４００℃から４５０℃、処理時間は６０分〜１００分である。図６は抵抗素子の平面図である。図５は、図６のＸ−Ｘ線に沿った断面図となっている。
【００１７】
次に、上述のプロセスフローに従った実験結果について図７を参照しながら説明する。図７は、抵抗素子の温度係数がゼロとなる条件での、ＢＦ２＋のドーズ量とシリコン抵抗膜５（ポリシリコン膜の場合）の膜厚との関係を示す。図７中、実線は実験結果による特性曲線Ａである。本実験では、ＢＦ２＋イオン注入後に、７００℃のＮ２アニールを行った。また、図７中、破線は、特性曲線Ａと交わり原点を通る比例直線Ｂである。その交点Ａは、シリコン抵抗膜５の膜厚が１５０ｎｍ、ドーズ量が１．０５×１０１６／ｃｍ２となる点である。
【００１８】
この実験結果について、不純物濃度モデルとの比較で考察する。
この交点Ｘでは実験上、シリコン抵抗膜５から成る抵抗素子の温度係数がゼロになる。但し、抵抗素子の実用上、温度係数が−２００ｐｐｍ／℃〜＋１００ｐｐｍ／℃である場合に温度係数はゼロとみなすものとする。
【００１９】
一般に抵抗素子の温度係数は不純物のドーズ量に依存して変化することが知られている。そこで、シリコン抵抗膜５の膜厚が１５０ｎｍから２００ｎｍに変化した場合、ドーズ量もそれに比例して増加させて、１．４０×１０１６／ｃｍ２にすれば、シリコン抵抗膜５中に含まれる単位体積当たりの不純物量は同じとなるはずだから、この不純物濃度モデルによれば温度係数も同じゼロになるはずである。ところが、本実験結果によれば、シリコン抵抗膜５の膜厚が２００ｎｍの場合の当該ドーズ量はそれより少ない１．２２×１０１６／ｃｍ２であった。
【００２０】
また、シリコン抵抗膜５の膜厚が１５０ｎｍから７０ｎｍに変化した場合、ドーズ量もそれに比例して減少させて、５．０×１０１５／ｃｍ２にすれば、シリコン抵抗膜５中に含まれる単位体積当たりの不純物量は同じとなるはずだから、温度係数も同じゼロになるはずである。ところが、本実験結果によれば、シリコン抵抗膜５の膜厚が７０ｎｍの場合の当該ドーズ量はそれより多い８．２×１０１５／ｃｍ２であった。
【００２１】
この実験結果によれば、特性曲線Ａの傾きは、単純な不純物濃度モデルから予想される傾きより小さい。これをより端的に表現すれば、特性曲線Ａの傾きは、比例曲線Ｂの傾きより小さいということである。この関係は、特性曲線と交わり、原点を通るすべても比例曲線について成り立つ。従って、この実験結果に従って、シリコン抵抗膜５の膜厚に応じて、イオン注入のドーズ量を決定することで、温度係数がゼロの抵抗素子を得ることができる。
【００２２】
なお、本実験では、シリコン抵抗膜５中にイオン注入された不純物が十分導入されるように、イオン注入の加速電圧については、シリコン抵抗膜５の膜厚の中央にそのピークが位置するように制御している。その条件は、シリコン抵抗膜５の膜厚が７０ｎｍの場合は４５ＫｅＶ、シリコン抵抗膜５の膜厚が１５０ｎｍの場合は１００ＫｅＶ、シリコン抵抗膜５の膜厚が２００ｎｍの場合は１３５ＫｅＶである。
【００２３】
また、シリコン抵抗膜５の膜厚が１５０ｎｍの場合、そのシート抵抗は７５０Ω／□であり、抵抗素子としては十分であり、高抵抗を小さな面積で形成することができる。また、シート抵抗の面内均一性も１％以下と良好であった。
【００２４】
また、上記実験結果はシリコン抵抗膜５がポリシリコン膜である場合に関するものであるが、シリコン抵抗膜５がアモルファスシリコン膜であっても同様の結果が得られるものと考えられる。
【００２５】
【発明の効果】
本発明によれば、ポリシリコン膜等のシリコン膜から成る抵抗素子を作製するにあたり、当該シリコン層の膜厚に応じた適切なイオン注入のドーズ量を決定し、その温度係数をゼロ若しくは小さくすることができる。しかも、シート抵抗が高く、シート抵抗のウエハー面内均一性に優れた抵抗素子を得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明する断面図である。
【図２】本発明の半導体装置の製造方法を説明する断面図である。
【図３】本発明の半導体装置の製造方法を説明する断面図である。
【図４】本発明の半導体装置の製造方法を説明する断面図である。
【図５】本発明の半導体装置の製造方法を説明する断面図である。
【図６】本発明の半導体装置の製造方法を説明する平面図である。
【図７】本発明の半導体装置の製造方法の実験結果を示す図である。
【図１】
2004221307.tif 000003
【図２】
2004221307.tif 000004
【図３】
2004221307.tif 000005
【図４】
2004221307.tif 000006
【図５】
2004221307.tif 000007
【図６】
2004221307.tif 000008
【図７】
2004221307.tif 000009