(57)【要約】【課題】外付けＲＯＭを必要とする半導体集積回路の検査において半導体集積回路をＬＳＩテスタまたは外付けＲＯＭに切り替えて接続するためのリレーの使用を不要にし、かつ半導体集積回路と外付けＲＯＭ間の接続においてタイミング問題の発生を防ぐ。【解決手段】検査冶具１０１上に半導体集積回路１０２とともに外付けＲＯＭ１０３とデータ転送器１０５を装着し、ＬＳＩテスタ１０７内にデータ変換器１０８を装着する。外付けＲＯＭ１０３から読み出したデータをデータ転送器１０５でパラレルデータからシリアルデータに変換してデータ変換器１０８に転送し、データ変換器１０８は受け取ったシリアルデータをパラレルデータに変換し、このデータを必要に応じて補正した上でＬＳＩテスタドライバ１０９に供給し、これをテスタチャネル１１０を経由して半導体集積回路１０２へ供給する。【選択図】　図１
2004053352.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩテスタを用いて外付けＲＯＭを必要とする半導体集積回路の検査を行う半導体集積回路の検査装置であって、
前記外付けＲＯＭから読み出されたデータを転送するデータ転送器と、
前記データ転送器からの転送データを受け取り必要に応じて補正した上で前記ＬＳＩテスタのテスタチャネルのドライバに供給するデータ変換器と、
を具備することを特徴とする半導体集積回路の検査装置。
【請求項２】
前記外付けＲＯＭおよび前記データ転送器は前記半導体集積回路を検査するための測定冶具上に実装されることを特徴とする請求項１記載の半導体集積回路の検査装置。
【請求項３】
前記データ変換器は前記ＬＳＩテスタ内に装着されることを特徴とする請求項１または２記載の半導体集積回路の検査装置。
【請求項４】
前記データ転送器は転送するデータをパラレルデータからシリアルデータに変換して転送し、前記データ変換器は受け取った転送データをシリアルデータからパラレルデータに変換することを特徴とする請求項１から３のいずれか１項記載の半導体集積回路の検査装置。
【請求項５】
ＬＳＩテスタを用いて行う外付けＲＯＭを必要とする半導体集積回路の検査方法において、
前記外付けＲＯＭから読み出したデータを前記ＬＳＩテスタに転送し、前記ＬＳＩテスタは受け取った転送データを、必要に応じて補正した上で、テスタチャネルのドライバを経由して前記半導体集積回路に供給することを特徴とする半導体集積回路の検査方法。
【請求項６】
前記外付けＲＯＭから読み出したデータの前記ＬＳＩテスタへの転送はシリアルデータに変換して転送することを特徴とする請求項５記載の半導体集積回路の検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は外付けＲＯＭを必要とする半導体集積回路の検査装置および検査方法に関する。
【０００２】
【従来の技術】
ＬＳＩテスタを用いて半導体集積回路の検査を行う際に、外部命令等が格納されている外付けＲＯＭを被検査デバイスである半導体集積回路に接続することが必要となる場合がある。図２は、このような外付けＲＯＭを必要とする半導体集積回路の従来の検査装置の構成を示すブロック図である。
【０００３】
図２において、２０１は測定冶具、２０２は被検査デバイスである半導体集積回路、２０３は外付けＲＯＭ、２０４は電気的接続を切り替えるリレー、２１１はＬＳＩテスタである。また、２０５と２１０はそれぞれ半導体集積回路２０２と外付けＲＯＭ２０３の端子、２０６、２０７、２０９はリレー２０４の端子、２０８はテスタチャネルである。
【０００４】
外付けＲＯＭ２０３には半導体集積回路２０２の実動作に必要な命令データが格納されており、半導体集積回路２０２と外付けＲＯＭ２０３は測定冶具２０１上に実装されている。半導体集積回路２０２の実動作を確認するテストにおいては、半導体集積回路２０２と外付けＲＯＭ２０３を電気的に接続させる必要がある。
【０００５】
一方、半導体集積回路２０２の端子の電気特性を確認するテストおよびアイソレーションテストにおいては、半導体集積回路２０２の端子をＬＳＩテスタ２１１と電気的に接続する必要がある。
【０００６】
このように、半導体集積回路２０２の端子を外付けＲＯＭ２０３に接続したり、ＬＳＩテスタ２１１接続したりするために、従来の技術では、測定冶具２０１上に実装されたリレー２０４を用いて、半導体集積回路２０２の接続先を外付けＲＯＭ２０３またはＬＳＩテスタ２１１に切り替えている。
【０００７】
図２により具体的に説明すると、半導体集積回路２０２の端子２０５はリレー２０４の端子２０６と接続され、リレー２０４の端子２０７はテスタチャネル２０８を経由してＬＳＩテスタ２１１と接続され、リレー２０４の端子２０９は外付けＲＯＭ２０３の端子２１０と接続されている。
【０００８】
リレー２０４はＬＳＩテスタ２１１の検査プログラムにより制御され、外付けＲＯＭ２０３が不要なテスト項目のテスト時は端子２０６と端子２０７が接続され、外付けＲＯＭ２０３を必要とするテスト項目のテスト時は端子２０６と端子２０９が接続される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の検査装置では、半導体集積回路をＬＳＩテスタまたは外付けＲＯＭに接続するための回路の切り替えをリレーを用いて制御しているため、以下のような問題が発生していた。
【００１０】
まず、半導体集積回路とＬＳＩテスタを接続した場合おいては、ＬＳＩテスタは測定冶具の配線遅延を補正した上でデータの入出力を行うが、上記従来の検査装置ではＬＳＩテスタによる配線遅延の補正条件である「各テスタチャネルと半導体集積回路間のインピーダンス値のばらつき制限」に違反し補正を行うことができない場合が生じるため、結果として高速動作を伴う機能確認テストにおいてデータを正しく測定できないという問題が発生する。
【００１１】
具体的に「各テスタチャネルと半導体集積回路間のインピーダンス値のばらつき制限」に違反する可能性が生じるのは次のような場合である。
【００１２】
その１は、半導体集積回路とテスタチャネル間にリレーが入る回路と入らない回路が混在するときに、前者と後者で各テスタチャネルと半導体集積回路間のインピーダンス値が大きく異なる場合である。
【００１３】
その２は、測定治具上におけるテスタチャネル、制御用リレー、および半導体集積回路のレイアウト条件によっては、テスタチャネルと半導体集積回路間の配線長に大きな差が生じ、結果としてインピーダンスの値に大きなばらつきが発生する場合である。図２を用いて説明すると、リレー２０４のレイアウト位置により、端子２０５と端子２０６間あるいは端子２０７とテスタチャネル２０８間の配線長にばらつきが生じるためである。
【００１４】
このような理由により、従来の検査装置では、ＬＳＩテスタと半導体集積回路間の配線遅延を考慮した測定冶具および検査プログラムの開発が必要であった。
【００１５】
次に、半導体集積回路と外付けＲＯＭを接続した場合においては、前記従来の検査装置の構成では、リレー２０４および外付けＲＯＭ２０３のレイアウト位置により、端子２０５と端子２０６間および端子２０９と端子２１０間の配線長が外付けＲＯＭ２０３の端子ごとに異なる場合が生じる。
【００１６】
その結果、インピーダンス値にばらつきが生じ、半導体集積回路２０２と外付けＲＯＭ２０３間の動作タイミングに余裕が無い場合は、半導体集積回路２０２は外付けＲＯＭ２０３に正しくアクセスできないという問題が発生する。
【００１７】
このとき、ＬＳＩテスタ２１１は半導体集積回路２０２と外付けＲＯＭ２０３間の接続に関与していないため、ＬＳＩテスタによる配線遅延補正あるいはデータ補正を行うことができず、特に、外付けＲＯＭ２１０を用いた検査のデバックおよびテスト安定性に大きな支障が出るという問題がある。
【００１８】
本発明はかかる点に鑑みてなされたものであり、外付けＲＯＭを必要とする半導体集積回路の検査において、半導体集積回路をＬＳＩテスタまたは外付けＲＯＭに切り替えて接続するためのリレーの使用を不要にし、かつ半導体集積回路と外付けＲＯＭ間の接続においてタイミング問題の発生を防ぐことができる半導体集積回路の検査装置および検査方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
この課題を解決するために、本発明の請求項１に係る半導体集積回路の検査装置は、ＬＳＩテスタを用いて外付けＲＯＭを必要とする半導体集積回路の検査を行う半導体集積回路の検査装置であって、前記外付けＲＯＭから読み出されたデータを転送するデータ転送器と、このデータ転送器からの転送データを受け取り必要に応じて補正した上でＬＳＩテスタのテスタチャネルのドライバに供給するデータ変換器とを具備するものである。
【００２０】
上記構成によれば、外付けＲＯＭから読み出されたデータはデータ転送器とデータ変換器を経由してＬＳＩテスタのテスタチャネルのドライバから被検査デバイスである半導体集積回路に供給されるため、接続を切り替えるためのリレーの使用が不要になり、また外付けＲＯＭから読み出されたデータがデータ変換器で必要に応じて補正されるため、半導体集積回路と外付けＲＯＭ間の接続におけるタイミング問題の発生を防ぐことができる。
【００２１】
本発明の請求項２に係る半導体集積回路の検査装置は、請求項１記載の半導体集積回路の検査装置において、被検査デバイスである半導体集積回路を検査するための測定冶具上に前記外付けＲＯＭおよび前記データ転送器を実装するものである。
【００２２】
上記構成によれば、外付けＲＯＭおよびデータ転送器を測定冶具上に装着することにより、これらを被検査デバイスとともにＬＳＩテスタ側から一元的に管理することができる。
【００２３】
本発明の請求項３に係る半導体集積回路の検査装置は、請求項１または２記載の半導体集積回路の検査装置において、前記データ変換器をＬＳＩテスタ内に装着するものである。
【００２４】
上記構成によれば、データ変換器をＬＳＩテスタ内に装着することにより、ＬＳＩテスタのテスタチャネルのドライバに供給するデータの補正を正確に行うことが容易になり、この補正動作をＬＳＩテスタから制御することが可能になる。
【００２５】
本発明の請求項４に係る半導体集積回路の検査装置は、請求項１から３のいずれか１項記載の半導体集積回路の検査装置において、前記データ転送器は転送するデータをパラレルデータからシリアルデータに変換して転送し、前記データ変換器は受け取った転送データをシリアルデータからパラレルデータに変換するものである。
【００２６】
上記構成によれば、データ転送器からデータ変換器へのデータの転送がシリアルデータで行われるため、この間のインターフェースの信号数、すなわち信号端子数を最小限にすることができる。
【００２７】
本発明の請求項５に係る半導体集積回路の検査方法は、ＬＳＩテスタを用いて行う外付けＲＯＭを必要とする半導体集積回路の検査方法において、外付けＲＯＭから読み出したデータをＬＳＩテスタに転送し、ＬＳＩテスタは受け取った転送データを、必要に応じて補正した上で、テスタチャネルのドライバを経由して半導体集積回路に供給するものである。
【００２８】
上記構成によれば、外付けＲＯＭから読み出されたデータはＬＳＩテスタに転送され、ＬＳＩテスタのテスタチャネルのドライバから被検査デバイスである半導体集積回路に供給されるため、接続を切り替えるためのリレーの使用が不要になり、また外付けＲＯＭから読み出されたデータがＬＳＩテスタで必要に応じて補正されるため、半導体集積回路と外付けＲＯＭ間の接続におけるタイミング問題の発生を防ぐことができる。
【００２９】
本発明の請求項６に係る半導体集積回路の検査方法は、請求項５記載の半導体集積回路の検査方法において、前記外付けＲＯＭから読み出したデータのＬＳＩテスタへの転送はシリアルデータに変換して転送するものである。
【００３０】
上記構成によれば、外付けＲＯＭから読み出したデータのＬＳＩテスタへの転送がシリアルデータで行われるため、この間のインターフェースの信号数、すなわち信号端子数を最小限にすることができる。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は本発明の一実施の形態に係る外付けＲＯＭを必要とする半導体集積回路の検査装置の構成を示すブロック図である。
【００３２】
図１において、１０１は測定冶具、１０２は被検査デバイスである半導体集積回路、１０３は外付けＲＯＭ、１０５はデータ転送器、１０７はＬＳＩテスタ、１０８はデータ変換器、１０９はＬＳＩテスタのドライバである。また、１０４と１１１はそれぞれ外付けＲＯＭ１０３と半導体集積回路１０２の端子、１０６と１１０はテスタチャネルである。
【００３３】
半導体集積回路１０２と外付けＲＯＭ１０３は測定冶具１０１上に実装されている。半導体集積回路１０２の端子１１１はテスタチャネル１１０を介して直接ＬＳＩテスタ１０７に接続され、外付けＲＯＭ１０３の端子１０４はデータ転送器１０５に接続され、データ転送器１０５はテスタチャネル１０６を介してＬＳＩテスタ１０７に接続されている。
【００３４】
外付けＲＯＭ１０３には半導体集積回路１０２の実動作に必要な命令データが格納されており、外付けＲＯＭ１０３から読み出されたデータは、データ転送器１０５でパラレルデータからシリアルデータに変換され、テスタチャネル１０６を経由してＬＳＩテスタ１０７内のデータ変換器１０８に転送される。
【００３５】
データ変換器１０８でシリアルデータはパラレルデータに変換され、必要に応じてＬＳＩテスタ１０７内でデータの補正が行われた後に、このデータがＬＳＩテスタドライバ１０９からテスタチャネル１１０を経由して半導体集積回路１０２へ入力される。
【００３６】
通常、測定冶具１０１上では、テスタチャネルと被検査デバイスの端子間の配線長はテスタチャネルによらず一定になるように配線され、インピーダンスのばらつきが無いように調整されている。また、外付けＲＯＭ１０３から読み出されたデータは、ＬＳＩテスタを経由することにより、配線遅延補正あるいはデータ補正を行った上で半導体集積回路１０２に供給することができる。
【００３７】
以上のように構成された半導体集積回路の検査装置において、半導体集積回路１０２のすべてのテストはＬＳＩテスタ１０７と接続された状態で実行されるため、従来の検査装置のように半導体集積回路とテスタチャネル間にリレーが入るために生ずるインピーダンスのばらつきで配線遅延差が発生することが無い。
【００３８】
また、外付けＲＯＭ１０３を使用して半導体集積回路１０２の実動作を確認するテストにおいては、ＬＳＩテスタ１０７が外付けＲＯＭ１０３から読み出されたデータの補正を行うことができるため、半導体集積回路と外付けＲＯＭ間の接続において配線遅延差が発生しないように制御することができる。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、外付けＲＯＭからの読み出しデータはＬＳＩテスタのテスタチャネルのドライバから被検査デバイスである半導体集積回路に供給されるため、従来技術のような接続を切り替えるためのリレーの使用が不要になる。また、外付けＲＯＭから読み出されたデータが必要に応じて補正されるため、半導体集積回路と外付けＲＯＭ間の接続におけるタイミング問題の発生を防ぐことができる。さらに、外付けＲＯＭから読み出したデータのＬＳＩテスタへの転送をシリアルデータで行うことにより、この間のインターフェースの信号端子数を最小限にすることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る外付けＲＯＭを必要とする半導体集積回路の検査装置の構成を示すブロック図。
【図２】従来の外付けＲＯＭを必要とする半導体集積回路の検査装置の構成を示すブロック図。
【符号の説明】
１０１、２０１　測定冶具
１０２、２０２　半導体集積回路
１０３、２０３　外付けＲＯＭ
１０４、２１０　外付けＲＯＭの端子
１０５　データ転送器
１０６、１１０、２０８　テスタチャネル
１０７、２１１　ＬＳＩテスタ
１０８　データ変換器
１０９　テスタチャネルのドライバ
１１１、２０５　半導体集積回路の端子
２０４　リレー
２０６、２０７、２０９　リレーの端子
【図１】
2004053352.tif 000003
【図２】
2004053352.tif 000004