(57)【要約】【課題】リーク電流の低減を可能とし、さらに薄膜化が可能な絶縁膜を備えた半導体装置を提供する。【解決手段】基板上に、シリコン酸化膜、シリコン窒化膜を形成した後、２０℃から６００℃の温度範囲で加熱して、シリコン窒化膜のプラズマ窒化処理を行う。さらに非酸化性ガス雰囲気中で熱処理を行う。これらの処理により、このような積層からなるゲート絶縁膜のゲートリーク電流を極めて低減でき、酸化膜換算膜厚を大きく低減することができる。【選択図】　　　　図９
2004022902.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上にシリコンと酸素を含む絶縁膜を形成する工程と、
前記絶縁膜上にシリコン窒化膜を堆積する工程と、
プラズマ窒化処理により前記シリコン窒化膜を改質する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
シリコン基板上のゲート領域を覆うようにシリコンと酸素を含む絶縁膜を形成する工程と、
前記絶縁膜上にシリコン窒化膜を堆積する工程と、
プラズマ窒化処理により前記シリコン窒化膜を改質する工程と、
さらにゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２記載の半導体装置の製造方法において、
前記絶縁膜はシリコン酸化膜であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のうち、いずれか一項記載の半導体装置の製造方法において、
前記プラズマ窒化処理は、マイクロ波リモートプラズマ処理装置を使って行われることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のうち、いずれか一項記載の半導体装置の製造方法において、
前記シリコン窒化膜を改質する工程は、前記シリコン窒化膜表面に少なくとも窒素ラジカルを供給する工程を含むことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５のうち、いずれか一項記載の半導体装置の製造方法において、
前記プラズマ窒化処理を行う工程の後に、非酸化性ガス雰囲気中で熱処理を行う工程をさらに備えたことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記プラズマ窒化処理を行う工程と前記非酸化性ガス雰囲気中で熱処理を行う工程との間に、酸化性ガス雰囲気中で熱処理を行う工程をさらに備えたことを特徴とする半導体装置の製造方法。
【請求項８】
請求項１〜７のうち、いずれか一項記載の半導体装置の製造方法において、
前記絶縁膜にプラズマ窒化処理を行い、前記絶縁膜をシリコン酸窒化膜に変換する工程をさらに備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特にシリコン窒化膜よりなるゲート絶縁膜を有する超高速半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
超高速動作が要求されるＣＭＯＳ−ＬＳＩなどの半導体集積回路装置では、半導体集積回路装置を構成する電界効果型トランジスタ（ＭＯＳＦＥＴ）が非常に短いゲート長を有することが要求されており、このためＭＯＳＦＥＴの微細化に対して多大の努力がなされている。
【０００３】
このように微細化されたＭＯＳＦＥＴでは、スケーリング則による要請からゲート長の減少に伴ってゲート絶縁膜の膜厚に対しても制限が加えられ、例えばゲート長が０．１μｍを切るような半導体装置では、ゲート絶縁膜の膜厚を酸化膜厚換算で２ｎｍ程度以下に減少させることが求められている。
【０００４】
従来、ゲート絶縁膜としては、一般にリーク電流特性が良好で界面準位密度の低いシリコン酸化膜が使用されている。しかしシリコン酸化膜よりなる従来のゲート絶縁膜では、ゲート絶縁膜の物理膜厚の減少に伴い直接トンネル電流が増加してしまい、このためゲート絶縁膜の膜厚が上記の値よりもさらに減少すると、トンネル電流によるゲートリーク電流が大きな問題になる。ゲートリーク電流が増大すると、例えばゲートオフ時において実質的なリーク電流が生じ、半導体装置の回路が正常に動作しない、あるいは消費電力が増加する等の物理法則に起因する本質的な問題が生じてしまう。
【０００５】
これに対し、従来よりシリコン酸化膜に換えて、ゲート絶縁膜として、物理膜厚が大きくても電気的な換算膜厚が小さいことを特徴とする高誘電率の採用が提案されている。
【０００６】
ゲート容量Ｃは、一般に、Ｃ＝ε０εｋＡ／ｄｋと表される。ただしε０は真空の誘電率、εｋは絶縁膜の比誘電率、Ａは絶縁膜の面積、ｄｋは絶縁膜の膜厚である。ここでシリコン酸化膜より高い比誘電率εＰを有する高誘電体膜をゲート絶縁膜として採用すると、前記高誘電体膜がシリコン酸化膜と同じゲート容量を実現する膜厚ｄＰは、ｄＰ＝εＰ／εＯＸ×ｄＯＸと表される。ただしεＯＸ、ｄＯＸは、それぞれシリコン酸化膜の比誘電率および膜厚である。そこで、このような高誘電体膜をゲート絶縁膜に使うことにより、シリコン酸化膜の比誘電率εＯＸに対する絶縁膜の比誘電率εＰの比を係数として、厚さがｄＯＸのシリコン酸化膜と同等の電気特性を有するゲート絶縁膜を、物理膜厚ｄＰの高誘電体膜を使って、ｄｏｘ＝εｏｘ／εＰ×ｄＰの関係により実現することが可能になる。なお、絶縁膜の膜厚ｄＰをこの式を用いて、シリコン酸化膜の膜厚ｄＯＸに換算したものを酸化膜換算膜厚という。
【０００７】
例えば、ゲート長が０．１μｍを切るような超高速ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　ＭＯＳ）素子を構成するＭＯＳトランジスタのゲート絶縁膜として、比誘電率がシリコン酸化膜に対して２倍のシリコン窒化（Ｓｉ３Ｎ４）膜を用いることが考えられる。シリコン窒化膜は、Ａｌ２Ｏ３やＺｒＯ２，Ｔａ２Ｏ５等の金属酸化膜系の絶縁膜と比較して、ＣＭＯＳ製造工程との整合性がよく、ゲート絶縁膜への適用が容易であるという特長を有している。これにより、例えばゲート絶縁膜の物理膜厚２ｎｍ以上であっても２ｎｍ以下の酸化膜換算膜厚を実現でき、半導体装置の動作速度を向上させることができると同時に、トンネル効果によるゲートリーク電流を抑制することが可能になる。
【０００８】
一方、シリコン基板にシリコン窒化膜を直接積層した場合には、シリコン基板とシリコン窒化膜との界面に窒素が濃集し、チャネル領域を高速で輸送されるキャリアの散乱を生じてしまう現象が知られている。すなわち、このような構成では界面における窒素によりキャリア移動度が劣化し、また同時にシリコン窒化膜中のダングリングボンドによるキャリアの捕獲などにより、半導体装置の閾値特性が不安定になってしまう。
【０００９】
例えばシリコン窒化膜の形成はＣＶＤ（化学気相蒸着）法により行われることが多いが、ＣＶＤ法により形成されたシリコン窒化膜は膜内部に多量の欠陥やダングリングボンド、およびこれらを終端する水素を含んでおり、キャリアが高速で輸送されるチャネル領域に形成されるゲート絶縁膜として適当な膜質を得るのは困難である。またこのような欠陥を解消するために窒素雰囲気中での熱処理を行った場合、窒素原子がシリコン基板との界面にまで拡散してしまい、先に説明したようなキャリアの散乱および移動度の劣化を生じてしまう。さらにダングリングボンドにキャリアが捕獲されることにより、半導体装置の閾値特性が変化してしまう。
【００１０】
このような窒素雰囲気中での熱処理に伴う問題を回避すべく、酸化雰囲気中でＣＶＤシリコン窒化膜を熱処理することも考えられるが、この場合には酸素原子がシリコン基板との界面にまで拡散し、せっかく形成した窒化膜の誘電率を低下させるのみならず、シリコン基板とゲート絶縁膜との界面に酸化膜を形成してしまう。このような酸化膜の形成は、高誘電率のシリコン窒化膜を使った効果を相殺してしまうため、可能な限り抑制する必要がある。
【００１１】
これに対し従来より、シリコン酸化膜表面をプラズマ窒化処理してシリコン窒化膜、より正確にはシリコン酸窒化膜を形成手法が提案されている。例えばＶＬＳＩシンポジウム２００１セッションＴ７Ａ−４を参照。この手法によれば、形成された酸窒化膜内部において窒素原子と酸素原子とが混在し、シリコン基板と酸窒化膜との界面における窒素原子の偏析は生じていない。
【００１２】
図１は、このような酸化膜のプラズマ窒化処理による高誘電率ゲート絶縁膜の形成工程を示す。
【００１３】
図１（Ａ）を参照するに、シリコン基板２０１上には熱酸化膜２０２が例えば２ｎｍの膜厚に形成されており、図１（Ｂ）の工程で前記熱酸化膜２０２に対してプラズマ窒化処理を行うことにより、熱酸化膜２０２が窒素ラジカルＮ＊により窒化され、図１（Ｃ）に示すように酸窒化膜に改変される。
【００１４】
先にも説明したように、このようにして形成された酸窒化膜中においては酸素原子と窒素原子とが混合して存在しており、シリコン基板との界面における窒素原子の偏析は生じない。このため、このようにして形成された酸窒化膜をゲート絶縁膜に使うことにより、チャネル領域を高速で輸送されるキャリアがゲート絶縁膜とシリコン基板との界面に偏析した窒素原子により散乱される問題は生じない。
【００１５】
【発明が解決しようとする課題】
しかしながら、この従来の技術においては、ゲート絶縁膜として形成される膜２０３が酸窒化膜（ＳｉＯＮ膜）であり、シリコン窒化膜と比べると比誘電率が小さく、酸化膜換算膜厚の大幅な減少は望めない。すなわち酸窒化膜の比誘電率は膜中の窒素濃度により左右されるが、ＳｉＯ２膜を窒化処理した場合、膜中には元々酸素原子が存在しているため、窒素原子の導入量には限界がある。
【００１６】
本発明は、上記の問題点に鑑みてなされたもので、本発明の目的は、ゲート絶縁膜のリーク電流の低減を可能とし、ゲート絶縁膜の酸化膜換算膜厚のさらなる減少が可能な半導体装置の製造方法を提供することである。
【００１７】
【課題を解決するための手段】
本発明の一観点によれば、基板上にシリコンと酸素を含む絶縁膜を形成する工程と、前記絶縁膜上にシリコン窒化膜を形成する工程と、プラズマ窒化処理により前記シリコン窒化膜を改質する工程とを含む半導体装置の製造方法が提供される。
【００１８】
本発明によれば、基板上にシリコンと酸素とを含む絶縁膜を形成することにより、基板と前記絶縁膜との界面における窒素原子の偏析を抑制することができ、しかも前記絶縁膜上に比誘電率の大きいシリコン窒化膜を形成することにより、前記絶縁膜とシリコン窒化膜とを含めた膜全体の酸化膜換算膜厚を大きく低減することが可能になる。特に前記シリコンと酸素とを含む絶縁膜の膜厚をシリコン窒化膜の膜厚に比較して小さく抑制することにより、小さな酸化膜換算膜厚を実現することができる。
【００１９】
シリコン窒化膜中には、一般にダングリングボンドや格子欠陥等が多量に存在するが、本発明では形成されたシリコン窒化膜に対してプラズマ窒化処理を行うことにより、活性な窒素ラジカルがシリコン窒化膜中に侵入し、ダングリングボンドや格子欠陥を終端する。その結果、シリコン窒化はＳｉ３Ｎ４の理想的な化学量論組成に近い組成を有し、酸化膜換算膜厚がさらに減少する。その結果、このような膜をゲート絶縁膜に使うことにより、トンネル効果によるゲートリーク電流を抑制しつつ、同時にゲート長の縮小に合わせてゲート絶縁膜の酸化膜換算膜厚を減少させることが可能になる。また、このような構成のゲート絶縁膜は、過加速された電子などのキャリアが侵入してもトラップが少ないため、半導体装置の閾値特性が変動することが少ない。
【００２０】
なお本発明の半導体装置の製造方法は、比較的大きな物理膜厚で小さな酸化膜換算膜厚、あるいは実効膜厚を実現できるため、ＤＲＡＭなどのキャパシタンスの形成に適用した場合、トンネル効果によるリーク電流を抑制しつつ、大きなキャパシタンスを実現することが可能である。
【００２１】
図２は、本発明の原理を説明する。ただし図２中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００２２】
図２（Ａ）を参照するに、シリコン基板２０１上にはシリコン酸化膜やシリコン酸窒化膜などの非常に薄い絶縁膜２１２が形成されており、図２（Ｂ）の工程において、図２（Ａ）の構造上にシリコン窒化膜２１３が堆積される。なお図２（Ａ）の工程において前記絶縁膜２１２は、Ｓｉと酸素とを含み、シリコン基板との界面に界面準位を形成しない、また元素の偏析が生じないような膜でなければならない。一方、前記シリコン窒化膜２１３は、ＣＶＤ法などにより堆積することができる。
【００２３】
このようにして堆積したシリコン窒化膜２１３は一般に内部に×で概略的に示す多量のダングリングボンドや欠陥を含んでおり、その結果、シリコン窒化膜２１３の化学量論組成Ｓｉ３Ｎ４から離れた組成を有することが多い。そこで本発明では図２（Ｃ）の工程において前記シリコン窒化膜２１３に対してプラズマ窒化処理をさらに行い、形成されたシリコン窒化膜２１３中にＮ＊で概略的に示す窒素ラジカルを導入する。導入された窒素ラジカルは前記シリコン窒化膜２１３中の欠陥やダングリングボンドを終端し、その結果、前記シリコン窒化膜２１３は、理想的な化学量論組成Ｓｉ３Ｎ４に近い組成を有し、欠陥やダングリングボンドの濃度が減少した高い品質のシリコン窒化膜２１４に改質される。
【００２４】
本発明では、図２（Ｃ）の工程においてプラズマ窒化処理により窒素ラジカルを発生させている。このようにして形成された窒素ラジカルは密度の高いシリコン窒化膜２１３中であっても効率的に侵入でき、所望の改質を生じる。その際、一部はその下の絶縁膜２１２に到達し、これを窒化する。その結果、膜２１２および２１４を合わせた膜全体の比誘電率が向上する。一方、このようにして導入された窒素ラジカルは、前記絶縁膜２１２と基板２０１との間の界面に窒素の偏析を生じることはなく、従って、このような膜をチャネル長の短い超高速半導体装置のゲート電極に使った場合にも、偏析した窒素原子によるキャリアの散乱が生じることはない。
【００２５】
【発明の実施の形態】
以下、図面に基づいて本発明の実施例を説明する。
（実施例１）
本発明による実施例１は、基板上に熱酸化によりシリコン酸化膜を形成し、次いで、ＣＶＤ法により成膜したシリコン窒化膜をプラズマ窒化処理し、次いで、非酸化性ガス雰囲気中で熱処理を行うものである。
【００２６】
図３（Ａ）〜（Ｄ）および図４（Ｅ）〜（Ｆ）は、一導電型半導体基板、例えばｐ型シリコン基板を用いたＣＭＯＳデバイスの製造工程を示す図である。
【００２７】
図３（Ａ）を参照するに、ｐ型のシリコン基板１１上には、ＬＯＣＯＳ（Ｌｏｃａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法やＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）法等により素子分離領域１２が形成されており、これにより素子領域１３Ａ、１３Ｂが画成される。さらにレジストプロセス（図示せず）により一方の素子領域、例えば素子領域１３Ｂをマスクした状態でイオン注入を行うことにより、Ｂ＋などのｐ型ドーパントイオンを素子領域１３Ａに打込み、ｐ型ウェル領域１５を形成する。同様にして、他方の素子領域１３ＢにＡｓ＋、Ｐ＋などのｎ型ドーパントイオンを打込み、ｎ型ウェル領域１７を形成する。
【００２８】
次に図３（Ｂ）の工程においてレジストプロセス（図示せず）により一方の素子領域１３Ｂをマスクし、イオン注入法により先にｐ型ウェル１５が形成された素子領域１３ＡにＢ＋またはＩｎ＋などのｐ型ドーパントイオンを打ち込み、ｎＭＯＳのチャネルドープ領域１６Ａを形成する。次に、同様にしてｎ型ウェル１７が形成された素子領域１３ＢにＰ＋またはＡｓ＋などのｎ型ドーパントイオンを打込み、ｐＭＯＳのチャネルドープ領域１６Ｂを形成する。
【００２９】
図３（Ｂ）の工程では、さらに前記シリコン基板１１表面のシリコン自然酸化膜をＨＦ処理などによって除去し、さらに熱酸化処理を行うことにより、厚さが１．５ｎｍ以下、より好ましくは０．８ｎｍ以下のシリコン酸化膜１８を形成する。前記熱酸化処理工程は、例えば６００℃〜１１００℃の温度で１分間〜２０分間行われる。その結果、チャネル領域１６Ａ、１６Ｂの表面には熱酸化により、厚さが０．５ｎｍ〜１．５ｎｍのシリコン酸化膜１８が形成される。本実施例では、酸素ガス圧を１０Ｐａ、窒素ガス圧を１０Ｐａに設定し、８５０℃の温度で８分間のアニールを行い、厚さが１．０ｎｍのシリコン酸化膜１８を形成した。
【００３０】
次に図３（Ｃ）の工程でシリコン酸化膜１８および素子分離領域１２上に、シリコン窒化膜１９を、例えば、減圧ＣＶＤ法により、ＣＶＤ装置のチャンバー内圧力を１Ｐａ〜１００Ｐａ、基板温度を６００℃〜８００℃に設定し、シリコン原料としてジクロロシランガスを１ｓｃｃｍ〜１００ｓｃｃｍの流量で、また窒素原料としてアンモニアガスを１ｓｃｃｍ〜１０００ｓｃｃｍの流量で供給する。前記原料ガスを０．５分間〜３０分間供給することにより、図３（Ｂ）の構造上に、図３（Ｃ）に示すように厚さが０．５ｎｍ〜１．５ｎｍのシリコン窒化膜１９を形成する。本実施例では、例えばチャンバー内の圧力を２０Ｐａ、ジクロロシランガスの流量を３０ｓｃｃｍ、アンモニアガスの流量を１５０ｓｃｃｍ、基板を６５０℃に設定して、混合ガスを３分間流し、厚さ１．３ｎｍのシリコン窒化膜１９を形成した。
【００３１】
このようにしてＣＶＤ法により作製されたシリコン窒化膜１９には、一般に多量の欠陥、すなわちダングリングボンド（図３（Ｃ）に模式的に「×」で示す）が存在している。
【００３２】
そこで本実施例では図３（Ｄ）の工程において、図３（Ｃ）のシリコン窒化膜１９に対してプラズマ窒化処理を行う。本実施例では、リモートプラズマ窒化装置を用いた。
【００３３】
図５は、リモートプラズマ窒化処理装置の要部構成を示した図である。
【００３４】
図５を参照するに、リモートプラズマ窒化装置１００は、基板１０３を処理する処理チャンバー１０２と、前記処理チャンバー１０２の外に配置されるリモートプラズマ発生装置１０１とより構成されている。リモートプラズマ発生装置１０１には窒素ガスが供給され、マイクロ波によりこれを励起することで窒素ラジカルおよび窒素イオンが形成される。形成された窒素ラジカルおよび窒素イオンは前記処理チャンバー１０２に送られ、ステージ１０４上に配置された基板１０３の表面を窒化処理する。
【００３５】
例えば、０．５ｋＷ〜３ｋＷのマイクロ波パワーにより発生されたプラズマにＮ２ガスとＨｅガスを、例えば、それぞれ１０００ｓｃｃｍ、２０００ｓｃｃｍ供給し、窒素ラジカルおよび窒素イオンを発生させる。形成された窒素ラジカルおよび窒素イオンは、２０〜６００℃の温度範囲で加熱された基板上においてシリコン窒化膜１９に到達し、これを改質する。その際、基板温度が６００℃を超えると、窒素がシリコン窒化膜１９から拡散し、シリコン酸化膜１８とシリコン基板１１の界面に達し、ＭＯＳトランジスタのキャリア移動度を劣化させてしまう。本実施例では、３ｋＷの出力でプラズマを発生させ、窒素ラジカルおよび窒素イオンを６０秒間流し、基板温度を５５０℃としている。
【００３６】
このプラズマ窒化処理により、シリコン窒化膜１９に侵入した窒素ラジカルおよび窒素イオンがシリコン窒化膜１９のダングリングボンドを終端する。したがって、シリコン酸化膜１８およびシリコン窒化膜１９よりなるゲート絶縁膜のリーク電流を低減することができ、さらなるゲート絶縁膜の酸化膜換算膜厚の低減が可能となる。
【００３７】
図３（Ｄ）の工程では、さらに前記窒化処理の後、例えばＮ２ガス、あるいはＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅなどの不活性ガスよりなる非酸化性ガス雰囲気中で基板を熱処理する。
【００３８】
より具体的には、前記熱処理は、非酸化性ガス雰囲気中で基板を６００℃〜１１００℃の温度範囲に加熱し、５〜１８０秒間の範囲でアニールを行う。熱処理は、これらの条件の範囲内で、より高温で短時間に熱処理を行うことが好ましい。このような制御された条件下で熱処理を行うことにより、シリコン窒化膜１９中などの窒素原子の基板界面への拡散を抑制しつつ、シリコン窒化膜１９中における結晶格子の乱れを除去することができる。この熱処理は、短時間で所望の基板温度に到達することができる、ハロゲンランプを用いたＲＴＰ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ｐｒｏｃｅｓｓ）装置やファーネスＲＴＰ装置などを用いて行うことが好ましい。本実施例では、Ｎ２ガス雰囲気中で、１０５０℃に加熱して、１０秒間アニールを行った。
【００３９】
この熱処理により、シリコン窒化膜１９にプラズマ窒化処理によって生じた損傷、例えば結晶格子の乱れが除去されるとともに、過剰に残留している窒素がシリコン窒化膜１９の外部に放出される。したがって、シリコン窒化膜１９が緻密化され、ゲート絶縁膜のリーク電流をさらに低減することができる。
【００４０】
図４（Ｅ）を参照するに、次に、基板を別のＣＶＤ装置のチャンバーに移し、シリコン窒化膜１９上に、ポリシリコン膜２０を形成する。例えば、減圧ＣＶＤ法により、チャンバー内の圧力を１０Ｐａ〜５０Ｐａ、基板を６００℃〜６５０℃の範囲で加熱して、モノシランガスの流量を５０ｓｃｃｍ〜３００ｓｃｃｍに設定する。モノシランガスを５分間〜６０分間流し、厚さ２０ｎｍ〜２００ｎｍのポリシリコン膜２０を形成する。本実施例では、チャンバー内の圧力を４０Ｐａ、基板温度を６２０℃、モノシランガスの流量２００ｓｃｃｍに設定した。モノシランガスを２０分間流し、厚さ１１０ｎｍのポリシリコン膜２０を形成した。
【００４１】
図４（Ｆ）を参照するに、次に、前記ポリシリコン膜２０をフォトリソグラフィ法によりパターニングし、前記絶縁膜１８およびシリコン窒化膜１９上にポリシリコンゲート膜２０を有するゲート電極構造２１を形成する。次に、イオン注入法により前記ゲート電極構造２１をマスクに前記ｎチャネル領域１３ＡにＡｓイオン、ｐチャネル領域１３ＢにＢイオンを打込み、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）領域２２を、前記シリコン基板１１中、前記ゲート電極構造２１の両側に形成する。
【００４２】
次に、ゲート電極２１の両側壁面上にＣＶＤ法およびエッチバック法により、例えばＳｉＯ２から構成されるサイドウォール絶縁膜２３を形成する。
【００４３】
次に、イオン注入法により前記ｎチャネル領域１３ＡにＡｓイオンを打込み、ｐチャネル領域１３ＢにＢイオンを打込み、ソース／ドレイン領域２４を形成する。
【００４４】
以上により、図４（Ｆ）に示すように、シリコン酸化膜１８、シリコン窒化膜１９がこの順に積層されたゲート絶縁膜が形成され、ＣＭＯＳデバイスが形成される。
【００４５】
上述したように、シリコン酸化膜１８上に形成されたシリコン窒化膜１９は、シリコン窒化膜１９中のダングリングボンドが、プラズマ窒化処理により窒素ラジカルや窒素イオンで終端され安定化される。したがってゲート絶縁膜のリーク電流を低減することができる。よって、さらなるゲート絶縁膜の薄膜化が可能となる。また、非酸化性ガス雰囲気中で熱処理を行うことにより、プラズマ窒化処理によって生じた損傷を除去することができ、シリコン窒化膜１９が緻密化され、ゲート絶縁膜のリーク電流をさらに低減することができる。
【００４６】
（実施例２）
本発明による実施例２は、実施例１の処理に加え、シリコン酸化膜１８に対してもプラズマ窒化処理を行うものである。
【００４７】
図６および図７は、一導電型半導体基板、例えばｐ型基板を用いたＣＭＯＳデバイスの製造工程を示す図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００４８】
図６（Ａ）および（Ｂ）を参照するに、実施例１と同様にして、ｎ型のシリコン基板１１上に、素子分離領域１２を設け、素子領域１３Ａ、１３Ｂを形成し、一方の素子領域１３Ａにｐウェル領域１５、他方の素子領域１３Ｂにｎウェル領域１７を形成する。そして、素子領域１３Ａ、１３Ｂにそれぞれチャネルドープ領域１６Ａ、１６Ｂを形成し、熱酸化によりシリコン酸化膜１８を形成する。本実施例では、８５０℃で８分間のアニールを行い、厚さ１．０ｎｍのシリコン酸化膜１８を形成した。
【００４９】
本実施例では次に図６（Ｃ）の工程において前記シリコン酸化膜１８に対してプラズマ窒化処理を、図８に示すリモートプラズマ窒化装置を用いて行う。
【００５０】
図８は、リモートプラズマ窒化装置の要部構成を示した図である。
【００５１】
図８を参照するに、リモートプラズマ窒化装置１１０は、図５に示すリモートプラズマ窒化装置１００のプラズマ発生装置１０１にイオンフィルタ１１１を設けた構成となっており、それ以外は同様の構成を有する。イオンフィルタ１１１は、金属などの導電性のメッシュで構成され、さらに接地されている。イオンフィルタ１１１は、プラズマ発生装置１０１で発生した窒素ラジカルおよび窒素イオンの流路に設けられ、荷電粒子である窒素イオンのみをトラップする。したがって、窒素ラジカルのみがチャンバーに流れるようになっている。
【００５２】
例えば、０．５ｋＷ〜３ｋＷのマイクロ波パワーにより発生されたプラズマ中にＮ２ガスとＨｅガスをそれぞれ１０００ｓｃｃｍ、２０００ｓｃｃｍの流量で供給し、窒素ラジカルおよび窒素イオンを発生させる。その際、このようにして発生した窒素ラジカルおよび窒素イオンはイオンフィルタ１１１を通され、その結果、窒素イオンが除去される。従って、本実施例では処理チャンバー１０２内の基板表面には窒素ラジカルＮ＊のみが供給される。
【００５３】
そこで基板を２０℃〜６００℃の温度範囲に加熱し、窒素ラジカルＮ＊を前記シリコン酸化膜１８と反応させる。本実施例では、３ｋＷの出力でプラズマを発生させ、窒素ラジカルのみを６０秒間流し、基板温度を５５０℃とした。この処理により、シリコン酸化膜１８の表面側の厚さ０．５ｎｍをシリコン酸窒化膜３１に変換した。シリコン酸窒化膜３１はシリコン酸化膜１８より比誘電率が高いので酸化膜換算膜厚を低減することができ、この処理はゲート絶縁膜の薄膜化に好適である。
【００５４】
本実施例では、図８に示すようにイオンフィルタ１１１によりイオンを除去しているため、チャネル領域に直接に隣接するシリコン酸化膜１８をプラズマ窒化する際に、荷電粒子が膜中に導入されることがなく、半導体装置の閾値特性が安定する。
【００５５】
図６（Ｄ）を参照するに、シリコン酸窒化膜３１上に、実施例１と同様にして、シリコン窒化膜１９を形成する。本実施例では基板を６５０℃に加熱して混合ガスを１分間流し、厚さ１．０ｎｍのシリコン窒化膜１９を形成した。
【００５６】
図７（Ｅ）を参照するに、次に、シリコン窒化膜１９に対して、実施例１と同様にして、プラズマ窒化処理を行う。本実施例では、３ｋＷの出力でプラズマを発生させ、窒素ラジカルのみを６０秒間流し、基板温度を５５０℃とした。このプラズマ窒化処理により、シリコン窒化膜１９のダングリングボンドに窒素が結合し、良質なシリコン窒化膜１９が形成される。
【００５７】
次に、実施例１と同様にして、非酸化性ガス雰囲気中で基板をアニールする。本実施例では、Ｎ２ガス雰囲気中で、１０５０℃に加熱して、１０秒間アニールを行った。
【００５８】
図７（Ｆ）を参照するに、次に、シリコン窒化膜１９上に、実施例１と同様にして、ポリシリコン膜２０を形成する。本実施例では、基板を６２０℃で加熱して、モノシランガスを２０分間流し、厚さ１１０ｎｍのポリシリコン膜２０を形成した。
【００５９】
図７（Ｇ）を参照するに、次に、実施例１と同様にして、ゲート電極領域２１、ＬＤＤ領域２２、サイドウォール２３、およびソース／ドレイン領域２４を形成する。
【００６０】
以上により、図７（Ｇ）に示すように、シリコン酸化膜１８、シリコン酸窒化膜３１、シリコン窒化膜１９がこの順に積層されたゲート絶縁膜が形成され、ＣＭＯＳデバイスが形成される。
【００６１】
上述したように、シリコン酸化膜１８の一部をシリコン窒化処理によりシリコン酸窒化膜３１に変換したことにより、シリコン酸窒化膜はシリコン酸化膜より非誘電率が高いので、酸化膜換算膜厚を低減することができる。またプラズマ窒化処理により、シリコン窒化膜１９のダングリングボンドが窒素ラジカルで終端され膜質が改善される。したがって、ゲートリーク電流を低減することができ、さらなるゲート絶縁膜の薄膜化が可能となる。
【００６２】
（実施例３）
本発明による実施例３は、実施例１の処理に加え、プラズマ窒化処理と非酸化性ガス雰囲気中の熱処理との間に、シリコン窒化膜１９に対して酸化性ガス雰囲気中で熱処理を行う例である。実施例１と重複する処理については、説明を省略する。
【００６３】
実施例１において、シリコン窒化膜１９にプラズマ窒化処理をした後、酸化性ガス雰囲気中で、基板を熱処理する。酸化性ガスは、例えば、ＮＯ、Ｎ２Ｏ、Ｏ２などである。基板を７００℃〜１１００℃の温度範囲に加熱し、３秒間〜６０秒間の範囲で熱処理を行う。熱処理装置は、例えば、ＲＴＰ装置等が用いられる。
【００６４】
次に、実施例１と同様の処理を行い、シリコン酸化膜、シリコン窒化膜がこの順に積層されたゲート絶縁膜が形成され、ＣＭＯＳデバイスが形成される。
【００６５】
実施例３によれば、プラズマ窒化処理がされたシリコン窒化膜１９の最表面には、Ｓｉ原子とＮ原子とが未結合のダングリングボンドがなおも存在する。かかるダングリングボンドは、ＭＯＳトランジスタのフラットバンドシフトを発生させ、また、ＭＯＳトランジスタの閾値電圧の分布を大きくしてしまう。このシリコン窒化膜１９を酸化性ガス雰囲気で熱処理することにより、かかるダングリングボンドを酸素により終端でき、シリコン窒化膜１９をより安定化することができる。したがって、ＭＯＳトランジスタ等のフラットバンドシフトを補償しつつ、リーク電流をさらに低減することができる。
【００６６】
図９は、ゲートリーク電流と酸化膜換算膜厚との関係を示した図である。図９には、本発明による実施例１、本発明によらない比較例１、「従来の技術」の欄で示した従来技術２〜４、およびシリコン酸化膜のみのゲート絶縁膜の例を示した。比較例１は、実施例１においてプラズマ窒化処理および非酸化性ガス雰囲気中でのアニールを行っていない例である。
【００６７】
図９を参照するに、ゲートリーク電流と酸化膜換算膜厚の関係は、シリコン酸化膜のみからなるゲート絶縁膜のデータが示すように、酸化膜換算膜厚が厚くなる程、ゲートリーク電流は低くなっている。プラズマ窒化処理および非酸化性ガス雰囲気中でのアニールを行っていない比較例１は、ゲートリーク電流が９Ａ／ｃｍ２に対して、ほぼ同様の酸化膜換算膜厚を有する実施例１は、ゲートリーク電流が０．６Ａ／ｃｍ２となっており、ゲートリーク電流が極めて低いことがわかる。
【００６８】
また、実施例１は、従来技術２〜４あるいはシリコン酸化膜のみのゲート絶縁膜に対しても、酸化膜換算膜厚の相違を考慮すると、ゲートリーク電流が極めて低いことがわかる。すなわち実施例１のゲート絶縁膜は、ゲートリーク電流が極めて低減されており、ゲート絶縁膜として極めて好適であることがわかる。さらに、実施例１のゲート絶縁膜は薄膜化が可能であり、スケーリング則に沿ったさらなるＣＭＯＳデバイスの小型化が実現できる。
【００６９】
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。本実施例では、ゲート絶縁膜に適用した場合について説明したが、本発明によるゲート絶縁膜の製造方法は、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等のキャパシタの製造方法にも適用することができる。
【００７０】
また、実施例２と実施例３を組み合わせてもよい。さらに、実施例１から３おいてシリコン窒化膜１９に対して、窒素イオンおよび窒素ラジカルによるプラズマ処理について説明したが、窒素ラジカルのみの処理でもよい。
【００７１】
以上、本発明を好ましい実施例について説明したが、本発明は特許請求の範囲に記載された要旨内で様々な変形・変更が可能である。
（付記１）　シリコン基板上にシリコンと酸素を含む絶縁膜を形成する工程と、
前記絶縁膜上にシリコン窒化膜を堆積する工程と、
プラズマ窒化処理により前記シリコン窒化膜を改質する工程とを含むことを特徴とする半導体装置の製造方法。
（付記２）　シリコン基板上のゲート領域を覆うようにシリコンと酸素を含む絶縁膜を形成する工程と、
前記絶縁膜上にシリコン窒化膜を堆積する工程と、
プラズマ窒化処理により前記シリコン窒化膜を改質する工程と、
さらにゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
（付記３）　付記１または２記載の半導体装置の製造方法において、
前記絶縁膜はシリコン酸化膜であることを特徴とする半導体装置の製造方法。
（付記４）　付記１〜３のうち、いずれか一項記載の半導体装置の製造方法において、
前記絶縁膜はシリコン熱酸化膜であることを特徴とする半導体装置の製造方法。
（付記５）　付記１〜４のうち、いずれか一項記載の半導体装置の製造方法において、
前記プラズマ窒化処理は、マイクロ波リモートプラズマ処理装置を使って行われることを特徴とする半導体装置の製造方法。
（付記６）　付記１〜５のうち、いずれか一項記載の半導体装置の製造方法において、
前記シリコン窒化膜を改質する工程は、前記シリコン窒化膜表面に少なくとも窒素ラジカルを供給する工程を含むことを特徴とする半導体装置の製造方法。
（付記７）　付記１〜６のうち、いずれか一項記載の半導体装置の製造方法において、
前記シリコン窒化膜を改質する工程は、前記シリコン窒化膜表面に窒素ラジカルと窒素イオンとを供給する工程を含むことを特徴とする半導体装置の製造方法。
（付記８）　付記１〜７のうち、いずれか一項に記載の半導体装置の製造方法において、
前記プラズマ窒化処理を行う工程の後に、非酸化性ガス雰囲気中で熱処理を行う工程をさらに備えたことを特徴とする半導体装置の製造方法。
（付記９）　付記８記載の半導体装置の製造方法において、
前記プラズマ窒化処理を行う工程と前記非酸化性ガス雰囲気中で熱処理を行う工程との間に、酸化性ガス雰囲気中で熱処理を行う工程をさらに備えたことを特徴とする半導体装置の製造方法。
（付記１０）　付記１〜９のうち、いずれか一項記載の半導体装置の製造方法において、
前記絶縁膜にプラズマ窒化処理を行い、前記絶縁膜をシリコン酸窒化膜に変換する工程をさらに備えたことを特徴とする半導体装置の製造方法。
（付記１１）　付記１０記載の半導体装置の製造方法において、
前記絶縁膜のプラズマ窒化処理は、マイクロ波リモートプラズマ処理装置を使い、発生した窒素ラジカルを、イオンフィルタを介して前記基板表面に供給する工程を含むことを特徴とする半導体装置の製造方法。
（付記１２）　付記８または９記載の半導体装置の製造方法において、
前記非酸化性ガス雰囲気中での熱処理処理は、６００℃から１１００℃の範囲の基板温度で実行されることを特徴とする半導体装置の製造方法。
（付記１３）　付記１〜１２のうち、いずれか１項記載の半導体装置の製造方法において、
前記シリコン窒化膜は、化学気相蒸着法により堆積されることを特徴とする半導体装置の製造方法。
（付記１４）　付記１〜１３のうち、いずれか１項記載の半導体装置の製造方法において、
前記プラズマ窒化処理は、２０℃から６００℃の範囲の基板温度で実行されることを特徴とする半導体装置の製造方法。
【００７２】
【発明の効果】
本発明によれば、基板上にシリコンと酸素とを含む絶縁膜を形成することにより、基板と前記絶縁膜との界面における窒素原子の偏析を抑制することができ、しかも前記絶縁膜上に比誘電率の大きいシリコン窒化膜を形成することにより、前記絶縁膜とシリコン窒化膜とを含めた膜全体の酸化膜換算膜厚を大きく低減することが可能になる。特に前記シリコンと酸素とを含む絶縁膜の膜厚をシリコン窒化膜の膜厚に比較して小さく抑制することにより、小さな酸化膜換算膜厚を実現することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、従来のプラズマ窒化処理によるシリコン酸化膜の改質処理を示す図である。
【図２】（Ａ）〜（Ｃ）は、本発明の原理を説明する図である。
【図３】（Ａ）〜（Ｄ）は、実施例１のＣＭＯＳデバイスの製造工程（その一）を示す図である。
【図４】（Ｅ）〜（Ｆ）は、実施例１のＣＭＯＳデバイスの製造工程（その二）を示す図である。
【図５】実施例１のリモートプラズマ窒化装置の要部構成を示した図である。
【図６】（Ａ）〜（Ｄ）は、実施例２のＣＭＯＳデバイスの製造工程（その一）を示す図である。
【図７】（Ｅ）〜（Ｇ）は、実施例２のＣＭＯＳデバイスの製造工程（その二）を示す図である。
【図８】実施例２のリモートプラズマ窒化装置の要部構成を示した図である。
【図９】ゲートリーク電流と酸化膜換算膜厚との関係を示した図である。
【符号の説明】
１１　　　シリコン基板
１２　　　素子分離領域
１３Ａ、１３Ｂ　　　素子領域
１５　　　ｐウェル領域
１６Ａ、１６Ｂ　　　チャネルドープ領域
１７　　　ｎウェル領域
１８　　　シリコン酸化膜
１９　　　シリコン窒化膜
２０　　　ポリシリコン膜
２１　　　ゲート電極
２２　　　ＬＤＤ領域
２３　　　サイドウォール絶縁膜
２４　　　ソース／ドレイン領域
３１　　　シリコン酸窒化膜
１００、１１０　　　リモートプラズマ窒化装置
【図１】
2004022902.tif 000003
【図２】
2004022902.tif 000004
【図３】
2004022902.tif 000005
【図４】
2004022902.tif 000006
【図５】
2004022902.tif 000007
【図６】
2004022902.tif 000008
【図７】
2004022902.tif 000009
【図８】
2004022902.tif 000010
【図９】
2004022902.tif 000011