(57)【要約】【課題】電力の損失が少なく、かつ、どのような負荷に対してもリレー接点でのスパーク発生等を防止する。【解決手段】電磁リレー１２は、交流電圧Ｐを出力する電源１４と負荷１６とを接続する接点１８と、接点１８を制御信号ＲＬに応じて開閉するコイル２０とを有する。本実施形態のリレー接点保護回路１０は、電磁リレー１２に用いられ、リレー駆動信号ＲＬ’を入力するとともに、リレー駆動信号ＲＬ’に基づき、制御信号ＲＬを交流電圧Ｐのゼロクロス点で出力する。接点１８の開閉時の交流電圧Ｐをゼロにできるため、接点１８の開時に発生するスパークや、接点の閉時に発生する突入電流を抑えることができる。【選択図】　　　　図１
2004111240.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を出力する電源と負荷とを接続する接点とこの接点を制御信号に応じて開閉するコイルとを有する電磁リレーに用いられ、
リレー駆動信号を入力するとともにこのリレー駆動信号に基づき、前記接点を閉路する制御信号及び前記接点を開路する制御信号の少なくとも一方を、前記交流電圧のゼロクロス点で前記電磁リレーへ出力する、
リレー接点保護回路。
【請求項２】
前記交流電圧のゼロクロス点に同期したクロックパルスを生成するクロックパルス生成回路と、
前記リレー駆動信号及び前記クロックパルスを入力するとともに当該リレー駆動信号を当該クロックパルスを入力するまで遅らせて前記制御信号として出力する遅延回路と、
を備えた請求項１記載のリレー接点保護回路。
【請求項３】
電源と負荷とを接続する接点とこの接点を第一の制御信号に応じて開閉するコイルとを有する電磁リレーに用いられ、
前記接点に並列に接続された一対の主電極とこれらの主電極を第二の制御信号に応じて開閉する制御電極とを有する半導体スイッチと、
リレー駆動信号を入力し、このリレー駆動信号に基づき前記第一及び第二の制御信号をそれぞれ前記電磁リレー及び前記半導体スイッチへ出力するとともに、前記接点を閉路する第一の制御信号と前記主電極を閉路する第二の制御信号とを同時に出力する機能及び前記接点を開路する第一の制御信号と前記主電極を閉路する第二の制御信号とを同時に出力する機能の少なくとも一方を有する制御回路と、
を備えたリレー接点保護回路。
【請求項４】
前記電源は交流電圧を出力するものであり、
前記制御回路は、前記第一の制御信号と前記第二の制御信号とを前記交流電圧のゼロクロス点で同時に出力する同期化回路を備えた、
請求項３記載のリレー接点保護回路。
【請求項５】
前記同期化回路は、
前記交流電圧のゼロクロス点に同期したクロックパルスを生成するクロックパルス生成回路と、
前記リレー駆動信号及び前記クロックパルスを入力するとともに当該リレー駆動信号を当該クロックパルスを入力するまで遅らせて前記第一及び第二の制御信号として出力する遅延回路とを備えた、
請求項４記載のリレー接点保護回路。
【請求項６】
前記制御回路は、前記主電極を閉路する第二の制御信号を出力してから一定時間経過後に前記主電極を開路する第二の制御信号を出力するパルス幅設定回路を更に備え、
前記クロックパルス生成回路は、前記交流電圧が正から負に変わるゼロクロス点又は負から正に変わるゼロクロス点のどちらか一方でのみ前記クロックパルスを生成し、
前記半導体スイッチが逆阻止三端子型のサイリスタであり、前記主電極がアノード電極及びカソード電極であり、前記制御電極がゲート電極であり、前記第二の制御信号を前記ゲート電極に入力した時に突入電流又はサージ電流が流れる向きに前記アノード電極及び前記カソード電極が接続された、
請求項５記載のリレー接点保護回路。
【請求項７】
前記制御回路は、前記主電極を閉路する第二の制御信号を出力してから一定時間経過後に前記主電極を開路する第二の制御信号を出力するパルス幅設定回路を更に備え、
前記クロックパルス生成回路は、前記交流電圧が正から負に変わるゼロクロス点及び負から正に変わるゼロクロス点の両方で前記クロックパルスを生成し、
前記半導体スイッチが双方向三端子型のサイリスタであり、前記主電極がアノード電極及びカソード電極であり、前記制御電極がゲート電極である、
請求項５記載のリレー接点保護回路。
【請求項８】
電源と負荷とを接続する接点とこの接点を第一の制御信号に応じて開閉するコイルとを有する電磁リレーと、
請求項３乃至７のいずれかに記載のリレー接点保護回路と、
を備えたハイブリッドリレー。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電磁リレーの接点に発生するスパーク等を防止するためのリレー接点保護回路、及びこれを用いたハイブリッドリレーに関する。
【０００２】
【従来の技術】
図１４は次の特許文献１に開示されている従来のリレー接点保護回路を示す回路図であり、図１４［１］は第一例、図１４［２］は第二例である。以下、この図面に基づき説明する。
【０００３】
【特許文献１】
実用新案登録第２６００９９７号公報（第３頁の図２及び図３）
【０００４】
従来のリレー接点保護回路８０は、コンデンサＣと抵抗器Ｒとの直列回路からなる。図１４［１］の第一例では、交流電源８２と負荷８４との間にリレー接点８６が接続され、リレー接点８６に並列にリレー接点保護回路８０が接続されている。図１４［２］の第二例では、交流電源８２と負荷８４との間にリレー接点８６が接続され、負荷８４に並列にリレー接点保護回路８０が接続されている。リレー接点保護回路８０が無い場合、リレー接点８６を開路した時に、負荷８４のインダクタンスに起因して接点８６にスパーク（アーク放電）が発生することがある。そこで、リレー接点保護回路８０を設けて、サージ電流をリレー接点保護回路８０に流すことにより、リレー接点８６を保護している。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のリレー接点保護回路８０では次のような問題があった。
【０００６】
（１）リレー接点保護回路８０に常に交流電流が流れるため、電力の損失が大きかった。
【０００７】
（２）コンデンサＣの容量値及び抵抗器Ｒの抵抗値について、その設定が難しい。その理由は、負荷８４の種類によって負荷８４のインダクタンスが異なることに加え、同じ種類の負荷８４であっても配線等によってインダクタンスが異なるからである。したがって、負荷８４によっては、リレー接点８６でのスパーク発生を防止することが難しかった。
【０００８】
【発明の目的】
そこで、本発明の目的は、電力の損失が少なく、かつ、どのような負荷に対してもリレー接点でのスパーク発生を防止できる、リレー接点保護回路及びこれを用いたハイブリッドリレーを提供することにある。
【０００９】
【課題を解決するための手段】
電磁リレーは、交流電圧を出力する電源と負荷とを接続する接点と、この接点を制御信号に応じて開閉するコイルとを有する。請求項１記載に係るリレー接点保護回路は、このような電磁リレーに用いられ、リレー駆動信号を入力するとともに、このリレー駆動信号に基づき、接点を閉路する制御信号及び接点を開路する制御信号の少なくとも一方を、交流電圧のゼロクロス点で電磁リレーへ出力する。ここでいう「電磁リレー」には電磁接触器等も含まれる。「接点を閉路する制御信号及び接点を開路する制御信号の少なくとも一方」とは、「接点を閉路する制御信号のみ」、「接点を開路する制御信号のみ」又は「接点を閉路する制御信号及び接点を開路する制御信号の両方」のいずれか、という意味である。
【００１０】
リレー駆動信号及び制御信号には、それぞれ接点を閉路する信号と接点を開路する信号との二種類がある。リレー接点保護回路は、リレー駆動信号を入力すると、すぐには制御信号を出力せずに、交流電圧がゼロになった時に制御信号を出力する。制御信号を入力した電磁リレーは、コイルを励磁又は消磁して、接点を開路又は閉路する。接点の開閉時は、交流電圧がゼロであるため、接点の閉時に発生する突入電流や、接点の開時に発生するスパークが抑えられる。このとき、交流電圧と交流電流との位相差が小さいほど、交流電圧ゼロ時の交流電流が小さくなるので、その効果も大きくなる。
【００１１】
また、本発明は簡単な電子部品で構成できるので、電力用部品で構成され交流電流が常に流れる従来技術に比べて、消費電力を低減できる。更に、従来技術と異なり負荷ごとの面倒な設定が不要であるので、どのような負荷に対しても有効である。
【００１２】
請求項２記載のリレー接点保護回路は、請求項１記載のリレー接点保護回路において、クロックパルス生成回路及び遅延回路を備えている。クロックパルス生成回路は、交流電圧のゼロクロス点に同期したクロックパルスを生成する。遅延回路は、リレー駆動信号及びクロックパルスを入力するとともに、リレー駆動信号をクロックパルスを入力するまで遅らせて制御信号として出力する。
【００１３】
リレー駆動信号を入力するとともにリレー駆動信号に基づき制御信号を交流電圧のゼロクロス点で出力する機能が、クロックパルス生成回路及び遅延回路という簡単な構成で実現される。
【００１４】
電磁リレーは、電源と負荷とを接続する接点と、この接点を第一の制御信号に応じて開閉するコイルとを有する。請求項３記載のリレー接点保護回路は、このような電磁リレーに用いられ、半導体スイッチ及び制御回路を備えている。半導体スイッチは、接点に並列に接続された一対の主電極と、これらの主電極を第二の制御信号に応じて開閉する制御電極とを有する。制御回路は、リレー駆動信号を入力し、このリレー駆動信号に基づき第一及び第二の制御信号をそれぞれ電磁リレー及び半導体スイッチへ出力するとともに、接点を閉路する第一の制御信号と主電極を閉路する第二の制御信号とを同時に出力する機能及び接点を開路する第一の制御信号と主電極を閉路する第二の制御信号とを同時に出力する機能の少なくとも一方を有する。ここでいう「電磁リレー」には電磁接触器等も含まれる。半導体スイッチは、後述する逆阻止三端子型サイリスタ及び双方向三端子型サイリスタの他にも、トランジスタ等で構成してもよい。「接点を閉路する第一の制御信号と主電極を閉路する第二の制御信号とを同時に出力する機能及び接点を開路する第一の制御信号と主電極を閉路する第二の制御信号とを同時に出力する機能の少なくとも一方」とは、「接点を閉路する第一の制御信号と主電極を閉路する第二の制御信号とを同時に出力する機能のみ」、「接点を開路する第一の制御信号と主電極を閉路する第二の制御信号とを同時に出力する機能のみ」又は「接点を閉路する第一の制御信号と主電極を閉路する第二の制御信号とを同時に出力する機能及び接点を開路する第一の制御信号と主電極を閉路する第二の制御信号とを同時に出力する機能の両方」のいずれか、という意味である。
【００１５】
リレー駆動信号及び第一の制御信号には、それぞれ接点を閉路する信号と接点を開路する信号との二種類がある。第二の制御信号には、主電極を閉路する信号と主電極を開路する信号との二種類がある。制御回路は、リレー駆動信号を入力すると、第一及び第二の制御信号を同時に電磁リレー及び半導体スイッチへ出力する。このとき、電磁リレーが機械的動作であるのに対し半導体スイッチが電子的動作であるという違いにより、電磁リレーの動作よりも半導体スイッチの動作の方が速い。例えば、電磁リレーが数［ｍｓ］であるのに対して、半導体スイッチは数［μｓ］である。したがって、接点を閉路するときに負荷の容量等に起因して発生する突入電流は、先に閉路された主電極を流れるため、接点での溶着が抑えられる。また、接点を開路したときに負荷のインダクタンス等に起因して接点に高電圧が発生しても、閉路された主電極をサージ電流が流れるため、接点でのスパークの発生が抑えられる。
【００１６】
請求項４記載のリレー接点保護回路は、請求項３記載のリレー接点保護回路において、電源が交流電圧を出力するものであり、制御回路が同期化回路を備えている。この同期化回路は、第一の制御信号と第二の制御信号とを、交流電圧のゼロクロス点で同時に出力する。
【００１７】
制御回路がリレー駆動信号を入力すると、同期化回路は、すぐには制御信号を出力せずに交流電圧がゼロになった時に、接点を開路する第一の制御信号と主電極を閉路する第二の制御信号とを出力する。接点の開路時は、交流電圧がゼロであるので、接点での溶着やスパークの発生が容易に抑えられる。このとき、交流電圧と交流電流との位相差が小さいほど、交流電圧ゼロ時の交流電流が小さくなるので、その効果も大きくなる。
【００１８】
請求項５記載のリレー接点保護回路は、請求項４記載のリレー接点保護回路において、同期化回路がクロックパルス生成回路及び遅延回路を備えている。クロックパルス生成回路は、交流電圧のゼロクロス点に同期したクロックパルスを生成する。遅延回路は、リレー駆動信号及びクロックパルスを入力するとともに、リレー駆動信号をクロックパルスを入力するまで遅らせて第一及び第二の制御信号として出力する。
【００１９】
リレー駆動信号を入力するとともにリレー駆動信号に基づき第一及び第二の制御信号を交流電圧のゼロクロス点で出力する機能が、クロックパルス生成回路及び遅延回路という簡単な構成で実現される。
【００２０】
請求項６記載のリレー接点保護回路は、請求項５記載のリレー接点保護回路において、制御回路がパルス幅設定回路を更に備えている。パルス幅設定回路は、主電極を閉路する第二の制御信号を出力してから一定時間経過後に、主電極を開路する第二の制御信号を出力するものである。また、クロックパルス生成回路は、交流電圧が正から負に変わるゼロクロス点又は負から正に変わるゼロクロス点のどちらか一方でのみ、クロックパルスを生成する。更に、半導体スイッチが逆阻止三端子型のサイリスタであり、主電極がアノード電極及びカソード電極であり、制御電極がゲート電極であり、第二の制御信号をゲート電極に入力した時に突入電流又はサージ電流が流れる向きにアノード電極及びカソード電極が接続されている。
【００２１】
リレー駆動信号及び第一の制御信号には、それぞれ例えば接点を閉路する信号と接点を開路する信号との二種類がある。第二の制御信号には、例えばサイリスタ（アノード電極及びカソード電極）を閉路する信号とサイリスタを開路する信号との二種類がある。制御回路は、リレー駆動信号を入力すると、第一及び第二の制御信号をそれぞれ電磁リレー及びサイリスタへ出力する。このとき、接点を開路する第一の制御信号と、サイリスタを閉路する第二の制御信号とについては、これらを同時に出力する。したがって、接点を開路したときに負荷のインダクタンス等に起因して接点に高電圧が発生しても、閉路されたサイリスタをサージ電流が流れるため、接点でのスパークの発生が抑えられる。
【００２２】
また、パルス幅設定回路が、サイリスタを閉路する第二の制御信号を出力してから一定時間経過後に、サイリスタを開路する第二の制御信号を出力しても、サイリスタの特性によってサージ電流がゼロになるまでサイリスタが導通し続けるので、接点でのスパークの発生が確実に抑えられる。
【００２３】
請求項７記載のリレー接点保護回路は、請求項５記載のリレー接点保護回路において、制御回路がパルス幅設定回路を更に備えている。パルス幅設定回路は、主電極を閉路する第二の制御信号を出力してから一定時間経過後に、主電極を開路する第二の制御信号を出力するものである。また、クロックパルス生成回路は、交流電圧が正から負に変わるゼロクロス点及び負から正に変わるゼロクロス点の両方で、クロックパルスを生成する。更に、半導体スイッチが双方向三端子型のサイリスタであり、主電極がアノード電極及びカソード電極であり、制御電極がゲート電極である。
【００２４】
請求項７記載のリレー接点保護回路も、請求項６記載のリレー接点保護回路と同等の作用及び効果を奏する。しかも、請求項６記載のリレー接点保護回路では二種類のゼロクロス点の一方でのみクロックパルスを生成し逆阻止三端子型のサイリスタを用いるのに対し、請求項７記載のリレー接点保護回路では二種類のゼロクロス点の両方でクロックパルスを生成し双方向三端子型のサイリスタを用いる。つまり、請求項６記載のリレー接点保護回路では、交流電圧の一周期単位でサイリスタを制御するので、リレー駆動信号を入力してから第一及び第二の制御信号を出力するまでに最大で交流電圧の一周期分の時間がかかる。これに対し、請求項７記載のリレー接点保護回路では、交流電圧の半周期単位でサイリスタを制御するので、リレー駆動信号を入力してから第一及び第二の制御信号を出力するまでに最大で交流電圧の半周期分の時間しかかからないことから、制御の高速化が図れる。
【００２５】
電磁リレーは、電源と負荷とを接続する接点と、この接点を第一の制御信号に応じて開閉するコイルとを有する。請求項８記載のハイブリッドリレーは、このような電磁リレーと、請求項３乃至７のいずれかに記載のリレー接点保護回路とを備えている。ここでいう「電磁リレー」には電磁接触器等も含まれる。
【００２６】
【発明の実施の形態】
図１は、本発明に係るリレー接点保護回路の第一実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００２７】
電磁リレー１２は、交流電圧Ｐを出力する電源１４と負荷１６とを接続する接点１８と、接点１８を制御信号ＲＬに応じて開閉するコイル２０とを有する。本実施形態のリレー接点保護回路１０は、電磁リレー１２に用いられ、リレー駆動信号ＲＬ’を入力するとともに、リレー駆動信号ＲＬ’に基づき、制御信号ＲＬを交流電圧Ｐのゼロクロス点で出力する。
【００２８】
また、コイル２０には、フリーホイール・ダイオード２２が並列に接続されている。電源１４と接点１８との間には、電源スイッチ２４が接続されている。負荷１６は、抵抗体からなるヒータであり、被加熱物（図示せず）を加熱する。温度コントローラ２６は、例えば被加熱物に取り付けられたサーモスタットであり、被加熱物を所定の温度にするためのリレー駆動信号ＲＬ’をリレー接点保護回路１０へ出力する。例えば、交流電圧Ｐは２００［Ｖ］かつ５０［Ｈｚ］であり、このとき負荷１６は５５０［Ｗ］である。
【００２９】
リレー駆動信号ＲＬ’及び制御信号ＲＬには、それぞれ接点１８を閉路する信号（Ｈレベル信号）と接点１８を開路する信号（Ｌレベル信号）との二種類がある。ここで、Ｈレベル及びＬレベルは、それぞれハイ電圧及びロー電圧を意味する。リレー接点保護回路１０は、リレー駆動信号ＲＬ’を入力すると、すぐには制御信号ＲＬを出力せずに、交流電圧Ｐがゼロになった時に制御信号ＲＬを出力する。制御信号ＲＬを入力した電磁リレー１２は、コイル２０を励磁又は消磁して、接点１８を開路又は閉路する。接点１８の開閉時は、交流電圧Ｐがゼロであるので、接点１８の閉時に発生する突入電流や、接点１８の開時に発生するスパークが抑えられる。このとき、交流電圧Ｐと交流電流（図示せず）との位相差が小さいほど、交流電圧Ｐゼロ時の交流電流が小さくなるので、その効果も大きくなる。
【００３０】
図２は、リレー接点保護回路１０の具体例を示す回路図である。図３は、リレー接点保護回路１０の動作を示すタイムチャートである。以下、図１乃至図３に基づき説明する。
【００３１】
リレー接点保護回路１０は、クロックパルス生成回路２８及び遅延回路３０を備えている。クロックパルス生成回路２８は、交流電圧Ｐのゼロクロス点に同期したクロックパルスＣＰを生成する。遅延回路３０は、リレー駆動信号ＲＬ’及びクロックパルスＣＰを入力するとともに、リレー駆動信号ＲＬ’をクロックパルスＣＰを入力するまで遅らせて制御信号ＲＬとして出力する。
【００３２】
クロックパルス生成回路２８は、抵抗器Ｒ１，Ｒ２、トランジスタＴｒ１、及びインバータＩＮ１，ＩＮ２によって構成されている。抵抗器Ｒ１，Ｒ２は、それぞれトランジスタＴｒ１のベース用及びコレクタ用である。インバータＩＮ１，ＩＮ２は、波形整形用である。トランジスタＴｒ１は、ｎｐｎ型のバイポーラ・トランジスタであり、交流電圧Ｐがベースに印加され、直流電圧Ｖｄがコレクタに印加されている。したがって、トランジスタＴｒ１は、交流電圧Ｐが正電圧の時にオンとなってコレクタからＬレベル信号を出力し、交流電圧Ｐが負電圧の時にオフとなってコレクタからＨレベル信号を出力する（図３［１］，［２］）。
【００３３】
遅延回路３０は、インバータＩＮ３、Ｄ−ＦＦ（フリップ・フロップ）３２、コンデンサＣ１、抵抗器Ｒ３及びトランジスタＴｒ２によって構成されている。インバータＩＮ３は、リレー駆動信号ＲＬ’の反転用及び波形整形用である。コンデンサＣ１は、直流電圧Ｖｄのノイズ吸収用である。抵抗器Ｒ３は、トランジスタＴｒ２のベース用である。Ｄ−ＦＦ３２は、ＣＬＫ入力端子からクロックパルスＣＰを入力するとともに（図３［３］）、Ｄ入力端子からリレー駆動信号ＲＬ’の反転信号を入力する（図３［４］，［５］）。したがって、Ｄ−ＦＦ３２は、リレー駆動信号ＲＬ’がＨ→Ｌ又はＬ→Ｈに変化しても、すぐにはＱバー出力信号を変化させずに、クロックパルスＣＰを入力した時にＱバー出力信号を変化させる（図３［６］）。
【００３４】
トランジスタＴｒ２は、ｎｐｎ型のバイポーラ・トランジスタであり、Ｑバー出力信号がベースに印加され、電磁リレー１２のコイル２０を介して直流電圧Ｖｅがコレクタに印加されている。したがって、トランジスタＴｒ２は、Ｑバー出力信号がＨレベルの時にオンとなってＨレベルの制御信号ＲＬを出力し（すなわち直流電圧Ｖｅをコイル２０に印加し）、Ｑバー出力信号がＬレベルの時にオフとなってＬレベルの制御信号ＲＬを出力する（図３［７］）。つまり、クロックパルスＣＰを入力した時とは交流電圧Ｐがゼロになった時であるから、制御信号ＲＬは交流電圧Ｐのゼロクロス点で出力されることになる。その結果、交流電圧Ｐは、図３［１］の斜線で示す部分が負荷１６へ供給される。
【００３５】
このように、リレー駆動信号ＲＬ’を入力するとともにリレー駆動信号ＲＬ’に基づき制御信号ＲＬを交流電圧Ｐのゼロクロス点で出力する機能が、クロックパルス生成回路２８及び遅延回路３０という簡単な構成で実現されている。
【００３６】
なお、直流電圧Ｖｄ，Ｖｅは、図示しない直流電圧電源から供給されている。直流電圧Ｖｄは、ＩＣ駆動用であり、例えば５［Ｖ］である。直流電圧Ｖｅは、リレー駆動用であり、例えば１０［Ｖ］である。
【００３７】
図４は、本発明に係るリレー接点保護回路の第二実施形態を示すブロック図である。以下、この図面に基づき説明する。ただし、図１と同じ部分は同じ符号を付すことにより説明を省略する。
【００３８】
電磁リレー１２は、交流電圧Ｐを出力する電源１４と負荷１６とを接続する接点１８と、接点１８を制御信号ＲＬに応じて開閉するコイル２０とを有する。本実施形態のリレー接点保護回路４０は、電磁リレー１２に用いられ、半導体スイッチとしてのサイリスタ４２及び制御回路４４を備えている。サイリスタ４２は、逆阻止三端子型であり、接点１８に並列に接続されたアノード電極４２Ａ及びカソード電極４２Ｋと、アノード電極４２Ａ及びカソード電極４２Ｋを制御信号Ｇに応じて開閉するゲート電極４２Ｇとを有する。アノード電極４２Ａ及びカソード電極４２Ｋは、制御信号Ｇをゲート電極４２Ｇに入力した時にサージ電流が流れる向きに接続されている。制御回路４４は、リレー駆動信号ＲＬ’を入力し、リレー駆動信号ＲＬ’に基づき制御信号ＲＬ，Ｇをそれぞれ電磁リレー１２及びサイリスタ４２へ出力するとともに、接点１８を開路する制御信号ＲＬとサイリスタ４２を閉路する制御信号Ｇとを同時に出力する機能を有する。また、電磁リレー１２、サイリスタ４２及び制御回路４４は、ハイブリッドリレー４６を構成している。
【００３９】
リレー駆動信号ＲＬ’及び制御信号ＲＬには、それぞれ接点１８を閉路する信号（Ｈレベル信号）と接点１８を開路する信号（Ｌレベル信号）との二種類がある。ここで、Ｈレベル及びＬレベルは、それぞれハイ電圧及びロー電圧を意味する。制御信号Ｇには、サイリスタ４２を閉路する信号（Ｈレベル信号）とサイリスタ４２を開路する信号（Ｌレベル信号）との二種類がある。制御回路４４は、リレー駆動信号ＲＬ’を入力すると、制御信号ＲＬ，Ｇをそれぞれ電磁リレー１２及びサイリスタ４２へ出力する。このとき、接点１８を開路する制御信号ＲＬ（Ｌレベル信号）と、サイリスタ４２を閉路する制御信号Ｇ（Ｈレベル信号）とについては、これらを同時に出力する。したがって、接点１８を開路したときに負荷１６のインダクタンス等に起因して接点１８に高電圧が発生しても、閉路されたサイリスタ４２をサージ電流が流れるため、接点１８でのスパークの発生が抑えられる。
【００４０】
図５は、制御回路４４の具体例を示す回路図である。以下、図４及び図５に基づき説明する。ただし、図２と同じ部分は同じ符号を付すことにより説明を省略する。
【００４１】
制御回路４４は、同期化回路４８を備えている。同期化回路４８は、接点１８を開路する制御信号ＲＬ（Ｌレベル信号）とサイリスタ４２を閉路する制御信号Ｇ（Ｈレベル信号）とを、交流電圧Ｐのゼロクロス点で同時に出力する。
【００４２】
制御回路４４がリレー駆動信号ＲＬ’を入力すると、同期化回路４８は、すぐには制御信号ＲＬを出力せずに交流電圧Ｐがゼロになった時に、接点１８を開路する制御信号ＲＬ（Ｌレベル信号）とサイリスタ４２を閉路する制御信号Ｇ（Ｈレベル信号）とを出力する。接点１８の開路時は、交流電圧Ｐがゼロであるので、接点１８でのスパークの発生が容易に抑えられる。このとき、交流電圧Ｐと交流電流（図示せず）との位相差が小さいほど、交流電圧Ｐゼロ時の交流電流が小さいので、その効果も大きい。
【００４３】
同期化回路４８は、クロックパルス生成回路２８及び遅延回路３０を備えている。クロックパルス生成回路２８及び遅延回路３０の構成は、第一実施形態と同じである。クロックパルス生成回路２８は、交流電圧Ｐのゼロクロス点に同期したクロックパルスＣＰを生成する。遅延回路３０は、リレー駆動信号ＲＬ’及びクロックパルスＣＰを入力するとともに、リレー駆動信号ＲＬ’をクロックパルスＣＰを入力するまで遅らせて制御信号ＲＬ，Ｇとして出力する。
【００４４】
このように、リレー駆動信号ＲＬ’を入力するとともにリレー駆動信号ＲＬ’に基づき制御信号ＲＬ，Ｇを交流電圧Ｐのゼロクロス点で出力する機能が、クロックパルス生成回路２８及び遅延回路３０という簡単な構成で実現されている。
【００４５】
また、制御回路４４は、パルス幅設定回路５０を更に備えている。パルス幅設定回路５０は、サイリスタ４２を閉路する制御信号Ｇ（Ｈレベル信号）を出力してから一定時間（パルス幅Ｔ１）経過後に、サイリスタ４２を開路する制御信号Ｇ（Ｌレベル信号）を出力するものである。
【００４６】
パルス幅設定回路５０は、インバータＩＮ４〜ＩＮ６、コンデンサＣ２〜Ｃ５、抵抗器Ｒ４〜Ｒ９、タイマＩＣ５２、及びトランジスタＴｒ３によって構成されている。インバータＩＮ４〜ＩＮ６は波形整形用である。コンデンサＣ５はノイズ吸収用である。コンデンサＣ２，Ｃ３及び抵抗器Ｒ４，Ｒ５はトリガパルス生成用である。タイマＩＣ５２は、汎用の型名‘５５５’であり、一安定マルチバイブレータとして動作するように結線されている。抵抗器Ｒ６はプルアップ用である。抵抗器Ｒ７及びコンデンサＣ４はパルス幅Ｔ１の設定用である。抵抗器Ｒ８，Ｒ９は、それぞれトランジスタＴｒ３のコレクタ用及びベース用である。トランジスタＴｒ３は、ｎｐｎ型のバイポーラ・トランジスタであり、タイマＩＣ５２の出力信号がベースに印加され、直流電圧Ｖｅがコレクタに印加されている。
【００４７】
図６は、制御回路４４の動作を示すタイムチャートである。以下、図４乃至図６に基づき、制御回路４４の動作を説明する。ただし、図３と同じ部分は説明を省略する。
【００４８】
交流電圧Ｐが正電圧の時にトランジスタＴｒ１がオンとなってコレクタからＬレベル信号を出力し、交流電圧Ｐが負電圧の時にトランジスタＴｒ１がオフとなってコレクタからＨレベル信号を出力する。したがって、クロックパルス生成回路２８は、交流電圧Ｐが正から負に変わるゼロクロス点でのみ、クロックパルスＣＰを生成する（図６［１］，［２］）。
【００４９】
Ｄ−ＦＦ３２は、ＣＬＫ入力端子からクロックパルスＣＰを入力するとともにＤ入力端子からリレー駆動信号ＲＬ’の反転信号を入力する（図６［３］，［４］）。したがって、Ｄ−ＦＦ３２は、リレー駆動信号ＲＬ’がＨ→Ｌ又はＬ→Ｈに変化しても、すぐにはＱ，Ｑバー出力信号を変化させずに、クロックパルスＣＰを入力した時にＱ，Ｑバー出力信号を変化させる（図６［５］，［７］）。
【００５０】
トランジスタＴｒ２は、Ｑバー出力信号がＨレベルの時にオンとなってＨレベルの制御信号ＲＬを出力し（すなわち直流電圧Ｖｅをコイル２０に印加し）、Ｑバー出力信号がＬレベルの時にオフとなってＬレベルの制御信号ＲＬを出力する（図６［６］）。つまり、クロックパルスＣＰを入力した時とは、交流電圧Ｐがゼロになった時であるから、制御信号ＲＬは交流電圧Ｐのゼロクロス点で出力されることになる。その結果、交流電圧Ｐは、図６［１］の斜線で示す部分が負荷１６へ供給される。
【００５１】
一方、Ｑバー出力信号がＬ→Ｈと変化したときにのみ、インバータＩＮ４〜ＩＮ６、抵抗器Ｒ４，Ｒ５及びコンデンサＣ２によって、トリガパルスが生成される（図６［７］）。このトリガパルスがタイマＩＣ５２のトリガ端子２へ出力されると、タイマＩＣ５２が一安定マルチバイブレータとして動作し始める。つまり、タイマＩＣ５２は、トリガパルスを入力した時から一定時間（パルス幅Ｔ１）、Ｈレベル信号を出力端子３から出力する。したがって、トランジスタＴｒ３は、タイマＩＣ５２の出力信号がＨレベルの時にオンとなってエミッタからＨレベルの制御信号Ｇを出力し、タイマＩＣ５２の出力信号がＬレベルの時にオフとなってエミッタからＬレベルの制御信号Ｇを出力する（図６［９］）。
【００５２】
なお、パルス幅Ｔ１は、抵抗器Ｒ７の抵抗値とコンデンサＣ４の容量値とによって決定される。例えば、抵抗器Ｒ７の抵抗値が１２０［ｋΩ］、コンデンサＣ４の容量値が０．１［μＦ］であれば、Ｔ１＝１．１×１２０［ｋΩ］×０．１［μＦ］＝１３．２［ｍｓ］となる。
【００５３】
また、パルス幅設定回路５０が、サイリスタ４２を閉路する制御信号Ｇ（Ｈレベル信号）を出力してから一定時間経過後に、サイリスタ４２を開路する制御信号Ｇ（Ｌレベル信号）を出力しても、サイリスタ４２の特性によってサージ電流がゼロになるまでサイリスタ４２が導通し続けるので、接点１８でのスパークの発生が確実に抑えられる。
【００５４】
なお、後述する第四実施形態に準じた構成にすることにより、Ｑ出力信号がＨ→Ｌとなる時にもトリガパルスを生成できる。この場合は、接点１８の閉路時にもサイリスタ４２が一定時間導通するので、容量性負荷等に対する突入電流から接点１８を保護する効果がある。
【００５５】
図７は、本発明に係るリレー接点保護回路の第三実施形態を示すブロック図である。以下、この図面に基づき説明する。ただし、図４と同じ部分は同じ符号を付すことにより説明を省略する。
【００５６】
本実施形態のリレー接点保護回路６０は、電磁リレー１２に用いられ、半導体スイッチとしてのサイリスタ６２及び制御回路６４を備えている。サイリスタ６２は、双方向三端子型であり、接点１８に並列に接続されたアノード電極６２Ａ及びカソード電極６２Ｋと、アノード電極６２Ａ及びカソード電極６２Ｋを制御信号Ｇに応じて開閉するゲート電極６２Ｇとを有する。制御回路６４は、リレー駆動信号ＲＬ’を入力し、リレー駆動信号ＲＬ’に基づき制御信号ＲＬ，Ｇをそれぞれ電磁リレー１２及びサイリスタ６２へ出力するとともに、接点１８を開路する制御信号ＲＬとサイリスタ６２を閉路する制御信号Ｇとを同時に出力する機能を有する。また、電磁リレー１２、サイリスタ６２及び制御回路６４は、ハイブリッドリレー６６を構成している。
【００５７】
リレー駆動信号ＲＬ’及び制御信号ＲＬには、それぞれ接点１８を閉路する信号（Ｈレベル信号）と接点１８を開路する信号（Ｌレベル信号）との二種類がある。ここで、Ｈレベル及びＬレベルは、それぞれハイ電圧及びロー電圧を意味する。制御信号Ｇには、サイリスタ６２を閉路する信号（Ｈレベル信号）とサイリスタ６２を開路する信号（Ｌレベル信号）との二種類がある。制御回路６４は、リレー駆動信号ＲＬ’を入力すると、制御信号ＲＬ，Ｇをそれぞれ電磁リレー１２及びサイリスタ６２へ出力する。このとき、接点１８を開路する制御信号ＲＬ（Ｌレベル信号）と、サイリスタ６２を閉路する制御信号Ｇ（Ｈレベル信号）とについては、これらを同時に出力する。したがって、接点１８を開路したときに負荷１６のインダクタンス等に起因して接点１８に高電圧が発生しても、閉路されたサイリスタ６２をサージ電流が流れるため、接点１８でのスパークの発生が抑えられる。
【００５８】
図８は、制御回路６４の具体例を示す回路図である。図９は、制御回路６４におけるクロックパルス生成回路６８の動作を示すタイムチャートである。以下、図７乃至図９に基づき説明する。ただし、図８において図５と同じ部分は同じ符号を付すことにより説明を省略する。
【００５９】
制御回路６４は、同期化回路６７及びパルス幅設定回路５０を備えている。更に、同期化回路６７は、クロックパルス生成回路６８及び遅延回路３０を備えている。パルス幅設定回路５０及び遅延回路３０の構成は、第二実施形態と同じである。
【００６０】
同期化回路６７は、接点１８を開路する制御信号ＲＬ（Ｌレベル信号）とサイリスタ６２を閉路する制御信号Ｇ（Ｈレベル信号）とを、交流電圧Ｐのゼロクロス点で同時に出力する。クロックパルス生成回路６８は、交流電圧Ｐが正から負に変わるゼロクロス点及び負から正に変わるゼロクロス点の両方で、クロックパルスＣＰを生成する。
【００６１】
クロックパルス生成回路６８は、抵抗器Ｒ１，Ｒ２，Ｒ１０〜Ｒ１３、コンデンサＣ６，Ｃ７、トランジスタＴｒ１、インバータＩＮ１，ＩＮ２、及びナンドゲートＮＡによって構成されている。抵抗器Ｒ１，Ｒ２は、それぞれトランジスタＴｒ１のベース用及びコレクタ用である。抵抗器Ｒ１０〜Ｒ１３及びコンデンサＣ６，Ｃ７は、トリガパルス生成用である。インバータＩＮ１，ＩＮ２は、信号反転用及び波形整形用である。
【００６２】
トランジスタＴｒ１は、ｎｐｎ型のバイポーラ・トランジスタであり、交流電圧Ｐがベースに印加され、直流電圧Ｖｄがコレクタに印加されている。したがって、トランジスタＴｒ１は、交流電圧Ｐが正電圧の時にオンとなってコレクタからＬレベル信号を出力し、交流電圧Ｐが負電圧の時にオフとなってコレクタからＨレベル信号を出力する（図９［１］，［２］）。
【００６３】
インバータＩＮ１は、トランジスタＴｒ１のコレクタ電圧を入力し、これを反転して出力する（図９［３］）。インバータＩＮ２は、インバータＩＮ１の出力電圧を入力し、これを反転して出力する（図９［５］）。また、インバータＩＮ１の出力電圧は、抵抗器Ｒ１０，Ｒ１１及びコンデンサＣ６によって微分波形となって、ナンドゲートＮＡの入力端子▲１▼へ出力される（図９［４］）。一方、インバータＩＮ２の出力電圧は、抵抗器Ｒ１２，Ｒ１３及びコンデンサＣ７によって微分波形となって、ナンドゲートＮＡの入力端子▲２▼へ出力される（図９［６］）。
【００６４】
図９［４］，［６］において、しきい電圧Ｖｔｈ以上の電圧がＨレベル信号となり、しきい電圧Ｖｔｈ未満の電圧がＬレベル信号となる。そのため、交流電圧Ｐが正から負に変わるゼロクロス点でのみ入力端子▲１▼がＬレベルになり、交流電圧Ｐが負から正に変わるゼロクロス点でのみ入力端子▲２▼がＬレベルになる。したがって、ナンドゲートＮＡは、これらのゼロクロス点の両方で、クロックパルスＣＰを出力する（図９［７］）。
【００６５】
図１０は、制御回路６４の動作を示すタイムチャートである。以下、図７乃至図１０に基づき、制御回路６４の動作を説明する。ただし、図６と同じ部分は説明を省略する。
【００６６】
交流電圧Ｐが正電圧の時にトランジスタＴｒ１がオンとなってコレクタからＬレベル信号を出力し、交流電圧Ｐが負電圧の時にトランジスタＴｒ１がオフとなってコレクタからＨレベル信号を出力する。したがって、クロックパルス生成回路６８は、交流電圧Ｐが正から負に変わるゼロクロス点及び交流電圧Ｐが負から正に変わるゼロクロス点の両方で、クロックパルスＣＰを生成する（図１０［１］，［２］）。
【００６７】
Ｄ−ＦＦ３２は、ＣＬＫ入力端子からクロックパルスＣＰを入力するとともにＤ入力端子からリレー駆動信号ＲＬ’の反転信号を入力する（図１０［３］，［４］）。したがって、Ｄ−ＦＦ３２は、リレー駆動信号ＲＬ’がＨ→Ｌ又はＬ→Ｈに変化しても、すぐにはＱ，Ｑバー出力信号を変化させずに、クロックパルスＣＰを入力した時にＱ，Ｑバー出力信号を変化させる（図１０［５］，［７］）。
【００６８】
トランジスタＴｒ２は、Ｑバー出力信号がＨレベルの時にオンとなってＨレベルの制御信号ＲＬを出力し（すなわち直流電圧Ｖｅをコイル２０に印加し）、Ｑバー出力信号がＬレベルの時にオフとなってＬレベルの制御信号ＲＬを出力する（図１０［６］）。つまり、クロックパルスＣＰを入力した時とは、交流電圧Ｐがゼロになった時であるから、制御信号ＲＬは交流電圧Ｐのゼロクロス点で出力されることになる。その結果、交流電圧Ｐは、図１０［１］の斜線で示す部分が負荷１６へ供給される。
【００６９】
一方、Ｑバー出力信号がＬ→Ｈと変化したときにのみ、インバータＩＮ４〜ＩＮ６、抵抗器Ｒ４，Ｒ５及びコンデンサＣ２によって、トリガパルスが生成される（図１０［８］）。このトリガパルスがタイマＩＣ５２のトリガ端子２へ出力されると、タイマＩＣ５２が一安定マルチバイブレータとして動作し始める。つまり、タイマＩＣ５２は、トリガパルスを入力した時から一定時間（パルス幅Ｔ２）、Ｈレベル信号を出力端子３から出力する。したがって、トランジスタＴｒ３は、タイマＩＣ５２の出力信号がＨレベルの時にオンとなってエミッタからＨレベルの制御信号Ｇを出力し、タイマＩＣ５２の出力信号がＬレベルの時にオフとなってエミッタからＬレベルの制御信号Ｇを出力する（図１０［９］）。
【００７０】
なお、パルス幅Ｔ２は、抵抗器Ｒ７の抵抗値とコンデンサＣ４の容量値とによって決定され、例えば７〜８［ｍｓ］である。
【００７１】
また、パルス幅設定回路５０が、サイリスタ６２を閉路する制御信号Ｇ（Ｈレベル信号）を出力してから一定時間経過後に、サイリスタ６２を開路する制御信号Ｇ（Ｌレベル信号）を出力しても、サイリスタ６２の特性によってサージ電流がゼロになるまでサイリスタ６２が導通し続けるので、接点１８でのスパークの発生が確実に抑えられる。
【００７２】
図４乃至図６に示すように、第二実施形態のリレー接点保護回路４０では、交流電圧Ｐの一周期単位でサイリスタ４２を制御するので、リレー駆動信号ＲＬ’を入力してから制御信号ＲＬ，Ｇを出力するまでに最大で交流電圧Ｐの一周期分の時間ｔ１（図６）がかかる。これに対し、本実施形態のリレー接点保護回路６０では、交流電圧Ｐの半周期単位でサイリスタ６２を制御するので、リレー駆動信号ＲＬ’を入力してから制御信号ＲＬ，Ｇを出力するまでに最大で交流電圧Ｐの半周期分の時間ｔ２（図１０）しかかからないことから、制御の高速化が図れる。
【００７３】
図１１は、本発明に係るリレー接点保護回路の第四実施形態における制御回路の具体例を示す回路図である。図１２は、制御回路におけるパルス幅設定回路の動作を示すタイムチャートである。以下、図１１及び図１２に基づき説明する。ただし、図１１において図８と同じ部分は同じ符号を付すことにより説明を省略する。
【００７４】
本実施形態のリレー接点保護回路は、図７の第三実施形態のリレー接点保護回路６０に対して、制御回路７０のみが異なる。制御回路７０は、同期化回路６７及びパルス幅設定回路５０を備えている。同期化回路６７の構成は、第三実施形態と同じである。パルス幅設定回路５０は、Ｑ出力信号がＨ→Ｌとなる時にもトリガパルスを生成できる。そのため、接点１８の閉路時にもサイリスタ４２が一定時間導通するので、容量性負荷等に対する突入電流から接点１８を保護する効果がある。以下に、更に詳しく説明する。
【００７５】
パルス幅設定回路７２は、ナンドゲートＮＡ２、インバータＩＮ６、コンデンサＣ３〜Ｃ５，Ｃ８，Ｃ９、抵抗器Ｒ６〜Ｒ９，Ｒ１４〜Ｒ１７、タイマＩＣ５２、及びトランジスタＴｒ３によって構成されている。インバータＩＮ６は信号反転用及び波形整形用である。コンデンサＣ５はノイズ吸収用である。コンデンサＣ３，Ｃ８，Ｃ９及び抵抗器Ｒ１４〜Ｒ１７はトリガパルス生成用である。タイマＩＣ５２は、汎用の型名‘５５５’であり、一安定マルチバイブレータとして動作するように結線されている。抵抗器Ｒ６はプルアップ用である。抵抗器Ｒ７及びコンデンサＣ４はパルス幅Ｔ２の設定用である。抵抗器Ｒ８，Ｒ９は、それぞれトランジスタＴｒ３のコレクタ用及びベース用である。トランジスタＴｒ３は、ｎｐｎ型のバイポーラ・トランジスタであり、タイマＩＣ５２の出力信号がベースに印加され、直流電圧Ｖｅがコレクタに印加されている。
【００７６】
Ｄ−ＦＦ３２のＱ出力信号は、抵抗器Ｒ１４，Ｒ１５及びコンデンサＣ８によって微分波形となって、ナンドゲートＮＡ２の入力端子▲１▼へ出力される（図１２［１］，［３］）。一方、Ｄ−ＦＦ３２のＱバー出力信号は、抵抗器Ｒ１６，Ｒ１７及びコンデンサＣ９によって微分波形となって、ナンドゲートＮＡ２の入力端子▲２▼へ出力される（図１２［２］，［４］）。
【００７７】
図１２［３］，［４］において、しきい電圧Ｖｔｈ以上の電圧がＨレベル信号となり、しきい電圧Ｖｔｈ未満の電圧がＬレベル信号となる。そのため、Ｑ出力信号がＨ→Ｌに変わる時にのみ入力端子▲１▼がＬレベルになり、Ｑバー出力電圧がＨ→Ｌに変わる時にのみ入力端子▲２▼がＬレベルになる。したがって、ナンドゲートＮＡは、Ｑ出力電圧がＨ→Ｌ及びＬ→Ｈの両方で、インバータＩＮ６を介して、トリガパルスをタイマＩＣ５２のトリガ端子２へ出力する（図１２［５］，［６］）。すると、タイマＩＣ５２は、一安定マルチバイブレータとして動作し始め、トリガパルスを入力した時から一定時間（パルス幅Ｔ２）、Ｈレベル信号を出力端子３から出力する（図１２［７］）。
【００７８】
図１３は、制御回路７０の動作を示すタイムチャートである。以下、図１１乃至図１３に基づき、制御回路７０の動作を説明する。ただし、図１０と同じ部分は説明を省略する。
【００７９】
Ｑ出力信号がＨ→Ｌと変化した時及びＱバー出力信号がＨ→Ｌと変化した時の両方で、ナンドゲートＮＡ２、インバータＩＮ６、抵抗器Ｒ１４〜Ｒ１７及びコンデンサＣ８，Ｃ９によって、トリガパルスが生成される（図１２［８］）。このトリガパルスがタイマＩＣ５２のトリガ端子２へ出力されると、タイマＩＣ５２が一安定マルチバイブレータとして動作し始める。つまり、タイマＩＣ５２は、トリガパルスを入力した時から一定時間（パルス幅Ｔ２）、Ｈレベル信号を出力端子３から出力する。したがって、トランジスタＴｒ３は、タイマＩＣ５２の出力信号がＨレベルの時にオンとなってエミッタからＨレベルの制御信号Ｇを出力し、タイマＩＣ５２の出力信号がＬレベルの時にオフとなってエミッタからＬレベルの制御信号Ｇを出力する（図１３［９］）。
【００８０】
なお、本発明は、言うまでもなく、上記実施形態に限定されない。例えば、クロックパルス生成回路、遅延回路、制御回路、同期化回路、パルス幅設定回路等は、前述の機能を有すれば、どのような回路構成としてもよい。また、交流電圧をリレー接点保護回路に入力する部分には、フォトカプラを用いて絶縁性を確保してもよい。
【００８１】
【発明の効果】
請求項１記載のリレー接点保護回路によれば、電磁リレーの接点を開閉する制御信号を交流電圧のゼロクロス点で出力することにより、接点の開閉時の交流電圧をゼロにできるため、接点の開路時に発生するスパークや、接点の閉路時に発生する突入電流を抑えることができる。
【００８２】
請求項２記載のリレー接点保護回路によれば、請求項１記載のリレー接点保護回路において、リレー駆動信号を入力するとともにリレー駆動信号に基づき制御信号を交流電圧のゼロクロス点で出力する機能を、クロックパルス生成回路及び遅延回路という簡単な構成で実現できる。
【００８３】
請求項３記載のリレー接点保護回路によれば、リレー駆動信号に基づき第一及び第二の制御信号をそれぞれ電磁リレー及び半導体スイッチへ出力するとともに、電磁リレーの接点を開路する第一の制御信号と半導体スイッチの主電極を閉路する第二の制御信号とを同時に出力することにより、接点を開路したときに負荷のインダクタンス等に起因して接点に高電圧が発生しても、閉路された主電極にサージ電流を流すことができるので、接点でのスパークの発生を抑えることができる。又は、リレー駆動信号に基づき第一及び第二の制御信号をそれぞれ電磁リレー及び半導体スイッチへ出力するとともに、電磁リレーの接点を閉路する第一の制御信号と半導体スイッチの主電極を閉路する第二の制御信号とを同時に出力することにより、接点を閉路するときに発生する突入電流を、先に主電極へ流すことができるので、接点での溶着の発生を抑えることができる。
【００８４】
請求項４記載のリレー接点保護回路によれば、請求項３記載のリレー接点保護回路において、接点を開路する第一の制御信号と主電極を閉路する第二の制御信号とを交流電圧のゼロクロス点で同時に出力する同期化回路を備えたことにより、接点の開路時の交流電圧をゼロにできるので、接点での突入電流やスパークの発生を容易に抑えることができる。
【００８５】
請求項５記載のリレー接点保護回路によれば、請求項４記載のリレー接点保護回路において、リレー駆動信号を入力するとともにリレー駆動信号に基づき第一及び第二の制御信号を交流電圧のゼロクロス点で出力する機能を、クロックパルス生成回路及び遅延回路という簡単な構成で実現できる。
【００８６】
請求項６記載のリレー接点保護回路によれば、請求項５記載のリレー接点保護回路において、半導体スイッチとして逆阻止三端子型のサイリスタを用いたことにより、アノード電極及びカソード電極を閉路する制御信号を出力してから一定時間経過後に、アノード電極及びカソード電極を開路する制御信号を出力しても、サイリスタの特性によってサージ電流がゼロになるまでサイリスタが導通し続けるので、接点でのスパーク発生を確実に抑えることができる。
【００８７】
請求項７記載のリレー接点保護回路によれば、請求項５記載のリレー接点保護回路において、半導体スイッチとして双方向三端子型のサイリスタを用いたことにより、アノード電極及びカソード電極を閉路する制御信号を出力してから一定時間経過後に、アノード電極及びカソード電極を開路する制御信号を出力しても、サイリスタの特性によってサージ電流がゼロになるまでサイリスタが導通し続けるので、接点でのスパーク発生を確実に抑えることができる。しかも、交流電圧の半周期単位でサイリスタを制御するので、リレー駆動信号を入力してから第一及び第二の制御信号を出力するまでに最大で交流電圧の半周期分の時間しかかからないことから、接点及びサイリスタの制御を高速化できる。
【００８８】
請求項８記載のハイブリッドリレーによれば、請求項３乃至７のいずれかに記載のリレー接点保護回路を備えているので、前述したとおりの効果を奏する。
【００８９】
また、本発明に係るリレー接点保護回路及びハイブリッドリレーは、次の効果も奏する。
【００９０】
▲１▼．消費電力の少ない簡単な電子部品だけで構成できるので、電力用部品で構成され交流電流が常に流れる従来技術に比べて、電力損失を低減できる。▲２▼．負荷ごとの面倒な設定が不要であるので、どのような負荷に対しても効果を発揮できる。▲３▼．アーク放電（スパーク）によって発生する電磁雑音がない。▲４▼．アーク放電による炭化物や硝酸の生成がないので、電磁リレー内が汚染されない。そのため常に良好な状態で接点の開閉が行われる。▲５▼．半導体スイッチとしてサイリスタを用いた場合（請求項６）、その定格電流は電磁リレーの定格電流の例えば１０分の１程度でよい。サイリスタに流れるサージ電流は、電磁リレーに比べて一瞬であるからである。▲６▼．半導体スイッチを用いた場合（請求項３〜６）は、誘導性負荷に対してもアーク放電が発生しない。
【００９１】
最後に、各請求項ごとの構成及び効果を、以下のとおり簡潔にまとめる。
【００９２】
請求項１：《構成》交流電圧のゼロクロス点で、リレー接点を開閉する。《効果》リレー接点の開閉時の交流電圧をゼロにできるため、リレー接点の開路時に発生するスパークはもちろんのこと、リレー接点の閉路時に発生する突入電流をも抑えることができる。
【００９３】
請求項２：《構成》交流電圧のゼロクロス点に同期したクロックパルスを生成し、リレー駆動信号をクロックパルスに合わせて遅らせる。《効果》交流電圧のゼロクロス点でリレー接点を開閉する機能を、クロックパルス生成回路及び遅延回路という簡単な構成で実現できる。
【００９４】
請求項３：《構成》リレー接点に並列に半導体スイッチを接続し、リレー接点を閉じると同時に半導体スイッチを閉じる、又は、リレー接点を開くと同時に半導体スイッチを閉じる。《効果》リレー接点を閉路したときに発生する突入電流を半導体スイッチに流すことができるので、リレー接点での溶着発生を抑えることができる。また、リレー接点を開路したときに発生するサージ電流を半導体スイッチに流すことができるので、リレー接点でのスパーク発生を抑えることができる。誘導性負荷に対しても、十分な効果がある。
【００９５】
請求項４：《構成》リレー接点に並列に半導体スイッチを接続し、交流電圧のゼロクロス点で、リレー接点を閉じると同時に半導体スイッチを閉じる、又は、リレー接点を開くと同時に半導体スイッチを閉じる。《効果》リレー接点の開路時の交流電圧をゼロにできるので、リレー接点での溶着やスパークの発生を容易に抑えることができる。
【００９６】
請求項５：《構成》請求項４において、交流電圧のゼロクロス点に同期したクロックパルスを生成し、リレー駆動信号をクロックパルスに合わせて遅らせる。《効果》交流電圧のゼロクロス点でリレー接点及び半導体スイッチを開閉する機能を、クロックパルス生成回路及び遅延回路という簡単な構成で実現できる。
【００９７】
請求項６：《構成》半導体スイッチとして、逆阻止三端子型のサイリスタを用いる。《効果》サイリスタの特性によってサージ電流がゼロになるまでサイリスタがオンし続けるので、リレー接点でのスパーク発生を確実に抑えることができる。
【００９８】
請求項７：《構成》半導体スイッチとして、双方向三端子型のサイリスタトライアックを用いる。《効果》交流電圧の正電圧でも負電圧でもオンすることにより、交流電圧の半周期単位で制御できるので、高速化が図れる。なお、逆阻止三端子型のサイリスタでは、交流電圧の正電圧又は負電圧のどちらか一方でしかオンしないため、交流電圧の一周期単位での制御となる。
【００９９】
請求項８：《構成》一般の電磁リレーと本発明のリレー接点保護回路とから構成されたハイブリッドリレー。《効果》本発明のリレー接点保護回路を備えているので、前述したとおりの効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るリレー接点保護回路の第一実施形態を示すブロック図である。
【図２】図１のリレー接点保護回路の具体例を示す回路図である。
【図３】図１のリレー接点保護回路の動作を示すタイムチャートである。
【図４】本発明に係るリレー接点保護回路の第二実施形態を示すブロック図である。
【図５】図４のリレー接点保護回路における制御回路の具体例を示す回路図である。
【図６】図４のリレー接点保護回路の動作を示すタイムチャートである。
【図７】本発明に係るリレー接点保護回路の第三実施形態を示すブロック図である。
【図８】図７のリレー接点保護回路における制御回路の具体例を示す回路図である。
【図９】図８の制御回路におけるクロックパルス生成回路の動作を示すタイムチャートである。
【図１０】図７のリレー接点保護回路の動作を示すタイムチャートである。
【図１１】本発明に係るリレー接点保護回路の第四三実施形態における制御回路の具体例を示す回路図である。
【図１２】図１１の制御回路におけるパルス幅設定回路の動作を示すタイムチャートである。
【図１３】図１１のリレー接点保護回路の動作を示すタイムチャートである。
【図１４】従来のリレー接点保護回路を示す回路図であり、図１４［１］は第一例、図１４［２］は第二例である。
【符号の説明】
１０，４０，６０　リレー接点保護回路
１２　電磁リレー
１４　電源
１６　負荷
１８　接点
２０　コイル
２８，６８　クロックパルス生成回路
３０　遅延回路
４２，６２　サイリスタ（半導体スイッチ）
４２Ａ，６２Ａ　アノード電極（主電極）
４２Ｋ，６２Ｋ　カソード電極（主電極）
４２Ｇ，６２Ｇ　ゲート電極（制御電極）
４４，６４，７０　制御回路
Ｐ　交流電圧
ＲＬ’　リレー駆動信号
ＲＬ　制御信号（第一の制御信号）
Ｇ　制御信号（第二の制御信号）
４６，６６　ハイブリッドリレー
４８，６７　同期化回路
５０，７２　パルス幅設定回路
【図１】
2004111240.tif 000003
【図２】
2004111240.tif 000004
【図３】
2004111240.tif 000005
【図４】
2004111240.tif 000006
【図５】
2004111240.tif 000007
【図６】
2004111240.tif 000008
【図７】
2004111240.tif 000009
【図８】
2004111240.tif 000010
【図９】
2004111240.tif 000011
【図１０】
2004111240.tif 000012
【図１１】
2004111240.tif 000013
【図１２】
2004111240.tif 000014
【図１３】
2004111240.tif 000015
【図１４】
2004111240.tif 000016