(57)【要約】【課題】単位画素でＰＤからＦＤ部に信号電荷を読み出す転送トランジスタを埋め込み型トランジスタで形成するプロセスと、ＰＤにおける開口パターンの再現性に優れた形成プロセスとを両立して、暗電流やノイズの抑制、画質の向上、製造効率化、歩留の改善等を図る。【解決手段】トランジスタのゲート電極になるシリコン膜６２の製膜形成の直後に、ＦＤ領域および周辺回路部のＰ型トランジスタのポリシリコン膜６２には、Ｐ型ドーパントのイオン注入を行い、周辺回路部のＮ型トランジスタ領域のポリシリコン膜６２には、Ｎ型ドーパントのイオン注入を行うことにより、ゲート電極の極性を作り分ける。その後、拡散層とＰＤのＮ−領域形成のイオン注入をマスクする絶縁膜６３をシリコン膜６２上に製膜し、この絶縁膜６３による自己整合的にマスクによってゲート電極をパターニングする。【選択図】　　　　　　　図１
2004022624.tif 000002
【特許請求の範囲】
【請求項１】
光の受光量に応じた信号電荷を生成する光電変換手段によって被写体の撮像を行う複数の単位画素を配置した画素アレイ部と、前記画素アレイ部の制御及び撮像信号の信号処理を行う周辺回路部とに含まれる各種のトランジスタを、Ｎ型ゲートトランジスタとＰ型ゲートトランジスタとに作り分けるトランジスタ形成工程を有し、
前記トランジスタ形成工程では、
前記トランジスタのゲート電極となるシリコン膜の製膜後にＮ型またはＰ型のイオン注入を行い、ゲート電極の極性を作り分けるイオン注入工程と、
前記イオン注入工程の後に、前記トランジスタの拡散層と前記画素アレイ部の光電変換手段の電荷蓄積領域へのイオン注入をマスクする絶縁膜を前記シリコン膜上に製膜し、前記ゲート電極をパターニングするゲート電極形成工程と、
を有することを特徴とする固体撮像装置の製造方法。
【請求項２】
前記イオン注入工程では、Ｎ型ゲート領域にＮ型ドーパント、Ｐ型ゲート領域にＰ型ドーパントをイオン注入することを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項３】
前記画素アレイ部の各単位画素には、前記光電変換手段と、前記光電変換手段の信号電荷を取り出す電荷検出部と、前記光電変換手段から電荷検出部に信号電荷を転送する埋め込みチャネル型の転送トランジスタとを形成することを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項４】
前記埋め込みチャネル型の転送トランジスタは、チャネル領域の極性とゲート電極の極性が逆極性であることを特徴とする請求項３記載の固体撮像装置の製造方法。
【請求項５】
前記光電変換手段は、上層のＰ＋型領域と下層のＮ−型領域とを含むフォトダイオードよりなることを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項６】
前記ゲート電極は、下層のシリコン膜と上層の絶縁膜との積層膜よりなることを特徴とする請求項１記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＣＭＯＳイメージセンサ等のように１つの半導体チップ上に画素アレイ部と周辺回路部を搭載した固体撮像装置の製造方法に関する。
【０００２】
【従来の技術】
図３はＣＭＯＳイメージセンサにおける単位画素の一例を示す図であり、図３（Ａ）は単位画素内の等価回路図、図３（Ｂ）は素子構造を示す断面図、図３（Ｃ）はフォトダイオードから信号電荷を読み出す転送ゲートのポテンシャル図を示している。
図３（Ａ）において、フォトダイオード（以下、ＰＤという）は受光量に応じた電子を光電変換によって生成、蓄積するものであり、転送トランジスタＴｇはＰＤに蓄積された光電変換電子をフローティングデフュージョン部（以下、ＦＤ部という）に転送する。
【０００３】
転送選択トランジスタＴｙは、図示しない垂直（Ｖ）スキャナからの行選択パルスを転送トランジスタＴｇに供給するものである。
増幅トランジスタＴａは、転送トランジスタＴｇによって読み出された光電変換電子によるＦＤ部の電位変動を検出し、電気信号として出力するものであり、読み出しトランジスタＴｘは、ｍ番目の水平（Ｈ）読み出し信号に基づいて増幅トランジスタＴａの出力を電流信号として図示しないＩＶ（電流−電圧）変換回路に出力する。
リセットトランジスタＴｒは、ｍ−１番目のリセット信号に基づいてＦＤ部の電位を電源電圧ＶＤＤにリセットするものである。
【０００４】
また、図３（Ｂ）において、ＰＤは半導体基板表面のＰ＋領域（正孔分離領域）１０とその下層のＮ−領域（光電子蓄積領域）１１からなり、ＦＤ部は転送トランジスタＴｇのドレインとなるＮ＋領域１２より形成されている。
そして、ＰＤとＦＤ部との間に転送トランジスタＴｇのチャネル領域１３が形成され、その上層に絶縁膜１４を介してゲート電極１５が形成されている。
このような構成において、ＰＤから転送トランジスタＴｇで転送するキャリアは、エレクトロン（ｅ−）であり、転送トランジスタＴｇはＮチャネルトランジスタ、転送トランジスタＴｇのゲート電極１５はＮ型の極性を持ち、チャネルは基板表面に形成される。
なお、このような転送トランジスタＴｇは、図示のような画素構造のものに限らず、各種のＣＭＯＳイメージセンサにおいて共通するものである。
【０００５】
そして、転送トランジスタＴｇのゲート下の基板表面に界面準位があると、図３（Ｃ）に示すように、転送中または蓄積中に転送トランジスタＴｇのゲート下から暗電流が発生する。この暗電流は、ノイズ信号として画像信号に加わり、画質を劣化させる。
そこで、図４に示すように、Ｎチャネルの転送トランジスタＴｇに対してＰ型ゲート電極２５を用い、ゲート下の基板表面にＮ型層２６を形成する方法、すなわち、埋め込みチャネル型トランジスタを用いる方法が提案されている。
このような埋め込みチャネル型トランジスタでは、電流を通すチャネル２７が半導体表面から少し内部に入ったポテンシャル極小のところに形成されるため、表面の界面準位の影響を受けないことから、転送トランジスタＴｇのゲート下の暗電流によるノイズを低減させることができる。
【０００６】
また、光電変換電子を蓄積するＰＤのＮ−領域１１を形成するにあたっては、転送ゲートにＮ型ドーパントが注入されないように、イオン注入の際、転送ゲートをマスクする必要がある。
そこで、例えば図５（Ａ）に示すように、ゲート加工後に新たにパターニングしたレジスト３１で転送ゲート電極１５を覆い、かつ、ＰＤ領域を開口するには、合わせずれ０のレジストパターニングが必要になり、現実には不可能な方法となる。
そこで、例えば図５（Ｂ）に示すように、ゲート加工のレジスト３２に重ねてＰＤのＮ−領域形成用のレジスト３３をパターン形成する方法が用いることが必要となる。
【０００７】
【発明が解決しようとする課題】
ところで、０．１８μｍ世代以降のＬＳＩでは、通常、Ｎチャネルトランジスタのゲート電極をＮ型、Ｐチャネルトランジスタのゲート電極をＰ型に作り分けている。
このような構成では、ゲート電極と拡散層の極性が同じであるため、ゲート電極と拡散層とを同時にイオン注入し、不足分をゲート電極に追加注入することにより、ゲート極性を作り分けている。
しかし、上述した埋め込みチャネル型の転送トランジスタは、拡散層とゲート電極の極性が異なるため、上述のように拡散層とゲート電極を同時にイオン注入するプロセスでＰ＋型ゲート電極を形成することができない。
すなわち、Ｎ型拡散層のイオンがＰ＋型ゲート電極にも注入されてしまうので、それを打ち消すようなイオン注入を追加で行う必要があり、工程（ＰＲ＋イオン注入）が増加する。
【０００８】
また、ＰＤのＮ−領域を形成する際に、いわゆる二重レジスト技術（一層目のレジストを除去せず、重ねて二層目のレジストを塗布してパターニングする）を使用すると、二層目のレジストパターンを再生したときに、一層目のレジストも除去されるため、一層目のパターンを再生不可能となり、ＰＤが有効に形成できず、製造不良となる危険性が増加する。
【０００９】
そこで本発明の目的は、埋め込みチャネル型トランジスタの形成プロセスと、パターンの再現性に優れた光電変換領域の形成プロセスとを両立することができる固体撮像装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は前記目的を達成するため、光の受光量に応じた信号電荷を生成する光電変換手段によって被写体の撮像を行う複数の単位画素を配置した画素アレイ部と、前記画素アレイ部の制御及び撮像信号の信号処理を行う周辺回路部とに含まれる各種のトランジスタを、Ｎ型ゲートトランジスタとＰ型ゲートトランジスタとに作り分けるトランジスタ形成工程を有し、前記トランジスタ形成工程では、前記トランジスタのゲート電極となるシリコン膜の製膜後にＮ型またはＰ型のイオン注入を行い、ゲート電極の極性を作り分けるイオン注入工程と、前記イオン注入工程の後に、前記トランジスタの拡散層と前記画素アレイ部の光電変換手段の電荷蓄積領域へのイオン注入をマスクする絶縁膜を前記シリコン膜上に製膜し、前記ゲート電極をパターニングするゲート電極形成工程とを有することを特徴とする。
【００１１】
本発明の固体撮像装置の製造方法では、単位画素や周辺回路部を構成するトランジスタ形成工程で、ゲート電極となるシリコン膜の製膜後にＮ型またはＰ型のイオン注入を行い、ゲート電極の極性を作り分けた後、そのシリコン膜上に、トランジスタの拡散層と光電変換手段の電荷蓄積領域へのイオン注入をマスクする絶縁膜を製膜し、ゲート電極をパターニングするようにしたことから、埋め込みチャネル型トランジスタの形成プロセスと、パターンの再現性に優れた光電変換領域の形成プロセスとを両立することができる。
したがって、埋め込みチャネル型トランジスタによって画像アレイ部における暗電流の発生や画像上のノイズを抑制でき、画質の向上を図り得るとともに、製造工程の効率化や歩留の改善、撮像特性の向上等を図ることが可能となる。
【００１２】
【発明の実施の形態】
以下、本発明による実施の形態例について説明する。
本実施の形態は、ＣＭＯＳイメージセンサのトランジスタ形成工程において、ＭＯＳトランジスタのゲート電極になるシリコン膜の製膜形成の直後にＮ型またはＰ型のイオン注入を行い、ゲート電極の極性を作り分け、その後、拡散層とＰＤのＮ−領域形成のイオン注入をマスクする絶縁膜をシリコン膜上に製膜し、ゲート電極をパターニングするようにしたものである。
このプロセスにより、Ｐ型ゲートのＮ型転送トランジスタの形成プロセスと再生可能なＰＤのＮ−領域形成プロセスとを両立することができる。
なお、ＣＭＯＳイメージセンサの構成としては、１つの半導体チップ上に２次元配列で単位画素を配置した画像アレイ部と、この画像アレイ部の駆動や撮像信号の信号処理を行う周辺回路部とを搭載したものであり、単位画素の構造としては、例えば上記図３に示したものを適用することが可能である。
【００１３】
図１、図２は、本発明の実施の形態例によるＣＭＯＳイメージセンサの製造方法の各工程を示す断面図であり、図中左側が埋め込みチャネル型の転送トランジスタの製造工程を示し、右側が他のトランジスタの製造工程を示している。
まず、通常用いられる方法により、Ｎ型シリコン基板４０に図示しない素子分離領域を形成した後、画素領域のトランジスタおよび周辺回路部のトランジスタの形成に必要なイオン注入を行う。
そして、図１（Ａ）において、画素領域にはシリコン基板４０の深い領域（＞０．３μｍ）にＰ−型層４１を形成し、ＦＤと転送トランジスタＴｇの下部には、シリコン基板とＰ−型層４１の間にもＰ−型層４２を形成する。
また、周辺回路領域には、Ｎ型トランジスタ領域にＰ型ウェル領域５１を設けるとともに、その上面に閾値電圧Ｖｔｈ調整用のイオン注入層５２を設ける。
また、Ｐ型トランジスタ領域にＮ型ウェル領域５３を設けるとともに、その上面に閾値電圧Ｖｔｈ調整用のイオン注入層５４を設ける。
また、転送トランジスタＴｇの形成領域に対応する基板４０の表面領域には、チャネル及びゲート電極と逆極性のＮ−型層４３を形成する。
【００１４】
そして、図１（Ｂ）において、シリコン基板４０上にゲート絶縁膜６１を形成した後、ゲート電極となるポリシリコン膜６２を成膜する。これは、例えばＣＶＤ（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ　）法により、２００ｎｍの膜厚で堆積する。
次に、図１（Ｃ）において、ＦＤ領域および周辺回路部のＰ型トランジスタのポリシリコン膜６２には、Ｐ型ドーパントとしてのホウ素イオンＢ＋を、例えば５ＫｅＶ、３．００Ｅ＋１５／ｃｍ２　の条件でイオン注入を行う。
また、周辺回路部のＮ型トランジスタ領域のポリシリコン膜６２には、Ｎ型ドーパントとしてのリンイオンＰ＋を、例えば１５ＫｅＶ、４Ｅ１４／ｃｍ２　の条件でイオン注入を行う。
その後、それらの不純物を活性化するために、例えば、Ｎ２　雰囲気中で、８００°Ｃ、６０分間のアニールを行う。
【００１５】
次に、図２（Ｄ）において、ポリシリコン膜６２上にシリコン酸化膜（ＳｉＯ２　）６３を例えば２５０ｎｍの膜厚で、ＣＶＤ法により堆積する。このシリコン酸化膜６３は、トランジスタの拡散層とＰＤの電荷蓄積領域へのイオン注入をマスクするための絶縁膜となるものである。
この後、レジスト６４のパターニングとドライエッチングにより、ポリシリコン膜６２およびシリコン酸化膜６３を所定のパターン形状に加工する。
次に、図２（Ｅ）において、図２（Ｄ）の加工で用いたレジスト６４を除去し、新たなレジスト６５によってＰＤ領域が開口したレジストパターンを形成し、ヒ素イオンＡｓを、例えば３００ＫｅＶ、２．３Ｅ１２／ｃｍ２　の条件でイオン注入を行い、ＰＤのＮ−領域７１を形成する。
このとき、絶縁膜（シリコン酸化膜）６３があるために、転送ゲートは自己整合的にマスクされる。
【００１６】
次に、図２（Ｆ）において、ＰＤのＮ−領域７１に包含される領域の基板表面に、フッ化ホウ素イオンＢＦ２　を、例えば５０ＫｅＶ、１Ｅ１３／ｃｍ２　の条件でイオン注入を行い、ＰＤのＰ＋層７２を形成する。その後、通常用いられる方法により、トランジスタのソース−ドレイン拡散層７３および上層構造（図示せず）を形成し、ＣＭＯＳイメージセンサの画素とする。
ここで、ソースドレイン拡散層の注入イオンは、２５０ｎｍの絶縁膜（シリコン酸化膜６３）にとどまり、２００ｎｍのポリシリコン膜（ゲート電極）６２には注入されないことになる。
【００１７】
以上のような本例による製造方法では、トランジスタのゲート電極になるシリコン膜６２の製膜形成の直後にＮ型またはＰ型のイオン注入を行い、ゲート電極の極性を作り分け、その後、拡散層とＰＤのＮ−領域形成のイオン注入をマスクする絶縁膜６３をシリコン膜６２上に製膜し、ゲート電極をパターニングするようにしたことにより、以下のような効果を得ることが可能である。
（１）ＰＤからＦＤに信号電荷を転送する方式の画素構造において、転送トランジスタに埋め込みチャネル型トランジスタを用いることにより、転送トランジスタの下部から発生する暗電流を低減することが可能となる。
【００１８】
（２）また、同様に転送トランジスタに埋め込みチャネル型トランジスタを用いることにより、画像信号に加わるノイズを低減でき、出力画像の画質を向上できる。
（３）また、埋め込みチャネル型トランジスタのイオン注入をゲート電極用の絶縁膜をマスクとして用いることができ、従来のロジックプロセスに新たな工程を追加して埋め込みチャネル型の転送トランジスタを形成する場合と比べて、少ない工程で実現することが可能となる。
（４）さらに、ＰＤのＮ−領域形成のためのレジストマスクに二重レジスト技術を用いる必要がなくなり、レジストパターンを容易に再生することが可能となる。
【００１９】
なお、以上は本発明を５トランジスタ構造の単位画素を有するＣＭＯＳイメージセンサに用いた場合を説明したが、本発明は、他の画素構造を有する固体撮像装置に広く適用できるものである。
また、上述した説明中のイオン種や注入条件は一例であり、本発明の主旨を達成する範囲で種々の変形が可能であることは勿論である。
【００２０】
【発明の効果】
以上説明したように本発明の固体撮像装置の製造方法によれば、単位画素や周辺回路部を構成するトランジスタ形成工程で、ゲート電極となるシリコン膜の製膜後にＮ型またはＰ型のイオン注入を行い、ゲート電極の極性を作り分けた後、そのシリコン膜上に、トランジスタの拡散層と光電変換手段の電荷蓄積領域へのイオン注入をマスクする絶縁膜を製膜し、ゲート電極をパターニングするようにしたことから、埋め込みチャネル型トランジスタの形成プロセスと、パターンの再現性に優れた光電変換領域の形成プロセスとを両立することができる。
したがって、埋め込みチャネル型トランジスタによって画像アレイ部における暗電流の発生や画像上のノイズを抑制でき、画質の向上を図り得るとともに、製造工程の効率化や歩留の改善、撮像特性の向上等を図ることが可能となる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態例によるＣＭＯＳイメージセンサの製造方法の各工程を示す断面図である。
【図２】本発明の実施の形態例によるＣＭＯＳイメージセンサの製造方法の各工程を示す断面図である。
【図３】ＣＭＯＳイメージセンサにおける単位画素の一例を示す図であり、（Ａ）は等価回路図、（Ｂ）は断面図、（Ｃ）はポテンシャル図を示している。
【図４】埋め込みチャネル型の転送トランジスタを用いたＣＭＯＳイメージセンサにおける単位画素の一例を示す図であり、（Ａ）は断面図、（Ｂ）はポテンシャル図を示している。
【図５】図４に示すＣＭＯＳイメージセンサにおけるＰＤへのイオン注入のためのレジストマスクの例を示す断面図である。
【符号の説明】
４０……Ｎ型シリコン基板、４１、４２……Ｐ−型層、４３、７１……Ｎ−型層、５１、５３……Ｐ型ウェル領域、５２、５４……イオン注入層、６１……ゲート絶縁膜、６２……ポリシリコン膜、６３……シリコン酸化膜、６４、６５……レジスト、７２……Ｐ＋層。
【図１】
2004022624.tif 000003
【図２】
2004022624.tif 000004
【図３】
2004022624.tif 000005
【図４】
2004022624.tif 000006
【図５】
2004022624.tif 000007