(57)【要約】【課題】シリコン基板上に形成可能な低損失の容量【解決手段】シリコン基板上のｎｐｎトランジスタを用いる。ｐ基板を接地し、エミッタには、可変直流電圧源Ｖｄｃ１から抵抗Ｒｅを介して正のバイアス電位を印加する。ベースには、可変直流電圧源Ｖｄｃ２から抵抗Ｒｂを介して正のバイアス電位を印加する。可変直流電圧源Ｖｄｃ１と可変直流電圧源Ｖｄｃ２の負極側は接地し、可変直流電圧源Ｖｄｃ１は可変直流電圧源Ｖｄｃ２よりも高い電位とする。使用する高周波帯の周波数ωに対し、ベースと基板間の容量ＣＢＧによるインピーダンスが、抵抗Ｒｂを介して接地へ向かうインピーダンスや、ベースとエミッタ間の容量ＣＢＥと抵抗Ｒｅを介して接地へ向かうインピーダンスよりも十分に小さくすることで、ベースと基板間の容量ＣＢＧのみを有効なものとして、容量として機能させることができる。【選択図】　図２
2004111513.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型基板上に設けられたｎｐｎトランジスタを用いた容量において、
ｐ型基板を接地し、
エミッタとベースにそれぞれ正のバイアス電位を印加し、
ベースとｐ型基板間の容量を用いることを特徴とするｎｐｎトランジスタを用いた容量。
【請求項２】
前記エミッタに印加する正のバイアス電位は、前記ベースに印加する正のバイアス電位よりも高いことを特徴とする請求項１に記載のｎｐｎトランジスタを用いた容量。
【請求項３】
前記エミッタに印加する正のバイアス電位と前記ベースに印加する正のバイアス電位の少なくとも一方を可変として、可変容量としたことを特徴とする請求項２に記載のｎｐｎトランジスタを用いた容量。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高周波回路に適した、半導体チップに形成可能な低損失の容量に関する。
【０００２】
【従来の技術】
【非特許文献１】
Ｓ．Ｍ．ジィー著、南日康夫、川辺光央、長谷川文夫訳、「半導体デバイス−基礎理論とプロセス技術−」、初版第３刷、平成元年６月１５日、ｐｐ．　６８−９０，　１３３−１３４
【非特許文献２】
岩崎臣男、高坪守男、牧康之、山本敏正著、「解説ＩＣの基礎」、第２版第３刷、東京電機大学出版局、昭和６２年５月２０日、ｐ．　４８
【０００３】
バイポーラトランジスタのベース・エミッタ間及びペース・コレクタ間はｐｎ接合を形成しているため、ダイオードとして働く。従って、ベース・エミッタ間に逆バイアスを加えると、ｐｎ接合による容量として利用できることは良く知られている（例えば、非特許文献１参照）。図４の（ａ）、（ｃ）は、ｐ型Ｓｉ基板上に設けられたｎｐｎトランジスタのベース・エミッタ間に逆バイアスを加えて容量を形成した例を示している。図４の（ａ）は、ｎｐｎトランジスタに２つの正のバイアス電位を印加するものである。即ち、エミッタ及び基板に第１の正電位ＶＰ１を、ベースに第１の正電位よりも低い第２の正電位ＶＰ２を加えるものである。ここでコレクタはオープンとしておく。図４の（ａ）の回路を等価回路として図４の（ｂ）のように書き下すことができる。即ち、ベースＢとエミッタＥ間に容量ＣＢＥ、ベースＢとコレクタＣ間に容量ＣＢＣ、コレクタＣとエミッタＥ間に容量ＣＣＥが形成され、全体として、ベース端子とエミッタ端子間を１つの容量と考えることができる。
【０００４】
一方、図４の（ｃ）は、ｎｐｎトランジスタに１つの負バイアスＶＮを印加するものである。図４の（ｃ）は、ベースに負電位を、エミッタ及び基板を接地するものである。ここでもコレクタはオープンとしておく。図４の（ｃ）においても、ベース端子とエミッタ端子間に容量が形成される。
【０００５】
また、トランジスタを利用してダイオードを形成することも知られている（例えば、非特許文献２参照）。即ち、コレクタとベースを接地する場合と、ベースとエミッタを接地する場合である。これらはそれぞれ、ベース・エミッタ間及びベース・コレクタ間はｐｎ接合を利用してダイオードを形成している。従って、逆バイアスを印加すると容量として働く。
【０００６】
【発明が解決しようとする課題】
図４の（ａ）、（ｃ）は、いずれもベースとエミッタに逆バイアスを印可することで容量を実現するものである。しかし、図４の（ａ）の回路は図４の（ｂ）のように、エミッタと接地の間に抵抗Ｒｅが必要となるため、損失を十分に抑えることができない。また、半導体装置において電位としては通常正電位を供給するものが一般的であるので、図４の（ｃ）の回路の入力端子側が正電位であれば、入力端子とベースバイアス間の直流を排除するための、更に別の容量を必要とするものとなる（図４の（ｄ）、（ｅ））。また、そもそも負電位を供給することは必ずしも一般的とは言いがたい。
【０００７】
本発明は上記課題に鑑み、他の容量を用いず、正電位のみで、接地端子との間の低損失の容量を実現するためなされたものである。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、ｐ型基板上に設けられたｎｐｎトランジスタを用いた容量において、ｐ型基板を接地し、エミッタとベースにそれぞれ正のバイアス電位を印加し、ベースとｐ型基板間の容量を用いることを特徴とするｎｐｎトランジスタを用いた容量である。
【０００９】
また、請求項２に記載の発明は、エミッタに印加する正のバイアス電位は、ベースに印加する正のバイアス電位よりも高いことを特徴とする。更に請求項３記載の発明は、エミッタに印加する正のバイアス電位とベースに印加する正のバイアス電位の少なくとも一方を可変として、可変容量としたことを特徴とする。
【００１０】
【作用及び発明の効果】
本発明によれば、ｎｐｎトランジスタのベースと、接地されたｐ基板との間の容量を用いることができる。用いる電位は全て正電位であり、構成される容量部分に抵抗が含まれないので低損失の容量を実現できる（請求項１、２）。また、バイアス電位を可変とすることで、可変容量を実現することも容易である（請求項３）。
【００１１】
【発明の実施の形態】
図１は、本発明の具体的な実施例に係る容量１００の構成を示す模式的断面図である。ｐ型基板１０ｐにｎ＋埋め込み層１１ｎ＋を介して形成されたｎ層１２ｎ（コレクタ領域）と、ｎ層１２ｎ中に形成されたｐ層１３ｐ（ベース領域）と、ｐ層１３ｐ中に形成されたｎ層１４ｎ（エミッタ領域）とでｎｐｎトランジスタが形成される。コレクタ電極形成部はｎ＋層１５ｎ＋としているが、ｎ層１２ｎに直接電極を形成しても良い。こうして、ｐ型基板１０ｐに電極Ｇ、ｎ層１２ｎ（コレクタ領域）のｎ＋層１５ｎ＋に電極Ｃ、ｐ層１３ｐ（ベース領域）に電極Ｂ、ｎ層１４ｎ（エミッタ領域）に電極Ｅを形成する。ｐ型基板１０ｐの電極Ｇは直接接地する。ｎ層１４ｎ（エミッタ領域）の電極Ｅには、可変直流電圧源Ｖｄｃ１から抵抗Ｒｅを介して正のバイアス電位を印加する。ｐ層１３ｐ（ベース領域）の電極Ｂには、可変直流電圧源Ｖｄｃ２から抵抗Ｒｂを介して正のバイアス電位を印加する。可変直流電圧源Ｖｄｃ１と可変直流電圧源Ｖｄｃ２の負極側は接地する。また、可変直流電圧源Ｖｄｃ１は可変直流電圧源Ｖｄｃ２よりも高い電位とする。
【００１２】
図１の実施例について、回路図を図２（ａ）に示す。図２（ａ）では２個のトランジスタを用いる図としているが、当然、１個のトランジスタのみを用いても、或いは３個以上のトランジスタのベースを結線し、エミッタを結線しても同様である。尚、コレクタは必ずしも結線しなくて良い。
【００１３】
図２（ｂ）は図２（ａ）の等価回路である。従来例の図４（ａ）（ｂ）では、ベースとエミッタとの間の容量を用いたが本発明ではベースＢと接地Ｇ間の容量ＣＢＧを用いるので、低損失のものとすることができる。また、従来例の図４（ｃ）（ｄ）（ｅ）のような負バイアスは不要で、従来例の図４（ｄ）（ｅ）のような別の容量を必要としない。
【００１４】
図２（ｂ）で、ベースＢと接地Ｇ間の容量ＣＢＧが有効であって、ベースＢとエミッタＥ間の容量ＣＢＥが有効でないようにするには、２つの抵抗ＲｂとＲｅを大きくする必要がある。図２（ｃ）で示す式（１）のように、当該容量を用いる高周波回路の使用周波数をωとして、当該高周波に対するベースＢと接地Ｇ間の容量ＣＢＧでのインピーダンスが、抵抗Ｒｂを介して接地へ向かうインピーダンスや、　ベースＢとエミッタＥ間の容量ＣＢＥと抵抗Ｒｅを介して接地へ向かうインピーダ　ンスよりも十分に小さくすることでこれを実現することができる。例えば１〜１０ＧＨｚ帯ではＲｂとＲｅを共に１０ｋΩ以上、例えばいずれも１０ｋΩとすれば良い。
【００１５】
図１の容量１００のシミュレーション結果を図３（ａ）にスミスチャートで示す。尚、可変直流電圧源Ｖｄｃ１を３Ｖ、可変直流電圧源Ｖｄｃ２を０Ｖとした。図１の容量１００の特性曲線は、周波数３　〜９ＧＨｚに対し、スミスチャート上の周辺部に位置し、損失が極めて小さいことを示している。この容量１００は、図３（ｂ）のＲ＋Ｃと示した、０．４３ｐＦの容量と１．６Ωの抵抗を直列させた場合のスミスチャートに相当する。一方、シリコン基板上に絶縁膜を介して２層のポリシリコンを形成して作成した０．４３ｐＦの容量のスミスチャート（実測）も図３（ｂ）にＣ（ｐ−Ｓｉ）として示す。本発明（図３（ａ））と比較してスミスチャート上の周辺部から中心側に位置し、本発明の容量よりも損失が大きいことが理解できる。
【００１６】
更に、可変直流電圧源Ｖｄｃ１を２Ｖ、可変直流電圧源Ｖｄｃ２を０Ｖとしたシミュレーションを図３（ｃ）に、可変直流電圧源Ｖｄｃ１を３Ｖ、可変直流電圧源Ｖｄｃ２を１Ｖとしたシミュレーションを図３（ｄ）に示す。図３（ｃ）、図３（ｄ）からわかる通り、ｎｐｎトランジスタのエミッタにバイアス電位を印加する可変直流電圧源Ｖｄｃ１と、ベースにバイアス電位を印加する可変直流電圧源Ｖｄｃ２とを可変とすることで、図１の容量１００は可変容量とすることができる。
【図面の簡単な説明】
【図１】本発明の具体的な実施例に係る容量の構成を示す模式的断面図。
【図２】同実施例に係る容量の回路図。
【図３】同実施例のシミュレーション結果を示すグラフ図。
【図４】従来のエミッタとベースとの間で容量を実現する場合の回路図。
【符号の説明】
ＣＢＧ　ｐ型基板上に形成されたｎｐｎトランジスタのベースと基板間で形成される容量
Ｖｄｃ１、Ｖｄｃ２　可変直流電圧源
Ｒｅ　Ｖｄｃ１とエミッタとの間に挿入される抵抗
Ｒｂ　Ｖｄｃ２とベースとの間に挿入される抵抗
【図１】
2004111513.tif 000003
【図２】
2004111513.tif 000004
【図３】
2004111513.tif 000005
【図４】
2004111513.tif 000006