(57)【要約】【課題】素子特性の低下を抑制するとともに、素子組立の歩留まりを向上させることが可能な半導体発光素子を提供する。【解決手段】この半導体発光素子は、サファイア基板１と、サファイア基板１上に形成されたｎ型クラッド層２と、ｎ型クラッド層２上に形成された発光層３と、発光層３上に形成されたｐ型クラッド層４と、ｐ型クラッド層４上に形成されたｐ型コンタクト層５と、素子の外縁よりも内側に素子の外縁の全周に沿って形成され、ｐ型コンタクト層５からサファイア基板１中に達する深さ（サファイア基板１の上面から約０．１μｍの深さ）を有する溝部２０とを備えている。【選択図】図１
2004228408.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、
前記絶縁性基板上に形成された第１導電型の第１半導体層と、
前記第１半導体層上に形成された発光層と、
前記発光層上に形成された第２導電型の第２半導体層と、
素子の外縁よりも内側に前記素子の外縁の実質的に全周に沿って形成され、前記第２半導体層から前記絶縁性基板に達する深さを有する溝部とを備えた、半導体発光素子。
【請求項２】
少なくとも前記溝部の内面を覆うように形成された絶縁膜をさらに備える、請求項１に記載の半導体発光素子。
【請求項３】
前記第１半導体層上に形成された第１電極と、
前記第２半導体層上に形成された第２電極とをさらに備え、
前記絶縁膜は、前記第１電極および前記第２電極を覆うとともに、前記第１電極上に位置する第１開口部と前記第２電極上に位置する第２開口部とを有する、請求項１または２に記載の半導体発光素子。
【請求項４】
前記第１電極上に位置する前記絶縁膜上に、前記絶縁膜の第１開口部を介して前記第１電極に接触するように形成された第１パッド電極と、前記第２電極上に位置する前記絶縁膜上に、前記絶縁膜の第２開口部を介して前記第２電極に接触するように形成された第２パッド電極とをさらに備える、請求項３に記載の半導体発光素子。
【請求項５】
前記絶縁膜の第２開口部は、前記第２電極の平面形状を実質的に反映した平面形状を有する、請求項３または４に記載の半導体発光素子。
【請求項６】
前記第１電極および前記第２電極は、それぞれ、融着層を介して、基台の表面上に取り付けられている、請求項３〜５のいずれか１項に記載の半導体発光素子。
【請求項７】
絶縁性基板と、
前記絶縁性基板上に形成された半導体素子層と、
素子の外縁よりも内側に前記素子の外縁の実質的に全周に沿って形成され、前記半導体素子層から前記絶縁性基板に達する深さを有する溝部とを備えた、半導体素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体発光素子および半導体素子に関し、特に、絶縁性基板上に半導体層が形成された半導体発光素子および半導体素子に関する。
【０００２】
【従来の技術】
従来、絶縁性基板上に、ｎ型半導体層、発光層およびｐ型半導体層が順次形成された半導体発光素子が知られている。
【０００３】
図１２は、従来の半導体発光素子の構造を示した平面図であり、図１３は、図１２の６００−６００線に沿った断面図である。図１４は、図１３に示した従来の半導体発光素子を放熱基台に取り付けた状態における半導体発光素子と半田層との位置関係を説明するための底面透視図であり、図１５は、図１４の７００−７００線に沿った断面図である。まず、図１２〜図１５を参照して、従来の半導体発光素子の構造について説明する。
【０００４】
従来の半導体発光素子では、図１２および図１３に示すように、絶縁性のサファイア基板１０１上に、コンタクト層としても機能するｎ型ＧａＮからなるｎ型クラッド層１０２が形成されている。ｎ型クラッド層１０２上には、窒化物系半導体からなる発光層１０３が形成されている。発光層１０３上には、ｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型クラッド層１０４が形成されている。ｐ型クラッド層１０４上には、ｐ型ＧａＮからなるｐ型コンタクト層１０５が形成されている。そして、ｐ型コンタクト層１０５からｎ型クラッド層１０２までの所定領域が除去されることによって、ｎ型クラッド層１０２の表面の一部が露出されている。ｐ型コンタクト層１０５上の所定領域には、下層から上層に向かって、Ｎｉ層とＡｕ層とからなるｐ側電極１０６が形成されている。また、ｎ型クラッド層１０２の露出された表面上の所定領域には、Ａｌからなるｎ側電極１０７が形成されている。
【０００５】
また、図１４および図１５に示すように、図１２および図１３に示した従来の半導体発光素子は、発光層１０３で発生した熱を放熱するために、放熱基台（サブマウント）１３１の上面上に、発光層１０３に近い側からジャンクションダウン方式で取り付けられている。具体的には、ｐ側電極１０６およびｎ側電極１０７が、それぞれ、Ａｇからなる半田層１４１ａおよび１４１ｂを介して、放熱基台１３１の上面の対応する電極層（図示せず）上に融着されている。
【０００６】
図１２および図１３に示した従来の半導体発光素子の製造プロセスとしては、まず、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、絶縁性のサファイア基板１０１上に、ｎ型ＧａＮからなるｎ型クラッド層１０２、窒化物系半導体からなる発光層１０３、ｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型クラッド層１０４、および、ｐ型ＧａＮからなるｐ型コンタクト層１０５を順次形成する。次に、ｐ型コンタクト層１０５からｎ型クラッド層１０２までの所定領域をエッチングすることにより、ｎ型クラッド層１０２の表面の一部を露出させる。この後、真空蒸着法を用いて、ｎ型クラッド層１０２の露出された表面上の所定領域に、Ａｌからなるｎ側電極１０７を形成するとともに、ｐ型コンタクト層１０５上の所定領域に、下層から上層に向かって、Ｎｉ層とＡｕ層とからなるｐ側電極１０６を形成する。最後に、サファイア基板１０１の裏面のｎ型クラッド層１０２が露出している領域に対応する領域に、スクライブライン（図示せず）を形成した後、そのスクライブラインに沿って各チップに素子を分離する。このようにして、図１２および図１３に示した従来の半導体発光素子が形成される。
【０００７】
そして、図１２および図１３に示した従来の半導体発光素子のｐ側電極１０６およびｎ側電極１０７を、それぞれ、Ａｇからなる半田層１４１ａおよび１４１ｂを介して、ジャンクションダウン方式で放熱基台１３１の上面の対応する電極層（図示せず）上に融着する。このようにして、図１４および図１５に示した構造が得られる。
【０００８】
図１２および図１３に示した従来の半導体発光素子では、サファイア基板１０１の裏面に形成されたスクライブラインに沿って各チップに素子を分離する際に、ｎ型クラッド層１０２に応力が加わるので、ｎ型クラッド層１０２上に順次形成された半導体各層（発光層１０３、ｐ型クラッド層１０４およびｐ型コンタクト層１０５）に悪影響を及ぼすという不都合があった。また、図１４および図１５に示したように、ｐ側電極１０６およびｎ側電極１０７を、それぞれ、半田層１４１ａおよび１４１ｂを介して放熱基台１３１の上面上に取り付ける際に、半田層１４１ａおよび１４１ｂが表面張力により盛り上がる。このため、図１５に示すように、ｐ側電極１０６と放熱基台１３１とを接合するための半田層１４１ａがｐ型コンタクト層１０５およびｐ型クラッド層１０４から発光層１０３を越えて、ｎ型クラッド層１０２の側面に接触することにより短絡不良が発生するという不都合があった。
【０００９】
そこで、従来では、絶縁性基板上に形成された半導体層から絶縁性基板中に達する深さを有するスクライブラインを形成するとともに、絶縁性基板および半導体層の上面および側面上の所定領域に絶縁膜を形成した後、スクライブラインに沿って各チップに素子を分離することにより形成された半導体発光素子が提案されている（たとえば、特許文献１参照）。
【００１０】
図１６は、上記した従来の提案された半導体発光素子の一例を示した平面図であり、図１７は、図１６の８００−８００線に沿った断面図である。図１６および図１７を参照して、従来の提案された半導体発光素子では、図１３に示した従来の半導体発光素子の構造において、ｎ型クラッド層１０２の露出された表面の端部からサファイア基板１０１中に達する深さを有する切欠き部１２０（スクライブライン）が形成されている。また、サファイア基板１０１および半導体各層（ｎ型クラッド層１０２、発光層１０３、ｐ型クラッド層１０４およびｐ型コンタクト層１０５）の上面および側面上の所定領域には、ＳｉＯ２からなる絶縁膜１０８が形成されている。
【００１１】
図１６および図１７に示した従来の提案された半導体発光素子では、各チップに素子を分離する際、ｎ型クラッド層１０２の露出された表面の端部からサファイア基板１０１中に達する深さを有するスクライブライン（切欠き部１２０）に沿って分離する。この場合、隣接する素子間には、スクライブライン（切欠き部１２０）により所定の間隔が設けられているので、素子分離時に発生する応力がｎ型クラッド層１０２に加わるのが防止される。また、ｐ側電極１０６およびｎ側電極１０７を、それぞれ、半田層１４１ａおよび１４１ｂを介して放熱基台１３１の上面上に取り付ける際に、ｐ側電極１０６と放熱基台１３１とを接合するための半田層１４１ａが表面張力により盛り上がったとしても、ｐ型コンタクト層１０５、ｐ型クラッド層１０４、発光層１０３およびｎ型クラッド層１０２の側面上に絶縁膜１０８が形成されているので、半田層１４１ａがｐ型コンタクト層１０５、ｐ型クラッド層１０４、発光層１０３およびｎ型クラッド層１０２の側面に接触するのが防止される。これにより、短絡不良が防止される。
【００１２】
【特許文献１】
特開２０００−９１６３６
【発明が解決しようとする課題】
しかしながら、図１６および図１７に示した従来の提案された半導体発光素子では、各チップに素子を分離した後の素子組立時に、素子の外側面を掴む際に、切欠き部１２０の幅Ｗが数μｍと小さいため、ｎ型クラッド層１０２の側面に位置する絶縁膜１０８に接触しないようにサファイア基板１０１の外側面のみを掴むのは困難であった。このため、素子組立時に、絶縁膜１０８を介してｎ型クラッド層１０２に外部からの応力が加わるので、ｎ型クラッド層１０２上に順次形成された半導体各層（発光層１０３、ｐ型クラッド層１０４およびｐ型コンタクト層１０５）に悪影響を及ぼすという不都合があった。その結果、素子特性が低下するという問題点があった。
【００１３】
また、上記のように、ｎ型クラッド層１０２の側面上に形成された絶縁膜１０８に応力が加わった場合に、絶縁膜１０８が剥離する場合がある。このように絶縁膜１０８が剥離した状態で、ｐ側電極１０６およびｎ側電極１０７を、それぞれ、半田層１４１ａおよび１４１ｂを介して放熱基台１３１の上面上に取り付けると、図１５に示した従来の場合と同様、表面張力により盛り上がった半田層１４１ａがｐ型コンタクト層１０５、ｐ型クラッド層１０４、発光層１０３およびｎ型クラッド層１０２の側面に接触することにより短絡不良が発生する。その結果、素子組立の歩留まりを向上させるのが困難になるという問題点があった。
【００１４】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、素子特性の低下を抑制するとともに、素子組立の歩留まりを向上させることが可能な半導体発光素子を提供することである。
【００１５】
この発明のもう１つの目的は、素子特性の低下を抑制するとともに、素子組立の歩留まりを向上させることが可能な半導体素子を提供することである。
【００１６】
【課題を解決するための手段および発明の効果】
上記目的を達成するために、この発明の第１の局面による半導体発光素子は、絶縁性基板と、絶縁性基板上に形成された第１導電型の第１半導体層と、第１半導体層上に形成された発光層と、発光層上に形成された第２導電型の第２半導体層と、素子の外縁よりも内側に素子の外縁の実質的に全周に沿って形成され、第２半導体層から絶縁性基板に達する深さを有する溝部とを備えている。
【００１７】
この第１の局面による半導体発光素子では、上記のように、素子の外縁よりも内側に素子の外縁の実質的に全周に沿って形成されるとともに、第２半導体層から絶縁性基板に達する深さを有する溝部を設けることによって、素子内部側に位置する半導体各層（第１半導体層、発光層および第２半導体層）と素子外部側に位置する半導体各層（第１半導体層、発光層および第２半導体層）とが、溝部により物理的に分離される。これにより、素子外部側に位置する半導体各層に外部から応力が加わった場合に、素子外部側に位置する半導体各層により応力が吸収されるので、素子内部側に位置する半導体各層に応力が加わるのを抑制することができる。これにより、素子組立時に素子内部側に位置する半導体各層に応力が加わることに起因する素子特性の低下を抑制することができる。また、素子内部側に位置する半導体各層と素子外部側に位置する半導体各層とが、溝部により電気的に分離されるので、半導体発光素子を基台に融着層を介して取り付ける場合に、素子外部側に位置する半導体各層（第１半導体層、発光層および第２半導体層）の側面に導電性の融着層が接触した場合にも、素子内部側に位置する半導体各層（第１半導体層、発光層および第２半導体層）と融着層とが電気的に接続されるのを防止することができる。これにより、素子組立時に素子の側面に融着層が接触することに起因する短絡不良が発生するのを防止することができる。その結果、素子組立の歩留まりを向上させることができる。
【００１８】
上記第１の局面による半導体発光素子において、好ましくは、少なくとも溝部の内面を覆うように形成された絶縁膜をさらに備える。このように構成すれば、素子内部側に位置する半導体各層と素子外部側に位置する半導体各層との間の絶縁性をより向上させることができる。
【００１９】
上記第１の局面による半導体発光素子において、好ましくは、第１半導体層上に形成された第１電極と、第２半導体層上に形成された第２電極とをさらに備え、絶縁膜は、第１電極および第２電極を覆うとともに、第１電極上に位置する第１開口部と第２電極上に位置する第２開口部とを有する。このように構成すれば、半導体発光素子の第１電極および第２電極を第１開口部および第２開口部を介して融着層により基台に取り付ける場合に、第１開口部および第２開口部の周辺に形成された絶縁膜により、第１電極側の融着層と第２電極側の融着層とが接触するのを防止することができる。これにより、第１電極と第２電極とが融着層を介して電気的に接続されることに起因する短絡不良も防止することができる。
【００２０】
上記第１の局面による半導体発光素子において、好ましくは、第１電極上に位置する絶縁膜上に、絶縁膜の第１開口部を介して第１電極に接触するように形成された第１パッド電極と、第２電極上に位置する絶縁膜上に、絶縁膜の第２開口部を介して第２電極に接触するように形成された第２パッド電極とをさらに備える。このように構成すれば、半導体発光素子を第１電極および第２電極側から融着層により基台に取り付ける場合に、第１開口部および第２開口部から突出した第１パッド電極および第２パッド電極の上面に容易に融着層を接合することができる。これにより、絶縁膜の第１開口部および第２開口部内に位置する第１電極および第２電極の上面に直接融着層を接合する場合に比べて、より容易に、半導体発光素子を融着層を介して基台に取り付けることができる。
【００２１】
上記第１の局面による半導体発光素子において、好ましくは、絶縁膜の第２開口部は、第２電極の平面形状を実質的に反映した平面形状を有する。このように構成すれば、絶縁膜の第２開口部の開口面積を大きくすることができる。これにより、半導体発光素子の第１電極および第２電極を絶縁膜の第１開口部および第２開口部を介して融着層により基台に取り付ける場合に、融着層と第２電極との接触面積を大きくすることができる。また、第１パッド電極および第２パッド電極を融着層により基台に取り付ける場合に、融着層と第２電極上の第２パッド電極との接触面積を大きくすることができる。これにより、素子の融着層による固定をより安定して行うことができるとともに、素子の放熱性を向上させることができる。
【００２２】
上記第１の局面による半導体発光素子において、好ましくは、第１電極および第２電極は、それぞれ、融着層を介して、基台の表面上に取り付けられている。このように構成すれば、容易に、発熱源である発光層に近い側が基台に取り付けられたジャンクションダウン構造の半導体発光素子を得ることができるので、素子の放熱特性を向上させることができる。
【００２３】
この発明の第２の局面による半導体素子は、絶縁性基板と、絶縁性基板上に形成された半導体素子層と、素子の外縁よりも内側に素子の外縁の実質的に全周に沿って形成され、半導体素子層から絶縁性基板に達する深さを有する溝部とを備えている。
【００２４】
この第２の局面による半導体素子では、上記のように、素子の外縁よりも内側に素子の外縁の実質的に全周に沿って形成されるとともに、半導体素子層から絶縁性基板に達する深さを有する溝部を設けることによって、素子内部側に位置する半導体素子層と素子外部側に位置する半導体素子層とが、溝部により物理的に分離される。これにより、素子外部側に位置する半導体素子層に外部から応力が加わった場合に、素子外部側に位置する半導体素子層により応力が吸収されるので、素子内部側に位置する半導体素子層に応力が加わるのを抑制することができる。これにより、素子組立時に、素子内部側に位置する半導体素子層に応力が加わることに起因する素子特性の低下を抑制することができる。また、素子内部側に位置する半導体素子層と素子外部側に位置する半導体素子層とが、溝部により電気的に分離されるので、半導体素子を基台に融着層を介して取り付ける場合に、素子外部側に位置する半導体素子層の側面に導電性の融着層が接触した場合にも、素子内部側に位置する半導体素子層と融着層とが電気的に接続されるのを防止することができる。これにより、素子組立時に素子の側面に融着層が接触することに起因する短絡不良が発生するのを防止することができる。その結果、素子組立の歩留まりを向上させることができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００２６】
（第１実施形態）
図１は、本発明の第１実施形態による半導体発光素子の構造を示した平面図であり、図２は、図１の１００−１００線に沿った断面図である。図３は、図２に示した第１実施形態による半導体発光素子の発光層の詳細を示した拡大断面図である。図４は、図２に示した第１実施形態による半導体発光素子を放熱基台に取り付けた状態における半導体発光素子と半田層との位置関係を説明するための底面透視図であり、図５は、図４の２００−２００線に沿った断面図である。まず、図１〜図５を参照して、第１実施形態による半導体発光素子の構造について説明する。
【００２７】
第１実施形態による半導体発光素子では、図１および図２に示すように、絶縁性のサファイア基板１上に、約４μｍの厚みを有するｎ型ＧａＮからなるｎ型クラッド層２が形成されている。このｎ型クラッド層２は、コンタクト層としての機能も有する。なお、サファイア基板１は、本発明の「絶縁性基板」の一例であり、ｎ型クラッド層２は、本発明の「第１半導体層」の一例である。
【００２８】
ｎ型クラッド層２上には、発光層３が形成されいる。この発光層３は、図３に示すように、約３ｎｍの厚みを有するアンドープＩｎ０．２５Ｇａ０．７５Ｎからなる４つの井戸層３ａ、および、約６ｎｍの厚みを有するアンドープＧａＮからなる４つの障壁層３ｂが交互に積層されたＭＱＷ活性層３ｃと、約１０ｎｍの厚みを有するアンドープＧａＮからなる保護層３ｄとによって構成されている。この保護層３ｄは、ＭＱＷ活性層３ｃのＩｎが脱離するのを防止することによりＭＱＷ活性層３ｃの結晶の劣化を防止するために設けられている。
【００２９】
発光層３上には、図２に示すように、約０．１μｍの厚みを有するｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型クラッド層４が形成されている。ｐ型クラッド層４上には、約０．０７μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層５が形成されている。なお、ｐ型クラッド層４およびｐ型コンタクト層５は、本発明の「第２半導体層」の一例である。
【００３０】
また、平面形状が実質的にＬ字形状になるように、ｐ型コンタクト層５からｎ型クラッド層２までの所定領域が除去されることにより、ｎ型クラッド層２の表面の一部が露出されている。そして、ｐ型コンタクト層５上の所定領域には、下層から上層に向かって、約２ｎｍの厚みを有するＮｉ層と、約４ｎｍの厚みを有するＡｕ層とからなるｐ側電極６が形成されている。このｐ側電極６は、平面形状が実質的にＬ字形状になるように形成されている。また、ｎ型クラッド層２の露出された表面上の所定領域には、約２００ｎｍの厚みを有するＡｌからなるｎ側電極７が形成されている。なお、ｐ側電極６は、本発明の「第２電極」の一例であり、ｎ側電極７は、本発明の「第１電極」の一例である。
【００３１】
ここで、第１実施形態では、素子の外縁よりも内側に素子の外縁の全周に沿って、ｐ型コンタクト層５からサファイア基板１中に達する深さ（サファイア基板１の上面から約０．１μｍの深さ）と約２μｍ以上約３０μｍ以下（たとえば、約１５μｍ）の幅とを有する溝部２０が形成されている。そして、その溝部２０によって、素子内部２０ａ側に位置する半導体各層（ｎ型クラッド層２、発光層３、ｐ型クラッド層４およびｐ型コンタクト層５）と、素子外部２０ｂ側に位置する半導体各層（ｎ型クラッド層２、発光層３、ｐ型クラッド層４およびｐ型コンタクト層５）とが、物理的および電気的に分離されている。また、溝部２０の内面を覆うとともに、ｐ側電極６およびｎ側電極７以外の所定領域を覆うように、約０．２μｍの厚みを有するたとえばＳｉＯ２からなる絶縁膜８が形成されている。
【００３２】
なお、溝部２０の幅が約２μｍよりも小さい場合、ｐ型コンタクト層５からサファイア基板１中に達する深さにエッチングするのが困難となるので、素子外部２０ｂとの絶縁不良を引き起こす可能性がある。また、溝部２０の幅が約３０μｍよりも大きい場合、素子の有効面積が小さくなるので、輝度の低下や動作電圧の上昇などの不都合が生じる。このため、素子特性が劣化する。さらに、１枚のサファイア基板１から取れる素子数が減少するので、生産性が低下する。したがって、溝部２０は、約２μｍ以上約３０μｍ以下の幅に形成するのが好ましい。
【００３３】
また、図４および図５に示すように、図１および図２に示した第１実施形態による半導体発光素子は、発光層３で発生した熱を放熱するために、放熱基台３１の上面上に、発光層３に近い側からジャンクションダウン方式で取り付けられている。具体的には、ｐ側電極６およびｎ側電極７が、それぞれ、Ａｇからなる半田層４１ａおよび４１ｂを介して、放熱基台３１の上面の対応する電極層（図示せず）上に融着されている。なお、放熱基台３１は、本発明の「基台」の一例であり、半田層４１ａおよび４１ｂは、本発明の「融着層」の一例である。
【００３４】
第１実施形態では、上記のように、素子の外縁よりも内側に素子の外縁の全周に沿って形成されるとともに、ｐ型コンタクト層５からサファイア基板１中に達する深さ（サファイア基板１の上面から約０．１μｍの深さ）を有する溝部２０を設けることによって、素子内部２０ａ側に位置する半導体各層（ｎ型クラッド層２、発光層３、ｐ型クラッド層４およびｐ型コンタクト層５）と素子外部２０ｂ側に位置する半導体各層（ｎ型クラッド層２、発光層３、ｐ型クラッド層４およびｐ型コンタクト層５）とが、溝部２０により物理的に分離される。これにより、素子外部２０ｂ側に位置する半導体各層２〜５に外部から応力が加わった場合に、素子外部２０ｂ側に位置する半導体各層２〜５により応力が吸収されるので、素子内部２０ａ側に位置する半導体各層２〜５に応力が加わるのを抑制することができる。これにより、素子組立時に素子内部２０ａ側に位置する半導体各層２〜５に応力が加わることに起因する素子特性の低下を抑制することができる。
【００３５】
また、素子内部２０ａ側に位置する半導体各層２〜５と素子外部２０ｂ側に位置する半導体各層２〜５とが、溝部２０により電気的に分離されるので、半導体発光素子を放熱基台３１に半田層４１ａおよび４１ｂを介して取り付ける場合に、素子外部２０ｂ側に位置する半導体各層（ｎ型クラッド層２、発光層３、ｐ型クラッド層４およびｐ型コンタクト層５）の側面に半田層４１ａが接触した場合にも、素子内部２０ａ側に位置する半導体各層（ｎ型クラッド層２、発光層３、ｐ型クラッド層４およびｐ型コンタクト層５）と半田層４１ａとが電気的に接続されるのを防止することができる。これにより、素子組立時に素子の側面に半田層４１ａが接触することに起因する短絡不良が発生するのを防止することができる。その結果、素子組立の歩留まりを向上させることができる。
【００３６】
また、第１実施形態では、溝部２０の内面を覆うように絶縁膜８を形成することによって、素子内部２０ａ側に位置する半導体各層２〜５と素子外部２０ｂ側に位置する半導体各層２〜５との間の絶縁性をより向上させることができる。
【００３７】
図１に示した第１実施形態による半導体発光素子の製造プロセスとしては、まず、ＭＯＣＶＤ法を用いて、絶縁性のサファイア基板１上に、約４μｍの厚みを有するｎ型ＧａＮからなるｎ型クラッド層２、発光層３、約０．１μｍの厚みを有するｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型クラッド層４、および、約０．０７μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層５を順次形成する。なお、発光層３を形成する際には、図３に示したように、約３ｎｍの厚みを有するアンドープＩｎ０．２５Ｇａ０．７５Ｎからなる４つの井戸層３ａ、および、約６ｎｍの厚みを有するアンドープＧａＮからなる４つの障壁層３ｂが交互に積層されたＭＱＷ活性層３ｃと、約１０ｎｍの厚みを有するアンドープＧａＮからなる保護層３ｄとを順次形成する。
【００３８】
次に、平面形状が実質的にＬ字形状になるように、ｐ型コンタクト層５からｎ型クラッド層２までの所定領域をエッチングすることにより、ｎ型クラッド層２の表面の一部を露出させる。この後、真空蒸着法を用いて、ｎ型クラッド層２の露出された表面上の所定領域に、約２００ｎｍの厚みを有するＡｌからなるｎ側電極７を形成するとともに、ｐ型コンタクト層５上の所定領域に、下層から上層に向かって、約２ｎｍの厚みを有するＮｉ層と、約４ｎｍの厚みを有するＡｕ層とからなるｐ側電極６を形成する。この際、ｐ側電極６の平面形状が、実質的にＬ字形状になるように形成する。
【００３９】
次に、第１実施形態では、素子の外縁よりも内側に素子の外縁の全周に沿ってエッチングすることによって、ｐ型コンタクト層５からサファイア基板１中に達する深さ（サファイア基板１の上面から約０．１μｍの深さ）と約２μｍ〜約３０μｍ（たとえば、約１５μｍ）の幅とを有する溝部２０を形成する。この溝部２０の形成によって、素子内部２０ａ側に位置する半導体各層（ｎ型クラッド層２、発光層３、ｐ型クラッド層４およびｐ型コンタクト層５）と、素子外部２０ｂ側に位置する半導体各層（ｎ型クラッド層２、発光層３、ｐ型クラッド層４およびｐ型コンタクト層５）とが、物理的および電気的に分離される。この後、プラズマＣＶＤ法を用いて、溝部２０の内面を覆うとともに、ｐ側電極６およびｎ側電極７以外の所定領域を覆うように、約０．２μｍの厚みを有するたとえばＳｉＯ２からなる絶縁膜８を形成する。
【００４０】
最後に、サファイア基板１の裏面の素子外部２０ｂ側に位置する素子分離領域に、スクライブライン（図示せず）を形成した後、そのスクライブラインに沿って各チップに素子を分離する。この際、第１実施形態では、素子内部２０ａ側に位置する半導体各層２〜５と、素子外部２０ｂ側に位置する半導体各層２〜５とが、溝部２０によって分離されているので、素子外部２０ｂ側に位置する半導体各層２〜５に素子分離時に発生する応力が加わったとしても、素子外部２０ｂ側に位置する半導体各層２〜５により応力が吸収される。これにより、素子内部２０ａ側に位置する半導体各層２〜５に応力が加わるのを抑制することができる。このようにして、図１および図２に示した第１実施形態による半導体発光素子が形成される。
【００４１】
そして、図１および図２に示した第１実施形態による半導体発光素子のｐ側電極６およびｎ側電極７を、それぞれ、Ａｇからなる半田層４１ａおよび４１ｂを介して、ジャンクションダウン方式で放熱基台３１の上面の対応する電極層（図示せず）上に融着する。このようにして、図４および図５に示した構造が得られる。
【００４２】
（第２実施形態）
図６は、本発明の第２実施形態による半導体発光素子の構造を示した平面図であり、図７は、図６の３００−３００線に沿った断面図である。図６および図７を参照して、この第２実施形態による半導体発光素子では、上記第１実施形態と異なり、溝部２０の内面を覆うように形成された絶縁膜５８が、ｐ側電極６およびｎ側電極７を覆うとともに、ｐ側電極６およびｎ側電極７上にそれぞれ開口部５８ａおよび５８ｂを有するように形成されている。この開口部５８ａおよび５８ｂは、それぞれ、平面形状が四角形状になるように形成されている。なお、開口部５８ａは、本発明の「第２開口部」の一例であり、開口部５８ｂは、本発明の「第１開口部」の一例である。なお、第２実施形態のその他の構造は、上記第１実施形態と同様である。
【００４３】
また、図６および図７に示した第２実施形態による半導体発光素子を、図４および図５に示した第１実施形態の構造と同様、放熱基台３１の上面上にジャンクションダウン方式で取り付ける際には、ｐ側電極６およびｎ側電極７を、それぞれ、絶縁膜５８の開口部５８ａおよび５８ｂを介して、半田層４１ａおよび４１ｂにより放熱基台３１の上面上に取り付ける。
【００４４】
第２実施形態では、上記のように、溝部２０の内面を覆うように形成された絶縁膜５８を、ｐ側電極６およびｎ側電極７を覆うとともに、ｐ側電極６およびｎ側電極７上にそれぞれ開口部５８ａおよび５８ｂを有するように形成することによって、半導体発光素子のｐ側電極６およびｎ側電極７を開口部５８ａおよび５８ｂを介して半田層４１ａおよび４１ｂにより放熱基台３１に取り付ける場合に、開口部５８ａおよび５８ｂの周辺に形成された絶縁膜５８により、ｐ側電極６側の半田層４１ａとｎ側電極７側の半田層４１ｂとが接触するのを防止することができる。これにより、ｐ側電極６とｎ側電極７とが半田層４１ａおよび４１ｂを介して電気的に接続されることに起因する短絡不良を防止することができる。
【００４５】
第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００４６】
（第３実施形態）
図８は、本発明の第３実施形態による半導体発光素子の構造を示した平面図であり、図９は、図８の４００−４００線に沿った断面図である。この第３実施形態では、上記第２実施形態と異なり、ｐ側電極上の開口部の平面形状を円形状にするとともに、ｐ側電極およびｎ側電極上に、それぞれ、ｐ側パッド電極およびｎ側パッド電極を形成する場合の例について説明する。なお、第３実施形態のその他の構造は、上記第２実施形態と同様である。
【００４７】
すなわち、この第３実施形態では、図８および図９に示すように、溝部２０の内面を含む前面を覆うとともに、ｐ側電極６およびｎ側電極７上にそれぞれ開口部６８ａおよび６８ｂを有するように絶縁膜６８が形成されている。また、開口部６８ａは、平面形状が円形状になるように形成されており、開口部６８ｂは、平面形状が四角形状になるように形成されている。なお、開口部６８ａは、本発明の「第２開口部」の一例であり、開口部６８ｂは、本発明の「第１開口部」の一例である。
【００４８】
また、開口部６８ａを介してｐ側電極６に接触するとともに、ｐ側電極６上に位置する絶縁膜６８の一部を覆うように、下層から上層に向かって、約３０ｎｍの厚みを有するＴｉ層と、約５００ｎｍの厚みを有するＡｕ層とからなるｐ側パッド電極６９が形成されている。このｐ側パッド電極６９は、平面形状が円形状になるように形成されている。また、開口部６８ｂを介してｎ側電極７に接触するとともに、ｎ側電極７上に位置する絶縁膜６８の一部を覆うように、下層から上層に向かって、約３０ｎｍの厚みを有するＴｉ層と、約５００ｎｍの厚みを有するＡｕ層とからなるｎ側パッド電極７０が形成されている。このｎ側パッド電極７０は、平面形状が四角形状になるように形成されている。なお、ｐ側パッド電極６９は、本発明の「第２パッド電極」の一例であり、ｎ側パッド電極７０は、本発明の「第１パッド電極」の一例である。
【００４９】
また、図８および図９に示した第３実施形態による半導体発光素子を、図４および図５に示した第１実施形態の構造と同様、放熱基台３１の上面上にジャンクションダウン方式で取り付ける際には、ｐ側パッド電極６９およびｎ側パッド電極７０を、それぞれ、半田層４１ａおよび４１ｂを介して、放熱基台３１の上面上に取り付ける。
【００５０】
第３実施形態では、上記のように、絶縁膜６８の開口部６８ａおよび６８ｂを介してｐ側電極６およびｎ側電極７に接触するように、ｐ側パッド電極６９およびｎ側パッド電極７０を形成することによって、半導体発光素子をｐ側電極６およびｎ側電極７側から半田層４１ａおよび４１ｂにより放熱基台３１に取り付ける場合に、開口部６８ａおよび６８ｂから突出したｐ側パッド電極６９およびｎ側パッド電極７０の上面に、容易に、半田層４１ａおよび４１ｂを接合することができる。これにより、ｐ側電極６およびｎ側電極７の上面に直接半田層４１ａおよび４１ｂを接合する場合に比べて、より容易に、半導体発光素子を半田層４１ａおよび４１ｂを介して放熱基台３１に取り付けることができる。
【００５１】
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
【００５２】
（第４実施形態）
図１０は、本発明の第４実施形態による半導体発光素子の構造を示した平面図であり、図１１は、図１０の５００−５００線に沿った断面図である。この第４実施形態では、上記第３実施形態におけるｐ側電極上の開口部およびｐ側パッド電極の平面形状を、ｐ側電極の平面形状（Ｌ字形状）を実質的に反映したＬ字形状になるように形成した場合の例について説明する。なお、第４実施形態のその他の構造は、上記第３実施形態と同様である。
【００５３】
すなわち、この第４実施形態では、図１０および図１１に示すように、溝部２０の内面を含む全面を覆うとともに、ｐ側電極６およびｎ側電極７上にそれぞれ開口部８８ａおよび開口部８８ｂを有するように絶縁膜８８が形成されている。また、開口部８８ａは、ｐ側電極６の平面形状（Ｌ字形状）を実質的に反映するように、平面形状が実質的にＬ字形状になるように形成されており、開口部８８ｂは、平面形状が四角形状になるように形成されている。なお、開口部８８ａは、本発明の「第２開口部」の一例であり、開口部８８ｂは、本発明の「第１開口部」の一例である。
【００５４】
また、開口部８８ａを介してｐ側電極６に接触するとともに、ｐ側電極６上に位置する絶縁膜８８の一部を覆うように、ｐ側パッド電極８９が形成されている。このｐ側パッド電極８９は、開口部８８ａと同様、平面形状が実質的にＬ字形状になるように形成されている。なお、ｐ側パッド電極８９は、本発明の「第２パッド電極」の一例である。
【００５５】
また、図１０および図１１に示した第４実施形態による半導体発光素子を、図４および図５に示した第１実施形態の構造と同様、放熱基台３１の上面上にジャンクションダウン方式で取り付ける際には、ｐ側パッド電極８９およびｎ側パッド電極７０を、それぞれ、半田層４１ａおよび４１ｂを介して、放熱基台３１の上面上に取り付ける。
【００５６】
第４実施形態では、上記のように、ｐ側電極６上の絶縁膜８８の開口部８８ａおよびｐ側パッド電極８９の平面形状を、ｐ側電極６の平面形状（Ｌ字形状）を実質的に反映したＬ字形状になるように形成することによって、開口部８８ａの開口面積を大きくすることができるとともに、ｐ側パッド電極８９の形成領域を大きくすることができる。これにより、半導体発光素子のｐ側パッド電極８９およびｎ側パッド電極７０を半田層４１ａおよび４１ｂにより放熱基台３１に取り付ける場合に、半田層４１ａとｐ側パッド電極８９との接触面積を大きくすることができる。これにより、素子の半田層４１ａおよび４１ｂによる固定をより安定して行うことができるとともに、素子の放熱性を向上させることができる。
【００５７】
なお、第４実施形態のその他の効果は、上記第１および第３実施形態と同様である。
【００５８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５９】
たとえば、上記第１〜第４実施形態では、本発明を半導体発光素子に適用する場合の例について説明したが、本発明はこれに限らず、半導体発光素子以外の半導体素子にも適用可能である。
【００６０】
また、上記第１〜第４実施形態では、ｐ型コンタクト層５からサファイア基板１中に達する深さ（サファイア基板１の上面から約０．１μｍの深さ）を有する溝部２０を形成するようにしたが、本発明はこれに限らず、ｐ型コンタクト層からサファイア基板の上面までの深さを有する溝部を形成するようにしてもよい。
【００６１】
また、上記第１〜第４実施形態では、ｎ側電極を素子の端部近傍に配置するようにしたが、本発明はこれに限らず、ｎ側電極を素子の中央部近傍に配置するとともに、ｎ側電極を囲むようにｐ側電極を形成してもよい。この場合、ｎ側電極の外縁の全領域がｐ側電極に隣接するので、所定領域のみに電界が集中するのを防止することができる。これにより、所定領域のみに電界が集中することに起因する発光の均一性の劣化や絶縁特性の劣化が防止される。
【００６２】
また、上記第４実施形態では、ｐ側電極６上に位置する絶縁膜８８の開口部８８ａを、平面形状が実質的にＬ字形状になるように形成するようにしたが、本発明はこれに限らず、ｐ側電極上に位置する絶縁膜の開口部が、ｐ側電極の平面形状を実質的に反映するような平面形状であれば、Ｌ字形状以外の他の形状の場合にも同様の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体発光素子の構造を示した平面図である。
【図２】図１の１００−１００線に沿った断面図である。
【図３】図２に示した第１実施形態による半導体発光素子の発光層の詳細を示した拡大断面図である。
【図４】図２に示した第１実施形態による半導体発光素子を放熱基台に取り付けた状態における半導体発光素子と半田層との位置関係を説明するための底面透視図である。
【図５】図４の２００−２００線に沿った断面図である。
【図６】本発明の第２実施形態による半導体発光素子の構造を示した平面図ある。
【図７】図６の３００−３００線に沿った断面図である。
【図８】本発明の第３実施形態による半導体発光素子の構造を示した平面図である。
【図９】図８の４００−４００線に沿った断面図である。
【図１０】本発明の第４実施形態による半導体発光素子の構造を示した平面図である。
【図１１】図１０の５００−５００線に沿った断面図である。
【図１２】従来の半導体発光素子の構造を示した平面図である。
【図１３】図１２の６００−６００線に沿った断面図である。
【図１４】図１３に示した従来の半導体発光素子を放熱基台に取り付けた状態における半導体発光素子と半田層との位置関係を説明するための底面透視図である。
【図１５】図１４の７００−７００線に沿ったである。
【図１６】従来の提案された半導体発光素子の一例を示した平面図である。
【図１７】図１６の８００−８００線に沿った断面図である。
【符号の説明】
１  サファイア基板（絶縁性基板）
２  ｎ型クラッド層（第１半導体層）
３  発光層
４  ｐ型クラッド層（第２半導体層）
５  ｐ型コンタクト層（第２半導体層）
６  ｐ側電極（第２電極）
７  ｎ側電極（第１電極）
８、５８、６８、８８、絶縁膜
２０  溝部
３１  放熱基台（基台）
４１ａ、４１ｂ  半田層（融着層）
５８ａ、６８ａ、８８ａ  開口部（第２開口部）
５８ｂ、６８ｂ、８８ｂ  開口部（第１開口部）
６９、８９  ｐ側パッド電極（第２パッド電極）
７０  ｎ側パッド電極（第１パッド電極）
【図１】
2004228408.tif 000003
【図２】
2004228408.tif 000004
【図３】
2004228408.tif 000005
【図４】
2004228408.tif 000006
【図５】
2004228408.tif 000007
【図６】
2004228408.tif 000008
【図７】
2004228408.tif 000009
【図８】
2004228408.tif 000010
【図９】
2004228408.tif 000011
【図１０】
2004228408.tif 000012
【図１１】
2004228408.tif 000013
【図１２】
2004228408.tif 000014
【図１３】
2004228408.tif 000015
【図１４】
2004228408.tif 000016
【図１５】
2004228408.tif 000017
【図１６】
2004228408.tif 000018
【図１７】
2004228408.tif 000019