(57)【要約】【課題】小容量のＺＤで、高圧大電流のＭＯＳゲート素子を過電圧から確実に保護すること。【解決手段】パッケージ内に複数のＭＯＳゲート素子チップ１−１，　１−２，１−３，１−４を並列接続して構成されるＭＯＳゲート素子を過電圧から保護するＭＯＳゲート素子の過電圧保護回路において、一部のＭＯＳゲート素子チップ１−１のコレクタ−ゲート間に、ゼナーダイオード２を接続し、残りのＭＯＳゲート素子チップ１−２，１−３，１−４のコレクタとゲートにそれぞれ、上記一部のＭＯＳゲート素子チップ１−１のコレクタとエミッタを接続する。【選択図】　　図１
2004111438.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ内に複数のＭＯＳゲート素子チップを並列接続して構成されるＭＯＳゲート素子を過電圧から保護するＭＯＳゲート素子の過電圧保護回路において、
一部の前記ＭＯＳゲート素子チップのコレクタ−ゲート間に、ゼナーダイオードを接続し、
残りの前記ＭＯＳゲート素子チップのコレクタとゲートにそれぞれ、前記一部のＭＯＳゲート素子チップのコレクタとエミッタを接続して成ることを特徴とするＭＯＳゲート素子の過電圧保護回路。
【請求項２】
前記請求項１に記載のＭＯＳゲート素子の過電圧保護回路において、
前記ゼナーダイオードとしては、ＭＯＳゲート素子のパッケージの外部に取り付けるようにしたことを特徴とするＭＯＳゲート素子の過電圧保護回路。
【請求項３】
前記請求項２に記載のＭＯＳゲート素子の過電圧保護回路において、
前記パッケージとしては、圧接型ＭＯＳゲート素子、またはモジュ−ル型ＭＯＳゲート素子のパッケージであることを特徴とするＭＯＳゲート素子の過電圧保護回路。
【請求項４】
前記請求項１に記載のＭＯＳゲート素子の過電圧保護回路において、
前記残りのＭＯＳゲート素子チップとしては、冷却可能な位置に配置するようにしたことを特徴とするＭＯＳゲート素子の過電圧保護回路。
【請求項５】
前記請求項１に記載のＭＯＳゲート素子の過電圧保護回路において、
前記ゼナーダイオードが過電圧動作をしたことを検出する過電圧動作検出手段と、
前記過電圧動作検出手段によりゼナーダイオードの過電圧動作が検出されると、前記ＭＯＳゲート素子への電源の供給を遮断する遮断手段と、
を付加して成ることを特徴とするＭＯＳゲート素子の過電圧保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＩＧＢＴ，ＩＥＧＴ等の高圧、大電流のＭＯＳゲート素子を過電圧から保護する回路に係り、特に小容量のゼナーダイオードで、高圧大電流のＭＯＳゲート素子を過電圧から確実に保護できるようにしたＭＯＳゲート素子の過電圧保護回路に関するものである。
【０００２】
【従来の技術】
最近、高圧、大電流のＭＯＳゲート素子、例えば高圧、大電流のＩＧＢＴは、パッケージ内に複数のＭＯＳゲート素子チップを並列接続して構成し、大容量のＩＧＢＴを実現することが行なわれてきている。
【０００３】
そして、従来から、このようなＩＧＢＴの過電圧保護は、コレクタ−エミッタ間にゼナーダイオード（以下、ＺＤと称する）を接続して、実現するようにしている。
【０００４】
図５は、この種の従来のＭＯＳゲート素子の過電圧保護回路の構成例を示す回路図である。
【０００５】
なお、図５では、ＭＯＳゲート素子チップが３個の場合（ここでは、３個のＩＧＢＴ１−２，１−３，１−４）の例について示している。
【０００６】
図５において、同一パッケージ内に、３個のＩＧＢＴチップ１−２，１−３，１−４を並列接続して、ＩＧＢＴを構成している。
【０００７】
また、図５に示すように、それぞれのＩＧＢＴチップ１−２，１−３，１−４のコレクタ−エミッタ間に共通に、ＺＤ２を図示極性で接続している。
【０００８】
この場合、ＩＧＢＴ１−２，１−３，１−４のコレクタ−エミッタ間に過電圧が発生すると、ＺＤ２がオンして、そのゼナー電流がＩＧＢＴ１−２，１−３，１−４のゲート電流となり、ＩＧＢＴ１−２，１−３，１−４は、ＺＤ２で設定された電圧を維持しながら電流を流す活性領域動作となる。
【０００９】
すなわち、ＩＧＢＴ１−２，１−３，１−４は、過電圧破壊を発生する電圧よりも低いＺＤ２設定の電圧で自らオンすることにより、過電圧破壊から保護されることになる。
【００１０】
【発明が解決しようとする課題】
しかしながら、以上のような従来のＭＯＳゲート素子の過電圧保護回路においては、次のような問題点がある。
【００１１】
すなわち、図５に示すように、ＩＧＢＴは、同一パッケージ内に複数のＩＧＢＴチップ１−２，１−３，１−４を並列接続して構成されており、ＩＧＢＴが高圧大容量の場合には、これらのＩＧＢＴチップ１−２，１−３，１−４のゲートを駆動するためのゲート電流が大きくなる。
【００１２】
そのため、ＺＤ２電流は大きく、かつＺＤ２電圧は高圧であることから、ＺＤ２の容量も非常に大きくなる。
【００１３】
しかしながら、このような大容量のＺＤ２を見つけることは、極めて困難である。
【００１４】
そのため、高圧にするために、ＺＤ２を複数直列接続することも考えられるが、電圧バランスが正しくなく、設定電圧を正確に設定することができないという問題点がある。
【００１５】
また、大容量のＺＤ２は、温度特性が悪い等の問題点もある。
【００１６】
本発明の目的は、小容量のＺＤで、高圧大電流のＭＯＳゲート素子を過電圧から確実に保護することが可能なＭＯＳゲート素子の過電圧保護回路を提供することにある。
【００１７】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に対応する発明では、パッケージ内に複数のＭＯＳゲート素子チップを並列接続して構成されるＭＯＳゲート素子を過電圧から保護するＭＯＳゲート素子の過電圧保護回路において、一部のＭＯＳゲート素子チップのコレクタ−ゲート間に、ゼナーダイオードを接続し、残りのＭＯＳゲート素子チップのコレクタとゲートにそれぞれ、上記一部のＭＯＳゲート素子チップのコレクタとエミッタを接続している。
【００１８】
従って、請求項１に対応する発明のＭＯＳゲート素子の過電圧保護回路においては、一部のＭＯＳゲート素子チップのコレクタ−ゲート間に、ゼナーダイオードを接続し、残りのＭＯＳゲート素子チップのコレクタとゲートにそれぞれ、一部のＭＯＳゲート素子チップのコレクタとエミッタを接続することにより、ゼナーダイオードで全てのＭＯＳゲート素子チップを直接駆動するのではなく、一部のＭＯＳゲート素子チップを利用してゼナーダイオード電流を一度増幅してから、残りのＭＯＳゲート素子チップをゲート駆動するのみでよいため、従来よりも小さい電流で済むことになり、小容量のゼナーダイオードで、ＭＯＳゲート素子を過電圧から確実に保護することができる。
【００１９】
また、請求項２に対応する発明では、上記請求項１に対応する発明のＭＯＳゲート素子の過電圧保護回路において、ゼナーダイオードとしては、ＭＯＳゲート素子のパッケージの外部に取り付けるようにしている。
【００２０】
さらに、請求項３に対応する発明では、上記請求項２に対応する発明のＭＯＳゲート素子の過電圧保護回路において、パッケージとしては、圧接型ＭＯＳゲート素子、またはモジュ−ル型ＭＯＳゲート素子のパッケージとするようにしている。
【００２１】
従って、請求項２および請求項３に対応する発明のＭＯＳゲート素子の過電圧保護回路においては、ゼナーダイオードを、圧接型、またはモジュ−ル型ＭＯＳゲート素子のパッケージの外部に取り付けることにより、過電圧保護の電圧値の設定変更を任意かつ容易に行なうことができる。
【００２２】
一方、請求項４に対応する発明では、上記請求項１に対応する発明のＭＯＳゲート素子の過電圧保護回路において、残りのＭＯＳゲート素子チップとしては、冷却可能な位置に配置するようにしている。
【００２３】
従って、請求項４に対応する発明のＭＯＳゲート素子の過電圧保護回路においては、ゼナーダイオードが接続されていない残りのＭＯＳゲート素子チップを、冷却可能な位置に配置することにより、ゼナーダイオードの過電圧信号を最初に受けて信号増幅するＭＯＳゲート素子チップは、冷却の必要が無いため、冷却できない位置にも配置することが可能となるため、ＭＯＳゲート素子チップの配置が任意になり、パッケージの設計を容易に行なうことができる。
【００２４】
また、請求項５に対応する発明では、上記請求項１に対応する発明のＭＯＳゲート素子の過電圧保護回路において、ゼナーダイオードが過電圧動作をしたことを検出する過電圧動作検出手段と、過電圧動作検出手段によりゼナーダイオードの過電圧動作が検出されると、ＭＯＳゲート素子への電源の供給を遮断する遮断手段とを付加している。
【００２５】
従って、請求項５に対応する発明のＭＯＳゲート素子の過電圧保護回路においては、ＭＯＳゲート素子の過電圧保護は、ＭＯＳゲート素子を活性化領域で使用することから、負担が大きく長時間動作できないため、ゼナーダイオードが過電圧動作を検出したことを検出した場合に、ＭＯＳゲート素子に印加される電源を遮断することにより、ＭＯＳゲート素子を活性化領域動作による発熱破壊から防止することができ、ＭＯＳゲート素子を過電圧から確実に保護することができる。
【００２６】
【発明の実施の形態】
本発明は、パッケージ内に複数のＭＯＳゲート素子チップを並列接続して構成されるＭＯＳゲート素子において、ＺＤで全てのＭＯＳゲート素子チップを直接駆動するのではなく、一部のＭＯＳゲート素子チップを利用してＺＤ電流を一度増幅してから、残りのＭＯＳゲート素子チップをゲート駆動することを特徴としている。
【００２７】
また、過電圧の電圧値の設定変更を容易にするために、パッケージの外部に設定手段であるＺＤを設置するようにしている。
【００２８】
一方、ＺＤの過電圧信号を最初に受けて信号増幅するＭＯＳゲート素子チップは、冷却の必要が無いために、冷却できない位置にも配置することを可能としている。
【００２９】
また、この過電圧保護は、ＭＯＳゲート素子を活性化領域で使用することから、負担が大きく長時間動作できないために、この過電圧保護が動作したことを検出して、ＭＯＳゲート素子に印加される電源を遮断するようにしている。
【００３０】
以下、上記のような考え方に基づく本発明の実施の形態について、図面を参照して詳細に説明する。
【００３１】
（第１の実施の形態）
図１は、本実施の形態によるＭＯＳゲート素子の過電圧保護回路の構成例を示す回路図であり、図５と同一要素には同一符号を付して示している。
【００３２】
なお、図５では、ＭＯＳゲート素子チップが４個の場合の例について示している。
【００３３】
図１において、同一パッケージ内に、ＭＯＳゲート素子として、例えば４個のＩＧＢＴチップ１−１，１−２，１−３，１−４を並列接続して、ＩＧＢＴを構成している。
【００３４】
また、一部のＩＧＢＴチップ１−１のコレクタ−エミッタ間に、ＺＤ２を図示極性で接続している。
【００３５】
ここで、ＺＤ２の電圧の値は、ＩＧＢＴの過電圧破壊電圧よりも低い値としている。
【００３６】
さらに、残りのＩＧＢＴチップ１−２，１−３，１−４のコレクタ−エミッタは並列接続しており、上記一部のＩＧＢＴチップ１−１のコレクタと残りのＩＧＢＴチップ１−２，１−３，１−４のコレクタとを接続し、かつ一部のＩＧＢＴチップ１−１のエミッタと残りのＩＧＢＴチップ１−２，１−３，１−４のゲートとを接続している。
【００３７】
次に、以上のように構成した本実施の形態によるＭＯＳゲート素子の過電圧保護回路の作用について説明する。
【００３８】
図１において、ＩＧＢＴに過電圧が印加されると、その電圧がＺＤ２のＺＤ電圧に達するとＺＤ電流が流れ、ＩＧＢＴチップ１−１のゲートに電流が流れて、ＩＧＢＴ１−１チップは活性化領域でのオン状態になる。
【００３９】
そのため、ＩＧＢＴチップ１−１にはコレクタ電流が流れ、この電流がＩＧＢＴチップ１−２，１−３，１−４のゲート電流となって、ＩＧＢＴチップ１−２，１−３，１−４は活性化領域でのオン状態となり、ＩＧＢＴのコレクタ−エミッタ間電圧は、ＺＤ２で設定した電圧を維持して、過電圧破壊を免れることになる。
【００４０】
よって、本実施の形態のような構成では、ＺＤ２は、ＩＧＢＴチップ１−１をゲート駆動するのみでよいため、従来の場合の１／３の大きさの小さい電流で済むことになり、小容量のＺＤ２で、ＩＧＢＴを過電圧から確実に保護することができる。
【００４１】
上述したように、本実施の形態によるＭＯＳゲート素子の過電圧保護回路では、小容量のＺＤ２で、高圧大電流のＭＯＳゲート素子であるＩＧＢＴを過電圧から確実に保護することが可能となる。
【００４２】
（第２の実施の形態）
本実施の形態によるＭＯＳゲート素子の過電圧保護回路は、前述した第１の実施の形態によるＭＯＳゲート素子の過電圧保護回路において、前記ＺＤ２を、ＭＯＳゲート素子のパッケージの外部に取り付ける構成としている。
【００４３】
さらに、前記ＺＤ２が接続されていない残りのＩＧＢＴチップ１−２，１−３，１−４を、冷却可能な位置に配置する構成としている。
【００４４】
ここで、ＭＯＳゲート素子としては、圧接型ＩＧＢＴ、またはモジュ−ル型ＩＧＢＴとし、さらにパッケージとしては、圧接型ＩＧＢＴ用、またはモジュ−ル型ＩＧＢＴ用のパッケージとしている。
【００４５】
次に、以上のように構成した本実施の形態によるＭＯＳゲート素子の過電圧保護回路の作用について説明する。
【００４６】
ＭＯＳゲート素子であるＩＧＢＴの製造段階で、ＺＤ２をＩＧＢＴのパッケージの中に収納しておいてもよいが、例えばインバータ設計者のような応用側の技術者が、過電圧保護電圧を設定したい場合には、ＺＤ２がパッケージの中に封印されてしまうと、設定が不可能になることから、ＺＤ２の取り付け位置をパッケージの外部に置くようにすることにより、応用技術者が過電圧設定の電圧値の設定変更を、任意かつ容易に行なうことができる。
【００４７】
例えば、ＭＯＳゲート素子の耐圧よりも負荷の耐圧が低い場合には、負荷の耐圧に合わせて過電圧保護を動作させることができるようになる。
【００４８】
一方、残りのＩＧＢＴチップ１−２，１−３，１−４は、電流をオンオフのスイッチングをしたり、電流を流し続けることから、発熱するために、冷却する必要がある。
【００４９】
しかし、一部のＩＧＢＴチップ１−１は、過電圧の時だけ瞬時動作することから、冷却の必要がないため、ＩＧＢＴチップ１−１，１−２，１−３，１−４の冷却配置を行なう場合には、ＩＧＢＴチップ１−２〜１−４は、冷却する位置に配置し、ＩＧＢＴチップ１−１は、冷却不要であるために、任意の位置に配置することができる。
【００５０】
その結果、ＩＧＢＴチップ１−１，１−２，１−３，１−４の配置が任意になり、パッケージの設計を容易に行なうことができる。
【００５１】
図２は、本実施の形態によるＭＯＳゲート素子の過電圧保護回路の具体的な一構成例を示す回路図であり、図１と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
【００５２】
なお、図２では、ＭＯＳゲート素子が圧接型ＩＧＢＴの場合の例について示している。
【００５３】
図２において、８は、圧接型ＩＧＢＴ用のパッケージである。
【００５４】
５は、コレクタ電極を兼ねたＩＧＢＴチップ冷却用のヒートシンクである。
【００５５】
６は、エミッタ電極を兼ねたヒートシンクである。
【００５６】
ＺＤ２は、圧接型ＩＧＢＴ用パッケージ８の外部に配置しており、応用技術者がシステムの過電圧に関する保護協調に合わせた過電圧保護の電圧値を任意に選択可能にしている。
【００５７】
また、７は絶縁物であり、熱伝導の悪い物質からなっている。
【００５８】
この絶縁物７によって、ＩＧＢＴ１−１のエミッタとＩＧＢＴ１−２，１−３，１−４のゲートを接続し、コレクタは接続していない。
【００５９】
一方、ＩＧＢＴ１−１は、過電圧の時にのみ動作することから、冷却の必要が無く、絶縁物７が熱伝導が悪くても問題ない。
【００６０】
絶縁物７は、通常熱伝導も悪いが、ＩＧＢＴ１−１の冷却の必要がないことから、通常の絶縁物を用いて、ＩＧＢＴ１−１のエミッタとＩＧＢＴ１−２，１−３，１−４のゲートとを接続することが容易になる。
【００６１】
もちろん、絶縁物７が電気的に絶縁され、熱伝導が良くても何ら問題はない。
【００６２】
図３は、本実施の形態によるＭＯＳゲート素子の過電圧保護回路の具体的な他の構成例を示す回路図であり、図１と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
【００６３】
なお、図３では、ＭＯＳゲート素子がモジュ−ル型ＩＧＢＴの場合の例について示している。
【００６４】
図３において、９は、モジュ−ル型ＩＧＢＴ用のパッケージである。
【００６５】
１０は、エミッタ電極を兼ねたＩＧＢＴチップ冷却用のヒートシンクである。
【００６６】
１１は、コレクタ電極を兼ねたヒートシンクである。
【００６７】
１２は、ワイヤボンデングである。
【００６８】
ＺＤ２は、モジュ−ル型ＩＧＢＴ用パッケージ９の外側に配置しており、応用技術者がシステムの過電圧に関する保護協調に合わせた過電圧保護の電圧値を任意に選択可能にしている。
【００６９】
また、エミッタ電極を兼ねたＩＧＢＴチップ冷却用ヒートシンク１０は、冷却のためのヒートシンクであるが、発熱のあるＩＧＢＴ１−２，１−３，１−４は、冷却する必要があるが、ＩＧＢＴ１−１は、冷却の必要が無いことから、冷却に関係なく任意の場所に配置できるため、パッケ−ジ設計を容易に行なうことができる。
【００７０】
上述したように、本実施の形態によるＭＯＳゲート素子の過電圧保護回路では、過電圧保護の電圧値の設定変更を任意かつ容易に行なうことが可能となる。
【００７１】
さらに、ＩＧＢＴチップの配置が任意になり、パッケージの設計を容易に行なうことが可能となる。
【００７２】
（第３の実施の形態）
図４は、本実施の形態によるＭＯＳゲート素子の過電圧保護回路の構成例を示す回路図であり、図１と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
【００７３】
すなわち、本実施の形態によるＭＯＳゲート素子の過電圧保護回路は、図４に示すように、過電圧動作検出手段である電流検出器（ＣＴ）１３およびレベル検出器１４と、遮断手段であるスイッチ１５とを、前記図１に付加した構成としている。
【００７４】
電流検出器１３は、ＺＤ２の電流を検出する。
【００７５】
レベル検出器１４は、電流検出器１３により検出されたＺＤ２電流が設定値以上に達したことを検出すると、ＺＤ２が過電圧動作をしたことを検出する。
【００７６】
スイッチ１５は、電流検出器１３およびレベル検出器１４によりＺＤ２の過電圧動作が検出されると、開放してＩＧＢＴへの電源１６の供給を遮断する。
【００７７】
次に、以上のように構成した本実施の形態によるＭＯＳゲート素子の過電圧保護回路の作用について説明する。
【００７８】
ＭＯＳゲート素子であるＩＧＢＴを過電圧から保護するために、活性化領域で動作させるわけであるが、活性化領域の動作は、ＩＧＢＴに高電圧と大電流とが同時に印加されることから、ＩＧＢＴの発生損失は異常に大きな値になるため、短時間で中止する必要がある。
【００７９】
そのためには、ＩＧＢＴが過電圧動作していることを検出して、ＩＧＢＴへの電源を絶ってしまう必要がある。
【００８０】
すなわち、ＩＧＢＴが過電圧動作していることを検出するために、ＺＤ２に電流が流れたことを検出すればよい。
【００８１】
この点、本実施の形態においては、電流検出器１３によりＺＤ２電流を検出し、誤動作防止のためレベル検出器１４で設定値以上に達したことを検出すると、過電圧防止動作が作動したとして、ＩＧＢＴと電源１６との間のスイッチ１５を開放して、ＩＧＢＴへの電圧の印加が絶たれることになる。
【００８２】
これにより、ＭＯＳゲート素子であるＩＧＢＴを、活性化領域動作による発熱破壊から防止することができ、ＩＧＢＴを過電圧から確実に保護することができる。
【００８３】
上述したように、本実施の形態によるＭＯＳゲート素子の過電圧保護回路では、ＭＯＳゲート素子であるＩＧＢＴを活性化領域動作による発熱破壊から防止することができ、ＩＧＢＴを過電圧から確実に保護することが可能となる。
【００８４】
（その他の実施の形態）
尚、本発明は、上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形して実施することが可能である。
上記各実施の形態では、一部のＭＯＳゲート素子チップが１個で、残りのＭＯＳゲート素子チップが３個であるＭＯＳゲート素子に本発明を適用した場合について説明したが、これに限らず、例えば一部のＭＯＳゲート素子チップが２個や３個で、残りのＭＯＳゲート素子チップが２０個や３０個であるＭＯＳゲート素子についても、本発明を同様に適用して前述の場合と同様の作用効果を奏することが可能である。
【００８５】
また、各実施の形態は可能な限り適宜組み合わせて実施してもよく、その場合には組み合わせた作用効果を得ることができる。
さらに、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより、種々の発明を抽出することができる。
例えば、実施の形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも一つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも一つ）が得られる場合には、この構成要件が削除された構成を発明として抽出することができる。
【００８６】
【発明の効果】
以上説明したように、本発明のＭＯＳゲート素子の過電圧保護回路によれば、小容量のＺＤで、高圧大電流のＭＯＳゲート素子を過電圧から確実に保護することが可能となる。
【図面の簡単な説明】
【図１】本発明によるＭＯＳゲート素子の過電圧保護回路の第１の実施の形態を示す回路図。
【図２】本発明によるＭＯＳゲート素子の過電圧保護回路の第２の実施の形態の一例を示す回路図。
【図３】本発明によるＭＯＳゲート素子の過電圧保護回路の第２の実施の形態の他の例を示す回路図。
【図４】本発明によるＭＯＳゲート素子の過電圧保護回路の第３の実施の形態を示す回路図。
【図５】従来のＭＯＳゲート素子の過電圧保護回路の構成例を示す回路図。
【符号の説明】
１−１，１−２，１−３，１−４…ＩＧＢＴチップ
２…過電圧設定値を決めるＺＤ
５…コレクタ電極兼用ヒートシンク
６…エミッタ電極兼用ヒートシンク
７…絶縁物
８…圧接型ＩＧＢＴ用パッケージ
９…モジュール型１ＧＢＴ用パッケージ
１０…エミッタ電極兼用ヒートシンク
１１…コレクタ電極兼用ヒートシンク
１２…ワイヤボンデング
１３…電流検出器（ＣＴ）
１４…レベル検出器
１５…スイッチ
１６…電源。
【図１】
2004111438.tif 000003
【図２】
2004111438.tif 000004
【図３】
2004111438.tif 000005
【図４】
2004111438.tif 000006
【図５】
2004111438.tif 000007