(57)【要約】【課題】表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田により電気的に接続するためのパッド部を形成するためのベース基材であるＣｕ層が、ソルダーレジストのパッド部の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Ｃｕ層とソルダーレジストとが配設されたもので、接合する半田径が同等のＮＭＳＤタイプのパッドに比べ、より高い半田接合強度のパッド部を備えた多層配線基板を提供しようとするものである。【解決手段】半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるＣｕ層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Ｃｕ層とソルダーレジストとが配設されたもので、前記Ｃｕ層上およびソルダーレジストのパッド部の開口の絶縁層上には、Ｃｕ層と半田との間のバリアとなるバリア性のめっき層を配設している。【選択図】　図１
2004022713.tif 000002
【特許請求の範囲】
【請求項１】
コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるＣｕ層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Ｃｕ層とソルダーレジストとが配設されたもので、前記Ｃｕ層上およびソルダーレジストのパッド部の開口の絶縁層上には、Ｃｕ層と半田との間のバリアとなるバリア性のめっき層を配設していることを特徴とする多層配線基板。
【請求項２】
請求項１において、バリア性のめっき層が、Ｃｕ層あるいは絶縁層側から、順に、Ｎｉめっき層、Ａｕめっき層であることを特徴とする多層配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板に関し、特に、ＮＳＭＤタイプのパッドに近い形態で、ＮＳＭＤタイプのパッドに比べ半田接合強度が高いパッド部を有する多層配線基板に関する。
【０００２】
【従来の技術】
近年、電子機器の益々の小型化や軽量化に対応する為、多層のプリント基板（以下、多層配線基板とも言う）においては、従来の貼り合わせ型のプリント基板に比べて、微細な配線パターンを高密度に収容できるものとして、コア材に絶縁層、配線層を順に積層形成していくビルドアップ方式のプリント基板であるビルドアップ型の多層配線基板（以下ビルドアップ基板とも言う）が、各種開発されており、その作製法も種々である。
配線部の形成については、配線部をエッチング形成するサブトラックティブ法、配線部をめっき形成するアディティブ法（フルアディティブ法、セミアディティブ法を含む）等があり、また、ビア部の形成については、感光性絶縁樹脂をフォトプロセスにより孔開けして形成するフォトビアプロセス法、レーザにより孔開けして形成するレーザビアプロセス法等がある。
このようなビルドアップ基板によれば、従来の貼り合わせ型基板の配線が、通常、配線／間隙＝５０／５０μｍ　程度であったのに対し、２５／２５μｍ　程度に微細化することが可能となった。
また、ビルドアップ基板は、配線の微細化だけでなく、従来の貼り合わせ型基板で用いられていた貫通スルーホール（Ｔ／Ｈ）を不要とする貫通Ｔ／Ｈレスを可能としている。
技術の進歩により、１層当りの厚さは薄くなっているが、積層数が数十層になる例もあり、数ｃｍ以上の総厚になることがある。
【０００３】
ここで、１例として、サブトラックティブ法による配線部形成、レーザビアプロセス法によるビア部形成による、ビルドアップ基板の作製例を図２に基づいて簡単に説明しておく。
先ず、内層パターン（内層配線パターンとも言う）２１２、２１３を配設したコア基板２１０の両面に、それぞれ、熱硬化樹脂からなる絶縁層２２０、２２１を介して、銅箔２２５、２２６を積層し、銅箔２２５、２２６のビア形成部をフォトエッチング法により孔開けする。（図２（ａ））
銅箔２２５、２２６としては、電解銅箔、圧延銅箔等の、厚み３μｍ〜７５μｍのものが一般には使用される。
次いで、孔開けされた銅箔２２５、２２６の孔部２２５ａ、２２６ａよりも大きな径のレーザビーム２４０を照射して、絶縁層２２０、２２１を孔開けする。（図２（ｂ））
レーザビーム２４０の照射エネルギーを調整することで、絶縁層２２０、２２１のみを除去し、貫通する。（図２（ｃ））
レーザビーム２４０としては、通常、ＣＯ２　レーザ、ＹＡＧレーザ等が用いられる。
これにより、内層パターン２１２、２１３に達する孔部２５０、２５５が形成される。
次いで、無電解、電解により銅めっき層２６０を形成する。（図２（ｄ））
次いで、フォトエッチング法により、所定領域をエッチング除去する。（図２（ｅ））
ドライフィルムレジスト等を用い、レジスト被膜処理を行ない、所定のパターン露光、現像を行ない、銅メッキ層上にレジストパターンを形成し、このレジストパターンを耐エッチングマスクとして、通常は、塩化第二鉄溶液により、スプレーにてエッチングを行なう。
そして、エッチング後に、レジストの除去、必要に応じ洗浄処理等を行なっておく。
これにより、所望のビア部２７０、２７１、配線部２８０、２８１が形成される。
同様に、配線部２８０、２８１の形成、ビア部２７０、２７１の形成を、更に、繰り返すことにより、更に多層に配線層を形成することができる。
【０００４】
このようにして、配線部の形成、ビア部の形成を行ない目的の多層配線を形成後、通常、図３（ａ）に示すように、ソルダーレジスト３１０を表面部に配設しておく。
この際、多層配線基板に半導体素子を半田接合して搭載するためのパッドを形成する位置に、ソルダーレジスト３１０には開口３１５を配設しておく。
図３（ａ）のパッド部（Ｆ１部に相当）を、図３（ａ）の太線矢印からみた状態を拡大して示したのが図３（ｂ）である。
Ｃｕ層（２６０と２５５）は、パッド部を形成するためのベース基材である。次いで、更に、ソルダーレジストの開口３１５のＣｕ層（２６０と２５５）の表面上に、Ｃｕ層（２６０と２５５）と半田との間のバリア層となるバリア性のめっき層を配設して、パッドが形成される。（図３（ｃ））。
バリア層としては、通常、Ｃｕ層（２６０と２５５）上に、順に無電解めっきにてＮｉめっき層３２１、Ａｕめっき層３２２を配設するが、給電用の配線層を設けておき、電解Ｎｉめっき、電解Ａｕめっきにて、Ｎｉめっき層３２１、Ａｕめっき層３２２を配設する場合もある。
通常は、図３（ｂ）のようにＣｕ層（２６０と２５５）を形成した場合には、図３（ｃ）のように、開口３１５中の絶縁層表面に、バリア層が形成されないようにするため、無電解めっきによりバリア層を形成する際、所定の領域のみに無電解めっき層が形成されるような処理を、必要に応じて行なっておく。
図３（ｃ）に示すものは、パッド領域がソルダーレジスト３１０にて決められていないＮＳＭＤ（ｎｏｎ−ｓｏｌｄｅｒ　　ｍａｓｋ　ｄｉｆｉｎｄｅ）タイプのものであるが、図４（ａ）に示すような、パッド領域がソルダーレジスト３１０にて決められているＳＭＤ（ｓｏｌｄｅｒ　　ｍａｓｋ　ｄｉｆｉｎｄｅ）タイプのものも、同様にして、作製される。
【０００５】
近年の益々の半導体素子の高密度化、高機能化に伴なう半導体素子の多端子化により、これに対応する多層配線基板のバパッドの狭ピッチ化が進み、図５（ｄ）に示すＮＳＭＤ（ｎｏｎ−ｓｏｌｄｅｒ　　ｍａｓｋ　ｄｉｆｉｎｄｅ）タイプのパッドにおいては、最近では、より高い半田接合強度のものが求められるようになってきた。
尚、パッドと半導体素子の端子部とを半田接合するが、ここでは、半田接合した場合の、半導体素子の端子部との半田による接合強度を半田接合強度と言い、通常、両者間を引っ張り剥がす際の力で表すためプル強度とも言う。
例えば、図５（ａ）に示すように、リフローで半田を溶かし、５０℃程度に冷やして、パッド部と治具３５０とを半田接合した後、パッド部側（配線基板側のこと）を固定し、所定の速度で治具３５０を引き上げる際にかける力で、図５（ｂ）のようにパッド部が剥がれるほぼ最小の力で、半田接合強度を表現する。
尚、図５（ｂ）中、太点線矢印は力の方向を示す。
【０００６】
【発明が解決しようとする課題】
上記のように、近年の益々の半導体素子の高密度化、高機能化に伴なう半導体素子の多端子化により、コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板においても、半導体素子の端子部を半田接合して半導体素子を搭載するためのパッドの狭ピッチ化が進んでいるが、より高い半田接合強度のパッド部を備えたものが求められるようになってきた。
本発明は、これに対応するもので、具体的には、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田により電気的に接続するためのパッド部を形成するためのベース基材であるＣｕ層が、ソルダーレジストのパッド部の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Ｃｕ層とソルダーレジストとが配設されたもので、接合するためのパッド部のソルダーレジスト開口径が同等のＮＭＳＤタイプのパッドに比べ、より高い半田接合強度のパッド部を備えた多層配線基板を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明の多層配線基板は、コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるＣｕ層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Ｃｕ層とソルダーレジストとが配設されたもので、前記Ｃｕ層上およびソルダーレジストのパッド部の開口の絶縁層上には、Ｃｕ層と半田との間のバリアとなるバリア性のめっき層を配設していることを特徴とするものである。
そして、上記において、バリア性のめっき層が、Ｃｕ層あるいは絶縁層側から、順に、Ｎｉめっき層、Ａｕめっき層であることを特徴とするものである。
【０００８】
尚、ここでの、ビルトアップ型の多層配線基板とは、最終製品となる完成された多層配線基板、インターポーザとしての多層配線基板、工程途中の多層配線基板のいずれをも含むものである。
【０００９】
【作用】
本発明の多層配線基板は、このような構成にすることにより、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるＣｕ層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Ｃｕ層とソルダーレジストとが配設されたもので、ＮＳＭＤタイプに近い形態のパッドでありながら、接合するためのパッド部のソルダーレジスト開口径が同等のＮＭＳＤタイプのパッドに比べ、より高い半田接合強度のパッド部を備えた多層配線基板の提供を可能にしている。
これにより、ＮＳＭＤタイプに近い形態のパッドでありながら、接合するためのパッド部のソルダーレジスト開口部のピッチが、ＳＭＤタイプと同様あるいは、それ以上の狭ピッチにも対応できるものとしている。
設計上での利点は大である。
また、バリア性のめっき層が絶縁層上に析出することを防止する必要もなく、このための工程を必要としないため、工程短縮にもなる。
バリア性のめっき層としては、Ｃｕ層あるいは絶縁層側から、順に、Ｎｉめっき層、Ａｕめっき層を配設したものが挙げられる。
【００１０】
【発明の実施の形態】
本発明の多層配線基板の実施の形態例を図１に基づいて説明する。
図１（ａ）は本発明の多層配線基板の実施の形態の１例の特徴部であるパッド部を示した断面図で、図１（ｂ）は図１（ａ）に示すパッド部に半導体素子を半田接合した図である。
尚、図１は多層配線基板の最表部を示したもので、これ以外のコア基板や他の配線層、絶縁層については、図示していない。
図１中、１１０は絶縁層、１２０はソルダーレジスト、１２５は（パッド部形成用の）開口、１５０はＣｕ層（パッド部のベース基材）、１６０はバリア性めっき層（単にバリア層とも言う）、１７０はパッド部、１８０は半田（半田ボールとも言う）、１９０は半導体素子、１９５は端子である。
【００１１】
本例の多層配線基板は、コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板で、図１（ａ）にその特徴部を示すように、半導体素子の端子部と半田接合により電気的に接続するためのパッド部１７０を形成するためのベース基材であるＣｕ層１５０が、ソルダーレジスト１２０のパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層１１０上に、前記Ｃｕ層１５０とソルダーレジスト１２０とが配設されたもので、Ｃｕ層１５０上およびソルダーレジスト１２０のパッド部の開口１２５の絶縁層１１０上には、Ｃｕ層１５０と半田（図１（ｂ）の１８０の相当）との間のバリアとなるバリア性のめっき層（バリア層）１６０を配設している。
本例では、パッド部１７０を形成するためのベース基材であるＣｕ層１５０は、ソルダーレジスト１２０の開口１２５中、ソルダーレジストから離れた状態に形成されており、その点では、図３（ｃ）に示すＮＳＭＤタイプのパッドと同じであるが、バリア性のめっき層１６０が、ソルダーレジスト１２０の開口１２５中の絶縁層１１０上にも形成されている。
絶縁層１１０としては、優れた電気絶縁性とともに適度の強度を有するものが好ましく、例えば、エポキシ系絶縁樹脂、ポリイミド系絶縁樹脂、アクリル系絶縁樹脂等の材料が用いられる。
絶縁層１１０の厚みは、この層の下層の配線層を完全に被膜できる厚さであればよく、通常は、２５μｍ〜５０μｍの範囲である。
Ｃｕ層１５０は、パッド部１７０のベース基材となるもので、特にその製法は限定されない。
一般には、アディティブ法あるいはセミアディティブ法によりめっき形成されたＣｕ層、あるいはサブトラクティブ法により形成されたＣｕ層等が用いられる。
Ｃｕ層１５０の厚みは製法にもよるが、通常は、１５μｍ程度である。
バリア性のめっき層（バリア層）１６０としては、Ｃｕ層１５０あるいは絶縁層１１０側から、順に、Ｎｉめっき層、Ａｕめっき層を配設したものが、一般的であるが、層構成はこれに限定されない。
【００１２】
本例の多層配線基板は、コア基材に積層される絶縁層、配線層の積層数は、特に限定されない。
コア基板（図示していない）としては、プリプレグ等からなるコア基材の両面ないし１面にエッチング形成された配線層を設けたもの等が使用されるがこれに限定はされない。
ソルダーレジスト３１０は、市販のエポキシアクリレート系樹脂等が用いられる。
【００１３】
本例の多層配線基板を作製するための製造方法としては、先に述べた図２（ａ）〜図２（ｅ）工程を経て、更に同様の、絶縁層、配線層形成工程を所定の回数だけ行ない、図３（ａ）に示すような、ソルダーレジスト形成工程を経るものが、即ちサブトラックティブ法による製造方法が、その１例として挙げられる。
この場合、通常は、市販の、両面銅箔積層板、片面銅箔積層板を積層し、銅箔からフォトエッチング法により配線部を形成する工程を、必要な回数だけ繰り返し行ない、作製する。
本例の多層配線基板の製造方法の場合、図３（ａ）のようなソルダーレジスト形成工程の後、例えば、無電解Ｎｉめっき、無電解Ａｕめっきを行ない、Ｎｉめっき層、Ａｕめっき層からなるバリア性のめっき層（バリア層）１６０を形成する。
【００１４】
本例の多層配線基板を作製するための製造方法としては、これに限定されない。
フルアディティブ法やセミアディティブ法により、バリア性のめっき層１６０を形成しても良い。
勿論、給電層がある場合には、電解めっきを組み合せても良い。
【００１５】
【実施例】
更に、実施例、比較例を挙げて、本発明を説明する。
実施例の多層配線基板は、その表面部に図１に示す半導体素子の端子部を受けるパッド１７０を有する実施の形態例の多層配線基板で、コア基材の表裏に４配線層、計８配線層を形成した多層配線基板である。
図１に基づいて説明する。
ソルダーレジスト１２０の開口１２５の絶縁層１１０側の開口径は２００μｍφで、パッド部１７０のベース基材であるＣｕ層１５０の径は１４０μｍφであり、バリア性を有するめっき層１６０が、Ｃｕ層１５０側あるいは絶縁層１１０側から、順に、厚さ７μｍの無電解Ｎｉめっき層、厚さ０．　０５μｍの無電解Ａｕめっき層からなるものである。
下記の比較例１、比較例２の多層配線基板を比較例とし、その半導体素子の端子部を受けるパッド１７０の半田接合強度（プル強度）を、デイジー社製の測定装置シリーズ４０００にて測定したが、以下の表１のようになった。
デイジー社製の測定装置シリーズ４０００は、図５にて説明した方式の半田接合強度（プル強度）測定装置である。
【００１６】
【表１】
2004022713.tif 000003
＜測定条件＞
リフロー温度　　　　　　　２７０℃、１０ｓｅｃ
測定温度　　　　　　　　　５０℃
Ｐｕｌｌ　ｓｐｅｅｄ　　　０．　３ｍｍ／ｓｅｃ
Ｒａｎｇｅ　　　　　　　　１０［Ｎ］
ｎ（測定数）　　　　　　　１０
尚、接合に用いた半田ボールは同様のものを用いた。
【００１７】
（比較例）
比較例１の多層配線基板は、パッド部の形状のみ、図３（ｃ）に示すＮＳＭＤタイプのパッドとしたもので、他は実施例と同じである。
そして、ソルダーレジスト３１０の開口３１５の絶縁層（２２０）側の開口径は２００μｍφで、パッド部３７０のベース基材であるＣｕ層（２２５、２６０）の径は１４０μｍφであり、バリア性を有するめっき層１６０が、Ｃｕ層（２２５、２６０）側あるいは絶縁層２２０側から、順に、厚さ７μｍの無電解Ｎｉめっき層、厚さ０．　０５μｍの無電解Ａｕめっき層からなるものである。
【００１８】
（参考例）
参考例の多層配線基板は、パッド部の形状のみ、図４（ａ）に示すＳＭＤタイプのパッドとしたもので、他は実施例と同じである。
そして、ソルダーレジスト３１０の開口３１５の絶縁層（２２０）側の開口径は１００μｍφで、バリア性を有するめっき層が、Ｃｕ層（２２５、２６０）側あるいは絶縁層２２０側から、順に、厚さ７μｍの無電解Ｎｉめっき層、厚さ０．　０５μｍの無電解Ａｕめっき層からなるものである。
【００１９】
表１に示すように、実施例のものは、接合するためのパッド部のソルダーレジスト開口径が同等のＮＳＭＤタイプのパッドに比べて高い半田接合強度を示し、半田接合強度的には、接合するためのパッド部のソルダーレジスト開口径が同等のＳＭＤタイプと同等もしくはそれ以上である。
これより、ＮＭＳＤタイプのパッドに近い形態でありながら、接合するためのパッド部のソルダーレジスト開口径が同等のＮＳＭＤタイプのパッドに比べてより高より高い半田接合強度のパッド部を備えた多層配線基板の提供を可能にしている。
これは、ＮＳＭＤタイプに近い形態のパッドでありながら、半田接合するパッド形成のためのソルダーレジストの開口部のピッチを、ＳＭＤと同等、あるいは、それ以上の狭ピッチにも対応できるものとしている。
【００２０】
【発明の効果】
本発明は、上記のように、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるＣｕ層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Ｃｕ層とソルダーレジストとが配設されたもので、ＮＳＭＤタイプに近い形態のパッドでありながら、接合するためのパッド部のソルダーレジスト開口径が同等のＮＭＳＤタイプのパッドに比べ、より高い半田接合強度のパッド部を備えた多層配線基板の提供を可能にした。
即ち、ＮＳＭＤタイプに近い形態のパッドでありながら、半田接合するパッド形成のためのソルダーレジストの開口部のピッチを、ＳＭＤと同等、あるいは、それ以上の狭ピッチにも対応できるパッドを有する、設計上有利な多層配線基板の提供を可能にした。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の多層配線基板の実施の形態の１例の特徴部であるパッド部を示した断面図で、図１（ｂ）は図１（ａ）に示すパッド部に半導体素子を半田接合した図である。
【図２】ビルドアップ基板の作製例を示した工程図である。
【図３】図３（ａ）は図２に続くビルドアップ基板の作製例の工程図で、図３（ｂ）はパッド部の拡大図で、図３（ｃ）は図３（ｂ）のＦ２−Ｆ３断面図である。
【図４】図４（ａ）はＳＭＤタイプのパッド部の断面図で、図４（ｂ）は図４（ａ）において　半導体素子を半田接合した図である。
【図５】半田接合強度（プル強度）の測定方法を説明するための図である。
【符号の説明】
１１０　　　　　　　　　絶縁層
１２０　　　　　　　　　ソルダーレジスト
１２５　　　　　　　　（パッド部形成用の）開口
１５０　　　　　　　　　Ｃｕ層（パッド部のベース基材）
１６０　　　　　　　　　バリア性めっき層（単にバリア層とも言う）
１７０　　　　　　　　　パッド部
１８０　　　　　　　　　半田（半田ボールとも言う）
１９０　　　　　　　　　半導体素子
１９５　　　　　　　　　端子
２１０　　　　　　　　　コア基板
２１２、２１３　　　　　内層パターン（内層配線パターンとも言う）
２２０、２２１　　　　　絶縁層
２２５、２２６　　　　　銅箔
２２５ａ、２２６ａ　　　孔部
２４０　　　　　　　　　レーザビーム
２５０、２５５　　　　　孔部
２６０　　　　　　　　　銅めっき層
２７０、２７１　　　　　ビア部
２８０、２８１　　　　　配線部
３１０　　　　　　　　　ソルダーレジスト
３１５　　　　　　　　　開口
３２１　　　　　　　　　Ｎｉめっき層
３２２　　　　　　　　　Ａｕめっき層
３７０　　　　　　　　　パッド部
【図１】
2004022713.tif 000004
【図２】
2004022713.tif 000005
【図３】
2004022713.tif 000006
【図４】
2004022713.tif 000007
【図５】
2004022713.tif 000008