(57)【要約】【課題】入出力信号間の立ち上がり、立ち下りの時間ずれをそれぞれ精度良く確定でき、その状態でノイズを除去できる。【解決手段】受信信号ＲＸｉｎがＨからＬになると、トランジスタＴ１８とＴ１４のコレクタ電流の差分の電流によりコンデンサＣ１２が放電され、その端子間電圧ＶｃはトランジスタＴ１９のＢＥ間電圧ＶＦにまで低下する。受信信号ＲＸｉｎがＬからＨになると、トランジスタＴ１７、Ｔ１８のベース電位がＶＦから０Ｖになり、トランジスタＴ１８の容量Ｃｂｃの存在により電圧ＶｃもＶＦから０Ｖに低下する。その後、トランジスタＴ１４のコレクタ電流によりコンデンサＣ１２が充電される。コンデンサＣ１２の充放電電流の絶対値は等しく、受信信号ＲＸｏｕｔ  が反転するのに要するコンデンサＣ１２の電圧変化幅も等しいため、立ち上がり時と立ち下がり時とでフィルタ時間は等しくなる。【選択図】  図１
2004228859.tif 000002
【特許請求の範囲】
【請求項１】
２値レベルを持つ入力信号に対するフィルタ回路において、制御端子同士が共通に接続された第１および第２のトランジスタからなり、前記入力信号のレベル変化に応じて前記共通制御端子の電位が変化するカレントミラー回路と、
前記第１のトランジスタに接続された第１の定電流回路と、
フィルタ用コンデンサと、
このフィルタ用コンデンサと直列に接続され前記第２のトランジスタに流れる定電流の１／Ｎ（Ｎ＞１）の定電流を出力する第２の定電流回路と、
この第２の定電流回路から定電流が流れ込む前記フィルタ用コンデンサの一端子と前記第２のトランジスタとの間に接続され所定のオフセット電圧を生成するオフセット電圧生成回路と、
前記フィルタ用コンデンサの端子間電圧に基づいて２値レベルを持つ出力信号を生成する２値化回路とを備えていることを特徴とするフィルタ回路。
【請求項２】
前記オフセット電圧生成回路は、前記入力信号のレベル変化に応じた前記共通制御端子の電圧変化幅に等しいオフセット電圧を生成することを特徴とする請求項１記載のフィルタ回路。
【請求項３】
前記オフセット電圧生成回路は、前記第１のトランジスタと同種のトランジスタから構成され、そのベースとコレクタあるいはゲートとドレインとが接続された形態を備えていることを特徴とする請求項２記載のフィルタ回路。
【請求項４】
前記２値化回路は、前記フィルタ用コンデンサの他端子の電位を基準として前記フィルタ用コンデンサの一端子の電圧としきい値電圧とを比較する比較回路から構成されており、
前記フィルタ用コンデンサの電圧増加時に用いられる第１のしきい値電圧と、前記フィルタ用コンデンサの最大充電電圧と前記フィルタ用コンデンサの電圧減少時に用いられる第２のしきい値電圧との差電圧とが等しく設定されていることを特徴とする請求項１ないし３の何れかに記載のフィルタ回路。
【請求項５】
前記第２の定電流回路は、前記第２のトランジスタに流れる定電流の１／２の定電流を出力することを特徴とする請求項４記載のフィルタ回路。
【請求項６】
通信線を通して送信されてくる非同期式シリアル通信データの信号波形を２値レベルからなる信号波形に整形する波形整形回路と、その波形整形された信号を入力信号とする請求項５記載のフィルタ回路と、このフィルタ回路から出力された信号を入力する受信レジスタとを備えていることを特徴とする非同期式シリアル通信の受信装置。
【請求項７】
ＬＩＮ（Ｌｏｃａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｎｅｔｗｏｒｋ）に基づく車両用ネットワークにおいて用いられることを特徴とする請求項６記載の非同期式シリアル通信の受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２値レベルを持つ入力信号に対するフィルタ回路および当該フィルタ回路を用いた非同期式シリアル通信の受信装置に関する。
【０００２】
【従来の技術】
特許文献１の図１には、２つの定電流回路とコンデンサとを備え、コンデンサと直列に接続された定電流回路によりコンデンサを充電し、コンデンサと並列に接続された定電流回路によりコンデンサを放電する構成を備えた充放電回路が示されている。
【０００３】
【特許文献１】
特開２００２−１５２０１５号公報（図１）
【０００４】
【発明が解決しようとする課題】
特許文献１では台形波電圧を生成するために充放電回路を用いているが、コンデンサと放電用の定電流回路との間のスイッチ回路を入力信号に応じてオンオフ制御することにより、２値レベルを持つ入力信号に対するフィルタ回路として用いることができる。このような構成を持つフィルタ回路の一例を図５に示す。このフィルタ回路１は、例えば非同期式シリアル通信の受信信号に混在するノイズを除去するために用いられるものである。トランジスタＴ１とＴ２はカレントミラー回路２を構成しており、その入力側のトランジスタＴ１、Ｔ２にはそれぞれ定電流回路３、４が接続されている。
【０００５】
トランジスタＴ１には上述のスイッチ回路として動作するトランジスタＴ３が並列に接続されており、そのトランジスタＴ３は、受信信号レベルに対応した入力電圧Ｖｉｎによりオンオフするようになっている。また、トランジスタＴ２にはコンデンサＣ１が並列に接続されている。また、２値化回路５は、このコンデンサＣ１の端子間電圧Ｖｃを入力して２値信号である出力電圧Ｖｏを出力するようになっている。定電流回路３の出力電流Ｉ１は、定電流回路４の出力電流Ｉ２の２倍の電流値に設定されている。
【０００６】
図６は、このフィルタ回路１の波形を示している。波形は、上から順に（ａ）入力電圧Ｖｉｎ、（ｂ）コンデンサＣ１の端子間電圧Ｖｃ、（ｃ）２値化回路５の出力電圧Ｖｏを表している。ここで、電圧Ｖｃに着目すると、入力電圧ＶｉｎがＬレベルからＨレベルに変化した時に、電圧Ｖｃは一旦負の電圧（−ＶＦ：ＶＦはベース・エミッタ間電圧）となりその後増加に転じている。これは、トランジスタＴ２のベース・コレクタ間容量Ｃｂｃ（図５において破線で示す）によりベースとコレクタとが結合され、ベース電位の変化がそのままコレクタ電位の変化となって現れるためである。
【０００７】
このため、入力電圧ＶｉｎがＬレベルからＨレベルに変化してから電圧Ｖｃが２値化回路５の立ち上がり時のしきい値電圧ＶＴＨ（３Ｖ）に達するまでの時間ｔａと、入力電圧ＶｉｎがＨレベルからＬレベルに変化してから電圧Ｖｃが５Ｖから２値化回路５の立ち下がり時のしきい値電圧ＶＴＬ（２Ｖ）に達するまでの時間ｔｂとが異なってしまう。その結果、出力電圧Ｖｏは、入力電圧Ｖｉｎに対して単に遅れるのみならず波形が異なったものとなり、２値化回路５の後段に設けられる受信レジスタにおいてデータエラーが発生する虞が生じる。
【０００８】
この例は、立ち上がり時間と立ち下がり時間とが等しくなるように制御する場合であったが、さらに一般化すれば、フィルタ回路が持つ入出力信号間の立ち上がり、立ち下りの時間ずれ特性が精度良く確定されることが必要となる。
【０００９】
本発明は上記事情に鑑みてなされたもので、その目的は、２値レベルを持つ入力信号に対し、入出力信号間の立ち上がり、立ち下りの時間ずれをそれぞれ精度良く確定でき、その状態でノイズを除去することができるフィルタ回路、および当該フィルタ回路を用いた非同期式シリアル通信の受信装置を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載した手段によれば、カレントミラー回路を構成する第１および第２のトランジスタの制御端子は、２値レベルを持つ入力信号のレベル変化に応じて急峻に変化し、それに伴って第１、第２のトランジスタがオンまたはオフする。共通制御端子に制限が加えられず第１、第２のトランジスタがオンしている場合、第２のトランジスタは、フィルタ用コンデンサと直列に接続された第２の定電流回路の２倍の電流を流す能力を持つ。フィルタ用コンデンサは、第２のトランジスタの流す電流と第２の定電流回路の出力電流との差分の電流により放電される。この放電により、フィルタ用コンデンサの端子間電圧は、０Ｖではなくオフセット電圧生成回路が生成するオフセット電圧まで低下する。
【００１１】
その後、入力信号のレベル変化に応じて共通制御端子（例えばベース）の電圧が低下すると、第２のトランジスタのベース・コレクタ間容量による結合によってコレクタ電位が引き下げられ、さらにオフセット電圧生成回路を介してフィルタ用コンデンサの端子間電圧も引き下げられる。しかし、フィルタ用コンデンサの端子間電圧は、上記容量結合による電位低下を見越して放電状態においてオフセット電圧だけかさ上げされているため、そのオフセット電圧から一旦０Ｖ付近にまで低下することになる。共通制御端子の電圧低下により第１、第２のトランジスタはオフしているため、フィルタ用コンデンサは０Ｖ付近の電圧から第２の定電流回路の出力電流によって充電される。
【００１２】
その結果、フィルタ用コンデンサが放電から充電に転じた後その端子間電圧が所定電圧まで上昇するのに要する時間には、上記コレクタ・ベース間容量が存在することによる誤差は殆ど含まれなくなる。従って、第２のトランジスタに流れる電流と第２の定電流回路の出力電流との比（Ｎ）およびフィルタ用コンデンサの端子間電圧に対するしきい値を適当に設定することにより、立ち上がり時間および立ち下がり時間、すなわち入力信号の立ち上がりと出力信号の立ち上がりとの時間差および入力信号の立ち下がりと出力信号の立ち下がりとの時間差を所望する値に精度良く確定することができ、その状態でノイズを除去することができる。なお、この作用、効果はトランジスタとしてＦＥＴを用いた場合でも同様となる。
【００１３】
請求項２に記載した手段によれば、オフセット電圧は、入力信号のレベル変化に応じた共通制御端子の電圧変化幅に等しく設定されている。上記制御端子の電圧低下に伴うフィルタ用コンデンサの端子間電圧の低下量は、フィルタ用コンデンサの容量値が小さくなるほど大きくなり、最終的には上記制御端子の電圧低下量に等しくなる。従って、本手段によれば、例えばＩＣのチップ面積の制約上フィルタ用コンデンサの容量値を大きくできないような場合に、入力信号のレベル変化タイミングのずれを極力小さくすることができる。
【００１４】
請求項３に記載した手段によれば、オフセット電圧生成回路は、第１のトランジスタと同種のトランジスタから構成され、そのベースとコレクタ（ＦＥＴの場合にはゲートとドレイン）とが接続された形態を備えている。このため、入力信号のレベル変化に応じた第１のトランジスタのベース・エミッタ間電圧（ＦＥＴの場合にはゲート・ソース間電圧）の変化幅と、オフセット電圧生成回路が生成するオフセット電圧とが等しくなる。
【００１５】
請求項４に記載した手段によれば、２値化回路である比較回路は、充電時にあってはフィルタ用コンデンサの一端子の電圧と第１のしきい値電圧とを比較し、放電時にあってはフィルタ用コンデンサの一端子の電圧と第２のしきい値電圧とを比較する。充電時には、上述したようにフィルタ用コンデンサの一端子の電圧は一旦０Ｖ付近まで低下した後に上昇するため、入力信号のレベル変化時点からフィルタ用コンデンサの一端子の電圧が第１のしきい値電圧に達するまでの時間と、入力信号のレベル変化時点からフィルタ用コンデンサの一端子の電圧が最大充電電圧から第２のしきい値電圧に達するまでの時間とを、第２のトランジスタに流れる電流と第２の定電流回路の出力電流との比（Ｎ）に応じた値に精度良く確定することができる。
【００１６】
請求項５に記載した手段によれば、第２の定電流回路は、第２のトランジスタに流れる定電流の１／２の定電流を出力するので、入出力間における立ち上がりエッジの遅れ時間と立ち下がりエッジの遅れ時間とは等しくなり、入力信号のレベル変化タイミングに殆どずれを生じさせることなくノイズを除去することができる。
【００１７】
請求項６に記載した手段によれば、上述のフィルタ回路は、波形整形回路から出力された２値レベルを持つ信号波形からノイズを除去する。フィルタ回路は、信号を入力してから出力するまでに時間遅れは生じるが、信号のレベル変化タイミングはずれないので、受信レジスタへの入力に際しデータエラーの発生を防止することができる。
【００１８】
請求項７に記載した手段によれば、上記受信装置をＬＩＮ（Ｌｏｃａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｎｅｔｗｏｒｋ）に基づく車両用ネットワークにおいて用いることにより、通信エラーを低減でき、安定した高品質の通信を実現できる。
【００１９】
【発明の実施の形態】
以下、本発明を車両用ネットワークの受信装置に適用した一実施形態について図１ないし図４を参照しながら説明する。
図３は、トランシーバＩＣのブロック構成図である。このトランシーバＩＣ１１は、車両（自動車）のドア、ミラー、ルーフ、シート、ワイパ、メータ、空調などボディ系の制御を行うためのＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）  の内部に具備された基板上に搭載されるものである。図示しないが、この基板にはＣＰＵを内蔵する制御用ＩＣが搭載されている。ＥＣＵに搭載された当該トランシーバＩＣ１１は、他のＥＣＵに搭載されたトランシーバＩＣ、車両内に設けられた通信線（後述するＬＩＮバス）とともに車両用ネットワークを構築している。
【００２０】
車両の制御系において高速通信（〜１Ｍｂｐｓ）を必要とする部分では、通信プロトコルとしてＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ  Ａｒｅａ  Ｎｅｔｗｏｒｋ  ）が用いられているが、高速通信を必要としないボディ系部分ではＬＩＮ（Ｌｏｃａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｎｅｔｗｏｒｋ）が標準となりつつある。ＬＩＮは、ＵＳＲＴ／ＳＣＩをベースにしており、低コストでシステムを構築できるという利点がある。ＩＳＯ９１４１を拡張したシングルワイヤ方式、最大通信速度は２０ｋｂｐｓ、スルーレートは１〜３Ｖ／μｓで、シングルマスタのマスター・スレーブ方式である。
【００２１】
さて、図３に示すように、トランシーバＩＣ１１は８つの端子１２〜１９を備えており、このうち端子１２からバッテリ電圧ＶＢを入力し、定電圧回路２０において５Ｖの電源電圧を生成するようになっている。トランシーバＩＣ１１内の各機能ブロックは、定電圧回路２０から電源電圧の供給を受けて動作するようになっている。また、バッテリ電圧ＶＢが所定電圧（例えば６Ｖ）以下に低下したことを検出して電源を遮断する低電圧遮断回路２１を備えている。
【００２２】
台形波生成回路２２は、端子１３にイネーブル信号ＥＮが与えられていることを条件として動作し、上記制御用ＩＣから端子１４に送られた送信データＴＸＤに基づいて上述のスルーレートを持つ台形波信号を生成するようになっている。台形波信号とするのは、ラジオノイズを低減するためである。台形波信号の生成にはコンデンサＣ１１の充放電が用いられる。
【００２３】
ドライバ回路２３は、台形波信号を端子１６に繋がるＬＩＮバスに出力するもので、最大で１５のトランシーバＩＣが接続された状態であってもＬＩＮバスを十分に駆動するだけの電流駆動能力を有している。このドライバ回路２３には、過熱保護・過電流制限回路２４が付加されている。一方、レシーバ回路２５（受信装置に相当）は、ＬＩＮバスを通して送信されてきた非同期式シリアル通信データを受信し、その受信データＲＸＤを端子１７を介して制御用ＩＣに出力するようになっている。
【００２４】
以上の基本機能に加え、トランシーバＩＣ１１は、通常動作モードと低消費電力動作モード（スリープモード）との切り替えが可能となっている。ウェイクアップ回路２６は、スリープモードにおいて外部スイッチなどから端子１８に所定の信号が入力されるとタイマ回路２７を起動し、タイマ回路２７がその信号入力状態で一定時間を計時するとスリープモードから通常動作モードに移行するようになっている。この時、ウェイクアップ信号出力回路２８は、端子１９を介して制御用ＩＣに対しウェイクアップ信号ＷＫＵＰを出力するようになっている。同様に、ウェイクアップ回路２９は、スリープモードにおいてＬＩＮバスのレベルがＬレベルになるとタイマ回路２７を起動し、ウェイクアップおよびウェイクアップ信号ＷＫＵＰの出力を行うようになっている。
【００２５】
図２は、レシーバ回路２５の概略的なブロック構成を示している。ヒステリシス付きのコンパレータ３０（波形整形回路に相当）は、ＬＩＮバスを通して送られてくる台形波形の信号波形を整形して２値化し、それをフィルタ回路３１を介して受信レジスタ３２に出力するようになっている。
【００２６】
図１は、フィルタ回路３１の電気的構成を示している。このフィルタ回路３１は、定電流回路３５、充放電回路３６、基準電圧生成回路３７および比較回路３８から構成されており、上記定電圧回路２０から電源線３３、３４を通して５Ｖの電源電圧が与えられるようになっている。以下、各回路について具体的に説明する。
【００２７】
定電流回路３５は、本発明でいう第１、第２の定電流回路に相当するものである。すなわち、電源線３３と３４との間には分圧用の抵抗Ｒ１１とＲ１２とが直列に接続されており、その分圧点はコレクタ接地されたＰＮＰ形トランジスタＴ１１のベースに接続されている。トランジスタＴ１１のエミッタは、抵抗Ｒ１３を介して電源線３３に接続されるとともに、ＮＰＮ形トランジスタＴ１２のベースに接続されている。
【００２８】
トランジスタＴ１２のエミッタは抵抗Ｒ１４を介して電源線３４に接続されており、コレクタはＰＮＰ形トランジスタＴ１３のコレクタ・エミッタ間を介して電源線３３に接続されている。このトランジスタＴ１３とＰＮＰ形トランジスタＴ１４とはカレントミラー回路を構成しており、その共通ベース線３９と電源線３３、３４との間には、それぞれ抵抗Ｒ１５、抵抗Ｒ１６とＰＮＰ形トランジスタＴ１６との直列回路が接続されている。
【００２９】
ここで、トランジスタＴ１４は第１と第２の２つのコレクタを持つマルチコレクタタイプである。トランジスタＴ１３のコレクタ電流Ｉｃ（Ｔ１３）  、トランジスタＴ１４の第１のコレクタ電流Ｉ１（第１の定電流回路の出力電流）、トランジスタＴ１４の第２のコレクタ電流Ｉ２（第２の定電流回路の出力電流）は、４：１：１の電流比に設定されている。この定電流回路３５の抵抗Ｒ１１、Ｒ１２、Ｒ１４等にはＣｒＳｉなどの温度係数の小さいものが用いられており、電流Ｉ１、Ｉ２の温度係数は非常に小さくなっている。
【００３０】
充放電回路３６は、受信信号ＲＸｉｎに応じてコンデンサＣ１２（フィルタ用コンデンサに相当）を充放電する回路であり、本願発明に係る特徴部分である。エミッタ接地されたＮＰＮ形トランジスタＴ１７とＴ１８（第１と第２のトランジスタに相当）は、カレントミラー回路４０を構成している。トランジスタＴ１７のコレクタはベースと接続されており、さらに上記トランジスタＴ１４の第１のコレクタと接続されている。一方、トランジスタＴ１８のコレクタは、ベースとコレクタとが接続されたＮＰＮ形トランジスタＴ１９（オフセット電圧生成回路に相当）のエミッタ・コレクタ間を介して上記トランジスタＴ１４の第２のコレクタと接続されている。
【００３１】
ここで、トランジスタＴ１７とＴ１８のコレクタ電流比は１：２に設定されており、結局トランジスタＴ１８が吸い込むコレクタ電流Ｉ１′とトランジスタＴ１４が流し出す第２のコレクタ電流Ｉ２とは２：１の電流比となっている（Ｎ＝２）。また、トランジスタＴ１７、Ｔ１８、Ｔ１９は同一特性を有しており、電流が流れている状態においてベース・エミッタ間電圧が等しくなる。
【００３２】
トランジスタＴ１７にはＮチャネル型ＭＯＳトランジスタＴ２０が並列接続されており、そのトランジスタＴ２０のゲートにはコンパレータ３０から出力された受信信号ＲＸｉｎが与えられるようになっている。また、トランジスタＴ１９のコレクタ（ノードＮａ）と電源線３４との間にはコンデンサＣ１２が接続されている。
【００３３】
基準電圧生成回路３７は、コンデンサＣ１２の充電中に比較回路３８が用いる第１の基準電圧ＶＴＨ（第１のしきい値電圧に相当）と、コンデンサＣ１２の放電中に比較回路３８が用いる第２の基準電圧ＶＴＬ（第２のしきい値電圧に相当）とを生成する回路である。電源線３３と３４との間には、抵抗Ｒ１７、Ｒ１８、Ｒ１９が直列に接続されている。これらの抵抗値Ｒ１７、Ｒ１８、Ｒ１９は、２：１：２に設定されており、抵抗Ｒ１７とＲ１８との共通接続点（ノードＮｂ）から出力される第１の基準電圧ＶＴＨは３Ｖ、抵抗Ｒ１８とＲ１９との共通接続点（ノードＮｃ）から出力される第２の基準電圧ＶＴＬは２Ｖとなっている。
【００３４】
比較回路３８は、コンデンサＣ１２の充電中においてコンデンサＣ１２の端子間電圧Ｖｃと基準電圧ＶＴＨとを比較し、コンデンサＣ１２の放電中においてコンデンサＣ１２の端子間電圧Ｖｃと基準電圧ＶＴＬとを比較して受信信号ＲＸｏｕｔ  を出力する回路である。その主体となるコンパレータ４１は、電源線３３、３４から５Ｖの電源電圧の供給を受けるとともに、共通ベース線３９からバイアス電圧を受けて比較動作を行うようになっている。
【００３５】
コンパレータ４１の反転入力端子は、コンデンサＣ１２の一端子（ノードＮａ）に接続されており、非反転入力端子は、アナログスイッチ４２、４３を介してそれぞれ上記ノードＮｂ、Ｎｃに接続されている。コンパレータ４１の出力端子は、抵抗Ｒ２０によりプルアップされるとともにヒステリシス付きのバッファ回路４４、インバータ４５、４６を通して受信信号ＲＸｏｕｔを出力するようになっている。
【００３６】
バッファ回路４４の出力端子およびインバータ４５の出力端子は、アナログスイッチ４２、４３のオンオフコントロール端子に接続されている。コンパレータ４１がＨレベル（５Ｖ）の場合にはアナログスイッチ４２がオン、アナログスイッチ４３がオフとなり、コンパレータ４１がＬレベル（０Ｖ）の場合にはアナログスイッチ４２がオフ、アナログスイッチ４３がオンとなる。
なお、基準電圧生成回路３７と比較回路３８は、一体として本発明における２値化回路に相当する。
【００３７】
次に、本実施形態の作用について図４も参照しながら説明する。
トランシーバＩＣ１１がスリープモードにある場合、定電圧回路２０から台形波生成回路２２、ドライバ回路２３およびレシーバ回路２５への電圧供給が停止するため、トランシーバＩＣ１１はデータの送受信をすることができない。
【００３８】
そこで、以下においてはトランシーバＩＣ１１が通常動作モードにある場合について説明する。ＬＩＮでは、ラジオノイズを低減するためにＬＩＮバスでの信号は所定のスルーレートを持つ台形波信号とされている。この台形波信号の受信しきい値は、Ｌレベル（ドミナント）が４０％、Ｈレベル（レセッシブ）が６０％である。レシーバ回路２５のコンパレータ３０は、これらの中間のしきい値を設定することにより、２値レベルを持つ方形波の受信信号ＲＸｉｎを得る。
【００３９】
フィルタ回路３１は、この受信信号ＲＸｉｎに含まれるノイズを除去するもので、図４はその動作波形を示している。波形は、上から順に（ａ）フィルタ回路３１に入力される受信信号ＲＸｉｎ、（ｂ）コンデンサＣ１２の端子間電圧Ｖｃ、（ｃ）フィルタ回路３１から出力される受信信号ＲＸｏｕｔ  を表している。初めに受信信号ＲＸｉｎの立ち下がり時の動作を説明し、続いて立ち上がり時の動作を説明する。
【００４０】
受信信号ＲＸｉｎがＨレベルからＬレベルになると（時刻ｔ３）、トランジスタＴ２０はオフとなり、カレントミラー回路４０を構成するトランジスタＴ１７、Ｔ１８はオンする。この場合、トランジスタＴ１４からノードＮａに電流Ｉ２が流れ、ノードＮａからトランジスタＴ１９、Ｔ１８を介して電流Ｉ１′（＝２・Ｉ２）が流れる。その結果、コンデンサＣ１２は、Ｉ２（＝Ｉ１′／２）の大きさの定電流で放電され、コンデンサＣ１２の端子間電圧Ｖｃ（以下、単に電圧Ｖｃと称す）は、５Ｖから一定の割合で減少する。
【００４１】
この時、アナログスイッチ４２がオフ、アナログスイッチ４３がオンしているため、コンパレータ４１は電圧Ｖｃと基準電圧ＶＴＬ（＝２Ｖ）とを比較する。その結果、時刻ｔ３から、電圧Ｖｃが３Ｖ低下するのに要する時間ｔｂだけ経過した時刻ｔ４においてコンパレータ４１から出力される受信信号ＲＸｏｕｔ  がＨレベルからＬレベルに反転する。
【００４２】
この反転後も電圧Ｖｃは低下するが、コンデンサＣ１２の放電経路にダイオード接続されたトランジスタＴ１９が存在するため、電圧Ｖｃは０ＶではなくトランジスタＴ１９のベース・エミッタ間電圧ＶＦまで低下する。
【００４３】
一方、受信信号ＲＸｉｎがＬレベルからＨレベルになると（時刻ｔ１）、トランジスタＴ２０がオンとなり、トランジスタＴ１７とＴ１８のベース電位がステップ的にＶＦから０Ｖに低下する。トランジスタＴ１８のベースとコレクタはベース・コレクタ間容量Ｃｂｃにより結合されているため、ベース電位の急峻な低下に伴ってトランジスタＴ１８のコレクタ電位ひいてはコンデンサＣ１２の電圧Ｖｃも低下する。本実施形態では、レイアウトサイズを極力低減する必要からコンデンサＣ１２の容量が小さく、ベース電位の低下量と電圧Ｖｃの低下量とはほぼ等しくなる。
【００４４】
しかしながら、受信信号ＲＸｉｎがＨレベルになる直前の電圧Ｖｃは、上記電圧低下を見越して予めＶＦだけかさ上げしてあるため、受信信号ＲＸｉｎがＨレベルに変化した直後の電圧Ｖｃはほぼ０Ｖとなる。トランジスタＴ１７、Ｔ１８はオフするため、コンデンサＣ１２は、Ｉ２（＝Ｉ１′／２）の大きさの定電流で充電されることになる。従って、コンデンサＣ１２の電圧Ｖｃは、０Ｖから一定の割合で増加する。
【００４５】
この時、アナログスイッチ４２がオン、アナログスイッチ４３がオフしているため、コンパレータ４１は電圧Ｖｃと基準電圧ＶＴＨ（＝３Ｖ）とを比較する。その結果、時刻ｔ１から、電圧Ｖｃが３Ｖ上昇するのに要する時間ｔａだけ経過した時刻ｔ２においてコンパレータ４１から出力される受信信号ＲＸｏｕｔ  がＬレベルからＨレベルに反転する。
【００４６】
すなわち、コンデンサＣ１２の充電電流と放電電流の絶対値は等しく、且つ、受信信号ＲＸｏｕｔ  が反転するのに要するコンデンサＣ１２の電圧変化幅も等しいため、上記立ち上がり時のフィルタ時間ｔａと立ち下がり時のフィルタ時間ｔｂとは等しくなる。その結果、フィルタ回路３１に入力される受信信号ＲＸｉｎと出力される受信信号ＲＸｏｕｔ  とでは信号全体として時間的な遅れは生ずるが、受信データの各ビットに対応した時間幅は変化せず、信号変化タイミングを正確に保持したままノイズを除去することが可能となる。
【００４７】
以上説明したように、本実施形態のトランシーバＩＣ１１のレシーバ回路２５は、ＬＩＮバスを介して送られてくる非同期式シリアル通信データの信号をフィルタ回路３１を通して受信レジスタ３２に送るので、通信信号に重畳したノイズを除去することができる。これにより、通信エラーのない安定した高品質の車両用ネットワークを実現できる。また、車両用ネットワークにはスルーレートを制御するＬＩＮを用いているので、ラジオノイズを低減できる。
【００４８】
フィルタ回路３１は、通常動作モードにおいて常にコンデンサＣ１２に充電電流を流し、受信信号ＲＸｉｎに応じてコンデンサＣ１２を定電流で放電する方式であるが、放電電流を流すトランジスタＴ１８のベース・コレクタ間容量ＣｂｃによるトランジスタＴ１８のコレクタ電位の変動を予め補償するオフセット電圧生成回路を設けたので、受信信号ＲＸｉｎのレベル変化タイミングに殆どずれを生じさせることなくノイズを除去した受信信号ＲＸｏｕｔ  を得ることができる。これにより、従来構成に対し通信速度を高めることができる。また、この補償方法を用いたことにより、コンデンサＣ１２の容量ひいてはトランシーバＩＣ１１のチップ面積を低減できる。
【００４９】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
上記実施形態においてフィルタ回路３１に用いられているトランジスタの殆どはバイポーラトランジスタであるが、ＦＥＴにより構成しても良い。
通信プロトコルは、ＬＩＮに限らずＣＡＮやその他のプロトコルであっても良い。また、車両用ネットワーク以外のネットワークにおける非同期式シリアル通信にも適用できる。さらに、フィルタ回路３１は、非同期式シリアル通信の受信装置に限らず、一般に２値レベルを持つ入力信号に対するフィルタ回路として使用できる。
【００５０】
非同期式シリアル通信以外の用途においては、一般に、フィルタ用コンデンサＣ１２と直列に接続された第２の定電流回路（トランジスタＴ１４）は、第２のトランジスタＴ１８に流れる定電流Ｉ１′の１／Ｎ（Ｎ＞１）の定電流Ｉ２を出力するように構成することができる。これにより、入力信号の立ち上がりと出力信号の立ち上がりとの時間差および入力信号の立ち下がりと出力信号の立ち下がりとの時間差を互いに等しくする場合のみならず、それぞれを相異なる所望する値に設定することもできるようになる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すフィルタ回路の電気的構成図
【図２】レシーバ回路の概略的なブロック構成図
【図３】トランシーバＩＣのブロック構成図
【図４】フィルタ回路の動作波形図
【図５】従来技術を示すフィルタ回路の概略的な電気的構成図
【図６】図４相当図
【符号の説明】
２５はレシーバ回路（受信装置）、３０はコンパレータ（波形整形回路）、３１はフィルタ回路、３５は定電流回路（第１、第２の定電流回路）、４０はカレントミラー回路、Ｔ１７はトランジスタ（第１のトランジスタ）、Ｔ１８はトランジスタ（第２のトランジスタ）、Ｔ１９はトランジスタ（オフセット電圧生成回路）、Ｃ１２はコンデンサ（フィルタ用コンデンサ）である。
【図１】
2004228859.tif 000003
【図２】
2004228859.tif 000004
【図３】
2004228859.tif 000005
【図４】
2004228859.tif 000006
【図５】
2004228859.tif 000007
【図６】
2004228859.tif 000008