(57)【要約】【課題】 不揮発性メモリ及び揮発性メモリとして選択的に動作可能なPRAM装置及びPRAM装置の動作方法を提供する。【解決手段】 PRAMセル、書込電流ソース及び復旧回路を備えるPRAM装置である。PRAMセルは非結晶状態と結晶状態との間で状態遷移をする相変化物質を備える。書込電流ソースは前記PRAMセルを非結晶状態にするための第1書込電流パルス及び前記PRAMセルを結晶状態にするための第2書込電流パルスを選択的に印加する。復旧回路は前記PRAMセルを非結晶状態に復旧するために前記PRAMセルに前記第1書込電流パルスを選択的に印加する。本発明に係るPRAMの動作方法及びPRAM装置は、不揮発性メモリであるPRAMを揮発性メモリのように動作させることによって電力消費を減らすことができる。また、応用分野によってPRAMを揮発性メモリまたは不揮発性メモリとして選択して使用することができる。【選択図】 図６
2004296076.tif 000002
【特許請求の範囲】
【請求項１】
非結晶状態と結晶状態との間で状態遷移をする相変化物質を備える相変化メモリセルと、
前記相変化メモリセルを非結晶状態にするための第１書込電流パルス及び前記相変化メモリセルを結晶状態にするための第２書込電流パルスを選択的に印加する書込電流ソースと、
前記相変化メモリセルを非結晶状態に復旧するために前記相変化メモリセルに前記第１書込電流パルスを選択的に印加する復旧回路と、
を備えることを特徴とする相変化メモリ装置。
【請求項２】
前記相変化メモリセルの状態を読出す読出回路をさらに備え、前記復旧回路は前記読出回路の出力によって制御されることを特徴とする請求項１に記載の相変化メモリ装置。
【請求項３】
前記復旧回路は、
前記読出回路の出力が前記相変化メモリセルが非結晶状態にあることを示す場合、前記読出回路は前記第１書込電流パルスを前記相変化メモリセルに印加することを特徴とする請求項２に記載の相変化メモリ装置。
【請求項４】
前記読出回路の出力は前記相変化メモリ装置のグロ−バル入出力ラインであることを特徴とする請求項３に記載の相変化メモリ装置。
【請求項５】
前記読出回路の出力は前記相変化メモリ装置のローカル入出力ラインであることを特徴とする請求項３に記載の相変化メモリ装置。
【請求項６】
前記相変化物質は、
カルコゲナイド合金であることを特徴とする請求項１に記載の相変化メモリ装置。
【請求項７】
前記第１書込電流パルスは、
前記第２書込電流パルスよりさらに大きな電流値を有し、前記第１書込電流のパルス幅は前記第２書込電流パルスのパルス幅より狭いことを特徴とする請求項１に記載の相変化メモリ装置。
【請求項８】
前記第１書込電流パルスは、
前記第２書込電流パルスと同じ電流値を有し、前記第１書込電流のパルス幅は前記第２書込電流パルスのパルス幅と異なり、前記第１書込電流のケンチング時間は前記第２書込電流パルスのケンチング時間と異なることを特徴とする請求項１に記載の相変化メモリ装置。
【請求項９】
前記相変化メモリ装置は揮発性モードまたは不揮発性モードで動作し、前記不揮発性モードでは前記復旧回路は非活性化され、前記揮発性モードで前記復旧回路は活性化されることを特徴とする請求項１に記載の相変化メモリ装置。
【請求項１０】
非結晶状態と結晶状態との間で状態遷移をする相変化物質を備える相変化メモリセルと、
低電力モードで前記相変化メモリセルを非結晶状態にするための第１書込電流パルス及び前記相変化メモリセルを結晶状態にするための第２書込電流パルスを選択的に印加し、高電力モードで前記相変化メモリセルを非結晶状態にするための第３書込電流パルス及び前記相変化メモリセルを結晶状態にするための第４書込電流パルスを選択的に印加する書込電流ソースと、
前記低電力モードで前記相変化メモリセルを非結晶状態に復旧するために前記相変化メモリセルに前記第１書込電流パルスを選択的に印加する復旧回路と、
を備えることを特徴とする相変化メモリ装置。
【請求項１１】
前記低電力モードは、
前記相変化メモリ装置の揮発性モードであり、前記高電力モードは前記相変化メモリ装置の不揮発性モードであることを特徴とする請求項１０に記載の相変化メモリ装置。
【請求項１２】
前記相変化メモリセルの状態を読出す読出回路をさらに備え、前記復旧回路は前記読出回路の出力によって制御されることを特徴とする請求項１０に記載の相変化メモリ装置。
【請求項１３】
前記読出回路の出力は前記相変化メモリ装置のグロ−バル入出力ラインであることを特徴とする請求項１２に記載の相変化メモリ装置。
【請求項１４】
前記読出回路の出力は前記相変化メモリ装置のローカル入出力ラインであることを特徴とする請求項１２に記載の相変化メモリ装置。
【請求項１５】
前記復旧回路は、
前記読出回路の出力が前記相変化メモリセルが非結晶状態にあることを示す場合、前記読出回路は前記低電力モードで前記第１書込電流パルスを前記相変化メモリセルに印加することを特徴とする請求項１２に記載の相変化メモリ装置。
【請求項１６】
前記相変化物質は、
カルコゲナイド合金であることを特徴とする請求項１０に記載の相変化メモリ装置。
【請求項１７】
前記第１書込電流パルスは、
前記第２書込電流パルスよりさらに大きな電流値を有し、前記第１書込電流のパルス幅は前記第２書込電流パルスのパルス幅より小さいことを特徴とする請求項１０に記載の相変化メモリ装置。
【請求項１８】
前記第１書込電流パルスは、
前記第２書込電流パルスと同じ電流値を有し、前記第１書込電流のパルス幅は前記第２書込電流パルスのパルス幅と異なり、前記第１書込電流のケンチング時間は前記第２書込電流パルスのケンチング時間と異なることを特徴とする請求項１０に記載の相変化メモリ装置。
【請求項１９】
前記第３及び第４書込電流パルスの電流値は前記第１及び第２書込電流パルスの電流値より大きいことを特徴とする請求項１０に記載の相変化メモリ装置。
【請求項２０】
不揮発性メモリモードまたは揮発性メモリモードで動作し、非結晶状態と結晶状態との間で状態遷移をする相変化物質を備える相変化メモリセルと、
前記揮発性メモリモードモードで前記相変化メモリセルを非結晶状態に復旧させる復旧回路と、
を備えることを特徴とする相変化メモリ装置。
【請求項２１】
前記不揮発性メモリモードで前記相変化メモリセルの状態が復旧されないことを特徴とする請求項２０に記載の相変化メモリ装置。
【請求項２２】
前記相変化物質が非結晶状態である場合、前記揮発性メモリモードでの前記相変化物質のうち非結晶状態の部分が、前記不揮発性メモリモードでの前記相変化物質のうち非結晶状態の部分より少ないことを特徴とする請求項２０に記載の相変化メモリ装置。
【請求項２３】
前記相変化物質が非結晶状態である場合、前記不揮発性メモリモードでの前記相変化物質のうち非結晶状態の部分の非結晶化度が、前記揮発性メモリモードでの前記相変化物質のうち非結晶状態の部分の非結晶化度より大きいことを特徴とする請求項２０に記載の相変化メモリ装置。
【請求項２４】
前記相変化メモリセルの状態を読出す読出回路をさらに備え、前記復旧回路は前記読出回路の出力によって制御されることを特徴とする請求項２０に記載の相変化メモリ装置。
【請求項２５】
前記復旧回路は、
前記読出回路の出力が前記相変化メモリセルが非結晶状態にあることを示す場合、前記復旧回路は前記相変化メモリセルを非結晶状態に復旧させることを特徴とする請求項２４に記載の相変化メモリ装置。
【請求項２６】
前記復旧回路は、
前記読出回路の出力が前記相変化メモリセルが結晶状態にあることを示す場合、前記復旧回路は前記相変化メモリセルを結晶状態に復旧させることを特徴とする請求項２５に記載の相変化メモリ装置。
【請求項２７】
前記読出回路の出力は前記相変化メモリ装置のグロ−バル入出力ラインであることを特徴とする請求項２４に記載の相変化メモリ装置。
【請求項２８】
前記読出回路の出力は前記相変化メモリ装置のローカル入出力ラインであることを特徴とする請求項２４に記載の相変化メモリ装置。
【請求項２９】
前記相変化物質は、
カルコゲナイド合金であることを特徴とする請求項２０に記載の相変化メモリ装置。
【請求項３０】
データラインと、
複数本の入出力ラインと、
複数本のビットラインと、
複数本のワードラインと、
前記ワードラインとビットラインとの交点に配置される複数の相変化メモリセルを備え、
前記それぞれの相変化メモリセルは非結晶状態と結晶状態との間で状態遷移をする相変化物質を備え、
前記データラインの電圧によって前記相変化メモリセルを非結晶状態にするための第１書込電流パルス及び前記相変化メモリセルを結晶状態にするための第２書込電流パルスを前記ビットラインに印加する書込電流ソースと、
各々前記ビットライン及び前記入出力ラインに連結され、前記相変化メモリセルの状態を読込む複数のセンスアンプ回路と、 
前記入出力ライン及び前記データラインに連結され、前記相変化メモリセルを非結晶状態に復旧するために前記データラインの電圧を制御する復旧回路と、
を備えることを特徴とする相変化メモリ装置。
【請求項３１】
前記復旧回路は、
前記相変化メモリセルを結晶状態に復旧するために前記データラインの電圧を制御することを特徴とする請求項３０に記載の相変化メモリ装置。
【請求項３２】
前記相変化メモリ装置は揮発性モードまたは不揮発性モードで動作し、前記不揮発性モードでは前記復旧回路は非活性化され、前記揮発性モードで前記復旧回路は活性化されることを特徴とする請求項３０に記載の相変化メモリ装置。
【請求項３３】
前記書込電流ソースは、
前記揮発性モードで第１及び第２書込電流パルスを前記ビットラインに印加し、不揮発性モードで第３及び第４書込電流パルスを前記ビットラインに印加することを特徴とする請求項３２に記載の相変化メモリ装置。
【請求項３４】
前記第１書込電流パルスは、
前記第２書込電流パルスよりさらに大きい電流値を有し、前記第１書込電流のパルス幅は前記第２書込電流パルスのパルス幅より小さいことを特徴とする請求項３３に記載の相変化メモリ装置。
【請求項３５】
前記第１書込電流パルスは、
前記第２書込電流パルスと同じ電流値を有し、前記第１書込電流のパルス幅は前記第２書込電流パルスのパルス幅と異なり、前記第１書込電流のケンチング時間は前記第２書込電流パルスのケンチング時間と異なることを特徴とする請求項３３に記載の相変化メモリ装置。
【請求項３６】
前記第３及び第４書込電流パルスの電流値は前記第１及び第２書込電流パルスの電流値より大きいことを特徴とする請求項３３に記載の相変化メモリ装置。
【請求項３７】
前記相変化物質は、
カルコゲナイド合金であることを特徴とする請求項３０に記載の相変化メモリ装置。
【請求項３８】
非結晶状態と結晶状態との間で状態遷移をする相変化物質を備える相変化メモリセルのプログラミング方法において、
前記相変化メモリセルを非結晶状態にするための第１書込電流パルス及び前記相変化メモリセルを結晶状態にするための第２書込電流パルスを選択的に印加する段階と、
前記相変化メモリセルの状態を検出する段階と、 
前記相変化メモリセルが非結晶状態にあると検出された場合、前記相変化メモリセルに前記第１書込電流パルスを印加する第１復旧動作を行う段階と、
を備えることを特徴とする相変化メモリセルのプログラミング方法。
【請求項３９】
前記相変化メモリセルの状態を検出する動作は前記相変化メモリセルのそれぞれの読出動作時に行われ、
前記第１復旧動作は前記相変化メモリセルが非結晶状態にあると検出された場合、それぞれの読出動作時に行われることを特徴とする請求項３８に記載の相変化メモリセルのプログラミング方法。
【請求項４０】
前記相変化メモリセルの状態を検出する動作は前記相変化メモリセルのそれぞれの読出動作時に行われ、
前記第１復旧動作はそれぞれの読出動作時に行われることを特徴とする請求項３８に記載の相変化メモリセルのプログラミング方法。
【請求項４１】
前記相変化メモリセルの状態を検出する動作は一定の時間間隔で反復的に行われ、
前記第１復旧動作は前記相変化メモリセルが非結晶状態にあると検出された場合、一定の時間間隔で反復的に行われることを特徴とする請求項３８に記載のメモリセルのプログラミング方法。
【請求項４２】
前記一定の時間間隔は、
少なくとも６０分であることを特徴とする請求項４１に記載のメモリセルのプログラミング方法。
【請求項４３】
前記相変化メモリセルの状態を検出する動作は一定の時間間隔で反復的に行われ、
前記第１復旧動作は一定の時間間隔毎に行われることを特徴とする請求項３８に記載のメモリセルのプログラミング方法。
【請求項４４】
前記一定の時間間隔は、
少なくとも６０分であることを特徴とする請求項４３に記載のメモリセルのプログラミング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は相変化メモリ(Phase-Change Random Access Memory:PRAM)に係り、特に不揮発性メモリ及び揮発性メモリで選択的に動作可能な相変化メモリ装置及び相変化メモリ装置の動作方法に関する。
【背景技術】
【０００２】
PRAMは物質の結晶状態によって電気的抵抗が変わるカルコゲナイド(chalcogenide)という物質を用いるメモリ素子である。カルコゲナイドは非結晶状態と結晶状態との間でその状態が変化する。前記２つの状態によって現れる抵抗値の差はメモリセルの論理値を区別するために用いられる。すなわち、非結晶状態は高抵抗値を、結晶状態は低抵抗値を示す。
【０００３】
図1は、相変化メモリセルのセットとリセットとの間の状態遷移を説明する図面である。
【０００４】
図1を参照すれば、相変化メモリセルは上部電極101及び下部電極102、BEC等の抵抗ヒーター103、カルコゲナイド合金（chalcogenide alloy）等の相変化物質104を備える。抵抗ヒーター103を通過する電流の量に対応するジュール熱(Joule heating)によって相変化物質104部分の状態が決定される。
【０００５】
高い電流パルス(リセットパルス)を短時間相変化膜に印加して相変化膜の温度を溶融温度(約610℃)まで上昇させた後に急冷すると、相変化膜は抵抗が大きい非晶質状態(リセット状態)となる。
【０００６】
一方、低い電流パルス(セットパルス)を相変化膜に印加して相変化膜を結晶化温度(約450℃)に数十ns間保持して冷却すると、相変化膜は抵抗が小さい結晶状態(セット状態)となる。
【０００７】
図2は、相変化メモリの状態と温度との関係を示す図面である。
【０００８】
図2を参照すれば、相変化物質を溶融温度Tm以上に加熱して約数ナノ秒間で急冷すると、相変化物質は非結晶状態となる。結晶状態は相変化物質を溶融温度Tmより低く、結晶化温度Tx以上で長時間(約50ナノ秒)加熱することによって作られる。
【０００９】
図3は、相変化メモリセルの電圧-電流特性を説明する図面である。
【００１０】
図3は、カルコゲナイド合金よりなる相変化物質の場合を説明するものである。図3で、1．0mA〜1．5mA間のセット電流は相変化セルを結晶状態にするためのものであり、1．5mA〜2．5mA間のリセット電流は相変化セルを非結晶状態にするためのものである。
【００１１】
読出動作の間に、所定のスレショルド電圧Vtより低い電圧の読出電圧(約0．5Vより低い電圧)を印加することによって、非結晶状態及び結晶状態の抵抗値の差が区別されうる。ここで、スレショルド電圧Vtは非結晶状態及び結晶状態での相変化物質の電流が同一になる電圧である。
【００１２】
相変化物質を用いるPRAMは基本的に不揮発性メモリであることが知られている。不揮発性メモリとは、一般のDRAMのようにデータ保持のためのリフレッシュ動作が必要でないメモリを意味する。
【００１３】
不揮発性メモリとしての性質、すなわち、データ保持を向上させるためには相変化物質のリセット状態の抵抗とセット状態の抵抗との比が大きくなければならない。この抵抗比は具体的なPRAMのセル構造によって異なるが、通常数十ないし数百倍に至る。
【００１４】
大きな抵抗比はセンシングマージンを広げ、不揮発性メモリとして持つ必要があるデータ保持能力を向上させうる。しかし、PRAMがこのような大きな抵抗比を有するためには数mA程度の大きな電流を相変化膜に流さねばならず、大きな電流による電力消耗が大きくなるという問題がある。
【００１５】
カルコゲナイド物質の相変化過程で既存の核形成メカニズム及び成長メカニズムを何れをも用いる代わりに、核形成メカニズムだけを用いてもリセット状態とセット状態との間に数倍の抵抗比が得られ、データの読出にも問題ない。この際、相変化膜に流す電流は数十uAに過ぎず、電力消耗を大きく減らすことができる。
【００１６】
しかし、データ保持能力が減少し、データ読出のための電流によって核成長がなされず、核が分解される読出干渉が激しくなるという問題がある。また、反復されるデータの読出動作によってデータが消去される恐れもある。
【００１７】
したがって、データを保存するためにDRAMのようにデータの読出後に再書込みを行い、周期的にリフレッシュをPRAMに行なえば、低い電流でPRAMを駆動させることができる。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明が解決しようとする技術的課題は、PRAM装置を揮発性メモリのように小さい電流で駆動できるPRAM動作方法を提供するところにある。
【００１９】
本発明が解決しようとする他の技術的課題は、揮発性メモリのうように小さい電流で駆動できるPRAM装置を提供するところにある。
【課題を解決するための手段】
【００２０】
前記技術的課題を達成するための本発明の好適な実施形態に係るPRAM装置は、PRAMセル、書込電流ソース及び復旧回路を備える。
【００２１】
PRAMセルは非結晶状態と結晶状態との間で状態遷移をする相変化物質を備える。書込電流ソースは前記PRAMセルを非結晶状態にするための第1書込電流パルス及び前記PRAMセルを結晶状態にするための第2書込電流パルスを選択的に印加する。復旧回路は前記PRAMセルを非結晶状態に復旧するために前記PRAMセルに前記第1書込電流パルスを選択的に印加する。
【００２２】
前記技術的課題を達成するための本発明の好適な実施形態に係るPRAM装置はPRAMセル、書込電流ソース及び復旧回路を備える。
【００２３】
PRAMセルは非結晶状態と結晶状態との間で状態遷移をする相変化物質を備える。書込電流ソースは低電力モードで前記PRAMセルを非結晶状態にするための第1書込電流パルス及び前記PRAMセルを結晶状態にするための第2書込電流パルスを選択的に印加し、高電力モードで前記PRAMセルを非結晶状態にするための第3書込電流パルス及び前記PRAMセルを結晶状態にするための第4書込電流パルスを選択的に印加する。
【００２４】
復旧回路は前記低電力モードで前記PRAMセルを非結晶状態に復旧するために前記PRAMセルに前記第1書込電流パルスを選択的に印加する。
【００２５】
前記技術的課題を達成するための本発明の好適な実施形態に係るPRAM装置はPRAMセル及び復旧回路を備える。
【００２６】
PRAMセルは不揮発性メモリモードまたは揮発性メモリモードで動作し、非結晶状態と結晶状態との間で状態遷移をする相変化物質を備える。
【００２７】
復旧回路は前記揮発性メモリモードで前記PRAMセルを非結晶状態に復旧させる。
【００２８】
前記技術的課題を達成するための本発明の好適な実施形態に係るPRAM装置は、データライン、複数本の入出力ライン、複数本のビットライン、複数本のワードライン、前記ワードラインとビットラインとの交点に配される複数のPRAMセル、書込電流ソース、複数のセンスアンプ回路及び復旧回路を備える。
【００２９】
前記それぞれのPRAMセルは非結晶状態と結晶状態との間に状態遷移をする相変化物質を備える。
【００３０】
書込電流ソースは前記データラインの電圧によって前記PRAMセルを非結晶状態にするための第1書込電流パルス及び前記PRAMセルを結晶状態にするための第2書込電流パルスを前記ビットラインに印加する。
【００３１】
複数のセンス増幅回路は、各々前記ビットライン及び前記入出力ラインに連結され、前記PRAMセルの状態を読込む。復旧回路は前記入出力ライン及び前記データラインに連結され、前記PRAMセルを非結晶状態に復旧するために前記データラインの電圧を制御する。
【００３２】
前記技術的課題を達成するための本発明の好適な実施形態に係る非結晶状態と結晶状態との間で状態遷移をする相変化物質を備えるPRAMセルのプログラミング方法において、前記PRAMセルを非結晶状態にするための第1書込電流パルス及び前記PRAMセルを結晶状態にするための第2書込電流パルスを選択的に印加する段階、前記PRAMセルの状態を検出する段階及び前記PRAMセルが非結晶状態にあると検出された場合、前記PRAMセルに前記第1書込電流パルスを印加する第1復旧動作を行う段階を備える。
【発明の効果】
【００３３】
本発明に係るPRAMの動作方法及びPRAM装置は、不揮発性メモリであるPRAMを揮発性メモリのように動作させることによって電力消費を減らすことができる。また、応用分野によってPRAMを揮発性メモリまたは不揮発性メモリのいずれかに選択して使用することができる。
【発明を実施するための最良の形態】
【００３４】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。
【００３５】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同様の構成要素を示す。
【００３６】
従来のPRAM装置は不揮発性装置であり、非結晶状態への相変化は核形成過程と核成長過程とを備える。一方、本発明は少なくとも部分的には非結晶状態への相変化が核形成過程だけを備える揮発性メモリモード(または低電力モード)で動作することを特徴とする。
【００３７】
また、揮発性モードでは、本発明の好適な実施形態に係るPRAM装置に非結晶状態を書込んだり、または結晶状態を書込んだりする書込電流は従来のPRAM装置の場合よりさらに少ない。すなわち、電力消費が低減される。
【００３８】
また、非結晶状態と結晶状態との抵抗比が減少されるが、依然としてデータを読出すのには十分な比率である。
【００３９】
表1は相変化物質がカルコゲナイドである場合において、本発明の好適な実施形態に係るPRAM装置が不揮発性モードである場合と揮発性モードである場合との書込電流を示す表である。
【００４０】
【表１】
2004296076.tif 000003
【００４１】
表1から分かるように、揮発性モードでの書込電流の電流値は不揮発性モードでの電流値より少ない。また、２つのモードで、非結晶(リセット)書込電流パルスの電流値が結晶(セット)書込電流パルスの電流値より大きい。そして、非結晶書込電流パルスのパルス幅が結晶書込電流パルスのパルス幅より狭い。
しかし、揮発性モードで、リセット書込電流パルスの電流値がセット書込電流パルスの電流値を超える必要はない。例えば、リセット記入パルスの電流値とセット記入パルスの電流値とは同一でもよく、単にパルス幅とケンチング時間（quenching time）だけが異なってもよい。
【００４２】
ここで“非結晶状態”という用語は次のような意味を有することができる。すなわち、相変化物質が結晶状態の部分よりも多くの部分が非結晶であるという意味と、相変化物質が結晶状態よりも非結晶化度が高いという意味である。
【００４３】
両方とも、揮発性モードで、相変化物質または相変化物質部分の大部分が非結晶状態である必要はない。揮発性モードでの低い書込電流は非結晶状態と結晶状態間の十分な抵抗比を得るために結晶構造を変えるに十分な程度であれば良い。
【００４４】
従来の非結晶書込動作では核形成過程だけが行われるためにデータを保持する時間が短い。しかし、本発明では短いデータ保持時間がプリチャージセルの非結晶状態で周期的に復旧されることによって補償される。
【００４５】
図4は、PRAM装置の書込動作及び読出動作を説明するための回路図である。
【００４６】
図4において、PRAM装置の１つのビットは反対の論理状態を有する２つのセルの組合わせで構成される。
【００４７】
１つのビットに２つのセルを使用することはPRAM装置の動作領域を広げて抵抗分配によって発生する動作エラーを防止する。
【００４８】
ワードラインWLiにセルトランジスタPTRi1のゲートが連結され、セルトランジスタPTRi1のドレーンとビットラインBL間に相変化セルPCELLi1が連結される。また、ワードラインWLiにセルトランジスタPTRi2のゲートが連結され、セルトランジスタPTRi2のドレーンと反転ビットライン/BL間に相変化セルPCELLi2が連結される。
【００４９】
同様の方式で、ワードラインWLjにセルトランジスタPTRj1のゲートが連結され、セルトランジスタPTRj1のドレーンとビットラインBL間に相変化セルPCELLj1が連結される。また、ワードラインWLjにセルトランジスタPTRj2のゲートが連結され、セルトランジスタPTRj2のドレーンと反転ビットライン/BL間に相変化セルPCELLj2が連結される。
【００５０】
電流ソースISET1及び電流ソースISET2は各々セット電流パルスをビットライン対BL、/BLに印加する。制御トランジスタCTR、/CTRはビットライン対の一端に連結され、電流ソースIRESETからリセット電流パルスを受信する。
【００５１】
クランプ回路210、220はビットライン対BL、/BLの一端に各々連結され、センスアンプ回路S/Aに他端が連結される。
【００５２】
PRAM装置200にデータを書込む書込動作について説明する。論理値“１”がPRAMセルPCELLi1、PCELLi2に書込まれると仮定する。この場合ワードラインWLiがハイレベルに設定され、データ信号D及び反転データ信号/Dが各々ハイ及びローとなる。
【００５３】
これにより、トランジスタPTRi1、PTRi2、CTRはターンオンされ、トランジスタ/CTRはターンオフされる。
【００５４】
トランジスタ/CTRがターンオフ状態なので、セット電流パルスISET2が相変化物質PCELLi2及びセルトランジスタPTRi2に流れる。セット電流パルスISET2は相変化物質を低い抵抗の結晶状態に変化させうる電流である。
【００５５】
セット電流パルスISET2は相変化物質PCELLi2を通過してグラウンドに流れる。そして相変化物質PCELLi2はセット電流パルスISET2によって低い抵抗の結晶状態に変化する。結晶状態は論理“0”と見なされうる。
【００５６】
逆に、トランジスタCTRがターンオンされているので、リセット電流パルスIRESETがPRAMセルPCELLi1とトランジスタPTRi1に流れる。図4に示されていないが、電流パルスISET1はリセット電流パルスIRESETによって制御され、同期される。したがって、電流パルスISET1のパルス幅及びタイミングはリセット電流パルスIRESETと同一である。
【００５７】
リセット電流パルスIRESET及びセット電流パルスISET1は合わせられてPRAMセルPCELLi1をリセット状態にする。リセット状態は高抵抗状態として論理“1”と見なされうる。
【００５８】
以下、PRAM装置200に書き込まれたデータを読出す読出動作に対ついて説明する。
【００５９】
クランプ回路210、220はビットライン対BL、/BLの電圧を読出動作間の雑音を減らすためにスレショルド電圧より小さく制限する。ワードラインWL1がハイ状態であり、PRAMセルPCELLi2の低い抵抗が反転ビットライン/BLの電流レベルを低め、PRAMセルPCELLi1の高い抵抗がビットラインBLの電流レベルを高めると仮定する。
【００６０】
ビットライン対BL、/BLのそれぞれの電流がセンスアンプ回路S/AでPRAMセルPCELLi1、PCELLi2の論理値を区分するために比較される。
【００６１】
従来のPRAM装置は一般に不揮発性メモリである。すなわち、一度データを書き込むと、消去できないので、DRAMのようなリフレッシュ動作が不要である。しかし、PRAM200にデータを書込む場合に電力消耗が非常に大きい。
【００６２】
したがって、本発明ではデータ読出時にDRAMのようにデータを再書込みして周期的にリフレッシュを行って低電力でPRAMを駆動する方法及びPRAM装置を提供する。
【００６３】
図5は、本発明の好適な実施形態に係るPRAMの動作方法を説明するフローチャートである。
【００６４】
図5を参照すれば、本発明の好適な実施形態に係るPRAM装置の動作方法300はメモリセルに保存されたデータを読出す310段階及び読出された前記データを外部に伝送し、読出された前記データを前記データが本来保存されたメモリセルに再び書込む320段階を備える。
【００６５】
310段階の動作を例とすれば、図4の構造で、ビットライン対BL、/BLのそれぞれの電流がセンスアンプ回路S/AでPRAMセルPCELLi1、PCELLi2の論理値を区分するために比較される。320段階の動作を例とすれば、図4の構造で、以前に読出されたセルPCELLi1、PCELLi2に同じ読出データがデータ信号D及び反転データ信号/Dとして印加される。
【００６６】
前記データの復旧動作(320段階)は相変化セルの読出動作毎に行われうる。または一定の時間間隔毎に、例えば約1時間毎に行われる。
【００６７】
図6は、本発明の好適な実施形態に係るPRAM装置を示す回路図である。
【００６８】
図6を参照すれば、本発明の好適な実施形態に係るPRAM装置400はメモリアレイブロック410、データ回路420、読出回路430、グロ−バル入出力ラインGIO、/GIO、ローカル入出力ラインLIO、/LIO及び電流ソース440を備える。
【００６９】
データ回路420は複数のトランジスタCTR1、CTR2〜CTRm、/CTR1、/CTR2〜/CTRmを備える。トランジスタCTR1、CTR2〜CTRmはリセット電流IRESETとビットラインBL1、BL2〜BLmとを連結/遮断する。トランジスタ/CTR1、/CTR2〜/CTRmはリセット電流IRESETと反転ビットライン/BL1、/BL2〜/BLmとを連結/遮断する。
【００７０】
データ回路420は第1及び第2再書込制御トランジスタRTR1、RTR2を備える。
【００７１】
第1再書込制御トランジスタRTR1は再書込制御信号RWCTRLに応答してグロ−バル入出力ラインのうち第1グロ−バル入出力ラインGIOとトランジスタ/CTR1、/CTR2〜/CTRmのゲートとを連結/遮断する。
【００７２】
第2再書込制御トランジスタRTR2は再書込制御信号RWCTRLに応答してグロ−バル入出力ラインのうち第2グロ−バル入出力ライン/GIOとトランジスタCTR1、CTR2〜CTRmのゲートを連結/遮断する。
【００７３】
メモリアレイブロック410はワードラインWL1、WL2〜WLnとビットライン対BL1、/BL1、BL2、/BL2〜BLm、/BLmとに連結された複数のPRAMセルを備える。それぞれのPRAMセルは図4のように連結される。
【００７４】
読出回路430は複数のセンシング回路STM1、STM2〜STMmを備える。
【００７５】
センシング回路STM1、STM2〜STMmは対応するビットラインBL1、BL2〜BLmと反転ビットライン/BL1、/BL2〜/BLmに連結されてPRAMセルに保存されたデータを受信して増幅し、カラム選択信号CD1、CD2〜CDmに応答してローカル入出力ラインLIO、/LIOに前記データを伝送する。
【００７６】
センシング回路STM1、STM2〜STMm各々はセンスアンプ回路S/A1、S/A2〜S/Am、第1伝送トランジスタTTR11、TTR21〜TTRm1及び第2伝送トランジスタTTR12、TTR22〜TTRm2を備える。センスアンプ回路S/A1、S/A2〜S/Amは対応するビットラインBL1、BL2〜BLmと反転ビットライン/BL1、/BL2〜/BLmとに連結される。
【００７７】
第1伝送トランジスタTTR11、TTR21〜TTRm1は対応するカラム選択信号CD1、CD2〜CDmに応答してセンスアンプ回路S/A1、S/A2〜S/Amから出力されるビットライン情報をローカル入出力ラインのうち第2ローカル入出力ライン/LIOに伝送/遮断する。
【００７８】
第2伝送トランジスタTTR12、TTR22〜TTRm2は対応するカラム選択信号CD1、CD2〜CDmに応答してセンスアンプ回路S/A1、S/A2〜S/Amから出力される反転ビットライン/BL1、/BL2〜/BLm情報をローカル入出力ラインのうち第1ローカル入出力ラインLIOに伝送/遮断する。
【００７９】
図6に示されていないが、読出回路430は図4に示されたように複数のクランプ回路をさらに備えられる。
【００８０】
センスアンプ回路450と伝送スイッチSWTRとはローカル入出力ラインLIO、/LIOとグロ−バル入出力ラインGIO、/GIO間に直列に連結される。
【００８１】
以下、図6のPRAM装置の書込動作が説明される。ワードラインWL1〜WLnのうち選択されたワードラインのビットライン対BL1、/BL1に論理“1”が書込まれると仮定する。この場合、選択されたワードラインはハイレベルになり、データ信号D、/Dは各々ハイ及びローレベルになる。
【００８２】
これにより、トランジスタCTR1はターンオンになり、トランジスタ/CTR1はターンオフになる。トランジスタ/CTR1がターンオフになるので、セット電流パルスISET2だけが反転ビットライン/BL1を通じて選択されたワードラインのPRAMセルに印加される。セット状態は論理“0”と見なされる低い抵抗状態である。
【００８３】
逆に、トランジスタCTR1がターンオン状態なので、リセット電流パルスIRESETとセット電流パルスISET1とがビットラインBL1を通じて選択されたワードラインのPRAMセルに印加される。
【００８４】
図6には示されていないが、電流パルスISET1はリセット電流パルスIRESETによって制御され、同期される。したがって、電流パルスISET1のパルス幅及びタイミングはリセット電流パルスIRESETと同一である。
【００８５】
リセット電流パルスIRESETとセット電流パルスISET1とは合わせられてPRAMセルPCELLi1をリセット状態にする。リセット状態は高抵抗状態として論理“1”と見なされうる。
【００８６】
図7に示されたように、電流ソース440は高電流ソース701と低電流ソース702とを備える。高電流ソース701はリセット電流パルスIRESETを出力し、低電流ソース702はセットパルスISET1、ISET2を出力する。
【００８７】
リセット電流パルスIRESET、セットパルスISET1、ISET2の電流値及びパルス幅はPRAM装置が不揮発性モードで動作するか、揮発性モードで動作するかによって変わる。
【００８８】
表2はPRAMセルにカルコゲナイドを使用する場合の例を説明している。
【００８９】
【表２】
2004296076.tif 000004
【００９０】
図6の回路の読出動作は図4の回路の読出動作と同様の方式で行われる。
図8Aは、不揮発性モードでのPRAMセルの電圧-電流特性であり、図8Bは揮発性モードでのPRAMセルの電圧-電流特性である。図8は相変化セルがカルコゲナイドである場合を例として説明する。
【００９１】
図8Aを参照すれば、読出電圧が0．5Vより小さい場合にセット抵抗Rsetとリセット抵抗Rreset間の抵抗比が大きい。スレショルド電圧Vt以上でセット抵抗Rsetとリセット抵抗Rresetは同一になる(Rdyn)。
【００９２】
一方、図8Bを参照すれば、揮発性モードでのスレショルド電圧Vtレベルが不揮発性モードでのスレショルド電圧Vtレベルより小さい。また揮発性モードでセット抵抗Rsetとリセット抵抗Rreset間の抵抗比が小さい。それにも拘わらず、この抵抗比は相変らず読出動作のためのセンシングに十分であり、特に、図4の構造を有するPRAM装置でも十分である。
【００９３】
図6を参照すれば、ビットライン/BL1〜/BLmの選択されたメモリセルのデータがカラム選択信号CD1〜CDmに応答してローカル入出力ラインLIOに伝送される。また、ビットラインBL1〜BLmの選択されたメモリセルのデータがカラム選択信号CD1〜CDmに応答して反転ローカル入出力ライン/LIOに伝送される。
【００９４】
データは制御信号BASによって制御される伝送スイッチSWTRと増幅回路450とによってグロ−バル入出力ライン対GIO、/GIOに伝送される。
【００９５】
前述したように、揮発性モードの特徴はPRAMセルにデータを保有する時間が短く、特に非結晶状態で短い。したがって、図6の実施形態は揮発性モードで保存されたデータを復旧する回路を備える。
【００９６】
すなわち、再書込制御信号RECTRLにより制御される第1及び第2再書込制御トランジスタRTR1、RTR2によってグロ−バル入出力ラインは選択的にデータ信号D、/Dを伝送するデータラインに連結される。
【００９７】
この状態で、グロ−バル入出力ライン対GIO、/GIOに現れる読出データが普通のデータ書込動作についての説明と同様の方式でPRAMセルに再び書込まれる。
【００９８】
図6のPRAM装置400が不揮発性モードである場合、再書込制御信号RWCTRLはローレベルであり、したがってグロ−バル入出力ライン対GIO、/GIOはデータラインと分離される。図6のPRAM装置400が揮発性モードである場合、再書込制御信号RWCTRLはハイレベルであり、したがってグロ−バル入出力ライン対GIO、/GIOはデータラインと連結される。
【００９９】
揮発性モードにおいてかかる方式でデータは再び保存される。揮発性モードにおいて、データラインはローカル入出力ライン対(LIO、/LIO)に連結されもする。前述したように、揮発性モードでのデータ復旧動作はPRAMアレイ410に保存されたデータを読出す度に行われる。
【０１００】
データ復旧動作は一定の時間間隔で行われ、例えばその時間間隔は１時間またはそれ以上にもなりうる。
【０１０１】
前述したように図面と明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであって意味を限定したり特許請求の範囲に記載された本発明の範囲を制限したりするために使われたものではない。したがって、当業者ならばこれより多様な変形及び均等な他の実施形態が可能であるという点を理解しうる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の記載に基づいて定められるべきである。
【産業上の利用可能性】
【０１０２】
本発明は半導体メモリ装置の分野に用いられるものであって、特にPRAMセルを用いるメモリの分野に適用されうる。
【図面の簡単な説明】
【０１０３】
【図１】PRAMセルのセットとリセットとの間の状態遷移を説明する図面である。
【図２】PRAMの状態と温度との関係を示す図面である。
【図３】PRAMセルの電圧-電流特性を説明する図面である。
【図４】PRAM装置の書込動作及び読出動作を説明するための回路図である。
【図５】本発明の好適な実施形態に係るPRAMの動作方法を説明するフローチャートである。
【図６】本発明の好適な実施形態に係るPRAM装置を示す回路図である。
【図７】図6の電流ソースを説明する回路図である。
【図８Ａ】本発明の好適な実施形態に係るPRAM装置が不揮発性モードである場合と揮発性モードである場合においてPRAMセルの電圧-電流特性を説明する図面である。
【図８Ｂ】本発明の好適な実施形態に係るPRAM装置が不揮発性モードである場合と揮発性モードである場合においてPRAMセルの電圧-電流特性を説明する図面である。
【符号の説明】
【０１０４】
４００ PRAM装置
４１０ メモリアレイブロック
４２０ データ回路
４３０ 読出回路
GIO、/GIO グロ−バル入出力ライン
LIO、/LIO ローカル入出力ライン
４４０ 電流ソース
【図１】
2004296076.tif 000005
【図２】
2004296076.tif 000006
【図３】
2004296076.tif 000007
【図４】
2004296076.tif 000008
【図５】
2004296076.tif 000009
【図６】
2004296076.tif 000010
【図７】
2004296076.tif 000011
【図８Ａ】
2004296076.tif 000012
【図８Ｂ】
2004296076.tif 000013