(57)【要約】【課題】本発明は、下側チップのヒューズ開口部における耐湿性を向上させ、パッケージ信頼性の改善された積層型半導体装置を提供することを目的とする。【解決手段】本発明による積層型半導体装置は、複数の半導体チップを積層して形成され、少なくとも１つのヒューズ開口部を有する第１の半導体チップと、ヒューズ開口部を封止するように第１の半導体チップ上に貼付された少なくとも１つの接着フィルムと、接着フィルムを介して第１の半導体チップの上方に配置された第２の半導体チップとを備える。また、複数のヒューズ開口部が、複数の接着フィルムにより封止される。択一的には、複数のヒューズ開口部が、第１の半導体チップの中央部において互いに隣接して配置され、１つの接着フィルムにより封止される。【選択図】　　　　図２
2004022982.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップを積層して形成された積層型半導体装置であって、
少なくとも１つのヒューズ開口部を有する第１の半導体チップと、
ヒューズ開口部を封止するように第１の半導体チップ上に貼付された少なくとも１つの接着フィルムと、
接着フィルムを介して第１の半導体チップの上方に配置された第２の半導体チップとを備えることを特徴とする積層型半導体装置。
【請求項２】
請求項１に記載の積層型半導体装置であって、
複数のヒューズ開口部が、複数の接着フィルムにより封止されることを特徴とする積層型半導体装置。
【請求項３】
請求項１に記載の積層型半導体装置であって、
複数のヒューズ開口部が、第１の半導体チップの中央部において互いに隣接して配置され、１つの接着フィルムにより封止されることを特徴とする積層型半導体装置。
【請求項４】
請求項３に記載の積層型半導体装置であって、
接着フィルムは、第２の半導体チップの面積と同一もしくは小さい面積を有し、第１の半導体チップ上のヒューズ開口部すべてを覆うことを特徴とする積層型半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップを積層して１つのパッケージ内に収納した積層型半導体装置に関する。
【０００２】
【従来の技術】
近年の携帯電話などの情報通信機器が軽量小型化および高性能化するのに伴い、組み込まれる半導体装置に対するいっそうの小型化および高機能化が強く求められている。これに応えるために、異なるシステムを有する複数の半導体チップを組み合わせて、１つのパッケージ内に収納するパッケージ方式（ＭＣＰ：Ｍｕｌｔｉ　Ｃｈｉｐ　Ｐａｃｋａｇｅ）による半導体装置が広く用いられている。このＭＣＰ方式の中でも、リードフレームの表面および裏面に半導体チップを搭載する表裏搭載方式、および大面積の半導体チップ上に別の小面積の半導体チップを直接的に積層するチップ積層方式がある。さらに、チップ積層方式の積層型半導体装置にも、リードフレームを有する積層型半導体装置（リードフレーム型）と、表面実装可能なバンプメタルを含む基板を有する積層型半導体装置（基板型）とがある。
【０００３】
ここで図８ないし図１０を参照しながら、一例として、従来式のチップ積層方式の積層型半導体装置（基板型）について説明する。この積層型半導体装置１０１は、概略、ガラスエポキシ樹脂などで構成された配線基板１１０、この配線基板１１０上に下側ダイボンドフィルム１１２を介して接着された、より大きい面積を有する半導体チップ１２０（単に、「下側チップ」ともいう。）、および下側チップ１２０上に同様の材料からなる上側ダイボンドフィルム１２２を介して接着された、より小さい面積を有する半導体チップ１３０（単に、「上側チップ」ともいう。）を備えている。
【０００４】
下側チップ１２０および上側チップ１３０は、通常、異なるシステムを有し、例えば、ＳＲＡＭ、擬似ＳＲＡＭ、ＤＲＡＭ、またはフラッシュメモリチップなどであり、エンドユーザのニーズに合わせて、これらの半導体チップを任意に組み合わせて、パッケージ化された１つの積層型半導体装置１０１が設計される。
【０００５】
配線基板１１０、下側チップ１２０、および上側チップ１３０は、その上面において、ワイヤボンディング可能な複数の電極パッド１１４，１２４，１３４を有し、下側チップ１２０および上側チップ１３０は、金線ワイヤ１１５を介して配線基板１１０と接続されている。また、この積層型半導体装置１０１を周辺装置（図示せず）に表面実装することができるように、配線基板１１０の下面において、複数のバンプメタル１１６が設けられている。さらに、配線基板１１０の上方において、トランスファモールド樹脂が下側チップ１２０および上側チップ１３０全体を包囲して、これらチップ１２０，１３０を保護している。（図９では、分かりやすくするために、モールド樹脂１４０のハッチングを省略した。）
【０００６】
上述したＳＲＡＭ、擬似ＳＲＡＭ、ＤＲＡＭ、またはフラッシュメモリなどの半導体メモリチップは、一般に、形成されたメモリ回路の上方にパッシベーション層１２５，１３５を一面に有し、チップ周辺部の所定の領域においてパッシベーション層が取り除かれたヒューズ開口部１２６，１３６を有する。モールド樹脂１４０を省略した図８において、下側チップ１２０は、破線で示す領域においてヒューズ開口部１２６を有し、上側チップ１２０は、実線で示す領域においてヒューズ開口部１３６を有する。また、各ヒューズ開口部１２６，１３６の底面には、複数のヒューズライン（図示せず）が形成されている。そして、ヒューズ開口部１２６，１３６を通じて、所定のヒューズラインにレーザ光を照射して、切断することにより、製造時の欠陥などで正常に動作しないメモリ回路を冗長回路に置き換えたり、基準電圧に対する電位のばらつきを抑制するように電位のチューニングを行う。こうして、上側および下側チップ１２０，１３０の製造歩留まりを向上させる。
【０００７】
上述のように、モールド樹脂１４０が上側チップ１３０および下側チップ１２０の全体を包むように成型されているので、図１０の拡大図で示すように、上側チップ１３０のヒューズ開口部１３６ａには、モールド樹脂１４０が隙間なく入り込み、パッシベーション層１３５が形成されないヒューズラインおよびその近傍の回路素子を保護する。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述のように、上側チップ１３０と下側チップ１２０の組み合わせは、最終的な所望する積層型半導体装置の仕様に応じて決定され、下側チップ１２０に対する上側チップ１３０の配置位置、および上側ダイボンドフィルム１２２に対する下側チップ１２０のヒューズ開口部１２６の配置位置などは、上側チップ１３０と下側チップ１２０の組み合わせに依存する。このとき、図９および図１０に示すように、上側ダイボンドフィルム１２２が下側チップ１２０のヒューズ開口部１２６の一部の領域だけをカバーするように配置された場合、モールド樹脂１４０が下側チップ１２０のヒューズ開口部１２６に完全に充填されず、密閉された間隙部１５０が生じることがある。こうした間隙部１５０に封入された空気、とりわけ水分は、ＨＡＳＴ試験を含む温度サイクル試験およびリフロー半田実装時において、膨張・収縮を繰り返し、パッシベーション層１３５が形成されないヒューズラインおよびその近傍の回路素子に多大なダメージを与え、耐湿性などのパッケージ信頼性が著しく損なわれる。
【０００９】
そこで本発明は、こうした問題を解消するためになされたもので、下側チップのヒューズ開口部内に水分が入り込まないように、下側チップのヒューズ開口部の上方には必ずダイボンドフィルムを配置することにより、下側チップのヒューズ開口部における耐湿性を向上させ、パッケージ信頼性の改善された積層型半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この目的を達成するために、請求項１に記載の本発明は、複数の半導体チップを積層して形成された積層型半導体装置であって、少なくとも１つのヒューズ開口部を有する第１の半導体チップと、ヒューズ開口部を封止するように第１の半導体チップ上に貼付された少なくとも１つの接着フィルムと、接着フィルムを介して第１の半導体チップの上方に配置された第２の半導体チップとを備える。これにより、第１の半導体チップのヒューズ開口部は、接着フィルムにより確実に封止され、モールド樹脂がヒューズ開口部内に侵入することを防止し、モールド成型時、ヒューズ開口部内への湿気の侵入を阻止し、ヒューズ開口部の耐湿性を実質的に改善することができる。
【００１１】
請求項２に記載の本発明によれば、複数のヒューズ開口部が、複数の接着フィルムにより封止される。これにより、一般にチップ周辺部に配置されたヒューズ開口部の配置位置に合わせて、複数の接着フィルムを用いて複数のヒューズ開口部を封止することができる。
【００１２】
請求項３に記載の本発明によれば、複数のヒューズ開口部が、第１の半導体チップの中央部において互いに隣接して配置され、１つの接着フィルムにより封止される。こうして、１つの接着フィルムを用いて、複数のヒューズ開口部を確実に、かつ容易に封止することができる。また、複数のヒューズ開口部を封止するために、より面積の小さい１つの接着フィルムを用いることができ、接着フィルムのコストを低減できる。
【００１３】
請求項４に記載の本発明によれば、接着フィルムは、第２の半導体チップの面積と同一もしくは小さい面積を有し、第１の半導体チップ上のヒューズ開口部すべてを覆う。したがって、上述した先行技術のように、ヒューズ開口部の一部領域だけがカバーされて、密閉された間隙部が生じることを防ぐことができる。
【００１４】
【発明の実施の形態】
以下、添付図面を参照して本発明に係る積層型半導体装置の実施の形態を説明する。各実施の形態の説明において、理解を容易にするために方向を表す用語（例えば、「上側」、「下側」、「右側」、「左側」、「ｘ方向」、および「ｙ方向」など）を適宜用いるが、これは説明のためのものであって、これらの用語は本発明を限定するものでない。
【００１５】
実施の形態１．
図１および図２を参照しながら、本発明の第１の実施の形態によるチップ積層方式の積層型半導体装置（基板型）について説明する。この積層型半導体装置１は、概略、ガラスエポキシ樹脂などで構成された配線基板１０、この配線基板１０上に下側ダイボンドフィルム１２を介して接着された、より大きい面積を有する半導体チップ２０（単に、「下側チップ」ともいう。）、および下側チップ２０上に同様の材料からなる２本の上側ダイボンドフィルム２２ａ，２２ｂを介して接着された、より小さい面積を有する半導体チップ３０（単に、「上側チップ」ともいう。）を備えている。
【００１６】
下側チップ２０および上側チップ３０は、例えば、ＳＲＡＭ、擬似ＳＲＡＭ、ＤＲＡＭ、またはフラッシュメモリチップなどであり、その組み合わせは、エンドユーザの所望する仕様・機能に依存する。こうして任意に組み合わされたメモリチップを積層し、パッケージ化して１つの積層型半導体装置１が構成される。
【００１７】
配線基板１０、下側チップ２０、および上側チップ３０は、その上面において、ワイヤボンディング可能な複数の電極パッド１４，２４，３４を有し、下側チップ２０および上側チップ３０は、金線ワイヤ１５を介して配線基板１０と接続されている（図１においては金線ワイヤ１５を省略している）。また、この積層型半導体装置１を周辺装置（図示せず）に表面実装することができるように、配線基板１０の下面において、複数のバンプメタル１６が設けられている。さらに、配線基板１０の上方において、トランスファモールド樹脂４０が下側チップ２０および上側チップ３０全体を包囲するように成型され、これらチップ２０，３０を保護している。（分かりやすくするために、図１においてはモールド樹脂４０を省略し、図２においてはそのハッチングを省略した。）なお、モールド樹脂４０が２本の上側ダイボンドフィルム２２ａ，２２ｂの間にも隙間なく充填されやすくするために、上側ダイボンドフィルム２２ａ，２２ｂの膜厚を、下側ダイボンドフィルム１２よりも厚くすることが好ましい。
【００１８】
この実施の形態１において、上側チップ２０および上側チップ３０は、形成されたメモリ回路（図示せず）の上方にパッシベーション層２５，３５を一面に有し、それぞれ図１の破線および実線で示すように、チップ周辺部の所定の領域においてパッシベーション層２５，３５をエッチングして形成されたヒューズ開口部２６，３６を有する。また、ヒューズ開口部２６，３６の底面には、複数のヒューズライン（図示せず）が形成されている。そして、ヒューズ開口部２６，３６を通じて、レーザトリミングすることにより、製造時の欠陥などで正常に動作しないメモリ回路を冗長回路に置き換えたり、基準電圧に対する電位のばらつきを抑制するように電位のチューニングを行う。こうして、上側および下側チップ２０，３０の製造歩留まりを向上させる。
【００１９】
この実施の形態１の積層型半導体装置１において、２本のダイボンドフィルム２２ａ，２２ｂのそれぞれは、下側チップ２０の２つのヒューズ開口部２６ａ，２６ｂを完全に封止するように、下側チップ２０上に貼付される。換言すると、下側チップ２０のヒューズ開口部２６ａ，２６ｂの上方には、これを蓋するように配置されたダイボンドフィルム２２ａ，２２ｂが必ず存在する。したがって、モールド樹脂４０が上側チップ３０および下側チップ２０の周囲全体にモールドされるとき、下側チップ２０のヒューズ開口部２６ａ，２６ｂ内へのモールド樹脂の侵入が防止され、モールド成型時、湿気がヒューズ開口部２６ａ，２６ｂ内に侵入することはない。このように、実施の形態１によれば、下側チップ２０のヒューズ開口部２６ａ，２６ｂを封止するように、複数のダイボンドフィルム２２ａ，２２ｂがヒューズ開口部２６ａ，２６ｂの配置位置に合わせて貼付されるので、ヒューズ開口部２６ａ，２６ｂにおける耐湿性を改善することができ、積層型半導体装置１の信頼性を向上させることができる。
【００２０】
実施の形態２．
図３ないし図７を参照しながら、本発明の第２の実施の形態によるチップ積層方式の積層型半導体装置について説明する。実施の形態２による積層型半導体装置１は、１本のダイボンドフィルムを用いる点、および下側チップの複数のヒューズ開口部を中央部において互いに隣接して配置する点を除いて、第１の実施の形態による積層型半導体装置１と同様の構成を有するので、重複する内容については説明を省略する。
【００２１】
実施の形態２による積層型半導体装置１において、図３から明らかなように、下側チップ２０のヒューズ開口部２７ａないし２７ｄ（破線で示す）は、ｘ方向およびｙ方向においてそれぞれ２つずつ互いに隣接するように設けられている。しかも、これらのヒューズ開口部２７ａないし２７ｄは、下側チップ２０の中央部（中央領域）に集中して配置されている。このように、複数のヒューズ開口部２７ａないし２７ｄが互いに隣接して中央部に配置されていると、１本のダイボンドフィルム２３を用いて、複数のヒューズ開口部２７ａないし２７ｄを確実に、かつ容易に封止することができる。すなわち、上述した先行技術のように、ヒューズ開口部の一部領域だけがカバーされて、密閉された間隙部が生じることを防ぐことができる。
【００２２】
換言すると、複数のヒューズ開口部２７ａないし２７ｄが互いに隣接して中央部に配置されている場合、面積のより小さい１本のダイボンドフィルムを用いて、複数のヒューズ開口部２７ａないし２７ｄを容易に封止することができる。複数のヒューズ開口部２７ａないし２７ｄが１本のダイボンドフィルムで封止されるとき、図５に示すヒューズ開口部２７ａのｘ方向における最左端２８Ｌから、その右側に隣接して配置された別のヒューズ開口部２７ｃのｘ方向における最右端２８Ｒまでの距離（ｄｘ）は、ｘ方向におけるダイボンドフィルム２３自体の長さ（Ｌｘ）よりも短い。同様に、１本のダイボンドフィルム２３を用いて、複数のヒューズ開口部２７ａないし２７ｄを封止するためには、ｙ方向において、隣接するヒューズ開口部２７ａおよび２７ｂの互いに最も離れた端部の間の距離（ｄｙ）が、接着フィルムのｙ方向の長さ（Ｌｙ）より短いことが必要である。すなわち、この実施の形態２による積層型半導体装置１によれば、複数のヒューズ開口部２７ａないし２７ｄが互いに隣接して中央部に配置され、ｘ方向およびｙ方向などの任意の方向において、隣接するヒューズ開口部の互いに最も離れた端部の間の距離が、接着フィルム２３の長さより短い（ｄｘ＜Ｌｘ，ｄｙ＜Ｌｙ）。
【００２３】
さらに好適には、上述の端部間距離ｄｘ，ｄｙが、ダイボンドフィルム２３の半分の長さＬｘ，Ｌｙよりも小さくなるように（すなわち、ｄｘ＜１／２×Ｌｘ，ｄｙ＜１／２×Ｌｙ）、ヒューズ開口部を中央部に集中配置する（互いに隣接させて構成する）。
【００２４】
図３ないし図５に示す積層型半導体装置１は、そのヒューズ開口部２６ａないし２６ｄがｘ方向に長辺、ｙ方向に短辺を有する一方、図６および図７に示す積層型半導体装置１は、そのヒューズ開口部２６ａないし２６ｄがｘ方向に短辺、ｙ方向に長辺を有する以外は同様の積層型半導体装置である。図６に示す積層型半導体装置１においても同様に、任意の方向において、下側チップ２０の隣接するヒューズ開口部２６の互いに最も離れた端部の間の距離が、ダイボンドフィルム２３の長さより短い。
【００２５】
こうして、各ヒューズ開口部２６ａないし２６ｄは、下側ダイボンドフィルム２３により確実に封止され、ヒューズ開口部２６ａないし２６ｄにおける耐湿性を改善し、積層型半導体装置１のパッケージ信頼性を向上させることができる。
【００２６】
なお、本発明について、表面実装可能なバンプメタルを含む基板を有する積層型半導体装置（基板型）を参照しながら、これまで説明してきたが、当業者ならば容易に理解されるように、本発明は、リードフレームを有する積層型半導体装置（リードフレーム型）などにも同様に適用することができる。
【００２７】
【発明の効果】
【課題を解決するための手段】
請求項１に記載の本発明によれば、第１の半導体チップのヒューズ開口部は、接着フィルムにより確実に封止され、モールド樹脂がヒューズ開口部内に侵入することを防止し、モールド成型時、ヒューズ開口部内への湿気の侵入を阻止し、ヒューズ開口部の耐湿性を実質的に改善することができる。
【００２８】
請求項２に記載の本発明によれば、一般にチップ周辺部に配置されたヒューズ開口部の配置位置に合わせて、複数の接着フィルムを用いて複数のヒューズ開口部を封止して、ヒューズ開口部の耐湿性を実質的に改善することができる。
【００２９】
請求項３に記載の本発明によれば、１つの接着フィルムを用いて、複数のヒューズ開口部を確実に、かつ容易に封止して、ヒューズ開口部の耐湿性を実質的に改善することができる。また、複数のヒューズ開口部を封止するために、より面積の小さい１つの接着フィルムを用いることができ、接着フィルムのコストを低減できる。
【００３０】
請求項４に記載の本発明によれば、上述した先行技術のように、ヒューズ開口部の一部領域だけがカバーされて、密閉された間隙部が生じることを防ぐことができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態１による集積型半導体装置の平面図であって、モールド樹脂を省略している。
【図２】図２は、図１のＩＩ−ＩＩ線からみた集積型半導体装置の断面図である。
【図３】図３は、本発明の実施の形態２による集積型半導体装置の平面図であって、モールド樹脂を省略している。
【図４】図４は、図３のＩＶ−ＩＶ線からみた集積型半導体装置の断面図である。
【図５】図５は、図３に示す下側チップとボンディングフィルムの配置関係を示す平面図である。
【図６】図６は、図３の集積型半導体装置の変形例を示す平面図であって、モールド樹脂を省略している。
【図７】図７は、図６のＶＩＩ−ＶＩＩ線からみた集積型半導体装置の断面図である。
【図８】図８は、従来式の集積型半導体装置の平面図であって、モールド樹脂を省略している。
【図９】図９は、図８のＩＸ−ＩＸ線からみた集積型半導体装置の断面図である。
【図１０】図１０は、従来式の集積型半導体装置の間隙部を示す拡大図である。
【符号の説明】
１…積層型半導体装置、１０…配線基板、１２…下側ダイボンドフィルム、１４，２４，３４…電極パッド、１５…金線ワイヤ、１６…バンプメタル、２０…下側チップ、２２ａ，２２ｂ，２３…上側ダイボンドフィルム、３０…上側チップ、４０…モールド樹脂、２５，３５…パッシベーション層、２６，２７，３６…ヒューズ開口部。
【図１】
2004022982.tif 000003
【図２】
2004022982.tif 000004
【図３】
2004022982.tif 000005
【図４】
2004022982.tif 000006
【図５】
2004022982.tif 000007
【図６】
2004022982.tif 000008
【図７】
2004022982.tif 000009
【図８】
2004022982.tif 000010
【図９】
2004022982.tif 000011
【図１０】
2004022982.tif 000012