(57)【要約】【課題】データ取り込み時にシリアルデータとチャンネルクロック信号の位相差を最適に制御し、データを安定して取り込むことができるライトストラテジ回路を得る。【解決手段】位相制御部１２は、分周器２２の出力信号Ｓ１をストラテジクロック信号ＳＣＬＫに同期させてそれぞれ位相を変えた複数のクロック信号を生成し、データ取り込み部１３で取り込まれたシリアルデータＳＤ１が所定のデータ長になるように、各クロック信号のいずれか１つをデータ取り込み用チャンネルクロック信号ＣＨＣＬＫ１とし、該データ取り込み用チャンネルクロック信号ＣＨＣＬＫ１に同期してシリアルデータＳＤの取り込みを行うようにした。【選択図】  図２
2004296023.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクへの書き込み用データを取り込み、入力された所定のチャンネルクロック信号を基に該データのパターンに応じて所定のライトストラテジ補正を行い出力する、光ディスク記録装置におけるライトストラテジ回路において、
前記チャンネルクロック信号の周波数を逓倍してストラテジクロック信号を生成し出力するストラテジクロック生成部と、
該ストラテジクロック信号に同期させて前記チャンネルクロック信号の位相を制御し、取り込み用チャンネルクロック信号として出力する位相制御部と、
該位相制御部から出力された取り込み用チャンネルクロック信号に同期して、入力された前記書き込み用データの取り込みを行うデータ取り込み部と、
該データ取り込み部で取り込んだデータに対して、前記ストラテジクロック信号を用いて所定のストラテジ補正を行って出力するストラテジ補正部と、
前記データ取り込み部に取り込まれたデータの長さが、所定値であるか否かを判定し、該判定結果を出力する位相判定部と、
を備え、
前記位相制御部は、前記位相判定部の判定結果に応じて前記チャンネルクロック信号の位相を変えて取り込み用チャンネルクロック信号として出力することを特徴とするライトストラテジ回路。
【請求項２】
前記位相制御部は、前記ストラテジクロック信号の周期に応じて前記チャンネルクロック信号の位相を変えた複数のクロック信号を生成し、前記位相判定部の判定結果に応じて該各クロック信号の１つを排他的に選択して前記取り込み用チャンネルクロック信号として出力することを特徴とする請求項１記載のライトストラテジ回路。
【請求項３】
前記ストラテジクロック生成部は、
入力されたチャンネルクロック信号から前記ストラテジクロック信号を生成して出力するＰＬＬ回路と、
該ＰＬＬ回路から出力されたストラテジクロック信号を分周して出力する分周器と、
を備え、
前記ＰＬＬ回路は、該分周器からの出力信号が前記チャンネルクロック信号と同じ周波数になるように前記ストラテジクロック信号を生成し出力することを特徴とする請求項１又は２記載のライトストラテジ回路。
【請求項４】
前記位相制御部は、前記位相判定部の判定結果に応じて前記分周器の出力信号の位相を変えて取り込み用チャンネルクロック信号として出力することを特徴とする請求項３記載のライトストラテジ回路。
【請求項５】
前記位相判定部の判定結果を記憶する記憶部を備え、前記位相判定部は、判定結果を該記憶部に記憶させると共に、前記位相制御部は、該記憶部に記憶された判定結果に応じて前記チャンネルクロック信号の位相を変えて取り込み用チャンネルクロック信号として出力することを特徴とする請求項１、２、３又は４記載のライトストラテジ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光ディスク記録装置に記録するためのシリアルデータに対してライトストラテジ補正を行う、光ディスク記録装置のライトストラテジ回路に関する。
【０００２】
【従来の技術】
ＣＤ−Ｒ／ＲＷやＤＶＤ±ＲＷ／Ｒといった光ディスクの記録装置においては、記録するデータとしてＣＤエンコーダ又はＤＶＤエンコーダにより生成されたシリアルデータをＬＤドライバによりレーザ発光させて光ディスク上に記録を行っている。光ディスクの記録面にはレーザの照射によりチャンネルクロック信号単位の長さのピット又はマークが形成され、照射されていない部分との反射率の違いを利用することにより光ディスクからのデータの読み出しが可能となる。
【０００３】
チャンネルクロック信号は記録速度により変化し、ＣＤ標準速の場合には４．３２ＭＨｚであり、ＤＶＤ標準速の場合には２６．１６ＭＨｚとなる。また、ピット又はマークは、光ディスク上にあらかじめ用意されている溝に沿って内周部から外周部へ向かって渦巻き状に形成される。ピット又はマークの長さは、チャンネルクロック信号の単位周期をＴとすると、ＣＤの場合は３Ｔから１１Ｔ、ＤＶＤの場合は３Ｔから１１Ｔ又は１４Ｔのいずれかになる。
【０００４】
ＣＤエンコーダ又はＤＶＤエンコーダにより生成されたシリアルデータは、チャンネルクロック信号単位で変化するＮＲＺ信号であるが、これをそのままレーザ発光させて光ディスクに照射した場合、光ディスク上に形成されるピットは熱伝導等の影響を受けて歪んだり、長さが変化したりして不均一な形になり、光ディスクからデータを読み出した際に記録時のデータと一致しなくなる。
【０００５】
このため、通常はシリアルデータであるＮＲＺ信号に対して補正を行ない、補正後の信号に応じてレーザ発光させている。この補正をライトストラテジと呼び、記録状況に応じて最適なライトストラテジを行うことにより、光ディスクへの記録品質の向上を図ることができる。各光ディスク記録におけるライトストラテジについてはそれぞれ規格化されており、光ディスク記録装置及び光ディスクメディア等のメーカーはその規格に準拠して製品開発を実施している。
【０００６】
【発明が解決しようとする課題】
ライトストラテジによる補正は、従来、ＣＤ又はＤＶＤエンコーダにて処理されていたが、記録速度が高速になるにつれて半導体レーザの駆動を行うＬＤドライバの近辺で処理することが望ましくなっている。この理由として、ＣＤ又はＤＶＤエンコーダとＬＤドライバ間の基板配線長による信号のなまりが高速記録時にデータ品質に影響を与えるようになったためである。このことから、ＣＤ又はＤＶＤエンコーダよりシリアルデータとチャンネルクロック信号を、ライトストラテジ補正を行うライトストラテジ回路にそれぞれ供給し、該ライトストラテジ回路は、供給されたチャンネルクロック信号によってシリアルデータを取り込み、該データのパルス長を計測して、パルス波形のパターンに応じたストラテジ補正を行う。
【０００７】
供給されるチャンネルクロック信号とシリアルデータとはタイミング的に保証された位相関係にありデータの安定した取り込みが可能になっている。しかし、光ディスクへの記録速度が高速になり、チャンネルクロック信号の周期が短くなってくると、もともと存在していたＣＤ又はＤＶＤエンコーダの出力遅延差や基板配線長の差による両者の遅延差が影響を与えるようになり、チャンネルクロック信号によりシリアルデータを取り込む際にチャンネルクロック信号のエッジとシリアルデータのエッジがちょうどデータを取り込めるかどうかという関係になり、データの取り込みが不安定な状態になる。
【０００８】
例えば、図５は、ライトストラテジ回路におけるシリアルデータの取り込みの従来例を示したタイミングチャートである。なお、図５において、（ａ）は外部から入力されたシリアルデータを示し、（ｂ）はチャンネルクロック信号を、（ｃ）はデータ取り込み後のシリアルデータをそれぞれ示している。図５で示すように、チャンネルクロック信号の立ち上がりのエッジとシリアルデータの立ち上がりのエッジ、及びチャンネルクロック信号の立ち上がりのエッジとシリアルデータの立ち下がりのエッジが重なっている場合、ライトストラテジ回路によって取り込まれたデータは、入力されたシリアルデータがチャンネルクロック信号の４周期分のデータ長であるのに対して、チャンネルクロック信号の３周期から５周期分のデータ長になる。
【０００９】
本発明は、上記のような問題を解決するためになされたものであり、シリアルデータを取り込む際に供給されるチャンネルクロック信号と同じ周波数のクロック信号を生成し、かつ該生成したクロック信号の位相を制御可能にすることにより、データ取り込み時にシリアルデータとチャンネルクロック信号の位相差を最適に制御し、データを安定して取り込むことができるライトストラテジ回路を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係るライトストラテジ回路は、光ディスクへの書き込み用データを取り込み、入力された所定のチャンネルクロック信号を基に該データのパターンに応じて所定のライトストラテジ補正を行い出力する、光ディスク記録装置におけるライトストラテジ回路において、
前記チャンネルクロック信号の周波数を逓倍してストラテジクロック信号を生成し出力するストラテジクロック生成部と、
該ストラテジクロック信号に同期させて前記チャンネルクロック信号の位相を制御し、取り込み用チャンネルクロック信号として出力する位相制御部と、
該位相制御部から出力された取り込み用チャンネルクロック信号に同期して、入力された前記書き込み用データの取り込みを行うデータ取り込み部と、
該データ取り込み部で取り込んだデータに対して、前記ストラテジクロック信号を用いて所定のストラテジ補正を行って出力するストラテジ補正部と、
前記データ取り込み部に取り込まれたデータの長さが、所定値であるか否かを判定し、該判定結果を出力する位相判定部と、
を備え、
前記位相制御部は、前記位相判定部の判定結果に応じて前記チャンネルクロック信号の位相を変えて取り込み用チャンネルクロック信号として出力するものである。
【００１１】
具体的には、前記位相制御部は、前記ストラテジクロック信号の周期に応じて前記チャンネルクロック信号の位相を変えた複数のクロック信号を生成し、前記位相判定部の判定結果に応じて該各クロック信号の１つを排他的に選択して前記取り込み用チャンネルクロック信号として出力するようにした。
【００１２】
また、前記ストラテジクロック生成部は、
入力されたチャンネルクロック信号から前記ストラテジクロック信号を生成して出力するＰＬＬ回路と、
該ＰＬＬ回路から出力されたストラテジクロック信号を分周して出力する分周器と、
を備え、
前記ＰＬＬ回路は、該分周器からの出力信号が前記チャンネルクロック信号と同じ周波数になるように前記ストラテジクロック信号を生成し出力するようにしてもよい。
【００１３】
また、具体的には、前記位相制御部は、前記位相判定部の判定結果に応じて前記分周器の出力信号の位相を変えて取り込み用チャンネルクロック信号として出力するようにした。
【００１４】
一方、前記位相判定部の判定結果を記憶する記憶部を備え、前記位相判定部は、判定結果を該記憶部に記憶させると共に、前記位相制御部は、該記憶部に記憶された判定結果に応じて前記チャンネルクロック信号の位相を変えて取り込み用チャンネルクロック信号として出力するようにしてもよい。
【００１５】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるライトストラテジ回路が使用される光ディスク記録装置の例を示したブロック図である。
図１の光ディスク記録装置１において、ＣＤ／ＤＶＤエンコーダ２は、パーソナルコンピュータ等のホスト装置１０から光ディスクへ書き込むためのデータＷＤが入力されると共に所定のクロック信号ＸＣＬＫが入力され、ＣＤ／ＤＶＤエンコーダ２からシリアルデータＳＤとチャンネルクロック信号ＣＨＣＬＫがライトストラテジ回路３に供給される。
【００１６】
ライトストラテジ回路３は、入力されたシリアルデータＳＤを取り込みそのデータパターンに応じてチャンネルクロック信号ＣＨＣＬＫを基にして所定のライトストラテジ補正を行い、レーザダイオード５の駆動を行うＬＤドライバ４へ出力する。ＬＤドライバ４は、レーザダイオード５に対して、レーザパワーを制御してレーザ光を光ディスク６へ照射させる。なお、ＣＰＵ７は、位相制御やストラテジ設定等の各種設定をライトストラテジ回路３に行い、ライトストラテジ回路３は、１つの半導体チップに形成されている。
【００１７】
図２は、図１のライトストラテジ回路３の内部構成例を示したブロック図である。
図２において、ライトストラテジ回路３は、入力されたチャンネルクロック信号ＣＨＣＬＫの周波数をＮ（Ｎは、Ｎ＞０の整数）倍にしてストラテジクロック信号ＳＣＬＫを生成し出力するストラテジクロック生成部１１と、位相制御部１２と、データ取り込み部１３と、ストラテジ補正部１４と、位相判定部１５と、レジスタ１６とで構成されている。また、ストラテジクロック生成部１１は、チャンネルクロック信号ＣＨＣＬＫからストラテジクロック信号ＳＣＬＫを生成して出力するＰＬＬ回路２１と、ストラテジクロック信号ＳＣＬＫを１／Ｎに分周してＰＬＬ回路２１に出力する分周器２２とで構成されている。なお、レジスタ１６は記憶部をなす。
【００１８】
ＰＬＬ回路２１の一方の入力端にはチャンネルクロック信号ＣＨＣＬＫが入力され、ＰＬＬ回路２１の他方の入力端には分周器２２の出力信号Ｓ１が入力されている。また、ＰＬＬ回路２１の出力信号であるストラテジクロック信号ＳＣＬＫは、位相制御部１２、ストラテジ補正部１４及び分周器２２にそれぞれ出力され、分周器２２の出力信号Ｓ１は、位相制御部１２へも出力されている。位相制御部１２は、分周器２２の出力信号Ｓ１からストラテジクロック信号ＳＣＬＫを用いて生成した取り込み用チャンネルクロック信号ＣＨＣＬＫ１を生成してデータ取り込み部１３に出力する。
【００１９】
また、データ取り込み部１３は、入力された取り込み用チャンネルクロック信号ＣＨＣＬＫ１に同期して、入力されたシリアルデータＳＤの取り込みを行う。ストラテジ補正部１４は、入力されたストラテジクロック信号ＳＣＬＫを用いて、データ取り込み部１３に取り込まれたシリアルデータＳＤ１に対して所定のストラテジ補正を行ってＬＤドライバ４に出力する。位相判定部１５は、データ取り込み部１３が取り込んだシリアルデータＳＤ１のデータ長が所定値であるか否かを判定し、該判定結果をレジスタ１６に書き込む。位相制御部１２は、レジスタ１６に書き込まれた判定結果に応じて分周器２２からの出力信号Ｓ１の位相を変えてデータ取り込み用チャンネルクロック信号ＣＨＣＬＫ１として出力する。
【００２０】
このような構成において、位相制御部１２は、ストラテジクロック信号ＳＣＬＫに同期させて分周器２２からの出力信号Ｓ１の位相を制御し、取り込み用チャンネルクロック信号ＣＨＣＬＫ１としてデータ取り込み部１３に出力する。データ取り込み部１３は、入力された取り込み用チャンネルクロック信号ＣＨＣＬＫ１に同期して、入力されたシリアルデータＳＤの取り込みを行い、ストラテジ補正部１４は、データ取り込み部１３で取り込まれたシリアルデータＳＤ１に対して、ストラテジクロック信号ＳＣＬＫを用いて所定のストラテジ補正を行いＬＤドライバ４に出力する。
【００２１】
一方、位相判定部１５は、データ取り込み部１３に取り込まれたシリアルデータＳＤ１のデータ長が、所定の長さであるか否かを検出し、該検出結果をレジスタ１６に書き込む。チャンネルクロック信号ＣＨＣＬＫの１周期をＴとすると、位相判定部１５は、データ取り込み部１３に取り込まれたシリアルデータＳＤ１のデータ長が例えば４Ｔであるか否かを検出し、４Ｔである場合は「１」を、４Ｔでない場合は「０」をレジスタ１６に書き込む。位相制御部１２は、ストラテジクロック信号ＳＣＬＫの周期に応じて分周器２２の出力信号Ｓ１の位相をずらした複数のクロック信号を生成する。
【００２２】
例えば、図３で示すように、ストラテジクロック信号ＳＣＬＫがチャンネルクロック信号ＣＨＣＬＫを１／８分周した信号であり、ストラテジクロック信号ＳＣＬＫの１周期をＴｓとする。位相制御部１２は、実質的にはチャンネルクロック信号ＣＨＣＬＫと同じである分周器２２の出力信号Ｓ１の立ち上がり後、ストラテジクロック信号ＳＣＬＫが最初に立ち上がったときに立ち上がる、出力信号Ｓ１と同じ周期のクロック信号ＣＬＫ０、クロック信号ＣＬＫ０の位相をＴｓだけ遅らせたクロック信号ＣＬＫ１、クロック信号ＣＬＫ０の位相を２Ｔｓだけ遅らせたクロック信号ＣＬＫ２、及びクロック信号ＣＬＫ０の位相を３Ｔｓだけ遅らせたクロック信号ＣＬＫ３をそれぞれ生成する。
【００２３】
更に、位相制御部１２は、クロック信号ＣＬＫ０の位相を４Ｔｓだけ遅らせたクロック信号ＣＬＫ４、クロック信号ＣＬＫ０の位相を５Ｔｓだけ遅らせたクロック信号ＣＬＫ５、クロック信号ＣＬＫ０の位相を６Ｔｓだけ遅らせたクロック信号ＣＬＫ６、及びクロック信号ＣＬＫ０の位相を７Ｔｓだけ遅らせたクロック信号ＣＬＫ７をそれぞれ生成する。
【００２４】
位相制御部１２による出力信号Ｓ１の位相の遅延は、ストラテジクロック信号ＳＣＬＫを基に動作するシフトレジスタを用いることにより実現することができる。該シフトレジスタの各段の出力から１つを選択することによりストラテジクロック信号ＳＣＬＫの１周期単位での制御が可能となる。例えば、位相制御部１２は、Ｎ＝２の場合、取り込み用チャンネルクロック信号ＣＨＣＬＫ１を半位相単位でずらすことができ、Ｎ＝４の場合は、取り込み用チャンネルクロック信号ＣＨＣＬＫ１を１／４位相単位でずらすことができる。
【００２５】
また、シフトレジスタの各段の出力から１つを選択する場合、Ｎ＝２の場合は１ビット、Ｎ＝４の場合は２ビット、Ｎ＝８の場合は３ビットのデータをレジスタ１６に用意することにより実現することができる。位相判定部１５でシリアルデータＳＤ１のデータ長が所定値でないと判定された場合、ホスト装置１０側からレジスタ１６の設定を変更することにより取り込み用チャンネルクロック信号ＣＨＣＬＫ１の位相を変更することができる。
【００２６】
位相制御部１２は、最初にクロック信号ＣＬＫ０を取り込み用チャンネルクロック信号ＣＨＣＬＫ１としてデータ取り込み部１３に出力するようにあらかじめ設定されている。位相制御部１２は、レジスタ１６に書き込まれている判定結果を読み出し、データ取り込み部１３が取り込んだシリアルデータＳＤ１のデータ長が所定値である場合は、クロック信号ＣＬＫ０を取り込み用チャンネルクロック信号ＣＨＣＬＫ１として出力する。
【００２７】
また、位相制御部１２は、データ取り込み部１３が取り込んだシリアルデータＳＤ１のデータ長が所定値でない場合は、クロック信号ＣＬＫ１を取り込み用チャンネルクロック信号ＣＨＣＬＫ１として出力する。このように、位相制御部１２は、レジスタ１６に書き込まれた判定結果が、シリアルデータＳＤ１のデータ長が所定値であること示すまでクロック信号ＣＬＫ０からＣＬＫ７まで順に切り替えて取り込み用チャンネルクロック信号ＣＨＣＬＫ１としてデータ取り込み部１３に出力する。このことから、図４で示すように、シリアルデータＳＤのデータの始まりが、取り込み用チャンネルクロック信号ＣＨＣＬＫ１の立ち上がりに重なることなく、取り込み後のシリアルデータＳＤ１を安定して得ることができる。
【００２８】
なお、レジスタ１６にエラーフラグビットを用意しておき、レジスタ１６をリードすることによって判定結果をホスト装置１０に伝えるようにしてもよい。また、レジスタ１６に出力端子を設けることにより、該出力端子から出力信号としてホスト装置に伝えることもできる。また、ＰＬＬ回路２１の基準クロック信号としてはチャンネルクロック信号ＣＨＣＬＫを分周して得られたクロック信号でも取り込み用チャンネルクロック信号ＣＨＣＬＫ１及びストラテジクロック信号ＳＣＬＫを生成することができるため、ＣＤ／ＤＶＤエンコーダ２から出力されるチャンネルクロック信号ＣＨＣＬＫの周波数を低下させることができる。このことから、光ディスク６への高速データ記録時にチャンネルクロック信号ＣＨＣＬＫを出力するドライブ回路の駆動能力不足の問題を考慮しなくても良くなる。
【００２９】
このように、本第１の実施の形態におけるライトストラテジ回路は、分周器２２の出力信号Ｓ１をストラテジクロック信号ＳＣＬＫに同期させてそれぞれ位相を変えた複数のクロック信号、例えばクロック信号ＣＬＫ０〜ＣＬＫ７を生成し、データ取り込み部１３で取り込まれたシリアルデータＳＤ１が所定のデータ長になるように、クロック信号ＣＬＫ０〜ＣＬＫ７のいずれか１つをデータ取り込み用チャンネルクロック信号ＣＨＣＬＫ１とし、該データ取り込み用チャンネルクロック信号ＣＨＣＬＫ１に同期してシリアルデータＳＤの取り込みを行うようにした。このことから、データ取り込み時にシリアルデータとチャンネルクロック信号の位相差を最適に制御することができ、図４で示すように、シリアルデータを安定して取り込むことができる。
【００３０】
【発明の効果】
上記の説明から明らかなように、本発明のライトストラテジ回路によれば、取り込み用チャンネルクロック信号の位相を最適に制御することができるため、ホスト装置から入力された光ディスクへの書き込み用データを所定の方法でエンコードしてライトストラテジ回路に出力するエンコーダと、該ライトストラテジ回路との間でのシリアルデータの伝達を、高速に安定して行うことができ、光ディスクへの高速データ記録を安定して行うことができる。
【００３１】
また、入力された光ディスクへの書き込み用データに対して安定してデータを取り込むことができるチャンネルクロック信号の位相は、デバイスごとのバラツキや温度等の周辺環境によって変化させる必要性があり、入力された書き込み用データと取り込んだデータが一致しているかどうかを判定する位相判定部を設けたことにより、位相が適切でない場合を検出することができ、自動的に位相をシフトすることによって取り込み用チャンネルクロック信号の位相制御を自動的に行うことができる。
【００３２】
また、位相判定部の判定結果を記憶する記憶部を備え、ホスト装置側から記憶部をリードすることにより判定結果をホスト装置側に伝えることができ、ホスト装置側から取り込み用チャンネルクロック信号の位相制御を行うことができ、更に、ホスト装置が記憶部をリードして得られた判定結果から自動的に取り込み用チャンネルクロック信号の位相制御を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるライトストラテジ回路が使用される光ディスク記録装置の例を示したブロック図である。
【図２】図１のライトストラテジ回路３の内部構成例を示したブロック図である。
【図３】図２の位相制御部１２の動作例を示したタイミングチャートである。
【図４】図２のライトストラテジ回路３の動作例を示したタイミングチャートである。
【図５】従来のライトストラテジ回路の動作例を示したタイミングチャートである。
【符号の説明】
１  光ディスク記録装置
２  ＣＤ／ＤＶＤエンコーダ
３  ライトストラテジ回路
１１  ストラテジクロック生成部
１２  位相制御部
１３  データ取り込み部
１４  ストラテジ補正部
１５  位相判定部
１６  レジスタ
２１  ＰＬＬ回路
２２  分周器
【図１】
2004296023.tif 000003
【図２】
2004296023.tif 000004
【図３】
2004296023.tif 000005
【図４】
2004296023.tif 000006
【図５】
2004296023.tif 000007