(57)【要約】【課題】リッジ部で発生するジュール熱を低減して信頼性が高い半導体レーザ素子及びその製造方法を提供する。【解決手段】少なくとも、第１導電型基板２上に第１導電型クラッド層４、活性層５、第１の第２導電型クラッド層６と、リッジ部及び一対の電流ブロック層１３、１３と、第３の第２導電型クラッド層１１とが順次積層され、一対の電流ブロック層１３、１３は、リッジ部１０を挟持し、第１の第２導電型クラッド層６及びリッジ部１０と第３の第２導電型クラッド層１１との間に薄い第２導電型ＡｌＡｓ層１２が形成され、第１の第２導電型クラッド層に対応する部分の第２導電型ＡｌＡｓ層１２が酸化された絶縁酸化物からなる。この一対の電流ブロック層１３、１３の形成方法は、第２導電型ＡｌＡｓ層をリッジ部１０の側面に達するまで酸化処理して形成したものである。【選択図】      図１
2004288776.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、第１導電型基板上に第１導電型クラッド層と、活性層と、第１の第２導電型クラッド層とが順次積層され、更に、前記第１の第２導電型クラッド層上に形成された第２の第２導電型クラッド層からなるリッジ部及び一対の電流ブロック層と、第３の第２導電型クラッド層とが順次積層された半導体レーザ素子であって、
前記一対の電流ブロック層は、前記リッジ部を挟持し、前記第１の第２導電型クラッド層及び前記リッジ部と前記第３の第２導電型クラッド層との間に形成された薄い第２導電型ＡｌＡｓ層又は第２導電型ＡｌＧａＡｓ層の前記第１の第２導電型クラッド層に対応する部分が酸化処理された絶縁酸化物からなることを特徴とする半導体レ−ザ素子。
【請求項２】
第１導電型基板上に第１導電型クラッド層と、活性層と、第１の第２導電型クラッド層と、第２の第２導電型クラッド層とを順次積層する工程と、
前記第２の第２導電型クラッド層上にフォトレジストパターンを形成した後、前記フォトレジストパターンで覆われた以外の前記第２の導電型クラッド層から前記第２の第２導電型クラッド層に達するまでエッチングしてリッジ部を形成する工程と、
前記第２の第２導電型クラッド層上及び前記リッジ部上に第３の第２導電型クラッド層、薄い第２導電型ＡｌＡｓ又は第２導電型ＡｌＧａＡｓを順次積層した後、前記第２導電型ＡｌＡｓ又は前記第２導電型ＡｌＧａＡｓを前記第３の第２導電型クラッド層の前記リッジ部の側面に対応する位置まで酸化処理して得られる絶縁酸化物からなる一対の電流ブロック層を形成する工程と、
を少なくとも有することを特徴とする半導体レ−ザ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流ブロック層を有する内部狭窄型の半導体レーザ素子及びその製造方法に関する。
【０００２】
【従来の技術】
以下に、この半導体レーザ素子について図７を用いて説明する。
図７は、従来の半導体レーザ素子を示す断面図である。
図７に示すように、従来の半導体レーザ素子２０は、ｎ型ＧａＡｓ基板２上に１×１０１８ｃｍ−３のＳｉ（シリコン）をドーピングしたｎ型ＧａＡｓバッファ層３と、１×１０１８ｃｍ−３のＳｉをドーピングしたｎ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層４と、ノンドープＭＱＷ活性層５（以下、単に活性層５という）と、５×１０１７ｃｍ−３のＺｎ（亜鉛）をドーピングした第１のｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層６と、１×１０１８ｃｍ−３のＺｎをドーピングしたｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７と、が順次積層されている。
【０００３】
活性層５としては、例えば、二重量子井戸構造でノンドープＡｌ０．１Ｇａ０．９Ａｓ井戸層とノンドープＡｌ０．３Ｇａ０．７Ａｓ障壁層により構成される。そして、ｎ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層４と、活性層５と、第１のｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層６とでダブルへテロ構造を形成している。
更に、ｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７上には、１×１０１８ｃｍ−３のＺｎをドーピングした第２のｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層８と、２×１０１８ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓキャップ層９と、が順次積層されてなるリッジ部１０が形成されている。このリッジ部１０は、例えば上辺の長さが下辺の長さよりも短い台形形状である。
【０００４】
更にまた、ｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７上に形成されたリッジ部１０を挟持する１×１０１８ｃｍ−３のＳｉをドーピングした一対のｎ型Ａｌ０．７Ｇａ０．３Ａｓ電流ブロック層２１、２１と、リッジ部１０上及び一対のｎ型Ａｌ０．７Ｇａ０．３Ａｓ電流ブロック層２１、２１上に形成された２×１０１８ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓコンタクト層１５と、が積層されている。
【０００５】
更にまた、ｐ型ＧａＡｓコンタクト層１５上にはＡｕ系のｐ型オーミック電極１６が形成され、積層方向と反対側のｎ型ＧａＡｓ基板２にはＡｕ系のｎ型オーミック電極１７が形成されている。
なお、ｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７は、エッチングを停止して、一定形状のリッジ部１０を得るために設けられたものである。このため、ｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７を用いなくてもリッジ部１０を一定形状にすることができる場合には、ｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７は不要である。また、この半導体レーザ素子２０と同様なものは、非特許文献１にも開示されている。
【０００６】
この半導体レーザ素子２０は、ｐ型オーミック電極１６側からｎ型オーミック電極１７側に向かって順方向電流を注入し、この電流が発振しきい値以上になったとき、リッジ部１０の下部に対応した活性層５でレーザ発振させて、レーザ光を出射させるものである。
【０００７】
【非特許文献１】
第５７回応用物理学関係連合講演会／講演予稿集Ｎｏ．３／ｐ９２１／７ａ−ＫＨ−７
【０００８】
【発明が解決しようとする課題】
しかしながら、この半導体レーザ素子２０の動作の際に、ｎ型Ａｌ０．７Ｇａ０．３Ａｓ電流ブロック層２１、２１で狭窄されたリッジ部１０を通過する電流により発生するジュール熱により、半導体レーザ素子２０の温度が上昇して、レーザ特性が悪化するといった問題を生じていた。このため、半導体レーザ素子１０の信頼性を低下させていた。
【０００９】
そこで、本発明は、上記のような問題点を解消するためになされたもので、リッジ部で発生するジュール熱を低減して信頼性が高い半導体レーザ素子及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本願の第１の発明は、少なくとも、第１導電型基板上に第１導電型クラッド層と、活性層と、第１の第２導電型クラッド層とが順次積層され、更に、前記第１の第２導電型クラッド層上に形成された第２の第２導電型クラッド層からなるリッジ部及び一対の電流ブロック層と、第３の第２導電型クラッド層とが順次積層された半導体レーザ素子であって、前記一対の電流ブロック層は、前記リッジ部を挟持し、前記第１の第２導電型クラッド層及び前記リッジ部と前記第３の第２導電型クラッド層との間に形成された薄い第２導電型ＡｌＡｓ層又は第２導電型ＡｌＧａＡｓ層の前記第１の第２導電型クラッド層に対応する部分が酸化処理された絶縁酸化物からなることを特徴とする半導体レ−ザ素子を提供する。
第２の発明は、第１導電型基板上に第１導電型クラッド層と、活性層と、第１の第２導電型クラッド層と、第２の第２導電型クラッド層とを順次積層する工程と、前記第２の第２導電型クラッド層上にフォトレジストパターンを形成した後、前記フォトレジストパターンで覆われた以外の前記第２の導電型クラッド層から前記第２の第２導電型クラッド層に達するまでエッチングしてリッジ部を形成する工程と、前記第２の第２導電型クラッド層上及び前記リッジ部上に第３の第２導電型クラッド層、薄い第２導電型ＡｌＡｓ又は第２導電型ＡｌＧａＡｓを順次積層した後、前記第２導電型ＡｌＡｓ又は前記第２導電型ＡｌＧａＡｓを前記第３の第２導電型クラッド層の前記リッジ部の側面に対応する位置まで酸化処理して得られる絶縁酸化物からなる一対の電流ブロック層を形成する工程と、を少なくとも有することを特徴とする半導体レ−ザ素子の製造方法を提供する。
【００１１】
【発明の実施の形態】
本発明の半導体レーザ素子及びその製造方法の実施形態について図１及び図２を用いて説明する。
図１は、本発明の半導体レーザ素子の実施形態を示す断面図である。図２は、本発明の実施形態における半導体レーザ素子の製造方法における（積層工程）を示す断面図である。図３は、本発明の実施形態における半導体レーザ素子の製造方法における（リッジ形成工程）を示す断面図である。図４は、本発明の実施形態における半導体レーザ素子の製造方法における（ｐ型オーミック電極形成工程）を示す断面図である。図５は、本発明の実施形態における半導体レーザ素子の製造方法における（電流ブロック層形成工程）を示す断面図である。図６は、本発明の実施形態における半導体レーザ素子の製造方法における（ｎ型オーミック電極形成工程）を示す断面図である。
従来技術と同一構成には同一符号を付し、その説明を省略する。
【００１２】
図１に示すように、半導体レーザ素子１は、ｎ型ＧａＡｓ基板２上に１×１０１８ｃｍ−３のＳｉをドーピングしたｎ型ＧａＡｓバッファ層３と、１×１０１８ｃｍ−３のＳｉをドーピングしたｎ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層４と、ノンドープＭＱＷ活性層５（以下、単に活性層５という）と、５×１０１７ｃｍ−３のＣ（炭素）をドーピングした第１のｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層６と、１×１０１８ｃｍ−３のＣをドーピングしたｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７と、が順次積層されている。
【００１３】
更に、ｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７上には、１×１０１８ｃｍ−３のＣをドーピングした第２のｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層８と、２×１０１８ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓキャップ層９と、が順次積層されてなる台形状のリッジ部１０が形成されている。
【００１４】
更にまた、ｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７上及びリッジ部１０を覆うようにして形成された１×１０１８ｃｍ−３以上のＣをドーピングした第３のｐ型Ａｌ０．７Ｇａ０．３Ａｓクラッド層１１と、リッジ部１０の上側及び側面に対応する第３のｐ型Ａｌ０．７Ｇａ０．３Ａｓクラッド層１１上に形成されているｐ型ＡｌＡｓ層１２と、ｐ型ＡｌＡｓ層１２のｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７に対応する部分が酸化処理されてなる一対の電流ブロック層１３、１３と、ｐ型ＡｌＡｓ層１２及び一対の電流ブロック層１３、１３上に形成された第４のｐ型Ａｌ０．７Ｇａ０．３Ａｓクラッド層１４と、２×１０１９ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓコンタクト層１５と、が順次積層されている。
【００１５】
ｐ型ＧａＡｓコンタクト層１５上にはＡｕ系のｐ型オーミック電極１６が形成され、積層方向と反対側のｎ型ＧａＡｓ基板２にはＡｕ系のｎ型オーミック電極１７が形成されている。
【００１６】
次に、半導体レーザ素子１の動作を説明する。
ｐ型オ−ミック電極１６側からｎ型オ−ミック電極１７側に向かって順方向電流を注入して、この順方向電流がｐ型オ−ミック電極１６→ｐ型コンタクト層１５→一対の電流ブロック層１３、１３で狭窄されたリッジ部１０→ｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７を介して第１のｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層６→活性層５→ｎ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層４→ｎ型ＧａＡｓバッファ層３→ｎ型ＧａＡｓ基板２→ｎ型オ−ミック電極１７の順で流れ、発振しきい値以上にすることによりリッジ部１０の下部に対応した位置の活性層５でレ−ザ発振して、活性層５からレーザ光を出射させるのである。
【００１７】
一対の電流ブロック層１３、１３は、ＡｌＡｓの酸化物による薄い層で構成されている。薄い層とは、例えば、その厚さが１０ｎｍ程度をいう。
このように、一対の電流ブロック層１３、１３が非常に薄くなっているため、電流経路のうち、これら一対の電流ブロック層１３、１３によって挟まれる部分の体積領域による電気抵抗成分は大幅に低減する。
さらに詳細に説明すれば、この電気抵抗成分は、前記体積領域の断面積Ａに反比例かつ長さＬに比例する。断面積Ａは前記体積領域の幅（リッジ底辺幅Ｌ１にほぼ一致）および奥行き（一般に共振器長に一致）の積であり、これが従来と同様である一方で、長さＬはほぼ一対の電流ブロック層１３、１３に等しく従来に比べ大幅に小さくなる。
即ち、半導体レーザ素子１を動作させる際にリッジ部１０を通過する電流に対する電気抵抗は、従来に比べて大幅に減少させることができる。従って、半導体レーザ素子１を動作させる際にリッジ部１０で発生するジュール熱を大幅に低減できる。
【００１８】
以上のように、本発明の実施形態における半導体レーザ素子１によれば、リッジ部１０で発生するジュール熱を低減して、信頼性の高い半導体レ−ザ素子１を得ることができる。
【００１９】
次に、本発明の実施形態における半導体レーザ素子１の製造方法について図２〜図６を用いて説明する。
（積層工程）
図２に示するように、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により第１回目の成長を行って、１×１０１８ｃｍ−３のＳｉをドーピングしたｎ型ＧａＡｓバッファ層３と、１×１０１８ｃｍ−３のＳｉをドーピングしたｎ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層４と、ノンドープＭＱＷ活性層５（以下、単に活性層５という）と、５×１０１７ｃｍ−３のＣ（炭素）をドーピングした第１のｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層６と、１×１０１８ｃｍ−３のＣをドーピングしたｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７と、１×１０１８ｃｍ−３のＣをドーピングした第２のｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層８と、２×１０１８ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓキャップ層９と、を順次積層する。
【００２０】
（リッジ形成工程）
次に、図３に示すように、フォトリソグラフィ法を用いて、ｐ型ＧａＡｓキャップ層９上にフォトレジストを成膜した後、フォトレジストパタ−ン１８を形成し、フォトレジストパターン１８で覆われた以外のｐ型ＧａＡｓキャップ層９からｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７に達するまで選択エッチング液を用いてエッチング処理を施して台形状のリッジ部１０を形成する。
ここで、リッジ部１０の上辺１０ａの長さをＬ２に設定してエッチング処理を施すと、第２のｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層８及びｐ型ＧａＡｓキャップ層９の結晶方位及びエッチング処理速度の関係からリッジ部１０が必然的に台形状にエッチングされてリッジ部１０の底辺１０ｂの長さがＬ２よりも長いＬ１となる。ここでは、リッジ部１０の形成を通常のウェットエッチングにより行うので、リッジ部１０は、台形状となっているが、これに限定されない。例えば、通常のウェットエッチングの代わりに、ＲＩＥ等によるドライエッチングを使用する場合には、リッジ部１０は、概ね長方形の断面を有するようになる。また、ドライエッチングとウェットエッチングを組み合わせることにより、リッジ部１０は、様々な断面形状が形成される。
【００２１】
（ｐ型オーミック電極形成工程）
次に、図４に示すように、フォトレジストパターン１８を除去後、ＭＯＣＶＤ法により２回目の成長を行って、リッジ部１０上及びｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７上に第３のｐ型Ａｌ０．７Ｇａ０．３Ａｓクラッド層１１、ｐ型ＡｌＡｓ層１２、第４のｐ型Ａｌ０．７Ｇａ０．３Ａｓクラッド層１４、２×１０１９ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓコンタクト層１５を順次積層する。
但し、ｐ型ＡｌＡｓ層１２は、１×１０１９ｃｍ−３のＣがドーピングされたものである。そして、スパッタ法及びフォトリソグラフィ法により、ｐ型ＧａＡｓコンタクト層１５上にパターン化されたＡｕ系のｐオ−ミック電極１６を形成する。
【００２２】
（電流ブロック層形成工程）
次に、図５に示すように、ｐオ−ミック電極１６をマスクとして、ｐ型ＧａＡｓコンタクト層１５からｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層７に達するまで選択エッチング液を用いてエッチング処理を施して、溝１９を形成して、ｐオーミック電極１６から第３のｐ型Ａｌ０．７Ｇａ０．３Ａｓクラッド層１１に至るまでの各層の側面を露出させる。続いて、側面が露出したｐ型ＡｌＡｓ層１２を第３のｐ型Ａｌ０．７Ｇａ０．３Ａｓクラッド層１１のリッジ部１０の側面に対応する位置まで酸化処理してＡｌＡｓ酸化物からなる一対の電流ブロック層１３、１３を形成する。この際、第３のｐ型Ａｌ０．７Ｇａ０．３Ａｓクラッド層１１のリッジ部１０の側面に対応する位置までで酸化を停止させることができるのは、リッジ部の側面が水平方向に対して上方に傾斜を有しているため、この傾斜面に形成されているｐ型ＡｌＡｓ層１２の酸化速度が水平方向に比較して遅いためである。
【００２３】
（ｎオーミック電極形成工程）
更に、図６に示すように、積層方向と反対側のｎ型ＧａＡｓ基板２を研磨して全体厚さを１００μｍ程度にした後、Ａｕ系のｎ型オ−ミック電極１７を形成して半導体レーザ素子１を作製する。ここで、図６に示す半導体レーザ素子は、図１に示すものと同じものである。
【００２４】
以上のように、本発明の実施形態における半導体レーザ素子の製造方法によれば、（電流ブロック形成工程）において、ｐ型ＡｌＡｓ層１２を第３のｐ型Ａｌ０．７Ｇａ０．３Ａｓクラッド層１１のリッジ部１０の側面に対応する位置まで酸化処理を行って、ＡｌＡｓ酸化物からなる一対の電流ブロック層１３、１３を形成できるので、一対の電流ブロック層１３、１３間の幅を精度良く制御できる。このため、半導体レーザ素子１を生産性良く作製することができる。
【００２５】
ところで、本発明の実施形態では、ｐ型ＡｌＡｓ層１２の一部を酸化して一対の電流ブロック層１３、１３としたが、ｐ型ＡｌＡｓ層１２の代わりにＡｌＡｓ混晶比の小さいＡｌＧａＡｓ層を用いてもよい。
また、半導体レーザ素子の材料としては、ＡｌＧａＡｓを用いたが、言うまでもなく、これらの材料に限定されるものではない。
更に、リッジ部１０の断面形状は、これに限定されるものではなく、逆メサや、垂直メサ、あるいはこれらの複合的な形状であってもよく、広く一般の埋め込みリッジストライプ型の半導体レーザ素子に適用可能であることは言うまでもない。
【００２６】
【発明の効果】
本発明によれば、一対の電流ブロック層は、第１の第２導電型クラッド層及びリッジ部と前記第３の第２導電型クラッド層との間に形成された薄い第２導電型ＡｌＡｓ層又は第２導電型ＡｌＧａＡｓ層の前記第１の第２導電型クラッド層に対応する部分が酸化処理された絶縁酸化物からなるので、半導体レーザ素子の動作の際、リッジ部で発生するジュール熱を低減できる。このため、信頼性の高い半導体レーザ素子を得ることができる。
また、一対の電流ブロック層は、第２の第２導電型クラッド層上及びリッジ部上に第３の第２導電型クラッド層、薄い第２導電型ＡｌＡｓ又は第２導電型ＡｌＧａＡｓを形成した後、前記第２導電型ＡｌＡｓ又は前記第２導電型ＡｌＧａＡｓを前記第３の第２導電型クラッド層の前記リッジ部の側面に対応する位置まで酸化処理して形成するので、一対の電流ブロック層間の幅を精度良く制御できる。このため、半導体レーザ素子を生産性良く作製できる。
【図面の簡単な説明】
【図１】本発明の半導体レーザ素子の実施形態を示す断面図である。
【図２】本発明の実施形態における半導体レーザ素子の製造方法における（積層工程）を示す断面図である。
【図３】本発明の実施形態における半導体レーザ素子の製造方法における（リッジ形成工程）を示す断面図である。
【図４】本発明の実施形態における半導体レーザ素子の製造方法における（ｐ型オーミック電極形成工程）を示す断面図である。
【図５】本発明の実施形態における半導体レーザ素子の製造方法における（電流ブロック層形成工程）を示す断面図である。
【図６】本発明の実施形態における半導体レーザ素子の製造方法における（ｎ型オーミック電極形成工程）を示す断面図である。
【図７】従来の半導体レーザ素子を示す断面図である。
【符号の説明】
１…半導体レーザ素子、２…第１導電型基板（ｎ型ＧａＡｓ基板）、３…ｎ型ＧａＡｓバッファ層、４…第１導電型クラッド層（ｎ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層）、５…活性層、６…第１の第２導電型クラッド層（第１のｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層）、７…ｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチング停止層、８…第２の第２導電型クラッド層（第２のｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層）、９…ｐ型ＧａＡｓキャップ層、１０…リッジ部、１１…第３の第２導電型クラッド層（第３のｐ型Ａｌ０．７Ｇａ０．３Ａｓクラッド層）、１２…第２導電型ＡｌＡｓ（ｐ型ＡｌＡｓ層）、１３…電流ブロック層、１４…第４のｐ型Ａｌ０．７Ｇａ０．３Ａｓクラッド層、１５…ｐ型ＧａＡｓコンタクト層、１６・・・ｐ型オーミック電極、１７…ｎ型オーミック電極、１８…フォトレジストパターン、１９…溝
【図１】
2004288776.tif 000003
【図２】
2004288776.tif 000004
【図３】
2004288776.tif 000005
【図４】
2004288776.tif 000006
【図５】
2004288776.tif 000007
【図６】
2004288776.tif 000008
【図７】
2004288776.tif 000009