(57)【要約】【課題】単一の電流注入電極で低反射膜側での光出射効率を高めることのできる半導体レーザを提供する。【解決手段】半導体レーザは、互いに対向する第１端面と第２端面の間に延びる活性層１１と、この活性層を挟む第１および第２の光閉じ込め層１２と、第１の光閉じ込め層を介して活性層に電流を注入するための単一の電流注入電極１４と、第１の光閉じ込め層上で第１端面と第２端面の間に延びる抵抗分布層１３と、第１端面に位置する低反射膜３３と、第２端面に位置する高低反射膜３４とを備え、抵抗分布層１３は、第１端面側の電気抵抗が、第２端面側の電気抵抗に比較して相対的に低くなる抵抗分布を有する。【選択図】　図３
2004111594.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１端面と第２端面の間に延びる活性層と、
前記活性層を挟む第１および第２の光閉じ込め層と、
前記第１の光閉じ込め層を介して前記活性層に電流を注入するための単一の電流注入電極と、
前記第１の光閉じ込め層上で、前記第１端面と第２端面の間に延びる抵抗分布層と、
前記第１端面に位置する低反射膜と、
前記第２端面に位置する高低反射膜と
を備え、前記抵抗分布層は、第１端面側の電気抵抗が、第２端面側の電気抵抗に比較して相対的に低くなる抵抗分布を有することを特徴とする半導体レーザ。
【請求項２】
前記抵抗分布層は、前記第１端面側での電気抵抗が、第２端面側での電気抵抗に比較して相対的に低くなるように、前記第１の端面と第２の端面の間で膜厚が変化することを特徴とする請求項１に記載の半導体レーザ。
【請求項３】
前記抵抗分布層は、第１の導電型にドープされたクラッド層であり、前記第１端面側の膜厚に比較して、第２端面側の膜厚がしだいに厚くなることを特徴とする請求項２に記載の半導体レーザ。
【請求項４】
前記抵抗分布層は、第１の導電型にドープされた低濃度の第１抵抗分布層と、前記第１の導電型にドープされた高濃度の第２抵抗分布層とを含み、前記第１抵抗分布層は、前記第１端面と第２端面の間で、その膜厚が第２端面側で厚くなるように変化し、前記第２抵抗分布層は、前記第１端面と第２端面の間で、その膜厚が第１端面側で厚くなるように変化することを特徴とする請求項２に記載の半導体レーザ。
【請求項５】
前記抵抗分布層は、同一平面内に所定の幾何学配置で配置される低抵抗の第１膜と高抵抗の第２膜とで構成され、前記第１端面側での電気抵抗が、第２端面側での電気抵抗に比較して相対的に低くなるように、前記第１膜と第２膜が占める体積比が、前記第１端面と第２端面の間で変化することを特徴とする請求項１に記載の半導体レーザ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザに関し、特に光通信に使用される高出力の電流注入型半導体レーザに関する。
【０００２】
【従来の技術】
光ファイバ通信において、ファイバ内を伝搬して減衰した光信号は、例えばエルビウムドープファイバを用いたファイバ増幅器を用いて増幅される。ファイバ増幅では、減衰した光信号を励起光によって増幅する方法が採用されている。励起光の光源として、高出力を発生する半導体レーザが必要とされる。
【０００３】
半導体レーザを効率よく発振させるために、レーザ発振を行う活性層の両側を活性層よりもバンドギャップが大きく屈折率が小さい半導体層で挟み込むダブルへテロ（ＤＨ）構造がよく用いられている。このダブルへテロ構造に電流を注入することにより、活性層にキャリアと光を高密度に閉じ込めて、レーザ発振を行う。
【０００４】
半導体レーザの向かい合う端面に反射鏡を対向させて共振器を構成するファブリ・ペロー型半導体レーザにおいて、高出力を得るためには、光を取り出す側の端面に低反射膜（ＬＲ）を施し、もう一方の端面には高反射膜（ＨＲ）を施すのが一般的である。このような、非対称な端面反射率をもつ構造では、レーザ共振器内において、低反射膜側に電界がより強く集中する。このため、低反射膜（光出射）側のキャリア密度が、高反射膜側に比較して減少してしまう。このようなキャリアの局部的な涸渇現象は空間的ホールバーニングと呼ばれる。この現象により、キャリア密度が共振器方向で一定の場合と比較して、レーザの低反射膜側からの光出射効率が低下するという問題がある。
【０００５】
このような光出射効率の低下を防止するために、レーザの共振器方向に生じる空間的ホールバーニングを考慮に入れた上で、出射効率が最大となるように両端面の反射率を最適化する手法が提案されている（例えば、特許文献１参照）。しかしながら、この手法では、あくまでも空間的ホールバーニングの影響下での最適化のため、空間的ホールバーニングを直接的に抑制する場合と比較すると、出射効率が依然として低いという問題がある。
【０００６】
また、空間的ホールバーニングによる光出射効率の低下を抑制する目的で、共振器方向に電極を分割して、キャリアが多く消費される低反射膜側に設けた電極に、より多くの電流を流す手法が提案されている（例えば、特許文献２参照）。しかし、この手法では、電流注入用の電極を２つ形成しなければならないうえに、ひとつのレーザに対して２つの電源装置が必要になる。すなわち、共振器方向に電流を不均一に注入するために、１つのレーザに対して２つ以上の電流注入電極と電源装置を用意し、これらを個別に制御しなければならない。この手法では、作製工程が増えるうえに、制御装置が複雑になる。
【０００７】
分布帰還型半導体レーザ光源では、共振器中央の回析格子の位相シフト部分を含む領域のクラッド層の不純物濃度を、光軸方向のクラッド層の不純物濃度よりも高くする構造が知られている（例えば、特許文献３参照）。
【０００８】
【特許文献１】
特開平６−８５３８２号公報
【特許文献２】
特開平６−２６８３１２号公報（第３頁、第１図）
【特許文献３】
特開平５−２５９５７３号公報
【０００９】
【発明が解決しようとする課題】
本発明は、空間的ホールバーニングを効果的に抑制し、光出射効率を高く維持することのできる半導体レーザを提供するものである。そして、上述した従来の技術における問題を解決するために、単一の電流注入電極と電源装置を用いて、共振器方向に不均一に電流を注入することができる構成を提供する。
【００１０】
【課題を解決するための手段】
このような構成を実現するために、単一の電流注入電極を有する半導体レーザにおいて、電流注入電極側でダブルへテロ構造（活性層を挟んだ光閉じ込め層）に接する層を抵抗分布層とし、抵抗分布層において、共振器方向に沿って電気抵抗に分布をつけることを提案する。
【００１１】
すなわち、半導体レーザは、互いに対向する第１端面と第２端面の間に延びる活性層と、この活性層を挟む第１および第２の光閉じ込め層と、第１の光閉じ込め層を介して活性層に電流を注入するための単一の電流注入電極と、第１の導電型の光閉じ込め層上で第１端面と第２端面の間に延びる抵抗分布層と、第１端面に位置する低反射膜と、第２端面に位置する高低反射膜とを備え、抵抗分布層は、第１端面側の電気抵抗が、第２端面側の電気抵抗に比較して相対的に低くなる抵抗分布を有する。
【００１２】
上述した抵抗分布層を実現するために、
（１）抵抗分布層の膜厚を、第１端面（低反射膜）側から第２端面（高反射膜）側にかけて変化させることにより、共振器方向での抵抗値を変化させる
（２）抵抗分布層を、比較的抵抗の低い第１膜と、比較的抵抗の高い第２膜とで構成し、第１端面（低反射膜）側から第２端面（高反射膜）側にかけて、第１膜と第２膜の占める体積比を変えることによって、共振器方向での抵抗値を変化させる
という構成を採用する。これにより、簡単な工程と構成で、低反射膜側の抵抗が低くなる抵抗分布を実現することができる。
【００１３】
より具体的には、膜厚を変化させる手法（１）においては、
▲１▼第１導電型にドープされたクラッド層を抵抗分布層として用い、その膜厚を第１端面（低反射膜）側から第２端面（高反射膜）側にかけて次第に厚くする
▲２▼抵抗分布層を、第１導電型にドープされた低濃度の第１抵抗分布層と、第１導電型にドープされた高濃度の第２抵抗分布層とで構成し、第１抵抗分布層の膜厚を、前記第１端面と第２端面の間で、その膜厚が第２端面側で厚くなるように変化させ、第２抵抗分布層は、第１端面と第２端面の間で、その膜厚が第１端面側で厚くなるように変化させる。この場合、好ましくは、第２抵抗分布層の表面を平坦面とする。
【００１４】
抵抗値の異なる第１膜と第２膜の配置面積を変化させる手法（２）では、
▲１▼第１膜と第２膜をストライプにして共振器方向に交互に配置し、第１端面（低反射膜）側から第２端面（高反射膜）側に向かって、第１膜（低抵抗膜）のストライプ幅を次第に狭くする。
▲２▼高抵抗の第２膜の中に低抵抗の第１膜を円柱形状の膜として埋め込み、第１端面（低反射膜）側から第２端面（高反射膜）側に向かって、第１膜の直径をしだいに小さくする。
▲３▼低抵抗の第１膜の中に高抵抗の第２膜を円柱形状の膜として埋め込み、第１端面（低反射膜）側から第２端面（高反射膜）側に向かって、第２膜の直径をしだいに増大させる。
【００１５】
いずれの配置構成をとる場合も、第１膜の間に延びる第２膜の距離が、抵抗分布層におけるホールの水平方向の拡散長を超えないようにする。
【００１６】
このような構成を採用することにより、低反射膜側で活性層に流れ込む電流の量を相対的に多くして、空間的ホールバーニング効果による第１端面（高反射膜）側でのキャリアの涸渇を抑制する。これにより、簡単な構成で光取り出し側での出射率の低下を効果的に防止した高出力の半導体レーザが実現する。
【００１７】
なお、本明細書において、「〜上に」、「上方に」、「上部に」という場合は、基準となる層に対する相対的な位置関係を示すものであって、間に存在する膜あるいは層の有無を問わないものとする。
【００１８】
【発明の実施の形態】
図１は、本発明が適用される一例としての埋め込み型半導体レーザ１０の光出射側から見た断面図である。
【００１９】
埋め込み型半導体レーザ１０は、たとえばｎ型ＩｎＰ基板１５と、基板１５上に位置する第１および第２の光閉じ込め層（たとえばＧａＩｎＡｓＰ）１２ａおよび１２ｂと、第１および第２の光閉じ込め層１２の間に挟まれる活性層１１と、ｐ型光閉じ込め層１２に隣接する抵抗分布層１３と、抵抗分布層１３の上部に位置する電流注入用の電極１４とを備える。電極１４と底部電極２２を介して電流を注入することにより、電子と正孔が再結合して活性層で光が生成される。キャリアと生成された光は、活性層１１と光閉じ込め（ＳＣＨ：ｓｅｐａｒａｔｅ　ｃｏｎｆｉｎｅｍｅｎｔ　ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）層１２とのバンドギャップ差および屈折率差によって、活性層１１に閉じ込められる。活性層１１および光閉じ込め層１２は、一定の幅（たとえば２μｍ）で紙面に垂直な方向に伸びる。基板１５と第２（下部）光閉じ込め層１２ｂとの間にバッファ層を設けてもよい。
【００２０】
埋め込み型半導体レーザ１０はまた、ｐ型ＩｎＰの埋め込み層１６と、電極１４からの電流の流れ込みをブロックするｎ型のブロッキング層１７と、ｐ型クラッド層１８と、ｐ型のコンタクト層１９を有する。ブロッキング層１７により、電極１４から注入される電流は活性層１１へと案内される。
【００２１】
図１の断面図には表わされていないが、埋め込み型半導体レーザ１０の紙面の手前側に位置する第１端面（光取り出し端面）３１には、低反射膜（ＬＲ）３３が形成され、紙面の後ろ側の第２端面には高反射膜（ＨＲ）３４が形成されている（図３参照）。低反射膜３３と高反射膜３４とで共振器を構成し、レーザ発振を達成する。
【００２２】
抵抗分布層１３は、共振器方向に沿って、高反射膜３４から低反射膜３３にかけて、その抵抗値が低くなるように構成される。抵抗分布層１３の抵抗分布については後述する。
【００２３】
図２は、本発明が適用される別の例としてのリッジ型半導体レーザ２０の光出射側からみた断面図である。リッジ型半導体レーザ２０は、たとえばｎ型の基板１５と、基板１５上に位置する第１および第２の光閉じ込め層１２ａおよび１２ｂと、光閉じ込め層１２の間に挟まれる活性層１１と、電流注入用のリッジ電極２１と、リッジ電極２１側の光閉じ込め層１２に接する抵抗分布層１３とを備える。リッジ電極は一定の幅（たとえば２μｍ）で紙面と垂直な方向に伸びる。リッジ電極２１と底部電極２２を介して電流が注入され、リッジ直下の活性層１１で電子と正孔が再結合して光が生成される。活性層１１と光閉じ込め層（ＳＣＨ：ｓｅｐａｒａｔｅ　ｃｏｎｆｉｎｅｍｅｎｔ　ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）１２とのバンドギャップ差および屈折率差によって、キャリアと生成された光は活性層１１に閉じ込められる。なお、基板１５と、基板上の第２光閉じ込め層１２ｂとの間にバッファ層を設けてもよい。
【００２４】
リッジ型半導体レーザ２０は、図１の埋め込み型半導体レーザ１０と同様に、紙面の手前側の第１端面（光取り出し端面）３１に位置する低反射膜（ＬＲ）３３と、紙面の後ろ側の第２端面３２に位置する高反射膜（ＨＲ）３４を有する（図３参照）。低反射膜３３と高反射膜３４で共振器を構成し、レーザ発振を達成する。抵抗分布層１３は、共振器方向に沿って、高反射膜３４から低反射膜３３に向かって、その抵抗値が低くなるように構成される。
【００２５】
図３は、本発明の第１実施形態に係る半導体レーザの構成を示す図であり、共振器方向に沿った断面図である。互いに対抗する第１端面３１と第２端面３２の間に、活性層１１と、これを挟む第１および第２の光閉じ込め（ＳＣＨ）層１２ａおよび１２ｂが延び、第１光閉じ込め（ＳＣＨ）層１２ａ上に、抵抗分布層１３が位置する。
【００２６】
第１実施形態では、第１端面３１と第２端面３２の間で、抵抗分布層１３の膜厚を共振器方向に沿って変化させることにより、抵抗分布をつける。
【００２７】
図３に示す例では、抵抗分布層１３をｐ型ＩｎＰで形成し、その膜厚が低反射膜（ＬＲ）３３の側から、高反射膜（ＨＲ）３４の側へかけて、次第に厚くなるように形成する。このように抵抗分布層１３の膜厚に変化をつけることにより、低反射膜３３の側の抵抗が相対的に小さくなり、低反射膜（ＬＲ）３３側に、より多くの電流を流すことができる。
【００２８】
図４は、図３に示す抵抗分布層１３の形成方法を説明するための図である。まず、ｎ型ＩｎＰ基板１５上に、第２の光閉じ込め（ＳＣＨ）層１２ｂ、活性層１１、第１の光閉じ込め（ＳＣＨ）層１２ａを順次成長させた後、高反射膜（ＨＲ）側を半導体レーザの幅（たとえば３００μｍ）だけ離してＳｉＯ２マスク４１で覆う。この状態で、ドーピング濃度が１．０×１０１７ｃｍ−３でＺｎがドープされたｐ型ＩｎＰ層１３を選択成長する。高反射膜（ＨＲ）側をマスクで覆って選択成長させることによって、高反射膜（ＨＲ）側でＺｎドープｐ型ＩｎＰの膜厚が厚くなる。
【００２９】
図１の埋め込み型半導体レーザ１０を作成する場合は、フォトリソグラフィとエッチングにより埋め込み層１６になる部分を取り除き、ｐ型ＩｎＰで結晶成長により埋め込み層１６とｎ型ブロッキング層を作成する。ｐ型クラッド層１８とコンタクト層１９を成長させ、たとえば金属の電流注入電極１４と底部電極２２を形成する。最後に、端面コートにより、第１および第２の端面３１、３２に、低反射膜３３と高反射膜３４をそれぞれ形成する。
【００３０】
図２のリッジ型半導体レーザを作成する場合は、膜厚が共振器方向に変化する抵抗分布層１３を形成した後、ｐ型クラッド層２５、ｐ型コンタクト層２３を結晶成長させ、フォトリソグラフィとエッチングによりコンタクト層２３とｐ型クラッド層２５の一部を除去してリッジ形状を作成する。その後、リッジ電極２１と底部電極２２を形成し、第１および第２の端面３１、３２に、低反射膜３３と高反射膜３４をそれぞれ形成する。
【００３１】
このようにして形成された半導体レーザで、単一の電流注入電極（１４または２１）から電流が注入されると、ダブルへテロ接合の直上に位置する抵抗分布層１３により、活性層に流れ込む電流が低反射膜（ＬＲ）側で相対的に多くなる。その結果、低反射膜側で生じる電界の集中による空間的ホールバーニング効果を抑制し、光出射効率を高く維持することができる。
【００３２】
図５は、図３に示す抵抗分布層１３の変形例１を示す図である。図５の変形例１では、抵抗分布層１３を、ｐ型にドープされた低濃度のｐ型ＩｎＰ（第１抵抗分布層）１３ａと、高濃度のｐ型ＩｎＰ（第２抵抗分布層）１３ｂとで構成する。低濃度ｐ型ＩｎＰ（第１抵抗分布層）１３ａの膜厚を、高反射膜３４の側で厚くし、高濃度ｐ型ＩｎＰ（第２抵抗分布層）１３ｂの膜厚を、低反射膜３３の側で厚くする。好ましくは、高濃度ｐ型ＩｎＰ（第２抵抗分布層）１３ｂの表面を、平坦面とする。
【００３３】
この構成により、抵抗分布層１３全体としては、低反射膜（ＬＲ）側での抵抗が、高反射膜（ＨＲ）側に比較して小さくなり、低反射膜（ＬＲ）側で活性層１１に流れる電流の量が相対的に多くなる。
【００３４】
図６は、図５に示す抵抗分布層１３の作成方法を説明するための図である。まず、図４に示したように、高反射膜３４側を、レーザ横幅（３００μｍ）だけ隙間をあけて第１のＳｉＯ２　マスク４１で覆う。この状態で、ドーピング濃度が３．５×１０１７ｃｍ−３の低濃度ｐ型ＩｎＰ層を選択成長させて、第１抵抗分布層１３ａを作成する。低濃度ｐ型ＩｎＰ層（第１抵抗分布層）１３ａは、低反射膜３３側から高反射膜３４側に向けてしだいに厚く成長する。
【００３５】
次に、第１のマスク４１を取り除き、反対側の位置、すなわち低反射膜３３側を覆う位置に、レーザ横幅（３００μｍ）だけ隙間をあけて、第２のＳｉＯ２　マスク４２を形成する。そして、選択成長法により、ドーピング濃度が１．０×１０１８ｃｍ−３の高濃度ｐ型ＩｎＰ層を選択成長し、第２抵抗分布層１３ｂを形成する。第２抵抗分布層１３ｂは、低反射膜３３側に向けてしだいに膜厚になり、低濃度の第１抵抗分布層１３ａとは、逆の膜厚変化プロファイルを有する。好ましくは、高濃度ｐ型ＩｎＰ層（第２抵抗分布層）１３ｂを、活性層１１および基板１５と平行になるまで成長させる。
【００３６】
第１および第２の抵抗分布層１３ａおよび１３ｂを形成後、ｐ型クラッド層１８およびコンタクト層１９を成長させ、コンタクト１９上と基板裏面に電極１４、２２を形成する。最後に両端面に高反射膜３４と低反射膜３３を形成する。
【００３７】
変形例１の構成では、最終的に抵抗分布層１３の全層厚が平坦になるように成長させるので、製品としての取り扱いが容易になる。また、低反射膜３３の側で、高濃度のＩｎＰ層１３ｂの膜厚が大きくなっているので、低反射膜３３側において、より多くの電流が活性層１１に流れ込むことになる。結果として、単一の電流注入電極を用いる場合でも、光取り出し側（低反射膜側）での光出射効率の低減を効果的に防止することができる。
【００３８】
図７は、本発明の第２実施形態に係る半導体レーザを示す図であり、共振器方向に沿った断面図である。第２実施形態では、抵抗分布層５３を、低抵抗の第１膜と、高抵抗の第２膜とで構成し、高反射膜（ＨＲ）側から低反射膜（ＬＲ）側に向かって、第１膜の占める体積比が大きくなるように、第１膜と第２膜の配置体積を変化させる。抵抗分布層５３の膜厚は一定であるのが好ましい。
【００３９】
図７の例では、抵抗分布層５３を共振器方向に沿って４つの領域に分割し、領域ごとに、第１膜と第２膜が占める体積比を異ならせて、抵抗分布を変化させる。なお、図７の半導体レーザは、長手方向（共振器方向）の長さを１０００μｍとしている。
【００４０】
図８は、図７に示す領域１〜４における具体的な膜配置を示す図である。図８（ａ）は平面図、図８（ｂ）は共振器方向に沿った一部省略断面図である。図８の例では、低抵抗のｐ型ＩｎＰ膜（第１膜）５３ａと、Ｆｅがドープされた高抵抗のＩｎＰ膜（第２膜）５３ｂをストライプにして、共振器方向に交互に配置する。そして、低反射膜（ＬＲ）側から高反射膜（ＨＲ）側に向かって、すなわち領域１から領域４に向かって、低抵抗のｐ型ＩｎＰ膜５３ａのストライプ幅を徐々に狭くする。これにより、低反射膜（ＬＲ）側の領域１で、抵抗が最も低くなるようにする。
【００４１】
たとえば、最も高反射膜３４に近い領域４では、低抵抗のｐ型ＩｎＰ膜５３ａのストライプ幅を１μｍとし、Ｆｅをドープした高抵抗のＩｎＰ膜５３ｂのストライプ幅を３μｍに設定して、体積比１：３で交互に配置する。このような配置により、領域４の抵抗は、比較的高くなる。
【００４２】
次に領域３では、低抵抗のｐ型ＩｎＰ膜５３ａのストライプ幅を２μｍ、高抵抗のｐ型ＩｎＰ膜５３ｂのストライプ幅を２μｍとする。この結果、低抵抗膜５３ａと高抵抗膜５３ｂとの体積比は、１：１となり、領域３全体としての抵抗値は、領域４の抵抗よりも低くなる。
【００４３】
さらに、領域２では、、低抵抗のｐ型ＩｎＰ膜５３ａと、Ｆｅがドープされた高抵抗のｐ型ＩｎＰ膜５３ｂの体積比を３：１に設定し、抵抗をさらに低くする。低反射膜３３に隣接する領域１は、低抵抗のｐ型ＩｎＰ膜５３ａのみで構成する。
【００４４】
図８に示す構成で、上述した各領域の周期とデューティ（低抵抗のｐ型ＩｎＰ部分）をまとめると、以下のとおりである。
領域１：周期４μｍ、デューティ１００％（すべて低抵抗のｐ型ＩｎＰ）
領域１：周期４μｍ、デューティ７５％
領域３：周期４μｍ、デューティ５０％
領域４：周期４μｍ、デューティ２５％
このようなストライプを形成する場合、以下の点に留意する必要がある。まず第１には、抵抗分布層５３を低抵抗膜５３ａと高抵抗膜５３ｂのストライプで形成することにより、電流の流れやすい箇所（低抵抗のｐ型ＩｎＰ膜５３ａ）と、電流の流れにくい箇所（高抵抗ＩｎＰ膜５３ｂ）で、屈折率差が生じる。このストライプ周期と光の等価屈折率の積が利得領域に入ると、分布帰還型（ＤＦＢ）モードで発振する可能性があるため、その周期は避けることが望ましい。図８に示す例では、十分に広い周期が確保されているため、問題はない。
【００４５】
第２には、高抵抗ＩｎＰ膜５３ｂのストライプ幅を、ＩｎＰにおけるホールの拡散長よりも長く設計すると、活性層部分で電流の流れない箇所が存在し、その部分が損失となる。従って、高抵抗ＩｎＰ膜５３ｂのストライプの幅は、ホールの水平方向に対する拡散長（約５μｍ）よりも短く設定する必要がある。
【００４６】
なお、図８の例では、領域を４つに分割し、周期を一定にして領域ごとにそのデューティ比を変えているが、本発明はこの例に限定されない。抵抗分布層５３の抵抗が高反射膜３４から低反射膜３３にかけてしだいに低くなるような構成であれば、任意の配置構成を採用することができる。たとえば、領域を分割することなく、低抵抗ｐ型ＩｎＰ膜５３ａのストライプ幅が低反射膜３３側に向かって連続的に広くなるグラデーション方式にしてもよい。この場合も、高抵抗のＩｎＰ膜５３ｂのストライプ幅が、ホールの水平方向の拡散長を超えないことを前提とする。
【００４７】
図８に示す抵抗分布層５３の形成方法は、たとえば、まず、Ｚｎがドープされた低抵抗ＩｎＰ膜５３ａを、第１の光閉じ込め層（ＳＣＨ）１２ａの全面に形成する。次に、低抵抗ＩｎＰ膜５３ａの上に、設定されたストライプに対応するマスクパターンを、ＳｉＯ２などの誘電体で形成する。このマスクを介して、ドライエッチングまたはウエットエッチングにより、低抵抗ＩｎＰ膜５３ａに、共振器方向（長手方向）と直交する溝を形成する。溝は、低反射膜側から高反射膜側に向かうほど広くなる。
【００４８】
その後、例えばＭＯＶＰＥ法（有機金属気相エピタキシャル法）により、Ｆｅドープの高抵抗ＩｎＰで溝を埋め込む。ＳｉＯ２でマスクされている部分に結晶は成長せず、溝の中にのみ選択的に結晶成長する。高抵抗ＩｎＰ膜５３ｂの高さが、低抵抗ＩｎＰ膜５３ａの表面にそろった時点で、埋め込み成長を停止する。溝の高さ以上になると電流が流れなくなるからである。この後、マスクをバッファドフッ酸などにより除去する。さらに、ｐ型クラッド層１８、コンタクト層１９を形成し、電極形成後、対向する端面をコーティングして高反射膜３４と低反射膜３３を形成する。
【００４９】
あるいは、逆に、まずＦｅドープの高抵抗ＩｎＰ膜５３ｂを全面に形成してもよい。この場合、高抵抗ＩｎＰ膜５３ｂの領域を覆うレジストパターンを形成し、ドライエッチングまたはウエットエッチングにより、共振器方向（長手方向）と直交する溝を形成する。溝は、低反射膜側から高反射膜側に向かうほど、狭くなる。その後、レジストパターンを除去し、形成された溝の中と、残された高抵抗ＩｎＰ膜５３ｂ上に、Ｚｎがドープされた低抵抗のＩｎＰ膜５３ａを同時に成長させる。これにより、ストライプ状の抵抗分布層５３と、その上のｐ型クラッド層１８とが同時に形成される。さらにコンタクト層１９と電極１４、２２を形成し、両端面にコーティングを施して、高反射膜３４と低反射膜３３を形成する。
【００５０】
いずれの方法を用いても、簡単な工程で、低抵抗膜５３ａと高抵抗膜５３ｂのストライプ幅を共振器方向に変化させて、低反射膜（ＬＲ）側で流れる電流の量が多くなるように制御することができる。これにより、空間的ホールバーニング効果を抑制し、光出射効率を高く維持できる。
【００５１】
図９は、図８に示す第２実施形態に係る半導体レーザの変形例１を示す。変形例１においても、抵抗分布層５３は低抵抗膜５３ａと高抵抗膜５３で構成されるが、共振器方向に配置されるストライプに代えて、低抵抗膜５３ａを円柱形状の膜とする。この場合、低抵抗膜５３ａの直径を、高反射膜（ＨＲ）側から低反射膜（ＬＲ）側に向けて増大させる（または、高反射膜３４側に向けて直径を小さくする）。これにより、高反射膜（ＨＲ）側に比較して、低反射膜（ＬＲ）側に、より多くの電流を流すことが可能になる。
【００５２】
具体的には、図８の例と同様に、抵抗分布層５３を共振器方向に沿って４つの領域に分割する。低反射膜（ＬＲ）側から高反射膜（ＨＲ）側に向かって各領域を領域１、領域２、領域３、領域４とする。これらの領域１〜４において、Ｚｎがドープされた低抵抗のＩｎＰ膜（第１膜）５３ａは、直径の異なる円柱パターンとして配置され、残りの部分は、Ｆｅをドープした高抵抗膜（第２膜）５３ｂである。各領域における低抵抗のＩｎＰ膜５３ａの周期と直径は、以下のとおりである。
領域１：すべて低抵抗のｐ型ＩｎＰ膜５３ａ
領域２：周期３μｍ、円柱パターンの直径２μｍ
領域３：周期３．５μｍ、円柱パターンの直径１．５μｍ
領域４：周期４μｍ、円柱パターンの直径１μｍ
このような円柱パターンを配置する際に、図８のストライプパターンを配置する場合と同様に、円柱状の低抵抗膜５３ａの間隔（すなわち低抵抗膜５３ａの間に延びる高抵抗ＩｎＰ膜５３ｂの寸法）が、ＩｎＰにおけるホールの水平方向の拡散長（約５μｍ）を超えないように留意する。水平方向の拡散長よりも長くなると、活性層１１で電流の流れない箇所が存在し、その部分が損失となるからである。
【００５３】
図９に示す抵抗分布層５３の形成方法としては、まず、第１の光閉じ込め層１２ａの全面に、たとえばＦｅをドープした高抵抗のＩｎＰ膜５３ｂを形成する。その上に、円柱状の孔があいたレジストパターンを形成し、ドライエッチングもしくはウエットエッチングによって円柱溝を形成する。円柱溝の直径は、高反射膜（ＨＲ）側へ向かうほど小さい。その後、レジストパターンを除去し、形成された円柱状の溝の内部と、高抵抗ＩｎＰ膜５３ｂ上に、同時にＺｎドープされた低抵抗ＩｎＰ膜５３ａを成長させる。その後、コンタクト層１９と電極１４、２２を形成し、対向する端面をコーティングして、それぞれ高反射膜３４と低反射膜３３を形成する。
【００５４】
このように、変形例１においても、簡単な工程で、低抵抗膜５３ａと高抵抗膜５３ｂの体積比を共振器方向に変化させることにより、低反射膜（ＬＲ）側で流れる電流の量が高反射膜（ＨＲ）側よりも多くなるように制御できる。
【００５５】
図１０は、図８に示す第２実施形態に係る半導体レーザの変形例２を示す。変形例２では、変形例１とは逆に、高抵抗膜５３ｂを円柱形状の膜とし、高抵抗膜５３ｂの直径を、高反射膜（ＨＲ）側に向かうにしたがって増大させる配置構成とする。これにより、低反射膜（ＬＲ）側での抵抗分布層５３の抵抗値が相対的に低くなり、低反射膜（ＬＲ）側で活性層１１に流れ込む電流量が相対的に多くなる。
【００５６】
具体的には、抵抗分布層５３を共振器方向に４つの領域に分割し、低反射膜（ＬＲ）側から高反射膜（ＨＲ）側に向かって、それぞれ領域１、領域２、領域３、領域４とする。各領域で、Ｚｎをドープしたｐ型低抵抗のＩｎＰ膜５３ａと、Ｆｅをドープした高抵抗のＩｎＰ膜５３ｂとの体積比を異ならせ、低反射膜（ＬＲ）側で低抵抗膜５３ａの占める割合が高くなるようにする。図１０に示す例で、各領域の周期と円柱パターンの直径は以下のとおりである。
領域１：すべてｐ型ＩｎＰ
領域２：周期４μｍ、円柱パターンの直径１μｍ
領域３：周期３．５μｍ、円柱パターンの直径１．５μｍ
領域４：周期３μｍ、円柱パターンの直径２μｍ
変形例２においても、変形例１と同様に、高抵抗ＩｎＰ膜５３ｂの直径が、ＩｎＰにおけるホールの水平方向への拡散長（約５μｍ）を超えないように留意する。
【００５７】
図１０に示す抵抗分布層５３の形成方法としては、まず、第１の光閉じ込め（ＳＣＨ）層１２ａの全体にわたって、たとえばＺｎがドープされた低抵抗のｐ型ＩｎＰ膜５３ａを形成する。次に、ＳｉＯ２　などの誘電体によりマスクパターンを形成し、マスクを介して、エッチングにより、低抵抗のｐ型ＩｎＰ膜５３ａに円柱溝を形成する。円柱溝の直径は、高反射膜（ＨＲ）側に向かうほど大きくなる。その後、円柱溝の中に、Ｆｅドープの高抵抗ｐ型ＩｎＰ５３ｂを、低抵抗膜５３ａの高さとそろうまで埋め込み成長させる。そして、マスクを除去し、ｐ型クラッド層１８およびコンタクト層１９を形成し、対向する端面にそれぞれ高反射膜３４と低反射膜３３を形成する。これにより、簡単な工程および構成で、低反射膜（ＬＲ）側に流れる電流が高反射膜側に比較して多くなるように制御することが可能になる。
【００５８】
なお、図９に示す変形例１でも、図１０に示す変形例２でも、抵抗分布層５３を複数領域に分割することなく、円柱パターンの直径が低反射膜（ＬＲ）側から高反射膜（ＨＲ）側に向けて連続的に変化する構成としてもよい。また、形状も円柱、ストライプに限らず、任意の幾何学形状をとることができる。
（付記１）　互いに対向する第１端面と第２端面の間に延びる活性層と、前記活性層を挟む第１および第２の光閉じ込め層と、前記第１の導電型の光閉じ込め層を介して前記活性層に電流を注入するための単一の電流注入電極と、前記第１の光閉じ込め層上で第１端面と第２端面の間に延びる抵抗分布層と、第１端面に位置する低反射膜と、第２端面に位置する高低反射膜とを備え、抵抗分布層は、第１端面側の電気抵抗が、第２端面側の電気抵抗に比較して相対的に低くなる抵抗分布を有することを特徴とする半導体レーザ。
（付記２）　前記抵抗分布層は、第１端面側の電気抵抗が、第２端面側の電気抵抗に比較して相対的に低くなるように、前記第１の端面と第２の端面の間で膜厚が変化することを特徴とする付記１に記載の半導体レーザ。
（付記３）　前記抵抗分布層は第１の導電型にドープされたクラッド層であり、第１の端面側での膜厚に比較して、第２の端面側での膜厚が厚くなることを特徴とする付記２に記載の半導体レーザ。
（付記４）　前記抵抗分布層は、第１の導電型にドープされた低濃度の第１抵抗分布層と、第１の導電型にドープされた高濃度の第２抵抗分布層とを含み、前記第１抵抗分布層は、前記第１端面と第２端面の間で、その膜厚が第２端面側で厚くなるように変化し、前記第２抵抗分布層は、前記第１端面と第２端面の間で、その膜厚が第１端面側で厚くなるように変化することを特徴とする付記２に記載の半導体レーザ。
（付記５）　前記抵抗分布層は、同一平面内に所定の幾何学関係で配置される低抵抗の第１膜と高抵抗の第２膜とで構成され、第１端面側での電気抵抗が、第２端面側での電気抵抗に比較して相対的に低くなるように、第１膜と第２膜が占める体積比が、第１端面と第２端面の間で変化することを特徴とする付記１に記載の半導体レーザ。
（付記６）　前記第１膜と第２膜は、第１端面と第２端面の間でストライプ状に交互に配置され、前記第１膜のストライプ幅が第１端面から第２端面にかけて次第に狭くなるように設定されることを特徴とする付記５に記載の半導体レーザ。
（付記７）　前記抵抗分布層は、第２膜の中に、円柱形状の第１膜が配置され、前記第１膜の直径が、前記第１端面から第２端面にかけてしだいに小さくなるように設定されることを特徴とする付記５に記載の半導体レーザ。
（付記８）　前記抵抗分布層は、第１膜の中に、円柱形状の第２膜が配置され、前記第２膜の直径が、前記第１端面から第２端面にかけてしだいに増大するように設定されることを特徴とする付記５に記載の半導体レーザ。
（付記９）　前記第２膜の寸法は、前記抵抗分布層におけるホールの水平方向の拡散長を超えないことを特徴とする付記６から８のいずれかに記載の半導体レーザ。
【００５９】
【発明の効果】
以上のように、共振器端面の反射率が非対称な半導体レーザにおいて、電流注入電極側でダブルへテロ構造に隣接する層を抵抗分布層とし、低反射膜側での電気抵抗値が、高反射膜側での電気抵抗値と比較して相対的に低くなるように構成する。この構成により、共振器方向に沿って低反射膜側により多くの電流を流すことが可能になる。
【００６０】
共振器端面の反射率が非対称な半導体レーザで単一の電流注入電極と電源を用いる場合でも、レーザ発振時に生じる空間的ホールバーニングに起因する光出射効率の低下を効果的に抑制できる。結果として、簡単な構成および工程で、高出力、高効率の半導体レーザが実現される。
【図面の簡単な説明】
【図１】本発明が適用される埋め込み型半導体レーザの光取り出し側からみた幅方向の断面図である。
【図２】本発明が適用されるリッジ型半導体レーザの光取り出し側から見た幅方向の断面図である。
【図３】本発明の第１実施形態に係る半導体レーザの共振器方向に沿った断面図である。
【図４】図３に示す半導体レーザの抵抗分布層の作成方法を説明するための図であり、図４（ａ）は平面図、図４（ｂ）は共振器方向に沿った断面図である。
【図５】図３に示す半導体レーザの変形例１を示す図である
【図６】図５の変形例１に示す半導体レーザの抵抗分布層の形成方法を説明するための図であり、図６（ａ）は平面図、図６（ｂ）は共振器方向に沿った断面図である。
【図７】本発明の第２実施形態に係る半導体レーザの共振器方向に沿った断面図である。
【図８】図７に示した半導体レーザの抵抗分布層の抵抗分布例を示す図であり、図８（ａ）は平面図、図８（ｂ）は共振器方向に沿った断面図である。
【図９】図８に示した抵抗分布層の変形例１を示す図であり、図９（ａ）は平面図、図９（ｂ）は共振器方向に沿った断面図である。
【図１０】図８に示した抵抗分布層の変形例２を示す図であり、図１０（ａ）は平面図、図１９（ｂ）は共振器方向に沿った断面図である。
【符号の説明】
１０　埋め込み型半導体レーザ
１１　活性層
１２ａ　第１の光閉じ込め（ＳＣＨ）層
１２ｂ　第２の光閉じ込め層（ＳＣＨ）層
１３、５３　抵抗分布層
１３ａ　低濃度ｐ型ＩｎＰ層（第１抵抗分布層）
１３ｂ　高濃度ｐ型ＩｎＰ層（第２抵抗分布層）
１４　電流注入電極
１５　ｎ型基板
１６　埋め込み層
１７　ブロッキング層
１８、２５　ｐ型クラッド層
１９、２３　ｐ型コンタクト層
２０　リッジ型半導体レーザ
２１　リッジ電極（電流注入電極）
２２　底部電極
２３　Ｐ型リッジ層
３３　第１端面
３４　第２端面
３３　低反射膜（ＬＲ）
３４　高反射膜（ＨＲ）
４１、４２　ＳｉＯ２　マスク
５３ａ　低抵抗ｐ型ＩｎＰ膜（第１膜）
５３ｂ　高抵抗ＩｎＰ膜（第２膜）
【図１】
2004111594.tif 000003
【図２】
2004111594.tif 000004
【図３】
2004111594.tif 000005
【図４】
2004111594.tif 000006
【図５】
2004111594.tif 000007
【図６】
2004111594.tif 000008
【図７】
2004111594.tif 000009
【図８】
2004111594.tif 000010
【図９】
2004111594.tif 000011
【図１０】
2004111594.tif 000012