(57)【要約】【課題】発熱素子が形成された半導体基板とこの半導体基板の一方の面に形成され発熱素子と電気的に接続されたバンプ電極とを備え、実装基板に搭載された半導体装置において、半導体装置の放熱性を向上させること。【解決手段】本発明では、半導体装置２０のバンプ電極６ａが形成された面２０ａにおける発熱素子８が形成された領域に対応する領域には、発熱素子８とは接続されていないダミーバンプ６ｂが設けられていることを特徴としている。それによって、半導体基板１に形成された発熱素子８から発生した熱の放熱経路は、バンプ電極６ａを介して実装基板９に放熱する経路に加えて、ダミーバンプ６ｂを介して実装基板９に放熱する経路を構築することができる。その結果、半導体装置２０の放熱性を向上させることができるため、熱による発熱素子８の特性変動を抑制することができる。【選択図】　　　　図１
2004022651.tif 000002
【特許請求の範囲】
【請求項１】
発熱素子が形成された半導体基板と当該半導体基板の一方の面に形成され前記発熱素子と電気的に接続されたバンプ電極とを備えた半導体装置において、
前記半導体基板の一方の面における前記発熱素子が形成された領域と対応する領域に、前記発熱素子とは接続されていないダミーバンプを設けたことを特徴とする半導体装置。
【請求項２】
発熱素子が形成された半導体基板と当該半導体基板の一方の面に形成され前記発熱素子と電気的に接続されたバンプ電極とを備え、実装基板に搭載された半導体装置において、
前記半導体基板の一方の面における前記発熱素子が形成された領域と対応する領域に、前記発熱素子とは接続されていないダミーバンプを設けたことを特徴とする半導体装置。
【請求項３】
前記実装基板における前記ダミーバンプと対応する領域には放熱手段が設けられていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記ダミーバンプは、その周囲を覆うように配置されたダミーバンプ用配線により接続されていることを特徴とする請求項１乃至３の何れか１つに記載の半導体装置。
【請求項５】
前記ダミーバンプ用配線の角部には面取りが施されていることを特徴とする請求項１乃至４の何れか１つに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発熱素子が形成された半導体基板とこの半導体基板の一方の面に形成され発熱素子と電気的に接続されたバンプ電極とを備え、実装基板に搭載された半導体装置に関するものである。
【０００２】
【従来技術】
この種の半導体装置として、チップとパッケージのサイズがほぼ等しくなるＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）構造の半導体装置が知られている。このＣＳＰ構造を、例えば電力素子のような比較的大電流を流す半導体装置に適用した場合を図６乃至図８に示す。
【０００３】
図６及び図７に示されるように、半導体装置２０は、半導体基板１の表面側にアルミ電極等からなり、同一の電位（例えば、ソース電位あるいはドレイン電位）を扱う複数のソースパッド２ａ及びドレインパッド２ｂを有しており、これらソースパッド２ａ及びドレインパッド２ｂの上面側にはソースパッド２ａ及びドレインパッド２ｂの中央部分が露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３が形成されている。
【０００４】
そして、ＣＳＰ構造を構成するように、このパッシベーション膜３の上面側には、ソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するようにポリイミド系樹脂よりなる絶縁膜４が形成されている。
【０００５】
また、絶縁膜４上には、ソースパッド２ａ及びドレインパッド２ｂと後述する電極６とを電気的に接続する再配線５が各々形成され、各再配線５上の所定箇所には電極６が設定されている。そして、半導体基板１の表面全体には、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂等からなる保護膜としての封止膜７が電極６を覆うように形成されている。
【０００６】
さらに、封止膜７の上端面は切削研磨されて電極６の端面が露出され、この露出された電極６上には、外部接続端子であるバンプ電極６ａが設けられている。
【０００７】
【発明が解決しようとする課題】
ここで、半導体基板１の表面に、パワートランジスタなどの発熱素子（領域８で示す）を形成した場合を検討する。この発熱素子８は、ソースパッド２ａ及びドレインパッド２ｂ、再配線５及び電極６を介してバンプ電極６ａと電気的に接続され、外部と接続されることとなる。
【０００８】
そして、図８に示されるように、半導体装置２０は、実装基板９上の配線やパッド等（図示せず）に各バンプ電極６ａが接続するように、実装基板９上に位置決されて搭載され、加熱によりバンプ電極６ａを溶融することにより実装基板９に実装されている。また、半導体装置２０の実装後には、バンプ電極６ａを衝撃や疲労等から保護する目的で、半導体装置２０と実装基板９との間に熱硬化性樹脂等からなるアンダーフィル１０を充填している。
【０００９】
しかしながら、従来では、半導体装置２０の面２０ａにおいて、バンプ電極６ａは発熱素子８の周辺領域に対応するように配置されており、発熱素子８の形成領域上の大部分と実装基板９との間にはアンダーフィル１０のみが介在されている。
【００１０】
その結果、半導体基板１に形成された発熱素子８から発生した熱の放熱経路は、バンプ電極６ａを介して実装基板９へ放熱される経路しか存在しないため、半導体装置２０の放熱性は悪く、熱により発熱素子８や周辺素子の特性が変動してしまうという問題がある。特に、熱のこもりやすい発熱素子８の中心部でこの問題は顕著となる。
【００１１】
そこで、本発明の目的は、上記問題点に鑑み、発熱素子が形成された半導体基板とこの半導体基板の一方の面に形成され発熱素子と電気的に接続されたバンプ電極とを備え、実装基板に搭載された半導体装置において、半導体装置の放熱性を向上させることにある。
【００１２】
【課題を解決するための手段】
請求項１に記載の半導体装置は、発熱素子が形成された半導体基板とこの半導体基板の一方の面に形成され発熱素子と電気的に接続されたバンプ電極とを備えた半導体装置において、半導体基板の一方の面における発熱素子が形成された領域と対応する領域に、発熱素子とは接続されていないダミーバンプを設けたことを特徴としている。尚、上記半導体装置は、請求項２に記載のように、実装基板に搭載されている。
【００１３】
請求項１または２に記載の発明によれば、半導体基板の一方の面における発熱素子が形成された領域と対応する領域には、発熱素子とは接続されていないダミーバンプが設けられているため、発熱素子から発生した熱の放熱経路は、バンプ電極を介して実装基板に放熱する経路に加えて、ダミーバンプを介して実装基板に放熱する経路を構築することができる。その結果、半導体装置の放熱性を向上させることができるため、熱による発熱素子の特性変動を抑制することができる。
【００１４】
請求項３に記載の半導体装置は、実装基板におけるダミーバンプと対応する領域には放熱手段が設けられていることを特徴としている。
【００１５】
請求項３に記載の発明によれば、実装基板におけるダミーバンプと対応する領域には放熱手段が設けられているため、発熱素子から発生した熱を、ダミーバンプから実装基板に設けられた放熱手段を介して外部に放熱させることができる。その結果、半導体装置の放熱性を向上させることができるため、熱による発熱素子の特性変動を一層抑制することができる。
【００１６】
請求項４に記載の半導体装置は、ダミーバンプは、その周囲を覆うように配置されたダミーバンプ用配線により接続されていることを特徴としている。
【００１７】
請求項４に記載の発明によれば、ダミーバンプはその周囲を覆うように配置されたダミーバンプ用配線により接続されているため、このダミーバンプ用配線により発熱素子から発生する熱を放熱させることができる。その結果、半導体装置の放熱性を向上させることができるため、熱による発熱素子の特性変動を一層抑制することができる。
【００１８】
さらに、請求項５に記載のように、ダミーバンプ用配線の角部に面取りを施すと好ましい。
【００１９】
【発明の実施の形態】
以下、本発明の半導体装置をＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）構造の半導体装置に適用した一実施形態を、図面に従って説明する。尚、本実施形態では、このＣＳＰ構造を、例えば電力素子のような比較的大電流を流す半導体装置に適用している。
【００２０】
図１には、本発明の一実施形態における半導体装置２０の平面構造を示し、図２には図１のＡ―Ａ線に沿う断面図を示す。また、図３には図２に示す半導体装置２０を実装基板９に実装させた状態を示し、図４には半導体装置２０の製造方法を示す。尚、図１では封止膜７を省略して図示している。
【００２１】
まず、図１及び図２に示されるように、本実施形態の半導体装置２０は、半導体基板１の表面側にアルミ電極等からなり、同一の電位（例えば、ソース電位あるいはドレイン電位）を扱う複数のソースパッド２ａ及びドレインパッド２ｂを有しており、これらソースパッド２ａ及びドレインパッド２ｂの上面側にはソースパッド２ａ及びドレインパッド２ｂの中央部分が露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３が形成されている。
【００２２】
そして、ＣＳＰ構造を構成するように、このパッシベーション膜３の上面側には、ソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するとともに、後述する電極６の下方に位置するようにポリイミド樹脂等からなる絶縁膜４が形成されている。
【００２３】
また、絶縁膜４上には、ソースパッド２ａ及びドレインパッド２ｂと後述する電極６とを電気的に接続する再配線５が各々形成され、各再配線５上の所定箇所には電極６が設定されている。そして、半導体基板１の表面全体には、例えばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂等からなる封止膜７が電極６を覆うように形成されている。
【００２４】
また、封止膜７の上端面は切削研磨されて電極６の端面が露出され、この露出された電極６上には外部接続端子であるバンプ電極６ａが設けらている。
【００２５】
また、半導体基板１の表面には、パワートランジスタなどの発熱素子（領域８で示す）が形成されており、この発熱素子８は、ソースパッド２ａ及びドレインパッド２ｂ、再配線５及び電極６を介してバンプ電極６ａと電気的に接続され、外部と接続されることとなる。
【００２６】
さらに、半導体装置２０のバンプ電極６ａが形成された面２０ａにおける発熱素子８が形成された領域に対応する領域には、発熱素子８とは接続されていないダミーバンプ６ｂが設けられている。尚、半導体基板１とダミーバンプ６ｂとの間には、パッシベーション膜３、絶縁膜４、ダミーバンプ用再配線５ａ、電極６が介在している。
【００２７】
そして、図３に示されるように、本実施形態の半導体装置２０は、実装基板９上の配線やパッド等（図示せず）に各バンプ電極６ａが接続するように、実装基板９上に位置決めされて搭載され、加熱によりバンプ電極６ａ及びダミーバンプ６ｂを溶融することにより実装基板９に実装されている。
【００２８】
ここで、本実施形態では、実装基板９におけるダミーバンプ６ｂと対応する領域には、放熱手段としての放熱用配線９ａが設けられており、この放熱用配線９ａは、実装基板９における半導体装置２０が搭載される面から当該面とは反対側の面まで貫通するように設けられている。
【００２９】
また、半導体装置２０の実装後には、バンプ電極６ａを衝撃や疲労等から保護する目的で、半導体装置２０と実装基板９との間に熱硬化性樹脂等からなるアンダーフィル１０を充填している。
【００３０】
ここで、図４を参照して、本実施形態の半導体装置２０の製造工程について説明する。
【００３１】
まず、図４（ａ）に示されるように、半導体基板１の表面にパワートランジスタ等の発熱素子８を形成する。次に、半導体基板１の表面側にアルミ電極等からなる複数のソースパッド２ａ及びドレインパッド２ｂを設けて、これらソースパッド２ａ及びドレインパッド２ｂの上面側に、ソースパッド２ａ及びドレインパッド２ｂの中央部が露出するように、酸化シリコンあるいは窒化シリコン等からなる絶縁膜をパッシベーション膜３として形成する。次に、このパッシベーション膜３の上面側に、ソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するとともに、後述する電極６の下方に位置するようにポリイミド樹脂等からなる絶縁膜４を形成する。尚、この絶縁膜４は、例えば半導体装置１の表面側全面にポリイミド系樹脂を塗布硬化させた後に、所定のレジストパターンを用いて絶縁パターニングを施すことで形成される。
【００３２】
続いて、レジスト剥離後、図４（ｂ）に示されるように、絶縁膜４に形成された開口部を介して露出されるソースパッド２ａ及びドレインパッド２ｂ上に、銅あるいはアルミ等からなる再配線５を各々形成するとともに、発熱素子８と対応する位置に形成された絶縁膜４上にダミーバンプ用再配線５ａを形成する。これら再配線５及びダミーバンプ用再配線５ａは、例えば、導体層用のフォトレジストを塗布硬化させ、フォトリソグラフィ技術により所定形状の開口を有するパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。
【００３３】
続いて、図４（ｃ）に示されるように、各再配線５及びダミーバンプ用再配線５ａ上の所定箇所に、良好な導電特性を備える銅あるいははんだ等からなる電極６を設ける。この電極６は、例えば、電極形成用のフォトレジストを塗布硬化させた後、再配線５及びダミーバンプ用再配線５ａの所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。
【００３４】
続いて、図４（ｄ）に示されるように、半導体基板１の表面全体に、例えばエポキシ樹脂を塗布した後に硬化させて、電極６を覆うように封止膜７を形成する。
【００３５】
続いて、図４（ｅ）に示されるように、封止膜７の上端面を切削研磨して電極６の端面を露出させ、この露出した領域にはんだ等などからなるバンプ電極６ａを形成する。また、これと同時に、封止膜７の表面における発熱素子８が形成された領域に対応する領域に、発熱素子８とは接続されていないダミーバンプ６ｂを形成することによって、図２に示すような半導体装置２０が完成する。
【００３６】
ところで、上述のように、半導体基板１の表面にパワートランジスタなどの発熱素子８が形成される場合、従来では、半導体装置２０の面２０ａにおいて、バンプ電極６ａは発熱素子８の周辺領域に対応するように配置されており、発熱素子８の形成領域上の大部分と実装基板９との間にはアンダーフィル１０のみが介在されていた。
【００３７】
その結果、半導体基板１に形成された発熱素子８から発生した熱の放熱経路は、バンプ電極６ａを介して実装基板９へ放熱される経路しか存在しないため、半導体装置２０の放熱性は悪く、熱により発熱素子８や周辺素子の特性が変動してしまうという問題があった。特に、熱のこもりやすい発熱素子８の中心部でこの問題は顕著となる。
【００３８】
そこで、本実施形態では、図１乃至図３に示されるように、半導体装置２０のバンプ電極６ａが形成された面２０ａにおける発熱素子８が形成された領域に対応する領域には、発熱素子８とは接続されていないダミーバンプ６ｂが設けられていることを特徴としている。尚、本実施形態では、図１に示されるように、半導体装置２０のバンプ電極６ａが形成された面２０ａに４つのダミーバンプ６ｂを設けている。
【００３９】
それによって、半導体基板１に形成された発熱素子８から発生した熱の放熱経路は、バンプ電極６ａを介して実装基板９に放熱する経路に加えて、ダミーバンプ６ｂを介して実装基板９に放熱する経路を構築することができる。その結果、半導体装置２０の放熱性を向上させることができるため、熱による発熱素子８の特性変動を抑制することができる。
【００４０】
また、このダミーバンプ６ｂは、外部電極端子であるバンプ電極６ａと同時に形成することができるため、工程数が増加することなく半導体装置２０の放熱性を向上させることができる。
【００４１】
さらに、本実施形態では、図３に示されるように、実装基板９におけるダミーバンプ６ｂと対応する領域には、実装基板９における半導体装置２０が搭載される面から当該面とは反対側の面まで貫通するように放熱手段としての放熱用配線９ａが設けられている。
【００４２】
それによって、発熱素子８から発生した熱を、ダミーバンプ６ｂから実装基板９に設けられた放熱用配線９ａを介して外部に放熱させることができるため、半導体装置２０の放熱性を向上させることができ、熱による発熱素子８の特性変動を一層抑制することができる。
【００４３】
尚、本発明は、上記実施形態に限られるものではなく、様々な態様に適用可能である。
【００４４】
例えば、上記実施形態では、複数のダミーバンプ６ｂに対して個々のダミーバンプ用再配線５ａを配置したが、これに限られるものではなく、図５に示されるように、ダミーバンプ用配線５ａを複数のダミーバンプ６ｂの周囲を覆うように配置してもよい。それにより、ダミーバンプ用配線５ａの面積が大きくなるため、発熱素子８から発生した熱の放熱性を向上させることができ、発熱素子８の特性変動を一層抑制することができる。この場合、ダミーバンプ用配線５ａの角部に面取りを施すと好ましい。
【００４５】
また、上記実施形態では、発熱素子８上に球形状のダミーバンプ６ｂを４つ設けた例について説明したが、これに限られるものではなく、ダミーバンプ６ｂの形状及び数は上記実施形態に限定されるものではない。また、ダミーバンプ６ｂの外形サイズや形状をバンプ電極６ａと同じにする必要はない。
【００４６】
また、上記実施形態では、パッシベーション膜３の上面側にソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するように絶縁膜４を形成したが、この絶縁膜４は必ず必要なものではなく、絶縁膜４をパッシベーション膜３で代用させるようにしてもよい。この場合、再配線５や封止膜７はパッシベーション膜３上に形成されることになる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の平面構造を示す図である。
【図２】図１のＡ―Ａ線に沿う断面図である。
【図３】図２に示す半導体装置を実装基板に実装させた状態を示す図である。
【図４】（ａ）から（ｅ）は、本実施形態の半導体装置の製造方法を示す図である。
【図５】その他の実施形態を示す図である。
【図６】従来技術の半導体装置の平面構造を示す図である。
【図７】図６のＢ―Ｂ線に沿う断面図である。
【図８】図７に示す半導体装置を実装基板に実装させた状態を示す図である。
【符号の説明】
１…半導体基板、
２ａ…ソースパッド、
２ｂ…ドレインパッド、
３…パッシベーション膜、
４…絶縁膜、
５…再配線、
５ａ…ダミーバンプ用再配線、
６…電極、
６ａ…バンプ電極、
６ｂ…ダミーバンプ、
７…封止膜、
８…発熱素子、
９…実装基板、
９ａ…放熱用配線（放熱手段）、
１０…アンダーフィル、
２０…半導体装置、
２０ａ…半導体基板の表面。
【図１】
2004022651.tif 000003
【図２】
2004022651.tif 000004
【図３】
2004022651.tif 000005
【図４】
2004022651.tif 000006
【図５】
2004022651.tif 000007
【図６】
2004022651.tif 000008
【図７】
2004022651.tif 000009
【図８】
2004022651.tif 000010