(57)【要約】【課題】単一のエネルギー蓄積素子及び比較的少ない数の素子で画面状態によって導通されるピクセルの数に関係なく向上した電力回収効率を有するＰＤＰの電力回収装置及び方法を提供する。【解決手段】プラズマディスプレイパネル駆動システムの電力回収装置において、所定のスイッチングシーケンスによって導通されるピクセルに所定の供給電源を供給するための第１閉回路と、前記第１閉回路によって充電されたピクセルから放電されるエネルギーを単一のエネルギー蓄積素子を通じて回収するための第２閉回路と、前記エネルギー蓄積素子に貯蔵されたエネルギーを所定のスイッチングシーケンスによって導通されるピクセルに遷移させるための第３閉回路を含む。【選択図】　　　図３
2004013154.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネル駆動システムの電力回収装置において、
所定のスイッチングシーケンスによって導通されるピクセルに所定の供給電源を供給するための第１閉回路と、
前記第１閉回路によって充電されたピクセルから放電されるエネルギーを単一のエネルギー蓄積素子を通じて回収するための第２閉回路と、
前記エネルギー蓄積素子に貯蔵されたエネルギーを所定のスイッチングシーケンスによって導通されるピクセルに遷移させるための第３閉回路を含むことを特徴とするプラズマディスプレイパネルの電力回収装置。
【請求項２】
前記エネルギー蓄積素子はインダクタを含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの電力回収装置。
【請求項３】
エネルギー回収モードの実行前に所定期間前記エネルギー蓄積素子にエネルギー回収モードと同じ方向に電流を供給するための第４閉回路をさらに含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの電力回収装置。
【請求項４】
前記第４閉回路は、
所定の供給電源−第１スイッチング手段−インダクタ−第３スイッチング手段−接地の閉回路よりなることを特徴とする請求項３に記載のプラズマディスプレイパネルの電力回収装置。
【請求項５】
前記エネルギー蓄積素子によって回収されたエネルギーを前記ピクセルに供給する前に所定期間保つための第５閉回路をさらに含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの電力回収装置。
【請求項６】
前記第５閉回路は、
接地−ピクセルに連結された第５スイッチング手段−ピクセルに連結された第４スイッチング手段−第２スイッチング手段−インダクタ−第３スイッチング手段−接地の閉回路よりなることを特徴とする請求項５に記載のプラズマディスプレイパネルの電力回収装置。
【請求項７】
前記第１閉回路は、
所定の供給電源を入力端子に連結し、所定のスイッチングシーケンスによって出力端子へ供給電源を出力するか否かをスイッチングする第１スイッチング手段と、
前記第１スイッチング手段の出力端子に共通的に第１端子を連結し、マトリックスよりなるピクセルをそれぞれの第２端子に連結し、所定のスイッチングシーケンスによって選択されたピクセルに電源供給及び放電をスイッチングする複数の第４スイッチング手段と、を含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの電力回収装置。
【請求項８】
前記第１、第４スイッチング手段は、各々ＭＯＳＦＥＴスイッチであることを特徴とする請求項７に記載のプラズマディスプレイパネルの電力回収装置。
【請求項９】
前記ＭＯＳＦＥＴスイッチはドレーン端子とソース端子間にボディーダイオードを含むことを特徴とする請求項８に記載のプラズマディスプレイパネルの電力回収装置。
【請求項１０】
前記第２閉回路は、
マトリックスよりなるピクセルから放電される電流を導通させるための第４スイッチング手段と、
前記第４スイッチング手段に連結され、電力回収モードで前記ピクセルから放電される電流の導通をスイッチングする第２スイッチング手段と、
前記第２スイッチング手段に連結され、前記ピクセルから放電されるエネルギーを蓄積するエネルギー蓄積素子と、
前記エネルギー蓄積素子及び接地に連結されて電力回収モードで接地への回路連結をスイッチングする第３スイッチング手段と、を含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの電力回収装置。
【請求項１１】
前記第２ないし第４スイッチング手段は各々ＭＯＳＦＥＴスイッチであることを特徴とする請求項１０に記載のプラズマディスプレイパネルの電力回収装置。
【請求項１２】
前記ＭＯＳＦＥＴスイッチはドレーン端子とソース端子間にボディーダイオードを含むことを特徴とする請求項１１に記載のプラズマディスプレイパネルの電力回収装置。
【請求項１３】
前記エネルギー蓄積素子はインダクタを含むことを特徴とする請求項１０に記載のプラズマディスプレイパネルの電力回収装置。
【請求項１４】
前記第３閉回路は、
接地−第１ダイオード−エネルギー蓄積素子−第２ダイオード−第４スイッチング手段−ピクセル−接地の閉回路よりなり、マトリックスよりなる前記ピクセルのうち前記第４スイッチング手段で導通させたピクセルに前記エネルギー蓄積素子に貯蔵されたエネルギーを遷移させることを特徴とする請求項１に記載のプラズマディスプレイパネルの電力回収装置。
【請求項１５】
前記エネルギー蓄積素子はインダクタを含むことを特徴とする請求項１４に記載のプラズマディスプレイパネルの電力回収装置。
【請求項１６】
アドレス区間でピクセルの充／放電シーケンスをスイッチングするアドレスドライバを含むプラズマディスプレイパネル駆動システムの電力回収装置において、
所定の供給電源を入力端子に連結し、出力端子は前記アドレスドライバに連結される第１スイッチング手段と、
前記第１スイッチング手段の出力端子に第１端子を連結し、第２端子をエネルギー蓄積素子に連結して所定のシーケンスによって前記ピクセルから放電される電流または前記第１スイッチング手段から出力される電源の導通をスイッチングする第２スイッチング手段と、
前記第２スイッチング手段の第２端子と第３スイッチング手段の第１端子間に連結され、印加される電流によってエネルギーを蓄積するエネルギー蓄積素子と、
前記エネルギー蓄積素子に第１端子を連結し、接地に第２端子を連結する第３スイッチング手段と、
前記第２スイッチング手段の第２端子及び接地間に連結される第１ダイオードと、
前記第１スイッチング手段の出力端子及び前記第３スイッチング手段の第１端子に連結される第２ダイオードと、を含むことを特徴とするプラズマディスプレイパネルの電力回収装置。
【請求項１７】
前記エネルギー蓄積素子はインダクタを含むことを特徴とする請求項１６に記載のプラズマディスプレイパネルの電力回収装置。
【請求項１８】
前記第１ないし第３スイッチング手段は各々ＭＯＳＦＥＴスイッチであることを特徴とする請求項１６に記載のプラズマディスプレイパネルの電力回収装置。
【請求項１９】
前記第１ないし第３スイッチング手段のスイッチング制御シーケンスは、
前記第２、第３スイッチング手段は遮断し、前記第１スイッチング手段を導通させ、前記アドレスドライバによってスイッチングされるピクセルを充電させる第１モードと、
前記第１ないし第３スイッチング手段を導通させ、前記エネルギー蓄積素子に流れる電流は増加させる第２モードと、
前記第１スイッチング手段を遮断し、前記第２、第３スイッチング手段を導通させ、前記アドレスドライバによってスイッチングされるピクセルに充電されたエネルギーを前記エネルギー蓄積素子から回収する第３モードと、
前記第１スイッチング手段を遮断し、前記第２、第３スイッチング手段を導通させ、前記アドレスドライバによってスイッチングされる接地と閉回路を形成して回収されたエネルギーを保持する第４モードと、
前記第１ないし第３スイッチング手段を遮断し、第１ダイオード−エネルギー蓄積素子−第２ダイオード−アドレスドライバ−ピクセル（アドレスドライバによって導通されるピクセル）の経路を通じてピクセルに前記エネルギー蓄積素子に貯蔵されたエネルギーを伝達する第５モードと、を含むことを特徴とする請求項１６に記載のプラズマディスプレイパネルの電力回収装置。
【請求項２０】
プラズマディスプレイパネル駆動システムの電力回収方法において、
（ａ）所定のスイッチングシーケンスによって導通されるピクセルに所定の供給電源を供給するための第１モードを実行する段階と、
（ｂ）所定のスイッチングシーケンスによって前記ピクセルに所定の電圧を供給しつつエネルギー蓄積素子に流れる電流は増加させる第２モードを実行する段階と、
（ｃ）所定のスイッチングシーケンスによって前記充電されたピクセルから放電されるエネルギーをエネルギー蓄積素子を通じて回収する第３モードを実行する段階と、
（ｄ）所定のスイッチングシーケンスによって前記ピクセルの充／放電プロセスを終了し、前記エネルギー蓄積素子を通じて回収されたエネルギーを保持する第４モードを実行する段階と、
（ｅ）所定のスイッチングシーケンスによって前記エネルギー蓄積素子に貯蔵されたエネルギーを導通されるピクセルに遷移させる第５モードを実行する段階と、を含むことを特徴とするプラズマディスプレイパネルの電力回収方法。
【請求項２１】
前記エネルギー蓄積素子はインダクタを含むことを特徴とする請求項２０に記載のプラズマディスプレイパネルの電力回収方法。
【請求項２２】
プラズマディスプレイパネル駆動システムの電力回収装置設計方法において、
所定のスイッチングシーケンスによって導通されるピクセルに所定の供給電源による所定の電圧を供給するための第１閉回路を生成し、前記第１閉回路によって充電されたピクセルから放電されるエネルギーを単一のエネルギー蓄積素子を通じて回収するための第２閉回路を生成し、前記単一のエネルギー蓄積素子に貯蔵されたエネルギーを所定のスイッチングシーケンスによって導通されるピクセルに供給するための第３閉回路を生成すべく電力回収装置を設計することを特徴とするプラズマディスプレイパネルの電力回収装置設計方法。
【請求項２３】
エネルギー回収実行前に所定の期間前記エネルギー蓄積素子にエネルギー回収モードと同じ方向に電流を供給するための第４閉回路をさらに生成することを特徴とする請求項２２に記載のプラズマディスプレイパネルの電力回収装置設計方法。
【請求項２４】
前記エネルギー蓄積素子によって回収されたエネルギーを前記ピクセルに供給する前に所定の期間保持するための第５閉回路をさらに生成することを特徴とする請求項２２に記載のプラズマディスプレイパネルの電力回収装置設計方法。
【請求項２５】
エネルギー回収実行前に所定期間前記エネルギー蓄積素子にエネルギー回収モードと同じ方向に電流を供給するための第４閉回路及び前記エネルギー蓄積素子によって回収されたエネルギーを前記ピクセルに供給する前に所定の期間保持するための第５閉回路をさらに生成することを特徴とする請求項２２に記載のプラズマディスプレイパネルの電力回収装置設計方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はプラズマディスプレイパネル駆動装置及び方法に係り、特に単一のエネルギー蓄積素子及び比較的少ない数の素子で画面状態によって導通されるピクセル数に関係なく向上した電力回収効率を有するプラズマディスプレイパネルの電力回収装置及び方法に関する。
【０００２】
【従来の技術】
一般的にプラズマディスプレイパネル（ＰＤＰ）は、気体放電により生成されたプラズマを用いて文字または映像を表示する次世代平板ディスプレイ装置であって、ＰＤＰは大きさによって数十万個ないし数百万個以上のピクセルがマトリックス状に配列されている。
【０００３】
ＰＤＰの駆動シーケンスはリセット区間、アドレス区間及びサステイン区間に区分される。リセット区間は、全てのセルを放電させると同時に壁電荷を消去することによって表示履歴を消去する区間であり、アドレス区間はパネルの行／列電極の組合わせによってマトリックス構成によって放電セルを選択してアドレス放電を形成する区間であり、サステイン区間はスキャン区間に形成された放電セルの充／放電を電力回収と共に繰り返して実行しつつ画像を表示する区間である。
【０００４】
前記駆動シーケンスのうちアドレス区間及びサステイン区間では消費電力を低減するために電力回収回路を用いる。
【０００５】
従来の技術によるアドレス区間でのＰＤＰの電力回収装置は図１に示されたようである。
【０００６】
ＰＤＰにおいて、列電極は各々キャパシタンスＣａの負荷と仮定しうる。アドレス区間動作時に画像条件によって負荷は０においてｎＣａ（ｎ：行電極（アドレス電極）当りＯＮ状態ピクセルの数）の可変負荷として表示される。エネルギー蓄積素子であるキャパシタＣ１及びインダクタＬ１によるアドレス電力回収動作を次の通り４つのモードに分けられるが、それぞれのモードについて図２（Ａ）ないし（Ｈ）のスイッチングタイミング図及び波形図を参照して説明する。
（１）モード１（Ｍ１）
ＭＯＳＦＥＴスイッチＳ１が導通される直前にスイッチＳ４は導通されており、各アドレス電極の両端電圧Ｖｐ＝Ｖｏ（１）＝Ｖｏ（２）＝．．．＝Ｖｏ（ｎ）＝０に保たれている。ｔ０でスイッチＳ１が導通されればモード１の動作が始まる。モード１の区間にＣ１−Ｓ１−Ｄ１−Ｌ１−Ｓｕ（導通させるピクセル）−Ｃａ（導通させるピクセル）の経路にＬＣ共振回路が形成される。これにより、インダクタＬ１に共振電流が流れてアドレス電極電圧Ｖｐは高まる。ｔ１でインダクタＬ１の電流は０となり、Ｖｐは＋Ｖａとなる。
（２）モード２（Ｍ２）
ｔ１でスイッチＳ３が導通される。モード２の区間にＶｐは＋Ｖａに保たれ、各アドレス電極は画像条件によって壁電荷を形成する。
（３）モード３（Ｍ３）
ｔ２でスイッチＳ２が導通され、スイッチＳ１及びＳ３は遮断される。これにより、モード３区間にＣａ（導通させるピクセル）−Ｓｕ（導通させるピクセル）−Ｌ１−Ｄ２−Ｓ２−Ｃ１の経路にＬＣ共振回路が形成され、インダクタＬ１に共振電流が流れてＶｐは減少する。ｔ３でインダクタの電流は０Ａ、Ｖｐは０Ｖとなる。
（４）モード４（Ｍ４）
ｔ３においてスイッチＳ４が導通される。モード４区間にＶｐは０Ｖに保たれる。ｔ４においてスイッチＳ２及びＳ４が遮断され、Ｓ１が導通されれば次の週期が繰り返される。
【０００７】
前記回路において電力回収のためのインダクタＬ１の値は次のような式（１）によって決定する。
【０００８】
【数１】
2004013154.tif 000003
例えば、ｔ２＋ｔ４＝２００ｎｓ、Ｃａ＝６６．５ｐＦ、ｎ＝１２４８（ＨＤ（Ｈｉｇｈ−Ｄｅｔｉｎｉｔｉｏｎ）級の場合にアドレス電極数）である時、十分な電力回収のためのインダクタＬ１値は前記式（１）によれば１２．２ｎＨになるが、現実的に印刷回路基板（ＰＣＢ）の漏れインダクタンスなどを考慮すれば、具現可能なインダクタンス値は１００ｎＨ以下にし難い。インダクタＬ１を１００ｎＨ程度に設定すれば、図２（Ｈ）に示されたようにｎが大きい場合、Ｖｓｔほどの急な電圧変化が存在し、これによりアドレス電力回収ができない問題点があった。これを解決するためには、図１に示されたようなアドレス電力回収回路を複数個採用すべきであるが、これにより回路部品数が増加し、製造コストが上昇するだけでなく、信号線の数が増加してＰＣＢ設計が非常に複雑になる問題点があった。
【０００９】
【発明が解決しようとする課題】
本発明が解決しようとする技術的な課題は、前記問題点を解決するために電力回収回路のエネルギー蓄積素子としてインダクタだけを利用し、比較的少ない数の回路素子を適用して向上したエネルギー回収率を有するＰＤＰの電力回収装置及び方法を提供するところにある。
【００１０】
【課題を解決するための手段】
前記技術的課題を達成するために本発明に係るＰＤＰの電力回収装置は、ＰＤＰ駆動システムの電力回収装置において、所定のスイッチングシーケンスによって導通されるピクセルに所定の供給電源を供給するための第１閉回路と、前記第１閉回路によって充電されたピクセルから放電されるエネルギーを単一のエネルギー蓄積素子を通じて回収するための第２閉回路と、前記エネルギー蓄積素子に貯蔵されたエネルギーを所定のスイッチングシーケンスによって導通されるピクセルに遷移させるための第３閉回路を含むことを特徴とする。
【００１１】
前記技術的課題を達成するために本発明に係るＰＤＰのアドレスドライバ回路に適用される電力回収装置は、アドレス区間でピクセルの充／放電シーケンスをスイッチングするアドレスドライバを含むＰＤＰ駆動システムの電力回収装置において、所定の供給電源を入力端子に連結し、出力端子は前記アドレスドライバに連結される第１スイッチング手段と、前記第１スイッチング手段の出力端子に第１端子を連結し、第２端子をエネルギー蓄積素子に連結して所定のシーケンスによって前記ピクセルから放電される電流または前記第１スイッチング手段から出力される電源の導通をスイッチングする第２スイッチング手段と、前記第２スイッチング手段の第２端子と第３スイッチング手段の第１端子間に連結され、印加される電流によってエネルギーを蓄積するエネルギー蓄積素子と、前記エネルギー蓄積素子に第１端子を連結し、接地に第２端子を連結される第３スイッチング手段と、前記第２スイッチング手段の第２端子及び接地間に連結する第１ダイオードと、前記第１スイッチング手段の出力端子及び前記第３スイッチング手段の第１端子に連結される第２ダイオードと、を含むことを特徴とする。
【００１２】
前記他の技術的課題を達成するために本発明に係るＰＤＰのアドレスドライバ電力回収方法は、ＰＤＰ駆動システムの電力回収方法において、（ａ）所定のスイッチングシーケンスによって導通されるピクセルに所定の供給電源を供給するための第１モードを実行する段階と、（ｂ）所定のスイッチングシーケンスによって前記ピクセルに所定の電圧を供給しつつエネルギー蓄積素子に流れる電流は強める第２モードを実行する段階と、（ｃ）所定のスイッチングシーケンスによって前記充電されたピクセルから放電されるエネルギーをエネルギー蓄積素子を通じて回収する第３モードを実行する段階と、（ｄ）所定のスイッチングシーケンスによって前記ピクセルの充／放電プロセスを終了し、前記エネルギー蓄積素子を通じて回収されたエネルギーを保持する第４モードを実行する段階と、（ｅ）所定のスイッチングシーケンスによって前記エネルギー蓄積素子に貯蔵されたエネルギーを導通されるピクセルに遷移させる第５モードを実行する段階とを含むことを特徴とする。
【００１３】
【発明の実施の形態】
以下、添付した図面に基づき、本発明を詳細に説明する。
【００１４】
説明の便宜上、本発明に係る電力回収装置をＰＤＰのアドレスドライブ回路に適用して説明する。もちろん、本発明はＰＤＰのアドレスドライブ回路だけでなく、サステイン区間でのＰＤＰのＸ電極及びＹ電極ドライブ回路の電力回収にも適用可能なのはもちろんである。
【００１５】
図３は、本発明に係るＰＤＰの電力回収装置をアドレスドライブ回路１００に適用した構成図である。本発明に係る電力回収装置は単一のエネルギー蓄積素子のインダクタＬ２を用いる。これに対し、図１に示されたような従来の技術による電力回収装置ではエネルギー蓄積素子としてキャパシタＣ１とインダクタＬ１とを共に用いた。のみならず、従来の技術に比べてスイッチング素子の数が１つ減ったことが分かる。
【００１６】
以下、図４（Ａ）ないし（Ｆ）のスイッチング信号及び主要電圧、電流の波形図と、図５Ａないし図５Ｅのモード別の電流流れ図を参照して電力回収の具体的な動作原理をモード別に分けて説明する。
【００１７】
１）モード１
図５Ａに示されたように、モード１においてスイッチＳ５及びＳｕは導通されており、アドレス電極の電圧Ｖｐは＋Ｖａを保って選択されたアドレス電極（負荷はｎＣａ）に壁電荷を形成する。インダクタＬ２に流れる電流は０である。モード１の期間はＰＤＰのアドレス放電特性によって決定され、通常１．６ｕｓ以上である。
【００１８】
２）モード２
ｔ＝ｔ１においてスイッチＳ６、Ｓ７が導通する。Ｖｐは＋Ｖａを保ち、インダクタＬ２の電流ｉＬは傾度＋Ｖａ／Ｌ２と線形的に強まる。モード２の区間Ｄ＊Ｔｓ（ここで、Ｄはモード２区間のデューティ値であり、Ｔｓはモード１ないしモード５の１周期時間である）は画面条件によって変わる値に調節する。ｔ＝ｔ２においてインダクタＬ２電流ｉＬ（ｔ２）は式（２）のように表現される。
【００１９】
【数２】
2004013154.tif 000004
モード２ではエネルギー回収モードであるモード３の実行前にインダクタＬ２にエネルギー回収モードでの電流方向と同じ方向の初期遷移電流を供給してインダクタの慣性電流によってエネルギーの回収を円滑にする。
【００２０】
３）モード３
ｔ＝ｔ２においてスイッチＳ５が遮断される。それにより、図５Ｃに示されたように共振経路ｎＣａ−Ｓｕ−Ｓ６−Ｌ２−Ｓ７に沿って選択されたアドレス電極のピクセルに充電されたエネルギーがインダクタＬ２に遷移されて電力回収動作が開始される。この区間にインダクタＬ２の電流と電圧Ｖｐとは各々式（３）及び（４）のように表現される。
【００２１】
【数３】
2004013154.tif 000005
【００２２】
【数４】
2004013154.tif 000006
ここで、注目すべき点は、従来の技術による回路とは違ってｉＬ（ｔ２）の存在で、ｎが大きくてもモード２の区間を調節して実際に回路で具現可能なインダクタＬ２値（１００ｎＨ以上）としても電力回収が可能であるということである。
【００２３】
４）モード４
ｔ＝ｔ３においてスイッチＳｄが導通し、スイッチＳｕは遮断される。電圧Ｖｐは０に保たれ、インダクタＬ２電流ｉＬは図５Ｄに示されたようにＳｄ−Ｓｕ（ボディーダイオード）−Ｓ６−Ｌ２−Ｓ７の経路に流れ、この区間の間にｉＬ（ｔ３）は一定に保たれる。通常モード４の区間は高速アドレッシングのためにスイッチタイミングを小さく設定する。
【００２４】
５）モード５
ｔ＝ｔ４においてスイッチＳ６及びＳ７が遮断される。これにより、図５Ｅに示されたように共振経路Ｄ３−Ｌ２−Ｄ４−Ｓｕ−ｎＣａに沿ってインダクタＬ２に貯蔵されたエネルギーが選択されたアドレス電極に遷移される。この区間の間にインダクタＬ２電流ｉＬ及び電圧Ｖｐは式（５）及び（６）のように各々表現される。
【００２５】
【数５】
2004013154.tif 000007
【００２６】
【数６】
2004013154.tif 000008
ここで、ｉＬ（ｔ３）を適切に増加させると（すなわち、モード２の期間を延ばすことによって）、アドレス電極電圧Ｖｐが正確にＶａまで高まるべく設計できる。スイッチＳ５が導通すればモード１の動作を反復して次の周期動作が開始される。
【００２７】
このような動作によって単一エネルギー蓄積素子であるインダクタ及び比較的少ない数の回路素子を用いて画像条件（すなわち、導通されるピクセルの数（ｎ））に関係なく正確にＰＤＰの電力回収を実現可能にした。
【００２８】
例えば、ｔ２＋ｔ４＝２００ｎｓ．Ｃａ＝６６．５ｐＦ、ｎ＝１２４８（ＨＤ級の場合にアドレス電極数）である時、現実的に具現可能なインダクタンス値である約１００ｎＨに電力回収用インダクタＬ２を設定した時、Ｐｓｐｉｃｅ模擬実験の結果を図６ないし図８に示した。図６ないし図８からｎが大きな場合にもモード２の期間を延ばすことによって、アドレス電力回収が十分になされるということが分かる。
【００２９】
【発明の効果】
前述したように本発明によれば、電力回収装置のエネルギー蓄積素子として実際に具現可能な容量のインダクタだけを用いて電力回収装置を設計することによって、従来の技術に比べて電力回収回路の構成が簡単になって、導通されるアドレス電極数が増加されても電力回収を十分に実行でき、かつ１つの電力回収装置で複数のアドレスドライバ回路の電力回収を実現できて回路構成が簡単になり、ＰＣＢ設計が容易になる。
【００３０】
本発明は方法、装置、システム等として実行されうる。ソフトウェアで実行される時、本発明の構成手段は必然的に必要な作業を実行するコードセグメントである。プログラムまたはコードセグメントはプロセッサー判読可能媒体に貯蔵されるか、あるいは伝送媒体または通信網で搬送波と結合されたコンピュータデータ信号によって伝送されうる。プロセッサー判読可能媒体は情報を貯蔵または伝送できるいかなる媒体も含む。プロセッサー判読可能媒体の例としては、電子回路、半導体メモリ素子、ＲＯＭ、フラッシュメモリ、Ｅ２ＰＲＯＭ、フロッピー（登録商標）ディスク、光ディスク、ハードディスク、光ファイバ媒体、無線周波数（ＲＦ）網などがある。コンピュータデータ信号は電子網チャンネル、光ファイバ、空気、電子系、ＲＦ網のような伝送媒体上に伝播されうる如何なる信号も含まれる。
【００３１】
添付した図面に示されて説明された特定の実施例は単に本発明の例として理解され、本発明の範囲を限定するものではなく、本発明が属する技術分野で本発明に記述された技術的思想の範囲でも多様な他の変更ができるので、本発明は見られるか、あるいは記述された特定の構成及び配列に制限されないということは自明である。
【図面の簡単な説明】
【図１】従来の技術によるＰＤＰのアドレス電極電力回収装置の構成図である。
【図２】（Ａ）ないし（Ｈ）は、図１に適用される主要信号の波形図である。
【図３】本発明に係るＰＤＰの電力回収装置の構成図である。
【図４】（Ａ）ないし（Ｆ）は、本発明に適用されるＰＤＰ駆動スイッチングシーケンスに係る主要信号の波形図である。
【図５Ａ】本発明に係るＰＤＰの電力回収方法によるモード別電流の流れを示す図である。
【図５Ｂ】本発明に係るＰＤＰの電力回収方法によるモード別電流の流れを示す図である。
【図５Ｃ】本発明に係るＰＤＰの電力回収方法によるモード別電流の流れを示す図である。
【図５Ｄ】本発明に係るＰＤＰの電力回収方法によるモード別電流の流れを示す図である。
【図５Ｅ】本発明に係るＰＤＰの電力回収方法によるモード別電流の流れを示す図である。
【図６】本発明を適用したプラズマディスプレイ駆動システムでのモード２区間が小さい時に主要電圧／電流波形の模擬実験結果を示すグラフである。
【図７】本発明を適用したプラズマディスプレイ駆動システムでのモード２区間が中間程度の値である時、主要電圧／電流波形の模擬実験結果を示すグラフである。
【図８】本発明を適用したプラズマディスプレイ駆動システムでのモード２区間が大きい時、主要電圧／電流波形の模擬実験結果を示すグラフである。
【符号の説明】
１００　アドレスドライブ回路
【図１】
2004013154.tif 000009
【図２】
2004013154.tif 000010
【図３】
2004013154.tif 000011
【図４】
2004013154.tif 000012
【図５Ａ】
2004013154.tif 000013
【図５Ｂ】
2004013154.tif 000014
【図５Ｃ】
2004013154.tif 000015
【図５Ｄ】
2004013154.tif 000016
【図５Ｅ】
2004013154.tif 000017
【図６】
2004013154.tif 000018
【図７】
2004013154.tif 000019
【図８】
2004013154.tif 000020