(57)【要約】【課題】コイルの巻回数を１ターン以下とした場合において、直流重畳特性の向上と直流抵抗の低減とについて最大の効果が得られるインダクタを提供する。【解決手段】ＮｉＺｎフェライト製のＥＲ型コア１１の凹部１１ｂ内の側脚１１ａ，１１ａと中央脚１１ｃとの間にＵ字形のコイル１３（巻回数：３／４ターン）を挿入すると共に、ＮｉＺｎフェライト製のＩ型コア１２でＥＲ型コア１１の凹部１１ｂを閉鎖してＥＲ型コア１１とＩ型コア１２との突き合わせによって閉磁路を構成し、更に、コイル１３の端子１３ａ，１３ａをＩ型コア１２の切欠部１２ｂ，１２ｂに嵌め込み、Ｉ型コア１２の切欠部１２ｄに補助端子１４を取り付ける。【選択図】        図２
2004221474.tif 000002
【特許請求の範囲】
【請求項１】
磁性材からなる第１コア及び第２コアと、巻回数が１ターン以下であってＵ字形またはコ字形をなしている平板状のコイルとを備えており、前記第１コアと前記第２コアとを、両者間に前記コイルを収容した状態で突き合わせていることを特徴とするインダクタ。
【請求項２】
前記第１コアは、その辺縁部に設けた一対の側脚と、該側脚間に設けた中央脚とを有しており、前記側脚と前記中央脚との間に前記コイルが挿入されていることを特徴とする請求項１記載のインダクタ。
【請求項３】
前記第１コアの中央脚は、前記平板状のコイルの内側の形状よりも小さくかつ略同形状である断面を有することを特徴とする請求項２記載のインダクタ。
【請求項４】
前記第１コア及び第２コアの材料は、ＮｉＺｎフェライトであることを特徴とする請求項１〜３のいずれかに記載のインダクタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種の電子機器に使用されるインダクタに関し、特に、上側の第１コア（例えばＥＲ型コア）と下側の第２コア（例えばＩ型コア）とによって閉磁路が構成されるインダクタに関する。
【０００２】
【従来の技術】
パーソナルコンピュータに使用されるＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）に電力を供給する部材は、ＭＯＳ−ＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、インダクタ、コンデンサ及び制御回路を有するＤＣ−ＤＣコンバータである。ＤＣ−ＤＣコンバータに用いられるインダクタには種々のものが存在し、ＣＰＵの高速化に応じて、消費電流の増大に対応するための大電流化と、高周波領域での低損失化とがインダクタに要求されている。
【０００３】
図６は、従来のインダクタの構成例を示す分解斜視図である（例えば、特許文献１参照）。この従来のインダクタは、上側のＥＲ型コア４１と下側のＩ型コア４２とコイル４３と補助端子４４とから構成されている。
【０００４】
図６（ａ）に示すＥＲ型コア４１は、対向する一対の各辺に設けた外側脚４１ａ，４１ａに囲まれている凹部４１ｂの中央に円柱状の中央脚４１ｃを立設し、外側脚４１ａ，４１ａが設けられていない側の二辺を開口部４１ｄ，４１ｄとしている。図６（ｂ）に示すコイル４３は、絶縁被膜処理された平角導線を巻回してなるエッジワイズコイルであり、その巻き始めと巻き終わりとは絶縁被膜が剥がされ、はんだめっきされて更にＬ字状に変形されて端子４３ａ，４３ａを構成している。図６（ｃ）に示すＩ型コア４２は、一辺４２ａにコイル４３の並行的に突出する各端子４３ａ，４３ａを嵌め込む切欠部４２ｂ，４２ｂを設けており、一辺４２ａと対向する他辺４２ｃの中央には、断面がコ字形状である補助端子４４の取付け用の切欠部４２ｄを設けている。
【０００５】
ＥＲ型コア４１の凹部４１ｂにエッジワイズ巻きのコイル４３を収容すると共に、Ｉ型コア４２でＥＲ型コア４１の凹部４１ｂを閉鎖し、更に、Ｉ型コア４２に補助端子４４を取り付ける。ＥＲ型コア４１の中央脚４１ｃにコイル４３を嵌挿させた態様で、コイル４３を凹部４１ｂに収容し、ＥＲ型コア４１とＩ型コア４２とを突き合わせて閉磁路を構成している。この際、コイル４３の端子４３ａ，４３ａをＩ型コア４２の切欠部４２ｂ，４２ｂに嵌め込んでいる。なお、インダクタをプリント回路基板に実装する際の実装強度を得るために、補助端子４４が使用される。
【０００６】
【特許文献１】
特開平１０−２２３４５０号公報
【０００７】
【発明が解決しようとする課題】
ところで、ＤＣ−ＤＣコンバータのスイッチング周波数を上げた場合には、その上げた分だけコイルの巻回数を少なくすることができて、インダクタのインダクタンス値を下げることができる。コイルの巻回数を少なくした場合には、損失の主要因であるコイルの直流抵抗が低下し、また、コアの磁束密度も減らすことができて、インダクタに対する上述した要求（消費電流の増大に対応するための大電流化及び高周波領域での低損失化）を果たすことも容易となる。
【０００８】
現在のＤＣ−ＤＣコンバータにおけるスイッチング周波数は３００ｋＨｚであるが、最近の半導体パワーエレクトロニクスの進歩によって、５００〜６００ｋＨｚ程度の高周波化は実用化が近いと言われている。周波数が３００ｋＨｚである場合には、０．４〜０．５μＨ程度のインダクタンス値が必要であるため、コイルの巻回数は２ターンとなる。これに対して、周波数が５００〜６００ｋＨｚ程度になった場合、インダクタンス値は０．２〜０．２５μＨ程度で良く、コイルの巻回数を１ターン以下にすることが可能である。
【０００９】
ここで、従来例のように巻回数が１ターンより多い場合と巻回数が１ターン以下である場合とでは、最適なコイル及びコアの構造等が大きく異なる。従って、図６に示すような従来の構造では、巻回数を１ターン以下とした場合に最大の効果を得られないという問題がある。
【００１０】
本発明は斯かる事情に鑑みてなされたものであり、巻回数を１ターン以下とした場合において、直流重畳特性の向上と直流抵抗の低減とについての最大の効果が得られるインダクタを提供することを目的とする。
【００１１】
【課題を解決するための手段】
第１発明に係るインダクタは、磁性材からなる第１コア及び第２コアと、巻回数が１ターン以下であってＵ字形またはコ字形をなしている平板状のコイルとを備えており、前記第１コアと前記第２コアとを、両者間に前記コイルを収容した状態で突き合わせていることを特徴とする。
【００１２】
第１発明のインダクタにあっては、２分割される磁性材製の第１コア及び第２コアが、巻回数が１ターン以下であってその形状がＵ字形またはコ字形をなす平板状のコイルを包含するように突き合わされて閉磁路が構成される。コイルの巻回数が１ターン以下であるので、コイルの長さを短くすることができて損失となる直流抵抗成分が低減可能である。また、そのコイルの形状をＵ字形またはコ字形としているため、従来例のように平角導線をエッジワイズ巻きする必要がなくなり、銅板を単に打ち抜くだけでコイルを成形でき、コイルの作製コストの低減化を図れる。
【００１３】
第２発明に係るインダクタは、第１発明において、前記第１コアは、その辺縁部に設けた一対の側脚と、該側脚間に設けた中央脚とを有しており、前記側脚と前記中央脚との間に前記コイルが挿入されていることを特徴とする。
【００１４】
第２発明のインダクタにあっては、第１コアの辺縁部の一対の側脚と中央の中央脚との間にＵ字形またはコ字形のコイルを挿入している。磁束密度が最も高い中央脚の断面積を大きくとることができ、直流重畳特性の大幅な改善を図れる。
【００１５】
第３発明に係るインダクタは、第２発明において、前記第１コアの中央脚は、前記平板状のコイルの内側の形状よりも小さくかつ略同形状である断面を有することを特徴とする。
【００１６】
第３発明のインダクタにあっては、第１コアの中央脚の断面形状を、平板状のコイルの内側の形状よりも小さくかつ略同形状としている。よって、中央脚の断面積をより大きくすることができ、直流重畳特性の更なる改善を図れる。
【００１７】
第４発明に係るインダクタは、第１〜第３発明のいずれかにおいて、前記第１コア及び第２コアの材料は、ＮｉＺｎフェライトであることを特徴とする。
【００１８】
第４発明のインダクタにあっては、第１コア及び第２コアを何れも絶縁抵抗が大きいＮｉＺｎフェライトにて構成している。よって、Ｕ字形またはコ字形のコイルにおいて絶縁被膜処理を施しておく必要がなくなり、部材コストの低減化を図れる。
【００１９】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
（第１実施の形態）
図１は、本発明の第１実施の形態に係るインダクタの構成例を示す分解斜視図である。この第１実施の形態のインダクタは、上側のＥＲ型コア１と下側のＩ型コア２とコイル３と補助端子４とから構成されている。
【００２０】
図１（ａ）に示す第１コアとしてのＭｎＺｎフェライト製のＥＲ型コア１は、対向する一対の各辺に側脚１ａ，１ａが設けられており、側脚１ａ，１ａに囲まれている凹部１ｂの中央に円柱状の中央脚１ｃが立設されている。また、側脚１ａが設けられていない対向する一対の各辺は２箇所の開口部１ｄ，１ｄとなっている。
【００２１】
図１（ｂ）に示すコイル３は、絶縁被膜処理されているＵ字型の形状をなす（巻回数：１／２ターン）平板状のコイルである。コイル３の両端は、絶縁被膜が剥がされ、更にＬ字型に成形されてインダクタの端子３ａ，３ａを構成している。
【００２２】
図１（ｃ）に示す第２コアとしてのＮｉＺｎフェライト製のＩ型コア２は、一辺２ａにコイル３の並行的に突出する各端子３ａ，３ａを嵌め込む切欠部２ｂ，２ｂを設けており、一辺２ａと対向する他辺２ｃの中央には、断面がコ字形状である補助端子４の取付け用の切欠部２ｄを設けている。
【００２３】
ＥＲ型コア１の凹部１ｂ内の側脚１ａ，１ａと中央脚１ｃとの間にＵ字形のコイル３を挿入すると共に、Ｉ型コア２でＥＲ型コア１の凹部１ｂを閉鎖してＥＲ型コア１とＩ型コア２との突き合わせによって閉磁路を構成し、更に、Ｉ型コア２の切欠部２ｄに補助端子４を取り付ける。この際、コイル３の端子３ａ，３ａをＩ型コア２の切欠部２ｂ，２ｂに嵌め込んでいる。なお、インダクタをプリント回路基板に実装する際の実装強度を得るために、補助端子４が使用される。
【００２４】
（第２実施の形態）
図２は、本発明の第２実施の形態に係るインダクタの構成例を示す分解斜視図である。この第２実施の形態のインダクタは、上側のＥＲ型コア１１と下側のＩ型コア１２とコイル１３と補助端子１４とから構成されている。
【００２５】
図２（ｂ）に示すコイル１３は、上述した第１実施の形態のコイル３（図１（ｂ）参照）と同一の形状を有している。即ち、コイル１３は、絶縁被膜処理されているＵ字型の形状をなす（巻回数：１／２ターン）平板状のコイルであって、コイル１３の両端は、絶縁被膜が剥がされ、更にＬ字型に成形されてインダクタの端子１３ａ，１３ａを構成している。
【００２６】
図２（ｃ）に示す第２コアとしてのＮｉＺｎフェライト製のＩ型コア１２は、上述した第１実施の形態のＩ型コア２（図１（ｃ）参照）と同一の形状を有している。即ち、Ｉ型コア１２は、一辺１２ａにコイル１３の並行的に突出する各端子１３ａ，１３ａを嵌め込む切欠部１２ｂ，１２ｂを設けており、一辺１２ａと対向する他辺１２ｃの中央には、断面がコ字形状である補助端子１４の取付け用の切欠部１２ｄを設けている。
【００２７】
図２（ａ）に示す第１コアとしてのＭｎＺｎフェライト製のＥＲ型コア１１は、対向する一対の各辺に側脚１１ａ，１１ａが設けられており、側脚１１ａ，１１ａに囲まれている凹部１１ｂの中央には、Ｕ字形のコイル１３の内側の形状よりも小さくてその形状と略同形状をなす中央脚１１ｃが、側脚１１ａが設けられていない一方の一辺縁まで延在して立設されている。また、側脚１１ａが設けられていない一方の一辺には２箇所の幅狭の開口部１１ｄ，１１ｄが設けられ、側脚１１ａが設けられていない他方の一辺は幅広の開口部１１ｄとなっている。
【００２８】
ＥＲ型コア１１の凹部１１ｂ内の側脚１１ａ，１１ａと中央脚１１ｃとの間にＵ字形のコイル１３を挿入すると共に、Ｉ型コア１２でＥＲ型コア１１の凹部１１ｂを閉鎖してＥＲ型コア１１とＩ型コア１２との突き合わせによって閉磁路を構成し、更に、Ｉ型コア１２の切欠部１２ｄに補助端子１４を取り付ける。この際、コイル１３の端子１３ａ，１３ａをＩ型コア１２の切欠部１２ｂ，１２ｂに嵌め込んでいる。なお、インダクタをプリント回路基板に実装する際の実装強度を得るために、補助端子１４が使用される。
【００２９】
上述した第１，第２実施の形態のコイル３，１３は、絶縁被膜処理されている平角線を１／２ターンエッジワイズ巻きして作ることができる。あるいは、銅板をプレスしてＵ字形に打ち抜き、その後に絶縁被膜処理を施して、コイル３，１３を作製しても良い。
【００３０】
（第３実施の形態）
図３は、本発明の第３実施の形態に係るインダクタの構成例を示す分解斜視図である。この第３実施の形態のインダクタは、上側のＥＲ型コア２１と下側のＩ型コア２２とコイル２３と補助端子２４とから構成されている。
【００３１】
図３（ａ）に示す第１コアとしてのＮｉＺｎフェライト製のＥＲ型コア２１は、対向する一対の各辺に側脚２１ａ，２１ａが設けられており、側脚２１ａ，２１ａに囲まれている凹部２１ｂの中央には、直方体状の中央脚２１ｃが、側脚２１ａが設けられていない一方の一辺縁まで延在して立設されている。また、側脚２１ａが設けられていない一方の一辺には２箇所の幅狭の開口部２１ｄ，２１ｄが設けられ、側脚２１ａが設けられていない他方の一辺は幅広の開口部２１ｄとなっている。
【００３２】
図３（ｂ）に示すコイル２３は、絶縁被膜処理がなされていないコ字型の形状をなす（巻回数：１／２ターン）平板状のコイルであって、コイル２３の両端は、Ｌ字型に成形されてインダクタの端子２３ａ，２３ａを構成している。ＥＲ型コア２１の中央脚２１ｃは、コ字形のコイル２３の内側の形状よりも小さくてその形状と略同形状をなしている。ここで、コイル２３の材質である銅の腐食及び酸化の対策として、コイル２３の表面に半田コーティングすることが望ましい。
【００３３】
図３（ｃ）に示す第２コアとしてのＮｉＺｎフェライト製のＩ型コア２２は、上述した第１実施の形態のＩ型コア２（図１（ｃ）参照）と同一の形状を有している。即ち、Ｉ型コア２２は、一辺２２ａにコイル２３の並行的に突出する各端子２３ａ，２３ａを嵌め込む切欠部２２ｂ，２２ｂを設けており、一辺２２ａと対向する他辺２２ｃの中央には、断面がコ字形状である補助端子２４の取付け用の切欠部２２ｄを設けている。
【００３４】
ＥＲ型コア２１の凹部２１ｂ内の側脚２１ａ，２１ａと中央脚２１ｃとの間にコ字形のコイル２３を挿入すると共に、Ｉ型コア２２でＥＲ型コア２１の凹部２１ｂを閉鎖してＥＲ型コア２１とＩ型コア２２との突き合わせによって閉磁路を構成し、更に、Ｉ型コア２２の切欠部２２ｄに補助端子２４を取り付ける。この際、コイル２３の端子２３ａ，２３ａをＩ型コア２２の切欠部２２ｂ，２２ｂに嵌め込んでいる。なお、インダクタをプリント回路基板に実装する際の実装強度を得るために、補助端子２４が使用される。なお、第３実施の形態では、コア及びコイルの形状が、図１または図２に示すものと同じであっても良い。
【００３５】
上述した各実施の形態では、コイルをＥＲ型コアの中央脚と側脚との間に挿入させている。また、第２，第３実施の形態では、その中央脚の断面形状を、コイルの内側の形状よりも僅かに小さくかつ略同形状としている。従って、磁束密度が最も高い中央脚の断面積を大きくとることができ、直流重畳特性を大きく改善することができる。例えば、サイズ１３ｍｍ×１３ｍｍ×５ｍｍのインダクタにあって、直流重畳特性が決まる最小コア断面積を、１９．６ｍｍ２  （従来例）から３７．５ｍｍ２  （本発明）へ約２倍大きくすることができる。この結果、直流重畳特性を約２倍改善できることになる。
【００３６】
また、上述した第３実施の形態では、上下の第１コア及び第２コアが何れもＮｉＺｎフェライトにて構成されていて抵抗が大きいので、例えば半田コーティングされた銅板を打ち抜いてＵ字形またはコ字形のコイルを成形することが可能であり、平角導線のエッジワイズ曲げによりコイルを成形する従来例に比べて、より安価にコイルを作製することができる。
【００３７】
なお、上述した実施の形態では１台のＤＣ−ＤＣコンバータに対応すべく１個のコイルを設けたインダクタの構成例について説明したが、複数台のＤＣ−ＤＣコンバータを並列に接続して電力を供給するマルチフェーズ方式のコンバータに対応するように、本発明の複数のインダクタを一体化させるように構成することも可能である。図４，図５は、２フェーズ方式のＤＣ−ＤＣコンバータに上述した第２実施の形態（図２参照）を適用させた本発明のインダクタの構成例を示す分解斜視図である。図４，図５において、図２と同一部分には同一番号を付して、それらの説明を省略する。図４に示すインダクタは、２個のコイル１３，１３の４個の端子１３ａ全てがＥＲ型コア１１の同じ側から出ている構成であり、図５に示すインダクタは、一方のコイル１３の両端子１３ａ，１３ａと他方のコイル１３の両端子１３ａ，１３ａとがＥＲ型コア１１の異なる側から出ている構成である。図５に示すインダクタでは、実装バランスが良好であるため、補助端子１４は不要である。
【００３８】
【発明の効果】
以上詳述した如く、本発明では、コイルの巻回数を１ターン以下とした場合において、直流重畳特性の向上と直流抵抗の低減とについての最大の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に係るインダクタの構成例を示す分解斜視図である。
【図２】本発明の第２実施の形態に係るインダクタの構成例を示す分解斜視図である。
【図３】本発明の第３実施の形態に係るインダクタの構成例を示す分解斜視図である。
【図４】マルチフェーズ（２フェーズ）方式のＤＣ−ＤＣコンバータに適用させた本発明のインダクタの構成例を示す分解斜視図である。
【図５】マルチフェーズ（２フェーズ）方式のＤＣ−ＤＣコンバータに適用させた本発明のインダクタの構成例を示す分解斜視図である。
【図６】従来のインダクタの構成例を示す分解斜視図である。
【符号の説明】
１，１１，２１  ＥＲ型コア（第１コア）
２，１２，２２  Ｉ型コア（第２コア）
３，１３  コイル（Ｕ字形のコイル）
２３  コイル（コ字形のコイル）
４，１４，２４  補助端子
１ａ，１１ａ，２１ａ  側脚
１ｃ，１１ｃ，２１ｃ  中央脚
３ａ，１３ａ，２３ａ  端子
【図１】
2004221474.tif 000003
【図２】
2004221474.tif 000004
【図３】
2004221474.tif 000005
【図４】
2004221474.tif 000006
【図５】
2004221474.tif 000007
【図６】
2004221474.tif 000008