(57)【要約】【課題】液晶表示装置の製造時に使用するフォトマスクの枚数を削減する。【解決手段】液晶表示用配線基板５０の製造工程において、最初に、第１回路４４が第１基板４１上に形成され、第１回路４４を覆う層間絶縁層４５が形成され、該層間絶縁層４５の表面が撥水化される。次に、局所的な厚みが多段階であるレジストパターンが、ハーフトーン露光が可能なフォトマスクを用いて、層間絶縁層４５上に形成される。第４に、レジストパターンをマスクとして層間絶縁層４５がエッチングされ、該レジストパターンが除去される。最後に、層間絶縁層４５の凹所５２および貫通５３に導電材料が充填される。これによって、画素電極４６と第１回路４４とが立体的に重畳可能になり、かつ製造時に使用されるフォトマスクの枚数が削減される。【選択図】　　　図１
2004053957.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス方式の液晶表示装置に用いられる液晶表示用配線基板の製造方法であって、
島状の導電部品を少なくとも含み液晶表示装置の構成部品となる第１回路を、絶縁性を有する第１基板の一方面上に形成する工程と、
絶縁性を有し第１回路を覆う層間絶縁層を形成する工程と、
層間絶縁層の表面を撥水化する工程と、
局所的な厚みが多段階であるレジストパターンを、層間絶縁層上に形成する工程と、
レジストパターンをマスクとして層間絶縁層をエッチングして、凹所と凹所の底から第１回路に至る貫通孔とを層間絶縁層に形成する工程と、
レジストパターンを除去する工程と、
層間絶縁層の凹所および貫通孔に導電材料を充填して、画素電極およびコンタクトホール用導電部材を形成する工程とを含むことを特徴とする液晶表示用配線基板の製造方法。
【請求項２】
前記画素電極およびコンタクトホール用導電部材を形成する工程で充填される導電材料が、塗布型の導電材料であることを特徴とする請求項１記載の液晶表示用配線基板の製造方法。
【請求項３】
前記層間絶縁層が、アクリル樹脂材料から形成されており、
前記層間絶縁層の表面を撥水化する工程が、フッ素系ガスを用いるプラズマ処理を前記層間絶縁層の表面に施す工程であることを特徴とする請求項１または２記載の液晶表示用配線基板の製造方法。
【請求項４】
前記画素電極およびコンタクトホール用導電部材を形成する工程で充填される導電材料が、予め定める色に着色されており、かつ透明であることを特徴とする請求項１〜３のうちのいずれか１項記載の液晶表示用配線基板の製造方法。
【請求項５】
絶縁性を有する第１基板および第２基板と、
第１基板と第２基板との間に介在される液晶層と、
第１基板の液晶層側の面に配置され、島状の導電部品を少なくとも含む第１回路と、
絶縁性を有し第１回路を覆う層間絶縁層であって、層間絶縁層の液晶側表面の画素が形成されるべき部分に凹所が形成され、かつ、該凹所の底から該第１回路の導電部品まで達する貫通孔が形成されている層間絶縁層と、
層間絶縁層の貫通孔に充填される導電材料から形成されるコンタクトホール用導電部材と、
層間絶縁層の凹所に充填される導電材料から形成される画素電極と、
液晶層を挟んで画素電極と対向する対向電極とを含むことを特徴とする液晶表示装置。
【請求項６】
絶縁性を有する第１基板と、
第１基板の一方面に配置され、島状の導電部品を少なくとも含む第１回路と、
絶縁性を有し第１回路を覆う層間絶縁層であって、層間絶縁層の第１回路とは反対側の面に凹所が形成され、かつ、該凹所の底から該第１回路の導電部品まで達する貫通孔が形成されている層間絶縁層と、
層間絶縁層の貫通孔に充填される導電材料から形成されるコンタクトホール用導電部材と、
層間絶縁層の凹所に充填される導電材料から形成される島状の導電部品を少なくとも含む第２回路とを含むことを特徴とする配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置と、該液晶表示装置に用いられる液晶表示用配線基板の製造方法と、コンタクトホールを有し電子回路形成に用いられる配線基板とに関する。
【０００２】
【従来の技術】
従来から、液晶表示装置では、薄層トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：略称ＴＦＴ）をスイッチング素子に用いるアクティブマトリクス型の液晶表示装置が、広く用いられている。薄層トランジスタをスイッチング素子とするアクティブマトリクス型液晶表示装置では、透明なガラス基板の表面に薄層トランジスタを用いるアクティブマトリクス回路を形成した構成の液晶表示用配線基板、所謂アクティブマトリクス基板が使用される。アクティブマトリクス基板は、何枚ものフォトマスクを用い、フォトリソグラフィプロセスによる微細パターニングを繰返すことによって、製造されている。液晶表示装置の生産性および製造歩留まりの向上、ならびに液晶表示装置のコストダウンを図る観点に基き、フォトマスクの使用数の削減、つまりはフォトリソグラフィプロセスの削減が検討されてきている。
【０００３】
薄層トランジスタを用いるアクティブマトリクス型の液晶表示装置の低消費電力化および高輝度化を図る上では、液晶セルの光透過率を大きく改善するために、アクティブマトリクス基板の開口率を向上させることが必要である。開口率の向上の手法としては、液晶表示装置内の液晶セルに電界を与えるための画素電極を平坦な保護膜上に形成することによって、薄層トランジスタのゲート電極と画素電極とを立体的にオーバーラップさせる構成が知られている。この構成を有するアクティブマトリクス基板を用いる液晶表示装置では、８０％を超える高開口率が実現されている。このような高開口率のアクティブマトリクス基板の製造プロセスは、図１０（Ａ）〜図１５（Ｐ）に示すように行われる。
【０００４】
図１０（Ａ）〜図１５（Ｐ）は、アクティブマトリクス基板の製造工程において、製造中の液晶表示用配線基板の概略的な構成を示す断面図である。図１０（Ａ）〜図１５（Ｐ）の断面図は、Ｇ−Ｓ交差部１とＴＦＴ素子部２と画素部３と端子部４とを並べた模式的な断面構成部分を示す。Ｇ−Ｓ交差部１は、ゲート電極配線である走査線５とソース電極配線である信号線６とが交差すべき領域である。ＴＦＴ素子部２は、スイッチング素子である薄層トランジスタ７が配置されるべき領域である。画素部３は、画素電極８が配置されるべき領域である。端子部４は、外部端子９が設けられるべき領域である。外部端子９は、たとえば、走査線５と信号線６と薄層トランジスタ７とを含むマトリクス回路を外部と接続するための端子を含む。
【０００５】
先ず、図１０（Ａ）に示すように、ガラス基板１１の表面全体に、ゲート電極の元となる第１金属膜１２が成膜される。第１金属膜１２は、スパッタリング法などによって、クロム（Ｃｒ）、アルミニウム（Ａｌ）、およびタンタル（Ｔａ）等に代表される金属膜によって実現される。次に、第１金属膜１２の上に、フォトレジストが均一に塗布され、１枚目のフォトマスクを用いて該フォトレジストが露光されることによって、図１０（Ｂ）に示すような第１レジストパターン１３が形成される。次に、第１レジストパターン１３を用いて第１金属膜１２に対するエッチングを行うことによって、図１０（Ｃ）に示すように、走査線５と薄層トランジスタ７のゲート電極１４と外部端子９とがパターニングされる。エッチング後、第１レジストパターン１３は除去される。
【０００６】
次に、図１１（Ｄ）に示すように、ゲート絶縁膜１５とチャネル層の元になる第１半導体膜１６とオーミックコンタクト層の元になる第２半導体膜１７との３層が、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：化学気相堆積）法またはスパッタリング法などの手法で、走査線５、ゲート電極１４、および外部端子９の端子を覆うように、ガラス基板１１全体に連続積層成膜される。ゲート絶縁膜１５は、たとえば、窒化シリコン（ＳｉＮｘ）膜で実現される。第１半導体膜１６は、たとえば、アモルファス−シリコン（Ａ−Ｓｉ）膜で実現される。第２半導体膜１７は、たとえば、ｎ型不純物を高濃度にドープしたシリコン（ｎ＋−Ｓｉ）膜で実現される。
【０００７】
次にフォトレジストが第２半導体膜１７を覆うようにガラス基板１１全体に塗布され、２枚目のフォトマスクを用いて該フォトレジストが露光されることによって、図１１（Ｅ）に示す第２レジストパターン１８が形成される。第２レジストパターン１８が覆うのはＧ−Ｓ交差部１とＴＦＴ素子部２とであり、画素部３と端子部４とは覆わない。第２レジストパターン１８を用いて２層の半導体膜１６，１７に対するエッチングが行われると、図１１（Ｆ）に示すように、薄層トランジスタ７のチャネル層１９および薄層トランジスタ７のオーミックコンタクト層２０の２層が、島状にパターニングされる。
【０００８】
次に、第２レジストパターン８が除去され、図１２（Ｇ）に示すように、ソース電極およびドレイン電極の元になる第２金属膜２１が、オーミックコンタクト層２０を覆うようにガラス基板１１全体に成膜される。第２金属膜２１は、スパッタリング法等を用いて成膜されており、クロム、アルミニウム、およびタンタルに代表される金属膜によって実現される。その後、第２金属膜２１全面にフォトレジストが塗布され、３枚目のフォトマスクを用いて該フォトレジストが露光されることによって、図１２（Ｈ）に示すような第３レジストパターン２２が形成される。第３レジストパターン２２は、Ｇ−Ｓ交差部１とＴＦＴ素子部２とを覆うが、ＴＦＴ素子部２内のチャネル部となるべき部分と画素部３および端子部４とは覆わない。
【０００９】
次に、第３レジストパターンを用いて第２金属膜２１に対するエッチングが行われ、この結果、信号線６とソース・ドレイン電極膜とがパターニングされる。チャネル部には第３レジストパターン２２が形成されていないので、図１２（Ｉ）に示すように、ソース・ドレイン電極膜の一部およびオーミックコンタクト層２０の一部が除去される。このため、結果として、ソース・ドレイン電極膜のパターニングだけでなく、ソース・ドレイン電極分離パターニングが行われ、ソース・ドレイン電極膜がソース電極２３Ａとドレイン電極２３Ｂとに分離されることになる。さらに、チャネル層１９も部分的にエッチングされるため、チャネル層１９内のチャネル部の厚みを調整するチャネルエッチング加工が行われることになる。図１３（Ｊ）は、図１２（Ｉ）でソース・ドレイン電極分離パターニングおよびチャネルエッチング加工が行われた後、第３レジストパターン２２を除去した状態を示す。これによって、走査線５と信号線６と薄層トランジスタ７と外部端子９を含む下部マトリクス回路が完成する。
【００１０】
次に、図１３（Ｋ）に示すように、パッシベーション膜２４がスパッタリング法などによってガラス基板１１の全面に形成する。パッシベーション膜２４は、たとえば窒化シリコン（ＳｉＮｘ）などで形成される保護膜である。さらに図１３（Ｌ）に示すように、感光性アクリル系樹脂膜２５が、平坦化のために塗布される。
【００１１】
次に、４枚目のフォトマスクを用いて、図１４（Ｍ）に示すように、感光性アクリル系樹脂膜２５がパターニングされる。このパターニングによって、感光性アクリル系樹脂膜２５の一部分に、パッシベーション膜２４まで達する貫通孔２６が形成される。さらに、パターニングされた感光性アクリル系樹脂膜２５をマスクとして、図１４（Ｎ）に示すように、パッシベーション膜２４がエッチングされる。この結果、感光性アクリル系樹脂膜２５の表面からドレイン電極２３Ｂに達するコンタクトホール用の貫通孔２７が形成される。
【００１２】
次に、図１４（Ｏ）に示すように、感光性アクリル系樹脂膜２５の全面に、透明導電膜２８を、スパッタリング法などによって形成する。透明導電膜２８は、酸化インジウム錫（ＩＴＯ）または酸化錫（ＳｎＯ２）を用いて実現される。次いで、透明導電膜２８が、５枚目のフォトマスクを用いてパターニングされる。これによって、図１５（Ｐ）に示すように、画素電極８が形成される。ＴＦＴ素子部２では、薄層トランジスタ７と画素電極８とが、感光性アクリル系樹脂膜２５によって電気的に分離されつつ立体的にオーバーラップするように形成されている。これによって、高開口率のアクティブマトリクス基板３０が形成される。
【００１３】
以上述べた高開口率のアクティブマトリクス基板３０の製造工程では、図１０（Ｂ）、図１１（Ｅ）、図１２（Ｈ）、図１４（Ｍ）、および図１５（Ｐ）の各工程でそれぞれ相互に異なるフォトマスクを使用するため、製造工程全体で合計５枚のフォトマスクを使用する。フォトマスクの使用枚数の増大は、プロセス時間の長時間化および製造歩留まりの低下の要因となっている。
【００１４】
アクティブマトリクス基板の製造工程おいてフォトマスクの使用数を減少させることに関する先行技術として、たとえば、特開平５−３０３１１１号公報および特開２０００−２０６５７１号公報が挙げられる。
【００１５】
特開平５−３０３１１１号公報の先行技術では、先ず、基板上に透明導電膜が形成されてパターニングされる。透明導電膜は、画素電極としてばかりではなく、ゲート電極の下地層としても利用される。ゲート電極は、透明導電膜をパターニングして得られる下地層の上に電解メッキを施すことによって形成される。
【００１６】
特開２０００−２０６５７１号公報には、厚さが異なるレジストパターンを形成してパターニングを行うことによって、図１１（Ｅ）〜図１２（Ｉ）に示す工程を１枚のフォトマスクを利用して行う製造方法が示されている。特開２０００−２０６５７１号公報では、厚みが異なる部分を利用して２段階のエッチングを行い、フォトマスクの使用数を１枚減少させることを可能にしている。同様の手法は、Ｃ．Ｗ．Ｋｉｍ　ｅｔ　ａｌ．によってＳｉｄ　２０００　Ｄｉｇｅｓｔ第１００６〜１００９頁に記載されている「Ａ　Ｎｏｖｅｌ　Ｆｏｕｒ−Ｍａｓｋ−Ｃｏｕｎｔ　Ｐｒｏｃｅｓｓ　Ａｒｃｈｉｔｅｃｔｕｒｅ　ｆｏｒ　ＴＦＴ−ＬＣＤｓ」、および月刊ＦＰＤ　ｉｎｔｅｌｌｉｇｅｎｃｅの１９９５年５月号の第３１頁〜３５頁に記載されている「三国電子　ＩＰＳ　ＴＦＴ−ＬＣＤを２ＰＥＰで製造するプロセスを考案−ＴＦＴチャネル部分をハーフトーン露光」という技術報告にも示されている。
【００１７】
局所的な厚さが異なるレジストパターンは、特開昭６１−１８１１３０号公報に示されているように、フォトレジストに対する露光量を局所的に変えることによって形成される。特開昭６１−１８１１３０号公報に開示される製造方法では、被塗布対象物の表面に段差がある部分でも高精度なレジストパターンを形成するために、塗布されたフォトレジストに対する露光時に、該フォトレジストの下の部分の段差の大きさに応じて露光量を増減している。
【００１８】
また、液晶表示装置の製造工程の削減のために、特開平８−１７９１１３公報および特開平８−２９２３１３号公報は、撥水性加工を利用するカラーフィルタの製造工程を開示している。特開平８−１７９１１３公報に開示される液晶表示装置の製造方法では、まず、ブラックマトリクスと呼ばれる遮光部材の遮光部材表面に撥水性を有する膜が形成されてオゾンが照射され、次いで基板全体にインク材料が配される。特開平８−２９２３１３号公報に開示される液晶表示装置の製造方法では、遮光部材の一部が撥水性を有する層によって形成されており、遮光部材形成後に、着色層形成のため、遮光部材に隣接する領域にインクジェット法を用いてインクが配される。これらの公報では、撥水性を有する膜は、或る画素部に配すべき色のインク材料が、隣の画素部に染出すことを防いでいる。
【００１９】
【発明が解決しようとする課題】
液晶表示装置の製造工程において、使用されるフォトマスクの枚数が増えるほど、プロセス時間が長くなり、製品歩留りが低下する。前述の図１０〜図１５で説明したような、従来の高開口率アクティブマトリクス基板３０の製造プロセスでは、合計５枚のフォトマスクが必要であり、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。
【００２０】
特開平５−３０３１１１号公報に開示されている先行技術では、画素電極と同時に作成されるＩＴＯ透明電極膜を下地とする電界メッキによってゲート電極を形成している。このように特開平５−３０３１１１号公報の先行技術では、フォトプロセスを用いることなくゲート電極を形成することによって、アクティブマトリクス基板の製造工程に用いられるフォトマスクの数を低減している。しかしながら、特開平５−３０３１１１号公報の先行技術においても、５枚のフォトマスクが必要であり、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。さらに、ゲート電極形成時に、アクティブマトリクス基板上への電解メッキの下地膜として、画素電極と同時に形成されるＩＴＯ透明電極膜を用いているので、ゲート電極と画素電極とをオーバーラップさせることができないため、液晶表示装置の開口率が低下してしまう。また、電解メッキを用いるゲート電極の作製時には、電位降下による膜厚の不均一性が非常に大きくなりやすく、特に大型基板では膜厚の均一性を保つことが難しくなる。
【００２１】
特開２０００−２０６５７１号公報および２件の技術報告に示されているような厚さを変えたレジストパターンを用いる方法では、ＴＦＴ素子部を形成する際に１枚のフォトマスクを低減することが可能となるだけであり、しかもイン・プレーン・スイッチング（Ｉｎ　Ｐｌａｎｅ　Ｓｗｉｔｃｈｉｎｇ：ＩＰＳ）モードのＴＦＴアクティブマトリクス型液晶表示装置について説明されているだけである。また、特開平８−１７９１１３公報および特開平８−２９２３１３号公報は、カラーフィルタ製造時に用いる１枚のフォトマスクをそれぞれ削減しているだけである。
【００２２】
このように、上述の６件の従来技術では、薄層トランジスタのゲート電極と画素電極とを立体的にオーバーラップさせることによって液晶表示装置の開口率を高める技術と、アクティブマトリクス基板の製造工程においてフォトマスクの使用数をさらに低減する技術とを併用する可能性については、全く示されていない。すなわち、絶縁層等を介して基板上に積層される２つの回路がコンタクトホールを用いて電気的に接続されている構成の配線基板の製造時に、フォトマスクの使用枚数を従来よりも削減するための構成は、上述の６件の従来技術には全く示されていない。
【００２３】
本発明の目的は、開口率を向上させつつ、製造工程で用いられるフォトマスクの使用数を低減することができる液晶表示用配線基板の製造方法、および該液晶表示用配線基板を用いる液晶表示装置を提供することである。また本発明の目的は、絶縁層を挟んで重畳される２つの回路を有し、製造時のフォトマスクの使用数を低減することができる構成の配線基板を提供することである。
【００２４】
【課題を解決するための手段】
本発明は、マトリクス方式の液晶表示装置に用いられる液晶表示用配線基板の製造方法であって、
島状の導電部品を少なくとも含み液晶表示装置の構成部品となる第１回路を、絶縁性を有する第１基板の一方面上に形成する工程と、
絶縁性を有し第１回路を覆う層間絶縁層を形成する工程と、
層間絶縁層の表面を撥水化する工程と、
局所的な厚みが多段階であるレジストパターンを、層間絶縁層上に形成する工程と、
レジストパターンをマスクとして層間絶縁層をエッチングして、凹所と凹所の底から第１回路に至る貫通孔とを層間絶縁層に形成する工程と、
レジストパターンを除去する工程と、
層間絶縁層の凹所および貫通孔に導電材料を充填して、画素電極およびコンタクトホール用導電部材を形成する工程とを含むことを特徴とする液晶表示用配線基板の製造方法である。
【００２５】
本発明に従えば、マトリクス方式の液晶表示装置に用いられる液晶表示用配線基板の製造方法において、第１回路を覆う層間絶縁層の表面に、撥水化加工が施されている。さらに、局所的な厚みが多段階に異なるレジストパターンをマスクとする１回のエッチング工程によって、加工後の層間絶縁層の表面に凹所と貫通孔とが設けられる。画素電極は、層間絶縁層の凹所に導電材料を充填することによって形成される。
【００２６】
上述の製法によって形成される本発明の液晶表示用配線基板では、画素電極が層間絶縁層を挟んで第１回路の少なくとも一部に重畳することが可能になる。これによって、画素電極と第１回路とが重畳しない構成を有する従来技術の液晶表示装置よりも、本発明の液晶表示用配線基板を備える液晶表示装置のほうが、開口率を高めることができる。また上述の製造方法では、フォトマスクの使用数を従来技術よりも低減することができるため、液晶表示装置の製造に要する時間の短縮および製品歩留りの向上を図ることができる。また、画素電極形成専用のフォトマスクを用いなくても、画素電極を精度よく形成することができる。
【００２７】
また本発明は、前記画素電極およびコンタクトホール用導電部材を形成する工程で充填される導電材料が、塗布型の導電材料であることを特徴とする。
【００２８】
本発明に従えば、液晶表示用配線基板の製造方法において、塗布型の導電材料を層間絶縁層の表面に塗布することによって、画素電極が形成される。これによって、液晶表示用配線基板の製造コストをより低減することができ、かつ、画素電極およびコンタクトホールが容易かつ精度良く形成される。
【００２９】
また本発明は、前記層間絶縁層が、アクリル樹脂材料から形成されており、
前記層間絶縁層の表面を撥水化する工程が、フッ素系ガスを用いるプラズマ処理を前記層間絶縁層の表面に施す工程であることを特徴とする。
【００３０】
本発明に従えば、液晶表示用配線基板の製造方法において、層間絶縁層がアクリル樹脂材料から形成されていて、かつ、フッ素系ガスを用いるプラズマ処理によって該層間絶縁層の表面が撥水化されている。これによって、層間絶縁層の表面を確実かつ容易に撥水化することができる。
【００３１】
また本発明は、前記画素電極およびコンタクトホール用導電部材を形成する工程で充填される導電材料が、予め定める色に着色されており、かつ透明であることを特徴とする。
【００３２】
本発明に従えば、液晶表示用配線基板の製造方法において、予め定める色に着色されている塗布型の透明導電材料を層間絶縁層の表面に塗布することによって、画素電極が形成される。これによって、画素電極がカラーフィルタを兼ねるので、液晶表示用配線基板を含む液晶表示装置の製造工程をさらに簡略化することができる。
【００３３】
さらにまた本発明は、絶縁性を有する第１基板および第２基板と、
第１基板と第２基板との間に介在される液晶層と、
第１基板の液晶層側の面に配置され、島状の導電部品を少なくとも含む第１回路と、
絶縁性を有し第１回路を覆う層間絶縁層であって、層間絶縁層の液晶側表面の画素が形成されるべき部分に凹所が形成され、かつ、該凹所の底から該第１回路の導電部品まで達する貫通孔が形成されている層間絶縁層と、
層間絶縁層の貫通孔に充填される導電材料から形成されるコンタクトホール用導電部材と、
層間絶縁層の凹所に充填される導電材料から形成される画素電極と、
液晶層を挟んで画素電極と対向する対向電極とを含むことを特徴とする液晶表示装置である。
【００３４】
本発明に従えば、液晶表示装置において、第１回路と画素電極とが、層間絶縁層によって電気的に分離されており、かつ、層間絶縁層を貫通するコンタクトホールを介して画素電極と第１回路とが電気的に接続されている。この結果、画素電極が第１回路の少なくとも一部に重畳可能になるので、画素電極と第１回路とが重畳しない構成を有する従来技術の液晶表示装置よりも、本発明の液晶表示装置のほうが、開口率を高めることができる。また画素電極およびコンタクトホール用導電部材は、層間絶縁層に設けられる凹所および貫通孔に導電材料を充填することによって形成されている。これによって、液晶表示装置の製造工程全体で使用されるフォトマスクの枚数を削減することが可能になる。
【００３５】
さらにまた本発明は、絶縁性を有する第１基板と、
第１基板の一方面に配置され、島状の導電部品を少なくとも含む第１回路と、
絶縁性を有し第１回路を覆う層間絶縁層であって、層間絶縁層の第１回路とは反対側の面に凹所が形成され、かつ、該凹所の底から該第１回路の導電部品まで達する貫通孔が形成されている層間絶縁層と、
層間絶縁層の貫通孔に充填される導電材料から形成されるコンタクトホール用導電部材と、
層間絶縁層の凹所に充填される導電材料から形成される島状の導電部品を少なくとも含む第２回路とを含むことを特徴とする配線基板である。
【００３６】
本発明に従えば、配線基板において、第１回路と第２回路とが層間絶縁層によって電気的に分離されており、かつ、層間絶縁層を貫通するコンタクトホールを介して第１回路と第２回路とが電気的に接続されている。これによって、第１回路と第２回路とが少なくとも部分的に重畳可能になるので、配線基板の設計の自由度が増す。また、第２回路用導電部品およびコンタクトホール用導電部材は、層間絶縁層に設けられる凹所および貫通孔に導電材料を充填することによって形成されている。これによって、配線基板の製造工程全体で使用されるフォトマスクの枚数を削減することが可能になる。
【００３７】
【発明の実施の形態】
図１は、本発明の実施の第１の形態である液晶表示装置４０の概略的な構成を示す断面図である。図１の液晶表示装置４０は、マトリクス型の液晶表示装置４０である。
【００３８】
液晶表示装置４０は、概略的には、第１基板４１、第２基板４２、液晶層４３、第１回路４４、層間絶縁層４５、画素電極４６、対向電極４７、およびコンタクトホール用導電部材４８を少なくとも含む。第１基板４１、第１回路４４、層間絶縁層４５、画素電極４６、およびコンタクトホール用導電部材４８は、液晶表示装置４０に用いられる液晶表示用配線基板５０に含まれる。
【００３９】
第１基板４１および第２基板４２は絶縁性を有し、第１基板４１および第２基板４２のうちの少なくとも一方が透明である。液晶層４３は、第１基板４１と第２基板４２との間に介在される。第１回路４４は、第１基板４１の液晶層４３側の面に配置される。第１回路４４は、島状の導電部品５１を少なくとも有する。
【００４０】
層間絶縁層４５は、第１回路４４と液晶層４３との間に配置され、第１回路４４を覆う。層間絶縁層４５の液晶層４３側表面には、１以上の凹所５２と１以上のコンタクトホール５４用の貫通孔５３とが形成されている。凹所５２は、層間絶縁層４５の液晶層４３側表面の画素が形成されるべき領域に形成されている。貫通孔５３は、層間絶縁層４５の凹所５２の底に形成されており、該凹所５２の底から第１回路４４の導電部品５１まで貫通している。なお凹所５２および貫通孔５３は、画素を形成すべき領域以外の箇所にさらに設けられていても良い。この場合、貫通孔５３は、層間絶縁層４５の液晶層４３側表面から第１回路４４の導電部品５１まで貫通してもよく、前記領域以外の箇所の凹所５２の低から前記導電部品５１まで貫通していても良い。
【００４１】
画素電極４６は、層間絶縁層４５の凹所５２に充填される導電材料から形成される。コンタクトホール用導電部材４８は、層間絶縁層４５の貫通孔５３に充填される導電材料から形成される。層間絶縁層４５の凹所５２の底に設けられる貫通孔５３とコンタクトホール用導電部材４８とは、第１回路４４と画素電極４６とを電気的に接続するためのコンタクトホール５４を構成している。画素電極４６およびコンタクトホール用導電部材４８を形成する工程で充填される導電材料は、好ましくは、塗布型の導電材料で実現される。対向電極４７は、液晶層４３を挟んで画素電極４６と対向している。
【００４２】
図１の液晶表示用配線基板５０は、概略的には、以下の製造方法によって製造されている。第１に、第１回路４４が第１基板４１の一方面上に形成される。第２に、層間絶縁層４５が第１回路４４を覆うように、第１基板４１の一方面上に形成される。第３に、層間絶縁層４５の表面に、撥水化加工が施される。第４に、局所的な厚さが多段階であるレジストパターンが、層間絶縁層４５上に形成される。第５に、レジストパターンをマスクとして層間絶縁層４５をエッチングすることによって、凹所５２と貫通孔５３とが層間絶縁層４５に形成される。第６に、レジストパターンが除去される。最後に、層間絶縁層４５の凹所５２および貫通孔５３に導電材料を充填することによって、画素電極４６およびコンタクトホール用導電部材４８が形成される。
【００４３】
以上説明した構成に基き、図１の液晶表示用配線基板５０において、画素電極４６と第１回路４４とが層間絶縁層４５によって電気的に分離されつつ、層間絶縁層４５を貫通するコンタクトホール５４を介して画素電極４６と第１回路４４とが電気的に接続される。この結果、図１の液晶表示用配線基板５０において、画素電極４６が層間絶縁層４５を挟んで第１回路４４の少なくとも一部に重畳するような立体構造を形成することが可能になる。これによって、画素電極４６と第１回路４４とが重畳しない構成を有する従来技術の液晶表示装置４０よりも図１の液晶表示装置４０のほうが、開口率を高めることが可能になる。
【００４４】
また図１の液晶表示用配線基板５０の製造方法では、局所的な厚みが多段階になるように形成されているレジストパターンが用いられている。このような多段階のレジストパターンを形成するには、たとえば、まず層間絶縁層４５表面にレジスト材料を膜状に塗布し、次いで、局所的な露光量が多段階になるように調整されたフォトマスクを用いて、膜状のレジスト材料に対してハーフトーン露光を行えば良い。このようなレジストパターンをマスクとして、成膜された薄膜に対してエッチングを施せば、レジストパターンの局所的な厚みに応じた深さだけ該薄膜が局所的にエッチングされるため、深さが相互に異なる窪みを薄膜に１度に形成することができる。
【００４５】
前記レジストパターンは、たとえば、層間絶縁層４５表面内において、凹所５２を形成すべき部分よりも貫通孔５３を形成すべき部分のほうが、厚みが薄くなるように、形成されている。このようなレジストパターンを形成するには、貫通孔５３を形成すべき領域内のレジスト材料が未硬化になり、凹所５２を形成すべき領域内の貫通孔５３を形成すべき領域を除く部分でレジスト材料が部分的に硬化し、凹所５２を形成すべき領域の外の残余領域のレジスト材料が硬化するように、上述のハーフトーン露光時のフォトマスクを用いる露光量が調整されていればよい。
【００４６】
この結果、図１の液晶表示用配線基板５０の製造方法では、コンタクトホール用の貫通孔５３を形成するためのレジストパターンが、画素電極４６の外形決定用の凹所５２を形成するためのレジストパターンを兼ねている。これによって、層間絶縁層に凹所の無い従来技術の液晶表示用配線基板よりも図１の液晶表示用配線基板５０のほうが、製造工程全体で使用されるフォトマスクの使用数を低減することができるため、液晶表示装置４０の製造に要する時間の短縮および製品歩留りの向上を図ることができる。
【００４７】
また、図１の液晶表示用配線基板５０において、層間絶縁層４５に形成されている凹所５２および貫通孔５３内部に導電材料を充填することによって、画素電極４６およびコンタクトホール用導電部材４８が形成される。これによって、図１の液晶表示用配線基板５０の製造方法では、画素電極４６形成専用のフォトマスクを用いなくても、画素電極４６を精度よく形成することができる。
【００４８】
好ましくは、図１の液晶表示用配線基板５０において、画素電極４６およびコンタクトホール用導電部材４８の材料として、塗布性の導電材料が用いられる。この結果、図１の液晶表示用配線基板５０の製造方法において、凹所５２および貫通孔５３形成後の層間絶縁層４５に塗布性の導電材料を塗布することによって、画素電極４６およびコンタクトホール用導電部材４８を形成することが可能になる。これによって、プラズマＣＶＤ法およびスパッタリング法に代表される真空成膜法を用いることなく画素電極４６を形成することができるため、液晶表示用配線基板５０の製造コストをより低減することができる。
【００４９】
さらに、図１の液晶表示用配線基板５０においては、凹所５２および貫通孔５３形成に先立ち、撥水化加工が層間絶縁層４５の表面に施されている。この結果、層間絶縁層４５の撥水化加工された表層４９は、層間絶縁層４５の厚さが減少する領域である凹所５２および貫通孔５３の形成領域内において消失し、該形成領域以外の残余領域では残存する。このような加工後の層間絶縁層４５上に塗布型の導電材料を塗布すると、撥水化加工された表層４９が残る領域だけが撥水性によって塗布型導電材料を弾く性質を有するので、塗布型導電材料は層間絶縁層４５の凹所５２および貫通孔５３だけに充填される。これによって、画素電極４６およびコンタクトホール用導電部材４８を、より精度良く形成することができる。液晶表示装置４０の製造に関連して撥水性の樹脂を用いる考え方は、たとえばカラーフィルタの形成に関連して、特開平８−１７９１１３号公報および特開平８−２９２３１３号公報に開示されているが、画素電極の形成に関連しては全く述べられていない。
【００５０】
好ましくは、図１の液晶表示用配線基板５０の製造方法において、層間絶縁層４５がアクリル樹脂材料から形成されていて、かつ、フッ素系ガスを用いるプラズマ処理によって該層間絶縁層４５の表面が撥水化されている。これによって、層間絶縁層４５の表面が確実かつ容易に撥水化される。
【００５１】
図１の液晶表示装置４０は、具体的には、アクティブマトリクス方式を採用し、スイッチング素子６５として薄層トランジスタ（ＴＦＴ）を用いている。図１の液晶表示装置４０の具体的な構成は、以下の通りである。図１の液晶表示装置４０の第１回路４４は、複数本の走査線６３、複数本の信号線６４、および複数個のスイッチング素子６５を少なくとも含む。図１の例では、上述の構成部品の他に、液晶表示装置４０が第１配向膜６１と第２配向膜６２とをさらに含み、第１回路４４が複数の外部端子６６をさらに含む。
【００５２】
画素電極４６は、スイッチング素子６５と同数個用意されている。対向電極４７は１つだけ用意され、第２基板４２と液晶層４３との間に配置され、かつ、液晶層４３を介して全ての画素電極４６と対向している。第１配向膜６１は、第１基板４１と液晶層４３との間に介在されており、かつ、第１基板４１と液晶層４３との間に配置される全ての部品４４〜４６，６１のうちで液晶層４３に最近接している。第２配向膜６２は、第２基板４２と液晶層４３との間に介在されており、かつ、第２基板４２と液晶層４３との間に配置される全ての部品４７，６２のうちで液晶層４３に最近接している。
【００５３】
走査線６３と信号線６４とは、第１基板４１の液晶層４３側の一方面上に、格子を形成するように配置される。すなわち、複数本の走査線６３は、長さ方向が相互に平行になり、かつ隣合う２本の走査線６３の間に所定の間隔が空くように、配置される。かつ、複数本の信号線６４は、長さ方向が走査線６３の長さ方向とそれぞれ直交し、かつ隣合う２本の信号線６４の間に所定の間隔が空くように、配置される。走査線６３と信号線６４とは、絶縁膜等を用いて、１本ずつ、相互に電気的に絶縁されている。外部端子６６は、走査線６３の端部および信号線６４の端部と、それぞれ電気的に接続されている。
【００５４】
全走査線６３と全信号線６４とによって構成される格子によって区切られた複数の各区画内、すなわち行列状に並ぶ複数の各画素領域内に、複数個のスイッチング素子６５が１つずつ配置される。単一の画素領域内において、該画素領域内に位置する画素電極４６は、該画素領域を囲む２本の信号線６４の内のいずれか一方信号線６４と、該画素領域に配置される１つのスイッチング素子６５を介して、電気的に接続される。前記画素領域内において、画素電極４６は、スイッチング素子６５の端子と、コンタクトホール５４を介して電気的に接続されている。前記画素領域内のスイッチング素子６５は、該画素領域を囲む２本の走査線６３のうちのいずれか１本と、電気的に接続されている。
【００５５】
単一のスイッチング素子６５である薄層トランジスタは、ゲート電極７１、ゲート絶縁層７２、チャネル層７３、２つのオーミックコンタクト層７４，７５、ソース電極７６、およびドレイン電極７７を含む。端子電極であるゲート電極７１とソース電極７６とドレイン電極７７とは、三端子素子である薄層トランジスタの端子を兼ねている。ゲート電極７１は、たとえば、走査線６３から凸状に分岐している部分から形成されており、絶縁性を有する第１基板４１上に直接配置されている。ゲート絶縁層７２は、走査線６３およびゲート電極７１を覆い、走査線６３とゲート電極７１とを他の部品から電気的に絶縁している。半導体材料からなるチャネル層７３は、ゲート絶縁層７２を介してゲート電極７１の上に配置されており、かつ、ソース電極７６およびドレイン電極７７とゲート電極７１との間に介在される。半導体材料からなる２つのオーミックコンタクト層７４，７５は、ソース電極７６とチャネル層７３との間、およびドレイン電極７７とチャネル層７３との間に、それぞれ介在される。ソース電極７６は、たとえば、信号線６４から凸状に分岐された部分から形成されている。ドレイン電極７７は、コンタクトホール５４を介して、画素電極４６と電気的に接続される。
【００５６】
図１の液晶表示用配線基板５０の製造方法において、第１回路４４の製造工程は、概略的には以下の通りである。第１に、電気絶縁性を有する第１基板４１上に導電材料からなる第１導電体膜が成膜され、フォトマスクを用いて該第１導電体膜をパターニングすることによって、ゲート電極７１および走査線６３が形成される。第２に、ゲート絶縁層７２と、チャネル層７３となるべき第１半導体膜と、オーミックコンタクト層７４，７５となるべき第２半導体膜と、信号線６４とソース電極６６とドレイン電極７７となるべき第２導電体膜とが、ゲート電極７１および走査線６３を覆うように第１基板４１上に順次積層される。
第３に、局所的に厚みの異なるレジストパターンが、第２導電体膜の上に形成される。第４に、レジストパターンを用いるパターニング処理によって、第２導電体膜と第１半導体膜と第２半導体膜とがそれぞれ島状に整形される。第４に、前記レジストパターンの厚みが一律に削減され、残ったレジストパターンを用いるパターニング処理が島状の第２導電体膜と第１半導体膜と第２半導体膜とに施される。第４の工程によって、島状の第２導電体膜からソース電極７６とドレイン電極７７と信号線６４とが形成され、島状の第２半導体膜から２つのオーミックコンタクト層７４，７５が形成され、島状の第１半導体膜からチャネル層７３が形成される。
【００５７】
以上の手順で第１回路４４が製造される場合、ソース電極７６とドレイン電極７７と信号線６４とを形成すべきソース・ドレイン分割工程に用いるフォトマスクが、オーミックコンタクト層７４，７５とチャネル層７３とを形成すべきチャネル形成工程に用いるフォトマスクを兼ねる。この結果、ゲート電極形成工程に用いるべき第１のフォトマスクと、ソース・ドレイン分割工程およびチャネル形成工程に用いるべき第２のフォトマスクとの２枚だけが、第１回路４４製造時に用いられる。これによって、図１の液晶表示用配線基板５０の製造工程全体において用いられるフォトマスクの枚数が３枚になる。したがって、製造工程全体において５枚のフォトマスクを用いる従来技術の液晶表示用配線基板５０の製造方法よりも、図１の液晶表示用配線基板５０の製造方法のほうが、製造工程をより簡素化することができるので、開口率の向上と製造コストおよび歩留りの低減とをより良好に両立させることができる。
【００５８】
図１の液晶表示用配線基板５０の具体的な製造工程を、図２〜図６を用いて、以下に説明する。図２（Ａ）〜図６（Ｏ）は、液晶表示用配線基板５０の製造工程において、製造中の液晶表示用配線基板５０の概略的な構成を示す断面図である。図２（Ａ）〜図６（Ｏ）の断面図は、Ｇ−Ｓ交差部８１とＴＦＴ素子部８２と画素部８３と端子部８４とを並べた模式的な断面構成部分を示す。Ｇ−Ｓ交差部８１は、走査線６３と信号線６４とが交差すべき部分である。ＴＦＴ素子部８２は、スイッチング素子６５である薄層トランジスタが配置されるべき部分である。画素部８３は、画素電極４６が配置されるべき部分である。端子部８４は、外部端子６６が設けられるべき部分である。
【００５９】
先ず、図２（Ａ）に示すように、走査線６３および薄層トランジスタのゲート電極７１の元となる第１導電体膜９１が、第１基板４１の表面全体に成膜される。第１基板４１は、たとえば、ガラス材料から形成される。第１導電体膜９１は、たとえば、スパッタリング法を用いて成膜される。第１導電体膜９１の材料には、クロム（Ｃｒ）、アルミニウム（Ａｌ）、およびタンタル（Ｔａ）等に代表される金属材料が用いられる。
【００６０】
次に、第１導電体膜９１の上にフォトレジストが均一に塗布され、１枚目のフォトマスクを用いて該フォトレジストが露光される。これによって、図２（Ｂ）に示すような第１レジストパターン９２が形成される。次に、第１レジストパターン９２を用いるエッチング処理によって、第１導電体膜９１がパターニングされる。これによって、図２（Ｃ）に示すように、走査線６３と薄層トランジスタのゲート電極７１とが、第１基板４１上に形成される。またこの際、走査線６３に接続されるべき外部端子６６が、第１基板４１上に同時に形成されてもよい。
【００６１】
次に、図３（Ｄ）に示すように、ゲート絶縁層７２、第１半導体膜９３、第２半導体膜９４、および第２導電体膜９５の４層が、走査線６３とゲート電極７１と外部端子６６とを覆うように、第１基板４１の表面全体に、この順で連続して、積層成膜される。これら４層の膜７２、９３〜９５は、たとえば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：化学気相堆積）法またはスパッタリング法などの手法で、連続的にそれぞれ成膜される。ゲート絶縁層７２は、たとえば、窒化シリコン（ＳｉＮｘ）から形成される。チャネル層７３の元になる第１半導体膜９３は、たとえば、アモルファス−シリコン（Ａ−Ｓｉ）から形成される。オーミックコンタクト層７４，７５の元になる第２半導体膜９４は、たとえば、ｎ型不純物を高濃度にドープしたシリコン（ｎ＋−Ｓｉ）から形成される。ソース電極７６とドレイン電極７７と信号線６４との元になる第２導電体膜９５は、クロム（Ｃｒ）、アルミニウム（Ａｌ）、およびタンタル（Ｔａ）等に代表される金属材料から形成される。
【００６２】
次に、フォトレジストが第２導電体膜９５全体を覆うように塗布され、２枚目のフォトマスクを用いて該フォトレジストが露光される。２枚目のフォトマスクはスリットマスク等で実現されており、フォトレジストに対する局所的な露光量を多段階に調整している。１回のレジスト塗布および露光によって、図３（Ｅ）に示すように、多段階の厚さを有する第２レジストパターン９６が形成される。
【００６３】
第２レジストパターン９６は、フォトレジストが部分的に硬化した薄肉部９７と、フォトレジストが完全に硬化した主要部９８とを含み、第２導電体膜９５の全表面積よりも狭い。薄肉部９７は、ＴＦＴ素子部８２内のチャネル部となるべき部分を覆う。主要部９８は、ＴＦＴ素子部８２内のチャネル部以外の残余部分およびＧ−Ｓ交差部８１を覆う。フォトレジストが未硬化になっている部分は露光後に除去されるため、第２レジストパターン９６として残らず、何も覆わない。第２レジストパターン９６は、画素部８３および端子部８４は覆わない。第２レジストパターン９６の主要部９８は、第２レジストパターン９６の薄肉部９７よりも厚く形成されている。すなわち、第２レジストパターン９６において、ＴＦＴ素子部８２の前記残余部分およびＧ−Ｓ交差部８１を覆う主要部９８が第１の厚みを有し、ＴＦＴ素子部８２のチャネル部となるべき部分を覆う薄肉部９７が第１の厚みよりも薄い第２の厚みを有する。
【００６４】
次に、第１半導体膜９３と第２半導体膜９４と第２導電体膜９５とに対し、第２レジストパターン９６を用いるエッチングが施されることによって、３層の膜９３〜９５内の第２レジストパターン９６から露出している部分が除去される。この結果、図３（Ｆ）に示すように、第１半導体膜９３と第２半導体膜９４と第２導電体膜９５とがそれぞれ島状にパターニングされる。
【００６５】
次に、薄肉部９７の厚みが第２の厚みから０に減少するように、残存している第２レジストパターン９６全体に対してアッシング処理が施される。この結果、図４（Ｇ）に示すように、島状の第２導電体膜９５の表面内において、第２レジストパターン９６の薄肉部９７が覆っていた部分、すなわち、第１半導体膜９３内のチャネル部になるべき部分に重なる部分が、さらに露出する。
【００６６】
次に、アッシング後に残存している第２レジストパターン９６を用いて、島状の第１半導体膜９３と第２半導体膜９４と第２導電体膜９５とに対し、第２レジストパターン９６を用いるエッチングが施される。この際、第２導電体膜９５表面からのエッチングの深さは、第２導電体膜９５の厚さと第２半導体膜９４の厚さとの和よりも深く、第２導電体膜９５の厚さと第２半導体膜９４の厚さと第１半導体膜９３の厚さとの和未満に設定される。
【００６７】
この結果、島状の第２導電体膜９５は、信号線６４およびソース電極７６とドレイン電極７７とに２分割され、島状の第２半導体膜９４は、２つのオーミックコンタクト層７４，７５に２分割される。またこの結果、島状の第１半導体膜９３のチャネル部になるべき部分の厚さが該第１半導体膜９３のチャネル部以外の残余部分の厚さよりも薄くなるように加工されて、チャネル層７３が完成する。このように、アッシング後に残存している第２レジストパターン９６を用いるエッチングによって、図４（Ｈ）に示すように、ソース・ドレイン電極分離処理およびチャネルエッチング処理が行われる。次に、図４（Ｉ）に示すように、第２レジストパターン９６が除去される。図２（Ａ）〜図４（Ｉ）に示す処理によって、第１回路４４が完成する。
【００６８】
次に、図４（Ｊ）に示すように、保護膜であるパッシベーション膜９９が、第１回路４４を覆うように、第１基板４１の全面に形成される。パッシベーション膜９９は、たとえば、窒化シリコン等に代表される絶縁材料によって、スパッタリング法等を用いて形成される。
【００６９】
次いで、パッシベーション膜９９の表面に、アクリル系樹脂に代表されるような絶縁性材料が、表面が平坦化するように塗布される。次いで、塗布されたアクリル系樹脂が、２００度以上２５０度以下の温度で焼成される。これによって、図５（Ｋ）に示すように、表面が平坦化された電気絶縁膜である層間絶縁層４５が得られる。
【００７０】
次いで、図５（Ｌ）に示すように、層間絶縁層４５の表面に、撥水化加工が施される。撥水化のためには、たとえば、アクリル系樹脂から成る層間絶縁層４５の表面に、フッ素系ガスを用いるプラズマ処理が施される。
【００７１】
次いで、フォトレジストが層間絶縁層４５全体を覆うように塗布され、３枚目のフォトマスクを用いて該フォトレジストがハーフトーン露光される。フォトレジストの塗布には、たとえば、スピンコート法が用いられる。３枚目のフォトマスクは、スリットマスク等で実現されており、フォトレジストに対する局所的な露光量が多段階に調整されている。これによって、１回のレジスト塗布および多段階露光によって、図５（Ｍ）に示すように、多段階の厚さを有する第３レジストパターン１００が形成される。
【００７２】
第３レジストパターン１００は、フォトレジストが完全に硬化している主要部１０１と、フォトレジストが部分的に硬化している薄肉部１０２と、フォトレジストが未硬化になっている貫通部１０３とを有する。貫通部１０３は、第３レジストパターン１００の一方面から他方面まで貫通している。主要部１０１の厚さよりも薄肉部１０２の厚さのほうが薄い。薄肉部１０２は、層間絶縁層４５の画素電極４６用の凹所５２を形成すべき部分を覆っている。主要部１０１は、層間絶縁層４５の凹所５２以外の部分を覆っている。貫通部１０３は、層間絶縁層４５のコンタクトホール用の貫通孔５３を形成すべき部分に配置されている。また貫通部１０３は、外部端子６６と重なる部分にもさらに配置されている。
【００７３】
次に、第３レジストパターン１００を用いて、層間絶縁層４５に対してドライエッチングを施す。層間絶縁層４５表面からのドライエッチングの深さは、第３レジストパターン１００の貫通孔５３の部分において、層間絶縁層４５の厚さとパッシベーション膜９９の厚さとの和になるように、調整されている。また、第３レジストパターン１００の薄肉部１０２の厚さは、前記ドライエッチングの深さまでエッチングする状況下で、層間絶縁層４５表面からのドライエッチングの深さが層間絶縁層４５の厚さ未満になるように、調整されている。また、第３レジストパターン１００の主要部１０１の厚さは、前記ドライエッチングの深さまでエッチングする状況下で、層間絶縁層４５表面からのドライエッチングの深さが、撥水化加工された表層４９の厚さ未満、好ましくは０になるように、調整されている。
【００７４】
これによって、図６（Ｎ）に示すように、層間絶縁層４５に凹所５２および貫通孔５３が形成され、同時に第３レジストパターン１００が除去される。同時に、パッシベーション膜９９の層間絶縁層４５の貫通孔５３と重なる部分が除去されて、ドレイン電極７７が露出する。層間絶縁層４５の凹所５２以外の残余部分では、層間絶縁層４５がエッチングされないので、撥水化処理された表層４９が残存する。
【００７５】
またこのように第３レジストパターンを用いるエッチング処理において、ドライエッチング法が用いられる場合、該エッチング処理が第３レジストパターンを除去するための処理を兼ねる。これによって、工程数をさらに削減することができるので、歩留りの低下と製造コストの向上とをより図ることができる。
【００７６】
次に、塗布型の導電材料が、たとえばスピンコート法を用いて、層間絶縁層４５の表面に塗布される。塗布型の導電材料としては、たとえば、酸化インジウム錫（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ：ＩＴＯ）に代表される透明導電材料が用いられる。これによって、図６（Ｏ）に示すように、導電材料が、層間絶縁層４５の凹所５２と、層間絶縁層４５およびパッシベーション膜９９を貫通する貫通孔５３とに充填される。層間絶縁層４５の撥水化処理された表面は撥水性によって塗布型の導電材料を弾くので、層間絶縁層４５の撥水化処理された表層４９が残存している部分に、塗布型の導電材料は残らない。次に、塗布されている塗布型導電材料が、２００度以上２５０度以下の温度で焼成される。これによって、画素電極４６およびコンタクトホール用導電部材４８が完成される。以上の手順によって、図１の液晶表示用配線基板５０が完成する。
【００７７】
以上のように図２〜図６で説明した液晶表示用配線基板５０の製造工程において、図２（Ｂ）の工程と図３（Ｅ）の工程と図５（Ｍ）の工程との３つの工程にでだけ、フォトマスクが使用される。この結果、薄層トランジスタをスイッチング素子６５とするアクティブマトリクス方式の液晶表示装置４０に用いられる液晶表示用配線基板５０の製造工程において、合計３枚のフォトマスクを用いるだけで液晶表示用配線基板５０を製造することが可能になる。これによって、第１回路４４と画素電極４６とが立体的にオーバーラップする構造を有し、かつ、従来技術よりも高開口率および高輝度を実現することができる液晶表示用配線基板５０を、従来技術の製造工程で使用されるマスク枚数よりも充分に少ないマスク枚数である３枚のフォトマスクを用いるだけで、製造することが可能となる。
【００７８】
図７（Ａ）は、図１０〜図１５で説明したような、５枚のフォトマスクを用いる従来技術の高開口率アクティブマトリクス基板の製造工程を示す工程図である。図７（Ｂ）は、図２〜図６で説明したような、３枚のフォトマスクを用いる本実施形態の液晶表示用配線基板５０の製造工程を示す工程図である。図７（Ａ）で示すように、従来技術の製造工程では、フォトマスクを用いる工程は全部で５工程ある。本実施形態の製造工程では、フォトマスクを用いる工程は、全部で３工程ある。
【００７９】
図７（Ａ）と図７（Ｂ）とを比較すると、１枚目のゲート膜パターニングの際には、本実施形態の製造工程でも、従来技術の製造工程と同様のフォトマスクを使用する。本実施形態の２枚目のフォトマスクを用いる工程Ｂ２は、従来技術の製造工程において２枚目のフォトマスクを用いるＴＦＴ素子部８２分の島状のパターニングの工程Ａ２と３枚目のフォトマスクを用いるソース・ドレイン分離およびチャネルエッチングの工程Ａ３とを、ハーフトーン露光を利用して１枚のフォトマスクだけで行う。また、本実施形態の３枚目のフォトマスクを用いる工程Ｂ３は、従来技術の製造工程において４枚目のフォトマスクを用いるコンタクトホール形成のための感光性アクリル系樹脂膜のパターニングの工程Ａ４と、５枚目のフォトマスクを用いるＩＴＯ画素電極膜パターニングの工程Ａ５とを、ハーフトーン露光を利用して１枚のフォトマスクだけでまとめて行う。このように、従来技術の製造工程よりも本実施形態の製造工程のほうが、フォトマスクを用いる工程が削減されているので、製造コストの低下および歩留りの向上を図ることが出来る。
【００８０】
図８（Ａ）は、図２〜図６で説明した液晶表示用配線基板５０の製造工程において用いられる、ハーフトーン露光が可能なフォトマスク１１０の基本的な構成を示す模式図である。図８（Ｂ）は、図８（Ａ）で示すフォトマスクの透過光量の分布を示すグラフである。図８（Ｃ）は、図８（Ａ）で示すフォトマスクを用いてパターニングしたレジストパターンの厚みの分布を示すグラフである。
【００８１】
ハーフトーン露光が不可能な一般のフォトマスクは、透過部１１１と遮光部１１２とだけを備える。ハーフトーン露光が可能な本実施形態のフォトマスク１１０は、透過部１１１と遮光部１１２とに加えて、光の透過量が透過部１１１と遮光部１１２との中間となるようなメッシュ部１１３をさらに含む。透過部１１１は、光の透過量が１００％になることを目標に形成されている。遮光部１１２は、光の透過量が０％になることを目標に形成されている。メッシュ部１１３は、は、光の透過量が０％より大きく１００％未満の所定の割合になることを目標に形成されている。メッシュ部１１３は、たとえば、メッシュパターンまたはスリットパターンで実現されており、かつ、露光に用いられる光の分解能よりもメッシュの間隔またはスリットの間隔が小さくなっている。
【００８２】
たとえば図８の場合、フォトマスクの透過光量が増加するほど、レジストパターンの厚みが減少する。このため、図８（Ａ）の構成のフォトマスクが用いられる場合、露光後に得られるレジストパターンにおいて、透過部１１１からの光を受光した部分の厚みが０になり、遮光部１１２に覆われていた部分の厚みが最大になり、メッシュ部１１３に覆われていた部分の厚みが透過光量に応じたレジスト厚になっている。このようにハーフトーン露光が可能なフォトマスクを用いることによって、局所的な厚みが多段階のレジストパターンを１枚のフォトマスクだけを用いて形成することが可能になる。
【００８３】
以上説明したように、本実施形態の液晶表示用配線基板５０では、画素電極４６の形成に、図８（Ａ）に示すようなハーフトーン露光用のフォトマスクを使用するとともに、フッ素系ガスを用いたプラズマ処理によって撥水化処理された表面を有する層間絶縁層４５を利用している。このような画素電極４６の形成の考え方は、アクティブマトリクス型の液晶表示装置４０に用いられる液晶表示用配線基板５０の形成に限らず、単純マトリクス型の液晶表示装置４０に用いられる液晶表示用配線基板５０の形成にも適用することができる。また、このような画素電極４６形成の考え方は、図６（Ｍ）〜図７（Ｏ）に示す工程のように、層間絶縁層４５と第１基板４１との間に形成される端子に接続されるコンタクトホール５４の形成にも、適用することができる。
【００８４】
すなわち、上述の液晶表示用配線基板５０の構成は、一般的な電子装置に用いられる以下の配線基板にも応用可能である。前記配線基板は、絶縁性を有する第１基板４１と、第１回路４４と、層間絶縁層４５と、コンタクトホール用導電部材４８と、第２回路とを含む。第１回路４４は、第１基板４１の一方面に配置され、島状の導電部品５１を少なくとも含む。層間絶縁層４５は、第１回路４４を覆い絶縁性を有する層間絶縁層４５であって、凹所５２と貫通孔５３とを含む。凹所５２は、層間絶縁層４５の第１回路４４とは反対側の面に形成されている。貫通孔５３は、凹所５２の底から該第１回路４４の導電部品５１まで達する。コンタクトホール用導電部材４８は、層間絶縁層４５の貫通孔５３に充填される導電材料から形成される。第２回路は、層間絶縁層４５の凹所５２に充填される導電材料から形成される島状の導電部品４６を少なくとも含む。
【００８５】
このような構成の配線基板においては、第１回路４４と第２回路とが、層間絶縁層４５によって電気的に分離されており、かつ、層間絶縁層４５を貫通するコンタクトホール５４を介して第１回路４４と第２回路とが電気的に接続されている。これによって、第１回路４４と第２回路とが少なくとも部分的に重畳可能になるので、配線基板の設計の自由度が増す。また、第２回路用導電部品４６およびコンタクトホール５４用導電部材４８は、層間絶縁層４５に設けられる凹所５２および貫通孔５３に導電材料を充填することによって形成されている。これによって、フォトマスクを１枚だけ用いて第２回路の導電部品４６およびコンタクトホール５４を形成することが可能になるので、配線基板の製造工程全体で使用されるフォトマスクの枚数を削減することが可能になる。
【００８６】
前記レジストパターンは、たとえば、層間絶縁層４５表面内において、凹所５２を形成すべき部分よりも貫通孔５３を形成すべき部分のほうが、厚みが薄くなるように、形成されている。このようなレジストパターンを形成するには、上述のハーフトーン露光時のフォトマスクにおいて、貫通孔５３を形成すべき領域内のレジスト材料が未硬化になり、凹所５２を形成すべき領域内の貫通孔５３を形成すべき領域を除く部分でレジスト材料が部分的に硬化し、凹所５２を形成すべき領域の外の残余領域のレジスト材料が硬化するように、露光量が調整されていればよい。
【００８７】
この結果、コンタクトホール用の貫通孔５３を形成するためのレジストパターンが、第２回路の導電部品４６の外形決定用の凹所５２を形成するためのレジストパターンを兼ねることができる。これによって、層間絶縁層４５に凹所５２の無い従来技術の配線基板よりも本発明の配線基板のほうが、製造工程全体で使用されるフォトマスクの使用数を低減することができるため、フォトプロセスの回数を低減することができる。したがって、液晶表示装置４０の製造に要する時間の短縮および製品歩留りの向上を図ることができる。
【００８８】
好ましくは、上述の配線基板においては、凹所５２および貫通孔５３形成に先立ち、撥水化加工が層間絶縁層４５の表面に施されている。この結果、層間絶縁層４５の撥水化加工された表層４９は、凹所５２および貫通孔５３の形成領域以外の残余領域だけに残存する。このような加工後の層間絶縁層４５上に塗布型の導電材料を塗布すると、塗布型導電材料は層間絶縁層４５の凹所５２および貫通孔５３だけに充填される。これによって、第２回路の導電部品４６およびコンタクトホール用導電部分を、より精度良く形成することができる。また好ましくは、上述の配線基板において、層間絶縁層４５がアクリル樹脂材料から形成されていて、かつ、フッ素系ガスを用いるプラズマ処理によって該層間絶縁層４５の表面が撥水化されている。これによって、層間絶縁層４５の表面が確実かつ容易に撥水化される。
【００８９】
図９は、本発明の実施の第２の形態である液晶表示装置１２０の概略的な構成を示す断面図である。図９の液晶表示装置１２０は、図１の液晶表示装置４０と比較して、画素電極１２１の構成だけが異なり、他は等しい。図９の液晶表示装置１２０の構成部品のうち、図１の液晶表示装置４０の構成部品と構成が等しいものには、図１と同一の参照符を付し、説明は省略する。
【００９０】
図９の液晶表示装置１２０において、画素電極１２１は、無色透明の導電材料から形成される構成に代わって、有色透明の導電材料から形成されている。たとえば、赤緑青のそれぞれの色の有色透明の導電材料が用いられる場合、或る一方向に沿って並ぶ３つの画素電極１２１の色は、相互に異なる。すなわち図９の液晶表示装置１２０の画素電極１２１は、カラーフィルタを兼ねている。
【００９１】
このように、図９の液晶表示装置１２０においては、画素電極１２１がカラーフィルタを兼ねている。対向電極４７を備える第２基板４２側にカラーフィルタを別途設ける構成の従来技術の液晶表示装置においては、液晶表示用配線基板５０に第２基板４２との貼合わせ用のマージンが必要とされていた。図９の液晶表示装置１２１においては、貼合わせマージンが不要になるため、従来よりも開口率をさらに向上させることができる。
【００９２】
また好ましくは、予め定める色に着色されている塗布型の透明導電材料を層間絶縁層４５の表面に塗布することによって、画素電極１２１が形成される。これによって、画素電極１２１とカラーフィルタとが同時に形成されるので、液晶表示用配線基板を含む液晶表示装置１２０の製造工程をさらに簡略化することができる。
【００９３】
図１および図９の液晶表示装置４０，１２０および図２〜図６の液晶表示用配線基板５０の製造方法は、これらの他、本発明の要旨を逸脱しない範囲での種々の変形実施が可能である。また、図１および図９の液晶表示装置４０，１２０の各構成部品の詳細な構成は、同じ効果が得られるならば、上述の構成に限らず、他の構成によって実現されてもよい。さらにまた、図２〜図６の液晶表示用配線基板５０の製造方法の各工程の詳細な構成は、同じ効果が得られるならば、上述の構成に限らず、他の構成によって実現されてもよい。
【００９４】
【発明の効果】
以上のように本発明によれば、マトリクス方式の液晶表示装置に用いられる液晶表示用配線基板の製造方法において、第１回路を覆う層間絶縁層の表面に、撥水化加工が施されている。さらに、加工後の層間絶縁層の表面に、局所的な厚みが多段階に異なるレジストパターンをマスクとする１回のエッチング工程によって、凹所と貫通孔とが設けられる。画素電極は、層間絶縁層の凹所に導電材料を充填することによって形成される。これによって、本発明の液晶表示用配線基板の製造方法は、製造される液晶表示用配線基板を用いる液晶表示装置の開口率の向上と、製造コストの低下および歩留りの向上とを、両立させることができる。
【００９５】
また本発明によれば、前記液晶表示用配線基板の製造方法において、塗布型の透明導電材料を層間絶縁層の表面に塗布することによって、画素電極が形成される。これによって、液晶表示用配線基板の製造コストをより低減することができ、かつ、画素電極およびコンタクトホールを容易かつ精度良く形成することができる。
【００９６】
さらにまた本発明によれば、液晶表示用配線基板の製造方法において、層間絶縁層がアクリル樹脂材料から形成されていて、かつ、フッ素系ガスを用いるプラズマ処理によって該層間絶縁層の表面が撥水化されている。これによって、層間絶縁層の表面を確実かつ容易に撥水化することができる。
【００９７】
また本発明によれば、前記液晶表示用配線基板の製造方法において、予め定める色に着色されている塗布型の透明導電材料を層間絶縁層の表面に塗布することによって、画素電極が形成される。これによって、画素電極がカラーフィルタを兼ねるので、液晶表示用配線基板を含む液晶表示装置の製造工程をさらに簡略化することができ、かつ、該液晶表示装置の開口率をさらに向上させることができる。
【００９８】
また以上のように本発明によれば、液晶表示装置において、第１回路と画素電極とが層間絶縁層によって電気的に分離されており、かつ、層間絶縁層を貫通するコンタクトホールを介して画素電極と第１回路とが電気的に接続されている。また画素電極およびコンタクトホール用導電部材は、層間絶縁層に設けられる凹所および貫通孔に導電材料を充填することによって形成されている。これによって、液晶表示装置の開口率の向上と、液晶表示装置の製造工程全体で使用されるフォトマスクの枚数削減とを、両立させることができる。
【００９９】
さらにまた以上のように本発明によれば、配線基板において、第１回路と第２回路とが、層間絶縁層によって電気的に分離されており、かつ、層間絶縁層を貫通するコンタクトホールを介して第１回路と第２回路とが電気的に接続されている。また、第２回路用導電部品およびコンタクトホール用導電部材は、層間絶縁層に設けられる凹所および貫通孔に導電材料を充填することによって形成されている。これによって、配線基板の設計の自由度の向上と、配線基板の製造工程全体で使用されるフォトマスクの枚数を削減とを、両立させることができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態である液晶表示装置４０の概略的な構成を示す断面図である。
【図２】図１の液晶表示装置４０に用いられる液晶表示用配線基板５０の製造工程において、１番目〜３番目の工程で製造中の液晶表示用配線基板５０の概略的な構成を示す断面図である。
【図３】図１の液晶表示装置４０に用いられる液晶表示用配線基板５０の製造工程において、４番目〜６番目の工程で製造中の液晶表示用配線基板５０の概略的な構成を示す断面図である。
【図４】図１の液晶表示装置４０に用いられる液晶表示用配線基板５０の製造工程において、７番目〜９番目の工程で製造中の液晶表示用配線基板５０の概略的な構成を示す断面図である。
【図５】図１の液晶表示装置４０に用いられる液晶表示用配線基板５０の製造工程において、１０番目〜１２番目の工程で製造中の液晶表示用配線基板５０の概略的な構成を示す断面図である。
【図６】図１の液晶表示装置４０に用いられる液晶表示用配線基板５０の製造工程において、１３番目〜１５番目の工程で製造中の液晶表示用配線基板５０の概略的な構成を示す断面図である。
【図７】本発明の実施の形態の液晶表示用配線基板５０の製造工程と、従来技術の液晶表示用配線基板の製造工程とを、それぞれ示す工程図である。
【図８】図２〜図６の液晶表示用配線基板５０の製造工程において用いられるハーフトーン露光用のフォトマスク１１０の簡略化した形状を示す断面図、該フォトマスク１１０の透過光量の分布を示すグラフ、および、該フォトマスク１１０を用いて形成されるレジストパターンの厚さの分布を示すグラフである。
【図９】本発明の実施の第２の形態である液晶表示装置１２０の概略的な構成を示す断面図である。
【図１０】従来技術の液晶表示装置に用いられるアクティブマトリクス基板の製造工程において、１番目〜３番目の工程で製造中のアクティブマトリクス基板の概略的な構成を示す断面図である。
【図１１】従来技術の液晶表示装置に用いられるアクティブマトリクス基板の製造工程において、４番目〜６番目の工程で製造中のアクティブマトリクス基板の概略的な構成を示す断面図である。
【図１２】従来技術の液晶表示装置に用いられるアクティブマトリクス基板の製造工程において、７番目〜９番目の工程で製造中のアクティブマトリクス基板の概略的な構成を示す断面図である。
【図１３】従来技術の液晶表示装置に用いられるアクティブマトリクス基板の製造工程において、１０番目〜１２番目の工程で製造中のアクティブマトリクス基板の概略的な構成を示す断面図である。
【図１４】従来技術の液晶表示装置に用いられるアクティブマトリクス基板の製造工程において、１３番目〜１５番目の工程で製造中のアクティブマトリクス基板の概略的な構成を示す断面図である。
【図１５】従来技術の液晶表示装置に用いられるアクティブマトリクス基板の製造工程において、１６番目の工程で製造中のアクティブマトリクス基板の概略的な構成を示す断面図である。
【符号の説明】
４０　液晶表示装置
４１　第１基板
４２　第２基板
４３　液晶層
４４　第１回路
４５　層間絶縁層
４６　画素電極
４７　対向電極
４８　コンタクトホール用導電部材
４９　層間絶縁層の撥水化加工された表層
５０　液晶表示用配線基板
５２　層間絶縁層の凹所
５３　層間絶縁層の貫通孔
【図１】
2004053957.tif 000003
【図２】
2004053957.tif 000004
【図３】
2004053957.tif 000005
【図４】
2004053957.tif 000006
【図５】
2004053957.tif 000007
【図６】
2004053957.tif 000008
【図７】
2004053957.tif 000009
【図８】
2004053957.tif 000010
【図９】
2004053957.tif 000011
【図１０】
2004053957.tif 000012
【図１１】
2004053957.tif 000013
【図１２】
2004053957.tif 000014
【図１３】
2004053957.tif 000015
【図１４】
2004053957.tif 000016
【図１５】
2004053957.tif 000017