(57)【要約】【課題】導体パターンの厚さを厚くしても短絡不良が発生することがなく、低抵抗化を実現して直流電源回路用のインダクタとして使用できる積層型インダクタを容易に製造する方法を提供する。【解決手段】コイルシート１は、１枚の無地のフェライトシート２上に、Ａｇからなる導体ペーストのスクリーン印刷により導体パターン３を形成して構成されている。コイルとなる導体パターン３の一端部には、上側または下側のコイルシート１の導体パターン３との電気的導通を得るためのスルーホール４が形成されている。スルーホール４内の一部の領域は導体ペーストが存在しない導体欠損領域６となっている。このような複数枚のコイルシート１を積層するとともに、その上下に導体パターンを形成しない複数枚の無地のフェライトシート２をヨーク部として積層し、その積層体を焼結して、積層型インダクタを得る。【選択図】　　　　図１
2004095656.tif 000002
【特許請求の範囲】
【請求項１】
フェライトシートにコイルとなる導体パターンを形成した複数のコイルシートを積層し、積層させた上下のコイルシート間の導体パターン同士をスルーホールを介して導通させる積層型インダクタの製造方法において、前記スルーホール内の一部に導体が存在しない少なくとも１枚のコイルシートを含む複数のコイルシートを積層することを特徴とする積層型インダクタの製造方法。
【請求項２】
前記スルーホール内の導体が存在しない領域の幅，長さまたは形状を、前記スルーホールの直径及び深さに応じて設定することを特徴とする請求項１記載の積層型インダクタの製造方法。
【請求項３】
前記複数のコイルシートの積層体を焼結する工程を有しており、前記導体パターンを焼結してなる導体層の厚さが、前記フェライトシートを焼結してなるフェライト層の厚さの１／２以上であることを特徴とする請求項１または２記載の積層型インダクタの製造方法。
【請求項４】
フェライトシートにコイルとなる導体パターンを形成した複数のコイルシートが積層されており、積層された上下のコイルシート間の導体パターン同士をスルーホールを介して導通させている積層型インダクタにおいて、請求項１〜３の何れかに記載の製造方法に従って製造されることを特徴とする積層型インダクタ。
【請求項５】
フェライトシートにコイルとなる導体パターンが形成されており、前記導体パターンの一端部にスルーホールが設けられているコイルシートを導体のスクリーン印刷にて作製する際に使用するスクリーンマスクにおいて、前記スルーホール内の一部に前記導体が印刷されないようなマスクパターンを有することを特徴とするスクリーンマスク。
【請求項６】
フェライトシートにコイルとなる導体パターンが形成されており、前記導体パターンの一端部にスルーホールが設けられているコイルシートを導体のスクリーン印刷にて作製する装置において、前記スルーホール内の一部に前記導体が印刷されないように前記導体パターンを印刷する手段を備えることを特徴とするスクリーン印刷装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フェライトシートにコイルとなる導体パターンを形成した複数のコイルシートを、スルーホールを介して上下のコイルシート間の導体パターン同士を導通させる態様で、積層して構成される積層型インダクタを製造する方法、該方法によって製造される積層型インダクタ、積層型インダクタのコイルシートを作製する際に使用するスクリーンマスク、及び、前記コイルシートを作製する装置に関する。
【０００２】
【従来の技術】
パーソナルコンピュータ、携帯電話機などの電子機器の液晶パネルまたはＣＰＵを駆動させるための電源回路に使用されるインダクタには、直流電圧を昇圧または降圧させるために交流電流に数百ｍＡの直流電流がバイアス電流として重畳される。供給される電圧を効率良く昇圧／降圧するためには、消費電力が少ない低抵抗のインダクタを用いることが好ましい。電源回路に使用されるインダクタとしては、フェライトコアに導線を巻回してなる巻き線型インダクタが従来から一般的に使用されている。
【０００３】
電子機器の小型化、薄型化に伴って、その電源回路に使用されるインダクタにおいても、小型化、薄型化の要望が高まっている。しかしながら、巻き線型インダクタにおいては、フェライト焼結体の加工性、加工したフェライトコアの鍔部分の強度低下などの信頼性に問題があるので、十分な小型化、薄型化を実現できない。
【０００４】
そこで、巻き線型インダクタに代わるインダクタとして、十分な小型化、薄型化を実現できる積層型インダクタが開発されている。この積層型インダクタは、導体ペーストの印刷により薄いフェライトシート上にコイルとなる導体パターンを形成して構成される複数のコイルシートを積層し、上下のコイルシート間の導体パターン同士をスルーホールを介して導通させている。以下、この積層型インダクタの構成及び製造方法について説明する。
【０００５】
図１２は、従来の積層型インダクタの製造方法に使用するコイルシート１の上面図、図１３は、図１２のＡ−Ａ線における断面図である。例えばＰＥＴ（Ｐｏｌｙ−ｅｔｈｌｅｎ　Ｔｅｒｅｆｕｔａｌａｔｅ：ポリエチレンテレフタレート）製の樹脂フィルム５上に、コイルシート１が設けられている。このコイルシート１は、１枚の無地のフェライトシート２上に、例えばＡｇからなる導体ペーストの印刷により導体パターン３を形成して構成されている。
【０００６】
コイルとなる導体パターン３の一端部には、上側または下側のコイルシート１の導体パターン３との電気的導通を得るためのスルーホール４（直径：０．１５ｍｍ）が形成されており、このスルーホール４の全領域にわたって導電ペーストが充填されている。なお、この例では、フェライトシート２上に１周分の導体パターン３が形成されており、１枚のコイルシート１により１ターンの巻き数となる。
【０００７】
このようなコイルシート１は、次のようにして作製される。樹脂フィルム５上にフェライトシート２を設け、スルーホール４を形成した後、導体パターン３の形状を示すスクリーンマスクを用いて、スクリーン印刷法により導体ペーストをフェライトシート２上に印刷して導体パターン３を形成する。図１４は、従来例で使用するスクリーンマスク２３の一回路分の図であり、スルーホール４の形成域全体を含めて導体パターン３の形状に合わせた部分２３ａがくり抜かれたマスクパターンを有している。
【０００８】
図１５は、積層型インダクタにおける複数のシートの積層例を示す図である。樹脂フィルム５を剥離した図１２，図１３に示すような複数枚のコイルシート１が積層されるとともに、その上下に導体パターンを形成しない複数枚の無地のフェライトシート２がヨーク部として積層される。図１６は、図１５に示す複数枚のコイルシート１に形成された導体パターン３の接続の概要を示す図である。導体パターン３は実線で示し、スルーホール４を介した他のコイルシート１の導体パターン３との接続は破線で示す。この例では、積層された１枚おきのコイルシート１におけるスルーホール４の形成位置が同じになる。
【０００９】
このような積層型インダクタにあっては、導体パターン３（導電ペースト）をフェライトシート２に所定パターンに印刷した複数枚のコイルシート１を積層した後、導体パターン３及びフェライトシート２を同時に焼結するので、銅線を使用する巻き線型インダクタと比較して抵抗が高くなる。この結果、数百ｍＡの直流電流が印加された際に、コイルが発熱して消費電力が増加し、昇圧／降圧を効率良く行えないことになるという問題がある。
【００１０】
【発明が解決しようとする課題】
このような積層型インダクタの問題を解決する方法として、コイル部の導体抵抗を低減するために、導体パターン３の厚さを厚くすることが考えられる。低抵抗化の効果を得るためには、具体的に、焼結後の導体パターン３（以下、導体層という）の厚さを焼結後のフェライトシート２（以下、フェライト層という）の厚さの１／２以上にすることが有効である。
【００１１】
導体層の厚さがフェライト層の厚さの１／２以上になるように、導体パターン３の厚さを厚くした場合には、積層プレス時に、導体パターン３直下のフェライトシート２が圧縮されて、上下のコイルシート１の導体パターン３の間隔が狭くなる。特に、上下のコイルシート１の導体パターン３同士を導通させるスルーホール４において、印刷時にスルーホール４に充填された余分な導体ペーストが、その上に積層されるコイルシート１のフェライトシート２を突き破り、その結果、このフェライトシート２を挾む上下の導体パターン３同士が導通して短絡不良が発生するという問題がある。なお、導体層の厚さがフェライト層の厚さの１／２より薄い場合には、このような短絡不良は発生しない。
【００１２】
図１７〜図２４は、短絡不良が発生する従来の製造方法におけるコイルシート１の積層プレス工程を示す図である。複数枚の無地のフェライトシート２を積層したヨーク部となる積層体１１を下ラム１２上に載置し、樹脂フィルム５付きの１枚目のコイルシート１をこの積層体１１上に載せて、上ラム１３にてコイルシート１を積層体１１に圧着させる（図１７，図１８）。この積層プレスによって、導体パターン３が圧縮されるとともに、導体パターン３直下（図では直上）のフェライトシート２も圧縮され、その厚さが薄くなる。そして、樹脂フィルム５を剥離する（図１９）。剥離した後、スルーホール４には圧縮された導体ペーストの突起物１４が残存する。
【００１３】
次に、この上に、２枚目のコイルシート１を積層させて、上ラム１３にてそのコイルシート１を圧着させる（図２０，図２１）。これにより、下側の１枚目のコイルシート１のスルーホール４内の導体ペーストの突起物１４と、上側の２枚目のコイルシート１の導体パターン３とが接続して導通が得られる。この際、積層プレスによって、２枚目のコイルシート１の導体パターン３が圧縮され、その直下（図では直上）のフェライトシート２が圧縮されて、その厚さが薄くなる。そして、上側の２枚目のコイルシート１の導体パターン３が形成されているフェライトシート２の一部２ａ（図２１参照）は、導体ペーストの突起物１４に圧縮されて更に薄くなる。
【００１４】
更に、この上に、３枚目のコイルシート１を積層させて、上ラム１３にてそのコイルシート１を圧着させる（図２２，図２３，図２４）。この際、２枚目のフェライトシート２の積層時に薄くなったフェライトシート２の一部２ａが導体ペーストの突起物１４にて破られ、その突起物１４が３枚目のコイルシート１の導体パターン３と接触する。この結果、本来導通すべきでない部分１５（図２４の矢印部分）で、２枚目のコイルシート１の導体パターン３と３枚目のコイルシート１の導体パターン３とが導通されて、短絡不良が発生する。
【００１５】
以上のように、導体層の厚さがフェライト層の厚さの１／２以上であることを実現するために、導体パターン３の厚さを単純に厚くするだけでは、短絡不良が発生するという問題がある。
【００１６】
本発明は斯かる事情に鑑みてなされたものであり、スルーホール内が完全には導体ペーストで埋められていないコイルシートを積層することにより、導体パターンの厚さを厚くしても短絡不良が発生することがなく、低抵抗化を実現して直流電源回路用のインダクタとして使用可能である積層型インダクタを容易に製造できる積層型インダクタの製造方法を提供することを目的とする。
【００１７】
本発明の他の目的は、導体層の厚さが厚くても短絡不良は発生せず、低抵抗化を実現して直流電源回路用のインダクタとして使用できる積層型インダクを提供することにある。
【００１８】
本発明の更に他の目的は、スルーホール内の一部に導体が存在しないコイルシートをスクリーン印刷にて容易に作製できるスクリーンマスク及びスクリーン印刷装置を提供することにある。
【００１９】
【課題を解決するための手段】
第１発明に係る積層型インダクタの製造方法は、フェライトシートにコイルとなる導体パターンを形成した複数のコイルシートを積層し、積層させた上下のコイルシート間の導体パターン同士をスルーホールを介して導通させる積層型インダクタの製造方法において、前記スルーホール内の一部に導体が存在しない少なくとも１枚のコイルシートを含む複数のコイルシートを積層することを特徴とする。
【００２０】
第１発明にあっては、スルーホール内の一部に導体が存在しない少なくとも１枚のコイルシートを含む複数のコイルシートを積層して積層型インダクタを製造する。このようにすることにより、スルーホールに充填される導体ペーストの量が、スルーホールを完全に導体ペーストで埋めた従来例と比べて低減され、従来例のような過剰の導体ペーストによる高い突起物がスルーホールに形成されない。そして、積層プレス時にスルーホールへの変形代を有するため、フェライトシートを圧縮する程度が軽減され、従来例のように導電ペーストによる突起物がフェライトシートを突き破り、上下のコイルシートの導体パターン同士が接続して短絡不良が発生するという事態は避けられる。
【００２１】
第２発明に係る積層型インダクタの製造方法は、第１発明において、前記スルーホール内の導体が存在しない領域の幅，長さまたは形状を、前記スルーホールの直径及び深さに応じて設定することを特徴とする。
【００２２】
スルーホール内の導体が存在しない領域の幅及び長さを小さくし過ぎた場合には、スルーホール内の導電ペーストの量が多くて導電ペーストによる突起物にてフェライトシートが突き破られる可能性が残る。一方、このスルーホール内の導体が存在しない領域の幅及び長さを大きくし過ぎた場合には、スルーホールを介した正規の導通が得られなくて、断線不良が発生する可能性がある。そこで、第２発明にあっては、その領域の幅，長さまたは形状を、スルーホールの直径及び深さに応じて設定して、短絡不良及び断線不良が何れも発生しないようにする。
【００２３】
第３発明に係る積層型インダクタの製造方法は、第１または第２発明において、前記複数のコイルシートの積層体を焼結する工程を有しており、前記導体パターンを焼結してなる導体層の厚さが、前記フェライトシートを焼結してなるフェライト層の厚さの１／２以上であることを特徴とする。
【００２４】
導体層の厚さがフェライト層の厚さの１／２未満である場合には、低抵抗化の効果が小さくて、許容電流値を大きくとれない。そこで、第３発明にあっては、導体層の厚さをフェライト層の厚さの１／２以上として、低抵抗化を図って許容電流値を大きくする。このように厚い導体層を得るために導体パターンの厚さを厚くしても、スルーホール内の一部に導体が存在しない領域を設けているため、短絡不良は発生しない。
【００２５】
第４発明に係る積層型インダクタは、フェライトシートにコイルとなる導体パターンを形成した複数のコイルシートが積層されており、積層された上下のコイルシート間の導体パターン同士をスルーホールを介して導通させている積層型インダクタにおいて、第１〜第３発明の何れかに記載の製造方法に従って製造されることを特徴とする。
【００２６】
第１〜第３発明の何れかに従って製造される積層型インダクタでは、導体層が厚くても短絡不良は発生せず、直流電源回路用のインダクタとして使用できる。
【００２７】
第５発明に係るスクリーンマスクは、フェライトシートにコイルとなる導体パターンが形成されており、前記導体パターンの一端部にスルーホールが設けられているコイルシートを導体のスクリーン印刷にて作製する際に使用するスクリーンマスクにおいて、前記スルーホール内の一部に前記導体が印刷されないようなマスクパターンを有することを特徴とする。
【００２８】
スルーホール内の一部に導体ペーストが印刷されないようなマスクパターンを有するスクリーンマスクを用いて、導体ペーストのスクリーン印刷によって、フェライトシート上に導体パターンを形成する。よって、第１〜第３発明で使用するコイルシートを容易に作製できる。
【００２９】
第６発明に係るスクリーン印刷装置は、フェライトシートにコイルとなる導体パターンが形成されており、前記導体パターンの一端部にスルーホールが設けられているコイルシートを導体のスクリーン印刷にて作製する装置において、前記スルーホール内の一部に前記導体が印刷されないように前記導体パターンを印刷する手段を備えることを特徴とする。
【００３０】
スルーホール内の一部に導体ペーストが印刷されないように、導体ペーストのスクリーン印刷によって、フェライトシート上に導体パターンを形成する。よって、第１〜第３発明で使用するコイルシートを容易に作製できる。
【００３１】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
図１は、本発明に係る積層型インダクタの製造方法に使用するコイルシート１の上面図、図２は、図１のＡ−Ａ線における断面図である。例えばＰＥＴ製の樹脂フィルム５上に、コイルシート１が設けられている。このコイルシート１は、１枚の無地のフェライトシート２上に、例えばＡｇからなる導体ペーストの印刷により導体パターン３を形成して構成されている。なお、この例では、フェライトシート２上に１周分の導体パターン３が形成されており、１枚のコイルシート１により１ターンの巻き数となる。
【００３２】
コイルとなる導体パターン３の一端部には、上側または下側のコイルシート１の導体パターン３との電気的導通を得るためのスルーホール４（直径：０．１５ｍｍ）が形成されている。本発明にあっては、従来例（図１２，図１３）のようにスルーホール４内の全領域にわたって導電ペーストが充填されているのではなく、スルーホール４内の一部の領域は導体が存在しない導体欠損領域６となっている。この導体欠損領域６の幅，長さまたは形状は、本発明による短絡不良の抑制効果を発揮できるように、また、本来のスルーホール４における導通を果たせるように、スルーホール４の直径及び深さに応じて最適な大きさに設定されている。
【００３３】
そして、従来例と同様に、図１，図２に示すような複数枚のコイルシート１を積層するとともに、その上下に導体パターンを形成しない複数枚の無地のフェライトシート２をヨーク部として積層し、その積層体を焼結して、積層型インダクタを得る。
【００３４】
具体的な積層型インダクタの製造方法について説明する。まず、厚さが４０μｍである低温焼成用のＮｉＺｎＣｕフェライトシートをドクターブレード法にてＰＥＴ製の樹脂フィルム上に作製する。作製したフェライトシートを１５０ｍｍ角のサイズに切断し、ＮＣパンチにてスルーホールを形成する。
【００３５】
フェライトシート上に導体パターンをスクリーン印刷にて形成する。図３は、このスクリーン印刷の実施形態を示す図である。スルーホール４が形成されたフェライトシート２／樹脂フィルム５の積層体２２を、吸着式の支持台２１上に真空吸着させる。そして、スクリーンマスク２３を積層体２２に被せ、その上から導体ペースト２４をスキージ２５にて印刷して、所定の導体パターン３を形成する。
【００３６】
図４は、本発明で使用するスクリーンマスク２３の一回路分の図であり、形成すべき導体パターン３の形状に合わせた部分２３ａがくり抜かれたマスクパターンを有している。但し、スルーホール４の形成位置に対応させてスリット状のマスク領域２３ｂを設けている。よって、このようなスクリーンマスク２３を使用したスクリーン印刷により、スルーホール４の内部が完全に導体ペースト２４にて埋められず、導体ペースト２４が充填されていない領域（図１，図２の導体欠損領域６）が設けられる。
【００３７】
なお、このような領域（導体欠損領域６）の形成を含めたスルーホール４における導体ペースト２４の充填量の調整は、スクリーンマスク２３におけるマスク領域２３ｂのサイズ、スキージ２５の移動速度、真空吸着の強度などを適宜設定することによって実現する。
【００３８】
導体パターンが形成されていない１０枚の無地のフェライトシート、上述したように導体パターンが印刷された１４枚のフェライトシート（コイルシート）、導体パターンが形成されていない１０枚の無地のフェライトシートを順次積層させて、３４枚のシートからなる積層体を作製する。この際、導体パターンの厚さを厚くしても、フェライトシートの積層時に短絡不良は生じない。なお、短絡不良が生じない詳細な理由については後述する。
【００３９】
この積層体から、長辺５．６ｍｍ，短辺４．０ｍｍのインダクタチップ片を切り出し、切り出したインダクタチップ片を、大気圧雰囲気下の９００℃にて２時間焼結する。得られる長辺４．５ｍｍ，短辺３．２ｍｍの焼結体の長辺方向の両端にＡｇ電極を形成し、更に、Ａｇ電極上にメッキにてＳｎ，Ｎｉを形成して、積層型インダクタを製造する。
【００４０】
最終的に製造された積層型インダクタにおける導体層の厚さは、フェライト層の厚さの１／２以上である。例えば、厚さ４０μｍのフェライトシートを利用する場合、印刷する導体パターンの厚さを３０μｍとしたときには、焼結後のフェライト層，導体層の厚さは夫々３０μｍ，２０μｍ程度になって、導体層の厚さがフェライト層の厚さの１／２以上になることを実現できる。このように導体層の厚さが厚い積層型インダクタでは、十分な低抵抗化を図れて、許容電流値を大きく取ることができる。
【００４１】
次いで、導体パターンを厚くしても短絡不良が発生しない理由について、本発明におけるコイルシート１の積層プレス工程を示す図５〜図１１を参照して説明する。複数枚の無地のフェライトシート２を積層した積層体１１を下ラム１２上に載置し、図１，図２に示すような樹脂フィルム５付きの１枚目のコイルシート１をこの積層体１１上に載せて、上ラム１３にてコイルシート１を積層体１１に圧着させる（図５，図６）。この積層プレスによって、導体パターン３は圧縮されるが、スルーホール４内に導体ペーストが充填されていない導体欠損領域６が存在するので、この領域が変形代となる。そして、樹脂フィルム５を剥離する（図７）。剥離した後、スルーホール４に導体ペーストの突起物１４は残存するが、スルーホール４内への導体ペーストの充填量が従来例よりも少ないので、その突起物１４の高さは従来例（図１９）と比べて低く、その体積も小さい。
【００４２】
次に、この上に、２枚目のコイルシート１を積層させて、上ラム１３にてそのコイルシート１を圧着させる（図８，図９）。これにより、下側の１枚目のコイルシート１のスルーホール４内の導体ペーストの突起物１４と、上側の２枚目のコイルシート１の導体パターン３とが接続して導通が得られる。この際、上側の２枚目のコイルシート１の導体パターン３が形成されているフェライトシート２の一部２ａ（図９参照）は、導体ペーストの突起物１４に圧縮されるが、突起物１４の高さが従来例よりも低く、その体積も小さく、更に導体欠損領域６へ逃げることができるので、その圧縮量は従来例（図２１）と比べて大幅に低減される。
【００４３】
更に、この上に、３枚目のコイルシート１を積層させて、上ラム１３にてそのコイルシート１を圧着させる（図１０，図１１）。フェライトシート２の一部２ａは薄くなっていないので、この積層プレスした際に、従来例（図２１）のように導体ペーストの突起物１４にて破られることはなく、短絡不良は発生しない。
【００４４】
以上のように、本発明にあっては、導体層の厚さがフェライト層の厚さの１／２以上であることを実現するために、導体パターン３の厚さを厚くしても、短絡不良の発生を抑止することができる。
【００４５】
本発明に従って製造した積層型インダクタについて、３００ｍＡの直流バイアス印加時のインダクタンス，直流抵抗値を測定したところ、直流電源回路用のインダクタとして使用可能な高いインダクタンスと低い直流抵抗値とを実現できていることを確認できた。また、断面観察によってスルーホール部の接合状態を検査したところ、短絡不良は全く生じておらず、またスルーホールを介した本来の導通は確実になされていることを確認できた。
【００４６】
なお、本発明の積層型インダクタにあっては、積層する全てのコイルシートがスルーホール内に導体欠損領域を有していても良いし、積層するコイルシートのうちの一部のコイルシートがスルーホール内に導体欠損領域を有している、つまり導体欠損領域を有するコイルシートと導体欠損領域を有さないコイルシートとを混在させて積層させても良く、積層するコイルシートの中の少なくとも１枚のコイルシートがスルーホール内に導体欠損領域を有しておれば、本発明の権利範囲内である。なお、上述した例では、１枚のフェライトシート上に１周分の導体パターンを形成することとしたが、１枚のフェライトシート上に形成する導体パターンは、３／４周分，２周分など任意であって良いが、スルーホールの形成位置が１枚おきのコイルシートで一致するような場合（整数周分）に、上下のスルーホール間の距離が短くなるため、本発明は特に有効である。また、上述した例では、導体欠損領域の形状を矩形状としたが、十字状など他の形状であっても良く、スルーホールの直径及び深さに応じて任意の形状に設定して良い。
【００４７】
【発明の効果】
以上のように本発明では、スルーホール内の一部に導体が存在しない複数のコイルシートを積層して積層型インダクタを製造するようにしたので、低抵抗化を図るべく導体パターンの厚さを厚くしても短絡不良が発生することがなく、直流電源回路用のインダクタとして使用可能である積層型インダクタを容易に製造することができる。
【００４８】
また、本発明では、スルーホール内の導体が存在しない領域の幅，長さまたは形状を、スルーホールの直径及び深さに応じて任意に調整できるようにしたので、導体パターンの厚さを厚くしても短絡不良及び断線不良の何れもが発生しないようにすることができる。
【００４９】
また、本発明では、導体層の厚さをフェライト層の厚さの１／２以上とするようにしたので、低抵抗化を図って許容電流値を大きくすることができる。
【００５０】
更に、本発明では、スルーホール内の一部に導体が存在しない複数のコイルシートを容易に作製することができる。
【図面の簡単な説明】
【図１】本発明に係る積層型インダクタの製造方法に使用するコイルシートの上面図である。
【図２】図１のＡ−Ａ線における断面図である。
【図３】フェライトシートへの導体パターンのスクリーン印刷の実施形態を示す図である。
【図４】本発明で使用するスクリーンマスクの一回路分の図である。
【図５】本発明におけるコイルシートの積層プレス工程を示す図である。
【図６】本発明におけるコイルシートの積層プレス工程を示す図である。
【図７】本発明におけるコイルシートの積層プレス工程を示す図である。
【図８】本発明におけるコイルシートの積層プレス工程を示す図である。
【図９】本発明におけるコイルシートの積層プレス工程を示す図である。
【図１０】本発明におけるコイルシートの積層プレス工程を示す図である。
【図１１】本発明におけるコイルシートの積層プレス工程を示す図である。
【図１２】従来の積層型インダクタの製造方法に使用するコイルシートの上面図である。
【図１３】図１２のＡ−Ａ線における断面図である。
【図１４】従来例で使用するスクリーンマスクの一回路分の図である。
【図１５】積層型インダクタにおける複数のシートの積層例を示す図である。
【図１６】図１５に示す複数枚のコイルシートに形成された導体パターンの接続の概要を示す図である。
【図１７】従来例におけるコイルシートの積層プレス工程を示す図である。
【図１８】従来例におけるコイルシートの積層プレス工程を示す図である。
【図１９】従来例におけるコイルシートの積層プレス工程を示す図である。
【図２０】従来例におけるコイルシートの積層プレス工程を示す図である。
【図２１】従来例におけるコイルシートの積層プレス工程を示す図である。
【図２２】従来例におけるコイルシートの積層プレス工程を示す図である。
【図２３】従来例におけるコイルシートの積層プレス工程を示す図である。
【図２４】従来例におけるコイルシートの積層プレス工程を示す図である。
【符号の説明】
１　コイルシート
２　フェライトシート
３　導体パターン
４　スルーホール
５　樹脂フィルム
６　導体欠損領域
２３　スクリーンマスク
２４　導体ペースト
【図１】
2004095656.tif 000003
【図２】
2004095656.tif 000004
【図３】
2004095656.tif 000005
【図４】
2004095656.tif 000006
【図５】
2004095656.tif 000007
【図６】
2004095656.tif 000008
【図７】
2004095656.tif 000009
【図８】
2004095656.tif 000010
【図９】
2004095656.tif 000011
【図１０】
2004095656.tif 000012
【図１１】
2004095656.tif 000013
【図１２】
2004095656.tif 000014
【図１３】
2004095656.tif 000015
【図１４】
2004095656.tif 000016
【図１５】
2004095656.tif 000017
【図１６】
2004095656.tif 000018
【図１７】
2004095656.tif 000019
【図１８】
2004095656.tif 000020
【図１９】
2004095656.tif 000021
【図２０】
2004095656.tif 000022
【図２１】
2004095656.tif 000023
【図２２】
2004095656.tif 000024
【図２３】
2004095656.tif 000025
【図２４】
2004095656.tif 000026