(57)【要約】【課題】パターン変形が少なく、ＳＥＭ耐性およびエッチング耐性に優れたレジストパターンを形成し、これを用いて微細パターンを高精度に形成する。レジストパターン及び微細パターンのエッジラフネスを低減する。【解決手段】シリコン基板１上にシリコン窒化膜２を形成し、シリコン窒化膜２上にＡｒＦレジスト３を形成する。ＡｒＦレジスト３にフォトマスク４を介して露光光５を照射する。露光後、ＡｒＦレジストパターン３ａに、波長が２００ｎｍ以下、且つ、照度が１０ｍＷ／ｃｍ２以上の真空紫外線６を照射する。ＡｒＦレジストパターン３ｂをマスクとしてシリコン窒化膜２をドライエッチングする。【選択図】　　　　図１
2004111612.tif 000002
【特許請求の範囲】
【請求項１】
基板上に下地膜を形成する工程と、
前記下地膜上にレジストを塗布する工程と、
前記レジストにマスクパターンを露光する工程と、
露光後に、前記レジストを現像して、レジストパターンを形成する工程と、
前記レジストパターンに、波長が２００ｎｍ以下、且つ、照度が１０ｍＷ／ｃｍ２以上の真空紫外線を照射するキュア処理工程と、
前記キュア処理工程の終了後に、前記レジストパターンをマスクとして前記下地膜をドライエッチングする工程と、
を含むことを特徴とする微細パターンの形成方法。
【請求項２】
請求項１に記載の形成方法において、
前記キュア処理工程を、酸素濃度が２００ｐｐｍ以下の雰囲気で行うことを特徴とする微細パターンの形成方法。
【請求項３】
請求項１又は２に記載の形成方法において、
前記キュア処理工程で、連続放電及び０．１Ｈｚ以上の間欠放電を実行可能な光源を用いることを特徴とする微細パターンの形成方法。
【請求項４】
請求項１から３の何れかに記載の形成方法において、
前記真空紫外線の照度が６５ｍＷ／ｃｍ２以上であることを特徴とする微細パターンの形成方法。
【請求項５】
請求項１から４の何れかに記載の形成方法において、
前記キュア処理工程で、前記レジストパターンの温度を、−２０℃以上から該レジストパターンのガラス転移温度以下の範囲に制御することを特徴とする微細パターンの形成方法。
【請求項６】
請求項１から５の何れかに記載の形成方法において、
前記キュア処理工程による前記レジストパターンの縮小量値を、前記マスクパターンの補正に用いることを特徴とする微細パターンの形成方法。
【請求項７】
請求項１から６の何れかに記載の形成方法を用いて微細パターンを形成する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、半導体装置の製造方法に係り、特に微細パターンの形成方法に関する。
【０００２】
【従来の技術】
半導体集積回路の高集積化を図るための微細パターンを形成するために、露光光の短波長化による解像度の向上が図られている。
近年では、従来光源として用いられてきたＫｒＦエキシマレーザ（波長２４８ｎｍ）に代わって、ＡｒＦエキシマレーザ（波長１９３ｎｍ）やＦ２エキシマレーザ（波長１５７ｎｍ）が用いられるようになってきた。
【０００３】
しかし、ＡｒＦエキシマレーザによる露光では、光吸収によりフォトレジストの性能が劣化してしまうという問題があった。
この問題を解決するため、光吸収が少なく且つ高感度である化学増幅型レジストが開発されてきた。さらに、ＡｒＦエキシマレーザによる露光の実用化に向けて、ＡｒＦレジストのエッチング耐性の改善等の様々な検討がされている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特許第３２９３８０３号公報　（第３−４頁、第２図）
【０００５】
【発明が解決しようとする課題】
しかしながら、本願発明者が行った実験によって、従来から用いられているフォトレジストでは、現像して得られるＡｒＦレジストパターンのエッジラフネスが大きいことが分かった。
また、ＳＥＭ観察中に起こるＡｒＦレジストパターンの変形・寸法変化が大きいことが分かった。すなわち、ＡｒＦレジストパターンのＳＥＭ耐性が低いことが分かった。
また、現像後のレジストパターンをマスクとして下地膜をドライエッチングした場合に、フォトレジストの表面が荒れたり、フォトレジストが変形したりすることが分かった。すなわち、ＡｒＦレジストパターンのエッチング耐性が低いことが分かった。
また、上記ドライエッチングにより得られた下地膜パターンのエッジラフネスが大きいことが分かった。
従って、高精度な微細パターンの形成が困難であるという問題があった。
【０００６】
本発明は、上記従来の課題を解決するためになされたもので、パターン変形が少なく、ＳＥＭ耐性およびエッチング耐性に優れたレジストパターンを形成し、これを用いて微細パターンを高精度に形成することを目的とする。
また、本発明は、レジストパターン及び微細パターンのエッジラフネスを低減することも目的とする。
また、本発明は、高精度な微細パターンを有する半導体装置の製造方法を提供することも目的とする。
【０００７】
【課題を解決する為の手段】
請求項１の発明に係る微細パターンの形成方法は、基板上に下地膜を形成する工程と、
前記下地膜上にレジストを塗布する工程と、
前記レジストにマスクパターンを露光する工程と、
露光後に、前記レジストを現像して、レジストパターンを形成する工程と、
前記レジストパターンに、波長が２００ｎｍ以下、且つ、照度が１０ｍＷ／ｃｍ２以上の真空紫外線を照射するキュア処理工程と、
前記キュア処理工程の終了後に、前記レジストパターンをマスクとして前記下地膜をドライエッチングする工程と、
を含むことを特徴とするものである。
【０００８】
請求項２の発明に係る微細パターンの形成方法は、請求項１に記載の形成方法において、
前記キュア処理工程を、酸素濃度が２００ｐｐｍ以下の雰囲気で行うことを特徴とするものである。
【０００９】
請求項３の発明に係る微細パターンの形成方法は、請求項１又は２に記載の形成方法において、
前記キュア処理工程で、連続放電及び０．１Ｈｚ以上の間欠放電を実行可能な光源を用いることを特徴とするものである。
【００１０】
請求項４の発明に係る微細パターンの形成方法は、請求項１から３の何れかに記載の形成方法において、
前記真空紫外線の照度が６５ｍＷ／ｃｍ２以上であることを特徴とするものである。
【００１１】
請求項５の発明に係る微細パターンの形成方法は、請求項１から４の何れかに記載の形成方法において、
前記キュア処理工程で、前記レジストパターンの温度を、−２０℃以上から該レジストパターンのガラス転移温度以下の範囲に制御することを特徴とするものである。
【００１２】
請求項６の発明に係る微細パターンの形成方法は、請求項１から５の何れかに記載の形成方法において、
前記キュア処理工程による前記レジストパターンの縮小量値を、前記マスクパターンの補正に用いることを特徴とするものである。
【００１３】
請求項７の発明に係る半導体装置の製造方法は、請求項１から６の何れかに記載の形成方法を用いて微細パターンを形成する工程を含むことを特徴とするものである。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００１５】
実施の形態１．
図１を参照して、本発明の実施の形態１による微細パターンの形成方法について説明する。
図１は、本発明の実施の形態１による微細パターンの形成方法を説明するための断面図である。
【００１６】
先ず、図１（ａ）に示すように、基板１としてのシリコン基板上に、下地膜２としてのシリコン窒化膜を厚さ２００ｎｍ程度で形成する。ここで、基板１は、シリコン基板に限らず、石英基板やセラミックス基板であってもよい。また、被エッチング膜である下地膜２は、シリコン窒化膜に限らず、シリコン酸化膜やシリコン酸窒化膜であってもよい。
次に、シリコン窒化膜２上に、ＡｒＦエキシマレーザ露光で用いられるフォトレジスト（以下「ＡｒＦレジスト」という。）３を回転塗布により形成する。ここで、本実施の形態１では、ＡｒＦレジスト３は、アクリル系の材料のものを用いた。
そして、塗布後加熱処理（プリベーク）を行う。
【００１７】
次に、図１（ｂ）に示すように、フォトマスク４を介して、露光光５をＡｒＦレジスト３に照射する。ここで、露光光５の光源として、ＡｒＦエキシマレーザ（波長１９３ｎｍ）を用いた。
【００１８】
次に、図１（ｃ）に示すように、露光後加熱処理（ＰＥＢ：ｐｏｓｔ−ｅｘｐｏｓｕｒｅ　ｂａｋｅ）を行い、続いて現像処理を行う。これにより、シリコン窒化膜２上にＡｒＦレジストパターン３ａが形成される。
【００１９】
次に、ＡｒＦレジストパターン３ａの全面に、真空紫外線（以下「ＶＵＶ光」という。）６を照射する（以下「ＶＵＶキュア処理」という場合もある。）。これにより、図１（ｄ）に示すように、上記ＡｒＦレジストパターン３ａよりもパターン幅が縮小したＡｒＦレジストパターン３ｂが得られる。
ここで、ＶＵＶ光６は、波長が２００ｎｍ以下であり、且つ、照度が１０ｍＷ／ｃｍ２以上のものを用いる。また、ＶＵＶ光６の照度は、６５ｍＷ／ｃｍ２以上にするのが好ましい。
また、ＶＵＶ光６を照射する際、ＡｒＦレジストパターン３ａ周囲の雰囲気は、酸素濃度が２００ｐｐｍ以下、好ましくは１ｐｐｍ以下になるように窒素置換する。すなわち、ＶＵＶキュア処理は、酸素濃度が２００ｐｐｍ以下、好ましくは１ｐｐｍ以下の窒素雰囲気下で行われる。
また、ＶＵＶ光６の照射中は、ＡｒＦレジストパターン３ａの温度がマイナス２０℃（−２０℃）以上からレジストのガラス転移温度以下になるように、基板１の温度を制御する。この基板１の温度制御は、例えば温度制御プレートのような温度制御機構により行うことができる。
また、本実施の形態１では、照射エネルギーが３．９Ｊ／ｃｍ２以上でＶＵＶ光６を照射する（後述）。
詳細は後述するが、このＶＵＶキュア処理により、ＡｒＦレジストパターン３ａ中のポリマーが３次元的に架橋することにより、緻密な膜構造となる。
また、本実施の形態１では、ＶＵＶ光６の照射方法は、連続照射を用いた。すなわち、ＶＵＶ光６の連続放電が可能な光源（後述）を用いて、ＶＵＶキュア処理を行った。
【００２０】
最後に、図１（ｅ）に示すように、ＡｒＦレジストパターン３ｂをマスクとし、ＣＨＦ３／ＣＦ４／Ａｒ／Ｏ２のガス系を用いて、シリコン窒化膜２をドライエッチングする。これにより、微細パターン２ａが形成される。
【００２１】
次に、図２を参照して、上記ＶＵＶ光６を照射する光源について説明する。
図２は、本実施の形態１で用いるＶＵＶ光の光源を説明するための図である。
ＶＵＶ光６の光源としては、例えば、図２に示すようなエキシマランプ１０を用いることができる。
図２に示すように、エキシマランプ（以下「放電ランプ」ともいう。）１０は、全体形状が円筒状である。放電ランプ１０の材質は、誘電体バリア放電の際に誘電体として機能するとともに、真空紫外光を透過する合成石英ガラスからなる。放電ランプ１０は、内側管１１と外側管１２とが同軸に配置してなる二重円筒管を構成する。そして、放電ランプ１０の両端を閉じることにより、内側管１１と外側管１２との間に放電空間１３が形成される。放電空間１３には、誘電体バリア放電によってエキシマ分子を形成するとともに、このエキシマ分子から真空紫外光を放射する放電用ガスとして、例えばキセノンガスが封入されている。
数値例をあげると、放電ランプ１０は全長８００ｍｍ、外径２７ｍｍ、内側管１１の外径は１６ｍｍ、内側管１１と外側管１２の肉厚は１ｍｍである。
このような形態のエキシマランプは、例えば、特許第２９５１１３９号、特許第２７７５６９７号、特許第２８３６０５６号に詳述されている。
【００２２】
また、外側管１２の外面には網状電極１４が設けられ、内側管１１の内部に他方の電極である内側電極１５が設けられる。網状電極１４はシームレスに構成され、全体として伸縮性を有することから外側管１２への密着性を良くすることができる。内側電極１５はパイプ状、あるいは断面において一部に切り欠きを有する概略Ｃ字状のものであり内側管１１に密着するように設けられる。放電空間１３には必要に応じてゲッタが配置される。
【００２３】
網状電極１４と内側電極１５との間に接続された交流電源（図示省略）から交流電圧が印加されると、放電空間１３にエキシマ分子が形成されて真空紫外光を発光する。
このようなエキシマランプは、電極間に誘電体と放電空間を介在させて放電させるものであり、誘電体バリア放電ランプと称する場合もあり、単一波長の真空紫外光を強く放射するという、従来の低圧水銀放電ランプや高圧アーク放電ランプにはない優れた特徴を有している。この単一波長の光は、放電容器内の封入ガスによって決まり、キセノンガス（Ｘｅ）の場合は波長１７２ｎｍの光、アルゴンガス（Ａｒ）と塩素ガス（Ｃｌ）の場合は波長１７５ｎｍの光、クリプトン（Ｋｒ）と沃素（Ｉ）の場合は波長１９１ｎｍの光、アルゴン（Ａｒ）とフッ素（Ｆ）の場合は波長１９３ｎｍの光を放射する。さらに、必要に応じて瞬時（１秒以内）に点滅点灯できるという特徴も有する。
【００２４】
なお、本実施の形態１で用いる光源であるエキシマランプの形状は円筒形状に限定されるものではなく、特公平８−２１３６９号に示す平板形状や、特許第３０４３５６５号に示すいわゆるヘッドオン型ランプなどを採用できる。また、エキシマランプは誘電体を介在させて放電させる放電ランプに限定されるものではなく、マイクロ波により励起する無電極放電ランプなどを採用することもできエキシマ発光をすることができれば放電形式は限定されるものではない。
【００２５】
次に、図３〜図９を参照して、上記ＶＵＶキュア処理を用いることにより得られる効果について説明する。
図３は、ＶＵＶキュア処理時間（ＶＵＶ照射エネルギー）と、ＡｒＦレジストパターンのＩＲスペクトルとの関係を示す図である。
図３に示すように、照射エネルギーが３．９Ｊ／ｃｍ２（処理時間が１分）以上の場合に、ＡｒＦレジストパターンのＩＲスペクトルが変化しているため、ＡｒＦレジスト中の分子構造が変化していることが分かる。よって、ＶＵＶキュア処理において、照射エネルギーを３．９Ｊ／ｃｍ２以上とした。
【００２６】
図４は、ＶＵＶキュア処理時間と、ＡｒＦレジストパターンの屈折率との関係を示す図である。
図４に示すように、ＶＵＶキュア処理時間が長くなるにつれて、屈折率が大きくなっている。これより、ＶＵＶキュア処理時間が長い場合に、ＡｒＦレジスト中の分子構造が変化して、膜が緻密になっていることが分かる。
【００２７】
図５は、ＶＵＶキュア処理時間と、ＡｒＦレジストパターンのラインエッジラフネス（以下「ＬＥＲ」という。）との関係を示す図である。ここで、図５は、１３０ｎｍのライン・アンド・スペースパターン（以下「Ｌ／Ｓパターン」という。）におけるＬＥＲの変化を示している。
図５に示すように、ＶＵＶキュア処理時間が１ｍｉｎ（照射エネルギーが３．９Ｊ／ｃｍ２）以上の場合に、Ｌ／ＳパターンのＬＥＲを大幅に低減できることが分かる。よって、ＶＵＶキュア処理において、照射時間を１ｍｉｎ以上とした。
【００２８】
図６は、ＶＵＶキュア処理時間と、ＡｒＦレジストパターンの寸法縮小量（ＣＤ変化量）との関係を示す図である。ここで、図６は、１３０ｎｍのＬ／Ｓパターンにおける寸法縮小量の変化を示している。
図６に示すように、ＶＵＶキュア処理を行うことにより、ＡｒＦレジストパターンの寸法を縮小できることが分かる。
【００２９】
図７は、ＶＵＶキュア処理時間と、ＡｒＦレジストパターンのＳＥＭ耐性との関係を示す図である。ここで、図７は、１３０ｎｍのＬ／Ｓパターンにおいて、３０秒間のＳＥＭ観察の電子ビーム照射によるパターン寸法の変化（ＣＤ変化）を示している。
図７に示すように、ＶＵＶキュア処理を行うことにより、ＳＥＭ観察中のパターン寸法変化を低減できることが分かる。すなわち、ＡｒＦレジストパターンのＳＥＭ耐性が向上することが分かる。
【００３０】
図８は、ＶＵＶキュア処理時間と、エッチング後のＡｒＦレジストパターンの表面荒れとの関係を示す図である。
図８に示すように、ＶＵＶ光を照射することにより、ドライエッチングによるレジスト表面荒れを低減できることが分かる。すなわち、ＶＵＶ光照射により、ＡｒＦレジストパターンのエッチング耐性が向上することが分かる。
【００３１】
図９は、ＶＵＶキュア処理によるＡｒＦレジストパターンのエッチング耐性の向上を説明するための図である。詳細には、ＶＵＶキュア処理を４分間行った場合と、ＶＵＶキュア処理無しの場合とで、ＡｒＦレジストパターンのドライエッチング耐性を比較した図である。
図９に示すように、ＶＵＶキュア処理無しの場合と比べて、ＶＵＶキュア処理を行った場合は、エッチングで起こるレジストパターンの変形歪みがなく、得られるシリコン窒化膜パターンのＬＥＲが小さい。よって、微細パターンを高精度に形成することができる。
【００３２】
以上説明したように、本実施の形態１では、ＡｒＦレジストパターン３ａに対して、波長が２００ｎｍ以下で、且つ、照度が１０ｍＷ／ｃｍ２以上である真空紫外線（ＶＵＶ光）６を照射した。これにより、ＡｒＦレジストパターン中のポリマーが３次元的に架橋して、緻密な膜構造となる。従って、ＡｒＦレジストパターンのエッジラフネスを低減し、ＳＥＭ耐性を改善することができる。
さらに、このＡｒＦレジストパターンを用いて下地膜をドライエッチングした際に、変形が少なく優れたエッチング耐性を有するＡｒＦレジストパターンが得られ（図８参照）、微細パターンのエッジラフネスを低減することができる（図９参照）。また、ＶＵＶ光６の照度を６５ｍＷ／ｃｍ２以上とすることにより、ＡｒＦレジストパターンのＳＥＭ耐性およびエッチング耐性を更に向上させることができる。
以上より、微細パターンを高精度に形成することができる。よって、この微細パターンを用いて、半導体集積回路（半導体装置）を高集積化することができる。
【００３３】
また、酸素濃度が２００ｐｐｍ以下の雰囲気でＶＵＶキュア処理を行った。これにより、ＡｒＦレジストパターンの酸化を防止することができる。
【００３４】
また、ＡｒＦレジストの温度がそのレジストのガラス転移温度以下の温度でＶＵＶキュア処理を行った。これにより、ＡｒＦレジストパターンのパターン変形を抑えることができる。
【００３５】
また、ＶＵＶキュア処理により、現像後のレジストパターンのサイズを縮小することができる（図６参照）。このパターンサイズの縮小量を、パターンサイズ別・パターン種類別に調べて、フォトマスクのパターンの補正に用いることにより、所望の幅でさらに微細なパターンを形成することができる。
【００３６】
なお、本実施の形態１では、ＶＵＶ光６の照射エネルギーを３．９Ｊ／ｃｍ２以上（照射時間を１ｍｉｎ以上）としたが、これに限らず、３．９Ｊ／ｃｍ２未満（１ｍｉｎ未満）であってもレジスト中のポリマーが３次元的に架橋して緻密な膜構造となるような照射エネルギー（照射時間）であればよい。
【００３７】
また、本実施の形態１では、ＶＵＶ光６を連続放電させたが、０．１Ｈｚ以上の間欠放電でＶＵＶ光６を照射してもよい。この間欠放電も、図２に示した光源を用いて行うことができる。よって、ＡｒＦレジストの性質に応じて、連続照射か間欠照射かを選択可能である。
【００３８】
【発明の効果】
本発明によれば、パターン変形が少なく、ＳＥＭ耐性およびエッチング耐性に優れたレジストパターンを形成することができ、これを用いて微細パターンを高精度に形成することができる。
また、レジストパターン及び微細パターンのエッジラフネスを低減することができる。
また、高精度な微細パターンを有する半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による微細パターンの形成方法を説明するための断面図である。
【図２】本実施の形態１で用いるＶＵＶ光の光源を説明するための図である。
【図３】ＶＵＶキュア処理時間（ＶＵＶ照射エネルギー）と、ＡｒＦレジストパターンのＩＲスペクトルとの関係を示す図である。
【図４】ＶＵＶキュア処理時間と、ＡｒＦレジストパターンの屈折率との関係を示す図である。
【図５】ＶＵＶキュア処理時間と、ＡｒＦレジストパターンのラインエッジラフネスとの関係を示す図である。
【図６】ＶＵＶキュア処理時間と、ＡｒＦレジストパターンの寸法縮小量との関係を示す図である。
【図７】ＶＵＶキュア処理時間と、ＡｒＦレジストパターンのＳＥＭ耐性との関係を示す図である。
【図８】ＶＵＶキュア処理時間と、エッチング後のＡｒＦレジストパターンの表面荒れとの関係を示す図である。
【図９】ＶＵＶキュア処理によるＡｒＦレジストパターンのエッチング耐性の向上を示す図である。
【符号の説明】
１　シリコン基板（基板）
２　シリコン窒化膜（下地膜）
２ａ　微細パターン
３　ＡｒＦレジスト
３ａ，３ｂ　ＡｒＦレジストパターン
４　フォトマスク
５　露光光
６　真空紫外線（ＶＵＶ光）
１０　光源（エキシマランプ、放電ランプ）
１１　内側管
１２　外側管
１３　放電空間
１４　網状電極
１５　内側電極
【図１】
2004111612.tif 000003
【図２】
2004111612.tif 000004
【図３】
2004111612.tif 000005
【図４】
2004111612.tif 000006
【図５】
2004111612.tif 000007
【図６】
2004111612.tif 000008
【図７】
2004111612.tif 000009
【図８】
2004111612.tif 000010
【図９】
2004111612.tif 000011