(57)【要約】  【課題】  従来の有機ｎ−チャネルＴＦＦＥＴが有する技術的問題を解決した相補型有機薄膜トランジスタを提供する。  【解決手段】  無機ｎ−チャネル薄膜ＴＦＴと有機ｐ−チャネルＴＦＴを有する相補型回路は、従来の相補型無機ＴＦＴ又は相補型有機ＴＦＴの欠点を被ることなく、優れた特性を示す。ｎ−チャネル無機ＴＦＴはアモルファスＳｉ活性層を有し、ｐ−チャネル有機ＴＦＴはα−ヘキサチエニレン（α−６Ｔ）活性層を有する。【選択図】  図１
2004228587.tif 000002
【特許請求の範囲】
【請求項１】
ｎ−チャネルトランジスタとｐ−チャネルトランジスタが接続されて構成される製品において、
前記ｎ−チャネルトランジスタ（１１）は、無機薄膜トランジスタであり、
前記ｐ−チャネルトランジスタ（１２）は、有機薄膜トランジスタである
ことを特徴とするトランジスタからなる製品。
【請求項２】
無機薄膜トランジスタは、アモルファスＳｉ、多結晶Ｓｉ、ＣｄＳｅ、ＴｉＯ2、ＺｎＯ及びＣｕ2Ｓからなる群から選択される金属からなる活性層からなり、
有機薄膜トランジスタは、
i) ２〜５個の炭素原子を介して結合された、オリゴ重合度が４以上８以下の、チオフェンのオリゴマー、
ii)２〜５個の炭素原子を介して結合された、３〜６個のチオフェン環と末端基としてチオフェンを有するビニレンと、チエニレンとの交互共オリゴマー、
iii)ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェンの線状ダイマー及びトリマー、
iv)末端のチオフェンの４個又は５個の炭素原子上に置換基を有する前記i)、ii)及びiii)の何れかのオリゴマー、
v)テトラセン、ペンタセン及びこれらの末端置換誘導体、及び
vi)ポリマーマトリックス中のｐ，ｐ’−ジアミノビフェニル複合体、
からなる群から選択される材料からなる活性層からなる請求項１の製品。
【請求項３】
末端のチオフェンの４個又は５個の炭素原子上の置換基は炭素原子を１〜２０個有するアルキル置換基である請求項２の製品。
【請求項４】
前記第１及び第２のトランジスタは、相補型インバータ回路を形成するために、一緒に接続されて動作する請求項１の製品。
【請求項５】
無機薄膜トランジスタはアモルファスシリコンからなる活性層からなる請求項１の製品。
【請求項６】
有機薄膜トランジスタは、α−ヘキサチエニレンからなる活性層からなる請求項１の製品。
【請求項７】
無機薄膜トランジスタはアモルファスシリコンからなる活性層からなる請求項６の製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は相補型薄膜トランジスタからなる製品に関する。更に詳細には、本発明は有機薄膜トランジスタ（有機ＴＦＴ）からなる製品に関する。
【背景技術】
【０００２】
米国特許第５３４７１４４号明細書に開示されているように、有機ＴＦＴは公知である。しかし、最近まで、達成可能なデバイス性能（例えば、ＯＮ／ＯＦＦ比）は、最も期待された用途（例えば、アクティブ・マトリックス型液晶ディスプレイ）では不十分であった。A.R.Brown(Science, Vol.270, p.972, Nobember1995)はポリマートランジスタから製造された論理ゲートを開示している。
【０００３】
最近、ＯＮ／ＯＦＦ電流比が＞１０6であり、かつ、スイッチング速度が約１０μｓである有機ＴＦＴ（更に特定的には、有機ＴＦフィールド効果トランジスタ又はＴＦ−ＦＥＴ）を製造できることが実証された。この事実は、A.Dodabalapur et al., Science, Vol.268, p.270 (1995), H.E.Katz et al., Proceedings of the PMSE Division of the American Chemical Society, Vol. 72, p.467 (1995)及び米国特許出願第０８／３５３０２４号明細書、同第０８／３５３０３２号明細書などに開示されている。
【０００４】
更に最近になって、所定のデバイスがバイアス条件に応じて、ｎ−チャネル又はｐ−チャネルデバイスとして機能できるように、有機ＴＦＦＥＴをデザインできることが発見された。この事実は、米国特許出願第０８／４４１１４２号明細書及びA.Dodabalapur et al., Science, Vol.269, p.1560 (Sept. 1995)に開示されている。
【０００５】
当業者に明確に理解されるように、米国特許出願第０８／４４１１４２号明細書に記載された有機ＴＦＦＥＴを併用することにより、低消費電力と簡単な回路設計の付帯的利点を有する相補型回路を形成できる。
【０００６】
米国特許出願第０８／４４１１４２号明細書に記載された有機ＴＦＦＥＴは、有機ｐ−チャネル材料（例えば、α−ヘキサチエニレン又はα−６Ｔ）及び有機ｎ−チャネル材料（例えば、Ｃ60）から構成されている。α−６Ｔは比較的安定な材料であり、多くの無機半導体よりも容易にｐ−タイプの形で蒸着させることができるが、ｎ−チャネル材料として機能するように製造されたＣ60及びその他の有機材料は、一般的に、空気中で使用されると、分解されてしまう。
【０００７】
従って、このようなデバイスは、ほどよい寿命を得るために、一般的に、特別な製造技術及び／又は注意深いパッケージングを必要とする。このような製造及びパッケージング要件はコスト高を招く主因となる。従って、相補型有機ＴＦＦＥＴについて予想される多くの低コスト用途には適さない。ハーメティック・パッケージング要件は、回路の適正な柔軟性を往々にして必要とするスマートカード又はＲＦ識別タグのような企図用途にさえも適さない。
【０００８】
少なくとも、有機ｎ−チャネルＴＦＦＥＴが有する前記の技術的困難性が解決されるまで、有機ｎ−チャネルＴＦＦＥＴ及び無機ｐ−チャネルＴＦＦＥＴに現に典型的に付随する問題を受けることなく、公知のｐ−チャネル有機ＴＦＦＥＴ及びｎ−チャネル無機ＴＦＦＥＴ（例えば、アモルファスＳｉＴＦＦＥＴ）の優れた特性の利点を有することができる相補型回路に関する利用可能な技術の開発が強く求められる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、本発明の目的は、従来の有機ｎ−チャネルＴＦＦＥＴが有する技術的問題を解決した相補型有機薄膜トランジスタを提供することである。
【課題を解決するための手段】
【００１０】
前記課題は、少なくとも第１及び第２のトランジスタからなり、２つのトランジスタは相互に接続されて動作することからなる、スマートカード、ＲＦ識別タグ、アクティブ・マトリックス液晶ディスプレイ、ランダム・アクセス・メモリ、リード・オンリー・メモリなどのような製品により解決される。第１のトランジスタはｎ−チャネルトランジスタであり、第２のトランジスタはｐ−チャネルトランジスタである。
【００１１】
従って、製品は相補型トランジスタ（例えば、非常に多数のｎ−チャネルトランジスタ及び非常に多数のｐ−チャネルトランジスタ）を有する回路から構成される。トランジスタは常用の手段により相互に接続されて動作する。また、この製品は、トランジスタに電力（電気信号も含む）を供給する手段も有する。
【発明の効果】
【００１２】
以上説明したように、本発明による製品は、ハイブリッドタイプの相補型ＴＦＴからなる。従って、本発明のｐ−チャネル有機ＴＦＴとｎ−チャネル無機ＴＦＴからなるハイブリッド相補型ＴＦＴは有利な特徴（例えば、比較的優れた空気中における安定性、適度に高い担体移動度）を示し、一方、従来技術の幾つかの欠点（例えば、有機ｎ−チャネル材料の相対的な不安定性、低ｎ−チャネル移動度）を避けることができる。
【発明を実施するための最良の形態】
【００１３】
ｎ−チャネルトランジスタは無機薄膜トランジスタであり、例えば、アモルファスシリコン（ａ−Ｓｉ）、多結晶シリコン、ＣｄＳｅ、ＴｉＯ2、ＺｎＯ及びＣｕ2Ｓからなる群から選択される材料からなる。ｐ−チャネルトランジスタは有機ＴＦＴである。
【００１４】
ｐ−チャネル有機ＴＦＴの活性層は、例えば、
i)２〜５個の炭素原子を介して結合された、オリゴ重合度が４以上８以下の、チオフェンのオリゴマー、
ii)２〜５個の炭素原子を介して結合された、３〜６個のチオフェン環と末端基としてチオフェンを有するビニレンと、チエニレンとの交互共オリゴマー、
iii)ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェンの線状ダイマー及びトリマー、
iv)末端のチオフェンの４個又は５個の炭素原子上に置換基（例えば、炭素原子を１〜２０個有するアルキル置換基）を有する前記オリゴマー、
v)テトラセン、ペンタセン及びこれらの末端置換誘導体、及び
vi)ポリマーマトリックス中のｐ，ｐ’−ジアミノビフェニル複合体、
からなる群から選択される。
【００１５】
従って、本発明による製品は、ハイブリッドタイプの相補型ＴＦＴからなる。従って、この製品は、無機ＴＦＴと有機ＴＦＴの両方の技術の好都合な特徴を併せ持つ。ｐ−チャネル（有機）ＴＦＴの活性層はα−６Ｔであることが好ましく、また、ｎ−チャネル（無機）ＴＦＴの活性層はアモルファスシリコン（ａ−Ｓｉ）であることが好ましい。
【００１６】
ｐ−チャネル有機ＴＦＴとｎ−チャネル無機ＴＦＴからなるハイブリッド薄膜技術は有利な特徴（例えば、比較的優れた空気中における安定性、適度に高い担体移動度）を示し、一方、従来技術の幾つかの欠点（例えば、有機ｎ−チャネル材料の相対的な不安定性、低ｎ−チャネル移動度）を避けることができる。明確にするため、本発明の好ましい実施例として、ａ−Ｓｉ（ｎ−チャネル）ＴＦＴ及びα−６Ｔ（ｐ−チャネル）ＴＦＴからなる製品を挙げて、以下詳細に説明する。
【実施例１】
【００１７】
図１は相補型インバータ回路１０のブロック図である。ｎ−チャネルａ−ＳｉＴＦＴ１１はガラス基板上に形成される。ｎ−チャネルＴＦＴのチャネル寸法は例えば、幅が約８μｍ、長さが約９μｍである。最終のデバイスを、常用の技法を用いて、ＴＯ−８ヘッダ中に密封した。ｐ−チャネルα−６ＴＴＦＴ１２は熱酸化されたｎ−タイプＳｉウエハ上に作成される。Ｓｉはゲート接点として機能し、ＳｉＯ2はゲート誘電体として機能する。
【００１８】
金ソース及びドレインパッドをＳｉＯ2の上面に、光リソグラフィー方法により画成した。図示されたｐ−チャネルＴＦＴのチャネル長さ及び幅はそれぞれ、２５μｍ及び２５０μｍである。有機ＴＦＴを完成させるために、１０-6Torrの圧力で、前記の構造体上にα−６Ｔを昇華させた。ソース及びドレインに対する電気的接点を薄膜（例えば、５０ｎｍ）のα−６Ｔ層により形成した。
【００１９】
図２及び図３はそれぞれ、ｎ−チャネルＴＦＴ及びｐ−チャネルＴＦＴの電流−電圧特性を示す特性図である。図中、ＩDSはドレイン−ソース電流を示し、ＶDSはドレイン−ソース電圧を示し、ＶGSはゲート−ソース電圧を示す。ａ−ＳｉＴＦＴの電界効果移動度は０．１〜１ｃｍ2／Ｖ・ｓの範囲内である。α−６ＴＴＦＴの電界効果移動度は０．０１〜０．０３ｃｍ2／Ｖ・ｓの範囲内である。
【００２０】
ａ−ＳｉＴＦＴ及びα−６ＴＴＦＴのスレッショルド電圧はそれぞれ〜４Ｖ及び２００ｍｅＶである。ｎ−チャネル及びｐ−チャネルトランジスタのチャネル寸法は、ドレイン電流が、ドレイン−ソース電圧及びゲート電圧の同様な絶対値に概ね等しい値となるように選択される。しかし、デバイスのチャネル寸法は、使用されるリソグラフィー法又はパターン付け方法により限定されるレベルまでスケールダウンすることができる。前記の合成及び精製方法を使用し、１．５μｍ程度の小さなチャネル長さを有するα−６ＴＴＦＴを形成した。このα−６ＴＴＦＴは図３に示された電流−電圧特性と同様な特性を有する。
【００２１】
図１に示されるような前記のデバイスを相互接続することにより相補型インバータを作成した。ｐ−チャネルα−６ＴＴＦＴはロードトランジスタとして機能する。得られたインバータを様々な条件下でテストした。電源電圧を５〜１８Ｖの範囲内で変化させ、伝達特性を測定した。図４は、７．２Ｖの電源電圧に関する伝達特性を示す特性図である。
【００２２】
入力電圧Ｖinが低い値の場合、（ゲート−ソース電圧が負なので）ｐ−チャネルα−６ＴロードトランジスタはＯＮし、ｎ−チャネルはＯＦＦする。出力電圧Ｖoutは電源電圧に概ね等しい。Ｖinが増大するのに応じて、ｎ−チャネルａ−Ｓｉトランジスタは徐々にターンオンする。Ｖinが更に増大すると、ｐ−チャネルデバイスはターンオフし、ｎ−チャネルデバイスは完全にターンオンする。５Ｖ程度の低い電源電圧でも同様な挙動が示された。
【００２３】
ＭＩＣＲＯＣＡＰ（登録商標）のソフトウエアツールを用いてインバータ回路をシミュレーションした。ｎ−チャネルトランジスタ及びｐ−チャネルトランジスタのデバイス特性をプログラムに入力し、伝達特性をシミュレーションした。実験データポイントと共に、シミュレーション結果を図４に示す。ＶT＝３．７Ｖにおける理論値と実験値との間の優れた一致が得られた。この電圧は、デバイスの測定されたスレッショルド電圧に非常に近い値である。このシミュレーションは、このスレッショルド電圧が下がるにつれて、インバータは低電源電圧で動作できることも示している。
【００２４】
本発明による相補型回路の重要な特徴は、共通基板上に配列されたｎ−チャネルＴＦＴ及びｐ−チャネルＴＦＴの双方を有する集積回路の形での製造適性である。以下、この製造方法について説明する。例えば、図１に示されたタイプの集積インバータ回路を製造するために、この方法を使用することができる。インバータは最も簡単な相補型回路なので、集積インバータ回路の製造方法の有用性は、一層複雑な回路も所定の技法により製造できることも示唆している。
【００２５】
この製造方法は次のような重要なステップを有する。
１）適当な基板（例えば、ガラス又はプラスチック板）を準備する。
【００２６】
２）ゲート金属（例えば、Ｔａ、Ｃｒ、Ａｌ）を蒸着及びパターン付けする。このゲートはｎ−チャネルトランジスタ及びｐ−チャネルトランジスタの双方に共通である。
【００２７】
３）ゲート誘電体（例えば、液体ベースからスピンコート又は噴霧コートにより塗布することができるポリイミド又はその他のポリマー）を被着させる。一般的に、このポリマーは被着後に硬化される。例えば、ＳＥ−１１８０の商品名で日産化学（株）から市販されている、予めイミド化されたポリイミドを使用することが好ましい。誘電体は４０００ＲＰＭの回転速度でスピンコートし、１２０℃で２時間かけて硬化させる。単一の塗膜の膜厚は約７０ｎｍである。或る場合には、２層塗膜も使用できる。
【００２８】
４）ドープされていないａ−Ｓｉを（例えば、プラズマＣＶＤ又はＲＦスパッタリング法により）蒸着させ、そして、パターン付けする。この材料はｎ−チャネルトランジスタの活性層を形成する。ｎ−チャネル領域以外の殆どの箇所から不要の材料をエッチングにより除去する。
【００２９】
５）分離層（例えば、ＳｉＮ、ポリイミド又はその他のアイソレータ）を被着させる。この層は、ｎ−チャネルトランジスタのソースとドレイン領域間の電気的短絡を防止するために使用される。例えば、ＲＮ−８１２の商品名で日産化学（株）から市販されているポリイミドを使用することが好ましい。このポリイミドは約１μｍの膜厚の薄膜を形成し、優れた絶縁特性を示す。
【００３０】
６）絶縁層をパターン付けする。ｎ−チャネルデバイスのソース及びドレインとなる領域にウインドウを画成し、ｎ−チャネルデバイスの活性領域以外の領域内の絶縁層材料を除去する。
【００３１】
７）ｎ+ａ−Ｓｉを（例えば、プラズマＣＶＤ又はスパッタリング法により）蒸着する。この材料は、ドープされていないａ−Ｓｉ活性層に電気的接点を形成するために使用される。
【００３２】
８）ソースとドレインとの間を短絡させないために、ｎ+ａ−Ｓｉ層をパターン付けする。（例えば、ゲート領域内の分離層にウインドウを開設することによりパターン付けする。）
【００３３】
９）ソース／ドレイン接点金属（例えば、Ａｌ）を蒸着し、パターン付けする。金属は、ｎ−チャネルデバイスのソースとドレインが一緒に短絡されないようにパターン付けされる。また、この金属は、回路内のｎ−チャネルトランジスタとｐ−チャネルトランジスタを接続させるようにパターン付けされる。従って、この金属は、（未だ画成されていない）ｐ−チャネルデバイスに向かって或る程度まで延ばされている。そして、その後、ｐ−チャネルデバイスのソース接点を形成する。
【００３４】
１０）有機活性層（次のステップで蒸着される）からソース／ドレイン金属を分離するために、ＳｉＮ、ポリイミド又はその他のアイソレータを蒸着する。ｐ−チャネルトランジスタの活性領域上のポリイミドを除去し、パターン付けする。
【００３５】
１１）有機活性材料（例えば、α−６Ｔ）を蒸着する。（例えば、真空昇華により蒸着する。）
【００３６】
１２）ｐ−チャネルトランジスタのドレイン接点金属（例えば、Ａｕ、Ａｇ）を（例えば、スパッタリング法又は真空蒸着法）により蒸着し、そしてパターン付けする。この材料層は正供給電源にも接続される。
【００３７】
１３）回路及びデバイスを保護するために、最終のパッシベーション層（例えば、ＳｉＮ、ポリイミド）を被着させる。
【００３８】
図５〜９は前記の製造方法を例証する模式図である。図５において、符号５０〜５３は、それぞれ基板、共通ゲート金属、ゲート誘電体及びパターン付き非ドープａ−Ｓｉを示す。図６において、符号５４はパターン付き分離層を示し、符号５５はパターン付きｎ+ａ−Ｓｉ層を示す。図７において、符号５６はパターン付きソース／ドレイン金属層を示す。
【００３９】
図８において、符号５７はパターン付き分離層を示し、符号５８は有機活性層（例えば、α−６Ｔ）を示し、符号５９はｐ−チャネルトランジスタのドレイン接点を示し、符号６０は最終パッシベーション層を示す。最後に、図９は本発明によるインバータの層構造を示す概要断面図である。図９では、様々な電圧（例えば、電源電圧Ｖsupply、接地、入力電圧Ｖin及び出力電圧Ｖout）も示されている。
【００４０】
好ましい実施態様では、基板５０はＫＡＰＴＯＮ（登録商標）であり、ゲート金属層５１は膜厚５０ｎｍのＴａであり、ゲート誘電体層５２は膜厚が約７０ｎｍの前記ポリイミドであり、パターン付き活性ｎ−チャネル材料５３は膜厚が約１００ｎｍの非ドープアモルファスＳｉ（２５０℃でプラズマＣＶＤ法により基板上に蒸着され、プラズマエッチングによりパターン付けされる）である。
【００４１】
膜厚１μｍのポリイミド（前記のＲＮ−８１２を使用）分離層を蒸着し、酸素プラズマ（３００mTorr、室温）中でエッチングし、パターン付き分離層５４を得た。膜厚５０ｎｍのｎ+ａ−Ｓｉ層５５をプラズマＣＶＤ法により蒸着し、パターン付けした。ソース／ドレイン接点（膜厚５０ｎｍのＡｌ）５６を蒸着し、パターン付けした。
【００４２】
この金属は、回路内のｎ−チャネルトランジスタ及びｐ−チャネルトランジスタを接続するためにも使用される。このため、この金属は、ｐ−チャネルトランジスタに方向に向かって若干延ばされており、そして、ｐ−チャネルトランジスタのソース接点を形成する。
【００４３】
膜厚１μｍの前記のポリイミド層５７をスピンコートし、ｐ−チャネルトランジスタ付近の領域からエッチングして取り除いた。膜厚５０ｎｍのα−６Ｔ層５８を、マスキング又はパターン付けすることなく、昇華法により蒸着した。ｐ−チャネルトランジスタのドレイン接点（膜厚５０ｎｍのＡｌ）５９をスパッタリング法により蒸着し、パターン付けした。最終ポリイミドパッシベーション膜６０をスピンコートした。
【図面の簡単な説明】
【００４４】
【図１】本発明によるインバータの相補型回路の一例の概要ブロック図である。
【図２】ｎ−チャネルａ−ＳｉＴＦＴの一例の電流−電圧特性を示す特性図である。
【図３】ｐ−チャネルα−６ＴＴＦＴの一例の電流−電圧特性を示す特性図である。
【図４】電源電圧が７．２Ｖにおけるインバータの一例の伝達特性を示す特性図である。
【図５】本発明による集積相補型回路の製造方法の一例の重要なステップを示す模式図である。
【図６】本発明による集積相補型回路の製造方法の一例の重要なステップを示す模式図である。
【図７】本発明による集積相補型回路の製造方法の一例の重要なステップを示す模式図である。
【図８】本発明による集積相補型回路の製造方法の一例の重要なステップを示す模式図である。
【図９】本発明による集積相補型回路の製造方法の一例の重要なステップを示す模式図である。
【符号の説明】
【００４５】
１０  相補型インバータ回路
１１  ｎ−チャネルトランジスタ
１２  ｐ−チャネルトランジスタ
５０  基板
５１  ゲート金属層
５２  ゲート誘電体層
５３  パターン付き活性ｎ−チャネル層
５４  パターン付き分離層
５５  ｎ+ａ−Ｓｉ層
５６  ソース／ドレイン接点
５７  ポリイミド層
５８  α−６Ｔ層
５９  ドレイン接点
６０  パッシベーション膜
【図１】
2004228587.tif 000003
【図２】
2004228587.tif 000004
【図３】
2004228587.tif 000005
【図４】
2004228587.tif 000006
【図５】
2004228587.tif 000007
【図６】
2004228587.tif 000008
【図７】
2004228587.tif 000009
【図８】
2004228587.tif 000010
【図９】
2004228587.tif 000011