(57)【要約】【課題】ＦＭＩＣＷ方式によるレーダの部品点数を削減する。【解決手段】アップフェーズとダウンフェーズからなる連続波を間欠的に送信信号とローカル信号として送出する信号発生手段と、前記外部目標が反射した前記送信信号を受信信号として受信し、所定の期間において前記ローカル信号と前記受信信号から複素信号であるビート信号の実部を生成し、前記所定の期間経過後において前記ローカル信号と前記受信信号から前記ビート信号の虚部を生成するビート信号生成手段と、前記ビート信号に基づいて、前記外部目標の相対距離と相対速度とを求める信号処理手段とを備えた。【選択図】              図１
2004333269.tif 000002
【特許請求の範囲】
【請求項１】
アップフェーズとダウンフェーズからなる連続波を、外部目標に照射する送信信号と、ローカル信号とに間欠的に切り換える信号発生手段と、
前記外部目標が反射した前記送信信号を受信信号として受信し、該受信信号と前記ローカル信号から第１の期間においてはビート信号の実部を生成し、第２の期間においては前記ビート信号の虚部を生成するビート信号生成手段と、
前記ビート信号に基づいて、前記外部目標の相対距離と相対速度とを求める信号処理手段とを備えたことを特徴とするレーダ装置。
【請求項２】
前記ビート信号生成手段は、前記第１の期間において、前記ローカル信号と前記受信信号とをミキサに混合させて、前記ビート信号の実部を生成するとともに、前記第２の期間において、前記ローカル信号を移相し、該移相されたローカル信号と前記受信信号とを前記ミキサに混合させて、前記ビート信号の虚部を生成することを特徴とする請求項１に記載されたレーダ装置。
【請求項３】
前記ビート信号生成手段は、
前記ローカル信号を移相して、該移相されたローカル信号を前記ミキサに出力する移相回路と、
前記第１の期間においては前記ミキサに前記ローカル信号を出力し、前記第２の期間においては前記移相回路に前記ローカル信号を出力するスイッチと、を備えたことを特徴とする請求項２に記載されたレーダ装置。
【請求項４】
前記ビート信号生成手段は、前記第１の期間において、前記ローカル信号と前記受信信号とをミキサに混合させて、前記ビート信号の実部を生成するとともに、前記第２の期間においては、前記受信信号を移相し、該移相された受信信号と前記ローカル信号とを前記ミキサに混合させて、前記ビート信号の虚部を生成することを特徴とする請求項１に記載されたレーダ装置。
【請求項５】
前記ビート信号生成手段は、
前記受信信号を移相して、該移相された受信信号を前記ミキサに出力する移相回路と、
前記第１の期間においては前記ミキサに前記受信信号を出力し、前記第２の期間においては前記移相回路に前記受信信号を出力するスイッチと、を備えたことを特徴とする請求項４に記載されたレーダ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、車両等の移動体に搭載され、移動体周辺の対象物を外部目標として検出し、その相対距離と相対速度を計測するレーダ装置に係るものであり、特に信号処理を効率的に行うことによって、レーダ装置の構成部品点数を低減する技術に関するものである。
【０００２】
【従来の技術】
車両等に搭載されるレーダ装置は、対象とする外部目標の距離が数ｍ〜数百ｍ程度であり、また、アンテナを送受信兼用として１つにした装置であれば、サイズが小型になるので望ましい。このような要求を満たすレーダとして、周波数変調中断方式（またはＦＭＩＣＷ方式：Ｆｒｅｑｕｅｎｃｙ  ＭｏｄｕｌａｔｅｄＩｎｔｅｒｒｕｐｔｅｄ  Ｃｏｎｔｉｎｕｏｕｓ  Ｗａｖｅ）によるレーダがあげられる（以下、ＦＭＩＣＷ方式と呼ぶ）。
【０００３】
ＦＭＩＣＷ方式による従来のレーダは、周波数変調をかけた連続波を間欠的に用いるものである。この方式によるレーダ装置では、アップフェーズ（変調周波数上昇期間：時間の経過につれて周波数が高くなる変調区間をいう）とダウンフェーズ（変調周波数下降期間：時間の経過につれて周波数が低くなる変調区間をいう）からなる周波数変調信号波を外部目標に照射する。次に、外部目標が反射した送信波を受信信号として受信する一方で、この受信信号ともとの送信波をドップラー周波数分だけシフトしたローカル信号との周波数差を求めることで、ビート信号を生成する。そして、このビート信号を処理することによって、外部目標の相対距離と相対速度を算出するものである（例えば特許文献１）。
【０００４】
【特許文献１】
特開平１１−２３７４７１「レーダ方式およびその方式を用いたレーダ装置」  第３頁−第５頁
【０００５】
【発明が解決しようとする課題】
一般に、ＦＭＩＣＷ方式によるレーダ装置のビート信号は、次式のように複素数として表現される。
【数１】
2004333269.tif 000003
【０００６】
ところで、従来のＦＭＩＣＷ方式によるレーダ装置では、式（１）および式（２）によって表される複素数の実部と虚部を同時にサンプリングしている。このことから、実部用の信号処理と虚部用の信号処理を行うために、それぞれミキサやＡ／Ｄ変換器、メモリやレンジゲートなどの部品を１系統ずつ設ける必要があった。その結果、構成部品の点数が増えてしまい、車両搭載用途に適合させるためにレーダ装置を小型化することが困難であるという問題があった。
【０００７】
この発明は、上記の課題を解決するためになされたものである。すなわち、単一の信号処理系統を所定の時間帯においてビート信号の実部データを取得するために用い、その他の時間帯においてはビート信号の虚部データを所得するために用いる。これにより、部品点数を削減したＦＭＩＣＷ方式によるレーダ装置を提供するものである。
【０００８】
【課題を解決するための手段】
この発明によるレーダ装置は、アップフェーズとダウンフェーズからなる連続波を、外部目標に照射する送信信号と、ローカル信号とに間欠的に切り換える信号発生手段と、
前記外部目標が反射した前記送信信号を受信信号として受信し、該受信信号と前記ローカル信号から第１の期間においてはビート信号の実部を生成し、第２の期間においては前記ビート信号の虚部を生成するビート信号生成手段と、
前記ビート信号に基づいて、前記外部目標の相対距離と相対速度とを求める信号処理手段とを備えたものである。
【０００９】
【発明の実施の形態】
以下、この発明の実施の形態について説明する。
実施の形態１．
図１は、この発明の実施の形態１によるレーダ装置の基本構成を示すブロック図である。図において、レーダ装置１は、制御部２、変調波形発生部３、電圧制御発振器４、スイッチ５、スイッチ６、アンテナ７からなる信号発生手段と、スイッチ９、移相回路１０、スイッチ１１、ミキサ１２からなるビート信号発生手段と、Ａ／Ｄ変換器１３、メモリ１４、周波数抽出部１５、距離・速度導出部１６、表示部１７からなる信号処理手段とを備えている。
【００１０】
制御部２は、各種の制御信号を発生するようになっており、変調波形発生部３は、制御部２からの制御信号に基づいてアップフェーズとダウンフェーズの変調波形を発生する部位である。電圧制御発振器４は、変調波形部３からの出力信号に応答して、アップフェーズのＶＣＯ（Ｖｏｌｔａｇｅ  ＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）信号を発生する素子または回路である（なお、以下の説明において電圧制御発振器４をＶＣＯ４と称する）。
【００１１】
スイッチ５とスイッチ６は、それぞれ可動端子と、信号送信用接点であるｔ端子、さらに信号受信用接点であるｒ端子とを有しており、スイッチ５とスイッチ６のｔ端子同士が接続される一方で、スイッチ５の可動端子はＶＣＯ４に、スイッチ６の可動端子はアンテナ７に、そしてスイッチ５のｒ端子はスイッチ９に、スイッチ６のｒ端子はミキサ１２の一方の入力端子に接続されている。スイッチ５および６の可動端子は、制御部２の制御によってｔ端子とｒ端子とに接続されるようになっている。またアンテナ７は電波を放射して外部目標８を捕捉するものである。なお、外部目標８は、レーダ装置１の外部に存在する観測対象であって、レーダ装置１に対して未知の相対距離Ｒの位置を、未知の相対速度Ｖで移動しているものとする。
【００１２】
スイッチ９とスイッチ１１は、それぞれ可動端子と、Ｉ端子、Ｑ端子を有するもので、スイッチ９の可動端子はスイッチ５のｒ端子に接続され、スイッチ１１の可動端子はミキサ１２の他方の入力端子に接続されている。またスイッチ９および１１のＩ端子同士が直結される一方で、スイッチ９のＱ端子は、スイッチ９から出力された信号の位相をπ／２ラジアンだけシフトする移相回路１０を介してスイッチ１１のＱ端子に接続され、シフト後の信号がスイッチ１１のＱ端子に入力されるものである。スイッチ９および１１の可動端子は、制御部２の制御によって、まず時間０（ゼロ）においては、それぞれのＩ端子に接続され、以後新たな時間τの経過ごとにＩ端子とＱ端子との間を切り換えるようになっている。
【００１３】
ミキサ１２は、混合器またはミクサとも呼ばれる回路または素子であって、スイッチ６のｒ端子からの出力信号とスイッチ１１の可動端子からの出力信号を混合するようになっている。その出力端子はＡ／Ｄ変換器１３に接続されており、混合（ミキシング）された信号がデジタルデータにサンプリングされて、メモリ１４に記憶されるようになっている。
【００１４】
Ａ／Ｄ変換器１３は、入力されるアナログ信号を所定の時間毎にサンプリング（デジタル信号に変換）する素子または回路であって、Ａ／Ｄ変換器１３が出力するデータをサンプルデータと呼ぶ。またメモリ１４は、ＲＡＭ（ランダムアクセスメモリ）であって、Ａ／Ｄ変換器１３が出力するサンプルデータを記憶する素子または回路である。
【００１５】
周波数抽出部１５は、メモリ１４に記憶されているビート信号のサンプルデータからアップフェーズとダウンフェーズとのそれぞれのビート周波数を求める部位である。また、距離・速度導出部１６は、周波数抽出部１５によって求められたビート周波数に基づいて、外部目標８の相対距離および相対速度を算出する部位であって、コンピュータプログラムによって構成されていてもよい。さらに表示部１７は、算出された外部目標８の相対距離および相対速度を利用者に提供するために表示する部位であり、具体的にはＣＲＴディスプレイ装置などで構成される。
【００１６】
前述のとおり、従来のＦＭＩＣＷ方式によるレーダ装置では、ビート信号発生手段に相当する部位および信号処理手段に相当する部位が、ビート信号の実数部処理用と虚数部処理用に２系統設けられていた。これに対して、レーダ装置１では、スイッチ９とスイッチ１１とを組み合わせてビート信号の実数部処理と虚数部処理とを切り換えるようにした。このような構成を採用することによって、１系統のみのビート信号発生手段と信号処理手段で、ビート信号の実数部処理と虚数部処理を行うようにしている点で、従来のＦＭＩＣＷ方式によるレーダ装置と異なるものである。
【００１７】
図２〜図５は、この発明のレーダ装置で用いるＦＭＩＣＷ方式における各信号の時間に対する周波数を示したものである。図２はアップフェーズとダウンフェーズのＶＣＯ信号の状態をそれぞれ示した図であって、アップフェーズ時の２０ｃ、ダウンフェーズ時の２０ｄは、ＶＣＯ４から発生されるＶＣＯ信号を表している。図３はアップフェーズとダウンフェーズの送信信号の状態をそれぞれ示した図であって、アップフェーズ時の２１ｃ、ダウンフェーズ時の２１ｄは、スイッチ５および６がｔ端子に接続されている時間内にＶＣＯ４からアンテナ７を介して空中に放射される送信信号を表している。また図３のＰＰ（１）、ＰＰ（２）、…、ＰＰ（Ｍ）は間欠的に放射される各送信信号を示す符号である。
【００１８】
また図４はアップフェーズとダウンフェーズの受信信号とローカル信号の状態を示した図であって、アップフェーズ時の２２ｃとダウンフェーズ時の２２ｄは、スイッチ５および６がｒ端子に接続されている時間内にＶＣＯ４からスイッチ９に入力されるローカル信号を表している。またアップフェーズ時の２３ｃとダウンフェーズ時の２３ｄは、同時間内のローカル信号より所定時間遅れてアンテナ７により受信され、スイッチ６からミキサ１２に出力される受信信号を表している。また図４のＰＰ（１）、ＰＰ（２）、…、ＰＰ（Ｍ）は、図３において示した同一の符号による送信信号に対応する受信信号であることを示す符号である。
【００１９】
図５はアップフェーズとダウンフェーズのビート周波数の状態を示した図であって、アップフェーズ時の２４ｃとダウンフェーズ時の２４ｄは、ローカル信号２２ｃと受信信号２３ｃ、あるいはローカル信号２２ｄと受信信号２３ｄがミキサ１２によってミキシングされ出力されるビート信号を表している。また図５におけるＲＲ（１）、ＲＲ（２）、ＲＲ（３）は、図４の受信信号ＰＰ（１）、ＰＰ（２）、…、ＰＰ（Ｍ）の各時間におけるＡ／Ｄ変換器１３によるサンプルデータである。
【００２０】
次に、実施の形態１によるレーダ装置の動作を図を用いて説明する。ＦＭＩＣＷ方式では、その名の通り周波数変調をかけた連続波を間欠的に用いる。レーダ装置１内にある制御部２の制御により、変調波形発生部３で生成されたアップフェーズとダウンフェーズからなる変調波形はＶＣＯ４に出力される。ＶＣＯ４は、この変調波形に対応したＶＣＯ信号２０ｃ及び２０ｄを、スイッチ５に出力する。
【００２１】
また制御部２は、スイッチ５および６の可動端子の切り換えを制御する。いま、スイッチ５および６が、ｔ端子およびｒ端子に接続される全時間をＴ＝（Ｎ＋１）×τとすると、図６に示すように、時間０〜２×τの間において、制御部２はスイッチ５と６の可動端子をそれぞれのｔ端子に接続させる。また、時間２×τ〜Ｔの間には、ｒ端子に接続させる。以後、制御部２は単位時間Ｔごとにこのような制御を繰り返す。ただし、スイッチ５および６が、必ずしも、常にｔ端子およびｒ端子のいずれかに接続されていなければならないわけではない。
【００２２】
レーダ装置１は、ＦＭＩＣＷ方式に基づいて、アップフェーズとダウンフェーズでそれぞれの信号処理を行う。まずアップフェーズにおいて、ＶＣＯ４はＶＣＯ信号２０ｃをスイッチ５および６に出力する。スイッチ５および６は、制御部２によって時刻０〜２×τの間においてｔ端子に接続されている。したがってＶＣＯ信号２０ｃは、スイッチ５および６のｔ端子を経由して、アンテナ７に出力される。アンテナ７は、このＶＣＯ信号２０ｃを送信信号２１ｃとして空中に放射する。
【００２３】
空中へ放射された送信信号２１ｃは、相対距離Ｒに存在し、相対速度Ｖで移動している外部目標８に照射され、その一部が反射して、アンテナ７に到着する。外部目標８による反射波は、もとの送信信号２１ｃに対して外部目標８の相対速度Ｖに応じたドップラー周波数Ｆｖだけシフトされ、送信信号２１ｃの放射からＫτ＝２Ｒ／ｃ（ｃは電波の速度）だけ遅れた時刻にアンテナ７で受信される。このアンテナ７によって受信された受信信号が、図４の受信信号２３ｃである。この受信信号２３ｃは、アンテナ７からスイッチ６に出力される。
【００２４】
スイッチ６は、制御部１によって時刻２×τ〜Ｔの期間においてｒ端子に接続されている。したがって時刻２×τ〜Ｔの期間に到着した受信信号２３ｃはスイッチ６を経由してミキサ１２へ出力される。
【００２５】
一方、時刻２×τ〜Ｔの期間において、スイッチ５も制御部２によってｒ端子に接続されている。したがって時刻２×τ〜Ｔの期間に発生したＶＣＯ信号２０ｃは、ＶＣＯ４からスイッチ５を経由してローカル信号２２ｃとしてスイッチ９に出力される。
【００２６】
スイッチ９は、制御部２によりスイッチ１１と同期して時間τごと、すなわち、スイッチ５と６がｔ端子に接続されている時間の半分の長さの時間ごとに、接続端子を切換えられる。このようにして、まず時刻２×τ〜３×τ（第１の期間）において、スイッチ９とスイッチ１１がＩ端子に接続されるので、ローカル信号２２ｃがそのままミキサ１２へ出力される。ミキサ１２はローカル信号２２ｃと受信信号２３ｃをミキシングして、ビート信号２４ｃの実部に相当する信号を出力する。
【００２７】
次に、続く時刻３×τ〜４×τ（第２の期間）において、スイッチ９とスイッチ１１はＱ端子に接続されている。このため、ローカル信号２２ｃはスイッチ９から移相回路１０に出力される。続いて移相回路１０は、ローカル信号２２ｃの位相をπ／２ラジアンだけシフトさせて、ミキサ１２に出力する。ミキサ１２はローカル信号２２ｃと受信信号２３ｃをミキシングし、ビート信号２４ｃの虚部に相当する信号を出力する。
【００２８】
以後Ｔ−４×τ＞＞τの関係にあるときは、時刻２×τ〜４×τにおける場合と同じように、４×τ〜Ｔの時間帯においても、時間τごとにスイッチ９とスイッチ１１とをＩ端子とＱ端子に交互に接続するようにしてもよい。これによって、ミキサ１２はビート信号２４ｃの実部に相当する信号と、虚部に相当する信号とを交互に出力するようになる。そして、ビート信号２４ｃはＡ／Ｄ変換器１３によって、時間τごとのデータとしてサンプリングされる。この場合のビート信号２４ｃの実部に相当するデータＩｕ（ｔ）は、アップフェーズのビート周波数Ｕを用いて、式（５）として表され、また虚部に相当するデータＱｕ（ｔ）は式（６）として表される。
【数２】
2004333269.tif 000004
【００２９】
一方、Ｔ＝４×τ＋Δτ（ただしΔτ＜２×τとする）の関係にある場合は、４×τ〜Ｔの時間帯において、時間τごとにスイッチ９とスイッチ１１をＩ端子とＱ端子に交互に接続する時間が得られない。しかし、時刻２×τ〜４×τにおいて、スイッチ９とスイッチ１１とをＩ端子とＱ端子に交互に接続することで、単一の信号処理系統によりビート信号の実部データと虚部データとを取得するというこの発明の特徴が失われるわけではない。
【００３０】
次に、式（５）と式（６）における実部に相当するデータＩｕ（ｔ）と虚部に相当するデータＱｕ（ｔ）の特性について説明する。式（５）と式（６）より明らかなように、実部に相当するデータＩｕ（ｔ）と、虚部に相当するデータＱｕ（ｔ）との位相差は２πＵτとなる。実際には、この位相差２πＵτはごく微少な値となって無視できる。
【００３１】
具体的には、たとえば式（３）に基づいて変調時間Ｔや周波数掃引幅Ｂ、送信波長λを設定して、ビート周波数Ｕの値域が±数十ｋＨｚ程度の範囲になるようにし、かつスイッチ９と１１の切り換え時間τを数十ｎｓ程度となるように制御部２を構成すれば、位相差２πＵτは、１０のマイナス３乗（ラジアン）程度のオーダの大きさとなり、ごく微少な値として無視できる。ただしこのような構成は必須ではなく、位相差２πＵτが１０分の１（ラジアン）程度のオーダーであれば、Ｉｕ（ｔ）とＱｕ（ｔ）を実部と虚部に近似しても、十分に実用的な測定精度が得られる。
【００３２】
したがって、ビート信号の実部に相当するデータＩｕ（ｔ）と虚部に相当するデータＱｕ（ｔ）を、式（１）によって表される従来のＦＭＩＣＷ方式によるレーダ装置の実部と虚部に一致するものとみなして構わない。
【００３３】
このことから、ビート信号の実部に相当するデータＩｕ（ｔ）と虚部に相当するデータＱｕ（ｔ）は、それぞれ式（１）の実部と虚部に一致するので、レーダ装置１によって発生するビート信号は、従来のＦＭＩＣＷ方式によるレーダ装置と同様に、複素信号として扱うことができるのである。
【００３４】
また、ミキサ１２が生成するビート信号について、高速フーリエ変換などの手法により周波数パワースペクトルを求め、さらにあらかじめ設定されたしきい値以上のパワーのピークを有する周波数を、外部目標８に対応するビート周波数として抽出することにより、従来のＦＭＩＣＷ方式によるレーダ装置と同様に、正しい正負符号情報も得ることもできる。
【００３５】
そこで以後の説明においては、Ｉｕ（ｔ）を単に実部あるいは実部データと称し、同様にＱｕ（ｔ）を単に虚部または虚部データと称することとする。
【００３６】
次に、ダウンフェーズにおいても、制御部２、変調波形発生部３、ＶＣＯ４、スイッチ５、スイッチ６、アンテナ７、スイッチ９、移相回路１０、スイッチ１１、ミキサ１２が、アップフェーズと同様に動作する。その結果、図２に示すＶＣＯ信号２０ｄ、図３に示す送信信号２１ｄ、図４に示すローカル信号２２ｄと受信信号２３ｄが得られて、図５に示すビート信号２４ｄが発生する。ミキサ１２はビート信号２４ｄの実部に相当する信号と虚部に相当する信号を時間τごとに交互に出力し、これらのデータをＡ／Ｄ変換器１３で時間τごとにサンプリングする。ダウンフェーズのビート周波数Ｄを用いると、ビート信号２４ｄの実部に相当するデータＩｄ（ｔ）は式（７）によって表され、また虚部に相当するデータＱｄ（ｔ）は式（８）によって表される。
【数３】
2004333269.tif 000005
【００３７】
アップフェーズにおけるＩｕ（ｔ）とＱｕ（ｔ）との位相差２πＵτと同様に、Ｉｄ（ｔ）とＱｄ（ｔ）との位相差２πＤτはごく微少な値となる。したがってＩｄ（ｔ）とＱｄ（ｔ）は、式（２）によって与えられる従来のＦＭＩＣＷ方式によるレーダ装置のビート信号の実部と虚部に一致するものとみなすことができる。
【００３８】
そこで以後の説明においては、アップフェーズにおけるＩｕ（ｔ）及びＱｕ（ｔ）と同様に、Ｉｄ（ｔ）を単に実部あるいは実部データと称し、同様にＱｄ（ｔ）を単に虚部または虚部データと称することとする。
【００３９】
このように、スイッチ５と６がｔ端子に接続されている時間２×τの半分の長さの時間τごとに、スイッチ９とスイッチ１１をＩ端子とＱ端子の間を切り換えるようにすることで、１系統の部品のみで実部データと虚部データを取り出すことができる。
【００４０】
次にＡ／Ｄ変換器変換器１３以降の動作について説明する。アップフェーズのビート信号２４ｃおよびダウンフェーズのビート信号２４ｄは、Ａ／Ｄ変換器１３によってサンプリングされて、アップフェーズの送信信号ＰＰ（１）、ＰＰ（２）、…、ＰＰ（Ｍ）とダウンフェーズの送信信号ＰＰ（１）、ＰＰ（２）、…、ＰＰ（Ｍ）とのサンプルデータが出力される。ここで前述のとおり、Ｔ＝（Ｎ＋１）τであって、２×τの送信信号送出時間に対して、実部データと虚部データをそれぞれ時間τずつ取得するので、Ａ／Ｄ変換器１３は、図３において示した送信信号ＰＰ（１）、ＰＰ（２）、…、ＰＰ（Ｍ）に対して、それぞれ時間ＲＲ（１）、ＲＲ（２）、…、ＲＲ（Ｎ／２）のサンプルデータを出力する。
【００４１】
Ａ／Ｄ変換器１３がビート信号の実部データごとおよび虚部データごと出力したサンプルデータは、図７に示すデータマトリクス１０１を生成するようにメモリ１４に記録される。データマトリクス１０１は、メモリ上の（Ｎ／２）行Ｍ列の２次元配列領域であって、Ａ／Ｄ変換器１３が出力したサンプルデータを格納する。具体的には、Ａ／Ｄ変換器１３が送信信号２１ｃあるいは２１ｄであるＰＰ（１）に続くＮ／２個のサンプルデータを出力すると、これらのサンプルデータはデータマトリクス１０１の列方向に｛ＰＰ（１），ＲＲ（１）｝、｛ＰＰ（１），ＲＲ（２）｝、｛ＰＰ（１），ＲＲ（３）｝、…、｛ＰＰ（１），ＲＲ（Ｎ／２）｝として格納する。
【００４２】
同様にして、次に送信する２番目に送信するＰＰ（２）に続くＮ／２個のサンプルデータもについても、列方向に｛ＰＰ（２），ＲＲ（１）｝、｛ＰＰ（２），ＲＲ（２）｝、｛ＰＰ（２），ＲＲ（３）｝、…、｛ＰＰ（２），ＲＲ（Ｎ／２）｝のように格納する。以下、Ｍ番目に送信するＰ（Ｍ）まで同様の処理をを繰り返す。
【００４３】
この結果、（Ｎ／２）行Ｍ列のデータマトリクスはサンプルデータによって満たされ、ＲＲ（Ｋ）（Ｋ＝１〜Ｎ／２）の行には、式（９）で示される範囲の相対距離ＲＫにある外部目標８を表す信号が含まれる。
【数４】
2004333269.tif 000006
【００４４】
データＰＰ（Ｍ）についてのサンプルが終了すると、制御部２の制御によって、周波数抽出部１５がメモリ１４からデータを読み出して、信号処理を開始する。信号処理は、この周波数抽出部１５の他、距離・速度導出部１６、表示部１７によって行われる。
【００４５】
以下に、レーダ装置１によるサンプルデータの処理について説明する。図８は、レーダ装置１による信号処理を示すフローチャートである。まず図のステップＳＴ１において、制御部２が、自身に備わっているレンジゲート番号用カウンタ（内部変数）ｋの値を１に初期化する。
【００４６】
次にステップＳＴ２において周波数抽出部１５は、アップフェーズの実部ビート信号を記録したメモリ１４上のデータマトリクスから、ｋ番目のレンジにおけるビート信号の実部データとして、行方向の｛ＰＰ（１），ＲＲ（ｋ）｝、｛ＰＰ（２），ＲＲ（ｋ）｝、…、｛ＰＰ（Ｍ），ＲＲ（ｋ）｝のデータ群を読み出す。それと同時に、周波数抽出部１５は、アップフェーズの虚部ビート信号を記録したメモリ１４上のデータマトリクスから、ｋ番目のレンジにおけるビート信号の虚部データとして、行方向の｛ＰＰ（１），ＲＲ（ｋ）｝、｛ＰＰ（２），ＲＲ（ｋ）｝、…、｛ＰＰ（Ｍ），ＲＲ（ｋ）｝のデータ群を読み出す。さらに周波数抽出部１５は、読み出したサンプルデータから、アップフェーズのビート周波数Ｕを求める。
【００４７】
次に、ステップＳＴ３において周波数抽出部１５は、ステップＳＴ２と同様に、メモリ１４上のデータマトリクスから、ｋ番目のレンジにおけるビート信号の実部データと虚部データを読み出す。さらに周波数抽出部１５は、読み出したサンプルデータから、アップフェーズのビート周波数Ｄを求める。
【００４８】
続いてステップＳＴ４において、距離・速度算出部１６は、周波数抽出部１５によって抽出されたアップフェーズにおけるビート周波数Ｕとダウンフェーズにおけるビート周波数Ｄとを対として、総当たりで組合せを生成する。そして、その組み合わせの中から、正しい周波数対を探索して、その正しい周波数対から外部目標８の相対距離Ｒと相対速度Ｖを算出する。例えば、アップフェーズで抽出された周波数がＵ１，Ｕ２，…，Ｕｉ，…，Ｕｐであって、ダウンフェーズで抽出された周波数がＤ１，Ｄ２，…，Ｄｊ，…，Ｄｑである場合に、周波数対Ｃｉｊ（Ｕｉ，Ｄｊ）について式（１０）で求めた外部目標８との相対距離Ｒが、式（１２）に示すＲｋの範囲にあるなら、Ｃｉｊ（Ｕｉ，Ｄｊ）は最適解となる周波数対であると考えられる。これによりアップフェーズにおける最適解であるビート周波数Ｕとダウンフェーズにおける最適解であるビート周波数Ｄを決定できるので、式（１１）により外部目標８の相対速度Ｖを求めることができる。
【数５】
2004333269.tif 000007
【００４９】
次にステップＳＴ５において、表示部１５は、距離・速度算出部１６が算出した相対距離Ｒと相対速度Ｖを利用者に数値などで表示する。
【００５０】
ステップＳＴ６において、制御部２は、自身に備わっているレンジゲート番号用カウンタ（内部変数）ｋとＮとを比較し、Ｎに等しい場合は処理を終了する（ＳＴ６：ＹＥＳ）。また等しくない場合にはステップＳＴ７に進む（ＳＴ６：ＮＯ）。ステップＳＴ７において、制御部２はｋをインクリメントして、ステップＳＴ２に戻る。
【００５１】
以上から明らかなように、実施の形態１のレーダ装置１によれば、ＦＭＩＣＷ方式によるビート信号の実部と虚部を時間的に切り換えて取得することにより、信号処理を効率化し、１つの信号処理系統で処理するようにしたので、レーダ装置１を構成する部品点数を低減できる。
【００５２】
なお、レーダ装置１では、スイッチ１１をスイッチ９と移相回路１０に接続する構成としたが、移相回路１０を経由するかどうかを決定するにはスイッチ９のみで十分であるので、スイッチ１１は必須の構成要素ではない。
【００５３】
また、スイッチ５のｒ端子にスイッチ９の可動端子を接続する構成を採った。すなわちレーダ装置１では、ローカル信号を移相することによってビート信号を発生させるように構成したが、この他にも、受信信号を移相する構成を採用してもよい。この場合には、スイッチ５のｒ端子をミキサ１２の入力端子に直結し、さらにスイッチ６のｒ端子をスイッチ９の可動端子に接続する。この場合には、移相回路１０の移相量を−π／２ラジアンとする。そして、第１の期間において、ローカル信号と受信信号とをミキサ１２に混合させて、ビート信号の実部を生成するとともに、第２の期間においては、受信信号を移相し、該移相された受信信号とローカル信号とをミキサ１２に混合させて、前記ビート信号の虚部を生成する。
【００５４】
さらに、レーダ装置１では、スイッチ５および６の可動端子切り換え時間間隔をスイッチ９および１１の可動端子切り換え時間間隔の倍の長さとして構成した。しかし、このような構成方法に限定されるものではなく、スイッチ５および６の可動端子切り換え時間間隔をスイッチ９および１１の可動端子切り換え時間間隔の２のべき乗倍の長さであってもよい。（もうちょっと書く）
【００５５】
また、上記において、表示部１５は必須の構成要素ではなく、例えば、外部目標８の相対距離Ｒや相対速度Ｖを表示せずに、距離・速度導出部１６が、相対距離Ｒや相対速度Ｖを入力データとして動作する他の装置に直接出力するようにしてもよい。
【００５６】
【発明の効果】
この発明によるレーダ装置は、所定の期間においては従来と同じく外部目標からの受信信号とローカル信号からビート信号の実部を生成し、この所定の期間経過後においては、ビート信号の虚部を生成する、というように、ビート信号生成手段の用途を切り換えることとした。これによって、ビート信号の実部と虚部の処理を同一の部品で行えるようになり、部品点数を削減することができるという極めて有利な効果を奏するものである。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるレーダ装置の基本構成を示すブロック図である。
【図２】この発明の実施の形態１によるレーダ装置のＶＣＯ信号の状態を示した図である。
【図３】この発明の実施の形態１によるレーダ装置の送信信号の状態を示した図である。
【図４】この発明の実施の形態１によるレーダ装置の受信信号の状態を示した図である。
【図５】この発明の実施の形態１によるレーダ装置のビート周波数の状態を示した図である。
【図６】この発明の実施の形態１によるスイッチ５および６の各時間におけるｔ端子とｒ端子との接続状態を示した図である。
【図７】この発明の実施の形態１によるレーダ装置のデータマトリクスの例を示した図である。
【図８】この発明の実施の形態１によるレーダ装置１による信号処理のフローチャートである。
【符号の説明】
１  レーダ装置１
２  制御部
３  変調波形発生部
４  電圧制御発振器
５、６、９、１１  スイッチ
７  アンテナ
１０  移相回路
１２  ミキサ
１３  Ａ／Ｄ変換器
１４  メモリ
１５  周波数抽出部
１６  距離・速度導出部
１７  表示部。
【図１】
2004333269.tif 000008
【図２】
2004333269.tif 000009
【図３】
2004333269.tif 000010
【図４】
2004333269.tif 000011
【図５】
2004333269.tif 000012
【図６】
2004333269.tif 000013
【図７】
2004333269.tif 000014
【図８】
2004333269.tif 000015