(57)【要約】【課題】前面板と背面板との間でプライミング放電をおこない、プライミング放電の動作マージンの確保とクロストーク抑制の効果を高め、アドレス特性を安定化させる。【解決手段】前面基板１上に形成された補助電極１８と、背面基板２上に形成されたプライミング電極１４との間でプライミング放電をおこなうように構成するとともに、プライミングセル（隙間部１３）に対応する領域の前面基板１の誘電体層４の膜厚をセル空間１１に対応する領域の誘電体層４の膜厚よりも小さくすることで、プライミング放電のマージンを広げ、放電セルへのプライミング粒子供給を安定化させ、アドレス時の放電遅れを小さくしてアドレス特性を安定させる。【選択図】  図１
2004296313.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板上に互いに平行となるように配置しかつ誘電体層で覆った第１電極および第２電極と、
前記第１の基板に放電空間を挟んで対向配置される第２の基板上に前記第１電極および前記第２電極と直交する方向に配置した第３電極と、
前記第２の基板上に、前記第１電極および前記第２電極と平行に配置した第４電極と、
前記第２の基板上に隔壁により区画し形成された第１放電空間と第２放電空間とを有し、
前記第１放電空間に前記第１電極、前記第２電極および前記第３電極とで放電をおこなう主放電セルを形成するとともに、前記第２放電空間に前記第１電極および前記第２電極の少なくとも一方と前記第４電極とで放電をおこなうプライミング放電セルを形成し、
前記誘電体層において、前記第２放電空間に対応する領域の膜厚を前記第１放電空間に対応する領域の膜厚よりも小さくしたことを特徴とするプラズマディスプレイパネル。
【請求項２】
隔壁は、第１電極および第２電極と直交する方向に延びる縦壁部と、前記第１電極および前記第２電極と平行して連続的な隙間部を形成する横壁部とで構成し、前記隙間部によって第２放電空間が形成されることを特徴とする請求項１に記載のプラズマディスプレイパネル。
【請求項３】
第２放電空間に対応する領域の誘電体層が、第４電極と互いに平行となるように連続的に膜厚の小さい部分が形成されていることを特徴とする請求項１または請求項２に記載のプラズマディスプレイパネル。
【請求項４】
誘電体層は、溝状に膜厚の小さい部分が形成されていることを特徴とする請求項３に記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルに関する。
【０００２】
【従来の技術】
ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下、ＰＤＰと呼ぶ）は、面放電をおこなう走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置し、その外周部をガラスフリットなどの封着材によって封着することにより構成されている。そして、基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成された構成である。このような構成のＰＤＰにおいては、ガス放電により紫外線を発生させ、この紫外線でＲ、Ｇ、Ｂの各色の蛍光体を励起して発光させることによりカラー表示をおこなっている（特許文献１参照）。
【０００３】
このＰＤＰは、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動し階調表示をおこなう。各サブフィールドは初期化期間、アドレス期間および維持期間からなる。画像データを表示するためには、初期化期間、アドレス期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。
【０００４】
初期化期間には、例えば、正極性のパルス電圧をすべての走査電極に印加し、走査電極および維持電極を覆う誘電体層上の保護膜および蛍光体層上に必要な壁電荷を蓄積する。
【０００５】
アドレス期間では、すべての走査電極に、順次負極性の走査パルスを印加することにより走査し、表示データがある場合、走査電極を走査している間に、データ電極に正極性のデータパルスを印加すると、走査電極とデータ電極との間で放電が起こり、走査電極上の保護膜の表面に壁電荷が形成される。
【０００６】
続く維持期間では、一定の期間、走査電極と維持電極との間に放電を維持するのに十分な電圧を印加する。これにより、走査電極と維持電極との間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。アドレス期間においてデータパルスが印加されなかった放電空間では、放電は発生せず蛍光体層の励起発光は起こらない。
【０００７】
このようなＰＤＰでは、アドレス期間の放電に大きな放電遅れが発生し、アドレス動作が不安定になる、あるいはアドレス動作を完全におこなうためにアドレス時間を長く設定しアドレス期間に費やす時間が大きくなりすぎるといった問題があった。これら問題を解決するために、前面板に補助放電電極を設け前面板側の面内補助放電によって生じたプライミング放電によって放電遅れを小さくするＰＤＰとその駆動方法が提案されている（特許文献２参照）。
【０００８】
【特許文献１】
特開２００１−１９５９９０号公報
【特許文献２】
特開２００２−２９７０９１号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、これらＰＤＰにおいて、高精細化してライン数が増えたときには、さらにアドレス時間に費やす時間が長くなり、維持期間に費やす時間を減らさなければならず、高精細化したときに輝度の確保が難しいという問題が生じる。さらに、高輝度・高効率化を達成するために、キセノン（Ｘｅ）分圧を上げた場合においても放電開始電圧が上昇し、放電遅れが大きくなりアドレス特性が悪化してしまうという問題があった。また、アドレス特性はプロセスの影響も大きいため、アドレス時の放電遅れを小さくしてアドレス時間を短くすることが求められている。
【００１０】
このような要求に対し、従来の前面板面内でプライミング放電をおこなうＰＤＰは、アドレス時の放電遅れを十分に短縮できない、あるいは補助放電の動作マージンが小さい、誤放電を誘発して動作が不安定であるなどの課題があった。また、補助放電が前面板の面内でおこなわれるために隣接する放電セルへプライミングに必要な粒子以上のプライミング粒子が供給されてクロストークを生じるなどの課題があった。
【００１１】
本発明は、上述した課題に鑑みなされたものであり、前面板と背面板との間でプライミング放電をおこない、プライミング放電を安定して発生させることで、高精細化した場合でもアドレス特性が安定したＰＤＰを提供することを目的とする。
【００１２】
【課題を解決するための手段】
このような目的を達成するために、本発明のＰＤＰは、第１の基板上に互いに平行となるように配置しかつ誘電体層で覆った第１電極および第２電極と、第１の基板に放電空間を挟んで対向配置される第２の基板上に第１電極および第２電極と直交する方向に配置した第３電極と、第２の基板上に、第１電極および第２電極と平行に配置した第４電極と、第２の基板上に隔壁により区画し形成された第１放電空間と第２放電空間とを有し、第１放電空間に第１電極、第２電極および第３電極とで放電をおこなう主放電セルを形成するとともに、第２放電空間に第１電極および第２電極の少なくとも一方と第４電極とで放電をおこなうプライミング放電セルを形成し、誘電体層において、第２放電空間に対応する領域の膜厚を第１放電空間に対応する領域の膜厚よりも小さくしている。
【００１３】
この構成により、第１の基板と第２の基板との上下方向でプライミング放電をおこなう方法において、プライミング放電空間である第２放電空間に対応する誘電体層を薄くすることによって誘電体層の静電容量が大きくなり、放電ギャップに印加される実効電圧値が大きくなるため、プライミング放電の発生を促進することが可能となる。したがって、プライミング放電の動作マージンの増加と放電電圧の低減などにより、クロストークなどの周囲への影響を抑制しつつ、プライミング放電を安定的に形成することで、アドレス特性に優れた高精細化に好適なＰＤＰを実現することができる。
【００１４】
また、隔壁は、第１電極および第２電極と直交する方向に延びる縦壁部と、第１電極および第２電極と平行して連続的な隙間部を形成する横壁部とで構成し、隙間部によって第２放電空間が形成される。
【００１５】
この構成により、第１電極および第２電極と平行する連続的な隙間部において、第１の基板と第２の基板の間においてプライミング放電を発生させることが可能となる。したがって、安定したプライミング放電を確実に形成し、アドレス時の放電遅れを小さくしてアドレス特性を安定させることができる。
【００１６】
また、本発明のＰＤＰは、第２放電空間に対応する領域の誘電体層が、第４電極と互いに平行となるように連続的に膜厚の小さい部分が形成されている。
【００１７】
この構成により、第４電極は膜厚の小さい部分と連続的に均一な距離を保ち、誘電体層の膜厚を小さくすることの効果を第４電極に対して均等に発揮することが可能となる。したがって、安定したプライミング放電を確実に形成し、アドレス時の放電遅れを小さくしてアドレス特性を安定させることができる。
【００１８】
また、本発明のＰＤＰでは、誘電体層に溝状に膜厚の小さい部分を形成する。この構成により、効率良くプライミング放電の発生を促進するための条件に見合った形状を簡単で精度良く形成することが可能である。したがって、本発明によるアドレス特性に優れた高精細化に好適なＰＤＰを、簡単な方法で高品質に実現することができる。
【００１９】
【発明の実施の形態】
以下、本発明の一実施の形態によるＰＤＰについて、図面を用いて説明する。
【００２０】
（実施の形態１）
図１は本発明の実施の形態１におけるＰＤＰを示す断面図、図２は第１の基板である前面基板側の電極配列を模式的に示す平面図、図３は第２の基板である背面基板側を模式的に示す斜視図であり、図４はその平面図である。
【００２１】
図１に示すように、第１の基板であるガラス製の前面基板１と、第２の基板であるガラス製の背面基板２とが放電空間３を挟んで対向して配置され、その放電空間３には放電によって紫外線を放射するガスとして、ネオンおよびキセノン（Ｘｅ）などが封入されている。前面基板１上には、誘電体層４および保護膜（図示せず）で覆われ、かつ、対をなす第１電極である走査電極６と第２電極である維持電極７とからなる帯状の電極群が、互いに平行となるように配置されている。この走査電極６および維持電極７は、それぞれ透明電極６ａ、７ａと、この透明電極６ａ、７ａ上に重なるように形成されかつ導電性を高めるための銀などからなる金属母線６ｂ、７ｂとから構成されている。また、図１、図２に示すように、走査電極６と維持電極７とは、走査電極６−走査電極６−維持電極７−維持電極７・・・となるように２本ずつ交互に配列され、隣り合う２つの走査電極６の間に補助電極１８が形成され、また、隣り合う２つの維持電極７の間と走査電極６の間には発光時のコントラストを高めるための光吸収層８が設けられている。補助電極１８は、ＰＤＰの非表示部（端部）で走査電極６と接続されている。図１、図３および図４に示すように、背面基板２上には、走査電極６および維持電極７と直交する方向に、複数の帯状の第３電極であるデータ電極９が互いに平行となるように配置されている。また、背面基板２上には、走査電極６および維持電極７とデータ電極９とで形成される複数の放電セルを区画するための隔壁１０が形成されている。隔壁１０は、前面基板１に設けられた走査電極６および維持電極７と直交する方向、すなわちデータ電極９と平行な方向に延びる縦壁部１０ａと、この縦壁部１０ａに交差するように設けて第１の放電空間であるセル空間１１を形成し、かつセル空間１１の間に隙間部１３を形成する横壁部１０ｂとで構成されている。セル空間１１には蛍光体層１２が設けられ放電セルが形成されている。
【００２２】
また、図３に示すように、背面基板２の隙間部１３はデータ電極９と直交する方向に連続的に形成され、走査電極６同士が隣り合う部分に対応する隙間部１３にのみ、前面基板１と背面基板２間で放電を生じさせるための第４電極であるプライミング電極１４がデータ電極９と直交する方向に形成され、第２の放電空間であるプライミングセルを形成している。プライミング電極１４は、データ電極９を覆う誘電体層１５上に形成され、さらにプライミング電極１４を覆うように誘電体層１６が形成されている。したがって、プライミング電極１４はデータ電極９よりも隙間部１３に近い位置に形成されている。この構成により、補助電極１８と、背面基板２側に形成されたプライミング電極１４との間でプライミング放電がおこなわれる。
【００２３】
また、図１、図２に示すように、前面基板１において、走査電極６および維持電極７を覆う誘電体層４には、背面基板２に設けられたプライミング電極１４に対応した場所に、プライミング電極１４および補助電極１８と互いに平行に、溝５が設けられている。したがって、本実施の形態では、第１の基板である前面基板１に形成される誘電体層４が、第２の放電空間であるプライミングセル（隙間部１３）に対応する領域で、その膜厚が第１の放電空間であるセル空間１１に対応する領域の膜厚よりも小さくしている。したがって、溝５が設けられた誘電体層４の膜厚が小さい領域では、誘電体層４の静電容量を増加し、補助電極１８とプライミング電極１４の電極間に電圧を印加した場合に、放電ギャップに印加される実効的な電圧値を高めることができるようになる。この結果、プライミング放電の発生を容易にするとともに、細長い形状を有するプライミングセルにおける放電のバラツキを抑制し、各セル空間１１に対して均一なプライミング粒子の供給が可能となる。なお、溝５の形状としては図１に示す半円弧の他に、半楕円、角柱なども使用することができ、溝５の幅、深さおよび形状は、プライミング放電を最適化するための設計条件により決定される。また、溝５とプライミング電極１４と補助電極１８は、図１のＣ−Ｃ線に示すように、それぞれの中心線が一致するのが望ましい。
【００２４】
次に、ＰＤＰに画像データを表示させる方法について図５を用いて説明する。ＰＤＰを駆動する方法として、１フィールド期間を２進法に基づいた発光期間の重みを持った複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示をおこなっている。各サブフィールドは初期化期間、アドレス期間および維持期間からなる。
【００２５】
図５は、本発明におけるＰＤＰを駆動するための駆動波形の一例を示す波形図である。まず、初期化期間において、プライミング電極Ｐｒ（図１のプライミング電極１４）が形成されたプライミングセルでは、正のパルス電圧をすべての走査電極Ｙ（図１の走査電極６）に印加し、補助電極（図１の補助電極１８）とプライミング電極Ｐｒとの間で初期化がおこなわれる。次のアドレス期間においては、プライミング電極Ｐｒには正の電位が常に印加される。このため、プライミングセルにおいては、走査電極Ｙｎに走査パルスＳＰｎが印加されたときに、プライミング電極Ｐｒと補助電極との間でプライミング放電が発生する。
【００２６】
次に、ｎ＋１番目の放電セルの走査電極Ｙｎ＋１に走査パルスＳＰｎ＋１が印加されるが、このときには直前にプライミング放電が起こっているために、ｎ＋１番目の放電セルのアドレス時の放電遅れも小さくなる。なお、ここでは、ある１フィールドの駆動シーケンスのみの説明をおこなったが、他のサブフィールドにおける動作原理も同様である。図５に示す駆動波形において、アドレス期間にプライミング電極Ｐｒに正の電圧を印加することによって、上述した動作をより確実に起こすことができる。なお、アドレス期間のプライミング電極Ｐｒの印加電圧は、アドレス電極Ｄに印加するデータ電圧値よりも大きな値に設定するのが望ましい。
【００２７】
このようにして、本実施の形態では、プライミング放電は、前面基板１に設けられた補助電極１８と背面基板２に設けられたプライミング電極１４との間で上下方向に発生する。しかも、前面基板１においてプライミング放電を起こすべき隙間部１３の領域に対応する部分の誘電体層４に溝５を設けて誘電体層４の一部の膜厚を小さくしているため、誘電体層４の静電容量が増大し、補助電極１８とプライミング電極１４の電極間に電圧を印加した場合に、放電ギャップに印加される実効的な電圧値を高め、プライミング放電の発生を促進することができる。したがって、従来同様の動作マージンを確保しつつ、印加電圧を低減することにより放電の強度を小さくし、例えば、クロストークなどのプライミング放電による他への影響を抑制することができる。また、従来と同じ印加電圧とする場合は、従来よりも放電の動作マージンを大きくすることができる。もちろん、印加電圧を調整することにより、クロストークの抑制効果と動作マージン増大の効果を併用することもできる。このことにより、高精細度のＰＤＰにおいても、アドレス特性をより安定化させることができる。
【００２８】
（実施の形態２）
図６は、本発明の実施の形態２におけるＰＤＰの背面基板側を模式的に示す斜視図である。本実施の形態では、プライミングセルを形成する隙間部１３を縦壁部１０ａと横壁部１０ｂとで井桁状に構成した場合を示している。
【００２９】
実施の形態１で述べたような、隙間部１３が横壁部１０ｂのみで連続されて構成されている場合、縦壁部１０ａと横壁部１０ｂが交差する部分で、特に縦壁部１０ａの熱収縮により、横壁部１０ｂに歪みが発生し、隔壁１０の平面精度が低下し、クロストークなどに対して悪影響を及ぼす場合がある。そのためには、図６に示すように隙間部１３にも縦壁部１０ａを設けることが有効である。
【００３０】
一方、縦壁部１０ａと横壁部１０ｂを同じ高さで井桁状に構成すると、縦壁部１０ａによりプライミング放電が分断され、プライミング電極１４に沿って安定した放電をおこなうことが難しい。また、密閉した隙間部１３から排気する点でも難点がある。
【００３１】
これに対して、本発明の実施の形態２では、実施の形態１と同様に、前面基板１上の誘電体層４の表面に、プライミング電極１４と平行な方向に連続した溝５を設けているため、プライミング放電が溝５に沿って連続的に拡がり、安定したプライミング放電の発生を実現できるとともに、プライミングセルの排気も円滑におこなうことができる。したがって、背面基板２に設けられる隔壁１０を高精度に形成することができるだけでなく、本発明の実施の形態１と同様の効果を発揮することができ、特にクロストークに対する抑制効果が大きい。
【００３２】
【発明の効果】
以上のように本発明によれば、前面基板に設けられた補助電極と背面基板に設けられたプライミング電極との間で上下方向にプライミング放電を発生させて、放電セルにプライミング粒子を供給するＰＤＰにおいて、プライミングセルに対応する領域の前面基板の誘電体層の膜厚を薄くすることによって、プライミング放電の発生を促進し、プライミング放電の動作マージンを広げることが可能となり、アドレス時の放電遅れが小さくでき、より安定化したアドレス特性を有するＰＤＰを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるＰＤＰを示す断面図
【図２】同ＰＤＰの前面基板側の電極配列を模式的に示す平面図
【図３】同ＰＤＰの背面基板側を模式的に示す斜視図
【図４】同ＰＤＰの背面基板側を模式的に示す平面図
【図５】同ＰＤＰを駆動するための駆動波形の一例を示す波形図
【図６】本発明の実施の形態２におけるＰＤＰの背面基板側を模式的に示す斜視図
【符号の説明】
１  前面基板
２  背面基板
３  放電空間
４，１５，１６  誘電体層
５  溝
６  走査電極
６ａ，７ａ  透明電極
６ｂ，７ｂ  金属母線
７  維持電極
８  光吸収層
９  データ電極
１０  隔壁
１０ａ  縦壁部
１０ｂ  横壁部
１１  セル空間
１２  蛍光体層
１３  隙間部
１４  プライミング電極
１８  補助電極
【図１】
2004296313.tif 000003
【図２】
2004296313.tif 000004
【図３】
2004296313.tif 000005
【図４】
2004296313.tif 000006
【図５】
2004296313.tif 000007
【図６】
2004296313.tif 000008