(57)【要約】【課題】高い移動度を有する薄膜トランジスタを提供すること。【解決手段】ガラス基板１と、このガラス基板１の表面に形成され、真性半導体領域２ａを挟んで両側に第１高濃度不純物半導体領域２ｂと第２高濃度不純物半導体領域２ｃを備えた半導体層２と、上記真性半導体領域２ａ上にゲート絶縁膜３を介して設けられるゲート電極４と、上記第１高濃度不純物半導体領域２ｂと導通するソース電極９と、上記第２高濃度不純物半導体領域２ｃと導通するドレイン電極１０とを具備し、上記ゲート電極４と上記半導体層２との距離をチャンネル幅の方向に対して変化させた。【選択図】    図１
2004288850.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
この基板の表面に形成され、真性半導体領域を挟んで両側に第１高濃度不純物半導体領域と第２高濃度不純物半導体領域を備えた半導体層と、
上記真性半導体層上にゲート絶縁膜を介して設けられるゲート電極と、
上記第１高濃度不純物半導体領域と導通するソース電極と、
上記第２高濃度不純物半導体領域と導通するドレイン電極と、
を具備し、
上記ゲート電極と上記半導体層との間の距離がチャンネル幅の方向に対して変化していることを特徴とする薄膜トランジスタ。
【請求項２】
上記ゲート電極と上記半導体層との間の距離は、チャンネル幅の中心に対してほぼ対称に変化していることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
上記ゲート電極のチャンネル幅方向の両側を上記半導体層側に突出させたことを特徴とする請求項１記載の薄膜トランジスタ。
【請求項４】
基板の表面に真性半導体層を成膜する真性半導体層成膜工程と、
上記真性半導体層の表面にゲート絶縁膜を成膜するゲート絶縁膜成膜工程と、
上記ゲート絶縁膜の表面にゲート電極を形成するゲート電極形成工程と、
上記ゲート電極をマスクにして上記真性半導体層に不純物を注入し、上記真性半導体層に高濃度不純物半導体領域を形成する不純物供給工程と、
を具備することを特徴とする薄膜トランジスタの製造方法。
【請求項５】
ガラス基板の表面にパネルを駆動するための駆動回路を備えたフラットパネルディスプレイにおいて、
上記駆動回路は、
上記ガラス基板の表面に形成され、真性半導体領域を挟んで両側に第１高濃度不純物半導体領域と第２高濃度不純物半導体領域を備えた半導体層と、
上記真性半導体層上にゲート絶縁膜を介して設けられるゲート電極と、
上記第１高濃度不純物半導体領域と導通するソース電極と、
上記第２高濃度不純物半導体領域と導通するドレイン電極と、
を具備し、
上記ゲート電極と上記半導体層との間の距離がチャンネル幅の方向に対して変化していることを特徴とするフラットパネルディスプレイ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板の表面に半導体層を形成してなる薄膜トランジスタ、その製造方法、およびこれを用いたフラットパネルディスプレイに関する。
【０００２】
【従来の技術】
近年、基板の表面に薄膜状に形成された薄膜トランジスタが知られている。図６は従来の薄膜トランジスタを示す構成図である。図６に示すように、薄膜トランジスタはガラス基板１０１を有している。ガラス基板１０１の表面には、ポリシリコン等からなる半導体層１０２がほぼ均一な厚さに成膜されている。この半導体層１０２は、真性半導体領域１０２ａと、第１高濃度半導体領域１０２ｂと、第２高濃度半導体領域１０２ｃから構成されており、その表面にはゲート絶縁膜１０３が成膜されている。
【０００３】
ゲート絶縁膜１０３の表面には、真性半導体領域１０２ａと対応する位置に平坦な底面を備えた凹部１０３ａが形成されており、この凹部１０３ａにはゲート電極１０４が設けられている。
【０００４】
また、ゲート絶縁膜１０３の所定位置には、第１高濃度半導体領域１０２ｂに導通するソース電極１０５、および第２高濃度半導体領域１０２ｃに導通するドレイン電極１０６がそれぞれ設けられている。そして、ゲート電極１０４とゲート絶縁膜１０３の表面には、封止絶縁膜１０７が形成されている。
【０００５】
このような薄膜トランジスタにおいて、ゲート電極１０４に所定の電圧を印加すると、真性半導体領域１０２ａ中の電子が静電作用によって表面付近に引き付けられる。このとき、ソース電極１０５ｂとドレイン電極１０５ｃに予め電圧をかけておくことで、真性半導体領域１０２ａの表面付近をチャンネル（電流の流れる部分）として、ソース電極１０５ｂとドレイン電極１０５ｃの間が通電し、ソース−ドレイン間がスイッチングされる。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の薄膜トランジスタでは、近年要求されているスイッチング速度を満足できないことがある。そのため、スイッチング速度の向上に欠かせない移動度を大きくすることが近年の課題となっている。
【０００７】
本発明は、上記事情を鑑みてなされたものであって、その目的とするところは、高い移動度を有する薄膜トランジスタ、その製造方法、およびこれを用いたフラットパネルディスプレイを提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、本発明に係る薄膜トランジスタ、その製造方法、およびこれを用いたフラットパネルディスプレイは次のように構成されている。
【０００９】
（１）基板と、この基板の表面に形成され、真性半導体領域を挟んで両側に第１高濃度不純物半導体領域と第２高濃度不純物半導体領域を備えた半導体層と、上記真性半導体層上にゲート絶縁膜を介して設けられるゲート電極と、上記第１高濃度不純物半導体領域と導通するソース電極と、上記第２高濃度不純物半導体領域と導通するドレイン電極とを具備し、上記ゲート電極と上記半導体層との間の距離がチャンネル幅の方向に対して変化していることを特徴とする。
【００１０】
（２）（１）に記載された薄膜トランジスタであって、上記ゲート電極と上記半導体層との間の距離は、チャンネル幅の中心に対してほぼ対称に変化していることを特徴とする。
【００１１】
（３）（１）に記載された薄膜トランジスタであって、上記ゲート電極のチャンネル幅方向の両側を上記半導体層側に突出させたことを特徴とする。
【００１２】
（４）基板の表面に真性半導体層を成膜する真性半導体層成膜工程と、上記真性半導体層の表面にゲート絶縁膜を成膜するゲート絶縁膜成膜工程と、上記ゲート絶縁膜の表面にゲート電極を形成するゲート電極形成工程と、上記ゲート電極をマスクにして上記真性半導体層に不純物を注入し、上記真性半導体層に高濃度不純物半導体領域を形成する不純物供給工程とを具備することを特徴とする。
【００１３】
（５）ガラス基板の表面にパネルを駆動するための駆動回路を備えたフラットパネルディスプレイにおいて、上記駆動回路は、上記ガラス基板の表面に形成され、真性半導体領域を挟んで両側に第１高濃度不純物半導体領域と第２高濃度不純物半導体領域を備えた半導体層と、上記真性半導体層上にゲート絶縁膜を介して設けられるゲート電極と、上記第１高濃度不純物半導体領域と導通するソース電極と、上記第２高濃度不純物半導体領域と導通するドレイン電極とを具備し、上記ゲート電極と上記半導体層との間の距離がチャンネル幅の方向に対して変化していることを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら本発明の一実施の形態を説明する。
【００１５】
図１は本発明の一実施の形態に係る薄膜トランジスタの構成を示す断面図である。図１に示す薄膜トランジスタはガラス基板１（基板）を有し、その表面には、半導体層２がほぼ均一な膜厚に成膜されている。この半導体層２は、真性半導体領域２ａと、第１高濃度不純物半導体領域２ｂと、第２高濃度不純物半導体領域２ｃから構成され、真性半導体領域２ａは第１高濃度不純物半導体領域２ｂと第２高濃度不純物半導体領域２ｃの間に位置している。
【００１６】
半導体層２の表面には、ゲート絶縁膜３を介してゲート電極４が設けられている。このゲート電極４は、平面視で真性半導体領域２ａを必要かつ十分に覆い、チャンネル幅の方向（図１中に矢印Ａで示す方向）の両側部分は、それぞれチャンネル幅の中心に対して対称となるように半導体層２側に突出している。そして、ゲート絶縁膜３およびゲート電極４には、これらの表面を覆うように絶縁膜５が形成されている。
【００１７】
ゲート電極４および絶縁膜５には、コンタクト７がそれぞれ第１高濃度不純物半導体領域２ｂおよび第２高濃度不純物半導体領域２ｃに通達するよう形成されている。各コンタクト７には金属製の配線材料８が埋め込まれている。これら配線材料８は絶縁膜５の表面側に突出し、それぞれソース電極９およびドレイン電極１０をなしている。
【００１８】
次に、上記構成の薄膜トランジスタの製造方法について説明する。
【００１９】
図２は同実施の形態に係る薄膜トランジスタの製造工程を示す工程図である。
【００２０】
図２（ａ）に示すように、ガラス基板１を用意し、その表面にアモルファスシリコンを均一な厚さに成膜する。そして、このアモルファスシリコンを熱処理によって多結晶化し、ガラス基板１の表面にポリシリコンからなる真性半導体層１１を形成する。なお、ガラス基板１の表面に真性半導体層１１を形成する場合、ガラス基板１の表面にポリシリコンを直接成膜してもよい。
【００２１】
次に、図２（ｂ）に示すように、真性半導体層１１の表面にゲート絶縁膜３を形成する。ゲート絶縁膜３が形成されたら、図２（ｃ）〜図２（ｅ）に示すように、フォトレジスト１２を用いて上記ゲート絶縁膜３をパターニングし、ゲート絶縁膜３の所定の位置に凸部１３を形成する。
【００２２】
次に、図２（ｆ）に示すように、ゲート絶縁膜３の表面にアルミニウム等の金属膜１４を成膜する。金属膜１４が形成されたら、図２（ｇ）〜図２（ｉ）に示すように、フォトレジスト１５を用いて上記金属膜６をパターニングし、ゲート絶縁膜３に上述した断面コ字状のゲート電極４を形成する。
【００２３】
次に、図２（ｊ）に示すように、ゲート電極４をマスクにして、Ｎ或いはＰ型のイオンをドーピングし、真性半導体層１１に第１高濃度不純物半導体領域２ｂと第２高濃度不純物半導体領域２ｃを形成する。これによって、真性半導体層１１は、真性半導体領域２ａと、第１高濃度不純物半導体領域と、第２高濃度不純物半導体領域２ｃとから構成される上述した半導体層２となる。なお、本実施の形態では、第１高濃度不純物半導体領域２ｂおよび第２高濃度不純物半導体領域２ｃを形成するためにドーピングを用いが、例えばイオン注入を用いてもよい。
【００２４】
次に、図２（ｋ）に示すように、ゲート電極４の両側にゲート絶縁膜３をさらに成膜し、ゲート電極４を所定位置までゲート絶縁膜３中に埋め込む。そして、ゲート絶縁膜３の上からゲート電極４を覆うように封止絶縁膜１６を成膜する。
【００２５】
次に、図２（ｌ）に示すように、ゲート絶縁膜３および封止絶縁膜１６の、第１高濃度不純物半導体領域２ｂおよび第２高濃度不純物半導体領域２ｃと対応する位置に、それぞれ絶縁膜の表面から第１高濃度不純物半導体領域２ｂおよび第２高濃度不純物半導体領域２ｃに通達するコンタクト７を形成する。
【００２６】
次に、図２（ｍ）に示すように、コンタクト７に配線材料８を充填し、封止絶縁膜１６の所定位置に第１高濃度不純物半導体領域２ｂおよび第２高濃度不純物半導体領域２ｃと導通するソース電極９およびドレイン電極１０を形成する。
【００２７】
以上で薄型トランジスタを製造する工程が終了となる。
【００２８】
次に、上記構成の薄膜トランジスタの作用について説明する。
【００２９】
ソース電極９とドレイン電極１０の間には予めバイアス電圧がかけられている。ゲート電極４に所定の電圧を印加すると、半導体層２内のキャリアが静電作用によってゲート電極４側に引き付けられ、半導体層２の表面付近のキャリア密度が上昇する。そして、ゲート電極４側に引き付けられたキャリアが媒体となり、真性半導体領域２ａの表面付近をチャンネルとして、ソース電極９とドレイン電極１０の間が通電する。
【００３０】
発明者は、上記構成の薄膜トランジスタについて、スイッチング速度の指標として用いられる移動度μを得るため、Ｉ−Ｖ特性のシミュレーションを行った。
【００３１】
このシミュレーションでは、ゲート電極に印加する電圧を徐々に増加させた場合のゲート電圧に対するソース−ドレイン電流を算出している。シミュレーションの結果を図３に示す。
【００３２】
なお、移動度μは、図３に示す特性曲線の接線の傾きの最大値（以下最大傾きとする）とゲート電極−半導体素子間の距離との積により得られる。そのため、ゲート絶縁膜の膜厚が同じであれば、最大傾きが大きいほど移動度μも大きくなる。
【００３３】
図３によれば、本実施の形態に係る薄膜トランジスタ▲１▼の最大傾きの方が、従来の薄膜トランジスタ▲２▼よりも大きいことがわかる。そのため、ゲート電極と半導体層との間の距離が同じであれば、本実施の形態に係る薄膜トランジスタ▲１▼の移動度μの方が、従来の薄膜トランジスタ▲２▼の移動度μよりも大きくなることがわかる。これより、本実施の形態の薄膜トランジスタ▲１▼は、従来の薄膜トランジスタ▲２▼よりも速いスイッチング動作を行えることがわかる。
【００３４】
また、発明者は、高い移動度μが得られるゲート電極の最適な形状を得るために種々の形状のゲート電極を用いてシミュレーションを行った。ゲート電極の形状のバリエーションを図４（ａ）〜図４（ｆ）に示す。なお、図４中の符号ｄ１はゲート電極と半導体層との間の最大距離、符号ｄ２はゲート電極と半導体層との間の最小距離である。
【００３５】
図４（ａ）に示す構成は、本発明の薄膜トランジスタ▲１▼で、ｄ１＝６５［ｎｍ］、ｄ２＝４５［ｎｍ］である。
【００３６】
図４（ｂ）に示す構成は、従来の薄膜トランジスタ▲２▼で、ｄ１＝ｄ２＝６５［ｎｍ］である。
【００３７】
図４（ｃ）に示す構成は、ゲート電極と半導体層との距離をチャンネル幅の方向に対して一定にして、かつゲート電極と半導体層との距離を従来よりも小さくした薄膜トランジスタ▲３▼で、ｄ１＝ｄ２＝４５［ｎｍ］である。
【００３８】
図４（ｄ）に示す構成は、ゲート電極のチャンネル幅方向のほぼ中央部を半導体層側に突出させた薄膜トランジスタ▲４▼で、ｄ１＝６５［ｎｍ］、ｄ２＝４５［ｎｍ］である。
【００３９】
図４（ｅ）に示す構成は、ゲート電極と半導体層との距離をチャンネル幅の方向に対して一定にして、かつ高濃度不純物半導体領域を備えていない薄膜トランジスタ▲５▼で、ｄ１＝ｄ２＝４５［ｎｍ］である。
【００４０】
図４（ｆ）に示す構成は、ゲート絶縁膜の代わりに真空絶縁膜を使用した、すなわちゲート電極と半導体層との間を真空にした薄膜トランジスタ▲６▼で、ｄ１＝ｄ２＝４５［ｎｍ］である。
【００４１】
このシミュレーションでは、これらの薄膜トランジスタ▲１▼〜▲６▼に対してゲート電圧を徐々に増加させ、各々のゲート電圧に対するソース−ドレイン電流を算出した。シミュレーションの結果を下記［表１］に示す。
【表１】
2004288850.tif 000003
【００４２】
［表１］によれば、本実施の形態に係る薄膜トランジスタ▲１▼の移動度μは、２０２．９［ｃｍ２／Ｖ・Ｓ］であり最も高いことがわかる。これは、薄膜トランジスタ▲３▼の移動度が１５４．９［ｃｍ２／Ｖ・Ｓ］であることを考えると、単にゲート電極と半導体層との間の距離を狭くすることで、移動度μを向上できるのではなく、ゲート電極のチャンネル幅方向の両側部分を半導体層側に突出させているから、すなわちゲート電極の半導体層と対向する面のチャンネル幅方向の略中心部に凹部を設けているから、高い移動度μが得られるということがわかる。
【００４３】
また、薄膜トランジスタ▲４▼の移動度μは１８１．５［ｃｍ２／Ｖ・Ｓ］であり、本実施の形態に係る薄膜トランジスタ▲１▼に次いで高いことがわかる。これも、薄膜トランジスタ▲３▼と比較することにより、ゲート電極のチャンネル幅方向のほぼ中央部を半導体層側に突出させるから、高い移動度μが得られることがわかる。
【００４４】
一方、薄膜トランジスタ▲５▼と▲６▼の移動度μは、共に１５４．９［ｃｍ２／Ｖ・Ｓ］であり、従来の薄膜トランジスタ▲２▼の移動度μとほぼ変わらないことがわかる。
【００４５】
以上の結果から、ゲート電極と半導体層との間の距離をチャンネル幅の方向に対して変化させることで、薄膜トランジスタの移動度μが飛躍的に向上することが明らかになった。
【００４６】
また、高い移動度μが確認された薄膜トランジスタ▲１▼と▲４▼を比較することにより、ゲート電極のチャンネル幅方向の両側部分を半導体層側に突出させることで、より高い移動度μが得られることがわかる。
【００４７】
これは、ゲート電極の両側を半導体層側に突出することで、ゲート電極に電圧を印加したときに、半導体層内の多くのキャリアを集めることができるからであると考えられる。
【００４８】
さらに、本実施の形態に係る薄膜トランジスタ▲１▼では、動作過程において電界集中が緩和されることが確認されている。そのため、ゲート電極のチャンネル幅方向の両側部分を半導体層側に突出させることで、薄膜トランジスタの信頼性を向上することができる。
【００４９】
また、本実施の形態に係る薄膜トランジスタ▲１▼の閾値電圧は１．３５６［Ｖ］であり、従来の薄膜トランジスタ▲２▼よりも低いことがわかる。そのため、本実施の形態の薄膜トランジスタ▲１▼を用いることで、装置の省エネ化が期待できる。
【００５０】
なお、図５に示すように、本発明の薄膜トランジスタは、携帯電話等に用いられるフラットパネルディスプレイの周辺回路装置に適用することができる。
【００５１】
このフラットパネルディスプレイは、ガラス基板１の表面に多数の画素２０を備えた表示部２１（パネル）と、この表示部２１を駆動するための周辺回路装置２２（駆動回路）とを備えている。なお、周辺回路装置２１は、ガラス基板１の表面に薄膜形成された回路群であって、本実施の形態に係る多数の薄膜トランジスタ（不図示）によって構成されている。
【００５２】
このように、端末ディスプレイ等の周辺回路装置に本発明の薄膜トランジスタを搭載すると、周辺回路装置の動作速度が向上するから、装置の高性能化を期待することができる。
【００５３】
なお、本発明は実施の形態に限定されることはなく、発明の要旨を逸脱しない範囲において種々に変更可能である。
【００５４】
【発明の効果】
本発明によれば、薄膜トランジスタの移動度を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る薄膜トランジスタの構成を示す断面図。
【図２】同実施の形態に係る薄膜トランジスタの製造工程を示す工程図。
【図３】同実施の形態に係るゲート電圧に対するソース−ドレイン電流の特性を示すグラフ。
【図４】同実施の形態に係るゲート電極の形状のバリエーションを示す概略図。
【図５】同実施の形態に係るフラットパネルディスプレイの構成を示す概略図。
【図６】従来の薄膜トランジスタの構成を示す断面図。
【符号の説明】
１…ガラス基板（基板）、２ａ…真性半導体領域、２ｂ…第１高濃度不純物半導体領域、２ｃ…第２高濃度不純物半導体領域、２…半導体層、３…ゲート絶縁膜、４…ゲート電極（マスク）、９…ソース電極、１０…ドレイン電極。
【図１】
2004288850.tif 000004
【図２】
2004288850.tif 000005
【図３】
2004288850.tif 000006
【図４】
2004288850.tif 000007
【図５】
2004288850.tif 000008
【図６】
2004288850.tif 000009