(57)【要約】【目的】新規な構成のＩＩＩ−Ｖ族化合物半導体素子を提供する。【構成】Ｖ族元素としてＰ（リン）を含む第１のＩＩＩ−Ｖ族化合物半導体層とＶ族元素としてＡｓ（ヒ素）を含む第２のＩＩＩ−Ｖ族化合物半導体層との成長温度を制御することにより、Ｖ族元素混合層の形成が防止される。【選択図】　　　図３
2004111879.tif 000002
【特許請求の範囲】
【請求項１】
Ｖ族元素としてＰ（リン）を含む第１のＩＩＩ−Ｖ族化合物半導体層を少なくもその表面層の成長温度を５３０℃〜５６０℃として、ＭＯＶＰＥ法で形成するステップと、
前記第１のＩＩＩ−Ｖ族化合物半導体層の上へこれに接して、少なくとも前記第１のＩＩＩ−Ｖ族化合物半導体層と接する部分の成長温度を５３０℃〜５６０℃として、Ｖ族元素としてＡｓ（ヒ素）を含む第２のＩＩＩ−Ｖ族化合物半導体層をＭＯＶＰＥ法で形成するステップと、を含んでなる半導体素子の製造方法。
【請求項２】
Ｖ族元素としてＰ（リン）を含む第１のＩＩＩ−Ｖ族化合物半導体層のＭＯＶＰＥ法における成長温度、及び該第１のＩＩＩ−Ｖ族化合物半導体層の上に接して形成されるＶ族元素としてＡｓ（ヒ素）を含む第２のＩＩＩ−Ｖ族化合物半導体層のＭＯＶＰＥ法における成長温度をともに５３０℃〜５６０℃とする、ことを特徴とする半導体素子の製造方法。
【請求項３】
Ｖ族元素としてＰ（リン）を含む下地ＩＩＩ−Ｖ族化合物半導体層を５６０℃を超える成長温度でＭＯＶＰＥ法により形成し、該下地ＩＩＩ−Ｖ族化合物半導体層の上に該下地ＩＩＩ−Ｖ族化合物半導体層と実質的に同一組成からなる第１のＩＩＩ−Ｖ族化合物半導体層を５３０℃〜５６０℃の成長温度でＭＯＶＰＥ法により形成し、該第１のＩＩＩ−Ｖ族化合物半導体層の上へこれに接してＶ族元素としてＡｓ（ヒ素）を含む第２のＩＩＩ−Ｖ族化合物半導体層を５３０℃〜５６０℃の成長温度でＭＯＶＰＥ法により形成する、ことを特徴とする半導体素子の製造方法。
【請求項４】
Ｖ族元素としてＰ（リン）を含む第１のＩＩＩ−Ｖ族化合物半導体層であって、少なくもその表面層の成長温度が５３０℃〜５６０℃である第１のＩＩＩ−Ｖ族化合物半導体層と、
前記第１のＩＩＩ−Ｖ族化合物半導体層の上に形成され、Ｖ族元素としてＡｓ（ヒ素）を含む第２のＩＩＩ−Ｖ族化合物半導体層であって、少なくとも前記第１のＩＩＩ−Ｖ族化合物半導体層と接する部分の成長温度が５３０℃〜５６０℃である第２のＩＩＩ−Ｖ族化合物半導体層と、を備えてなる半導体素子。
【請求項５】
Ｖ族元素としてＰ（リン）のみを含む第１のＩＩＩ−Ｖ族化合物半導体層に接してＶ族元素としてＡｓ（ヒ素）のみを含む第２のＩＩＩ−Ｖ族化合物半導体層が形成されており、前記第２のＩＩＩ−Ｖ族化合物半導体層よりも前記第１のＩＩＩ−Ｖ族化合物半導体層が基板側に位置する、ことを特徴とする半導体素子。
【請求項６】
前記第１のＩＩＩ−Ｖ族化合物半導体層はＧａＩｎＰであり、前記第２のＩＩＩ−Ｖ族化合物半導体層はＧａＡｓである、ことを特徴とする請求項４又は５に記載の半導体素子。
【請求項７】
Ｖ族元素としてＰ（リン）を含む第１のＩＩＩ−Ｖ族化合物半導体層を少なくもその表面層の成長温度を５３０℃〜５６０℃として、ＭＯＶＰＥ法で形成し、
前記第１のＩＩＩ−Ｖ族化合物半導体層の上へこれに接して、少なくとも前記第１のＩＩＩ−Ｖ族化合物半導体層と接する部分の成長温度を５３０℃〜５６０℃として、Ｖ族元素としてＡｓ（ヒ素）を含む第２のＩＩＩ−Ｖ族化合物半導体層をＭＯＶＰＥ法で形成する、ことを特徴とする半導体層の成長方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は半導体素子及びその製造方法に関する。更に詳しくはＩＩＩ−Ｖ族化合物半導体素子の半導体層界面の改良に関する。
【０００２】
【従来の技術】
Ｖ族元素としてＡｓ（ヒ素）やＰ（リン）を含むＩＩＩ−Ｖ族化合物半導体素子は比較的長波長の光を放出する発光素子やトランジスタなどの機能素子として広く利用されている。
この半導体素子においては、基板側からみてＰを含む第１の半導体層の上にＡｓを含む第２の半導体層を成長させた場合、両半導体層の界面でＰとＡｓとが混合してしまう。例えば図１（ａ）に示すように、ＧａＩｎＰの上にＧａＡｓを成長させた場合、両者の間にＧａＩｎＡｓＰ層が形成されてしまう。なお、ＧａＡｓ層の上にＧａＩｎＰ層を成長させても当該Ｖ族元素混合層の形成は見られなかった。このＶ族元素混合層が存在すると、発光素子の場合、発光波長がシフトしまた波長領域が広がってしまう。また、機能素子の場合はエミッタ効率低下の原因となる。
そこで、図１（ｂ）に示すように、当該第１の半導体層と第２の半導体層との間に第３の半導体層を介在させることが提案されている（非特許文献１参照）。
【０００３】
【非特許文献１】
Ｊｏｕｒｎａｌ　ｏｆ　Ｃｒｙｓｔａｌ　Ｇｒｏｗｔｈ　１２４（１９９２）　ｐｐ１９９−２０６
【０００４】
【発明が解決しようとする課題】
上記非特許文献１に記載の発光素子によれば、第１の半導体層と第２の半導体層との間に異なる組成の第３の半導体薄膜を介在させるので、その製造工程が複雑になることが避けられない。
そこでこの発明は、上記のＶ族元素混合層やその他の半導体層が存在しないようにすることを目的とする。
【０００５】
かかる目的を達成すべく本発明者らは鋭意検討を重ねた結果、Ｖ族元素としてＰを含む第１のＩＩＩ−Ｖ族化合物半導体層とＶ族元素としてＡｓを含む第２のＩＩＩ−Ｖ族化合物半導体層との成長温度を制御することにより、Ｖ族元素混合層の形成が防止されることを見出し、本発明を完成するに至った。即ち、
Ｖ族元素としてＰを含む第１のＩＩＩ−Ｖ族化合物半導体層を少なくもその表面層の成長温度を５３０℃〜５６０℃として、ＭＯＶＰＥ法で形成するステップと、
前記第１のＩＩＩ−Ｖ族化合物半導体層の上へこれに接して、少なくとも前記第１のＩＩＩ−Ｖ族化合物半導体層と接する部分の成長温度を５３０℃〜５６０℃として、Ｖ族元素としてＡｓを含む第２のＩＩＩ−Ｖ族化合物半導体層をＭＯＶＰＥ法で形成するステップと、を含んでなる半導体素子の製造方法。
【０００６】
このようにして第１の半導体層及び第２の半導体層を形成すると、両層の間にＶ族元素混合層が形成することを防止できた。
従って、このようにして形成された半導体素子は基板側からみてＶ族元素としてＰのみを含む第１のＩＩＩ−Ｖ族化合物半導体層に接してその上にＶ族元素としてＡｓのみを含む第２のＩＩＩ−Ｖ族化合物半導体層が形成されることとなる。
【０００７】
【発明の実施の形態】
以下、この発明の各要件について詳細に説明する。
（第１のＩＩＩ−Ｖ族化合物半導体層（この明細書で「第１の半導体層」と略することがある）
第１のＩＩＩ−Ｖ族化合物半導体層はＶ族元素としてＰを含む。他のＶ族元素が含まれることを避けるものではないが、当該第１のＩＩＩ−Ｖ族化合物半導体層のＶ族元素は主としてＰからなることが好ましい。ＩＩＩ族元素はＧａ（ガリウム）、Ｉｎ（インジウム）、Ａｌ（アルミニウム）などから任意に選択することができる。即ち、第１のＩＩＩ−Ｖ族化合物半導体層は一般式としてＡｌＸＧａＹＩｎ１−Ｘ−ＹＰ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表され、ＡｌＰ、ＧａＰ及びＩｎＰのいわゆる２元系、ＡｌｘＧａ１−ｘＰ、ＡｌｘＩｎ１−ｘＰ及びＧａｘＩｎ１−ｘＰ（以上において０＜ｘ＜１）のいわゆる３元系を包含する。ＩＩＩ族元素の少なくとも一部をボロン（Ｂ）、タリウム（Ｔｌ）等で置換しても良く、また、Ｐの少なくとも一部も窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換できる。更には、少量であればＡｓでの置換も可能である。
第１のＩＩＩ−Ｖ族化合物半導体層は任意のドーパントを含むものであっても良い。ｎ型不純物として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、テルル（Ｔｅ）等を用いることができる。ｐ型不純物として、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、ベリリウム（Ｂｅ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）等を用いることができる。
【０００８】
（第２のＩＩＩ−Ｖ族化合物半導体層（この明細書で「第１の半導体層」と略することがある）
第２のＩＩＩ−Ｖ族化合物半導体層はＶ族元素としてＡｓを含む。他のＶ族元素が含まれることを避けるものではないが、当該第１のＩＩＩ−Ｖ族化合物半導体層のＶ族元素は主としてＡｓからなることが好ましい。ＩＩＩ族元素はＧａ（ガリウム）、Ｉｎ（インジウム）、Ａｌ（アルミニウム）などから任意に選択することができる。即ち、第１のＩＩＩ−Ｖ族化合物半導体層は一般式としてＡｌＸＧａＹＩｎ１−Ｘ−ＹＡｓ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表され、ＡｌＡｓ、ＧａＡｓ及びＩｎＡｓのいわゆる２元系、ＡｌｘＧａ１−ｘＡｓ、ＡｌｘＩｎ１−ｘＡｓ及びＧａｘＩｎ１−ｘＡｓ（以上において０＜ｘ＜１）のいわゆる３元系を包含する。ＩＩＩ族元素の少なくとも一部をボロン（Ｂ）、タリウム（Ｔｌ）等で置換しても良く、また、Ａｓの少なくとも一部も窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換できる。更には少量であればＰでの置換も可能である。
第１のＩＩＩ−Ｖ族化合物半導体層は任意のドーパントを含むものであっても良い。ｎ型不純物として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、テルル（Ｔｅ）等を用いることができる。ｐ型不純物として、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、ベリリウム（Ｂｅ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）等を用いることができる。
【０００９】
これらＩＩＩ−Ｖ族化合物半導体層の成形方法は、実施例で用いる有機金属気相成長法（ＭＯＶＰＥ法）のほか、周知の分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法などを採用することもできる。これらの方法の場合においても、第１のＩＩＩ−Ｖ族化合物半導体層と第２のＩＩＩ−Ｖ族化合物半導体層との成長温度条件をＭＯＶＰＥ法の場合と同様に制御する。
ＩＩＩ−Ｖ族化合物半導体層を成長させる基板の材質はＩＩＩ−Ｖ族化合物半導体層を成長させられるものであれば特に限定されないが、ＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体の他に、シリコン、サファイア、ＩＩ−ＶＩ族化合物半導体等を挙げることができる。
【００１０】
（半導体素子）
ここに半導体素子には、発光ダイオード、受光ダイオード、レーザダイオード、太陽電池等の光素子の他、整流器、サイリスタ及びトランジスタ等のバイポーラ素子、ＦＥＴ等のユニポーラ素子並びにマイクロウェーブ素子などの電子デバイスを挙げられる。また、これらの素子の中間体としての積層体にも本発明は適用されるものである。なお、発光素子の構成としては、ｐｎ接合を有したホモ構造、ヘテロ構造若しくはダブルへテロ構造のものを用いることができる。発光層として量子井戸構造（単一量子井戸構造若しくは多重量子井戸構造）を採用することもできる。
【００１１】
（成長温度）
この発明では第１のＩＩＩ−Ｖ族化合物半導体層を少なくもその表面層の成長温度を５３０℃〜５６０℃として、ＭＯＶＰＥ法で形成する。そして第１のＩＩＩ−Ｖ族化合物半導体層の上へこれに接して、少なくとも前記第１のＩＩＩ−Ｖ族化合物半導体層と接する部分の成長温度を５３０℃〜５６０℃として、第２のＩＩＩ−Ｖ族化合物半導体層をＭＯＶＰＥ法で形成する。
ここに、第１のＩＩＩ−Ｖ族化合物半導体層の成長温度と第２のＩＩＩ−Ｖ族化合物半導体層の成長温度とを同一温度とすることが、製造工程管理の観点から好ましい。
これらの成長温度が５６０℃を超えるとＶ族元素混合層が形成されるので好ましくない。また、５３０℃未満になると、半導体層の結晶性が悪くなる。
更に好ましい成長温度は５４０℃〜５５０℃である。
【００１２】
第１のＩＩＩ−Ｖ族化合物半導体層において、その表面層（第２のＩＩＩ−Ｖ族化合物半導体層が接する層）以外の部分は５６０℃を超える成長温度で形成することができる。これにより成膜速度を向上させることができる。表面層以外の部分をＭＯＶＰＥ法以外の方法で形成することも可能である。
同様に、第２のＩＩＩ−Ｖ族化合物半導体層において、第１のＩＩＩ−Ｖ族化合物半導体層と接する部分以外は５６０℃を超える成長温度で形成することができる。この部分をＭＯＶＰＥ法以外の方法で形成することも可能である。
【００１３】
【実施例】
図２は実施例の半導体層構成を示す。
図３は各半導体層のＭＯＶＰＥ法における成長条件を示す。図中のＴＢＰはターシャリブチルフォスフィン、ＴＥＧａはトリエチルガリウム、ＴＭＩｎはトリメチルインジウムを示す。キャリアガスには水素を用いた。温度は基板１の温度であり、これを成長温度とした。
このようにして得られた素子のフォトルミネッセンスを図４に示した。図４からわかるように、半導体層２〜半導体層４までの成長温度を一律に６１０℃とした比較例の場合には、９５０ｎｍ付近にブロードなピークが現れた。これは、ＧａＩｎＡｓＰのＶ族元素混合層に対応したピークである。他方、成長温度を５５０℃に維持した実施例では、８２０ｎｍ付近に半値幅の狭いピークが現れている。これは、ＩｎＧａＰ＼ＧａＡｓのヘテロ構造に対応している。
【００１４】
また、図５には、半導体層２、３及び４の顕微鏡写真を示した。この図５から、第１のＩＩＩ−Ｖ族化合物半導体層２の上には、何らＶ族元素混合層が存在することなく、第２のＩＩＩ−Ｖ族化合物半導体層３が形成されていることがわかる。
【００１５】
図６（Ｃ）には、他の実施例の製造プロセスを示した。図６（Ａ）、図６（Ｂ）は比較例である。図６（Ｃ）に示す実施例では、図７に示すように、Ｐを含む下地ＩＩＩ−Ｖ族化合物半導体層１３（成長温度：５８０℃）の上にこれと同じ組成の薄いＩＩＩ−Ｖ族化合物半導体層１４（第１のＩＩＩ−Ｖ族化合物半導体層に対応、成長温度：５４０℃）を形成し、さらにその上に第２のＩＩＩ−Ｖ族化合物半導体層１５を成長させている。成長方法はＭＯＶＰＥ法である。
【００１６】
図８のチャートは図６の実施例（Ｃ）及び比較例（Ａ）、（Ｂ）のフォトルミネッセンスの結果を示す。図８からわかる通り、実施例（Ｃ）においては、ＩｎＧａＰ＼ＧａＡｓのヘテロ構造に起因する鋭いピークのみが現れるのに対し、比較例（Ａ）、（Ｂ）ではブロードなピークが現れている。
【００１７】
図９Ａには、この発明を適用した発光ダイオード２０を示す。この発光ダイオード２０において、クラッド層２２、発光層２３がそれぞれ第１のＩＩＩ−Ｖ族化合物半導体層、第２のＩＩＩ−Ｖ族化合物半導体層に対応する。この実施例では、成長温度を５５０℃としてＭＯＶＰＥ法により当該クラッド層２２及び発光層２３を成長させている。
かかる発光ダイオードによれば、Ｖ族元素混合層が存在せず、クラッド層２２の上に直接発光層２３が形成されるので、電子の注入効率が向上し高い発光効率を達成できる。
図９Ｂには、多重量子井戸構造の発光層２３１を有する発光ダイオード２０１を示す。なお、図９Ａと同一の要素には同一の符号を付してその説明を省略する。かかる多重量子井戸構造を有するものでは、上記第１のＩＩＩ−Ｖ族化合物半導体層と第２のＩＩＩ−Ｖ族化合物半導体層との組合せ数が多くなるので、本発明の適用が特に有効となる。図９Ｂの例においても成長温度を５５０℃としてＭＯＶＰＥ法によりクラッド層２２及び多重量子井戸構造の発光層２３１を成長させている。
なお、レーザダイオードの場合も同様な構造を持つ。
【００１８】
また、図１０にはこの発明を適用したトランジスタ３０を示す。このトランジスタにおいてエミッタ３２、ベース３３がそれぞれ第１のＩＩＩ−Ｖ族化合物半導体層、第２のＩＩＩ−Ｖ族化合物半導体層に対応する。図１０の例では成長温度を５５０℃としてエミッタ３２及びベース３３をＭＯＶＰＥ法により成長させている。
かかるトランジスタによれば、エミッタ３２とベース３３との間にＶ族元素混合層が存在しないので高いエミッタ効率が達成される。
図１１には他の実施例のトランジスタ４０を示した。このトランジスタ４０ではコレクタ４２とベース４３並びにエミッタ４４と電極用層４５がそれぞれ第１のＩＩＩ−Ｖ族化合物半導体層と第２のＩＩＩ−Ｖ族化合物半導体層に対応する。図１１の例では成長温度を５５０℃としてＭＯＶＰＥ法により全ての半導体層４２〜４５を形成している。
【００１９】
この発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。
【図面の簡単な説明】
【図１】図１は従来の半導体の層構成を示す図である。
【図２】図２はこの発明の実施例の半導体層構成を示す模式図である。
【図３】図３は実施例の半導体層構成を得るための製造条件（Ｔｇ：５５０℃）と比較例の製造条件（Ｔｇ：６１０℃）を示すチャートである。
【図４】図４は図３に示した実施例及び比較例のフォトルミネッセンスの結果を示すチャートである。
【図５】図５は図２の半導体層構成の顕微鏡写真である。
【図６】図６は実施例（Ｃ）及び比較例（Ａ）、（Ｂ）の製造条件を示すチャートである。
【図７】図７は図６の実施例の半導体層構成を示す模式図である。
【図８】図８は図６に示した実施例（Ｃ）及び比較例（Ａ）、（Ｂ）のフォトルミネッセンスの結果を示すチャートである。
【図９】図９は実施例の発光ダイオードを示す模式図である。
【図１０】図１０は実施例のトランジスタを示す模式図である。
【図１１】図１１は他の実施例のトランジスタを示す模式図である。
【符号の説明】
１、１１、２１、３１、４１　基板
２、１４　第１のＩＩＩ−Ｖ族化合物半導体層
３、１５　第２のＩＩＩ−Ｖ族化合物半導体層
２０、２０１　発光ダイオード
３０、４０　トランジスタ
【図１】
2004111879.tif 000003
【図２】
2004111879.tif 000004
【図３】
2004111879.tif 000005
【図４】
2004111879.tif 000006
【図５】
2004111879.tif 000007
【図６】
2004111879.tif 000008
【図７】
2004111879.tif 000009
【図８】
2004111879.tif 000010
【図９】
2004111879.tif 000011
【図１０】
2004111879.tif 000012
【図１１】
2004111879.tif 000013