(57)【要約】【課題】電極配線の流失を防止しうる半導体素子の電極配線の構造及びその形成方法を提供する。【解決手段】半導体基板に形成された長軸方向の断面が傾斜した電極配線を含み、前記電極配線は実質的に電極配線の役割をする第１配線部と、第１配線部と所定の距離で離隔されて長軸方向の傾斜した断面を含む第２配線部と、を分割する絶縁プラグを備える半導体素子の電極配線の構造。【選択図】図４
2004111927.tif 000002
【特許請求の範囲】
【請求項１】
　半導体基板と、
　前記半導体基板に形成された長軸方向の断面が傾斜した電極配線と、を含み、
　前記電極配線は、実質的に電極配線の役割をする第１配線部と、第１配線部と所定の距離で離隔されて長軸方向の傾斜した断面を含む第２配線部と、前記第１及び第２配線部間に介在されて第１及び第２配線部を電気的に絶縁する絶縁プラグと、を備えることを特徴とする半導体素子の電極配線構造。
【請求項２】
　前記電極配線は、通常の電極配線の長さよりも一定の長さだけ長く形成されていることを特徴とする請求項１に記載の半導体素子の電極配線構造。
【請求項３】
　前記絶縁プラグは、前記第１配線部が通常の配線の長さを有するように、前記電極配線の所定の位置に形成されていることを特徴とする請求項２に記載の半導体素子の電極配線構造。
【請求項４】
　前記第２配線部は、配線のピッチサイズよりは長く、通常の配線の長さよりは短いことを特徴とする請求項１に記載の半導体素子の電極配線構造。
【請求項５】
　前記第１及び第２配線部は、導電層及びハードマスク膜を含むことを特徴とする請求項１に記載の半導体素子の電極配線構造。
【請求項６】
　前記導電層は、タングステンを含む物質であることを特徴とする請求項５に記載の半導体素子の電極配線構造。
【請求項７】
　前記ハードマスク膜は、シリコン窒化膜またはシリコン硝酸化膜であることを特徴とする請求項５に記載の半導体素子の電極配線構造。
【請求項８】
　前記第２配線部の長軸方向の断面にはスペーサがさらに形成されていることを特徴とする請求項１に記載の半導体素子の電極配線構造。
【請求項９】
　前記絶縁プラグは、前記スペーサ構成物質よりなることを特徴とする請求項８に記載の半導体素子の電極配線構造。
【請求項１０】
　前記電極配線は、ワードラインまたはビットラインであることを特徴とする請求項１に記載の半導体素子の電極配線構造。
【請求項１１】
　前記絶縁プラグの長さは前記電極配線の線幅と同じであることを特徴とする請求項１に記載の半導体素子の電極配線構造。
【請求項１２】
　半導体基板上に導電層を蒸着する段階と、
　前記導電層の上部にハードマスク膜を蒸着する段階と、
　前記ハードマスク膜及び導電層をパターニングして電極配線を形成する段階と、
　前記電極配線の所定の部分に前記電極配線をカットするライン形態のホールを形成して、第１配線部及び第２配線部を限定する段階と、
　前記ラインホールが埋め立てられるようにスペーサ用絶縁膜を蒸着する段階と、
　前記スペーサ用絶縁膜を異方性ブランケットエッチングして、スペーサを形成する段階と、
を含むことを特徴とする半導体素子の電極配線構造の形成方法。
【請求項１３】
　前記導電層は、タングステンを含む物質であることを特徴とする請求項１２に記載の半導体素子の電極配線構造の形成方法。
【請求項１４】
　前記ハードマスク膜は、シリコン窒化膜またはシリコン硝酸化膜よりなることを特徴とする請求項１２に記載の半導体素子の電極配線構造の形成方法。
【請求項１５】
　前記電極配線は、通常の長さよりも所定の長さだけ長く形成することを特徴とする請求項１２に記載の半導体素子の電極配線構造の形成方法。
【請求項１６】
　前記ホールは、前記第１配線部が通常の配線の長さを有するように、前記電極配線の所定の位置に形成することを特徴とする請求項１２に記載の半導体素子の電極配線構造の形成方法。
【請求項１７】
　前記ホールの幅は、前記スペーサ用絶縁膜の厚さの２倍よりは小さいことを特徴とする請求項１６に記載の半導体素子の電極配線構造の形成方法。
【請求項１８】
　前記第２配線部は、配線のピッチサイズよりは長く、通常の配線の長さよりは短いことを特徴とする請求項１１に記載の半導体素子の電極配線構造の形成方法。
【請求項１９】
　前記電極配線は、ワードラインまたはビットラインであることを特徴とする請求項１２に記載の半導体素子の電極配線構造の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は半導体素子及びその形成方法に係り、より具体的には微細線幅を有する電極配線の構造及びその形成方法に関する。
【背景技術】
【０００２】
　半導体素子の集積度が増加するにつれ、微細線幅を有する微細パターンまたは電極配線が要求されている。特に、ワードライン及びビットラインのような電極配線はＤＲＡＭ素子において代表的な配線であって、その線幅が高集積化の尺度となっている。
【０００３】
　一般的に前記ワードライン及びビットラインのような電極配線は導電層を、高い解像度を有する露光装備を利用したフォトリソグラフィ工程によってパターニングすることで形成される。
【０００４】
　しかし、半導体素子の集積度が鼠算式に増加するにつれ、ワードライン及びビットラインは露光限界値以下の線幅を要求し、これにより次のような問題点が発生する。
【０００５】
　すなわち、図１Ａないし図１Ｃを通じてより詳細に説明すれば、図１Ａに示されたように、例えばワードラインを形成するために、半導体基板１０の上部にワードライン用導電層１２及びハードマスク膜１４を蒸着する。その後、既知のフォトリソグラフィ工程によってワードライン限定用フォトレジストパターン１６を形成する。この時、ワードラインの予定線幅は露光限界値ないしそれ以下であって、現在には約０．１μｍ程度である。しかし、このように露光限界値以下の微細な線幅を有するフォトレジストパターン１６を微細な間隔で配置すれば、露光時に近接効果及び光干渉の問題で上部のエッジ部分がラウンディングされ、側壁面が傾斜した形態のフォトレジストパターン１６が形成される。
【０００６】
　このようなフォトレジストパターン１６を利用して下部のハードマスク膜１４及びワードライン用導電層１２をパターニングして、ワードライン２０を形成する。このように形成されたワードライン２０は前記フォトレジストパターン１６の形態通りに形成されて、上部のエッジはラウンディングされ、側断面は全て傾斜した形状を有する。
【０００７】
　このような現象はチャンネルの長さ方向（短縮方向）の側壁だけでなく、チャンネルの幅方向（長軸方向）の側壁の部分でも同一に現れる（図１Ｃ参照）。その後、フォトレジストパターン１６を既知の方式で除去した後、自己整列コンタクト方式で後続工程を進行するために、結果物の上部にスペーサ用絶縁膜（図示せず）を蒸着する。その後に、スペーサ用絶縁膜を異方性ブランケットエッチングして、スペーサ２２を形成する。この時、スペーサ２２を形成するためのエッチング工程時、ワードライン２０の側壁面が傾斜しているので、傾斜した側壁に存在するスペーサ用絶縁膜が異方性に進行するエッチングガスに多量露出されてしまう。したがって、図１Ｃに示されたように、ワードライン２０の側壁の一部分に薄膜のスペーサ２２だけが存在したり、酷い場合には傾斜した側壁面の上部にスペーサ２２が流失されたりすることがある。
【０００８】
　これにより、ワードライン２０の一部が現れ、特にワードライン２０がＳＣ１（Ｓｔａｎｄａｒｄ　Ｃｈｅｍｉｃａｌ　１）のような湿式エッチングケミカルに脆弱な物質、例えばタングステンを含む物質よりなる場合、後続の湿式エッチング工程時にワードライン２０が多量流失する問題点を招く。このようにワードライン２０の流失によって半導体素子にラインデフェクトが発生する。
【０００９】
　図２は、従来のワードラインのＳＥＭ（Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）写真であり、図３は従来の半導体メモリー素子の平面写真である。
【００１０】
　図２によれば、微細な線幅及び微細な間隔を有するフォトレジストパターンを利用してワードライン２０を形成する場合、ワードライン２０の側壁が傾斜した形態で配置されることを示す。図２の「Ａ」は傾斜した側壁を指す。
【００１１】
　一方、図３はスペーサ２２が一部流失し、後続の湿式エッチングを進行した時に、ワードライン２０が一部除去されることを示す。図３において一部ライン形態のデフェクトＢはワードライン２０が除去された部分である。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
　本発明が解決しようとする技術的課題は、半導体素子の電極配線の流失を防止しうる電極配線の構造を提供することである。
　また、本発明が解決しようとする他の技術的課題は、前記電極配線の構造の形成方法を提供することである。
【課題を解決するための手段】
【００１３】
　前記本発明の課題を達成するために、本発明は半導体基板と、前記半導体基板に形成された長軸方向の断面が傾斜した電極配線と、を含み、前記電極配線は、実質的に電極配線の役割をする第１配線部と、第１配線部と所定の距離で離隔されて長軸方向の傾斜した断面を含む第２配線部と、前記第１及び第２配線部間に介在されて第１及び第２配線部を電気的に絶縁させる絶縁プラグと、を備える。
【００１４】
　この時、電極配線は通常の電極配線の長さよりも一定の長さだけ長く形成され、前記絶縁プラグは、前記第１配線部が通常の配線の長さを有するように、前記電極配線の所定の位置に形成されうる。また、前記第２配線部は配線のピッチサイズよりは長く、通常の配線の長さよりは短い。
【００１５】
　また、前記第１及び第２配線部は導電層及びハードマスク膜を含み、この時に導電層はタングステンを含む物質でありうる。前記ハードマスク膜はシリコン窒化膜またはシリコン硝酸化膜でありうる。また、前記第２配線部の長軸方向の断面にはスペーサがさらに形成され、前記絶縁プラグは前記スペーサ構成物質よりなりうる。また、前記電極配線はワードラインまたはビットラインであり、前記絶縁プラグの長さは前記電極配線の線幅と同じであることが望ましい。
【００１６】
　また、本発明の他の見解によれば、半導体基板上に導電層を蒸着し、前記導電層の上部にハードマスク膜を蒸着する。その後、前記ハードマスク膜及び導電層をパターニングして電極配線を形成し、前記電極配線の所定の部分に前記電極配線をカットするライン形態のホールを形成して、第１配線部及び第２配線部を限定する。その後、前記ラインホールが埋め立てられるようにスペーサ用絶縁膜を蒸着し、前記スペーサ用絶縁膜を異方性ブランケットエッチングして、スペーサを形成する。
【発明の効果】
【００１７】
　本発明によれば、本発明の電極配線構造は、微細な線幅で電極配線を形成する時にその側壁が傾斜することを勘案して、電極配線を一定の長さだけ長く延長させる。それから、電極配線内に絶縁プラグを設置して、実質的な電極配線を限定し、側壁を有するエッチ部分はダミーパターンとして作用させる。
【００１８】
　これにより、電極配線の側壁面の導電層が露出されて湿式ケミカルによって流失しても、実質的な電極配線の役割をする部分には影響を与えない。したがって、配線のラインデフェクトが防止される。
【発明を実施するための最良の形態】
【００１９】
　以下、添付した図面に基づいて、本発明の望ましい実施例を説明する。しかし、本発明の実施例は色々な他の形態で変形でき、本発明の範囲が後述する実施例によって限定されると解釈されてはならない。本発明の実施例は当業者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状はより明確な説明を強調するために誇張されたものであり、図面において同じ符号として示された要素は同じ要素を意味する。また、ある層が他の層または半導体基板の「上」にあると記載される場合に、ある層は前記他の層または半導体基板に直接接触して存在でき、または、その間に第３の層が介在されうる。
【００２０】
［実施例１］
　図４は、本発明による半導体素子の電極配線の構造を示す断面図である。この時、図４は電極配線の長軸方向と平行した方向にカットして示す断面図である。
【００２１】
　半導体基板１００の上部に電極配線１３０が形成される。この時、半導体基板１００はベアシリコン基板であり、または絶縁膜が形成されうる。また、電極配線１３０はワードラインまたはビットラインでありうる。
【００２２】
　このような電極配線１３０は前述したように、微細な線幅を有しつつ微細な間隔で配置されるにつれて、電極配線１３０の側壁面が傾斜した形態を有する。この時、本実施例において電極配線１３０の長軸の長さＸ１、例えばワードラインの場合はチャンネル幅の長さは決められた長さＸ２よりも所定の長さだけ長く形成される。このような電極配線１３０の内部には絶縁プラグ１２７が形成される。絶縁プラグ１２７は決められた配線の長軸線の長さＸ２の限定できる位置に形成されて、電極配線１３０を実質的に配線役割をする第１配線部１２０Ａと傾斜した側壁部分を含む第２配線部１２０Ｂとに分割する。すなわち、絶縁プラグ１２７の長さは電極配線１３０の短幅と一致して、実質的に電極配線１３０をカッティングする。ここで、第２配線部１２０Ｂの長さＸ３は配線のピッチサイズ以上、決められた配線の長さＸ２以下でありうる。
【００２３】
　このような電極配線１３０は導電層１０５とハードマスク膜１１０とを含む。導電層１０５としてはタングステン金属またはタングステンシリサイド膜が利用でき、ハードマスク膜１１０としてはシリコン窒化膜が利用できる。
【００２４】
　このような電極配線１３０の側壁面に既知の方式でスペーサ１２６が形成される。この時、スペーサ１２６は前述したように電極配線１３０の側壁面、特に、第２配線部１２０Ｂの傾斜した側壁面に薄く形成されるか、又は一部流失されるので、導電層１０５の一部が露出できる。これにより、後続の湿式エッチング工程時に、第２配線部１２０Ｂは露出された導電層１０５を通じて湿式ケミカルの攻撃を受けることができ、これにより導電層１０５が除去されうる。この時に、第２配線部１２０Ｂは間に介在された絶縁プラグ１２７によって第１配線部１２０Ａと絶縁されているダミーパターンであるので、第２配線部１２０Ｂの導電層１０５の一部または全体が除去されても、実質的な配線役割をする第１配線部１２０Ａには影響を与えない。一方、第１配線部１２０Ａの導電層１０５はハードマスク膜１１０及び絶縁プラグ１２７で囲まれるので、湿式エッチング工程時に流失が防止される。
【００２５】
　このように本発明の電極配線の構造は、微細な線幅で電極配線を形成する時にその側壁が傾斜することを勘案して、電極配線の長さを一定の長さだけ長く延長させる。それから、電極配線内に絶縁プラグを設置して、実質的な電極配線を限定し、側壁を有するエッジ部分はダミーパターンとして作用させる。
【００２６】
　これにより、電極配線の側壁面の導電層が露出されて湿式ケミカルによって流失されても、実質的な電極配線の役割をする部分には影響を与えない。したがって、配線のラインデフェクトが防止される。
【００２７】
［実施例２］
　図５Ａないし図５Ｃは、本発明による半導体素子の電極配線の構造の製造方法を説明するための各工程別の断面図である。本実施例では、例えばワードライン製造方法について説明する。
【００２８】
　図５Ａを参照して、半導体基板１００の上部にワードライン用導電層１０５を形成する。この時、半導体基板１００と導電層１０５との間にはゲート絶縁膜（図示せず）が形成されており、導電層１０５としては、例えばタングステン金属膜またはタングステンシリサイド膜が利用できる。導電層１０５の上部にハードマスク膜１１０を蒸着する。ハードマスク膜１１０は後続の自己整列コンタクト工程時にワードラインを電気的に保護するための膜であって、例えばシリコン窒化膜またはシリコン硝酸化膜よりなる。その後に、微細な線幅及び微細な間隔で配置されたワードラインを限定するために、フォトレジストパターン１１５を既知のフォトリソグラフィ工程によって形成する。この時、フォトレジストパターン１１５はフォトリソグラフィ工程中に近接効果及び光干渉によって上部のエッチ部分が流失されて、側壁面が傾斜した形態を有する。
【００２９】
　図５Ｂを参照して、フォトレジストパターン１１５をマスクとして利用して、ハードマスク膜１１０及び導電層１１０をパターニングして、ワードライン１２０を形成する。この時、ワードライン１２０は側壁面が傾斜したフォトレジストパターン１１５を利用してパターニングしたので、フォトレジストパターン１１５の形態がワードライン１２０に転写される。その後、フォトレジストパターン１１５を除去する。この時に、本発明におけるワードライン１２０の長さＸ１は一般的なワードラインＸ２よりは所定の長さだけ長く形成することが望ましい。
【００３０】
　図５Ｃに示されたように、ワードライン１２０を所定の部分をエッチングして、ホールＨを形成する。この時に、ホールＨはライン形態を有し、ライン形態のホールＨの長さはワードライン１２０の線幅と同じであり、ワードライン１２０を第１配線部１２０Ａと第２配線部１２０Ｂとにカットする。第１配線部１２０Ａは一般的なワードラインの長さＸ２を有しつつ、実質的なワードラインの役割をする。一方、第２配線部１２０Ｂは傾斜した側壁面を有しつつ、第１配線部１２０Ａとは電気的に絶縁される。その後、スペーサ用絶縁膜１２５を蒸着する。この時に、前記ホールＨはスペーサ用絶縁膜１２５の厚さの２倍よりは小さい幅を有し、これによりスペーサ用絶縁膜１２５の蒸着によってホールＨが十分に埋め立てられる。その後、スペーサ用絶縁膜１２５を異方性ブランケットエッチング方法によってエッチングして、スペーサ（図４の１２６）を形成する。
【産業上の利用可能性】
【００３１】
　本発明は電極配線の流失が防止できて、半導体素子の信頼性が改善される。
　本発明を望ましい実施例を上げて詳細に説明したが、本発明は前記実施例に限定されず、本発明の技術的な思想の範囲内で当業者によって色々変形できる。
【図面の簡単な説明】
【００３２】
【図１Ａ】従来の半導体素子の電極配線の構造を説明するための図面である。
【図１Ｂ】従来の半導体素子の電極配線の構造を説明するための図面である。
【図１Ｃ】従来の半導体素子の電極配線の構造を説明するための図面である。
【図２】従来のゲートラインのＳＥＭ写真である。
【図３】従来の半導体メモリー素子の平面写真である。
【図４】本発明による半導体素子の電極配線の構造を示す断面図である。（実施例１）
【図５Ａ】本発明による半導体素子の電極配線の構造の製造方法を説明するための各工程別の断面図である。（実施例２）
【図５Ｂ】本発明による半導体素子の電極配線の構造の製造方法を説明するための各工程別の断面図である。（実施例２）
【図５Ｃ】本発明による半導体素子の電極配線の構造の製造方法を説明するための各工程別の断面図である。（実施例２）
【符号の説明】
【００３３】
　１００　半導体基板
　１０５　導電層
　１１０　ハードマスク膜
　１２０Ａ　第１配線部
　１２０Ｂ　第２配線部
　１２６　スペーサ
　１２７　絶縁プラグ
　１３０　電極配線
【図１Ａ】
2004111927.tif 000003
【図１Ｂ】
2004111927.tif 000004
【図１Ｃ】
2004111927.tif 000005
【図２】
2004111927.tif 000006
【図３】
2004111927.tif 000007
【図４】
2004111927.tif 000008
【図５Ａ】
2004111927.tif 000009
【図５Ｂ】
2004111927.tif 000010
【図５Ｃ】
2004111927.tif 000011