(57)【要約】【課題】複数個の配列された外部接続用のパッドを有するＩＣチップにおいて、外部接続用のパッドの配列ピッチが狭ピッチ化されてもバーンイン検査を適切に行う。【解決手段】ＩＣチップ１００は半導体基板１を有し、この半導体基板１の一面１ａには、複数個の外部接続用のパッド２が配列されており、さらに、半導体基板１の一面１ａには、外部接続用のパッド２に個々に電気的に接続された検査用のパッド３が、外部接続用のパッド２の配列のピッチ寸法Ｔ１よりも大きなピッチ寸法Ｔ２にて配列されている。【選択図】        図２
2004296464.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１）を有し、
前記半導体基板の一面（１ａ）には、複数個の外部接続用のパッド（２）が配列されており、
さらに、前記半導体基板の一面には、前記外部接続用のパッドに個々に電気的に接続された検査用のパッド（３）が、前記外部接続用のパッドの配列のピッチ寸法（Ｔ１）よりも大きなピッチ寸法（Ｔ２）にて配列されていることを特徴とする半導体装置。
【請求項２】
前記半導体基板（１）の一面（１ａ）において、それぞれの前記外部接続用のパッドに電気的に接続された再配線（６ａ）が形成されており、
前記外部接続用のパッドと接続された部位から延設された前記再配線の一部が、前記検査用のパッド（３）として構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板（１）の一面（１ａ）において前記再配線（６ａ）の下地膜（４、５）は２層構成を有するものであり、これら２層のうち上側の層（５）が下側の層（４）よりも軟らかいものであることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記外部接続用のパッド（２）は、ワイヤボンディングされるものであることを特徴とする請求項１ないし３のいずれか一つに記載の半導体装置。
【請求項５】
前記外部接続用のパッド（２）の配列のピッチ寸法（Ｔ１）は０．１５ｍｍ以下であり、前記検査用のパッド（３）の配列のピッチ寸法（Ｔ２）は０．５ｍｍ以上であることを特徴とする請求項１ないし４のいずれか一つに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数個の外部接続用のパッドを有する半導体基板を備える半導体装置に関する。
【０００２】
【従来の技術】
この種の半導体装置としては、例えばマイコン等のＩＣチップがある。このＩＣチップは回路基板に搭載され、ＩＣチップにおける外部接続用のパッドと回路基板とをボンディングワイヤ等にて電気的に接続することにより、実装され、回路基板とともに回路装置を構成する。
【０００３】
このようにして上記回路装置を製造する場合、ＩＣチップのバーンイン検査が必要である。バーンイン検査とは、一般に行われている検査であって、ＩＣチップに対して熱および電圧の負荷を加えて動作試験を行い、良品と不良品を選別するものである。
【０００４】
このバーンイン検査を考慮した回路装置の製造方法として、一般的には、ウェハからＩＣチップを個別に取り出し、個々のＩＣチップについてバーンイン検査を行い、良品と判定されたＩＣチップのみをワイヤボンディング等の実装方法にて回路基板に実装する方法が挙げられる。
【０００５】
現状では、ＩＣチップを個別にバーンイン検査する場合、図７に示すように、専用のソケット４００を用いて行う。このソケット４００は、ＩＣチップ９００の一面９０１に配列して形成された複数個の外部接続用のパッド９０２に対応する位置に突起状の電極４１０が形成されたものである。そして、ＩＣチップ９００をソケット４００にセットした後、検査装置５００を介して所望の環境にて動作試験を行う。
【０００６】
しかし、一般に、ＩＣチップ９００上のパッド９０２における配列のピッチ寸法が０．５ｍｍ以上の大きさでないと、バーンイン検査が困難となる。これは、当該ピッチ寸法が０．５ｍｍ未満になると、ＩＣチップ９００のパッド９０２とソケット４００の電極４１０との位置あわせが難しくなる等の問題があり、そのような狭ピッチ化に対応したソケットを製造することが著しく困難となるためである。
【０００７】
他方、ＩＣチップにおける外部接続用のパッドのピッチ寸法は、高密度化のニーズから、年々小さくなり、現在では、０．１ｍｍを下回るＩＣチップが製造されている。
【０００８】
ここにおいて、ＩＣチップとリードフレームとをボンディングワイヤで結線したものを樹脂でモールドしてなる半導体パッケージ、いわゆる樹脂モールドパッケージの場合では、このようなパッドのピッチ寸法が小さいＩＣチップを使用しても問題はない。
【０００９】
その理由としては、一つのＩＣチップのみをリードフレームとワイヤ接続した後に、バーンイン検査を行うため、ソケットの電極と接触するのはリードフレームとなり、このリードフレームを使用することによってピッチを広げることができるためである。
【００１０】
その結果、従来の電極ピッチを有する安価なソケットを使用できることになる。また、このような樹脂モールドパッケージでは、ＩＣチップをリードフレームに実装した後にバーンイン検査を行っても、実装コストが安いため、不良率の影響が小さい。
【００１１】
しかしながら、上述したようにＩＣチップを回路基板に実装する場合には、実装するＩＣチップにおける外部接続用のパッドにおける配列のピッチ寸法が、０．５ｍｍより小さくなってくると、リードフレームを使用しないがゆえに、個別のＩＣチップを実装前に検査することが著しく困難となる。
【００１２】
また、ＩＣチップの一面に外部接続用のパッドとバーンイン検査用のパッドとを分けて形成する手法（特許文献１、２参照）も提案されているが、上記したバーンイン検査用のパッドにおける配列の狭ピッチ化に対するソケットの問題については、解決案は示されていない。
【００１３】
【特許文献１】
特開昭６２−６７８４６号公報（第１図）
【００１４】
【特許文献２】
特開平７−１２２６０４号公報（第３頁、第１−２図）
【００１５】
【発明が解決しようとする課題】
本発明は上記事情に鑑みてなされたものであり、複数個の配列された外部接続用のパッドを有する半導体装置において、外部接続用のパッドの配列ピッチが狭ピッチ化されてもバーンイン検査を適切に行うことができるようにすることを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、半導体基板（１）を有し、半導体基板の一面（１ａ）には、複数個の外部接続用のパッド（２）が配列されており、さらに、半導体基板の一面には、外部接続用のパッドに個々に電気的に接続された検査用のパッド（３）が、外部接続用のパッドの配列のピッチ寸法（Ｔ１）よりも大きなピッチ寸法（Ｔ２）にて配列されていることを特徴とする。
【００１７】
それによれば、複数個の外部接続用のパッドの個々について、検査用のパッドが電気的に接続され、これら検査用のパッドの配列のピッチ寸法が外部接続用のパッドのそれよりも大きいものになっている。
【００１８】
そのため、バーンイン検査を行う際には、この大きなピッチ寸法にて配列された検査用のパッドに対して、ソケットを接続すればよいことになり、一方、外部接続用のパッドについては、狭ピッチ化を進めることができる。よって、本発明によれば、外部接続用のパッドの配列ピッチが狭ピッチ化されてもバーンイン検査を適切に行うことができる。
【００１９】
ここで、請求項２に記載の発明では、半導体基板（１）の一面（１ａ）において、それぞれの外部接続用のパッドに電気的に接続された再配線（６ａ）が形成されており、外部接続用のパッドと接続された部位から延設された再配線の一部が、検査用のパッド（３）として構成されていることを特徴とする。
【００２０】
再配線はその構成上、多層化することができる。そのため、外部接続用のパッドに接続された再配線の一部を検査用のパッドとすれば、外部接続用のパッドが数多くある場合であっても、それに対応した検査用のパッドまでの再配線の経路の配置自由度を大きくすることができ、有利である。
【００２１】
さらに、請求項３に記載の発明では、半導体基板（１）の一面（１ａ）において再配線（６ａ）の下地膜（４、５）は２層構成を有するものであり、これら２層のうち上側の層（５）が下側の層（４）よりも軟らかいものであることを特徴とする。
【００２２】
それによれば、バーンイン検査の際に、再配線の一部である検査用のパッドにソケットの電極が当たったとき、下地の軟らかい層にてその衝撃を緩和できるため、半導体基板に形成されている素子のダメージを極力防止できる。
【００２３】
また、請求項４に記載の発明のように、外部接続用のパッド（２）としては、ワイヤボンディングされるものできる。
【００２４】
また、請求項５に記載の発明のように、外部接続用のパッド（２）の配列のピッチ寸法（Ｔ１）が０．１５ｍｍ以下と狭い場合であっても、検査用のパッド（３）の配列のピッチ寸法（Ｔ２）を０．５ｍｍ以上と広くすることができる。
【００２５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００２６】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は本発明の実施形態に係る半導体装置１００の実装構造を示す概略断面図、図２は図１中の半導体装置１００の上視平面図、図３は図１中の丸で囲んだＡ部拡大図である。
【００２７】
本実施形態の半導体装置１００はＩＣチップ１００であり、このＩＣチップ１００はマイコン等の高密度集積化ＩＣである。このＩＣチップ１００は、回路基板２００に対して搭載され、回路基板２００のランド２１０に導電性接着剤２２０等を介して接続されるとともに、回路基板２００のランド２１１にボンディングワイヤ２３０を介して電気的に接続されている。
【００２８】
また、回路基板２００の上には、コンデンサ等からなる部品３００が搭載されている。図示例では、この部品３００はコンデンサ３００であり、コンデンサ３００は、回路基板２００のランド２１２に導電性接着剤２２０または半田等を介して電気的に接続されている。そして、これらＩＣチップ１００、部品３００および回路基板２００により回路が構成され、全体として電子回路装置を形成している。
【００２９】
図１、図２に示すように、ＩＣチップ１００は、シリコン基板等からなる半導体基板１を有している。この半導体基板１は、本例では１０ｍｍ□の矩形板状のものである。
【００３０】
半導体基板１の一面１ａ上には、複数個の外部接続用のパッド２および複数個の検査用のパッド３が形成されている。これらパッド２、３は、半導体基板１の一面１ａに形成された後述する第３の保護膜７の開口部から露出した部分である。
【００３１】
外部接続用のパッド２は、図２に示すように、ＩＣチップ１００の周辺部に所定のピッチ寸法Ｔ１で環状に一列に配列されている。この外部接続用のパッド２は、ボンディングワイヤ２３０が結線され電気的に接続されるパッドとして構成されている。
【００３２】
この外部接続用のパッド２の配列のピッチ寸法Ｔ１は、０．１５ｍｍ程度であり、本例では２５６個の外部接続用のパッド２が、０．１５ｍｍのピッチ寸法Ｔ１にてＩＣチップ１００の周辺部に配列されている。
【００３３】
また、検査用のパッド３は、一つの外部接続用のパッドに対して一つずつ電気的に接続されたものであり、バーンイン検査の際に、バーンイン検査用のソケットの電極が接する部分である。
【００３４】
この検査用のパッド３は、外部接続用のパッド２の配列のピッチ寸法Ｔ１よりも大きなピッチ寸法Ｔ２にて配列されている。このピッチ寸法Ｔ２は０．５ｍｍ以上であり、本例では、外部接続用のパッド２の内周部において、０．５ｍｍのピッチ寸法Ｔ２にて１６×１６個の検査用のパッド３が、マトリクス状に配列されている。
【００３５】
これらパッド２、３構成の詳細等について図３を参照して述べる。半導体基板１の一面１ａ上に形成されている外部接続用のパッド２は、本例では、ワイヤボンディングされている外部接続用のパッド２は、下側（半導体基板１側）の第１の層２ａとその上側に位置しボンディングワイヤ２３０が直接接合される第２の層２ｂとからなる。
【００３６】
ここで、外部接続用のパッド２の第１の層２ａは、例えば、蒸着法やフォトリソグラフ技術等を用いて成膜されたアルミニウム（Ａｌ）等の膜からなるものである。
【００３７】
また、半導体基板１の一面１ａ上には、第１の保護膜４が形成されている。この第１の保護膜４は、ＣＶＤ（化学気相成長法）等により成膜されたシリコン窒化膜等からなり、また、この第１の保護膜４には、外部接続用のパッド２の第１の層２ａを露出させるための開口部が形成されている。
【００３８】
また、第１の保護膜４の上には、絶縁膜５が形成されている。この絶縁膜５は、スピンコート法等により成膜されたポリイミド膜等からなり、また、この絶縁膜５にも、上記第１の保護膜４と同様に、外部接続用のパッド２の第１の層２ａを露出させるための開口部が形成されている。
【００３９】
ここで、第１の保護膜４と絶縁膜５とを比べた場合、下側に位置する第１の保護膜４はＩＣチップ保護膜として機能しており、上側に位置する絶縁膜５は、第１の保護膜よりも軟らかい層として構成されている。具体的には、上述したように、第１の保護膜４をシリコン窒化膜、絶縁膜５をポリイミド膜から構成すればよい。
【００４０】
そして、この絶縁膜５の上には、第１の保護膜４および当該絶縁膜５を下地膜として配線層６が形成されている。この配線層６は、蒸着法やフォトリソグラフ技術等を用いて成膜されたＡｌ膜や銅（Ｃｕ）膜等からなり、その一端部が、第１保護膜４および絶縁膜５に形成された上記開口部を介して外部接続用のパッド２の第１の層２ａに電気的に接続されている。
【００４１】
また、この配線層６は、第１の保護膜４および絶縁膜５に形成された上記開口部から、検査用パッド３の位置まで延設されている。そして、この配線層６および配線層６が形成されていない絶縁膜５の上には、第２の保護膜７が形成されている。
【００４２】
この第２の保護膜７は、スピンコート法等により成膜されたポリイミド膜等からなる。そして、この第２の保護膜７には、上記配線層６の一部を露出させるための開口部が形成されており、この開口部から露出する上記配線層６の領域が、外部接続用のパッド２および検査用のパッド３として構成されている。
【００４３】
つまり、外部接続用のパッド２は、上記第１の層２ａと、その上部に位置しボンディングワイヤ２３０と直接接合される第２の層２ｂとからなる。なお、この第２の層２ｂは上記配線層６の一部でもある。一方、検査用のパッド３も第２の保護膜７の開口部から露出する配線層６の一部により構成されている。
【００４４】
そして、配線層６のうち上記した外部接続用のパッド２となっている部分、すなわち外部接続用のパッド２の第２の層２ｂとなっている部分を除いた部分は、これら両パッド２、３を接続する再配線６ａとして構成されている。
【００４５】
言い換えれば、半導体基板１の一面１ａにおいては、それぞれの外部接続用のパッド２に再配線６ａが電気的に接続された形で形成されており、この接続部より延設された再配線６ａの一部が検査用のパッド３として構成されていることになる。
【００４６】
なお、これら半導体基板１に形成された各パッド２、３および絶縁膜としての各保護膜４、５、７等は、公知の半導体製造技術に用いられる成膜法やパターニング技術を用いて製造することができる。
【００４７】
ところで、本実施形態のＩＣチップ１００によれば、複数個の外部接続用のパッド２の個々について、検査用のパッド３が電気的に接続され、これら検査用のパッド３の配列のピッチ寸法Ｔ２が外部接続用のパッド２の配列のピッチ寸法Ｔ１よりも大きいものになっている。
【００４８】
そのため、バーンイン検査を行う際には、この大きなピッチ寸法Ｔ２にて配列された検査用のパッド３に対して、ソケットを接続すればよいことになり、一方、外部接続用のパッド２については、狭ピッチ化を進めることができる。よって、本実施形態によれば、外部接続用のパッド２の配列ピッチが狭ピッチ化されてもバーンイン検査を適切に行うことができる。
【００４９】
具体的には、ウェハ状態にてチップ単位毎に上記ＩＣチップ１００を製造した後、各ＩＣチップ１００をダイシングカットにより分断する。そして、個々のＩＣチップ１００についてバーンイン検査を行う。
【００５０】
その方法は、上記図７に示した一般的な方法と同様であり、ＩＣチップ１００の一面１ａに形成された検査用のパッド３に対応する位置に突起状の電極が形成された専用のソケットを用意し、ＩＣチップ１００をソケットにセットした後、所望の環境にて動作試験を行う。
【００５１】
次に、バーンイン検査にて良品となったＩＣチップのみを、回路基板２００の上に実装する。例えば、回路基板２００のランド２１０に導電性接着剤２２０を印刷あるいはディスペンス法にて供給し、ＩＣチップ１００を搭載する。硬化した後に、ワイヤボンディングを行って、ボンディングワイヤ２３０による結線を行う。
【００５２】
ここで、ボンディングワイヤ２３０としては、接合性が確保できるならば、Ａｕ、Ａｌ、Ｃｕ、Ａｕ−Ｐｄ等のいずれのワイヤを用いてもよい。また、このＩＣチップ１００の実装と合わせて、部品３００の実装も行う。こうして、上記図１に示す実装構造ができあがる。
【００５３】
また、本実施形態によれば、それぞれの外部接続用のパッド２に電気的に接続された再配線６ａが形成されており、外部接続用のパッド２と接続された部位から延設された再配線６ａの一部が検査用のパッド３として構成されている。
【００５４】
再配線はその構成上、絶縁膜の間に介在させることによって多層化が容易である。そのため、外部接続用のパッド２に接続された再配線６ａの一部を検査用のパッド３とすれば、外部接続用のパッド２が数多くある場合であっても、それに対応した検査用のパッド３までの再配線６ａの経路の配置自由度を大きくすることができ、有利である。
【００５５】
つまり、外部接続用のパッド２と検査用のパッド３とを同一面上に形成する場合、外部接続用のパッド２が多数ある場合、検査用のパッド３までの引き回し配線のレイアウトに制約が大きい。その点、再配線ならば、３次元的なレイアウトが可能であるため、制約が小さい。
【００５６】
また、本実施形態では、半導体基板１の一面１ａにおいて再配線６ａの下地膜４、５すなわち第１の保護膜４および絶縁膜５は２層構成を有するものであり、これら２層のうち上側の層５が下側の層４よりも軟らかいものとしている。
【００５７】
それによれば、バーンイン検査の際に、再配線６ａの一部である検査用のパッド３にソケットの電極が当たったとき、下地の軟らかい層４にてその衝撃を緩和できるため、半導体基板１に形成されている素子（例えば、トランジスタ等）のダメージを極力防止できる。
【００５８】
そして、本実施形態では、外部接続用のパッド２の配列のピッチ寸法Ｔ１が０．１５ｍｍ以下と狭い場合であっても有効にバーンイン検査が行える。これは、上述したように、検査用のパッド３を形成することにより、検査用のパッド３の配列のピッチ寸法Ｔ２を０．５ｍｍ以上と広くすることができるためである。
【００５９】
［変形例］
なお、従来より、フリップチップ実装を行うＩＣチップの場合において、ＩＣチップ上に再配線を形成し、ＩＣチップの周辺に配置されているパッドを再配線を介してＩＣチップの面内に新たな外部接続用のパッドとして配置し、この新たなパッドにバンプを形成する手法がある。
【００６０】
しかし、この場合、当該新たなパッドの配列のピッチ寸法を大きくしてバーンイン検査を行いやすくできるものの、当該新たなパッド上にバンプを形成するという余分な工程が必要になる。
【００６１】
その点、本実施形態のＩＣチップ１００では、外部接続用のパッド２は、ワイヤボンディングによって外部の回路基板２００と接続できるため、バンプ形成工程は不要となる。さらに、本実施形態のＩＣチップ１００を用いれば、変形例として次の図４（ａ）、（ｂ）に示すように、フリップチップ実装も可能である。
【００６２】
この図４に示す例では、（ａ）ＩＣチップ１００における外部接続用のパッド２と回路基板２００のランド２１１とを半田２４０を介して電気的に接続したり、（ｂ）ＩＣチップ１００における外部接続用のパッド２に形成したＡｕ等のバンプ２５０と回路基板２００のランド２１１とを導電接着剤２２０を介して電気的に接続するようにしている。
【００６３】
また、ＩＣチップ１００における外部接続用のパッド２および検査用のパッド３の配列形態は、上記図２に示す形態に限定されるものではない。例えば、次の図５（ａ）、（ｂ）、（ｃ）に示すような形態も可能である。
【００６４】
図５において、（ａ）は外部接続用のパッド２がＩＣチップ１００の周辺部にて一部２列に配置されている例、（ｂ）は外部接続用のパッド２がＩＣチップ１００の周辺部に加えて中央部にも一部配置されている例、（ｃ）は検査用のパッド３がＩＣチップ１００の周辺部に配置され、外部接続用のパッド２がＩＣチップ１００の中央部寄りに配置されている例を示す。
【００６５】
また、上記図３の例では、外部接続用のパッド２が、２層２ａ、２ｂからなるものであったが、図６に示すように、１層構成であってもよい。図６では、上記図３における第１の層２ａのみが外部接続用のパッド２を構成している。
【００６６】
つまり、配線層６と外部接続用のパッド２との接続部は、第２の保護膜７にて被覆されており、その接続部以外の外部接続用のパッド２の部分が、第２の保護膜７の開口部から露出している。そして、この場合、配線層６の全体が再配線６ａとして構成されている。
【００６７】
なお、上記実施形態において、バーンイン検査はウェハから切り出したチップ状態にて行ったが、可能であればウェハ状態で行ってもよい。つまり、ウェハ状態にてチップ単位毎に上記ＩＣチップ１００を製造した後であって、各ＩＣチップ１００をダイシングカットにより分断する前に、バーンイン検査を行うようにしてもよい。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置としてのＩＣチップの実装構造を示す概略断面図である。
【図２】図１中のＩＣチップの上視平面図である。
【図３】図１中のＡ部拡大図である。
【図４】図１に示したＩＣチップをフリップ実装する変形例を示す概略断面図である。
【図５】ＩＣチップにおける外部接続用のパッドおよび検査用のパッド３の配列形態の変形例を示す平面図である。
【図６】ＩＣチップにおける外部接続用のパッドの変形例を示す概略断面図である。
【図７】一般的なバーンイン検査の方法を示す図である。
【符号の説明】
１…半導体基板としてのＩＣチップ、１ａ…ＩＣチップの一面、
２…外部接続用のパッド、３…検査用のパッド、４…第１の保護膜、
５…絶縁膜、６ａ…再配線、
Ｔ１…外部接続用のパッドのピッチ寸法、
Ｔ２…検査用のパッドのピッチ寸法。
【図１】
2004296464.tif 000003
【図２】
2004296464.tif 000004
【図３】
2004296464.tif 000005
【図４】
2004296464.tif 000006
【図５】
2004296464.tif 000007
【図６】
2004296464.tif 000008
【図７】
2004296464.tif 000009