(57)【要約】【課題】本発明の目的は、高品質な貫通電極を形成することにある。【解決手段】集積回路１２が形成された半導体基板１０に第１の面２０から凹部２２を形成する。凹部２２に導電部３０を設ける。半導体基板１０の第１の面２０とは反対側の第２の面３８から導電部３０を突出させる。導電部３０を、その新生面が露出するまで研削又は研磨する。【選択図】        図３
2004221348.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）集積回路が形成された半導体基板に第１の面から凹部を形成すること、
（ｂ）前記凹部に導電部を設けること、
（ｃ）前記半導体基板の前記第１の面とは反対側の第２の面から前記導電部を突出させること、及び、
（ｄ）前記導電部を、その新生面が露出するまで研削又は研磨すること、
を含む半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ａ）工程後であって前記（ｂ）工程前に、前記凹部の底面及び内壁面に絶縁層を設けることをさらに含み、
前記（ｂ）工程で、前記絶縁層の内側に導電部を設ける半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記（ｃ）工程で、前記絶縁層に覆われた状態で前記導電部を突出させ、
前記（ｄ）工程で、前記絶縁層及び前記導電部を研削又は研磨する半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記（ｃ）工程で、前記半導体基板に対するエッチング量が前記絶縁層に対するエッチング量よりも多くなる性質のエッチャントによって、前記半導体基板の前記第２の面をエッチングすることで、前記第２の面から前記導電部を突出させる半導体装置の製造方法。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記半導体基板は、半導体ウエハであり、複数の前記集積回路が形成され、それぞれの前記集積回路に対応して前記凹部を形成し、
前記半導体基板を切断することをさらに含む半導体装置の製造方法。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記（ａ）〜（ｄ）工程が終了した複数の前記半導体基板をスタックし、前記導電部を通して電気的接続を図ることをさらに含む半導体装置の製造方法。
【請求項７】
請求項１から請求項６のいずれかに記載の方法によって製造されてなる半導体装置。
【請求項８】
請求項６記載の半導体装置が実装されてなる回路基板。
【請求項９】
請求項６記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【特許文献１】
特開平９−３１２２９５号公報
【０００３】
【発明の背景】
３次元実装形態の半導体装置が開発されている。また、３次元実装を可能にするため、半導体チップに貫通電極を形成することが知られている。貫通電極は、半導体チップから突出するように形成する。従来知られている貫通電極の形成方法では、貫通電極の突出部分を、電気的に接続するときの特性に優れるように形成することが難しかった。
【０００４】
本発明の目的は、高品質な貫通電極を形成することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）集積回路が形成された半導体基板に第１の面から凹部を形成すること、
（ｂ）前記凹部に導電部を設けること、
（ｃ）前記半導体基板の前記第１の面とは反対側の第２の面から前記導電部を突出させること、及び、
（ｄ）前記導電部を、その新生面が露出するまで研削又は研磨すること、
を含む。本発明によれば、導電部の新生面を露出させるので、電気的に接続するときの特性に優れた貫通電極を形成することができる。
（２）この半導体装置の製造方法において、
前記（ａ）工程後であって前記（ｂ）工程前に、前記凹部の底面及び内壁面に絶縁層を設けることをさらに含み、
前記（ｂ）工程で、前記絶縁層の内側に導電部を設けてもよい。
（３）この半導体装置の製造方法において、
前記（ｃ）工程で、前記絶縁層に覆われた状態で前記導電部を突出させ、
前記（ｄ）工程で、前記絶縁層及び前記導電部を研削又は研磨してもよい。
（４）この半導体装置の製造方法において、
前記（ｃ）工程で、前記半導体基板に対するエッチング量が前記絶縁層に対するエッチング量よりも多くなる性質のエッチャントによって、前記半導体基板の前記第２の面をエッチングすることで、前記第２の面から前記導電部を突出させてもよい。
（５）この半導体装置の製造方法において、
前記半導体基板は、半導体ウエハであり、複数の前記集積回路が形成され、それぞれの前記集積回路に対応して前記凹部を形成し、
前記半導体基板を切断することをさらに含んでもよい。
（６）この半導体装置の製造方法において、
前記（ａ）〜（ｄ）工程が終了した複数の前記半導体基板をスタックし、前記導電部を通して電気的接続を図ることをさらに含んでもよい。
（７）本発明に係る半導体装置は、上記方法によって製造されてなる。
（８）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（９）本発明に係る電子機器は、上記半導体装置を有する。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【０００７】
図１（Ａ）〜図３（Ｃ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板１０を使用する。図１（Ａ）に示す半導体基板１０は、半導体ウエハであるが半導体チップであってもよい。半導体基板１０には、少なくとも１つの（半導体ウエハには複数の、半導体チップには１つの）集積回路（例えばトランジスタやメモリを有する回路）１２が形成されている。半導体基板１０には、複数の電極（例えばパッド）１４が形成されている。各電極１４は、集積回路１２に電気的に接続されている。各電極１４は、アルミニウムで形成されていてもよい。電極１４の表面の形状は特に限定されないが矩形であることが多い。半導体基板１０が半導体ウエハである場合、複数の半導体チップとなる各領域に、２つ以上（１グループ）の電極１４が形成される。
【０００８】
半導体基板１０には、１層又はそれ以上の層のパッシベーション膜１６，１８が形成されている。パッシベーション膜１６，１８は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成することができる。図１（Ａ）に示す例では、パッシベーション膜１６上に、電極１４と、集積回路１２と電極を接続する配線（図示せず）とが形成されている。また、他のパッシベーション膜１８が電極１４の表面の少なくとも一部を避けて形成されている。パッシベーション膜１８は、電極１４の表面を覆って形成した後、その一部をエッチングして電極１４の一部を露出させてもよい。エッチングにはドライエッチング及びウェットエッチングのいずれを適用してもよい。パッシベーション膜１８のエッチングのときに、電極１４の表面がエッチングされてもよい。
【０００９】
本実施の形態では、半導体基板１０に、その第１の面２０から凹部２２（図１（Ｃ）参照）を形成する。第１の面２０は、電極１４が形成された側（集積回路１２が形成された側）の面である。凹部２２は、集積回路１２の素子及び配線を避けて形成する。図１（Ｂ）に示すように、電極１４に貫通穴２４を形成してもよい。貫通穴２４の形成には、エッチング（ドライエッチング又はウェットエッチング）を適用してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。電極１４の下にパッシベーション膜１６が形成されている場合、これにも貫通穴２６（図１（Ｃ）参照）を形成する。電極１４のエッチングがパッシベーション膜１６で止まる場合、貫通穴２６の形成には、電極１４のエッチングに使用したエッチャントを別のエッチャントに換えてもよい。その場合、再び、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成してもよい。
【００１０】
図１（Ｃ）に示すように、貫通穴２４（及び貫通穴２６）と連通するように、半導体基板１０に凹部２２を形成する。貫通穴２４（及び貫通穴２６）と凹部２２を合わせて、凹部ということもできる。凹部２２の形成にも、エッチング（ドライエッチング又はウェットエッチング）を適用することができる。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。あるいは、凹部２２の形成に、レーザ（例えばＣＯ２レーザ、ＹＡＧレーザ等）を使用してもよい。レーザは、貫通穴２４，２６の形成に適用してもよい。一種類のエッチャント又はレーザによって、凹部２２及び貫通穴２４，２６の形成を連続して行ってもよい。凹部２２の形成には、サンドブラスト加工を適用してもよい。
【００１１】
図１（Ｄ）に示すように、凹部２２の内側に絶縁層２８を形成してもよい。絶縁層２８は、酸化膜であってもよい。例えば、半導体基板１０の基材がＳｉである場合、絶縁層２８はＳｉＯ２であってもよいしＳｉＮであってもよい。絶縁層２８は、凹部２２の底面に形成する。絶縁層２８は、凹部２２の内壁面に形成する。ただし、絶縁層２８は、凹部２２を埋め込まないように形成する。すなわち、絶縁層２８によって凹部を形成する。絶縁層２８は、パッシベーション膜１６の貫通穴２６の内壁面に形成してもよい。絶縁層２８は、パッシベーション膜１８上に形成してもよい。
【００１２】
絶縁層２８は、電極１４の貫通穴２４の内壁面に形成してもよい。絶縁層２８は、電極１４の一部（例えばその上面）を避けて形成する。電極１４の表面全体を覆って絶縁層２８を形成し、その一部をエッチング（ドライエッチング又はウェットエッチング）して、電極１４の一部を露出させてもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。
【００１３】
次に、凹部２２（例えば絶縁層２８の内側）に導電部３０（図２（Ｂ）参照）を設ける。導電部３０は、Ｃｕ又はＷなどで形成してもよい。図２（Ａ）に示すように、導電部３０の外層部３２を形成した後に、その中心部３４を形成してもよい。中心部３４は、Ｃｕ，Ｗ，ドープドポリシリコン（例えば低温ポリシリコン）のいずれかで形成することができる。外層部３２は、少なくともバリア層を含んでもよい。バリア層は、中心部３４又は次に説明するシード層の材料が、半導体基板１０（例えばＳｉ）に拡散することを防止するものである。バリア層は、中心部３４とは異なる材料（例えばＴｉＷ、ＴｉＮ）で形成してもよい。中心部３４を電解メッキで形成する場合、外層部３２は、シード層を含んでもよい。シード層は、バリア層を形成した後に形成する。シード層は、中心部３４と同じ材料（例えばＣｕ）で形成する。なお、導電部３０（少なくともその中心部３４）は、無電解メッキやインクジェット方式によって形成してもよい。
【００１４】
図２（Ｂ）に示すように、外層部３２をパッシベーション膜１８上にも形成した場合、図２（Ｃ）に示すように、外層部３２のパッシベーション膜１８上の部分をエッチングする。外層部３２を形成した後、中心部３４を形成することで、導電部３０を設けることができる。導電部３０の一部は、半導体基板１０の凹部２２内に位置する。凹部２２の内壁面と導電部３０との間には絶縁層２８が介在するので、両者の電気的な接続が遮断される。導電部３０は、電極１４と電気的に接続されている。例えば、電極１４の絶縁層２８からの露出部に導電部３０が接触していてもよい。導電部３０の一部は、パッシベーション膜１８上に位置していてもよい。導電部３０は、電極１４の領域内にのみ設けてもよい。導電部３０は、少なくとも凹部２２の上方で突出していてもよい。例えば、導電部３０は、パッシベーション膜１８より突出していてもよい。
【００１５】
なお、変形例として、外層部３２をパッシベーション膜１８上に残した状態で、中心部３４を形成してもよい。その場合、中心部３４と連続した層がパッシベーション膜１８の上方にも形成されるので、その層はエッチングする。
【００１６】
図２（Ｄ）に示すように、導電部３０上に、ろう材３６を設けてもよい。ろう材３６は、例えばハンダで形成し、軟ろう及び硬ろうのいずれで形成してもよい。ろう材３６は、導電部３０以外の領域をレジストで覆って形成してもよい。以上の工程によって、導電部３０よって又はこれにろう材３６を加えてバンプを形成することができる。
【００１７】
本実施の形態では、図３（Ａ）に示すように、半導体基板１０の第２の面（第１の面２０とは反対側の面）３８を、例えば機械研磨・研削及び化学研磨・研削の少なくとも一つの方法によって削ってもよい。この工程は、凹部２２に形成された絶縁層２８が露出する手前まで行う。なお、図３（Ａ）に示す工程を省略して、次の図３（Ｂ）に示す工程を行ってもよい。
【００１８】
図３（Ｂ）に示すように、導電部３０を第２の面３８から突出させる。例えば、半導体基板１０の第２の面３８を、絶縁層２８が露出するようにエッチングする。詳しくは、導電部３０（詳しくはその凹部２２内の部分）が絶縁層２８に覆われた状態で突出するように、半導体基板１０の第２の面３８をエッチングする。エッチングは、半導体基板（例えばＳｉを基材とする。）１０に対するエッチング量が絶縁層（例えばＳｉＯ２で形成されている。）２８に対するエッチング量よりも多くなる性質のエッチャントによって行ってもよい。エッチャントは、ＳＦ６又はＣＦ４又はＣｌ２ガスであってもよい。エッチングは、ドライエッチング装置を使用して行ってもよい。あるいは、エッチャントは、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及び酢酸の混合液であってもよい。
【００１９】
図３（Ｃ）に示すように、導電部３０を、その新生面（構成材料のみからなる面、すなわち酸化膜や堆積した有機物が除去された面）が露出するまで研削又は研磨する。研削には砥石を使用してもよい。例えば、＃１００〜＃４０００程度の粒度の砥石を使用することができるが、＃１０００〜＃４０００程度の粒度の砥石を使用すれば、絶縁膜２８の破損を防止することができる。研磨には、研磨布を使用してもよい。研磨布は、スエードタイプ又は発砲ウレタンタイプのものであっても、不織布であってもよい。研磨には、Ｎａ，ＮＨ４などのアルカリ陽イオン溶液中に研磨粒子としてコロイダルシリカを分散させたスラリーを使用してもよい。研磨粒子は、０．０３μｍ〜１０μｍ程度の粒径を有し、１０ｗｔ％程度の比率で分散してもよい。スラリーは、キレート剤、アンモニア、過酸化水素水等の添加剤を含んでもよい。研磨圧力は、５ｇ／ｃｍ２〜１ｋｇ／ｃｍ２程度であってもよい。
【００２０】
凹部２２に絶縁層２８を形成した場合、導電部３０よりも先に絶縁層２８を研磨又は研削する。絶縁層２８の研磨又は研削と、導電部３０の研磨又は研削を連続的に行ってもよい。絶縁層２８の少なくとも凹部２２の底面に形成された部分を除去する。そして、導電部３０を露出させ、さらにその新生面を露出させる。導電部３０の新生面を露出させ、導電部３０の先端部の外周面が絶縁層２８に覆われていてもよい。導電部３０の中心部３４の新生面を露出させないように外層部３２（例えばバリア層）の新生面を露出させてもよいし、外層部３２及び中心部３４の新生面を露出させてもよい。
【００２１】
なお、図３（Ａ）〜図３（Ｃ）の少なくともいずれか１つの工程は、半導体基板１０の第１の面２０の側に、例えば、ガラス板、樹脂層、樹脂テープ等の補強部材を設けて（例えば接着剤又は接着シートによって貼り付けて）行ってもよい。
【００２２】
以上の工程により、半導体基板１０の第２の面３８から導電部３０を突出させることができる。突出した導電部３０は突起電極となる。導電部３０は、第１及び第２の面２０、３８の貫通電極にもなっている。本実施の形態によれば、導電部３０の新生面を露出させるので、電気的に接続するときの特性に優れた貫通電極を形成することができる。なお、導電部３０は、新生面が酸化する前（例えば、新生面が露出した直後又はその後できるだけ早く（例えば２４時間以内））に、電気的に接続してもよい。以上の工程により、半導体装置（貫通電極を有する半導体基板）を製造することができ、その構造は、上述した製造方法から導くことができる内容である。
【００２３】
図４に示すように、半導体基板１０が半導体ウエハである場合、それぞれの集積回路１２（図１（Ａ）参照）に対応して凹部２２を形成し、半導体基板１０を切断（例えばダイシング）してもよい。切断には、カッタ（例えばダイサ）４０又はレーザ（例えばＣＯ２レーザ、ＹＡＧレーザ等）を使用してもよい。これにより、半導体装置（貫通電極を有する半導体チップ）を製造することができ、その構造は、上述した製造方法から導くことができる内容である。
【００２４】
半導体装置の製造方法は、上述した導電部３０を有する複数の半導体基板１０をスタックし、導電部３０を通して、それぞれの半導体基板１０の電気的接続を図ることを含んでもよい。詳しくは、上下の導電部３０同士を電気的に接続してもよいし、導電部３０と電極１４を電気的に接続してもよい。電気的接続には、ハンダ接合又は金属接合を適用してもよいし、異方性導電材料（異方性導電膜又は異方性導電ペースト等）を使用してもよいし、絶縁性接着剤の収縮力を利用した圧接を適用してもよいし、これらの組み合わせであってもよい。
【００２５】
半導体チップとしての半導体基板１０をスタックしてもよい。あるいは、図５に示すように、半導体ウエハとしての複数の半導体基板１０をスタックしてもよい。その場合、スタックされた複数の半導体基板１０を切断してもよい。あるいは、図６に示すように、半導体ウエハとしての半導体基板１０に、上述した半導体基板１０から切断された半導体チップ５０をスタックしてもよい。この場合で、複数の半導体チップ５０をスタックしてもよい。
【００２６】
図７は、本発明の実施の形態に係る半導体装置（スタック型半導体装置）を示す図である。スタック型半導体装置は、上述した半導体基板１０から切断された複数の半導体チップ５０を有する。複数の半導体チップ５０はスタックされている。上下の導電部３０同士あるいは導電部３０と電極１４は、ろう材３６によって接合されていてもよい。スタックされた複数の半導体チップ５０のうち１つ（例えば第２の面３８の方向に最も外側の半導体チップ５０）には、貫通電極を有しない半導体チップ６０がスタックされていてもよい。半導体チップ６０の内容は、貫通電極を有しない点を除き、半導体チップ５０の内容が該当する。半導体チップ５０の導電部３０は、半導体チップ６０の電極６４に接合してもよい。
【００２７】
上下の半導体チップ５０の間又は上下の半導体チップ６０，５０の間には、絶縁材料（例えば接着剤・樹脂・アンダーフィル材）６６を設けてもよい。絶縁材料６６によって、導電部３０の接合状態が維持又は補強される。
【００２８】
スタックされた複数の半導体チップ５０は、配線基板７０に実装されてもよい。スタックされた複数の半導体チップ５０のうち、最も外側の半導体チップ５０は、配線基板（例えばインターポーザ）７０に実装してもよい。その実装にはフェースダウンボンディングを適用してもよい。その場合、第１の面２０の方向に最も外側（例えば最も下側）の導電部３０を有する半導体チップ５０が、配線基板７０に実装される。例えば、導電部３０の第１の面２０からの突出部又は電極１４を配線パターン７２に電気的に接続（例えば接合）してもよい。半導体チップ５０と配線基板７０の間には、絶縁材料（例えば接着剤・樹脂・アンダーフィル材）６６を設けてもよい。絶縁材料６６によって、導電部３０又は電極１４の接合状態が維持又は補強される。
【００２９】
あるいは、図示しない例として、スタックされた複数の半導体チップ５０を、配線基板７０にフェースアップボンディングしてもよい。その場合、導電部３０の第２の面３８からの突出部を配線パターン７２に電気的に接続（例えば接合）する。配線基板７０には、配線パターン７２に電気的に接続された外部端子（例えばハンダボール）７４が設けられている。あるいは、半導体チップ５０に応力緩和層を形成し、その上に電極１４から配線パターンを形成し、その上に外部端子を形成してもよい。その他の内容は、上述した製造方法から導くことができる。
【００３０】
図８には、複数の半導体チップがスタックされてなる半導体装置１が実装された回路基板１０００が示されている。複数の半導体チップは、上述した導電部３０によって電気的に接続されている。上述した半導体装置を有する電子機器として、図９にはノート型パーソナルコンピュータ２０００が示され、図１０には携帯電話３０００が示されている。
【００３１】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｄ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｄ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３（Ａ）〜図３（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】図４は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】図５は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図７】図７は、本発明の実施の形態に係る半導体装置を説明する図である。
【図８】図８は、本発明の実施の形態に係る回路基板を示す図である。
【図９】図９は、本発明の実施の形態に係る電子機器を示す図である。
【図１０】図１０は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０  半導体基板、  １２  集積回路、  ２０  第１の面、  ２２  凹部、
２８  絶縁層、  ３０  導電部、  ３８  第２の面
【図１】
2004221348.tif 000003
【図２】
2004221348.tif 000004
【図３】
2004221348.tif 000005
【図４】
2004221348.tif 000006
【図５】
2004221348.tif 000007
【図６】
2004221348.tif 000008
【図７】
2004221348.tif 000009
【図８】
2004221348.tif 000010
【図９】
2004221348.tif 000011
【図１０】
2004221348.tif 000012