(57)【要約】【課題】電源投入時以外の時に、ＲＯＭの内容に異常が発生した場合でも、ＲＯＭの内容の異常を検知することができる遊技機を提供すること。【解決手段】制御装置は、電源投入時に実行する処理ルーチン以外の処理ルーチンにおいて、前記良否判定処理を繰り返す（Ｂ０５）。【選択図】              図３
2004154421.tif 000002
【特許請求の範囲】
【請求項１】
制御装置が、遊技機に配備されたＲＯＭの記憶内容のサムチェックを行って前記ＲＯＭの良／不良を判定する良否判定処理を行うＲＯＭの異常検知装置において、前記制御装置は、電源投入時に実行する処理ルーチン以外の処理ルーチンにおいて、前記良否判定処理を繰り返すものであることを特徴とするＲＯＭの異常検知装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御装置が、遊技機に配備されたＲＯＭの記憶内容のサムチェックを行って前記ＲＯＭの良／不良を判定する良否判定処理を行うＲＯＭの異常検知装置に関する。
【０００２】
【従来の技術】
遊技機に配備されている遊技制御装置のＲＯＭにはＣＰＵが実行するための各種遊技制御プログラムが格納されている。また、遊技機に配設されている液晶表示装置等からなる図柄表示装置を表示制御する表示制御装置においては、表示制御プログラムが格納されているＲＯＭや表示のための各種画像データが格納されているキャラクタＲＯＭが設けられている。これらＲＯＭに正常に各種制御プログラム或いは各種データが格納されているか否かのチェック検査は、遊技機の出荷時に、ＲＯＭサムのチェックを行ってＲＯＭサムが正常であるか否かによって行っており、遊技機が出荷された後は、ＲＯＭサムのチェックは行われていない。
【０００３】
しかしながら、遊技機の出荷後、例えば、ＲＯＭの内容が異常な状態であるにもかかわらず、異常と判断できない場合もある。例えば、ＲＯＭの書き込み不良のように、所謂書き込みが浅く不安定な状態であって、チェック当初は正常と判定されても、熱等の要因により不特定時期に安定な状態に移行した結果、書き込んだはずのデータとは異なる値に安定化することがある。こうした場合には、表示される画像の色や形が意図しないものになるが、従来は異常と判定されないため意図しない画像が表示され続けることになる。
【０００４】
なお、電源投入時に、遊技機のメイン基板に配備されたＣＰＵが、システムチェック処理において、ＲＯＭに格納された遊技制御プログラムのサムチェック及び画像制御プログラムのサムチェックを行い、システムチェック結果（適／不適）を画像表示装置に表示する遊技機が提案されている（例えば、特許文献１参照）。
【０００５】
しかしながら、従来の遊技機においては、ＲＯＭサムのチェックを電源投入時にのみ行っているため、営業時間中にＲＯＭの内容に異常が発生した場合に、検知することができず、遊技中に不具合を起こす可能性がある。
【０００６】
【特許文献１】
特開平８−３２２９８０号公報（第１２頁段落０１００−同頁段落０１０３、図３２）
【０００７】
【発明が解決しようとする課題】
本発明の目的は、電源投入時以外の時、例えば、営業時間中に、ＲＯＭの内容に異常が発生した場合でも、ＲＯＭの内容の異常を検知することができる遊技機を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載のＲＯＭの異常検知装置は、制御装置が、遊技機に配備されたＲＯＭの記憶内容のサムチェックを行って前記ＲＯＭの良／不良を判定する良否判定処理を行うものであって、上記課題を解決するために、前記制御装置は、電源投入時に実行する処理ルーチン以外の処理ルーチンにおいて、前記良否判定処理を繰り返すものであることを特徴とする。
【０００９】
請求項１に記載のＲＯＭの異常検知装置において、次のように構成することがある。前記制御装置は、該制御装置が実行する処理の残余時間に、前記良否判定処理を開始する一方、前記ＲＯＭの良／不良を判定する前に、前記残余時間が満了した場合には、前記良否判定処理を中断し、再度、前記処理の残余時間に、前記良否判定処理を継続して再開し、前記ＲＯＭの良／不良を判定するものとすることがある。この構成によると、例えば、営業時間中に、ＲＯＭの内容に異常が発生した場合でも、ＲＯＭの内容の異常を検知することができる。
【００１０】
また、制御装置が、遊技機に配備されたＲＯＭの記憶内容のサムチェックを行って前記ＲＯＭの良／不良を判定する良否判定処理を行うものであって、当該遊技機の稼動状態／非稼動状態を判定する稼動状態判定手段を設け、前記制御装置は、前記稼動状態判定手段が非稼動状態であると判定した場合に、前記良否判定処理を開始する一方、前記ＲＯＭの良／不良を判定する前に、前記稼動発射状態判定手段が稼動状態であると判定した場合には、前記良否判定処理を中断し、再度、前記稼動状態判定手段が非稼動状態であると判定した場合に、前記良否判定処理を継続して再開し、前記ＲＯＭの良／不良を判定するものとすることがある。この構成によると、例えば、営業時間中に、ＲＯＭの内容に異常が発生した場合でも、ＲＯＭの内容の異常を検知することができる。また、遊技機が稼動状態である場合に比べて、制御装置の処理負担が軽い遊技機が非稼動状態である場合にＲＯＭの良否判定処理を行うため、効率よく良否判定処理を行える。
【００１１】
さらに、上記のものにおいて、前記制御装置が、前記ＲＯＭの内容を複数ブロックに分け、ブロック毎にサムチェックを行って前記ＲＯＭの良／不良を判定するものとすることができる。この構成によれば、そのブロックの内容に異常がある場合に不適と判定するので、ＲＯＭのサムチェックを最後まで行わなくともＲＯＭの内容が不適であることを発見できるため、ＲＯＭの内容の異常を早く発見でき、その異常箇所も異常が発見されたブロックという形で特定することができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は、本実施形態のパチンコ遊技機に配備された制御系統の要部ブロック図である。電源装置１は、ＡＣ２４Ｖから、メイン制御装置２、サブ制御装置３、表示制御装置４、賞球制御装置５、発射制御装置６、液晶表示装置７の他、払出モータ８、発射モータ９、大入賞口ソレノイド１０、ランプ１１、スピーカ１２等の作動電源を生成して供給するものである。
【００１３】
本実施形態のパチンコ遊技機には、パチンコ遊技の総括的な制御を行うメイン制御装置２と、メイン制御装置２から送信された情報（コマンド）に基いて、ランプ（装飾ランプ、装飾ＬＥＤ、表示ランプ、表示ＬＥＤ等）１１の点灯、点滅等の表示制御及びスピーカ１２から音を出す音声制御を実行するサブ制御装置３と、メイン制御装置２からサブ制御装置３を経由して送信されたコマンドを受けて液晶表示装置７に図柄及び各種の遊技情報の表示を行う表示制御装置４と、メイン制御装置２から送信された情報（賞球コマンド）に基いて払出モータ８を駆動することで賞球の払出制御を行う賞球制御装置５と、タッチセンサ１３の検出信号を条件として、図示しない遊技盤面に向けて遊技球を発射する打球発射装置（図示せず）の発射モータ９の動作制御を行う発射制御装置６とが配備される。
【００１４】
メイン制御装置２（主制御部）は図示しないメイン制御基板に配備される。メイン制御装置２は、パチンコ遊技に関わる総括的な制御を行うための処理実行手段としてのメインＣＰＵと、メインＣＰＵが実行するためのパチンコ遊技全体に関わる遊技制御プログラムや遊技制御プログラムの実行に必要となる予め定めた設定データが格納されているＲＯＭと、随時読み出しおよび書き込みが可能なＲＡＭと、各種入賞検出手段から送られた検出信号を受け付けてメインＣＰＵに入力可能とする一方、メインＣＰＵから外部装置に対して制御出力を可能とするための入出力インタフェースと、メインＣＰＵが周辺機器との間でデータ通信を行うための通信インタフェース等を含んで構成されている。なお、メイン制御装置２の具体的な構成については図示を省略する。
【００１５】
前記各種入賞検出手段としては、例えば、図示しない遊技盤面に設けられた始動口（図柄始動口）へ入賞した遊技球を検出する始動口入賞検出スイッチ（始動口センサともいう）、前記遊技盤面に設定されたゲート（図示せず）への遊技球の通過を検出するゲートセンサ、遊技盤面に設けられた電動役物装置（図示せず）に配備された大入賞口に入賞した遊技球を検出する大入賞口センサ（図示せず）、前記大入賞口内に設けられた特定領域へ入賞した遊技球を検出する特定領域センサ等がある。なお、図１においては各種入賞検出手段を入賞検出器１４として記載している。また、前記外部装置としては、前記大入賞口を開放させるための大入賞口ソレノイド１０等がある。なお、賞球制御装置５及び発射制御装置６については周知であって、本発明の要旨とは直接に関連しないため、具体的な構成の図示や説明等を省略する。
【００１６】
メイン制御装置２とサブ制御装置３とは、メイン制御装置２からサブ制御装置３への一方向通信のみ可能に接続されている。サブ制御装置３は、ランプの点灯／点滅等の制御、音声制御、メイン制御装置２から送信されるコマンド受信及び表示制御装置４に対するコマンド送信を行うための処理実行手段としてのサブＣＰＵと、サブＣＰＵが実行するためのランプ点灯／点滅に関わる制御プログラム、音声発生に関わる制御プログラム、コマンド受信に関わる制御プログラム及びコマンド送信に関わる制御プログラム、これらの各種制御プログラムの実行に必要となる予め定めた設定データ（ランプの点灯パターン等や音データ）が格納されているＲＯＭと、随時読み出しおよび書き込みが可能なＲＡＭと、サブＣＰＵからの制御出力を可能とするための出力インタフェースと、サブＣＰＵがメイン制御装置２及び表示制御装置４との間でデータ通信を行うための通信インタフェース等を含んで構成されている。なお、サブ制御装置３の具体的な構成については図示を省略する。
【００１７】
サブ制御装置３にはランプ１１やスピーカ１２が接続されている。サブ制御装置３はメイン制御装置２から送信されるコマンド指令に従ってランプ１１を点灯駆動すると共にスピーカ１２より効果音や警報を発生する。また、サブ制御装置３は、メイン制御装置２から送信されたコマンドを受信すると、受信したコマンドが自己の行う制御に関係するコマンドの場合には、このコマンドを記憶すると共に表示制御装置４に送信する一方、受信したコマンドが自己の行う制御に関係しないコマンドの場合には、このコマンドをそのまま表示制御装置４に送信する。
【００１８】
表示制御装置４は、サブ制御装置３から送信されたコマンドに応じて液晶表示装置７の表示画面に、特別図柄、装飾図柄、静止画や動画（キャラクタ等）、遊技進行に伴って変化する遊技情報（例えば、始動入賞に関わる保留状態や大当り遊技中のラウンド数等）を各々表示制御するものである。
【００１９】
図２は、表示制御装置４の構成を示すブロック図である。図２に示すように、本実施形態に係る表示制御装置４は、表示用ＣＰＵ１５を中心として、制御ＲＯＭ１６、キャラクタＲＯＭ１７、ＶＲＡＭ１８、カラーパレットＲＡＭ１９、ビデオ・ディスプレイ・プロセッサ（以下、単にＶＤＰという）２０、Ｄ／Ａコンバータ２１から構成される。表示用ＣＰＵ１５は、サブ制御装置３に接続される。この表示用ＣＰＵ１５は、サブ制御装置３から送信出力されたコマンドデータを受け、制御ＲＯＭ１６に格納されている制御プログラムに従ってＶＤＰ２０に制御信号を出力する処理を行う。具体的には、サブ制御装置３から出力されたコマンドデータによって指定される変動パターンデータ（スケジューラデータ）を制御ＲＯＭ１６から読み出し、読み出したスケジューラデータを順次解読して、ＶＤＰ２０で取扱うことが可能な制御信号に変換し、その変換した制御信号をＶＤＰ２０に出力する処理を行う。ここで、スケジューラデータとは、液晶表示装置７に表示される一連の画像の時間的なスケジュール（例えぱ、特別図柄の停止タイミング等）を規定するデータである。
【００２０】
ＶＤＰ２０は、ラインバッファ方式の公知のＶＤＰであり、表示用ＣＰＵ１５から出力された制御信号を受け、キャラクタＲＯＭ１７、カラーパレットＲＡＭ１９、ＶＲＡＭ１８に格納された各データから表示用データを生成し、生成した表示用データを、Ｄ／Ａコンバータ２１を介して液晶表示装置７に出力する処理を行う。具体的には、キャラクタＲＯＭ１７には、表示キャラクタ（特別図柄を構成する数字、アニメーション、背景等）を液晶表示装置７に表示するための表示用データ（ｎ×ｎの各ドットの色を指定するカラー番号で構成される）が格納されている。カラーパレットＲＡＭ１９には、カラー番号毎にカラーデータが格納されている。ＶＲＡＭ１８には、画像作成エリアに設定された複数の領域にどのキャラクタ番号の表示用データを配置するかを指定するデータが格納されている。
【００２１】
そして、ＶＤＰ２０は、表示用ＣＰＵ１５から出力された制御信号が入力すると、その制御信号にしたがって次の処理を行う。すなわち、ＶＤＰ２０は、ＶＲＡＭ１８に格納されているデータに基いて画像作成エリアを構成する各領域に、キャラクタＲＯＭ１７に格納されている表示用データを配置する。次いで、ＶＤＰ２０は、表示用データが配置された画像作成エリアから１本の走査線を取出し、各走査線を構成する表示用データ（カラー番号）をカラーパレットＲＡＭ１９のデータを用いてカラーデータに変換する。そして、作成された１本の走査線の表示用データが、順にＤ／Ａコンバータ２１を介して液晶表示装置７に出力する。なお、ＶＤＰ２０は、作成した表示用データの出力に同期してクロック信号を液晶表示装置７に出力する。
【００２２】
液晶表示装置７は、液晶表示器２２（ｎ×ｍドット）と、液晶表示器２２を駆動するＬＣＤドライバ回路２３で構成される。ＬＣＤドライバ回路２３は、上述のＶＤＰ２０と接続され、ＶＤＰ２０から出力される画像データ及びクロック信号が入力されるようになっている。また、ＬＣＤドライバ回路２３には、液晶表示器２２が接続され、ＬＣＤドライバ回路２３から駆動信号が液晶表示器２２に出力されるようになっている。かかる構成において、ＬＣＤドライバ回路２３は、ＶＤＰ２０から出力されるクロック信号をカウントすることで、入力する画像データが何番目の走査線の何番目の画像データであるかを判断する。したがって、ＬＣＤドライバ回路２３に画像データが順に入力すると、その入力する画像データについて、クロック信号からどの走査線に係る画像データかを判断すると同時に、ＶＤＰ２０から出力される１走査線分の画像データのうち何番目の画像データであるかを判断する。そして、入力する画像データに基づいて液晶表示器２２の該当する走査線の１番目のドットに画像を表示する。以後、画像データが入力する毎に、その入力した画像データによって順々に次のドットの画像を表示する。そして、液晶表示器２２の表示エリアに応じた１走査線分の画像データにより画像を表示すると、次の走査線の画像データが入力するまでその状態で待機する。そして、上記の処理が全ての走査線について行われることで液晶表示器２２に１つの画像が表示される。
【００２３】
以上のように構成された実施形態の遊技機におけるＲＯＭの異常検知装置について説明する。本実施形態においては、請求項１乃至３に記載される制御装置は、表示制御装置４が相当する。また、請求項１乃至３に記載されるＲＯＭは、表示制御装置４に配備されたキャラクタＲＯＭ１７が相当する。
【００２４】
ＲＯＭの異常検知装置の第１実施形態について説明する。第１実施形態のＲＯＭの異常検知装置は、表示制御装置４が実行するメインルーチン処理の残余時間に、キャラクタＲＯＭ１７の記憶内容のサムチェックを行ってキャラクタＲＯＭ１７の良／不良を判定する良否判定処理を開始する一方、キャラクタＲＯＭ１７の良／不良を判定する前に、残余時間が満了した場合には、良否判定処理を中断し、再度、メイン処理の残余時間に、良否判定処理を継続して再開し、キャラクタＲＯＭ１７の良／不良を判定するものである。なお、実施形態では、請求項１に記載される良否判定処理は、ステップＢ０５のＲＯＭのサムチェック処理（後述）が相当する。
【００２５】
図３は表示制御装置４に配備された表示用ＣＰＵ１５（以下、表示用ＣＰＵという）が実行する処理のメインルーチンを示すフローチャートである。また、図４は、表示用ＣＰＵが、ＶＤＰ２０から送信される１画像表示の完了信号によって発生するＩＮＴ１割込時に実行するＩＮＴ１割込処理のフローチャートである。さらに、図５は、表示用ＣＰＵが、サブ制御装置３から各種コマンドの送信と共に送信されるＣＥ信号によって発生するＩＮＴ２割込時に実行するＩＮＴ２割込処理のフローチャートである。
【００２６】
図３のメインルーチンにおいて、電源投入時、表示用ＣＰＵはステップＢ０１の初期化処理を行い、以下の処理に必要な各フラグ類やレジスタの初期化を行う。なお、本実施形態では、前記初期化処理が電源投入時に実行する処理ルーチンに相当する。次いで、表示用ＣＰＵは、割込フラグがセットされているか否かを判別する（ステップＢ０２）。なお、割込フラグの値は、ステップＢ０１の初期化処理により「０（クリア）」とされている。表示用ＣＰＵは、ステップＢ０２を偽と判別してステップＢ０５のＲＯＭのサムチェック処理に進む。表示用ＣＰＵは、今回処理のＲＯＭのサムチェック処理を抜けると、ステップＢ０２に戻り、再度、割込フラグがセットされているか否かを判別する。従って、表示用ＣＰＵは、割込フラグがセットされるまでの間、ステップＢ０２を偽、ステップＢ０５のＲＯＭのサムチェック処理を繰り返し実行する。このように、本発明は、電源投入時に実行する処理ルーチン以外の処理ルーチンにおいて、ＲＯＭのサムチェック処理を実行する構成としてある。
【００２７】
ＶＤＰ２０は、液晶表示装置７の表示画面に１画面全体の表示が可能な状態となると（ＶＤＰ２０が１画面全体を表示するのにほぼ１６ｍｓを要する）、表示用ＣＰＵに対して１画像表示の完了信号を送信する。この完了信号は、表示用ＣＰＵのＩＮＴ１端子に入力される。この結果、表示用ＣＰＵにおいてＩＮＴ１割込が発生し、図４のＩＮＴ１割込処理が実行される。なお、ＶＤＰ２０は、ほぼ１６ｍｓ毎の間隔で１画像表示の完了信号を表示用ＣＰＵに送信する。従って、表示用ＣＰＵにおいてＩＮＴ１割込がほぼ１６ｍｓ毎に発生する。表示用ＣＰＵは、ＩＮＴ１割込処理を開始すると、割込フラグをセットし（ステップＢ０６）、メインルーチンに戻る（詳細に言えば、割込が発生した時に実行していたプログラムアドレスの次のアドレスに戻る）。
【００２８】
また、サブ制御装置３は、表示用ＣＰＵに対して各種コマンドの送信と共にＣＥ信号を送信する。このＣＥ信号は、表示用ＣＰＵのＩＮＴ２端子に入力される。この結果、表示用ＣＰＵにおいてＩＮＴ２割込が発生し、図５のＩＮＴ２割込処理が実行される。表示用ＣＰＵは、ＩＮＴ２割込処理を開始すると、サブ制御装置３から送信されたコマンドを受信し（ステップＢ０７）、受信したコマンドがどのようなコマンドであるかを解析し、解析結果に応じた各種フラグのセットを行い（ステップＢ０８）、メインルーチンに戻る（詳細に言えば、割込が発生した時に実行していたプログラムアドレスの次のアドレスに戻る）。
【００２９】
ＩＮＴ１割込が発生すると割込フラグがセットされる結果、表示用ＣＰＵは、ステップＢ０２を真と判別し、ステップＢ０３のメイン処理にて、サブ制御装置３からコマンド形式で指定された表示指令に応じた画像表示のために必要な各種データをセット処理やセットした各種データをＶＤＰ２０に出力する処理を行う。表示用ＣＰＵは、メイン処理を抜けると、割込フラグを０クリアし（ステップＢ０４）、ステップＢ０２に戻り、割込フラグがセットされているか否かを判別し（ステップＢ０２）、再度、割込フラグがセットされるまでの間、ステップＢ０２を偽、ステップＢ０５のＲＯＭのサムチェック処理を繰り返し実行する。
【００３０】
以上の説明から理解されるように、ステップＢ０３のメイン処理及びステップＢ０４の割込フラグを０クリアする処理は、ＩＮＴ１割込により割込フラグがセットされる毎に実行される。ＩＮＴ１割込がほぼ１６ｍｓ毎に発生することから、ＩＮＴ１割込と次のＩＮＴ１割込までのほぼ１６ｍｓから、表示用ＣＰＵが、ステップＢ０３のメイン処理及びステップＢ０４の割込フラグの０クリアする処理を実行するのに要した所要時間（この所要時間は、表示用ＣＰＵがメイン処理を実行するのに要する所要時間の長短によって変化する）を差し引いた時間が、処理上の空時間（残余時間）となる。本発明は、この空時間を用いてステップＢ０５のＲＯＭのサムチェック処理を行うものである。
【００３１】
図６は、表示用ＣＰＵが実行するＲＯＭのサムチェック処理のサブルーチンを示すフローチャートである。なお、この処理にて、表示用ＣＰＵはキャラクタＲＯＭ１７の内容（画像の基データ）のサムチェックを行う。表示用ＣＰＵは、まず、開始フラグが０であるか否かを判別する（ステップＡ１１）。なお、開始フラグは、表示用ＣＰＵがＲＯＭのサムチェック処理を新規に開始するのか否かを識別するためのフラグであり、初期値は、ステップＢ０１の初期化処理により「０（新規）」とされている。
【００３２】
表示用ＣＰＵは、ステップＡ１１を真と判別し、開始フラグに１をセットしてＲＯＭのサムチェック処理の新規開始を記憶し（ステップＡ１２）、ＲＡＭに設定されているＲＯＭサム記憶エリアを０クリアし（ステップＡ１３）、ＲＡＭに設定されているＲＯＭ参照アドレス記憶エリアを０クリアし（ステップＡ１４）、ステップＡ１５に進む。
【００３３】
ステップＡ１５に進むと、表示用ＣＰＵは、ＲＯＭ参照アドレスのＲＯＭデータ（キャラクタＲＯＭのデータ）をＲＯＭサムに加算記憶し（ステップＡ１５）、ＲＯＭ参照アドレスを次のアドレスに更新し（例えば、１バイト単位の読み出しであるならば、参照アドレスを＋１する）（ステップＡ１６）、更新したＲＯＭ参照アドレスがＲＯＭ最終アドレスを超えたか否かを判別する（ステップＡ１７）。表示用ＣＰＵは、更新したＲＯＭ参照アドレスがＲＯＭ最終アドレスを超えていなければ、ステップＡ１７を偽と判別し、今回のＲＯＭのサムチェック処理を抜けてメインルーチンに戻る。メインルーチンに戻ると、表示用ＣＰＵは、割込フラグが０である（割込フラグがクリアされている）結果、ステップＢ０２を偽と判別し、再び、ステップＢ０５のＲＯＭのサムチェック処理を実行する。
【００３４】
表示用ＣＰＵがＲＯＭのサムチェック処理を新規に開始した後では、開始フラグに１がセットされている結果、表示用ＣＰＵは、ステップＡ１１を偽と判別してステップＡ１５に進む。表示用ＣＰＵは、更新したＲＯＭ参照アドレスに基いてステップＡ１５を行い、再び、ステップＡ１６にてＲＯＭ参照アドレスを次のアドレスに更新し、更新したＲＯＭ参照アドレスがＲＯＭ最終アドレスを超えたか否かを判別し（ステップＡ１７）、ＲＯＭ参照アドレスがＲＯＭ最終アドレスを超えていなければ、今回のＲＯＭのサムチェック処理を抜けてメインルーチンに戻る。
【００３５】
このように、表示用ＣＰＵは、ＲＯＭのサムチェック処理においては、ＲＯＭ参照アドレスがＲＯＭ最終アドレスを超えなければ、ステップＡ１１を偽、ステップＡ１５、ステップＡ１６、ステップＡ１７を偽と判別する処理ルーチンを繰り返す。従って、キャラクタＲＯＭ１７のＲＯＭサムが上記処理ルーチンを行う毎に加算されることになる。そして、上記処理ルーチンを実行しているうちに、ＩＮＴ１割込が発生することになる。ＩＮＴ１割込が発生すると、表示用ＣＰＵは、処理を中断してＩＮＴ１割込処理を実行する。なお、割込が発生した時に実行していたプログラムアドレスが記憶され、ＩＮＴ１割込処理の終了時に次のアドレスに戻り、処理を続けて再開する。そして、ＩＮＴ１割込処理の実行により割込フラグがセットされることに応じて、ステップＢ０３のメイン処理及びステップＢ０４の割込フラグの０クリアする処理を実行し、ステップＢ０２を偽と判別し、再度、ＲＯＭのサムチェック処理を続けて再開する。
【００３６】
このようにして、表示用ＣＰＵが、ステップＡ１１を偽、ステップＡ１５、ステップＡ１６、ステップＡ１７を偽と判別する処理ルーチンを繰り返すうちに、ＲＯＭ参照アドレスがＲＯＭ最終アドレスを超えることになる。ＲＯＭ参照アドレスがＲＯＭ最終アドレスを超えると、表示用ＣＰＵは、ステップＡ１７を真と判別し、ＲＯＭサムがＲＯＭ判定用サムと一致するか否かを判別する（ステップＡ１８）。ＲＯＭサムがＲＯＭ判定用サムと一致する場合には、キャラクタＲＯＭ１７の内容が正常であると判定し、ステップＡ１８を真と判別し、開始フラグを０クリアし（ステップＡ１９）、ＲＯＭのサムチェック処理を終えてメインルーチンに戻る。
【００３７】
一方、ＲＯＭサムがＲＯＭ判定用サムと一致しない場合には、キャラクタＲＯＭ１７の内容が異常であると判定し、ステップＡ１８を偽と判別し、エラーを報知する（ステップＡ２０）。また、即エラー報知するのではなく、繰り返して判定を行って、例えば、２度異常と判定したら報知するようにしてもよい。このようにすると判定の信頼性を上げることができる。なお、エラーの報知は、液晶表示装置７の画面の隅にエラーを目視によって識別できるような標識を表示させたり、外部出力端子から管理コンピュータ（図示せず）に対してエラー情報を出力する等によって行う。
【００３８】
以上により、１回目のＲＯＭのサムチェック処理が終了することになる。開始フラグが０クリアされた結果、次回のＲＯＭのサムチェック処理においては、ステップＡ１１の判別結果が真となるため、表示用ＣＰＵは、再度、ＲＯＭのサムチェック処理を新規に開始することになる。以上の説明から理解されるように、本発明は、電源投入時に実行する処理ルーチン以外の処理ルーチンにおいて、ＲＯＭのサムチェック処理を行い、ＲＯＭの良／不良の判定を繰り返すものである。
【００３９】
キャラクタＲＯＭ１７のように画像の基データ等を格納記憶する目的で使用されるデータＲＯＭでは、ＲＯＭの内容が異常である場合であっても、制御プログラムが正常に動作することが多く、ＲＯＭの内容が異常であるにもかかわらず、異常と判断できない場合が多い。しかしながら、キャラクタＲＯＭ１７のように画像の基データ等が異常であると、例えば、大当り図柄（確率変動に移行させる大当り図柄と通常確率のままの大当り図柄との２種類がある）の表示色が異常な色で表示されてしまうようなことが起りかねない。具体的には、表示されている大当り図柄は通常確率のままとなる大当り図柄であるのに、この大当り図柄の表示色が確変図柄を意味する「赤」で表示されてしまう（本来は、通常確率のままとなる大当り図柄は「青」で表示されていなければならない）ことが起こりかねない。
【００４０】
本実施形態のＲＯＭの異常検知装置は、上述のようにメインルーチン処理の空時間（残余時間）を用いてステップＢ０５のＲＯＭのサムチェック処理を行うものである。そして、ＲＯＭのサムチェック処理によってキャラクタＲＯＭ１７の内容に異常がある場合、キャラクタＲＯＭ１７の異常として検知できる。従って、電源投入時以外の時、例えば、営業時間中に、キャラクタＲＯＭの内容に異常が発生した場合でも、キャラクタＲＯＭの内容の異常を検知することができる。なお、キャラクタＲＯＭの内容の異常が検知された場合、異常の度合いが遊技に絶大な影響を与える異常であるのか、ほとんど遊技に影響を与えることがない異常であるのかは、不明であるので、本実施形態ではエラー報知をして遊技そのものは一応続行させるようにしている。
【００４１】
次に、ＲＯＭの異常検知装置の第２実施形態について説明する。第２実施形態のＲＯＭの異常検知装置は、上述した第１実施形態のＲＯＭの異常検知装置において、ＲＯＭの内容を複数ブロックに分け、ブロック毎にサムチェックを行ってＲＯＭの良／不良を判定するものである。図１２は、キャラクタＲＯＭ１７の内容について、アドレス毎のブロック分けと各ブロック毎のサム値の一例を模式的に示す図である。図１２に示す例では、アドレス「００００番地」〜「０００３番地」が第１ブロック（ＲＯＭブロック番号「１」）で、そのサム値が「ａ」、アドレス「０００４番地」〜「０００７番地」が第２ブロック（ＲＯＭブロック番号「２」）で、そのサム値が「ｂ」、…というように設定されている。
【００４２】
図７乃至図８は、表示用ＣＰＵが実行する第２実施形態のＲＯＭのサムチェック処理のサブルーチンを示すフローチャートである。表示用ＣＰＵは、まず、開始フラグが０であるか否かを判別する（ステップＡ３１）。なお、開始フラグは、表示用ＣＰＵがＲＯＭのサムチェック処理を新規に開始するのか否かを識別するためのフラグであり、初期値は、ステップＢ０１の初期化処理により「０（新規）」とされている。
【００４３】
表示用ＣＰＵは、ステップＡ３１を真と判別し、開始フラグに１をセットしてＲＯＭのサムチェック処理の新規開始を記憶する（ステップＡ３２）。次いで、表示用ＣＰＵは、ＲＡＭに設定されているＲＯＭブロック番号記憶エリア（ＲＢＮＯ）にＲＯＭブロック番号の初期値「１」をセットし（ステップＡ３３）、ステップＡ３４に進む。
【００４４】
ステップＡ３４に進むと、表示用ＣＰＵは、ＲＢＮＯ（ＲＯＭブロック番号）に対応するＲＯＭ先頭アドレスをＲＡＭに設定されているＲＯＭ参照アドレス記憶エリアにセットし（ステップＡ３４）、ＲＢＮＯ（ＲＯＭブロック番号）に対応するＲＯＭ最終アドレスをＲＡＭに設定されているＲＯＭ最終アドレス記憶エリアにセットし（ステップＡ３５）、ＲＢＮＯ（ＲＯＭブロック番号）に対応するＲＯＭサムをＲＡＭに設定されているＲＯＭ判定用サムにセットし（ステップＡ３６）、ＲＡＭに設定されているＲＯＭサム記憶エリアを０クリアし（ステップＡ３７）、条件設定フラグを０クリアし（ステップＡ３８）、ステップＡ３９に進む。なお、条件設定フラグは、表示用ＣＰＵがステップＡ３４〜ステップＡ３７のブロックに関する条件の設定を行うか否かを判別するためのフラグであり、「０」で「行わない」、「１」で「行う」を意味するフラグである。
【００４５】
なお、ステップＡ３４〜ステップＡ３６による具体的な設定の一例を挙げると、ＲＯＭブロック番号「２」である場合には、ＲＯＭ先頭アドレス「０００４」をＲＯＭ参照アドレスにセットし、ＲＯＭ最終アドレス「０００７」をＲＯＭ最終アドレスにセットし、ＲＯＭサム「ｂ」をＲＯＭ判定用サムにセットする。
【００４６】
ステップＡ３９に進むと、表示用ＣＰＵは、ＲＯＭ参照アドレスのＲＯＭデータをＲＯＭサムに加算記憶し（ステップＡ３９）、ＲＯＭ参照アドレスを次のアドレスに更新し（例えば、１バイト単位の読み出しであるならば、参照アドレスを＋１する）（ステップＡ４０）、更新したＲＯＭ参照アドレスがＲＯＭ最終アドレスを超えたか否かを判別する（ステップＡ４１）。表示用ＣＰＵは、更新したＲＯＭ参照アドレスがＲＯＭ最終アドレスを超えていなければ、ステップＡ４１を偽と判別し、今回のＲＯＭのサムチェック処理を抜けてメインルーチンに戻る。メインルーチンに戻ると、表示用ＣＰＵは、割込フラグが０である（割込フラグがクリアされている）結果、ステップＢ０２を偽と判別し、再び、ステップＢ０５のＲＯＭのサムチェック処理を実行する（図３参照）。
【００４７】
表示用ＣＰＵがＲＯＭのサムチェック処理を新規に開始した後では、開始フラグに１がセットされている結果、表示用ＣＰＵは、ステップＡ３１を偽と判別してステップＡ４２に進む。表示用ＣＰＵは、条件設定フラグが「１」（ブロックに関する条件の設定を行うか否か）であるか否かを判別するが、ブロックに関する条件の設定を既に行っている場合ステップＡ３８にて条件設定フラグが０クリアされているため、ステップＡ４２を偽と判別してステップＡ３９に進む。
【００４８】
表示用ＣＰＵは、更新したＲＯＭ参照アドレスに基いてステップＡ３９を行い、再び、ステップＡ４０にてＲＯＭ参照アドレスを次のアドレスに更新し、更新したＲＯＭ参照アドレスがＲＯＭ最終アドレスを超えたか否かを判別し（ステップＡ４１）、ＲＯＭ参照アドレスがＲＯＭ最終アドレスを超えていなければ、今回のＲＯＭのサムチェック処理を抜けてメインルーチンに戻る。
【００４９】
このように、表示用ＣＰＵは、ＲＯＭのサムチェック処理においては、ＲＯＭ参照アドレスがＲＯＭ最終アドレスを超えなければ、ステップＡ３１を偽、ステップＡ４２を偽、ステップＡ３９、ステップＡ４０、ステップＡ４１を偽と判別する処理ルーチンを繰り返す。従って、キャラクタＲＯＭ１７のＲＢＮＯで指定されているＲＯＭサムが上記処理ルーチンを行う毎に加算されることになる。そして、上記処理ルーチンを実行しているうちに、ＩＮＴ１割込の発生がなければ、ＲＯＭ参照アドレスがＲＯＭ最終アドレス（当該ブロックの最終アドレス）を超えることになる。表示用ＣＰＵは、ステップＡ４１を真と判別し、ＲＯＭサムがＲＯＭ判定用サム（当該ブロックの判定用サム）と一致するか否かを判別する（ステップＡ４３）。ＲＯＭサムがＲＯＭ判定用サムと一致する場合には、キャラクタＲＯＭ１７の当該ブロック番号の内容が正常であると判定し、ステップＡ４３を真と判別し、ステップＡ４５に進む。
【００５０】
ステップＡ４５に進むと、表示用ＣＰＵは、ＲＯＭブロック番号ＲＢＮＯを＋１し（ステップＡ４５）、更新したＲＯＭブロック番号ＲＢＮＯが最終ＲＯＭブロック番号を超えているか否かを判別する（ステップＡ４６）。更新したＲＯＭブロック番号ＲＢＮＯが最終ＲＯＭブロック番号を超えていなければ、条件設定フラグに１をセットし（ステップＡ４７）、今回のＲＯＭのサムチェック処理を抜けてメインルーチンに戻る。
【００５１】
次回のＲＯＭのサムチェック処理では、ステップＡ３１を偽と判別し、条件設定フラグに１がセットされている結果、表示用ＣＰＵは、ステップＡ４２を真と判別してステップＡ３４に進むため、表示用ＣＰＵは、次のブロック番号で指定されるブロックに関する条件の設定を行い（ステップＡ３４〜ステップＡ３６）、ＲＯＭサムを０クリアし（ステップＡ３７）、条件設定フラグを０クリアし（ステップＡ３８）、ステップＡ３９に進む。従って、次のブロック番号で指定されるブロックについて、ＲＯＭのサムチェック処理を開始することになる。
【００５２】
なお、上記処理ルーチンを実行しているうちにＩＮＴ１割込が発生する場合には、表示用ＣＰＵは、処理を中断してＩＮＴ１割込処理を実行する。なお、割込が発生した時に実行していたプログラムアドレスが記憶され、ＩＮＴ１割込処理の終了時に次のアドレスに戻り、処理を続けて再開する。そして、ＩＮＴ１割込処理の実行により割込フラグがセットされることに応じて、ステップＢ０３のメイン処理及びステップＢ０４の割込フラグの０クリアする処理を実行し、ステップＢ０２を偽と判別し、再度、ＲＯＭのサムチェック処理を続けて再開する。
【００５３】
なお、ステップＡ４３にて、ＲＯＭサムがＲＯＭ判定用サム（当該ブロックの判定用サム）と一致しない場合には、キャラクタＲＯＭ１７の当該ブロックの内容が異常であると判定し、ステップＡ４３を偽と判別し、エラーを報知する（ステップＡ４４）。
【００５４】
また、ステップＡ４６にて、更新したＲＯＭブロック番号ＲＢＮＯが最終ＲＯＭブロック番号を超えている場合には、１回目のＲＯＭのサムチェック処理が終了したことになり、表示用ＣＰＵは、ステップＡ４７を真と判別し、開始フラグを０クリアし（ステップＡ４８）、ＲＯＭのサムチェック処理を終えてメインルーチンに戻る。開始フラグが０クリアされた結果、次回のＲＯＭのサムチェック処理においては、ステップＡ３１の判別結果が真となるため、表示用ＣＰＵは、再度、ＲＯＭのサムチェック処理を新規に開始することになる。
【００５５】
前述した第１実施形態では、ＲＯＭのサムチェック処理において、ＲＯＭの内容を最終アドレスまでＲＯＭサムを加算してＲＯＭサムを判定しているが、上述の第２実施形態では、ＲＯＭのサムチェック処理において、ＲＯＭの内容を複数ブロックに分け、ブロック毎にサムチェックを行ってＲＯＭの良／不良を判定するので、ＲＯＭの内容に異常が存在する場合には、異常が存在するブロックにて異常が検知できるので、早期にＲＯＭの異常を検知することができる。
【００５６】
次に、ＲＯＭの異常検知装置の第３実施形態について説明する。第３実施形態のＲＯＭの異常検知装置は、当該遊技機の非稼動状態／稼動状態に応じてＲＯＭのサムチェック処理の実行／中断を行うものである。なお、明細書における当該遊技機の非稼動状態／稼動状態とは、遊技機の電源オフ状態／電源オン状態を意味するものではない。当該遊技機の稼動状態とは、当該遊技機において実際に遊技が行われている状態を意味し、当該遊技機の非稼動状態とは、所定時間の間、当該遊技機において遊技が行われていない状態を意味する。なお、本実施形態において、当該遊技機の非稼動状態／稼動状態の判定は、入賞検出が所定時間（一例として、５分）に亘ってない場合に遊技機の非稼動状態とし、入賞検出が所定時間（一例として、５分）に１回でもある場合に当該遊技機の稼動状態として扱う。
【００５７】
図９は、メイン制御装置２に配備されたＣＰＵ（以下、メインＣＰＵという）が実行する入賞チェック処理のサブルーチンを示すフローチャートである。メインＣＰＵは、入賞チェック処理を開始すると、まず、入賞検出があるか否かを判別する（ステップＳ１１）。なお、入賞検出器１４（図１参照）による検出信号があれば、入賞検出があることになる。電源投入直後は入賞検出なしであるので、メインＣＰＵはステップＳ１１を偽と判別し、ステップＳ１２に進み、タイマが０であるか否かを判別する（ステップＳ１２）。なお、このタイマは、入賞検出が所定時間に亘ってあるか否かを監視するための監視時間（例えば、５分）がセットされるタイマである。電源投入直後は、初期化されており、タイマ値が０とされている。メインＣＰＵは、ステップＳ１２を真と判別し、サブ制御装置３に対して送信するチェック実行コマンドをセットし（ステップＳ１３）、送信済フラグに１（送信済）をセットし（ステップＳ１４）、ステップＳ１５に進み、タイマに入賞検出に関わる監視時間（例えば、５分）をセットし（ステップＳ１５）、今回の入賞チェック処理を抜けて図示しないメインルーチンに戻る。なお、タイマにセットされたタイマ値は、図示しないタイマ減算処理にて所定周期毎に減算される。また、ステップＳ１４にてセットされたチェック実行コマンドは、図示しないコマンド出力処理にてサブ制御装置３に対して送信される。
【００５８】
次周期以降の入賞チェック処理において、上記監視時間（５分）の間、入賞検出がなければ、メインＣＰＵは、ステップＳ１１を偽、ステップＳ１２を偽と判別する処理ルーチンを繰り返す。そして、監視時間（５分）が経過すると、ステップＳ１２にてタイマの値が０であることが検出され、ステップＳ１２を真と判定し、再度、ステップＳ１３、ステップＳ１４、ステップＳ１５を行って、今回の入賞チェック処理を抜けて図示しないメインルーチンに戻る。
【００５９】
一方、上記監視時間が経過する前に、即ち、タイマにセットされているタイマ値が０となる前に、入賞検出があった場合には、表示用ＣＰＵは、ステップＳ１１を真と判別し、ステップＳ１２に進み、送信済フラグの値が１であるか否かを判別する（ステップＳ１２）。送信済フラグは、サブ制御装置３に対してチェック実行コマンド（後述）を送信したか否かを識別するためのフラグであり、初期値は「０」である。メインＣＰＵは、送信済フラグに１がセットされている結果、ステップＳ１２を真と判定する。表示用ＣＰＵは、サブ制御装置３に対して送信するチェック中断コマンドをセットし（ステップＳ１７）、送信済フラグを０クリアし（ステップＳ１８）、ステップＳ１５に進み、タイマに入賞検出に関わる監視時間（例えば、５分）をセットし（ステップＳ１５）、今回の入賞チェック処理を抜けて図示しないメインルーチンに戻る。なお、ステップＳ１７にてセットされたチェック中断コマンドは、図示しないコマンド出力処理にてサブ制御装置３に対して送信される。
【００６０】
次周期以降の入賞チェック処理において、チェック中断コマンドを送信してから上記監視時間（５分）の間、入賞検出がなければ、メインＣＰＵは、ステップＳ１１を偽、ステップＳ１２を偽と判別する処理ルーチンを繰り返す。そして、監視時間（５分）が経過すると、ステップＳ１２にてタイマの値が０であることが検出され、ステップＳ１２を真と判定し、再度、サブ制御装置３に対して送信するチェック実行コマンドをセットし（ステップＳ１３）、送信済フラグに１（送信済）をセットし（ステップＳ１４）、ステップＳ１５に進み、タイマに入賞検出に関わる監視時間（例えば、５分）をセットし（ステップＳ１５）、今回の入賞チェック処理を抜けて図示しないメインルーチンに戻る。従って、チェック中断コマンドを送信してから上記監視時間（５分）の間に入賞検出がなければ、サブ制御装置３に対してチェック実行コマンドが送信される。
【００６１】
一方、次周期以降の入賞チェック処理において、チェック中断コマンドを送信してから上記監視時間（５分）の間に入賞検出がある場合、表示用ＣＰＵは、ステップＳ１１を真と判別し、送信済フラグが０クリアされている結果、ステップＳ１６を偽と判別し、ステップＳ１５に進み、新たに、タイマに入賞検出に関わる監視時間（例えば、５分）をセットし（ステップＳ１５）、今回の入賞チェック処理を抜けて図示しないメインルーチンに戻る。従って、上記監視時間（５分）の間に入賞検出がある毎に、上記監視時間（５分）がタイマに更新セットされることになるため、上記監視時間（５分）の間に入賞検出があり続ける限り、タイマがタイムアップすることはない。従って、チェック中断コマンドを送信してから上記監視時間（５分）の間に入賞検出があり続ける限り、サブ制御装置３に対してチェック実行コマンドが送信されることはない。
【００６２】
メイン制御装置２から送信されたチェック実行コマンド並びにチェック中断コマンドは、サブ制御装置３に一旦受信され、サブ制御装置３によって受信したコマンドが自己の行う制御に関係しないコマンドと判断され、このコマンドをそのまま表示制御装置４に送信する。
【００６３】
次に、サブ制御装置３を経由して送信されたチェック実行コマンド及びチェック中断コマンドに応じた表示制御装置４のＲＯＭのサムチェック処理について説明する。チェック実行コマンド及びチェック中断コマンドが表示制御装置４に送信されると、表示用ＣＰＵにＩＮＴ２割込が発生する。表示用ＣＰＵは、ＩＮＴ２割込処理に進み、コマンド受信処理にてコマンドを受信し（ステップＢ０７）、コマンド解析処理において受信したコマンドを解析し、解析結果に応じた各種フラグのセットを行い（ステップＢ０８）、メインルーチンに戻る（図５参照）。
【００６４】
図１０は、表示用ＣＰＵが実行するコマンド解析処理のサブルーチンの一部を示すフローチャートである。表示用ＣＰＵは、受信したコマンドを解析する中で、受信コマンドがチェック実行コマンドであるか否かを判別する（ステップＡ５１）。受信コマンドがチェック実行コマンドである場合、ＲＯＭのサムチェック処理に関する実行フラグＦ１に１をセットし（ステップＡ５２）、コマンド解析処理を抜ける。一方、受信コマンドがチェック実行コマンドでない場合、受信コマンドがチェック中断コマンドであるか否かを判別する（ステップＡ５３）。表示用ＣＰＵは、受信コマンドがチェック中断コマンドである場合、ＲＯＭのサムチェック処理に関する実行フラグＦ１を０クリアし（ステップＡ５４）、コマンド解析処理を抜ける。なお、受信コマンドがチェック実行コマンドでなく、チェック中断コマンドでもない場合には、ＲＯＭのサムチェック処理に関する実行フラグＦ１についての処理は行わないため、実行フラグＦ１の値は現在のままとなる。
【００６５】
図１１は、ＲＯＭの異常検知装置の第３実施形態における表示用ＣＰＵが実行する処理のメインルーチンを示すフローチャートである。第３実施形態のＲＯＭの異常検知装置の表示用ＣＰＵが実行する処理のメインルーチンが、第１実施形態のＲＯＭの異常検知装置の表示用ＣＰＵが実行する処理のメインルーチンと異なる点は、実行フラグＦ１のセット状態に応じてＲＯＭのサムチェック処理を行う点のみが異なり、他の点は、第１実施形態と同じである。
【００６６】
表示用ＣＰＵは、ステップＢ０２で割込フラグがセットされていないと判別すると、実行フラグＦ１がセットされているか否かを判別する（ステップＢ１０）。表示用ＣＰＵは、実行フラグＦ１がセットされている場合、ＲＯＭのサムチェック処理を行ってステップＢ０２に戻る一方、実行フラグＦ１がセットされていない場合、ＲＯＭのサムチェック処理を行わずにそのままステップＢ０２に戻る。なお、ＲＯＭのサムチェック処理自体は、図６に示す第１実施形態或いは図７乃至図８に示す第２実施形態の何れでもよい。
【００６７】
以上に述べたように、第３実施形態のＲＯＭの異常検知装置は、入賞検出が所定時間（一例として、５分）に亘ってないことを契機として、ＲＯＭのサムチェック処理を実行する。また、ＲＯＭのサムチェック処理の実行中、入賞検出が所定時間（一例として、５分）に１回でもあることを契機として、ＲＯＭのサムチェック処理の実行を中断する。さらに、入賞検出が所定時間（一例として、５分）に亘ってないことを契機として、ＲＯＭのサムチェック処理を実行する。なお、ＲＯＭのサムチェック処理の実行を中断していた場合には、ＲＯＭのサムチェック処理の実行再開となる。
【００６８】
表示用ＣＰＵにおいて、上記のような入賞検出が所定時間（一例として、５分）に亘ってない状態は、例えば、デモ画面のように、アニメーションによる動画は少なく静止画像を表示する状況である。このため、図１１のステップＢ０３のメイン処理における所要時間が短くなるため、他の遊技状況に比べてメインルーチンの残余時間が長くなる。従って、この残余時間中に行うＲＯＭのサムチェック処理の繰り返し回数が他の遊技状況に比べて増えるため、効率よくＲＯＭのサムチェック処理を行うことができる。
【００６９】
以上に述べた第３実施形態では、入賞検出が所定時間（一例として、５分）に亘ってないことを契機として、ＲＯＭのサムチェック処理を実行するようにしているが、ＲＯＭのサムチェック処理を実行する契機は、入賞検出に限られない。例えば、賞球制御基板に接続されると共に、実際に排出された賞球を検出する賞球検出器の検出状況を契機としてもよい。この場合、賞球制御装置（図１参照）５が賞球検出器の球検出を監視し、球検出が所定時間に亘ってないことを検出すると（タイマのタイムアップ）、表示制御装置４にチェック実行コマンドを送信し、表示制御装置４がこれを受けてＲＯＭのサムチェック処理を実行する構成とする。この構成によれば、メイン制御装置２が入賞検出を監視する第３実施形態のものに比べてメイン制御装置２の処理負担を軽減できる。
【００７０】
以上、本発明の実施形態について説明したが、ＲＯＭの異常を検知した場合のエラー報知について、重度な異常と軽度な異常とを区別して報知するようにしてもよい。例えば、第２実施形態で述べたように、特定のブロックで異常を検知した場合は、遊技者にも何らかの異常が生じたことが分かるように報知する。すなわち、異常を検知したブロック番号で、重度な異常か軽度な異常かを判別するようにする。軽度な異常の場合、遊技盤の専用のランプ等を点灯させる程度にし、できるだけ遊戯者に気づかれず、ホールの店員のみが気付く程度に報知することが望ましい。なお、店員が異常に気付いた場合、営業終了以降に制御装置の入れ替え等の処置をするようにすれば、遊技者の迷惑とはならない。また、重度な異常であった場合は、遊技者に分かるように、例えば、液晶表示画面の全面に異常報知画面を表示して報知する。なお、軽度な異常とは、例えば、背景の一部の色が意図しない色で表示されるような状態であって、要するに、遊技を行う上で支障のない状態を指すものである。一方、重度な異常とは、例えば、前述の特別図柄の色が、確率変動図柄、非確率変動図柄の区別なく同じ色となったり、背景の色と混同して特別図柄自体が識別し難くなるような状態であって、要するに、遊技の継続に支障が生じるような状態を指す。
【００７１】
【発明の効果】
請求項１に記載の構成によれば、制御装置は、電源投入時に実行する処理ルーチン以外の処理ルーチンにおいて、遊技機に配備されたＲＯＭの記憶内容のサムチェックを行って前記ＲＯＭの良／不良を判定する良否判定処理を繰り返すので、電源投入時以外の時、例えば、営業時間中に、ＲＯＭの内容に異常が発生した場合でも、ＲＯＭの内容の異常を検知することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るパチンコ遊技機に配備された制御系統の要部ブロック図
【図２】同上の実施形態の表示制御装置の構成を示すブロック図
【図３】本発明の第１実施形態に係る表示制御装置に配備された表示用ＣＰＵが実行する処理のメインルーチンを示すフローチャート
【図４】同上の第１実施形態に係る表示用ＣＰＵが、ＶＤＰから送信される１画像表示の完了信号によって発生するＩＮＴ１割込時に実行するＩＮＴ１割込処理のフローチャート
【図５】同上の表示用ＣＰＵが、サブ制御装置から各種コマンドの送信と共に送信されるＣＥ信号によって発生するＩＮＴ２割込時に実行するＩＮＴ２割込処理のフローチャート
【図６】同上の表示用ＣＰＵが実行する第１実施形態のＲＯＭのサムチェック処理のサブルーチンを示すフローチャート
【図７】表示用ＣＰＵが実行する第２実施形態のＲＯＭのサムチェック処理のサブルーチンを示すフローチャート
【図８】図７のフローチャートのつづき
【図９】本発明の第３実施形態に係るメイン制御装置に配備されたＣＰＵ（が実行する入賞チェック処理のサブルーチンを示すフローチャート
【図１０】第３実施形態に係る表示用ＣＰＵが実行するコマンド解析処理のサブルーチンの一部を示すフローチャート
【図１１】第３実施形態における表示用ＣＰＵが実行する処理のメインルーチンを示すフローチャート
【図１２】キャラクタＲＯＭの内容について、アドレス毎のブロック分けと各ブロック毎のサム値の一例を模式的に示す図
【符号の説明】
１  電源装置
２  メイン制御装置
３  サブ制御装置
４  表示制御装置
５  賞球制御装置
６  発射制御装置
７  液晶表示装置
８  払出モータ
９  発射モータ
１０  大入賞口ソレノイド
１１  ランプ
１２  スピーカ
１３  タッチセンサ
１４  入賞検出器
１５  表示用ＣＰＵ
１６  制御ＲＯＭ
１７  キャラクタＲＯＭ
１８  ＶＲＡＭ
１９  カラーパレットＲＡＭ
２０  ビデオ・ディスプレイ・プロセッサ（ＶＤＰ）
２１  Ｄ／Ａコンバータ
２２  液晶表示器
２３  ＬＣＤドライバ回路
【図１】
2004154421.tif 000003
【図２】
2004154421.tif 000004
【図３】
2004154421.tif 000005
【図４】
2004154421.tif 000006
【図５】
2004154421.tif 000007
【図６】
2004154421.tif 000008
【図７】
2004154421.tif 000009
【図８】
2004154421.tif 000010
【図９】
2004154421.tif 000011
【図１０】
2004154421.tif 000012
【図１１】
2004154421.tif 000013
【図１２】
2004154421.tif 000014