(57)【要約】【課題】キャパシタの容量を確保すると共に、他の箇所に形成されるコンタクト部を容易に、かつ信頼性を確保することができる半導体装置を得ることを目的とする。【解決手段】第１の層間絶縁膜８に貫通して形成された下部電極コンタクトプラグ９と、第１の層間絶縁膜８上に形成された第２の層間絶縁膜３６と、第２の層間絶縁膜３６を貫通して下部電極コンタクトプラグ９上に至るキャパシタ開口部３７に形成された下部電極３８、誘電体膜３９、上部電極４３にて成るキャパシタ部４４とを備えた半導体装置において、第２の層間絶縁膜３６が複数層の絶縁膜３０、３５にて形成され、第２の層間絶縁膜３６上面より下層の第１の絶縁膜３０上に、第１の絶縁膜３０を貫通するコンタクトホールに埋め込まれたコンタクトプラグ３３を有するアルミニウムを含む膜にて成る配線膜３４を形成するものである。【選択図】　　　　図１
2004095721.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の層間絶縁膜と、上記第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、上記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、上記第２の層間絶縁膜を貫通して上記下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、上記下部電極は第１のチタン膜／チタンナイトライド膜にて成り、上記誘電体膜はシリコン酸窒化膜にて成り、上記上部電極は上記誘電体膜上に積層された第２のチタン膜／チタンナイトライド膜、上記第２のチタン膜／チタンナイトライド膜上で上記キャパシタ開口部を埋め込むタングステンプラグ、および上記タングステンプラグ上に形成されたアルミニウムを含む膜／チタン膜／チタンナイトライド膜にて成ることを特徴とする半導体装置。
【請求項２】
半導体基板上に形成された第１の層間絶縁膜と、上記第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、上記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、上記第２の層間絶縁膜を貫通して上記下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、上記第２の層間絶縁膜が複数層の絶縁膜にて形成され、上記第２の層間絶縁膜上面より下層の上記いずれかの絶縁膜上に、上記いずれかの絶縁膜を含む下層の上記絶縁膜を貫通するコンタクトホールに埋め込まれたコンタクトプラグを有するアルミニウムを含む膜にて成る配線膜が形成されたことを特徴とする半導体装置。
【請求項３】
半導体基板上に形成された第１の層間絶縁膜と、上記第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、上記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、上記第２の層間絶縁膜を貫通して上記下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、上記下部電極は第１のチタン膜／チタンナイトライド膜にて成り、上記誘電体膜はシリコン酸窒化膜にて成り、上記上部電極は上記誘電体膜上に積層された第２のチタン膜／チタンナイトライド膜、上記第２のチタン膜／チタンナイトライド膜上で上記キャパシタ開口部を埋め込むタングステンプラグ、および上記タングステンプラグ上に形成されたアルミニウムを含む膜／チタン膜／チタンナイトライド膜にて成り、上記第２の層間絶縁膜が複数層の絶縁膜にて形成され、上記第２の層間絶縁膜上面より下層の上記いずれかの絶縁膜上に、上記いずれかの絶縁膜を含む下層の上記絶縁膜を貫通するコンタクトホールに埋め込まれたコンタクトプラグを有するアルミニウムを含む膜にて成る配線膜を形成することを特徴とする半導体装置。
【請求項４】
上記第１の層間絶縁膜を貫通して形成される下層コンタクトプラグを有する下層配線膜を上記第１の層間絶縁膜上に備え、上記下層配線膜と上記配線膜とは上記コンタクトプラグにて接続されていることを特徴とする請求項２または請求項３に記載の半導体装置。
【請求項５】
上記第２の層間絶縁膜に上記配線膜上に至る上層コンタクトホールに埋め込まれた上層コンタクトプラグを有する上層配線膜を備えたことを特徴とする請求項２ないし請求項４のいずれかに記載の半導体装置。
【請求項６】
上記下部電極コンタクトプラグは、上記第１の層間絶縁膜上に形成された導電膜を有することを特徴とする請求項１ないし請求項５のいずれかに記載の半導体装置。
【請求項７】
半導体基板上の第１の層間絶縁膜を貫通して下部電極コンタクトプラグを形成する工程と、上記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、上記第２の層間絶縁膜を貫通して上記下部電極コンタクトプラグ上に至るキャパシタ開口部を形成する工程と、上記キャパシタ開口部に第１のチタン膜／チタンナイトライド膜にて成る下部電極を形成する工程と、上記下部電極上にシリコン酸窒化膜にて成る誘電体膜を形成する工程と、上記第２の層間絶縁膜を貫通するコンタクトホールを形成する工程と、上記キャパシタ開口部の上記誘電体膜上および上記コンタクトホールを埋め込むタングステンプラグを形成する工程と、上記タングステンプラグ上にアルミニウムを含む膜／チタン膜／チタンナイトライド膜にて成る導電膜を形成してパターニングし、上記タングステンプラグと上記導電膜とにて成る上部電極と、上記タングステンプラグと上記導電膜にて成る配線膜とを形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＤＲＡＭ部およびＤＲＡＭ部混載デバイスなどにおけるコンケーブ構造のキャパシタを有する半導体装置に関し、特にキャパシタの容量を確保するとともに、キャパシタ形成部以外の箇所に形成されるコンタクト部の形成を容易行うことができるものである。
【０００２】
【従来の技術】
ＤＲＡＭ部およびＤＲＡＭ部とＬｏｇｉｃ部を１チップ内に混載しているデバイス（以下、ｅＲＡＭと称す）では、通常電荷を蓄積するためのキャパシタが存在する。このキャパシタの形成方法は様々あるが、その中にコンケーブ構造といわれるキャパシタがある。従来のコンケーブ構造のキャパシタを有するＤＲＡＭ部およびＬｏｇｉｃ部の形成方法を図１１ないし図１４に基づいて説明する。各図面上、左側がＤＲＡＭ部を示し、右側がＬｏｇｉｃ部を示すものとする。
【０００３】
まず、半導体基板１上に分離領域２および活性領域３をそれぞれ形成する（図１１（ａ））。次に、ゲート酸化膜形成後、Ｐドープされたアモルファスシリコン膜などゲート電極材料をデポした後、パターニングしてゲート電極４を形成する（図１１（ｂ））。次に、イオン注入によりソース・ドレイン領域５を形成する（図１１（ｃ））。次に、シリコン酸化膜を積層して下層層間絶縁膜６を形成する。次に、下層層間絶縁膜６にビットラインコンタクトホールを形成し、ドープトアモルファスシリコン膜を積層後、パターニングしてビットライン７を形成する（図１１（ｄ））。
【０００４】
次に、第１の層間絶縁膜８を積層し、パターニングにより半導体基板１のソース・ドレイン領域５上に至る下部電極コンタクトホールを、第１の層間絶縁膜８および下層層間絶縁膜６をエッチングして形成する。次に、ドープトアモルファスシリコン膜を積層後、エッチバックにより下部電極コンタクトホール内に埋め込まれた下部電極コンタクトプラグ９を形成する（図１２（ａ））。次に、シリコン窒化膜にて成るストッパ膜１０およびシリコン酸化膜にて成る第２の層間絶縁膜１１を積層する。
【０００５】
次に、パターニングによりキャパシタ形成部分の第２の層間絶縁膜１１およびストッパ膜１０をエッチングして開口し、キャパシタ開口部を形成する。このエッチング時において、ストッパ膜１０がエッチングストッパとして機能している。その後、ドープトアモルファスシリコン膜を積層し、レジストを埋め込み、エッチバックを行って下部電極１２を形成する（図１２（ｂ））。
【０００６】
次に、シリコン酸化膜・シリコン窒化膜をデポし、さらに再酸化を行う。次に、ドープトアモルファスシリコン膜を積層する。次に、シリコン酸化膜・シリコン窒化膜およびドープドアモルファスシリコン膜をパターニングすることにより、誘電体膜１３および上部電極１４を形成し、下部電極１２、誘電体膜１３および上部電極１４から成るキャパシタ部１５が形成される（図１２（ｃ））。
【０００７】
次に、シリコン酸化膜などを積層し第３の層間絶縁膜１６を形成する。次に、パターニングにより半導体基板１上のソース・ドレイン領域５上に至るコンタクトホール１７を、第３の層間絶縁膜１６、第２の層間絶縁膜１１、ストッパ膜１０、第１の層間絶縁膜８および下層層間絶縁膜６をエッチングして貫通し形成する（図１３（ａ））。次に、コンタクトホール１７内壁上にチタン膜／チタンナイトライド膜１８をスパッタ法により形成する。次に、コンタクトホール１７を埋め込むようにタングステン膜を積層し、エッチバックを行いコンタクトホール１７内にタングステンプラグ１９を形成する。
【０００８】
次に、アルミ膜／チタン膜／チタンナイトライド膜を順次積層してパターニングを行い、配線膜２０を形成する（図１３（ｂ））。次に、シリコン酸化膜を積層し上層層間絶縁膜２４を形成する。次に、パターニングして配線膜２０上に至る上層コンタクトホールを形成する。次に、上層コンタクトホール上にチタン膜／チタンナイトライド膜２１をスパッタ法により形成する。次に、コンタクトホールを埋め込むようにタングステン膜を積層し、エッチバックを行いコンタクトホール内にタングステンプラグ２２を形成する。次に、アルミ膜／チタン膜／チタンナイトライド膜を積層してパターニングを行い、上層配線膜２３を形成する（図１４）。
【０００９】
【発明が解決しようとする課題】
従来の半導体装置は上記のように形成され、キャパシタの容量を確保するためには下部電極の高さを高くする必要がある。現在の集積率ではこの高さが２μｍ程度必要となっている。今後、さらに微細化が進み、キャパシタ開口部の径が小さくなると、従来のからのキャパシタ容量を確保するためには、下部電極の高さは現在以上に高くしなければならない。
【００１０】
例えば、キャパタ開口部の径が半分に縮小された場合には、キャパシタ開口部の高さを４倍にする必要がある。このためＬｏｇｉｃ部に形成されるコンタクトホールの深さはさらに深くなり、このコンタクトホールの形成がより困難になるという問題点があった。
【００１１】
また、アルミ膜（”アルミ膜”とは、アルミニウムを含有する膜を指し、銅など他の金属などを含有するものも含むものである。上記および以下においても同様であるため、その説明は適宜省略する）にて成る配線膜を形成した後には、このアルミ膜の信頼性確保から、熱処理が４００℃程度までが限度となる。
【００１２】
しかし、これまでのアモルファスシリコン膜を用いたキャパシタ形成方法では、約６３０℃程度の熱処理が必要となり、アルミ膜形成後に、キャパシタを形成した場合には、アルミ膜の信頼性を確保することが困難であった。また、アルミ膜のかわりにタングステン膜のように耐熱性に優れた膜を用いる方法も考えられるが、アルミ膜に比較すると電気抵抗が高く配線として利用することは不向きであるという問題点があった。
【００１３】
この発明は、上記のような問題点を解消するためになされたもので、キャパシタの容量を確保すると共に、他の箇所に形成されるコンタクト部を容易に形成でき、かつ信頼性を確保することができる半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係る請求項１の半導体装置は、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、第１の層間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜を貫通して下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、下部電極は第１のチタン膜／チタンナイトライド膜にて成り、誘電体膜はシリコン酸窒化膜にて成り、上部電極は誘電体膜上に積層された第２のチタン膜／チタンナイトライド膜、第２のチタン膜／チタンナイトライド膜上でキャパシタ開口部を埋め込むタングステンプラグ、およびタングステンプラグ上に形成されたアルミニウムを含む膜／チタン膜／チタンナイトライド膜にて成るものである。
【００１５】
また、この発明に係る請求項２の半導体装置は、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、第１の層間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜を貫通して下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、第２の層間絶縁膜が複数層の絶縁膜にて形成され、第２の層間絶縁膜上面より下層のいずれかの絶縁膜上に、いずれかの絶縁膜を含む下層の絶縁膜を貫通するコンタクトホールに埋め込まれたコンタクトプラグを有するアルミニウムを含む膜にて成る配線膜が形成されたものである。
【００１６】
また、この発明に係る請求項３の半導体装置は、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、第１の層間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜を貫通して下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、下部電極は第１のチタン膜／チタンナイトライド膜にて成り、誘電体膜はシリコン酸窒化膜にて成り、上部電極は誘電体膜上に積層された第２のチタン膜／チタンナイトライド膜、第２のチタン膜／チタンナイトライド膜上でキャパシタ開口部を埋め込むタングステンプラグ、およびタングステンプラグ上に形成されたアルミニウムを含む膜／チタン膜／チタンナイトライド膜にて成り、第２の層間絶縁膜が複数層の絶縁膜にて形成され、第２の層間絶縁膜上面より下層のいずれかの絶縁膜上に、いずれかの絶縁膜を含む下層の絶縁膜を貫通するコンタクトホールに埋め込まれたコンタクトプラグを有するアルミニウムを含む膜にて成る配線膜を形成するものである。
【００１７】
また、この発明に係る請求項４の半導体装置は、請求項２または請求項３において、第１の層間絶縁膜を貫通して形成される下層コンタクトプラグを有する下層配線膜を第１の層間絶縁膜上に備え、下層配線膜と配線膜とはコンタクトプラグにて接続されているものである。
【００１８】
また、この発明に係る請求項５の半導体装置は、請求項２ないし請求項４のいずれかにおいて、第２の層間絶縁膜に配線膜上に至る上層コンタクトホールに埋め込まれた上層コンタクトプラグを有する上層配線膜を備えたものである。
【００１９】
また、この発明に係る請求項６の半導体装置は、請求項１ないし請求項５のいずれかにおいて、下部電極コンタクトプラグは、第１の層間絶縁膜上に形成された導電膜を有するものである。
【００２０】
また、この発明に係る請求項７の半導体装置の製造方法は、半導体基板上の第１の層間絶縁膜を貫通して下部電極コンタクトプラグを形成し、第１の層間絶縁膜上に第２の層間絶縁膜を形成し、第２の層間絶縁膜を貫通して下部電極コンタクトプラグ上に至るキャパシタ開口部を形成し、キャパシタ開口部に第１のチタン膜／チタンナイトライド膜にて成る下部電極を形成し、下部電極上にシリコン酸窒化膜にて成る誘電体膜を形成し、第２の層間絶縁膜を貫通するコンタクトホールを形成し、キャパシタ開口部の誘電体膜上およびコンタクトホールを埋め込むタングステンプラグを形成し、タングステンプラグ上にアルミニウムを含む膜／チタン膜／チタンナイトライド膜にて成る導電膜を形成してパターニングし、タングステンプラグと導電膜とにて成る上部電極と、タングステンプラグと導電膜にて成る配線膜とを形成するものである。
【００２１】
【発明の実施の形態】
実施の形態１．
図１ないし図４はこの発明の実施の形態１である半導体装置の製造方法を示す断面図である。図に基づいて実施の形態１の半導体装置の製造方法について説明する。各図面上、左側がＤＲＡＭ部を示し、右側がＬｏｇｉｃ部を示すものとする。まず、従来の場合と同様に、半導体基板１上に分離領域２および活性領域３をそれぞれ形成する（図１（ａ））。次に、ゲート酸化膜形成後、Ｐドープされたアモルファスシリコン膜などゲート電極材料をデポした後、パターニングしてゲート電極４を形成する（図１（ｂ））。次に、イオン注入によりソース・ドレイン領域５を形成する（図１（ｃ））。
【００２２】
次に、シリコン酸化膜を積層して下層層間絶縁膜６を形成する。次に、下層層間絶縁膜６にビットラインコンタクトホールを形成し、ドープトアモルファスシリコン膜を積層後、パターニングしてビットライン７を形成する（図１（ｄ））。次に、第１の層間絶縁膜８を積層し、パターニングにより下部電極コンタクトホールを形成し、ドープトアモルファスシリコン膜を積層後、エッチバックにより下部電極コンタクトホール内に下部電極コンタクトプラグ９を形成する（図２（ａ））。
【００２３】
次に、シリコン窒化膜にて成るストッパ膜１０およびシリコン酸化膜にて成る第２の層間絶縁膜としての第１の絶縁膜３０を積層する。次に、パターニングを行い、Ｌｏｇｉｃ部において半導体基板１のソース・ドレイン領域５上に至るコンタクトホール３１を、第１の絶縁膜３０、ストッパ膜１０、第１の層間絶縁膜８および下層層間絶縁膜６のエッチングを行い形成する（図２（ｂ））。次に、チタン膜／チタンナイトライド膜３２をスパッタ法により形成する。次に、コンタクトホール３１を埋め込むようにタングステン膜を積層し、エッチバックを行いコンタクトホール３０内にタングステンプラグにて成るコンタクトプラグ３３を形成する。
【００２４】
次に、アルミ膜／チタン膜／チタンナイトライド膜を積層してパターニングを行い、アルミニウムを含む膜にてなる配線膜３４を形成する（図２（ｃ））。次に、シリコン酸化膜などを積層して第２の絶縁膜３５を形成する。そして、この第２の絶縁膜３５と先に形成した第１の絶縁膜３０とにて第２の層間絶縁膜３６が形成される。次に、パターニングによりキャパシタ形成部分にキャパシタ開口部３７を形成する（図３（ａ））。
【００２５】
次に、第１のチタン膜／チタンナイトライド膜３８を積層し、パターニングを行い下部電極３８として形成する。次に、シリコン酸窒化膜を約４００℃で積層し誘電体膜３９を形成する。次に、第２のチタン膜／チタンナイトライド膜４０を積層する。次に、キャパシタ開口部３７内の第２のチタン膜／チタンナイトライド膜４０上にタングステンプラグ４１を形成する。次に、アルミ膜／チタン膜／チタンナイトライド膜４２を積層し、パターニングを行ない下部電極３８、誘電体膜３９および上部電極４３を形成しキャパシタ部４４を形成する（図３（ｂ））。
【００２６】
次に、シリコン酸化膜を積層し上層層間絶縁膜４５を形成する。次に、パターニングして配線膜３４上に至る上層コンタクトホール４６を、上層層間絶縁膜４５および第２の層間絶縁膜３６をエッチングして形成する。次にチタン膜／チタンナイトライド膜４０をスパッタ法により形成する。次に、上層コンタクトホール４６を埋め込むようにタングステン膜を積層し、エッチバックを行い上層コンタクトホール内に上層コンタクトプラグ４８を形成する。次に、アルミ膜／チタン膜／チタンナイトライド膜を積層してパターニングを行い、上層配線膜４９を形成する（図４）。
【００２７】
上記のように構成された実施の形態１の半導体装置は、アルミニウムを含む膜にて成る配線膜を、複数層の絶縁膜にて成る第２の層間絶縁膜３６の第１の絶縁膜３０上に形成した後に、コンケーブ型のキャパシタ部４４を形成している。このため、Ｌｏｇｉｃ部における上層配線膜４９のコンタクトが配線膜３４までと浅くなり、容易に形成することができる。また、このことによりコンケーブ型のキャパシタ部の高さを低く形成する必要がないため、キャパシタ容量を低下することなく形成することができる。
【００２８】
また、コンケーブ型のキャパシタ部４４の下部電極、誘電体膜および上部電極はドープアモルファスシリコン膜と異なり４００℃以上の熱工程を必要としないため、キャパシタ部４４より前工程にて形成されるアルミニウムを含む膜にてなる配線膜３４の信頼性を低下させることなく形成することができる。
【００２９】
実施の形態２．
図５ないし図７はこの発明の実施の形態２である半導体装置の製造方法を示す断面図である。図に基づいて実施の形態２の半導体装置の製造方法について説明する。各図面上、左側がＤＲＡＭ部を示し、右側がＬｏｇｉｃ部を示すものとする。まず、上記実施の形態１と同様の工程を経て、半導体基板１上に分離領域２、活性領域３、ゲート電極４、ソース・ドレイン領域５を形成する。
【００３０】
次に、下層層間絶縁膜６を形成して、ビットライン７を形成する。次に、第１の層間絶縁膜８を積層し、パターニングにより下部電極コンタクトホールを形成し、下部電極コンタクトプラグ９を形成する。次に、ストッパ膜１０および第２の層間絶縁膜としての第１の絶縁膜３０を積層する。次に、パターニングを行い、Ｌｏｇｉｃ部において半導体基板１のソース・ドレイン領域５上に至るコンタクトホール３１を形成し、チタン膜／チタンナイトライド膜３２およびコンタクトプラグ３３を形成する。
【００３１】
次に、アルミ膜／チタン膜／チタンナイトライド膜を積層してパターニングを行い、アルミニウムを含む膜にてなる配線膜３４を形成する。次に、シリコン酸化膜などを積層して第２の絶縁膜３５を形成する。そして、この第２の絶縁膜３５と先に形成した第１の絶縁膜３０とにて第２の層間絶縁膜３６が形成される。次に、パターニングによりキャパシタ形成部分にキャパシタ開口部３７を形成する（図５（ａ））。
【００３２】
次に、第１のチタン膜／チタンナイトライド膜３８を積層し、パターニングを行い下部電極３８として形成する。次に、シリコン酸窒化膜を約４００℃で積層しパターニングして、誘電体膜３９を形成する（図５（ｂ））。次に、パターニングされたレジスト膜５０を形成する。次に、配線膜３４上に至る上層コンタクトホール５１を、第２の層間絶縁膜３６をエッチングして形成する（図６（ａ））。
【００３３】
次に、レジスト膜５０を除去して、第２のチタン膜／チタンナイトライド膜４０を積層する。この時、上層コンタクトホール５１内壁上にも第２のチタン膜／チタンナイトライド膜４０が積層されることと成る。次に、キャパシタ開口部３７および上層コンタクトホール５１内の第２のチタン膜／チタンナイトライド膜４０上にタングステンプラグ４１および上層コンタクトプラグ５２をそれぞれ形成する。
【００３４】
次に、アルミ膜／チタン膜／チタンナイトライド膜４２を積層し、パターニングを行ない下部電極３８、誘電体膜３９および上部電極４３を形成しキャパシタ部４４を形成する。このとき同時に、アルミ膜／チタン膜／チタンナイトライド膜４２から成る上層配線膜５３も形成する（図６（ｂ））。
【００３５】
次に、シリコン酸化膜を積層し第３の層間絶縁膜５４を形成する。次に、パターニングして上層配線膜５３上に至る第３のコンタクトホール５５を、第３の層間絶縁膜５４をエッチングして形成する。次にチタン膜／チタンナイトライド膜５６をスパッタ法により形成する。次に、第３のコンタクトホール５５を埋め込むようにタングステン膜を積層し、エッチバックを行い第３のコンタクトホール内に第３のコンタクトプラグ５７を形成する。次に、アルミ膜／チタン膜／チタンナイトライド膜を積層してパターニングを行い、第３の配線膜５８を形成する（図７）。
【００３６】
上記のように構成された実施の形態２の半導体装置は、上層配線膜５３をキャパシタ部４４の上部電極４３と同時に形成したので、キャパシタ部より上部からのコンタクトがより一層浅くなりより一層容易に形成することができる。
【００３７】
実施の形態３．
図８ないし図１０はこの発明の実施の形態３である半導体装置の製造方法を示す断面図である。図に基づいて実施の形態３の半導体装置の製造方法について説明する。各図面上、左側がＤＲＡＭ部を示し、右側がＬｏｇｉｃ部を示すものとする。まず、上記各実施の形態と同様の工程を経て、半導体基板１上に分離領域２、活性領域３、ゲート電極４、ソース・ドレイン領域５を形成する。
【００３８】
次に、下層層間絶縁膜６を形成して、ビットライン７を形成する。次に、第１の層間絶縁膜８を積層し、パターニングにより下部電極コンタクトホール６０を形成するとともに、Ｌｏｇｉｃ部にはソース・ドレイン領域５上に至る下層コンタクトホール６１を形成する（図８（ａ））。次に、チタン膜／チタンナイトライド膜６２をスパッタ法により形成する。次に、各コンタクトホール６０、６１を埋め込むようにタングステン膜を積層し、エッチバックを行い各コンタクトホール６０、６１内におよび下層電極コンタクトプラグ６３、下層コンタクトプラグ６４をそれぞれ形成する。
【００３９】
次に、アルミ膜／チタン膜／チタンナイトライド膜を積層してパターニングを行い、アルミニウムを含む膜にてなる導電膜６５および下層配線膜６６を形成する。（図８（ｂ））。次に、第２の層間絶縁膜としての第１の絶縁膜３０を積層する。次に、パターニングを行い、Ｌｏｇｉｃ部において下層配線膜６６上に至るコンタクトホール３１を形成し、チタン膜／チタンナイトライド膜３２およびコンタクトプラグ３３を形成する。
【００４０】
次に、アルミ膜／チタン膜／チタンナイトライド膜を積層してパターニングを行い、アルミニウムを含む膜にてなる配線膜３４を形成する。次に、シリコン酸化膜などを積層して第２の絶縁膜３５を形成する。そして、この第２の絶縁膜３５と先に形成した第１の絶縁膜３０とにて第２の層間絶縁膜３６が形成される。次に、パターニングによりキャパシタ形成部分にキャパシタ開口部６７を形成する（図９（ａ））。このときキャパシタ開口部６７は、下部電極コンタクトプラグ６３の導電膜６５上に至るように形成されているため、導電膜６５がキャパシタ開口部６７形成時のエッチングストッパとして機能する。
【００４１】
次に、上記各実施の形態と同様の工程を行い、第１のチタン膜／チタンナイトライド膜３８を積層し、パターニングを行い下部電極３８として形成する。次に、シリコン酸窒化膜を約４００℃で積層しパターニングして、誘電体膜３９を形成する。次に、第２のチタン膜／チタンナイトライド膜４０を積層する。次に、キャパシタ開口部３７内の第２のチタン膜／チタンナイトライド膜４０上にタングステンプラグ４１を形成する。次に、アルミ膜／チタン膜／チタンナイトライド膜４２を積層し、パターニングを行ない下部電極３８、誘電体膜３９および上部電極４３を形成しキャパシタ部４４を形成する（図９（ｂ））。
【００４２】
次に、シリコン酸化膜を積層し上層層間絶縁膜４５を形成する。次に、パターニングして配線膜３４上に至る上層コンタクトホール４６を、上層層間絶縁膜４５および第２の層間絶縁膜３６をエッチングして形成する。次にチタン膜／チタンナイトライド膜４０をスパッタ法により形成する。次に、上層コンタクトホール４６を埋め込むようにタングステン膜を積層し、エッチバックを行い上層コンタクトホール４６内に上層コンタクトプラグ４８を形成する。次に、アルミ膜／チタン膜／チタンナイトライド膜を積層してパターニングを行い、上層配線膜４９を形成する（図１０）。
【００４３】
上記のように構成された実施の形態３の半導体装置は、下部電極コンタクトプラグに導電膜を備え、キャパシタ開口部をその導電膜の上部に形成されるため、導電膜がキャパシタ開口部形成時におけるエッチングストッパして機能し、エッチングストッパを設ける必要がなく行うことができる。
【００４４】
尚、上記各実施の形態においては、第２の層間絶縁膜を２層の絶縁膜にて形成する例を示したが、これに限られることはなく、３層以上の絶縁膜にて形成することも考えられる。その場合、各層上に配線膜を備えるようにすれば、コンタクトの深さが浅く形成できるため、容易に形成することができることは言うまでもない。
【００４５】
【発明の効果】
以上のように、この発明の請求項１によれば、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、第１の層間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜を貫通して下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、下部電極は第１のチタン膜／チタンナイトライド膜にて成り、誘電体膜はシリコン酸窒化膜にて成り、上部電極は誘電体膜上に積層された第２のチタン膜／チタンナイトライド膜、第２のチタン膜／チタンナイトライド膜上でキャパシタ開口部を埋め込むタングステンプラグ、およびタングステンプラグ上に形成されたアルミニウムを含む膜／チタン膜／チタンナイトライド膜にて成るので、キャパシタ部形成前に融点の低い導電膜の形成が可能となる半導体装置を提供することができるものである。
【００４６】
また、この発明の請求項２によれば、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、第１の層間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜を貫通して下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、第２の層間絶縁膜が複数層の絶縁膜にて形成され、第２の層間絶縁膜上面より下層のいずれかの絶縁膜上に、いずれかの絶縁膜を含む下層の絶縁膜を貫通するコンタクトホールに埋め込まれたコンタクトプラグを有するアルミニウムを含む膜にて成る配線膜が形成されるので、配線膜上へのコンタクトを容易に形成することができる半導体装置を提供することができるものである。
【００４７】
また、この発明の請求項３によれば、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、第１の層間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜を貫通して下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、下部電極は第１のチタン膜／チタンナイトライド膜にて成り、誘電体膜はシリコン酸窒化膜にて成り、上部電極は誘電体膜上に積層された第２のチタン膜／チタンナイトライド膜、第２のチタン膜／チタンナイトライド膜上でキャパシタ開口部を埋め込むタングステンプラグ、およびタングステンプラグ上に形成されたアルミニウムを含む膜／チタン膜／チタンナイトライド膜にて成り、第２の層間絶縁膜が複数層の絶縁膜にて形成され、第２の層間絶縁膜上面より下層のいずれかの絶縁膜上に、いずれかの絶縁膜を含む下層の絶縁膜を貫通するコンタクトホールに埋め込まれたコンタクトプラグを有するアルミニウムを含む膜にて成る配線膜を形成するので、アルミニウムを含む膜にて成る配線膜の信頼性を低下することなく、かつ、配線膜へのコンタクトを容易に形成することができる半導体装置を提供することができるものである。
【００４８】
また、この発明の請求項４によれば、請求項２または請求項３において、第１の層間絶縁膜を貫通して形成される下層コンタクトプラグを有する下層配線膜を第１の層間絶縁膜上に備え、下層配線膜と配線膜とはコンタクトプラグにて接続されているので、下層配線膜と配線膜との接続が容易となる半導体装置を提供することができるものである。
【００４９】
また、この発明の請求項５によれば、請求項２ないし請求項４のいずれかにおいて、第２の層間絶縁膜に配線膜上に至る上層コンタクトホールに埋め込まれた上層コンタクトプラグを有する上層配線膜を備えたので、上層配線膜と配線膜との接続が容易となる半導体装置を提供することができるものである。
【００５０】
また、この発明の請求項６によれば、請求項１ないし請求項５のいずれかにおいて、下部電極コンタクトプラグは、第１の層間絶縁膜上に形成された導電膜を有するので、キャパシタ開口部の形成時に導電膜をストッパして機能させることができる半導体装置を提供することができるものである。
【００５１】
また、この発明の請求項７によれば、半導体基板上の第１の層間絶縁膜を貫通して下部電極コンタクトプラグを形成し、第１の層間絶縁膜上に第２の層間絶縁膜を形成し、第２の層間絶縁膜を貫通して下部電極コンタクトプラグ上に至るキャパシタ開口部を形成し、キャパシタ開口部に第１のチタン膜／チタンナイトライド膜にて成る下部電極を形成し、下部電極上にシリコン酸窒化膜にて成る誘電体膜を形成し、第２の層間絶縁膜を貫通するコンタクトホールを形成し、キャパシタ開口部の誘電体膜上およびコンタクトホールを埋め込むタングステンプラグを形成し、タングステンプラグ上にアルミニウムを含む膜／チタン膜／チタンナイトライド膜にて成る導電膜を形成してパターニングし、タングステンプラグと導電膜とにて成る上部電極と、タングステンプラグと導電膜にて成る配線膜とを形成するので、上部電極と配線膜とを同時に形成することできる半導体装置を提供することができるものである。
【図面の簡単な説明】
【図１】この発明の実施の形態１の半導体装置の製造方法を示す断面図である。
【図２】この発明の実施の形態１の半導体装置の製造方法を示す断面図である。
【図３】この発明の実施の形態１の半導体装置の製造方法を示す断面図である。
【図４】この発明の実施の形態１の半導体装置の製造方法を示す断面図である。
【図５】この発明の実施の形態２の半導体装置の製造方法を示す断面図である。
【図６】この発明の実施の形態２の半導体装置の製造方法を示す断面図である。
【図７】この発明の実施の形態２の半導体装置の製造方法を示す断面図である。
【図８】この発明の実施の形態３の半導体装置の製造方法を示す断面図である。
【図９】この発明の実施の形態３の半導体装置の製造方法を示す断面図である。
【図１０】この発明の実施の形態３の半導体装置の製造方法を示す断面図である。
【図１１】従来の半導体装置の製造方法を示す断面図である。
【図１２】従来の半導体装置の製造方法を示す断面図である。
【図１３】従来の半導体装置の製造方法を示す断面図である。
【図１４】従来の半導体装置の製造方法を示す断面図である。
【符号の説明】
１　半導体基板、８　第１の層間絶縁膜、
９，６３　下部電極コンタクトプラグ、３０　第１の絶縁膜、
３１　コンタクトホール、３３　コンタクトプラグ、３４　配線膜、
３５　第２の絶縁膜、３６　第２の層間絶縁膜、
３７，６７　キャパシタ開口部、
３８　第１のチタン膜／チタンナイトライド膜（下部電極）、
３９　誘電体膜、４０　第２のチタン膜／チタンナイトライド膜、
４１　タングステンプラグ、
４２　アルミ膜／チタン膜／チタンナイトライド膜、４３　上部電極、
４４　キャパシタ部、４５　上層層間絶縁膜、
４６，５１　上層コンタクトホール、４８，５２　上層コンタクトプラグ、
４９，５３　上層配線膜、５０　レジスト膜、６１　下層コンタクトホール、
６４　下層コンタクトプラグ、６５　導電膜、６６　下層配線膜。
【図１】
2004095721.tif 000003
【図２】
2004095721.tif 000004
【図３】
2004095721.tif 000005
【図４】
2004095721.tif 000006
【図５】
2004095721.tif 000007
【図６】
2004095721.tif 000008
【図７】
2004095721.tif 000009
【図８】
2004095721.tif 000010
【図９】
2004095721.tif 000011
【図１０】
2004095721.tif 000012
【図１１】
2004095721.tif 000013
【図１２】
2004095721.tif 000014
【図１３】
2004095721.tif 000015
【図１４】
2004095721.tif 000016