(57)【要約】【課題】  絶縁基板上での集積回路の作製において、界面の汚染を防ぎ、また、得られる集積回路の信頼性を高め、歩留りの向上を目的とする。【解決手段】  ガラス基板に接して窒化珪素膜を成膜し、前記窒化珪素膜に接して第１の酸化珪素膜を成膜し、前記酸化珪素膜に接して珪素膜を成膜し、前記珪素膜を結晶化し、前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜し、前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の成膜は、前記ガラス基板を大気に触れさせることなく連続して行われる。また、これら３つの膜の成膜は共に原料ガスにシランを用いたＣＶＤ法により成膜される。【選択図】  図１０
2004336068.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜することを含み、
前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の成膜は、前記ガラス基板を大気に触れさせることなく連続して行われることを特徴とする半導体集積回路の作製方法。
【請求項２】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜することを含み、
前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の成膜は、前記ガラス基板を大気に触れさせることなく連続して行われ、共に原料ガスとしてシランが用いられることを特徴とする半導体集積回路の作製方法。
【請求項３】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して塩素又は弗素を取り込ませつつ第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜することを含み、
前記窒化珪素膜、前記酸化珪素膜及び前記珪素膜の成膜は、前記ガラス基板を大気に触れさせることなく連続して行われることを特徴とする半導体集積回路の作製方法。
【請求項４】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して塩素又は弗素を取り込ませつつ第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜することを含み、
前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の成膜は、前記ガラス基板を大気に触れさせることなく連続して行われ、共に原料ガスとしてシランが用いられることを特徴とする半導体集積回路の作製方法。
【請求項５】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜することを含み、
前記窒化珪素膜と前記第1の酸化珪素膜との界面、及び前記第1の酸化珪素膜と前記珪素膜との界面を汚染させることなく、前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の３層を積層させて成膜することを特徴とする半導体集積回路の作製方法。
【請求項６】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜することを含み、
前記窒化珪素膜と前記第1の酸化珪素膜との界面、及び前記第1の酸化珪素膜と前記珪素膜との界面を汚染させることなく、前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の３層を積層させて成膜し、前記３層の積層には共に原料ガスとしてシランが用いられることを特徴とする半導体集積回路の作製方法。
【請求項７】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して塩素又は弗素を取り込ませつつ第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜することを含み、
前記窒化珪素膜と前記第1の酸化珪素膜との界面、及び前記第1の酸化珪素膜と前記珪素膜との界面を汚染させることなく、前記窒化珪素膜、前記酸化珪素膜及び前記珪素膜の３層を積層させて成膜することを特徴とする半導体集積回路の作製方法。
【請求項８】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して塩素又は弗素を取り込ませつつ第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜することを含み、
前記窒化珪素膜と前記第1の酸化珪素膜との界面、及び前記第1の酸化珪素膜と前記珪素膜との界面を汚染させることなく、前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の３層を積層させて成膜し、前記３層の積層には共に原料ガスとしてシランが用いられることを特徴とする半導体集積回路の作製方法。
【請求項９】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜し、
前記第２の酸化珪素膜を介して、前記結晶化された珪素膜上にゲイト電極を形成することを含み、
前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の成膜は、前記ガラス基板を大気に触れさせることなく連続して行われることを特徴とする半導体集積回路の作製方法。
【請求項１０】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜し、
前記第２の酸化珪素膜を介して、前記結晶化された珪素膜上にゲイト電極を形成することを含み、
前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の成膜は、前記ガラス基板を大気に触れさせることなく連続して行われ、共に原料ガスとしてシランが用いられることを特徴とする半導体集積回路の作製方法。
【請求項１１】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜し、
前記第２の酸化珪素膜を介して、前記結晶化された珪素膜上にゲイト電極を形成することを含み、
前記窒化珪素膜、前記酸化珪素膜及び前記珪素膜の成膜は、前記ガラス基板を大気に触れさせることなく連続して行われることを特徴とする半導体集積回路の作製方法。
【請求項１２】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して塩素又は弗素を取り込ませつつ第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜し、
前記第２の酸化珪素膜を介して、前記結晶化された珪素膜上にゲイト電極を形成することを含み、
前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の成膜は、前記ガラス基板を大気に触れさせることなく連続して行われ、共に原料ガスとしてシランが用いられることを特徴とする半導体集積回路の作製方法。
【請求項１３】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜し、
前記第２の酸化珪素膜を介して、前記結晶化された珪素膜上にゲイト電極を形成することを含み、
前記窒化珪素膜と前記第1の酸化珪素膜との界面、及び前記第1の酸化珪素膜と前記珪素膜との界面を汚染させることなく、前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の３層を積層させて成膜することを特徴とする半導体集積回路の作製方法。
【請求項１４】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜し、
前記第２の酸化珪素膜を介して、前記結晶化された珪素膜上にゲイト電極を形成することを含み、
前記窒化珪素膜と前記第1の酸化珪素膜との界面、及び前記第1の酸化珪素膜と前記珪素膜との界面を汚染させることなく、前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の３層を積層させて成膜し、前記３層の積層には共に原料ガスとしてシランが用いられることを特徴とする半導体集積回路の作製方法。
【請求項１５】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して塩素又は弗素を取り込ませつつ第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜し、
前記第２の酸化珪素膜を介して、前記結晶化された珪素膜上にゲイト電極を形成することを含み、
前記窒化珪素膜と前記第1の酸化珪素膜との界面、及び前記第1の酸化珪素膜と前記珪素膜との界面を汚染させることなく、前記窒化珪素膜、前記酸化珪素膜及び前記珪素膜の３層を積層させて成膜することを特徴とする半導体集積回路の作製方法。
【請求項１６】
ガラス基板に接して窒化珪素膜を成膜し、
前記窒化珪素膜に接して塩素又は弗素を取り込ませつつ第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜し、
前記第２の酸化珪素膜を介して、前記結晶化された珪素膜上にゲイト電極を形成することを含み、
前記窒化珪素膜と前記第1の酸化珪素膜との界面、及び前記第1の酸化珪素膜と前記珪素膜との界面を汚染させることなく、前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の３層を積層させて成膜し、前記３層の積層には共に原料ガスとしてシランが用いられることを特徴とする半導体集積回路の作製方法。
【請求項１７】
ＣＶＤ法により、前記窒化珪素膜、前記第１の酸化珪素膜及び前記珪素膜の成膜を行うことを特徴とする請求項１乃至１６のいずれか１項に記載の半導体集積回路の作製方法。
【請求項１８】
ガラス基板に接して、可動イオンの侵入を阻止するための膜を成膜し、
前記可動イオンの侵入を阻止するための膜に接して第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜することを含み、
前記可動イオンの侵入を阻止するための膜、前記第１の酸化珪素膜及び前記珪素膜の成膜は、前記ガラス基板を大気に触れさせることなく連続して行われることを特徴とする半導体集積回路の作製方法。
【請求項１９】
ガラス基板に接して可動イオンの侵入を阻止するための膜を成膜し、
前記可動イオンの侵入を阻止するための膜に接して塩素又は弗素を取り込ませつつ第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜することを含み、
前記可動イオンの侵入を阻止するための膜、前記第１の酸化珪素膜及び前記珪素膜の成膜は、前記ガラス基板を大気に触れさせることなく連続して行われることを特徴とする半導体集積回路の作製方法。
【請求項２０】
ガラス基板に接して可動イオンの侵入を阻止するための膜を成膜し、
前記可動イオンの侵入を阻止するための膜に接して第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜することを含み、
前記可動イオンの侵入を阻止するための膜と前記第１の酸化珪素膜との界面、及び前記第１の酸化珪素膜と前記珪素膜との界面を汚染させることなく、前記可動イオンの侵入を阻止するための膜、前記第１の酸化珪素膜及び前記珪素膜の３層を積層させて成膜することを特徴とする半導体集積回路の作製方法。
【請求項２１】
ガラス基板に接して可動イオンの侵入を阻止するための膜を成膜し、
前記可動イオンの侵入を阻止するための膜に接して塩素又は弗素を取り込ませつつ第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜することを含み、
前記可動イオンの侵入を阻止するための膜と前記第１の酸化珪素膜との界面、及び前記第１の酸化珪素膜と前記珪素膜との界面を汚染させることなく、前記可動イオンの侵入を阻止するための膜、前記酸化珪素膜及び前記珪素膜の３層を積層させて成膜することを特徴とする半導体集積回路の作製方法。
【請求項２２】
ガラス基板に接して可動イオンの侵入を阻止するための膜を成膜し、
前記可動イオンの侵入を阻止するための膜に接して第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜し、
前記第２の酸化珪素膜を介して、前記結晶化された珪素膜上にゲイト電極を形成することを含み、
前記可動イオンの侵入を阻止するための膜、前記第１の酸化珪素膜及び前記珪素膜の成膜は、前記ガラス基板を大気に触れさせることなく連続して行われることを特徴とする半導体集積回路の作製方法。
【請求項２３】
ガラス基板に接して可動イオンの侵入を阻止するための膜を成膜し、
前記可動イオンの侵入を阻止するための膜に接して塩素又は弗素を取り込ませつつ第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜し、
前記第２の酸化珪素膜を介して、前記結晶化された珪素膜上にゲイト電極を形成することを含み、
前記可動イオンの侵入を阻止するための膜、前記第１の酸化珪素膜及び前記珪素膜の成膜は、前記ガラス基板を大気に触れさせることなく連続して行われることを特徴とする半導体集積回路の作製方法。
【請求項２４】
ガラス基板に接して可動イオンの侵入を阻止するための膜を成膜し、
前記可動イオンの侵入を阻止するための膜に接して第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜し、
前記第２の酸化珪素膜を介して、前記結晶化された珪素膜上にゲイト電極を形成することを含み、
前記ガラス基板を大気に触れさせることなく、前記可動イオンの侵入を阻止するための膜、前記第１の酸化珪素膜及び前記珪素膜の３層を積層させて成膜することを特徴とする半導体集積回路の作製方法。
【請求項２５】
ガラス基板に接して可動イオンの侵入を阻止するための膜を成膜し、
前記可動イオンの侵入を阻止するための膜に接して塩素又は弗素を取り込ませつつ第１の酸化珪素膜を成膜し、
前記第１の酸化珪素膜に接して珪素膜を成膜し、
前記珪素膜を結晶化し、
前記結晶化された珪素膜に接して第２の酸化珪素膜を成膜し、
前記第２の酸化珪素膜を介して、前記結晶化された珪素膜上にゲイト電極を形成することを含み、
前記可動イオンの侵入を阻止するための膜と前記第１の酸化珪素膜との界面、及び前記第１の化珪素膜と前記珪素膜との界面を汚染させることなく、前記可動イオンの侵入を阻止するための膜、前記酸化珪素膜及び前記珪素膜の３層を積層させて成膜することを特徴とする半導体集積回路の作製方法。
【請求項２６】
ＣＶＤ法により、前記可動イオンの侵入を阻止するための膜、前記第１の酸化珪素膜及び前記珪素膜の成膜を行うことを特徴とする請求項１８乃至２５のいずれか１項に記載の半導体集積回路の作製方法。
【請求項２７】
前記可動イオンの侵入を阻止するための膜は酸化アルミニウム膜であることを特徴とする請求項１８乃至２６のいずれか１項に記載の半導体集積回路の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信頼性および量産性に優れ、歩留りの高い、絶縁基板上に形成され
た半導体集積回路およびその作製方法に関する。本発明は、その応用分野として
、例えば、液晶ディスプレーや薄膜イメージセンサー等の駆動回路あるいは３次
元集積回路等を構成せんとするものである。
【背景技術】
【０００２】
近年、ガラスやサファイヤ等の絶縁基板上に半導体集積回路を形成することが
試みられている。その理由としては、基板と配線間の寄生容量が低下して動作速
度が向上することと、特に石英その等のガラス材料は、シリコンウェファーのよ
うな大きさの制限がなく、安価であること、素子間の分離が容易で、特にＣＭＯ
Ｓのモノリシック集積回路で問題となるようなラッチアップ現象がおこらないこ
と等のためである。また、以上のような理由とは別に液晶ディスプレーや密着型
イメージセンサーにおいては、半導体素子と液晶素子あるいは光検出素子とを一
体化して構成する必要から、透明な基板上に薄膜トラジスター（ＴＦＴ）等を形
成する必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような理由から絶縁性基板上に薄膜状の半導体素子が形成されるようにな
った。しかしながら、従来の絶縁基板上の半導体集積回路は、半導体基板上の半
導体集積回路（モノリシック集積回路）と同じ製造工程を援用した為、作製に要
するマスク数が極めて多くなった。従来のモノリシック集積回路では、基板であ
る、シリコン単結晶は極めて信頼性が高く、熱処理に伴う変形等の問題がほとん
どなく、したがって、マスク合わせの工程においても、そのような理由のためマ
スクがずれるということはあまりなかった。
【０００４】
しかしながら、一般に市販されている絶縁基板は、シリコン基板に比べて信頼
性が低く、また、特にガラス系の材料でできた基板は熱処理によって無秩序に変
形してしまうため、設計したマスクが合わなくなってしまうなど、マスク合わせ
が極めて困難となることがあった。
【０００５】
さらに、液晶ディスプレー等の目的のために使用する場合には、従来の集積回
路に比べて格段に広い面積に集積回路を形成することが求められ、なおさらマス
ク合わせは困難な作業となった。したがって、マスク合わせの工程を減らすこと
が必要とされてきた。本発明はこのような絶縁基板上のでの集積回路の作製にお
いてマスク合わせの工程の少ない作製方法を提唱するものである。
【０００６】
本発明では、また、得られる集積回路の信頼性を高め、歩留りの向上をも目的
とする。絶縁基板上に集積回路を形成する場合には、特に、素子の静電破壊が問
題となる。というのは、絶縁基板である為に静電気が発生しやすく、なおかつ、
静電気を除去することが困難であるためである。特に、多層配線間の静電破壊は
、例えば、液晶ディスプレーの場合には、１か所の破壊によって、縦横各１行が
使用不能になってしまい、例えば半導体メモリーの場合のように、他の部分で補
うということができず、その損害は大きい。
【課題を解決するための手段】
【０００７】
本発明では、従来とは全く異なるプロセスを導入することによって上記の問題
点を解決しようとするのである。すなわち、従来の集積回路で使用されていた層
間絶縁物に関して、本発明では、下部の配線層を酸化して形成した絶縁物を層間
絶縁物の全部あるいは一部として用い、それによってマスク合わせの回数を減ら
し、あるいは、多層配線間の耐圧を向上せしめる。
【０００８】
図１には、本発明の例を示す。まず、絶縁表面を有する基板１０１上にパッシ
ベーション膜として厚さ１００〜１０００ｎｍの酸化珪素膜１０２を形成し、そ
の上に半導体被膜を形成する。この絶縁表面を有する基板としては、ガラス基板
、シリコンウェファー上に絶縁膜が設けられた基板、シリコン半導体を用いたモ
ノリシック半導体集積回路上に絶縁膜が設けられた基板等を使用することができ
る。パッシベーション膜は、基板からナトリウム等の可動イオンがその上の半導
体領域中に侵入して、半導体特性を劣化させることを抑制する作用を有する。こ
のパッシベーション膜は、単層の膜でも、また、例えば窒化珪素と酸化珪素、酸
化アルミニウム等の多層膜であってもよい。さらに、基板が十分に高純度なもの
で、可動イオンが十分少ない場合には、わざわざこのようにパッシベーション膜
を設ける必要はない。半導体被膜としては、例えば、アモルファスあるいは多結
晶、もしくは、微結晶質のシリコンを用いればよい。この半導体被膜をエッチン
グして半導体領域１０３を形成する。
【０００９】
さらに、その上に絶縁被膜を形成する。この絶縁被膜はゲイト絶縁膜として使
用されるので、下の半導体領域との界面の特性が優れたものを使用し、かつ、キ
ャリヤトラップ中心、界面準位となるような欠陥の少ないものを使用することが
望まれる。例えば、ＥＣＲ−ＣＶＤ法によって形成した酸化珪素膜等がよい。ま
た、複数の絶縁被膜を多層に重ねた構造としてもよい。この絶縁被膜の厚さは、
ゲイト絶縁膜として使用することを考慮して決定される。典型的には、５０〜５
００ｎｍである。このようにして、図１（Ａ）で示される構造が得られる。
【００１０】
その後、金属、例えばアルミニウムを主成分とする金属被膜が形成される。す
なわち、ほとんど不純物を含有しないアルミニウムや、純粋なアルミニウムでは
強度が不十分で、例えば、エレクトロマイグレーションのような機械的な力に弱
い場合には、アルミニウムにシリコンを１〜１０％添加した合金等を用いて被膜
を形成する。アルミニウムのかわりにチタンやタンタルまたは、珪化チタン、珪
化タンタル、アルミニウム化合物、チタン化合物、タンタル化合物であってもよ
い。これらの金属は陽極酸化法（陽極化成法）によってその材料の酸化物膜を形
成することができ、また、この酸化物膜は耐圧性に優れている。しかしながら、
この金属の選択で注意しなければならないことは、酸化アルミニウムに比べると
、酸化チタンや酸化タンタルは格段に比誘電率が大きいということである。した
がって、層間絶縁物としてこれらの誘電率の高い材料を使用すれば、誘電損失が
大きくなることがある。また、タンタルやチタンはアルミニウムに比して抵抗率
が高いことも材料の選択においては検討しなければならない。したがって、例え
ば、同じ第１の配線ではあっても、高速応答性を要求され、上部配線との静電損
失が小さいことの要求されるゲイト配線ではアルミニウムを用い、さほどの高速
応答性は要求されず、むしろキャパシタとして機能することの要求される蓄積容
量配線にはタンタルやチタンを用いるというように使いわけることも望ましい。
もちろん、その場合にはマスクの枚数は１枚余分に必要である。さて、このよう
にして形成された金属膜を選択的に除去して、例えば、ゲイト電極１０６や、そ
れから延びる配線（ゲイト配線）１０５、あるいは、蓄積容量電極として機能し
、ゲイト配線とは別に使用される配線（蓄積容量配線）１０７を形成する。ゲイ
ト電極はリンドープシリコンまたは金属の単層、リンドープシリコン膜と金属膜
の多層であってもよい。多層の場合はリンドープシリコン膜の厚さは例えば２０
乃至５００Åである。
【００１１】
次に、公知の不純物拡散法、例えば、イオン注入法やプラズマドーピング法、
によって、半導体領域に不純物を導入し、不純物領域１０８を形成する。このと
き、ゲイト電極１０６が不純物注入の際のマスクとして機能するため、自己整合
的（セルフアライン的）に不純物領域が形成される。このようにして、図１（Ｂ
）が得られる。
【００１２】
不純物領域形成後、適切な電解溶液中に基板ごと浸漬して、ゲイト配線、蓄積
容量配線を電源に接続し、直流もしくは交流の電流を通じて陽極酸化をおこない
、ゲイト配線、ゲイト電極、蓄積容量電極等の表面に酸化膜１０９を形成する。
上記配線等の材料としてアルミニウムを用いた場合には酸化アルミニウムの、チ
タンを用いた場合には酸化チタンの、タンタルを用いた場合には酸化タンタルの
被膜が形成される。これらの酸化物膜は、純粋に金属と酸素からなるのではなく
、内部に電解質を構成する元素が含まれたり、水和物となったりし、よって、そ
の物理的性質は変化する。例えば、電解質に有機酸を用いた場合には、酸化物膜
中に炭素が含まれ、硫酸を用いた場合には硫黄が含まれる。電解質にアルカリ金
属イオンを含む材料を用いることは避けるべきである。アルカリ金属イオン（ナ
トリウムやカリウム）は、半導体領域中に侵入すると半導体の導電特性に著しい
損害を与えるからである。
【００１３】
酸化膜の厚さは、必要とされる耐圧によって決定されるほか、この酸化工程に
よってゲイト電極が後退するので、不純物領域とゲイト電極の重なり方をも考慮
して決定される。典型的には、酸化物膜の厚さは１０〜１０００ｎｍである。
【００１４】
また、例えば、ゲイト配線だけを電源に接続し、蓄積容量配線はつながなかっ
た場合には、ゲイト配線にのみ酸化物膜が形成され、蓄積容量配線には、自然酸
化膜以外には実質的に酸化物膜が形成されない。あるいは、それぞれに通電する
時間、電流、電圧等を変化させてもよい。このようにして、形成される酸化物膜
の厚さを変化させることが可能である。例えば、層間絶縁物として使用する場合
には配線間の容量を減らす為に膜厚は大きい方が望ましいが、一方、蓄積容量等
のキャパシタの絶縁物として使用する場合には薄い方が望ましい。このような目
的に違いがある場合には上記のような手法を用いることが有効である。
【００１５】
このようにして、上記配線等が酸化物膜で被覆されたら、基板を溶液から取り
出し、よく乾燥させる。また、必要によっては熱水あるいは高温蒸気にさらすこ
とによって酸化物膜の改質をおこなってもい。すなわち、陽極酸化法において、
特に厚い酸化物膜を得ることを目的とする条件においては、得られる膜は多孔質
の膜である。このような膜は厚いけれども耐圧に問題がある場合があり、また、
後の工程において、孔を介して電流が短絡することがある。そのような場合には
酸化物膜を高温の水と反応させて、水和物とし、体積を膨張させることによって
粗をふさぐとよい。このようにして緻密な絶縁性のよい膜が得られる。いずれに
せよ、被膜上に電解質が残存しないように十分に洗浄し、乾燥させることが必要
である。このようにして、図１（Ｃ）が得られる。                          
【００１６】
その後、金属被膜を形成し、これをパターニングして、例えば、ドレイン配線
・電極１１０やソース電極１１を形成する。特に、マトリクス回路等の多層配線
では、このようにして形成された配線は、最初に形成された配線と交差すること
が必要とされることがある。従来は、最初の配線形成後に、絶縁材料で層間絶縁
物を形成して、その後に上部の配線を形成するのであるが、本発明では、層間絶
縁物を形成しないで、じかに上部配線を形成することが可能である。すなわち、
既に下部配線が酸化物膜で被覆されているからである。したがって、従来の方法
に比べて、この段階で、マスクを１枚減らすことが可能となる。このようにして
、図１（Ｄ）を得る。
【００１７】
本発明では、図１（Ｄ）を得るのに要するマスクは、半導体領域形成用、第１
の金属配線形成用と、この第２の金属配線形成用の３枚である。しかしながら、
従来の方法では、半導体領域形成用、第１の金属配線形成用、トランジスタのソ
ース電極形成用（層間絶縁物に孔を開ける）、第２の金属配線形成用の４枚が必
要であった。
【００１８】
その後は、例えば、図１（Ｅ）に示すように、酸化インジウム錫や酸化錫等の
透明導電性材料の被膜を、例えば、スパッタリング法によって形成し、これをパ
ターニングして液晶ディスプレーの画素電極を形成すれば、液晶ディスプレーの
画素が形成される。以上の工程に要されるマスクの枚数は４枚である。図２には
、このようにして作製した、液晶ディスプレーの画素を上面から見た様子を示す
。図中の鎖線ａ−ｂ−ｃ−ｄは、図１（Ｅ）のａ−ｂ−ｃ−ｄに対応し、図１に
はそれぞれの点での断面の概略が示されている。                      
【００１９】
図１（Ｅ）から明らかなように、薄膜トランジスタ（ＴＦＴ）の不純物領域１
０８の端とゲイト電極の端は一致していない。図では、ゲイト電極と不純物領域
は重ならないように描かれている。ゲイト電極と不純物領域の開き（これをオフ
セットという）Ｌは、例えば、０．２〜０．５μｍとなるように設計される。こ
のようなことができるのも本発明の特徴である。すなわち、図１の例では、セル
フアライン的に不純物を注入して、不純物領域を形成した後、ゲイト電極の表面
を酸化するので、ゲイト電極の表面はこの酸化工程によって後退する。したがっ
て、オフセット状態となる。このようなオフセット状態とすることによって、Ｔ
ＦＴのドレイン電流のＯＮ／ＯＦＦ比を大きくすることや、逆極性のゲイト電圧
が印加された場合に、しばしば見られたリーク電流の増加を抑制する効果を得る
ことができる。
【００２０】
図１では、ゲイト電極と不純物領域の関係はオフセットとなる例を示したが、
本発明によれば、このオフセットの大きさＬを任意の値とすることも、また、ゲ
イト電極と不純物領域の重なったオーバラップ状態とすることも自在にできる。
すなわち、例えば、不純物注入方法として、イオン注入法を用いれば、イオンの
エネルギーの大きさによって、注入されたイオンの２次散乱の程度を調節するこ
とができる。イオンの２次散乱は不純物イオンがゲイト電極の下にもぐりこむ原
因となるものである。すなわち、２次散乱が大きければ、ゲイト電極と不純物領
域の重なりが大きく、オーバラップ状態となる。また、イオンのエネルギーを小
さくして２次散乱を抑えれば、重なりは抑制される。
【００２１】
一方、本発明ではその後、ゲイト電極を酸化することによって、ゲイト電極が
後退する。この後退の程度は酸化の程度によって決定される。したがって、イオ
ン注入エネルギーと酸化の条件を制御することによって、任意の大きさで、オフ
セット状態やオーバーラップ状態を実現できるのである。
【００２２】
図においては、蓄積容量電極・配線１０７が示されている。この電極・配線は
その酸化膜を介して透明な画素電極１１２と対向し、また、液晶を隔てて形成さ
れる対向電極と同電位に保たれることによって、液晶画素の容量と平行な容量を
構成することとなる。これは、例えば、薄膜トランジスタ（ＴＦＴ）のゲイトと
ソース間の寄生容量が大きい場合に、ゲイト信号のＯＮ／ＯＦＦによって、液晶
画素の電位が変動することを軽減する目的で設けられる。図１の例では、チタン
、アルミニウム、タンタル等の酸化物が誘電体となり、これらの材料の比誘電率
は、代表的な絶縁・誘電材料である、酸化珪素の２倍以上であるので蓄積容量の
面積を減らすことが可能である。すなわち、液晶画素のうち光を透過する部分の
面積を大きくすること（開口率を上げること）が可能となる。付け加えるならば
、このような蓄積容量は、液晶ディスプレーでは必ずしも必要でない。
【００２３】
図３には、本発明の別の例を示す。図１の例では、層間絶縁物は、下部配線の
酸化膜だけであったが、その場合には、厚さの点で問題があり、また、このよう
な酸化物は誘電率が大きいので、配線間容量の増加の原因となる。そこで、図３
では層間絶縁物を２層とし、その厚さを増すとともに、平均的な誘電率の低下を
計って、配線間容量の低減をおこなった例を示す。
【００２４】
図１の場合と同様に、絶縁基板３０１上に、パッシベーション膜３０２を形成
し、半導体領域３０３を形成したのちゲイト酸化膜３０４を形成し、さらに、ゲ
イト配線３０５とゲイト電極３０６、蓄積容量配線３０７を形成したのち、イオ
ン注入法によって不純物をセルフアライン的に注入し、不純物領域３０８を形成
する。このイオン注入の前には、図１の場合と異なって、ゲイト酸化膜を全て残
しておくとよい。こうして図３（Ａ）を得る。
【００２５】
その後、図３（Ｂ）に示すように図１の場合と同様にゲイト配線３０５とゲイ
ト電極３０６、蓄積容量配線３０７の表面を必要なだけ酸化する。そして、層間
絶縁物３１３を形成し、これに、ソース、ドレイン電極用の穴３１４および３１
５を形成する。さらに、ドレイン配線３１０、ソース電極３１１を形成して、図
３（Ｃ）を得る。
【００２６】
最後に図３（Ｄ）に示すように透明導電電極（画素電極）３１２を形成して、
液晶ディスプレーの画素が形成される。この例では、全工程に使用されるマスク
の枚数は、半導体領域の形成、ゲイト配線等の形成、層間絶縁膜の穴明け、ドレ
イン配線等の形成、画素電極の形成の５枚であり、これは従来の場合と同じであ
る。
【００２７】
しかしながら、本発明では、例えば、ゲイト配線とドレイン配線の交差部が、
ゲイト配線の酸化物層と層間絶縁物の層というように２層構造となっており、特
に、陽極化成によって形成された酸化物はちみつで耐圧性に富んでいるため、層
間の絶縁分離には好適である。従来は、層間絶縁物層が１層だけであったので、
その耐圧性には問題があり、特に、配線交差部では段差が存在するため、層間絶
縁物が、この段差を覆いきれず、クラック等の欠陥が存在して、上部配線との短
絡等を招くことが多かった。しかしながら、本発明では、このような段差による
欠陥は全く考慮する必要がなく、歩留りの大いなる向上に寄与している。
【００２８】
以上の例は、１つの導電型の薄膜トランジスタのみを用いた例について述べた
ものであったが、当然のことながら、２つ以上のトランジスタを組み合わせた相
補型の装置、いわゆるＣＭＯＳについても用いることができる。図４には、ＣＭ
ＯＳを用いた液晶ディスプレーの画素の例を示した。ＣＭＯＳの場合には、１つ
の導電型のトランジスタの場合に、さらにもう１枚、ないし２枚のフォトリソグ
ラフィー工程が必要である。図４には、１つの画素を形成するのに、５枚のマス
クを要する工程を示してある。
【００２９】
まず、今までの例と同様に、絶縁基板４０１上にパッシベーション膜４０２を
形成し、さらに選択的に半導体領域４０３ａおよび４０３ｂを形成する。その後
、ゲイト絶縁膜を形成し、その上にアルミニウム等の材料で金属配線４０９およ
びゲイト電極４０６ａおよび４０６ｂを形成する。
【００３０】
そして、前記配線、電極の表面を適当な厚さだけ、陽極酸化法によって酸化す
る。例えば、配線・電極材料としてアルミニウムを用いた場合には、表面は酸化
アルミニウムの被膜４０９によって被覆される。ついで、ゲイト絶縁膜が酸化珪
素であれば、例えば、基板を、１／１０ＨＦ（フッ化水素）溶液で軽くエッチン
グしてやれば、ゲイト絶縁膜が選択的にエッチングされる。このとき、酸化アル
ミニウムに覆われたゲイト配線やゲイト電極の下部の酸化珪素はエッチングされ
ない。その後、公知の方法によって、半導体領域中に不純物を導入する。このと
きの不純物の導電型は、例えば、ｎ型とする。
【００３１】
あるいは、ゲイト配線・電極の表面を酸化した後、ゲイト絶縁膜が残存してい
る状態で不純物導入をおこない、しかるのちにゲイト絶縁膜を、酸化アルミニウ
ムをマスクとしてエッチングしても同様な構造が得られる。このようにして、図
４（Ａ）が得られる。
【００３２】
例えば、図１あるいは図３の例では、不純物導入は、配線と電極の表面の酸化
に先立っておこなわれ、さらに、図１の例では、ゲイト絶縁膜の除去も表面酸化
の前におこなわれたために、図１（Ｃ）に典型的に示されるように、配線・電極
の表面に酸化アルミニウムがキノコの傘のように残ってしまった。例えば、酸化
アルミニウムの厚さが５００ｎｍならば、約２５０ｎｍもの出っ張りが出来るこ
ととなり、そのため後の配線形成においては、この傘の下に空穴・空隙が生じ、
断線の原因となることがあった。しかしながら、図４の例では、そのような空穴
・空隙が生じることは少ないので、断線等の問題はない。                    
【００３３】
ついで、左側の半導体領域４０３ａを、フォトマスクのような材料４０７で覆
い、その状態でｐ型の不純物を導入する。以上の工程によって、ｎ型の不純物領
域４０８ａとｐ型の不純物領域４０８ｂが得られる。このようにして、図４（Ｂ
）が得られる。
【００３４】
以上の工程のかわりに、いずれの半導体領域にも不純物を添加しない状態で、
最初に半導体領域４０３ｂをフォトレジスト等で被覆して、半導体領域４０３ａ
のみにｎ型の不純物を導入し、ついで、半導体領域４０３ａを覆って、半導体領
域４０３ｂのみにｐ型の不純物を導入するという工程を採用してもよい。しかし
ながら、このような方法を採用すると、図４の方法に加えて、さらに１枚のマス
クが必要となる。
【００３５】
以後は、図１の例と同じで、金属配線・電極４１０ａおよび４１０ｂ、４１１
を形成して、図４（Ｃ）のような構造を得、さらに、画素電極４１２を形成して
、図４（Ｄ）のような構造を得る。
【００３６】
図５には、以上の工程によって得られた液晶ディスプレー装置の１つの画素を
上面から見た図を示す。この例では、ゲイト配線４０５（あるいは、その隣のゲ
イト配線４０５’）の一部を画素電極４１２の下にもぐり込ませることによって
、この間に容量を形成せしめ、図２の蓄積容量と同じ機能を持たせることとした
。図５中の鎖線において付されたａ、ｂおよびｃは図４（Ｄ）中のａ、ｂおよび
ｃに対応し、図４は、鎖線にそった断面を表す。
【００３７】
以上は、ＣＭＯＳ構造をインバータ構造として用いた例であったが、その他に
本発明人らの出願した、特願平３−１４５６４２、同３−１４５６４３、同３−
１４５５６６、同３−１５７５０２、同３−１５７５０３、同３−１５７５０４
、同３−１５７５０５、同３−１５７５０６、同３−１５７５０７等に記述され
るバッファー構造やトランスファーゲイト構造、あるいはそれらの変形構造に用
いることも可能である。
【００３８】
この構造を得る為のマスクの枚数は、半導体領域形成用、ゲイト電極・配線形
成用、ｐ型不純物領域形成用、（第２の）金属配線形成用、画素電極形成用の５
枚である。従来は、半導体領域形成用、ゲイト電極・配線形成用、ｐ型不純物領
域形成用、層間絶縁物の電極用穴形成用、（第２の）金属配線形成用、画素電極
形成用の計６枚が必要であった。
【００３９】
図６には、やはりＣＭＯＳ構造を得るための本発明を用いた別な作製方法を示
した。これは、図３および先の図５に示した作製方法より容易に理解されるであ
ろう。この例では、第１の配線６０５と第２の配線６１０ａとの交差部の厚さが
、金属配線の陽極酸化膜６０９だけでは不十分であり、配線間の容量が大きくな
りすぎると考えられる場合に、陽極酸化膜に加えて別に層間絶縁物６１３を形成
するものである。その場合には、半導体領域（６０３ａ、６０３ｂ）形成、ゲイ
ト配線・電極（６０５、６０６ａ、６０６ｂ）形成、レジスト（６０７）形成、
層間絶縁物の電極用穴（６１４ａ、６１４ｂ、６１５）形成、第２の金属配線・
電極（６１０ａ、６１０ｂ、６１１）形成、画素電極（６１２）形成の６枚が必
要である。これは、従来の作製方法で必要とされる最小枚数と同じであるが、本
発明を利用することによって得られる効果は、図３の作製方法で得られたものと
ＣＭＯＳであることを除けば、実質的に同等であり、高歩留りが達成できた。  
【００４０】
図７には、本発明を使用した別な例を示す。図１（および図４）あるいは図３
（および図６）の例では、下部配線と上部配線の間の層間絶縁物の厚さと、蓄積
容量配線と画素電極の間の絶縁物の厚さは、実質的に同じであったが、前者は厚
い方が好まれるのに対し、後者は薄い方が好まれる。この矛盾を解決する方法が
図７に示された方法である。
【００４１】
図１の場合と同様に、絶縁基板７０１上にパッシベーション膜７０２を形成し
、半導体領域７０３を形成したのちゲイト酸化膜７０４を形成し、さらに、ゲイ
ト配線７０５とゲイト電極７０６、蓄積容量配線７０７を形成したのち、これら
の配線・電極の表面を陽極酸化し、さらに、陽極酸化膜７０９をマスクとして、
ゲイト絶縁膜を除去する。そしてイオン注入法によって不純物をゲイトをマスク
としてセルフアライン的に注入し、不純物領域７０８を形成する。ゲイト絶縁膜
は除去しないで残しておいてもよい。こうして図７（Ａ）を得る。
【００４２】
その後、図７（Ｂ）に示すように画素電極７１２を形成する。さらに、図７（
Ｃ）に示すように層間絶縁物７１３を形成し、これに、ソース、ドレイン電極用
の穴７１４を形成する。さらに、ドレイン配線７１０を形成して、図７（Ｄ）を
得る。
【００４３】
このような構造を有する液晶ディスプレーの画素では、配線の交差部の層間絶
縁物は厚く、蓄積容量の誘電層は薄い。以上の工程に要されるマスクは、半導体
領域の形成、ゲイト配線・電極形成、画素電極形成、層間絶縁物の電極用穴形成
、上部金属配線形成の５枚である。
【００４４】
しかしながら、このような構造では、画素電極よりも上部金属配線（ドレイン
配線として機能する）の方が上に位置し、その結果、対向の電極を設けた際に、
ドレイン配線の部分の電界が大きく、画素電極の部分の電界は小さいという現象
が生じる。そして、通常の動作では、ドレイン配線は、絶えず信号が印加されう
る状態にあり、したがって、ドレイン配線の部分の面積は小さくとも、そこに印
加される電圧が大きいことのために、映像に関係なく常に明るい、あるいは暗い
状態を呈し、映像に重大な問題を与えることとなる。また、このドレイン配線の
信号は他の画素の情報を含んでいるので、結果的にクロストークと同様な現象が
おこってしまう。したがって、図７のような構造を採用するにあたっては、この
点に充分留意し、例えば、ＴＦＴパネルは手前側に配置する（ドレイン配線は常
に影になって見えないので、ドレイン配線に加えられた信号の効果は視覚には現
れない）というような工夫が必要である。
【００４５】
図１や図３の例では、画素電極の下部に蓄積容量配線等が存在するため、画素
電極は平坦ではなかった。このため、同一画素電極内で電界の大きさに差が生じ
、さらに、配線の幅の微妙な違いによって、個々の画素の明るさに違いが生じる
ことがあった。このため、ばらつきの少ない画素を得るためには画素電極が平坦
で、各画素の高さは同じ方が望ましい。図８はこのような問題を解決せんとする
本発明の１つの例である。
【００４６】
図１や図７の場合と同様に、絶縁基板８０１上にパッシベーション膜８０２を
形成し、半導体領域８０３を形成したのちゲイト酸化膜８０４を形成し、さらに
、ゲイト配線８０５とゲイト電極８０６、蓄積容量配線８０７を形成したのち、
これらの配線・電極の表面を陽極酸化し、さらに、陽極酸化膜８０９をマスクと
して、ゲイト絶縁膜を除去する。そしてイオン注入法によって不純物をゲイトを
マスクとしてセルフアライン的に注入し、不純物領域８０８を形成する。ゲイト
絶縁膜は除去しないで残しておいてもよい。こうして図８（Ａ）を得る。
【００４７】
その後、図８（Ｂ）に示すようにドレイン配線８１０を形成する。さらに、図
８（Ｃ）に示すように、例えば、ポリイミド等の有機材料で平坦な皮膜８１３を
形成し、最後にソース電極用の穴８１５を形成して、画素電極８１２を形成し、
図３（Ｄ）を得る。
【００４８】
以上の工程に要されるマスクは、半導体領域の形成、ゲイト配線・電極形成、
上部金属配線形成、層間絶縁物の電極用穴形成、画素電極形成の５枚である。以
上のように、本発明を使用することによって、極めて多様な目的に応じた半導体
装置を作製することができる。
【００４９】
本発明では、金属配線を酸化する方法として、陽極酸化法を使用する場合があ
る。この陽極酸化法では、電解液中で、陽極と陰極の間に５０〜２００Ｖ、ある
いはそれ以上の高電圧が印加される場合があり、陽極化成中の金属配線・電極の
周囲は、１０ＭＶ／ｃｍ以上もの大きな電位勾配が生じていることもある。そこ
で、ゲイト絶縁膜をこのような高い電圧から保護することが課題となる。そのた
めには、半導体領域をゲイト配線・電極と同電位にすることが望まれる。
【００５０】
図９には、その方法を例示する。まず、絶縁基板９０１上にストライプ状の半
導体領域９０３を形成する。そして、半導体領域の上にゲイト絶縁膜を形成した
のちに、各半導体領域の端部のゲイト絶縁膜に孔９１６を設け、その後、ゲイト
配線・電極９０５を形成する。すなわち、半導体領域９０３とゲイト配線・電極
９０５とは、孔９１６を介して同電位に保たれる。その後、陽極酸化をおこなえ
ば、半導体領域とゲイト配線・電極間には実質的には電界は生じないので、ゲイ
ト絶縁膜に過大な電圧がかかって破壊してしまうことは少なくなる。この状態は
、図９（Ａ）に示される。
【００５１】
陽極酸化終了後、不純物を導入し、さらに、ストライプ状の半導体領域を適当
な長さに分割する。そして、ゲイト配線状の陽極酸化膜に孔９１７を設け、つい
で、ドレイン配線・電極９１０を形成する。この状態でゲイト配線９０５とドレ
イン配線９１６は同電位に保たれる。その結果、ゲイト配線とドレイン配線の交
差部で、作業中に生じた静電気によって生じる絶縁破壊を防止することができる
。もっとも、この工程自体は、陽極化成中の高電圧とは何ら関係はない。その後
、画素電極９１２を形成し、しかるのちに周辺の金属配線を除去すればよい。
【００５２】
以上の工程では、基板周辺で、配線間接続の孔を形成する為に、リソグラフィ
ー工程が必要となるが、これらの精度は、画素部のものに比較すれば問題になら
ないほど低いものであり、これらの工程が加わることによる歩留りの低下はほと
んどない。さらに、例えば、レーザーによって、表面の酸化膜のみを蒸発させて
しまうことも可能であり、そのような方法を採用すれば、工程は大幅に簡略化さ
れる。
【００５３】
図９の方法で使用されるマスクは、（１）ストライプ状の半導体領域の形成、
（２）ゲイト絶縁膜への孔開け、（３）ゲイト配線・電極の形成、（４）ストラ
イプ状の半導体領域の切断、（５）陽極化成膜への孔明け、（６）ドレイン配線
・電極の形成、（７）画素電極の形成、というように、同じ構造を得る図１の方
法に比べて、多くのマスクが必要であるが、先に述べたように、このうち、（２
）と（５）の工程で必要とされるマスクは精度が要求されないので、実質的には
図１に比べて、１枚多い、５枚のマスクが必要である。
【発明の効果】
【００５４】
本発明によって、従来よりも少ない枚数のマスクによってＴＦＴを作製するこ
とができた。また、本発明によって、従来とマスクの枚数は変わらないけれども
より信頼性の高いＴＦＴを作製することができた。特に本発明の目的は、ＴＦＴ
の歩留りの向上にある。特に、ＴＦＴのソース、ドレインの電極の形成は、１μ
ｍ以下の精度を要求される高度な作業であり、この工程によって発生する不良パ
ネルは、他の工程で発生するものより著しく多かった。
【００５５】
そして、不良数は、パネルに集積されるＴＦＴの量が増えれば増えるほど、ま
た、パネルの面積が大きくなればなるほど増加した。すなわち、電極の穴開けも
、電極配線の形成もどちらも極めて高度な技術を要していたためである。本発明
によれば、例えば電極の穴開けは不要であるので、歩留りは、主として電極配線
の形成だけとなる。例えば、穴開けと電極配線形成の不良発生率が、いずれも２
０％であったとすると、この２つの工程を行えば、良品は６４％でしかないが、
本発明を使用すれば、穴開けの工程は不要であるので、８０％が良品となる。
【００５６】
一方、特に液晶ディスプレーにおいては、ゲイト配線と信号線（ソース、ドレ
イン配線）との短絡による不良の発生は大きな問題であった。これは、直接的に
は取扱上の問題に起因する不良であったが、間接的には、層間絶縁物の不良であ
ると考えられる。すなわち、層間絶縁物として使用される酸化珪素は、配線の起
伏を完全にカバーすることができず、その厚さに厚いところや薄いところが生じ
、特に、下部配線であるゲイト配線の側面では膜は薄くなった。一方、下部配線
の上面には十分な厚さの膜が形成された。この状態で、上部配線を形成すると、
下部配線の側面において、短絡がおこりやすかった。しかしながら、本発明によ
れば、下部配線の側面も上面もほぼ同じ厚さの陽極酸化絶縁膜を形成できるので
、そのような問題は解決される。この陽極酸化絶縁膜を形成したのちに、従来の
ように層間絶縁膜を形成すれば、絶縁効果は一層高められる。
【実施例】
【００５７】
本発明を用いた実施例を図１０を用いて説明する。この実施例は、ＡＮガラス
基板上に形成したＣＭＯＳ型ＴＦＴに、本発明を適用したものである。まず、図
１０（Ａ）に示すように、ＡＮガラス基板１５１上に、減圧ＣＶＤ法によって、
窒化珪素膜１５２ａを厚さ１００ｎｍ形成する。減圧ＣＶＤは、原料ガスとして
ジクロルシラン（ＳｉＨ2 Ｃｌ2 ）とアンモニアを用い、圧力１０〜１０００Ｐ
ａで、５００〜８００℃、好ましくは５５０〜７５０℃で反応させればよい。も
ちろん、シラン（ＳｉＨ4 ）やトリクロルシラン（ＳｉＨＣｌ3 ）を用いてもよ
い。また、減圧ＣＶＤ法でなくとも、プラズマＣＶＤ法、光ＣＶＤ法、プラズマ
エンハンスト型ＣＶＤ法等のＣＶＤ技術を使用してもよい。
【００５８】
このようにして形成された窒化珪素膜は、ガラス基板中に含まれる可動イオン
（ナトリウムイオン等）が、半導体中に侵入するのを阻止する機能を有する。し
たがって、基板に可動イオンが十分少なければ窒化珪素膜を設ける必要はない。
また、この窒化珪素被膜は、酸化アルミニウム被膜であってもよい。酸化アルミ
ニウム被膜の形成には、先に述べた減圧ＣＶＤ法において、トリメチルアルミニ
ウム（Ａｌ（ＣＨ3 ）3 ）と酸素あるいは一酸化二窒素（Ｎ2 Ｏ）等の酸化性の
ある気体を用いればよい。他のＣＶＤ方法を採用する場合でも、同様な材料を用
いればよい。また、スパッタリング法によっても形成できる。
【００５９】
図では、ガラス基板上の素子形成面にのみ窒化珪素膜が設けられている様子が
示されているが、できれば、ガラス基板全体を窒化珪素膜で包み込んでしまうよ
うに被膜形成をおこなうことがのぞましい。というのは、後の陽極酸化の工程で
は、基板は溶液中に浸されるので、ガラスの露出している部分があると、その部
分からアルカリイオンが溶液中に溶け出し、半導体領域に付着、侵入することが
考えられるからである。
【００６０】
ついで、酸化珪素膜１５２ｂを、厚さ７０ｎｍだけ形成する。この形成には、
ＥＣＲプラズマＣＶＤ法あるいは、スパッタリング方が適していた。この酸化珪
素膜の上には半導体領域が形成されるのであるが、もし、酸化珪素膜と半導体領
域との界面において、多くの界面準位、トラップ中心等が生じると、半導体領域
の導電性を制御できず、トランジスタの特性を悪化させてしまう。したがって、
この酸化珪素膜の形成には十分な注意が必要である。特に、窒化珪素は、酸化珪
素のかわりには用いることはできない。すなわち、窒化珪素膜は多くの場合、そ
れ自体がキャリヤーを内部にトラップしてしまう性質を有するからである。
【００６１】
本発明人らの研究によるとＥＣＲプラズマＣＶＤ法あるいはスパッタリング法
によって形成された酸化珪素膜は、その界面準位の密度は十分小さいため、本目
的には好適である。特にスパッタリングによって形成する場合には、ターゲット
として酸化珪素バルクを用い、雰囲気は酸素とアルゴンの混合雰囲気で、酸素濃
度は５０〜１００％とすると非常に特性のよい被膜が形成できた。また、ＥＣＲ
プラズマＣＶＤによって形成する場合には、シラン（ＳｉＨ4 ）と酸素を用いれ
ばよい。このようにして形成した酸化珪素膜と、その後に形成された半導体被膜
（珪素膜）との間の界面準位の密度は〜１０11ｃｍ-2であり、極めて優れたもの
であった。さらに、スパッタリング法あるいはＥＣＲプラズマＣＶＤ法によって
被膜を形成する際に、雰囲気中に１〜５％の塩化水素あるいは弗化水素等を混入
しておく、あるいは、塩素や弗素を含有するシラン（例えば、ジクロールシラン
や四弗化珪素ＳｉＦ4 ）を１〜１０％混入しておくと、酸化珪素被膜中に塩素や
弗素が取り込まれ、これらは珪素と強く結合し、珪素−酸素結合の不対結合子を
終端させ、より界面準位を低下させることができる。例えば、５〜９×１０10ｃ
ｍ-2とすることができる。
【００６２】
ついで、珪素被膜を減圧ＣＶＤ法によって、厚さ３０ｎｍだけ形成する。珪素
源には６Ｎ以上のシラン（ＳｉＨ4 、Ｓｉ2 Ｈ6 、Ｓｉ3 Ｈ8 ）を用い、不純物
ドープはおこなわなかった。しかしながら、特にＣＭＯＳとして用いる場合に、
ＮＭＯＳとＰＭＯＳのしきい値電圧がほぼ同等であることが要求される場合には
、硼素を１０15〜１０16ｃｍ-3だけ含有するように、原料ガス中に、ジボラン（
Ｂ2 Ｈ6 ）を微量混合させてもよい。あるいは、これと同等な処置は、成膜後、
珪素膜に不純物イオン（例えば、ＢＦ2 + ）を注入することによってもおこなえ
る。
【００６３】
以上の３層の成膜は、基板を大気に触れることがないように連続的に成膜がお
こなえる成膜装置、いわゆるマルチチャンバー方式の成膜装置によっておこなっ
た。特に、薄膜トランジスタにおいては、半導体の界面の特性が重要であるので
、界面を汚染から防ぐことのできる連続成膜方式は必要不可欠である。
【００６４】
その後、珪素被膜を公知のフォトリソグラフィー法でパターニングし、Ｐチャ
ネル型ＴＦＴ領域１５３ａとＮチャネル型ＴＦＴ領域１５３ｂとを形成した。そ
して、水素雰囲気で、６００℃で２４〜７２時間アニールし、結晶化させた。さ
らに、先に示した、スパッタ法あるいはＥＣＲプラズマＣＶＤ法によってゲイト
絶縁膜となる酸化珪素膜１５４を形成した。この酸化珪素被膜についても、先に
述べた酸化珪素被膜１５２ｂと同様に半導体領域との界面特性が重要であるので
、その作製には細心の注意が払われなければならない。この酸化珪素膜は、厚さ
１００ｎｍだけ形成された。
【００６５】
その後、電子ビーム蒸着法によって、アルミニウム被膜が、厚さ０．８〜１．
０μｍだけ形成された。アルミニウム被膜の形成には、その他にもスパッタ法や
有機金属ＣＶＤ法を用いることができる。そして、公知のフォトリソグラフィー
法によって、これらのアルミニウム被膜はパターニングされ、ゲイト電極１５６
ａおよび１５６ｂ、さらにゲイト配線１５５が形成された。こうして、図１０（
Ａ）を得た。ゲイト電極の幅は１０μｍとした。
【００６６】
ついで、このゲイト電極・配線は陽極酸化法によって、その表面を酸化し、厚
さ０．３〜０．５μｍの酸化アルミニウム被膜が形成された。陽極酸化は以下の
ような手順によっておこなわれた。ここで、注意しなければならないことは、以
下の記述で用いられる数値は、一例に過ぎず、作製する素子の大きさ等によって
、最適な値が決定されるということである。すなわち、以下の記述で用いられる
数値は絶対的なものではない。まず、充分にアルカリイオン濃度の小さい、酒石
酸のエチレングリコール溶液を作製した。酒石酸の濃度としては、０．１〜１０
％、例えば、３％とし、これに、１〜２０％、例えば１０％のアンモニア水を加
え、ｐＨが７±０．５となるように調整した。
【００６７】
この溶液中に、陰極として白金電極を設け、基板ごと溶液に浸した。そして、
基板上のゲイト配線・電極を直流電源装置の正極に接続した。そして、最初は電
流を２ｍＡで一定となるように通じた。陽極と陰極（白金電極）との間の電圧は
、溶液の濃度とともに、ゲイト電極・配線上に形成される酸化膜の厚さによって
時間とともに変化し、一般に酸化膜の厚さが大きくなるにしたがって、高い電圧
を要するようになる。このように電流を流し続け、電圧が１５０Ｖとなったとこ
ろで、電圧を一定に保持し、電流が０．１ｍＡになるまで電流を流し続けた。定
電流状態は約５０分、定電圧状態は約２時間続いた。このようにして、ゲイト電
極・配線の表面に厚さ０．３〜０．５μｍの酸化アルミニウム膜１５９を形成す
ることができた。このようにして形成された酸化アルミニウム膜は、それだけで
も十分に緻密であったが、より絶縁性を増すために、熱水中で１０分間保持した
。この工程によって、６〜１２ＭＶ／ｃｍの高耐圧被膜が形成できた。この状態
を図１０（Ｂ）に示す。
【００６８】
その後、弗酸溶液、例えば１／１０弗酸に基板を浸し、酸化珪素膜１５４をエ
ッチングし、半導体領域の表面を露出させる。このとき、酸化アルミニウムは弗
酸に不溶なので、ゲイト電極・配線の下の酸化珪素膜は除去されず、そのまま残
存する。しかしながら、長時間にわたって弗酸中に置いておくとゲイト電極・配
線の下の酸化珪素膜も溶解してしまうので、注意しなければならない。
【００６９】
その後、公知のイオン注入法によって、まず、硼素イオンあるいは硼素化合物
イオン（例えばＢＦ2 + ）を１０18ｃｍ-3だけ注入する。その際には、半導体領
域のゲイト電極下の部分には、注入されたイオンの２次散乱を除いてはイオンが
入り込まないので、すなわち自己整合（セルフアライン）的に不純物領域を形成
することができる。こうして、Ｐ型の不純物領域１５８ａを形成する。
【００７０】
ついで、図１０（Ｃ）に示すように、フォトレジスト１５７で、半導体領域１
５３ａを覆い、半導体領域１５３ｂのみが露出された状態で、リンイオンを注入
する。このときのリン濃度は１０20ｃｍ-3とする。すると、半導体領域１５３ｂ
には既に硼素が存在しているが、リンの方が濃度が大きいのでＮ型を示し、Ｎ型
不純物領域１５８ｂを得る。以上のようにして、半導体領域に不純物元素を導入
することができたが、このような不純物が導入された領域は、イオン注入の際の
衝撃によって結晶が破壊され、アモルファス、あるいは微結晶状態、あるいはそ
れらの混合された状態となっている。この状態を記述するのに適切な用語がない
ので、ここでは非結晶質状態と記述する。
【００７１】
次いで、フォトレジストを取り除き、上方からエキシマーレーザーあるいはア
ルゴンイオンレーザーのようなレーザー光を照射して、レーザーアニールをおこ
なった。レーザーアニールは例えば、ＫｒＦエキシマーレーザー（波長２４８ｎ
ｍ、パルス幅１０ｎｓｅｃ）の場合であれば、エネルギー密度１５０〜２５０ｍ
Ｊ／ｃｍ2 、例えば、２１０ｍＪ／ｃｍ2 のビームを１０ショット加えると、ほ
ぼ確実に結晶化がおこなえる。ショット数がこれ以下であると、レーザー出力の
制御できないゆらぎ・ばらつきによって結晶化の程度が均一でなくなる。また、
このレーザーアニールでは、ゲイト電極の下には光線が入らないため、ゲイト電
極の下は結晶化できない。しかしながら、半導体領域が厚いと光線の回折によっ
て、レーザー光が回り込み結晶化が進行する。レーザー光の回り込む程度は、半
導体領域の厚さがレーザーの波長よりも大きな場合にはレーザーの波長程度、半
導体領域の厚さがレーザーの波長よりも小さな場合には、半導体領域の厚さ程度
である。本実施例のように半導体領域の厚さが３０ｎｍと、レーザー光の波長（
２４８ｎｍ）に比べて著しく小さい場合には、その回り込みの程度は、ゲイト電
極の幅（１０μｍ）に比して十分小さい。したがって、イオン注入によって、非
結晶状態となりながら、このレーザーアニールによっても結晶性の回復できない
部分が存在する。その部分の意義については後に記述する。
【００７２】
以上のようにして、ＣＭＯＳ型ＴＦＴの構造が大方得られた。後は、このＴＦ
Ｔに金属配線を形成すればよいが、従来のＴＦＴとは違って、ソース、ドレイン
の電極穴を形成する手間が省けるので極めて簡単である。すなわち、半導体領域
は既に露出してあるので、その上にアルミニウム等の金属膜を形成するだけでオ
ーミックな接合が得られる。したがって、例えば、全体にアルミニウム、あるい
は図１０に示すようにアルミニウムとクロム１６３の多層膜を形成したのちに、
公知のフォトリソグラフィー法によって不要な部分をエッチングして、第２の配
線１６０ａおよび１６０ｂ、１６１等を形成すればよい。
【００７３】
あるいは、さほど精度を要求されない素子であれば、メタルマスクを用いて、
これらの配線を真空蒸着法等によって直に形成すればよい。その後、図１０（Ｄ
）に示すように液晶ディスプレーの画素電極の被膜１６２を選択的に形成して、
液晶画素が形成された。
【００７４】
以上の工程で使用されたマスクの枚数は、（１）半導体領域１５３形成用、（２）ゲイ
ト電極・配線形成用、（３）フォトレジスト１５７形成用、（４）第２の配線形成用、（５）画素電極形成用の５枚である。また、本実施例のＴＦＴに注目すれば、通常の不
純物領域１６４があるほかに、ゲイト電極と不純物領域の幾何学的なずれによる
オフセット領域があり、その間には非結晶質であって不純物のドープされた領域
１６５が形成されている。このような、非結晶質の部分を設けることの有用性に
ついては、本発明人らの発明で株式会社半導体エネルギー研究所の平成３年８月
２６日出願の『絶縁ゲイト型半導体装置およびその作製方法』に詳細に記述され
ているのでここでは省略する。
【００７５】
以上の工程によって作製された基板（以降第１の基板という）上にポリイミド
膜を液晶材料の配向膜として形成した。このポリイミド膜の表面を公知のラビン
グ法により、処理し、他方の第２の基板上に透明電極を形成した後、第１の基板
と同様に配向膜を形成し、ラビング処理を施した。これらの基板をラビング方向
が平行となるように貼り合わせ液晶のセルを作製した。
【００７６】
その後、ネマチック液晶材料をこの液晶セル中に注入し、２枚の変更番をこの
液晶セルの両面に偏光軸がクロスニコルとなるようにし、かつ両方の基板のラビ
ング方向とは４５度の角度となる方向に貼り付け液晶電気光学装置を完成した。
このNON-TWISTED-NEMATIC 型液晶電気光学装置においてはオフ時には液晶材料
の持つ複屈折性により明（白）が表示され、オン時には液晶分子のが基板に対し
て垂直方向に立つため、暗（黒）が表示される。
本発明の半導体装置の応用は上記の液晶電気光学装置のみならず、その他の形
式の液晶電気光学装置、例えば反強誘電性液晶電気光学装置にも適用でき、さら
には、その他の電気、電子装置にも適用可能である。                    
【図面の簡単な説明】
【００７７】
【図１】本発明によるＴＦＴの作製工程例を示す。
【図２】本発明によって作製した液晶ディスプレーの画素例を示す。
【図３】本発明によるＴＦＴの作製工程例を示す。
【図４】本発明によるＴＦＴの作製工程例を示す。
【図５】本発明によって作製した液晶ディスプレーの画素例を示す。
【図６】本発明によるＴＦＴの作製工程例を示す。
【図７】本発明によるＴＦＴの作製工程例を示す。
【図８】本発明によるＴＦＴの作製工程例を示す。
【図９】本発明による液晶ディスプレーパネルの作製例を示す。
【図１０】本実施例によるＴＦＴの作製工程を示す。
【符号の説明】
【００７８】
１０１          絶縁性基板
１０２          パッシベーション膜
１０３          半導体領域
１０４          ゲイト絶縁膜
１０５          第１の配線（ゲイト配線）
１０６          ゲイト電極
１０７          第１の配線（蓄積容量配線）
１０８          不純物領域
１０９          陽極酸化絶縁膜
１１０          第２の配線（ドレイン電極・配線）
１１１          第２の配線（ソース電極・配線）
１１２          画素電極・配線
【図１】
2004336068.tif 000003
【図２】
2004336068.tif 000004
【図３】
2004336068.tif 000005
【図４】
2004336068.tif 000006
【図５】
2004336068.tif 000007
【図６】
2004336068.tif 000008
【図７】
2004336068.tif 000009
【図８】
2004336068.tif 000010
【図９】
2004336068.tif 000011
【図１０】
2004336068.tif 000012