(57)【要約】【課題】高い精度が要求されるデバイスパターンの相補分割を行わないことにより、パターンを高精度に保持してデバイスの信頼性を向上させると共に、必要とあれば相補分割禁止領域にも相補分割パターンの導入を可能にすること。【解決手段】露光パターンに相補分割禁止領域を設定し、この相補分割禁止領域に、相補分割パターンが存在するか否かを判定して、相補分割において分割禁止領域を設定する際に、分割禁止領域内に含まれるパターンにマスクパターンからの要請によるデザインルールチェックを行い、分割禁止領域内のマスク上に形成不可能或いは困難なパターンが存在するか否かをチェックして、高い精度が要求されるデバイスパターンの相補分割を行わないことにより、パターンを高精度に保持してデバイスの信頼性を向上させ、必要とあれば相補分割禁止領域にも相補分割パターンの導入を可能にし、常に目的とするマスクを作製することができる。【選択図】          図１
2004228109.tif 000002
【特許請求の範囲】
【請求項１】
露光ビームによって所定パターンの露光を行うための露光用パターン又はマスクを形成するに際し、
前記パターンに相補分割禁止領域を設定し、
前記相補分割禁止領域に、相補分割パターンが存在するか否かを判定する
ようにした、露光用パターン又はマスクの形成方法。
【請求項２】
前記相補分割禁止領域を設定するデザインルールを決め、このデザインルールのチェックに、前記相補分割パターンのための相補分割機能も含める、請求項１に記載した露光用パターン又はマスクの形成方法。
【請求項３】
前記デザインルールのチェックを行う前に、前記相補分割禁止領域をオーバーサイズ化する、請求項２に記載した露光用パターン又はマスクの形成方法。
【請求項４】
前記デザインルールのチェックを行ったパターンを前記相補分割禁止領域として使用する、請求項２に記載した露光用パターン又はマスクの形成方法。
【請求項５】
前記相補分割パターンの存在の判定結果に基づいて、前記相補分割禁止領域に隣接した領域において相補分割パターンを設定する、請求項１に記載した露光用パターン又はマスクの形成方法。
【請求項６】
前記相補分割禁止領域をパターン間の論理演算によって設定する、請求項１に記載した露光用パターン又はマスクの形成方法。
【請求項７】
前記相補分割禁止領域をオーバーサイズ化することによって、相補分割可能領域との境界に余裕をもたせるようにした、請求項３に記載した露光用パターン又はマスクの形成方法。
【請求項８】
露光ビームによって所定パターンの露光を行うための露光用パターン又はマスクを形成するに際し、
前記パターンに相補分割禁止領域を設定するステップと、
前記相補分割禁止領域に、相補分割パターンが存在するか否かを判定するス
テップと
を実行するための、露光用パターン又はマスク形成用のプログラム。
【請求項９】
請求項２〜７のいずれか１項に記載した露光用パターン又はマスクの形成方法を実行する、請求項８に記載した露光用パターン又はマスク形成用のプログラム。
【請求項１０】
露光ビームによって所定パターンの露光を行うための露光用パターン又はマスクを用いて、前記パターンを半導体基体上に転写するに際し、
前記パターンに相補分割禁止領域を設定し、
前記相補分割禁止領域に、相補分割パターンが存在するか否かを判定する
ようにした、半導体装置の製造方法。
【請求項１１】
請求項２〜７のいずれか１項に記載した露光用パターン又はマスクの形成方法を実施する、請求項１０に記載した半導体装置の製造方法。
【請求項１２】
露光ビームによって所定パターンの露光を行うための露光用パターン又はマスクにおいて、相補分割禁止領域と、この相補分割禁止領域に隣接した相補分割可能領域とを有することを特徴とする露光用パターン又はマスク。
【請求項１３】
露光ビームによって所定パターンの露光を行うための露光用パターン又はマスク形成するに際し、
前記パターンに相補分割禁止領域を設定するステップと、
前記相補分割禁止領域に、相補分割パターンが存在するか否かを判定するス
テップと
を実行するための、露光用パターン又はマスク形成用のプログラムを内蔵した記録媒体。
【請求項１４】
請求項２〜７のいずれか１項に記載した露光用パターン又はマスクの形成方法を実行する、請求項１３に記載した記録媒体。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、例えば電子線等の露光ビームによって所定パターンの露光を行うための露光用パターン又はマスクの形成方法とそのプログラム、半導体装置の製造方法、露光用パターン又はマスク、及びプログラム内蔵の記録媒体に関するものである。
【０００２】
【従来の技術】
近年、半導体素子の微細化は、光リソグラフィに用いる光学系の解像度の限界を超えるために、電子線又はイオンビーム等の荷電粒子線を用いて微細な回路パターンを露光することにより描画する微細加工技術が開発されている。
【０００３】
しかし、従来の電子線露光による直描方式においては、ＬＳＩ（大規模集積回路）の集積度が高くなって微細パターンになるほど、データの規模が大きくなり、その結果、描画時間が長くなり、生産性（スループット）が低くなってしまう。
【０００４】
そこで、転写マスクに電子線又はイオンビーム等を照射し、転写マスクの貫通孔（パターン開口）を通して半導体ウェーハ上に回路パターンを形成する、電子線露光装置又はイオンビーム露光装置が提案されている。
【０００５】
これらの露光技術には、例えば、高エネルギーの電子線を使用する電子線転写リソグラフィ（ＥＰＬ；Ｅｌｅｃｔｒｏｎ−ｂｅａｍ  Ｐｒｏｘｉｍｉｔｙ  Ｌｉｔｈｏｇｒａｐｈｙ，Ｈ．  Ｃ．  Ｐｆｅｉｆｆｅｒ，  Ｊｐｎ．  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．  ３４，  ６６５８  （１９９５）  参照。）、低エネルギーの電子線を使用する低速電子線近接転写リソグラフィ（ＬＥＥＰＬ；Ｌｏｗ  Ｅｎｅｒｇｙ  Ｅｌｅｃｔｒｏｎ−ｂｅａｍ  Ｐｒｏｘｉｍｉｔｙ  Ｐｒｏｊｅｃｔｉｏｎ  Ｌｉｔｈｏｇｒａｐｈｙ，Ｔ．  Ｕｔｓｕｍｉ，  Ｕ．  Ｓ．  Ｐａｔｅｎｔ  Ｎｏ．  ５８３１２７２  （３  Ｎｏｖｅｍｂｅｒ  １９９８）  参照。）、イオンビームを使用するイオンビーム転写リソグラフィ（ＩＰＬ；Ｉｏｎ−ｂｅａｍ  Ｌｉｔｈｏｇｒａｐｈｙ，Ｈ．  Ｌｏｅｓｃｈｎｅｒ  ｅｔ  ａｌ．，  Ｊ．  Ｖａｃ．  Ｓｃｉ．  Ｔｅｃｈｎｏｌ．  Ｂ１９，２５２０  （２００１）  参照。）等がある。
【０００６】
これらの露光装置に用いられる電子線透過マスク（転写マスク）は、図９に示すように、厚さ１００ｎｍ〜１０μｍ程度の薄膜メンブレン１にパターン開口２が形成されているステンシルマスク３である。このステンシルマスク３は例えば、電子線４を透過するための幅０．０３〜０．０４μｍの複数の貫通孔（パターン開口）２が形成された厚さ１００ｎｍ〜１０μｍのメンブレン（薄膜）１を有しており（パターン開口部２は理解容易のために、数個分を簡略に図示している）、メンブレン１は、パターン開口２の周囲に形成された２０〜４０ｍｍ径の開口部６ａを有するＳｉＯ２膜５を介して、ＳｉＯ２膜５の開口部６ａより大きいサイズの開口部６ｂを有するＳｉウェーハ７に支持されている。
【０００７】
このステンシルマスク３を用いた露光工程においては、例えば、半導体基板８上のＳｉＯ２膜９上にパターニングされるべき配線材料層１０を形成し、この上にフォトレジスト１１を形成した状態で、フォトレジスト１１上にステンシルマスク３を配置する。そして、電子線４を照射し、ステンシルマスク３のメンブレン１のパターン開口２を通過させ、フォトレジスト１１を所定パターンに露光する。そして、現像によって残された所定パターンのフォトレジストをマスクとして、配線材料層１０をドライエッチングし、配線を形成する。
【０００８】
上記のステンシルマスク３においては、その構造上、例えば図１０（ａ）に示す環状パターン開口２の場合には、電子線を透過させない部分である中心部１ａが脱落してしまってパターン開口を保持することができず、また、リーフ状のパターン開口（図示せず）の場合には、片持ち梁構造であるために形状保持が不安定になる等、これらのパターン開口は形成が不可能或いは困難である。
【０００９】
そこで、図１０（ｂ）に示すように、こうしたパターン開口を２Ａと２Ｂとに幾何学的に分割し、分割したマスク３Ａ、３Ｂのパターンを図１０（ｃ）に示すようにウェーハ上で重ね合わせて補足することによって、目的の開口パターン２をウェーハ上に形成する、いわゆる相補分割という方法が用いられている。
【００１０】
一方、上記のステンシルマスクをはじめとする露光マスクのパターンには、トランジスタのゲートパターンのように高い精度を要するパターンが存在する。図１１には、例えばソース又はドレイン領域となる不純物拡散領域（アクティブ領域）１２、１３上にゲート電極１４が共通に設けられている絶縁ゲート型電界効果トランジスタのレイアウトが示されている。
【００１１】
こうしたパターンにおいて、特にゲート電極１４の幅はチャネル長や、配線としての抵抗値等を高精度に再現しなければ、トランジスタの性能がばらついてしまう。特にゲート電極については、ゲートのマスクパターン１４ａ、１４ｂにおいて仮に１４ａを相補分割してしまうと、相補分割したパターンの境界（つなぎ目のライン）においてマスク合せずれが生じると、ゲートパターン１４ａが設計通りに再現できずに、場合によっては接続不良になることがある。この結果、トランジスタの正常動作を阻害したり、性能低下を招く恐れがある。
【００１２】
なお、デバイス的に精度が必要となるコンタクト接合部分やトランジスタゲートパターン部分等のように、精度を要求するパターンがあるフィールドでは、そのパターン上にフィールド分割線が存在しないようにフィールドの分割位置をずらす方法が、特開２００２−１７０７６８に示されてはいる。しかし、これは、フィールドでの分割禁止を目的としているので、上記したゲートパターンの相補分割とは無関係なものである。
【００１３】
【発明に至る経過】
このため、本出願人は、トランジスタのゲートパターンなど、高い精度が要求されるパターンは相補分割禁止領域として、相補分割の対象から外す方法を特願２００１−２２３０４０において既に提起した。
【００１４】
即ち、この先願に係る方法（以下、先願発明と称する。）は、露光用マスク上で開口として形成されるべき露光用パターンに分割禁止領域を設定することにより、パターン間のつなぎ精度が要求される分割禁止領域でのパターン分割を規制することができるものである。
【００１５】
【発明が解決しようとする課題】
先願発明では、例えばゲート電極とアクティブ領域のパターンを単純な図形演算により分割禁止領域として設定している。しかし、分割禁止領域内に上記した環状パターンの如くステンシルマスクとして形成不可能或いは困難なパターンが存在していると、正しくマスクが作れないとか、マスクを破壊してしまうという可能性がある。
【００１６】
本発明の目的は、高い精度が要求されるデバイスパターンの相補分割を行わないことにより、パターンを高精度に保持してデバイスの信頼性を向上させると共に、必要とあれば相補分割禁止領域にも相補分割パターンの導入を可能にした方法と、この方法を実行するためのプログラム等を提供することにある。
【００１７】
【課題を解決するための手段】
即ち、本発明は、露光ビームによって所定パターンの露光を行うための露光用パターン又はマスクを形成するに際し、
前記パターンに相補分割禁止領域を設定し、
前記相補分割禁止領域に、相補分割パターンが存在するか否かを判定するようにした、露光用パターン又はマスクの形成方法に係るものである。
【００１８】
また、本発明は、露光ビームによって所定パターンの露光を行うための露光用パターン又はマスクを形成するに際し、
前記パターンに相補分割禁止領域を設定するステップと、
前記相補分割禁止領域に、相補分割パターンが存在するか否かを判定するステップと
を実行するための、露光用パターン又はマスク形成用のプログラム、又はこのプログラムを内蔵した記録媒体を提供するものである。
【００１９】
また、本発明は、露光ビームによって所定パターンの露光を行うための露光用パターン又はマスクを用いて、前記パターンを半導体基体上に転写するに際し、
前記パターンに相補分割禁止領域を設定し、
前記相補分割禁止領域に、相補分割パターンが存在するか否かを判定するようにした、半導体装置の製造方法を提供するものである。
【００２０】
本発明は更に、露光ビームによって所定パターンの露光を行うための露光用パターン又はマスクにおいて、相補分割禁止領域と、この相補分割禁止領域に隣接した相補分割可能領域とを有することを特徴とする露光用パターン又はマスクも提供するものである。
【００２１】
本発明の露光用パターン又はマスクの形成方法とそのプログラム、半導体装置の製造方法、露光用パターン又はマスク、及びプログラム内蔵の記録媒体によれば、前記パターンに相補分割禁止領域を設定すると共に、前記相補分割禁止領域に、相補分割パターンが存在するか否かを判定するようにしているので、相補分割において分割禁止領域を設定する際に、分割禁止領域内に含まれるパターンにマスクパターンからの要請によるデザインルールチェックを行うことにより、分割禁止領域内のマスク上に形成不可能或いは困難なパターンが存在するか否かをチェックして、高い精度が要求されるデバイスパターンの相補分割を行わないことにより、パターンを高精度に保持してデバイスの信頼性を向上させると共に、必要とあれば相補分割禁止領域にも相補分割パターンの導入を可能にし、常に目的とするマスクを作製することができる。
【００２２】
【発明の実施の形態】
本発明においては、前記相補分割禁止領域を設定するデザインルールを決め、このデザインルールのチェックに、前記相補分割パターンのための相補分割機能も含めるのがよい。この場合、前記デザインルールのチェックを行う前に、前記相補分割禁止領域をオーバーサイズ化することが望ましく、また前記デザインルールのチェックを行ったパターンを前記相補分割禁止領域として使用するのが望ましい。
【００２３】
また、前記相補分割パターンの存在の判定結果に基づいて、前記相補分割禁止領域に隣接した領域において相補分割パターンを設定することができる。
【００２４】
前記相補分割禁止領域は、パターン間の論理演算によって設定することができる。
【００２５】
また、前記相補分割禁止領域をオーバーサイズ化することによって、相補分割可能領域との境界に余裕をもたせるのがよい。
【００２６】
以下、本発明の好ましい実施の形態を図面参照下に説明する。
【００２７】
本実施の形態は、本発明に基づいて、絶縁ゲート型電界効果トランジスタのゲート電極パターンの如く高い接続精度が要求されるパターンを相補分割禁止領域に設定する場合において、分割禁止領域内のステンシルマスク上に形成不可能或いは困難なパターンが存在しないか否かを調べるデザインルールチェックを提供するものである。
【００２８】
デバイスパターンにおいて高い精度が要求されるトランジスタのゲートパターンの設定手順を、図１に示すフローに沿って説明する。
【００２９】
図２に示すように、トランジスタのゲートパターンは、ゲート電極１４とソース又はドレイン領域等のアクティブ領域１２、１３とが重なる部分であるので、ゲート電極とアクティブ領域とをＡＮＤ演算して、仮分割禁止領域２０を抽出する（ステップ１）。
【００３０】
次に、ステップ１で抽出した仮分割禁止領域２０を図３に示すようにオーバーサイズ化する（ステップ２）。このときのオーバーサイズの量が大きすぎると、隣のパターンと接触してしまってパターン自体が変形してしまうので、そのパターンの設計上許容される最小線幅の半分未満とする必要がある。従って、例えば線幅５０ｎｍ世代では２５ｎｍ未満、７０ｎｍ世代では３５ｎｍ未満である。
【００３１】
次に、ステップ２でオーバーサイズ化したパターン２０Ａを図４に示すように相補分割する（ステップ３）。このときの相補分割のパラメータ設定は、実際のデータ処理でパターンを相補分割する際のパラメータと同様のパラメータで分割する。ここでデザインルールチェックを行い（ステップ４）、仮にパターンが２０Ａ１、２０Ａ２のように分割されてしまえば、デザインルール違反であり（Ｎ．Ｇ．）、また分割されなければ、分割禁止領域内にはステンシルマスク上に形成不可能或いは困難なパターンは存在しない（Ｏ．Ｋ．）。
【００３２】
デザインルール違反でなければ、そのままステップ２において、オーバーサイズ化した領域を分割禁止領域として設定することも可能である。
【００３３】
実際に相補分割の対象となるパターンがあれば、これを一度オーバーサイズ化しているために、同一の相補分割パラメータでオーバーサイズ化前のパターンが相補分割されることはない。なぜならば、パターンをオーバーサイズ化するということは、例えばＬ字パターンのモーメントは変化しないが、Ｌ／Ｓ（Ｌｉｎｅ  ａｎｄＳｐａｃｅ）はパターンが大きくなることによりＬ／Ｓにおけるスペース幅が細くなり、ステンシルマスクの内部応力が集中することになって、もとのパターンに比べて相補分割される可能性が高くなるからである。
【００３４】
オーバーサイズをすることなしにステップ１で抽出した仮分割禁止領域２０を相補分割しても、デザインルールチェックとしては同等の処理を行うので、問題はない。図５には、上記したデザインルールチェックの結果、相補分割可能なパターンの例として、ゲート電極パターンとして、高精度が必要なパターン１４Ａ（露光パターン１）と分割可能領域でのゲート間接続パターン１４Ｂ（露光パターン２）とからなるパターンを示している。これらの両パターン１４Ａと１４Ｂとの境界は、アクティブ領域１２、１３上のパターンのように高精度が要求されないが、パターンの位置ずれが生じないことが望ましい。
【００３５】
ただし、仮分割禁止領域２０を上記のようにオーバーサイズしないで相補分割した場合は、ステップ３の結果をそのまま分割禁止領域として実際の相補分割処理に使用してしまうと、図６（ａ）に示すように、分割禁止領域の境界（即ち、トランジスタのゲートパターンの境界）でパターンを分割してしまう恐れがある。即ち、図６において、Ａ１がトランジスタゲートの部分、Ａ２が実際のパターンであり、斜線領域が分割禁止領域である。（ａ）のようにオーバーサイズ化しないまま分割禁止領域を設定してしまうと、トランジスタゲートパターンＡ１との境界で分割線２１が引かれてしまう恐れがある。一方、（ｂ）のようにオーバーサイズ化していると、分割禁止領域の境界で分割しても、トランジスタゲートパターンＡ１と分割線２１との間に余裕２２があるので、マスク合せずれをなくすことができ、デバイスの信頼性を低下させるような分割をすることはない。
【００３６】
なお、上記したデザインルールチェックの後は、図２に示した如きパターンで露光を行うことができる。この場合、図４に示した結果と、図４のパターンを図７のようにアンダーサイズ化した元のパターンとに基づいて分割禁止領域を決定し、露光を行えばよい。そして、仮にアンダーサイズ化の結果、図７中に２３で示すようにパターン間が分離される領域があるときには、この領域の両側で分割禁止領域２０と分割禁止領域３０とを設定することもできる。
【００３７】
図８は、図１に示した手順を実行するためのコンピュータの構成を示すブロック図である。このコンピュータは、データやプログラムを主記憶装置３１又は補助記憶装置３２に入力するキーボードやマウスなどの入力装置３３と、プログラムを解読してその実行を行ったり、データを主記憶装置３１から読み出してデータ処理を行う中央処理装置３４と、この中央処理装置３４が直接アクセス可能であって実行中のプログラムや処理中のデータを一時保管する主記憶装置（メインメモリ）３１と、データやプログラムの恒久的な保管場所であるハードディスクなどの補助記憶装置３２と、処理結果を出力するディスプレイやプリンタなどの出力装置３５から構成される。
【００３８】
そして、図１に示した如き露光用パターン作成用のプログラムは補助記憶装置３２に格納され、プログラムの実行時には主記憶装置３１へとロードされ、中央処理装置３４がそのプログラムの命令を読み取り、上述したステップを実行する。
【００３９】
上述したように、本実施の形態によれば、主として次の１〜４の作用効果を得ることができる。
【００４０】
１．分割禁止領域内のステンシルマスク上に形成不可能或いは困難なパターンが存在するかどうかを自動的に調べることができる。
２．分割禁止領域内のデザインルールチェックで使用したパターンをそのまま、分割禁止領域として使用できる。
３．専用のデザインルールチェック機能を開発することなく、分割禁止領域内のパターンのデザインルールチェックが可能となる。
４．高い精度が要求されるデバイスパターンでは分割を行わないので、デバイスの信頼性が向上する。
【００４１】
以上に説明した実施の形態は、本発明の技術的思想に基づいて種々に変形が可能である。
【００４２】
例えば、高い精度を要するデバイスパターンは、必ずしもトランジスタゲートパターンに限るものではない。また、使用する電子ビームはＬＥＥＰＬ用、ＥＰＬ用としてよく、ＩＰＬ用のイオンビームで露光してもよい。
【００４３】
また、本発明は、コンデンサーの電極、誘電体膜、電源ライン等の形成に適用してよく、また、ＬＥＥＰＬ用、ＥＰＬ用、ＩＰＬ用のステンシルマスク以外の他の種類の露光マスクに適用してもよく、露光対象のレジストの種類も様々であってよい。
【００４４】
【発明の作用効果】
本発明は、上述したように、露光パターンに相補分割禁止領域を設定すると共に、この相補分割禁止領域に、相補分割パターンが存在するか否かを判定するようにしているので、相補分割において分割禁止領域を設定する際に、分割禁止領域内に含まれるパターンにマスクパターンからの要請によるデザインルールチェックを行うことにより、分割禁止領域内のマスク上に形成不可能或いは困難なパターンが存在するか否かをチェックして、高い精度が要求されるデバイスパターンの相補分割を行わないことにより、パターンを高精度に保持してデバイスの信頼性を向上させると共に、必要とあれば相補分割禁止領域にも相補分割パターンの導入を可能にし、常に目的とするマスクを作製することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による露光パターン形成のフロー図である。
【図２】同、露光パターンの仮分割禁止領域の抽出時のパターン図である。
【図３】同、露光パターンの仮分割禁止領域のオーバーサイズパターン図である。
【図４】同、露光パターンの仮分割禁止領域の相補分割チェック時のパターン図である。
【図５】同、相補分割時の露光パターン図である。
【図６】同、オーバーサイズの有無によるパターン精度を説明するためのパターン図である。
【図７】同、アンダーサイズパターン図である。
【図８】同、露光パターン形成用のコンピュータのブロック図である。
【図９】ステンシルマスクを用いた露光時の要部概略断面図である。
【図１０】同、相補分割を要するパターンと相補分割マスクのパターン図である。
【図１１】同、絶縁ゲート型電界効果トランジスタのレイアウト図である。
【符号の説明】
１…メンブレン、２…パターン開口、３…ステンシルマスク、４…電子線、
１１…フォトレジスト、１２、１３…アクティブ領域、１４…ゲート電極、
２０…仮分割禁止領域、２０Ａ…オーバーサイズ領域
【図１】
2004228109.tif 000003
【図２】
2004228109.tif 000004
【図３】
2004228109.tif 000005
【図４】
2004228109.tif 000006
【図５】
2004228109.tif 000007
【図６】
2004228109.tif 000008
【図７】
2004228109.tif 000009
【図８】
2004228109.tif 000010
【図９】
2004228109.tif 000011
【図１０】
2004228109.tif 000012
【図１１】
2004228109.tif 000013