(57)【要約】【課題】光素子と光導波路との距離を短くして両者の間にレンズを設ける必要をなくし、光素子と光導波路とを容易に光結合できる光素子内蔵基板及びその製造方法を提供することである。【解決手段】コア基板１０１と裏板１０８との間には、ＶＣＳＥＬ（面発光レーザ）１０２が内臓されている。このＶＣＳＥＬ１０２は、例えば半導体基板上にエッチングストップ層１０４を介して形成した後、エッチングにより半導体基板を除去したものであり、極めて薄く形成されている。裏板１０８は、透光性接着剤１０９により、コア基板１０１に接合されている。【選択図】  図２
2004296842.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板から分離された発光素子及び受光素子のうちの少なくとも一方の光素子と、
前記光素子が実装されたコア基板と、
前記光素子を挟んで前記コア基板に接合された裏板と
を有することを特徴とする光素子内蔵基板。
【請求項２】
前記光素子に入出力する光が前記裏板を透過することを特徴とする請求項１に記載の光素子内蔵基板。
【請求項３】
裏面発光型発光素子及び裏面受光型受光素子のうちの少なくとも一方の光素子が半導体基板上に形成されてなる半導体ブロックを用意する工程と、
前記半導体ブロックの光素子形成側の面をコア基板に接合する工程と、
前記半導体ブロックの前記半導体基板を除去する工程と、
前記コア基板に、前記光素子を挟んで透光性の裏板を接合する工程と
を有することを特徴とする光素子内蔵基板の製造方法。
【請求項４】
前記半導体基板はエッチングにより除去することを特徴とする請求項３に記載の光素子内蔵基板の製造方法。
【請求項５】
前記半導体ブロックの前記半導体基板と前記光素子との間に、エッチングストップ層が設けられていることを特徴とする請求項４に記載の光素子内蔵基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主に基板内、基板間又は装置間等の比較的短距離の光伝送に使用する光素子内蔵基板及びその製造方法に関する。
【０００２】
【従来の技術】
情報通信技術及び情報処理技術の発達と共にＣＰＵを初めとする半導体装置の高速化及び高密度化が促進されており、それに伴い電気配線による信号の遅延やノイズの問題が大きくなってきている。このような問題を解決するために、電子回路間を光で結合する技術が開発されている（例えば、Ｌ．  Ｖａｎｗａｓｓｅｎｈｏｖｅ，  ｅｔ，  ａｌ．  ”Ｄｅｍｏｎｓｔｒａｔｉｏｎ  ｏｆ  ２−Ｄ  Ｐｌａｓｔｉｃ  Ｏｐｔｉｃａｌ  Ｆｉｂｅｒ  ｂａｓｅｄ  Ｏｐｔｉｃａｌ  ｉｎｔｅｒｃｏｎｎｅｃｔ  ｂｅｔｗｅｅｎ  ＣＭＯＳ  ＩＣ’ｓ”，  ＯＦＣ２００１  ＷＤＤ７４（非特許文献１）、エレクトロニクス実装学会誌，Ｖｏｌ．５，  Ｎｏ．５，  ＡＵＧ，  ２００２（非特許文献２）、Ｒｅａｌ  Ｗｏｒｌｄ  Ｃｏｍｐｕｔｉｎｇ  Ｐｒｏｊｅｃｔ，  次世代情報処理基盤技術開発事業総合報告（非特許文献３）等）。
【０００３】
図１は、従来の光結合器の一例を示す模式図である。メイン基板１０には無機材料又はポリマーにより光導波路１１が形成されている。光導波路１１の両端部にはそれぞれ基板面に対し４５°の角度で反射ミラー１２が配置されており、反射ミラー１２の上方にはレンズ１３が配置されている。
【０００４】
メイン基板１０の上にはサブ基板１５ａ，１５ｂがはんだバンプ１４により実装されている。サブ基板１５ａの上側には論理回路が形成されたＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ  ：大規模集積回路）１６ａが搭載されており、下側にはＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ：面発光レーザ）１７及びドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：集積回路）１８が搭載されている。また、サブ基板１５ｂの上側には論理回路が形成されたＬＳＩ１６ｂが搭載されており、下側にはフォトダイオード１９及びレシーバＩＣ２０が搭載されている。
【０００５】
ＶＣＳＥＬ１７及びフォトダイオード１９の下方にはレンズ２１が配置されている。これらのレンズ２１は、その光軸がメイン基板１０側のレンズ１３の光軸と一致するように調整されている。
【０００６】
このように構成された光結合器において、ＶＣＳＥＬ１７は、ドライバＩＣ１８から入力された電気信号を光信号に変換して出力する。ＶＣＳＥＬ１７から出力された光はレンズ２１，１３を透過して反射ミラー１２に到達し、反射ミラー１２により反射されて光導波路１１内に導入される。そして、光信号は光導波路１１内を進行し、光導波路１１の他方の端部に配置された反射ミラー１２により基板面に対し垂直方向に反射され、レンズ１３，２１を透過してフォトダイオード１９に伝達される。フォトダイオード１９は、受光した光信号を電気信号に変換してレシーバＩＣ２０に出力する。このようにして、ＶＣＳＥＬ１７からフォトダイオード１９へ光信号が伝送される。
【０００７】
光導波路が設けられた基板の替わりに光ファイバを使用し、ＶＣＳＥＬ又はフォトダイオードと光ファイバとを光結合する光結合器もある。
【０００８】
【非特許文献１】
Ｌ．  Ｖａｎｗａｓｓｅｎｈｏｖｅ，  ｅｔ，  ａｌ．  ”Ｄｅｍｏｎｓｔｒａｔｉｏｎ  ｏｆ  ２−Ｄ  Ｐｌａｓｔｉｃ  Ｏｐｔｉｃａｌ  Ｆｉｂｅｒ  ｂａｓｅｄ  Ｏｐｔｉｃａｌ  ｉｎｔｅｒｃｏｎｎｅｃｔ  ｂｅｔｗｅｅｎ  ＣＭＯＳ  ＩＣ’ｓ”，  ＯＦＣ２００１  ＷＤＤ７４
【非特許文献２】
エレクトロニクス実装学会誌，Ｖｏｌ．５，  Ｎｏ．５，  ＡＵＧ，  ２００２
【非特許文献３】
Ｒｅａｌ  Ｗｏｒｌｄ  Ｃｏｍｐｕｔｉｎｇ  Ｐｒｏｊｅｃｔ，  次世代情報処理基盤技術開発事業総合報告
【非特許文献４】
ＩＥＥＥ  Ｐｈｏｔｏｎｉｃｓ  Ｔｅｃｈｎｏｌｏｇｙ  Ｌｅｔｔｅｒｓ，  Ｖｏｌ．４，Ｎｏ９，Ｓｅｐｔ．１９９２，ｐ１００３
【０００９】
【発明が解決しようとする課題】
本願発明者等は、上述した従来の光結合器には以下に示す問題点があると考える。すなわち、従来の光結合器では、ＶＣＳＥＬ１７及びフォトダイオード１９等の光素子と光導波路１１（又は、反射ミラー１２）との距離が比較的離れているので、光の結合損失を小さくするためにレンズ１３，２１が必要になる。従って、従来の光結合器は部品数が多く、製造工程が複雑である。
【００１０】
また、従来の光結合器では、ＶＣＳＥＬ１７及びフォトダイオード１９等の光素子と、レンズ１３，２１と、反射ミラー１２との位置合わせを精密に行うことが必要であり、煩雑である。
【００１１】
すなわち、通常、これらの位置合わせには、アクティブアライメントと呼ばれる方法が用いられる。アクティブアライメントでは光源（レーザ）から光を出力した状態でレンズ及び反射ミラー等の位置を変化させて、光導波路の出力側端部から出射される光量が最大となる位置を求める。このように、アクティブアライメントでは実際に光源を動作させて位置合わせ作業を行うことが必要であり、処理が複雑である。
【００１２】
以上から、本発明の目的は、光素子と光導波路との距離を短くして両者の間にレンズを設ける必要をなくし、光素子と光導波路とを容易に光結合できる光素子内蔵基板及びその製造方法を提供することである。
【００１３】
【課題を解決するための手段】
上記した課題は、半導体基板から分離された発光素子及び受光素子のうちの少なくとも一方の光素子と、前記光素子が実装されたコア基板と、前記光素子を挟んで前記コア基板に接合された裏板とを有することを特徴とする光素子内蔵基板により解決する。
【００１４】
光素子は、例えばコア基板の光素子実装面と反対側の面上に形成された電極と接続されている。また、光素子は、例えば裏面発光型レーザ又は裏面受光型フォトダイオードであり、光素子に入出力される光は裏板を透過する。この場合、裏板の厚さを５０μｍ以下とすることが好ましい。これにより、光素子と光導波路との距離を短くすることができ、レンズがなくても結合損失を小さくすることができる。
【００１５】
一般的に、光素子を構成する半導体の面内熱膨張率は５〜６×１０−６／℃程度である。コア基板として面内熱膨張率が１０×１０−６／℃以下のものを使用すると、コア基板との熱膨張率の差に起因して光素子に印加される応力を小さくすることができ、信頼性を確保することができる。
【００１６】
上記した課題は、裏面発光型発光素子及び裏面受光型受光素子のうちの少なくとも一方の光素子が半導体基板上に形成されてなる半導体ブロックを用意する工程と、前記半導体ブロックの光素子形成側の面をコア基板に接合する工程と、前記半導体ブロックの前記半導体基板を除去する工程と、前記コア基板に、前記光素子を挟んで透光性の裏板を接合する工程とを有することを特徴とする光素子内蔵基板の製造方法により解決する。
【００１７】
半導体ブロックの半導体基板は、例えばエッチングにより除去する。この場合、半導体基板と光素子との間にエッチングレートが半導体基板と異なるエッチングストップ層を形成しておくと、半導体基板のみを容易に除去することができる。但し、半導体基板を除去する方法はエッチングに限定するものではなく、研磨等により半導体基板を除去してもよい。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００１９】
（第１の実施の形態）
図２は、本発明の第１の実施の形態の光素子内蔵基板の構成を示す模式断面図である。
【００２０】
本実施の形態の光素子内蔵基板１００は、接着剤により接合されたコア基板１０１及び裏板１０８と、コア基板１０１及び裏板１０８との間に配置された裏面発光型ＶＣＳＥＬ１０２とにより構成されている。
【００２１】
ＶＣＳＥＬ１０２及び電極１０３はＡｌＡｓエッチングストップ層１０４上に形成されており、これらのＶＣＳＥＬ１０２と電極１０３との間は配線（図示せず）により電気的に接続されている。ＶＣＳＥＬ１０２及び電極１０３とコア基板１０１との間には平坦化絶縁膜１０５が設けられており、この平坦化絶縁膜１０５は接着剤１０７によってコア基板１０１に接合されている。また、電極１０３はスルーホール１０１ａを介してコア基板１０１上の電極１０６と電気的に接続されている。
【００２２】
このように構成された光素子内蔵基板１００は、例えばメイン基板（図示せず）上に搭載され、電極１０６を介して駆動信号が供給される。これにより、ＶＣＳＥＬ１０２内でレーザ光が発生し、エッチングストップ層１０４及び裏板１０８を透過して基板面に垂直な方向にレーザ光が出力される。
【００２３】
図３〜図４は上述の光素子内蔵基板の製造方法を示す模式図である。
【００２４】
まず、図３（ａ）に示すように、厚さが約３００μｍの片面銅箔付きコア基板１０１と、裏面発光型ＶＣＳＥＬ１０２が形成された半導体ブロック１１０とを用意する。ＶＣＳＥＬ１０２を構成する半導体の面内熱膨張率が５〜６×１０−６／℃程度であるので、コア基板１０１としては、面内熱膨張率が１０×１０−６／℃以下のものを使用することが好ましい。例えば、旭化成（株）のアラミカ若しくはその他の芳香族ポリアミド樹脂板、セラミック板又は４２合金（Ｆｅ−４２％Ｎｉ）板等をコア基板１０１として使用することができる。
【００２５】
コア基板１０１の銅箔１０１ｂをフォトリソグラフィ法によりパターニングして、位置合わせ用マーカー（図示せず）を形成する。なお、本実施の形態では位置合わせ用マーカーを銅箔により形成しているが、レーザ等によりコア基板の表面に凹部を設けて、これをマーカーとしてもよい。
【００２６】
一方、半導体ブロック１１０は、ＧａＡｓ基板１１１と、ＧａＡｓ基板１１１上に形成されたＡｌＡｓエッチングストップ層１０４と、エッチングストップ層１０４上に形成されたＶＣＳＥＬ１０２及び電極１０３と、ＶＣＳＥＬ１０２及び電極１０３を覆う平坦化絶縁膜１０５とにより構成されている。
【００２７】
ここで、半導体ブロック１１０の製造方法の概略を、図５（ａ）〜（ｄ）を参照して説明する。まず、図５（ａ）に示すように、ｎ型ＧａＡｓ基板１１１上に、ＡｌＡｓエッチングストップ層１０４を形成する。Ａｌのドープ量を制御することでエッチングストップ層を形成する方法は、例えばＩＥＥＥ  Ｐｈｏｔｏｎｉｃｓ  Ｔｅｃｈｎｏｌｏｇｙ  Ｌｅｔｔｅｒｓ，  Ｖｏｌ．４，Ｎｏ９，Ｓｅｐｔ．１９９２，ｐ１００３（非特許文献４）等に記載されている。
【００２８】
その後、エッチングストップ層１０４上に、電子ビーム成長法（ＭＢＥ）又は有機金属気相成長法（ＭＯＣＶＤ）を使用して、ＧａＡｓ／ＡｌＧａＡｓ多重量子井戸（Ｍｕｌｔｉ−Ｑｕａｎｔｕｍ  Ｗｅｌｌ：ＭＱＷ）層１１２を形成する。
【００２９】
次に、図５（ｂ）に示すように、反応性イオンエッチング法により多重量子井戸層１１２をパターニングして、直線上に並んだ複数のＶＣＳＥＬ１０２を形成する。
【００３０】
次に、スパッタ法等により全面に金属膜を形成した後、この金属膜をフォトリソグラフィ法によりパターニングして、図５（ｃ）に示すように、ＶＣＳＥＬ１０２に電気的に接続した電極１０３を形成する。
【００３１】
次いで、図５（ｄ）に示すように、全面に平坦化絶縁膜１０５を形成して、この平坦化絶縁膜１０５によりＶＣＳＥＬ１０２及び電極１０３を覆う。そして、エッチング又は研磨により平坦化絶縁膜１０５の表面を平坦化する。
【００３２】
このようにして、裏面発光型ＶＣＳＥＬ１０２を備えた半導体ブロック１１０が完成する。
【００３３】
次に、コア基板１０１に形成したマーカーを位置合わせ時の目印にして、図３（ｂ）に示すように、半導体ブロック１１０の平坦化絶縁膜１０５形成面をコア基板１０１の裏面の所定の位置に接着剤１０７により接着する。なお、接着剤１０７には低熱膨張率のものを使用することが好ましく、例えばシリコーン系接着剤を使用することができる。シリコーン系接着剤は弾力性を有するため、応力を吸収できるという利点もある。
【００３４】
その後、コア基板１０１の表面側からＵＶ−ＹＡＧレーザを照射して、コア基板１０１を貫通し電極１０３まで到達するスルーホール１０１ａを形成する。この場合、レーザによりスルーホール１０１ａを形成した後、ウェットエッチングを施してスルーホール１０１ａ内の残留物を除去し、電極１０３が確実に露出するようにすることが好ましい。
【００３５】
次に、スパッタ法又は無電解銅めっき法によりコア基板１０１の表面及びスルーホール１０１ａの壁面にシード層となる銅薄膜を形成し、その後電解めっきを施して、スルーホール１０１ａの壁面及びコア基板１００の表面上に銅膜を厚く形成する。そして、フォトリソグラフィ法によりコア基板１０１上の銅膜をパターニングして、図３（ｂ）のように、スルーホール１０１ａを介してＶＣＳＥＬ１０２の電極１０３と電気的に接続した電極１０６を形成する。
【００３６】
次に、図４（ａ）に示すように、半導体ブロック１１０のＧａＡｓ基板１１１をエッチングにより除去し、エッチングストップ層１０４から上のみを残す。この場合、最初に、Ｈ２  ＳＯ４  とＨ２  Ｏ２  とＨ２  Ｏとの混合液（Ｈ２  ＳＯ４  ：Ｈ２  Ｏ２  ：Ｈ２  Ｏ＝１：８：１６）で初期エッチングを施し、次いでＮＨ４  ＯＨとＨ２  Ｏ２  との混合液（ＮＨ４  ＯＨ：Ｈ２  Ｏ２  ＝１：２００）でＡｌＡｓエッチングストップ層１０４が露出するまでエッチングして、ＧａＡｓ基板１１１を除去する。上記組成のエッチング液は、ＧａＡｓ及びＡｌＡｓに対するエッチングレートの差が大きいため、ＡｌＡｓエッチングストップ層１０４を殆どエッチングすることなくＧａＡｓ基板１１１を除去することができる。
【００３７】
次に、図４（ｂ）に示すように、透光性の接着剤（例えば、ＡＴ３９２５Ｍ：ＮＴＴアドバンステクノロジ（株））１０９を使用し、コア基板１０１の裏面側に５０μｍの厚さのガラス板を裏板１０８として接着する。
【００３８】
なお、裏板１０８はＶＣＳＥＬ１０２から出射される光に対し透光性であればよく、ガラス板に限定されるものではない。例えば、旭化成（株）のアラミカ、又は宇部興産（株）のユーピレックス等のフィルムを裏板１０８として使用することができる。
【００３９】
裏板１０８の面内方向の熱膨張率も、ＶＣＳＥＬ１０２を構成する半導体と同程度であることが好ましい。但し、裏板１０８はコア基板１０１に比べて十分薄いので、光素子内蔵基板１００の熱膨張率はコア基板１０１の熱膨張率に大きく依存する。従って、裏板１０８の熱膨張率が上記の範囲より大きくても、大きな障害にはならない。
【００４０】
このようにして、ＶＣＳＥＬ１０２の光出力部から基板表面までの距離が６０〜７０μｍ程度の光素子内蔵基板１００を形成することができる。
【００４１】
図６は、本実施の形態に係る光素子内蔵基板１００を用いた光結合器の一例を示す模式図である。この光結合器は、上述した光素子内蔵基板１００と、光素子内蔵基板１００に密着して配置された光導波路基板１２０とにより構成される。
【００４２】
光導波路基板１２０は、コア基板１２１と、コア基板１２１に設けられた溝内に配置された光ファイバ１２２と、光ファイバ１２２の端部近傍に設けられた反射ミラー１２３と、コア基板１２１を上下方向から挟む２枚の補強用基板１２４ａ，１２４ｂとにより構成されている。光ファイバ１２２は、図７（ａ）に側面図、図７（ｂ）に上面図を示すように、４本の信号伝送用光ファイバ１２２ａと４本のスペーサ用光ファイバ１２２ｂとを交互に配置し、テープ状に束ねて構成されている。
【００４３】
これらの光素子内蔵基板１００及び光導波路基板１２０に位置合わせ用スルーホールを形成し、ピン１３０をスルーホールに挿入して、光素子内蔵基板１００のＶＣＳＥＬ１０２と光導波路基板１２０の反射ミラー１２３の反射点との位置合わせを行うようになっている。なお、光素子内蔵基板１００と光導波路基板１２０との間に屈折率マッチング液を充填することが好ましい。これにより、基板と空気との屈折率の差による反射を防止することができる。
【００４４】
このように構成された光結合器において、ＶＣＳＥＬ１０２から出力された光信号はエッチングストップ層１０４及び裏板１０８を透過して光導波路基板１２０に到達し、反射ミラー１２３により反射されて光ファイバ１２２内に導入される。
【００４５】
この光結合器では、ＶＣＳＥＬ１０２と反射ミラー１２３の反射点との距離を１００μｍ以下とすることができる。従って、ＶＣＳＥＬ１０２と反射ミラー１２３の反射点との間の距離が極めて短く、両者の間にレンズを設けなくても結合損失を小さくすることができる。但し、結合損失をより一層小さくするために、光ファイバ１２２にはコア径が４０μｍ以上のものを使用することが好ましい。また、上記の光結合器は、ピン１３０をＶＣＳＥＬ１０２及び反射ミラー１２３に設けられたスルーホール内に挿入するだけでＶＣＳＥＬ１０２と反射ミラー１１２３の反射点との位置合わせが完了するので、アクティブアライメントが不要になるという利点もある。
【００４６】
なお、上記実施の形態では光素子内蔵基板にＶＣＳＥＬ１０２が内蔵されている場合について説明したが、ＶＣＳＥＬ１０２に替えて、図８に示すようにＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ  ）型フォトダイオード１５２又はその他の裏面受光型受光素子を内蔵してもよい。
【００４７】
また、上記実施の形態ではＧａＡｓ基板１１１をエッチングにより除去して光素子（ＶＣＳＥＬ）の薄膜化を達成する場合について説明したが、ＧａＡｓ基板１１１を研磨して光素子を薄膜化してもよい。この場合は、ＡｌＡｓエッチングストップ層は不要である。
【００４８】
更に、上記実施の形態では光導波路基板１２０の光ファイバ１２２と光結合する場合について説明したが、本実施の形態の光素子内蔵基板１００の光結合方法はこれに限定するものではない。例えば、光素子内蔵基板１００に汎用ＭＴコネクタ等のピンと位置を合わせた穴を設けておくことで、ＭＴコネクタ付き光ファイバと光結合をすることが可能となる。
【００４９】
（第２の実施の形態）
図９は本発明の第２の実施の形態の光素子内蔵基板の構成を示す模式断面図である。なお、本実施の形態が第１の実施の形態と異なる点はコア基板の材料として両面銅箔付き有機基板を使用していることにあり、その他の構成は基本的に第１の実施の形態と同様であるので、図９において図２と同一物には同一符号を付してその詳しい説明は省略する。
【００５０】
本実施の形態の光素子内蔵基板２００では、コア基板２０１が、厚さが約３００μｍの両面銅箔付き有機基板により形成されている。このコア基板２０１の一方の面にはメイン基板と接続するための電極２０６が形成されており、他方の面にははんだ２０３を介してＶＣＳＥＬ１０２の電極１０３と接続した電極２０４が形成されている。コア基板２０１の両面に形成された電極２０４，２０６は、接続ビア２０８を介して相互に電気的に接続されている。
【００５１】
以下、本実施の形態の光素子内蔵基板の製造方法について、図１０を参照して説明する。
【００５２】
まず、コア基板２０１として、厚さが約３００μｍの両面銅箔付き有機基板（例えば、旭化成（株）のアラミカ）を用意する。そして、このコア基板２０１の所定の位置に貫通孔を形成し、無電解銅めっき及び電解銅めっきを施して貫通孔の壁面を銅膜で覆うことによって接続ビア２０８を形成する。これにより、コア基板２０１の両側の銅箔が接続ビア２０８を介して電気的に接続される。
【００５３】
次に、フォトリソグラフィ法によりコア基板２１０の両面の銅箔をパターニングして、電極２０４，２０６と、位置合わせ用マーカーとを形成する。その後、第１の実施の形態と同様に、裏面発光型ＶＣＳＥＬが形成された半導体ブロック１１０を接合する。この場合、平坦化絶縁膜１０５には予め電極１０３が露出する開口部を形成しておき、半導体ブロック１１０側の電極１０３とコア基板２０１側の電極２０４とを２６０℃程度の高温はんだ２０３で接続する。
【００５４】
次に、第１の実施の形態と同様に、Ｈ２  ＳＯ４  、Ｈ２  Ｏ２  及びＨ２  Ｏの混合液で半導体ブロック１１０のＧａＡｓ基板１１１を初期エッチングし、その後ＮＨ４  ＯＨとＨ２  Ｏ２  との混合液でＧａＡｓ基板１１１をエッチング除去して、エッチングストップ層１０４よりも上のみを残す。
【００５５】
次いで、透光性の接着剤１０９により、コア基板２０１の裏面側に厚さが約２５μｍのポリイミド板（例えば、ユーピレックス：宇部興産（株））を裏板１０８として接着する。
【００５６】
このようにして、ＶＣＳＥＬ１０２の光出力部から基板表面までの距離が３０〜５０μｍの光素子内蔵基板を形成することができる。本実施の形態においても、第１の実施の形態と同様の効果を奏する。
【００５７】
（第３の実施の形態）
図１１は本発明の第３の実施の形態の光素子内蔵基板の構成を示す模式断面図である。なお、図１１において、図９と同一物には同一符号を付してその詳しい説明は省略する。
【００５８】
本実施の形態においては、コア基板３０１が厚さ約２００μｍのガラス板により形成されている。このコア基板３０１の一方の面にはメイン基板と接続するための電極３０６が形成されており、他方の面にはＶＣＳＥＬ１０２の電極１０３とはんだ２０３を介して接続された電極３０８が形成されている。電極３０６及び電極３０８は、コア基板３０１に形成された接続ビア３０８を介して相互に電気的に接続されている。
【００５９】
一方、裏板３１１も、厚さが１０〜２０μｍのガラス板により形成されている。そして、コア基板３０１と裏板３１１との間には、ＶＣＳＥＬ搭載部に対応する部分が開口された厚さ約３０μｍの低透湿性フィルム３０９が接合されている。この低透湿性フィルム３０９としては、例えばＰＤＦ１００（新日鐵化学（株））を使用することができる。低透湿性フィルム３０９の開口部には透光性接着剤１０９が充填されている。
【００６０】
以下、本実施の形態の光素子内蔵基板の製造方法について説明する。
【００６１】
まず、コア基板３０１として厚さが約２００μｍのガラス板を用意する。そして、ＵＶ−ＹＡＧレーザにより、コア基板３０１の所定の位置に貫通孔を形成する。その後、スパッタ法によりコア基板３０１の両面及び貫通孔の壁面上に金属膜を形成し、フォトリソグラフィ法により金属膜をパターニングして、電極３０４，３０６と、これらの電極３０４，３０６間を電気的に接続する接続ビア３０８と、位置合わせ用マーカーとを形成する。
【００６２】
次に、第１の実施の形態と同様に、コア基板３０１に裏面発光型ＶＣＳＥＬ１０２が形成された半導体ブロックを接合する。この場合、平坦化絶縁膜１０５には予め電極１０３が露出する開口部を形成しておき、電極１０３とコア基板３０１の電極３０４とを高温はんだ２０３で接続する。
【００６３】
次に、第１の実施の形態と同様に、Ｈ２  ＳＯ４  、Ｈ２  Ｏ２  及びＨ２  Ｏの混合液で半導体ブロックのＧａＡｓ基板を初期エッチングし、その後ＮＨ４  ＯＨとＨ２  Ｏ２  との混合液でＧａＡｓ基板をエッチング除去して、エッチングストップ層１０４よりも上のみを残す。
【００６４】
次いで、ＶＣＳＥＬ搭載部に対応する部分が開口された低透湿性フィルム３０９が接合されている裏板３１１を、透光性接着剤１０９によりコア基板３０１に接合する。このようにして、本実施の形態の光素子内蔵基板３００が完成する。
【００６５】
本実施の形態においても、第１の実施の形態と同様の効果が得られるのに加えて、ＶＣＳＥＬ１０２がガラス板（コア基板３０１及び裏板３１１）及び低透湿性フィルム３０９に囲まれているので、水分の進入による特性の劣化が回避され、信頼性が向上するという効果が得られる。
【００６６】
（付記１）半導体基板から分離された発光素子及び受光素子のうちの少なくとも一方の光素子と、前記光素子が実装されたコア基板と、前記光素子を挟んで前記コア基板に接合された裏板とを有することを特徴とする光素子内蔵基板。
【００６７】
（付記２）前記光素子が、前記コア基板の光素子実装面と反対側の面上に形成された電極と電気的に接続されていることを特徴とする付記１に記載の光素子内蔵基板。
【００６８】
（付記３）前記光素子に入出力する光が前記裏板を透過することを特徴とする付記１に記載の光素子内蔵基板。
【００６９】
（付記４）前記裏板の厚さが５０μｍ以下であることを特徴とする付記３に記載の光素子内蔵基板。
【００７０】
（付記５）前記裏板の厚さが、前記コア基板よりも薄いことを特徴とする付記３に記載の光素子内蔵基板。
【００７１】
（付記６）前記コア基板及び前記裏板がいずれもガラスからなり、前記コア基板と前記裏板との間には光素子の周囲を囲む低透湿性フィルムが配置されていることを特徴とする付記１に記載の光素子内蔵基板。
【００７２】
（付記７）裏面発光型発光素子及び裏面受光型受光素子のうちの少なくとも一方の光素子が半導体基板上に形成されてなる半導体ブロックを用意する工程と、前記半導体ブロックの光素子形成側の面をコア基板に接合する工程と、前記半導体ブロックの前記半導体基板を除去する工程と、前記コア基板に、前記光素子を挟んで透光性の裏板を接合する工程とを有することを特徴とする光素子内蔵基板の製造方法。
【００７３】
（付記８）前記コア基板の光素子搭載面側と反対側の面上に、前記光素子と電気的に接続される電極を形成する工程を有することを特徴とする付記７に記載の光素子内蔵基板の製造方法。
【００７４】
（付記９）前記半導体基板はエッチングにより除去することを特徴とする付記７に記載の光素子内蔵基板の製造方法。
【００７５】
（付記１０）前記半導体ブロックの前記半導体基板と前記光素子との間に、エッチングストップ層が設けられていることを特徴とする付記９に記載の光素子内蔵基板の製造方法。
【００７６】
（付記１１）前記半導体基板は研磨により除去することを特徴とする付記７に記載の光素子内蔵基板の製造方法。
【００７７】
【発明の効果】
以上説明したように、本発明の光素子内蔵基板は、半導体基板を除去した裏面発光型光素子又は裏面受光型光素子が内蔵されているので、光素子と光導波路との間隔を極めて小さくすることができる。これにより、光素子と光導波路との間にレンズを設けなくとも結合損失を小さくすることができ、製造コストを削減することができる。
【００７８】
また、例えば光素子内蔵基板及び光導波路基板の両方の基板の所定の位置にスルーホールを設けておくと、スルーホール内にピンを挿入することで光素子と光導波路とのが完了する。従って、アクティブアライメントが不要になり、光素子内蔵基板と光導波路とを容易に光結合することが可能になる。
【００７９】
更に、本発明の光素子内蔵基板の製造方法によれば、半導体を除去した光素子をコア基板と裏板との間に挟んでコア基板と裏板とを接合するので、厚さが極めて薄い光素子内蔵基板を製造することができる。これにより、光素子と光導波路との間にレンズを配置しなくても、結合損失が小さい光結合が可能となる。
【図面の簡単な説明】
【図１】図１は、従来の光結合器の一例を示す模式図である。
【図２】図２は、本発明の第１の実施の形態の光素子内蔵基板の構成を示す模式断面図である。
【図３】図３は、第１の実施の形態の光素子内蔵基板の製造方法を示す模式図（その１）である。
【図４】図４は、第１の実施の形態の光素子内蔵基板の製造方法を示す模式図（その２）である。
【図５】図５（ａ）〜（ｄ）は、半導体ブロックの製造方法の概略を説明する模式図である。
【図６】図６は、第１の実施の形態の光素子内蔵基板を用いた光結合器の一例を示す模式図である。
【図７】図７（ａ）は光導波路基板の光ファイバを示す側面図、図７（ｂ）は同じくその上面図である。
【図８】図８は、ＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ  ）型フォトダイオードを内蔵した光素子内蔵基板の例を示す模式図である。
【図９】図９は、本発明の第２の実施の形態の光素子内蔵基板の構成を示す模式断面図である。
【図１０】図１０は、第２の実施の形態の光素子内蔵基板の製造方法を示す模式図である。
【図１１】図１１は、本発明の第３の実施の形態の光素子内蔵基板の構成を示す模式断面図である。
【符号の説明】
１０…メイン基板、
１１…光導波路、
１２…反射ミラー、
１３，２１…レンズ、
１５ａ，１５ｂ…サブ基板、
１６ａ，１６ｂ…ＬＳＩ、
１７，１０２…ＶＣＳＥＬ、
１８…ドライバＩＣ、
１９…フォトダイオード、
２０…レシーバＩＣ、
１００，２００，３００…光素子内蔵基板、
１０１，１２１，２０１，３０１…コア基板、
１０４…ＡｌＡｓエッチングストップ層、
１０５…平坦化絶縁膜、
１０８，３１１…裏板、
１１０…半導体ブロック、
１１１…ＧａＡｓ基板、
１１２…多重量子井戸層、
１０９…透光性接着剤、
１２０…光導波路基板、
１２１…光ファイバ、
１２３…反射ミラー、
１３０…ピン、
１５２…ＭＳＭ型フォトダイオード、
３０９…低透湿性フィルム。
【図１】
2004296842.tif 000003
【図２】
2004296842.tif 000004
【図３】
2004296842.tif 000005
【図４】
2004296842.tif 000006
【図５】
2004296842.tif 000007
【図６】
2004296842.tif 000008
【図７】
2004296842.tif 000009
【図８】
2004296842.tif 000010
【図９】
2004296842.tif 000011
【図１０】
2004296842.tif 000012
【図１１】
2004296842.tif 000013