(57)【要約】【課題】本発明は、樹脂層の剥離を防止又は抑制することを目的とする。【解決手段】半導体装置は、集積回路１２と、集積回路１２に電気的に接続する配線と、が形成されており、配線の一部であるパッド１６を表面に含む半導体チップ４０を有する。半導体装置は、パッド１６と電気的に接続してなる再配線層２２と、再配線層２２の上方に再配線層２２に電気的に接続して設けられた外部端子２６と、外部端子２６を囲むとともに半導体チップ４０の側面に至るように設けられてなる樹脂層３０と、を含む。【選択図】        図６
2004288816.tif 000002
【特許請求の範囲】
【請求項１】
集積回路と、前記集積回路に電気的に接続する配線と、が形成されており、前記配線の一部であるパッドを表面に含む半導体チップと、
前記パッドと電気的に接続してなる再配線層と、
前記再配線層の上方に、前記再配線層に電気的に接続して設けられた外部端子と、
前記外部端子を囲むとともに、前記半導体チップの側面に至るように設けられてなる樹脂層と、
を含む半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記半導体チップは、その端部に薄肉部を有し、
前記樹脂層は、前記薄肉部上に至るように形成されてなる半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記半導体チップは、前記表面から直角に下がる第１の面と、前記表面とは反対側の裏面から直角に上がる第２の面と、前記表面と平行になっており前記第１及び第２の面を接続する第３の面と、を有し、
前記樹脂層は、前記第２の面を避けるように前記第１の面上に形成されてなる半導体装置。
【請求項４】
請求項２記載の半導体装置において、
前記半導体チップは、前記表面から直角に下がる第１の面と、前記表面とは反対側の裏面から直角に上がる第２の面と、屈曲して前記第１及び第２の面を接続する第３の面と、を有し、
前記樹脂層は、前記第２の面を避けるように前記第１の面上に形成されてなる半導体装置。
【請求項５】
請求項３又は請求項４記載の半導体装置において、
前記樹脂層は、さらに、前記第３の面上に形成されてなる半導体装置。
【請求項６】
請求項２記載の半導体装置において、
前記半導体チップは、前記表面から下がる第１の面と、前記表面とは反対側の裏面から上がる第２の面と、を含み、前記第１及び第２の面は異なる角度で形成されており、
前記樹脂層は、前記第２の面を避けるように前記第１の面上に形成されてなる半導体装置。
【請求項７】
請求項２記載の半導体装置において、
前記半導体チップは、前記表面から屈曲して下がる第１の面と、前記表面とは反対側の裏面から平坦に上がる第２の面と、を含み、
前記樹脂層は、前記第２の面を避けるように前記第１の面上に形成されてなる半導体装置。
【請求項８】
請求項１から請求項７のいずれかに記載の半導体装置において、
前記半導体チップ上に形成された応力緩和層をさらに有し、
前記再配線層は、前記応力緩和層上に形成され、
前記樹脂層は、前記応力緩和層の上方に形成されてなる半導体装置。
【請求項９】
請求項１から請求項８のいずれかに記載の半導体装置において、
前記外部端子を設ける領域を除いて前記再配線層を覆うように形成されたレジスト層をさらに有し、
前記樹脂層は、前記レジスト層の上方に形成されてなる半導体装置。
【請求項１０】
請求項１から請求項９のいずれかに記載の半導体装置が実装された回路基板。
【請求項１１】
請求項１から請求項９のいずれかに記載の半導体装置を有する電子機器。
【請求項１２】
複数の集積回路と、それぞれの前記集積回路に電気的に接続する配線と、が形成されており、前記配線の一部であるパッドを表面に含み、前記表面には溝が形成されてなる半導体基板と、
前記パッドと電気的に接続してなる再配線層と、
前記再配線層の上方に、前記再配線層に電気的に接続して設けられた外部端子と、
前記外部端子を囲むとともに前記溝を覆うように設けられてなる樹脂層と、
を含む半導体ウエハ。
【請求項１３】
請求項１２記載の半導体ウエハにおいて、
前記溝は、それぞれの前記集積回路を囲むように形成されてなる半導体ウエハ。
【請求項１４】
請求項１２又は請求項１３記載の半導体ウエハにおいて、
前記溝の側面と底面は、曲面によって接続されてなる半導体ウエハ。
【請求項１５】
請求項１２から請求項１４のいずれかに記載の半導体ウエハにおいて、
前記溝の側面は傾斜してなる半導体ウエハ。
【請求項１６】
請求項１２から請求項１５のいずれかに記載の半導体ウエハにおいて、
前記半導体基板上に形成された応力緩和層をさらに有し、
前記再配線層は、前記応力緩和層上に形成され、
前記樹脂層は、前記応力緩和層の上方に形成されてなる半導体ウエハ。
【請求項１７】
請求項１２から請求項１６のいずれかに記載の半導体ウエハにおいて、
前記外部端子を設ける領域を除いて前記再配線層を覆うように形成されたレジスト層をさらに有し、
前記樹脂層は、前記レジスト層の上方に形成されてなる半導体ウエハ。
【請求項１８】
（ａ）複数の集積回路と、それぞれの前記集積回路に電気的に接続する配線と、が形成されており、前記配線の一部であるパッドを表面に含む半導体基板の前記表面に溝を形成すること、
（ｂ）前記パッドと電気的に接続するように再配線層を形成すること、
（ｃ）前記再配線層の上方に、前記再配線層に電気的に接続するように外部端子を設けること、
（ｄ）前記外部端子を囲むとともに前記溝を覆うように樹脂層を設けること、及び、その後、
（ｅ）前記溝内で、前記半導体基板を前記樹脂層とともに切断すること、
を含む半導体装置の製造方法。
【請求項１９】
請求項１８記載の半導体装置の製造方法において、
前記溝を、それぞれの前記集積回路を囲むように形成する半導体装置の製造方法。
【請求項２０】
請求項１８又は請求項１９記載の半導体装置の製造方法において、
前記溝を、その側面及び底面が曲面によって接続されるように形成する半導体装置の製造方法。
【請求項２１】
請求項１８から請求項２０のいずれかに記載の半導体装置の製造方法において、
前記溝を、その側面が傾斜するように形成する半導体装置の製造方法。
【請求項２２】
請求項１８から請求項２１のいずれかに記載の半導体装置の製造方法において、
前記（ｂ）工程前に、前記半導体基板上に応力緩和層を形成することをさらに含み、
前記（ｂ）工程で、前記再配線層を、前記応力緩和層上に形成し、
前記（ｄ）工程で、前記樹脂層を、前記応力緩和層の上方に形成する半導体装置の製造方法。
【請求項２３】
請求項１８から請求項２２のいずれかに記載の半導体装置の製造方法において、
前記（ｃ）工程前に、前記外部端子を設ける領域を除いて前記再配線層を覆うようにレジスト層を形成することをさらに含み、
前記（ｄ）工程で、前記樹脂層を、前記レジスト層の上方に形成する半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
国際公開第ＷＯ９８／３２１７０号パンフレット
【０００４】
【発明の背景】
半導体装置の高密度実装を追及すると、ベアチップ実装が理想的である。しかしながら、ベアチップは、品質の保証及び取り扱いが難しい。そこで、ＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ／Ｓｉｚｅ  Ｐａｃｋａｇｅ）が適用された半導体装置が開発されている。特に近年、ウエハレベルＣＳＰが注目されている。ウエハレベルＣＳＰでは、ウエハレベルで樹脂層の形成を含むパッケージングを行う。その後、ウエハを個々のパッケージに切り出すときに、樹脂層を切断する場合があり、その場合、切断された樹脂層は、その切断面から剥離しやすいという問題があった。
【０００５】
本発明は、樹脂層の剥離を防止又は抑制することを目的とする。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、集積回路と、前記集積回路に電気的に接続する配線と、が形成されており、前記配線の一部であるパッドを表面に含む半導体チップと、
前記パッドと電気的に接続してなる再配線層と、
前記再配線層の上方に、前記再配線層に電気的に接続して設けられた外部端子と、
前記外部端子を囲むとともに、前記半導体チップの側面に至るように設けられてなる樹脂層と、
を含む。本発明によれば、樹脂層は、半導体チップの側面に至るので剥離しにくくなっている。また、樹脂層が収縮しようとしても、半導体チップの側面で樹脂層の端部が引っかかるようになっているので、樹脂層と半導体チップの密着性が高い。
（２）この半導体装置において、
前記半導体チップは、その端部に薄肉部を有し、
前記樹脂層は、前記薄肉部上に至るように形成されていてもよい。
（３）この半導体装置において、
前記半導体チップは、前記表面から直角に下がる第１の面と、前記表面とは反対側の裏面から直角に上がる第２の面と、前記表面と平行になっており前記第１及び第２の面を接続する第３の面と、を有し、
前記樹脂層は、前記第２の面を避けるように前記第１の面上に形成されていてもよい。
（４）この半導体装置において、
前記半導体チップは、前記表面から直角に下がる第１の面と、前記表面とは反対側の裏面から直角に上がる第２の面と、屈曲して前記第１及び第２の面を接続する第３の面と、を有し、
前記樹脂層は、前記第２の面を避けるように前記第１の面上に形成されていてもよい。
（５）この半導体装置において、
前記樹脂層は、さらに、前記第３の面上に形成されていてもよい。
（６）この半導体装置において、
前記半導体チップは、前記表面から下がる第１の面と、前記表面とは反対側の裏面から上がる第２の面と、を含み、前記第１及び第２の面は異なる角度で形成されており、
前記樹脂層は、前記第２の面を避けるように前記第１の面上に形成されていてもよい。
（７）この半導体装置において、
前記半導体チップは、前記表面から屈曲して下がる第１の面と、前記表面とは反対側の裏面から平坦に上がる第２の面と、を含み、
前記樹脂層は、前記第２の面を避けるように前記第１の面上に形成されていてもよい。
（８）この半導体装置は、
前記半導体チップ上に形成された応力緩和層をさらに有し、
前記再配線層は、前記応力緩和層上に形成され、
前記樹脂層は、前記応力緩和層の上方に形成されていてもよい。
（９）この半導体装置は、
前記外部端子を設ける領域を除いて前記再配線層を覆うように形成されたレジスト層をさらに有し、
前記樹脂層は、前記レジスト層の上方に形成されていてもよい。
（１０）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（１１）本発明に係る電子機器は、上記半導体装置を有する。
（１２）本発明に係る半導体ウエハは、複数の集積回路と、それぞれの前記集積回路に電気的に接続する配線と、が形成されており、前記配線の一部であるパッドを表面に含み、前記表面には溝が形成されてなる半導体基板と、
前記パッドと電気的に接続してなる再配線層と、
前記再配線層の上方に、前記再配線層に電気的に接続して設けられた外部端子と、
前記外部端子を囲むとともに前記溝を覆うように設けられてなる樹脂層と、
を含む。本発明によれば、樹脂層は、溝でその一部が引っかかるようになっているので、半導体基板との密着性が高く、剥離しにくくなっている。
（１３）この半導体ウエハにおいて、
前記溝は、それぞれの前記集積回路を囲むように形成されていてもよい。
（１４）この半導体ウエハにおいて、
前記溝の側面と底面は、曲面によって接続されていてもよい。
（１５）この半導体ウエハにおいて、
前記溝の側面は傾斜していてもよい。
（１６）この半導体ウエハは、
前記半導体基板上に形成された応力緩和層をさらに有し、
前記再配線層は、前記応力緩和層上に形成され、
前記樹脂層は、前記応力緩和層の上方に形成されていてもよい。
（１７）この半導体ウエハは、
前記外部端子を設ける領域を除いて前記再配線層を覆うように形成されたレジスト層をさらに有し、
前記樹脂層は、前記レジスト層の上方に形成されていてもよい。
（１８）本発明に係る半導体装置の製造方法は、（ａ）複数の集積回路と、それぞれの前記集積回路に電気的に接続する配線と、が形成されており、前記配線の一部であるパッドを表面に含む半導体基板の前記表面に溝を形成すること、
（ｂ）前記パッドと電気的に接続するように再配線層を形成すること、
（ｃ）前記再配線層の上方に、前記再配線層に電気的に接続するように外部端子を設けること、
（ｄ）前記外部端子を囲むとともに前記溝を覆うように樹脂層を設けること、
及び、その後、
（ｅ）前記溝内で、前記半導体基板を前記樹脂層とともに切断すること、
を含む。本発明によれば、半導体基板に設けられた樹脂層は溝でその一部が引っかかるようになっている。半導体基板及び樹脂層を溝内で切断しても、樹脂層は、溝の側面で引っかかるようになる。したがって、樹脂層の剥離を防止することができる。
（１９）この半導体装置の製造方法において、
前記溝を、それぞれの前記集積回路を囲むように形成してもよい。
（２０）この半導体装置の製造方法において、
前記溝を、その側面及び底面が曲面によって接続されるように形成してもよい。
（２１）この半導体装置の製造方法において、
前記溝を、その側面が傾斜するように形成してもよい。
（２２）この半導体装置の製造方法は、
前記（ｂ）工程前に、前記半導体基板上に応力緩和層を形成することをさらに含み、
前記（ｂ）工程で、前記再配線層を、前記応力緩和層上に形成し、
前記（ｄ）工程で、前記樹脂層を、前記応力緩和層の上方に形成してもよい。
（２３）この半導体装置の製造方法は、
前記（ｃ）工程前に、前記外部端子を設ける領域を除いて前記再配線層を覆うようにレジスト層を形成することをさらに含み、
前記（ｄ）工程で、前記樹脂層を、前記レジスト層の上方に形成してもよい。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【０００８】
（第１の実施の形態）
図１〜図４は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板１０を使用する。半導体基板１０には、集積回路１２が形成されている。半導体基板１０を複数の半導体チップに切り出す場合、半導体基板１０には、複数の集積回路１２が形成され、個々の半導体チップが個々の集積回路１２を有することになる。
【０００９】
半導体基板１０の表面には、パッシベーション膜１４が形成されていてもよい。例えば、ＳｉＯ２又はＳｉＮ等の無機材料でパッシベーション膜１４を形成してもよい。パッシベーション膜１４を複数層で形成してもよい。その場合、少なくとも１層（例えば表面層）を有機材料で形成してもよい。
【００１０】
半導体基板１０（その表面）には、パッド１６が形成されている。パッド１６は、集積回路（例えば半導体集積回路）１２に電気的に接続された配線の一部（例えば端部）である。パッシベーション膜１４は、パッド１６の少なくとも中央部を避けて形成されている。
【００１１】
本実施の形態では、半導体基板１０（パッド１６が形成された表面）に溝１８を形成する。図２に示すように、溝１８は、格子状に形成してもよい。溝１８は、各集積回路１２を囲むように形成してもよい。溝１８の形成は、後述する応力緩和層２０及びレジスト層２４を形成する前に行ってもよいし、これらの形成後に行ってもよい。
【００１２】
図１に示すように、半導体基板１０に応力緩和層２０を形成してもよい。応力緩和層２０は、半導体基板１０に樹脂前駆体（例えば熱硬化性樹脂前駆体）を塗布して形成してもよいし、半導体基板１０上で樹脂前駆体をスピンコートによって拡げて形成してもよい。応力緩和層２０は、複数層で形成してもよいし、１層で形成しもよい。応力緩和層２０は、電気的絶縁層である。応力緩和層２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）等で形成してもよい。応力緩和層２０は、導電性粒子を含まない。応力緩和層２０は、遮光性を有する材料で形成してもよい。
【００１３】
応力緩和層２０は、放射線（光線（紫外線、可視光線）、Ｘ線、電子線）に感応する性質を有する放射線感応性樹脂前駆体で形成してもよい。放射線感応性樹脂前駆体（例えば感光性樹脂前駆体）として、放射線の照射された部分の溶解性が減少して不溶性となるネガ型と、放射線の照射された部分の溶解性が増加するポジ型がある。
【００１４】
応力緩和層２０は、パッド１６上を避けるように形成してもよい。応力緩和層２０は、溝１８を避けるように（溝１８内に入らないように）形成する。応力緩和層２０は、半導体基板１０の切断用領域を避けるように形成してもよい。応力緩和層２０は、半導体基板１０上に連続的又は一体的に形成した後にパターニングしてもよい。その場合、パターニング前には、溝１８内に応力緩和層２０が一時的に形成されていてもよい。半導体基板１０の複数領域（複数の集積回路１２が形成された領域）のそれぞれに、応力緩和層２０を形成してもよい。隣同士の応力緩和層２０の間にはスペースがある。
【００１５】
応力緩和層２０上に再配線層２２を形成する。再配線層２２は、１層で形成してもよいし、複数層で形成してもよい。例えば、スパッタリングでＴｉＷ層及びＣｕ層を積層し、その上にメッキによってＣｕ層を形成してもよい。その形成方法には、公知の技術を適用することができる。再配線層２２は、パッド１６上を通るように（パッド１６と電気的に接続されるように）形成する。再配線層２２は、パッド１６上から応力緩和層２０上に形成する。再配線層２２は、ランド（ラインよりも幅の広い部分）を有するように形成してもよい。ランドは、その上に外部端子２６を設けるためのものである。
【００１６】
応力緩和層２０上にレジスト層２４を形成してもよい。レジスト層２４はソルダレジストであってもよい。レジスト層２４は、再配線層２２の全体あるいは一部（例えば外部端子２６を設ける領域を除く部分）を覆うように形成してもよい。レジスト層２４は、応力緩和層２０を覆うように（例えば完全に覆うように）形成してもよい。レジスト層２４は、半導体基板１０の切断用領域が露出するように（切断用領域を避けるように）形成してもよい。レジスト層２４は、溝１８を避けるように（溝１８内に入らないように）形成する。レジスト層２４は、半導体基板１０上に連続的又は一体的に形成した後にパターニングしてもよい。その場合、パターニング前には、溝１８内にレジスト層２４が一時的に形成されていてもよい。半導体基板１０の複数領域（複数の集積回路１２が形成された領域）のそれぞれに、レジスト層２４を形成してもよい。隣同士のレジスト層２４の間にはスペースがある。
【００１７】
外部端子２６を形成する。外部端子２６は再配線層２２上（又は上方）に形成する。外部端子２６は、軟ろう（ｓｏｆｔ  ｓｏｌｄｅｒ）又は硬ろう（ｈａｒｄ  ｓｏｌｄｅｒ）のいずれで形成してもよい。軟ろうとして、鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして、スズー銀（Ｓｎ―Ａｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも１つを添加してもよい。外部端子２６の形成には、周知の方法を適用することができる。
【００１８】
図３に示すように、レジスト層２４上に樹脂層３０を形成する。樹脂層３０には、応力緩和層２０の内容が該当してもよい。樹脂層３０は、溝１８を覆うように設ける。溝１８内の領域で、樹脂層３０の表面が窪んでいてもよい。樹脂層３０は、外部端子２６を囲むように設ける。樹脂層３０は、外部端子２６の一部（例えば根本部）を覆っていてもよい。樹脂層３０は、レジスト層２４を覆うように（例えば完全に覆うように）形成してもよい。樹脂層３０は、半導体基板１０の全体を覆うように形成した後にパターニングしてもよい。樹脂層３０を、外部端子２６が覆われるように設けた後、外部端子２６の上端部から樹脂層３０を除去してもよい。パターニングには、応力緩和層２０のパターニングで説明した内容を適用することができる。あるいは、レーザの使用又はアッシングによって、樹脂層３０の一部を除去してもよい。
【００１９】
本発明の実施の形態に係る半導体ウエハは、半導体基板１０を有する。半導体基板１０には、複数の集積回路１２（図１参照）が形成され、表面にパッド１６が形成されている。パッド１６は、それぞれの集積回路１２に電気的に接続する配線の一部である。半導体基板１０には溝１８が形成されている。パッド１６と電気的に接続するように再配線層２２が形成されている。再配線層２２の上方に、再配線層２２に電気的に接続するように外部端子２６が形成されている。外部端子２６を囲むように樹脂層３０が形成されている。樹脂層３０は、溝１８を覆うように形成されている。その他の詳細については、上述した通りである。本実施の形態によれば、樹脂層３０は、溝１８でその一部が引っかかるようになっているので、半導体基板１０との密着性が高く、剥離しにくくなっている。
【００２０】
図４に示すように、半導体基板１０を、例えばカッタ（又はブレード）３２等によって、切断（例えば、スクライビング又はダイシング）する。半導体基板１０及び樹脂層３０をともに切断する。切断は、溝１８内で行う。半導体基板１０及び樹脂層３０を切断しても、樹脂層３０は、溝１８の側面で引っかかるようになるので、樹脂層３０の剥離を防止することができる。こうして、半導体装置を得ることができる。
【００２１】
図５は、本実施の形態に係る半導体装置を説明する図であり、図６は、図５のＶＩ−ＶＩ線断面図である。半導体装置は、半導体チップ４０を有する。半導体チップ４０は、半導体基板１０から切り出されたものであってもよい。半導体チップ４０には、集積回路１２（図１参照）が形成され、表面にパッド１６が形成されている。パッド１６は、集積回路１２に電気的に接続する配線の一部である。半導体チップ４０には応力緩和層２０が形成されている。応力緩和層２０上に、パッド１６と電気的に接続するように再配線層２２が形成されている。再配線層２２の上方に、再配線層２２に電気的に接続するように外部端子２６が形成されている。半導体装置は、樹脂層３０を有する。樹脂層３０は、外部端子２６を囲む。樹脂層３０は、半導体チップ４０の側面に至るように設けられている。
【００２２】
半導体チップ４０は、その端部に薄肉部４２を有する。詳しくは、半導体チップ４０は、パッド１６が形成された表面４４から直角に下がる第１の面４６と、表面４４とは反対側の裏面４８から直角に上がる第２の面５０と、表面４４と平行になっており第１及び第２の面４６，５０を接続する第３の面５２と、を有する。樹脂層３０は、薄肉部４２上に至るように形成されている。樹脂層３０は、第２の面５０を避けるように第１の面４６上に形成されていてもよい。樹脂層３０は、さらに、第３の面５２上に形成されてもよい。その他の詳細については、上述した通りである。
【００２３】
本実施の形態によれば、樹脂層３０は、半導体チップ４０の側面に至るので剥離しにくくなっている。また、樹脂層３０が収縮しようとしても、半導体チップ４０の側面で樹脂層３０の端部が引っかかるようになっているので、樹脂層３０と半導体チップ４０の密着性が高い。
【００２４】
（第２の実施の形態）
図７は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、半導体基板１０に形成する溝５８の形状が、第１の実施の形態で説明した溝１８と異なる。それ以外の内容は、第１の実施の形態で説明した内容が該当する。溝５８は、例えば、Ｕ溝又は丸（半円）溝である。溝５８の底面が曲面である。溝５８の側面は、曲面であってもよいし傾斜するように形成してもよい。溝５８は、その側面及び底面が曲面によって接続されるように形成する。本実施の形態では、半導体基板１０に溝５８を形成し、その後、第１の実施の形態で説明した工程を行って、半導体装置を得る。なお、溝５８は、底面と側面が曲面で接続されている（角がない）ので、樹脂層６８と溝５８の内面との間に隙間が形成されにくい。
【００２５】
図８は、図７に示す半導体基板から得られた半導体装置を示す図である。溝５８がＵ溝であれば、半導体チップ６０の表面４４から第１の面６２は直角に下がる。溝５８が丸（半円）溝であれば、半導体チップ６０の表面４４から第１の面６２は屈曲して下がる。表面４４とは反対側の裏面４８から第２の面６４が直角に上がる。第３の面６６は、屈曲して第１及び第２の面６２，６４を接続する。樹脂層３０と同じ内容が該当する樹脂層６８は、第２の面６４を避けるように第１の面６２上に形成されている。樹脂層６８は、さらに、第３の面６６上に形成されていてもよい。その他の内容は、第１の実施の形態で説明した内容が該当する。
【００２６】
（第３の実施の形態）
図９は、本発明の第３の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、半導体基板１０に形成する溝７０の形状が、第１の実施の形態で説明した溝１８と異なる。それ以外の内容は、第１の実施の形態で説明した内容が該当する。溝７０は、例えば、Ｖ溝である。溝７０の側面は傾斜している。本実施の形態では、半導体基板１０に溝７０を形成し、その後、第１の実施の形態で説明した工程を行って、半導体装置を得る。
【００２７】
図１０は、図９に示す半導体基板から得られた半導体装置を示す図である。半導体装置において、半導体チップ７２は、表面４４から下がる第１の面７４と、表面４４とは反対側の裏面４８から上がる第２の面７６と、を含む。第１及び第２の面７４，７６は、表面４４に対して異なる角度で形成されている。樹脂層３０と同じ内容が該当する樹脂層７８は、第２の面７６を避けるように第１の面７４上に形成されている。その他の内容は、第１の実施の形態で説明した内容が該当する。
【００２８】
（第４の実施の形態）
図１１は、本発明の第４の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、半導体基板１０に形成する溝８０の形状が、第１の実施の形態で説明した溝１８と異なる。それ以外の内容は、第１の実施の形態で説明した内容が該当する。溝８０は、例えば、曲面からなる溝である。半導体基板１０の表面と溝８０とが曲面で滑らかに接続されている。本実施の形態では、半導体基板１０に溝８０を形成し、その後、第１の実施の形態で説明した工程を行って、半導体装置を得る。なお、溝８０は、底面と側面が曲面で接続されている（角がない）ので、樹脂層８８と溝８０の内面との間に隙間が形成されにくい。
【００２９】
図１２は、図１０に示す半導体基板から得られた半導体装置を示す図である。半導体装置において、半導体チップ８２は、表面４４から屈曲して下がる第１の面８４と、表面４４とは反対側の裏面４８から平坦に上がる第２の面８６と、を含む。樹脂層３０と同じ内容が該当する樹脂層８８は、第２の面８６を避けるように第１の面８４上に形成されている。その他の内容は、第１の実施の形態で説明した内容が該当する。
【００３０】
（第５の実施の形態）
図１３は、本発明の第５の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、半導体基板１０の切断用領域に、複数（例えば２つ）の溝９０を並列するように形成する。複数の刃が重ねられてなるカッタによって、複数の溝９０を同時に形成してもよい。これ例外の内容は、第１の実施の形態で説明した内容が該当する。各溝９０の形状は、第１〜第４の実施の形態で説明した溝の内容を適用することができる。本実施の形態では、半導体基板１０の切断用領域に溝９０を形成し、その後、第１の実施の形態で説明した工程を行う。半導体基板１０を切断するときには、切断用領域内で、並列する溝９０に挟まれた領域を除去する。図１３に示すように、並列する溝９０のピッチ長さと同等又はそれを超える厚みを有する比較的厚いカッタ１００によって半導体基板１０を切断してもよい。こうして、半導体装置を得る。
【００３１】
図１４は、図１３に示す半導体基板から得られた半導体装置を示す図である。樹脂層３０と同じ内容が該当する樹脂層９８は、半導体チップ９２の側面に至るように設けられてなる。半導体チップ９２の端部の形状は、各溝９０の形状に応じたものであり、その詳細は、第１〜第４の実施の形態で説明した通りである。また、その他の内容は、第１の実施の形態で説明した内容が該当する。
【００３２】
図１５には、上述した実施の形態で説明した半導体装置１が実装された回路基板１０００が示されている。この半導体装置を有する電子機器として、図１６にはノート型パーソナルコンピュータ２０００が示され、図１７には携帯電話３０００が示されている。
【００３３】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２は、溝の形状を説明する図である。
【図３】図３は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】図４は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】図５は、本発明の第１の実施の形態に係る半導体装置を説明する図である。
【図６】図６は、図５のＶＩ−ＶＩ線断面の一部拡大図である。
【図７】図７は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図８】図８は、本発明の第２の実施の形態に係る半導体装置を説明する図である。
【図９】図９は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１０】図１０は、本発明の第３の実施の形態に係る半導体装置を説明する図である。
【図１１】図１１は、本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１２】図１２は、本発明の第４の実施の形態に係る半導体装置を説明する図である。
【図１３】図１３は、本発明の第５の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１４】図１４は、本発明の第５の実施の形態に係る半導体装置を説明する図である。
【図１５】図１５は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１６】図１６は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１７】図１７は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０…半導体基板  １２…集積回路  １４…パッシベーション膜  １６…パッド  ２０…応力緩和層  ２２…再配線層  ２４…レジスト層  ２６…外部端子  ３０…樹脂層  ４０…半導体チップ  ４２…薄肉部  ４４…表面  ４８…裏面  ６０…半導体チップ  ６８…樹脂層  ７２…半導体チップ  ７８…樹脂層  ８２…半導体チップ  ８８…樹脂層  ９０…溝  ９２…半導体チップ  ９８…樹脂層
【図１】
2004288816.tif 000003
【図２】
2004288816.tif 000004
【図３】
2004288816.tif 000005
【図４】
2004288816.tif 000006
【図５】
2004288816.tif 000007
【図６】
2004288816.tif 000008
【図７】
2004288816.tif 000009
【図８】
2004288816.tif 000010
【図９】
2004288816.tif 000011
【図１０】
2004288816.tif 000012
【図１１】
2004288816.tif 000013
【図１２】
2004288816.tif 000014
【図１３】
2004288816.tif 000015
【図１４】
2004288816.tif 000016
【図１５】
2004288816.tif 000017
【図１６】
2004288816.tif 000018
【図１７】
2004288816.tif 000019