(57)【要約】【課題】ＣＬ２システムにおいてプレビューに用いられる複数の縮小画像を高速に生成する。【解決手段】タイルスレーブタインターフェースと、複数の変倍処理ブロックと、外部メモリーインターフェースと、複数の変倍処理ブロックの出力それぞれを外部メモリーへ書き出すための書き込みコントローラーと、外部メモリーに書き出された変倍処理結果画像がタイル構成となるごとに読み出しを行う読み出しコントローラーと、タイル出力を行うタイルマスターインターフェースより構成される。【選択図】        図１
2004336323.tif 000002
【特許請求の範囲】
【請求項１】
１枚の大きな画像を複数の小さな画像ブロック（以下タイルと記す）に分割し、処理、管理を行う画像処理システム内の簡易変倍装置で、前記タイルデーターを受け取るタイルスレーブインターフェースと、受け取った画像データーを変倍処理する複数の変倍処理回路ブロックと、各変倍処理ブロックごとの変倍結果データーを一時保持する複数のバッファ回路と、各バッファのデーターを管理し、バッファの量が一定値に達した場合に外部メモリーの所定の位置にバッファのデーターを出力する複数の書き込み制御回路と、外部メモリーとのインターフェースをとるメモリーインターフェース回路と、前記書き込み制御回路からの信号に応じ、外部メモリーの所定の位置から変換結果データーを読み出す読み出し制御回路と、読み出し制御回路からの読み出しデーターをタイル形式にして他の処理ブロックに出力するタイルマスターインターフェースを有することを特徴とする簡易変倍処理回路。
【請求項２】
前記複数の変倍処理ブロックの各々の変倍処理が１つのタイル内の画像データーで完結することを特徴とする特許請求項１記載の簡易変倍処理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は１枚の画像を複数の小さなブロック（以下タイルと記す）に分割し、タイル単位で処理および管理を行う画像処理システム内において、表示等に用いられる簡易的な変倍操作を行うのに適している。
【０００２】
【従来の技術】
特許文献１に開示されているような、従来の簡易的な変倍処理装置を用いたシステム構成例を図４に示す。図４にて１０１はシステム全体を制御するコントローラー、１０２はコントローラーに接続された記憶装置でメモリーあるいはディスクである、１０３はコントローラーから画像を受け取り、画像処理を行う画像信号処理回路でその中の１機能として変倍処理が含まれる、１０４は画像処理を行う際に画像データーあるいは処理途中の中間データーを一時保存するためのメモリー、１０５は現在処理中の画像の状態を確認するための表示装置をコントロールする表示コントローラー、１０６は表示コントローラー用のメモリー、１０７は前記表示コントローラーにて制御され実際に表示を行うＬＣＤである。（図示されていない）入力手段より入力された画像データーはまずコントローラー１０１に接続されたメモリー１０２上に記憶される。メモリー上に画像を記憶したコントローラー１０１は、（図示されていない）ユーザーインターフェースよりユーザーの編集指示を受け取るべくまず、記憶した画像データーの全体像をＬＣＤ１０７に表示すべく表示コントローラー１０５に対し指示をすると同時に表示用の画像を出力する。ところが、ＬＣＤ１０７はＬＣＤの種類に依存するが、通常はＶＧＡ程度の表示画素数しか持たないため、例えば、スキャナー等の６００ｄｐｉといった解像度でＡ４サイズの画像を扱おうとした場合には表示コントローラー１０５は対応が取れない。そのためコントローラー１０１は同時に画像信号処理回路１０３を用いてあらかじめ表示コントローラー１０５およびその格納用メモリー１０６にて扱える程度の画像サイズに画像信号処理回路１０３にて変換を行った後表示用画像データを渡す必要がある。この場合、処理結果の画像データはあくまで表示用であるため、処理の精度よりも速度に重点がおかれることが多く、変倍処理においては回路的にも簡単で比較的高速に処理が行える方式が用いられる。図５では図４の画像信号処理回路１０３内で行われる変倍処理の一例として前置補間処理を用いた変倍処理回路の一構成例を示す。図５にて１１１は図４のコントローラー１０１とのインターフェースを行うインターフェース回路、１１２は外部のメモリーとのインターフェースを行うメモリーインターフェース回路、１１３は簡易的な変倍処理を行う変倍処理回路である。図６は変倍回路１１３の処理内容を説明するための図である。図にて（ａ）は図４のメモリー１０４にいったん格納されたのち、変倍回路の要求により読み出された画像データを示し、高さ方向は画像データの値の大きさを意味する。（ｂ）は変倍処理におけるアップサンプルを模式化した図で、点線および白丸で示された画像データーがサブサンプルにより消滅する画像データーである。（ｃ）は変倍回路の出力画像をあらわしたもので、このデーターが図５のインターフェース１１１を通してコントローラー１０１に戻される。この図では簡単のためにアップサンプルによる補間データーを単純な前置補間とし倍率を２／３（６６．６％）として図示した。この図では単純な前置補間を用いて説明したが、隣接する２画素の画像データーを用いた線形補間演算を行って出力データーの生成等も行われている。
【０００３】
【特許文献１】
特開平１１−１０３３８２号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、例えば、編集操作を行うための表示画像の作成というような、画像品質に対しての要求はあまり高くないが、高速処理が必要な場合には、従来の簡易的な変倍処理装置であっても速度的に十分ではなく、また、若干の倍率変更であっても変倍処理結果画像の再計算が必要となり、変倍処理に時間がかかっていた。そのため、若干の倍率変更の場合には表示コントローラー内で複数の倍率画像から補間処理を行い、表示画像を作成する方法も提案されているが、この場合には倍率の異なる２つの変倍処理画像が必要となり、そのため、変倍処理回路での処理が２回必要であり、この方式を用いた場合であっても変倍処理の処理速度の高速化が求められている。
【０００５】
さらに、簡易的とはいえライン間の演算を含むためどうしてもラインバッファが必要となり回路規模を小さくすることが困難であった。
【０００６】
【課題を解決するための手段】
本発明は、タイルスレーブインターフェースで受け取ったタイル画像を、タイル単位で処理可能な簡単な変倍処理を複数倍率で同時に行った後、各変倍結果画像各々をメモリーインターフェースを通じて外部の対応するメモリー上の位置に一時保存し、変倍処理結果の各画像がそれぞれタイル単位になった時点で外部メモリー上の変倍処理結果を読み出し、タイル画像化して出力することにより、表示コントローラー内で複数の倍率画像から補間処理を行い、表示画像を作成する方法を用いた場合には変倍処理回路を１度実行するだけで表示に必要な元画像を生成することが可能となる。
【０００７】
【発明の実施の形態】
（第１の実施例）
図１は本発明の簡易変倍装置を含む画像処理システムの全体概略図で、図１にて１はシステム全体をコントロールするコントローラー、２はコントローラー１のシステムメモリー、３はシステムメモリーに入りきらない画像データを格納するためのディスクメモリー、４は画像入力のためのスキャナーユニット、５は画像出力用のプリンターユニット、６はプリンターユニット５をコントロールするプリンターコントローラー、７はスキャナーユニット４をコントロールするスキャナーコントローラー、８は画像編集を行う画像処理回路、９は画像処理回路８の外部ローカルメモリー、１０は表示用のＬＣＤパネル１１をコントロールする表示コントローラーである。
【０００８】
図２は図１の画像処理回路８に含まれる簡易変倍装置の一例を示すブロック図で、２１は変倍回路の各種設定を行うためのレジスターインターフェース、２２は変倍処理を行う元画像を受け取るタイルスレーブインターフェース、２３は元画像を１／２のサイズに縮小する１／２変倍回路、２４は元画像を１／４に変倍する１／４変倍回路、２５は元画像を１／８に変倍する１／８変倍回路、２６は変倍された結果画像を外部メモリーへ書き出すまでの一時的な保存用のバッファ、２７は変倍された結果画像を外部メモリーへ書き出すための書き込み制御回路、２８はチップ外のメモリーをコントロールする図示されていないメモリーコントロールブロックとのインターフェースを行う外部メモリーインターフェース、２９は外部メモリー上に書き込まれた変倍結果画像をタイル単位で読み出すための読み出し制御回路、３０は読み出し制御回路２９にて読み出された変倍結果画像をタイル単位で出力するタイルマスターインターフェースである。
【０００９】
また、図３は本発明の簡易変倍装置内で用いられるタイル画像のフォーマットを説明する図である。
【００１０】
以下、図１〜図３に基づき、本発明による簡易変倍装置を説明する。
【００１１】
コントローラー１とリング状のバスにて接続されたスキャナーコントローラー７はコントローラー１の指示によりスキャナーユニット４を制御し画像データを取り込み、リング状のバスを用いてコントローラーに画像データを転送する。このとき画像データは図３にて示されるように１枚の大きな画像を３２ｘ３２ピクセルの画像サイズを１つの単位とする複数のブロックに分割しこれをタイルと称し、画像データを取り扱う場合にはタイル単位で行われ、コントローラー１に転送される。コントローラー１は受け取った画像データを処理の都合に応じ、一時的にはシステムメモリー２に蓄積する場合もあるが、最終的にはディスクメモリー３上に画像データを蓄積する。取り込まれた画像はユーザーの確認のために表示コントローラー１０およびＬＣＤパネル１１にてその内容を表示するが、先にも述べたようにＬＣＤパネル１１の表示サイズは６４０ピクセル程度とあまり大きくなく、また、スキャナーユニット４での取り込み画像は昨今のスキャナー解像度の向上によりＡ４サイズの長手方向で数千ピクセル（６００ｄｐｉにて約７０００ピクセル）と大きな違いがあるため、ＬＣＤパネル１１にて表示可能な程度まで縮小してやる必要がある。そこで、ディスクメモリー３上に格納された画像データーは表示コントローラー１０に渡される前に再度リング状に接続されたバスを経由して画像処理回路８に渡され、縮小処理が実行される。図１の画像処理回路８内では図３に示したタイルデーターは、画像処理回路８内の処理ブロック間でハンドシェーク接続にて受け渡しが行われ、一回のハンドシェークにて８ピクセルが受け渡しされる。つまり、タイル情報の受け渡しが終了し、データーの受け渡しが始まった最初の段階で図３の１タイルの構造を示した図におけるピクセル番号０から７までがまず受け渡しがなされ、その後のハンドシェークにて順に８から１５、１６から２３、…１０１６から１０２３の順にデーターの受け渡しが行われる。これらの受け渡しは簡易変倍回路内ではタイルスレーブインターフェース２２にて行われ、タイルスレーブインターフェース２２では受け取った画像データーを同時に１／２変倍回路２３、１／４変倍回路２４および１／８変倍回路２５に出力し、各々の変倍率に応じた変倍が同時実行され、その出力はバッファ回路２７に一時保管される。変倍処理の一例として、単純間引き処理を選択した場合、１／２変倍処理結果としてはバッファ上には図３の１タイルの構造を示した図のピクセル番号に従えば、０，２，４，８、…の画素が保管される。バッファ回路２７上にある程度のデーターがたまった時点で書き込み制御回路２６は外部メモリーインターフェースを通じて、レジスターインターフェース２１経由で予め設定された外部メモリーの割り当てられた領域へ変換結果を書き出しをおこなう。一方、書き出した変換結果画像がタイル構成として読み出すことができる量に達した時点で読み出し制御回路２８に対し読み出し開始信号を出力する。読み出し制御回路２８は読み出し制御信号を出力した書き込み制御回路２６に割り当てられているメモリー領域から変換結果データーを外部メモリーインターフェース２８経由で、タイル構造にのっとった順番になるように読み出し、読み出した画像データーをタイルマスターインターフェース３０に出力する。タイルマスターインターフェース３０は変換結果画像データーの送出先モジュールとの間でハンドシェーク接続を行い、データーを出力する。
【００１２】
（第２の実施例）
先の実施例では簡単化のため単純間引き処理による変倍について説明したが、本発明では、タイル内で処理が完結する変倍処理方式、つまり、各変倍処理で用いられる画素データーが１つのタイル内のデータに限定できる方式であればよく、例えば、平均化、つまり、１／２変倍回路であれば最初の変換結果画素を作成する場合に、図３の１タイルの構成を示す図のピクセル番号にて０，１，３２，３３の画素データーを平均化した結果を出力してもよい。
【００１３】
【発明の効果】
以上説明したように、１枚の画像データーを複数のブロック（タイル）に分割し、各タイルごとに画像データーの受け渡しを行う画像処理システム内の簡易変倍装置において、変倍処理がタイル内で完結する倍率に制限し、かつ複数の倍率演算を同時実行することで簡単な構成で複数の処理画像の演算が行え、システム全体における高速化が可能となる。
【図面の簡単な説明】
【図１】本発明の簡易変倍回路を含む全体システム図。
【図２】本発明の簡易変倍回路の回路ブロック図。
【図３】本発明で用いられるタイル画像データーの説明図。
【図４】従来の簡易的な変倍処理装置を用いたシステム構成図。
【図５】従来の簡易的な変倍処理回路の一例。
【図６】従来の簡易的な変倍処理を説明する図。
【符号の説明】
１  コントローラー
２  システムメモリー
３  ディスクメモリー
４  スキャナーユニット
５  プリンターユニット
６  プリンターコントローラー
７  スキャナーコントローラー
８  画像処理回路
９  画像処理回路用外部メモリー
１０  表示コントローラー
１１  ＬＣＤパネル
２１  レジスターインターフェース
２２  タイルスレーブインターフェース
２３  １／２変倍回路
２４  １／４変倍回路
２５  １／８変倍回路
２６  書き込み制御回路
２７  バッファ回路
２８  外部メモリーインターフェース
２９  読み出し制御回路
３０  タイルマスターインターフェース
１０１  コントローラー
１０２  システムメモリー
１０３  画像処理チップ
１０４  メモリー
１０５  表示コントローラー
１０６  表示用メモリー
１０７  ＬＣＤパネル
１１１  インターフェース回路
１１２  メモリーインターフェース回路
１１３  変倍回路
【図１】
2004336323.tif 000003
【図２】
2004336323.tif 000004
【図３】
2004336323.tif 000005
【図４】
2004336323.tif 000006
【図５】
2004336323.tif 000007
【図６】
2004336323.tif 000008