(57)【要約】【課題】ＦＩＦＯメモリの使用効率を向上させ得るデータ出力装置を提供する。【解決手段】書込制御部１１は、同一データが連続して入力されるとき、当該データの最初のデータをメモリ１２に書込データＤＡＩとして格納するとともに、同一データが入力される毎にカウントアップ信号ＣＵを出力する。連続回数格納部１５は、カウントアップ信号ＣＵをカウントしたカウント値を、当該書込データＤＡＩの書込アドレスＷＡｄｄに対応するアドレスに格納する。出力制御部１７は、メモリ１２に格納されているデータを読み出しアドレス信号ＲＡｄｄに基づいて読み出して出力データＤＡＯとして順次出力するとともに、連続回数格納部１５の対応するアドレスに格納されているカウント値ＣＤに基づいて、同一データを連続して出力する。【選択図】        図１
2004288014.tif 000002
【特許請求の範囲】
【請求項１】
データを書込制御部の動作に基づいてメモリに格納し、前記メモリに格納されたデータを出力制御部の動作に基づいて順次読み出して出力するデータ出力装置であって、
同一データが連続して入力されるとき、当該データの最初のデータを前記メモリに書込データとして格納するとともに、同一データが入力される毎にカウントアップ信号を出力する書込制御部と、
前記カウントアップ信号をカウントしたカウント値を、当該書込データの書込アドレスに対応するアドレスに格納する連続回数格納部と、
前記メモリに格納されているデータをアドレス信号に基づいて読み出して出力データとして順次出力するとともに、前記連続回数格納部の対応するアドレスに格納されているカウント値に基づいて、同一データを連続して出力する出力制御部と
を備えたことを特徴とするデータ出力装置。
【請求項２】
前記書込制御部は、連続して入力される書込データが一致するか否かを検出するデータ比較部を備え、該データ比較部から出力される一致検出信号に基づいて、前記メモリへの書込み動作を停止するとともに、前記カウントアップ信号を出力することを特徴とする請求項１記載のデータ出力装置。
【請求項３】
前記出力制御部は、前記メモリにアドレス信号を出力して当該アドレスから前記出力データを読み出すとともに、前記連続回数格納部に格納されているカウント値に基づく回数で、前記同一アドレスから同一データを連続して読み出すことを特徴とする請求項１乃至２のいずれかに記載のデータ出力装置。
【請求項４】
前記カウントアップ信号のカウント値が、あらかじめ設定された限界値に達したとき、リミットフラグを出力するカウントアップ制御カウンタを備え、前記出力制御部は前記リミットフラグに基づいて、続いて入力される書込データを前記メモリの次アドレスに書き込むことを特徴とする請求項１乃至３のいずれかに記載のデータ出力装置。
【請求項５】
前記カウントアップ制御カウンタには、任意の限界値を格納可能としたレジスタを備えたことを特徴とする請求項４記載のデータ出力装置。
【請求項６】
前記連続回数格納部は、各アドレスにおけるカウント値がオーバーフローするとき、次アドレスの記憶領域を加えたビット数で前記カウント値を格納可能とし、前記出力制御部は、前記メモリの連続するアドレスに同一データが格納されているとき、当該アドレスに対応する連続回数格納部のすべてのビットのカウント値に基づいて同一データの出力回数を決定することを特徴とする請求項１乃至５のいずれかに記載のデータ出力装置。
【請求項７】
前記書込制御部は、前記リミットフラグの入力後は、前記カウントアップ信号のカウント値を前記メモリの次アドレスに格納することを特徴とする請求項１乃至５のいずれかに記載のデータ出力装置。
【請求項８】
前記書込制御部は、ｎ画素分の画像データを前記書込データとして前記メモリの１アドレスに格納可能とし、前記データ比較部は、ｎ画素分の画像データの比較動作を行ってｎ個の一致検出信号を出力し、前記書込制御部は前記一致検出信号と、連続して入力されたｎ画素分の画像データとに基づいて前記書込データを生成するとともに、各画素に対応する書込データ毎に前記カウントアップ信号を出力することを特徴とする請求項１乃至７のいずれかに記載のデータ出力装置。
【請求項９】
前記メモリは、ＦＩＦＯメモリで構成したことを特徴とする請求項１乃至８のいずれかに記載のデータ出力装置。
【請求項１０】
前記データ比較部は、前記書込データの下位ビットを無視して比較動作を行うことを特徴とする請求項１乃至９のいずれかに記載のデータ出力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、デジタルスチルカメラ等で撮像された画像データを画像表示装置に出力するデータ出力装置に関するものである。
【０００２】
デジタルスチルカメラや工場用監視カメラ等のデジタル撮像装置では、ＣＣＤカメラで撮像された画像データに所要の画像処理が施されて記憶装置に格納され、その画像データが画像データ出力装置を介して画像表示装置等に出力される。画像データ出力装置では、記憶装置から読み出された画像データがＦＩＦＯメモリを介して順次出力される。そして、画像データを出力するために、ＦＩＦＯメモリを効率的に使用することが必要となっている。
【０００３】
【従来の技術】
図１２は、画像データ処理装置を示す。ＣＣＤインターフェース１は、ＣＣＤカメラから出力される撮像データを転送調停部２に出力し、転送調停部２はその撮像データをメモリ３に格納する。
【０００４】
画像処理部４は、メモリ３に格納された撮像データを読み出し、所要の画像処理を施して、メモリ３に画像データとして再格納する。この画像処理部４は、ＢａｙｅｒデータをＲＧＢデータあるいはＹＣｂＣｒデータに変換する回路、ＪＰＥＧ変換回路、その他の解像度変換回路等で構成される。
【０００５】
画像データ出力部５は、メモリ３に格納されている画像データを読み出し、画像表示装置等に順次出力する。転送調停部２は、メモリ３とＣＣＤインターフェース１、画像処理部４あるいは画像データ出力部５との間のデータ転送の調停を行う。
【０００６】
図１３は、前記画像データ出力部５の従来例を示す。書込制御部６は転送調停部２に対しデータを読み出すためのリクエスト信号ＲＥＱを出力する。次いで、転送調停部２から出力されるアクノリッジ信号ＡＣＫを受信すると、ＦＩＦＯメモリ７に書込制御信号ＷＲを出力するとともに書込アドレスＷＡｄｄを出力する。
【０００７】
そして、ＦＩＦＯメモリではメモリ３から読み出された画像データが、書込制御信号ＷＲ及び書込アドレスＷＡｄｄに基づいて書込データＤＡＩとして書き込まれる。
出力制御部８は、ＦＩＦＯメモリ７に読み出し制御信号ＲＥと読み出しアドレスＲＡｄｄを出力する。すると、ＦＩＦＯメモリ７から出力データＤＡＯが順次読み出されて画像表示装置等に出力される。
【０００８】
上記のような画像データ出力部５の動作を図１４に従って説明する。書込制御部６からリクエスト信号ＲＥＱが転送調停部２に出力され、転送調停部２から書込制御部６にアクノリッジ信号ＡＣＫが出力されると、８画素分の書込データＤＡＩがメモリ３から順次読み出されてＦＩＦＯメモリ７に格納される。
【０００９】
８画素分の書込データＤＡＩがＦＩＦＯメモリ７に格納されると、再びリクエスト信号ＲＥＱが転送調停部２に出力され、転送調停部２から書込制御部６にアクノリッジ信号ＡＣＫが出力されると、上記のような動作が繰り返される。
【００１０】
出力制御部８は、ＦＩＦＯメモリ７への書込データＤＡＩの書き込み開始後、ＦＩＦＯメモリ７からの出力データＤＡＯの読み出しを開始する。そして、ＦＩＦＯメモリ７に格納されている画像データを１画素分ずつ、先に格納されたものから順次読み出して出力データＤＡＯとして出力する。
【００１１】
図１４において、書込データＤＡＩ及び出力データＤＡＯの各画素分のデータに付された数字は、各画素のデータ順を示す。そして、同一数の画素はデータ内容が同一であることを示し、図１５に示すｄａｔａ１〜ｄａｔａ１０等に対応する。
【００１２】
一般に、画像データは、特に背景等において、１画素毎にデータが変化することは少なく、同一データが連続する場合が多い。
図１５は、ＦＩＦＯメモリ７に書込データＤＡＩを格納する場合の使用領域を示す。同図において、ｄａｔａ１〜ｄａｔａ１０はそれぞれ１画素分のデータを示し、例えば１アドレス毎にそれぞれ８ビットのデータとして格納される。
【００１３】
従って、図１４に示すタイミングｔ１では、ｄａｔａ１０に続くｄａｔａ１１の書き込み動作と、ｄａｔａ５の読み出し動作が並行して行われている。
上記のような画像データ出力部５では、連続する同一データを書込データＤＡＩとして格納する場合にも、それぞれ８ビットの格納領域を使用している。従って、ＦＩＦＯメモリ７の記憶領域の使用効率が悪く、記憶容量を十分に確保する必要がある。
【００１４】
図１６は、前記ｄａｔａ１〜ｄａｔａ１０と同様な書込データをＦＩＦＯメモリに格納する場合の別の格納方法を示す。この格納方法では、同一データを連続して書き込む場合に、その連続回数を書き込むことにより、記憶領域を効率的に使用するものである。
【００１５】
すなわち、ｄａｔａ２が３回連続する場合、最初のｄａｔａ２を格納するアドレスに対応するパリティビットＰＢに同一データが連続することを示す「１」を格納し、記憶領域の次のアドレスには同一データの連続回数である「３」を格納する。
【００１６】
また、４回連続するｄａｔａ６では、最初のｄａｔａ６を格納するアドレスに対応するパリティビットＰＢに「１」を格納し、記憶領域の次のアドレスには同一データの連続回数である「４」を格納する。
【００１７】
このような格納方法により、同一データが連続する場合には、２アドレス分の格納領域で格納可能となるため、ＦＩＦＯメモリ７の記憶領域を効率的に使用可能となる。
【００１８】
このようなデータの格納方法は、特許文献１及び特許文献２に開示されている。
【００１９】
【特許文献１】
特開平９−２７４５９９
【特許文献２】
特開平４−２６２４４８
【００２０】
【発明が解決しようとする課題】
上記のようなデータ格納方法では、連続する同一データを格納する場合、同一データの連続回数に関わらず、常に２アドレス分の記憶領域が必要となる。従って、連続回数が２回あるいは３回というように、少ない連続回数である場合にも、２アドレス分の記憶領域を必要とする。
【００２１】
また、連続回数を示す数字のみを格納するために、１アドレス分の８ビットの記憶領域を使用する。
従って、ＦＩＦＯメモリの記憶領域の効率的な使用を十分に達成できていないという問題点がある。
【００２２】
この発明の目的は、ＦＩＦＯメモリの使用効率を向上させ得るデータ出力装置を提供することにある。
【００２３】
【課題を解決するための手段】
データを書込制御部の動作に基づいてメモリに格納し、前記メモリに格納されたデータを出力制御部の動作に基づいて順次読み出して出力するデータ出力装置を構成する。前記書込制御部は、同一データが連続して入力されるとき、当該データの最初のデータを前記メモリに書込データとして格納するとともに、同一データが入力される毎にカウントアップ信号を出力する。連続回数格納部は、前記カウントアップ信号をカウントしたカウント値を、当該書込データの書込アドレスに対応するアドレスに格納する。出力制御部は、前記メモリに格納されているデータをアドレス信号に基づいて読み出して出力データとして順次出力するとともに、前記連続回数格納部の対応するアドレスに格納されているカウント値に基づいて、同一データを連続して出力する。
【００２４】
【発明の実施の形態】
（第一の実施の形態）
図１は、この発明を具体化した画像データ出力部の第一の実施の形態を示し、図１２に示す画像データ処理装置の一部を構成する。書込制御部１１は、前記転送調停部２にリクエスト信号ＲＥＱを出力して、アクノリッジ信号ＡＣＫを受信すると、書込制御信号ＷＲ及び書込アドレスＷＡｄｄをＦＩＦＯメモリ１２に出力する。
【００２５】
ＦＩＦＯメモリ１２では、書込制御信号ＷＲ及び書込アドレスＷＡｄｄの入力に基づいて当該アドレスに書込データＤＡＩが書き込まれる。
メモリ３から転送調停部２を介して出力される書込データＤＡＩは、ＦＩＦＯメモリ１２に入力されるとともに、直前データ保持回路１３及びデータ比較回路（データ比較部）１４に入力される。直前データ保持回路１３は、転送調停部２から書込データＤＡＩが入力される度に、当該データを保持し、前回保持していた書込データを前記データ比較回路１４に出力する。
【００２６】
データ比較回路１４は、転送調停部２から出力される書込データＤＡＩと、直前データ保持回路１３から出力される前回の書込データＤＡＩとを比較し、一致する場合は、書込制御部１１に一致検出信号としてｃｏｍｐ信号を出力する。
【００２７】
書込制御部１１は、ｃｏｍｐ信号の入力に基づいて、カウントアップ信号ＣＵを連続回数カウントビット１５及びカウントアップ制御カウンタ１６に出力する。また、書込制御信号ＷＲの出力を停止する。
【００２８】
連続回数カウントビット１５は、例えば１アドレスにつき２ビットのレジスタで構成され、前記書込アドレスＷＡｄｄが入力される。そして、当該書込アドレスＷＡｄｄに対応するレジスタでカウントアップ信号ＣＵがカウントされる。
【００２９】
前記カウントアップ制御カウンタ１６は、カウントアップ信号ＣＵをカウントし、そのカウントアップ値があらかじめ設定されている限界値に達したとき、リミットフラグＬＦを前記書込制御部１１に出力する。
【００３０】
この実施の形態では、連続回数カウントビット１５が１アドレスにつき２ビットのレジスタで構成されているので、カウントアップ制御カウンタ１６の限界値は「３」に設定されている。
【００３１】
前記書込制御部１１は、リミットフラグＬＦの入力に基づいて、書込アドレスＷＡｄｄを次アドレスに変更し、その次アドレスへの書き込み動作時にはカウントアップ信号ＣＵを出力しないように構成される。
【００３２】
出力制御部１７は、ＦＩＦＯメモリ１２への書込データＤＡＩの書き込み開始後に、ＦＩＦＯメモリ１２に読み出し制御信号ＲＥと読み出しアドレスＲＡｄｄを出力する。そして、当該読み出しアドレスＲＡｄｄから読み出された出力データＤＡＯが画像表示装置等に出力される。
【００３３】
また、出力制御部１７は読み出しアドレスＲＡｄｄを前記連続回数カウントビット１５に出力し、当該読み出しアドレスＲＡｄｄに対応する連続回数カウントビット１５のアドレスから、カウント値ＣＤを読み出す。そして、カウント値ＣＤに対応する回数分、読み出しアドレスＲＡｄｄとして同一アドレスを出力して、同一データを出力データＤＡＯとして読み出す。
【００３４】
上記のように構成された画像データ出力部によるＦＩＦＯメモリ１２へのデータ書き込み動作及びデータ読み出し動作を、図１４及び図１５と同様のｄａｔａ１〜ｄａｔａ１０について説明する。
【００３５】
書込制御部１１による書き込み動作時には、データ比較回路１４により前回書き込まれた書込データと今回書き込もうとする書込データとが一致するか否かを比較し、一致する場合にはデータ比較回路１４からｃｏｍｐ信号が書込制御部１１に出力される。
【００３６】
書込制御部１１は、ｃｏｍｐ信号の入力に基づいて書込制御信号ＷＲの出力を停止するとともに書込アドレスＷＡｄｄのインクリメントを停止し、カウントアップ信号ＣＵを出力する。
【００３７】
従って、図２に示すように、ｄａｔａ２が３回連続する場合には、最初のｄａｔａ２がＦＩＦＯメモリ１２に書き込まれた後、ｄａｔａ２のそれ以上の書き込みは停止され、当該書込アドレスＷＡｄｄに対応するアドレスの連続回数カウントビット１５には「２」がカウントされる。
【００３８】
次いで、ｄａｔａ５が入力されると、データ比較回路１４からのｃｏｍｐ信号が停止されるので、書込制御部１１から書込制御信号ＷＲ及び次アドレスの書込アドレスＷＡｄｄが出力され、ＦＩＦＯメモリ１２の次アドレスにｄａｔａ５が書き込まれる。
【００３９】
次いで、ｄａｔａ６が４回連続して入力されると、最初のｄａｔａ６は同様に次アドレスに書き込まれるが、２回目から４回目のｄａｔａ６はＦＩＦＯメモリ１２には書き込まれず、連続回数カウントビット１５の対応するアドレスに「３」がカウントされる。
【００４０】
このような書き込み動作時に、同一データが５回以上連続して入力されると、カウントアップ制御カウンタ１６が「３」をカウントする毎にリミットフラグＬＦを出力するので、同一データがＦＩＦＯメモリ１２の次アドレスに書き込まれる。このような動作により、順次書き込み動作が行われる。
【００４１】
出力制御部１７では、読み出し制御信号ＲＥと読み出しアドレスＲＡｄｄをＦＩＦＯメモリ１２に出力する。また、読み出しアドレスＲＡｄｄを連続回数カウントビット１５に出力する。
【００４２】
そして、読み出しアドレスＲＡｄｄに基づいて、ＦＩＦＯメモリ１２に書き込まれているデータを順次出力データＤＡＯとして読み出す。このとき、連続回数カウントビット１５に格納されているカウント値に基づいて、同一アドレスから同一データを連続して読み出す。
【００４３】
例えば、ｄａｔａ２を読み出す場合、出力制御部１７は連続回数カウントビット１５のカウント値「２」に基づいて、当該アドレスからの最初の読み出し動作に続いて、同一アドレスから２回連続して読み出し動作を行い、出力データＤＡＯとして出力する。従って、ｄａｔａ２は３回連続して出力される。
【００４４】
同様にして、ｄａｔａ２に続いてｄａｔａ５が出力され、次いでｄａｔａ６が連続回数カウントビット１５のカウント値「３」に基づいて、４回連続して出力される。
上記のように構成された画像データ出力部では、次に示す作用効果を得ることができる。
（１）ＦＩＦＯメモリ１２に同一の画素データを連続して書き込む場合、連続回数を連続回数カウントビット１５に格納することにより、同一の画素データはＦＩＦＯメモリ１２の１アドレスのみを使用して書き込むことができる。また、連続回数カウントビット１５のカウント値に基づいて、ＦＩＦＯメモリ１２の同一アドレスから同一データを連続して読み出すことができる。従って、ＦＩＦＯメモリ１２の記憶領域を効率的に使用することができる。
（２）ＦＩＦＯメモリ１２の記憶領域を効率的に使用することができるので、ＦＩＦＯメモリの記憶容量を少容量化することができる。
（第二の実施の形態）
この実施の形態は、前記第一の実施の形態の連続回数カウントビット１５を、ＦＩＦＯメモリ１２に含ませる構成としたものである。
【００４５】
すなわち、ＦＩＦＯメモリ１２としてパーシャルライトＲＡＭを使用し、１アドレスで１０ビットのデータを格納可能とする。そして、８ビットを画像データの記憶領域として使用し、残りの２ビットを連続回数カウントビットとして使用する。
【００４６】
このような構成とすることにより、前記第一の実施の形態と同様な作用効果を得ることができる。また、８ビットの画像データと２ビットの連続回数カウントビットを格納するメモリとして使用する場合と、１０ビットの画像データを格納するメモリとして使用する場合とを選択することもできる。
（第三の実施の形態）
図３は、第三の実施の形態を示す。この実施の形態は、前記第一の実施の形態のデータ比較回路１４から出力されるｃｏｍｐ信号をＡＮＤ回路１８に入力し、前記カウントアップ制御カウンタ１６から出力されるリミットフラグＬＦの反転信号をＡＮＤ回路１８に入力する。
【００４７】
前記ｃｏｍｐ信号は、データ比較回路１４で前回の書込データと今回の書込データとが一致する場合にＨレベルとなる信号とし、リミットフラグＬＦはカウントアップ制御カウンタ１６のカウントアップ値があらかじめ設定されている限界値に達したとき、Ｈレベルとなる信号とする。その他の構成は、前記第一の実施の形態と同様である。
【００４８】
このような構成により、ｃｏｍｐ信号がＨレベルであり、リミットフラグＬＦがＬレベルの場合にＡＮＤ回路１８の出力信号がＨレベルとなる。そして、ＡＮＤ回路１８の出力信号がＨレベルのとき、書込制御部１１ではＦＩＦＯメモリ１２への書き込みを停止し、カウントアップ信号ＣＵを出力するようにする。
【００４９】
このような画像データ出力部では、前記第一の実施の形態と同様な作用効果を得ることができる。また、ｃｏｍｐ信号とリミットフラグＬＦに基づく論理処理を書込制御部１１の外部で行うようにしたので、書込制御部１１の回路構成を簡略化することができる。
（第四の実施の形態）
図４は、第四の実施の形態を示す。この実施の形態は、前記連続回数カウントビット１５のカウント値と、レジスタ等のリミット値設定回路１９から出力されるリミット値とを比較回路２０で比較して、リミットフラグＬＦを生成する。その他の構成は前記第一の実施の形態と同様である。
【００５０】
このような構成により、前記第一の実施の形態と同様な作用効果を得ることができる。
また、リミット値は、リミット値設定回路１９に設定する値を変更することにより変更可能である。従って、連続回数カウントビット１５のビット数に余りが生じるようにリミット値を設定すると、その余った記憶領域を他の任意のデータの格納領域として使用することができる。
（第五の実施の形態）
図５〜図７は、第五の実施の形態を示す。この実施の形態では、ＦＩＦＯメモリ１２の出力データＤＡＯ１がセレクタ２１に入力されるとともに、出力保持回路２２に入力される。また、出力保持回路２２の出力データＤＡＯ２はセレクタ２１に入力される。
【００５１】
前記出力保持回路２２は、出力データＤＡＯ１が入力される毎にそのデータを保持し、同時に前回の読み出し動作で入力された出力データＤＡＯ２を出力するように構成される。
【００５２】
前記ＦＩＦＯメモリ１２から出力される出力データＤＡＯ１と、出力保持回路２２から出力される出力データＤＡＯ２は、比較回路２３に出力される。比較回路２３は、ＦＩＦＯメモリ１２から出力される出力データＤＡＯ１と、出力保持回路２２から出力される出力データＤＡＯ２とを比較し、一致する場合に例えばＨレベルのｃｏｍｐｏ信号を出力制御部１７に出力する。
【００５３】
出力制御部１７は、前記セレクタ２１にコントロール信号を出力し、セレクタ２１は、そのコントロール信号に基づいて、出力データＤＡＯ１，ＤＡＯ２のいずれかを選択して出力データＤＡＯとして出力する。
【００５４】
連続回数カウントビット１５は、図６に示すように、各アドレスに対し２ビットで構成されるが、同一データが５回以上連続する場合には、連続する２つのアドレスの各２ビットの記憶領域が４ビットのカウンタとして機能するように、カウント値が格納される。
【００５５】
すなわち、図６ではｄａｔａ２が１３回連続する場合を示し、ＦＩＦＯメモリ１２のアドレス２とアドレス３には同一のｄａｔａ２がそれぞれ格納され、連続回数カウントビット１５のアドレス２とアドレス３には４ビットのカウント値「１１００」が格納される。
【００５６】
読み出し動作を説明すると、アドレス１からｄａｔａ１が読み出されると、セレクタ２１で出力データＤＡＯ１が選択されて、出力データＤＡＯとして出力される。このとき、連続回数カウントビット１５のカウント値ＣＤが「００」であるため、出力制御部１７は次サイクルで次アドレスのデータを出力することを認識する。
【００５７】
次いで、アドレス２からｄａｔａ２が読み出されると、前サイクルの連続回数カウントビット１５のカウント値ＣＤが「００」であるため、セレクタ２１で出力データＤＡＯ１が選択されて、出力データＤＡＯとして出力される。また、出力制御部１７は、連続回数カウントビット１５から「１１」のカウント値ＣＤを読み出している。カウント値ＣＤが「００」でないため、出力制御部１７は次サイクルで連続したデータを出力することを認識する。
【００５８】
次いで、アドレス３からｄａｔａ２が読み出されると、ｃｏｍｐｏ信号はＨレベルとなる。すると、出力制御部１７は連続回数カウントビット１５のアドレスのうち少なくともアドレス２とアドレス３とを一組のカウント値として認識する。
【００５９】
次いで、アドレス４を読み出すと、ｃｏｍｐｏ信号はＬレベルとなるため、出力制御部１７はアドレス４がアドレス２及びアドレス３と同一組のカウント値ではないと認識する。その結果、アドレス２とアドレス３とを４ビットのカウント値「１１００」として認識し、同一データを１２回連続して出力する。
【００６０】
ｄａｔａ２の連続した読み出し動作を終了すると、出力制御部１７は次のアドレス４からの読み出し動作を行う。
上記のように構成された画像データ出力部では、第一の実施の形態で得られた作用効果に加えて、次に示す作用効果を得ることができる。
（１）連続回数カウントビット１５でカウント可能な回数を越える回数で同一データを書き込み、あるいは出力する場合、連続回数カウントビット１５の連続するアドレスの格納領域を１組の格納領域としてカウント値を格納することができる。従って、連続回数が増大する場合には、ＦＩＦＯメモリ１２の記憶領域を前記各実施の形態よりさらに効率的に使用することができる。
（第六の実施の形態）
図８及び図９は、第六の実施の形態を示す。この実施の形態は、連続回数カウントビット１５の１アドレスでカウントできるカウント値を超える連続回数で同一データが出力されるとき、そのカウント値の超過分をＦＩＦＯメモリ１２の次アドレスに格納する構成としたものである。
【００６１】
すなわち、連続回数カウントビット１５が１アドレスにつき２ビットで構成されていて、例えばｄａｔａ２が１３回連続する場合には、図９に示すように、まずカウントアップ信号ＣＵにより連続回数カウントビット１５のアドレス２に「１１」が格納される。
【００６２】
その後、リミットフラグＬＦに基づいてカウント値は、書込制御部１１によりＦＩＦＯメモリ１２の次アドレスに格納される。そのカウント値は、１０進数で「１０」である。
【００６３】
読み出し動作では、出力制御部１７はアドレス２からｄａｔａ２を読み出した後、連続回数カウントビット１５のカウント値「１１」に基づいて２回、すなわちカウント値から１減算した回数で同一アドレスからｄａｔａ２を読み出す。
【００６４】
次いで、次アドレスに格納されているカウント値「１０」を読み出して、アドレス２からさらに１０回ｄａｔａ２を読み出す。
このような画像データ出力部では、ＦＩＦＯメモリ１２の記憶領域を前記第五の実施の形態と同様な使用効率で使用することができる。
（第七の実施の形態）
前記各実施の形態において、データ比較回路１４では書込データＤＡＩの全ビットを比較して、その比較結果をｃｏｍｐ信号として出力している。しかし、画像データは下位ビットを無視することで画質は劣化するものの、画像としては十分認識可能であり、場合によっては下位ビットの情報はほとんど重要でないこともある。
【００６５】
また、画像データの特性上、上位ビットは連続していて下位ビットのみ異なる場合も多い。
従って、データ比較回路１４において、下位ビットを無視して比較動作を行うことにより、下位ビットのみ異なる書込データＤＡＩを同一データとして扱うことで、ＦＩＦＯメモリ１２の使用効率を向上させることができる。
（第八の実施の形態）
図１０及び図１１は、第八の実施の形態を示す。この実施の形態は、書込データＤＡＩとして１クロックで２画素分の画像データが入力され、ＦＩＦＯメモリ１２には１アドレスに２画素分の書込データを書き込み可能とした場合を示す。
【００６６】
書込制御部１１及びデータ比較回路１４には、例えば２画素分の１６ビットの書込データＤＡＩ１，ＤＡＩ２が入力される。直前データ保持回路１３は、２画素分の書込データＤＡＩ１，ＤＡＩ２のうち、後半部の書込データＤＡＩ２が順次格納される。
【００６７】
余剰データ保持回路２４は、直前データ保持回路１３と同様に後半部の書込データＤＡＩ２が順次格納される。
データ比較回路１４は、２画素分の書込データの比較を行い、その比較結果をｃｏｍｐ１信号、ｃｏｍｐ２信号として書込制御部１１に出力する。すなわち、データ比較回路１４は、書込データＤＡＩ１と、直前データ保持回路１３に格納されている前サイクルの書込データＤＡＩ２との比較動作と、今回のサイクルで入力された書込データＤＡＩ１，ＤＡＩ２の比較動作を行う。
【００６８】
書込制御部１１は、ｃｏｍｐ１信号、ｃｏｍｐ２信号に基づいてカウントアップ信号ＣＵ１，ＣＵ２を連続回数カウントビット１５に出力する。
連続回数カウントビット１５は、図１１に示すように、例えば８ビットの各書込データＡ，Ｂ，Ｄ，Ｅに対応して、それぞれ例えば２ビットの格納領域ａ，ｂ，ｄ，ｅが確保され、カウントアップ信号ＣＵ１，ＣＵ２のカウント値がそれぞれ格納される。
【００６９】
書込制御部１１は、書込データＤＡＩ１，ＤＡＩ２と余剰データ保持回路２４に格納されているデータ及びｃｏｍｐ１信号、ｃｏｍｐ２信号に基づいて、図１１に示すように、ＦＩＦＯメモリ１２に書き込む書込データＤＡＩを生成して、ＦＩＦＯメモリ１２に出力する。
【００７０】
このような構成により、書込データＤＡＩ１，ＤＡＩ２は２画素分ずつ入力され、書込制御部１１によりＦＩＦＯメモリ１２に１アドレスで２画素分ずつの書込データＤＡＩが書き込まれる。
【００７１】
そして、書込データＤＡＩ１，ＤＡＩ２は前記第一の実施の形態と同様に１画素分ずつ比較されて、同一データの場合には、連続回数カウントビット１５にその連続回数が格納される。
【００７２】
また、読み出し動作時には、第一の実施の形態と同様に、ＦＩＦＯメモリ１２の各アドレスに格納されているデータと、連続回数カウントビット１５に格納されているカウント値とに基づいて、出力データＤＡＯが順次出力される。
【００７３】
従って、この実施の形態では、前記第一の実施の形態と同様な作用効果を得ることができるとともに、ＦＩＦＯメモリ１２に２画素分ずつの書込データを書き込み、２画素分ずつの出力データを出力する場合にも対応可能である。
【００７４】
上記実施の形態は、次に示すように変更することもできる。
・第八の実施の形態において、２画素分のデータを１アドレスに書き込む構成を開示したが、３画素分以上のデータを１アドレスに書き込む構成とすることもできる。この場合には、データ比較回路１４、連続回数カウントビット１５及び余剰データ保持回路２４を画素数に応じて増大させればよい。また、ｎ画素分のデータを１アドレスに書き込む場合、ｎ番目の余剰データ保持回路を直前データ保持回路と共用するようにしてもよい。
・上記のような画像データの書き込み及び読み出し方法を、図１２に示すメモリ３に対する画像データの書き込み及び読み出し動作に適用してもよい。
・前記書込制御部１１に解除信号を入力することにより、ｃｏｍｐ信号を無効化して、全書込データがすべて異なるデータであるとして書き込み動作を行う機能を追加してもよい。この機能の追加により、全書込データがすべて異なるデータである場合に要する書き込み時間を測定することができる。
【００７５】
【発明の効果】
以上詳述したように、この発明はＦＩＦＯメモリの使用効率を向上させ得るデータ出力装置を提供することができる。
【図面の簡単な説明】
【図１】第一の実施の形態を示すブロック図ある。
【図２】第一の実施の形態の書込データを示す説明図である。
【図３】第三の実施の形態を示すブロック図である。
【図４】第四の実施の形態を示すブロック図である。
【図５】第五の実施の形態を示すブロック図である。
【図６】第五の実施の形態の書き込み動作を示す説明図である。
【図７】第五の実施の形態の動作を示す説明図である。
【図８】第六の実施の形態を示すブロック図である。
【図９】第六の実施の形態の書き込み動作を示す説明図である。
【図１０】第八の実施の形態を示すブロック図である。
【図１１】第八の実施の形態の動作を示す説明図である。
【図１２】画像データ処理装置を示すブロック図である。
【図１３】従来の画像データ出力部を示すブロック図である。
【図１４】従来の画像データ出力部の動作を示す説明図である。
【図１５】従来の書き込み動作を示す説明図である。
【図１６】従来の書き込み動作を示す説明図である。
【符号の説明】
１１          書込制御部
１２          メモリ（ＦＩＦＯメモリ）
１５          連続回数格納部（連続回数カウントビット）
１７          出力制御部
ＤＡＩ                    書込データ
ＤＡＯ                    出力データ
ＣＵ            カウントアップ信号
ＣＤ            カウント値
ＷＡｄｄ          書込アドレス
ＲＡｄｄ          読み出しアドレス
【図１】
2004288014.tif 000003
【図２】
2004288014.tif 000004
【図３】
2004288014.tif 000005
【図４】
2004288014.tif 000006
【図５】
2004288014.tif 000007
【図６】
2004288014.tif 000008
【図７】
2004288014.tif 000009
【図８】
2004288014.tif 000010
【図９】
2004288014.tif 000011
【図１０】
2004288014.tif 000012
【図１１】
2004288014.tif 000013
【図１２】
2004288014.tif 000014
【図１３】
2004288014.tif 000015
【図１４】
2004288014.tif 000016
【図１５】
2004288014.tif 000017
【図１６】
2004288014.tif 000018