(57)【要約】【課題】簡便且つ確実に各チャネル毎にＶｔｈを独立に制御することが可能な半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、基板１上に、第１非晶質シリコン膜３を形成する工程と、該シリコン膜３に対して不純物イオンを注入する工程と、イオン注入後、シリコン膜３をパターニングする工程と、パターニングされたシリコン膜３上に、第２非晶質シリコン膜５を形成する工程と、シリコン膜３及びシリコン膜５に対してレーザー照射を行い各非晶質シリコン膜を多結晶化する工程と、レーザー照射後、第１多結晶シリコン膜及び第２多結晶シリコン膜の２層にて構成される第１領域１１と、第２多結晶シリコン膜にて構成される第２領域とに分ける形にて、第２多結晶シリコン膜をパターニングする工程と、を含むことを特徴とする。【選択図】    図１
2004228196.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、第１非晶質シリコン膜を形成する工程と、
前記第１非晶質シリコン膜に対して不純物イオンを注入する工程と、
イオン注入後、前記第１非晶質シリコン膜をパターニングする工程と、
前記パターニングされた第１非晶質シリコン膜上を含む基板全面に、第２非晶質シリコン膜を形成する工程と、
前記第１非晶質シリコン膜及び前記第２非晶質シリコン膜に対してレーザー照射を行い、第１多結晶シリコン膜及び第２多結晶シリコン膜を形成する工程と、
レーザー照射後、前記第１多結晶シリコン膜及び第２多結晶シリコン膜の２層にて構成される第１領域と、前記第２多結晶シリコン膜にて構成される第２領域とに分ける形にて、前記第２多結晶シリコン膜をパターニングする工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１非晶質シリコン膜を基板上に形成した後に、該第１非晶質シリコン膜上にシリコン酸化膜を形成する工程を含み、
前記第１非晶質シリコン膜に対して不純物イオンを注入する工程は、前記シリコン酸化膜を介して行い、
イオン注入後、前記第１非晶質シリコン膜と前記シリコン酸化膜とを同一工程でパターニングするとともに、
そのパターニング後、前記シリコン酸化膜を除去することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１非晶質シリコン膜に対して注入する不純物イオンとしてホウ素を用いることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第１非晶質シリコン膜に対して注入する不純物イオンとしてリンを用いることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項５】
前記第１非晶質シリコン膜をパターニングする工程において、半導体膜を形成するための領域と、後の工程において前記第１領域と前記第２領域とをパターン形成する際のアライメントを取るためのアライメントマーク領域とを少なくとも形成することを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第２非晶質シリコン膜を形成した後、前記レーザー照射を行う前に、前記第２非晶質シリコン膜に対して不純物イオンを注入する工程を含むことを特徴とする請求項１ないし５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記第１非晶質シリコン膜に対して注入する不純物イオンと、前記第２非晶質シリコン膜に対して注入する不純物イオンとの導電型が逆であることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
請求項１ないし７のいずれか１項に記載の製造方法を用いて製造されたことを特徴とする半導体装置。
【請求項９】
少なくとも異なる２種類の膜厚の半導体層を含み、該半導体層のうち、膜厚の大きい２層構造の半導体層を保持容量として構成したことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
請求項８又は９に記載の半導体装置を備えることを特徴とする電気光学装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば電気光学装置等に適用される絶縁性の透明基板上に形成される画素用のスイッチング素子、あるいは駆動用回路に用いられる相補型電界効果トランジスタに対して適用可能な半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、相補型電界効果トランジスタを製造するに際して、各チャネルのトランジスタのＶｔｈを制御するためのチャネルドープを行っているが、この際、例えば形成した非晶質シリコン膜に対して全面に不純物イオンを打ち込み、Ｎチャネル型のトランジスタ及びＰチャネル型のトランジスタを形成していた。この場合、全面に一様に同じ導電型の不純物イオンを打ち込んでいるため、両チャネルのトランジスタのスレッシュホルド電圧（以下、Ｖｔｈと言うこともある）が同じ方向に動いてしまい、例えば各チャネル毎にＶｔｈをそれぞれ独立に制御することができなかった。そこで、片チャネルのみに選択的に不純物イオンを打ち込むことにより、各チャネルのトランジスタのＶｔｈをそれぞれ独立に制御する手法が開示されている。
【０００３】
【特許文献１】
特開２０００−１９６０９６号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載された技術では、選択的に不純物イオンを打ち込むためにマスクを形成しているが、このようなマスクの位置合わせは手間の掛かるプロセスであり、打ち込みの選択性も不確実なものとなる場合がある。また、シリコン膜のパターニングを行ってから不純物イオンの打ち込みを行っているため、その注入エネルギーによってはシリコン膜のパターン形状が維持されない等の不具合も生じる惧れがある。
【０００５】
そこで、本発明では、相補型電界効果トランジスタ等の半導体装置において、簡便且つ確実に各チャネル毎にＶｔｈを独立に制御することが可能な半導体装置の製造方法と、その方法により得られる半導体装置とを提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置の製造方法は、基板上に、第１非晶質シリコン膜を形成する工程と、前記第１非晶質シリコン膜に対して不純物イオンを注入する工程と、イオン注入後、前記第１非晶質シリコン膜をパターニングする工程と、前記パターニングされた第１非晶質シリコン膜上を含む基板全面に、第２非晶質シリコン膜を形成する工程と、前記第１非晶質シリコン膜及び前記第２非晶質シリコン膜に対してレーザー照射を行い、第１多結晶シリコン膜及び第２多結晶シリコン膜を形成する工程と、レーザー照射後、前記第１多結晶シリコン膜及び第２多結晶シリコン膜の２層にて構成される第１領域と、前記第２多結晶シリコン膜にて構成される第２領域とに分ける形にて、前記第２多結晶シリコン膜をパターニングする工程と、を含むことを特徴とする。
【０００７】
このような製造方法によると、第１多結晶シリコン膜と第２多結晶シリコン膜とにより、異なるチャネルの半導体層を形成することが可能となり、しかも各チャネルのＶｔｈを独立に制御することが可能となる。
すなわち、第１非晶質シリコン膜に対してドーピングを行った後、これをパターニングするとともに、その上層に第２非晶質シリコン膜を形成し、各非晶質シリコン膜を多結晶化した後、第２非晶質シリコン膜をパターニングするものとし、このパターニングを第１多結晶シリコン膜及び第２多結晶シリコン膜の２層にて構成される第１領域と、第２多結晶シリコン膜にて構成される第２領域とを備える形となるように行ったため、少なくとも第１領域と第２領域におけるシリコン膜のドーピング量を異ならせることが可能となる。
さらに、第１領域と第２領域とに対して、ゲート絶縁膜及びゲート電極を形成した後、ゲート電極をマスクとして、各領域毎に異なる不純物イオンをドーピングするものとすれば、異なるチャネルの半導体層を形成することが可能となるとともに、第１非晶質シリコン膜に対する不純物イオンの注入量により、少なくとも第１領域におけるＶｔｈを独立に制御することが可能となるのである。
なお、第２非晶質シリコン膜に対しても不純物イオンをドーピングするものとし、この注入量と先の第１非晶質シリコン膜に対する注入量とを制御することにより、形成される各チャネルのＶｔｈを独立に制御することが可能となる。
【０００８】
このように本発明では、少なくとも２つの半導体層のＶｔｈを独立に制御するに際し、レジストを半導体層に位置合わせして選択的にイオンドーピングする工程も含まず非常に簡便且つ確実なプロセスにて行うことが可能である。さらには、シリコン膜のパターニングを行う前に不純物イオンの注入を行っているため、シリコン膜のパターン形状が維持されない等の不具合発生を防止することもできる。
【０００９】
本発明の製造方法においては、前記第１非晶質シリコン膜を基板上に形成した後に、該第１非晶質シリコン膜上にシリコン酸化膜を形成する工程を含み、前記第１非晶質シリコン膜に対して不純物イオンをドーピングする工程は、前記シリコン酸化膜を介して行い、イオンドーピング後、前記第１非晶質シリコン膜と前記シリコン酸化膜とを同時にパターニングするとともに、パターニング後、前記シリコン酸化膜を除去するものとすることもできる。
【００１０】
チャネルドーピングはなるべくシリコン膜の表面にイオンを注入することが要求されるが、この場合、シリコン酸化膜越しに不純物イオンを打ち込むため、ドーピングの条件として低加速が要求されなくなる。また、不純物イオンの注入量のピークを第１非晶質シリコン膜の表面に設定することが容易となり、第２非晶質シリコン膜を重ねた後に結晶化を行っても、十分、完全溶融の領域に入ることとなる。さらに、パターニングの際、レジストはシリコン酸化膜の上に形成するため、その後、シリコン酸化膜を除去すれば、パターニング後の第１非晶質シリコン膜の表面において、レジストの残留物等による汚染が可及的に少なくなる。
【００１１】
また、前記第２非晶質シリコン膜を形成した後、前記レーザー照射を行う前に、前記第２非晶質シリコン膜に対して不純物イオンをドーピングする工程を含むものとすることもできる。この場合、第２非晶質シリコン膜に対して注入する不純物イオンの種類、量を制御することができるため、結晶化後の半導体層のＶｔｈを制御可能となる。したがって、第１領域とは別に第２領域における半導体層のＶｔｈを独立に制御することが可能となる。
【００１２】
また、前記第１非晶質シリコン膜をパターニングする工程において、半導体膜を形成するための領域と、後の工程において第１領域と第２領域とをパターン形成する際のアライメントを取るためのアライメントマーク領域とを少なくとも形成することができる。このようなアライメントマークを形成することにより、第１領域と第２領域とを容易にパターン形成することができるようになる。
【００１３】
次に、本発明の半導体装置は、上記本発明の製造方法により製造されたことを特徴とする。そして、このような半導体装置は、少なくとも異なる２種類の膜厚の半導体層を含み、該半導体層のうち、膜厚の大きい２層構造の半導体層を保持容量として構成したことを特徴とする。具体的には、厚膜の半導体層を絶縁体により挟持した形にすることで、保持容量として構成することができる。
ここで、保持容量の下層の半導体層に要求されるのは、高い結晶性ではなく平滑な表面であり、つまり高い耐圧特性である。
レーザー結晶化により形成される多結晶シリコン膜は、その膜厚が薄いと結晶化状態から非晶質シリコン膜へ遷移する。また、その過程溶融によりアブレーションが発生し、膜に大きな凹凸が生じる場合がある。
しかしながら、本発明のように膜厚の厚いものでは、エネルギー密度による照射であれば熱容量が大きい分、アブレーションは少なく、表面の凹凸も抑えられることとなるため、上述の通り、本発明のように２層構造の厚膜の半導体層にて保持容量を構成するのは好都合で、薄膜の半導体層は例えばスイッチング用の半導体素子として用いることができる。
なお、このような本発明の半導体層は、例えば上記本発明の製造方法により製造することが可能で、例えば上記第１領域を厚膜の半導体層と、第２領域を薄膜の半導体層とすることができる。
また、本発明の電気光学装置は、前記半導体装置を備えることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
まず、本発明の半導体装置の製造方法についてその一実施の形態を示す。図１及び図２は、半導体装置の製造方法のプロセスを示す断面模式図であって、その詳細を以下に示す。
【００１５】
まず、図１（Ａ）に示すように、ガラス基板等の絶縁基板１上に、シリコン酸化膜からなる下地保護膜２を例えばプラズマＣＶＤ法により５００ｎｍ程度の膜厚で形成する。続いて、下地保護膜２上に、アモルファスシリコン膜（第１非晶質シリコン膜）３とシリコン酸化膜４とを例えばプラズマＣＶＤ法により４０ｎｍと２００ｎｍにそれぞれ連続成膜する。これらの各膜を成膜した後、チャネルドープとしてＢ（ホウ素）を加速度電圧１５ＫｅＶ、ドーズ量２．０×１０１２／ｃｍ２にて、シリコン酸化膜４を介してアモルファスシリコン膜３の全面に打ち込む。
【００１６】
その後、図１（Ｂ）に示すように、アモルファスシリコン膜３及びシリコン酸化膜４のパターニングを行い、Ｎチャネル薄膜トランジスタ（ＮチャネルＴＦＴとも言う）用の半導体層１１と、後工程においてアライメントをとるためのアライメントマーク１０とを形成する。なお、このパターニング後、シリコン酸化膜４を希フッ酸溶液により除去するものとする。
【００１７】
次に、図１（Ｃ）に示すように、アモルファスシリコン膜３を有する下地保護膜２上に、該アモルファスシリコン膜３を覆う態様にて、更にアモルファスシリコン膜（第２非晶質シリコン膜）５を例えばプラズマＣＶＤ法により４０ｎｍ程度の膜厚で形成する。さらに、アモルファスシリコン膜５の上方からレーザー光（３０８ｎｍ、ＸｅＣｌ光源）を照射し、アモルファスシリコン膜３，５をそれぞれ多結晶化するとともに、不純物の活性化を行い、ポリシリコン膜（第１多結晶シリコン膜）３０、ポリシリコン膜（第２多結晶シリコン膜）５０を得る。
【００１８】
次に、アライメントマーク１０を用い、図２（Ａ）に示すように、２層構造の半導体層（第１領域）１１及び１層構造の半導体層（第２領域）１２を形成すべくポリシリコン膜５０のパターニングを行う。その後、図２（Ｂ）に示すように、ゲート絶縁膜６及びゲート電極７を形成するとともに、ゲート電極７をマスクとして不純物イオンを打ち込んでソース領域及びドレイン領域を形成する。さらに図２（Ｃ）に示すように、層間絶縁膜９を形成し、該層間絶縁膜９及びゲート絶縁膜６を介してポリシリコン層５０に貫通するコンタクトホール８を形成するとともに、ソース電極１３及びドレイン電極（例えば画素電極）１４を形成する。
【００１９】
以上のような方法により、例えば２層構造を有する半導体層１８からなるｎ型ＴＦＴと、単層構造を有する半導体層１９からなるｐ型ＴＦＴとを備えた相補型のＴＦＴを形成することが可能となり、このＴＦＴは極めて良好に作動するものとなる。このように製造されるＴＦＴ（半導体装置）の特性について以下説明する。
【００２０】
すなわち、図３はＴＦＴのＩｄ−Ｖｇ特性を示すもので、図３（ａ）は従来例のもの、図３（ｂ）は本実施形態の製造方法によるものである。
まず、非晶質シリコン層に不純物イオンを全面一様に注入し、これをパターニングして得られる半導体層を有する相補型ＴＦＴのＩｄ−Ｖｇ特性を図３（ａ）に示す。
この場合、Ｉｄ−Ｖｇ特性はｐ型ＴＦＴ及びｎ型ＴＦＴ共に負側にシフトしており、ｎ型ＴＦＴのゼロ電流（Ｉｎ０）が大きい。この状態では貫通電流及び消費電力が極めて大きくなり、相補型ＴＦＴは正常に動作できない場合がある。また、この負側にシフトしたもののいずれか一方のみを正側にシフトさせることはできず、この方法では不純物イオンの注入量を制御することで、双方をシフトさせることのみしかできない。
【００２１】
一方、本実施形態の製造方法を用いた場合のＩｄ−Ｖｇ特性を図３（ｂ）に示す。この場合、Ｉｄ−Ｖｇ特性は図３（ａ）に比して、ｎ型ＴＦＴのみが正側にシフトしており、すなわちｎ型ＴＦＴとｐ型ＴＦＴの閾値電圧をそれぞれ制御可能となるため、正常な作動が可能な相補型ＴＦＴを提供することが可能となるのである。
【００２２】
なお、図１（Ｃ）に示すアモルファスシリコン膜５を形成した後、レーザー照射による結晶化前に、アモルファスシリコン膜５の全面に対して不純物イオン（例えばリンイオン）を注入する工程を具備させることもできる。この場合、ｎ型ＴＦＴとｐ型ＴＦＴのＩｄ−Ｖｇ特性を、それぞれ確実に別途制御することが可能となる。特に、ＴＦＴの微細化が進むと、図３におけるＩ−Ｖ特性のｐ型ＴＦＴの曲線とｎ型ＴＦＴの曲線が互いに接近する傾向にある。ＴＦＴの構造バラツキもあるので、誤動作等の惧れもあり、各特性曲線が離れる方向に制御することが好ましい。その場合、各曲線をエンハンスメント方向にそれぞれ移動させることとなるが、その場合は、より大きなＶｔｈシフト量が望まれる要因となるイオン種について、第１非晶質シリコン膜への打ち込みを行う。打ち込み量の大小関係は、（第１非晶質シリコン膜への打ち込み量）＞（第１非晶質シリコン膜への打ち込み量）である。
【００２３】
また、本実施形態で示した製造方法により得られる半導体装置は、図２（Ｃ）に示すように、少なくとも異なる２種類の膜厚の半導体層１８，１９を含むが、これら半導体層１８，１９のうち、膜厚の大きい２層構造の半導体層１８を保持容量として構成することができる。
具体的には、厚膜の半導体層１８を絶縁体により挟持した形にすることで、保持容量として構成することができる。ここで、保持容量の下層の半導体層３０に要求されるのは、高い結晶性ではなく平滑な表面であり、つまり高い耐圧特性である。
【００２４】
ここで、本実施形態のようにレーザー結晶化により形成される多結晶シリコン膜は、その膜厚が薄いと結晶化状態から非晶質シリコン膜へ遷移する。また、その過程溶融によりアブレーションが発生し、膜に大きな凹凸が生じる場合がある。しかしながら、上述のように膜厚の厚いものでは、エネルギー密度による照射であれば熱容量が大きい分、アブレーションは少なく、表面の凹凸も抑えられることとなるため、上述の通り、２層構造の厚膜の半導体層１８にて保持容量を構成するのは好都合で、薄膜の半導体層１９は例えばスイッチング用の半導体素子として用いることが好都合である。
【図面の簡単な説明】
【図１】本発明の製造方法の一プロセスを示す断面模式図。
【図２】図１に続く断面模式図。
【図３】本発明の効果を示す図。
【符号の説明】
１…絶縁基板、３…アモルファスシリコン膜（第１非晶質シリコン膜）、５…アモルファスシリコン膜（第２非晶質シリコン膜）、３０…ポリシリコン膜（第１多結晶シリコン膜）、５０…ポリシリコン膜（第２多結晶シリコン膜）
【図１】
2004228196.tif 000003
【図２】
2004228196.tif 000004
【図３】
2004228196.tif 000005