(57)【要約】　　　（修正有）【課題】ソース電極とのコンタクト形成において、マスクの合わせずれが発生しても、コンタクトを確保できる絶縁ゲート型電界効果半導体装置を提供する。【解決手段】ソース領域１５の一部をボディコンタクト領域１４に突出させたソース変形領域１５ａを設ける。マスクの合わせずれでコンタクトがずれても、突出したソース変形領域で、コンタクトを確保することができる。また、ソース変形領域は均等な間隔で部分的に設ければよいので、ボディコンタクト領域の面積をそれほど落とさずに実施できる。オン抵抗の増大とアバランシェ耐量の劣化を共に防止できる。【選択図】　　図２
2004111772.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に設けたドレイン領域と、前記基板表面に設けたストライプ状の複数のトレンチと、該トレンチ表面に設けたゲート絶縁膜と、前記トレンチに埋め込まれたゲート電極と、前記トレンチに隣接し前記基板表面に設けたソース領域とを具備する絶縁ゲート型電界効果半導体装置において、
前記トレンチに沿って形成される前記ソース領域の一部を変形させたソース変形領域を設けることを特徴とする絶縁ゲート型電界効果半導体装置。
【請求項２】
半導体基板に設けたドレイン領域と、前記基板表面に設けたストライプ状の複数のトレンチと、該トレンチ表面に設けたゲート絶縁膜と、前記トレンチに埋め込まれたゲート電極と、前記トレンチに隣接し前記基板表面に設けたソース領域と、隣接する前記ソース領域間の前記基板表面に設けられたボディコンタクト領域とを具備する絶縁ゲート型電界効果半導体装置において、
前記ソース領域の一部を前記ボディコンタクト領域方向に突出させたソース変形領域を設けることを特徴とする絶縁ゲート型電界効果半導体装置。
【請求項３】
前記ソース変形領域は前記ゲート電極を挟んだ両側に設けることを特徴とする請求項１または請求項２に記載の絶縁ゲート型電界効果半導体装置。
【請求項４】
隣接する前記ゲート電極間に配置される前記ソース変形領域は、前記トレンチの長軸方向において交互に配置されることを特徴とする請求項１または請求項２のいずれかに記載の絶縁ゲート型電界効果半導体装置。
【請求項５】
前記ゲート電極を挟んだ両側に位置する前記ソース変形領域は、前記ゲート電極を中心として線対称に配置されることを特徴とする請求項１または請求項２のいずれかに記載の絶縁ゲート型電界効果半導体装置。
【請求項６】
隣接する前記ゲート電極間に配置される前記ソース変形領域は、前記ゲート電極間を中心として線対称に配置されることを特徴とする請求項１または請求項２のいずれかに記載の絶縁ゲート型電界効果半導体装置。
【請求項７】
前記ソース変形領域は１つの前記ソース領域において複数個配置され、前記トレンチの長軸方向において夫々均等な間隔で離間されることを特徴とする請求項１または請求項２のいずれかに記載の絶縁ゲート型電界効果半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は絶縁ゲート型電界効果半導体装置に係り、特にソース領域のコンタクト不良を改善する絶縁ゲート型電界効果半導体装置に関する。
【０００２】
【従来の技術】
ストライプ構造のトレンチにゲート電極を埋設した絶縁ゲート型電界効果半導体装置では、ソース領域もトレンチに沿って、均一な幅に形成されている（例えば特許文献１参照。）。
【０００３】
図７を参照し、従来の絶縁ゲート型電界効果半導体装置としてトレンチ型パワーＭＯＳＦＥＴを例に示す。
【０００４】
図７（Ａ）は、ＭＯＳＦＥＴの上面図である。なお、層間絶縁膜およびソース電極は省略してある。
【０００５】
トレンチ７は半導体基板にストライプ状に設けられ、内壁をゲート酸化膜１１で被覆する。ゲート電極１３はトレンチ７内にポリシリコンを埋設し、不純物を導入して低抵抗化を図る。ソース領域１５はトレンチ７に沿って均一な幅に設ける。ボディコンタクト領域１４は基板の電位安定化のため、隣接するソース領域１５間の基板表面に設けられる。トレンチ７がストライプ状であるので、これに沿ってソース領域１５およびボディコンタクト領域１４はそれぞれ均一な幅のストライプ形状を有する。また、この場合単位セルは破線で示す領域とし、複数のセル間でソース領域１５は連続している。
【０００６】
図７（Ｂ）に従来のトレンチ構造のパワーＭＯＳＦＥＴの断面構造をＮチャネル型を例に示す。
【０００７】
Ｎ＋型のシリコン半導体基板１の上にＮ−型のエピタキシャル層からなるドレイン領域２を設け、その表面にＰ型のチャネル層４を設ける。チャネル層４を貫通し、ドレイン領域２まで到達するトレンチ７を設け、トレンチ７の内壁をゲート酸化膜１１で被膜し、トレンチ７に充填されたポリシリコンよりなるゲート電極１３を設ける。
【０００８】
トレンチ７に隣接したチャネル層４表面にはＮ＋型のソース領域１５が形成され、隣り合う２つのセルのソース領域１５間のチャネル層４表面にはＰ＋型のボディコンタクト領域１４を設ける。ゲート電極１３にゲート電圧が印加されると、チャネル層４にはソース領域１５からトレンチ７に沿ってチャネル領域（不図示）が形成される。
【０００９】
ゲート電極１３上は層間絶縁膜１６で覆い、ソース領域１５およびボディコンタクト領域１４にコンタクトするソース電極１７を設ける。
【００１０】
【特許文献１】
米国特許第６０６０７４７号明細書　ＦＩＧ．１
【００１１】
【発明が解決しようとする課題】
例えばチップサイズの大きいＤＣ−ＤＣコンバータ用途などのＭＯＳＦＥＴでは、図７の如くトレンチ７およびゲート電極１３がストライプ状に設けられている。この構造は、トレンチ７を格子状に設けた構造と比較して単位セル面積あたりのゲート酸化膜１１の面積が低減できるため、ゲート−ドレイン間の寄生容量を低減できる。つまりチップサイズが大きくてもスイッチング時に電荷をためず、スイッチングスピードが向上できるので、一般的にチップサイズが大きいスイッチング素子に対して採用されるものである。
【００１２】
図８には、図７の隣接する１組のソース領域１５部分の拡大図を示す。この従来構造においては、ソース領域１５もトレンチ７に隣接してストライプ状のマスクで形成するため、ゲート絶縁膜１１からストライプ状に均一な幅で設けられる。
【００１３】
また、ボディコンタクト領域１４下部の抵抗が高いと、ターンオフ時に電流分散が不均一になる。このため、ターンオフの遅れたセルに電流集中がおこり、寄生バイポーラトランジスタ動作によりセルが破壊されるアバランシェ破壊に至る。このため、ボディコンタクト領域１４はある程度の幅に設け、不純物を高濃度化してアバランシェ耐量を確保しなければならない。例えばボディコンタクト領域１４が０．４μｍより狭いと、アバランシェ耐量が急激に悪化することがわかっており、現在のルールでは少なくとも０．６μｍに設計されている。一方、オン抵抗を低減するためセルの微細化は進む方向にあり、セルピッチ、即ちトレンチ７間距離を縮小するため、ソース領域１５の面積が、必然的に狭いパターンとなっている。
【００１４】
この従来構造において、ソース電極１７は層間絶縁膜１６に破線で示すコンタクトＣを開口し、ソース領域１５およびボディコンタクト領域１４とコンタクトする（図８（Ａ））。ソース領域１５は前述の如く狭い幅で設けられるため、コンタクトＣの開口がマスクの合わせずれなどにより図の如く紙面の左右にずれる（図８（Ｂ））と、ソース領域１５との接触がなくなり、ＭＯＳＦＥＴがオンする領域が減ってしまう。このため、装置のオン抵抗が低減できない問題となる。
【００１５】
また、コンタクトの取れていないソース領域１５がフローティング電位となり、安定した特性が得られない問題がある。
【００１６】
【課題を解決するための手段】
本発明はかかる課題に鑑みてなされ、第１に、半導体基板に設けたドレイン領域と、前記基板表面に設けたストライプ状の複数のトレンチと、該トレンチ表面に設けたゲート絶縁膜と、前記トレンチに埋め込まれたゲート電極と、前記トレンチに隣接し前記基板表面に設けたソース領域とを具備する絶縁ゲート型電界効果半導体装置において、前記トレンチに沿って形成される前記ソース領域の一部を変形させたソース変形領域を設けることにより解決するものである。
【００１７】
第２に、半導体基板に設けたドレイン領域と、前記基板表面に設けたストライプ状の複数のトレンチと、該トレンチ表面に設けたゲート絶縁膜と、前記トレンチに埋め込まれたゲート電極と、前記トレンチに隣接し前記基板表面に設けたソース領域と、隣接する前記ソース領域間の前記基板表面に設けられたボディコンタクト領域とを具備する絶縁ゲート型電界効果半導体装置において、前記ソース領域の一部を前記ボディコンタクト領域方向に突出させたソース変形領域を設けることにより解決するものである。
【００１８】
また、前記ソース変形領域は前記ゲート電極を挟んだ両側に設けることを特徴とする請求項１または請求項２に記載の絶縁ゲート型電界効果半導体装置。
【００１９】
また、前記ゲート電極を挟んだ両側に位置する前記ソース変形領域は、前記トレンチの長軸方向において交互に配置されることを特徴とするものである。
【００２０】
また、前記ゲート電極を挟んだ両側に位置する前記ソース変形領域は、前記ゲート電極を中心として線対称に配置されることを特徴とするものである。
【００２１】
また、前記ソース変形領域は１つの前記ソース領域において複数個配置され、前記トレンチの長軸方向において夫々均等な間隔で離間されることを特徴とするものである。
【００２２】
【発明の実施の形態】
本発明の実施の形態を、図１から図６を用いてＮチャネルのトレンチ型ＭＯＳＦＥＴを例に詳細に説明する。
【００２３】
図１は、本発明の第１の実施形態であるＭＯＳＦＥＴの上面図を示す。なお、層間絶縁膜およびソース電極は省略し、図７および図８と同一構成要素は同一符号とする。
【００２４】
本発明のＭＯＳＦＥＴは、半導体基板１に設けたドレイン領域２と、トレンチ７と、ゲート絶縁膜１１と、ゲート電極１３と、ソース領域１５と、ソース変形領域１５ａと、ボディコンタクト領域１４とから構成される。
【００２５】
図１の如く、トレンチ７は半導体基板１にストライプ状に設けられ、内壁をゲート酸化膜１１で被覆する。ゲート電極１３は、トレンチ７内にポリシリコンを埋設し、不純物を導入して低抵抗化を図る。
【００２６】
ソース領域１５はトレンチ７に沿って設けられ、ソース変形領域１５ａを有する。
【００２７】
ボディコンタクト領域１４は基板の電位安定化のため、隣接するソース領域１５間の基板１表面に設けられる。この場合単位セル３８は四角で示す領域とし、複数のセル間でソース領域１５は連続している。これらのセル３８が多数個配置され、ＭＯＳＦＥＴの動作領域３０が構成される。
【００２８】
図２（Ａ）（Ｂ）は、ソース領域１５部分を拡大した図を示す。
【００２９】
ソース変形領域１５ａは、トレンチ７に沿って設けられたストライプ状のソース領域１５の一部をボディコンタクト領域１４方向に突出させた領域である。
【００３０】
紙面左右方向にマスクの合わせずれが生じた場合にコンタクトを確保するため、ゲート電極を挟んで両側に突出させる。
【００３１】
前述の如く、細線化が進む半導体装置においてはソース領域１５幅は限界まで縮小されている。ソース電極１７とのコンタクトＣ開口工程において、紙面上下方向のマスク合わせずれはストライプ構造なので問題ではないが、紙面左右方向にずれると微細なソース領域１５を外れることなる。この合わせずれはチップ全体に及ぶので、結果的にゲート電極１３の片側のソース領域１５とソース電極１７とのコンタクトが取れなくなってしまう。
【００３２】
そこで、本発明では、紙面左右方向にコンタクトＣ開口用のマスクがずれた場合でもソース領域１５とのコンタクトが確保できるように、ゲート電極１３を挟んだ両側のソース領域１５において、ボディコンタクト領域１４にその一部を突出させたソース変形領域１５ａを設けることとした。
【００３３】
第１の実施の形態では、隣接するゲート電極１３間のソース変形領域１５ａは、その突出部を例えば単位セル３８内で半ピッチずらし、トレンチ７の長軸方向において、かみ合わせるように交互に配置する。隣接するゲート電極１３間、すなわちボディコンタクト領域１４において交互に配置されていれば、図２（Ａ）の如く、ゲート電極１３を中心とした場合ソース変形領域１５ａの位置がずれて配置されてもよいし、図２（Ｂ）の如くゲート電極１３を中心として線対称に配置されても良い。尚、ソース領域１５の幅の狭い部分は従来通りの幅とする。
【００３４】
また、トレンチ７に沿って配置される１つのソース領域１５において、ソース変形領域１５ａは複数配置され、トレンチ７の長軸方向において均等な間隔で離間される。アバランシェ耐量を劣化させないためには、なるべく間隔を広げたほうが好ましい。
【００３５】
図２では不図示であるが、基板１表面には層間絶縁膜１６を介してソース電極１７を設ける。ソース電極１７は、層間絶縁膜１６を開口した点線で示すコンタクトＣによりソース領域１５、ソース変形領域１５ａおよびボディコンタクト領域１４とコンタクトする。
【００３６】
図３に本発明のトレンチ構造パワーＭＯＳＦＥＴの断面構造としてＮチャネル型を例に示す。図３（Ａ）は図１のＡ−Ａ線断面図であり、図３（Ｂ）は図１のＢ−Ｂ線断面図である。
【００３７】
Ｎ＋型のシリコン半導体基板１の上にＮ−型のエピタキシャル層からなるドレイン領域２を設け、その表面にＰ型のチャネル層４を設ける。チャネル層４を貫通し、ドレイン領域２まで到達するトレンチ７を設け、トレンチ７の内壁をゲート酸化膜１１で被膜し、トレンチ７に充填されたポリシリコンよりなるゲート電極１３を設ける。
【００３８】
トレンチ７に隣接したチャネル層４表面にはＮ＋型のソース領域１５が形成され、隣り合うソース領域１５間のチャネル層４表面にはＰ＋型のボディコンタクト領域１４を設ける。ゲート電極１３にゲート電圧が印加されると、チャネル層４にはソース領域１５からトレンチ７に沿ってチャネル領域（不図示）が形成される。
【００３９】
上述のしたように、ソース領域１５はその一部をボディコンタクト領域１４に突出させたソース変形領域１５ａを有する。図３（Ａ）の如くソース変形領域１５ａを設けた部分ではボディコンタクト領域１４は小さいが、図３（Ｂ）の如く、ソース変形領域１５ａのない部分は従来通りの設計寸法となる。
【００４０】
ゲート電極１３上は層間絶縁膜１６で覆い、コンタクトＣを開口してソース領域１５、ソース変形領域１５ａおよびボディコンタクト領域１４にコンタクトするソース電極１７を設ける。
【００４１】
本発明の特徴は、ソース領域１５の一部をボディコンタクト領域１４に突出させたソース変形領域１５ａを設けることにある。ストライプ構造で連続したソース領域１５において、一部分をボディコンタクト領域１４方向に凸型に変形させることで、コンタクトＣ開口時にマスクの合わせずれなどによりコンタクトＣが紙面の左右にずれても、ソース変形領域１５ａで確実にソース電極１７とコンタクトを取ることができる。
【００４２】
ソース領域１５とソース電極１７とは、コンタクトが確実にとれていればその接触面積の大小は装置のオン抵抗にそれほど大きな影響を及ぼさない。すなわち紙面左右方向にマスクの合わせずれが発生しても、ソース変形領域１５ａでコンタクトが確保できるので、オンしない部分を極力低減することができる。また、部分的に突出させればよく、図３（Ｂ）の如くボディコンタクト領域１４が従来通りに確保できる部分も多く残るので、アバランシェ耐量の劣化も防止することができる。
【００４３】
また、ソース変形領域１５ａを交互にかみ合わせるように配置することで、ソース領域１５とコンタクトが取れなくてもソース変形領域１５ａとコンタクトが取れるため、ソース電極１７とソース領域１５とのソースコンタクトの確保が容易となる。
【００４４】
更に、突出部を単位セル３８内で半ピッチずらして交互に配置することにより、隣接する突出部同士が接触することがなく、ソース変形領域１５ａの形状の自由度が大きくなる。
【００４５】
図４には、本発明の第２の実施形態を示す。
【００４６】
第２の実施形態は、隣接するゲート電極１３間に配置されるソース変形領域１５ａを、ゲート電極１３間、すなわちボディコンタクト領域１４を中心として線対称に配置するものである。図４では、ゲート電極１３を中心として線対称にソース変形領域１５ａが配置され、且つボディコンタクト領域１４を中心としてソース変形領域１５ａが線対称に配置される。また、ボディコンタクト領域１４を中心として線対称に配置されていれば、図２（Ａ）の如く、ゲート電極１３を中心とする線対称でなくても良い。また、第１の実施の形態と同様にトレンチ７の長軸方向においてソース変形領域１５ａは均等な間隔で離間して配置される。
【００４７】
この場合は、ソース変形領域１５ａの配置される位置が同じであるため、突出部の先端部分は接触しないようにボディコンタクト領域１４幅の１／２よりも狭い幅の凸形状にする必要がある。本実施形態では、ボディコンタクト領域１４が増加するため、アバランシェ耐量は第１の実施の形態より確保しやすい。
【００４８】
ここで、ソース変形領域１５ａは、紙面左右方向のマスクの合わせずれによるコンタクト不良を考慮するだけであれば、図５の如く、動作領域３０の外周付近でゲート電極の両側に１箇所、１つのトレンチにおいて最低４箇所設ければ良い。この場合、動作領域３０のほとんどの部分でボディコンタクト領域１５は従来通りの面積を確保できるので、アバランシェ耐量の劣化をより防ぐことができる。
【００４９】
しかし、ソース変形領域１５ａの配置間隔が広過ぎると、コンタクト不良になったソース領域１５と、隣り合ったボディコンタクト領域１４間で電位差が生じ、安定動作しないことも考えられる。また、ダストなどによるコンタクト不良も考慮するのであれば、１、２箇所のソース変形領域１５ａでは改善できない場合があるので、図１の如く動作領域３０内部に多数のソース変形領域を設ける構造が望ましい。
【００５０】
また、当然ながらソース変形領域１５ａは、ソース電極１７とのコンタクト領域を確保できればよいので、図１および図４に示す櫛歯状に限らず、図６の如く三角形や台形、波型など、ソース領域１５からボディコンタクト領域１４へ向かう凸形状であればどのようなパターンでも効果を有する。また、１つのソース変形領域１５ａは１つの突出部に限らず、複数の突出部から構成されても良い。
【００５１】
これらの場合、第１の実施形態の如く、ソース変形領域１５ａを単位セル内で半ピッチずらして交互に配置することにより、隣接する突出部同士が接触することがなく、ソース変形領域１５ａの形状の自由度が大きくなる。
【００５２】
また、本発明の実施の形態は、Ｎチャネル型ＭＯＳＦＥＴで説明したが、Ｐチャネル型ＭＯＳＦＥＴ、またはＭＯＳＦＥＴのドレイン領域の下に、Ｐ型、Ｎ型基板を配置したＩＧＢＴでも同様の効果が得られる。
【００５３】
【発明の効果】
本発明の特徴は、ストライプ構造の絶縁ゲート型半導体装置において、ソース領域の一部をボディコンタクト領域に突出させたソース変形領域を設けることにある。
【００５４】
ストライプ構造の絶縁ゲート型半導体装置では、微細化が進む一方、アバランシェ耐量の劣化を防ぐためボディコンタクト領域は所定の値を確保しなければならない。つまり、ソース領域が微細化される方向にあり、コンタクトのマスク合わせずれなどで、ソース電極との接触不良が問題であった。
【００５５】
そこで、本発明では、ソース領域の一部をボディコンタクト領域に突出させたソース変形領域を設けることで、マスクの合わせずれによるコンタクトのずれが発生しても、突出したソース変形領域でコンタクトを確保することができる。
【００５６】
ソース変形領域は一部分を一定間隔で突出させればよく、ボディコンタクト領域は従来通り確保できる部分が多いので、アバランシェ耐量をそれほど劣化させずに、ソース電極とのコンタクトを確保でき、オン抵抗の増大を防ぐことができる。
【００５７】
更に、ソース変形領域の突出部を単位セル内で半ピッチずらして交互に配置することにより、隣接する突出部同士が接触することがなく、ソース変形領域１５ａの形状の自由度が大きくなる。
【図面の簡単な説明】
【図１】本発明の半導体装置の平面図である。
【図２】本発明の半導体装置の平面図である。
【図３】本発明の半導体装置の断面図である。
【図４】本発明の半導体装置の平面図である。
【図５】本発明の半導体装置の平面図である。
【図６】本発明の半導体装置の平面図である。
【図７】従来の半導体装置の（Ａ）平面図、（Ｂ）断面図である。
【図８】従来の半導体装置の平面図である。
【図１】
2004111772.tif 000003
【図２】
2004111772.tif 000004
【図３】
2004111772.tif 000005
【図４】
2004111772.tif 000006
【図５】
2004111772.tif 000007
【図６】
2004111772.tif 000008
【図７】
2004111772.tif 000009
【図８】
2004111772.tif 000010