(57)【要約】【課題】製造コストの上昇を招かないように、複数層の内部電極の各々の幅方向寸法を互いに同じにしながら、内部電極の幅方向での位置をずらすことによる構造欠陥の抑制効果を確実に得ることができるようにするとともに、内部電極の位置ずれによる静電容量の低下を最小限に留めることができるようにする。【解決手段】積層方向に並ぶ複数層の内部電極３の配列に関して、積層方向に並ぶ少なくとも３層の内部電極３が、順次隣り合うものに対して、幅方向の一方側に位置ずれを生じさせている第１の位置ずれ箇所１２と、積層方向に並ぶ少なくとも３層の内部電極３が、順次隣り合うものに対して、幅方向の他方側に位置ずれを生じさせている第２の位置ずれ箇所１３とを備えるようにする。【選択図】　　　　図２
2004022859.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数層の誘電体セラミック層および前記誘電体セラミック層間の特定の界面に沿って形成される複数層の内部電極をもって構成され、長さ方向寸法、幅方向寸法および厚さ方向寸法によって規定される、積層体と、前記積層体の長さ方向の各端部にそれぞれ形成される第１および第２の外部電極とを備え、前記内部電極は、前記第１の外部電極に電気的に接続されるものと前記第２の外部電極に電気的に接続されるものとが積層方向に関して交互に配置されている、積層セラミックコンデンサであって、
複数層の前記内部電極の各々の幅方向寸法は互いに同じであり、
積層方向に並ぶ複数層の前記内部電極の配列に関して幅方向での位置がずらされた位置ずれ箇所を有し、
前記位置ずれ箇所は、積層方向に並ぶ少なくとも３層の前記内部電極が、順次隣り合うものに対して、幅方向の一方側に位置ずれを生じさせている第１の位置ずれ箇所と、積層方向に並ぶ少なくとも３層の前記内部電極が、順次隣り合うものに対して、幅方向の他方側に位置ずれを生じさせている第２の位置ずれ箇所とを備えている、積層セラミックコンデンサ。
【請求項２】
積層方向に並ぶ複数層の前記内部電極は、のこぎり歯状の配列を有する、請求項１に記載の積層セラミックコンデンサ。
【請求項３】
積層方向に並ぶ複数層の前記内部電極の配列は、当該配列の中心位置にある積層方向に直交する面を対称面として非対称とされている、請求項１または２に記載の積層セラミックコンデンサ。
【請求項４】
積層方向に並ぶ複数層の前記内部電極の配列に関して長さ方向での位置がずらされた箇所をさらに有する、請求項１ないし３のいずれかに記載の積層セラミックコンデンサ。
【請求項５】
積層された複数層の誘電体セラミック層および前記誘電体セラミック層間の特定の界面に沿って形成されかつ幅方向寸法が互いに同じである複数層の内部電極をもって構成され、長さ方向寸法、幅方向寸法および厚さ方向寸法によって規定される、積層体を作製する工程と、前記積層体の長さ方向の各端部に第１および第２の外部電極をそれぞれ形成する工程とを備える、積層セラミックコンデンサの製造方法であって、
準備段階において、積層方向に並ぶ複数層の前記内部電極の配列に関して幅方向での位置がずれていない、試験用の前記積層体を作製する工程と、
試験用の前記積層体の構造欠陥が生じやすい箇所を特定する工程と、
前記構造欠陥が生じやすい箇所において、積層方向に並ぶ複数層の前記内部電極の配列に関して幅方向での位置をずらせるようにするとともに、当該位置ずれ箇所として、積層方向に並ぶ少なくとも３層の前記内部電極が、順次隣り合うものに対して、幅方向の一方側に位置ずれを生じさせている第１の位置ずれ箇所と、積層方向に並ぶ少なくとも３層の前記内部電極が、順次隣り合うものに対して、幅方向の他方側に位置ずれを生じさせている第２の位置ずれ箇所とが形成されるように、前記積層体を設計する工程と
をさらに備え、
前記積層体を作製する工程において、前記設計された積層体を作製するようにされる、積層セラミックコンデンサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、積層セラミックコンデンサおよびその製造方法に関するもので、特に、積層セラミックコンデンサに備える積層体において構造欠陥を生じにくくするための改良に関するものである。
【０００２】
【従来の技術】
図１は、この発明にとって興味ある積層セラミックコンデンサ１の外観を示す平面図である。なお、図１は、従来技術およびこの発明の実施形態のいずれを説明する場合においても、これを参照する。
【０００３】
図１８は、図１の線Ｙ−Ｙに沿う断面図であり、積層セラミックコンデンサ１の最も典型的なものにおいて採用される内部構造を示している。
【０００４】
図１および図１８を参照して、積層セラミックコンデンサ１は、積層された複数層の誘電体セラミック層２および誘電体セラミック層２間の特定の界面に沿って形成される複数層の内部電極３をもって構成される、積層体４を備えている。
積層体４は、長さ方向寸法Ｌ、幅方向寸法Ｗおよび厚さ方向寸法Ｙによって規定される直方体形状を有している。
【０００５】
積層体４の長さ方向の各端部には、第１および第２の外部電極５および６がそれぞれ形成される。図１および図１８にはその状態が図示されていないが、内部電極３は、第１の外部電極５に電気的に接続されるものと第２の外部電極６に電気的に接続されるものとが積層方向に関して交互に配置されている。
【０００６】
このような積層セラミックコンデンサ１において、積層方向に並ぶ複数層の内部電極３は、図１８に示すように、典型的には、幅方向での位置がずれないように配列されている。
【０００７】
積層セラミックコンデンサ１は、通常、次のようにして製造される。まず、積層体４となるべき生の状態の積層体が作製される。この生の積層体を得るためには、内部電極３が形成されたセラミックグリーンシートを含む複数のセラミックグリーンシートが積層され、次いで積層方向にプレスされ、必要に応じてカットされる。次に、生の積層体が焼成され、それによって焼結後の積層体４が得られる。次に、積層体４の長さ方向の各端部に第１および第２の外部電極５および６がそれぞれ形成され、積層セラミックコンデンサ１が完成される。
【０００８】
【発明が解決しようとする課題】
積層体４を図１８に示した断面で見たとき、内部電極３が存在する部分と内部電極が存在しないマージン部分８との間での合計厚みに差が生じる。この合計厚みの差は、積層セラミックコンデンサ１が大容量化されるに伴って、誘電体セラミック層２および内部電極３の積層数が多くなるほど、また、誘電体セラミック層２が薄層化されるほど、より顕著に現れる。
【０００９】
このような内部電極３が存在する部分とマージン部分８との間での合計厚みの差は、次のような問題を引き起こす。
【００１０】
生の積層体に対して実施されるプレス工程の結果、内部電極３が存在する部分とマージン部分８との間で圧着度合いが異なり、そのため、マージン部分８での密度が、内部電極３が存在する部分での密度より低くなり、焼成工程での収縮度合いに差が生じる。特に、マージン部分８における、内部電極３が存在する部分との境界近傍において、生の積層体に備えるセラミックグリーンシート相互間の密着力が弱くなる。
【００１１】
このようなことから、焼成後の積層体４の、特にマージン部分８において、ボイド、クラックまたはデラミネーションなどの構造欠陥が生じやすくなる。
【００１２】
また、プレス工程の後の生の積層体において、内部電極３が存在する位置に対応する、主面中央部で盛り上がるような段差が生じやすい。
【００１３】
上述のような問題を緩和するための有効な手段の１つとして、積層方向に並ぶ複数層の内部電極３の配列に関して幅方向での位置をずらせることが提案されている。
【００１４】
たとえば特開平１０−３３５１６８号公報では、図１９に示すように、積層方向に並ぶ複数層の内部電極３の配列において、幅方向での位置を一方側と他方側とに交互にずらすことが提案されている。図１９に示した構造は、内部電極３の積層方向の両端部から、内部電極が形成されない外層部１０に向かって発生する内部応力を１／２にし、内部電極３が存在する部分と外層部１０との間で生じ得るクラックやデラミネーションのような構造欠陥を抑制することを目的として提案されたものであるが、マージン部分８での構造欠陥の抑制にも、ある程度、寄与させることができる。
【００１５】
しかしながら、図１９に示した構造によれば、マージン部分８での構造欠陥をより効果的に抑制するためには、隣り合う内部電極３間でのずらし量を比較的大きくしなければならない。そのため、隣り合う内部電極３が対向する面積が小さくなり、この積層セラミックコンデンサ１において取得し得る静電容量の低下を招いてしまう。
【００１６】
他方、たとえば特開２０００−１２４０５７号公報では、図２０に示すように、幅方向寸法が順次異ならせた内部電極３を備える構造が提案されている。積層方向に並ぶ複数層の内部電極の配列は、図２０に示すように、左右対称および上下対称とされている。
【００１７】
図２０に示した従来技術は、積層セラミックコンデンサ１への電圧印加時に、内部電極３間の誘電体セラミック層２の膨張によって生じる変位（電気的歪み）による内部応力が内部電極３の端縁部に集中することにより、内部電極３が形成されていないマージン部分８に引張り応力が働くため、このマージン部分８にクラックが発生することを抑制することを目的として提案されたものである。
【００１８】
しかしながら、図２０に示した構造を得るためには、寸法が互いに異なる複数種類の内部電極３を必要とし、そのため、内部電極３を印刷等により形成するために用いるスクリーンまたはマスクとして、複数種類のものを必要とし、また、生の積層体を得るために用意される内部電極３が形成されたセラミックグリーンシートとして、異なる寸法の内部電極３がそれぞれ形成された複数種類のものが必要となる。そのため、製造コストの上昇を招く。
【００１９】
そこで、この発明の目的は、上述したような問題を解決し得る、積層セラミックコンデンサおよびその製造方法を提供しようとすることである。
【００２０】
【課題を解決するための手段】
この発明は、積層された複数層の誘電体セラミック層および誘電体セラミック層間の特定の界面に沿って形成される複数層の内部電極をもって構成され、長さ方向寸法、幅方向寸法および厚さ方向寸法によって規定される、積層体と、積層体の長さ方向の各端部にそれぞれ形成される第１および第２の外部電極とを備え、内部電極は、第１の外部電極に電気的に接続されるものと第２の外部電極に電気的に接続されるものとが積層方向に関して交互に配置されている、積層セラミックコンデンサにまず向けられるものであって、次のような構成を備えることを特徴としている。
【００２１】
すなわち、複数層の内部電極の各々の幅方向寸法は互いに同じであり、積層方向に並ぶ複数層の内部電極の配列に関して幅方向での位置がずらされた位置ずれ箇所を有し、この位置ずれ箇所は、積層方向に並ぶ少なくとも３層の内部電極が、順次隣り合うものに対して、幅方向の一方側に位置ずれを生じさせている第１の位置ずれ箇所と、積層方向に並ぶ少なくとも３層の内部電極が、順次隣り合うものに対して、幅方向の他方側に位置ずれを生じさせている第２の位置ずれ箇所とを備えていることを特徴としている。
【００２２】
この発明に係る積層セラミックコンデンサにおいて、内部電極に与えられる位置ずれに関して、種々のずらし量や種々のずれ方向を採用することができるが、典型的な実施形態では、積層方向に並ぶ複数層の内部電極が、のこぎり刃状の配列を有するようにされたり、別の典型的な実施形態では、積層方向に並ぶ複数層の内部電極の配列は、当該配列の中心位置にある積層方向に直交する面を対称面として非対称、簡単に言えば、上下非対称とされたりする。
【００２３】
この発明に係る積層セラミックコンデンサに関して、上述した幅方向での位置ずれに加えて、積層方向に並ぶ複数層の内部電極の配列に関して長さ方向での位置がずらされた箇所をさらに有していてもよい。
【００２４】
また、この発明は、積層された複数層の誘電体セラミック層および誘電体セラミック層間の特定の界面に沿って形成されかつ幅方向寸法が互いに同じである複数層の内部電極をもって構成され、長さ方向寸法、幅方向寸法および厚さ方向寸法によって規定される、積層体を作製する工程と、積層体の長さ方向の各端部に第１および第２の外部電極をそれぞれ形成する工程とを備える、積層セラミックコンデンサの製造方法にも向けられる。
【００２５】
この発明に係る積層セラミックコンデンサの製造方法は、前述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００２６】
まず、準備段階において、積層方向に並ぶ複数層の内部電極の配列に関して幅方向での位置がずれていない、試験用の積層体を作製する工程が実施される。
【００２７】
次いで、この試験用の積層体の構造欠陥が生じやすい箇所を特定する工程が実施される。
【００２８】
次いで、構造欠陥が生じやすい箇所において、積層方向に並ぶ複数の内部電極の配列に関して幅方向での位置をずらせるようにするとともに、当該位置ずれ箇所として、積層方向に並ぶ少なくとも３層の内部電極が、順次隣り合うものに対して、幅方向の一方側に位置ずれを生じさせている第１の位置ずれ箇所と、積層方向に並ぶ少なくとも３層の内部電極が、順次隣り合うものに対して、幅方向の他方側に位置ずれを生じさせている第２の位置ずれ箇所とが形成されるように、積層体を設計する工程が実施される。
【００２９】
そして、前述した積層体を作製する工程において、このように設計された積層体を作製するようにされる。
【００３０】
【発明の実施の形態】
この発明の実施形態を説明するにあたり、再び、図１を参照する。
【００３１】
図２は、この発明の第１の実施形態を説明するための図１の線Ｙ−Ｙに沿う断面図である。
【００３２】
図１および図２を参照して、積層セラミックコンデンサ１は、前述の図１８を参照して説明した構成と共通する構成を備えている。
【００３３】
すなわち、積層セラミックコンデンサ１は、積層された複数層の誘電体セラミック層２および誘電体セラミック層２間の特定の界面に沿って形成される複数層の内部電極３をもって構成される、積層体４を備えている。積層体４は、長さ方向寸法Ｌ、幅方向寸法Ｗおよび厚さ方向寸法Ｔによって規定される直方体形状をなしている。
【００３４】
また、積層体４の長さ方向の各端部には、それぞれ、第１および第２の外部電極５および６が形成される。図２ではその状態が図示されないが、内部電極３は、第１の外部電極５に電気的に接続されるものと、第２の外部電極６に電気的に接続されるものとが積層方向に関して交互に配置されている。
【００３５】
このような積層セラミックコンデンサ１を製造するため、通常、次のような工程が実施される。
【００３６】
まず、ポリエチレンテレフタレートなどの合成樹脂からなるキャリアフィルム上に、誘電体セラミック原料粉末を含むセラミックスラリーがシート状に成形され、誘電体セラミック層２となるべき複数枚のセラミックグリーンシートが作製される。
【００３７】
次に、特定のセラミックグリーンシート上に、Ａｇ、Ａｇ−Ｐｄ、Ｎｉ、Ｃｕなどを導電成分として含む導電性ペーストを印刷により付与し、内部電極３が形成される。なお、内部電極３は、蒸着等の薄膜形成法によって形成されてもよい。
【００３８】
次に、カット刃および吸引板から構成されるカッティングヘッドをセラミックグリーンシートに対して適用し、それによって、セラミックグリーンシートを所定の寸法に切断し、キャリアフィルムから剥離させ、次いで、枠金型およびベース金型から構成されるプレス用金型内へ搬送され、このプレス用金型内で所定の寸法のセラミックグリーンシートが積層される。この積層にあたっては、外層部１０を形成するため、内部電極が形成されていない所定枚数のセラミックグリーンシートが積層され、次いで、内部電極３が形成された所定枚数のセラミックグリーンシートが積層され、その後、もう一方の外層部１０を形成するため、内部電極が形成されていない所定枚数のセラミックグリーンシートが積層される。
【００３９】
次に、プレス用金型内で生の積層体が積層方向にプレスされる。次に、プレス後の生の積層体は、必要に応じてカットされ、その後、焼成工程が実施され、焼結後の積層体４が得られる。
【００４０】
次に、焼結後の積層体４の長さ方向の各端部に、それぞれ、第１および第２の外部電極５および６が形成され、それによって、積層セラミックコンデンサ１が完成される。
【００４１】
このような積層セラミックコンデンサ１において、図２に示すように、複数層の内部電極３の各々の幅方向寸法Ａは互いに同じであるが、積層方向に並ぶ複数層の内部電極３の配列に関して幅方向での位置がずらされた位置ずれ箇所を有している。
【００４２】
上述の位置ずれ箇所は、位置ずれの方向によって、第１の位置ずれ箇所１２と第２の位置ずれ箇所１３とに分類される。
【００４３】
第１の位置ずれ箇所１２では、積層方向に並ぶ少なくとも３層の内部電極３が、順次隣り合うものに対して、幅方向の一方側に位置ずれを生じさせている。より具体的には、第１の位置ずれ箇所１２では、積層方向に並ぶ内部電極３について、より下のものから順に見たとき、より下の内部電極３に対して、より上の内部電極３が幅方向の左側に位置ずれを生じさせている。
【００４４】
他方、第２の位置ずれ箇所１３では、積層方向に並ぶ少なくとも３層の内部電極３が、順次隣り合うものに対して、幅方向の他方側に位置ずれを生じさせている。より具体的には、第２の位置ずれ箇所１３では、積層方向に並ぶ内部電極３について、より下のものから順に見たとき、より下の内部電極３に対して、より上の内部電極３が幅方向の右側に位置ずれを生じさせている。
【００４５】
特に、図２に示した第１の実施形態では、下から順に、積層方向に並ぶ４層の内部電極３によって与えられる第１の位置ずれ箇所１２、積層方向に並ぶ７層の内部電極３によって与えられる第２の位置ずれ箇所１３、積層方向に並ぶ６層の内部電極３によって与えられる第１の位置ずれ箇所１２、ならびに、積層方向に並ぶ４層の内部電極３によって与えられる第２の位置ずれ箇所１３を分布させている。
【００４６】
また、この実施形態では、積層体４に備える複数層の内部電極３のすべてが、第１および第２の位置ずれ箇所１２および１３のいずれかを与えていて、のこぎり刃状の配列を有している。また、積層方向に並ぶ複数層の内部電極３の配列は、当該配列の中心位置にある積層方向に直交する面を対称面として非対称、すなわち上下非対称とされている。
【００４７】
一例として、隣り合う内部電極３間のずらし量Ｂは、５〜１０μｍ程度とされ、位置ずれ箇所１２または１３での全ずらし量Ｃは、５０μｍ以下とされる。また、たとえば位置ずれ箇所１３でのマージン部分８の幅としては、２つの典型的な幅Ｄ１およびＤ２（Ｄ１＞Ｄ２）を規定することができるが、上記全ずらし量Ｃは、マージン部分８の幅Ｄ１の１／３以下とされる。
【００４８】
次に、図３を参照して、位置ずれ箇所１２および１３の形成による構造欠陥抑制作用について説明する。図３は、積層体４の一部を拡大して図解的に示す断面図であり、より具体的には、図３（１）は、図２に示した第１の位置ずれ箇所１２を与える複数層の内部電極３の右側の端部を示し、図３（２）は、従来の図９に示した複数層の内部電極３の右側の端部を示している。
【００４９】
図３（１）および同（２）のいずれに場合においても、積層体４が生の状態にあるときに実施されるプレス工程の結果、前述したように、内部電極３が存在する部分とマージン部分８との間での圧着度合いが異なり、そのため、マージン部分８での密度すなわち圧下率は、内部電極３が存在する部分での密度すなわち圧下率より低くなる。
【００５０】
しかしながら、図３（１）および同（２）の各々に示すように、内部電極３の積層方向への配列に関して幅方向にずらされていると、このずらされた部分において、圧下率が、上述した内部電極３が存在する部分とマージン部分８との中間となる領域すなわち圧下率中間領域１５が形成される。
【００５１】
したがって、焼成工程での収縮度合いに関しても、圧下率中間領域１５は、内部電極３が存在する部分とマージン部分８との中間の値を示すことになる。その結果、圧下率中間領域１５は、内部電極３が存在する部分とマージン部分８との間での収縮度合いの差を緩和するように作用し、焼成後の積層体４の、特にマージン部分８において、ボイド、クラックまたはデラミネーションなどの構造欠陥を生じにくくするように作用する。
【００５２】
このような作用が働く機構については、図３（１）に示したこの発明の実施形態の場合および図３（２）に示した従来の場合のいずれにおいても実質的に同様である。
【００５３】
しかしながら、この発明の実施形態の場合には、図３（１）に示すように、積層方向に並ぶ少なくとも３層（図示のものは４層）の内部電極３が、順次隣り合うものに対して、幅方向に位置ずれを生じさせているので、圧下率中間領域１５は、幅方向に少なくとも２個（図示の場合には３個）並ぶことになり、圧下率中間領域１５が分布する分布幅Ｅをより広くすることができ、焼成工程での収縮度合いの差を緩和する作用を十分に発揮させることができる。
【００５４】
これに対して、図３（２）に示した従来のものの場合には、積層方向に並ぶ複数層の内部電極３の配列において、幅方向での位置を一方側と他方側とに交互にずらしているだけであるので、複数個の圧下率中間領域１５が幅方向に並ぶことはなく、圧下率中間領域１５の分布領域Ｅをそれほど広くすることができない。そのため、焼成工程での収縮度合いの差を緩和する作用を十分に発揮できない場合がある。
【００５５】
なお、図３（２）に示した従来のものにおいて、圧下率中間領域１５の分布幅Ｅを広げるため、前述したように、隣り合う内部電極３間でのずらし量をより大きくすることが考えられるが、この場合には、隣り合う内部電極３が対向する面積が小さくなり、積層セラミックコンデンサ１において取得し得る静電容量の低下を招いてしまう。
【００５６】
これに対して、図３（１）に示したこの発明の実施形態の場合には、積層方向に並ぶ少なくとも３層の内部電極３において位置ずれを生じさせているので、圧下率中間領域１５の分布幅Ｅを所定以上とするため、隣り合う内部電極３間でのずらし量をそれほど大きくする必要がなく、そのため、隣り合う内部電極３が対向する面積もそれほど小さくならず、したがって、積層セラミックコンデンサ１において取得し得る静電容量をそれほど犠牲にする必要がない。
【００５７】
再び図２を参照して、内部電極３の位置ずれ箇所として、前述したように、幅方向の一方側に位置ずれを生じさせている第１の位置ずれ箇所１２と幅方向の他方側に位置ずれを生じさせている第２の位置ずれ箇所１３とが存在している。このように構成することにより、複数層の内部電極３を、積層体４の幅方向に関して、両側にバランス良く分布させることができ、したがって、プレス工程でのプレス圧力を幅方向に関してより均等に及ぼすことが可能になる。
【００５８】
これに対して、たとえば幅方向の一方側に位置ずれを生じさせている第１の位置ずれ箇所１２しか存在しない場合には、複数層の内部電極３が、積層体４の幅方向に関して、一方側により多く分布されるようになり、プレス工程での圧力を幅方向に関してより均等に及ぶすことが困難になる。そればかりでなく、たとえば第１の位置ずれ箇所１２のみの場合には、マージン幅Ｄ２を十分に確保できない事態も生じ得る。
【００５９】
積層方向に並ぶ複数層の内部電極３の配列に関して幅方向での位置がずらされた積層セラミックコンデンサ１を製造するにあたっては、前述した積層セラミックコンデンサ１の製造方法において、セラミックグリーンシート上での内部電極３の印刷等による形成位置をずらすようにしてもよいが、より能率的には、カッティングヘッドを用いてセラミックグリーンシートを切断する際の位置をずらせたり、あるいは、セラミックグリーンシートを積層する際の位置をずらせたりすることが行なわれる。
【００６０】
以下に、この発明の他の実施形態を、それぞれを示す図面を参照しながら説明する。なお、これら参照する図面において、図１および図２に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００６１】
図４ないし図１１は、図２に対応する図であって、図１の線Ｙ−Ｙに沿う断面を示している。これらの図面において、内部電極３の位置ずれの状態をより容易に理解できるようにするため、基準線が点線で記入されている。
【００６２】
図４に示した第２の実施形態では、内部電極３の積層方向に並ぶ配列において、３個の第１の位置ずれ箇所１２と２個の第２の位置ずれ箇所１３とを交互に分布させている。
【００６３】
図５に示した第３の実施形態では、内部電極３の積層方向に並ぶ配列において、４個の第１の位置ずれ箇所１２と４個の第２の位置ずれ箇所１３とを交互に分布させている。
【００６４】
図６に示した第４の実施形態では、内部電極３の積層方向に並ぶ配列において、１個の第１の位置ずれ箇所１２と２個の第２の位置ずれ箇所１３とを交互に分布させている。
【００６５】
図７に示した第５の実施形態では、内部電極３の積層方向に並ぶ配列において、１個の第１の位置ずれ箇所１２と１個の第２の位置ずれ箇所１３とを分布させている。
【００６６】
以上説明したような図２および図４ないし図７に示した第１ないし第５の実施形態では、積層方向に並ぶ複数層の内部電極３の配列の全体にわたって、位置ずれ箇所１２または１３を分布させている。したがって、これらの実施形態は、構造欠陥が積層体４の厚み方向の全域にわたって生じ得る場合に有利に適用される。なお、これらの実施形態のうち、図５に示した第３の実施形態のように、第１の位置ずれ箇所１２と第２の位置ずれ箇所１３との境界部を比較的多数設けたものは、位置ずれ箇所１２および１３を設けることによるマージン幅Ｄ２（図２参照）の狭小化をそれほど招かない点で有利である。
【００６７】
図８に示した第６の実施形態では、内部電極３の積層方向に並ぶ配列の中間部においてのみ、２個の第１の位置ずれ箇所１２および１個の第２の位置ずれ箇所１３を交互に分布させている。
【００６８】
図９に示した第７の実施形態では、内部電極３の積層方向に並ぶ配列の中間部においてのみ、１個の第１の位置ずれ箇所１２および１個の第２の位置ずれ箇所１３を分布させている。
【００６９】
これら図８および図９にそれぞれ示した第６および第７の実施形態は、積層体４の厚み方向の中央部において構造欠陥が生じやすい場合に有利に適用することができる。すなわち、誘電体セラミック層２となるべきセラミックグリーンシートの滑りやすさ（さらには、セラミックグリーンシート中のセラミック粒子の滑りやすさ）の違いなどから、積層体４の表面領域と内部領域とでは、プレス時のプレス圧力の伝わり方に差が生じる。特に、内部領域ではプレス圧力が伝わりにくいため、セラミックグリーンシートの歪みすなわち応力が集中しやすい。図８および図９に示した構造によれば、内部領域での応力を効果的に分散させることができ、その結果、構造欠陥を生じにくくすることができる。
【００７０】
図１０に示した第８の実施形態では、内部電極３の積層方向に並ぶ配列の両端部においてのみ、それぞれ、１個の第１の位置ずれ箇所１２および１個の第２の位置ずれ箇所１３を分布させている。
【００７１】
図１１に示した第９の実施形態では、内部電極３の積層方向に並ぶ配列の一方端部において、第１の位置ずれ箇所１２が設けられ、同じく他方端部において、第２の位置ずれ箇所１３が設けられている。
【００７２】
これら図１０および図１１にそれぞれ示した第８および第９の実施形態は、積層体４の積層方向の各端部において構造欠陥が生じやすい場合に有利に適用される。また、積層体４における内部電極が形成されない外層部１０に位置する誘電体セラミック層２のためのセラミックグリーンシートと内部電極３が形成されている内層部に位置する誘電体セラミック層２のためのセラミックグリーンシートとが、材料組成や厚みの点で異なる場合、外層部１０と内層部との間でプレス時の発生応力の差が大きくなり、また、この応力差は外層部１０と内層部との境界部分に発現しやすい。図１０および図１１に示した構造は、外層部１０と内層部との境界部分での応力を分散するのに効果的である。
【００７３】
以上、内部電極３の幅方向での位置ずれについての種々の実施形態を説明したが、位置ずれの態様は、図示したものには限らない。
【００７４】
たとえば、内部電極３の積層方向に並ぶ配列における両端部および中央部においては、ずらし量をより多くし、それ以外の部分ではずらし量をより少なくするなど、誘電体セラミック層２となるべきセラミックグリーンシートの特性に応じて、セラミックグリーンシート毎にずらし量を変えるなどの対策が採られてもよい。
【００７５】
また、上述した実施形態の組み合わせが採用されてもよい。
【００７６】
また、この発明では、第１および第２の位置ずれ箇所１２および１３の各々において、位置ずれを生じさせている内部電極３の数は少なくとも３層であることが要件となっているが、積層方向に並ぶ複数層の内部電極３の配列において、たとえば２層のみの内部電極３間で位置ずれが生じている箇所があっても、この発明の範囲内であると理解すべきである。
【００７７】
この発明において、積層方向に並ぶ複数層の内部電極３の配列に関して長さ方向での位置がずらされた箇所がさらに存在していてもよい。このことを、図１２ないし図１７を参照して説明する。図１２ないし図１７は、図１の線Ｘ−Ｘに沿う断面図である。図１２ないし図１７において、内部電極３の長さ方向での位置ずれの状態をより容易に理解できるようにするため、基準線が点線によって示されている。
【００７８】
図１２ないし図１７に示した各実施形態は、幅方向と長さ方向との違いはあるものの、位置ずれの態様については、図２および図４ないし図１１に示した各実施形態のいずれかに類似しており、その作用についても、いずれかに類似している。したがって、図１２ないし図１７に示した各実施形態については、図２および図４ないし図１１に示した各実施形態のいずれに類似するかについてのみ指摘し、詳細な説明は省略する。
【００７９】
図１２に示した第１０の実施形態は、位置ずれの態様に関して、図２に示した第１の実施形態と類似している。
【００８０】
図１３に示した第１１の実施形態は、位置ずれの態様に関して、図６に示した第４の実施形態と類似している。
【００８１】
図１４に示した第１２の実施形態は、位置ずれの態様に関して、上述の図１３に示した第１１の実施形態と実質的に同様である。この第１２の実施形態は、ダミー電極１７が形成されることを特徴としている。ダミー電極１７は、図１３において、内部電極３が積層方向に比較的多く存在する部分と比較的少なく存在する部分との間での合計厚みの差を緩和するために設けられるものであり、静電容量の取得にはほとんど貢献しない。
【００８２】
図１５に示した第１３の実施形態は、位置ずれの態様に関して、図７に示した第５の実施形態と類似している。
【００８３】
図１６に示した第１４の実施形態は、位置ずれの態様に関して、図９に示した第７の実施形態と類似している。
【００８４】
図１７に示した第１５の実施形態は、位置ずれの態様に関して、図１０に示した第８の実施形態の一部に類似している。
【００８５】
以上の種々の実施形態についての説明からわかるように、構造欠陥は、積層体４の設計が決まれば、大体において、その生じる場所が特定化されることが多い。したがって、積層セラミックコンデンサ１を製造するにあたって、次のような方法を採用することが好ましい。
【００８６】
まず、積層された複数層の誘電体セラミック層２および誘電体セラミック層２間の特定の界面に沿って形成されかつ幅方向寸法が互いに同じである複数層の内部電極３をもって構成され、長さ方向寸法Ｌ、幅方向寸法Ｗおよび厚さ方向寸法Ｔによって規定される、積層体４を作製するにあたって、準備段階として、積層方向に並ぶ複数層の内部電極３の配列に関して幅方向での位置がずれていない、試験用の積層体３を作製し、この試験用の積層体４の構造欠陥が生じやすい箇所を特定するようにされる。
【００８７】
次いで、構造欠陥が生じやすい箇所において、積層方向に並ぶ複数層の内部電極３の配列に関して幅方向での位置をずらせるようにするとともに、この位置ずれ箇所として、積層方向に並ぶ少なくとも３層の内部電極３が、順次隣り合うものに対して、幅方向の一方側に位置ずれを生じさせている第１の位置ずれ箇所１２と、積層方向に並ぶ少なくとも３層の内部電極３が、順次隣り合うものに対して、幅方向の他方側に位置ずれを生じさせている第２の位置ずれ個所１３とが形成されるように、積層体４が設計される。
【００８８】
そして、本格的な製造の段階では、上述のように設計された積層体を作製するようにされる。このようにすれば、構造欠陥が生じにくいように内部電極３の位置が的確にずらされた積層体４を確実に得ることができ、積層セラミックコンデンサ１を高い歩留まりをもって能率的に製造することができる。
【００８９】
また、構造欠陥が限られた場所においてのみ生じやすい場合には、この限られた場所においてのみ、内部電極３の位置をずらせば足りるので、それ以外の場所では内部電極３の位置はずらす必要がなく、したがって、内部電極３の位置ずれによる静電容量の低下を最小限に留めることができる。
【００９０】
【発明の効果】
以上のように、この発明に係る積層セラミックコンデンサによれば、まず、複数層の内部電極の幅方向寸法が互いに同じであるので、寸法が互いに異なる複数種類の内部電極を形成する場合に遭遇する、内部電極の形成のための工程が煩雑になるという問題、異なる寸法の内部電極がそれぞれ形成された複数種類のセラミックグリーンシートを用意しなければならないという問題、さらには、このような問題から引き起こされる製造コストの上昇という問題をすべて回避することができる。
【００９１】
また、この発明に係る積層セラミックコンデンサによれば、積層方向に並ぶ複数層の内部電極の配列に関して幅方向での位置がずらされた位置ずれ箇所を有しているので、積層体を得るための焼成工程の結果、ボイド、クラックまたはデラミネーションのような構造欠陥を生じにくくすることができる。
【００９２】
また、上述の位置ずれ箇所として、内部電極が幅方向の一方側に位置ずれを生じさせている第１の位置ずれ箇所と、幅方向の他方側に位置ずれを生じさせている第２の位置ずれ箇所との双方を備えているので、複数層の内部電極を、積層体の幅方向に関して、両側にバランス良く分布させることができ、生の積層体の段階で実施されるプレス工程でのプレス圧力を幅方向に関してより均等に及ぼすことが可能になる。
【００９３】
また、上述した第１および第２の位置ずれ箇所の各々において、積層方向に並ぶ少なくとも３層の内部電極が、順次隣り合うものに対して、位置ずれを生じさせているので、隣り合う内部電極が対向する面積を小さくして静電容量の低下を招くといった犠牲をあまり払うことなく、内部電極が存在する部分と内部電極が存在しないマージン部分との間に形成される圧下率中間領域の分布幅を広げることができる。したがって、内部電極が存在する部分とマージン部分との間での焼成工程における収縮度合いの差を緩和する圧下率中間領域の作用を十分に発揮させることが可能となり、構造欠陥の低減に効果的に寄与させることができる。
【００９４】
また、内部電極の幅方向での位置がずらされているので、積層体において、内部電極が存在する位置に対応する、主面中央部で盛り上がるような段差をより低減することができる。
【００９５】
この発明に係る積層セラミックコンデンサにおいて、積層方向に並ぶ複数層の内部電極の配列に関して長さ方向での位置がずらされた箇所をさらに有していると、上述した構造欠陥の低減の効果をより高めることができる。
【００９６】
この発明に係る積層セラミックコンデンサの製造方法によれば、準備段階において、幅方向の位置がずれていない内部電極を備える試験用の積層体を作製し、この試験用の積層体に付いて、構造欠陥が生じやすい箇所を特定した後、構造欠陥が生じやすい箇所において、内部電極の位置をずらせた積層体を設計し、この設計された積層体を本格的な製造段階において作製するようにしているので、構造欠陥の低減のために内部電極の位置が的確にずらされた積層体を確実に得ることができ、積層セラミックコンデンサを高い歩留まりをもって能率的に製造することができる。また、構造欠陥が限られた場所においてのみ生じやすい場合には、この限られた場所においてのみ、内部電極の位置をずらせば足りるので、それ以外の場所では内部電極の位置はずらす必要がなく、したがって、内部電極の位置ずれによる静電容量の低下を最小限に留めることができる。
【図面の簡単な説明】
【図１】この発明にとって興味ある積層セラミックコンデンサ１の外観を示す平面図である。
【図２】この発明の第１の実施形態を説明するための図１の線Ｙ−Ｙに沿う断面図である。
【図３】内部電極３の位置ずれによる作用を説明するための積層体４の一部を拡大して図解的に示す断面図であり、（１）は、図２に示した実施形態の場合を示し、（２）は、図１９に示した従来技術の場合を示す。
【図４】この発明の第２の実施形態を説明するための図１の線Ｙ−Ｙに沿う断面図である。
【図５】この発明の第３の実施形態を説明するための図１の線Ｙ−Ｙに沿う断面図である。
【図６】この発明の第４の実施形態を説明するための図１の線Ｙ−Ｙに沿う断面図である。
【図７】この発明の第５の実施形態を説明するための図１の線Ｙ−Ｙに沿う断面図である。
【図８】この発明の第６の実施形態を説明するための図１の線Ｙ−Ｙに沿う断面図である。
【図９】この発明の第７の実施形態を説明するための図１の線Ｙ−Ｙに沿う断面図である。
【図１０】この発明の第８の実施形態を説明するための図１の線Ｙ−Ｙに沿う断面図である。
【図１１】この発明の第９の実施形態を説明するための図１の線Ｙ−Ｙに沿う断面図である。
【図１２】この発明の第１０の実施形態を説明するための図１の線Ｘ−Ｘに沿う断面図である。
【図１３】この発明の第１１の実施形態を説明するための図１の線Ｘ−Ｘに沿う断面図である。
【図１４】この発明の第１２の実施形態を説明するための図１の線Ｘ−Ｘに沿う断面図である。
【図１５】この発明の第１３の実施形態を説明するための図１の線Ｘ−Ｘに沿う断面図である。
【図１６】この発明の第１４の実施形態を説明するための図１の線Ｘ−Ｘに沿う断面図である。
【図１７】この発明の第１５の実施形態を説明するための図１の線Ｘ−Ｘに沿う断面図である。
【図１８】この発明にとって興味ある第１の従来技術を説明するための図１の線Ｙ−Ｙに沿う断面図である。
【図１９】この発明にとって興味ある第２の従来技術を説明するための図１の線Ｙ−Ｙに沿う断面図である。
【図２０】この発明にとって興味ある第３の従来技術を説明するための図１の線Ｙ−Ｙに沿う断面図である。
【符号の説明】
１　積層セラミックコンデンサ
２　誘電体セラミック層
３　内部電極
４　積層体
５　第１の外部電極
６　第２の外部電極
１２　第１の位置ずれ箇所
１３　第２の位置ずれ箇所
Ａ　内部電極の幅方向寸法
Ｂ　ずらし量
Ｌ　長さ方向寸法
Ｗ　幅方向寸法
Ｔ　厚さ方向寸法
【図１】
2004022859.tif 000003
【図２】
2004022859.tif 000004
【図３】
2004022859.tif 000005
【図４】
2004022859.tif 000006
【図５】
2004022859.tif 000007
【図６】
2004022859.tif 000008
【図７】
2004022859.tif 000009
【図８】
2004022859.tif 000010
【図９】
2004022859.tif 000011
【図１０】
2004022859.tif 000012
【図１１】
2004022859.tif 000013
【図１２】
2004022859.tif 000014
【図１３】
2004022859.tif 000015
【図１４】
2004022859.tif 000016
【図１５】
2004022859.tif 000017
【図１６】
2004022859.tif 000018
【図１７】
2004022859.tif 000019
【図１８】
2004022859.tif 000020
【図１９】
2004022859.tif 000021
【図２０】
2004022859.tif 000022