(57)【要約】【課題】小型・高駆動能力で、高信頼性・低コスト・高歩留まりを実現する縦形ＭＯＳトランジスタ及びその製造方法を提供する。【解決手段】トレンチの途中までを多結晶シリコンゲート電極で埋め込み、その上に中間絶縁膜を埋め込む。中間絶縁膜をエッチバックする事でコンタクトホールを介さずに直接金属をセルフアラインで形成している。アライメントずれ等のレイアウトマージンが必要ないため省面積化が可能。また金属が完全平坦化するので高信頼性である。【選択図】    図１
2004288670.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の半導体基板と、
前記半導体基板上に形成された第１の導電型のエピタキシャル成長層と、
前記エピタキシャル成長層上に形成された第２の導電型のボディ領域と、
前記第２の導電型のボディ領域上の一部の表面に形成された第２の導電型の高濃度ボディコンタクト領域と、
前記第２の導電型のボディ領域上であって、前記高濃度ボディコンタクト領域以外の表面に形成された第１の導電型の高濃度ソース領域と
前記第２の導電型のボディ領域及び前記第１の導電型のソース領域を貫通し、前記第１導電型のエピタキシャル成長層の内部に達する深さまで形成されたシリコントレンチと、
前記シリコントレンチの壁面及び底面に沿って形成されたゲート絶縁膜と、
前記ゲート絶縁膜に囲まれるように、前記第１の導電型のソース領域の深さまで前記トレンチ内に埋め込まれた高濃度多結晶シリコンゲートと、
前記多結晶シリコンゲート上であって、前記シリコントレンチ内に半導体基板表面まで埋め込まれた中間絶縁膜と
前記中間絶縁膜及び前記高濃度ソース領域及び前記高濃度ボディコンタクト領域に接するように平坦に形成した金属からなるソース電極と、
前記半導体基板裏面に接続した金属からなるドレイン電極とを、備えたことを特徴とする縦形ＭＯＳトランジスタ。
【請求項２】
前記高濃度多結晶シリコンゲート上の、前記シリコントレンチ側壁に絶縁物を備えた請求項１記載の縦形ＭＯＳトランジスタ。
【請求項３】
前記シリコントレンチ側壁に備えた絶縁物がシリコン窒化膜である請求項２記載の縦型ＭＯＳトランジスタ。
【請求項４】
前記シリコントレンチ内に埋め込まれた高濃度多結晶シリコンゲートの深さが０．５ｕｍから１．０ｕｍである請求項１から４記載の縦型ＭＯＳトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トレンチ構造を有する縦形ＭＯＳトランジスタ、及びその製造方法に関する。
【０００２】
【従来の技術】
図２に従来のトレンチ構造を有する縦形ＭＯＳトランジスタの模式断面図を示す。これはドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させた半導体基板を用意し、この半導体基板の表面からボディ領域と称する第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。さらに表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８が形成されている。
【０００３】
ここで、この第１導電型のソース領域と第２導電型のボディコンタクト領域は通常は同電位とするため図２のように表面で接触するようにレイアウトとし、同時にこのソース領域上とボディコンタクト領域上に設ける１つのコンタクトホールによって、７と８を電気的に接続している。そしてこの第１導電型のソース領域を貫通して単結晶シリコンをエッチングしてシリコントレンチ４を形成し、このシリコントレンチ内にゲート絶縁膜５及び、ゲート電極となる高濃度不純物を含んだ多結晶シリコン６を埋め込んでいる。またこの半導体基板裏面の第１導電型高濃度領域はドレイン金属電極１６に接続されている。
【０００４】
以上のような構造により、裏面側の第１導電型高濃度領域及び第１導電型エピタキシャル領域からなるドレイン領域から、表面側の第１導電型高濃度領域からなるソース領域へ流れる電流を、トレンチ側壁のゲート絶縁膜を介して、トレンチ内に埋め込んだゲートで制御する縦型ＭＯＳトランジスタとして機能させることができる。この方法は導電型をＮとＰに逆転させることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【０００５】
また、このトレンチ構造を有する縦形ＭＯＳトランジスタは、完全に縦方向にチャネルを形成するので、平面方向の微細化技術の適用が可能であるという特徴を有する。そのため微細化技術の発達に伴い、平面的なトランジスタ占有面積が小さくなり、近年素子単位面積当たりに流れるドレイン電流量が増加する傾向にある。
【０００６】
実際には図２のような断面構造を複数折り返して形成する事によりチャネル幅を増やし、ドレイン電流量を増加させ、任意の駆動能力を有するＭＯＳトランジスタとすることになる。
【０００７】
このような縦形ＭＯＳトランジスタは、例えば米国特許４７６７７２２などにその基本的な構造及び製造方法の概略が開示されている。
【０００８】
【特許文献】
米国特許４７６７７２２
【０００９】
【発明が解決しようとする課題】
しかし、このような縦形ＭＯＳトランジスタの構造及び製造方法では以下のような問題点が存在する。
【００１０】
まず第１にコンタクトホールを形成する場合、高濃度ソース領域及びボディコンタクト領域をまたがるように形成するため、両者の領域の合わせずれマージン分、大きい面積に設定する必要がある。また、ゲート電極とソース電極との導通を避けるため、トレンチパターンとのスペースを、合わせずれマージンを考慮して間隔を置いて設定する必要がある。そしてこれらが縦型ＭＯＳトランジスタの微細化を妨げる一因になっており、小型化・低コスト化あるいは駆動能力向上を阻害している。
【００１１】
第２に、先に述べたように縦型ＭＯＳトランジスタは近年微細化により、流すドレイン電流密度が増大する傾向にあり、それに伴い信頼性上や低抵抗化の上から金属の堆積膜厚も増加している。
【００１２】
ところが高濃度ソース領域上のコンタクトホール内に形成されるソース金属電極は、一般にスパッタ法により形成するが、堆積の異方性のため図２の１７に示すようなコンタクトのエッジ部分の金属被覆性が悪く、その部分の膜厚は平坦部分の半分程度、ひどいときは３分の１以下にまでなることがある。そのためここの部分の電流集中とそれによる断線や信頼性不良を避けるため、より厚く金属膜を形成する必要があるが、これはスループットやパターンの加工精度の悪化、ひいては材料コストの増大を招いている。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、この発明は、第１の導電型の半導体基板と、この体基板上に形成された第１の導電型のエピタキシャル成長層と、エピタキシャル成長層上に形成された第２の導電型のボディ領域と、第２の導電型のボディ領域上の一部の表面に形成された第２の導電型の高濃度ボディコンタクト領域と、第２の導電型のボディ領域上であって、高濃度ボディコンタクト領域以外の表面に形成された第１の導電型の高濃度ソース領域と、第２の導電型のボディ領域及び第１の導電型のソース領域を貫通し、第１導電型のエピタキシャル成長層の内部に達する深さまで形成されたシリコントレンチと、シリコントレンチの壁面及び底面に沿って形成されたゲート絶縁膜と、ゲート絶縁膜に囲まれるように、第１の導電型のソース領域の深さまで前記トレンチ内に埋め込まれた高濃度多結晶シリコンゲートと、多結晶シリコンゲート上であって、シリコントレンチ内に半導体基板表面まで埋め込まれた中間絶縁膜と、中間絶縁膜及び高濃度ソース領域及び高濃度ボディコンタクト領域に接するように平坦に形成した金属からなるソース電極と、半導体基板裏面に接続した金属からなるドレイン電極とを、備えたことを特徴とする縦形ＭＯＳトランジスタとした。
【００１４】
また上記に加え、高濃度多結晶シリコンゲート上の、シリコントレンチ側壁に絶縁物を備えた。
【００１５】
また先のシリコントレンチ側壁に備えた絶縁物がシリコン窒化膜であることとした。
【００１６】
また、シリコントレンチ内に埋め込まれた高濃度多結晶シリコンゲートの深さが０．５ｕｍから１．０ｕｍとした。
【００１７】
【発明の実施の形態】
以下にこの発明の実施の形態を図面に基づいて説明する。図１は本発明のＮチャネル縦形ＭＯＳトランジスタの断面図である。これはドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させた半導体基板を用意し、この半導体基板の表面からボディ領域となる第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。さらに表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８が形成されており、それぞれ同一の金属膜で導通させる。ここで、そのためのコンタクトはシリコントレンチ以外のシリコン面を均一に露出させ、金属膜を半導体基板に平坦に接触させている。
【００１８】
このとき、トレンチ内の高濃度多結晶シリコンからなるゲート電極６と接触しないように、トレンチの中途まで高濃度多結晶シリコンを埋め込み、その上に絶縁膜を形成している。
【００１９】
またこの半導体基板裏面の第１導電型高濃度領域がドレイン金属電極に接続されしていることは従来と同様である。
【００２０】
トレンチ内の高濃度多結晶シリコンゲート電極６の深さは、０．５ｕｍ以上が望ましい。これは直上のソース金属電極１５との間に形成される容量により、高周波特性が阻害される事を防ぐためである。またこの高濃度多結晶シリコンゲート電極６の深さは高濃度ソース領域の拡散深さを考慮すると、１ｕｍ以下が望ましい。これ以上ソース領域を深く拡散させる熱処理を行うと、ボディ領域の深さも影響を受けて変動するためである。
【００２１】
つまりこの高濃度多結晶シリコンゲート電極の深さは０．５ｕｍから１ｕｍの間で設定する事が好ましい。
【００２２】
以上のような構造により、従来例と同様に、裏面側の第１導電型高濃度領域及び第１導電型エピタキシャル領域からなるドレイン領域から、表面側の第１導電型高濃度領域からなるソースへ領域へ流れる電流を、トレンチ側壁のゲート絶縁膜を介して、トレンチ内に埋め込んだ多結晶シリコンからなるゲートで制御する縦型ＭＯＳトランジスタとして機能させることができる。
【００２３】
さらに従来例で問題になっていた、コンタクトホールと高濃度ソース領域及び高濃度ボディ領域との合わせずれマージンや、コンタクトホールとトレンチとのスペースのずれを考慮したスペースを設ける必要が無いので、従来より小面積でトランジスタを形成でき、小型化・ひいては大電流化が実現できる。
【００２４】
また、図１に示されるように金属膜が完全に平坦で、従来例のように金属堆積必要部分に凹凸が存在しないので、従来のスパッタ法で金属を均一な膜厚で形成でき、電流が一部分に集中するという事が無く信頼性の高いソース電極が従来より薄い膜厚で形成できる。
【００２５】
また、この方法は導電型をＮまたはＰにすることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【００２６】
本発明を実現するための縦形ＭＯＳトランジスタの製造方法を図３から図１２に基づいてＮチャネル型を例に説明する。
【００２７】
まずＡｓまたはＳＢを、抵抗率にして０．００１Ω・ｃｍから０．０１Ω・ｃｍになるまでドープしたＮ型高濃度基板１上に、２ｅ１４／ｃｍ３から４ｅ１６／ｃｍ３の濃度のＰをドープした数μｍから数１０μｍの厚さのＮ型低濃度エピタキシャル層２を有する面方位１００の半導体基板を用意する（図３）。このＮ型エピタキシャル層の厚さ及び不純物濃度は、必要とされるドレイン・ソース間の耐圧及び電流駆動能力によって任意の条件のものを選ぶ。
【００２８】
次にこの縦形ＭＯＳトランジスタの、後にボディとなる領域を形成するために、Ｂを注入し、その後熱処理することにより、不純物濃度が２ｅ１６／ｃｍ３から５ｅ１７／ｃｍ３で深さが数μｍから１０数μｍまでの深さのＰ型ボディ領域３を形成する。次に、酸化膜またはレジストをマスクとしてトレンチを形成する領域の単結晶シリコンを露出させ、ＲＩＥによる異方性エッチング法で、ボディ領域を貫通する深さまでシリコンをエッチングし、シリコントレンチを形成する。
【００２９】
次に、高温犠牲酸化や、等方性ドライエッチングなど、よく知られた方法によりトレンチ角部を丸め、その後トレンチ側壁及び底面にゲート絶縁膜を形成する（図４）。
【００３０】
この後、まず高濃度の不純物を含んだ多結晶シリコンを、トレンチ幅に応じて、トレンチを完全に埋め込み、表面が平坦になるまでの厚さで堆積する（図５）。例えば、トレンチ幅が０．８μｍの場合、０．４μｍ以上の厚さの多結晶シリコンを堆積する。高濃度の不純物を含んだ多結晶シリコンの形成方法は、初めに不純物を含まない多結晶シリコンを堆積した後に、熱拡散またはイオン注入法ににより不純物を注入する方法や、多結晶シリコン堆積中に不純物を導入する方法など、任意の方法を用いることができる。
【００３１】
次に、半導体基板表面及びシリコントレンチ内部に形成した多結晶シリコンを、エッチバック法により、少なくとも半導体表面の多結晶シリコンが完全に無くなるまで除去する。このとき、トレンチ内の多結晶シリコンは故意に表面から０．５ｕｍから１．０ｕｍまでの深さまでエッチングさせる（図６）。このトレンチ内における多結晶シリコンの深さは、多結晶シリコンエッチング中において半導体表面が露出した際に、ラジカル量変化などで検出されるエッチング時間に基づいて調整する。
【００３２】
次に、通常のＭＯＳ製造工程と同様に、高濃度ソース領域を形成するためのＡｓの注入、高濃度ボディコンタクト領域を形成するためのＢまたはＢＦ２の注入及びそれらの活性化処理を行う（図７）。このとき、高濃度ソース領域がシリコントレンチ内の多結晶シリコンに達するまで拡散させる。
【００３３】
次に中間絶縁膜９を堆積し、高濃度多結晶シリコンが途中まで埋め込まれたシリコントレンチによる凹凸を平坦化させる。その方法としては例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｌｏｒｔｈｏｓｉｌｉｃａｔｅ）やＮＳＧ（Ｎｏｎ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）などを下地にＢＳＧ（Ｂｏｒｏｎ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）またはＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏｒ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）などの軟化点の低い酸化膜をＣＶＤ法で形成し、アニールすることにより表面を平らにする（図８）。
【００３４】
その後エッチバック法により中間絶縁膜をエッチングし、トレンチ内に中間絶縁膜を残しつつ、高濃度ソース領域７及び高濃度ボディコンタクト領域８を露出させる（図９）。
【００３５】
次に、ソース及びボディの電位をとるための金属膜１５を形成する（図１０）。従来であれば中間絶縁膜にコンタクトホールを開けることで選択的に高濃度ソース領域及び高濃度ボディ領域のみに金属膜が接触する方法であったが、本発明ではトレンチ内の高濃度多結晶シリコン６が中間絶縁膜に覆われているためトランジスタ領域全面に金属膜を形成したままで金属コンタクトが達成できる。また既にエッチバックにより基板表面が平坦化されているので、形成する金属膜も高い平坦度を有する。
【００３６】
最後に詳細は図示しないが、表面保護膜の形成、裏面研削、裏面ドレイン金属電極形成を経て本発明の縦型ＭＯＳトランジスタが完成する（図１１）。
【００３７】
以上の製造工程及び構造をもつ本発明の縦形ＭＯＳトランジスタは、以下のような特徴をもつ。
【００３８】
まず１つめはコンタクトホールと高濃度ソース領域及び高濃度ボディ領域の合わせずれマージンや、コンタクトホールとシリコントレンチの合わせずれマージンを考慮せずにｓｅｌｆ−Ａｌｉｇｎにて形成できるので、省面積化による低コスト化もしくは小型大電流駆動を実現できる。
【００３９】
２つめは、従来例のようなソース金属電極の局所的な薄膜化がなくなり、平坦な金属膜を作成できる。そのため均一に電流が流れるようになり配線の信頼性が向上するとともに、金属の厚膜化によるコストアップ、スループット低下を軽減する事ができ、加工性向上により安定的に縦型ＭＯＳトランジスタを作成する事ができる。
【００４０】
また、別の実施例として図１２ようにしてもよい。図１２では高濃度多結晶シリコン上のトレンチ側壁に窒化膜などのサイドスペーサーを形成している。一般的に縦型ＭＯＳトランジスタにおいて、高濃度多結晶シリコンと高濃度ソース領域の間の酸化膜は、電界が集中しやすいという事と、工程上この部分の酸化膜がエッチングやダメージによる膜質劣化を起こしやすいという事により、酸化膜耐圧や長期信頼性の低下などの不良がおきやすい。本発明の実施例の図１３に示すように、この部分に窒化膜を形成する事により、これらの不良を回避する事ができるという効果がある。
【００４１】
このサイドスペーサーは本発明の製造工程の一部を示す図７において、窒化膜を堆積し、異方性ドライエッチングを施す事で、達成できる。
【００４２】
【発明の効果】
本発明によれば、縦形ＭＯＳトランジスタの小型化・高駆動能力が達成できる。高信頼性の縦型ＭＯＳトランジスタを提供できるとともに、工程の短縮や材料費の削減、歩留まり向上による低価格化が実現できる。
【図面の簡単な説明】
【図１】本発明の縦形ＭＯＳトランジスタの模式断面図である。
【図２】従来の縦形ＭＯＳトランジスタの模式断面図である。
【図３】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程１の断面図である。
【図４】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程２の断面図である。
【図５】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程３の断面図である。
【図６】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程４の断面図である。
【図７】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程５の断面図である。
【図８】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程６の断面図である。
【図９】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程７の断面図である。
【図１０】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程８の断面図である。
【図１１】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程９の断面図である。
【図１２】本発明の縦形ＭＯＳトランジスタの別の実施例の模式断面図である。
【符号の説明】
１    第１導電型高濃度基板
２    第１導電型エピタキシャル層
３    第２導電型ボディ領域
４    シリコントレンチ
５    ゲート絶縁膜
６    多結晶シリコンゲート電極
７    第１導電型高濃度ソース領域
８    第２導電型高濃度ボディコンタクト領域
９    中間絶縁膜
１０    グレイン境界
【図１】
2004288670.tif 000003
【図２】
2004288670.tif 000004
【図３】
2004288670.tif 000005
【図４】
2004288670.tif 000006
【図５】
2004288670.tif 000007
【図６】
2004288670.tif 000008
【図７】
2004288670.tif 000009
【図８】
2004288670.tif 000010
【図９】
2004288670.tif 000011
【図１０】
2004288670.tif 000012
【図１１】
2004288670.tif 000013
【図１２】
2004288670.tif 000014