(57)【要約】【課題】位相ノイズ特性が良好でありながら、引込範囲も広いＰＬＬ回路を提供する。【解決手段】電圧制御発振器（ＶＣＯ）１０と、出力信号と基準信号との位相差に応じた信号を出力するデジタル位相比較器１２と、デジタル位相比較器１２の出力の低周波成分を通過させるデジタル用ループフィルタ１４と、出力信号と基準信号との位相差に応じた信号を出力し、位相差を許容できる許容範囲が第一位相比較手段よりも狭いマルチプライヤ２２と、マルチプライヤ２２の出力の低周波成分を通過させるアナログ用ループフィルタ２４と、アナログ用ループフィルタ２４の出力する信号の電圧を、デジタル用ループフィルタ１４の出力する信号の電圧に基づき制限するリミッタ回路２６と、電圧制御発振器１０に与える信号を、第一ローパスフィルタの出力する信号と、第二ローパスフィルタの出力する信号とのいずれかに切り替えるスイッチ３０とを備える。【選択図】  図１
2004336624.tif 000002
【特許請求の範囲】
【請求項１】
入力された信号の電圧に応じて、出力信号の周波数を制御する電圧制御発振手段と、
前記出力信号と基準信号との位相差に応じた信号を出力する第一位相比較手段と、
前記第一位相比較手段の出力の低周波成分を通過させる第一ローパスフィルタと、
前記出力信号と基準信号との位相差に応じた信号を出力し、前記位相差を許容できる許容範囲が前記第一位相比較手段よりも狭い第二位相比較手段と、
前記第二位相比較手段の出力の低周波成分を通過させる第二ローパスフィルタと、
前記第二ローパスフィルタの出力する信号の電圧を、前記第一ローパスフィルタの出力する信号の電圧に基づき制限する電圧制限手段と、
前記電圧制御発振手段に与える信号を、前記第一ローパスフィルタの出力する信号と、前記第二ローパスフィルタの出力する信号とのいずれかに切り替える切替手段と、
を備えた信号処理回路。
【請求項２】
請求項１に記載の信号処理回路であって、
前記第一位相比較手段は、デジタル回路により構成されている、
信号処理回路。
【請求項３】
請求項１に記載の信号処理回路であって、
前記第二位相比較手段は、アナログ回路により構成されている、
信号処理回路。
【請求項４】
請求項１に記載の信号処理回路であって、
前記電圧制限手段は、前記第二ローパスフィルタの出力する信号の電圧を、前記第一ローパスフィルタの出力する信号の電圧に所定のオフセットを加えた値を最大値あるいは最小値として制限する、
信号処理回路。
【請求項５】
請求項１に記載の信号処理回路であって、
前記電圧制限手段は、前記第二ローパスフィルタの出力する信号の電圧を、前記第一ローパスフィルタの出力する信号の電圧に所定の第一オフセットを加えた値以下とし、所定の第二オフセットを加えた値以上として制限する、
信号処理回路。
【請求項６】
請求項１に記載の信号処理回路であって、
前記切替手段は、
前記電圧制御発振手段に前記第一ローパスフィルタの出力する信号を与え、
前記出力信号と前記基準信号との位相差が所定範囲内におさまってから、前記電圧制御発振手段に与える信号を、前記第二ローパスフィルタの出力する信号に切り替える、
信号処理回路。
【請求項７】
入力された信号の電圧に応じて、出力信号の周波数を制御する電圧制御発振手段と、前記出力信号と基準信号との位相差に応じた信号を出力する第一位相比較手段と、前記第一位相比較手段の出力の低周波成分を通過させる第一ローパスフィルタと、前記出力信号と基準信号との位相差に応じた信号を出力し、前記位相差を許容できる許容範囲が前記第一位相比較手段よりも狭い第二位相比較手段と、前記第二位相比較手段の出力の低周波成分を通過させる第二ローパスフィルタと、前記第二ローパスフィルタの出力する信号の電圧を、前記第一ローパスフィルタの出力する信号の電圧に基づき制限する電圧制限手段と、前記電圧制御発振手段に与える信号を、前記第一ローパスフィルタの出力する信号と、前記第二ローパスフィルタの出力する信号とのいずれかに切り替える切替手段とを備えた信号処理回路における信号処理方法であって、
前記電圧制御発振手段に前記第一ローパスフィルタの出力する信号を与える工程と、
前記出力信号と前記基準信号との位相差が所定範囲内におさまってから、前記電圧制御発振手段に与える信号を、前記第二ローパスフィルタの出力する信号に切り替える工程と、
を備えた信号処理方法。
【請求項８】
入力された信号の電圧に応じて、出力信号の周波数を制御する電圧制御発振手段と、前記出力信号と基準信号との位相差に応じた信号を出力する第一位相比較手段と、前記第一位相比較手段の出力の低周波成分を通過させる第一ローパスフィルタと、前記出力信号と基準信号との位相差に応じた信号を出力し、前記位相差を許容できる許容範囲が前記第一位相比較手段よりも狭い第二位相比較手段と、前記第二位相比較手段の出力の低周波成分を通過させる第二ローパスフィルタと、前記第二ローパスフィルタの出力する信号の電圧を、前記第一ローパスフィルタの出力する信号の電圧に基づき制限する電圧制限手段と、前記電圧制御発振手段に与える信号を、前記第一ローパスフィルタの出力する信号と、前記第二ローパスフィルタの出力する信号とのいずれかに切り替える切替手段とを備えた信号処理回路における信号処理をコンピュータに実行させるためのプログラムであって、
前記電圧制御発振手段に前記第一ローパスフィルタの出力する信号を与える処理と、
前記出力信号と前記基準信号との位相差が所定範囲内におさまってから、前記電圧制御発振手段に与える信号を、前記第二ローパスフィルタの出力する信号に切り替える処理と、
をコンピュータに実行させるためのプログラム。
【請求項９】
入力された信号の電圧に応じて、出力信号の周波数を制御する電圧制御発振手段と、前記出力信号と基準信号との位相差に応じた信号を出力する第一位相比較手段と、前記第一位相比較手段の出力の低周波成分を通過させる第一ローパスフィルタと、前記出力信号と基準信号との位相差に応じた信号を出力し、前記位相差を許容できる許容範囲が前記第一位相比較手段よりも狭い第二位相比較手段と、前記第二位相比較手段の出力の低周波成分を通過させる第二ローパスフィルタと、前記第二ローパスフィルタの出力する信号の電圧を、前記第一ローパスフィルタの出力する信号の電圧に基づき制限する電圧制限手段と、前記電圧制御発振手段に与える信号を、前記第一ローパスフィルタの出力する信号と、前記第二ローパスフィルタの出力する信号とのいずれかに切り替える切替手段とを備えた信号処理回路における信号処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であって、
前記電圧制御発振手段に前記第一ローパスフィルタの出力する信号を与える処理と、
前記出力信号と前記基準信号との位相差が所定範囲内におさまってから、前記電圧制御発振手段に与える信号を、前記第二ローパスフィルタの出力する信号に切り替える処理と、
をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路における位相同期に関する。
【０００２】
【従来の技術】
従来より、周波数逓倍器等にＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路が使用されている。ＰＬＬ回路は位相比較器を有している。位相比較器は、アナログのマルチプライヤを用いる場合と、デジタル回路すなわち論理回路を用いる場合とがある。
【０００３】
一般的に、位相比較器にアナログのマルチプライヤを用いる場合は、位相ノイズ特性が良好である。しかし、引込範囲（キャプチャレンジ）が狭い。一方、位相比較器に論理回路を用いる場合は、引込範囲を広くすることができる。しかし、位相ノイズ特性が、アナログのマルチプライヤを用いる場合と比べて悪い。
【０００４】
そこで、特許文献１に示すように、位相比較器に、アナログのマルチプライヤと、論理回路とを併用するＰＬＬ回路が提案されている。すなわち、引込範囲の広いデジタル位相比較器を使用して位相同期をとり、電圧制御形発振回路の周波数をロックする。その後、位相ノイズ特性が良好なアナログの位相比較器を使用するようにする。
【０００５】
【特許文献１】
特開２００２−１５２０３９号公報（要約）
【発明が解決しようとする課題】
しかしながら、電圧制御形発振回路の電圧−周波数感度が高い場合は、使用する位相比較器を、デジタル位相比較器からアナログ位相比較器に切り替えた時に、位相差による誤差電圧が発生し、電圧制御形発振回路の出力周波数とロックしたい基準周波数との周波数の差が、アナログ位相比較器の引込範囲から大きく外れることがある。
【０００６】
そこで、本発明は、位相ノイズ特性が良好でありながら、引込範囲も広いＰＬＬ回路を提供することを課題とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、入力された信号の電圧に応じて、出力信号の周波数を制御する電圧制御発振手段と、出力信号と基準信号との位相差に応じた信号を出力する第一位相比較手段と、第一位相比較手段の出力の低周波成分を通過させる第一ローパスフィルタと、出力信号と基準信号との位相差に応じた信号を出力し、位相差を許容できる許容範囲が第一位相比較手段よりも狭い第二位相比較手段と、第二位相比較手段の出力の低周波成分を通過させる第二ローパスフィルタと、第二ローパスフィルタの出力する信号の電圧を、第一ローパスフィルタの出力する信号の電圧に基づき制限する電圧制限手段と、電圧制御発振手段に与える信号を、第一ローパスフィルタの出力する信号と、第二ローパスフィルタの出力する信号とのいずれかに切り替える切替手段とを備えるように構成される。
【０００８】
上記のように構成された発明によれば、電圧制御発振手段は、入力された信号の電圧に応じて、出力信号の周波数を制御する。第一位相比較手段は、出力信号と基準信号との位相差に応じた信号を出力する。第一ローパスフィルタは、第一位相比較手段の出力の低周波成分を通過させる。第二位相比較手段は、出力信号と基準信号との位相差に応じた信号を出力し、位相差を許容できる許容範囲が第一位相比較手段よりも狭い。第二ローパスフィルタは、第二位相比較手段の出力の低周波成分を通過させる。電圧制限手段は、第二ローパスフィルタの出力する信号の電圧を、第一ローパスフィルタの出力する信号の電圧に基づき制限する。切替手段は、電圧制御発振手段に与える信号を、第一ローパスフィルタの出力する信号と、第二ローパスフィルタの出力する信号とのいずれかに切り替える。
【０００９】
請求項２に記載の発明は、請求項１に記載の発明であって、第一位相比較手段は、デジタル回路により構成されているように構成される。
【００１０】
請求項３に記載の発明は、請求項１に記載の発明であって、第二位相比較手段は、アナログ回路により構成されているように構成される。
【００１１】
請求項４に記載の発明は、請求項１に記載の発明であって、電圧制限手段は、第二ローパスフィルタの出力する信号の電圧を、第一ローパスフィルタの出力する信号の電圧に所定のオフセットを加えた値を最大値あるいは最小値として制限するように構成される。
【００１２】
請求項５に記載の発明は、請求項１に記載の発明であって、電圧制限手段は、第二ローパスフィルタの出力する信号の電圧を、第一ローパスフィルタの出力する信号の電圧に所定の第一オフセットを加えた値以下とし、所定の第二オフセットを加えた値以上として制限するように構成される。
【００１３】
請求項６に記載の発明は、請求項１に記載の発明であって、切替手段は、電圧制御発振手段に第一ローパスフィルタの出力する信号を与え、出力信号と基準信号との位相差が所定範囲内におさまってから、電圧制御発振手段に与える信号を、第二ローパスフィルタの出力する信号に切り替えるように構成される。
【００１４】
請求項７に記載の発明は、入力された信号の電圧に応じて、出力信号の周波数を制御する電圧制御発振手段と、出力信号と基準信号との位相差に応じた信号を出力する第一位相比較手段と、第一位相比較手段の出力の低周波成分を通過させる第一ローパスフィルタと、出力信号と基準信号との位相差に応じた信号を出力し、位相差を許容できる許容範囲が第一位相比較手段よりも狭い第二位相比較手段と、第二位相比較手段の出力の低周波成分を通過させる第二ローパスフィルタと、第二ローパスフィルタの出力する信号の電圧を、第一ローパスフィルタの出力する信号の電圧に基づき制限する電圧制限手段と、電圧制御発振手段に与える信号を、第一ローパスフィルタの出力する信号と、第二ローパスフィルタの出力する信号とのいずれかに切り替える切替手段とを備えた信号処理回路における信号処理方法であって、電圧制御発振手段に第一ローパスフィルタの出力する信号を与える工程と、出力信号と基準信号との位相差が所定範囲内におさまってから、電圧制御発振手段に与える信号を、第二ローパスフィルタの出力する信号に切り替える工程とを備えるように構成される。
【００１５】
請求項８に記載の発明は、入力された信号の電圧に応じて、出力信号の周波数を制御する電圧制御発振手段と、出力信号と基準信号との位相差に応じた信号を出力する第一位相比較手段と、第一位相比較手段の出力の低周波成分を通過させる第一ローパスフィルタと、出力信号と基準信号との位相差に応じた信号を出力し、位相差を許容できる許容範囲が第一位相比較手段よりも狭い第二位相比較手段と、第二位相比較手段の出力の低周波成分を通過させる第二ローパスフィルタと、第二ローパスフィルタの出力する信号の電圧を、第一ローパスフィルタの出力する信号の電圧に基づき制限する電圧制限手段と、電圧制御発振手段に与える信号を、第一ローパスフィルタの出力する信号と、第二ローパスフィルタの出力する信号とのいずれかに切り替える切替手段とを備えた信号処理回路における信号処理をコンピュータに実行させるためのプログラムであって、電圧制御発振手段に第一ローパスフィルタの出力する信号を与える処理と、出力信号と基準信号との位相差が所定範囲内におさまってから、電圧制御発振手段に与える信号を、第二ローパスフィルタの出力する信号に切り替える処理とをコンピュータに実行させるためのプログラムである。
【００１６】
請求項９に記載の発明は、入力された信号の電圧に応じて、出力信号の周波数を制御する電圧制御発振手段と、出力信号と基準信号との位相差に応じた信号を出力する第一位相比較手段と、第一位相比較手段の出力の低周波成分を通過させる第一ローパスフィルタと、出力信号と基準信号との位相差に応じた信号を出力し、位相差を許容できる許容範囲が第一位相比較手段よりも狭い第二位相比較手段と、第二位相比較手段の出力の低周波成分を通過させる第二ローパスフィルタと、第二ローパスフィルタの出力する信号の電圧を、第一ローパスフィルタの出力する信号の電圧に基づき制限する電圧制限手段と、電圧制御発振手段に与える信号を、第一ローパスフィルタの出力する信号と、第二ローパスフィルタの出力する信号とのいずれかに切り替える切替手段とを備えた信号処理回路における信号処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であって、電圧制御発振手段に第一ローパスフィルタの出力する信号を与える処理と、出力信号と基準信号との位相差が所定範囲内におさまってから、電圧制御発振手段に与える信号を、第二ローパスフィルタの出力する信号に切り替える処理とをコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体である。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら説明する。
【００１８】
図１は、本発明の実施形態にかかるＰＬＬ回路１の構成を示すブロック図である。ＰＬＬ回路１は、電圧制御発振器（ＶＣＯ）１０、デジタル位相比較器（第一位相比較手段）１２、デジタル用ループフィルタ（第一ローパスフィルタ）１４、マルチプライヤ（第二位相比較手段）２２、アナログ用ループフィルタ（第二ローパスフィルタ）２４、リミッタ回路（電圧制限手段）２６、スイッチ（切替手段）３０を備える。
【００１９】
電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）１０は、入力された信号の電圧に応じて、出力信号の周波数を制御する。電圧制御発振器１０の入力端子は、スイッチ３０の端子３０ｃに接続されている。
【００２０】
デジタル位相比較器（第一位相比較手段）１２は、出力信号と基準信号との位相差に応じた信号を出力する。デジタル位相比較器１２は、論理回路などのデジタル回路により構成されている。このため、マルチプライヤ２２に比べて、引込範囲（キャプチャレンジ）が広いが、位相ノイズ特性が悪い。なお、デジタル位相比較器１２は、出力信号と基準信号との位相差が所定範囲内におさまると、ロック検出信号をリミッタ回路２６およびスイッチ３０に与える。
【００２１】
デジタル用ループフィルタ（第一ローパスフィルタ）１４は、デジタル位相比較器１２の出力の低周波成分を通過させる。デジタル用ループフィルタ１４の出力電圧をＤ−ＬＯＣＫという。
【００２２】
図２は、デジタル用ループフィルタ１４の構成を示す回路図である。デジタル用ループフィルタ１４は、抵抗１４ａ、差分増幅器１４ｂ、抵抗１４ｃ、キャパシタンス要素１４ｄを有する。抵抗１４ａは、デジタル位相比較器１２の出力を受ける。差分増幅器１４ｂは、その一方の入力端子に、抵抗１４ａを介して、デジタル位相比較器１２の出力を受ける。なお、差分増幅器１４ｂの他方の入力端子は接地されている。差分増幅器１４ｂは、他方の入力端子に受けた信号の電位から、一方の入力端子に受けた信号の電位を減じたものを増幅して、スイッチ３０へ出力する。抵抗１４ｃは、一端が抵抗１４ａと差分増幅器１４ｂとの間に、他端がキャパシタンス要素１４ｄに接続されている。キャパシタンス要素１４ｄは、一端が抵抗１４ｃに、他端が差分増幅器１４ｂの出力側に接続されている。
【００２３】
マルチプライヤ（第二位相比較手段）２２は、乗算器であり、出力信号と基準信号との位相差に応じた信号を出力する。ただし、位相差を許容できる許容範囲、すなわち引込範囲がデジタル位相比較器１２よりも狭い。しかし、位相ノイズ特性が良い。
【００２４】
アナログ用ループフィルタ（第二ローパスフィルタ）２４は、マルチプライヤ２２の出力の低周波成分を通過させる。アナログ用ループフィルタ２４の出力電圧をＡ−ＬＯＣＫという。
【００２５】
図３は、アナログ用ループフィルタ２４の構成を示す回路図である。アナログ用ループフィルタ２４は、抵抗２４ａ、差分増幅器２４ｂ、抵抗２４ｃ、キャパシタンス要素２４ｄを有する。抵抗２４ａは、マルチプライヤ２２の出力を受ける。差分増幅器２４ｂは、その一方の入力端子に、抵抗２４ａを介して、マルチプライヤ２２の出力を受ける。なお、差分増幅器２４ｂの他方の入力端子は接地されている。差分増幅器２４ｂは、他方の入力端子に受けた信号の電位から、一方の入力端子に受けた信号の電位を減じたものを増幅して、スイッチ３０へ出力する。抵抗２４ｃは、一端が差分増幅器２４ｂの一方の入力端子に、他端がキャパシタンス要素２４ｄに接続されている。なお、抵抗２４ｃは、その一端から、リミッタ回路２６の出力するリミット信号を受ける。キャパシタンス要素２４ｄは、一端が抵抗２４ｃに、他端が差分増幅器２４ｂの出力側に接続されている。
【００２６】
リミッタ回路（電圧制限手段）２６は、アナログ用ループフィルタ２４の出力する信号の電圧Ａ−ＬＯＣＫを、デジタル用ループフィルタ１４の出力する信号の電圧Ｄ−ＬＯＣＫに基づき制限する。すなわち、Ｄ−ＬＯＣＫ＋第二オフセット電圧（ＢＳＨという）≦Ａ−ＬＯＣＫ≦Ｄ−ＬＯＣＫ＋第一オフセット電圧（ＡＳＨという）とする。
【００２７】
図４は、リミッタ回路２６の構成を示す回路図である。リミッタ回路２６は、Ｓ／Ｈ（サンプル／ホールド）部２６ａ、加算器２６ｂ、ｃ、差分増幅器２６ｄ、ｅ、スイッチ２６ｆ、ｇ、抵抗２６ｈ、ｊ、ｋを有する。
【００２８】
Ｓ／Ｈ（サンプル／ホールド）部２６ａは、サンプル期間中にＤ−ＬＯＣＫを受け、ホールド期間中にＤ−ＬＯＣＫを出力する。サンプル期間およびホールド期間の切り替えは、Ｓ／Ｈ部２６ａに与えるＳ／Ｈ制御信号により行う。Ｓ／Ｈ制御信号により、ホールド期間がロック検出信号を受けた時点から開始するようにする。
【００２９】
加算器２６ｂは、Ｓ／Ｈ部２６ａが出力するＤ−ＬＯＣＫに第一オフセット電圧を加えたＡＳＨを出力する。加算器２６ｃは、Ｓ／Ｈ部２６ａが出力するＤ−ＬＯＣＫに第二オフセット電圧を加えたＢＳＨを出力する。
【００３０】
差分増幅器２６ｄは、加算器２６ｂの出力電圧から、Ａ−ＬＯＣＫを減じた電圧を増幅して出力する。差分増幅器２６ｅは、Ａ−ＬＯＣＫから、加算器２６ｃの出力電圧を減じた電圧を増幅して出力する。
【００３１】
スイッチ２６ｆは、加算器２６ｂの出力を受け、加算器２６ｂの出力電圧がマイナスの場合にＯＮになる。スイッチ２６ｆは、ＯＮになると、プラスの電圧＋Ｖ１の信号を抵抗２６ｈ、ｋを介して、アナログ用ループフィルタ２４にリミット信号として与える。
【００３２】
スイッチ２６ｇは、加算器２６ｃの出力を受け、加算器２６ｃの出力電圧がマイナスの場合にＯＮになる。スイッチ２６ｆは、ＯＮになると、マイナスの電圧−Ｖ２の信号を抵抗２６ｊ、ｋを介して、アナログ用ループフィルタ２４にリミット信号として与える。
【００３３】
抵抗２６ｈは、プラスの電圧＋Ｖ１の信号を受ける抵抗である。抵抗２６ｊは、マイナスの電圧−Ｖ２の信号を受ける抵抗である。抵抗２６ｋは、プラスの電圧＋Ｖ１の信号およびマイナスの電圧−Ｖ２の信号を受け、アナログ用ループフィルタ２４に与える抵抗である。
【００３４】
スイッチ（切替手段）３０は、端子３０ａ、ｂ、ｃを有する。端子３０ａはアナログ用ループフィルタ２４の出力に、端子３０ｂデジタル用ループフィルタ１４の出力に、端子３０ｃは電圧制御発振器１０の入力端子に接続されている。スイッチ３０は、端子３０ｃに接続する端子を端子３０ａおよび端子３０ｂのいずれかに切り替える。
【００３５】
スイッチ３０は、端子３０ｃに接続する端子を端子３０ｂとする。すなわち、デジタル用ループフィルタ１４の出力を電圧制御発振器１０に与える。すると、やがて、デジタル位相比較器１２からロック検出信号を受ける。その時点で、端子３０ｃに接続する端子を端子３０ａとする。すなわち、アナログ用ループフィルタ２４の出力を電圧制御発振器１０に与える。
【００３６】
次に、本発明の実施形態の動作を図５のタイミングチャートを参照して説明する。
【００３７】
まず、スイッチ３０は、端子３０ｃに接続する端子を端子３０ｂとする。すなわち、デジタル用ループフィルタ１４の出力を電圧制御発振器１０に与える。デジタル位相比較器１２の引込範囲（キャプチャレンジ）は広い。よって、電圧制御発振器１０の出力信号の周波数と、基準信号の周波数とが多少離れていても、やがて、電圧制御発振器１０の出力信号の周波数は、基準信号の周波数へと引き込まれていく。
【００３８】
このとき（図５参照）、ロック検出信号は未だ出力されないので、スイッチ３０は端子３０ｃと端子３０ｂとを接続している。そして、Ｓ／Ｈ制御信号はＨｉｇｈになり、Ｓ／Ｈ部２６ａがサンプル期間中となる。すなわち、Ｓ／Ｈ部２６ａはＤ−ＬＯＣＫを受ける。
【００３９】
やがて、デジタル位相比較器１２において、出力信号と基準信号との位相差が所定範囲内におさまると、ロック検出信号をリミッタ回路２６およびスイッチ３０に与える。
【００４０】
すると、スイッチ３０は、端子３０ｃに接続する端子を端子３０ａとする。すなわち、アナログ用ループフィルタ２４の出力を電圧制御発振器１０に与える。マルチプライヤ２２は引込範囲（キャプチャレンジ）が狭い。しかし、すでにデジタル位相比較器１２を使用して、電圧制御発振器１０の出力周波数が基準周波数にある程度近づいているので、マルチプライヤ２２より電圧制御発振器１０の出力信号の周波数を、さらに基準信号の周波数へ精度良く引き込むことができる。マルチプライヤ２２は位相ノイズ特性が良いからである。
【００４１】
また、リミッタ回路２６がロック検出信号を受けると、Ｓ／Ｈ制御信号がＬｏｗになり、Ｓ／Ｈ部２６ａがホールド期間中となる。すなわち、Ｓ／Ｈ部２６ａはＤ−ＬＯＣＫを出力する。すると、差分増幅器２６ｄ、ｅにより、Ａ−ＬＯＣＫと、ＡＳＨ、ＢＳＨとの大小比較がなされる。
【００４２】
Ａ−ＬＯＣＫがＡＳＨを超えると、差分増幅器２６ｄの出力する電圧はマイナスとなり、スイッチ２６ｆがＯＮになる。すると、プラスの電圧＋Ｖ１の信号が抵抗２６ｈ、ｋを介して、アナログ用ループフィルタ２４にリミット信号として与えられる。これにより、アナログ用ループフィルタ２４に入力される電圧が低下するようになる。
【００４３】
Ａ−ＬＯＣＫがＢＳＨ未満になると、差分増幅器２６ｅの出力する電圧はマイナスとなり、スイッチ２６ｇがＯＮになる。すると、マイナスの電圧−Ｖ２の信号が抵抗２６ｊ、ｋを介して、アナログ用ループフィルタ２４にリミット信号として与えられる。これにより、アナログ用ループフィルタ２４に入力される電圧が上昇するようになる。
【００４４】
図５を参照すると、ロック検出信号が出力される直前に、電圧制御発振器１０に与えられる電圧がＡＳＨをやや超えているとする。ただし、ここで、電圧制御発振器１０に与えられる電圧はＤ−ＬＯＣＫから大きく離れることは無いという点に留意されたい。電圧制御発振器１０の出力周波数はロックされているからである。Ｄ−ＬＯＣＫからやや離れるのは、誤差やノイズなどによるものである。
【００４５】
ロック検出信号が出力されると、リミッタ回路２６がプラスの電圧＋Ｖ１の信号を抵抗２６ｈ、ｋを介して、アナログ用ループフィルタ２４にリミット信号として与える。よって、アナログ用ループフィルタ２４に入力される電圧が低下する。すると、電圧が低下しすぎて、電圧制御発振器１０に与えられる電圧がＢＳＨをやや下回ってしまう。すると、リミッタ回路２６がマイナスの電圧−Ｖ２の信号を抵抗２６ｊ、ｋを介して、アナログ用ループフィルタ２４にリミット信号として与える。よって、アナログ用ループフィルタ２４に入力される電圧が上昇する。このようにして、マルチプライヤ２２より電圧制御発振器１０の出力信号の周波数を、さらに基準信号の周波数へ精度良く引き込むことができる。
【００４６】
本発明の実施形態によれば、引込範囲の広いデジタル位相比較器１２を使用して、位相同期をとり、電圧制御発振器（ＶＣＯ）１０の周波数をロックする。その後、位相ノイズ特性が良好なマルチプライヤ２２を使用するようにする。
【００４７】
これにより、引込範囲が狭いマルチプライヤ２２を使用した精密な位相同期が可能となる。
【００４８】
しかも、リミッタ回路２６が、アナログ用ループフィルタ２４の出力する信号の電圧Ａ−ＬＯＣＫを、Ｄ−ＬＯＣＫ＋第二オフセット電圧（ＢＳＨという）≦Ａ−ＬＯＣＫ≦Ｄ−ＬＯＣＫ＋第一オフセット電圧（ＡＳＨという）とする。
【００４９】
このように、Ａ−ＬＯＣＫを、Ｄ−ＬＯＣＫの近傍の範囲内に制限するので、電圧制御発振器（ＶＣＯ）１０の温度変化などによって、電圧制御発振器１０の出力する周波数が基準信号の周波数から大きく離れていたとしても、電圧制御発振器（ＶＣＯ）１０の周波数を引き込むことができる。また、Ａ−ＬＯＣＫを大きく変動させなくても、電圧制御発振器１０の周波数を引き込むことができる。
【００５０】
上記の利点は、Ａ−ＬＯＣＫを、電圧制御発振器１０の周波数が基準信号の周波数の近傍の範囲内にあるとしたときの電圧制御発振器１０に与えられる電圧の範囲内に制限するような例を仮に想定して比較してみれば、より明らかになる。
【００５１】
すなわち、電圧制御発振器１０の温度変化などによって電圧制御発振器１０の周波数が基準信号の周波数から大きく離れてしまったとする。すると、マルチプライヤ２２を使用するように切り替えた場合（端子３０ａと３０ｃとを接続する）、アナログ用ループフィルタ２４の出力電圧は、電圧制御発振器１０の周波数が基準信号の周波数の近傍の範囲内にあるとしたときの電圧制御発振器１０に与えられる電圧の範囲から大きく離れてしまう。よって、Ａ−ＬＯＣＫを、電圧制御発振器１０の周波数が基準信号の周波数の近傍の範囲内にあるとしたときの電圧制御発振器１０に与えられる電圧の範囲内に制限しようとしても、マルチプライヤ２２の引込範囲が狭いため、うまくいかない。また、Ａ−ＬＯＣＫを、かかる範囲内に制限しようとすれば、Ａ−ＬＯＣＫを大きく変動させなければならない。
【００５２】
また、上記の実施形態は、以下のようにして実現できる。ＣＰＵ、ハードディスク、メディア（フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭなど）読み取り装置を備えたコンピュータのメディア読み取り装置に、上記の各部分、例えばスイッチ３０の切替制御を実現するプログラムを記録したメディアを読み取らせて、ハードディスクにインストールする。このような方法でも、上記の機能を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態にかかるＰＬＬ回路１の構成を示すブロック図である。
【図２】デジタル用ループフィルタ１４の構成を示す回路図である。
【図３】アナログ用ループフィルタ２４の構成を示す回路図である。
【図４】リミッタ回路２６の構成を示す回路図である。
【図５】本発明の実施形態の動作を示すタイミングチャートである。
【符号の説明】
１  ＰＬＬ回路
１０  電圧制御発振器（ＶＣＯ）
１２  デジタル位相比較器（第一位相比較手段）
１４  デジタル用ループフィルタ（第一ローパスフィルタ）
２２  マルチプライヤ（第二位相比較手段）
２４  アナログ用ループフィルタ（第二ローパスフィルタ）
２６  リミッタ回路（電圧制限手段）
３０  スイッチ（切替手段）
【図１】
2004336624.tif 000003
【図２】
2004336624.tif 000004
【図３】
2004336624.tif 000005
【図４】
2004336624.tif 000006
【図５】
2004336624.tif 000007