(57)【要約】【課題】耐衝撃性が向上した複合電子部品を得る。【解決手段】内部回路を備えたセラミック製の多層基板１０の表面に、最も大きな実装面積を有する第１の電子部品１５が搭載された第１の領域と、該電子部品１５よりも小さな実装面積を有する電子部品１６ａが搭載された第２の領域とを備えた複合電子部品。第１及び第２の領域の境界であって多層基板１０の短辺方向Ｘに延在する境界線Ｄを仮想し、平面視して仮想境界線Ｄ上に位置する多層基板１０の裏面に、内部回路と電気的に接続されていない補強用ダミーランド１３が設けられている。【選択図】　図１
2004022794.tif 000002
【特許請求の範囲】
【請求項１】
内部回路を備えた多層基板の表面に、最も大きな実装面積を有する第１の電子部品が搭載された第１の領域と、電子部品が搭載されていないあるいは前記第１の電子部品よりも小さな実装面積を有する第２の電子部品が搭載された第２の領域とを備えた複合電子部品において、
前記第１及び第２の領域の境界であって前記多層基板の短辺方向に延在する境界線を仮想し、平面視して前記仮想境界線上に位置する多層基板の裏面に、前記内部回路と電気的に接続されていない補強用ダミーランドを設けたこと、
を特徴とする複合電子部品。
【請求項２】
前記第１の電子部品はＩＣであることを特徴とする請求項１に記載の複合電子部品。
【請求項３】
前記補強用ダミーランドは前記仮想境界線に沿って配置された複数の矩形体からなることを特徴とする請求項１又は請求項２に記載の複合電子部品。
【請求項４】
前記補強用ダミーランドは前記仮想境界線に沿って配置された単一の矩形体からなることを特徴とする請求項１又は請求項２に記載の複合電子部品。
【請求項５】
前記補強用ダミーランドは前記仮想境界線に沿って配置された複数の円形体からなることを特徴とする請求項１又は請求項２に記載の複合電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複合電子部品、特に、内部回路を備えたセラミック製の多層基板の表面に複数の電子部品を搭載した複合電子部品に関する。
【０００２】
【従来の技術】
一般に、ＰＬＬモジュールや携帯電話機のＲＦデバイスのように、内部回路を備えたセラミック製の多層基板の表面にＩＣやコンデンサ等の電子部品を搭載した複合電子部品が種々提供されている。
【０００３】
例えば、図６に示す複合電子部品は、特開平７−１１５１４９号公報に開示されたものであり、図示しない内部回路を備えたセラミック製の多層基板１の表面に、比較的大きな実装面積を有するベアＩＣ３と、コンデンサやインダクタ等の比較的小さな実装面積を有する複数の電子部品６とが搭載されている。即ち、ベアＩＣ３が搭載された領域Ａと電子部品６が搭載された領域Ｂとが仮想境界線Ｄで区分されている。
【０００４】
【発明が解決しようとする課題】
ところで、図６に示した従来の複合電子部品にあっては、プリント基板に実装した状態で落下試験等を行うと、多層基板１の裏面側で境界線Ｄに相当する部分に亀裂が発生しやすいという問題点を有していた。これは、多層基板１の裏面において領域Ａ，Ｂに相当する部分が境界線Ｄを境に撓み強度が異なっていることに起因すると考えられる。
【０００５】
そこで、本発明の目的は、耐衝撃性が向上した複合電子部品を提供することにある。
【０００６】
【課題を解決するための手段及び作用】
以上の目的を達成するため、本発明は、内部回路を備えた多層基板の表面に、最も大きな実装面積を有する第１の電子部品が搭載された第１の領域と、電子部品が搭載されていないあるいは前記第１の電子部品よりも小さな実装面積を有する第２の電子部品が搭載された第２の領域とを備えた複合電子部品において、前記第１及び第２の領域の境界であって前記多層基板の短辺方向に延在する境界線を仮想し、平面視して前記仮想境界線上に位置する多層基板の裏面に、前記内部回路と電気的に接続されていない補強用ダミーランドを設けたことを特徴とする。
【０００７】
本発明に係る複合電子部品においては、落下等で衝撃が発生した場合、最もストレスが発生しやすい多層基板の裏面に前記第１及び第２の領域の境界であって多層基板の短辺方向に延在する境界線に相当する部分に補強用ダミーランドが設けられているため、耐衝撃性が向上する。
【０００８】
本発明に係る複合電子部品において、前記補強用ダミーランドは前記仮想境界線に沿って配置された複数又は単一の矩形体であってもよく、あるいは、仮想境界線に沿って配置された複数の円形体であってもよい。
【０００９】
【発明の実施の形態】
以下、本発明に係る複合電子部品の実施形態について、添付図面を参照して説明する。
【００１０】
（第１実施形態、図１、図２参照）
本発明の第１実施形態である複合電子部品は、図１、図２に示すように、多層基板１０の表面に第１の電子部品１５であるチップＩＣと第２の電子部品１６ａ，１６ｂであるコンデンサやインダクタや抵抗を搭載し、金属ケース２０で被覆したものである。図２に示されているように、第１の電子部品（チップＩＣ）１５は搭載電子部品のなかで最も大きな実装面積を有し、第２の電子部品１６ａ，１６ｂは第１の電子部品１５よりも小さな実装面積を有している。
【００１１】
即ち、多層基板１０の表面は、第１の電子部品１５が搭載された第１の領域Ａと、第２の電子部品１６ａ，１６ｂが搭載された領域Ｂ，Ｃとに分割されている。本第１実施形態では、第１及び第２の領域Ａ，Ｂの境界であって多層基板１０の短辺方向Ｘに延在する境界線Ｄを仮想し、以下に説明する補強用ダミーランド１３を設けている。
【００１２】
多層基板１０は、所定の内部電極やビアホールを形成した複数枚のマザーセラミックシートを積層／プレスし、コンデンサ、インダクタ、抵抗、フィルタ、遅延線等を含む必要な内部回路（図示せず）を構成すると共に個々のサイズに切り出したもので、側面には内部回路と電気的に接続された複数の外部電極１１を備えている。
【００１３】
第１の電子部品１５は半田バンプ１７によって多層基板１０の内部回路と電気的に接続されている。また、第２の電子部品１６ａ，１６ｂは半田１８によって多層基板１０の内部回路と電気的に接続されている。
【００１４】
一方、多層基板１０の裏面には、図１（Ｂ）に示すように、側面に設けた外部電極１１に対して引出し部１２ａを介して電気的に接続されているランド１２と、補強用ダミーランド１３とが印刷又はビアホール形成により設けられている。補強用ダミーランド１３は、平面視して前記仮想境界線Ｄ上に位置する部分に矩形体をなすように２本設けたもので（図１（Ｂ）に斜線を付して示す）、多層基板１０の内部回路とは電気的に接続されていない。
【００１５】
この複合電子部品は、内部回路と接続されているランド１２が図示しないプリント基板上のランドに半田付けされると共に、補強用ダミーランド１３もプリント基板上のランドに半田付けされる。但し、ダミーランド１３は必ずしもプリント基板上に半田付けされる必要はない。
【００１６】
多層基板１０の裏面であって前記仮想境界線Ｄに相当する部分は、領域Ａと領域Ｂとで基板１０の撓み強度が異なるために、本複合電子部品をプリント基板に実装した状態では、衝撃等によってストレスが集中しやすく、亀裂発生のおそれがある。しかし、本第１実施形態では、ストレスが集中しやすい仮想境界線Ｄに相当する部分に補強用ダミーランド１３が設けられているために、耐衝撃性が向上する。
【００１７】
（第２実施形態、図３参照）
本発明の第２実施形態である複合電子部品は、基本的には前記第１実施形態である複合電子部品と同じ構成を備えており、その作用効果も第１実施形態と同様である。従って、図３においては前記図１、図２と同じ部分に同じ符号を付し、重複した説明は省略する。
【００１８】
本第２実施形態において第１実施形態と異なる点は、多層基板１０の表面の領域Ｂに搭載した電子部品１６ａが複数種あること、領域Ｃにも複数の電子部品１６ｂが搭載されていること、及び、多層基板１０の裏面であって仮想境界線Ｄに沿って設けた補強用ダミーランド１３が１本の矩形体（図３（Ｂ）に斜線を付して示す）をなしていることである。
【００１９】
（補強用ダミーランドの他の例、図４参照）
複合電子部品の多層基板の裏面に設けられる補強用ダミーランドとしては、矩形体をなす比較的長尺の前記ダミーランド１３の他に、図４（Ａ）に示すように、複数の円形体からなるダミーランド１３ａを仮想境界線Ｄに沿って設けたものであってもよい。あるいは、図４（Ｂ）に示すように、複数の矩形体からなるダミーランド１３ｂをその短辺方向が仮想境界線Ｄに沿うように設けたものであってもよいし、複数の正四角形のダミーランドであってもよい。
【００２０】
なお、図４において、ダミーランド１３ａ，１３ｂは斜線を付して示され、多層基板１０の裏面に位置する配線用のランドは図示を省略している。
【００２１】
（第３実施形態、図５参照）
本発明の第３実施形態である複合電子部品は、基本的には前記第１実施形態である複合電子部品と同じ構成を備えており、多層基板１０の裏面にいま一つのＩＣ１９を設けた点のみが異なっている。
【００２２】
このＩＣ１９は多層基板１０の裏面に設けた電極（図示せず）と半田によって多層基板１０の内部回路と電気的に接続されている。また、ＩＣ１９はエポキシ樹脂等でコーティングされており、複合電子部品が実装されるプリント基板と直接には電気的に接続されていない。
【００２３】
本第３実施形態において、多層基板１０の裏面であって仮想境界線Ｄ上に補強用ダミーランド１３が設けられていることは第１実施形態と同様であり、その作用効果も同様である。従って、図５においては前記図１、図２と同じ部分に同じ符号を付し、重複した説明は省略する。
【００２４】
（他の実施形態）
なお、本発明に係る複合電子部品は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００２５】
特に、第１及び第２の電子部品としては、前記ＩＣやコンデンサ、インダクタ、抵抗以外に種々の電子部品を搭載することができ、また、領域Ｂ，Ｃには電子部品が搭載されていない場合であってもよい。領域Ｃが存在しない（電子部品１６ｂが搭載されない）場合もあり得る。
【００２６】
さらに、多層基板の裏面に設けたランド１２は、側面の外部電極１１と接続するために引出し部１２ａを設けているが、多層基板１０の内部回路とビアホールを介して接続する場合は引出し部１２ａは不要である。
【００２７】
【発明の効果】
以上の説明で明らかなように、本発明によれば、多層基板の裏面であって衝撃等の応力が集中しやすい仮想境界線上に補強用ダミーランドを設けたため、耐衝撃性が向上し、複合電子部品をプリント基板に実装した場合に衝撃が加わったとしても多層基板に亀裂等が発生することを防止できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態である複合電子部品を示し、（Ａ）は断面図、（Ｂ）は金属ケースを省略した裏面図。
【図２】図１に示した複合電子部品の平面図。
【図３】本発明の第２実施形態である複合電子部品を示し、（Ａ）は平面図、（Ｂ）は裏面図。
【図４】本発明に係る複合電子部品において補強用ダミーランドの変形例を示す説明図。
【図５】本発明の第３実施形態である複合電子部品を示す裏面図。
【図６】従来の複合電子部品を示す平面図。
【符号の説明】
１０…多層基板
１３，１３ａ，１３ｂ…補強用ダミーランド
１５…第１の電子部品（ＩＣ等）
１６ａ，１６ｂ…第２の電子部品（コンデンサ、インダクタ等）
Ａ…第１の領域
Ｂ…第２の領域
Ｄ…仮想境界線
【図１】
2004022794.tif 000003
【図２】
2004022794.tif 000004
【図３】
2004022794.tif 000005
【図４】
2004022794.tif 000006
【図５】
2004022794.tif 000007
【図６】
2004022794.tif 000008