(57)【要約】      （修正有）【課題】異なる材料の酸化速度の差を利用して形成される自己整合酸化物マスクを提供する。【解決手段】能動領域の単結晶Ｓｉ52（Ｓｉ／ＳｉＧｅ）およびフィールド上の多結晶Ｓｉ51（Ｓｉ／ＳｉＧｅ）を含むＣＶＤ成長ベースＮＰＮベース層上に自己整合酸化物マスクを形成する。この自己整合マスクは、多結晶Ｓｉ（Ｓｉ／ＳｉＧｅ）が単結晶Ｓｉ（Ｓｉ／ＳｉＧｅ）よりも速く酸化することを利用して作製される。熱酸化法を用いて多結晶Ｓｉ（Ｓｉ／ＳｉＧｅ）上に厚い酸化層を形成し、単結晶Ｓｉ（Ｓｉ／ＳｉＧｅ）上に薄い酸化層を形成することによって、多結晶Ｓｉ（Ｓｉ／ＳｉＧｅ）および単結晶Ｓｉ（Ｓｉ／ＳｉＧｅ）の両方の上に酸化膜を形成し、次いで酸化物のエッチングを制御して、多結晶Ｓｉ（Ｓｉ／ＳｉＧｅ）上に自己整合酸化物マスク層を残しながら、単結晶Ｓｉ（Ｓｉ／ＳｉＧｅ）上の薄い酸化層を除去する。【選択図】図５
2004221582.tif 000002
【特許請求の範囲】
【請求項１】
コレクタと、エミッタと、フィールド上の多結晶Ｓｉおよび能動領域の単結晶Ｓｉを含む複合ベースとからなるバイポーラ・トランジスタの前記複合ベース上に自己整合酸化物マスクを形成する方法であって、
熱酸化法を用いて前記多結晶Ｓｉ上に厚い酸化物層を形成し、前記単結晶Ｓｉ上に薄い酸化物層を形成することによって、前記複合ベースの前記多結晶Ｓｉおよび前記単結晶Ｓｉの両方の上に酸化物層を形成するステップと、
酸化物のエッチングを制御して、前記多結晶Ｓｉ上に自己整合酸化物マスク層を残しながら、前記単結晶Ｓｉ上の前記薄い酸化物層を除去するステップとを含む方法。
【請求項２】
前記バイポーラ・トランジスタの真性ＳｉよりもドープＳｉの酸化が速いために酸化の差が拡大されており、また前記単結晶Ｓｉにおいて前記ベース表面の真性Ｓｉキャップだけに酸化が限定され、かつ前記多結晶Ｓｉにおける酸化によって、前記真性Ｓｉキャップがすべて消費され、さらに前記Ｓｉキャップの下のドープＳｉが酸化されるような厚みの前記酸化物層が形成される、請求項１に記載の方法。
【請求項３】
前記単結晶Ｓｉの単結晶ファセット面の酸化速度が前記単結晶Ｓｉの（１００）面よりも速いため、制御されたエッチングの後に、前記単結晶ファセット面上にも酸化物マスク層が残るので、前記酸化物層が初期に前記単結晶ファセット面上でも（１００）面上より厚く形成される、請求項１に記載の方法。
【請求項４】
高品質ＣＶＤ膜の成長を可能にするプレＣＶＤ  ＨＦエッチング中にトランジスタの分離酸化物の側縁部を引き下げ、次いで、前記側縁部を多結晶Ｓｉで充填し、盛上った外部ベースから多結晶Ｓｉで充填した前記側縁部の隅部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、請求項３に記載の方法。
【請求項５】
高品質ＣＶＤ膜の成長を可能にするプレＣＶＤ  ＨＦエッチング中にトランジスタの分離酸化物の側縁部を引き下げ、次いで、前記側縁部を多結晶Ｓｉで充填し、盛上った外部ベースから多結晶Ｓｉで充填した前記側縁部の隅部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、請求項１に記載の方法。
【請求項６】
コレクタと、エミッタと、フィールド上の多結晶Ｓｉおよび能動領域の単結晶Ｓｉを含む複合ベースと、
盛上った外部ベースの形成前に前記多結晶Ｓｉ上に形成され、前記盛上った外部ベースから前記コレクタ縁部の多結晶Ｓｉを経由して前記コレクタにドーパントが拡散するのを阻止してベース−コレクタ・キャパシタンスを低下させる自己整合酸化物マスク層とを備えるトランジスタ。
【請求項７】
前記自己整合酸化物層を前記単結晶Ｓｉの単結晶ファセット面上にも形成する、請求項６に記載のトランジスタ。
【請求項８】
プレＣＶＤ  ＨＦエッチング中に前記コレクタに隣接する分離酸化物の側縁部を引き下げ、次いで多結晶Ｓｉで充填し、前記盛上った外部ベースから前記側縁部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、請求項７に記載のトランジスタ。
【請求項９】
プレＣＶＤ  ＨＦエッチング中に前記コレクタに隣接する分離酸化物の側縁部を引き下げ、次いで多結晶Ｓｉで充填し、前記盛上った外部ベースから前記側縁部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、請求項６に記載のトランジスタ。
【請求項１０】
コレクタと、エミッタと、フィールド上の多結晶シリコン・ゲルマニウム層の上の多結晶シリコン層を意味する多結晶Ｓｉ／ＳｉＧｅ、および能動領域の単結晶シリコン・ゲルマニウム層の上の単結晶シリコン層を意味する単結晶Ｓｉ／ＳｉＧｅを含む複合ベースとからなるバイポーラ・トランジスタの前記複合ベース上に自己整合酸化物マスクを形成する方法であって、
熱酸化法を用いて前記多結晶Ｓｉ／ＳｉＧｅ上に厚い酸化物層を形成し、前記単結晶Ｓｉ／ＳｉＧｅ上に薄い酸化物層を形成することによって、前記複合ベースの前記多結晶Ｓｉ／ＳｉＧｅおよび前記単結晶Ｓｉ／ＳｉＧｅの両方の上に酸化物層を形成するステップと、
酸化物のエッチングを制御して、前記多結晶Ｓｉ／ＳｉＧｅ上に自己整合酸化物マスク層を残しながら、前記単結晶Ｓｉ／ＳｉＧｅ上の前記薄い酸化物層を除去するステップとを含む方法。
【請求項１１】
前記バイポーラ・トランジスタのＳｉよりもＳｉＧｅの酸化が速いために酸化の差が拡大される、請求項１０に記載の方法。
【請求項１２】
前記バイポーラ・トランジスタの真性ＳｉＧｅよりもドープＳｉＧｅの酸化が速いために酸化の差が拡大されており、また前記単結晶において前記ベース表面の真性Ｓｉキャップだけに酸化が限定され、かつ前記多結晶における酸化によって、前記真性Ｓｉキャップがすべて消費され、さらに前記Ｓｉキャップの下のドープＳｉＧｅが酸化されるような厚みの前記酸化物層が形成される、請求項１０に記載の方法。
【請求項１３】
前記単結晶層の単結晶ファセット面の酸化速度が前記単結晶層の（１００）面よりも速いため、制御されたエッチングの後に、前記単結晶ファセット面上にも酸化物マスク層が残るので、前記酸化物層が初期に前記単結晶ファセット面上でも（１００）面上より厚く形成される、請求項１０に記載の方法。
【請求項１４】
高品質ＣＶＤ膜の成長を可能にするプレＣＶＤ  ＨＦエッチング中にトランジスタの分離酸化物の側縁部を引き下げ、次いで、前記側縁部を多結晶Ｓｉ／ＳｉＧｅで充填し、盛上った外部ベースから多結晶Ｓｉ／ＳｉＧｅで充填した前記側縁部の隅部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、請求項１３に記載の方法。
【請求項１５】
高品質ＣＶＤ膜の成長を可能にするプレＣＶＤ  ＨＦエッチング中にトランジスタの分離酸化物の側縁部を引き下げ、次いで、前記側縁部を多結晶Ｓｉ／ＳｉＧｅで充填し、盛上った外部ベースから多結晶Ｓｉ／ＳｉＧｅで充填した前記側縁部の隅部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、請求項１０に記載の方法。
【請求項１６】
コレクタと、エミッタと、多結晶Ｓｉ／ＳｉＧｅおよび単結晶Ｓｉ／ＳｉＧｅを含む複合ベースと、
盛上った外部ベースの形成前に前記多結晶Ｓｉ／ＳｉＧｅ上に形成され、前記盛上った外部ベースから前記コレクタ側縁部の多結晶を経由して前記コレクタにドーパントが拡散するのを阻止してベース−コレクタ・キャパシタンスを低下させる自己整合酸化物マスク層とを備えるトランジスタ。
【請求項１７】
前記自己整合酸化物層を前記単結晶層の単結晶ファセット面上にも形成する、請求項１６に記載のトランジスタ。
【請求項１８】
プレＣＶＤ  ＨＦエッチング中に前記コレクタに隣接する分離酸化物の側縁部を引き下げ、次いで多結晶Ｓｉ／ＳｉＧｅで充填し、前記盛上った外部ベースから前記側縁部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、請求項１７に記載のトランジスタ。
【請求項１９】
プレＣＶＤ  ＨＦエッチング中に前記コレクタに隣接する分離酸化物の側縁部を引き下げ、次いで多結晶Ｓｉ／ＳｉＧｅで充填し、前記盛上った外部ベースから前記側縁部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、請求項１６に記載のトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、異なる材料の酸化速度の違いを利用して形成した自己整合マスクに関し、より詳細には、ＣＶＤ成長ベースＮＰＮトランジスタのベース層の多結晶領域上に自己整合酸化物マスクを形成する方法に関し、ここでベース層は、能動領域（active area）の単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ（単結晶シリコン・ゲルマニウム層上の単結晶シリコン層を意味する））およびフィールド分離領域（fieldisolation）上の多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ（多結晶シリコン・ゲルマニウム層上の多結晶シリコン層を意味する））を含む。
【背景技術】
【０００２】
【非特許文献１】ビー・ジャガンナタン（B. Jagannathan）等、「製造可能技術における２８５ＧＨｚ  ｆＭＡＸおよび２０７ＧＨｚ  ｆＴの自己整合ＳｉＧｅ  ＮＰＮトランジスタ（Self-alignedSiGe NPN transistors with 285GHz fMAX and 207GHz fT in a manufacturabletechnology）」、ＩＥＥＥ電子デバイス・レター（IEEE Electron Device Lett.）、２３、２５８頁（２００２年）
【非特許文献２】エス・ジェング（S. Jeng）等、「集積ＳｉＧｅ  ＨＢＴにおけるＮＰＮ  ＨＢＴ性能およびポリシリコン抵抗器に対する外部ベース・プロセスの影響（Impactof extrinsic base process on NPN HBT performance and polysilicon resistor inintegrated SiGe HBTs）」、１９９７年ＢＣＴＭ予稿集（Proceedings of 1997 BCTM）、１８７〜１９０頁
【発明の開示】
【発明が解決しようとする課題】
【０００３】
したがって、本発明の第１の目的は、異なる材料の酸化速度の違いを利用して形成した自己整合マスクを提供することである。
【課題を解決するための手段】
【０００４】
自己整合酸化物マスクは、能動領域の単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）と周囲領域の多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）とを含むＣＶＤ成長ベースＮＰＮトランジスタ・ベース層上に形成され、その後盛上った外部ベース（raised extrinsic base）が形成される。この自己整合マスクは、多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）が単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）よりも速く酸化することを利用して作製される。また、ＳｉＧｅがＳｉよりも速く酸化すること、およびドープＳｉ（またはＳｉＧｅ）が真性Ｓｉ（またはＳｉＧｅ）よりも速く酸化することを利用して、自己整合マスクを形成することもできる。酸化膜は、熱酸化法を用いて多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上に厚い酸化物層を形成し、単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上に薄い酸化物層を形成することによって、多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）および単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）の両方の上に形成される。次いで、高度にドープされた盛上った外部ベースからコレクタ端部へのＢの拡散を阻止する酸化物マスク層を多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上に残しながら、酸化物のエッチングを制御して単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上の薄い酸化物層を除去する。
【０００５】
本発明の前述の目的および利点は、そのいくつかの実施形態についての以下の詳細な記述を添付の図面と併せ参照することによって、当業者にはより容易に理解されよう。いくつかの図面を通して、同一の符号は同一の要素を示す。
【発明を実施するための最良の形態】
【０００６】
図１は、酸化速度の異なる第１および第２の異なる材料１０、１２から構成される構造体を示しており、第１の材料は第１の速い酸化速度、第２の材料は第２のより遅い酸化速度を有する。
【０００７】
図２に、図１の構造体の異なる２つの材料が異なる２通りの酸化速度で酸化された後の、第１の材料上の厚い酸化物層２０および第２の材料上の薄い酸化物層２２を示す。
【０００８】
図３に、第２の酸化物層が完全にエッチングされた後に自己整合マスク３０が第１の材料上に残るように、酸化物のエッチングを制御して、両方の酸化物層をほぼ同じ速度でエッチングした後の構造体を示す。
【０００９】
本発明は、この原理を使用して、能動領域に単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）を、周囲領域上に多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）を含むＣＶＤ成長ベースＮＰＮトランジスタ・ベース層上に自己整合酸化物マスクを形成するものである。この自己整合マスクは、多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）が単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）よりも速く酸化することを利用して作製される。酸化法を用いて多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上に厚い酸化物層を、単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上に薄い酸化物層を形成することによって酸化膜を、多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）および単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）の両方の上に形成する。酸化速度がより速いために全熱サイクルが低減されるので、ＨＩＰＯＸ（高圧酸化）法を使用するが、本発明はＨＩＰＯＸだけに限定されない。
【００１０】
酸化プロセス後に、次いで、高度にドープされた盛上った外部ベースからコレクタ端部へのＢの拡散を阻止する酸化物マスク層を多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上に残しながら、酸化物のエッチングを制御して単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上の薄い酸化物層を除去する。
【００１１】
図４に、ＨＢＴ（ヘテロ接合バイポーラ・トランジスタ）ベース・コンタクトに現在使用されている、Ｂ（ホウ素）ドープ盛上り外部ベース構造を有する従来技術のＣＶＤ成長ベースＮＰＮトランジスタを示す［ビー・ジャガンナタン（B. Jagannathan）等、「製造可能技術における２８５ＧＨｚ  ｆＭＡＸおよび２０７ＧＨｚ  ｆＴの自己整合ＳｉＧｅ  ＮＰＮトランジスタ（Self-alignedSiGe NPN transistors with 285GHz fMAX and 207GHz fT in a manufacturabletechnology）」、ＩＥＥＥ電子デバイス・レター（IEEE Electron Device Lett.）、２３、２５８頁（２００２年）］。このデバイスは、コレクタと、高濃度Ｂドープ盛上り外部ベース・コンタクトと、イン・サイチュＢドープ単結晶ベース層と、エミッタと外部ベースを隔てるＣＥスペーサを有する中央エミッタＣＥとを備え、両側の浅いトレンチ分離ＳＴＩによって分離されている。埋め込まれたベースを有するＣＶＤ成長ベースＮＰＮトランジスタ［エス・ジェング（S.Jeng）等、「集積ＳｉＧｅ  ＨＢＴにおけるＮＰＮ  ＨＢＴ性能およびポリシリコン抵抗器に対する外部ベース・プロセスの影響（Impact ofextrinsic base process on NPN HBT performance and polysilicon resistor inintegrated SiGe HBTs）」、１９９７年ＢＣＴＭ予稿集（Proceedings of 1997 BCTM）、１８７〜１９０頁］と比較したその利点は、全ベース−コレクタ・キャパシタンスＣｃｂが低下し、それが極めて高いｆＭＡＸを達成するのに役立つことである［ビー・ジャガンナタン（B.Jagannathan）等、「製造可能技術における２８５ＧＨｚ  ｆＭＡＸおよび２０７ＧＨｚ  ｆＴの自己整合ＳｉＧｅ  ＮＰＮトランジスタ（Self-alignedSiGe NPN transistors with 285GHz fMAX and 207GHz fT in a manufacturabletechnology）」、ＩＥＥＥ電子デバイス・レター（IEEE Electron Device Lett.）、２３、２５８頁（２００２年）］。
【００１２】
高品質ＣＶＤ膜の成長に必要なプレＣＶＤ  ＨＦ（フッ化水素酸）エッチング中にこの素子の側隅部５０のＳＴＩ酸化物を引き下げる（pull down）。次いで、側隅部５０を多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）で充填する。これによって、Ｂが盛上った外部ベースからコレクタ中に拡散する迅速な隅部拡散経路が形成され、さらなるベース−コレクタ・キャパシタンス  Ｃｃｂ  ｅｘｔ２がもたらされる。
【００１３】
図４〜７に、盛上った外部ベースを形成した後の構造体を示す。ＣＥはエミッタのペデスタルであり、後続のプロセスでそれに穴が開けられ、エミッタ・ポリシリコン（emitter poly）が開口部に取り付けられることになる。エミッタ・プロセスは本発明には直接関係しないので、本明細書ではその詳細を省略する。エミッタ・プロセスのいくつかの選択肢を採用することが可能であり、一例は従来技術に記述されている外部ベースに自己整合したエミッタ［ビー・ジャガンナタン（B.Jagannathan）等、「製造可能技術における２８５ＧＨｚ  ｆＭＡＸおよび２０７ＧＨｚ  ｆＴの自己整合ＳｉＧｅ  ＮＰＮトランジスタ（Self-alignedSiGe NPN transistors with 285GHz fMAX and 207GHz fT in a manufacturabletechnology）」、ＩＥＥＥ電子デバイス・レター（IEEE Electron Device Lett.）、２３、２５８頁（２００２年）］であるが、本発明はこの特定のエミッタ・プロセスに限定されるものではない。
【００１４】
本発明は、Ｂの隅部拡散経路を除去してデバイスの全Ｃｃｂを減少させる方法を提供する。本発明の方法では、図５に示すように、盛上った外部ベースからのＢの拡散を阻止する酸化物層を、盛上った外部ベースとＣＶＤ成長多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）の間に残す。
【００１５】
図５に、本発明に従って中央の単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）ベース５２の周囲領域の多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）５１上に酸化物層５０を形成した、図４と同様のＣＶＤ成長ベースＮＰＮトランジスタを示す。このデバイスは、コレクタ５３と、Ｂドープ盛上り外部ベース・コンタクト５４と、イン・サイチュＢドープ単結晶ベース層５２と、エミッタと外部ベース５４を隔てるＣＥスペーサを有する（後で形成される）中央エミッタＣＥとを備え、このデバイスは両側の浅いトレンチ分離ＳＴＩによって分離されている。高品質ＣＶＤ膜の成長に必要なプレＣＶＤ  ＨＦエッチング中にデバイスの側縁隅部５５のＳＴＩ酸化物を引き下げる。次いで、側縁隅部５５を多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）で充填する。
【００１６】
本発明によれば、多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）が単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）よりも速く酸化することを利用して自己整合マスクが作製される。熱酸化法を用いて多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上に厚い酸化物層を形成し、単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上に薄い酸化物層を形成することによって、多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）５１および単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）５２の両方の上に酸化膜を形成する。
【００１７】
酸化プロセス後に、多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）５１上に酸化物マスク層を残しながら、酸化物のエッチングを制御して単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）５２上の薄い酸化物層を除去する。この酸化物マスクによって、盛上った外部ベースから側縁隅部５５を経由してコレクタにＢが拡散するのが阻止される。
【００１８】
単結晶ファセット面の酸化速度が（１００）面よりも速いため、制御されたエッチングの後に、単結晶ファセット面上にも酸化物マスク層が残るので、酸化物層が初期に単結晶ファセット面５６上でも（１００）面５７上より厚く形成される。
【００１９】
多結晶と単結晶の酸化の差は、ＳｉＧｅがＳｉよりも速く酸化し、ドープＳｉ（またはＳｉＧｅ）が真性Ｓｉ（またはＳｉＧｅ）よりも速く酸化することによってもさらに拡大し得る。たとえば、ベース層がＳｉＧｅ層と、それに続く真性Ｓｉキャップ層とを含む場合、また単結晶域において酸化がベース層上部の真性Ｓｉキャップによって制限され、かつ多結晶域における酸化によって真性Ｓｉキャップがすべて消費され、Ｓｉキャップ下層のＳｉＧｅがさらに酸化されるように酸化の厚みを適切に選択する必要がある。ＳｉＧｅにおける酸化速度がより速いため、酸化の差がさらに拡大する。真性Ｓｉキャップ下層のベース層におけるＢドーピングは、上述のＳｉＧｅと同様に作用する。
【００２０】
本発明では、側縁隅部５５でポリシリコンを経由してＢが拡散することによって生じるＣｃｂ  ｅｘｔ２が低減されまたは除去される。コレクタにおけるドーピング濃度は、それが深いほど（サブコレクタに近いほど）高くなるので、Ｃｃｂ  ｅｘｔ２は重要である。
【００２１】
上述の例では、デバイスの側縁隅部５５におけるＳＴＩ酸化物をプレＣＶＤ  ＨＦエッチング中に引き下げ、次いで、ＣＶＤプロセス中にその隅部を多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）で充填する。しかし、図６および図７に示すようにこのように引き下げないときでも、本発明は依然として有効であり、Ｃｃｂを削減するのに役立つ。
【００２２】
図６に、ＳＴＩの側縁部で（５５と同様に）酸化物を引き下げない以外は図４と同様の従来技術のＣＶＤ成長ベースＮＰＮトランジスタを示す。
【００２３】
外部ベース中の高濃度ドーパントは、単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）縁部近くの多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）拡散経路での拡散が依然として速い。ドーパントは、単結晶域側に拡散し、さらなるＣｃｂを生じる。多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）領域上に形成された自己整合マスクは、図７に示すように、この拡散経路を遮断する。
【００２４】
図７に、本発明に従って中央の単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）ベース７２の周囲領域の多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）７１上に酸化物層７０を形成した、図６と同様のＣＶＤ成長ベースＮＰＮトランジスタを示す。このデバイスは、コレクタ７３と、Ｂドープ盛上り外部ベース・コンタクト７４と、イン・サイチュＢドープ単結晶ベース層７２と、エミッタと外部ベース７４を隔てるＣＥスペーサを有する（後に形成される）中央エミッタＣＥとを備え、このデバイスは両側の浅いトレンチ分離ＳＴＩによって分離されている。
【００２５】
本発明によれば、自己整合マスクは、多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）が単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）よりも速く酸化することを利用して作製される。熱酸化法を用いて多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上に厚い酸化物層を形成し、単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上に薄い酸化物層を形成することによって、多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）７１および単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）７２の両方の上に酸化膜を形成する。
【００２６】
単結晶ファセット面の酸化速度が（１００）面よりも速いため、制御されたエッチングの後に、単結晶ファセット面上にも酸化物マスク層が残るので、酸化物層が初期に単結晶ファセット面７６上でも（１００）面７７上より厚く形成される。
【００２７】
酸化プロセス後、酸化物のエッチングを制御して多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）７１上に酸化物マスク層を残しながら、単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）７２上の薄い酸化物層を除去する。この酸化物マスクによって、盛上った外部ベースからコレクタにＢが拡散するのが阻止される。
【００２８】
また、本発明が動作するのにＳＴＩが必ずしも必要でないことは容易に理解されよう。
【００２９】
複数の材料の異なる酸化速度を利用して形成した自己整合マスクについて本発明のいくつかの実施形態および変形形態を本明細書で詳細に説明してきたが、本発明の開示および教示によってこれら以外の多数の設計が当業者に示唆されることは明らかなはずである。
【００３０】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３１】
（１）コレクタと、エミッタと、フィールド上の多結晶Ｓｉおよび能動領域の単結晶Ｓｉを含む複合ベースとからなるバイポーラ・トランジスタの前記複合ベース上に自己整合酸化物マスクを形成する方法であって、
熱酸化法を用いて前記多結晶Ｓｉ上に厚い酸化物層を形成し、前記単結晶Ｓｉ上に薄い酸化物層を形成することによって、前記複合ベースの前記多結晶Ｓｉおよび前記単結晶Ｓｉの両方の上に酸化物層を形成するステップと、
酸化物のエッチングを制御して、前記多結晶Ｓｉ上に自己整合酸化物マスク層を残しながら、前記単結晶Ｓｉ上の前記薄い酸化物層を除去するステップとを含む方法。
（２）前記バイポーラ・トランジスタの真性ＳｉよりもドープＳｉの酸化が速いために酸化の差が拡大されており、また前記単結晶Ｓｉにおいて前記ベース表面の真性Ｓｉキャップだけに酸化が限定され、かつ前記多結晶Ｓｉにおける酸化によって、前記真性Ｓｉキャップがすべて消費され、さらに前記Ｓｉキャップの下のドープＳｉが酸化されるような厚みの前記酸化物層が形成される、上記（１）に記載の方法。
（３）前記単結晶Ｓｉの単結晶ファセット面の酸化速度が前記単結晶Ｓｉの（１００）面よりも速いため、制御されたエッチングの後に、前記単結晶ファセット面上にも酸化物マスク層が残るので、前記酸化物層が初期に前記単結晶ファセット面上でも（１００）面上より厚く形成される、上記（１）に記載の方法。
（４）高品質ＣＶＤ膜の成長を可能にするプレＣＶＤ  ＨＦエッチング中にトランジスタの分離酸化物の側縁部を引き下げ、次いで、前記側縁部を多結晶Ｓｉで充填し、盛上った外部ベースから多結晶Ｓｉで充填した前記側縁部の隅部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、上記（３）に記載の方法。
（５）高品質ＣＶＤ膜の成長を可能にするプレＣＶＤ  ＨＦエッチング中にトランジスタの分離酸化物の側縁部を引き下げ、次いで、前記側縁部を多結晶Ｓｉで充填し、盛上った外部ベースから多結晶Ｓｉで充填した前記側縁部の隅部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、上記（１）に記載の方法。
（６）コレクタと、エミッタと、フィールド上の多結晶Ｓｉおよび能動領域の単結晶Ｓｉを含む複合ベースと、
盛上った外部ベースの形成前に前記多結晶Ｓｉ上に形成され、前記盛上った外部ベースから前記コレクタ縁部の多結晶Ｓｉを経由して前記コレクタにドーパントが拡散するのを阻止してベース−コレクタ・キャパシタンスを低下させる自己整合酸化物マスク層とを備えるトランジスタ。
（７）前記自己整合酸化物層を前記単結晶Ｓｉの単結晶ファセット面上にも形成する、上記（６）に記載のトランジスタ。
（８）プレＣＶＤ  ＨＦエッチング中に前記コレクタに隣接する分離酸化物の側縁部を引き下げ、次いで多結晶Ｓｉで充填し、前記盛上った外部ベースから前記側縁部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、上記（７）に記載のトランジスタ。
（９）プレＣＶＤ  ＨＦエッチング中に前記コレクタに隣接する分離酸化物の側縁部を引き下げ、次いで多結晶Ｓｉで充填し、前記盛上った外部ベースから前記側縁部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、上記（６）に記載のトランジスタ。
（１０）コレクタと、エミッタと、フィールド上の多結晶シリコン・ゲルマニウム層の上の多結晶シリコン層を意味する多結晶Ｓｉ／ＳｉＧｅ、および能動領域の単結晶シリコン・ゲルマニウム層の上の単結晶シリコン層を意味する単結晶Ｓｉ／ＳｉＧｅを含む複合ベースとからなるバイポーラ・トランジスタの前記複合ベース上に自己整合酸化物マスクを形成する方法であって、
熱酸化法を用いて前記多結晶Ｓｉ／ＳｉＧｅ上に厚い酸化物層を形成し、前記単結晶Ｓｉ／ＳｉＧｅ上に薄い酸化物層を形成することによって、前記複合ベースの前記多結晶Ｓｉ／ＳｉＧｅおよび前記単結晶Ｓｉ／ＳｉＧｅの両方の上に酸化物層を形成するステップと、
酸化物のエッチングを制御して、前記多結晶Ｓｉ／ＳｉＧｅ上に自己整合酸化物マスク層を残しながら、前記単結晶Ｓｉ／ＳｉＧｅ上の前記薄い酸化物層を除去するステップとを含む方法。
（１１）前記バイポーラ・トランジスタのＳｉよりもＳｉＧｅの酸化が速いために酸化の差が拡大される、上記（１０）に記載の方法。
（１２）前記バイポーラ・トランジスタの真性ＳｉＧｅよりもドープＳｉＧｅの酸化が速いために酸化の差が拡大されており、また前記単結晶において前記ベース表面の真性Ｓｉキャップだけに酸化が限定され、かつ前記多結晶における酸化によって、前記真性Ｓｉキャップがすべて消費され、さらに前記Ｓｉキャップの下のドープＳｉＧｅが酸化されるような厚みの前記酸化物層が形成される、上記（１０）に記載の方法。
（１３）前記単結晶層の単結晶ファセット面の酸化速度が前記単結晶層の（１００）面よりも速いため、制御されたエッチングの後に、前記単結晶ファセット面上にも酸化物マスク層が残るので、前記酸化物層が初期に前記単結晶ファセット面上でも（１００）面上より厚く形成される、上記（１０）に記載の方法。
（１４）高品質ＣＶＤ膜の成長を可能にするプレＣＶＤ  ＨＦエッチング中にトランジスタの分離酸化物の側縁部を引き下げ、次いで、前記側縁部を多結晶Ｓｉ／ＳｉＧｅで充填し、盛上った外部ベースから多結晶Ｓｉ／ＳｉＧｅで充填した前記側縁部の隅部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、上記（１３）に記載の方法。
（１５）高品質ＣＶＤ膜の成長を可能にするプレＣＶＤ  ＨＦエッチング中にトランジスタの分離酸化物の側縁部を引き下げ、次いで、前記側縁部を多結晶Ｓｉ／ＳｉＧｅで充填し、盛上った外部ベースから多結晶Ｓｉ／ＳｉＧｅで充填した前記側縁部の隅部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、上記（１０）に記載の方法。
（１６）コレクタと、エミッタと、多結晶Ｓｉ／ＳｉＧｅおよび単結晶Ｓｉ／ＳｉＧｅを含む複合ベースと、
盛上った外部ベースの形成前に前記多結晶Ｓｉ／ＳｉＧｅ上に形成され、前記盛上った外部ベースから前記コレクタ側縁部の多結晶を経由して前記コレクタにドーパントが拡散するのを阻止してベース−コレクタ・キャパシタンスを低下させる自己整合酸化物マスク層とを備えるトランジスタ。
（１７）前記自己整合酸化物層を前記単結晶層の単結晶ファセット面上にも形成する、上記（１６）に記載のトランジスタ。
（１８）プレＣＶＤ  ＨＦエッチング中に前記コレクタに隣接する分離酸化物の側縁部を引き下げ、次いで多結晶Ｓｉ／ＳｉＧｅで充填し、前記盛上った外部ベースから前記側縁部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、上記（１７）に記載のトランジスタ。
（１９）プレＣＶＤ  ＨＦエッチング中に前記コレクタに隣接する分離酸化物の側縁部を引き下げ、次いで多結晶Ｓｉ／ＳｉＧｅで充填し、前記盛上った外部ベースから前記側縁部を経由して前記コレクタにＢが拡散する経路を前記自己整合酸化物マスクで遮断する、上記（１６）に記載のトランジスタ。
【図面の簡単な説明】
【００３２】
【図１】第１の材料が第１の速い酸化速度を有し、第２の材料が第２のより遅い酸化速度を有する、酸化速度の異なる第１および第２の異なる材料から構成される構造体を示す図である。
【図２】図１の構造体の異なる２つの材料が異なる２通りの酸化速度で酸化された後の、第１の材料上の厚い酸化物層および第２の材料上の薄い酸化物層を示す図である。
【図３】第２の酸化物層が完全にエッチングされた後に自己整合マスクが第１の材料上に残るように、酸化物のエッチングを制御して両方の酸化物層をほぼ同じ速度でエッチングした後の構造体を示す図である。
【図４】ＨＢＴ（ヘテロ接合バイポーラ・トランジスタ）ベース・コンタクトに使用される、盛上った外部ベース構造を有する従来技術のＣＶＤ成長ベースＮＰＮトランジスタを示す図である。
【図５】本発明に従ってベース中央の単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）の周囲領域の多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上に酸化物層を形成した、図４と同様のＣＶＤ成長ベースＮＰＮトランジスタを示す図である。
【図６】ＳＴＩの側縁部で酸化物を引き下げない、図４と同様の従来技術のＣＶＤ成長ベースＮＰＮトランジスタを示す図である。
【図７】本発明に従ってベース中央の単結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）の周囲領域の多結晶Ｓｉ（またはＳｉ／ＳｉＧｅ）上に酸化物層を形成した、図６と同様のＣＶＤ成長ベースＮＰＮトランジスタを示す図である。
【符号の説明】
【００３３】
１０  第１の異なる材料
１２  第２の異なる材料
２０  第１の材料上の厚い酸化物層
２２  第２の材料上の薄い酸化物層
３０  自己整合マスク
５０  酸化物層、側隅部
５１、７１  多結晶Ｓｉ
５２、７２  単結晶ベース層、単結晶Ｓｉ
５３、７３  コレクタ
５４、７４  外部ベース・コンタクト
５５  側縁隅部
５６、７６  単結晶ファセット面
５７、７７  面
７０  酸化物層
【図１】
2004221582.tif 000003
【図２】
2004221582.tif 000004
【図３】
2004221582.tif 000005
【図４】
2004221582.tif 000006
【図５】
2004221582.tif 000007
【図６】
2004221582.tif 000008
【図７】
2004221582.tif 000009