(57)【要約】　　　（修正有）【課題】絶縁膜を用いたリフトオフ法によって微細な電極を形成する場合に、電食反応の発生を防ぐことができ、非常に微細な電極を正確に形成することができる半導体装置用電極の形成方法を提供する。【解決手段】半導体基板１上に絶縁膜５を設け、電極形成部を開口するパターニングする工程と、そのパターニングにより露出する半導体基板１の表面にリフトオフ法により電極２を形成する工程と、電極２を被覆すると共に絶縁膜５の一部を露出させるようにレジスト膜７を設け、そのレジスト膜７をマスクとして使用し、露出する絶縁膜５をエッチング除去する。その後、露出した半導体基板表面をウエットエッチングする。【選択図】　　　　図２
2004022707.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を設け、電極形成部に前記半導体基板が露出するように該絶縁膜をパターニングする工程と、該パターニングにより露出する前記半導体基板表面にリフトオフ法により電極を形成する工程と、該電極を被覆すると共に前記絶縁膜の一部を露出させるようにレジスト膜を設ける工程と、該レジスト膜をマスクとして使用し、露出する前記絶縁膜をエッチング除去し、前記半導体基板表面を露出させるとともに、該露出した半導体基板表面をウエットエッチングする工程とを具備することを特徴とする半導体装置用電極の形成方法。
【請求項２】
請求項１記載の半導体装置用電極の形成方法において、前記電極が一定間隔で少なくとも２以上形成され、前記レジスト膜をマスクとして使用し、露出する前記絶縁膜をエッチング除去し、前記半導体基板表面を露出させるとともに、該露出した半導体基板表面をウエットエッチングした後、前記レジスト膜を除去する工程と、少なくとも前記２以上の電極間に露出する前記半導体基板表面および前記２以上の電極が露出するように別のレジスト膜をパターニングした後、半導体基板の法線方向と蒸着方向のなす角度θが、０°＜θ＜９０°を満たす条件で金属を蒸着し、前記別のレジスト膜を除去することにより、前記露出する半導体基板表面に前記電極のうち一の電極に接続する第２電極を形成する工程とを具備することを特徴とする半導体装置用電極の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえば電荷結合素子のショットキーゲート電極のように、狭い間隔で、多数個の電極を半導体基板上に形成するような半導体装置用電極の形成方法に関する。さらに詳しくは、絶縁膜を用いたリフトオフ法により微細な電極または微細な間隔の電極を形成する場合でも、絶縁膜の除去の際に電極と半導体層との間で電食反応が生じることなく形成することができる半導体装置用電極の形成方法に関する。
【０００２】
【従来の技術】
一般に、半導体基板表面に電極を形成する場合、電極材料がアルミニウムなどの金属の場合は、半導体基板表面全面に金属膜を被覆した後に、その表面にレジスト膜をマスクとして設け、エッチングによりパターニングする方法が採られている。一方、電極材料が金、白金のようにエッチングが難しい金属の場合は、リフトオフ法と呼ばれる方法が用いられている。
【０００３】
一般的なリフトオフ法は、たとえば図５（Ａ）に示されるように、半導体基板１の表面にレジストを塗布してプリベーキングを行い、たとえばモノクロロベンゼンのような薬品に浸漬してから、露光および現像処理を行うことにより、電極形成場所のみに開口部を形成したレジスト膜６を形成する。浸漬処理により、レジスト膜の表面側に現像液に対して難溶性の層が形成され、図５（Ａ）に示されるような庇形状（逆テーパ形状）が形成される。そして、半導体基板１に対して垂直方向から電極材料の金属を蒸着すると、半導体基板１の露出部およびレジスト膜６上に金属膜２ａが成膜される。その後、レジスト膜６を溶解させることにより、レジスト膜６およびその上に被着した金属膜２ａが除去され、図５（Ｂ）に示されるように、半導体基板１上の所定の場所に電極２が形成される。
【０００４】
しかし、レジスト膜の開口寸法が１μｍ以下の微細なパターンになると、前述の方法では、庇形状を形成することができなくなる。そのため、図６（Ａ）に示されるように、まず半導体基板１上に、スペーサ−層となる窒化シリコンなどの絶縁膜層５を成膜し、通常のレジスト膜６を用いてパターニングし、電極の形成部の半導体基板１を露出させる。この際、絶縁膜５は図６（Ａ）に示されるように、レジスト膜６の下側の一部までエッチングする。その後、図６（Ｂ）に示されるように、全面に電極材料の金属膜２ａを蒸着する。その後、レジスト膜６およびレジスト膜６上の金属膜２ａ除去し、さらに絶縁膜５をエッチング除去することにより、前述のリフトオフ法と同様に半導体基板１上に電極２を形成することができる。
【０００５】
この絶縁膜５を設けてリフトオフ法で電極を形成する場合、絶縁膜５として、たとえば前述のように窒化シリコンを用いると、半導体基板１上の窒化シリコン膜は、酢酸、中性フッ化アンモニウムなどを混合したエッチング溶液により除去するが、このエッチング溶液は、導電性を有する電解液であるため、半導体基板１が電解液中に溶け出し、電子を放出する陽極反応と、半導体基板１上に形成した電極表面でその電子を消費する陰極反応が生じると、電極２と半導体基板１の間に電流が流れ、図７に断面の拡大写真を模した図を示すように、半導体基板１の表面がエッチングされ、凹凸が形成される。この現象は、半導体基板１にＧａＡｓを用い、電極材料に金が含まれる材料を用いる例では、ＧａＡｓが金に比べてイオン化傾向が大きいため、水洗処理を行うだけで、上記反応によりエッチング生じることが、たとえばジャーナル　オブ　エレクトロケミカル　ソサイアティ（Ｊｏｕｒｎａｌ　ｏｆ　Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ　Ｓｏｃｉｅｔｙ）第１４０巻、第８号、２４０２〜２４０５頁（１９９３年８月）にも報告されている。
【０００６】
【発明が解決しようとする課題】
前述のように、２種類以上の物質が電解液に触れると、イオン化傾向の違いにより起電力が生じ、電流が流れることが知られている。したがって、半導体基板とその半導体基板上に形成した電極が同時に電解液に触れると、電気化学的効果により、半導体基板がエッチングされる電食反応が生じる。とくに、標準電極電位の高い金属、たとえば金、銀、白金などを含んだ電極を、図６に示すような絶縁膜を用いたリフトオフ法により半導体基板上に形成すると、電食反応は生じやすい。電解液に触れる電極面積が広いほど、また、形成する電極同士の間隔が微細になり、電極の境界面と半導体表面からの距離が短くなるほど、前述の電流が流れやすくなり、電食反応が生じるという問題がある。
【０００７】
本発明は、このような問題を解決するためになされたもので、絶縁膜を用いたリフトオフ法によって微細な電極を形成する場合に、電食反応の発生を防ぐことができ、非常に微細な電極を正確に形成することができる半導体装置用電極の形成方法を提供することを目的とする。
【０００８】
本発明の別の目的は、電荷結合素子のショットキーゲートのように、さらに電極間隔を小さくしたり、ピンチオフ電圧差をもたせる必要のある電極を形成する方法を提供することにある。さらに本発明の別の目的は、特性の優れたショットキーゲート電極を形成する方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、半導体基板上に絶縁膜を設け、電極形成部に前記半導体基板が露出するように該絶縁膜をパターニングする工程と、該パターニングにより露出する前記半導体基板表面にリフトオフ法により電極を形成する工程と、該電極を被覆すると共に前記絶縁膜の一部を露出させるようにレジスト膜を設ける工程と、該レジスト膜をマスクとして使用し、露出する前記絶縁膜をエッチング除去し、前記半導体基板表面を露出させるとともに、該露出した半導体基板表面をウエットエッチングする工程とを具備することを特徴とするものである。
【００１０】
また請求項２に係る発明は、請求項１記載の半導体装置用電極の形成方法において、前記電極が一定間隔で少なくとも２以上形成され、前記レジスト膜をマスクとして使用し、露出する前記絶縁膜をエッチング除去し、前記半導体基板表面を露出させるとともに、該露出した半導体基板表面をウエットエッチングした後、前記レジスト膜を除去する工程と、少なくとも前記２以上の電極間に露出する前記半導体基板表面および前記２以上の電極が露出するように別のレジスト膜をパターニングした後、半導体基板の法線方向と蒸着方向のなす角度θが、０°＜θ＜９０°を満たす条件で金属を蒸着し、前記別のレジスト膜を除去することにより、前記露出する半導体基板表面に前記電極のうち一の電極に接続する第２電極を形成する工程とを具備することを特徴とするものである。
【００１１】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体装置用電極の形成方法について、電荷結合素子の形成工程を例にとり、説明する。図１から図２は、本発明による電荷結合素子の電荷転送電極の形成方法のフローを示す断面説明図である。
【００１２】
まず、図１（Ａ）〜（Ｂ）に示されるように、たとえばＧａＡｓからなる半導体基板１に、Ｓｉ３Ｎ４などの窒化シリコンのような絶縁膜からなるスペーサー層（以下、絶縁膜５という）をＣＶＤ法などにより０．６μｍ程度成膜する。そして、この絶縁膜５上にレジストを塗布し、フォトリソグラフ法により、電極形成場所に開口部が形成されるようにパターニングをして第１レジスト膜６を形成する（図１（Ａ））。そして、その第１レジスト膜６から露出する絶縁膜５を、たとえばドライエッチングによりエッチングして半導体基板１を露出させる。この際、異方性を弱めたエッチングをすることにより、図１（Ｂ）に示されるように、第１レジスト膜６の内側までエッチングをする。
【００１３】
電荷結合素子を形成する場合、半導体基板１としては、たとえば半絶縁性のＧａＡｓ化合物半導体基板上にアンドープＧａＡｓ層を成長し、その表面にＳｉがドープされたｎ形ＧａＡｓ層を形成したものが使用される。そして、図示しない電荷入力用と電荷出力用のオーミックコンタクト電極の間にショットキーゲート電極ができるだけ狭い間隔で形成される。
【００１４】
なお、この絶縁膜５のエッチングは、ドライエッチングではなく、ウェットエッチングにより行うこともできる。しかし、絶縁膜５の厚さが、第１レジスト膜６の開口部間の長さ（レジスト膜のパターン長さ）より大きい場合には、半導体基板１が露出するまでエッチングをすると、第１レジスト膜６の下の絶縁膜５が完全にエッチングされて消失してしまう場合があるので、電極同士の間隔が微細な場合には、ドライエッチングを用いるのが好ましい。
【００１５】
つぎに、図１（Ｃ）〜（Ｄ）に示されるように、露出する半導体基板１の表面にリフトオフ法により、半導体基板１にショットキー接続する電極２を形成する。すなわち、前述のエッチングに引き続き、第１レジスト膜６を残したまま、たとえばチタンを０．１μｍ程度、白金を０．０５μｍ程度、金を０．３５μｍ程度、それぞれ順次真空蒸着などにより、半導体基板１と垂直方向から成膜する。そして、第１レジスト膜６を有機溶剤などにより溶解することにより、第１レジスト膜６上に成膜された金属膜２ａは第１レジスト膜６と共に除去される。その結果、図１（Ｄ）に示されるように、半導体基板１に電極２が形成される。
【００１６】
つぎに、図２（Ｅ）〜（Ｆ）に示されるように、電極２を被覆する共に絶縁膜５の一部を露出させるようにレジスト膜（第２レジスト膜７）を設ける。すなわち、たとえば図２（Ｅ）に示されるように、全面にレジストを塗布して第２レジスト膜７を形成して電極２を被覆し、図２（Ｆ）に示されるように、絶縁膜５の一部が露出するまでドライエッチングにより第２レジスト膜７をエッチバックする。この場合、絶縁膜５の方が電極２より厚いため、絶縁膜５を露出させても、電極２は第２レジスト膜５により被覆されている。
【００１７】
つぎに、図２（Ｇ）〜（Ｉ）に示されるように、第２レジスト膜７をマスクとして使用し、絶縁膜５をエッチング除去した後、露出する半導体基板１をエッチングし、その後、第２レジスト膜７を除去する。すなわち、酢酸、中性フッ化アンモニウムなどを混合したエッチング液を用いて窒化シリコンからなる絶縁膜５を除去すると、第２レジスト膜７はエッチングされないで、絶縁膜５のみがエッチングされ、図２（Ｇ）に示されるように、電極２およびその周囲を被覆する第２レジスト膜７の周囲に半導体基板１が露出する。その後、第２レジスト膜７を除去することなく、露出する半導体基板１をクエン酸、過酸化水素水からなる混合液を用いてエッチング除去する（図２（Ｈ））。有機溶剤により第２レジスト膜７を除去することにより、図２（Ｉ）に示されるように、半導体基板１上にショットキー接続する電極２を形成することができる。ここで、半導体基板１をドライエッチングではなくウエットエッチングするため、半導体基板１表面は欠陥の少ない良好は表面が露出することになる。従って、隣接する電極２間の電荷のトラップによるリーク電流も少なく、特性の優れた半導体装置を提供することができる。
【００１８】
本発明によれば、庇形状のマスクを形成するため、絶縁膜を設けることにより微細な電極群をリフトオフ法により形成する場合でも、その絶縁膜をエッチング除去する際に、電極をレジスト膜で被覆してエッチングをしているため、エッチング液による電食により半導体基板が腐食することがない。その結果、図４に電極部の断面写真を模した図が示されるように、電荷結合素子のように微細なパターンで電極を連続的に形成する場合でも、非常に高精度に形成することができる。
【００１９】
さらに、半導体基板をエッチング除去する際にも、電極をレジスト膜で被覆してエッチングしているため、エッチング液による電食により半導体基板が腐食することもない。
【００２０】
次に、電極２間にさらに別の電極を形成する場合について説明する。図３（Ｊ）に示されるように、所定の間隔で複数個の電極２が形成された半導体基板１の全面にレジストを塗布し、フォトリソグラフ法によりパターニングをし、第２の電極３を形成する場所、すなわち電極２間に開口部が形成されるように、第３レジスト膜８を形成する。
【００２１】
その後、図３（Ｋ）に示されるように、半導体基板１の法線方向に対して、角度θの方向から、チタン、白金および金の順番で真空蒸着する。そして、有機溶剤により第３レジスト膜８を除去することにより、第３レジスト膜８上の金属膜３ａも一緒に除去されて、図３（Ｌ）に示されるように、電極２のセルフアラインにより、電極２の間に、半導体基板にショットキー接続する第２電極３が形成される。
【００２２】
電極２と第２電極３との間隔は、電極２の形状および蒸着角度θにより任意に変えることができる。図３に示される例では、チタンを１２ｎｍ、白金を２５ｎｍ、金を３７ｎｍの順番で、角度θを３６°で行ったところ、電極２と第２電極３との間隔が０．２μｍ程度の非常に狭い電極群を形成することができた。以下、通常の製造工程に従い、電荷注入電極、電荷取り出し電極等を形成し、電荷転送素子を完成する。
【００２３】
この方法によれば、電食反応が生じることが無く、電極２間の半導体基板１は平坦となり、その表面の一部に第２電極３が形成されるので、非常に微細な間隔の電極を形成することができる。また、第２電極用金属の蒸着する角度θを０°＜θ＜９０°の範囲で所望の角度に調整することにより、所望の電極間隔を形成することができ、電荷のトラップの問題がなくなり、転送効率の向上した電荷結合素子を得ることができる。しかも、第２電極を設ける部分の半導体基板表面をエッチングしているため、２つの電極にピンチオフ電圧差を作ることができ、電荷転送に方向性をもたせることができ、より一層高性能な電荷結合素子が得られる。
【００２４】
特に、第２電極３が接触する半導体基板表面をウエットエッチングで形成することができるため、ドライエッチングで形成する場合と比較して、半導体基板表面の欠陥準位が減少し、その結果電荷がトラップされなくなるため、ショットキー特性が優れた半導体装置を提供することができる。
【００２５】
なお、前述の各例では、電極材料として、チタン、白金および金の積層構造を用いたが、この例には限定されず、たとえば金、ゲルマニウムまたはニッケルなどの他の金属を用いてオーミックコンタクト電極を形成する場合でも、本発明の方法を用いることができることはいうまでもない。
【００２６】
【発明の効果】
以上のように、本発明によれば、絶縁膜を用いたリフトオフ法によって微細な電極を形成する場合に、電食反応の発生を防ぐことができ、非常に微細な電極を正確に形成することができる。その結果、たとえば電荷結合素子のショットキーゲートを微細な間隔で形成することができ、高性能な半導体装置を得ることができる。
【００２７】
また、第２電極を形成する本発明の方法によれば、微細なレジストパターニングを必要とせず、第２電極を接続する予め形成した電極を用いたセルフアラインによる蒸着を行うだけで、微細な間隔の電極を容易に形成することができる。特に、第２電極と接触する半導体基板表面をウエットエッチングで形成することができるため、ショットキー特性の優れた半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明による電極形成方法の一実施形態の工程を示す断面説明図である。
【図２】本発明による電極形成方法の一実施形態の工程を示す断面説明図である。
【図３】本発明による電極形成方法の他の実施形態を示す断面説明図である。
【図４】図１〜図２に示される方法で製造した電極部の断面写真を模した図である。
【図５】一般的なリフトオフ法を説明する図である。
【図６】微細パターンをリフトオフ法で形成するため絶縁膜を用いる従来の方法の説明図である。
【図７】図６の方法で製造した電極部の断面写真を模した図である。
【符号の説明】
１　　半導体基板
２　　電極
３　　第２電極
５　　絶縁膜
７　　第２レジスト膜
８　　第３レジスト膜
【図１】
2004022707.tif 000003
【図２】
2004022707.tif 000004
【図３】
2004022707.tif 000005
【図４】
2004022707.tif 000006
【図５】
2004022707.tif 000007
【図６】
2004022707.tif 000008
【図７】
2004022707.tif 000009