(57)【要約】【課題】放射線を電荷に変換し画像として表示させる放射線撮像装置において、発生した電荷を忠実に信号処理回路に転送する安定した高性能な薄膜トランジスタを提供する。【解決手段】放射線撮像装置は、少なくとも、基板と、基板上に配設されを光検出素子１０と、この光検出素子１０に接続された複数のＴＦＴ（薄膜トランジスタ）２０とを有する。ＴＦＴ２０は、ソース電極２１、ドレイン電極２２、及びゲート電極２３と、ソース電極２１及びドレイン電極２２に対しゲート電極２３と反対側に配置されたシールド電極２４とを備える。【選択図】  図１
2004296654.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、基板と、前記基板上に配設されを光検出素子と、前記光検出素子に接続された複数の薄膜トランジスタとを有し、
前記薄膜トランジスタは、ソース電極、ドレイン電極、及びゲート電極と、前記ソース電極及びドレイン電極に対し前記ゲート電極と反対側に配置されたシールド電極とを有することを特徴とする放射線撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ）及び光検出素子を有する放射線撮像装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、絶縁基板上にＴＦＴを作りこむＴＦＴマトリックスパネルの大判化や駆動速度の高速化が急速に進められている。ＴＦＴを用いた液晶パネルの製造技術は、可視光を電気信号に変換する光電変換素子を有するエリアセンサー（例えば、Ｘ線撮像装置）へと利用されており、表面にＸ線（放射線）から可視光線への変換層を配置することで放射線撮像装置としても活用されている。
【０００３】
このような光照射量を読み取るパネルでは、液晶パネルのような画像表示装置と異なり、各画素に蓄積されたチャージを特に正確に転送することが重要で、外的作用により例えばＴＦＴの閾値電圧が変化すると、取り込んだ画像に画像ムラが発生してしまう。
【０００４】
そこで、放射線撮像装置において、光検出素子及びＴＦＴには、（１）素子毎に照射された光量を正確にチャージとして蓄積する、（２）素子毎に蓄積したチャージを正確に転送することが要求されている。
【０００５】
このように放射線撮像装置においては、例えばチャージを転送するＴＦＴがリークを起こす、もしくは、閾値電圧が変化すると、取り込んだ画像にアーチファクトが発生し、特に医療用の放射線撮像装置として利用することが出来なくなる。
【０００６】
【発明が解決しようとする課題】
このため、例えばＴＦＴにおいては、チャージを確実に転送するために安定したＯＮ／ＯＦＦ特性が要求されている。特に、ＴＦＴのＯＦＦ特性は重要で、ＴＦＴのＯＦＦ時にリークを起こすと光電変換素子内のチャージを正確に伝えることが出来なくなってしまう。このため、ＴＦＴのＯＦＦ電流を最小限に抑えることはもちろん、外的作用、特にＴＦＴのバックチャネル効果に対し強いＴＦＴ構造を設計することが重要となる。
【０００７】
本発明は、かかる問題点に鑑みてなされたものであって、放射線を電荷に変換し画像として表示させる放射線撮像装置において、発生した電荷を忠実に信号処理回路に転送する安定した高性能な薄膜トランジスタを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の放射線撮像装置は、基板と、前記基板上に配設され、放射線を電気信号に変換する複数の光検出素子と、前記光検出素子に接続された複数の薄膜トランジスタとを備えており、前記薄膜トランジスタは、ソース電極、ドレイン電極、ゲート電極と、前記ソース電極及びドレイン電極に対し前記ゲート電極と反対側に配置したシールド電極とで構成されている。
【０００９】
前記シールド電極は、前記ソース電極・ドレイン電極を覆っている保護膜の上に配置し、電圧を固定することで、特にＴＦＴのオフ時にリークの少ない、外部からの電界に対し特性が変化しにくい高性能なＴＦＴ特性を得ることができる。
【００１０】
【発明の実施の形態】
以下、本発明に係る放射線撮像装置、その駆動方法及びその製造方法の実施形態について、添付の図面を参照して具体的に説明する。
【００１１】
（第１の実施形態）
まず、本発明の第１の実施形態について図１〜図９を参照して説明する。図１〜図６は、本実施形態に係る放射線撮像装置における、一画素の平面図と断面図、図７及び図８は、簡易等価回路と周辺回路のイメージ図、画素の平面図、図９は、製造プロセスを説明する図である。
【００１２】
図１は、本実施形態に係る放射線撮像装置において、一画素の平面構成を示すレイアウト図である。この画素は、二次元状に複数配列されて放射線撮像装置（放射線検出装置）のパネル（センサーパネル）を構成するもので、絶縁基板上に配置される一対の光検出素子１０とＴＦＴ２０を有する。
【００１３】
光検出素子１０は、本実施形態では、可視光を電荷に変換する光電変換素子で、上部には放射線を可視光に変換する蛍光体層が配置されている。この光電変換素子は、図に示す例では、金属膜・絶縁膜・真性半導体層からなるＭＩＳ型光電変換素子で構成される。
【００１４】
この光検出素子１０を構成する一対の２つのセンサー電極１１、１２の内、一方のセンサー電極１１はＴＦＴ２０のドレイン電極２２に、また他方のセンサー電極１２は光検出素子（センサー）１０に電圧を印加するバイアス配線（共通電極バイアスライン）１３にそれぞれ接続されている。
【００１５】
ＴＦＴ２０は、ソース電極２１、ドレイン電極２２、ゲート電極２３、及びシールド電極２４の４つの電極を備えている。このうち、ソース電極２１は、転送ライン（データライン）２５を介して、光検出素子１０にて蓄積された電荷を読み取り処理をする信号処理回路（図７参照）に接続されている。また、ドレイン電極２２は、スルーホール２６を介して、光検出素子１０の一方のセンサー電極１１に接続されている。また、ゲート電極２３は、ゲート配線２７を介して、ＴＦＴ２０のＯＮ／ＯＦＦを制御するゲートドライバー回路（図７参照）に接続されている。そして、シールド電極２４は、ＴＦＴ２０の上部に配置されるものであり、シールド配線２８を通じて一定の電位（例えばＧＮＤ電位）に接続されている。この電位は、ＴＦＴの特性が向上する場合は、ゲート電極の駆動にあわせ可変電位で制御しても構わない。
【００１６】
図２は、図１中のＡ−Ａ’間の断面図である。図２において、絶縁基板３０上に、光検出素子１０（図中の左側部分）及びＴＦＴ２０（図中の右側部分）が形成され、その光検出素子１０及びＴＦＴ２０の上部に蛍光体層４０（図中の上側部分）が配置されている。
【００１７】
すなわち、光検出素子１０は、図に示す例では、ＭＩＳ型光電変換素子で構成され、その下部から上部へ、第１の電極層５０（一方のセンサー電極１１）、第１の絶縁層５１、真性半導体層５２、ｎ型半導体層５３、及び第３の電極層５４（他方のセンサー電極１２）で構成され、その上部にバイアス配線１３が配置されている。
【００１８】
また、ＴＦＴ２０は、図に示す例では、その下部から上部へ、第１の電極層５０（ゲート電極２３）、第１の絶縁層５１、真性半導体層５２、ｎ型半導体層５３、第２の電極層５５（ソース電極２１、ドレイン電極２２）、第２の絶縁層５６、及び第４の電極層５７（シールド電極２４）で構成されている。
【００１９】
ＴＦＴ２０のソース電極２１・ドレイン電極２２上にある第２の絶縁層５５上に、第４の電極層５７によりシールド電極２４を配置し、一定の電位を与えている。また、このシールド電極２４を例えばＳｉＮ膜のような絶縁性の保護膜で覆うとなお良い。
【００２０】
このように、ＴＦＴ２０のソース電極２１−ドレイン電極２２間のギャップ部を絶縁膜（第２の絶縁層５６）を介してシールド電極２４で覆うことで、外部から電界が与えられても、ＴＦＴ２０は影響を受けずに特性が変動することがなくなる。
【００２１】
なお、本実施形態では、光検出素子１０とシールド配線２８が交差する領域も光検出素子１０の受光部として機能するよう、シールド配線２８は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）のような透明電極を使用している。しかし、ＴＦＴ２０上部に配置したシールド電極２４のみについていえば、光が入射しない方が望ましい。
【００２２】
このため、図３に示すように、図１に示す構成（光検出素子１０（センサー電極１１、１２、バイアス配線１３）、ＴＦＴ２０（ソース電極２１、ドレイン電極２２、ゲート電極２３、シールド電極２４、転送ライン２５、スルーホール２６、ゲート配線２７、シールド配線２８））において、シールド電極２４のみ光を遮光する、例えば有機物からなる光遮光層２９をフォトリソグラフィー法により配置しても良いし、例えばＡｌやＭｏのようなＩＴＯと比較し抵抗率の小さな金属を電極として配置すると、ＴＦＴ部のシールド効果が高まりなお良い。
【００２３】
図４は、図３中のＢ−Ｂ’間の断面図である。図４の例では、図２と同じ構造（光検出素子１０（第１の電極層５０、第１の絶縁層５１、真性半導体層５２、ｎ型半導体層５３、第３の電極層５４、バイアス配線１３）、ＴＦＴ２０（第１の電極層５０、第１の絶縁層５１、真性半導体層５２、ｎ型半導体層５３、第２の電極層５５、第２の絶縁層５６、第４の電極層５７）、ただし光検出素子１０の上部に配置された蛍光体層は図示していない）において、ＴＦＴ２０のソース電極２１及びドレイン電極２２（第２の電極層５５）上にある第２の絶縁層５６上に、第４の電極層５７を配置し、更にその上部に例えば蛍光体層で発光した光を遮光するための光遮光層２９を配置している。
【００２４】
図５は、図１に示す構成（光検出素子１０（センサー電極１１、１２、バイアス配線１３）、ＴＦＴ２０（ソース電極２１、ドレイン電極２２、ゲート電極２３、シールド電極２４、転送ライン２５、スルーホール２６、ゲート配線２７、シールド配線２８））において、シールド電極２４が、転送ライン２５と接続されるＴＦＴ２０のソース電極２１もしくはドレイン電極２２と重ならないように配置されている。
【００２５】
ＴＦＴ２０を用いた放射線撮像装置では、転送ライン２５と他の電極に発生する容量が大きくなると、センサー部である光検出素子１０のＳ／Ｎが低下することが分かっている。このため、シールド電極２４を転送ライン２５と接続されるＴＦＴ２０のソース電極２１もしくはドレイン電極２２と重ねることで、転送ライン２５とシールド電極２４の間に容量が発生し、放射線撮像装置の性能を低下させてしまう。そこで、図５のように、転送ライン２５と接続されるＴＦＴ２０のソース電極２１もしくはドレイン電極２２の上部を避ける電極形状にしている。
【００２６】
図６は、図５中のＣ−Ｃ’断面図である。図６の例では、図２と同じ構造（光検出素子１０（第１の電極層５０、第１の絶縁層５１、真性半導体層５２、ｎ型半導体層５３、第３の電極層５４、バイアス配線１３）、ＴＦＴ２０（第１の電極層５０、第１の絶縁層５１、真性半導体層５２、ｎ型半導体層５３、第２の電極層５５、第２の絶縁層５６、第４の電極層５７）、ただし光検出素子１０の上部に配置された蛍光体層は図示していない）において、前述のように、ＴＦＴ２０のソース電極２１もしくはドレイン電極２２の一方の上にはシールド電極２４を重ねず、他方の上には重ねることで、ＴＦＴ２０に対する外的作用から電気的にシールド効果をもたせながら、放射線撮像装置としての性能を低下させない構成をとっている。
【００２７】
次に、上記光検出素子１０とＴＦＴ２０を含む画素の二次元配列から構成されるパネルを有する放射線撮像装置内に配置された電源と前述のシールド配線との接続について説明する。
【００２８】
図７は、装置内に配置された電源６０と、全ての画素６１〜６１内に配置されたＴＦＴ２０のシールド電極とを接続するためのシールド配線２８の配置を示した簡易的な等価回路図である。
【００２９】
図７中の上下に配置された信号処理回路６２、６２には、画素６１からの信号を転送する転送ライン２５が接続されており、図中の左側に配置されたゲートドライバー回路６３には、画素６１内に配置されたＴＦＴ２０を制御するためのゲート線（ゲート配線）２７が接続されている。
【００３０】
転送ライン２５は、中央付近で２つに分割されており、上部の転送ライン２５は上部の信号処理回路６２に、下部の転送ライン２５は下部の信号処理回路６２にそれぞれ接続されている。
【００３１】
ゲート線２７は、中央付近で２つに分割されていてもされていなくても良い。例えば中央付近で分割されていた場合、右側にもゲートドライバー回路（図示しない）を設け、左側のゲート線２７は左側のゲートドライバー回路６３に、右側のゲート線２７は右側のゲートドライバー回路にそれぞれ接続してもよい。また、中央付近で分割されていない場合は、図７の例のように左側に配置したゲートドライバー回路６３にそのまま接続しても良いし、右側にもゲートドライバー回路を設け、一つのゲート線が左右に配置された２つのゲートドライバー回路に接続されていても構わない。
【００３２】
ＴＦＴ２０のシールド電極は一定電位を印加する電源６０とシールド配線２８を通じて接続されており、上下に分割された転送ライン２５の分割部を通る配線２８ａを介して引き回すことで、転送ライン２５と交差する箇所を無くすことができるため、転送ライン２５の容量が増加することがなく、放射線撮像装置の性能を低下することなく配線を引き回すことができる。電源６０は、ゲートドライバー回路６３の内部に組み込み、ゲート線２７同様、シールド配線２８に左右から電源を供給するとなお良い。
【００３３】
図８は、図７の領域Ｄ部の画素平面図である。図８に示すように、転送ライン２５は、中央部で上下に分割されており、シールド配線２８がその間に転送ライン２５と垂直に配置されている。また、このシールド配線２８は、転送ライン２５と平行に配置された全てのシールド配線２８に接続されており、全ての画素に配置されたシールド電極に一定電位を供給している。図８では、センサー部である光検出素子１０に接続されているバイアス配線１３は、転送ライン２５と同様に上下に分割されているが、上下に分割されず接続されていても良い。
【００３４】
次に、上記光検出素子１０とＴＦＴ２０を含む画素の二次元配列から構成されるパネルを形成するための製造プロセスについて図９を参照して説明する。
【００３５】
まず、図９（ａ）に示すように、絶縁基板上に、第１の金属層（第１の電極層）５０を、例えばスパッタリングにより５００〜４０００Å成膜する。次に、フォトリソグラフィ法により、レジスト膜Ｒ１をマスクとして、第１の金属層をパターニングすることにより、センサー電極、ゲート電極、並びにゲート配線を形成する。パターニング後、レジスト膜Ｒ１を除去する。
【００３６】
次いで、第１の絶縁膜（第１の絶縁層）５１を１５００〜４０００Å、半導体層（真性半導体層）５２を２０００〜１５０００Å、ＣＶＤ法により連続して成膜する。この半導体層５２が、光検出素子１０（撮像用光電変換素子）の真性半導体層（光電変換層）と、ＴＦＴ２０の真性半導体層になる。第１の絶縁膜５１としては、例えばＳｉＮ膜を用いる。
【００３７】
その後、図９（ｂ）に示すように、フォトリソグラフィ法により、ＴＦＴ２０のゲート電極上が開口されたレジスト膜Ｒ２をマスクとして、半導体層５２を５００〜５０００Åだけエッチングする。
【００３８】
この工程は、光検出素子１０（撮像用光電変換素子及びモニタ用光電変換素子で光吸収率を高めるために半導体層５２を２０００〜１５０００Åと厚く積層しているため、このままでは、ＴＦＴ２０のソース・ドレイン間の直列抵抗が高くなるので、半導体層５２を薄膜化することでＴＦＴ２０のオン抵抗を低減することを目的としている。この際、エッチングは、例えばドライエッチングにより行う。パターニング後、レジスト膜Ｒ２を除去する。
【００３９】
次に、オーミックコンタクト層（ｎ型半導体層）５３を１００〜１０００Å、ＣＶＤ法により成膜する。
【００４０】
次いで、図９（ｃ）に示すように、フォトリソグラフィ法により、レジスト膜Ｒ３をマスクとして、スルーホール２６を形成する。スルーホール２６は、ＴＦＴ２０のドレイン電極と光検出素子１０（撮像用光電変換素子）のセンサー電極とを電気的に接続しており、可視光線を光検出素子１０の受光部で吸収した際に発生した電荷は、その受光部と容量結合しているセンサー電極からＴＦＴ２０のドレイン電極を通じて読み取られる。
【００４１】
なお、後から成膜する金属膜のカバレッジを良くするため、エッチングとして、ケミカルドライエッチングを行い、ホール部の断面をテーパーエッチングすることが好ましい。金属膜のカバレッジを考慮する必要がない良い場合は、反応性イオンエッチングで加工精度を上げても良いし、プラズマエッチングで形成しても良い。パターニング後、レジスト膜Ｒ３を除去する。
【００４２】
次に、図９（ｄ）に示すように、第２の金属層（第２の電極層）５５としてＡｌ膜を、例えばスパッタリングにより１０００〜４０００Å成膜する。第２の金属層５５を形成する。スルーホール２６の表面に酸化膜が形成されて、スルーホール２６との接続が悪い場合には、Ａｌ膜の成膜前に、逆スパッタリングにより酸化膜を除去するプロセスを入れると良い。
【００４３】
次いで、フォトリソグラフィ法により、レジスト膜Ｒ４をマスクとして、Ａｌ膜をパターニングすることにより、共通電極バイアスライン１３（バイアス配線）を形成する。このパターニングの際に、ＴＦＴ２０のソース電極・ドレイン電極、及び信号線が形成される予定の領域のＡｌ膜は、本工程でエッチングされないようにレジスト膜Ｒ４でマスクしておく。パターニング後、レジスト膜Ｒ４を除去する。
【００４４】
その後、図９（ｅ）に示すように、フォトリソグラフィ法により、新たなレジスト膜Ｒ５をマスクとして、第２の金属層５５をパターニングすることにより、ＴＦＴ２０のソース電極・ドレイン電極、及び信号線を形成する。この際に、既に形成されている共通電極バイアスライン１３（バイアス配線）は、本工程でエッチングされないようにレジスト膜Ｒ５でマスクしておく。また、次工程で行うドライエッチングの際に、光検出素子１０（撮像用光電変換素子）の開口領域内のオーミックコンタクト層５３が除去されないよう、共通電極バイアスライン１３だけでなく、光検出素子１０（撮像用光電変換素子）の開口領域全体をレジスト膜Ｒ５によりマスクしておく。
【００４５】
次に、同じく図９（ｅ）に示すように、レジスト膜Ｒ５をマスクとして、ドライエッチングを行うことにより、ＴＦＴ２０のギャップ部、即ち、ソース−ドレイン間のオーミックコンタクト層５３を除去することにより、オーミックコンタクト層５３を形成する。
【００４６】
次いで、図９（ｆ）に示すように、フォトリソグラフィ法により、レジスト膜Ｒ６をマスクとして、半導体層５２やオーミックコンタクト層５３の不要な部分を除去することにより、光検出素子１０（撮像用光電変換素子）の開口領域を区画し、半導体層５３を形成する。パターニング後、レジスト膜Ｒ６を除去する。
【００４７】
なお、第１の絶縁膜５１の不要な部分は、本実施形態では除去しないが、除去してもよい。第１の絶縁膜５１を除去せずに残存させる場合には、加工精度を確保するために、半導体層５２やオーミックコンタクト層５３の不要な部分を除去するためのエッチングは、半導体層５２と第１の絶縁膜５１を構成するＳｉＮ膜との選択比を確保しやすい条件で行うことが好ましい。
【００４８】
その後、第２の絶縁膜を保護膜として２０００〜１００００Å、ＣＶＤ法により成膜する。第２の絶縁膜（第２の絶縁層）５６としては、例えばＳｉＮ膜やＳｉＯ２膜を形成する。次いで、本実施形態の特徴であるシールド電極の材料を成膜する。材料としては、透明電極材料が望ましく、本実施形態ではＩＴＯ膜を１００〜１０００Å成膜している。
【００４９】
最後に、図９（ｇ）で示すように、ＴＦＴ２０のソース・ドレイン電極上部にＩＴＯ膜からなる第４の電極層５７を、フォトリソグラフィ法を用いて形成する。形成後はレジスト膜Ｒ７を除去して完成する。
【００５０】
また、図３及び図４で示したように、ＴＦＴ２０のシールド電極上に光遮光層を成す遮光用の導電膜もしくは有機膜を形成する場合、このあとのプロセスでフォトリソグラフィー法を用いて形成すると良い。
【００５１】
更に、前述のようにシールド電極もしくはその上の遮光用の導電膜もしくは有機膜を、例えばＳｉＮ膜のような絶縁性の保護膜で覆い、電気的な接続を取る接続パッド部をフォトリソグラフィー法により除去するとなお良い。
【００５２】
このようにして、絶縁基板３０上に、光検出素子１０（撮像用光電変換素子）及びＴＦＴ２０を形成することができる。
【００５３】
従って、本実施形態によれば、光検出素子とＴＦＴからなる放射線撮像装置において、ＴＦＴ上部にシールド電極を配置し、外部に配置した電源と接続することで、放射線撮像装置のパネルの外的作用に対しシールド効果をもたせることができる。このＴＦＴ部のシールド効果は、光検出素子に例えばＭＩＳ型光電変換素子、ＰＩＮ型光電変換素子、放射線を直接光電変換する放射線検出素子の全てにおいて得られる。
【００５４】
（第２の実施形態）
続いて、本発明の第２の実施形態について説明する。
【００５５】
図１０は、本実施形態の放射線撮像装置において、一対の光検出素子１０とＴＦＴ２０を含む画素の平面構成を示すレイアウト図である。
【００５６】
光検出素子１０は、本実施形態では、可視光を電荷に変換する素子で、上部には放射線を可視光に変換する蛍光体層を配置している。この素子は、図に示す例では、金属膜・絶縁膜・真性半導体層からなるＭＩＳ型光電変換素子で構成される。
【００５７】
この光検出素子１０を構成する２つのセンサー電極１１、１２の内、一方のセンサー電極１１はＴＦＴ２０のドレイン電極２２に、また他方のセンサー電極１２は光検出素子（センサー）１０に電圧を印加するバイアス配線１３にそれぞれ接続されている。
【００５８】
ＴＦＴ２０は、ソース電極２１、ドレイン電極２２、ゲート電極２３、及びシールド電極２４の４つの電極で構成されている。このうち、ソース電極２１は、転送ライン（データライン）２５を介して、光検出素子１０にて蓄積された電荷を読み取り処理をする信号処理回路（図７参照）に接続されている。また、ドレイン電極２２は、スルーホール２６を介して、光検出素子１０の一方のセンサー電極１１に接続されている。また、ゲート電極２３は、ゲート配線２７を介して、ＴＦＴ２０のＯＮ／ＯＦＦを制御するゲートドライバー回路（図７参照）に接続されている。そして、シールド電極２４は、ＴＦＴ２０の上部に配置されるものであり、シールド配線２８を通じて電源により一定の電位を印加している。
【００５９】
このように、ＴＦＴ２０のソース電極２１−ドレイン電極２２間のギャップ部を絶縁膜を介してシールド電極２４で覆うことで、外部から電界が与えられてもＴＦＴ２０は影響を受けずに特性が変動することがなくなる。
【００６０】
本実施形態では、光検出素子１０とシールド配線２８が交差する領域も光検出素子１０の受光部として機能するよう、シールド配線２８は、ＩＴＯのような透明電極を使用している。また、前述のようにＴＦＴ２０を用いた放射線撮像装置では、転送ライン２５と他の電極に発生する容量が大きくなると、光検出素子１０（センサー部）のＳ／Ｎが低下することが分かっている。
【００６１】
このため、シールド電極２４を転送ライン２５と接続されるＴＦＴ２０のソース電極２１もしくはドレイン電極２２と重ねることで、転送ライン２５とシールド電極２４の間に容量が発生し、放射線撮像装置の性能を低下させてしまう。そこで、シールド電極２４は、図１０のように転送ライン２５と接続されるＴＦＴ２０のソース電極２１もしくはドレイン電極２１の上部を避ける電極形状にしている。また、シールド配線２８は、シールド電極２４以外の箇所では転送ライン２５から離れたところで引き回されており、転送ライン２５との間に形成する容量が増加することを防止している。
【００６２】
図１１は、シールド電極２４に電位を印加するための配線引き回しを示した概略図である。
【００６３】
図１１において、画素６１の転送ライン２５は、パネル外部に配置された半導体チップ７０の読み出し回路７１に接続されている。また、画素６１のバイアスライン（バイアス配線）１３も同様に、パネル外部に配置された電源ＶＳ２に接続されており、更に電源ＶＳ２の電位は可変制御が可能となっている。このとき、バイアスライン１３は、半導体チップ７０を配置したパッケージ７２の端部を通り電源ＶＳ２と接続されている。その接続先は、例えば縦方向のラインを列、横方向のラインを行と定義した場合、一度、行方向に配置された配線７３で横方向に引き回された後で、列方向に引き回されたバイアスライン１３に接続し、全ての列に配置された画素６１の電極と接続を取っている。
【００６４】
ＴＦＴ２０のシールド電極と接続されたシールド配線２８は、バイアスライン１３と同様に、パネル外部に配置された電源ＶＳ１に接続されている。また、電源ＶＳ１は、半導体チップ７０を配置したパッケージ７２の端部を通りパネル内のシールド配線２８と接続されている。
【００６５】
ただし、直接接続されるシールド配線２８は一部で、他の列方向に配置されたシールド配線２８は、直接接続された列方向に配置されたシールド配線２８から基板中央付近で行方向に引き回された引き回し配線２８ａを通じて接続されている。
【００６６】
この結果、転送ライン２５とシールド配線２８が交差することがなくなるため、転送ライン２５とシールド配線２８の間に容量が発生せず、放射線撮像装置の性能が低下することを防止している。
【００６７】
なお、シールド配線２８と接続されている電源ＶＳ１に関しては、プラス電位で図示しているが、ＴＦＴ２０の駆動方法や特性に応じた電位を与えることが望ましく、設計上可変電位を与えられるようにしても構わないし、タイミングによって電位を変動させても構わない。
【００６８】
（第３の実施形態）
続いて、本発明の第３の実施形態について説明する。
【００６９】
図１２は、本実施形態に係る放射線撮像装置において、一対の光検出素子１０ａとＴＦＴ２０を含む画素の平面構成を示すレイアウト図である。
【００７０】
光検出素子１０ａは、本実施形態では、可視光を電荷に変換する素子で、上部には放射線を可視光に変換する蛍光体層を配置している。この光検出素子１０ａは、図に示す例では、ｎ型半導体層・真性半導体層・ｐ型半導体層からなるＰＩＮ型光電変換素子で構成され、この光電変換素子を挟み込んでいる２つのセンサー電極１１ａ、１２ａの内、一方のセンサー電極１１ａはＴＦＴ２０のドレイン電極２２に、また他方のセンサー電極１２ａは光検出素子（センサー）１０ａに電圧を印加するバイアス配線１３にそれぞれ接続されている。
【００７１】
ＴＦＴ２０は、ソース電極２１、ドレイン電極２２、ゲート電極２３、及びシールド電極２４の４つの電極を備えている。このうち、ソース電極２１は、転送ライン（データライン）２５を介して、光検出素子１０にて蓄積された電荷を読み取り処理をする信号処理回路（図７参照）に接続されている。また、ゲート電極２３は、ゲート配線２７を介して、ＴＦＴ２０のＯＮ／ＯＦＦを制御するゲートドライバー回路（図７参照）に接続されている。そして、シールド電極２４は、ＴＦＴ２０の上部に配置されるものであり、シールド配線２８を通じて一定電位に接続されている。
【００７２】
このように、ＴＦＴ２０のソース電極２１及びドレイン電極２２間のギャップ部を絶縁膜を介してシールド電極２４で覆うことで、外部から電界が与えられてもＴＦＴ２０は影響を受けずに特性が変動することがなくなる。
【００７３】
本実施形態では、光検出素子１０ａとシールド配線２８が交差する領域も光検出素子１０ａの受光部として機能するよう、シールド配線２８はＩＴＯのような透明電極を使用している。また、前述のようにＴＦＴ２０を用いた放射線撮像装置では、転送ライン２５と他の電極に発生する容量が大きくなると、光検出素子１０（センサー部）のＳ／Ｎが低下することが分かっている。
【００７４】
このため、シールド電極２４を転送ライン２５と接続されるＴＦＴ２０のソース電極２１もしくはドレイン電極２２と重ねることで、転送ライン２５とシールド電極２４の間に容量が発生し、放射線撮像装置の性能を低下させてしまう。そこで、シールド電極２４は、図１２のように転送ライン２５と接続されるＴＦＴ２９のソース電極２１もしくはドレイン電極２２の上部を避ける電極形状にしている。また、シールド配線１３は、シールド電極２４以外の箇所では転送ライン２５から離れたところで引き回されており、転送ライン２５との間に形成する容量が増加することを防止している。
【００７５】
図１３は、図１２のＥ−Ｅ’間の断面図である。図１３の例では、光検出素子１０ａの上部に配置された蛍光体層は図示していない。
【００７６】
図１３において、絶縁基板上に、光検出素子１０ａ（図中の左側部分）及びＴＦＴ２０（図中の右側部分）が配置されている。
【００７７】
光検出素子１０ａは、図に示す例では、ＰＩＮ型光電変換素子で構成され、その下部から上部へ、第２の電極層８０（一方のセンサー電極１１ａ）、第２のｎ型半導体層８１、第２の真性半導体層８２、ｐ型半導体層８３、第３の電極層８４（他方のセンサー電極１２ａ）で構成され、その上部にバイアス配線１３、第３の絶縁層８６が配置されている。
【００７８】
また、ＴＦＴ２０は、図に示す例では、その下部から上部へ、第１の電極層９０（ゲート電極２３）、第１の絶縁層９１、第１の真性半導体層９２、第１のｎ型半導体層９３、第２の電極層８０（ソース電極２１、ドレイン電極２２）、第２の絶縁層９４、第４の電極層９５（シールド電極２４）で構成され、その上部に第３の絶縁層８６が配置されている。
【００７９】
ＴＦＴ２０のソース電極２１・ドレイン電極２２（第２の電極層８０）上にある第２の絶縁層９４上に、第４の電極層９５によりシールド電極２４を配置し、一定の電位を与えている。また、このシールド電極２４を第３の絶縁層８６で覆うことで、電極の耐水性を向上させている。
【００８０】
本実施形態では、光検出素子にＰＩＮ型光電変換素子を用いているが、第１及び第２の実施形態のようにＭＩＳ型光電変換素子でも構わないし、放射線を直接電荷に変換し蛍光体層を必要としない直接変換材料を用いても構わない。
【００８１】
（第４の実施形態）
続いて、本発明の第４の実施形態について説明する。上記第１〜第３の実施形態では、ＴＦＴのソース・ドレイン電極上部に絶縁膜を介して配置したシールド電極が、パネルの外部に配置した電源と接続されている。しかし、シールド電極は、配置した絶縁膜上の表面電位を保持する効果により得られる。このため、シールド電極をパネル内の光検出素子もしくはＴＦＴに電位を供給するバイアス配線もしくはゲート配線と接続することでもシールド効果を得ることができる。
【００８２】
そこで、本実施形態では、例えば光検出素子としてＰＩＮ型光電変換素子が光検出素子として使用している場合、図１４に示すように、図１３に示す構造（光検出素子１０ａ：第２の電極層８０（一方のセンサー電極）、第２のｎ型半導体層８１、第２の真性半導体層８２、ｐ型半導体層８３、第３の電極層８４（他方のセンサー電極）、バイアス配線１３、第３の絶縁層８６、ＴＦＴ２０：第１の電極層９０（ゲート電極）、第１の絶縁層９１、第１の真性半導体層９２、第１のｎ型半導体層９３、第２の電極層８０（ソース電極、ドレイン電極）、第２の絶縁層９４、第４の電極層９５（シールド電極）で構成され、その上部に第３の絶縁層８６）において、シールド電極を成す第４の電極層９５をバイアス配線１３と接続されている第３の電極層８４に接続することで、外的作用に対しシールド効果をもたせることができる。
【００８３】
また、ＰＩＮ型光電変換素子の変わりに放射線を直接光電変換する放射線検出素子でも同様である。また、シールド電極を第１の電極層からなるゲート電極と接続することでも同様の効果が得られる。シールド電極に対し、例えば図１４に示すバイアス配線１３やバイアス配線と接続される第３の電極層８４、ゲート電極を成す第１の電極層９０のようにある電位を供給されている電極層と任意の容量結合をさせることでも、シールド効果を得ることができる。
【００８４】
図１５は、本発明による放射線撮像装置のＸ線診断システムへの応用例を示したものである。
【００８５】
Ｘ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、前述した光検出素子（例えば、上面に放射線を可視光に変換する変更層としての蛍光体層を有する）及びＴＦＴを有する放射線撮像装置６０４０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して、放射線撮像装置６０４０の蛍光体層は発光し、その光信号を光検出素子にて光電変換して、電気的情報を得る（光検出素子として放射線を直接光電変換する放射線検出素子を用いた場合、入射Ｘ線から直接電気的情報を得る）。この情報はディジタルに変換されイメージプロセッサ６０７０により画像処理され制御室のディスプレイ６０８０で観察できる。
【００８６】
また、この情報は電話回線６０９０等の伝送手段により遠隔地へ転送でき、別の場所のドクタールームなどディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。またフィルムプロセッサ６１００によりフィルム６１１０に記録することもできる。
【００８７】
以上本発明の実施形態について説明したが、本発明の好適な実施の態様を以下のとおり列挙する。
［実施態様１］  少なくとも、基板と、前記基板上に配設されを光検出素子と、前記光検出素子に接続された複数の薄膜トランジスタとを有し、前記薄膜トランジスタはソース電極、ドレイン電極、ゲート電極と、前記ソース電極及びドレイン電極に対し前記ゲート電極と反対側に配置したシールド電極とを有することを特徴とする放射線撮像装置。
［実施態様２］  前記薄膜トランジスタは、少なくとも絶縁基板上に順にゲート電極、絶縁層、半導体層、第１導電型半導体層、ソース電極・ドレイン電極、保護層、シールド電極を有するボトムゲート型薄膜トランジスタであることを特徴とする実施態様１に記載の放射線撮像装置。
［実施態様３］  前記シールド電極は、前記ソース電極及びドレイン電極間のギャップ部の少なくとも一部を覆っていることを特徴とする実施態様１又は２に記載の放射線撮像装置。
［実施態様４］  前記ソース電極及びドレイン電極の一方は、信号処理回路につながる転送ラインと接続されており、前記シールド電極は、前記転送ラインと接続された前記ソース電極及び前記ドレイン電極の一方と二次元的に重ならないことを特徴とする実施態様１〜３に記載の放射線撮像装置。
［実施態様５］  前記複数の薄膜トランジスタに配置された全ての前記シールド電極が、互いに電気的に接続されていることを特徴とする実施態様１〜４のいずれか１項に記載の放射線撮像装置。
［実施態様６］  前記シールド電極同士を互いに接続する接続配線が、少なくとも前記光検出素子と前記薄膜トランジスタが二次元的に配置された領域内で転送ラインと二次元的に交差しないことを特徴とする実施態様１〜５のいずれか１項に記載の放射線撮像装置。
［実施態様７］  前記シールド電極同士を互いに接続する接続配線の全てもしくは一部が、前記光検出素子と薄膜トランジスタが二次元的に配置された領域内で一本もしくは複数本の配線に接続されまとめられ、前記領域外に引き出されて、一定の電位が印加されていることを特徴とする実施態様１〜６のいずれか１項に記載の放射線撮像装置。
［実施態様８］  前記一定の電位を印加する手段が、前記領域外のＧＮＤ電位もしくは一定電位を印加する電源と接続することを特徴とする実施態様１〜７のいずれか１項に記載の放射線撮像装置。
［実施態様９］  前記シールド電極と基板外に配置したＧＮＤ電位もしくは一定電位を印加する電源とを接続するシールド配線が、光を透過する導電性材料で形成されており、前記接続配線が前記光検出素子上に絶縁膜を介して配置されていることを特徴とする実施態様１〜８のいずれか１項に記載の放射線撮像装置。
［実施態様１０］  前記光を透過する導電性材料が、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）もしくはｎ型半導体層もしくはｐ型半導体層であることを特徴とする実施態様１〜９のいずれか１項に記載の放射線撮像装置。
［実施態様１１］  前記光検出素子が、少なくとも絶縁層、半導体層、及びオーミックコンタクト層で形成されており、前記光検出素子の上面には放射線を可視光に変換する変換層を設けていることを特徴とする実施態様１〜１０のいずれか１項に記載の放射線撮像装置。
［実施態様１２］  前記光検出素子が、少なくともｎ型半導体層、半導体層、及びｐ型半導体層で形成されており、前記光検出素子の上面には放射線を可視光に変換する変換層を設けていることを特徴とする実施態様１〜１１のいずれか１項に記載の放射線撮像装置。
［実施態様１３］  前記光検出素子が、放射線を直接光電変換する放射線検出素子であることを特徴とする実施態様１〜１２のいずれか１項に記載の放射線撮像装置。
［実施態様１４］  少なくとも、基板と前記基板上に配設されを光検出素子と、前記光検出素子に接続された複数の薄膜トランジスタとを有し、前記薄膜トランジスタはソース電極、ドレイン電極、ゲート電極と、前記ソース電極・ドレイン電極に対し前記ゲート電極と反対側に配置したシールド電極からなる放射線撮像装置の製造方法であって、前記基板上に、前記光検出素子のセンサー電極、前記薄膜トランジスタのゲート電極用の導電膜を形成する工程と、前記導電膜をパターニングすることにより、前記光検出素子のセンサー電極、前記薄膜トランジスタのゲート電極を形成する工程と、前記基板の上方に、前記光検出素子の共通電極、前記薄膜トランジスタのソース電極及びドレイン電極用の導電膜を形成する工程と、前記導電膜をパターニングすることにより、前記共通電極を形成する工程と、前記導電膜を更にパターニングすることにより、前記前記薄膜トランジスタのソース電極及びドレイン電極を形成する工程と、前記導電膜上の絶縁膜の更に上方に、前記シールド電極用の導電膜を形成する工程と、前記導電膜をパターニングすることにより、前記シールド電極を形成する工程と、を有することを特徴とする放射線撮像装置の製造方法。
［実施態様１５］  実施態様１〜１３のいずれか１項に記載の放射線撮像装置と、前記放射線撮像装置からの信号を処理する信号処理手段と、前記信号処理手段からの信号を記録するための記録手段と、前記信号処理手段からの信号を表示するための表示手段と、前記信号処理手段からの信号を伝送するための伝送処理手段と、前記放射線を発生させるための放射線源とを具備することを特徴とする放射線撮像システム。
【００８８】
【発明の効果】
以上説明したように、本発明によれば、光検出素子とＴＦＴからなる放射線撮像装置において、ＴＦＴ上部にシールド電極を配置し、シールド電極を一定電位とすることで、パネルの外的作用に対しシールド効果をもたせることができる。また、本効果は光検出素子に例えばＭＩＳ型光電変換素子、ＰＩＮ型光電変換素子、放射線を直接光電変換する放射線検出素子の全てにおいて、ＴＦＴ部のシールド効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に関わる画素の平面図である。
【図２】図１中のＡ−Ａ’線に沿った断面図である。
【図３】本発明の第１の実施形態に関わる画素の平面図である。
【図４】図２中のＢ−Ｂ’線に沿った断面図である。
【図５】本発明の第１の実施形態に関わる画素の平面図である。
【図６】図５中のＣ−Ｃ’線に沿った断面図である。
【図７】本発明の第１の実施形態に関わる放射線撮像装置の簡易等価回路と周辺回路のイメージ図である。
【図８】図７中の領域Ｄ部の画素の平面図である。
【図９】（ａ）〜（ｇ）は、放射線撮像装置の製造プロセスを説明する図である。
【図１０】本発明の第２の実施形態に関わる画素の平面図である。
【図１１】本発明の第２の実施形態に関わる放射線撮像装置の、半導体チップ、読み出し回路、電源とパネル内のシールド電極・シールド配線の接続を表したイメージ図である。
【図１２】本発明の第３の実施形態に関わる画素の平面図である。
【図１３】図１２中のＥ−Ｅ’線に沿った断面図である。
【図１４】本発明の第４の実施形態に関わる画素の断面図である。
【図１５】本発明の放射線撮像装置を用いた放射線撮像システムの全体構成を示す図である。
【符号の説明】
１０  光検出素子（ＭＩＳ型光電変換素子）
１０ａ  光検出素子（ＰＩＮ型光電変換素子）
１１、１１ａ、１２、１２ａ  センサー電極
１３  バイアス配線（バイアスライン、共通電極バイアスライン）
２０  ＴＦＴ（薄膜トランジスタ）
２１  ソース電極
２２  ドレイン電極
２３  ゲート電極
２４  シールド電極
２５  転送ライン（データライン）
２６  スルーホール
２７  ゲート配線
２８  シールド配線
３８ａ  引き回し配線（シールド配線）
３０  絶縁基板（基板）
４０  蛍光体層
５０  第１の電極層（第１の金属層）
５１  第１の絶縁層（第１の絶縁膜）
５２  真性半導体層（半導体層）
５３  ｎ型半導体層（オーミックコンタクト層）
５４  第３の電極層
５５  第２の電極層（第２の金属層）
５６  第２の絶縁層（第２の絶縁膜）
５７  第４の電極層
６０  電源
６１  画素
６２  信号処理回路
６３  ゲートドライバー回路
７０  半導体チップ
７１  読み出し回路
７２  パッケージ
７３  引き回し配線（バイアス配線）
８０  第２の電極層
８１  第２のｎ型半導体層
８２  第２の真性半導体層
８３  ｐ型半導体層
８４  第３の電極層
９０  第２の電極層
９１  第１の絶縁層（第１の絶縁膜）
９３  第１のｎ型半導体層
９４  第２の絶縁膜（第２の絶縁膜）
９５  第４の電極層
Ｒ１〜Ｒ７  レジスト膜
ＶＳ１  シールド配線側の電源
ＶＳ２  バイアスライン側の電源
【図１】
2004296654.tif 000003
【図２】
2004296654.tif 000004
【図３】
2004296654.tif 000005
【図４】
2004296654.tif 000006
【図５】
2004296654.tif 000007
【図６】
2004296654.tif 000008
【図７】
2004296654.tif 000009
【図８】
2004296654.tif 000010
【図９】
2004296654.tif 000011
【図１０】
2004296654.tif 000012
【図１１】
2004296654.tif 000013
【図１２】
2004296654.tif 000014
【図１３】
2004296654.tif 000015
【図１４】
2004296654.tif 000016
【図１５】
2004296654.tif 000017