(57)【要約】【課題】フューズを通電加熱により発熱させ溶断する場合において、その発熱によってフューズ両端部の導電層が溶融することを防止する。【解決手段】フューズ１１は、第１絶縁層３２よりも熱伝導率が高い第１半導体層２と第２半導体層３とに接続する。フューズ溶断時の発熱が、第１半導体層２と第２半導体層３によって基板１側にも放熱されるため、導電層４１が溶融し難くなる。【選択図】          図１
2004228369.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体の基板と、
前記基板の表面領域に形成された第１絶縁層と、
前記第１絶縁層の一方の側に位置し前記基板の表面領域に形成された第１導電型半導体の第１半導体層と、
前記第１絶縁層の前記一方の側と対向する他方の側に位置し前記基板の表面領域に形成され前記基板との間にＰＮ接合を形成する第２導電型半導体の第２半導体層と、
前記第１絶縁層および前記第１半導体層および第２半導体層に橋絡して形成され電流密度が高く通電加熱により溶断され得る部分を有する導電性のフューズと、
前記フューズの一方の端部および第１半導体層に接続する第１導電層と、
前記フューズの他方の端部に接続する第２導電層と、
前記フューズの上に形成された第２絶縁層と、
を具備し、
前記第１半導体層および前記第２半導体層の熱伝導率が前記第１絶縁層より高い
半導体装置。
【請求項２】
前記フューズの溶断され得る部分に前記基板より熱伝導率が低い放熱防止層
を具備する
請求項１記載の半導体装置。
【請求項３】
前記第１導電層と前記第２導電層の少なくともいずれか一方に接続し、熱伝導性を有する放熱層と
を具備する
請求項１記載の半導体装置。
【請求項４】
前記フューズは導電性のポリシリコンにて形成される、
請求項１記載の半導体装置。
【請求項５】
第１導電型半導体の基板と、
前記基板の表面領域に形成された第１絶縁層と、
前記第１絶縁層の一方の側に位置し前記基板の表面領域に形成された第１導電型半導体の第１半導体層と、
前記第１絶縁層の前記一方の側と対向する他方の側に位置し前記基板の表面領域に形成され前記基板との間にＰＮ接合を形成する第２導電型半導体の第２半導体層と、
前記第１絶縁層および前記第１半導体層および第２半導体層に橋絡して形成され電流密度が高く通電加熱により溶断され得る部分を有する導電性のフューズと、
前記フューズの一方の端部および第１半導体層に接続する第１導電層と、
前記フューズの他方の端部に接続する第２導電層と、
前記フューズの上に形成された第２絶縁層と、
を具備し、
前記第１半導体層および前記第２半導体層の熱伝導率が前記第１絶縁層より高い
半導体装置のフューズ溶断方法であって、
前記第１導電層と前記第２導電層に前記基板と前記第２半導体層との接合に逆バイアスとなる通電をし、その通電加熱により前記フューズを溶断する
フューズ溶断方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はフューズを有する半導体装置とそのフューズ溶断方法に関する。
【０００２】
【従来の技術】
半導体装置にはフューズが組み込まれている場合がある。このようなフューズは、たとえば、ＬＣＤのドライバーＩＣにおける出力電圧の製造バラツキの特性調整をする際に、フューズを溶断して抵抗値を調整をするトリミング回路に使用される。トリミング回路には、ポリシリコン等のフューズを用いるものと、ツェナーザップダイオードを用いるもの等がある。
とくに、ポリシリコン等のフューズを用いたトリミング回路は、ＩＣ内のトランジスタのゲート電極または抵抗などのポリシリコン層の形成と同工程でフューズの形成が可能であること、および、既存の装置を用いた通電によりフューズの溶断が可能であること、遮断したい電流路にフューズを挿入する簡単な構成で特性調整が可能である等の利点がある。
【０００３】
通電加熱によりフューズを溶断するトリミング回路における抵抗値を調整する場合について、図７および図８を用いて以下に説明する。図７は、トリミング回路の構成例を示す回路図である。本トリミング回路の直列抵抗Ｒは、基準抵抗Ｒ０（抵抗値：ｒ０）とトリミング用の抵抗Ｒ１（抵抗値：ｒ１）および抵抗Ｒ２（抵抗値：ｒ２）により構成されている。トリミング用の抵抗Ｒ１および抵抗Ｒ２には、それぞれポリシリコンの第１フューズ素子Ｆ１、および第２フューズ素子Ｆ２が並列に接続されている。基準抵抗Ｒ０とトリミング用の抵抗Ｒ１との接続中点にトリミング用パッドＰＤ１が接続され、トリミング用の抵抗Ｒ１、抵抗Ｒ２の接続中点にトリミング用パッドＰＤ２が接続され、トリミング用抵抗Ｒ２の他方の側にトリミング用パッドＰＤ３が接続されている。
【０００４】
図８は、このうち第１フューズ素子Ｆ１の平面図および断面図である。半導体基板１０１上にＳｉＯ２の第１絶縁膜１３２が形成され、第１絶縁膜１３２上に導電性のポリシリコンからなるフューズ１１１が形成されている。フューズ１１１は両端部分である電極側は広く形成されている。一方、中央にあるフューズ溶断部Ｆは電流密度を高くし発熱させて溶断させるため、狭いテーパー形状で形成されている。フューズ１１１は、フューズ両端部に電界集中を分散させるため、フューズ溶断部Ｆから両端に向かって段階的に幅が広く形成されている。
【０００５】
そして、フューズ１１１に、たとえば、ＳｉＯ２の絶縁膜１３３が形成されている。第２絶縁膜１３３は、フューズ１１１の両端部分に第１コンタクトホール１２１ａと第２コンタクトホール１２１ｂが形成されている。第２絶縁膜１３３の第１コンタクトホール１２１ａと第２コンタクトホール１２１ｂには、たとえばＡｌ（アルミニウム）の第１導電層１４１ａ、第２導電層１４１ｂが設けられ、それぞれ、第１電極、第２電極を構成する。
【０００６】
本トリミング回路は、たとえば、特性測定結果に応じて特性を理想値に近づけるために、フューズ素子を通電加熱により溶断し、抵抗回路の構成を変更して抵抗調整を行う。具体的には、図７に示すように、抵抗Ｒの値がｒ０のままでよい場合にはフューズの溶断は行わないが、抵抗Ｒの値をｒ０より大きくする場合は、第１フューズ素子Ｆ１または第２フューズ素子Ｆ２の溶断を行う。第１フューズ素子Ｆ１を溶断する際は、トリミング用パッドＰＤ１およびトリミング用パッドＰＤ２より所定の通電をする。これにより、フューズ溶断部Ｆで電流密度が増大して発熱し、この部分で溶断されて遮断状態となる。この結果、抵抗Ｒの値は（ｒ０＋ｒ１）に変化する。同様に、トリミング用パッドＰＤ２およびトリミング用パッドＰＤ３からの所定の通電により第２フューズ素子Ｆ２を溶断させると抵抗Ｒの値は（ｒ０＋ｒ２）に変化する。また、第１フューズ素子Ｆ１、第２フューズ素子Ｆ２の双方を溶断させると抵抗Ｒの値は（ｒ０＋ｒ１＋ｒ２）に変化する。つまり、本トリミング回路を制御することで、抵抗Ｒの値をｒ０から（ｒ０＋ｒ１）、（ｒ０＋ｒ２）、（ｒ０＋ｒ１＋ｒ２）のいずれかに変更できる。
【０００７】
上述したトリミング回路のようなフューズを有する半導体装置は、フューズの溶断が高歩留まりおよび高信頼性で実施可能であることが要求されている。また、近年の半導体装置の微細化に伴い、フューズも同様に微細化が要求されている。このような要求に対応するため、従来において、さまざまな方法が提案されている（たとえば、特許文献１参照）。
【０００８】
【特許文献１】
特開平７−１２２６４６号公報（Ｐ．３〜４、図１、図２）
【０００９】
【発明が解決しようとする課題】
従来に提案されたフューズによれば、たとえば、フューズ形状を所定の形状とすることで一対の電極間の距離が近づけることができ、フューズ溶断の高歩留まり化および装置形状の微細化を可能としていた。
【００１０】
しかしながら、従来において微細化するためにフューズ両端部の導電層の距離を近づける際、フューズ溶断時の発熱が導電層に伝導し、導電層が溶融する場合があった。溶融した導電層は、たとえば、隣接するフューズの導電層に接触してショートし、フューズの溶断不良が発生する場合があった。そして、導電層の溶融を防止するためには、フューズを通電する導電層間の距離を広くする必要があり、微細化が十分にできなかった。また、フューズを通電する導電層間の距離を広げる場合、フューズの溶断され得る部分の発熱が不十分となってフューズの溶断不良が発生する場合もあった。このように、従来においては、歩留まりまたは信頼性と微細化との両立が困難であった。この問題は、トリミング回路に限らず、フューズを通電加熱によって溶断する場合に発生していた。
【００１１】
したがって、本発明は、フューズ両端部の導電層の溶融防止およびフューズの溶断不良が防止可能であり、歩留まりまたは信頼性の向上が可能な半導体装置およびそのフューズ溶断方法を提供することを目的とする。また、本発明は、フューズ両端部の導電層間を狭めることができ、微細化が可能な半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、第１導電型半導体の基板と、前記基板の表面領域に形成された第１絶縁層と、前記第１絶縁層の一方の側に位置し前記基板の表面領域に形成された第１導電型半導体の第１半導体層と、前記第１絶縁層の前記一方の側と対向する他方の側に位置し前記基板の表面領域に形成され前記基板との間にＰＮ接合を形成する第２導電型半導体の第２半導体層と、前記第１絶縁層および前記第１半導体層および第２半導体層に橋絡して形成され電流密度が高く通電加熱により溶断され得る部分を有する導電性のフューズと、前記フューズの一方の端部および第１半導体層に接続する第１導電層と、前記フューズの他方の端部に接続する第２導電層と、前記フューズの上に形成された第２絶縁層と、を具備し、前記第１半導体層および前記第２半導体層の熱伝導率が前記第１絶縁層より高い半導体装置である。
【００１３】
本発明の半導体装置のフューズは、フューズと接続する一対の第１導電層と第２導電層より通電し、フューズの溶断され得る部分が発熱し溶断される。フューズの発熱は、第１導電層と第２導電層に伝導し畜熱された後に放熱される。
そして、本発明の半導体装置は基板１に第１半導体層と第２半導体層が形成され、フューズは第１半導体層と第２半導体層とに接続している。第１半導体層と第２半導体層は、第１絶縁層と比べて熱伝導率が高い。このため、フューズの発熱は、第１導電層と第２導電層からの放熱と共に、第１半導体層と第２半導体層から基板に放熱することができる。
したがって、第１導電層および第２導電層に伝導し畜熱される熱を減ずることができる。また、第１導電層および第２導電層の間の距離を狭める等の微細化した場合においても、第１導電層および第２導電層の溶融を防止することが可能となる。
【００１４】
本発明は、上述した半導体装置のフューズ溶断方法であって、前記第１導電層と前記第２導電層に前記基板と前記第２半導体層との接合に逆バイアスとなる通電をし、その通電加熱により前記フューズを溶断するフューズ溶断方法である。
【００１５】
本発明の半導体装置のフューズ溶断方法によれば、第１導電層と第２導電層に第１導電型半導体の基板と第２導電型半導体の第２半導体層との接合に逆バイアスとなる通電をするため、フューズへの通電が基板に通電しない。基板内に通電しないため、歩留まりまたは信頼性を向上することができる。
【００１６】
【発明の実施の形態】
以下、本発明の一例である実施形態について図１〜図６を参照して説明する。なお、図中、同一の符号を付した部分は同一物を示す。本発明の実施形態については、前述した従来の場合と同様に、図６に示すように抵抗調整をする場合について説明する。
【００１７】
＜実施形態１＞
以下に、本発明の実施形態１の半導体装置のフューズの構造について、図１に示す。図１は、図６の第１フューズ素子Ｆ１の平面図および断面図である。
【００１８】
本実施形態１は、基板１、第１絶縁層３２、第１半導体層２、第２半導体層３、フューズ１１、第１導電層４１ａ、第２導電層４１ｂ、第２絶縁層３３を具備する。
【００１９】
本実施形態１において、基板１はｎ型Ｓｉ半導体を用いる。また、第１絶縁層３２はＳｉＯ２を用いて形成され、基板１の表面領域に位置する。第１絶縁層３２の両側は、第１フューズコンタクト領域Ａと第２フューズコンタクト領域Ｂが形成される。第１半導体層２はｎ型半導体であり、第１絶縁層３２の一方の側である第１フューズコンタクト領域Ａの基板１の表面領域に位置する。第２半導体層２はｎ型半導体の基板１との間にＰＮ接合を形成するｐ型半導体であり、第１半導体層２と対向する他方の側である第２フューズコンタクト領域Ｂの基板１の表面領域に位置する。
【００２０】
フューズ１１は導電性のポリシリコンを用い、第１絶縁層３２および第１半導体層２および第２半導体層３に橋絡して形成され、電流密度が高く通電加熱により溶断され得る部分を有する。フューズ１１に用いたポリシリコンは、加工精度が良好であり、ＳｉＯ２の第１絶縁層３２との密着性が良好であり好適である。そして、ポリシリコンのフューズ１１はｐ型半導体として形成され、そのイオン注入時に第１半導体層２と第２半導体層３にｐ型半導体の接合層４が設けられ、第１半導体層２と第２半導体層３に接続する。
【００２１】
第１導電層４１ａは、フューズ１１の一方の端部および第１半導体層２に接続し、第１電極を構成する。第２導電層４１ｂは、第１導電層４１ａが接続したフューズ１１の端部と他方の端部に接続し、第２電極を構成する。第２絶縁層３３はフューズ１１の上に位置する。第１半導体層２と第２半導体層３は、熱伝導率５０．０Ｗ／ｍ・ＫのＳｉの基板１に形成される。第１絶縁層３２は、熱伝導率１．６３Ｗ／ｍ・ＫのＳｉＯ２を用いる。このように、第１半導体層２と第２半導体層３は、第１絶縁層３２と比べて熱伝導率が高い。
【００２２】
また、本実施形態の半導体装置においては、フューズ１１の溶断部Ｆの基板１側に、Ｓｉの基板１と比べて熱伝導率が低いＳｉＯ２の第１放熱防止層３１を具備している。
【００２３】
上述したように、本実施形態の半導体装置は、従来と異なり、基板１に第１半導体層２と第２半導体層３を具備している。従来のフューズは、フューズ本体が基板の絶縁層上に形成されているために、フューズ溶断時の発熱が基板側へ伝導しにくく、フューズに接続する導電層から主に放熱されていた。一方、本実施形態のフューズ１１は、基板１に第１絶縁層３２よりも熱伝導率が高い第１半導体層２と第２半導体層３に接続されている。このため、フューズ溶断時の発熱は、第１導電層４１ａと第２導電層４１ｂからの放熱と共に、第１半導体層２と第２半導体層３から基板１に放熱できる。つまり、第１導電層４１ａおよび第２導電層４１ｂに畜熱される熱量は、従来よりも小さい。
【００２４】
したがって、第１導電層４１ａおよび第２導電層４１ｂは溶融が防止され、歩留まりまたは信頼性の向上ができ、また、第１導電層４１ａおよび第２導電層４１ｂの間の距離を狭めることが可能となり、結果として微細化が可能となる。このように、本実施形態の半導体装置は、従来において相反していた歩留まりまたは信頼性の向上と微細化を両立することができる。
【００２５】
また、本実施形態の半導体装置は、フューズ１１の溶断部Ｆの基板１側にＳｉＯ２の第１放熱防止層３１を具備する。第１放熱防止層３１を形成するＳｉＯ２の熱伝導率は１．６３Ｗ／ｍ・Ｋ、基板１を形成するＳｉの熱伝導率は５０．０Ｗ／ｍ・Ｋであり、第１放熱防止層３１は基板１と比べて熱伝導率が低い。このため、第１放熱防止層３１はフューズ１１の溶断部Ｆの発熱が基板１側に伝導することを防止する。したがって、フューズ１１の溶断に必要な熱の放熱を防止し、フューズ１１の溶断不良は防止できる。
以上のように第１放熱防止層３２は、フューズ１１の溶断に必要な熱の放熱を防止するため、より厚い方が好ましい。たとえば、ＳｉＯ２の場合、厚さ６００〜８００ｎｍが好ましい。６００ｎｍより薄い場合は放熱防止が十分でない場合があり、８００ｎｍを超える場合は段差の影響で高集積化が損なわれる場合がある。また、本実施形態では放熱防止層に絶縁性を有するＳｉＯ２を用いたが、基板１と比べて熱伝導率が低ければ、絶縁性の有無は問わない。なお、本実施形態のように、第１放熱防止層３２、第１絶縁層３２とも、熱伝導率が低く絶縁性に優れるＳｉＯ２を用いた場合は、必要な絶縁性と放熱防止機能を発現される厚さで、一体として具備してもよい。
【００２６】
本実施形態の半導体装置は、フューズ１１の両端部の基板に第１半導体層２と第２半導体層３を具備し、また、フューズ１１の溶断部Ｆに第１放熱防止層３１を具備する。このような構成とすることで、各導電層の溶融防止とフューズ１１の溶断不良防止の両者が可能となり、さらに、歩留まりまたは信頼性の向上を可能とする。
【００２７】
前述した本実施形態１に係る半導体装置の製造方法について、図１および図３〜図６を用いて説明する。
まず、図３（ａ）に示すように、ｎ型のＳｉ半導体の基板１にＳｉＯ２の第１放熱防止層３１を形成する。ＳｉＯ２の第１放熱防止層３１は以下の方法にて形成することができる。基板１上に９００〜１０００℃程度のスチーム酸化により５０ｎｍ程度のＳｉＯ２膜（図示なし）を形成する。その後、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により１００ｎｍ程度のＳｉ３Ｎ４膜（図示なし）を形成する。そして、第１フューズコンタクト領域Ａおよび第２フューズコンタクト領域Ｂにレジストマスク（図示なし）を形成する。その後、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法により、第１フューズコンタクト領域Ａおよび第２フューズコンタクト領域ＢにＳｉ３Ｎ４膜を残すようにエッチングしてパターニングをする。そして、パターニングされたＳｉ３Ｎ４膜の上にあるレジストマスクを除去する。そして、パターニングされたＳｉ３Ｎ４膜をマスクとして９００〜１０００℃程度のスチーム酸化をし、パターニングされたＳｉ３Ｎ４膜以外の部分に厚さ６００〜８００ｎｍのＳｉＯ２の第１放熱防止層３１を形成する。その後、ホットリン酸によりＳｉ３Ｎ４膜を除去し、さらにＳｉ３Ｎ４膜の下のＳｉＯ２膜をフッ化水素（ＨＦ）系薬液を用いて除去する。以上の方法により、基板１にＳｉＯ２の第１放熱防止層３１を形成する。
【００２８】
つぎに、図３（ｂ）に示すように、第１フューズコンタクト領域Ａの基板１の表面領域に第１半導体層２を形成し、第２フューズコンタクト領域Ｂの基板１の表面領域に第２半導体層３を形成する。第１半導体層２は、第１フューズコンタクト領域Ａの部分が開口したレジストマスクを用い、イオンプランテーション技術により基板１にイオン濃度１０１３〜１０１４ｃｍ−２程度のＰ（リン）を注入し形成する。第２半導体層３は、第２フューズコンタクト領域Ｂの部分が開口したレジストマスクを用い、イオンプランテーション技術により基板１にイオン濃度１０１３〜１０１４ｃｍ−２程度のＢ（ホウ素）を注入し形成する。
【００２９】
つぎに、図４（ａ）に示すように、第１放熱防止層３１、第１放熱層２、第２放熱層３の上に、ＣＶＤ法により厚さ３００ｎｍ程度のＳｉＯ２の第１絶縁層３２を形成する。その後、１０５０〜１１００℃程度の熱処理を行い、第１フューズコンタクト領域Ａにｎ型半導体の第１半導体層２、第２フューズコンタクト領域Ｂにｐ型半導体の第２半導体層３を形成する。
【００３０】
そして、図４（ｂ）に示すように、第１フューズコンタクト領域Ａに第１コンタクトホール２１ｂを形成し、第２フューズコンタクト領域Ｂに第２コンタクトホール２１ｃを形成する。第１コンタクトホール２１ｂと第２コンタクトホール２１ｃは、所定の位置に開口を有するレジストマスクを形成後、ＲＩＥ法によりその開口部にある第１絶縁層３２をエッチングして形成する。第１フューズコンタクト領域Ａの第１コンタクトホール２１ｂは、第１半導体層２が露出する深さまでエッチングされ形成される。同様に第２フューズコンタクト領域Ｂの第２コンタクトホール２１ｃは、第２半導体層３が露出する深さまでエッチングされ形成される。ここで、第１フューズコンタクト領域Ａにおいては、後述する工程で第１導電層４１ａを第１半導体層と接続する。このため、第１導電層４１ａを第１半導体層に接続できる領域を残すように第１コンタクトホール２１ｂを形成する。
【００３１】
つぎに、図５（ａ）に示すように、ポリシリコンのフューズ層１０を第１絶縁層３２および第１半導体層２および第２半導体層３に橋絡するように形成する。フューズ層１０は、ＣＶＤ法により厚さ１００〜２００ｎｍ程度にて形成する。ポリシリコンのフューズ層１０は、第１フューズコンタクト領域Ａの露出された第１半導体層２と第２フューズコンタクト領域Ｂの露出された第２半導体層３を接続するように被覆して形成する。そして、イオンインプランテーション技術により、フューズ層１０にイオン濃度１×１０１５〜５×１０１５ｃｍ−２程度のＢ（ホウ素）を注入する。
【００３２】
そして、所定の形状のレジストマスクをフューズ層１０に形成後、ＲＩＥ法によりフューズ層１０をエッチングして所定の形状に加工し、ポリシリコンのフューズ１１を形成する。フューズ１１は、図１（ａ）に平面図で示すように、両端部分は広い幅で形成され、中央のフューズ溶断部Ｆは電流密度が高くなるように狭いテーパー形状で形成される。たとえば、フューズ１１の両端部の幅は１．４μｍ〜１．８μｍで形成され、中央のフューズ溶断部Ｆの幅は０．４〜０．８μｍで形成される。
【００３３】
つぎに、図５（ｂ）に示すように、フューズ１１の上にＳｉＯ２の第２絶縁層３３を形成する。第２絶縁層３３は、ＣＶＤ法により厚さ３００ｎｍ程度にて形成される。第２絶縁層３３を形成後、９００〜９５０℃程度の熱処理を行う。この熱処理によって、ポリシリコンのフューズ１１に導電性が付与されｐ型半導体となる。これと共に、フューズ１１に注入されたＢ（ホウ素）が第１コンタクトホール２１ｂおよび、第２コンタクトホール２１ｃを介して拡散し、第１半導体層２と第２半導体層３にｐ型の接合層４を形成する。これによって、フューズ１１は第１半導体層２と第２半導体層３に接続される。
【００３４】
つぎに、図６に示すように、第１フューズコンタクト領域Ａに第３コンタクトホール２２ａと第４コンタクトホール２２ｂを形成し、第２フューズコンタクト領域Ｂに第５コンタクトホール２２ｃを形成する。第３コンタクトホール２２ａ、第４コンタクトホール２２ｂ、第５コンタクトホール２２ｃは所定の位置に開口部を有するレジストマスクを形成後、ＲＩＥ法によりその開口部の第２絶縁層３３をエッチングして形成される。
【００３５】
つぎに、図１（ｂ）に示すように、第１フューズコンタクト領域Ａに第１導電層４１ａ、第２フューズコンタクト領域Ｂに第２導電層４１ｂを形成する。第１導電層４１ａ、第２導電層４１ｂは、以下の方法にて形成する。まず、Ａｌ（アルミニウム）をスパッタ法にて第１フューズコンタクト領域Ａの第３コンタクトホール２２ａと第４コンタクトホール２２ｂおよび第２フューズコンタクト領域Ｂの第５コンタクトホール２２ｃに埋め込み、Ａｌ層（図示なし）を形成する。その後、Ａｌ層をＲＩＥ法によりエッチングして第１導電層４１ａ、第２導電層４１ｂを形成する。
【００３６】
本実施形態１の半導体装置の動作について説明する。
本実施形態の半導体装置のフューズ１１は、フューズ１１と接続する一対の第１導電層４１ａと第２導電層４１ｂより通電される。そして、フューズ１１の狭いテーパー形状の溶断部Ｆが、高温に発熱し溶断される。溶断したフューズ１１は、第１絶縁層３２および第２絶縁層３３により、溶断したフューズ１１の飛散が防止される。そして、フューズ１１の発熱は、第１導電層４１ａと第２導電層４１ｂに伝導し畜熱された後に放熱される。
【００３７】
そして、前述したように、本実施形態においては、基板１に形成された第１半導体層２と第２半導体層３から、フューズ１１の溶断時の発熱を基板１に放熱する。第１半導体層２と第２半導体層３は、第１絶縁層３２と比べて熱伝導率が高いため、基板１に放熱することができる。
【００３８】
したがって、第１導電層４１ａおよび第２導電層４１ｂに伝導し畜熱される熱を減らし、第１導電層４１ａおよび第２導電層４１ｂの溶融を防止できる。このため、本実施形態は、歩留まりまたは信頼性の向上ができ、また、第１導電層４１ａおよび第２導電層４１ｂの間の距離を狭める等の微細化ができる。このように、本実施形態は、従来において相反していた歩留まりまたは信頼性の向上と微細化を両立することができる。
【００３９】
また、前述したように本実施形態は、ＳｉＯ２の第１放熱防止層３１により、フューズ１１の溶断部Ｆの発熱が基板１側に伝導することを防止する。第１放熱防止層３１は基板１と比べて熱伝導率が低いため、溶断に必要な熱の放熱を防止し、フューズ１１の溶断不良は防止できる。
【００４０】
また、本実施形態の半導体装置のフューズ溶断方法として、第１導電層４１ａと第２導電層４１ｂに基板１と第２半導体層３との接合に逆バイアスとなる通電をすることが望ましい。
たとえば、本実施形態においては、第１半導体層２がｎ型半導体、第２半導体層３がｐ型半導体であるため、第１導電層４１ａをプラス電位、第２導電層４１ｂをマイナス電位として通電する。この場合は、基板１と第２半導体層３との接合に逆バイアスが印加された状態になり、フューズ１１に印加した電流が半導体基体内に流れることを防止できる。印加した電流が半導体基体内に流れないため、半導体装置の破損等が防止でき、歩留まりまたは信頼性を向上することができる。
【００４１】
本実施形態における基板１、第１半導体層２、第２半導体層３、フューズ１１、第１放熱防止層３１、第１絶縁層３２、第２絶縁層３３、第１導電層４１ａ、第２導電層４１ｂは、それぞれ、本発明の基板、第１半導体層、第２半導体層、フューズ、放熱防止層、第１絶縁層、第２絶縁層、第１導電層、第２導電層に相当する。
【００４２】
＜実施形態２＞
図２は、本発明の実施形態２における半導体装置であり、図６のフューズＦ１の接続部分の平面図および断面図である。
【００４３】
本実施形態２の半導体装置は、実施形態１の半導体装置にＳｉ３Ｎ４の第２放熱防止層３４とＡｌ（アルミニウム）の放熱層４２を具備した構成である。Ｓｉ３Ｎ４の第２放熱防止層３４は、フューズ溶断部Ｆの基板１と反対側に位置している。Ａｌ（アルミニウム）の放熱層４２は、第１導電層４１ａおよび第２導電層４１ｂのそれぞれの上に形成されている。
【００４４】
本実施形態の放熱層４２は、熱電導性を有する。このため、放熱層４２は、第１導電層４１ａまたは第２導電層４１ｂに伝導したフューズ１１の溶断時の発熱が伝導された後、畜熱することができる。そして、放熱層４２は、その表面からフューズ１１の溶断時の熱を放熱することができる。したがって、第１導電層４１ａおよび第２導電層４１ｂが保持する熱を減ずることができ、微細化した場合においても、第１導電層４１ａおよび第２導電層４１ｂの溶融を防止することが可能となる。
【００４５】
以上のように、放熱層４２は熱伝導性を有するので、フューズ１１の溶断時の熱が畜熱される。このため、放熱層４２は、第１導電層４１ａおよび第２導電層４１ｂを被覆するように形成することが好適であり、また、放熱層４２は厚く形成することが好ましい。また、本実施形態では放熱層４２に導電性に優れるＡｌを用いたが、熱伝導性を有すれば、導電性の有無は問わない。
【００４６】
そして、本実施形態では、放熱層４２を第１導電層４１ａおよび第２導電層４１ｂの両者に形成したが、一方であってもかまわない。たとえば、他の隣接するフューズの導電層の部位にのみ放熱層４２を形成し、放熱層４２が形成された導電層の畜熱する熱を減じて溶融を防止してもよい。一部の導電層にのみに放熱層４２を形成することで、製造効率を向上することができる。
【００４７】
また、本実施形態の半導体装置は、フューズ１１の溶断される部分の基板１の側にＳｉＯ２の第１放熱防止層３１と、基板１の反対側にＳｉ３Ｎ４の第２放熱防止層３４とを具備する。第２放熱防止層（３１）を形成するＳｉ３Ｎ４の熱伝導率は１０．０Ｗ／ｍ・Ｋ、基板１を形成するＳｉの熱伝導率は５０．０Ｗ／ｍ・Ｋであり、第２放熱防止層３４は基板１と比べて熱伝導率が低い。このため、第２放熱防止層３４はフューズ１１の溶断部Ｆの発熱を基板１の反対側の外部に伝導することを防止する。したがって、フューズ１１の溶断に必要な発熱を防止し、フューズ溶断不良は防止できる。第１放熱防止層３１と第２放熱防止層３４の両者の間にフューズ１１が設けられているため、フューズ１１の溶断不良はさらに防止できる。
【００４８】
前述した本実施形態２に係る半導体装置のフューズの製造方法について、図１、図２を用いて説明する。
図１に示すように、実施形態１と同じく第１導電層４１ａおよび第２導電層４１ｂを形成した後、図２に示すようにＳｉ３Ｎ４の第２放熱防止層３４とＡｌ（アルミニウム）の放熱層４２を形成する。
【００４９】
まず、Ｓｉ３Ｎ４の第２放熱防止層３４は、ＣＶＤ法により厚さ７００ｎｍ程度で全面に形成する。そして、Ｓｉ３Ｎ４の第２放熱防止層３４をフォトリソグラフィ技術またはＲＩＥ技術により開口して、第１フューズコンタクト領域Ａに第６コンタクトホール２３ａと第７コンタクトホール２３ｂを形成し、第２フューズコンタクト領域Ｂに第８コンタクトホール２３ｃを形成する。第１フューズコンタクト領域Ａの第６コンタクトホール２３ａ、第７コンタクトホール２３ｂは、第１導電層４１ａが露出する深さを有する。また、第２フューズコンタクト領域Ｂの第８コンタクトホール２３ｃは、第２導電層４１ｂが露出する深さを有する。そして、第１フューズコンタクト領域Ａの第６コンタクトホール２３ａ、第７コンタクトホール２３ｂおよび第２フューズコンタクト領域Ｂの第７コンタクトホール２３ｂに、熱伝導性を有するＡｌをスパッタして、Ａｌ層（図示なし）を埋め込み形成する。そして、Ａｌ層は、第１導電層４１ａおよび第２導電層４１ｂのそれぞれに接続するように形成する。そして、Ａｌ層をフォトリソグラフィ技術またはＲＩＥ法等のエッチング技術によりパターンニングして、第１導電層４１ａおよび第２導電層４１ｂに、Ａｌの放熱層４２を形成する。
【００５０】
本実施形態２の半導体装置の動作について説明する。本実施形態の半導体装置は実施形態１の半導体装置にＳｉ３Ｎ４の第２放熱防止層３４とＡｌの放熱層４２を具備したことを除いて同様であるため、重複する動作については省略する。
【００５１】
実施形態１で述べたように、フューズ１１を溶断する際の発熱は、伝導してフューズ１１の端部に位置する第１導電層４１ａまたは第２導電層４１ｂに伝導し、さらに第１半導体層２と第２半導体層３から基板１に伝導して放熱される。
【００５２】
本実施形態２においては、フューズ１１の溶断時の発熱が第１導電層４１ａまたは第２導電層４１ｂに伝導し、さらに放熱層４３に伝導される。このため、第１導電層４１ａまたは第２導電層４１ｂに伝導した熱は、放熱層４２で畜熱することが可能となる。そして、フューズ１１の溶断時の熱は、放熱層４２の表面より放熱する。このため、第１導電層４１ａおよび第２導電層４１ｂが保持する熱を減ずることができ、微細化した場合においても、第１導電層４１ａおよび第２導電層４１ｂの溶融を防止することが可能となる。
【００５３】
また、本実施形態２は、実施形態１と同様に、ＳｉＯ２の第１放熱防止層３１により、フューズ１１の溶断部Ｆの発熱が基板１側に伝導することを防止する。さらに、本実施形態２は基板１より熱伝導率が低いＳｉ３Ｎ４の第２放熱防止層３４を具備し、フューズ１１の溶断部Ｆの発熱が基板１の反対側に伝導することを防止している。したがって、フューズ１１の溶断に必要な発熱を防止し、フューズ溶断不良は防止できる。第１放熱防止層３１と第２放熱防止層３４の両者の間にフューズ１１が設けられているため、フューズ１１の溶断不良はさらに防止できる。
【００５４】
本実施形態における基板１、第１半導体層２、第２半導体層３、フューズ１１、第１放熱防止層３１、第１絶縁層３２、第２絶縁層３３、第２放熱防止層３４、第１導電層４１ａ、第２導電層４１ｂ、放熱層４２は、それぞれ、本発明の基板、第１半導体層、第２半導体層、フューズ、放熱防止層、第１絶縁層、第２絶縁層、放熱防止層、第１導電層、第２導電層、放熱層に相当する。
【００５５】
なお、本発明の実施に際しては、上述した実施形態１および２に限定されるものではなく、種々の変形形態を採用することできる。
【００５６】
たとえば、本実施形態の半導体装置におけるフューズの用途は抵抗調整に限定されず、その他の回路素子の接続および非接続を制御し、回路の特性を調整することもできる。
【００５７】
また、本実施形態のフューズ１１においては導電性のポリシリコンを用いたが、たとえばＴａ（タンタル）、Ｔｉ（チタン）、ＴｉＮ（チタンナイトライド）を用いて形成してもよい。
【００５８】
また、たとえば、放熱層４２は、第１導電層４１ａおよび第２導電層４１ｂと比べて熱伝導率が高い材料を用いることが好ましい。たとえば第１導電層４１ａおよび第２導電層４１ｂがＡｌの場合、Ｃｕ（銅）、Ａｇ（銀）などを用いることが好ましい。この場合、第１導電層４１ａまたは第２導電層４１ｂからの熱を効率良く放熱層４２に伝導でき、放熱層４２の表面から放熱が効率良くできる。また、第１導電層４１ａおよび第２導電層４１ｂと同程度な熱伝導率の放熱層４２を設けた場合より熱伝導率が高い放熱層４２を設けた場合の方が、放熱層４２の容積を小さくすることができる。占有面積および段差を減ずることができ、高集積化および微細化がさらに容易となる。
【００５９】
また、第１導電層４１ａ、第２導電層４１ｂ、放熱層４２において、表面が露出する部分に凹凸等を形成し、外部との接触面積を増加させることもできる。外部との接触面積を増加させることで、効果的に放熱することができる。
【００６０】
また、本実施形態の製造方法においては、第２絶縁層３３をエッチングして開口し、第１フューズコンタクト領域Ａに第３コンタクトホール２２ａと第４コンタクトホール２２ｂを形成し、第２フューズコンタクト領域Ｂに第５コンタクトホール２２ｃを形成している。そして、第１導電層４１ａは、第３コンタクトホール２２ａに埋め込まれて第１半導体層２と接続し、さらに第４コンタクトホール２２ｂに埋め込まれてフューズ１１と接続する。しかしながら、本実施形態の半導体装置は第１導電層４１ａが第１半導体層２およびフューズ１１と接続するように構成されるため、上述の製造方法に限定されない。たとえば、第１フューズコンタクト領域Ａに第３コンタクトホール２２ａと第４コンタクトホール２２ｂの２つのコンタクトホールを形成せず、共通化し１つのコンタクトホールのみ形成して第１半導体層２およびフューズ１１の両者を露出させ、このコンタクトホールに第１導電層４１ａを形成してもよい。
【００６１】
【発明の効果】
本発明によれば、フューズ両端部の導電層の溶融防止またはフューズの溶断不良が防止可能であり、歩留まりまたは信頼性の向上が可能な半導体装置およびそのフューズ溶断方法を提供することができる。
また、さらに、本発明によれば、フューズ両端部の導電層間を狭めることができ、微細化が可能な半導体装置を提供することができる。
【図面の簡単な説明】
【図１】図１は本発明の実施形態１に係る半導体装置を示し、（ａ）はフューズおよびパッド電極部分の平面図、（ｂ）は概略断面図である。
【図２】図２は本発明の実施形態２に係る半導体装置を示し、（ａ）はフューズおよびパッド電極部分の平面図、（ｂ）は概略断面図である。
【図３】図３は本発明の実施形態に係る半導体装置の製造方法における製造工程を示す概略断面図である。
【図４】図４は本発明の実施形態に係る半導体装置の製造方法における製造工程を示す概略断面図である。
【図５】図５は本発明の実施形態に係る半導体装置の製造方法における製造工程を示す概略断面図である。
【図６】図６は本発明の実施形態に係る半導体装置の製造方法における製造工程を示す概略断面図である。
【図７】図７は従来および本発明の実施形態に係る半導体装置のトリミング回路の構成例を示す回路図である。
【図８】図８は従来に係る半導体装置を示し、（ａ）はフューズおよびパッド電極部分の平面図、（ｂ）は概略断面図である。
【符号の説明】
１…基板、  ２…第１半導体層、  ３…第２半導体層、  ４…接合層、１０…フューズ層、１１…フューズ、２１ｂ…第１コンタクトホール、２１ｃ…第２コンタクトホール、２２ａ…第３コンタクトホール、２２ｂ…第４コンタクトホール、２２ｃ…第５コンタクトホール、２３ａ…第６コンタクトホール、２３ｂ…第７コンタクトホール、２３ｃ…第８コンタクトホール、３１…第１放熱防止層、３２…第１絶縁層、３３…第２絶縁層、３４…第２放熱防止層、４１ａ…第１導電層、４１ｂ…第２導電層、４２…放熱層、Ａ…第１フューズコンタクト領域、Ｂ…第２フューズコンタクト領域
【図１】
2004228369.tif 000003
【図２】
2004228369.tif 000004
【図３】
2004228369.tif 000005
【図４】
2004228369.tif 000006
【図５】
2004228369.tif 000007
【図６】
2004228369.tif 000008
【図７】
2004228369.tif 000009
【図８】
2004228369.tif 000010