(57)【要約】【課題】演算量の削減を実現可能なビタビ等化器を備えた受信機を得ること。【解決手段】本発明の受信機は、ビタビアルゴリズムに基づいて動作するビタビ等化器を備え、さらに、前記ビタビ等化器は、タップ付遅延線にて受信信号を処理することによって枝メトリックを作成する枝メトリック作成回路１、を備え、前記枝メトリック作成回路１は、枝メトリックを有限インパルス応答で表記できるタップ付遅延線により導出する構成とし、演算量が多くかつ無限に過去のデータを記憶する従来の伝送路推定処理を除去する構成とした。【選択図】      図１
2004228712.tif 000002
【特許請求の範囲】
【請求項１】
ビタビアルゴリズムやこれを一般化したアルゴリズムに基づいて動作するビタビ等化器を備えた受信機において、
前記ビタビ等化器は、
タップ付遅延線にて受信信号を処理することによって枝メトリックを作成する枝メトリック作成手段、
を備えることを特徴とする受信機。
【請求項２】
前記枝メトリック作成手段は、
所定のタップ係数を用いたタップ付遅延線と、
前記タップ付遅延線の出力信号にノルム処理を施すノルム回路と、
を備えることを特徴とする請求項１に記載の受信機。
【請求項３】
前記タップ付遅延線におけるタップ係数を固定値とすることを特徴とする請求項１または２に記載の受信機。
【請求項４】
前記タップ係数の少なくともいずれか１つを“１”以外の固定値とし、他のタップ係数を“１”とすることを特徴とする請求項３に記載の受信機。
【請求項５】
前記タップ付遅延線におけるタップ係数の少なくともいずれか１つを、ビタビアルゴリズムやこれを一般化したアルゴリズムが決定する生き残りパスによって規定される値とし、他のタップ係数を“１”とすることを特徴とする請求項１または２に記載の受信機。
【請求項６】
前記タップ付遅延線におけるすべてのタップ係数を、ビタビアルゴリズムやこれを一般化したアルゴリズムが決定する生き残りパスによって規定される値とすることを特徴とする請求項１または２に記載の受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自動車電話をはじめとする無線通信で用いられる受信機に関するものであり、特に、ビタビ等化器を備えた受信機に関するものである。
【０００２】
【従来の技術】
以下、従来の受信機で用いられるビタビ等化器について説明する。自動車電話をはじめとする無線通信においては、受信機の移動に伴い、受信信号の位相やレベルが高速に変動するフェージングの影響を大きく受ける。このフェージングを克服するための受信技術として、遅延検波や適応等化などの技術がある。
【０００３】
ここで、上記受信技術の一例として、ビタビアルゴリズムのデータの候補に従って伝送路特性を推定するタイプの従来のビタビ等化器（非特許文献１，２参照）について説明する。
【０００４】
まず、上記従来のビタビ等化器に関する基本事項に関して説明する。ビタビアルゴリズムでは、複数の異なったデータ系列候補のパターンを保有する。これを状態と呼ぶ。また、２つの状態の時間遷移からデータ系列候補が一意的に決定される。これを枝と呼ぶ。また、ビタビアルゴリズムの状態数Ｎは、変調時の多値数Ｍに関して後述する枝メトリックを作成する際の、データの候補に関するメモリ長のべき乗となる。また、従来のビタビ等化器は、上記状態に対応して、それぞれ伝送路特性の推定値を保有するという特徴がある。なお、枝を連続してつなげたものはパスと呼ばれ、このパスに対応して枝メトリックを累積加算したものはパスメトリックと呼ばれる。
【０００５】
つづいて、上記従来のビタビ等化器の全体動作を簡単に説明する。まず、枝メトリック作成回路が、複数の推定伝送路特性を用いて、たとえば、内部で保有するテーブル等に従って、推定伝送路特性とデータ候補を分配する。具体的には、各枝に対応する１時刻過去の状態が保有する推定伝送路特性と、枝により決定されるデータ候補と、を分配する。そして、分配された推定伝送路特性およびデータ候補単位に、受信信号のレプリカを作成し、さらに受信信号と各レプリカの２乗誤差を作成し、これを多値数に対応する枝メトリックとして出力する。
【０００６】
つぎに、状態数分のＡＣＳ（加算・比較・選択）回路が、現状態に対応する複数の枝に相当する上記枝メトリックを受け取り、さらに、１時刻過去のパスメトリックを記憶回路から入力する。そして、１時刻過去のパスメトリックに各枝メトリックを個別に加算し、現時刻のパスメトリックを作成する（加算処理）。つぎに、加算処理によって得られる複数のパスメトリックを比較する（比較処理）。最後に、最も信頼度の高いパスメトリックを選択し、同時にこのパスメトリックに対応するデータ系列（パス）も選択する（選択処理）。このとき、各ＡＣＳ回路は、その選択結果を上記記憶回路に記憶しておく。
【０００７】
つぎに、状態数分の伝送路更新回路が、上記受信信号と、さらに上記記憶回路から入力した選択パスおよび選択パスに対応する１時刻過去の推定伝送路特性と、に基づいて、推定伝送路特性を更新する。このとき、各伝送路更新回路は、その更新結果を記憶回路に記憶しておく。
【０００８】
すなわち、記憶回路には、各状態に対応する、推定伝送路特性、パスメトリックおよびパスが記憶される。
【０００９】
最後に、判定値作成回路が、上記記憶回路から各状態に対応するパスメトリックとパスを受け取り、最も確からしい（信頼度の高い状態につながる）パスを判定値として出力する。
【００１０】
なお、従来の受信機におけるビタビ等化器では、伝送路推定として、たとえば、ＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）アルゴリズムのような適応アルゴリズムが用いられる。このアルゴリズムは、過去の検出値を重み付けして平均化するものである（過去へ行けば行くほど重みが減少するが、重みが０となることはない）。
【００１１】
【非特許文献１】
Ｈ．  Ｋｕｂｏ他著：「Ａｎ  ａｄａｐｔｉｖｅ  ｍａｘｉｍｕｍ−ｌｉｋｅｌｉｈｏｏｄ  ｓｅｑｕｅｎｃｅ  ｅｓｔｉｍａｔｏｒ  ｆｏｒ  ｆａｓｔ  ｔｉｍｅ−ｖａｒｙｉｎｇ  ｉｎｔｅｒｓｙｍｂｏｌ  ｉｎｔｅｒｆｅｒｅｎｃｅ  ｃｈａｎｎｅｌｓ」（ＩＥＥＥ  Ｔｒａｎｓ．Ｃｏｍｍｕｎ．，ｐｐ．１８７２−１８８０，１９９４）
【非特許文献２】
Ｈ．  Ｋｕｂｏ他著：「Ａｄａｐｔｉｖｅ  ｍａｘｉｍｕｍ−ｌｉｋｅｌｉｈｏｏｄ  ｓｅｑｕｅｎｃｅ  ｅｓｔｉｍａｔｉｏｎｂｙ  ｍｅａｎｓ  ｏｆ  ｃｏｍｂｉｎｅｄ  ｅｑｕａｌｉｚａｔｉｏｎ  ａｎｄ  ｄｅｃｏｄｉｎｇ  ｉｎ  ｆａｄｉｎｇ  ｅｎｖｉｒｏｎｍｅｎｔｓ」（ＩＥＥＥ  ＪＳＡＣ，ｐｐ．１０２−１０９，１９９５）
【００１２】
【発明が解決しようとする課題】
しかしながら、上記、従来の受信機におけるビタビ等化器では、上記のような適応アルゴリズムを用いて、過去の値を平均化して現在の伝送路特性を推定するため、伝送路変動に関して追随遅延が生じる、という問題があった。また、無限に過去のデータを記憶するため、たとえば、ビタビアルゴリズムに要するメモリ長が無限となる（状態数はこのメモリ長のべき乗に比例する）、という問題があった。また、枝メトリックを作成するために演算量の多い伝送路推定処理を実行する必要がある、という問題があった。また、上記伝送路推定に関しては記憶される過去のデータが無限大となるので、完全な処理を行うためにはビタビアルゴリズムの状態数が増大する、という問題があった。
【００１３】
本発明は、上記に鑑みてなされたものであって、演算量の削減を実現可能なビタビ等化器を備えた受信機を得ることを目的とする。
【００１４】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、本発明にかかる受信機にあっては、ビタビアルゴリズムに基づいて動作するビタビ等化器を備えた受信機であって、前記ビタビ等化器は、タップ付遅延線にて受信信号を処理することによって枝メトリックを作成する枝メトリック作成手段、を備えることを特徴とする。
【００１５】
この発明によれば、たとえば、受信信号を、予め係数の決まったタップ付遅延線で処理することによって、枝メトリックを生成する。または、受信信号を、生き残りパスによって規定されるタップ係数と予め決められたタップ係数を用いたタップ付遅延線で処理することによって、枝メトリックを生成する。または、受信信号を、生き残りパスによって規定されるタップ係数のみを用いたタップ付遅延線で処理することによって、枝メトリックを生成する。すなわち、枝メトリックを、有限インパルス応答で表記できるタップ付遅延線として導出する。
【００１６】
【発明の実施の形態】
以下に、本発明にかかる受信機および受信方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１７】
実施の形態１．
実施の形態１と従来技術の最大の相違点は、枝メトリックの作成処理である。すなわち、従来技術は、伝送路推定により得られた推定伝送路特性と受信信号から枝メトリックを生成するが、本実施の形態は、受信信号を予め係数の決まったタップ付遅延線で処理することによって枝メトリックを生成する。
【００１８】
図１は、本発明にかかる受信機に備えられた実施の形態１のビタビ等化器の構成を示す図である。このビタビ等化器は、多値数Ｍのトレリスのメモリ長＋１乗に対応する枝メトリックを生成する枝メトリック作成回路１と、最も信頼度の高いパスメトリックとそのパスメトリックに対応するデータ系列（パス）を選択するＡＣＳ回路２−１，２−２，…，２−ｎと、各状態に対応するパスメトリックおよびパスを記憶する記憶回路３と、最も確からしいパスを判定値として出力する判定値作成回路４から構成される。
【００１９】
ここで、上記本実施の形態のビタビ等化器について説明する。なお、ビタビアルゴリズムでは、複数の異なったデータ系列候補のパターンを保有する。これを状態と呼ぶ。また、２つの状態の時間遷移からデータ系列候補が一意的に決定される。これを枝と呼ぶ。また、枝を連続してつなげたものはパスと呼ばれ、このパスに対応して枝メトリックを累積加算したものはパスメトリックと呼ばれる。
【００２０】
つづいて、上記本実施の形態のビタビ等化器の全体動作を説明する。まず、枝メトリック作成回路１では、受信信号から状態遷移（枝）数に対応する枝メトリックを生成する。ここで、本実施の形態の枝メトリックの生成処理を具体的に説明する。図２は、本実施の形態の枝メトリック作成回路１の構成例を示す図であり、図３および図４は、枝メトリック作成回路１内の枝メトリック計算回路１１−１〜１１−ｌの構成を示す図である。枝メトリック計算回路１１−１〜１１−ｌにおいては、予め重み係数が決定されたタップ付遅延線１２または１２ａが、受信信号を受け取り、フィルタ後の信号を出力する。そして、ノルム回路１３が、このフィルタ出力に対して２乗処理やマンハッタン処理（実部と虚部の絶対値の和）等のノルム処理を行い、この結果を枝メトリックとして出力する。なお、図４では、遅延を付加していない受信信号のタップ係数を“１”とし、重み付け処理を行わないようにして乗算処理を削減している。
【００２１】
つぎに、状態数分のＡＣＳ（加算・比較・選択）回路２−１〜２−ｎでは、現状態に対応する複数の枝に相当する枝メトリックを枝メトリック作成回路１から受け取り、さらに１時刻過去のパスメトリックを記憶回路３から入力し、これらを用いてつぎのような処理を行う。まず、１時刻過去のパスメトリックに各枝メトリックを個別に加算し、現時刻のパスメトリックを作成する（加算処理）。つぎに、加算処理によって得られる複数のパスメトリックを比較する（比較処理）。最後に、最も信頼度の高いパスメトリックを選択し、同時にこのパスメトリックに対応するデータ系列（パス）も選択する（選択処理）。このとき、各ＡＣＳ回路は、その選択結果を上記記憶回路に記憶しておく。なお、ビタビアルゴリズムのメモリ長に関しては、伝送路メモリ長と比較して大きな値に設定することも可能である。
【００２２】
本実施の形態では、従来技術と異なり、記憶回路３には、各状態に対応するパスメトリックおよびパスが記憶される。
【００２３】
最後に、判定値作成回路４が、上記記憶回路から各状態に対応するパスメトリックとパスを受け取り、最も確からしい（信頼度の高い状態につながる）パスを判定値として出力する。
【００２４】
このように、本実施の形態においては、受信信号を、予め係数の決まったタップ付遅延線で処理することによって、枝メトリックを生成する構成とした。すなわち、枝メトリックを有限インパルス応答で表記できるタップ付遅延線により導出する構成とした。これにより、演算量が多くかつ無限に過去のデータを記憶する従来の伝送路推定処理を除去することができる。また、伝送路推定処理を除去することにより、過去のデータを有限長とすることができるので、ビタビアルゴリズムの演算量を大幅に削減することができる。
【００２５】
実施の形態２．
実施の形態２と従来技術の最大の相違点は、枝メトリックの作成処理である。すなわち、従来技術は、伝送路推定により得られた推定伝送路特性と受信信号から枝メトリックを生成するが、本実施の形態は、受信信号を、生き残りパスによって規定されるタップ係数と予め決められたタップ係数を用いたタップ付遅延線で処理することによって枝メトリックを生成する。
【００２６】
図５は、本発明にかかる受信機に備えられた実施の形態２のビタビ等化器の構成を示す図である。なお、先に説明した実施の形態１と同様の構成については、同一の符号を付してその説明を省略する。このビタビ等化器は、多値数Ｍに対応する枝メトリックを生成する枝メトリック作成回路１ａと、実施の形態１と同様のＡＣＳ回路２−１，２−２，…，２−ｎと、各状態に対応するパスメトリックおよびパスを記憶する記憶回路３ａと、最も確からしいパスを判定値として出力する判定値作成回路４から構成される。
【００２７】
つづいて、上記本実施の形態のビタビ等化器の全体動作を説明する。なお、ビタビアルゴリズムは、橋本猛他著：「Ｖｉｔｅｒｂｉアルゴリズムの一般化について」（電子通信学会論文誌（Ａ），ｐｐ．１０６４−１０７１，１９８３）により、一般化されており、本実施の形態は、この一般化ビタビアルゴリズムを用いた場合にも適用可能である。
【００２８】
枝メトリック作成回路１ａでは、生き残りパスによって規定されるタップ係数を用いて、受信信号から状態遷移（枝）数に対応する枝メトリックを生成する。ここで、本実施の形態の枝メトリックの生成処理を具体的に説明する。図６は、本実施の形態の枝メトリック作成回路１ａの構成例を示す図であり、図７および図８は、枝メトリック作成回路１ａ内の枝メトリック計算回路１１ａ−１〜１１ａ−ｌの構成を示す図である。枝メトリック計算回路１１ａ−１〜１１ａ−ｌにおいては、生き残りパスによって規定されるタップ係数と予め決められたタップ係数を用いたタップ付遅延線１２ｂが、受信信号を受け取り、フィルタ後の信号を出力する。このとき、本実施の形態では、テーブル回路１４が、記憶回路３ａから入力された生き残りパスを用いてシンボル毎に特定のタップ係数を決定する。そして、ノルム回路１３が、このフィルタ出力に対して２乗処理やマンハッタン処理（実部と虚部の絶対値の和）等のノルム処理を行い、この結果を枝メトリックとして出力する。
【００２９】
なお、図８では、テーブル回路１４が、記憶回路３ａから入力された生き残りパスを用いてシンボル毎にすべてのタップ係数を決定する。したがって、ここでは、生き残りパスによって規定されるタップ係数を用いたタップ付遅延線１２ｃが、受信信号を受け取り、フィルタ後の信号を出力する。
【００３０】
このように、本実施の形態においては、受信信号を、生き残りパスによって規定されるタップ係数と予め決められたタップ係数を用いたタップ付遅延線、または、生き残りパスによって規定されるタップ係数のみを用いたタップ付遅延線、で処理することによって枝メトリックを生成する構成とした。すなわち、枝メトリックを有限インパルス応答で表記できるタップ付遅延線により導出する構成とした。これにより、演算量が多くかつ無限に過去のデータを記憶する従来の伝送路推定処理を除去することができる。また、伝送路推定処理を除去することにより、過去のデータを有限長とすることができるので、ビタビアルゴリズムの演算量を大幅に削減することができる。
【００３１】
【発明の効果】
以上、説明したとおり、本発明によれば、たとえば、受信信号を、予め係数の決まったタップ付遅延線で処理することによって、枝メトリックを生成する構成とした。すなわち、枝メトリックを有限インパルス応答で表記できるタップ付遅延線により導出する構成とした。これにより、演算量が多くかつ無限に過去のデータを記憶する従来の伝送路推定処理を除去することができる、という効果を奏する。また、伝送路推定処理を除去することにより、過去のデータを有限長とすることができるので、ビタビアルゴリズムの演算量を大幅に削減することができる、という効果を奏する。
【図面の簡単な説明】
【図１】本発明にかかる受信機に備えられた実施の形態１のビタビ等化器の構成を示す図である。
【図２】実施の形態１の枝メトリック作成回路の構成例を示す図である。
【図３】実施の形態１の枝メトリック計算回路の構成例を示す図である。
【図４】実施の形態１の枝メトリック計算回路の構成例を示す図である。
【図５】本発明にかかる受信機に備えられた実施の形態２のビタビ等化器の構成を示す図である。
【図６】実施の形態２の枝メトリック作成回路の構成例を示す図である。
【図７】実施の形態２の枝メトリック計算回路の構成例を示す図である。
【図８】実施の形態２の枝メトリック計算回路の構成例を示す図である。
【符号の説明】
１，１ａ  枝メトリック作成回路、２−１，２−２，２−ｎ  ＡＣＳ回路、３，３ａ  記憶回路、４  判定値作成回路、１１−１，１１−２，１１−ｎ，１１ａ−１，１１ａ−２，１１ａ−ｎ  枝メトリック計算回路、１２，１２ａ，１２ｂ，１２ｃ  タップ付遅延線、１３  ノルム回路、１４  テーブル回路。
【図１】
2004228712.tif 000003
【図２】
2004228712.tif 000004
【図３】
2004228712.tif 000005
【図４】
2004228712.tif 000006
【図５】
2004228712.tif 000007
【図６】
2004228712.tif 000008
【図７】
2004228712.tif 000009
【図８】
2004228712.tif 000010