(57)【要約】【課題】低電力、高信頼性の非揮発性メモリ素子の製造方法を提供する。【解決手段】所定の下部構造が形成されたシリコン基板１００上にトンネルリング酸化膜層を形成した後、前記トンネルリング酸化膜層上にドットフローティングゲート層を形成する。さらに、前記ドット層上に調節酸化膜層及び調節ゲート層を順次的に形成する。次に、前記調節ゲート層、前記調節酸化膜層、前記ドット層及び前記トンネルリング酸化膜層を所定形状にパターニングしてトンネルリング酸化膜１１２、ドットフローティングゲート１１４、調節酸化膜１１６及び調節ゲート１１８を備える二重ゲートを形成する。【選択図】図２ｅ
2004336059.tif 000002
【特許請求の範囲】
【請求項１】
所定の下部構造が形成されたシリコン基板上にトンネルリング酸化膜層を形成する段階と、
前記トンネルリング酸化膜層上にドット層を形成する段階と、
前記ドット層上に調節酸化膜層及び調節ゲート層を順次的に形成する段階と、
前記調節ゲート層、前記調節酸化膜層、前記ドット層及び前記トンネルリング酸化膜層を所定形状にパターニングして二重ゲートを形成する段階と、
を含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記ドット層は、シリコンからなることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記ドット層は、シリコンゲルマニウムからなることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
前記ドット層は、約６０ｎｍ以下の大きさで、約１０11〜１０12個／ｃｍ2程度の密度に形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項５】
前記二重ゲートのフローティングゲートは、ドット層で形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項６】
前記トンネルリング酸化膜は、高い誘電定数を有するＴａ2Ｏ5、ＨｆＯ2、ＺｒＯ2などの酸化膜で形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項７】
前記ドット層は、急速熱処理化学気相蒸着（ＣＶＤ）方法を利用して形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項８】
前記調節ゲート層は、ｉｎ−ｓｉｔｕドーピングされたシリコンゲルマニウム薄膜で形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項９】
前記シリコンゲルマニウムドット層を形成する段階で、ゲルマニウムの濃度は約１０〜２０％にすることを特徴とする請求項３に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の製造方法に関するもので、より詳細には、半導体の非揮発性メモリ素子を製造する技術のうち、二重ゲートを形成することにおいて、フローティングゲートをドット形態に形成する半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
一般的に、 ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）などのような非揮発性の金属酸化物半導体（ＭＯＳ）の記憶装置からデータを消去したり削除するために、電荷を蓄積する用途でフローティングゲートを利用している。このような従来のフローティングゲート構造のうちの一つを図１に示す。
【０００３】
図１は従来技術によるフローティングゲートの構造を有する半導体素子を説明するための断面図である。
【０００４】
まず、シリコン基板１０上にトンネルリング酸化膜層、フローティングゲート酸化膜層、調節酸化膜層及び調節ゲート酸化膜層を順次的に形成する。続いて、フォト工程を利用して調節ゲート酸化膜層、調節酸化膜層、フローティングゲート酸化膜層及びトンネル酸化膜層を順次的に所定の形状にパターニングする。それによって、トンネルリング酸化膜１２、フローティングゲート１４、調節酸化膜１６及び調節ゲート１８を有するフローティングゲート構造が得られる。
【０００５】
【特許文献１】米国特許第５，９９０，５１５号明細書
【特許文献２】米国特許第６，０７４，９１５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１に示す、薄膜により形成したフローティングゲート構造の形態では、フローティングゲートに電子を集めるために高い電力が要求される。また、このような構造ではトンネルリング酸化膜の一ケ所でも不良が発生すれば、フローティングゲートに保存された電子が抜けて素子の信頼性が低下する。
【０００７】
前述したような問題点を解決するためになされた本発明の目的は、低電力で動作し、かつ、信頼性を向上できる半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
このような目的を達成するための本発明に係る半導体素子の製造方法は、所定の下部構造が形成されたシリコン基板上にトンネルリング酸化膜層を形成する段階と、前記トンネルリング酸化膜層上にドット層を形成する段階と、前記ドット層上に調節酸化膜層及び調節ゲート層を順次的に形成する段階と、前記調節ゲート層、前記調節酸化膜層、前記ドット層及び前記トンネルリング酸化膜層を所定形状にパターニングして二重ゲートを形成する段階と、を含むことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、非発揮性メモリ素子のフローティングゲートをドット形態に形成して、ドット一つ当りの電子数を３〜４個に調節してメモリ状態を決定できるようにするため、低電力素子が製造でき、トンネリング酸化膜の局部的な不良による漏洩がその部分におけるドットにだけ限定されるようするため、素子に及ぼす影響を減らして素子の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら本発明を実施するための最良の形態（以下、実施形態という）について説明する。また、この実施形態は本発明の権利範囲を限定するものではなく、例示として提示したものにすぎない。
【００１１】
図２ａから図２ｅは本発明に係る半導体素子の製造方法を順に示す断面図である。
【００１２】
まず、図２ａに示すように、所定の下部構造が形成されたシリコン基板１００上に、上面が滑らかではない（粗大な）トンネルリング酸化膜層１０２を形成する。本発明の好ましい実施形態によれば、トンネルリング酸化膜層１０２はシリコン基板１００上に酸素を拡散させて形成するＳｉＯ2か、または高い誘電定数を有する物質を蒸着して形成する。
【００１３】
次に、図２ｂに示すように、トンネルリング酸化膜層１０２上にシリコンまたはシリコンゲルマニウムからなるドットを約６０ｎｍ以下の大きさで１０11〜１０12個／ｃｍ2程度の密度に化学気相蒸着（ＣＶＤ）方法を利用して形成することによって、ドットフローティングゲート層１０４を形成する。シリコンゲルマニウムでドット層を形成する場合、ゲルマニウムの濃度を約１０〜２０％にすることが好ましい。
【００１４】
本発明の好ましい実施形態によれば、フローティングゲート用薄膜は、高い誘電定数を有するＴａ2Ｏ5、ＨｆＯ2、ＺｒＯ2などを利用してトンネルリング酸化膜層１０２が形成できる。そして、フローティングゲート酸化膜を形成する前にＴａ、Ｈｆ及びＺｒなどからなるメタル層が蒸着できる。また、ドットフローティングゲート層１０４は、急速熱処理ＣＶＤ方法を利用して形成することができる。
【００１５】
次の段階では、図２ｃ及び図２ｄに示すように、ドットフローティングゲート層１０４上に調節酸化膜層１０６及び調節ゲート層１０８を順次的に形成する。本発明の好ましい実施形態によれば、調節ゲート層１０８は、ｉｎ−ｓｉｔｕドーピングされたシリコンゲルマニウム薄膜で形成される。また、調節ゲート層１０８は、シリコンまたはシリコンゲルマニウムで形成できる。
【００１６】
続いて、シリコン基板１００上に形成されたトンネルリング酸化膜層１０２、ドットフローティングゲート層１０４、調節酸化膜層１０６及び調節ゲート層１０８をリトグラフィーのようなエッチング工程を通じて順次的にパターニングすることによって、図２ｅに示すように、トンネルリング酸化膜１１２、ドットフローティングゲート１１４、調節酸化膜１１６及び調節ゲート１１８を備える二重ゲートを形成する。
【００１７】
また、本発明の他の実施形態によれば、シリコン基板に酸素を拡散させて形成する方法の代わりに、シリコン酸化膜をＣＶＤ方法で蒸着するか、または高い誘電定数を有するＴａ2Ｏ5、ＨｆＯ2、ＺｒＯ2などの酸化膜をＣＶＤ方法で蒸着する。次に、シリコンまたはシリコンゲルマニウム化合物をＣＶＤ方法で形成した後、調節酸化膜でシリコン酸化膜の代わりに高い誘電定数を有するＴａ2Ｏ5、ＨｆＯ2、ＺｒＯ2などの酸化膜で形成できる。
【００１８】
一方、本発明は前述した実施例に限定されるものではなく、後述する請求範囲に記載された本発明の技術的思想と範ちゅう内で、当業者により色々な変形が可能である。
【００１９】
以上のように、本発明はドット形態でフローティングゲートを形成して、サイドを通した漏洩を阻止することによって、トンネルリング酸化膜の不良な１ケ所による素子の特性の低下を防止し、素子の信頼性が向上する。
【００２０】
また、本発明はドット当りの電子数を３〜４個で、メモリ状態の変化が可能であるので、低電力素子の特性が具現できる。
【図面の簡単な説明】
【００２１】
【図１】従来技術によって形成された二重ゲートを表す断面図である。
【図２ａ】本実施形態に係る二重ゲートを形成する工程を示す断面図である。
【図２ｂ】図２ａに示す工程に引き続く工程であって、本実施形態に係る二重ゲートを形成する工程を示す断面図である。
【図２ｃ】図２ｂに示す工程に引き続く工程であって、本実施形態に係る二重ゲートを形成する工程を示す断面図である。
【図２ｄ】図２ｃに示す工程に引き続く工程であって、本実施形態に係る二重ゲートを形成する工程を示す断面図である。
【図２ｅ】図２ｄに示す工程に引き続く工程であって、本実施形態に係る二重ゲートを形成する工程を示す断面図である。
【符号の説明】
【００２２】
１００  シリコン基板、１１２  トンネルリング酸化膜、１１４  ドットフローティングゲート、１１６  調節酸化膜、１１８  調節ゲート。
【図１】
2004336059.tif 000003
【図２ａ】
2004336059.tif 000004
【図２ｂ】
2004336059.tif 000005
【図２ｃ】
2004336059.tif 000006
【図２ｄ】
2004336059.tif 000007
【図２ｅ】
2004336059.tif 000008