(57)【要約】【課題】強誘電体キャパシタを被覆する絶縁膜を平坦にエッチバックする。【解決手段】本発明のエッチバック方法は、絶縁膜（４０）のエッチング終点の位置に発光検出膜（３０）を成膜し、エッチングガスの発光波長をモニタしながら絶縁膜（４０）をエッチバックし、発光検出膜（３０）に固有の発光波長を検出した段階で絶縁膜（４０）のエッチバックを終了する。絶縁膜（４０）のエッチング終点に成膜された発光検出膜（３０）の発光波長をモニタすることで、絶縁膜（４０）のエッチング終点を検出できる。【選択図】      図２
2004296503.tif 000002
【特許請求の範囲】
【請求項１】
被エッチング膜をエッチバックするための方法であって、
被エッチング膜のエッチング終点の位置に発光検出膜を成膜する工程と、
エッチングガスの発光波長をモニタしながら前記被エッチング膜をエッチバックする工程と、
前記発光検出膜に固有の発光波長を検出した段階で前記被エッチング膜のエッチバックを終了する工程と、
を含む、エッチバック方法。
【請求項２】
強誘電体キャパシタを被覆する絶縁膜をエッチバックするための方法であって、
絶縁膜のエッチング終点の位置に発光検出膜を成膜する工程と、
エッチングガスの発光波長をモニタしながら前記絶縁膜をエッチバックする工程と、
前記発光検出膜に固有の発光波長を検出した段階で前記絶縁膜のエッチバックを終了する工程と、
を含む、エッチバック方法。
【請求項３】
前記発光検出膜は前記強誘電体キャパシタの上層に成膜される、請求項２に記載のエッチバック方法。
【請求項４】
前記絶縁膜は酸化シリコン膜であり、前記発光検出膜はチタン、タングステン、窒化シリコン、又はチタンナイトライドのうち何れかである、請求項２又は請求項３に記載のエッチバック方法。
【請求項５】
強誘電体メモリ素子を製造するための方法であって、
強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタの上層に発光検出膜を成膜する工程と、
前記発光検出膜上に絶縁膜を成膜する工程と、
エッチングガスの発光波長をモニタしながら前記絶縁膜をエッチバックする工程と、
前記発光検出膜に固有の発光波長を検出した段階で前記絶縁膜のエッチバックを終了する工程と、
を含む、強誘電体メモリ素子の製造方法。
【請求項６】
前記発光検出膜が導電性膜である場合に、前記発光検出膜を絶縁膜に変質させる工程を含む、請求項５に記載の強誘電体メモリ素子の製造方法。
【請求項７】
前記絶縁膜は酸化シリコン膜であり、前記発光検出膜はチタン、タングステン、窒化シリコン、又はチタンナイトライドのうち何れかである、請求項５又は請求項６に記載の強誘電体メモリ素子の製造方法。
【請求項８】
請求項５乃至請求項７のうち何れか１項に記載の方法で製造された強誘電体メモリ素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は強誘電体メモリの製造技術に関し、特に、特に、強誘電体キャパシタを被覆する絶縁膜のエッチバック技術に関する。
【０００２】
【従来の技術】
強誘電体メモリ素子に用いられる強誘電体キャパシタの電極材料としては、電気抵抗が小さいこと、強誘電体材料との格子定数のミスマッチが少ないこと、耐熱性が高いこと、反応性が低いこと、拡散バリア性が高いこと、下地材料との密着性が高いこと、などの特性が要求されることから、主に、白金（Ｐｔ）、イリジウム（Ｉｒ）などが用いられている。また、強誘電体材料は水素雰囲気中で還元されると、分極特性が劣化し、データ保持特を示さなくなるため、キャパシタ形成後の絶縁膜形成や配線工程などで高温の水素雰囲気に曝されないように、アルミナ（Ａｌ２Ｏ３）などの水素バリア膜で強誘電体キャパシタを被覆した後に絶縁膜形成を行っている。
【０００３】
ところで、強誘電体キャパシタを水素バリア膜で被覆した後にさらに絶縁膜を形成し、当該絶縁膜をエッチバックして膜厚を平坦化する工程においては、従来では、およそのエッチング所要時間を算出することで、エッチング終点を定めていた。これは、強誘電体キャパシタに用いられる電極材料や水素バリア膜は化学的安定性が高いため、酸化シリコンなどをエッチバックする際に用いられるフッ素ガスなどを主成分してドライエッチングを施しても、電極材料又は水素バリア膜を食刻することはできず、絶縁膜のエッチバック工程で上部電極又は水素バリア膜が表面に露出しても、上部電極又は水素バリア膜が食刻されたことに起因するプラズマガスの発光変化を観察できないためである。
【０００４】
【発明が解決しようとする課題】
しかし、強誘電体キャパシタの膜厚にはバラツキがあるため、絶縁膜のエッチング終点を時間で定める従来の方法では、オーバーエッチング又はアンダーエッチングなどが生じ、膜厚を均一化することができない。
【０００５】
そこで、本発明は被エッチング膜を平坦にエッチバックできる改良技術を提案することを課題とする。また、本発明は強誘電体キャパシタを被覆する絶縁膜を平坦にエッチバックできる改良技術を提案することを課題とする。
【０００６】
【課題を解決するための手段】
上記の課題を解決するため、本発明のエッチバック方法は、被エッチング膜をエッチバックするための方法であって、被エッチング膜のエッチング終点の位置に発光検出膜を成膜する工程と、エッチングガスの発光波長をモニタしながら前記被エッチング膜をエッチバックする工程と、前記発光検出膜に固有の発光波長を検出した段階で前記被エッチング膜のエッチバックを終了する工程とを含む。
【０００７】
被エッチング膜のエッチング終点に成膜された発光検出膜の発光波長をモニタすることで、被エッチング膜のエッチング終点を検出できる。
【０００８】
本発明のエッチバック方法は、強誘電体キャパシタを被覆する絶縁膜をエッチバックするための方法であって、絶縁膜のエッチング終点の位置に発光検出膜を成膜する工程と、エッチングガスの発光波長をモニタしながら前記絶縁膜をエッチバックする工程と、前記発光検出膜に固有の発光波長を検出した段階で前記絶縁膜のエッチバックを終了する工程とを含む。
【０００９】
絶縁膜のエッチング終点に成膜された発光検出膜の発光波長をモニタすることで、絶縁膜のエッチング終点を検出できる。
【００１０】
かかる方法において、前記発光検出膜は前記強誘電体キャパシタの上層に成膜するのが好ましい。これにより、絶縁膜がエッチバックされる過程において、強誘電体キャパシタが表面に露出した段階で絶縁膜のエッチバックを終了できるため、絶縁膜のアンダーエッチングやオーバーエッチングを回避できる。
【００１１】
また、前記絶縁膜と酸化シリコン膜とする場合、前記発光検出膜はチタン、タングステン、窒化シリコン、又はチタンナイトライドのうち何れかが好ましい。これらの材料は酸化シリコンとは異なる発光波長を有するため、エッチング終点の検出に好適である。
【００１２】
本発明の強誘電体メモリ素子製造方法は、強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタの上層に発光検出膜を成膜する工程と、前記発光検出膜上に絶縁膜を成膜する工程と、エッチングガスの発光波長をモニタしながら前記絶縁膜をエッチバックする工程と、前記発光検出膜に固有の発光波長を検出した段階で前記絶縁膜のエッチバックを終了する工程とを含む。かかる方法により、絶縁膜をアンダーエッチングやオーバーエッチングすることなく、平坦にエッチバックできる。
【００１３】
ここで、前記発光検出膜が導電性膜である場合に、前記発光検出膜を絶縁膜に変質させる工程を含むのが好ましい。発光検出膜を絶縁膜に変質させることで、強誘電体キャパシタの上部電極と下部電極の導通を回避できる。
【００１４】
また、前記絶縁膜と酸化シリコン膜とする場合、前記発光検出膜はチタン、タングステン、窒化シリコン、又はチタンナイトライドのうち何れかが好ましい。これらの材料は酸化シリコンとは異なる発光波長を有するため、エッチング終点の検出に好適である。
【００１５】
本発明の強誘電体メモリ素子は上述の製造方法で得られた不揮発性メモリ素子である。絶縁膜が平坦化された良好な強誘電体メモリ素子が得られる。
【００１６】
【発明の実施の形態】
［発明の実施形態１］
以下、各図を参照して本発明の第１実施形態について説明する。
【００１７】
図３は強誘電体メモリ装置の構成図である。強誘電体メモリ装置１００はメモリセルアレイ１０１、ビット線ドライバ５１、及びワード線ドライバ５２を備えて構成されている。メモリセルアレイ１０１には、行方向に配列するストライプ状の下部電極（ワード線）１１と、列方向に配列するストライプ状の上部電極（ビット線）１３が各々直交するように形成されている。下部電極１１と上部電極１３の間にはメモリセルアレイ１０１のほぼ全域にわたって強誘電体膜が成膜されており、下部電極１１と上部電極１３が交差する点において強誘電体キャパシタを形成している。
【００１８】
図１乃至図２は図３のＡ−Ａ線断面図の製造工程を示す断面図である。同図において、Ａ１は上述のメモリセルアレイ２００が形成される領域を示し、Ａ２は上述のビット線ドライバ５１及びワード線ドライバ５２が形成される領域を示している。図１（Ａ）に示すように、シリコン基板６１上にはＬＯＣＯＳ選択酸化によって素子分離絶縁層６２が形成され、素子分離された領域にはゲート絶縁膜６４、ゲート酸化膜６５、ドレイン領域６６、及びソース領域６７から成るＭＯＳトランジスタ６８が形成されている。ＭＯＳトランジスタ６８は領域Ａ２に形成されており、ビット線ドライバ５１、ワード線ドライバ５２などの周辺回路を構築している。
【００１９】
ＭＯＳトランジスタ６８及び素子分離層６２は層間絶縁膜６３によってその表面が被覆されている。層間絶縁膜６３上の領域Ａ１においては、下部電極１１、強誘電体膜１２、及び上部電極１３から成る強誘電体キャパシタ１０が形成されている。ここで、下部電極１１と上部電極１３は図３に示すように互いに直交する向きにストライプ状にパターニングされ、強誘電体膜１２は領域Ａ２のほぼ全域にわたって成膜されている。下部電極１１と上部電極１３は、Ｐｔ又はＩｒなどの貴金属やその酸化物（ＩｒＯｘ）などをスパッタで形成し、ストライプ状にパターニングすることにより得られる。強誘電体膜１２としては、特に限定されるものではないが、ＰＺＴ（Ｌｅａｄ  Ｚｉｒｃｏｎａｔｅ  Ｔｉｔａｎａｔｅ）、ＳＢＴ（Ｓｔｒｏｎｔｉｕｍ  Ｂｉｓｍｕｓ  Ｔａｎｔａｌａｔｅｓ）、ＢＳＴ（Ｂａｒｉｕｍ  Ｓｔｒｏｎｔｉｕｍ  Ｔｉｔａｎａｔｅ）などが好適であり、ゾルゲル法、ＭＯＤ法、スパッタ法、ＣＶＤ法などで成膜する。
【００２０】
尚、領域Ａ１に形成される強誘電体キャパシタ１０と、領域Ａ２に形成されるＭＯＳトランジスタ６８は異なるレイヤに形成されており、強誘電体キャパシタ１０の製造プロセスとＭＯＳトランジスタ６８の製造プロセスを分離している。
【００２１】
次いで、同図（Ｂ）に示すように、強誘電体キャパシタ１０を被覆するように領域Ａ１のほぼ全域に水素バリア膜２０を所定の膜厚（例えば、６０ｎｍ程度）に成膜する。水素バリア膜２０としてはアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）などが好適である。
【００２２】
さらに、同図（Ｃ）に示すように、水素バリア膜２０を被覆するように領域Ａ１のほぼ全域にわたって発光検出膜３０を成膜する。本明細書で発光検出膜３０とは、後述する絶縁膜４０のエッチバック条件で食刻可能な膜で、かつ、絶縁膜４０をエッチバックしたときに解離した分子の発光波長とは異なる発光波長で発光する膜をいうものとする。絶縁膜４０として酸化シリコンなどを用いる場合には、発光検出膜３０としては、チタン（Ｔｉ）、タングステン（Ｗ）、窒化シリコン（ＳｉＮ）、チタンナイトライド（ＴｉＮ）などが好適である。プラズマ発光の誤検出を防ぐには、発光検出膜３０の膜厚は少なくとも５秒以上の発光を継続できる程度の膜厚が望ましい。例えば、発光検出膜３０としてチタンを用いる場合には、チタンのエッチングレートは２００ｎｍ／ｍｉｎ程度であるため、２０ｎｍ程度の膜厚が好適である。
【００２３】
次いで、図２（Ｄ）に示すように、Ｐ−ＴＥＯＳを原料ガスとするプラズマＣＶＤ法により、酸化シリコンから成る絶縁膜４０を領域Ａ１、Ａ２の全域に成膜する。絶縁膜４０の表面は段差の起伏が激しいため、同図（Ｅ）に示すように、ＣＭＰ法（化学的機械研磨法）により絶縁膜４０の表面を研磨し、平坦化する。もとより、絶縁膜４０の平坦化工程はＣＭＰ法に限らず、エッチバックによる方法でもよい。絶縁膜４０を適度に平坦化したならば、同図（Ｆ）に示すように、Ｃｌ２／Ｂｃｌ系のガスを用いたドライエッチングにより絶縁膜４０をエッチバックする。絶縁膜４０のみがエッチバックされ、絶縁膜４０を構成する原子又は分子がプラズマガス中に解離すると、絶縁膜４０に固有の発光波長（λ１）で発光する。絶縁膜４０が食刻され、その膜厚が薄くなると、発光検出膜３０が次第に表面に露出し始める。発光検出膜３０が食刻されることによって、発光検出膜３０を構成する原子又は分子がプラズマガス中に解離すると、発光検出膜３０に固有の発光波長（λ２）で発光する。プラズマガス中の発光波長をモニタし、発光波長の変化を観察できた時点をエッチング終点とすることにより、エッチバックを終了する。これにより、上部電極１３が絶縁膜４０の表面に露出し始めたところで精度よくエッチバックを終了できる。
【００２４】
図４は上述の図２（Ｆ）において、発光検出膜３０を全てエッチング除去するまで絶縁膜４０をオーバーエッチングしたときに観察した発光強度のグラフである。ここでは、波長３３４．４ｎｍのスペクトラルフィルタを用いて発光強度の変化をモニタした。同図において、時刻ｔ０はエッチバック開始時刻、時刻ｔ１は発光検出膜３０が表面に露出し始めた時刻、時刻ｔ２は発光検出膜３０が全てエッチング除去された時刻である。時刻ｔ０から時刻ｔ１の期間においては、発光強度は小さく、発光波長はλ１である。発光波長がλ１のみであるときには、絶縁膜４０のみがエッチバックされていることを意味している。時刻ｔ２になり、発光波長にλ１だけでなくλ２が含まれるようになると、発光検出膜３０が絶縁膜４０の表面に露出し、プラズマガス中で解離し始めたことを意味している。さらに、時刻ｔ３になると、発光検出膜３０は全て除去され、プラズマガス中の発光波長にはλ２は観察されない。
【００２５】
尚、発光検出膜３０として、チタンなどの導電性膜を用いた場合には、上部電極１３と下部電極１１が導通するため、酸化工程を加えるなどして絶縁性の膜に変換する。例えば、図２（Ｆ）において、エッチバック終了後の絶縁膜４０の表面を高温酸素雰囲気中に曝すと、絶縁膜４０の膜厚は薄いため、膜中を拡散した酸素分子によってチタンを酸化することができる。もとより、発光検出膜３０として、非導電性膜を用いる場合には、この工程は不要である。
【００２６】
また、Ｃｌ２／Ｂｃｌ系のガスでドライエッチングすることにより、水素バリア膜２０はエッチング除去され、表面には上部電極１３が露出するが、この上部電極１３は図示しない配線工程によって、ビット線ドライバ５１と接続し、下部電極１２はワード線ドライバ５２（より詳細には、ＭＯＳトランジスタ６８などの回路素子）と接続する。
【００２７】
以上、説明したように、本実施形態によれば、強誘電体キャパシタ１０の上部電極１３上に発光検出膜３０を成膜し、絶縁膜４０のエッチバック工程でプラズマガスの発光波長の変化をモニタすることにより、エッチング終点を定めることができる。これにより、強誘電体キャパシタ１０の膜厚にバラツキがあっても、上部電極１３が絶縁膜４０の表面に露出し始めた時点で精度よくエッチバックを終了でき、絶縁膜４０のオーバーエッチング又はアンダーエッチングを回避できる。また、発光検出膜３０として、チタンなどの導電性の膜を採用しても、酸化工程によって絶縁性に変質できるため、発光検出膜３０の選択の自由度を高めることができる。
【００２８】
［発明の実施形態２］
次に、図５乃至図６を参照して本発明の第２実施形態について説明する。図１乃至図２と同一符号の部材は同一の部材を示すものとしてその詳細な説明は省略する。
【００２９】
図５（Ａ）は発光検出膜３０をハードマスクとして用いて上部電極１３と強誘電体膜１２をドライエッチングによりパターニングし、強誘電体キャパシタ１０を形成した段階を示している。発光検出膜３０は上部電極１３の天井部分についてのみ積層されている。発光検出膜３０としては、上述のチタン（Ｔｉ）、タングステン（Ｗ）、窒化シリコン（ＳｉＮ）、チタンナイトライド（ＴｉＮ）などが好適である。次いで、同図（Ｂ）に示すように、強誘電体キャパシタ１０を被覆するように領域Ａ１のほぼ全域に水素バリア膜２０を所定の膜厚（例えば、６０ｎｍ程度）に成膜する。水素バリア膜２０としては、上述したアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）などが好適である。
【００３０】
次いで、図５（Ｃ）に示すように、Ｐ−ＴＥＯＳを原料ガスとするプラズマＣＶＤ法により、酸化シリコンから成る絶縁膜４０を領域Ａ１、Ａ２の全域に成膜する。絶縁膜４０の表面は段差の起伏が激しいため、図６（Ｄ）に示すように、ＣＭＰ法により絶縁膜４０の表面を研磨し、平坦化する。絶縁膜４０を適度に平坦化したならば、同図（Ｅ）に示すように、Ｃｌ２／Ｂｃｌ系のガスを用いたドライエッチングにより絶縁膜４０をエッチバックする。上述したように、発光検出膜３０がプラズマガス中で食刻されることにより、発光波長が変化するため、この発光波長の変化を観察できた時点をエッチング終点とすることにより、上部電極１３が絶縁膜４０の表面に露出した時点でエッチバックを終了することができる。
【００３１】
本実施形態によれば、発光検出膜３０は上部電極１３の天井部分にのみ成膜され、絶縁膜４０のエッチバック時に絶縁膜４０とともにほとんど全てエッチング除去されるため、上述の第１実施形態の効果に加えて、発光検出膜３０の酸化工程が不要となるメリットもある。
【００３２】
［発明の実施形態３］
図７は本発明の第３実施形態の強誘電体メモリ素子の断面図である。同図に示す強誘電体メモリ素子は強誘電体キャパシタ１０をＭＯＳトランジスタ７８の縦方向に積層したスタック構造を採用するいわゆる１Ｔ１Ｃ型の不揮発性メモリ素子である。シリコン基板７１上にはＬＯＣＯＳ選択酸化によって素子分離絶縁層７２が形成され、素子分離された領域にはゲート絶縁膜７４、ゲート酸化膜７５、ドレイン領域７６、及びソース領域７７から成るＭＯＳトランジスタ７８が形成されている。ソース領域７７には層間絶縁膜７３を介してプラグ電極１５が接続されている。プラグ電極１５上にはバッファ層１４を介して下部電極１１、強誘電体膜１２、及び上部電極１３から成る強誘電体キャパシタ１０が形成されている。
【００３３】
強誘電体キャパシタ１０には上述の第１実施形態と同様に、上部電極１３、強誘電体膜１２、及び下部電極１１を被覆するように発光検出膜３０が成膜されており、その周囲は絶縁膜４０によって被覆されている。絶縁膜４０は上述の図２（Ｄ）、（Ｅ）、及び（Ｆ）に示す工程と同様の工程を経てＣＶＤ成膜、平坦化、及びエッチバックされたものである。絶縁膜４０は上部電極１３が表面に露出した段階でエッチバックが終了している。このように、本発明はメモリ素子の構造にかかわらず、絶縁膜４０の平坦化工程に応用できる。もとより、図７の絶縁膜４０のエッチバック工程において、上述の第２実施形態と同様に、上部電極１３の天井部分にのみ発光検出膜３０を積層し、これをエッチングすることにより発光波長の変化をモニタしてエッチング終点を定めてもよい。また、１Ｔ１Ｃ型のメモリ素子において、スタック型の構成に限らず、プレーナ型の構成でもよい。
【図面の簡単な説明】
【図１】第１実施形態に係わる強誘電体メモリ素子の製造工程図である。
【図２】第１実施形態に係わる強誘電体メモリ素子の製造工程図である。
【図３】強誘電体メモリ素子の構成図である。
【図４】エッチバックの発光強度変化である。
【図５】第２実施形態に係わる強誘電体メモリ素子の製造工程図である。
【図６】第２実施形態に係わる強誘電体メモリ素子の製造工程図である。
【図７】第３実施形態に係わる強誘電体メモリ素子の製造工程図である。
【符号の説明】
１０…強誘電体メモリ素子  １１…下部電極  １２…強誘電体膜  １３…上部電極  ２０…水素バリア膜  ３０…発光検出膜  ４０…絶縁膜
【図１】
2004296503.tif 000003
【図２】
2004296503.tif 000004
【図３】
2004296503.tif 000005
【図４】
2004296503.tif 000006
【図５】
2004296503.tif 000007
【図６】
2004296503.tif 000008
【図７】
2004296503.tif 000009