(57)【要約】【課題】拡散層の電源ノードと接続される電源配線の幅を大きくすることなく、電源電圧のドロップの抑制を図り得る半導体装置を提供することにある。【解決手段】複数の電源ノード７が設けられた拡散層１と、第１の配線層２と、第２の配線層８と、パッケージ１１とで半導体装置を構成する。第１の配線層２には、電源ノード７に接続されるメッシュ状の第１の配線４を設ける。第２の配線層８には、電源電圧を第１の配線４に供給する第２の配線９を設ける。第１の配線４と第２の配線９とは複数の箇所で互いに接続する。【選択図】  図２
2004221359.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源ノードが設けられた拡散層と、第１の配線層と、第２の配線層とを少なくとも有し、
前記第１の配線層は、前記複数の電源ノードに接続されるメッシュ状の第１の配線を備え、前記第２の配線層は、電源電圧を前記第１の配線に供給する第２の配線を備えており、
前記第１の配線と前記第２の配線とは、複数の箇所で、互いに接続されていることを特徴とする半導体装置。
【請求項２】
前記第１の配線層が、前記メッシュ状の第１の配線と接続された電源パッドを更に備えており、前記第２の配線が前記電源パッドにも接続されている請求項１記載の半導体装置。
【請求項３】
外部からの電源電圧を前記第２の配線に供給するパッケージを更に有している請求項１または２に記載の半導体装置。
【請求項４】
前記パッケージと前記第２の配線とがバンプ接点を介して接続されている請求項３記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特には、パッケージ上に半導体チップを実装して構成した半導体装置に関する。
【０００２】
【従来の技術】
以下、従来の半導体装置について図３を用いて説明する。図３は従来の半導体装置の構成を概略的に示す図であり、図３（ａ）は平面図で示しており、図３（ｂ）は断面図で示している。なお、図３に示す半導体装置の縦横の比率は実際のものとは異なったものとなっている。
【０００３】
図３に示すように、半導体装置は、半導体チップ２３をパッケージ３１に実装して構成されている。半導体チップ２３は、接着剤（図示せず）によってパッケージ３１に固定されている。また、半導体チップ２３は、拡散層２１とメタル配線層２２とを積層して構成されている（図３（ｂ）参照）。
【０００４】
メタル配線層２２には、電源配線２４と、それを取り囲むように配置された電源パッド２５とが設けられており、電源配線２４は電源パッド２５に接続されている。拡散層２１には、電源ノード２７が設けられており、電源ノード２７は、電源配線２４を構成する導通路２４ａに接続されている。
【０００５】
また、パッケージ３１の実装面には、電源端子３３が設けられており、電源端子３３と半導体チップ２３の電源パッド２５とは、ボンディングワイヤー３２を介して接続されている。パッケージ３１の実装面の反対側に位置する面には、外部の装置と接続するための外部電極３５が設けられており、外部電極３５は、パッケージ３１内部に設けられた導通路３４を介して、電源端子３３に接続されている。
【０００６】
このような構成により、パッケージ３１の外部電極３５から供給された電源電圧は、ボンディングワイヤー３２、電源パッド２５、電源配線２４を順に介して、拡散層２１の電源ノード２７に供給される。
【０００７】
但し、図３に示す半導体装置においては、メタル配線層２２の電源配線２４の配線抵抗により電源電圧が大きくドロップするという問題がある。このため、図３に示す半導体装置においては、電源電圧のドロップを抑制するため、電源配線２４の幅を大きくしたり、図３（ａ）に示すように電源配線２４をメッシュ構造にしたりといった措置が採られている（例えば、特許文献１参照。）。
【０００８】
【特許文献１】
特開平８−３２１５５１号公報（第１１頁、第１４図）
【０００９】
【発明が解決しようとする課題】
しかしながら、電源配線２４の幅を大きくすると、半導体チップ３の面積が増大してしまい、半導体装置が大型化するという問題が生じてしまう。また、メタル配線層２２の電源配線２４をメッシュ構造としても、電源電圧のドロップの抑制効果には限界があり、特に半導体チップ３の表面の中心部、つまり電源パッド２５から遠い位置では、メッシュ構造による効果は薄いといえる。
【００１０】
本発明の目的は、上記問題を解消し、拡散層の電源ノードと接続される電源配線の幅を大きくすることなく、電源電圧のドロップの抑制を図り得る半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために本発明にかかる半導体装置は、複数の電源ノードが設けられた拡散層と、第１の配線層と、第２の配線層とを少なくとも有し、前記第１の配線層は、前記複数の電源ノードに接続されるメッシュ状の第１の配線を備え、前記第２の配線層は、電源電圧を前記第１の配線に供給する第２の配線を備えており、前記第１の配線と前記第２の配線とは、複数の箇所で、互いに接続されていることを特徴とする。
【００１２】
上記本発明にかかる半導体装置においては、前記第１の配線層が、前記メッシュ状の第１の配線と接続された電源パッドを更に備えており、前記第２の配線が前記電源パッドにも接続されている態様とするのが好ましい。また、外部からの電源電圧を前記第２の配線に供給するパッケージを更に有している態様とすることができる。この場合、前記パッケージと前記第２の配線とがバンプ接点を介して接続されているのが好ましい。
【００１３】
【発明の実施の形態】
以下、本発明にかかる半導体装置の一例について、図１及び図２を参照しながら説明する。図１は本発明にかかる半導体装置の一例の製造工程を示す斜視図であり、図１（ａ）〜（ｃ）は一連の主な工程を示している。図２は、図１に示す製造工程を経て作製された半導体装置を示す断面図であり、図１（ｃ）に示す切断線Ａ―Ａ´に沿って切断された切断面を示している。なお、図１及び図２に示す半導体装置の縦横の比率は実際のものとは異なっている。
【００１４】
先ず、図１（ａ）に示すように、拡散層１と第１の配線層２とを積層して積層体３を形成する。図１（ａ）の例では、拡散層１及び第１の配線層２は、図３で示した拡散層及びメタル配線層とそれぞれ同様のものである（図２参照）。また、積層体３は、図３で示した半導体チップと同様のものである。
【００１５】
つまり、図２に示すように、本例においても、拡散層１には電源ノード７が設けられ、第１の配線層２にはメッシュ状の第１の配線（電源配線）４及び電源パッド５が設けられている。電源ノード７は、第１の配線４を構成する導通路４ａに接続されている。
【００１６】
次に、図１（ｂ）に示すように、第１の配線層２の上に第２の配線層８を積層する。図１（ｂ）の例では、図２に示すように、第２の配線層８の内部には、第２の配線９が設けられている。また、第２の配線９は、第１の配線層２に設置する面に端部が露出するように設けられた複数の導通路９ａを有している。
【００１７】
このため、第１の配線層２と第２の配線層８とが積層された状態となると、各導通路９ａの端部は第１の配線４に接触することとなり、結果、第１の配線４と第２の配線９とが複数の箇所で互いに接続された状態となる。また、本例では、導通路９ａの一部は電源パッド５に接触しており、第２の配線９は電源パッド５とも接続されている（図２参照）。
【００１８】
また、図１（ｂ）及び図２に示すように、第２の配線層８における第１の配線層２に設置していない面には、パッケージと接続するためのバンプ接点１０が設けられている。バンプ接点１０は、第２の配線９を構成する導通路９ｂに接続されている。
【００１９】
次いで、図１（ｃ）に示すように、第２の配線層８に設けられたバンプ接点１０とパッケージ１１に設けられた導通路１３（図２参照）の端部とが接触するようにして、拡散層１、第１の配線層２及び第２の配線層８で構成された積層体をパッケージ１１に実装する。
【００２０】
パッケージ１１は、外部からの電源電圧を第２の配線９に供給するためのものであり、図２に示すように、パッケージ１１内部に形成された導通路１３は外部と接続される外部電極１２に接続されている。なお、バンプ接点１０は加熱によって溶融されており、積層体とパッケージ１１との接続を確実なものとしている。
【００２１】
以上に示した図１（ａ）〜（ｃ）の工程の結果、図２に示す本発明の半導体装置を得ることができる。この半導体装置においても、従来の半導体装置と同様に、パッケージ１１の外部電極１２に供給された電源電圧は、第１の配線４を介して拡散層１の電源ノードに供給される。
【００２２】
但し、図１及び図２で示したように、本発明の半導体装置においては、第２の配線層８が設けられ、第１の配線４は電源パッド５及び第２の配線９に接続されているため、第１の配線４への電源供給は、電源パッド５と第２の配線９との両方から行われることとなる。また、第１の配線４と第２の配線９とは複数の箇所で接続されている。よって、本発明の半導体装置によれば、積層体３の表面における周辺部及び中央部といった場所に拘わらず、パッケージ１１の外部電極１２から電源ノード７までの配線抵抗を小さくすることができる。
【００２３】
このため、第１の配線４への電源供給が電源パッド５のみから行われる従来の半導体装置に比べて（図３参照）、第１の配線４による電源電圧のドロップを抑制することができる。また、この電源電圧のドロップの抑制効果は、電源パッド５からの距離に関係なく得ることができると言える。更に、これらのことから、本発明においては、電源配線である第１の配線４の幅を大きくする必要性が従来に比べて小さいと言え、半導体チップの面積の縮小化を図ることもできる。
【００２４】
なお、図１及び図２に示す例では、第１の配線層２には、従来と同様に、電源パッド５が設けられているが、本発明の半導体装置はこれに限定されるものではない。本発明においては、第１の配線層２に電源パッドが設けられていない態様であっても良い。
【００２５】
但し、図１及び図２で示したように、第１の配線層２に電源パッド５を設けて、第２の配線９が電源パッド５を介して第１の配線４に接続される回路を設けておけば、この回路は、第２の配線９と第１の配線４とを直接接続する回路よりも配線抵抗が高くなるため、電源保護用の回路として機能する。よって、この態様とした場合は電源の保護が可能となる。
【００２６】
なお、本発明でいう拡散層は、半導体基板にイオン注入等によって拡散領域を設けて形成されたものであり、集積回路として機能する層である。配線層は、絶縁膜と配線とで構成された層である。また、導通路は、絶縁膜に形成された孔の壁面に導電膜を設けて得られるスルーホールであっても良いし、孔の内部に導電材料を充填して得られるものであっても良い。
【００２７】
また、図１（ａ）及び（ｂ）の例では、ダイシングされてチップ状に成形された拡散層１の上に、第１の配線層２及び第２の配線層８を形成しているが、本発明はこれに限定されるものではない。本発明においては、ダイシングされる前の拡散層１の上に、第１の配線層２及び第２の配線層８を形成した後に、ダイシングしても良い。
【００２８】
【発明の効果】
以上のように本発明にかかる半導体装置においては、従来の半導体装置と異なり、拡散層に積層された配線層の電源パッドを介さずに、拡散層の電源ノードに電源を供給することができる。このため、本発明にかかる半導体装置を用いれば、従来に比べて、電源電圧のドロップを抑制することができるので、拡散層に積層された配線層の配線幅を拡大する必要性が小さいと言え、半導体装置の小型化を促進することができる。また、供給される電源電圧のロスを抑制できるので、半導体装置の省電力化を図ることもできる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の一例の製造工程を示す斜視図であり、図１（ａ）〜（ｃ）は一連の主な工程を示している。
【図２】図１に示す製造工程を経て作製された半導体装置を示す断面図である。
【図３】従来の半導体装置の構成を概略的に示す図であり、図３（ａ）は平面図で示しており、図３（ｂ）は断面図で示している。
【符号の説明】
１  拡散層
２  第１の配線層
３  拡散層と第１の配線層との積層体
４  第１の配線
４ａ  第１の配線を構成する導通路
５  電源パッド
７  電源ノード
８  第２の配線層
９  第２の配線
９ａ、９ｂ  第２の配線を構成する導通路
１０  バンプ接点
１１  パッケージ
１２  外部電極
１３  パッケージ内部の導通路
【図１】
2004221359.tif 000003
【図２】
2004221359.tif 000004
【図３】
2004221359.tif 000005