(57)【要約】【課題】モジュールの面積が小さくなった場合であっても小型化が阻害されることなく、しかもインダクタンス等の特性劣化のない平面磁気素子を提供する。【解決手段】下部フェライト磁性層と上部フェライト磁性層との間に平面コイルを有する構造になる平面磁気素子において、外部部品との接続端子を、平面コイルの中央窓部に設ける。【選択図】　　　　図２
2004111545.tif 000002
【特許請求の範囲】
【請求項１】
下部フェライト磁性層と上部フェライト磁性層との間に平面コイルを有する構造になる平面磁気素子において、外部部品との接続端子を、平面コイルの中央窓部に設けたことを特徴とする平面磁気素子。
【請求項２】
下部フェライト磁性層と上部フェライト磁性層との間に平面コイルを有する構造になる平面磁気素子において、外部部品との接続端子を、平面コイル形成面と反対側の面に設けたことを特徴とする平面磁気素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、平面磁気素子に関し、特にその有利な小型化を図ろうとするものである。
【０００２】
【従来の技術】
近年、携帯機器やノート型パソコン等のような、電池で駆動される携帯機器の利用が進んでいる。
これらの携帯機器に対しては、従来から、より一層の小型化・軽量化が求められている。また最近では、これらに加えて、マルチメディア化への対応、すなわち通信機能や表示機能の充実、さらには画像データを含んだ大量情報の高速処理化などの高機能が求められている。
【０００３】
これに伴い、電池からの単一電圧を、ＣＰＵ，ＬＣＤモジュールや通信用パワーアンプなどの様々な搭載デバイスが必要とする電圧レベルに的確に変換できる電源の需要が増大してきた。
このような状況下で、携帯機器等の小型・軽量化と高機能化を両立させるために、電源に搭載されるトランスやインダクタなどの磁気素子についても、その小型化・薄型化が重要な課題となってきた。
【０００４】
従来、電源に搭載されるトランスやインダクタなどの磁気素子としては、焼結フェライトコアにコイルを巻いたものが使用されてきたが、このようなトランスやインダクタは薄型化が困難なため、電源の薄型化を阻害していた。
そこで、磁気素子の小型・軽量化を図るために、シリコン基板上に、金属磁性膜層／絶縁層／平面コイル層／絶縁層／金属磁性膜層を順次に積層した構造になる平面インダクタが提案された（非特許文献１，特許文献１）。
【０００５】
しかしながら、上記の平面インダクタは、製造コストと特性の両面で問題を残していた。
すなわち、まずコストの面について述べると、上記の平面インダクタは、６〜７μｍ　厚程度の金属磁性膜をスパッタ法などで成膜する必要があり、また金属磁性膜と平面コイルの間に絶縁層を形成する必要があるため、従来の磁気素子に比べて、コストアップが避けられなかった。
【０００６】
次に、特性面については、上記の平面インダクタは、ＭＨｚ　帯域の高周波で駆動されるため、電気的に導体である金属磁性膜内部での渦電流の発生により鉄損が増大する。また、上下金属磁性層がわずかな非磁性空間を介して対峙しているため、垂直交番磁束（渡り磁束ともいう）が平面コイルを鎖交し、コイル内に渦電流が発生して損失の増大を招く。
前者の問題に対しては、金属磁性膜と同一の平面に高抵抗領域を形成して渦電流を細分化する方法が提案されている（特許文献２）。一方、後者の問題に対しては、平面コイル導体を複数に分割した導体ラインとすることが提案されている（特許文献３）。
しかしながら、これらの方法では、十分な改善効果を挙げることができなかった。
【０００７】
上記の問題を解決するものとして、金属磁性膜の代わりに印刷法やシート法で形成したフェライト磁性膜を用いた平面型磁気素子が提案された（特許文献４）。
この技術は、フェライト粉にバインダを混ぜた磁性ペーストを、シリコン基板上に印刷、焼成することによって高抵抗のフェライト磁性膜を形成し、ついでこの膜上にコイルパターンをめっき法などで形成したのち、さらにその上に同様にしてフェライト磁性膜を形成して磁気素子とするものである。
上記の技術の開発により、トランスやインダクタなどの磁気素子について、その小型化・薄型化が有利に達成された。さらには、かかる平面磁気素子とＩＣなど他部品を接合した電源モジュールの小型化も達成できた。
【０００８】
【非特許文献１】
「日本応用磁気学会誌　２０　（１９９６）　Ｐ．９２２」
【特許文献１】
特開平４−３６３００６号公報（特許請求の範囲）
【特許文献２】
特開平６−７７０５５　号公報（特許請求の範囲）
【特許文献３】
特開平９−１３４８２０号公報（特許請求の範囲）
【特許文献４】
特開平１１−２６２３９　号公報（特許請求の範囲）
【０００９】
【発明が解決しようとする課題】
しかしながら、上記の技術でも、以下に述べるような問題を残していた。
すなわち、図１（ａ），　（ｂ），　（ｃ）　に示すように、モジュールを構成する平面磁気素子１の周囲に接続端子２がある場合、平面磁気素子１の面積が小さくなるほど接続端子２の面積の占有割合が大きくなって、小型化が阻害される。また、相対的に平面コイル３を形成できる面積が小さくなり、インダクタンスが小さくなるため、磁気素子の特性が劣化する。
【００１０】
本発明は、上記の問題を有利に解決するもので、モジュールの面積が小さくなった場合であっても、小型化が阻害されることなく、またインダクタンスの低下を防止して磁気素子の特性劣化を効果的に阻止することができる平面磁気素子を提案することを目的とする。
【００１１】
【課題を解決するための手段】
さて、発明者らは、上記の問題を解決すべく鋭意研究を重ねたところ、外部部品との接続端子の設置位置に工夫を加えることによって、所期した目的が有利に達成されることの知見を得た。
本発明は上記の知見に立脚するものである。
【００１２】
すなわち、本発明は要旨構成は次のとおりである。
１．下部フェライト磁性層と上部フェライト磁性層との間に平面コイルを有する構造になる平面磁気素子において、外部部品との接続端子を、平面コイルの中央窓部に設けたことを特徴とする平面磁気素子。
【００１３】
２．下部フェライト磁性層と上部フェライト磁性層との間に平面コイルを有する構造になる平面磁気素子において、外部部品との接続端子を、平面コイル形成面と反対側の面に設けたことを特徴とする平面磁気素子。
【００１４】
【発明の実施の形態】
以下、本発明を具体的に説明する。
図２および図３にそれぞれ、本発明に従う平面磁気素子の好適例を示す。
図２は、スパイラル型の平面コイルの中央窓部に外部部品との接続端子を配置した場合の平面磁気素子である。同図（ａ）　はその平面図であり、この面には、コイル端子４を含めて１３個の接続端子５が存在する。同図（ｂ）　はその裏面図である。
また、図２（ｃ）　は、この上にＩＣ６を接合した時の縦断面図である。なお、ＩＣ６との接合には、フリップチップボンディングしている。接合法としては、半田接合や超音波接合などを用いることもできる。
この例では、フェライト基板もしくはアルミナ基板上に下部フェライト磁性層を形成した複合基板に、１３個のビアホールを設け、その上にスパイラルコイルおよびビアホール上に端子を形成し、さらにその上にビアホール上の端子部分を除いて上部フェライトを形成している。
【００１５】
図３は、外部部品との接続端子の反対側に平面コイル３を形成した場合の平面図であり、この面には、図２の場合と同じく１３個の接続端子５が存在する。同図（ｂ）　はその裏面図である。
また、図３（ｃ）　は、この上にＩＣ６を接合した時の縦断面図であり、接合方法は図２の場合と同じである。なお、形成手段も、基本的に図２の場合に同じであるが、ＩＣ６との接続端子をコイル形成面と反対側の面に形成したところが異なる。
【００１６】
上記のような構成とすることにより、次のような利点が生じる。
すなわち、図２に示したように、平面コイルの中央窓部に外部部品との接続端子を配置した場合には、基板の外側にコイルを配置する空間ができるので、より大きなループを描いたコイルを作成することができる。このタイプの磁気素子の場合、ターン数が同じでも、コイル長が長い方がより大きなインダクタンスを発現することができる。
次に、図３に示したように、外部部品との接続端子の反対側に平面コイル３を形成した場合には、接続端子の占有面積とコイルの占有面積が重なった状態で存在することができる。従って、モジュールの小型化に伴うコイル占有面積の減少およびインダクタンスの低下を回避することができる。
【００１７】
本発明において、上部、下部フェライト磁性層としては、フェライト粉末の焼結体であっても、またフェライト粉末をエポキシ樹脂等に配合したのち熱硬化させたいわゆるフェライト磁性樹脂のいずれであっても良い。
その厚みについては、上部、下部フェライト磁性層とも、１０〜７００　μｍ　程度とするのが好適である。
【００１８】
平面コイルの材質については、ＣｕやＡｌなどの導電性の高いものが好ましいが、その中でもＣｕは特に有利に適合する。
その厚みについては、５０〜１２０　μｍ　程度とするのが好適である。
また、平面コイルの形状としては、スパイラル型、ミアンダ型のいずれもが適合するが、より大きなインダクタンスを実現するためにはスパイラル型が好適である。また、スパイラル型コイルについては、これを２つ以上直列または並列に配置しても良い。
【００１９】
接続端子の表面は、接合手段によって異なるが、半田接合にはＳｎめっき、超音波接合にはＡｕめっきなどが好適である。
【００２０】
なお、本発明におけるフェライトとしては、絶縁体であるＮｉＺｎ系フェライト、中でも焼成温度を低くしたＮｉＣｕＺｎ系フェライトが好適である。
その組成については特に限定するものではないが、代表組成を示すと次のとおりである。なお、この組成は、磁気素子全体において、必ずしも同一組成とする必要はなく、下部フェライト、上部フェライトおよびコイル線間に充填するフェライトなど、場所に応じて適宜組成を変更することができる。
【００２１】
Ｆｅ２０３　：４０〜５０　ｍｏｌ％
Ｆｅ２０３　が４０　ｍｏｌ％に満たないとフェライトの透磁率低下に伴うインダクタンスの劣化が著しい。逆に５０　ｍｏｌ％を超えるとＦｅ２＋イオンの存在により電気抵抗が急激に低下して、高周波領域で使用する場合に渦電流の発生によりフェライトコアの損失が急増する。従って　Ｆｅ２０３は４０〜５０　ｍｏｌ％程度とすることが好ましい。
【００２２】
ＮｉＯ：１５〜５０　ｍｏｌ％
ＮｉＯが１５　ｍｏｌ％に満たないと実用上必要なキュリー温度を得ることができず、逆に５０　ｍｏｌ％を超えると異相が析出し、磁気特性が低下するので、ＮｉＯは１５〜５０
ｍｏｌ％程度とすることが好ましい。
【００２３】
ＺｎＯ：１５〜３５ｍｏｌ　％
ＺｎＯは、インダクタンスとキュリー温度に大きな影響を与える。キュリー温度は磁気素子の耐熱性を決定づける重要なパラメータである。ＺｎＯが１５　ｍｏｌ％に満たないとキュリー温度は高いもののインダクタンスが低下し、一方３５　ｍｏｌ％を超えるとインダクタンスは高いものの、キュリー温度が低下する。従って、ＺｎＯは１５〜３５　ｍｏｌ％程度とすることが好ましい。
【００２４】
ＣｕＯ：２０　ｍｏｌ％以下
ＣｕＯは、焼成温度を低減するのに有用な成分である。しかしながら、２０　ｍｏｌ％を超えると、焼成温度は低下するもののインダクタンスの劣化を招くので、ＣｕＯは　２０ｍｏｌ％以下とすることが好ましい。
【００２５】
Ｂｉ２０３　：１０　ｍｏｌ％以下
Ｂｉ２０３　は、ＣｕＯと同じく、焼成温度を低下する効果がある。しかしながら、１０ｍｏｌ％を超えると焼成温度は低下するものの、インダクタンスが劣化するため、Ｂｉ２０３　は１０　ｍｏｌ％以下程度とすることが好ましい。
【００２６】
ＭｎＯ：２０　ｍｏｌ％以下、ＭｇＯ：２０　ｍｏｌ％以下
ＭｎＯおよびＭｇＯはいずれも、インダクタンスを増加する効果のある成分であるが、２０　ｍｏｌ％を超えると飽和磁化の低下を招くので、含有させる場合にはそれぞれ２０　ｍｏｌ％以下で含有させることが好ましい。
【００２７】
以上、好適フェライトとして、ＮｉＺｎ系（ＮｉＣｕＺｎ系）フェライトについて主に説明したが、これ以外のフェライトであってもＮｉＺｎ系（ＮｉＣｕＺｎ系）フェライトと同等の特性を持つものであれば、いずれもが使用できるのはいうまでもない。
【００２８】
次に、本発明の好適製造方法について説明するが、本発明の製造条件は、これだけに限定されるものではない。
ビアホール付きのアルミナ基板上に、フェライトを印刷・焼成して下部フェライト磁性層を形成する。
この下部フェライト磁性層上に、コイル形成の下地層として、無電解めっきによりＣｕ膜を　０．５μｍ　厚程度に成膜する。
ついで、この下地めっき層の上に、フォトレジストを塗布したのち、露光・現像工程で所望のレジストフレームを形成する。引き続き、電気めっきにより、レジストフレーム内にＣｕを析出させたのち、レジストを剥離し、ついで化学エッチングによりコイル間の不要な下地めっき層を除去して、平面コイルおよび接続端子を下部フェライト磁性層の上に形成する。
その後、接続端子の表面を露出させた状態で、エポキシ樹脂にフェライト粉末を分散したフェライトペーストを印刷・熱硬化して上部フェライト磁性層を形成する。
接続端子のうち、２つはコイル端子であるが、これらの表面に、Ｎｉ，Ａｕの順に無電解めっきしてＩＣ等の外部部品との接続端子としておく。平面磁気素子はここで完成する。
これと別途に用意した半田バンプを備えるＩＣ等の外部部品を、半田等により接合する。この時、補強のためＩＣと磁気素子の隙間にはエポキシ樹脂を浸透させることが好ましい。電源モジュールはここで完成する。
【００２９】
【実施例】
実施例１
この例は、前掲した図２を基本構造とする実施例である。
Ａｇビアホールを備えた　Ｆｅ２０３：４９　ｍｏｌ％，ＺｎＯ：２３　ｍｏｌ％，ＣｕＯ：１２　ｍｏｌ％，ＮｉＯ：１６　ｍｏｌ％組成のフェライト焼結板からなる下部フェライト磁性層上に、下地めっき層として　０．５μｍ　厚みのＣｕシード膜を無電解めっき法で成膜した。ついで、この上にフォトレジストを塗布したのち、露光・現像により、ライン／スペース＝５０μｍ　／３０μｍ　、１４ターンのスパイラルコイルおよびビアホール上の端子のレジストフレームを形成した。
その後、電気めっきにより、レジストフレーム内にＣｕを、コイル部分厚み：７０μｍ　、端子部分厚み：１２０　μｍ　に析出させた。ついで、レジストを剥離した後、化学エッチングでコイル間の下地めっきを除去して、平面コイルおよび端子とした。
その後、上記と同じ組成のフェライト磁粉を含んだエポキシ樹脂ペーストを、スクリーン印刷法にて、端子表面が露出する形でコイルの上部およびコイル線間に塗布し、１５０　℃で熱硬化させた。
ついで、露出した端子表面に、Ｎｉ／Ａｕを無電解めっきして磁気素子を完成させた。
【００３０】
実施例２
この例は、前掲した図３を基本構造とする実施例である。
Ａｇビアホールを備えた　Ｆｅ２０３：４９　ｍｏｌ％，ＺｎＯ：２３　ｍｏｌ％，ＣｕＯ：１２　ｍｏｌ％，ＮｉＯ：１６　ｍｏｌ％組成のフェライト焼結板からなる下部フェライト磁性層上に、下地めっき層として　０．５μｍ　厚みのＣｕシード膜を無電解めっき法で成膜した。ついで、この上にフォトレジストを塗布したのち、露光・現像により、ライン／スペース＝５０μｍ　／３０μｍ　、１４ターンのスパイラルコイルおよびビアホール上の端子のレジストフレームを形成した。
その後、電気めっきにより、レジストフレーム内にＣｕを、コイル部分厚み：７０μｍ　、端子部分厚み：１２０　μｍ　に析出させた。ついで、レジストを剥離した後、化学エッチングでコイル間の下地めっきを除去して、平面コイルおよび端子とした。
その後、上記と同じ組成のフェライト磁粉を含んだエポキシ樹脂ペーストを、スクリーン印刷法にて、端子表面が露出する形でコイルの上部およびコイル線間に塗布し、１５０　℃で熱硬化させた。
ついで、下部フェライト磁性層上に、前述したコイルや端子の形成手法と同じ手法で、図３に示したようなＣｕ端子を形成し、露出した端子表面に、Ｎｉ／Ａｕを無電解めっきして磁気素子を完成させた。
【００３１】
比較例
この例は、前掲した図１を基本構造とする実施例である。
Ａｇビアホール位置が異なること以外は、実施例１と同じ手法で磁気素子を完成させた。
【００３２】
上記の実施例１、実施例２および比較例で得られた平面磁気素子（寸法はいずれも３ｍｍ×３ｍｍ）のインダクタンスＬと直流抵抗値Ｒｄｃについて調べた結果を、表１に比較して示す。
【００３３】
【表１】
2004111545.tif 000003
【００３４】
同表から明らかなように、実施例１，２に従い得られた発明例１，２はいずれも、比較例に比べるとインダクタンスが格段に大きく、また直流抵抗値は小さく、従って本発明の構成は小型磁気素子として極めて有用であることが分かる。
【００３５】
【発明の効果】
かくして、本発明によれば、モジュールの面積が小さくなった場合であっても小型化が阻害されることなく、またインダクタンスの低下も有利に防止することができる、小型磁気素子として好適な平面磁気素子を得ることができる。
【図面の簡単な説明】
【図１】平面磁気素子の周囲に外部部品との接続端子がある従来の平面磁気素子を示した図である。
【図２】平面コイルの中央窓部に外部部品との接続端子を設けた本発明に従う平面磁気素子を示した図である。
【図３】平面コイル形成面と反対側の面に外部部品との接続端子を設けた本発明に従う平面磁気素子を示した図である。
【符号の説明】
１　平面磁気素子
２　接続端子
３　平面コイル
４　コイル端子
５　接続端子
６　ＩＣ
【図１】
2004111545.tif 000004
【図２】
2004111545.tif 000005
【図３】
2004111545.tif 000006