(57)【要約】【課題】ＣＭＰ法などの研磨法により、金属膜を平坦化する際に問題となる配線間のショートを防止できる。【解決手段】半導体素子と下層の配線１２が形成されている基板１１上に層間絶縁膜１３を形成し、化学的機械研磨により平坦化する工程と、層間絶縁膜１３に下層の配線１２への接続孔１５を形成する工程と、接続孔１５内および層間絶縁膜１３上に金属膜１６を堆積し、化学的機械研磨により接続孔１５からはみ出した金属膜を除去する工程と、接続孔１５内に埋め込まれた金属膜１６上に上層の配線１８を形成する工程とを含み、上層の配線１８を形成する際に、金属膜１６の化学的機械研磨により層間絶縁膜１３上に発生する金属薄片１７を除去する。これにより、配線１８間に存在する金属薄片１７を配線１８および層間絶縁膜１３を過剰に損なうことなく、有効に除去することができる。【選択図】        図１
2004296607.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と下層の配線が形成されている基板上に層間絶縁膜を形成し、化学的機械研磨により平坦化する工程と、前記層間絶縁膜に前記下層の配線への接続孔を形成する工程と、前記接続孔内および前記層間絶縁膜上に金属膜を堆積し、化学的機械研磨により前記接続孔からはみ出した金属膜を除去する工程と、前記接続孔内に埋め込まれた金属膜上に上層の配線を形成する工程とを含み、前記上層の配線を形成する工程で、前記金属膜の化学的機械研磨により前記層間絶縁膜上に発生する金属薄片を除去することを特徴とする半導体装置の製造方法。
【請求項２】
前記金属薄片の除去は、上層の配線をドライエッチングにより形成する際に、フッ素を含むガスを添加してエッチングすることにより行う請求項１記載の半導体装置の製造方法。
【請求項３】
前記金属薄片の除去は、上層の配線をドライエッチングにより形成するときに用いるフォトレジストをアッシングする際に、フッ素を含むガスを添加してエッチングすることにより行う請求項１記載の半導体装置の製造方法。
【請求項４】
半導体素子と下層の配線が形成されている基板上に層間絶縁膜を形成し、化学的機械研磨により平坦化する工程と、前記層間絶縁膜に前記下層の配線への接続孔を形成する工程と、前記接続孔内および前記層間絶縁膜上に金属膜を堆積し、化学的機械研磨により前記接続孔からはみ出した金属膜を除去する工程と、前記接続孔内に埋め込まれた金属膜を、前記層間絶縁膜をドライエッチングにより除去し上方に露出させる工程と、前記ドライエッチングにより後退した層間絶縁膜および前記接続孔に埋め込まれた金属膜上に第２の層間絶縁膜を形成し、上層の配線を形成するための配線溝を形成する工程とを含み、前記接続孔に埋め込まれた金属膜の上方を露出させる際に、前記金属膜の化学的機械研磨により前記層間絶縁膜上に発生する金属薄片を除去することを特徴とする半導体装置の製造方法。
【請求項５】
前記接続孔に埋め込まれた金属膜の上方を露出させる工程において、ドライエッチングガスにＣｌ２を添加して金属薄片と層間絶縁膜をともにエッチングする請求項４記載の半導体装置の製造方法。
【請求項６】
半導体素子が形成された基板上に層間絶縁膜および下層の配線を形成する工程と、前記層間絶縁膜に第２の層間絶縁膜を形成し、前記下層の配線との接続孔および上層の配線を形成するための配線溝を形成する工程と、前記接続孔内、前記配線溝および前記第２の層間絶縁膜上に金属膜を堆積し、化学的機械研磨により除去する工程と、前記金属膜の化学的機械研磨により前記第２の層間絶縁膜上に発生する金属薄片を除去する工程とを含む半導体装置の製造方法。
【請求項７】
前記金属薄片を除去する工程は、金属薄片をアッシングにより酸化し、前記金属薄片の酸化物をウエットエッチングする工程である請求項６記載の半導体装置の製造方法。
【請求項８】
前記金属薄片を除去する工程は、金属膜のアニールにＯ２ガスを添加して行うことにより金属薄片を酸化し、前記金属薄片の酸化物をウエットエッチングする工程である請求項６記載の半導体装置の製造方法。
【請求項９】
前記金属膜は、Ｗであることを特徴とする、請求項１又は４記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などの半導体集積回路装置は、高集積化、高速化および高性能化が推進されており、それに伴い半導体素子が形成されているウエハの上の段差が増大の一途をたどっていることにより、その平坦化技術がＬＳＩなどの半導体集積回路装置の製造歩留りおよび信頼度などを高めるための必須な技術となっている。
【０００３】
すなわち、半導体素子が形成された半導体基板の上に層間絶縁膜を形成した後、平坦化能力が高いＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ  、化学的機械研磨）法を使用して層間絶縁膜を研磨して層間絶縁膜の平坦化を行っている場合が多くなってきている。また、通常のドライエッチング法ではエッチングし難い金属についても、ＣＭＰ法が使用されている（非特許文献１、特許文献１参照）。
【０００４】
以下ＣＭＰ法を用いた従来の配線形成技術を図８〜図１０を参照して説明する。
【０００５】
まず、アスペクト比の大きい接続孔の内部を高融点金属膜、一般的にはＷ（タングステン）で埋め込んでプラグを形成するいわゆるメタルプラグ形成の従来技術について以下図面を参照して説明する。図８（ａ）〜（ｄ）は従来のメタルプラグ形成方法を用いた半導体装置の製造方法の工程順の断面構成を示している。図８において１０１は半導体基板、１０２は層間絶縁膜、１０３は下層配線、１０４は接続孔、１０５はＷ膜、１０６は上層配線である。従来のメタルプラグ形成方法は、半導体素子及び下層配線１０３が形成された半導体基板１０１の上に層間絶縁膜１０２を形成した後ＣＭＰにより層間絶縁膜１０２の平坦化を行い、図８（ａ）に示すように、フォトリソグラフィー技術及びドライエッチング技術を用いて接続孔１０４を下層配線１０３に開口する。次に、図８（ｂ）に示すように、ブランケットＣＶＤ法により、まず接続孔１０４が完全に埋め込まれ、かつ層間絶縁膜１０２の表面が完全に覆われるように高融点金属膜（ブランケット金属膜）１０５を全面堆積させる。
【０００６】
次に、図８（ｃ）に示すように、このブランケット金属膜を層間絶縁膜１０２の表面が露出するまでＣＭＰ法により、エッチバックし、この後、上層配線金属膜１０６をスパッタ法により堆積させた後、図８（ｄ）に示すように、フォトリソグラフィー技術及びドライエッチング技術を用いて上層配線１０６を形成する。
【０００７】
次に、従来技術におけるＣｕ配線の形成方法を説明する。はじめに従来におけるシングルダマシン配線形成方法について以下図面を参照して説明する。図９（ａ）〜（ｆ）は従来のシングルダマシン配線形成方法を用いた半導体装置の製造方法の工程順の断面構成を示している。
【０００８】
図９において１０１は半導体基板、１０２は層間絶縁膜、１０３は下層配線、１０４は接続孔、１０５はＷ膜、１０７は第２の層間絶縁膜、１０８は、上層の配線溝１０９はＣｕ上層配線層である。
【０００９】
従来のシングルダマシン配線形成方法は半導体素子及び下層配線１０３が形成された半導体基板１０１の上に層間絶縁膜１０２を形成した後ＣＭＰにより層間絶縁膜１０２の平坦化を行い、図９（ａ）に示すように、フォトリソグラフィー技術及びドライエッチング技術を用いて接続孔１０４を下層配線１０３に開口する。次に図９（ｂ）に示すように、ブランケットＣＶＤ法により、まず接続孔１０４が完全に埋め込まれ、かつ層間絶縁膜１０２の表面が完全に覆われるように高融点金属膜（ブランケット金属膜）１０５を全面堆積させる。次に、このブランケット金属膜１０５を層間絶縁膜１０２の表面が露出するまでＣＭＰ法により、エッチバックする。
【００１０】
その後、図９（ｃ）に示すように、層間絶縁膜１０５をドライエッチング技術を用いて、エッチバックすることによりＷが埋められた接続孔１０４を層間絶縁膜１０２より上方に露出させる。次に、第２の層間絶縁膜１０７を堆積し、図９（ｄ）に示すように、フォトリソグラフィー技術及びドライエッチング技術を用いて上層の配線溝１０８を形成する。この後、バリアメタル、シードＣｕをスパッタ法により上層の配線溝１０８に順次形成した後、図９（ｅ）に示すように、Ｃｕ上層配線層１０９を電解めっきにより形成する。次に、第２の層間絶縁膜１０７表面上に堆積したＣｕを図９（ｆ）に示すように、ＣＭＰにより除去しシングルダマシン配線が形成される。
【００１１】
次に、従来におけるデュアルダマシン配線形成方法を以下について図面を参照して説明する。図１０（ａ）〜（ｅ）は従来のデュアルダマシン配線形成方法を用いた半導体装置の製造方法の工程順の断面構成を示している。図１０において１０１は半導体基板、１０２は層間絶縁膜、１０４は接続孔、１０７は第２の層間絶縁膜、１０８は上層の配線溝、１０９はＣｕ上層配線層、１１０はＣｕ下層配線、１１１はシリコン窒化膜である。従来のデュアルダマシン配線形成方法は、半導体素子が形成された半導体基板１０１の上に層間絶縁膜１０２を形成した後、フォトリソグラフィー技術及びドライエッチング技術を用いて層間絶縁膜１０２中に下層配線用溝部を形成する。次に、バリアメタル層及びシードＣｕ層をスパッタリングで堆積した後、その上に銅配線層を電解めっきで形成し、下層絶縁層１０２表面上に堆積したＣｕをＣＭＰにより除去し、図１０（ａ）に示すようにＣｕ下層配線１１０を形成する。次に、シリコン窒化膜１１１および第２の層間絶縁膜１０７を順次形成し、第２の層間絶縁膜１０７をＣＭＰ法を用いて平坦化した後、図１０（ｂ）に示すように、フォトリソグラフィー技術及びドライエッチング技術を用いて層間配線層接続用のビア孔１０４を形成する。
【００１２】
次に、フォトリソグラフィー技術を用いて、配線パターンを形成するとともに、ビア孔１０４をレジストなどにより埋め戻した後、図１０（ｃ）に示すように、ドライエッチング技術を用いて上層配線用溝１０８を形成し、ドライエッチング技術を用いてエッチバックによりビア孔１０４底部のシリコン窒化膜１１１を除去する。次に、ビア孔１０４、上層配線用溝１０８内及び第２の層間絶縁膜１０７上にバリアメタル層及びシードＣｕ層をスパッタリングで堆積した後、図１０（ｄ）に示すように、その上に銅配線層１０９を電解めっきで形成する。次に、図１０（ｅ）に示すように、第２の層間絶縁膜１０７上に堆積したＣｕをＣＭＰにより除去し、上層のＣｕ配線を形成し、デュアルダマシン配線が形成される。
【００１３】
【非特許文献１】
詳説  半導体ＣＭＰ技術  土肥俊郎  編著
工業調査会  ２００１年１月１０日初版第１刷発行
Ｐ．２８４〜Ｐ．３０６
【特許文献１】
特開平１０−６４９９７号公報
【００１４】
【発明が解決しようとする課題】
しかしながら、ＣＭＰ法を用いて層間絶縁膜を平坦化する際、研磨痕が生じる。また、接続孔あるいは配線溝に埋め込まれた金属膜を層間絶縁膜の表面が露出するまで除去する際、金属屑が生じる。前記研磨痕及び金属屑がウエハ上に存在することにより薄片状の残渣が形成され、隣接する配線間のショート不良が発生するという課題があった。
【００１５】
したがって、この発明の目的は、ＣＭＰ法などの研磨法により、金属膜を平坦化する際に問題となる配線間のショートを防止できる半導体装置の製造方法を提供することである。
【００１６】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載の半導体装置の製造方法は、半導体素子と下層の配線が形成されている基板上に層間絶縁膜を形成し、化学的機械研磨により平坦化する工程と、前記層間絶縁膜に前記下層の配線への接続孔を形成する工程と、前記接続孔内および前記層間絶縁膜上に金属膜を堆積し、化学的機械研磨により前記接続孔からはみ出した金属膜を除去する工程と、前記接続孔内に埋め込まれた金属膜上に上層の配線を形成する工程とを含み、前記上層の配線を形成する際に、前記金属膜の化学的機械研磨により前記層間絶縁膜上に発生する金属薄片を除去する。
【００１７】
このように、上層の配線を形成する際に、金属膜の化学的機械研磨により層間絶縁膜上に発生する金属薄片を除去するので、配線間に存在する金属薄片を配線および層間絶縁膜を過剰に損なうことなく、有効に除去することができる。これにより、同一層内の配線間の短絡を極めて効果的に防止することができる。
【００１８】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、前記金属薄片の除去は、上層の配線をドライエッチングにより形成する際に、フッ素を含むガスを添加してエッチングすることにより行う。このように、金属薄片の除去は、上層の配線をドライエッチングにより形成する際に、フッ素を含むガスを添加してエッチングすることにより行うので、上層の配線の形成時に金属薄片をエッチングにより除去できる。これはフッ素を含むガスを添加することで、上層の配線の金属薄片に対するエッチング速度の選択比が下がることによる。
【００１９】
請求項３記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、前記金属薄片の除去は、上層の配線をドライエッチングにより形成するときに用いるフォトレジストをアッシングする際に、フッ素を含むガスを添加してエッチングすることにより行う。このように、金属薄片の除去は、上層の配線をドライエッチングにより形成するときに用いるフォトレジストをアッシングする際に、フッ素を含むガスを添加してエッチングすることにより行うので、フォトレジストのアッシングと共に金属薄片をエッチングし除去することができる。この場合、上層の配線をエッチングする条件を自由に設定できる利点がある。
【００２０】
請求項４記載の半導体装置の製造方法は、半導体素子と下層の配線が形成されている基板上に層間絶縁膜を形成し、化学的機械研磨により平坦化する工程と、前記層間絶縁膜に前記下層の配線への接続孔を形成する工程と、前記接続孔内および前記層間絶縁膜上に金属膜を堆積し、化学的機械研磨により前記接続孔からはみ出した金属膜を除去する工程と、前記接続孔内に埋め込まれた金属膜を、前記層間絶縁膜をドライエッチングにより除去し上方に露出させる工程と、前記ドライエッチングにより後退した層間絶縁膜および前記接続孔に埋め込まれた金属膜上に第２の層間絶縁膜を形成し、上層の配線を形成するための配線溝を形成する工程とを含み、前記接続孔に埋め込まれた金属膜の上方を露出させる際に、前記金属膜の化学的機械研磨により前記層間絶縁膜上に発生する金属薄片を除去する。
【００２１】
このように、シングルダマシン配線形成工程において、接続孔に埋め込まれた金属膜の上方を露出させる際に、金属膜の化学的機械研磨により層間絶縁膜上に発生する金属薄片を除去するので、請求項１と同様に配線間に存在する金属薄片を配線および層間絶縁膜を過剰に損なうことなく、有効に除去することができ、配線間の短絡を極めて効果的に防止することができる。
【００２２】
請求項５記載の半導体装置の製造方法は、請求項４記載の半導体装置の製造方法において、前記接続孔に埋め込まれた金属膜の上方を露出させる工程において、ドライエッチングガスにＣｌ２を添加して金属薄片と層間絶縁膜をともにエッチングする。このように、接続孔に埋め込まれた金属膜の上方を露出させる工程において、ドライエッチングガスにＣｌ２を添加して金属薄片と層間絶縁膜をともにエッチングするので、金属薄片をより除去することがきる。
【００２３】
請求項６記載の半導体装置の製造方法は、半導体素子が形成されている基板上に層間絶縁膜および下層の配線を形成する工程と、前記層間絶縁膜に第２の層間絶縁膜を形成し、前記下層の配線との接続孔および上層の配線を形成するための配線溝を形成する工程と、前記接続孔内、前記配線溝および前記第２の層間絶縁膜上に金属膜を堆積し、化学的機械研磨により除去する工程と、前記金属膜の化学的機械研磨により前記第２の層間絶縁膜上に発生する金属薄片を除去する工程とを含む。
【００２４】
このように、デュアルダマシン配線形成工程において、金属膜の化学的機械研磨により第２の層間絶縁膜上に発生する金属薄片を除去する工程とを含むので、請求項１と同様に配線間に存在する金属薄片を配線および層間絶縁膜を過剰に損なうことなく、有効に除去することができ、配線間の短絡を極めて効果的に防止することができる。
【００２５】
請求項７記載の半導体装置の製造方法は、請求項６記載の半導体装置の製造方法において、前記金属薄片を除去する工程は、金属薄片をアッシングにより酸化し、前記金属薄片の酸化物をウエットエッチングする工程である。このように、金属薄片を除去する工程は、金属薄片をアッシングにより酸化し、金属薄片の酸化物をウエットエッチングする工程であるので、金属薄片の酸化物を洗浄により選択的に除去することができる。この際、アッシング時の基板温度を調節することにより酸化量をコントロールすることができる。
【００２６】
請求項８記載の半導体装置の製造方法は、請求項６記載の半導体装置の製造方法において、前記金属薄片を除去する工程は、金属膜のアニールにＯ２ガスを添加して行うことにより金属薄片を酸化し、前記金属薄片の酸化物をウエットエッチングする工程である。このように、金属薄片を除去する工程は、金属膜のアニールにＯ２ガスを添加して行うことにより金属薄片を酸化し、金属薄片の酸化物をウエットエッチングする工程であるので、金属薄片の酸化物を洗浄により選択的に除去することができる。この場合、金属膜のアニールと共に金属薄片を酸化させることができる。
【００２７】
請求項９記載の半導体装置の製造方法は、請求項１又は４記載の半導体装置の製造方法において、前記金属膜は、Ｗである。これにより、接続孔にＷを埋め込んでメタルプラグを形成することができる。
【００２８】
【発明の実施の形態】
（第１の実施形態）
この発明の第１の実施の形態を図１および図２に基づいて説明する。図１は、この発明の第１の実施形態に係る配線の形成工程を用いた半導体装置の製造方法の工程順を示す断面図である。図１において１１は半導体基板、１２は下層配線、１３は層間絶縁膜、１４は研磨痕、１５は接続孔、１６はＷ膜、１７は金属薄片、１８は上層のＡｌ配線層である。なお、以下の実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、重複説明は省略する。
【００２９】
まず、半導体素子（図示せず）が形成された半導体基板１１の上に下層配線１２及び層間絶縁膜１３を形成した後、図１（ａ）に示すようにＣＭＰにより層間絶縁膜１３の平坦化を行う。この時、図１（ｂ）に示すように、研磨痕１４が層間絶縁膜１３上に残る（以降図示しない）。次にフォトリソグラフィー技術及びドライエッチング技術を用いて接続孔１５を下層配線１２に開口する。次に、図１（ｃ）に示すように、ブランケットＣＶＤ法により、まず接続孔１５が完全に埋め込まれ、かつ層間絶縁膜１３の表面が完全に覆われるように高融点金属膜であるＷ（タングステン）膜１６を全面堆積させる。次に、このブランケットＷ１６を層間絶縁膜１３の表面が露出するまでＣＭＰ法により接続孔１５からはみ出したＷ膜１６を研磨除去する。この時、前記研磨痕１４あるいはＷの屑がウエハ上に存在することにより図１（ｄ）に示すように、薄片状の残渣（金属薄片）１７が形成されている。その後、図１（ｅ）に示すように、接続孔１５内に埋め込まれたＷ膜１６上に上層の配線層となる金属膜１８を成膜する。その後、レジストマスクを用いてドライエッチングにより配線を形成する。ここで、配線形成のドライエッチング時に合わせて金属薄片１７の除去を行う。具体的には、金属薄片１７の除去は、上層の配線１８をドライエッチングにより形成する際に、フッ素を含むガスを添加して金属薄片１７をエッチングすることにより行う。
【００３０】
例えばスパッタリング法を用いてＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／ＴｉＮ／Ｔｉからなる積層膜を形成する。膜厚としては例えば５０／５／４５０／２０／２０ｎｍ成膜する。次に、フォトリソグラフィー技術を用いて配線パターンを形成し、図１（ｆ）に示すように、ドライエッチング技術を用いて転写する。この時、例えば誘導結合型プラズマエッチング装置を用い、ＢＣｌ３／Ｃｌ２＝５０／５０ｓｃｃｍ、チャンバ圧力：１０ｍＴ、ソースパワー：１０００Ｗ、バイアスパワー：２００Ｗ、ｓｔａｇｅ温度：５０℃の条件でエッチングを行う。この時、前記条件のエッチングガスにＣＦ４を添加してエッチングを行う。例えば総流量に対して５％の濃度で添加する。本実施形態の場合、総流量が１００ｓｃｃｍであるので５ｓｃｃｍ添加する。エッチングは例えば２０％のオーバーエッチングを行う。これにより薄片状の残渣１７をエッチングにより除去できる。
【００３１】
以下前記ＣＦ４を添加した条件で前記薄片状の残渣１７が減少する理由を述べる。図２（ａ）にＣＦ４添加量に対するＷのエッチング速度のＡｌのエッチング速度に対する選択比依存性を示す。添加しない場合選択比は１０程度であるが５％以上添加することにより選択比は３程度まで下がる。次に図２（ｂ）ＣＦ４添加量に対する配線のショート不良率を示す。ＣＦ４を添加しない場合は不良率が２０％程度であるが５％以上添加することにより不良率が５％程度に下がる。なおＡｌドライエッチング条件の全般にＣＦ４を添加したが、オーバーエッチング時のみに添加しても同様の効果が得られる。この場合はメインエッチング時のガス条件を自由に設定できるため、形状及び寸法の制御が容易であるという特徴がある。なお添加ガスとしてＣＦ４を用いたがフッ素を含む他のガス例えばＣＨＦ３、ＣＨ２Ｆ２，Ｃ２Ｆ６等でも同様の効果が得られる。本実施の形態により上層の配線１８間の層間絶縁膜１３上に残留する薄片状の残渣１７を除去することにより、隣接する配線１８間のショート不良の発生を防止できる。
【００３２】
（第２の実施形態）
この発明の第２の実施の形態を図３に基づいて説明する。図３は、この発明の第２の実施形態に係る配線の形成工程を用いた半導体装置の製造方法の工程順を示す断面図である。図３において１１は半導体基板、１２は下層配線、１３は層間絶縁膜、１４は研磨痕、１５は接続孔、１６はＷ膜、１７は金属薄片、１８は上層のＡｌ配線層である。
【００３３】
まず、半導体素子が形成された半導体基盤１１の上に下層配線１２及び層間絶縁膜１３を形成した後、図３（ａ）に示すようにＣＭＰにより層間絶縁膜１３の平坦化を行う。この時、図３（ｂ）に示すように、研磨痕１４が層間絶縁膜１３上に残る（以降図示しない）。次にフォトリソグラフィー技術及びドライエッチング技術を用いて接続孔１５を下層配線１３に開口し、図３（ｃ）に示すように、ブランケットＣＶＤ法により、まず接続孔１５が完全に埋め込まれ、かつ層間絶縁膜１３の表面が完全に覆われるように高融点金属膜であるＷ１６を全面堆積させる。次に、このブランケットＷ１６を層間絶縁膜１３の表面が露出するまでＣＭＰ法により、エッチバックする。この時、前記研磨痕１４あるいはＷの屑がウエハ上に存在することにより図３（ｄ）に示すように薄片状の残渣（金属薄片）１７が形成されている。その後、接続孔１５内に埋め込まれたＷ膜１６上に上層の配線層となる例えばＡｌからなる金属膜１８を成膜する。金属薄片１７の除去は、上層の配線１８をドライエッチングにより形成するときに用いるフォトレジスト２５をアッシングする際に、フッ素を含むガスを添加して金属薄片１７をエッチングすることにより行う。
【００３４】
この場合、フォトリソグラフィー技術を用いて配線パターンを形成し、次にドライエッチング技術を用いて、図３（ｅ）に示すように上層のＡｌ配線１８を形成する。例えば誘導結合型プラズマエッチング装置を用い、ＢＣｌ３／Ｃｌ２＝５０／５０ｓｃｃｍ、チャンバ圧力：１０ｍＴ、ソースパワー：１０００Ｗ、バイアスパワー：２００Ｗ、ｓｔａｇｅ温度：５０℃の条件でエッチングする。この後、例えば、マイクロ波プラズマアッシング装置を用いて、例えばマイクロ波パワー：１０００Ｗ、Ｏ２：１０００ｓｃｃｍ、基板温度：２００℃、圧力：１００Ｐａ、処理時間：１ｍｉｎ．の条件によりアッシングを行う。この時、ＣＦ４を添加してアッシングを行い、図３（ｆ）に示すように、レジスト２５のアッシングと共に前記薄片状の残渣１７をエッチングし除去する。本実施の形態により上層の配線１８間の層間絶縁膜１３上に残留するＣｕ残渣１７を除去することにより、隣接する配線１８間のショート不良の発生を防止できる。また、前記第１の実施の形態に比べＡｌをエッチングする条件を自由に設定できる特徴がある。
【００３５】
（第３の実施形態）
この発明の第３の実施の形態を図４に基づいて説明する。図４は、この発明の第３の実施形態に係るシングルダマシン配線形成工程を用いた半導体装置の製造方法の工程順を示す断面図である。図４において１１は半導体基板、１２は下層配線、１３は層間絶縁膜、１４は研磨痕、１５は接続孔、１６はＷ膜、１７は金属薄片、１９は第２の層間絶縁膜、２０はＣｕ配線層である。
【００３６】
半導体素子が形成された半導体基板１１の上に下層配線１２及び層間絶縁膜１３を形成した後、図４（ａ）に示すようにＣＭＰにより層間絶縁膜１３の平坦化を行う。この時、図４（ｂ）に示すように、研磨痕１４が層間絶縁膜１３上に残る（以降図示しない）。次に、フォトリソグラフィー技術及びドライエッチング技術を用いて下層配線１２への接続孔１５を開口した後、図４（ｃ）に示すように、ブランケットＣＶＤ法により、まず接続孔１５が完全に埋め込まれ、かつ層間絶縁膜１３の表面が完全に覆われるようにＷ（タングステン）膜１６を全面堆積させる。次に、このブランケットＷ１６を層間絶縁膜１３の表面が露出するまでＣＭＰ法により、エッチバックする。この時、図４（ｄ）に示すように、接続孔１５に埋め込まれたＷはディッシングにより層間絶縁膜１３より下方にある。またこの時、前記研磨痕１４あるいはＷの屑がウエハ上に存在することにより図４（ｄ）に示すように、薄片状の残渣（金属薄片）１７が形成されている。その後、層間絶縁膜１３の表面部分をドライエッチング技術を用いて部分的に除去することにより図４（ｅ）に示すように、Ｗ１６を層間絶縁膜１３より上方に露出させる。この工程でドライエッチングガスにＣｌ２を添加して金属薄片１７と層間絶縁膜１３をともにエッチングする。
【００３７】
この場合、層間絶縁膜１３のエッチバックは例えば、並行平板型プラズマエッチング装置を用い、ＣＦ４／Ａｒ／Ｏ２＝３０／５００／１０ｓｃｃｍ、チャンバ圧力：１００ｍＴ、ソースパワー：５００Ｗ、バイアスパワー：２００Ｗ、ｓｔａｇｅ温度：４０℃の条件でエッチングを行う。この時、前記エッチング条件に例えばＣｌ２ガスを総流量の５％添加してエッチングを行なうことにより図４（ｅ）に示すように、前記薄片状の残渣１７を層間絶縁膜１３と共にエッチングすることが出来る。次に、第２の層間絶縁膜１９を堆積し、フォトリソグラフィー技術及びドライエッチング技術を用いて上層の配線溝を形成する。この後、バリアメタル、シードＣｕをスパッタ法により上層の配線溝に順次形成した後、図４（ｆ）に示すようにＣｕ配線層２０を電解めっきにより形成する。次に、図４（ｇ）に示すように、第２の層間絶縁膜表面上に堆積したＣｕをＣＭＰにより除去しシングルダマシン配線が形成される。本実施の形態により上層の配線２０間の層間絶縁膜１３上に残留する薄片状の残渣１７を除去することにより、隣接する配線２０間のショート不良の発生を防止できる。
【００３８】
（第４の実施形態）
この発明の第４の実施の形態を図５および図６に基づいて説明する。図５は、この発明の第４の実施形態に係るデュアルダマシン配線形成工程を用いた半導体装置の製造方法の工程順を示す断面図である。図５において１１は半導体基板、１３は層間絶縁膜、１７はＣｕ金属薄片、１９は第２の層間絶縁膜、２０はＣｕ上層配線層、２１はＣｕ下層配線、２２はシリコン窒化膜、２３はビア孔である。
【００３９】
まず、半導体素子を形成したシリコン基板１１上に層間絶縁膜１３及びＣｕからなる下層配線２１が形成されている。次に例えばＣＶＤ法により図５（ａ）に示すようにシリコン窒化膜２２及び第２の層間絶縁膜１９を順次形成する。次にフォトリソグラフィー技術および選択エッチング技術を用いて下層配線２１とのビア孔２３を形成する。次に、フォトリソグラフィー技術および選択エッチング技術を用いて上層の配線溝を形成し、全面エッチバックによりビア孔２３底部のシリコン窒化膜２２を除去する。次に、バリアメタル及びシードＣｕ層をスパッタ法により順次形成し、電解めっき法により、図５（ｂ）に示すようにビア孔２３および配線溝の内部を満たし、かつ全面にＣｕ層（金属膜）２０を形成する。次に図５（ｃ）に示すように、ＣＭＰ法により第２の層間絶縁膜１９の表面が露出するまで平坦化し、上層Ｃｕ配線２０を形成する。この時、第２の層間絶縁膜１９の表面に生じる研磨痕１４あるいはＣｕの屑が存在することにより図５（ｃ）に示すように、薄片状の残渣（金属薄片）１７が形成されている。この後、金属薄片１７をアッシングにより酸化し、金属薄片１７の酸化物をウエットエッチングすることにより金属薄片１７を除去する工程を行う。
【００４０】
この場合、マイクロ波プラズマアッシング装置を用いて、例えばマイクロ波パワー：１０００Ｗ、Ｏ２：１０００ｓｃｃｍ、基板温度：１５０℃、圧力：３５Ｐａ、処理時間：１ｍｉｎ．の条件によりアッシングを行う。この時、第２の層間絶縁膜１９の表面にできた薄片状の残渣１７が完全に酸化される。次にＣｕの酸化物を例えばフッ化アンモニウムとトリエチルアミンを主成分とするＣｕ酸化物剥離液により洗浄して図５（ｄ）に示すように、除去する。前記Ｃｕ酸化物剥離液では、Ｃｕの酸化膜のエッチングレート／Ｃｕのエッチングレートは薬液温度３５℃では７０以上でありＣｕの酸化膜のみを選択的に除去できる。
【００４１】
以下に薄片状の残渣が完全に酸化出来る理由を説明する。図６はアッシング時の基板温度とＣｕの酸化量の関係を示す。基板温度を５０℃〜２５０℃までにすることによりＣｕの酸化量を５ｎｍ〜８０ｎｍの範囲でコントロールすることが出来る。本実施の形態によりデュアルダマシン法により形成したＣｕ配線２０間の第２の層間絶縁膜１９上に残留したＣｕ残渣１７をアッシングにより酸化し、Ｃｕ酸化物を洗浄により選択的に除去することにより、隣接するＣｕ配線２０間のショート不良の発生を防止できる。
【００４２】
（第５の実施形態）
この発明の第５の実施の形態を図７に基づいて説明する。図７は、この発明の第５の実施形態に係るデュアルダマシン配線形成工程を用いた半導体装置の製造方法の工程順を示す断面図である。図７において１１は半導体基板、１３は層間絶縁膜、１７はＣｕ金属薄片、１９は第２の層間絶縁膜、２０はＣｕ上層配線層、２１はＣｕ下層配線、２２はシリコン窒化膜、２３はビア孔である。
【００４３】
まず、半導体素子を形成したシリコン基板１１上に層間絶縁膜１３及びＣｕからなる下層配線２１が形成されている。次に例えばＣＶＤ法により図７（ａ）に示すようにシリコン窒化膜２２及び第２の層間絶縁膜１９を順次形成する。次にフォトリソグラフィー技術および選択エッチング技術を用いて下層配線２１とのビア孔２３を形成する。次に、フォトリソグラフィー技術および選択エッチング技術を用いて上層の配線溝を形成し、全面エッチバックによりビア孔２３底部のシリコン窒化膜２２を除去する。次に、バリアメタル及びシードＣｕ層をスパッタ法により順次形成し、電解めっき法により、図７（ｂ）に示すようにビア孔２３および配線溝の内部を満たし、かつ全面にＣｕ層（金属膜）２０を形成する。次に図７（ｃ）に示すように、ＣＭＰ法により第２の層間絶縁膜１９の表面が露出するまで平坦化し、上層Ｃｕ配線２０を形成する。この時、第２の層間絶縁膜１９の表面に生じる研磨痕１４あるいはＣｕの屑が存在することにより図７（ｃ）に示すように、薄片状の残渣（金属薄片）１７が形成されている。この後、Ｃｕ配線２０のアニールにＯ２ガスを添加して行うことにより金属薄片１７を酸化し、金属薄片１７の酸化物をウエットエッチングすることにより金属薄片１７を除去する工程を行う。
【００４４】
例えば縦型酸化炉を用いて、Ｎ２流量：１２ｌ／ｍｉｎ、基板温度：１５０℃、１０ｍｉｎの条件によりアニールを行う。またこの時、アニールガスに酸素を例えば総流量の１％添加することにより、Ｃｕのアニールと共に薄片状の残渣１７を酸化させることが出来る。次にＣｕの酸化物を例えばフッ化アンモニウムとトリエチルアミンを主成分とするＣｕ酸化物剥離液により洗浄して図７（ｄ）に示すように、除去する。本実施の形態によりデュアルダマシン法により形成したＣｕ配線２０間の第２の層間絶縁膜１９上に残留したＣｕ残渣１７をＯ２を添加したアニールにより酸化させ、Ｃｕ酸化物を洗浄により選択的に除去することにより、隣接するＣｕ配線２０間のショート不良の発生を防止できる。
【００４５】
【発明の効果】
この発明の請求項１記載の半導体装置の製造方法によれば、上層の配線を形成する際に、金属膜の化学的機械研磨により層間絶縁膜上に発生する金属薄片を除去するので、配線間に存在する金属薄片を配線および層間絶縁膜を過剰に損なうことなく、有効に除去することができる。これにより、同一層内の配線間の短絡を極めて効果的に防止することができる。したがって、半導体装置の微細化、高集積化、高性能化、歩留り向上を図る上で極めて有効である。
【００４６】
請求項２では、金属薄片の除去は、上層の配線をドライエッチングにより形成する際に、フッ素を含むガスを添加してエッチングすることにより行うので、上層の配線の形成時に金属薄片をエッチングにより除去できる。これはフッ素を含むガスを添加することで、上層の配線の金属薄片に対するエッチング速度の選択比が下がることによる。
【００４７】
請求項３では、金属薄片の除去は、上層の配線をドライエッチングにより形成するときに用いるフォトレジストをアッシングする際に、フッ素を含むガスを添加してエッチングすることにより行うので、フォトレジストのアッシングと共に金属薄片をエッチングし除去することができる。この場合、上層の配線をエッチングする条件を自由に設定できる利点がある。
【００４８】
この発明の請求項４記載の半導体装置の製造方法によれば、シングルダマシン配線形成工程において、接続孔に埋め込まれた金属膜の上方を露出させる際に、金属膜の化学的機械研磨により層間絶縁膜上に発生する金属薄片を除去するので、請求項１と同様に配線間に存在する金属薄片を配線および層間絶縁膜を過剰に損なうことなく、有効に除去することができ、配線間の短絡を極めて効果的に防止することができる。
【００４９】
請求項５では、接続孔に埋め込まれた金属膜の上方を露出させる工程で、ドライエッチングガスにＣｌ２を添加して金属薄片と層間絶縁膜をともにエッチングするので、金属薄片をより除去することがきる。
【００５０】
この発明の請求項６記載の半導体装置の製造方法によれば、デュアルダマシン配線形成工程において、金属膜の化学的機械研磨により第２の層間絶縁膜上に発生する金属薄片を除去する工程とを含むので、請求項１と同様に配線間に存在する金属薄片を配線および層間絶縁膜を過剰に損なうことなく、有効に除去することができ、配線間の短絡を極めて効果的に防止することができる。
【００５１】
請求項７では、金属薄片を除去する工程は、金属薄片をアッシングにより酸化し、金属薄片の酸化物をウエットエッチングする工程であるので、金属薄片の酸化物を洗浄により選択的に除去することができる。この際、アッシング時の基板温度を調節することにより酸化量をコントロールすることができる。
【００５２】
請求項８では、金属薄片を除去する工程は、金属膜のアニールにＯ２ガスを添加して行うことにより金属薄片を酸化し、金属薄片の酸化物をウエットエッチングする工程であるので、金属薄片の酸化物を洗浄により選択的に除去することができる。この場合、金属膜のアニールと共に金属薄片を酸化させることができる。
【００５３】
請求項９では、金属膜は、Ｗであるので、接続孔にＷを埋め込んでメタルプラグを形成することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は本発明の第１の実施形態に係るＷプラグ配線形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【図２】（ａ），（ｂ）はＡｌ配線のエッチングに用いるガス中のＣＦ４の濃度変化に対するＡｌのＷに対するエッチング速度の選択比及び不良率をそれぞれ示すグラフである。
【図３】（ａ）〜（ｆ）は本発明の第２の実施形態に係るＷプラグ配線形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【図４】（ａ）〜（ｇ）は本発明の第３の実施形態に係るシングルダマシン配線形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【図５】（ａ）〜（ｄ）は本発明の第４の実施形態に係るデュアルダマシン配線形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【図６】アッシングにおける基板温度の変化に対するＣｕの酸化量を示すグラフである。
【図７】（ａ）〜（ｄ）は本発明の第５の実施形態に係るデュアルダマシン配線形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【図８】従来のＷプラグ配線形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【図９】従来のシングルダマシン配線形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【図１０】従来のデュアルダマシン配線形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【符号の説明】
１１  半導体基板
１２  下層配線
１３  層間絶縁膜
１４  研磨痕
１５  接続孔
１６  Ｗ膜
１７  金属薄片
１８  上層のＡｌ配線層
１９  第２の層間絶縁膜
２０  Ｃｕ配線層
２１  Ｃｕ下層配線
２２  シリコン窒化膜
２３  ビア孔
【図１】
2004296607.tif 000003
【図２】
2004296607.tif 000004
【図３】
2004296607.tif 000005
【図４】
2004296607.tif 000006
【図５】
2004296607.tif 000007
【図６】
2004296607.tif 000008
【図７】
2004296607.tif 000009
【図８】
2004296607.tif 000010
【図９】
2004296607.tif 000011
【図１０】
2004296607.tif 000012