(57)【要約】【課題】除電電極の放熱特性を向上させることにより、静電気耐性を向上させた表面形状認識装置およびその製造方法を提供する。【解決手段】無数の埋め込み部２０ａにより除電電極２０と第１の保護膜１５との接触面積を増加させて、除電電極２０の放熱特性を向上させることにより、静電気耐性を向上させることができる。また、除電電極２０の無数の埋め込み部２０ａと、下層の配線１２や検出電極１４との間には、ある程度の膜厚の第１の保護膜１５を介在させていることから、配線１２や検出電極１４が静電気による影響を受けることを防止することができる。【選択図】図１
2004333268.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成され、被測定物との間に静電容量を形成する複数の検出電極と、
前記検出電極を被覆し、容量絶縁膜の一部として機能する保護膜と、
前記保護膜に一部が埋め込まれて前記保護膜上に形成され、一定電位に固定される除電電極と
を有する表面形状認識装置。
【請求項２】
前記保護膜は、前記除電電極が形成される領域に、前記除電電極の一部を埋め込ませて前記除電電極との接触面積を増加させる複数の窪みを有する
請求項１記載の表面形状認識装置。
【請求項３】
前記検出電極は、前記基板にマトリクス状に並べられて形成されている
請求項１記載の表面形状認識装置。
【請求項４】
前記マトリクス状に並べられている前記検出電極の間隙部において、前記除電電極が碁盤の目状に形成されている
請求項３記載の表面形状認識装置。
【請求項５】
基板に複数の検出電極を形成する工程と、
前記基板に前記検出電極を被覆する保護膜を形成する工程と、
前記保護膜の一部の領域に、複数の窪みを形成する工程と、
複数の前記窪みが形成された領域に、除電電極を形成する工程と
を有する表面形状認識装置の製造方法。
【請求項６】
前記窪みを形成する工程は、
前記保護膜上にマスク層を形成する工程と、
前記マスク層をマスクとして、前記保護膜を途中の深さまでエッチングすることにより複数の前記窪みを形成する工程と
を有する請求項５記載の表面形状認識装置の製造方法。
【請求項７】
基板の第１領域に複数の検出電極を形成し、前記基板の第２領域に接続用パッドを形成する工程と、
前記基板の全面に前記検出電極および前記接続用パッドを被覆する保護膜を形成する工程と、
前記保護膜上にレジスト膜を形成する工程と、
露光量の調節により、前記第１領域の前記レジスト膜に前記保護膜を露出しない複数の窪みのパターンを形成し、前記第２領域に前記保護膜を露出する開口パターンを形成する工程と、
前記レジスト膜をマスクとして前記保護膜をエッチングして、前記第１領域に前記保護膜の途中の深さの複数の窪みを形成し、前記第２領域の前記保護膜に前記接続用パッドを露出する開口を形成する工程と、
前記レジスト膜を除去する工程と、
前記保護膜の前記第１領域の前記窪みおよび前記第２領域の前記開口を埋め込む除電電極を形成する工程と
を有する表面形状認識装置の製造方法。
【請求項８】
前記基板の第１領域に複数の検出電極を形成する工程において、前記基板にマトリクス状に前記検出電極を並べて形成し、
前記除電電極を形成する工程において、前記第１領域においてマトリクス状に並べられている前記検出電極の間隙部に、碁盤の目状に前記除電電極を形成する
請求項７記載の表面形状認識装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば人間の指紋等の微細な表面形状を感知する静電容量式の表面形状認識装置およびその製造方法に関する。
【０００２】
【従来の技術】
指紋センサ等の表面形状認識装置として、図１２および図１２のＡ部の拡大断面図である図１３に示すように、表面形状認識チップ１００に指１０１をのせたときに、アレイ状に配置された検出電極１０４と指１０１との間に指紋の凹凸に応じて形成される静電容量を検出することによって指紋の模様（指紋パターン）を採取する方法が知られている（例えば、特許文献１参照）。
【０００３】
検出電極１０４と指１０１の表面との間に形成される静電容量は、指紋の隆起部１０１ａでは検出電極１０４との間隔が短くなるため静電容量ＣＳ１は大きくなり、指紋の谷部１０１ｂでは検出電極１０４との間隔が長くなるため静電容量ＣＳ２は小さくなることから、その静電容量を検出することによって指紋の模様等の対象物の表面形状を採取できるのである。
【０００４】
上述のようにチップ表面に対象物が触れることにより、対象物の表面形状を検出するという動作原理から、表面形状認識チップ１００は静電気に曝される危険性がある。例えば、人体に帯電する静電気は数ｋＶに及ぶため、保護膜１０５の絶縁耐圧を大きく上回り、表面形状認識チップが破壊するという問題がある。
上記の問題を解決する従来例として、検出電極の上層に一定電位に固定された電極を配置する手法が知られている（特許文献２〜４参照）。
【０００５】
【特許文献１】
米国特許第５３２５４４２号明細書
【特許文献２】
特開２０００−２６６５０６号公報
【特許文献３】
特開２００１−６０２６１号公報
【特許文献４】
特開２００１−２０８５０９号公報
【０００６】
【発明が解決しようとする課題】
例えば、図１４に示すように、検出電極１０４よりも上層に除電電極２００を設けることで、静電気を除電電極で引き抜き、除電電極２００よりも下層を静電気放電より保護しようとするものである。図１４に示す構造を採用することにより、大幅に静電気耐性は向上するが、限界がある。
【０００７】
静電気による詳細な破壊例を図１５に示す。静電気ＳＥが放電されると、除電電極２００には大電流が流れることになる。そのため、除電電極２００は高温になり、その熱によるストレスで、保護膜１０５にクラックＣが入ることがある。クラックＣが検出電極１０４に到達すると、水分や可動イオンの流入を防ぐことができなくなるため、信頼性上問題となる。
【０００８】
本発明は上記の事情に鑑みてなされたものであり、その目的は、除電電極の放熱特性を向上させることにより、静電気耐性を向上させた表面形状認識装置およびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、本発明の表面形状認識装置は、基板に形成され、被測定物との間に静電容量を形成する複数の検出電極と、前記検出電極を被覆し、容量絶縁膜の一部として機能する保護膜と、前記保護膜に一部が埋め込まれて前記保護膜上に形成され、一定電位に固定される除電電極とを有する。
【００１０】
上記の本発明の表面形状認識装置では、保護膜上に形成された除電電極の一部が保護膜に埋め込まれているため、埋め込まれた分だけ保護膜との接触面積が大きくなり、その分放熱特性が向上する。
従って、被測定物からの静電気を一定電位に固定される除電電極により除電した際に、除電電極の温度が上昇するが、除電電極２０から第１の保護膜１５へ熱が効率良く伝達される。
【００１１】
上記の目的を達成するため、本発明の表面形状認識装置の製造方法は、基板に複数の検出電極を形成する工程と、前記基板に前記検出電極を被覆する保護膜を形成する工程と、前記保護膜の一部の領域に、複数の窪みを形成する工程と、複数の前記窪みが形成された領域に、除電電極を形成する工程とを有する。
【００１２】
上記の本発明の表面形状認識装置の製造方法では、保護膜の一部の領域に複数の窪みを形成しておき、複数の窪みが形成された領域に除電電極を形成することにより、窪みに除電電極が埋め込まれて形成され、埋め込まれた分だけ保護膜と除電電極との接触面積を増加させた構造が製造される。
【００１３】
【発明の実施の形態】
以下に、本発明の表面形状認識装置およびその製造方法の実施の形態について、図面を参照して説明する。
【００１４】
第１実施形態
図１（ａ）は、本実施形態に係る静電容量式の表面形状認識装置の平面図であり、図１（ｂ）は図１（ａ）中のｘ−ｘ’線における断面図である。
シリコン等からなる半導体基板１０には、図示しないトランジスタ等の半導体素子が形成されており、当該半導体素子を被覆して例えば酸化シリコン等からなる絶縁膜１１が形成されている。絶縁膜１１上には、図示しない半導体素子のソース・ドレインやゲート電極に接続する配線１２が形成されている。
【００１５】
配線１２を被覆して全面に例えば酸化シリコン等からなる絶縁膜１３が形成されており、絶縁膜１３上には検出電極１４が形成されている。検出電極１４は、例えば、０．５μｍのチタン（Ｔｉ）と６０μｍのアルミニウム（Ａｌ）の積層体からなる。この検出電極１４は、下層の図示しないトランジスタのソース・ドレインに接続されている。図１（ａ）に示すように、検出電極１４は、形状認識領域においてマトリクス状に配置されており、チップの最外周には、検出電極１４と同時形成された接続用パッド１４ａが形成されている。接続用パッド１４ａは、ボンディングワイヤ等により、外部機器との電気的接続が行われるものである。
【００１６】
検出電極１４を被覆して全面に、例えば第１の保護膜１５が形成されている。第１の保護膜１５は、例えば、膜厚が２μｍ程度の窒化シリコンからなる。第１の保護膜１５上には、検出電極１４の領域を除いて、碁盤の目状に除電電極２０が形成されている。除電電極２０は、例えば、０．５μｍのチタン（Ｔｉ）と、０．５μｍのタンタル（Ｔａ）と、１５μｍのタングステン（Ｗ）の積層体からなる。
【００１７】
除電電極２０は、チップの外周部において保護膜１５に形成されたコンタクトホールを介して、例えば接地電位（ＧＮＤ）に固定される接続用パッド１４ａに接続しており、接地電位（ＧＮＤ）に固定される。なお、接続用パッド１４ａを電源電位に固定することにより、除電電極２０を電源電位に固定することも可能である。
【００１８】
本実施形態では、除電電極２０が形成される領域において、第１の保護膜１５には無数の窪みが形成されており、この無数の窪みを被覆して除電電極２０が形成されることで、除電電極２０の表面積（第１の保護膜との接触面積）を増加させる無数の埋め込み部２０ａが形成されている。上記の除電電極２０を被覆して全面に、第２の保護膜２１が形成されている。第２の保護膜２１は、例えば、膜厚が０．３μｍ程度の窒化シリコン膜からなる。
以上のように、検出電極１４がマトリクス状に並べられている領域を形状認識面とする表面形状認識装置が構成されている。
【００１９】
上記の本実施形態に係る表面形状認識装置の動作について、指紋を検出する場合を例にとり説明する。
【００２０】
図２（ａ）に示すように、表面形状認識装置の形状認識面に指１０１が触れると、検出電極１４−保護膜１５，２１−指１０１の間でキャパシタが形成される。保護膜１５，２１は、キャパシタ絶縁膜の一部として機能する。
各検出電極１４と指１０１との距離（例えば、ｄ１，ｄ２）は、指紋の凹凸に応じて変動する。例えば、検出電極１４と指１０１の表面との間に形成される静電容量は、指紋の隆起部１０１ａでは検出電極１４との間隔ｄ１が短くなるため静電容量は大きくなり、指紋の谷部１０１ｂでは検出電極１４との間隔ｄ２が長くなるため静電容量が小さくなる。従って、形状認識面上にマトリクス状に並べられた検出電極１４がそれぞれ形成する各キャパシタの容量に差が生じるため、各検出電極１４に蓄積された電荷を基板１０に形成されたトランジスタ等の半導体素子により読み出し、検出することにより、指紋等の対象物の表面形状の認識が可能となっている。
ここで、各検出電極１４は、表面形状認識装置の形状認識面の単位セルを構成することになる。
【００２１】
上記の各検出電極１４が構成するキャパシタは、指が形状認識面に接触していない状態では、形状認識面の全単位セルにおいて、ｄ＝∞となり、従って全単位セルで静電容量値Ｃｓ＝０となる。
一方、指が形状認識面に接触している状態では、図２（ｂ）に示すように、ｎ番目の単位セルにおいて、検出電極１４−保護膜１５，２１−指１０１の間で静電容量値Ｃｓｎのキャパシタが形成される。上記の静電容量値Ｃｓｎは、下記式（１）のように示される。
【００２２】
【数１】
Ｃｓｎ＝ε・ε０  ・Ｓ／ｄｎ                        ・・・（１）
【００２３】
上記式（１）において、Ｓは検出電極１４のキャパシタに寄与する面積、ｄｎはｎ番目の単位セルの電極と指との距離（例えばｄ１，ｄ２）、εは保護膜の誘電率、ε０  は真空の誘電率、ｎは各単位セルの番号（ｎ＝１，２，…）である。
【００２４】
上記の各単位セルにおける静電容量値Ｃｓｎを読み出す構成として、各単位セルの検出電極１４−保護膜１５，２１−指１０１の間で形成されるキャパシタは、例えば、ワード線ＷＬ（ＷＬ１，ＷＬ２，…）をゲ−ト電極とするトランジスタの一方のソース・ドレインに接続されており、当該トランジスタの他方のソース・ドレインはビット線（ＢＬ１，ＢＬ２，…）に接続されており、さらに、ビット線ＢＬに静電容量値Ｃｂのキャパシタが接続されている構成とする。
【００２５】
上記構成において、ビット線ＢＬにＶｃｃが印加された状態（Ｖｃｃプレチャージ）で指が接触することにより、下記式（２）で表されるビット線ＢＬの電位変化が生じる。
【００２６】
【数２】
ΔＶｎ＝［Ｃｓｎ／（Ｃｂ＋Ｃｓｎ）］・Ｖｃｃ        ・・・（２）
【００２７】
上記式（２）において、ΔＶｎは電位変化である。この電位変化ΔＶｎを各セルにおいて検出することで、各単位セル毎の静電容量値Ｃｓｎを算出し、画像処理等を行って指紋等の表面形状の認識が行われる。
【００２８】
上記の形状認識動作において、図２（ａ）に示すように、例えば被測定物たる人体や帯電した物体からの静電気ＳＥに曝される場合がある。静電気ＳＥが放電された場合には、一定電位に固定される除電電極２０により速やかに除電され、静電破壊が防止される。静電気落下ポイントの除電電極２０では、瞬時の大量な電荷注入（流出）が発生するため、温度が急上昇する。本実施形態では、無数の微細な埋め込み部２０ａの存在により、除電電極２０と第１の保護膜１５との接触面積を増加させていることから、放熱特性が向上する。すなわち、静電気放電により除電電極２０の温度が上昇しても、除電電極２０から第１の保護膜１５へ熱を効率良く伝達させることができ、除電電極の温度上昇を抑制することができる。
【００２９】
以上のように、本実施形態に係る表面形状認識装置によれば、無数の埋め込み部２０ａにより除電電極２０と第１の保護膜１５との接触面積を増加させて、除電電極２０の放熱特性を向上させることにより、静電気耐性を向上させることができる。従って、装置の信頼性を向上することが可能となる。
また、除電電極２０の無数の埋め込み部２０ａと、下層の配線１２や検出電極１４との間には、ある程度の膜厚の第１の保護膜１５を介在させていることから、配線１２や検出電極１４が静電気による影響を受けることを防止することができ、静電気耐性を向上させることができる。
【００３０】
次に、上記の本実施形態に係る表面形状認識装置の製造方法について、図面を参照して説明する。
【００３１】
まず、図３（ａ）に示すように、半導体基板１０に図示しないトランジスタ等の半導体素子を形成した後に、当該半導体素子を被覆して全面にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により酸化シリコンを堆積させて絶縁膜１１を形成する。絶縁膜１１を貫通して半導体素子の一方のソース・ドレインに達する図示しないコンタクトを形成し、コンタクトに接するように、絶縁膜１１上に配線１２を形成する。続いて、配線１２を被覆して全面に、例えばＣＶＤ法により酸化シリコンを堆積させて、絶縁膜１３を形成する。
【００３２】
次に、図３（ｂ）に示すように、絶縁膜１１，１３を貫通して半導体素子の他方のソース・ドレインに達する不図示のコンタクトを形成し、コンタクトに接するように、絶縁膜１３上にマトリクス状の検出電極１４を形成する。この検出電極１４の形成において、同時に接続用パッド１４ａ（図１参照）も形成される。例えば、スパッタリング法によりチタン（Ｔｉ）を０．５μｍ程度堆積させ、アルミニウム（Ａｌ）を６０μｍ程度堆積させ、マトリクス状にパターン加工して、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層体等からなる検出電極１４および接続用パッド１４ａを形成する。
【００３３】
次に、図３（ｃ）に示すように、例えばＣＶＤ法により検出電極１４の上層を被覆して全面に窒化シリコンを２μｍ程度堆積させて、第１の保護膜１５を形成する。続いて、保護膜１５上にレジスト膜３０を形成する。
【００３４】
以降の工程では、第１の保護膜１５に、外周部において除電電極と接続用パッド１４ａとを接続するためのコンタクト開口を形成すると同時に、形状認識領域における除電電極が配置される領域に、除電電極２０との接触面積を増加させるための無数の窪みを形成する方法について詳細に説明する。
【００３５】
図４〜図６は、上記の方法を説明するための工程断面図であり、各図において（ａ）は形状認識領域（第１領域）における拡大断面図を示し、（ｂ）は接続用パッドとのコンタクト領域における拡大断面図を示す。
【００３６】
図４（ａ）に示すように、本実施形態では、形状認識領域のうち除電電極を形成する領域のレジスト膜３０に対し、通常の露光よりも小さい露光量で照射した後、現像することにより、レジスト膜３０に解像限界よりも小さいサイズＳ１の窪みのパターン３０ａを形成する。このようにして形成された窪みのパターン３０ａは、第１の保護膜１５を露出せずに、膜厚Ｍの残膜を残すこととなる。図７に、このときのレジスト膜３０の平面図を示す。図７に示すように、形状認識領域において検出電極１４の周囲を取り囲むように、レジスト膜３０に、サイズＳ１の窪みのパターン３０ａが複数形成される。
一方で、接続用パッドとのコンタクト領域においては、最適露光量で露光を行い現像することにより、図４（ｂ）に示すように、レジスト膜３０の解像限界よりも十分大きなサイズ３０ｂのコンタクト用の開口パターン３０ｂを形成する。
【００３７】
次に、レジスト膜３０をマスクとして第１の保護膜１５のエッチングを行うと、図５（ａ）に示すように、除電電極形成領域のレジスト膜３０の残膜が無くなった状態、つまり第１の保護膜１５が露出した状態となる。
一方で、接続用パッドとのコンタクト領域においては、図５（ｂ）に示すように、レジスト膜３０と第１の保護膜１５とのエッチング選択比の違いにより、第１の保護膜１５は深さＥ２だけエッチングされる。
【００３８】
さらに第１の保護膜１５のエッチングを進めていき、図６（ｂ）に示すように、接続用パッドとのコンタクト領域において、接続用パッド１４ａを完全に露出するまで、エッチングを行いコンタクト用の開口１５ｂを形成する。エッチングが進行するにつれて、除電電極形成領域のレジスト膜３０の膜厚は減少するため（ｄ１＞ｄ２＞ｄ３）、図６（ａ）に示すように、除電電極形成領域では深さＥ１だけ第１の保護膜１５に無数の窪み１５ａが形成される。
【００３９】
レジスト膜３０を除去した後、外周部における開口１５ｂを埋め、かつ、形状認識部において碁盤の目状の除電電極２０を形成する（図１参照）。例えば、スパッタリング法によりチタン（Ｔｉ）を０．５μｍ程度堆積させ、タンタル（Ｔａ）を０．５μｍ程度堆積させ、タングステン（Ｗ）を１５μｍ程度堆積させ、碁盤の目状にパターン加工して、チタン（Ｔｉ）、タンタル（Ｔａ）およびタングステン（Ｗ）の積層体からなる除電電極２０を形成する。続いて、除電電極２０を被覆して全面に、ＣＶＤ法により窒化シリコンを０．３μｍ程度堆積させて第２の保護膜２１を形成することにより、図１に示す表面形状認識装置が製造される。
【００４０】
上記の表面形状認識装置は、例えば、リードフレームのダイパッド上に固着させ、接続用パッドに対してワイヤボンディング処理を行い、形状認識領域を露出させながらモールド封止して、所望形態の表面形状認識装置とすることができる。
【００４１】
以上のように、本実施形態に係る表面形状認識装置の製造方法によれば、接続用パッド１４ａを露出するコンタクト用開口の形成工程において、形状認識領域における第１の保護膜１５に、第１の保護膜１５の途中の深さＥ２まで、除電電極２０との接触面積を増加させる無数の窪み１５ａを同時に形成することができることから、上記の効果をもつ表面形状認識装置を製造工程を増加させることなく製造することができる。
【００４２】
このように、第１の保護膜１５に窪み１５ａを形成するための新たなレジスト膜への開口形成、エッチング加工工程、洗浄工程等を省略することができ、コストや製造期間を増やすことなく、信頼性の高い表面形状認識装置を製造することができる。
【００４３】
第２実施形態
図８は、本実施形態に係る表面形状認識装置の断面図である。
図８は、図１（ａ）中のｘ−ｘ’線における断面図に相当する。なお、第１実施形態と同一の構成要素には同一の符号を付しており、その説明は省略する。
【００４４】
図８に示すように、本実施形態では、除電電極２０が形成される領域において、第１の保護膜１５には下層の絶縁膜１３を露出させる複数の窪み（開口）が形成されており、この無数の窪みを被覆して除電電極２０が形成されている。この窪みの内壁を被覆する埋め込み部２０ｂにより、除電電極２０と第１の保護膜１５との接触面積を増加させている。
【００４５】
次に、上記の表面形状認識装置の製造方法について、図９を参照して説明する。
【００４６】
第１実施形態と同様にして、図３（ａ）〜図３（ｃ）に示す工程を経て、検出電極１４、第１の保護膜１５を形成し、第１の保護膜１５にレジスト膜３０を形成する。
【００４７】
次に、図９（ａ）に示すように、図示しない領域における接続用パッドへのコンタクト用の開口パターンを形成すると同時に、除電電極を形成する領域の一部を開口する複数の開口パターン３０ｃを形成する。
【００４８】
次に、図９（ｂ）に示すように、図示しない領域における接続用パッドを露出させるまで第１の保護膜１５をエッチングすることにより、同時に、除電電極を形成する領域において、絶縁膜１３を露出する窪み１５ｃが形成される。
【００４９】
レジスト膜３０を除去した後、第１実施形態と同様に、窪み１５ｃを被覆する除電電極２０を形成し、第２の保護膜２１を形成することにより、図８に示す表面形状認識装置が製造される。
【００５０】
上記の本実施形態に係る表面形状認識装置によっても、製造工程を増加させることなく、除電電極２０の表面積を増加させることができ、除電電極の放熱特性を向上させることができる。ただし、本実施形態では、保護膜１５の全てを削ってしまうことになるため、除電電極２０と検出電極１４、除電電極２０と配線１２との間隔Ｇ１が狭くなってしまうことから、第１実施形態に比較すると静電気耐性は劣化する。
【００５１】
第３実施形態
図１０は、本実施形態に係る表面形状認識装置の断面図である。
図１０は、図１（ａ）中のｘ−ｘ’線における断面図に相当する。なお、第１実施形態と同一の構成要素には同一の符号を付しており、その説明は省略する。
【００５２】
図１０に示すように、本実施形態では、除電電極２０が形成される領域において、第１の保護膜１５には下層の絶縁膜１３を露出させない複数の窪みが形成されており、この無数の窪みを被覆して除電電極２０が形成されている。この窪みの内壁を被覆する埋め込み部２０ｃにより、除電電極２０と第１の保護膜１５との接触面積を増加させている。このように、第２実施形態よりも静電気耐性を向上させるべく、埋め込み部２０ｃと下層の配線１２との間隔Ｇ２を確保するように、埋め込み部２０ｃの下に第１の保護膜１５を残している。
【００５３】
次に、上記の表面形状認識装置の製造方法について、図１１を参照して説明する。
【００５４】
第１実施形態と同様にして、図３（ａ）〜図３（ｃ）に示す工程を経て、検出電極１４、第１の保護膜１５を形成する。本実施形態では、図示しない接続用パッドへのコンタクト開口形成工程の前あるいは後に、以下に示す工程を追加する。
【００５５】
図１１（ａ）に示すように、レジスト膜３０を塗布した後に、露光および現像により、除電電極を形成する領域の一部を開口する複数の開口パターン３０ｃを形成する。
【００５６】
次に、図１１（ｂ）に示すように、第１の保護膜１５の途中まで第１の保護膜１５をエッチングすることにより、絶縁膜１３を露出しない任意の深さの窪み１５ｄを形成する。
【００５７】
レジスト膜３０を除去した後、第１実施形態と同様に、窪み１５ｄを被覆する除電電極２０を形成し、第２の保護膜２１を形成することにより、図１０に示す表面形状認識装置が製造される。
【００５８】
上記の本実施形態に係る表面形状認識装置によっても、除電電極２０と第１の保護膜１５との接触面積を増加させることができ、除電電極２０の放熱特性を向上させることができる。また、本実施形態では、接続用パッドへのコンタクト開口とは別に第１の保護膜１５に任意の深さの窪み１５ｄを形成することから、製造工程を増加させることにはなるが、除電電極２０と検出電極１４、除電電極２０と配線１２の間隔Ｇ２を静電気耐性が劣化しないように調整することができる。
【００５９】
本発明は、上記の実施形態の説明に限定されない。
例えば、各単位セルの検出電極に蓄積した電荷を読み出す回路としては、上記実施形態で説明した回路以外の構成の回路を用いることができる。また、動作として、指紋を検出する例について説明したが、被測定物は指紋に限定されるものではない。また、除電電極は、接地電位あるいは電源電位の他、一定電位であればどの電位に固定されていてもよい。上記の本実施形態で説明した数値や材料等は一例であり、これに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００６０】
【発明の効果】
本発明によれば、除電電極の放熱特性を向上させることにより、静電気耐性を向上させた表面形状認識装置を実現することができる。
【図面の簡単な説明】
【図１】図１（ａ）は、第１ないし第３実施形態に係る表面形状認識装置の平面図であり、図１（ｂ）は図１（ａ）中のｘ−ｘ’線における断面図である。
【図２】本実施形態に係る表面形状認識装置の動作を説明するための図であり、（ａ）は断面図、（ｂ）は回路図である。
【図３】第１ないし第３実施形態に係る表面形状認識装置の製造における工程断面図である。
【図４】第１実施形態に係る表面形状認識装置の製造における工程断面図である。
【図５】第１実施形態に係る表面形状認識装置の製造における工程断面図である。
【図６】第１実施形態に係る表面形状認識装置の製造における工程断面図である。
【図７】第１実施形態に係る表面形状認識装置の製造における平面図である。
【図８】第２実施形態に係る表面形状認識装置の断面図である。
【図９】第２実施形態に係る表面形状認識装置の製造における工程断面図である。
【図１０】第３実施形態に係る表面形状認識装置の断面図である。
【図１１】第３実施形態に係る表面形状認識装置の製造における工程断面図である。
【図１２】従来例に係る表面形状認識装置の用途を説明するための図である。
【図１３】従来例に係る表面形状認識装置の原理を説明するための拡大断面図である。
【図１４】従来例に係る表面形状認識装置の断面図である。
【図１５】従来例に係る表面形状認識装置の問題点を説明するための図である。
【符号の説明】
１０…基板、１１…絶縁膜、１２…配線、１３…絶縁膜、１４…検出電極、１４ａ…接続用パッド、１５…第１の保護膜、１５ａ，１５ｃ，１５ｄ…窪み、１５ｂ…開口、２０…除電電極、２０ａ，２０ｂ，２０ｃ…埋め込み部、２１…第２の保護膜、３０…レジスト膜、３０ａ…窪みのパターン、３０ｂ，３０ｃ…開口パターン、１００…表面形状認識チップ、１０１…指、１０１ａ…隆起部、１０１ｂ…谷部、１０４…検出電極、１０５…保護膜、２００…除電電極、２０１…保護膜、ＳＥ…静電気、Ｃ…クラック。
【図１】
2004333268.tif 000003
【図２】
2004333268.tif 000004
【図３】
2004333268.tif 000005
【図４】
2004333268.tif 000006
【図５】
2004333268.tif 000007
【図６】
2004333268.tif 000008
【図７】
2004333268.tif 000009
【図８】
2004333268.tif 000010
【図９】
2004333268.tif 000011
【図１０】
2004333268.tif 000012
【図１１】
2004333268.tif 000013
【図１２】
2004333268.tif 000014
【図１３】
2004333268.tif 000015
【図１４】
2004333268.tif 000016
【図１５】
2004333268.tif 000017