(57)【要約】【課題】　レディー／ビジーピンを利用して内部電圧レベルを確認することが出来る半導体メモリ装置を提供する。【選択手段】　電圧レベル検出部と、レディー／ビジードライバコントローラと、レディー／ビジードライバとを含む。電圧レベル検出部は内部電圧が一定の電圧レベルであるか否かを検出してパワーアップ信号を発生し、レディー／ビジードライバコントローラはパワーアップ信号に応答してビジーイネーブル信号を発生する。レディー／ビジードライバはビジーイネーブル信号に応答して半導体メモリ装置がビジー状態にあることをレディー／ビジーピンで示す。【選択図】　　　図２
2004095149.tif 000002
【特許請求の範囲】
【請求項１】
　内部電圧が一定の電圧レベルであるか否かを検出してパワーアップ信号を発生する電圧レベル検出部と、
　前記パワーアップ信号に応答してビジーイネーブル信号を発生するレディー／ビジードライバコントローラと、
　前記ビジーイネーブル信号 に応答してレディー／ビジーピンを駆動するレディー／ビジードライバとを具備することを特徴とする半導体メモリ装置。
【請求項２】
　前記半導体メモリ装置は
　前記半導体メモリ装置がプログラム動作中であることを示すプログラムビジー信号を発生させて前記レディー／ビジードライバコントローラに入力させるプログラムコマンドレジスタをさらに具備することを特徴とする請求項１に記載の半導体メモリ装置。
【請求項３】
　前記半導体メモリ装置は
　前記半導体メモリ装置が削除動作中であることを示す削除ビジー信号を発生させて前記レディー／ビジードライバコントローラに入力させる削除コマンドレジスタを具備することを特徴とする請求項１に記載の半導体メモリ装置。
【請求項４】
　前記レディー／ビジードライバコントローラは
　前記内部電圧に連結され、前記パワーアップ信号を入力して第１及び第２制御信号を発生する制御信号発生部と、
　外部電圧に連結され、前記第１及び第２制御信号に応答して前記ビジーイネーブル信号 を発生するレベルシフトとを具備することを特徴とする請求項１に記載の半導体メモリ装置。
【請求項５】
　前記レディー／ビジードライバは
　レディー／ビジーピンと、
　前記レディー／ビジーピンと連結され、前記ビジーイネーブル信号に応答して前記半導体メモリ装置がビジー状態であることを前記レディー／ビジーピンに示すオープンドレインドライバと、
　前記レディー／ビジーピンと連結され、前記半導体メモリ装置がレディー状態にあることを前記レディー／ビジーピンに示すプルアップロード部とを具備することを特徴とする請求項１に記載の半導体メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は半導体メモリ装置に係り、特に、内部電圧レベルを確認することができるメモリ装置に関する。
【背景技術】
【０００２】
　モバイル(Ｍｏｂｉｌｅ)製品に適用される半導体メモリ装置では、バッテリ寿命を考慮して低電圧動作が一番重要な項目になっている。低電圧半導体メモリ装置は、外部電源電圧を入力し、その電圧レベルを所定の値だけ電圧降下させて内部電圧として使用する内部電圧発生回路を採用している。通常、内部電圧発生回路は基準電圧と内部電圧とを比べ、その結果に基づいて内部電圧を発生させる。内部電圧発生回路によって発生する内部電圧は半導体メモリ装置の内部動作電源として使用されるので、安定な電圧レベルを維持しなければならない。ところで、半導体メモリ装置がスタンバイ状態からアクティブ状態に変化すると、多数個の回路ブロックが同時に動作するようになるので、内部電圧の駆動能力が不足な場合には、内部電圧レベルが低くなることがある。内部電圧レベルの変動は半導体メモリ装置の誤動作を誘発する要因になる。
【０００３】
　一方、半導体メモリ装置はシステムで提供する外部電源電圧を入力して内部電圧発生回路を通じて内部電圧を発生させているので、外部電源電圧のパワーアップ速度と内部電圧のパワーアップ速度との間には差があり得る。すなわち、外部電源電圧のパワーアップ速度が早い場合に、これに従って発生する内部電圧のパワーアップ速度が外部電源電圧のパワーアップ速度より遅い場合に、外部電源電圧が一定のレベルに到達しても、内部電圧レベルが不安定レベルにある場合が発生する。図１に示したように、外部電源電圧ＶＥＸＴは時刻Ａに一定のレベルに到逹したが、この時に、内部電圧ＶＩＮＴは内部電圧の動作可能レベルＶｄｅｔにも到逹せず、一定の時間後の時刻Ｂに、動作可能レベルに到逹する。
【０００４】
　ところで、システム内の半導体メモリ装置をアクセスする時に、システムの外部電源電圧ＶＥＸＴの一定のレベルのみを確認し、時刻Ａで半導体メモリ装置をアクセスすると、半導体メモリ装置の内部電圧ＶＩＮＴが動作可能レベルＶｄｅｔとなっていないので、半導体メモリ装置は誤動作する。そして、外部電源電圧ＶＥＸＴが一定の電圧レベルになる時刻Ａと内部電圧ＶＩＮＴが動作可能レベルＶｄｅｔになる時刻Ｂとの間、すなわち、ＴＡＢ区間の間に半導体メモリ装置をアクセスすると、半導体メモリ装置は誤動作する。
【０００５】
　したがって、内部電圧が動作可能なレベルＶｄｅｔであるか否かを確認することができる半導体メモリ装置が求められる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　本発明の目的は、内部電圧レベルを確認することができる半導体メモリ装置を提供することにある。
【課題を解決するための手段】
【０００７】
　上述の目的を達成するために、本発明の半導体メモリ装置は電圧レベル検出部と、レディー／ビジードライバコントローラと、レディー／ビジードライバとを含む。電圧レベル検出部は内部電圧が一定の電圧レベルであるか否かを検出してパワーアップ信号ＰｏｗｅｒＵｐを発生し、レディー／ビジードライバコントローラはパワーアップ信号ＰｏｗｅｒＵｐに応答してビジーイネーブル信号ＢｕｓｙＥｎａｂｌｅを発生する。レディー／ビジードライバはビジーイネーブル信号ＢｕｓｙＥｎａｂｌｅに応答してレディー／ビジーピンで前記半導体メモリ装置がビジー状態にあることを示す。
【０００８】
　そして、本発明の半導体メモリ装置は半導体メモリ装置がプログラム動作中であることを示すプログラムビジー信号ＰｒｏｇｒａｍＢｕｓｙを発生させてレディー／ビジードライバコントローラに入力させるプログラムコマンドレジスタと、半導体メモリ装置が削除動作中であることを示す削除ビジー信号ＥｒａｓｅＢｕｓｙを発生させてレディー／ビジードライバコントローラに入力させる削除コマンドレジスタとをさらに含む。レディー／ビジードライバコントローラは内部電圧に連結され、パワーアップ信号ＰｏｗｅｒＵｐを入力して第１及び第２制御信号を発生する制御信号発生部と、外部電圧に連結され、第１及び第２制御信号に応答してビジーイネーブル信号ＢｕｓｙＥｎａｂｌｅを発生するレベルシフトとを含む。レディー／ビジードライバはレディー／ビジーピンと連結され、ビジーイネーブル信号ＢｕｓｙＥｎａｂｌｅに応答して半導体メモリ装置がビジー状態であることをレディー／ビジーピンで示すオープンドレインドライバと、レディー／ビジーピンと連結され、半導体メモリ装置がレディー状態にあることをレディー／ビジーピンで示すプルアップロード部とを含む。
【０００９】
　したがって、本発明によると、半導体メモリ装置の内部電圧レベルが動作可能な一定のレベルになるまでレディー／ビジーピンを利用してフラッシュメモリ装置がビジー状態にあることを知らせるので、外部電圧ＶＥＸＴレベルのみを確認して半導体メモリ装置をアクセスする場合に発生する半導体メモリ装置の誤動作の問題を防止することが出来る。
【発明の効果】
【００１０】
　本発明によると、半導体メモリ装置の内部電圧レベルが動作可能な一定のレベルになるまでレディー／ビジーピンを利用して半導体メモリ装置がビジー状態にあることを知らせるので、外部電圧ＶＥＸＴレベルのみを確認して半導体メモリ装置をアクセスする場合に発生する半導体メモリ装置の誤動作の問題を防止することができる。
【発明を実施するための最良の形態】
【００１１】
　本発明は多様な半導体メモリ装置に適用することが出来るが、以下、フラッシュメモリ装置を例としてあげて説明する。
【００１２】
　図２は本発明の一実施の形態によるフラッシュメモリ装置を示す図である。これを参照すると、フラッシュメモリ装置２００は電圧レベル検出部２１０、プログラムコマンドレジスタ２２０、削除コマンドレジスタ２３０、レディー／ビジードライバコントローラ２４０、及びレディー／ビジードライバ２５０を含む。電圧レベル検出部２１０は内部電圧ＶＩＮＴを入力してその電圧レベルが一定の電圧レベル以上であるか否かを検出し、パワーアップ信号ＰｏｗｅｒＵｐを発生する。プログラムコマンドレジスタ２２０はフラッシュメモリ装置２００がプログラム動作中の時、プログラムビジーＰｒｏｇｒａｍＢｕｓｙ信号を発生する。削除コマンドレジスタ２３０はフラッシュメモリ装置２００が削除動作中の時、削除ビジー信号ＥｒａｓｅＢｕｓｙを発生する。レディー／ビジードライバコントローラ２４０はパワーアップ信号ＰｏｗｅｒＵｐ、プログラムビジー信号ＰｒｏｇｒａｍＢｕｓｙ、及び削除ビジー信号ＥｒａｓｅＢｕｓｙに応答してビジーイネーブル信号ＢｕｓｙＥｎａｂｌｅを発生する。レディー／ビジードライバ２５０はビジーイネーブル信号ＢｕｓｙＥｎａｂｌｅに応答してレディー／ビジーピンＲ／Ｂを駆動する。
【００１３】
　図３は電圧レベル検出部２１０を具体的に示す図である。これを参照すると、電圧レベル検出部２１０は内部電圧ＶＩＮＴが一定のレベル以上になると、ローレベルのパワーアップ信号ＰｏｗｅｒＵｐを発生する。
【００１４】
　図４はレディー／ビジードライバコントローラ２４０の具体例を示す図である。これを参照すると、レディー／ビジードライバコントローラ２４０は制御信号発生部４１０とレベルシフト４２０とを含む。制御信号発生部４１０は内部電圧ＶＩＮＴに連結され、パワーアップ信号ＰｏｗｅｒＵｐ、プログラムビジー信号ＰｒｏｇｒａｍＢｕｓｙ及び削除ビジー信号ＥｒａｓｅＢｕｓｙを入力して第１制御信号Ｃ１を発生するＮＯＲゲート４１２と第１制御信号Ｃ１を入力して第２制御信号Ｃ２を発生するインバータ４１４とを含む。制御信号発生部４１０はパワーアップ信号ＰｏｗｅｒＵｐ、プログラムビジー信号ＰｒｏｇｒａｍＢｕｓｙ、及び削除ビジー信号ＥｒａｓｅＢｕｓｙのうちのいずれか一つの信号がハイレベルであれば、ローレベルの第１制御信号Ｃ１とハイレベルの第２制御信号Ｃ２とを発生する。そして、制御信号発生部４１０はパワーアップ信号ＰｏｗｅｒＵｐ、プログラムビジー信号ＰｒｏｇｒａｍＢｕｓｙ、及び削除ビジー信号ＥｒａｓｅＢｕｓｙの全てがローレベルであれば、ハイレベルの第１制御信号Ｃ１とローレベルの第２制御信号Ｃ２とを発生する。レベルシフト４２０は外部電圧ＶＥＸＴに連結され、第１制御信号Ｃ１と第２制御信号Ｃ２とを入力してビジーイネーブル信号ＢｕｓｙＥｎａｂｌｅ発生し、ローレベルの第１制御信号Ｃ１とハイレベルの第２制御信号Ｃ２とに応答してハイレベルのビジーイネーブル信号ＢｕｓｙＥｎａｂｌｅを発生する。そして、レベルシフト４２０はハイレベルの第１制御信号Ｃ１とローレベルの第２制御信号Ｃ２とに応答してローレベルのビジーイネーブル信号ＢｕｓｙＥｎａｂｌｅを発生する。レディー／ビジードライバコントローラ２４０内のレベルシフト４２０は制御信号発生部４１０の内部電圧ＶＩＮＴレベルを外部電圧ＶＥＸＴレベルに変換させることにより省略可能である。この時に、ビジーイネーブル信号ＢｕｓｙＥｎａｂｌｅは第２制御信号Ｃ２と直結される。
【００１５】
　図５はレディー／ビジードライバ２５０の具体例を示す図である。これを参照すると、レディー／ビジードライバ２５０はレディー／ビジーピン５１０（ＲｎＢｘピン)、オープンドレインドライバ５２０、及びプルアップロード部５３０を含む。ビジーイネーブル信号ＢｕｓｙＥｎａｂｌｅがハイレベルの時、オープンドレインドライバ５２０内のＮＭＯＳトランジスタ５２２はターンオンされ、レディー／ビジーピン５１０はローレベルになる。ビジーイネーブル信号ＢｕｓｙＥｎａｂｌｅがローレベルの時、オープンドレインドライバ５２０内のＮＭＯＳトランジスタ５２２はターンオフされ、プルアップロード部５３０によってレディー／ビジーピン５１０は外部電圧ＶＥＸＴレベルであるハイレベルになる。ローレベルのレディー／ビジーピン５１０はフラッシュメモリ装置２００がビジー状態にあることを意味し、ＴＢ区間、フラッシュメモリ装置が内蔵するシステムのコントローラはフラッシュメモリ装置をアクセスしない。レディー／ビジーピン５１０がハイレベルであれば、フラッシュメモリ装置がレディー状態にあることを意味するので、ＴＲ区間システムのコントローラはフラッシュメモリ装置をアクセスする。レディー／ビジーピン５１０の動作グラフは図６に示される。
【００１６】
　したがって、本発明のフラッシュメモリ装置（２００、図２）はフラッシュメモリ装置の内部電圧ＶＩＮＴレベルが動作可能な一定の電圧レベルになるまでレディー／ビジーピンを利用してフラッシュメモリ装置がビジー状態にあることを知らせる。これによって、従来の技術のように、フラッシュメモリ装置の内部電圧ＶＩＮＴが動作可能な電圧レベルではなくても、外部電圧ＶＥＸＴレベルのみを確認してフラッシュメモリ装置をアクセスする場合に発生するフラッシュメモリ装置の誤動作の問題を防止することが出来る。
【００１７】
　以上、本発明は実施の形態を挙げて記述したが、これは例示的なものであって、本発明の技術的思想及び範囲を制限、または限定するものではない。したがって、本発明の技術的思想及び範囲を逸脱しない限度内で多様な変化及び変更が可能である。
【産業上の利用可能性】
【００１８】
　本発明はレディービジーピンを利用して内部電圧レベルを確認することができるメモリ装置を提供する。
【図面の簡単な説明】
【００１９】
【図１】従来の技術による半導体メモリ装置の誤動作を説明するグラフである。
【図２】本発明の一実施の形態によるメモリ装置を示す図である。
【図３】図２の電圧レベル検出部を示す図である。
【図４】図２のレディー／ビジーコントローラを示す図である。
【図５】図２のレディー／ビジーピンドライバを示す図である。
【図６】図２のメモリ装置の動作を説明する図である。
【符号の説明】
【００２０】
　　　　２００　　フラッシュメモリ装置
　　　　２１０　　電圧レベル検出部
　　　　２２０　　プログラムコマンドレジスタ
　　　　２３０　　削除コマンドレジスタ
　　　　２４０　　レディー／ビジードライバコントローラ
　　　　２５０　　レディー／ビジードライバ
【図１】
2004095149.tif 000003
【図２】
2004095149.tif 000004
【図３】
2004095149.tif 000005
【図４】
2004095149.tif 000006
【図５】
2004095149.tif 000007
【図６】
2004095149.tif 000008