(57)【要約】【課題】論理トレースの効率を向上させる。【解決手段】表示手段（１９）の表示情報に基づいて半導体集積回路の対話的なレイアウトを可能にするレイアウト工程において、レイアウト対象のデータに基づいてセルのレイアウトシンボル（２５１）を上記表示手段に表示させる第１処理と、上記セルのレイアウトシンボル上に、それに対応する回路シンボル（２５２）を重畳表示させる第２処理と、上記表示手段の表示画面上で論理修正を行う第３処理と、上記第３処理での修正に基づいてネットリストを修正する第４処理とを含め、上記セルのレイアウトシンボル上に、当該レイアウトシンボルに対応する回路シンボルを重畳表示することにより、上記レイアウトシンボルと回路シンボルとの対応関係の把握の容易化を図る。【選択図】　　　　図２
2004013683.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータシステムに含まれる表示手段の表示情報に基づいて上記コンピュータシステムとの間で半導体集積回路の対話的なレイアウトを可能にするレイアウト工程を含む半導体集積回路の開発方法であって、
上記レイアウト工程は、レイアウト対象のデータに基づいてセルのレイアウトシンボルを上記表示手段に表示させる第１処理と、
上記セルのレイアウトシンボル上に、当該レイアウトシンボルに対応する回路シンボルを重畳表示させる第２処理と、
上記表示手段の表示画面上で論理修正を可能とする第３処理と、
上記第３処理での修正に基づいてネットリストを修正する第４処理と、を含むことを特徴とする半導体集積回路の開発方法。
【請求項２】
既にレイアウト設計が完了したデザインに対して配線層だけの変更で設計変更が可能とされる予備セルが含まれるとき、上記レイアウト工程は、上記表示手段を利用して、未使用の上記予備セルについてのリストを表示する第３処理を含む請求項１記載の半導体集積回路の開発方法。
【請求項３】
コンピュータシステムに含まれる表示手段の表示情報に基づいて上記コンピュータシステムとの間で半導体集積回路の対話的なレイアウトを可能にするレイアウト工程を含む半導体集積回路の開発方法であって、
上記レイアウト工程は、ロジックコーンの表示処理を含み、上記ロジックコーンの表示処理には、任意の基準点をドライブするネット及び当該ネットをドライブするセルをトレースし、そのトレース結果に基づいてセルを上記表示手段に他のセルとは異なる態様で表示する処理を含むことを特徴とする半導体集積回路の開発方法。
【請求項４】
コンピュータシステムに含まれる表示手段の表示情報に基づいて上記コンピュータシステムとの間で半導体集積回路の対話的なレイアウトを可能にするレイアウト工程を含む半導体集積回路の開発方法であって、
上記レイアウト工程は、ロジックコーンの表示処理を含み、上記ロジックコーンの表示処理には、任意の基準点をドライブするネット及び当該ネットをドライブするセルをトレースする第１処理と、上記トレース結果に基づいて、上記表示手段上の対応するセルのレイアウトシンボルを他のセルとは異なる態様で表示する第２処理と、そのセルのレイアウトシンボル上に、当該セルに対応する回路シンボルを重畳表示させる第３処理と、を含むことを特徴とする半導体集積回路の開発方法。
【請求項５】
上記レイアウト工程は、レイアウト論理修正後に機能検証を可能とする機能検証工程を含み、上記機能検証工程は、レイアウト論理修正前のネットリストとレイアウト論理修正後のネットリストとの差分を求める処理を含む請求項１乃至４の何れか１項記載の半導体集積回路の開発方法。
【請求項６】
コンピュータシステムに含まれる表示手段の表示情報に基づいて上記コンピュータシステムとの間で半導体集積回路の対話的なレイアウトを可能にするレイアウト機能を上記コンピュータに実現させるためのレイアウトエディタであって、
上記レイアウト機能は、レイアウトシンボルと、それに対応する回路シンボルとを管理する第１機能と、
レイアウト対象のデータに基づいてセルのレイアウトシンボルを上記表示手段に表示させる第２機能と、
上記セルのレイアウトシンボル上に、当該レイアウトシンボルに対応する回路シンボルを重畳表示させる第３機能と、
上記表示手段の表示画面上で論理修正を可能とする第４機能と、
上記第４機能での修正に基づいてネットリストを修正する第５機能と、を含むことを特徴とするレイアウトエディタ。
【請求項７】
既にレイアウト設計が完了したデザインに対して配線層だけの変更で設計変更が可能とされる予備セルが含まれるとき、上記レイアウト機能は、上記表示手段に、未使用の上記予備セルについてのリストを、上記レイアウトシンボル及び上記回路シンボルが表示されるウインドウとは別のウインドウに表示させる第６機能を含む請求項６記載のレイアウトエディタ。
【請求項８】
コンピュータシステムに含まれる表示手段の表示情報に基づいて上記コンピュータシステムとの間で半導体集積回路の対話的なレイアウトを可能にするレイアウト機能を上記コンピュータに実現させるためのレイアウトエディタであって、
上記レイアウト機能は、ロジックコーンの表示処理機能を含み、上記ロジックコーンの表示処理機能には、任意の基準点をドライブするネット及び当該ネットをドライブするセルをトレースする第１機能と、
上記第１機能のトレース結果に基づいて上記セルを他のセルとは異なる態様で上記表示手段に表示する第２機能と、を含むことを特徴とするレイアウトエディタ。
【請求項９】
コンピュータシステムに含まれる表示手段の表示情報に基づいて上記コンピュータシステムとの間で半導体集積回路の対話的なレイアウトを可能にするレイアウト機能を上記コンピュータに実現させるためのレイアウトエディタであって、
上記レイアウト機能は、ロジックコーンの表示処理を含み、上記ロジックコーンの表示処理には、任意の基準点をドライブするネット及び当該ネットをドライブするセルをトレースする第１機能と、
上記第１機能のトレース結果に基づいて、上記表示手段上の対応するセルのレイアウトシンボルを他のセルとは異なる態様で表示する第２機能と、
上記第２機能により表示されたセルのレイアウトシンボル上に、当該セルに対応する回路シンボルを重畳表示させる第３機能と、を含むことを特徴とするレイアウトエディタ。
【請求項１０】
請求項６乃至９の何れか１項記載のレイアウトエディタをコンピュータシステムで機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路のレイアウト設計支援技術に関し、特に設計者による設計から検証に至る半導体集積回路の開発方法、コンピュータシステムとの間で半導体集積回路の対話的なレイアウトを可能にするレイアウト機能を上記コンピュータに実現させるためのレイアウトエディタ、及び上記レイアウトエディタを記録したコンピュータ読み取り可能な記録媒体に関する。
【０００２】
【従来の技術】
レイアウトエディタは、コンピュータシステムに含まれる表示手段の表示情報に基づいて上記コンピュータシステムとの間で半導体集積回路の対話的なレイアウトを可能にするレイアウト機能を上記コンピュータに実現させるためソフトウェアであり、それによれば、セルやブロックの作成および編集のほか、半導体集積回路の配置及び配線後の編集をインタラクティブに行うことができる。
【０００３】
レイアウトとは、論理図の設計においては論理関係が視覚的に把握しやすいように論理シンボルを配置し、論理シンボル間を配線する作業であり、回路図の設計においては、所定の物理的制約や性能目標を満足するようにゲートを配置し、ゲート間を配線する作業である。レイアウトを自動化するためのアルゴリズムは多数開発されている。より良いレイアウトを行うためには人間が修正を指示できる対話的なシステムが望ましい。特にソフトウェア設計で作成される論理図の場合、ソフトウェアの保守や改造の際に重要なドキュメントとなるため、論理図が複雑化、大規模化するほどその可能性を向上させるような良いレイアウトを行うことは非常に重要とされる。しかし、レイアウトの対象が複雑化、大規模化するほど、そのレイアウトの特徴や傾向を対象図そのものから把握するのが困難とされている。
【０００４】
論理図や回路図のレイアウトの特徴や傾向の把握とレイアウトの修正を容易にする情報の表示を可能とするレイアウト支援装置について記載された文献の例としては、特開平１０−１４２２８６号公報がある。これによれば、レイアウト対象のＣＡＤデータからレイアウト改善の指標となる論理図もしくは回路図の情報を抽出する抽出手段と、抽出した指標値を図表形式に変換して視覚的に表現する可視化手段と、可視化した指標値をレイアウト対象図とは独立したウィンドウに表示する表示手段と、その指標値を表示するウィンドウ上においてレイアウトの修正すべき箇所、レイアウトの修正内容を指示する指示手段と、その指示に基づいてレイアウト対象図を修正する修正手段とを設けることにより、論理図や回路図のレイアウトの特徴や傾向の把握とレイアウトの修正を容易にする情報の表示を可能とする。
【０００５】
また、レイアウト支援装置が記載された文献の例としては、特開平５−１５９０２０号公報がある。それによれば、操作命令を入力可能な入力手段と、等価回路図と配置配線図に関する設計情報及び装置全体の制御プログラム情報を記憶する記憶手段と、画像表示手段と、操作命令に基づき、設計情報を処理して表示画像を表示させる制御手段とを備え、制御手段では、表示画像に等価回路図のうち任意の部分と、この部分に対応する配線配置図の部分とを相互に参照可能なように同時に表示させ、任意の信号線が指定された場合には指定信号線に対応する配線及び信号線の出力元の信号線に対応する配線及び指定信号線の入力先の信号線に対応する配線の各々の表示を他の配線と異なる表示をさせることにより、任意の信号線又は配線に対してその出力元と入力先の配線又は信号線も他の線と容易に区別できるようにしている。
【０００６】
【発明が解決しようとする課題】
半導体集積回路の開発において、レイアウト設計が終了した後に論理修正が必要になることは少なくない。その場合、レイアウトエディタを用いて論理解析や論理修正が行われる。この論理解析や論理修正について本願発明者が検討したところ、レイアウト改善の指標を図表形式に変換して別ウィンドウに表示したり、回路とレイアウト図が別ウィンドウに表示されることによってレイアウトの支援が可能とされるが、レイアウト結果から論理をトレースするのに必要となる時間を更に短縮する必要性のあることが見いだされた。
【０００７】
本発明の目的は、論理トレースの効率を向上させるための技術を提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、コンピュータシステムに含まれる表示手段の表示情報に基づいてコンピュータシステムとの間で半導体集積回路の対話的なレイアウトを可能にするレイアウト工程において、レイアウト対象のデータに基づいてセルのレイアウトシンボルを上記表示手段に表示させる第１処理と、上記セルのレイアウトシンボル上に、当該レイアウトシンボルに対応する回路シンボルを重畳表示させる第２処理と、上記表示手段の表示画面上で論理修正を可能とする第３処理と、上記第３処理での修正に基づいてネットリストを修正する第４処理とを含める。
【００１１】
上記の手段によれば、上記セルのレイアウトシンボル上に、当該レイアウトシンボルに対応する回路シンボルが重畳表示されることにより、上記セルのレイアウトシンボルと回路シンボルとの対応関係の把握を容易にする。このことが、レイアウトエディタ上での論理トレースの効率向上を達成する。
【００１２】
このとき、上記回路シンボルの表示濃度や上記回路シンボルの表示の有無を、必要に応じて設定可能とすることができる。
【００１３】
既にレイアウト設計が完了したデザインに対して配線層だけの変更で設計変更が可能とされる予備セルが含まれるとき、上記レイアウト工程には、上記表示手段を利用して、未使用の上記予備セルについてのリストを表示する第３処理を含めることができる。
【００１４】
さらに、上記レイアウト工程において、ロジックコーンの表示処理を含めることができる。そしてこのロジックコーンの表示処理には、任意の基準点をドライブするネット及び当該ネットをドライブするセルをトレースし、そのトレース結果に基づいてセルを上記表示手段に他のセルとは異なる態様で表示する処理を含めることができる。上記他のセルと異なる態様としては、ハイライト表示を挙げることができる。
【００１５】
上記レイアウト工程には、ロジックコーンの表示処理を含めることができ、このロジックコーンの表示処理には、任意の基準点をドライブするネット及び当該ネットをドライブするセルをトレースする第１処理と、上記トレース結果に基づいて、上記表示手段上の対応するセルのレイアウトシンボルを他のセルとは異なる態様で表示する第２処理と、そのセルのレイアウトシンボル上に、当該セルに対応する回路シンボルを重畳表示させる第３処理とを含めることができる。
【００１６】
さらに上記レイアウト工程には、レイアウト論理修正後に機能検証を可能とする機能検証工程を含めることができ、この機能検証工程には、レイアウト論理修正前のネットリストとレイアウト論理修正後のネットリストとの差分を求める処理を含めることができる。
【００１７】
レイアウトエディタにおいて、レイアウトシンボルと、それに対応する回路シンボルとを管理する第１機能と、レイアウト対象のデータに基づいてセルのレイアウトシンボルを上記表示手段に表示させる第２機能と、上記セルのレイアウトシンボル上に、当該レイアウトシンボルに対応する回路シンボルを重畳表示させる第３機能と、上記表示手段の表示画面上で論理修正を可能とする第４機能と、上記第４機能での修正に基づいてネットリストを修正する第５機能とを含めることができる。既にレイアウト設計が完了したデザインに対して配線層だけの変更で設計変更が可能とされる予備セルが含まれる場合には、上記レイアウト機能として、上記表示手段に未使用の予備セルについてのリストを表示させる第６機能を含めることができる。
【００１８】
また、レイアウトエディタのレイアウト機能として、ロジックコーンの表示処理機能を含めることができ、このロジックコーンの表示処理機能には、任意の基準点をドライブするネット及び当該ネットをドライブするセルをトレースする第１機能と、上記第１機能のトレース結果に基づいて上記セルを他のセルとは異なる態様で上記表示手段に表示する第２機能とを含めることができる。
【００１９】
さらに、レイアウトエディタのレイアウト機能として、ポート又は順序セルを基準点とするとき前段の基準点までの論理であるロジックコーンの表示処理を含めることができ、その場合において上記ロジックコーンの表示処理には、任意の基準点をドライブするネット及び当該ネットをドライブするセルをトレースする第１機能と、上記第１機能のトレース結果に基づいて、上記表示手段上の対応するセルのレイアウトシンボルを他のセルとは異なる態様で表示する第２機能と、この第２機能により表示されたセルのレイアウトシンボル上に、当該セルに対応する回路シンボルを重畳表示させる第３機能とを含めることができる。
【００２０】
【発明の実施の形態】
図１には、本発明にかかる半導体集積回路の開発方法が適用されるコンピュータシステムの構成例が示される。
【００２１】
図１に示されるコンピュータシステム１００は、特に制限されないが、プログラムに従った演算処理のためのマイクロコンピュータ１０、読み出し専用のＲＯＭ（リード・オンリ・メモリ）やランダムアクセス可能なＲＡＭ（ランダム・アクセス・メモリ）を含むメモリ１１、ＣＤ−ＲＯＭ１５に記録されている情報の読み取りを可能とするためのＣＤ−ＲＯＭドライブ１４、このＣＤ−ＲＯＭドライブ１４をシステムに結合させるためのインタフェース１３、プログラムや各種データの読み書きを可能とするハードディスク装置１７、このハードディスク装置１７をシステムに結合させるためのインタフェース１６、各種情報を表示可能な表示装置１９、この表示装置１９での情報表示を制御するための表示制御部１８を含む。上記マイクロコンピュータ１０，メモリ１１、インタフェース１３，１６、及び表示制御部１８は、バス１２を介して信号のやり取り可能に相互に結合される。
【００２２】
上記ＣＤ−ＲＯＭ１５には、レイアウトエディタをコンピュータシステム１００で機能させるためのプログラムが記録されている。このプログラムは、コンピュータシステム１００に含まれる表示装置１９の表示情報に基づいてコンピュータシステム１００との間で半導体集積回路の対話的なレイアウトを可能にするレイアウト機能をコンピュータシステム１００に実現させるためのソフトウェアであり、それは、ハードディスク装置１７に転送されてから、マイクロコンピュータ１０によって実行される。このプログラムがマイクロコンピュータ１０で実行されることによって、上記レイアウトエディタにおけるレイアウト機能が発揮される。
【００２３】
ここで、上記ＣＤ−ＲＯＭ１５やハードディスク装置１７は、本発明における記録媒体の一例とされる。
【００２４】
図２にはコンピュータシステム１００でレイアウトエディタのプログラムが実行された場合の主要な機能ブロック構成が示される。
【００２５】
特に制限されないが、レイアウトエディタはレイアウト機能を有し、このレイアウト機能には、回路情報（ネットリスト）２１を適宜の記録媒体若しくはこのコンピュータシステム１００が結合されているネットワークを介してデータベース２２に読み込む機能と、このデータベース２２の回路情報やライブラリ２５に基づいてレイアウトを実施するレイアウトツール２４とを含む。対話的なレイアウトを可能とするため、レイアウトツール２４での処理内容は、表示装置１９の表示画像に速やかに表示される。そして、このコンピュータシステム１００においては、論理修正などにおいて必要となる論理トレースの効率を向上させるために、表示装置１９においてセルのレイアウトシンボル上に、当該レイアウトシンボルに対応する回路シンボルを重畳表示させるようにしており、そのような表示処理の容易化を図るため、ライブラリ２５には、セルのレイアウトシンボル２５１とそれに対応する回路シンボル２５２とが一緒に管理されている。ここで、レイアウトシンボルとは、フリップフロップやインバータなどのセルがレイアウトパターンによって特定されているものを指す。回路シンボルとは、フリップフロップやインバータなどの特定の論理機能を示すものとして特定されたシンボルを指す。ライブラリ２５には、上記セルのレイアウトシンボル２５１とそれに対応する回路シンボル２５２の他に、ファンクションやタイミング情報、デザインルールなどを含めることができる。また、表示装置１９には、後に詳述するように、予備セルや配置候補リスト、ロジックコーンなどを表示することができる。
【００２６】
尚、データベース２２やライブラリ２５は、特に制限されないが、ハードディスク装置１７に形成される。
【００２７】
次に、レイアウトシンボルと回路シンボルとの重畳表示機能について説明する。
【００２８】
回路シンボルの表示は、回路シンボル表示が必要とされる場合にのみ、回路シンボル表示を可能とするため、必要に応じて表示、非表示の切り換えが可能とされる。また、表示された回路シンボルを見やすくするため、コントラストの調整が可能とされる。
【００２９】
例えば、表示装置１９に表示される表示画面は、複数の層から成り、各層の表示モードは、層別指定、又はレイアウトシンボル層や回路シンボル層単位の指定などで切り換えることができる。回路シンボルの表示対象は、全体、エリア指定、ロジックコーンのみ、指定ネットに接続しているインスタンス等の制御が可能とされる。また、レイアウトシンボルの明度を上げることにより、シンボルが見やすいコントラストでの表示が可能とされる。
【００３０】
また、回路シンボルの端子とレイアウトシンボルの端子との間は、結線情報が表示される。回路シンボルの表示は、セルのフリップや、回転情報には影響されない。このような表示により、セル機能を直感的に認識できるようになる。セルの移動や削除、セルの変更、結線情報の変更時には、表示情報の整合性を図るため、回路シンボル、又は端子間結線情報の表示も併せて更新する。
【００３１】
図３には、回路シンボルとレイアウトシンボルとの重畳表示制御において参照されるテーブルが示される。このテーブルは、メモリ１１に形成することができる。
【００３２】
レイアウトエディタで使用可能なレイヤにおいて、０〜ｌ層をレイアウトシンボル層、（ｌ＋１）〜ｍ層を回路シンボル層に割り当てる。表示制御部１８においては、各層毎に、図３に示されるように、層名、レイアウトエディタでの表示情報（表示色、パターン、線種）、表示のオン／オフ状態など、各種情報を含んだテーブルが形成され、そのテーブルが参照されることによって表示状態が制御される。表示状態がオンの場合にはその層は表示されるが、表示状態がオフの場合にはその層は表示されない。図３に示される例では、レイアウトシンボル層に属する端子０、配線５、配線６などが、それぞれ指定された色やパターン、線種で表示され、それらに重畳される形で回路シンボル層に属するコネクトや端子が表示される。
【００３３】
レイアウトシンボル層や回路シンボル層では、基本的に透明又は半透明パターンを使用し、べた塗りパターンは使用しない。また、再描画、拡大、縮小等の表示操作に伴う描画では、レイアウトシンボル層を描画した後に回路シンボル層を上書きして重ねることで、レイアウトシンボルの上に回路シンボルを重畳させた状態とすることができる。それによってレイアウトシンボルと回路シンボルとの対応関係が明確となり、レイアウト上での論理解析が容易とされるため、論理の修正は、表示装置１９に表示されたレイアウト画面上で容易に行うことができる。論理修正が行われた場合、修正後回路情報（ネットリスト）２３が得られる。
【００３４】
上記論理修正には、予備セルを使用することができる。
【００３５】
ここで、予備セルとは、既にレイアウトが完了したデザインに対して、配線層だけの変更で設計変更を行い得るような場合に使用するセルであり、空きスペースを利用して予め配置されている。空きスペースを利用していることから「スペースセル」と称されることもある。
【００３６】
この予備セルは、次のような場合に使用される。
【００３７】
例えばセルの変更（セルのファンクション変更、ドライバビリティ変更）において使用される。それにより、既配置素子のセルが予備セルに置換えられる。また、新たに素子を追加する場合にも予備セルが利用される。
【００３８】
予備セルは、次のようにしてデータベース２２に登録される。
【００３９】
データベース２２には上記予備セル管理用のテーブルを含み、このテーブルによって予備セルの配置情報やセル名の管理が可能とされる。
【００４０】
回路情報２１から読み込まれた回路情報に予備セルが素子として入っている場合には、ある特定の状態のセルを自動抽出してそれを予備セルとする。例えば入力端子の論理がハイレベルに固定され、出力端子の論理がローレベルに固定されているセルを予備セルとして予備セル管理用テーブルに登録することができる。
【００４１】
また、ｂｎｓ００１，ｂｎｓ００２などのように、特定の文字列が素子名に付加されているセルを自動抽出してそれを予備セルとして予備セル管理用テーブル登録することができる。
【００４２】
さらに、レイアウト段階で、通常セル配置後の空きスペースに予備セルを配置する場合には、オペレータが手動操作により行うことができる。
【００４３】
セル名と配置個数（又は全ボーナスセル個数中の割合）を指定して自動配置することもできる。
【００４４】
上記のようにして予備セル管理用テーブルに登録された予備セルは次のように使用される。
【００４５】
表示装置１９には、図４に示されるように、レイアウト画面４１のウインドウと、配置候補リスト４２のウインドウが同時に表示される。レイアウト画面４１上でセル（Ｕ１００）をインバータＩＮＶ１からインバータＩＮＶ２に入れ換える場合について説明する。
【００４６】
配置候補リスト４２には、レイアウト画面４１に表示された複数の予備セルにおけるインバータＩＮＶ２のセルについての素子名とその評価コストが一覧表示される。このとき、素子名とその評価コストは、評価コストが低い順に表示される。ここで「評価コスト」とは、配線の難易度や接続端子までのマンハッタン距離などから計算された値であり、通常はこの値が小さいほど、配線が容易と考えられる。尚、マンハッタン距離とは、レイアウト画面４１上で互いに直交するＸ軸とＹ軸とによって特定される平面において、基準点から接続端子までのＸ成分とＹ成分との加算値に相当する。
【００４７】
配置候補リスト４２上で予備セル（素子名）を選択すると、レイアウト画面４１上では、対応する予備セルがハイライト表示され、それによって、当該予備セル４３の位置や配線状況を容易に確認することができる。また、上記予備セル４３のハイライト表示に加えて、上記予備セル４３のレイアウトシンボル上に、対応する回路シンボルを重畳表示することによって、予備セル４３とその回路シンボルとの対応関係を容易に把握することができる。尚、レイアウトシンボル上に回路シンボルを重畳表示することについては既に説明済みであるため、その説明を省略する。
【００４８】
配置候補リスト４２の表示内容に基づいて置き換えに使用する予備セルが決定された後、各端子のネットの接続を確認すると、論理変更が実行され、選択された予備セル（インバータＩＮＶ２）が、Ｕ１００となり、この置換え前のセルＩＮＶ１に接続されていた配線は削除され、入力端子の論理がハイレベルに固定され、出力端子の論理がローレベルに固定される。そして使用された予備セルは予備セル管理用テーブルから削除され、置き換え前のセルが予備セル管理用のテーブルに追加される。同時に接続情報のテーブルも更新される。
【００４９】
次に、ロジックコーンについて説明する。
【００５０】
ロジックコーンとは、例えば図５に示されるように、ポート又は順序セルを基準点として前段の基準点までの論理を指す。上記基準点は、例えば端子などとされる。一般的には、作成された回路記述がロジックコーンと呼ばれる単位に分割され、ロジックコーンに関する情報が論理検証処理に積極的に活用されている。
【００５１】
本システムでは、任意の基準点をドライブするネット、及びこのネットをドライブするセルをトレースしながら図形をハイライト表示する処理を再帰的に行い、ロジックコーンを表示する。
【００５２】
図６には、上記レイアウトエディタにおけるロジックコーンの表示アルゴリズムの流れが示される。
【００５３】
先ず、オブジェクトの種類が判別される（ステップ６０）。ステップ６０の判別において、オブジェクトが入力ポートであると判断された場合には、そのポートに繋がるネット名が「ＤＮＥＴ」とされる（ステップ６１）。ステップ６０の判別において、オブジェクトが順序セル又は順序セルの端子であると判断された場合には、セルのデータ端子に繋がネット名が「ＤＮＥＴ」とされる（ステップ６２）。ステップ６０の判別において、オブジェクトが、入力ポートでもなく、順序セルやその端子でもないと判断された場合にはエラーとされる（ステップ６３）。
【００５４】
上記ＤＮＥＴをドライブするオブジェクトは一つとは限らない。そこで、上記ＤＮＥＴをドライブするオブジェクト数が「ＤＣＯＵＮＴ」とされ（ステップ６４）、ひとつのオブジェクト毎に以下の処理が行われるようになっている。
【００５５】
先ず、０＜ＤＣＯＵＮＴが成立するか否かの判別が行われる（ステップ６５）。この判別において、０＜ＤＣＯＵＮＴが成立する（Ｙ）と判断された場合には、ｉ（ｉ＝１，２，３，…）番目のオブジェクトを得る（ステップ６６）。そして当該オブジェクトにおいて２端子間の配線図形、結線情報をレイアウト画面４１上でハイライト表示し（ステップ６７）、後に詳述するセルドライブ処理が行われる（ステップ６８）。このセルドライブ処理が終了された後に、ＤＣＯＵＮＴがデクリメントにより更新され（ステップ６９）、上記ステップ６５の判別が行われる。また、上記ステップ６５の判別において、０＜ＤＣＯＵＮＴが成立しない（Ｎ）と判断された場合、本アルゴリズムによるロジックコーンの表示処理は終了される。
【００５６】
次に、上記ステップ６８のセルドライブ処理について図７を参照しながら説明する。
【００５７】
先ず、オブジェクトの種類の判別が行われる（６８１）。この判別においてオブジェクトが入力ポート又は順序セルの出力端子であると判断された場合、図６におけるステップ６９の処理に移行する。また、上記ステップ６８１の判別においてオブジェクトが組み合わせセルであると判断された場合には、セルをハイライト表示させ、また、このセルのレイアウトシンボル上に、それに対応する回路シンボルが重畳表示される（６８２）。そして、セルの入力端子数がＩＰＣＯＮＴとされ（ステップ６８３）、ＩＰＣＯＮＴ＞０が成立するか否かの判別が行われる（ステップ６８４）。この判別において、ＩＰＣＯＮＴ＞０が成立する（Ｙ）と判断された場合には、オブジェクトを取り込み（ステップ６８６）、そのオブジェクトについてロジックコーン表示処理が行われる（６８６）。このロジックコーン表示処理は、図６のフローチャートに示される処理と同じであるため、その処理についての詳細な説明を省略する。
【００５８】
そして、上記ステップ６８６のロジックコーン表示処理の後に、ＩＰＣＯＵＮＴがデクリメントにより更新され（ステップ６８７）、上記ステップ６８４の判別に移行される。また、上記ステップ６８４の判別において、ＩＰＣＯＮＴ＞０が成立しない（Ｎ）と判断された場合には、図７に示されるセルドライブ処理が終了される。
【００５９】
このように、任意の基準点をドライブするネット、及びこのネットをドライブするセルをトレースしながら図形をハイライト表示する処理を再帰的に行い、ロジックコーンが強調表示される。そのようなロジックコーンの表示を論理検証処理に積極的に活用することにより、レイアウト上での論理解析の容易化を図ることができる。
【００６０】
図８にはレイアウトエディタを用いた半導体集積回路装置の開発方法が示される。
【００６１】
図８に示されるように、半導体集積回路装置の開発においては、特に制限されないが、ゲートレベルよりも抽象度が高いレジスタトランスファレベル（ＲＴＬ）設計が行われる（ステップ８０）。この情報はＲＴＬ設計情報としてデータベース８８−１に登録される。そして、上記ＲＴＬ設計情報に基づいて論理合成が行われる（ステップ８１）。この論理合成の結果はネットリスト８８−２として、後の検証（ステップ８２）や、クロックツリー設計及びレイアウト設計（ステップ８３）で利用される。上記ステップ８２の検証では、上記ネットリスト８８−２に基づいて、上記ステップ８１の論理合成が適切であるか否かの判別が行われる。また、上記ステップ８３のクロックツリー設計及びレイアウト設計では、上記ネットリスト８８−２に基づいてクロックツリーの設計やレイアウト設計が行われる。そして、このステップ８３のクロックツリー設計及びレイアウト設計が終了された後に、その検証が行われる（ステップ８４）。上記論理設計及びレイアウト設計後に、論理修正の必要性が発生した場合には、レイアウト上での解析が行われ（ステップ８５）、レイアウト上での論理修正が行われる（ステップ８６）。そしてこの論理修正後にネットリスト８８−４が得られる。このネットリスト８８−４に基づいて機能検証が行われ、また、ネットリスト８８−３とネットリスト８８−４との差分の検証が行われる（ステップ８７）。ネットリスト８８−３とネットリスト８８−４との差分を求めることにより、変更箇所の確認の容易化を図ることができる。
【００６２】
ここで、上記論理設計及びレイアウト設計後に、論理修正の必要性が発生した場合には、従来技術に従えば、レイアウトのベースとなったネットリストを人手で修正し、この修正済みのネットリストをレイアウトデータベースに再度読み込んで、セルの入れ換えや配線修正が行われる。
【００６３】
これに対して、本システムにおけるレイアウトエディタによれば、レイアウト結果（セルの配置、配線）を見ながら修正方法を決定し、論理情報を修正できるため、レイアウト情報を考慮して最適なボーナスセルを選択することができる。また、論理修正において論理工程まで戻る必要がないため、修正に要する期間の短縮を図ることができる。
【００６４】
レイアウトシンボルの端子と回路シンボルの端子との対応を容易に把握するには、次のような表示を行うとよい。
【００６５】
図９乃至図１１にはセルレイアウトとそれに対する回路シンボルとの関係が示される。
【００６６】
図９に示されるように、セルレイアウトシンボルの端子と、回路シンボルの端子とを結ぶライン（これを「フライライン）という）９１，９２，９３，９４，９５を表示することにより、セルレイアウトシンボルの端子と、回路シンボルの端子との対応関係を容易に把握することができる。フライラインの形成はレイアウトツール２４において行うことができる。
【００６７】
図１０に示されるように、セルレイアウトシンボルの端子１０１、回路シンボルの端子１０２の何れかを選択した場合に、それに対応して他方も同時に選択状態にされるように構成することができる。このような表示により、セルレイアウトシンボルの端子と、回路シンボルの端子との対応関係を容易に把握することができる。
【００６８】
図１１に示されるように、ネットの一部１１３がハイライト表示された場合に、そのネットに対してレイアウト的に対応する回路シンボルの端子１１１，１１２もハイライト表示することによって、ネットと回路シンボルの端子との対応関係を容易に把握することができる。
【００６９】
上記の例によれば、以下の作用効果を得ることができる。
【００７０】
（１）コンピュータシステム１００においては、表示装置１９においてセルのレイアウトシンボル上に、当該レイアウトシンボルに対応する回路シンボルが重畳表示されるので、上記セルのレイアウトシンボルと回路シンボルとの対応関係を容易に把握することができる。それにより、レイアウトエディタ上での論理トレースの効率を向上させることができるので、レイアウト後の論理修正を容易に行うことができる。
【００７１】
（２）配置候補リスト４２には、レイアウト画面４１における複数の予備セルの中から対応するセルについての素子名とその評価コストが一覧表示される。このとき、素子名とその評価コストは、評価コストが低い順に表示される。評価コストの値が小さいほど、配線が容易と考えられるため、上記配置候補リスト４２によって、置き換えに使用するセルを容易に決定することができる。しかも、配置候補リスト４２上で予備セル（素子名）を選択すると、レイアウト画面４１上では、対応する予備セルがハイライト表示されるため、当該予備セルの位置や配線状況を容易に確認することができる。
【００７２】
（３）任意の基準点をドライブするネット、及びこのネットをドライブするセルをトレースしながら図形をハイライト表示する処理を再帰的に行い、ロジックコーンが強調表示される。そのようなロジックコーンの表示を論理検証処理に積極的に活用することにより、レイアウト上での論理解析の容易化を図ることができる。
【００７３】
（４）論理設計及びレイアウト設計後に、論理修正の必要性が発生した場合には、従来技術に従えば、レイアウトのベースとなったネットリストを人手で修正し、この修正済みのネットリストをレイアウトデータベースに再度読み込んで、セルの入れ換えや配線修正が行われるが、本システムにおけるレイアウトエディタによれば、レイアウト結果（セルの配置、配線）を見ながら修正方法を決定し、論理情報を修正できるため、レイアウト情報を考慮して最適なボーナスセルを選択することができる。また、論理修正において論理工程まで戻る必要がないため、修正に要する期間の短縮を図ることができる。
【００７４】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７５】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるレイアウトエディタに適用した場合について説明したが、本発明はそれに限定されるものではなく、各種ツールに広く適用することができる。
【００７６】
本発明は、少なくとも半導体集積回路のレイアウトを支援することを条件に適用することができる。
【００７７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００７８】
すなわち、セルのレイアウトシンボル上に、当該レイアウトシンボルに対応する回路シンボルが重畳表示されることにより、上記セルのレイアウトシンボルと回路シンボルとの対応関係を容易に把握することができるので、レイアウトエディタ上での論理トレースの効率向上を図ることができる。それにより、レイアウト後の論理修正を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体集積回路の開発方法が適用されるコンピュータシステムの構成例ブロック図である。
【図２】上記コンピュータシステムでレイアウトエディタのプログラムが実行された場合の機能ブロック図である。
【図３】回路シンボルとレイアウトシンボルとの重畳表示制御において参照されるテーブルの説明図である。
【図４】上記コンピュータシステムの表示装置における配置候補リストの表示例説明図である。
【図５】上記コンピュータシステムで取り扱われるロジックコーンの説明図である。
【図６】上記レイアウトエディタにおけるロジックコーンの表示アルゴリズムのフローチャートである。
【図７】上記レイアウトエディタにおけるロジックコーンの表示アルゴリズムのフローチャートである。
【図８】上記レイアウトエディタを用いた半導体集積回路装置の開発方法のフローチャートである。
【図９】上記レイアウトエディタにおけるセルレイアウトとそれに対する回路シンボルとの関係説明図である。
【図１０】上記レイアウトエディタにおけるセルレイアウトとそれに対する回路シンボルとの関係説明図である。
【図１１】上記レイアウトエディタにおけるセルレイアウトとそれに対する回路シンボルとの関係説明図である。
【符号の説明】
１０　マイクロコンピュータ
１１　メモリ
１２　バス
１３　インタフェース
１４　ＣＤ−ＲＯＭドライブ
１５　ＣＤ−ＲＯＭ
１６　インタフェース
１７　ハードディスク装置
１８　表示制御部
１９　表示装置
２１　回路情報
２２　データベース
２３　修正後回路情報
２４　レイアウトツール
２５　ライブラリ
２５１　レイアウトシンボル
２５２　回路シンボル
１００　コンピュータシステム
【図１】
2004013683.tif 000003
【図２】
2004013683.tif 000004
【図３】
2004013683.tif 000005
【図４】
2004013683.tif 000006
【図５】
2004013683.tif 000007
【図６】
2004013683.tif 000008
【図７】
2004013683.tif 000009
【図８】
2004013683.tif 000010
【図９】
2004013683.tif 000011
【図１０】
2004013683.tif 000012
【図１１】
2004013683.tif 000013