(57)【要約】      （修正有）【課題】アナログプロセス回路で大きくゲイン切替えされた場合でも、完全にキズ補正を行ない、かつゲイン切替えが小さい場合においては余分な補正動作をおこなわないような撮像装置を提供する。【解決手段】レンズを通って結像した被写体像を電気信号に換える撮像素子１と、その撮像素子の出力信号を増幅するゲイン切替え回路７と、前記撮像素子のキズ情報を記憶するメモリ８と、キズ情報をゲイン切替え状態によって変更するキズ情報変更回路１０と、前記キズ情報変更回路により変更されたキズ情報に従ってキズ補正を行なうキズ補正回路４とを備え、前記キズ情報変更回路は、ゲイン切替え状態に従って、キズ情報を変更する。【選択図】図１
2004228750.tif 000002
【特許請求の範囲】
【請求項１】
レンズを通って結像した被写体像を電気信号に換える撮像素子と、
その撮像素子の出力信号を増幅するゲインアップ回路と、
前記撮像素子のキズ情報を記憶するメモリと、
キズ情報をゲインアップ状態によって補正するキズ情報補正回路と、
前記キズ情報補正回路により補正されたキズ情報に従ってキズ補正を行なうキズ補正回路とを備え、
前記キズ情報補正回路は、ゲインアップ状態に従って、キズ情報を補正することを特徴とするキズ補正機能付き撮像装置。
【請求項２】
ゲインアップ状態に従って、記憶されているキズの範囲を補正することを特徴とする請求項１記載のキズ補正機能付き撮像装置。
【請求項３】
前記ゲインアップ回路のゲインが大きくなるに従って、前記キズ情報補正回路でのキズの補正範囲を大きくすることを特徴とする請求項１記載のキズ補正機能付き撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は固体撮像素子の画素欠陥による画像劣化を補正するキズ補正機能を有した撮像装置に関するものである。
【０００２】
【従来の技術】
近年、テレビカメラは小型、軽量、長寿命などの特徴を持つＣＣＤ（チャージ・カップルド・デバイス）を用いた固体カメラが増えてきている。しかし半導体プロセス、温度などのさまざまな原因により、ＣＣＤの画素に欠陥を生じた場合に、画像を著しく劣化させてしまう。そのため欠陥画素がある場合は、欠陥画素の信号をその隣あるいは周辺の画素信号より補正を行なう、いわゆるキズ補正回路を付加して画像劣化を抑えていた。
【０００３】
従来のキズ補正機能付き撮像装置としては、例えば、特開平５−１９９４６７号公報や、特開平５−７５９２７号公報や、図３に示すものがある。特開平５−１９９４６７号公報は、ゲインアップ状態によってキズ補正処理を行なうかどうかを切り替えるものであり、特開平５−７５９２７号公報は、キズ位置データの保存方法を水平、垂直位置として保存するものである。また、図３は、ディジタル処理部でキズ補正を行なう構成のものである。図３において、１は光信号を電気信号に変換する撮像素子、２は相関２重サンプリングや、ゲインアップ、黒レベル調整などを行なうアナログプロセス回路、３は映像信号をディジタル化するＡＤ変換回路、４は予め保存されているキズ情報からその場所の映像信号をその隣あるいは周辺の画素信号より補正するキズ補正回路、５はガンマ補正、マトリクス演算などの処理を行うディジタルプロセス回路、６はディジタル化した信号をアナログの映像信号に変換するＤＡ変換回路、７はアナログプロセス回路２にて行なうゲインアップを制御するゲインアップ制御回路、８は予め検出されているキズ情報を保存しておくキズ情報保存メモリであり、ゲインアップ制御回路７は、マイクロコンピュータ９で実現されている。
【０００４】
以上のように構成された従来の撮像装置において、キズ情報保存メモリからのキズ位置、キズ範囲、などのキズ情報に従ってキズ補正回路で、欠陥画素の信号をその隣あるいは周辺の画素信号より補正し、画像劣化を抑えていた。
【０００５】
【特許文献１】
特開平５−１９９４６７号公報
【特許文献２】
特開平５−７５９２７号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のような構成では、アナログプロセス回路で大きくゲインアップを行なうとキズが広がるため、ゲインアップを行なわない場合では、完全にキズが補正されている場合でも、広がったキズが補正しきれないという問題があった。
【０００７】
本発明は、以上の点を考慮してなされたもので、アナログプロセス回路で大きくゲインアップされた場合でも、完全にキズ補正を行ない、かつゲインアップが小さい場合においては余分な補正動作をおこなわないような撮像装置を実現することを目的とする。
【０００８】
【課題を解決するための手段】
この課題を解決するために、本発明は、レンズを通って結像した被写体像を電気信号に換える撮像素子と、その撮像素子の出力信号を増幅するゲインアップ回路と、前記撮像素子のキズ情報を記憶するメモリと、キズ情報をゲインアップ状態によって補正するキズ情報補正回路と、前記キズ情報補正回路により補正されたキズ情報に従ってキズ補正を行なうキズ補正回路とを備え、前記キズ情報補正回路は、ゲインアップ状態に従って、キズ情報を補正するものである。
【０００９】
キズ情報補正回路では、ゲインアップ回路のゲインが大きくなるに従って、キズの補正範囲を大きくするように作用する。
【００１０】
この構成により、アナログプロセス回路で大きくゲインアップされた場合でも、完全にキズ補正を行ない、かつゲインアップが小さい場合においては、余分な補正動作を行なわず、全てのゲインアップ状態において適切にキズ補正を行なうことができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図１および図２を用いて説明する。
【００１２】
（実施の形態１）
図１は本発明のキズ補正機能付き撮像装置の実施の形態１の構成を示す。図１において、１は光信号を電気信号に変換する撮像素子、２は相関２重サンプリングや、ゲインアップ、黒レベル調整などを行なうアナログプロセス回路、３は撮像信号をディジタル化するＡＤ変換回路、４は予め保存されているキズ情報からその場所の撮像信号をその隣あるいは周辺の画素信号より補正するキズ補正回路、５はガンマ補正、マトリクス演算などの処理を行うディジタルプロセス回路、６はディジタル化した信号をアナログの映像信号に変換するＤＡ変換回路、７はアナログプロセス回路２にて行なうゲインアップを制御するゲインアップ制御回路、８は予め検出されているキズ情報を保存しておくキズ情報保存メモリ、１０はゲインアップ状態に従って、予め検出されているキズ情報を補正してキズ補正回路４に出力するキズ情報補正回路であり、ゲインアップ制御回路７およびキズ情報補正回路１０は、マイクロコンピュータ９で実現されている。
【００１３】
以上のように構成されたキズ補正機能付き撮像装置について、以下、その動作を説明する。
【００１４】
撮像素子１により光信号を電気信号に変換し、アナログプロセス回路２に出力する。アナログプロセス回路２では、相関２重サンプリング処理などを行なった後、ゲインアップ制御回路の制御信号に従って、ゲインアップ処理を行ない、黒レベル調整などを行なった後、ＡＤ変換３でディジタル信号に変換される。さらに、キズ補正回路においてキズ情報補正回路１０より入力される補正後のキズ情報に従って、キズ位置の映像信号をその隣あるいは周辺の画素信号より補正し、ディジタルプロセス回路５で、ガンマ処理、マトリクス処理などを行なった後、ＤＡ変換６により、再びアナログ信号に変換し出力される。この際、キズ情報補正回路１０は、キズ情報保存メモリに保存されているキズの水平位置、垂直位置、チャンネル（ＲＧＢ）、キズの範囲、補正方法などの通常時（例えばゲインアップが０ｄＢ時）のキズ情報を基に、ゲインアップ状態により、アナログプロセス回路２のゲインアップ処理でキズが広がることを考慮して、キズ情報を補正する。すなわち、ゲインアップ制御は、例えばー６ｄＢ〜＋１８ｄＢまで、３ｄＢ毎に設定可能であり、０ｄＢ時に検出されたキズ情報がキズ情報保存メモリ８に通常時のキズ情報として保存されているとすると、ゲインアップが＋６ｄＢの場合には、キズ情報補正回路１０で、キズの範囲を大きく補正して出力する。
【００１５】
図２に本発明のキズ補正機能付き撮像装置の実施の形態１の効果のようすを示す。
【００１６】
図２の左側（ａ）、（ｃ）、（ｅ）にゲインアップ０ｄＢ時の映像信号の様子を、右側（ｂ）、（ｄ）、（ｆ）にゲインアップ＋６ｄＢ時の映像信号の様子を示す。図２の（ａ）、（ｂ）は、キズ補正無の場合、（ｃ）、（ｄ）は、キズ補正有りで、かつキズ情報の補正無の場合、（ｅ）、（ｆ）は、キズ補正有りで、かつキズ情報の補正有りの場合である。
【００１７】
本来、撮像素子のキズ自体がゲインアップにより広がることはないが、アナログプロセス回路の周波数特性などの影響により、映像信号としては、図２（ａ）、（ｂ）に示すように、ゲインアップ＋６ｄＢ時には、水平方向に広がる場合がある。この場合にキズ情報保存メモリ８に保存されているキズ情報に従って、キズ補正を行なうと、０ｄＢ時には、図２（ｃ）に示すように適正にキズ補正処理が行なわれるが、＋６ｄＢ時には図２（ｄ）に示すように広がった部分のキズ補正が行われなかったり、広がったキズ信号を用いてキズ補正を行なうため、適正なキズ補正が行なわれない。従って、＋６ｄＢ時にはキズの大きさを広げることにより、図２（ｅ）、（ｆ）に示すように、０ｄＢ、＋６ｄＢ時共に適正にキズ補正が行なわれるようにキズ情報を補正する。
【００１８】
以上説明したように、キズ情報補正回路１０は、ゲインアップ状態にしたがってキズ情報を補正し、０ｄＢ時には、そのまま出力し、＋６ｄＢ時にはキズの範囲を広げたキズ情報を出力するように補正を行なうことにより、全てのゲインアップ状態で、適正にキズ補正を行なうことができる。
【００１９】
なお、キズ補正回路４は、ＡＤ変換３の直後に配置された場合で説明したが、その必要はなく、ゲインアップ回路の後であれば、ＡＤ変換３の前でも、ディジタルプロセス回路５の中間でも、後でもよい。
【００２０】
また、ゲインアップ制御は、−６ｄＢ〜＋１８ｄＢまで３ｄＢ毎である必要はない。
【００２１】
また、キズの大きさを補正するアルゴリズムは、比例でもいかなる方法でもよく、ゲインアップ制御信号が決定された場合に一意に決定されればよい。
【００２２】
また、補正するキズ情報は、キズの範囲だけに限る必要はなく、例えば、キズ補正の方法などでもよい。
【００２３】
また、通常時のキズ情報は、０ｄＢ時の場合に限るものではない。
【００２４】
【発明の効果】
以上のように本発明によれば、アナログプロセス回路で大きくゲインアップされた場合でも、完全にキズ補正を行ない、かつゲインアップが小さい場合においては、余分な補正動作を行なわず、全てのゲインアップ状態において適切にキズ補正を行なうことができるという顕著な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるキズ補正機能付き撮像装置の構成を示すブロック図
【図２】本発明の実施の形態１によるキズ補正機能付き撮像装置の効果を説明する模式図
【図３】従来のキズ補正機能付き撮像装置の構成を示すブロック図
【符号の説明】
１  撮像素子
２  アナログプロセス回路
３  ＡＤ変換回路
４  キズ補正回路
５  ディジタルプロセス回路
６  ＤＡ変換回路
７  ゲインアップ制御回路
８  キズ情報保存メモリ
９  マイクロコンピュータ
１０  キズ情報補正回路
【図１】
2004228750.tif 000003
【図２】
2004228750.tif 000004
【図３】
2004228750.tif 000005
【手続補正書】
【提出日】平成15年1月27日(2003.1.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】レンズを通って結像した被写体像を電気信号に換える撮像素子と、
その撮像素子の出力信号を増幅するゲイン切替え回路と、
前記撮像素子のキズ情報を記憶するメモリと、
キズ情報をゲイン切替え状態によって変更するキズ情報変更回路と、
前記キズ情報変更回路により変更されたキズ情報に従ってキズ補正を行なうキズ補正回路とを備え、
前記キズ情報変更回路は、ゲイン切替え状態に従って、キズ情報を変更することを特徴とするキズ補正機能付き撮像装置。
【請求項２】ゲイン切替え状態に従って、記憶されているキズの範囲を変更することを特徴とする請求項１記載のキズ補正機能付き撮像装置。
【請求項３】前記ゲイン切替え回路のゲインが大きくなるに従って、前記キズ情報変更回路でのキズの補正範囲を大きくすることを特徴とする請求項１記載のキズ補正機能付き撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は固体撮像素子の画素欠陥による画像劣化を補正するキズ補正機能を有した撮像装置に関するものである。
【０００２】
【従来の技術】
近年、テレビカメラは小型、軽量、長寿命などの特徴を持つＣＣＤ（チャージ・カップルド・デバイス）を用いた固体カメラが増えてきている。しかし半導体プロセス、温度などのさまざまな原因により、ＣＣＤの画素に欠陥を生じた場合に、画像を著しく劣化させてしまう。そのため欠陥画素がある場合は、欠陥画素の信号をその隣あるいは周辺の画素信号より補正を行なう、いわゆるキズ補正回路を付加して画像劣化を抑えていた。
【０００３】
従来のキズ補正機能付き撮像装置としては、例えば、特開平５−１９９４６７号公報や、特開平５−７５９２７号公報や、図３に示すものがある。特開平５−１９９４６７号公報は、ゲイン切替え状態によってキズ補正処理を行なうかどうかを切り替えるものであり、特開平５−７５９２７号公報は、キズ位置データの保存方法を水平、垂直位置として保存するものである。また、図３は、ディジタル処理部でキズ補正を行なう構成のものである。図３において、１は光信号を電気信号に変換する撮像素子、２は相関２重サンプリングや、ゲイン切替え、黒レベル調整などを行なうアナログプロセス回路、３は映像信号をディジタル化するＡＤ変換回路、４は予め保存されているキズ情報からその場所の映像信号をその隣あるいは周辺の画素信号より補正するキズ補正回路、５はガンマ補正、マトリクス演算などの処理を行うディジタルプロセス回路、６はディジタル化した信号をアナログの映像信号に変換するＤＡ変換回路、７はアナログプロセス回路２にて行なうゲイン切替えを制御するゲイン切替え制御回路、８は予め検出されているキズ情報を保存しておくキズ情報保存メモリであり、ゲイン切替え制御回路７は、マイクロコンピュータ９で実現されている。
【０００４】
以上のように構成された従来の撮像装置において、キズ情報保存メモリからのキズ位置、キズ範囲、などのキズ情報に従ってキズ補正回路で、欠陥画素の信号をその隣あるいは周辺の画素信号より補正し、画像劣化を抑えていた。
【０００５】
【特許文献１】
特開平５−１９９４６７号公報
【特許文献２】
特開平５−７５９２７号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のような構成では、アナログプロセス回路で大きくゲイン切替えを行なうとキズが広がるため、ゲイン切替えを行なわない場合では、完全にキズが補正されている場合でも、広がったキズが補正しきれないという問題があった。
【０００７】
本発明は、以上の点を考慮してなされたもので、アナログプロセス回路で大きくゲイン切替えされた場合でも、完全にキズ補正を行ない、かつゲイン切替えが小さい場合においては余分な補正動作をおこなわないような撮像装置を実現することを目的とする。
【０００８】
【課題を解決するための手段】
この課題を解決するために、本発明は、レンズを通って結像した被写体像を電気信号に換える撮像素子と、その撮像素子の出力信号を増幅するゲイン切替え回路と、前記撮像素子のキズ情報を記憶するメモリと、キズ情報をゲイン切替え状態によって変更するキズ情報変更回路と、前記キズ情報変更回路により変更されたキズ情報に従ってキズ補正を行なうキズ補正回路とを備え、前記キズ情報変更回路は、ゲイン切替え状態に従って、キズ情報を変更するものである。
【０００９】
キズ情報変更回路では、ゲイン切替え回路のゲインが大きくなるに従って、キズの補正範囲を大きくするように作用する。
【００１０】
この構成により、アナログプロセス回路で大きくゲイン切替えされた場合でも、完全にキズ補正を行ない、かつゲイン切替えが小さい場合においては、余分な補正動作を行なわず、全てのゲイン切替え状態において適切にキズ補正を行なうことができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図１および図２を用いて説明する。
【００１２】
（実施の形態１）
図１は本発明のキズ補正機能付き撮像装置の実施の形態１の構成を示す。図１において、１は光信号を電気信号に変換する撮像素子、２は相関２重サンプリングや、ゲイン切替え、黒レベル調整などを行なうアナログプロセス回路、３は撮像信号をディジタル化するＡＤ変換回路、４は予め保存されているキズ情報からその場所の撮像信号をその隣あるいは周辺の画素信号より補正するキズ補正回路、５はガンマ補正、マトリクス演算などの処理を行うディジタルプロセス回路、６はディジタル化した信号をアナログの映像信号に変換するＤＡ変換回路、７はアナログプロセス回路２にて行なうゲイン切替えを制御するゲイン切替え制御回路、８は予め検出されているキズ情報を保存しておくキズ情報保存メモリ、１０はゲイン切替え状態に従って、予め検出されているキズ情報を変更してキズ補正回路４に出力するキズ情報変更回路であり、ゲイン切替え制御回路７およびキズ情報変更回路１０は、マイクロコンピュータ９で実現されている。
【００１３】
以上のように構成されたキズ補正機能付き撮像装置について、以下、その動作を説明する。
【００１４】
撮像素子１により光信号を電気信号に変換し、アナログプロセス回路２に出力する。アナログプロセス回路２では、相関２重サンプリング処理などを行なった後、ゲイン切替え制御回路の制御信号に従って、ゲイン切替え処理を行ない、黒レベル調整などを行なった後、ＡＤ変換３でディジタル信号に変換される。さらに、キズ補正回路においてキズ情報変更回路１０より入力される変更後のキズ情報に従って、キズ位置の映像信号を水平方向の両隣、あるいは上下の画素信号より線形補間により補正し、ディジタルプロセス回路５で、ガンマ処理、マトリクス処理などを行なった後、ＤＡ変換６により、再びアナログ信号に変換し出力される。この際、キズ情報変更回路１０は、キズ情報保存メモリに保存されているキズの水平位置、垂直位置、チャンネル（ＲＧＢ）、キズの範囲、補正方法などの通常時（例えばゲイン切替えが０ｄＢ時）のキズ情報を基に、ゲイン切替え状態により、アナログプロセス回路２のゲイン切替え処理でキズが広がることを考慮して、キズ情報を補正する。すなわち、ゲイン切替え制御は、例えばー６ｄＢ〜＋１８ｄＢまで、３ｄＢ毎に設定可能であり、０ｄＢ時に検出されたキズ情報がキズ情報保存メモリ８に通常時のキズ情報として保存されているとすると、ゲイン切替えが＋６ｄＢの場合には、キズ情報変更回路１０で、キズの範囲を大きく変更して出力する。
【００１５】
図２に本発明のキズ補正機能付き撮像装置の実施の形態１の効果のようすを示す。
【００１６】
図２の左側（ａ）、（ｃ）、（ｅ）にゲイン切替え０ｄＢ時の映像信号の様子を、右側（ｂ）、（ｄ）、（ｆ）にゲイン切替え＋６ｄＢ時の映像信号の様子を示す。図２の（ａ）、（ｂ）は、キズ補正無の場合、（ｃ）、（ｄ）は、キズ補正有りで、かつキズ情報の変更無の場合、（ｅ）、（ｆ）は、キズ補正有りで、かつキズ情報の変更有りの場合である。
【００１７】
本来、撮像素子のキズ自体がゲイン切替えにより広がることはないが、アナログプロセス回路の周波数特性などの影響により、映像信号としては、図２（ａ）、（ｂ）に示すように、ゲイン切替え＋６ｄＢ時には、水平方向に広がる場合がある。この場合にキズ情報保存メモリ８に保存されているキズ情報に従って、キズ補正を行なうと、０ｄＢ時には、図２（ｃ）に示すように適正にキズ補正処理が行なわれるが、＋６ｄＢ時には図２（ｄ）に示すように広がった部分のキズ補正が行われなかったり、広がったキズ信号を用いてキズ補正を行なうため、適正なキズ補正が行なわれない。従って、＋６ｄＢ時にはキズの大きさを広げることにより、図２（ｅ）、（ｆ）に示すように、０ｄＢ、＋６ｄＢ時共に適正にキズ補正が行なわれるようにキズ情報を変更する。
【００１８】
以上説明したように、キズ情報変更回路１０は、ゲイン切替え状態にしたがってキズ情報を変更し、０ｄＢ時には、そのまま出力し、＋６ｄＢ時にはキズの範囲を広げたキズ情報を出力するように変更を行なうことにより、全てのゲイン切替え状態で、適正にキズ補正を行なうことができる。
【００１９】
なお、キズ補正回路４は、ＡＤ変換３の直後に配置された場合で説明したが、必ずしもその必要はなく、ゲイン切替え回路の後であれば、ＡＤ変換３の前でも、ディジタルプロセス回路５の中間でも、後でもよい。
【００２０】
また、ゲイン切替え制御は、−６ｄＢ〜＋１８ｄＢまで３ｄＢ毎である必要はない。
【００２１】
また、キズの範囲を変更するアルゴリズムは、比例でもいかなる方法でもよく、ゲイン切替え制御信号が決定された場合に一意に決定されればよい。
【００２２】
また、変更するキズ情報は、キズの範囲だけに限る必要はなく、例えば、キズ補正の方法などでもよい。
【００２３】
また、通常時のキズ情報は、０ｄＢ時の場合に限るものではない。
【００２４】
【発明の効果】
以上のように本発明によれば、アナログプロセス回路で大きくゲイン切替えされた場合でも、完全にキズ補正を行ない、かつゲイン切替えが小さい場合においては、余分な補正動作を行なわず、全てのゲイン切替え状態において適切にキズ補正を行なうことができるという顕著な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるキズ補正機能付き撮像装置の構成を示すブロック図
【図２】本発明の実施の形態１によるキズ補正機能付き撮像装置の効果を説明する模式図
【図３】従来のキズ補正機能付き撮像装置の構成を示すブロック図
【符号の説明】
１  撮像素子
２  アナログプロセス回路
３  ＡＤ変換回路
４  キズ補正回路
５  ディジタルプロセス回路
６  ＤＡ変換回路
７  ゲイン切替え制御回路
８  キズ情報保存メモリ
９  マイクロコンピュータ
１０  キズ情報変更回路


【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2004228750.tif 000006
【図２】
2004228750.tif 000007
【図３】
2004228750.tif 000008