(57)【要約】【課題】バスの使用効率を向上させることが可能なインターフェース回路を提供すること。【解決手段】リフレッシュカウンタ１２は、外部から入力されるクロック信号ＣＬＫのカウント値が所定値に達した場合には、ＲＥＦ要求があると判断して、ＲＥＦ要求信号をコマンド生成回路１３に出力している。そして、コマンド生成回路１３は、ＲＥＦフラグレジスタ１４が「ＯＮ」であって、マイコン２０が他のデバイス４０にアクセス（読み出し又は書き込み）しているときに、ＲＥＦコマンドをＳＤＲＡＭ３０に発行している。このため、マイコン２０からＳＤＲＡＭ３０へのアクセスと、リフレッシュ動作が同時に発生することはない。しかも、バス権を獲得することなく、ＳＤＲＡＭ３０にリフレッシュ動作を実行させている。従って、バスの使用効率を向上させることができる。【選択図】　　図１
2004022123.tif 000002
【特許請求の範囲】
【請求項１】
マイコンとＳＤＲＡＭとが接続されたインターフェース回路であって、マイコンがＳＤＲＡＭ以外の他のデバイスを選択しているときに、ＳＤＲＡＭのリフレッシュ動作を実行させるインターフェース回路。
【請求項２】
マイコンとＳＤＲＡＭとが接続されたインターフェース回路であって、マイコンがＳＤＲＡＭ以外の他のデバイスにアクセスしているときに、ＳＤＲＡＭのリフレッシュ動作を実行させるインターフェース回路。
【請求項３】
請求項１または請求項２に記載のインターフェース回路において、所定のクロック数毎にリフレッシュ要求信号を出力し、この信号が出力されたときに、マイコンがＳＤＲＡＭ以外の他のデバイスにアクセスしているか否かを判断し、マイコンがＳＤＲＡＭ以外の他のデバイスにアクセスしているときに、ＳＤＲＡＭのリフレッシュ動作を実行させるインターフェース回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）のリフレッシュに特徴を有するインターフェース回路に関するものである。
【０００２】
【従来の技術】
従来、マイコンとＳＤＲＡＭとの間にインターフェース回路を設けた構成において、ＳＤＲＡＭをリフレッシュするときには、インターフェース回路がいわゆるバス権を獲得した状態、つまりＳＤＲＡＭに対してアクセスがない状態で、ＳＤＲＡＭをリフレッシュさせていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、このようにインターフェース回路がバス権を獲得してＳＤＲＡＭをリフレッシュする方法では、リフレッシュ動作の間、アドレスバス及びデータバス（以下、バス）を使用することができないため、マイコンの処理も一旦停止される。すなわち、リフレッシュは、バスを使用しないで、ＲＥＦコマンドで実行されるのに、バス権を獲得する構成であったため、バスの使用効率が低下していた。また、マイコンの処理が一旦停止されるため、マイコンの処理効率も低下していた。
【０００４】
本発明は、このような問題点に着目してなされたものであって、その目的は、バスの使用効率を向上させることが可能なインターフェース回路を提供することにある。
【０００５】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に記載の発明では、マイコンとＳＤＲＡＭとが接続されたインターフェース回路であって、マイコンがＳＤＲＡＭ以外の他のデバイスを選択しているときに、ＳＤＲＡＭのリフレッシュ動作を実行させる。
【０００６】
請求項２に記載の発明では、マイコンとＳＤＲＡＭとが接続されたインターフェース回路であって、マイコンがＳＤＲＡＭ以外の他のデバイスにアクセスしているときに、ＳＤＲＡＭのリフレッシュ動作を実行させる。
【０００７】
請求項３に記載の発明では、請求項１または請求項２に記載のインターフェース回路において、所定のクロック数毎にリフレッシュ要求信号を出力し、この信号が出力されたときに、マイコンがＳＤＲＡＭ以外の他のデバイスにアクセスしているか否かを判断し、マイコンがＳＤＲＡＭ以外の他のデバイスにアクセスしているときに、ＳＤＲＡＭのリフレッシュ動作を実行させる。
【０００８】
【発明の実施の形態】
以下に、本発明に係るインターフェース回路の一実施形態について図面を用いて説明する。
【０００９】
図１に示すように、インターフェース回路１０は、デコーダ１１、リフレッシュカウンタ１２、コマンド生成回路１３から構成されている。デコーダ１１は、マイコン２０からのチップセレクト信号／ＣＳ０、リード信号／ＲＤ、ライト信号／ＷＲに基づいて、他のデバイス４０にアクセスしているか否かを判断する。リフレッシュカウンタ１２は、外部から入力されるクロック信号ＣＬＫをカウントし、そのカウント値が所定値に達したときに、ＲＥＦ（リフレッシュ）要求信号をコマンド生成回路１３に出力する。このＲＥＦ要求信号が入力されると、コマンド生成回路１３は、ＲＥＦフラグレジスタ１４を「ＯＮ」にする。
【００１０】
コマンド生成回路１３は、マイコン２０からのアドレスＡＤＤに基づいて、ロウアドレスＲＡとコラムアドレスＣＡとをＳＤＲＡＭ３０に出力する。また、コマンド生成回路１３は、マイコン２０からのチップセレクト信号／ＣＳ０、リード信号／ＲＤ、ライト信号／ＷＲ、及びリフレッシュカウンタ１２からのＲＥＦ要求信号に基づいて、コマンドを生成し、そのコマンドをＳＤＲＡＭ３０に出力する。すなわち、コマンド生成回路１３は、チップセレクト信号／ＣＳ、ロウアドレスストローブ信号／ＲＡＳ、コラムアドレスストローブ信号／ＣＡＳ、ライトイネーブル信号／ＷＥの組み合わせでコマンドを生成し、そのコマンドをＳＤＲＡＭ３０に出力する。また、インターフェース回路１０は、クロック信号ＣＬＫをＳＤＲＡＭ３０に出力する。
【００１１】
他のデバイス４０には、マイコン２０からチップセレクト信号／ＣＳ１、リード信号／ＲＤ、及びライト信号／ＷＲが入力されている。なお、図１においては、インターフェース回路１０、マイコン２０、ＳＤＲＡＭ３０、及び他のデバイス４０に共通のデータバスは省略している。また、本実施形態におけるマイコン２０は、ＳＤＲＡＭ３０を制御するためのインターフェース回路を備えていない。
【００１２】
次に、インターフェース回路１０からＲＥＦコマンド（オートリフレッシュコマンド）をＳＤＲＡＭ３０に出力して、ＳＤＲＡＭ３０をリフレッシュさせるときの動作について、図２及び図３に示すフローチャートを用いて説明する。
【００１３】
まず、ＲＥＦフラグレジスタ１４を「ＯＮ」にするときの動作について、図２に示すフローチャートを用いて説明する。
リフレッシュカウンタ１２は、ＲＥＦ要求があるか否かを判断する（Ｓ１）。具体的には、外部から入力されるクロック信号ＣＬＫのカウント値が所定値に達したか否かを判断する。そして、所定値に達すると（Ｓ１でＹＥＳ）、ＲＥＦ要求信号をコマンド生成回路１３に出力する（Ｓ２）。このＲＥＦ要求信号がコマンド生成回路１３に入力されると、コマンド生成回路１３は、ＲＥＦフラグレジスタ１４を「ＯＮ」にする（Ｓ３）。
【００１４】
次に、ＲＥＦフラグレジスタ１４の「ＯＮ」に基づいて、ＲＥＦコマンドを発行した後、ＲＥＦフラグレジスタ１４をクリアするときの動作について、図３に示すフローチャートを用いて説明する。
【００１５】
コマンド生成回路１３は、ＲＥＦフラグレジスタ１４が「ＯＮ」であるか否かを判断する（Ｓ１１）。そして、ＲＥＦフラグレジスタ１４が「ＯＮ」である場合には（Ｓ１１でＹＥＳ）、マイコン２０が他のデバイス４０にアクセス（読み出し又は書き込み）しているか否かを判断する（Ｓ１２）。具体的には、デコーダ１１が、マイコン２０からのチップセレクト信号／ＣＳ０がＨレベルであって、リード信号／ＲＤ、又はライト信号／ＷＲがＬレベルであるか否かを判断する。
【００１６】
すなわち、マイコン２０からのチップセレクト信号／ＣＳ０がＨレベルである場合には、マイコン２０がＳＤＲＡＭ３０以外の他のデバイス４０を選択している状態である。また、このときリード信号／ＲＤ、又はライト信号／ＷＲがＬレベルである場合には、マイコン２０が他のデバイス４０に対してアクセスしている状態である。換言すれば、マイコン２０がＳＤＲＡＭ３０に対して確実にアクセスしていない状態である。
【００１７】
そこで、マイコン２０が他のデバイス４０にアクセスしている場合には（Ｓ１２でＹＥＳ）、コマンド生成回路１３からＲＥＦコマンドをＳＤＲＡＭ３０に発行する（Ｓ１３）。具体的には、Ｌレベルのチップセレクト信号／ＣＳ、ロウアドレスストローブ信号／ＲＡＳ、コラムアドレスストローブ信号／ＣＡＳをＳＤＲＡＭ３０に出力するとともに、Ｈレベルのライトイネーブル信号／ＷＥをＳＤＲＡＭ３０に出力する。その後、コマンド生成回路１３は、ＲＥＦフラグレジスタ１４を「ＯＮ」から「ＯＦＦ」にクリアする（Ｓ１４）。一方、マイコン２０が他のデバイス４０にアクセスしていない場合、つまりインターフェース回路１０を介してＳＤＲＡＭ３０にアクセスしている場合には（Ｓ１２でＮＯ）、ＲＥＦコマンドの発行を禁止して、ＳＤＲＡＭ３０以外の他のデバイス４０にアクセスが切り替わるまで待つ。
【００１８】
以上、詳述したように本実施形態によれば、次のような作用、効果を得ることができる。
（１）リフレッシュカウンタ１２は、外部から入力されるクロック信号ＣＬＫのカウント値が所定値に達した場合には、ＲＥＦ要求があると判断して、ＲＥＦ要求信号をコマンド生成回路１３に出力している。そして、コマンド生成回路１３は、ＲＥＦフラグレジスタ１４が「ＯＮ」であって、マイコン２０が他のデバイス４０にアクセス（読み出し又は書き込み）しているときに、ＲＥＦコマンドをＳＤＲＡＭ３０に発行している。このため、マイコン２０からＳＤＲＡＭ３０へのアクセスと、リフレッシュ動作が同時に発生することはない。しかも、バス権を獲得することなく、ＳＤＲＡＭ３０にリフレッシュ動作を実行させている。従って、バスの使用効率を向上させることができる。
【００１９】
（２）マイコン２０が他のデバイス４０にアクセス（読み出し又は書き込み）しているとき、すなわち、マイコン２０からのチップセレクト信号／ＣＳ０がＨレベルであって、リード信号／ＲＤ、又はライト信号／ＷＲがＬレベルであるときに、ＲＥＦコマンドをＳＤＲＡＭ３０に発行している。ここで、マイコン２０からのチップセレクト信号／ＣＳ０がＨレベルであることのみに基づいて、ＲＥＦコマンドをＳＤＲＡＭ３０に発行する構成を想定すると、マイコン２０がリード信号／ＲＤ又はライト信号／ＷＲに基づいて、インターフェース回路１０を介してＳＤＲＡＭ３０にアクセスする可能性があり得る。そこで、マイコン２０がＳＤＲＡＭ３０に対して確実にアクセスしていない状態を検出するために、リード信号／ＲＤ又はライト信号／ＷＲがＬレベルであることを必須要件としている。換言すれば、マイコン２０に待ち処理が発生しないようにするために、リード信号／ＲＤ又はライト信号／ＷＲがＬレベルであることを必須要件としている。従って、マイコン２０の処理効率が低下することもない。
【００２０】
（３）ＳＤＲＡＭ３０を制御するためのインターフェース回路を備えていない従来のマイコン２０であっても、マイコン２０が他のデバイス４０にアクセスしているときに、ＲＥＦコマンドをＳＤＲＡＭ３０に発行することにより、ＳＤＲＡＭ３０にリフレッシュ動作を実行させている。このため、ＳＤＲＡＭ３０を制御するためのインターフェース回路を備えたマイコン２０に交換することなく、ＳＤＲＡＭ３０を採用することができる。従って、従来のマイコン２０を変更することなく、継続して使用することができる。
【００２１】
（４）マイコン２０が他のデバイス４０にアクセスしていない場合、つまりインターフェース回路１０を介してＳＤＲＡＭ３０にアクセスしている場合には、ＲＥＦコマンドの発行を禁止して、ＳＤＲＡＭ３０以外の他のデバイス４０にアクセスが切り替わるまで待っている。換言すれば、リフレッシュ動作を禁止して、ＳＤＲＡＭ３０以外の他のデバイス４０にアクセスが切り替わるまで待っている。このため、マイコン２０がＳＤＲＡＭ３０にアクセスしている間は、リフレッシュ動作が確実に禁止される。その結果、マイコン２０からＳＤＲＡＭ３０へのアクセスと、リフレッシュ動作が同時に発生することはない。従って、マイコンがＳＤＲＡＭ３０以外の他のデバイスにアクセスしているときに、ＳＤＲＡＭ３０にリフレッシュ動作を実行させることができる。
【００２２】
なお、前記実施形態は、次のように変更して具体化することも可能である。
・ＳＤＲＡＭ３０に代えて、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＲＤＲＡＭ（Ｒａｍｂｕｓ　ＤＲＡＭ　）、Ｄｉｒｅｃｔ−ＲＤＲＡＭ、ＤＤＲ−ＳＤＲＡＭ（Ｄｏｕｂｌｅ　Ｄａｔａ　Ｒａｔｅ　ＳＤＲＡＭ）に前記実施形態を適用しても良い。
【００２３】
さらに、上記実施形態より把握される技術的思想について、以下にそれらの効果と共に記載する。
〔１〕請求項１〜請求項３のいずれか１項に記載のインターフェース回路において、マイコンがＳＤＲＡＭにアクセスしているときは、ＲＥＦコマンドの発行を禁止するインターフェース回路。このように構成すれば、マイコンからＳＤＲＡＭへのアクセスと、リフレッシュ動作が同時に発生することはない。
【００２４】
〔２〕請求項１〜請求項３、または前記〔１〕のいずれか１項に記載のインターフェース回路において、マイコンがＳＤＲＡＭにアクセスしているときは、ＲＥＦコマンドの発行を禁止し、マイコンのアクセスがＳＤＲＡＭ以外の他のデバイスに切り替わったときに、ＲＥＦコマンドをＳＤＲＡＭに発行するインターフェース回路。このように構成すれば、マイコンがＳＤＲＡＭ以外の他のデバイスにアクセスしているときに、ＳＤＲＡＭにリフレッシュ動作を実行させることができる。
【００２５】
【発明の効果】
本発明は、以上のように構成されているため、次のような効果を奏する。
請求項１〜請求項３のいずれか１項に記載の発明によれば、バスの使用効率を向上させることができる。
【００２６】
特に、請求項２または請求項３に記載の発明によれば、マイコンの処理効率が低下することはない。
【図面の簡単な説明】
【図１】インターフェース回路、マイコン、ＳＤＲＡＭ、及び他のデバイスの関係を示す回路図。
【図２】ＲＥＦフラグレジスタを「ＯＮ」にするときの動作を示すフローチャート。
【図３】ＲＥＦフラグレジスタの「ＯＮ」に基づいて、ＲＥＦコマンドを発行した後、ＲＥＦフラグレジスタをクリアするときの動作を示すフローチャート。
【符号の説明】
１０…インターフェース回路、１１…デコーダ、１２…リフレッシュカウンタ、１３…コマンド生成回路、１４…ＲＥＦフラグレジスタ、２０…マイコン、３０…ＳＤＲＡＭ、４０…他のデバイス。
【図１】
2004022123.tif 000003
【図２】
2004022123.tif 000004
【図３】
2004022123.tif 000005