(57)【要約】【課題】多数の半導体集積回路の各々について、実動作時におけるアクセス時間が要求基準を満たしているか否かを、短時間で精度よく検査する。【解決手段】半導体集積回路２の母集団の標本の各々について、アクセス動作が行われていないときの熱平衡状態における初期アクセス時間と、アクセスが連続的に行われている熱平衡状態における動作アクセス時間とを測定し、両者の差であるオフセット値を算出してオフセット値記憶手段８に記憶させる第１ステップ、及び、標本以外の各半導体集積回路２について、初期アクセス時間を測定し、上記オフセット値を初期アクセス時間に加えた値が所定の閾値以下であるか否かを検査する第２ステップを備えた。【選択図】　　　　　図１
2004125687.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の母集団に属するそれぞれの半導体集積回路についての読み出しアクセス時間を検査するアクセス時間検査方法であって、
前記母集団の中の一部の半導体集積回路を標本として取り出し、
前記標本のそれぞれについて、アクセス動作が行われていないときの熱平衡状態又は前記熱平衡状態から所定のテストパターンに基づく一連のアクセス動作を１回だけ行った状態におけるアクセス時間である初期アクセス時間、及び、アクセスが連続的に行われることにより熱平衡に達した状態におけるアクセス時間である動作アクセス時間を測定し、
前記動作アクセス時間と前記初期アクセス時間との差であるオフセット値を算出し、
前記オフセット値又は前記標本についての前記オフセット値の代表値をオフセット値記憶手段に記憶させる
第１のステップと、
前記標本以外の前記母集団に属する各半導体集積回路について、前記初期アクセス時間を測定し、
前記オフセット値記憶手段に記憶された前記オフセット値又はその代表値を前記初期アクセス時間に加えた値が所定の閾値以下であるか否かを判定する
第２のステップと、
を有するアクセス時間検査方法。
【請求項２】
半導体集積回路にテストデータの書き込みを行うステップ、前記半導体集積回路に対して読み出し動作の開始を指示するための制御信号を活性化するステップ、
前記制御信号が活性化されてから所定の読出遅延時間が経過した後に、前記半導体集積回路のデータ出力信号をラッチして、該ラッチしたデータ出力信号を読出データとするステップ、及び、
前記テストデータと前記読出データとを比較して両者が一致しない場合はアクセスエラーと判定するステップ、
を含むアクセス時間探査動作を、複数の異なる前記読出遅延時間に対して行うことにより、アクセスエラーが生じない最小の前記読出遅延時間をアクセス時間として決定するアクセス時間の検査方法において、
前記アクセス時間探査動作を各読出遅延時間に対して行う前又は行った後に、半導体集積回路にアクセス動作が行われていないときの熱平衡状態に達するまでの間、前記半導体集積回路へのアクセスを停止することを特徴とするアクセス時間検査方法。
【請求項３】
半導体集積回路にテストデータの書き込みを行うステップ、前記半導体集積回路に対して読み出し動作の開始を指示するための制御信号を活性化するステップ、
前記制御信号が活性化されてから所定の読出遅延時間が経過した後に、前記半導体集積回路のデータ出力信号をラッチして、該ラッチしたデータ出力信号を読出データとするステップ、及び、
前記テストデータと前記読出データとを比較して両者が一致しない場合はアクセスエラーと判定するステップ、
を含むアクセス時間探査動作を、複数の異なる前記読出遅延時間に対して行うことにより、アクセスエラーが生じない最小の前記読出遅延時間をアクセス時間として決定するアクセス時間の検査方法において、
前記アクセス時間探査動作を各読出遅延時間に対して行う前に、半導体集積回路へのアクセスが連続的に行われている場合の熱平衡状態に達するまでの間に、前記半導体集積回路へ連続的にアクセス動作を行うことを特徴とするアクセス時間検査方法。
【請求項４】
半導体集積回路にアクセス動作が行われていないときの熱平衡状態又は前記熱平衡状態から所定のテストパターンに基づく一連のアクセス動作を１回だけ行った状態におけるアクセス時間である初期アクセス時間を測定する初期アクセス時間測定手段と、
前記半導体集積回路へのアクセスが連続的に行われ熱平衡に達した状態におけるアクセス時間である動作アクセス時間を測定する動作アクセス時間測定手段と、
動作アクセス時間と、初期アクセス時間との差であるオフセット値を算出するオフセット算出手段と、
前記オフセット値を記憶するオフセット値記憶手段と、
前記初期アクセス時間測定手段により測定された初期アクセス時間と前記オフセット値記憶手段に記憶されたオフセット値とを加えた値が所定の閾値以下であるか否かを判定する判別手段と、
を備えたアクセス時間検査装置。
【請求項５】
半導体集積回路にテストデータの書き込みを行うデータ書込手段と、
前記半導体集積回路から出力されるデータ出力信号を所定のタイミングでラッチして、該ラッチされたデータ出力信号を読出データとして出力するデータ読出手段と、
前記半導体集積回路に対して読み出し動作の開始を指示するための制御信号が活性化されてから前記データ読出手段が前記半導体集積回路のデータ出力信号をラッチするまでの時間である読出遅延時間を設定する読出遅延時間設定手段と、前記データ書込手段によりテストデータを前記半導体集積回路に書き込んだ後に、前記データ読出手段により前記テストデータに対する読出データを取得し、前記テストデータと前記読出データとを比較して両者が一致しない場合はアクセスエラーと判定するアクセスエラー判定手段と、
前記読出遅延時間設定手段により前記読出遅延時間を変更しながら、前記アクセスエラー判定手段により前記各読出遅延時間におけるアクセスエラーの有無を判定することで、アクセスエラーの生じない最小の前記読出遅延時間を前記半導体集積回路のアクセス時間として決定するアクセス時間決定手段と、
を備え、
前記アクセス時間決定手段は、前記読出遅延時間を変更したときに、前記半導体集積回路へのアクセスを所定の時間だけ停止するものである、
アクセス時間検査装置。
【請求項６】
半導体集積回路にテストデータの書き込みを行うデータ書込手段と、
前記半導体集積回路から出力されるデータ出力信号を所定のタイミングでラッチして、該ラッチされたデータ出力信号を読出データとして出力するデータ読出手段と、
前記半導体集積回路に対して読み出し動作の開始を指示するための制御信号が活性化されてから前記データ読出手段が前記半導体集積回路のデータ出力信号をラッチするまでの時間である読出遅延時間を設定する読出遅延時間設定手段と、前記データ書込手段によりテストデータを前記半導体集積回路に書き込んだ後に、前記データ読出手段により前記テストデータに対する読出データを取得し、前記テストデータと前記読出データとを比較して両者が一致しない場合はアクセスエラーと判定するアクセスエラー判定手段と、
前記読出遅延時間設定手段により前記読出遅延時間を変更しながら、前記アクセスエラー判定手段により前記各読出遅延時間におけるアクセスエラーの有無を判定することで、アクセスエラーの生じない最小の前記読出遅延時間を前記半導体集積回路のアクセス時間として決定するアクセス時間決定手段と、
を備え、
前記アクセス時間決定手段は、前記アクセスエラー判定手段によりアクセスエラーの有無を判定する前に、所定の時間だけ半導体集積回路へ連続的にアクセス動作を行うものである
アクセス時間検査装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＲＡＭ（ランダム・アクセス・メモリ）等の半導体集積回路のアクセス時間を検査するアクセス時間検査方法及び検査装置に関する。
【０００２】
【従来の技術】
従来、パーソナルコンピュータ、ワークステーション等の電子機器の高性能化を図るため、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、強誘電体メモリ（ＦＲＡＭ）、システムＬＳＩ等の各種半導体集積回路の高周波数化が進められている。このように、高周波数化された電子機器を正確に動作させるためには、これらの半導体集積回路のアクセス時間を正確に評価する必要がある。
【０００３】
そこで、従来、種々の半導体集積回路のアクセス時間を測定するための技術が提案されている（例えば、特許文献１参照）。
【０００４】
特許文献１記載の技術は、半導体集積回路に、その動作に対応する測定サイクルで、測定用の入力信号を与え、入力信号発生回路よりも高速の独立した動作速度に対応する判定サイクルで、１回の測定サイクル内に複数回、かつ測定サイクルごとに時間をずらしながら、半導体集積回路からの出力信号を所定の期待値と比較し、期待値と一致する比較時点をアクセス時間とするものである。この技術は、測定サイクルとは異なる独立した速度で動作する高速の判定サイクルで、１回の測定サイクル中に、半導体集積回路からの出力を期待値と比較する測定を複数回行うことで、アクセス時間の測定時間を短縮する。すなわち、半導体集積回路のアクセス時間を高速にかつ正確に測定することができる。
【０００５】
【特許文献１】
特開平１０−２６０２３５号公報
【０００６】
【発明が解決しようとする課題】
上記従来のアクセス時間の測定技術によれば、確かに、特定の１個の半導体集積回路を取り出して、アクセス時間を１度だけ評価する場合には精度よく測定できる。しかし、その技術を実際の半導体集積回路の製造ラインに適用すると、アクセス時間を測定する時点によって、同じ半導体集積回路のアクセス時間の測定値にばらつきが生じる。
【０００７】
そこで、本発明者は、その原因を調査したところ、製造ラインでのアクセス時間の測定時における半導体集積回路の温度のばらつきが主な原因であることを見いだした。
【０００８】
すなわち、半導体集積回路のアクセス時間は、顕著な温度特性を示す。かかる温度特性は、半導体集積回路内部の素子のｐｎ接合部の温度（以下、「ジャンクション温度」という。）が最も大きく影響する。このジャンクション温度は、半導体集積回路の周囲の温度、すなわち環境温度のみならず、半導体集積回路の動作時における素子自身の発熱による温度上昇によって大きく変化する（後述）。
【０００９】
半導体集積回路の製造ラインでの選別工程においては、所定のテストパターンを使用して、半導体集積回路の各種機能が要求基準を満たしているか否かを検査し、検査に合格したもののみを出荷する。ここで、テストパターンとは、書き込み又は読み出しをするアドレスと書き込みコマンド又は読み出しコマンドとの組の順序づけられた列からなるものをいう。この選別工程における測定では、大量の半導体集積回路についての評価を迅速に行わなければならない要請上、通常はテストパターンを１回だけ実行して合否判定を行う。従って、素子自体の発熱量は小さいため、アクセス時間測定時の半導体集積回路のジャンクション温度は低く、アクセス時間は短くなる。
【００１０】
一方、選別工程後に行われる半導体集積回路の各種デバイスパラメータの検査工程においては、半導体集積回路の評価のための各種テストパターンに従って各メモリセルへアクセスし、各種デバイスパラメータの検査を行う。このように、半導体集積回路へのアクセスを何度も行うと、半導体集積回路自身の発熱による温度上昇が大きく影響するようになり、半導体集積回路のアクセス時間は長くなる。
【００１１】
従って、実際の半導体集積回路の製造ラインでは、上記従来手法により、ある時点の温度状態におけるアクセス時間を精度よく測定しても、当該測定前の半導体集積回路へのアクセス頻度の違い等によりアクセス時間の測定値に大きなばらつきが生じる。
【００１２】
また、半導体集積回路の出荷後に、各種電子機器に半導体集積回路を組み込んで実動作させる場合、半導体集積回路に頻繁にアクセスが行われる状態が想定される。かかる状況では、半導体集積回路自身の発熱により、アクセス時間は長くなる。一方、上述のように、選別工程では、通常はテストパターンを１回だけ実行してアクセス時間の合否判定が行われることから、選別でアクセス時間の規格を満たしている半導体集積回路であっても、実動作時におけるアクセス時間は検証されていない。
【００１３】
従来では、実動作時におけるアクセス時間に対して選別時のアクセス時間に大きな余裕をもたせることで、実動作時におけるアクセス時間を保証してきた。しかし、電子機器の高性能化に伴い、実動作時において半導体集積回路に極めて短いアクセス時間が要求されるようになると、製品歩留まりを高く維持する必要上、選別時のアクセス時間にあまり大きな余裕をもたせることができなくなる。そのため、実動作時におけるアクセス時間を十分に保証することが困難となることが予想される。
【００１４】
そこで、本発明の目的は、多数の半導体集積回路の各々について、実動作時におけるアクセス時間が要求基準を満たしているか否かを、短時間で精度よく検査することができるアクセス時間検査方法及び検査装置を提供することにある。
【００１５】
また本発明の目的は、半導体集積回路のアクセス時間の絶対値を、再現性よく正確に評価することが可能なアクセス時間検査方法及び検査装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るアクセス時間検査方法は、半導体集積回路の母集団の中の一部の半導体集積回路を標本として取り出して、前記標本のそれぞれについて、アクセス動作が行われていないときの熱平衡状態又は前記熱平衡状態から所定のテストパターンに基づく一連のアクセス動作を１回だけ行った状態におけるアクセス時間である初期アクセス時間、及び、半導体集積回路へのアクセスが連続的に行われることにより熱平衡に達した状態におけるアクセス時間である動作アクセス時間を測定し、前記動作アクセス時間と前記初期アクセス時間との差であるオフセット値を算出し、前記オフセット値又は前記標本についての前記オフセット値の代表値をオフセット値記憶手段に記憶させる第１のステップと、前記標本以外の前記母集団に属する各半導体集積回路について、前記初期アクセス時間を測定し、前記オフセット値記憶手段に記憶された前記オフセット値又はその代表値を前記初期アクセス時間に加えた値が所定の閾値以下であるか否かを検査する第２のステップとを有することを特徴とする。
【００１７】
半導体集積回路にアクセス動作が行われていないときの熱平衡状態では、半導体集積回路の内部素子のジャンクション温度は安定しているため、アクセス時間の測定値もほぼ一定の値となる。また、この熱平衡状態から、ある決められたテストパターンに基づく一連のアクセス動作を１回だけ行った状態においても、半導体集積回路のジャンクション温度はほぼ一定の値となる。そこで、上記本発明の検査方法では、半導体集積回路の母集団に属する各半導体集積回路のアクセス時間を評価する基準として、上記初期アクセス時間を使用する。これにより、半導体集積回路のアクセス時間の所定の温度条件における絶対値が再現性よく正確に求められる。
【００１８】
さらに、実動作時におけるアクセス時間を評価するために、上記動作アクセス時間を用いる。この動作アクセス時間は、熱平衡状態におけるアクセス時間であるため、半導体集積回路のジャンクション温度は安定しており、後述のように、測定時点によるアクセス時間のばらつきやテストパターンによるばらつきがないことが、本発明者により見いだされている。しかし、動作アクセス時間の測定には、熱平衡状態に達するまでに半導体集積回路に対して連続アクセスが必要とされるため、測定に長時間を要する。そこで、上記本発明の検査方法では、半導体集積回路の母集団の中の一部を標本として取り出して、当該標本については初期アクセス時間と動作アクセス時間の両方を測定し、両者の差をオフセット値として求める。そして、標本以外の母集団に属する各半導体集積回路については、初期アクセス時間のみを測定し、この初期アクセス時間に上記オフセット値を加算することで、動作アクセス時間を推定する。すなわち、この動作アクセス時間の推定値が所定の閾値以下であるか否かを判定することで、実動作時におけるアクセス時間を評価する。これにより、実動作時におけるアクセス時間を短時間で精度よく予測し検査することが可能となる。
【００１９】
ここで、半導体集積回路の母集団としては、できるだけ上記オフセット値のばらつきの少ないことが予想される半導体集積回路の集合に設定することが好ましい。従って、母集団を、例えば、あるロットで製造される半導体集積回路の集合等に設定することができる。
【００２０】
また、テストパターンとは、前述のように、書き込み又は読み出しをするアドレスと書き込みコマンド又は読み出しコマンドとの組の順序づけられた列からなるものをいう。そして、上記所定のテストパターンとしては、例えば、半導体集積回路の製造ラインにおける半導体集積回路の選別工程で実際に使用されるテストパターン等を用いることができる。
【００２１】
また、上記第２のステップにおける閾値との比較は、オフセット値又はその代表値と初期アクセス時間とを加え、その加算値と閾値とを比較してもよいし、まず閾値からオフセット値又はその代表値を引いた値を算出しておき、その算出値と閾値とを比較してもよい。
【００２２】
本発明に係る半導体集積回路の検査装置は、半導体集積回路にアクセス動作が行われていないときの熱平衡状態又は前記熱平衡状態から所定のテストパターンに基づく一連のアクセス動作を１回だけ行った状態におけるアクセス時間である初期アクセス時間を測定する初期アクセス時間測定手段と、前記半導体集積回路へのアクセスが連続的に行われ熱平衡に達した状態におけるアクセス時間である動作アクセス時間を測定する動作アクセス時間測定手段と、動作アクセス時間と初期アクセス時間との差であるオフセット値を算出するオフセット算出手段と、前記オフセット値を記憶するオフセット値記憶手段と、前記初期アクセス時間測定手段により測定された前記初期アクセス時間と前記オフセット値記憶手段に記憶されたオフセット値とを加えた値が所定の閾値以下であるか否かを判定する判別手段とを備えたことを特徴とする。
【００２３】
この検査装置によれば、初期アクセス時間測定手段、動作アクセス時間測定手段が、それぞれ初期アクセス時間、動作アクセス時間を測定する。これにより、半導体集積回路が所定の温度条件にある場合におけるアクセス時間を再現性よく測定することができる。
【００２４】
そして、オフセット算出手段がオフセット値を求める。このようにして求めたオフセット値はオフセット記憶手段に記憶される。また、判別手段は、初期アクセス時間にオフセット値を加えた値が所定の閾値以下であるか否かを判定する。これにより、半導体集積回路が、実動状態においてアクセス時間の要求基準を満たしているか否かを精度よく検査することが可能となる。
【００２５】
また、一又は少数の半導体集積回路の標本について求めたオフセット値又はその代表値を、オフセット値記憶手段に記憶させておく。そして、当該標本以外の半導体集積回路については、初期アクセス時間のみを測定し、判別手段は、初期アクセス時間に上記オフセット値又はその代表値を加算して動作アクセス時間を評価することで、動作アクセス時間の検査を短時間で行うことが可能となる。
【００２６】
【発明の実施の形態】
以下本発明の一実施形態について図面を参照しながら説明する。
【００２７】
図１は本発明の実施形態に係るアクセス時間検査装置のブロック図である。本実施形態のアクセス時間検査装置１は、半導体集積回路の選別に使用される一般のＬＳＩテスタの一機能として組み込まれているものとする。
【００２８】
図１において、アクセス時間検査装置１には、アクセス時間の測定対象である半導体集積回路２が接続されている。本実施形態においては、半導体集積回路２として、ＳＲＡＭを例にして以下説明する。
【００２９】
アクセス時間検査装置１は、テストパターン設定手段３、テストパターン記憶手段４、初期アクセス時間測定手段５、動作アクセス時間測定手段６、オフセット値算出手段７、オフセット値記憶手段８、選別閾値記憶手段９、及び判別手段１０を具備している。
【００３０】
アクセス時間検査装置１が半導体集積回路２のアクセス時間を測定する際に用いるテストパターンは、テストパターン設定手段３により設定され、テストパターン記憶手段４に記憶される。
【００３１】
初期アクセス時間測定手段５は、半導体集積回路２にアクセス動作が行われていないときの熱平衡状態、又はその熱平衡状態からテストパターン記憶手段４に記憶されたテストパターンに基づく一連のアクセス動作を１回だけ行った状態におけるアクセス時間である初期アクセス時間を測定する。
動作アクセス時間測定手段６は、半導体集積回路２へのアクセスが連続的に行われ熱平衡に達した状態におけるアクセス時間である動作アクセス時間を測定する。
また、オフセット算出手段７は、動作アクセス時間測定手段６が測定した動作アクセス時間と、初期アクセス時間測定手段５が測定した初期アクセス時間との差を算出し、オフセット値記憶手段８に記憶させる。
そして、判別手段１０は、選別閾値記憶手段９に設定された選別閾値を読み出して、初期アクセス時間測定手段５が測定した初期アクセス時間とオフセット値記憶手段８に記憶されたオフセット値とを加えた値が選別閾値以下であるか否かを判定する。
【００３２】
ここで、選別閾値は、実際に半導体集積回路２が電子機器内に組み込まれて実動作する際に要求されるアクセス時間の仕様値等に設定される。
【００３３】
初期アクセス時間測定手段５は、データ書込手段１１、データ読出手段１２、アクセスエラー判定手段１３、アクセス時間決定手段１４、読出遅延時間設定手段１５、及びクールダウン時間設定手段１６を具備している。
【００３４】
データ書込手段１１は、テストパターン記憶手段４から読み出したテストパターンに基づき、半導体集積回路２の内部のメモリセルに対してテストデータの書き込みを行う。
データ読出手段１２は、半導体集積回路２に対して読み出し動作の開始を指示し、その結果半導体集積回路２から出力されるデータ出力信号を所定のタイミングでラッチして、該ラッチされたデータ出力信号を読出データとして出力する。読出遅延時間設定手段１５は、データ読出手段１２に対して読出遅延時間を設定する。
【００３５】
ここで、読出遅延時間とは、データ読出手段１２により半導体集積回路２に対して読み出し動作の開始を指示するための制御信号（以下、「読出制御信号」という。）が活性化されてから、データ読出手段１２が半導体集積回路２のデータ出力信号をラッチするまでの時間である。本実施形態においては、読出制御信号としては、アドレス（Ａ０〜Ａ１６）を使用している（図２参照）。
【００３６】
アクセスエラー判定手段１３は、データ書込手段１１によりテストデータを半導体集積回路２に書き込んだ後に、データ読出手段１２により当該テストデータに対する読出データを取得し、このテストデータと読出データとを比較して両者が一致しない場合はアクセスエラーと判定する。
【００３７】
アクセス時間決定手段１４は、読出遅延時間設定手段１５により、データ読出手段１２の読出遅延時間を変更しながら、アクセスエラー判定手段１３により、各読出遅延時間におけるアクセスエラーの有無を判定することで、アクセスエラーの生じない最小の読出遅延時間を半導体集積回路２のアクセス時間として決定する。そして、このアクセス時間決定手段１４は、読出遅延時間を変更したときには、クールダウン時間設定手段１６により設定された時間（以下、「クールダウン時間」という。）だけ、半導体集積回路２へのアクセスを停止する。クールダウン時間としては、通常は、アクセスにより加熱された半導体集積回路２が放熱してアクセス停止時の熱平衡状態に戻るに充分な時間が設定されるが、この時間は、具体的には、実際に測定を行って決めることになる。また、半導体集積回路２の温度を測定する温度センサを設け、半導体集積回路２の温度又は温度変化を検出し、その検出値が所定の閾値以下となるまでの時間をクールダウン時間としてもよい。
【００３８】
一方、動作アクセス時間測定手段６は、データ書込手段１７、データ読出手段１８、アクセスエラー判定手段１９、アクセス時間決定手段２０、読出遅延時間設定手段２１、及びウォームアップ時間設定手段２２を具備している。
【００３９】
データ書込手段１７、データ読出手段１８、アクセスエラー判定手段１９、及び読出遅延時間設定手段２１は、それぞれ、データ書込手段１１、データ読出手段１２、アクセスエラー判定手段１３、及び読出遅延時間設定手段１５と同様の機能を有するものである。
【００４０】
アクセス時間決定手段２０は、読出遅延時間設定手段２１により読出遅延時間を変更しながら、アクセスエラー判定手段１９により各読出遅延時間におけるアクセスエラーの有無を判定することで、アクセスエラーの生じない最小の読出遅延時間を半導体集積回路２のアクセス時間として決定する。そして、アクセス時間決定手段２０は、上記一連の動作を行う前に、ウォームアップ時間設定手段２２により設定された時間（以下、「ウォームアップ時間」という。）だけ半導体集積回路２へ連続的にアクセス動作を行う。ウォームアップ時間としては、通常は、連続的なアクセス動作により半導体集積回路２が加熱して連続アクセス時の熱平衡状態に達するに充分な時間が設定されるが、この時間は、具体的には、実際に測定を行って決めることになる。また、半導体集積回路２の温度を測定する温度センサを設け、半導体集積回路２の温度変化を検出し、その検出値が所定の閾値以下となるまでの時間をウォームアップ時間としてもよい。
【００４１】
図２は半導体集積回路のデータ読み出し動作における動作タイミングの一例を示す図である。
【００４２】
ＳＲＡＭの場合、ライト・イネーブル（ＷＥ：図示せず。）がネゲートされた状態で、アドレス（Ａ０〜Ａ１６）を制定させて、チップ・イネーブル（ＣＥ１，ＣＥ２）及びアウトプット・イネーブル（ＯＥ）をアサートすることにより読み出し条件が成立する。読み出し条件が成立すると、一定時間後にＩ／Ｏピン（Ｉ／Ｏ０〜Ｉ／Ｏ７）にデータ出力信号が現れ、更に一定時間後にデータ出力信号が確実に制定される。
【００４３】
本実施形態においては、図２に示したように、読出遅延時間は、アドレス（Ａ０〜Ａ１６）が制定されてから、データ読出手段１２が半導体集積回路２のデータ出力信号をラッチするまでの時間とする。従って、アクセス時間としては、アドレス（Ａ０〜Ａ１６）が制定されてからデータ出力信号が確実に制定されるまでの時間が測定されることになる。
【００４４】
尚、本実施形態においては、読出遅延時間の開始点を決める読出制御信号としてアドレス（Ａ０〜Ａ１６）を使用したが、ＳＲＡＭの場合、読出制御信号としては、この他に、チップ・イネーブル（ＣＥ１，ＣＥ２）やアウトプット・イネーブル（ＯＥ）も使用することができる。
【００４５】
次に、上述のように構成された本実施形態に係るアクセス時間検査装置について、以下そのアクセス時間検査方法について説明する。
【００４６】
本発明のアクセス時間検査方法では、まず、第１ステップでは、半導体集積回路２の母集団の中の一部を標本として取り出す。そして、この標本のそれぞれについて、初期アクセス時間と動作アクセス時間とを測定し、これらの差であるオフセット値を算出し、そのオフセット値又は標本についてのオフセット値の代表値をオフセット値記憶手段８に記憶させる。そして、第２ステップでは、標本以外の母集団に属する各半導体集積回路２について、初期アクセス時間を測定し、オフセット値記憶手段８に記憶されたオフセット値又はその代表値を初期アクセス時間に加えた値が、選別閾値記憶手段９に記憶された選別閾値以下であるか否かを判定する。以下、これらのステップについて、第１ステップ、第２ステップの順に詳細に説明する。
【００４７】
ここで、母集団の選び方は自由であるが、オフセット値のばらつきの小さいことが想定される半導体集積回路２の集合に設定することが好ましい。第２ステップでの選別判定における動作アクセス時間の推定精度を高くすることができるからである。本実施の形態においては、一例として、半導体集積回路の製造工程における１ロットで生産される半導体集積回路２の集合を母集団とする。
【００４８】
まず、第１ステップについて、図３〜図８を参照しながら説明する。
【００４９】
図３は初期アクセス時間の測定方法を示すフローチャート、図４はアクセス時間探査動作のフローチャート、図５はＮ系パターンのパターンシーケンスを表す図、図６はＮ２系パターンのパターンシーケンスを表す図、図７はＮ２系パターンのパターンシーケンスを発生させる手順を表すフローチャート、図８は動作アクセス時間の測定方法を示すフローチャートである。
【００５０】
第１ステップにおいて初期アクセス時間の測定を行う場合、まず準備として、半導体集積回路の母集団から標本を取り出して、アクセス時間検査装置１が組み込まれたＬＳＩテスタに接続する。この場合、標本の選び方は任意である。また、標本の数も任意であるが、オフセット値の代表値を測定する場合には、母集団に対して充分に精度のよいオフセット値の代表値が得られる数とする。尚、オフセット値の代表値とは、オフセット値の平均値や最頻値等をいう。
【００５１】
図３において、まず、アクセス時間決定手段１４は、読出遅延時間設定手段１５により、データ読出手段１２の読出遅延時間を初期化する（Ｓ１）。ここで、読出遅延時間を初期化とは、読出遅延時間をある決められたデフォルト値に設定することをいい、この場合、半導体集積回路２のアクセス時間の設計値よりも短い時間（アクセスエラーが起こることが充分に予想される時間）がデフォルト値として設定されているものとする。
【００５２】
次に、アクセス時間決定手段１４は、内部タイマによりカウントを開始し、クールダウン時間設定手段１６により設定されたクールダウン時間が経過するまで、半導体集積回路２へのアクセスを停止する（Ｓ２）。これにより、半導体集積回路２の温度は、アクセス動作がなされていない場合における熱平衡状態の温度となる。このアクセス停止時間は、半導体集積回路２の周囲環境や半導体集積回路２の放熱特性にもよるが、通常は、２〜３分程度である。
【００５３】
次に、アクセス時間決定手段１４は、テストパターン記憶手段４から、所定のパターンシーケンスを読み出して、データ書込手段１１又はデータ読出手段１２により、半導体集積回路２に対して上記所定のパターンシーケンスに従ってアクセスを行う（Ｓ３）。この際のパターンシーケンスは、実際の選別工程における条件に合わせるために、実際の選別工程においてアクセス時間検査の前までに実行されるアクセスパターンのパターンシーケンスと同じものを使用する（図１０のＳ５０，Ｓ５２，・・・，Ｓ５４）。これにより、実際の選別工程と同一の温度条件により、初期アクセス時間の測定を行うことができる。
【００５４】
次に、アクセス時間決定手段１４は、まずＮ系パターンに基づくアクセス時間探査動作を行う（Ｓ４）。
【００５５】
ここで、Ｎ系パターンについて図５を参照しながら補足説明する。
【００５６】
図５（ａ）は、半導体集積回路２の内部のメモリセルを模式的に示したものであり、ｍ×ｎ個のメモリセルで構成されているものとする。半導体集積回路内におけるメモリセルの物理的な配置は、一般に、図５（ａ）に示すように、マトリックス状に配置されており、アドレスＡｄｒは、例えば、Ａｄｒ＝ｎｘ＋ｙ（ｘは行番号、ｙは列番号）のようになる。
【００５７】
Ｎ系パターンにおいては、図５（ｂ）に示すように、まず、総てのメモリセルに対して、アドレスの小さい順にデータ「０」とデータ「１」とを交互に書き込む。図５（ｂ）において、「ｗ０」はデータ「０」の書き込みを表し、「ｗ１」はデータ「１」の書き込みを表している。また、縦軸は、メモリセルのアドレスを表し、横軸はパターン系列を表している。
【００５８】
総てのアドレスへの書き込みを行った後、総てのメモリセルに対して、アドレスの小さい順に、メモリセルのデータを読み出す。図５（ｂ）において、「ｒ０」はデータ「０」の読み出しを表し、「ｒ１」はデータ「１」の読み出しを表している。
【００５９】
このような、書き込み又は読み出しをするアドレスと書き込みコマンド又は読み出しコマンドとの組の順序づけられた系列を、「Ｎ系パターン」と称す。
【００６０】
また、アクセス時間探査動作の具体的内容について、図４を参照しながら補足説明する。
【００６１】
アクセス時間探査動作においては、まず、データ書込手段１１が、所定のテストパターンに従って、メモリアドレスにテストパターンの書き込みを行う（Ｓ２１）。例えば、Ｎ系パターンの場合、総てのメモリセルについて「０」又は「１」のデータの書き込みを行う。そして、以下に説明するアクセスエラーの検査においてアクセスエラーが生じたことを示すエラーフラグを非成立状態としておく。すなわち、例えば、エラーフラグの成立状態を「１」、非成立状態を「０」とすれば、ここでは、エラーフラグを「０」とする。
【００６２】
次に、データ読出手段１２が、ライト・イネーブル（ＷＥ）をネゲートさせた後、所定のテストパターンに従って、最初に読み出すメモリセルのアドレスをＡ０〜Ａ１６に制定する（Ｓ２２）。そして、チップセレクト（ＣＥ１、ＣＥ２）及びアウトプット・イネーブル（ＯＥ）をアサートしてＩ／Ｏピンにデータ出力信号を出力させてから（Ｓ２３）、データ出力信号をラッチする（Ｓ２４）。このとき、データ読出手段１２は、読み出しを行うメモリセルのアドレスが制定されてから、読出遅延時間設定手段１５により設定された読出遅延時間が経過した時点で、データ出力信号をラッチする。
【００６３】
次に、アクセスエラー判定手段１３は、ラッチされたデータ出力信号の値が、当該メモリセルに書き込んだデータ値（期待値）と一致するか否かを判定し、一致しない場合にはアクセスエラーと判定してＦａｉｌ信号を出力し、一致する場合にはＰａｓｓ信号を出力する（Ｓ２５）。
【００６４】
ここで、Ｆａｉｌ信号が出力された場合、アクセス時間決定手段１４は、エラーフラグを成立状態として（Ｓ２６）、アクセス時間探査動作を終了する。
【００６５】
一方、Ｐａｓｓ信号が出力された場合には、アクセス時間決定手段１４は、テストパターンにおいて次の読み出しコマンドがあるか否かを判定する（Ｓ２７）。次の読み出しコマンドがある場合には、データ読出手段１２は、次に読み出すメモリセルのアドレスをＡ０〜Ａ１６に制定し（Ｓ２８）、ステップＳ２３に戻る。一方、読み出しコマンドがない場合には、アクセス時間決定手段１４は、テストパターンの総てのコマンドを実行したか否かを判定する（Ｓ２９）。そして、総てのコマンドが実行されている場合には、現在、読出遅延時間設定手段１５が設定している読出遅延時間をアクセス時間ｔＡＣＣに設定して（Ｓ３０）、アクセス時間探査動作を終了する。尚、Ｓ２９において、総てのコマンドが実行されていなかった場合には、ステップＳ２１の動作に戻る。
【００６６】
以上のようなＮ系パターンに基づくアクセス時間探査動作が終了すると（Ｓ４）、次に、アクセス時間決定手段１４は、エラーフラグを参照して、半導体集積回路２のメモリセルの何れかのアドレスにおいてアクセスエラーが起こったか否かを判定する（Ｓ５）。ここで、アクセスエラーが起こったと判定された場合、すなわち、エラーフラグが成立状態であった場合、アクセス時間決定手段１４は、読出遅延時間設定手段１５により読出遅延時間の設定値を変更し（Ｓ９）、ステップＳ２の動作に戻る。
【００６７】
一方、ステップＳ５で、半導体集積回路２のメモリセルの何れのアドレスにおいてもアクセスエラーが起こらなかったと判定された場合、すなわち、エラーフラグが非成立状態であった場合、アクセス時間決定手段１４は、次にＮ２系パターンに基づくアクセス時間探査動作を行う（Ｓ７）。
【００６８】
ここで、Ｎ２系パターンについて図６及び図７を参照しながら補足説明する。
【００６９】
図６（ａ）は、半導体集積回路２の内部のメモリセルを模式的に示したものであり、図５（ａ）と同様、ｍ×ｎ個のメモリセルで構成されているものとする。
【００７０】
次に、Ｎ２系パターンのアクセスコマンドの発生手順を図７に従って説明する。
【００７１】
まず、図６（ｂ）、図７に示すように、総てのメモリセルに対して、アドレスの小さい順にデータ「０」を書き込む書込コマンドを発生させる（Ｐ１）。
【００７２】
次に、書込検査対象アドレス（Ａｄｒ＿ｗｔ）を０、読出検査対象アドレス（Ａｄｒ＿ｒｔ）を０、妨害読出アドレス（Ａｄｒ＿ｒｄ）を１に設定する（Ｐ２）。そして、まずＡｄｒ＿ｗｔのメモリセルにデータ「１」を書き込む書込コマンドを発生させ（Ｐ３）、Ａｄｒ＿ｒｔのメモリセルを読み出す読出コマンドを発生させる（Ｐ４）。
【００７３】
次に、Ａｄｒ＿ｒｄ、Ａｄｒ＿ｒｔの順にメモリセルを読み出す読出コマンドを発生させる（Ｐ５，Ｐ６）。これは、Ａｄｒ＿ｒｄを読み出すことにより、Ａｄｒ＿ｒｔのメモリセルのデータが変更されていないかどうかを検査するものである。
【００７４】
次に、Ａｄｒ＿ｒｄの値をインクリメントし（Ｐ７）、Ａｄｒ＿ｒｄ＝Ａｄｒ＿ｒｔの場合には（Ｐ８）、更に、Ａｄｒ＿ｒｄの値をインクリメントする（Ｐ９）。そして、Ａｄｒ＿ｒｄの値がメモリセルの最大アドレス値ｍ×ｎ−１を超えていないかどうかを検査し（Ｐ１０）、超えていなければ、ステップＰ４に戻って、再び上記と同様の手順でアクセスコマンドを発生させる。
【００７５】
また、ステップＰ１０で、Ａｄｒ＿ｒｄの値がメモリセルの最大アドレス値ｍ×ｎ−１を超えた場合、Ａｄｒ＿ｗｔのメモリセルにデータ「０」を書き込むコマンドを発生させた後（Ｐ１１）、Ａｄｒ＿ｗｔの値をインクリメントする（Ｐ１２）。そして、Ａｄｒ＿ｗｔの値がメモリセルの最大アドレス値ｍ×ｎ−１を超えていないかどうかを検査する（Ｐ１３）。
【００７６】
ここで、Ａｄｒ＿ｗｔの値がメモリセルの最大アドレス値ｍ×ｎ−１を超えていなければ、Ａｄｒ＿ｒｔの値をＡｄｒ＿ｗｔの値に、Ａｄｒ＿ｒｄの値を０に設定し（Ｐ１４，Ｐ１５）、ステップＰ３に戻って、再び上記と同様の手順でアクセスコマンドを発生させる。
【００７７】
また、ステップＰ１３で、Ａｄｒ＿ｗｔの値がメモリセルの最大アドレス値ｍ×ｎ−１を超えた場合、アクセスコマンドの発生手順を終了する。
【００７８】
このような発生手順により生成される、書き込み又は読み出しをするアドレスと書き込みコマンド又は読み出しコマンドとの組の順序づけられた系列を、「Ｎ２系パターン」と称す。
【００７９】
尚、図３のステップＳ７におけるアクセス時間探査動作の方法については、前述のように図４で説明した通りである。
【００８０】
次に、半導体集積回路２のメモリセルの何れかのアドレスにおいてアクセスエラーが起こったか否かを判定する（Ｓ８）。ここで、アクセスエラーが起こったと判定された場合、アクセス時間決定手段１４は、読出遅延時間設定手段１５により読出遅延時間の設定値を１テスタクロック分だけ大きい値に変更し（Ｓ９）、ステップＳ２の動作に戻る。ここで、テスタクロックとは、アクセス時間検査装置１の内部で発生するクロックであり、半導体集積回路２のアクセス時間よりも充分に短い周期を有するクロックが用いられる（図２参照）。このテスタクロックの周期がアクセス時間の測定における分解能を決めるからである。
【００８１】
一方、ステップＳ８で、半導体集積回路２のメモリセルの何れのアドレスにおいてもアクセスエラーが起こらなかったと判定された場合は、初期アクセス時間の測定動作を終了する。
【００８２】
以上のような手順で、初期アクセス時間の測定動作を行った後には、アクセス時間ｔＡＣＣには、半導体集積回路２にアクセス動作が行われていないときの熱平衡状態から上記所定のパターンシーケンスに基づく一連のアクセス動作を１回だけ行った状態におけるアクセス時間が設定されることになる。オフセット値記憶手段８は、上記初期アクセス時間であるｔＡＣＣの値を取得して、初期アクセス時間として一時記憶する。
【００８３】
このように、初期アクセス時間の測定前に、所定の時間だけ半導体集積回路２へのアクセス動作を停止して、半導体集積回路２内部の素子のジャンクション温度を熱平衡状態における温度とすることで、半導体集積回路２内の素子のジャンクション温度のばらつきによる初期アクセス時間のばらつきを最小限に抑えることが可能となる。そして、常に同一条件で再現性よく半導体集積回路２の初期アクセス時間を検査することが可能となる。
【００８４】
尚、本実施形態においては、一例として、初期アクセス時間の測定に、Ｎ系パターンとＮ２系パターンを使用して説明したが、初期アクセス時間の測定に使用するテストパターンは、上記以外のテストパターンを使用することも可能である。
【００８５】
次に、第１ステップにおける動作アクセス時間の測定方法について説明する。
【００８６】
図８において、まず、アクセス時間決定手段２０は、読出遅延時間設定手段２１により、データ読出手段１８の読出遅延時間を初期化する（Ｓ４０）。ここで、読出遅延時間を初期化とは、読出遅延時間をある決められたデフォルト値に設定することをいい、この場合、半導体集積回路２のアクセス時間の設計値よりも短い時間、すなわちアクセスエラーが起こることが充分に予想される時間がデフォルト値として設定されているものとする。
【００８７】
次に、アクセス時間決定手段２０は、内部タイマによりカウントを開始し、ウォームアップ時間設定手段２２により設定されたウォームアップ時間が経過するまで、半導体集積回路２へ連続的にアクセスを行う（Ｓ４１）。その結果、半導体集積回路２の温度は、半導体集積回路２へのアクセスが連続的に行われることにより熱平衡に達した状態の温度となる。このウォームアップ時間は、半導体集積回路２の周囲環境にもよるが、通常は、２〜３分程度である。
【００８８】
以下、ステップＳ４２〜Ｓ４６は、初期アクセス時間の測定におけるステップＳ４〜Ｓ９の動作と同様であるため、説明は省略する。尚、動作アクセス時間の測定においては、ウォームアップの動作（Ｓ４１）は最初に１度行うだけで充分であり、読出遅延時間を変更した後のアクセス時間の測定においては、既に充分に熱平衡に達した状態にあるため、ウォームアップの動作（Ｓ４１）は省略される。
【００８９】
以上のような手順で、各読出遅延時間についてアクセスエラーの発生検査を行った後には、アクセス時間ｔＡＣＣには、半導体集積回路２へのアクセスが連続的に行われることにより熱平衡に達した状態におけるアクセス時間が設定されることになる。オフセット値記憶手段８は、上記初期アクセス時間であるｔＡＣＣの値を取得して、動作アクセス時間として一時記憶する。
【００９０】
このように、半導体集積回路２のアクセス時間の測定を行う前に、所定の時間だけ半導体集積回路２へ連続的にアクセス動作を行うことにより、半導体集積回路２内部の素子のジャンクション温度を、連続アクセスが継続的に行われている場合における熱平衡状態とすることができる。従って、後述のように、半導体集積回路２へのアクセス頻度によるジャンクション温度のばらつきに基づくアクセス時間のばらつきがなくなり、常に一定の条件で半導体集積回路２のアクセス時間を検査することが可能となる。また、半導体集積回路２が製品に組み込まれて動作している状態に近い状態における半導体集積回路２のアクセス時間を検査することが可能となる。
【００９１】
第１のステップの最後に、オフセット値算出手段７は、以上の手順によって測定した動作アクセス時間と初期アクセス時間との差を計算してオフセット値を算出し、オフセット値記憶手段８に記憶させる。尚、標本とされる半導体集積回路２が複数個ある場合には、オフセット値算出手段７は、各標本のオフセット値をオフセット値記憶手段８に記憶した後、それらオフセット値の代表値を計算し、当該代表値をオフセット値記憶手段８に記憶させる。以上により、第１ステップの動作が終了する。
【００９２】
ここで、半導体集積回路２の内部素子のジャンクション温度とアクセス時間との関係について説明する。
【００９３】
図９はアクセス時間の測定に使用するパターン長と測定されるアクセス時間の関係を表すグラフである。図９においては、ＡはＮ系パターンに従ってを繰り返してアクセス時間を測定したときのアクセス時間の時間変化を示しており、ＢはＮ２系パターンに従って繰り返してアクセス時間を測定したときのアクセス時間の時間変化を示している。また、Ａ０，Ｂ０は、それぞれ、Ｎ系パターン、Ｎ２系パターンを使用して測定した初期アクセス時間であり、Ａ１，Ｂ１は、それぞれ、Ｎ系パターン、Ｎ２系パターンを使用して測定した動作アクセス時間である。
【００９４】
初期アクセス時間の値は、初期アクセス時間の測定に使用するテストパターンによって異なる。これは、測定に使用するテストパターンのアクセス頻度の違いによるものと考えられる。即ち、アクセス頻度の小さいＮ系パターンにおいては、半導体集積回路へのアクセス動作によるジャンクション温度の上昇量は小さいため、初期アクセス時間は短くなり、アクセス頻度の大きいＮ２系パターンにおいては、半導体集積回路へのアクセス動作によるジャンクション温度の上昇量は大きいため、初期アクセス時間は長くなる。しかしながら、測定前に、半導体集積回路にアクセス動作が行われていないときの熱平衡状態まで充分に冷却するようにすれば、Ｎ系パターン又はＮ２系パターンを用いて初期アクセス時間を何回測定しても、各測定において得られる初期アクセス時間の値はほぼ一定となる。
【００９５】
また、Ｎ系パターン又はＮ２系パターンに基づいて半導体集積回路に繰り返しアクセスを行うと、アクセス時間は徐々に長くなるが、ある時点でアクセス時間は一定の値に飽和する。このとき、半導体集積回路の内部素子のジャンクション温度は、半導体集積回路へのアクセスが連続的に行われることにより熱平衡に達した状態にある。すなわち、この状態におけるアクセス時間が動作アクセス時間である。このように、動作アクセス時間はテストパターンに関係なく、常に一定の値となる。
【００９６】
従って、動作アクセス時間を半導体集積回路のアクセス時間の検査に使用すれば、検査前又は検査中のアクセス頻度に影響されることなく、安定した値が得られることが分かる。また、実動作時におけるアクセス時間は、必ずこの動作アクセス時間以下であるため、動作アクセス時間を検査することで、実動作時におけるアクセス時間が要求される基準を満たしているか否かを検証することができることが分かる。
【００９７】
次に、第２ステップについて、図１０を参照しながら説明する。
【００９８】
図１０は半導体集積回路の選別工程におけるアクセス時間検査方法のフローチャートである。
【００９９】
第２ステップの選別工程においては、半導体集積回路の母集団に属する各半導体集積回路２のうち上述の標本以外のものを、順次ＬＳＩテスタに接続して、図１０に示す処理フローに従って各半導体集積回路２の選別検査を行う。
【０１００】
図１０において、まず、アクセス時間決定手段１４は、内部タイマによりカウントを開始し、クールダウン時間設定手段１６により設定されたクールダウン時間が経過するまで、半導体集積回路２へのアクセスを停止する（Ｓ５０）。これにより、半導体集積回路２の温度は、アクセス動作がなされていない場合における熱平衡状態の温度となる。
【０１０１】
次に、ＬＳＩテスタの他の選別試験機能によって、半導体集積回路２の選別試験が行われる（Ｓ５１〜Ｓ５６）。この段階で、各選別試験において不合格とされた半導体集積回路２は、選別アウトとされて不合格品とされる（Ｓ６３）。
【０１０２】
これらの選別試験が終わった後に、判別手段１０は、まず、選別閾値記憶手段９に記憶された選別閾値を取得し、オフセット値記憶手段８に記憶されたオフセット値又はその代表値を記憶し、選別閾値からオフセット値又はその代表値を引いた値を読出遅延時間として、読出遅延時間設定手段１５，２１により、データ読出手段１２，１８に設定する（Ｓ５７）。
【０１０３】
次に、アクセス時間決定手段１４は、Ｎ系パターンに基づくアクセス時間探査動作を行う（Ｓ５８）。尚、このＮ系パターンに基づくアクセス時間探査動作については、上述のとおりである。そして、判別手段１０は、エラーフラグを参照して、半導体集積回路２のメモリセルの何れかのアドレスにおいてアクセスエラーが起こったか否かを判定する（Ｓ５９）。ここで、アクセスエラーが起こったと判定された場合、すなわち、エラーフラグが成立状態であった場合、その半導体集積回路２は選別アウトとされて不合格品とされる（Ｓ６３）。
【０１０４】
次に、アクセス時間決定手段２０は、Ｎ２系パターンに基づくアクセス時間探査動作を行う（Ｓ６０）。尚、このＮ２系パターンに基づくアクセス時間探査動作については、上述のとおりである。そして、判別手段１０は、エラーフラグを参照して、半導体集積回路２のメモリセルの何れかのアドレスにおいてアクセスエラーが起こったか否かを判定する（Ｓ５９）。ここで、アクセスエラーが起こったと判定された場合、すなわち、エラーフラグが成立状態であった場合、その半導体集積回路２は選別アウトとされて不合格品とされる（Ｓ６３）。
【０１０５】
このようにして、半導体集積回路の母集団に属する各半導体集積回路２のうち上述の標本以外のものについては、Ｎ系パターン及びＮ２系パターンについての初期アクセス時間の測定を１回行い、それらの初期アクセス時間にオフセット値を加えた値を動作アクセス時間と推定する。そして、動作アクセス時間の推定値が選別値以下であるかどうかによって、アクセス時間の検査を行う。そのため、母集団に属する多数の半導体集積回路２の各々について、実動作時におけるアクセス時間が要求基準を満たしているか否かを、短時間で精度よく検査することができる。
【０１０６】
尚、本実施形態においては、図４に示したように、アクセス時間探査動作を、逐次読出遅延時間を変更しながらアクセスエラーの有無を検査することにより行うこととしたが、本発明は、この実施形態に限るものではなく、１回の測定で異なる読出遅延時間におけるデータ出力信号系列を一度にサンプリングして、サンプリングされたデータ出力信号系列の値から、アクセスエラーが生じない最小の読出遅延時間を求め、これをアクセス時間として決定するようにしてもよい。
【０１０７】
また、本実施形態においては、半導体集積回路２の選別試験（Ｓ５１〜Ｓ５６）を行った後にアクセス時間の検査試験を行うこととしたが、アクセス時間の検査試験を選別試験（Ｓ５１〜Ｓ５６）の前に行うようにしてもよい。この場合、初期アクセス時間の測定（図３参照）において、ステップＳ３における半導体集積回路２へのアクセス動作を省略することができる。
【０１０８】
【発明の効果】
以上のように、本発明によれば、母集団に属する半導体集積回路のうち標本以外のものについては、初期アクセス時間を１回測定するだけで精度よく動作アクセス時間を推定できるため、実動作時におけるアクセス時間が要求基準を満たしているか否かを短時間で精度よく検査することが可能である。そのため、実際の半導体集積回路の生産ラインの選別工程に適用することが可能である。そして、選別時のアクセス時間の閾値を適切な値に設定することができるので、半導体集積回路に極めて短いアクセス時間が要求されるような場合であっても、実動作時におけるアクセス時間を十分に保証しつつ、製品歩留まりを高く維持することが可能となる。
【０１０９】
また、半導体集積回路の初期アクセス時間の絶対値及び動作アクセス時間の絶対値を、常に一定の条件で再現性よく検査することが可能となる。従って、半導体集積回路のアクセス時間に関する性能を正確に評価することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るアクセス時間検査装置のブロック図である。
【図２】半導体集積回路のデータ読み出し動作における動作タイミングを示す図である。
【図３】初期アクセス時間の測定方法を示すフローチャートである。
【図４】アクセス時間探査動作のフローチャートである。
【図５】Ｎ系パターンのパターンシーケンスを表す図である。
【図６】Ｎ２系パターンのパターンシーケンスを表す図である。
【図７】Ｎ２系パターンのパターンシーケンスを発生させる手順を表すフローチャートである。
【図８】動作アクセス時間の測定方法を示すフローチャートである。
【図９】アクセス時間の測定に使用するパターン長と測定されるアクセス時間の関係を表すグラフである。
【図１０】半導体集積回路の選別工程におけるアクセス時間検査方法のフローチャートである。
【符号の説明】
１　アクセス時間検査装置
２　半導体集積回路
３　ライトパターン設定手段
４　テストパターン記憶手段
５　初期アクセス時間測定手段
６　動作アクセス時間測定手段
７　オフセット値算出手段
８　オフセット値記憶手段
９　選別閾値記憶手段
１０　判別手段
１１，１７　データ書込手段
１２，１８　データ読出手段
１３，１９　アクセスエラー判定手段
１４，２０　アクセス時間決定手段
１５，２１　読出遅延時間設定手段
１６　クールダウン時間設定手段
２２　ウォームアップ時間設定手段
【図１】
2004125687.tif 000003
【図２】
2004125687.tif 000004
【図３】
2004125687.tif 000005
【図４】
2004125687.tif 000006
【図５】
2004125687.tif 000007
【図６】
2004125687.tif 000008
【図７】
2004125687.tif 000009
【図８】
2004125687.tif 000010
【図９】
2004125687.tif 000011
【図１０】
2004125687.tif 000012