(57)【要約】【課題】フォトダイオードの光吸収層に注入されたドーパントの拡散および光吸収層表面の劣化を防止でき、高周波特性および高信頼性に優れたヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を提供する。【解決手段】本発明の製造方法では、フォトダイオードを形成する領域において、アンドープＩｎＧａＡｓ層１８上に、ＨＢＴのベース層に相当するｐ型ＩｎＧａＡｓ層１９およびｐ型ＩｎＧａＡｓＰ層２０、エミッタ層に相当するアンドープＩｎＰ層２１、及びエミッタコンタクト層に相当するｎ型ＩｎＰ層２２およびｎ型ＩｎＧａＡｓ層２３が存在する状態で、エミッタコンタクト層に相当するｎ型ＩｎＧａＡｓ層２３の上方から、ＢｅイオンをアンドープＩｎＧａＡｓ層１８にイオン注入する。さらに、前記イオン注入後、この構造を持つ基板に対し、高温活性化アニールを施す。【選択図】    図２
2004228214.tif 000002
【特許請求の範囲】
【請求項１】
ヘテロ接合バイポーラトランジスタとフォトダイオードを有するヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法において、
半絶縁性基板上に、サブコレクタ層、コレクタコンタクト層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層を前記半絶縁性基板側から順に形成する工程と、
前記フォトダイオードを形成する領域において、前記エミッタコンタクト層の上方から、前記コレクタ層の一部に不純物をイオン注入する工程と、
前記不純物がイオン注入された前記コレクタ層の一部に対して活性化アニールを行う工程と、
を有することを特徴とするヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
【請求項２】
前記フォトダイオードを形成する領域において、
前記エミッタコンタクト層、前記エミッタ層を順次除去し、前記ベース層を露出させる工程と、
前記ベース層上に、前記フォトダイオードのアノード電極を形成する工程と、をさらに有することを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
【請求項３】
前記イオン注入および活性化アニールによる工程は、少なくとも前記不純物がイオン注入された前記コレクタ層の一部を、キャリア濃度２．５×１０１７〜２．５×１０１８ｃｍ−３の範囲内の半導体層に変える工程であることを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
【請求項４】
前記ヘテロ接合バイポーラトランジスタを構成する前記サブコレクタ層はｎ型ＩｎＰ層を含み、前記コレクタコンタクト層はｎ型ＩｎＧａＡｓ層を含み、前記コレクタ層はｎ型ＩｎＧａＡｓＰ層およびアンドープＩｎＧａＡｓ層を含み、前記ベース層はｐ型ＩｎＧａＡｓ層およびｐ型ＩｎＧａＡｓＰ層を含み、前記エミッタ層はアンドープあるいはｎ型ＩｎＰ層を含み、前記エミッタコンタクト層はｎ型ＩｎＰ層およびｎ型ＩｎＧａＡｓ層を含むことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
【請求項５】
前記半絶縁性基板上の前記フォトダイオードを形成する領域において、前記サブコレクタ層、前記コレクタ層の他の一部はキャリア走行層であり、前記コレクタ層の一部と前記ベース層の一部は光吸収層であり、前記ベース層の他の一部はキャリアブロック層であることを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
【請求項６】
前記フォトダイオードを構成する、前記キャリア走行層はｎ型ＩｎＰ層、ｎ型ＩｎＧａＡｓＰ層を含み、前記光吸収層はアンドープＩｎＧａＡｓ層、ｐ型ＩｎＧａＡｓ層を含み、前記キャリアブロック層はｐ型ＩｎＧａＡｓＰ層を含むことを特徴とする請求項５に記載のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
【請求項７】
半絶縁性基板上に、ＩｎＰ層およびＩｎＧａＡｓ層からなるバッファ層、ｎ型ＩｎＰ層からなるサブコレクタ層、ｎ型ＩｎＧａＡｓ層からなるコレクタコンタクト層、ｎ型ＩｎＧａＡｓＰ層およびアンドープＩｎＧａＡｓ層で構成されたコレクタ層、ｐ型ＩｎＧａＡｓ層およびｐ型ＩｎＧａＡｓＰ層からなるベース層、アンドープあるいはｎ型ＩｎＰ層からなるエミッタ層、ｎ型ＩｎＰ層およびｎ型ＩｎＧａＡｓ層からなるエミッタコンタクト層から構成されたヘテロ接合バイポーラトランジスタと、前記サブコレクタ層、前記コレクタ層の一部に相当するキャリア走行層、前記コレクタ層の他の一部と前記ベース層の一部に相当する光吸収層、前記ベース層の他の一部に相当するキャリアブロック層から構成されたフォトダイオードを含むヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法において、
前記フォトダイオードを構成する平面領域においてのみ、前記ヘテロ接合バイポーラトランジスタにおける前記エミッタコンタクト層に相当するｎ型ＩｎＧａＡｓ層およびｎ型ＩｎＰ層の上方から、前記コレクタ層の一部に相当するアンドープＩｎＧａＡｓ層にアクセプタ不純物をイオン注入する工程と、
前記アクセプタ不純物がイオン注入されたアンドープＩｎＧａＡｓ層に対して活性化アニールを行う工程と、
前記フォトダイオードを構成する平面領域において、前記エミッタコンタクト層に相当するｎ型ＩｎＧａＡｓ層およびｎ型ＩｎＰ層、前記エミッタ層に相当するアンドープあるいはｎ型ＩｎＰ層を順次除去し、前記ベース層の一部に相当する前記ｐ型ＩｎＧａＡｓＰ層を露出させる工程と、
前記ベース層の一部に相当する前記ｐ型ＩｎＧａＡｓＰ層上に前記フォトダイオードのアノード電極を形成する工程と、
を有することを特徴とするヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
【請求項８】
前記イオン注入および活性化アニールによる工程は、少なくとも前記アンドープＩｎＧａＡｓ層をキャリア濃度２．５×１０１７〜２．５×１０１８ｃｍ−３の範囲内のｐ型ＩｎＧａＡｓ層に変える工程であることを特徴とする請求項７に記載のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタと受光回路が搭載されたヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法に関するものであり、特にヘテロ接合バイポーラトランジスタ集積化受光回路の信頼性及び高周波特性を向上させる製造方法に関するものである。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、エミッタにベースよりもバンドギャップの大きな半導体材料を用いることにより、ベース層の不純物濃度を高くしてもエミッタ注入効率を低下させることなく高い電流利得が得られること、さらにこのためベース抵抗が低く抑えられることなど非常に多くの優れた特徴を有している。特に、ＩＩＩ−Ｖ族化合物半導体を用いると、その優れた電子輸送特性、材料の選択によりヘテロ構造の組み合わせが広がり更に利点は広がる。中でも最も注目すべき利点は、光デバイスとの融合が可能であることである。
【０００３】
最近、ＩｎＰ／ＩｎＧａＡｓ  ＨＢＴと単一走行キャリアフォトダイオード（ＵＴＣ−ＰＤ：ｕｎｉ−ｔｒａｖｅｌｉｎｇ−ｃａｒｒｉｅｒ  ｐｈｏｔｏｄｉｏｄｅ）を集積化した受光回路が提案されている（例えば、特許文献１参照）。この集積化受光回路の特徴は、ＩｎＰ／ＩｎＧａＡｓ  ＨＢＴのコレクタ層がアンドープＩｎＧａＡｓ、ｎ型ＩｎＧａＡｓＰの４元混晶およびｎ型ＩｎＰで構成されていることから、ＨＢＴ構造におけるベース層（高濃度ｐ型ＩｎＧａＡｓＰおよびｐ型ＩｎＧａＡｓ）及びコレクタ層の一部にベリリウム（Ｂｅ）イオン注入を施すことにより、ベース層、コレクタ層、サブコレクタ層をもってＩｎＧａＡｓ層を光吸収層とする長波長帯（１．５５μｍ）のＵＴＣ−ＰＤを形成することである。この方法により、ＨＢＴとＵＴＣ−ＰＤの同一エピ基板上での作製が可能になり、ＨＢＴ構造とＵＴＣ−ＰＤ構造を重ね合わせたエピタキシャル層に比べて、層構成数が少なく、かつ全体の層厚が薄いためプロセス工程数の低減、配線段差の緩和等の利点を有し、歩留まり、面内均一性、再現性に優れた集積化光受信回路を提供することができることとなる。
【０００４】
前記集積化受光回路のＵＴＣ−ＰＤの作製に関して従来技術では、以下のような工程が行われている。まず、エッチングによりエミッタコンタクトに相当するｎ型ＩｎＧａＡｓ層およびｎ型ＩｎＰ層、エミッタに相当するアンドープあるいはｎ型ＩｎＰ層を除去し、ベースに相当するｐ型ＩｎＧａＡｓＰ層を露出する。その後、Ｂｅイオン注入を行い、高温活性化アニールを実施する。これにより、コレクタ層に相当するアンドープＩｎＧａＡｓ層の一部をｐ型ＩｎＧａＡｓ層に変え、フォトダイオードの光吸収層として機能させている。
【０００５】
【特許文献１】
特開２００１−１１１０９５号公報
【０００６】
【非特許文献１】
「Ｌ．Ｖｅｓｃａｎ  ｅｔ  ａｌ．，  Ｊｏｕｒｎａｌ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ，  ６７，３５３（１９８４）」
【０００７】
【発明が解決しようとする課題】
しかしながら、イオン注入後の高温活性化アニール時に半導体表面を保護していないと、表面から蒸気圧の高いＶ族元素が解離し、半導体表面をモホロジーの劣化を引き起こす。この状態で、アノード電極を形成するとコンタクト抵抗の低下を招き、フォトダイオードのＣＲ時定数が増大する。更に、Ｖ族元素の表面からの解離に伴い、イオン注入したドーパントが表面から外部へ拡散することが知られている（例えば、非特許文献１参照）。これにより、イオン注入層のキャリアプロファイルの制御が難しくなるという課題が生じる。
【０００８】
また、高温活性化アニール時に例えば従来良く使用されているプラズマＣＶＤ法で堆積するシリコン窒化膜あるいはシリコン酸化膜を保護膜として用いた場合、ｐ型ＩｎＧａＡｓＰ層上にプラズマＣＶＤで堆積する際に発生するプラズマダメージによりｐ型ＩｎＧａＡｓＰ層の表面リーク電流が増大し、ＵＴＣ−ＰＤの高周波特性を低下させてしまう可能性が生じる。これに加えて、シリコン窒化膜あるいはシリコン酸化膜をｐ型ＩｎＧａＡｓＰ層上に堆積することでプロセス工程数が増えるという課題も生じる。
【０００９】
そこでこの発明は、前記課題に鑑みてなされたものであり、フォトダイオードの光吸収層に注入されたドーパントの拡散および光吸収層表面の劣化を防止でき、高周波特性および高信頼性に優れたヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的を達成するために本発明は、ヘテロ接合バイポーラトランジスタとフォトダイオードを有するヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法において、半絶縁性基板上に、サブコレクタ層、コレクタコンタクト層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層を前記半絶縁性基板側から順に形成する工程と、前記フォトダイオードを形成する領域において、前記エミッタコンタクト層の上方から、前記コレクタ層の一部に不純物をイオン注入する工程と、前記不純物がイオン注入された前記コレクタ層の一部に対して活性化アニールを行う工程とを有することを特徴とする。
【００１１】
このような構成を有する製造方法によれば、ベース層のみを介してコレクタ層の一部に不純物をイオン注入するのではなく、エミッタコンタクト層、エミッタ層、及びベース層を介してイオン注入し、この構造を持つ半絶縁性基板に活性化アニールを施す。これにより、イオン注入後の活性化アニール時に生じる、ベース層の表面モホロジーの低下を抑制し、高品質なベース層および光吸収層（前記コレクタの一部）を形成することができる。
【００１２】
また本発明は、半絶縁性基板上に、ＩｎＰ層およびＩｎＧａＡｓ層からなるバッファ層、ｎ型ＩｎＰ層からなるサブコレクタ層、ｎ型ＩｎＧａＡｓ層からなるコレクタコンタクト層、ｎ型ＩｎＧａＡｓＰ層およびアンドープＩｎＧａＡｓ層で構成されたコレクタ層、ｐ型ＩｎＧａＡｓ層およびｐ型ＩｎＧａＡｓＰ層からなるベース層、アンドープあるいはｎ型ＩｎＰ層からなるエミッタ層、ｎ型ＩｎＰ層およびｎ型ＩｎＧａＡｓ層からなるエミッタコンタクト層から構成されたヘテロ接合バイポーラトランジスタと、前記サブコレクタ層、前記コレクタ層の一部に相当するキャリア走行層、前記コレクタ層の他の一部と前記ベース層の一部に相当する光吸収層、前記ベース層の他の一部に相当するキャリアブロック層から構成されたフォトダイオードを含むヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法において、前記フォトダイオードを構成する平面領域においてのみ、前記ヘテロ接合バイポーラトランジスタにおける前記エミッタコンタクト層に相当するｎ型ＩｎＧａＡｓ層およびｎ型ＩｎＰ層の上方から、前記コレクタ層の一部に相当するアンドープＩｎＧａＡｓ層にアクセプタ不純物をイオン注入する工程と、前記アクセプタ不純物がイオン注入されたアンドープＩｎＧａＡｓ層に対して活性化アニールを行う工程と、前記フォトダイオードを構成する平面領域において、前記エミッタコンタクト層に相当するｎ型ＩｎＧａＡｓ層およびｎ型ＩｎＰ層、前記エミッタ層に相当するアンドープあるいはｎ型ＩｎＰ層を順次除去し、前記ベース層の一部に相当する前記ｐ型ＩｎＧａＡｓＰ層を露出させる工程と、前記ベース層の一部に相当する前記ｐ型ＩｎＧａＡｓＰ層上に前記フォトダイオードのアノード電極を形成する工程とを有することを特徴とする。
【００１３】
このような構成を有する製造方法によれば、アクセプタ不純物をベース層に相当するｐ型ＩｎＧａＡｓＰ層から直接注入する代わりにエミッタコンタクト層に相当するｎ型ＩｎＧａＡｓ層から注入し、この構造を持つ半絶縁性基板に活性化アニールを施す。これにより、イオン注入後の活性化アニール時に生じる、ベース層に相当するｐ型ＩｎＧａＡｓＰ層の表面モホロジーの低下を抑制し、高品質なベース層（ｐ型ＩｎＧａＡｓＰ層）および光吸収層（前記コレクタ層のアンドープＩｎＧａＡｓ層）を形成することができる。
【００１４】
また、最上層のｎ型ＩｎＧａＡｓ層は活性化アニールにより表面モホロジーが低下するが、このｎ型ＩｎＧａＡｓ層はエミッタコンタクト層に相当するｎ型ＩｎＰ層、エミッタ層に相当するアンドープあるいはｎ型ＩｎＰ層と合わせてエッチング除去されるので、フォトダイオードの特性には影響を与えない。このように、活性化アニール時の保護膜として用いるエミッタ層に相当するアンドープあるいはｎ型ＩｎＰ層とベース層のｐ型ＩｎＧａＡｓＰ層との界面は良好であり、イオン注入した不純物のプロファイルの制御性が改善される。また、活性化アニール後にエッチングにより露出されるベース層のｐ型ＩｎＧａＡｓＰ層の表面モホロジーは良好であり、アノード電極と前記ｐ型ＩｎＧａＡｓＰ層間のコンタクト抵抗の低下を引き起こすことなく、優れた高周波特性を有するヘテロ接合バイポーラトランジスタ集積化受光回路を作製することができる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１６】
図１〜図４は、本発明の実施の形態のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を示す断面図である。このヘテロ接合バイポーラトランジスタ集積化受光回路は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）と単一走行キャリアフォトダイオード（ＵＴＣ−ＰＤ）が同一基板上に搭載されている。以下に、ＨＢＴとＵＴＣ−ＰＤの製造方法を述べる。
【００１７】
図１に、半絶縁性基板上に半導体層を順次エピタキシャル成長させたＨＢＴおよびＵＴＣ−ＰＤのエピタキシャル層の断面構造を示す。
【００１８】
まず、図１に示すように、半絶縁性ＩｎＰ基板１１上に、有機金属気相成長（ＭＯＣＶＤ）法もしくはガスソース分子線エピタキシャル成長（ＭＢＥ）法等のエピタキシャル成長法によって、ＩｎＰ及びＩｎＧａＡｓ層１２からなるバッファ層、高濃度ｎ型ＩｎＰ層１３からなるサブコレクタ層、コレクタにオーミック性電極を形成するための高濃度ｎ型ドーピングＩｎＧａＡｓ層１４からなるコレクタコンタクト層、高濃度ｎ型ＩｎＰ層１５、ｎ型ＩｎＧａＡｓＰ層１６、高濃度ｎ型ＩｎＧａＡｓＰ１７およびアンドープＩｎＧａＡｓ層１８で構成されたコレクタ層、高濃度ｐ型ＩｎＧａＡｓ層１９および高濃度ｐ型ＩｎＧａＡｓＰ２０からなるベース層、アンドープＩｎＰ層２１からなるエミッタ層、高濃度ｎ型ＩｎＰ層２２および高濃度ｎ型ＩｎＧａＡｓ層２３からなるエミッタコンタクト層を順次形成する。
【００１９】
次に、フォトリソグラフィ技術により微細加工でパターニングされた膜厚１μｍ程度のフォトレジスト膜２４を、図２に示すように少なくともＵＴＣ−ＰＤ以外のＨＢＴ素子部を含む領域に形成する。続いて、レジスト膜２４を塗布した状態で、ｎ型ＩｎＧａＡｓ層２３のエミッタコンタクト層の上方からＢｅイオンをイオン注入する。このとき、加速電圧は、ＵＴＣ−ＰＤの形成領域において、ＢｅイオンがＨＢＴのコレクタ層の一部に相当するアンドープＩｎＧａＡｓ層１８内全体に到達する値を選択する。注入するＢｅイオンのドーズ量は、ＩｎＧａＡｓ層１８のキャリア濃度が２．５×１０１７〜２．５×１０１８ｃｍ−３になるように設定する。例えば、ｎ型ＩｎＧａＡｓ層２３およびｎ型ＩｎＰ層２２からなるエミッタコンタクト層が合わせて１００ｎｍ、アンドープＩｎＰ層２１からなるエミッタ層が７０ｎｍ、ｐ型ＩｎＧａＡｓＰ層２０およびｐ型ＩｎＧａＡｓ層１９からなるベース層が合わせて５０ｎｍ、アンドープＩｎＧａＡｓ層１８が２００ｎｍの場合、加速電圧として４０ｋｅＶ程度を選択する。
【００２０】
前記Ｂｅイオンのイオン注入が終了した後、レジスト膜２４を除去する。続いて、ドーパント（前記Ｂｅイオン）を活性化するために高温アニールを行う。このアニール方法には、ドーパントの拡散を防止するために、ラピッドサーマルアニール法を用いる。これにより、ＵＴＣ−ＰＤのアンドープＩｎＧａＡｓ層１８に注入されたＢｅイオンが活性化し、アンドープＩｎＧａＡｓ層１８は光吸収層として作用する。
【００２１】
このような活性化アニールを行った後、ＨＢＴではエミッタとベース領域を規定するフォトレジストパターンを形成する。すなわち、ＨＢＴのエミッタ領域を保護し、ＨＢＴのベース領域およびＵＴＣ−ＰＤの形成領域を開口したレジストパターンを形成する。そして、エミッタ領域を前記レジストパターンでマスクし、ドライエッチングもしくは選択ウェットエッチングにより、ｎ型ＩｎＧａＡｓ層２３およびｎ型ＩｎＰ層２２からなるエミッタコンタクト層、アンドープＩｎＰ層２１からなるエミッタ層をそれぞれ除去する。
【００２２】
その後、ＨＢＴにおいては、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕからなるベース電極２６、Ｔｉ／Ｐｔ／Ａｕからなるエミッタ電極２５を蒸着及びリフトオフ法により形成する。また、ＵＴＣ−ＰＤにおいては、ＨＢＴのベース電極に相当する、Ｔｉ／Ｐｔ／Ａｕからなるアノード電極２７を蒸着及びリフトオフ法により形成する。以上の工程を経た、ＨＢＴとＵＴＣ−ＰＤの断面を図３に示す。
【００２３】
次に、ＨＢＴではベースとコレクタ領域を規定し、ＵＴＣ−ＰＤではアノードとカソード領域を規定するフォトレジストパターンを形成する。すなわち、ＨＢＴのベース領域及びエミッタ領域を保護し、コレクタ領域を開口するとともに、ＵＴＣ−ＰＤのアノード領域を保護し、カソード領域を開口したレジストパターンを形成する。そして、ＨＢＴのベース領域とエミッタ領域、およびＵＴＣ−ＰＤのアノード領域を前記レジストパターンでマスクし、ｐ型ＩｎＧａＡｓＰ層２０およびｐ型ＩｎＧａＡｓ層１９からなるベース層、アンドープＩｎＧａＡｓ層１８、ｎ型ＩｎＧａＡｓＰ層１７、ｎ型ＩｎＧａＡｓＰ層１６、ｎ型ＩｎＰ層１５で構成されたコレクタ層を、ドライエッチングもしくは選択ウェットエッチングにより順次除去する。
【００２４】
その後、ＨＢＴにおいてはＴｉ／Ｐｔ／Ａｕからなるコレクタ電極２８を、ＵＴＣ−ＰＤにおいてはＨＢＴのコレクタ電極２８に相当するカソード電極２９を蒸着及びリフトオフ法により形成する。以上の工程により形成された、ＨＢＴ及びＵＴＣ−ＰＤから構成されたヘテロ接合バイポーラトランジスタ集積化受光回路の断面を図４に示す。
【００２５】
なお、図４に示したＵＴＣ−ＰＤは、ＨＢＴのコレクタコンタクト層に相当する高濃度ｎ型ＩｎＧａＡｓ層１４上に形成されたサブコレクタ層及びコレクタ層の一部に相当するキャリア走行層（高濃度ｎ型ＩｎＰ層１５、ｎ型ＩｎＧａＡｓＰ層１６、高濃度ｎ型ＩｎＧａＡｓＰ１７）と、ＨＢＴのコレクタ層の一部とベース層の一部に相当する光吸収層（アンドープＩｎＧａＡｓ層１８、高濃度ｐ型ＩｎＧａＡｓ層１９）と、ＨＢＴのベース層の一部に相当するキャリアブロック層（高濃度ｐ型ＩｎＧａＡｓＰ２０）とから構成されている。
【００２６】
前述した製造方法では、ＵＴＣ−ＰＤを形成する領域において、アンドープＩｎＧａＡｓ層１８上に、ベース層（ｐ型ＩｎＧａＡｓＰ層２０およびｐ型ＩｎＧａＡｓ層１９）、エミッタ層（アンドープＩｎＰ層２１）、及びエミッタコンタクト層（ｎ型ＩｎＧａＡｓ層２３およびｎ型ＩｎＰ層２２）が存在する状態で、エミッタコンタクト層に相当するｎ型ＩｎＧａＡｓ層２３の上方から、アンドープＩｎＧａＡｓ層１８にＢｅイオンをイオン注入する。さらに、この状態で高温活性化アニールを施す。これにより、最上層のｎ型ＩｎＧａＡｓ層２３は高温アニールにより表面モホロジーが低下するが、このｎ型ＩｎＧａＡｓ層２３はｎ型ＩｎＰ層２２およびアンドープＩｎＰ層２１と合わせてエッチング除去するので、フォトダイオードの特性には影響を与えない。
【００２７】
このように、高温アニール時の保護膜として用いるエミッタに相当するアンドープＩｎＰ層２１とｐ型ＩｎＧａＡｓＰ層２０との界面は良好であり、イオン注入したドーパントのプロファイルの制御性が改善される。また、高温アニール後にエッチングにより露出させるｐ型ＩｎＧａＡｓＰ層２０の表面モホロジーは良好であり、アノード電極２７とｐ型ＩｎＧａＡｓＰ層２０間のコンタクト抵抗の低下を引き起こすことなく、優れた高周波特性を有するヘテロ接合バイポーラトランジスタ集積化受光回路を作製することができる。
【００２８】
本発明により、前記コンタクト抵抗の低下を抑制できるため、フォトダイオードのＣＲ時定数が改善され、高周波応答特性に優れたフォトダイオードと、高周波特性、歩留まり、面内均一性、再現性、及び信頼性に優れたＨＢＴとの集積化受光回路を供給することができ、超高速通信フォトレシーバ等に適用することができる。
【００２９】
【発明の効果】
以上述べたようにこの発明によれば、ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を本発明の製造方法とすることによって、従来技術の有していた問題を解決し、フォトダイオードの光吸収層に注入されたドーパントの拡散および光吸収層表面の劣化を防止でき、高周波特性および高信頼性に優れたヘテロ接合バイポーラトランジスタ集積化受光回路の提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を示す第１工程の断面図である。
【図２】この発明の実施の形態のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を示す第２工程の断面図である。
【図３】この発明の実施の形態のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を示す第３工程の断面図である。
【図４】この発明の実施の形態のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を示す第４工程の断面図である。
【符号の説明】
１１…半絶縁性ＩｎＰ基板、１２…ＩｎＰ及びＩｎＧａＡｓ層、１３…高濃度ｎ型ＩｎＰ層、１４…高濃度ｎ型ドーピングＩｎＧａＡｓ層、１５…高濃度ｎ型ＩｎＰ層、１６…ｎ型ＩｎＧａＡｓＰ層、１７…高濃度ｎ型ＩｎＧａＡｓＰ、１８…アンドープＩｎＧａＡｓ層、１９…高濃度ｐ型ＩｎＧａＡｓ層、２０…高濃度ｐ型ＩｎＧａＡｓＰ、２１…アンドープＩｎＰ層、２２…高濃度ｎ型ＩｎＰ層、２３…高濃度ｎ型ＩｎＧａＡｓ層、２４…フォトレジスト膜、２５…エミッタ電極、２６…ベース電極、２７…アノード電極、２８…コレクタ電極、２９…カソード電極。
【図１】
2004228214.tif 000003
【図２】
2004228214.tif 000004
【図３】
2004228214.tif 000005
【図４】
2004228214.tif 000006