(57)【要約】【課題】高周波領域で用いられる部品の広帯域特性を劣化させることなく誘電体基板に実装することが可能な部品実装方法およびその方法を用いた電子回路を提供することを目的とする。【解決手段】信号ライン１２，１３が形成された誘電体基板１１上に部品を実装する部品実装方法において、信号ライン１２，１３の形状と部品に設けられた電極の形状とを整合させる整合用導体１０を、信号ライン１２，１３上に実装する段階と、部品を整合用導体１０上に実装し、信号ライン１２，１３と部品に設けられた電極とを整合用導体１０を介して電気的に接続する段階とを有することにより上記課題を解決する。【選択図】　　　　　図２
2004095679.tif 000002
【特許請求の範囲】
【請求項１】
信号ラインが形成された誘電体基板上に部品を実装する部品実装方法において、
前記信号ラインの形状と前記部品に設けられた電極の形状とを整合させる整合用導体を、前記信号ライン上に実装する段階と、
前記部品を前記整合用導体上に実装し、前記信号ラインと前記部品に設けられた電極とを前記整合用導体を介して電気的に接続する段階と
を有することを特徴とする部品実装方法。
【請求項２】
信号ラインが形成された誘電体基板と、その誘電体基板上に実装された部品とを有する電子回路において、
前記信号ライン上に実装されており、前記信号ラインの形状と前記部品に設けられた電極の形状とを整合させる整合用導体と、
前記整合用導体上に実装されており、前記電極が前記信号ラインに前記整合用導体を介して電気的に接続された部品と
を有することを特徴とする電子回路。
【請求項３】
前記整合用導体は、前記部品に対向する接触面の幅と、前記接触面および前記誘電体基板の間隔とに応じて、前記信号ラインと前記部品との特性インピーダンスを整合させることを特徴とする請求項２記載の電子回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、部品実装方法およびその方法を用いた電子回路に係り、特に高周波領域で用いられる部品を誘電体基板に実装する部品実装方法およびその方法を用いた電子回路に関する。
【０００２】
【従来の技術】
例えば光通信装置は、マイクロ波又はミリ波などの高周波領域の信号を扱う電子回路（以下、単に電子回路という）を含むように構成されている。このような電子回路は、数ｋＨｚ〜数十ＧＨｚ程度の広帯域特性が必要であった。
【０００３】
したがって、電子回路の誘電体基板上に実装する部品は、良好な広帯域特性が要求されていた。例えば特開２０００−２６９３８３号公報，特開２００１−１４４３９５号公報，特開平９−１０７２１０号公報および特開平４−６７６５７号公報には、誘電体基板上に実装した部品の広帯域特性を良くする技術が記載されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、０．２μＦ程度のチップコンデンサやマイクロコンデンサは図１を用いて説明するように、広帯域特性が悪かった。図１は、広帯域特性の悪い部品実装方法の一例について説明する図である。図１（ａ）〜図１（ｄ）は、上段に平面図を表し、下段に側面図を表している。
【０００５】
図１（ａ）では、０．２μＦのチップコンデンサ１０１が、誘電体基板１０３上に形成された整合パターン１０４上に実装されている。図１（ａ）のチップコンデンサ１０１は、信号の周波数が数ＧＨｚ以上になると損失が大きくなるという問題があった。
【０００６】
図１（ｂ）では、０．２μＦのチップコンデンサ１０１と１００ｐＦのチップコンデンサ１０２とが、誘電体基板１０３上に形成された整合パターン１０４を一部はみ出して並列実装されている。図１（ｂ）のチップコンデンサ１０１，１０２は、整合パターン１０４をはみ出して実装されているため、損失が大きくなるという問題があった。
【０００７】
図１（ｃ）では、０．２μＦのチップコンデンサ１０１と１００ｐＦのチップコンデンサ１０２とが、誘電体基板１０３上に形成された整合パターン１０４上に並列実装されている。図１（ｃ）の整合パターンは幅が広くアンテナとなるため、漏話の影響が大きい。したがって、図１（ｃ）のチップコンデンサ１０１と１０２とは、漏話の影響により、損失が大きくなるという問題があった。
【０００８】
図１（ｄ）では、０．２μＦのチップコンデンサ１０１と１００ｐＦのチップコンデンサ１０２とが、誘電体基板１０３上に形成された整合パターン１０４を一部はみ出して並列実装されている。また、図１（ｄ）では、チップコンデンサ１０１と１０２との下に凹部１０６を設け、チップコンデンサ１０１及び１０２と接地面１０５との間隔を拡げることにより、周波数が数ＧＨｚ程度の信号の反射，損失を抑えられる。しかしながら、チップコンデンサ１０１，１０２は、信号の周波数が数ＧＨｚ以上になると反射が大きくなるという問題があった。
【０００９】
なお、広帯域特性の良いコネクタ付コンデンサは、大型かつ高価格であるという問題があった。例えば特開平４−６７６５７号公報には、コネクタ付コンデンサの一例が記載されている。
【００１０】
本発明は、上記の点に鑑みなされたもので、高周波領域で用いられる部品の広帯域特性を劣化させることなく誘電体基板に実装することが可能な部品実装方法およびその方法を用いた電子回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
そこで、上記課題を解決するため、本発明は、信号ラインが形成された誘電体基板上に部品を実装する部品実装方法において、前記信号ラインの形状と前記部品に設けられた電極の形状とを整合させる整合用導体を、前記信号ライン上に実装する段階と、前記部品を前記整合用導体上に実装し、前記信号ラインと前記部品に設けられた電極とを前記整合用導体を介して電気的に接続する段階とを有することを特徴とする。
【００１２】
また、本発明は、信号ラインが形成された誘電体基板と、その誘電体基板上に実装された部品とを有する電子回路において、前記信号ライン上に実装されており、前記信号ラインの形状と前記部品に設けられた電極の形状とを整合させる整合用導体と、前記整合用導体上に実装されており、前記電極が前記信号ラインに前記整合用導体を介して電気的に接続された部品とを有することを特徴とする。
【００１３】
本発明によれば、信号ラインの形状と部品に設けられた電極の形状とを整合させる整合用導体を介して、信号ラインと部品に設けられた電極とを電気的に接続するため、信号の損失を減少させることができ、広帯域特性を劣化させることなく高周波領域で用いられる部品を誘電体基板に実装することが可能である。
【００１４】
【発明の実施の形態】
次に、本発明の実施の形態について図面に基づいて説明する。
【００１５】
まず、本発明の理解を容易とするために、図２を用いて本発明の原理について説明する。図２は、本発明の部品実装方法の原理について説明するための図である。図２（ａ）は、平面図を表す。図２（ｂ）は、長手方向（Ａ−Ａ）の断面図である。また、図２（ｃ）は長手方向（Ａ−Ａ）と直角方向（Ｂ−Ｂ）の断面図である。
【００１６】
整合用導体１０は、誘電体基板１１上に形成された整合パターン１２，１３上に実装されている。整合用導体１０は、整合パターン１２，１３に対向する接触面の幅が整合パターン１２，１３の整合パターン幅ｗより小さく、整合パターン１２，１３からはみ出すことなく実装されている。なお、整合用導体１０はチップコンデンサなどの部品を実装するために、上側の幅ｗ’が整合パターン幅ｗより大きくなっている。
【００１７】
信号は、整合パターン１２から入力され、部品１０を介して整合パターン１３から出力される。本発明は、整合パターン１２，整合用導体１０，整合パターン１３の間で発生するミスマッチを整合させるものである。
【００１８】
整合パターン１２，１３の特性インピーダンスＺ０は、以下の一般式（１）により算出することができる。例えば誘電体基板厚ｈ＝０．３８ｍｍ，整合パターン厚ｔ＝０．００３ｍｍ，整合パターン幅ｗ＝０．３７ｍｍ，誘電率εｒ＝１０の場合、特性インピーダンスＺ０は５２となる。
【００１９】
【数１】
2004095679.tif 000003
また、整合用導体１０の特性インピーダンスＺ０は、以下の一般式（２）を利用して算出することができる。なお、ｈ’は図１（ｃ）に表されている整合用導体１０の高さｈ’である。一般式（２）に表されるように、整合用導体１０の特性インピーダンスＺ０は整合用導体の幅ｗ’に反比例し、整合用導体の高さｈ’に比例する。
【００２０】
【数２】
2004095679.tif 000004
したがって、整合パターン１２，１３の特性インピーダンスＺ０と整合用導体１０の特性インピーダンスＺ０とが整合するように、整合用導体１０の形状（整合用導体の幅ｗ’、整合用導体の高さｈ’）を決定することができる。
【００２１】
なお、整合用導体１０は、グランド（ＧＮＤ）面１４に対してあらゆる箇所の整合がとれているため、図２（ｂ）のギャップ１７の幅が可変しても特性への影響が小さい。
【００２２】
本発明では、チップコンデンサなどの部品を整合用導体１０を介して誘電体基板１１上の整合パターン１２，１３に実装するため、整合パターン幅ｗより大きい部品であってもミスマッチによる損失を極めて小さくできる。
【００２３】
以下、本発明の実施例について図面を用いて説明していく。図３は、本発明の部品実装方法の第１実施例の説明図である。図３（ａ）〜図３（ｃ）は、整合用導体１０と、誘電体基板１１と、整合パターン１２，１３と、チップコンデンサなどの部品１５との関係を三角法で表したものである。
【００２４】
図３（ａ）に示すように、誘電体基板１１は基板表面に整合パターン幅ｗの整合パターン１２，１３が形成されている。そして、図３（ｂ）に示すように、整合用導体１０は整合パターン１２，１３上に実装される。整合用導体１０は、整合パターン１２，１３と整合するように、上述の一般式（１），（２）を用いて整合用導体の幅ｗ’、整合用導体の高さｈ’が決定されている。
【００２５】
図３（ｂ）に示すように、整合用導体１０の形状は、部品１５を実装する側の長手方向の幅がｗ’であり、整合パターン１２，１３に接触する側の幅が、整合パターン１２，１３の整合パターン幅ｗより小さい。したがって、整合用導体１０は整合パターン１２，１３からはみ出すことなく実装される。また、整合用導体１０の形状は整合パターン１２，１３側が柱状となっている。
【００２６】
図３（ｃ）に示すように、チップコンデンサなどの部品１５は２つの整合用導体１０を接続するように整合用導体１０上に実装される。なお、部品１５はチップコンデンサに限ることなく、チップ抵抗，チップインダクタ，ワイヤー，リボンなどであってもよい。
【００２７】
例えば誘電体基板：セラミック，誘電率εｒ＝１０，誘電体基板厚ｈ＝０．３８ｍｍ，パターン材質：Ａｕ，整合パターン厚ｔ＝３μｍ，整合パターン幅ｗ＝０．３７ｍｍの場合、整合用導体１０の幅ｗ’，整合用導体１０の高さはそれぞれ１．５ｍｍ，０．２ｍｍとなる。
【００２８】
このように、整合用導体１０を介して部品１５を誘電体基板１１上の整合パターン１２，１３に実装するため、整合パターン幅ｗより大きい部品１５であってもミスマッチによる損失を極めて小さくできる。
【００２９】
図４は、本発明の部品実装方法の第２実施例の説明図である。図４は、整合用導体１０と、誘電体基板１１と、整合パターン１２，１３と、チップコンデンサなどの部品１５との関係を三角法で表したものである。
【００３０】
図４に示す第２実施例は、２つの整合用導体１０が絶縁体としての絶縁性接着剤１６により接合されている点が、図３に示す第１実施例と異なっている。そこで、第１実施例と同様な部分の説明は省略する。
【００３１】
このように、２つの整合用導体１０を絶縁性接着剤１６により接合して一体化することにより、整合用導体１０の間隔を容易に調整することが可能となる。なお、整合用導体１０は２つに限ることなく、３つ以上であってもよい。
【００３２】
図５は、本発明の部品実装方法の第３実施例の説明図である。図５は、整合用導体２０と、誘電体基板１１と、整合パターン１２，１３と、チップコンデンサなどの部品１５との関係を三角法で表したものである。
【００３３】
図５に示す第３実施例は、整合用導体２０の形態が図３に示す第１実施例と異なっている。そこで、第１実施例と同様な部分の説明は省略する。図５の整合用導体２０は、図３の整合用導体１０と同様に、上述の一般式（１），（２）を用いて整合用導体の幅ｗ’、整合用導体の高さｈ’が決定されている。
【００３４】
図５に示すように、整合用導体２０の形状は部品１５を実装する側から整合パターン１２，１３側に向かって細くなるテーパ状となっている。整合用導体２０の形状は、部品１５を実装する側の長手方向の幅がｗ’であり、整合パターン１２，１３に接触する側の幅が、整合パターン１２，１３の整合パターン幅ｗより小さい。したがって、整合用導体２０は整合パターン１２，１３からはみ出すことなく実装される。
【００３５】
このように、整合用導体２０を介して部品１５を誘電体基板１１上の整合パターン１２，１３に実装するため、整合パターン幅ｗより大きい部品１５であってもミスマッチによる損失を極めて小さくできる。
【００３６】
図６は、本発明の部品実装方法の第４実施例の説明図である。図６は、整合用導体２０と、誘電体基板１１と、整合パターン１２，１３と、チップコンデンサなどの部品１５との関係を三角法で表したものである。
【００３７】
図６に示す第４実施例は、２つの整合用導体２０が絶縁体としての絶縁性接着剤１６により接合されている点が、図５に示す第３実施例と異なっている。そこで、第３実施例と同様な部分の説明は省略する。
【００３８】
このように、２つの整合用導体２０を絶縁性接着剤１６により接合して一体化することにより、整合用導体２０の間隔を容易に調整することが可能となる。なお、整合用導体２０は２つに限ることなく、３つ以上であってもよい。
【００３９】
図７は、本発明の部品実装方法の第５実施例の説明図である。図７は、整合用導体３０と、誘電体基板１１と、整合パターン１２，１３と、チップコンデンサなどの部品１５との関係を三角法で表したものである。
【００４０】
図７に示す第５実施例は、整合用導体３０の形態が図３に示す第１実施例と異なっている。そこで、第１実施例と同様な部分の説明は省略する。図７の整合用導体３０は、図３の整合用導体１０と同様に、上述の一般式（１），（２）を用いて整合用導体の幅ｗ’、整合用導体の高さｈ’が決定されている。
【００４１】
図７に示すように、整合用導体３０の形状は整合パターン１２，１３側が半球状の金属バンプとなっている。整合用導体３０の形状は、部品１５を実装する側の長手方向の幅がｗ’であり、整合パターン１２，１３に接触する側の幅が、整合パターン１２，１３の整合パターン幅ｗより小さい。したがって、整合用導体３０は整合パターン１２，１３からはみ出すことなく実装される。
【００４２】
このように、整合用導体３０を介して部品１５を誘電体基板１１上の整合パターン１２，１３に実装するため、整合パターン幅ｗより大きい部品１５であってもミスマッチによる損失を極めて小さくできる。
【００４３】
図８は、本発明の部品実装方法の第６実施例の説明図である。図８は、整合用導体３０と、誘電体基板１１と、整合パターン１２，１３と、チップコンデンサなどの部品１５との関係を三角法で表したものである。
【００４４】
図８に示す第６実施例は、２つの整合用導体３０が絶縁体としての絶縁性接着剤１６により接合されている点が、図７に示す第５実施例と異なっている。そこで、第５実施例と同様な部分の説明は省略する。
【００４５】
このように、２つの整合用導体３０を絶縁性接着剤１６により接合して一体化することにより、整合用導体３０の間隔を容易に調整することが可能となる。なお、整合用導体３０は２つに限ることなく、３つ以上であってもよい。
【００４６】
本発明は、具体的に開示された実施の形態に限定されるものでなく、本発明の範囲内で種々の変形や変更が可能である。例えば本発明は、整合用導体１０，２０，３０の形態に限定されるものでなく、整合用導体の幅ｗ’、整合用導体の高さｈ’を調整することで整合パターン１２，１３の特性インピーダンスＺ０と整合用導体１０の特性インピーダンスＺ０とを整合できる形態であれば、如何なる形態であってもよい。
【００４７】
本発明は、以下に記載する付記のような構成が考えられる。
（付記１）　信号ラインが形成された誘電体基板上に部品を実装する部品実装方法において、
前記信号ラインの形状と前記部品に設けられた電極の形状とを整合させる整合用導体を、前記信号ライン上に実装する段階と、
前記部品を前記整合用導体上に実装し、前記信号ラインと前記部品に設けられた電極とを前記整合用導体を介して電気的に接続する段階と
を有することを特徴とする部品実装方法。
（付記２）　信号ラインが形成された誘電体基板と、その誘電体基板上に実装された部品とを有する電子回路において、
前記信号ライン上に実装されており、前記信号ラインの形状と前記部品に設けられた電極の形状とを整合させる整合用導体と、
前記整合用導体上に実装されており、前記電極が前記信号ラインに前記整合用導体を介して電気的に接続された部品と
を有することを特徴とする電子回路。
（付記３）　前記整合用導体は、前記部品に対向する接触面の幅と、前記接触面および前記誘電体基板の間隔とに応じて、前記信号ラインと前記部品との特性インピーダンスを整合させることを特徴とする付記２記載の電子回路。
（付記４）　前記整合用導体は、金属であって、前記信号ライン側が柱状であることを特徴とする付記２又は３記載の電子回路。
（付記５）　前記整合用導体は、金属であって、前記信号ライン側がテーパ状であることを特徴とする付記２又は３記載の電子回路。
（付記６）　前記整合用導体は、金属であって、前記信号ライン側が半球状であることを特徴とする付記２又は３記載の電子回路。
（付記７）　前記整合用導体は、他の整合用導体と絶縁体により接合されていることを特徴とする付記４乃至６何れか一項記載の電子回路。
【００４８】
【発明の効果】
上述の如く、本発明によれば、信号ラインの形状と部品に設けられた電極の形状とを整合させる整合用導体を介して、信号ラインと部品に設けられた電極とを電気的に接続するため、信号の損失を減少させることができ、広帯域特性を劣化させることなく高周波領域で用いられる部品を誘電体基板に実装することが可能である。
【００４９】
【図面の簡単な説明】
【図１】広帯域特性の悪い部品実装方法の一例について説明する図である。
【図２】本発明の部品実装方法の原理について説明するための図である。
【図３】本発明の部品実装方法の第１実施例の説明図である。
【図４】本発明の部品実装方法の第２実施例の説明図である。
【図５】本発明の部品実装方法の第３実施例の説明図である。
【図６】本発明の部品実装方法の第４実施例の説明図である。
【図７】本発明の部品実装方法の第５実施例の説明図である。
【図８】本発明の部品実装方法の第６実施例の説明図である。
【符号の説明】
１０，２０，３０　　整合用導体
１１　　誘電体基板
１２，１３　　整合パターン
１４　　グランド（ＧＮＤ）面
１５　　部品
１６　　絶縁性接着剤
１７　　ギャップ
【図１】
2004095679.tif 000005
【図２】
2004095679.tif 000006
【図３】
2004095679.tif 000007
【図４】
2004095679.tif 000008
【図５】
2004095679.tif 000009
【図６】
2004095679.tif 000010
【図７】
2004095679.tif 000011
【図８】
2004095679.tif 000012