(57)【要約】【課題】同時に動作しない複数の回路を、リコンフィギュラブル回路を備えた処理装置により実現する。【解決手段】本発明による処理装置１０は、リコンフィギュラブル回路１２の回路構成を必要に応じて再設定できる。記憶部２４は、リコンフィギュラブル回路１２を所期の回路として構成するための設定データ３２を複数パターン記憶し、設定部１４は、選択された設定データ３２に基づいて、リコンフィギュラブル回路１２の回路構成を設定する。同時に動作しない回路は、リコンフィギュラブル回路１２上で再構成させないことにより、回路規模を縮小でき、また消費電力を小さくすることができる。【選択図】        図１
2004221996.tif 000002
【特許請求の範囲】
【請求項１】
機能の変更が可能な論理回路を有するリコンフィギュラブル回路と、
前記リコンフィギュラブル回路を所期の回路として構成するための設定データを複数パターン記憶する記憶部と、
選択すべき回路を特定するための選択信号を受け付け、前記記憶部に記憶された複数パターンのうちから設定データを選択する制御部と、
選択された設定データに基づいて、前記リコンフィギュラブル回路の回路構成を設定する設定部と、
を備えることを特徴とする処理装置。
【請求項２】
前記制御部は、放送データ信号の状態情報を前記選択信号として受け付けることを特徴とする請求項１に記載の処理装置。
【請求項３】
前記リコンフィギュラブル回路は、それぞれが複数の演算機能を選択的に実行可能な論理回路の多段配列と、前段の論理回路の出力と後段の論理回路の入力の接続関係を設定可能な接続部とを含み、
前記設定部は、複数の前記論理回路の機能および前記接続関係を設定することを特徴とする請求項１または２に記載の処理装置。
【請求項４】
前記論理回路は、複数種類の多ビット演算を選択的に実行可能な算術論理回路であることを特徴とする請求項１から３のいずれかに記載の処理装置。
【請求項５】
機能の変更が可能な論理回路を有するリコンフィギュラブル回路と、
前記リコンフィギュラブル回路を所期の回路として構成するための複数パターンの設定データから選択された設定データに基づいて、前記リコンフィギュラブル回路の回路構成を設定する設定部と、
を備えることを特徴とする集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、集積回路技術に関し、特にリコンフィギュラブル回路を備えた集積回路装置および処理装置の技術に関する。
【０００２】
【従来の技術】
ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）はＬＳＩ製造後に回路データを書き込んで比較的自由に回路構成を設計することが可能であり、専用ハードウエアの設計に利用されている。ＦＰＧＡは、論理回路の真理値表を格納するためのルックアップテーブル（ＬＵＴ）と出力用のフリップフロップからなる基本セルと、その基本セル間を結ぶプログラマブルな配線リソースとを含む。ＦＰＧＡでは、ＬＵＴに格納するデータと配線データを書き込むことで目的とする論理演算を実現できる。しかし、ＦＰＧＡでＬＳＩを設計した場合、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  ＩＣ）による設計と比べると、実装面積が非常に大きくなり、コスト高になる。そこで、ＦＰＧＡを動的に再構成することで、回路構成の再利用を図る方法が提案されている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開平１０−２５６３８３号公報  （全文、第１−４図）
【０００４】
【発明が解決しようとする課題】
衛星放送では、季節などにより、放送モードを切り替えて画質の調整などを行うこともある。受信機では、放送モードごとに複数の回路を予めハードウェア上に作り込んでおき、放送モードに合わせて選択器で回路を切り替えて受信している。したがって、受信機の他の放送モード用の回路はその間、遊んでいることになる。モード切り替えのように、複数の専用回路を切り替えて使用し、その切り替え間隔が比較的長い場合、複数の専用回路を作り込む代わりに、切り替え時にＬＳＩを瞬時に再構成することにすれば、回路構造をシンプルにして汎用性を高め、同時に実装コストを抑えることができる。このようなニーズに応えるべく、動的に再構成可能なＬＳＩに製造業界の関心が集まっている。特に、携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄａｔａ  Ａｓｓｉｓｔａｎｔ）などのモバイル端末に搭載されるＬＳＩは小型化が必須であり、ＬＳＩを動的に再構成し、用途に合わせて適宜機能を切り替えることができれば、ＬＳＩの実装面積を抑えることができる。
【０００５】
ＦＰＧＡは回路構成の設計自由度が高く、汎用的である反面、全ての基本セル間の接続を可能とするため、多数のスイッチとスイッチのＯＮ／ＯＦＦを制御するための制御回路を含む必要があり、必然的に制御回路の実装面積が大きくなる。また、基本セル間の接続に複雑な配線パターンをとるため、配線が長くなる傾向があり、さらに１本の配線に多くのスイッチが接続される構造であるため、遅延が大きくなる。そのため、ＦＰＧＡによるＬＳＩは、試作や実験のために利用されるにとどまることが多く、実装効率、性能、コストなどを考えると、量産には適していない。
【０００６】
さらに、ＦＰＧＡでは、多数のＬＵＴ方式の基本セルに設定データを送る必要があるため、回路のコンフィグレーションにはかなりの時間がかかる。そのため、瞬時に回路構成の切り替えが必要な用途にＦＰＧＡは適していない。したがって、衛星放送の受信回路をＦＰＧＡで構成しようとしても、瞬時に回路構成を切り替えることができないため、ＦＰＧＡの回路再構成機能を利用することができず、現実には複数の回路および選択器をハードウェア上に形成しておかなければならない。このように、複数の回路の１つを選択して使用する場合に、選択される回路が頻繁に変更されることのない状況下でも全ての回路をハードウェア上にもつことは、回路規模の増大につながり、また必要のない回路が動作するため、消費電力も増加する。
【０００７】
本発明はこうした状況に鑑みてなされたもので、その目的は、回路規模の縮小化に貢献するリコンフィギュラブル回路を備えた集積回路装置および処理装置の提供にある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明のある態様は、機能の変更が可能な論理回路を有するリコンフィギュラブル回路と、リコンフィギュラブル回路を所期の回路として構成するための設定データを複数パターン記憶する記憶部と、選択すべき回路を特定するための選択信号を受け付け、記憶部に記憶された複数パターンのうちから設定データを選択する制御部と、選択された設定データに基づいて、リコンフィギュラブル回路の回路構成を設定する設定部とを備える処理装置を提供する。この態様の処理装置によれば、状況に応じて必要な機能をもつ回路をリコンフィギュラブル回路に動的に再構成するため、回路規模を縮小化することができる。また必要のない回路を構成しないですむため、消費電力を小さくすることができる。なお、制御部により選択される設定データは１パターンに限らず、必要であれば複数のパターンであってもよい。
【０００９】
制御部が受け付ける選択信号は、ユーザにより指示されてもよい。また制御部は、放送データ信号の状態情報を選択信号として受け付けてもよい。放送データ信号は、季節などに応じて放送モードの切替などを行うが、そのとき放送データ信号にはモードの状態を示す状態情報が含まれている。従来は、この状態情報をもとに、ＬＳＩ上に作りこまれている複数の回路の１つを選択していたが、この態様の処理装置においては、その状態情報をもとに、新たな回路を再構成することとする。選択信号に基づいてリコンフィギュラブル回路上に構成する回路を適宜変更することにより、予め複数の回路を作りこんでおく場合と比較して、回路規模を縮小し、さらには消費電力を小さくすることが可能となる。
【００１０】
リコンフィギュラブル回路は、それぞれが複数の演算機能を選択的に実行可能な論理回路の多段配列と、前段の論理回路の出力と後段の論理回路の入力の接続関係を設定可能な接続部とを含み、設定部は、複数の論理回路の機能および接続関係を設定してもよい。論理回路の多段配列の構造は、横方向に並べられた論理回路の列が縦方向に複数段組み合わされた配列をとり、横方向すなわち列内の論理回路間に接続用結線はなく、各段の論理回路列の出力と直後の段の論理回路列の入力との間に接続用結線が設けられた構造であってもよい。
【００１１】
各論理回路は、比較的高性能な演算が可能な回路であってもよく、例えば、複数種類の多ビット演算を選択的に実行可能な算術論理回路（ＡＬＵ（ＡｒｉｔｈｍｅｔｉｃＬｏｇｉｃ  Ｕｎｉｔ））であってもよい。論理回路は、複数の演算機能を選択するためのセレクタを有し、セレクタは、外部からロードされた設定データにより演算機能を選択する。論理回路の演算機能をセレクタで選択可能とすることにより、論理回路の機能の切替を瞬時に行なうことができ、ひいてはリコンフィギュラブル回路の機能を瞬時に設定することが可能となる。
【００１２】
本発明の別の態様は、機能の変更が可能な論理回路を有するリコンフィギュラブル回路と、リコンフィギュラブル回路を所期の回路として構成するための複数パターンの設定データから選択された設定データに基づいて、リコンフィギュラブル回路の回路構成を設定する設定部とを備える集積回路装置を提供する。
【００１３】
なお、以上の構成要素の任意の組み合わせ、本発明の表現を方法、装置、システム、コンピュータプログラムとして表現したものもまた、本発明の態様として有効である。
【００１４】
【発明の実施の形態】
図１は、実施の形態に係る処理装置１０の構成図である。処理装置１０は、集積回路装置１６および外部制御装置２６を備える。集積回路装置１６は、回路構成を再構成可能とする機能を有する。外部制御装置２６は、集積回路装置１６の回路構成を設定するための設定データを作成して、集積回路装置１６に供給する。集積回路装置１６は１チップとして構成され、リコンフィギュラブル回路１２および設定部１４を含む。外部制御装置２６は、制御部１８、コンパイル部２０、設定データ生成部２２および記憶部２４を含む。
【００１５】
リコンフィギュラブル回路１２は、機能の変更が可能な論理回路を有して構成される。具体的にリコンフィギュラブル回路１２は、複数の演算機能を選択的に実行可能な論理回路を複数段に配列させた構成を有し、前段の論理回路列の出力と後段の論理回路列の入力の接続関係を設定可能な接続部を含む。各論理回路の機能と、論理回路間の接続関係は、設定部１４により供給される設定データ３２に基づいて設定される。設定データ３２は、以下の手順で生成される。
【００１６】
集積回路装置１６により実現されるべき各種のプログラム２８が、記憶部２４に保持されている。プログラム２８は、互いに同時に動作することのない信号処理回路または信号処理アルゴリズムなどをＣ言語などの高級言語で記述したものである。コンパイル部２０は、記憶部２４に格納されたプログラム２８をコンパイルし、データフローグラフ３０に変換して記憶部２４に格納する。データフローグラフ３０は、入力変数および定数の演算の流れをグラフ構造で表現したものである。
【００１７】
設定データ生成部２２は、データフローグラフ３０から設定データ３２を生成し、記憶部２４に格納する。設定データ３２は、データフローグラフ３０をリコンフィギュラブル回路１２にマッピングするためのデータであり、リコンフィギュラブル回路１２における論理回路の機能や論理回路間の接続関係を定める。この手順をプログラム２８ごとに実行することにより、記憶部２４は、リコンフィギュラブル回路１２を所期の回路として構成するための設定データ３２を複数パターン記憶する。
【００１８】
図２は、リコンフィギュラブル回路１２の構成図である。リコンフィギュラブル回路１２は、複数の論理回路４０の列が複数段にわたって配列されたもので、各段に設けられた接続部４２によって、前段の論理回路列の出力と後段の論理回路列の入力が設定により任意に接続可能な構造となっている。ここでは、論理回路４０の例としてＡＬＵを示す。各ＡＬＵは、論理和、論理積、ビットシフトなどの複数種類の多ビット演算を設定により選択的に実行できる。各ＡＬＵは、複数の演算機能を選択するためのセレクタを有している。
【００１９】
図示のように、リコンフィギュラブル回路１２は、横方向にＹ個、縦方向にＸ個のＡＬＵが配置されたＡＬＵアレイとして構成される。第１段のＡＬＵ１１、ＡＬＵ１２、・・・、ＡＬＵ１Ｙには、入力変数や定数が入力され、設定された所定の演算がなされる。演算結果の出力は、第１段の接続部４２に設定された接続にしたがって、第２段のＡＬＵ２１、ＡＬＵ２２、・・・、ＡＬＵ２Ｙに入力される。第１段の接続部４２においては、第１段のＡＬＵ列の出力と第２段のＡＬＵ列の入力の間で任意の接続関係を実現できるように結線が構成されており、設定により所期の結線が有効となる。以下、第（Ｘ−１）段の接続部４２まで、同様の構成であり、最終段である第Ｘ段のＡＬＵ列は演算の最終結果を出力する。
【００２０】
図３は、データフローグラフ３０の例を示す図である。設定データ生成部２２は、このデータフローグラフ３０をリコンフィギュラブル回路１２にマッピングするための設定データ３２を生成する。このデータフローグラフ３０においては、入力される変数や定数の演算の流れが段階的にグラフ構造で表現されている。図中、演算子は丸印で示されている。データフローグラフ３０による演算の流れを回路上で実現するべく、設定データ３２は、演算機能を割り当てる論理回路を特定し、また論理回路間の接続関係を定め、さらに入力変数や入力定数などを定義したデータとなる。したがって、設定データ３２は、各論理回路４０の機能を選択するセレクタに供給する選択情報、接続部４２の結線を設定する接続情報、必要な変数データや定数データなどを含んで構成される。
【００２１】
図１に戻って、制御部１８は、選択すべき回路を特定するための選択信号を受け付け、この選択信号に基づいて、記憶部２４に記憶されている設定データ３２の１パターンを選択する。なお必要であれば、選択される設定データ３２は、２以上のパターンであってもよい。選択信号は、ユーザにより指示されたものであってもよく、また放送データ信号などに含まれる状態情報であってもよい。状態情報については後述するが、受信機でデコードするのに必要な情報であり、例えば、放送されるデータ信号のモードや変調方式などの設定情報に相当する。制御部１８は、選択した設定データ３２を設定部１４に供給する。
【００２２】
設定部１４は、選択された設定データ３２をリコンフィギュラブル回路１２に設定し、リコンフィギュラブル回路１２の回路を再構成する。これにより、リコンフィギュラブル回路１２は、新たな所期の演算を実行できる。リコンフィギュラブル回路１２と設定部１４とを同一のチップ上に構成することにより、リコンフィギュラブル回路１２の回路内容を高速に変更することが可能となる。設定部１４はキャッシュメモリや他の種類のメモリを有し、予め複数の設定データ３２を記憶しておいてもよい。この場合、制御部１８が選択信号を設定部１４に供給し、設定部１４は、選択信号に基づいて所期の設定データ３２を瞬時にリコンフィギュラブル回路１２に設定することができる。なお、本実施の形態では、制御部１８が外部制御装置２６に配置されているが、制御部１８は、集積回路装置１６に存在してもよい。
【００２３】
以上のように、本実施の形態における処理装置１０によれば、同時に動作することのない複数の回路をハードウェア上にもつ必要がなく、必要な回路を瞬時にリコンフィギュラブル回路１２で構成することができる。例えば放送受信時にモードなどが切り替わる場合であっても、記憶部２４が回路の設定データ３２をモードごとに予め保持しておくことにより、リコンフィギュラブル回路１２上の回路をモードに応じて再構成することで対応できる。これにより、処理装置１０の回路規模を縮小することができ、また消費電力も低減できる。
【００２４】
図４は、本発明の処理装置１０の動作を説明するための説明図である。この例では、設定データ３２として、回路Ａ、回路Ｂ、回路Ｃを構成するための３種類のデータが用意されており、設定部１４が回路Ａの設定データ３２をリコンフィギュラブル回路１２にロードし、リコンフィギュラブル回路１２が、回路Ａの機能を有した状態を示す。当然のことながら、設定部１４が別の設定データ３２、例えば回路Ｂの設定データ３２をリコンフィギュラブル回路１２にロードした場合には、リコンフィギュラブル回路１２は回路Ｂの機能を有することになる。
【００２５】
図５は、本発明の処理装置１０の動作を説明するための説明図である。この例では、設定データ３２として、３種類のフィルタ係数Ｄ、フィルタ係数Ｅ、フィルタ係数Ｆを使用するＦＩＲフィルタ回路を構成するためのデータが用意されており、設定部１４がフィルタ係数Ｅを使用するＦＩＲフィルタ回路の設定データ３２をリコンフィギュラブル回路１２にロードしたことにより、リコンフィギュラブル回路１２が、フィルタ係数Ｅを使用するＦＩＲフィルタ回路の機能を有した状態を示す。当然のことながら、設定部１４が別の設定データ３２、例えばフィルタ係数Ｆを使用するＦＩＲフィルタ回路の設定データ３２をリコンフィギュラブル回路１２にロードした場合には、リコンフィギュラブル回路１２はフィルタ係数Ｆを使用するＦＩＲフィルタ回路の機能を有することになる。
【００２６】
本実施の形態の処理装置１０は様々な用途に用いることができる。特に、同時に利用することのない複数の回路機能が必要であって、状況に応じて利用する回路が変更されるが、頻繁には回路変更が生じないような回路装置の設計に用いる場合に、処理装置１０は非常に好適である。以下、そのような例を示す。
【００２７】
＜実施例１＞
日本の地上波デジタル放送の場合
日本の地上波デジタル放送において、送信事業者により１度決定されると、あまり変更されることがないパラメータとして主に次の７種類のものがある。これらのパラメータを特定する情報を「状態情報」と呼ぶ。状態情報は、放送データ信号に含まれている。
【００２８】
「伝送モード」：ＯＦＤＭキャリア間隔の違う３種類のモードがある。キャリア間隔は、モード１で約４ｋＨｚ、モード２で約２ｋＨｚ、モード３で約１ｋＨｚである。キャリア間隔の一番広いモード１が一番伝送路ノイズに強いが、一度に送信できるデータ数は一番少なくなる。
【００２９】
「ガードインターバル」：ＩＦＦＴ（逆高速フーリエ変換）後の出力データのうち、時間的に後ろ側から、指定された時間長のデータを有効シンボルの前にそのまま付加したものである。ゴースト妨害のようなマルチパスの時間差による障害を解消する。３種類のモードそれぞれに対して４種類のガードインターバルが用意されている。ガードインターバル比が大きい程マルチパスに対して強いが、信号処理時間が長くなる。
【００３０】
「変調方式」：ＤＱＰＳＫ、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭの４種類の変調方式がある。ノイズに対しては、この並びの順に、ＤＱＰＳＫが最も強く、６４ＱＡＭが最も弱い。一方で、一度に送られる情報量は、この順に、ＤＱＰＳＫが最も少なく、６４ＱＡＭが最も多い。
【００３１】
「内符号（畳み込み符号）符号化率」：畳み込み符号化後のビット数に対する符号化前のビット数の比を示す。上記４種類の変調方式に対して、それぞれ１／２、２／３、３／４、５／６、７／８の５種類の符号化率がある。ノイズに対しては、この並びの順に、符号化率１／２のときが最も強く、符号化率７／８のときが最も弱い。一方で、一度に送られる情報量は、この順に符号化率１／２のときが最も少なく、符号化率７／８のときが最も多くなる。
【００３２】
「階層伝送指定」：異なる伝送路符号化を施したＯＦＤＭセグメント群を同時伝送する。最大３階層まで指定可能である。
【００３３】
「セグメント長」：１３セグメント中、使用するそれぞれの階層のセグメント数を指定する。
【００３４】
「時間インタリーブ長」：変調後のシンボルデータを時間的に分散させ、耐フェージング性能を改善する。時間インタリーブ長は階層毎に独立に指定される。
【００３５】
これらのパラメータが変更されるのは、例えば、季節によって電離層が変化することによる伝送状態の変化に対応する場合、また、現在はデジタル／アナログ混在放送であるためアナログ放送に影響を及ぼさないように送信パワーを落としているが、将来デジタル放送のみとなったときに送信パワーを増加した場合などが考えられる。
【００３６】
リコンフィギュラブル回路１２を備えた処理装置１０において、記憶部２４は、これらのパラメータの変更に応じて必要とされる回路の設定データ３２を予め記憶しておく。処理装置１０が地上波デジタル放送に対応する場合は、それぞれのパラメータに応じた回路を全て同時にリコンフィギュラブル回路１２にマッピングするのではなく、パラメータに変更があった場合のみ、対応する回路をリコンフィギュラブル回路１２に設定する。図１を参照して、具体的には、制御部１８が放送データ信号に含まれる状態情報を検出して、対応する設定データ３２を設定部１４に供給する。設定部１４はその設定データ３２をもとにリコンフィギュラブル回路１２を再構成する。放送データ信号のデータ部分はリコンフィギュラブル回路１２に送られ、リコンフィギュラブル回路１２は、所期の処理を実行する。この処理装置１０によると、その時々で必要な回路のみをマッピングするため、回路規模が小さくてすみ、また消費電力が小さくなる。
【００３７】
＜実施例２＞
日本のＢＳデジタル放送の場合
日本のＢＳデジタル放送において、送信事業者により１度決定されると、あまり変更されることがないパラメータとして主に次の６種類のものがある。これらのパラメータを特定する情報を「状態情報」と呼ぶ。状態情報は、放送データ信号に含まれている。
【００３８】
「伝送モード（変調方式）」：モード１〜７の７種類のモードがあり、ＢＰＳＫ（１／２）、ＱＰＳＫ（１／２）、ＱＰＳＫ（２／３）、ＱＰＳＫ（３／４）、ＱＰＳＫ（５／６）、ＱＰＳＫ（７／８）、ＴＣ８ＰＳＫ（２／３）である。但し（）内は符号化率を示す。
【００３９】
「内符号符号化率」：「伝送モード（変調方式）」で示したように、１／２、２／３、３／４、５／６、７／８の５種類の符号化率がある。
【００４０】
「階層伝送指定」：全体４８スロット中、ＴＣ８ＰＳＫ、ＱＰＳＫ、ＢＰＳＫのように位相数の多い順、符号化率の高い順に、最大４種類をスロット番号１〜４８までフレーム内に配置して伝送できる。
【００４１】
「相対ＴＳ／スロット情報」：スロット１から順に各スロットで伝送されるＴＳを、相対ＴＳ番号を用いて表す。１変調波内で最大８ＴＳを伝送可能である。
【００４２】
「相対ＴＳ／ＴＳ番号対応表」：相対ＴＳ／スロット情報の項目で使用される相対ＴＳ番号をＭＰＥＧ２システムのＴＳ＿ＩＤに変換するための対応表を示す。
【００４３】
「送受信制御情報」：緊急警報放送における受信機起動制御のための信号や、アップリンク局切り替えのための制御信号である。
【００４４】
リコンフィギュラブル回路１２を備えた処理装置１０において、記憶部２４は、これらのパラメータの変更に応じて必要とされる回路の設定データ３２を予め記憶しておく。処理装置１０がＢＳデジタル放送に対応する場合は、それぞれのパラメータに応じた回路を全て同時にリコンフィギュラブル回路１２にマッピングするのではなく、パラメータに変更があった場合のみ、対応する回路をリコンフィギュラブル回路１２に設定する。図１を参照して、具体的には、制御部１８が放送データ信号に含まれる状態情報を検出して、対応する設定データ３２を設定部１４に供給する。設定部１４はその設定データ３２をもとにリコンフィギュラブル回路１２を再構成する。放送データ信号のデータ部分はリコンフィギュラブル回路１２に送られ、リコンフィギュラブル回路１２は、所期の処理を実行する。この処理装置１０によると、その時々で必要な回路のみをマッピングするため、回路規模が小さくてすみ、また消費電力が小さくなる。
【００４５】
例えば、緊急警報放送における受信機起動制御回路は、緊急警報放送時にのみ動作すればよく、普段から動作している必要はない。そこで、処理装置１０は、普段は受信機起動制御回路を持たず、緊急警報放送時にのみ受信機起動制御回路をリコンフィギュラブル回路１２にマッピングすればよい。緊急警報放送が終了すると、通常の映像受信用の信号処理回路をリコンフィギュラブル回路１２にマッピングし直せばよい。このように処理装置１０は、同時に動作することのない受信機起動制御回路と信号処理回路を同時に持つ必要がない。
【００４６】
以上述べたように、処理装置１０が備えるリコンフィギュラブル回路１２は、基本セルとして高性能の演算能力のあるＡＬＵを用いており、またリコンフィギュラブル回路１２および設定部１４を１チップ上に構成することから、コンフィグレーションを高速に、例えば１クロックで実現することができる。そのため、放送データ受信時であっても、設定データ３２をロードすることにより、瞬時に回路を再構成することができ、視聴者は間断ない映像を見ることが可能となる。
【００４７】
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４８】
例えば、リコンフィギュラブル回路１２におけるＡＬＵの配列は、縦方向にのみ接続を許した多段配列に限らず、横方向の接続も許した、メッシュ状の配列であってもよい。また、上記の説明では、段を飛ばして論理回路を接続する結線は設けられていないが、このような段を飛ばす接続結線を設ける構成としてもよい。
【００４９】
また、衛星放送の受信デコーダに処理装置１０を適用する例について説明したが、用途はこれに限定するものではなく、例えば車載のオーディオ機器や携帯端末などにも処理装置１０を利用できることは、当業者に理解されるところである。
【００５０】
【発明の効果】
本発明によれば、回路規模の縮小化に貢献するリコンフィギュラブル回路を備えた集積回路装置および処理装置を提供できる。
【図面の簡単な説明】
【図１】実施の形態に係る処理装置の構成図である。
【図２】リコンフィギュラブル回路の構成図である。
【図３】データフローグラフの例を示す図である。
【図４】処理装置の動作を説明するための説明図である。
【図５】処理装置の動作を説明するための説明図である。
【符号の説明】
１０・・・処理装置、１２・・・リコンフィギュラブル回路、１４・・・設定部、１６・・・集積回路装置、１８・・・制御部、２０・・・コンパイル部、２２・・・設定データ生成部、２４・・・記憶部、２６・・・外部制御装置、２８・・・プログラム、３０・・・データフローグラフ、３２・・・設定データ、４０・・・論理回路、４２・・・接続部。
【図１】
2004221996.tif 000003
【図２】
2004221996.tif 000004
【図３】
2004221996.tif 000005
【図４】
2004221996.tif 000006
【図５】
2004221996.tif 000007