(57)【要約】【課題】ＴｉＮ−ＣＶＤ成膜装置の、ウエハが設置される下部電極の側壁部分に付着した膜剥がれを防止し、膜剥がれにより発生するパーティクルを抑制して、半導体デバイスの歩留まり低下を防止する。【解決手段】下部電極上にウエハを設置して所定の温度の加熱し、有機金属材料ガスからＴｉＮ膜を堆積する。この膜はＣを含み下部電極側壁にも付着する。膜からＣを除去するためにＮ２／Ｈ２プラズマ処理をするが下部電極はウエハより小さいので電極側壁の膜のプラズマ処理がなされない。そこで、膜形成後のウエハを除去した後、ウエハが無い状態でＮ２／Ｈ２プラズマ処理を施す（ステップＳ７）。このステップで下部電極側壁に付着した膜がプラズマ処理されて密着性が増し、膜剥がれを防止できる。【選択図】        図１
2004221190.tif 000002
【特許請求の範囲】
【請求項１】
減圧可能なチャンバー内に設けられた基板支持部に基板を設置する工程と、
炭素を含む金属材料ガスから化学的気相成長法を用いて前記基板に金属を一成分とする膜を堆積する工程と、
水素を含むガスプラズマで前記金属を一成分とする膜を処理する工程と、
前記基板を前記基板支持部から前記チャンバーの外部へ取り出した後、前記水素を含むガスプラズマで前記チャンバー内部を処理する工程とを含む半導体装置の製造方法。
【請求項２】
減圧可能なチャンバー内に設けられ、表面が平面状の内側領域に基板が設置される基板設置部と、前記基板設置部の前記表面の周辺部から外方に向かって延びる延在部とを有した基板支持部の前記基板設置部に前記基板を設置する工程と、
炭素を含む金属材料ガスから化学的気相成長法を用いて前記基板に金属を一成分とする膜を堆積する工程と、
水素を含むガスプラズマで前記金属を一成分とする膜を処理する工程とを含む半導体装置の製造方法。
【請求項３】
前記基板支持部の延在部は、前記基板設置部の表面の周辺部から斜め下方向、斜め上方向または前記基板設置部の表面と同一平面上の外方に向かって延びることを特徴とする、請求項２記載の半導体装置の製造方法。
【請求項４】
前記基板支持部の延在部は、セラミック材料からなることを特徴とする、請求項２記載の半導体装置の製造方法。
【請求項５】
減圧可能なチャンバー内に設けられ、平面状の表面に基板が設置される基板設置部を有し、前記基板設置部の前記平面状の表面が前記基板の寸法より小さく、前記基板設置部の側壁の表面粗さを２．５〜１０μｍにした基板支持部の前記基板設置部に前記基板を設置する工程と、
炭素を含む金属材料ガスから化学的気相成長法を用いて前記基板に金属を一成分とする膜を堆積する工程と、
水素を含むガスプラズマで前記金属を一成分とする膜を処理する工程とを含む半導体装置の製造方法。
【請求項６】
減圧可能なチャンバー内に設けられ、実質的に点接触で前記基板が支持される基板支持部に前記基板を支持する工程と、
熱輻射手段により前記基板を所定温度に加熱しながら炭素を含む金属材料ガスから化学的気相成長法を用いて前記基板に金属を一成分とする膜を堆積する工程と、
水素を含むガスプラズマで前記金属を一成分とする膜を処理する工程とを含み、
前記基板支持部の温度は、すくなくとも前記基板に金属を一成分とする膜を堆積する工程において前記所定温度よりも低く保たれている半導体装置の製造方法。
【請求項７】
前記基板支持部は強制的に冷却されていることを特徴とする、請求項６記載の半導体装置の製造方法。
【請求項８】
前記金属を一成分とする膜は炭素を含むことを特徴とする、請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記金属を一成分とする膜は炭素を含む窒素化チタンであることを特徴とする、請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記炭素を含む金属材料ガスは有機金属材料ガスあることを特徴とする、請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項１１】
減圧可能なチャンバーと、前記チャンバー内に設けられ基板が設置される基板支持部と、前記チャンバー内に炭素を含む金属材料ガスを導入して化学的気相成長法により金属を一成分とする膜を堆積する手段と、前記チャンバー内に少なくとも水素を含むガスを導入して水素を含むガスプラズマを励起し前記金属を一成分とする膜を処理する手段とを備えた半導体装置の製造装置であって、
前記基板支持部は、表面が平面状の内側領域に前記基板が設置される基板設置部と、前記基板設置部の前記表面の周辺部から外方に向かって延びる延在部とを有したことを特徴とする、半導体装置の製造装置。
【請求項１２】
減圧可能なチャンバーと、前記チャンバー内に設けられ基板が設置される基板支持部と、前記チャンバー内に炭素を含む金属材料ガスを導入して化学的気相成長法により金属を一成分とする膜を堆積する手段と、前記チャンバー内に少なくとも水素を含むガスを導入して水素を含むガスプラズマを励起し前記金属を一成分とする膜を処理する手段とを備えた半導体装置の製造装置であって、
前記基板支持部は、平面状の表面に前記基板が設置される基板設置部を有し、前記基板設置部の前記平面状の表面が前記基板の寸法より小さく、前記基板設置部の側壁の表面粗さを２．５〜１０μｍにしたことを特徴とする、半導体装置の製造装置。
【請求項１３】
減圧可能なチャンバーと、前記チャンバー内に設けられ実質的に点接触で基板を支持する基板支持部と、前記基板支持部に支持される基板を加熱する熱輻射手段と、前記チャンバー内に炭素を含む金属材料ガスおよび少なくとも水素を導入するガス導入手段とを備えた半導体装置の製造装置。
【請求項１４】
前記基板支持部は冷却手段を有することを特徴とする、請求項１３記載の半導体装置の製造装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化学的気相成長法によるコンタクト部バリヤ膜等の形成を行う半導体装置の製造方法および製造装置に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの微細化に伴い、デバイスに用いられる半導体素子間などの電気的接続を行うコンタクトホール、バイアホール径がますます小さくなり、ホール径に対するホールの深さの比（アスペクト比）が大きくなってきた。その結果、従来のスパッタリング法によるコンタクトバリヤとしての窒化チタン膜（以下ＴｉＮと記載する）形成ではホール内に十分な膜厚をもってＴｉＮ膜を成膜することができなくなり、最近ではスパッタリング法に代えて段差被覆効果に優れた化学的気相成長（ＣＶＤ）法を用いた窒化チタン膜（以下、ＴｉＮ−ＣＶＤと記載する）形成が多くなってきた。また、デバイスの多層配線化によりＴｉＮ−ＣＶＤ成膜装置の成膜回数が増加して、ＴｉＮ−ＣＶＤ成膜装置内に付着した膜からのパーティクルが半導体デバイスの製造歩留まりへ影響を与えるようになってきた。
【０００３】
以下、図面を参照しながら、従来のＴｉＮ−ＣＶＤ成膜装置を用いた成膜方法について説明する。
【０００４】
図８は、従来のＴｉＮ−ＣＶＤの成膜プロセスを示す工程フロー図の一例である。ＴｉＮ−ＣＶＤ成膜用材料であるソースガスは炭素を含む有機金属材料、ＴＤＭＡＴ（Ｔｅｔｒａｋｉｓ−Ｄｉ−Ｍｅｔｈｙｌ−Ａｍｉｎｏ−Ｔｉｔａｎｉｕｍ）がよく用いられる。成膜のステップは大まかに、６つのステップに分類されている。
【０００５】
まずステップＳ１は、ＣＶＤ成膜装置の減圧可能なＴｉＮ−ＣＶＤ成膜チャンバー内の、ヒータで４５０℃に設定された下部電極上にウエハを搬送する。次にステップＳ２はチャンバー圧力を５×１３３．３２２Ｐａ（５Ｔｏｒｒ）に制御し、ヘリウム（以下、Ｈｅと記載する）を５００ｓｃｃｍ、窒素（以下、Ｎ２と記載する）を３００ｓｃｃｍを１５秒間流し、ウエハ温度を安定化させる。ステップＳ３はチャンバー圧力を１．５×１３３．３２２Ｐａ（１．５Ｔｏｒｒ）に制御し、Ｈｅを２７５ｓｃｃｍ、Ｎ２を３００ｓｃｃｍ、キャリアＨｅを２２５ｓｃｃｍを１２秒間流し、ＴｉＮ−ＣＶＤのソースガスである炭素を含む有機金属材料ガス（ＴＤＭＡＴ）から窒化チタン膜をウエハ上に成膜するが、この膜はチタンのソースガスの成分が原因で炭素Ｃを含有している（以下、この膜をＴｉＣＮ膜と記載する）。次いでステップＳ４はソースガスの供給を停止しチャンバー圧力を１．３×１３３．３２２Ｐａ（１．３Ｔｏｒｒ）に制御し、水素（以下、Ｈ２と記載する）を３００ｓｃｃｍ、Ｎ２を２００ｓｃｃｍ、高周波電力（以下、ＲＦパワーと記載する）７５０Ｗにして３５秒間プラズマ処理を行う。ステップＳ３で形成されたＴｉＣＮ膜は成膜温度が低温のため非晶質であり抵抗も非常に高い。そこでこの処理はＴｉＣＮ膜中のＣを主として水素で還元しできるだけ膜中からＣを除去し、抵抗値を下げるために行うものである。
【０００６】
Ｎ２、Ｈ２混合ガスでこのようなことができる理由は以下のように考えられる。すなわち混合ガスのプラズマが励起されるとＴｉＣＮ膜表面を衝撃するが、化学反応により堆積直後のＴｉＣＮ膜のＮとＣがプラズマを構成するＮと置き換わる。一方、プラズマ中のＨ種がＣと反応し揮発性の炭化水素となって膜表面からＣが離脱する。このようにして安定に膜からＣが除去され抵抗の低いＴｉＮ膜が得られる。また、この処理ではＴｉＣＮ膜のグレインを成長させ膜の密度を緻密にする効果も有する。以上説明したようにＴＤＭＡＴのような有機Ｔｉソースを用いる成膜ではＮ２＋Ｈ２プラズマ処理は必要なものである。
【０００７】
次にステップＳ５はＮ２を１０００ｓｃｃｍ流し、３秒間チャンバー内および供給ガス配管内部をパージする。その後、Ｎ２を遮断してチャンバー内部を真空引きする。そしてステップＳ６は下部電極上からウエハを除去し、チャンバー内からウエハを外部に搬送する。以上従来のＴｉＮ−ＣＶＤ成膜装置の成膜のプロセスフローである。
【０００８】
図９に代表的な従来のＴｉＮ−ＣＶＤ成膜装置の構造断面図を示す。図９において、１はウエハ、２はウエハ１を一定温度に保持するためのヒータを埋め込んだ下部電極、３は下部電極２の外周部の温度を下げて、その外周部にＴｉＣＮ膜がほとんど成長させないようにするためのエッジリング、４はＮ２とＨ２を含んだプラズマ、５はチャンバー内へ均一にガスを導入するために多数の細孔が設けられたシャワーヘッド、６はチャンバーボディー、７は下部電極２の側壁に付着成長したＴｉＣＮ膜を示す。
【０００９】
ここで、下部電極２は、例えば図８で説明したように４５０℃に加熱されており、ステップＳ３で下部電極２上のウエハ１にＴｉＣＮ膜を堆積する。このとき、シャワーヘッド５は炭素を含む有機金属材料ガス（ＴＤＭＡＴ）を流しているだけであり、シャワーヘッド５が上部電極として機能するのはプラズマ処理を行うステップＳ４のみである。ステップＳ４で、下部電極２とシャワーヘッド５（上部電極）とをそれぞれ電極として機能させ、高周波電力を印加しプラズマ処理を行う。
【００１０】
以上述べた図８の成膜プロセス技術に関しては特許文献１に記載されている。
【００１１】
【特許文献１】
特開平９−３１２２９７号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上記のようなＣＶＤ成膜装置を用いた成膜方法では、下部電極２上にウエハ１が設置された状態でウエハ表面のＴｉＣＮ膜のＮ２とＨ２を含んだプラズマ処理を行った時に、下部電極２の側壁部分に成膜したＴｉＣＮ膜７がウエハ１の影になり、Ｎ２とＨ２を含んだプラズマ処理が十分施されることができず、下部電極２側壁部分に密着力の弱い膜が付着したままになる。同一チャンバー内でＴｉＣＮ膜堆積処理の回数を重ねることにより次第に厚く成膜されるＴｉＣＮ膜７は、ＴｉＮ膜よりも下部電極２側壁との密着性が悪く、膜剥がれが発生していた。
【００１３】
したがって、ステップＳ４でＮ２とＨ２を含んだプラスマ処理が施されることができないＴｉＣＮ膜７が一部剥離などしてパーティクルとしてウエハ１の表面上に拡散し、半導体デバイスの製造歩留まり低下を起こすという問題を有していた。
【００１４】
上記のＴｉＮ−ＣＶＤの成膜のように、炭素を含む金属材料ガスからＣＶＤ法を用いてウエハに金属を一成分とする膜を成膜する場合、ＴｉＣＮのように炭素を含む膜が堆積され、水素を含むガスプラズマ処理を施しても、下部電極２のようにウエハ１が設置される基板支持部に付着した炭素を含む膜にプラズマ処理が十分施されることができず、それの膜剥がれによりパーティクルが発生し、製造歩留まり低下を起こすという問題がある。
【００１５】
本発明は、ＣＶＤ法で炭素を含む金属材料ガスを用いて成膜する場合に、基板支持部に付着した炭素を含む膜の膜剥がれによるパーティクルの発生を抑制し、製造歩留まり低下を防止できる半導体装置の製造方法および製造装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の半導体装置の製造方法は、減圧可能なチャンバー内に設けられた基板支持部に基板を設置する工程と、炭素を含む金属材料ガスから化学的気相成長法を用いて基板に金属を一成分とする膜を堆積する工程と、水素を含むガスプラズマで金属を一成分とする膜を処理する工程と、基板を基板支持部からチャンバーの外部へ取り出した後、水素を含むガスプラズマでチャンバー内部を処理する工程とを含むものである。
【００１７】
この方法によれば、基板を基板支持部から除去後、水素を含むガスプラズマでチャンバー内部を処理するので、ウエハなどの基板によって基板支持部に陰ができず、基板支持部の側壁等に付着した堆積膜をプラズマ処理できるため、その膜剥がれによるパーティクルの発生を抑制し、製造歩留まり低下を防止できる。
【００１８】
第２の半導体装置の製造方法は、減圧可能なチャンバー内に設けられ、表面が平面状の内側領域に基板が設置される基板設置部と、基板設置部の表面の周辺部から外方に向かって延びる延在部とを有した基板支持部の基板設置部に基板を設置する工程と、炭素を含む金属材料ガスから化学的気相成長法を用いて基板に金属を一成分とする膜を堆積する工程と、水素を含むガスプラズマで金属を一成分とする膜を処理する工程とを含むものである。この場合、基板支持部の延在部は、基板設置部の表面の周辺部から斜め下方向、斜め上方向または基板設置部の表面と同一平面上の外方に向かって延びるように構成できる。また、基板支持部の延在部は、セラミック材料からなるものに構成できる。
【００１９】
この方法によれば、基板支持部に延在部があることによって基板支持部の陰ができず、延在部に堆積した膜に対しても水素を含むガスプラズマ処理ができるため、その膜剥がれによるパーティクルの発生を抑制し、製造歩留まり低下を防止できる。
【００２０】
第３の半導体装置の製造方法は、減圧可能なチャンバー内に設けられ、平面状の表面に基板が設置される基板設置部を有し、基板設置部の平面状の表面が基板の寸法より小さく、基板設置部の側壁の表面粗さを２．５〜１０μｍにした基板支持部の基板設置部に基板を設置する工程と、炭素を含む金属材料ガスから化学的気相成長法を用いて基板に金属を一成分とする膜を堆積する工程と、水素を含むガスプラズマで金属を一成分とする膜を処理する工程とを含むものである。
【００２１】
この方法によれば、基板設置部の側壁が粗面化してあるのでここに付着した膜は剥離しにくくなり、それによりパーティクル発生を防止でき、製造歩留まり低下を防止できる。
【００２２】
第４の半導体装置の製造方法は、減圧可能なチャンバー内に設けられ、実質的に点接触で基板が支持される基板支持部に基板を支持する工程と、熱輻射手段により基板を所定温度に加熱しながら炭素を含む金属材料ガスから化学的気相成長法を用いて基板に金属を一成分とする膜を堆積する工程と、水素を含むガスプラズマで金属を一成分とする膜を処理する工程とを含み、基板支持部の温度は、すくなくとも基板に金属を一成分とする膜を堆積する工程において所定温度よりも低く保たれているものである。この所定温度よりも低く保つために、基板支持部を強制的に冷却することが望ましい。
【００２３】
この方法によれば、基板支持部の温度を低くするので膜が堆積しにくく、従ってパーティクル発生を抑制でき、製造歩留まり低下を防止できる。
【００２４】
以上の製造方法において、例えば、金属を一成分とする膜は炭素を含むものであり、また具体的には炭素を含む窒素化チタンである。また炭素を含む金属材料ガスは有機金属材料ガスである。
【００２５】
また、本発明の第１の半導体装置の製造装置は、減圧可能なチャンバーと、チャンバー内に設けられ基板が設置される基板支持部と、チャンバー内に炭素を含む金属材料ガスを導入して化学的気相成長法により金属を一成分とする膜を堆積する手段と、チャンバー内に少なくとも水素を含むガスを導入して水素を含むガスプラズマを励起し金属を一成分とする膜を処理する手段とを備えた半導体装置の製造装置であって、基板支持部は、表面が平面状の内側領域に基板が設置される基板設置部と、基板設置部の表面の周辺部から外方に向かって延びる延在部とを有したことを特徴とする。
【００２６】
この構成によれば、上記の第２の半導体装置の製造方法を実施でき、基板支持部に延在部があることによって基板支持部の陰ができず、延在部に堆積した膜に対しても水素を含むガスプラズマ処理ができるため、その膜剥がれによるパーティクルの発生を抑制し、製造歩留まり低下を防止できる。
【００２７】
第２の半導体装置の製造装置は、減圧可能なチャンバーと、チャンバー内に設けられ基板が設置される基板支持部と、チャンバー内に炭素を含む金属材料ガスを導入して化学的気相成長法により金属を一成分とする膜を堆積する手段と、チャンバー内に少なくとも水素を含むガスを導入して水素を含むガスプラズマを励起し金属を一成分とする膜を処理する手段とを備えた半導体装置の製造装置であって、基板支持部は、平面状の表面に基板が設置される基板設置部を有し、基板設置部の平面状の表面が基板の寸法より小さく、基板設置部の側壁の表面粗さを２．５〜１０μｍにしたことを特徴とする。
【００２８】
この構成によれば、上記の第３の半導体装置の製造方法を実施でき、基板設置部の側壁が粗面化してあるのでここに付着した膜は剥離しにくくなり、それによりパーティクル発生を防止でき、製造歩留まり低下を防止できる。
【００２９】
第３の半導体装置の製造装置は、減圧可能なチャンバーと、チャンバー内に設けられ実質的に点接触で基板を支持する基板支持部と、基板支持部に支持される基板を加熱する熱輻射手段と、チャンバー内に炭素を含む金属材料ガスおよび少なくとも水素を導入するガス導入手段とを備えたものである。この場合、基板支持部は冷却手段を有することが望ましい。
【００３０】
この構成によれば、上記の第４の半導体装置の製造方法を実施でき、基板支持部の温度を低くするので膜が堆積しにくく、従ってパーティクル発生を抑制でき、製造歩留まり低下を防止できる。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら具体的に説明する。
【００３２】
（第１の実施の形態）
図１は、本発明の第１の実施の形態によるＴｉＮ−ＣＶＤの成膜プロセスを示すフロー図である。この成膜方法では図９に示した従来のＣＶＤ成膜装置を使用することができる。成膜のステップは大まかに、７つのステップに分類される。
【００３３】
ステップＳ１は、減圧可能なＴｉＮ−ＣＶＤ成膜チャンバー内の４５０℃に設定された下部電極２上にウエハ１を搬送する。ステップＳ２ではチャンバー圧力を５×１３３．３２２Ｐａ（５Ｔｏｒｒ）に制御し、Ｈｅを５００ｓｃｃｍ、Ｎ２を３００ｓｃｃｍを１５秒間流し、下部電極２で加熱されるウエハ温度を安定化させる。ステップＳ３はチャンバー圧力を１．５×１３３．３２２Ｐａ（１．５Ｔｏｒｒ）に制御し、Ｈｅを２７５ｓｃｃｍ、Ｎ２を３００ｓｃｃｍ、キャリアＨｅを２２５ｓｃｃｍを１２秒間流し、ＴｉＮ−ＣＶＤのソースガスとして炭素を含む有機金属材料ガス（ＴＤＭＡＴ）からＴｉＣＮ膜をウエハ１上に成膜する。
【００３４】
次にステップＳ４はチャンバー圧力を１．３×１３３．３２２Ｐａ（１．３Ｔｏｒｒ）に制御し、Ｈ２を３００ｓｃｃｍ、Ｎ２を２００ｓｃｃｍ、ＲＦパワー７５０Ｗにして３５秒間、堆積されたＴｉＣＮ膜に対してＮ２／Ｈ２プラズマ処理を行う。この処理はすでに述べたように堆積直後の膜からＣを除去するととともに低抵抗化することを目的としておりこの処理の終了後ほぼＴｉＮ膜となっている。ここでステップＳ３とステップＳ４の組み合わせ工程はウエハへの成膜膜厚が厚い場合には適度に複数回処理を実施することができる。ＴｉＣＮ膜が厚くなるとＮ２／Ｈ２プラズマ処理において水素が膜を透過しにくくなりＣ除去効果が低下するのでこれを避けるために少しづつ膜を堆積しながらＮ２／Ｈ２プラズマ処理し、全体としてＣの少ない膜を形成するのである。
【００３５】
ステップＳ５はＮ２を１０００ｓｃｃｍ流し、３秒間チャンバー内とＴＤＭＡＴなどのガス配管内をパージする。その後、Ｎ２を遮断し図９には示されないがチャンバーに接続されたターボ分子ポンプで真空引きを行う。そしてステップＳ６は下部電極２上からＴｉＮ膜が形成されたウエハ除去し、チャンバー内からウエハ１を外部に搬送する。
【００３６】
次にステップＳ７はチャンバー圧力を１．３×１３３．３２２Ｐａ（１．３Ｔｏｒｒ）に制御し、Ｈ２を３００ｓｃｃｍ、Ｎ２を２００ｓｃｃｍ、ＲＦパワー７５０Ｗにして３５秒間、ウエハのない状態でチャンバー内部のプラズマ処理を行う。以上が本発明の第１の実施の形態におけるＴｉＮ−ＣＶＤ成膜装置のパーティクル改善のプロセスフローである。なお、ステップＳ４とＳ７で、下部電極２とシャワーヘッド５（上部電極）とをそれぞれ電極として機能させ、高周波電力を印加しプラズマ処理を行う。
【００３７】
上記プロセスフローの作用効果を次に説明する。本発明者らはＣＶＤ法によるＴｉＮ膜形成工程におけるパーティクルの発生原因について調査を重ねた結果、図９に示すＣＶＤ成膜装置の下部電極２の側壁部分に成膜したＴｉＣＮ膜７が剥がれてパーティクルの発生原因になっていることが分かった。ＴｉＣＮ膜の成膜においてはＴＤＭＡＴは約３００℃前後の熱反応によりＴｉＣＮ膜を成膜する。従って、ウエハ１上やエッジリング３などだけでなく下部電極２の側壁部のような周囲より温度の高い部分にＴｉＣＮ膜が優先的に成膜する。しかし、下部電極２はウエハ１より小さいために、その側壁部分がウエハ１の影に隠れて、Ｎ２／Ｈ２プラズマ４が回り込まず、有効にプラズマ処理することができない。
【００３８】
そこで本実施の形態のＴｉＮ成膜工程においては、ステップＳ６で下部電極２からウエハ１を外部搬送した後、ステップＳ７でＮ２／Ｈ２プラズマ処理をすることで、下部電極２上にウエハが無く、側壁部分に付着堆積したＴｉＣＮ膜にプラズマ処理を行うことができ、ＴｉＣＮ膜をＴｉＮ膜へ変えることができる。この結果、下部電極２側壁からの膜剥がれを防止でき、パーティクルの低減を行うことができ、半導体デバイスの製造歩留まり低下を防止できる。
【００３９】
（第２の実施の形態）
本発明の第２の実施の形態におけるＴｉＮ膜成膜方法は、図２に示す下部電極２をチャンバー内に有するＣＶＤ成膜装置を用いるものである。図２において、１はウエハ、２は下部電極、３はエッジリングである。本実施の形態における下部電極２はその周辺部８が従来用いられてきた側壁のように垂直面ではなく、ウエハ１の設置部分（平面部）の外周部表面が水平面に対して斜め形状になっていることが特徴である。ここで、下部電極２のウエハ１の設置部分であるウエハ設置平面部は、用いるウエハ１よりも広くしてあり、ウエハ１がウエハ設置平面部の領域内に設置される。本実施の形態では、例えば図９に示したＣＶＤ成膜装置において、図２に示す形状の下部電極２を用い、図８に示す従来どおりの成膜プロセスフローを用いてＴｉＮ膜を成膜する。
【００４０】
図２の構成による下部電極２を用いると、図８のステップＳ４のＮ２／Ｈ２プラズマ処理の時に、プラズマから見て周辺部８が従来のようにウエハ１の影に隠れることがなくなるのでＮ２／Ｈ２プラズマに十分さらされ、周辺部８に密着性のよくないＴｉＣＮ膜が付着したとしても、膜剥がれしにくいＴｉＮ膜へ変えることができる。この結果、下部電極２からの膜剥がれを防止でき、パーティクルの低減を行うことができ、半導体デバイスの製造歩留まり低下を防止できる。
【００４１】
なお、図２に示した下部電極２の周辺部８はウエハ設置平面部から外側へ向かって下方へ傾斜するような面を設けたものであるが、図３に示す下部電極２のようにウエハ設置平面部から外側に向かって上方へ傾斜させた面をもつ周辺部９にしてもよい。さらに傾斜させず下部電極のウエハ設置平面部を水平に外側に向かって延長しただけのものにしてもよい。
【００４２】
（第３の実施の形態）
本発明の第３の実施の形態におけるＴｉＮ膜成膜方法は、図４に示す下部電極２をチャンバー内に有するＣＶＤ成膜装置を用いるものである。図４において、１はウエハ、２は下部電極であってそのウエハ設置平面部はウエハ１の寸法よりも小さく、ウエハ１を設置したとき平面部は隠れる。３はエッジリング、１０はセラミックであり、下部電極２のウエハ設置平面部の周辺を囲むように取り付けられており、代表的にはアルミナ（Ａｌ２  Ｏ３  ：熱伝導率は０．２６Ｗ／ｃｍ・ｄｅｇ）からなる。本実施の形態では、例えば図９に示したＣＶＤ成膜装置において、図４に示す形状の下部電極２を用い、図８に示す従来どおりの成膜プロセスフローを用いてＴｉＮ膜を成膜する。
【００４３】
図４の下部電極２はその周辺部を囲むように、電極側壁部とエッジリング３の間の隙間にセラミック１０を挟み、下部電極２側壁部分とエッジリング３の間の隙間を無くす構造である。この構造を用いると、ＴＤＭＡＴがセラミック１０により下部電極２側壁に到達することができず、ＴｉＣＮ膜が側壁部分へ成膜されず、セラミック１０上に堆積することになるが、セラミック１０上は、セラミック自体の熱伝導率が小さく下部電極２側壁部分の温度よりも低いためにＴｉＣＮ膜を成長しにくくすることができる。図８のステップＳ３でセラミック１０上にＴｉＣＮ膜が成膜しても、図８のステップＳ４のＮ２／Ｈ２プラズマ処理の時に、プラズマから見て表面が露出しているので十分プラズマ処理をすることが可能で、ＴｉＣＮ膜からＴｉＮ膜へ変えることができる。この結果、下部電極２側壁へのＴｉＣＮ膜の成膜を防止でき、パーティクルの低減を行うことができ、半導体デバイスの製造歩留まり低下を防止できる。
【００４４】
（第４の実施の形態）
本発明の第４の実施の形態におけるＴｉＮ膜成膜方法は、図５に示す下部電極２をチャンバー内に有するＣＶＤ成膜装置を用いるものである。図５において、１はウエハ、２は下部電極であってそのウエハ設置平面部はウエハ１の寸法よりも小さく、ウエハ１を設置したとき平面部は隠れる。３はエッジリング、１１は電極側壁であり、凹凸処理が施されて粗面化されていることが特徴である。この粗面の凹凸は例えばブラスト仕上げにより２．５から１０μｍに設定されている。より望ましくは約３．０〜１０μｍにするのがよい。この実施の形態では図５の構造の電極を有するＣＶＤ成膜装置を用い、図８に示す従来どおりのプロセスフローを用いてＴｉＮ膜を堆積する。
【００４５】
図５の下部電極２の構成によれば、電極側壁１１の表面粗さが従来の側壁部分の表面粗さよりも大きくなることによってＴｉＣＮ膜の剥がれを抑えることができる。逆にこれによって剥がれを引き起こさないＴｉＣＮ膜のメンテナンスまでの累積膜厚を増やすことができる。また、ブラスト処理により表面粗さを大きくする以外に、溶射法を用いて表面粗さを大きくしたほうが、より大きな効果が得られる。なお、ブラスト処理は、ブラストビーズ（例えば１００μｍくらいのアルミナ）を下部電極２の表面に高圧で噴射して下部電極２の表面を削り、表面粗さを大きくする方法である。溶射法は、アルミの粉を下部電極２に高温高圧で吹き付けて表面粗さを大きくする方法であり、ブラスト処理よりも表面粗さをより大きくすることが可能である。
【００４６】
図６に従来の下部電極側壁の表面粗さ（凹凸）が約２．０μｍのＣＶＤ成膜装置による場合と本実施の形態の下部電極側壁１１の表面粗さが約３．０μｍのＣＶＤ成膜装置と４．５μｍのＣＶＤ成膜装置による場合のパーティクル測定の結果を示す。この図６に示すように、下部電極側壁の表面粗さが約２．０μｍでは平均３８個、表面粗さが約３．０μｍでは平均１９個、表面粗さが約４．５μｍでは平均１８個のパーティクル数であった。従って、従来の場合と比較して、表面粗さが約３．０μｍ以上で、パーティクル数が平均約２０個減少し、半減していることが分かる。
【００４７】
すなわち、本実施の形態のように下部電極２の側壁１１表面を凹凸が大きい粗面化することでＴｉＣＮ膜の剥がれを抑え、パーティクルの低減を行うことができ、半導体デバイスの製造歩留まり低下を防止できる。
【００４８】
なお、図６のように、下部電極側壁１１の表面粗さ（凹凸）が約２．０μｍではパーティクル数が多く、表面粗さが約３．０μｍ以上で少なくなっているので、下部電極側壁１１の表面粗さ（凹凸）は２．５μｍ以上とした。表面粗さが小さいと下部電極側壁１１に成膜される表面積が小さく、成膜されたＴｉＣＮ膜厚が厚くなり、膜が剥がれやすくなると考えられる。また、下部電極側壁１１の表面粗さ（凹凸）が１０μｍを超えた場合、表面粗さの凸部分自体が折れたりしてパーティクルの原因となるおそれがあるので、表面粗さ（凹凸）は１０μｍ以下が好ましい。
【００４９】
（第５の実施の形態）
本発明の第５の実施の形態におけるＴｉＮ膜成膜方法は、図８に示す成膜プロセスフローを用い、図７に示す構造をチャンバー内に有するＣＶＤ成膜装置を用いるものである。図７において、１はウエハ、２は下部電極、１２はリフトピン、１３はウエハ１を加熱するランプである。下部電極２の内部にはその表面がＴｉＣＮの成膜中室温以下に冷却する手段および室温以上に加熱する手段が設けられている。また、図示していないが、当然のことながらチャンバー内にＴＤＭＡＴガス、Ｎ２、Ｈ２を導入するための配管がチャンバーに接続されている。
【００５０】
以下、本実施の形態において従来のプロセスとは異なる点を説明する。図８のステップＳ１において、ウエハ１が下部電極２上に設置され、リフトピン１２によりウエハ１を持ち上げ、下部電極２から離間させる。そしてステップＳ２において、ランプ１３からの赤外光による熱輻射をウエハ１の表面に照射しウエハ１を所定の温度約４００℃程度に昇温する。この時、ウエハ１の温度のみが所定の設定値になればよく、下部電極２は室温あるいはそれ以下に冷却する。こうしておいてステップＳ３において従来同様ウエハ１上にＴｉＣＮ膜を成膜するが、本実施の形態の場合は下部電極２表面上には温度が低いためにほとんどＴｉＣＮ膜が成長しないようにすることができる。しかし場合に応じて下部電極２の温度を室温より高く、ウエハ１の設定温度より低い温度に加熱してもよい。
【００５１】
本実施の形態によれば、下部電極２を室温以下に冷却するので側壁部分にＴｉＣＮ膜が成膜せず、当然膜剥がれが発生しないことにより、パーティクルの低減を行うことができ、半導体デバイスの製造歩留まり低下を防止できる。なお、前述のように、下部電極２の温度をウエハ１の設定温度より低い温度に保つことで、従来に比べて下部電極２側壁部分のＴｉＣＮ膜の成膜を抑制し、パーティクルを低減することができる。
【００５２】
なお、上記の第１〜第５の実施の形態では、ウエハ１を設置する基板支持部が電極（下部電極２）になっているＣＶＤ成膜装置を用いて説明したが、基板支持部（下部電極２に相当部分）が電極になっていないＣＶＤ成膜装置であっても本発明を適用できる。
【００５３】
【発明の効果】
以上のように本発明によれば、例えば、炭素を含む金属材料ガスからＣＶＤ法でＴｉＮ膜を得る膜堆積工程において、ＣＶＤ成膜装置のウエハ設置電極の側壁付着膜の膜剥がれを防ぐことができ、パーティクルの少ないＴｉＮ膜堆積が可能になる。これによって半導体デバイスの歩留まり向上をすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるＴｉＮ膜形成工程を示すプロセスフロー図。
【図２】本発明の第２の実施の形態におけるＴｉＮ−ＣＶＤ成膜装置の下部電極断面図。
【図３】本発明の第２の実施の形態におけるＴｉＮ−ＣＶＤ成膜装置の別の下部電極断面図。
【図４】本発明の第３の実施の形態におけるＴｉＮ−ＣＶＤ成膜装置の下部電極断面図。
【図５】本発明の第４の実施の形態におけるＴｉＮ−ＣＶＤ成膜装置の下部電極断面図。
【図６】本発明の第４の実施の形態におけるＴｉＮ堆積後におけるパーティクル測定結果を示す図。
【図７】本発明の第５の実施の形態におけるＴｉＮ−ＣＶＤ成膜装置の下部電極断面図。
【図８】従来のＴｉＮ膜形成工程を示すプロセスフロー図。
【図９】従来のＴｉＮ−ＣＶＤ成膜装置の断面図。
【符号の説明】
１  ウエハ
２  下部電極
３  エッジリング
４  Ｎ２／Ｈ２プラズマ
５  シャワーヘッド
６  チャンバーボディー
７  ＴｉＣＮ膜
８  斜面状の下部電極周辺部
９  斜面状の下部電極周辺部
１０  セラミック
１１  粗面化された下部電極側壁
１２  リフトピン
１３  ウエハ加熱用ランプ
【図１】
2004221190.tif 000003
【図２】
2004221190.tif 000004
【図３】
2004221190.tif 000005
【図４】
2004221190.tif 000006
【図５】
2004221190.tif 000007
【図６】
2004221190.tif 000008
【図７】
2004221190.tif 000009
【図８】
2004221190.tif 000010
【図９】
2004221190.tif 000011