(57)【要約】      （修正有）【課題】高温超電導装置及びその製造方法に関し、ＳＦＱ回路等の高温超電導回路の安定な高速動作を可能にする。【解決手段】基板１上に少なくとも２つの臨界電流密度Ｊｃが異なるランプエッジ構造のジョセフソン接合９，１０を形成し、高速・高精度が要求される要素回路においては高Ｊｃ接合で構成し、超電導ループのインダクタンスＬとジョセフソン接合の臨界電流値Ｉｃの積（Ｌ×Ｉｃ）の条件が厳しい回路要素においてはＬを小さくするために比較的低いＪｃの接合で構成する。【選択図】          図１
2004296969.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくとも２つの臨界電流密度が異なるランプエッジ構造のジョセフソン接合を設けたことを特徴とする高温超電導装置。
【請求項２】
上記臨界電流密度が異なるジョセフソン接合のうち、相対的に高臨界電流密度のジョセフソン接合により相対的に高速動作回路要素を構成し、相対的に低臨界電流密度のジョセフソン接合により相対的に低速動作回路要素を構成することを特徴とする請求項１記載の高温超電導装置。
【請求項３】
上記臨界電流密度が異なるジョセフソン接合が、互いに異なるタメージを受けた表面改質型の障壁層、或いは、互いに異なる厚さの堆積膜からなる障壁層のいずれかにより構成されることを特徴とする請求項１または２に記載の高温超電導装置。
【請求項４】
基板上に設けた同一の島状領域に複数の斜面を有するランプエッジ構造を形成したのち、少なくとも１つの斜面におけるダメージが、他の斜面に対するダメージと異なる条件でイオン照射を行う工程を有することを特徴とする高温超電導装置の製造方法。
【請求項５】
基板上に設けた同一の島状領域に複数の斜面を有するランプエッジ構造を形成したのち、少なくとも１つの斜面における堆積膜厚が、他の斜面に対する堆積膜厚と異なる条件で障壁層を堆積する工程を有することを特徴とする高温超電導装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高温超電導装置及びその製造方法に関するものであり、例えば、高温超電導回路装置を異なった臨界電流密度Ｊｃ  を有するランプエッジ型の超電導接合で構成するための手段に特徴のある高温超電導装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、イットリウム系超電導体に代表される酸化物高温超電導体は、液体窒素温度以上で超電導状態を示すため、従来の液体Ｈｅによる冷却が必要な金属系超電導体に比べて冷却機構が簡素化され、センサ、論理回路等への各種の応用が期待されている（例えば、特許文献１参照）。
【０００３】
この様な酸化物高温超電導体は、結晶中でＣｕとＯで構成されるＣｕ−Ｏ平面に沿って超電導電流が流れ易い性質を有しているため、このＣｕ−Ｏ平面に平行な方向に接合が横切る構造が望ましく、そのために、高温超電導装置に用いる超電導接合としてランプエッジ型接合が提案されている。
【０００４】
この様なランプエッジ型接合としては、障壁層を堆積膜で形成するタイプと、イオン注入により表面を改質して障壁層とするタイプが知られている（例えば、特許文献２及び非特許文献１参照）。
【０００５】
また、超電導回路のうち、単一磁束量子（Ｓｉｎｇｌｅ  Ｆｌｕｘ  Ｑｕａｎｔｕｍ：ＳＦＱ）回路は、超高速、低エネルギーで動作するという特徴を有しており、高温超電導体でＳＦＱ回路を設計・作製する場合、回路中に存在するジョセフソン接合を含む超電導ループでは、そのループのインダクタンスＬとジョセフソン接合の臨界電流値Ｉｃ  との積（Ｌ×Ｉｃ  積）が１量子磁束Φ０  或いは、Φ０  ／２という条件を満たすように設計する必要がある。
【０００６】
この場合、ＳＦＱ回路に用いる接合の臨界電流Ｉｃ  と常伝導抵抗Ｒｎ  との積、即ち、Ｉｃ  ×Ｒｎ  積が高いほど、ＳＦＱパルスの幅が狭くなり、高速動作が実現することができるが、高温超電導界面改質型接合の場合、Ｉｃ  ×Ｒｎ  積を高くするためには臨界電流密度Ｊｃ  を高くすることで実現できるので、この様子を図１８を参照して説明する。
【０００７】
図１８参照
図１８は、Ｉｃ  ×Ｒｎ  積のＪｃ  依存性を示す実測データであり、高温超電導界面改質型接合の状態により指数は異なるものの、
Ｉｃ  ×Ｒｎ  ＝Ｊｃ  ０．２  、或いは、
Ｉｃ  ×Ｒｎ  ＝Ｊｃ  ０．５  
の依存性が得られ、したがって、Ｊｃ  を大きくすることによってＩｃ  ×Ｒｎ  積を大きくすることができることが理解される。
【０００８】
ここで、図１９及び図２０を参照して、ランプエッジ界面改質型接合を有する超電導接合素子を説明する。
図１９（ａ）参照
まず、ＳｒＴｉＯ３  基板５１上にパルスレーザ堆積法を用いて下部電極となるＹＢＣＯ（ＹＢａ２  Ｃｕ３  Ｏ７−ｘ  ）層５２、層間絶縁膜となるＣｅＯ２  膜５３を順次堆積させる。
【０００９】
図１９（ｂ）参照
次いで、レジストを塗布し、露光・現像することによってパターニングしたのち、リフロー処理することによってレジストパターン５４を形成し、次いで、このレジストパターン５４をマスクとしてＡｒイオン５５を照射してイオンミリングを行うことによってランプエッジ構造を形成する。
【００１０】
図１９（ｃ）参照
次いで、露出したランプ傾斜面５６に、ＳｒＴｉＯ３  基板５１に対して例えば垂直にＡｒイオン５７を照射して表面改質層５８を形成する。
【００１１】
図２０（ｄ）参照
次いで、再び、スパッタ法で上部電極を構成するＹＢＣＯ層５９を堆積させる。
【００１２】
図２０（ｅ）乃至（ｇ）参照
次いで、ＹＢＣＯ層５９にイオンミリングを施すことによってブリッジ部６０を形成することによってランプエッジ界面改質型接合の基本構成が完成する。
なお、図２０（ｅ）は平面図であり、図２０（ｆ）は図２０（ｅ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図であり、また、図２０（ｇ）は図２０（ｅ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った概略的断面図である。
【００１３】
この場合、下部電極層を加工してランプ斜面を４方向に作製し、基板面に対し垂直にイオン照射を行うことでランプ斜面に均一なダメージ層を形成しているので、４方向に同じ臨界電流密度Ｊｃ  を有する界面改質型接合を形成することができ、それによって、回路中の接合のＪｃ  が揃うので、正確な回路動作を実現することができる。
【００１４】
上述のように、ＳＦＱ回路設計においてＬ×Ｉｃ  積を満たす条件（Ｌ×Ｉｃ  ＜Φ０  ）で回路中のインダクタンスＬおよびジョセフソン接合の臨界電流Ｉｃ  を決定しなければならないが、ランプエッジ構造はブリッジ部を介して上下電極で障壁層を挟むことで構成されているため、接合と直列に寄生インダクタンスを生じることになる。
【００１５】
リソグラフィの限界や材料加工上の制約によってジョセフソン接合の寸法や電極・配線間の間隔の最小寸法が決まるため、寄生インダクタンスは少なからず存在することになるが、この状況で、Ｉｃ×Ｒｎ  積を高くするためにジョセフソン接合を高Ｊｃ  化すると、同じＩｃ  を得るためには接合幅、即ち、ブリッジ幅を狭くする必要がある。
【００１６】
この際、ジョセフソン接合に直列に存在するブリッジの長さはその幅に対して長くなることになり、寄生インダクタンスも大きくなる。
例えば、電極の厚さ、ブリッジの長さ、シートインダクタンスが同じ状況で同じ臨界電流Ｉｃ  を有するジョセフソン接合を作製する場合、臨界電流密度Ｊｃ  をＮ倍にすると接合幅は１／Ｎ倍になり、寄生インダクタンスはＮ倍となる。
【００１７】
結果として、ジョセフソン接合のＪｃ  を高くすることでジョセフソン接合を含む超電導ループのループインダクタンスは大きくなる。
したがって、上述のＬ×Ｉｃ  積の条件（Ｌ×Ｉｃ  ＜Φ０  ）を満たすことができなくなり、回路を動作させることができなくなる。
【００１８】
そこで、現在の回路設計では回路中に存在する要素回路のうち、最もＬ×Ｉｃ  積の制約が厳しい回路に合わせてインダクタンスを決め、寄生インダクタンスの影響を極力減らすために、接合幅を広くしている。
【００１９】
【特許文献１】
特開２０００−３５３８３１号公報
【特許文献２】
特開２００１−２４４５１１号公報
【非特許文献１】
Ｓｕｐｅｒｃｏｎｄ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ｖｏｌ．１４，ｐｐ．１０５２−１０５５，２００１
【００２０】
【発明が解決しようとする課題】
しかしながら、寄生インダクタンスの影響を極力減らすために接合幅を広くした場合、ジョセフソン接合のＪｃ  は高くできず、Ｉｃ  ×Ｒｎ  積が比較的小さな接合を用いることとなり、結果として、ＳＦＱパルスの幅が広くなり、ＳＦＱ回路の動作速度が制限されたり、動作の不確定さ（ジッター）が大きくなるといった回路の性能低下を引き起こすこととなるという問題がある。
【００２１】
したがって、本発明は、ＳＦＱ回路等の超電導回路の安定な高速動作を可能にすることを目的とする。
【００２２】
【課題を解決するための手段】
図１は本発明の原理的構成図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
なお、図において、符号４，７，８は、それぞれ下部電極層、上部電極層、及び、ブリッジである。
図１（ａ）及び（ｂ）参照
上記の目的を達成するために、本発明は、高温超電導装置において、基板１上に少なくとも２つの臨界電流密度が異なるランプエッジ構造のジョセフソン接合９，１０を設けたことを特徴とする。
【００２３】
この様に、基板１上に少なくとも２つの臨界電流密度Ｊｃ  が互いに異なるランプエッジ構造のジョセフソン接合９，１０を作り分け、それぞれの接合性能を各要素回路ごとに使い分けることでＳＦＱ回路等の超電導回路装置の高速動作と安定動作とを両立することができる、それによって、高温超電導装置の性能を向上することができる。
【００２４】
この場合、相対的に高臨界電流密度のジョセフソン接合９を用いることによってＩｃ  ×Ｒｎ  が大きくなるので高速動作が可能になり、一方、相対的に低臨界電流密度のジョセフソン接合１０を用いることによって接合幅を広くしてインダクタンスＬを小さくし、それによって、Ｌ×Ｉｃ  の条件が厳しい回路要素においてＬ×Ｉｃ  ＜Φ０  の条件を満たすようにして安定動作を可能にすることができる。
【００２５】
この様なＬ×Ｉｃ  の制約が厳しくない回路要素としては、パルス発生器或いは比較器が挙げられ、この内の少なくとも一方を相対的に高臨界電流密度のジョセフソン接合９で構成すれば良い。
【００２６】
即ち、超電導回路装置においては、Ｌ×Ｉｃ  積の制約が厳しくない回路もあり、特に、回路全体の性能や動作速度を決めることとなるパルス発生器や比較器などがそれにあたる。
【００２７】
このような要素回路においてはＬ×Ｉｃ  積の条件に束縛されることなく、ジョセフソン接合９のＩｃ  ×Ｒｎ  積を高くするために接合幅を狭くし、Ｊｃ  を高くすることも可能である。
つまりは、高速・高精度が要求される要素回路においては高Ｊｃ  接合で構成し、Ｌ×Ｉｃ  積の条件が厳しい要素回路においては寄生インダクタンスＬを小さくするために比較的低いＪｃ  の接合で構成するといった接合の性能を使い分けることが重要となる。
【００２８】
また、上述の臨界電流密度が異なるジョセフソン接合９，１０は、互いに異なるダメージを受けた表面改質型の障壁層５，６、或いは、互いに異なる厚さの堆積膜からなる障壁層５，６のいずれかにより構成すれば良い。
【００２９】
また、臨界電流密度が異なるジョセフソン接合９，１０は、同一の島状領域２，３に複数の斜面を有するランプエッジ構造を形成したのち、少なくとも１つの斜面におけるダメージが、他の斜面に対するダメージと異なる条件でイオン照射を行えば良く、例えば、島状領域２，３に対して基板１を回転させない条件で、イオンを一定の傾斜方向から照射すれば良い。
【００３０】
或いは、臨界電流密度が異なるジョセフソン接合９，１０は、同一の島状領域２，３に複数の斜面を有するランプエッジ構造を形成したのち、少なくとも１つの斜面における堆積膜厚が、他の斜面に対する堆積膜厚と異なる条件で障壁層５，６を堆積すれば良く、例えば、島状領域２，３に対して基板１を回転させない条件で、一定の傾斜方向から障壁層５，６を構成する材料をスパッタ法により堆積すれば良い。
【００３１】
【発明の実施の形態】
ここで、図２乃至図４を参照して、本発明の第１の実施の形態のランプエッジ型界面改質型接合の形成工程を説明する。
図２（ａ）参照
まず、〔ＬａＡｌＯ３  〕０．３  〔Ｓｒ（Ａｌ，Ｔａ）Ｏ３  〕０．７  からなるＬＳＡＴ基板１１上にレーザ蒸着法（ＰＬＤ：Ｐｕｌｓｅ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて、厚さが、例えば、２００ｎｍのＹＢＣＯ（ＹＢａ２  Ｃｕ３  Ｏ７−ｘ  ）からなる下部電極層１２と、厚さが、例えば、３００ｎｍのＬＳＡＴからなる絶縁層１３を順次堆積させる。
【００３２】
図２（ｂ）参照
次いで、絶縁層１３上にレジストを塗布し、露光・現像したのち、ベーキングを行ってレジスト膜をリフローしてレジストパターン１４を形成し、次いで、このレジストパターン１４をマスクとして、ＬＳＡＴ基板１１を回転させながらＡｒイオン１５を斜め方向から照射することによって、絶縁層１３及び下部電極層１２をエッチングしてランプ傾斜面１６を形成する。
【００３３】
図２（ｃ）参照
次いで、レジストパターン１４を除去したのち、ＬＳＡＴ基板１１を回転させながらＡｒイオン１７を基板面を垂直方向から２分間照射することによって、ランプ傾斜面１６にダメージ層１８を形成する。
【００３４】
図３（ｄ）参照
次いで、ＬＳＡＴ基板１１の回転を止めた状態で、Ａｒイオン１９を基板面に対して、例えば、３０°の角度で２分間照射して、一方のランプ傾斜面１６にさらにダメージを与えてダメージ層１８より大きなダメージを受けたダメージ層２０を形成する。
【００３５】
図３（ｅ）参照
次いで、ＬＳＡＴ基板１１をＰＬＤの真空チャンバーに移し、上部堆積温度にまで酸素中で昇温した後、ＹＢＣＯからなる上部電極層２１を堆積し、この上部電極層２１を所望の臨界電流密度が得られるダメージ層の部分でパターニングしてブリッジを形成することによって所望のＬ×Ｉｃ  積或いは所望のＩｃ  ×Ｒｎ  積を有するジョセフソン接合を形成することができる。
【００３６】
図４（ａ）参照
この場合、図３（ｄ）の工程において、正方形状の下部電極層１２に対し、一方のランプ傾斜面１６に対して平面図的に直交する方向からＡｒイオン１９を照射することによって、ダメージの大きさは斜面ａ＜斜面ｂ＝斜面ｄ＜斜面ｃの関係となり、このダメージは接合バリアになるため、同一基板内に３つの異なるＪｃ  を有するジョセフソン接合を作り分けることができる。
【００３７】
図４（ｂ）参照
また、図３（ｄ）の工程において、正方形状の下部電極層１２に対し、平面図的に正方形の対角線方向からＡｒイオン１９を照射することによって、ダメージの大きさは斜面ａ＝斜面ｄ＜斜面ｂ＝斜面ｃの関係となり、同一基板内に２つの異なるＪｃ  を有するジョセフソン接合を作り分けることができる。
【００３８】
次に、図５及び図６を参照して、本発明の第２の実施の形態のランプエッジ型界面改質型接合の形成工程を説明する。
図５（ａ）参照
まず、上記の第１の実施の形態と同様に、ＬＳＡＴ基板１１上にレーザ蒸着法を用いて、厚さが、例えば、２００ｎｍのからなる下部電極層１２と、厚さが、例えば、３００ｎｍのＬＳＡＴからなる絶縁層１３を順次堆積させる。
【００３９】
次いで、絶縁層１３上にレジストを塗布し、露光・現像したのち、ベーキングを行ってレジスト膜をリフローしてレジストパターン１４を形成し、次いで、このレジストパターン１４をマスクとして、ＬＳＡＴ基板１１を回転させながらＡｒイオン１５を斜め方向から照射することによって、絶縁層１３及び下部電極層１２をエッチングしてランプ傾斜面１６を形成する。
【００４０】
図５（ｂ）参照
次いで、レジストパターン１４を除去したのち、ＬＳＡＴ基板１１の回転を止めた状態で、基板面に対して、例えば、３０°の角度でＰＢＣＯ（ＰｒＢａ２  Ｃｕ３  Ｏ７−ｘ  ）をレーザ蒸着して、厚く堆積する部分が例えば３０ｎｍになるように障壁層２２を堆積させる。
【００４１】
図５（ｃ）参照
次いで、ＬＳＡＴ基板１１を真空チャンバー中で堆積温度にまで酸素中で昇温した後、ＹＢＣＯからなる上部電極層２１を堆積し、この上部電極層２１を所望の臨界電流密度が得られる膜厚の障壁層２２の部分でパターニングしてブリッジを形成することによって所望のＬ×Ｉｃ  積或いは所望のＩｃ  ×Ｒｎ  積を有するジョセフソン接合を形成することができる。
【００４２】
図６（ａ）参照
この場合、図５（ｂ）の工程において、正方形状の下部電極層１２に対し、一方のランプ傾斜面１６に対して平面図的に直交する方向からＰＢＣＯを蒸着することによって、膜厚は斜面ａ＜斜面ｂ＝斜面ｄ＜斜面ｃの関係となり、同一基板内に３つの異なるＪｃ  を有するジョセフソン接合を作り分けることができる。
【００４３】
図６（ｂ）参照
また、図５（ｂ）の工程において、正方形状の下部電極層１２に対し、平面図的に正方形の対角線方向からＰＢＣＯを蒸着することによって、膜厚は斜面ａ＝斜面ｄ＜斜面ｂ＝斜面ｃの関係となり、同一基板内に２つの異なるＪｃ  を有するジョセフソン接合を作り分けることができる。
【００４４】
以上を前提として、次に、本発明の第３の実施の形態の超電導回路装置を説明する。
図７参照
図７は、本発明の第３の実施形態の超電導回路装置の前提となるパルス発生回路の一例であるＤＣ／ＳＦＱ変換回路の等価回路図である。
この回路は入力Ｉｓｇｎ  として直流電流を印加し、入力信号があるレベルを超えると出力端からＳＦＱパルスが出力されるが、この際、回路に用いられるジョセフソン接合のＩｃ  ×Ｒｎ  積が大きいほど発生するパルスの時間幅が狭くなるので、その様子を図８を参照して説明する。
【００４５】
図８参照
図８は、Ｉｃ  ×Ｒｎ  積を０．５ｍＶ，１．０ｍＶ，１．５ｍＶとしたときの発生パルスのシミュレーション結果である。
このパルスの半値幅は、Ｉｃ  ×Ｒｎ  積が０．５ｍＶのジョセフソン接合を用いた場合は５．８ｐｓ（ピコ秒）、１．０ｍＶの場合には２．６ｐｓ、そして、１．５ｍＶの場合には１．８５ｐｓとなり、Ｉｃ  ×Ｒｎ  積が大きいジョセフソン接合を用いるほど幅の狭いパルスを発生することができることが理解される。
【００４６】
これにより、高Ｉｃ  ×Ｒｎ  接合を用いた回路ではパルス間隔を狭くすることができ、結果として動作速度を高くすることが可能となり、そのためには、高Ｊｃ  のジョセフソン接合によりＤＣ／ＳＦＱ変換回路を構成すれば良い。
【００４７】
図９参照
この他に、パルス発生部に高Ｊｃ  接合を用いた設計において、Ｌ×Ｉｃ  積の条件を満たすことができない場合、図に示す等価回路のようにＤＣ／ＳＦＱ変換回路はＩｃ  ×Ｒｎ  積の低い接合を用い、後段のジョセフソン伝送線路ＪＴＬにおいてＩｃ  ×Ｒｎ  積の高い接合を用い、パルス幅を狭く整形することができる。
【００４８】
この際、ＪＴＬに用いた接合のＩｃ  ×Ｒｎ  積にかかわらずＤＣ／ＳＦＱ変換回路から発生するパルスの時間幅は同じであるが、後段のＪＴＬにおいてパルス波形が整形されパルス幅を変えることができるので、この様子を図１０を参照して説明する。
【００４９】
図１０参照
図１０は、図９におけるＪＴＬ部分の接合のＩｃ  ×Ｒｎ  積を０．５ｍＶ，１．０ｍＶ，１．５ｍＶとした場合のシミュレーション結果を示したものである。
なお、ＤＣ／ＳＦＱ変換回路部の接合のＩｃ  ×Ｒｎ  積は０．５ｍＶである。
【００５０】
図に示すように、パルス幅はＪＴＬ部分のジョセフソン接合Ｊ４  ，Ｊ５  のＩｃ  ×Ｒｎ  積が０．５ｍＶの場合は９．６ｐｓ、１．０ｍＶの場合には２．９５ｐｓ、そして、１．５ｍＶの場合には２．０５ｐｓとなり、ＪＴＬ部分のジョセフソン接合Ｊ４  ，Ｊ５  のＩｃ  ×Ｒｎ  積を高くすることで幅の広いパルスからパルス幅の狭いパルスを生成することができる。
【００５１】
図１１参照
このような幅の狭いパルスを図１１に示すようなＤＣ／ＳＦＱ変換回路、ＪＴＬ、及び、比較器よりなる回路における比較器のサンプリングパルスとして用いれば、ジッターの影響を小さくすることができ高精度な比較動作が実現できる。
【００５２】
図１２参照
図１２は、図１１の回路における比較器への入力信号と出力信号の時間差（遅延）のシミュレーション結果を示したものである。
【００５３】
図１３参照
図１３は、遅延と比較器へ入力される被比較信号のレベルの関係を、比較器を構成するジョセフソン接合Ｊ６  ，Ｊ７  のＩｃ  ×Ｒｎ  積を０．５ｍＶ，０．７５ｍＶ，１．０ｍＶ，１．５ｍＶとした場合のシミュレーションした結果を示したものである。
なお、ここでは、比較器の後段のＪＴＬのジョセフソン接合Ｊ８  ，Ｊ９  のＩｃ  ×Ｒｎ  積は０．５ｍＶとしている。
【００５４】
図から明らかなように、Ｉｃ  ×Ｒｎ  積が１．５ｍＶのジョセフソン接合を用いた場合、被比較信号のレベルによらず１ｐｓ程度の遅延でほぼ一定となる。
しかしながら、Ｉｃ  ×Ｒｎ  積が０．５ｍＶの接合を用いた場合は１０ｐｓから４ｐｓの範囲で遅延が変化しており、比較動作の被比較信号レベル依存が確認された。
つまり、Ｉｃ  ×Ｒｎ  積が低い接合で回路を構成するとジッターが増加し、比較動作の精度が損なわれることとなる。
【００５５】
図１４参照
図１４は、遅延と回路に用いられているジョセフソン接合のＩｃ  ×Ｒｎ  積との関係のシミュレーション結果を示したものである。
図から明らかなように、ジョセフソン接合の高Ｉｃ  ×Ｒｎ  積化に対して遅延が小さくなっていることが理解される。
つまり、高Ｉｃ  ×Ｒｎ  積化にともない高速動作ができることを示している。
【００５６】
図１５（ａ）及び（ｂ）参照
図１５（ａ）は、図１１に示す回路のうち、比較器とその前後のジョセフソン接合Ｊ６  ，Ｊ７  のみのＩｃ  ×Ｒｎ  積を１．５ｍＶとし、その他のジョセフソン接合Ｊ４  ，Ｊ５  ，Ｊ８  ，Ｊ９  のＩｃ  ×Ｒｎ  積を０．５ｍＶとした場合のシミュレーション結果を示したものである。
なお、図１５（ｂ）は比較のために、全てのジョセフソン接合のＩｃ  ×Ｒｎ  積を０．５ｍＶで構成した場合のシミュレーション結果を示したものである。
【００５７】
図１５（ａ）と図１５（ｂ）の比較から明らかなように、本発明の実施の形態の場合には、比較器に入力されるパルスは幅の狭いパルスに整形されて比較器に入力され、出力結果も少ない遅延で早く得られている。
【００５８】
また、上述の図１３におけるＩｃ  ×Ｒｎ  ＝１．５ｍＶのグラフから明らかなように、遅延時間の被比較信号レベル依存性はほとんどなく、ジッターは小さい。
また、その遅延も１ｐｓ以下と回路全体をＩｃ  ×Ｒｎ  ＝１．５ｍＶの接合で構成した回路とほぼ同じ高速性を有している。
【００５９】
以上のシミュレーション結果から、ジョセフソン接合の性能を各要素回路で使い分けることで、高温超電導装置全体の性能を向上することができることが理解される。
【００６０】
以上のシミュレーション結果に基づいて作製した本発明の第３の実施の形態の超電導回路装置を図１６を参照して説明する。
図１６（ａ）参照
図１６（ａ）は、本発明の第３の実施の形態の超電導回路装置の等価回路図であり、図１１に示した回路と同様の回路であり、ジョセフソン接合Ｊ１  ，Ｊ２  ，Ｊ３  からなるＤＣ／ＳＦＱ変換器、ジョセフソン接合Ｊ４  からなるＪＴＬ部、ジョセフソン接合Ｊ５  ，Ｊ６  からなる比較器、ジョセフソン接合Ｊ７  ，Ｊ８  ，Ｊ９  からなるＪＴＬ部、及び、ジョセフソン接合Ｊ１０，Ｊ１１からなる読み出し用ＳＱＵＩＤからなる。
【００６１】
図１６（ｂ）参照
図１６（ｂ）は、図１６（ａ）の超電導回路装置を実現するための具体的素子構成図であり、ＬＳＡＴ基板３１に形成した下部電極層／絶縁層からなる複数の島状領域３２〜３６に、図３（ｄ）に示した一方向からのイオン照射を行って各島状領域３２〜３６の中に異なったダメージ領域３７，３８を形成する。
【００６２】
次いで、上部電極層３９を構成するＹＢＣＯ層を堆積させたのち、パターニングすることによって、ブリッジ４０，４１を形成するとともに引出配線部４２等を形成する。
なお、ここでは、図における上側の領域に設けられたブリッジ４０によるジョセフソン接合を高Ｊｃ  とし、下側の領域に設けられたブリッジ４１によるジョセフソン接合を低Ｊｃ  とする。
【００６３】
したがって、島状領域３２に形成されるＤＣ／ＳＦＱ変換器及びＪＴＬ部は高Ｊｃ  のジョセフソン接合で形成され、また、島状領域３３に形成される比較器も高Ｊｃ  のジョセフソン接合で形成される。
【００６４】
一方、島状領域３４に形成されるＪＴＬ部、及び、島状領域３５に形成されるＳＱＵＩＤは、低Ｊｃ  のジョセフソン接合で形成される。
特に、ＳＱＵＩＤはＬ×Ｉｃ  積の条件が厳しいので、低Ｊｃ  のジョセフソン接合を用いることによってブリッジ幅を広くし、インダクタンスＬを小さくする。
【００６５】
この様に、一つの島状領域におけるダメージ層のダメージをランプ斜面において異なるようにすることによって、一つの島状領域において異なった臨界電流密度のジョセフソン接合を形成することができ、このジョセフソン接合の性能を各要素回路で使い分けることで、装置構成を複雑化することなく簡単な構成により高温超電導装置全体の性能を向上することができる。
【００６６】
図１７参照
図１７は、図１６（ａ）に示した超電導回路装置を実現するための他の具体的構成であり、ここでは、各島状領域３３〜３６，４３，４４に形成したダメージ領域の関係は図１６（ｂ）の場合と同様にして、ＤＣ／ＳＦＱ変換器を構成するブリッジの位置を変えたものである。
【００６７】
即ち、ＤＣ／ＳＦＱ変換器を構成する２つのジョセフソン接合Ｊ１  ，Ｊ２  を低Ｊｃ  のジョセフソン接合で構成し、他のジョセフソン接合Ｊ３  をＪＴＬを構成するジョセフソン接合Ｊ４  とともに、高Ｊｃ  のジョセフソン接合で構成したものである。
【００６８】
以上、本発明の各実施の形態を説明したが、本発明は各実施の形態に記載した構成及び条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、基板として、ＬＳＡＴ、即ち、〔ＬａＡｌＯ３  〕０．３  〔Ｓｒ（Ａｌ，Ｔａ）Ｏ３  〕０．７  を用いているが、ＭｇＯ或いはＳｒＴｉＯ３  等を用いても良いものである。
【００６９】
また、上記の各実施の形態において、下部電極層及び上部電極層をＹＢＣＯ、即ち、ＹＢａ２  Ｃｕ３  Ｏ７−Ｘ  で構成しているが、ＹＢａ２  Ｃｕ３  Ｏ７−Ｘ  に限られるものではなく、ＲＥＢａ２  Ｃｕ３  Ｏ７−Ｘ  を用いても良いものである。
なお、ＲＥＢａ２  Ｃｕ３  Ｏ７−Ｘ  におけるＲＥはＰｒ及びＣｅ以外のランタノイド元素であり、これが単独或いは複数混合してＲＥ：Ｂａ：Ｃｕ＝１：２：３の比で含まれるものである。
【００７０】
また、上記の各実施の形態においては、層間絶縁膜としてＬＳＡＴを用いているが、ＬＳＡＴに限られるものではなく、ＭｇＯ、ＣｅＯ２  、或いは、ＳｒＴｉＯ３  等を用いても良いものである。
【００７１】
また、上記の第２の実施の形態においては、障壁層をＰＢＣＯ、即ち、ＰｒＢａ２  Ｃｕ３  Ｏ７−Ｘ  で構成しているが、ＰＢＣＯに限られるものではなく、ＣｅＢａ２  Ｃｕ３  Ｏ７−Ｘ  等で構成しても良いものである。
【００７２】
また、上記の各実施の形態においては、ＹＢＣＯ膜及びＰＢＣＯ膜の堆積に際してレーザ蒸着法を用いているが、レーザ蒸着法に限られるものではなく、スパッタ法を用いても良いものである。
【００７３】
また、上記の第１及び第３の実施の形態においては、ダメージ層を形成するためにＡｒイオンを照射しているが、Ａｒイオンに限られるものではなく、Ｎｅ，Ｋｒ，Ｘｅ等の他の希ガスイオンを照射しても良いものである。
【００７４】
また、上記の第３の実施の形態及びその変形例においては、異なったＪｃ  を有するジョセフソン接合を形成するために、イオンミリング法を用いているが、上記の第２の実施の形態と同様に堆積する障壁層の厚さを各ランプ斜面で異なるようにして、互いに異なったＪｃ  を有するジョセフソン接合を形成しても良いものである。
【００７５】
また、上記の第３の実施の形態及びその変形例においては、一つの島状領域においては、同じランプ斜面にブリッジを設け、同じＪｃ  のジョセフソン接合を形成しているが、一つの島状領域において異なったランプ斜面にブリッジを設け、互いにＪｃ  の異なったジョセフソン接合を得るようにしても良いものである。
【００７６】
ここで、再び、図１を参照して、本発明の詳細な特徴を説明する。
再び、図１（ａ）及び（ｂ）参照
（付記１）  基板１上に少なくとも２つの臨界電流密度が異なるランプエッジ構造のジョセフソン接合９，１０を設けたことを特徴とする高温超電導装置。
（付記２）  上記臨界電流密度が異なるジョセフソン接合９，１０のうち、相対的に高臨界電流密度のジョセフソン接合９により相対的に高速動作回路要素を構成し、相対的に低臨界電流密度のジョセフソン接合１０により相対的に低速動作回路要素を構成することを特徴とする付記１記載の高温超電導装置。
（付記３）  上記相対的に高臨界電流密度のジョセフソン接合９により構成される相対的に高速動作回路要素が、パルス発生器或いは比較器の少なくとも一方であることを特徴とする付記１または２に記載の高温超電導装置。
（付記４）  上記臨界電流密度が異なるジョセフソン接合９，１０が、互いに異なるタメージを受けた表面改質型の障壁層５，６、或いは、互いに異なる厚さの堆積膜からなる障壁層５，６のいずれかにより構成されることを特徴とする付記１乃至３のいずれか１に記載の高温超電導装置。
（付記５）  基板１上に設けた同一の島状領域２，３に複数の斜面を有するランプエッジ構造を形成したのち、少なくとも１つの斜面におけるダメージが、他の斜面に対するダメージと異なる条件でイオン照射を行う工程を有することを特徴とする高温超電導装置の製造方法。
（付記６）  上記島状領域２，３に対して基板１を回転させない条件で、イオンを一定の傾斜方向から照射することを特徴とする付記５記載の高温超電導装置の製造方法。
（付記７）  基板１上に設けた同一の島状領域２，３に複数の斜面を有するランプエッジ構造を形成したのち、少なくとも１つの斜面における堆積膜厚が、他の斜面に対する堆積膜厚と異なる条件で障壁層５，６を堆積する工程を有することを特徴とする高温超電導装置の製造方法。
（付記８）  上記島状領域２，３に対して基板１を回転させない条件で、一定の傾斜方向から障壁層５，６を構成する材料をスパッタ法により堆積することを特徴とする付記７記載の高温超電導装置の製造方法。
【００７７】
【発明の効果】
本発明によれば、酸化物超電導体からなる異なる臨界電流密度Ｊｃ  を有するランプエッジ型接合を使い分けることで、超電導回路内の一部の要素回路のみを高速化あるいは高精度化することができ、それによって、高温超電導装置全体の性能を向上することが可能になり、ひいては、各種の高温超電導装置の実用化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態のランプエッジ型界面改質型接合の途中までの形成工程の説明図である。
【図３】本発明の第１の実施の形態のランプエッジ型界面改質型接合の図２以降の形成工程の説明図である。
【図４】本発明の第１の実施の形態におけるイオン照射方向によるダメージの分布の説明図である。
【図５】本発明の第２の実施の形態のランプエッジ型界面改質型接合の形成工程の説明図である。
【図６】本発明の第２の実施の形態におけるスパッタ方向による膜厚の分布の説明図である。
【図７】ＤＣ／ＳＦＱ変換回路の等価回路図である。
【図８】Ｉｃ  ×Ｒｎ  積を０．５ｍＶ，１．０ｍＶ，１．５ｍＶとしたときの発生パルスのシミュレーション結果の説明図である。
【図９】ＤＣ／ＳＦＱ変換回路と伝送線路ＪＴＬとからなる等価回路図である。
【図１０】ＪＴＬ部のＩｃ  ×Ｒｎ  積を０．５ｍＶ，１．０ｍＶ，１．５ｍＶとしたときの発生パルスのシミュレーション結果の説明図である。
【図１１】ＤＣ／ＳＦＱ変換回路、ＪＴＬ、比較器、及び、ＪＴＬとからなる等価回路図である。
【図１２】図１１の回路における比較器への入力信号と出力信号の時間差（遅延）のシミュレーション結果の説明図である。
【図１３】Ｉｃ  ×Ｒｎ  積を０．５ｍＶ，０．７５ｍＶ，１．０ｍＶ，１．５ｍＶとした場合の遅延の被比較信号レベル依存性の説明図である。
【図１４】遅延のＩｃ  ×Ｒｎ  積依存性の説明図である。
【図１５】図１１の回路における入出力波形の説明図である。
【図１６】本発明の第３の実施の形態の超電導回路装置の説明図である。
【図１７】本発明の第３の実施の形態の変形例の説明図である。
【図１８】Ｉｃ  ×Ｒｎ  積のＪｃ  依存性の説明図である。
【図１９】従来のランプエッジ界面改質型接合を有する超電導接合素子の途中までの製造工程の説明図である。
【図２０】従来のランプエッジ界面改質型接合を有する超電導接合素子の図１９以降の製造工程の説明図である。
【符号の説明】
１  基板
２  島状領域
３  島状領域
４  下部電極層
５  障壁層
６  障壁層
７  上部電極層
８  ブリッジ
９  ジョセフソン接合
１０  ジョセフソン接合
１１  ＬＳＡＴ基板
１２  下部電極層
１３  絶縁層
１４  レジストパターン
１５  Ａｒイオン
１６  ランプ傾斜面
１７  Ａｒイオン
１８  ダメージ層
１９  Ａｒイオン
２０  ダメージ層
２１  上部電極層
２２  障壁層
３１  ＬＳＡＴ基板
３２〜３６  島状領域
３７  ダメージ領域
３８  ダメージ領域
３９  上部電極層
４０  ブリッジ
４１  ブリッジ
４２  引出配線部
４３  島状領域
４４  島状領域
５１  ＳｒＴｉＯ３  基板
５２  ＹＢＣＯ層
５３  ＣｅＯ２  膜
５４  レジストパターン
５５  Ａｒイオン
５６  ランプ傾斜面
５７  Ａｒイオン
５８  表面改質層
５９  ＹＢＣＯ層
６０  ブリッジ部
【図１】
2004296969.tif 000003
【図２】
2004296969.tif 000004
【図３】
2004296969.tif 000005
【図４】
2004296969.tif 000006
【図５】
2004296969.tif 000007
【図６】
2004296969.tif 000008
【図７】
2004296969.tif 000009
【図８】
2004296969.tif 000010
【図９】
2004296969.tif 000011
【図１０】
2004296969.tif 000012
【図１１】
2004296969.tif 000013
【図１２】
2004296969.tif 000014
【図１３】
2004296969.tif 000015
【図１４】
2004296969.tif 000016
【図１５】
2004296969.tif 000017
【図１６】
2004296969.tif 000018
【図１７】
2004296969.tif 000019
【図１８】
2004296969.tif 000020
【図１９】
2004296969.tif 000021
【図２０】
2004296969.tif 000022