(57)【要約】【課題】低抵抗と低温度変化率を両立するシリコンゲルマニウムを用い、少ない工程で製造でき、かつ製造バラツキの少ない半導体装置およびその製造方法を提供する。【解決手段】まず、基板上にシリコンゲルマニウム膜１３を成膜する。次に、シリコンゲルマニウム膜上にシリコン膜を成膜する。次に、上部から不純物を注入して、シリコンゲルマニウム膜１３の抵抗値および温度変化率を調整する。次に、シリコン膜の電極部分の表面をシリサイド化してシリサイド膜１５を形成する。【選択図】      図１
2004296834.tif 000002
【特許請求の範囲】
【請求項１】
不純物の注入による所定のシート抵抗値および所定の温度変化率に調整されたシリコンゲルマニウム膜と、
前記シリコンゲルマニウム膜上に形成されたシリコン膜とを有する半導体装置。
【請求項２】
前記シリコン膜をシリサイド化したシリサイド膜を有する、請求項１記載の半導体装置。
【請求項３】
前記シリサイド膜が電極部分の表面のみに形成されている、請求項２に記載の半導体装置。
【請求項４】
前記シリサイド膜が前記シリコン膜の上部全面の表面に形成されている、請求項２に記載の半導体装置。
【請求項５】
前記シリサイド膜が電極部分に前記シリコンゲルマニウム膜に接するように形成されている、請求項２に記載の半導体装置。
【請求項６】
基板上にシリコンゲルマニウム膜を成膜する第１のステップと、
前記シリコンゲルマニウム膜上にシリコン膜を成膜する第２のステップとを有する半導体装置の製造方法。
【請求項７】
前記シリコン膜をシリサイド化してシリサイド膜を形成する第３のステップをさらに有する、請求項６記載の半導体装置の製造方法。
【請求項８】
前記第３のステップにおいて、前記シリコン膜の電極部分の表面のみをシリサイド化する、請求項７記載の半導体装置の製造方法。
【請求項９】
前記第３のステップにおいて、前記シリコン膜の上部全面の表面をシリサイド化する、請求項７記載の半導体装置の製造方法。
【請求項１０】
前記第３のステップにおいて、前記シリコン幕の電極部分を前記シリコンゲルマニウムに接するまでシリサイド化する、請求項７記載の半導体装置の製造方法。
【請求項１１】
前記第１のステップまたは前記第２のステップの後に、上部から不純物を注入して、前記シリコンゲルマニウム膜の抵抗値および温度変化率を調整するステップをさらに有する、請求項６〜１０のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリコンゲルマニウム膜を有する半導体装置に関し、特に、シリコンゲルマニウムからなる配線または抵抗を有する半導体装置に関する。
【０００２】
【従来の技術】
従来、高速化および高集積化の要求が高い半導体装置では、金属よりも充填性が良く、エッチングなどによる基板の凹凸に隙間やムラなく充填できるポリシリコンが配線や抵抗として広く用いられてきた。しかし、ポリシリコンを用いた配線では、注入する不純物濃度により抵抗値と温度変化率の両方が定まるので、低温度変化率を実現しようとすると抵抗値を選択できなくなる。
【０００３】
そのため、ポリシリコンでは低抵抗化に限界があるため、半導体装置の高速化が制限されていた。
【０００４】
このような、ポリシリコンからなる配線または抵抗の有する問題を解決し、低抵抗かつ低温度変化率の配線または抵抗が得られる材料が求められていた。そして、これらの要求を満たすものとして、従来より、シリコンゲルマニウムからなる配線または抵抗が提案されている（例えば、特許文献１参照）。
【０００５】
シリコンゲルマニウムによれば、ゲルマニウム濃度と不純物濃度という２つのパラメータを制御することにより低抵抗値と低温度変化率を両立させることができる。そのため、シリコンゲルマニウムを適用すれば低抵抗かつ低温度変化率の配線または抵抗が得られる。また、シリコンゲルマニウムもシリコンと同様に金属に比べて充填性が高い。したがって、シリコンゲルマニウムによれば、半導体装置を、より一層、高速化し、高集積化することができる。
【０００６】
【特許文献１】
特開平３−２０５８３０号公報
【０００７】
【発明が解決しようとする課題】
半導体装置にシリコンゲルマニウムを適用するためには電極の形成が不可欠となる。
【０００８】
しかし、シリコンゲルマニウムに対して直接、例えばコバルトなどの金属をスパッタし、熱処理によりシリサイド化して、シリコンと金属の合金からなる電極を形成すると、シリコンゲルマニウムにシリサイドの電極が食い込む形となる。それにより、その部分でシリコンゲルマニウムの形状やゲルマニウム濃度にバラツキが生じ、抵抗値にバラツキが生じることがあった。
【０００９】
図４は、ポリシリコンをシリサイド化したシリサイド膜と、シリコンゲルマニウムをシリサイド化したシリサイド膜とによるシート抵抗のバラツキの度合いを示すグラフである。図４を参照すると、●で示されたポリシリコンによるシリサイド膜のシート抵抗値のバラツキが少ないのに比べて、○で示されたシリコンゲルマニウムによるシリサイド膜のシート抵抗値のバラツキが大きいことが分かる。
【００１０】
そのため、シリコンゲルマニウムによって均一な抵抗値の抵抗または配線を形成することが困難であった。そして、シリコンゲルマニウムを用いた半導体装置には製造バラツキが生じることがあった。
【００１１】
これに対して、例えば、シリコンゲルマニウム膜の上にポリシリコン層を設ければ均一な抵抗値の抵抗が得られる。しかし、このような電極を形成するためには、例えば特許文献１に示された構造において、シリコンゲルマニウムの抵抗または配線の表面にアニールのキャップとして形成したＳｉＯ２からなるシリコン酸化膜を電極部分でエッチング開口し、そこにポリシリコン層を形成した後に、ポリシリコン層の上部をシリサイド化して電極を形成するという多くの工程を経る必要があった。
【００１２】
本発明の目的は、低抵抗と低温度変化率を両立するシリコンゲルマニウムを用い、少ない工程で製造でき、かつ製造バラツキの少ない半導体装置およびその製造方法を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、不純物の注入による所定のシート抵抗値および所定の温度変化率に調整されたシリコンゲルマニウム膜と、前記シリコンゲルマニウム膜上に形成されたシリコン膜とを有している。なお、このシリコン膜は、実施形態としてポリシリコンであってもアモルファスシリコンであってもよい。また、半導体装置は、実施形態として、例えば抵抗素子または配線であってもよい。また、前記シリコン膜をシリサイド化したシリサイド膜を有していてもよい。
【００１４】
したがって、本発明によれば、シリコンゲルマニウム膜の上部にシリコン膜を成膜することにより、上部に設けられる電極等の構造物の形成方法（例えば、シリサイド化）や形状（例えば、シリサイド化された部分との境界形状）、組成変化（例えば、シリコンゲルマニウム膜のゲルマニウム濃度）による特性への影響が低減される。
【００１５】
また、前記シリサイド膜が電極部分の表面のみに形成されていてもよい。あるいは、前記シリサイド膜が前記シリコン膜の上部全面の表面に形成されていてもよい。さらに、前記シリサイド膜が電極部分に前記シリコンゲルマニウム膜に接するように形成されていてもよい。
【００１６】
シリコン膜は電極の形成時の特性への影響を低減するので、素子上部に設けられた電極、シリコン膜およびシリサイド膜の形状によらず、特性の製造バラツキが少なく、また、所定のシート抵抗値（低抵抗値）および所定の温度変化率（低温度変化率）を得ることができる。
【００１７】
本発明の半導体装置の製造方法は、基板上にシリコンゲルマニウム膜を成膜する第１のステップと、前記シリコンゲルマニウム膜上にシリコン膜を成膜する第２のステップとを有している。
【００１８】
また、前記シリコン膜をシリサイド化してシリサイド膜を形成する第３のステップをさらに有していてもよい。
【００１９】
したがって、アニールキャップのシリコン酸化膜をエッチング開口し、さらにその部分にポリシリコン層を形成してシリサイド化するというような多くの工程を経ることなく、上部に設けられる構造物による特性への影響を少ない工程で低減できる。
【００２０】
また、前記第３のステップにおいて、前記シリコン膜の電極部分の表面のみをシリサイド化することとしてもよい。あるいは、前記第３のステップにおいて、前記シリコン膜の上部全面の表面をシリサイド化することとしてもよい。さらに、前記第３のステップにおいて、前記シリコン幕の電極部分を前記シリコンゲルマニウムに接するまでシリサイド化することとしてもよい。
【００２１】
また、前記第１のステップまたは前記第２のステップの後に、上部から不純物を注入して、前記シリコンゲルマニウム膜の抵抗値および温度変化率を調整するステップをさらに有してもよい。
【００２２】
【発明の実施の形態】
本発明の実施形態について図面を参照して詳細に説明する。
【００２３】
ここでは、本発明の一実施形態として抵抗素子を作製する場合を例示する。図１は、本実施形態による半導体装置の製造方法を示す図である。図１（ａ）を参照すると、まず、ＳｉＯ２からなるシリコン酸化膜１１上にアモルファスシリコン膜（Ｓｉ）１２を成膜する。次に、そのアモルファスシリコン膜１２の上に、シリコンゲルマニウム膜（ＳｉＧｅ）１３を成膜する。シリコンゲルマニウム膜１３の成膜には、例えばプラズマＣＶＤ法またはＬＰＣＶＤ法を用いればよい。シリコンゲルマニウム膜１３の膜厚は、例えば２０ｎｍ程度である。なお、ここでは、シリコンゲルマニウム膜１３を均一に成膜するために、シリコンゲルマニウム膜１３を成膜する前にシリコン酸化膜１１上にアモルファスシリコン膜１２を成膜することとしたが、このアモルファスシリコン膜１２は無くても差し支えない。
【００２４】
図１（ｂ）を参照すると、次に、シリコンゲルマニウム膜１３の上にポリシリコン膜（Ｐｏｌｙ−Ｓｉ）１４を成膜する。、ポリシリコン膜１４の成膜には、例えばＣＤＶ法を用いればよい。ポリシリコン膜１４の膜厚は、例えば１００ｎｍ程度である。ここでは、ポリシリコン膜を一例として用いたがアモルファスシリコンを用いても良い。
【００２５】
図１（ｃ）を参照すると、次に、ポリシリコン膜１４の上から、例えばイオンインプランテーションにより不純物を注入し、アニールにより不純物を熱拡散させると共に活性化させる。不純物は、例えばボロン（Ｂ）である。なお、ここでは、ポリシリコン膜１４の上から不純物を注入する例を示したが、シリコンゲルマニウム膜１３を成膜した後、ポリシリコン膜１４を成膜する前に、不純物を注入することとしてもよい。
【００２６】
次に、ここで、ホトリソグラフィーとエッチングにより所望の素子形状にパターニングする。
【００２７】
図１（ｄ）を参照すると、次に、ポリシリコン膜１４の電極となる領域にシリサイド膜１５を形成する。例えば、電極領域にコバルト膜を形成し、熱処理を加えることによって、このポリシリコン膜とコバルト膜を反応させて金属シリサイド化してシリサイド膜１５を形成する。本実施形態では、一例として、シリサイド膜１５をポリシリコン膜１４の表面の電極領域にのみ形成する。なお、ここではシリサイド化に用いる金属としてコバルトを例示したが他の金属を用いてもよい。
【００２８】
次に、絶縁層を形成した後、シリサイド膜１５に到達するコンタクト１６を形成する。
【００２９】
以上のような工程を経て製造された図１（ｄ）の抵抗素子は、シリコンゲルマニウム膜１３上にポリシリコン膜１４を成膜し、そのポリシリコン膜１４をシリサイド化して電極を形成しているので、シリコンゲルマニウム膜１３のゲルマニウム濃度を安定して制御することができ、シリコンゲルマニウムを用いた半導体装置を製造バラツキ少なく、かつ少ない工程で製造することができる。
【００３０】
そのため、低抵抗の配線が得られ、また、温度変動の小さい抵抗が得られるシリコンゲルマニウムを用いることにより高速化、高集積化を実現した半導体装置の製造バラツキを少ない工程により実現できる。
【００３１】
なお、図１（ｄ）の構造では、ポリシリコン膜１４も抵抗体となるが、シリコンゲルマニウムは不純物注入のプロファイルを良好に制御すれば、ポリシリコンより十分に低抵抗化かつ低温度変化率が可能なので、抵抗素子として良好な特性が得られる。例えば、不純物としてボロン（Ｂ）を注入ドーズ量６×１０１５［／ｃｍ２］で注入した抵抗素子について実測したところ、シート抵抗値３２４［Ω／□］、温度変化率１００［ｐｐｍ／℃］という良好な結果が得られた。
【００３２】
本発明の他の実施形態による抵抗素子について説明する。
【００３３】
図２は、本発明の他の実施形態による抵抗素子の構造を示す断面図である。図２の抵抗素子は、シリサイド膜１５がポリシリコン膜１４の上部全面に形成されている点で図１（ｄ）のものと異なっている。
【００３４】
ポリシリコン膜１４の上部全面にコバルト膜を形成し、熱処理を加えることによって、ポリシリコン膜とコバルト膜を反応させて金属シリサイド化することにより、シリサイド膜１５を形成することができる。
【００３５】
図２の抵抗素子によれば、図１（ｄ）の抵抗素子と比べて低抵抗を得ることができる。また、図２の抵抗素子は低抵抗が得られる点の他は、シリコンゲルマニウムを用いた半導体装置を製造バラツキ少なく、かつ少ない工程で製造することができ、そのため、高速化、高集積化を実現した半導体装置の製造バラツキを少ない工程によりで実現できる点は、図１（ｄ）と同様である。
【００３６】
本発明のさらに他の実施形態による抵抗素子について説明する。
【００３７】
図３は、本発明のさらに他の実施形態による抵抗素子の構造を示す断面図である。図３の抵抗素子は、シリサイド膜１５がシリコンゲルマニウム膜１３に接している点で、図１（ｄ）のものと異なっている。
【００３８】
電極領域にコバルト膜を形成し、熱処理を加えることによって、ポリシリコン膜とコバルト膜を反応させ、シリコンゲルマニウム膜１３に接するまで金属シリサイド化することにより、シリサイド膜１５を形成することができる。
【００３９】
図３の抵抗素子は、シリコンゲルマニウムを用いた半導体装置を製造バラツキ少なく、かつ少ない工程で製造することができ、そのため、高速化、高集積化を実現した半導体装置の製造バラツキを少ない工程によりで実現できる点は、図１（ｄ）と同様である。
【００４０】
【発明の効果】
本発明によれば、シリコンゲルマニウム膜の上部にシリコン膜を成膜することにより、上部に設けられる電極等の構造物の形成方法（例えば、シリサイド化）や形状（例えば、シリサイド化された部分との境界形状）、組成変化（例えば、シリコンゲルマニウム膜のゲルマニウム濃度）による特性への影響が低減されるので、特性の製造バラツキが少なく、また、所定のシート抵抗値（低抵抗値）および所定の温度変化率（低温度変化率）を得ることができる。
【００４１】
また、シリコン膜は電極の形成時の特性への影響を低減するので、素子上部に設けられた電極、シリコン膜およびシリサイド膜の形状によらず、特性の製造バラツキが少なく、また、所定のシート抵抗値（低抵抗値）および所定の温度変化率（低温度変化率）を得ることができる。
【００４２】
また、アニールキャップのシリコン酸化膜をエッチング開口し、さらにその部分にポリシリコン層を形成してシリサイド化するというような多くの工程を経ることなく、上部に設けられる構造物による特性への影響を少ない工程で低減でき、特性の製造バラツキが少なく、また、所定のシート抵抗値（低抵抗値）で所定の温度変化率（低温度変化率）の素子を製造することができる。
【図面の簡単な説明】
【図１】本実施形態による半導体装置の製造方法を示す図である。
【図２】本発明の他の実施形態による抵抗素子の構造を示す断面図である。
【図３】本発明のさらに他の実施形態による抵抗素子の構造を示す断面図である。
【図４】ポリシリコンをシリサイド化したシリサイド膜と、シリコンゲルマニウムをシリサイド化したシリサイド膜とによるシート抵抗のバラツキの度合いを示すグラフである。
【符号の説明】
１１    シリコン酸化膜（ＳｉＯ２）
１２    アモルファスシリコン膜（Ｓｉ）
１３    シリコンゲルマニウム膜（ＳｉＧｅ）
１４    ポリシリコン膜（Ｐｏｌｙ−Ｓｉ）
１５    シリサイド膜
１６    コンタクト
【図１】
2004296834.tif 000003
【図２】
2004296834.tif 000004
【図３】
2004296834.tif 000005
【図４】
2004296834.tif 000006