(57)【要約】【課題】ＨＥＭＴの二次元電子ガスをより二次元的に閉じ込めて、ＨＥＭＴにおける電子移動を高速化する構造とする。【解決手段】半絶縁基板上に、バンドギャップの狭いＩｎＧａＡｓチャネル層５の両側にバンドギャップの大きいＡｌＧａＡｓスペーサ層４、６及び電子供給層３、７を設けた層構造を具備するＨＥＭＴ用エピタキシャルウェハにおいて、前記ＩｎＧａＡｓチャネル層５に、Ｉｎ組成が中心部からスペーサ界面に向かって徐々に上がっている組成勾配を付ける。【選択図】      図１
2004221364.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁基板上に、バンドギャップの狭いチャネル層の両側にバンドギャップの大きいスペーサ層及び電子供給層を設けた層構造を具備する高速電子移動度トランジスタ用エピタキシャルウェハにおいて、
前記チャネル層の組成が中心部からスペーサ界面に向かって徐々に変化していることを特徴とする高速電子移動度トランジスタ用エピタキシャルウェハ。
【請求項２】
請求項１記載の高速電子移動度トランジスタ用エピタキシャルウェハにおいて、
前記チャネル層をＩｎＧａＡｓで、スペーサ層をＡｌＧａＡｓで形成し、そのチャネル層のＩｎ濃度を中心部からスペーサ界面に向け徐々に上げて、チャネル層中心部ではＧａＡｓに、スペーサ界面側ではＩｎＧａＡｓになるようにしたことを特徴とする高速電子移動度トランジスタ用エピタキシャルウェハ。
【請求項３】
請求項１又は２記載の高速電子移動度トランジスタ用エピタキシャルウェハにおいて、
前記電子供給層がｎ−ＡｌＧａＡｓ層又はＳｉのデルタドープ層から成ることを特徴とする高速電子移動度トランジスタ用エピタキシャルウェハ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、へテロ接合を有する高速電子移動度トランジスタ用エピタキシャルウェハに関するものである。
【０００２】
【従来の技術】
化合物半導体電界効果トランジスタとして、ヘテロ接合のエネルギーギャップの小さい半導体に誘起される二次元電子ガス（２ＤＥＧ）を用いたＨＥＭＴがある。
【０００３】
ＩｎＧａＡｓ層をチャネル層とし、チャネルの両側または片側に電子供給層を持つヘテロ接合ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：高速電子移動度トランジスタ）は、電子の高速移動の利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力、且つ高効率動作が可能なので、携帯電話や衛星通信機器等に搭載されるトランジスタ等の用途に用いられる。
【０００４】
図４に従来技術によるダブルヘテロタイプのＨＥＭＴ（ここではＤ−ＨＥＭＴと呼ぶ）構造のエピタキシャルウェハの一例を示す。
【０００５】
構造は図４に示すように、半絶縁性ＧａＡｓ基板１１上にｕｎ−ＧａＡｓバッファ層１２を具え、この上側にｎ−ＡｌｘＧａ１−ｘＡｓ電子供給層１３、ｕｎ−ＡｌｘＧａ１−ｘＡｓスペーサ層１４、ｕｎ−ＩｎｘＧａ１−ｘＡｓチャネル層１５、ｕｎ−ＡｌｘＧａ１−ｘＡｓスペーサ層１６、ｎ−ＡｌｘＧａ１−ｘＡｓ電子供給層１７を積層させてダブルヘテロ構造型ＨＥＭＴを構成し、その上にｎ−ＧａＡｓギャップ層１８を形成している。すなわち、ｕｎ−ＩｎＧａＡｓチャネル層１５をはさんで上下にｎ−ＡｌＧａＡｓ電子供給層１３、１７を配し、ｕｎ−ＩｎＧａＡｓチャネル層１５と上下のｎ−ＡｌＧａＡｓ電子供給層１３、１７との間にアンドープＡｌＧａＡｓスペーサ層１４、１６が挿入された構造である。なお、エピタキシャル層名称中のｎ−、ｕｎ−はエピタキシャル層がそれぞれｎ型、アンドープであることを表している。
【０００６】
上記において、チャネル層には二次元電子ガス（２ＤＥＧ）が形成され、電子供給層にはイオン化したドナーが形成される。そして、これにより電子がドナーから量子井戸ポテンシャルに落ち込んで２ＤＥＧを形成する（図３（ｂ）参照）。２ＤＥＧの電子は二次元的に移動するので、極めて高い移動度を示す。
【０００７】
ここでｕｎ−ＡｌＧａＡｓスペーサ層１４、１６は、キャリア（電子）が走行するｕｎ−ＩｎＧａＡｓチャネル層１５とｎ型不純物がドーピングされたｎ−ＡｌＧａＡｓ電子供給層１３、１７を空間的に確実に分離するために挿入されている。すなわち、スペーサ層１４、１６は電子がイオン化したドナーによる散乱を受けないようにする。このｕｎ−ＡｌＧａＡｓスペーサ層１４、１６の働きにより、ｕｎ−ＩｎＧａＡｓチャネル層１５を走行するキャリア（電子）はｎ−ＡｌＧａＡｓ電子供給層１３、１７のイオン化した不純物からの散乱を受けにくくなるため、結果としてキャリア（電子）の移動度が向上する。
【０００８】
このようなエピタキシャル層の構造とすることにより、二次元電子ガスの濃度を高め、しかも電子の移動度を大きくできて、素子の高性能化を図ることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来のＨＥＭＴ構造では、ヘテロ界面に生じるポテンシャル障壁によるキャリア閉じ込め効果を行うために、チャネル層にバンドギャップの狭いＩｎＧａＡｓ層を、スペーサ層にｕｎ−ＧａＡｓ層またはＡｌＧａＡｓ層を用いている。そして、これにより図３（ｂ）の如く二次元電子ガスを形成して、散乱源となるイオン化したドナーと空間的に分離し、クーロン散乱を減少させ、高速移動性を示すようにする。
【００１０】
そこで、電子濃度が高密度になり、図３（ｂ）に示すように、電子濃度の準位がチャネル層の伝導帯バンドエネルギーＥｃを超える、または、チャネル層のＥｃがスペーサとの界面付近でブロードであるために電子の動ける範囲が広いような場合、電子移動度が低下する、という問題がある。
【００１１】
本発明の目的は、上記課題を解決し、二次元電子ガスを図３（ａ）に示すように、より二次元的に閉じ込めることで、ＨＥＭＴにおける電子移動を高速化すること、具体的には、半導体結晶積層薄膜の移動度のシートキャリア濃度依存性を低減し、移動度を大幅に向上した高速電子移動度トランジスタ用エピタキシャルウェハを提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１３】
請求項１の発明に係る高速電子移動度トランジスタ用エピタキシャルウェハは、半絶縁基板上に、バンドギャップの狭いチャネル層の両側にバンドギャップの大きいスペーサ層及び電子供給層を設けた層構造を具備する高速電子移動度トランジスタ用エピタキシャルウェハにおいて、前記チャネル層の組成が中心部からスペーサ界面に向かって徐々に変化していることを特徴とする。
【００１４】
請求項２の発明は、請求項１記載の高速電子移動度トランジスタ用エピタキシャルウェハにおいて、前記チャネル層をＩｎＧａＡｓで、スペーサ層をＡｌＧａＡｓで形成し、そのチャネル層のＩｎ濃度を中心部からスペーサ界面に向け徐々に上げて、チャネル層中心部ではＧａＡｓに、スペーサ界面側ではＩｎＧａＡｓになるようにしたことを特徴とする。ここでチャネル層中心部とは、ＧａＡｓとなる位置が正確にチャネル層中心に一致しない形態も含まれる。すなわち、グレーデッド層は非対称に形成されていてもよい。
【００１５】
請求項３の発明は、請求項１又は２記載の高速電子移動度トランジスタ用エピタキシャルウェハにおいて、前記電子供給層がｎ−ＡｌＧａＡｓ層又はＳｉのデルタドープ層から成ることを特徴とする。
【００１６】
＜発明の要点＞
本発明の要点は、チャネル層に中心部からスペーサ界面に向かって徐々に変化している組成勾配をつけたことにある。具体的には、例えばチャネル層をＩｎＧａＡｓで、スペーサ層をＡｌＧａＡｓで形成し、そのチャネル層のＩｎ濃度を、図２に示すように、中心部からスペーサ界面に向け徐々に上げて、チャネル層中心部ではＧａＡｓに、スペーサ界面側ではＩｎＧａＡｓになるようにする。
【００１７】
このようにチャネル層中心部ではＧａＡｓに、スペーサ界面側ではＩｎＧａＡｓになるよう、スペーサ界面に向けＩｎＧａＡｓチャネル層のＩｎ濃度をチャネル層中心部から徐々に上げることにより、図３（ａ）に示すように、二次元電子ガスを、より二次元的に閉じ込めることができる。すなわち、従来の図３（ｂ）の如く、電子濃度の準位がチャネル層の伝導帯バンドエネルギーＥｃを超える、または、チャネル層のＥｃがスペーサとの界面付近でブロードであるために電子の動ける範囲が広くなる、という不都合がなくなる。従って、ＨＥＭＴにおける電子移動を高速化することができる。
【００１８】
電子供給層の構成は任意であり、ｎ−ＡｌＧａＡｓ層又はＳｉのデルタドープ層から成ることができる。
【００１９】
ＨＥＭＴの増幅率を上げ雑音を低減するため電子供給層の高濃度（ドーピング）薄層化が進んでおり、電子供給層をアンドープのＡｌＧａＡｓ層内にデルタドープ層を形成したデルタドーピング構造とすることができる。これは、デルタドープというドーピング層を１原子層（または成長上避けられない数原子層）としてしまう技術を用いて高濃度ドーピングを行い、それ以外の部分はアンドープまたは低濃度ドープするものである。すなわち、ドーパント原子は電子供給層の一部のデルタドープ層にのみ極めて高い濃度で分布している。  このデルタドーピング構造では、電子供給層内でのドーパント原子を含むデルタドープ層の位置の最適化や、デルタドープ層の形成方法の最適化によって、キャリア走行内に留まる電子の濃度をその移動度の大幅な低下なしにいくらか高めることができる。
【００２０】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００２１】
本発明の一実施形態に係るＤ−ＨＥＭＴ用エピタキシャルウェハの構造を図１に示す。
【００２２】
半絶縁性ＧａＡｓ基板１上に、ｕｎ−ＧａＡｓバッファ層２、Ｓｉのδドープによる電子供給層３、ｕｎ−ＡｌｘＧａ１−ｘＡｓスペーサ層４、グレーデッド（ｇｒａｄｅｄ）ｕｎ−ＩｎｘＧａ１−ｘＡｓチャネル層５、ｕｎ−ＡｌｘＧａ１−ｘＡｓスペーサ層６、Ｓｉのδドープによる電子供給層７、ｕｎ−ＡｌＧａＡｓキャップ層８、ｎ−ＧａＡｓキャップ層９を順に積層した構造を有する。
【００２３】
このチャネル層５には中心部からスペーサ界面に向かって徐々に変化した組成勾配がつけられている。すなわちｕｎ−ＩｎｘＧａ１−ｘＡｓチャネル層５のＩｎ濃度（Ｉｎ組成比ｘ）を、図２に示すように、チャネル層中心部からスペーサ層４、６との界面に向け徐々に上げて、チャネル層中心部ではＧａＡｓに、またスペーサ界面側ではＩｎＧａＡｓになるようにしている。
【００２４】
このため、図３（ａ）に示すように、二次元電子ガスを、従来の図３（ｂ）よりも、より二次元的に閉じ込めることができる。従って、ＨＥＭＴにおける電子移動を高速化することができる。
【００２５】
本発明の効果を確認するため、次のようなＤ−ＨＥＭＴ用エピタキシャルウェハの実施例について試作した。
【００２６】
すなわち、半絶縁性ＧａＡｓ基板１上に、ＭＯＶＰＥ装置を用いて、順にエピタキシー成長させることにより、ｕｎ−ＧａＡｓバッファ層２を５００ｎｍ形成し、その上に、Ｓｉのδドープによる電子供給層３を０ｎｍ（１原子層または成長上避けられない数原子層）形成し、その上にｕｎ−ＡｌｘＧａ１−ｘＡｓスペーサ層４を５〜１０ｎｍ形成した。
【００２７】
そして、その上にグレーデッド（ｇｒａｄｅｄ）ｕｎ−ＩｎｘＧａ１−ｘＡｓチャネル層５をトータル１０〜１５ｎｍ形成した。このチャネル層５は、Ｉｎ組成比ｘを、ｘ＝０．２０→０と徐々に変化させて数ｎｍ堆積した後に、ｘ＝０→０．２と徐々に変化させて数ｎｍ堆積させ、トータルの厚さを１０〜１５ｎｍとした。
【００２８】
次いで、上記グレーデッドｕｎ−ＩｎｘＧａ１−ｘＡｓチャネル層５の上に、ｕｎ−ＡｌｘＧａ１−ｘＡｓスペーサ層６を５〜１０ｎｍ形成し、その上にＳｉのδドープ層による電子供給層７を０ｎｍ（１原子層または成長上避けられない数原子層）形成し、その上に、ｕｎ−ＡｌＧａＡｓ層８、ｎ−ＧａＡｓキャップ層９（ドーピング濃度３×１０１８ｃｍ−３）を順にエピタキシ成長した。
【００２９】
本実施例（図１）に係るＨＥＭＴ用エピタキシャルウェハ（本発明品）は、従来構造（図４）のもの（従来品）とほぼ同じシートキャリア濃度であるにも関わらず、移動度が大幅に向上した。すなわち、図１に示す従来の構造では、Ｎｓ（シートキャリア濃度）：２．２〜２．８×１０１２ｃｍ−２において、移動度は５０００〜６５００（ｃｍ２／Ｖ・ｓ）であった。これに対し、本発明品では、Ｎｓ：２．２〜２．８×１０１２ｃｍ−２において、従来品の移動度６５００（ｃｍ２／Ｖ・ｓ）を大幅に上回る、移動度７０００（ｃｍ２／Ｖ・ｓ）以上という高い移動度を実現することができた。
【００３０】
【発明の効果】
以上説明したように本発明によれば、バンドギャップの狭いチャネル層の両側にバンドギャップの大きいスペーサ層及び電子供給層を設けた高速電子移動度トランジスタ用エピタキシャルウェハにおいて、チャネル層に中心部からスペーサ界面に向かって徐々に変化している組成勾配を付けた構造とし、具体的にはチャネル層がＩｎＧａＡｓ、スペーサ層がＡｌＧａＡｓの場合、そのチャネル層のＩｎ濃度を、中心部からスペーサ界面に向け徐々に上げて、チャネル層中心部ではＧａＡｓに、スペーサ界面側ではＩｎＧａＡｓになるようにしたので、二次元電子ガスを、より二次元的に閉じ込めることができ、ＨＥＭＴにおける電子移動を高速化することができる。このため、半導体結晶積層薄膜の移動度のシートキャリア濃度依存性を低減し、移動度を大幅に向上した高速電子移動度トランジスタ用エピタキシャルウェハを提供することができる。
【００３１】
従って、本発明によれば、上記の高いキャリア移動度により格段に性能向上が図られた高速電子移動度トランジスタを得ることができ、低雑音増幅等に適用すれば大きな効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例に係るＨＥＭＴ用エピタキシャルウェハの構造断面図である。
【図２】本発明におけるチャネル層のＩｎ組成の組成勾配とエピタキシャル層構造の関係を示す図である。
【図３】本発明と従来のＨＥＭＴ構造におけるチャネル層、スペーサ層の界面のエネルギーバンド図である。
【図４】従来のＨＥＭＴ用エピタキシャルウェハの構造断面図である。
【符号の説明】
１  ＧａＡｓ基板
２  ＧａＡｓバッファ層
３  Ｓｉのδドープによる電子供給層
４  ＡｌＧａＡｓスペーサ層
５  ＩｎＧａＡｓチャネル層
６  ＡｌＧａＡｓスペーサ層
７  Ｓｉのδドープによる電子供給層
８  ＡｌＧａＡｓキャップ層
９  ＧａＡｓキャップ層
【図１】
2004221364.tif 000003
【図２】
2004221364.tif 000004
【図３】
2004221364.tif 000005
【図４】
2004221364.tif 000006