(57)【要約】【課題】出力電流値が電源電圧変動に影響されず、かつ入力電流に対する出力電流の関係において直線性の良い電流出力回路の提供。【解決手段】この発明は、入力段のトランジスタＰ１１を負荷とするソースフォロア回路１１と、そのトランジスタＰ１１を駆動する駆動回路１３と、トランジスタＰ１１と電流ミラー関係を形成して所望の出力電流をスイッチングして出力する出力段のトランジスタＰ１５と、トランジスタＰ１５を駆動回路１３がトランジスタＰ１１を駆動する場合と同一条件で駆動するとともに、そのトランジスタＰ１５のオンオフ制御を行う出力制御回路１４と、ソースフォロア回路１１の出力電圧を任意の設定電圧となるように制御する電圧制御回路１２とを備えている。駆動回路１３出力制御回路１４は、ソースフォロア回路１１のＭＯＳトランジスタＰ１２のドレイン電圧に基づいてそれぞれ駆動される。【選択図】  図１
2004336164.tif 000002
【特許請求の範囲】
【請求項１】
入力トランジスタを負荷とするとともに、電流入力端子から入力電流を入力させるソースフォロア回路と、
前記入力トランジスタを駆動する駆動回路と、
前記入力トランジスタと電流ミラー関係を形成して所望の出力電流をスイッチングして出力する出力トランジスタと、
前記出力トランジスタを、前記駆動回路が前記入力トランジスタを駆動する場合と同一条件で駆動するとともに、その出力トランジスタのオンオフ制御を行う出力制御回路と、
前記ソースフォロア回路の出力電圧を任意の設定電圧となるように制御する電圧制御回路とを備え、
前記駆動回路と前記出力制御回路は、前記ソースフォロア回路の前記電流入力端子側の電圧に基づいてそれぞれ駆動されるようになっていることを特徴とする電流出力回路。
【請求項２】
前記電圧制御回路はオペアンプで構成するようにし、前記オペアンプの正転入力端子に前記設定電圧を供給し、前記オペアンプの反転入力端子に前記ソースフォロア回路の出力電圧を供給し、かつ、前記オペアンプの出力電圧を前記ソースフォロア回路の入力電圧として供給するようにしたことを特徴とする請求項１に記載の電流出力回路。
【請求項３】
前記出力トランジスタの出力端子側の電圧を、前記電圧制御回路が制御する際の前記設定電圧とし、または前記オペアンプの正転入力端子に供給される前記設定電圧とするようにしたことを特徴とする請求項１または請求項２に記載の電流出力回路。
【請求項４】
電流入力端子から入力電流を入力させる入力トランジスタと、
前記入力トランジスタを駆動する駆動回路と、
前記入力トランジスタと電流ミラーの関係を形成して所望の出力電流をスイッチングして出力する出力トランジスタと、
前記出力トランジスタを、前記駆動回路が前記入力トランジスタを駆動する場合と同一条件で駆動するとともに、その出力トランジスタのオンオフ制御を行う出力制御回路と、
前記入力トランジスタの前記電流入力端子側の電圧を任意の設定電圧となるように制御する電圧制御回路とを備え、
前記駆動回路と前記出力制御回路は、前記電圧制御回路の出力電圧に基づいてそれぞれ駆動されるようになっていることを特徴とする電流出力回路。
【請求項５】
前記電圧制御回路はオペアンプで構成するようにし、前記オペアンプの正転入力端子に前記入力トランジスタの前記電流入力端子側の電圧を供給し、前記オペアンプの反転入力端子に前記設定電圧を供給し、かつ、前記オペアンプの出力電圧を前記駆動回路と前記出力制御回路の各入力電圧として供給するようにしたことを特徴とする請求項４に記載の電流出力回路。
【請求項６】
前記出力トランジスタの出力端子側の電圧を、前記電圧制御回路が制御する際の前記設定電圧とし、または前記オペアンプの反転入力端子に供給される前記設定電圧とするようにしたことを特徴とする請求項４または請求項５に記載の電流出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力電流値に対してＮ倍された電流値の出力電流を出力する電流出力回路であり、その出力電流を高速にオン／オフできる出力電流回路に関するものである。
また、本発明は、ＣＤ−Ｒ，ＣＤ−ＲＷ，ＭＯ，ＤＶＤ−Ｒ，ＤＶＤ−ＲＡＭ，ＤＶＤ＋ＲＷなどの記録媒体のデータの書き込み装置において、レーザダイオードを駆動するレーザダイオード駆動回路等に利用されるものである。
【０００２】
【従来の技術】
従来、この種のレーザダイオード駆動回路には、レーザダイオードを駆動するための大電流を、出力のオン／オフ信号に同期して高速で、出力／非出力と切り替える電流出力回路が要求される。
次に、従来の電流出力回路（以下、第１従来回路という）の一例を挙げると、図５に示すものが知られている（例えば、特許文献１参照）。
【０００３】
この第１従来回路は、図５に示すように、電流ミラー回路１と、ＭＯＳトランジスタＰｉと、ソースフォロア回路２と、ソースフォロア回路３と、スイッチＳＷ３と、ＭＯＳトランジスタＰｉと電流ミラー関係を形成する出力用のＭＯＳトランジスタＰｏとを備えている。
電流ミラー回路１は、ＭＯＳトランジスタＰ１〜Ｐ４からなり、入力電流Ｉに基づいてその所定倍の出力電流を出力するようになっている。その電流ミラー回路１の出力電流は、ＭＯＳトランジスタＰｉに供給されるようになっている。
【０００４】
ソースフォロア回路２は、ＭＯＳトランジスタＰ５と、定電流源５と、スイッチＳＷ１とからなり、ＭＯＳトランジスタＰｉを駆動するようになっている。また、ＭＯＳトランジスタＰ５のゲートには、ＭＯＳトランジスタＰｉのドレイン電圧Ｖａが印加されるようになっている。
ソースフォロア回路３は、ＭＯＳトランジスタＰ５と、定電流源６と、スイッチＳＷ２とからなり、ＭＯＳトランジスタＰｏをオンオフ駆動するようになっている。
【０００５】
スイッチＳＷ１〜ＳＷ３は、外部からの出力オンオフ信号によりオンオフされるようになっている。
このような構成からなる第１従来回路は、ＭＯＳトランジスタＰｏの入力電圧の制御を、ソースフォロア回路３の出力電圧を利用し、直接行うようにしたものである。このため、ＭＯＳトランジスタＰｏに大電流を流すような場合であっても、それを高速でスイッチング動作させることができるという長所がある。
【０００６】
しかし、第１従来回路では、出力電流値が電源電圧Ｖｃｃの変動で変化し、かつ、入力電流値に対する出力電流値の関係における直線性が良くないという不具合が考えられるので、この不具合について以下に述べる。
第１従来回路において、電流出力動作を高速にするためには、ＭＯＳトランジスタＰｏのチャネル長は短く設計する必要があるために、ＭＯＳトランジスタＰｏのドレインコンダクタンスｇｄｓは大きくなる。このため、ＭＯＳトランジスタＰｏは、電流源としての出力インピーダンスが低くなり、電源電圧であるＶｃｃと出力端子間の電圧の変動に起因して、その出力電流値Ｉｏｕｔは大きく変化する。
【０００７】
ここで、ＭＯＳトランジスタＰｏの等価回路は、図６に示すように、電流源とこれに並列接続される抵抗により表すことができる。
また、第１従来回路の出力端子に、図７（Ａ）に示すようなレーザダイオードが接続されてレーザダイオード駆動回路として使用される場合、一般にレーザダイオードのダイオード特性（図７（Ｂ）参照）により、その出力端子の電位は一定に保たれる。しかし、電源電圧Ｖｃｃがスイッチングレギュレータなどで発生される場合には低周波のリップルを持つことがあり、このために出力電流値Ｉｏｕｔが変動し、レーザ発光強度が変化してしまう不具合が考えられる。
【０００８】
さらに、第１従来回路において、任意の入力電流Ｉ１と出力電流Ｉｏｕｔとの関係は、次の（１）式の関係となることが望まれる。
Ｉｏｕｔ＝Ｉ１×Ｎ・・・・（１）
ただし、Ｎは所定の固定値である。
しかし、第１従来回路では、入力電流Ｉ１の値によって、固定であるはずのＮの値が変化してしまうという不具合がある。
【０００９】
すなわち、第１従来回路では、入力電流Ｉ１の値によってＭＯＳトランジスタＰｉのドレイン電圧Ｖａが変化する。例えば、入力電流Ｉ１が小さいときにドレイン電圧Ｖａは高くなり、入力電流Ｉ１が大きなときにはドレイン電圧Ｖａ低くなる。
ＭＯＳトランジスタＰｉのゲート幅を大きくすれば、入力電流Ｉ１に対するドレイン電圧Ｖａの変化量は小さくなるが、回路の高速性を実現する上でＭＯＳトランジスタＰｉのゲート幅を極力小さくする必要があり、入力電流Ｉ１に対するドレイン電圧Ｖａの変化量は大きくならざるを得ない。
【００１０】
これに対して、第１従来回路をレーザダイオード駆動回路として使用する場合には、出力端子電圧は、レーザダイオードのダイオード特性によって出力電流値Ｉｏｕｔに依らずにほぼ一定となる。
このため、電流ミラー関係にあるはずのＭＯＳトランジスタＰｉとＭＯＳトランジスタＰｏにおいて、入力電流Ｉ１の値によってソース・ドレイン間の電圧が異なり、ＭＯＳトランジスタＰｉおよびＭＯＳトランジスタＰｏのドレインコンダクタンスｇｄｓの影響により、電流値は正確にミラーされない（Ｎ≠一定）。この結果、入力電流Ｉ１に対する出力電流Ｉｏｕｔ関係は、図８の実線ａで示すようになる。図７において、点線ｂは電流ミラー比Ｎが一定の場合であり、実線ａと点線ｂの交点ｃは、ＭＯＳトランジスタＰｉのドレイン電圧Ｖａが、出力端子電圧と一致する点である。
【００１１】
以上述べた不具合、（１）出力電流の電源電圧依存性、（２）入出力特性の直線性、を改善した電流出力回路（以下、第２従来回路）として図９に示すものが知られている（例えば、非特許文献１参照）。
図９に示す第２従来回路は、図５に示す第１従来回路を基本とし、ＭＯＳトランジスタＰｉ，Ｐｏの各ソース側に抵抗Ｒｉと抵抗Ｒｏをそれぞれ直列に挿入し、出力端子から見える出力インピーダンスを上げるようにしたものである。
【００１２】
しかし、このような構成からなる第２従来回路は、第１従来回路に比べて、ＭＯＳトランジスタＰｏのソース電圧が低くなるため、ＭＯＳトランジスタＰｏを飽和領域で使用するためには、飽和時の電圧Ｖｏｎ（＝Ｖｇｓ−Ｖｔｈ）を小さくする必要がある。
つまり、ＭＯＳトランジスタＰｏのチャネル幅Ｗ対チャネル長Ｌの比Ｗ／Ｌを大きくしなくてはならない。しかし、これは、ＭＯＳトランジスタＰｏのゲート容量およびそのドレイン容量、すなわち出力端子に付加される容量が大きくなり、高速動作が困難となる。
【００１３】
同様に、第１従来回路において、ＭＯＳトランジスタＰｏのチャネル長Ｌを大きくし、出力インピーダンスを上げる手法でも、ＭＯＳトランジスタＰｏを飽和領域で用いるためには、Ｖｏｎを一定に保つ必要があり、チャネル長Ｌとともにチャネル幅Ｗも増加する。このため、ＭＯＳトランジスタＰｏは、ゲート容量およびドレイン容量が大きくなり、高速動作させることが困難となる。
【００１４】
【特許文献１】
特開２００２−１９０７２６号公報
【非特許文献１】
２００１  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，  ＤＩＧＥＳＴ  ＯＦ  ＴＥＣＨＮＩＣＡＬ  ＰＡＰＥＲＳ  “Ａ  １６ｂ  Ａｃｃｕｒａｔｅ  ＣＭＯＳ  Ｌａｓｅｒ  Ｄｉｏｄｅ  Ｄｒｉｖｅｒ  ＩＣ  ｗｉｔｈ  ５００ｍＡ    Ｏｕｔｐｕｔ  Ｃｕｒｒｅｎｔ  ａｎｄ  １．５ｎｓ  Ｒｉｓｅ  Ｔｉｍｅ”Ｊｏｈｎ  ｖａｎ  ｄｅｎ  Ｈｏｍｂｅｒｇ
【００１５】
【発明が解決しようとする課題】
上記のように、図５に示す第１従来回路においては、高速動作のために出力のＭＯＳトランジスタＰｏのチャネル長を短く設計し、そのＭＯＳトランジスタＰｏのドレインコンダクタンスが大きくなることで、その出力インピーダンスが小さくなる。この結果、電源電圧の変動によってその出力電流値が変動するという不都合がある。
【００１６】
また、入力電流値によってＭＯＳトランジスタＰｉのソース・ドレイン電圧が変化し、それに対してＭＯＳトランジスタＰｉと電流ミラーの関係にあるＭＯＳトランジスタＰｏのソース・ドレイン間の電圧は変化しないため、入力電流対出力電流の関係は直線性が良いものが得られないという不都合がある。これは、入力電流を受け取るＭＯＳトランジスタＰｉと、このＭＯＳトランジスタＰｉと電流ミラー関係にあるＭＯＳトランジスタＰｏのドレインコンダクタンスが大きなためである。
【００１７】
さらに、図９に示す第２従来回路で述べたように、上記の２つの不都合を解決するために、第１従来回路のＭＯＳトランジスタＰｉ、Ｐｏの各ソース側に直列に抵抗Ｒｉ，Ｒｏをそれぞれ挿入する手段がある。しかし、その抵抗Ｒｏの挿入により、上記の２つの不都合は解消されるが、ＭＯＳトランジスタＰｏのサイズが大きくなり、高速動作が困難となるという不都合がある。
そこで、本発明の目的は、上記の点に鑑み、出力トランジスタのサイズを変更することなく、出力電流値の電源電圧変動に影響される程度を小さくし、かつ入力電流対出力電流の関係において直線性の良い電流出力回路を提供することにある。
【００１８】
【課題を解決するための手段】
上記課題を解決して本発明の目的を達成するために、請求項１〜請求項６に記載の各発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、入力トランジスタを負荷とするとともに、電流入力端子から入力電流を入力させるソースフォロア回路と、前記入力トランジスタを駆動する駆動回路と、前記入力トランジスタと電流ミラー関係を形成して所望の出力電流をスイッチングして出力する出力トランジスタと、前記出力トランジスタを、前記駆動回路が前記入力トランジスタを駆動する場合と同一条件で駆動するとともに、その出力トランジスタのオンオフ制御を行う出力制御回路と、前記ソースフォロア回路の出力電圧を任意の設定電圧となるように制御する電圧制御回路とを備え、前記駆動回路と前記出力制御回路は、前記ソースフォロア回路の前記電流入力端子側の電圧に基づいてそれぞれ駆動されるようになっている。
【００１９】
請求項２に記載の発明は、請求項１に記載の電流出力回路において、前記電圧制御回路はオペアンプで構成するようにし、前記オペアンプの正転入力端子に前記設定電圧を供給し、前記オペアンプの反転入力端子に前記ソースフォロア回路の出力電圧を供給し、かつ、前記オペアンプの出力電圧を前記ソースフォロア回路の入力電圧として供給するようにした。
【００２０】
請求項３に記載の発明は、請求項１または請求項２に記載の電流出力回路において、前記出力トランジスタの出力端子側の電圧を、前記電圧制御回路が制御する際の前記設定電圧とし、または前記オペアンプの正転入力端子に供給される前記設定電圧とするようにした。
請求項４に記載の発明は、電流入力端子から入力電流を入力させる入力トランジスタと、前記入力トランジスタを駆動する駆動回路と、前記入力トランジスタと電流ミラーの関係を形成して所望の出力電流をスイッチングして出力する出力トランジスタと、前記出力トランジスタを、前記駆動回路が前記入力トランジスタを駆動する場合と同一条件で駆動するとともに、その出力トランジスタのオンオフ制御を行う出力制御回路と、前記入力トランジスタの前記電流入力端子側の電圧を任意の設定電圧となるように制御する電圧制御回路とを備え、前記駆動回路と前記出力制御回路は、前記電圧制御回路の出力電圧に基づいてそれぞれ駆動されるようになっている。
【００２１】
請求項５に記載の発明は、請求項４に記載の電流出力回路において、前記電圧制御回路はオペアンプで構成するようにし、前記オペアンプの正転入力端子に前記入力トランジスタの前記電流入力端子側の電圧を供給し、前記オペアンプの反転入力端子に前記設定電圧を供給し、かつ、前記オペアンプの出力電圧を前記駆動回路と前記出力制御回路の各入力電圧として供給するようにした。
【００２２】
請求項６に記載の発明は、請求項４または請求項５に記載の電流出力回路において、前記出力トランジスタの出力端子側の電圧を、前記電圧制御回路が制御する際の前記設定電圧とし、または前記オペアンプの反転入力端子に供給される前記設定電圧とするようにした。
このような構成からなる請求項１、請求項２、請求項４、または請求項５に係る発明によれば、電源電圧が変動した場合であっても、例えば、出力段のＭＯＳトランジスタと入力段のＭＯＳトランジスタとのドレイン・ソース電圧は同一となり、出力電流値の電源電圧の依存性がなくなる。
【００２３】
また、任意の入力電流値に対しても、例えば、出力段のＭＯＳトランジスタと入力段のＭＯＳトランジスタとのドレイン・ソース電圧は同一となり、入力電流に対する出力電流の直線性が良くなる。
さらに、請求項３または請求項６に係る発明によれば、例えば、入力段のＭＯＳトランジスタのドレイン電圧を出力段のＭＯＳトランジスタのドレイン電圧と同一にすることができる。このため、出力電流値などにより出力端子の電圧が変化する場合であっても、出力電流値の電源電圧の依存性がなく、また、任意の入力電流値に対する出力電流値の関係においてもその直線性が良いものとなる。
【００２４】
【発明の実施の形態】
以下、本発明の電流出力回路の実施形態について、図面を参照しながら説明する。
まず、本発明の電流出力回路の第１実施形態について、図１を参照して説明する。
この第１実施形態に係る電流出力回路は、図１に示すように、入力段のＭＯＳトランジスタＰ１１を含むソースフォロア回路１１と、電圧制御回路１２と、駆動回路１３と、出力制御回路１４と、入力段のＭＯＳトランジスタＰ１１と電流ミラー（カレントミラー）の関係を形成する出力段のＭＯＳトランジスタＰ１５とを備えている。
【００２５】
ソースフォロア回路１１は、Ｐ型のＭＯＳトランジスタＰ１２と、このＭＯＳトランジスタＰ１２の負荷として機能する入力段のＰ型のＭＯＳトランジスタＰ１１とを直列に接続させ、その直列回路の一端を電流入力端子１８に接続させるとともに、その他端を電源ライン１５に接続させ、電流入力端子１８に入力電流Ｉ１が入力されるようになっている。
【００２６】
電圧制御回路１２は、例えばオペアンプ（演算増幅器）ＯＰ１から構成され、ソースフォロア回路１１の出力電圧、すなわちＭＯＳトランジスタＰ１１のドレイン電圧Ｖａが、電圧設定端子１６に設定される任意の設定電圧（固定電圧）Ｖｃとなるように制御する回路である。
このために、オペアンプＯＰ１の正転入力端子（＋）に任意の設定電圧Ｖｃが供給され、その反転入力端子（−）にソースフォロア回路１１の出力電圧であるＭＯＳトランジスタＰ１１のドレイン電圧Ｖａが供給されるようになっている。そして、オペアンプＯＰ１の出力電圧が、ソースフォロア回路１１の入力であるＭＯＳトランジスタＰ１２のゲートに供給されるようになっている。
【００２７】
駆動回路１３は、その出力電圧によりソースフォロア回路１１のＭＯＳトランジスタＰ１１を駆動するとともに、その出力電圧がソースフォロア回路１１を経由して駆動回路１３の入力側に負帰還されるようになっている。
このために、駆動回路１３は、例えば、Ｐ型のＭＯＳトランジスタＰ１３と、このＭＯＳトランジスタＰ１３の負荷として機能する定電流源２０とを直列に接続させたソースフォロア回路からなり、そのソースフォロア回路は、その一端が電源ライン１５に接続されて電源電圧Ｖｃｃが供給され、その他端がスイッチＳＷ１１を介してグランドに接続されている。
【００２８】
さらに詳述すると、ＭＯＳトランジスタＰ１３のゲートにはＭＯＳトランジスタＰ１２のドレイン電圧がバイアス電圧Ｖｂとして供給され、そのバイアス電圧ＶｂによりＭＯＳトランジスタＰ１３は駆動されるようになっている。また、ＭＯＳトランジスタＰ１３のソース電圧はＭＯＳトランジスタＰ１１のゲートに供給され、これによりＭＯＳトランジスタＰ１３はＭＯＳトランジスタＰ１１を駆動するようになっている。
【００２９】
さらに、駆動回路１３に流れる電流は、スイッチＳＷ１１のオンオフ動作によりオンオフ制御されるようになっている。スイッチＳＷ１１はＭＯＳトランジスタなどからなり、制御端子１７に入力される出力オンオフ信号Ｓ１により、オンオフされるようになっている。
出力制御回路１４は、出力段のＭＯＳトランジスタＰ１５のゲート電圧を制御することにより、そのＭＯＳトランジスタＰ１５の出力電流をスイッチング制御する回路である。そして、この出力制御回路１４は、駆動回路１３が入力段のＭＯＳトランジスタＰ１１を駆動する場合と同じ条件で、ＭＯＳトランジスタＰ１５を駆動するようにしている。
【００３０】
この出力制御回路１４は、例えば、Ｐ型のＭＯＳトランジスタＰ１４と、このＭＯＳトランジスタＰ１４の負荷として機能する定電流源２１とを直列に接続させたソースフォロア回路からなり、そのソースフォロア回路は、その一端が電源ライン１５に接続されて電源電圧Ｖｃｃが供給され、その他端がスイッチＳＷ１２を介してグランドに接続されている。また、この出力制御回路１４は、ＭＯＳトランジスタＰ１５の入力端子であるゲートを接地自在なスイッチＳＷ１３を含んでいる。
【００３１】
さらに詳述すると、ＭＯＳトランジスタＰ１４のゲートにはＭＯＳトランジスタＰ１２のドレイン電圧がバイアス電圧Ｖｂとして供給され、そのバイアス電圧ＶｂによりＭＯＳトランジスタＰ１４は駆動されるようになっている。また、ＭＯＳトランジスタＰ１４のソース電圧はＭＯＳトランジスタＰ１５のゲートに供給され、これによりＭＯＳトランジスタＰ１４はＭＯＳトランジスタＰ１５を駆動するようになっている。
【００３２】
スイッチＳＷ１２とスイッチＳＷ１３とは、ＭＯＳトランジスタなどからなり、制御端子１７に入力される出力オンオフ信号Ｓ１により、オンオフされるようになっている。
ここで、出力制御回路４の定電流源２１とＭＯＳトランジスタＰ１４のサイズの比と、駆動回路１３の定電流源２０とＭＯＳトランジスタＰ１３のサイズの比とは、同一に構成されている。また、出力制御回路４のＭＯＳトランジスタＰ１４と駆動回路１３のＭＯＳトランジスタＰ１３の各ゲートには、共通のバイアス電圧Ｖｂが供給されるようになっている。
【００３３】
従って、ＭＯＳトランジスタＰ１１とＭＯＳトランジスタＰ１５とは、カレントミラーの関係を形成することになる。
ＭＯＳトランジスタＰ１５は、例えばＰ型からなり、出力制御回路１４により出力電流がオンオフ制御されるようになっている。このため、ＭＯＳトランジスタＰ１５のゲートには、出力制御回路１４の出力電圧が供給されるようになっている。また、ＭＯＳトランジスタＰ１５のソースには電源ライン１５を介して電源電圧Ｖｃｃが供給され、ＭＯＳトランジスタＰ１５のドレインは出力端子１９に接続されている。
【００３４】
なお、第１実施形態が、例えばレーザダイオード駆動回路に適用される場合には、出力端子１９にはレーザダイオードが接続される。
次に、このような構成からなる第１実施形態の動作について、図１を参照して説明する。
この第１実施形態では、出力制御回路１４のスイッチＳＷ１２、ＳＷ１３が制御端子１７に入力される出力オンオフ信号Ｓ１により制御され、スイッチＳＷ１２とスイッチＳＷ１３とは交互に開閉状態になる。この結果、出力段のＭＯＳトランジスタＰ１５は、ゲート電圧が制御されてオンオフ動作をするので、その出力電流が高速にスイッチングされる。
【００３５】
駆動回路１３のＭＯＳトランジスタＰ１３と出力制御回路１４のＭＯＳトランジスタＰ１４の各ゲートは共通に接続されるとともに、その両ゲートに対して、ソースフォロア回路１１のＭＯＳトランジスタＰ１２のドレイン電圧が、共通のバイアス電圧Ｖｂとして供給される。また、駆動回路１３の定電流源２０とＭＯＳトランジスタＰ１３のサイズの比と、出力制御回路４の定電流源２１とＭＯＳトランジスタＰ１４のサイズの比とは同一に構成されている。このため、入力段のＭＯＳトランジスタＰ１１と出力段のＭＯＳトランジスタＰ１５の各ゲート電圧も同一となる。
【００３６】
また、この第１実施形態では、ソースフォロア回路１１に入力される入力電流Ｉ１の大きさに応じてバイアス電圧Ｖｂが決定されるが、このバイアス電圧Ｖｂに決定は、ＭＯＳトランジスタＰ１１が電流値Ｉ１を流すことができるＭＯＳトランジスタＰ１１のゲート電圧を、駆動回路１３が出力することにより実現される。
【００３７】
例えば、入力電流Ｉ１の値が大きく、ＭＯＳトランジスタＰ１１が現在のゲート電圧では入力電流Ｉ１を流すことができない場合には、ＭＯＳトランジスタＰ１２のドレイン電圧であるバイアス電圧Ｖｂは低くなる。このバイアス電圧Ｖｂは、駆動回路１３のＭＯＳトランジスタＰ１３のゲートに印加されているので、ＭＯＳトランジスタＰ１３のソース電圧が下がり、このソース電圧がＭＯＳトランジスタＰ１１のゲートに供給されている。このため、ＭＯＳトランジスタＰ１１のゲート電圧が低くなり、ＭＯＳトランジスタＰ１１はより大きな電流を流すことができる。
【００３８】
逆に、現在のＭＯＳトランジスタＰ１１のゲート電圧では、入力電流Ｉ１より大きな電流を流すことができる場合には、バイアス電圧Ｖｂが高くなる。このバイアス電圧Ｖｂの高くなることにより、ＭＯＳトランジスタＰ１３のソース電圧が高くなり、ＭＯＳトランジスタＰ１１のゲート電圧が高くなって、ＭＯＳトランジスタＰ１１の電流は小さくなる。
【００３９】
このような動作は負帰還であるので、バイアス電圧Ｖｂは、ＭＯＳトランジスタＰ１１が入力電流Ｉ１を流すのに最適なゲート電圧を、ＭＯＳトランジスタＰ１１に与えるように決定される。つまり、入力電流Ｉ１の値によってバイアス電圧Ｖｂの値は変化する。
この第１実施形態をレーザダイオード駆動回路として使用する場合に、出力段のＭＯＳトランジスタＰ１５のドレイン電圧である出力端子１９の出力端子電圧は、レーザダイオードの特性により固定電圧Ｖｏとなる。この固定電圧Ｖｏは、電源電圧や入出力電流値によらずに、ほぼ固定の電圧である。
【００４０】
電圧制御回路１２は、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａを、任意の設定電圧Ｖｃになるように制御する。すなわち、オペアンプＯＰ１は、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａを任意の設定電圧Ｖｃと比較し、この比較の結果に応じた出力電圧を出力する。その出力電圧は、ＭＯＳトランジスタＰ１２のゲートに供給され、ＭＯＳトランジスタＰ１１の導通制御が行われる。この結果、ＭＯＳトランジスタＰ１２のドレイン電圧Ｖａが、任意の設定電圧Ｖｃに一致するように制御される。
【００４１】
これにより、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａは、ＭＯＳトランジスタＰ１５の出力端子１９の固定電圧Ｖｏと同様に電源電圧Ｖｃｃや入出力電流値によらず、固定された電圧となる。例えば、設定電圧Ｖｃを固定電圧Ｖｏと同じ値に設定すれば、電流ミラーの関係にあるＭＯＳトランジスタＰ１１とＭＯＳトランジスタＰ１５は、そのゲート電圧およびソース・ドレイン間電圧が同一となり、電源電圧や入出力電流値によらず、電流ミラーの関係は完全なものとなる。
従って、入力電流Ｉ１が一定である限り電源電圧Ｖｃｃが変動しても出力電流は一定であり、任意の入力電流に対して入力電流値対出力電流値の関係は、直線性が良いものとなる。
次に、本発明の電流出力回路の第２実施形態について、図２を参照して説明する。
【００４２】
この電流出力回路の第２実施形態は、図１に示す第１実施形態の回路を基本とし、図２に示すように、電圧制御回路１２に設定される任意の設定電圧Ｖｃを、出力段のＭＯＳトランジスタＰ１５のドレイン電圧である出力端子電圧Ｖｏに置き換えるようにしたものである。このために、第２実施形態では、オペアンプＯＰ１の正転入力端子（＋）とＭＯＳトランジスタＰ１５の出力端子１９とを電気的に接続するようにした。
【００４３】
なお、第２実施形態の他の部分の構成は図１に示す第１実施形態の構成と同じであるので、同一の構成要素に同一符号を付してその説明は省略する。
このような構成からなる第２実施形態によれば、ＭＯＳトランジスタＰ１５の出力端子電圧が不明の場合や、その出力電流値により出力電圧端子が変動した場合であっても、電流ミラーの関係にあるＭＯＳトランジスタＰ１１とＭＯＳトランジスタＰ１５は、そのゲート電圧およびソース・ドレイン間電圧が同一となり、電源電圧や入出力電流値によらず、電流ミラーの関係は完全なものとなる。従って、入力電流値Ｉ１が一定である限り電源電圧が変動しても出力電流は一定であり、任意の入力電流値に対して入力電流対出力電流値の関係は直線性が良いものとなる。
【００４４】
次に、本発明の電流出力回路の第３実施形態について、図３を参照して説明する。
この電流出力回路の第３実施形態は、図３に示すように、入力段のＭＯＳトランジスタＰ１１と、電圧制御回路２２と、駆動回路１３と、出力制御回路１４と、入力段のＭＯＳトランジスタＰ１１と電流ミラーの関係を形成する出力段のＭＯＳトランジスタＰ１５とを備えるようにした。
【００４５】
すなわち、この第３実施形態は、駆動回路１３および出力制御回路１４の入力電圧であるバイアス電圧Ｖｂを生成する手段を、図１に示すソースフォロア回路１１および電圧制御回路１２から図３に示す入力段のＭＯＳトランジスタＰ１１および電圧制御回路２２に置き換えるようにしたものである。
ＭＯＳトランジスタＰ１１は、電流入力端子１８から入力電流Ｉ１が入力されるとともに、駆動回路１３の出力電圧で駆動されるようになっている。このために、ＭＯＳトランジスＰ１１のゲートは、駆動回路１３のＭＯＳトランジスタＰ１３のソースと接続されている。また、ＭＯＳトランジスタＭ１１は、そのソースが電源ライン１５に接続されて電源電圧Ｖｃｃが供給されるとともに、そのドレインが電流入力端子１８に接続されている。
【００４６】
電圧制御回路２２は、例えばオペアンプＯＰ２から構成され、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａが、電圧設定端子１６に設定される任意の設定電圧（固定電圧）Ｖｃとなるように制御する回路である。
このために、オペアンプＯＰ２の反転入力端子（−）に任意の設定電圧Ｖｃが供給され、その正転入力端子（＋）にＭＯＳトランジスタＰ１１のドレイン電圧Ｖａが供給されるようになっている。そして、オペアンプＯＰ２の出力電圧が、駆動回路１３のＭＯＳトランジスタＰ１３と出力制御回路１４のＭＯＳトランジスタＰ１４の各ゲートに、そのバイアス電圧Ｖｂとしてそれぞれ供給されるようになっている。
【００４７】
駆動回路１３は、その出力電圧によりＭＯＳトランジスタＰ１１を駆動するとともに、その出力電圧がＭＯＳトランジスタＰ１１および電圧制御回路２２を経由して駆動回路１３の入力側に負帰還されるようになっている。
なお、第３実施形態の駆動回路１３、出力制御回路１４の詳細な構成は、図１に示す第１実施形態の構成と同じであるので、同一の構成要素に同一符号を付してその詳細な説明は省略する。
【００４８】
次に、このような構成からなる第３実施形態の動作について、図３を参照して説明する。
この第３実施形態では、入力電流Ｉ１の大きさに応じてバイアス電圧Ｖｂが決定されるが、このバイアス電圧Ｖｂは、ＭＯＳトランジスタＰ１１が入力電流Ｉ１を流すことができるゲート電圧を、駆動回路１３がＭＯＳトランジスタＰ１１のゲートに出力することで実現する。
【００４９】
さらに、オペアンプＯＰ２のバーチャルショートにより、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａは、設定電圧端子１６に設定されている設定電圧Ｖｃと等しくなるように、駆動回路１３のＭＯＳトランジスタＰ１３のバイアス電圧Ｖｂが決定される。
つまり、ドレイン電圧Ｖａが設定電圧Ｖｃに等しいという条件で、ＭＯＳトランジスタＰ１１が入力電流Ｉ１を流すことができるゲート電圧を、駆動回路１３がＭＯＳトランジスタＰ１１のゲートに印加（供給）するように、バイアス電圧ＶｂをアペアンプＯＰ２出力する。
【００５０】
例えば、入力電流Ｉ１の値が大きく、ＭＯＳトランジスタＰ１１が現在のゲート電圧では入力電流Ｉ１を流すことができない場合には、オペアンプＯＰ２の出力であるバイアス電圧Ｖｂは低くなる。このバイアス電圧Ｖｂは、駆動回路１３のＭＯＳトランジスタＰ１３のゲートに印加されているので、ＭＯＳトランジスタＰ１３のソース電圧が下がり、このソース電圧がＭＯＳトランジスタＰ１１のゲートに供給されている。このため、ＭＯＳトランジスタＰ１１のゲート電圧が低くなり、ＭＯＳトランジスタＰ１１はより大きな電流を流すことができる。
【００５１】
逆に、現在のＭＯＳトランジスタＰ１１のゲート電圧では、入力電流Ｉ１より大きな電流を流すことができる場合には、バイアス電圧Ｖｂが高くなる。このバイアス電圧Ｖｂの高くなることにより、ＭＯＳトランジスタＰ１３のソース電圧が高くなり、ＭＯＳトランジスタＰ１１のゲート電圧が高くなって、ＭＯＳトランジスタＰ１１の電流は小さくなる。
【００５２】
このような動作は負帰還であるので、バイアス電圧Ｖｂは、ＭＯＳトランジスタＰ１１が入力電流Ｉ１を流すのに最適なゲート電圧を与えるように決定される。つまり、入力電流Ｉ１の値によってバイアス電圧Ｖｂの値は変化する。
この第３実施形態をレーザダイオード駆動回路として使用する場合に、出力段のＭＯＳトランジスタＰ１５のドレイン電圧である出力端子１９の出力端子電圧は、レーザダイオードの特性により固定電圧Ｖｏとなる。この固定電圧Ｖｏは、電源電圧や入出力電流値によらずに、ほぼ固定の電圧である。
【００５３】
電圧制御回路２２は、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａを、任意の設定電圧Ｖｃになるように制御する。すなわち、オペアンプＯＰ２は、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａを任意の設定電圧Ｖｃと比較し、この比較の結果に応じた出力電圧をバイアス電圧Ｖｂとして出力する。そのバイアス電圧Ｖｂは、ＭＯＳトランジスタＰ１３のゲートに供給され、ＭＯＳトランジスタＰ１３の導通制御が行われる。この結果、ＭＯＳトランジスタＰ１１のゲート電圧が制御され、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａが、任意の設定電圧Ｖｃに一致するように制御される。
【００５４】
これにより、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａは、ＭＯＳトランジスタＰ１５の出力端子１９の固定電圧Ｖｏと同様に電源電圧Ｖｃｃや入出力電流値によらず、固定された電圧となる。例えば、設定電圧Ｖｃを固定電圧Ｖｏと同じ値に設定すれば、電流ミラーの関係にあるＭＯＳトランジスタＰ１１とＭＯＳトランジスタＰ１５は、そのゲート電圧およびソース・ドレイン間電圧が同一となり、電源電圧や入出力電流値によらず、電流ミラーの関係は完全なものとなる。
【００５５】
従って、入力電流Ｉ１が一定である限り電源電圧Ｖｃｃが変動しても出力電流は一定であり、任意の入力電流に対して入力電流値対出力電流値の関係は、直線性が良いものとなる。
さらに、第１実施形態と比較すると、第３実施形態では、ＭＯＳトランジスタＰ１１とＭＯＳトランジスタＰ１５の入力であるバイアス電圧ＶｂをオペアンプＯＰ２を使用して生成しているので、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａとバイアス電圧Ｖｂが、Ｖａ＜Ｖｂの状態であっても動作する。Ｖａ＜Ｖｂとなるのは、入力電流値Ｉ１が小さい場合である。第１実施形態では、Ｖａ＜Ｖｂの状態では出力制御回路１４が動作せず、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａを固定する効果が失われる。従って、第３実施形態では、第１実施形態に比べ、入力電流値Ｉ１が小さい場合でも動作し、広範囲な入力電流にも対応できる。
【００５６】
次に、本発明の電流出力回路の第４実施形態について、図４を参照して説明する。
この電流出力回路の第４実施形態は、図３に示す第３実施形態の回路を基本とし、図４に示すように、電圧制御回路２２に設定される任意の設定電圧Ｖｃを、出力段のＭＯＳトランジスタＰ１５のドレイン電圧である出力端子電圧Ｖｏに置き換えるようにしたものである。このために、第４実施形態では、オペアンプＯＰ２の反転入力端子（−）とＭＯＳトランジスタＰ１５の出力端子１９とを電気的に接続するようにした。
【００５７】
なお、第４実施形態の他の部分の構成は図３に示す第３実施形態の構成と同じであるので、同一の構成要素に同一符号を付してその説明は省略する。
このような構成からなる第４実施形態によれば、ＭＯＳトランジスタＰ１５の出力端子電圧が不明の場合や、その出力電流値により出力電圧端子が変動した場合であっても、電流ミラーの関係にあるＭＯＳトランジスタＰ１１とＭＯＳトランジスタＰ１５は、そのゲート電圧およびソース・ドレイン間電圧が同一となり、電源電圧や入出力電流値によらず、電流ミラーの関係は完全なものとなる。従って、入力電流値Ｉ１が一定である限り電源電圧が変動しても出力電流は一定であり、任意の入力電流値に対して入力電流対出力電流値の関係は直線性が良いものとなる。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、出力電流値が電源電圧変動に影響されず、かつ入力電流に対する出力電流の関係において直線性の良い電流出力回路を得ることができる。
【図面の簡単な説明】
【図１】本発明の電流出力回路の第１実施形態の構成を示す回路図である。
【図２】本発明の電流出力回路の第２実施形態の構成を示す回路図である。
【図３】本発明の電流出力回路の第３実施形態の構成を示す回路図である。
【図４】本発明の電流出力回路の第４実施形態の構成を示す回路図である。
【図５】第１の従来回路の構成を示す回路図である。
【図６】出力トランジスタの等価回路を示す図である。
【図７】レーザダイオードの説明図であって、（Ａ）はその使用例を説明する図、（Ｂ）はその特性図である。
【図８】第１の従来回路の入力電流対出力電流の関係を示す図である。
【図９】第２の従来回路の構成を示す回路図である。
【符号の説明】
Ｐ１１  入力段のＭＯＳトランジスタ
Ｐ１５  出力段のＭＯＳトランジスタ
ＳＷ１１〜ＳＷ１３  スイッチ
１１  ソースフォロア回路
１２、２２  電圧制御回路
１３  駆動回路
１４  出力制御回路
１６  電圧設定端子
１８  電流入力端子
１９  出力端子
【図１】
2004336164.tif 000003
【図２】
2004336164.tif 000004
【図３】
2004336164.tif 000005
【図４】
2004336164.tif 000006
【図５】
2004336164.tif 000007
【図６】
2004336164.tif 000008
【図７】
2004336164.tif 000009
【図８】
2004336164.tif 000010
【図９】
2004336164.tif 000011