(57)【要約】【課題】コンタクト層の低抵抗化を図った半導体材料及びこれを用いた半導体素子を提供すること。【解決手段】コレクタ層４の上にＩｎＧａＡｓからなるコンタクト層５を設けた半導体ウエハ１０において、コンタクト層５内の界面Ｋ側にＩｎ組成傾斜層を設けることなく、コンタクト層５のＩｎ組成を０．５以上とすることにより、コンタクト層５の成長条件を格子緩和がより早めに生じる条件とし、コンタクト層５とｎ＋  −ＧａＡｓ層４３との界面Ｋに接してコンタクト層５内に形成される空乏化領域の空乏化幅をより小さなものとし、コンタクト層５のオーミックコンタクト特性をより改善した。【選択図】        図３
2004221501.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、該半導体層上に直接接するように形成されたコンタクト層とを備えて成る半導体材料において、前記コンタクト層が前記半導体層の材料と格子不整合の条件の材料で構成されており、前記コンタクト層での格子緩和が前記コンタクト層と前記半導体層との界面から５００Å以内で生じていることを特徴とする半導体材料。
【請求項２】
半導体層と、金属電極とオーミックコンタクトを形成するためのコンタクト層とを備えて成り、該コンタクト層が前記半導体層上に直接接するように形成されている半導体材料において、前記コンタクト層と前記半導体との界面における空乏化相当幅が５００Å以下であることを特徴とする半導体材料。
【請求項３】
前記半導体層がＧａＡｓ基板上に形成されている請求項１又は２記載の半導体材料。
【請求項４】
前記コンタクト層の材料が、Ｉｎ組成が０．５以上のＩｎＧａＡｓである請求項３記載の半導体材料。
【請求項５】
前記コンタクト層内であって前記界面に接して層厚３００Å以下のＩｎ組成傾斜層が形成されている請求項４記載の半導体材料。
【請求項６】
前記Ｉｎ組成傾斜層におけるＩｎ組成が、前記界面では０であり、前記界面から最も遠いところで少なくとも０．５となるように変化する請求項５記載の半導体材料。
【請求項７】
前記コンタクト層のうち前記界面に接する下部層のＩｎ組成を該下部層に連なる上部層のＩｎ組成よりも大きくした請求項４記載の半導体材料。
【請求項８】
前記コンタクト層と前記半導体層との間にＩｎ組成ｘが０．５以上であるＩｎＧａＰ層が設けられており、該ＩｎＧａＰ層の層厚ｄ（Å）がｄ≧−１０００ｘ＋９００となっている請求項７記載の半導体材料。
【請求項９】
請求項１〜８のうちいずれかに記載された半導体材料を用いて製作した半導体素子。
【発明の詳細な説明】
【０００１】
【特許文献１】
特開平６ー２６７８６７号公報
【０００２】
【発明の属する技術分野】
本発明は改善された電気抵抗特性を有するコンタクト層を備えた半導体材料及びそれを用いた半導体素子に関する。
【０００３】
【従来の技術】
各種半導体素子にあっては、外部回路との接続を金属電極を介して行なっているが、外部回路に接続すべき半導体層と金属電極との間のオーミック接続をアニール処理なしで行なうようにするため、該半導体層と金属電極との間にコンタクト層が設けられている。このように、コンタクト層は半導体層と金属電極とのオーミック接続を良好ならしめるためのものであるから、コンタクト層の材料としては、バンドギャップが小さくて高キャリア濃度のものであるのが望ましい。
【０００４】
例えば、ヘテロバイポーラトランジスタ（ＨＴＢ）の場合であると、ＧａＡｓ基板上にコレクタ層、ベース層、エミッタ層がこの順序で順次薄膜結晶層として形成されており、エミッタ層の最上層にコンタクト層が設けられ、これにより金属電極との接触抵抗の低減が図られるようになっている。このコンタクト層におけるオーミックコンタクト特性を向上させる目的で、コンタクト層の材料として、電子キャリア濃度が１０１９ｃｍ−２程度でＩｎ組成が０．５程度のＩｎＧａＡｓがバンドギャップが小さいとの理由で広く用いられている。しかし、エミッタ層がＧａＡｓ層として形成されるので、このようなＩｎ組成の大きいＩｎＧａＡｓ層をエミッタ層上にコンタクト層として形成すると両層間で格子不整合を生じることとなり、コンタクト層の成長過程で格子緩和を起こすこととなる。この結果、出来上がった基板表面の平坦度が損なわれ、基板表面上における良好なパターニングを期待できなくなるなどの不具合を生じるばかりか、ＩｎＧａＡｓ／ＧａＡｓ界面のＩｎＧａＡｓ側においてキャリアの失活による空乏化領域を誘発すると考えらている。
【０００５】
このように、良好なオーミックコンタクトを実現しようとしてＩｎＧａＡｓ層をコンタクト層として用いる場合には、格子不整合に由来する空乏化領域を生じさせ、これにより当該部分の電気抵抗が高くなってしまうという問題が生じることとなる。そこで、従来においては、格子不整合による応力の分散緩和を目的として、コンタクト層のＩｎ組成を、エミッタ層との境界においては０とし、エミッタ層から離れるに従ってＩｎの組成が大きくなるように厚み方向に沿ってＩｎ組成値を変化させる、所謂Ｉｎ組成傾斜層をエミッタ層とコンタクト層との形に形成するようにした構成が採用されている（特許文献１）。
【０００６】
【発明が解決しようとする課題】
上述の如く、従来においては、ＩｎＧａＡｓ／ＧａＡｓ界面において格子緩和が生じることによりＩｎＧａＡｓ側に誘発される空乏化領域を減少させるため、Ｉｎ組成傾斜層をその界面に設ける構造が採用されてきた。しかしながら、本発明者等がＩｎ組成傾斜層と空乏化領域との関係につき種々の実験を行い、その実験結果を検討したところ、Ｉｎ組成傾斜層を用いても空乏化領域が効果的に減少、抑制されていないことが判った。このため、例えばＨＢＴ等においてはエミッタ抵抗のより一層の低抵抗化が求められているが、従来の技術によってはこの要求を実現するのが困難であり、さらなる空乏化領域の抑制を何等かの別の手段で実現する必要がある。
【０００７】
本発明の目的は、従来技術における上述の問題点を解決することができる、半導体材料及びこれを用いた半導体素子を提供することにある。
【０００８】
本発明の別の目的は、エミッタ抵抗の小さい半導体素子を提供することにある。
【０００９】
本発明の別の目的は、コンタクト層における空乏化領域を減少させ、コンタクト層における電気抵抗特性を改善した半導体材料及びこれを用いた半導体素子を提供することにある。
【００１０】
【課題を解決するための手段】
本発明者等は、従来のコンタクト層において用いられているＩｎ組成傾斜層について検討した結果、Ｉｎ組成傾斜層を用いることにより格子緩和の影響がエミッタ、ベースに及ぼされるのを避けたとしても、図１に示すように空乏化幅はＩｎ傾斜層の膜厚に依らず一定であり、Ｉｎ組成傾斜層導入に依るコンタクト層下部における界面の空乏化幅の抑制は充分でないということを見出した。
【００１１】
本明細書においては、空乏化幅とは、ＩｎＧａＡｓの膜厚を測定されたキャリア濃度と膜厚の積に対してプロットしたときの膜厚軸の切片として定義する。これは、ｎ型のＩｎＧａＡｓ等を半絶縁性のＧａＡｓ基板上に図２に示す構造の様に作製し、ＩｎＧａＡｓの膜厚を薄くするとＨａｌｌ測定においてキャリア濃度の減少が確認されることに基づくものである。ＩｎＧａＡｓとＧａＡｓとの界面の空乏化はＨＢＴなどのデバイス素子では測定が不可能である。したがって、図２に示す構造のエピタキシャル基板を作成して検討を行った。基板はＭＯＣＶＤ法を用い、５族原料としてＡｓＨ３  を３族原料として有機金属化合物を用い、ＩｎＧａＡｓ層のｎ型ドーパントとしてＳｉ原料を供給して作成した。空乏化検討用の基板では、エッチングストップ層としてＡｌＧａＡｓ層をＩｎＧａＡｓ層の下に成長した。ＡｌＧａＡｓはＧａＡｓと格子整合するのでＡｌＧａＡｓ層を入れたことによる特別な影響は殆どなく、ＡｌＧａＡｓ層の膜厚による影響も殆どないとみなせる。
【００１２】
図２で示すエピタキシャルウエハにおいて、ＩｎＧａＡｓの膜厚をエッチングなどによって薄くしながらホール測定を行うと、膜厚の減少に伴いホール測定で求められるキャリア濃度の減少が確認される。これはＩｎＧａＡｓの下界面における空乏化領域の全体のＩｎＧａＡｓに対して占める割合が、ＩｎＧａＡｓ層の膜厚が薄いほど大きくなることによる。このような測定を行って得られるＩｎＧａＡｓ層の膜厚とキャリア濃度のデータを用いて、ＩｎＧａＡｓの膜厚を縦軸に、測定されたキャリア濃度と膜厚の積を横軸にしてプロットして得られる１次関数のグラフの縦軸の切片が空乏化幅となる。
【００１３】
本発明にあたって発明者らは先ず、図４に示すＩｎ組成に対する空乏化幅の関係を、図２の構造を用い、Ｉｎ組成を変えたＩｎＧａＡｓを用いたエピタキシャル基板を作成し求めた。
【００１４】
次に、本発明にあたり、図１に示す、Ｉｎ組成傾斜層と空乏化幅との関係を以下の手法によって調べた。図２に於けるＩｎＧａＡｓ層を上下２層に分割し、上部ＩｎＧａＡｓ層にはＩｎ組成０．５のＩｎＧａＡｓ層を作成した。下部ＩｎＧａＡｓ層には、下側から上部ＩｎＧａＡｓ層にかけてＩｎ組成が０から０．５になるようにしたＩｎ組成傾斜のＩｎＧａＡｓ層（Ｉｎ組成傾斜層）を作成した。そして、下部のＩｎ組成傾斜層の膜厚に対する空乏化幅の影響を調べた。
【００１５】
一般に、ＭＯＣＶＤ法によるｎ型ＩｎＧａＡｓの成長では、Ｉｎ組成が減少するとｎ型キャリアのドーパント取り込みが減少する。本検討ではＩｎ組成傾斜層を作成する際に、上部のＩｎ＝０．５のＩｎＧａＡｓ層と同じ量のＳｉ原料を供給している。したがって、下部の組成傾斜層ではＩｎの減少に伴ってドーパントの取り込みが減少し、キャリア濃度が減少する。そのために、上記の空乏化幅算出の手法を用いると、下部層におけるキャリアの減少の影響が取り込まれ、空乏化幅が大きめに見積もられる。図１では、大きめに見積もられた空乏化幅をみなし空乏化幅と定義した。空乏化幅は、Ｉｎ組成に伴うキャリアの減少の測定結果から、みなし空乏化幅にＩｎ組成傾斜層のキャリア減少が与える影響を計算して、見なし空乏化幅を補正することによって求めた。
【００１６】
図１において、横軸にＩｎ組成傾斜層の層厚をとり、縦軸にこのＩｎ組成傾斜層内に形成される空乏層厚さをとってある。上述のように、空乏化幅はＩｎ傾斜層の膜厚に依らず一定であるところ、Ｉｎ組成傾斜層を採用すると、Ｉｎ組成傾斜層に於けるＩｎ組成の少ない部分においてキャリアの取込みが悪くなり、空乏化と同じ効果を界面にもたらしている。その結果、見なし空乏化幅は、図１に示されるように、Ｉｎ組成傾斜層の増加と共に増加しＩｎ組成傾斜層の存在がかえってコンタクト層の抵抗を高めていることが判明した。図１に示した例では、組成傾斜層の層厚が約２５０Åにおいて、空乏化幅と見なし空乏化幅とが略同じ値となっている。種々実験を重ねた結果、従来の技術を適用すると空乏化幅を５００Å以下にすることは困難であることが判った。現在使用されているＨＢＴではＩｎ組成傾斜層の層厚は約５００Åである場合が多く、したがって、Ｉｎ組成傾斜層を用いると見なし空乏化幅により、かえって電気抵抗特性を悪くしていることが判った。
【００１７】
本発明は、以上の知見に基づいてなされたもので、半導体層と、該半導体層上に直接接するように形成されたコンタクト層とを備えて成る半導体材料において、コンタクト層が半導体層の材料と格子不整合の条件の材料で構成されており、コンタクト層での格子緩和がコンタクト層と半導体層との界面から５００Å以内で生じるようにすることで、上記界面の空乏化領域を減少させ、従来に比べて低抵抗のコンタクト層を実現できるようにしたものである。
【００１８】
このように、本発明は、コンタクト層における臨界膜厚を５００Å以下とすることにより空乏化領域の空乏化幅を５００Å以下とし、コンタクト層の低抵抗化を図るようにしたものである。
【００１９】
請求項１の発明によれば、半導体層と、該半導体層上に直接接するように形成されたコンタクト層とを備えて成る半導体材料において、前記コンタクト層が前記半導体層の材料と格子不整合の条件の材料で構成されており、前記コンタクト層での格子緩和が前記コンタクト層と前記半導体層との界面から５００Å以内で生じていることを特徴とする半導体材料が提案される。
【００２０】
請求項２の発明によれば、半導体層と、金属電極とオーミックコンタクトを形成するためのコンタクト層とを備えて成り、該コンタクト層が前記半導体層上に直接接するように形成されている半導体材料において、前記コンタクト層と前記半導体との界面における空乏化相当幅が５００Å以下であることを特徴とする半導体材料が提案される。
【００２１】
請求項３の発明によれば、請求項１又は２の発明において、前記半導体層がＧａＡｓ基板上に形成されている半導体材料が提案される。
【００２２】
請求項４の発明によれば、請求項３の発明において、前記コンタクト層の材料が、Ｉｎ組成が０．５以上のＩｎＧａＡｓである半導体材料が提案される。
【００２３】
請求項５の発明によれば、請求項４の発明において、前記コンタクト層内であって前記界面に接して層厚３００Å以下のＩｎ組成傾斜層が形成されている、半導体材料が提案される。
【００２４】
請求項６の発明によれば、請求項５の発明において、前記Ｉｎ組成傾斜層におけるＩｎ組成が、前記界面では０であり、前記界面から最も遠いところで少なくとも０．５となるように変化する半導体材料が提案される。
【００２５】
請求項７の発明によれば、請求項４の発明において、前記コンタクト層のうち前記界面に接する下部層のＩｎ組成を該下部層に連なる下部層のＩｎ組成よりも大きくした半導体材料が提案される。
【００２６】
請求項８の発明によれば、請求項７の発明において、前記コンタクト層と前記半導体層との間にＩｎ組成ｘが０．５以上であるＩｎＧａＰ層が設けられており、該ＩｎＧａＰ層の層厚ｄが１ｄ≧１０００ｘ＋９００となっている半導体材料が提案される。
【００２７】
請求項９の発明によれば、請求項１〜８のうちいずれかに記載された半導体材料を用いて製作した半導体素子が提案される。
【００２８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
【００２９】
図３は、本発明による実施の形態の一例を構成的に示す層構造図であり、ここでは、ＧａＡｓ系ＨＢＴの製造に用いる、ＨＢＴ用薄膜結晶ウエハの一例が示されている。
【００３０】
図３に示した半導体ウエハ１０は、半絶縁性のＧａＡｓ化合物半導体結晶であるＧａＡｓ基板１上に有機金属熱分解法（ＭＯＣＶＤ法）を用いて複数の半導体薄膜結晶成長層を次々と成層させて構成されたもので、ＧａＡｓ基板１上にｎ＋  −ＧａＡｓ層２１及びｉ−ＧａＡｓ層２２からなるコレクタ層２が形成されている。コレクタ層２の上には、ｐ＋  −ＧａＡｓ層からなるベース層３が形成され、該ベース層３上には、ｎ−ＩｎＧａＰ層４１、ｎ−ＧａＡｓ層４２及びｎ＋  −ＧａＡｓ層４３がこの順序で積層されて成るエミッタ層４が形成されている。これらの各層の作製はＭＯＣＶＤ装置を用いて行なうことができるが、ＭＢＥ等他の手法で作成しても構わない。そしてエミッタ層４上にはコンタクト層５が形成されている。
【００３１】
コンタクト層５は、エミッタ層４の最上層であるｎ＋  −ＧａＡｓ層４３を、半導体素子の作製工程で半導体ウエハ１０の表面上に設けられる金属電極に良好にオーミック接続させることができるようにするために設けられた層であり、Ｉｎ組成が約０．５であり、膜厚が４００Åでキャリア濃度が約３×１０１９ｃｍ−２のＩｎＧａＡｓ層として形成されている。ＩｎＧａＡｓ層はバンドギャップが小さく高キャリア濃度のものが得られるので、アニール処理を行うことなしに、図示しない金属電極と良好なオーミックコンタクトをとることができる。
【００３２】
一方、コンタクト層５の材料であるＩｎＧａＡｓは、コンタクト層５に接してその下に設けられている半導体層であるｎ＋  −ＧａＡｓ層４３の材料であるＧａＡｓと格子不整合条件となっているため、ｎ＋  −ＧａＡｓ層４３上にコンタクト層５をＭＯＣＶＤ成長させる場合、コンタクト層５においてはＩｎＧａＡｓがその臨界膜厚まで成長された後、格子緩和を生じることになる。
【００３３】
図３に示した実施の形態では、コンタクト層５のＩｎ組成は０．５以上と比較的大きな値になっており、したがって、このようなＩｎ組成の大きなＩｎＧａＡｓ層をｎ＋  −ＧａＡｓ層４３上に形成すると、この大きな格子不整合状態のために格子緩和が早めに生じ、コンタクト層５における臨界膜厚は小さなものとなる。
【００３４】
ところで、コンタクト層５内に形成される空乏化領域は格子緩和を生じていない臨界膜厚内に限定されるので、コンタクト層５の成層時に格子緩和が早めに生じてそこでの臨界膜厚が小さくなれば、ｎ＋  −ＧａＡｓ層４３とコンタクト層５との界面Ｋに接するようにしてコンタクト層５内に形成される空乏化領域の空乏化幅はこれに従って小さくなる。この結果、コンタクト層５内の空乏化領域の空乏化幅を従来不可能であった５００Å以下とすることが可能となる。
【００３５】
本実施の形態では、コンタクト層５内の界面Ｋ側にＩｎ組成傾斜層を設けることなく、コンタクト層５のＩｎ組成を０．５以上と大きくすることにより、ＩｎＧａＡｓの成長条件を格子緩和がより早めに生じる条件とし、コンタクト層５とｎ＋  −ＧａＡｓ層４３との界面Ｋに接してコンタクト層５内に形成される空乏化領域の空乏化幅をより小さなものとした。この結果、ＨＢＴに於けるエミッタシート抵抗が従来の手法によると５８Ω／□であったものが、本実施の形態の場合５４Ω／□となり、充分なエミッタ抵抗の低下を実現した。
【００３６】
このように、ＧａＡｓ層であるｎ＋  −ＧａＡｓ層４３の上に、ＧａＡｓとは格子不整合条件の材料であるＩｎＧａＡｓを用いたコンタクト層５をコンタクト層として用いるのが一般的であるが、ＩｎＧａＡｓのＩｎ組成を０．５以上と比較的大きな値として格子緩和が早めに生じるようにすることにより、コンタクト層５内に生じる空乏化領域の空乏化幅を従来に比べて小さくすることができるので、コンタクト層５とｎ＋  −ＧａＡｓ層４３との界面Ｋにおける空乏化相当幅を５００Å以下にするため、コンタクト層５において生じる格子緩和が、界面Ｋから５００Å以内の厚み領域内で生じるようにすればよい。
【００３７】
Ｉｎ組成の値と空乏化幅との関係を（００１２）に示す方法によって検討した。Ｉｎ組成のみを０．２、０．５、０．７５と変えてそのときのコンタクト層５の空乏化幅を測定したところ、それぞれ、３９０Å、４３３Å、１５６Åであった。これらの測定結果を図４に示した。図４から、Ｉｎ組成０．５未満では空乏化幅は、約４００Å程度で一定となり、０．５以上で急激に低下することが判った。したがって、従来のＩｎ＝０．５よりもＩｎ組成を多くした方がより空乏化幅が小さくなる。また、Ｉｎ組成が０．５以上であれば、実施の形態と同じ効果が得られる。
【００３８】
上記説明からわかるように、コンタクト層５内の空乏化領域の空乏化幅はコンタクト層５のＩｎ組成に大きく依存しているので、コンタクト層５の膜厚は、上記一例に限定されることなく、適宜に定めることができる。
【００３９】
上記実施の形態では、コンタクト層５のＩｎ組成をコンタクト層５全体に亘って０．５以上の所要の値とすることにより、コンタクト層５の形成時に格子緩和が早めに生じるようにした構成について説明した。しかし、本発明はこの一実施形態に限定されるものではなく、以下に説明するようにしてもコンタクト層５内の空乏化領域の空乏化幅を小さくすることができるものである。
【００４０】
図５は、本発明の別の実施の形態の層構造の要部を示す図で、ここでは、コンタクト層５０が下部層５１と上部層５２との積層構造になっており、ｎ＋  −ＧａＡｓ層４３と直接接する下部層５１はＩｎ組成がその層厚方向に変化するＩｎ組成傾斜層となっており、下部層５１の上に形成される上部層５２はＩｎ組成が０．５以上の所要の一定値になっているＩｎ組成均一層となっている点で、図３に示したコンタクト層５と異なっている。しかし、その他の構成は図３に示した構成と同一である。
【００４１】
図５の実施の形態では、上部層５２のＩｎ組成は約０．５で、その層厚は約５００Åである。下部層５１のＩｎ組成は、界面Ｋにおいて零で、上部層５２との界面において０．５であり、これらの間においては層厚方向に直線的に変化するようになっている。そして、下部層５１の層厚は３００Åとなっている。
【００４２】
このように、コンタクト層５０において、界面Ｋに接する側に３００Åより小さい層厚のＩｎ組成傾斜層である下部層５１を設け、コンタクト層５０のその他の部分（上部層５２）のＩｎ組成を０．５以上とする構成を採用することによってもコンタクト層５０内に界面Ｋに接するように形成される空乏化領域の空乏化幅を５００Å以下とすることができる。したがって、Ｉｎ組成傾斜層があっても本発明の範囲内となる。
【００４３】
図１から判る様に、空乏化幅はＩｎ組成傾斜層の厚さに依らず一定である。また、Ｉｎ組成傾斜層の厚さが３００Åとなった時、みなし空乏化幅と空乏化幅がほぼ等しくなる。したがって、Ｉｎ組成傾斜層が３００Å以下であればこの部分が組成傾斜であろうとＩｎ一定の層であろうと何ら効果に違いをもたらさない。
【００４４】
図６は、本発明の他の実施の形態の層構造の要部を示すもので、ここでは、コンタクト層６０が下部層６１と上部層６２との積層構造になっており、下部層６１及び上部層６２は何れもＩｎＧａＡｓ層であって、それらのＩｎ組成は０．５より大きいが、ｎ＋  −ＧａＡｓ層４３と直接接する下部層６１のＩｎ組成が上部層６２のＩｎ組成よりも大きくなっている点で図２に示したコンタクト層５と異なっている。しかし、その他の構成は図２に示した構成と同一である。
【００４５】
このように、下部層６１のＩｎ組成が大きいと、コンタクト層５の形成時に先ず形成される下部層６１において格子緩和が早めに生じ、これにより界面Ｋに生じる空乏化領域の空乏化幅を小さくすることができる。一方、上部層６２におけるＩｎ組成を下部層６１より小さくしておくことにより、この領域内での格子欠陥が不要に増えるのを抑え、コンタクト層５の表面の平坦度が大きく悪化するのを防ぐことができる。
【００４６】
下部層６１の層厚は、図４に示すグラフに基づいて定めることができる。すなわち、下部層６１の層厚は、図４に示される空乏化幅よりも厚ければ空乏化幅を下部層６１内で押え込むことができるのであるから、例えば、Ｉｎ組成が０．５のときは、その層厚は４００Å以上、Ｉｎ組成が０．７５のときは、その層厚は１５０Å以上に設定すればよい。図４に示すグラフより、一般に、Ｉｎ組成がｘの場合の適切な下部層６１の層厚ｄ（Å）は、
ｄ≧−１０００ｘ＋９００
で与えられる。
【００４７】
本実施の形態では下部層として上部層と同じＩｎＧａＡｓを用いたが、この層は格子緩和を引き起こすことが目的である。したがって格子緩和が３００Å以内で生じるのでれば下部層として用いる材料はＩｎＧａＡｓに限らない。
【００４８】
以上、本発明の実施の形態について種々説明したが、いずれも、コンタクト層におけるキャリア空乏化幅を大幅におさえることが出来、抵抗特性が改善される。したがって、上述した各構成の半導体機材を用いて従来の適宜の手段を用いてバイボーラトランジスタを製作すれば、エミッタシート抵抗を低減させることができ、高性能のバイボーラトランジスタを製作することができる。また、上記で説明した半導体材料は、ＨＢＴ等のバイボーラトランジスタの製作の使用に限定されるものではなく、他の適宜の半導体機材の製作に用いることができる。
【００４９】
（実施例）
実施例として本発明によるコンタクト層を用いて、ＭＯＣＶＤ法によって、ＡｓＨ３  、ＰＨ３  、ガスを５族元素の原料として、有機金属を３族元素の原料として、ｎ型のドーパント原料としてＳｉ原料を、ｐ型のドーパント原料としてＣ原料を供給し、ヘテロバイポーラトランジスタを作成した。ヘテロバイポーラトランジスタは以下の順に形成した。
【００５０】
ＧａＡｓ基板１の上にｎ＋  −ＧａＡｓ層２１をキャリア濃度が約３×１０１８ｃｍ−３で膜厚が約５０００Åとして形成し、ｉ−ＧａＡｓ層２２を膜厚が約８０００Åとして形成した。ベース層３であるｐ＋  −ＧａＡｓ層はキャリア濃度が約４×１０１９ｃｍ−３で、膜厚が約８００Åとして形成し、ｎ−ＩｎＧａＰ層４１はキャリア濃度が約３×１０１７ｃｍ−３で膜厚が約３００Åとし、ｎ−ＧａＡｓ層４２はキャリア濃度が約３×１０１７ｃｍ−３で膜厚が約１０００Åとし、ｎ−ＧａＡｓ層４３はキャリア濃度が約３×１０１８ｃｍ−３で膜厚が約１０００Åとして形成した。コンタクト層５はＩｎ組成約０．６からなるＩｎＧａＡｓ層で、膜厚を約４００Å、キャリア濃度を約３×１０１９ｃｍ−２として形成した。ここでいうｉ−ＧａＡｓとはドーパント原料を用いずに作成した半導体のことである。
【００５１】
以上によって作成されたバイポーラトランジスタにおいて、従来の手法で５８Ω／□であったエミッタシート抵抗が５４Ω／□となり、コンタクト層の改善のみで約７％のエミッタシート抵抗の低減を実現した。
【００５２】
【発明の効果】
本発明によれば、上記の如く、金属電極とオーミックコンタクトをとるためのコンタクト層をその下部層と格子不整合の条件で形成する場合、その界面に形成される空乏化領域の空乏化幅を従来に比べて小さくした半導体材料を実現することができ、コンタクト層の低抵抗化を図ることができる。したがって、本発明によれば、エミッタシート抵抗の小さなＨＢＴ等の製作が可能であり、より高性能の半導体素子を製作することができる。
【図面の簡単な説明】
【図１】コンタクト層におけるＩｎ組成傾斜層と空乏化幅の関係を示すグラフ。
【図２】空乏化幅の検討のために用いられたエピタキシャル基板の層構造図。
【図３】本発明による半導体材料の実施の形態の一例を示す構成的な層構造図。
【図４】コンタクト層におけるＩｎ組成と空乏化幅の関係を示したグラフ。
【図５】本発明の他の実施例の要部の構成的層構造図。
【図６】本発明の他の実施例の要部の構成的層構造図。
【図７】本発明の他の実施例の要部の構成的層構造図。
【符号の説明】
１  ＧａＡｓ基板
２  コレクタ層
３  ベース層
４  エミッタ層
５、５０、６０  コンタクト層
６  ＩｎＧａＰ層
１０  半導体ウエハ
４３  ｎ＋  −ＧａＡｓ層
５１、６１    下部層
５２、６２    上部層
【図１】
2004221501.tif 000003
【図２】
2004221501.tif 000004
【図３】
2004221501.tif 000005
【図４】
2004221501.tif 000006
【図５】
2004221501.tif 000007
【図６】
2004221501.tif 000008
【図７】
2004221501.tif 000009