(57)【要約】【課題】回路を大規模化させることなく、通過帯域と減衰帯域の境界における急峻度を改善できるハイパスフィルタ回路および高周波通信装置を提供する。【解決手段】入出力間に直列に接続された複数のキャパシタンス素子Ｃ１ａ，Ｃ２ａ，Ｃ３ａと、複数のキャパシタンス素子Ｃ１ａ，Ｃ２ａ，Ｃ３ａのうちの端とグランドとの間に接続されたインダクタンス素子Ｌ１ａ，Ｌ２ａとを有するハイパスフィルタ部１ａと、ハイパスフィルタ部１ａの入力側と入力ポートＩＮとの間に接続されたインダクタンス素子Ｌ３ａと、ハイパスフィルタ部１ａの出力側と出力ポートＯＵＴとの間に接続されたインダクタンス素子Ｌ４ａと備える。入力ポートＩＮと出力ポートＯＵＴとの間がインダクタンス素子Ｌ３ａ，Ｌ４ａの相互誘導磁界結合によって結合され、その相互誘導磁界結合の方向を逆方向にしている。【選択図】  図１
2004221648.tif 000002
【特許請求の範囲】
【請求項１】
入出力間に直列に接続された複数のキャパシタンス成分と、前記複数のキャパシタンス成分のうちの少なくとも１つの端とグランドとの間に接続された第１インダクタンス成分とを有するハイパスフィルタ部と、
前記ハイパスフィルタ部の入力側と入力ポートとの間に接続された第２インダクタンス成分と、
前記ハイパスフィルタ部の出力側と出力ポートとの間に接続された第３インダクタンス成分と備え、
前記入力ポートと前記出力ポートとの間が前記第２，第３インダクタンス成分の相互誘導磁界結合によって結合され、前記相互誘導磁界結合の方向が逆方向であることを特徴とするハイパスフィルタ回路。
【請求項２】
請求項１に記載のフィルタ回路において、
前記相互誘導磁界結合は、所定の間隔をあけて略平行に配置された２本の高周波伝送線路の間の電磁界結合であることを特徴とするハイパスフィルタ回路。
【請求項３】
請求項１または２に記載のフィルタ回路において、
前記入力ポートと前記出力ポートとの間が、キャパシタンス成分によって飛越し結合されていることを特徴とするハイパスフィルタ回路。
【請求項４】
請求項１乃至３のいずれか１つに記載のフィルタ回路を、イメージ除去フィルタとして用いたことを特徴とする高周波通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ハイパスフィルタ回路および高周波通信装置に関する。
【０００２】
【従来の技術】
従来の第１のハイパスフィルタ回路としては、図７に示すものがある（例えば、非特許文献１参照）。図７において、この第１のハイパスフィルタ回路は、入力ポートＩＮと出力ポートＯＵＴとの間に直列に接続された３個のキャパシタンス素子Ｃ１ｃ，Ｃ２ｃ，Ｃ３ｃと、各キャパシタンス素子Ｃ１ｃ，Ｃ２ｃ，Ｃ３ｃの端のノードとグランドとの間に接続された４個のインダクタンス素子Ｌ１ｃ，Ｌ２ｃ，Ｌ３ｃ，Ｌ４ｃとを備えている。このハイパスフィルタ回路は、非特許文献１に開示されている回路においてｎ＝３．５とした場合の回路、いわゆる「３．５段π型」の回路である。ここで、ｎ＝３．５としたのは、後に示す本発明の実施形態と回路素子の数を同じにすることで性能の優劣を容易に比較できるようにした配慮であり、本質的な問題ではない。
【０００３】
図７に示す従来の第１のハイパスフィルタ回路は基本形であるが、前記非特許文献１の中でも示されているように、このようなハイパスフィルタ回路においては、インダクタンス素子とキャパシタンス素子を交互に追加・削減することによって、段数を自由に増減させられることが知られている。説明を簡略化するため、本明細書中ではインダクタンス素子が４個でキャパシタンス素子が３個である回路についてのみ回路図やシミュレーション結果を示しているが、しかしながら本発明の趣旨は、このような特定の段数の回路に限定されるものではない。
【０００４】
図７に示す従来の第１のハイパスフィルタ回路は、通過帯域と減衰帯域の境界における急峻度があまり高くないという問題が知られている。この問題に関しては、同一条件下で実際に回路を設計してみなければ分かりにくい問題であるため、本明細書中では後に比較例１として実例を示している。
【０００５】
このような問題に対して、通過帯域近傍に減衰極を形成して急峻度を高めるような工夫が試みられてきた。
【０００６】
従来の第２のハイパスフィルタ回路としては、図９に示すものがある（例えば、特許文献１参照）。このハイパスフィルタ回路は、減衰極を１〜２個が付与されたことによって、比較的急峻なハイパスフィルタ特性が得られている。
【０００７】
【特許文献１】
特開平５−２１８７７８号公報
【非特許文献１】
小西良弘著、「通信用フィルタ回路の設計とその応用」、第１版、総合電子出版社、１９９４年２月、ｐ．１２−１４
【０００８】
【発明が解決しようとする課題】
上記従来の第１のハイパスフィルタ回路（図７）においては、後に比較例として実例を示す通り、通過帯域と減衰帯域の境界における急峻度が高くないという問題があった。また、減衰極を付与された従来の第２のハイパスフィルタ回路（図９）においても、やはり後に比較例として実例を示す通り、図７の第１のハイパスフィルタ回路と比べて若干の急峻度改善が見られるものの、まだまだ急峻度が十分ではなかった。
【０００９】
高周波通信装置においては、フィルタの急峻度が低い場合には、妨害波が除去できずに残留することになり、通信品質の劣化を引き起こす。しかしながら、従来の第１，第２のハイパスフィルタ回路（図７、図９）においては、急峻度を高めるためには回路の規模、即ちインダクタンス素子やキャパシタンス素子の段数を増やす以外に方法がなく、その結果、高周波通信装置全体の大型化・重量化・高コスト化を招く一因となってしまう。
【００１０】
本発明のハイパスフィルタ回路は、このような従来技術の問題の解決を目的とするものであり、回路を大規模化させることなく、通過帯域と減衰帯域の境界における急峻度を改善することを目的とする。
【００１１】
また、本発明の高周波通信装置は、妨害波を効果的に除去して通信品質を高めることができ、超広帯域で小型・軽量の高周波通信装置を実現することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明のハイパスフィルタ回路は、入出力間に直列に接続された複数のキャパシタンス成分と、前記複数のキャパシタンス成分のうちの少なくとも１つの端とグランドとの間に接続された第１インダクタンス成分とを有するハイパスフィルタ部と、前記ハイパスフィルタ部の入力側と入力ポートとの間に接続された第２インダクタンス成分と、前記ハイパスフィルタ部の出力側と出力ポートとの間に接続された第３インダクタンス成分と備え、前記入力ポートと前記出力ポートとの間が前記第２，第３インダクタンス成分の相互誘導磁界結合によって結合され、前記相互誘導磁界結合の方向が逆方向であることを特徴とする。ここで、インダクタンス成分とは、コイルだけでなくインダクタンスを有する素子であればよく、また、キャパシタンス成分とは、コンデンサだけでなくキャパシタンスを有する素子であればよい。
【００１３】
上記構成のローパスフィルタ回路によれば、相互誘導磁界結合による飛越し結合の効果によって、通過帯域の近傍に第１の減衰極が発生する。この減衰極の効果によって、通過帯域近傍における急峻度が改善する。
【００１４】
また、一実施形態のハイパスフィルタ回路は、前記相互誘導磁界結合が、所定の間隔をあけて略平行に配置された２本の高周波伝送線路の間の電磁界結合であることを特徴とする。
【００１５】
上記実施形態のハイパスフィルタ回路によれば、１０ＧＨｚ以上のマイクロ波帯に対応できるハイパスフィルタ回路を容易に実現することができる。
【００１６】
更に、一実施形態のハイパスフィルタ回路は、前記入力ポートと前記出力ポートとの間が、キャパシタンス成分によって飛越し結合されていることを特徴とする。
【００１７】
上記実施形態のハイパスフィルタ回路によれば、通過帯域の近傍に発生する減衰極の数が増えて、急峻度が更に改善する。
【００１８】
また、本発明の高周波通信装置は、本発明のハイパスフィルタ回路を、イメージ除去フィルタとして用いたことを特徴とする。
【００１９】
上記構成の高周波通信装置によれば、小規模でかつ簡素な回路だけで、イメージ信号を急峻なフィルタ特性により効果的に除去することができ、装置全体の小型化，軽量化と通信品質の改善を図ることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いてさらに具体的に詳細に説明する。
【００２１】
なお、本明細書においては、ディジタル無線通信等の比較的高い周波数帯のシステムを想定しているために、フィルタ回路の特性は５０Ω系のＳパラメータのグラフで表しており、Ｓ１１パラメータは反射係数であり、Ｓ２１パラメータは透過係数である。
【００２２】
また、フィルタ特性のグラフは、実測結果のグラフではなく、シミュレーション結果のグラフに統一した。更に、全てのシミュレーション結果は、同一の市販回路シミュレータ（ＥＡＧＬＥＷＡＲＥ社ＧＥＮＥＳＹＳ７．０）を用いて、同一の最適設計条件（表１）の下で最適設計を行った結果で統一した。
【００２３】
【表１】
2004221648.tif 000003
【００２４】
（第１実施形態）
図１は、本発明の第１実施形態のハイパスフィルタ回路の回路図である。図１において、この第１実施形態のハイパスフィルタ回路は、ハイパスフィルタ部１ａと、そのハイパスフィルタ部１ａの入力側と入力ポートＩＮとの間に接続された第２インダクタンス成分の一例としてのインダクタンス素子Ｌ３ａと、ハイパスフィルタ部１ａの出力側と出力ポートＯＵＴとの間に接続された第３インダクタンス成分の一例としてのインダクタンス素子Ｌ４ａとを備えている。
【００２５】
前記入力ポートＩＮと出力ポートＯＵＴの間は、磁界結合された２個のインダクタンス素子（Ｌ３ａとＬ４ａ）によって形成された結合係数Ｋ１ａの相互誘導インダクタンスによって飛越し結合された構造になっている。ここで、インダクタンス素子Ｌ３ａの一端（黒点側）を入力ポートＩＮに接続し、インダクタンス素子Ｌ１ａの他端をハイパスフィルタ部１ａの入力側に接続する一方、インダクタンス素子Ｌ４ａの一端（黒点側）を出力ポートＯＵＴに接続し、インダクタンス素子Ｌ３ａの他端をハイパスフィルタ部１ａの出力側に接続している。
【００２６】
なお、図１において、２個のインダクタンス素子Ｌ３ａ，Ｌ４ａは黒点が同じ側にあり、インダクタンス素子Ｌ３ａ，Ｌ４ａに流れる電流の向きが同じ向きの場合、相互インダクタンスは正となり、結合係数は正となる一方、インダクタンス素子Ｌ３ａ，Ｌ４ａに流れる電流の向きが逆向きの場合、相互インダクタンスは負となり、結合係数は負となる。
【００２７】
前記ハイパスフィルタ部１ａは、図１の実施形態においては、直列に接続された３個のキャパシタンス素子Ｃ１ａ，Ｃ２ａ，Ｃ３ａと、その各キャパシタンス素子Ｃ１ａ，Ｃ２ａ，Ｃ３ａの接続ノードとグランドとの間に接続された第１インダクタンス成分の一例としての２個のインダクタンス素子Ｌ１ａ，Ｌ２ａとを備えている。前記ハイパスフィルタ部１ａは、いわゆる「２．５段Ｔ型」の回路になっている。
【００２８】
ハイパスフィルタ部１ａとしてこのような段数の回路を選んだ理由は、従来のハイパスフィルタ回路（図７、図９）と回路素子の数を同じにすることで、後に示す比較例において性能の優劣の比較を容易にするための配慮に過ぎない。本発明の趣旨は、前記ハイパスフィルタ部を、このような特定の段数・構造に限定するものではない。
【００２９】
図２は、図１のハイパスフィルタ回路を前記表１の条件下で最適設計した際のシミュレーション結果である。通過帯域の近傍（０．８ＧＨｚ付近）に減衰極が１個発生し、この効果によって、通過帯域と減衰帯域の境界（図中Ａ付近）において、急峻なフィルタ特性が実現できていることが分かる。この結果を得た際の回路定数は、Ｃ１ａ＝Ｃ３ａ＝２．０８５ｐＦ、Ｃ２ａ＝４．０８１ｐＦ、Ｌ１ａ＝Ｌ２ａ＝２．８８８ｎＨ、Ｌ３ａ＝Ｌ４ａ＝５．０２８ｎＨ、Ｋ１ａ＝０．６０８であった。
【００３０】
（第２実施形態）
前記第１実施形態のハイパスフィルタ回路の構造（図１）の特性（図２）は、確かに急峻なハイパスフィルタ特性が得られているものの、まだ目標の最適設計条件（表１）を完全に満たすには至っていない。そこで、更なる急峻度改善のために、本発明の第２実施形態のハイパスフィルタ回路構造を考案した。
【００３１】
図３は本発明の第２実施形態のハイパスフィルタ回路の回路図を示しており、この第２実施形態のハイパスフィルタ回路の構造は、上記第２実施形態の図１のハイパスフィルタ回路の構造に対して、キャパシタンス素子Ｃ４ｂを追加したものである。図３において、この第２実施形態のハイパスフィルタ回路は、ハイパスフィルタ部１ｂと、そのハイパスフィルタ部１ｂの入力側と入力ポートＩＮとの間に接続された第２インダクタンス成分の一例としてのインダクタンス素子Ｌ３ｂと、ハイパスフィルタ部１ｂの出力側と出力ポートＯＵＴとの間に接続された第３インダクタンス成分の一例としてのインダクタンス素子Ｌ４ｂとを備えている。
【００３２】
前記入力ポートＩＮと出力ポートＯＵＴの間は、磁界結合された２個のインダクタンス素子（Ｌ３ｂとＬ４ｂ）によって形成された結合係数Ｋ１ｂの相互誘導インダクタンスによって飛越し結合された構造になっている。
【００３３】
前記ハイパスフィルタ部１ｂは、図３の実施形態においては、直列に接続された３個のキャパシタンス素子Ｃ１ｂ，Ｃ２ｂ，Ｃ３ｂと、その各キャパシタンス素子Ｃ１ａ，Ｃ２ａ，Ｃ３ａの接続ノードとグランドとの間に接続された第１インダクタンス成分の一例としての２個のインダクタンス素子Ｌ１ｂ，Ｌ２ｂとを備えている。前記ハイパスフィルタ部１ｂは、いわゆる「２．５段Ｔ型」の回路になっている。
【００３４】
図４は、図３のハイパスフィルタ回路を前記表１の条件下で最適設計した際のシミュレーション結果である。通過帯域の近傍（０．６ＧＨｚおよび０．９ＧＨｚ付近）に減衰極が２個発生し、この効果によって、通過帯域と減衰帯域の境界（図中Ｂ付近）において、図２よりも更に急峻なフィルタ特性が実現できていることが分かる。この結果、表１の目標設計仕様をほぼ満足している。この結果を得た際の回路定数は、Ｃ１ｂ＝Ｃ３ｂ＝２．３２４ｐＦ、Ｃ２ｂ＝３．０８８ｐＦ、Ｃ４ｂ＝０．６ｐＦ、Ｌ１ｂ＝Ｌ２ｂ＝３．６６７ｎＨ、Ｌ３ｂ＝Ｌ４ｂ＝４．４２ｎＨ、Ｋ１ｂ＝０．９０５であった。
【００３５】
（第３実施形態）
前記図１や図３に示す第１，第２実施形態おいては、理想的な集中定数等価回路のレベルで、本発明の基本原理を説明した。実際に図１や図３に示すハイパスフィルタ回路を実現する際には、特にマイクロ波帯やミリ波帯のような高周波帯においては、分布定数回路を取り入れつつ実現する方が容易である。
【００３６】
図５は本発明の第３実施形態のハイパスフィルタ回路の模式図であり、図３のハイパスフィルタ回路を、部分的に分布定数回路を取り入れて実現した例を示している。１〜３ＧＨｚ程度の準マイクロ波帯では、このような実現方法が便利である。図５に示すハイパスフィルタ回路は、ガラスエポキシ等の誘電体基板の上に、マイクロストリップ線路で回路を構成している。図５において、ＩＮは入力ポート、ＯＵＴは出力ポート、１１はガラスエポキシ等の樹脂基板であり、図では省略したが樹脂基板１１の裏面はほぼ全面がグランドパターンになっている。また、１２と１３と１４は金属配線パターンであり、このうち金属配線パターン１２はマイクロストリップ線路を形成し、金属配線パターン１４はＶＩＡホール１５によってグランドに接地されている。また、１６と１７と１８と１９は、それぞれ図３のキャパシタンス素子Ｃ１ｂとＣ２ｂとＣ３ｂとＣ４ｂに対応したチップキャパシタンスである。２０と２１は、それぞれ図３のインダクタンス素子Ｌ１ｂ，Ｌ２ｂに対応した第１インダクタンス成分の一例としてのチップインダクタンスである。図５において２２（点線で囲まれた部分）は、第２，第３インダクタンス成分の一例としての２本の高周波線路からなる対である。この図５の２２ように、所定の間隔をあけて略平行に配置された２本の高周波伝送線路は、ＧＨｚ帯のような高い周波数帯では、極めて短い寸法のコイル対からなるトランス回路として働くことが知られている。そのため、この２２の部分が図３の相互誘導インダクタンス（Ｌ３ｂ、Ｌ４ｂ、Ｋ１ｂ）成分として働く。
【００３７】
（第４実施形態）
図６は本発明の第３実施形態のハイパスフィルタ回路の模式図であり、図３のハイパスフィルタ回路を完全に分布定数回路のみで実現した例を示している。１０ＧＨｚ以上のマイクロ波帯では、このような実現方法が便利である。図６において、ＩＮは入力ポート、ＯＵＴは出力ポート、３１はガラスエポキシ等の樹脂基板であり、図では省略したが樹脂基板３１の裏面はほぼ全面がグランドパターンになっている。また、３２と３４は金属配線パターンであり、このうち金属配線パターン３２はマイクロストリップ線路を形成し、金属配線パターン３４はＶＩＡホール３５によってグランドに接地されている。３６と３７と３８と３９は、それぞれ図３のキャパシタンス素子Ｃ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂに対応したギャップ容量である。図５において４２（点線で囲まれた部分）は、第２，第３インダクタンス成分の一例としての２本の高周波線路からなる対であり、第３実施形態と同じ理由から、この４２の部分が図３の相互誘導インダクタンス（Ｌ３ｂ、Ｌ４ｂ、Ｋ１ｂ）成分として働く。４３と４４は、それぞれ図３のインダクタンス素子Ｌ１ｂ，Ｌ２ｂに対応した第１インダクタンス成分の一例としての高周波線路である。波長λに対して短い寸法の高周波線路、特に特性インピーダンスが高目の高周波線路は、インダクタンス成分として働くことが広く知られているためである。
【００３８】
（第５実施形態）
ヘテロダイン方式の無線通信機においては、信号の周波数変換を頻繁に行うために、フィルタ回路が多数必要になる。厳しいフィルタ特性が要求されるシステムでは、フィルタ回路が大型化・重量化し、無線通信機全体を大きく重くしてしまう場合がある。例えば、現状のミリ波無線通信機の多くでは、装置全体の体積と重量について導波管型フィルタが無視できないほどの割合を占めている場合が珍しくない。従って、本発明のように、小規模な回路ながら効率良く減衰極を形成して性能改善できるハイパスフィルタ回路は、装置全体の小型化・軽量化の観点からも必要とされているものである。
【００３９】
無線通信機内部のフィルタ回路としては、不要波除去の観点からは、バンドパスフィルタ回路を採用することが望ましい。しかし、超広帯域信号を扱うような無線通装置では、バンドパスフィルタ回路では必要な帯域幅の実現が困難になり、代わりにローパスフィルタ回路やハイパスフィルタ回路が用いられる場合がある。このような場合、本発明の小型・急峻なフィルタ特性のハイパスフィルタ回路は効果的である。
【００４０】
図１１は本発明の第５実施形態の高周波通信装置のヘテロダイン方式の送信部のブロック図であり、図１２は図１１に示す高周波通信装置における信号の周波数配置を表す模式図である。図１１，図１２に示すように、変調器５１が生成した低周波信号６２は、ローカル発振器５２が生成した高周波の正弦波信号６１とミキサ５３において掛け合わされることで、上側波帯信号６３と下側波帯信号６４という２つの高周波信号に周波数変換される。この２つのうち、通常は一方のみが所望波としてアンプ５５とアンテナ５６を経由して送信され、もう一方はイメージ信号（妨害波）としてフィルタ５４（フィルタ特性６５）で除去される。
【００４１】
この第５実施形態の高周波通信装置では、フィルタ５４に本発明のハイパスフィルタ回路を用いることによって、例えば上側波帯信号６３を所望波とし下側波帯信号６４を妨害波とする場合で、かつ、信号（６３、６４）の帯域幅が極めて大きくてバンドパスフィルタで対応できない場合であっても、小規模・簡素な回路だけで、イメージ信号（妨害波）を急峻に除去することができる。その結果、高周波通信装置全体の小型化，軽量化と通信品質の改善を図ることができる。
【００４２】
（比較例１）
本発明の焦点であるフィルタ回路の急峻度は、同程度の規模の回路を同一条件下で実際に設計して比較しなければ、正確に優劣を判断することが極めて難しい。またその際には、人為的なミス（半田付け不良コネクタ締め忘れ等）を排除するためには実験結果よりもシミュレーション結果の方が望ましく、更には、恣意的な誘導を排除するためにはコンピュータによる自動最適設計が望ましい。
【００４３】
このような事情から、従来の第１のハイパスフィルタ回路（図７）を、本発明と同じ表１の条件下で最適設計させたシミュレーション結果を示しておく。図８がその結果であるが、通過帯域と減衰帯域の境界における急峻度（図８中Ｃ）が、本発明の場合（図２中Ａや図４中Ｂ）と比べて、明らかに低いという結果になった。即ち、本発明のハイパスフィルタ回路の急峻性がすぐれているのを確認できた。なお、この結果を得た時の回路定数は、Ｃ１ｃ＝Ｃ３ｃ＝２．６１１ｐＦ、Ｃ２ｃ＝２．６２７ｐＦ、Ｌ１ｃ＝Ｌ４ｃ＝６．１０７ｎＨ、Ｌ２ｃ＝Ｌ３ｃ＝３．０６２ｎＨであった。
【００４４】
（比較例２）
同様に、従来の第２のハイパスフィルタ回路（図９）を、本発明と同じ表１の条件下で最適設計させたシミュレーション結果を示しておく。図１０がその結果であるが、通過帯域と減衰帯域の境界における急峻度（図１０中Ｄ）が、本発明の場合（図２中Ａや図４中Ｂ）と比べて、明らかに低いという結果になった。即ち、本発明のハイパスフィルタ回路の急峻性がすぐれているのを確認できた。なお、この結果を得た時の回路定数は、Ｃ１ｄ＝Ｃ３ｄ＝４．００９ｐＦ、Ｃ２ｄ＝８．３２２ｐＦ、Ｌ１ｄ＝Ｌ２ｄ＝８．２７１ｎＨ、Ｌ３ｄ＝Ｌ４ｄ＝４．９９６ｎＨ、Ｋ１ｄ＝０．３２８であった。
【００４５】
上記第５実施形態の高周波通信装置では、ヘテロダイン方式の無線通信機について説明したが、高周波通信装置はこれに限らず、通信機能を有する携帯機器にこの発明を適用してもよい。
【００４６】
【発明の効果】
以上より明らかなように、この発明のハイパスフィルタ回路によれば、単純でかつ小規模な回路構成によって、通過帯域近傍に減衰極を有する急峻なフィルタ特性のハイパスフィルタ回路が実現できる。
【００４７】
このような小型・急峻なフィルタ特性のハイパスフィルタ回路は、例えば、超広帯域信号をミキサでアップコンバートするような通信回路装置において、上側波帯のみを取り出すイメージ除去フィルタとして有用である。
【図面の簡単な説明】
【図１】図１は本発明の第１実施形態のハイパスフィルタ回路の回路図である。
【図２】図２は図１のハイパスフィルタ回路のシミュレーション結果の一例である。
【図３】図３は本発明の第２実施形態のハイパスフィルタ回路の回路図である。
【図４】図４は図４のハイパスフィルタ回路のシミュレーション結果の一例である。
【図５】図５は本発明の第３実施形態のハイパスフィルタ回路の回路図である。
【図６】図６は本発明の第４実施形態のハイパスフィルタ回路の回路図である。
【図７】図７は従来の第１のハイパスフィルタ回路の一例である。
【図８】図８は図７の第１のハイパスフィルタ回路のシミュレーション結果の一例である。
【図９】図９は従来の第２のハイパスフィルタ回路の一例である。
【図１０】図１０は図９の第２のハイパスフィルタ回路のシミュレーション結果の一例である。
【図１１】図１１は本発明の第５実施形態の高周波通信装置の送信部のブロック図である。
【図１２】図１２は上記高周波通信装置における信号の周波数配置の模式図である。
【符号の説明】
１ａ，１ｂ…ハイパスフィルタ部
１１，３１…誘電体基板
１２，３２…マイクロストリップ線路
１３，３３…金属配線パターン
１４，３４…基板表面のグランドパターン
１５，５５…ＶＩＡホール
１６，１７，１８，１９…チップキャパシタンス
２０，２１…チップインダクタンス
２２，４２…高周波線路からなる対
４３，４４…高周波線路
６１…正弦波信号
６２…低周波信号
６３…上側波帯信号
６４…下側波帯信号
６５…フィルタ特性
Ｃ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂ，Ｃ１ｃ，Ｃ２ｃ，Ｃ３ｃ，Ｃ１ｄ，Ｃ２ｄ，Ｃ３ｄ…キャパシタンス素子
Ｌ１ａ，Ｌ２ａ，Ｌ３ａ，Ｌ４ａ，Ｌ１ｂ，Ｌ２ｂ，Ｌ３ｂ，Ｌ４ｂ，Ｌ１ｃ，Ｌ２ｃ，Ｌ３ｃ，Ｌ４ｃ，Ｌ１ｄ，Ｌ２ｄ，Ｌ３ｄ，Ｌ４ｄ…インダクタンス素子
Ｋ１ａ，Ｋ１ｂ，Ｋ１ｄ…相互インダクタンスの結合係数
【図１】
2004221648.tif 000004
【図２】
2004221648.tif 000005
【図３】
2004221648.tif 000006
【図４】
2004221648.tif 000007
【図５】
2004221648.tif 000008
【図６】
2004221648.tif 000009
【図７】
2004221648.tif 000010
【図８】
2004221648.tif 000011
【図９】
2004221648.tif 000012
【図１０】
2004221648.tif 000013
【図１１】
2004221648.tif 000014
【図１２】
2004221648.tif 000015