(57)【要約】【課題】画素駆動用のスイッチング素子のショート／オープン不良に伴う画素欠陥の発生率を低減させる液晶表示装置とする。【解決手段】絶縁性基板上にマトリクス状に配設された画素電極９ａのいずれかを選択するための選択信号を供給する複数本の選択信号線６と選択された画素電極９ａを駆動するためのデータを供給する複数本のデータ信号線５とが互いに直交してマトリクス状に配列され、画素電極９ａ毎に、選択信号線６に接続された複数個のスイッチング素子例えば４個のＴＦＴを配設し、その内、任意の複数個のスイッチング素子例えば２個ずつのＴＦＴ１／２　１／２とＴＦＴ３／４　３／４とを順次直列接続して画素電極９ａとデータ信号線５とに接続する直列スイッチング素子群を複数組例えば２組備え、前記直列スイッチング素子群それぞれを画素電極９ａとデータ信号線５とに並列接続する。また、前記スイッチング素子例えばＴＦＴの材料をＣＧシリコンとする。【選択図】　　　　図１
2004053727.tif 000002
【特許請求の範囲】
【請求項１】
２枚の絶縁性基板間に充填された液晶素子を駆動するために、一方の前記絶縁性基板上にマトリクス状に配設された画素電極のいずれかを選択するための選択信号を供給する複数本の選択信号線と選択された該画素電極それぞれを駆動するためのデータを供給する複数本のデータ信号線とが互いに直交してマトリクス状に配列されているアクティブマトリクス型液晶表示装置において、マトリクス状に配設された前記画素電極毎に、該画素電極の近傍に、該画素電極を選択することができる前記選択信号線に接続された複数個のスイッチング素子を配設させ、かつ、該複数個のスイッチング素子の内、任意の複数個のスイッチング素子が前記画素電極と前記データ信号線との間において順次直列に接続されて前記画素電極と前記データ信号線とに直列接続された状態とされている直列スイッチング素子群を複数組備えることにより、該複数組の前記直列スイッチング素子群それぞれが、前記画素電極と前記データ信号線との間において並列接続されて構成されていることを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置において、前記データ信号線と前記選択信号線とが互いに直交する交差部位が、該データ信号線と該選択信号線との双方又はいずれか一方において複数本の信号線に分離されていることを特徴とする液晶表示装置。
【請求項３】
請求項１又は２に記載の液晶表示装置において、前記画素電極毎に複数個配設されている前記スイッチング素子の個数が４個であり、２個の前記スイッチング素子が直列接続された前記直列スイッチング素子群を２組備え、該２組の前記直列スイッチング素子群それぞれが、前記画素電極と前記データ信号線との間において並列接続されて構成されていることを特徴とする液晶表示装置。
【請求項４】
請求項１乃至３のいずれかに記載の液晶表示装置において、前記スイッチング素子が、薄膜トランジスタからなっていることを特徴とする液晶表示装置。
【請求項５】
請求項１乃至４のいずれかに記載の液晶表示装置において、前記スイッチング素子が、ＣＧシリコン（Ｃｏｎｔｉｎｕｏｕｓ　Ｇｒａｉｎ　Ｓｉｌｉｃｏｎ）の材料から構成されていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、特に、画素欠陥の低減を実現する液晶表示装置に関する。
【０００２】
【従来の技術】
従来、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）の不良による画素欠陥の低減方法として、特開昭６４−６２６１７号公報「アクティブマトリックス型表示素子」に記載されているように、１つの画素電極に接続するスイッチング素子であるＴＦＴを２個並列に配置する方法が用いられている。
【０００３】
かくのごときＴＦＴの並列配置の構成においては、画素電極に接続するために並列に配置されたいずれか一方のＴＦＴにオープン（開放）不良が発生した場合であっても、他方のＴＦＴが正常でありさえすれば、画素欠陥にはならない。而して、スイッチング素子であるいずれか一つのＴＦＴのオープン不良に伴う画素欠陥を大幅に低減させることが出来る。
一方、画素電極に接続するために並列に配置された２個のＴＦＴのいずれか一方のＴＦＴにショート（短絡）不良が発生した場合には、たとえ、他方のＴＦＴが正常であっても、画素欠陥となるため、レーザ光線を用いて、ショート不良が発生したＴＦＴの配線を断線させ、画素電極から切り離すことにより、欠陥画素を再生させていた。
【０００４】
図２は、従来の液晶表示装置における１画素のＴＦＴ−ＬＣＤ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ　−　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ）の等価回路を示す回路図である。
図２に示すごとく、マトリクス状に配置された画素即ち液晶素子１９の画素電極１９ａを駆動するために、１画素毎に、スイッチング素子としてＴＦＴ１　１１とＴＦＴ２　１２の２個のＴＦＴとが並列に接続されている。
【０００５】
ここに、並列に接続されているＴＦＴ１　１１とＴＦＴ２　１２との各ドレイン端子は、共に、液晶素子１９の画素電極１９ａに接続されており、ＴＦＴ１　１１とＴＦＴ２　１２の各ソース端子には、液晶素子１９を駆動するために必要な電圧を供給するためのデータ信号線１５（ソース電極線）が接続され、一方、ＴＦＴ１　１１とＴＦＴ２　１２の各ゲート端子には、各ＴＦＴをスイッチング制御するための選択信号を供給する選択信号線１６（ゲート電極線）が接続される。
なお、液晶素子１９のもう一方の電極である対向電極１９ｂは、液晶素子１９（液晶相）を挟んで対向した位置に設けられており、対向電極線１８に接続されている。
【０００６】
従って、前述のごとく、画素電極１９ａに対して接続されている並列状態のＴＦＴ１　１１又はＴＦＴ２　１２のいずれか一方にオープン不良があったとしても、他方のＴＦＴが正常でありさえすれば、当該画素が不良となる画素欠陥にはならない。
ここで、例えば、２個並列に接続されている１個のＴＦＴ素子に関するオープン不良とショート不良とのＴＦＴ不良が、それぞれ１０万個のＴＦＴに１個の割合（即ち、ＴＦＴ不良発生率１０−５）で発生するものと仮定する。
【０００７】
かかるＴＦＴ不良発生率の仮定を行なっている場合、図２に示す従来例のごとく、１画素電極毎に２個のＴＦＴを並列に配置しているような回路構成においては、ＴＦＴのオープン不良に伴う画素欠陥の発生率は、１０万×１０万＝１００億画素に１画素（即ち、画素欠陥発生率１０−１０）に激減するが、一方、ＴＦＴのショート不良に伴う画素欠陥の発生率は、１画素電極毎にＴＦＴが２個並列に配置されているので、いずれか一方のＴＦＴにショート不良が発生した場合には、たとえ、他方のＴＦＴが正常であったとしても、当該画素の画素欠陥となってしまうことから、１０万画素に２個（即ち、画素欠陥発生率２×１０−５）となり、１個の画素当たり２個のＴＦＴを配置している効果を得ることができない。
【０００８】
従って、例えば、１００万画素からなる液晶表示パネルを用いた液晶表示装置においては、１画素電極毎に２個並列接続されているＴＦＴのオープン不良に伴う液晶表示パネルの画素欠陥発生率即ち不良パネル発生率は、
（１００万画素）×（１／１００億）＝１／１万＝１０−４＝０．０１％
となり、１万台の液晶表示パネルに１台の割合で画素欠陥に伴う不良パネルが発生していることとなり、不良パネル発生率を大幅に低減することが可能となる。
【０００９】
一方、ＴＦＴのショート不良に伴う液晶表示パネルの画素欠陥発生率即ち不良パネル発生率は、
（１００万画素）×（２／１０万）＝２０画素
となり、１台の液晶表示パネル内に２０個もの画素欠陥が発生していることになり、画素当たり２個のＴＦＴを用いている効果を全く得ることができない。而して、１台の液晶表示パネルを製造する都度、かかるＴＦＴショート不良に伴う画素欠陥を補修するために、前述のごとく、レーザ光線を用いて、ショート不良が生じている不良ＴＦＴの配線を断線させ、画素電極から切り離すことにより、欠陥画素を再生させる補修作業を、各液晶表示パネル毎に、２０個もの画素に対して行なうことが必要となる。
【００１０】
【発明が解決しようとする課題】
しかしながら、レーザ光線を用いて、ショート不良があるＴＦＴの配線を断線させるような補修作業は、液晶表示パネルが完成された後に行なわれる完成品の液晶表示パネルに対する画素欠陥検査工程において、ＴＦＴショート不良に伴う画素欠陥が検知された際に実施されるものである。即ち、完成品である液晶表示パネルに対して、前述のごときＴＦＴ不良発生率と画素数からなる液晶表示パネルの場合、１台の液晶表示パネル当たり平均的に２０箇所も発生している欠陥画素毎に、個別にレーザ光線を用いて手直しする必要があり、補修作業用の工程が増加してしまい、液晶表示パネルの製造コストの増加を確実にもたらすこととなる。
【００１１】
また、レーザ光線を用いた多数の欠陥画素手直し作業を行なうことに伴い、二次的な不良、例えば、レーザ光線で切断した際の切断片（ゴミ）が他の回路部へ付着してしまうことによる二次的なショート不良など、を発生させる問題も内在している。
【００１２】
本発明は、かかる事情に鑑みてなされたものであり、１画素当たり４個以上の複数個のスイッチング素子例えばＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を配置し、画素電極に対して接続する該複数個のスイッチング素子のいくつかを直列接続した直列スイッチング素子群を複数組備えさせて、該複数組の直列スイッチング素子群を互いに並列に接続することにより、スイッチング素子のオープン不良のみならず、ショート不良に対しても、画素欠陥の発生率を大幅に低減させることを可能とするアクティブマトリクス型の液晶表示装置を提供せんとするものである。
【００１３】
【課題を解決するための手段】
第１の技術手段は、２枚の絶縁性基板間に充填された液晶素子を駆動するために、一方の前記絶縁性基板上にマトリクス状に配設された画素電極のいずれかを選択するための選択信号を供給する複数本の選択信号線と選択された該画素電極それぞれを駆動するためのデータを供給する複数本のデータ信号線とが互いに直交してマトリクス状に配列されているアクティブマトリクス型液晶表示装置において、マトリクス状に配設された前記画素電極毎に、該画素電極の近傍に、該画素電極を選択することができる前記選択信号線に接続された複数個のスイッチング素子を配設させ、かつ、該複数個のスイッチング素子の内、任意の複数個のスイッチング素子が前記画素電極と前記データ信号線との間において順次直列に接続されて前記画素電極と前記データ信号線とに直列接続された状態とされている直列スイッチング素子群を複数組備えることにより、該複数組の前記直列スイッチング素子群それぞれが、前記画素電極と前記データ信号線との間において並列接続されて構成されている液晶表示装置とすることを特徴とするものである。
【００１４】
第２の技術手段は、前記第１の技術手段に記載の液晶表示装置において、前記データ信号線と前記選択信号線とが互いに直交する交差部位が、該データ信号線と該選択信号線との双方又はいずれか一方において複数本の信号線に分離されている液晶表示装置とすることを特徴とするものである。
【００１５】
第３の技術手段は、前記第１又は第２の技術手段に記載の液晶表示装置において、前記画素電極毎に複数個配設されている前記スイッチング素子の個数が４個であり、２個の前記スイッチング素子が直列接続された前記直列スイッチング素子群を２組備え、該２組の前記直列スイッチング素子群それぞれが、前記画素電極と前記データ信号線との間において並列接続されて構成されている液晶表示装置とすることを特徴とするものである。
【００１６】
第４の技術手段は、前記第１乃至第３の技術手段のいずれかに記載の液晶表示装置において、前記スイッチング素子が、薄膜トランジスタからなっている液晶表示装置とすることを特徴とするものである。
【００１７】
第５の技術手段は、前記第１乃至第４の技術手段のいずれかに記載の液晶表示装置において、前記スイッチング素子が、ＣＧシリコン（ＣｏｎｔｉｎｕｏｕｓＧｒａｉｎ　Ｓｉｌｉｃｏｎ）の材料から構成されている液晶表示装置とすることを特徴とするものである。
【００１８】
【発明の実施の形態】
以下に、本発明に係る液晶表示装置の実施形態の一実施例について、図１を参照しながら説明する。
図１は、本発明に係る液晶表示装置における１画素のＴＦＴ−ＬＣＤ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ　−　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ）の等価回路を示す回路図である。なお、図１においては、本発明に係る液晶表示装置の画素電極を駆動するためのスイッチング素子として、ＴＦＴを用いる場合を例示しているが、かかるスイッチング素子は、ＴＦＴのみに限るものではなく、液晶素子の画素を駆動することができるスイッチング素子であれば、如何なるスイッチング素子を用いても構わない。
【００１９】
図１に示すＴＦＴ−ＬＣＤは、２枚の絶縁性基板間に充填された液晶素子を駆動するために、一方の前記絶縁性基板上にマトリクス状に配設されている各画素電極のうちの１画素電極に対応する１画素を示しているものである。各画素は、該一方の絶縁性基板上に形成されている画素電極９ａと、ライトバルブ素子である液晶素子９を挟んで該画素電極９ａと対向する他方の絶縁性基板上の位置に形成されている対向電極９ｂとによりマトリクス状に形成されている。
また、各画素電極９ａのいずれかを選択するための選択信号を供給する複数本の選択信号線６と選択信号線６により選択された画素電極９ａそれぞれを駆動するためのデータを供給するデータ信号線５とが、画素電極９ａと同一の絶縁性基板上にマトリクス状に互いに直交して、マトリクス状に配列されており、両者の信号線（即ち、選択信号線６とデータ信号線５と）の交差部位の近傍に画素電極９ａが配置されて、アクティブマトリクス型基板が形成されている。
【００２０】
ここに、データ信号線５と選択信号線６との交差位置の近傍に配設されている１画素電極９ａ毎に、液晶素子９の画素を駆動するためのスイッチング素子として、ＴＦＴ１　１，ＴＦＴ２　２，ＴＦＴ３　３，ＴＦＴ４　４の複数個（本実施例においては４個）のＴＦＴが用いられている。
また、ＴＦＴ１　１，ＴＦＴ２　２，ＴＦＴ３　３，ＴＦＴ４　４のいずれかのＴＦＴを介して、表示用画像データとして液晶素子９即ち画素を駆動するために必要な電圧が、マトリクス状のＹ軸方向に配列されているデータ信号線５（ソース電極線）から供給され、ＴＦＴ１　１，ＴＦＴ２　２，ＴＦＴ３　３，ＴＦＴ４　４からなる１画素毎のスイッチング素子のうち、いずれの画素に対するスイッチング素子（複数個のＴＦＴからなっている）を選択するかを示す選択ゲート信号は、マトリクス状のＸ軸方向に配列されている選択信号線６（ゲート電極線）から供給される。
【００２１】
また、ＴＦＴ１　１とＴＦＴ３　３とは直列に接続され、また、ＴＦＴ２　２とＴＦＴ４　４とは直列に接続されて、それぞれ直列スイチング素子群を構成している。同時に、直列接続されているＴＦＴ１　１とＴＦＴ３　３と、ＴＦＴ２２とＴＦＴ４　４との２組の前記直列スイッチング素子群は並列に接続されて、データ信号線５と画素電極９ａとに接続されており、画素のスイッチング素子としてのＴＦＴのいずれかにおいて、オープン不良のみならずショート不良など如何なる不良が発生している場合であっても、画素欠陥に至らないような冗長構成が形成されている。
【００２２】
即ち、図１に示すように、スイッチング素子のＴＦＴ１　１，ＴＦＴ２　２，ＴＦＴ３　３，ＴＦＴ４　４のいずれのＴＦＴも、各ＴＦＴのゲート端子はすべて、画素電極９ａの選択を行なう選択信号を供給する選択信号線６（ゲート電極線）に並列に接続されている。
また、ＴＦＴ１　１のソース端子は、画素を駆動するデータ信号を供給するデータ信号線５（ソース電極線）に接続され、ＴＦＴ１　１のドレイン端子は、該ＴＦＴ１　１と直列接続されているＴＦＴ３　３のソース端子に接続されており、更に、ＴＦＴ３　３のドレイン端子が、画素の駆動用電極を構成する画素電極９ａに接続されており、データ信号線５（ソース電極線）と画素電極９ａとにそれぞれ直列接続される直列スイッチング素子群を構成し、画素を構成する液晶素子９を駆動する。
【００２３】
また、ＴＦＴ１　１及びＴＦＴ３　３と並列接続されるＴＦＴ２　２のソース端子は、ＴＦＴ１　１と同様に、画素を駆動するデータ信号を供給するデータ信号線５（ソース電極線）に接続され、ＴＦＴ２　２のドレイン端子は、該ＴＦＴ２　２と直列接続されているＴＦＴ４　４のソース端子に接続されており、更に、ＴＦＴ４　４のドレイン端子が、画素の駆動用電極を構成する画素電極９ａに接続されており、データ信号線５（ソース電極線）と画素電極９ａとにそれぞれ直列接続されるもう一つの直列スイッチング素子群を構成し、画素を構成する液晶素子９を駆動する。即ち、前記直列スイッチング素子群として２組備えて、かかる２組の該直列スイッチング素子群がデータ信号線５（ソース電極線）と画素電極９ａとの間で並列接続されている状態にある。
【００２４】
なお、画素即ち液晶素子９を駆動するためのもう一方の電極端子である対向電極９ｂは液晶素子９を挟んで画素電極９ａと対向した位置に設けられている絶縁性基板上に形成されて、対向電極線８に接続されている。
【００２５】
図１に示すように、各画素を駆動するスイッチング素子として４個ずつ配設されたＴＦＴの接続形態においては、例えば、ＴＦＴ１　１がショート不良であったとしても、該ＴＦＴ１　１と直列接続されているＴＦＴ３　３が正常でありさえすれば、画素欠陥には至らない。
逆に、ＴＦＴ３　３がショート不良であったとしても、該ＴＦＴ３　３と直列接続されているＴＦＴ１　１が正常でありさえすれば、画素欠陥に至らない。
同様に、ＴＦＴ２　２あるいはＴＦＴ４　４のいずれかがショート不良であったとしても、もう一方のＴＦＴが正常でありさえすれば、画素欠陥に至ることにはならない。
【００２６】
また、従来技術として前述した図２の場合と同様に、直列接続されているＴＦＴ１　１あるいはＴＦＴ３　３のいずれかのＴＦＴがオープン不良であったとしても、かかるオープン不良になっているＴＦＴ１　１あるいはＴＦＴ３　３と並列接続されているＴＦＴ２　２及びＴＦＴ４　４が共に正常でありさえすれば、画素欠陥に至らないし、逆の場合即ち直列接続されているＴＦＴ２　２あるいはＴＦＴ４　４がオープン不良であった場合も、全く同様に、オープン不良になっているＴＦＴ２　２あるいはＴＦＴ４　４と並列接続されているＴＦＴ１　１及びＴＦＴ３　３が共に正常でありさえすれば、画素欠陥に至ることにはならない。
【００２７】
さて、従来技術において前述した場合と全く同様に、ＴＦＴのオープン不良とショート不良のＴＦＴ不良がそれぞれ１０万個に１個（即ち、ＴＦＴ不良発生率１０−５）の割合で発生するものと仮定する。
かかるＴＦＴ不良発生率の仮定を行なっている場合、図１に示すごとく、１画素即ち１画素電極毎に４個のＴＦＴをスイッチング素子として直並列に配置しているような回路構成においては、直並列接続されているいずれかのＴＦＴのオープン不良に伴う画素欠陥の発生率は、ＴＦＴが４個あるため、
１０万×１０万＝１００億画素に４画素（即ち、画素欠陥発生率４×１０−１０）となる。
一方、ＴＦＴのショート不良に伴う画素欠陥の発生率は、直列接続されている２つのＴＦＴが同時にショート不良となる場合であり、ＴＦＴの直列接続回路が２回路あるため、
１０万×１０万＝１００億画素に２画素（即ち、画素欠陥発生率２×１０−１０）になり、従来技術に記載した場合に比し、ＴＦＴショート不良に伴う画素欠陥の発生率を激減させることができる。
【００２８】
従って、例えば、１００万画素からなるアクティブマトリクス型液晶表示パネルを用いた液晶表示装置においては、１画素電極毎に２個並列接続されているＴＦＴのオープン不良に伴う液晶表示パネルの画素欠陥発生率即ち不良パネル発生率は、
（１００万画素）×（４／１００億）＝４／１万＝４×１０−４＝０．０４％
となり、１万台のアクティブマトリクス型液晶表示パネルに対して４台の割合で画素欠陥に伴う不良パネルが発生していることとなる。
【００２９】
一方、ＴＦＴのショート不良に伴うアクティブマトリクス型液晶表示パネルの画素欠陥発生率即ち不良パネル発生率は、
（１００万画素）×（２／１００億）＝２／１万＝２×１０−４＝０．０２％
となり、従来技術のように、１台の液晶表示パネル内に２０個もの画素欠陥が発生している場合に比し、１万台のアクティブマトリクス型液晶表示パネルに対して２台の割合と、ＴＦＴショート不良に伴うアクティブマトリクス型液晶表示パネルの不良パネル発生率は、約１０万分の１に大幅に激減することとなる。
【００３０】
而して、ＴＦＴのオープン不良とショート不良とを合わせても、液晶表示パネルの画素欠陥発生率即ち不良パネル発生率は、（６／１万）＝０．０６％と充分に低い画素欠陥発生率（即ち、１万台当たり６台の不良表示パネルの発生頻度）となる。もって、液晶表示パネルの完成前の製造段階の途中において、何らかの方法により画素欠陥を予め検知して、レーザ光線を用いた手直しによる補修作業を行なうがごとき対策を行なう必要は全くなく、従来通り、そのまま液晶表示パネルを完成させ、完成後の液晶表示パネルに対して画素欠陥検査工程を行なうことにより、必要に応じてレーザ光線を用いた補修作業を行なっても、殆ど製造コストを高騰させることがなく、また、二次的な不良を併発させてしまうような事態も大幅に低減させることが可能となる。
【００３１】
なお、前述の実施例においては、１画素当たりのスイッチング素子として、ＴＦＴを２個直列接続にした直列スイッチング素子群を構成し、かつ、２個のＴＦＴを直列接続した前記直列スイッチング群２組を並列に接続する回路を２回路設けた例を示しているが、本発明はかかる接続形態のみに限るものではない。
例えば、前記実施例に示す図１のスイッチング素子のＴＦＴ１　１のドレイン端子（即ちＴＦＴ３　３のソース端子）と並列配置されているＴＦＴ２　２のドレイン端子（即ちＴＦＴ４　４のソース端子）とを相互接続する形態の場合であっても構わない。更には、１画素当たりのスイッチング素子として、３個以上の複数個のＴＦＴを直列接続する直列スイッチング素子群を備えていても良いし、また、２個のみに限らず３個以上の複数個のＴＦＴを直列接続する前記直列スイッチング素子群を３組以上の複数組備えることにより、かかる複数組の直列スイッチング素子群を並列に接続する回路数を２回路のみに限ることなく、３回路以上の複数回路設けることにして、更に、アクティブマトリクス型液晶表示パネルの画素欠陥発生率を低減させることが出来ることは言うまでもない。
【００３２】
ここで、１画素当たり直並列接続するスイッチング素子例えばＴＦＴの個数を複数個に増加させると、画素電極９ａに対する駆動電流が若干減少するのみならず、不透明である複数個のスイッチング素子例えばＴＦＴの配置面積に遮られて、１画素当たりの液晶素子９を通過する光路面積が減少し、液晶素子９の透過率がやや低下してしまい、表示画面が暗くなるおそれがある。しかし、スイッチング素子のＴＦＴを駆動するためのデータ信号線５（ソース電極線）の駆動電流を若干増加させると共に、更には、大画面化傾向にあるアクティブマトリクス型液晶表示パネルの場合においては、１画素当たりの液晶素子９の面積も大きくなるので、液晶素子９の面積に対して複数のＴＦＴが占める面積は充分に小さく、現実には、前述のような表示画面が暗くなるような問題は発生しない。
【００３３】
逆に、小型のアクティブマトリクス型液晶表示パネルであっても、ＴＦＴ素子として、従来のアモルファスシリコンや低温ポリシリコンを用いている場合よりも、ＴＦＴのサイズを小型化することができるＣＧシリコン（Ｃｏｎｔｉｎｕｏｕｓ　Ｇｒａｉｎ　Ｓｉｌｉｃｏｎ：連続粒界結晶シリコン）の技術が既に確立されているので、ＣＧシリコン技術によって小型化されたＴＦＴを用いることにより、液晶素子面積に比し充分に小さい占有面積のスイッチング素子を構成することが可能である。
従って、本発明に係る液晶表示装置は、ＴＦＴなどのスイッチング素子の構成材料としてＣＧシリコンを採用することにより、アクティブマトリクス型液晶表示パネルの大きさに関係することなく、たとえ、小型液晶表示パネルの場合であっても、有効に適用することができる。
【００３４】
また、前述の実施例においては、スイッチング素子のオープン不良やショート不良に対する画素欠陥の発生低減手段を説明しているが、本発明は、かかる場合のみに限定されるものではない。例えば、マトリクス状にＸ，Ｙ方向に配設されている選択信号線６（ゲート信号線）とデータ信号線５（ソース電極線）との交差部位において互いに短絡するショート不良が発生する場合にも対応可能とするように、かかる交差部位においては、選択信号線６（ゲート信号線）とデータ信号線５（ソース電極線）との双方又はいずれか一方を複数本の信号線に分離することとしても構わない。而して、選択信号線６（ゲート信号線）とデータ信号線５（ソース電極線）とのショート不良が発生した場合には、複数本に分離された信号線のうち、かかるショート不良が発生している部位にある分離された前記信号線の双方又はいずれか一方の両端をレーザ光線を用いて切断する補修作業を行なうことにより、更に、画素欠陥の発生率を低減させることができる。
【００３５】
【発明の効果】
本発明に係る液晶表示装置によれば、アクティブマトリクス型液晶表示パネルにおける液晶素子を駆動するスイッチング素子（例えば、ＴＦＴ）のオープン不良のみならず、該スイッチング素子（例えば、ＴＦＴ）のショート不良や、更には、マトリクス状に配設されているスイッチング素子駆動用・選択用のデータ信号線・選択信号線間の交差部位におけるショート不良などに伴う液晶表示パネルの画素欠陥発生率を製造段階において充分に低減することが可能であり、もって、ショート不良による不良ＴＦＴや不良信号線の配線をレーザ光線で切断するなどの補修作業の発生を大幅に削減することが可能となり、液晶表示パネル完成品に対する補修作業に伴う液晶表示パネルの製造コストの上昇や二次的な不良の誘発を抑止することができる。
【図面の簡単な説明】
【図１】本発明に係る液晶表示装置における１画素のＴＦＴ−ＬＣＤの等価回路を示す回路図である。
【図２】従来の液晶表示装置における１画素のＴＦＴ−ＬＣＤの等価回路を示す回路図である。
【符号の説明】
１…ＴＦＴ１、２…ＴＦＴ２、３…ＴＦＴ３、４…ＴＦＴ４、５…データ信号線（ソース電極線）、６…選択信号線（ゲート電極線）、８…対向電極線、９…液晶素子、９ａ…画素電極、９ｂ…対向電極、１１…ＴＦＴ１、１２…ＴＦＴ２、１５…データ信号線（ソース電極線）、１６…選択信号線（ゲート電極線）、１８…対向電極線、１９…液晶素子、１９ａ…画素電極、１９ｂ…対向電極。
【図１】
2004053727.tif 000003
【図２】
2004053727.tif 000004