(57)【要約】【課題】電流増幅率を向上させることができる横型バイポーラトランジスタ及びその製造方法を提供すること。【解決手段】本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを並設してなる横型バイポーラトランジスタにおいて、コレクタ領域及びエミッタ領域は、シリコンゲルマニウムに含有させたＰ型又はＮ型の不純物をベース領域内で拡散させて形成した。【選択図】　　　図１
2004111575.tif 000002
【特許請求の範囲】
【請求項１】
ベース領域の上部にコレクタ領域とエミッタ領域とを並設してなる横型バイポーラトランジスタにおいて、
前記コレクタ領域及び前記エミッタ領域は、シリコンゲルマニウム層に含有させたＰ型又はＮ型の不純物を前記ベース領域内で拡散させて形成したことを特徴とする横型バイポーラトランジスタ。
【請求項２】
第１のベース領域の上部に第１のシリコンゲルマニウム層を有するコレクタ領域とエミッタ領域とを並設した横型バイポーラトランジスタと、第２のベース領域を第２のシリコンゲルマニウム層で形成したシリコンゲルマニウムへテロ結合バイポーラトランジスタとを同一の半導体基板上に形成してなる半導体装置において、
前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域は、前記第１のシリコンゲルマニウム層に含有させたＰ型又はＮ型の不純物を前記第１のベース領域内で拡散させて形成したことを特徴とする半導体装置。
【請求項３】
前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域となる前記第１のシリコンゲルマニウム層と、前記シリコンゲルマニウムヘテロ結合バイポーラトランジスタの前記ベース領域となる前記第２のシリコンゲルマニウム層とを同時に積層したことを特徴とする請求項２記載の半導体装置。
【請求項４】
ベース領域の上部にコレクタ領域とエミッタ領域とを左右に間隔をあけて形成する横型バイポーラトランジスタの製造方法において、
前記ベース領域の上部にシリコンゲルマニウム層を積層した後に、このシリコンゲルマニウム層に含有させたＰ型又はＮ型の不純物を前記ベース領域に拡散させることによって前記コレクタ領域及び前記エミッタ領域を形成することを特徴とする横型バイポーラトランジスタの製造方法。
【請求項５】
第１のベース領域の上部に第１のシリコンゲルマニウム層を有するコレクタ領域とエミッタ領域とを左右に間隔をあけて形成する横型バイポーラトランジスタと、第２のベース領域を第２のシリコンゲルマニウム層で形成するシリコンゲルマニウムへテロ結合バイポーラトランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、
前記シリコンゲルマニウムへテロ結合バイポーラトランジスタの前記第２のベース領域の上部に前記第２のシリコンゲルマニウム層を積層することによって前記第２のベース領域を形成するとともに、前記横型バイポーラトランジスタの前記第１のベース領域の上部に前記第１のシリコンゲルマニウム層を積層し、その後、この横型バイポーラトランジスタの前記第１のベース領域の上部に積層した前記第１のシリコンゲルマニウム層に含有させたＰ型又はＮ型の不純物を前記第１のベース領域に拡散させることによって前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域を形成することを特徴とする半導体装置の製造方法。
【請求項６】
前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域となる前記第１のシリコンゲルマニウム層と、前記シリコンゲルマニウムヘテロ結合バイポーラトランジスタの前記第２のベース領域となる前記第２のシリコンゲルマニウム層とを同時に積層することを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、横型バイポーラトランジスタ、半導体装置、及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年の電子機器の小型軽量化に伴って、バイポーラトランジスタとＣＭＯＳトランジスタとを同一半導体基板上に混載して、両トランジスタの長所を有効に利用したＢｉＣＭＯＳ半導体装置が使用されるようになってきている。かかるＢｉＣＭＯＳ半導体装置においては、半導体基板上にバイポーラトランジスタとＣＭＯＳトランジスタとを略同一工程にて製造することができるようにするために、ベース領域の上部にコレクタ領域とエミッタ領域とを並設した横型バイポーラトランジスタが採用されている。
【０００３】
この横型バイポーラトランジスタ１００は、図７に示すように、Ｐ型半導体基板２０１の内部にＮ型エピタキシャル層１０６とＮ＋埋め込み層１０７とからなるベース領域１０２を形成し、同ベース領域１０２の上部にコレクタ領域１０３とエミッタ領域１０４とを左右に間隔をあけて形成した構造となっている。
【０００４】
ところが、コレクタ領域１０３及びエミッタ領域１０４がＮ＋埋め込み層１０７に近接した状態で形成されてしまい、コレクタ領域１０３からエミッタ領域１０４に通電されるべき電流がコレクタ領域１０３からベース領域１０２のＮ＋埋め込み層１０７に通電して、横型バイポーラトランジスタ１００の電流増幅率が低減してしまうおそれがあった。
【０００５】
そのため、従来の横型バイポーラトランジスタ１００では、コレクタ領域１０３とエミッタ領域１０４との間に電流経路となるシリコンゲルマニウム混晶領域１０５を形成して、コレクタ領域１０３からエミッタ領域１０４への通電がシリコンゲルマニウム混晶領域１０５を介して良好に行われるようにしていた（たとえば、特許文献１参照。）。
【０００６】
この従来の横型バイポーラトランジスタ１００は、以下のようにして製造していた。
【０００７】
まず、図７（ａ）に示すように、Ｐ型半導体基板２０１の表面にＮ型エピタキシャル層１０６を形成するとともに、同Ｎ型エピタキシャル層１０６とＰ型半導体基板２０１との間にＮ＋埋め込み層１０７を形成する。これらＮ型エピタキシャル層１０６とＮ＋埋め込み層１０７とでベース領域１０２を構成する。なお、ベース領域１０２の周囲には素子分離酸化膜１０８を形成している。
【０００８】
次に、図７（ｂ）に示すように、Ｎ型エピタキシャル層１０６の表面に絶縁膜１０９を成膜するとともに、同絶縁膜１０９の所定位置に開口部１１０，１１１を形成する。
【０００９】
次に、図７（ｃ）に示すように、絶縁膜１０９の開口部１１０，１１１にポリシリコン膜１１２，１１３を形成するとともに、同ポリシリコン膜１１２，１１３にボロンなどのＰ型不純物を注入し、その後、ポリシリコン膜１１２，１１３に熱処理を施す。これにより、ポリシリコン膜１１２，１１３からＰ型不純物がＮ型エピタキシャル層１０６の内部に拡散して、Ｎ型エピタキシャル層１０６の内部にコレクタ領域１０３とエミッタ領域１０４とがそれぞれ形成される。
【００１０】
次に、図７（ｄ）に示すように、コレクタ領域１０３とエミッタ領域１０４との間のＮ型エピタキシャル層１０６にゲルマニウムを注入して、コレクタ領域１０３とエミッタ領域１０４との間に電流経路となるシリコンゲルマニウム混晶領域１０５を形成する。
【００１１】
【特許文献１】
特開平１０−３０８４００号公報（図１）
【００１２】
【発明が解決しようとする課題】
ところが、上記従来の横型バイポーラトランジスタにあっては、電流増幅率を増大するためにコレクタ領域とエミッタ領域との間のエピタキシャル層にゲルマニウムを注入して電流経路を形成していたために、従来の製造工程にゲルマニウム注入工程が追加されることになり、横型バイポーラトランジスタの製造工程が複雑なものとなり、製造コストが増大するおそれがあった。
【００１３】
これは、ポリシリコン膜に含有させたＰ型不純物をＮ型エピタキシャル層の内部に拡散させることによってコレクタ領域とエミッタ領域とを形成していたために、Ｐ型不純物がＮ型エピタキシャル層内で深く拡散してしまい、コレクタ領域及びエミッタ領域がベース領域のＮ＋埋め込み層に近接した状態で形成され、これによりコレクタ領域からエミッタ領域に通電されるべき電流がコレクタ領域からベース領域に通電されて電流増幅率が低減してしまうのを防止するためであった。
【００１４】
そこで、本発明では、エピタキシャル層内で不純物を浅く拡散するようにして、別途電流経路を形成しないでも良好な電流増幅率を確保することができる横型バイポーラトランジスタを提供することを目的とする。
【００１５】
【課題を解決するための手段】
すなわち、請求項１に係る本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを並設してなる横型バイポーラトランジスタにおいて、前記コレクタ領域及び前記エミッタ領域は、シリコンゲルマニウム層に含有させたＰ型又はＮ型の不純物を前記ベース領域内で拡散させて形成することにした。
【００１６】
また、請求項２に係る本発明では、第１のベース領域の上部に第１のシリコンゲルマニウム層を有するコレクタ領域とエミッタ領域とを並設した横型バイポーラトランジスタと、第２のベース領域を第２のシリコンゲルマニウム層で形成したシリコンゲルマニウムへテロ結合バイポーラトランジスタとを同一の半導体基板上に形成してなる半導体装置において、前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域は、前記第１のシリコンゲルマニウム層に含有させたＰ型又はＮ型の不純物を前記第１のベース領域内で拡散させて形成することにした。
【００１７】
また、請求項３に係る本発明では、前記請求項２に係る本発明において、前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域となる前記第１のシリコンゲルマニウム層と、前記シリコンゲルマニウムヘテロ結合バイポーラトランジスタの前記ベース領域となる前記第２のシリコンゲルマニウム層とを同時に積層することにした。
【００１８】
また、請求項４に係る本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを左右に間隔をあけて形成する横型バイポーラトランジスタの製造方法において、前記ベース領域の上部にシリコンゲルマニウム層を積層した後に、このシリコンゲルマニウム層に含有させたＰ型又はＮ型の不純物を前記ベース領域に拡散させることによって前記コレクタ領域及び前記エミッタ領域を形成することにした。
【００１９】
また、請求項５に係る本発明では、第１のベース領域の上部に第１のシリコンゲルマニウム層を有するコレクタ領域とエミッタ領域とを左右に間隔をあけて形成する横型バイポーラトランジスタと、第２のベース領域を第２のシリコンゲルマニウム層で形成するシリコンゲルマニウムへテロ結合バイポーラトランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、前記シリコンゲルマニウムへテロ結合バイポーラトランジスタの前記第２のベース領域の上部に前記第２のシリコンゲルマニウム層を積層することによって前記第２のベース領域を形成するとともに、前記横型バイポーラトランジスタの前記第１のベース領域の上部に前記第１のシリコンゲルマニウム層を積層し、その後、この横型バイポーラトランジスタの前記第１のベース領域の上部に積層した前記第１のシリコンゲルマニウム層に含有させたＰ型又はＮ型の不純物を前記第１のベース領域に拡散させることによって前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域を形成することにした。
【００２０】
また、請求項６に係る本発明では、請求項５に係る本発明において、前記横型バイポーラトランジスタの前記コレクタ領域及び前記エミッタ領域となる前記第１のシリコンゲルマニウム層と、前記シリコンゲルマニウムヘテロ結合バイポーラトランジスタの前記第２のベース領域となる前記第２のシリコンゲルマニウム層とを同時に積層することにした。
【００２１】
【発明の実施の形態】
本発明に係る横型バイポーラトランジスタは、Ｐ型半導体基板の内部にＮ型エピタキシャル層とＮ＋埋め込み層とからなるベース領域を形成し、同ベース領域の上部にＰ型又はＮ型の不純物を含有するシリコンゲルマニウムを左右に間隔をあけて積層し、その後、各シリコンゲルマニウムに含有させたＰ型又はＮ型の不純物をベース領域に拡散させることによってコレクタ領域及びエミッタ領域を形成したものである。
【００２２】
このように、シリコンゲルマニウムに含有させたＰ型又はＮ型の不純物をベース領域に拡散させると、ゲルマニウムの作用によってＰ型又はＮ型の不純物がベース領域に拡散するのを抑制することができる。
【００２３】
そのため、ベース領域にコレクタ領域及びエミッタ領域を浅く形成することができ、これにより、コレクタ領域とエミッタ領域との間で通電されるべき電流がベース領域に流れ込むのを防止することができる。
【００２４】
したがって、Ｎ型エピタキシャル層の厚みを従来と同様の厚みとした場合には、横型バイポーラトランジスタの電流増幅率を向上させることができ、また、従来と同様の電流増幅率を確保したままＮ型エピタキシャル層の厚みを薄くすることもできる。
【００２５】
そして、Ｎ型エピタキシャル層の厚みを薄くした場合には、横型バイポーラトランジスタとシリコンゲルマニウムヘテロ結合バイポーラトランジスタとを同一基板上に形成したときに、シリコンゲルマニウムヘテロ結合バイポーラトランジスタの周波数特性を向上させることができる。
【００２６】
なお、シリコンゲルマニウムに含有させる不純物としては、ゲルマニウム中での拡散定数が低い物質が好ましい。
【００２７】
以下に、本発明の実施の形態について図面を参照しながら具体的に説明する。
【００２８】
本発明に係る横型バイポーラトランジスタ１は、図１に示すように、Ｐ型半導体基板２にＮ＋埋め込み層３とＮ型エピタキシャル層４とからなる第１のベース領域５を形成し、同第１のベース領域５の上部にＰ型の不純物を含有する第１のシリコンゲルマニウム層からなるコレクタ層６とエミッタ層７とを左右に間隔をあけて積層し、その後、各コレクタ層６とエミッタ層７に含有させたＰ型の不純物を第１のベース領域５のＮ型エピタキシャル層４の内部に拡散させることによってコレクタ領域８及びエミッタ領域９を形成したものである。
【００２９】
かかる横型バイポーラトランジスタ１の製造方法について、図２〜図５を参照しながら説明する。なお、以下の説明では、同一半導体基板上に横型バイポーラトランジスタ１とシリコンゲルマニウムヘテロ結合バイポーラトランジスタ１０とを同時に形成した半導体装置１１の製造方法として説明を行う。かかるシリコンゲルマニウムヘテロ結合バイポーラトランジスタ１０は、第２のベース領域２０を第２のシリコンゲルマニウム層で形成している。
【００３０】
まず、前処理としてＰ型半導体基板２の表面を犠牲酸化させた後にフッ酸などの薬液を用いて酸化膜を除去し、その後、熱酸化させてＰ型半導体基板２の表面に酸化膜を形成する。
【００３１】
次に、Ｐ型半導体基板２の表面の酸化膜をレジストパターンを用いたドライエッチングにより除去して、横型バイポーラトランジスタ１とシリコンゲルマニウムヘテロ結合バイポーラトランジスタ１０とを形成するための領域に開口部を形成する。
【００３２】
次に、図２に示すように、アンチモン（Ｓｂ）を気相拡散させることでＰ型半導体基板２の内部にＮ＋埋め込み層３，１２を形成し、その後、フッ酸などの薬液を用いて表面の酸化膜を除去するとともに、エピタキシャル法によってＮ型エピタキシャル層４，１３を形成する。かかるＮ＋埋め込み層３とＮ型エピタキシャル層４は、横型バイポーラトランジスタ１のベース領域５を構成する。
【００３３】
次に、Ｎ型エピタキシャル層４の表面にＬＯＣＯＳ（Ｌｏｃａｌ　ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法によって部分的に酸化膜１４を形成するとともに、同酸化膜１４の形成時に生じたダメージを除去するために熱酸化によって酸化膜１５を形成する。
【００３４】
次に、レジストパターンを用いたイオン注入によってＮ＋埋め込み層３，１２の上部にベース取出層１６とコレクタ取出層１７をそれぞれ形成する。
【００３５】
次に、レジストパターンを用いたイオン注入によってＰ型素子分離層１８を形成する。
【００３６】
次に、図３に示すように、減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法によって酸化膜を形成するとともに、窒素雰囲気中にて熱処理を行い、その後、レジストパターンを用いたドライエッチング及びフッ酸などの薬液を用いたウエットエッチングによってＮ型エピタキシャル層４，１３の表面にダメージが入らないように酸化膜１５に開口部を形成して、Ｎ型エピタキシャル層４，１３を露出させる。
【００３７】
次に、エピタキシャル法によってＰ型の不純物であるホウ素（Ｂ）を含有するゲルマニウムシリコン（ＳｉＧｅ）をＮ型エピタキシャル層４，１３の表面及び酸化膜１５の表面に積層してゲルマニウムシリコン層を形成する。その際に、Ｎ型エピタキシャル層４，１３の表面には単結晶のゲルマニウムシリコンが積層され、また、酸化膜１５の表面には多結晶のゲルマニウムシリコンが積層される。
【００３８】
次に、レジストパターンを用いたドライエッチングによってゲルマニウムシリコン層を所定形状に成形して、横型バイポーラトランジスタ１のコレクタ層６及びエミッタ層７並びにシリコンゲルマニウムヘテロ結合バイポーラトランジスタ１０のベース領域２０を形成する。
【００３９】
次に、熱処理を施すことによってコレクタ層６及びエミッタ層７に含有されたＰ型の不純物をＮ型エピタキシャル層４の内部に拡散させて拡散層２１，２２を形成する。その際には、コレクタ層６及びエミッタ層７がゲルマニウムシリコンからなるために、ゲルマニウムの作用によってＰ型の不純物の拡散が抑制され、これにより、Ｎ型エピタキシャル層４の内部でＰ型の不純物が浅く拡散することなる。ここで、コレクタ層６と拡散層２１とでコレクタ領域８が形成され、エミッタ層７と拡散層２２とでエミッタ領域９が形成される。
【００４０】
次に、図４に示すように、減圧ＣＶＤ法によって酸化膜２３を形成するとともに、窒素雰囲気中にて熱処理を行い、レジストパターンを用いたドライエッチングによってシリコンゲルマニウムヘテロ結合バイポーラトランジスタ１０のベース領域２０の上部に開口部を形成する。
【００４１】
次に、レジストパターンを用いたイオン注入によってリンイオン（Ｐ＋）を注入してＮ型エピタキシャル層１３の内部にＮ型ＳＩＣ（ｓｅｌｅｃｔｉｖｅ　ｉｍｐｌａｎｔｅｄ　ｃｏｌｌｅｃｔｏｒ）からなるコレクタ領域２４を形成する。
【００４２】
次に、減圧ＣＶＤ法によって多結晶シリコン膜と酸化膜とを順に成膜し、レジストパターンを用いたイオン注入によって砒素（Ａｓ）を注入してベース領域２０の上部にエミッタ領域２５を形成する。
【００４３】
次に、フッ酸などの薬液を用いて酸化膜を除去した後に、新たに酸化膜を形成し、窒素雰囲気中にて熱処理を行い、その後、アニールを行い、フッ酸などの薬液を用いて酸化膜を除去する。
【００４４】
次に、レジストパターンを用いたドライエッチングにより多結晶シリコン膜を所定形状に成形してエミッタ電極２６を形成する。
【００４５】
次に、レジストパターンを用いたドライエッチングにより酸化膜２３の所定箇所を開口させた後に、コバルト（Ｃｏ）又はチタン（Ｔｉ）などの金属膜を成膜するとともに、窒化チタン（ＴｉＮ）をスパッタリングし、その後、窒素雰囲気中にて熱処理を行って金属シリサイド２７を形成する。
【００４６】
次に、アンモニア過水などの薬液を用いて酸化膜２３の表面に成膜された未反応金属膜を除去し、窒素雰囲気中にて熱処理を行い、金属シリサイド２７を低抵抗化する。
【００４７】
次に、図５に示すように、減圧ＣＶＤ法を用いて窒化珪素（Ｓｉ３Ｎ４）膜２８を形成した後に、減圧ＣＶＤ法を用いて酸化膜２９を形成する。
【００４８】
次に、Ｐ型半導体基板２の表面に層間膜３０を形成するとともに、所定箇所にタングステンプラグ３１を形成し、その後、所定の配線を施す。
【００４９】
以上に説明した製造方法によって、同一半導体基板上に横型バイポーラトランジスタ１とシリコンゲルマニウムヘテロ結合バイポーラトランジスタ１０とを同時に形成した半導体装置１１を製造することができる。
【００５０】
なお、上記説明においては、ＰＮＰ型の横型バイポーラトランジスタ１を形成する場合について説明したが、一部の製造方法を変更するだけでＮＰＮ型の横型バイポーラトランジスタ３２を製造することができる。
【００５１】
すなわち、ＮＰＮ型の横型バイポーラトランジスタ３２の製造に際しては、図６に示すように、Ｎ型エピタキシャル層４の内部にＰ型ウェル層からなるベース領域３３を形成し、また、エピタキシャル法によってＮ型の不純物であるリン（Ｐ）を含有するゲルマニウムシリコン（ＳｉＧｅ）をベース領域３３の表面に積層してコレクタ層３４及びエミッタ層３５を形成し、その後、熱処理を施すことによってコレクタ層３４及びエミッタ層３５に含有されたＮ型の不純物をベース領域３３の内部に拡散させて拡散層３６，３７を形成する。その際にも、コレクタ層３４及びエミッタ層３５がゲルマニウムシリコンからなるために、ゲルマニウムの作用によってＮ型の不純物の拡散が抑制され、これにより、ベース領域３３の内部でＮ型の不純物が浅く拡散することなる。ここで、コレクタ層３４と拡散層３６とでコレクタ領域３８が形成され、エミッタ層３５と拡散層３７とでエミッタ領域３９が形成される。
【００５２】
上記製造工程を除く他の製造工程は、前述したＰＮＰ型の横型バイポーラトランジスタ１を製造する場合と同様である。なお、図６においては、同様の製造工程からなる部分には図１〜図５と同様の符号を付している。
【００５３】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００５４】
すなわち、請求項１に係る本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを並設してなる横型バイポーラトランジスタにおいて、Ｐ型又はＮ型の不純物を含有するシリコンゲルマニウムでコレクタ領域及びエミッタ領域を形成しているため、不純物がベース領域の内部で拡散するのをゲルマニウムの作用によって抑制することができ、これによって、ベース領域にコレクタ領域及びエミッタ領域を浅く形成することができ、コレクタ領域とエミッタ領域との間で通電されるべき電流がベース領域に流れ込むのを防止することができるので、横型バイポーラトランジスタの電流増幅率を向上させることができる。
【００５５】
また、請求項２に係る本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを並設した横型バイポーラトランジスタと、ベース領域をシリコンゲルマニウムで形成したシリコンゲルマニウムへテロ結合バイポーラトランジスタとを同一の半導体基板上に形成してなる半導体装置において、Ｐ型又はＮ型の不純物を含有するシリコンゲルマニウムで横型バイポーラトランジスタのコレクタ領域及びエミッタ領域を形成しているため、不純物がベース領域の内部で拡散するのをゲルマニウムの作用によって抑制することができ、これによって、ベース領域にコレクタ領域及びエミッタ領域を浅く形成することができるので、同一半導体基板上に形成するシリコンゲルマニウムヘテロ結合バイポーラトランジスタの周波数特性を向上させるために半導体基板上に形成するＮ型エピタキシャル層の膜厚を薄くしても、横型バイポーラトランジスタのコレクタ領域及びエミッタ領域とＮ型エピタキシャル層との間隔を保持することができ、Ｎ型エピタキシャル層を薄膜化による横型バイポーラトランジスタの電流増幅率の低減を抑制することができる。
【００５６】
また、請求項３に係る本発明では、横型バイポーラトランジスタのコレクタ領域及びエミッタ領域となるシリコンゲルマニウムと、シリコンゲルマニウムヘテロ結合バイポーラトランジスタのコレクタ領域となるシリコンゲルマニウムとを同時に積層することにしているため、横型バイポーラトランジスタとシリコンゲルマニウムヘテロ結合バイポーラトランジスタとを同一半導体基板上に混載した半導体装置を容易に製造することができ、製造コストの低廉化を図ることができる。
【００５７】
また、請求項４に係る本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを左右に間隔をあけて形成する横型バイポーラトランジスタの製造方法において、ベース領域の上部にシリコンゲルマニウムを積層した後に、このシリコンゲルマニウムに含有させたＰ型又はＮ型の不純物をベース領域に拡散させることによってコレクタ領域及びエミッタ領域を形成しているため、不純物がベース領域の内部で拡散するのをゲルマニウムの作用によって抑制することができ、これによって、ベース領域にコレクタ領域及びエミッタ領域を浅く形成することができ、コレクタ領域とエミッタ領域との間で通電されるべき電流がベース領域に流れ込むのを防止することができるので、電流増幅率を向上させた横型バイポーラトランジスタを製造することができる。
【００５８】
また、請求項５に係る本発明では、ベース領域の上部にコレクタ領域とエミッタ領域とを左右に間隔をあけて形成する横型バイポーラトランジスタと、ベース領域をシリコンゲルマニウムで形成するシリコンゲルマニウムへテロ結合バイポーラトランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、シリコンゲルマニウムへテロ結合バイポーラトランジスタのコレクタ領域の上部にシリコンゲルマニウムを積層することによってベース領域を形成するとともに、横型バイポーラトランジスタのベース領域の上部にシリコンゲルマニウムを積層し、その後、この横型バイポーラトランジスタのベース領域の上部に積層したシリコンゲルマニウムに含有させたＰ型又はＮ型の不純物をベース領域に拡散させることによって横型バイポーラトランジスタのコレクタ領域及びエミッタ領域を形成することにしているため、不純物がベース領域の内部で拡散するのをゲルマニウムの作用によって抑制することができ、これによって、ベース領域にコレクタ領域及びエミッタ領域を浅く形成することができるので、同一半導体基板上に形成するシリコンゲルマニウムヘテロ結合バイポーラトランジスタの周波数特性を向上させるために半導体基板上に形成するＮ型エピタキシャル層の膜厚を薄くしても、横型バイポーラトランジスタのコレクタ領域及びエミッタ領域とＮ型エピタキシャル層との間隔を保持することができ、Ｎ型エピタキシャル層を薄膜化による横型バイポーラトランジスタの電流増幅率の低減を抑制することができ、したがって、横型バイポーラトランジスタ及びシリコンゲルマニウムヘテロ結合バイポーラトランジスタの特性を向上させた半導体装置を製造することができる。
【００５９】
また、請求項６に係る本発明では、横型バイポーラトランジスタのコレクタ領域及びエミッタ領域となるシリコンゲルマニウムと、シリコンゲルマニウムヘテロ結合バイポーラトランジスタのコレクタ領域となるシリコンゲルマニウムとを同時に積層することにしているため、横型バイポーラトランジスタとシリコンゲルマニウムヘテロ結合バイポーラトランジスタとを同一半導体基板上に混載した半導体装置を容易に製造することができ、製造コストの低廉化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る横型バイポーラトランジスタを示す断面図。
【図２】半導体装置の製造方法を示す説明図。
【図３】半導体装置の製造方法を示す説明図。
【図４】半導体装置の製造方法を示す説明図。
【図５】半導体装置の製造方法を示す説明図。
【図６】ＮＰＮ型の横型バイポーラトランジスタを示す断面図。
【図７】従来の横型バイポーラトランジスタを示す断面図。
【符号の説明】
１　横型バイポーラトランジスタ
２　Ｐ型半導体基板
３，１２　Ｎ＋埋め込み層
４，１３　Ｎ型エピタキシャル層
５　ベース領域
６　コレクタ層
７　エミッタ層
８　コレクタ領域
９　エミッタ領域
１０　シリコンゲルマニウムヘテロ結合バイポーラトランジスタ
１１　半導体装置
１４，１５　酸化膜
１６　ベース取出層
１７　コレクタ取出層
１８　Ｐ型素子分離層
２０　ベース領域
２１，２２　拡散層
２３　酸化膜
２４　コレクタ領域
２５　エミッタ領域
２６　エミッタ電極
２７　金属シリサイド
２８　窒化珪素（Ｓｉ３Ｎ４）膜
２９　酸化膜
３０　層間膜
３１　タングステンプラグ
【図１】
2004111575.tif 000003
【図２】
2004111575.tif 000004
【図３】
2004111575.tif 000005
【図４】
2004111575.tif 000006
【図５】
2004111575.tif 000007
【図６】
2004111575.tif 000008
【図７】
2004111575.tif 000009