(57)【要約】【課題】整流回路の整流方式の切り換えに伴う電力損失を低減すること。【解決手段】スイッチ回路部３を２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２によって構成する。そして電界効果トランジスタＦＥＴ１のドレインを整流回路部２の交流入力ラインに接続し、電界効果トランジスタＦＥＴ２のドレインを平滑コンデンサＣ５，Ｃ６の接続点に接続するようにしている。そして、スイッチ回路部３を構成している電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートに供給するゲート電圧をオンレベルまたはオフレベルにすることで、スイッチ回路部３の２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２のドレイン間を交流的に短絡または開放することで、整流回路部２を倍圧整流回路またはブリッジ整流回路に切り換えるようにしている。【選択図】        図１
2004336959.tif 000002
【特許請求の範囲】
【請求項１】
整流ダイオードをブリッジ接続して形成される整流回路部と、直列接続された２つの平滑コンデンサから成る整流回路部とを備え、前記整流回路部の整流ダイオードにより交流入力電圧を整流して得られる整流出力が前記平滑コンデンサにより平滑化されることで、前記直列接続された２つの平滑コンデンサの両端電圧として直流電圧が生成される直流電圧生成回路と、
前記直流電圧生成回路内において、２つの電界効果トランジスタのソースを相互に接続すると共に、一方の電界効果トランジスタのドレインを、前記２つの平滑コンデンサの接続点に接続し、他方の電界効果トランジスタのドレインを前記交流入力電圧の一方の極のラインに対して接続して形成されることで、前記２つの電界効果トランジスタが共にオフとなる開放状態では、前記直流電圧生成回路をブリッジ整流回路として形成し、前記２つの電界効果トランジスタが共にオンとなる短絡状態では、前記直流電圧生成回路を倍電圧整流回路として形成するように切り換えるスイッチ回路と、
前記交流入力電圧のレベルが所定以上であるか否かを検出した結果に応じて、前記スイッチ回路について短絡状態と開放状態とで切り換える切換手段と、
を備えていることを特徴とする整流回路。
【請求項２】
前記切換手段は、
前記交流入力電圧を分圧回路により分圧して得られる分圧レベルに基づいて、前記交流入力電圧のレベルが所定以上であるか否かを検出するようにされており、
前記分圧回路は、少なくとも１つのリアクタンス素子と、他のリアクタンス素子又は抵抗素子を直列接続して形成され、前記交流入力電圧を入力するようにして備えられることを特徴とする請求項１に記載の整流回路。
【請求項３】
前記直流電圧生成回路は、一次側に入力された前記交流電圧を二次側に励起させて出力するようにされた電源トランスをさらに備え、前記整流回路部及び前記平滑回路部は、前記電源トランスの二次側に励起された交流電圧を入力して整流及び平滑化を行って直流電圧を生成するようにされていると共に、
前記直流電圧生成回路により得られる直流電圧を安定化した安定化直流電圧を出力する安定化手段を備え、
前記切換手段は、前記安定化直流電圧を基準電圧として、前記直流電圧生成回路により得られる直流電圧が前記基準電圧以上であるか否かを検出することで、前記交流入力電圧のレベルが所定以上であるか否かを検出するように構成される、
ことを特徴とする請求項１に記載の整流回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＡＣ１００Ｖ系とＡＣ２００Ｖ系の入力電圧を整流して直流電圧を得るようにした整流回路に関するものである。
【０００２】
【従来の技術】
例えば商用交流電源などの交流電圧を入力して直流電源を得る電源回路においては、交流電圧を整流平滑化して安定化前の直流電圧（整流平滑電圧）を得るための整流回路が備えられる。そして、このような整流回路としては、いわゆるワイドレンジ対応といわれる、ＡＣ１００Ｖ系とＡＣ２００Ｖ系の商用交流電源に対応可能な整流回路が知られている。
【０００３】
このような整流回路では、ＡＣ１００Ｖ系の商用交流電源が入力される場合に対応しては倍電圧整流回路に切り換えが行われ、ＡＣ２００Ｖ系の商用交流電源が入力される場合に対応しては例えばブリッジ整流回路による等倍電圧整流回路に切り換えが行われるようになっている。このようにして切り換えが行われることでＡＣ１００Ｖ系とＡＣ２００Ｖ系とで、ほぼ同等レベルの整流平滑電圧が得られることになり、ワイドレンジ対応としているものである。
【０００４】
図４は、このような整流回路の一例を示した図である。
この図４に示す整流回路では、商用交流電源などからの交流入力電圧ＡＣｉｎが入力される一方の交流入力端子ｔ５１に、整流ダイオードＤ５１のアノードと整流ダイオードＤ５３のカソードが接続されている。また、交流入力電圧ＡＣｉｎが入力される他方の交流入力端子ｔ５２に、整流ダイオードＤ５２のアノードと整流ダイオードＤ５４のカソードが接続されている。
【０００５】
整流ダイオードＤ５１，Ｄ５２のカソードは、平滑コンデンサＣ５１の正極側に接続されている。また、整流ダイオードＤ５３，Ｄ５４のアノードは、平滑コンデンサＣ５２の負極側に接続されている。
平滑コンデンサＣ５１の負極側は、平滑コンデンサＣ５２の正極側に接続されている。そして、この平滑コンデンサＣ５１と平滑コンデンサＣ５２の接続点と、交流入力端子ｔ５２との間にスイッチ素子ＳＷ５１を接続するようにしている。この場合、スイッチ素子ＳＷ５には、リレー回路のリレースイッチ、または手動スイッチが用いられている。
【０００６】
このような整流回路では、スイッチ素子ＳＷ５１がオフのときに整流ダイオードＤ５１〜Ｄ５４によりブリッジ整流回路が形成される。また、スイッチ素子ＳＷ５１がオンのときに、整流ダイオードＤ５１と整流ダイオードＤ５３を利用した倍圧整流回路が形成される。即ち、この図４に示す整流回路は、スイッチ素子ＳＷ５１をオン／オフすることで、回路形態をブリッジ整流回路、または倍圧整流回路に切り換えることができるように形成されている。
【０００７】
ところで、図４に示した整流回路において、入力電圧レベルに応じて、自動的に整流方式の切替を行う場合は、スイッチ素子ＳＷ５１をリレー回路により形成する。そして、リレー回路のリレースイッチにより形成したスイッチ素子ＳＷ５１のオン／オフ状態を入力電圧レベルに応じて切り換えるコントロール回路部を設けることが考えられる。
しかしながら、上記のようにして整流回路の整流方式の切替を行う場合は、リレー回路を駆動するためのリレー駆動電力や、コントロール回路部において消費される消費電力などにより数Ｗ程度の電力が必要になる。
【０００８】
また、倍圧整流回路とブリッジ整流回路に切り換え可能な整流回路としては、図５に示すような整流回路も提案されている。
この図５に示す整流回路は、スイッチ素子ＳＷ５１を双方向サイリスタにより形成するようにしたものである。この場合は、スイッチ素子ＳＷ５１となる双方向サイリスタのゲートを抵抗Ｒ５１を介してコントロール回路部５１に接続して、コントロール回路部５１から双方向サイリスタのオン／オフ制御を行うようにしている。
【０００９】
しかしながら、このようにスイッチ素子ＳＷ５１に双方向サイリスタを用いて整流回路を形成した場合には、低電圧時においても、双方向サイリスタを安定して駆動させるようにはコントロール回路部５１の消費電力が増大する。
また、コントロール回路部５１と双方向サイリスタのゲート間に挿入されている抵抗Ｒ５１での電力損失も大きくなる。
さらに、整流ダイオードＤ５１〜Ｄ５４での電圧降下に加えて、双方向サイリスタでも約０．７Ｖの電圧降下が発生する。
この結果、図５に示したような整流回路により、ブリッジ整流回路と倍圧整流回路の自動切替を行う場合も数Ｗ程度の電力が必要になる。
【００１０】
そこで、図６に示すような整流回路が提案されている（特許文献１）。
この図６に示す整流回路は、スイッチ素子ＳＷ５１である双方向サイリスタのゲートとコントロール回路部５１との間にコンデンサＣ５１を設けるようにしたものである。つまり、上記図５に示した整流回路では、双方向サイリスタのゲートとコントロール回路部５１との間に設けるようにしていた抵抗Ｒ５１の代わりにコンデンサＣ５１を挿入するようにしたものである。
そして、この図６に示す整流回路では、双方向サイリスタのゲートをパルス駆動によりオン／オフすることで、上記図５に示した整流回路より少ない消費電力でブリッジ整流回路と倍圧整流回路の自動切替を行うようにしている。
【００１１】
【特許文献１】特開平９−１９１４８号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上記図６に示すような整流回路では、スイッチ素子ＳＷ５１である双方向サイリスタを駆動するためのトリガ電流として数１０ｍＡの電流が必要になる。
また、コントロール回路部５１内に設けられている発振回路の発振周波数が、電源周波数の１００倍程度であることなどを考えると、少なくともコントロール回路部５１において数ｍＡ程度の電流が必要となる。
この結果、上記図６に示した整流回路においても、倍圧整流回路とブリッジ整流回路の切り換え動作を行うためにＭ０．１Ｗ〜１Ｗ程度の電力が必要であった。
このようなワイドレンジ対応の整流回路において、整流回路の整流方式を入力電圧レベルに応じて切り換えを行う場合は、切り換えのために消費される消費電力はできる限り少ないことが望ましいとされる。
【００１３】
【課題を解決するための手段】
そこで、本発明は上記した課題を考慮して、整流ダイオードをブリッジ接続して形成される整流回路部と、直列接続された２つの平滑コンデンサから成る整流回路部とを備え、整流回路部の整流ダイオードにより交流入力電圧を整流して得られる整流出力が平滑コンデンサにより平滑化されることで、直列接続された２つの平滑コンデンサの両端電圧として直流電圧が生成される直流電圧生成回路と、この直流電圧生成回路内において、２つの電界効果トランジスタのソースを相互に接続すると共に、一方の電界効果トランジスタのドレインを、２つの平滑コンデンサの接続点に接続し、他方の電界効果トランジスタのドレインを交流入力電圧の一方の極のラインに対して接続して形成されることで、２つの電界効果トランジスタが共にオフとなる開放状態では、直流電圧生成回路をブリッジ整流回路として形成し、２つの電界効果トランジスタが共にオンとなる短絡状態では、直流電圧生成回路を倍電圧整流回路として形成するように切り換えるスイッチ回路部と、交流入力電圧のレベルが所定以上であるか否かを検出した結果に応じてスイッチ回路部について短絡状態と開放状態とで切り換える切換手段とを備えて整流回路を構成することとした。
【００１４】
上記構成によれば、オン（短絡）／オフ（開放）の切り換えが行われることで、直流電圧生成回路についてブリッジ整流回路と倍電圧整流回路とで切り換えを行うスイッチ回路について、互いのソースが接続された２つの電界効果トランジスタから成るスイッチ回路を形成して、直流電圧生成回路に対して備えることとしている。これにより、電界効果トランジスタのゲートに対するゲート電圧のレベル切り換えによってスイッチ回路のオン／オフのコントロールが可能とされることになる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態としての整流回路について説明する。
なお、図１では例えば日本や米国等の交流入力電圧がＡＣ１００Ｖ系（ＡＣ１００Ｖ）の地域と、欧州等の交流入力電圧がＡＣ２００Ｖ系（ＡＣ２２０Ｖ）の地域に対応した、いわゆるワイドレンジ対応の整流回路を例に挙げて説明する。
【００１６】
図１は、本実施の形態としての整流回路の構成を示した図である。
この図１において、商用交流電源などからの交流入力電圧が入力される正極側の交流入力端子ｔ１には、整流回路部２の整流ダイオードＤ６ａのアノードと、整流ダイオードＤ６ｂのカソードが接続されている。
また、交流入力電圧が入力される負極側の交流入力端子ｔ２には、整流回路部２の整流ダイオードＤ６ｃのアノードと、整流ダイオードＤ６ｄのカソードが接続されている。
【００１７】
整流ダイオードＤ６ａのカソードとダイオードＤ６ｃのカソードは、平滑回路部８を形成する平滑コンデンサＣ５の正極側に接続され、整流ダイオードＤ６ｂのアノードと整流ダイオードＤ６ｄのアノードは、平滑コンデンサＣ６の負極側に接続されている。
平滑コンデンサＣ５の負極側は、平滑コンデンサＣ６の正極側に接続され、この平滑コンデンサＣ５−Ｃ６の直列回路の両端電圧として直流出力電圧ＤＣｏｕｔが得られることになる。
【００１８】
そして、図１に示す整流回路１においては、平滑コンデンサＣ５−Ｃ６の接続点と交流入力端子ｔ２との間にスイッチ回路部３が設けられている。
スイッチ回路部３は、ＰＮ接合を持たない抵抗素子とされる、２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２を備えて形成される。この場合、電界効果トランジスタＦＥＴ１のドレインは、交流入力端子ｔ２に接続されている。また、電界効果トランジスタＦＥＴ２のドレインは平滑コンデンサＣ６の正極側に接続されている。
【００１９】
電界効果トランジスタＦＥＴ１と電界効果トランジスタＦＥＴ２のソースは、相互に接続されている。また電界効果トランジスタＦＥＴ１と電界効果トランジスタＦＥＴ２のゲートも共通に接続されている。
またこの場合、図示するように、電界効果トランジスタＦＥＴ１のドレイン−ソース間には寄生ダイオードＤｐ１が形成され、電界効果トランジスタＦＥＴ２のドレイン−ソース間には寄生ダイオードＤｐ２が形成されることになる。
【００２０】
このようにスイッチ回路部３を２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２を用いて構成した場合は、このスイッチ回路部３において、例えば、電界効果トランジスタＦＥＴ１，ＦＥＴ２のソース電位に対してゲート電位が所定以上となったときに、電界効果トランジスタＦＥＴ１，ＦＥＴ２は共にオンとなる。また、電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲート電位が例えばゼロバイアスとなったときに電界効果トランジスタＦＥＴ１，ＦＥＴ２は共にオフとなる。
このようにして、電界効果トランジスタＦＥＴ１と電界効果トランジスタＦＥＴ２の各ゲートに印加するゲート電圧レベルを可変して、電界効果トランジスタＦＥＴ１と電界効果トランジスタＦＥＴ２を共通にオン／オフさせることで、後述するようにして、平滑コンデンサＣ５−Ｃ６の接続点と、商用交流電源ＡＣの端子ｔ２側とのラインについて、短絡状態（オン）と開放状態（オフ）とで切替可能なスイッチを形成することができる。
【００２１】
なお、電界効果トランジスタＦＥＴ１，ＦＥＴ２のソースと平滑コンデンサＣ６の負極側との間には抵抗Ｒ１０とダイオードＤ７とからなる直列回路が接続されている。また、電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲート−ソース間に設けられているコンデンサＣ４は過電圧保護用のコンデンサとされる。
【００２２】
また、図１に示す整流回路１においては、コントロール回路部７（切換手段）として直流電源回路部４、レベル検出回路部５、及びラッチ回路部６が設けられている。
直流電源回路部４は、電流制限抵抗Ｒ１、コンデンサＣ１，Ｃ２、整流ダイオードＤ１，Ｄ２、及びツェナーダイオードＤ５によって構成される。
電流制限抵抗Ｒ１の一端は、交流入力端子ｔ１側の交流入力電圧ラインに接続され、その他端がコンデンサＣ１の一端に接続されている。
またコンデンサＣ１の他端は整流ダイオードＤ２のアノードと接続され、コンデンサＣ１の他端は整流ダイオードＤ１のカソードと接続されている。
【００２３】
整流ダイオードＤ２のカソードは、平滑コンデンサＣ２の一端とツェナーダイオードＤ５のカソードと接続され、整流ダイオードＤ１のアノードは、平滑コンデンサＣ２の他端とツェナーダイオードＤ５のアノードと接続されている。
整流ダイオードＤ２のカソードは、抵抗Ｒ５、抵抗Ｒ９を介してスイッチ回路部３を構成している電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートと接続されている。
【００２４】
レベル検出回路部５は、抵抗Ｒ２，抵抗Ｒ３，抵抗Ｒ４，整流ダイオードＤ３，ツェナーダイオードＤ４，ＰＮＰ形のトランジスタＱ１によって構成されている。
トランジスタＱ１のエミッタは、交流入力端子ｔ１側の交流入力電圧ラインに接続され、そのベースは抵抗Ｒ４を介して、交流入力端子ｔ１の交流入力電圧ラインに接続されている。また、そのエミッタはラッチ回路部６の抵抗Ｒ６の一端に接続されている。
【００２５】
また、トランジスタＱ１のベースは、ツェナーダイオードＤ４のカソードと接続されている。ツェナーダイオードＤ４のアノードは、整流ダイオードＤ３のアノードに接続され、そのカソードは交流入力端子ｔ１，ｔ２間に接続されている抵抗Ｒ２，Ｒ３の接続点に接続されている。
【００２６】
ラッチ回路部６は、抵抗Ｒ６，Ｒ７，Ｒ８、コンデンサＣ３、ＰＮＰ形のトランジスタＱ２、ＮＰＮ形のトランジスタＱ３によって構成される。
トランジスタＱ２のエミッタは、直流電源回路部４の出力電圧ラインである抵抗Ｒ５−抵抗Ｒ９の接続ラインに接続されている。
【００２７】
また、抵抗Ｒ５−抵抗Ｒ９との接続点は、抵抗Ｒ８を介して、トランジスタＱ２のベースとトランジスタＱ３のエミッタに接続されている。
トランジスタＱ２のエミッタは、抵抗Ｒ５−抵抗Ｒ９の接続点に接続され、トランジスタＱ２のコレクタは、トランジスタＱ３のベースに接続されている。
トランジスタＱ３のベースは、抵抗Ｒ６を介してレベル検出回路部５のトランジスタＱ１のコレクタに接続され、トランジスタＱ３のベース−エミッタ間には、抵抗Ｒ７とコンデンサＣ３が接続されている。
【００２８】
このように構成される整流回路１の動作は以下のようになる。
先ず、整流動作としては、スイッチ回路部３がオフ（開放）で、交流入力端子ｔ１の入力電圧がプラスレベルのときは、整流ダイオードＤ６ａ→平滑コンデンサＣ５→平滑コンデンサＣ６→整流ダイオードＤ６ｄの経路で電流が流れる。また交流入力端子ｔ２の入力電圧がプラスレベルのときは、整流ダイオードＤ６ｃ→平滑コンデンサＣ５→平滑コンデンサＣ６→整流ダイオードＤ６ｂの経路で電流が流れる。これにより、平滑コンデンサＣ５，Ｃ６が充電されることになる。
つまり、スイッチ回路部３がオフのときは、整流回路部２及び平滑回路部２から成る回路部位（直流電圧生成回路）がブリッジ整流回路として動作し、直列に接続された平滑コンデンサＣ５，Ｃ６の両端からは、交流入力電圧レベルの等倍レベルに応じた直流出力電圧ＤＣｏｕｔが得られることになる。
【００２９】
これに対して、スイッチ回路部３がオン（短絡）で、交流入力端子ｔ１の入力電圧がプラスレベルのときは、整流ダイオードＤ６ａ→平滑コンデンサＣ５→電界効果トランジスタＦＥＴ２（ドレイン−ソース）→電界効果トランジスタＦＥＴ１の寄生ダイオードＤｐ１→交流入力端子ｔ２の経路で電流が流れ、平滑コンデンサＣ５が充電されることになる。
また、同じくスイッチ回路部３がオンで、交流入力端子ｔ２の入力電圧がプラスレベルのときは、電界効果トランジスタＦＥＴ１（ドレイン−ソース）→電界効果トランジスタＦＥＴ２の寄生ダイオードＤｐ２→平滑コンデンサＣ６→整流ダイオードＤ６ｂ→交流入力端子ｔ１の経路で電流が流れ、平滑コンデンサＣ６が充電されることになる。
つまり、スイッチ回路部３がオンのときは、整流回路部２が倍圧整流回路として動作し、平滑コンデンサＣ５，Ｃ６の両端からは、交流入力電圧の倍圧レベルに応じた直流出力電圧ＤＣｏｕｔが得られることになる。
【００３０】
また、上記スイッチ回路部３がオン（短絡）のときの整流電流の経路から分かるように、交流入力電圧（ＡＣ  ｉｎ）の極性が反転するのに応じて、整流電流は、一方の電界効果トランジスタＦＥＴのドレイン−ソースを流れると共に、他方の電界効果トランジスタＦＥＴの寄生ダイオードを流れるようになっている。つまり、本実施の形態では、スイッチ回路部３として、それぞれ寄生ダイオードを有する２つの電界効果トランジスタのソースを相互に接続していることで、正／負の両極性に応じて反転する整流電流（交流電流）が流れるようにされた、いわゆるＡＣスイッチを構成しているものである。
【００３１】
また、直流電源回路部４の動作としては、交流入力端子ｔ１の入力電圧がプラスレベルのときは、電流制限抵抗Ｒ１→コンデンサＣ１→整流ダイオードＤ２→平滑コンデンサＣ２→寄生ダイオードＤｐ１→交流入力端子ｔ２の経路で電流が流れて平滑コンデンサＣ２が充電される。
【００３２】
また、交流入力端子ｔ２の入力電圧がプラスレベルで、スイッチ回路部３がオフのときは、整流ダイオードＤ６ｃ→平滑コンデンサＣ５→平滑コンデンサＣ６→抵抗Ｒ１０−ダイオードＤ７→整流ダイオードＤ１→コンデンサＣ１→電流制限抵抗Ｒ１→交流入力端子ｔ１の経路で電流が流れ、コンデンサＣ１を放電するようにされる。
また、同じく交流入力端子ｔ２の入力電圧がプラスレベルで、スイッチ回路部３がオンのときは、交流入力端子ｔ２→電界効果トランジスタＦＥＴ１→整流ダイオードＤ１→コンデンサＣ１→電流制限抵抗Ｒ１→交流入力端子ｔ１の経路で電流が流れてコンデンサＣ１を放電するようにされる。
このような直流電源回路部４の動作により、平滑コンデンサＣ２の両端電圧として、スイッチ回路部３の電界効果トランジスタを駆動するための直流電源電圧が得られることになる。なお、この直流電源電圧は、平滑コンデンサＣ２と並列接続されたツェナーダイオードＤ５により安定化される。
【００３３】
ここで、整流回路１においては、直流電源回路部４にコンデンサＣ１を設け、コンデンサＣ１のリアクタンスを利用して交流電流を制限することで、直流電源回路部４に流れる無効電流を多くして消費電力の低減を図るようにしている。
このようにコンデンサＣ１を設けるようにした場合は、消費電力を電流制限抵抗Ｒ１だけで電流制限を行ったときの１／１０以下にすることができる。
【００３４】
また、この場合の電流制限抵抗Ｒ１は、スパイク状のノイズが交流電圧入力ラインに重畳されたときに、コンデンサＣ１のみでは大きな電流が直流電源回路部４に流れ込むため、そのような電流を制限するために設けられるものである。
【００３５】
また、レベル検出回路部５の動作としては、抵抗Ｒ４を介してトランジスタＱ１のベースに印加されるベース電圧と、抵抗Ｒ２，抵抗Ｒ３との接続点の電圧との電位差がツェナーダイオードＤ４のブレークダウン電圧以上になった時に、トランジスタＱ１にベース電流が流れてトランジスタＱ１がオンすることになる。
ここでは、交流入力電圧レベルがＡＣ２００Ｖ系のときにトランジスタＱ１をオンにして抵抗Ｒ６を介して、ラッチ回路部６に電流が供給されるように、抵抗Ｒ２，抵抗Ｒ３の抵抗値が設定されている。
【００３６】
ラッチ回路部６は、レベル検出回路部５から電流が供給されたとき、つまり交流入力電圧がＡＣ２００Ｖ系のときは、トランジスタＱ２，Ｑ３がオンになる。従って、このときは、抵抗Ｒ５を介して直流電源回路部４から供給される直流電流がトランジスタＱ２→トランジスタＱ３の経路を流れることになる。
つまり、交流入力電圧がＡＣ２００Ｖ系のときは、直流電源回路部４の直流電圧レベルが、スイッチ回路部３の電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートにゲート電圧として印加されることがなく、スイッチ回路部３はオフ状態になり、整流回路部２はブリッジ整流回路として動作することになる。
【００３７】
これに対して、ラッチ回路部６にレベル検出回路部５から電流が供給されないとき、つまり交流入力電圧がＡＣ１００Ｖ系のときは、トランジスタＱ２，Ｑ３がオフになる。したがって、このときは、直流電源回路部４の直流電圧が、スイッチ回路部３の電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートに印加されることになる。これにより、スイッチ回路部３はオン状態になり、整流回路部２は倍圧整流回路として動作することになる。
【００３８】
なお、ラッチ回路部６に設けられているトランジスタＱ２，Ｑ３は、一旦、オンになると、トランジスタＱ１からの電流供給がなくなっても、直流電源回路部４から、所定の保持電流以上の電流が供給され続けることでオン状態を持続するようにされる。つまり、その動作を保するようにされる。
レベル検出回路５の構成では、交流入力電圧の１周期における半波の期間に検出を行うことから、トランジスタＱ１からの電流供給も交流入力電圧の１周期における半波の期間のみとなって、他方の半波の期間にはトランジスタＱ１からの電流供給がなくなる。しかしながら、ラッチ回路６が備えられることで、トランジスタＱ１からの電流供給がなくなる半波の期間においても、ラッチ回路６はそれまでの動作状態を維持することとなって、スイッチ回路３もオフ状態が維持される。
また、ラッチ回路６が備えられることで、例えば、ＡＣ２００Ｖ系の交流入力電圧の電圧レベルが変動し、レベル検出回路部５の検出動作が不安定になった場合でも、整流回路部２は、ブリッジ整流回路として動作することになる。これにより、ＡＣ２００Ｖ系の交流入力電圧のときに、整流回路部２が誤って、ＡＣ１００Ｖ系の倍圧整流回路に切り替わるのを防止するようにしている。
【００３９】
このように図１に示す整流回路１においては、スイッチ回路部３として、ＰＮ接合を持たない抵抗素子である電界効果トランジスタＦＥＴ１，ＦＥＴ２を用いて構成するようにしている。このようにしてスイッチ回路部３を形成した場合は、これら２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートに印加するゲート電圧を可変するだけで、スイッチ回路部３間の導通状態をオン（短絡）状態またはオフ（開放）状態にすることができ、整流回路部２をブリッジ整流回路または倍圧整流回路に切り換えることができるようになる。
【００４０】
また、このように構成される整流回路１においては、スイッチ回路部３をオン／オフするのにあたり、電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートにはリーク電流以外は殆ど流れないことから、スイッチ回路部３における電力損失を殆ど無いものとすることができる。
【００４１】
さらに、スイッチ回路部３に使用する電界効果トランジスタ素子に、適正な素子を用いるようにすれば、スイッチ回路部３における電圧降下を、従来のようにスイッチ素子として双方向サイリスタを用いたときより小さくすることができるという利点がある。
【００４２】
さらにまた、スイッチ回路部３の電界効果トランジスタＦＥＴ１，ＦＥＴ２をオン／オフ駆動するためのドライブ電流は、実際には非常に少ないことから、直流電源回路部４、レベル検出回路部５、ラッチ回路部６からなるコントロール回路部７を高抵抗化することができる。
この結果、コントロール回路部７に流れる電流を減少させることができるので、コントロール回路部７における消費電力も低減することができる。
【００４３】
実験によれば、図１に示した整流回路１の消費電力は、交流入力電圧がＡＣ１００Ｖ系（ＡＣ１００Ｖ）のときに１．２５ｍＷ、ＡＣ２００Ｖ系（ＡＣ２２０Ｖ）のときに５．５９ｍＷであることが確認された。
すなわち、従来のように、スイッチ回路を双方向サイリスタにより構成したときの消費電力（０．１Ｗ〜１Ｗ）に比べて極めて少ない消費電力で整流回路部２の切替を行うことが確認された。
【００４４】
なお、電界効果トランジスタＦＥＴでも、高速スイッチングさせる場合は、ゲート容量の電荷を速やかに充放電する必要があるため、ゲートドライブ能力として大きい能力が要求されることになる。しかし、整流回路１の場合は、スイッチ回路部３の切替動作は、使用地域の商用交流電圧に応じて電界効果トランジスタＦＥＴ１，ＦＥＴ２をオンまたはオフのどちらかに固定するという使用形態であり、またスイッチング速度が要求されることもないので、大きいゲートドライブ能力は不要とされ、僅かなドライブ電力で済むことになる。
【００４５】
図２は、第２の実施の形態としての整流回路の構成を示した図である。
なお、図１と同一回路部位には、同一符号を付して重複する説明については省略する。また、図２においても、ＡＣ１００Ｖ系〜ＡＣ２００Ｖ系のワイドレンジ対応の整流回路を例に挙げて説明する。
【００４６】
この図２に示す整流回路部２は、上記図１に示した整流回路１とレベル検出回路の回路構成が異なるものとされる。
即ち、この図２に示す整流回路部２では、レベル検出回路部１２がコンデンサＣ１１，Ｃ１２，Ｃ１３、整流ダイオードＤ１１，Ｄ１２、ツェナーダイオードＤ１３によって構成され、直流電源回路部４の電流制限抵抗Ｒ１とコンデンサＣ１との接続点にコンデンサＣ１１，Ｃ１２の直列回路を接続するようにしている。
この場合、コンデンサＣ１１，Ｃ１２の接続点には、整流ダイオードＤ１１のカソードと整流ダイオードＤ１２のアノードが接続される。
また、整流ダイオードＤ１２のカソードには平滑コンデンサＣ１３の一端とツェナーダイオードＤ１３のカソードが接続される。
また、整流ダイオードＤ１１のアノードと平滑コンデンサＣ１３の他端、及びコンデンサＣ１２の他端は共通に接続される。
【００４７】
また、この図２に示す整流回路１１では、上記図１に示した整流回路１に設けられていたダイオードＤ７と抵抗Ｒ１０が削除され、代わりに交流入力端子ｔ２と、スイッチ回路部３の電界効果トランジスタＦＥＴ１，ＦＥＴ２のソースとの間にコンデンサＣ７を設けるようにしている。
【００４８】
この図２に示す整流回路１１においては、直流電源回路部４、レベル検出回路部１２、ラッチ回路部６によりコントロール回路部１３（切換手段）が形成されることになる。
【００４９】
先ず、図２に示す整流回路１１の直流電源回路部４の動作としては、交流入力端子ｔ１の入力電圧がプラスレベルのときは、上記図１と同様、電流制限抵抗Ｒ１→コンデンサＣ１→整流ダイオードＤ２→平滑コンデンサＣ２→寄生ダイオードＤｐ１→交流入力端子ｔ２の経路で電流が流れ、平滑コンデンサＣ２が充電されることになる。
また交流入力端子ｔ２の入力電圧がプラスレベルのときは、コンデンサＣ７→整流ダイオードＤ１→コンデンサＣ１→電流制限抵抗Ｒ１→交流入力端子ｔ１の経路で電流が流れ、コンデンサＣ１を放電するようにされる。
そして、この場合にも、平滑コンデンサＣ２の両端電圧として、スイッチ回路部３を駆動するための直流電源が得られることになる。
【００５０】
また、図２に示した整流回路１１のレベル検出回路部１２では、コンデンサＣ１１，Ｃ１２により入力電圧を分圧して、入力電圧レベルを検出するようにしている。つまり、リアクタンス素子であるコンデンサＣ１１，Ｃ１２で分圧した入力電圧を整流ダイオードＤ１１，Ｄ１２により整流し、その整流電圧がツェナーダイオードＤ１３のブレークダウン電圧以上の時にトランジスタＱ２，Ｑ３をオンするようにしている。
【００５１】
よって、例えば入力電圧レベルがＡＣ２００Ｖ系のときはラッチ回路部６のトランジスタＱ２，Ｑ３がオンになる。また逆に入力電圧レベルがＡＣ１００Ｖ系のときはラッチ回路部６のトランジスタＱ２，Ｑ３がオフになる。
つまり、上記図１と同様、交流入力電圧がＡＣ２００Ｖ系のときはスイッチ回路部３がオフになり、整流回路部２はブリッジ回路として動作することになる。これに対して、交流入力電圧がＡＣ１００Ｖ系のときはスイッチ回路部３がオンになり、整流回路部２は倍圧整流回路として動作することになる。
【００５２】
そして、この図２に示すように整流回路１１を構成した場合は、上記図１に示したように、高電圧とされる交流入力電圧ラインの正極側と負極側との間に、分圧用の抵抗Ｒ２，Ｒ３を設ける必要が無いので、抵抗Ｒ２，Ｒ３における電力損失がない分だけ、電力消費を低減することができる。
【００５３】
また、図２に示した整流回路１１のように、交流入力電圧をリアクタンス素子（コンデンサＣ１１，Ｃ１２）により分圧した場合、コンデンサＣ１１，Ｃ１２を流れる電流は無効電流であり、発生する電力も無効電力になり、実効電力にならないことから、コンデンサＣ１１，Ｃ１２による電力消費の増加は無いものとされる。これにより、上記図１に示した整流回路１より、さらに消費電力を低減することができるという利点がある。
【００５４】
実験によれば、図２に示した整流回路１１では、交流入力電圧がＡＣ１００Ｖのときに０．０７ｍＷ、ＡＣ２２０Ｖのときに０．１２ｍＷまで低減できることが確認された。
【００５５】
なお、図２に示した整流回路１１のレベル検出回路部１２では分圧回路をコンデンサＣ１１，Ｃ１２によって形成するようにしているが、分圧回路は抵抗を用いて構成することも可能である。また、例えば分圧回路のコンデンサＣ１１，Ｃ１２の何れか一方を抵抗により構成することも可能である。
【００５６】
但し、分圧回路をコンデンサＣ１１，Ｃ１２だけで構成した場合は、交流入力電圧の周波数に依存しないものとすることができるが、コンデンサＣ１１，Ｃ１２の何れか一方を抵抗で構成した場合は、レベル検出回路部１２の出力電圧が交流入力電圧の周波数に依存したレベル差が発生することになる。
因みに、整流回路１１に設けられている電流制限抵抗Ｒ１は、コンデンサＣ１１，コンデンサＣ１２のインピーダンスに比べて極めて小さいので、電流制限抵抗Ｒ１による周波数依存は殆ど無視することができる。
【００５７】
図３は、第３の実施の形態としての整流回路の構成を示した図である。
なお、図１と同一部位には同一符号を付して説明を省略する。
また、図３では、例えば電子機器などに設けられている待機電力回路（スタンバイ電源回路）などにおいて使用される整流回路を例に挙げて説明する。
【００５８】
この図３に示す整流回路２１は、一次側巻線に商用交流電圧などが交流入力電圧Ｖｉｎとして入力されている電源トランスＴ１の二次側に設けられる。
この場合は、電源トランスＴ１の二次側巻線の一方の端子ｔ２１に整流回路部２を形成している整流ダイオードＤ６ａのアノードと、整流ダイオードＤ６ｂのカソードが接続される。また、電源トランスＴ１の二次側巻線の他方の端子ｔ２２に整流回路部２を形成している整流ダイオードＤ６ｃのアノードと整流ダイオードＤ６ｄのカソードが接続されることになる。
【００５９】
整流回路部２を形成している整流ダイオードＤ６ａとダイオードＤ６ｃのカソードは、平滑回路部８を形成している平滑コンデンサＣ５の正極側に接続され、整流ダイオードＤ６ｂ，Ｄ６ｄのアノードは平滑コンデンサＣ６の負極側に接続されている。
【００６０】
この場合も、平滑コンデンサＣ５の負極側が、平滑コンデンサＣ６の正極側に接続され、これら平滑コンデンサＣ５，Ｃ６により直列回路が形成されている。
そして、この平滑コンデンサＣ５，Ｃ６の直列回路により形成される平滑回路部８の直流電圧ＤＣｐｒｅを３端子シリーズレギュレータＩＣ（以下、単に「レギュレータＩＣ」と表記する）と平滑コンデンサＣ２２とにより定電圧化して、直流出力電圧ＤＣｏｕｔとして出力するようにしている。なお、レギュレータＩＣの入力端子とＧＮＤ端子間にはノイズ除去コンデンサＣ２１が設けられている。
そして、この場合は平滑コンデンサＣ５，Ｃ６の接続点と電源トランスＴ１の二次側巻線端子ｔ２２との間に、電界効果トランジスタＦＥＴ１，ＦＥＴ２を用いたスイッチ回路部３を設けるようにしている。
【００６１】
なお、この場合、電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲート−ソース間には過電圧保護用のコンデンサＣ４と共に抵抗Ｒ２２が設けられている。また、電界効果トランジスタＦＥＴ１，ＦＥＴ２のソースは抵抗Ｒ２３を介して負極側に接続されている。
【００６２】
さらに、このような整流回路２１には、ドライブ回路部２２とレベル検出回路部２３とからなるコントロール回路部２４（切換手段）が設けられている。
ドライブ回路部２２は、トランジスタＱ２１，Ｑ２２，Ｑ２４、抵抗Ｒ２４，Ｒ２５，Ｒ２６，Ｒ２７，Ｒ３０，Ｒ３１，Ｒ３２により構成されている。
この場合、トランジスタＱ２１のエミッタは、レギュレータＩＣの入力ラインに接続され、そのコレクタが抵抗Ｒ２１を介してスイッチ回路部３を形成している電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートに接続されている。
また、トランジスタＱ２１のベースは、抵抗Ｒ２４を介して入力ラインに接続されていると共に、抵抗Ｒ２５を介してトランジスタＱ２２のコレクタに接続されている。
トランジスタＱ２２のベースは、抵抗Ｒ２６を介してレベル検出回路部２３のトランジスタＱ２３のコレクタに接続されていると共に、抵抗Ｒ２７を介して負極ラインに接続されている。また、トランジスタＱ２２のエミッタは、負極ラインに接続されている。
【００６３】
また、トランジスタＱ２４のベースは、抵抗Ｒ３１を介してレベル検出回路部２３のトランジスタＱ２３のコレクタに接続されていると共に、抵抗Ｒ３２を介して負極ラインに接続されている。
またトランジスタＱ２４のコレクタは、レベル検出回路部２３の抵抗Ｒ２９を介してトランジスタＱ２３のベースに接続されていると共に、抵抗Ｒ３０を介して負極ラインに接続されている。なお、トランジスタＱ２４のエミッタは負極ラインに接続されている。
【００６４】
一方、コントロール回路部２４のレベル検出回路部２３は、トランジスタＱ２３、抵抗Ｒ２８，Ｒ２９により構成される。
この場合、トランジスタＱ２３のエミッタは、レギュレータＩＣの出力ラインに接続され、そのコレクタが、上記したように抵抗Ｒ２６を介してトランジスタＱ２２のベース、及び抵抗Ｒ３１を介してトランジスタＱ２４のベースにそれぞれ接続されている。また、トランジスタＱ２３のベースは、抵抗Ｒ２８を介して入力ラインに接続されていると共に、抵抗Ｒ２９を介してトランジスタＱ２４のコレクタに接続されている。
【００６５】
このように構成されるレベル検出回路部２３では、レギュレータＩＣから出力される出力電圧を基準電圧として利用するようにしている。このため、レギュレータＩＣの出力端子がトランジスタＱ２３のエミッタに接続され、レギュレータＩＣの入力電圧レベル（平滑回路部８の直流電圧ＤＣｐｒｅ）が、レギュレータＩＣの出力電圧（基準電圧）より所定レベル以上高くなるときは、トランジスタＱ２３がオフとなるように、抵抗Ｒ２８，Ｒ２９，Ｒ３０の抵抗値を設定するようにしている。
【００６６】
このようにレベル検出回路部２３を構成した場合、レギュレータＩＣの入力レベルが基準電圧より高く、トランジスタＱ２３がオフのときは、ドライブ回路部２２のトランジスタＱ２２，Ｑ２４がオフになり、トランジスタＱ２２がオフのときは、トランジスタＱ２１もオフになる。これにより、スイッチ回路部３の電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートに、ゲート電圧として印加されることなく、スイッチ回路部３はオフ状態になる。つまり、レギュレータＩＣの入力電圧レベルが、レギュレータＩＣの出力電圧（基準電圧）以上のときは、整流回路部２をブリッジ整流回路として動作させるようにしている。
【００６７】
一方、レギュレータＩＣの入力電圧レベルがその出力電圧（基準電圧）より低いときは、トランジスタＱ２３がオンになり、これに伴ってトランジスタＱ２２，Ｑ２４がオンになる。トランジスタＱ２２がオンになると、トランジスタＱ２１がオンになる。これにより、スイッチ回路部３の電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートには、トランジスタＱ２１を介してゲート電圧が印加され、スイッチ回路部３はオン状態になる。
【００６８】
この結果、整流回路部２は、倍圧整流回路として動作することになり、レギュレータＩＣの入力電圧レベルが、レギュレータＩＣの出力電圧（基準電圧）以下のときは、レギュレータＩＣの入力電圧レベルをほぼ２倍の電圧レベルまで高くすることができる。
【００６９】
なお、この図３に示す整流回路２１は、電源トランスＴ１から入力される入力電圧レベルが低いので、交流電流を制限して消費電力の低減を図ることを目的としたリアクタンス素子は設けられていないものである。
【００７０】
このように図３に示す整流回路２１においては、レギュレータＩＣにより定電圧化した出力電圧ＤＣｏｕｔを基準電圧とし、レギュレータＩＣの入力電圧が基準電圧以下であれば、整流回路部２及び整流回路部８から成る部位を倍圧整流回路とし、レギュレータＩＣの入力電圧が基準電圧以上であれば、ブリッジ整流回路とするようにり替えを行うようにしている。
【００７１】
このように構成すれば、例えば入力される交流入力電圧だけでなく、レギュレータＩＣの出力側から図示しない負荷に流れる負荷電流の大小変化により、レギュレータＩＣの入力電圧が変化した場合でも、その電圧変化を検出して整流回路部２の整流方式を切り換えることができるようになる。
【００７２】
また、本実施の形態の整流回路２１では、スイッチ回路部３に使用する電界効果トランジスタとして、低電圧化で電圧降下の低い素子、例えば電圧降下が０．１Ｖ程度の素子を用いることができる。したがって、例えば０．７Ｖ程度の電圧降下が生じる双方向サイリスタを用いてスイッチ回路部３を構成する場合よりも電力損失を低減することができる。
【００７３】
また、このようにして整流回路２１を構成した場合は、整流回路における電力消費を極めて少なくすることができるので、例えば電子機器の待機電力回路などの低電圧動作で、しかも低消費電力化が求められている待機電力回路などに適用して非常に好適とされる。
例えばスイッチ回路部３の電界効果トランジスタＦＥＴとして適正な素子を選択してドライブ電流を少なくすると、コントロール回路部２４全体の電流も、それに合わせて少なくすることができる。例えばコントロール回路部２４全体の消費電力を無負荷時において、交流入力電圧がＡＣ１００Ｖ系のときに０．１ｍＷ以下（ＡＣ１００Ｖ）、交流入力電圧がＡＣ２００Ｖ系のときに０．２ｍＷ以下（ＡＣ２２０Ｖ）程度まで低減することができる。
【００７４】
なお、本実施の形態において説明した整流回路の構成は、あくまでも一例であり、本発明の整流回路は、整流回路部２の回路形態を倍電圧整流回路またはブリッジ整流回路に切り換えるスイッチ回路部を電界効果トランジスタにより構成されていれば、何れの整流回路にも適用可能である。
【００７５】
【発明の効果】
以上説明したように、本発明の整流回路としては、交流入力電圧を入力して整流平滑電圧を得るための、整流回路部及び平滑回路部から成る直流電圧生成回路は、スイッチ回路のオン（短絡）／オフ（開放）に応じて、倍電圧整流回路と、ブリッジ整流回路とで切り換えが行われるようにされている。そして、このスイッチ回路としては、２つの電界効果トランジスタを用いたＡＣスイッチとしての構成を備えることとしている。
これにより、電界効果トランジスタのゲートに印加すべきゲート電圧を可変することによって、整流回路の切り換えを行うことが可能となる。つまり、整流回路の切り換えは、電圧コントロールによって行われることになる。また、電界効果トランジスタは、抵抗素子としてみることができるので、使用電流に適合したものを選定することで、例えば双方向サイリスタなどと比較して電圧降下を少ないものとすることができる。これらのことから、本発明としては、非常に少ない電力消費で整流回路の切り換えを行うことが可能となるものである。
また、スイッチ回路部を形成する電界効果トランジスタをオン／オフするためのドライブ電流も非常に少ないことから、切換手段としての回路部について高抵抗化して、ここに流すべき電流量も少なくして、さらに消費電力を低減することができるという利点もある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態としての整流回路の構成を示した図である。
【図２】第２の実施の形態としての整流回路の構成を示した図である。
【図３】第３の実施の形態としての整流回路の構成を示した図である。
【図４】従来の整流回路の一例を示した図である。
【図５】従来の整流回路の一例を示した図である。
【図６】従来の整流回路の一例を示した図である。
【符号の説明】
１  １１  ２１  整流回路、２  整流回路部、３  スイッチ回路部、４  直流電源回路部、５  １２  レベル検出回路部、６  ラッチ回路部、７  １３  ２４  コントロール回路部、２２  ドライブ回路部、２３  レベル検出回路部、Ｃコンデンサ、Ｄ  ダイオード、ＦＥＴ  電界効果トランジスタ、ＩＣ  レギュレータ、Ｑ  トランジスタ、Ｒ  抵抗、Ｔ１  電源トランス
【図１】
2004336959.tif 000003
【図２】
2004336959.tif 000004
【図３】
2004336959.tif 000005
【図４】
2004336959.tif 000006
【図５】
2004336959.tif 000007
【図６】
2004336959.tif 000008