(57)【要約】【課題】ＳＯＩ基板を用いる場合に、界面での再結合電流を低減して検出感度の向上を図れるようにする。【解決手段】ＳＯＩ基板１２の半導体層１５に所定濃度で不純物が導入された電流経路１６が設けられ、その四方の端部に高濃度ｎ型領域１７が形成されている。電流経路１６の上部には、絶縁膜１８を介して多結晶シリコンからなる電極膜１９が形成されている。この電極膜１９と支持基板１３に電圧を印加することで電流経路１６の表層部と底面部とに空乏層２０ａ，２０ｂを形成する。ホール電圧測定時に、界面での再結合電流を抑制できる。【選択図】  図１
2004296469.tif 000002
【特許請求の範囲】
【請求項１】
支持基板に対して絶縁された状態で半導体層が形成された半導体基板と、
この半導体基板の半導体層に形成され、層の面内で平行な方向へ通電する電流経路と、
前記半導体基板の半導体層の面と直交する方向に作用する磁界により前記電流経路を流れる電流に生じるホール電圧を検出する端子と、
前記電流経路を形成する前記半導体層の表層部および底面部の少なくとも一方側に空乏層を形成するための電極とを備えたことを特徴とするホール素子。
【請求項２】
請求項１に記載のホール素子において、
前記半導体基板として張り合わせ法により形成したＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いたことを特徴とするホール素子。
【請求項３】
請求項１または２に記載のホール素子において、
前記電流経路は、前記半導体層中に不純物を拡散することにより形成した構成とされていることを特徴とするホール素子。
【請求項４】
請求項２または３に記載のホール素子において、
前記電極は、前記電流経路を形成している半導体層の上部に絶縁膜を介して形成した電極膜であることを特徴とするホール素子。
【請求項５】
請求項２ないし４のいずれかに記載のホール素子において、
前記電極は、前記半導体基板を構成している支持基板に電圧を印加することで前記絶縁膜を介して位置している前記半導体層の電流経路に空乏層を形成するように構成されていることを特徴とするホール素子。
【請求項６】
請求項１ないし５のいずれかに記載のホール素子において、
前記電流経路を形成している前記半導体層にこれを取り囲むようにして絶縁膜まで達するようにトレンチを形成したことを特徴とするホール素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板に形成した電流経路に対して、磁界が作用することで発生するホール電圧を検出するようにしたホール素子に関する。
【０００２】
【従来の技術】
ホール素子は、例えば図３に示すように、ｐ型の半導体基板１にｎ型の拡散層２を形成し、その拡散層２の両端部に高濃度不純物領域３を形成し、拡散層２中を直線的に電流を流した状態で、対角線方向に発生する電圧を検出することで、半導体基板１の垂直方向に作用している磁界を検出するように構成されたものである。
【０００３】
このような検出構造では、ｐ型の半導体基板１側に逆バイアスを印加することで、ｎ型の拡散層２に横方向に電流を流すようにしているが、この構成では、ｐｎ接合を利用した素子分離をしているので、高温でのリーク電流が多くなり、高温環境下での測定も困難であるという問題があった。
【０００４】
そこで、このような不具合を回避するものとして、例えば、シリコン基板上に酸化膜を形成し、この上にホール素子を形成するためのｎ型もしくはｐ型の半導体層をＣＶＤ，熱拡散などの方法により形成し、金属コンタクト部分にはオーミックコンタクトをとるための高濃度層を形成した構成のものが考えられた（例えば特許文献１参照）。
【０００５】
これは、いわゆるＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板と呼ばれるもので、絶縁基板上に半導体層を形成してここに不純物を導入する構成であるから、素子分離のためのｐｎ接合を用いない構成とすることができるようになるので、ｐｎ接合に起因したリーク電流をなくして高温環境下でも測定することができるようになる。
【０００６】
【特許文献１】
特開平５−３３５６４９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記したような従来技術のものでは、ｐｎ接合に起因したリーク電流の低減を図ることはできても、半導体層と絶縁層との界面における界面準位に起因したリーク電流すなわち界面における再結合電流を排除することができないものであった。
【０００８】
また、半導体層中に不純物を拡散することで導電層を形成するプロセスを採用する関係から、拡散深さ方向に対する不純物濃度の分布が均一にすることができず、拡散源に近い側が高濃度になってシート抵抗が低くなることから、電流は表層近傍を流れやすくなる。このため、不純物濃度が高い表層部分のキャリアの移動度が低くなり、検出感度が低下してしまう問題があった。
【０００９】
上記した問題については、検出感度は高く取れないが、検出回路部などを一体に形成し易いシリコン基板を用いた構成では、解決すべき技術的課題として残されていた。
【００１０】
本発明は上記事情に鑑みてなされたものであり、その目的は、拡散により不純物を導入する半導体層を用いた構成を採用する場合でも、表層近傍で高濃度となることに起因した不具合を回避することができるようにした構造のホール素子を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１の発明によれば、支持基板に対して絶縁された状態で形成された半導体層に電流経路を形成し、半導体層の面に直交する方向に磁界が作用すると、これにより電流経路を流れる電流担体としてのキャリアがローレンツ力を受けて曲げられるため、電流経路の両側に磁界の強さに応じたホール電圧が発生するようになる。このとき、電流経路においては、電極に電圧を印加して空乏層を形成することで、半導体層の表層部および底面部の少なくとも一方側の界面で発生する再結合電流を抑制することができるようになる。この結果、再結合電流の成分を低減した分だけ検出感度の向上を図ることができるようになる。
【００１２】
請求項２の発明によれば、上記請求項１の発明において、半導体基板としてＳＯＩ基板を用いているので、シリコンを半導体層とすることで、シリコン系の製造プロセスを用いることにより製作することができると共に、他の回路要素を一体に形成した集積回路を容易に形成することができるようになる。
【００１３】
請求項３の発明によれば、上記各発明において、電流経路を、半導体層中に不純物を拡散することにより形成した構成としているので、他の回路構成素子に適した半導体層を形成した半導体基板を採用して形成することができる。また、このような拡散による電流経路の形成をする関係から、半導体層中に深さ方向に濃度分布ができる電流経路を採用する構成となる場合でも、電極に電圧を印加して空乏層を形成した状態で測定することができるので、高濃度の領域を空乏層化することで、検出精度の向上も図ることができるようになる。
【００１４】
請求項４の発明によれば、上記請求項２または３の発明において、電極を、電流経路を形成している半導体層の上部に絶縁膜を介して形成した電極膜として設けるので、電流経路の不純物が高濃度の領域を空乏層化することができ、しかも、その空乏層を形成するための電極の構成を簡単なプロセス追加で行えると共に、通常のシリコンのウエハ製造プロセスを採用することができるので、安価に成し得るものである。
【００１５】
請求項５の発明によれば、上記した請求項２ないし４の発明において、電極として、半導体基板を構成している支持基板に電圧を印加することで絶縁膜を介して位置している前記半導体層の電流経路に空乏層を形成するので、電流経路を構成する半導体層の表層側および底面側の両方の界面において発生する再結合電流を低減することができ、検出精度の向上を図ることができると共に、電極を簡単且つ安価に形成することができるようになる。
【００１６】
請求項６の発明によれば、上記各発明において、電流経路を形成している半導体層にこれを取り囲むようにして絶縁膜まで達するようにトレンチを形成したので、半導体層が他の膜との応力の変動による圧縮あるいは引っ張りの応力を受ける場合でも、トレンチ部分でその応力を開放させることができるようになり、これによって、応力で抵抗値が変動するなどのピエゾ抵抗効果による悪影響を抑制して検出精度の低下を防止することができるようになる。
【００１７】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１を参照して説明する。
図１（ａ）は、本発明にかかるホール素子１１の縦断側面を模式的に示すもので、同図（ｂ）は上面から見た図である。
【００１８】
半導体基板としてのＳＯＩ基板１２は、支持基板となるシリコン基板１３上に絶縁膜としての酸化シリコン膜（ＳｉＯ２）膜１４が形成され、その上に単結晶シリコンからなる半導体層１５が積層形成されたものである。例えば、張り合わせ法などにより形成されたものである。
【００１９】
このＳＯＩ基板１２の半導体層１５に、ホール素子形成用の所定のパターン例えば同図（ｂ）に破線領域で示すような対角線方向にクロスする形状にｎ型の不純物を導入して電流経路１６が形成されている。電流経路１６の四方の端部にはオーミックコンタクト用に高濃度で不純物を導入した高濃度ｎ型領域１７が形成されている。
【００２０】
半導体層１５の全体の上面に熱酸化膜などの絶縁膜１８が形成されており、その上に、多結晶シリコン膜などを用いて空乏層形成用の電極膜１９が形成されている。電極膜１９は、図示のように電流経路１６の上部を覆うようにパターニングされている。また、電極膜１９の一部はボンディング用のパッド１９ａが形成され、端子Ｇ１として形成されている。支持基板１３は電極として機能するもので、端子Ｇ２とされている。
【００２１】
電流経路１６の四方に配置された高濃度ｎ型領域１７には、アルミニウム膜などにより形成された電極端子Ａ，Ｂ，Ｃ、Ｄがそれぞれ設けられている。電極端子Ａ〜Ｄのうちで、一方の対向する電極Ａ，Ｂは、この電流経路１６の一方の対角線方向に電流を流すための端子であり、他方の対向する電極Ｃ，Ｄは、ホール電圧を検出するための端子である。
【００２２】
上記構成によれば、端子Ａ，Ｂ間に所定電流を流した状態で、端子Ｃ，Ｄ間に発生するホール電圧を検出することでホール素子１１の面に垂直方向に作用する磁界の大きさと方向を測定することができる。このとき、電極Ｇ１，Ｇ２に他の端子Ａ〜Ｄの電位よりも低い電圧を印加することで、電流経路１６を構成している半導体層１５内に空乏層２０ａ，２０ｂを形成することができる。
【００２３】
このように空乏層２０ａ，２０ｂを形成することにより、電流経路１６の中で電流が流れる領域が狭められるが、絶縁膜１８の界面部分と絶縁膜１４の界面部分とのいずれにおいても電流が流れないので、再結合電流を低減することができ、これによって検出感度の向上を図ることができるようになっている。
【００２４】
また、電極膜１９により空乏層２０ａを形成することで、電流経路１６の表層部の不純物濃度の高い領域を空乏層化して電流を流さないようにして測定することができるので、表面高濃度層の影響による移動度低下、ホール感度低下を抑制することができる。
【００２５】
次に、上述したホール素子１１の製造工程について簡単に説明する。
張り合わせ法で形成した半導体基板１２上の半導体層１５にホール素子として機能する電流経路１６のｎ型領域を形成する。ここでは、例えば半導体層１５は不純物が導入されていない低不純物で高抵抗の層として設けられている場合を想定しており、ｎ型の不純物として例えばリン（Ｐ）や砒素（Ａｓ）を導入する。イオン注入法あるいは燐ガラスからの拡散法などによる。
【００２６】
この後、電流経路１６の端部に、金属配線である端子Ａ〜Ｄを形成する際にオーミックコンタクトをとるための高濃度ｎ型領域１７を形成するために、同様にしてイオン注入法もしくは、燐ガラスからの拡散によって行う。これにより、端子Ａ〜Ｄに対応した位置に高濃度ｎ型領域１７が形成される。
【００２７】
次に、半導体基板１２の表面つまり半導体層１５の上面をわずかに酸化して薄い酸化膜１８を形成する。続いて、半導体層１５の表層部の空乏層形成をコントロールするための電極膜１９を形成する。さらに、絶縁膜を全体に堆積し、コンタクト部分を開口し、アルミニウム膜を蒸着などの方法により全面に成膜すると共に、フォトリソグラフィ処理によってパターニングすることにより所定形状の端子電極を形成する。
【００２８】
なお、裏面側の支持基板１３に端子Ｇ２をとるために、必要に応じて裏面側にも高濃度ｐ型領域を形成する。実際の端子は、チップをダイボンディングしたリードフレーム側から端子Ｇ２をとることができる。そして、以上の製造工程を経ることによりホール素子１１のチップを得ることができる。
【００２９】
このような第１の実施形態によれば、ホール電圧の測定時に、端子Ｇ１，Ｇ２に電圧を印加して電流経路１６の表層部および底面部に空乏層２０ａ，２０ｂを形成することができるので、電流経路１６の上下の絶縁膜１４、１８との界面部分を電流を流さないで測定することができ、これによって界面部分での再結合電流を低減することができ、検出感度の向上を図ることができるようになる。
【００３０】
また、空乏層２０ａを形成することで、電流経路１６の表層部の不純物濃度の高い領域に電流を流さないようでき、これによって表面高濃度層の影響による移動度低下、ホール感度低下を抑制することができる。
【００３１】
（第２の実施形態）
図２は本発明の第２の実施形態を示すもので、以下第１の実施形態と異なる部分について説明する。
この構成においては、ホール素子２１は、ホール効果を測定する基本構成については第１の実施形態と略同じであるが、それらの構成を形成している半導体層１５において、トレンチ２２を形成したところが異なる。
【００３２】
これは、半導体基板としてのＳＯＩ基板１２は、支持基板１３と半導体層１５との間に絶縁膜１４を介在させた構成としているが、半導体層１５は支持基板側から応力を受けると、引っ張りあるいは圧縮応力を受けて歪みやすい構造となっている。これにより、例えば、電流経路１６部分が応力で歪むとピエゾ抵抗効果で抵抗値が変動することになり、検出精度が変動することになる。第２の実施形態では、この点を解決するためにトレンチ２２を設ける構成としたものである。
【００３３】
すなわち、図２に示すように、ホール素子２１を形成した領域の周囲に、絶縁膜１４まで達するようにトレンチ２２を形成し、このトレンチ２２の内部に絶縁膜１８を埋め込むように構成した。これにより、半導体層１５がトレンチ２２部分で不連続となり、応力をトレンチ２２部分で開放させることができるようになる。
【００３４】
これにより、半導体基板１２からの応力の影響によりオフセット電圧が変動する問題については、上記構造にて応力緩和を行うことで変動を抑制する構造とすることができ、測定精度の向上を図ることができるようになる。
【００３５】
本発明は、上記し且つ図面に示した実施形態に限定されず、次のような変形が可能である。
上記各実施形態では、空乏層２０ａ，２０ｂを共に形成する構造としているが、いずれか一方のみを形成するように電極１９や支持基板１３側からの端子を必要に応じて設ける構成とすることができる。なお、好ましくは、一方のみを設ける場合には、電極１９を設けることで高濃度な領域を使用しないで測定を行える点で、優れた特性を得ることができる。
【００３６】
半導体基板１２としてｐ型の支持基板１３を用いた場合の例を示したが、ｎ型の支持基板でも良い。また、半導体層１５についてもｎ型に限らずｐ型とすることもできる。
電流経路１６の平面形状は、上記したパターンに限らず、矩形状の物としても良いし、必要に応じて適宜の形状に形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す模式的な縦断側面図および平面図
【図２】本発明の第２の実施形態を示す図１相当図
【図３】従来技術を示す図１相当図
【符号の説明】
１１，２１はホール素子、１２はＳＯＩ基板（半導体基板）、１３は支持基板、１４は絶縁膜、１５は半導体層、１６は電流経路、１７は高濃度ｎ型領域、１８は絶縁膜、１９は電極膜（電極）、２０ａ，２０ｂは空乏層、２２はトレンチである。
【図１】
2004296469.tif 000003
【図２】
2004296469.tif 000004
【図３】
2004296469.tif 000005