(57)【要約】【課題】キンク効果やバイポーラ・アクションの発生を未然に防止できる半導体装置及びその製造方法の提供。【解決手段】基板（１）上に形成された絶縁膜（２）上に凹部構造（２ｂ）を設け、凹部構造を含む絶縁膜上に所定の厚さで非晶質珪素膜を形成し、熱処理によって非晶質珪素膜を多結晶珪素膜（３）とし、多結晶珪素膜にレーザを照射することにより凹部構造（２ｂ）内の多結晶珪素を非溶融状態に保持しながらその他の部分の当該多結晶珪素膜を溶融状態にし、当該凹部構造内に保持された１以上の多結晶珪素を結晶核として結晶成長させて、当該凹部構造を中心とした領域に１以上の略単結晶粒から構成される単結晶珪素膜（３ｂ）を形成し、凹部構造（２ｂ）上に相当する位置にキャリア電極（９）が設けられた半導体膜（３ｃ）を形成する。【選択図】  図１
2004228161.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された絶縁膜上に凹部構造を設ける工程と、
前記絶縁膜上に、前記凹部構造において相対的に厚い膜厚を有する非単結晶珪素膜を形成する工程と、
前記非単結晶珪素膜にレーザを照射することにより、前記凹部構造内の一部の珪素膜を非溶融状態に保持しながらその他の部分の珪素膜を溶融状態にし、当該凹部構造内における溶融状態と非溶融状態との界面付近の一以上の結晶粒を結晶核として結晶成長させて、当該凹部構造を中心とした領域に一以上の略単結晶粒から構成される略単結晶珪素膜を形成する工程と、
前記略単結晶珪素膜をパターニングして前記凹部構造と一部重なる半導体膜を形成する工程と、
前記半導体膜と重なっていない前記凹部構造上に、当該凹部構造内の珪素膜と電気的に接続するキャリア電極を形成する工程と、を備える半導体装置の製造方法。
【請求項２】
前記凹部構造を設ける工程では、当該凹部構造の長手方向に延在する溝を形成し、
前記略単結晶珪素膜を形成する工程では、前記溝内の複数箇所に形成される結晶粒を前記結晶核として前記略単結晶粒を成長させる、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記凹部構造を設ける工程では、当該凹部構造の長手方向に散在する複数の孔を形成し、
前記略単結晶珪素膜を形成する工程では、各前記孔内にそれぞれ形成される結晶粒を前記結晶核として、各々の当該結晶核からそれぞれ前記略単結晶粒を成長させる、請求項１に記載の半導体の製造方法。
【請求項４】
前記凹部構造を設ける工程では、当該凹部構造の幅を、１μｍ以下に設定する、請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
当該凹部構造の長手方向の長さは、前記半導体膜の長さより長く設定されている、請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記凹部構造の長手方向と延在方向が略平行になるように、ゲート電極を形成する工程と、
前記ゲート電極をマスクとして自己整合的に不純物を前記半導体膜に導入し、前記半導体膜にドレイン領域及びソース領域を形成する工程と、をさらに備える、請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記キャリア電極は、前記ゲート電極と電気的に接続するようにパターニングされる、請求項１に記載の半導体装置の製造方法。
【請求項８】
前記キャリア電極を形成する工程は、
前記半導体膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の前記凹部構造に相当する領域の一部に貫通孔を設け、当該層間絶縁膜上に、前記貫通孔によって前記凹部構造内部の略単結晶と電気的に接する前記キャリア電極を設ける工程と、を備える請求項１乃至７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記基板上に形成される絶縁膜を酸化珪素膜と窒化珪素膜とを含む多層構造に形成し、当該多層構造のうち前記基板側に前記窒化珪素膜を設け、前記酸化珪素膜に前記凹部構造を設ける、請求項１乃至８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
基板と、
前記基板上に形成された絶縁膜と、
前記絶縁膜上にパターニングして形成された半導体膜と、
前記半導体膜と一部重なるように前記絶縁膜に形成され、当該半導体膜と連続している結晶が形成されている凹部構造と、を備え、
前記半導体膜と重なっていない前記凹部構造上に、当該凹部構造内の結晶と電気的に接続するキャリア電極をさらに備えている半導体装置。
【請求項１１】
前記凹部構造は、当該凹部構造の長手方向に延在する溝である、請求項１０に記載の半導体装置。
【請求項１２】
前記凹部構造は、当該凹部構造の長手方向に散在する複数の孔である、請求項１０に記載の半導体装置。
【請求項１３】
前記凹部構造は、当該凹部構造の長手方向の長さは、前記半導体層の長さより長く設定されている、請求項１０乃至１２のいずれか一項に記載の半導体装置。
【請求項１４】
前記半導体膜には、ドレイン領域及びソース領域が形成されており、
前記半導体膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に、前記凹部構造の長手方向と延在方向が略平行になるように形成されたゲート電極と、
前記ゲート電極を介して対峙しており、前記ドレイン領域及び前記ソース領域にそれぞれ電気的に接続するドレイン電極及びソース電極と、をさらに備える、請求項１０乃至１３のいずれか一項に記載の半導体装置。
【請求項１５】
前記絶縁膜は、酸化珪素膜と窒化珪素膜とを含む多層構造であり、当該多層構造のうち前記基板側に前記窒化珪素膜が形成され、前記酸化珪素膜に前記凹部構造が形成されている請求項１０乃至１４のいずれか一項に記載の半導体装置。
【請求項１６】
請求項１０乃至１５のいずれか一項に記載の半導体装置を備えている電気光学装置。
【請求項１７】
請求項１０乃至１５のいずれか一項に記載の半導体装置を備えている電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタ等の半導体装置に係り、特に、悪影響を及ぼすチャネル電荷を除去可能な半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
表示パネル等の電気光学装置を製造するために、ガラス等の基板上にシリコン膜や絶縁膜を積層して薄膜トランジスタ（ＴＦＴ）を形成している。特に低温形成された単結晶珪素膜を半導体膜として備える薄膜トランジスタは性能が良いため好ましい。
【０００３】
従来、多結晶珪素薄膜トランジスタ（ｐ−ＳｉＴＦＴ）に代表される薄膜半導体装置を比較的低温にて製造する方法として、絶縁膜に設けられた孔を利用して単結晶珪素膜を形成する方法がいくつかの文献において提案されていた（非特許文献１及び非特許文献２）。これら文献には、基板上の絶縁膜に穴を開けて、この絶縁膜上及び穴内に非晶質珪素膜を形成した後、この非晶質珪素膜にレーザを照射して、前記穴の底部内の非晶質珪素を非溶融状態に保持しながら、その他の部分の非晶質珪素膜を溶融状態にすることにより、非溶融状態に保持された非晶質珪素を結晶核とした結晶成長を生じさせて、略単結晶状態の珪素膜を形成することが開示されている。
【０００４】
【非特許文献１】
「Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ」，  ＩＢＭ  ＴＥＣＨＮＩＣＡＬ  ＤＩＳＣＬＯＳＵＲＥ  ＢＵＬＬＥＴＩＮ  Ａｕｇ．１９９３  ｐｐ２５７−２５８
【非特許文献２】
「Ａｄｖａｎｃｅｄ  Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  Ｔｅｃｈｎｉｑｕｅｓ  ｏｆ  Ｓｉ  Ｔｈｉｎ−Ｆｉｌｍ  Ｆｏｒ  Ｌｏｃａｔｉｏｎ  Ｃｏｎｔｒｏｌ  ｏｆ  Ｌａｒｇｅ  Ｇｒａｉｎ  ｏｎ  Ｇｌａｓｓ  」，  Ｒ．Ｉｓｈｉｈａｒａ等，  ｐｒｏｃ．ＳＰＩＥ  ２００１，  ｖｏｌ．４２９５，  ｐ．１４〜２３
【発明が解決しようとする課題】
しかしながら、例え半導体膜が単結晶で構成された性能の高いものであっても、ガラス基板の上に半導体膜を形成する場合にはチャネル領域において生じる不要な電荷が蓄積することがあるため、この電荷により、キンク効果やバイポーラ・アクションが発生する可能性があった。
【０００５】
通常、ＭＯＳトランジスタにおいてドレイン電圧を上げるに連れドレイン電流が上昇していくが、ある程度以上ドレイン電圧が上昇してドレイン電流が殆ど上昇しない飽和領域に達する。この飽和領域における高いドレイン電圧が印加されている場合に、高い電界によってソース電極からドレイン電極へ向けて高速で移動する電子がドレイン電極に電子が衝突する際に、ホールと電子対からなるホットキャリアが生じる。この時、ホットキャリアの電子がさらにドレイン電極に吸収され、高いドレイン電圧領域でドレイン電流を飽和状態からさらに押し上げるのである。これがキンク効果である。
【０００６】
また、ホットキャリアのうちホールはチャネル領域の反転層下部（ゲート電極から離れた部分）に蓄積されていき、チャネル電位を上昇させる。チャネル電位が上昇すると、ソース領域のｐｎ接合面から電子が少数キャリアとしてチャネル領域に注入され、この少数キャリアが再びドレイン電極に到達し、ホットキャリアを増産させる。この循環から電流が増幅されていき最終的に好ましくない降伏現象を生ずることになる。この一連の動作をバイポーラ・アクションと呼ぶ。
【０００７】
従来、電気光学装置のようなガラス基板上に半導体装置が形成される場合には、チャネル領域に蓄積される電荷を逃すことができないため、キンク効果やバイポーラ・アクションを生じ易くなり動作不具合を生じるおそれがあった。
【０００８】
【課題を解決するための手段】
本発明は、このような従来の課題に着目してなされたものであり、キンク効果やバイポーラ・アクションの発生を防止できる半導体装置の製造方法及びその構造を提供することを目的とする。
【０００９】
本発明の半導体装置の製造方法は、基板上に形成された絶縁膜上に凹部構造を設ける工程と、絶縁膜上に、凹部構造において相対的に厚い膜厚を有する非単結晶珪素膜を形成する工程と、非単結晶珪素膜にレーザを照射することにより、凹部構造内の一部を非溶融状態に保持しながらその他の部分を溶融状態にし、当該凹部構造内における溶融状態と非溶融状態との界面付近に生じる多結晶のうち異なる位置に生じた複数の結晶粒をそれぞれ結晶核として結晶成長させて互いの結晶粒を接触させ、当該凹部構造を中心とした領域に、互いに粒界において接した複数の略単結晶粒から構成される略単結晶珪素膜を形成する工程と、略単結晶珪素膜をパターニングして凹部構造と一部重なる半導体膜を形成する工程と、半導体膜と重なっていない凹部構造上に、当該凹部構造内の珪素膜と電気的に接続するキャリア電極を形成する工程と、を備える。
【００１０】
上記工程によれば、非単結晶珪素膜にレーザが照射されると珪素膜が溶融するが、凹部構造部分は相対的に膜厚が厚いのでレーザ照射によるエネルギーが及ばず、底部が非溶融状態で残る。溶融した珪素が凝固する際には、凹部構造内の非溶融状態の部分と溶融状態の部分との界面において多結晶が生じ、それを構成する結晶核から略単結晶粒が成長していく。このため個々の結晶粒を核として成長した結晶は略単結晶状態となる。溶融前の非単結晶珪素膜は、単結晶状態であっても多結晶状態であっても非晶質状態であってもよい。
【００１１】
特に本発明における半導体装置の製造方法では、パターニングされた半導体膜と重なっていない凹部構造に、当該凹部構造内の珪素膜と電気的に接続するキャリア電極が設けられている。凹部構造内の珪素膜は、半導体膜と連続していることになるので、半導体装置の動作時にホットキャリアにより生成された電荷は、半導体膜の底部の凹部構造内の珪素膜に蓄積されることになる。このとき当該凹部構造にはキャリア電極が接続されているので、蓄積された電荷はキャリア電極から取り出され排除され、キンク効果やバイポーラ・アクションの発生を未然に防止することができる。
【００１２】
なお、略単結晶状態の単結晶珪素膜から成形される半導体膜は、内部に欠陥が少なく、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなるという好ましい電気的効果を有する。また単結晶珪素膜では、電子や正孔といったキャリアの移動を妨げるような結晶粒界が存在しないために、キャリアが流れる際の障壁を大きく減少できる効果が得られる。したがって、この半導体膜を能動層（ソース／ドレイン領域やチャネル領域）に利用する半導体装置では、オフ電流値が小さく移動度の大きな優良なものとなる。
【００１３】
ここで本発明において「凹部構造」とは、多結晶珪素膜の結晶粒が溶融して再結晶化する際に略単結晶状態で結晶成長させることが可能な大きさの長さや幅を有する微細構造をいう。凹部構造は、略単結晶状態の単結晶珪素膜が形成可能な程度の形状であればよく特に限定は無い。すなわち、他の部分に比べ膜厚が厚く形成されているため、レーザ照射のエネルギーが及ばない部分を生じ、底部において珪素が非溶融状態となるような構造を備えていればよい。この非溶融状態が生じれば溶融状態との界面において結晶核を生じ、略単結晶状態の結晶成長が行われるからである。
【００１４】
凹部構造と半導体膜とは一部において重なっていればよい。重なっていれば、この領域周辺において発生したホットキャリアによる電荷を蓄積しやく電荷を除去することが可能だからである。
【００１５】
また「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組合わさっていてもその数が少なく、半導体薄膜の性質の観点からほぼ単結晶により形成された半導体薄膜と同等の性質を備えている場合も含む。したがって、凹部構造の長手方向に沿って、すなわち溝の複数部分や複数の孔の各々から単結晶が成長して互いに粒界で接触して一つの単結晶珪素膜を形成することも含まれる。
【００１６】
また「キャリア電極」は、凹部構造内の珪素膜に電気的に接続し低インピーダンスの端子に対し電荷を逃すことが可能なものであればよく、例えば、接地電位に接続したりゲート電極に接続したりされるものである。
【００１７】
例えば、凹部構造を長手方向に延在する溝とすることができる。この場合、溝内の複数箇所に形成される結晶粒を結晶核として略単結晶粒を成長させることになる。複数の結晶粒を成長可能な溝とすることにより、複数の結晶粒からなる広い面積の半導体膜を得ることができ、幅の広い電流容量の大きな半導体装置を提供できることになる。
【００１８】
また、凹部構造は長手方向に散在する複数の孔としてもよい。この場合、各孔内にそれぞれ形成される結晶粒を結晶核として、各々の当該結晶核からそれぞれ前記略単結晶粒を成長させることになる。複数の孔を用いることにより、複数の結晶粒からなる広い面積の半導体膜を得ることができ、幅の広い電流容量の大きな半導体装置を提供できることになる。
【００１９】
また、当該凹部構造の幅は、例えば１μｍ以下に設定することが好ましく、さらに０．５μｍ以下であることが好ましい。このような幅であれば、略単結晶状態の結晶粒を成長させるのに好適だからである。
【００２０】
当該凹部構造の長手方向の長さは、半導体膜の長さより長く設定されている。半導体膜の長さより長いので、半導体膜に重なっていない部分が凹部構造に生じる。この部分にチャネル電極を接続できるからである。
【００２１】
なお、凹部構造を設ける工程では、当該凹部構造の長手方向の長さを１０μｍ以上に設定する。さらに好ましくは１００μｍ以上に設定する。このようにすれば、複数の単結晶が粒界で接する単結晶珪素膜が、この粒界の方向に略垂直な方向に長く形成できる。このような単結晶珪素膜を有する半導体装置は、電流容量を大きくすることができる。例えば、半導体装置がＭＯＳトランジスタとしての構造を備える場合に、凹部構造の長手方向をチャネル長方向に合わせることにより、単結晶珪素膜の利点を備えた大電流対応のＭＯＳトランジスタを提供可能である。
【００２２】
さらに本発明では、半導体膜上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上に、凹部構造の長手方向と延在方向が略平行になるように、ゲート電極を形成する工程と、ゲート電極をマスクとして自己整合的に不純物を半導体膜に導入し、半導体膜にドレイン領域及びソース領域を形成する工程と、をさらに備える。  ここで、キャリア電極は、ゲート電極と電気的に接続するようにパターニングされる。ゲート電極と電気的にキャリア電極が接続されているので、ゲート電圧とキャリア電極の電圧が同電位となる。このような構造はＤＴ（Ｄｙｎａｍｉｃ  Ｔｈｒｅｓｈｏｌｄ）−ＭＯＳ構造とよばれている。
【００２３】
具体的な例として、キャリア電極を形成する工程は、半導体膜上に層間絶縁膜を形成する工程と、層間絶縁膜の凹部構造に相当する領域の一部に貫通孔を設け、当該層間絶縁膜上に、貫通孔よって前記凹部構造内部の略単結晶と電気的に接するキャリア電極を設ける工程と、を備える。このような構成によれば、凹部構造内の珪素膜にキャリア電極が接するので、効率的にホットキャリア生成によって蓄積される電荷を取り出すことができる。
【００２４】
また、基板上に形成される絶縁膜を酸化珪素膜と窒化珪素膜とを含む多層構造に形成し、当該多層構造のうち基板側に窒化珪素膜を設け設け、酸化珪素膜に凹部構造を設けることは好ましい。このように構成すれば、レーザ熱処理時に発生する熱を窒化珪素膜が遮蔽し基板への熱ダメージを低減する効果が高い。
【００２５】
また、半導体膜にとって望ましくない不純物、すなわちナトリウムやアルミニウムあるいはホウ素などが基板に含まれている場合には、窒化珪素膜及び酸化珪素膜の二層構造とすることによって、これらの不純物が基板から半導体膜へ拡散することが効果的に防止されるという効果を奏する。
【００２６】
また本発明は、基板と、基板上に形成された絶縁膜と、絶縁膜上にパターニングして形成された半導体膜と、半導体膜と一部重なるように絶縁膜に形成され、当該半導体膜と連続している結晶が形成されている凹部構造と、を備え、半導体膜と重なっていない凹部構造上に、当該凹部構造内の結晶と電気的に接続するキャリア電極をさらに備えている半導体装置でもある。
【００２７】
上記構成によれば、半導体装置の動作時にホットキャリア生成により電荷が蓄積されると、凹部構造内部の結晶（珪素膜等）に蓄積される。この電荷はキャリア電極を備えているので、印加電圧の上昇に伴ってホットキャリアが生成されても蓄積されるキャリアがキャリア電極から排除されるので、キンク効果やバイポーラ・アクションの発生を未然に防止することができる。この半導体膜は、本発明の前記半導体装置の製造方法によらない製造方法で形成された半導体膜も含まれる。
【００２８】
さらに本発明は、上記した構造の半導体装置を備えている電気光学装置でもあり電子機器でもある。この半導体装置は、本発明の半導体装置の製造方法で製造される半導体装置を含むものである。
【００２９】
ここで本発明において、「半導体装置」とは、各種トランジスタやダイオード、抵抗、インダクタ、キャパシタ、その他能動素子・受動素子を問わず、Ｎ型やＰ型半導体の組合せにより製造可能な素子、または、配線された素子の集合からなる集積回路を含むものとする。
【００３０】
また「電気光学装置」とは、本発明に係る半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【００３１】
さらに「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【００３２】
【発明の実施の形態】
以下に、本発明の実施の形態を、図面を参照しながら説明する。
（第１の実施の形態）
本発明の第１の実施の形態は、本発明の半導体装置の構造を備える薄膜トランジスタに係り、本発明の半導体薄膜の製造方法を適用したものである。
【００３３】
図１（ａ）、（ｂ）及び（ｃ）に、本第１の実施の形態における薄膜トランジスタの構造を示す。図１（ａ）は薄膜トランジスタＴについての平面図であり、図１（ｂ）は図１（ａ）におけるＢ―Ｂ切断面における断面図、図１（ｃ）は図１（ａ）におけるＣ―Ｃ切断面における断面図である。
【００３４】
図１に示すように、当該薄膜トランジスタＴは、基板１、酸化珪素膜（絶縁膜）２、半導体膜３ｃ、酸化珪素膜（層間絶縁膜）４、ゲート電極５、酸化珪素膜６、ソース・ドレイン電極７、電極配線８、チャネル電極９を備えて構成されている。電極配線８とゲート電極５とは、酸化珪素膜６に設けられたスルーホール６ｂを介して接続されている。ドレイン・ソース電極７と半導体膜３ｃ中のドレイン・ソース領域３ｄとは酸化珪素膜４及び６に設けられたスルーホール７ｂを介して接続されている。チャネル電極９と凹部構造内の半導体膜とは、酸化絶縁膜４に設けられたスルーホール４ｂを介して接続されている。
【００３５】
基板１は、ガラス等の電気光学装置のベースになる基材である。酸化珪素膜２は半導体膜３を形成するための凹部構造を設けるための構造であり、例えば、１００ｎｍ程度の厚みを備える。特に当該酸化珪素膜２には、薄膜トランジスタＴのチャネル領域３ｅに対応する位置に幅Ｗで長手方向の長さがＬの溝２ｂが形成されている。この溝２ｂは、後述する製造方法により半導体膜３ｃを形成する単結晶珪素膜３ｂを結晶成長させる基準位置となるとともに、当該薄膜トランジスタＴの使用時において生成されるホットキャリアによる電荷を集め、スルーホール４ｂ経由でゲート電極５に逃しやすくするものである。
【００３６】
半導体膜３ｃは、本発明の半導体装置の製造方法によって製造される単結晶珪素膜３ｂを成形したものである。本実施の形態では、３つの単結晶の結晶粒が成長して単結晶珪素膜３ｂが形成されるものとしているため、図面には３つの結晶粒が粒界３ｆで接している様子が示されている。当該薄膜トランジスタＴでは、この粒界３ｆの延在方向が薄膜トランジスタＴの動作時におけるキャリアの流れの方向に略平行になるように当該半導体膜３ｃの形状と電極配置が定められている。
【００３７】
当該半導体膜３ｃは、所定の不純物をドーピングすることで、Ｎ型領域またはＰ型領域に領域形成されている。具体的に、当該薄膜トランジスタがＮ型ＭＯＳトランジスタである場合には、半導体膜３ｃは、Ｎ型領域であるドレイン・ソース領域３ｄとＰ型領域であるチャネル領域３ｅとに分けられる。
【００３８】
酸化珪素膜４は、ゲート電極５と半導体膜３ｃとを分離する層間絶縁膜であり、所望のしきい値になるように厚みが定められる。例えば、酸化珪素膜４は５００ｎｍ程度の厚みを備える。特に酸化珪素膜４に設けられるスルーホール４ｂの位置は、半導体膜３ｂのベースであり、酸化珪素膜２に設けられる溝２ｂに相当する位置であって、かつ、半導体膜３ｃ中のキャリアの流れを妨げないような位置、つまり空乏層の影響が無い領域（半導体膜３ｃの一部、例えばチャネル領域３ｅの端部）にすることが好ましい。
【００３９】
ゲート電極５は、タンタルまたはアルミニウム等の金属により形成されている。
酸化珪素膜６は、層間絶縁とゲート電極の保護を行うもので、例えば、５００ｎｍ程度の厚みを備える。ドレイン・ソース電極７は、アルミニウム等により形成されており、スルーホール７ｂを介して半導体膜３ｃのドレイン・ソース領域３ｄに接続されている。
【００４０】
チャネル電極９は、本発明に係る、スルーホール４ｂを介して溝２ｂ内の半導体膜と電気的に接続して形成されている。チャネル電極９は、接地電位その他の低インピーダンス端子に接続されていることが好ましい。この構造によれば、薄膜トランジスタＴの動作時に、ホットキャリアが生成されホールがチャネル領域３ｅの低層部、すなわち溝２ｂ内に蓄積した場合に、当該スルーホール４ｂを介して接続されたチャネル電極９に当該電荷を逃すことになる。
【００４１】
なお、ＤＴ−ＭＯＳ構造とする場合には、当該チャネル電極９をゲート電極５と電気的に接続するパターンを設けることになる。
【００４２】
次に、前述した薄膜トランジスタＴの製造方法を説明する。
図２乃至図８に、本第１の実施の形態にける薄膜トランジスタの製造方法の各工程における平面図（ａ）、平面図（ａ）におけるＢ―Ｂ切断面における断面図（ｂ）、Ｃ―Ｃ切断面における断面図（ｃ）をそれぞれ示す。
【００４３】
図２に基づいて凹部構造形成工程を説明する。
まず、ガラス等の基板１上に酸化珪素膜２を形成する。基板１上への酸化珪素膜２の形成方法としては、プラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の気相堆積法が挙げられる。例えば、ＰＥＣＶＤ法により厚さ１００ｎｍの酸化珪素膜２を形成できる。
【００４４】
次に、凹部構造として溝２ｂを酸化珪素膜４の所定位置に形成する。当該溝２ｂを形成する位置は、薄膜トランジスタＴのチャネル領域３ｅに相当する位置とする。ただし、必ずしも溝２ｂはチャネル領域３ｅの中央部に形成される必要はなく、動作時に発生するホットキャリアから生ずる電荷を蓄積可能な位置であればよい。すなわち、電荷が蓄積するような位置であれば、チャネル領域の下部に限定されず、ソース領域やドレイン領域の近くまたはその下部であってもよい。この溝２ｂは、その長手方向がチャネル長方向に略平行になるように形成する。すなわち、単結晶珪素膜形成工程（図４及び図５参照）において形成される単結晶珪素膜３ｂに含まれる複数の略単結晶粒の粒界３ｆが、当該薄膜トランジスタの動作時におけるキャリアの流れる方向に略平行な方向になるようにするのである。このように形成すれば、半導体膜３ｃ中のキャリアの流れが粒界によって妨げられることがない。
【００４５】
また、当該溝２ｂの幅は、熱処理によって発生する結晶粒の粒径と同粒径以下に設定する。すなわち、１μｍ以下、好ましくは０．５μｍ以下とする。このような幅とすれば、当該溝の幅が結晶粒の粒径以下であるため溝内には、少なくとも幅方向には複数の結晶粒が並ぶことが無くなるため、レーザ照射により単結晶を成長させることができるのである。さらに、当該溝２ｂの長手方向の長さは、１０μｍ以上に設定することは好ましい。このような溝から成長する単結晶珪素膜３ｂはチャネル長方向に長いため、薄膜トランジスタの電流容量を大きくすることができる。さらにこの長さを１００μｍ以上に設定することはさらに好ましい。さらに大容量のトランジスタを提供できるからである。
【００４６】
例えば、フォトリソグラフィ工程およびエッチング工程を行うことにより、酸化珪素膜４の面内に、幅Ｗが０．５μｍで長手方向の長さＬが１０μｍの溝２ｂを形成する。エッチング方法としては、ＣＦ４ガスとＨ２ガスのプラズマを用いた反応性イオンエッチングが好適である。
【００４７】
なお、溝２ｂには、キャリア電極９を電気的に接続するために充分な面積を確保すべく、半導体膜以外の領域において幅広の構造としておいてよい。溝２ｂ内部において、この領域にまで略単結晶の珪素膜を形成しておいてもよいが、略単結晶状態ではない多結晶または非晶質状態の珪素膜のままでもよい。図面は後者の状態を示している。
【００４８】
次に、図３に基づいて珪素膜形成工程を説明する。
まず、酸化珪素膜２上に５０ｎｍ〜５００ｎｍの範囲の所定厚さで珪素膜を形成する。この珪素膜は、非晶質（アモルファス状態）であっても多結晶状態であってもよい。ここでは多結晶状態に形成する。酸化珪素膜２上への珪素膜の形成方法としては、ＰＥＣＶＤ法やＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法が採用できる。高純度の珪素膜を容易に、しかも貫通孔Ｈ内に確実に堆積させるために、ＬＰＣＶＤ法により非晶質珪素膜を形成することは好ましい。例えば、ＬＰＣＶＤ法により厚さ５０ｎｍの非晶質珪素膜を形成できる。次に、溝２ｂを含む非晶質珪素膜を熱処理し、熱処理によって多結晶化させて多結晶珪素膜３とする。例えば、アモルファス状の珪素膜を多結晶化させるための熱処理は種々考えられるが、例えば、固相成長させること挙げられる。固相成長をさせる場合には、例えば、窒素雰囲気中で所定の温度、例えば６００℃程度で所定の時間、例えば２４時間から４８時間保持する。
【００４９】
なお、レーザ照射によっても珪素膜の表面を多結晶化させることが可能である。この方法を利用する場合には、まず酸化珪素膜２に溝を設ける前に珪素膜を設け、その表面にレーザ照射をして当該珪素膜を多結晶化させる。その上に酸化珪素膜を形成してから前記多結晶化した珪素膜表面が露出するように溝を設け、溝を含む酸化珪素膜上にさらに珪素膜を設ける。この状態で、図４や図５に示すレーザ照射を行うと、下層の珪素膜表面の多結晶から単結晶を結晶成長させることができる。このように珪素膜をレーザ照射により多結晶化させるためには、例えば、ＸｅＣｌパルスエキシマレーザ光（波長３０８ｎｍ、パスル幅３０ｎｓｅｃ）を用い、エネルギー密度が０．３Ｊ／ｃｍ２程度から０．５Ｊ／ｃｍ２でレーザ照射を行う。珪素膜の同一個所に対するレーザ照射の回数は例えば２０回程度とする。
【００５０】
この方法によれば、具体的には、「Ｌａｓｅｒ  ｐｒｏｃｅｓｓｉｎｇ  ｏｆ  ａｍｏｒｐｈｏｕｓ  ｆｏｒ  ｌａｒｇｅ−ａｒｅａ  ｐｏｌｙｓｉｌｉｃｏｎ  ｉｍａｇｅｒｓ」（Ｊ．Ｂ．Ｂｏｙｃｅ等Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ，  ｖｏｌ．３８３（２００１）ｐ．１３７−１４２）に記載されているように、同一個所に複数回レーザ照射Ｒ１を行うことにより、珪素膜を、膜面内が結晶方位（１１１）を有した多結晶珪素膜に変化させることができる。
【００５１】
さて次に、図４及び図５に基づいて単結晶珪素膜形成工程を説明する。当該工程では、多結晶珪素膜３に所定条件でレーザを照射することにより、溝２ｂ内の多結晶珪素を不完全溶融状態に保持しながら、溝の周囲の多結晶珪素膜３を溶融状態にしていき、このような溶融領域３ａを一定の範囲に拡大させる。溝２ｂの位置において、多結晶珪素膜３の厚みが厚くなっているので、溶融領域３ａは溝２ｂの底部まで及ばず、底部が不完全溶融のまま残される。レーザ照射後、この非溶融状態の領域と完全溶融状態の領域の界面における１以上の結晶粒を核として結晶成長させて、当該溝２ｂを中心とした領域に１以上の略単結晶粒から構成される単結晶珪素膜３ｂを形成する。
【００５２】
すなわち、図４に示すように、多結晶珪素膜３にレーザを照射すると、溝２ｂ内部及びその上部の多結晶珪素膜３の一部分が溶融して溶融領域２３ａを形成する。この溶融領域３ａは、少なくとも最終的に形成させたい半導体膜３ｃを含む領域とする。レーザ光としては、多結晶珪素膜３の膜厚に対応したエネルギーのレーザ光を用いる。例えば、多結晶珪素膜３の膜厚が５０ｎｍ〜５００ｎｍ（好ましくは５０ｎｍ〜２５０ｎｍ）である場合、レーザ光としてＸｅＣｌパルスエキシマレーザ（波長３０８ｎｍ、パスル幅３０ｎｓｅｃ）を用い、エネルギー密度０．４〜１．５Ｊ／ｃｍ２でレーザ照射することにより、部分的溶融が達成できる。
【００５３】
ここで、照射されたＸｅＣｌパルスエキシマレーザは多結晶珪素膜３の表面近傍でほとんどが吸収される。これはＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質珪素および結晶性珪素の吸収係数が其々０．１３９ｎｍ−１と０．１４９ｎｍ−１と大きいためである。また、酸化珪素膜２は、前記レーザに対して略透明であって、このレーザのエネルギーを吸収しないため、レーザ照射によって溶融しない。このため、レーザ照射により、多結晶珪素膜３の溝２ｂの部分は底部に若干の結晶を残す不完全溶融状態となり、その他の非晶質珪素膜３は所定の範囲で完全に溶融した溶融領域３ａになる。
【００５４】
レーザ照射後には、溶融した珪素の凝固が始まる。この珪素の凝固は、不完全に溶融している溝２ｂ内部で先に始まり、溝に続く完全溶融状態の溶融領域３ａに至る。ここで、溶融状態の珪素は、凝固時に溝２ｂ内部に残留している多結晶の結晶粒を核として結晶成長する。
【００５５】
ここで当該実施の形態では、溝２ｂの幅Ｗを熱処理により多結晶化した多数の結晶粒の１個の結晶粒の径と同じか少し小さい大きさにしてあるため、少なくとも溝の幅方向には、結晶粒が複数並ばず、この一つの結晶粒の核から単結晶の結晶成長が生じる。溝２ｂの長さＬによっては溝の延在方向によって複数の結晶粒が並ぶことがありうる。この場合には、各々の結晶粒の核から単結晶の結晶成長が生じる。図４は、この各々の結晶粒３ｂ（図では３個）の結晶成長が始まった状態を示している。
【００５６】
図５に示すように、単結晶３ｂの結晶成長が進むと、互いの結晶粒が粒界３ｆで接してさらに結晶成長可能な方向に向かって単結晶の結晶成長が進み、溶融領域３ａ全体に及ぶ。この粒界３ｆで接触した複数の単結晶からなる膜全体が単結晶珪素膜３ｂである。この略単結晶状態の単結晶珪素膜３ｂは、内部に欠陥が少なく、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなるという好ましい電気的効果が得られる。また、結晶粒界がキャリアの流れる方向に存在しないため、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる効果が得られる。本実施形態では、この単結晶珪素膜３ｂを薄膜トランジスタの能動層（ソース・ドレイン領域３ｄやチャネル領域３ｅ）としているので、オフ電流値が小さく移動度の大きな優良なトランジスタが得られる。
【００５７】
次に、図６〜図８及び図１を参照して半導体装置形成工程を説明する。まず、図６に示すように、単結晶珪素膜３ｂを含む多結晶珪素膜３をエッチングによりパターニングして、薄膜トランジスタＴ用の半導体膜３ｃを形成する。すなわち、多結晶状態のまま残されている多結晶珪素膜３の部分と不要な単結晶珪素膜３ｂとを除去する。ここで、溝２ｂに相当する領域が半導体膜３ｃのチャネル領域３ｅに位置するようにパターニングすることは好ましい。この溝２ｂは、チャネル領域で発生するホットキャリアによる電荷蓄積を排除するためだからである。
【００５８】
次に、図７に示すように、酸化珪素膜２及び半導体膜３ｃの上に、酸化珪素膜４を形成する。例えば、酸化珪素膜４は、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＣＶＤ法）またはＰＥＣＶＤ法にて形成できる。この酸化珪素膜４は薄膜トランジスタのゲート絶縁膜として機能するものである。
【００５９】
次に、図８に示すように、酸化珪素膜４上の溝２ｂに相当する位置であって半導体膜３ｃ以外の領域、すなわちチャネル電極を接続するために幅広に形成した溝２ｂの領域にチャネル電極を引き出すためのスルーホール４ｂを開口させる。このスルーホール４ｂの位置は、溝２ｂに相当する位置であって、かつ、ドレイン電極からソース電極へのキャリアの流れを妨げないような位置にすることが好ましい。そして、酸化珪素膜４上に、図８に示すように、タンタルまたはアルミニウムの金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート電極５及びチャネル電極９を形成する。
【００６０】
なお、ここではゲート電極５とチャネル電極９を同一の工程で形成される金属層で構成するものとしたが、異なる工程で形成される金属層であってもよい。ＤＴ−ＭＯＳ構造とする場合には、チャネル電極９を低インピーダンス端子に接続する変わりに、ゲート電極５に接続してもよい。
【００６１】
次に、ゲート電極５をマスクとして、ドナーまたはアクセプターとなる不純物イオンを打ち込み、不純物領域をゲート電極５に対して自己整合的に作製する。すなわち、Ｎ型ＭＯＳトランジスタであれば、半導体膜３ｃをＰ型半導体にしておき、Ｎ型半導体にするための不純物をソース・ドレイン領域３ｄに打ち込み、ゲート電極５の下部をＰ型半導体であるチャネル領域３ｅとする。
【００６２】
具体的には、Ｎ型ＭＯＳトランジスタを作製する場合、例えば、不純物元素としてリン（Ｐ）を１×１０１６ｃｍ−２の濃度でソース・ドレイン領域３ｄに打ち込む。その後、ＸｅＣｌエキシマレーザを照射エネルギー密度４００ｍＪ／ｃｍ２程度で照射するか、２５０℃から４５０℃程度の温度で熱処理することにより、前記不純物元素の活性化を行う。
【００６３】
次に、図１に示すように、酸化珪素膜４およびゲート電極５の上面に、酸化珪素膜６を形成する。例えば、ＰＥＣＶＤ法で約５００ｎｍの酸化珪素膜６を形成する。次に、ソース・ドレイン領域３ｄに至るコンタクトホール７ｂを酸化珪素膜６や４に設けて、スパッタリング法によりアルミニウムを堆積して、ソース・ドレイン電極７を形成する。これと同時に、ゲート電極５に至るコンタクトホール６ｂを酸化珪素膜６に開けて、ゲート電極５用の電極配線８をさらに形成する。
【００６４】
以上で、本発明の半導体装置である薄膜トランジスタＴが作製できる。なお、ソース・ドレイン電極７やゲート電極５、電極配線８をどのようなパターンで設けるかは任意である。
【００６５】
以上、本第１の実施の形態によれば、薄膜トランジスタのチャネル領域下部に溝が形成され、さらにその溝に相当する半導体膜がゲート電極に接続されているので、薄膜トランジスタＴの動作時に発生したホットキャリアによって蓄積する電荷をチャネル電極に逃すことが可能になる。したがって、チャネル領域下部の電荷の蓄積を防止できるので、キンク効果やバイポーラ・アクションの発生を未然に防止することが可能である。
【００６６】
また本第１の実施の形態によれば、略単結晶状態の単結晶珪素膜３ｂは、内部に欠陥が少なく、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなるという好ましい電気的効果を有する。また、結晶粒界３ｆがキャリアの流れる方向に平行になるよう配置したため、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる効果が得られる。当該実施の形態では、この単結晶珪素膜３ｂを薄膜トランジスタの能動層（ソース／ドレイン領域やチャネル形成領域）としているので、オフ電流値が小さく移動度の大きな優良な薄膜トランジスタが得られるという効果を奏する。
【００６７】
（第２の実施の形態）
本発明の第２の実施の形態は、上記第１の実施の形態に係る薄膜トランジスタにおいて、さらに窒化珪素膜を基板上に配置したものである。
【００６８】
図９（ａ）、（ｂ）及び（ｃ）に、本第２の実施の形態における薄膜トランジスタの構造を示す。図９（ａ）は薄膜トランジスタＴについての平面図であり、図９（ｂ）は図９（ａ）におけるＢ―Ｂ切断面における断面図、図９（ｃ）は図９（ａ）におけるＣ―Ｃ切断面における断面図である。
【００６９】
図９に示すように、当該薄膜トランジスタＴは、基板１、窒化珪素膜２Ｂ、酸化珪素膜２、半導体膜３ｂ、酸化珪素膜（層間絶縁膜）４、ゲート電極５、酸化珪素膜６、ソース・ドレイン電極７、電極配線８を備えて構成されている。上記構成において、基板１と酸化珪素膜２との間に窒化珪素膜２Ｂを備えている点で、上記第１の実施の形態と異なる。
【００７０】
本第２の実施の形態における半導体装置の製造方法は、基本的に前記第１の実施の形態における半導体薄膜及び半導体装置の製造方法と同様である。ただし、当該第２の実施の形態に係る半導体装置の製造方法は、図９に示すように基板１上に酸化珪素膜２を形成する前に窒化珪素膜２Ｂを形成する点で、前記第１の実施の形態とは異なる。
【００７１】
窒化珪素膜２Ｂの形成方法としては、ＰＥＣＶＤ法やＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法が採用できる。例えば、ＬＰＣＶＤ法により、例えば５０ｎｍの膜厚の窒化珪素膜２Ｂが形成できる。この窒化珪素膜２Ｂの上には、前記第１の実施の形態と同様に、前記酸化珪素膜２を形成し溝２ｂを形成してから、非晶質珪素膜を形成し多結晶化し、レーザ照射により部分的に珪素を溶融させて単結晶珪素膜３ｂを形成する。これらの膜の製造方法、その後の半導体装置の製造方法に関しては前記第１の実施の形態と同じであるため、説明を省略する。ここで、酸化珪素膜２の膜厚は、例えば１００ｎｍ〜１０μｍ、好ましくは１００ｎｍ〜２００ｎｍとする。
【００７２】
以上、本第２の実施の形態によれば、前記第１の実施の形態と同様の効果を奏する他、基板１の直上の絶縁膜を窒化珪素膜２Ｂと酸化珪素膜２との２層構造としているため、レーザ熱処理時に発生する熱を当該積層構造の絶縁膜が基板から遮蔽し、基板への熱ダメージを低減する効果が高い。
【００７３】
また、半導体膜にとって望ましくない不純物、すなわちナトリウムやアルミニウムあるいはホウ素などがガラス基板に含まれている場合には、基板上の絶縁層を積層構造とすることによって、これらの不純物が基板から半導体膜へ拡散することが効果的に防止されるという新たな効果を奏する。
【００７４】
（第３の実施の形態）
本発明の第３の実施の形態は、上記第１の実施の形態において、凹部構造として溝の代わりに複数の孔を設けるものである。
【００７５】
図１０（ａ）、（ｂ）及び（ｃ）に、本第３の実施の形態における薄膜トランジスタの構造を示す。図１０（ａ）は薄膜トランジスタＴについての平面図であり、図１０（ｂ）は図１０（ａ）におけるＢ―Ｂ切断面における断面図、図１０（ｃ）は図１０（ａ）におけるＣ―Ｃ切断面における断面図である。
【００７６】
図１０に示すように、当該薄膜トランジスタＴは、基本的に前記第１の実施の形態に係る薄膜トランジスタと同様の構成を備えるが、酸化珪素膜２に形成される凹部構造として複数の孔２ｃを設けている点で異なる。図１０では３個の孔２ｃ１、２ｃ２、及び２ｃ３を設ける場合を示している。
【００７７】
酸化珪素膜２に形成される孔２ｃは、単結晶珪素膜３ｂを結晶成長させるための孔であり、凹部構造の長手方向、すなわち半導体膜３ｃのチャネル長方向に散在している。孔２ｃの個数は、半導体膜３ｃのチャネル長に応じて定められる。孔２ｃの個数を多くするほど、チャネル長を長くでき、薄膜トランジスタの電流容量を大きくすることができる。隣接する孔２ｃの間隔は、成長可能な結晶粒の大きさに従って定める。例えば、単結晶珪素膜３ｂの結晶粒が結晶成長の孔を中心に２μｍ程度まで大きくなるものとすれば、孔２ｃの間隔はそれぞれの孔から成長した結晶粒が確実に粒界で接するようにするため、４μｍ以下とすることになる。例えば、チャネル長１０μｍの半導体膜３ｃを形成するためには、少なくとも３つの孔２ｃが必要になる。
【００７８】
また、各孔２ｃの径は、多結晶の結晶粒と同等かそれ以下の径、例えば０．５μｍ程度以下とする。このような径にしておけば、各孔２ｃの中で複数の結晶粒が生じることを防止できるからである。なお、孔２ｃの断面形状には限定が無く、高く形であっても円（楕円）形であってもよい。
【００７９】
また、ホットキャリアによる電荷を逃すため半導体膜３ｃの一部とゲート電極５とを接続するためのスルーホール４ｂの位置は、前記第１の実施の形態と同様に考えられる。すなわち、凹部構造に相当する位置であって、半導体膜３ｃにおけるキャリアの流れを妨げないような位置である。当該実施の形態では、孔２ｃ１を図のようなスルーホール４ｃを介してキャリア電極９を接続するに充分な断面積形状として形成してある。ただし、当該実施の形態における凹部構造は複数の孔２ｃであるため、必ずしも当該スルーホール４ｃが孔２ｃの直上に位置していなくてもよい。複数の孔２ｃが連接されている延長線上またはその近傍であればよい。すなわち孔２ｃの底部にホットキャリアによる電荷が蓄積されやすいと想像されるため、孔の近傍に電荷を放出するための電極があればよい。
【００８０】
本第３の実施の形態における半導体装置の製造方法は、基本的に前記第１の実施の形態における半導体薄膜及び半導体装置の製造方法と同様である。ただし、当該第３の実施の形態に係る半導体装置の製造方法では、凹部構造形成工程において、凹部構造として溝の代わりにする複数の孔を形成し、単結晶珪素膜を形成する工程において、各孔からそれぞれ略単結晶粒を成長させるようにする点で、前記第１の実施の形態と異なる。
【００８１】
以上、本第３の実施の形態によれば、前記第１の実施の形態と同様の効果を奏する。特に、当該実施の形態では、凹部構造として設ける孔の個数により単結晶珪素膜を構成する単結晶の結晶粒の個数を制御することが可能である。したがって、結晶粒の粒界が生じる位置を制御することが可能である。例えば、ドレイン・ソース電極の位置に粒界が生じないようにすることができる。
【００８２】
（第４の実施の形態）
本発明の第４の実施の形態は、本発明の半導体装置の製造方法によって製造される半導体装置等を備えた電気光学装置に関する。
【００８３】
図１１に、本第４の実施の形態における電気光学装置（表示パネル）１００の接続図を示す。本実施の形態の表示装置１００は、各画素領域Ｇに電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量Ｃを備え、さらに本発明の製造方法によって製造される半導体装置、ここでは薄膜トランジスタＴ１〜Ｔ４を備えて構成されている。ドライバ領域１０１からは、走査線Ｖｓｅｌ及び発光制御線Ｖｇｐが各画素領域Ｇに供給されている。ドライバ領域１０２からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが各画素領域Ｇに供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、各画素領域Ｇに対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能になっている。
【００８４】
本第４の実施の形態によれば、本発明の半導体装置の製造方法によって製造された半導体装置を備えているので、上記各実施の形態における効果と同様の効果を奏する。すなわち、凹部構造によってチャネル長の長い電流容量の大きな薄膜トランジスタを提供可能である。しかも当該半導体装置が備える半導体膜は略単結晶状態であるため、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なく、また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できるため、オフ電流値が小さく移動度の大きな優良な半導体装置となっている。
【００８５】
なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり他の回路構成も可能である。例えば、ドライバ領域１０１または１０２へ本発明の半導体装置の製造方法によってまた発光要素に液晶表示素子を利用することも回路構成を種々変更することにより可能である。
【００８６】
（第５の実施の形態）
本第５の実施の形態は、本発明の半導体装置の製造方法によって製造される半導体装置等を備えた電子機器に関する。図１２（ａ）〜図１２（ｆ）に、本第５の実施の形態における電子機器の例を挙げる。
【００８７】
図１２（ａ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯電話の例であり、当該携帯電話１０は、電気光学装置（表示パネル）１００、アンテナ部１１、音声出力部１２、音声入力部１３、及び操作部１４を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される回路に設けられる半導体装置の製造に適用される。
【００８８】
図１２（ｂ）は本発明の製造方法によって製造される半導体装置等が搭載されたビデオカメラの例であり、当該ビデオカメラ２０は、電気光学装置（表示パネル）１００、受像部２１、操作部２２、及び音声入力部２３を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される回路に設けられる半導体装置の製造に適用される。
【００８９】
図１２（ｃ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ３０は、電気光学装置（表示パネル）１００、カメラ部３１、及び操作部３２を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される回路に設けられる半導体装置の製造に適用される。
【００９０】
図１２（ｄ）は本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ４０は、電気光学装置（表示パネル）１００、バンド部４１及び光学系収納部４２を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される回路に設けられる半導体装置の製造に適用される。
【００９１】
図１２（ｅ）は本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター５０は、電気光学装置（光変調器）１００、光源５２、合成光学系５３、ミラー５４・５５ミラー及びスクリーン５６を筐体５１内に備えている。本発明の半導体装置の製造方法は、例えば光変調器１００や内蔵される回路に設けられる半導体装置の製造に適用される。
【００９２】
図１２（ｆ）は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター６０は、電気光学装置（画像表示源）１００及び光学系６１を筐体６２内に備え、画像をスクリーン６３に画像を表示可能になっている。本発明の半導体装置の製造方法は、例えば画像表示源１００や内蔵される回路に設けられる半導体装置の製造に適用される。
【００９３】
上記例に限らず本発明に係る半導体装置は、あらゆる電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
【００９４】
本発明に係る電子機器によれば、前記各実施の形態における半導体装置における効果と同様の効果を奏する。すなわち、チャネル長の長い電流容量の大きな半導体装置による大出力の機器を提供可能である。しかも当該半導体装置が備える半導体薄膜は、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なく、また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できるため、オフ電流値が小さく移動度の大きな優良な半導体装置となっている。したがって、性能の高い電子機器を提供可能である。
【００９５】
なお、本発明は上述した各実施形態に限定されることなく、本発明の特許請求の範囲に記載の要旨の範囲内で種々に変形、変更できるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の構成を説明する図であって、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ切断面における断面図、（ｃ）は（ａ）のＣ−Ｃ切断面における断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法における凹部構造形成工程を説明する図であって、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ切断面における断面図、（ｃ）は（ａ）のＣ−Ｃ切断面における断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法における多結晶珪素膜形成工程を説明する図であって、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ切断面における断面図、（ｃ）は（ａ）のＣ−Ｃ切断面における断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法における単結晶珪素膜形成工程の途中経過を説明する図であって、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ切断面における断面図、（ｃ）は（ａ）のＣ−Ｃ切断面における断面図である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法における単結晶珪素膜形成工程の完了時の様子を説明する図であって、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ切断面における断面図、（ｃ）は（ａ）のＣ−Ｃ切断面における断面図である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法における半導体膜形成工程を説明する図であって、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ切断面における断面図、（ｃ）は（ａ）のＣ−Ｃ切断面における断面図である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造方法における酸化珪素膜形成工程を説明する図であって、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ切断面における断面図、（ｃ）は（ａ）のＣ−Ｃ切断面における断面図である。
【図８】本発明の第１の実施の形態に係る半導体装置の製造方法におけるゲート電極形成工程を説明する図であって、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ切断面における断面図、（ｃ）は（ａ）のＣ−Ｃ切断面における断面図である。
【図９】本発明の第２の実施の形態に係る半導体装置の構成を説明する図であって、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ切断面における断面図、（ｃ）は（ａ）のＣ−Ｃ切断面における断面図である。
【図１０】本発明の第３の実施の形態に係る半導体装置の構成を説明する図であって、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ切断面における断面図、（ｃ）は（ａ）のＣ−Ｃ切断面における断面図である。
【図１１】本発明の第４の実施の形態に係る電気光学装置の構成図である。
【図１２】本発明の第５の実施の形態に係る電子機器の例であり、（ａ）は携帯電話、（ｂ）はビデオカメラ、（ｃ）は携帯型パーソナルコンピュータ、（ｄ）はヘッドマウントディスプレイ、（ｅ）はリア型プロジェクター、（ｆ）はフロント型プロジェクターへの本発明の表示パネルの適用例である。
【符号の説明】
１…ガラス基板、２…酸化珪素膜（絶縁膜）、２ｂ…溝、２ｃ…孔、３…多晶質珪素膜、３ａ…溶融領域、３ｂ…単結晶珪素膜、３ｃ…半導体膜、３ｄ…ソース／ドレイン領域、３ｅ…チャネル領域、３ｆ…粒界、４、６…酸化珪素膜、５…ゲート電極、４ｂ，６ｂ、７ｂ…コンタクトホール、７…ソース／ドレイン電極、８…配線電極、９…キャリア電極２Ｂ…窒化珪素膜、Ｔ…薄膜トランジスタ
【図１】
2004228161.tif 000003
【図２】
2004228161.tif 000004
【図３】
2004228161.tif 000005
【図４】
2004228161.tif 000006
【図５】
2004228161.tif 000007
【図６】
2004228161.tif 000008
【図７】
2004228161.tif 000009
【図８】
2004228161.tif 000010
【図９】
2004228161.tif 000011
【図１０】
2004228161.tif 000012
【図１１】
2004228161.tif 000013
【図１２】
2004228161.tif 000014