(57)【要約】【課題】本発明は展開型試験プログラムツールの生成方法及び装置に関し、経験の浅い技術者でも短期間でテストパターンプログラムを作成することができる展開型試験プログラムツールの生成方法及び装置を提供することを目的としている。【解決手段】全体の動作を制御するＣＰＵ１０と、該ＣＰＵ１０と接続され、編集画面を表示するディスプレイ１２と、マップ画面ツール２１、フローチャート作成ツール２２、該フローチャート作成ツール２２で作成したフローチャートを疑似テストプログラムに変換する変換ツール２３と、ライト／リード動作を作成するライト／リード動作生成ツール２４と、前記変換ツール２３で変換された疑似テストプログラムとライト／リード動作生成ツール２４で生成されたプログラムとを結合する結合ツール２５を含む記憶装置２０と、を含んで構成される。【選択図】　　　図１４
2004118301.tif 000002
【特許請求の範囲】
【請求項１】
テストパターン動作をマップ化し（ステップ１）、
マップ化したパターン動作を各事象へ分割し（ステップ２）、
パターン動作をフローチャート化し（ステップ３）、
該フローチャートから疑似テストプログラムを作成し（ステップ４）、
ライト／リード動作を複数段階で生成し（ステップ５）、
前記疑似テストプログラムと生成されたライト／リード動作を結合する（ステップ６）
ことを特徴とする展開型試験プログラムツールの生成方法。
【請求項２】
前記テストパターンは、Ｍｓｃａｎ、Ｍａｒｃｈ、Ｍａｓｅｓｔ法の何れか一つであることを特徴とする請求項１記載の展開型試験プログラムツールの生成方法。
【請求項３】
全体の動作を制御するＣＰＵと、
該ＣＰＵと接続される主記憶装置と、
該ＣＰＵと接続され、編集画面を表示するディスプレイと、
各種の動作コマンドや記号、数値を入力する操作部と、
マップ画面ツール、フローチャート作成ツール、該フローチャート作成ツールで作成したフローチャートを疑似テストプログラムに変換する変換ツールと、
ライト／リード動作を生成するライト／リード動作生成ツールと、
前記変換ツールで変換された疑似テストプログラムとライト／リード動作生成ツールで生成されたプログラムとを結合する結合ツールを含む記憶装置と、
を含んで構成される展開型試験プログラムツールの動作装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は展開型試験プログラムツールの生成方法及び装置に関する。
【０００２】
近年、半導体技術の進歩に伴い、ＩＣやＬＳＩ等もその構成が複雑なものとなってきている。このため、この種のＩＣやＬＳＩを試験する試験装置も複雑高度なものとなっている。従って、試験装置を操作するオペレータも試験装置に習熟した専門のオペレータが必要となってきている。しかしながら、初心者でも装置を容易に操作することができるようになることが好ましい。
【０００３】
【従来の技術】
従来のこの種の装置としては、パターン実行用プログラムを自動生成することにより、メモリテストパターンを発生する機能や、テストパターンプログラム生成可否判定とパターン発生の可否を報告する機能を持つ半導体試験装置が知られている（特許文献１参照）。また、半導体メモリに必要とする書き込み信号及びテストパターンを発生させる２次元の走査方向を記述した複数のテスト条件を用意し、用意された複数のテスト条件の一覧を表示してテスト条件を選択する過程と、テストパターンを発生させるための２次元の走査領域を設定する過程と、選択された複数のステップについてのテスト条件と設定された２次元の走査領域とに基づいてテストパターンプログラムを生成する過程とを有するＬＳＩテストパターンプログラム自動生成方法が知られている（特許文献２参照）。
【０００４】
この種のシステムでは、専門の技術者が、マニュアルで試験プログラムの開発を行なっていた。
【０００５】
【特許文献１】
特開平４−１８６１７８号公報
【特許文献２】
特開２００１−１５５４９７号公報
【０００６】
【発明が解決しようとする課題】
前述した従来の技術では、以下のような問題点があった。
▲１▼メモリテストプログラム開発には専門知識が必要であるため、開発技術者育成には最低２年から３年を要すること。メモリＩＣをテストするためには、テストパターンを作成する必要があるが、従来アセンブラ系で作成しており、作成手続が非常に複雑であるということから、熟練した技術者が必要となる。
▲２▼半導体の品種（ＤＤＲ、ＳＤＲＡＭ等）毎にテストプログラムの作成方法が全く異なること。
▲３▼プログラム用言語が複雑であり、かつデバッグが難しいこと。
▲４▼開発工数がかかること。例えば、通常の１テストプログラム当たり平均３週間ぐらいかかる。
【０００７】
本発明はこのような課題に鑑みてなされたものであり、経験の浅い技術者でも短期間でテストパターンプログラムを作成することができる展開型試験プログラムツールの生成方法及び装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
（１）図１は本発明の原理を示すフローチャートである。本発明は、テストパターン動作をマップ化し（ステップ１）、マップ化したパターン動作を各事象へ分割し（ステップ２）、パターン動作をフローチャート化し（ステップ３）、該フローチャートから疑似テストプログラムを作成し（ステップ４）、ライト／リード動作を複数段階で生成し（ステップ５）、前記疑似テストプログラムと生成されたライト／リード動作を結合する（ステップ６）ことを特徴とする。
【０００９】
本発明によれば、テストパターン動作をマップ化することにより、パターン動作をフローチャート化することができる。このフローチャートの作成は通常のフローチャート作成であるので作成は容易である。このフローチャートの作成が終了すると、疑似テストプログラムの作成とライト／リード動作を結合することにより、容易に展開型テストプログラムを作成することができる。
（２）請求項２記載の発明は、前記テストパターンは、Ｍｓｃａｎ、Ｍａｒｃｈ、Ｍａｓｅｓｔ法の何れか一つであることを特徴とする。
【００１０】
これによれば、既存の技術であるエムスキャン（Ｍｓｃａｎ）、マーチ（Ｍａｒｃｈ）、マセスト（Ｍａｓｅｓｔ）法の何れかに本発明を適用することができる。
（３）請求項３記載の発明は、全体の動作を制御するＣＰＵと、該ＣＰＵと接続される主記憶装置と、該ＣＰＵと接続され、編集画面を表示するディスプレイと、各種の動作コマンドや記号、数値を入力する操作部と、マップ画面ツール、フローチャート作成ツール、該フローチャート作成ツールで作成したフローチャートを疑似テストプログラムに変換する変換ツールと、ライト／リード動作を生成するライト／リード動作生成ツールと、前記変換ツールで変換された疑似テストプログラムとライト／リード動作生成ツールで生成されたプログラムとを結合する結合ツールを含む記憶装置と、を含んで構成されることを特徴とする。
【００１１】
このように構成すれば、マップ画面ツールによりテストパターン動作をマップ化することにより、フローチャート作成ツールでパターン動作をフローチャート化することができる。このフローチャートの作成は通常のフローチャート作成であるので作成は容易である。このフローチャートの作成が終了すると、変換ツールと結合ツールを用いて疑似テストプログラムの作成とライト／リード動作を結合することにより、容易に展開型試験プログラムを作成することができる。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を詳細に説明する。
【００１３】
以下、図１に示すフローチャートを更に詳細に説明する。
（ステップ１）テストパターン動作のマップ化
図２はメモリセルと番地の対応を示す図である。（ａ）において、ａ〜ｄはメモリセルである。このセル（素子）を座標で表わすために、ｘ（ロー）、ｙ（カラム）方向の座標を考える。各セルの座標は（ｂ）に示すように表される。即ち、セルａのｘ軸方向の値は０、ｙ方向の値は０である。同様にして、セルｂのｘ軸方向の値は１、ｙ方向の値は０である。このようにして、セルａ〜セルｄまでの値を座標で表わすと（ｂ）に示すようなものとなる。なお、図２では、簡単のためにセルが２×２の４個の場合を説明したが、実際のセルの数は膨大な数である。
【００１４】
本発明の特徴は、セルへの書き込みと読み出し動作をマップ（ＭＡＰ）で表わすようにした点と、セルの動作を一般的なフローチャートで表わすようにした点である。以下、Ｍａｒｃｈ方式のマップ化について説明する。図３は第１事象の動作説明図である。２×２のメモリセルに対して、（０，０）の番地のセルから（１，１）の番地のセルまで全て“０”データをライト（Ｗｒｉｔｅ）する。
【００１５】
図４は第２事象の動作説明図である。この場合には、（０，０）のセルから（１，１）の素子まで、“０”をリード（Ｒｅａｄ）して“１”をライトする動作を繰り返す。例えば、（０，０）のセルに対して、先ず“０”をリードし、次に“１”をライトする。第１の事象で、各メモリセルのデータは全て“０”になっているので、第２事象における最初の動作はこの“０”のリードである。このような“０”のリードと、“１”のライト動作を（１，１）のセルまで繰り返す。
【００１６】
図５は第３事象の動作説明図である。この事象では、動作は（１，１）のセルから逆方向に（０，０）のセルまでに対して動作を行なう。先ず、（１，１）のセルに対して、データ“１”をリードする。第２の事象で各セルの値は全て“１”になっているので、データ“１”をリードすることになる。“１”を読み出したら、同じ座標のセルに対して、“０”をライトする。次に、（０，１）のセルに対して、データ“１”をリードし、次に同じ座標のセルに対して“０”をライトする。この動作を（０，０）まで繰り返す。
【００１７】
図６は第４事象の説明図である。事象３で各セルの中身は“０”になっている。そこで、（０，０）から（１，１）までの全てのセルに対してリード動作を行なう。これまでの動作をマップ化することを考える。
【００１８】
図７はテストパターン動作のマップ化の説明図である。図の（ａ）は第１事象の、（ｂ）は第２事象の、（ｃ）は第３事象の、（ｄ）は第４事象の各説明図である。例えば、（ａ）は図２に示す場合と同様の２×２のセルより構成されている。（ａ）は全てのセルに“０”をライトすることを示している。ここで、Ｗ０とは“０”をライトすることを示す。
【００１９】
（ｂ）は各セルから先ず“０”をリードした後、“１”を書き込むことを示している。図のセル内の記号▲１▼Ｒ０は“０”をリードすることを示し、同じセル内の記号Ｗ１は“１”をライトすることを示している。（ｃ）はセルから先ず“１”をリードし、次に同じセルに“０”をライトすることを示している。（ｄ）は各セルから“０”をリードすることを示している。以上の説明より明らかなように、（ａ）に示す第１事象は図３に、（ｂ）に示す第２事象は図４に、（ｃ）に示す第３事象は図５に、（ｄ）に示す事象は図６にそれぞれ対応している。テストパターン動作を、図７に示すようにマップ化したことが本発明の特徴である。（ステップ２）パターン動作の各事象への分割化
図７に示す各マップ動作を見ると、各マップ動作はそれぞれ他のマップ動作から独立していることが分かる。そこで、これらの各マップを各マップ動作毎に分割することを考える。図８は、図７に示す各段階のマップを各事象毎に分割した状態を示している。
（ステップ３）パターン動作のフローチャート化
図８に示すように、各パターン動作が事象に分割されたら、これら事象の動作をフローチャート化することを考える。図９は第１事象の動作フローチャートを示す図である。第１事象は、図３において説明したように、２×２のメモリセルに対して、全てのセルに“０”を書き込む動作である。そこで、図８に示すフローチャートがこの動作を忠実に再現するものであることを以下に証明する。
【００２０】
先ずｘ＝０と設定し（Ｓ１）、次にｙ＝０と設定する（Ｓ２）。この結果、最初のセル（０，０）の座標が求まったことになる。次に、“０”を（０，０）番地のセルにライトする（Ｓ３）。
【００２１】
（０，０）番地のセルへの“０”のライトが終わったら、今度はｘ＝ｘ＋１を計算する（Ｓ４）。この結果、新しいセルの座標は（１，０）となる。次に、
ｘ＞１であるかどうかチェックする（Ｓ５）。今、ｘ＝１であるのでこの条件は成り立たない。そこで、再度ステップＳ３に戻り“０”をライトすることになる。この結果（１，０）のセルに“０”がライトされたことになる。
【００２２】
次にｘ＝ｘ＋１を計算する（Ｓ４）。この結果、ｘ＝２となる。ここで、ｘ＞１であるかどうかチェックする（Ｓ５）。今、ｘ＝２であるので、ｘ＞１は成立する。そこで、次にｘ＝０にする（Ｓ６）。次にｙ＝ｙ＋１を計算する（Ｓ７）。ｙは当初は“０”であるので、ｙ＝ｙ＋１の計算によりｙ＝１となる。以上の手続きで番地（０，１）が指定されたことになる。
【００２３】
次に、ｙ＞１であるかどうかチェックする（Ｓ８）。ｙ＝１であり、ｙ＞１ではないので、ステップＳ３に戻る。そして、（０，１）番地のセルに“０”をライトする（Ｓ３）。次に、ｘ＝ｘ＋１を計算する（Ｓ４）。今、ｘ＝０であるので、ｘ＋１は“１”になる。この状態で番地（１，１）が指定されたことになる。
【００２４】
次に、ｘ＞１であるかどうかチェックする（Ｓ５）。ｘ＞１ではないので、ステップＳ３に戻り“０”をライトする。これで、（１，１）番地のセルに“０”がライトされたことになる。次に、ｘ＝ｘ＋１を計算すると（Ｓ４）、ｘ＝２となる。次に、ｘ＞１が成立するかどうかチェックする。ｘ＞１が成立するので、次に、ｘ＝０にする（Ｓ６）。そして、ｙ＝ｙ＋１を計算する（Ｓ７）。この結果ｙ＝２となる。次に、ｙ＞１が成立するかどうかチェックする（Ｓ８）。ｙ＝２であるので、ｙ＞１が成立し、次にｙ＝０とする（Ｓ９）。これで、セルの座標が（０，０）に戻って処理を終了することになる。
【００２５】
以上の動作より明らかなように、図８に示すフローチャートは、事象１の動作（２×２の全てのセルに“０”をライトする）を表していることが分かる。
（ステップ４）疑似テストプログラムの作成
ステップ３でパターン動作のフローチャート化が終了したら、このフローチャートから疑似テストプログラムを作成する。図１０は疑似テストプログラムの生成フローチャートである。図９に示すフローチャートと対比してみると明らかなように、図１０は図９と対応したものとなっている。なお、図１０では、図９のｘをＸ、ｙをＹとして示している。
【００２６】
テストパターンの作成手順は、一般には分かりづらく、そのテストパターン作成部は一般的にはブラックボックスと考えることができる。疑似テストプログラムの「疑似」とは１回目の変換という意味である。図９のフローチャートで使用されている記号である「ＸＭＡＸ」、「ＹＭＡＸ」、「ＪＮＩ１」、「ＪＮＩ２」は、実際のテストパターンで使用されている言語である。また、図１０で使用されている記号「Ｘ＜０」は、図９のフローチャートで用いている「ｘ＝０」と同じ意味であり、図１０で使用されている記号「Ｙ＜０」は、図９のフローチャートで用いている「ｙ＝０」と対応している。そして、ＸＭＡＸとＪＮＩ１、ＹＭＡＸとＪＮＩ２はそれぞれコンビをなしている。
【００２７】
図１０に示すフローチャートは、実際には表示されないものであるが、参考のために示したものである。前記テストパターン作成部は、図９に示すフローチャートを入力して、テストプログラム用のパターンに変換する。この変換シーケンスは、実際には見えないものであるが、その一部を見えるようにして示しているものである。要するに、図９に示す通常のフローチャートを入力して、テストパターン用のシーケンスに自動変換しているところを目視できるようにして示したものである。
（ステップ５）ライト／リード動作の生成
次に変換２回目に入る。図１１はライト／リードの生成ステップを示す図である。具体的には、図１０のステップＳ５に示すＷＲＩＴＥ’０’の生成ステップを示している。図では、ＳＤＲＡＭ（ＲＡＭの一種）のＷＲＩＴＥ“０”動作を示している。ＲＡＭの種類に従って、シーケンスは異なるものとなる。
【００２８】
段階１では、ＷＲＩＴＥ及びＲＥＡＤの部分を抽出する。次に、段階２ではアクティブ（ＡＣＴＩＶＥ）動作となる。このＡＣＴＩＶＥは、チップセレクト（ＣＳ）とＲＡＳ（コマンドの一種）をイネーブルするものである。ＷＲＩＴＥシーケンスでは、アクティブ（Ｓ１）、ＷＲＩＴＥ（Ｓ２），ＴＰＨ（出口ビットの期待値）、プリチャージ（ＰＲＥ：コマンドの一種）（Ｓ３）のシーケンスより構成される。
【００２９】
段階３では、ＩＣテスタ（例えばＬＳＩテスタ）とＩＣとの接続を定義するシーケンスである。図１２はＩＣテスタとＩＣとの物理的な接続状態を示す図である。図において、１はＩＣテスタ、２は該ＩＣテスタ１と接続されるＩＣである。Ｃ１、Ｃ２、Ｃ３、Ｃ４はＩＣテスタ１の端子名である。一方、ＣＳ、ＲＡＳ、ＣＡＳ（コマンドの一種）、ライトイネーブル（ＷＥ）はＩＣ２側の端子名である。ＩＣテスタ１側の端子名Ｃ１〜Ｃ４は“０”になることにより、ローアクティブとなるようになっている。
【００３０】
段階３では、ＣＳとＲＡＳをイネーブル（ＥＮＡＢＬＥ）にし（Ｓ１）、次に、ＣＳとＣＡＳとＷＥをＥＮＡＢＬＥにし（Ｓ２）、次にＣＳとＲＡＳとＷＥをＥＮＡＢＬＥにする（Ｓ３）。
【００３１】
段階４では、図に示すように、ステップＳ１〜Ｓ３までの動作を行なう。即ち、ＣＳ＝Ｃ１、ＲＡＳ＝Ｃ２にし（Ｓ１）、次にＣＳ＝Ｃ１，ＣＡＳ＝Ｃ３，ＷＥ＝Ｃ４にし（Ｓ２）、次にＣＳ＝Ｃ１，ＲＡＳ＝Ｃ２，ＷＥ＝Ｃ４にする（Ｓ３）。以上の処理により、ＷＲＩＴＥ動作を４段階で生成するシーケンスが終了する。なお、使用するＲＡＭの種類に応じて、この各段階における処理は異なったものとなる。
（ステップ６）結合処理
ステップ４で作成された疑似テストプログラムと、ステップ５で生成されたライト／リード動作とを結合することにより、最終的なＩＣ等の集積回路用のテストパターンが作成されることになる。具体的には、図１１に示すシーケンスで作成されたライトシーケンスを図１０のステップＳ５に挿入することで結合する。
【００３２】
上述の説明は、事象１の場合について説明したものである。事象２〜事象４についても、図９に示すようなフローチャートを作成し、次に図１０に示すような疑似テストプログラムを生成し、図１１に示すようなライト／リードの生成を行なう必要がある。
【００３３】
このように、本発明によれば、容易に展開型テストプログラムを作成することができる。
【００３４】
以上、説明したテストパターン発生シーケンスは、Ｍａｒｃｈ法によるものであるが、本発明はこれに限るものではなく、他の方法、例えばＭｓｃａｎ、Ｍａｓｅｓｔ法等に用いることができる。ここで、Ｍｓｃａｎ法は、全てのメモリセルに対してオール“０”ライトし、オール“０”リードするか、又は全てのメモリセルにオール“１”ライトし、オール“１”リードする方法である。
【００３５】
Ｍａｓｅｓｔ法は、セルの端部から交互にリード／ライト動作を行なうものである。図１３はマセスト（Ｍａｓｅｓｔ）法の説明図である。例えば、図に示すように４×４のメモリセルを用いる。そして、（ａ）に示すようにカラム０にオール“０”を、カラム１にオール“１”を、カラム２にオール“０”を、カラム３にオール“１”を書き込む。つまり交互に“０”と“１”を書き込む。
【００３６】
メモリセルへの書き込みが終了したら、セルのリード動作に移る。セルのリード動作は（ｂ）に示すようなものとなる。先ず（０，０）のセルから“０”をリードし、次に（３，３）のセルから“１”をリードする。次に、（１，０）のセルから“０”をリードし、次に（２，３）のセルから“１”をリードする。このような操作を繰り返す。つまり、４隅の両端からお互いに近づく方へセルを移動しながらリード動作を行なうものである。
【００３７】
図１４は本発明のシステム構成例を示すブロック図である。図において、１０は全体の制御動作を行なうＣＰＵ、１１は該ＣＰＵ１０と接続された主記憶装置、１２はＣＰＵ１０と接続され、シーケンス状態等を表示するディスプレイ、１３は各種の動作コマンドや記号、数値を入力する操作部である。主記憶装置１１としては、例えばＲＡＭ等が用いられ、ディスプレイ１２としては例えばＣＲＴ又は液晶表示器等が用いられる。操作部１３としては、例えばキーボードやマウス等が用いられる。
【００３８】
２０はＣＰＵ１０と接続される記憶装置である。該記憶装置２０としては、例えば大容量のハードディスク装置等が用いられる。該記憶装置２０において、２１は図６に示すようなマップ画面を生成するＭＡＰ画面ツール、２２は図９に示すようなフローチャートを作成するフローチャート作成ツールである。２３はフローチャートをテストパターンの種類に応じたテストプログラムに変換する変換ツール、２４はライト／リード動作を複数段階で生成するライト／リード動作生成ツール、２５は変換ツール２３で変換したテストプログラムと、ライト／リード動作生成ツール２４で生成したプログラムとを結合する結合ツールである。変換ツール２３において、３０はテストパターン発生法に応じたパターンの種類が記憶されているパターン記憶部である。該記憶パターン３０には、被試験デバイスの種類に応じたテストパターンが記憶されている。このような各ツールは、ここではプログラム（ソフトウェア）で構成されている。
【００３９】
このように構成された装置において、操作部１３から一連の動作を行なうための各種のコマンドが入力され、ＣＰＵ１０はこのコマンドを解釈してテストプログラムの生成を行なう。ＭＡＰ画面ツール２１はテストパターンの動作をＭＡＰ化する。フローチャート作成ツール２２は、該ＭＡＰ画面ツール２１で生成されたパターンを実現するためのフローチャートを作成する。変換ツール２３は、被試験デバイス（例えばメモリＩＣ）の種類に応じて、記憶パターン３０を参照してテストパターンへの変換を行なう。ライト／リード動作生成ツール２４は、ライト又はリード動作をテストパターンに変換する。結合ツール２５は、変換ツール２３で変換したテストプログラムと、ライト／リード動作生成ツール２４で生成したテストプログラムとを結合する。
【００４０】
マップ画面ツール２１によりテストパターン動作をマップ化することにより、フローチャート作成ツール２２でパターン動作をフローチャート化することができる。このフローチャートの作成は通常のフローチャート作成であるので作成は容易である。このフローチャートの作成が終了すると、変換ツール２３の出力とライト／リード動作ツール２４の出力を結合ツール２５を用いて結合することにより、容易に展開型試験プログラムを作成することができる。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、以下の効果が得られる。
【００４２】
（１）請求項１記載の発明によれば、テストパターン動作をマップ化することにより、パターン動作をフローチャート化することができる。このフローチャートの作成は通常のフローチャート作成であるので作成は容易である。このフローチャートの作成が終了すると、疑似テストプログラムの作成とライト／リード動作を結合することにより、容易に展開型テストプログラムを作成することができる。
【００４３】
（２）請求項２記載の発明によれば、既存の技術であるＭｓｃａｎ、Ｍａｒｃｈ、Ｍａｓｅｓｔ法の何れかに本発明を適用することができる。
【００４４】
（３）請求項３記載の発明によれば、マップ画面ツールによりテストパターン動作をマップ化することにより、フローチャート作成ツールでパターン動作をフローチャート化することができる。このフローチャートの作成は通常のフローチャート作成であるので作成は容易である。このフローチャートの作成が終了すると、変換ツールと結合ツールを用いて疑似テストプログラムの作成とライト／リード動作を結合することにより、容易に展開型試験プログラムを作成することができる。
【００４５】
このように、本発明によれば、経験の浅い技術者でも短期間でテストパターンプログラムを作成することができる展開型試験プログラムツールの生成方法及び装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の原理を示すフローチャートである。
【図２】メモリセルと番地の対応を示す図である。
【図３】第１事象の動作説明図である。
【図４】第２事象の動作説明図である。
【図５】第３事象の動作説明図である。
【図６】第４事象の説明図である。
【図７】テストパターン動作のマップ化の説明図である。
【図８】パターン動作の各事象への分割の説明図である。
【図９】第１事象の動作フローチャートを示す図である。
【図１０】疑似テストプログラムの生成フローチャートである。
【図１１】ライト／リードの生成ステップを示す図である。
【図１２】ＩＣテスタとＩＣとの物理的な接続状態を示す図である。
【図１３】マセスト法の説明図である。
【図１４】本発明のシステム構成例を示すブロック図である。
【符号の説明】
１０　ＣＰＵ
１１　主記憶装置
１２　ディスプレイ
１３　操作部
２０　記憶装置
２１　マップ画面ツール
２２　フローチャート作成ツール
２３　変換ツール
２４　ライト／リード動作生成ツール
２５　結合ツール
３０　パターン記憶部
【図１】
2004118301.tif 000003
【図２】
2004118301.tif 000004
【図３】
2004118301.tif 000005
【図４】
2004118301.tif 000006
【図５】
2004118301.tif 000007
【図６】
2004118301.tif 000008
【図７】
2004118301.tif 000009
【図８】
2004118301.tif 000010
【図９】
2004118301.tif 000011
【図１０】
2004118301.tif 000012
【図１１】
2004118301.tif 000013
【図１２】
2004118301.tif 000014
【図１３】
2004118301.tif 000015
【図１４】
2004118301.tif 000016