(57)【要約】【課題】  カオス発生の確率を数学的に導出でき、その確率を線形に変化させるべきパラメータの設定手順が明瞭であり、且つアナログ情報の比較が可能な確率型演算素子及び確率型演算装置を提供する。  【解決手段】  テント写像のカオスからなる揺らぎを有するアナログ量を発生してこれを出力する揺らぎ発生器１５と、アナログ量で表された入力信号１３に揺らぎ発生器１５の出力が重畳された揺らぎ重畳信号を出力するミキサ４５と、ミキサ４５から出力される揺らぎ重畳信号を閾値処理することによりパルスを発生してこれを出力する閾値処理器４７とを備えている。【選択図】      図１  
2004171552.tif 000002
【特許請求の範囲】
【請求項１】
テント写像のカオスからなる揺らぎを有するアナログ量を発生してこれを出力する揺らぎ発生器と、アナログ量で表された入力信号に前記揺らぎ発生器の出力が重畳された揺らぎ重畳信号を出力するミキサと、前記ミキサから出力される揺らぎ重畳信号を閾値処理することによりパルスを発生してこれを出力する閾値処理器とを備えている、確率型演算素子。
【請求項２】
前記閾値処理器は、前記閾値処理により２値のパルスを発生する、請求項１記載の確率型演算素子。
【請求項３】
前記閾値処理器から出力されるパルスを検出するパルス検出手段をさらに備えている、請求項１記載の確率型演算素子。
【請求項４】
前記パルス検出手段が、前記パルスをカウントするカウンタを備えている、請求項３記載の確率型演算素子。
【請求項５】
前記パルス検出手段が、前記パルスの幅を積分する積分器を備えている、請求項３記載の確率型演算素子。
【請求項６】
前記閾値処理器から出力される２値のパルスの立上り及び立下りの少なくともいずれかでパルスを発生してこれを出力する変分検出器をさらに備えている、請求項２記載の確率型演算素子。
【請求項７】
前記変分検出器から出力されるパルスを検出するパルス検出手段をさらに備えている、請求項６記載の確率型演算素子。
【請求項８】
前記パルス検出手段が、前記パルスをカウントするカウンタを備えている、請求項７記載の確率型演算素子。
【請求項９】
前記パルス検出手段が、前記パルスの幅を積分する積分器を備えている、請求項７記載の確率型演算素子。
【請求項１０】
前記揺らぎを有するアナログ量の最大値がｗmaxであり、前記入力信号の最大値及び最小値がそれぞれＶmax及びＶminであるとき、前記閾値処理器の閾値ＴがＶmax以上であり、且つｗmaxがTとＶminとの差の１．５倍以上である、請求項１記載の確率型演算素子。
【請求項１１】
ＴがＶmaxと等しく、且つｗmaxがＶmaxとＶminとの差の１．５倍に等しい、請求項１０記載の確率型演算素子。
【請求項１２】
前記揺らぎを有するアナログ量の最大値がｗmaxであり、前記入力信号の最大値及び最小値がそれぞれＶmax及びＶminであるとき、前記閾値処理器の閾値Ｔが、
（２ｗmax／３+Ｖmax）以上で且つ（ｗmax＋Ｖmin）以下である、請求項１記載の確率型演算素子。
【請求項１３】
Ｔが（３Ｖmax＋４Ｖmin）に等しく、且つｗmaxが３（Ｖmax−Ｖmin）に等しい、請求項１２記載の確率型演算素子。
【請求項１４】
テント写像のカオスからなる揺らぎを有するアナログ量を発生してこれを出力する揺らぎ発生器と、
アナログ量で表された入力信号に前記揺らぎ発生器の出力が重畳された揺らぎ重畳信号を出力するミキサ、及び前記ミキサから出力される揺らぎ重畳信号を閾値処理することによりパルスを発生してこれを出力する閾値処理器を有する複数の確率型演算回路と、
前記複数の確率型演算回路のそれぞれの閾値処理器から出力されるパルスを検出するパルス検出手段とを備えている、確率型演算装置。
【請求項１５】
前記パルス検出手段が、前記パルスをカウントするカウンタを備えている、請求項１４記載の確率型演算装置。
【請求項１６】
前記パルス検出手段が、前記パルスの幅を積分する積分器を備えている、請求項１４記載の確率型演算装置。
【請求項１７】
前記複数の確率型演算回路のそれぞれの閾値処理器の出力端は、一端が前記パルス検出手段に接続された共通の配線に互いに並列に接続され、前記共通の配線の、前記出力端が接続された部分同士の間の部分に遅延回路がそれぞれ設けられている、請求項１４記載の確率型演算装置。
【請求項１８】
所定数の要素をそれぞれ有する入力ベクトル及び参照ベクトルの前記要素間の差分をそれぞれ演算する前記所定数の距離演算器をさらに備え、前記確率型演算回路の数が前記所定数であり、かつ前記所定数の距離演算器の出力が前記入力信号として前記所定数の確率型演算回路の前記ミキサにそれぞれ入力される、請求項１４記載の確率型演算装置。
【請求項１９】
前記所定数の距離演算器と前記所定数の確率型演算回路とを有する確率型距離演算回路を複数有し、前記パルス検出手段が前記複数の確率型距離演算回路に対応するように設けられ、複数の前記参照ベクトルがそれぞれ前記複数の確率型距離演算回路に入力される、請求項１８記載の確率型演算装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、確率型演算素子及びこれを用いた確率型演算装置に関し、確率的に演算を実行する確率型演算素子を用いることで、特にＭＰＥＧエンコーディング処理や画像認識処理で必須の演算であるベクトルマッチングを高速に演算することができる確率型演算装置を提供するものである。
【背景技術】
【０００２】
近年のパーソナルコンピュータ（ＰＣ）の普及に見られるように、半導体素子も家庭内での使用も大幅に普及してき、単なる数値演算のみならず、インターネット、メールや画像処理など、個人的な用途での使用分野が増加しつつある。
【０００３】
しかしながら、これほど高速に演算できるようになったＰＣにおいても、全ての演算に対して十分な速度が得られているわけではない。例えば、人の発する声や言語を認識したり、カメラに写った人が誰であるかを認識したりするという処理は、膨大な量の演算を行う必要があるため、実時間による処理は困難である。
【０００４】
このような認識処理の基本は、記憶されている音声や顔などの情報をベクトル化して参照ベクトルとして記憶しておき、入力情報を同様にベクトル化して入力ベクトルとし、これらの類似を検出し、どれに最も近いかという演算を行うことである。このようなベクトル比較処理は、連想メモリ、ベクトル量子化、動き予測等のパターン認識、及びデータ圧縮等の幅広い情報処理に利用され得る基本的な処理である。
【０００５】
このようなベクトル比較はいずれの用途においても膨大な演算量を必要とし、また従来のＰＣに代表されるノイマン型コンピュータでは、その原理として全てのベクトル比較演算を一旦終了しないと、どれが一番近いかを抽出できず、結果として非常に時間を要してしまう。
【０００６】
このような複数の数値間（数値の組みと数値の組みとの間）の「近さ」を高速に演算する新概念の従来の装置として、以下のものが挙げられる（例えば、非特許文献１参照）。
【０００７】
図２３に、上記従来の確率型演算装置の構成を示す。
【０００８】
図２３の確率型演算装置は、デジタルデータの一致／不一致を確率的に演算する装置である。入力データ１０１と記憶データ１０３とが一致する場合（両者とも１または両者とも０の場合）はＸＮＯＲ回路１２０により１が出力される。ＸＮＯＲ回路１２０の出力側にはパルス幅がカオス的に変化するＰＷＭカオス発生器１２１が接続されている。ここでＰＷＭカオスが発生した後、ある時間後にラッチ信号１０５をラッチ回路１２２に入力すると、そのときの入力が保持される。ラッチ回路１２２にはカオス的に幅が変動する信号が入力されているので、ラッチ回路１２２が保持する値がＨｉｇｈとなる動作は確率的動作となる。そしてＨｉｇｈが保持されるとスイッチ１０９がＯＮとなり電流源１０７により電流が供給される。これら電流の総和を検出し、上位抽出回路１１１により比較することで、入力データ１０１の群と記憶データ１０３の群が近いものほど電流が確率的に大きく検出されるので、ベクトル間の近さ（この場合ハミング距離）を確率的に演算することができるのである。なお、上記従来技術に用いられるカオスは図２４の写像マップに示されるような、いわゆるロジスティックカオスを用いるとしている。
【非特許文献１】ＩＥＩＣＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．  Ｅ８４−Ｃ，  Ｎｏ．１２，  Ｄｅｃｅｍｂｅｒ  ２００，  ｐｐ１７２３−１７２９に記載の”Ａ  ＣＭＯＳ  Ｓｔｏｃｈａｓｔｉｃ  Ａｓｓｏｃｉａｔｉｖｅ  Ｐｒｏｃｅｓｓｏｒ  Ｕｓｉｎｇ  ＰＷＭ  Ｃｈａｏｔｉｃ  Ｓｉｇｎａｌｓ．
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の確率型演算装置は、第１に、デジタル情報の比較であるために、必ずしも現在のデジタル・シグナル・プロセッサに対して、優位な演算を実行できるものではなかった。
【００１０】
第２に、カオスとしてロジスティックカオスを用いていたが、これを用いることが確率的演算となりうるかの検証がなされておらず、素子の動作信頼性に課題があった。
【００１１】
第３に、カオスの幅や閾値（ラッチ時間）などが試行錯誤的であり、どのように素子を設計し駆動すればよいかが曖昧であった。
【課題を解決するための手段】
【００１２】
本発明は上記のような課題を解決するためになされたもので、カオス発生の確率を数学的に導出でき、その確率を線形に変化させるべきパラメータの設定手順が明瞭であり、且つアナログ情報の比較が可能な確率型演算素子及び確率型演算装置を提供することを目的とする。
【００１３】
そして、これらの目的を達成するために、本発明に係る確率型演算素子は、テント写像のカオスからなる揺らぎを有するアナログ量を発生してこれを出力する揺らぎ発生器と、アナログ量で表された入力信号に前記揺らぎ発生器の出力が重畳された揺らぎ重畳信号を出力するミキサと、前記ミキサから出力される揺らぎ重畳信号を閾値処理することによりパルスを発生してこれを出力する閾値処理器とを備えている。このような構成とすると、線形な確率演算を実行することができる。
【００１４】
前記閾値処理器は、前記閾値処理により２値のパルスを発生してもよい。
【００１５】
前記閾値処理器から出力されるパルスを検出するパルス検出手段をさらに備えていてもよい。
【００１６】
前記パルス検出手段が、前記パルスをカウントするカウンタを備えていてもよい。
【００１７】
前記パルス検出手段が、前記パルスの幅を積分する積分器を備えていてもよい。このような構成とすると、パルスの数のみならずその幅をも検出することができる。
【００１８】
前記閾値処理器から出力される２値のパルスの立上り及び立下りの少なくともいずれかでパルスを発生してこれを出力する変分検出器をさらに備えていてもよい。
【００１９】
前記変分検出器から出力されるパルスを検出するパルス検出手段をさらに備えていてもよい。
【００２０】
前記揺らぎを有するアナログ量の最大値がｗmaxであり、前記入力信号の最大値及び最小値がそれぞれＶmax及びＶminであるとき、前記閾値処理器の閾値ＴがＶmax以上であり、且つｗmaxがTとＶminとの差の１．５倍以上であることが好ましい。このような構成とすると、入力信号が大きくなるに連れてパルス発生数が減少する線形な確率演算を確実に実行することができる。
【００２１】
ＴがＶmaxと等しく、且つｗmaxがＶmaxとＶminとの差の１．５倍に等しいことがより好ましい。このような構成とすると、入力信号が大きくなるに連れてパルス発生数が減少する場合におけるパルスの発生効率を最大限にすることができる。
【００２２】
前記揺らぎを有するアナログ量の最大値がｗmaxであり、前記入力信号の最大値及び最小値がそれぞれＶmax及びＶminであるとき、前記閾値処理器の閾値Ｔが、（２ｗmax／３+Ｖmax）以上で且つ（ｗmax＋Ｖmin）以下であることが好ましい。このような構成とすると、入力信号が大きくなるに連れてパルス発生数が増加する線形なパルス発生を実現することができる。
【００２３】
Ｔが（３Ｖmax＋４Ｖmin）に等しく、且つｗmaxが３（Ｖmax−Ｖmin）に等しいことがより好ましい。このような構成とすると、入力信号が大きくなるに連れてパルス発生数が増加する場合におけるパルス発生効率を最大限にすることができる。
【００２４】
また、本発明に係る確率型演算装置は、テント写像のカオスからなる揺らぎを有するアナログ量を発生してこれを出力する揺らぎ発生器と、アナログ量で表された入力信号に前記揺らぎ発生器の出力が重畳された揺らぎ重畳信号を出力するミキサ、及び前記ミキサから出力される揺らぎ重畳信号を閾値処理することによりパルスを発生してこれを出力する閾値処理器を有する複数の確率型演算回路と、前記複数の確率型演算回路のそれぞれの閾値処理器から出力されるパルスを検出するパルス検出手段とを備えている。このような構成とすると、複数の入力信号を並列に演算処理することができる。
【００２５】
前記複数の確率型演算回路のそれぞれの閾値処理器の出力端は、一端が前記パルス検出手段に接続された共通の配線に互いに並列に接続され、前記共通の配線の、前記出力端が接続された部分同士の間の部分に遅延回路がそれぞれ設けられていてもよい。このような構成とすると、１つのパルス検手段で、複数の入力信号の総和に対応するパルスを検出することができる。
【００２６】
所定数の要素をそれぞれ有する入力ベクトル及び参照ベクトルの前記要素間の差分をそれぞれ演算する前記所定数の距離演算器をさらに備え、前記確率型演算回路の数が前記所定数であり、かつ前記所定数の距離演算器の出力が前記入力信号として前記所定数の確率型演算回路の前記ミキサにそれぞれ入力されてもよい。このような構成とすると、ベクトル間のマンハッタン距離を演算することができる。
【００２７】
前記所定数の距離演算器と前記所定数の確率型演算回路とを有する確率型距離演算回路を複数有し、前記パルス検出手段が前記複数の確率型距離演算回路に対応するように設けられ、複数の前記参照ベクトルがそれぞれ前記複数の確率型距離演算回路に入力されてもよい。このような構成とすると、ベクトルマッチングを実行することができる。
【発明の効果】
【００２８】
本発明は、以上に説明したような構成を有し、カオス発生の確率を数学的に導出でき、その確率を線形に変化させるべきパラメータの設定手順が明瞭であり、且つアナログ情報の比較が可能な確率型演算素子及び確率型演算装置を提供できるという効果を奏する。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。
（第１の実施形態）
本発明の第１の実施形態では、信号を、電圧によって表す場合について説明するが、信号を他のアナログ量（物理量：例えば電流等）を用いて表してもよい。また、信号として表されるデータは、アナログデータが好ましいが、３値以上の多値データであっても構わない。
【００３０】
図１は本実施の形態１に係る確率型演算素子の構成を示すブロック図である。
【００３１】
図１において、確率型演算素子１は、揺らぎ発生器１５と、確率型演算回路３と、カウンタ１１とを有している。確率型演算回路３は、ミキサ４５と閾値処理器４７と有している。揺らぎ発生器１５は、揺らぎを有する電圧（以下、揺らぎ電圧という）を出力する。ミキサ４５にはアナログデータを表す電圧信号である入力信号１３が入力されており、ミキサ４５は、入力信号１３に揺らぎ発生器１５から出力される揺らぎ電圧を重畳して、これを出力する。閾値処理器４７は、ミキサ４５の出力を閾値処理して２値化することによりパルスを発生して、これを出力する。カウンタ１１はミキサ４５から出力されるパルスをカウントする。
【００３２】
なお、本実施の形態の確率型演算素子は図１の構成でも適正な動作が得られるが、動作をより高信頼化するためには、図２のように確率型演算素子を構成することが好ましい。
【００３３】
図２は本実施の形態の確率型演算素子の他の構成例を示すブロック図である。
【００３４】
図２に示すように、この構成例では、ミキサ４５と閾値処理器４７との間にミキサ４５の信号を増幅する増幅器４６が設けられ、閾値処理器４７とカウンタ１１との間に、閾値処理器４７から出力されるパルスの立ち上がりで所定の幅のパルスを発生する変分検出器４９が設けられ、変分検出器４９から出力されるパルスがカウンタ１１でカウントされる。このような構成とすることにより、ミキサ４５の信号レベルの劣化が増幅器４６で補償され、かつ変分検出器４９が介在することによって後述するように正確にパルスをカウントすることが可能になる。
【００３５】
次に、図１及び図２の確率型演算素子１の各部の構成を詳しく説明する。
【００３６】
図３は揺らぎ発生器１５の構成を示すブロック図である。図３に示すように揺らぎ発生器１５は、変量Ｘについて所定の演算を行う演算器２０１と、演算器２０１の出力を遅延して演算器２０１に入力する遅延回路２０２とを有しており、後で詳しく説明するように、演算器２０１からはテント写像のカオスからなる変量Ｘが出力される。本実施の形態では、この変量Ｘが電圧で表され、揺らぎ電圧Ｖcaoとして出力される。
【００３７】
カウンタ１１は、例えば、図４に示すようなＤフリップフロップを用いた非同期式リプルカウンタで構成されている。
【００３８】
図４において、符号２５はＤフリップフロップを示す。電圧パルスＶpulがカウンタ１１に入力されると、２進的にＤ0、Ｄ1……ＤnのＨｉｇｈ出力が切り替わっていく。このため入力されたパルス数を知ることができるのである。
【００３９】
なお、本実施形態のカウンタ１１はＶpulがＬｏｗからＨｉｇｈへ変化したときにカウントが進む、いわゆるアップカウンタである。
【００４０】
図５はミキサ４５の構成例を示す回路図である。ミキサ４５は、いわゆるニューロンＭＯＳ（νＭＯＳ）と呼ばれる素子構造に類似した構造を有し、ＭＯＳトランジスタのゲート電極にキャパシタを接続した構造を基本としている。
【００４１】
図５において、ミキサ４５は、ソースフォロワ回路５１を有している。ソースフォロワ回路５１は、ゲート電極の電位（ＶFG）に比例した電圧を出力（Ｖmix）する特性を有する。ソースフォロワ回路５１のゲート電極には第１のキャパシタ５３の下部電極が接続されている。また、ソースフォロワ回路５１のゲート電極には第２のキャパシタ５５の下部電極が接続されている。本実施形態１では第１のキャパシタ５３の上部電極に揺らぎ発生器１５の電圧Ｖcaoが入力され、第２のキャパシタ５５の上部電極に入力信号１３Ｖanaが入力される。
【００４２】
次に、図５に示す構成のミキサ４５が、入力された電圧を重畳する機能を有することを説明する。
【００４３】
ソースフォロワ回路５１のゲート電極の電位をＶFGとし、第１のキャパシタ５３のキャパシタンスをＣ1、これへの入力電圧をＶ1、第２のキャパシタ５５のキャパシタンスをＣ2、これへの入力電圧をＶ2とし、ソースフォロワ回路５１を構成するＰＭＯＳ及びＮＭＯＳのキャパシタンスをそれぞれＣP、ＣNとすると、電荷の保存則より次式が成立する。
【００４４】
【数１】
2004171552.tif 000003
【００４５】
ここにＣ1＝Ｃ2とし、αを次式で定義する。
【００４６】
【数２】
2004171552.tif 000004
【００４７】
式（１）と式（２）から次式を得る。
【００４８】
【数３】
2004171552.tif 000005
【００４９】
このＶFGに対応するＶmixがソースフォロワ回路５１の特性に従って出力される。なお、本実施形態１では、ソースフォロワ回路５１では、その入力と等しい電圧を出力するように各ＭＯＳの閾値を制御しているため、Ｖ1とＶ2との和に比例した出力が得られる。ここで式（２）において、（ＣN＋ＣP）に対してＣ1が大きい場合、すなわちＭＯＳトランジスタのゲート容量が十分に小さい場合には、αの値は０．５に近づき、ミキサ４５は入力された電圧のほぼ平均値を出力する特性を示す。
【００５０】
本実施形態１では、各電位の扱いを容易にするため、ミキサ４５の出力を増幅器４６により１／α（＝約２）倍して出力し、信号レベルの低下を補償している。これが図２の構成において増幅器４６を設けた理由である。
【００５１】
図６は閾値処理器４７の構成を示す回路図である。本実施形態では、閾値処理器４７は、例えばＣＭＯＳインバータで構成されている。
【００５２】
図７は変分検出器４９の回路構成の一例を示す回路図である。
【００５３】
図７において、Ｖinは閾値処理器４７からの入力電圧である。変分検出器４９では、ＶinがＡＮＤ論理回路３０１に直接入力される一方、インバータ３０２により反転された後、遅延回路３０２によって遅延され、ＶrevとしてＡＮＤ論理回路３０１へ入力される。そして、これらの入力のＡＮＤ論理がＡＮＤ論理回路３０１から電圧Ｖoutとして出力される。
【００５４】
図８は変分検出器４９の詳細な動作を示すグラフである。図８において、横軸は時間を、縦軸は電圧を示している。また、点線はＶinを、破線はＶrevを、実線はＶoutを示している。Ｖinがパルス状に変化すると、Ｖinが反転されかつ遅延された信号であるＶrevは、図８に示すように、所定の遅延時間をもったＶinの反転信号となる。その結果、これらのＡＮＤ論理が演算され、Ｖinの値とＶrevの値とが共にＨｉｇｈとなるＶinの立ち上がりの部分のみにパルスを有する電圧Ｖoutが出力される。この場合、遅延時間に相当する幅がパルスの幅となる。この変分検出器４９の出力Ｖoutをカウンタ１１においてパルス数としてカウントする。この効果は後述する実施形態において、複数の確率型演算素子から出力されるパルスを１つのカウンタでカウントするときに効果的である。すなわちパルス幅が異なるパルスが出力されると、相互のパルスが重なり、正確にパルスをカウントできない場合が生じるが、パルス幅を規定することで相互のパルス間隔を制御すれば確実にパルス数をカウントすることができるのである。
【００５５】
なお、ＡＮＤ論理回路３０１に代えて例えばＸＮＯＲ回路を用いると、Ｖinの値とＶrevの値とが一致するパルスの立ち上がり及び立下りの双方でパルスを発生できるようになり、同様の機能を具現化できることは言うまでもない。
【００５６】
以上のように構成された確率型演算素子の動作を以下説明する。
【００５７】
図１において、入力信号１３が入力された状態で、揺らぎ発生器１５から揺らぎ電圧が出力されると、ミキサ４５から入力信号１３に揺らぎ電圧が重畳された電圧（揺らぎ重畳信号：以下、揺らぎ重畳電圧という）の信号が出力される。この揺らぎ重畳電圧信号が閾値処理器４７により閾値処理されてＨｉｇｈまたはＬｏｗの値を取る２値信号、すなわち、２値のパルス信号が出力される。
【００５８】
図９には、本実施の形態の確率型演算素子の動作の一例として、揺らぎ電圧を重畳したミキサ４５の出力を増幅した増幅器４６の出力の波形を示している。このような波形の出力に対し、図示するように、閾値処理を例えば０．５［Ｖ］としたときの閾値処理器４７の出力を図１０に示す。本実施の形態では閾値処理器４７がインバータであるため、揺らぎ重畳電圧が閾値より下になったときにパルスが発生している。図示しないが、この閾値処理器４７の出力を先の変分検出器４９へ入力することで、パルスの立ち上がりのみで等しい幅のパルスを発生することができ、安定してカウンタ１１でパルスをカウントすることができる。
【００５９】
以上のように、本実施形態１の確率型演算素子では、入力信号１３の電圧レベルによりパルス発生の確率が変化するので、電圧レベルの高低をパルス数として確率的に取得することができる。
【００６０】
なお本発明の確率型演算回路においては、その動作を決定する重要なパラメータとして、（１）揺らぎの種類、（２）揺らぎの振幅、（３）閾値の値が挙げられる。
【００６１】
従来例では、これらの相関が試行錯誤的であり、結果として素子動作の信頼性を欠いてしまっていた。
【００６２】
本件発明者は、以下に説明するように、上記確率型演算素子において、線形な確率演算を実行できる最適なカオスの種類と、そのときの各パラメータの最適値を一意的に決定できることを見出した。この指針により、数学的な動作の裏づけが得られるだけでなく、最も効率的なパルス発生条件において素子を駆動できるものである。
【００６３】
以下、まず線形動作を得る原理について説明した後、最適な確率型演算回路の駆動法について説明する。
【００６４】
まず、確率動作に対する解釈であるが、確率動作を繰り返し、例えば非常に大きい回数（１０万、１００万回など）の動作を繰り返せば、その解は徐々に厳密解に漸近すると考えてよい。
【００６５】
まず、従来例に見られたロジスティックカオスについて、無限回のカオス（変量Ｘ）発生を行った場合のヒストグラム（すなわち発生確率（正確には確率密度））は次の式で与えられる。
【００６６】
【数４】
2004171552.tif 000006
【００６７】
この式から、ヒストグラムは均一ではなく、ある閾値を設けたときにそれを下から上へ跨ぐ確率も、やはり線形とならないことが理解される。
【００６８】
本件発明者はこのような特性について熟慮を重ね、図１１に示すようなテント写像のカオスにおいて線形な確率発生へと漸近することを突き止めた。
【００６９】
以下、これについて説明する。
【００７０】
テント写像のカオスは図１１に示すような写像で得られるカオスであり、次の式で定義される。
【００７１】
【数５】
2004171552.tif 000007
【００７２】
図１１において、横軸のＸnはある時点（回数＝ｎ）に発生されるカオスの値であり、縦軸のＸn+1はその次の時点（回数＝Ｎ＋１）に発生されるカオスの値を表している。図１１に示すように、Ｘn＝０．５の時にＸn+1＝１となる三角形（テント型）の写像であるため、テント写像と呼ばれている。
【００７３】
このテント写像においては、ヒストグラムが変量Ｘの全ての領域で均一に１であることが、例えばＣｈａｏｓ  ｉｎ  Ｄｙｎａｍｉｃａｌ  Ｓｙｓｔｅｍｓ  （Ｅ．Ｏｔｔ，  Ｃａｍｂｒｉｄｇｅ  Ｕ．Ｐｒｅｓｓ）  ｐ．３１の式（２．９）に記載されている。すなわち、長時間このカオス（すなわち変量Ｘ）の発生を観察すると、変量Ｘとして、０から１の間における任意の数値が発生する確率は全て等しいことが証明されている。
【００７４】
このテント写像のカオスを用いることにより、先に説明したパルス発生が線形に変化することを、以下、説明する。
【００７５】
図１２（ａ），（ｂ）は、パルス発生の確率を説明する図である。上述のように、本実施の形態では、揺らぎ電圧（すなわち変量Ｘ）が閾値を上から下へ跨ぐように遷移したときにパルスが発生するように設定されているので、図１２（ａ），（ｂ）においては、閾値をＴRとするとき、Ｘnがａの領域（すなわちＴRより大きい領域）にあり、且つＸn+1がｂの領域（すなわちＴRより小さい領域）にある時にパルスが発生することとなる。これらを満たす領域は図１２（ａ），（ｂ）に符号”Ａ”で示した領域であり、写像の線に注意すると、パルス発生が生じるＸnの値は図のＸPの範囲に入力があるときであると理解できる。
【００７６】
ここでテント写像においては、変量Ｘの全ての値の発生確率が均一であることから、パルス発生確率Ｐは次の式で与えられる。
【００７７】
Ｐ＝ＸP／１＝ＸP  ・・・（６）
なお、ＴRをより大きくしていくと、図１２（ａ），（ｂ）に示すように、Ｘn+1＝２−２ＸnとＸn+1＝Ｘnの交点、すなわちＸn＝２／３で、Ｘpの範囲に変化が起こることが理解される。すなわち、図１２（ａ）はＴR≦２／３の場合におけるＸPの範囲を示しており、図１２（ｂ）はＴR≧２／３の場合におけるＸPの範囲を示している。以上をまとめると次式のようになる。
【００７８】
【数６】
2004171552.tif 000008
【００７９】
以下、この式を式（７）という。
【００８０】
式（７）について０≦ＴR≦１の領域でパルス発生確率Ｐの値を計算した結果を図１３に示す。
【００８１】
図１３よりＴR＝２／３のときにパルス発生確率Ｐは最大の１／３となり、且つＴR＝０または１のときパルス発生確率Ｐは最小の０となることが理解される。
【００８２】
ここで、閾値の実際の値をＴ、上述の入力信号Ｖanaの値をＶ（Ｖmin≦Ｖ≦Ｖmax）とし、揺らぎ電圧Ｖcaoの値をｗ（０≦ｗ≦ｗmax）として定義する。図１４には、これらのパラメータの値の相関を示している。揺らぎ電圧の値は０≦ｗ≦ｗmaxの範囲で発生するので先の第１２図のＴRは次式で与えられることとなる。
【００８３】
【数７】
2004171552.tif 000009
【００８４】
以下、この式を式（８）という。
【００８５】
ここで、入力信号の値ＶがＶminの時パルス発生確率Ｐが最大となり、入力信号の値VがＶmaxの時パルス発生確率Ｐが最小となる。しかも、ＶがＶmin〜Ｖmaxの範囲で線形であるためには、図１３から次の式のいずれかが成立しなければならない。
【００８６】
【数８】
2004171552.tif 000010
【００８７】
以下、この式を式（９）という。
【００８８】
ここで式（８）を用いると次式を得る。
【００８９】
【数９】
2004171552.tif 000011
【００９０】
以下、この式を式（１０）という。
【００９１】
ここでＶmin＜Ｖmaxであることを考えると式（１０）の第２式は解が存在しない（この式は、Ｖ＝Ｖmaxでパルス数が最大、Ｖ＝Ｖminでパルス数が最小となる場合の解となる）。すなわち本実施の形態の確率型演算素子においては、ＴRの範囲は０以上２／３以下の範囲と決定される。このときのパルス発生確率Ｐは式（７）より一意的にP=ＴR／２で計算できる。
【００９２】
ここでパルス発生確率差：ηをη＝P(Ｖmin)−P（Ｖmax)で定義すると、これらの検討結果より、
【００９３】
【数１０】
2004171552.tif 000012
【００９４】
以下、この式を式（１１）という。
【００９５】
すなわち、入力信号Ｖanaの振幅と揺らぎ電圧Ｖcaoの最大値との比でパルス発生確率差が決まることが理解される。
【００９６】
また、この式から、特に入力信号Ｖanaが微弱な変動しか得られない場合における本素子の検出特性の良好性を示すことができる。例えば１００ＭＨｚの周波数で揺らぎ電圧を１秒間発生し、この揺らぎ電圧の最大値wmaxを例えば1[V]とすると、例えば、Ｖmax−Ｖmin＝１[mV]といった振幅の微弱な入力信号でもη＝５×１０-4でありパルス数の差としては５×１０-4×１０9＝５０万パルスであり非常に大きな差として検出できることが分かる。
【００９７】
また式（１０）の第１式より次の関係が成立する。
【００９８】
【数１１】
2004171552.tif 000013
【００９９】
以下、この式を式（１２）という。
【０１００】
【数１２】
2004171552.tif 000014
【０１０１】
以下、この式を式（１３）という。
【０１０２】
まず式（１３）より、閾値Tは入力信号Ｖanaの最大値Ｖmax以上の値に設定しなければならない。同時に、式（１２）より、揺らぎ電圧Ｖcaoの最大値は（閾値−入力信号の最小値Vmin）の１．５倍以上に設定しなければならない。
【０１０３】
以上のように入力信号ＶanaのＶmax、Ｖminの特性に応じて、閾値Ｔを決定でき、さらに加えるべき揺らぎ電圧Ｖcaoの振幅を決定できることが明らかとなった。
【０１０４】
諸パラメータを本件発明者が見出した手法で決定することで、パルス発生確率Ｐが線形であることが数学的に立証できる確率型演算素子を提供することができる。
【０１０５】
このことは本素子のような確率的動作をする素子にとっては極めて重要なことであり、素子動作の信頼性を極めて向上できるものである。
【０１０６】
以上のように、本件発明者の確率型演算素子によれば、カオスとしてテント写像のカオスを用いることでカオス発生のヒストグラムを均一にできるのみならず、カオス発生の確率を数学的に導出でき、且つその確率を線形に変化させるべきパラメータの設定手順が極めて明瞭になった。従来の確率型演算素子はパルス数とマッチング結果の相関には何の根拠も無かった（むしろ非線形であった）のに対し、テント写像のカオスを用いて演算することで、極めて信頼性が高くまた演算制度も高い素子を提供できるものである。
【０１０７】
なお、本実施の形態ではカウンタとしてアップカウンタを用いたがダウンカウンタを用いても、すなわち、揺らぎ重畳電圧が閾値より下から上へ遷移する数を数えても全く同様の確率式が得られる。
【０１０８】
また、確率型演算回路３の出力部にさらにスイッチを設け、これをＯn／Ｏｆｆさせることでパルスの数及び幅を制御しても良い。例えば、このスイッチを揺らぎ発生器１５のカオス（変量Ｘ）発生の周期と同期させてＯｎしかつＯｆｆさせてもよい。図１０に示す閾値処理器４７の出力においては、幅の広いパルスは２回の揺らぎ回数（カオス発生回数）に渡る幅のパルスを示しているが、このように構成すると、全てのパルスが同じ幅を有するものとなり、幅の広いパルスも２つのパルスに分割される。従って、このスイッチから出力されるパルスをカウンタ１１でカウントすることにより、閾値処理器４７から出力されるパルスの数のみならずその幅をも評価することが可能になる。なお、スイッチのＯｎ及びＯｆｆの周期は、カオス発生の周期には限定されず、それより小さい任意の周期に設定することができる。但し、スイッチのＯｎ及びＯｆｆの周期をカオス発生の周期に同期させると、構成を簡素化することができる。また、この場合には、揺らぎ重畳電圧が閾値より低ければパルスが発生するので、パルス発生の確率はより簡単に導くことができるが、同様に線形な特性を示す。
【０１０９】
また、パルス発生のカウントも特に今回のような厳密なカウンタを用いる必要はなく、パルスを電荷とみなし、例えばキャパシタへ充電させ、このキャパシタの両端の電位を検出してもよい。
【０１１０】
また、ミキサも、今回のようなνＭＯＳ型の構造である必要はなく、アナログ波形を重畳できる機能を有すれば、同様のものを用いてよい。
（実施の形態２）
本発明の実施の形態２に係る確率型演算素子は、実施の形態１の確率型演算素子において、さらにパルス発生確率差：ηを最大にすることができるものである。
【０１１１】
実施の形態１の検討における図１３及び式（１０）の第１式より、ηが最大となるのは、V=ＶminでかつＴR＝２／３の場合であり、V=ＶmaxでＴR＝０である場合である。
【０１１２】
このことから次の式が成立する。
【０１１３】
T＝Vmax  ・・・（１４）
wmax=1.5（T-Vmin) ・・・（１５）
これら２式より
wmax=1.5（Vmax-Vmin) ・・・（１６）
このとき、式（１１）で表されるηは次式となる。
【０１１４】
η＝（wmax・2/3）/(2wmax)＝1/3 ・・・（１７）
以上のことから次のことが明らかとなった。
【０１１５】
本発明では、入力信号が最大のときにパルス発生確率が最小となり、入力信号が最小のときにパルス発生確率が最大となり、且つ入力信号に対して発生確率が線形に変化する確率型演算素子を実現することができ、しかも、この確率型演算素子では、以下のように最大のパルス発生確率差を提供できる諸パラメータを一意的に決定できる。
【０１１６】
すなわち、閾値Tは入力信号Ｖanaの最大値Vmaxと同じ値に設定する。揺らぎ電圧Ｖcaoの最大振幅ｗmaxは入力信号Ｖanaの振幅の1.5倍に設定する。このとき、ηは最大値である１／３となる。
【０１１７】
以上に説明したように、本実施の形態の確率型演算素子は、最もパルス発生差が大きい検出感度の高い確率型演算素子を入力信号の特性のみで決定でき、信号感度が高いだけでなく信頼性も極めて向上した確率型演算素子を提供できるものである。
（実施の形態３）
本発明の実施の形態３に係る確率型演算素子は、実施の形態１の確率型演算素子において、入力信号が最小のときにパルス発生が最小となり、入力信号が最大の時にパルス発生が最大となる確率型演算素子を提供するものである。
【０１１８】
この場合は実施の形態１の式（９）及び式（１０）においてＶminとＶmaxとを入れ替えたものと同様になるので、次の式が成立する。
【０１１９】
2/3≦TR≦１  ・・・（１８）
P=1-TR  ・・・（１９）
よって0≦P≦1/3となり、パルス発生確率Ｐの最大値は実施の形態２と等しくなる。また次の式が成立する。
【０１２０】
2/3≦(T-Vmax)/wmax≦(T-Vmin)/wmax≦１  ・・・（２０）
これらの式より
（2/3・wmax+Vmax）≦T≦（wmax+Vmin）  ・・・（２１）
となり、この式（２１）を満たすｗmaxとTとを決定すればよい。
【０１２１】
さらに最大効率を得るには
（2/3・wmax+Vmax）＝T＝（wmax+Vmin）  ・・・（２２）
であるので、
wmax=３（Vmax-Vmin) ・・・（２３）
であり、且つ
T=３Vmax+4Vmin  ・・・（２４）
であるようにｗmaxとTとを決定すればよい。  
【０１２２】
以上のように、式（２３）及び式（２４）に従って揺らぎ電圧の振幅ｗmaxと閾値Ｔとを決定すれば最大のパルス発生差を得ることができる。
（実施の形態４）
本発明の実施の形態４に係る確率型演算素子は実施の形態１〜３の確率型演算素子とは閾値処理器の構成が異なっている。
【０１２３】
図１５は本実施の形態の確率型演算素子の閾値処理器４７の構成を示す回路図である。
【０１２４】
図１５に示すように、本実施の形態では、閾値処理器４７が、インバータ４７ａを２段接続するようにして構成されている。その他の点は実施の形態１と同様である。
【０１２５】
図１６は本実施の形態におけるミキサ４５の出力を示すグラフ、図１７は本実施の形態の閾値処理器４７の出力を示すグラフである。本実施の形態では、ミキサ４７から、例えば、図１６に示すような揺らぎ重畳電圧が出力され、同図に示すような閾値が設定されている。この場合、閾値処理器４７からは、図１７に示すようなパルスが出力される。実施の形態１〜３の確率型演算素子との相違点は、本実施の形態では、図１６において、揺らぎ重畳電圧が閾値を下から上へ横切ったときにパルスの立ち上がりが発生する点にある。これは、閾値処理器４７が２段のインバータ４７ａで構成されていて、その入力に対する出力の極性が反転したためである。
【０１２６】
図１８（ａ），（ｂ）は、本実施の形態におけるパルス発生の確率を説明する図である。図１８（ａ），（ｂ）において、図１２（ａ），（ｂ）と同一符号は同一又は相当する部分を示す。
【０１２７】
図１８（ａ），（ｂ）が図１２（ａ），（ｂ）と異なる点は、変量Ｘが、ＸnがＴR以下である領域からＸn+1がＴR以上である領域へ遷移する確率を求める点にある。ＴRが２／３となる点の前後でＸPの範囲を求める式が変化する点は図１２（ａ），（ｂ）と同様である。
【０１２８】
ＴR≦２／３の領域では
P=XP=TR-TR/2＝TR/2  ・・・（２５）
となり、ＴR≧２／３の領域では
P=XP＝（2-TR）/2-TR/2＝1-TR  ・・・（２６）
となる。
【０１２９】
これらの式（２５）及び式（２６）を実施形態１の式（７）と比較すると、全く同じ式となることを本発明者らは見出した。すなわち、本実施形態の確率型演算素子においても実施の形態１〜３の検討及び最適化の指針をそのまま適用することができるのである。
【０１３０】
このことは、本発明の確率型演算素子の動作の対称性を考えれば納得できるものである。本確率的演算素子では、揺らぎ（変量Ｘ）が閾値を横切ったときパルスが発生する。すなわち、揺らぎが連続して閾値の上または下に存在するときはパルスは発生しないため、パルスが発生するには、必ずパルスが発生しない方向に横切る動作も必要となる。このため、結果としてパルス発生確率は、揺らぎが閾値をいずれの方向に横切ってパルスが発生するかには拘わらず、同じになるのである。
【０１３１】
以上に説明したように、本実施形態４では閾値処理器の入力に対する出力の極性が実施の形態１〜３と反転した確率型演算素子の動作について説明したが、結論的には実施形態１〜３と同様に扱うことができることが示された。
【０１３２】
なお、本実施の形態における確率的演算素子のその他の考えうる構成例においても同様の考え方で最適な動作を決定することができることは自明である。例えば、実施形態３のように、入力信号の値とパルス発生数が比例するような形態においても同様に最適な動作を決定することが可能である。
【０１３３】
本発明の本質は、確率型演算素子において、揺らぎとしてテント写像のカオスを適用することにより、パルス発生確率を式で解くことを可能とし、またパルス発生確率を線形にし、さらにその効率を最大とする揺らぎの振幅と閾値とを一意的に決定できることを示した点にある。この指針に従って製造された確率型演算素子は、動作の効率が高いだけでなくその信頼性も高いものである。
【０１３４】
従って、本発明の非本質的事項、例えばカウンタをパルスの立下りをカウントするなどの回路構成については、種々の変形が可能である。
【０１３５】
さらに、実施の形態１〜４では、信号を表すアナログ量（物理量）として電位（電圧）を用いたが、他のアナログ量を用いてもよい。例えば、アナログ量がパルス幅であれば、同様にこれに付加すべきパルス幅揺らぎと閾値とを決定することができる。また、アナログ量が電荷量であれば、これも同様に揺らぎに相当する電荷を付加し、これを例えばキャパシタに充電することで、閾値を電位として検出することもできる。これらはいずれも本発明の原理を具現化する手段でしかないことは言うまでもない。
（実施の形態５）
以下、本発明の実施の形態５に係る確率型演算装置について、図面を参照しながら説明する。本実施の形態の確率型演算装置は、実施の形態１〜４の確率型演算素子を用いた確率型演算装置である。
【０１３６】
図１９は本実施の形態に係る確率型演算装置の構成を示すブロック図である。なお、図１９において図２と同一部分には同一符号を付してその説明を省略する。図１９において、符号６１は確率型演算装置を示す。符号６３は確率型和算回路を示す。符号７（１）、７（２）・・・７（ｎ）は遅延回路を示す。なお、本実施形態では確率型演算回路３はｎ個（複数）設けられている。入力信号１３は、本実施形態ではｎ個の信号を出力しており、それぞれが対応する確率型演算回路３へ入力されている、同様に揺らぎ発生回路１５の出力も各確率型演算回路３へそれぞれ入力されている。これら各確率型演算回路３の内部の回路構成は、例えば図２に示したものと同様である。ｎ個の確率型演算回路３は、カウンタ１１に最も遠い側から、順に、遅延回路７を介して隣の確率型演算回路３の出力に接続され、カウンタ１１に最も近い確率型演算回路３は直接カウンタ１１に接続されている。
【０１３７】
以上のように構成された確率型演算装置の動作を以下に説明する。
【０１３８】
入力信号１３は、例えば、ｎ個の要素を有するベクトルであり、その各要素に対応する所定のアナログ電圧をそれぞれ出力している。このそれぞれのアナログ電圧が対応する確率型演算回路３へ入力信号として入力される。ここで、揺らぎ発生器１５が揺らぎ電圧を発生すると、実施の形態１〜４で説明した原理によって、各確率型演算回路３において確率的にパルスが発生する。例えば、確率型演算回路３が実施形態２のように構成されていれば、入力信号１３の値が小さいほどパルスが多く発生する。このとき、揺らぎ電圧が入力されると同時に各確率型演算回路３から入力信号１３の値に応じて確率的にパルスが出力されることとなるが、これらは揺らぎ信号に従ってほぼ同時に出力される。このとき、遅延回路７によってカウンタ１１へ所定の間隔でパルスが到達することとなる。そこで、揺らぎを繰り返し与えれば、各確率型演算回路３は入力信号１３の値に相当したパルスを発生するため、結果として、カウンタ１１において、入力ベクトル１３の要素に対応するアナログ電圧値の総和に対応したカウント数が得られることとなる。
【０１３９】
以上に説明したように、本実施の形態の確率型演算装置は、実施形態１〜４の確率型演算素子を用いることで、ベクトルの各要素の総和を確率的にカウント数として取得できるものである。
【０１４０】
多くの微小なアナログ値の演算は、既存の半導体素子では演算が難しく、また電流駆動の場合が多いため、消費電力も大きくなってしまうが、本実施の形態の確率型演算装置を用いることで、低消費電力でしかもパルス、すなわち、デジタルの出力を容易に得ることが可能となる。
（実施の形態６）
以下、本発明の実施の形態６に係る確率型演算装置について、図面を参照しながら説明する。本実施の形態の確率型演算装置は、実施の形態５の確率型演算装置とパルスの検出方法が異なるものである。
【０１４１】
図２０は本実施の形態に係る確率型演算装置の構成を示すブロック図である。なお、図２０において図１９と同一物部分には同一符号を付してその説明を省略する。図２０において、符号６５は確率型演算装置を、符号６６は確率型和算回路を示す。また、符号６７は、パルス（正確にはその電流）を積分する積分器としてのキャパシタを示し、符号６９は電位測定器を示す。
【０１４２】
本実施の形態の確率型演算装置は、各確率型演算回路３から出力されたパルスによる電荷をキャパシタ６７へ充電し、その充電されたキャパシタの両端の電位変化を電位測定器６９により測定することで発生したパルス量の総和を検出するものである。実施の形態５の確率型演算装置と同様に、入力ベクトルの各要素の総和を確率的に電位として検出することが可能となる。
（実施の形態７）
以下、本発明の実施の形態７に係る確率型演算装置について、図面を参照しながら説明する。本実施の形態の確率型演算装置は、２つのベクトルの距離を演算する装置である。
【０１４３】
図２１は本実施形態の確率型演算装置の構成を示すブロック図である。なお、図２１において、図１９と同一部分には同一符号を付してその説明を省略する。
【０１４４】
図２１において、符号７１は確率型演算装置を示す。符号７３は確率型距離演算回路を示す。符号７５は参照信号を示す。参照信号７５は、ｎ個の要素を有する参照ベクトルを表し、その各要素に対応するｎ個のアナログ電圧信号からなる。符号７７（１）、７７（２）・・・７７（ｎ）は距離演算器を示しており、本実施形態ではアナログ電圧の差分の絶対値を出力する。
【０１４５】
以上のように構成された確率型演算装置の動作について、以下、説明する。
【０１４６】
本実施の形態の確率型演算装置は、入力信号１３のｎ個の要素と参照信号７５のｎ個の要素との差分の絶対値を距離演算器７７（１）〜７７（ｎ）によりそれぞれ演算し、これを確率型和算回路６３へ入力することで入力ベクトルと参照ベクトルとの間の距離演算を実行するものである。
【０１４７】
参照信号７５のデータ（参照ベクトルのデータ）は、図示されないアナログメモリに書きまれ、その後、入力信号１３が入力されると、これらのベクトルの各要素間の距離が距離演算器７７（１）〜７７（ｎ）によりそれぞれ演算され、その結果が例えば電圧値として出力される。距離演算器７７（１）〜７７（ｎ）は、ここでは、例えば、ベクトル間の距離が近いほど低い電圧が出力されるように構成されている。これらの距離を表す電圧出力はそれぞれ確率型和算回路６３へ入力され、そこで、揺らぎ発生器１５から出力される揺らぎ電圧がこれらの電圧出力に重畳され、その後閾値処理される。その結果、入力ベクトルと参照ベクトルとの要素間の距離の総和がパルス数として出力され、カウンタ１１その数がカウントされる。
【０１４８】
確率型和算回路６３を、例えば、入力信号が小さいほどパルスが多く発生するようにしておけば、確率型演算装置７１全体の動作としては、入力信号１３のベクトルと参照信号７５のベクトルの距離が近いほどカウンタ１１で多くのパルスがカウントされることとなる。
【０１４９】
以上のように、本実施の形態の確率型演算装置は、実施の形態１〜４の確率型演算素子が微小なアナログ量を容易に検出することができ、さらに実施の形態５、６の確率型演算装置がこれら微小アナログ量の総和を並列に演算できるという特性を生かし、ベクトル間の距離演算を確率演算として極めて効率的に実行できる確率型演算装置を提供するものである。
【０１５０】
なお、確率型和算回路６３は実施の形態６の確率型和算回路６６で構成しても同様に動作することは言うまでもない。
（実施の形態８）
以下、本発明の第８の実施の形態に係る確率型演算装置について、図面を参照しながら説明する。本実施の形態の確率型演算装置は、実施の形態７の確率型演算装置をさらに並列に配置することで、複数のベクトルマッチング演算で最小距離にあるベクトルを検出できるものである。
【０１５１】
図２２は本実施形態の確率型演算装置の構成を示すブロック図である。なお、図２２において図２１と同一部分には同一符号を付してその説明を省略する。
【０１５２】
図２２において、符号８１は確率型演算装置を、符号１７は比較器を示す。本実施の形態ではカウンタ１１の最上位ビット（例えば図４のＤn）が比較器１７に接続されている。
【０１５３】
本実施形態の確率型演算装置８１では、実施の形態７の確率型距離演算回路７３が並列に配置されている。そして、各確率型距離演算回路７３に共通に、入力信号１３が入力されるとともに揺らぎ発生器１５の揺らぎ電圧が入力されている。また、各確率型距離演算回路７３に対応してカウンタ１１が設けられ、各カウンタ１１の出力が比較器１７に入力されている。
各確率型距離演算回路７３は参照ベクトルのｎ個の要素に対応するｎ個のアナログメモリ（図示せず）を備えており、各アナログメモリには、参照ベクトルの要素のデータ（参照信号７５）がそれぞれ書き込まれる。  そして、この複数の確率型距離演算回路７３にそれぞれ書き込まれた複数の参照ベクトルに対し、入力信号１３のベクトルが入力されたとき、どの参照ベクトルが入力信号１３のベクトルに対し最も距離が近いかが検出される。
【０１５４】
入力信号１３を入力し、その後、揺らぎ発生器１５により揺らぎ電圧を入力すると、実施の形態７で説明したように、ベクトル間の距離が近いほどカウンタ１１には多くのパルスが発生される。これらのパルスを各カウンタ１１はカウントしていくが、揺らぎ電圧の入力を継続すると、やがてカウンタ１１の最上位ビットがＨｉｇｈ信号を出力する。比較器１７はこのHigh信号を検出し、どのカウンタ１１（すなわち、確率型距離演算回路３）でHighが発生したかを出力する。
【０１５５】
以上の動作により、入力信号１３のベクトルに最も距離が近い参照信号７５のベクトルが書き込まれた確率型距離演算回路７３を知ることができる。
【０１５６】
以上に説明したように、本実施の形態の確率型演算装置８１はベクトルマッチング演算における距離演算を実行する装置であり、特にアナログ情報を直接確率演算的に比較し、且つ繰り返し回数を大きくすることで確率演算が線形演算へと漸近し、しかも、最もその効率が高くなるように製造され且つ駆動される確率型演算素子を提供するものである。
【０１５７】
本発明の確率型演算装置は、特に多数の要素を有する多数のベクトル間のマンハッタン距離演算の場合に特に有効であり、アナログ演算の特徴である並列演算特性を最大限に生かし、且つ確率演算という概念を導入することで、アナログ演算が苦手とする多変数の演算を極めて効率的に実行することができるものである。
【０１５８】
特に本発明の確率型演算装置においては、揺らぎとして導入されるカオス信号をテント写像によるカオスとし、また確率型演算素子において閾値とカオス振幅とを実施の形態１〜４で述べた値に設定して動作させることで、距離演算に線形性が得られ且つ高効率でパルスが発生するため、素子動作の信頼性と高効率性とが実現される。その結果、従来のコンピュータとは異なる新概念により、高速低消費で動作する演算素子を提供することができ、産業に貢献できること大なるものである。
【産業上の利用可能性】
【０１５９】
本発明の確率型演算素子は、カオス発生の確率を数学的に導出でき、その確率を線形に変化させるべきパラメータの設定手順が明瞭であり、且つアナログ情報の比較が可能な、確率型演算装置等に用いられる確率型演算素子として有用である。
【０１６０】
本発明の確率型演算装置は、カオス発生の確率を数学的に導出でき、その確率を線形に変化させるべきパラメータの設定手順が明瞭であり、且つアナログ情報の比較が可能な確率型演算素子等として有用である。
【図面の簡単な説明】
【０１６１】
【図１】本発明の実施の形態１に係る確率型演算素子の構成を示すブロック図である。
【図２】本発明の実施の形態１の確率型演算素子の他の構成例を示すブロック図である。
【図３】図１及び図２の確率型演算素子の揺らぎ発生器の構成を示すブロック図である。
【図４】図１及び図２の確率型演算素子のカウンタの構成例を示す回路図である。
【図５】図１及び図２の確率型演算素子のミキサの構成例を示す回路図である。
【図６】図１及び図２の確率型演算素子の閾値処理器の構成を示す回路図である。
【図７】図２の確率型演算素子の変分検出器の回路構成の一例を示す回路図である。
【図８】変分検出器の動作を説明するための図である。
【図９】ミキサ（増幅器）の出力と閾値とを示すグラフである。
【図１０】閾値処理器の出力を示すグラフである。
【図１１】揺らぎ電圧の発生に用いられるテント写像のカオスを説明ずるための図である。
【図１２】パルス発生の確率を説明する図である。
【図１３】図１及び図２の確率型演算素子の閾値に対するパルス発生確率の変化を示すグラフである。
【図１４】図１及び図２の確率型演算素子の動作を規定するパラメータの相関を示す図である。
【図１５】本発明の実施の形態４に係る確率型演算素子の閾値処理器の構成を示す回路図である。
【図１６】本発明の実施の形態４におけるミキサの出力と閾値とを示すグラフである。
【図１７】図１５の閾値処理器の出力を示すグラフである。
【図１８】本発明の実施の形態４の確率型演算素子のパルス発生確率を説明する図である。
【図１９】本発明の実施の形態５に係る確率型演算装置の構成を示すブロック図である。
【図２０】本発明の実施の形態６に係る確率型演算装置の構成を示すブロック図である。
【図２１】本発明の実施の形態７に係る確率型演算装置の構成を示すブロック図である。
【図２２】本発明の実施の形態８に係る確率型演算装置の構成を示すブロック図である。
【図２３】従来の確率型演算素子の構成を示す回路である。
【図２４】図２３の従来の確率型演算素子に用いられるロジスティックカオスの写像マップを示す図である。
【符号の説明】
【０１６２】
１  確率型演算素子
３  確率型演算回路
７  遅延回路
１１  カウンタ
１３  入力信号
１５  揺らぎ発生器
２５  Ｄフリップフロップ
４５  ミキサ
４６  増幅器
４７  閾値処理器
４７ａ  インバータ
４９  変分検出器
５１  ソースフォロワ回路
５３  第１のキャパシタ
５５  第２のキャパシタ
６３，６６  確率型和算回路
６５  確率型演算装置
６７  キャパシタ
６９  電位測定器
７３  確率型演算回路
７５  参照信号
７７  距離演算器  
２０１  演算器
２０２  遅延回路
３０１  ＡＮＤ論理回路
３０２  インバータ
３０３  遅延回路
４０１  配線
４０２  接続部
【図１】
2004171552.tif 000015
【図２】
2004171552.tif 000016
【図３】
2004171552.tif 000017
【図４】
2004171552.tif 000018
【図５】
2004171552.tif 000019
【図６】
2004171552.tif 000020
【図７】
2004171552.tif 000021
【図８】
2004171552.tif 000022
【図９】
2004171552.tif 000023
【図１０】
2004171552.tif 000024
【図１１】
2004171552.tif 000025
【図１２】
2004171552.tif 000026
【図１３】
2004171552.tif 000027
【図１４】
2004171552.tif 000028
【図１５】
2004171552.tif 000029
【図１６】
2004171552.tif 000030
【図１７】
2004171552.tif 000031
【図１８】
2004171552.tif 000032
【図１９】
2004171552.tif 000033
【図２０】
2004171552.tif 000034
【図２１】
2004171552.tif 000035
【図２２】
2004171552.tif 000036
【図２３】
2004171552.tif 000037
【図２４】
2004171552.tif 000038