(57)【要約】【課題】電子負荷装置の被試験電源装置に対する負荷電流周波数応答特性を改善する。【解決手段】負荷電流制御用トランジスタＱ１のソースに直列にインダクタンスＬ１を付与することにより、電子負荷制御ループの周波数応答特性および被試験電源起動時の電子負荷過渡応答特性を改善するとともに、当該制御回路のトランジスタ駆動用演算増幅器の入力・出力間に非直線素子による回路手段をもうけることにより、広範な負荷電流範囲において良好な負荷電流制御特性を得られる。【選択図】  図４
2004310609.tif 000002
【特許請求の範囲】
【請求項１】
被試験電源の負荷として動作する負荷電流制御トランジスタのソースに直列にインダクタンスと負荷電流検出用シャント抵抗が接続され、被試験電源の出力電流を流すループを形成し所定の負荷電流設定値に見合ったゲート駆動電流を当該トランジスタに出力する制御回路とにより構成される電子負荷の回路方式および電子負荷装置。
【請求項２】
請求項１に記載する電子負荷装置の電流制御回路を構成する負荷トランジスタのゲート駆動用演算増幅器の入出力電圧に非直線性を持たせる回路手段をもうけたことを特徴とする電子負荷の回路方式および電子負荷装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、直流電源装置あるいは一次電池、二次電池、燃料電池などの負荷として使用される電子負荷装置において、特に負荷電流の高速な変化に対する被試験電源等の特性を試験するための電子負荷装置に関する。
【０００２】
【従来の技術】
図１により、従来技術による電子負荷装置と被試験電源の回路構成例と動作原理を説明する。被試験電源２の電圧出力端子から接続ケーブル３を介して電子負荷装置１に接続され、所定の負荷電流ＩＬに対応した電圧Ｅｉｎを電流設定用制御電圧Ｖ１に設定することにより、当該負荷電流電流制御用制御電圧Ｖ１の出力と負荷電流検出用シャント抵抗Ｒ１の電圧とが演算増幅器Ａ１により比較され、演算増幅器Ａ１の出力電圧によって負荷トランジスタＱ１のゲートが駆動され式１による負荷電流ＩＬが流れる。
【数１】
2004310609.tif 000003
【０００３】
ここで被試験電源の動的な負荷変動試験を行う場合には、電流設定用制御電圧を直流電圧では無く、二値の負荷電流値に相当する制御電圧出力を交互に繰り返す矩形波や正弦波状の電圧、もしくは任意の電圧波形とすることで被試験電源に対する所望の負荷電流波形を得ることができる。この負荷電流の高速な変化に対する被試験電源の特性を試験する場合には電子負荷装置側での高いスルーレートの負荷電流変化が要求されることから、演算増幅器Ａ１と負荷トランジスタＱ１により構成される負荷電流制御ループの周波数特性を可能なかぎり広帯域にすることによって制御応答特性を高速にする必要がある。
【０００４】
高速の負荷電流を流すには、被試験電源２と電子負荷装置１を結ぶ接続ケーブル３のインピーダンスを充分に低くしなければならない。当該接続ケーブル３は負荷電流に見合った太い断面積のケーブルを使用することによってその影響を無視できるが、ケーブルの長さに比例して生じるケーブルのインダクタンス成分の増加が制御応答特性の高速化に対して様々な悪影響を与える。
【０００５】
図２において、動的負荷変動試験を行う為に負荷電流制御用電圧Ｖ３は所定の時間間隔で矩形波の電圧を発生できるものとし、負荷電流検出用シャント抵抗Ｒ１により検出された負荷電流見合いの電圧出力と、前記負荷電流制御用電圧Ｖ３の電圧との差が演算増幅手段Ａ１により増幅され負荷トランジスタＱ１のゲートに出力されて、接続ケーブル３を介して被試験電源２の動的負荷変動試験を行う。被試験電源２は電圧Ｖ２および内部抵抗Ｒ２で構成されている。接続ケーブル３の片線の等価インダクタンスをＬ３１およびＬ３２とし、この一対のケーブルを並行線またはツイスト線とすることによって、互いに磁束を交差させ、その相互インダクタンスをＭとすると、被試験電源２と電子負荷装置１の間に存在する接続ケーブルによるインダクタンス成分は式２のＬに相当する等価インダクタンスと見なすことができる。
【数２】
2004310609.tif 000004
【０００６】
この接続ケーブル３の等価インダクタンスＬによって、動的負荷電流の増加時には式３に示すようにスルーレートをＳとすると、接続ケーブル３による電圧降下ｅは式４に示す関係式となり、この電圧降下ｅが被試験電源の直流出力電圧に近くなったときに、負荷トランジスタＱ１のドレイン・ソース間電圧が飽和し、式５に示す関係式からおおよそ式６のスルーレートとなる。
【数３】
2004310609.tif 000005
【数４】
2004310609.tif 000006
【数５】
2004310609.tif 000007
【数６】
2004310609.tif 000008
ここで、被試験電源の出力電圧をＥ、負荷トランジスタＱ１のドレイン・ソース間電圧の飽和時間をＴとすると式７で表され、この電圧飽和時間中には、負荷電流は本来の電流値あるいは電流波形ではなくなる不都合が生じることになり、この影響を防止するために接続ケーブルを短くして接続ケーブルによる等価インダクタンスＬを減少させ、目的とするスルーレートの高い負荷電流波形を得ることが簡便な方法であり従来行われてきた。
【数７】
2004310609.tif 000009
【０００７】
一方、観点を変えて被試験電源の静的負荷試験等、過渡的な電流波形を問わない用途において、接続ケーブルが長く等価インダクタンスが大きい場合の挙動について考えてみると、負荷電流を急に増加させた場合、前述の電圧飽和現象が短時間発生するが、その後一定の設定電流値に落ち着くので、電圧飽和時間があっても何ら問題がないことも多い。しかし、従来技術の電子負荷においては、電圧飽和からの回復過程において、設定電流値を超えるオーバーシュートを防ぐことがきわめて困難であり、電圧飽和現象が起きない範囲の緩やかなスルーレートの負荷設定におさえる等の便宜的な手段をとらなければならなかった。
【０００８】
もう一つの問題として、接続ケーブルの等価インダクタンスＬが電子負荷の制御ループ特性に大きな影響を与える。高速応答を求めて制御ループの周波数帯域を広くすると、接続ケーブルのインダクタンスＬの増大とともにループ特性の振幅余裕、位相余裕が減少して、過渡特性にオーバーシュートが発生し、ひいては電子負荷が連続発振を起こすこともある。従来技術では、接続ケーブルのインダクタンスが、ある程度大きくなっても発振に至らないように、図２の演算増幅手段Ａ１にコンデンサＣ１０、抵抗Ｒ１０による周波数フィルタ手段によって周波数帯域を下げ、応答速度を大幅に犠牲にしなければならなかった。このことによって、高速応答の電子負荷を実現する大きな障害となっていた。
【０００９】
さらに、電子負荷に求められるもう一つの特性について述べる。被試験電源の電源起動試験の時を考えると、電子負荷に対しては被試験電源の電源オフ時に起動後の負荷電流値あるいは負荷抵抗値をあらかじめ設定しておくことが多い。この時、電子負荷は被試験電源の出力電圧が印可されていない状態にもかかわらず負荷電流設定されているので、負荷トランジスタＱ１は、負荷電流を流すべくゲート電圧が最大に駆動されることになる。この状態において被試験電源が電源オンになった時、過渡的に設定負荷電流を大幅に越える短絡電流が流れることもある。これは、電子負荷の負荷設定制御ループの応答速度と被試験電源の出力電圧の立ち上がり時間によって異なるが、従来技術の電子負荷や一般的な被試験電源においては大きな問題であり、電子負荷の端子電圧を検出し、この検出値が一定のスレッショルド電圧以下の時には被試験電源が電源オフであると見なした負荷トランジスタのゲート駆動を遮断あるいは低下させておき、スレッショルド電圧を超えた時にはじめて負荷電流制御ループを動作させる等の手段をとっている。この回路を付加することにより被試験電源の動作開始からの時間遅延が発生することと、スレッショルド電圧以下の電圧では常時負荷電流が遮断してしまうという弊害も発生する。（例えば、特許文献１および特許文献２参照。）
【００１０】
【特許文献１】
特開平０６−１１３４５０号広報  （第４−９項、第１図）
【特許文献２】
特開２００１−１３４３２６号広報  （第１１−１４項、第１図）
【００１１】
【発明が解決しようとする課題】
以上述べてきたように、従来の電子負荷装置で問題となっていた急峻な負荷電流変動時における電子負荷装置制御ループの応答特性、電子負荷装置と被試験電源接続ケーブルのインダクタンスの影響を軽減、電圧飽和状態からの回復時間遅延によるオーバーシュートなどの課題を解決し、急峻な負荷電流変動や広範囲な周波数応答特性を有した電子負荷装置の回路方式および装置を供することにある。
【００１２】
【課題を解決するための手段】
被試験電源２の負荷として動作するトランジスタＱ１と、電流設定値に応じた電流をトランジスタに流すように制御する制御回路とを含む電子負荷装置において、負荷トランジスタのソースに直列にインダクタンスＬ１を挿入した構成とする。
【００１３】
該制御回路を構成する演算増幅器の帰還回路にダイオードによる非直線素子を挿入した構成とする。
【００１４】
【発明の実施の形態】
以下に本発明による実施の形態を図と表を参照しながら説明する。
【００１５】
【実施例】
なお、本件出願の実施例においては説明の煩雑さを防ぐために、負荷トランジスタが１個の場合について説明するが、必要とする負荷電流や負荷電力の大きさに応じて、負荷電流制御ループを含む本回路を複数ブロック並列接続することによって所望の電子負荷を実現できることは言うまでもない。
【００１６】
請求項１に記載する一実施例として、従来技術による電子負荷装置の基本回路構成を図３に示している。負荷電流制御電圧Ｖ３の電圧出力は抵抗Ｒ１０を介してオフセット調整用電圧Ｖ４から抵抗Ｒ４を介して出力された電圧と合成されて演算増幅手段Ａ１の片側入力に接続され、負荷電流検出用シャント抵抗Ｒ１による負荷電流見合いの電圧出力は抵抗Ｒ３を介してバランス抵抗Ｒ１１とコンデンサＣ１０に分流された後に演算増幅手段Ａ１の片側入力に接続されて負帰還制御ループを形成し、当該演算増幅手段Ａ１の電圧出力によりトランジスタＱ１を駆動して、接続ケーブル３により接続された被試験電源２の電子負荷試験を行う構成としている。
【００１７】
この図３にしめす従来技術による電子負荷装置の回路について、その特性をシミュレーションを行った。演算増幅器Ａ１の帰還回路にＣ１０を挿入して周波数特性評価を行うのが一般的であり、元々高速応答は困難であったため演算増幅器もそれほど広帯域のものを使用しない場合が多いが、特性の比較のため本発明と同じ広帯域の演算増幅器にてシミュレーションを行っている。
【００１８】
本発明の請求項１に記載する一実施例を図４に示したが、電界効果トランジスタＱ１のソースに直列にインダクタンスＬ１が挿入されている。この本発明による特徴を発揮させるためには、電界効果トランジスタＱ１の順伝達アドミタンスの周波数特性よりも充分広帯域でかつ出力電圧のスルーレートが高い演算増幅器を使用し、接続ケーブルや被試験電源の出力電圧あるいは負荷電流設定等も同じ条件でシミュレーションし比較を行った。
【００１９】
図３の回路図による従来技術の各部の周波数特性と一巡する帰還ループ特性を図５に示した。被試験電源の出力電圧Ｖ２は５［Ｖ］、負荷電流は約５［Ａ］の条件とし、接続ケーブルの片線のインダクタンスＬ３１、Ｌ３２が１［μＨ］、１０［μＨ］、１００［μＨ］、結合係数Ｋ３＝０．９の場合について表している。
図５−Ｄ及び図５−Ｅが負帰還回路のループ特性を表し、図５−Ｄは振幅特性、図５−Ｅは位相特性である。接続ケーブル３のインダクタンスＬ３１，Ｌ３２によって振幅余裕、位相余裕ともに少なく、閉ループ周波数特性において高いピークの周波数特性が予想される。
【００２０】
各部分毎の周波数特性を見ると、電界効果トランジスタＱ１のゲート電圧を入力とするドレイン電圧の周波数特性は、図５−Ｂに示すように接続ケーブル３のインダクタンスＬ３１，Ｌ３２によって周波数の上昇とともに比例的に増大し、そのインダクタンスと電界効果トランジスタＱ１のドレイン・ソース間静電容量による並列共振周波数でピークを持つことになる。この電圧増幅度の高くなる周波数において、帰還ループゲインも図５−Ｄのように大きく影響を受け、系が不安定になったり連続発振を引き起こすこともある。これを避けるために、接続ケーブル３のインダクタンスＬ３１，Ｌ３２による共振周波数よりも低い周波数においてループゲインが０ｄＢ以下となるように帰還コンデンサＣ１０を大きくし、シャント抵抗Ｒ１の電圧を入力とする演算増幅器Ａ１の出力電圧までの周波数特性は図５−Ａに示す如く、かなり周波数帯域を落とすことになる。
【００２１】
なお、図３および図４のコンデンサＣ３０及び抵抗Ｒ３０は接続ケーブルのインダクタンスと電界効果トランジスタＱ１のドレイン・ソース間寄生容量による共振現象に損失を与え、帰還ループの安定性を増加させる目的のもので、負荷電流波形に影響を与えない範囲のインピーダンスとする。
【００２２】
図４に示す、請求項１の一実施例である回路についても、同様にシミュレーションを行い、その結果は図６のようになっている。各部分の電圧増幅度の周波数特性を見ると、シャント抵抗（Ｒ１及びＬ２）両端の電圧を入力として演算増幅器Ａ１の出力までの電圧増幅度の周波数特性は図６−Ａに示すように演算増幅器Ａ１のほぼ無帰還増幅度に対応した広帯域かつ高い増幅度となっている。電界効果トランジスタＱ１のゲート電圧を入力としたドレインまでの電圧増幅度は接続ケーブル３の等価インダクタンスに依存することになるが、電界効果トランジスタＱ１のソースにインダクタンスＬ１を挿入してあるために、このインピーダンスによる電流帰還がかかり図６−Ｂに示すように中間の周波数帯で急峻なピークを持たず、ほぼ平坦な周波数特性となることが特徴である。電界効果トランジスタＱ１のソースに挿入したインダクタンスＬ１の値によって、この増幅度及び周波数特性は変化するが、図６−Ｄに示す負荷電流制御ループ全体のループゲイン及び図６−Ｅに示すループ位相特性が充分なゲイン余裕及び位相余裕となり、且つ広帯域となるように最適な値を選択する。
【００２３】
この時、負荷電流に対するシャント抵抗Ｒ１の出力電圧の周波数特性に対して、一巡ループ特性の周波数補償として効果するように、インダクタンスＬ２を挿入する。このインダクタンスＬ２はシャント抵抗に固有に持つインダクタンスのみで足りる場合には外付けを要しないこともある。
シャント抵抗Ｒ１及びインダクタンスＬ２の周波数特性は、時定数をτ１とすると
【数８】
2004310609.tif 000010
式８となり、コーナー周波数をｆ１とすると
【数９】
2004310609.tif 000011
式９となり、周波数ｆ１を境として高域周波数にて＋６ｄＢ／ｏｃｔ  の振幅特性の、位相は最大で９０°の進み位相となって、一巡ループ特性の安定度に対する周波数補償として効果的に作用する。
【００２４】
この時、当然のことながらシャント抵抗Ｒ１及びインダクタンスＬ２によって検出した負荷電流の周波数特性に微分要素が加わって負荷電流と異なる波形を検出する弊害を生じる。すなわち電流制御負帰還ループの帰還回路の周波数特性が平坦でなくなる。これを防ぐ方法として帰還回路のもう一方の素子である入力抵抗Ｒ１に、前述の時定数τ１と同じになるようにコンデンサＣ１１０を並列に挿入することによって、負荷電流設定用入力信号から負荷電流までの周波数特性を平坦に保つことができ、負荷電流設定用電圧Ｖ３の電流出力波形と同等の負荷電流波形とすることが可能である。
【００２５】
図４においてコンデンサＣ１１０に直列に抵抗Ｒ１１０を挿入してあるのは、この時定数τ１にて決まるコーナー周波数よりも充分高い周波数における周波数特性を改善するためのもので、抵抗Ｒ１１０の定数は抵抗Ｒ１０より充分小さい値に選定する。また差動入力信号として動作するように抵抗Ｒ１０とコンデンサＣ１１０と同等の常数にて抵抗Ｒ１１とコンデンサＣ１１１を挿入する。
【００２６】
このほか、一巡帰還ループ特性の安定度に寄与している効果について説明する。負荷トランジスタとしての電界効果トランジスタのゲート入力電圧に対するドレイン電流の周波数特性は順伝達アドミタンスｙｆｓの特性として表されるが、一般的なパワーＭＯＳ−ＦＥＴの場合１〜１０［ＭＨｚ］程度を境にして漸次低下する。電界効果トランジスタの内部に寄生する静電容量を考えたときのソース電流は、順伝達アドミタンスｙｆｓの特性によって決まるドレイン電流が流れるほか、ゲート−ソース間容量によるゲート電流もソースに重畳する。
【００２７】
ゲート電流を除いた負荷電流を忠実に検出しようとする場合、図８の方法が考えられる。シャント抵抗にはゲート電流を含まず正確に負荷電流を検出することになるが、順伝達アドミタンスは周波数の増大とともにいずれはゼロになり大きな位相遅れを伴ってループ特性に悪い影響を与える。
一方、図７のような本発明の回路によると、負荷電流のみを検出するのではなく、ゲート電流を含めた負荷電流を検出しているため、高い周波数における位相遅れは最小に抑えられループ特性の安定度に良い効果がある。この時、実際の負荷電流を検出していないという欠点があるものの、負荷電流に必要な周波数帯域より十分高い周波数であること及び負荷電流にくらべてゲート電流の値は十分低い事からもその影響はきわめて低く、高周波発振等の系の安定度に対しては十分効果的である。
【００２８】
以上の周波数領域における従来技術と本発明の特性を比較説明してきたが、ループゲインが１となる周波数を見ると、本発明の場合およそ１００倍の広帯域化がはかられている上、接続ケーブルのインダクタンスの変化に対しても、振幅余裕、位相余裕ともにはるかに勝っている。
【００２９】
次に、時間領域における特性について、シミュレーションに基づいて従来技術と本発明の比較をしてみる。
【００３０】
負荷電流の応答特性について、従来技術による回路図は図３、本発明の回路図は図４により、被試験電源２の出力電圧Ｖ２を５［Ｖ］に、負荷電流設定信号Ｖ３の波形を立ち上がり時間１［μＳ］、負荷電流は０〜５［Ａ］となるようにして、接続ケーブル３のインダクタンスＬ３１・Ｌ３２が片線１［μＨ］、１０［μＨ］、１００［μＨ］、結合係数Ｋ３＝０．９の場合の負荷電流波形をシミュレーションにより求めた。
図９は従来技術、図１０は本発明の場合を示し、図９−Ａ・図１０−Ａ  はともに負荷電流設定信号Ｖ３の波形を、図９−Ｂ・図１０−Ｂはともに電界効果トランジスタＱ１のドレイン・ソース間電圧を、図９−Ｃ・図１０−Ｃはともに負荷電流波形を示している。
【００３１】
従来技術の場合、接続ケーブル３のインダクタンスが小さくドレイン・ソース電圧が飽和していない場合でも制御系の周波数帯域が不足しているために立ち上がり時間が遅くなっているうえ、接続ケーブル３のインダクタンスが大きくなった時の飽和からの回復過程で設定電流を大幅に越えるオーバーシュートが発生している。
これに対して、本発明による負荷電流波形は、十分早い応答によって、負荷電流設定波形とほぼ同じ波形を実現しているうえ、接続ケーブル３のインダクタンスが大きくドレイン・ソース間電圧が飽和した場合においても、その回復過程において負荷電流のオーバーシュートは極めてわずかであり、従来技術に比して優れた応答特性を示している。
【００３２】
次に、被試験電源の起動試験時の応答特性について、従来技術による回路図は図１１、本発明の回路図は図１２により説明する。いずれも負荷電流が５［Ａ］となるように負荷電流設定電圧Ｖ１をあらかじめ与えておき、被試験電源が起動されて無出力電圧から定格出力電圧に立ち上がる出力電圧波形を模擬的に台形波発生器Ｖ６に置き換え、立ち上がり時間１［μＳ］にて出力電圧が５［Ｖ］となる条件にし、接続ケーブル３のインダクタンスＬ３１・Ｌ３２が片線１［μＨ］、１０［μＨ］、１００［μＨ］、結合係数Ｋ３＝０．９の場合の負荷電流波形をシミュレーションにより求めた。
【００３３】
図１３は従来技術、図１４は本発明の場合を示し、図１３−Ａ・図１４−Ａはともに被試験電源２に相当する出力電圧波形を、図１３−Ｂ・図１４−Ｂはともに負荷電流を表している。従来技術においては、被試験電源の起動以前に設定された負荷電流を流すべく電界効果トランジスタＱ１のゲート電圧を最大限に駆動しているところへ被試験電源が起動されるので、一旦きわめて大きな負荷電流が流れる結果となり、電流制御ループの動作についても制御系の周波数補償として演算増幅器の帰還回路に挿入されているコンデンサＣ１０のために演算増幅器出力電圧のスルーレートがきわめて遅く、設定電流値に回復するまでの時間も長く持続してしまう結果となる。これは周波数補償回路の方式に依存するためであって演算増幅器のさらなる広帯域化では解決できない。このことは、被試験電源の起動試験を行う電子負荷にとっては致命的であり、便宜的な回避策として前述の負荷電流遮断回路を設けなければならないという欠点があった。
本発明によれば図１４−Ｂに示す負荷電流波形図の如く、接続ケーブル３のインダクタンスの大小によらず、負荷電流のオーバーシュートの極めて少ない電子負荷が実現できる。
【００３４】
図１５は負荷トランジスタＱ１のソースにインダクタンスＬ１を接続し、このインダクタンスＬ１を介して負荷電流検出用シャント抵抗Ｒ１を接続しており、図１６は負荷トランジスタＱ１のソースに負荷電流検出用シャント抵抗Ｒ１を接続し、この負荷電流検出用シャント抵抗Ｒ１を介してインダクタンスＬ１を接続しているが、本発明では負荷電流をシャント抵抗Ｒ１の両端で差動検出して帰還制御をかけているために負荷トランジスタＱ１のソースへのインダクタンスＬ１とシャント抵抗Ｒ１の接続順序により本発明の効果が損なわれることはない。
【００３５】
次に、請求項２に記載する発明の一実施例についての原理図を図１７及び図１８に示す。演算増幅器の出力から入力端子へダイオード等の非直線素子を挿入することによって、電子負荷装置の負荷電流が極めて小さな場合から大電流まで広範囲にわたって高速な応答特性と安定な動作が可能となる。以下に図面とシミュレーション結果をもとに詳細に説明する。図１７および図１８においては、負荷電流制御回路の増幅部を１個の演算増幅器にて代表してあるが、適当な特性の演算増幅器を複数個組み合わせて使うこともあり、負荷制御用トランジスタである電界効果トランジスタを駆動する最終段の演算増幅器において負帰還回路にダイオードによる非直線素子を挿入する事によって、電界効果トランジスタのゲート電圧に対応して増幅度が可変できるような構成とする。
【００３６】
非直線素子の具体例を図１９及び図２０に示す。図１９では２端子の非直線素子として実装した場合であり、１個ないしはｎ個のダイオードＤ（１）〜Ｄ（ｎ）または、抵抗ＲＤ１と１個ないしはｎ個のダイオードＤ（１）〜Ｄ（ｎ）で構成され、図１９の（ｃ）、（ｄ）に示すようにツエナーダイオードＺＤ（１）を使用した構成も行える。図２０は３端子の非直線素子とした場合であり、図２０（ａ）にはダイオードＤ（１）とツエナーダイオードＺＤ（１）および抵抗ＲＤ１３で構成した例を示し、図２０の（ｂ）には抵抗ＲＤ１１および抵抗ＲＤ１２を付加した構成例を、図２０の（ｃ）にはジャクションＢＪ１側のダイオードＤＪ１を１個ないしはｎ個とし、ジャンクションＢＪ２側のダイオードＤＪ２を１個ないしはｍ個とした構成例を、図２０の（ｄ）には前述の（ｃ）の構成例に抵抗ＲＤ１１と抵抗ＲＤ１２を付加した構成例を示しているが、作用効果はいずれも同様である。ダイオードの他に周波数補償用のコンデンサも併用したり、非直線特性を最適化するために、抵抗とバイアス電圧等を適宜組み合わせて使用する。また、この実施例ではトランジスタの極性をＮチャンネルとして説明しているが、Ｐチャンネルのトランジスタを使用した場合には図１９および図２０に示す非直線性素子の接続極性を変更すれば同様な効果が得られることは言うまでもない。
【００３７】
図２１は本発明の一実施例であり、回路図各部および負荷制御回路全体の周波数特性について、負荷電流がおよそ１０［ｍＡ］から１０［Ａ］となるようにバイアス電圧を調整しながらシミュレーションした結果を重ね書きした特性を図２２に示す。
【００３８】
負荷制御用の電界効果トランジスタＱ１の特性については、ドレイン電流すなわち負荷電流の大小によって順伝達アドミタンスｙｆｓが変化する。特にドレイン電流を小さく設定した時にはゲート電圧がピンチオフ電圧に近くなり、順伝達アドミタンスｙｆｓが極めて小さくなる。
図２２−Ｃは電界効果トランジスタＱ１のゲート電圧に対するドレイン電流の特性であり、負荷電流の変化に対して低域周波数においておよそ５０［ｄＢ］の増幅度の変化とともに周波数帯域も変化している。この特性を持ったまま負荷電流制御の帰還ループを構成する従来技術においては、負荷電流の全範囲において安定な系となるように周波数補償を行っても、微少負荷電流時には負帰還量が大幅に不足し、負荷電流が目的の設定電流値に対して大きな誤差を伴うとともに、周波数帯域及び応答特性も低下する結果となる。
【００３９】
本発明によれば、電界効果トランジスタＱ１による負帰還量の変動を非直線特性を持つダイオードから構成される素子によってその変動を補うことができる。
図２２−Ｂは終段の演算増幅器に非直線特性素子を挿入した場合において、負荷電流のおよそ１０［ｍＡ］から１０［Ａ］の変化における非直線増幅段の周波数特性であり、低域周波数において約４０［ｄＢ］の増幅度を可変し、電界効果トランジスタによる増幅度の変化を補うことができる。また、この非直線増幅段の帰還回路にコンデンサＣ１１を入れることで、電界効果トランジスタ段の周波数帯域の変動もある程度補い、負荷電流制御回路の総合ループ特性も、図２２−Ｅに示す振幅特性、図２２−Ｆに示す位相特性からもわかるように、負荷電流の全範囲にわたって、充分な負帰還量と周波数帯域を確保して高速応答特性を維持したうえ、帰還ループの振幅余裕、位相余裕も確保することができる。
【００４０】
【発明の効果】以上説明したように本発明による電子負荷装置は従来技術による電子負荷装置に比して広範な周波数帯域における負荷電流応答特性を有しており、かつ被試験電源との接続ケーブルの寄生インピーダンスの影響も極めて受けにくいことから、被試験電源での急峻な負荷変動試験や起動時の特性評価試験などにおいて従来技術による電子負荷装置では困難であった高速負荷応答特性試験が可能となる。
【図面の簡単な説明】
【図１】従来技術による電子負荷装置の回路構成図である。
【図２】接続ケーブルの影響を考慮した従来技術による回路構成図である。
【図３】従来の技術による回路構成図である。
【図４】本発明の請求項１に記載する一実施例の回路構成である。
【図５】図３の回路構成における特性図である。
【図６】図４の回路構成における特性図である。
【図７】本発明の請求項１に記載するゲート電流測定の説明図である。
【図８】ゲート電流測定方法の一例である。
【図９】従来技術による応答特性図である。
【図１０】本発明の請求項１に記載する一実施例での応答特性図である。
【図１１】従来技術による起動特性を考慮した回路構成図である。
【図１２】本発明の請求項１に記載する一実施例での起動特性を考慮した回路構成図である。
【図１３】従来技術による起動特性図である。
【図１４】本発明の請求項１に記載する一実施例での起動特性図である。
【図１５】本発明の請求項１に記載する一実施例の回路構成図である。
【図１６】従来技術による一実施例の回路構成図である。
【図１７】本発明の請求項２に記載する一実施例の回路構成ブロック図である。
【図１８】本発明の請求項２に記載する一実施例の回路構成ブロック図である。
【図１９】本発明の請求項２に記載する非直線素子の一実施例である。
【図２０】本発明の請求項２に記載する非直線素子の一実施例である。
【図２１】本発明の請求項２に記載する一実施例の回路構成図である。
【図２２】図２１に記載する回路構成での特性図である。
【符号の説明】
１                電子負荷装置
２                被試験電源等
３                接続ケーブル
Ｖ１〜Ｖ１０      電源
Ａ１〜Ａ１０      増幅器
Ｑ１              トランジスタ
Ｒ１〜Ｒ２１３    抵抗
ＲＤ１〜ＲＤ１３  抵抗
Ｃ１０〜Ｃ１０１  コンデンサ
Ｌ１〜Ｌ３２      インダクタンス
Ｍ                接続ケーブル相互インダクタンス
Ｋ３              接続ケーブル結合係数
Ｄ１、Ｄ（１）〜Ｄ（ｎ）  ダイオード
ＺＤ１、ＺＤ（１）        ツエナーダイオード
Ｂ１              負荷電流検出手段
Ｂ２              非直線性付与手段
ＢＪ１〜ＢＪ３    非直線性付与手段の接続点
Ｘ１              切替え手段
【図１】
2004310609.tif 000012
【図２】
2004310609.tif 000013
【図３】
2004310609.tif 000014
【図４】
2004310609.tif 000015
【図５】
2004310609.tif 000016
【図６】
2004310609.tif 000017
【図７】
2004310609.tif 000018
【図８】
2004310609.tif 000019
【図９】
2004310609.tif 000020
【図１０】
2004310609.tif 000021
【図１１】
2004310609.tif 000022
【図１２】
2004310609.tif 000023
【図１３】
2004310609.tif 000024
【図１４】
2004310609.tif 000025
【図１５】
2004310609.tif 000026
【図１６】
2004310609.tif 000027
【図１７】
2004310609.tif 000028
【図１８】
2004310609.tif 000029
【図１９】
2004310609.tif 000030
【図２０】
2004310609.tif 000031
【図２１】
2004310609.tif 000032
【図２２】
2004310609.tif 000033
【手続補正書】
【提出日】平成15年5月8日(2003.5.8)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2004310609.tif 000034
【手続補正書】
【提出日】平成15年6月20日(2003.6.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
被試験電源の負荷として動作する負荷電流制御トランジスタのソースに直列にインダクタンスと負荷電流検出用シャント抵抗が接続され、被試験電源の出力電流を流すループを形成し所定の負荷電流設定値に見合ったゲート駆動電流を当該トランジスタに出力する制御回路とにより構成される電子負荷装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】
請求項１に記載する電子負荷装置の電流制御回路を構成する負荷トランジスタのゲート駆動用演算増幅器の入出力電圧に非直線性を持たせる回路手段をもうけたことを特徴とする電子負荷装置。
【手続補正書】
【提出日】平成15年7月25日(2003.7.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
被試験電源の負荷としてゲート駆動電圧に比例してドレイン・ソース間の電流が流れる非飽和領域で動作する負荷電流制御トランジスタのソースに直列に負荷電流制御ループの周波数応答特性を改善するインダクタンスと負荷電流検出用シャント抵抗が接続され、被試験電源の出力電流を流すループを形成し所定の負荷電流設定値に見合ったゲート駆動電圧を当該トランジスタに出力する制御回路とにより構成される電子負荷装置。