(57)【要約】【課題】変調及び復調回路を簡単な構成とすることができるデジタル信号の変調・復調方式を提供する。【解決手段】データの論理がＨレベル及びＬレベルの信号で表現されるデータ信号の伝送において、データ信号を変調信号に変調して送信するとともに受信して復調するための変調・復調方式であって、変調信号を、データ信号のＨレベル及びＬレベルに対応して、デューティー比がＨ：Ｌ＝Ｎ：１及び１：Ｎ、若しくは、Ｈ：Ｌ＝１：Ｎ及びＮ：１のパルス信号（但し、Ｎ＞１）で構成する。【選択図】　図１
2004032677.tif 000002
【特許請求の範囲】
【請求項１】
データの論理がＨレベル及びＬレベルの信号で表現されるデジタル信号の伝送において、前記デジタル信号を変調信号に変調して送信するとともに受信して復調するための変調・復調方式であって、
前記変調信号を、前記デジタル信号のＨレベル及びＬレベルに対応して、デューティー比がＨ：Ｌ＝Ｎ：１及び１：Ｎ、若しくは、Ｈ：Ｌ＝１：Ｎ及びＮ：１のパルス信号（但し、Ｎ＞１）で構成することを特徴とするデジタル信号の変調・復調方式。
【請求項２】
前記変調信号のデューティ比が、前記デジタル信号のＨレベル及びＬレベルに対応して、Ｈ：Ｌ＝３：１及び１：３、若しくは、Ｈ：Ｌ＝１：３及び３：１のパルス信号で構成することを特徴とする請求項１に記載のデジタル信号の変調・復調方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル信号を伝送する場合に用いられるデジタル信号の変調・復調方式に関する。
【０００２】
【従来の技術】
０，１（若しくはＬ，Ｈ）の２値を表現するデジタル信号を伝送する場合、このデジタル信号をパルス信号として送信する方法が知られているが、送信側及び受信側で伝送データの送受信の同期を取らないと正しいデータ伝送ができない。そのため、低速で伝送を行う場合には、信号伝送速度の十数倍から数十倍のクロックを使用して変調されたパルス信号を伝送することにより、調歩同期と呼ばれる方式を用いて元のデジタル信号を復調している。また、高速に伝送する場合は、クロックとデータを組み合わせて変調する方法が用いられる。この場合、送信側でクロック信号により元のデジタル信号を変調したパルス状の変調信号を送信し、受信側では変調信号からクロック情報を演算して求めることにより受信側で生成したクロック信号をこのクロック情報に同期させて、その同期したクロック信号により変調信号から元のデジタル信号を復調するといういわゆる自己同期方式が用いられている。このようなクロックとデータを組み合わせて変調する方法としては、周波数変調や位相変調等が知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−１６８７２３号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上述のように、クロックとデータを組み合わせて変調する方法の場合、送信側での変調はそれほど複雑ではないが、受信側での復調において、受信した変調信号からクロック情報を取り出すために、フィルタやＰＬＬ回路を用いる必要があり、遅延による応答速度の問題や回路構成が複雑となる問題のため、使用分野や使用者を限定するという課題があった。
【０００５】
また、長距離の信号伝送や絶縁型データ伝送、若しくは、光ファイバーによるデータ伝送等で高速に信号を送る必要がある場合、信号の減衰や信号の大きさの関係で、信号を増幅する必要があるが、パルス状の信号の場合、直流（ＤＣ）成分を含むため、信号変化の増幅を大きくとることができない。そのため、交流（ＡＣ）結合を用いた非常に大きな増幅度の受信機による受信回路を採用する必要があるという課題もあった。
【０００６】
本発明はこのような課題に鑑みなされたものであり、変調及び復調回路を簡単な構成とすることができるデジタル信号の変調・復調方式を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、本発明に係るデジタル信号の変調・復調方式は、データの論理がＨレベル及びＬレベルの信号で表現されるデジタル信号（例えば、実施形態におけるデータ信号Ｓ１）の伝送において、このデジタル信号を変調信号に変調して送信するとともに受信して復調するための変調・復調方式であって、変調信号を、デジタル信号のＨレベル及びＬレベルに対応して、デューティ比（信号の１周期においてＨレベルの信号が占める時間の割合であって、ここでは、変調信号におけるＨレベルとＬレベルの時間の比、すなわち、Ｈ：Ｌとして表す）がＮ：１及び１：Ｎ、若しくは、１：Ｎ及びＮ：１のパルス信号（但し、Ｎ＞１）で構成する。すなわち、Ｈレベルデジタル信号をＨ：Ｌ＝１：Ｎのデューティ比のパルス信号の繰り返し信号に変調し、Ｌレベルデジタル信号をＨ：Ｌ＝Ｎ：１のデューティ比のパルス信号の繰り返し信号に変調する。もしくは、Ｈレベルデジタル信号をＨ：Ｌ＝Ｎ：１のデューティ比のパルス信号の繰り返し信号に変調し、Ｌレベルデジタル信号をＨ：Ｌ＝１：Ｎのデューティ比のパルス信号の繰り返し信号に変調する。
【０００８】
このような構成によると、送信側での変調はクロックを用いて簡単な回路構成で変調することが可能であり、また、受信側でも、受信した変調信号に対してこの変調信号を所定の時間遅延させた信号をクロックとして用いることで簡単な回路構成で復調することができるため、本発明に係るデジタル信号の変調・復調方式を用いた送受信装置を安価で小さな構成とすることができる。
【０００９】
なお、変調信号のデューティ比（Ｈ：Ｌ）が、デジタル信号のＨレベル及びＬレベルに対応して、３：１及び１：３、若しくは、１：３及び３：１のパルス信号で構成することが好ましい。すなわち、Ｈレベルデジタル信号をＨ：Ｌ＝３：１のデューティ比のパルス信号の繰り返し信号に変調し、Ｌレベルデジタル信号をＨ：Ｌ＝１：３のデューティ比のパル信号の繰り返し信号に変調することが好ましい。もしくは、Ｈレベルデジタル信号をＨ：Ｌ＝１：３のデューティ比のパルス信号の繰り返し信号に変調し、Ｌレベルデジタル信号をＨ：Ｌ＝３：１のデューティ比のパルス信号の繰り返し信号に変調することが好ましい。
【００１０】
このような構成によると、変調及び復調をするための回路構成をさらに簡単にすることができる。
【００１１】
【発明の実施の形態】
以下、本発明の好ましい実施形態について図面を参照して説明する。本発明に係るデジタル信号の変調・復調方式では、クロック信号を用いて、デジタル信号（以下、「データ信号」と呼ぶ）を、デューティ比（Ｈ：Ｌ）が１：Ｎ及びＮ：１のパルス信号である変調信号として変調する（但し、Ｎ＞１とする）。ここで、Ｎはなるべく小さくすることにより、変調時の変調効率を向上させ、変調信号の伝送効率をを向上させることができる。また、デューティ比におけるＮは回路構成上、クロック信号を用いて生成するため、整数の方が好ましい。
【００１２】
このとき、Ｎ＝２とすると、デューティ比（Ｈ：Ｌ）が２：１及び１：２のパルス信号は、３状態で表現されるため、クロック信号を３クロック（周期）用いて表される状態、つまり６状態を用いて変調しなければならない。一方、Ｎ＝３とすると、デューティ比（Ｈ：Ｌ）が３：１及び１：３のパルス信号は４状態で表現されるため、クロック信号を２クロック（周期）用いて表される状態、つまり４状態を用いて変調することができるため、クロック信号を効率的に利用して変調することが可能である。よって、以降の説明では、変調信号を、そのデューティ比（Ｈ：Ｌ）が３：１及び１：３のパルス信号として構成する場合について説明する。なお、データ信号の論理のＨレベルに対応する変調信号をデューティ比（Ｈ：Ｌ）が３：１のパルス信号とし、データ信号の論理のＬレベルに対応する変調信号をデューティ比（Ｈ：Ｌ）が１：３のパルス信号として構成した場合について説明するが、それぞれ、１：３及び３：１のパルス信号として構成しても同様の目的を達成することができる。
【００１３】
まず、図１及び図２を用いて、本発明に係るデジタル信号の変調・復調方式に用いる信号の関係について説明する。一般にデジタル回路は、クロック信号を用いてステップ毎に信号処理を行うものであり、データ信号の論理（０，１）は、このクロック信号に同期してＨレベル若しくはＬレベルの信号として表されている。そこで、図１及び図２に示すように、変調用クロック信号は、データ信号の周波数の偶数倍（２倍以上）の周波数を有するパルス信号が用いられ、この変調用クロック信号により、変調信号のデューティ比（Ｈ：Ｌ）が３：１及び１：３のパルス信号としてデータ信号が変調される。なお、上述のように、変調用クロック信号の２周期を用いて変調信号の１周期を生成しているため、変調信号の周期Ｔｍは、次に示す条件式（１）を満足する関係となる。
【００１４】
【数１】
Ｔｍ　＝　２・Ｔ　　　　　　　　　　　　（１）
【００１５】
例えば、図１に示すように、Ｈレベルで時間Ｔｄ（Ｈ）のデータ信号は、周期Ｔの変調用クロック信号を用いて、周期Ｔｍ（＝２＊Ｔ）で繰り返されるデューティ比Ｈ：Ｌ＝３：１の変調信号に変調されて送出される。また、図２に示すように、Ｌレベルで時間Ｔｄ（Ｌ）のデータ信号は、周期Ｔの変調用クロック信号を用いて、周期Ｔｍ（＝２＊Ｔ）で繰り返されるデューティ比Ｈ：Ｌ＝１：３の変調信号に変調されて送出される。なお、Ｈ及びＬレベルのデータ信号に対応する変調信号のデューティ比（Ｈ：Ｌ）は、逆の関係としても良い。
【００１６】
ところで、以上のように構成されたパルス信号である変調信号を増幅する場合、この変調信号には、直流成分が含まれており、この直流成分（直流レベル）を中心にして得られた交流成分を増幅する交流増幅器が用いられる。このとき、変調信号は、この変調信号の振幅に対して５０％の部分（「理想的な状態の直流レベル」と呼ぶ）を中心として上下に振動するパルスとして構成されているが、データ信号のＨレベルが連続すると、図３に示すように、変調信号に含まれる直流成分（直流レベル）が変調信号の振幅に対して７５％の大きさとなり、一方、データ信号のＬレベルが連続すると、図４に示すように、直流成分（直流レベル）が変調信号の振幅に対して２５％の大きさとなる。
【００１７】
以上より、交流増幅器において増幅される変調信号の交流成分は、直流成分（直流レベル）の上側若しくは下側のいずれか一方の振幅の大きさが、理想的な状態の直流レベルを中心に振動する変調信号の振幅に比べて５０％少なくなった信号となってしまう。このため、交流増幅器においては、理想的な状態の直流レベルにある変調信号を増幅する場合に比べて、２倍の増幅度を確保する必要がある。なお、この条件は、変調信号のデューティ比（Ｈ：Ｌ）をＮ＝３（３：１若しくは１：３）とした場合であり、Ｎが４以上のときは、増幅度もそれに応じて大きく取る必要がある。よって、Ｎ＝３とすることは増幅度を必要以上に大きくする必要が無いという点で最適な値であると言える。但し、このようなパルス信号の場合、信号の波形の品位が問題ではなく、ＨレベルとＬレベルの２値の信号状態を得られれば良いため、飽和増幅器を用いることで変調信号の増幅は可能である。
【００１８】
次に、上述のように変調されて送出された変調信号を元のデータ信号に復調することについて説明する。なおここでは、上述のようにＨレベルのデータ信号が周期Ｔｍで繰り返されるデューティ比Ｈ：Ｌ＝３：１のパルス信号である変調信号に変調され、Ｌレベルのデータ信号が周期Ｔｍで繰り返されるデューティ比Ｈ：Ｌ＝１：３のパルス信号である変調信号に変調されて送出された場合の復調を例にして説明する。
【００１９】
信号の復調においては、まず、上述のようにデューティ比Ｈ：Ｌ＝３：１及び１：３のパルス信号に変調されて送られてきた変調信号において、この変調信号がＬレベルからＨレベルに変化する時点から所定の遅延時間Ｔｙ遅れた時点のレベルを判断する。そして、これがＨレベルであれば、その周期Ｔｍでの信号をＨレベルの信号に置き換え、これがＬレベルであればその周期Ｔｍでの信号をＬレベルの信号に置き換えることにより元のデータ信号を復調させる。
【００２０】
例えば、図５に示すように、デューティ比Ｈ：Ｌ＝３：１の変調信号、すなわち、Ｈレベルのデータ信号に対応する変調信号の場合には、ＬレベルからＨレベルへの変化時点から所定の遅延時間Ｔｙ遅れた時点の信号はＨレベルであるので、この周期Ｔｍでの信号をＨレベルの信号に置き換える。このため、デューティ比Ｈ：Ｌ＝３：１の変調信号が続く間は、図示したようにＨレベルが連続するデータ信号に復調され、所定の遅延時間Ｔｙは生じるが、変調前のＨレベルのデータ信号が作られる。同様に、図６に示すように、デューティ比Ｈ：Ｌ＝１：３の変調信号、すなわち、Ｌレベルのデータ信号に対応する変調信号の場合には、ＬレベルからＨレベルへの変化時点から所定の遅延時間Ｔｙ遅れた時点の信号はＬレベルであるので、この周期Ｔｍでの信号をＬレベルの信号に置き換える。このため、デューティ比Ｈ：Ｌ＝１：３の変調信号が続く間は、図示したようにＬレベルが連続するデータ信号に復調され、所定の遅延時間Ｔｙは生じるが変調前のＬレベルのデータ信号が作られる。
【００２１】
上記のように変調信号を復調してデータ信号を取り出すには、例えばＤフィリップフロップが用いられる。変調信号をＤフリップ・フロップのＤ入力に加え、変調信号を所定の遅延時間Ｔｙだけ遅らせた信号をクロック入力に加えることで、このＤフリップ・プロップのＱ出力より復調したデータ信号を得ることができる。すなわち、Ｄフリップ・プロップは、クロック入力より入力された信号が立ち上がるときのＤ入力より入力された信号の状態をＱ出力より出力し、そのＱ出力の状態を保持するように構成されたフリップ・フロップであり、図５及び図６に示すように、所定の時間遅延した変調信号をクロック入力に入力することにより、元の信号（データ信号）を得ることができる。
【００２２】
ここで、クロック入力とするための変調信号の遅延時間Ｔｙであるが、次の条件を満たす必要がある。まず、図５から分かるように、デューティ比Ｈ：Ｌ＝３：１の変調信号に対して遅延時間Ｔｙが長すぎて、遅延時間Ｔｙの時点での変調信号のレベルがＬとなるのでは正しいデータ信号に復調することができないため、Ｔｙ＜３／４・Ｔｍという条件が必要である。また、図６から分かるように、デューティ比Ｈ：Ｌ＝１：３の変調信号に対して遅延時間Ｔｙが短すぎて、遅延時間Ｔｙの時点での変調信号のレベルがＨとなるのでは正しいデータ信号に復調することができないため、Ｔｙ＞１／４・Ｔｍという条件が必要である。すなわち、次の条件式（２）を満たす必要がある。
【００２３】
【数２】
１／４・Ｔｍ　＜　Ｔｙ　＜　３／４・Ｔｍ　　　　　　　（２）
【００２４】
なお、Ｈ及びＬレベルのデータ信号を、デューティ比（Ｈ：Ｌ）が１：Ｎ及びＮ：１のパルス信号で構成された変調信号に変調する場合には、遅延時間Ｔｙは次に示す条件式（３）を満たす必要がある。
【００２５】
【数３】
｛１／（Ｎ＋１）｝・Ｔｍ　＜　Ｔｙ　＜　｛Ｎ／（Ｎ＋１）｝・Ｔｍ　（３）
【００２６】
このように、本発明に係るデジタル信号の変調・復調方式によれば、変調信号を復調する際に、この変調信号からデータ信号が変調されたときの変調用クロックの情報を抽出する必要がなく、簡単な構成で実現することができる。
【００２７】
以上のように構成されたデジタル信号の変調・復調方式を実現するための変調回路、及び、復調回路の実施例について説明する。まず、図７及び図９を用いて変調回路について説明する。なお、図９に示した変調タイミングは、図７の回路上に示した同一の丸付き数字の部分の信号波形を示している。
【００２８】
図７において、フリップ・フロップＵ１０１は、データ信号Ｓ１の遅延時間を変調用クロック信号Ｓ２と合わせることを目的とし、データ信号Ｓ１を変調用クロック信号Ｓ２で同期させた信号Ｓ３及びその逆論理Ｓ４を出力する。そして、ゲート素子Ｕ１０３とフリップ・プロップＵ１０４とが、信号Ｓ３がＨレベルの期間、変調用クロック信号Ｓ２のクロック期間を交互に利用するトグルカウンタを構成しており、変調用クロック信号Ｓ２の１周期毎にＨレベルとＬレベルを繰り返す信号Ｓ５を出力する。また、ゲート素子Ｕ１０５とフリップ・フロップＵ１０６とが、信号Ｓ３がＬレベルの期間、すなわち、信号Ｓ３の逆論理Ｓ４がＨレベルの期間、変調用クロック信号Ｓ２のクロック期間を交互に利用するトグルカウンタを構成しており、変調用クロック信号Ｓ２の１周期毎にＨレベルとＬレベルを繰り返す信号Ｓ６を出力する。
【００２９】
以降、データ信号Ｓ１が論理のＨレベルの場合と、Ｌレベルの場合とに分けて説明を行う。フリップ・フロップＵ１０１にデータ信号Ｓ１のＨレベルが入力されると、変調用クロック信号Ｓ２により取り込まれ、変調用クロック信号Ｓ２に同期した信号Ｓ３が出力される。図９の変調タイミング図では、時刻Ｔ１でデータ信号Ｓ１のＨレベルが取り込まれ、変調用クロック信号Ｓ２に同期されて出力されている。
【００３０】
フリップ・フロップＵ１０４は、上述したように、フリップ・フロップＵ１０１の出力Ｓ３がＨレベルの期間、変調用クロック信号Ｓ２に同期してトグル状態となり、変調用クロック信号Ｓ２の１周期毎にＨレベルとＬレベルを繰り返す信号Ｓ５を出力する。このとき、データ信号Ｓ１の偶数倍の周波数が変調用クロック信号Ｓ２の周波数として使われているため、トグル状態は必ず元の状態で停止する。
【００３１】
ゲート素子Ｕ１１８は、回路を構成する素子の遅延時間等の影響を緩和する目的で使用されており、変調用クロック信号Ｓ２から調整された変調用クロック信号Ｓ７を出力しているが、変調用クロック信号Ｓ２に対して、回路を構成する素子が十分に小さな遅延時間であるならば無くても同等の機能を達成可能である。
【００３２】
ゲート素子Ｕ１０８，Ｕ１０９，Ｕ１１０，Ｕ１０７は、フリップ・プロップＵ１０４の出力信号Ｓ５と、ゲート素子Ｕ１１８で調整された変調用クロック信号Ｓ７によるセット・リセット・フリップ・フロップを構成している。このセット・リセット・フリップ・フロップは、信号の遅延時間が同等となるように、同一段数のゲート素子個数となるように構成しているが、ケート素子Ｕ１１０は、調整された変調用クロック信号Ｓ７に対してセット・リセット・フリップ・フロップが十分に小さな遅延時間なら無くても同等の機能を達成することができる。このセット・リセット・フリップ・フロップは、調整された変調用クロック信号Ｓ７の立ち上がりから、次の立ち上がり期間までＨレベルの状態を保持した信号Ｓ８を出力してゲート素子Ｕ１１１に入力することにより、クロック信号Ｓ７のＨレベル−Ｌレベル−Ｈレベルの３幅をＨレベルの変調期間とした信号Ｓ９を出力する。つまり、信号Ｓ９は、データ信号Ｓ１がＨレベルのときの変調信号（デューティ比がＨ：Ｌ＝３：１のパルス信号）となっている。
【００３３】
一方、フリップ・フロップＵ１０１にデータ信号Ｓ１のＬレベルが入力されると、変調用クロック信号Ｓ２により取り込まれ、変調用クロック信号Ｓ２に同期したＬレベルの信号Ｓ３が出力され、また、ゲート素子Ｕ１０５には、Ｌレベルの信号Ｓ３の逆論理であるＨレベルの信号Ｓ４が出力される。図９の変調タイミング図では、Ｔ４でデータ信号Ｓ１のＬレベルが取り込まれ、変調用クロック信号Ｓ２に同期されて出力されている。
【００３４】
フリップ・フロップＵ１０６は、フリップ・プロップＵ１０１の出力Ｓ３がＬレベルの期間、すなわち、信号Ｓ３の逆論理Ｓ４がＨレベルの期間、変調用クロック信号Ｓ２に同期してトグル状態となり、変調用クロック信号Ｓ２の１周期毎にＨレベルとＬレベルを繰り返す信号Ｓ６を出力する。この時も、データ信号Ｓ１の偶数倍の周波数が変調用クロック信号Ｓ２の周波数として使われているため、トグル状態は必ず元の状態で停止する。
【００３５】
ゲート素子Ｕ１１９及びフリップ・フロップＵ１１２は、回路を構成する素子の遅延時間等に影響されず調整された変調用クロック信号Ｓ７のＨレベルの状態をスイッチするために、調整された変調用クロック信号Ｓ７の立ち下がりに同期させることを目的として入れられているが、調整された変調用クロック信号Ｓ７に対して十分小さな遅延時間であるならば、無くても同等の機能を達成することができる。
【００３６】
ゲート素子Ｕ１１３は、ゲート素子Ｕ１１８から出力される調整された変調用クロック信号Ｓ７の最初のＨレベルの期間にＨレベルを出力し、次のＨレベルの期間にＬレベルを出力するという動作を交互に行う信号Ｓ１０を出力する。つまり信号Ｓ１０は、データ信号Ｓ１がＬレベルのときの変調信号（デューティ比がＨ：Ｌ＝１：３のパルス信号）となっている。
【００３７】
フリップ・フロップＵ１０２は、変調信号Ｓ１２を生成するために、ゲート素子Ｕ１１１，Ｕ１１３から出力される信号Ｓ９，Ｓ１０の切り替え用の制御信号Ｓ１１を生成している。このフリップ・フロップＵ１０２から出力される制御信号Ｓ１１及びその逆論理を用いて、データ信号Ｓ１がＨレベルのときは、ゲート素子Ｕ１１５で、ゲート素子Ｕ１１３から出力される変調信号Ｓ１０を抑制し、データ信号Ｓ１がＬレベルのときはゲート素子Ｕ１１４で、ゲート素子Ｕ１１１から出力される変調信号Ｓ９を抑制することにより、データ信号Ｓ１の論理によりどちらかの信号Ｓ９，Ｓ１０を通す働きをし、ゲート素子Ｕ１１６から最終的に変調された変調信号Ｓ１２を出力する。
【００３８】
以上が、変調回路の回路構成及びその動作であり、図９の変調タイミング図のＴ１からＴ３に相当する部分が、データ信号Ｓ１がＨレベルの期間この変調回路での遅延時間であり、Ｔ４からＴ６に相当する部分が、データ信号Ｓ１がＬレベルの期間の遅延時間である。このＴ１からＴ３とＴ４からＴ６は、図９から明らかなように、同等時間となっており、この時間が都度変化することはないため、変調用クロック信号Ｓ２に同期してリアルタイムにデータ信号Ｓ１を変調信号Ｓ１２に変調することができる
【００３９】
次に、図８及び図１０を用いて復調回路について説明する。なお、図１０に示した復調タイミングは、図８の回路上に示した同一のローマ数字の部分の信号波形を示している。
【００４０】
図８において、ゲート素子Ｕ２０１は遅延回路（ＤＥＬＡＹ　ＬＩＮＥ）をドライブするために使用されるが、論理レベルを合わせる必要はあるが、変調信号Ｓ１３が十分ドライブ能力を有していれば無くても同等の機能は達成可能である。ゲート素子Ｕ２０２，Ｕ２０３は、信号波形の成形用として使用されるが、論理レベルを合わせる必要はあるが、信号が十分きれいなデジタル波形であれば無くても同等の機能を達成可能である。遅延回路（ＤＥＬＡＹ　ＬＩＮＥ）は、受動素子にて構成され、入力された信号を所定の遅延時間Ｔｙだけ遅延させて出力する。ここでは、上述の条件式（２）を満たすように、データ信号の半分の周期（Ｔｙ＝Ｔｍ／２）だけ遅延させている。このように遅延回路（ＤＥＬＡＹ　ＬＩＮＥ）は、受動素子にて構成されているため、ＰＬＬの様なロック時間は不要であり、また、入力信号に同期してリアルタイムに応答することが可能である。
【００４１】
そして、ゲート素子Ｕ２０２の出力Ｓ１４をフリップ・フロップＵ２０４のＤ入力に入力し、ゲート素子Ｕ２０３の出力Ｓ１５（つまり、変調信号Ｓ１３を遅延時間Ｔｙだけ遅延させた信号）をクロック入力に入力することにより、図５及び図６を用いて説明したように、元のデータ信号が復調されてデータ信号Ｓ１６として出力される。
【００４２】
【発明の効果】
以上の説明から明らかなように、本発明にかかるデジタル信号の変調・復調方式によれば、変調回路及び復調回路は簡単な回路構成で実現することができる。特に、変調回路は、フリップ・フロップ回路とゲート素子のみで構成できＩＣ化も容易であり、回路素子が安価で簡単な構成で実現可能である。また、復調回路は、変調信号を所定の時間（上述の実施例ではクロック信号の１周期）だけ遅延させた信号をクロック信号として用いることにより復調可能であり、簡単な構成で安価に実現可能であるとともに、装置を小型にすることを可能としている。
【図面の簡単な説明】
【図１】データ信号がＨレベルのときのクロック信号と変調信号の関係図である。
【図２】データ信号がＬレベルのときのクロック信号と変調信号の関係図である。
【図３】データ信号のＨレベルが連続したときの変調信号の直流レベルを示す図である。
【図４】データ信号のＬレベルが連続したときの変調信号の直流レベルを示す図である。
【図５】データ信号がＨレベルのときの、変調信号と復調されたデータ信号の関係図である。
【図６】データ信号がＬレベルのときの、変調信号と復調されたデータ信号の関係図である。
【図７】本発明の実施形態に係る変調回路の回路図である。
【図８】本発明の実施形態に係る復調回路の回路図である。
【図９】本発明の実施形態に係る変調タイミング図である。
【図１０】本発明の実施形態に係る復調タイミング図である。
【符号の説明】
Ｓ１　データ信号（デジタル信号）
Ｓ１２　変調信号
【図１】
2004032677.tif 000003
【図２】
2004032677.tif 000004
【図３】
2004032677.tif 000005
【図４】
2004032677.tif 000006
【図５】
2004032677.tif 000007
【図６】
2004032677.tif 000008
【図７】
2004032677.tif 000009
【図８】
2004032677.tif 000010
【図９】
2004032677.tif 000011
【図１０】
2004032677.tif 000012