(57)【要約】【課題】溝開口部での成膜時のカバリッジ性を高め、オーバハングを発生することなく成膜することで、銅の埋めこみ不良の発生を低減して、信頼性の高い溝配線を提供する。【解決手段】半導体基板１１上に形成された層間絶縁膜１２上に配線溝１３を形成する工程と、配線溝１３の内面を含む層間絶縁膜１２上の全面に亘って銅の拡散バリア性を有するバリア層１４を形成する工程と、配線溝１３の内面を含む層間絶縁膜１２上の全面に亘って電解めっきのシード層１５を形成する工程と、電気化学的な成膜方法によりシード層１５上に不純物層１６を形成する工程と、配線溝１３を埋め込むように導電層１７を形成する工程と、熱処理により不純物層１６に含まれている元素を導電層１７中に拡散させる工程と、層間絶縁膜１２上の余剰な導電層１７からバリア層１４までを除去する工程とを備えている。【選択図】　　　　図１
2004146490.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された層間絶縁膜上に配線用凹部を形成する工程と、
前記配線用凹部の内面を含む層間絶縁膜上の全面に亘って銅の拡散バリア性を有するバリア層を形成する工程と、
前記配線用凹部の内面を含む層間絶縁膜上の全面に亘って電解めっきのシード層を形成する工程と、
電気化学的な成膜方法により前記シード層上に不純物層を形成する工程と、
前記配線用凹部を埋め込むように導電層を形成する工程と、
熱処理により前記不純物層に含まれている元素を前記導電層中に拡散させる工程と、
前記層間絶縁膜上の余剰な前記導電層から前記バリア層までを除去する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記不純物層は、前記シード層よりも貴な金属を置換めっきすることにより形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記不純物層は、スズイオンを用いたセンシタイジング−アクチベーティング法を用いてパラジウムを付着させることにより形成する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記不純物層は、前記シード層よりも貴な金属を電解めっきすることにより形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
半導体基板上に形成された層間絶縁膜上に配線用凹部を形成する工程と、
前記配線用凹部の内面を含む層間絶縁膜上の全面に亘って銅の拡散バリア性を有するバリア層を形成する工程と、
前記配線用凹部の内面を含む層間絶縁膜上の全面に亘って電解めっきのシード層を形成する工程と、
電気化学的な成膜方法により前記シード層上に触媒層を形成する工程と、
前記触媒層を利用して不純物層を形成する工程と、
前記配線用凹部を埋め込むように導電層を形成する工程と、
熱処理により前記触媒層および前記不純物層に含まれている元素を前記導電層中に拡散させる工程と、
前記層間絶縁膜上の余剰な前記導電層から前記バリア層までを除去する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項６】
前記不純物層は、前記シード層よりも貴な金属を無電解めっきすることにより形成される
ことを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、詳しくは埋め込み配線構造の配線を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
０．１８μｍ世代以降のＬＳＩにおいては、配線の微細化が進み、トランジスタの高速化に対してＲＣ遅延（抵抗Ｒと容量Ｃによる配線の遅延）を無視することができなくなってきている。そこで、層間絶縁膜に低誘電率膜を採用することや、配線材料として従来から用いられてきたアルミニウム配線よりも導電率の高い銅配線を導入する半導体装置が増えてきている。銅は、アルミニウムよりも融点が高いために、変形が起こりにくく、その結果、アルミニウム配線に顕著に現れたマイグレーション（原子の移動）が起こりにくいことが期待されている。
【０００３】
しかしながら、半導体装置に用いる銅配線においても、ストレスマイグレーションやエレクトロマイグレーションが起こる事が明らかになってきており、マイグレーションによって配線の断線も問題となり始めてきた。アルミニウム配線で用いられているように、配線材料中に不純物を添加し、配線材料を硬化してマイグレーションを起こりにくくすることがすでに採用されている。同様の効果を狙って、銅配線においても、銀（Ａｇ）、ニオブ（Ｎｂ）、そして酸化アルミニウム（Ａｌ２　Ｏ３　）などの不純物を添加する事例が報告されている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特許第３０４０７４５号公報（第３頁、図８）
【０００５】
【発明が解決しようとする課題】
しかしながら、不純物の添加方法は、主にスパッタ法を用いた方法であるため、溝配線の場合、配線幅が細くなるにしたがい、配線内に不純物を導入することが難しくなってくる。また、電解めっき時に用いるシード層をスパッタ法により形成すると、溝配線側壁および底へのカバレッジが均一となるため、アニール後の配線内において不純物濃度が不均一になる。また、銅より卑な金属をスパッタする方法では、銅電解めっき時に添加元素が溶出してしまう問題もある。
【０００６】
更に、スパッタ法を用いると、スパッタ条件によっては、図４に示すように、不純物層１１６等のオーバハングにより間口部１１３が狭くなる問題があり、バリアメタル層（バリア層）１１４、銅シード層１１５および不純物層１１６の全てを、スパッタ法を用いて成膜した場合には、開口部でのオーバハングが助長され、図５に示すように、次工程の電解めっき時に、溝１１３内への銅膜１１７の埋めこみ不良によって、例えばボイド１３１を発生しやすくなることも問題である。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置の製造方法である。
【０００８】
本発明の半導体装置の第１製造方法は、半導体基板上に形成された層間絶縁膜上に配線用凹部を形成する工程と、前記配線用凹部の内面を含む層間絶縁膜上の全面に亘って銅の拡散バリア性を有するバリア層を形成する工程と、前記配線用凹部の内面を含む層間絶縁膜上の全面に亘って電解めっきのシード層を形成する工程と、電気化学的な成膜方法により前記シード層上に不純物層を形成する工程と、前記配線用凹部を埋め込むように導電層を形成する工程と、熱処理により前記不純物層に含まれている元素を前記導電層中に拡散させる工程と、前記層間絶縁膜上の余剰な前記導電層から前記バリア層までを除去する工程とを備えた製造方法である。
【０００９】
上記半導体装置の第１製造方法では、スパッタ法よりもステップカバレッジに優れる電気化学的な成膜方法を用いて不純物層を形成することから、オーバハングを少なくしたステップカバレッジに優れた不純物層が形成される。このため、導電層の埋めこみ不良を低減するとともに、不純物層に含まれている元素を導電層中に均一に拡散させることが可能になる。また、不純物層を銅よりも貴な金属を用いて形成することにより、導電層を銅電解めっきにより形成する際、特に銅の電解めっき液に接触したときに、不純物層が保護膜となって銅電解めっき液にシード層の元素が溶出することが無くなる。
【００１０】
本発明の半導体装置の第２製造方法は、半導体基板上に形成された層間絶縁膜上に配線用凹部を形成する工程と、前記配線用凹部の内面を含む層間絶縁膜上の全面に亘って銅の拡散バリア性を有するバリア層を形成する工程と、前記配線用凹部の内面を含む層間絶縁膜上の全面に亘って電解めっきのシード層を形成する工程と、電気化学的な成膜方法により前記シード層上に触媒層を形成する工程と、前記触媒層を利用して不純物層を形成する工程と、前記配線用凹部を埋め込むように導電層を形成する工程と、熱処理により前記触媒層および前記不純物層に含まれている元素を前記導電層中に拡散させる工程と、前記層間絶縁膜上の余剰な前記導電層から前記バリア層までを除去する工程とを備えた製造方法である。
【００１１】
上記半導体装置の第２製造方法では、スパッタ法よりもステップカバレッジに優れる電気化学的な成膜方法を用いて触媒層と不純物層とを形成することから、オーバハングを少なくしたステップカバレッジに優れた不純物層が形成される。このため、導電層の埋めこみ不良を低減するとともに、触媒層および不純物層に含まれている元素を導電層中に均一に拡散させることが可能になる。また、不純物層を銅よりも貴な金属を用いることにより、導電層を銅電解めっきにより形成する際、特に銅の電解めっき液に接触したときに、不純物層が保護膜となって銅電解めっき液にシード層の元素が溶出することが無くなる。
【００１２】
【発明の実施の形態】
本発明の半導体装置の第１製造方法に係る第１実施の形態を、図１の製造工程断面図によって説明する。
【００１３】
図１の（１）に示すように、半導体基板１１に所定の素子（図示せず）を形成した後、層間絶縁膜１２を形成する。さらに絶縁膜１２に配線用凹部として溝１３を形成する。続いて、ＰＶＤ法によりバリア層１４を、銅の拡散バリア性を有する例えばタンタル（Ｔａ）もしくは窒化タンタル（ＴａＮ）で形成し、さらに銅の電解めっき時に用いるシード層１５を銅で形成する。
【００１４】
次いで図１の（２）に示すように、シード層１５を塩化パラジウムイオンを含んだ水溶液に接触させ、置換めっきによりシード層１５上にパラジウムを析出させて不純物層１６を形成する。この置換めっきは、例えば、塩化パラジウム水溶液（０．２ｍｏｌ／Ｌ）を用い、室温にてその液中に３０秒間浸漬することにより上記不純物層１６を形成する。上記塩化パラジウム水溶液中のパラジウムイオンは銅イオンよりもイオン化傾向が小さいため、シード層１５の銅とパラジウムイオンとで電子の置換が起こり、銅イオンが溶け出す代りにパラジウムが銅のシード層１５上に析出される。このように電気化学的な成膜方法により、パラジウムの不純物層１６を形成する。なお、この時の不純物層１６はいわゆる島状に成膜されるなど、連続膜でなくても良い。
【００１５】
続いて図１の（３）に示すように、電解めっきにより、層間絶縁膜１２上に溝１３の内部を埋め込むように、バリア層１４、シード層１５および不純物層１６を介して導電膜１７を例えば銅で形成する。一般的には硫酸銅系のめっき液を用いて、電流密度６ｍＡ／ｃｍ２　〜２０ｍＡ／ｃｍ２　で約１ミクロンの厚さに銅めっきを行う（ここでは一例として、６ｍＡ／ｃｍ２　：１分、続いて２０ｍＡ／ｃｍ２　で総電力が１３．０Ａ・ｍｉｎ．になるまでめっきを行った）。
【００１６】
続いて図１の（４）に示すように、熱処理によって、不純物層１６（前記図１の（３）参照）中のパラジウムを銅の導電膜１７（前記図１の（３）に示したシード層１５も含む：以下シード層１５も含めて導電膜１７という）中に拡散させる。この熱処理は、例えば、１５０℃〜３５０℃の温度で行う（ここでは一例として、２００℃のファーネスアニールを３０分間行った）。この図１の（４）ではパラジウムを拡散させた後の状態を示した。
【００１７】
その後、図１の（５）に示すように、化学的機械研磨（ＣＭＰ）もしくは電解研磨法などにより溝１３内のみにバリア層１４を介して導電膜１７を残すように、絶縁膜１２上の不要な導電膜１７およびバリア層１４を除去する。このようにして、溝１３内にバリア層１４を介してパラジウムが拡散された導電膜１７からなる配線１８が形成される。
【００１８】
また上記置換めっきは、パラジウム置換めっきに限ったものではなく、硝酸銀水溶液を用いて銀（Ａｇ）を置換めっきしても同様の効果が得られる。もしくは、市販のキャタライザ（塩化パラジウム／塩化第一スズ／塩酸水溶液）を基板に作用させ、その後市販のアクセラレータ（硫酸／塩酸水溶液）を作用させ、スズを離脱させてパラジウムを表面に付着させる方法を用いても良い。
【００１９】
上記半導体装置の第１製造方法では、スパッタ法よりもステップカバレッジに優れる電気化学的な成膜方法を用いて不純物層１６を形成することから、オーバハングを少なくしたステップカバレッジに優れた不純物層１６が形成される。このため、導電層１７の埋めこみ不良を低減するとともに、不純物層１６に含まれている元素を導電層１７中に均一に拡散させることが可能になる。また、不純物層１６を銅よりも貴な金属で形成することにより、導電層１７を銅電解めっきにより形成する際に不純物層１６が溶出することが無くなる。
【００２０】
次に、本発明の半導体装置の第１製造方法に係る第２実施の形態を、図２の製造工程断面図によって説明する。
【００２１】
図２の（１）に示すように、半導体基板１１に所定の素子（図示せず）を形成した後、層間絶縁膜１２を形成する。さらに層間絶縁膜１２に配線用凹部となる溝１３を形成する。続いて、ＰＶＤ法によりバリア層１４を、銅の拡散バリア性を有する例えばタンタル（Ｔａ）もしくは窒化タンタル（ＴａＮ）で形成し、さらに電解めっき時に用いるシード層１５を銅で形成する。
【００２２】
次いで図２の（２）に示すように、硫酸パラジウム水溶液（０．２ｍｏｌ／Ｌ〜０．５ｍｏｌ／Ｌ）を用いて電解めっきを行う。この時、めっき液に銅のシード層１５を接液させると同時に置換めっきがスタートし、必要以上の銅（シード層１５）をエッチングする可能性があるため、シード層１５に予め１Ｖ以上の電圧を掛けながら接液させる。その後、２ｍＡ／ｃｍ２　で、電気量０．０１Ａ・ｍｉｎでパラジウムめっき（膜厚１ｎｍ相当）を行って、シード層１５表面に不純物層１６を形成する。このように、不純物層１６は電気化学的な成膜方法により形成される。
【００２３】
続いて図２の（３）に示すように、電解めっきにより、層間絶縁膜１２上に溝１３の内部を埋め込むように、バリア層１４、シード層１５および不純物層１６を介して導電膜１７を例えば銅で形成する。このとき、不純物層１６は、導電膜１７を成膜させる際に、シード層１５のエッチング防止膜として作用する効果を備え持つ。
【００２４】
続いて図２の（４）に示すように、熱処理によって、不純物層１６（前記図２の（３）参照）中のパラジウムを導電膜１７（前記図２の（３）に示したシード層１５も含む：以下シード層１５も含めて導電膜１７という）中に拡散させる。この熱処理は、例えば、１５０℃〜３５０℃の温度で行う（ここでは一例として、２００℃のファーネスアニールを３０分間行った）。この図２の（４）ではパラジウムを拡散させた後の状態を示した。
【００２５】
その後、図２の（５）に示すように、化学的機械研磨（ＣＭＰ）もしくは電解研磨法などにより溝１３内のみにバリア層１４を介して導電膜１７を残すように、絶縁膜１２上の不要な導電膜１７およびバリア層１４を除去する。このようにして、溝１３内にバリア層１４を介してパラジウムが拡散された導電膜１７からなる配線１８が形成される。
【００２６】
電解めっき法による不純物層１６の成膜に関しては、パラジウムの電解めっき法に限ったものではなく、硝酸銀／ヨウ化カリウム水溶液を用いて銀（Ａｇ）をパラジウムと同等の膜厚にめっきしても同様の効果が得られる。また、シアン化銀／シアン化カリウム水溶液を用いて電解めっきを行っても良い。
【００２７】
上記第２実施の形態では、スパッタ法よりもステップカバレッジに優れる電気化学的な成膜方法（電解めっき法）を用いて不純物層１６を形成することから、オーバハングを少なくしたステップカバレッジに優れた不純物層１６が形成される。このため、導電層１７の埋めこみ不良を低減するとともに、不純物層１６に含まれている元素を導電層１７中に均一に拡散させることが可能になる。また、不純物層１６を銅よりも貴な金属で形成することにより、導電層１７を銅電解めっきにより形成する際に不純物層１６が溶出することが無くなる。
【００２８】
次に、本発明の半導体装置の第２製造方法に係る一実施の形態を、図３の製造工程断面図によって説明する。
【００２９】
図３の（１）に示すように、半導体基板１１に所定の素子（図示せず）を形成した後、層間絶縁膜１２を形成する。さらに絶縁膜１２に配線用凹部となる溝１３を形成する。続いて、ＰＶＤ法によりバリア層１４を、銅の拡散バリア性を有する例えばタンタル（Ｔａ）もしくは窒化タンタル（ＴａＮ）で形成し、さらに電解めっき時に用いるシード層１５を銅で形成する。
【００３０】
次いで図３の（２）に示すように、無電解めっきに一般的に用いられる触媒化を行う。市販のキャタライザ（塩化パラジウム／塩化第一スズ／塩酸水溶液）をシード層１５表面に作用させ、その後市販のアクセラレータ（硫酸／塩酸水溶液）を作用させ、スズを離脱させてパラジウムをシード層１５表面に付着させ、触媒層２１を形成する。なお、この時の触媒層２１はいわゆる島状に成膜されるなど、連続膜でなくても良い。
【００３１】
その後図３の（３）に示すように、硝酸銀／アンモニア水溶液（銀液）と、還元剤液（例えばホルマリン水溶液）を、それぞれ例えばスプレーガンを用いて、基板（シード層１５）表面で混合させて、パラジウムの触媒層２１（前記図３の（２）参照）を用いて銀（Ａｇ）を析出させる方法で、膜厚が約１ｎｍのパラジウムを核にした銀の不純物層１６を成膜させる。このようにして、触媒層２１および不純物層１６は電気化学的な成膜方法により形成される。
【００３２】
続いて図３の（４）に示すように、電解めっきにより、層間絶縁膜１２上に溝１３の内部を埋め込むように、バリア層１４、シード層１５および不純物層１６を介して導電膜１７を例えば銅で形成する。このとき、不純物層１６は、導電膜１７を成膜させる際に、シード層１５のエッチング防止膜として作用する効果を備え持つ。
【００３３】
続いて図３の（５）に示すように、熱処理によって、不純物層１６（前記図３の（４）参照）中のパラジウムを導電膜１７（前記図３の（４）に示すシード層１５も含む：以下シード層１５も含めて導電膜１７という）中に拡散させる。この熱処理は、例えば、１５０℃〜３５０℃の温度で行う（ここでは一例として、２００℃のファーネスアニールを３０分間行った）。この図３の（５）ではパラジウムおよび銀を拡散させた後の状態を示した。
【００３４】
その後、図３の（６）に示すように、化学的機械研磨（ＣＭＰ）もしくは電解研磨法などにより溝１３内のみにバリア層１４を介して導電膜１７を残すように、層間絶縁膜１２上の不要な導電膜１７およびバリア層１４を除去する。このようにして、溝１３内にバリア層１４を介してパラジウムが拡散された導電膜１７からなる配線１８が形成される。
【００３５】
上記触媒層２１には、上記実施の形態のようなキャラクタライゼーション法では、パラジウムを用いることが一般的ではあるが、例えば銀（Ａｇ）、白金（Ｐｔ）、金（Ａｕ）を用いることができる。また、次亜リン酸やホルマリン等の還元剤を用いた無電解めっき液の場合には、ニッケル（Ｎｉ）触媒層、コバルト（Ｃｏ）触媒層を用いることもできる。
【００３６】
なお、ＰｄやＡｇの無電解めっきに関しては、通常の浸漬法を用いても良い。
【００３７】
上記半導体装置の第２製造方法では、スパッタ法よりもステップカバレッジに優れる電気化学的な成膜方法を用いて触媒層２１と不純物層１６とを形成することから、オーバハングを少なくしたステップカバレッジに優れた不純物層１６が形成される。このため、導電層１７の埋めこみ不良を低減するとともに、不純物層１６に含まれている元素を導電層１７中に均一に拡散させることが可能になる。また、不純物層１６を銅よりも貴な金属を用いることにより、導電層１７を銅電解めっきにより形成する際に不純物層１６の元素が溶出することが無くなる。
【００３８】
なお、上記各実施の形態では、いずれも溝配線のみを形成するいわゆるシングルダマシン構造で説明しているが、配線溝とこの配線溝の底部に下層配線に達する接続孔とを形成し、その両方に導電膜を埋め込んで溝配線と下層配線に接続されるプラグとを同時形成する、いわゆるデュアルダマシン構造に対しても適用することができ、同様の効果が得られる。
【００３９】
上記各実施の形態では、不純物層１６に用いる銅からなるシード層１５よりも貴な金属として、パラジウムを用いたが、不純物層には銅よりも貴な金属であればよく、例えば銀（Ａｇ）、白金（Ｐｔ）、金（Ａｕ）等を用いることができる。特に、銅の比抵抗を上昇させることなく、マイグレーション耐性がある金属として、パラジウム、銀を用いることが好ましい。
【００４０】
【発明の効果】
以上、説明したように本発明の半導体装置の製造方法によれば、電気化学的な成膜方法により不純物層を形成することから、不純物層はカバリッジ性よくオーバハングを生じることなく形成されるので、配線が形成される導電膜内に不純物層の元素（Ｐｄ，Ａｇなど）を均一に添加することができ、エレクトロマイグレーション耐性、つまり、配線の信頼性を向上させることができる。また、不純物層に銅よりも貴な金属を用いることでシード層の補強効果も付加され、導電膜を形成する電解めっき時（電解めっき液に接液した瞬間）のシード層の溶出を防止することができ、電解めっきの埋め込み性の向上を図ることができる。よって、信頼性の高い配線を備えた半導体装置の製造が可能になる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１製造方法に係る第１実施の形態を、図１の製造工程断面図である。
【図２】本発明の半導体装置の第１製造方法に係る第２実施の形態を、図２の製造工程断面図である。
【図３】本発明の半導体装置の第２製造方法に係る一実施の形態を、図３の製造工程断面図である。
【図４】不純物層のオーバハングによる不良を説明する概略構成断面図である。
【図５】オーバハングによる銅膜の埋め込み不良を説明する概略構成断面図である。
【符号の説明】
１１…半導体基板、１２…層間絶縁膜、１３…溝、１４…バリア層、１５…シード層、１６…不純物層、１７…導電層
【図１】
2004146490.tif 000003
【図２】
2004146490.tif 000004
【図３】
2004146490.tif 000005
【図４】
2004146490.tif 000006
【図５】
2004146490.tif 000007