(57)【要約】【課題】並列伝送路におけるデータ間スキューに起因する誤データ取り込みを防止すること。【解決手段】並列伝送路全体における最小遅延量と最大遅延量とを持つように調整された２本の制御用伝送路３１ａ，３１ｂを設ける。送信側回路ブロック１０ａは、２本の制御用伝送路３１ａ，３１ｂに送信周期毎に２値レベルが交互に変化するトグル信号を送信する。受信側回路ブロック２０ａでは、伝送路信号がＣＮＴ１Ｂ，Ｄａｔａ０Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ２Ｂ，ＣＮＴ２Ｂの順に到着する。ＣＮＴ１Ｂの到着後からＣＮＴ２Ｂの到着までの期間における各データは変化しているので、この期間内ではデータ取込を抑制する信号ＴＩＭＥを生成し、信号ＴＩＭＥとＣｌｏｃｋＣとの論理積を取って立ち上がりエッジを上記期間を避けた位置に移動した取込クロックＣｌｏｃｋＣｉを生成する。【選択図】      図１
2004310544.tif 000002
【特許請求の範囲】
【請求項１】
並列伝送路を介して接続される送信装置と受信装置とで構成され、互いに非同期の送信用動作クロックおよび受信用動作クロックでもって独自に送信動作および受信動作を行う非同期データ転送装置において、
前記並列伝送路全体における最小遅延量と最大遅延量とを持つように調整された２本の制御用伝送路を設けるとともに、
前記送信装置に、
前記２本の制御用伝送路に送信周期毎に２値レベルが交互に変化するトグル信号を送信する手段を設け、
前記受信装置に、
前記２本の制御用伝送路から取り込んだ伝送路信号が不一致となる期間を検出し、前記不一致期間を示す受信抑制信号を生成する手段と、
前記並列伝送路から伝送路信号を取り込むクロックを前記受信抑制信号の終了に応答して前記受信用動作クロックに基づき発生する手段と、
を設けたことを特徴とする非同期データ転送装置。
【請求項２】
並列伝送路を介して接続される送信装置と受信装置とで構成され、互いに非同期の送信用動作クロックおよび受信用動作クロックでもって独自に送信動作および受信動作を行う非同期データ転送装置において、
前記並列伝送路全体における最小遅延量と最大遅延量とを持つように調整された２本の制御用伝送路を設けるとともに、
前記送信装置に、
前記２本の制御用伝送路に前記送信用動作クロックを送信する手段を設け、
前記受信装置に、
前記２本の制御用伝送路から取り込んだ伝送路信号の最小遅延信号がトリガレベルの終了時点を超えたのち最大遅延信号がトリガレベルの開始時点に至るまでの期間を検出し、前記検出した期間を示す受信抑制信号を生成する手段と、
前記並列伝送路から伝送路信号を取り込むクロックを前記受信抑制信号の終了に応答して前記受信用動作クロックに基づき発生する手段と、
を設けたことを特徴とする非同期データ転送装置。
【請求項３】
並列伝送路を介して接続される送信装置と受信装置とで構成され、互いに非同期の送信用動作クロックおよび受信用動作クロックでもって独自に送信動作および受信動作を行う非同期データ転送装置において、
前記並列伝送路全体における最小遅延量と最大遅延量とを持つように調整された２本の制御用伝送路を設けるとともに、
前記送信装置に、
前記２本の制御用伝送路に送信周期毎に２値レベルが交互に変化するトグル信号を送信する手段を設け、
前記受信装置に、
前記受信用動作クロックに基づき前記並列伝送路から取り込まれた伝送路信号が有効か無効かを判定信号に従って判断し受信処理を行う手段と、
前記２本の制御用伝送路から取り込んだ伝送路信号が不一致となる期間を検出し、前記不一致期間を示す受信抑制信号を生成する手段と、
前記受信抑制信号を前記受信用動作クロックに従って取り込み前記判定信号を発生する手段と、
を設けたことを特徴とする非同期データ転送装置。
【請求項４】
並列伝送路を介して接続される送信装置と受信装置とで構成され、互いに非同期の送信用動作クロックおよび受信用動作クロックでもって独自に送信動作および受信動作を行う非同期データ転送装置において、
前記並列伝送路全体における最小遅延量と最大遅延量とを持つように調整された２本の制御用伝送路を設けるとともに、
前記送信装置に、
前記２本の制御用伝送路に前記送信用動作クロックを送信する手段を設け、
前記受信装置に、
前記受信用動作クロックに基づき前記並列伝送路から取り込まれた伝送路信号が有効か無効かを判定信号に従って判断し受信処理を行う手段と、
前記２本の制御用伝送路から取り込んだ伝送路信号の最小遅延信号がトリガレベルの終了時点を超えたのち最大遅延信号がトリガレベルの開始時点に至るまでの期間を検出し、前記検出した期間を示す受信抑制信号を生成する手段と、
前記受信抑制信号を前記受信用動作クロックに従って取り込み前記判定信号を発生する手段と、
を設けたことを特徴とする非同期データ転送装置。
【請求項５】
並列伝送路を介して接続される送信装置と受信装置とで構成され、互いに非同期の送信用動作クロックおよび受信用動作クロックでもって独自に送信動作および受信動作を行う非同期データ転送装置において、
前記並列伝送路全体における最小遅延量を持つように調整された１本の制御用伝送路を設けるとともに、
前記送信装置に、
前記１本の制御用伝送路に送信周期毎に２値レベルが交互に変化するトグル信号を送信する手段を設け、
前記受信装置に、
前記１本の制御用伝送路から取り込んだ最小遅延信号が一方のレベルから他方のレベルに変化した時点から前記並列伝送路における伝送路信号の最大遅延量に到達する時点までの経過期間を超える時間幅を持つパルス信号を発生する手段と、
前記並列伝送路から伝送路信号を取り込むクロックを前記パルス信号の終了に応答して前記受信用動作クロックに基づき発生する手段と、
を設けたことを特徴とする非同期データ転送装置。
【請求項６】
並列伝送路を介して接続される送信装置と受信装置とで構成され、互いに非同期の送信用動作クロックおよび受信用動作クロックでもって独自に送信動作および受信動作を行う非同期データ転送装置において、
前記並列伝送路全体における最小遅延量を持つように調整された１本の制御用伝送路を設けるとともに、
前記送信装置に、
前記１本の制御用伝送路に前記送信用動作クロックを送信する手段を設け、
前記受信装置に、
前記１本の制御用伝送路から取り込んだ最小遅延信号がトリガレベルになった時点から前記並列伝送路における伝送路信号の最大遅延量に到達する時点までの経過期間を超える時間幅を持つパルス信号を発生する手段と、
前記並列伝送路から伝送路信号を取り込むクロックを前記パルス信号の終了に応答して前記受信用動作クロックに基づき発生する手段と、
を設けたことを特徴とする非同期データ転送装置。
【請求項７】
並列伝送路を介して接続される送信装置と受信装置とで構成され、互いに非同期の送信用動作クロックおよび受信用動作クロックでもって独自に送信動作および受信動作を行う非同期データ転送装置において、
前記並列伝送路全体における最小遅延量を持つように調整された１本の制御用伝送路を設けるとともに、
前記送信装置に、
前記１本の制御用伝送路に前記送信用動作クロックを送信する手段を設け、
前記受信装置に、
前記並列伝送路における伝送路信号の最大遅延信号が前記１本の制御用伝送路から取り込んだ最小遅延信号のトリガレベル期間内に到来する場合において当該最小遅延信号のトリガレベルの期間を示す受信抑制信号を生成する手段と、
前記並列伝送路から伝送路信号を取り込むクロックを前記受信抑制信号の終了に応答して前記受信用動作クロックに基づき発生する手段と、
を設けたことを特徴とする非同期データ転送装置。
【請求項８】
並列伝送路を介して接続される送信装置と受信装置とで構成され、互いに非同期の送信用動作クロックおよび受信用動作クロックでもって独自に送信動作および受信動作を行う非同期データ転送装置において、
前記並列伝送路全体における最大遅延量を持つように調整された１本の制御用伝送路を設けるとともに、
前記送信装置に、
前記１本の制御用伝送路に前記送信用動作クロックを送信する手段を設け、
前記受信装置に、
前記１本の制御用伝送路から取り込んだ最大遅延信号の非トリガレベル期間において前記並列伝送路における伝送路信号の最小遅延量に到達する以前の時点から当該非トリガレベル期間の終了時点までの経過期間を超える時間幅を持つパルス信号を発生する手段と、
前記並列伝送路から伝送路信号を取り込むクロックを前記パルス信号の終了に応答して前記受信用動作クロックに基づき発生する手段と、
を設けたことを特徴とする非同期データ転送装置。
【請求項９】
並列伝送路を介して接続される送信装置と受信装置とで構成され、互いに非同期の送信用動作クロックおよび受信用動作クロックでもって独自に送信動作および受信動作を行う非同期データ転送装置において、
前記並列伝送路全体における最大遅延量を持つように調整された１本の制御用伝送路を設けるとともに、
前記送信装置に、
前記１本の制御用伝送路に前記送信用動作クロックを送信する手段を設け、
前記受信装置に、
前記並列伝送路における伝送路信号の最小遅延信号が前記１本の制御用伝送路から取り込んだ最大遅延信号の非トリガレベル期間内に到来する場合において当該最大遅延信号の非トリガレベルの期間を示す受信抑制信号を生成する手段と、
前記並列伝送路から伝送路信号を取り込むクロックを前記受信抑制信号の終了に応答して前記受信用動作クロックに基づき発生する手段と、
を設けたことを特徴とする非同期データ転送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、非同期データ転送装置に関するものである。
【０００２】
【従来の技術】
非同期データ転送装置では、並列伝送路を介して接続される送信装置と受信装置とが、互いに非同期の送信用動作クロックおよび受信用動作クロックでもって独自に送信動作および受信動作を行うようになっている。以下、図１６と図１７を参照して、従来の非同期データ転送方法の概要を説明する。なお、図１６は、従来の非同期データ転送装置の構成例を示すブロック図である。図１７は、図１６に示す非同期データ転送装置においてデータ間スキューが存在する場合の受信動作を説明するタイミングチャートである。
【０００３】
図１６において、送信側回路ブロック１００と受信側回路ブロック２００は、例えば、並列伝送路である３本の信号伝送路３０１，３０２，３０３を介して接続されている。送信側回路ブロック１００が持つ送信用の動作クロックＣｌｏｃｋＡと、受信側回路ブロック２００が持つ受信用の動作クロックＣｌｏｃｋＣとは、互いに別個独立に発生するクロックであり、両者の間には固定的な位相関係は存在しない。
【０００４】
送信側回路ブロック１００は、同期回路を構成する３つの送信用フリップフロップ１１１，１１２，１１３が、送信用の動作クロックＣｌｏｃｋＡに同期して、３ビットの送信データＤａｔａ０、Ｄａｔａ１、Ｄａｔａ２を取り込み、送信データＤａｔａ０Ａ、Ｄａｔａ１Ａ、Ｄａｔａ２Ａを３本の信号伝送路３０１，３０２，３０３に送出する。
【０００５】
また、受信側回路ブロック２００は、同期回路を構成する３つの受信用フリップフロップ２１１，２１２，２１３が、動作クロックＣｌｏｃｋＣに同期して、３本の信号伝送路３１１，３１２，３１３から送信データＤａｔａ０Ｂ、Ｄａｔａ１Ｂ、Ｄａｔａ１Ｂを取り込み、受信データＤａｔａ０Ｃ、Ｄａｔａ１Ｃ、Ｄａｔａ２Ｃを処理系に送出する。
【０００６】
ところで、この種の非同期データ転送装置では、動作クロックが異なる送信側回路ブロックと受信側回路ブロックとは、各々独立した動作を行うことを念頭にした設計がなされている。そして、各回路ブロック間の動作調整のために、回路ブロック間で制御信号をやりとりする構成を採っている。このため、受信側回路ブロックでは、送信側から制御信号がやってきた時点で受信側の動作を決定すればよく、データの遅延時間は問題にならない。
【０００７】
しかし、非同期データ転送装置では、送信データが変化する時点と受信クロックがデータを取り込む時点とがまったく非同期であるので、入力された送信データが変化している付近に受信用動作クロックの取込エッジが来ることがある。その結果、それに起因する２つの問題が発生する。
【０００８】
第一の問題は、フリップフロップに取り込むデータがデータ取り込みのタイミングと完全に重なった場合に、データ取り込みが不完全になってフリップフロップの出力が中間電位になったり、変化した信号が元に戻ったりするメタステーブルを起こすという問題である。
【０００９】
第二の問題は、メタステーブルを起こさなくても、複数のビットデータを並列に伝送する並列伝送路では、各伝送路でのデータ遅延量に相違が存在すると、例えば図１７に示すように、データ取り込みのタイミングが並列するデータビット間でその変化点の前後になってしまう場合が発生し、送信側には存在しないデータビットの組み合わせを受け取るという問題である。データ遅延量の違いはスキューと呼ばれる。以下、図１７を参照して、非同期データ転送においてこのデータ間スキューが存在する場合の受信動作を具体的に説明する。
【００１０】
図１７において、送信側回路ブロックでは、動作クロックＣｌｏｃｋＡに同期して、送信データＤａｔａ２Ａ、Ｄａｔａ１Ａ、Ｄａｔａ０Ａとしてデータビット“１００”“０１１”“１００”をこの順に送信している。ところが、３本の信号伝送路では、相互間で遅延量が相違している。図示例では、送信データＤａｔａ０Ａが乗る信号伝送路３０３、送信データＤａｔａ１Ａが乗る信号伝送路３０２、送信データＤａｔａ２Ａが乗る信号伝送路３０１の順に遅延量が大きくなっている。
【００１１】
その結果、受信側回路ブロックに到着する送信データＤａｔａ２Ｂ、Ｄａｔａ１Ｂ、Ｄａｔａ０Ｂは、データビットの変化点が一致せず、送信データＤａｔａ０Ｂが一番先に変化し、その次に送信データＤａｔａ１Ｂが変化し、送信データＤａｔａ２Ｂが最後に変化することになる。受信側回路ブロックでは、送信データＤａｔａ２Ｂ、Ｄａｔａ１Ｂ、Ｄａｔａ０Ｂを動作クロックＣｌｏｃｋＣの立ち上がりエッジに同期したデータ取込点４０１にて順々に取り込む。
【００１２】
このとき、一番目の送信データＤａｔａ２Ｂ、Ｄａｔａ１Ｂ、Ｄａｔａ０Ｂでは、データ取込点４０１が各送信データの変化点以降となるので、受信データＤａｔａ２Ｃ、Ｄａｔａ１Ｃ、Ｄａｔａ０Ｃのデータビットは、送信側と同じデータビット“１００”となる。
【００１３】
しかし、二番目の送信データＤａｔａ２Ｂ、Ｄａｔａ１Ｂ、Ｄａｔａ０Ｂでは、データ取込点４０１が、送信データＤａｔａ１Ｂと送信データＤａｔａ０Ｂでは変化点以降であるのに対し、送信データＤａｔａ２Ｂでは変化点以前である。したがって、受信データＤａｔａ２Ｃ、Ｄａｔａ１Ｃ、Ｄａｔａ０Ｃのデータビットは、送信側のデータビット“０１０”とは異なる“１１１”となり、誤ったデータを受信することになる。この誤ったデータが原因で、受信側回路ブロックが誤った動作を起こすことが考えられる。
【００１４】
第一のメタステーブル問題に対しては、多くの考案がなされ、防止策も数多く存在する。しかし、第二のデータ間スキュー問題に対しては、受信用の動作クロックがどのタイミングになるかを予測できないため、問題を完全に無くすことは不可能である。また、非同期データ転送での誤データ取り込みは、データ間スキューが存在し、たまたま受信側のデータ取り込み点がデータ変化点に存在する場合に起こるので、発生確率としては非常に低いと言える。
【００１５】
したがって、第二のデータ間スキュー問題に対しては、例えば特許文献１，２に見られるように、従来では、データ間スキューを極力小さくすることに注力され、受信側で誤ったデータの組み合わせを取り込む可能性が小さくなるようにしているだけであった。
【００１６】
なお、特許文献１では、並列伝送路を伝送する複数の伝送信号のうちの同一タイミングとなるべきエッジから一つの伝送信号のエッジを検出する検出手段と、該検出手段で検出されたエッジの周期に応じた補正信号を生成する補正信号生成手段と、前記補正信号生成手段で生成された補正信号に同期させて、前記複数の伝送信号のエッジを夫々一致出力させる補正手段とを有するスキュー補正回路が開示されている。
【００１７】
また、特許文献２では、送信側からの予め決めてある固定データを受信し最も位相の進んだデータに対する遅れ量を検出するスキュー測定用信号パターン検出回路兼スキュー値検出回路と、該スキュー測定用信号パターン検出回路兼スキュー値検出回路で検出された各遅れ量に基づいて該遅れ量が補償されるような制御信号を出力する制御回路と、そのパラレル出力のうち前記制御信号によりスキュー補償されたデータを選択して出力するスキュー補償回路とを備え、スキュー補償されたデータを得るスキュー補償方式が開示されている。
【００１８】
【特許文献１】
特開平６−５４０１６号公報（０００９〜００１３、図１）
【特許文献２】
特開平４−１７８０４７号公報（第２頁、第１図）
【００１９】
【発明が解決しようとする課題】
しかしながら、半導体集積回路装置では、非同期データ転送を採用しているので、伝送路の設計では常に注意を払っているが、並列伝送路におけるデータ間スキューをゼロにすることは現実的には不可能である。そのため、近年の回路規模が増大した半導体集積回路装置では、非同期データ転送が数多く存在するので、上記のデータ間スキューの問題が無視できなくなり、自装置内で誤動作が頻繁に起こりうる。したがって、特に大規模な半導体集積回路装置においては、データ間スキューによる誤データ取り込みを少なくする措置では、不十分であり、積極的に誤データ取り込みを回避できる根本的な対策を講ずることが望まれている。
【００２０】
この発明は、上記に鑑みてなされたもので、並列伝送路におけるデータ間スキューに起因する誤データ取り込みを防止する手段を備えた非同期データ転送装置を得ることを目的とする。
【００２１】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる非同期データ転送装置は、並列伝送路を介して接続される送信装置と受信装置とで構成され、互いに非同期の送信用動作クロックおよび受信用動作クロックでもって独自に送信動作および受信動作を行う非同期データ転送装置において、前記並列伝送路全体における最小遅延量と最大遅延量とを持つように調整された２本の制御用伝送路の双方または一方を設けるとともに、前記送信装置に、前記２本の制御用伝送路の双方または一方に送信周期毎に２値レベルが交互に変化するトグル信号または送信用動作クロックを送信する手段を設け、前記受信装置に、前記２本の制御用伝送路の双方または一方から取り込んだ伝送路信号に基づき前記並列伝送路からの伝送路信号を全てが変化していないタイミングで取り込むように制御する手段を設けたことを特徴とする。
【００２２】
この発明によれば、前記並列伝送路全体における最小遅延量と最大遅延量とを持つように調整された２本の制御用伝送路の双方または一方を設け、制御用伝送路に乗せる制御信号を用いて、並列伝送路からの伝送路信号を全てが変化していないタイミングで取り込むように制御できるようにしたので、並列伝送路におけるデータ間スキューに起因する誤データ取り込みを防止することができる。
【００２３】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる非同期データ転送の好適な実施の形態を詳細に説明する。
【００２４】
実施の形態１．
図１は、この発明の実施の形態１である非同期データ転送装置の構成を示すブロック図である。図１において、送信側回路ブロック１０ａと受信側回路ブロック２０ａは、例えば、３本の信号用伝送路３０ａ，３０ｂ，３０ｂに加えて、２本の制御用伝送路３１ａ，３１ｂを介して接続されている。図１では、制御用伝送路３１ａは、３本の信号用伝送路３０ａ，３０ｂ，３０ｂの全体における最小遅延量を持つように調節設定されている。また、制御用伝送路３１ｂは、３本の信号用伝送路３０ａ，３０ｂ，３０ｂの全体における最大遅延量を持つように調節設定されている。
【００２５】
送信側回路ブロック１０ａが持つ送信用の動作クロックＣｌｏｃｋＡと、受信側回路ブロック２０ａが持つ受信用の動作クロックＣｌｏｃｋＣとは、互いに別個独立に発生するクロックであり、両者の間には固定的な位相関係は存在しない。
【００２６】
送信側回路ブロック１０ａには、送信用の動作クロックＣｌｏｃｋＡに従って同期動作を行う送信用フリップフロップ１１ａ，１１ｂ，１１ｃと、制御用フリップフロップ１２ａ，１２ｂとが設けられている。送信用フリップフロップ１１ａ，１１ｂ，１１ｃには、送信データＤａｔａ２，Ｄａｔａ１，Ｄａｔａ０が入力されている。送信用フリップフロップ１１ａ，１１ｂ，１１ｃが同期して出力する送信データＤａｔａ２Ａ，Ｄａｔａ１Ａ，Ｄａｔａ０Ａは、信号用伝送路３０ａ，３０ｂ，３０ｂに送出されるとしている。
【００２７】
また、制御用フリップフロップ１２ａ，１２ｂには、データ間スキューの問題を回避する制御信号として、２値のレベルが送信周期毎に交互に変化するトグルデータ信号（Ｔｏｇｇｌｅ  ｄａｔａ）が入力されている。制御用フリップフロップ１２ａ，１２ｂが同期して出力する制御信号ＣＮＴ１Ａ，ＣＮＴ２Ａは、制御用伝送路３１ａ，３１ｂに送出されるとしている。
【００２８】
受信側回路ブロック２０ａには、受信用フリップフロップ２１ａ，２１ｂ，２１ｃの他に、制御用伝送路３１ａ，３１ｂから制御信号ＣＮＴ１Ｂ，ＣＮＴ２Ｂを取り込む受信データ取込制御回路４０ａが設けられている。受信データ取込制御回路４０ａは、受信用の動作クロックＣｌｏｃｋＣが入力され、後述するように取込クロックＣｌｏｃｋＣｉを生成する。
【００２９】
受信用フリップフロップ２１ａ，２１ｂ，２１ｃは、取込クロックＣｌｏｃｋＣｉに従って信号用伝送路３０ａ，３０ｂ，３０ｂから送信データＤａｔａ２Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ０Ｂを取り込み、受信データＤａｔａ２Ｃ，Ｄａｔａ１Ｃ，Ｄａｔａ０Ｃを内部の処理系に出力するようになっている。
【００３０】
この実施の形態による受信データ取込制御回路４０ａは、制御用伝送路３１ａ，３１ｂから制御信号ＣＮＴ１Ｂ，ＣＮＴ２Ｂが入力される抑制期間決定回路４１ａと、抑制期間決定回路４１ａの出力である受信抑制信号ＴＩＭＥを一方の入力とし、動作クロックＣｌｏｃｋＣを他方の入力とする受信クロック抑制回路４２とで構成されている。
【００３１】
抑制期間決定回路４１ａは、この実施の形態では、排他的論理和回路（ＥＸＮＯＲ回路）で構成され、制御信号ＣＮＴ１Ｂ，ＣＮＴ２Ｂが不一致である期間内、受信クロック抑制回路４２に与える受信抑制信号ＴＩＭＥを受信抑制期間内、低レベル（以下「Ｌレベル」という）にするようになっている。
【００３２】
受信クロック抑制回路４２は、論理積回路（ＡＮＤ回路）で構成され、受信抑制信号ＴＩＭＥが高レベル（以下「Ｈレベル」という）である期間において、動作クロックＣｌｏｃｋＣから取込クロックＣｌｏｃｋＣｉを変成して出力するようになっている。
【００３３】
ここで、信号用伝送路３０ａ，３０ｂ，３０ｃと制御用伝送路３１ａ，３１ｂは、当初から固定的に定めても良いが、図１の例で言えば、５本の伝送路を敷設した後に、図２に示す手順で設定する方が望ましい。なお、図２は、データ間スキューの問題を回避する制御信号を非同期システムに取り込む手順を説明するフローチャートである。
【００３４】
すなわち、図２において、手順（１）では、対象とする回路ブロック間の並列データ伝送に必要な配線数に２本加えた配線を施す。この場合、配線経路によっては、バッファを挿入する必要の生ずる場合がある。
【００３５】
手順（２）では、回路ブロック間において信号伝達の遅延時間をビット毎に計算し、最小遅延量と最大遅延量とを与える２本の配線を除いた残りの配線を本来の回路ブロック間における信号用伝送路に割り当てる。すなわち、送信側回路ブロックと受信側回路ブロックの対応する同期回路（送信用と受信用のフリップフロップ）間をこの割り当てた信号用伝送路で接続する。
【００３６】
そして、手順（３）では、上記のように特定した最小遅延量と最大遅延量を持つ配線を制御用伝送路としてこの実施の形態による受信データ取り込み制御論理に割り当てる。すなわち、図１の例で言えば送信側回路ブロック１０ａでは、制御信号を出力する同期回路（制御用フリップフロップ１２ａ，１２ｂ）に接続する。そして、受信側回路ブロック２０ａでは、新たに設けた受信データ取込制御回路４０ａに接続し、データ間スキューの問題を回避した取込クロックＣｌｏｃｋＣｉを生成する。
【００３７】
次に、図１を参照しつつ図３に沿って、以上のように構成される非同期データ転送装置の動作について説明する。なお、図３は、図１に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【００３８】
図３において、送信側回路ブロック１０ａでは、送信データＤａｔａ２Ａ，Ｄａｔａ１Ａ，Ｄａｔａ０Ａと制御信号ＣＮＴ１Ａ，ＣＮＴ２Ａとが動作クロックＣｌｏｃｋＡに同期して伝送路に送出される。送信データＤａｔａ２Ａ，Ｄａｔａ１Ａ，Ｄａｔａ０Ａのデータビットは、“１００”“０１１”“１００”となっている。また、制御信号ＣＮＴ１Ａ，ＣＮＴ２Ａは、トグルデータ信号であるので、動作クロックＣｌｏｃｋＡの１クロック周期毎に、ＨレベルとＬレベルとが交互に現れている。
【００３９】
図３の例では、データ遅延量は、送信データＤａｔａ０Ａが乗る信号用伝送路３０ｃ、送信データＤａｔａ１Ａが乗る信号用伝送路３０ｂ、送信データＤａｔａ２Ａが乗る信号用伝送路３０ａの順に大きくなっている。その結果、受信側回路ブロック２０ａでは、信号用伝送路３０ｃからの送信データＤａｔａ０Ｂ、信号用伝送路３０ｂからの送信データＤａｔａ１Ｂ、信号用伝送路３０ａからの送信データＤａｔａ２Ｂがこの順に到着する。
【００４０】
また、制御信号ＣＮＴ１Ａが乗る制御用伝送路３１ａは、最小遅延量であるので、受信側回路ブロック２０ａでは、制御用伝送路３１ａからの制御信号ＣＮＴ１Ｂが送信データＤａｔａ０Ｂよりも先に到着する。そして、制御信号ＣＮＴ２Ａが乗る制御用伝送路３１ｂは、最大遅延量であるので、受信側回路ブロック２０ａでは、制御用伝送路３１ｂからの制御信号ＣＮＴ２Ｂが送信データＤａｔａ２Ｂよりも後で到着する。
【００４１】
つまり、受信側回路ブロック２０ａでは、制御信号ＣＮＴ１Ｂが到着した後、制御信号ＣＮＴ２Ｂが到着するまでの期間６１ａ，６２ｂ内に、送信データＤａｔａ０Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ２Ｂが順々に到着する。しかし、この期間６１ａ，６２ｂ内では各データは変化しているので、受信側回路ブロック２０ａでは、この期間６１ａ，６２ｂ内に取り込むと、この発明が問題にしているデータ間スキューによる誤データ取り込みが発生するおそれがある。
【００４２】
制御信号ＣＮＴ１Ｂと制御信号ＣＮＴ２Ｂは、ＨレベルとＬレベルが同じ態様で変化するので、制御信号ＣＮＴ１Ｂが到着した後、制御信号ＣＮＴ２Ｂが到着するまでの期間６１ａ，６２ｂは、両信号の不一致期間である。そこで、受信データ取込制御回路４０ａでは、抑制期間決定回路４１ａにて不一致の期間６１ａ，６２ｂを受信抑制期間として検出し、その受信抑制期間６１ａ，６２ｂ内、Ｌレベルになる受信抑制信号ＴＩＭＥを発生する。そして、受信クロック抑制回路４２にて、受信抑制信号ＴＩＭＥと受信用の動作クロックＣｌｏｃｋＣとの論理積を取り、動作クロックＣｌｏｃｋＣがトリガレベルに立ち上がるクロックエッジを受信抑制期間６１ａ，６２ｂ以降に移動した取込ＣｌｏｃｋＣｉを生成するようにしている。
【００４３】
その結果、信号用伝送路３０ａ，３０ｂ，３０ｃからの送信データＤａｔａ２Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ０Ｂを取込ＣｌｏｃｋＣｉの立ち上がりエッジにて取り込むデータ取込点６２ａ，６２ｂは、図３に示すように、常に、全てのデータが変化した後となるので、誤ったデータの取り込みが確実に防止される。
【００４４】
図示例では、信号用伝送路３０ａ，３０ｂ，３０ｃからの送信データＤａｔａ２Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ０Ｂが、受信抑制期間６１ａ以降に位置するデータ取込点６２ａにおいて取込ＣｌｏｃｋＣｉの立ち上がりエッジにて取り込まれ、受信抑制期間６１ｂ以降に位置するデータ取込点６２ｂにおいて取込ＣｌｏｃｋＣｉの立ち上がりエッジにて取り込まれることになる。
【００４５】
これによって、送信データＤａｔａ２，Ｄａｔａ１，Ｄａｔａ０のデータビット“１００”“０１１”“１００”と同じ論理状態の正しい受信データＤａｔａ２Ｃ，Ｄａｔａ１Ｃ，Ｄａｔａ０Ｃが得られる。
【００４６】
なお、データの取り込み抑制によってデータの受信が遅れることになるが、本装置は各ブロックが非同期で動作している装置であるので、この時間的な遅れは問題にならない。
【００４７】
実施の形態２．
図４は、この発明の実施の形態２である非同期データ転送装置の構成を示すブロック図である。なお、図４では、図１に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００４８】
図４に示す非同期データ転送装置は、図１に示した構成において、送信側回路ブロック１０ａに代えた送信側回路ブロック１０ｂと、受信側回路ブロック２０ａに代えた受信側回路ブロック２０ｂとを備えている。
【００４９】
送信側回路ブロック１０ｂでは、図１に示した送信側回路ブロック１０ａにおいて、制御用フリップフロップ１２ａ，１２ｂに代えてバッファ１３，１４が設けられ、バッファ１３，１４には、動作クロックＣｌｏｃｋＡが入力されている。
【００５０】
受信側回路ブロック２０ｂでは、図１に示した受信側回路ブロック２０ａにおいて、受信データ取込制御回路４０ａに代えて受信データ取込制御回路４０ｂが設けられている。受信データ取込制御回路４０ｂは、図１に示した受信データ取込制御回路４０ａにおいて、抑制期間決定回路４１ａに代えて抑制期間決定回路４１ｂが設けられている。
【００５１】
抑制期間決定回路４１ｂは、反転入力端を持つ論理積回路（ＮＡＮＤ回路）で構成され、反転入力端に制御信号ＣＮＴ２Ｂが入力され、ノーマル入力端に制御信号ＣＮＴ１Ｂが入力されている。
【００５２】
次に、図４を参照しつつ図５に沿って、以上のように構成される非同期データ転送装置の動作について説明する。なお、図５は、図４に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【００５３】
図５では、受信側回路ブロック２０ｂでの動作タイミングが示されている。図５において、受信側回路ブロック２０ｂでは、送信用の動作クロックＣｌｏｃｋＡである制御信号ＣＮＴ１ＢがトリガレベルであるＨレベルとなり、送信用の動作クロックＣｌｏｃｋＡである制御信号ＣＮＴ２ＢがトリガレベルであるＨレベルとなるまでの期間６１ａ，６１ｂ内に、送信データＤａｔａ０Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ２Ｂが順々に到着する。
【００５４】
しかし、この期間６１ａ，６１ｂ内では各データは変化しているので、受信側回路ブロック２０ａでは、この期間６１ａ，６１ｂ内に取り込むと、この発明が問題にしているデータ間スキューによる誤データ取り込みが発生するおそれがある。ここに、制御信号ＣＮＴ１Ｂと制御信号ＣＮＴ２Ｂは、トリガレベルであるＨレベルと非トリガレベルであるＬレベルが同じ態様で変化するので、この期間６１ａ，６１ｂは、両信号の不一致期間である。
【００５５】
そこで、受信データ取込制御回路４０ｂでは、抑制期間決定回路４１ｂにて不一致の期間６１ａ，６１ｂを受信抑制期間として検出し、その検出した受信抑制期間６１ａ，６１ｂ内、Ｌレベルになる受信抑制信号ＴＩＭＥを発生する。そして、受信クロック抑制回路４２にて、受信抑制信号ＴＩＭＥと受信用の動作クロックＣｌｏｃｋＣとの論理積を取り、動作クロックＣｌｏｃｋＣがトリガレベルに立ち上がるクロックエッジを受信抑制期間６１ａ，６１ｂ以降に移動した取込ＣｌｏｃｋＣｉを生成するようにしている。
【００５６】
その結果、実施の形態１と同様に、信号用伝送路３０ａ，３０ｂ，３０ｃからの送信データＤａｔａ２Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ０Ｂを取込ＣｌｏｃｋＣｉの立ち上がりエッジにて取り込むデータ取込点６２ａ，６２ｂは、図５に示すように、常に、全てのデータが変化した後となるので、誤ったデータの取り込みが確実に防止される。
【００５７】
このように、実施の形態２では、データ間スキューの時間幅は、送信用の動作クロックのトリガレベルの時間幅以内となるように設計する必要があるが、制御信号に送信用の動作クロックを用いるので、送信側回路ブロックにおける制御信号出力端がバッファのみとなり、構成上簡単になる利点がある。
【００５８】
実施の形態３．
図６は、この発明の実施の形態３である非同期データ転送装置の構成を示すブロック図である。なお、図６では、図１に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。
【００５９】
図６に示す非同期データ転送装置は、図１に示した構成において、受信側回路ブロック２０ａに代えた受信側回路ブロック２０ｃが設けられている。受信側回路ブロック２０ｃでは、図１に示した受信データ取込制御回路４０ａに代えて受信データ取込制御回路４０ｃが設けられ、データ処理回路５０が追加されている。また、受信用フリップフロップ２１ａ，２１ｂ，２１ｃは、受信用の動作クロックＣｌｏｃｋＣに同期して動作し、取り込んだ受信データＤａｔａ０Ｃ，Ｄａｔａ１Ｃ，Ｄａｔａ２Ｃをデータ処理回路５０に与えるようになっている。
【００６０】
受信データ取込制御回路４０ｃは、図１に示した受信データ取込制御回路４０ａにおいて、受信クロック抑制回路４２に代えて判定用フリップフロップ４３が設けられている。判定用フリップフロップ４３は、抑制期間決定回路４１ａの出力である受信抑制信号ＴＩＭＥを動作クロックＣｌｏｃｋＣに従って取り込み、受信データが有効（Ｖａｌｉｄ）であるか、無効（Ｉｎｖａｌｉｄ）であるかを判定する制御信号となるイネーブル信号Ｅｎａｂｌｅを出力するようになっている。
【００６１】
データ処理回路５０は、イネーブル信号Ｅｎａｂｌｅによって、受信用フリップフロップ２１ａ，２１ｂ，２１ｃから入力された受信データＤａｔａ０Ｃ，Ｄａｔａ１Ｃ，Ｄａｔａ２Ｃの有効・無効を判断し、受信処理する機能を有している。
【００６２】
次に、図６を参照しつつ図７に沿って、以上のように構成される非同期データ転送装置の動作について説明する。なお、図７は、図６に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【００６３】
図７では、受信側回路ブロック２０ｃでの動作タイミングが示されている。図７において、受信側回路ブロック２０ｃでは、トグルデータ信号である制御信号ＣＮＴ１Ｂが到着した後、トグルデータ信号である制御信号ＣＮＴ２Ｂが到着するまでの期間６１ａ，６２ｂ内に、送信データＤａｔａ０Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ２Ｂが順々に到着するが、この期間６１ａ，６２ｂ内では各データは変化している。
【００６４】
制御信号ＣＮＴ１Ｂと制御信号ＣＮＴ２Ｂは、ＨレベルとＬレベルが同じ態様で変化するので、制御信号ＣＮＴ１Ｂが到着した後、制御信号ＣＮＴ２Ｂが到着するまでの期間６１ａ，６２ｂは、両信号の不一致期間である。そこで、受信データ取込制御回路４０ｃでは、抑制期間決定回路４１ａにて、実施の形態１と同様に、不一致の期間６１ａ，６２ｂを受信抑制期間として検出し、その受信抑制期間６１ａ，６２ｂ内、Ｌレベルになる受信抑制信号ＴＩＭＥを発生する。
【００６５】
しかし、受信用の動作クロックＣｌｏｃｋＣがトリガレベルである期間は、受信抑制信号ＴＩＭＥの発生期間から外れる場合もあるが、重複する場合もある。図７の例では、期間６１ａによる受信抑制信号ＴＩＭＥの発生期間は動作クロックＣｌｏｃｋＣのトリガレベル期間の前にあり、重複してないが、期間６１ｂによる受信抑制信号ＴＩＭＥの発生期間は動作クロックＣｌｏｃｋＣのトリガレベル期間と重複している。
【００６６】
したがって、動作クロックＣｌｏｃｋＣに同期してデータ取り込みを行う受信用フリップフロップ２１ａ，２１ｂ，２１ｃでは、受信抑制期間６１ａの以降に存在するデータ取込点６２ａにてデータの取り込みを行う場合と、受信抑制期間６１ｂの内部に存在するデータ取込点６２ｂにてデータの取り込みを行う場合とがある。当然、データ取込点６２ａでは、正しいデータの取り込みが行えるが、データ取込点６２ｂでは誤ったデータの取り込みが行われる。
【００６７】
ところが、判定用フリップフロップ４３では、動作クロックＣｌｏｃｋＣに同期して受信抑制信号ＴＩＭＥを取り込むが、受信抑制信号ＴＩＭＥは、正しいデータの取り込みが行えるときは、Ｈレベルになっており、誤ったデータの取り込みが行われるときは、Ｌレベルになっている。
【００６８】
したがって、判定用フリップフロップ４３では、正しいデータの取り込みが行われたときは、有効（Ｖａｌｉｄ）を示すＨレベルのイネーブル信号Ｅｎａｂｌｅを出力し、誤ったデータの取り込みが行われたときは、無効（Ｉｎｖａｌｉｄ）を示すＬレベルのイネーブル信号Ｅｎａｂｌｅを出力することができる。
【００６９】
これによって、データ処理回路５０では、イネーブル信号Ｅｎａｂｌｅに従って正しい受信処理が行えることになる。すなわち、データ取込点６２ａにて取り込まれた受信データの受信処理では、イネーブル信号Ｅｎａｂｌｅは有効（Ｖａｌｉｄ）を示すＨレベルであるので、入力された受信データ“１００”は正しいと判断できる。また、データ取込点６２ｂにて取り込まれた受信データの受信処理では、イネーブル信号Ｅｎａｂｌｅは無効（Ｉｎｖａｌｉｄ）を示すＬレベルであるので、入力された受信データ“１１１”は誤っていると判断できる。
【００７０】
このように、実施の形態３によれば、実施の形態１，２と同様に、データ間スキューの問題を確実に回避するすることができる。加えて、この実施形態３では、受信側の動作クロックにゲートを挿入しないので、受信側回路ブロックにおいて受信用の動作クロックから受信用のフリップフロップ出力までの遅延を小さくできる利点がある。
【００７１】
なお、実施形態３では、制御信号としてトグルデータを用いたが、データ間スキユーの時間幅が送信用の動作クロックのトリガレベルの時間幅以内となる設計になっている場合には、実施の形態２と同じように送信用の動作クロックを制御信号とすることができる。この場合には、受信データ取込制御回路４０ｃにおいて抑制期間決定回路４１ａに代えて図４に示した抑制期間決定回路４１ｂを用いればよい。同様内容のイネーブル信号が作成できる。
【００７２】
実施の形態４．
図８は、この発明の実施の形態４である非同期データ転送装置の構成を示すブロック図である。なお、図８では、図４に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。
【００７３】
図８に示した非同期データ転送装置では、図４に示した構成において、送信側回路ブロック１０ｂに代えて送信側回路ブロック１０ｃが設けられ、受信側回路ブロック２０ｂに代えて受信側回路ブロック２０ｄが設けられている。そして、制御用伝送路は、最小遅延量を与える制御用伝送路３１ａのみとなっている。
【００７４】
送信側回路ブロック１０ｃは、図４に示した送信側回路ブロック１０ｂにおいて、送信用フリップフロップ１１ａ，１１ｂ，１１ｃの他に、制御信号としての動作クロックＣｌｏｃｋＡを制御用伝送路３１ａに送出するバッファ１３を備えている。受信側回路ブロック２０ｄでは、受信データ取込制御回路４０ｂに代えて受信データ取込制御回路４０ｄが設けられている。
【００７５】
受信データ取込制御回路４０ｄでは、図４に示した抑制期間決定回路４１ｂの反転入力端と制御用伝送路３１ａとの間に遅延回路（Ｄｅｌａｙ）４５が設けられ、遅延回路４５と抑制期間決定回路４１ｂの全体でパルス発生回路４４ａを構成している。
【００７６】
すなわち、遅延回路４５は、制御用伝送路３１ａの伝送路信号（動作クロックＣｌｏｃｋＡ）である制御信号ＣＮＴ１Ｂを最大遅延量だけ遅延した遅延信号ＤＴＩＭを抑制期間決定回路４１ｂの反転入力端に与える。抑制期間決定回路４１ｂでは、制御用伝送路３１ａから直接入力する制御信号ＣＮＴ１Ｂである動作クロックＣｌｏｃｋＡのトリガレベルに立ち上がる時点から遅延回路４５から入力する遅延した動作クロックＣｌｏｃｋＡのトリガレベルに立ち上がる時点までの期間内、Ｌレベルとなるパルス信号である受信抑制信号ＴＩＭＥを発生する。したがって、受信クロック抑制回路４２は、実施の形態２と同内容の取込クロックＣｌｃｋＣｉが生成できるようになっている。
【００７７】
次に、図８を参照しつつ図９に沿って、以上のように構成される非同期データ転送装置の動作について説明する。なお、図９は、図８に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【００７８】
図９では、受信側回路ブロック２０ｄでの動作タイミングが示されている。図９において、受信側回路ブロック２０ｄでは、制御信号ＣＮＴ１ＢがトリガレベルであるＨレベルの所定期間内に、送信データＤａｔａ０Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ２Ｂが順々に到着する。
【００７９】
このとき、遅延回路４５は、制御信号ＣＮＴ１Ｂを最大遅延量だけ遅延するので、遅延信号ＤＩＴＭは、送信データＤａｔａ２Ｂが到着した後に発生する。したがって、制御信号ＣＮＴ１Ｂが到着した時点から遅延信号ＤＩＴＭが発生する時点までの期間６４ａ，６４ｂ内では、送信データＤａｔａ０Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ２Ｂの各データは変化している。ところが、抑制期間決定回路４１ｂは、期間６４ａ，６４ｂ内、Ｌレベルとなる受信抑制信号ＴＩＭＥを発生することができる。
【００８０】
したがって、受信クロック抑制回路４２にて、受信抑制信号ＴＩＭＥと受信用の動作クロックＣｌｏｃｋＣとの論理積を取り、動作クロックＣｌｏｃｋＣがトリガレベルに立ち上がるクロックエッジを受信抑制期間６４ａ，６４ｂ以降に移動した取込ＣｌｏｃｋＣｉを生成すれば、信号用伝送路３０ａ，３０ｂ，３０ｃからの送信データＤａｔａ２Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ０Ｂを取込ＣｌｏｃｋＣｉの立ち上がりエッジにて取り込むデータ取込点６２ａ，６２ｂは、図９に示すように、常に、全てのデータが変化した後とすることができ、誤ったデータの取り込みが確実に防止される。
【００８１】
このように、実施の形態４では、実施の形態１〜３と同様の効果が得られる。加えて、追加する制御用伝送路は、１本で済むので、伝送路構成の簡素化が図れる。なお、実施の形態４では、制御信号として送信用の動作クロックを用いたが、実施の形態１と同様にトグルデータ信号を制御信号とすることができる。この場合には、パルス発生回路４４ａをトグルデータ信号の立ち上がりと立ち下がりの双方に反応する構成とすればよい。
【００８２】
実施の形態５．
図１０は、この発明の実施の形態５である非同期データ転送装置の構成を示すブロック図である。なお、図１０では、図８に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態５に関わる部分を中心に説明する。
【００８３】
図１０に示す非同期データ転送装置は、図８に示した構成において、受信側回路ブロック２０ｄに代えて受信側回路ブロック２０ｅが設けられている。受信側回路ブロック２０ｅでは、図８に示した受信側回路ブロック２０ｄにおいて、受信データ取込制御回路４０ｄに代えて受信データ取込制御回路４０ｅを備えている。
【００８４】
受信データ取込制御回路４０ｅでは、図８に示した受信データ取込制御回路４０ｄにおけるパルス発生回路４４ａに代えて反転回路４６が設けられている。すなわち、制御用伝送路３１ａの伝送路信号（動作クロックＣｌｏｃｋＡ）である制御信号ＣＮＴ１Ｂが反転回路４６にて反転されて受信クロック抑制回路４２に入力するようになっている。
【００８５】
したがって、反転回路４６の出力である受信抑制信号ＴＩＭＥは、動作クロックＣｌｏｃｋＡのトリガレベルの期間内、Ｌレベルとなるので、受信クロック抑制回路４２では、実施の形態４と同様のタイミングで取込クロックＣｌｏｃｋＣｉを発生することができる。
【００８６】
次に、図１０を参照しつつ図１１に沿って、以上のように構成される非同期データ転送装置の動作について説明する。なお、図１１は、図１０に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【００８７】
図１１では、受信側回路ブロック２０ｅでの動作タイミングが示されている。図１１において、受信側回路ブロック２０ｅでは、制御信号ＣＮＴ１Ｂである送信用の動作クロックＣｌｏｃｋＡがトリガレベルにある所定期間内に、送信データＤａｔａ０Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ２Ｂが順々に到着する。
【００８８】
制御信号ＣＮＴ１Ｂは、反転回路４６にて反転され、受信抑制信号ＴＩＭＥとして受信クロック抑制回路４２に入力するので、受信クロック抑制回路４２に入力する受信抑制信号ＴＩＭＥは、動作クロックＣｌｏｃｋＡのトリガレベルが反転してＬレベルとなっている期間６５ａ，６５ｂを有している。この期間６５ａ，６５ｂ内において、送信データＤａｔａ０Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ２Ｂの各データは変化している。
【００８９】
したがって、受信クロック抑制回路４２にて、受信抑制信号ＴＩＭＥと受信用の動作クロックＣｌｏｃｋＣとの論理積を取り、動作クロックＣｌｏｃｋＣがトリガレベルに立ち上がるクロックエッジを受信抑制期間６４ａ，６４ｂ以降に移動した取込ＣｌｏｃｋＣｉを生成すれば、信号用伝送路３０ａ，３０ｂ，３０ｃからの送信データＤａｔａ２Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ０Ｂを取込ＣｌｏｃｋＣｉの立ち上がりエッジにて取り込むデータ取込点６２ａ，６２ｂは、図１１に示すように、常に、全てのデータが変化した後とすることができ、誤ったデータの取り込みが確実に防止される。
【００９０】
このように、実施の形態５では、データ間スキューの時間幅は、送信用の動作クロックのトリガレベルの時間幅以内となるように設計する必要があるが、追加する制御用伝送路が１本で済み伝送路構成の簡素化が図れるのに加えて、受信側回路ブロックの構成が簡単になる利点がある。
【００９１】
実施の形態６．
図１２は、この発明の実施の形態６である非同期データ転送装置の構成を示すブロック図である。なお、図１２では、図４に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態６に関わる部分を中心に説明する。
【００９２】
図１２に示した非同期データ転送装置では、図４に示した構成において、送信側回路ブロック１０ｂに代えて送信側回路ブロック１０ｄが設けられ、受信側回路ブロック２０ｂに代えて受信側回路ブロック２０ｆが設けられている。そして、制御用伝送路は、最大遅延量を与える制御用伝送路３１ｂのみとなっている。
【００９３】
送信側回路ブロック１０ｄは、図４に示した送信側回路ブロック１０ｂにおいて、送信用フリップフロップ１１ａ，１１ｂ，１１ｃの他に、制御信号としての動作クロックを制御用伝送路３１ｂに送出するバッファ１４を備えている。受信側回路ブロック２０ｆでは、受信データ取込制御回路４０ｂに代えて受信データ取込制御回路４０ｆが設けられている。
【００９４】
受信データ取込制御回路４０ｆでは、制御用伝送路３１ｂからの伝送路信号（動作クロックＣｌｏｃｋＡ）から受信抑制信号ＴＩＭＥを発生して受信クロック抑制回路４２に与えるパルス発生回路４４ｂが設けられている。パルス発生回路４４ｂは、制御用伝送路３１ｂからの伝送路信号（動作クロックＣｌｏｃｋＡ）である制御信号ＣＮＴ２Ｂを所定時間だけ遅延した遅延信号ＤＴＩＭを出力する遅延回路（Ｄｅｌａｙ）４７と、制御用伝送路３１ｂからの伝送路信号（動作クロックＣｌｏｃｋＡ）と遅延回路４７の出力との論理和を取って所定時間幅を持つパルス信号である受信抑制信号ＴＩＭＥを出力するＯＲ回路４８とで構成されている。したがって、受信クロック抑制回路４２は、実施の形態２と同内容の取込クロックＣｌｃｋＣｉが生成できるようになっている。
【００９５】
次に、図１２を参照しつつ図１３に沿って、以上のように構成される非同期データ転送装置の動作について説明する。なお、図１３は、図１２に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【００９６】
図１３では、受信側回路ブロック２０ｆでの動作タイミングが示されている。図１３において、受信側回路ブロック２０ｆでは、制御信号ＣＮＴ２Ｂである動作クロックＣｌｏｃｋＡが非トリガレベルであるＬレベルの所定期間内に、送信データＤａｔａ０Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ２Ｂが順々に到着する。
【００９７】
このとき、遅延回路４７は、制御信号ＣＮＴ２Ｂを一番先に到着する送信データＤａｔａ０Ｂの到着時間以下の所定時間６６ａ，６６ｂだけ遅延してＯＲ回路４８の一方の入力端に出力する。一方、ＯＲ回路４８の他方の入力端には、制御信号ＣＮＴ２Ｂが直接入力している。したがって、ＯＲ回路４８の出力であるＬレベルの受信抑制信号ＴＩＭＥは、制御信号ＣＮＴ２Ｂの立ち下がり位置を所定時間６６ａ，６６ｂだけ遅延した位置で立ち下がり、制御信号ＣＮＴ２Ｂの立ち上がり位置と一致する位置で立ち上がる時間幅６７ａ，６７ｂ内、Ｌレベルとなるパルス信号となる。
【００９８】
受信抑制信号ＴＩＭＥのＬレベル時間幅６７ａ，６７ｂ内において、送信データＤａｔａ０Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ２Ｂの各データは変化している。したがって、受信クロック抑制回路４２にて、受信抑制信号ＴＩＭＥと受信用の動作クロックＣｌｏｃｋＣとの論理積を取り、動作クロックＣｌｏｃｋＣがトリガレベルに立ち上がるクロックエッジを受信抑制期間６７ａ，６７ｂ以降に移動した取込ＣｌｏｃｋＣｉを生成すれば、信号用伝送路３０ａ，３０ｂ，３０ｃからの送信データＤａｔａ２Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ０Ｂを取込ＣｌｏｃｋＣｉの立ち上がりエッジにて取り込むデータ取込点６２ａ，６２ｂは、図１３に示すように、常に、全てのデータが変化した後とすることができる。これによって、誤ったデータの取り込みが確実に防止される。
【００９９】
このように、実施の形態６では、実施の形態１〜５と同様の効果が得られる。加えて、追加する制御用伝送路は、１本で済むので、伝送路構成の簡素化が図れる。
【０１００】
実施の形態７．
図１４は、この発明の実施の形態７である非同期データ転送装置の構成を示すブロック図である。なお、図１４では、図１２に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態７に関わる部分を中心に説明する。
【０１０１】
図１４に示した非同期データ転送装置では、図１２に示した構成において、受信側回路ブロック２０ｆに代えて受信側回路ブロック２０ｇが設けられている。受信側回路ブロック２０ｇでは、図１２に示した受信データ取込制御回路４０ｆに代えて受信データ取込制御回路４０ｇが設けられている。
【０１０２】
受信データ取込制御回路４０ｇでは、図１２に示したパルス発生回路４４ｂに代えて延長線路４９が設けられている。なお、延長線路４９は、省略可能であり、制御用伝送路３１ｂからの伝送路信号（動作クロックＣｌｏｃｋＡ）である制御信号ＣＮＴ２Ｂを直接受信クロック抑制回路４２に入力する構成でもよい。すなわち、この実施の形態７では、受信クロック抑制回路４２に入力する受信抑制信号ＴＩＭＥが示すＬレベルの受信抑制期間は、制御信号ＣＮＴ２Ｂである動作クロックＣｌｏｃｋＡの非トリガレベルの期間となっている。
【０１０３】
次に、図１４を参照しつつ図１５に沿って、以上のように構成される非同期データ転送装置の動作について説明する。なお、図１５は、図１４に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【０１０４】
図１５では、受信側回路ブロック２０ｇでの動作タイミングが示されている。図１５において、受信側回路ブロック２０ｇでは、制御信号ＣＮＴ２Ｂが非トリガレベルであるＬレベルの所定期間６８ａ，６８ｂ内に、送信データＤａｔａ０Ｂ，Ｄａｔａ１Ｂ，Ｄａｔａ２Ｂが順々に到着する。
【０１０５】
したがって、受信クロック抑制回路４２にて、制御信号ＣＮＴ２Ｂが非トリガレベルであるＬレベルの所定期間６８ａ，６８ｂを受信抑制期間とする受信抑制信号ＴＩＭＥと受信用の動作クロックＣｌｏｃｋＣとの論理積を取り、動作クロックＣｌｏｃｋＣがトリガレベルに立ち上がるクロックエッジを受信抑制期間６７ａ，６７ｂ以降に移動した取込ＣｌｏｃｋＣｉを生成すれば、信号用伝送路３０ａ，３０ｂ，３０ｃからの送信データＤａｔａ２Ｂ，送信データＤａｔａ１Ｂ，送信データＤａｔａ０Ｂを取込ＣｌｏｃｋＣｉの立ち上がりエッジにて取り込むデータ取込点６２ａ，６２ｂを、図１５に示すように、常に、全てのデータが変化した後とすることができ、誤ったデータの取り込みを確実に防止できる。
【０１０６】
このように、実施の形態７では、データ間スキューの時間幅が送信用動作クロックの非トリガレベルの期間内に入るように設計する必要があるが、実施の形態１〜６と同様に、データ間スキューの問題を回避することができる。加えて、受信側回路ブロックの構成を簡素化することができる。
【０１０７】
【発明の効果】
以上説明したように、この発明によれば、前記並列伝送路全体における最小遅延量と最大遅延量とを持つように調整された２本の制御用伝送路の双方または一方を設け、制御用伝送路に乗せる制御信号を用いて、並列伝送路からの伝送路信号を全てが変化していないタイミングで取り込むように制御できるようにしたので、並列伝送路におけるデータ間スキューに起因する誤データ取り込みを防止することができる。したがって、各種の非同期システムの信頼性を向上させることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１である非同期データ転送装置の構成を示すブロック図である。
【図２】データ間スキューの問題を回避する制御信号を非同期システムに取り込む手順を説明するフローチャートである。
【図３】図１に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【図４】この発明の実施の形態２である非同期データ転送装置の構成を示すブロック図である。
【図５】図４に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【図６】この発明の実施の形態３である非同期データ転送装置の構成を示すブロック図である。
【図７】図６に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【図８】この発明の実施の形態４である非同期データ転送装置の構成を示すブロック図である。
【図９】図８に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【図１０】この発明の実施の形態５である非同期データ転送装置が備える受信側装置の構成を示すブロック図である。
【図１１】図１０に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【図１２】この発明の実施の形態６である非同期データ転送装置の構成を示すブロック図である。
【図１３】図１２に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【図１４】この発明の実施の形態７である非同期データ転送装置の構成を示すブロック図である。
【図１５】図１４に示す非同期データ転送装置の動作を説明するタイミングチャートである。
【図１６】従来の非同期データ転送装置の構成例を示すブロック図である。
【図１７】図１６に示す非同期データ転送装置においてスキューが存在する場合の受信動作を説明するタイミングチャートである。
【符号の説明】
１０ａ，１０ｂ，１０ｃ，１０ｄ  送信側回路ブロック、１１ａ，１１ｂ，１１ｃ  送信用フリップフロップ、１２ａ，１２ｂ  制御用フリップフロップ、２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆ，２０ｇ  受信側回路ブロック、２１ａ，２１ｂ，２１ｃ  受信用フリップフロップ、３０ａ，３０ｂ，３０ｃ  信号用伝送路、３１ａ，３１ｂ  制御用伝送路、４０ａ，４０ｂ，４０ｃ，４０ｄ，４０ｅ，４０ｆ，４０ｇ  受信データ取込制御回路、４１ａ，４１ｂ抑制期間決定回路、４２  受信クロック抑制回路、４３  判定用フリップフロップ、４４ａ，４４ｂ  パルス発生回路、４５，４７  遅延回路（Ｄｅｌａｙ）、４６  反転回路、４８  ＯＲ回路、４９  延長線路、５０  データ処理回路、ＣＮＴ１Ａ，ＣＮＴ２Ａ  伝送路に送出する制御信号、ＣＮＴ１Ｂ，ＣＮＴ２Ｂ伝送路から取り込む制御信号、ＴＩＭＥ  受信抑制信号。
【図１】
2004310544.tif 000003
【図２】
2004310544.tif 000004
【図３】
2004310544.tif 000005
【図４】
2004310544.tif 000006
【図５】
2004310544.tif 000007
【図６】
2004310544.tif 000008
【図７】
2004310544.tif 000009
【図８】
2004310544.tif 000010
【図９】
2004310544.tif 000011
【図１０】
2004310544.tif 000012
【図１１】
2004310544.tif 000013
【図１２】
2004310544.tif 000014
【図１３】
2004310544.tif 000015
【図１４】
2004310544.tif 000016
【図１５】
2004310544.tif 000017
【図１６】
2004310544.tif 000018
【図１７】
2004310544.tif 000019