(57)【要約】【課題】  高速光信号処理装置に好適な光−光型シリアル−パラレル変換装置、並びに電気−光型パラレル−シリアル変換装置を小型・低消費電力で実現する。【解決手段】  光−光型シリアル−パラレル変換装置は、入力光パケット信号をｋ本の並列光信号に分波する分波器と、ｋ本の各光信号を１ビットづつ順次遅延させる光遅延器と、１ビットづつ遅延されたｋ本の並列光信号と円偏光の制御光パルスとが通過する偏光ビームスプリッタ２０８と、偏光ビームスプリッタの１つまたは２つの出力側の全面に、または中央の制御光パルスが通過する部分のみに配置されたλ／４波長板２０９と、偏光ビームスプリッタおよびλ／４波長板の透過光を一点に集光するためのレンズ２１０と、レンズにより集光された光を受ける反射型の面型光スイッチ２１１とを有する。反射型の面型光スイッチ２１１を使用することにより、極めて小型で全体として低消費電力を実現する。【選択図】          図２
2004254345.tif 000002
【特許請求の範囲】
【請求項１】
入力するバースト光パケット信号をｋ本の並列光信号に分波する分波器と、
該分波器で分波されたｋ本の各光信号を１ビットづつ順次遅延させる光遅延器と、
前記光遅延器で１ビットづつ遅延されたｋ本の並列光信号と円偏光または直線偏光の制御光パルスとが通過する偏光ビームスプリッタと、
該偏光ビームスプリッタの１つまたは２つの出力側の全面に、または中央の制御光パルスが通過する部分のみに配置されたλ／４波長板と、
前記偏光ビームスプリッタおよび前記λ／４波長板の透過光を一点に集光するためのレンズと、
該レンズにより集光された光を受ける反射型の面型光スイッチと
を有することを特徴とする光−光型シリアル−パラレル変換装置。
【請求項２】
入力する前記バースト光パケット信号をｋ×Ｌ本の並列光信号に分波する分波器と、
該分波器で分波されたｋ×Ｌ本の各光信号を１ビットづつ順次遅延させる光遅延器と、
入力する前記単一の光パルスである制御光パルスをＬ本に分波する分波器と、
該分波器で分波され前記光遅延器で遅延された前記ｋ×Ｌ本の各光信号とＬ本の各前記制御光パルスを伝播させる合計（ｋ＋１）×Ｌ本の光導波路と、
該光導波路から出力するそれらの光を平行光に変換するための、ｋ＋１個のレンズによって構成されたレンズアレイと、
前記１ビットづつ遅延されたｋ本の前記並列光信号と円偏光または直線偏光の前記制御光パルスとが通過する偏光ビームスプリッタと、
該偏光ビームスプリッタの１つまたは２つの出力側の全面に、または中央の制御光パルスが通過する部分のみに配置されたλ／４波長板と、
前記偏光ビームスプリッタおよび前記λ／４波長板の透過光を集光するためのレンズと、
該レンズにより集光された光を受ける反射型の面型光スイッチと、
前記面型光スイッチで反射され前記偏光ビームスプリッタから出力された光を分離して集光するための、ｋ＋１個のレンズによって構成されたレンズアレイと
を有することを特徴とする光−光型シリアル−パラレル変換装置。
【請求項３】
並列で入力するＬ個の前記バースト光パケット信号のそれぞれをｋ本の並列光信号に分波するＬ個の分波器と、
該分波器で分波されたｋ本の各光信号を１ビットづつ順次遅延させるＬ個の光遅延器と、
入力する前記単一の光パルスである制御光パルスをＬ本に分波する分波器と、
該分波器で分波され前記光遅延器で遅延された前記ｋ×Ｌ本の各光信号とＬ本の各前記制御光パルスを伝播させる合計（ｋ＋１）×Ｌ本の光導波路と、
該光導波路から出力するそれら光を平行光に変換するための、ｋ＋１個のレンズによって構成されたレンズアレイと、
前記並列光信号と円偏光または直線偏光の前記制御光パルスが通過する偏光ビームスプリッタと、
該偏光ビームスプリッタの１つまたは２つの出力側の全面に、または中央の制御光パルスが通過する部分のみに配置されたλ／４波長板と、
前記偏光ビームスプリッタおよび前記λ／４波長板の透過光を集光するためのレンズと、
該レンズにより集光された光を受ける反射型の面型光スイッチと、
前記面型光スイッチで反射され前記偏光ビームスプリッタから出力された光を分離して集光するための、ｋ＋１個のレンズによって構成されたレンズアレイと
を有することを特徴とする光−光型シリアル−パラレル変換装置。
【請求項４】
ｋ個の並列電気信号をｎ個単位でサンプリングするｍ（ｍ＝ｋ／ｎ）組のサンプルホールド部と、
該サンプルホールド部で前記ｎ個単位でサンプリングされ蓄積された電荷を各々１本の電気パルス列信号として取り出すｋ個の光伝導スイッチと、
光パルス光源と、
該光パルス光源から出力する光信号をｍ個に分波する分波器と、
該分波器で分波されたｍ本の並列光信号を前記光伝導スイッチから出力するｍ個の並列電気信号で変調するｍ個の光変調器と、
該ｍ個の光変調器の入力側又は出力側においてｍ本の並列光信号を１ビットづつ遅延させる光遅延器と、
該光遅延器で遅延されたｍ本の並列光信号を１本の光パルス列に合波して光パケット信号とする合波器と
を有することを特徴とする電気−光型パラレル−シリアル変換装置。
【請求項５】
円偏光または直線偏光の制御光パルスを、偏光ビームスプリッタ−を通すことにより、透過と９０度反射する二つの直線偏光の光に分岐し、それぞれをλ／４波長板により再び円偏光に変換した後、集光レンズにより、面型光スイッチの１点に照射して、その点における反射率を変調し、
一方、入力する光パケット信号をｋ個に分岐させて１ビットづつ順次位相をずらし、それらｋ個の光パケットを空間的に並列に前記偏光ビームスプリッタ−を通過させ、前記集光レンズにより、前記面型光スイッチの同一点に照射させ、
前記制御光パルスと同じタイミングで前記面型光スイッチに入射した光パケット内の光パルスのみが、該面型光スイッチを反射することにより、光パケットの一部または全部の光パルスをパラレルに変換することを特徴とする光−光型シリアル−パラレル変換方法。
【請求項６】
円偏光または直線偏光の制御光パルスをＬ本に分岐し、それぞれ空間的に並列でわずかな角度の違いを持って伝搬させ、集光レンズで、面型光スイッチの異なるＬ点に照射して、それらの点における透過率または反射率を変調し、
一方、入力する光パケット信号をｋ×Ｌ個に分岐させて１ビットづつ順次位相をずらし、それらのｋ×Ｌ個の光パケットを、空間的に並列に異なる角度で伝搬させ（ｋ個づつは同じ角度）、前記集光レンズにより、前記面型光スイッチの同じくＬ個の点に照射させ、
前記制御光パルスと同じタイミングで前記面型光スイッチに入射した光パケット内の光パルスのみが、該面型光スイッチを反射することにより、光パケットの一部または全部の光パルスをパラレルに変換することを特徴とする光−光型シリアル−パラレル変換方法。
【請求項７】
Ｌ本の円偏光または直線偏光の異なる制御光パルスを、それぞれ空間的に並列でわずかな角度の違いを持って伝搬させ、集光レンズで、面型光スイッチの異なるＬ点に照射して、それらの点における透過率または反射率を変調し、
一方、独立に入力するＬ個の異なる光パケット信号を、それぞれｋ個に分岐させて１ビットづつ順次位相をずらし、それらのｋ×Ｌ個の光パケットを、空間的に並列にパケットごとに異なる角度で伝搬させ、前記集光レンズにより、前記面型光スイッチの同じくＬ個の点に照射させ、
前記制御光パルスと同じタイミングで前記面型光スイッチに入射した光パケット内の光パルスのみが、該面型光スイッチを反射することにより、複数の光パケットの一部または全部の光パルスをパラレルに変換することを特徴とする光−光型シリアル−パラレル変換方法。
【請求項８】
ｋ個の並列電気信号の一部をサンプリングし、キャパシタに電荷として保持し、
ｎ個の光伝導スイッチまたはトランジスタにより、該サンプルホールド部で蓄積された電荷を、順次放電させることにより、ｎビットの電気パルス列信号をｍ本（ｍ＝ｋ／ｎ）出力させ、
光パルス光源から出力された光パルスをｍ個に分岐し、前記ｍ本の電気パルス列を印加した光変調器を通過させることにより、ｍ本の光信号列に変換し、それらを１ビットづつ遅延させ、再び合波器により合わせることにより、１本の高速な光信号列に変換することを特徴とする電気−光型パラレル−シリアル変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光パケット等の光パルス列を入力してシリアル−パラレル変換や、並列電気信号を一つの光信号に変換する光−光型と電気−光型の信号変換装置と信号変換方法に関する。
【背景技術】
【０００２】
近年、インターネットに代表されるデータ通信の爆発的増加に伴い、光信号の高速化の要求が高まっている。しかし、光信号を受光素子で電気信号に変換した後、１０Ｇｂｐｓ以上の電気信号を従来の電子回路でそのまま処理することが問題となってきている。例えば、光パケット通信では、ルータ等において、光パケットのラベルに含有されるアドレス情報を解読して出力ポートを判別するためのラベル認識機能や、光パケット同士の衝突回避のためにそのパケット信号を任意の時間だけ遅延させるようなバッファメモリ機能が必要であるが、従来ではそれらラベル認識処理やメモリ処理の機能はシリコン系のＬＳＩで構成されているため、その動作速度は１Ｇｂｐｓ以下となってしまう。
【０００３】
そのため、高速の光パケット信号に対して、このラベル認識処理やメモリ処理を実現することは、従来のシリコン系電子回路を用いたのでは、困難になってきている。
【０００４】
そこで近年では、図１４に示すように、高速光パケット信号を受光素子を用いたＯ／Ｅ（光／電気）受信回路１により電気信号に変換し、その電気信号からＩｎＰまたはＧａＡｓ系の高速電子回路技術を用いた電気クロック信号発生器２によりクロック信号を抽出するとともに、そのクロック信号により電気シリアル−パラレル変換器３において高速電気信号を複数の低速な電気信号へパラレル変換した後、ラベル認識を可能としたり、一方メモリ処理では、それらパラレル変換された電気信号をＳＲＡＭのメモリセルアレイ４に記憶させ、さらにそれら電気信号を読み出す際にも、メモリセルアレイ４から読み出した複数の低速な出力電気信号を、電子回路技術を用いた電気パラレル−シリアル変換器５により高速なシリアル電気信号に再構成し、最後にこの高速なシリアル電気信号をＥ／Ｏ（電気／光）送信回路６により光パケット信号に変換する方法が考えられている。
【０００５】
しかし、このような方法では、クロック発生、シリアル−パラレル変換、およびその逆変換をすべて電子回路２、３、５に依存しているため、４０Ｇｂｐｓ程度の速度が限界であると考えられる。さらに、ＩｎＰまたはＧａＡｓ系高速電子回路技術によりシリアル−パラレル変換を行い、複数の低速な信号に変換する場合、高速な電気信号を順次半分の速度に分周する（４０ＧＨｚ→２０ＧＨｚ→・・・→数１００ＭＨｚ）必要があるため、かなりの段数が必要となり、またそれぞれの段におけるクロック抽出および位相制御等の問題も発生する。また、これら電子回路を用いた場合は、全体の消費電力も相当大きくなると予想される。しかも、電子回路を用いた従来のクロック抽出では、ＰＬＬ（Phase Locked Loop：位相ロックループ）によるフィードバックをかけ、ＶＣＯ（Voltage-Controlled 0scilltor：電圧制御発振器）の発振周波数をロックする必要があるため、バースト的に入力するパケット信号に対しては、瞬時にクロックを抽出することが不可能である。
【０００６】
一方、上記システムとは独立に、高速なシリアル光信号のパラレル変換（空間変換時間ともいう）に関するいくつかの研究が行われている。従来の光シリアル−パラレル変換方法として、高速な光信号を複数に分岐し、それぞれの光信号を高速な光−光スイッチを用いて、低速な光信号に変換する方法が考えられる。例えば、１００Ｇｂｐｓの高速な光信号を１０Ｇｂｐｓの低速な光信号１０本にパラレル変換する場合は、１０個の光−光スイッチを使用していた。
【０００７】
その他の光シリアル−パラレル変換方法として、複数の表面出射２次高調波発生を用いた方法(非特許文献１)、エキシトン的巨大非線形効果を用いた方法(非特許文献２)、ホログラムを用いた方法(非特許文献３)などがあった。
【非特許文献１】Shih-Chen Wang et a1., J. Lihgtwave Techno1. Vo1.14, No.12, P.2736 (l996)
【非特許文献２】K. Ema et a1.,App1. Rhys. Lett. Vol.59, No.25, p.2799 (1991)
【非特許文献３】P.C.Suneta1., 0pt.Lett. Vo1.20, No.16, p.1728 (1995)
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、光シリアル−光パラレル変換に複数の光−光スイッチを用いた従来方法では、かなり大掛かりな装置となる上、消費電力も大きくなるという問題があった。さらに、表面出射２次高調波発生を用いた従来の方法は、非共鳴の光非線形効果を用いるために、極端に効率が悪く、損失が非常に大きいという問題がある。また、エキシトン的巨大非線形効果を用いた従来の方法は、大きな非線形効果を得るために、非線形媒質を液体へリウム温度に冷やす必要があるなどの問題がある。さらに、ホログラムを用いた従来の方法は回折効果を用いているために、極端に損失が大きいなどの問題がある。したがって、このような従来方法はいずれも極端なランニングコストを要し、かつ非効率であり、長期にわたって安定した性能を維持することは非常に困難であるという問題を孕んでいる。
【０００９】
そこで、本発明の目的は、上述の従来技術の課題を解決するため、入力する高速な光パケット信号が、自分自ら低速な並列光信号への変換を行うことにより、様々なシリコン系電子回路による光信号処理を、低消費電力かつ比較的簡単な構成で実現できるようにするための光−光型と電気−光型の信号変換装置と信号変換方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一形態は、入力する高速な光パケットが自分自ら低速なパラレル信号に変換することにより、動作速度は低速であるが高い機能性を有するシリコン系電子回路での信号処理を可能とするものである。前述した従来の電子回路では、クロック抽出を行い、光パケット信号の分周を繰り返すことにより（１０ＧＨｚ→５ＧＨｚ、２本→２．５ＧＨｚ、４本→・・）、低速な並列電気信号へ変換する必要があるため、随時クロックの分周およびタイミング調整が必要であった。それに対し、本発明では、光パケット信号の先頭ビットを基に単一の光パルスを発生させ、それによって、光パケットの一部または全部を一括で光の状態のままにパラレル変換するものであり、極めて簡便な構成によって、高速光信号処理が実現できる。
【００１１】
本発明では、さらに入射する光パケットの偏光状態には依存することなく動作し、かつ出力の光パルスの偏光状態は常に一定にすることができる（この特性は、光−光型シリアル−パラレル変換器に必要不可欠である）。
【００１２】
光パケットの一部または全部を一括でパラレル変換する方法は、上記の方法により発生した単一光パルスと、ｋ個に分岐させ１ビットづつ位相が順次ずれるようにした並列光パケット信号を、面型光スイッチの一点に照射させ、その点における透過率または反射率を増加させることにより実現している。本方法では、外部からの電力供給は全くなく、かつ面型光スイッチの一点のみで動作させるため、極めて小さな光強度での動作が可能であるため、低消費電力な光−光型シリアル−パラレル変換器を構成することができる。さらに、各一つの入力ポートに複数の光ファイバを束ねたものを配置することにより、面型光スイッチの多点での作用が可能となり、同一の光−光型シリアルーパラレル変換器を使用した場合におけるパラレル変換数を大幅に増加することが可能となる。さらに、従来の電子回路に起因した方法では、複数の光パケットを処理するためには複数のパラレル変換器が必要であったが、本方法によれば一つの装置によって複数の光パケットのパラレル変換を、独立にかつ同時に行うことが可能となる。
【００１３】
本発明の別の形態は、上記単一光パルスをループ状の光導波路により光パルス列に変換し、上述した光−光シリアル−パラレル変換器により、光パケットをｋビットづつ順次一括でのパラレル変換を繰り返すことにより、光パケット全体を低速なｋ本の光信号列へ変換し、低速な光電変換器でｋ本の電気信号列へ変換し、シリコン系電子回路で処理を行うことができる。本方法は光パケット長が長く、全体を処理したい場合に有効であり、例えば、電子回路として、シリコン系電子メモリを用いることにより、極めて高速な光パケット信号を自由に電子メモリに書き込むことが可能となる。さらに電子メモリから読み出されたｋ個の並列電気信号は、本発明の電気−光型のパラレル−シリアル変換器により再び高速な光パケット信号へ再構築され出力される。
【発明の効果】
【００１４】
以上説明したように、本発明によれば、低消費電力で、簡便かつ小型の高速光信号処理装置に好適な光−光型と電気−光型の信号変換装置と方法を構成することが可能となる。
【００１５】
また、本発明によれば、バースト信号への対応も可能であり、かつ高速光パケットの部分的処理や全体的処理も自由に可能である。
【００１６】
また、本発明によれば、上述したシリアル−パラレル変換、光クロックパルス発生、パラレル−シリアル変換等の技術を組み合わせ、電子回路として、ラベル認識回路や電子メモリを用いることにより、将来の極めて高速なルータの機能として不可欠である高速光ラベル認識（光パケットのアドレス情報等を読み取り、出力ポートを判断する機能）や、高速光バッファメモリ（光パケットどうしが出力ポートで衝突しないように、光パケットを一時的に退避させる機能）、光ビットレート変換（高速な光パケットを低速な光パケットへ変換、またはその逆）等を実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、本発明を実施するための最良の形態を詳細に説明する。
【００１８】
［光−光型のシリアル−パラレル変換器］
図１は本発明の一実施形態の光−光型のシリアル−パラレル変換器２００の構成を示す図である。図１において、２０１は入力する光シリアル信号をｋ本に分波する光分波器、２０２は分波された並列の各光信号を順次１ビットずつ遅延する光遅延器、２０３は集光レンズ、２０４は透過型の面型スイッチ（光−光スイッチ）、および２０５は集光レンズである。
【００１９】
入力した光パケットは分波器２０１によりｋ本に分けられ、さらにそれぞれが１ビット分づつずれるように遅延させる。この時、ｋ本の並列光信号のある時間タイミングに着目すると、元の光パケットの連続するｋ個のビットの光パルスが１つずつ含まれることとなる。ｋ本の並列光信号は、図１では平面的に表現されているが、紙面に垂直方向に２次元的に配列されていても問題はない。紙面に垂直方向に５×５のマトリクス状に配列されている場合を例とすると、その中央の１本のみが制御光パルスで、その周囲の残りの２４本が分波器２０１で分波された並列光信号である。これら２４本の並列光信号と１本の制御光パルスは前方の集光レンズ２０３によって、面型光スイッチ２０４上の１点に集光される。
【００２０】
面型光スイッチ２０４には、制御光パルスが照射されると、活性層内の吸収係数が減少することにより透過率が増加する吸収飽和型や、活性層内の屈折率が変化することにより透過率が変化するエタロン型などが用いられる。いずれの場合も制御光パルス（光クロック）が「０」の状態では、面型光スイッチ２０４の透過率が極めて低く、それらの並列光信号は通過できないが、制御光パルスが「１」の状態では、その透過率が上昇して、それらの並列光信号が通過できるようになる。
【００２１】
空間的に配置された２４本の並列光信号は各ポートごとに１ビット分づつ遅延がかけられているため、制御光パルスが光スイッチ２０４に到達した時間タイミングにおいて、元の光信号の連続する２４ビットのデータが同時に並列に光スイッチ２０４に到達することとなる。よって、制御光パルスにより光スイッチ２０４の透過率が上昇すると、全ポートの２４ビットのデータは、同時に光スイッチ２０４を通過し、後方のレンズ２０５により再び空間的にパラレルに展開される。これにより高速な光信号（光パケット）の情報は、制御光パルスに同期する低速な２４本の並列光信号へパラレル変換されたことになる。このときの制御光パルスの周期は、元の光パケットのビット周期の２４倍である。
【００２２】
図２は面型光スイッチとして反射型の面型光スイッチ２１１を使用した光シリアル−パラレル変換器の実施形態を示す図である。図１に示した面型光スイッチ２０４の片方の面（図２の左側面）に１００％ミラーを蒸着して反射型とすることにより、活性層における吸収係数または屈折率の変化の増強を図り、消光比を大きくした反射型の面型光スイッチ２１１を実現することが可能となる。ここでは個別のマイクロレンズアレイ２０６に取り付けられた多数の光ファイバ２０７から１個の制御光Ａと複数の信号光Ｂが入射される。２０８は光入射面にそのマイクロレンズアレイ２０６が取り付けられた偏光ビームスプリッタ（ＰＢＳ：polarizing beam splitter）、２０９はこのＰＢＳ２０８の集光レンズ２１０の側に配置されたλ／４波長板である。
【００２３】
制御光Ａと各信号光Ｂを、ＰＢＳ２０８を通過する直線偏光に設定することにより、信号光Ｂは反射型の面型光スイッチ２１１上で反射した後、λ／４波長板２０９を往復することにより、９０度回転した直線偏光になるので、それら信号光ＢはＰＢＳ２０８により反射されてパラレルの光パルス列として取り出される。
【００２４】
しかし、この方法の場合は、制御光Ａが「０」の状態でも面型光スイッチ２１１で完全に吸収されない一部の信号光が面型光スイッチ２１１で反射されて、出力されてしまうおそれがあるので、信号光ＢのＯｎ／Ｏｆｆ比（制御光が「１」の場合と「０」の場合での出力信号光の強度の比）を大きくするためには、面型光スイッチ２１１の吸収係数の変化を大きくする必要があり、そのためには制御光Ａの強度を大きくすることが必要となってしまう。そこで、制御光Ａをあまり大きくすることなく、信号光ＢのＯｎ／Ｏｆｆ比を大きくするには、制御光Ａが「０」の状態での信号光Ｂの出力を極力押さえることが必須となる。
【００２５】
そこで、ここでは、図３に示すように、光信号を分波して得た並列光信号および制御光は、ＰＢＳ２０８を通過する直線偏光に予め設定されており、中央の制御光のみがλ／４波長板２０９を通過するように、λ／４波長板２０９の大きさと位置を設定している。このため、制御光のみがλ／４波長板２０９により円偏光に変換され、その他の並列光信号は直線偏光のままの状態で、レンズ２１０により反射型の面型光スイッチ２１１の一点に照射される。このときの動作原理を吸収飽和型の面型光スイッチを例に以下に説明する。
【００２６】
電子および正孔は、１つのエネルギー状態に対し、アップスピンとダウンスピンの２つの状態が縮退して存在する。今、電子−重い正孔の励起子遷移を考えると、光スイッチ２１１の多重量子井戸層（multiple quantum wells layer；MQW層)の一点に、円偏光の制御光が入射した場合には一方のスピンのみを、直線偏光の並列光信号が入射した場合は両方のスピンを、励起することになる。その結果、円偏光の「１」の制御光で一方のスピンのみを励起した場合には、そのスピンと相互作用のある偏光状態の並列光信号のみが、吸収および屈折率の変化を感じる。すなわち、この場合、直線偏光の並列光信号を照射すると、制御光と同じ円偏光成分のみが、制御光により変調を受けることになり、面型光スイッチ２１１で反射された並列光信号は楕円偏光となるため、ＰＢＳ２０８により反射されることになる。一方、制御光が「０」の場合は、並列光信号はその偏光状態を変えることができないので、ＰＢＳ２０８で反射されることなく、そのままもとのポートへ戻ることとなり、出力光はほとんど「０」となる。
【００２７】
本方法による面型光スイッチ２１１のスイッチング速度は、スピン緩和時間とキャリア寿命の短い方で決まる。活性層として一般に使われる摂氏５００度で成長した多重量子井戸層の場合、キャリア寿命はナノ秒オーダーであるため、数１０ｐｓであるスピン緩和時間までスイッチ速度を改善することができる。一方、摂氏２００度程度の低温で成長させ、ドーパントとしてｐ型元素またはＢｅを１０３７ｃｍ−３以上添加することにより、キャリア寿命を１０ｐｓ以下とした量子井戸層を用いると、さらに高速な面光スイッチを作ることが可能となる。
【００２８】
ところで、上記方法では、並列光信号の偏光状態は直線偏光に限定されることとなる。しかし実際の光通信等での応用を考えると、任意の偏光状態の光信号に対して動作することが必要となる。そこで、図４では、ＰＢＳ２０８の隣合う２つの側に、反射型の面型光スイッチ２１１，２１１Ａ、λ／４波長板２０９，２０９Ａ、およびレンズ２１０，２１０Ａをおのおの配置し、制御光に円偏光を用いることにより、並列光信号に対する偏光無依存性を可能としている。
【００２９】
中央の円偏光の制御光は、ＰＢＳ２０８により２つの同じ強度の直交した直線偏光に分岐され、それぞれλ／４波長板２０９、２０９Ａを通過することにより再び円偏光となり、面型光スイッチ２１１，２１１Ａを照射して、並列光信号を反射させる。この場合、面型光スイッチ２１１，２１１Ａに照射される制御光強度は全く等しいため、両者の反射率は等しくなる。
【００３０】
そのため、任意の偏光で入射した並列光信号は、その偏光状態に応じてＰＢＳ２０８で分岐し、光スイッチ２１１，２１１Ａで反射されるが、光信号の偏光状態にかかわらず、２つの面型光スイッチ２１１，２１１Ａによりそれぞれ反射された並列光信号強度の和は常に等しくなり、再びＰＢＳ２０８で合波されて出力される。すなわち、これにより光信号に対する偏光無依存性を実現することが可能となる。
【００３１】
図１−図４の方法において、パラレル変換の数を多くするためには、マイクロレンズアレイ２０６を多くする必要があり、それに伴い、集光レンズ２１０の直径に対する各入力光のビーム径の割合が小さくなるため、集光レンズ２１０で集光したときのスポットの大きさが大きくなり、同じパワー密度を得るためには制御光パルスのエネルギーを大きくする必要が生じるおそれがある。また、全ての光信号が同一のスポットに集中するため、光信号のみで可飽和吸収効果等の非線形効果が起きてしまい、制御光を照射したときの効果が薄れてしまうおそれや、光を吸収することにより発生する熱の影響が大きく出てしまうおそれがある。
【００３２】
そこで、図５に示すように、マイクロレンズアレイ２０６の一つのレンズからL本の光ファイバを束ねて光信号を入射させる方法が考えられる。今Ｌ＝２の場合を考える。制御光パルスの入力ポートにＡ１とＡ２の光ファイバを近接に配置すると、各々から出た制御光パルスはわずかな角度の違いを持って伝播し、集光レンズ２１０により、面型光スイッチの異なる２点に集光される。光パケット信号を入力させるポートも同様にＢ１とＢ２の光ファイバを近接して配置させると、Ｂ１、Ｂ２から入力させた光パケット信号はそれぞれＡ１、Ａ２と同一のスポットへ集光される。図６に示すように、分岐された光パケット信号は１ビットづつ遅延がかけられており、２つに分岐した制御光パルスは両者同時に、全てのビットがそろう時間タイミングにおいて、面型光スイッチ２１１に照射される。面型光スイッチ２１１上の異なる２点で反射した光は、再び異なる角度で伝播し、出力側に配置されたマイクロレンズアレイ２０６によって、異なる２点に集光される。受光素子アレイ１０６は、これらパラレル変換された光パルスを独立に受光可能なように配置している。本方法によって、マイクロレンズアレイの規模大きくすることなく、パラレル変換数をL倍に増加することができる。
【００３３】
一方、従来の電気的手法では、複数の光パケットを処理するためには、同じ数の電気シリアルーパラレル変換器が必要であったが、本方法を用いれば、図７に示すように、Ｂ１、Ｂ２のポートから別の光パケット信号を入射させることにより、一つの光−光シリアル−パラレル変換器を用いて、複数の光パケット信号のパラレル変換処理を独立かつ同時に実行することが可能となる。
【００３４】
図１−図７に示す光信号と制御光の入力ポートを逆にすることにより、例えば図８（図１と対応）に示すような、光シリアル−光パラレル変換を行う光信号処理装置も提供可能となる。すなわち、図８では光信号を高速の信号光Ａと低速繰り返しプローブ光Ｂの２種類とし、図１において制御光を入力するポートからシリアルの光信号Ａを入射させ、図１において光信号を入力するポートからパラレルのプローブ光Ｂ（作用の性質の違いにより、ここでは制御光ではなくプローブ光と呼ぶ）を入力させることにより、１個のシリアル信号光Ａを複数のプローブ光Ｂによってシリアル−パラレル変換する。その際、この信号光Ａとプローブ光Ｂの光パルス列は、図１と同様に、集光レンズ２０３によって例えば半導体多重量子井戸層を有する透過型の面型光スイッチ２０４上の１点に集光される。
【００３５】
空間的に配置された複数のプローブ光Ｂは、各ポートごとに信号光Ａの１ビット分だけ遅延がかけられ、且つ位相が互いに異なっている。そして、このプローブ光Ｂの本数がｋであるとすると、その各プローブ光Ｂの周期は信号光Ａの１ビットのｋ倍である。よって、信号光Ａのあるビットは第１のプローブ光、２番目のビットは第２のプローブ光、３番目のビットは第３のプローブ光、・・・ｋ番目のビットは第ｋのプローブ光と同期している。このため、プローブ光Ｂと同期している信号光Ａのビットが「１」のときには、信号光が面型光スイッチ２０４の透過率を増加させるため、当該プローブ光が「１」となり、プローブ光Ｂと同期している信号光Ａのビットが「０」のときは当該プローブ光が「０」となって、レンズ２０５側に現れる。
【００３６】
このように、各ポートのプローブ光Ｂは、信号光Ａにより面型光スイッチ２０４の多重量子井戸層で順次透過率を変調され、後方の集光レンズ２０５により再び空間的にパラレルに展開される。これにより、高速な信号光Ａの情報は、より低速な複数個の光信号にパラレル変換されたことになる。
【００３７】
図２−図７の構成においても、上記と同様に光シリアル−光パラレル変換を行うことが可能である。さらに、分波器２０１、光遅延器２０２、および光ファイバアレイ２０７をＰＬＣ等のガラス導波路で一体的に構成することにより、全体としてさらに小型化を行うことが可能である。
【００３８】
上述した実施形態では、面型光スイッチ２０４または２１１の一点のみで作用するため、面型光スイッチ２０４または２１１は１個または２個のみを必要し、そのため極めて小型で、全体として低消費電力な素子を作製することが可能となる。
【００３９】
光−光型のシリアル−パラレル変換は、半導体多重量子井戸層を有する透過型又は反射型の面型光スイッチを使用することにより、極めて小型で全体として低消費電力を実現する。電気−光型のパラレル−シリアル変換でも、後述のように極めて簡便な構成とする。このように入出力部分には光を積極的に利用し、かつメモリ部分にはＳｉ系電子メモリ回路を用いる構成により、極めて高速なバースト光信号への対応が可能な、かつ大容量・小型・低消費電力の光メモリの実現が可能となる。
【００４０】
［光メモリ］
次に、本発明の光−光型シリアル−パラレル変換装置および電気−光型パラレル−シリアル変換装置を用いた光メモリについて説明する。本例では、前述の実施形態と同様に、入力する光パケットの先頭のビットを常に「１」に設定し、光パケットが入力する度に、常に同じタイミングで単一の光パルスを発生させ、これをループ状の光導波路に入れて、当該光パケットのビット周期のｋ倍の周期の光パルス列を発生させる。また、その光パルス列を使用して、入力する光パケットを光−光型のシリアル−パラレル変換によりｋ本の並列光信号に変換し、このｋ本の並列光信号を受光素子によりｋ個の並列電気信号に変換してから、電子回路により構成されたｋ個のメモリ回路に同時に書き込む。そのｋ個のメモリ回路からの読み出しは、ｋ個の並列電気信号を同時に読み出し、電気−光型のパラレル−シリアル変換により１本の光パルス列に変換して光パケットとして出力する。
【００４１】
光−光型のシリアル−パラレル変換は、半導体多重量子井戸層を有する透過型又は反射型の面型光スイッチを使用することにより、極めて小型で全体として低消費電力を実現する。電気−光型のパラレル−シリアル変換でも、後述のように極めて簡便な構成とする。このように入出力部分には光を積極的に利用し、かつメモリ部分にはＳｉ系電子メモリ回路を用いる構成により、極めて高速なバースト光信号への対応が可能な、かつ大容量・小型・低消費電力の光メモリの実現が可能となる。以下、詳しく説明する。
【００４２】
図９は本発明の光−光型と電気−光型の信号変換装置を構成要素として含む光メモリ装置の全体構成を示す図である。入力する光パケットＰは分波器（図示しない）により２つに分岐され、その一方は光パルス列発生器（図示しない）に入力し、そこで元の光パケットのビット周期のｋ倍の周期の低速な光パルス列が発生する。その光パルス列は前述した光−光型のシリアル−パラレル変換器２００に入力し、そこで他方の光パケットをｋ本の低速な（元の光パケットのビット周期のｋ倍の周期の）並列光パルス列信号に変換する。この並列光パルス列信号はｋビットづつ同時に出力される。このｋビットの並列光パルス列信号は、各々低速な受光素子アレイ３００により電気信号に変換され、この電気信号はコラムおよびローアドレスが共通化されたＳｉ系メモリセルアレイ４０１のｋ個のアレイに１つづつ同時に保持される。
【００４３】
Ｓｉ系メモリセルアレイのアレイ４００（以下、メモリアレイと呼ぶ）は、図１０に示すように、受光素子アレイ３００を構成するｋ個の受光素子３０１に対応して、ｋ個のメモリセルアレイ４０１を有し、制御回路４０２で制御されるカラムアドレス回路４０３とローアドレス回路４０４とにより読み書きが行われる。すなわち、両アドレス回路４０３，４０４で１つのアドレスを指定すると、ｋ個のデータが同時に各メモリセルアレイ４０１に書き込まれる。このように、光パルス列発生器１００によって発生された光パルス列によって、光パケットが続く間だけ、光パケットはｋビットづつ次々とパラレル変換され、メモリアレイ４００に書き込まれることにより、光パケット全体が電子メモリ回路に書き込まれることになる。このときの光パケット信号のビットレートは、メモリセルアレイ４０１の書き込み速度のｋ倍の速度まで高速化することが可能となる。
【００４４】
また、各メモリセルアレイ４０１に書き込まれたデータを読み出す際には、両アドレス回路４０３，４０４でアドレスを指定する度にｋ個づつ同時にデータが出力される。このようにして読み出された電気データは、電気−光型のパラレル−シリアル変換器５００により、再び高速な１本の光パケット信号として出力されることとなる。
【００４５】
メモリアレイ４００からのｋ個の出力電気信号を電気−光型のパラレル−シリアル変換器５００に送り込む方法としては、図１１の左側に示すように、面発光レーザ４０５で電気信号を光信号に変換後、その光信号を再び受光素子５０１で電気信号に変換する光Ｉ／Ｏ方式や、あるいは図１１の右側に示すように、ソルダーボンディング法により接点４０６と接点５０２とを張り付けて電気信号のまま送り込む方法等が使用できる。
【００４６】
［電気−光型のパラレル−シリアル変換器］
図１２は本発明による上記の電気−光型のパラレル−シリアル変換器５００の構成例を示す図である。５０３は元の光パケットのビット周期のｋ倍の周期のパルスを発振する光パルス光源である。５０４は分波器、５０５はｋ個の光変調器、５０６は光遅延器、および５０７は光合波器であり、以上のうち導波路部分はＰＬＣにより構成されている。なお、光遅延器５０６は分波器５０４と光変調器５０５の間に設けても良い。
【００４７】
メモリアレイ４００では、書き込まれたデータのアドレスを指定して読み出すと、アドレスを共通化されたｋ個のメモリセルアレイ４０１からｋ個の低速な電気信号が同時に出力される。これらｋ個の並列電気信号は、ｋ個の光変調器５０５にそれぞれ供給される。光パルス光源５０３からの光パルスは、分波器５０４によりｋ本に分けられ、ｋ個の光変調器５０５を通過する際に、上記したｋ個の電気信号により変調を受け、変調を受けたそれら光パルスは光遅延器５０６により１ビットづつの遅延を受けた後に、合波器５０７で合波される。以上により、ｋ個の低速な並列電気信号は再びビット周期が１／ｋ倍の元の高速な１本の光パケットに再構築される。
【００４８】
図１３は電気−光型のパラレル−シリアル変換器５００の別の構成例を示す図である。図１２に示した電気−光型のパラレル−シリアル変換器５００では、ｋが大きい場合は、大量の光変調器が必要になってしまう。
【００４９】
そこで、このようにｋが大きい場合は、図１３に示すように、ｋ個の並列電気信号をｎ個単位で束ねて、ｍ本の並列電気信号列を作成し（ｋ＝ｎ×ｍ）、上述と同様に、ｍ個の光変調器５０５Ａにより再び元の高速な光パケット信号を出力させる。これにより、必要とする光変調器の数を大幅に削減（１／ｎ）することが可能となる。
【００５０】
ｎ個の並列電気信号を束ねるには、ｎ個のトランジスタ５０８のドレインに、ＲＡＭアレイ４００から同時に出力するｋ個の並列電気信号の内のｎ個をそれぞれバイアス電源として供給する。図１３では１組のｎ個のトランジスタ５０８とその関連部分のみを示しているがこのような回路をｍ組使用する。そして、各トランジスタ５０８のゲートに電気パルスを入力して、電気信号の一部をサンプリングし、そのサンプリング信号でそのトランジスタのソースに接続されたキャパシタ５０９を充電する。以上のトランジスタ５０８とキャパシタ５０９はサンプルホールド部を構成し、ここでｎ個の電気信号が同時にサンプルホールドされる。
【００５１】
さらに、光クロック（周期は元の光パケットのビット周期のｋ倍）をＰＬＣ等で構成された光遅延器５１１で１ビットずつ遅延して、ｎ個の光伝導スイッチ５１０に順次照射することにより、各キャパシタ５０９に蓄積された電荷は順に放電して、負荷抵抗５１２によりｎ個のパルスが連続する電気パルス列信号に変換される。以上の光伝導スイッチ５１０、光遅延器５１１、負荷抵抗５１２は電気−電気型のパラレル−シリアル変換部を構成する。
【００５２】
上記のようにして得られた電気パルス列信号は、光変調器５０５Ａの１個に入力する。この場合は、ｋ個の並列信号がｍ本ごとｎ回に分けて光変調器５０５Ａで変調されることになる。なお、ここで使用する光パルス光源５０３Ａから出力するパルス周期は、元の光パケットのビット周期のｍ倍とする。このようにして、ｋ個づつのデータが順次読み出され、全体として元の光パケットが出力されることになる。
【００５３】
以上述べたように、本発明の上記の実施形態によれば、高速なバースト的光パケット信号を、本発明による光−光型のシリアル−パラレル変換器２００を用いて、Ｓｉ系メモリ回路（図示しない）に書き込み、本発明による電気−光型のパラレル−シリアル変換器５００を用いて、再び高速光パケットとして自由に読み出すことが可能な大容量光メモリ装置が小型・低消費電力で実現できる。
【産業上の利用可能性】
【００５４】
以上の説明から理解できるように、本発明は、例えば、本発明による上述したシリアル−パラレル変換、パラレル−シリアル変換の技術を組み合わせることで、ラベル処理、光メモリ、光ビットレート変換等の機能を実現することが可能であり、さらにそれらを融合することにより高性能なルータや光コンピュータなどの高次機能の光情報処理装置または光情報処理システムを実現できるので、産業の発展に大いに寄与できると期待できる。
【図面の簡単な説明】
【００５５】
【図１】光信号列をシリアル−パラレル変換する本発明の一実施形態の説明図である。
【図２】光信号列をシリアル−パラレル変換する本発明の一実施形態の説明図である。
【図３】光信号列をシリアル−パラレル変換する本発明の一実施形態の説明図である。
【図４】光信号列をシリアル−パラレル変換する本発明の一実施形態の説明図である。
【図５】光信号列をシリアル−パラレル変換する本発明の一実施形態の説明図である。
【図６】光信号列をシリアル−パラレル変換する本発明の一実施形態の説明図である。
【図７】光信号列をシリアル−パラレル変換する本発明の一実施形態の説明図である。
【図８】光信号列をシリアル−パラレル変換する本発明の一実施形態の説明図である。
【図９】本発明の光−光型シリアル−パラレル変換装置および電気−光型パラレル−シリアル変換装置を用いた光ランダムアクセスメモリ装置の構成例を示すブロック図である。
【図１０】Ｓｉ系ＲＡＭアレイ部分の詳細な説明図である。
【図１１】Ｓｉ系ＲＡＭアレイから出力する電気データを電気−光型のパラレル−シリアル変換器に転送する手法の説明図である。
【図１２】本発明の一実施形態における電気−光型のパラレル−シリアル変換器の説明図である。
【図１３】本発明の一実施形態における別の例の電気−光型のパラレル−シリアル変換器の説明図である。
【図１４】従来の光パケット通信系の構成例を示すブロック図である。
【符号の説明】
【００５６】
１  Ｏ／Ｅ受信回路
２  電気クロック信号発生器
３  電気シリアル−パラレル変換器
４  Ｓｉメモリセルアレイ
５  電気パラレル−シリアル変換器
６  Ｅ／Ｏ送信回路
１０４  光−光型シリアル−パラレル変換器
２００  光−光型シリアル−パラレル変換器
２０１  分波器
２０２  光遅延器
２０３，２０５  集光レンズ
２０４  透過型の面型光スイッチ
２０６  マイクロレンズアレイ
２０７  光ファイバ（光ファイバアレイ）
２０８  偏光ビームスプリッタ（ＰＢＳ）
２０９  λ／4波長板
２１０  集光レンズ
２１１  反射型の面型光スイッチ
３００  受光素子アレイ
３０１  受光素子
４００  Ｓｉ系ＲＡＭアレイ
４０１  メモリセルアレイ
４０２  制御回路
４０３  カラムアドレス回路
４０４  ローアドレス回路
４０５  面発光レーザ
４０６、５０２  接点
５００  電気−光型パラレル−シリアル変換器
５０１  受光素子
５０３、５０３Ａ  光パルス光源
５０４、５０４Ａ  分波器
５０５、５０５Ａ  光変調器
５０６、５０６Ａ  光遅延器
５０７、５０７Ａ  合波器
【図１】
2004254345.tif 000003
【図２】
2004254345.tif 000004
【図３】
2004254345.tif 000005
【図４】
2004254345.tif 000006
【図５】
2004254345.tif 000007
【図６】
2004254345.tif 000008
【図７】
2004254345.tif 000009
【図８】
2004254345.tif 000010
【図９】
2004254345.tif 000011
【図１０】
2004254345.tif 000012
【図１１】
2004254345.tif 000013
【図１２】
2004254345.tif 000014
【図１３】
2004254345.tif 000015
【図１４】
2004254345.tif 000016