(57)【要約】【課題】  トランジスタのしきい電圧や電子移動度を補償することができ，データ線を充分に充電させることが可能な発光表示装置を提供すること。【解決手段】  データ電流によって駆動される発光表示装置の画素回路において，まず，駆動トランジスタＭ１のゲートとソースとの間に形成されるキャパシタＣ１，Ｃ２に，データ電流に対応する第１電圧を印加する。次いで，第２キャパシタＣ１に，駆動トランジスタのしきい電圧に対応する第２電圧を印加する。その後，キャパシタＣ１，Ｃ２を並列に連結して，駆動トランジスタＭ１のゲートとソースとの間の電圧を第３電圧とし，駆動トランジスタＭ１からの駆動電流を発光素子に伝達する。この時，発光素子ＯＬＥＤに流れる駆動電流は，上記第３電圧に対応して決定される。これにより，比較的大きいデータ電流によって，発光表示装置の発光素子の発光量を制御することができる。【選択図】  図５
2004310014.tif 000002
【特許請求の範囲】
【請求項１】
画像信号を表すデータ電流を伝達する複数のデータ線と，選択信号を伝達する複数の走査線と，前記データ線および前記走査線によって定義される複数の画素に各々形成される複数の画素回路と，を備える発光表示装置において，
前記画素回路は，
印加される電流に対応して発光する発光素子と；
前記発光素子を発光させるための駆動電流を出力し，第１及び第２主電極と制御電極とを有する第１トランジスタと；
第１制御信号に応答して前記第１トランジスタをダイオード形態に連結させる第１スイッチング素子と；
前記走査線からの第１選択信号に応答して前記データ線からの前記データ電流を前記第１トランジスタに伝達する第２スイッチング素子と；
第２制御信号に応答して前記第２スイッチング素子からの前記データ電流に対応する第１電圧を保存する第１保存素子と；
前記第２制御信号の動作禁止レベルに応答して前記第１トランジスタのしきい電圧に対応する第２電圧を保存する第２保存素子と；
第３制御信号に応答して前記第１トランジスタからの前記駆動電流を前記発光素子に伝達する第３スイッチング素子と；
を含み，
前記第１保存素子に前記第１電圧が印加された後，前記第２保存素子に前記第２電圧が印加され，前記第１及び第２保存素子の結合によって前記第１保存素子に保存された第３電圧が前記第１トランジスタに印加され，前記駆動電流が前記発光素子に出力されることを特徴とする，発光表示装置。
【請求項２】
前記第１及び第２制御信号と前記第１選択信号とが動作許可レベルとなることにより，前記第１保存素子に前記第１電圧が保存される第１期間；
前記第１制御信号が動作許可レベルとなり，前記第２制御信号及び前記第１選択信号が動作禁止レベルとなることにより，前記第２保存素子に前記第２電圧が保存される第２期間；
前記第１制御信号が動作禁止レベルとなり，前記第３制御信号が動作許可レベルとなることにより，前記第３電圧に対応する前記駆動電流が前記発光素子に供給される第３期間；
の順に動作することを特徴とする，請求項１に記載の発光表示装置。
【請求項３】
前記画素回路は，前記第２制御信号に応答して導通し前記第１トランジスタの制御電極に第１端が連結される第４スイッチング素子をさらに含み，
前記第４スイッチング素子が導通して前記第１保存素子が構成され，前記第４スイッチング素子が遮断して前記第２保存素子が構成されることを特徴とする，請求項１または２のいずれかに記載の発光表示装置。
【請求項４】
前記第２保存素子は，前記第１トランジスタの制御電極と第１主電極との間に連結される第１キャパシタによって構成され；
前記第１保存素子は，前記第１トランジスタの第１主電極と前記第４スイッチング素子の第２端との間に連結される第２キャパシタと，前記第１キャパシタとを並列に連結することによって構成されることを特徴とする，請求項３に記載の発光表示装置。
【請求項５】
前記第１保存素子は，前記第４スイッチング素子の第２端と前記第１トランジスタの第１主電極との間に連結される第１キャパシタによって構成され；
前記第２保存素子は，前記第４スイッチング素子の第２端と前記第１トランジスタの制御電極との間に連結される第２キャパシタと，前記第１キャパシタとを直列に連結することによって構成されることを特徴とする，請求項３に記載の発光表示装置。
【請求項６】
前記第１制御信号は，前記第１選択信号と，前記第１選択信号後に動作許可期間を有する次の走査線からの第２選択信号とから構成され；
前記第１スイッチング素子は，前記第１選択信号に応答して前記第１トランジスタをダイオード形態に連結させる第２トランジスタと，前記第２選択信号に応答して前記第１トランジスタをダイオード形態に連結させる第３トランジスタと，を含むことを特徴とする，請求項３，４または５のいずれかに記載の発光表示装置。
【請求項７】
前記第２制御信号は，前記第１選択信号と，前記第３制御信号とから構成され；
前記画素回路は，前記第４スイッチング素子に並列に連結される第５スイッチング素子をさらに含み；
前記第４スイッチング素子は，前記第１選択信号に応答して導通し，前記第５スイッチング素子は，前記第３制御信号に応答して導通することを特徴とする，請求項３，４または５のいずれかに記載の発光表示装置。
【請求項８】
前記第１制御信号は，前記第１選択信号と，前記第１選択信号後に動作許可期間を有する次の走査線からの第２選択信号とから構成され；
前記第２制御信号は，前記第１選択信号と，前記第３制御信号とから構成され；
前記第１スイッチング素子は，前記第１選択信号に応答して前記第１トランジスタをダイオード形態に連結させる第２トランジスタと，前記第２選択信号に応答して前記第１トランジスタをダイオード形態に連結させる第３トランジスタとを含み；
前記画素回路は，前記第４スイッチング素子に並列に連結される第５スイッチング素子をさらに含み；
前記第４スイッチング素子は，前記第１選択信号に応答して導通し，前記第５スイッチング素子は，前記第３制御信号に応答して導通することを特徴とする，請求項３，４または５のいずれかに記載の発光表示装置。
【請求項９】
走査線からの選択信号に応答してデータ線からのデータ電流を伝達するスイッチング素子と，前記データ電流に対応した駆動電流を出力し第１及び第２主電極と制御電極とを有するトランジスタと，前記トランジスタからの駆動電流に対応して発光する発光素子と，を含む画素回路を備えた発光表示装置を駆動する方法において：
前記トランジスタの制御電極と第１主電極との間に構成される第１保存素子に，前記スイッチング素子からのデータ電流に対応する第１電圧を印加する第１段階と；
前記トランジスタの制御電極と第１主電極との間に構成される第２保存素子に，前記トランジスタのしきい電圧に対応する第２電圧を印加する第２段階と；
前記第１及び第２保存素子を連結することにより，前記トランジスタの制御電極と第１主電極との間の電圧を第３電圧とし，前記トランジスタからの駆動電流を前記発光素子に伝達する第３段階と；
を含み，
前記トランジスタからの駆動電流は，前記第３電圧に対応して決定されることを特徴とする，発光表示装置の駆動方法。
【請求項１０】
前記第１段階で，前記第１保存素子は，前記トランジスタの制御電極と第１主電極との間に並列に連結される第１及び第２キャパシタを含み；
前記第２段階で，前記第２保存素子は，前記第１キャパシタを含み；
前記第３段階で，前記第３電圧は，前記第１及び第２キャパシタを並列に連結することによって決定されることを特徴とする，請求項９に記載の発光表示装置の駆動方法。
【請求項１１】
前記第１段階で，前記第１保存素子は，前記トランジスタの制御電極と第１主電極との間に連結される第１キャパシタを含み，
前記第２段階で，前記第２保存素子は，前記第１キャパシタと，前記第１キャパシタと前記トランジスタの制御電極との間に連結される第２キャパシタとを含み，
前記第３段階で，前記第３電圧は，前記第１キャパシタによって決定されることを特徴とする，請求項９に記載の発光表示装置の駆動方法。
【請求項１２】
前記第１段階は，
第１制御信号に応答して前記トランジスタがダイオード形態に連結される段階と；
第２制御信号の第１レベルに応答して前記第１保存素子が構成される段階と；
前記走査線からの第１選択信号に応答して前記データ電流が伝達される段階と；
前記第１電圧が前記第１保存素子に印加される段階と；
を含み：
前記第２段階は，
前記第１制御信号に応答して前記トランジスタがダイオード形態に連結される段階と；
前記第２制御信号の第２レベルに応答して前記第２保存素子が構成される段階と；
前記第２電圧が前記第２保存素子に印加される段階と；
を含み：
前記第３段階は，
前記第２制御信号の第１レベルに応答して前記第３電圧を保存する前記第１保存素子が構成される段階と；
第３制御信号に応答して前記駆動電流が前記発光素子に伝達される段階と；
を含むことを特徴とする，請求項９，１０または１１のいずれかに記載の発光素子の駆動方法。
【請求項１３】
前記第１段階での前記第１制御信号は，前記第１選択信号で構成され；
前記第２段階での前記第１制御信号は，前記第１選択信号後に動作許可期間を有する次の走査線からの第２選択信号で構成されることを特徴とする，請求項１２に記載の発光表示装置の駆動方法。
【請求項１４】
前記第１段階での前記第２制御信号は，前記第１選択信号で構成され；
前記第３段階での前記第２制御信号は，前記第３制御信号で構成されることを特徴とする，請求項１２に記載の発光表示装置の駆動方法。
【請求項１５】
前記第１段階での前記第２制御信号及び前記第１制御信号は，前記第１選択信号で構成され；
前記第２段階での前記第１制御信号は，前記第１選択信号後に動作許可期間を有するその次の走査線からの第２選択信号で構成され；
前記第３段階での前記第２制御信号は，前記第３制御信号で構成されることを特徴とする，請求項１２に記載の発光表示装置の駆動方法。
【請求項１６】
画像信号を表すデータ電流を伝達する複数のデータ線と，選択信号を伝達する複数の走査線と，前記データ線および前記走査線によって定義される複数の画素に各々形成される複数の画素回路と，を備える発光表示装置の表示パネルにおいて，
前記画素回路は，
印加される電流に対応して光を発光する発光素子と；
前記発光素子を発光させるための駆動電流を出力し，第１及び第２主電極と制御電極とを有する第１トランジスタと；
第１制御信号に応答して前記第１トランジスタをダイオード形態に連結する第１スイッチング素子と；
前記走査線からの第１選択信号に応答して前記データ線からの前記データ電流を前記第１トランジスタに伝達する第２スイッチング素子と；
第３制御信号に応答して前記第１トランジスタからの駆動電流を前記発光素子に伝達する第３スイッチング素子と；
第２制御信号に応答して動作する第４スイッチング素子と；
前記第４スイッチング素子がオン状態である時，前記第１トランジスタの制御電極と第１主電極の間に構成される第１保存素子と；
前記第４スイッチング素子がオフ状態である時，前記第１トランジスタの制御電極と第１主電極の間に構成される第２保存素子と；
を含み：
前記データ電流に対応する第１電圧が前記第１保存素子に印加される第１期間，前記第１トランジスタのしきい電圧に対応する第２電圧が前記第２保存素子に印加される第２期間，前記第１及び第２電圧によって前記第１保存素子に保存された第３電圧によって前記駆動電流が生成される第３期間，の順に駆動することを特徴とする，発光表示装置の表示パネル。
【請求項１７】
前記第１期間では，前記第１及び第２制御信号と前記第１選択信号とが動作許可レベルとなり，前記第３制御信号の動作禁止レベルとなることによって動作し；
前記第２期間では，前記第１制御信号が動作許可レベルとなり，前記第２及び第３制御信号と前記第１選択信号とが動作禁止レベルとなることによって動作し，
前記第３期間では，前記第２及び第３制御信号が動作許可レベルとなり，前記第１選択信号と前記第１制御信号が動作禁止レベルとなることによって動作することを特徴とする，請求項１６に記載の発光表示装置の表示パネル。
【請求項１８】
前記第１期間での前記第１制御信号は，前記第１選択信号で構成され，前記第２期間での前記第１制御信号は，前記第１選択信号後に動作許可期間を有する次の走査線からの第２選択信号で構成され；
前記第１スイッチング素子は，前記第１選択信号に応答するトランジスタと，前記第２選択信号に応答するトランジスタと，を含むことを特徴とする，請求項１６または１７のいずれかに記載の発光表示装置の表示パネル。
【請求項１９】
前記第１期間での前記第２制御信号は，前記第１選択信号で構成され，前記第３期間での前記第２制御信号は，前記第３制御信号で構成され；
前記第４スイッチング素子は，前記第１選択信号に応答するトランジスタと，前記第３制御信号に応答するトランジスタとを含むことを特徴とする，請求項１６または１７のいずれかに記載の発光表示装置の表示パネル。
【請求項２０】
前記第１期間での前記第１制御信号は，前記第１選択信号で構成され，前記第２期間での前記第１制御信号は，前記第１選択信号後に動作許可期間を有する次の走査線からの第２選択信号で構成され；
前記第１期間での前記第２制御信号は，前記第１選択信号で構成され，前記第３期間での前記第２制御信号は，前記第３制御信号で構成され；
前記第１スイッチング素子は，前記第１選択信号に応答するトランジスタと，前記第２選択信号に応答するトランジスタとを含み；
前記第４スイッチング素子は，前記第１選択信号に応答するトランジスタと，前記第３制御信号に応答するトランジスタとを含むことを特徴とする，請求項１６または１７のいずれかに記載の発光表示装置の表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，発光表示装置およびその駆動方法，並びに発光表示装置の表示パネルに関し，特に，有機電界発光表示装置等に関する。
【背景技術】
【０００２】
一般に，有機電界発光（以下，「有機ＥＬ」；Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅという。）表示装置は，蛍光性有機化合物を電気的に励起して発光させる表示装置である。この有機ＥＬ表示装置は，例えば，Ｎ×Ｍ個の有機発光セルを電圧駆動あるいは電流駆動して，映像を表現できる構成である。このような有機発光セルは，図１に示すように，アノード（ＩＴＯ；Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ），有機薄膜，カソード（金属）の構造を有している。有機薄膜は，電子と正孔の均衡を良くして発光効率を向上させるために，一般的には，アノード側より，正孔注入層，正孔輸送層，発光層，電子輸送層及び電子注入層を含む多層構造を有している。
【０００３】
このように構成される有機発光セルを駆動する方式としては，単純マトリックス方式と，薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）または比較的厚い電界効果型トランジスタ（ＭＯＳＦＥＴ；Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などを利用した能動駆動方式とがある。単純マトリックス方式は，正極駆動線と負極駆動線を直交させて形成し，駆動線を選択して有機発光セルを駆動発光させる。これに対して，能動駆動方式は，薄膜トランジスタとキャパシタを各ＩＴＯ画素電極に接続し，キャパシタ容量によって電圧を維持するようにする駆動方式である。この時，キャパシタに電圧を維持させるために印加する信号の形態によって，能動駆動方式は電圧指定方式（電圧記入方式）と電流指定方式（電流記入方式）とに分けられる。
【０００４】
以下，図２及び図３を参照して，従来技術による電圧指定方式及び電流指定方式の有機ＥＬ表示装置について説明する。
【０００５】
図２は，有機ＥＬ素子を駆動するための従来の電圧指定方式の画素回路であって，Ｎ×Ｍ個の画素のうちの一つを代表的に示した図面である。図２に示すように，有機ＥＬ素子（ＯＬＥＤ）にトランジスタ（Ｍ１）が連結されており，発光のための電流を供給する。トランジスタ（Ｍ１）の電流量は，スイッチングトランジスタ（Ｍ２）を通じて印加されるデータ電圧によって制御される。この時，印加された電圧を一定期間維持するためのキャパシタ（Ｃ１）が，トランジスタ（Ｍ１）のソースとゲートの間に連結されている。トランジスタ（Ｍ２）のゲートには走査線（Ｓｎ）が連結されており，ソース側にはデータ線（Ｄｍ）が連結されている。
【０００６】
このような構造の画素回路の動作について説明すると，スイッチングトランジスタ（Ｍ２）のゲートに印加される選択信号によってトランジスタ（Ｍ２）が導通すれば，データ線（Ｄｍ）からのデータ電圧がトランジスタ（Ｍ１）のゲートに印加される。その後，ゲートとソース間で充電されたキャパシタ（Ｃ１）電圧（ＶＧＳ）に応じてトランジスタ（Ｍ１）に電流（ＩＯＬＥＤ）が流れ，この電流（ＩＯＬＥＤ）に対応して有機ＥＬ素子（ＯＬＥＤ）が発光する。
【０００７】
この時，有機ＥＬ素子（ＯＬＥＤ）に流れる電流は，電界効果型トランジスタ（Ｍ１）の特性に従って，次の数式１で表される。
【０００８】
【数１】
2004310014.tif 000003
この数式１で，ＩＯＬＥＤは有機ＥＬ素子（ＯＬＥＤ）に流れる電流，ＶＧＳはトランジスタ（Ｍ１）のソースとゲートの間の電圧，ＶＴＨはトランジスタ（Ｍ１）のしきい電圧，ＶＤＡＴＡはデータ電圧，βは定数値を示す。
【０００９】
数式１に示したように，図２に示した画素回路によれば，印加されるデータ電圧に対応する電流が有機ＥＬ素子（ＯＥＬＤ）に供給され，供給された電流に対応して有機ＥＬ素子が発光する。この時，印加されるデータ電圧は，階調を表現するために一定の範囲で多段階の値を有する。
【００１０】
しかし，このような従来の電圧指定方式の画素回路では，製造工程での不均一性により生じるトランジスタのしきい電圧（ＶＴＨ）の偏差及び電子移動度の偏差が原因で，安定した多段階階調を得ることが困難であるという問題点がある。例えば，全幅３Ｖで画素のトランジスタを駆動する場合，８ビット（２５６段階）階調を表現するためには１２ｍＶ（＝３Ｖ／２５６）間隔でトランジスタのゲートに電圧を印加しなければならない。仮に，製造工程の不均一によるトランジスタのしきい電圧の偏差が１００ｍＶである場合には，隣接画素の輝度関係（明暗）が反転するなどの不具合を生じる可能性があり，多段階階調を表現するのが困難となる。また，電子移動度の偏差によって数式１でのβ値が変わるので，さらに多段階階調を表現するのは困難となる。
【００１１】
これに対し，電流指定方式では，画素回路に電流を供給する電流源がパネル全体を通じて均一であるとすれば，例えば，各データ線の駆動特性だけを均一化すれば，各画素内の駆動トランジスタが不均一な電圧−電流特性を有するとしても，均一なディスプレイ特性を得ることができる。
【００１２】
図３は，有機ＥＬ素子を駆動するための従来の電流指定方式の画素回路であって，Ｎ×Ｍ個の画素のうちの一つを代表的に示した図面である。図３に示すように，有機ＥＬ素子（ＯＬＥＤ）にトランジスタ（Ｍ１）が連結されて発光のための電流を供給する。トランジスタ（Ｍ１）の電流量は，トランジスタ（Ｍ２）を通じて印加されるデータ電流によって制御される。
【００１３】
この画素回路の動作を説明すると，走査線（Ｓｎ）に印加された選択信号（ローレベル）によってトランジスタ（Ｍ２，Ｍ３）が導通すれば，トランジスタ（Ｍ１）はダイオード連結状態になってデータ線（Ｄｍ）からのデータ電流（ＩＤＡＴＡ）に対応するダイオード電圧がキャパシタ（Ｃ１）に充電保存される。次に，走査線（Ｓｎ）の選択信号が消えて電位がハイレベルになるとトランジスタ（Ｍ２，Ｍ３）が遮断され，走査線（Ｅｎ）に発光信号（ローレベル）が印加されればトランジスタ（Ｍ４）が導通する。その後，電源（正電圧ＶＤＤ）から電流が供給され，キャパシタ（Ｃ１）に保存された電圧に対応する電流がトランジスタ（Ｍ１）と有機ＥＬ素子（ＯＬＥＤ）に流れて発光が行われる。この時，有機ＥＬ素子（ＯＬＥＤ）に流れる電流は数式２のようになる。
【００１４】
【数２】
2004310014.tif 000004
この数式２で，ＶＧＳはトランジスタ（Ｍ１）のソースとゲートの間の電圧，ＶＴＨはトランジスタ（Ｍ１）のしきい電圧，ＩＤＡＴＡは定数値を表す。
【００１５】
数式２に示したように，図３に示した従来の画素回路によれば，有機ＥＬ素子に流れる電流（ＩＯＬＥＤ）はデータ電流（ＩＤＡＴＡ）と同一であるので，印加される電流源がパネル全体を通じて均一であるとすれば均一な発光特性を得ることができる。しかし，有機ＥＬ素子に流れる電流（ＩＯＬＥＤ）は，微細電流であるので，微細電流（ＩＤＡＴＡ）で画素回路を制御しなければならず，有機ＥＬ素子の所要電圧までデータ線を充電するのに長時間を要するという問題点がある。例えば，データ線の負荷のキャパシタンスが３０ｐＦであると仮定する場合に，数十ｎＡから数百ｎＡ程度のデータ電流でデータ線の負荷を充電するためには，数ｍｓの時間が必要である。これは数十μ水準であるライン時間（走査線毎の駆動時間）を考慮すると，充電時間が不十分となるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は，上記問題に鑑みてなされたものであり，本発明の目的とするところは，トランジスタのしきい電圧や電子移動度を補償することができ，データ線を十分に充電させることが可能な，新規かつ改良された発光表示装置とその駆動方法およびその表示パネルを提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するために，本発明のある観点によれば，画像信号を表すデータ電流を伝達する複数のデータ線と，選択信号を伝達する複数の走査線と，データ線および走査線によって定義される複数の画素に各々形成される複数の画素回路と，を備える発光表示装置が提供される。この発光表示装置の画素回路は，発光素子，第１トランジスタ，第１乃至第３スイッチング素子，第１及び第２保存素子を含む。発光素子は，第１トランジスタから印加される駆動電流の大きさに対応した光を発光する。第１トランジスタは，第１主電極（ソース電極），第２主電極（ドレイン電極）と制御電極（ゲート電極）とを有する。この第１トランジスタは，画素回路に電気的に連結される電源供給線から発光素子への電流供給をオン／オフし，発光素子を発光させるための駆動電流を出力する。第１スイッチング素子は，第１制御信号に応答して第１トランジスタをダイオード形態に連結させる。第２スイッチング素子は，走査線からの第１選択信号に応答してデータ線からのデータ電流を第１トランジスタに伝達する。第１保存素子は，第２制御信号に応答して第２スイッチング素子からのデータ電流に対応する第１電圧を保存する。第２保存素子は，第２制御信号の動作禁止レベルに応答して第１トランジスタのしきい電圧に対応する第２電圧を保存する。第３スイッチング素子は，第３制御信号に応答して第１トランジスタからの駆動電流を発光素子に伝達する。かかる画素回路は，第１保存素子に第１電圧を印加した後，第２保存素子に第２電圧を印加し，さらに，第１及び第２保存素子の結合によって第１保存素子に保存された第３電圧を第１トランジスタに印加して，この第３電圧に応じた駆動電流が発光素子に出力され，発光素子が発光する。
【００１８】
なお，上記「トランジスタをダイオード形態に連結させる」とは，トランジスタのドレインとゲートを接続することをいう。かかる接続によって，トランジスタのドレインとゲートに流れる電流の和が，データ線に流れる電流と同一になる。
【００１９】
かかる構成により，まず，データ電流に対応する第１電圧を第１トランジスタのゲートとソースの間に形成される第１保存素子に印加し，次いで，駆動トランジスタのゲートとソースの間に形成される第２保存素子に第１トランジスタのしきい電圧に対応する第２電圧を印加し，さらに，第１電圧を保存する第１保存素子と，第２電圧を保存する第２保存素子とを連結することにより，第１トランジスタのゲートとソースの間の電圧を第３電圧とし，第１トランジスタからの駆動電流を発光素子に伝達することができる。この時，駆動電流は第３電圧に応じて決定される。これにより，比較的大きいデータ電流によって，発光素子の発光量を制御することができる。
【００２０】
また，上記第１及び第２制御信号と第１選択信号とが動作許可レベルとなることにより，第１保存素子に第１電圧が保存される第１期間；第１制御信号が動作許可レベルとなり，第２制御信号及び第１選択信号が動作禁止レベルとなることにより，第２保存素子に第２電圧が保存される第２期間；第１制御信号が動作禁止レベルとなり，第３制御信号が動作許可レベルとなることにより，第３電圧に対応する駆動電流が発光素子に供給される第３期間；の順に動作するように構成してもよい。
【００２１】
また，上記画素回路は，第２制御信号に応答して導通し第１トランジスタの制御電極に第１端が連結される第４スイッチング素子をさらに含むようにしてもよい。このとき，第４スイッチング素子が導通して第１保存素子が構成され，第４スイッチング素子が遮断して第２保存素子が構成されるようにしてもよい。
【００２２】
また，上記第２保存素子は，第１トランジスタの制御電極と第１主電極との間に連結される第１キャパシタによって構成されるようにしてもよい。また，上記第１保存素子は，第１トランジスタの第１主電極と第４スイッチング素子の第２端との間に連結される第２キャパシタと，上記第１キャパシタとを並列に連結することによって構成されるようにしてもよい。
【００２３】
また，上記第１保存素子は，第４スイッチング素子の第２端と第１トランジスタの第１主電極との間に連結される第１キャパシタによって構成されるようにしてもよい。さらに，上記第２保存素子は，第４スイッチング素子の第２端と第１トランジスタの制御電極との間に連結される第２キャパシタと，上記第１キャパシタとを直列に連結することによって構成されるようにしてもよい。
【００２４】
また，上記第１制御信号は，第１選択信号と，第１選択信号後に動作許可期間を有する次の走査線からの第２選択信号とから構成されるようにしてもよい。このとき，第１スイッチング素子は，第１選択信号に応答して第１トランジスタをダイオード形態に連結させる第２トランジスタと，第２選択信号に応答して第１トランジスタをダイオード形態に連結させる第３トランジスタと，を含むようにしてもよい。
【００２５】
また，上記第２制御信号は，第１選択信号と，第３制御信号とから構成されるようにしてもよい。このとき，画素回路は，第４スイッチング素子に並列に連結される第５スイッチング素子をさらに含み；第４スイッチング素子は，第１選択信号に応答して導通し，第５スイッチング素子は，第３制御信号に応答して導通するようにしてもよい。
【００２６】
また，上記第１制御信号は，第１選択信号と，第１選択信号後に動作許可期間を有する次の走査線からの第２選択信号とから構成され，第２制御信号は，第１選択信号と，第３制御信号とから構成されようにしてもよい。このとき，第１スイッチング素子は，第１選択信号に応答して第１トランジスタをダイオード形態に連結させる第２トランジスタと，第２選択信号に応答して第１トランジスタをダイオード形態に連結させる第３トランジスタとを含み，画素回路は，第４スイッチング素子に並列に連結される第５スイッチング素子をさらに含むようにしてもよい。さらに，第４スイッチング素子は，第１選択信号に応答して導通し，第５スイッチング素子は，第３制御信号に応答して導通するようにしてもよい。
【００２７】
また，上記課題を解決するために，本発明の別の観点によれば，走査線からの選択信号に応答してデータ線からのデータ電流を伝達するスイッチング素子と，データ電流に対応した駆動電流を出力し第１及び第２主電極と制御電極とを有するトランジスタと，トランジスタからの駆動電流に対応して発光する発光素子と，を含む画素回路を備えた発光表示装置を駆動する方法が提供される。この発光表示装置を駆動方法は，第１段階と，第２段階と，第３段階とを含む。第１段階では，トランジスタの制御電極と第１主電極との間に構成される第１保存素子に，スイッチング素子からのデータ電流に対応する第１電圧を印加する。次いで，第２段階では，トランジスタの制御電極と第１主電極との間に構成される第２保存素子に，トランジスタのしきい電圧に対応する第２電圧を印加する。さらに，第３段階では，第１及び第２保存素子を連結することにより，トランジスタの制御電極と第１主電極との間の電圧を第３電圧とし，トランジスタからの駆動電流を発光素子に伝達する。このとき，トランジスタからの駆動電流は，第３電圧に対応して決定される。
【００２８】
また，上記第１段階で，第１保存素子は，トランジスタの制御電極と第１主電極との間に並列に連結される第１及び第２キャパシタを含むようにしてもよい。また，上記第２段階で，第２保存素子は，第１キャパシタを含むようにしてもよい。さらに，上記第３段階で，第３電圧は，第１及び第２キャパシタを並列に連結することによって決定されるようにしてもよい。
【００２９】
また，上記第１段階で，第１保存素子は，トランジスタの制御電極と第１主電極との間に連結される第１キャパシタを含むようにしてもよい。また，上記第２段階で，第２保存素子は，第１キャパシタと，第１キャパシタとトランジスタの制御電極との間に連結される第２キャパシタとを含むようにしてもよい。また，上記第３段階で，第３電圧は，第１キャパシタによって決定されるようにしてもよい。
【００３０】
また，上記第１段階は，第１制御信号に応答してトランジスタがダイオード形態に連結される段階と；第２制御信号の第１レベルに応答して第１保存素子が構成される段階と；走査線からの第１選択信号に応答してデータ電流が伝達される段階と；第１電圧が第１保存素子に印加される段階と；を含むようにしてもよい。また，上記第２段階は，第１制御信号に応答してトランジスタがダイオード形態に連結される段階と；第２制御信号の第２レベルに応答して第２保存素子が構成される段階と；第２電圧が第２保存素子に印加される段階と；を含むようにしてもよい。さらに，上記第３段階は，第２制御信号の第１レベルに応答して第３電圧を保存する第１保存素子が構成される段階と；第３制御信号に応答して駆動電流が発光素子に伝達される段階と；を含むようにしてもよい。
【００３１】
また，上記第１段階での第１制御信号は第１選択信号で構成されるようにしてもよい。また，上記第２段階での第１制御信号は，第１選択信号後に動作許可期間を有する次の走査線からの第２選択信号で構成されるようにしてもよい。さらに，上記第１段階での第２制御信号は，第１選択信号で構成され；上記第３段階での第２制御信号は，第３制御信号で構成されるようにしてもよい。
【００３２】
また，上記第１段階での第２制御信号及び第１制御信号は，第１選択信号で構成されるようにしてもよい。また，上記第２段階での第１制御信号は，第１選択信号後に動作許可期間を有するその次の走査線からの第２選択信号で構成されようにしてもよい。また，上記第３段階での第２制御信号は，第３制御信号で構成されるようにしてもよい。
【００３３】
また，上記課題を解決するために，本発明の別の観点によれば，画像信号を表すデータ電流を伝達する複数のデータ線と，選択信号を伝達する複数の走査線と，データ線および走査線によって定義される複数の画素に各々形成される複数の画素回路と，を備える発光表示装置の表示パネルが提供される。この表示パネルの画素回路は，発光素子，第１トランジスタ，第１乃至第４スイッチング素子，第１及び第２保存素子を含む。発光素子は，印加される電流に対応して光を発光する。第１トランジスタは，発光素子を発光させるための駆動電流を出力し，第１及び第２主電極と制御電極とを有する。第１スイッチング素子は，第１制御信号に応答して第１トランジスタをダイオード形態に連結する。第２スイッチング素子は，走査線からの第１選択信号に応答してデータ線からのデータ電流を第１トランジスタに伝達する。第３スイッチング素子は，第３制御信号に応答して第１トランジスタからの駆動電流を発光素子に伝達する。第４スイッチング素子は，第２制御信号に応答して動作する。第１保存素子は，第４スイッチング素子がオン状態である時，第１トランジスタの制御電極と第１主電極の間に構成される。第２保存素子は，第４スイッチング素子がオフ状態である時，第１トランジスタの制御電極と第１主電極の間に構成される。この画素回路は，第１期間，第２期間，第３期間の順に動作する。第１期間では，データ電流に対応する第１電圧が第１保存素子に印加される。第２期間では，第１トランジスタのしきい電圧に対応する第２電圧が第２保存素子に印加される。第３期間では，第１及び第２電圧によって第１保存素子に保存された第３電圧によって駆動電流が生成される。
【００３４】
また，上記第１期間では，第１及び第２制御信号と第１選択信号とが動作許可レベルとなり，第３制御信号の動作禁止レベルとなることによって動作するようにしてもよい。また，上記第２期間では，第１制御信号が動作許可レベルとなり，第２及び第３制御信号と第１選択信号とが動作禁止レベルとなることによって動作するようにしてもよい。また，上記第３期間では，第２及び第３制御信号が動作許可レベルとなり，第１選択信号と第１制御信号が動作禁止レベルとなることによって動作するようにしてもよい。
【００３５】
また，上記第１期間での第１制御信号は，第１選択信号で構成され，第２期間での第１制御信号は，第１選択信号後に動作許可期間を有する次の走査線からの第２選択信号で構成されようにしてもよい。このとき，第１スイッチング素子は，第１選択信号に応答するトランジスタと，第２選択信号に応答するトランジスタと，を含むようにしてもよい。
【００３６】
また，上記第１期間での第２制御信号は，第１選択信号で構成され，第３期間での第２制御信号は，第３制御信号で構成されようにしてもよい。このとき，第４スイッチング素子は，第１選択信号に応答するトランジスタと，第３制御信号に応答するトランジスタとを含むようにしてもよい。
【００３７】
また，上記第１期間での第１制御信号は，第１選択信号で構成され，第２期間での第１制御信号は，第１選択信号後に動作許可期間を有する次の走査線からの第２選択信号で構成され，上記第１期間での第２制御信号は，第１選択信号で構成され，第３期間での第２制御信号は，第３制御信号で構成されようにしてもよい。このとき，上記第１スイッチング素子は，第１選択信号に応答するトランジスタと，第２選択信号に応答するトランジスタとを含み；上記第４スイッチング素子は，第１選択信号に応答するトランジスタと，第３制御信号に応答するトランジスタとを含むようにしてもよい。
【発明の効果】
【００３８】
以上説明したように，本発明によれば，比較的大きいデータ電流によって発光素子に流れる微少電流を制御できるので，１ライン時間程度でデータ線を充分に充電できる。また，発光素子に流れる電流は，第１トランジスタのしきい電圧偏差や電子移動度の偏差が補償されているので，多段階階調の自然な感じを再現可能な高解像度・大面積の発光表示装置を実現できる。
【発明を実施するための最良の形態】
【００３９】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。また，図面において，本発明の実施の形態を明確に説明するために説明と無関係な部分は省略した。また，ある部分が他の部分と連結されていると言うときいには，直接的に連結されている場合だけでなく，その中間に他の素子を介して電気的に連結されている場合も含むものとする。
【００４０】
（第１の実施形態）
まず，本発明の第１の実施形態にかかる有機ＥＬ表示装置及びその画素回路と駆動方法について説明する。
【００４１】
まず，図４に基づいて，本発明の第１の実施形態にかかる有機ＥＬ表示装置について詳細に説明する。なお，図４は本発明の第１の実施形態にかかる有機ＥＬ表示装置の概略的な構成を示す平面図である。
【００４２】
図４に示すように，本実施形態にかかる有機ＥＬ表示装置は，例えば，有機ＥＬ表示パネル１０と，走査駆動部（ｓｃａｎ  ｄｒｉｖｅｒ）２０と，データ駆動部（ｄａｔａ  ｄｒｉｖｅｒ）３０と，を備える。
【００４３】
有機ＥＬ表示パネル１０は，列方向に延長して配される複数のデータ線（Ｄ１−ＤＭ）と，行方向に延長して配される複数のゲート走査線（Ｓ１−ＳＮ）及び発光走査線（Ｅ１−ＥＮ）と，複数の画素回路１１とを含む。データ線（Ｄ１−ＤＭ）は，画像信号として各画素の輝度を示すデータ信号を画素回路１１に伝達する。ゲート走査線（Ｓ１−ＳＮ）は，選択信号を画素回路１１に伝達する。画素回路１１は，相隣接した二つのデータ線（Ｄ１−ＤＭ）および相隣接した二つのゲート走査線（Ｓ１−ＳＮ）によって定義される画素領域に形成されている。また，発光走査線（Ｅ１−ＥＮ）は画素回路１１の発光を制御する発光信号を伝達する。
【００４４】
走査駆動部２０は，上記両走査線（Ｓ１−ＳＮ，Ｅ１−ＥＮ）に各々選択信号と発光信号を順次に印加する。また，データ駆動部３０は，データ線（Ｄ１−ＤＭ）に画像信号を示すデータ電流を印加する。
【００４５】
走査駆動部２０及び／又はデータ駆動部３０は，例えば，有機ＥＬ表示パネル１０に対して直接的に電気的に連結される。この場合，走査駆動部２０及び／又はデータ駆動部３０は，テープキャリアパッケージ（ＴＣＰ）にチップなどの形態で装着され，表示パネル１０に接着して電気的に連結することもでき，或いは，表示パネル１０に接着されて電気的に連結されている可撓性印刷回路（ＦＰＣ）またはフィルムなどにチップなどの形態で装着することもできる。これをＣｏＦ（ｃｈｉｐ  ｏｎ  ｆｌｅｘｉｂｌｅ  ｂｏａｒｄ，ｃｈｉｐ  ｏｎ  ｆｉｌｍ）方式という。また，これとは異なり，走査駆動部２０及び／又はデータ駆動部３０は，表示パネル１０のガラス基板上に直接装着することができ，或いはガラス基板上に走査線，データ線及び薄膜トランジスタと共通の層で形成されている駆動回路と代替することも，直接装着することもできる。これをＣｏＧ（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）方式という。
【００４６】
次に，図５及び図６に基づいて，本実施形態にかかる有機ＥＬ表示装置の画素回路１１について詳細に説明する。図５は，本実施形態にかかる画素回路１１の等価回路図であり，図６は，図５の画素回路１１を駆動させるための駆動波形図である。なお，図５では説明の便宜上，ｍ番目データ線（Ｄｍ）とｎ番目走査線（Ｓｎ）に連結された画素回路１１だけを示してある。
【００４７】
図５に示すように，本実施形態にかかる画素回路１１は，例えば，有機ＥＬ素子（ＯＬＥＤ）と，トランジスタ（Ｍ１−Ｍ７）と，キャパシタ（Ｃ１，Ｃ２）とを備える。トランジスタ（Ｍ１−Ｍ７）は，例えばＰＭＯＳトランジスタを用いている。このようなトランジスタは，例えば，表示パネル１０のガラス基板上に形成されるゲート電極（制御電極），ドレイン電極（第２主電極）及びソース電極（第１主電極）を，各々制御電極及び２個の主電極として有する非晶質または多結晶の電界効果トランジスタであるのが好ましいが，部分的にバイポーラトランジスタを用いても差し支えない。
【００４８】
「トランジスタ（Ｍ１）」は，本実施形態にかかる「第１トランジスタ」として構成されている。「トランジスタ（Ｍ２）」は，本実施形態にかかる「第２トランジスタ」および「第２スイッチング素子」として構成されている。「トランジスタ（Ｍ３）」は，本実施形態にかかる「第３トランジスタ」として構成されている。「トランジスタ（Ｍ４）」は，本実施形態にかかる「第３スイッチング素子」として構成されている。「トランジスタ（Ｍ５）」は，本実施形態にかかる「第４スイッチング素子」として構成されている。「トランジスタ（Ｍ６）」は，本実施形態にかかる「第５スイッチング素子」として構成されている。また，上記「トランジスタ（Ｍ２，３，７）」は，本実施形態にかかる「第１スイッチング素子」として構成されている。
【００４９】
「キャパシタ（Ｃ１）」は，本実施形態にかかる「第１キャパシタ」として構成されており，「キャパシタ（Ｃ２）」は，本実施形態にかかる「第２キャパシタ」として構成されている。また，相互に並列に接続された「キャパシタ（Ｃ１）」および「キャパシタ（Ｃ２）」は，本実施形態にかかる「第１保存素子」として構成されている。また，並列接続が解除された「キャパシタ（Ｃ１）」は，本実施形態にかかる「第２保存素子」として構成されている。
【００５０】
また，走査線は，例えば，選択信号（ＳＥｎ）を入力するゲート走査線（Ｓｎ）と，発光信号（ＥＭｎ）を入力する発光走査線（Ｅｎ）とからなる。また，ｍ番目データ線（Ｄｍ）とｎ番目走査線（Ｓｎ）に連結された発光素子１１には，現在のゲート走査線（Ｓｎ）の次のゲート走査線，即ちｎ＋１番目のゲート走査線（ＳＥｎ＋１）からの選択信号（ＳＥｎ）も入力されている。
【００５１】
本実施形態にかかる「第１制御信号」は，例えば，ゲート走査線（Ｓｎ）からの選択信号（ＳＥｎ）と，ゲート走査線（Ｓｎ＋１）からの選択信号（ＳＥｎ＋１）とで構成されている。このうち，選択信号（ＳＥｎ）は，本実施形態にかかる「第１選択信号」を構成し，選択信号（ＳＥｎ＋１）は，本実施形態にかかる「第２選択信号」を構成している。
【００５２】
また，本実施形態にかかる「第２制御信号」は，ゲート走査線（Ｓｎ）からの選択信号（ＳＥｎ）と，発光走査線（Ｅｎ）からの発光信号（ＥＭｎ）とで構成されている。また，本実施形態にかかる「第３制御信号」は，発光走査線（Ｅｎ）からの発光信号（ＥＭｎ）で構成されている。このため，本実施形態にかかる「第２制御信号」は，「第３制御信号」である発光信号（ＥＭｎ）と，「第１選択信号」である選択信号（ＳＥｎ）とで構成される。
【００５３】
このような各信号（ＳＥｎ，ＳＥｎ＋１，ＥＭｎ）は，例えば，ローレベルとハイレベルとを有する矩形波となっている。本実施形態では，各信号のローレベルが，本実施形態にかかる「動作許可レベル」および「第１レベル」に該当し，一方，各信号のハイレベルが，本実施形態にかかる「動作禁止レベル」および「第２レベル」に該当する。この「動作許可レベル」は，各信号が入力された素子の動作を許可する（例えばトランジスタＭを導通させ，オン状態にする。）信号レベルであり，一方，「動作禁止レベル」は，各信号が入力された素子の動作を禁止する（例えばトランジスタＭを遮断させ，オフ状態にする。）信号レベルである。
【００５４】
まず，回路構成について説明する。出力電流制御用トランジスタ（Ｍ１）は，電源（正電圧ＶＤＤ）にソース（第１主電極）が連結され，トランジスタ（Ｍ５）のドレインにゲート（制御電極）が連結されている。このトランジスタ（Ｍ１）は，電源（ＶＤＤ）から発光素子（ＯＬＥＤ）への電流供給をオン／オフすることができる。トランジスタ（Ｍ１）は，ゲートとソースの間にかかる電圧（ＶＧＳ）に対応する電流を駆動電流（ＩＯＬＥＤ）として，トランジスタ（Ｍ４）を介して発光素子（ＯＬＥＤ）に出力する。トランジスタ（Ｍ１）のゲートとドレイン（第２主電極）の間には，トランジスタ（Ｍ３）が連結されている。このトランジスタ（Ｍ３）は，トランジスタ（Ｍ１）のダイオード化を制御している。トランジスタ（Ｍ３）は，次に駆動される（ｎ＋１）番目の行に位置した画素回路１１に連結されたゲート走査線（Ｓｎ＋１）からの選択信号（ＳＥｎ＋１）に応答して，トランジスタ（Ｍ１）をダイオード形態に連結させる。なお，「トランジスタ（Ｍ１）をダイオード形態に連結させる」とは，トランジスタ（Ｍ１）のドレインとゲートを接続することをいう。かかる接続によって，例えば，トランジスタ（Ｍ１）のドレインとゲートに流れる電流の和が，データ線に流れる電流と同一になる。
【００５５】
また，トランジスタ（Ｍ７）は，データ線（Ｄｍ）とトランジスタ（Ｍ１）のゲートの間に連結され，今回駆動されるゲート走査線（Ｓｎ）からの選択信号（ＳＥｎ）に応答して，トランジスタ（Ｍ１）をダイオード形態に連結させる。この時，トランジスタ（Ｍ７）は，トランジスタ（Ｍ３）と同様にトランジスタ（Ｍ１）のゲートとドレインの間に連結されることもできる。なお，トランジスタ（Ｍ１）をダイオード形態に連結させるとは，例えば，トランジスタ（Ｍ１）のゲートとドレインを連結することにより，トランジスタ（Ｍ１）をダイオードとして機能せしめることをいう。
【００５６】
キャパシタ（Ｃ１）は，トランジスタ（Ｍ１）のゲートとソースの間に連結され，キャパシタ（Ｃ２）は，電源電圧（ＶＤＤ）とトランジスタ（Ｍ５）の第１端（ソースとして動作）の間に連結される。このようなキャパシタ（Ｃ１，Ｃ２）は，トランジスタ（Ｍ１）のゲートとソースの間の電圧を保存する保存素子として作用する。トランジスタ（Ｍ５）の第２端（ドレインとして動作）はトランジスタ（Ｍ１）のゲートに連結され，トランジスタ（Ｍ６）のソース・ドレインはトランジスタ（Ｍ５）に並列連結されている。トランジスタ（Ｍ５）はゲート走査線（Ｓｎ）からの選択信号（ＳＥｎ）に応答して，キャパシタ（Ｃ１，Ｃ２）を並列連結させる。トランジスタ（Ｍ６）は，発光走査線（Ｅｎ）からの発光信号（ＥＭｎ）に応答して，キャパシタ（Ｃ１，Ｃ２）を並列連結する。
【００５７】
トランジスタ（Ｍ２）はゲート走査線（Ｓｎ）からの選択信号（ＳＥｎ）に応答して，データ線（Ｄｍ）からのデータ電流（ＩＤＡＴＡ）をトランジスタ（Ｍ１）に伝達する。トランジスタ（Ｍ４）は，トランジスタ（Ｍ１）のドレインと有機ＥＬ素子（ＯＬＥＤ）の間に連結され，発光走査線（Ｅｎ）からの発光信号（ＥＭｎ）に応答して，トランジスタ（Ｍ１）の電流（ＩＯＬＥＤ）を有機ＥＬ素子（ＯＬＥＤ）に伝達する。有機ＥＬ素子（ＯＬＥＤ）は，トランジスタ（Ｍ４）と基準電圧点，例えば接地点（アース）との間に連結されて，印加される電流（ＩＯＬＥＤ）の大きさに対応する強さの光を発光する。
【００５８】
次に，図６に基づいて，本実施形態にかかる画素回路１１の動作について詳細に説明する。この画素回路１１の動作は，例えば，第１段階〜第３段階の３段階方式である。具体的には，第１期間（Ｔ１）において，データ線を充電する第１段階と，第２期間（Ｔ２）において，しきい電圧Ｖｔｈを検出する第２段階と，第３期間（Ｔ３）において，出力電流対応電圧ＶＧＳを設定し，発光素子（ＯＬＥＤ）が発光する段階とからなる。
【００５９】
図６に示すように，まず，第１期間（Ｔ１）のデータ線充電では，キャパシタ（Ｃ１，Ｃ２）に，データ線を充電するための大電流（ＩＤＡＴＡ）に対応したトランジスタ（Ｍ１）のゲート・ソース間電圧ＶＧＳが，充電される。
【００６０】
詳細には，例えばローレベルの現在の走査線（Ｓｎ）からの選択信号（ＳＥｎ）によって，トランジスタ（Ｍ５）が導通し，キャパシタ（Ｃ１，Ｃ２）はトランジスタ（Ｍ１）のゲートとソースの間で並列に連結される。さらに，トランジスタ（Ｍ２，Ｍ７）が導通してトランジスタ（Ｍ１）はダイオード形態に連結され，トランジスタ（Ｍ２）が導通して，データ線（Ｄｍ）の吸い込みデータ電流（ＩＤＡＴＡ）が，電源ＶＤＤからトランジスタ（Ｍ１）に流れる。このようにトランジスタ（Ｍ１）にデータ電流（ＩＤＡＴＡ）が流れるので，データ電流（ＩＤＡＴＡ）は数式３のように示すことができる。また，数式３を変形すれば，第１期間（Ｔ１）でのゲート−ソース電圧（ＶＧＳ（Ｔ１））は，数式４で与えられる。
【００６１】
【数３】
2004310014.tif 000005
【００６２】
【数４】
2004310014.tif 000006
この数式３および４で，βは定数値であり，ＶＴＨはトランジスタ（Ｍ１）のしきい電圧である。
【００６３】
したがって，キャパシタ（Ｃ１，Ｃ２）にはデータ電流（ＩＤＡＴＡ）に相当する電圧（ＶＧＳ（Ｔ１））が保存される。また，ハイレベルの発光信号（ＥＭｎ）によってトランジスタ（Ｍ４）が遮断されて，有機ＥＬ素子（ＯＬＥＤ）への電流が遮断されている。
【００６４】
次いで，第２期間（Ｔ２）のＶｔｈ検出では，ダイオード連結状態のトランジスタ（Ｍ１）に接続されたキャパシタ（Ｃ１）の過大な上記ＶＧＳ（Ｔ１）電圧が放電され，Ｖｔｈ電圧まで電圧降下する。
【００６５】
詳細には，例えばハイレベルの選択信号（ＳＥｎ）に応答してトランジスタ（Ｍ２，Ｍ５，Ｍ７）が遮断され，次の走査線（Ｓｎ＋１）からのローレベルの選択信号（ＳＥｎ＋１）に応答してトランジスタ（Ｍ３）が導通する。ハイレベルの発光信号（ＥＭｎ）によってトランジスタ（Ｍ６）は遮断されている。遮断されたトランジスタ（Ｍ５，Ｍ６）によってキャパシタ（Ｃ２）は，数式４に示した電圧を保存した状態でフローティングになる。遮断されたトランジスタ（Ｍ２）によってデータ電流（ＩＤＡＴＡ）が遮断されていて，導通したトランジスタ（Ｍ３）によってトランジスタ（Ｍ１）はダイオード連結状態に維持されるので，キャパシタ（Ｃ１）にはトランジスタ（Ｍ１）のしきい電圧（ＶＴＨ）が保存される。整理すると，キャパシタ（Ｃ１）の電圧によりＭ１が導通し，次回選択信号（ＳＥｎ＋１）に応答してトランジスタ（Ｍ３）も導通している。従って，キャパシタ（Ｃ１）に蓄えられた電荷は，徐々に放電して，残存電圧がしきい電圧（ＶＴＨ）に近い値で保存される。
【００６６】
次いで，第３期間（Ｔ３）の出力電流対応ＶＧＳ設定・発光では，キャパシタ（Ｃ１，Ｃ２）が並列連結されて，例えば，上記ＶＧＳ（Ｔ１）とＶｔｈの中間値が新しい充電電圧となり，これが出力電流対応ＶＧＳ（Ｔ３）として使われ，出力電流が有機ＥＬ素子（ＯＬＥＤ）に供給されて発光する。
【００６７】
詳細には，ハイレベルの選択信号（ＳＥｎ＋１）に応答してトランジスタ（Ｍ３）が遮断され，ローレベルの発光信号（ＥＭｎ）に応答してトランジスタ（Ｍ４，Ｍ６）が導通する。トランジスタ（Ｍ６）が導通すればキャパシタ（Ｃ１，Ｃ２）は並列連結されるため，キャパシタ（Ｃ１，Ｃ２）の結合によって第３期間（Ｔ３）でのトランジスタ（Ｍ１）のゲート−ソース電圧（ＶＧＳ（Ｔ３））は数式５のようになる。
【００６８】
【数５】
2004310014.tif 000007
この数式５で，Ｃ１及びＣ２は，各々キャパシタ（Ｃ１，Ｃ２）のキャパシタンス（静電容量）である。
【００６９】
したがって，トランジスタ（Ｍ１）に流れる電流（ＩＯＬＥＤ）は，数式６のようになる。この電流（ＩＯＬＥＤ）が導通したトランジスタ（Ｍ４）によって有機ＥＬ素子（ＯＬＥＤ）に供給されて発光が行われる。つまり，第３期間（Ｔ３）ではキャパシタ（Ｃ１，Ｃ２）の結合によって電圧が分配され，有機ＥＬ素子（ＯＬＥＤ）の発光が行われる。
【００７０】
【数６】
2004310014.tif 000008
【００７１】
数式６に示すように，有機ＥＬ素子（ＯＬＥＤ）に供給される電流（ＩＯＬＥＤ）は，トランジスタ（Ｍ１）のしきい電圧（ＶＴＨ）や移動度に関係なく決定されるので，しきい電圧の偏差や移動度の偏差を補償できる。また，有機ＥＬ素子（ＯＬＥＤ）に供給される電流（ＩＯＬＥＤ）は，データ電流（ＩＤＡＴＡ）に比べて（Ｃ２／（Ｃ１＋Ｃ２））の二乗倍だけ小さい値である。例えば，Ｃ１がＣ２のＭ倍（Ｃ２＝Ｍ＊Ｃ１）であれば，電流（ＩＯＬＥＤ）に対して（Ｍ＋１）２倍だけ大きいデータ電流（ＩＤＡＴＡ）で有機ＥＬ素子（ＯＬＥＤ）に流れる微細電流（ＩＯＬＥＤ）を制御することができるので，安定して多段階階調を表現することができる。さらに，データ線（Ｄ１−Ｄｍ）に大きいデータ電流（ＩＤＡＴＡ）を供給するので，データ線の充電時間を十分に確保することができる。また，この第１の実施形態では，トランジスタ（Ｍ１−Ｍ７）が全て同一タイプのトランジスタであるので，表示パネル１０のガラス基板上に薄膜トランジスタを形成する工程を簡単にすることができる。また，キャパシタ（Ｃ１，Ｃ２）の形状を同幅・異長・並列配置（長い方を折り返し形状にしても良い）にして，上記の倍率Ｍのバラツキを軽減することも可能である。
【００７２】
このような第１の実施形態では，トランジスタ（Ｍ１−Ｍ７）は，ＰＭＯＳトランジスタで構成されたが，かかる例に限定されず，例えば，ＮＭＯＳトランジスタなどで構成することもできる。このようにトランジスタ（Ｍ１−Ｍ５）をＮＭＯＳトランジスタで構成する場合には，例えば，図５の画素回路１１におけるトランジスタ（Ｍ１）のソースを，電源電位（ＶＤＤ）の代りに負側の基準電位に連結し，有機ＥＬ素子（ＯＬＥＤ）のカソードをトランジスタ（Ｍ４）に連結し，アノードを正側の電源電位（ＶＤＤ）に連結する。そして，選択信号（ＳＥｎ，ＳＥｎ＋１）及び発光信号（ＥＭｎ）は，例えば，図６に示した駆動波形に対して反転した形態を有する。このようにトランジスタ（Ｍ１−Ｍ５）をＮＭＯＳトランジスタで実現する場合についての詳細な説明は，上記第１の実施形態の説明から容易に分かるので省略する。また，例えば，トランジスタ（Ｍ１−Ｍ７）は，ＰＭＯＳとＮＭＯＳの組み合わせ，または類似な機能をする他のスイッチング素子などで構成することもできる。
【００７３】
なお，上記第１の実施形態では例えば７個のトランジスタ（Ｍ１−Ｍ７）を使用して画素回路１１を構成したが，制御信号を伝達する走査線を追加することにより，トランジスタの設置数を低減することもできる。以下に，このような実施形態について図７〜図９を参照して詳細に説明する。
【００７４】
（第２の実施の形態）
次に，本発明の第２の実施形態にかかる有機ＥＬ表示装置及びその画素回路と駆動方法について説明する。第２の実施形態にかかる有機ＥＬ表示装置は，第１の実施形態にかかる有機ＥＬ表示装置と比して，画素回路１１の構成の一部が異なる点で相違するのみであり，その他の機能構成は上記第１の実施形態の場合と略同一であるので，その説明は省略する。
【００７５】
まず，図７及び図８に基づいて，本発明の第２の実施形態にかかる有機ＥＬ表示装置の画素回路１１について詳細に説明する。なお，図７は，本実施形態にかかる画素回路１１の等価回路図であり，図８は，図７の画素回路１１を駆動させるための駆動波形図である。なお，図７では説明の便宜上，ｍ番目データ線（Ｄｍ）とｎ番目走査線（Ｓｎ）に連結された画素回路だけを示してある。
【００７６】
図７に示すように，本実施形態にかかる画素回路１１は，図５に示した画素回路１１から，トランジスタ（Ｍ６）（第５スイッチング素子）とトランジスタ（Ｍ７）とが除去され，新たに，第３及び第４走査線（Ｘｎ，Ｙｎ）が追加されている。さらに，トランジスタ（Ｍ３）のゲートは，第３走査線（Ｘｎ）に連結され，第３走査線（Ｘｎ）からの制御信号（ＣＳ１ｎ）に応答して，トランジスタ（Ｍ１）をダイオード形態に連結させる。トランジスタ（Ｍ５）のゲートは，第４走査線（Ｙｎ）に連結され，第４走査線（Ｙｎ）からの制御信号（ＣＳ２ｎ）に応答してキャパシタ（Ｃ１，Ｃ２）を並列連結させる。
【００７７】
本実施形態にかかる「第１制御信号」は，例えば，ゲート走査線（Ｓｎ）からの選択信号（ＳＥｎ）と，第３走査線（Ｘｎ）からの制御信号（ＣＳ１ｎ）とで構成されている。また，本実施形態にかかる「第２制御信号」は，例えば，第４走査線（Ｙｎ）からの制御信号（ＣＳ２ｎ）で構成されている。また，本実施形態にかかる「第３制御信号」は，発光走査線（Ｅｎ）からの発光信号（ＥＭｎ）で構成されている。なお，その他の対応関係は，第１の実施形態の場合と略同一である。
【００７８】
次に，図８に基づいて，本実施形態にかかる画素回路１１の動作について詳細に説明する。この画素回路１１の動作は，例えば，上記第１の実施形態と同様に，第１段階〜第３段階の３段階方式である。
【００７９】
図８に示すように，まず，第１期間（Ｔ１）では，ローレベルの制御信号（ＣＳ１ｎ，ＣＳ２ｎ）によってトランジスタ（Ｍ３，Ｍ５）が導通し，トランジスタ（Ｍ１）はダイオード形態に連結され，キャパシタ（Ｃ１，Ｃ２）はキャパシタ（Ｃ１，Ｃ２）はトランジスタ（Ｍ１）のゲートとソースの間で並列連結される。そしてローレベルの選択信号（ＳＥｎ）によってトランジスタ（Ｍ２）が導通して，データ線（Ｄｍ）の吸い込みデータ電流（ＩＤＡＴＡ）が，トランジスタ（Ｍ１）からトランジスタ（Ｍ２）に流れる。したがって，第１の実施形態の第１期間（Ｔ１）と同様に，トランジスタ（Ｍ１）のゲート−ソース電圧（ＶＧＳ（Ｔ１））は，上記数式４のように表され，この電圧（ＶＧＳ（Ｔ１））は，キャパシタ（Ｃ１，Ｃ２）に保存される。また，ハイレベルの発光信号（ＥＭｎ）によってトランジスタ（Ｍ４）が遮断されて，有機ＥＬ素子（ＯＬＥＤ）への電流が遮断されている。
【００８０】
次いで，第２期間（Ｔ２）では，ハイレベルの制御信号（ＣＳ２ｎ）によってトランジスタ（Ｍ５）が遮断されて，キャパシタ（Ｃ２）は電圧が充電された状態でフローティングになる。また，ハイレベルの選択信号（ＳＥｎ）によりトランジスタ（Ｍ２）が遮断されて，データ電流（ＩＤＡＴＡ）が遮断される。したがって，第１の実施形態の第２期間（Ｔ２）と同様に，キャパシタ（Ｃ１）にはトランジスタ（Ｍ１）のしきい電圧（ＶＴＨ）が保存される。
【００８１】
次いで，第３期間（Ｔ３）では，ハイレベルの制御信号（ＣＳ１ｎ）によってトランジスタ（Ｍ３）が遮断され，ローレベルの制御信号（ＣＳ２ｎ）に応答してトランジスタ（Ｍ５）が導通する。トランジスタ（Ｍ５）が導通すればキャパシタ（Ｃ１，Ｃ２）は並列連結され，第３期間（Ｔ３）でのトランジスタ（Ｍ１）のゲート−ソース電圧（ＶＧＳ（Ｔ３））は，第１の実施形態の第３期間（Ｔ３）と同様に，上記数式５で与えられる。
【００８２】
このように，第２の実施形態にかかる画素回路１１は，第１の本実施形態にかかる画素回路１１と同様に動作するが，第１の本実施形態の場合と比べて，トランジスタの設置個数を低減することができる。
【００８３】
かかる第２の実施形態では，第１の本実施形態の場合と比べて，トランジスタの個数を２個減らすために走査線の本数を２本増加させたが，かかる例に限定されず，トランジスタの個数を１個減らすために走査線の本数を１本増加させるように設計変更してもよい。
【００８４】
例えば，図５の画素回路１１におけるトランジスタ（Ｍ６）を除去し，図７のようにトランジスタ（Ｍ５）のゲートを制御信号（ＣＳ２ｎ）を伝達する走査線（Ｙｎ）に連結することができる。これにより，制御信号（ＣＳ２ｎ）がローレベルである期間（Ｔ１，Ｔ３）でトランジスタ（Ｍ５）が導通し，キャパシタ（Ｃ１，Ｃ２）が並列連結される。
【００８５】
一方，図５の画素回路におけるトランジスタ（Ｍ７）を除去し，図７のようにトランジスタ（Ｍ３）のゲートを制御信号（ＣＳ１ｎ）を伝達する走査線（Ｘｎ）に連結することもできる。これにより，制御信号（ＣＳ１ｎ）がローレベルである期間（Ｔ１，Ｔ２）でトランジスタ（Ｍ３）が導通し，トランジスタ（Ｍ１）がダイオード形態に連結される。
【００８６】
このように，トランジスタの個数を１個低減し，走査線の本数を１本増加させるように設計変更しても，第１実施形態のように画素回路１１の動作が略同一になる。
【００８７】
また，以上のような第１及び第２の実施形態では，２個のキャパシタ（Ｃ１，Ｃ２）を電源電圧（ＶＤＤ）とトランジスタ（Ｍ１）のゲートの間に，並列に連結したが，かかる例に限定されない。例えば，２個のキャパシタ（Ｃ１，Ｃ２）を直列に連結することもできる。以下に，このような実施形態について，図９を参照して詳細に説明する。
【００８８】
（第３の実施の形態）
次に，本発明の第３の実施形態にかかる有機ＥＬ表示装置及びその画素回路と駆動方法について説明する。第３の実施形態にかかる有機ＥＬ表示装置は，第２の実施形態にかかる有機ＥＬ表示装置と比して，画素回路のキャパシタ（Ｃ１，Ｃ２）及びトランジスタ（Ｍ５）の連結状態が異なる点で相違するのみであり，その他の機能構成は上記第２の実施形態の場合と略同一であるので，その説明は省略する。
【００８９】
まず，図９に基づいて，本発明の第３の実施形態にかかる有機ＥＬ表示装置の画素回路１１について詳細に説明する。なお，図９は，本実施形態にかかる画素回路１１の等価回路図である。なお，図９では説明の便宜上，ｍ番目データ線（Ｄｍ）とｎ番目走査線（Ｓｎ）に連結された画素回路だけを示してある。
【００９０】
図９に示すように，本発明の第３の実施形態にかかる画素回路１１は，キャパシタ（Ｃ１，Ｃ２）及びトランジスタ（Ｍ５）の連結状態を除くと，第２実施形態にかかる画素回路１１と略同一な構造を有する。詳しく説明すれば，第３の実施形態では，２個のキャパシタ（Ｃ１，Ｃ２）は，電源電圧（ＶＤＤ）とトランジスタ（Ｍ１）のゲートの間に直列に連結され，トランジスタ（Ｍ５）は，キャパシタ（Ｃ１，Ｃ２）の接点とトランジスタ（Ｍ１）のゲートの間に連結されている。
【００９１】
「キャパシタ（Ｃ１）」は，本実施形態にかかる「第１キャパシタ」として構成されており，「キャパシタ（Ｃ２）」は，本実施形態にかかる「第２キャパシタ」として構成されている。また，「キャパシタ（Ｃ１）」は，本実施形態にかかる「第１保存素子」として構成されている。また，相互に直列に接続された「キャパシタ（Ｃ１）」および「キャパシタ（Ｃ２）」は，本実施形態にかかる「第２保存素子」として構成されている。なお，その他の対応関係は，第２の実施形態の場合と略同一である。
【００９２】
この第３実施形態にかかる画素回路１１は，第２実施形態と略同一な駆動波形によって駆動される。以下に，図８および図９に基づいて，本実施形態にかかる画素回路１１の動作について詳細に説明する。この画素回路１１の動作は，例えば，上記第１の実施形態と同様に，第１段階〜第３段階の３段階方式である。第３の実施形態にかかる画素回路１１に入力される制御信号等は，図８に示した第２の実施形態の場合と略同一であるので，図示は省略する。
【００９３】
まず，第１期間（Ｔ１）では，ローレベルの制御信号（ＣＳ１ｎ）によってトランジスタ（Ｍ３）が導通し，トランジスタ（Ｍ１）はダイオード形態に連結される。また，ローレベルの制御信号（ＣＳ２ｎ）によってトランジスタ（Ｍ５）が導通し，キャパシタ（Ｃ２）の電圧はゼロボルトになる。そして，トランジスタ（Ｍ２）がローレベルの選択信号（ＳＥｎ）に応答して，データ線（Ｄｍ）の吸い込みデータ電流（ＩＤＡＴＡ）がトランジスタ（Ｍ１）からトランジスタ（Ｍ２）に流れる。従って，このデータ電流（ＩＤＡＴＡ）によってトランジスタ（Ｍ１）のゲート−ソース電圧（ＶＧＳ（Ｔ１））は，上記数式４のように表され，この電圧（ＶＧＳ（Ｔ１））は，キャパシタ（Ｃ１，Ｃ２）に保存される。また，ハイレベルの発光信号（ＥＭｎ）によってトランジスタ（Ｍ４）が遮断されて，有機ＥＬ素子（ＯＬＥＤ）への電流が遮断されている。
【００９４】
次いで，第２期間（Ｔ２）では，制御信号（ＣＳ２ｎ）がハイレベルになってトランジスタ（Ｍ５）が遮断され，選択信号（ＳＥｎ）がハイレベルになってトランジスタ（Ｍ２）も遮断される。そしてデータ電流（ＩＤＡＴＡ）がゼロアンペアになり，導通しているトランジスタ（Ｍ３）によってトランジスタ（Ｍ１）はダイオード形態に連結されたままなので，直列連結されたキャパシタ（Ｃ１，Ｃ２）の両端にはトランジスタ（Ｍ１）のしきい電圧（ＶＴＨ）が印加される。従って，上記数式４に示した電圧（ＶＧＳ（Ｔ１））を充電していたキャパシタ（Ｃ１）の電圧（ＶＣ１）は，キャパシタ（Ｃ１，Ｃ２）の結合によって，次の数式７のようになる。
【００９５】
【数７】
2004310014.tif 000009
【００９６】
次いで，第３期間（Ｔ３）では，ハイレベルの制御信号（ＣＳ１ｎ）に応答してトランジスタ（Ｍ３）が遮断され，ローレベルの制御信号（ＣＳ２ｎ）及び発光信号（ＥＭｎ）によってトランジスタ（Ｍ５，Ｍ４）が導通する。トランジスタ（Ｍ３）が遮断されてトランジスタ（Ｍ５）が導通すれば，キャパシタ（Ｃ１）の電圧（ＶＣ１）が，第３期間（Ｔ３）でのトランジスタ（Ｍ１）のゲート−ソース電圧（ＶＧＳ（Ｔ３））になる。従って，トランジスタ（Ｍ１）に流れる電流（ＩＯＬＥＤ）は，次の数式８のようになり，この電流（ＩＯＬＥＤ）がトランジスタ（Ｍ４）を通って有機ＥＬ素子（ＯＬＥＤ）に供給され，有機ＥＬ素子（ＯＬＥＤ）が発光する。
【００９７】
【数８】
2004310014.tif 000010
【００９８】
このように本発明の第３実施形態でも，第１実施形態と同様に，有機ＥＬ素子（ＯＬＥＤ）に供給される電流（ＩＯＬＥＤ）は，トランジスタ（Ｍ１）のしきい電圧（ＶＴＨ）や移動度に関係なく決定される。また，有機ＥＬ素子（ＯＬＥＤ）に供給される電流（ＩＯＬＥＤ）は，データ電流（ＩＤＡＴＡ）に比べて（Ｃ２／（Ｃ１＋Ｃ２））の二乗倍だけ小さい値である。このため，電流（ＩＯＬＥＤ）に対して（Ｃ１＋Ｃ２）／Ｃ１の二乗倍だけ大きいデータ電流（ＩＤＡＴＡ）によって，有機ＥＬ素子（ＯＬＥＤ）に流れる微細電流（ＩＯＬＥＤ）を制御することができるので，多段階階調を表現することができる。そしてデータ線（Ｄ１−Ｄｍ）に大きいデータ電流（ＩＤＡＴＡ）を供給するので，データ線の充電時間を十分に確保することができる。
【００９９】
このような第３の実施形態では，トランジスタ（Ｍ１−Ｍ５）は，ＰＭＯＳトランジスタで構成されたが，これ以外にも，例えば，ＮＭＯＳ，またはＰＭＯＳとＮＭＯＳの組み合わせなどで構成することができ，また，類似な機能をする他のスイッチング素子などで構成することもできる。
【０１００】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【０１０１】
【図１】有機電界発光素子の概念図である。
【図２】従来の電圧指定方式の画素回路を示す等価回路図である。
【図３】従来の電流指定方式の画素回路を示す等価回路図である。
【図４】本発明の第１の実施形態にかかる有機ＥＬ表示装置の概略的な構成を示す平面図である。
【図５】本発明の第１の実施形態にかかる画素回路を示す等価回路図である。
【図６】図５に示した画素回路を駆動するための駆動波形図である。
【図７】本発明の第２の実施形態にかかる画素回路を示す等価回路図である。
【図８】図７に示した画素回路を駆動するための駆動波形図である。
【図９】本発明の第３の実施形態にかかる画素回路を示す等価回路図である。
【符号の説明】
【０１０２】
１０  ：  有機ＥＬ表示パネル
１１  ：  画素回路
２０  ：  走査駆動部
３０  ：  データ駆動部
Ｃ１，Ｃ２  ：  キャパシタ
Ｍ１−Ｍ７  ：  トランジスタ
ＯＬＥＤ  ：  有機ＥＬ素子
Ｄ１−ＤＭ  ：  データ線
Ｅ１−ＥＮ，Ｓ１−ＳＮ，Ｘｎ，Ｙｎ  ：  走査線
ＳＥｎ，ＳＥｎ＋１  ：  選択信号
ＥＭｎ  ：  発光信号
ＣＳ１ｎ  ：  制御信号
ＣＳ２ｎ  ：  制御信号
ＩＤＡＴＡ  ：  データ電流
ＩＯＬＥＤ  ：  電流
ＶＧＳ（Ｔ１），ＶＧＳ（Ｔ３）  ：  ゲート−ソース電圧
ＶＤＤ  ：  電源電圧
ＶＴＨ  ：  しきい電圧
【図１】
2004310014.tif 000011
【図２】
2004310014.tif 000012
【図３】
2004310014.tif 000013
【図４】
2004310014.tif 000014
【図５】
2004310014.tif 000015
【図６】
2004310014.tif 000016
【図７】
2004310014.tif 000017
【図８】
2004310014.tif 000018
【図９】
2004310014.tif 000019