(57)【要約】【課題】設計が容易で、低コストで製造でき、絶縁が改善されたスイッチマトリクスの提供。【解決手段】スイッチマトリクス２００は、格子を形成するよう配列された複数のマイクロストリップ対２０２ないし２３２を有し、交差するマイクロストリップ対を結合するよう切り換える。各マイクロストリップ対は、信号を通すための第１マイクロストリップ及び第２マイクロストリップを有する。第１及び第２マイクロストリップ上の信号は、一方で生成される電磁場が他方により打ち消すように現れる。電磁場を打ち消すことにより、交差するマイクロストリップ間、並びにマイクロストリップ及び基板間の不要な結合が最小になるので、シリコン等の安価な基板を使用することができる。【選択図】図２
2004254319.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向性を有する１以上のマイクロストリップ対と、
第２の方向性を有する１以上のマイクロストリップ対であって、該マイクロストリップ対の各々は、クロス点で前記第１の方向性を有するマイクロストリップ対と交差し、前記クロス点の各々は、前記第１の方向性を有するマイクロストリップ対の一方が前記第２の方向性を有するマイクロストリップ対の一方と交差することに対応する第２の方向性を有するマイクロストリップ対と、
前記クロス点の一つに関連したスイッチ組立体からなる１以上のスイッチ組立体と、
前記スイッチ組立体を個別に閉成するために前記１以上のスイッチ組立体に結合され、前記第１の方向性を有する１以上のマイクロストリップ対の選択された一つを前記第２の方向性を有する１以上のマイクロストリップ対に結合するコントローラと
からなることを特徴とするスイッチマトリクス。
【請求項２】
前記第１の方向性を有する１以上のマイクロストリップ対の各々は、第１マイクロストリップと、該第１マイクロストリップにほぼ平行な第２マイクロストリップとを少なくとも具備し、
前記第２の方向性を有する１以上のマイクロストリップ対の各々は、第３マイクロストリップと、該第３マイクロストリップにほぼ平行な第４マイクロストリップとを少なくとも具備することを特徴とする請求項１記載のスイッチマトリクス。
【請求項３】
前記クロス点の一つに関連した前記１以上のスイッチマトリクスの各々は、
前記第１マイクロストリップ及び前記第３マイクロストリップの間に結合された第１スイッチと、
前記第２マイクロストリップ及び前記第４マイクロストリップの間に結合された第２スイッチと
を少なくとも具備することを特徴とする請求項２記載のスイッチマトリクス。
【請求項４】
前記１以上のスイッチ組立体は、前記第１及び第２スイッチを作動させる論理回路を少なくとも具備し、
前記論理回路は、前記第１、第２、第３及び第４マイクロストリップに結合された入力部と、前記第１及び第２スイッチに結合された出力部とを有し、
前記第１、第２、第３及び第４マイクロストリップにスイッチ信号が受信されると、前記論理回路は前記第１及び第２スイッチを閉成することを特徴とする請求項３記載のスイッチマトリクス。
【請求項５】
前記コントローラに結合されたスイッチポートと前記第１及び第２マイクロストリップに結合された増幅器をさらに具備し、該増幅器は、前記スイッチポートに所定のスイッチ値が存在すると、前記第１及び第２マイクロストリップの各々にスイッチセット値を生成することを特徴とする請求項２記載のスイッチマトリクス。
【請求項６】
クロス点で第１マイクロストリップ対が第２マイクロストリップ対と交差する複数のマイクロストリップ対と、
前記第１マイクロストリップ対を前記第２マイクロストリップ対に結合するために前記クロス点に関連したスイッチ組立体と
を具備することを特徴とするスイッチマトリクス。
【請求項７】
前記複数のマイクロストリップ対は、第１マイクロストリップと、該第１マイクロストリップにほぼ平行な第２マイクロストリップとを少なくとも具備し、
前記スイッチマトリクスにより信号のルートが決められる間、前記複数のマイクロストリップ対の一つの前記第１マイクロストリップ上に第１信号が通ると、前記複数のマイクロストリップ対の前記一つの前記第２マイクロストリップ上に第２信号が通り、前記複数のマイクロストリップ対の前記一つの平衡が保たれることを特徴とする請求項６記載のスイッチマトリクス。
【請求項８】
前記第１信号が前記第１マイクロストリップを通過すると、前記第１マイクロストリップが第１電磁場を生成し、
前記第２信号が前記第２マイクロストリップを通過すると、前記第２マイクロストリップが第２電磁場を生成し、
前記第１及び第２マイクロストリップの各々により生成される前記電磁場は、他方により生成される前記電磁場を少なくとも部分的に打ち消すことを特徴とする請求項７記載のスイッチマトリクス。
【請求項９】
前記第１マイクロストリップ対は、第１マイクロストリップと、前記第１マイクロストリップにほぼ平行な第２マイクロストリップを少なくとも具備し、
前記第２マイクロストリップ対は、第３マイクロストリップと、前記第３マイクロストリップにほぼ平行な第４マイクロストリップを少なくとも具備することを特徴とする請求項６記載のスイッチマトリクス。
【請求項１０】
前記スイッチ組立体は、
前記第１マイクロストリップ及び前記第３マイクロストリップの間に結合された第１スイッチと、
前記第２マイクロストリップ及び前記第４マイクロストリップの間に結合された第２スイッチとを少なくとも具備することを特徴とする請求項９記載のスイッチマトリクス。
【請求項１１】
前記スイッチマトリクスは少なくとも、前記第１、第２、第３及び第４マイクロストリップに結合されて前記第１及び第２スイッチを閉成するコントローラをさらに有することを特徴とする請求項１０記載のスイッチマトリクス。
【請求項１２】
第１マイクロストリップ対、クロス点で前記第１マイクロストリップ対と交差する第２マイクロストリップ対、並びに前記第１及び第２マイクロストリップ対の間に結合されて閉成するスイッチ組立体を少なくとも有するスイッチマトリクスを構成する工程と、
前記スイッチ組立体を介して前記第２マイクロストリップ対に流れる第１差動信号を、前記第１マイクロストリップ対に印加する工程と
を具備することを特徴とする電気信号ルート決定方法。
【請求項１３】
前記第１マイクロストリップ対は、第１マイクロストリップ及び第２マイクロストリップを具備し、
前記第２マイクロストリップ対は、第３マイクロストリップ及び第４マイクロストリップを具備し、
前記スイッチ組立体は、閉成されると、前記第１及び第３マイクロストリップを結合すると共に前記第２及び第４マイクロストリップを結合し、
前記スイッチマトリクス構成工程は、前記第１、第２、第３及び第４マイクロストリップにスイッチ値を供給する工程を具備することを特徴とする請求項１２記載の電気信号ルート決定方法。
【請求項１４】
前記スイッチマトリクス構成工程は少なくとも、
前記第１及び第２マイクロストリップに結合された出力部を有する第１増幅器の制御端子に第１の値を供給する工程と、
前記第３及び第４マイクロストリップに結合された出力部を有する第２増幅器の制御端子に前記第１の値を供給する工程と、
前記第１及び第２増幅器の前記制御端子の前記第１の値に応答して前記第１、第２、第３及び第４マイクロストリップに所定のスイッチ値を生成する工程と、
前記第１、第２、第３及び第４マイクロストリップに受信された前記スイッチ値に応答して前記スイッチを閉成する工程と
を含むことを特徴とする請求項１３記載の電気信号ルート決定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子工学の分野に関し、より詳細には電気信号のルートを決めるために電子工学で使用されるスイッチマトリクスに関する。
【背景技術】
【０００２】
スイッチマトリクスは、電気信号のルートを決める電子工学の分野で広く使用される。図１は従来のスイッチマトリクス１００を示す。スイッチマトリクス１００は、格子を形成するよう配列された複数の重なったマイクロストリップ１０２ａないし１０２ｐを有する。マイクロストリップは、半導体基板１０４に形成された導体ラインであり、代表的にはGaAs製で信号損失を最小にする。マイクロストリップのクロス点、すなわち水平マイクロストリップ１０２ａないし１０２ｈが垂直マイクロストリップ１０２ｉないし１０２ｐと交差する点（クロス点）では、マイクロストリップは、互いに電気的に絶縁されている。（図１においてダイオード記号で表わされる）スイッチ、すなわちスイッチ１０６は、各クロス点に存在し、クロス点で交差するマイクロストリップを結合する。
【０００３】
各スイッチは、開状態（スイッチを通る電気接続が阻止される状態）又は閉状態（スイッチを通る電気接続を可能にする状態）のいずれかの状態をとることができる。コントローラ１１０を使用してどのスイッチが開状態でどのスイッチが閉状態を制御することにより、スイッチマトリクス１００を使用して電気信号のルートを決めることができる。例えば、入力電気信号が水平マイクロストリップ１０２ａにあり、スイッチマトリクス１００の左上側隅のスイッチ１０６のみが閉状態の場合、入力電気信号が垂直マイクロストリップ１０２ｉを通る。スイッチマトリクス１００の右上側隅のスイッチ１０８のみが閉状態の場合、入力電気信号が垂直マイクロストリップ１０２ｐを通る。複数のスイッチの閉成により、入力電気信号が複数のマイクロストリップを通ることができる。
【０００４】
従来技術のスイッチマトリクスに広く使用される公知のスイッチは、ＰＮＰＮラッチデバイスである。このＰＮＰＮラッチデバイスは、水平マイクロストリップ及び垂直マイクロストリップ間を結合し、代表的なバイアス電流を受けるためのバイアスポートを有する。ＰＮＰＮラッチデバイスは、デバイス両端に大きな差動（differential）電圧を印加することにより閉成する。例えば、スイッチ１０６がＰＮＰＮラッチデバイスである場合、水平マイクロストリップ１０２ａに例えば１０Ｖより大きい正電圧を、垂直マイクロストリップ１０２ｉに例えば−１０Ｖより小さい負電圧を供給することにより、スイッチ１０６を閉成することができる。ＰＮＰＮラッチデバイスが一旦閉成すると、比較的小さいバイアス電流がＰＮＰＮラッチデバイスを流れている限り、ＰＮＰＮラッチデバイスは閉状態のままである。ＰＮＰＮラッチデバイスはこのバイアス電流を除去することにより開状態にできるので、マイクロストリップ１０２ａとマイクロストリップ１０２ｉとの結合を解除する。このスイッチング動作は、当業者に周知のＰＮＰＮデバイスの固有ヒステリシスによるものである。
【特許文献１】特公昭５５−２３４２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このタイプのスイッチマトリクスには４つの重要な制限がある。第一に、例えばギガヘルツの高周波信号が１個以上のマイクロストリップ１０２ａ〜１０２ｐを通過すると、クロス点でのマイクロストリップ間に過度の結合が生ずる。例えば、１００μｍ深さのGaAs基板にわたり２５μｍ幅のマイクロストリップを使用する代表的なスイッチマトリクスにおいて、絶縁（isolation）は２５ＧHzで−２０dBより小さくなるおそれがある。伝送ラインの幅を小さくすることにより結合を減少させようとすると、挿入損失が増大する結果となる。第二に、信号損失を最小にするためにスイッチマトリクスに典型的に使用されるGaAs基板は、シリコン基板と比べると相対的に高価である。第三に、広く使用されているＰＮＰＮラッチデバイスは、設計及び生産が困難であり、比較的高い製造コストになってしまう。最後に、寸法及び歩留まりの制限により、高周波信号を増幅するためにスイッチマトリクスに増幅器を組み込むことは困難である。
【０００６】
従って、設計が容易で、低コストで製造でき、絶縁が改善されたスイッチマトリクスに対するニーズがある。本発明はこのニーズを満たすものである。
【課題を解決するための手段】
【０００７】
本発明は、半導体基板上に配置された複数組のマイクロストリップ対を使用するスイッチマトリクスである。マイクロストリップ対は、第１組のマイクロストリップ対が第２組のマイクロストリップ対を交差するように配列される。各マイクロストリップ対は、互いに平行で狭い隙間で分離された１対の金属ストリップを有する。ラインの幅及び分離は、所望の特性インピーダンスに従って計算される。スイッチ組立体は、スイッチ組立体が閉成する際に、クロス点で交差するマイクロストリップ対を結合するために各クロス点に存在する。スイッチ組立体が閉成すると、第１マイクロストリップ対の一方のマイクロストリップは第２マイクロストリップ対の一方のマイクロストリップに結合され、第１マイクロストリップ対の他方のマイクロストリップは第２マイクロストリップ対の他方のマイクロストリップに結合される。コントローラはスイッチ組立体を個別に制御し、マイクロストリップ対を所望の通り結合する。データ信号を通す際、マイクロストリップ間の中間点での各マイクロストリップにより生成された電磁場が中間点での仮想接地を生成するために他方により生成される電磁場によって打ち消されるように、１対のマイクロストリップ上の信号は好適には平衡を保たれる。平衡を保たれたマイクロストリップ対により生成された電磁場は、従来の非平衡のマイクロストリップにおけるような半導体基板に集中されるよりも、マイクロストリップの縦軸に垂直でマイクロストリップ対の２つのマイクロストリップ間の中間点の周囲の中心の回路領域近傍に主に集中される。このようにして、マイクロストリップ対及び半導体基板間に強化された絶縁が達成され、半導体基板による損失を最小にする。半導体基板に起因するより低い損失により、シリコン等の高価でない半導体基板が使用可能であり、ＰＮＰＮラッチデバイスの代わりにスイッチング素子として従来のＭＯＳトランジスタ又はバイポーラトランジスタを使用することができる。従って、製造コストの低減が達成可能である。さらに、マイクロストリップ対が好適には互いに対して配向する結果、各マイクロストリップ対で生成された電磁場が、例えば互いに垂直に配向される等の交差するマイクロストリップ対により生成される電磁場を打ち消し、マイクロストリップ対間の結合が減少する。従って、強化された絶縁が、交差するマイクロストリップ対間に達成される。
【発明を実施するための最良の形態】
【０００８】
以下図面を参照して、本発明の好適な実施形態を説明する。
【０００９】
図２は、本発明に従った電気信号のルートを決めるためのスイッチマトリクス２００の一実施形態を示す。スイッチマトリクス２００は、マイクロストリップ対２０２ないし２３２と、例えばスイッチ組立体２３４等の（図２においてダイオード対で表わされる）スイッチ組立体とを有する。スイッチ組立体は、例えばマイクロストリップ対２０２，２１８等の、クロス点２３６で交差するマイクロストリップ対を電気的に結合するために、例えばクロス点２３６等の、一方のマイクロストリップ対が他方のマイクロストリップ対と交差する各点に関連する。
【００１０】
図示の実施形態において、マイクロストリップ対２０２ないし２３２は、例えば８×８の格子等の格子パターンで半導体基板２３８上に形成される。第１組のマイクロストリップ対、すなわちマイクロストリップ対２０２ないし２１６は第１（水平）方向性を有し、第２組のマイクロストリップ対、すなわちマイクロストリップ対２１８ないし２３２は第２（垂直）方向性を有する。各マイクロストリップ対２０２ないし２３２は、互いにほぼ平行な１対のマイクロストリップを有する。好適には、マイクロストリップ対が各クロス点で互いに垂直するように、第１組のマイクロストリップ対は第２組のマイクロストリップ対にほぼ直交する。マイクロストリップ対をこのように方向付けることにより、各マイクロストリップ対により生成される電磁場は、交差するマイクロストリップ対により生成される電磁場を打ち消す。これにより、クロス点でのマイクロストリップ対間の結合が減少する。従って、クロス点でのマイクロストリップ対間に強化された絶縁が達成される。
【００１１】
図３は、図２の典型的なクロス点２３６の詳細図である。図示されたクロス点において、水平方向性を有する第１マイクロストリップ対２０２は、垂直方向性を有する第２マイクロストリップ対２１８と交差する。第１マイクロストリップ対２０２は、互いにほぼ平行な第１マイクロストリップ２０２ａ及び第２マイクロストリップ２０２ｂを有する。第２マイクロストリップ対２１８は、互いにほぼ平行な第３マイクロストリップ２１８ａ及び第４マイクロストリップ２１８ｂを有する。マイクロストリップ対２０２，２１８は、例えば空気、酸化層等の絶縁層（図示せず）により分離される。スイッチ組立体２３４は、マイクロストリップ対２０２，２１８間に結合される。スイッチ組立体２３４は、マイクロストリップ２０２ａ及びマイクロストリップ２１８ａ間に結合された第１スイッチ２３４ａと、マイクロストリップ２０２ｂ及びマイクロストリップ２１８ｂ間に結合された第２スイッチ２３４ｂとを有する。スイッチ組立体２３４が開状態の場合、スイッチ２３４ａ，２３４ｂの双方が開状態である（すなわち、いずれのスイッチも導通状態でない）ので、マイクロストリップ対２０２及びマイクロストリップ対２１８間の結合を防止する。スイッチ組立体２３４が閉状態の場合、両スイッチが閉状態である（すなわち、両スイッチが導通状態である）ので、マイクロストリップ対２０２をマイクロストリップ対２１８に結合、すなわちマイクロストリップ２０２ａをマイクロストリップ２１８ａに結合し、マイクロストリップ２０２ｂをマイクロストリップ２１８ｂに結合する。
【００１２】
電気信号のルートを決定する際、好適には、電気信号が通過するマイクロストリップ対の平衡が保たれるように、電気信号がマイクロストリップ対に取り込まれる。信号非平衡のマイクロストリップにおいて、マイクロストリップを通過する電気信号は、半導体基板に結合する電磁場を生成する。平衡が保たれたマイクロストリップ対において、電磁場は、従来の非平衡のマイクロストリップにおけるような半導体基板に集中されるよりも、マイクロストリップの縦軸に垂直でマイクロストリップ対の２つのマイクロストリップ間の中間点の周囲の中心の回路領域近傍に主に集中される。これにより半導体基板との結合が減少するので、半導体基板に起因する信号損失が減少する。このようにして、シリコン等の高価でない半導体基板を使用して信号損失の容認可能なレベルが得られる。従来技術において、信号損失の容認可能なレベルを得ることに関し、マイクロストリップ及び基板間の結合を減少させるためにGaAs等の比較的高価な半導体基板が必要であった。
【００１３】
マイクロストリップ対２０２等のマイクロストリップ対の平衡を保つために、電気信号は、第１方向に流れる第１マイクロストリップ２０２ａ内の第１電流及び反対方向に流れる第２マイクロストリップ２０２ｂ内の第２電流を生成するように、マイクロストリップ対に取り込まれる。第１電流及び第２電流は、大きさが等しいが位相が１８０°ずれている。電流の大きさが等しく１８０°ずれているので、２つのマイクロストリップ間の中心は仮想接地である。このようにして、マイクロストリップ対２０２により生成される電磁場は最小になる。電磁場を最小にすることにより、クロス点におけるマイクロストリップ対の間（例えば、スイッチ組立体２３４が開状態の際のマイクロストリップ対２０２及びマイクロストリップ対２１８の間）の結合、並びにマイクロストリップ対及び半導体基板の間の結合が減少する。好適実施形態において、電気信号は、一連の高い値（Ｈ）及び低い値（Ｌ）に設定されたデジタルデータ信号である。任意の瞬間において、マイクロストリップ対の一方のマイクロストリップはＨを有し、マイクロストリップ対の他方のマイクロストリップはＬを有する。図４を参照して以下に説明されるような差動増幅器は、マイクロストリップ対が平衡を保たれるように、マイクロストリップ対に信号を取り込むのに使用可能である。平衡ラインの詳細な説明は、「平衡ライン用のバイアスフィードバックネットワーク配列」と題する米国特許出願第１０／１１６０９１号に含まれている。
【００１４】
図２に戻ると、コントローラ２４０がスイッチマトリクス２００に結合される。コントローラ２４０は、デジタル信号処理器（ＤＳＰ）、状態機械（state machine）、マイクロプロセッサ、マイクロコントローラ、論理回路、又は電気信号を処理可能な基本的には任意のデバイス等である従来のコントローラである。好適にはコントローラ２４０は、図４を参照して以下に説明される差動増幅器等の差動増幅器を介してスイッチマトリクスに結合される。
【００１５】
コントローラ２４０は、スイッチングモード及び信号発信モードで作動する。スイッチングモードにおいて、コントローラ２４０は、以下に詳細に説明するように個別のスイッチ組立体を開離／閉成することによってスイッチマトリクス２００を設定し、マイクロストリップ対の選択されたものを電気的に結合する。信号発信モードにおいて、コントローラ２４０は、スイッチングモード中に設定されたようなスイッチマトリクス２００によってルートを決定するために、マイクロストリップ対に電気信号を供給する。例えば、スイッチングモード中にスイッチマトリクス２００の左上隅のスイッチ組立体２３４が閉成し、信号発信中に第１水平マイクロストリップ対２０２に信号が印加され、第１垂直マイクロストリップ対２１８上に信号のルートが決められる。右上隅のスイッチ組立体２４２が閉成すると、最後の垂直マイクロストリップ対２３２上に信号のルートが決められる。好適な一実施形態において、信号発信モード中に、例えば差動増幅器等のコントローラ２４０により供給されたデータは、これらのマイクロストリップ対の平衡が保たれるようにマイクロストリップ対に取り込まれる。
【００１６】
図４は、図２のスイッチマトリクス２００と共に使用される増幅器３００を示す。分離した増幅器３００は、好適にはコントローラ２４０（図２参照）と各マイクロストリップ対２０２ないし２３２との間に結合される。いくつかの実施形態において、増幅器３００はまた、各マイクロストリップ対２０２ないし２３２と出力デバイス（図示せず）との間に結合される。各増幅器３００は、スイッチマトリクス２００によりルートが決定されたデータ信号に対する利得を取り込み、且つスイッチマトリクス２００（図２参照）と結合されるコントローラ２４０／出力デバイスとの間のインピーダンスを整合するために使用することができる。
【００１７】
図示された増幅器３００は、１対の入力ポート３０２ａ，３０２ｂ、１対の出力ポート３０４ａ，３０４ｂ、及び制御ポート３０６を有する。コントローラ２４０（図２参照）とマイクロストリップ対２０２ないし２３２との間に結合されると、増幅器３００は、制御ポート３０６を介して（例えばコントローラ２４０により）設定され、データ信号発信モード又はスイッチングモードのいずれかで作動する。好適な一実施形態において、例えば約0.2Ｖより小さい値の低電圧である第１の値を制御ポート３０６に印加することは増幅器３００をスイッチングモードに設定し、例えば約1.0Ｖより大きい値の高電圧である第２の値を制御ポート３０６に印加することは増幅器３００を信号発信モードに設定する。信号発信モードに設定されると、入力ポート３０２ａ，３０２ｂ対の間に印加された差動信号は増幅され、例えばマイクロストリップ対２０２のマイクロストリップ２０２ａ，２０２ｂ等のマイクロストリップ対のマイクロストリップ間に取り込まれるために出力ポート３０４ａ，３０４ｂ対の間の増幅された差動信号として存在する。好適には、マイクロストリップ間に取り込まれた差動信号は、上述したように平衡を保たれたマイクロストリップ対となる。スイッチングモードに設定されると、両出力ポート３０４ａ，３０４ｂには、マイクロストリップ対のマイクロストリップの双方に配置される例えば約3.0Ｖより大きい値等のスイッチセット値が現れる。このスイッチセット値は、以下に詳細に説明されるように、図６に示されたコントローラを使用してスイッチ組立体２３４（図２参照）を閉成するために必要なステップである。
【００１８】
増幅器３００は、増幅器３００をデータ信号発信モード又はスイッチングモードのいずれかに設定するために制御信号を受信する制御トランジスタ３０８と、入力ポート３０２ａ，３０２ｂ間に印加される差動信号を受信する制御ポートを有する１対のトランジスタ３１０ａ，３１０ｂを有する。トランジスタ対の各トランジスタの電流端子は、例えば直流3.0Ｖ電圧源等の電圧源３１２と、制御トランジスタ３０８の電流端子と間に結合される。増幅器３００は、制御ポートを介して制御トランジスタ３０８に高い信号を印加することによって信号モードに設定され、制御トランジスタ３０８をオンにしてトランジスタ対３１０ａ，３１０ｂに電流を通すことができる。このモードにおいて、図４の増幅器３００は従来の差動増幅器として振る舞い、入力ポート３０２ａ，３０２ｂ間の差動信号は増幅されて出力ポート３０４ａ，３０４ｂ間に現れる。増幅器３００は、制御ポートを介して制御トランジスタ３０８に低い信号を印加することによってスイッチングモードに設定され、制御トランジスタ３０８をオフにする。このモードにおいて、トランジスタ対３１０ａ，３１０ｂを通る電流が阻止され、これらトランジスタを効果的にオフにし、電圧源３１２からの例えば3.0Ｖの高い電圧が出力ポート３０４ａ，３０４ｂに現れる結果となる。
【００１９】
図５は、図２のスイッチ組立体２３４に使用されてクロス点でマイクロストリップ対を結合する好適なクロス点スイッチ４００を示す。図示されたクロス点スイッチ４００は、第１マイクロストリップ対２０２の第１マイクロストリップ２０２ａを第２マイクロストリップ対２１８の第３マイクロストリップ２１８ａに結合する第１スイッチ２３４ａと、第１マイクロストリップ対２０２の第２マイクロストリップ２０２ｂを第２マイクロストリップ対２１８の第４マイクロストリップ２１８ｂに結合する第２スイッチ２３４ｂと、第１及び第２スイッチ２３４ａ，２３４ｂが開状態の際に第１及び第２スイッチ２３４ａ，２３４ｂを結合してクロス点での絶縁を改善する第３スイッチ４０２（「絶縁スイッチ」）とを有する。
【００２０】
第１スイッチ２３４ａは、マイクロストリップ２０２ａ，２１８ａ間に直列に結合された第１トランジスタ４０６ａ及び第２トランジスタ４０６ｂを有するので、これら両トランジスタがオンの際に、これらマイクロストリップは、例えばバイポーラ接合トランジスタのコレクタ／エミッタ又は電界効果トランジスタのドレーン／ソース等のトランジスタ電流端子を通って結合される。第２スイッチ２３４ｂは、マイクロストリップ２０２ｂ，２１８ｂ間に直列に結合された第１トランジスタ４０８ａ及び第２トランジスタ４０８ｂを有するので、これら両トランジスタがオンの際に、これらマイクロストリップは結合される。第３スイッチ４０２は、第１及び第２スイッチ２３４ａ，２３４ｂ間に直列に結合された第１トランジスタ４１０ａ及び第２トランジスタ４１０ｂを有するので、これら両トランジスタがオンの際に、第１スイッチ２３４ａの２トランジスタ間の接続点４１２は、第２スイッチ２３４ｂの２トランジスタ間の接続点４１４に結合される。全てのトランジスタは、例えば高い電圧の（及び低い電圧を供給することによりオフにする）スイッチ値を、トランジスタの制御端子、すなわちバイポーラ接合トランジスタのベース又は電界効果トランジスタのゲートに供給することによりオンにすることができる。
【００２１】
図示された実施形態において、第１及び第２スイッチ２３４ａ，２３４ｂ内のトランジスタの制御端子は第１スイッチポート４１６に結合され、第３スイッチ４０２内のトランジスタの制御端子は第２スイッチポート４１８に結合される。高い値が（第１及び第２スイッチ２３４ａ，２３４ｂのトランジスタをオンにする）第１スイッチポート４１６に印加され、低い値が（第３スイッチ４０２のトランジスタをオフにする）第２スイッチポート４１８に印加されると、スイッチ組立体２３４（図１参照）は閉状態になる。逆に、低い値が（第１及び第２スイッチ２３４ａ，２３４ｂのトランジスタをオフにする）第１スイッチポート４１６に印加され、高い値が（第３スイッチ４０２のトランジスタをオンにする）第２スイッチポート４１８に印加されると、スイッチ組立体２３４は開状態になる。当業者であれば、スイッチ組立体２３４が開状態の場合にオンになる第３スイッチ４０２のトランジスタは、スイッチ組立体２３４が開状態の場合にクロス点でのマイクロストリップ対の間（例えばマイクロストリップ２０２，２１８の間）の絶縁を改善することは明白であろう。
【００２２】
図６は、図２のスイッチ組立体２３４に使用され、図５のクロス点スイッチ４００を制御する制御回路５００の一実施形態を示す。図示された制御回路５００は、マイクロストリップの信号レベルに応答してクロス点スイッチ４００の第１及び第２スイッチポート４１６，４１８に現れる値を制御する。図示の実施形態において、制御回路５００は論理回路５０２及びラッチ５０４を有する。好適な一実施形態において、ラッチ５０４がセットされると、スイッチ組立体２３４が閉状態になる。以下に詳細に説明されるように、論理回路５０２はラッチ５０４をセットするので、例えばスイッチ組立体２３４に関連した各マイクロストリップの高い値等の、マイクロストリップの特定信号レベルに応答してスイッチ組立体２３４を閉状態にする。次に、ラッチ５０４はリセット可能であることにより、スイッチ組立体２３４を開状態にする。
【００２３】
論理回路５０２は、マイクロストリップに現れる値に応答してラッチ５０４を制御する従来の論理回路である。図示の実施形態において、論理回路５０２は最初、第１出力点５０６で低い値を示し、第２出力点５０８で高い値を示す。次に、論理回路５０２は、第１出力点５０６で高い値を示し、各マイクロストリップに現れる高い値に応答して第２出力点５０８で低い値を示す。マイクロストリップの任意の１つから高い値が除かれると、論理回路５０２は、第１出力点５０６で低い値を示し、第２出力点５０８で高い値を示す。
【００２４】
図示された実施形態において、第１ＡＮＤゲート５１０ａ及び第２ＡＮＤゲート５１０ｂの入力部に結合された各マイクロストリップの高い値は、第１及び第２ＡＮＤゲート５１０ａ，５１０ｂの出力部での高い値を生成する。第１及び第２ＡＮＤゲート５１０ａ，５１０ｂの出力部はＯＲゲート５１２の入力部及び第３ＡＮＤゲート５１０ｃの入力部に結合されるので、ＯＲゲート５１２及び第３ＡＮＤゲート５１０ｃの入力部に高い値を生じさせる。ＯＲゲート５１２からの高い出力は従来のスイッチ５１４（例えばトランジスタ）を閉成し、第３ＡＮＤゲート５１０ｃからの高い出力がスイッチ５１４を通過して第１出力点５０６に到ることができる。さらに、高い出力は、インバータ５１６を通過して第２出力点５０８に低い値を生成する。マイクロストリップの任意の一つが低い値を示すと、低い値は第１出力点５０６に到り、高い値は第２出力点５０８に到る。
【００２５】
最初、ラッチ５０４は、第１スイッチポート４１６で低い値を示し、第２スイッチポート４１８で高い値を示す（すなわちスイッチ組立体２３４は開状態である）。ラッチ５０４は、セットされると、第１スイッチポート４１６で高い値を示し、第２スイッチポート４１８で低い値を示す（すなわちスイッチ組立体２３４は閉状態である）。ラッチは、論理回路５０２の第１出力点５０６での高い値及び論理回路５０２の第２出力点５０８での低い値に応答してセットされる。
【００２６】
ラッチ５０４は、リセットされると、第１スイッチポート４１６で低い値を示し、第２スイッチポート４１８で高い値を示す（すなわちスイッチ組立体２３４は開状態である）。一実施形態によれば、ラッチ５０４は、この種のラッチに共通するリセットポート（ＲＥＳＥＴ）にリセット信号を供給することにより、公知の方法でリセットされる従来のラッチである。別の実施形態において、ラッチ５０４は、この種のラッチに共通するバイアスポート（ＢＩＡＳ）に印加されるバイアス電圧を減少させることにより、公知の方法でリセットされる従来のラッチである。さらに、リセット信号は、例えばマイクロストリップ２０２ａ，２０２ｂ，２１８ａ，２１８ｂ等のマイクロストリップに結合されたリセット論理回路（図示せず）により生成することが可能である。例えば、リセット論理回路は、論理回路に結合される全てのマイクロストリップの低い値に応答してラッチ５０４をリセットするよう設定することも可能である。
【００２７】
別の実施形態において、ラッチ５０４は、ラッチ５０４をセットするのに使用される同じ値、すなわち第１出力点５０６で高い値及び第２出力点５０８で低い値を使用してリセットできる従来のＪＫフリップフロップである。例えば、第１出力点５０６での高い値及び第２出力点５０８での低い値は、ラッチ５０４がリセットされた後にラッチ５０４をセットする。同様に、ラッチがセットされた後にラッチ５０４に同じ値を印加すると、ラッチはリセットされる。
【００２８】
図２、図４、図５及び図６を参照すると、好適な使用において、信号は、増幅器３００（図４参照）を介してコントローラ２４０（図２参照）により各マイクロストリップ対に印加される。増幅器３００が例えば増幅器３００の制御トランジスタ３０８の制御ポート３０６に高い値を印加することによってデータ信号発信モードに設定されると、増幅器３００の入力ポート３０２ａ，３０２ｂ両端の差動信号は、増幅されて、出力ポート３０４ａ，３０４ｂに結合されたマイクロストリップ上に通すために増幅器３００の出力ポート３０４ａ，３０４ｂに現れる。増幅器３００が例えば増幅器３００の制御トランジスタ３０８の制御ポート３０６に低い値を印加することによってスイッチングモードに設定されると、マイクロストリップ上に通すために増幅器３００の出力ポート３０４ａ，３０４ｂに高い値が現れる。
【００２９】
コントローラ２４０は、どのスイッチ組立体が閉状態かを選択的に制御することにより、データ信号のルートを決めるようスイッチマトリクス２００を設定する。スイッチ組立体は、スイッチ組立体に結合されたマイクロストリップ対間のスイッチが閉状態である場合、閉状態である。例えば、スイッチング組立体２３４は、スイッチ２３４ａ，２３４ｂが閉状態である場合、閉状態である。スイッチ２３４ａ，２３４ｂが開状態である場合、例えばマイクロストリップ２０２ａ，２０２ｂ，２１８ａ，２１８ｂ等の、スイッチ組立体２３４に結合されたマイクロストリップ対の各マイクロストリップに高い値を印加することにより、これらスイッチを閉成することができる。マイクロストリップ対２０２，２１８に関連した増幅器３００の各制御トランジスタ３０８の制御ポート３０６に低い値を印加することにより、これらマイクロストリップに高い値が印加される。各マイクロストリップに高い値を印加することは、高い値が第１スイッチポート４１６に現れ、低い値が第２スイッチポート４１８に現れるように論理回路５０２（図６参照）を設定することが促進される。第１スイッチポート４１６の高い値及び第２スイッチングポート４１８の低い値により、マイクロストリップ対２０２，２１８間に結合されたスイッチ組立体２３４内のスイッチ２３４ａ，２３４ｂを閉成させるので、第１マイクロストリップ対２０２の第１マイクロストリップ２０２ａを第２マイクロストリップ対２１８の第３マイクロストリップ２１８ａに結合し、第１マイクロストリップ対２０２の第２マイクロストリップ２０２ｂを第２マイクロストリップ対２１８の第４マイクロストリップ２１８ｂに結合する。閉成されるスイッチ組立体は、図６の論理回路５０２を参照して上述したような技法を使用して開離することが可能である。
【００３０】
次に、データ信号は、コントローラ２４０により設定されたようにスイッチマトリクス２００によりルートが決定される。例えば、スイッチ組立体２３４が閉成し、データ信号がマイクロストリップ２１８ａ，２１８ｂを横切る差動信号として印加されるようにスイッチマトリクス２００が設定されると、データ信号のルートが決定されてマイクロストリップ２１８ａ，２１８ｂを横切る差動信号を生成する。
【００３１】
図７、図８及び図９は、図５のクロス点スイッチ４００を制御する別の制御回路を示す。これらの別の制御回路は、以下に詳細に説明されるように、クロス点スイッチ４００の第１スイッチポート４１６で電圧レベルをセットする出力信号を作成するのに使用可能である。第２スイッチポート４１８での電圧レベルをセットする相補的出力信号の作成は、当業者には明白であろう。
【００３２】
図７、図８及び図９に示された各制御回路は、例えばマイクロストリップ対２０２等の対応するマイクロストリップ対の信号から作成された第１分岐ライン５２０上の第１分岐信号と、例えばマイクロストリップ対２１８等の対応する他のマイクロストリップ対から作成された第２分岐ライン５２２上の第２分岐信号とに基づき、第１スイッチポート４１６で電圧レベルをセットする。好適な一実施形態において、各制御ライン５２０，５２２は、対応するマイクロストリップ対２０２，２１８間の中間点に配置される。第１抵抗５２４ａは第１マイクロストリップ２０２ａ及び第１分岐ライン５２０間を結合し、第２抵抗５２４ｂは第２マイクロストリップ２０２ｂ及び第１分岐ライン５２０間を結合し、第３抵抗５２４ｃは第３マイクロストリップ２１８ａ及び第２分岐ライン５２２間を結合し、第４抵抗５２４ｄは第４マイクロストリップ２１８ｂ及び第２分岐ライン５２２間を結合する。抵抗５２４ａないし５２４ｄは好適には、約10ｋΩ以上の抵抗値を有する高抵抗である。（例えば、スイッチングモード後のデータ信号受信の間）マイクロストリップ対の平衡が保たれると、マイクロストリップ間の中間点に仮想接地が存在するので、マイクロストリップ対及び対応する分岐ライン間に結合は生じない。データ信号発信の間、結合が生じないので、制御回路に起因する挿入損失を最小にすることができる。マイクロストリップ対のマイクロストリップが非平衡になると、マイクロストリップ対のマイクロストリップ及び対応する分岐ライン間に高周波結合が生ずるので、分岐ライン上に信号が作成される。図７、図８及び図９に示される制御回路を制御するために分岐ライン上の信号（「分岐された信号」）を作成するためにマイクロストリップ対上に必要な信号の作成は、当業者には明白であろう。
【００３３】
図７は積分制御回路５３０を示す。図示された積分制御回路５３０は、論理回路５３２及び積分器５３４を有する。論理回路５３２は好適には排他ＯＲゲート５３６及びインバータ５３８を有し、積分器５３４はシャントキャパシタを使用して実施可能である。論理回路５３２は、第１及び第２分岐ライン５２０，５２２上に受信された分岐信号のスカラ積を作成する。積分器５３４はスカラ積を積分する。第１及び第２分岐ライン５２０，５２２上の分岐信号が同一なら、積分器５３４は第１スイッチポート４１６で例えば3.0Ｖの最大出力を生成する。第１スイッチポート４１６で最大値が生成されると、マイクロストリップ２０２，２１８のクロス点でのクロス点スイッチ４００（図５参照）は閉状態になる。分岐信号が同一でない場合に生ずる例えば1.0Ｖ以下の低い値では、クロス点スイッチ４００が開状態になる。２以上のクロス点に対応して２以上のクロス点スイッチが同時に閉状態になると、そのクロス点でスイッチを閉成するために１クロス点に対応するマイクロストリップにより１分岐信号が生成でき、そのクロス点でスイッチを閉成するために別の１クロス点に対応するマイクロストリップにより別の分岐信号が生成できることは、当業者に明白であろう。
【００３４】
図示の積分器制御回路５３０において、第１及び第２分岐ライン５２０，５２２上の分岐信号は、スイッチマトリクス２００を使用してデータ信号を通す場合であっても、クロス点スイッチ４００を継続的に閉状態にするために印加する必要がある。分岐ライン上の信号は、データ信号の通過中にマイクロストリップ対の各マイクロストリップに同一電圧レベルの信号を加えることにより、印加することが可能である。データ信号は、差動信号として各マイクロストリップ対に沿って通るので、マイクロストリップ間の差動電圧が変化しない限り、データ信号の完全性を保つことができる。このようにして、分岐ライン上の分岐信号を生成するのに使用されるマイクロストリップ対上の信号は、マイクロストリップ対の両マイクロストリップ上の電圧レベルが同時に上下する限り、データ信号と同じライン上に「乗る」ことができる。さらに、これら信号の分離をさらに強化するために、制御信号及びデータ信号用に異なる周波数を使用することが可能である。
【００３５】
図８は論理制御回路５５０を示す。図示の論理制御回路５５０は、ＡＮＤゲート５５２及び従来のトグルフリップフロップ５５４を有する。ＡＮＤゲート５５２の第１入力部は、第１分岐ライン５２０に結合されて第１分岐信号を受信する。ＡＮＤゲートの第２入力部は、第２分岐ライン５２２に結合されて第２分岐信号を受信する。ＡＮＤゲートの出力部は、フリップフロップ５５４のクロックポート（ＣＬＫ）に結合される。フリップフロップ５５４の出力（Ｑ）は第１スイッチポート４１６に結合される。ＡＮＤゲートの入力部及びフリップフロップ５５４の出力部における第１及び第２分岐信号の値は最初は低いので、クロス点スイッチ４００（図５参照）に対応して開状態となる。例えば3.0Ｖより大きな高い分岐信号値がＡＮＤゲート５５２の両入力部で受信されると、ＡＮＤゲート５５２の出力は低から高に変化し、フリップフロップ５５４の出力（Ｑ）を低から高に切り換える。このため、対応するクロス点スイッチを閉成する。次に、ＡＮＤゲート５５２の入力部での分岐信号が低にセットされ、データ信号を通すために閉状態のクロス点スイッチを使用することができる。別の高い分岐信号値が続いてＡＮＤゲート５５２の両入力部に受信されると、ＡＮＤゲートの出力は低から高に変化し、フリップフロップ５５４の出力を高から低に切り換える。このため、対応するクロス点スイッチが開状態となり、データ信号伝送を中止する。
【００３６】
図９はサイリスタ制御回路５６０を示す。サイリスタ制御回路５６０は、第１トランジスタ５６４及び第２トランジスタ５６６からなる従来のサイリスタ５６２を有する。第１トランジスタ５６４のエミッタは、第１分岐ライン５２０に結合されて第１分岐信号を受信する。第２トランジスタ５６６のエミッタは、抵抗５６８を介して第２分岐ライン５２２に結合され第２分岐信号を受信する。また、第２トランジスタ５６６のエミッタは、対応するクロス点スイッチ４００（図５参照）を制御するために第１スイッチポート４１６に結合される。サイリスタ５６２を横切って、例えば第１トランジスタ５６４のエミッタ及び第２トランジスタ５６６のエミッタの間にサイリスタ５６２の降伏電圧を超える電圧を印加すると、サイリスタ５６２をオンにし、第１スイッチポート４１６に高い値を生成して対応するクロス点スイッチを閉成する。サイリスタ５６２は、第１トランジスタ５６４のエミッタ及び第２トランジスタ５６６のコレクタ間にサイリスタ５６２を通って「ホールドオン」電流が流れる限り、オンのままである。ホールドオン電流は、図７の積分制御回路５３０に印加されるスイッチング信号と同様な方法でサイリスタ５６２に供給することができることは当業者には明白であろう。サイリスタ５６２を流れる電流をホールドオン電流以下に減少させると、サイリスタがオフになり、第１スイッチポート４１６で低い値を生成して対応するクロス点スイッチを開状態にする。
【００３７】
図１０及び図１１は、図２のスイッチマトリクス２００内のバイアスラインのルートを決めるための好適な方法を示す。バイアスラインはスイッチの部品をバイアスするのに使用可能である。例えば、バイアスラインは、図６及び図５に示される論理回路５０２，５０４及びスイッチ２３４ａ，２３４ｂ，４０２をバイアスするために使用可能である。好適には、図１０に示されるようにスイッチマトリクス２００の例えばマイクロストリップ対２０２，２１８等のマイクロストリップ対は一つの層（例えば層１）に配置され、図１１に示されるようにバイアスライン６００，６０２等のバイアスラインは別の層（例えば層２）に配置されて、製造を容易にすると共にマイクロストリップ及びバイアスライン間の電気的絶縁を維持する。図示の実施形態において、第１バイアスライン６００（図１１参照）は、第１マイクロストリップ対２０２（図１０参照）の第１マイクロストリップ２０２ａ及び第２マイクロストリップ２０２ｂ間に位置し、第２バイアスライン６０２（図１１参照）は、第２マイクロストリップ対２１８（図１０参照）の第３マイクロストリップ２１８ａ及び第４マイクロストリップ２１８ｂ間に位置する。バイアスラインの側面に位置するマイクロストリップの平衡が保たれている場合、上述したように仮想接地がマイクロストリップ間の中間点に存在する。従って、バイアスラインは仮想接地に配置されるので、マイクロストリップ及びバイアスライン間の結合は最小になる。
【００３８】
＜シミュレーション＞
図１２は、0から40ＧHzの間の周波数に対して従来のマイクロストリップ間のシミュレートされたクロス点の結合特性をデシベル（dB）で示したグラフである。このシミュレーションは、100μｍのGaAs基板にわたって例えばマイクロストリップ１０２ａ及びマイクロストリップ１０２ｉ（図１参照）等の25μｍマイクロストリップを使用してSonnet（登録商標）（当業者には周知の電磁場のシミュレーションができるコンピュータソフトウエアプログラム）で実行された。グラフから理解されるように、25ＧHzで従来のマイクロストリップ構成を使用すると、結合はおよそ−20dBである。
【００３９】
図１３は、0から40ＧHzの間の周波数に対して本発明による平衡を保たれたマイクロストリップ対の間のシミュレートされたクロス点の結合特性をデシベル（dB）で示したグラフである。このシミュレーションも、250μｍのシリコン基板にわたって例えばマイクロストリップ２０２ａ，２０２ｂ及びマイクロストリップ２１８ａ，２１８ｂ（図３参照）等の25μｍマイクロストリップを使用してSonnet（登録商標）で実行された。体抵抗率は20Ωcmである。グラフから理解されるように、25ＧHzで結合はおよそ−70dBである。従って、従来の手法より良好な絶縁が得られた。
【００４０】
本発明をいくつかの特定実施形態で説明したが、当業者には種々の変形、変更、改良が可能である。例えば、８×８スイッチマトリクスが例示されたが、本発明は実質的に任意のサイズのスイッチマトリクスで使用してもよい。本開示から為すことが明白であるこのような変形、変更、改良は、本明細書に明示していなくても上述の説明の部分であることが意図されており、本発明の真髄及び範囲内であることが意図されている。従って、上述の説明は例示のためのみであって、限定するものではない。本発明は、特許請求の範囲に定義されたもの及びその等価物にのみ限定される。
【図面の簡単な説明】
【００４１】
【図１】従来のスイッチマトリクスの回路図である。
【図２】本発明によるスイッチマトリクスの回路図である。
【図３】図２のスイッチマトリクス内のクロス点の回路図である。
【図４】図２のスイッチマトリクスに使用される増幅器の回路図である。
【図５】図２のスイッチマトリクスに使用されるスイッチの回路図である。
【図６】図５のスイッチに使用されるで制御回路の回路図である。
【図７】図５のスイッチに使用されるで制御回路の回路図である。
【図８】図５のスイッチに使用されるで制御回路の回路図である。
【図９】図５のスイッチに使用されるで制御回路の回路図である。
【図１０】図２のスイッチマトリクスにおける半導体基板上に配置された第１層のマイクロストリップ対を示す回路図である。
【図１１】図２のスイッチマトリクスにおける半導体基板上に配置された第２層のバイアスラインを示す回路図である。
【図１２】従来のクロス点についてのライン対ライン絶縁のシミュレーション結果を示すグラフである。
【図１３】本発明によるクロス点についてのライン対ライン絶縁のシミュレーション結果を示すグラフである。
【符号の説明】
【００４２】
２００          スイッチマトリクス
２０２〜２１６  第１マイクロストリップ対
２０２ａ        第１マイクロストリップ
２０２ｂ        第２マイクロストリップ
２１８〜２３２  第２マイクロストリップ対
２１８ａ        第３マイクロストリップ
２１８ｂ        第４マイクロストリップ
２３４，２４２  スイッチ組立体
２３４ａ        第１スイッチ
２３４ｂ        第２スイッチ
２３６          クロス点
２４０          コントローラ
３００          増幅器
４１６，４１８  スイッチポート
５０２，５３２  論理回路
【図１】
2004254319.tif 000003
【図２】
2004254319.tif 000004
【図３】
2004254319.tif 000005
【図４】
2004254319.tif 000006
【図５】
2004254319.tif 000007
【図６】
2004254319.tif 000008
【図７】
2004254319.tif 000009
【図８】
2004254319.tif 000010
【図９】
2004254319.tif 000011
【図１０】
2004254319.tif 000012
【図１１】
2004254319.tif 000013
【図１２】
2004254319.tif 000014
【図１３】
2004254319.tif 000015