(57)【要約】【課題】プロセッサカード自らが認識できない共通バスの故障が発生した場合でも障害の生じたプロセッサカードを共通バスから切り分けることが可能なマルチプロセッサ構成の障害検出方式を提供する。【解決手段】共通バス４にプロセッサカード２，３が接続されている。プロセッサカード３は、バスカード１への要求信号を送信し、バスカード１からの応答信号を受信するバスインタフェース回路３２と、バスカード１からの電源制御信号５を受信してバスインタフェース３２の電源を制御する電源制御回路３１を有し、バスインタフェース回路３２で共通バス４に影響を与える障害が発生した時には、バスカード１から電源制御信号を送信し、プロセッサカード３の電源制御回路３１からバスインタフェース回路３２の電源を停止することにより、障害の生じたプロセッサカード３を切り分け、共通バス４から切り離す。【選択図】  図１
2004171072.tif 000002
【特許請求の範囲】
【請求項１】
バスカードと複数のプロセッサカードとが共通バスを介して接続されるマルチプロセッサ構成において、前記バスカードが前記プロセッサカードからの要求信号に対する応答を送信後、一定時間経過しても前記プロセッサカードからの要求信号が継続している場合は、前記バスカードが前記プロセッサカードの電源を停止して、前記共通バスから前記プロセッサカードを切り離すことを特徴とするマルチプロセッサ構成の障害検出方式。
【請求項２】
バスカードと複数のプロセッサカードとが共通バスを介して接続されるマルチプロセッサ構成において、
前記複数のマルチプロセッサカードは、前記共通バスと接続されるバスインタフェース手段と、前記バスカードからの指示により前記バスインタフェース手段への電源供給を停止する障害制御手段とを有し、
前記バスカードは、前記マルチプロセッサカードから要求信号を受信すると応答信号を送出し、前記応答信号送出後、一定時間経過しても前記要求信号が継続している時に前記マルチプロセッサカードの電源を停止する電源制御信号を送出するバス調停手段を有することを特徴とするマルチプロセッサ構成の障害検出方式。
【請求項３】
前記障害制御手段は、前記バス調停回路から電源制御信号を受信する電源制御回路と、前記電源制御回路の制御により前記バスインタフェースへの電源供給をオンオフするリレー回路から構成されることを特徴とする請求項２記載のマルチプロセッサ構成の障害検出方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、共通バスに複数のプロセッサカードが接続され、共通バスのバス送信権を調停するバス調停回路を備えたマルチプロセッサ構成の障害検出方式に関し、特に障害の生じたプロセッサカードを切り分け、共通バスから切り離すように動作するマルチプロセッサ構成の障害検出方式に関する。
【０００２】
【従来の技術】
従来、共通バスに複数のプロセッサカードが接続され、共通バスのバス送信権を調停するバス調停回路を有するバスカードを備えたシステムでは、各プロセッサカードが共通バス上にデータ送信を行う場合、バスインタフェース回路が、バス調停回路に要求信号を送信して該バス調停回路からの応答信号を受信することによって、データ送信を行う構成となっている。バスインタフェース回路に障害が発生し、共通バスの送信権を保持したままになると、共通バスに接続される他のプロセッサカードはデータ送信ができなくなる。
【０００３】
図３は、従来のマルチプロセッサ構成の障害検出方式の構成を示すブロック図である。共通バス４には、複数のプロセッサカード２，３が接続され、プロセッサカード２，３は、バスインタフェース回路２２，３３を有し、共通バス４に接続される。バスカード１は、共通バス４のバス送信権を調停するバス調停回路１１を備え、バス調停回路１１は、共通バス４に接続される。
【０００４】
各プロセッサカード２，３内のプロセッサ２３，３３が共通バス４にデータを送信する場合は、バスインタフェース回路２２，３２がバス調停回路１１に要求信号を送信してバス調停回路１１からの応答信号を受信することによって、データ送信を行う。例えばプロセッサカード３のバスインタエース回路３２に障害が発生し、共通バス４の送信権を保持したままになると、共通バス４に接続される他のプロセッサカード２は、データ送信ができなくなる。
【０００５】
プロセッサカード３内のプロセッサ３３が周期性のあるアクセス信号等の手段により障害を検出できれば、自らバスインタフェース回路３２を閉塞して、共通バス４から切り離す事が出来るが、バスインタフェース回路３２の共通バス４側の故障等で自ら認識出来ない場合には、手動により共通バス４から切り離さない限り、他のプロセッサカード２はデータ送信ができなくなる。
【０００６】
上述のように従来技術は手動によりプロセッサカードを共通バスから切り離していた。このような、従来のマルチプロセッサ構成の障害検出方式としては、新たに障害監視回路を設け、バス調停回路が障害発生プロセッサに対して、バス権利を剥奪し、新たにバス権利を与えないように構成されたものがある（特許文献１参照。）。
【０００７】
【特許文献１】
特開平１０−３１６５６号公報
【０００８】
【発明が解決しようとする課題】
ところが、この上述した従来技術では、プロセッサカード内のプロセッサが自ら障害を検出すれば、バスインタフェース回路を閉塞して共通バスから切り離すことができるが、例えばバスインタフェース回路の共通バス側の故障等で自ら認識出来ない場合には、手動により共通バスから切り離さない限り、他のプロセッサカードはデータ送信できなくなるという問題点があった。
【０００９】
さらには、手動で切り離さなければ修復されないため、修復に時間がかかり、手動の切り分けは効率が悪く、作業が繁雑となる。このため、作業に時間がかかり、不経済であるという問題点もあった。
【００１０】
本発明は上記問題に鑑みてなされたものであって、本発明は、プロセッサカード自らが認識できない共通バスの故障が発生した場合でも障害の生じたプロセッサカードを共通バスから切り分けることが可能なマルチプロセッサ構成の障害検出方式を提供することを目的とする。
【００１１】
また本発明の他の目的は、自動的に短時間で障害の生じたプロセッサカードを共通バスから切り離すことが可能なマルチプロセッサ構成の障害検出方式を提供することである。
【００１２】
【課題を解決するための手段】
本発明は、バスカードと複数のプロセッサカードとが共通バスを介して接続されるマルチプロセッサ構成において、前記バスカードが前記プロセッサカードからの要求信号に対する応答を送信後、一定時間経過しても前記プロセッサカードからの要求信号が継続している場合は、前記バスカードが前記プロセッサカードの電源を停止して、前記共通バスから前記プロセッサカードを切り離すことを特徴とする。
【００１３】
【発明の実施の形態】
次に本発明の実施形態について図面を参照して詳細に説明する。図１は本発明のマルチプロセッサ構成の障害検出方式にかかわる実施形態の構成を示すブロック図である。共通バス４には複数個のプロセッサカード（本実施形態ではプロセッサカード２、プロセッサカード３）が接続されている。プロセッサカード２，３は、バスインタフェース回路２２，３２を有し、共通バス４に接続される。
【００１４】
バスカード１は、共通バス４のバス送信権を調停するバス調停回路１１を備え、共通バス４に接続される。各プロセッサカード２，３内のプロセッサ２３，３３が共通バス４にデータを送信する場合は、バスインタフェース回路２２，３２がバス調停回路１１に要求信号を送信し、バス調停回路１１からの応答信号を受信し、データ送信を行う。
【００１５】
また、各プロセッサカード２，３は、バスカード４からの電源制御信号５を受信し、バスインタフェース回路２２，３２への電源供給を制御する障害制御回路２１，３１を有する。
【００１６】
図２は、図１に示した実施形態のプロセッサカード２の詳細を示すブロック図である。図２において、プロセッサカード２は、バスインタフェース回路２２を有し、共通バス４に接続される。また、プロセッサカード２は、カード全体の制御およびデータ通信の制御を行うプロセッサ２３を有し、バスインタフェース回路２２に接続される。
【００１７】
また、プロセッサカード２は、電源制御信号５を受信しバスインタフェース回路２２への電源供給を制御する障害制御回路２１を有している。障害制御回路２１は、電源制御信号５を受信しリレー回路２１２の制御を行う電源制御回路２１１と、電源制御回路２１１の制御によりバスインタフェース回路２２への＋５Ｖ電源のＯＮ／ＯＦＦを行うリレー回路２１２とにより構成される。
【００１８】
次に、本実施形態の動作について図面を参照して詳細に説明する。図１において、例えばプロセッサカ−ド３のバスインタフェース回路３２に障害が発生し、共通バス４に送信要求を出したままその状態を保持したとする。この時、他のプロセッサカード２からデータ送信を行う要求があったとしても、共通バス４が占有されているため、データ送信を行うことができない。
【００１９】
バスカード１のバス調停回路１１は、送信要求があって応答を返した後一定時間経過してもデータ送信が行われず送信要求が続いている場合、電源制御信号５を送信し、プロセッサカード３のバスインタフェース回路３２の電源を停止し、共通バス４から切り離す。
【００２０】
この動作により、他のプロセッサカード２は、データ送信を行うことができるようになる。また、共通バス４のどの箇所で障害が発生しているか不明の時には、プロセッサカードを１つずつ順番に切り離していき、障害箇所を特定することもできる。
【００２１】
次に、電源制御動作について図２を参照して詳細に説明する。図２において、プロセッサカード２上の障害制御回路２１の電源制御回路２１１は、電源制御信号５により自分宛の電源断信号を受信すると、リレー回路２１２をＯＦＦするように制御信号を出力する。
【００２２】
リレー回路２１２は、電源制御回路２１１からの制御信号により＋５Ｖ電源をＯＦＦして、バスインタフェース回路２２への電源供給を停止して、共通バス４から切り離すように動作する。
【００２３】
【発明の効果】
以上説明したように、本発明によれば、バスカードから電源制御信号を送信し、各プロセッサカードの電源制御回路からリレー回路を制御し、バスインタフェース回路の電源を停止することにより、障害の生じたプロセッサカードを切り分け、共通バスから切り離すことができるという効果が得られる。
【００２４】
また、自動的に共通バスから障害プロセッサカードが切り離されるため、人手による作業を排除できると共に、修復時間を短縮できるという効果が得られる。
【００２５】
なお、本発明が上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【図面の簡単な説明】
【図１】本発明のマルチプロセッサ構成の障害検出方式にかかわる実施形態の構成を示すブロック図である。
【図２】本発明の実施形態のプロセッサカードの内部構成を示すブロック図である。
【図３】従来のマルチプロセッサ構成の障害検出方式の構成を示すブロック図である。
【符号の説明】
１    バスカード
２，３    プロセッサカード
４    共通バス
５    電源制御信号
１１    バス調停回路
２１，３１    障害制御回路
２２，３２    バスインタフェース回路
２３，３３    プロセッサ
２１１    電源制御回路
２１２    リレー回路
【図１】
2004171072.tif 000003
【図２】
2004171072.tif 000004
【図３】
2004171072.tif 000005