(57)【要約】【課題】界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図るとともに、ゲート絶縁膜の平坦性を向上させる。【解決手段】酸化膜２／酸窒化膜３／酸化膜４の３層構造でゲート絶縁膜５を構成し、酸窒化膜３を形成する際の熱処理の温度を１０００℃〜１１５０℃の範囲とし、酸化膜２を形成する際の熱処理の時間を２０〜２００秒の範囲とし、酸化膜４を形成する際の熱処理の温度を１０００℃〜１１５０℃の範囲とする。【選択図】      図１
2004247557.tif 000002
【特許請求の範囲】
【請求項１】
酸窒化膜が酸化膜で挟まれたゲート絶縁膜の窒素濃度のピーク位置が、シリコン基板との界面から０．３ｎｍ〜２．０ｎｍの範囲内にあり、前記窒素の元素濃度ピークが７×１０２１以上であることを特徴とする半導体装置。
【請求項２】
第１酸化性ガス中でシリコン基板の熱処理を行うことにより、前記シリコン基板表面に第１酸化膜を形成する工程と、
酸窒化性ガスまたは窒化性ガス中で前記シリコン基板の熱処理を１０００℃〜１１５０℃、２０〜２００秒の範囲の条件で行うことにより、前記第１酸化膜が形成されたシリコン基板表面に酸窒化膜を形成する工程と、
第２酸化性ガス中で前記シリコン基板の熱処理を１０００℃〜１１５０℃の範囲の条件で行うことにより、前記第１酸化膜および酸窒化膜が形成されたシリコン基板表面に第２酸化膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項３】
前記第１酸化性ガスは、１０〜３０重量％だけ酸素ガスが混合された酸素ガスと窒素ガスとの混合ガスであり、前記第１酸化膜を形成する際の熱処理の温度は８００℃〜１０００℃の範囲、時間は２０〜６０秒の範囲であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記酸窒化性ガスは、一酸化窒素、二酸化窒素、一酸化二窒素またはアンモニアであることを特徴とする請求項２または３記載の半導体装置の製造方法。
【請求項５】
前記第１酸化膜の膜厚は０．５ｎｍ〜２．０ｎｍの範囲内、前記酸窒化膜の膜厚は０．３ｎｍ〜１．５ｎｍの範囲内、前記第２酸化膜の膜厚は０．３ｎｍ〜１．０ｎｍの範囲内であることを特徴とする請求項２〜４のいずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置および半導体装置の製造方法に関し、特に、酸窒化ゲート絶縁膜の形成方法に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、シリコン基板との間の界面準位の発生を抑制しつつ、シリコン基板上にゲート絶縁膜を形成するため、ＳｉＯ２膜などの酸化膜でゲート絶縁膜を構成する方法がある。
図３は、従来の半導体装置の製造方法を示す断面図である。
【０００３】
図３において、酸素ガスＧ１１中でシリコン基板１１の熱処理を行うことにより、シリコン基板１１上に酸化膜１２が形成される。
また、ゲート絶縁膜のゲートリーク量を減らすため、ＳｉＯＮ膜などの酸窒化膜（窒素を含む酸化膜）でゲート絶縁膜を構成する方法がある。
図４は、従来の半導体装置の製造方法の別例を示す断面図である。
【０００４】
図４において、一酸化二窒素ガスＧ２１中でシリコン基板２１の熱処理を行うことにより、シリコン基板２１上に酸窒化膜２２が形成される。
また、例えば、特許文献１に開示されているように、シリコン基板との間の界面準位の発生を抑制しつつ、ゲート絶縁膜のゲートリーク量を減らすため、酸化膜／酸窒化膜／酸化膜の３層構造でゲート絶縁膜を構成する方法がある。
【０００５】
【特許文献１】
特開平１０−３２３２８号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１に開示されている方法では、ゲート絶縁膜中の窒素濃度が低く、ゲート絶縁膜を酸化膜で形成した場合に比べて、１／２桁程度しかゲートリーク量を減らすことができなかった。
また、酸化膜／酸窒化膜／酸化膜の３層構造でゲート絶縁膜を構成する方法では、再酸化によって、ゲート絶縁膜の膜厚均一性や界面均一性が損なわれ、絶縁破壊が起こり易くなるという問題があった。
【０００７】
そこで、本発明の目的は、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図るとともに、ゲート絶縁膜の平坦性を向上させることが可能な半導体装置および半導体装置の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、酸窒化膜が酸化膜で挟まれたゲート絶縁膜の窒素濃度のピーク位置が、シリコン基板との界面から０．３ｎｍ〜２．０ｎｍの範囲内にあり、前記窒素の元素濃度ピークが７×１０２１以上であることを特徴とする。
【０００９】
これにより、ゲート絶縁膜とシリコン基板との間の界面の窒素濃度を低く保ちつつ、ゲート絶縁膜中の窒素濃度を増加させることが可能となるとともに、ゲート絶縁膜の厚さを調整することができる。
このため、ゲート絶縁膜を薄膜化した場合においても、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図るとともに、ゲート絶縁膜の平坦性を向上させることが可能となる。
【００１０】
また、本発明の一態様に係る半導体装置の製造方法によれば、第１酸化性ガス中でシリコン基板の熱処理を行うことにより、前記シリコン基板表面に第１酸化膜を形成する工程と、酸窒化性ガスまたは窒化性ガス中で前記シリコン基板の熱処理を１０００℃〜１１５０℃、２０〜２００秒の範囲の条件で行うことにより、前記第１酸化膜が形成されたシリコン基板表面に酸窒化膜を形成する工程と、第２酸化性ガス中で前記シリコン基板の熱処理を１０００℃〜１１５０℃の範囲の条件で行うことにより、前記第１酸化膜および酸窒化膜が形成されたシリコン基板表面に第２酸化膜を形成する工程とを備えることを特徴とする。
【００１１】
これにより、ゲート絶縁膜中の窒素濃度を増加させることが可能となるとともに、第２酸化膜をシリコン基板表面に高温で形成することが可能となり、酸窒化膜の膜厚や濃度分布のバラツキの影響を抑制しつつ、酸素分子をシリコン基板表面に拡散させることができる。
このため、第２酸化膜の膜厚の面内均一性を維持しつつ、窒素濃度のピーク位置を表面方向に押し上げることが可能となり、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図るとともに、ゲート絶縁膜の平坦性を向上させることが可能となる。
【００１２】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第１酸化性ガスは、１０〜３０重量％だけ酸素ガスが混合された酸素ガスと窒素ガスとの混合ガスであり、前記第１酸化膜を形成する際の熱処理の温度は８００℃〜１０００℃の範囲、時間は２０〜６０秒の範囲であることを特徴とする。
これにより、酸素ガスの分圧を低下させつつ、第１酸化膜をシリコン基板表面に高温で形成することが可能となり、第１酸化膜の表面の平滑性を維持しつつ、第１酸化膜の膜厚制御を容易に行うことが可能となる。
【００１３】
このため、界面準位の増大を抑制しつつ、ゲート絶縁膜の膜厚制御を図ることが可能となるとともに、ゲート絶縁膜の平坦性を向上させて、絶縁破壊耐圧の劣化を抑制することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記酸窒化性ガスは、一酸化窒素、二酸化窒素、一酸化二窒素またはアンモニアであることを特徴とする。
【００１４】
これにより、酸窒化膜形成時のシリコンとの反応性を向上させることが可能となり、ゲート絶縁膜中の窒素濃度を上昇させて、ゲートリーク量のより一層の低減を図ることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第１酸化膜の膜厚は０．５ｎｍ〜２．０ｎｍの範囲内、前記酸窒化膜の膜厚は０．３ｎｍ〜１．５ｎｍの範囲内、前記第２酸化膜の膜厚は０．３ｎｍ〜１．０ｎｍの範囲内であることを特徴とする。
【００１５】
これにより、界面準位の増大を抑制しつつ、ゲート絶縁膜中の窒素濃度を増加させることが可能となり、ゲートリーク量のより一層の低減を図るとともに、電界効果トランジスタ作製時のキャリア移動度の劣化を抑制することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【００１７】
図１（ａ）において、窒素ガスまたはアルゴンガスなどの不活性雰囲気中でシリコン基板１表面を洗浄し、シリコン基板１表面の自然酸化膜を除去することにより、シリコン基板１の表面を露出させる。ここで、シリコン基板１表面の自然酸化膜を除去することにより、シリコン基板１と酸化膜２との間の界面を平坦化することができ、シリコン基板１上に形成される酸化膜２の膜厚均一性を向上させることが可能となる。
【００１８】
次に、図１（ｂ）に示すように、酸化性ガスＧ１中でシリコン基板１の熱処理を行うことにより、シリコン基板１の表面に酸化膜２を形成する。
なお、酸化性ガスＧ１としては、例えば、酸素ガスと窒素ガスとの混合ガスを用いることができ、この混合ガスの酸素ガスの割合は１０〜３０重量％とするのが好ましく、さらに好ましくは、１５〜２５重量％とするのがよい。また、酸化膜２を形成する際の熱処理の温度は８００℃〜１０００℃の範囲とするのが好ましく、さらに好ましくは、８５０℃〜９５０℃とするのがよい。また、酸化膜２を形成する際の熱処理の時間は２０〜６０秒とするのが好ましい。また、酸化膜２の膜厚Ｄ１は０．５ｎｍ〜２．０ｎｍの範囲内とするのがよい。
【００１９】
これにより、酸化性ガスＧ１に含まれる酸素ガスの分圧を低下させつつ、酸化膜２をシリコン基板１表面に高温で形成することが可能となり、酸化膜２の表面の平滑性を維持しつつ、酸化膜２の膜厚制御を容易に行うことが可能となる。
このため、界面準位の増大を抑制しつつ、酸化膜２／酸窒化膜３／酸化膜４の三層構造からなるゲート絶縁膜５の膜厚制御を容易に図ることが可能となるとともに、ゲート絶縁膜５の平坦性を向上させて、絶縁破壊耐圧の劣化を抑制することが可能となる。
【００２０】
次に、図１（ｃ）に示すように、酸窒化性ガスＧ２中でシリコン基板１の熱処理を行うことにより、シリコン基板１上に形成された酸化膜２を表面側に押し上げつつ、シリコン基板１表面に酸窒化膜３を形成する。
なお、酸窒化性ガスＧ２としては、例えば、一酸化窒素、二酸化窒素、一酸化二窒素またはアンモニアを用いることができる。
【００２１】
これにより、酸窒化膜３形成時のシリコン基板１との反応性を向上させることが可能となり、ゲート絶縁膜５中の窒素濃度を上昇させて、ゲートリーク量のより一層の低減を図ることが可能となる。
また、酸窒化膜３を形成する際の熱処理の温度は１０００℃〜１１５０℃の範囲とするのが好ましく、さらに好ましくは、１１００℃〜１１５０℃とするのがよい。また、酸窒化膜３を形成する際の熱処理の時間は２０〜２００秒とするのが好ましく、さらに好ましくは、１２０〜２００秒とするのがよい。また、酸窒化膜３の膜厚Ｄ２は０．３ｎｍ〜１．５ｎｍの範囲内とするのがよい。
【００２２】
これにより、ゲート絶縁膜５中の窒素濃度を高くすることが可能となり、ゲートリーク量のより一層の低減を図ることが可能となるとともに、電界効果トランジスタ作製時のキャリア移動度の劣化を抑制することが可能となる。
次に、図１（ｄ）に示すように、酸化性ガスＧ３中でシリコン基板１の熱処理を行うことにより、シリコン基板１上に形成された酸化膜２および酸窒化膜３を表面側に押し上げつつ、シリコン基板１表面に酸化膜４を形成する。
【００２３】
なお、酸化性ガスＧ３としては、例えば、酸素ガスを用いることができる。また、酸化膜４を形成する際の熱処理の温度は１０００℃〜１１５０℃の範囲とするのが好ましく、さらに好ましくは、１１００℃〜１１５０℃とするのがよい。また、酸化膜４を形成する際の熱処理の時間は２０〜３００秒とするのが好ましい。また、酸化膜４の膜厚Ｄ３は０．３ｎｍ〜１．０ｎｍの範囲内とするのがよい。
【００２４】
これにより、酸化膜４をシリコン基板１表面に高温で形成することが可能となり、酸窒化膜３の膜厚や濃度分布のバラツキの影響を抑制しつつ、酸素分子をシリコン基板１表面に拡散させることができる。
このため、酸化膜４の膜厚の面内均一性を維持しつつ、窒素濃度のピーク位置を表面方向に押し上げることが可能となり、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図ることが可能となるとともに、ゲート絶縁膜５の平坦性を向上させることが可能となる。
【００２５】
また、上述した条件でゲート絶縁膜を形成することにより、窒素の元素濃度ピークを７×１０２１以上としつつ、ゲート絶縁膜５の窒素濃度のピーク位置を、シリコン基板１との界面から０．３ｎｍ〜２．０ｎｍの範囲内に収めることが可能となる。
このため、ゲート絶縁膜５を数十Å程度に薄膜化した場合においても、ゲート絶縁膜５とシリコン基板１との間の界面の窒素濃度を低く保ちつつ、ゲート絶縁膜５中の窒素濃度を高くすることが可能となる。
【００２６】
図２は、本発明の一実施形態に係る半導体装置の酸化換算膜厚とゲートリーク量の関係を示す図である。なお、図２の例では、２０重量％だけ酸素ガスが混合された酸素ガスと窒素ガスとの混合ガス中で、温度が９００℃の条件で、酸化膜２を形成した。また、一酸化窒素ガス中で、温度が１１５０℃、時間が２０秒の条件で、酸窒化膜３を形成した。また、酸素ガス中で、温度が１１５０℃、時間が６０秒の条件で、酸化膜４を形成した。また、酸化膜２を形成する際の熱処理時間を調整することで、全体の膜厚（酸化換算膜厚）を調整した。
【００２７】
図２において、酸化膜２／酸窒化膜３／酸化膜４の３層構造でゲート絶縁膜５を構成し、酸窒化膜３を形成する際の熱処理温度を１０００℃〜１１５０℃の範囲、熱処理時間は２０〜２００秒の範囲とすることにより、酸化膜のみでゲート絶縁膜を構成した場合に比べ、ゲートリーク量を１桁以上低減できる。
【図面の簡単な説明】
【図１】一実施形態に係る半導体装置の製造方法を示す断面図。
【図２】酸化換算膜厚とゲートリーク量の関係を示す図。
【図３】従来の半導体装置の製造方法を示す断面図。
【図４】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
１  半導体基板、２、４  酸化珪素膜、３  酸窒化膜、５  ゲート絶縁膜、Ｇ１、Ｇ３  酸化性ガス、Ｇ２  酸窒化性ガス
【図１】
2004247557.tif 000003
【図２】
2004247557.tif 000004
【図３】
2004247557.tif 000005
【図４】
2004247557.tif 000006