(57)【要約】【課題】半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト方法の提供。【解決手段】半導体集積回路内に構成した（Ｓ２）スキャンフリップフロップでスキャンチェーンを構成し（Ｓ４）、スキャンチェーンの先頭から信号を入力してスキャンすることによりテストする半導体集積回路のテスト方法。スキャンチェーンが複数部分に区分されるように、スキャンチェーン内の一部のスキャンフリップフロップの入出力の為の接続を変更し（Ｓ６）、区分された各部分の先頭のスキャンフリップフロップに共通の信号を入力し（Ｓ８）、各部分の最後尾のスキャンフリップフロップの出力が一致するか否かを判定する（Ｓ１０）。【選択図】        図１
2004233101.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路内に構成した複数のスキャンフリップフロップにより、スキャンする為のスキャンチェーンを構成し、構成したスキャンチェーンの先頭のスキャンフリップフロップから信号を入力して、順次、伝搬させスキャンすることにより、半導体集積回路をテストする半導体集積回路のテスト方法において、
スキャンチェーンが複数の部分チェーンに区分されるように、該スキャンチェーン内の一部のスキャンフリップフロップの入出力の為の接続を変更し、変更したことにより区分された各部分チェーンの先頭のスキャンフリップフロップに共通の信号を入力し、前記各部分チェーンの最後尾のスキャンフリップフロップの出力が一致するか否かを判定することを特徴とする半導体集積回路のテスト方法。
【請求項２】
半導体集積回路内に構成した複数のスキャンフリップフロップにより、スキャンする為のスキャンチェーンを構成すると共に、該スキャンチェーンへのクロック供給の為のクロックラインを、複数のスキャンフリップフロップにつき１つになるように構成し、前記スキャンチェーンの先頭のスキャンフリップフロップから信号を入力して、順次、伝搬させスキャンすることにより、半導体集積回路をテストする半導体集積回路のテスト方法において、
前記スキャンチェーンが前記クロックライン毎の複数の部分チェーンに区分されるように、該スキャンチェーン内の一部のスキャンフリップフロップの入出力の為の接続を変更し、変更したことにより区分された各部分チェーンの先頭のスキャンフリップフロップに共通の信号を入力し、前記各部分チェーンの最後尾のスキャンフリップフロップの出力が一致するか否かを判定することを特徴とする半導体集積回路のテスト方法。
【請求項３】
前記各部分チェーンは、それぞれ同数のスキャンフリップフロップで構成されている請求項１又は２記載の半導体集積回路のテスト方法。
【請求項４】
前記スキャンチェーンを構成するスキャンフリップフロップの個数は偶数である請求項１乃至３の何れかに記載の半導体集積回路のテスト方法。
【請求項５】
前記スキャンチェーンを構成するスキャンフリップフロップの個数が３以上の奇数である場合、前記各部分チェーンの前記個数の差がＮ（Ｎは自然数）となって区分されるように、前記接続を変更し、前記個数が少ない部分チェーンの前記出力を更に伝搬させる為のＮ段のスキャンフリップフロップを接続する請求項１又は２記載の半導体集積回路のテスト方法。
【請求項６】
半導体集積回路内に構成した複数のスキャンフリップフロップにより、スキャンする為のスキャンチェーンを構成し、構成したスキャンチェーンの先頭のスキャンフリップフロップから信号を入力して、順次、伝搬させスキャンすることにより、半導体集積回路をテストする半導体集積回路のテスト装置において、
スキャンチェーンが複数の部分チェーンに区分されるように、該スキャンチェーン内の一部のスキャンフリップフロップの入出力の為の接続を変更する変更手段と、該変更手段が変更したことにより区分された各部分チェーンの先頭のスキャンフリップフロップに、共通の信号を入力する手段と、前記各部分チェーンの最後尾のスキャンフリップフロップの出力が一致するか否かを判定する判定回路とを備えることを特徴とする半導体集積回路のテスト装置。
【請求項７】
半導体集積回路内に構成した複数のスキャンフリップフロップにより、スキャンする為のスキャンチェーンを構成すると共に、該スキャンチェーンへのクロック供給の為のクロックラインを、複数のスキャンフリップフロップにつき１つになるように構成し、前記スキャンチェーンの先頭のスキャンフリップフロップから信号を入力して、順次、前記スキャンチェーン内のスキャンフリップフロップに伝搬させスキャンすることにより、半導体集積回路をテストする半導体集積回路のテスト装置において、
前記スキャンチェーンが前記クロックライン毎の複数の部分チェーンに区分されるように、該スキャンチェーン内の一部のスキャンフリップフロップの入出力の為の接続を変更する変更手段と、該変更手段が変更したことにより区分された各部分チェーンの先頭のスキャンフリップフロップに、共通の信号を入力する手段と、前記各部分チェーンの最後尾のスキャンフリップフロップの出力が一致するか否かを判定する判定回路とを備えることを特徴とする半導体集積回路のテスト装置。
【請求項８】
前記各部分チェーンは、それぞれ同数のスキャンフリップフロップで構成されている請求項６又は７記載の半導体集積回路のテスト装置。
【請求項９】
前記スキャンチェーンを構成するスキャンフリップフロップの個数は偶数である請求項６乃至８の何れかに記載の半導体集積回路のテスト装置。
【請求項１０】
前記スキャンチェーンを構成するスキャンフリップフロップの個数が３以上の奇数である場合、前記変更手段は、前記各部分チェーンの前記個数の差がＮ（Ｎは自然数）となって区分されるように変更し、前記判定回路は、前記個数が少ない部分チェーンの前記出力を更に伝搬させる為のＮ段のスキャンフリップフロップを有する請求項６又は７記載の半導体集積回路のテスト装置。
【請求項１１】
前記判定回路からの出力信号及び前記スキャンチェーンからの出力信号の何れかを選択する選択回路と、該選択回路が選択した出力信号が与えられる端子とを更に備える請求項６乃至１０の何れかに記載の半導体集積回路のテスト装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路のテスト方法及び半導体集積回路のテスト装置に関し、特にバーンインテストに際して有効なテスト方法及びテスト装置に関するものである。
【０００２】
【従来の技術】
半導体集積回路の信頼性試験の一つであるバーンインテストは、半導体集積回路を一定時間加熱し、その間、回路内部のトランジスタに対してストレス印加を行うという加速試験であり、不良品を早い段階で判別できる優れたテスト手法である。バーンインテストの必要性は、半導体集積回路の信頼性を高める為、近年高まって来ている。
【０００３】
従来、バーンインテストでは、複数の外部の信号供給源より必要な端子数分だけ信号供給を行い、回路内部にストレスを与える方法を採っていた。この際、半導体集積回路の規模が小さく、また動作的に複雑でない場合は、実動作に近い動作を実現出来るテストパターンを、信号供給源の組み合わせにより実現することが出来た。
しかし、半導体集積回路の大規模化、複雑化に伴い、用意されている信号供給源の組み合わせでは、実動作相当の動作を実現することが困難になってきた。近年では、スキャン設計法等の半導体集積回路におけるテスト容易化設計手法を用いることにより、このような困難が解消されている。
【０００４】
ここで、スキャン設計法について簡単に説明する。スキャン設計法とは、半導体集積回路におけるテストパターン作成を自動で行うときに、ボトルネックとなる通常のフリップフロップを、スキャンフリップフロップと呼ばれるものに置き換え、テストパターン作成を容易にする方法である。
この方法では、置換された一つのスキャンフリップフロップの出力部と他の置換された一つのスキャンフリップフロップのスキャン用入力部を接続し、外部入力部から外部出力部に至る迄、逐次連続的に接続されたスキャンフリップフロップの集合（以下、スキャンチェーンと記す）が形成される。
【０００５】
このスキャンチェーンを一定条件下でシフトレジスタと見なすことにより、テストパターン作成を容易にすることが出来る。ここで、スキャンフリップフロップとは、内部にセレクタがあり、シフト／キャプチャモード切替端子への制御信号により、フリップフロップへの入力信号が選択される回路である。
例えば、シフト／キャプチャモード切替端子が“Ｈｉｇｈ”のとき、スキャン入力信号が選択され、“Ｌｏｗ”のとき、組み合わせ回路を通過する通常信号が選択される。
【０００６】
実際にスキャンテストを行う場合、スキャンチェーンを先ずシフトモードに設定し、クロックを入力し、テストデータを順次スキャンフリップフロップに伝搬（以下、スキャンシフトと記す）させて、各組み合わせ回路に入力すべきデータを設定する。次にスキャンチェーンをキャプチャモード（通常動作モード）に切り替え、１クロック分組み合わせ回路を実動作させる。その後、スキャンチェーンをシフトモードに戻し、スキャンデータ信号出力端子から組み合わせ回路の演算結果を導出する。
【０００７】
一方、バーンインテストを行う場合は、信号供給源が限られるため、シフトモードに固定してスキャンシフトをさせることでストレス印加を行うのが通例である。
また、バーンインテストは、近年ではウェハレベルにて行う手法が確立されつつあるが、ウェハレベルのバーンインテストは、完成品の場合に比べ、同時に遥かに多数の半導体集積回路をテスト対象とする。その為、それぞれの半導体集積回路当たりのテストに使用可能な端子数は限られる。
従って、信号供給源を外部に求めずに、回路内部に擬似乱数発生回路を設けて、その出力信号をスキャンチェーンへの入力信号とし、回路内部にストレスを与える方法が提案されている。
【０００８】
しかし、そのような、信号供給源として内部回路を利用する方法においては、バーンインテスト中、半導体集積回路内部のトランジスタに正しくストレスが印加されているか否かを直接確認することは出来ない。その為、バーンインテストの最中に実際に正しくストレスがかけられているか否かを判定する方法がいくつか提案されている。
【０００９】
以下に、従来例として特許文献１に開示された半導体集積回路のテスト回路装置を、図６〜８を参照しながら説明する。
図６は、同じ段数を持つ２本のスキャンチェーンに対して同一のテスト信号を入力し、それぞれの出力信号を比較し判定する半導体集積回路のテスト回路装置を示すブロック図である。このテスト回路装置は、同じ段数のスキャンフリップフロップを有する第１のスキャンチェーン４２０及び第２のスキャンチェーン４３０で構成されている。
【００１０】
第１のスキャンチェーン４２０は、スキャンフリップフロップ４２１〜４２７で構成され、第２のスキャンチェーン４３０は、スキャンフリップフロップ４３１〜４３７で構成されている。また、各スキャンフリップフロップ４２１〜４２７，４３１〜４３７間、スキャンフリップフロップ４２１，４３１の各入力側及びスキャンフリップフロップ４２７，４３７の各出力側には、それぞれ組み合わせ回路４１１が接続されている。
第１のスキャンチェーン４２０及び第２のスキャンチェーン４３０は、バーンイン／スキャンデータ切替端子４０４と、シフト／キャプチャモード切替端子４０５と、リセット信号入力端子４０２とを共有している。また、通常動作時は機能入力端子として用いるスキャンデータ信号入力端子４０１及び４０３をそれぞれ具備している。
【００１１】
また、第１のスキャンチェーン４２０は、スキャンモード時に最終段のスキャンフリップフロップ４２７の出力信号を出力する第１のスキャンデータ信号出力端子４０６を備えている。第１のスキャンデータ信号出力端子４０６は、通常動作時には機能出力端子として用いられる。
また、第２のスキャンチェーン４３０は、スキャンモード時に最終段のスキャンフリップフロップ４３７の出力信号を出力する第２のスキャンデータ信号出力端子４０８端子を備えている。第２のスキャンデータ信号出力端子４０８端子は、通常動作時には機能出力端子として用いられる。
【００１２】
第１のスキャンチェーン４２０は、バーンイン／スキャンデータ切替端子４０４が“Ｈｉｇｈ”のとき、バーンインデータ信号入力端子４００からのバーンインデータ信号Ｓを選択し、“Ｌｏｗ”のとき、スキャンデータ信号入力端子４０１からのスキャンデータ信号を選択して、それぞれ先頭のスキャンフリップフロップ４２１に入力するセレクタ４０９を備えている。
第２のスキャンチェーン４３０は、バーンイン／スキャンデータ切替端子４０４が“Ｈｉｇｈ”のとき、バーンインデータ信号入力端子４００からのバーンインデータ信号Ｓを選択し、“Ｌｏｗ”のとき、スキャンデータ信号入力端子４０３からのスキャンデータ信号を選択して、それぞれ先頭のスキャンフリップフロップ４３１に入力するセレクタ４１０を備えている。
【００１３】
バーンインテストモード時は、バーンイン／スキャンデータ切替端子４０４を“Ｈｉｇｈ”にする。
各スキャンフリップフロップ４２１〜４２７，４３１〜４３７には、内部にセレクタがあり、シフト／キャプチャモード切替端子４０５により入力信号が選択される。シフト／キャプチャモード切替端子４０５が“Ｈｉｇｈ”のとき、スキャンシフト信号が選択され、“Ｌｏｗ”のとき、組み合わせ回路４１１を通過する通常信号が選択される。
バーンインテストモード時は、シフト／キャプチャモード切替端子４０５を“Ｈｉｇｈ”とする。
【００１４】
また、このテスト回路装置は、第１のスキャンチェーン４２０及び第２のスキャンチェーン４３０の各出力信号を判定する出力判定回路４４０を備えている。出力判定回路４４０は、両スキャンチェーン４２０，４３０の各最後尾のスキャンフリップフロップ４２７，４３７の各出力信号を比較する比較回路４４１と、比較回路４４１の出力信号が与えられるフリップフロップ４４２とから構成され、フリップフロップ４４２の出力信号は判定信号出力端子４０７に与えられる。比較回路４４１としては、例えば、ＥＸ−ＮＯＲ回路又はＥＸ−ＯＲ回路等を使用出来る。
【００１５】
バーンインテストモード時には、第１及び第２のスキャンチェーン４２０，４３０に、半導体集積回路の内部回路で発生させたバーンインデータ信号Ｓが、バーンインデータ信号入力端子４００から入力される。このバーンインデータ信号Ｓは、どのような値でもよいが、半導体集積回路内部のトランジスタをすべて作動させる為にも、無作為である方が望ましい。
尚、図示していないが、スキャンフリップフロップ４２１〜４２７，４３１〜４３７及びフリップフロップ４４２の各クロック入力端子には、全て同じ位相のクロック信号が入力されている。
出力判定回路４４０は、バーンインテストを行っている際、半導体集積回路に正しくストレスが印加されているか否かを確認する為に有効な回路である。
【００１６】
以下に、バーンインテスト時の実際の動作を簡単に説明する。
先ず、バーンインテストモードにする為に、バーンイン／スキャンデータ切替端子４０４を“Ｈｉｇｈ”にして、バーンインデータ信号Ｓを選択するようにし、シフト／キャプチャモード切替端子４０５を“Ｈｉｇｈ”にしてスキャンシフト状態にする。リセット信号入力端子４０２で各フリップフロップ４２１〜４２７，４３１〜４３７，４４２にリセットをかけ、初期値を設定する。
次いで、クロック信号を入力し、バーンインデータ信号入力端子４００にバーンインデータ信号Ｓを入力することで、第１及び第２のスキャンチェーン４２０，４３０にバーンインデータ信号Ｓが伝搬されて行き、やがて最終段のスキャンフリップフロップ４２７，４３７迄バーンインデータ信号Ｓが到達する。
【００１７】
第１及び第２のスキャンチェーン４２０，４３０は、スキャンフリップフロップの段数が同じである為、入力信号が最終段のスキャンフリップフロップ４２７，４３７に到達する時刻は同じであり、到達したデータも同じものとなるはずである。
そこで、スキャンフリップフロップ４２７，４３７の各出力を比較回路４４１に入力し、比較回路４４１の出力をフリップフロップ４４２に入力することで、バーンインテストモード時において、内部回路のトランジスタに正しくストレス印加が行われているかどうか判定する。また、フリップフロップ回路４４２の出力を判定信号出力端子４０７に接続することで、その結果を外部に出力することが出来る。
【００１８】
図７は、１本のスキャンチェーンに対して周期テスト信号を入力し、周期分離れた２箇所からの出力信号を比較し判定する半導体集積回路のテスト回路装置を示すブロック図である。このテスト回路装置は、１本のスキャンチェーン５１０上で２個所からデータを取り出し、出力判定回路５２０で判定する。ここでは、例えばスキャンチェーン５１０のスキャンフリップフロップ５１１〜５１６の段数を３００段とする。
【００１９】
各スキャンフリップフロップ５１１〜５１６間、スキャンフリップフロップ５１１の入力側及びスキャンフリップフロップ５１６の出力側には、それぞれ組み合わせ回路５１７が接続されている。
スキャンチェーン５１０は、バーンイン／スキャンデータ切替端子５０２と、シフト／キャプチャモード切替端子５０４と、リセット信号入力端子５０３とを備えている。また、通常動作時は機能入力端子として用いるスキャンデータ信号入力端子５０１を備えている。
【００２０】
また、スキャンチェーン５１０は、スキャンモード時に最終段のスキャンフリップフロップ５１６の出力信号を出力するスキャンデータ信号出力端子５０５を備えている。スキャンデータ信号出力端子５０５は、通常動作時には機能出力端子として用いられる。
また、スキャンチェーン５１０は、バーンイン／スキャンデータ切替端子５０２が“Ｈｉｇｈ”のとき、バーンインデータ信号入力端子５００からのバーンインデータ信号Ｓを選択し、“Ｌｏｗ”のとき、スキャンデータ信号入力端子５０１からのスキャンデータ信号を選択して、それぞれ先頭のスキャンフリップフロップ５１１に入力するセレクタ５０９を備えている。
【００２１】
バーンインテストモード時は、バーンイン／スキャンデータ切替端子５０２を“Ｈｉｇｈ”にする。
各スキャンフリップフロップ５１１〜５１６には、内部にセレクタがあり、シフト／キャプチャモード切替端子５０４により入力信号が選択される。シフト／キャプチャモード切替端子５０４が“Ｈｉｇｈ”のとき、スキャンシフト信号が選択され、“Ｌｏｗ”のとき、組み合わせ回路５１７を通過する通常信号が選択される。
バーンインテストモード時は、シフト／キャプチャモード切替端子５０４を“Ｈｉｇｈ”とする。
【００２２】
また、このテスト回路装置は、スキャンチェーン５１０のスキャンフリップフロップ５１３，５１６の各出力信号を判定する出力判定回路５２０を備えている。出力判定回路５２０は、スキャンフリップフロップ５１３，５１６の各出力信号を比較する比較回路５２１と、比較回路５２１の出力信号が与えられるフリップフロップ５２２とから構成され、フリップフロップ５２２の出力信号は判定信号出力端子５０６に与えられる。比較回路５２１としては、例えば、ＥＸ−ＮＯＲ回路又はＥＸ−ＯＲ回路等を使用出来る。
【００２３】
バーンインテストモード時には、スキャンチェーン５１０に、半導体集積回路の内部回路で発生させたバーンインデータ信号Ｓが、バーンインデータ信号入力端子５００から入力される。このバーンインデータ信号Ｓは、どのような値でもよいが、半導体集積回路内部のトランジスタをすべて作動させる為にも、無作為である方が望ましい。
尚、図示していないが、スキャンフリップフロップ５１１〜５１６及びフリップフロップ５２２の各クロック入力端子には、全て同じ位相のクロック信号が入力されている。
出力判定回路５２０は、バーンインテストを行っている際、半導体集積回路に正しくストレスが印加されているか否かを確認する為に有効な回路である。
【００２４】
バーンインデータ信号Ｓは、内部回路で発生させた周期性のある信号とする。例えば、その周期を６３クロックとし、６４クロック目で最初の１クロック目に入力したバーンインデータ信号Ｓの値と一致するものとする。判定回路５２０には、スキャンフリップフロップ５１６の出力と、スキャンフリップフロップ５１３の出力とが入力される。
【００２５】
バーンインデータ信号Ｓは、周期性をもつ信号であり、ここでは６３クロック周期である為、最終段のスキャンフリップフロップ５１６と出力信号が同じ周期となるスキャンフリップフロップは、４８段目、１１１段目、１７４段目及び２３７段目となる。ここで、スキャンフリップフロップ５１３の段数が２３７段目であるとすれば、スキャンフリップフロップ５１３，５１６は、出力信号が一致する。
従って、図６に示した場合と同様、それらの出力を比較回路５２１に入力し、比較回路５２１の出力をフリップフロップ５２２に入力し、フリップフロップ５２２の出力を判定信号出力端子５０６に与えることにより、バーンインテストモード時においてトランジスタに正しくストレス印加が行われているか否かを判定し、その結果を外部に出力することが出来る。
【００２６】
尚、以上の例では全てのフリップフロップが同位相のクロックにより作動することが前提となっているが、例外として、スキャンチェーンの形成においてクロックラインの数が多い場合、クロックライン毎にスキャンチェーンを構成するのが困難になり、１本のスキャンチェーンに複数のクロックラインが形成されることがある。
そのような場合、通常動作時は非同期動作になるが、スキャンテスト及びバーンインテストのときには、複数のクロックラインを同一のクロック周波数で作動させなければならない。このとき、複数のクロック間のホールド時間の補償を行う必要性が生じる。
【００２７】
このような場合、例えば非特許文献１にあるように、非同期クロック間に反転ラッチ回路を挿入することでホールド時間の補償を行っている。
図８は、２つのクロックラインＣＬＫ１，ＣＬＫ２が形成されているスキャンチェーン６２０に、反転ラッチ回路６１５が挿入されている半導体集積回路のテスト回路装置を示すブロック図である。このテスト回路装置は、スキャンフリップフロップ６１０〜６１４、バーンインデータ信号入力端子６００、スキャンデータ信号入力端子６０１、クロックＣＬＫ１入力端子６０２、クロックＣＬＫ２入力端子６０３、スキャンデータ信号出力端子６０４、セレクタ６０５及び組み合わせ回路６０６で構成されている。
【００２８】
【特許文献１】
特開２００１−１８３４２５号公報
【非特許文献１】
Ｄｅｓｉｇｎ  Ｗａｖｅ  Ｍａｇａｚｉｎｅ  ２００２  Ｊｕｎｅ（ＨＤＬの記述スタイル−テスト容易化設計のガイドライン（その３））
【００２９】
【発明が解決しようとする課題】
バーンインテスト中にストレス印加が正しく行われているか否かの判定方法において、特許文献１では、複数のスキャンチェーンを用い、それぞれの初段のスキャンフリップフロップに共通のテスト信号を入力して、それぞれ順次スキャンシフトさせ、最終段のスキャンフリップフロップの各出力信号を比較することで判定を行っているが、それを実現する条件として、各スキャンチェーンのスキャンフリップフロップの段数が同一で、同位相のクロックで作動していることが必要となる。
【００３０】
スキャンチェーン構成時にこのような条件を満たすことはある程度可能ではあるが、全てを満たすことは不可能であり、逆に好ましくない結果となる場合がある。スキャンチェーンの動作は、それを構成するフリップフロップの数だけでなく、入出力端子の数にも大きく依存し、更に、最近のＬＳＩは、正転、反転クロックを含めて様々なクロックを使用している為、無理に同位相同士のクロック段数を揃えようとすると、入出力端子数の制限の為にスキャンチェーンが張れないという不具合が発生する可能性がある。このような問題を発生させない為には、スキャンチェーン単独で判定を行うことが必要となる。
【００３１】
特許文献１では、１本のスキャンチェーン単独で判定する方法として入力信号に周期性を持たせ、同一スキャンチェーン上のその周期分、離れたスキャンフリップフロップの各出力を比較することで判定を行っているが、この場合、入力信号は、周期データである必要がある為、その値が限定されてしまい、半導体集積回路は、実動作相当の動作を行えない可能性がある。
【００３２】
また、１本のスキャンチェーンに複数のクロックラインが形成されるような場合、従来例で述べたように、非同期クロック間に反転ラッチ回路を挿入することで同一クロックで作動させることは可能である。しかし、このようなスキャンチェーンにそのまま特許文献１の例、つまり、周期データを与えて同一スキャンチェーン上の各出力を比較する方法を適用すると、異なるクロックライン上のフリップフロップの各出力を比較する可能性があり、その場合、クロックスキューの影響で正確な判定が行われない可能性がある。
【００３３】
本発明は、上述したような事情に鑑みてなされたものであり、テスト入力信号が限定されず、半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト方法及び半導体集積回路のテスト装置を提供することを目的としている。
【００３４】
【課題を解決するための手段】
本発明に係る半導体集積回路のテスト方法は、半導体集積回路内に構成した複数のスキャンフリップフロップにより、スキャンする為のスキャンチェーンを構成し、構成したスキャンチェーンの先頭のスキャンフリップフロップから信号を入力して、順次、伝搬させスキャンすることにより、半導体集積回路をテストする半導体集積回路のテスト方法において、スキャンチェーンが複数の部分チェーンに区分されるように、該スキャンチェーン内の一部のスキャンフリップフロップの入出力の為の接続を変更し、変更したことにより区分された各部分チェーンの先頭のスキャンフリップフロップに共通の信号を入力し、前記各部分チェーンの最後尾のスキャンフリップフロップの出力が一致するか否かを判定することを特徴とする。
【００３５】
本発明に係る半導体集積回路のテスト方法は、半導体集積回路内に構成した複数のスキャンフリップフロップにより、スキャンする為のスキャンチェーンを構成すると共に、該スキャンチェーンへのクロック供給の為のクロックラインを、複数のスキャンフリップフロップにつき１つになるように構成し、前記スキャンチェーンの先頭のスキャンフリップフロップから信号を入力して、順次、伝搬させスキャンすることにより、半導体集積回路をテストする半導体集積回路のテスト方法において、前記スキャンチェーンが前記クロックライン毎の複数の部分チェーンに区分されるように、該スキャンチェーン内の一部のスキャンフリップフロップの入出力の為の接続を変更し、変更したことにより区分された各部分チェーンの先頭のスキャンフリップフロップに共通の信号を入力し、前記各部分チェーンの最後尾のスキャンフリップフロップの出力が一致するか否かを判定することを特徴とする。
【００３６】
本発明に係る半導体集積回路のテスト方法は、前記各部分チェーンは、それぞれ同数のスキャンフリップフロップで構成されていることを特徴とする。
【００３７】
本発明に係る半導体集積回路のテスト方法は、前記スキャンチェーンを構成するスキャンフリップフロップの個数は偶数であることを特徴とする。
【００３８】
本発明に係る半導体集積回路のテスト方法は、前記スキャンチェーンを構成するスキャンフリップフロップの個数が３以上の奇数である場合、前記各部分チェーンの前記個数の差がＮ（Ｎは自然数）となって区分されるように、前記接続を変更し、前記個数が少ない部分チェーンの前記出力を更に伝搬させる為のＮ段のスキャンフリップフロップを接続することを特徴とする。
【００３９】
本発明に係る半導体集積回路のテスト装置は、半導体集積回路内に構成した複数のスキャンフリップフロップにより、スキャンする為のスキャンチェーンを構成し、構成したスキャンチェーンの先頭のスキャンフリップフロップから信号を入力して、順次、伝搬させスキャンすることにより、半導体集積回路をテストする半導体集積回路のテスト装置において、スキャンチェーンが複数の部分チェーンに区分されるように、該スキャンチェーン内の一部のスキャンフリップフロップの入出力の為の接続を変更する変更手段と、該変更手段が変更したことにより区分された各部分チェーンの先頭のスキャンフリップフロップに、共通の信号を入力する手段と、前記各部分チェーンの最後尾のスキャンフリップフロップの出力が一致するか否かを判定する判定回路とを備えることを特徴とする。
【００４０】
本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置では、半導体集積回路内に構成した複数のスキャンフリップフロップによりスキャンチェーンを構成し、構成したスキャンチェーンの先頭のスキャンフリップフロップから信号を入力して、順次、伝搬させスキャンすることにより、半導体集積回路をテストする。変更手段が、スキャンチェーンが複数の部分チェーンに区分されるように、スキャンチェーン内の一部のスキャンフリップフロップの入出力の為の接続を変更し、入力する手段が、変更手段が変更したことにより区分された各部分チェーンの先頭のスキャンフリップフロップに、共通の信号を入力し、判定回路が、各部分チェーンの最後尾のスキャンフリップフロップの出力が一致するか否かを判定する。
【００４１】
これにより、テスト入力信号が限定されず、半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト方法及び半導体集積回路のテスト装置を実現することが出来る。
【００４２】
本発明に係る半導体集積回路のテスト装置は、半導体集積回路内に構成した複数のスキャンフリップフロップにより、スキャンする為のスキャンチェーンを構成すると共に、該スキャンチェーンへのクロック供給の為のクロックラインを、複数のスキャンフリップフロップにつき１つになるように構成し、前記スキャンチェーンの先頭のスキャンフリップフロップから信号を入力して、順次、前記スキャンチェーン内のスキャンフリップフロップに伝搬させスキャンすることにより、半導体集積回路をテストする半導体集積回路のテスト装置において、前記スキャンチェーンが前記クロックライン毎の複数の部分チェーンに区分されるように、該スキャンチェーン内の一部のスキャンフリップフロップの入出力の為の接続を変更する変更手段と、該変更手段が変更したことにより区分された各部分チェーンの先頭のスキャンフリップフロップに、共通の信号を入力する手段と、前記各部分チェーンの最後尾のスキャンフリップフロップの出力が一致するか否かを判定する判定回路とを備えることを特徴とする。
【００４３】
本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置では、半導体集積回路内に構成した複数のスキャンフリップフロップによりスキャンチェーンを構成すると共に、そのスキャンチェーンへのクロック供給の為のクロックラインを、複数のスキャンフリップフロップにつき１つになるように構成する。構成したスキャンチェーンの先頭のスキャンフリップフロップから信号を入力して、順次、そのスキャンチェーン内のスキャンフリップフロップに伝搬させスキャンすることにより、半導体集積回路をテストする。変更手段が、そのスキャンチェーンがクロックライン毎の複数の部分チェーンに区分されるように、そのスキャンチェーン内の一部のスキャンフリップフロップの入出力の為の接続を変更する、入力する手段が、変更手段が変更したことにより区分された各部分チェーンの先頭のスキャンフリップフロップに、共通の信号を入力し、判定回路が、各部分チェーンの最後尾のスキャンフリップフロップの出力が一致するか否かを判定する。
【００４４】
これにより、１本のスキャンチェーンに複数のクロックラインが形成されている場合でも、クロックスキューの影響を受けることがなく、テスト入力信号が限定されず、半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト方法及び半導体集積回路のテスト装置を実現することが出来る。
【００４５】
本発明に係る半導体集積回路のテスト装置は、前記各部分チェーンは、それぞれ同数のスキャンフリップフロップで構成されていることを特徴とする。
【００４６】
本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置では、各部分チェーンは、それぞれ同数のスキャンフリップフロップで構成されているので、テスト入力信号が限定されず、半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト方法及び半導体集積回路のテスト装置を実現することが出来る。
【００４７】
本発明に係る半導体集積回路のテスト装置は、前記スキャンチェーンを構成するスキャンフリップフロップの個数は偶数であることを特徴とする。
【００４８】
本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置は、スキャンチェーンを構成するスキャンフリップフロップの個数は偶数であるので、スキャンチェーンを複数部分に区分し易く、テスト入力信号が限定されず、半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト方法及び半導体集積回路のテスト装置を実現することが出来る。
【００４９】
本発明に係る半導体集積回路のテスト装置は、前記スキャンチェーンを構成するスキャンフリップフロップの個数が３以上の奇数である場合、前記変更手段は、前記各部分チェーンの前記個数の差がＮ（Ｎは自然数）となって区分されるように変更し、前記判定回路は、前記個数が少ない部分チェーンの前記出力を更に伝搬させる為のＮ段のスキャンフリップフロップを有することを特徴とする。
【００５０】
本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置では、スキャンチェーンを構成するスキャンフリップフロップの個数が３以上の奇数である場合、変更手段が、各部分チェーンのスキャンフリップフロップの個数の差がＮ（Ｎは自然数）となって区分されるように、一部のスキャンフリップフロップの入出力の為の接続を変更し、判定回路は、Ｎ段のスキャンフリップフロップが、スキャンフリップフロップの個数が少ない部分チェーンの出力を更に伝搬させる。
【００５１】
これにより、スキャンチェーンを同じ長さの複数部分に区分出来ない場合でも、テスト入力信号が限定されず、半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト方法及び半導体集積回路のテスト装置を実現することが出来る。
【００５２】
本発明に係る半導体集積回路のテスト装置は、前記判定回路からの出力信号及び前記スキャンチェーンからの出力信号の何れかを選択する選択回路と、該選択回路が選択した出力信号が与えられる端子とを更に備えることを特徴とする。
【００５３】
この半導体集積回路のテスト装置では、選択回路が、判定回路からの出力信号及びスキャンチェーンからの出力信号の何れかを選択し、選択回路が選択した出力信号が、端子に与えられるので、テスト入力信号が限定されず、半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト装置を実現することが出来る。
【００５４】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。
実施の形態１．
図１は、本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置の実施の形態１の動作を示すフローチャートであり、図２は、本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置の実施の形態１により構成されたテスト回路を示すブロック図である。
この半導体集積回路のテスト装置は、先ず、テスト対象である半導体集積回路内で、スキャンフリップフロップ１１１〜１１６（図２）を構成し（Ｓ２）、次いで、構成したスキャンフリップフロップ１１１〜１１６により、スキャンチェーン１２０を構成する（Ｓ４）。
【００５５】
次に、この半導体集積回路のテスト装置は、構成したスキャンチェーン１２０（Ｓ４）のスキャンフリップフロップ１１３の出力の為の接続，及びスキャンフリップフロップ１１４の入力の為の接続を変更して、スキャンチェーン１２０を２つの部分（部分チェーン）に区分する（Ｓ６）。
以上により構成された図２に示すテスト回路は、１本のスキャンチェーン１２０において、それを構成するスキャンフリップフロップ１１１〜１１６の段数が２以上の偶数である場合の例である。
【００５６】
このテスト回路では、３００段のスキャンフリップフロップ１１１〜１１６で構成される１本のスキャンチェーン１２０を、半数の１５０段ずつに区分して、前半部分１１１〜１１３（部分チェーン）と後半部分１１４〜１１６（部分チェーン）としている。バーンインデータ信号Ｓは、スキャンチェーン１２０の初段のスキャンフリップフロップ１１１のみでなく、スキャンチェーン１２０の後半部分１１４〜１１６の先頭（スキャンチェーン全体の１５１段目）のスキャンフリップフロップ１１４へも入力される。
【００５７】
このテスト回路では、また、出力判定回路１３０（判定回路）が比較判定する２つの出力信号は、スキャンチェーン１２０の前半部分１１１〜１１３の最後段（スキャンチェーン全体の１５０段目）のスキャンフリップフロップ１１３の出力信号と、スキャンチェーン１２０の後半部分１１４〜１１６の最後段（スキャンチェーン全体の３００段目）のスキャンフリップフロップ１１６の出力信号とである回路構成になっている。
【００５８】
以下に、詳細を説明する。
このテスト回路は、スキャンチェーン１２０が、スキャンフリップフロップ１１１〜１１６で構成され、各スキャンフリップフロップ１１１〜１１６間、スキャンフリップフロップ１１１の入力側及びスキャンフリップフロップ１１６の出力側には、それぞれ組み合わせ回路１１７が接続されている。
【００５９】
このテスト回路は、また、バーンインデータ信号入力端子１００から入力されるバーンインデータ信号と、通常動作時は機能入力端子として用いるスキャンデータ信号入力端子１０１から入力されるスキャンデータ信号とから選択してスキャンフリップフロップ１１１へ与えるセレクタ１０９と、同じくバーンインデータ信号入力端子１００より入力されるバーンインデータ信号Ｓと、前段のスキャンフリップフロップ１１３からの出力信号とから選択してスキャンフリップフロップ１１４へ与えるセレクタ１１０と、出力判定回路１３０の出力信号及びスキャンチェーン１２０の後半部分１１４〜１１６の出力信号から選択して判定信号／スキャンデータ信号出力端子１０５（端子）に与えるセレクタ１０６（選択回路）とを備えている。また、それらのセレクタ１０９，１１０，１０６を同時に制御する為のバーンイン／スキャンデータ切替端子１０２を備えている。
【００６０】
各スキャンフリップフロップ１１１〜１１６には、内部にセレクタがあり、シフト／キャプチャモード切替端子１０４により入力信号が選択される。シフト／キャプチャモード切替端子１０４が“Ｈｉｇｈ”のとき、スキャンシフト信号が選択され、“Ｌｏｗ”のとき、組み合わせ回路１１７を通過する通常信号が選択される。
バーンインテストモード時は、シフト／キャプチャモード切替端子１０４を“Ｈｉｇｈ”とする。
【００６１】
尚、バーンイン／スキャンデータ切替端子１０２を“Ｈｉｇｈ”に設定すると、セレクタ１０９，１１０は、バーンインデータ信号入力端子１００から入力されたバーンインデータ信号Ｓを選択する。また、“Ｌｏｗ”に設定すると、セレクタ１０９は、スキャンデータ信号入力端子１０１からのスキャンデータ信号を選択し、セレクタ１１０は、前段のスキャンフリップフロップ１１３からの出力信号を選択する。
【００６２】
出力判定回路１３０は、スキャンフリップフロップ１１３，１１６の各出力信号を比較する比較回路１３１と、比較回路１３１の出力信号が与えられるフリップフロップ１３２とから構成されている。比較回路１３１としては、例えば、ＥＸ−ＮＯＲ回路又はＥＸ−ＯＲ回路を利用出来る。
判定信号／スキャンデータ信号出力端子１０５は、バーンインモード時は判定信号出力端子として、また、スキャンモード時にはスキャンチェーン１２０の最後段のスキャンフリップフロップ１１６の出力信号を出力する端子として、通常動作時には機能出力端子として用いる。
【００６３】
このテスト回路は、また、スキャンフリップフロップ１１１〜１１６及びフリップフロップ１３２それぞれのリセットを行う為のリセット信号入力端子１０３を備えている。
尚、図示していないが、スキャンフリップフロップ１１１〜１１６及びフリップフロップ１３２の各クロック入力端子には、全て同一クロック信号が入力されている。また、バーンインデータ信号Ｓの値は、半導体集積回路のトランジスタを全て作動させる為に無作為であることが望ましい。
【００６４】
以下に、このテスト回路のバーンインテスト時の実際の動作、つまり、半導体集積回路のテスト装置が、スキャンチェーン１２０の前半部分１１１〜１１３及び後半部分１１４〜１１６に、それぞれ共通信号を入力してスキャンする（図１Ｓ８）動作を説明する。
先ず、半導体集積回路のテスト装置（以下、テスト装置と記す）は、リセット信号入力端子１０３で各フリップフロップにリセットをかけ、初期値を設定する。
テスト装置は、バーンインテスト時、バーンイン／スキャンデータ切替端子１０２は“Ｈｉｇｈ”に設定し、バーンインデータ信号Ｓがスキャンチェーン１２０の前半部分１１１〜１１３の初段のスキャンフリップフロップ１１１、及び後半部分１１４〜１１６の初段のスキャンフリップフロップ１１４へ入力出来る状態にする。
【００６５】
テスト装置は、バーンインテスト時には更にシフト／キャプチャモード切替端子１０４を“Ｈｉｇｈ”に固定し、以後、バーンインデータ信号Ｓは、クロック毎にスキャンフリップフロップ１１１，１１４それぞれのフリップフロップに入力される。また、以後、入力されたバーンインデータ信号Ｓは、スキャンチェーン１２０をクロック毎に順次スキャンシフトされ、スキャンチェーン１２０上を前半部分１１１〜１１３及び後半部分１１４〜１１６それぞれで伝搬されて行き、それぞれ伝搬された信号は、スキャンフリップフロップ１１３，１１６へ到達する。
【００６６】
スキャンフリップフロップ１１３，１１６へそれぞれ到達した信号は、それらの出力信号としてそれぞれ導出され、出力判定回路１３０の比較回路１３１へそれぞれ入力される。比較回路１３１では、ＥＸ−ＮＯＲ回路又はＥＸ−ＯＲ回路により、２つの入力信号が同一か否かをその都度判定し、フリップフロップ１３２及びセレクタ１０６を経て判定信号／スキャンデータ信号出力端子１０５より判定信号として出力される（図１Ｓ１２）。
【００６７】
スキャンチェーン１２０の前半部分１１１〜１１３及び後半部分１１４〜１１６は、それぞれ同じ段数（この例では１５０段）のスキャンフリップフロップで構成されている。また，それぞれの部分の先頭のスキャンフリップフロップ１１１，１１４へは、同時刻に同一のバーンインデータ信号Ｓが入力される。
従って、それぞれの部分の最後段となるスキャンフリップフロップ１１３，１１６からの出力信号は同一になるはずである。
そこで、出力判定回路１３０でこれらの出力信号を比較することにより、正しく信号の伝達がなされているか否かを判定することが出来る。
【００６８】
図２に示すような構成のテスト装置によれば、判定信号／スキャンデータ信号出力端子１０５の観測により、バーンインテスト中のバーンインデータ信号Ｓの値を無作為とすることで、スキャンチェーン１２０に実動作に近い動作を与えることが出来る。また、バーンインテスト中のストレス印加が正しく行われているか否かをリアルタイムで正確に判断することが可能なテスト回路を無理なく構成することが出来る。尚、ここでは、スキャンチェーン１２０を構成するスキャンフリップフロップの段数を３００としたが、２以上の偶数であれば、幾つでも同様である。
テスト装置は、様々な入力信号によるバーンインテスト（図１Ｓ８，１０）が終了した後は、半導体集積回路内の接続状態を復旧し（Ｓ１２）、半導体集積回路のテストを終了する。
【００６９】
実施の形態２．
図３は、本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置の実施の形態２の動作を示すフローチャートであり、図４は、本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置の実施の形態２により構成されたテスト回路を示すブロック図である。
この半導体集積回路のテスト装置は、先ず、テスト対象である半導体集積回路内で、スキャンフリップフロップ２１１〜２１６（図４）を構成し（Ｓ２０）、次いで、構成したスキャンフリップフロップ２１１〜２１６により、スキャンチェーン２２０を構成する（Ｓ２２）。
【００７０】
次に、この半導体集積回路のテスト装置は、構成したスキャンチェーン２２０（Ｓ２２）のスキャンフリップフロップ２１３の出力の為の接続，及びスキャンフリップフロップ２１４の入力の為の接続を変更して、スキャンチェーン２２０を２つの部分（部分チェーン）に区分する（Ｓ２４）。
ここで、スキャンチェーン２２０は、その構成するスキャンフリップフロップ２１１〜２１６の段数が３以上の奇数であり、例えば３０１段のスキャンフリップフロップ２１１〜２１６で構成され、その前半１５０段及び後半１５１段に区分し、前半部分２１１〜２１３（部分チェーン）及び後半部分２１４〜２１６（部分チェーン）に分けて考える。
【００７１】
バーンインデータ信号Ｓは、スキャンチェーン２２０の初段のスキャンフリップフロップ２１１のみでなく、スキャンチェーン２２０の後半部分２１４〜２１６の先頭（スキャンチェーン２２０全体の１５１段目）のスキャンフリップフロップ２１４へも入力される。
また、比較判定に要する２つの出力信号は、スキャンチェーン２２０の前半部分２１１〜２１３の最後段（スキャンチェーン全体の１５０段目）のスキャンフリップフロップ２１３の出力信号と、スキャンチェーン２２０の後半部分２１４〜２１６の最後段（スキャンチェーン全体の３０１段目）のスキャンフリップフロップ２１６の出力信号とからなる回路構成になっている。
【００７２】
このテスト回路の構成は、実施例１（図２）と略同様であるが、スキャンチェーン２２０において後半部分２１４〜２１６のスキャンフリップフロップの段数が、前半部分２１１〜２１３より１（Ｎ）多くなるように区分している（Ｓ２４）。従って、その分の埋め合わせの為、出力判定回路２３０（判定回路）の２つの入力端子のうち、段数（個数）が少ない前半部分２１１〜２１３からの出力信号が入力される方の端子の側に、フリップフロップ２３３が追加挿入されている（Ｓ２６）。
【００７３】
以下に、詳細を説明する。
このテスト回路は、スキャンチェーン２２０が、スキャンフリップフロップ２１１〜２１６で構成され、各スキャンフリップフロップ２１１〜２１６間、スキャンフリップフロップ２１１の入力側及びスキャンフリップフロップ２１６の出力側には、それぞれ組み合わせ回路２１７が接続されている。
【００７４】
このテスト回路は、また、バーンインデータ信号入力端子２００から入力されるバーンインデータ信号Ｓ、及び通常動作時は機能入力端子として用いるスキャンデータ信号入力端子２０１から入力されるスキャンデータ信号から選択してスキャンフリップフロップ２１１へ与えるセレクタ２０９と、同じくバーンインデータ信号入力端子２００より入力されるバーンインデータ信号Ｓ、及び前段のスキャンフリップフロップ２１３からの出力信号から選択してスキャンフリップフロップ２１４へ与えるセレクタ２１０と、出力判定回路２３０の出力信号及びスキャンチェーン２２０の後半部分２１４〜２１６の出力信号から選択して判定信号／スキャンデータ信号出力端子２０５（端子）に与えるセレクタ２０６（選択回路）とを備えている。
【００７５】
このテスト回路は、また、それらのセレクタ２０９，２１０，２０６を同時に制御するバーンイン／スキャンデータ切替端子２０２を備え、スキャンフリップフロップ回路２１１〜２１６は、各フリップフロップへの入力信号をスキャンシフト信号と組み合わせ回路２１７を通過する通常信号とから選択するセレクタを有している。テスト回路は、この各セレクタを制御する為のシフト／キャプチャモード切替端子２０４と、スキャンフリップフロップ２１１〜２１６及びフリップフロップ２３２，２３３それぞれのリセットを行う為のリセット信号入力端子２０３とを備えている。
【００７６】
尚、バーンイン／スキャンデータ切替端子２０２を“Ｈｉｇｈ”に設定すると、セレクタ２０９、２１０は、バーンインデータ信号入力端子２００から入力されたバーンインデータ信号Ｓを選択し、“Ｌｏｗ”に設定すると、セレクタ２０９は、スキャンデータ信号入力端子２０１からのスキャンデータ信号を選択し、セレクタ２１０は、前段のスキャンフリップフロップ２１３からの出力信号を選択する。
【００７７】
出力判定回路２３０は、スキャンフリップフロップ２１３からの出力信号が与えられるフリップフロップ２３３と、フリップフロップ２３３及びスキャンフリップフロップ２１６からの各出力信号を比較する比較回路２３と、比較回路２３１の出力信号が与えられ、出力判定回路２３０の出力信号を出力するフリップフロップ２３２とから構成されている。比較回路２３１としては、例えば、ＥＸ−ＮＯＲ回路又はＥＸ−ＯＲ回路を利用出来る。
【００７８】
判定信号／スキャンデータ信号出力端子２０５は、セレクタ２０６が選択した信号が与えられ、バーンインモード時は判定信号出力端子として、また、スキャンモード時にはスキャンチェーン２２０の最後段のスキャンフリップフロップ２１６の出力信号を出力する端子として、通常動作時には機能出力端子として用いる。
尚、図示していないが、スキャンフリップフロップ２１１〜２１６、フリップフロップ２３２、２３３のクロック入力端子には、全て同一クロック信号が入力されている。また、バーンインデータ信号Ｓの値は、半導体集積回路のトランジスタを全て作動させる為に無作為であることが望ましい。
【００７９】
以下に、このテスト回路のバーンインテスト時の実際の動作、つまり、テスト装置が、スキャンチェーン２２０の前半部分２１１〜２１３及び後半部分２１４〜２１６に、それぞれ共通信号を入力してスキャンする（図３Ｓ２８）動作を説明する。
先ず、テスト装置は、リセット信号入力端子２０３で各フリップフロップ２１１〜２１６，２３２，２３３にリセットをかけ、初期値を設定する。
テスト装置は、バーンインテスト時、バーンイン／スキャンデータ切替端子２０２は“Ｈｉｇｈ”に設定し、バーンインデータ信号Ｓをスキャンチェーン２２０の前半部分２１１〜２１３の先頭のスキャンフリップフロップ２１１、及び後半部分２１４〜２１６の先頭のスキャンフリップフロップ２１４へ入力出来る状態にする。
【００８０】
テスト装置は、バーンインテスト時には更にシフト／キャプチャモード切替端子２０４を“Ｈｉｇｈ”に固定し、以後、バーンインデータ信号Ｓは、クロック毎にスキャンフリップフロップ２１１，２１４の各フリップフロップに入力される。入力されたバーンインデータ信号Ｓは、スキャンチェーン２２０をクロック毎に順次スキャンシフトされ、スキャンチェーン２２０の前半部分２１１〜２１３及び後半部分２１４〜２１６それぞれを伝搬されて行き、それぞれ伝搬された信号は、スキャンフリップフロップ２１３，２１６へ到達する。
【００８１】
スキャンフリップフロップ２１３，２１６へそれぞれ到達した信号は、それらの出力信号としてそれぞれ導出され、出力判定回路２３０へそれぞれ入力される。出力判定回路２３０内では、スキャンフリップフロップ２１３からの出力信号のみフリップフロップ２３３で１クロック分遅延された後、比較回路２３１へ入力される。スキャンフリップフロップ２１６からの出力信号は、直接、比較回路２３１へ入力される。
比較回路２３１では、ＥＸ−ＮＯＲ回路又はＥＸ−ＯＲ回路により、２つの入力信号が同一か否かをその都度判定し、フリップフロップ回路２３２及びセレクタ２０６を経て判定信号／スキャンデータ信号出力端子２０５より判定信号として出力される（図３Ｓ３０）。
【００８２】
スキャンチェーン２２０の前半部分２１１〜２１３及び後半部分２１４〜２１６は、それぞれの先頭のスキャンフリップフロップ２１１，２１４へは同時刻に同一のバーンインデータ信号Ｓが入力され、また、前半部分２１１〜２１３のフリップフロップの段数は後半部分２１４〜２１６より１つ少ない。その為、後半部分２１４〜２１６からの出力信号、つまりスキャンフリップフロップ２１６からの出力信号は、前半部分２１１〜２１３からの出力信号、つまりスキャンフリップフロップ２１３からの出力信号より１クロックだけ遅れるはずである。
【００８３】
従って、スキャンフリップフロップ２１３からの出力信号を更に伝搬させる為のフリップフロップ２３３を加えることにより、フリップフロップ２３３及びスキャンチェーン２２０の後半部分２１４〜２１６の各出力信号は同一になるはずである。
そこで、出力判定回路２３０の比較回路２３１でこれらの出力信号を比較することにより、実施の形態１と同様に、正しく信号の伝達がなされているか否かを判定することが出来る。
【００８４】
図４に示すような構成のテスト装置によれば、判定信号／スキャンデータ信号出力端子２０５の観測により、バーンインテスト中のバーンインデータ信号Ｓの値を無作為とすることで、スキャンチェーン２２０に実動作に近い動作を与えることが出来る、また、バーンインテスト中のストレス印加が正しく行われているか否かをリアルタイムで正確に判断することが可能なテスト回路を無理なく構成することが出来る。
【００８５】
尚、ここでは、スキャンチェーン２２０を構成するスキャンフリップフロップの段数を全体で３０１段としたが、３以上の奇数であれば、幾つの場合でも同様である。また、ここでは、後半部分のスキャンフリップフロップの段数が前半部分より１つ多い場合を示しているが、逆に前半部分の方が１つ多い場合でも同様である。この場合、出力判定回路のもう一方の入力端子側（フリップフロップの段数が１つ少ない方からの出力信号が入力される側）にフリップフロップ回路を挿入すればよい。
テスト装置は、様々な入力信号によるバーンインテスト（図３Ｓ２８，３０）が終了した後は、半導体集積回路内の接続状態を復旧し（Ｓ３２）、半導体集積回路のテストを終了する。
【００８６】
実施の形態３．
図５は、本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置の実施の形態３により構成されたテスト回路を示すブロック図である。この半導体集積回路のテスト装置の動作を示すフローチャートは、実施の形態１で示す図１のフローチャートと同様である。
このテスト回路は、スキャンチェーンを構成するスキャンフリップフロップの段数が３の倍数である場合の例である。
【００８７】
このテスト回路では、３００段のスキャンフリップフロップ３１２〜３１８で構成される１本のスキャンチェーン３２０を１００段ずつに３区分し、第一部分３１２〜３１４（部分チェーン）、第２部分３１５〜３１６（部分チェーン）及び第３部分３１７〜３１８（部分チェーン）としている。
バーンインデータ信号Ｓは、スキャンチェーン３２０の初段のスキャンフリップフロップ３１２だけでなく、スキャンチェーン３２０の第２部分３１５〜３１６の先頭（スキャンチェーン全体の１０１段目）のスキャンフリップフロップ３１５、及び第３部分３１７〜３１８の先頭（スキャンチェーン全体の２０１段目）のスキャンフリップフロップ３１７にも入力される。
【００８８】
比較判定に要する出力信号は３つであり、スキャンチェーン３２０の第１部分３１２〜３１４の最後（スキャンチェーン全体の１００段目）のスキャンフリップフロップ３１４、スキャンチェーン３２０の第２部分３１５〜３１６の最後（スキャンチェーン全体の２００段目）のスキャンフリップフロップ３１６、及びスキャンチェーン３２０の第３部分３１７〜３１８の最後（スキャンチェーン全体の３００段目）のスキャンフリップフロップ３１８の各出力信号である回路構成になっている。
【００８９】
以下に、詳細を説明する。
このテスト回路は、スキャンチェーン３２０が、スキャンフリップフロップ３１２〜３１８で構成され、各スキャンフリップフロップ３１２〜３１８間、スキャンフリップフロップ３１２の入力側及びスキャンフリップフロップ３１８の出力側には、それぞれ組み合わせ回路３１９が接続されている。
【００９０】
このテスト回路は、また、バーンインデータ信号入力端子３００から入力されるバーンインデータ信号Ｓと、通常動作時は機能入力端子として用いるスキャンデータ信号入力端子３０１から入力されるスキャンデータ信号とから選択してスキャンフリップフロップ３１２へ与えるセレクタ３０９と、バーンインデータ信号入力端子３００より入力されるバーンインデータ信号Ｓと、前段のスキャンフリップフロップ３１４からの出力信号とから選択してスキャンフリップフロップ３１５へ与えるセレクタ３１０と、バーンインデータ信号入力端子３００より入力されるバーンインデータ信号Ｓと、前段のスキャンフリップフロップ３１６からの出力信号とから選択してスキャンフリップフロップ３１７へ与えるセレクタ３１１とを備えている。
【００９１】
このテスト回路は、また、出力判定回路３３０（判定回路）の出力信号及びスキャンチェーン３２０の第３部分３１７〜３１８の出力信号から選択して判定信号／スキャンデータ信号出力端子３０５（端子）に与えるセレクタ３０６（選択回路）と、セレクタ３０９，３１０，３０６を同時に制御する為のバーンイン／スキャンデータ切替端子３０２を備えている。
【００９２】
各スキャンフリップフロップ３１２〜３１８には、内部にセレクタがあり、シフト／キャプチャモード切替端子３０４により入力信号が選択される。シフト／キャプチャモード切替端子３０４が“Ｈｉｇｈ”のとき、スキャンシフト信号が選択され、“Ｌｏｗ”のとき、組み合わせ回路３１９を通過する通常信号が選択される。
バーンインテストモード時は、シフト／キャプチャモード切替端子３０４を“Ｈｉｇｈ”とする。
【００９３】
尚、バーンイン／スキャンデータ切替端子３０２を“Ｈｉｇｈ”に設定すると、セレクタ３０９，３１０，３１１は、バーンインデータ信号入力端子３００から入力されたバーンインデータ信号Ｓを選択する。また、“Ｌｏｗ”に設定すると、セレクタ３０９は、スキャンデータ信号入力端子３０１からのスキャンデータ信号を選択し、セレクタ３１０は、前段のスキャンフリップフロップ３１４からの出力信号を選択し、セレクタ３１１は、前段のスキャンフリップフロップ３１６からの出力信号を選択する。
【００９４】
出力判定回路３３０は、スキャンフリップフロップ３１４，３１６，３１８の各出力信号を比較する比較回路３３１と、比較回路３３１の出力信号が与えられるフリップフロップ３３２とから構成されている。比較回路３３１としては、例えば、ＥＸ−ＮＯＲ回路又はＥＸ−ＯＲ回路を利用出来る。
このテスト回路は、また、スキャンフリップフロップ３１２〜３１８及びフリップフロップ３３２それぞれのリセットを行う為のリセット信号入力端子３０３を備えている。
【００９５】
判定信号／スキャンデータ信号出力端子３０５は、バーンインモード時は判定信号出力端子として、また、スキャンモード時にはスキャンチェーン３２０の最後段のスキャンフリップフロップ３１８の出力信号を出力する端子として、通常動作時には機能出力端子として用いる。
尚、図示していないが、スキャンフリップフロップ３１２〜３１８及びフリップフロップ３３２の各クロック入力端子には、全て同一クロック信号が入力されている。また、バーンインデータ信号Ｓの値は、半導体集積回路のトランジスタを全て作動させる為に無作為であることが望ましい。
【００９６】
以下に、このテスト回路のバーンインテスト時の実際の動作を説明する。
先ず、テスト装置は、リセット信号入力端子３０３で各フリップフロップにリセットをかけ、初期値を設定する。
テスト装置は、バーンインテスト時、バーンイン／スキャンデータ切替端子３０２を”Ｈｉｇｈ”に設定し、バーンインデータ信号Ｓがスキャンチェーン３２０の第１部分３１２〜３１４の先頭のスキャンフリップフロップ３１２、第２部分３１５〜３１６の先頭のスキャンフリップフロップ３１５、及び第３部分３１７〜３１８の先頭のスキャンフリップフロップ３１７へ入力できる状態にする。
【００９７】
テスト装置は、バーンインテスト時には更にシフト／キャプチャモード切替端子３０４を“Ｈｉｇｈ”に固定し、以後、バーンインデータ信号Ｓは、クロック毎にスキャンフリップフロップ３１２、３１５、３１７それぞれのフリップフロップに入力される。また、以後、入力されたバーンインデータ信号Ｓは、スキャンチェーン３２０をクロック毎に順次スキャンシフトされ、スキャンチェーン３２０上を第１部分３１２〜３１４、第２部分３１５〜３１６及び第３部分３１７〜３１８それぞれで伝搬されて行き、それぞれ伝搬された信号は、スキャンフリップフロップ３１４，３１６，３１８へ到達する。
【００９８】
スキャンフリップフロップ３１４，３１６，３１８へそれぞれ到達した信号は、それらの出力信号としてそれぞれ導出され、出力判定回路３３０の比較回路３３１へそれぞれ入力される。比較回路３３１では、ＥＸ−ＮＯＲ回路または、ＥＸ−ＯＲ回路により、３つの入力信号が同一か否かをその都度判定し、フリップフロップ３３２およびセレクタ３０６を経て判定信号／スキャンデータ信号出力端子３０５より判定信号として出力される。
【００９９】
スキャンチェーン３２０の第１部分３１２〜３１４、第２部分３１５〜３１６及び第３部分３１７〜３１８は、それぞれ同じ段数（この例では１００段）のスキャンフリップフロップで構成されている。また、それぞれの部分の先頭のスキャンフリップフロップ３１２，３１５，３１７へは，同時刻に同一のバーンインデータ信号Ｓが入力される。
従って、それぞれの部分の最後段となるスキャンフリップフロップ３１４，３１６，３１８からの出力信号は同一になるはずである。
そこで、出力判定回路３３０でこれらの出力信号を比較することにより、正しく信号の伝達がなされているか否かを判定することが出来る。
【０１００】
この例のようにスキャンチェーンの区分数を多くすると、区分されたそれぞれの部分においてテスト信号の到達時間が短縮されるので、入力するテストパターンの入力回数を増やすことが出来、限られたバーンイン時間において、より多くテスト回路を作動させることが可能である。また、例えば、スキャンチェーンを構成するスキャンフリップフロップの段数が奇数であっても、３の倍数であれば、この実施の形態３が適用出来、その場合、前述した実施の形態２のように、出力判定回路２３０にフリップフロップ２３３を追加する必要が無くなる。
【０１０１】
図５に示すような構成のテスト装置によれば、判定信号／スキャンデータ信号出力端子３０５の観測により、バーンインテスト中のバーンインデータ信号Ｓの値を無作為とすることで、スキャンチェーン３２０に実動作に近い動作を与えることが出来る。また、バーンインテスト中のストレス印加が正しく行われているか否かをリアルタイムで正確に判断することが可能なテスト回路を無理なく構成することが出来る。尚、ここでは、スキャンチェーン３２０を構成するスキャンフリップフロップの段数を３００としたが、３の倍数であれば、幾つでも同様である。
【０１０２】
尚、以上の実施の形態１〜３では、全てのフリップフロップが同位相のクロックにより駆動されていることが前提となっているが、１本のスキャンチェーンが複数のクロックラインにより駆動されているような場合（但し、各スキャンフリップフロップはそれぞれ１本のクロックラインにより駆動されている）には、先ず、スキャンチェーンをクロックライン毎に区分する。次いで、区分したそれぞれの部分を上述した実施の形態における１本のスキャンチェーンのように考えて、例えば、実施の形態１，２のように、区分した部分をさらに２区分し、又は実施の形態３のように３区分する。
【０１０３】
次いで、それぞれの区分した部分において複数のスキャンフリップフロップにバーンインデータ信号Ｓを入力し、それぞれの部分で複数の出力信号をそれぞれ比較して、それぞれの部分において、正しく信号の伝達がなされているか否かを判定する。このようにすることにより、バーンインテスト中のストレス印加が正しく行われているか否かをリアルタイムで正確に判断することが可能な回路を無理なく構成することが出来る。
【０１０４】
尚、特許文献１では、スキャンデータ信号出力端子と判定信号出力端子を別々に設けているが、バーンインテスト中は、スキャンデータ信号出力端子は使用しないことから、本実施の形態１〜３では、これらをセレクタを用いて統一してある。これにより、バーンインテストにおいて限られた出力端子を有効に使用することが出来る。
【０１０５】
【発明の効果】
本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置によれば、テスト入力信号が限定されず、半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト方法及び半導体集積回路のテスト装置を実現することが出来る。
【０１０６】
本発明に係る半導体集積回路のテスト方法及び係る半導体集積回路のテスト装置によれば、１本のスキャンチェーンに複数のクロックラインが形成されている場合でも、クロックスキューの影響を受けることがなく、テスト入力信号が限定されず、半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト方法及び半導体集積回路のテスト装置を実現することが出来る。
【０１０７】
本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置によれば、テスト入力信号が限定されず、半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト方法及び半導体集積回路のテスト装置を実現することが出来る。
【０１０８】
本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置によれば、スキャンチェーンを複数部分に区分し易く、テスト入力信号が限定されず、半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト方法及び半導体集積回路のテスト装置を実現することが出来る。
【０１０９】
本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置によれば、スキャンチェーンを同じ長さの複数部分に区分出来ない場合でも、テスト入力信号が限定されず、半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト方法及び半導体集積回路のテスト装置を実現することが出来る。
【０１１０】
本発明に係る半導体集積回路のテスト装置によれば、テスト入力信号が限定されず、半導体集積回路内部のトランジスタに、より適切な実動作に近いストレス印加を行うことが出来、また、そのストレス印加が実際に行われているか否かを、バーンインテストの最中により確実に確認することが出来る半導体集積回路のテスト装置を実現することが出来る。
【図面の簡単な説明】
【図１】本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置の実施の形態の動作を示すフローチャートである。
【図２】本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置の実施の形態により構成されたテスト回路を示すブロック図である。
【図３】本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置の実施の形態の動作を示すフローチャートである。
【図４】本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置の実施の形態により構成されたテスト回路を示すブロック図である。
【図５】本発明に係る半導体集積回路のテスト方法及び半導体集積回路のテスト装置の実施の形態により構成されたテスト回路を示すブロック図である。
【図６】従来の半導体集積回路のテスト方法及び半導体集積回路のテスト装置により構成されたテスト回路を示すブロック図である。
【図７】従来の半導体集積回路のテスト方法及び半導体集積回路のテスト装置により構成されたテスト回路を示すブロック図である。
【図８】従来の半導体集積回路のテスト方法及び半導体集積回路のテスト装置により構成されたテスト回路を示すブロック図である。
【符号の説明】
１００，２００，３００  バーンインデータ信号入力端子
１０１，２０１，３０１  スキャンデータ信号入力端子
１０３，２０３，３０３  リセット信号入力端子
１０２，２０２，３０２  バーンイン／スキャンデータ切替端子
１０４，２０４，３０４  シフト／キャプチャモード切替端子
１０５，２０５，３０５  判定信号／スキャンデータ信号出力端子（端子）
１１１〜１１６，２１１〜２１６，３１２〜３１８  スキャンフリップフロップ
１３２，２３２，２３３，３３２  フリップフロップ
１０６，２０６，３０６  セレクタ（選択回路）
１０６，１０９，１１０，２０６，２０９，２１０，３０６，３０９，３１０，３１１  セレクタ
１２０，２２０，３２０  スキャンチェーン
１１７，２１７，３１９  組み合わせ回路
１３０，２３０，３３０  出力判定回路（判定回路）
１３１，２３１，３３１  比較回路
６０２  クロックＣＬＫ１入力端子
６０３  クロックＣＬＫ２入力端子
【図１】
2004233101.tif 000003
【図２】
2004233101.tif 000004
【図３】
2004233101.tif 000005
【図４】
2004233101.tif 000006
【図５】
2004233101.tif 000007
【図６】
2004233101.tif 000008
【図７】
2004233101.tif 000009
【図８】
2004233101.tif 000010