(57)【要約】【課題】インピーダンス整合性と、広帯域にわたり反射損失の少ない高周波特性とを有する光半導体素子用駆動回路及び該回路を用いた駆動モジュールを提供すること。【解決手段】光半導体素子である面発光レーザ７と、５０Ωの電力供給側の特性インピーダンスを持つマイクロストリップライン２の電力供給用の信号線４とが、終端抵抗体である薄膜終端抵抗素子５及びボンディングワイヤ３を介して接続され、並列抵抗体であるインピーダンス整合用のチップ抵抗体８が面発光レーザ７と並列に、ボンディングワイヤ９及び接地導体（図示せず）によって接続されている構成を有する光半導体素子用駆動回路を構成する。【選択図】    図１
2004273584.tif 000002
【特許請求の範囲】
【請求項１】
電力供給側の特性インピーダンスを超える抵抗値を持つ光半導体素子を駆動する光半導体素子用駆動回路において、電力供給用の信号線と該光半導体素子との間に介在する終端抵抗体と、該光半導体素子に並列に接続された並列抵抗体とを有することを特徴とする光半導体素子用駆動回路。
【請求項２】
電力供給側の特性インピーダンスを超える抵抗値を持つ光半導体素子を駆動する光半導体素子用駆動回路において、電力供給用の信号線と該光半導体素子との間に介在する終端抵抗体と、該光半導体素子に容量素子を介して並列に接続された並列抵抗体とを有することを特徴とする光半導体素子用駆動回路。
【請求項３】
請求項１または請求項２に記載の光半導体素子用駆動回路において、上記電力供給側の特性インピーダンスをＺ０とし、上記光半導体素子の抵抗値をＲＳとし、上記終端抵抗体の抵抗値をＲＴとするとき、ＲＴがＺ０よりも小さく、上記並列抵抗体の抵抗値Ｒｔが下記（１）式を満たすことを特徴とする光半導体素子用駆動回路。
Ｒｔ  ＝  ＲＳ×（Ｚ０−ＲＴ）／［ＲＳ−（Ｚ０−ＲＴ）］        （１）
【請求項４】
請求項１、請求項２または請求項３に記載の光半導体素子用駆動回路と上記信号線と上記光半導体素子とが１つの基板上に配置されてなることを特徴とする駆動モジュール。
【請求項５】
請求項４に記載の駆動モジュールにおいて、上記終端抵抗体がマイクロ波伝送用基板の表面に形成された薄膜抵抗体であり、上記並列抵抗体がチップ抵抗体であることを特徴とする駆動モジュール。
【請求項６】
請求項４に記載の駆動モジュールにおいて、上記終端抵抗体がマイクロ波伝送用基板の表面に形成された薄膜抵抗体であり、上記並列抵抗体が該マイクロ波伝送用基板の表面に形成された薄膜抵抗体であり該マイクロ波伝送用基板の表面と裏面との間を導通する配線パターンによって接地されていることを特徴とする駆動モジュール。
【請求項７】
請求項４に記載の駆動モジュールにおいて、上記終端抵抗体がマイクロ波伝送用基板の表面に形成された薄膜抵抗体であり、上記並列抵抗体が該マイクロ波伝送用基板の表面に形成された薄膜抵抗体であり、上記容量素子は容量値が異なる２つの容量素子を並列に接続してなり、該２つの容量素子の一方はグランドポストによって接地されていることを特徴とする駆動モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光半導体素子用駆動回路及び駆動モジュールに関し、特に、光情報通信等で用いられる光半導体素子用駆動回路及び該回路を用いた駆動モジュールに関する。
【０００２】
【従来の技術】
【非特許文献】「論文：Ｙ．  Ｍａｔｕｉ  ｅｔ  ａｌ．，  ＩＥＥＥ  Ｐｈｏｔｏｎｉｃｓ  Ｔｅｃｈｎｏｌｏｇｙ  Ｌｅｔｔｅｒｓ，  Ｖｏｌ．  ９，  Ｎｏ．  １，  Ｊａｎ．  １９９７，  ｐｐ．  ２５−２７．」
現在の光ファイバ通信の基幹網において、高速光信号を生成する光コンポーネントとして、光源である半導体レーザとＬＮ変調器等の外部変調器を組み合わせたハイブリッド型光コンポーネントや、半導体レーザと電界吸収型光半導体変調器（ＥＡ変調器）を１つの半導体基板上に集積したモノリシック型光半導体デバイスが用いられている。これらの光変調コンポーネントは、光発振と変調を別々のデバイスで行っているため、周波数変動（チャープ）が少なく、かつ４０Ｇｂｉｔ／ｓまでの高品質な高速光信号を得ることができる。
【０００３】
一方、光ファイバ通信の普及に伴い、一般加入者用のアクセス系ネットワークヘも光変調コンポーネントの需要が高まっている。このようなアクセス系の光ネットワークの普及促進を図るには、光変調コンポーネントの低コスト化が必須である。そのため、光源である半導体レーザの駆動電流を高速変調することで、高速光信号を生成する直接変調と呼ばれる技術が有用であると考えられている。半導体レーザのみで高速光信号を生成する直接変調方式は、半導体レーザ等の光源の他にＬＮ変調器などの外部変調器を用いる外部変調方式に比べ格段に低コスト化を図ることが可能となる。その反面、１Ｇｂｉｔ／ｓ以上の高速直接変調においては、キャリア寿命と光子寿命の相互作用によって誘発された緩和振動による波形歪みのためＳ／Ｎ（信号対雑音）比の劣化や、周波数変動が顕著に現れるという問題が生じる。そのため、例えば１０Ｇｂｉｔ／ｓの高速変調を行うと伝送距離が２０ｋｍ前後に制限されるが、アクセス系以下の短距離伝送を行う分には十分である。このような利点から、１０Ｇｂｉｔ／ｓまでの直接変調方式は、アクセス系以下の用途において最適な変調方式であると考えられている。
【０００４】
次に、従来の直接変調方式の駆動回路について、図７、図８及び図９を用いて詳細に説明する。
【０００５】
図７は従来の直接変調方式の駆動回路の概略を示す図である。図において、端面発光型半導体レーザすなわちリッジレーザ１と、５０Ωの特性インピーダンスを持つマイクロストリップライン（ＭＳＬ）２の信号線４とが、薄膜終端抵抗素子５及びボンディングワイヤ３を介して接続されている。信号線４は、リッジレーザ１を発光させるための電力を供給する電力供給用の信号線でもある。マイクロストリップライン２の材質は一般的にアルミナ等のセラミックが用いられる。また、薄膜終端抵抗素子５の材質として、Ｔａ２Ｎを用いるのが一般的である。さらに、図示はしないが、マイクロストリップライン２とリッジレーザ１は１つのヒートシンクあるいはサブキャリア上にマウントされ、接地されている。
【０００６】
このような高速駆動回路においては、電力供給側の特性インピーダンスＺ０と、駆動回路側の特性インピーダンスＺＬが一致していないと、供給した高速電気信号の一部が電源側に反射してしまい、高周波特性が著しく劣化してしまう。そのため、一般的にリッジレーザ１の抵抗値ＲＳが５Ω以下であるため、特性インピーダンスＺ０が５０Ωの電源を用いて高速直接変調を行う場合、４５Ω以上の抵抗値ＲＴを持つ終端抵抗体５をリッジレーザと直列に接続して、抵抗値の和が５０Ωになるようにしてインピーダンス整合を行う。リッジレーザ１の直接変調を行うための高周波電気信号は、図中黒矢印方向から同軸コネクタ（図示せず）などを介してマイクロストリップライン２に供給される。さらに、高周波電気信号はマイクロストリップライン２の信号線４上に形成された終端抵抗体５（抵抗値ＲＴ）と寄生インダクタンスＬを有するボンディングワイヤ３を経由して、寄生容量値Ｃを有するリッジレーザ１の上部電極パッド６からレーザ内部に供給され、直接変調が実現する。
【０００７】
図８にこの駆動回路の等価回路を、図９にこの等価回路の反射特性（Ｓ１１）の周波数依存性の計算結果を示す。計算には、ＲＴ＝４５Ω、Ｌ＝０．３ｎＨ、ＲＳ＝５Ω、Ｃ＝１ｐＦを用いた。図９の縦軸はＳ１１をｄＢで表したものであり、横軸は周波数ｆをＧＨｚで表したものである。この計算結果より、寄生容量値Ｃにより回路全体が緩やかなローパス（低域透過）特性を持ち、高い周波数ほど反射が大きくなることが分かる。通常、Ｓ１１＜−１０ｄＢである帯域まで良好な光信号を得られるため、この場合は、駆動回路が１８ＧＨｚ程度の帯域を有することになる。よって、２０Ｇｂｉｔ／ｓ程度までの高速光信号を生成することが可能である。また、リッジレーザ１の構造を最適化することにより、３０ＧＨｚ程度の広い帯域を実現したという報告もある（例えば、上記非特許文献参照）。以上が従来のリッジレーザを用いた高速直接変調方式の説明である。
【０００８】
一方、リッジレーザと同じ半導体レーザでありながら、発振光が半導体基板の垂直方向に出射する面発光レーザ（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ）と称される光半導体デバイスがある。ＶＣＳＥＬは、リッジレーザに比べ、（１）活性層体積が小さいため低閾値電流で発振可能であり、かつ変調帯域が広い、（２）発振光が真円に近いビーム形状であるため、光ファイバとの接続が容易である、（３）基板のまま性能試験を行うことができるため、劈開工程が不要である、という特徴を有するために、リッジレーザよりも低コストなデバイスとして認知され、既に商品化されている。
【０００９】
ＶＣＳＥＬは発振波長が０．８５〜０．９８μｍの短波系と１．３〜１．５５μｍの長波系とに分類される。ギガビットイーサネット（登録商標）ヘ実用化されているのは前者（発振波長０．８５μｍ）のＶＣＳＥＬであるが、光ファイバ通信で用いるには、光ファイバの伝搬損失の小さい後者であることが必須となる。ところが、長波系ＶＣＳＥＬは光発振に必要な共振器構造を構成するＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ）ミラーの抵抗値が高く、素子全体の抵抗値が数百Ωに達することもある。そのため、先述した従来の電力供給側の特性インピーダンスが５０Ωの駆動回路ではインピーダンス整合がとれず、変調帯域が制限されるという問題があった。
【００１０】
従来の駆動回路により電力供給側の特性インピーダンス以上の抵抗値を有するＶＣＳＥＬを高速直接変調した際の高周波特性を、図１０、図１１及び図１２を用いて説明する。図１０、図１１、図１２は、それぞれ、駆動回路の概略図、その駆動回路の等価回路、その等価回路における反射特性（Ｓ１１）の周波数依存性の計算結果を示している。図１０における各部の詳細は、図７におけるリッジレーザ１が面発光レーザ（ＶＣＳＥＬ）７に変わったこと以外、図７と全く同様である。図１２に示した計算には、ＲＴ＝４５Ω、Ｌ＝０．３ｎＨ、ＲＳ＝３００Ω、Ｃ＝２ｐＦを用いた。この計算結果より、駆動回路側の特性インピーダンスＺＬ＝３４５Ω（周波数ｆ＝０のとき）と著しく電力供給側の特性インピーダンス（Ｚ０＝５０Ω）に不整合となっているため、周波数ｆが１ＧＨｚのときのＳ１１＝−５ｄＢと非常に反射が大きくなっていることが分かる。一方、周波数ｆが１０ＧＨｚのときはＳ１１＜−１５ｄＢと良好な値であるが、実際の通信で用いられるデータ信号は０または１が長く続くビット列が現れることもあるため、その場合は実効的な変調速度は１０Ｇｂｉｔ／ｓを下回る。よって１０Ｇｂｉｔ／ｓの光信号を得るためには、通常０〜１０ＧＨｚまでの全周波数域に渡りＳ１１＜−１０ｄＢであることが求められる。
【００１１】
以上説明したように、従来の駆動回路を用いて電力供給側の特性インピーダンスＺ０以上の抵抗値ＲＳを有するＶＣＳＥＬから高速光信号を生成できないという重大な問題があった。また、図１０において、薄膜終端抵抗体が形成されていないＭＳＬを用いたとしても、電力供給側と駆動回路側でのインピーダンスは著しく不整合となっていることには変わりがないため、本質的な解決にはならない。
【００１２】
このような高抵抗のレーザのインピーダンス整合をとる方法としては、レーザに対し並列に抵抗体を組み込むことで、駆動回路全体のインピーダンスを電力供給側の特性インピーダンスに整合させる手法がある。この手法を図１３、図１４、図１５及び図１６に示す。図１３、図１４、図１５、図１６は、それぞれ、駆動回路の概略図、その駆動回路の等価回路、その等価回路における反射特性（Ｓ１１）の周波数依存性の計算結果、その等価回路における駆動回路側の特性インピーダンスＺＬの周波数依存性の計算結果を示している。なお、図１６においては、インピーダンスＺＬの実数部分Ｒｅ［ＺＬ］（レジスタンス成分）のみを縦軸で示す。図１３における各部の詳細は、ＭＳＬ上の終端抵抗体（抵抗値ＲＴ）がないことと、抵抗値Ｒｔを有するインピーダンス整合用の並列抵抗体であるチップ抵抗体８が面発光レーザ７と並列にボンディングワイヤ９で接続されていること以外は図１０と全く同様である。
【００１３】
【発明が解決しようとする課題】
図１５及び図１６に示した計算には、Ｒｔ＝６０Ω、Ｌ１＝０．３ｎＨ、Ｌ２＝０．５ｎＨ、ＲＳ＝３００Ω、Ｃ＝２ｐＦを用いた。この計算結果より、駆動回路側の特性インピーダンスが、低周波側で、５０Ω整合しているにもかかわらず、周波数の増加に依存して寄生的な並列容量値Ｃの影響が強く現れ、図１６に示したように、駆動回路側の特性インピーダンスＺＬが急峻に５０Ωから低下するため、回路全体が顕著なローパス特性（低い周波数帯域のみを透過する特性）を持つことが分かる。特に高周波域では特性インピーダンスが５Ω前後となり、著しい不整合となっている。そのため数ＧＨｚ以上の高周波が遮断され、数Ｇｂｉｔ／ｓ以上の高速直接変調ができないという問題が生じ、重大な課題となっている。
【００１４】
本発明は上記問題に鑑みてなされたものであり、本発明の目的は、インピーダンス整合性と、広帯域にわたり反射損失の少ない高周波特性とを有する光半導体素子用駆動回路及び該回路を用いた駆動モジュールを提供することにある。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明においては、請求項１に記載したように、電力供給側の特性インピーダンスを超える抵抗値を持つ光半導体素子を駆動する光半導体素子用駆動回路において、電力供給用の信号線と該光半導体素子との間に介在する終端抵抗体と、該光半導体素子に並列に接続された並列抵抗体とを有することを特徴とする光半導体素子用駆動回路を構成する。
【００１６】
また、本発明においては、請求項２に記載したように、
電力供給側の特性インピーダンスを超える抵抗値を持つ光半導体素子を駆動する光半導体素子用駆動回路において、電力供給用の信号線と該光半導体素子との間に介在する終端抵抗体と、該光半導体素子に容量素子を介して並列に接続された並列抵抗体とを有することを特徴とする光半導体素子用駆動回路を構成する。
【００１７】
また、本発明においては、請求項３に記載したように、
請求項１または請求項２に記載の光半導体素子用駆動回路において、上記電力供給側の特性インピーダンスをＺ０とし、上記光半導体素子の抵抗値をＲＳとし、上記終端抵抗体の抵抗値をＲＴとするとき、ＲＴがＺ０よりも小さく、上記並列抵抗体の抵抗値Ｒｔが下記（１）式を満たすことを特徴とする光半導体素子用駆動回路を構成する。
【００１８】
Ｒｔ  ＝  ＲＳ×（Ｚ０−ＲＴ）／［ＲＳ−（Ｚ０−ＲＴ）］        （１）
また、本発明においては、請求項４に記載したように、
請求項１、請求項２または請求項３に記載の光半導体素子用駆動回路と上記信号線と上記光半導体素子とが１つの基板上に配置されてなることを特徴とする駆動モジュールを構成する。
【００１９】
また、本発明においては、請求項５に記載したように、
請求項４に記載の駆動モジュールにおいて、上記終端抵抗体がマイクロ波伝送用基板の表面に形成された薄膜抵抗体であり、上記並列抵抗体がチップ抵抗体であることを特徴とする駆動モジュールを構成する。
【００２０】
また、本発明においては、請求項６に記載したように、
請求項４に記載の駆動モジュールにおいて、上記終端抵抗体がマイクロ波伝送用基板の表面に形成された薄膜抵抗体であり、上記並列抵抗体が該マイクロ波伝送用基板の表面に形成された薄膜抵抗体であり該マイクロ波伝送用基板の表面と裏面との間を導通する配線パターンによって接地されていることを特徴とする駆動モジュールを構成する。
【００２１】
また、本発明においては、請求項７に記載したように、
請求項４に記載の駆動モジュールにおいて、上記終端抵抗体がマイクロ波伝送用基板の表面に形成された薄膜抵抗体であり、上記並列抵抗体が該マイクロ波伝送用基板の表面に形成された薄膜抵抗体であり、上記容量素子は容量値が異なる２つの容量素子を並列に接続してなり、該２つの容量素子の一方はグランドポストによって接地されていることを特徴とする駆動モジュールを構成する。
【００２２】
【発明の実施の形態】
図１３、図１５及び図１６に例示したように、従来技術において、並列抵抗体であるチップ抵抗体８のみでインピーダンス整合を図ると、周波数の増加に依存して急峻に駆動回路側の特性インピーダンスＺＬが低下し、回路全体としてローパス特性を有するため、高速変調動作が実現できない。
【００２３】
そこで、本発明においては、並列抵抗体（抵抗値Ｒｔ）の他に、レーザの前段に終端抵抗体（抵抗値ＲＴ）を設けることで、駆動回路側の特性インピーダンスＺＬの急激な低下を抑制し、広帯域に渡り反射損失の少ない良好な駆動回路を得ることを可能としている。
【００２４】
（実施形態１）
以下、図面に基づいて本発明の第１実施形態を詳細に説明する。
【００２５】
図１は本発明の第１実施形態における光半導体素子用駆動回路の概略を示す図である。図において、光半導体素子である面発光レーザ７（抵抗値ＲＳ）と、５０Ωの電力供給側の特性インピーダンスを持つマイクロストリップライン２の信号線４とが、終端抵抗体である薄膜終端抵抗素子５（抵抗値ＲＴ）及びボンディングワイヤ３を介して接続され、並列抵抗体であるインピーダンス整合用のチップ抵抗体８（抵抗値Ｒｔ）が面発光レーザ７と並列に、ボンディングワイヤ９及び接地導体（図示せず）によって接続されている。信号線４は、面発光レーザ７を発光させるための電力を供給する電力供給用の信号線でもある。さらに、図示はしないが、マイクロストリップライン２と面発光レーザ７とチップ抵抗体８とは１つの支持基板である１つのヒートシンクあるいはサブキャリア上にマウントされ、接地されている。面発光レーザ７の直接変調を行うための高周波電気信号は、図中黒矢印方向から同軸コネクタ（図示せず）などを介してマイクロストリップライン２に供給される。この駆動回路が従来の駆動回路と大きく異なる点は、並列抵抗体であるチップ抵抗体８と共に、光半導体素子である面発光レーザ７の前段に終端抵抗体である薄膜終端抵抗素子５を備えている点にある。すなわち、本光半導体素子用駆動回路においては、信号線４と面発光レーザ７との間に終端抵抗体である薄膜終端抵抗素子５が介在し、並列抵抗体であるチップ抵抗体８が光半導体素子である面発光レーザ７に並列に接続されている。
【００２６】
図２は図１に示した駆動回路の等価回路を示す図であり、図３はその等価回路における反射特性（Ｓ１１）の周波数依存性の計算結果を示す図であり、図４はその等価回路における駆動回路側の特性インピーダンスＺＬの周波数依存性の計算結果を示す図である。図２において、Ｌ１及びＬ２は、それぞれ、ボンディングワイヤ３及び９の寄生インダクタンスであり、Ｃは面発光レーザ７の寄生容量である。図３の縦軸はＳ１１をｄＢで表したものであり、横軸は周波数ｆを単位ＧＨｚで表したものであり、図４の縦軸はインピーダンスＺＬの実数部分Ｒｅ［ＺＬ］（レジスタンス成分）を単位Ωで表したものであり、横軸は周波数ｆを単位ＧＨｚで表したものである。図３及び図４における計算には、ＲＴ＝４０Ω、Ｌ１＝０．３ｎＨ、Ｌ２＝０．５ｎＨ、ＲＳ＝３００Ω、Ｒｔ＝１０．３Ω、Ｃ＝２ｐＦを用いた。なお、Ｒｔの値としては上記（１）式を満たす値を用いている。
【００２７】
図３より、０〜２０ＧＨｚまでの広い周波数帯域に渡りＳ１１＜−１０ｄＢと良好な高周波特性を示しており、図１５に見られた顕著なローパス特性はなく、明らかに特性改善が図られたことが分かる。これは、レーザの前段に、特性インピーダンスＺ０（５０Ω）に近い抵抗値ＲＴを有する薄膜終端抵抗素子５を配しているため、図４に示したように、駆動回路側の特性インピーダンスＺＬが周波数の増加に依存して顕著に変化せずに、高周波域においても４１Ωと比較的特性インピーダンスＺ０に近い値を保つことができることに起因する。なお、低周波域での共振ピークは、寄生インダクタンスＬ１、Ｌ２と寄生容量値Ｃとによるものである。よって、ボンディングワイヤ３及び９の一方あるいは両方のワイヤ長を短くしてＬ及びＬ２の一方あるいは両方を低減するか、または面発光レーザ７の電極パッド６の面積を小さくしてＣを低減することにより、該共振ピークの発生を抑制することが可能であるのはもちろんのことである。
【００２８】
なお、図１において、図示はしないが、マイクロストリップライン２と面発光レーザ７とチップ抵抗体８とは１つの支持基板である１つのヒートシンクあるいはサブキャリア上に配置され、接地されており、本発明に係る駆動モジュールの一実施形態を構成している。
【００２９】
（実施形態２）
しかしながら、図１に示した回路構成では、チップ抵抗体８を並列抵抗体として用い、ボンディングワイヤ９及び３によって面発光レーザ７と接続するため、実装工程が煩雑化してしまう。さらに、ワイヤボンディング数の増加は、寄生インダクタンスの増加をもたらし高周波特性の帯域を狭くすることがあるため、このようなチップ抵抗体をワイヤボンディングにより接続する際には、できるだけワイヤ長を短くする方法が望ましい。
【００３０】
よって、以下図面に基づいて実装工程とワイヤボンディング数を簡略化できる本発明の第２実施形態について説明する。図５は第２実施形態の光半導体素子用駆動回路の概略を示している。図５において、各部の詳細は、図１におけるチップ抵抗体８とボンディングワイヤ９とが無いことと、マイクロ波伝送用基板であるマイクロストリップライン２上に面発光レーザ７と並列になるように形成された並列抵抗素子である薄膜抵抗素子１０（抵抗値Ｒｔ）と、薄膜抵抗素子１０とマイクロストリップライン２の裏面グランドとに接続する、マイクロストリップライン２の表面と裏面との間を導通する配線パターン１１とを有していること以外は、図１と全く同じである。また、薄膜抵抗素子１０の材質としては、薄膜終端抵抗素子５と同じ材料（例えばＴａ２Ｎ）を用いることにより、薄膜抵抗素子１０と薄膜終端抵抗素子５とを一括形成することが低コスト化を図る点で望ましい。このような構成にした場合においても、ワイヤ接続箇所を一箇所減らすことで、寄生インダクタンスを減少する効果があるため、図１に示した第１実施形態と同等以上の作用効果が得られることは明らかである。
【００３１】
なお、図５において、図示はしないが、マイクロストリップライン２と面発光レーザ７とは１つの支持基板である１つのヒートシンクあるいはサブキャリア上に配置され、接地されており、本発明に係る駆動モジュールの一実施形態を構成している。
【００３２】
（実施形態３）
ところで、図１及び図５に示した回路構成では、面発光レーザ７の抵抗値ＲＳに比べて、並列抵抗体であるチップ抵抗体８または薄膜抵抗素子１０の抵抗値Ｒｔが十分に小さいため、印加電圧によって流れる電流の大半が薄膜抵抗素子１０に流れ込むため、並列抵抗体での発熱量が大きくなる。また、並列抵抗体が薄膜抵抗素子１０である場合には、薄膜抵抗素子１０が面発光レーザ７の近くに配置されるため、たとえ電子冷却装置（ペルチェ素子）を用いて吸熱を行っても、薄膜抵抗素子１０での発熱量が無視できなくなる可能性がある。
【００３３】
よって、以下図面に基づいて薄膜抵抗素子１０における発熱量を低減できる本発明の第３実施形態について説明する。図６は第３実施形態の光半導体素子用駆動回路の概略を示している。図６において、光半導体素子である面発光レーザ７に並列になるようにマイクロストリップライン２上に形成された薄膜抵抗素子１０と、薄膜抵抗素子１０に対し直列に、かつ面発光レーザ７に並列に接続され異なった容量値を有する容量素子１２（容量値Ｃｔ１）と容量素子１３（容量値Ｃｔ２）とが配線パターン１４を介して薄膜抵抗素子１０にボンディングワイヤ１６により接続されていることと、容量素子１３の接地のためにグランドポスト１５を配置していること以外は、図５と全く同じである。すなわち、この場合、並列抵抗体である薄膜抵抗素子１０が、容量素子１２と容量素子１３とを並列に接続してなる容量素子を介して、光半導体素子である面発光レーザ７に並列に接続されている。このような回路構成にした場合、薄膜抵抗素子１０の後段に容量素子１２及び１３が配置されているため、直流成分として供給されるバイアス電圧による直流電流は薄膜抵抗素子１０には流れない。よって、薄膜抵抗素子１０での発熱量の低減が可能となる。また、異なった容量値を有する容量素子１２及び１３を並列に配置しているのは、低周波域および高周波域に対応した遮断周波数が異なる容量素子を用いることで、広帯域な周波数特性を得るためである。Ｃｔ１及びＣｔ２の値としては、それぞれ１００ｐＦ、０．０１μＦ程度が望ましい。
【００３４】
なお、図６において、図示はしないが、マイクロストリップライン２と面発光レーザ７と容量素子１２及び１３とは１つの支持基板である１つのヒートシンクあるいはサブキャリア上に配置され、接地されており、本発明に係る駆動モジュールの一実施形態を構成している。
【００３５】
以上より、本発明の第３実施形態を用いれば、第１実施形態または第２実施形態と同等以上の作用効果が得られることは明らかである。
【００３６】
なお、本発明は面発光レーザに限らず、駆動回路側の特性インピーダンスよりも高い抵抗値を有する他の光半導体素子（受光素子、光変調素子、光増幅素子等）に適用できるものである。
【００３７】
以上述べたように、回路の特性インピーダンスを超える抵抗値を持つ半導体レーザを高速駆動する回路において、終端抵抗体と、該半導体レーザに並列に組み込まれた抵抗体を用いた回路構成にすることにより、インピーダンス整合性と広帯域にわたり反射損失の少ない高周波特性を同時に有する高性能な光半導体素子用駆動回路及び駆動モジュールを提供することができる。
【００３８】
【発明の効果】
以上説明したように、本発明の実施により、インピーダンス整合性と、広帯域にわたり反射損失の少ない高周波特性とを有する光半導体素子用駆動回路及び該回路を用いた駆動モジュールを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る光半導体素子用駆動回路の一例を示す図である。
【図２】本発明に係る光半導体素子用駆動回路の等価回路一例を示す図である。
【図３】本発明に係る光半導体素子用駆動回路の反射特性（Ｓ１１）の周波数依存性の計算結果の一例を示す図である。
【図４】本発明に係る光半導体素子用駆動回路の特性インピーダンスＺＬの周波数依存性の計算結果の一例を示す図である。
【図５】本発明に係る光半導体素子用駆動回路の他の例を示す図である。
【図６】本発明に係る光半導体素子用駆動回路のさらに他の例を示す図である。
【図７】従来の光半導体素子用駆動回路の一例を示す図である。
【図８】従来の光半導体素子用駆動回路の等価回路の一例を示す図である。
【図９】従来の光半導体素子用駆動回路の反射特性（Ｓ１１）の周波数依存性の計算結果の一例を示す図である。
【図１０】従来の光半導体素子用駆動回路の他の例を示す図である。
【図１１】従来の光半導体素子用駆動回路の等価回路の他の例を示す図である。
【図１２】従来の光半導体素子用駆動回路の反射特性（Ｓ１１）の周波数依存性の計算結果の他の例を示す図である。
【図１３】従来の光半導体素子用駆動回路のさらに他の例を示す図である。
【図１４】従来の光半導体素子用駆動回路の等価回路のさらに他の例を示す図である。
【図１５】従来の光半導体素子用駆動回路の反射特性（Ｓ１１）の周波数依存性の計算結果のさらに他の例を示す図である。
【図１６】従来の光半導体素子用駆動回路の特性インピーダンスＺＬの周波数依存性の計算結果の一例を示す図である。
【符号の説明】
１…リッジレーザ、２…マイクロストリップライン、３…ボンディングワイヤ、４…信号線、５…薄膜終端抵抗素子、６…上部電極パッド、７…面発光レーザ、８…チップ抵抗体、９…ボンディングワイヤ、１０…薄膜抵抗素子、１１…配線パターン、１２…容量素子（容量値Ｃｔ１）、１３…容量素子（容量値Ｃｔ２）、１４…配線パターン、１５…グランドポスト、１６…ボンディングワイヤ。
【図１】
2004273584.tif 000003
【図２】
2004273584.tif 000004
【図３】
2004273584.tif 000005
【図４】
2004273584.tif 000006
【図５】
2004273584.tif 000007
【図６】
2004273584.tif 000008
【図７】
2004273584.tif 000009
【図８】
2004273584.tif 000010
【図９】
2004273584.tif 000011
【図１０】
2004273584.tif 000012
【図１１】
2004273584.tif 000013
【図１２】
2004273584.tif 000014
【図１３】
2004273584.tif 000015
【図１４】
2004273584.tif 000016
【図１５】
2004273584.tif 000017
【図１６】
2004273584.tif 000018