(57)【要約】【課題】デュアルダマシン構造の半導体装置で、層間接続部の下層側の配線表面に酸化等の悪影響を及ぼすこと無く、且つボイドの発生も抑制して配線材料が充填された接続孔を有する半導体装置及びその製造方法を提供する。【解決手段】下層の第１配線２１と、この上に堆積された第１層間膜１１と第２層間膜１３がこの順序で積層された層間絶縁膜と、その上に形成された第２配線２３と、これらを接続する層間絶縁膜に形成された接続孔と、接続孔に充填されたプラグ金属部２４とを備える。接続孔は一端部が第２配線２３に接触する深さｄ１の第１孔部３３とこの第１孔部３３の中に形成され一端部が第１配線２１に接触する第２孔部３５と、第１孔部３３の側壁に形成された側壁膜１５とを備え、第１孔部３３は第２層間膜１３を貫通して第１層間膜１１の途中まで達する。【選択図】      図１
2004273611.tif 000002
【特許請求の範囲】
【請求項１】
多層配線構造を有する半導体装置であって、
下層の第１配線層で形成された第１の配線群と、
前記第１の配線群の上に堆積された層間絶縁膜と、
前記層間絶縁膜の上に堆積される第２配線層で形成された第２の配線群と、
前記第１の配線群に含まれる所定の第１配線と前記第２の配線群に含まれる所定の第２配線とを接続するため、前記層間絶縁膜に形成された接続孔と、
前記接続孔に充填されたプラグ金属部を有し、
前記接続孔は、第１孔部とこの第１孔部の中に形成され前記第１配線に接する第２孔部と、前記第１孔部に形成された側壁膜とを備えることを特徴とする半導体装置。
【請求項２】
前記層間絶縁膜は、下層側から第１層間膜と第２層間膜が積層された構成を有し、
前記第１孔部は前記第２層間膜を貫通して前記第１層間膜の途中まで達している請求項１記載の半導体装置。
【請求項３】
前記層間絶縁膜の上に堆積された第１絶縁膜を更に有し、前記第２配線層で形成された第２の配線群は前記第１絶縁膜に形成された配線用溝に埋設されている請求項１又は２に記載の半導体装置。
【請求項４】
前記層間絶縁膜と前記第１絶縁膜との間に第２絶縁膜を更に有し、前記第２絶縁膜と前記側壁膜が同じ材料で形成された請求項１又は２に記載の半導体装置。
【請求項５】
前記側壁膜が導電性材料で形成された請求項１乃至３いずれか１項に記載半導体装置。
【請求項６】
前記側壁膜が絶縁性材料で形成された請求項１乃至４いずれか１項に記載の半導体装置。
【請求項７】
前記第２層間膜が炭化珪素膜（ＳｉＣ膜）及び窒化珪素膜（ＳｉＮ膜）を含む珪素膜の群の中から選択されたものである請求項１乃至６いずれか１項に記載の半導体装置。
【請求項８】
前記プラグ金属部は前記第２の配線群と同じ材料により前記第２配線と一体で形成される請求項１乃至７いずれか１項に記載の半導体装置。
【請求項９】
前記第２の配線群及び前記プラグ金属部が、銅を主材料として含む金属で形成された請求項１乃至８いずれか１項に記載の半導体装置。
【請求項１０】
前記第２の配線群及び前記プラグ金属部に、バリヤ層が形成されている請求項１乃至９いずれか１項に記載の半導体装置。
【請求項１１】
前記バリヤ層が窒化タンタル（ＴａＮ）又は窒化チタン（ＴｉＮ）である請求項１０記載の半導体装置。
【請求項１２】
多層配線構造を有する半導体装置の製造方法であって、下層の第１配線層で第１の配線群が形成された後に、
第１の絶縁材料で第１層間膜が堆積される第１工程と、
前記第１の絶縁材料と異なる第２の絶縁材料で第２層間膜が堆積される第２工程と、
フォトリソグラフィ技術及びエッチング技術により、前記第２層間膜を貫通し、前記第１層間膜の途中まで開口された第１孔部が、所定の位置に形成される第３工程と、
所定の第１材料膜が全面に所定の厚さで堆積される第４工程と、
前記第１材料膜をエッチバックすることで、前記第１孔部の側壁に側壁膜が形成される第５工程と、
第３の絶縁材料で第１絶縁膜が全面に堆積される第６工程と、
フォトリソグラフィ技術及びエッチング技術により、上層の第２配線層で形成される第２の配線群のパターンに合わせて前記第１絶縁膜が除去され、配線用溝が形成されると共に、前記第１孔部の中で前記第１層間膜が露出させられる第７工程と、
前記第１孔部の中で露出した前記第１層間膜がエッチング技術により除去され、前記第１孔部の中に第２孔部が形成される第８工程と、
所定の配線材料が、前記第１孔部，前記第２孔部及び前記配線用溝を充填できる所定の厚さで全面に堆積される第９工程と、
前記第１絶縁膜上の前記配線材料が化学的機械的研磨技術（ＣＭＰ技術）により除去され、前記第２の配線群が形成される第１０工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
多層配線構造を有する半導体装置の製造方法であって、下層の第１配線層で第１の配線群が形成された後に、
第１の絶縁材料で第１層間膜が堆積される第１工程と、
前記第１の絶縁材料と異なる第２の絶縁材料で第２層間膜が堆積される第２工程と、
フォトリソグラフィ技術及びエッチング技術により、前記第２層間膜を貫通し、前記第１層間膜の途中まで開口された第１孔部が、所定の位置に形成される第３工程と、
所定の第２材料膜が全面に所定の厚さで堆積される第４工程と、
第３の絶縁材料で第１絶縁膜が全面に堆積される第５工程と、
フォトリソグラフィ技術及びエッチング技術により、上層の第２配線層で形成される第２の配線群のパターンに合わせて前記第１絶縁膜が除去され、配線用溝が形成されると共に、前記第１孔部の中で前記第２材料膜が露出させられる第６工程と、
前記第１孔部の中で露出した前記第２材料膜をエッチバックすることで、前記第１孔部の側壁に側壁膜が形成されると共に前記第１層間膜が露出させられる第７工程と、
前記第１孔部の中で露出した前記第１層間膜がエッチング技術により除去され、前記第１孔部の中に第２孔部が形成される第８工程と、
所定の配線材料が、前記第１孔部，前記第２孔部及び前記配線用溝を充填できる所定の厚さで全面に堆積される第９工程と、
前記第１絶縁膜上の前記配線材料が化学的機械的研磨技術（ＣＭＰ技術）により除去され、前記第２の配線群が形成される第１０工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
前記第１材料膜が、絶縁性材料である請求項１２に記載の半導体装置の製造方法。
【請求項１５】
前記第１材料膜が、導電性材料である請求項１２に記載の半導体装置の製造方法。
【請求項１６】
前記第２材料膜が、絶縁性材料である請求項１３に記載の半導体装置の製造方法。
【請求項１７】
前記配線材料が、下層側のバリヤ層と主導電性材料からなる請求項１２乃至１６いずれか１項に記載の半導体装置の製造方法。
【請求項１８】
前記バリヤ層が、窒化タンタル（ＴａＮ）又は窒化チタン（ＴｉＮ）である請求項１７記載の半導体装置の製造方法。
【請求項１９】
前記主導電性材料が、銅（Ｃｕ）を主材料として含む金属である請求項１７記載の半導体装置の製造方法。
【請求項２０】
前記第２層間膜が炭化珪素膜（ＳｉＣ膜）及び窒化珪素膜（ＳｉＮ膜）を含む珪素膜の群の中から選択されたものである請求項１２乃至１９いずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層配線構造を有する半導体装置及びその製造方法に関し、特に上層の配線が形成される配線用溝と、この配線層と下層の配線とを接続する接続孔への配線材料の埋設が同時に行われるデュアルダマシン構造を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
デュアルダマシン構造を用いた半導体装置では、図１２に示されるように、下層の配線１１１と上層の配線１１５との接続孔に配線材料を埋設する際、ボイド１２０が発生し易いという問題があった。この問題を解決するため、例えば特許文献１では、下層配線と上層配線との接続孔形成時に接続孔の側壁部がテーパー形状になる加工を行うという方法が記載されている。
【０００３】
又、特許文献２には、接続孔底部が露出するまで開孔してＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  ）法による絶縁膜の成膜し、更にこの絶縁膜をエッチバックして接続孔側壁部に底部へ向かうほど厚くなるようなサイドウォールの形成を行った後、接続孔を配線材料により埋め込むことで、接続孔にボイドを発生させること無く配線材料により接続孔を埋設することが開示されている。
【０００４】
【特許文献１】
特開２０００−２９９３７６号公報（図１−図４、ｐ．３−５）
【特許文献２】
特開２００１−８５５２０号公報（図１−図８，ｐ．３−４）
【０００５】
【発明が解決しようとする課題】
しかし、特許文献１に開示された方法では、配線幅、配線間隔や接続孔が微細になると、接続孔をテーパー形状に加工することが非常に困難になるだけでなく、加工の制御性も悪くなり、安定してボイドの無い接続孔を形成することに関し問題がある。
【０００６】
又、特許文献２の方法では、接続孔底部、即ち下層の配線材料表面が露出するまで開口した後にサイドウォールを形成するようにしている。このため、サイドウォールを形成する絶縁膜が成膜される時に、成膜に用いるガスと接続孔直下の下層の配線材料表面とが反応してしまい、エレクトロマイグレーション耐性を劣化させてしまうという、別の新たな問題をもたらしている。これは、ＣＶＤ法による絶縁膜成膜時には、酸素ガス等が用いられていることによる。しかも、デュアルダマシン構造への適用を考えてみると、接続孔底部が露出するまで開口した後にサイドウォールが形成されるために、上層の配線用溝の周辺にも同時にサイドウォールが形成されてしまい、配線幅が狭くなることによる配線抵抗の増大という問題も発生する。
【０００７】
本発明の主な目的の一つは、多層配線構造がデュアルダマシン構造で形成される半導体装置であって、下層側の配線が上層側の配線との接続孔と接触する部位表面の酸化等の製造上の悪影響を及ぼすこと無く、且つボイドの発生も抑制して配線材料が充填された接続孔を有する半導体装置及びその製造方法を提供することにある。
【０００８】
本発明の主な他の目的は、デュアルダマシン構造の半導体装置であった、上層の配線パターンの細りのような配線の性能に影響をおよぼすこと無く、且つボイドの発生も抑制して配線材料が充填された接続孔を有する半導体装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
そのため、本発明による多層配線構造を有する半導体装置は、
下層の第１配線層で形成された第１の配線群と、
前記第１の配線群の上に堆積された層間絶縁膜と、
前記層間絶縁膜の上に堆積される第２配線層で形成された第２の配線群と、
前記第１の配線群に含まれる所定の第１配線と前記第２の配線群に含まれる所定の第２配線とを接続するため、前記層間絶縁膜に形成された接続孔と、
前記接続孔に充填されたプラグ金属部を有し、
前記接続孔は、第１孔部とこの第１孔部の中に形成され前記第１配線に接する第２孔部と、前記第１孔部に形成された側壁膜とを備えることを特徴とする。
【００１０】
このとき、前記層間絶縁膜は、下層側から第１層間膜と第２層間膜が積層された構成を有し、
前記第１孔部は前記第２層間膜を貫通して前記第１層間膜の途中まで達している構造が望ましい。
【００１１】
又、前記層間絶縁膜の上に堆積された第１絶縁膜を更に有し、前記第２配線層で形成された第２の配線群は前記第１絶縁膜に形成された配線用溝に埋設されているのが好ましい。或いは、前記層間絶縁膜と前記第１絶縁膜との間に第２絶縁膜を更に有し、前記第２絶縁膜と前記側壁膜が同じ材料で形成された構造とすることもできる。又、前記側壁膜は絶縁性材料で形成することができる。
【００１２】
又、前記プラグ金属部は前記第２の配線群と同じ材料により前記第２配線と一体で形成することができる。
【００１３】
又、本発明の多層配線構造を有する半導体装置の製造方法は、下層の第１配線層で第１の配線群が形成された後に、
第１の絶縁材料で第１層間膜が堆積される第１工程と、
前記第１の絶縁材料と異なる第２の絶縁材料で第２層間膜が堆積される第２工程と、
フォトリソグラフィ技術及びエッチング技術により、前記第２層間膜を貫通し、前記第１層間膜の途中まで開口された第１孔部が、所定の位置に形成される第３工程と、
所定の第１材料膜が全面に所定の厚さで堆積される第４工程と、
前記第１材料膜をエッチバックすることで、前記第１孔部の側壁に側壁膜が形成される第５工程と、
第３の絶縁材料で第１絶縁膜が全面に堆積される第６工程と、
フォトリソグラフィ技術及びエッチング技術により、上層の第２配線層で形成される第２の配線群のパターンに合わせて前記第１絶縁膜が除去され、配線用溝が形成されると共に、前記第１孔部の中で前記第１層間膜が露出させられる第７工程と、
前記第１孔部の中で露出した前記第１層間膜がエッチング技術により除去され、前記第１孔部の中に第２孔部が形成される第８工程と、
所定の配線材料が、前記第１孔部，前記第２孔部及び前記配線用溝を充填できる所定の厚さで全面に堆積される第９工程と、
前記第１絶縁膜上の前記配線材料が化学的機械的研磨技術（以下、ＣＭＰ技術とする）により除去され、前記第２の配線群が形成される第１０工程と、
を含むことを特徴とする。
【００１４】
このとき、第４工程乃至第７工程を、
所定の第２材料膜が全面に所定の厚さで堆積される第４工程と、
第３の絶縁材料で第１絶縁膜が全面に堆積される第５工程と、
フォトリソグラフィ技術及びエッチング技術により、上層の第２配線層で形成される第２の配線群のパターンに合わせて前記第１絶縁膜が除去され、配線用溝が形成されると共に、前記第１孔部の中で前記第２材料膜が露出させられる第６工程と、
前記第１孔部の中で露出した前記第２材料膜をエッチバックすることで、前記第１孔部の側壁に側壁膜が形成されると共に前記第１層間膜が露出させられる第７工程と、
に変更することもできる。
【００１５】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
図１は、本発明の半導体装置の第１の実施形態において、下層の配線と上層の配線を接続する金属プラグが形成される接続孔及びその近傍（以下、「層間接続部」と称する）を示す図で、（ａ）は模式的な平面図、（ｂ）は（ａ）のＡ−Ａ’線に沿った模式的な矢視断面を示す断面図である。又、図２は図１（ａ）のＢ−Ｂ’線に沿った模式的な矢視断面を示す断面図である。尚、本発明においてトランジスタ等の各種素子を構成する拡散領域等は、直接関係しないので、図示は全て省略する。又、図面は、分かり易くするため実際の寸法と関係なく表示されている。又、同じ構成要素は同じ参照符号を付けて、説明の繰り返しは省略する。
【００１６】
本実施形態の半導体装置１は、例えばシリコンチップの一主面側に所望の複数の素子（図示せず）及び素子間の接続を含む所定の配線が形成され、且つこの配線は多層配線構造となっている。そして、この多層配線構造における層間接続部は、図１，２を参照すると、下層の第１配線層で形成された第１の配線群（図示せず）と、第１の配線群の上に堆積された厚さｔ１の第１層間膜１１と厚さｔ２の第２層間膜１３がこの順序で積層された層間絶縁膜と、層間絶縁膜の上に堆積される第２配線層で形成された第２の配線群（図示せず）と、第１の配線群に含まれる所定の第１配線２１と第２の配線群に含まれる所定の第２配線２３とを接続するために層間絶縁膜に形成された接続孔と、接続孔に充填されたプラグ金属部２４とを備えている。尚、第２配線２３及びプラグ金属部２４の下層及び側面にはバリヤ層２３ａが配設されている。但し、第２配線２３の下層であっても、プラグ金属部２４との接触部には、バリヤ層２３ａが配設されない。これは、第２配線２３とプラグ金属部２４とが一体で形成されることによる。又、図示されていない第２の配線群についても、同様に下層及び側面にバリヤ層２３ａが配設されている。
【００１７】
又、接続孔は一端部が第２配線２３に接触する深さｄ１の第１孔部３３とこの第１孔部３３の中に形成され一端部が第１配線２１に接触する第２孔部３５と、第１孔部３３の側壁部に形成された側壁膜１５とを備える。尚、第１孔部３３は第２層間膜１３を貫通して第１層間膜１１の途中まで達している。即ち、ｔ２＜ｄ１＜（ｔ１＋ｔ２）、となっている。
【００１８】
更に、第２層間膜１３の上に厚さｔ４の第１絶縁膜１７が堆積されており、第２配線２３は第１絶縁膜１７に形成された配線用溝に埋設されている。尚、第２配線層で形成された図示されていない第２の配線群も、第１絶縁膜１７に形成された図示されていない配線用溝に埋設されている。
【００１９】
本実施形態の半導体装置１は、多層配線構造における層間接続部の構成が上記のようになっているので、プラグ金属部２４におけるボイドの発生が抑制され、且つその構成が後述する製造方法によって実現されるので、プラグ金属部２４が接触する部位の第１配線２１の表面に酸化等の製造上の悪影響が及ぼされることがなく、更に、第２配線２３の細り等も生じさせることがない。
【００２０】
次に、半導体装置１の層間接続部の構成を実現する第１の製造方法について説明する。
図３は、第１の製造方法の概略フローチャートであり、図４乃至図６は主な工程における断面を図１（ａ）のＡ−Ａ’線に沿った模式的な矢視断面を用いて示す工程毎断面図である。図３を参照すると、この製造方法は、下層の第１配線層で第１の配線群が形成された後に、
第１の絶縁材料で第１層間膜が堆積される第１工程Ｐ１と、
第２の絶縁材料で第２層間膜が堆積される第２工程Ｐ２、
フォトリソグラフィ技術及びエッチング技術により、第２層間膜を貫通し、第１層間膜の途中まで開口された第１孔部が、所定の位置に形成される第３工程Ｐ３と、
所定の第１材料膜が全面に所定の厚さで堆積される第４工程Ｐ４と、
第１材料膜をエッチバックすることで、第１孔部の側壁に側壁膜が形成される第５工程Ｐ５と、
第３の絶縁材料で第１絶縁膜が全面に堆積される第６工程Ｐ６と、
フォトリソグラフィ技術及びエッチング技術により、上層の第２配線層で形成される第２の配線群のパターンに合わせて第１絶縁膜が除去され、配線用溝が形成されると共に、第１孔部の中で第１層間膜が露出させられる第７工程Ｐ７と、
第１孔部の中で露出した第１層間膜がエッチング技術により除去され、第１孔部の中に第２孔部が形成される第８工程Ｐ８と、
所定の配線材料が、第１孔部，第２孔部及び配線用溝を充填できる所定の厚さで全面に堆積される第９工程Ｐ９と、
第１絶縁膜上の配線材料がＣＭＰ技術により除去され、第２の配線群が形成される第１０工程Ｐ１０と、を含む構成となっている。
【００２１】
以下、図１乃至図６を参照して詳細に説明する。尚、第１の製造方法が適用される半導体ウェハは、予め、所望の各種素子（図示せず）及び第１配線層で第１配線２１を含む第１の配線群まで形成されているものとする。又、以下の説明では、特に断らない限り第１配線２１で第１の配線群を代表させ、第２配線２３で第２の配線群を代表させるものとする。更に、第１配線２１は、シリコン酸化膜（以下、ＳｉＯ２膜とする）等の下層絶縁膜６０の上に例えば銅（Ｃｕ）を主材料とする配線材料で形成されており、やはりＳｉＯ２膜等の下層平坦化絶縁膜６２で平坦化されているものとする。即ち、第１配線２１も下層平坦化絶縁膜６２に形成された配線用溝に埋設された構造となっているものとする。
【００２２】
先ず、第１工程Ｐ１で、第１配線２１の上の第１層間膜１１として、例えば厚さｔ１のＳｉＯ２膜がＣＶＤ法によりウェハ全面に堆積される。続いて、第２工程Ｐ２で、第１層間膜１１の上に第２層間膜１３として例えば厚さｔ２の炭化珪素膜（以下、ＳｉＣ膜とする）がプラズマＣＶＤ法によりウェハ全面に堆積される。この第２層間膜１３は、後工程で接続孔を形成する際のエッチングマスクとなる（図４（ａ））。尚、第１の製造方法の実施例では、ｔ１＝０．４μｍ、ｔ２＝０．０３μｍとした。又、第１配線２１の配線幅Ｗ１、及び第２配線２３の配線幅Ｗ２は、Ｗ１＝Ｗ２＝０．３０μｍとした。
【００２３】
次に、第３工程Ｐ３で、ウェハ全面に塗布されたフォトレジスト（以下、ＰＲとする）７１に公知の露光技術により第１孔部３３に対応するパターンが形成され、ＰＲ７１をエッチングマスクとして第２層間膜１３をエッチング除去すると共に第１層間膜１１の途中までエッチング除去し第１孔部３３が形成される（図４（ｂ））。このとき、第１孔部３３の第２層間膜表面からの深さ（＝ｄ１）は、当該製品が製造される製造プロセスにおける第１孔部３３の平面形状の最小設計寸法を、例えば１辺の長さがｘ１の正方形としたとき、０．７５×ｘ１≦ｄ１≦１．２５×ｘ１、であるのが望ましい。尚、第１の製造方法の実施例では、ｘ１＝ｙ１＝０．２８μｍ、ｘ２＝ｙ２＝０．２μｍであり、ｄ１＝０．２８μｍとした。
【００２４】
次に、ＰＲ７１が除去された後、第４工程Ｐ４で、第１材料膜６５として、例えば厚さｔ３の窒化珪素膜（以下、ＳｉＮ膜とする）がプラズマＣＶＤ法によりウェハ全面に堆積される（図４（ｃ））。尚、通常、ｔ３＝（ｘ１−ｘ２）／２、となるように設定される。第１の製造方法の実施例では、ｔ３＝（０．２８−０．２）／２＝０．０４μｍとした。
【００２５】
次に、第５工程Ｐ５で、プラズマエッチング技術を用いて第１材料膜６５がエッチバックされ、第１孔部３３の側壁３４に側壁膜１５が形成される（図４（ｄ））。この側壁膜１５と第２層間膜１３は，最終的にデュアルダマシン構造の配線溝、及び、その接続孔をドライエッチング技術により形成する際のエッチングマスクとなる。
【００２６】
次に、第６工程Ｐ６で、第１絶縁膜１７として例えば厚さｔ４のＳｉＯ２膜がＣＶＤ法によりウェハ全面に堆積される（図５（ａ））。続いて、第７工程Ｐ７で、ＰＲ７２がウェハ全面に塗布され、公知の露光技術により第２配線２３に対応するパターンが形成され、露出した第１絶縁膜１７がドライエッチング技術によりエッチング除去されて配線用溝部３１が形成される（図５（ｂ））。このとき、第１孔部３３の中で第１層間膜１１が露出する。第１の製造方法の実施例では、ｔ４＝０．４μｍとした。
【００２７】
続いて、第８工程Ｐ８で、第１孔部３３の中に露出した第１層間膜１１が、ＰＲ７２，第２層間膜１３及び側壁膜１５をエッチングマスクとして、エッチング除去され、第２孔部３５が形成される（図５（ｃ））。
【００２８】
次に、ＰＲ７２が除去された後、第９工程Ｐ９で、スパッタリング技術を用いてバリヤ層２３ａとして、例えば厚さ３０ｎｍ程度の窒化タンタル（以下、ＴａＮとする）が配線溝部３１，第１孔部３３及び第２孔部３５を覆うようにウェハ全面に堆積され、更にその上に第２配線層の主導電性材料２３ｂとして例えば銅（Ｃｕ）が堆積される。この主導電性材料２３ｂにより第１孔部３３及び第２孔部３５が充填されてプラグ金属部２４が形成されると共に配線溝部３１が充填される（図６（ａ））。
【００２９】
次に、第１０工程Ｐ１０で、ＣＭＰ技術を用いて第１絶縁膜１７の上の主導電性材料２３ｂ及びバリヤ層２３ａが研磨除去され、デュアルダマシン構造の第２配線２３が形成される。
【００３０】
以後は、必要に応じてこれらの工程を繰り返す或いは他の方法を用いて更に多層化され、更に表面保護や外部接続のための処理が施されて半導体装置１が形成されるが、これらは公知の方法であってよく、詳細な説明は省略する。
【００３１】
上記説明の製造方法により形成された半導体装置１における層間接続部は、接続孔を構成する第１孔部３３の上縁部が底部及び第２孔部３５よりも広い構造となっており、主導電性材料２３ｂの堆積時に接続孔への埋め込み性が向上し、接続孔の埋め込みの際に金属プラグ部２４におけるボイドの発生を抑制するという効果が得られる。又、第１孔部３３は第１層間膜１１の途中までの構造としているため、その後の第１材料膜６５の堆積時及びそれに続くエッチバックによる側壁膜１５の形成時に第１配線２１の表面は露出しておらず、第１材料膜６５の堆積時及びそれに続くエッチバックで用いられる各種ガスと第１配線２１の表面との反応が防止される効果も得られる。更に、側壁膜１５は、第１孔部３３の側壁３４のみに形成されるので第２配線２３の細りを生じさせることもない。
【００３２】
次に、本発明の第２の実施形態について説明する。
図７は、本発明の半導体装置の第２の実施形態の層間接続部を示す図で、（ａ）及び（ｂ）はそれぞれ図１（ａ）のＡ−Ａ’線に沿った模式的な矢視断面及びＢ−Ｂ’線に沿った模式的な矢視断面を示す断面図である。図７を参照すると、本実施形態の半導体装置３の多層配線構造における層間接続部は、下層の第１配線層で形成された第１の配線群（図示せず）と、第１の配線群の上に堆積された厚さｔ１の第１層間膜１１と厚さｔ２の第２層間膜１３がこの順序で積層された層間絶縁膜と、層間絶縁膜の上に堆積される第２配線層で形成された第２の配線群（図示せず）と、第１の配線群に含まれる所定の第１配線２１と第２の配線群に含まれる所定の第２配線２３とを接続するために層間絶縁膜に形成された接続孔と、接続孔に充填されたプラグ金属部２４とを備えている。尚、第２配線２３及びプラグ金属部２４の下層及び側面にはバリヤ層２３ａが配設されている。但し、第２配線２３の下層であっても、プラグ金属部２４との接触部には、バリヤ層２３ａが配設されない。これは、第２配線２３とプラグ金属部２４とが一体で形成されることによる。又、図示されていない第２の配線群についても、同様に下層及び側面にバリヤ層２３ａが配設されている。
【００３３】
又、接続孔は一端部が第２配線２３に接触する深さｄ１の第１孔部３３とこの第１孔部３３の中に形成され一端部が第１配線２１に接触する第２孔部３５と、第１孔部３３の側壁部に形成された側壁膜１５とを備える。尚、第１孔部３３は第２層間膜１３を貫通して第１層間膜１１の途中まで達している。即ち、ｔ２＜ｄ１＜（ｔ１＋ｔ２）、となっている。
【００３４】
更に、第２層間膜１３の上に、厚さｔ５の第２絶縁膜１８と厚さｔ６の第１絶縁膜１７がこの順序で堆積されており、第２配線２３は第１絶縁膜１７及び第２絶縁膜１８に形成された配線用溝に埋設されている。尚、第２配線層で形成された図示されていない第２の配線群も、第１絶縁膜１７及び第２絶縁膜１８に形成された図示されていない配線用溝に埋設されている。
【００３５】
半導体装置１と本実施形態の半導体装置３におけるそれぞれの層間接続部の構成の差は、第２層間膜１３の上の絶縁膜が半導体装置１では第１絶縁膜１７のみであったのに対し、半導体装置３では第２絶縁膜１８及び第１絶縁膜１７の２層構成になっている点だけで、第１孔部３３及び第２孔部３５の構成は第１な部３３の側壁に側壁膜１５が形成されている点も含めて同じである。従って、本実施形態の半導体装置３においても、多層配線構造における層間接続部の構成が上記のようになっているので、プラグ金属部２４におけるボイドの発生が抑制され、且つその構成が後述する製造方法によって実現されるので、プラグ金属部２４が接触する部位の第１配線２１の表面に酸化等の製造上の悪影響が及ぼされることがなく、更に、第２配線２３の細り等も生じさせることがない。
【００３６】
次に、半導体装置３の層間接続部の構成を実現する第２の製造方法について説明する。図８は、第２の製造方法の概略フローチャートであり、図９乃至図１１は第２の製造方法を説明するための主な工程における断面を図１（ａ）のＡ−Ａ’線に沿った模式的な矢視断面を用いて示す工程毎断面図である。尚、第２の製造方法においても第１工程乃至第３工程は第１の製造方法と全く同様であり、この部分は図４（ａ）及び図４（ｂ）を参照して簡単に説明する。
【００３７】
図８を参照すると、この製造方法は、下層の第１配線層で第１の配線群が形成された後に、
第１の絶縁材料で第１層間膜が堆積される第１工程Ｐ１と、
第２の絶縁材料で第２層間膜が堆積される第２工程Ｐ２、
フォトリソグラフィ技術及びエッチング技術により、第２層間膜を貫通し、第１層間膜の途中まで開口された第１孔部が、所定の位置に形成される第３工程Ｐ３と、
所定の第２材料膜が全面に所定の厚さで堆積される第４工程Ｐ４ａと、
第３の絶縁材料で第１絶縁膜が全面に堆積される第５工程Ｐ５ａと、
フォトリソグラフィ技術及びエッチング技術により、上層の第２配線層で形成される第２の配線群のパターンに合わせて第１絶縁膜が除去され、配線用溝及び第１孔部の第２材料膜がが露出させられる第６工程Ｐ６ａと、
第２材料膜をエッチバックすることで配線用溝及び第１孔部の底部の第２材料膜が除去されると共に第１孔部の側壁に側壁膜が形成される第７工程Ｐ７ａと、
第１孔部の中で露出した第１層間膜がエッチング技術により除去され、第１孔部の中に第２孔部が形成される第８工程Ｐ８と、
所定の配線材料が、第１孔部，第２孔部及び配線用溝を充填できる所定の厚さで全面に堆積される第９工程Ｐ９と、
第１絶縁膜上の配線材料がＣＭＰ技術により除去され、第２の配線群が形成される第１０工程Ｐ１０と、を含む構成となっている。
【００３８】
即ち、第１の製造方法では第１材料膜６５のエッチバックにより側壁膜１５が形成された後に第１絶縁膜１７が堆積されたが、第２の製造法では第２材料膜６７のエッチバックを行わずに第１絶縁膜１７が堆積され、第２配線層による第２配線２３の配線用溝及び接続孔形成のドライエッチング時に側壁膜１５の形成が同時に行われる。
【００３９】
以下、図７乃至図１１を参照して、第１の製造方法と異なる部分について詳細に説明する。尚、第２の製造方法が適用される半導体ウェハについても、第１の製造方法が適用される半導体ウェハと同じであり、且つ第１工程Ｐ１乃至第３工程Ｐ３については、第１の製造方法の場合と同じであり説明は省略する。
【００４０】
次に、ＰＲ７１が除去された後、第４工程Ｐ４ａで、第２材料膜６７として例えば厚さｔ５のＳｉＮ膜がプラズマＣＶＤ法によりウェハ全面に堆積される。尚、通常、ｔ５＝（ｘ１−ｘ２）／２、となるように設定される。第２の製造方法の実施例においても、ｔ５＝（０．２８−０．２）／２＝０．０４μｍとした。
【００４１】
次に、第５工程Ｐ５ａで、第１絶縁膜１７として例えば厚さｔ６のＳｉＯ２膜がＣＶＤ法によりウェハ全面に堆積される（図９（ａ））。続いて、第６工程Ｐ６ａで、ＰＲ７２がウェハ全面に塗布され、公知の露光技術により第２配線２３に対応するパターンが形成され、露出した第１絶縁膜１７がドライエッチング技術によりエッチング除去されて配線用溝部３１の要部が形成され、配線用溝部３１及び第１孔部３３の底部に第２材料膜６７が露出する（図９（ｂ））。第２の製造方法の実施例では、ｔ６＝０．３６μｍとした。
【００４２】
次に、第７工程Ｐ７ａで、プラズマエッチング技術を用いて第２材料膜６７がエッチバックされ、配線用溝部３１及び第１孔部３３の底部に第１層間膜１１が露出すると共に第１孔部３３の側壁３４に側壁膜１５が形成される（図１０（ａ））。この側壁膜１５と第２層間膜１３は，最終的にデュアルダマシン構造の配線溝、及び、その接続孔をドライエッチング技術により形成する際のエッチングマスクとなる。続いて、第８工程Ｐ８で、第１孔部３３の中に露出した第１層間膜１１が、ＰＲ７２，第２層間膜１３及び側壁膜１５をエッチングマスクとして、エッチング除去され、第２孔部３５が形成される（図１０（ｂ））。尚、第６工程Ｐ６ａ，第７工程Ｐ７ａ及び第８工程Ｐ８は、エッチングガスを変更するだけで連続して実施できる。
【００４３】
以後第９工程Ｐ９及び第１０工程Ｐ１０は、第１の製造方法の場合と同じであるので、説明は省略する。
【００４４】
第２の製造方法により形成された半導体装置３においても層間接続部は、接続孔を構成する第１孔部３３の上縁部が底部及び第２孔部３５よりも広い構造となっており、主導電性材料２３ｂの堆積時に接続孔への埋め込み性が向上し、接続孔の埋め込みの際に金属プラグ部２４におけるボイドの発生を抑制するという効果が得られるのは半導体装置１の場合と同様である。又、第１孔部３３が第１層間膜１１の途中までの構造とされているため、その後の第２材料膜６７の堆積時及び後工程でのエッチバックによる側壁膜１５の形成時に第１配線２１の表面は露出しておらず、第２材料膜６７の堆積時及び後工程でのエッチバックで用いられる各種ガスと第１配線２１の表面との反応が防止される効果も得られる点や、側壁膜１５は、第１孔部３３の側壁３４のみに形成されるので第２配線２３の細りを生じさせることもない点も半導体装置１の場合と同様である。
【００４５】
更に、第２の製造方法の場合、上記の通り、第６工程Ｐ６ａ，第７工程Ｐ７ａ及び第８工程Ｐ８は、エッチングガスを変更するだけで連続して実施できるので処理時間が短縮されるという効果も得られる。
【００４６】
尚、本発明は上記実施形態の説明に限定されるものでなく、その要旨の範囲内で種々変更が可能である。例えば、第１層間膜として、ＣＶＤ法により堆積されたＳｉＯ２膜を例に説明したが、ＰＳＧ膜、ＢＳＧ膜、ＳＯＧ膜等を用いることも可能である。
【００４７】
又、第２層間膜としてＳｉＣ膜を例に説明したが、ＳｉＮ膜を用いることも可能である。第２層間膜は、ドライエッチングの際に第１層間膜とのエッチング選択比を大きくとれるもの、具体的には第１層間膜に比べ第２層間膜のエッチングレートが十分小さくなる材料で構成されていればよい。
【００４８】
又、第１材料膜及び第２材料膜としてＳｉＮ膜を例に説明したが、第１層間膜に比べエッチングレートが十分小さくなる材料であれば他の絶縁性材料であってもよい。
【００４９】
又、第１材料膜の場合は、多結晶シリコン膜やタングステンのような高融点金属等導電性材料であっても、第１層間膜に比べエッチングレートが十分小さくなる材料であればよい。
【００５０】
又、バリヤ層としてＴａＮを例に説明したが、窒化チタン（ＴｉＮ）を用いることもできる。
【００５１】
【発明の効果】
以上説明したように、本発明によれば、デュアルダマシン構造の配線形成に際して、新たな工程の追加なしで、
・層間接続部のプラグ金属部におけるボイドの発生が抑制される、
・下層の第１配線にプラグ金属が接触する部位の第１配線表面の酸化等が抑制される、
・上層の第２配線の細りが避けられる、
等の効果が得られる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１の実施形態の層間接続部を示す図で、（ａ）は模式的な平面図、（ｂ）は（ａ）のＡ−Ａ’線に沿った模式的な矢視断面を示す断面図である。
【図２】図１（ａ）のＢ−Ｂ’線に沿った模式的な矢視断面を示す断面図である。
【図３】第１の製造方法の概略フローチャートである。
【図４】第１の製造方法を説明するために、主な工程における断面を図１（ａ）のＡ−Ａ’線に沿った模式的な矢視断面を用いて示す工程毎断面図である。
【図５】第１の製造方法を説明するために、主な工程における断面を図１（ａ）のＡ−Ａ’線に沿った模式的な矢視断面を用いて示す工程毎断面図である。
【図６】第１の製造方法を説明するために、主な工程における断面を図１（ａ）のＡ−Ａ’線に沿った模式的な矢視断面を用いて示す工程毎断面図である。
【図７】本発明の半導体装置の第２の実施形態の層間接続部を示す図で、（ａ）及び（ｂ）はそれぞれ図１（ａ）のＡ−Ａ’線に沿った模式的な矢視断面及びＢ−Ｂ’線に沿った模式的な矢視断面を示す断面図である。
【図８】第２の製造方法の概略フローチャートである。
【図９】第２の製造方法を説明するために、主な工程における断面を図１（ａ）のＡ−Ａ’線に沿った模式的な矢視断面を用いて示す工程毎断面図である。
【図１０】第２の製造方法を説明するために、主な工程における断面を図１（ａ）のＡ−Ａ’線に沿った模式的な矢視断面を用いて示す工程毎断面図である。
【図１１】第２の製造方法を説明するために、主な工程における断面を図１（ａ）のＡ−Ａ’線に沿った模式的な矢視断面を用いて示す工程毎断面図である。
【図１２】従来のデュアルダマシン構造を用いた半導体装置における問題を説明するための模式的な断面図である。
【符号の説明】
１，３    半導体装置
１１    第１層間膜
１３    第２層間膜
１５    側壁膜
１７    第１絶縁膜
１８    第２絶縁膜
２１    第１配線
２３    第２配線
２３ａ    バリヤ層
２３ｂ    主導電性材料
２４    プラグ金属部
３１    配線用溝部
３３    第１孔部
３４    側壁
３５    第２孔部
６０    下層絶縁膜
６２    下層平坦化絶縁膜
６５    第１材料膜
６７    第２材料膜
７１，７２    ＰＲ
【図１】
2004273611.tif 000003
【図２】
2004273611.tif 000004
【図３】
2004273611.tif 000005
【図４】
2004273611.tif 000006
【図５】
2004273611.tif 000007
【図６】
2004273611.tif 000008
【図７】
2004273611.tif 000009
【図８】
2004273611.tif 000010
【図９】
2004273611.tif 000011
【図１０】
2004273611.tif 000012
【図１１】
2004273611.tif 000013
【図１２】
2004273611.tif 000014