(57)【要約】【課題】  トランジスタのしきい電圧や移動度を補償することができ，データ線を充分に充電させることができる発光表示装置等を提供する。【解決手段】  有機電界発光表示装置の画素回路において，トランジスタは有機電界発光素子を発光させるための駆動電流を供給し，第１スイッチング素子は第１制御信号に応答してトランジスタをダイオード形態に連結させ，第１保存素子は第２制御信号に応答してトランジスタのしきい電圧に対応する第１電圧を保存し，第２スイッチング素子は選択信号に応答してデータ電流を伝達し，第２保存素子はデータ電流に対応する第２電圧を保存する。第３スイッチング素子は第３制御信号に応答してトランジスタからの駆動電流を有機電界発光素子に伝達する。第１及び第２保存素子の結合により決まる第３電圧がトランジスタに印加されて駆動電流が有機電界発光素子に供給される。【選択図】    図５
2004310006.tif 000002
【特許請求の範囲】
【請求項１】
画像信号を示すデータ電流を伝達する複数のデータ線，選択信号を伝達する複数の走査線，前記データ線と前記走査線に連結された画素回路を含む画素領域が形成されている表示パネルを含む発光表示装置であって，
前記画素回路は，
印加される電流に対応して光を発する発光素子と，
前記発光素子を発光させるための駆動電流を供給し，第１及び第２主電極と制御電極を有する第１トランジスタと，
第１制御信号に応答して前記第１トランジスタをダイオード形態に連結させる第１スイッチング素子と，
第２制御信号に応答して前記第１トランジスタのしきい電圧に対応する第１電圧を保存する第１保存素子と，
前記走査線からの選択信号に応答して前記データ線からのデータ信号を伝達する第２スイッチング素子と，
前記第１スイッチング素子からの前記データ電流に対応する第２電圧を保存する第２保存素子と，
第３制御信号に応答して前記第１トランジスタからの前記駆動電流を前記発光素子に伝達する第３スイッチング素子とを含み，
前記第１及び第２電圧を各々保存している前記第１及び第２保存素子の結合によって決定された第３電圧が前記第１トランジスタに印加されて前記駆動電流が前記発光素子に供給されることを特徴とする発光表示装置。
【請求項２】
前記第２制御信号，前記選択信号及び前記第３制御信号が順次に受信または形成されることを特徴とする，請求項１に記載の発光表示装置。
【請求項３】
前記第１〜第３スイッチング素子及び前記第１トランジスタは同一伝導タイプのトランジスタであることを特徴とする，請求項１または２に記載の発光表示装置。
【請求項４】
前記第１〜第３スイッチング素子のうちの少なくとも一つのスイッチング素子は前記第１トランジスタと反対の伝導タイプのトランジスタであることを特徴とする，請求項１または２に記載の発光表示装置。
【請求項５】
前記画素回路は，前記第２制御信号に応答して導通し，第１端が前記第１トランジスタの制御電極に連結される第４スイッチング素子をさらに含み，
前記第２保存素子は前記第１トランジスタの制御電極と第１主電極の間に連結される第１キャパシタによって形成され，前記第１保存素子は前記第１トランジスタの第１主電極と前記第４スイッチング素子の第２端の間に連結される第２キャパシタと前記第１キャパシタの並列連結によって形成されることを特徴とする，請求項１または２に記載の発光表示装置。
【請求項６】
前記第２制御信号は前記走査線からの前記選択信号であり，
前記第４スイッチング素子は前記選択信号のディスエーブル区間で応答することを特徴とする，請求項５に記載の発光表示装置。
【請求項７】
前記第１制御信号は直前走査線からの選択信号及び現在走査線からの選択信号を含むことを特徴とする，請求項５に記載の発光表示装置。
【請求項８】
前記第１スイッチング素子は，前記直前走査線からの選択信号に応答して前記第１トランジスタをダイオード形態に連結させる第２トランジスタ及び前記現在走査線からの選択信号に応答して前記第１トランジスタをダイオード形態に連結させる第３トランジスタを含むことを特徴とする，請求項７に記載の発光表示装置。
【請求項９】
前記第２制御信号は前記直前走査線からの選択信号及び前記第３制御信号を含むことを特徴とする，請求項５に記載の発光表示装置。
【請求項１０】
前記画素回路は前記第４スイッチング素子に並列に連結される第５スイッチング素子をさらに含み，
前記第４及び第５スイッチング素子は各々前記直前走査線からの選択信号及び前記第３制御信号に応答して導通されることを特徴とする，請求項９に記載の発光表示装置。
【請求項１１】
前記第１制御信号は直前走査線からの選択信号及び現在走査線からの選択信号を含み，前記第２制御信号は前記直前走査線からの選択信号及び前記第３制御信号を含むことを特徴とする，請求項５に記載の発光表示装置。
【請求項１２】
前記画素回路は前記第１トランジスタの制御電極に第１端が連結され，前記第２制御信号に応答する第４スイッチング素子をさらに含み，
前記第１保存素子は前記第４スイッチング素子の第２端と前記第１トランジスタの第１主電極の間に連結される第１キャパシタによって形成され，
前記第２保存素子は前記第４スイッチング素子の第２端と前記第１トランジスタの制御電極の間に連結される第２キャパシタと前記第１キャパシタの直列連結によって形成されることを特徴とする，請求項１に記載の発光表示装置。
【請求項１３】
前記選択信号，前記第１〜第３制御信号を供給する第１駆動回路，そして前記データ電流を供給する第２駆動回路をさらに含み，
前記第１及び第２駆動回路は前記表示パネルに連結されているか，前記表示パネルの基板上に集積回路チップの形態で装着されているか，前記基板上に前記走査線，前記データ線及び前記第１スイッチング素子と同一層に直接形成されていることを特徴とする，請求項１に記載の発光表示装置。
【請求項１４】
画像信号を示すデータ電流を伝達する複数のデータ線，選択信号を伝達する複数の走査線，前記データ線と前記走査線に連結された画素回路を含む画素領域が形成された発光表示装置の表示パネルであって，
前記画素回路は，
第１電圧を供給する第１電源に第１主電極が連結される第１トランジスタと，
前記第１トランジスタの第２主電極と前記データ線の間に連結され，前記走査線からの第１選択信号によって制御される第１スイッチング素子と，
前記第１トランジスタをダイオード形態に連結させるように第１制御信号によって制御される第２スイッチング素子と，
前記第１トランジスタの制御電極に第１端が連結され，第２制御信号によって制御される第３スイッチング素子と，
前記第１トランジスタの第２主電極に第１端が連結され，第３制御信号によって制御される第４スイッチング素子と，
印加される電流に対応して光を発光し，前記第４スイッチング素子の第２端と第２電圧を供給する第２電源の間に連結される発光素子と，
前記第３スイッチング素子がオン状態である時，前記第１トランジスタの制御電極と第１主電極の間に連結される第１保存素子と，
前記第３スイッチング素子がオフの状態である時，前記第１トランジスタの制御電極と第１主電極の間に連結される第２保存素子とを含むことを特徴とする表示パネル。
【請求項１５】
前記第２保存素子は前記第１トランジスタの制御電極と第１主電極の間に連結される第１キャパシタを含み，
前記第１保存素子は前記第１トランジスタの第１主電極と前記第３スイッチング素子の第２端の間に連結される第２キャパシタと前記第１キャパシタの並列連結によって形成されることを特徴とする，請求項１４に記載の表示パネル。
【請求項１６】
前記第１〜第３制御信号は各々第１〜第３信号線によって供給され，前記表示パネルは前記第１〜第３信号線をさらに含むことを特徴とする，請求項１５に記載の表示パネル。
【請求項１７】
前記画素回路は第１，第２及び第３区間順に駆動され，
前記第１区間では前記第１及び第２制御信号がイネーブル区間を有し，
前記第２区間では前記第１制御信号及び前記第１選択信号がイネーブル区間を有し，
前記第３区間では前記第２及び第３制御信号がイネーブル区間を有することを特徴とする，請求項１６に記載の表示パネル。
【請求項１８】
前記第２制御信号は前記走査線からの前記第１選択信号であり，前記第３スイッチング素子は前記選択信号のディスエーブル区間で導通されることを特徴とする，請求項１５に記載の表示パネル。
【請求項１９】
前記画素回路は第１，第２及び第３区間順に駆動され，
前記第１区間では前記第１制御信号がイネーブル区間を有し，
前記第２区間では前記第１制御信号及び前記第１選択信号がイネーブル区間を有し，
前記第３区間では前記第３制御信号がイネーブル区間を有することを特徴とする，請求項１８に記載の表示パネル。
【請求項２０】
前記第１制御信号は前記第１選択信号がイネーブルされる時点にディスエーブル区間を有することを特徴とする，請求項１９に記載の表示パネル。
【請求項２１】
前記第１制御信号は，前記第１選択信号及び前記第１選択信号より先にイネーブル区間を有する直前走査線からの第２選択信号を含み，
前記第２スイッチング素子は，前記第２及び第１選択信号に各々応答して前記第１トランジスタをダイオード形態に連結させる第２及び第３トランジスタを含むことを特徴とする，請求項１５に記載の表示パネル。
【請求項２２】
前記第２制御信号は，前記第１選択信号より先にイネーブル区間を有する直前走査線からの第２選択信号と前記第３制御信号を含み，
前記第３スイッチング素子は，前記第１トランジスタの制御電極と前記第２キャパシタの間に連結され，前記第２選択信号及び前記第３制御信号に各々応答する第２及び第３トランジスタを含むことを特徴とする，請求項１５に記載の表示パネル。
【請求項２３】
前記第１制御信号は前記第１選択信号及び前記第１選択信号より先にイネーブル区間を有する直前走査線からの第２選択信号を含み，前記第２制御信号は前記第２選択信号と前記第３制御信号を含み，
前記第２スイッチング素子は，前記第２及び第１選択信号に各々応答して前記第１トランジスタをダイオード形態に連結させる第２及び第３トランジスタを含み，前記第３スイッチング素子は，前記第１トランジスタの制御電極と前記第２キャパシタの間に連結されて前記第２選択信号及び前記第３制御信号に各々応答する第４及び第５トランジスタを含むことを特徴とする，請求項１５に記載の表示パネル。
【請求項２４】
前記第１保存素子は前記第１トランジスタの第１主電極と前記第３スイッチング素子の第２端の間に連結される第１キャパシタを含み，
前記第２保存素子は前記第１トランジスタの制御電極と前記第３スイッチング素子の第２端の間に連結される第２キャパシタと前記第１キャパシタの直列連結によって形成されることを特徴とする，請求項１４に記載の表示パネル。
【請求項２５】
走査線からの選択信号に応答してデータ線からのデータ電流を伝達するスイッチング素子，前記データ電流に対応して駆動電流を出力し第１及び第２主電極と制御電極を有するトランジスタ，そして前記トランジスタからの駆動電流に対応して光を発光する発光素子を含む画素回路が形成されている発光表示装置を駆動する方法であって，
前記トランジスタの制御電極と第１主電極の間に形成される第１保存素子に前記トランジスタのしきい電圧に対応する第１電圧を保存する第１段階と，
前記スイッチング素子からのデータ電流に対応する第２電圧を前記トランジスタの制御電極と第１主電極の間に形成される第２保存素子に保存する第２段階と，
前記第１及び第２保存素子を結合して前記トランジスタの制御電極と第１主電極の間の電圧を第３電圧とし，前記トランジスタからの駆動電流を前記発光素子に伝達する第３段階とを含み，
前記トランジスタからの駆動電流は前記第３電圧に対応して決定されることを特徴とする発光表示装置の駆動方法。
【請求項２６】
前記第１段階で前記第１保存素子は前記トランジスタの制御電極と第１主電極の間に並列に連結される第１及び第２キャパシタを含み，
前記第２段階で前記第２保存素子は前記第１キャパシタを含み，
前記第３段階で前記第３電圧は前記第１及び第２キャパシタの並列連結によって決定されることを特徴とする，請求項２５に記載の発光表示装置の駆動方法。
【請求項２７】
前記第１段階で前記第１保存素子は前記トランジスタの制御電極と第１主電極の間に連結される第１キャパシタを含み，
前記第２段階で前記第２保存素子は前記第１キャパシタ及び前記第１キャパシタと前記トランジスタの制御電極の間に連結される第２キャパシタを含み，
前記第３段階で前記第３電圧は前記第１キャパシタによって決定されることを特徴とする，請求項２５に記載の発光表示装置の駆動方法。
【請求項２８】
走査線からの選択信号に応答してデータ線からのデータ電流を伝達するスイッチング素子，前記データ電流に対応して駆動電流を出力し第１及び第２主電極と制御電極を有するトランジスタ，そして前記トランジスタからの駆動電流に対応して光を発光する発光素子を含む画素回路が形成されている発光表示装置を駆動する方法であって，
第１制御信号に応答して前記トランジスタがダイオード形態に連結され，第２制御信号の第１レベルに応答して前記トランジスタの制御電極と第１主電極の間に第１保存素子が連結されて前記第１保存素子に前記トランジスタのしきい電圧に対応する第１電圧が保存される第１段階と，
前記第１制御信号によってトランジスタはダイオード形態に連結されており，前記第２制御信号の第２レベルに応答して前記トランジスタの制御電極と第１主電極の間に第２保存素子が連結され，前記走査線からの第１選択信号に応答して前記第２保存素子に前記データ電流に対応する第２電圧が保存される第２段階と，
前記第２制御信号の第１レベルに応答して前記第１及び第２保存素子が結合されて前記トランジスタの制御電極と第１主電極の間の電圧が第３電圧になり，前記トランジスタには前記第３電圧に対応する駆動電流が流れ，第３制御信号に応答して前記駆動電流が前記発光素子に供給される第３段階とを含むことを特徴とする発光表示装置の駆動方法。
【請求項２９】
前記第３段階で前記第２制御信号の第１レベルに応答して前記第１保存素子が前記トランジスタの制御電極と第１主電極の間に連結されることを特徴とする，請求項２８に記載の発光表示装置の駆動方法。
【請求項３０】
前記第１〜第３制御信号は前記走査線とは別途の第１〜第３信号線によって各々伝達されることを特徴とする，請求項２８に記載の発光表示装置の駆動方法。
【請求項３１】
前記第２制御信号は前記第１選択信号であり，前記第２制御信号の第１レベルは前記第１選択信号のディスエーブルレベルであることを特徴とする，請求項２８に記載の発光表示装置の駆動方法。
【請求項３２】
前記第１制御信号は前記第１選択信号がイネーブルレベルになる瞬間にディスエーブル区間を有することを特徴とする，請求項３１に記載の発光表示装置の駆動方法。
【請求項３３】
前記第１制御信号は前記第１選択信号及び前記第１選択信号より先にイネーブル区間を有する直前走査線からの第２選択信号を含み，
前記トランジスタは前記第１及び第２段階で各々前記第２及び第１選択信号によってダイオード形態に連結されることを特徴とする，請求項２８に記載の発光表示装置の駆動方法。
【請求項３４】
前記第２制御信号は前記第１選択信号より先にイネーブル区間を有する直前走査線からの第２選択信号及び前記第３制御信号を含み，
前記第１及び第３段階での前記第２制御信号の第１レベルは各々前記第２選択信号及び前記第３制御信号によって決定されることを特徴とする，請求項２８に記載の発光表示装置の駆動方法。
【請求項３５】
前記第１制御信号は前記第１選択信号及び前記第１選択信号より先にイネーブル区間を有する直前走査線からの第２選択信号を含み，
前記第２制御信号は前記第２選択信号及び前記第３制御信号を含み，
前記トランジスタは前記第１及び第２段階で各々前記第２及び第１選択信号によってダイオード形態に連結され，
前記第１及び第３段階での前記第２制御信号の第１レベルは各々前記第２選択信号及び前記第３制御信号によって決定されることを特徴とする，請求項２８に記載の発光表示装置の駆動方法。
【請求項３６】
第１選択信号に応答して画像信号を示すデータ電流をトランジスタに伝達して発光素子を駆動する方法であって，
第１及び第２スイッチング素子に各々印加される第１及び第２制御信号をイネーブルレベルとして前記トランジスタのしきい電圧に対応する第１電圧を保存し，第３スイッチング素子に印加される第３制御信号をディスエーブルレベルとして前記トランジスタと前記発光素子を電気的に遮断し，第４スイッチング素子に印加される前記第１選択信号をディスエーブルレベルとして前記データ電流を遮断する第１段階と，
前記第１選択信号をイネーブルレベルとして前記データ電流を供給し，前記第１及び第２制御信号を各々イネーブル及びディスエーブルレベルとして前記データ電流に対応する第２電圧を保存する第２段階と，
前記第１選択信号をディスエーブルレベルとして前記データ電流を遮断し，前記第１及び第２制御信号を各々ディスエーブル及びイネーブルとして第３電圧を前記トランジスタの主電極とゲート電極に印加し，前記第３制御信号をイネーブルとして前記トランジスタからの電流を前記発光素子に伝達する第３段階とを含み，
前記第３電圧は前記第１及び第２電圧によって決定されることを特徴とする発光表示装置の駆動方法。
【請求項３７】
前記第２制御信号は前記第１選択信号によって決定され，前記第２制御信号は前記第１選択信号と反対レベルを有することを特徴とする，請求項３６に記載の発光表示装置の駆動方法。
【請求項３８】
前記第１制御信号は前記第１選択信号及び前記第１選択信号より先にイネーブルレベルになり，前記第１制御信号がイネーブルレベルになった後にはディスエーブルレベルになる第２選択信号によって決定されることを特徴とする，請求項３６に記載の発光表示装置の駆動方法。
【請求項３９】
前記第２制御信号は前記第１選択信号より先にイネーブルレベルになり，前記第１制御信号がイネーブルレベルになった後にはディスエーブルレベルになる第２選択信号及び前記第３制御信号によって決定されることを特徴とする，請求項３６または３８に記載の発光表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光表示装置とその駆動方法及びその表示パネルに関し，特に有機物質の電界発光（有機ＥＬという）を利用した発光表示装置とその駆動方法及びその表示パネルに関する。
【背景技術】
【０００２】
一般に有機ＥＬ表示装置は蛍光性有機化合物を電気的に励起して発光させる表示装置であって，行列状に配列されたＮ×Ｍ個の有機発光セルを電圧駆動あるいは電流駆動して映像を表現することができるようになっている。このような有機発光セルはダイオード特性を有して有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）と呼ばれ，図１に示したようにアノード（図１ではＩＴＯとして図示），有機薄膜（図１ではＨＩＬ，ＨＴＬ，ＥＭＬ，ＥＴＬ，ＥＩＬとして図示），カソード電極層（図１では金属として図示）の構造を有している。有機薄膜は電子と正孔の均衡を良くして発光効率を向上させるために発光層，電子輸送層及び正孔輸送層を含む多層構造からなり，また，別途の電子注入層と正孔注入層を含んでいる。
【０００３】
このように構成される有機発光セルを駆動する方式には単純マトリックス方式と薄膜トランジスタまたはＭＯＳＦＥＴを利用した能動駆動方式がある。単純マトリックス方式は正極と負極を直交するように形成しラインを選択して駆動することに比べて，能動駆動方式は薄膜トランジスタとキャパシタを各ＩＴＯ画素電極に接続し瞬間的に信号を伝えるが，伝えられた信号電圧をキャパシタ容量によって維持するようにする駆動方式である。能動駆動方式では，キャパシタに電圧を記入し維持させるために印加する信号の形態に従って，電圧記入方式と電流記入方式に分類される。
【０００４】
次に，図２及び図３を参照して従来技術による電圧記入及び電流記入方式の特徴について説明する。
【０００５】
図２は有機ＥＬ素子を駆動するための従来の電圧記入方式の画素回路の等価回路図であって，Ｎ×Ｍ個の画素のうちの一つを代表的に示した図面である。図において，有機ＥＬ（ＥＬ：Ｅｌｅｃｔｒｏｌｕｍｉｎｉｓｃｅｎｃｅ）素子ＯＬＥＤにｐ−ｃｈのトランジスタＭ１０１が連結されて発光のための電流を正極の電源電圧ＶＤＤから供給する。トランジスタＭ１０１の電流量はスイッチング用ｐ−ｃｈのトランジスタＭ１０２を通じて印加されるデータ電圧によって，調節されるようになっている。この時，印加された電圧を一定の期間維持するためのキャパシタＣ１０１がトランジスタＭ１０１のソースとゲートの間に連結されている。トランジスタＭ１０２のゲートにはオン・オフ形態の選択信号を伝える選択走査線Ｓｎが連結されており，ソース側にはデータ線Ｄｍが連結されている。
【０００６】
このような構造の画素の動作を見てみると，トランジスタＭ１０２のゲートに印加される選択信号によってトランジスタＭ１０２が導通すれば，データ線Ｄｍからのデータ電圧がトランジスタＭ１０１のゲートに印加される。その後，キャパシタＣ１０１によってゲートとソース（ＶＤＤ側）の間に充電された電圧ＶＧＳに対応してトランジスタＭ１０１に電流ＩＯＬＥＤが流れ，この電流ＩＯＬＥＤに対応して有機ＥＬ素子ＯＬＥＤが発光する。この時，有機ＥＬ素子ＯＬＥＤに流れる電流は次の数式（１）で近似的に表現できる。
【０００７】
【数１】
2004310006.tif 000003
・・・・（１）
【０００８】
ここで，ＩＯＬＥＤは有機ＥＬ素子ＯＬＥＤに流れる電流，ＶＧＳはトランジスタＭ１０１のソースとゲートの間の電圧，ＶＴＨはトランジスタＭ１０１のしきい電圧，ＶＤＤは電源電圧，ＶＤＡＴＡはデータ電圧，βは定数値を示す。数式（１）に示したように，図２に示した画素回路によれば印加されるデータ電圧に対応する電流が有機ＥＬ素子ＯＬＥＤに供給され，供給された電流に対応する輝度で有機ＥＬ素子が発光する。この時，印加されるデータ電圧は，所定の明暗階調を表現するために一定の範囲で多段階の値を有する。
【０００９】
しかし，このような従来の電圧記入方式の画素回路では製造工程の不均一性により各画素毎に生じる薄膜トランジスタのしきい電圧ＶＴＨ及び電子移動度の偏差によって高階調が得がたいという問題点がある。例えば，３Ｖで画素の薄膜トランジスタを駆動する場合，８ビット（２５６段）階調を表現するためには約１２ｍＶ（＝３Ｖ／２５６）間隔で薄膜トランジスタのゲートに電圧を印加しなければならないが，万一製造工程の不均一による薄膜トランジスタのしきい電圧の偏差が１００ｍVに達する場合には高階調を表現することが難しくなる。また，移動度の偏差によって数式（１）に含まれるβ値が変わるのでさらに高階調を表現することが難しくなる。
【００１０】
これに対し，電流記入方式の画素回路は，画素回路に電流を供給する電流源がパネル全体，つまり全てのデータ線に関して均一であるとすれば，各画素内の駆動トランジスタが不均一な電圧−電流特性を有すると仮定しても均一なディスプレイ特性を得ることができる。
【００１１】
図３は有機ＥＬ素子を駆動するための従来の電流記入方式の画素回路の等価回路図であって，Ｎ×Ｍ個の画素のうちの一つを代表的に示した図面である。図３を参照すれば，有機ＥＬ素子ＯＬＥＤにトランジスタＭ２０１が連結されて発光のための電流を供給し，トランジスタＭ２０１の電流量はトランジスタＭ２０２を通じて印加されるデータ電流によって制御されるようになっている。
【００１２】
まず回路の動作を見ると，選択走査線Ｓｎからの選択信号によってトランジスタＭ２０２，Ｍ２０３が導通して，先ずトランジスタＭ２０１がダイオード接続の状態になり，キャパシタＣ２０１に電流が流れて充電電圧を生じ，トランジスタＭ２０１のゲート電位が低下してドレインからソースに電流が流れる。時間経過により充電電圧が高くなってトランジスタＭ２０１のドレイン電流がトランジスタＭ２０２のソース電流と等しくなればキャパシタＣ２０１の充電電流が停止して充電電圧が安定する。従って，データ線Ｄｍからの輝度設定用データ電流ＩＤＡＴＡに対応する電圧がキャパシタＣ２０１に保存される。次に，選択走査線Ｓｎからの選択信号がハイレベルになってトランジスタＭ２０２，Ｍ２０３が遮断されるが，発光走査線Ｅｎからの発光信号がローレベルになってトランジスタＭ２０４が導通し，電源電圧ＶＤＤから電源が供給され，キャパシタＣ２０１に保存された電圧に対応する電流が有機ＥＬ素子ＯＬＥＤに流れて設定輝度の発光をする。この時，有機ＥＬ素子ＯＬＥＤに流れる電流は数式（２）のようである。
【００１３】
【数２】
2004310006.tif 000004
・・・・（２）
【００１４】
ここで，ＩＯＬＥＤは有機ＥＬ素子ＯＬＥＤに流れる電流，ＶＧＳはトランジスタＭ２０１のソースとゲートの間の電圧，ＶＴＨはトランジスタＭ２０１のしきい電圧，ＩＤＡＴＡは輝度設定用データ電流，βは定数値を示す。数式（２）で示したように従来の電流ピクセル回路によれば，有機ＥＬ素子に流れる電流ＩＯＬＥＤはデータ電流ＩＤＡＴＡと同一であるので記入電流源がデータ線全てに関して均一であるとすれば均一な特性を得ることができる。しかし，有機ＥＬ素子に流れる電流ＩＯＬＥＤは微少電流でありながら所要電圧は高く，この微細電流ＩＤＡＴＡで画素回路を駆動するには，データ線の寄生容量など充電するのに時間が多くかかるという問題点がある。例えば，データ線負荷キャパシタンスが３０ｐＦであると仮定する場合に，数十ｎＡから数百ｎＡ程度のデータ電流でデータ線の負荷を充電するためには，数ｍｓの時間が必要である。これは数十μｓ水準であるライン時間（例えば，水平走査時間）を考慮してみる時，充電時間が充分でないという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は，このような問題に鑑みてなされたもので，その目的とするところは，トランジスタのしきい電圧や移動度を補償することができ，データ線を充分に充電させることができる発光表示装置とその駆動方法及びその表示パネルを提供することにある。
【課題を解決するための手段】
【００１６】
本発明の第１特徴による発光表示装置は表示パネルを含み，表示パネルには画像信号を示すデータ電流を伝達する複数のデータ線，選択信号を伝達する複数の走査線，そしてデータ線と走査線によって定義される複数の画素に各々形成される複数の画素回路が形成されている。画素回路は，発光素子と，第１トランジスタと，第１〜第３スイッチング素子と，第１及び第２保存素子とを含む。発光素子は印加される電流に対応して光を発光し，第１トランジスタは発光素子を発光させるための駆動電流を制御し，第１及び第２主電極と制御電極を有する。第１スイッチング素子は第１制御信号に応答して前記第１トランジスタをダイオード形態に連結させ，第１保存素子は第２制御信号に応答して前記第１トランジスタのしきい電圧に対応する第１電圧を保存する。第２スイッチング素子は走査線からの選択信号に応答してデータ線からのデータ信号を伝達し，第２保存素子は前記第１スイッチング素子からのデータ電流に対応する第２電圧を保存する。第３スイッチング素子は第３制御信号に応答して前記第１トランジスタからの駆動電流を発光素子に伝達する。前記第１及び第２電圧を各々保存している第１及び第２保存素子の結合によって決定された第３電圧が前記第１トランジスタに印加されて前記駆動電流が発光素子に供給される。
【００１７】
かかる構成によれば，発光素子に供給される電流は，トランジスタのしきい電圧や移動度に関係なく決定されるので，トランジスタのしきい電圧偏差や移動度の偏差を補償することができる。また，発光素子に流れる微小電流を制御することができるので，一ライン時間内にデータ線を充分に充電させることができる。この時，第２制御信号，選択信号及び第３制御信号が順次に受信または形成されることが好ましい。
【００１８】
前記画素回路は第２制御信号に応答して導通され，第１端が第１トランジスタの制御電極に連結される第４スイッチング素子をさらに含むのが好ましい。第２保存素子は第１トランジスタの制御電極と第１主電極の間に連結される第１キャパシタによって形成され，第１保存素子は第１トランジスタの第１主電極と第４スイッチング素子の第２端の間に連結される第２キャパシタと第１キャパシタの並列連結によって形成されるよう構成してもよい。
【００１９】
第２制御信号は前記走査線からの前記選択信号であってもよい。この場合には配線の本数を減らすことができる。この時，第４スイッチング素子は前記選択信号のディスエーブル区間で応答する。
【００２０】
そして，第１制御信号は直前走査線からの選択信号及び現在走査線からの選択信号からなることができる。この時，前記第１スイッチング素子は，直前走査線からの選択信号に応答して前記第１トランジスタをダイオード形態に連結させる第２トランジスタ及び現在走査線からの選択信号に応答して前記第１トランジスタをダイオード形態に連結させる第３トランジスタを含む。
【００２１】
また，第２制御信号は直前走査線からの選択信号及び前記第３制御信号からなることができる。この時，画素回路は前記第４スイッチング素子に並列に連結される第５スイッチング素子をさらに含み，第４及び第５スイッチング素子は各々直前走査線からの選択信号及び第３制御信号に応答して導通される。
【００２２】
本発明の第２特徴による発光表示装置の表示パネルは複数の画素回路を含む。画素回路は，第１トランジスタと，第１〜第４スイッチング素子と，発光素子と，第１及び第２保存素子とを含む。第１トランジスタは第１電圧を供給する第１電源に第１主電極が連結され，第１スイッチング素子は第１トランジスタの第２主電極とデータ線にの間に連結されて走査線からの第１選択信号によって制御される。第２スイッチング素子は第１トランジスタをダイオード形態に連結させるように第１制御信号によって制御され，第３スイッチング素子は第１トランジスタの制御電極に第１端が連結されて第２制御信号によって制御される。第４スイッチング素子は第１トランジスタの第２主電極に第１端が連結されて第３制御信号によって制御され，発光素子は印加される電流に対応して光を発光して第４スイッチング素子の第２端と第２電圧を供給する第２電源の間に連結される。第１保存素子は第３スイッチング素子がオン状態である時，第１トランジスタの制御電極と第１主電極の間に連結され，第２保存素子は第３スイッチング素子がオフの状態である時，第１トランジスタの制御電極と第１主電極の間に連結される。
【００２３】
本発明の第３及び第４特徴によると，走査線からの選択信号に応答してデータ線からのデータ電流を伝達するスイッチング素子と，データ電流に対応して駆動電流を出力して第１及び第２主電極と制御電極を有するトランジスタと，前記トランジスタからの駆動電流に対応して光を発光する発光素子とを含む画素回路が形成されている発光表示装置を駆動する方法が提供される。
【００２４】
本発明の第３特徴による駆動方法によれば，まず，トランジスタの制御電極と第１主電極の間に形成される第１保存素子にトランジスタのしきい電圧に対応する第１電圧を保存する。そしてスイッチング素子からのデータ電流に対応する第２電圧がトランジスタの制御電極と第１主電極の間に形成される第２保存素子に保存される。次に，第１及び第２保存素子を結合してトランジスタの制御電極と第１主電極の間の電圧を第３電圧とし，トランジスタからの駆動電流を発光素子に伝達する。この時，トランジスタからの駆動電流は第３電圧に対応して決定される。
【００２５】
本発明の第４特徴による駆動方法によれば，まず，第１制御信号に応答して前記トランジスタがダイオード形態に連結され，第２制御信号の第１レベルに応答して前記トランジスタの制御電極と第１主電極の間に第１保存素子が連結されて前記第１保存素子に前記トランジスタのしきい電圧に対応する第１電圧が保存される。そして第２制御信号の第２レベルに応答して前記トランジスタの制御電極と第１主電極の間に第２保存素子が連結され，走査線からの第１選択信号に応答して前記第２保存素子にデータ電流に対応する第２電圧が保存される。次に，第２制御信号の第１レベルに応答して前記第１及び第２保存素子が結合されて前記トランジスタの制御電極と第１主電極の間の電圧が第３電圧になり，前記トランジスタには第３電圧に対応する駆動電流が流れ，第３制御信号に応答して駆動電流が発光素子に供給される。
【００２６】
本発明の第５特徴によると，第１選択信号に応答して画像信号を示すデータ電流をトランジスタに伝達して発光素子を駆動する方法が提供される。まず，第１及び第２スイッチング素子に各々印加される第１及び第２制御信号をイネーブルレベルとして前記トランジスタのしきい電圧に対応する第１電圧を保存し，第３スイッチング素子に印加される第３制御信号をディスエーブルレベルとして前記トランジスタと発光素子を電気的に遮断し，第４スイッチング素子に印加される第１選択信号をディスエーブルレベルとしてデータ電流を遮断する。そして第１選択信号をイネーブルレベルとしてデータ電流を供給し，第１及び第２制御信号を各々イネーブル及びディスエーブルレベルとしてデータ電流に対応する第２電圧を保存する。次に，第１選択信号をディスエーブルレベルとしてデータ電流を遮断し，第１及び第２制御信号を各々ディスエーブル及びイネーブルとして第３電圧を前記トランジスタの主電極とゲート電極に印加し，第３制御信号をイネーブルとして前記トランジスタからの電流を発光素子に伝達する。この時，第３電圧は第１及び第２電圧によって決定される。
【発明の効果】
【００２７】
以上のように，本発明によれば，発光素子に流れる微小電流を制御することができるので，一ライン時間内にデータ線を充分に充電させることができる。また，本発明の別の観点によれば，発光素子に流れる電流は，トランジスタのしきい電圧や移動度に関係なく決定されるので，トランジスタのしきい電圧偏差や移動度の偏差を補償することができる。
【発明を実施するための最良の形態】
【００２８】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。図面において本発明を明確に説明するために説明と関係ない部分は省略した。本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。ある部分が他の部分と連結されていると言う時，これは直接的に連結されている場合だけでなく，その中間に他の素子を隔てて電気的に連結されている場合も含む。
【００２９】
次に，本発明の実施の形態にかかる発光表示装置としての有機ＥＬ表示装置，及びその画素回路と駆動方法について図面を参照して詳細に説明する。
【００３０】
まず，図４を参照して本発明の実施の形態にかかる有機ＥＬ表示装置について詳しく説明する。図４は本発明の実施の形態にかかる有機ＥＬ表示装置の概略的な平面図である。
【００３１】
図４に示したように，本発明の実施の形態にかかる有機ＥＬ表示装置は有機ＥＬ表示パネル１０，走査駆動部２０及びデータ駆動部３０を含む。
【００３２】
有機ＥＬ表示パネル１０は，行方向（図の紙面左右方向）に並んで配置され，それぞれは列方向（図の紙面上下方向）に長くのびている複数のデータ線Ｄ１，Ｄ２，…，Ｄｍ，列方向（図の紙面上下方向）に並んで配置され，それぞれは行方向（図の紙面左右方向）に長くのびている複数種類の走査線群（選択走査線Ｓ１，Ｓ２，…，Ｓｎ，発光走査線Ｅ１，Ｅ２，…，Ｅｎ，Ｘ走査線Ｘ１，Ｘ２，…，Ｘｎ，Ｙ走査線Ｙ１，Ｙ２，…，Ｙｎ）及び複数の画素回路１１を含む。データ線Ｄ１，Ｄ２，…，Ｄｍは画像信号を示すデータ信号を画素回路１１に伝達し，選択走査線Ｓ１，Ｓ２，…，Ｓｎは選択信号を画素回路１１に伝達する。画素回路１１は隣接した二つのデータ線Ｄ１，Ｄ２，…，Ｄｍと隣接した二つの選択走査線Ｓ１，Ｓ２，…，Ｓｎによって定義される画素領域に形成されている。また，発光走査線Ｅ１，Ｅ２，…，Ｅｎは画素回路１１の発光を制御する発光信号を伝達し，Ｘ走査線Ｘ１，Ｘ２，…，Ｘｎ，及びＹ走査線Ｙ１，Ｙ２，…，Ｙｎは各々画素回路１１の動作を制御するための制御信号を伝達する。なお，選択信号及び発光信号も各種の制御を行う制御信号として機能する。
【００３３】
走査駆動部２０は選択走査線Ｓ１，Ｓ２，…，Ｓｎおよび発光走査線Ｅ１，Ｅ２，…，Ｅｎに各々選択信号と発光信号を順次に印加し，また，Ｘ走査線Ｘ１，Ｘ２，…，Ｘｎ，及びＹ走査線Ｙ１，Ｙ２，…，Ｙｎに制御信号を順次に印加する駆動回路である。データ駆動部３０はデータ線Ｄ１，Ｄ２，…，Ｄｍに画像信号を示すデータ電流を印加する駆動回路である。
【００３４】
走査駆動部２０及び／またはデータ駆動部３０は表示パネル１０に電気的に連結されることができ，または表示パネル１０に接着されて電気的に連結されているテープキャリアパッケージ（ＴＣＰ）にチップなどの形態で装着することができる。または表示パネル１０に接着されて電気的に連結されている可撓性印刷回路（ＦＰＣ）またはフィルムなどに集積回路チップなどの形態で装着されることができ，これをＣｏＦ（ｃｈｉｐ  ｏｎ  ｆｌｅｘｉｂｌｅ  ｂｏａｒｄ，ｃｈｉｐ  ｏｎ  ｆｉｌｍ）方式という。これとは異なって，走査駆動部２０及び／またはデータ駆動部３０を表示パネルのガラス基板上に直接装着することができ，またはガラス基板上に走査線，データ線及び薄膜トランジスタと同一層で形成されている駆動回路と代替されることも直接装着されることもできる。これをＣｏＧ（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）方式という。
【００３５】
以下では図５及び図６を参照して本発明の第１の実施の形態にかかる有機ＥＬ表示装置の画素回路１１について詳細に説明する。図５は本発明の第１の実施の形態にかかる画素回路の等価回路図であり，図６は図５の画素回路を駆動するための駆動波形図である。そして図５では説明の便宜上ｍ番目データ線Ｄｍとｎ番目選択走査線Ｓｎに連結された画素回路だけを示した。
【００３６】
図５に示したように，本発明の第１の実施の形態にかかる画素回路１１は発光素子である有機ＥＬ素子ＯＬＥＤ，トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５及びキャパシタＣ１，Ｃ２を含み，トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５はＰＭＯＳトランジスタで形成されている。本実施の形態においてはトランジスタＭ２，Ｍ３，Ｍ４，Ｍ５はスイッチング素子として機能する。このようなトランジスタは表示パネル１０のガラス基板上に形成されるゲート電極，ドレーン電極及びソース電極を各々制御電極及び２個の主電極として有する薄膜トランジスタであることが好ましい。また，電源電圧ＶＤＤは正電圧を供給する。
【００３７】
トランジスタ（第１トランジスタ）Ｍ１は電源電圧ＶＤＤにソース，トランジスタＭ５の第２主電極（第２端）にゲートが連結されており，トランジスタＭ１のゲートとドレーンの間にはトランジスタＭ３が連結されている。トランジスタＭ１はゲートとソースの間にかかる電圧ＶＧＳに対応する電流ＩＯＬＥＤを出力する。トランジスタＭ１は有機ＥＬ素子ＯＬＥＤを発光させるための駆動電流を供給する。トランジスタＭ３はＸ走査線Ｘｎからのローレベルの制御信号（第１制御信号）ＣＳ１ｎに応答してトランジスタＭ１をダイオード形態に連結させる。キャパシタＣ１の一端はトランジスタＭ１のソースに，他端はトランジスタＭ１のゲートの間に連結され，キャパシタＣ２も一端はトランジスタＭ１のソースに，他端はトランジスタＭ５の第１主電極（第１端）の間に連結される。このようなキャパシタＣ１，Ｃ２はトランジスタのゲートとソースの間の電圧を保存する保存素子（第１保存素子）として作用する。トランジスタＭ５はＹ走査線Ｙｎからのローレベルの制御信号ＣＳ２ｎに応答してキャパシタＣ１，Ｃ２各々の他端を接続する。
【００３８】
トランジスタＭ２は選択走査線Ｓｎからのローレベルの選択信号ＳＥｎに応答してデータ線Ｄｍからのデータ電流ＩＤＡＴＡをトランジスタＭ１に伝達する。トランジスタＭ４はトランジスタＭ１のドレーンと有機ＥＬ素子ＯＬＥＤの間に連結されて，発光走査線Ｅｎからのローレベルの発光信号（第３制御信号）ＥＭｎに応答してトランジスタＭ１の電流ＩＯＬＥＤを有機ＥＬ素子ＯＬＥＤに伝達する。有機ＥＬ素子ＯＬＥＤはトランジスタＭ４と基準電圧の間に連結され，印加される電流の量ＩＯＬＥＤに対応した強さの光を発光する。
【００３９】
次に，図６を参照して本発明の第１の実施の形態にかかる画素回路の動作について詳細に説明する。本実施の形態では，制御信号ＣＳ１ｎ，ＣＳ２ｎ，選択信号ＳＥｎ，発光信号ＥＭｎそれぞれにおいて，ローレベルがイネーブルレベル，ローレベルの区間がイネーブル区間となり，ハイレベルがディスエーブルレベル，ハイレベルの区間がディスエーブルレベル区間となる。
【００４０】
図６において，区間Ｔ１では，ローレベルのＹ制御信号ＣＳ２ｎによってトランジスタＭ５が導通してキャパシタＣ１，Ｃ２はトランジスタＭ１のゲートとソースの間で並列連結される。そしてローレベルの制御信号ＣＳ１ｎによってトランジスタＭ３が導通しトランジスタＭ１はダイオード形態に連結され，ダイオード形態に連結されたトランジスタＭ１によって並列連結されたキャパシタＣ１，Ｃ２にはトランジスタＭ１のしきい電圧ＶＴＨが保存される。つまり，区間Ｔ１ではキャパシタＣ１，Ｃ２にトランジスタＭ１のしきい電圧ＶＴＨがサンプリングされたことになる。また，ハイレベルの発光信号ＥＭｎによりトランジスタＭ４は遮断状態であって有機ＥＬ素子ＯＬＥＤへの電流は遮断されている。
【００４１】
区間Ｔ２ではＹ制御信号ＣＳ２ｎがハイレベルになってトランジスタＭ５が遮断され，選択信号ＳＥｎがローレベルになってトランジスタＭ２が導通する。遮断されたトランジスタＭ５によってキャパシタＣ２は電圧が充電された状態でフローティング状態になる。そして導通したトランジスタＭ２を通ってデータ線Ｄｍに吸い込まれるデータ電流ＩＤＡＴＡがトランジスタＭ１に流れる。その後，データ電流ＩＤＡＴＡに対応してトランジスタＭ１のゲート−ソース電圧ＶＧＳ（Ｔ２）が形成され，キャパシタ（第２保存素子）Ｃ１に保存される。トランジスタＭ１にはデータ電流ＩＤＡＴＡが流れるのでデータ電流ＩＤＡＴＡは数式（３）のように示すことができ，数式（３）から区間Ｔ２でのゲート−ソース電圧ＶＧＳ（Ｔ２）は数式（４）で与えられる。つまり，区間Ｔ２ではデータ電流ＩＤＡＴＡに相当するゲート−ソース電圧が画素回路のキャパシタＣ１に記入される。
【００４２】
【数３】
2004310006.tif 000005
・・・・（３）
【数４】
2004310006.tif 000006
・・・・（４）
【００４３】
ここで，βは定数値である。次に，区間Ｔ３ではハイレベルのＸ制御信号ＣＳ１ｎ及び選択信号ＳＥｎに応答してトランジスタＭ３，Ｍ２が遮断され，ローレベルのＹ制御信号ＣＳ２ｎ及び発光信号ＥＭｎによってトランジスタＭ５，Ｍ４が導通する。トランジスタＭ５が導通すればキャパシタＣ１，Ｃ２の結合によって区間Ｔ３でのトランジスタＭ１のゲート−ソース電圧ＶＧＳ（Ｔ３）は数式（５）のようになる。
【００４４】
【数５】
2004310006.tif 000007
・・・・（５）
【００４５】
ここで，Ｃ１及びＣ２は各々キャパシタＣ１，Ｃ２のキャパシタンスである。したがって，トランジスタＭ１に流れる電流ＩＯＬＥＤは数式（６）のようになり，この電流ＩＯＬＥＤが導通したトランジスタＭ４を通って有機ＥＬ素子ＯＬＥＤに供給され発光が行われる。つまり，区間Ｔ３ではキャパシタＣ１，Ｃ２の結合によって電荷が分配されてトランジスタＭ１のゲート−ソース電圧ＶＧＳ（Ｔ３）が減少し，データ電流ＩＤＡＴＡよりも少ない電流が有機ＥＬ素子ＯＬＥＤに流れて，適切な発光が行われる。
【００４６】
【数６】
2004310006.tif 000008
・・・・（６）
【００４７】
数式（６）に示したように，有機ＥＬ素子ＯＬＥＤに供給される電流ＩＯＬＥＤはトランジスタＭ１のしきい電圧ＶＴＨや移動度に関係なく決定されるので，しきい電圧の偏差や移動度の偏差が補償できる。また，有機ＥＬ素子ＯＬＥＤに供給される電流ＩＯＬＥＤはデータ電流ＩＤＡＴＡに比べてＣ１／（Ｃ１＋Ｃ２）の自乗倍ほど小さい値
【００４８】
【数７】
2004310006.tif 000009
・・・・（７）
【００４９】
になる。例えば，Ｃ２がＣ１のＭ倍（Ｃ２＝Ｍ＊Ｃ１）であれば，電流ＩＯＬＥＤに対して（Ｍ＋１）２倍だけ大きいデータ電流ＩＤＡＴＡとして有機ＥＬ素子ＯＬＥＤに流れる微細電流を制御することができるので，高階調を表現することが可能である。そしてデータ線Ｄ１，Ｄ２，…，Ｄｍに大きいデータ電流ＩＤＡＴＡを供給するのでデータ線の充電時間を充分に確保することができる。
【００５０】
本発明の第１の実施の形態では５つのトランジスタＭ１〜Ｍ５をＰＭＯＳトランジスタで実現したが，これをＮＭＯＳトランジスタで実現することができる。以下ではこのような実施の形態について図７及び図８を参照して説明する。
【００５１】
図７は本発明の第２の実施の形態にかかる画素回路の等価回路図であり，図８は図７の画素回路を駆動するための駆動波形図である。
【００５２】
図７に示した画素回路ではトランジスタＭ２１，Ｍ２２，Ｍ２３，Ｍ２４，Ｍ２５がＮＭＯＳトランジスタで形成されており，その連結構造は図５の画素回路と対称をなす。第２の実施の形態におけるトランジスタＭ２１，Ｍ２２，Ｍ２３，Ｍ２４，Ｍ２５，キャパシタＣ２１，Ｃ２２をそれぞれ，第１の実施の形態におけるトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，キャパシタＣ１，Ｃ２に対応させて考えることができる。詳しく説明すれば，トランジスタ（第１トランジスタ）Ｍ２１は基準電圧にソースが連結されトランジスタＭ２５にゲートが連結されており，トランジスタＭ２１のゲートとドレーンの間にはトランジスタＭ２３が連結されている。キャパシタＣ２１はトランジスタＭ２１のソースとゲートの間に連結され，キャパシタＣ２２はトランジスタＭ２１のソースとトランジスタＭ２５の第１主電極（第１端）の間に連結される。トランジスタＭ２５の第２主電極（第２端）はトランジスタＭ２１のゲートに連結され，トランジスタＭ２３，Ｍ２５のゲートには各々Ｘ走査線Ｘｎ及びＹ走査線ＹｎからのＸ制御信号ＣＳ１ｎ及びＹ制御信号ＣＳ２ｎが印加される。トランジスタＭ２２は選択走査線Ｓｎからのハイレベルの選択信号ＳＥｎに応答してデータ線Ｄｍからのデータ電流ＩＤＡＴＡをトランジスタＭ２１に伝達する。トランジスタＭ２４はトランジスタＭ２１のドレーンと有機ＥＬ素子ＯＬＥＤの間に連結され，そのゲートに発光走査線Ｅｎからの発光信号ＥＭｎが印加される。有機ＥＬ素子ＯＬＥＤはトランジスタＭ２４と電源電圧ＶＤＤの間に連結される。本実施の形態においてはトランジスタＭ２２，Ｍ２３，Ｍ２４，Ｍ２５はスイッチング素子として機能し，キャパシタＣ２１，Ｃ２２は電圧を保存する保存素子として機能する。
【００５３】
図７の画素回路はＮＭＯＳトランジスタで形成されているので，図８に示したように図７の画素回路を駆動するための駆動波形は図６の駆動波形に対して反転された形態を有する。本実施の形態では，制御信号ＣＳ１ｎ，ＣＳ２ｎ，選択信号ＳＥｎ，発光信号ＥＭｎそれぞれにおいて，ハイレベル，ローレベルとイネーブル，ディスエーブルの関係が第１の実施の形態の場合と逆になる。本発明の第２の実施の形態にかかる画素回路の詳細な動作は図７及び図８と第１の実施の形態の説明から容易に分かるので詳細な説明を省略する。
【００５４】
本発明の第１及び第２の実施の形態によれば，５つのトランジスタが全て同一タイプのトランジスタであるので，表示パネル１０のガラス基板上に薄膜トランジスタを形成する工程を簡単にすることができる。
【００５５】
本発明の第１及び第２の実施の形態それぞれでは５つのトランジスタをＰＭＯＳまたはＮＭＯＳトランジスタで実現したが，これに限定されず，ＰＭＯＳとＮＭＯＳの組み合わせ，または類似な機能をする他のスイッチング素子で実現することができる。
【００５６】
そして本発明の第１及び第２の実施の形態では二つの制御信号ＣＳ１ｎ，ＣＳ２ｎを使用して画素回路を制御したが，一つの制御信号だけを使用して画素回路を制御することができる。以下ではこのような実施の形態について図９〜図１２を参照して詳細に説明する。
【００５７】
図９は本発明の第３の実施の形態にかかる画素回路の等価回路図であり，図１０は図９の画素回路を駆動するための駆動波形図である。
【００５８】
図９に示したように，本発明の第３の実施の形態にかかる画素回路はトランジスタＭ３２，Ｍ３５を除けば第１の実施の形態と同様の構造を有する。すなわち，第３の実施の形態におけるトランジスタＭ３１，Ｍ３３，Ｍ３４，キャパシタＣ３１，Ｃ３２をそれぞれ，第１の実施の形態におけるトランジスタＭ１，Ｍ３，Ｍ４，キャパシタＣ１，Ｃ２に対応させて考えることができる。トランジスタＭ３２はＮＭＯＳトランジスタで形成されており，トランジスタＭ３２，Ｍ３５のゲートは選択走査線Ｓｎに共通に連結されている。つまり，トランジスタＭ３５は選択走査線Ｓｎからの選択信号ＳＥｎにより駆動される。本実施の形態においてはトランジスタＭ３２，Ｍ３３，Ｍ３４，Ｍ３５はスイッチング素子として機能し，キャパシタＣ３１，Ｃ３２は電圧を保存する保存素子として機能する。本実施の形態では，制御信号ＣＳ１ｎ，発光信号ＥＭｎそれぞれにおいて，ローレベルがイネーブルレベル，ローレベルの区間がイネーブル区間となり，ハイレベルがディスエーブルレベル，ハイレベルの区間がディスエーブルレベル区間となる。また，選択信号ＳＥｎは，トランジスタＭ３５に関しては，ローレベルがイネーブルレベル，ローレベルの区間がイネーブル区間となり，ハイレベルがディスエーブルレベル，ハイレベルの区間がディスエーブルレベル区間となるが，トランジスタＭ３２に関しては，ハイレベルがイネーブルレベル，ハイレベルの区間がイネーブル区間となり，ローレベルがディスエーブルレベル，ローレベルの区間がディスエーブルレベル区間となる。
【００５９】
図１０を見れば，区間Ｔ１ではローレベルのＸ制御信号（第１制御信号）ＣＳ１ｎ及び選択信号ＳＥｎによりトランジスタＭ３３，Ｍ３５が導通する。導通したトランジスタＭ３３によってトランジスタ（第１トランジスタ）Ｍ３１はダイオード形態に連結されて，キャパシタＣ３１，Ｃ３２にはトランジスタＭ３１のしきい電圧ＶＴＨが保存される（キャパシタＣ３１，Ｃ３２は第１保存素子として機能する）。また，ハイレベルの発光信号ＥＭｎによってトランジスタＭ３４が遮断されて有機ＥＬ素子ＯＬＥＤへの電流が遮断されている。
【００６０】
区間Ｔ２では選択信号ＳＥｎがハイレベルになってトランジスタＭ３２が導通しトランジスタＭ３５が遮断される。その後，キャパシタＣ３１には数式（４）に示した電圧ＶＧＳ（Ｔ２）が充電される（キャパシタＣ３１は第２保存素子として機能する）。この時，選択信号ＳＥｎによりトランジスタＭ３２が導通する瞬間キャパシタＣ３２に充電された電圧が変わることがあるので，これを防止するためにトランジスタＭ３２が導通する前にトランジスタＭ３３を遮断した後，トランジスタＭ３２が導通した後に再びトランジスタＭ３３を導通させる。つまり，選択信号ＳＥｎがハイレベルになる前にＸ制御信号ＣＳ１ｎを暫くハイレベルに反転させる。
【００６１】
本発明の第３の実施の形態での残りの動作は第１の実施の形態と同様であるので詳細な説明は省略する。このような第３の実施の形態によれば，Ｙ制御信号ＣＳ２ｎを供給する走査線Ｙ１−Ｙｎをなくすことができるので画素の開口率を高めることができる。
【００６２】
そして本発明の第３の実施の形態ではトランジスタＭ３１，Ｍ３３，Ｍ３４，Ｍ３５をＰＭＯＳトランジスタで実現しトランジスタＭ３２をＮＭＯＳトランジスタで実現したが，これとは反対に実現することもできる。次に，このような実施の形態について図１１及び図１２を参照して説明する。
【００６３】
図１１は本発明の第４の実施の形態にかかる画素回路の等価回路図であり，図１２は図１１の画素回路を駆動するための駆動波形図である。
【００６４】
図１１に示したように，本発明の第４の実施の形態にかかる画素回路はトランジスタＭ４２がＰＭＯＳトランジスタで実現されトランジスタＭ４１，Ｍ４３，Ｍ４４，Ｍ４５がＮＭＯＳトランジスタで実現されており，その連結構造は図９の画素回路と対称をなす。第４の実施の形態におけるトランジスタＭ４１，Ｍ４２，Ｍ４３，Ｍ４４，Ｍ４５，キャパシタＣ４１，Ｃ４２をそれぞれ，第３の実施の形態におけるトランジスタＭ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ３５，キャパシタＣ３１，Ｃ３２に対応させて考えることができる。本実施の形態においてはトランジスタＭ４２，Ｍ４３，Ｍ４４，Ｍ４５はスイッチング素子として機能し，キャパシタＣ４１，Ｃ４２は電圧を保存する保存素子として機能する。また，図１２に示したように図１１の画素回路を駆動するための駆動波形は図１０の駆動波形に対して反転された形態を有する。本実施の形態では，制御信号ＣＳ１ｎ，選択信号ＳＥｎ，発光信号ＥＭｎそれぞれにおいて，ハイレベル，ローレベルとイネーブル，ディスエーブルの関係が第３の実施の形態の場合と逆になる。第４の実施の形態にかかる画素回路の連結構造及び動作については第３の実施の形態の説明から容易に分かるので詳細な説明を省略する。
【００６５】
本発明の第１〜第４の実施の形態では２つのキャパシタを電源電圧ＶＤＤに並列に連結したが，これとは異なって２つのキャパシタを電源電圧ＶＤＤに直列に連結することもできる。次に，このような実施の形態について図１３及び図１４を参照して詳細に説明する。
【００６６】
図１３は本発明の第５の実施の形態にかかる画素回路の等価回路図である。
【００６７】
図１３に示したように，本発明の第５の実施の形態にかかる画素回路はキャパシタＣ５１，Ｃ５２及びトランジスタＭ５５の連結状態を除けば第１の実施の形態と同様の構造を有する。第５の実施の形態におけるトランジスタＭ５１，Ｍ５２，Ｍ５３，Ｍ５４，Ｍ５５をそれぞれ，第１の実施の形態におけるトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５に対応させて考えることができる。詳しく説明すれば，キャパシタＣ５１，Ｃ５２は電源電圧ＶＤＤとトランジスタＭ５３の間に直列に連結され，トランジスタＭ５５はキャパシタＣ５１，Ｃ５２間の接続点とトランジスタ（第１トランジスタ）Ｍ５１のゲートの間に連結されている。本実施の形態においてはトランジスタＭ５２，Ｍ５３，Ｍ５４，Ｍ５５はスイッチング素子として機能し，キャパシタＣ５１，Ｃ５２は電圧を保存する保存素子として機能する。
【００６８】
第５の実施の形態にかかる画素回路は第１の実施の形態と同一駆動波形によって駆動され，詳細な動作について図６及び図１３を参照して説明する。本実施の形態では，制御信号ＣＳ１ｎ，ＣＳ２ｎ，選択信号ＳＥｎ，発光信号ＥＭｎそれぞれにおいて，ローレベルがイネーブルレベル，ローレベルの区間がイネーブル区間となり，ハイレベルがディスエーブルレベル，ハイレベルの区間がディスエーブルレベル区間となる。
【００６９】
まず，区間Ｔ１ではローレベルのＸ制御信号（第１制御信号）ＣＳ１ｎによってトランジスタＭ５３が導通してトランジスタＭ５１はダイオード形態に連結される。ダイオード形態に連結されたトランジスタＭ５１によってキャパシタ（第１キャパシタ）Ｃ５１にはトランジスタＭ５１のしきい電圧ＶＴＨが保存され，キャパシタ（第２キャパシタ）Ｃ５２の電圧は０Ｖになる。また，ハイレベルの発光信号ＥＭｎによってトランジスタＭ５４が遮断されて有機ＥＬ素子ＯＬＥＤへの電流が遮断されている。
【００７０】
区間Ｔ２ではＹ制御信号ＣＳ２ｎがハイレベルになってトランジスタＭ５５が遮断され，選択信号ＳＥｎがローレベルになってトランジスタＭ５２が導通する。導通したトランジスタＭ５２によってデータ線Ｄｍからのデータ電流ＩＤＡＴＡがトランジスタＭ５１に流れるようになり，トランジスタＭ５１のゲート−ソース電圧ＶＧＳ（Ｔ２）が数式（４）のようになる。したがって，しきい電圧ＶＴＨを充電していたキャパシタＣ５１の電圧ＶＣ１はキャパシタＣ５１，Ｃ５２の結合によって数式（８）のようになる。ここで，Ｃ１及びＣ２は各々キャパシタＣ５１，Ｃ５２のキャパシタンスである。
【００７１】
【数８】
2004310006.tif 000010
・・・・（８）
【００７２】
次に，区間（Ｔ３）ではハイレベルのＸ制御信号ＣＳ１ｎ及び選択信号ＳＥｎに応答してトランジスタＭ５３，Ｍ５２が遮断され，ローレベルのＹ制御信号ＣＳ２ｎ及び発光信号ＥＭｎによってトランジスタＭ５５，Ｍ５４が導通する。トランジスタＭ５３が遮断されてトランジスタＭ５５が導通すれば，キャパシタＣ５１の電圧ＶＣ１が区間Ｔ３でのトランジスタＭ５１のゲート−ソース電圧ＶＧＳ（Ｔ３）になる。したがって，トランジスタＭ５１に流れる電流ＩＯＬＥＤは数式（９）のようになり，この電流ＩＯＬＥＤがトランジスタＭ５４によって有機ＥＬ素子ＯＬＥＤに供給され発光が行われる。
【００７３】
【数９】
2004310006.tif 000011
・・・・（９）
【００７４】
本発明の第５の実施の形態でも第１の実施の形態と同様に有機ＥＬ素子ＯＬＥＤに供給される電流ＩＯＬＥＤはトランジスタＭ５１のしきい電圧ＶＴＨや移動度に関係なく決定される。また，電流ＩＯＬＥＤに対して（Ｃ１＋Ｃ２）／Ｃ２の自乗倍ほど大きいデータ電流ＩＤＡＴＡとして有機ＥＬ素子ＯＬＥＤに流れる微細電流を制御することができるので，高階調を表現することができる。そしてデータ線Ｄ１，Ｄ２，…，Ｄｍに大きいデータ電流ＩＤＡＴＡを供給するのでデータ線の充電時間を充分に確保することができる。
【００７５】
本発明の第５の実施の形態では５つのトランジスタＭ５１〜Ｍ５５をＰＭＯＳトランジスタで実現したが，これらをＮＭＯＳトランジスタで実現することも可能である。次に，このような実施の形態について図１４を参照して説明する。
【００７６】
図１４は本発明の第６の実施の形態にかかる画素回路の等価回路図である。
【００７７】
図１４に示したように，本発明の第６の実施の形態にかかる画素回路はトランジスタＭ６１，Ｍ６２，Ｍ６３，Ｍ６４，Ｍ６５がＮＭＯＳトランジスタで実現されており，その連結構造は図１３の画素回路と対称をなす。第６の実施の形態におけるトランジスタＭ６１，Ｍ６２，Ｍ６３，Ｍ６４，Ｍ６５，キャパシタＣ６１，Ｃ６２をそれぞれ，第５の実施の形態におけるトランジスタＭ５１，Ｍ５２，Ｍ５３，Ｍ５４，Ｍ５５，キャパシタＣ５１，Ｃ５２に対応させて考えることができる。本実施の形態においてはトランジスタＭ６２，Ｍ６３，Ｍ６４，Ｍ６５はスイッチング素子として機能し，キャパシタＣ６１，Ｃ６２は電圧を保存する保存素子として機能する。図１４の画素回路を駆動するための駆動波形は図１３の画素回路を駆動するための駆動波形の反転された形態を有し，図８の駆動波形と同一である。本実施の形態では，制御信号ＣＳ１ｎ，ＣＳ２ｎ，選択信号ＳＥｎ，発光信号ＥＭｎそれぞれにおいて，ハイレベル，ローレベルとイネーブル，ディスエーブルの関係が第５の実施の形態の場合と逆になる。このような第６の実施の形態にかかる画素回路の連結構造及び動作については第５の実施の形態の説明から容易に分かるので詳細な説明を省略する。
【００７８】
本発明の第１〜第６の実施の形態では二つの制御信号または一つの制御信号を使用して画素回路を制御したが，これとは異なって制御信号を使用せずに直前走査線の選択信号を使用して画素回路を制御することもできる。次に，このような実施の形態について図１５及び図１６を参照して詳細に説明する。
【００７９】
図１５は本発明の第７の実施の形態にかかる画素回路の等価回路図であり，図１６は図１５の画素回路を駆動するための駆動波形図である。
【００８０】
図１５に示したように，本発明の第７の実施の形態にかかる画素回路はトランジスタＭ７３，Ｍ７５，Ｍ７６，Ｍ７７を除けば第１の実施の形態と同様な構造を有する。第７の実施の形態におけるトランジスタＭ７１，Ｍ７２，Ｍ７４，キャパシタＣ７１，Ｃ７２をそれぞれ，第１の実施の形態におけるトランジスタＭ１，Ｍ２，Ｍ４，キャパシタＣ１，Ｃ２に対応させて考えることができる。詳しく説明すれば，トランジスタ（第２トランジスタ）Ｍ７３は直前選択走査線Ｓｎ−１からの選択信号ＳＥｎ−１に応答してトランジスタ（第１トランジスタ）Ｍ７１をダイオード形態に連結し，トランジスタ（第３トランジスタ）Ｍ７７は現在選択走査線Ｓｎからの選択信号ＳＥｎに応答してトランジスタＭ７１をダイオード形態に連結する。図１５でトランジスタＭ７７はデータ線ＤｍとトランジスタＭ７１のゲートの間に連結されているが，トランジスタＭ７１のゲートとドレーンの間に連結されることもできる。そしてトランジスタＭ７５，Ｍ７６はキャパシタＣ７２とトランジスタＭ７１のゲートの間に並列に連結される。トランジスタＭ７５は直前選択走査線Ｓｎ−１からの選択信号ＳＥｎ−１に応答し，トランジスタＭ７６は発光走査線Ｅｎからの発光信号ＥＭｎに応答する。本実施の形態においてはトランジスタＭ７２，Ｍ７３，Ｍ７４，Ｍ７５，Ｍ７６，Ｍ７７はスイッチング素子として機能し，キャパシタＣ７１，Ｃ７２は電圧を保存する保存素子として機能する。
【００８１】
次に，図１６を参照して図１５の画素回路の動作について詳細に説明する。本実施の形態では，選択信号ＳＥｎ，ＳＥｎ−１発光信号ＥＭｎそれぞれにおいて，ローレベルがイネーブルレベル，ローレベルの区間がイネーブル区間となり，ハイレベルがディスエーブルレベル，ハイレベルの区間がディスエーブルレベル区間となる。
【００８２】
図１６を見れば，まず，区間Ｔ１ではローレベルの直前選択信号ＳＥｎ−１によってトランジスタＭ７３，Ｍ７５が導通する。導通したトランジスタＭ７５によってキャパシタＣ７１，Ｃ７２はトランジスタＭ７１のゲートとソースの間で並列連結される。そして導通されたトランジスタＭ７３によってトランジスタＭ７１はダイオード形態に連結され，並列連結されたキャパシタＣ７１，Ｃ７２にはトランジスタＭ７１のしきい電圧ＶＴＨが保存される。そしてハイレベルの現在選択信号ＳＥｎ及び発光信号ＥＭｎによってトランジスタＭ７２，Ｍ７７，Ｍ７４，Ｍ７６は遮断されている。
【００８３】
区間Ｔ２では直前選択信号ＳＥｎ−１がハイレベルになってトランジスタＭ７３が遮断されるが，ローレベルの現在選択信号ＳＥｎによりトランジスタＭ７７が導通してトランジスタＭ７１はダイオード形態に連結された状態で維持される。直前選択信号ＳＥｎ−１によってトランジスタＭ７５が遮断されてキャパシタＣ７２は電圧が保存された状態でフローティングになる。そして現在選択信号ＳＥｎによりトランジスタＭ７２が導通してデータ線Ｄｍからのデータ電流ＩＤＡＴＡがトランジスタＭ７１に流れる。その後，データ電流ＩＤＡＴＡに対応してトランジスタＭ７１のゲート−ソース電圧ＶＧＳ（Ｔ２）が決定され，ゲート−ソース電圧ＶＧＳ（Ｔ２）は第１の実施の形態と同様に数式（４）で与えられる。
【００８４】
次に，区間Ｔ３では選択信号ＳＥｎがハイレベルになってトランジスタＭ７２，Ｍ７７が遮断され，ローレベルの発光信号ＥＭｎによってトランジスタＭ７４，Ｍ７６が導通する。トランジスタＭ７６が導通すればキャパシタＣ７１，Ｃ７２の結合によってトランジスタＭ７１のゲート−ソース電圧ＶＧＳ（Ｔ３）は第１の実施の形態と同一に数式（５）で与えられる。したがって，数式（６）に示した電流ＩＯＬＥＤが導通されたトランジスタＭ７４によって有機ＥＬ素子ＯＬＥＤに供給されて発光が行われる。
【００８５】
本発明の第７の実施の形態ではＸ制御信号ＣＳ１ｎ及びＹ制御信号ＣＳ２ｎを除去したが，これとは異なってＸ制御信号ＣＳ１ｎ及びＹ制御信号ＣＳ２ｎのうちの一つを除去することもできる。詳しく説明すれば，本発明の第７の実施の形態でＸ制御信号ＣＳ１ｎを追加的に使用する場合には，図１５の画素回路でトランジスタＭ７７を除去し，直前選択信号ＳＥｎ−１の代りのＸ制御信号ＣＳ１ｎでトランジスタＭ７３を駆動すればよい。そして本発明の第７の実施の形態でＹ制御信号ＣＳ２ｎを追加的に使用する場合には，図１５の画素回路でトランジスタＭ７６を除去し，トランジスタＭ７５を直前選択信号ＳＥｎ−１と発光信号ＥＭｎの代りのＹ制御信号ＣＳ２ｎで駆動することができる。このようにすれば，図１５に比べて配線の数は増加するが，トランジスタの個数を減らすことができる。
【００８６】
以上のように，本発明の実施の形態によれば，大きいデータ電流によって有機ＥＬ素子に流れる微小電流を制御することができるので，一ライン時間内にデータ線を充分に充電することができる。また，有機ＥＬ素子に流れる電流は，トランジスタのしきい電圧や移動度に関係なく決定されるので，トランジスタのしきい電圧偏差や移動度の偏差が補償され，高解像度と大面積の発光表示装置が実現できる。
【００８７】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００８８】
例えば，上記の第１〜第７の実施の形態ではＰＭＯＳ及び／またはＮＭＯＳトランジスタを使用して画素回路を実現したが，上記例に限定されずＰＭＯＳ，ＮＭＯＳまたはＰＭＯＳとＮＭＯＳの組み合わせで画素回路を実現することができ，また，類似の機能をする他のスイッチング素子を使用して画素回路を実現することもできる。
【産業上の利用可能性】
【００８９】
本発明は，発光表示装置とその駆動方法及び表示パネルに適用可能であり，特に有機物質の電界発光（有機ＥＬ）を利用し，電流記入回路を有する能動駆動方式の発光表示装置とその駆動方法及びその表示パネルに適用可能である。
【図面の簡単な説明】
【００９０】
【図１】有機電界発光素子の概念図である。
【図２】従来の電圧記入方式の画素回路の等価回路図である。
【図３】従来の電流記入方式の画素回路の等価回路図である。
【図４】本発明の実施の形態にかかる有機ＥＬ表示装置の概略的な平面図である。
【図５】本発明の第１の実施の形態にかかる画素回路の等価回路図である。
【図６】図５の画素回路を駆動するための駆動波形図である。
【図７】本発明の第２の実施の形態にかかる画素回路の等価回路図である。
【図８】図７の画素回路を駆動するための駆動波形図である。
【図９】本発明の第３の実施の形態にかかる画素回路の等価回路図である。
【図１０】図９の画素回路を駆動するための駆動波形図である。
【図１１】本発明の第４の実施の形態にかかる画素回路の等価回路図である。
【図１２】図１１の画素回路を駆動するための駆動波形図である。
【図１３】本発明の第５の実施の形態にかかる画素回路の等価回路図である。
【図１４】本発明の第６の実施の形態にかかる画素回路の等価回路図である。
【図１５】本発明の第７の実施の形態にかかる画素回路の等価回路図である。
【図１６】図１５の画素回路を駆動するための駆動波形図である。
【符号の説明】
【００９１】
１０      有機ＥＬ表示パネル
１１      画素回路
２０      走査駆動部
３０      データ駆動部
ＣＳ１ｎ      Ｘ制御信号
ＣＳ２ｎ      Ｙ制御信号
Ｃ１，Ｃ２      キャパシタ
Ｄ１，Ｄ２，…，Ｄｍ      データ線
Ｅ１，Ｅ２，…，Ｅｎ      発光走査線
ＥＭｎ      発光信号
ＩＯＬＥＤ      電流
ＩＤＡＴＡ      データ電流
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５      トランジスタ
ＯＬＥＤ      有機ＥＬ素子
ＶＤＤ      電源電圧
Ｓ１，Ｓ２，…，Ｓｎ      選択走査線
ＳＥｎ      選択信号
ＶＧＳ（Ｔ２），ＶＧＳ（Ｔ３）      ゲート−ソース電圧
ＶＴＨ      しきい電圧
Ｘ１，Ｘ２，…，Ｘｎ      Ｘ走査線
Ｙ１，Ｙ２，…，Ｙｎ      Ｙ走査線
【図１】
2004310006.tif 000012
【図２】
2004310006.tif 000013
【図３】
2004310006.tif 000014
【図４】
2004310006.tif 000015
【図５】
2004310006.tif 000016
【図６】
2004310006.tif 000017
【図７】
2004310006.tif 000018
【図８】
2004310006.tif 000019
【図９】
2004310006.tif 000020
【図１０】
2004310006.tif 000021
【図１１】
2004310006.tif 000022
【図１２】
2004310006.tif 000023
【図１３】
2004310006.tif 000024
【図１４】
2004310006.tif 000025
【図１５】
2004310006.tif 000026
【図１６】
2004310006.tif 000027