(57)【要約】【課題】ＰＷＭ電圧に含まれる高調波成分を抑制することができるインバータ装置を提供する。【解決手段】直流電圧をオンオフしてＰＷＭ電圧を生成するトランジスタ２，３，４，５と、フーリエ級数展開して得られた式の高調波を表す項の成分を減少させるタイミングでトランジスタ２，３，４，５をオンオフさせるオンオフパターンを記憶させたＲＯＭ２３と、所定の交流電圧の周波数を設定するための設定入力を受け付けると共にその周波数に応じた設定電圧を出力する可変抵抗器２０と、その設定電圧に応じた周期信号を生成するＶ／ｆコンバータ２１と、その周期信号をカウントすることによりＲＯＭ２３の読み出しアドレスを生成するカウンタ２２と、ＲＯＭ２３から読み出されたオンオフパターンに応じてトランジスタ２，３，４，５をオンオフさせるドライバ２４とを備えた。【選択図】図１
2004254405.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧をオンオフする複数のスイッチング素子により周期的に逆極性になるパルス列を生成するスイッチング手段と、前記各スイッチング素子をオンオフするパルス幅を制御するパルス幅制御により所定の交流電圧に対応する前記パルス列を生成させるスイッチング制御手段とを備えたインバータ装置において、前記スイッチング制御手段は、前記スイッチング素子をオンオフするオンオフパターンを記憶するオンオフパターン記憶手段を備えると共に、前記記憶手段に記憶されたオンオフパターンに応じて前記スイッチング素子をオンオフさせるものであり、前記オンオフパターンは、前記パルス列をフーリエ級数展開して得られた式の高調波を表す項の成分を減少させるタイミングで生成されることを特徴とするインバータ装置。
【請求項２】
前記所定のオンオフパターンは、前記パルス列をフーリエ級数展開して得られた式の高調波を表す複数の項のうち少なくとも一つの成分をゼロにするものであることを特徴とする請求項１記載のインバータ装置。
【請求項３】
前記所定のオンオフパターンは、前記パルス列をフーリエ級数展開して得られた式の高調波を表す項のうち所定の次数を表す複数の項の成分の合計を減少させるものであることを特徴とする請求項１記載のインバータ装置。
【請求項４】
周期的に逆極性になるパルス列のパルス幅は、正弦波の所定位相位置の波形のレベルを幅変調したものであることを特徴とする請求項１〜３のいずれかに記載のインバータ装置。
【請求項５】
前記オンオフパターン記憶手段は半導体メモリにより構成され、前記スイッチング制御手段は、前記所定の交流電圧の周波数を設定するための設定入力を受け付けると共にその周波数に応じた設定電圧を出力する設定手段と、前記設定電圧に応じた周期信号を生成する周期信号生成手段と、前記周期信号と同期して前記半導体メモリのアドレスを出力するアドレス生成手段とをさらに備え、前記各スイッチング素子は、前記アドレスに応じて前記半導体メモリから出力されたオンオフパターンに応じてオンオフされるものであることを特徴とする請求項１〜４のいずれかに記載のインバータ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御方式のインバータ装置に関するものである。
【０００２】
【従来の技術】
図３は、従来のＰＷＭ制御方式のＤＣ／ＡＣインバータ装置の概略構成を説明するための回路図である。図３に示す従来のインバータ装置においては、直流電源１０５の両端にトランジスタ１０１，１０３の直列回路と、トランジスタ１０２，１０４の直列回路とが並列接続されている。また、図４は、図３に示す従来のＰＷＭ制御方式のＤＣ／ＡＣインバータ装置の動作を説明するための信号波形図である。
【０００３】
図３に示す従来のインバータ装置において、まず、所定の周波数を有する基準正弦波信号を全波整流して得られた全波整流信号１１１と三角波信号１１０とが図略のコンパレータを用いて比較される。そして、基準正弦波信号の位相が０度以上１８０度未満のときは、ローレベルにされた信号Ｔ２，Ｔ３がトランジスタ１０２，１０３のベースへそれぞれ出力されてトランジスタ１０２，１０３がオフされると共に、全波整流信号１１１が三角波信号１１０よりも電圧が高い期間では、ハイレベルにされた信号Ｔ１，Ｔ４がトランジスタ１０１，１０４のベースへそれぞれ出力されてトランジスタ１０１，１０４がオンされ、全波整流信号１１１が三角波信号１１０よりも電圧が低い期間には、ローレベルにされた信号Ｔ１，Ｔ４がトランジスタ１０１，１０４のベースへそれぞれ出力されてトランジスタ１０１，１０４がオフされる。
【０００４】
一方、基準正弦波信号の位相が１８０度以上３６０度未満のときは、ローレベルにされた信号Ｔ１，Ｔ４がトランジスタ１０１，１０４のベースへそれぞれ出力されてトランジスタ１０１，１０４がオフされると共に、全波整流信号１１１が三角波信号１１０よりも電圧が高い期間では、ハイレベルにされた信号Ｔ２，Ｔ３がトランジスタ１０２，１０３のベースへそれぞれ出力されてトランジスタ１０２，１０３がオンされ、全波整流信号１１１が三角波信号１１０よりも電圧が低い期間には、ローレベルにされた信号Ｔ２，Ｔ３がトランジスタ１０２，１０３のベースへそれぞれ出力されてトランジスタ１０２，１０３がオフされる。
【０００５】
これにより、直流電源１０５の出力電圧Ｖｉｎがトランジスタ１０１，１０２，１０３，１０４によってオンオフされ、基準正弦波信号と同じ所定周波数の交流電圧に対応するパルス列電圧が、ＰＷＭ電圧Ｖｏとして出力されるようにしたインバータ装置が知られている。
【０００６】
また、上記のようにして、基準正弦波信号と三角波信号１１０とを用いて生成した信号Ｔ１，Ｔ２，Ｔ３、Ｔ４のオンオフパターンを予めＰＷＭパターンデータとしてメモリに記憶させておき、このメモリから読み出したＰＷＭパターンデータを用いて信号Ｔ１，Ｔ２，Ｔ３、Ｔ４を生成し、トランジスタ１０１，１０２，１０３，１０４をオンオフさせることにより、ＰＷＭ電圧Ｖｏを生成するようにしたインバータ装置も知られている（例えば、特許文献１参照。）。
【０００７】
【特許文献１】
特開平０６−３５１２５６号公報
【０００８】
【発明が解決しようとする課題】
しかし、上記のような基準正弦波信号と三角波信号１１０とを用いて生成した信号Ｔ１，Ｔ２，Ｔ３、Ｔ４のオンオフパターンに基づいてＰＷＭ電圧Ｖｏを生成するインバータ装置では、ＰＷＭ電圧Ｖｏに含まれる高調波成分の増減とは無関係にそのオンオフパターンが生成されるため、ＰＷＭ電圧Ｖｏに含まれる高調波成分が大きくなることがあるという不都合がある。
【０００９】
本発明は上記事情に鑑みてなされたもので、ＰＷＭ電圧に含まれる高調波成分を抑制することができるインバータ装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、直流電圧をオンオフする複数のスイッチング素子により周期的に逆極性になるパルス列を生成するスイッチング手段と、前記各スイッチング素子をオンオフするパルス幅を制御するパルス幅制御により所定の交流電圧に対応する前記パルス列を生成させるスイッチング制御手段とを備えたインバータ装置において、前記スイッチング制御手段は、前記スイッチング素子をオンオフするオンオフパターンを記憶するオンオフパターン記憶手段を備えると共に、前記記憶手段に記憶されたオンオフパターンに応じて前記スイッチング素子をオンオフさせるものであり、前記オンオフパターンは、前記パルス列をフーリエ級数展開して得られた式の高調波を表す項の成分を減少させるタイミングで生成されることを特徴としている。
【００１１】
請求項１に記載の発明によれば、フーリエ級数展開して得られた式の高調波を表す項の成分を減少させるタイミングで複数のスイッチング素子をオンオフさせるためのオンオフパターンが、オンオフパターン記憶手段により記憶される。そして、このオンオフパターンに応じて複数のスイッチング素子がオンオフされることにより、直流電圧がオンオフされる。その結果、周期的に逆極性になるパルス列が、パルス幅制御による所定の交流電圧に対応するパルス列として生成される。
【００１２】
請求項２に記載の発明は、請求項１記載のインバータ装置において、前記所定のオンオフパターンは、前記パルス列をフーリエ級数展開して得られた式の高調波を表す複数の項のうち少なくとも一つの成分をゼロにするものであることを特徴としている。請求項２に記載の発明によれば、フーリエ級数展開して得られた式の高調波を表す複数の項のうち少なくとも一つの成分をゼロにするオンオフパターンに応じて複数のスイッチング素子がオンオフされる。
【００１３】
請求項３に記載の発明は、請求項１記載のインバータ装置において、前記所定のオンオフパターンは、前記パルス列をフーリエ級数展開して得られた式の高調波を表す項のうち所定の次数を表す複数の項の成分の合計を減少させるものであることを特徴としている。請求項３に記載の発明によれば、フーリエ級数展開して得られた式の高調波を表す項のうち所定の次数を表す複数の項の成分の合計を減少させるオンオフパターンに応じて複数のスイッチング素子がオンオフされる。
【００１４】
請求項４に記載の発明は、請求項１〜３のいずれかに記載のインバータ装置において、周期的に逆極性になるパルス列のパルス幅は、正弦波の所定位相位置の波形のレベルを幅変調したものであることを特徴としている。請求項４に記載の発明によれば、周期的に逆極性になるパルス列のパルス幅は、正弦波の所定位相位置の波形のレベルを幅変調したものにされるので、周期的に逆極性になるパルス列が、パルス幅制御による正弦波の交流電圧に対応するパルス列として生成される。
【００１５】
請求項５に記載の発明は、請求項１〜４のいずれかに記載のインバータ装置において、前記オンオフパターン記憶手段は半導体メモリにより構成され、前記スイッチング制御手段は、前記所定の交流電圧の周波数を設定するための設定入力を受け付けると共にその周波数に応じた設定電圧を出力する設定手段と、前記設定電圧に応じた周期信号を生成する周期信号生成手段と、前記周期信号と同期して前記半導体メモリのアドレスを出力するアドレス生成手段とをさらに備え、前記各スイッチング素子は、前記アドレスに応じて前記半導体メモリから出力されたオンオフパターンに応じてオンオフされるものであることを特徴としている。請求項５に記載の発明によれば、所定の交流電圧の周波数を設定する設定入力が設定手段により受け付けられ、その周波数に応じた設定電圧が設定手段によって出力される。そして、その設定電圧に応じた周期信号が周期信号生成手段によって生成され、オンオフパターンを記憶した半導体メモリのアドレスが、アドレス生成手段によってその周期信号と同期して出力されることにより、メモリから出力されたオンオフパターンに応じて各スイッチング素子がオンオフされる。
【００１６】
【発明の実施の形態】
（第１実施形態）
図１は、本発明の一実施形態に係るインバータ１の概略構成を説明するためのブロック図である。図１に示すインバータ１は、直流電源１２の両端が接続される入力端子１０，１１を備える。また、入力端子１０，１１間にトランジスタ２，４の直列回路と、トランジスタ３，５の直列回路とが並列接続されている。また、各トランジスタ２，３，４，５のコレクタ、エミッタ間には、それぞれ逆電圧から各トランジスタを保護するためのダイオード６，７，８，９が逆並列接続されている。
【００１７】
そして、スイッチング制御部１３から出力された制御信号２ａ，３ａ，４ａ，５ａに応じてそれぞれトランジスタ２，３，４，５がオンオフすることにより、トランジスタ２とトランジスタ４との接続点と、トランジスタ３とトランジスタ５との接続点との間に所定の交流電圧に対応するパルス列からなるＰＷＭ電圧Ｕを出力するブリッジインバータ回路（スイッチング手段）が構成されている。
【００１８】
また、トランジスタ３とトランジスタ５との接続点は、リアクトル１４を介して出力端子１５に接続され、トランジスタ２とトランジスタ４との接続点は、出力端子１６に接続されている。リアクトル１４と出力端子１５との接続点と、トランジスタ２とトランジスタ４との接続点との間にはコンデンサ１７が接続されている。そして、リアクトル１４とコンデンサ１７とから、ＰＷＭ電圧Ｕに含まれる高周波成分を除去すると共にＰＷＭ電圧Ｕを平滑して交流波形に整形する平滑回路１８が構成されている。これにより、出力端子１５，１６間に接続された負荷１９へ所定の交流電圧Ｖｏｕｔを出力することが可能にされている。
【００１９】
スイッチング制御部１３は、可変抵抗器２０、Ｖ／ｆコンバータ２１、カウンタ２２、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）２３、及びドライバ２４を備える。可変抵抗器２０は、出力端子１５，１６から出力する交流電圧の周波数を設定するための設定手段で、ユーザによって可変抵抗器２０に抵抗分圧比が設定されると、可変抵抗器２０は、その抵抗分圧比により電源電圧を分圧し、その周波数を設定するための設定電圧を生じる。
【００２０】
Ｖ／ｆコンバータ２１は、例えばＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）からなり、可変抵抗器２０から導かれた設定電圧に応じた周期を有する基準周期信号を出力する。カウンタ２２は、例えば８ビットのバイナリカウンタからなり、Ｖ／ｆコンバータ２１からの基準周期信号を８ビット長で循環してカウントし、そのカウント値をＲＯＭ２３への８ビットのアドレス信号として出力する。
【００２１】
ＲＯＭ２３は、１サイクル分の交流波形に対応するオンオフパターンが予め書き込まれたもので、カウンタ２２からのアドレス信号に対応するアドレスに記憶された４ビットのオンオフパターンデータをドライバ２４へ出力する。ドライバ２４は、ＲＯＭ２３からの４ビットのオンオフパターンデータを、最下位ビットから順にそれぞれ１ビットづつ制御信号２ａ，３ａ，４ａ，５ａとしてトランジスタ２，３，４，５へ出力し、オンオフパターンデータに応じてトランジスタ２，３，４，５をオンオフさせる。
【００２２】
この場合、例えば、アドレス信号が８ビットである場合、ＲＯＭ２３には０番地から２５５番地に対応して２５６個のオンオフパターンデータが１サイクル分のオンオフパターンとして記憶されている。ＲＯＭ２３の読み出しアドレスは、カウンタ２２によって、Ｖ／ｆコンバータ２１からの基準周期信号の１周期毎に１番地づつ加算されて０番地〜２５５番地の間で循環し、基準周期信号の２５６周期ごとにＲＯＭ２３から１サイクル分のオンオフパターンデータが繰り返し出力される。これにより、基準周期信号の周期の２５６倍の周期ＴＣＹＣを１サイクルとするオンオフパターンでトランジスタ２，３，４，５がオンオフされ、周期ＴＣＹＣを１サイクルとするＰＷＭ電圧Ｕが平滑回路１８へ出力され、そのＰＷＭ電圧Ｕが平滑されることにより、１／ＴＣＹＣの周波数を有する交流電圧Ｖｏｕｔが負荷１９へ出力される。
【００２３】
また、１サイクルのＰＷＭ電圧Ｕが２５６個のオンオフパターンデータによって生成されるので、ＲＯＭ２３に記憶させるオンオフパターンデータによって、トランジスタ２，３，４，５をオンオフさせるタイミングを、１サイクルの１／２５６単位で設定することができる。この場合、ＲＯＭ２３のアドレスがトランジスタ２，３，４，５をオンオフさせるタイミングに対応し、１アドレスを（３６５／２５６）度として交流電圧Ｖｏｕｔに対する位相に換算してトランジスタ２，３，４，５をオンオフさせるタイミングを設定することができる。
【００２４】
次に、図１に示すインバータ１の動作を説明する。まず、ユーザにより設定された抵抗分圧比に応じた設定電圧が、可変抵抗器２０からＶ／ｆコンバータ２１へ導かれる。次に、その設定電圧に応じた基準周期信号がＶ／ｆコンバータ２１からカウンタ２２へ出力され、カウンタ２２によりその基準周期信号に同期して１番地づつ加算されたアドレス信号がＲＯＭ２３へ出力され、ＲＯＭ２３によってそのアドレス信号に応じたオンオフパターンデータが出力され、ドライバ２４によって、そのオンオフパターンデータに応じた制御信号２ａ，３ａ，４ａ，５ａが出力され、その制御信号２ａ，３ａ，４ａ，５ａによってトランジスタ２，３，４，５がオンオフされることにより、周期ＴＣＹＣを１サイクルとするＰＷＭ電圧Ｕが生成される。
【００２５】
図２は、図１に示すインバータ１により生成されるＰＷＭ電圧Ｕの波形を説明するための図である。図２に示す波形は、ＰＷＭ電圧Ｕの１サイクル分のパルス列を示すものであり、そのパルスのオンオフタイミングを位相で表示している。ＰＷＭ電圧Ｕは、フーリエ級数展開することにより、以下の式で表される。
【００２６】
【数１】
2004254405.tif 000003
【００２７】
式（１）から、ＰＷＭ電圧Ｕのｎ次高調波を表す係数Ｕａｎは、以下の式で表される。
【００２８】
【数２】
2004254405.tif 000004
【００２９】
式（２）、式（３）を用いてＰＷＭ電圧Ｕの５，７次高調波をゼロにするためには係数Ｕａ５，Ｕａ７をゼロにすればよいので、
【００３０】
【数３】
2004254405.tif 000005
【００３１】
として式（６）、式（７）を満足するａ１，ａ２を算出することにより、
ａ１＝７．９３°、ａ２＝１３．７５°が得られる。
【００３２】
そして、ａ１＝７．９３°、ａ２＝１３．７５°として図２に示すＰＷＭ電圧Ｕのオンオフタイミングを算出し、このタイミングに基づいてオンオフパターンデータを生成すると共にＲＯＭ２３に記憶させる。
【００３３】
例えば、図２に示すＰＷＭ電圧Ｕにおいて、位相ａ１のタイミングで正極パルス▲１▼をオンさせ、位相ａ２のタイミングで正極パルス▲１▼をオフさせるためには、７．９３°／（３６５／２５６）＝５．５６、及び１３．７５°／（３６５／２５６）＝９．６４に基づき、ＲＯＭ２３の０番地から４番地（先頭アドレスから５番地目）まで２進数の”００００”を記憶させ、５番地から８番地（先頭アドレスから９番地目）まで、２進数の”０１０１”  を記憶させ、９番地に２進数の”００００”  を記憶させる。
【００３４】
また、位相（１８０°−ａ１）のタイミングで正極パルスをオフさせ、位相（１８０°＋ａ１）のタイミングで負極パルス▲２▼をオンさせるためには、（１８０°−７．９３°）／（３６５／２５６）＝１２０．６８、及び（１８０°＋７．９３°）／（３６５／２５６）＝１３１．８１に基づき、ＲＯＭ２３の１２０番地（先頭アドレスから１２１番地目）から１３０番地（先頭アドレスから１３１番地目）まで２進数の”００００”を記憶させ、１３１番地（先頭アドレスから１３２番地目）に２進数の”１０１０”  を記憶させる。
【００３５】
同様にして、図２に示すＰＷＭ電圧ＵのオンオフタイミングをＲＯＭ２３のアドレスに換算して得られたアドレスに、ＰＷＭ電圧Ｕをオフさせるためには２進数の”００００”を記憶させ、正極パルスをオンさせるためには２進数の”０１０１”を記憶させ、負極パルスをオンさせるためには２進数の”１０１０”を記憶させることにより、１サイクル分のオンオフパターンデータをＲＯＭ２３に記憶させる。
【００３６】
これにより、ＰＷＭ電圧Ｕをフーリエ級数展開して得られた式の５，７次高調波を表す項の成分をゼロにするタイミングで、トランジスタ２，３，４，５をオンオフさせることができるので、５，７次高調波成分が抑制されたＰＷＭ電圧Ｕが生成される。
【００３７】
次に、トランジスタ２，３，４，５がオンオフして得られたＰＷＭ電圧Ｕが、平滑回路１８によって平滑され、交流波形に整形されて、所定の交流電圧Ｖｏｕｔとして出力端子１５，１６間に接続された負荷１９へ出力される。この場合、ＰＷＭ電圧Ｕに含まれる５，７次高調波成分が抑制されているので、ＰＷＭ電圧Ｕから高調波成分を除去する為の平滑回路１８として、図３に示す従来例によるインバータ回路で用いられる平滑回路のリアクトル１０６及びコンデンサ１０７と比較して、例えばリアクトル１４としてよりインダクタンスの小さいものを用いることができ、あるいはコンデンサ１７として容量の小さなものを用いることができる。
【００３８】
これにより、平滑回路１８を物理的に小さな形状で構成することが可能になり、インバータ１を小型化することができる。また、ＰＷＭ電圧Ｕに含まれる５，７次高調波成分が抑制されるので、ＰＷＭ電圧Ｕから放射される不要電磁界が抑制され、ＥＭＣ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｃｏｍｐａｔｉｂｉｌｉｔｙ）対策が容易になる。
【００３９】
なお、ＰＷＭ電圧Ｕの例として、１サイクル中に１０パルス（半波中に５パルス）が含まれ、制御できる自由度ｋ＝２（変更できるパラメータがａ１とａ２の二つ）の例を示したが、１サイクル中のパルス数、自由度ｋを増加させることにより、さらに高次の高調波を表す項の成分をゼロにするタイミングでトランジスタ２，３，４，５をオンオフさせることができ、ＰＷＭ電圧Ｕに含まれるさらに高次の高調波成分を抑制することができる。
【００４０】
（第２実施形態）
本発明の第２実施形態においては、第１実施形態とは、ＲＯＭ２３に記憶されるオンオフパターンデータのみが異なる。すなわち、式（１）の５，７，１１，１３次高調波の合計を最小にするａ１，ａ２を、下記式（８）に基づいて算出し、そのａ１，ａ２に応じて得られたオンオフパターンデータを予めＲＯＭ２３に記憶させる。
【００４１】
【数４】
2004254405.tif 000006
【００４２】
式（１）の５，７，１１，１３次高調波の合計を最小にするａ１，ａ２は、式（８）の値を最小にするａ１，ａ２を算出することにより得られ、例えば、Ｗ１＝Ｗ２＝Ｗ３＝Ｗ４のとき、ａ１＝１５．８９°、ａ２＝２０．１５°となる。なお、特定の高調波、例えば１３次高調波を強く抑制する場合には、Ｗ４の値をＷ１，Ｗ２，Ｗ３よりも大きな値に設定してａ１，ａ２を算出すればよい。
【００４３】
式（８）に基づいて得られたａ１，ａ２を用いて、第１実施形態と同様にして１サイクル分のオンオフパターンデータをＲＯＭ２３に記憶させることにより、ＰＷＭ電圧Ｕをフーリエ級数展開して得られた式の５，７，１１，１３次高調波を表す項の成分の合計を最小にするタイミングで、トランジスタ２，３，４，５がオンオフされる。これにより、５，７，１１，１３次高調波が抑制されたＰＷＭ電圧Ｕが生成される。
【００４４】
なお、カウンタ２２のビット数と、ＲＯＭ２３のアドレスのビット数とを増加させると共に、ＲＯＭ２３に記憶させる１サイクル分のオンオフパターンデータ数を増加させることにより、トランジスタ２，３，４，５をオンオフさせるタイミングをより高い精度で設定することが可能になる。これにより、ＰＷＭ電圧Ｕをフーリエ級数展開して得られた式の５，７次高調波を表す項をゼロにするタイミングや、５，７，１１，１３次高調波を表す項の合計を最小にするタイミングで、より高い精度でトランジスタ２，３，４，５をオンオフさせることにより、ＰＷＭ電圧Ｕに含まれる高調波成分の抑制効果をより高めることができる。
【００４５】
【発明の効果】
請求項１に記載の発明によれば、フーリエ級数展開して得られた式の高調波を表す項の成分を減少させるタイミングで複数のスイッチング素子をオンオフさせることにより生成されたパルス列が、パルス幅制御による所定の交流電圧に対応するパルス列として生成されるので、そのパルス列に含まれる高調波成分を抑制することができる。
【００４６】
請求項２に記載の発明によれば、フーリエ級数展開して得られた式の高調波を表す複数の項のうち少なくとも一つをゼロにするオンオフパターンに応じて複数のスイッチング素子がオンオフされるので、前記パルス列に含まれる高次の高調波成分のうち少なくとも一つを抑制することができる。
【００４７】
請求項３に記載の発明によれば、フーリエ級数展開して得られた式の高調波を表す項のうち所定の次数を表す複数の項の合計を減少させるオンオフパターンに応じて複数のスイッチング素子がオンオフされるので、前記パルス列に含まれる所定の次数の高調波成分の合計を抑制することができる。
【００４８】
請求項４に記載の発明によれば、周期的に逆極性になるパルス列が、パルス幅制御による正弦波の交流電圧に対応するパルス列として生成される。
【００４９】
請求項５に記載の発明によれば、設定手段により受け付けられた設定入力に応じた周波数の交流電圧に対応する前記パルス列が生成される。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るインバータの概略構成を説明するためのブロック図である。
【図２】図１に示すインバータにより生成されるＰＷＭ電圧の波形の一例を説明するための図である。
【図３】従来のインバータ装置の概略構成を説明するための回路図である。
【図４】図３に示すインバータ装置の動作を説明するための信号波形図である。
【符号の説明】
１            インバータ
２，３，４，５    トランジスタ（スイッチング素子）
６，７，８，９    ダイオード
１２        直流電源
１３        スイッチング制御部
１４        リアクトル
１７        コンデンサ
１８        平滑回路
２０        可変抵抗器（設定手段）
２１        Ｖ／ｆコンバータ（周期信号生成手段）
２２        カウンタ（アドレス生成手段）
２３        ＲＯＭ（オンオフパターン記憶手段）
２４        ドライバ
【図１】
2004254405.tif 000007
【図２】
2004254405.tif 000008
【図３】
2004254405.tif 000009
【図４】
2004254405.tif 000010