(57)【要約】【課題】分割線における強度が安定し、かつ寸法精度の高いセラミック電子部品を得ることができる集合電子部品の製造方法を提供する。【解決手段】生の集合電子部品２１の一方主面２４側に、相対向する２つの側面２５および２６とこれら側面２５および２６間を連結する底面２７とによって規定される第１のブレイク用溝２８を切削加工によって分割線２２に沿って形成し、同じく他方主面２９側に、Ｖ字状に開きかつ開き角度３０が鋭角の第２のブレイク用溝３１を塑性加工によって分割線２２に沿って形成し、生の集合電子部品２１を焼成することによって、集合電子部品２１を得る。この焼成後の集合電子部品２１を分割線２２に沿ってブレイクすることにより、複数のセラミック電子部品を取り出すことができる。【選択図】　　　　図３
2004088027.tif 000002
【特許請求の範囲】
【請求項１】
その主面方向に延びる所定の分割線に沿ってブレイクすることによって複数のセラミック電子部品を取り出すことができる、集合電子部品であって、
その一方主面側には、相対向する２つの側面と前記側面間を連結する底面とによって規定される第１のブレイク用溝が前記分割線に沿って設けられ、かつ、その他方主面側には、Ｖ字状に開きかつ開き角度が鋭角の第２のブレイク用溝が前記分割線に沿って設けられている、集合電子部品。
【請求項２】
前記第１のブレイク用溝の前記底面は、部分円筒状の凹面をなす、請求項１に記載の集合電子部品。
【請求項３】
前記第１のブレイク用溝の前記底面は、平面をなす、請求項１に記載の集合電子部品。
【請求項４】
前記主面方向に延びる複数のセラミック層を積層した構造を有する、請求項１ないし３のいずれかに記載の集合電子部品。
【請求項５】
前記第１のブレイク用溝によって分割される位置に、端子電極となるビアホール導体が設けられている、請求項４に記載の集合電子部品。
【請求項６】
請求項１ないし５のいずれかに記載の集合電子部品を前記分割線に沿って分割することによって得られた、セラミック電子部品であって、
その一方主面側の周囲には、断面Ｌ字状に切欠かれた段部が設けられ、かつ、その他方主面側の周囲には、面取り部が設けられている、セラミック電子部品。
【請求項７】
その主面方向に延びる所定の分割線に沿ってブレイクすることによって複数のセラミック電子部品を取り出すことができる、集合電子部品となるべき焼成前の生の集合電子部品を作製する工程と、
前記生の集合電子部品の一方主面側に、相対向する２つの側面と前記側面間を連結する底面とによって規定される第１のブレイク用溝を切削加工によって前記分割線に沿って形成する工程と、
前記生の集合電子部品の他方主面側に、Ｖ字状に開きかつ開き角度が鋭角の第２のブレイク用溝を塑性加工によって前記分割線に沿って形成する工程と、
前記生の集合電子部品を焼成する工程と、
焼成後の前記集合電子部品を前記分割線に沿ってブレイクする工程と
を備える、セラミック電子部品の製造方法。
【請求項８】
前記第１のブレイク用溝を形成するための切削加工は、ダイサーによるダイシング加工、レーザー加工またはシェーパー加工によって実施される、請求項７に記載のセラミック電子部品の製造方法。
【請求項９】
前記第２のブレイク用溝を形成するための塑性加工は、カット刃による押し切り加工または回転加工刃によるスクライブ加工によって実施される、請求項７または８に記載のセラミック電子部品の製造方法。
【請求項１０】
前記第１のブレイク用溝を形成する工程は、前記第２のブレイク用溝を形成する工程の前に実施される、請求項７ないし９のいずれかに記載のセラミック電子部品の製造方法。
【請求項１１】
前記集合電子部品をブレイクする工程は、前記第２のブレイク用溝が設けられた主面側からブレイクするように実施される、請求項７ないし１０のいずれかに記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、複数のセラミック電子部品を取り出すための集合電子部品、この集合電子部品から取り出されたセラミック電子部品およびセラミック電子部品の製造方法に関するもので、特に、複数のセラミック電子部品を取り出すための集合電子部品の分割を容易かつ安定に実施できるようにするための改良に関するものである。
【０００２】
【従来の技術】
たとえば多層セラミック基板のようなセラミック電子部品は、その製造の能率化を図るため、しばしば、集合電子部品の状態で製造され、この集合電子部品を、その主面方向に延びる所定の分割線に沿って分割することによって、複数のセラミック電子部品を取り出すようにされる。
【０００３】
上述した分割を、チョコレートブレイク態様で進めることを可能とするため、集合電子部品には、通常、Ｖ字状に開いたブレイク用溝が分割線に沿って設けられている。
【０００４】
しかしながら、上述したブレイク用溝が集合電子部品の一方主面側にのみ設けられる場合には、ブレイクする際に及ぼされる力の方向のばらつきなどの影響によって、ブレイクが主面とは直交しない方向に進み、ブレイクによって現れるブレイク端面が斜め方向に延びる状態となることがある。その結果、集合電子部品を分割することによって得られたセラミック電子部品の外形寸法の精度を低下させることがある。このような不都合は、集合電子部品の厚みが０．５ｍｍを超えるとき、より顕著に生じる傾向がある。
【０００５】
また、一方主面側にのみブレイク用溝が設けられた集合電子部品をブレイクした際、得られたセラミック電子部品の、ブレイク用溝が設けられた主面とは反対側の主面の周囲には、破断による尖った形状が与えられ、そのため、チッピングが生じやすいという問題にも遭遇する。
【０００６】
上述したような問題を解決するため、集合電子部品の一方主面および他方主面の双方にブレイク用溝を形成することが提案されている。図５には、集合電子部品の両方の主面にブレイク用溝を形成するための方法が示されている。
【０００７】
図５を参照して、焼成されることが予定された生の状態にある集合電子部品１の一方および他方の主面２および３の各々に対して、カット刃４および５による押し切り加工が適用され、その結果、Ｖ字状に開いたブレイク用溝６および７がそれぞれ形成される。その後、生の状態にある集合電子部品１が焼成され、次いで、焼成後の集合電子部品１がブレイク用溝６および７によって規定された分割線に沿ってブレイクすることにより、複数のセラミック電子部品が得られる。
【０００８】
【発明が解決しようとする課題】
上述したカット刃４および５による押し切り加工は、被加工物を押しのける塑性加工であるため、図５に示すように、ブレイク用溝６および７の各々の先端に先行亀裂８および９が発生しやすい。
【０００９】
特開平８−２０８３５６号公報には、カット刃４による押し切り加工とカット刃５による押し切り加工とを同時に実施することが記載されているが、この場合であっても、これら押し切り加工が塑性加工であるため、先行亀裂８および９が生じる可能性は否定できない。
【００１０】
また、たとえば、一方のカット刃４による押し切り加工を実施した後に、他方のカット刃５による押し切り加工を実施した場合には、カット刃４による押し切り加工によって発生した先行亀裂８は、次のカット刃５による押し切り加工においてさらに進行することがある。
【００１１】
このような先行亀裂８および９の各々の長さは、これを管理することが実質的に不可能である。そのため、先行亀裂８および９の各々の長さのばらつきによって、焼成後の集合電子部品１におけるブレイク用溝６および７が設けられた箇所での強度が安定しない。その結果、この強度の不足によって、集合電子部品１が不用意に割れたり、あるいは、逆に、集合電子部品１をブレイクすることが不可能になったりするといった問題に遭遇することがある。
【００１２】
そこで、この発明の目的は、上述したような問題を解決し得る集合電子部品を提供しようとすることである。
【００１３】
この発明の他の目的は、上述の集合電子部品を分割して得られたセラミック電子部品を提供しようとすることである。
【００１４】
この発明のさらに他の目的は、上述した集合電子部品を用いてのセラミック電子部品の製造方法を提供しようとすることである。
【００１５】
【課題を解決するための手段】
この発明は、その主面方向に延びる所定の分割線に沿ってブレイクすることによって複数のセラミック電子部品を取り出すことができる、集合電子部品にまず向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１６】
すなわち、この発明に係る集合電子部品の一方主面側には、相対向する２つの側面とこれら側面間を連結する底面とによって規定される第１のブレイク用溝が分割線に沿って設けられ、かつ、同じく他方主面側には、Ｖ字状に開きかつ開き角度が鋭角の第２のブレイク用溝が分割線に沿って設けられていることを特徴としている。
【００１７】
上述した第１のブレイク用溝の底面は、部分円筒状の凹面をなしていても、平面をなしていてもよい。
【００１８】
また、この発明に係る集合電子部品は、主面方向に延びる複数のセラミック層を積層した構造を有していてもよい。この場合、第１のブレイク用溝によって分割される位置に、端子電極となるビアホール導体が設けられていることが好ましい。
【００１９】
この発明は、上述した集合電子部品を分割線に沿って分割することによって得られた、セラミック電子部品にも向けられる。このセラミック電子部品の一方主面側の周囲には、前述した第１のブレイク用溝に由来する断面Ｌ字状に切り欠かれた段部が設けられ、かつ、同じく他方主面側の周囲には、前述した第２のブレイク用溝に由来する面取り部が設けられていることを特徴としている。
【００２０】
この発明は、さらに、セラミック電子部品の製造方法にも向けられる。
【００２１】
この発明に係るセラミック電子部品の製造方法は、その主面方向に延びる所定の分割線に沿ってブレイクすることによって複数のセラミック電子部品を取り出すことができる、集合電子部品となるべき焼成前の生の集合電子部品を作製する工程と、生の集合電子部品の一方主面側に、相対向する２つの側面とこれら側面間を連結する底面とによって規定される第１のブレイク用溝を切削加工によって分割線に沿って形成する工程と、生の集合電子部品の他方主面側に、Ｖ字状に開きかつ開き角度が鋭角の第２のブレイク用溝を塑性加工によって分割線に沿って形成する工程と、生の集合電子部品を焼成する工程と、焼成後の集合電子部品を分割線に沿ってブレイクする工程とを備えることを特徴としている。
【００２２】
上述した第１のブレイク用溝を形成するための切削加工は、たとえば、ダイサーによるダイシング加工、レーザー加工またはシェーパー加工によって実施される。
【００２３】
他方、第２のブレイク用溝を形成するための塑性加工は、たとえば、カット刃による押し切り加工または回転加工刃によるスクライブ加工によって実施される。
【００２４】
第１のブレイク用溝を形成する工程は、第２のブレイク用溝を形成する工程の前に実施されることが好ましい。
【００２５】
また、集合電子部品をブレイクするにあたっては、第２のブレイク用溝が設けられた主面側からブレイクするように実施されることが好ましい。
【００２６】
【発明の実施の形態】
図１は、この発明の一実施形態によるセラミック電子部品１１の外観を示す斜視図である。
【００２７】
図示したセラミック電子部品１１は、たとえば多層セラミック基板であって、図示を省略するが、内部導体膜やビアホール導体のような内部回路要素（コンデンサ、インダクタ、抵抗、遅延線、ストリップライン、フィルタなど）を内蔵させた状態で複数のセラミック層を積層した構造を有している。
【００２８】
セラミック電子部品１１は、図示しない適宜の配線基板上に実装されるものである。図１では、このような配線基板側に向けられる主面１２を上方に向けた状態で、セラミック電子部品１１が図示されている。セラミック電子部品１１の主面１２とは反対側の主面１３上には、他の電子部品が搭載されることもある。
【００２９】
セラミック電子部品１１の一方主面１２側の周囲には、断面Ｌ字状に切り欠かれた段部１４が設けられ、同じく他方主面１３側の周囲には、面取り部１５が設けられている。これら段部１４および面取り部１５は、セラミック電子部品１１の後述する製造方法に起因して形成されたものである。なお、面取り部１５は、このセラミック電子部品１１の主面１３側の周囲でのチッピングを生じにくくする効果を有している。
【００３０】
また、セラミック電子部品１１の主面１２の周囲には、この主面１２に隣接する側面にまで延びる状態で、複数の端子電極１６が設けられている。端子電極１６は、このセラミック電子部品１１を実装する配線基板上に設けられた導電ランドに電気的に接続されるものである。端子電極１６は、後述する製造方法の説明から明らかになるように、ビアホール導体を分割して得られたものである。
【００３１】
以上のようなセラミック電子部品１１は、以下に説明するような製造方法に従って、集合電子部品を分割することによって得られるものである。
【００３２】
図２には、生の状態にある集合電子部品２１が平面図で示されている。集合電子部品２１は、その主面方向に延びる所定の分割線２２に沿ってブレイクすることによって前述した複数のセラミック電子部品１１を取り出すことができるようにされている。
【００３３】
集合電子部品２１を作製するため、複数のセラミックグリーンシートが用意され、セラミックグリーンシートの特定のものには、導体膜となる導電性ペースト膜が印刷等によって形成される。また、セラミックグリーンシートの特定のものには、ビアホール導体を形成するため、貫通孔が設けられ、この貫通孔内に導電性ペーストが充填される。次に、複数のセラミックグリーンシートが積み重ねられ、プレスされることによって、図２に示すような集合電子部品２１の生の状態のものが得られる。
【００３４】
次に、図３に示すように、生の状態の集合電子部品２１の一方主面２４側に、相対向する２つの側面２５および２６とこれら側面２５および２６間を連結する底面２７とによって規定される第１のブレイク用溝２８が切削加工によって分割線２２に沿って形成される。
【００３５】
図２には、いくつかのビアホール導体２３が図示されている。図示したビアホール導体２３は、前述したように形成されたビアホール導体のうちの少なくとも一部であって、分割線２２によって分割される位置に設けられている。上述した第１のブレイク用溝２８が形成されることによって、図３に示すように、ビアホール導体２３は分割され、この分割された各部分は、前述した端子電極１６となる。
【００３６】
第１のブレイク用溝２８を形成するための切削加工は、被加工物を取り除く加工であって、たとえば、ダイサーによるダイシング加工、レーザー加工またはシェーパー加工によって実施される。このような切削加工によれば、前述した先行亀裂の問題は生じない。
【００３７】
第１のブレイク用溝２８を形成するため、ダイサーによるダイシング加工が適用されると、通常、その底面２７には、図３に示すように、部分円筒状の凹面が与えられる。
【００３８】
次に、生の状態にある集合電子部品２１の他方主面２９側に、Ｖ字状に開きかつ開き角度３０が鋭角の第２のブレイク用溝３１が塑性加工によって分割線２２に沿って形成される。第２のブレイク用溝３１を形成するための塑性加工は、被加工物を押しのける加工であって、たとえば、カット刃による押し切り加工または回転加工刃によるスクライブ加工によって実施される。
【００３９】
上述した第１のブレイク用溝２８を形成する工程と第２のブレイク用溝３１を形成する工程とは、切削加工および塑性加工というように互いに異なる種類の加工方法を適用するため、同時に実施されないのが通常である。また、第１のブレイク用溝２８を形成する工程と第２のブレイク用溝３１を形成する工程との先後関係は特に限定されるものではないが、好ましくは、第１のブレイク用溝２８を形成する工程が、第２のブレイク用溝３１を形成する工程の前に実施される。なぜなら、第１のブレイク用溝２８と第２のブレイク用溝３１との間での位置合わせのため、先に形成した第１および第２のブレイク用溝２８および３１のいずれか一方をセンシングしながら、第１および第２のブレイク用溝２８および３１のいずれか他方を後で形成することになるが、この場合において、比較的幅の広い第１のブレイク用溝２８の方がセンシングが容易であるためである。
【００４０】
第２のブレイク用溝３１の開き角度３０は、前述したように、鋭角とされ、たとえば１０〜３０度程度に選ばれる。このように、開き角度３０度を鋭角にすることにより、先行亀裂の問題を生じにくくすることができる。なお、第２のブレイク用溝３１の底端部は、必ずしも尖った形状を有している必要はなく、ある程度の丸みが形成されていてもよい。
【００４１】
第２のブレイク用溝３１の深さ３２は、後述するブレイク工程でのブレイクの容易さを左右するもので、深さ３２が深いほど、ブレイクが容易になるが、一方では、先行亀裂の問題が生じやすくなる。
【００４２】
一般に、順調なブレイクを可能にするには、Ｖ字状に開いたブレイク用溝の深さは、集合電子部品の厚みの１／３以上であることが必要とされている。そのため、集合電子部品の厚みが厚くなるほど、ブレイク用溝にとって必要な深さがより深くなる。しかしながら、前述したように、ブレイク用溝が深いほど、先行亀裂の問題が生じやすい。
【００４３】
これに対して、この実施形態によれば、側面２５および２６ならびに底面２７によって規定される第１のブレイク用溝２８が設けられているので、分割線２２の位置での集合電子部品２１の実質的な厚みを薄くすることができる。そのため、第２のブレイク用溝３１の深さ３２をそれほど深くしなくても、前述したような集合電子部品２１の厚みの１／３以上の深さを得ることができる。したがって、先行亀裂の問題を生じにくくすることができる。
【００４４】
一例として、集合電子部品２１の厚みが２００〜３０００μｍであるとき、第２のブレイク用溝３１の深さ３２は５０〜３００μｍ程度に選ばれる。なお、第１のブレイク用溝２８の深さについては、集合電子部品２１の厚みおよび第２のブレイク用溝３１の深さ３２を考慮して、ブレイクが容易になるように選べばよい。第１のブレイク用溝２８の幅については、一例として、５０〜２００μｍ程度に選ばれる。
【００４５】
次に、生の状態にある集合電子部品２１は焼成される。これによって、集合電子部品２１は焼結される。
【００４６】
次に、焼成後の集合電子部品２１は、たとえばローラーブレイクなどを適用して、分割線２２に沿ってブレイクされ、それによって、複数のセラミック電子部品１１が取り出される。
【００４７】
上述のブレイク工程は、図３において矢印３３および３４で示すように、第２のブレイク用溝３１が設けられた主面２９側からブレイクするように実施されることが好ましい。この場合、第１のブレイク用溝２８の底面２７が支点となるため、ブレイクは、必ず、第１のブレイク用溝２８の底面２７に向かって進み、得られたセラミック電子部品１１の外形寸法の精度を高めることができる。
【００４８】
なお、得ようとするセラミック電子部品１１がたとえば多層セラミック基板である場合には、前述した焼成工程の後、集合電子部品２１の状態で、必要なめっき処理が施され、また部品搭載工程などが実施された後、ブレイク工程が実施されることが好ましい。
【００４９】
図４は、この発明の他の実施形態を説明するための図３に相当する図である。図４において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００５０】
図４に示した実施形態では、切削加工によって形成される第１のブレイク用溝２８の底面２７ａが平面をなしていることを特徴としている。その他の構成は、上述した実施例の場合と同様である。
【００５１】
以上、この発明に係るセラミック電子部品として、主に多層セラミック基板を例示して説明したが、この発明が向けられるセラミック電子部品は、多層セラミック基板以外の積層セラミック電子部品であっても、あるいは、複数のセラミック層を積層した構造を持たないセラミック電子部品であってもよい。
【００５２】
【発明の効果】
以上のように、この発明に係る集合電子部品によれば、その一方主面側には、相対向する２つの側面とこれら側面間を連結する底面とによって規定される第１のブレイク用溝が分割線に沿って設けられ、かつ、その他方主面側には、Ｖ字状に開きかつ開き角度が鋭角の第２のブレイク用溝が分割線に沿って設けられているので、第１のブレイク用溝の存在により、分割線の部分での集合電子部品の実質的な厚みを減じることができる。
【００５３】
したがって、第２のブレイク用溝をそれほど深く形成しなくても、個々のセラミック電子部品を取り出すための分割線に沿うブレイクを容易に行なうことができる。
【００５４】
また、第２のブレイク用溝をそれほど深く形成する必要がないとともに、第２のブレイク用溝の開き角度が鋭角であるので、先行亀裂の問題を生じにくくすることができる。その結果、ブレイク工程で必要な力を安定化させることができ、集合電子部品が不用意に割れたり、あるいは、逆に集合電子部品をブレイクすることが不可能になったりするといった問題を生じにくくすることができる。
【００５５】
この発明に係る集合電子部品が、複数のセラミック層を積層した構造を有し、第１のブレイク用溝によって分割される位置に、ビアホール導体が設けられていると、ブレイクの段階で、既に端子電極が形成されたセラミック電子部品を得ることができる。
【００５６】
この発明に係るセラミック電子部品によれば、その一方主面側の周囲には、断面Ｌ字状に切り欠かれた段部が設けられ、かつ、その他方主面側の周囲には面取り部が設けられているので、特に、後者の面取り部の存在のため、ブレイク端面に尖った形状が与えられることが回避され、したがって、チッピングを生じにくくすることができる。
【００５７】
この発明に係るセラミック電子部品の製造方法によれば、生の集合電子部品の一方主面側に、相対向する２つの側面とこれら側面間を連結する底面とによって規定される第１のブレイク用溝を切削加工によって分割線に沿って形成するので、この第１のブレイク用溝の形成に起因して先行亀裂が生じることはない。また、生の集合電子部品の他方主面側には、Ｖ字状に開く第２のブレイク用溝が塑性加工によって分割線に沿って形成されるが、この第２のブレイク用溝は、開き角度が鋭角であるので、第２のブレイク用溝の形成に起因する先行亀裂を生じにくくすることができる。
【００５８】
また、第１のブレイク用溝の形成によって、分割線の部分における集合電子部品の実質的な厚みを薄くすることができるので、第２のブレイク用溝をそれほど深く形成する必要がないので、このことも先行亀裂を生じにくくするように寄与する。
【００５９】
この発明に係るセラミック電子部品の製造方法において、第１のブレイク用溝を形成する工程が、第２のブレイク用溝を形成する工程の前に実施されると、第１のブレイク用溝と第２のブレイク用溝との間の位置合わせを行なうためのセンシングを、第１のブレイク用溝に対して実施すればよく、この第１のブレイク用溝の幅が比較的広いため、信頼性の高いセンシングを行なうことができる。
【００６０】
また、集合電子部品をブレイクする際、第２のブレイク用溝が設けられた主面側からブレイクするようにすれば、第１のブレイク用溝の底面を支点として、ブレイクが進行するため、ブレイク端面を第１のブレイク用溝の幅内に収めることができ、分割によって得られたセラミック電子部品の外形寸法の精度を高めることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態によるセラミック電子部品１１の外観を示す斜視図である。
【図２】図１に示すセラミック電子部品１１を得るために作製される集合電子部品２１の生の状態のものを示す平面図である。
【図３】図２に示した生の状態にある集合電子部品２１の一部を示す断面図であり、第１および第２のブレイク用溝２８および３１がそれぞれ形成された後の状態を示している。
【図４】この発明の他の実施形態を説明するための図３に相当する図である。
【図５】この発明にとって興味ある従来の集合電子部品１の一部を示す断面図であり、ブレイク用溝６および７を形成するための工程を示している。
【符号の説明】
１１　セラミック電子部品
１２，１３，２４，２９　主面
１４　段部
１５　面取り部
１６　端子電極
２１　集合電子部品
２２　分割線
２３　ビアホール導体
２５，２６　側面
２７，２７ａ　底面
２８　第１のブレイク用溝
３０　開き角度
３１　第２のブレイク用溝
３２　深さ
【図１】
2004088027.tif 000003
【図２】
2004088027.tif 000004
【図３】
2004088027.tif 000005
【図４】
2004088027.tif 000006
【図５】
2004088027.tif 000007