(57)【要約】【課題】機能テスト変更に伴う端子の設定変更の際、接続した半導体装置との接続部分に大電流が流れる虞がなく、測定の不安定や試験が行えなくなったりすることなどのない半導体装置用試験装置を提供する。【解決手段】コンパレータ７，８とドライバ９，１０が並列接続された第１、第２端子Ｑ１，Ｑ２に試験する半導体装置２の対応する第１、第２ピンＰ１，Ｐ２を接続した状態で、該端子Ｑ１，Ｑ２の設定を試験内容によって変更するようにしてなる試験装置で、第１、第２端子Ｑ１，Ｑ２に、端子設定変更の際に該端子Ｑ１，Ｑ２を介して半導体装置２に流れる電流を所定電流とするようにした第１、第２の電源部１８，２３の電流制限手段が接続されている。【選択図】  図１
2004233246.tif 000002
【特許請求の範囲】
【請求項１】
コンパレータとドライバが並列接続された接続端子に試験する半導体装置の対応部位を接続した状態で、該接続端子の設定を試験内容によって変更するようにしてなる半導体装置用試験装置において、前記接続端子に、該接続端子の設定変更の際に該接続端子を介して前記半導体装置に流れる電流を所定電流とするようにした電流制限手段が接続されていることを特徴とする半導体装置用試験装置。
【請求項２】
前記電流制限手段が、ドライバと切替えて接続端子に対し所定電流を流す電源部を備えてなることを特徴とする請求項１記載の半導体装置用試験装置。
【請求項３】
コンパレータとドライバが並列接続された接続端子に試験する半導体装置の対応部位を接続した状態で、該接続端子の設定を試験内容によって変更するようにしてなる半導体装置用試験装置において、前記ドライバが、前記接続端子の設定変更の際、該接続端子を介して前記半導体装置に流れる電流を所定電流とする電流制限機能を備えていることを特徴とする半導体装置用試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ウェハ上に形成された集積回路あるいはパッケージにより封止されている集積回路等の半導体装置の特性試験に用いられる半導体装置用試験装置に関する。
【０００２】
【従来の技術】
周知の通り、集積回路等の半導体装置の特性試験を行う半導体装置用試験装置は、特性試験を行うために必要な試験条件を、試験対象の半導体装置毎に予め設定した試験プログラムより読み込み、読み込んだ試験条件に沿って、半導体装置に印加する電圧、入力パターンのタイミングや振幅、出力信号に対するコンパレートタイミングや電圧など、特性試験に関係する半導体装置の全ての入出力ピン等に対応して半導体装置用試験装置の端子に対し設定を行う。この半導体装置の全てのピンに対する設定は、設定項目や設定対象のピンの膨大な数により、同時に行うことが殆ど不可能に近い。このため、ピンに対する設定に、通常、数ｍｓｅｃの時間を要している。
【０００３】
すなわち、例えば図５に部分回路図を示すように、試験装置１と半導体装置２の接続部分は、試験装置１の第１端子Ｑ１、第２端子Ｑ２と半導体装置２の第１ピンＰ１、第２ピンＰ２とがそれぞれ対応しており、第１ピンＰ１が半導体装置２の入力ピン、第２ピンＰ２が半導体装置２のＩ／Ｏピンとなっている。なお、３は半導体装置２の入力回路、４は半導体装置２のＩ／Ｏブロックである。
【０００４】
また、試験装置１の第１端子Ｑ１、第２端子Ｑ２には、それぞれスイッチ５，６を介してコンパレータ７，８とドライバ９，１０が並列に接続されている。そして、半導体装置２を試験する場合には、試験装置１の第１端子Ｑ１、第２端子Ｑ２等と半導体装置２の第１ピンＰ１、第２ピンＰ２等の対応するもの同士が接続され、予め読み込まれた試験プログラムに従って、所要の端子、ピンの選択が行われ、所定の特性試験が行われる。
【０００５】
そして、例えば、試験内容が機能テストＡ０から機能テストＢ０に変わる場合についてみると、次のようになる。すなわち、選択された試験装置１の第１端子Ｑ１、第２端子Ｑ２と半導体装置２の第１ピンＰ１、第２ピンＰ２の接続部分では、図６に示す真理値表に対応した半導体装置２の第１の動作内容による各端子、各ピンの信号変化のように、機能テストＡ０で第１ピンＰ１が“１”の時、第２ピンＰ２が“Ｌ”の出力モードとなっていたものが、機能テストＢ０で第１ピンＰ１が“０”の時、第２ピンＰ２が入力モードとなる。このため、対応して試験装置１の第１端子Ｑ１、第２端子Ｑ２の設定を変更することになる。
【０００６】
この機能テストＡ０から機能テストＢ０に対応するように端子の設定をする際には、両テストＡ０，Ｂ０の間に設けた端子設定時間内に、第１端子Ｑ１、第２端子Ｑ２の条件変更が別々に行われることになり、第１端子Ｑ１の変更タイミングと、第２端子Ｑ２の変更タイミングの間に時間差Ｔ０が生じることになる。
【０００７】
しかしながら、試験内容が機能テストＡから機能テストＢに変わった場合についてみると、試験装置１の第１端子Ｑ１、第２端子Ｑ２と半導体装置２の第１ピンＰ１、第２ピンＰ２の接続部分では、図７に示す真理値表に対応した半導体装置２の第２の動作内容による各端子、各ピンの信号変化のように、機能テストＡで第１ピンＰ１が“１”の時、第２ピンＰ２が入力モードとなっていたものが、両テストＡ，Ｂの間に端子設定時間を設けて、機能テストＢでの第１ピンＰ１が“０”の時、第２ピンＰ２が“Ｌ”の出力モードとなる。このため、対応して試験装置１の第１端子Ｑ１、第２端子Ｑ２の設定を変更することになる。
【０００８】
こうした設定変更の場合には、機能テストＡにおいて、試験装置１の第１端子Ｑ１と第２端子Ｑ２から“１”の信号が、半導体装置２の第１ピンＰ１と第２ピンＰ２にそれぞれ出力される状態になっている。そして、機能テストＢにおいては、試験装置１の第１端子Ｑ１から“１”の信号が半導体装置２の第１ピンＰ１に出力され、第２端子Ｑ２が第２ピンＰ２の出力値と期待値との比較を行うために、コンパレータ８に接続された状態となる。
【０００９】
このような場合、機能テストＡから機能テストＢに変わる間のピン設定時間中において第１端子Ｑ１と第２端子Ｑ２の変更タイミングの違いで生じる時間差Ｔの間に、半導体装置２の第２ピンＰ２の出力信号“Ｌ”と試験装置１の第２端子Ｑ２の出力信号“１”がぶつかり、第２端子Ｑ２に接続されているドライバ１０より半導体装置２のＧＮＤ（グランド）に向って、図７中にＧＮＤ電流波形として示すように、大電流が流れることになる。
【００１０】
この結果、試験装置１と半導体装置２の接続部分を構成する導電材の接触部の酸化をまねき、抵抗成分を発生させてしまう。そして、測定不安定を引き起こして所定の特性試験が行えなくなったり、悪くすると半導体装置２を破壊してしまったりする虞があった。特に接触面積が少ない場合は問題で、例えばＤ／Ｓ（ダイソータ）でウェハ上に形成された半導体装置２の特性試験をする場合では、試験装置１のプローブ針の先端と半導体装置２のパッドとの接触部分であり、テストボードとプローブカードの接触部分等であり、パッケージにより封止されている半導体装置２の特性試験であるファイナル試験を行う場合も同様であった。
【００１１】
【発明が解決しようとする課題】
上記のような状況に鑑みて本発明はなされたもので、その目的とするところは機能テスト変更に伴う試験装置の端子の設定変更に際し、試験装置とこれに接続される半導体装置の接続部分に大電流が流れる虞がなく、測定の不安定や試験が行えなくなったり半導体装置を破壊してしまったりすることのない半導体装置用試験装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の半導体装置用試験装置は、コンパレータとドライバが並列接続された接続端子に試験する半導体装置の対応部位を接続した状態で、該接続端子の設定を試験内容によって変更するようにしてなる半導体装置用試験装置において、前記接続端子に、該接続端子の設定変更の際に該接続端子を介して前記半導体装置に流れる電流を所定電流とするようにした電流制限手段が接続されていることを特徴とするものであり、
さらに、前記電流制限手段が、ドライバと切替えて接続端子に対し所定電流を流す電源部を備えてなることを特徴とするものであり、
また、コンパレータとドライバが並列接続された接続端子に試験する半導体装置の対応部位を接続した状態で、該接続端子の設定を試験内容によって変更するようにしてなる半導体装置用試験装置において、前記ドライバが、前記接続端子の設定変更の際、該接続端子を介して前記半導体装置に流れる電流を所定電流とする電流制限機能を備えていることを特徴とするものである。
【００１３】
【発明の実施の形態】
以下本発明の実施の形態を、図面を参照して説明する。なお、従来と同一部分には同一符号を付して説明を省略し、従来と異なる本発明の各実施形態の構成について説明する。
【００１４】
先ず第１の実施形態を図１乃至図３により説明する。図１は試験装置と半導体装置の接続部分を示す部分回路図であり、図２は半導体装置の動作内容に対応した各ピンの真理値表及び試験装置の各端子と半導体装置の各ピンの信号変化を示す図であり、図３は端子設定時の試験装置と半導体装置の接続部分を示す部分回路図である。
【００１５】
図１乃至図３において、１１は集積回路等の半導体装置２の特性試験を行う半導体装置用試験装置であり、この半導体装置用試験装置１１（以下、試験装置１１）には、特性試験を行うために必要な試験条件が、予め試験対象毎に設定された試験プログラムから読み込まれる。また試験に際しては、読み込まれた試験条件に沿って、半導体装置２に印加する電圧、入力パターンのタイミングや振幅、出力信号に対するコンパレートタイミングや電圧など、特性試験に関係する半導体装置用試験装置１１の全ての端子に対し、半導体装置２の入出力ピン等に対応して設定が行われる。
【００１６】
ここで、試験装置１１と半導体装置２の接続部分は、試験装置１１の接続端子である第１端子Ｑ１、第２端子Ｑ２と半導体装置２の第１ピンＰ１、第２ピンＰ２とがそれぞれ対応したものとなっている。そして半導体装置２の第１ピンＰ１のピン条件が、ＩＮ１（入力電圧１）、ＮＲＺＡ（波形モード）、ＡＣＬＫ１（Ａクロックタイミング）に、また第２ピンＰ２のピン条件が、ＩＮ２（入力電圧２）、ＯＵＴ１（出力、コンパレート電圧）、ＮＲＺＡ、ＤＲＥ１（Ｉ／Ｏ切換時間）、ＳＴＲＢ１（コンパレート時間）になっていたとすると、試験装置１１では読み込まれた試験プログラムに基づき、第１ピンＰ１を半導体装置２の入力ピン、入力設定、出力設定が一度でもなされている第２ピンＰ２を半導体装置２のＩ／Ｏピンと認識する。
【００１７】
一方、試験装置１１の第１端子Ｑ１、第２端子Ｑ２には、それぞれ電流制限手段として、第１のリファレンスリレー１２、第２のリファレンスリレー１３を介し、コンパレータ７，８と半導体装置２に信号を印加するドライバ９，１０とが並列に接続されている。さらに、第１端子Ｑ１と第１のリファレンスリレー１２間の接続配線１４には、第１の保護リレー１５、第１の抵抗１６、第１の可変電圧電源１７を直列接続してなる第１の電源部１８が、第１の保護リレー１５の片端子を接続して、第１端子Ｑ１に対し第１のリファレンスリレー１２と並列となるように挿入されている。また第２端子Ｑ２と第２のリファレンスリレー１３間の接続配線１９には、同様に、第２の保護リレー２０、第２の抵抗２１、第２の可変電圧電源２２を直列接続してなる第２の電源部２３が、第２の保護リレー２０の片端子を接続して、第２端子Ｑ２に対し第２のリファレンスリレー１３と並列となるように挿入されている。
【００１８】
また、こうした試験装置１１による半導体装置２の試験は、次のように行われる。すなわち、試験装置１１の第１端子Ｑ１、第２端子Ｑ２等と半導体装置２の第１ピンＰ１、第２ピンＰ２等の対応するもの同士が接続され、予め読み込まれた試験プログラムに従って、所要の端子、ピンの選択が行われ、端子設定を行い所定の特性試験が行われる。
【００１９】
ここで、例えば、試験内容を機能テストＡから機能テストＢに変えるものとする。これにより、試験装置１１の第１端子Ｑ１、第２端子Ｑ２と半導体装置２の第１ピンＰ１、第２ピンＰ２の接続部分では、図２に示す真理値表に対応した半導体装置２の動作内容による各端子、各ピンの信号変化のように、機能テストＡで第１ピンＰ１が“１”の時、第２ピンＰ２が入力モードとなっていたものが、両テストＡ，Ｂ間に端子設定時間を設けて、機能テストＢでの第１ピンＰ１が“０”の時、第２ピンＰ２が“Ｌ”の出力モードとなる。このため、これに対応して試験装置１１の第１端子Ｑ１、第２端子Ｑ２の設定を変更することになる。
【００２０】
こうした設定変更で、機能テストＡにおいて、試験装置１１の第１端子Ｑ１と第２端子Ｑ２から“１”の信号が、半導体装置２の第１ピンＰ１と第２ピンＰ２にそれぞれ出力される状態となっていたものが、機能テストＢにおける試験装置１１の第１端子Ｑ１から“１”の信号が半導体装置２の第１ピンＰ１に出力され、第２端子Ｑ２がコンパレータ８に接続され、第２ピンＰ２の出力値と期待値との比較が行われる状態になる。
【００２１】
また、端子設定時間内に行われる試験装置１１の第１端子Ｑ１、第２端子Ｑ２の設定変更では、図３に示すように、先ず第１端子Ｑ１側では、第１のリファレンスリレー１２を閉動作させ、第１の保護リレー１５を開動作させ、第１の電源部１８を第１端子Ｑ１から切り離した状態で、並列接続されているコンパレータ７とドライバ９を第１端子Ｑ１に接続した状態にする。また第２端子Ｑ２側では、第２のリファレンスリレー１３を開動作させ、第２の保護リレー２０を閉動作させ、並列接続されているコンパレータ８とドライバ１０を第２端子Ｑ２から切り離した状態で、第２の電源部２３を第２端子Ｑ２に接続した状態にする。
【００２２】
そして、第１端子Ｑ１の設定時点で、ドライバ９を第１端子Ｑ１に接続した状態にして機能テストＢに対応するようにし、同時に第２の電源部２３に設けた第２の可変電圧電源２２を適宜に調整し、閉動作している第２の保護リレー２０を通じ、第２端子Ｑ２から半導体装置２の第２ピンＰ２に流れる電流を所定値となるようにし、第１端子Ｑ１を機能テストＡから機能テストＢに対応するよう端子設定する。
【００２３】
続いて第２端子Ｑ２の設定時点で、第２端子Ｑ２も機能テストＡから機能テストＢに対応するよう第２の保護リレー２０を開動作させ、第２の電源部２３を第２端子Ｑ２と第２のリファレンスリレー１３間の接続配線１９から外し、また第２のリファレンスリレー１３を閉動作させ、第２端子Ｑ２にコンパレータ８が接続される状態にする。これによって両端子Ｑ１，Ｑ２の設定を終了し、機能テストＢを行うことが可能な状態にする。
【００２４】
以上の過程を経ることで、図２に示すように、機能テストＡから機能テストＢに変更する際に、第１端子Ｑ１と第２端子Ｑ２の変更タイミングの違いで、第２端子Ｑ２を介しドライバ１０から半導体装置２のＧＮＤ（グランド）に向って大電流が流れるといったことがなくなり、試験装置１１と半導体装置２の接続部分を構成する導電材の接触部の酸化をまねき、抵抗成分を発生させてしまうといったことがなくなる。この結果、半導体装置２を破壊してしまったりする虞もなく、またＤ／Ｓ（ダイソータ）でのウェハ上に形成された半導体装置２の特性試験や、パッケージにより封止されている半導体装置２の特性試験であるファイナル試験で、安定した測定が行え、良好な状態での特性試験を行うことができる。
【００２５】
次に、第２の実施形態を図４により説明する。図４は試験装置と半導体装置の接続部分を示す部分回路図である。
【００２６】
図４において、２５は集積回路等の半導体装置２の特性試験を行う半導体装置用試験装置であり、この半導体装置用試験装置２５には、第１の実施形態における半導体装置用試験装置１１と同様に、特性試験を行うために必要な試験条件が、予め試験プログラムから読み込まれる。また試験に際しても、同様に読み込まれた試験条件に沿って、半導体装置２に印加する電圧、出力信号に対するコンパレートタイミングや電圧など、特性試験に関係する半導体装置用試験装置２５（以下、試験装置２５）の全ての端子に対し、半導体装置２の入出力ピン等に対応して設定が行われる。
【００２７】
ここで、試験装置２５と半導体装置２の接続部分は、試験装置２５の接続端子である第１端子Ｑ１、第２端子Ｑ２と半導体装置２の第１ピンＰ１、第２ピンＰ２とがそれぞれ対応したものとなっている。そして試験装置２５では読み込まれた試験プログラムに基づき、半導体装置２の第１、第２ピンＰ１，Ｐ２のピン条件から、第１ピンＰ１を半導体装置２の入力ピン、第２ピンＰ２を半導体装置２のＩ／Ｏピンと認識する。
【００２８】
一方、試験装置２５の第１端子Ｑ１には、第１のリレー２６を介し、コンパレータ７と半導体装置２に信号を印加する第１のドライバ２８とが並列に接続されている。また第２端子Ｑ２には、第２のリレー２７を介し、コンパレータ８と半導体装置２に信号を印加する第２のドライバ２９とが並列に接続されている。そして、第１のドライバ２８と第２のドライバ２９とは、それぞれ内部に、各ドライバ２８，２９からの出力電流を所定電流に制限する電流制限機能として、電流制限回路３０，３１を備えたものとなっている。
【００２９】
このように構成された試験装置２５による半導体装置２の試験は、次のように行われる。すなわち、試験装置２５の第１端子Ｑ１、第２端子Ｑ２等と半導体装置２の第１ピンＰ１、第２ピンＰ２等の対応するもの同士が接続され、予め読み込まれた試験プログラムに従って、所要の端子、ピンの選択が行われ、端子設定を行い所定の特性試験が行われる。
【００３０】
ここで、例えば、試験内容を機能テストＡから機能テストＢに変えるものとする。これにより、試験装置２５の第１端子Ｑ１、第２端子Ｑ２と半導体装置２の第１ピンＰ１、第２ピンＰ２の接続部分では、上記の第１の実施形態と同様、図２に示す真理値表に対応した半導体装置２の動作内容による各端子、各ピンの信号変化のように、機能テストＡで第１ピンＰ１が“１”の時、第２ピンＰ２が入力モードとなっていたものが、両テストＡ，Ｂ間に端子設定時間を設けて、機能テストＢでの第１ピンＰ１が“０”の時、第２ピンＰ２が“Ｌ”の出力モードとなる。このため、これに対応して試験装置２５の第１端子Ｑ１、第２端子Ｑ２の設定を変更することになる。
【００３１】
こうした設定変更で、機能テストＡにおいて、試験装置２５の第１端子Ｑ１と第２端子Ｑ２から“１”の信号が、半導体装置２の第１ピンＰ１と第２ピンＰ２にそれぞれ出力される状態となっていたものが、機能テストＢにおける試験装置２５の第１端子Ｑ１から“１”の信号が半導体装置２の第１ピンＰ１に出力され、第２端子Ｑ２がコンパレータ８に接続され、第２ピンＰ２の出力値と期待値との比較が行われる状態になる。
【００３２】
また、端子設定時間内に行われる試験装置２５の第１端子Ｑ１、第２端子Ｑ２の設定変更では、先ず第１端子Ｑ１側では、第１のリレー２６を閉動作させて、第１端子Ｑ１と、並列接続されているコンパレータ７と第１のドライバ２８とを接続した状態にする。また第２端子Ｑ２側では、第２のリレー２７を閉動作させて、第２端子Ｑ２と、並列接続されているコンパレータ８と第２のドライバ２９とを接続した状態にする。
【００３３】
そして、第１端子Ｑ１の設定時点で、第１のドライバ２８を第１端子Ｑ１に接続した状態にして機能テストＢに対応するようにし、同時に第２のドライバ２９の電流制限回路３１を適正に調整して第２端子Ｑ２を介して半導体装置２の第２ピンＰ２に流れる電流を所定値となるようにし、第１端子Ｑ１を機能テストＡから機能テストＢに対応するよう端子設定する。続いて第２端子Ｑ２の設定時点で、機能テストＡから機能テストＢに対応するよう第２端子Ｑ２とコンパレータ８とが接続される状態にし、機能テストＢを行うことが可能な状態にする。
【００３４】
以上の過程を経ることで、第１の実施形態と同様、図２に示すように、機能テストＡから機能テストＢに変更する際に、第１端子Ｑ１と第２端子Ｑ２の変更タイミングの違いで、第２端子Ｑ２を介し半導体装置２のＧＮＤに向って大電流が流れることがなくなる。これにより、第１の実施形態と同様の作用、効果を得ることができる。
【００３５】
【発明の効果】
以上の説明から明らかなように、本発明によれば、機能テスト変更に伴う試験装置の端子の設定変更に際して、試験装置とこれに接続される半導体装置の接続部分に大電流が流れる虞がなくなり、また接続部分の接触不良等で測定の不安定や試験が行えなくなったりすることもなく、さらに半導体装置を破壊してしまったりすることがないなどの効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る試験装置と半導体装置の接続部分を示す部分回路図である。
【図２】本発明の第１の実施形態における半導体装置の動作内容に対応した各ピンの真理値表及び試験装置の各端子と半導体装置の各ピンの信号変化を示す図である。
【図３】本発明の第１の実施形態における端子設定時の試験装置と半導体装置の接続部分を示す部分回路図である。
【図４】本発明の第２の実施形態に係る試験装置と半導体装置の接続部分を示す部分回路図である。
【図５】従来技術に係る試験装置と半導体装置の接続部分を示す部分回路図である。
【図６】従来技術における半導体装置の第１の動作内容に対応した各ピンの真理値表及び試験装置の各端子と半導体装置の各ピンの信号変化を示す図である。
【図７】従来技術における半導体装置の第２の動作内容に対応した各ピンの真理値表及び試験装置の各端子と半導体装置の各ピンの信号変化を示す図である。
【符号の説明】
２…半導体装置
７，８…コンパレータ
９，１０…ドライバ
１２…第１のリファレンスリレー
１３…第２のリファレンスリレー
１７…第１の可変電圧電源
１８…第１の電源部
２２…第２の可変電圧電源
２３…第２の電源部
２８…第１のドライバ
２９…第２のドライバ
３０，３１…電流制限回路
Ｐ１…第１ピン
Ｐ２…第２ピン
Ｑ１…第１端子
Ｑ２…第２端子
【図１】
2004233246.tif 000003
【図２】
2004233246.tif 000004
【図３】
2004233246.tif 000005
【図４】
2004233246.tif 000006
【図５】
2004233246.tif 000007
【図６】
2004233246.tif 000008
【図７】
2004233246.tif 000009