(57)【要約】【課題】ＭＩＭキャパシタを有する半導体装置において、高容量で信頼性の高いＭＩＭキャパシタを簡易な製造方法で形成する。【解決手段】本発明の半導体装置は、半導体基板１０１上に設けられた層間絶縁膜２０４と、前記層間絶縁膜２０４に埋め込まれ、前記半導体基板１０１と導通している配線２０８ａ，２０８ｃとを備えており、ＭＩＭキャパシタ２０１は、金属からなる第１および第２の電極２０８ｂ，２１４ｂと誘電体からなる容量絶縁膜２１０とを有し、前記第１の電極２０８ｂは、前記層間絶縁膜２０４に埋め込まれており、前記容量絶縁膜２１０は、前記第１の電極２０８ｂ上に設けられ、前記第２の電極２１４ｂは、前記容量絶縁膜２１０を介して前記第１の電極２０８ｂと対向して設けられている金属層である。【選択図】図１
2004146814.tif 000002
【特許請求の範囲】
【請求項１】
　ＭＩＭキャパシタを有する半導体装置であって、
　　半導体基板上に設けられた層間絶縁膜と、
　　前記層間絶縁膜に埋め込まれ、前記半導体基板と導通している配線と
　を備えており、
　前記ＭＩＭキャパシタは、金属からなる第１および第２の電極と誘電体からなる容量絶縁膜とを有し、
　前記第１の電極は、前記層間絶縁膜に埋め込まれており、
　前記容量絶縁膜は、前記第１の電極上に設けられ、
　前記第２の電極は、前記容量絶縁膜を介して前記第１の電極と対向して設けられている金属層である、半導体装置。
【請求項２】
　前記配線の一部の上には、パッド電極が露出して設けられており、
　前記パッド電極は、前記第２の電極と同一の前記金属層からなる、請求項１に記載の半導体装置。
【請求項３】
　前記配線の一部の上には、パッド電極が露出して設けられており、
　前記第２の電極上には、前記配線の別の一部と当該第２の電極とを電気的に接続する接続線が設けられており、
　前記パッド電極と前記接続線とは同一の金属膜によって形成されている、請求項１に記載の半導体装置。
【請求項４】
　前記容量絶縁膜は前記第１および第２の電極の少なくとも一方を構成する金属の拡散防止機能を有する膜である、請求項１に記載の半導体装置。
【請求項５】
　前記容量絶縁膜は窒化シリコンからなる膜である、請求項１に記載の半導体装置。
【請求項６】
　半導体基板上に層間絶縁膜を形成する工程（ａ）と、
　前記層間絶縁膜に複数の溝と複数のヴィアホールとを形成する工程（ｂ）と、
　前記複数の溝と前記複数のヴィアホールとに金属を埋め込むことによって、ＭＩＭキャパシタの第１の電極と、前記半導体基板と導通する配線とを形成する工程（ｃ）と、
　前記第１の電極上に誘電体からなる容量絶縁膜を形成する工程（ｄ）と、
　前記容量絶縁膜上に金属層を設けることによって、前記ＭＩＭキャパシタの第２の電極を形成する工程（ｅ）と
を含む、半導体装置の製造方法。
【請求項７】
　前記工程（ｅ）では、前記配線の一部の上に前記金属層によってパッド電極も形成される、請求項６に記載の半導体装置の製造方法。
【請求項８】
　前記工程（ｄ）は、前記第１の電極と前記配線と前記層間絶縁膜の露出している部分との表面に前記容量絶縁膜を形成する工程であり、
　前記工程（ｅ）は、前記容量絶縁膜上に前記金属層を設けた後当該金属層をエッチングして前記第２の電極を形成する工程であり、
　さらに、
　　前記工程（ｅ）の後に前記容量絶縁膜の一部を除去する工程と、
　　前記第２の電極と前記配線の一部とを接続する接続線と、前記配線の別の一部と接続するパッド電極とを形成する工程と
　を含む、請求項６に記載の半導体装置の製造方法。
【請求項９】
　前記容量絶縁膜は前記第１および第２の電極の少なくとも一方を構成する金属の拡散防止機能を有する膜である、請求項６に記載の半導体装置の製造方法。
【請求項１０】
　前記容量絶縁膜は窒化シリコンからなる膜である、請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ） キャパシタを有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
　近年、アナログデバイスとＣＭＯＳロジックデバイスのワンチップ化の検討が進められている。その中で、ＣＭＯＳロジックデバイスは年々微細化が進み、ＭＯＳトランジスタのゲート長が０．１μｍ以下になると、配線抵抗を低減するために、配線材料として低比抵抗材料である銅（Ｃｕ）を用いることが検討され、また配線の形成方法としては、ダマシンプロセスが検討されている。一方、微細化の進展に伴い、トランジスタの集積度はますます向上し、ＣＭＯＳロジックデバイスの配線層数は増大する傾向にある。このように、半導体デバイスの微細化および配線の多層化に伴い、デバイスの高集積化を妨げることなくアナログデバイス中のキャパシタを如何に高容量に形成するかということが問題となってくる。
【０００３】
　アナログデバイス中のキャパシタとして、例えば特許文献１には、ＭＩＭキャパシタ電極を形成する際のダマシンプロセスにおいて生じるディッシング等の問題を解決するために櫛型電極を採用する方法が提案されている。
【０００４】
　また、特許文献２では、図７に示すように、シリコン基板４０１ａ上に形成された４層の配線層の表面に設けられている薄膜コンデンサ４１４が示されている。シリコン基板４０１ａ上には微細デバイス４０２が複数個形成されており、４層の配線層はそれぞれ層間絶縁膜４０３ａ，４０３ｂ，４０３ｃ，４０３ｄとコンタクト４０５ａ，４０５ｂ，４０５ｃ，４０５ｄを有しており、上側の３層はさらに配線４０４ａ，４０４ｂ，４０４ｃ，４０４ｄ，４０４ｅを有している。薄膜コンデンサ４１４は、最上層の配線層の表面に形成されたＰｔからなる下部電極４０６と、下部電極４０６の上に形成されたＳｒＴｉＯ3からなる誘電体４０７と、誘電体４０７の上に形成されたＰｔからなる上部電極４０８とから構成されている。下部電極４０６は最上層の配線層の接地線４０４ｅに接続され、上部電極４０８は電源線４０４ｄに接続されている。
【特許文献１】特開２００１−２３７３７５号公報
【特許文献２】特開２００２−３３４５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
　しかしながら、特許文献１に記載されている櫛形電極を用いると、電極面積に対して加工時にダメージを受ける領域が多い。そして矩形の電極に比べて櫛形電極は、電極の平面的な大きさに対するキャパシタ容量が小さく、高容量のキャパシタを作ることが難しい。また、櫛の歯の加工寸法バラツキによる容量バラツキ等の課題が生じる。
【０００６】
　そして、多層配線構造では、下層であればあるほど加工寸法が微細でありパターンも密集しているため、下層にこのキャパシタを形成した場合には大容量となる大面積のキャパシタとすることは非常に困難である。
【０００７】
　また、特許文献２に記載されている構造では、上述の課題は解決するものの、半導体基板と多層配線を形成した後にコンデンサーを形成するために必要な工程を新たに全工程追加しなければならないので、工程数が大幅に増えるという課題を有している。
【０００８】
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、ＭＩＭキャパシタを具備する半導体装置において、高容量で信頼性の高いＭＩＭキャパシタを簡易な製造方法で形成することにある。
【課題を解決するための手段】
【０００９】
　本発明の半導体装置は、ＭＩＭキャパシタを有する半導体装置であって、半導体基板上に設けられた層間絶縁膜と、前記層間絶縁膜に埋め込まれ、前記半導体基板と導通している配線とを備えており、前記ＭＩＭキャパシタは、金属からなる第１および第２の電極と誘電体からなる容量絶縁膜とを有し、前記第１の電極は、前記層間絶縁膜に埋め込まれており、前記容量絶縁膜は、前記第１の電極上に設けられ、前記第２の電極は、前記容量絶縁膜を介して前記第１の電極と対向して設けられている金属層である。
【００１０】
　ある好適な実施形態において、前記配線の一部の上には、パッド電極が露出して設けられており、前記パッド電極は、前記第２の電極と同一の前記金属層からなる。
【００１１】
　ある好適な実施形態において、前記配線の一部の上には、パッド電極が露出して設けられており、前記第２の電極上には、前記配線の別の一部と当該第２の電極とを電気的に接続する接続線が設けられており、前記パッド電極と前記接続線とは同一の金属膜によって形成されている。
【００１２】
　前記容量絶縁膜は前記第１および第２の電極の少なくとも一方を構成する金属の拡散防止機能を有する膜であることが好ましい。
【００１３】
　ある好適な実施形態において、前記容量絶縁膜は窒化シリコンからなる膜である。
【００１４】
　本発明の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程（ａ）と、前記層間絶縁膜に複数の溝と複数のヴィアホールとを形成する工程（ｂ）と、前記複数の溝と前記複数のヴィアホールとに金属を埋め込むことによって、ＭＩＭキャパシタの第１の電極と、前記半導体基板と導通する配線とを形成する工程（ｃ）と、前記第１の電極上に誘電体からなる容量絶縁膜を形成する工程（ｄ）と、前記容量絶縁膜上に金属層を設けることによって、前記ＭＩＭキャパシタの第２の電極を形成する工程（ｅ）とを含む。
【００１５】
　ある好適な実施形態において、前記工程（ｅ）では、前記配線の一部の上に前記金属層によってパッド電極も形成される。
【００１６】
　ある好適な実施形態において、前記工程（ｄ）は、前記第１の電極と前記配線と前記層間絶縁膜の露出している部分との表面に前記容量絶縁膜を形成する工程であり、前記工程（ｅ）は、前記容量絶縁膜上に前記金属層を設けた後当該金属層をエッチングして前記第２の電極を形成する工程であり、さらに、前記工程（ｅ）の後に前記容量絶縁膜の一部を除去する工程と、前記第２の電極と前記配線の一部とを接続する接続線と、前記配線の別の一部と接続するパッド電極とを形成する工程とを含む。
【００１７】
　前記容量絶縁膜は前記第１および第２の電極の少なくとも一方を構成する金属の拡散防止機能を有する膜であることが好ましい。
【００１８】
　ある好適な実施形態において、前記容量絶縁膜は窒化シリコンからなる膜である。
【発明の効果】
【００１９】
　以上説明したように本発明では、金属電極−絶縁膜−金属電極を順次積層してなるＭＩＭキャパシタを具備する半導体装置及び半導体装置の製造方法において、キャパシタ電極を、下層と比較してパターン密度が疎である上層部分の配線層で形成することで、ＭＩＭキャパシタを下層配線層中に形成する場合に比べて電極の面積を大きくできる。さらに、キャパシタ電極を配線と同一金属層で同時に形成することで、製造工程を共通化でき、ＭＩＭキャパシタ電極を最上層に形成する場合に比べて、キャパシタ形成のための追加工程が少なくてすむ。
【発明を実施するための最良の形態】
【００２０】
　本発明による半導体装置は、ＭＩＭキャパシタを有し、半導体基板上に設けられた層間絶縁膜と、前記層間絶縁膜に埋め込まれ、前記半導体基板と導通している配線とを備えている。そして、ＭＩＭキャパシタは、金属からなる第１および第２の電極と誘電体からなる容量絶縁膜とを有し、前記第１の電極は、前記層間絶縁膜に埋め込まれており、前記容量絶縁膜は、前記第１の電極上に設けられ、前記第２の電極は、前記容量絶縁膜を介して前記第１の電極と対向して設けられている金属層である。従って、半導体基板の上に設けられた配線層中の配線とＭＩＭキャパシタの第１の電極とが同時に（同一の工程で）形成されて、半導体装置の製造工程の工程数を減らすことができ、製造コストを低減できる。ここでＭＩＭキャパシタとは、Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌの構成のキャパシタである。
【００２１】
　ある実施形態においては、前記配線の一部の上にパッド電極が露出して設けられており、前記パッド電極は前記第２の電極と同一の前記金属層からなっているので、ＭＩＭキャパシタは多層配線の最上層部分に形成されることになる。多層配線の最上層部分は下層部分に比べて配線パターンが疎であるため、面積の大きいキャパシタ電極を容易に形成でき、キャパシタ容量を大きくすることができる。また、パッド電極とＭＩＭキャパシタの第２の電極とを同時に形成するので、半導体装置の製造工程の工程数を減らすことができ、製造コストを低減できる。ここでパッド電極とは、半導体装置と外部の素子または配線板とを接続するために半導体装置に設けられた接続用の電極であって、信号の入出力や電源電流の受け入れを行う部分である。通常パッド電極は半導体装置の表面に露出した金属（アルミニウム等）からなっている。
【００２２】
　前記容量絶縁膜は前記第１および第２の電極の少なくとも一方を構成する金属の拡散防止機能を有する膜であることが好ましい。例えば、一方の電極がＣｕからなる場合、容量絶縁膜をＳｉＮ、ＳｉＯＮ、ＳｉＣおよびＳｉＯＣからなる群から選ばれた少なくとも一つのものから構成されていると、容量絶縁膜がＣｕの拡散防止機能も有しているので、Ｃｕ拡散防止膜を別途形成する必要がなく、工程数の増加を抑えられ、製造コストを低減できる。また、半導体装置の表面に傷が付かないようにまた、水分が内部に侵入しないように、一般に半導体装置の最表面に保護膜としてＳｉＮ膜が形成されるので、容量絶縁膜がＳｉＮから構成されていると、外部からの水分の侵入も抑止でき、また従来の製造工程と同じ材料・装置を用いることができて製造コストの増加を抑制でき、さらに好ましい。
【００２３】
　以下、本発明の実施形態を図面に基づいて詳細に説明する。説明の簡素化のため、以下の図面においては実質的に同一の機能を有する構成要素を同一の参照符号で示す。
【００２４】
　（実施の形態１）
　図１、図２、図５を参照しながら、本発明の実施の形態１について説明する。
【００２５】
　図１は、本実施の形態における半導体装置の模式的な断面図である。図２（ａ）〜図２（ｄ）は、本実施の形態における半導体装置の製造工程を模式的な断面で示した図である。また、図５は、本実施の形態の半導体装置の製造工程を示すフロー図である。
【００２６】
　図１に示すように、本実施形態の半導体装置は、半導体基板１０１と、その上に設けられた層間絶縁膜２０４と、一部が層間絶縁膜２０４中に埋め込まれ残りの部分が層間絶縁膜２０４上に設けられたＭＩＭキャパシタ２０１とを有している。半導体基板１０１は例えばシリコン基板にトランジスタ（図示せず）や他の電子素子（図示せず）および配線１０２ａ，１０２ｂ，１０２ｃなどが形成されたもの、或いはそのシリコン基板上に１層以上の配線層（層間絶縁膜に金属配線を設けたもの）が形成されたものである。また、層間絶縁膜２０４には銅からなる配線２０８ａ，２０８ｃおよび第１の電極２０８ｂが埋め込まれている。これらの配線２０８ａ，２０８ｃおよび第１の電極２０８ｂは、ヴィア２０３ａ，２０３ｃ，２０３ｂによって半導体基板１０１の配線１０２ａ，１０２ｃ，１０２ｂと導通している。ＭＩＭキャパシタ２０１は、層間絶縁膜２０４に埋め込まれた第１の電極２０８ｂと、第１の電極２０８ｂ上に設けられた容量絶縁膜２１０と、容量絶縁膜２１０上に設けられたアルミニウムからなる第２の電極２１４ｂとからなっている。第２の電極２１４ｂは、容量絶縁膜２１０に設けられた接続孔２１２に埋め込まれたアルミニウムによって配線２０８ａと接続している。また、配線２０８ｃ上には第２の電極２１４ｂと同じ金属層２１４からなるパッド電極２１４ａが形成されている。さらに最上層にはＳｉＮからなる保護膜２１８がパッド電極２１４ａ上以外の全面に設けられている。パッド電極２１４ａは保護膜２１８に設けられた開口部２１６により露出している。
【００２７】
　以上のような半導体装置によれば、配線２０８ａ，２０８ｃおよびパッド電極２１４ａが形成される金属層においてＭＩＭキャパシタ２０１を形成することにより、大面積のＭＩＭキャパシタ２０１を少ない工程で形成することができる。
【００２８】
　次に本実施形態における半導体装置の製造方法について図２（ａ）〜図２（ｄ）および図５を用いて説明する。
【００２９】
　図２（ａ）に示すように半導体基板１０１上に層間絶縁膜２０４を形成する（Ｓ１１０、工程（ａ））。そして形成された層間絶縁膜２０４に配線溝２０６ａ，２０６ｃと第１の電極用溝２０６ｂおよびヴィアホール２０５ａ，２０５ｃ，２０５ｂを形成する（Ｓ１２０、工程（ｂ））。
【００３０】
　次に図２（ｂ）に示すように、配線溝２０６ａ，２０６ｃと第１の電極用溝２０６ｂおよびヴィアホール２０５ａ，２０５ｃ，２０５ｂ内に電気メッキ法でＣｕ層２０８を埋め込むように堆積させた後（Ｓ１３０）、ＣＭＰ（Chemical Mechanical Polishing）法により研磨することで（Ｓ１４０）、層間絶縁膜２０４に埋め込まれた状態の配線２０８ａ，２０８ｃとＭＩＭキャパシタ２０１の下部電極である第１の電極２０８ｂとヴィア２０３ａ，２０３ｃ，２０３ｂとを形成する。Ｓ１３０とＳ１４０とが工程（ｃ）である。
【００３１】
　続いて図２（ｃ）に示すように、ＣＭＰ（Ｓ１４０）後に露出した層間絶縁膜２０４、配線２０８ａ，２０８ｃおよび第１の電極２０８ｂの表面に、ＭＩＭキャパシタ２０１の誘電体としての容量膜及びＣｕの拡散防止膜の双方の機能を有するＳｉＮからなる容量絶縁膜２１０をＣＶＤ法を用いて形成する（Ｓ１５０、工程（ｄ））。そしてドライエッチングによって、配線２０８ａ，２０８ｃ上の容量絶縁膜２１０に接続孔２１２を形成する（Ｓ１６０）。
【００３２】
　それから、容量絶縁膜２１０上にスパッタ法でアルミニウムからなる金属層２１４を形成する（Ｓ１７０）。その後ドライエッチング（Ｓ１８０）によって、容量絶縁膜２１０を介して第１の電極２０８ｂに対向するように第２の電極２１４ｂを形成する（工程（ｅ））。なお、第２の電極２１４ｂは下層の配線２０８ａと接続孔２１２に充填されたアルミニウムを介して電気的に接続している。また、第２の電極２１４ｂの形成と同時にドライエッチング（Ｓ１８０）によって、パッド電極２１４ａを形成する。
【００３３】
　次に図２（ｄ）に示すように、第２の電極２１４ｂとパッド電極２１４ａの上にＳｉＮからなる保護膜２１８を形成し、パッド電極２１４ａ上の保護膜２１８に開口部２１６を形成する。
【００３４】
　以上のような半導体装置の製造方法によれば、ＭＩＭキャパシタ２０１を、配線２０８ａ，２０８ｃとパッド電極２１４ａの形成工程（工程（ｃ）、工程（ｅ））において同時に形成できるため、ＭＩＭキャパシタ２０１形成にかかる工程を新たに追加する必要を少なくすることができる。また、容量絶縁膜２１０をＳｉＮにより形成することによって、Ｃｕ拡散防止膜を別途形成する必要がなく、工程が少なくて済む。さらに、通常ＭＩＭキャパシタの容量絶縁膜に用いられるＴａ2Ｏ5とは違って、ＳｉＮは耐湿性に優れているので、容量絶縁膜２１０は半導体装置の上層部の保護膜としての役目も果たす。また、一般に半導体装置の最表面には保護膜としてＳｉＮ膜を形成するので、容量絶縁膜をＳｉＮからなる膜とすることで従来の材料・装置をそのまま使用できて製造コストの増加を抑制できる。
【００３５】
　（実施の形態２）
　図３、図４、図６を参照しながら、本発明の半導体装置の実施の形態２について説明する。なお、本実施の形態は、層間絶縁膜２０４から下の部分が実施の形態１と実質的に同一であるので、その部分については説明を一部省略する。
【００３６】
　図３は、本実施の形態における半導体装置の模式的な断面図である。図４（ａ）〜図４（ｄ）は、本実施の形態における半導体装置の製造工程を模式的な断面で示した図である。また、図６は、本実施の形態の半導体装置の製造工程を示すフロー図である。
【００３７】
　図３に示すように、本実施形態の半導体装置は、半導体基板１０１と、その上に設けられた層間絶縁膜２０４と、一部が層間絶縁膜２０４中に埋め込まれ残りの部分が層間絶縁膜２０４上に設けられたＭＩＭキャパシタ２４１とを有している。また、層間絶縁膜２０４には銅からなる配線２０８ａ，２０８ｃおよび第１の電極２０８ｂが埋め込まれており、それらはヴィア２０３ａ，２０３ｃ，２０３ｂによって半導体基板１０１と導通している。ＭＩＭキャパシタ２４１は、層間絶縁膜２０４に埋め込まれた第１の電極２０８ｂと、第１の電極２０８ｂ上に設けられた容量絶縁膜２１０と、容量絶縁膜２１０上に設けられたアルミニウムからなる第２の電極２１４ｂとからなっている。第２の電極２１４ｂの上に設けられた接続線２２４ａによって、第２の電極２１４ｂは配線２０８ａと接続している。ここで、接続線２２４ａは容量絶縁膜２１０に設けられた接続孔２２２ａの部分で配線２０８ａと接続している。また、配線２０８ｃ上には接続線２２４ａと同じ金属層２２４からなるパッド電極２２４ｂが形成されている。さらにそれらの上には、保護膜２１８がパッド電極２２４ｂ上以外の全面に設けられている。パッド電極２２４ｂは保護膜２１８に設けられた開口部２２６により露出している。
【００３８】
　本実施形態の半導体装置も、配線２０８ａ，２０８ｃが形成される金属層においてＭＩＭキャパシタ２４１の第１の電極２０８ｂを形成することにより、大面積のＭＩＭキャパシタ２０１を少ない工程で形成することができる。
【００３９】
　次に本実施の形態の半導体装置の製造方法について図４（ａ）〜図４（ｄ）および図６を用いて説明する。
【００４０】
　図４（ａ）に示すように半導体基板１０１上に層間絶縁膜２０４を形成する（Ｓ２１０、工程（ａ））。そして形成された層間絶縁膜２０４に配線溝２０６ａ，２０６ｃと第１の電極用溝２０６ｂおよびヴィアホール２０５ａ，２０５ｃ，２０５ｂを形成する（Ｓ２２０、工程（ｂ））。
【００４１】
　次に図４（ｂ）に示すように、配線溝２０６ａ，２０６ｃと第１の電極用溝２０６ｂおよびヴィアホール２０５ａ，２０５ｃ，２０５ｂ内に電気メッキ法でＣｕ層２０８を埋め込むように堆積させた後（Ｓ２３０）、ＣＭＰ（Chemical Mechanical Polishing）法により研磨することで（Ｓ２４０）、層間絶縁膜２０４に埋め込まれた状態の配線２０８ａ，２０８ｃとＭＩＭキャパシタ２４１の下部電極である第１の電極２０８ｂとヴィア２０３ａ，２０３ｃ，２０３ｂとを形成する。Ｓ２３０とＳ２４０とが工程（ｃ）である。
【００４２】
　続いてＣＭＰ（Ｓ２４０）後に露出した層間絶縁膜２０４、配線２０８ａ，２０８ｃおよび第１の電極２０８ｂの表面に、ＭＩＭキャパシタ２４１の誘電体としての容量膜及びＣｕの拡散防止膜の双方の機能を有するＳｉＮからなる容量絶縁膜２１０をＣＶＤ法を用いて形成する（Ｓ２５０、工程（ｄ））。
【００４３】
　そして図４（ｃ）に示すように、容量絶縁膜２１０上にスパッタ法でアルミニウム金属層を形成する（Ｓ２６０）。そして容量絶縁膜２１０を介して第１の電極２０８ｂに対向するように上部電極である第２の電極２１４ｂをドライエッチングにより形成する（Ｓ２７０、工程（ｅ））。その上に、絶縁膜２２０を形成する（Ｓ２８０）。
【００４４】
　それから図４（ｄ）に示すように、絶縁膜２２０と容量絶縁膜２１０をドライエッチングして開口部（接続孔）２２２ａ、２２２ｂ、２２２ｃを形成する（Ｓ２９０）。そして電極２１４ｂと配線２０８ａとを電気的に接続させるためにアルミニウムからなる金属膜（接続用金属層）２２４を形成する（Ｓ３００）。さらに、この金属膜２２４をエッチングして接続線２２４ａとパッド電極２２４ｂとを形成する（Ｓ３１０）。パッド電極２２４ｂは開口部２２２ｃにおいて配線２０８ｃと電気的に接続している。その後、半導体基板上にＳｉＮからなる保護膜２１８を形成して、パッド電極２２４ｂ上に開口部２２６を設けてパッド電極２２４ｂを露出させる。
【００４５】
　以上のような半導体装置の製造方法によれば、ＭＩＭキャパシタ２４１を、配線２０８ａ，２０８ｃからパッド電極２２４ｂの形成工程（工程（ｃ）、工程（ｅ））までにおいて、配線２０８ａ，２０８ｃおよびパッド電極２２４ｂと同時に形成できるため、ＭＩＭキャパシタ２４１形成のために新たに追加する工程を少なくすることができる。また、容量絶縁膜２１０をＳｉＮにより形成することによって、Ｃｕ拡散防止膜を別途形成する必要がなく、工程が少なくて済む。さらに、通常ＭＩＭキャパシタの容量絶縁膜に用いられるＴａ2Ｏ5とは違って、ＳｉＮは耐湿性に優れているので、容量絶縁膜２１０は半導体装置の上層部の保護膜としての役目も果たす。また、一般に半導体装置の最表面には保護膜としてＳｉＮ膜を形成するので、容量絶縁膜をＳｉＮからなる膜とすることで従来の材料・装置をそのまま使用できて製造コストの増加を抑制できる。
【００４６】
　さらに、本実施形態の半導体装置は、容量絶縁膜２１０を形成して、他の工程を経ることなくそのままの状態ですぐに金属膜（第２の電極２１４ｂを構成する金属膜）をその上に形成するものなので、容量絶縁膜２１０がエッチングやリソグラフィプロセスに影響されることがない。つまり、第２の電極２１４ｂと配線２０８ａとの接続およびパッド電極２２４ｂと配線２０８ｃとの接続のために容量絶縁膜２１０に開口部２２２ａ，２２２ｃを形成するときは、容量絶縁膜２１０のうち第１の電極２０８ｂと第２の電極２１４ｂとに挟まれた部分はエッチングやリソグラフィプロセスの影響を受けない。従って、形成した容量絶縁膜２１０の厚みおよび膜特性がそのまま保持され、ＭＩＭキャパシタ２４１の容量や特性が設計値通りに形成される。また、ＭＩＭキャパシタ２４１の容量や特性のバラツキも小さく抑えることができる。
【００４７】
　なお、ステップＳ２６０において、容量絶縁膜２１０上に形成する金属層又は金属化合物層は、Ｔｉ、ＴｉＮ又はＴｉ／ＴｉＮであっても構わない。従って、第２の電極２１４ｂもＴｉ、ＴｉＮ又はＴｉ／ＴｉＮのいずれかからなる電極であっても構わない。
【００４８】
　以上の実施形態は例であって、本発明はこれらの例に限定されない。配線やＭＩＭキャパシタの電極を構成する金属は、Ｃｕやアルミニウム以外の金属、例えば銀や合金であっても構わない。層間絶縁膜や絶縁膜を構成する物質も酸化シリコンや、フッ素を含有する酸化シリコンなどどのようなものでも構わない。ＭＩＭキャパシタの構造もキャパシタとしての機能を果たすことができればどのようなものでも構わない。
【産業上の利用可能性】
【００４９】
　以上説明したように、本発明に係る半導体装置とその製造方法では、ＭＩＭキャパシタを少ない工程で製造することができ、ＭＩＭキャパシタを有する半導体装置（例えば、ＤＲＡＭやシステムＬＳＩなど）として有用である。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態１に係る半導体装置の断面図である。
【図２】（ａ）〜（ｄ）は、本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図３】本発明の実施の形態２に係る半導体装置の断面図である。
【図４】（ａ）〜（ｄ）は、本発明の実施の形態２に係る半導体装置の製造工程を示す断面図である。
【図５】本発明の実施形態１に係る半導体装置の製造フロー図である。
【図６】本発明の実施形態２に係る半導体装置の製造フロー図である。
【図７】従来の半導体装置の断面図である。
【符号の説明】
【００５１】
１０１　　　　　　半導体基板
２０１      　　　ＭＩＭキャパシタ
２０４　　　　　　層間絶縁膜
２０５ａ，ｂ，ｃ　ヴィアホール
２０６ａ　　　　　配線溝
２０６ｂ　　　　　第１の電極溝
２０６ｃ　　　　　パッド部溝
２０８ａ　　　　　配線
２０８ｂ　　　　　第１の電極
２０８ｃ　　　　　配線
２１０　　　　　　容量絶縁膜
２１２　　　　　　接続孔
２１４　　　　　　金属層
２１４ａ　　　　　パッド電極
２１４ｂ　　　　　第２の電極
２１６　　　　　　開口部
２１８　　　　　　保護膜
２２０　　　　　　絶縁膜
２２２ａ　　　　　開口部
２２２ｂ　　　　　開口部
２２２ｃ　　　　　開口部
２２４　　　　　　金属膜（接続用金属層）
２２４ａ　　　　　接続線
２２４ｂ　　　　　パッド電極
２４１　　　　　　ＭＩＭキャパシタ
【図１】
2004146814.tif 000003
【図２】
2004146814.tif 000004
【図３】
2004146814.tif 000005
【図４】
2004146814.tif 000006
【図５】
2004146814.tif 000007
【図６】
2004146814.tif 000008
【図７】
2004146814.tif 000009