(57)【要約】【課題】デジタル回路からアナログ回路へ、あるいはアナログ回路からデジタル回路へとノイズが伝搬するのを抑制しつつも、電源用あるいはグランド用のパッド数が少なくて済む半導体集積回路を提供することを目的とする。【解決手段】アナログ信号処理を行うアナログ回路と、デジタル信号処理を行うデジタル回路と、前記アナログ回路と前記デジタル回路とで共用される電源パッドと、前記デジタル回路への電力供給路上に配置されたインダクタと、外部から、前記電源パッドを経由して供給された電力を、前記アナログ回路には直接供給するとともに前記デジタル回路には前記インダクタを経由して供給する電源ラインとを備えた。【選択図】　　　　図２
2004146674.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号処理を行うアナログ回路と、
デジタル信号処理を行うデジタル回路と、
前記アナログ回路と前記デジタル回路とで共用される電源パッドと、
前記デジタル回路への電力供給路上に配置されたインダクタと、
外部から、前記電源パッドを経由して供給された電力を、前記アナログ回路には直接供給するとともに前記デジタル回路には前記インダクタを経由して供給する電源ラインとを備えたことを特徴とする半導体集積回路。
【請求項２】
アナログ信号処理を行うアナログ回路と、
デジタル信号処理を行うデジタル回路と、
前記アナログ回路と前記デジタル回路とで共用されるグランドパッドと、
前記デジタル回路から前記グランドパッドへの接地路上に配置されたインダクタと、
前記グランドパッドと前記アナログ回路とを直接接続するとともに前記グランドパッドと前記デジタル回路とを前記インダクタを経由して接続するグランドラインとを備えたことを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ信号処理を行うアナログ回路と、デジタル信号処理を行うデジタル回路とを備えた半導体集積回路に関する。
【０００２】
【従来の技術】
従来、同一チップ上にロジック回路（以下、デジタル系回路）とＡ／Ｄ変換器、Ｄ／Ａ変換器などのアナログ信号およびデジタル信号を扱うアナログ系回路を搭載する場合において、デジタル系回路の動作で発生するノイズがアナログ系回路に及ぼす影響（干渉）を防止するために、それぞれの回路で別々の電源系（電源電圧、グランド）を用いている。
【０００３】
さらに、上記アナログ系回路においても、それらを構成する、デジタル信号を扱うデジタル回路を上記デジタル系回路と共通の電源系とし、アナログ系回路のアナログ回路に及ぼす影響を防止することが行われている。
【０００４】
ところで、近年、デジタル系回路は消費電流低減、あるいはプロセスの微細化にともなうデバイス劣化防止のために低電源電圧化が進んでいる。これに対し、アナログ系回路はダイナミックレンジの確保等、性能確保のため電源電圧を下げることができず、アナログ系回路を構成するアナログ回路とデジタル回路は同一の電源電圧により駆動される。従って、デジタル系回路の電源系とアナログ系回路内のデジタル回路の電源系が共通化できなくなり、上記デジタル回路の電源系をデジタル系回路の電源系とは別に確保する必要が生じている。
【０００５】
上述したようにＡ／Ｄ変換器あるいはＤ／Ａ変換器等のアナログ系回路は、アナログ信号処理を行うアナログ回路と、デジタル信号処理を行うデジタル回路とを有し、デジタル回路は、アナログ回路を駆動している電源電圧と同電位の電源電圧で駆動される。
【０００６】
まず、このような同電位の電源電圧で駆動されるアナログ回路とデジタル回路を内蔵する半導体集積回路を設計する場合、半導体集積回路の電源ピンを、前述のアナログ回路とデジタル回路とで共用し、さらに、電源ピンからアナログ回路とデジタル回路に至る電力供給路も共用することを考える。なお、グランド側についても同様であるから、ここでは電源側を取り上げて説明する。
【０００７】
ここで、このような電力供給路を構成するにあたって問題となるのは、デジタル回路内で発生するノイズが、電力供給路を経由してアナログ回路に伝搬することである。このノイズは、デジタル回路内のクロックパルスなどのような瞬間的な電力変動に起因して、デジタル回路内で発生するものである。
【０００８】
このノイズの伝搬を抑制するためには、アナログ回路とデジタル回路とで共用する電源ピンからアナログ回路とデジタル回路に至る電力供給路を、アナログ回路用とデジタル回路用とに分岐する必要がある。しかし、その分岐点が回路側にあるとノイズが伝搬しやすく、従って電力供給路は電源ピンの近傍で分岐されることが好ましい。
【０００９】
ここで、半導体集積回路のピンと、半導体集積回路の基板上のパッドとの電気的な接続に使用されるボンディングワイヤの接続方法として、２本のボンディングワイヤを、同じボンディングスペースに接続するダブルボンディングという接続方法が従来から知られている（例えば、特許文献１参照。）。
【００１０】
そこで、電源ピン自体はアナログ回路とデジタル回路とで共用するものの、電力供給路については、上記のダブルボンディングの技術を使って、アナログ回路用電力供給路とデジタル回路用電力供給路とで独立した２つの電力供給路を備えることを考える。
【００１１】
図１は、アナログ回路用電力供給路とデジタル回路用電力供給路、およびアナログ回路用接地路とデジタル回路用接地路を備えた半導体集積回路を示す図である。
【００１２】
ここで、図１に示されている半導体集積回路１００は各種の信号が伝搬する信号通信路などを備えているが、この信号通信路などは、電力供給路と接地路に注目した以下の説明には関係がないので、図１では省略されている。
【００１３】
図１には、電源ピン１１１からデジタル回路１２０とアナログ回路１３０に至る電力供給路１１０と、グランドピン１４１からデジタル回路１２０とアナログ回路１３０に至る接地路１４０が示されている。
【００１４】
まず、電力供給路１１０について説明する。
【００１５】
この電力供給路１１０は、電源ピン１１１と、この電源ピン１１１にダブルボンディングされた２本のボンディングワイヤ１１２，１１３と、ボンディングワイヤ１１２と接続されたデジタル回路用電力供給路１１４と、ボンディングワイヤ１１３と接続されたアナログ回路用電力供給路１１５とで構成されている。また、デジタル回路用電力供給路１１４は、デジタル回路用電源パッド１１４ａとデジタル回路用電源ライン１１４ｂで構成され、アナログ回路用電力供給路１１５は、アナログ回路用電源パッド１１５ａとアナログ回路用電源ライン１１５ｂで構成されている。
【００１６】
図１に示されている電源ピン１１１に供給された電力Ｗは、この電源ピン１１１にダブルボンディングされる２本のボンディングワイヤ１１２，１１３を経由してデジタル回路用電源パッド１１４ａとアナログ回路用電源パッド１１５ａにそれぞれ供給される。デジタル回路用電源パッド１１４ａに供給された電力Ｗｄは、このデジタル回路用電源パッド１１４ａとデジタル回路用電源ライン１１４ｂを経由してデジタル回路１２０に供給される。また、アナログ回路用電源パッド１１５ａに供給された電力Ｗａは、このアナログ回路用電源パッド１１５ａとアナログ回路用電源ライン１１５ｂを経由してアナログ回路１３０に供給される。
【００１７】
また、電力供給路１１０の分岐点である電源ピン１１１は、この電源ピン１１１からアナログ回路１３０とデジタル回路１２０に至る電力供給路１１０上において、これらの両回路から最も遠い位置にある。この結果、電力供給路１１０においては、アナログ回路１３０からデジタル回路１２０に至るノイズの伝搬路が最も長くなっているので、デジタル回路１２０内で発生したノイズが電力供給路１１０を介してアナログ回路に伝搬することが抑制されている。
【００１８】
ここで、一般にボンディングワイヤはインダクタンスを有しており、このインダクタンスによって、ボンディングワイヤを経由するノイズの伝搬が抑制されることが従来から知られている。
【００１９】
従って、デジタル回路１２０内で発生したノイズは、上記のような電力供給路１１０の分岐によってノイズの伝搬が抑制されていることに加えて、さらに、２本のボンディングワイヤ１１２，１１３が有するインダクタンスによって、デジタル回路用電力供給路１１４から電源ピン１１１へ、この電源ピン１１１からアナログ回路用電力供給路１１５へとノイズが伝搬することが抑制されている。
【００２０】
また、デジタル回路用電源パッド１１４ａとアナログ回路用電源パッド１１５ａとの間には、所定のスペースである分離領域１１６が設けられている。
【００２１】
この分離領域１１６が果たす役割について以下に説明する。
【００２２】
上述したように電源ピン１１１から供給される電源電圧はボンディングワイヤ１１２、デジタル回路用電源パッド１１４ａ、デジタル回路用電源ライン１１４ｂを経由してデジタル回路１２０に供給される１つの電源系を形成すると共にデジタル回路用電源パッド１１４ａ近傍にあるＥＳＤ保護回路等にも供給される。同様に、電源ピン１１１から供給される電源電圧はボンディングワイヤ１１３、アナログ回路用電源パッド１１５ａ、アナログ回路用電源ライン１１５ｂを経由してアナログ回路１３０に供給される他の電源系を形成すると共に、アナログ回路用電源パッド１１５ａ近傍にあるＥＳＤ保護回路等にも供給される。このように、これら電源電圧は各電源パッド近傍の回路の電源電圧となり、また、基板またはウエル等のバイアス電圧となる。
【００２３】
ここで、通常は各ＥＳＤ保護回路等には同一の電源電圧が印加されているが、例えば、一方の電源ライン等で電源電圧に変動が生じた場合、半導体集積回路内において形成される基板、ウエル、拡散層等により構成される寄生サイリスタがオンし、ラッチアップを引き起こしてしまう可能性がある。このようなラッチアップ現象を防止するために、寄生サイリスタがオンしない程度に各素子間の距離をとることが必要となる。従って、図１に示すような分離領域１１６がこのラッチアップ現象を防止する役割を果たす。
【００２４】
次に、接地路１４０について説明する。
【００２５】
この接地路１４０は、グランドピン１４１と、このグランドピン１４１にダブルボンディングされた２本のボンディングワイヤ１４２，１４３と、ボンディングワイヤ１４３と接続したデジタル回路用接地路１４５と、ボンディングワイヤ１４２と接続されたアナログ回路用接地路１４４とで構成されている。また、デジタル回路用接地路１４５は、デジタル回路用グランドパッド１４５ａとデジタル回路用グランドライン１４５ｂで構成され、アナログ回路用接地路１４４は、アナログ回路用グランドパッド１４４ａとアナログ回路用グランドライン１４４ｂで構成されている。この接地路１４０によって、デジタル回路１２０とアナログ回路１３０はグランドピン１４１に接続されている。
【００２６】
ここで、前述の電力供給路１１０と同様に、接地路１４０においても、デジタル回路１２０内で発生したノイズがアナログ回路１３０へと伝搬することが抑制されている。
【００２７】
【特許文献１】
特開２０００−２０８５８２号公報（段落番号０００８−００１８，図１，図６）
【００２８】
【発明が解決しようとする課題】
ここで、図１に示されている半導体集積回路１００は、デジタル回路内で発生したノイズが、電力供給路を経由してアナログ回路に伝搬することを抑制するために、アナログ回路用電力供給路とデジタル回路用電力供給路とのそれぞれ独立した２つの電力供給路を備える。なお、グランド側についても同様であり、ここでは電源側を取り上げて説明する。
【００２９】
この結果、電力供給用のパッドとしては、デジタル回路用電源パッドとアナログ回路用電源パッドの最低２つのパッドが必要になる。
【００３０】
また、半導体集積回路の設計にあたって、デジタル回路用電源パッドとアナログ回路用電源パッドを互いに所定の間隔をもって配置することによって、ノイズの伝搬をさらに抑制しようとするならば、前述のようにデジタル回路用電源パッドとアナログ回路用電源パッドの間に分離領域が必要になる。
【００３１】
ここで、例えば、半導体集積回路の設計にあたって、前述の分離領域を１パッド分に相当するスペースに設定すると、この分離領域を１パッドとしてカウントするならば、この半導体集積回路では電力供給用に必要なパッド数は３つとなる。
【００３２】
このように、図１に示されている半導体集積回路１００では、電力供給用に必要なパッドの数が多く、そのパッドの数だけ、この半導体集積回路の基板は広い面積を必要とするという問題がある。
【００３３】
本発明は、上記事情に鑑み、デジタル回路内で発生したノイズがアナログ回路に伝搬することを抑制しつつも、電力供給用あるいは接地用のパッド数が少なくて済む半導体集積回路を提供することを目的とする。
【００３４】
【課題を解決するための手段】
上記目的を達成する本発明の第１の半導体集積回路は、アナログ信号処理を行うアナログ回路と、デジタル信号処理を行うデジタル回路と、前記アナログ回路と前記デジタル回路とで共用される電源パッドと、前記デジタル回路への電力供給路上に配置されたインダクタと、外部から、前記電源パッドを経由して供給された電力を、前記アナログ回路には直接供給するとともに前記デジタル回路には前記インダクタを経由して供給する電源ラインとを備えたことを特徴とする。
【００３５】
本発明の第１の半導体集積回路は電源パッドをアナログ回路とデジタル回路とで共用しているため、例えば図１に示された半導体集積回路１００では２つ、前述の分離領域を１パッドとしてカウントすると３つ必要であった電力供給用のパッドを、最低１つの電源パッドとすることが可能となる。
【００３６】
また、本発明の第１の半導体集積回路では、デジタル回路への電力供給路上にインダクタが配置されているため、デジタル回路内で発生したノイズが電力供給路を経由してアナログ回路へ伝搬することが抑制される。
【００３７】
また、上記目的を達成する本発明の第２の半導体集積回路は、アナログ信号処理を行うアナログ回路と、デジタル信号処理を行うデジタル回路と、前記アナログ回路と前記デジタル回路とで共用されるグランドパッドと、前記デジタル回路から前記グランドパッドへの接地路上に配置されたインダクタと、前記グランドパッドと前記アナログ回路とは直接接続するとともに前記グランドパッドと前記デジタル回路とは前記インダクタを経由して接続するグランドラインとを備えたことを特徴とする。
【００３８】
本発明の第２の半導体集積回路はグランドパッドをアナログ回路とデジタル回路とで共用しているため、例えば図１に示された半導体集積回路１００では２つ、前述の分離領域を１パッドとしてカウントすると３つ必要であった接地用のパッドが、本発明の第２の半導体集積回路では、最低１つのグランドパッドで済んでいる。
【００３９】
また、本発明の第２の半導体集積回路では、デジタル回路からグランドパッドへの接地路上にインダクタが配置されているため、デジタル回路内で発生したノイズが接地路を経由してアナログ回路へ伝搬することが抑制されている。
【００４０】
【発明の実施の形態】
以下、本発明の第１の半導体集積回路の実施形態について説明する。
【００４１】
図２は、本発明の第１の半導体集積回路の一実施形態を示す図である。
【００４２】
図２には半導体集積回路２００の電力供給路２１０と接地路２４０が示されている。
【００４３】
図２に示されている半導体集積回路２００の電力供給路２１０は、電源パッド２１３をデジタル回路２２０とアナログ回路２３０とで共用している。一方で、半導体集積回路２００における接地路２４０の回路構成は、図１に示された半導体集積回路１００における接地路１４０の回路構成と同一である。そこで、図２に示されている半導体集積回路２００については、図１に示された半導体集積回路１００との同一点である接地路２４０については説明を省略し、図１に示された半導体集積回路１００との相違点である電力供給路２１０について説明する。
【００４４】
ここで、図２に示されている半導体集積回路は各種の信号が伝搬する信号通信路などを備えているが、この信号通信路などは、本発明の説明には関係がないので、図２では省略されている。後述する図３から図４についても同様である。
【００４５】
図２に示されている電源ピン２１１に供給された電力Ｗは、ボンディングワイヤ２１２を経由して電源パッド２１３に供給される。電源パッド２１３に供給された電力Ｗは、この電源パッド２１３と電源ライン２１４を経由し、アナログ回路２３０には直接供給されるとともにデジタル回路２２０にはインダクタ２１５を経由して供給される。
【００４６】
このインダクタ２１５により、デジタル回路２２０内で発生したノイズが、電源ライン２１４を経由してアナログ回路２３０へ伝搬することが抑制される。
【００４７】
このように、インダクタ２１５を用いてノイズの伝搬を抑制しつつ、電源パッド２１３をデジタル回路２２０とアナログ回路２３０とで共用することにより、図１に示された半導体集積回路１００では２つ、前述の分離領域を１パッドとしてカウントすると３つ必要であった電力供給用のパッドが、図２に示されている半導体集積回路２００では１つの電源パッド２１３で済んでいる。
【００４８】
ここで、インダクタ２１５は半導体集積回路２００の基板２０１の配線層に設けられた渦巻き状の導体により構成されている。一般に半導体集積回路では、この配線層の上層部に空き領域が存在していることが多い。半導体集積回路２００の設計にあたっては、この空き領域を利用して、半導体集積回路２００の基板２０１の面積を広げることなくインダクタ２１５が設けられる。さらに、インダクタ２１５のインダクタンスは、このインダクタ２１５を構成している渦巻き状の導体の巻き数に応じた値になっている。従って、半導体集積回路２００の設計にあたっては、この導体の巻き数を適切な値にすることにより、インダクタ２１５のインダクタンスが、ノイズの伝搬を抑制するための最適な値に設定される。このインダクタの設置方法については、後述する図３から図４についても同様である。
【００４９】
次に、本発明の第２の半導体集積回路の実施形態について説明する。
【００５０】
図３は、本発明の第２の半導体集積回路の一実施形態を示す図である。
【００５１】
図３には半導体集積回路３００の電力供給路３１０と接地路３４０が示されている。
【００５２】
図３に示されている半導体集積回路３００の接地路３４０は、グランドパッド３４３をデジタル回路３２０とアナログ回路３３０とで共用している。一方で、半導体集積回路３００における電力供給路３１０の回路構成は、図１に示された半導体集積回路１００における電力供給路１１０の回路構成と同一である。そこで、図３に示されている半導体集積回路３００については、図１に示された半導体集積回路１００との同一点である電力供給路３１０については説明を省略し、図１に示された半導体集積回路１００との相違点である接地路３４０について説明する。
【００５３】
図３に示されているアナログ回路３３０は直接、デジタル回路３２０はインダクタ３４５を経由して、グランドライン３４４によってグランドパッド３４３に接続され、このグランドパッド３４３がボンディングワイヤ３４２によってグランドピン３４１に接続される。
【００５４】
前述のインダクタ３４５により、デジタル回路３２０内で発生したノイズが、グランドライン３４４を経由してアナログ回路３３０へ伝搬することが抑制される。
【００５５】
このように、インダクタ３４５を用いてノイズの伝搬を抑制しつつ、グランドパッド３４３をデジタル回路３２０とアナログ回路３３０とで共用することにより、図１に示された半導体集積回路１００では２つ、前述の分離領域を１パッドとしてカウントすると３つ必要であった接地用のパッドが、図３に示されている半導体集積回路３００では１つのグランドパッド３４３で済んでいる。
【００５６】
次に、本発明の第３の半導体集積回路の実施形態について説明する。
【００５７】
図４は、本発明の第３の半導体集積回路の一実施形態を示す図である。
【００５８】
図４に示されている半導体集積回路４００の電力供給路４１０は、電源パッド４１１をデジタル回路４２０とアナログ回路４３０とで共用し、半導体集積回路４００の接地路４４０は、グランドパッド４４１をデジタル回路４２０とアナログ回路４３０とで共用した回路である。この半導体集積回路４００における電力供給路４１０の回路構成は、図２に示された半導体集積回路２００における電力供給路２１０の回路構成と同一であり、さらに半導体集積回路４００における接地路４４０の回路構成は、図３に示された半導体集積回路３００における接地路３４０の回路構成と同一である。そこで、半導体集積回路４００については詳細な説明を省略し、半導体集積回路４００に設けられている電力供給用と接地用のパッドの数ついて説明する。
【００５９】
図４に示されている半導体集積回路４００では、電力供給路４１０上に配置されたインダクタ４１２と接地路４４０上に配置されたインダクタ４４２を用いてノイズの伝搬を抑制しつつ、電源パッド４１１をデジタル回路４２０とアナログ回路４３０とで共用し、グランドパッド４４１をデジタル回路４２０とアナログ回路４３０とで共用している。その結果、図１に示された半導体集積回路１００では電力供給用と接地路用とで合計して４つ、前述の分離領域を１パッドとしてカウントすれば６つ必要であったパッドが、図４に示されている半導体集積回路５００では、電力供給用と接地路用とで合計して２つで済んでいる。
【００６０】
【発明の効果】
以上説明したように、本発明の半導体集積回路によれば、デジタル回路内で発生したノイズがアナログ回路に伝搬することを抑制しつつも、電力供給用あるいは接地用のパッド数は少なくて済む。
【図面の簡単な説明】
【図１】アナログ回路用電力供給路とデジタル回路用電力供給路、およびアナログ回路用接地路とデジタル回路用接地路を備える半導体集積回路を示す図である。
【図２】本発明の第１の半導体集積回路の一実施形態を示す図である。
【図３】本発明の第２の半導体集積回路の一実施形態を示す図である。
【図４】本発明の第３の半導体集積回路の一実施形態を示す図である。
【符号の説明】
１００　　半導体集積回路
１０１　　基板
１１０　　電力供給路
１１１　　電源ピン
１１２，１１３　　ボンディングワイヤ
１１４　　デジタル回路用電力供給路
１１４ａ　　デジタル回路用電源パッド
１１４ｂ　　デジタル回路用電源ライン
１１５　　アナログ回路用電力供給路
１１５ａ　　アナログ回路用電源パッド
１１５ｂ　　アナログ回路用電源ライン
１１６，１４６　　分離領域
１２０　　デジタル回路
１３０　　アナログ回路
１４０　　接地路
１４１　　グランドピン
１４２，１４３　　ボンディングワイヤ
１４４　　アナログ回路用接地路
１４４ａ　　アナログ回路用グランドパッド
１４４ｂ　　アナログ回路用グランドライン
１４５　　デジタル回路用接地路
１４５ａ　　デジタル回路用グランドパッド
１４５ｂ　　デジタル回路用グランドライン
２００　　本発明の第１の半導体集積回路
２０１　　基板
２１０　　電力供給路
２１１　　電源ピン
２１２　　ボンディングワイヤ
２１３　　電源パッド
２１４　　電源ライン
２１５　　インダクタ
２２０　　デジタル回路
２３０　　アナログ回路
２４０　　接地路
３００　　本発明の第２の半導体集積回路
３１０　　電力供給路
３２０　　デジタル回路
３３０　　アナログ回路
３４０　　接地路
３４１　　グランドピン
３４２　　ボンディングワイヤ
３４３　　グランドパッド
３４４　　グランドライン
３４５　　インダクタ
４００　　本発明の第３の半導体集積回路
４１０　　電力供給路
４１１　　電源パッド
４１２，４４２　　インダクタ
４２０　　デジタル回路
４３０　　アナログ回路
４４０　　接地路
４４１　　グランドパッド
Ｗ，Ｗａ，Ｗｄ　　電力
【図１】
2004146674.tif 000003
【図２】
2004146674.tif 000004
【図３】
2004146674.tif 000005
【図４】
2004146674.tif 000006