(57)【要約】      （修正有）【課題】入力信号レベルの検出値にばらつきがあっても、利得調整の高速化および製造費用の低減化を実現できるようにした自動利得制御回路の提供。【解決手段】入力レベル検出回路４２は入力信号のレベルを検出し、その検出値に応じて、粗調整回路４３は、可変利得増幅回路４１の利得の粗調整のために予め設定されている粗調整信号を出力する。レベル検出回路４４は、可変利得増幅回路４１の出力信号のレベルを検出し、その検出値に応じて、微調整回路４５は、可変利得増幅回路４１の利得の微調整のために所定の微調整信号を出力する。加算回路４６は、その粗調整信号とその微調整信号との加算を行い、加算された加算調整信号を生成する。制御回路４７は、その加算調整信号とその粗調整信号とのレベル差を検出し、そのレベル差が所定値以上の場合に、粗調整回路４３に予め設定されている粗調整信号の値を、加算調整信号の値に更新させる。【選択図】  図１
2004254191.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅するとともに、利得が可変できる可変利得増幅手段と、
前記入力信号のレベルを検出する第１レベル検出手段と、
前記可変利得増幅手段の出力信号レベルを検出する第２レベル検出手段と、
前記第１レベル検出手段の検出値に応じて、前記可変利得増幅手段の利得の粗調整のために予め設定されている粗調整信号を出力する粗調整手段と、
前記第２レベル検出手段の検出値に応じて前記可変利得増幅手段の利得の微調整を行う微調整信号を出力する微調整手段と、
前記粗調整信号と前記微調整信号との加算を行い、その加算調整信号を前記可変利得増幅手段に供給する加算手段と、
前記加算調整信号と前記粗調整信号とのレベル差を検出し、そのレベル差が所定値以上の場合に、前記粗調整手段に予め設定されている粗調整信号の値を、前記加算調整信号の値に更新する更新手段と、
を備えたことを特徴とする自動利得制御回路。
【請求項２】
前記粗調整手段は、前記第１レベル検出手段の検出値に応じた前記粗調整信号の値を予め格納しておくメモリを有し、
前記更新手段は、更新時に前記メモリの内容を前記加算調整信号の値に更新するようにしたことを特徴とする請求項１に記載の自動利得制御回路。
【請求項３】
前記粗調整手段は、前記第１レベル検出手段の検出値に応じた前記粗調整信号の値を予め格納しておく不揮発性メモリと、粗調整時に前記不揮発性メモリの内容を記憶する書き換え可能なメモリとを有し、
前記更新手段は、更新時に前記書き換え可能なメモリの内容を前記加算調整信号の値に更新するようにしたことを特徴とする請求項１に記載の自動利得制御回路。
【請求項４】
入力信号を増幅するとともに、利得が可変できる可変利得増幅手段と、
前記可変利得増幅手段の出力信号に含まれる雑音成分を除去する雑音除去フィルタと、
前記入力信号のレベルを検出する第１レベル検出手段と、
前記可変利得増幅手段の出力信号レベルを検出する第２レベル検出手段と、
前記雑音除去フィルタの出力信号レベルを検出する第３レベル検出手段と、
前記第１レベル検出手段の検出値に応じて、前記可変利得増幅手段の利得の粗調整のために予め設定されている粗調整信号を出力する粗調整手段と、
前記第３レベル検出手段の検出値に応じて前記可変利得増幅手段の利得の微調整を行う微調整信号を出力する微調整手段と、
前記粗調整信号と前記微調整信号との加算を行い、その加算調整信号を前記可変利得増幅手段に供給する加算手段と、
前記加算調整信号と前記粗調整信号とのレベル差を検出するとともに、前記第２レベル検出手段の検出値と前記第３レベル検出手段の検出値とのレベル差を検出し、その両レベル差に基づいて所定の場合に、前記粗調整手段に予め設定されている前記粗調整信号の値を、前記加算調整信号の値に更新する更新手段と、
を備えたことを特徴とする自動利得制御回路。
【請求項５】
前記粗調整手段は、前記第１レベル検出手段の検出値に応じた前記粗調整信号の値を予め格納しておくメモリを有し、
前記更新手段は、更新時に前記メモリの内容を前記加算調整信号の値に更新するようにしたことを特徴とする請求項４に記載の自動利得制御回路。
【請求項６】
前記粗調整手段は、前記第１レベル検出手段の検出値に応じた前記粗調整信号の値を予め格納しておく不揮発性メモリと、粗調整時に前記不揮発性メモリの内容を記憶する書き換え可能な揮発性メモリとを有し、
前記更新手段は、更新時に前記揮発性メモリの内容を前記加算調整信号の値に更新するようにしたことを特徴とする請求項４に記載の自動利得制御回路。
【請求項７】
前記入力信号は、アンテナで受信した受信入力信号であることを特徴とする請求項１乃至請求項６のうちのいずれかに記載の自動利得制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線通信などに使用される各種の受信機で受信される受信信号などの利得を自動的に制御する自動利得制御回路に関するものである。
【０００２】
【従来の技術】
この種の従来の自動利得制御回路としては、デジタル通信における離散的なバースト波を受信して得られるバースト信号の利得を自動的に制御するものが知られている（例えば、特許文献１参照）。
また、従来の他の自動利得制御回路としては、図６に示すようなものが知られている。この自動利得制御回路１は受信機に適用したものであり、図６に示すようにアンテナ２、および復調回路３などを含んでいる。
【０００３】
自動利得制御回路１は、可変利得増幅回路１１、入力レベル検出回路１２、粗調整回路１３、レベル検出回路１４、微調整回路１５、および加算回路１６から構成される。
次に、このような構成からなる自動利得制御回路１の動作について、図６を参照して説明する。
【０００４】
入力レベル検出回路１２は、アンテナ２で受信して可変利得制御回路１１に入力される受信入力信号のレベルを検出し、この検出値を粗調整回路１３に出力する。粗調整回路１３は、可変利得増幅回路１１の利得の粗調整を行うために、その検出値に応じて予め設定されている粗調整信号を出力する。この粗調整信号は、加算回路１６を経て可変利得増幅回路１１に供給されて、可変利得増幅回路１１の利得の粗調整が行われる。
【０００５】
一方、レベル検出回路１４は、可変利得増幅回路１１の出力信号のレベルを検出し、この検出値を微調整回路１５に出力する。微調整回路１５は、可変利得増幅回路１１の利得の微調整を行うために、その検出値に応じて所定の微調整信号を出力する。
加算回路１６は、粗調整信号と微調整信号との加算を行って調整信号を生成し、この生成した調整信号を可変利得増幅回路１１に供給する。これにより、可変利得増幅回路１１に入力される受信入力信号の強度に大小にかかわらず、可変利得増幅回路１１の出力信号のレベルを一定にすることができる。
【０００６】
【特許文献１】
特開平５−９０８５４号公報（図１）
【０００７】
【発明が解決しようとする課題】
ところが、図６に示すような従来の可変利得制御回路では、入力レベル検出回路１２などについて、機器の間での同一特性のものを作ることが望ましいが、その特性にばらつきがある場合が考えられる。
この場合には、微調整回路１５による可変利得増幅回路１１の利得の微調整の幅が大きくなるので、利得が一定値になるまでに時間がかかり、利得調整の高速性が失われるという不都合が考えられる。
【０００８】
また、その入力レベル検出回路１２などの特性のばらつきを抑えるために、製造時に、入力レベル検出回路１２の検出値に応じた粗調整信号の値を粗調整回路１３に機器ごとに手動で設定することが考えられる。しかし、この場合には手間がかかり、製品の製造費用が嵩むという不都合がある。
そこで、本発明の目的は、入力信号レベルの検出値にばらつきがあっても、利得調整の高速化および製造費用の低減化を実現できるようにした自動利得制御回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のように構成した。
すなわち、第１の発明は、入力信号を増幅するとともに、利得が可変できる可変利得増幅手段と、前記入力信号のレベルを検出する第１レベル検出手段と、前記可変利得増幅手段の出力信号レベルを検出する第２レベル検出手段と、前記第１レベル検出手段の検出値に応じて、前記可変利得増幅手段の利得の粗調整のために予め設定されている粗調整信号を出力する粗調整手段と、前記第２レベル検出手段の検出値に応じて前記可変利得増幅手段の利得の微調整を行う微調整信号を出力する微調整手段と、前記粗調整信号と前記微調整信号との加算を行い、その加算調整信号を前記可変利得増幅手段に供給する加算手段と、前記加算調整信号と前記粗調整信号とのレベル差を検出し、そのレベル差が所定値以上の場合に、前記粗調整手段に予め設定されている粗調整信号の値を、前記加算調整信号の値に更新する更新手段と、を備えたことを特徴とするものである。
【００１０】
第２の発明は、第１の発明の自動利得制御回路において、前記粗調整手段は、前記第１レベル検出手段の検出値に応じた前記粗調整信号の値を予め格納しておくメモリを有し、前記更新手段は、更新時に前記メモリの内容を前記加算調整信号の値に更新するようにしたことを特徴とするものである。
第３の発明は、第１の発明の自動利得制御回路において、前記粗調整手段は、前記第１レベル検出手段の検出値に応じた前記粗調整信号の値を予め格納しておく不揮発性メモリと、粗調整時に前記不揮発性メモリの内容を記憶する書き換え可能なメモリとを有し、前記更新手段は、更新時に前記書き換え可能なメモリの内容を前記加算調整信号の値に更新するようにしたことを特徴とするものである。
【００１１】
第４の発明は、入力信号を増幅するとともに、利得が可変できる可変利得増幅手段と、前記可変利得増幅手段の出力信号に含まれる雑音成分を除去する雑音除去フィルタと、前記入力信号のレベルを検出する第１レベル検出手段と、前記可変利得増幅手段の出力信号レベルを検出する第２レベル検出手段と、前記雑音除去フィルタの出力信号レベルを検出する第３レベル検出手段と、前記第１レベル検出手段の検出値に応じて、前記可変利得増幅手段の利得の粗調整のために予め設定されている粗調整信号を出力する粗調整手段と、前記第３レベル検出手段の検出値に応じて前記可変利得増幅手段の利得の微調整を行う微調整信号を出力する微調整手段と、前記粗調整信号と前記微調整信号との加算を行い、その加算調整信号を前記可変利得増幅手段に供給する加算手段と、前記加算調整信号と前記粗調整信号とのレベル差を検出するとともに、前記第２レベル検出手段の検出値と前記第３レベル検出手段の検出値とのレベル差を検出し、その両レベル差に基づいて所定の場合に、前記粗調整手段に予め設定されている前記粗調整信号の値を、前記加算調整信号の値に更新する更新手段と、を備えたことを特徴とするものである。
【００１２】
第５の発明は、第４の発明の自動利得制御回路において、前記粗調整手段は、前記第１レベル検出手段の検出値に応じた前記粗調整信号の値を予め格納しておくメモリを有し、前記更新手段は、更新時に前記メモリの内容を前記加算調整信号の値に更新するようにしたことを特徴とするものである。
第６の発明は、第４の発明の自動利得制御回路において、前記粗調整手段は、前記第１レベル検出手段の検出値に応じた前記粗調整信号の値を予め格納しておく不揮発性メモリと、粗調整時に前記不揮発性メモリの内容を記憶する書き換え可能な揮発性メモリとを有し、前記更新手段は、更新時に前記揮発性メモリの内容を前記加算調整信号の値に更新するようにしたことを特徴とするものである。
【００１３】
第７の発明は、第１乃至第６のうちのいずれかの発明の自動利得制御回路において、前記入力信号は、アンテナで受信した受信入力信号であることを特徴とするものである。
このように第１の発明などによれば、入力レベル検出手段の検出値にばらつきがあっても、利得調整の高速化および製造費用の低減化を実現できる。
【００１４】
また、第４の発明などでは、フィルタを設け、フィルタの入力レベルと出力レベルとをそれぞれ検出し、その検出結果をも考慮して更新手段が更新処理を行うようにしたので、可変利得増幅手段の出力信号に雑音が含まれる場合にも、適切な更新処理が行える。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の自動利得制御回路の第１実施形態を受信機に適用したものであり、アンテナ２と復調回路３とを含んでいる。
第１実施形態に係る自動利得制御回路４は、図１に示すように、可変利得増幅回路４１と、入力レベル検出回路４２と、粗調整回路４３と、レベル検出回路４４と、微調整回路４５と、加算回路４６と、制御回路４７とを備えている。
【００１６】
可変利得増幅回路４１は、アンテナ２で受信した受信入力信号を増幅するとともに、その利得が後述のように調整（制御）できる回路である。可変利得増幅回路４１の出力信号は、復調回路３で復調されるようになっている。
入力レベル検出回路４２は、アンテナ２で受信して可変利得増幅回路４１に入力される受信入力信号のレベルを検出し、この検出値を粗調整回路４３に出力する回路である。
【００１７】
粗調整回路４３は、可変利得増幅回路４１の利得の粗調整を行うために、入力レベル検出回路４２の検出値に応じて予め設定されている粗調整信号（粗調整値）を出力する回路である。
この粗調整回路４３は、例えば、入力レベル検出回路４２の検出値に応じて予め設定されている粗調整値を初期値として予め記憶しておくＲＯＭ（リード・オンリ・メモリ）４３１と、粗調整時にそのＲＯＭ４３１の記憶内容を初期値として読み出して使用するとともに、後述のようにその初期値の更新が必要な場合には初期値の内容を更新する読み書き自在なＲＡＭ（ランダム・アクセス・メモリ）４３２とを備え、その内容の読み書きは後述のように制御回路４７により制御されるようになっている。
【００１８】
レベル検出回路４４は、可変利得増幅回路４１の出力信号のレベルを検出し、この検出値を微調整回路４５に出力する回路である。
微調整回路４５は、可変利得増幅回路４１の利得の微調整を行うために、レベル検出回路４４の検出値に応じて所定の微調整信号（粗調整値）を出力する回路である。
【００１９】
加算回路４６は、粗調整信号と微調整信号との加算を行って加算調整信号値（最終調整信号）を生成し、この生成した加算調整信号を可変利得増幅回路４１と制御回路４７とにそれぞれに供給する回路である。これにより、可変利得増幅回路４１の利得が制御されるようになっている。
制御回路４７は、粗調整回路４３から出力される粗調整信号と、加算回路４６から出力される加算調整信号とのレベル差を求め、そのレベル差が所定値以上の場合には、粗調整回路４３が出力する粗調整信号の値を加算調整信号の値に更新するようになっている。この具体的な更新制御処理については、後述する。
【００２０】
なお、制御回路４７は、例えばマイクロコンピュータなどからなり、各種のデータを一時的に記憶するメモリなどを含んでいる。
次に、このような構成からなる第１実施形態において、粗調整回路４３に予め設定されている粗調整値の更新処理の例について、図１および図２を参照して説明する。
【００２１】
入力レベル検出回路４２は、アンテナ２で受信して可変利得増幅回路４１に入力される受信入力信号のレベルを検出し（ステップＳ１）、この検出値が粗調整回路４３に供給される。
粗調整回路４３は、可変利得増幅回路４１の利得の粗調整を行うために、入力レベル検出回路４２の検出値に応じて予め設定されている粗調整値Ａを、加算回路４６および制御回路４７にそれぞれ出力する（ステップＳ２）。
【００２２】
ここで、その検出値に対応する粗調整値Ａは、例えば初期値としてＲＯＭ４３１に予め格納されているとともに、粗調整時にはその粗調整値ＡはＲＯＭ４３１から読み出されてＲＡＭ４３２に記憶されているものとする。従って、粗調整値Ａは、制御回路４７の制御によりＲＡＭ４３２から読み出される。
一方、レベル検出回路４４は、可変利得増幅回路４１の出力信号のレベルを検出し（ステップＳ３）、この検出値が微調整回路４５に供給される。微調整回路４５は、可変利得増幅回路４１の利得の微調整を行うために、レベル検出回路４４の検出値に応じて所定の微調整値Ｂを加算回路４６に出力する（ステップＳ４）。
【００２３】
加算回路４６は、粗調整値Ａと微調整値Ｂとの加算を行って加算調整値Ｃを生成し、この生成した加算調整値Ｃが可変利得増幅回路４１および制御回路４７にそれぞれ供給される（ステップＳ５）。これにより、可変利得増幅回路４１の利得が一定になるような調整が行われる。
ところで、入力レベル検出回路４２の特性は機器間でばらつきがあり、このばらつきが大きな場合には、ステップＳ４で得られる微調整値Ｂが大きくなり、調整が高速に行われないという不具合がある。
【００２４】
そこで、この第１実施形態では、制御回路４７が、ステップＳ２で得られた粗調整値ＡとステップＳ５で得られた加算調整値Ｃとの差（Ａ−Ｃ）を求め、この求めた差（Ａ−Ｃ）の絶対値が所定値α以上であるか否かを判定する（ステップＳ６）。
この判定の結果、その差（Ａ−Ｃ）の絶対値が所定値α以上の場合には、制御回路４７は、ＲＡＭ４３２の内容が初期値である粗調整値Ａから加算調整値Ｃに書き換わるように、ＲＡＭ４３２を制御する（ステップＳ７）。一方、その差（Ａ−Ｃ）の絶対値が所定値α以下の場合には、ＲＡＭ４３２の内容の書き換えは行わない。
【００２５】
このように、更新処理が必要な場合には、入力レベル検出回路４２の検出値が変わるたびに更新を行うと、可変利得増幅回路４１の入力信号のレベルに対応する粗調整値の更新処理を全て行うことができる。
このため、入力レベル検出回路４２の検出レベルが機器間でばらつきがあるような場合であっても、利得調整の高速化が図れるとともに、製造費用の低減化が図れる。
【００２６】
図３は、本発明の自動利得制御回路の第２実施形態を受信機に適用したものであり、アンテナ２と復調回路３とを含んでいる。
図１に示す第１実施形態は、可変利得増幅回路４１の出力信号のレベルをレベル検出回路４４で検出し、この検出値に応じて微調整回路４５が微調整値Ｂを出力するようにした。しかし、可変利得増幅回路４１の出力信号に雑音が含まれこの雑音の大きさなどが無視できない場合には、その微調整値Ｂは適切な値ではなく上記の更新処理は必ずしも適切ではない。
【００２７】
そこで、第２実施形態では、図３に示すように、その雑音を除去するフィルタ５１を設け、そのフィルタ５１の入力レベルと出力レベルとをレベル検出回路４４、５２でそれぞれ検出し、その検出結果をも考慮して上記の更新処理を行うようにしたものである。
このために、第２実施形態に係る自動利得制御回路５は、図３に示すように、可変利得増幅回路４１と、入力レベル検出回路４２と、粗調整回路４３と、レベル検出回路４４と、フィルタ５１と、レベル検出回路５２と、微調整回路５３と、加算回路５４と、制御回路５５とを備えるようにした。
【００２８】
なお、この第２実施形態中の構成要素のうち、図１に示す第１実施形態の構成要素とその構成が同一のものは、同一符号を付してその構成の詳細な説明は省略する。
フィルタ５１は、可変利得増幅回路４１の出力信号に含まれる帯域雑音成分を除去するものであり、例えばデジタルフィルタなどから構成される。レベル検出回路５２は、フィルタ５１の出力信号のレベルを検出し、この検出値を微調整回路５３に出力する回路である。
【００２９】
微調整回路５３は、可変利得増幅回路４１の利得の微調整を行うために、レベル検出回路５２の検出値に応じて所定の微調整値Ｂ１を出力する回路である。加算回路５４は、粗調整回路４３からの粗調整値Ａ１と微調整回路５３からの微調整値Ｂ１との加算を行って加算調整値Ｃ１を生成し、この生成した加算調整値Ｃ１を可変利得増幅回路４１および制御回路５５にそれぞれ供給する回路である。これにより、可変利得増幅回路４１の利得が制御されるようになっている。
【００３０】
制御回路５７は、粗調整回路４３から出力される粗調整値Ａ１と加算回路５４から出力される加算調整値Ｃ１との差を求めるとともに、レベル検出回路４４の検出値とレベル検出回路５２の検出値との差を求め、その２つの差に基づいて、粗調整回路４３が出力する粗調整値Ａ１を、加算調整値Ｃ１に更新処理する必要があるか否を判断し、その必要がある場合に更新処理を行うようになっている。この具体的な更新制御処理については、後述する。
【００３１】
次に、このような構成からなる第２実施形態において、粗調整回路４３に予め設定されている粗調整値の更新処理の例について、図３および図４を参照して説明する。
入力レベル検出回路４２は、アンテナ２で受信して可変利得増幅回路４１に入力される受信入力信号のレベルを検出し（ステップＳ１１）、この検出値が粗調整回路４３に供給される。粗調整回路４３は、可変利得増幅回路４１の利得の粗調整を行うために、入力レベル検出回路４２の検出値に応じて予め設定されている粗調整値Ａ１を、加算回路５４および制御回路５５にそれぞれ出力する（ステップＳ１２）。
【００３２】
ここで、その検出値に対応する粗調整値Ａ１は、例えば初期値としてＲＯＭ４３１に予め格納されているとともに、粗調整時にはその粗調整値Ａ１はＲＯＭ４３１から読み出されてＲＡＭ４３２に記憶されているものとする。従って、粗調整値Ａ１は、制御回路５５の制御によりＲＡＭ４３２から読み出される。
一方、レベル検出回路４４は、可変利得増幅回路４１の出力信号（フィルタ５１の入力信号）のレベルを検出し、この検出値Ｄ１が制御回路５５に供給される（ステップＳ１３）。また、レベル検出回路５２は、フィルタ５１の出力信号のレベルを検出し、この検出値Ｄ２は微調整回路５３と制御回路５５にそれぞれ供給される（ステップＳ１４）。
【００３３】
微調整回路５３は、可変利得増幅回路４１の利得の微調整を行うために、レベル検出回路５２の検出値Ｄ２に応じて所定の微調整値Ｂ１を出力する（ステップＳ１５）。
加算回路５４は、粗調整回路４３からの粗調整値Ａ１と微調整回路５３からの微調整値Ｂ１との加算を行って加算調整値Ｃ１を生成し、この生成した加算調整値Ｃ１が、可変利得増幅回路４１および制御回路５５にそれぞれ供給される（ステップＳ１６）。これにより、可変利得増幅回路４１の利得が一定になるような調整が行われる。
【００３４】
ところで、入力レベル検出回路４２の検出レベルには機器間でばらつきがあり、このばらつきが大きな場合には、ステップＳ１５で得られる微調整値Ｂ１が大きくなり、可変利得増幅回路４１の利得調整が高速に行われないという不具合がある。
その一方、可変利得増幅回路４１の出力信号に雑音が含まれこの雑音の大きさなどが無視できない場合には、微調整回路５２から出力される微調整値Ｂ１は適切な値ではなく、後述の更新処理は必ずしも適切ではない。
【００３５】
そこで、この第２実施形態では、制御回路５５が、ステップＳ１３で得られたレベル検出回路４４の検出値Ｄ１とステップＳ１４で得られたレベル検出回路５２の検出値Ｄ２との差（Ｄ１−Ｄ２）を求め、その差（Ｄ１−Ｄ２）が所定値β以上か否かの判定を行う（ステップＳ１７）。
この判定の結果、その差（Ｄ１−Ｄ２）が所定値β以上の場合には、可変利得増幅回路４１の出力信号に含まれる雑音成分が大きいと考えられるので、その処理を終了する。一方、その差（Ｄ１−Ｄ２）が所定値β以下の場合には、可変利得増幅回路４１の出力信号に含まれる雑音成分が小さいと考えられ、後述の更新処理が可能であるので、次のステップＳ１８に進む。
【００３６】
ステップＳ１８では、制御回路５５が、ステップＳ１２で得られた粗調整値Ａ１とステップＳ１６で得られた加算調整値Ｃ１との差（Ａ１−Ｃ１）を求め、この差（Ａ１−Ｃ１）の絶対値が所定値α以上であるか否かを判定する。
この判定の結果、その差（Ａ１−Ｃ１）の絶対値が所定値α以上の場合には、制御回路５５は、ＲＡＭ４３２の内容が初期値である粗調整値Ａ１から加算調整値Ｃ１に書き換わるように、ＲＡＭ４３２を制御する（ステップＳ１９）。一方、その差（Ａ１−Ｃ１）の絶対値が所定値α以下の場合には、ＲＡＭ４３２の内容の書き換えは行わない。
【００３７】
このように、更新処理が必要な場合には、入力レベル検出回路４２の検出値が変わるたびに更新を行うと、可変利得増幅回路４１の入力信号のレベルに対応する粗調整値の更新処理を全て行うことができる。
このため、第２実施形態では、入力レベル検出回路４２の検出レベルのばらつきが機器間であるような場合であっても、可変利得増幅回路４１の利得調整の高速化が図れるとともに、製造費用の低減化が図れる。
【００３８】
また、この第２実施形態では、フィルタ５１を設け、フィルタ５１の入力レベルと出力レベルとをレベル検出回路４４、５２でそれぞれ検出し、その検出結果をも考慮して上記の更新処理を行うようにしたので、可変利得増幅回路４１の出力信号に雑音が含まれる場合にも、適切な更新処理が行える。
図５は、本発明の自動利得制御回路の第３実施形態を受信機に適用したものであり、アンテナ２と復調回路３とを含んでいる。
【００３９】
この第３実施形態に係る自動利得制御回路６は、図１に示す第１実施形態の粗調整回路４３および制御回路４７を、図５に示すように、不揮発性メモリ６３１からなる粗調整回路６３および制御回路６７にそれぞれ置き換え、後述のように粗調整回路６３の粗調整値の設定を行うようにしたものである。
このために、第３実施形態に係る自動利得制御回路６は、図５に示すように、可変利得増幅回路４１と、入力レベル検出回路４２と、粗調整回路６３と、レベル検出回路４４と、微調整回路４５と、加算回路４６と、制御回路６７とを備えている。
【００４０】
なお、この第３実施形態中の構成要素のうち、粗調整回路６３と制御回路６７を除く部分は、図１に示す第１実施形態の構成要素とその構成が同一であるので同一符号を付してその詳細な説明は省略する。
次に、このような構成からなる第３実施形態の粗調整回路６３における粗調整値の設定について説明する。
【００４１】
この第３実施形態では、製造検査または調整時に、アンテナ２からの入力信号の強度を可変させながら、レベル検出回路４４で可変利得増幅回路４１の出力信号のレベルを検出し、その検出値のみに基づいて微調整回路４５により調整値Ｂ２を出力させる。そして、その調整値Ｂ２を加算回路４６を介して可変利得増幅回路４１に供給することにより利得調整を行い、その時の調整値Ｂ２を粗調整回路６３の粗調整値として、制御回路６７が不揮発性メモリ６３１に記憶させるようにした。
【００４２】
これにより、第３実施形態によれば、機器間の個体差に合わせて、粗調整回路６３の粗調整値を予め設定することができる。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、入力レベル検出手段の検出値にばらつきがあっても、利得調整の高速化および製造費用の低減化を実現できる。
また、本発明では、フィルタを設け、フィルタの入力レベルと出力レベルとをそれぞれ検出し、その検出結果をも考慮して更新手段が更新処理を行うようにしたので、可変利得増幅手段の出力信号に雑音が含まれる場合にも、適切な更新処理が行える。
【図面の簡単な説明】
【図１】本発明の第１実施形態を受信機に適用した場合の構成を示すブロック図である。
【図２】第１実施形態において、粗調整回路の粗調整値の更新処理を説明するフローチャートである。
【図３】本発明の第２実施形態を受信機に適用した場合の構成を示すブロック図である。
【図４】第２実施形態において、粗調整回路の粗調整値の更新処理を説明するフローチャートである。
【図５】本発明の第３実施形態を受信機に適用した場合の構成を示すブロック図である。
【図６】従来装置の構成を示すブロック図である。
【符号の説明】
４、５、６は自動利得制御回路、４１は可変利得増幅回路、４２は入力レベル検出回路、４３、５３は粗調整回路、４４、５２はレベル検出回路、４５、５３は微調整回路、４６、５４は加算回路、４７、５５は制御回路、４３１はＲＯＭ、４３２はＲＡＭである。
【図１】
2004254191.tif 000003
【図２】
2004254191.tif 000004
【図３】
2004254191.tif 000005
【図４】
2004254191.tif 000006
【図５】
2004254191.tif 000007
【図６】
2004254191.tif 000008