(57)【要約】【課題】ベクトル情報をリアルタイムで抽出する画像処理を、比較的大きいサイズに対して低コストで高速に処理できる画像処理装置を提供する。【解決手段】ラスタ走査状態で順次に入力される各画素の画像データについて、設定条件に適合するか否かを１ビットデータとして２次元レジスタ３２に保持し、条件判別回路３１の判別結果が２次元レジスタ３２の中心に位置する画素と同一となる画素の前記中心の画素に対するベクトル情報を特定する画像処理装置において、前記２次元レジスタ３２の中心を囲む設定閉曲線に沿って存在する各画素の前記出力データによって形成されるアドレス入力値に対応するベクトル情報を出力するデータテーブルが備えられている。【選択図】　　　　図１
2004118278.tif 000002
【特許請求の範囲】
【請求項１】
ラスタ走査状態で順次に入力される各画素の画像データについて、設定条件に適合するか否かを１ビットデータとして順次出力する条件判別回路と、
その条件判別回路の出力データを設定行数及び設定列数分の画素について一時的に保持する２次元レジスタと、
前記条件判別回路の出力データを、前記各画素の画像データの入力に伴って、１画素ずつラスタ走査状態でシフトさせる状態で前記２次元レジスタに保持させるデータ送出制御回路と、
前記２次元レジスタの保持データに基づいて、前記条件判別回路の判別結果が前記２次元レジスタの中心に位置する画素と同一となる画素の、前記中心の画素に対するベクトル情報を特定するベクトル情報特定回路とが設けられた画像処理装置であって、
前記ベクトル情報特定回路は、
前記２次元レジスタの中心を囲む設定閉曲線に沿って存在する各画素の前記出力データによって形成されるアドレス入力値に対応するベクトル情報を出力するデータテーブルを備えて構成されている画像処理装置。
【請求項２】
前記ベクトル情報特定回路は、前記データテーブルとして、前記２次元レジスタの中心を囲む設定閉曲線に沿って存在する各画素によって形成される複数のグループ別に、そのグループに属する画素の前記出力データによって形成されるアドレス入力値に対応する予備ベクトル情報を出力する副データテーブルと、
前記グループ毎の前記予備ベクトル情報によって形成されるアドレス入力値に対応するベクトル情報を出力する主データテーブルとを備えて構成されている請求項１記載の画像処理装置。
【請求項３】
前記ベクトル情報特定回路は、
１つのグループ内において、前記設定閉曲線に沿って連続する複数画素を１つの画素群にまとめて、それらの画素群に属する画素のうちのいずれかの前記判別結果が前記中心の画素の前記判別結果と一致するか否かを出力する出力ライン数圧縮用の論理回路が備えられ、
前記出力ライン数圧縮用の論理回路の出力によって前記副データテーブルに入力するアドレス値を形成するように構成されている請求項２記載の画像処理装置。
【請求項４】
前記ベクトル情報特定回路は、
前記画素群の端部に位置する画素が隣接する他のグループの画素群に重複して属し、且つ、異なるグループに属する画素群が前記設定閉曲線に沿って交互に配置されるように構成されている請求項３記載の画像処理装置。
【請求項５】
前記ベクトル情報特定回路は、
前記設定閉曲線が、一辺の画素数が全て４×ｎ＋１（ｎは、１以上の整数）の四角形をなすように構成され、
前記グループ数が２個であると共に、３個の画素にて構成される前記画素群の両端の１画素が他方のグループの画素群に重複して属するように構成されている請求項４記載の画像処理装置。
【請求項６】
前記ベクトル情報特定回路は、
前記設定閉曲線が互いに離間した状態で複数存在するように、前記副データテーブルに前記アドレス値を入力する画素が選択されている請求項２〜５のいずれか１項に記載の画像処理装置。
【請求項７】
前記ベクトル情報特定回路は、
同一のグループに属する画素が、複数の前記設定閉曲線に跨って存在するように構成されている請求項６記載の画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ラスタ走査状態で順次に入力される各画素の画像データについて、設定条件に適合するか否かを１ビットデータとして順次出力する条件判別回路と、その条件判別回路の出力データを設定行数及び設定列数分の画素について一時的に保持する２次元レジスタと、前記条件判別回路の出力データを、前記各画素の画像データの入力に伴って、１画素ずつラスタ走査状態でシフトさせる状態で前記２次元レジスタに保持させるデータ送出制御回路と、前記２次元レジスタの保持データに基づいて、前記条件判別回路の判別結果が前記２次元レジスタの中心に位置する画素と同一となる画素の、前記中心の画素に対するベクトル情報を特定するベクトル情報特定回路とが設けられた画像処理装置に関する。
【０００２】
【従来の技術】
画像における設定領域（一般に矩形領域）の画素の画像データを抜き出して、その領域の一定条件に適合する画素の並びの方向性を示すベクトル情報を抽出する処理を施すことが必要なとき、例えば特許文献１に記載されているような汎用のＣＰＵを用いたプログラム処理やあるいはＤＳＰを用いたプログラム処理が従来から一般的に行われている。
又、予め記憶されているベクトルパターン（画素並びのパターン）と入力画像データをリアルタイムで比較してベクトル情報をハードウェアにて抽出する画像処理回路も考えられている。
【０００３】
【特許文献１】
特開２０００−４６６９１号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来構成では、例えば、汎用のＣＰＵやＤＳＰによって実行させようとすると、ラスタ走査状態で高速に入力される各画素の画像データを高速でリアルタイムに処理するのは困難である。
具体的な数値で説明すると、処理対象の領域のサイズを１３画素×１３画素と想定し、ＤＳＰ等からのメモリアクセスの周波数を１３３ＭＨｚとすると、１３画素×１３画素のエリアに対する処理の繰返し周波数は、１３３ＭＨｚ／（１３×１３）＝０．７８７ＭＨｚとなる。
これは、各画素の画像データの入力周波数を０．７８７ＭＨｚよりも小さくする必要があることを意味しており、画像データの入力周波数が数十ＭＨｚ程度となるような用途には適用できないことになる。
また、前記ベクトルパターンとのパターンマッチングによりハードウェア処理する従来構成では、処理自体は高速化できるものの実用的に適用可能なサイズが５画素×５画素の程度までであり、これ以上のサイズでは回路構成が極端に複雑化して装置コストが極端に上昇してしまう不都合がある。
本発明は、かかる実情に鑑みてなされたものであって、その目的は、ベクトル情報をリアルタイムで抽出する画像処理を、比較的大きいサイズに対して低コストで高速に処理できる画像処理装置を提供する点にある。
【０００５】
【課題を解決するための手段】
上記請求項１記載の構成を備えることにより、ラスタ走査状態で順次に入力される各画素の画像データについて、設定条件に適合するか否かを１ビットデータとして順次出力する条件判別回路と、その条件判別回路の出力データを設定行数及び設定列数分の画素について一時的に保持する２次元レジスタと、前記条件判別回路の出力データを、前記各画素の画像データの入力に伴って、１画素ずつラスタ走査状態でシフトさせる状態で前記２次元レジスタに保持させるデータ送出制御回路と、前記２次元レジスタの保持データに基づいて、前記条件判別回路の判別結果が前記２次元レジスタの中心に位置する画素と同一となる画素の、前記中心の画素に対するベクトル情報を特定するベクトル情報特定回路とが設けられた画像処理装置において、前記ベクトル情報特定回路は、前記２次元レジスタの中心を囲む設定閉曲線に沿って存在する各画素の前記出力データによって形成されるアドレス入力値に対応するベクトル情報を出力するデータテーブルを備えて構成されている。
【０００６】
すなわち、各画素について１ビットのデータとして２次元レジスタ上に展開して、２次元レジスタの中心に位置する画素と判別結果が同値となる画素のベクトル情報を抽出するのであるが、このベクトル情報の抽出にデータテーブルを利用しているのである。
データテーブルは、アドレス入力に対応して記憶しているベクトル情報を高速に出力することができるため、ベクトル情報をリアルタイムで抽出する画像処理を、比較的大きいサイズに対して低コストで高速に処理できる画像処理装置を提供できるに至った。
【０００７】
又、上記請求項２記載の構成を備えることにより、前記ベクトル情報特定回路は、前記データテーブルとして、前記２次元レジスタの中心を囲む設定閉曲線に沿って存在する各画素によって形成される複数のグループ別に、そのグループに属する画素の前記出力データによって形成されるアドレス入力値に対応する予備ベクトル情報を出力する副データテーブルと、前記グループ毎の前記予備ベクトル情報によって形成されるアドレス入力値に対応するベクトル情報を出力する主データテーブルとを備えて構成されている。
【０００８】
すなわち、前記設定閉曲線に沿って存在する画素の並びを単純にデータテーブルのアドレス入力としたのでは、前記設定閉曲線の長さがある程度長くなると、データテーブルのアドレス入力のビット数が大きくなり、データテーブルの記憶容量が膨大となってしまう。
そこで、前記設定閉曲線にそって存在する画素を複数のグループに分けて、副データテーブルにてグループ別に予備ベクトル情報を求めて、更に、その予備ベクトル情報をアドレス入力とする主データテーブルにて精度の良いベクトル情報を抽出するのである。
もって、ベクトル情報をリアルタイムで抽出する画像処理を、比較的大きいサイズに対して一層低コストで高速に処理できる画像処理装置を提供できるに至った。
【０００９】
又、上記請求項３記載の構成を備えることにより、前記ベクトル情報特定回路は、１つのグループ内において、前記設定閉曲線に沿って連続する複数画素を１つの画素群にまとめて、それらの画素群に属する画素のうちのいずれかの前記判別結果が前記中心の画素の前記判別結果と一致するか否かを出力する出力ライン数圧縮用の論理回路が備えられ、前記出力ライン数圧縮用の論理回路の出力によって前記副データテーブルに入力するアドレス値を形成するように構成されている。
すなわち、前記設定閉曲線に沿って連続する複数画素についての前記判別結果を１つの出力にまとめることで、前記副データテーブルのアドレス入力のビット数を少なくすることができ、前記副データテーブルの記憶容量を減少させることができる。
【００１０】
又、上記請求項４記載の構成を備えることにより、前記ベクトル情報特定回路は、前記画素群の端部に位置する画素が隣接する他のグループの画素群に重複して属し、且つ、異なるグループに属する画素群が前記設定閉曲線に沿って交互に配置されるように構成されている。
すなわち、単に前記設定閉曲線に沿って連続する複数画素についての前記判別結果を１つの出力にまとめるだけでは、ベクトル情報の分解能が低下してしまうことになる。
そこで、前記画素群の端部に位置する画素が隣接する他のグループの画素群に重複して属し、且つ、異なるグループに属する画素群が前記設定閉曲線に沿って交互に配置されるようにすることで、前記設定閉曲線に沿って存在する画素を、前記画素群の端部の画素を共有する形で交互にグループ分けすることになる。
【００１１】
これによって、２つのグループの画素群に属する画素については、その画素についての前記判別結果が２つのグループの画素群の出力に含まれることになり、夫々のグループについての副データテーブルの出力を主データテーブル上で突き合わせることによって、２つのグループの画素群に属する画素についての判別結果が前記中心の画素の判別結果と同一であることを特定できる可能性が高くなる。
これによって、連続する複数の画素を画素群にまとめてもベクトル情報の分解能を向上できることになる。
【００１２】
又、上記請求項５記載の構成を備えることにより、前記ベクトル情報特定回路は、前記設定閉曲線が、一辺の画素数が全て４×ｎ＋１（ｎは、１以上の整数）の四角形をなすように構成され、前記グループ数が２個であると共に、３個の画素にて構成される前記画素群の両端の１画素が他方のグループの画素群に重複して属するように構成されている。
従って、前記設定閉曲線に沿って、単一のグループに属する画素と２つのグループに属する画素とが交互に存在することになり、１つの画素群に属する３の画素の両端の画素については、その画素についての情報が隣接する他のグループの画素群の情報に含まれ、中央の画素については、その画素の情報が両側に隣接するいずれの画素群にも反映されないという形での特定が可能とり、主データテーブルの出力として得られるベクトル情報の分解能を可及的に向上できる。
【００１３】
更に、前記設定閉曲線の設定とグループ分けとを上記のように行ったとき、同じグループの画素の出現パターンが、一方のグループと他方のグループで左右対称のパターンになる。
これは、２つグループについて同一の副データテーブルを使用できることを意味しており、一方のグループについて前記副データテーブルを作製すれば、その副データテーブルをそのまま複製して他方のグループの副データテーブルとして用いることや、あるいは、一方のグループについて作製した単一の前記副データテーブルを時分割によって両方のグループで使用することが可能となり、前記副データテーブルの作製に要する作業負担を極めて軽減することができる。
【００１４】
又、上記請求項６記載の構成を備えることにより、前記ベクトル情報特定回路は、前記設定閉曲線が互いに離間した状態で複数存在するように、前記副データテーブルに前記アドレス値を入力する画素が選択されている。
このように前記設定閉曲線を設定することによって、前記２次元レジスタの範囲内で、前記判定結果が同値となる画素が不連続となったり、あるいは、前記判定結果が同値となる画素並びが屈曲したような場合でも、精度良く前記ベクトル情報を抽出することができる。
【００１５】
又、上記請求項７記載の構成を備えることにより、前記ベクトル情報特定回路は、同一のグループに属する画素が、複数の前記設定閉曲線に跨って存在するように構成されている。
このようにグループ分けをすることで、前記設定閉曲線が複数存在する場合でも、各グループを均等な規模に構成することが可能となり、回路構成を簡素化することができる。
【００１６】
【発明の実施の形態】
以下、本発明の画像処理装置を備えた写真プリント装置の実施の形態を図面に基づいて説明する。
本実施の形態で例示する写真プリント装置ＤＰは、図１０に外観を示すように、いわゆるデジタルミニラボ機として知られているものであり、図９のブロック図に示すように、現像処理済みの写真フィルムやメモリーカード，ＭＯあるいはＣＤ−Ｒ等から写真プリントを作製するための画像データを取り込んで露光用画像データを生成する画像入力装置ＩＲと、画像入力装置ＩＲにて生成した露光用画像データを印画紙１に露光処理する露光・現像装置ＥＰとから構成されている。
【００１７】
〔画像入力装置ＩＲの概略構成〕
画像入力装置ＩＲには、図９に概略的に示すように、写真フィルムの駒画像を読み取るフィルムスキャナ２と、メモリーリーダ，ＭＯドライブ及びＣＤ−Ｒドライブ等を備えた外部入出力装置４と、フィルムスキャナ２の制御のほか写真プリント装置ＤＰ全体の管理を実行する主制御装置６とが備えられ、更に、主制御装置６には、仕上がりプリント画像をシミュレートしたシミュレート画像や各種の情報を表示出力するモニタ６ａと、露光条件の手動設定等や制御情報の入力操作をするための操作卓６ｂとが接続されている。
【００１８】
〔主制御装置６の構成〕
主制御装置６には、図９に概略的に示すように、フィルムスキャナ２から入力された画像データに基づいて作製したときのプリント画像を予測する演算処理を実行するシミュレート演算部１０と、フィルムスキャナ２から入力された画像データに基づいて、露光・現像装置ＥＰを露光作動させるための露光用画像データを生成する画像処理装置１１と、これらの動作を管理するコントローラ１２とが備えられている。
コントローラ１２は、フィルムスキャナ２及び後述の露光制御装置２１と共にネットワーク接続されて、相互に種々の管理情報の授受を行っている。
【００１９】
〔画像処理装置１１の構成〕
画像処理装置１１は、上述のように前記露光用画像データを生成するのであるが、その画像処理の一部として、フィルムスキャナ２にて写真フィルムの駒画像を読み取る際に、写真フィルムにキズが付いているかあるいは塵埃が付着している等により撮影された本来が画像の一部が欠落したときの補正処理（以下、この補正処理を「キズ消し処理」と称する）を行う機能を有している。
このキズ消し処理のために、フィルムスキャナ２は、赤色，緑色及び青色の読み取り画像データの他に、写真フィルムの赤外線透過画像データを出力している。写真フィルムに赤外線を照射すると、その赤外線は各感色層はそのまま透過するが、前記キズあるいは塵埃等が存在する部分ではそれらによって散乱されて赤外線透過光量が減少する。写真フィルムにおける透過光量の減少は、写真フィルム上の画像濃度の増大に対応するので、前記キズ等による赤外線透過光量の減少によって、赤外線透過画像データではキズ等が存在する部分の濃度が周囲の正常な部分よりも大きくなり、赤外線透過画像データに基づいてキズあるいは塵埃等の存否を確認できるのである。
【００２０】
画像処理装置１１では、キズあるいは塵埃等の存在箇所である画素（以下、この画素を「特徴画素」と称する）の近くの画素からキズあるいは塵埃等の存在しない画素（以下、この画素を「正常画素」と称する）を選び出し、それらの正常画素の画像データから補間によって前記特徴画素の画像データを更新する。
この処理のために、前記特徴画素の並び方向に沿って前記特徴画素の両側に位置する前記正常画素を選び出す必要があり、この前記正常画素の選び出しのために前記特徴画素の並び方向に関する情報すなわちベクトル情報を抽出する必要がある。
【００２１】
上記処理のために、画像処理装置１１には、図１に示すように、ラスタ走査状態で順次に入力される各画素の画像データ（赤外線透過画像データ）について、設定条件に適合するか否かを１ビットデータとして順次出力する条件判別回路３１と、その条件判別回路３１の出力データを設定行数及び設定列数分の画素について一時的に保持する２次元レジスタ３２と、条件判別回路３１の出力データを、フィルムスキャナ２からの各画素の画像データの入力に伴って、１画素ずつラスタ走査状態でシフトさせる状態で前記２次元レジスタに保持させるデータ送出制御回路３３と、２次元レジスタ３２の保持データに基づいて、条件判別回路３１の判別結果が２次元レジスタ３２のデータ並びの中心に位置する画素と同一となる画素の、前記中心の画素に対するベクトル情報を特定するベクトル情報特定回路３４とが設けられている。これらの回路は、ＦＰＧＡによる論理回路によって、あるいは、論理回路とＦＩＦＯメモリとの組み合わせによって構成されている。
又、ベクトル情報特定回路３４の次段に位置する特徴画素補正回路３５は、このベクトル情報特定回路３４の出力に基づいて、前記特徴画素の並びの両側に位置する前記正常画素の画像データ（赤色，緑色及び青色の画像データ）から補間によって前記特徴画素の画像データを補正する。
【００２２】
〔条件判別回路３１の構成〕
条件判別回路３１は、図２に示すように、前記特徴画素に該当するか否かの判別値を保持する比較値設定回路４１と、ラスタ走査状態で順次に入力される各画素の画像データ（赤外線透過画像データ）と比較値設定回路４１の保持値とを比較する比較回路４２とが備えられる他、同期調整用の複数個のＤフリップフロップ４３が備えられている。Ｄフリップフロップ４３には同期用のクロックが入力されているが、記載を省略している。以下の回路に記載する各Ｄフリップフロップについても同様である。
比較値設定回路４１に保持されている判別値は、キズ等の存在しない写真フィルムの平均的な赤外線透過濃度よりも若干大きい値に設定されている。
本実施の形態では、各画素の画像データは１６ビットで構成され、比較回路４２の出力は、比較値設定回路４１の判別値以下で前記正常画素と判別できる画素を「０」とし、比較値設定回路４１の判別値より大きく前記特徴画素であると認められる画素を「１」とする１ビットのデータとして出力（図２等において「状態出力」と表記）する。
すなわち、条件判別回路３１は、各画素の画像データ（赤外線透過画像データ）が設定赤外線透過濃度より大きいか否かを前記設定条件としている。
【００２３】
〔データ送出制御回路３３の構成〕
本実施の形態では、データ送出制御回路３３は、図３に示すように、Ｄフリップフロップ５１を直列に接続したシフトレジスタにて構成されている。
フィルムスキャナ２から送られて来る画像データは、各画素を仮想的に四角で示す図６のようにＭ個の列で構成される画素の画像データがラスタ走査状態で順次入力され、この列数「Ｍ」は、写真フィルムの横幅方向（短辺側）におけるＣＣＤラインセンサの読み取り画素数に相当しており、図６における縦方向が写真フィルムの長手方向となる。尚「Ｍ」は、本実施の形態では約５０００画素としてある。
本実施の形態では、データ送出制御回路３３は、条件判別回路３１の出力データを１２行分記憶可能な記憶エリアを有しており、合計「１２×Ｍ」個のＤフリップフロップ５１は、図３に示すように、Ｍ個毎に信号線（図３において「ｎ行目出力」〜「ｎ＋１１行目出力」として示す）が引き出されて、Ｄフリップフロップ５１により構成されるシフトレジスタの記憶エリアの各行の行端からデータと取り出すように構成されている。又、条件判別回路３１の出力（「状態出力」）を、「ｎ＋１２行目出力」としてそのまま出力している。
尚、データ送出制御回路３３は、Ｄフリップフロップ５１を直列接続したシフトレジスタではなく、ＦＩＦＯメモリとＦＩＦＯメモリに対してビット単位で入出力する回路とを備えて構成することも可能であり、この場合、ＦＩＦＯメモリの読み出しポインタ等を操作することによって前記「Ｍ」を可変にして、写真フィルム横幅方向の読み取り画素数が変化した場合にも対応することができる。
【００２４】
〔２次元レジスタ３２の構成〕
２次元レジスタ３２は、図４に示すように、条件判別回路３１の出力である「ｎ＋１２行目出力」と、データ送出制御回路３３のシフトレジスタの各行端からの出力である「ｎ行目出力」〜「ｎ＋１１行目出力」の夫々とに対して備えられる合計で１３個のシフトレジスタ６１にて構成されている。各シフトレジスタ６１は、夫々、１３ビット分のデータを記憶保持できるように、１３個のＤフリップフロップ６２を直列接続して構成されている。
従って、１３個のシフトレジスタ６１は、図６（ａ）及び図６（ｂ）において黒塗りの四角で示す１３行１３列の画素についての条件判別回路３１の出力データ（「状態出力」）が保持され、図６（ａ）において黒塗りの四角で示す位置のデータを保持している状態で、次の画素のデータが入力されると中心（前記着目画素）がラスタ走査方向に１画素分つシフトして、図６（ｂ）において黒塗りの四角で示す位置のデータを保持することになる。
【００２５】
〔ベクトル情報特定回路３４の構成〕
ベクトル情報特定回路３４には、図５に示すように、２つの副ルックアップテーブル７１，７２と、その２つの副ルックアップテーブル７１，７２をアドレス入力とする主ルックアップテーブル７３とが備えられ、更に、３つの画素の画素群のＤフリップフロップ６２の出力を１ラインにまとめる複数のＯＲ回路７４と同期調整用の複数のＤフリップフロップ７５が備えられている。
すなわち、ベクトル情報特定回路３４は、２次元レジスタ３２の中心を囲む設定閉曲線に沿って存在する各画素の前記出力データ（Ｄフリップフロップ６２に保持されている条件判別回路３１の出力データ）によって形成されるアドレス入力値に対応するベクトル情報を出力するデータテーブルＤＴとして、副ルックアップテーブル７１，７２及び主ルックアップテーブル７３を備えている。
このうち、副ルックアップテーブル７１，７２は、２次元レジスタ３２の中心を囲む設定閉曲線に沿って存在する各画素にによって複数のグループを形成し、そのグループ別にそのグループに属する画素のデータ（Ｄフリップフロップ６２の保持データ）によって形成されるデータをアドレス入力とする副データテーブルＳＴとして機能し、主ルックアップテーブル７３は、副データテーブルＳＴが出力する前記グループ毎の予備ベクトル情報によって形成されるアドレス入力値に対応するベクトル情報を出力する主データテーブルＭＴとして機能する。
【００２６】
２次元レジスタ３２上の画素並びを模式的に示す図７によって説明すると、１点鎖線Ｐ及び２点鎖線Ｑで示す２つの互いに離間した設定閉曲線に沿って存在する画素をＡグループとＢグループとの２つのグループにグループ分けしており、図７（ａ）において斜線を付した画素がＡグループに属する画素であり、図７（ｂ）において斜線を付した画素がＢグループに属する画素である。
夫々のグループにおいて、前記設定閉曲線Ｐ，Ｑに沿って連続する３つの画素についての前記判別結果の出力（Ｄフリップフロップ６２の出力）を前記ＯＲ回路７４の３入力に夫々入力して、それら３つの画素のうちのいずれか１つでも「１」であればＯＲ回路７４が「１」を出力する。
上記条件判別回路３１及びベクトル情報特定回路３４等の各回路は、２次元レジスタ３２の中心の画素（図７において符号「Ｃ」で示す）の判別値が「０」であるかあるいは「１」であるかに拘わらず、各画素の画像データの入力に伴って処理を実行するのであるが、最終的な結果（ベクトル情報特定回路３４の出力）を利用するのが、２次元レジスタ３２の中心の画素の判別値が「１」であるときのみである。
従って、ＯＲ回路７４は、それら３つの画素により構成される画素群に属する画素のうちのいずれかの判別結果が２次元レジスタ３２の中心の画素の判別結果と一致するか否かを出力する出力ライン数圧縮用の論理回路ＬＣとして機能する。
【００２７】
図７から明らかなように、３つの画素にて構成される画素群の端部（具体的には両端の１画素）に位置する画素は他のグループの画素群に重複して属し、且つ、図７（ａ）及び図７（ｂ）を重ね合わせると明らかなように、異なるグループに属する画素群が設定閉曲線Ｐ，Ｑに沿って交互に配置されている。
更に、設定閉曲線Ｐ，Ｑがいずれも、一辺の画素数が全て４×ｎ＋１（ｎは、１以上の整数）の四角形（模式的には正方形）をなしており、この２つの設定閉曲線Ｐ，Ｑの双方に跨る状態でＡグループに属する画素群とＢグループに属する画素群とを上述のように配置することで、画素群の配置がＡグループとＢグループとで左右対称となっている。
図７では、このような配置に対応して、各画素群を、Ａグループでは左上隅の画素群からスタートして時計方向周りで「Ａ００」〜「Ａ１５」として識別し、Ｂグループでは右上隅の画素群からスタートして反時計方向周りで「Ｂ００」〜「Ｂ１５」として識別しており、上記各画素群の識別符号の数値部分は、副ルックアップテーブル７１，７２へのアドレス入力のビット並び順序に対応している。従って、副ルックアップテーブル７１には、Ａグループから１６ビットのデータがアドレス入力され、副ルックアップテーブル７２には、Ｂグループから１６ビットのデータがアドレス入力される。以下において、各画素群に対応するＯＲ回路７４の出力を、単に「画素群の出力」と略記する場合がある。
【００２８】
副ルックアップテーブル７１，７２に記憶されているデータは、夫々６ビットのデータであり、「００００００」〜「１１１１１１」の最大で６４通りの予備ベクトル情報を出力できる。
具体的には、例えば、画素群Ａ００，画素群Ａ１２，画素群Ａ１４及び画素群Ａ０６の出力が「１」で他の画素群の出力が「０」であるときに、副ルックアップテーブル７１の出力データを「００００００」に割り付け、画素群Ａ０１及び画素群Ａ０７の出力が「１」で他の画素群の出力が「０」であるときに、副ルックアップテーブル７１の出力データを「０００００１」に割り付ける等する他に、画素群Ａ００，画素群Ａ１２，画素群Ａ１５及び画素群Ａ０７の出力が「１」で他の画素群の出力が「０」であるときや、あるいは、画素群Ａ００及び画素群Ａ１２の出力が「１」で他の画素群の出力が「０」であるようなケースも「００００００」〜「１１１１１１」の範囲のいずれか値に割り付けて、２次元レジスタ３２のエリア内で前記特徴点の並びが湾曲したり、途切れたりしているケースも識別することができる。
【００２９】
更に、上記のようにＡグループの画素群の配置とＢグループの画素群の配置とは左右対称となっているので、２つの副ルックアップテーブル７１，７２には同一のデータを記憶させておくことができる。
すなわち、副ルックアップテーブル７１，７２上では、例えば、画素群Ａ００，画素群Ａ１２，画素群Ａ１４及び画素群Ａ０６の出力が「１」で他の画素群の出力が「０」である状態と、画素群Ｂ００，画素群Ｂ１２，画素群Ｂ１４及び画素群Ｂ０６の出力が「１」で他の画素群の出力が「０」である状態とを同一の状態として出力し、左右の反転は主ルックアップテーブル７３の記憶データ上で行うのである。
又、上記のように副ルックアップテーブル７１，７２の記憶データを同一にできるということから、副ルックアップテーブル７１，７２の前段に時分割回路を備えれば、単一の副ルックアップテーブルでＡグループについての処理とＢグループについての処理を交互に実行することもできる。
【００３０】
２つの副ルックアップテーブル７１，７２の夫々６ビットの出力は、そのまま、主データテーブルＭＴとして機能する主ルックアップテーブル７３の１２ビットのアドレス入力とされ、主ルックアップテーブル７３は、そのアドレス入力に対応して記憶している７ビットのデータを出力する。
すなわち、主ルックアップテーブル７３は、「０００００００」〜「１１１１１１１」の最大で１２８通りのベクトル情報を出力できる。この主ルックアップテーブル７３におけるアドレス入力に対する出力データの割り付け方は、副ルックアップテーブル７１，７２と同様であるが、上述した左右の反転を含むと共に、Ａグループ及びＢグループ双方の情報が入力されて、より精細なベクトル情報を出力できる。
【００３１】
ベクトル情報特定回路３４の処理を、写真フィルムに、図８において太線Ｒで示すような細いキズがついている場合を例に取って説明する。
図８では破線で画素の区切りを示し、図８（ａ）ではＡグループの検出状態を各画素群Ａ００〜Ａ１５について１点鎖線及び太線の楕円で示し、同様に図８（ｂ）ではＢグループの検出状態を各画素群Ｂ００〜Ｂ１５について１点鎖線及び太線の楕円で示している。
２次元レジスタ３２に保持される前記判別結果は、図８において斜線を付した画素が「１」を出力し、各画素群の出力は太線の楕円で示す画素群が「１」を出力し、１点鎖線の楕円で示す画素群が「０」を出力する。
【００３２】
これによって、副ルックアップテーブル７１には、画素群Ａ０３，Ａ０９，Ａ１３，Ａ１５に対応するビットが「１」の１６ビットデータがアドレス入力され、副ルックアップテーブル７２には、画素群Ｂ００，Ｂ０５，Ｂ１２，Ｂ１４に対応するビットが「１」の１６ビットデータがアドレス入力される。
上記アドレス入力に対して、副ルックアップテーブル７１，７２は合わせて１２ビットのデータを出力し、それが主ルックアップテーブル７３にアドレス入力されると、主ルックアップテーブル７３からは上述のように更に詳細に分解したベクトル情報が出力される。
【００３３】
〔露光・現像装置ＥＰの概略構成〕
露光・現像装置ＥＰは、図９に示すように、筐体内部に、画像入力装置ＩＲから受け取った露光用の画像データの画像を印画紙１上に露光形成する露光ユニット２０と、露光ユニット２０を制御する露光制御装置２１と、露光ユニット２０にて露光された印画紙１を現像処理する現像処理装置２２と、筐体上面に配置された印画紙マガジン２３から引き出された印画紙１を多数の搬送ローラ２５等にて現像処理装置２２へ搬送する印画紙搬送系ＰＴとが設けられている。露光ユニット２０には、ＰＬＺＴ微小光シャッターをライン状に配列した露光ヘッド２０ａが備えられており、ＰＬＺＴ光シャッタ方式を採用している。
露光・現像装置ＥＰの筐体外部には、図１０に示すように、現像処理部２２にて現像処理及び乾燥処理された印画紙２をオーダ毎に分類するためのソータ２６と、排出口２２ａから排出された印画紙２をソータ２６へ搬送するコンベア２７とが設けられている。
更に、印画紙搬送系ＰＴの搬送経路の途中には、印画紙マガジン２３から引き出された長尺の印画紙１を設定プリントサイズに切断するカッタ２８が備えられている。
【００３４】
〔写真プリントの作製動作〕
次に、上記構成の写真プリント装置ＤＰによる写真プリントの作製動作を概略的に説明する。
操作者が写真フィルムの駒画像について写真プリントの作製を指示入力したときは、主制御装置６は、フィルムスキャナ２に対して写真フィルムの読み取りを指令し、フィルムスキャナ２からその写真フィルムの画像データを順次受取って、画像処理装置１１にて上述の処理を含む画像処理が施されて内蔵されているメモリに記録する。
一方、操作者がメモリーカード，ＭＯあるいはＣＤ−Ｒ等の記録媒体に記録された画像データについて写真プリントの作製を指示入力したときは、主制御装置６は、外部入出力装置４の該当するドライブに画像データの読み取りを指令し、そのドライブから画像データを順次受取って、メモリに記録する。
【００３５】
主制御装置６は、入力された画像データに基づいてシミュレート演算部１０が求めたシミュレート画像をモニタ６ａに表示する。
操作者は、このモニタ６ａ上のシミュレート画像を観察して、適宜に操作卓６ｂから画像補正指示情報の入力操作を行う。
主制御装置６は、入力された前記画像補正指示情報を反映した状態で画像処理装置１１にて露光用の画像データを生成し、露光制御装置２１に送る。
露光制御装置２１は、印画紙搬送系ＰＴから得られる印画紙１の搬送情報に基づいて、印画紙１の前端が所定の露光開始位置まで搬送されて来たことを検知すると、露光ユニット２０の露光処理スピードに対応した速度で露光用画像データを露光ユニット２０へ順次送信する。
露光ユニット２０は、受け取った露光用画像データに基づいて露光ヘッド２０ａの各光シャッタを作動させて印画紙１にプリント画像の潜像を形成する。
露光ユニット２０にて露光処理された印画紙１は、印画紙搬送系ＰＴにて現像処理装置２２へ搬送されて、各現像処理タンクを順次通過することにより現像され、現像処理された印画紙１は、更に乾燥処理された後に排出口からコンベア２７上に排出され、ソータにてオーダー毎にまとめられる。
【００３６】
〔別実施形態〕
以下、本発明の別実施形態を列記する。
（１）上記実施の形態では、ベクトル情報を抽出する画素エリアを１３行１３列とした場合を例示しているが、この画素エリアすなわち２次元レジスタ３２の記憶エリアは適宜に変更可能である。
（２）上記実施の形態では、写真フィルムに付いたキズや塵埃の影響の除去のためにベクトル情報を抽出する場合を例示しているが、図形のビットマップデータをベクトルデータに変換する場合等の種々の場合に本発明を適用できる。
（３）上記実施の形態では、ベクトル情報あるいは予備ベクトル情報の表現形態として７ビットあるいは６ビットのデータの各値に特定の方向性を割り付ける場合を例示しているが、例えば、始点と終点の座標で表現する等、ベクトル情報等の表現形態は種々変更可能である。
（４）上記実施の形態では、前記設定閉曲線の数を２本とした場合を例示しているが、３本以上でも良いし、あるいは、１本でも良い。
（５）上記実施の形態では、前記設定閉曲線に沿って存在する画素をＡグループとＢグループとの２グループに分ける場合を例示しているが、３グループ以上に分けても良い。
【００３７】
【発明の効果】
上記請求項１記載の構成によれば、各画素について１ビットのデータとして２次元レジスタ上に展開して、２次元レジスタの中心に位置する画素と判別結果が同値となる画素のベクトル情報を抽出するのであるが、このベクトル情報の抽出にデータテーブルを利用しているので、アドレス入力に対応して記憶しているベクトル情報を高速にデータテーブルから出力することができ、ベクトル情報をリアルタイムで抽出する画像処理を、比較的大きいサイズに対して低コストで高速に処理できる画像処理装置を提供できるに至った。
【００３８】
上記請求項２記載の構成によれば、前記設定閉曲線にそって存在する画素を複数のグループに分けて、副データテーブルにてグループ別に予備ベクトル情報を求めて、更に、その予備ベクトル情報をアドレス入力とする主データテーブルにて精度の良いベクトル情報を抽出することで、ベクトル情報をリアルタイムで抽出する画像処理を、比較的大きいサイズに対して一層低コストで高速に処理できるものとなった。
又、上記請求項３記載の構成によれば、前記設定閉曲線に沿って連続する複数画素についての前記判別結果を１つの出力にまとめることで、前記副データテーブルのアドレス入力のビット数を少なくすることができ、前記副データテーブルの記憶容量を減少させることができる。
【００３９】
又、上記請求項４記載の構成によれば、２つのグループの画素群に属する画素については、その画素についての前記判別結果が２つのグループの画素群の出力に含まれるので、夫々のグループについての副データテーブルの出力を主データテーブル上で突き合わせることによって、２つのグループの画素群に属する画素についての判別結果が前記中心の画素の判別結果と同一であることを特定できる可能性が高くなり、連続する複数の画素を画素群にまとめてもベクトル情報の分解能を向上できることになる。
【００４０】
又、上記請求項５記載の構成によれば、前記設定閉曲線に沿って、単一のグループに属する画素と２つのグループに属する画素とが交互に存在することになり、１つの画素群に属する３の画素の両端の画素については、その画素についての情報が隣接する他のグループの画素群の情報に含まれ、中央の画素については、その画素の情報が両側に隣接するいずれの画素群にも反映されないという形での特定が可能とり、主データテーブルの出力として得られるベクトル情報の分解能を可及的に向上できる。
しかも、前記設定閉曲線の設定とグループ分けとを上記のように行ったとき、同じグループの画素の出現パターンが、一方のグループと他方のグループで左右対称のパターンになり、２つグループについて同一の副データテーブルを使用できるので、一方のグループについて前記副データテーブルを作製すれば、その副データテーブルをそのまま複製して他方のグループの副データテーブルとして用いることや、あるいは、一方のグループについて作製した単一の前記副データテーブルを時分割によって両方のグループで使用することが可能となり、前記副データテーブルの作製に要する作業負担を極めて軽減することができる。
【００４１】
又、上記請求項６記載の構成によれば、前記２次元レジスタの範囲内で、前記判定結果が同値となる画素が不連続となったり、あるいは、前記判定結果が同値となる画素並びが屈曲したような場合でも、精度良く前記ベクトル情報を抽出することができる。
又、上記請求項７記載の構成によれば、前記設定閉曲線が複数存在する場合でも、各グループを均等な規模に構成することが可能となり、回路構成を簡素化することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる画像処理装置のブロック図
【図２】本発明の実施の形態にかかる条件判別回路の回路構成図
【図３】本発明の実施の形態にかかるデータ送出制御回路の回路構成図
【図４】本発明の実施の形態にかかる２次元レジスタの回路構成図
【図５】本発明の実施の形態にかかるベクトル情報特定回路の回路構成図
【図６】本発明の実施の形態にかかる画像データの画素配列を示す模式図
【図７】本発明の実施の形態にかかるグループ分けの説明図
【図８】本発明の実施の形態にかかるデータ検出の説明図
【図９】本発明の実施の形態にかかる写真プリント装置のブロック構成図
【図１０】本発明の実施の形態にかかる写真プリント装置の外観斜視図
【符号の説明】
３１　条件判別回路
３２　２次元レジスタ
３３　データ送出制御回路
３４　ベクトル情報特定回路
ＤＴ　データテーブル
ＬＣ　出力ライン数圧縮用の論理回路
ＭＴ　主データテーブル
ＳＴ　副データテーブル
【図１】
2004118278.tif 000003
【図２】
2004118278.tif 000004
【図３】
2004118278.tif 000005
【図４】
2004118278.tif 000006
【図５】
2004118278.tif 000007
【図６】
2004118278.tif 000008
【図７】
2004118278.tif 000009
【図８】
2004118278.tif 000010
【図９】
2004118278.tif 000011
【図１０】
2004118278.tif 000012