(57)【要約】【課題】　所望の周波数において、その伝送損失を抑制することができるプリント配線基板、ビルドアップ基板、プリント配線基板の製造方法を提供すること。【解決手段】　多層基板１と、多層基板１を貫通するビアホール３と、多層基板１の表層に配線され、ビアホール３の一方の先端部６に接続された表層配線２と、多層基板１の内部に形成され、ビアホール３の導電部のうち、上下の先端部以外の部分に接続された少なくとも１つの内層配線４と、先端部６の反対側の、表層配線２が接続されていない先端部７に接続された導電部材９と、を備え、導電部材９は、先端部７に最も近い、内層配線４とビアホール３の導電部との接続点８から導電部材９側を見た、所定の周波数におけるインピーダンスの値が、導電部材９が存在しない場合の、接続点８から先端部７側を見た、インピーダンスの値より大きくなるような電気長を有する、プリント配線基板。【選択図】　図１
2004146810.tif 000002
【特許請求の範囲】
【請求項１】
多層基板と、
前記多層基板を貫通するビアホールと、
前記多層基板の表層に配線され、前記ビアホールの一方の先端部である第１の先端部に接続された表層配線と、
前記多層基板の内部に形成され、前記ビアホールの導電部のうち、上下の先端部以外の部分に接続された少なくとも１つの内層配線と、
前記ビアホールの導電部のうち、前記第１の先端部の反対側の、前記表層配線が接続されていない第２の先端部に接続された導電部材と、を備え、
前記導電部材は、前記内層配線と前記ビアホールの導電部との接続点のうち、前記第２の先端部に最も近い第１の接続点から前記導電部材側を見た、所定の周波数におけるインピーダンスの値が、所定の値より大きくなるような電気長を有し、
前記所定の値は、前記導電部材が存在しない場合の、前記第１の接続点から前記第２の先端部側を見た、所定の周波数におけるインピーダンスの値である、プリント配線基板。
【請求項２】
前記第１の接続点から前記第２の先端部までの電気長と、前記導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上ｎ／２倍（ｎは自然数）であり、前記導電部材の先端が開放されている、請求項１に記載のプリント配線基板。
【請求項３】
前記第１の接続点から前記第２の先端部までの電気長と、前記導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上（２ｎ−１）／４倍（ｎは自然数）であり、前記導電部材の先端が接地されている、請求項１に記載のプリント配線基板。
【請求項４】
前記導電部材の一部がチップインダクタにより形成されている、請求項１〜３のいずれかに記載のプリント配線基板。
【請求項５】
前記導電部材の一部が少なくとも１つのビアホールにより形成されている、請求項１〜３のいずれかに記載のプリント配線基板。
【請求項６】
前記導電部材の形状が実質上扇型である、請求項１〜３のいずれかに記載のプリント配線基板。
【請求項７】
前記導電部材が、前記第２の先端部に接続される代わりに、前記第１の接続点から前記第２の先端部までの間の所定の層間に形成され、前記ビアホールの導電部に接続される、請求項１に記載のプリント配線基板。
【請求項８】
前記多層基板を貫通する、前記ビアホールとは別のビアホールをさらに備え、
前記表層配線が差動信号線であり、前記作動信号線の一方が前記ビアホールの第１の先端部に接続され、前記作動信号線の他方が前記別のビアホールの一方の先端部に接続され、
　前別のビアホールの導電部のうち上下の先端部以外の部分に少なくとも１つの内層配線が接続され、
　前記別のビアホールの他方の先端部には、前記導電部材とは別の導電部材が接続されており、
　　前記ビアホールの導電部のうち、前記第１の接続点から前記第２の先端部までの電気長と、前記導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上（２ｎ−１）／４倍（ｎは自然数）であり、
　前記別のビアホールの導電部のうち、前記内層配線との接続点のうち前記他方の先端部に最も近い接続点から前記他方の先端部までの電気長と、前記別の導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上（２ｎ−１）／４倍（ｎは自然数）であり、
　　前記導電部材の先端と前記別の導電部材の先端とが互いに接続されている、請求項１に記載のプリント配線基板。
【請求項９】
多層基板と、
前記多層基板を貫通するビアホールと、
前記多層基板の表層に配線され、前記ビアホールの一方の先端部である第１の先端部に接続された表層配線と、
前記多層基板の内部に形成され、前記ビアホールの導電部のうち、上下の先端部以外の部分に接続された少なくとも１つの内層配線と、
抵抗およびコンデンサの直列回路と、を備え、
前記直列回路は、前記ビアホールの導電部のうち、前記第１の先端部の反対側の、前記表層配線が接続されていない第２の先端部と、前記内層配線と前記ビアホールの導電部との接続点のうち前記第２の先端部に最も近い第１の接続点と、の間に接続される、プリント配線基板。
【請求項１０】
前記抵抗は、前記第２の先端部に接続されたチップ抵抗であり、
前記コンデンサは、電極として前記内層配線もしくは内層パターンと、ランドと、誘電体として前記多層基板の一部と、から形成され、
前記内層配線もしくは内層パターンは、前記第１の接続点に接続され、前記ランドは、前記第２の先端部が存在する面に形成されて、前記チップ抵抗に接続され、前記多層基板の一部は、前記内層配線もしくは前記内層パターンと前記ランドとの間に挟まれて形成される、請求項９に記載のプリント配線基板。
【請求項１１】
請求項１に記載のプリント配線基板と、
前記プリント配線基板上に形成された少なくとも一層の基板層を有する、ビルドアップ基板。
【請求項１２】
多層基板を貫通し、表層配線がその導電部の第１の先端部に接続されるビアホールの、前記第１の先端部とは反対側の、前記表層配線が接続されていない、第２の先端部に導電部材を接続する工程と、
前記ビアホールの導電部のうち、前記第１の先端部および前記第２の先端部以外の部分に接続され、前記多層基板の内部に形成された少なくとも１つの内層配線と前記ビアホールの導電部との接続点のうち、前記第２の先端部に最も近い第１の接続点から前記導電部材側を見た、所定の周波数におけるインピーダンスの値が、所定の値よりも高くなるように前記導電部材の電気長を決定する工程と、を備えるプリント配線基板の製造方法であって、
前記所定の値は、前記導電部材が存在しない場合の、前記第１の接続点から前記第２の先端部側を見た、前記所定の周波数におけるインピーダンスの値である、プリント配線基板の製造方法。
【請求項１３】
多層基板を貫通し、表層配線がその導電部の第１の先端部に接続されるビアホールの、前記第１の先端部とは反対側の、前記表層配線が接続されていない第２の先端部と、前記ビアホールの導電部のうち前記第１の先端部および前第２の先端部以外の部分に接続され前記多層基板の内部に形成された少なくとも１つの内層配線と前記ビアホールの導電部との接続点のうち、前記第２の先端部に最も近い第１の接続点と、の間に抵抗とコンデンサの直列回路を接続する、プリント配線基板の製造方法。
【請求項１４】
請求項１に記載のプリント配線基板と、前記プリント配線基板の表面または内部に設置された電子部品と、を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、プリント配線基板、その製造方法、プリント配線基板を利用したビルドアップ基板、プリント配線基板を利用した電子機器に関する。
【背景技術】
【０００２】
　近年情報機器において、ＧＨｚ程度の高速信号を多層基板上で伝送する必要が出てきている。例えば従来技術として、電源−グラウンド間の電圧変動を抑制し、不要電磁波の放射や外部電磁界の侵入による機器の誤動作を効率良く抑制する多層プリント配線基板があった（例えば特許文献１参照。）。このような多層基板としてはＩＶＨ（ＩｎｎｅｒＶｉａ　Ｈｏｌｅ）基板がある。ＩＶＨ基板は、任意の層間のみにビアホールを形成でき、スペースを有効に活用できるという長所がある一方、製作に手間がかかり高価であるという欠点を有する。
【０００３】
　そこで、低価格の多層基板の材料として、ガラスエポキシ系樹脂が使用されることが多い。ガラスエポキシ系樹脂が材料として使用された多層基板の表層および内層の線路を接続するためには、多層基板を貫通するビアホールが一般的に使用されている。図１６は、そのような多層基板１００１に、多層基板１００１を貫通するビアホール１００３が形成されている様子を示す。ビアホール１００３の内側は、導電層（図示せず）で被われている。多層基板１００１の図１６に示す表側である表層には、表層配線１００２が設置され、表層配線１００２の一部は、ビアホール１００３の一方の先端部である先端部１００６に接続されている。多層基板１００１の内部には、内層配線１００４が、層間に設置され、ビアホール１００３の導電部のうち、上下の先端部以外の部分である接続点１００８に接続されている。そして、接続点１００８から、ビアホール１００３の導電部のうち先端部１００６に対向する先端部１００７までの部分には、何も接続されていない。
【特許文献１】特開平１０−１９０２３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　しかしながら、ガラスエポキシ系樹脂が使用された多層基板の表層の線路から裏面まで貫通するビアホールが形成された構造では、ビアホールの不要な先端部が共振器を形成し、この共振器の共振により所望の周波数で電力損失が発生していた。
【０００５】
　図１６に示す例では、ビアホール１００３の導電部のうち、先端部１００６から接続点１００８までの部分は、表層配線１００２に伝達されている信号を内層配線１００４に伝達するために有効に作用している必要部であるが、ビアホール１００３の導電部のうち、接続点１００８から先端部１００７の部分は、本来信号を伝達するためには有効に作用していない不要部１００５である。
【０００６】
　図１６に示す多層基板を等価回路で表現すると図１８に示すようになる。表層配線１００２は、線路Ｄ１で表される。内層配線１００４は、線路Ｄ３で表される。ビアホール１００３の導電部のうち、必要部は、線路Ｄ２で表現され、ビアホール１００３の導電部のうち、不要部１００５は、線路Ｄ４で表現される。
【０００７】
　上記のように、ビアホール１００３の不要部１００５は、オープンスタブによる共振器を形成し、共振を引き起こしていた。図１７は、不要部１００５の電気長の変化と、表層配線１００２から内層配線１００４へ伝達される信号の減衰量の関係を示す。同図からわかるように、不要部１００５の電気長が、所望の周波数において、その波長の１／４に対応する電気長になると、減衰量が最も大きくなってしまう。
【０００８】
　本発明は、上記の課題を鑑み、所望の周波数において、その伝送損失を抑制することができるプリント配線基板、ビルドアップ基板、プリント配線基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
　上記課題を解決するために、第１の本発明は、多層基板と、
前記多層基板を貫通するビアホールと、
前記多層基板の表層に配線され、前記ビアホールの一方の先端部である第１の先端部に接続された表層配線と、
前記多層基板の内部に形成され、前記ビアホールの導電部のうち、上下の先端部以外の部分に接続された少なくとも１つの内層配線と、
前記ビアホールの導電部のうち、前記第１の先端部の反対側の、前記表層配線が接続されていない第２の先端部に接続された導電部材と、を備え、
前記導電部材は、前記内層配線と前記ビアホールの導電部との接続点のうち、前記第２の先端部に最も近い第１の接続点から前記導電部材側を見た、所定の周波数におけるインピーダンスの値が、所定の値より大きくなるような電気長を有し、
前記所定の値は、前記導電部材が存在しない場合の、前記第１の接続点から前記第２の先端部側を見た、所定の周波数におけるインピーダンスの値である、プリント配線基板である。
【００１０】
　第２の本発明は、前記第１の接続点から前記第２の先端部までの電気長と、前記導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上ｎ／２倍（ｎは自然数）であり、前記導電部材の先端が開放されている、第１の本発明のプリント配線基板である。
【００１１】
　第３の本発明は、前記第１の接続点から前記第２の先端部までの電気長と、前記導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上（２ｎ−１）／４倍（ｎは自然数）であり、前記導電部材の先端が接地されている、第１の本発明のプリント配線基板である。
【００１２】
　第４の本発明は、前記導電部材の一部がチップインダクタにより形成されている、第１〜３のいずれかの本発明のプリント配線基板である。
【００１３】
　第５の本発明は、前記導電部材の一部が少なくとも１つのビアホールにより形成されている、第１〜３のいずれかの本発明のプリント配線基板である。
【００１４】
　第６の本発明は、前記導電部材の形状が実質上扇型である、第１〜３のいずれかの本発明のプリント配線基板である。
【００１５】
　第７の本発明は、前記導電部材が、前記第２の先端部に接続される代わりに、前記第１の接続点から前記第２の先端部までの間の所定の層間に形成され、前記ビアホールの導電部に接続される、第１の本発明のプリント配線基板である。
【００１６】
　第８の本発明は、前記多層基板を貫通する、前記ビアホールとは別のビアホールをさらに備え、
前記表層配線が差動信号線であり、前記作動信号線の一方が前記ビアホールの第１の先端部に接続され、前記作動信号線の他方が前記別のビアホールの一方の先端部に接続され、
　前別のビアホールの導電部のうち上下の先端部以外の部分に少なくとも１つの内層配線が接続され、
　前記別のビアホールの他方の先端部には、前記導電部材とは別の導電部材が接続されており、
　　前記ビアホールの導電部のうち、前記第１の接続点から前記第２の先端部までの電気長と、前記導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上（２ｎ−１）／４倍（ｎは自然数）であり、
　前記別のビアホールの導電部のうち、前記内層配線との接続点のうち前記他方の先端部に最も近い接続点から前記他方の先端部までの電気長と、前記別の導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上（２ｎ−１）／４倍（ｎは自然数）であり、
　　前記導電部材の先端と前記別の導電部材の先端とが互いに接続されている、第１の本発明のプリント配線基板である。
【００１７】
　第９の本発明は、多層基板と、
前記多層基板を貫通するビアホールと、
前記多層基板の表層に配線され、前記ビアホールの一方の先端部である第１の先端部に接続された表層配線と、
前記多層基板の内部に形成され、前記ビアホールの導電部のうち、上下の先端部以外の部分に接続された少なくとも１つの内層配線と、
抵抗およびコンデンサの直列回路と、を備え、
前記直列回路は、前記ビアホールの導電部のうち、前記第１の先端部の反対側の、前記表層配線が接続されていない第２の先端部と、前記内層配線と前記ビアホールの導電部との接続点のうち前記第２の先端部に最も近い第１の接続点と、の間に接続される、プリント配線基板である。
【００１８】
　第１０の本発明は、前記抵抗は、前記第２の先端部に接続されたチップ抵抗であり、
前記コンデンサは、電極として前記内層配線もしくは内層パターンと、ランドと、誘電体として前記多層基板の一部と、から形成され、
前記内層配線もしくは内層パターンは、前記第１の接続点に接続され、前記ランドは、前記第２の先端部が存在する面に形成されて、前記チップ抵抗に接続され、前記多層基板の一部は、前記内層配線もしくは前記内層パターンと前記ランドとの間に挟まれて形成される、第９の本発明のプリント配線基板である。
【００１９】
　第１１の本発明は、第１の本発明のプリント配線基板と、
前記プリント配線基板上に形成された少なくとも一層の基板層を有する、ビルドアップ基板である。
【００２０】
　第１２の本発明は、多層基板を貫通し、表層配線がその導電部の第１の先端部に接続されるビアホールの、前記第１の先端部とは反対側の、前記表層配線が接続されていない、第２の先端部に導電部材を接続する工程と、
前記ビアホールの導電部のうち、前記第１の先端部および前記第２の先端部以外の部分に接続され、前記多層基板の内部に形成された少なくとも１つの内層配線と前記ビアホールの導電部との接続点のうち、前記第２の先端部に最も近い第１の接続点から前記導電部材側を見た、所定の周波数におけるインピーダンスの値が、所定の値よりも高くなるように前記導電部材の電気長を決定する工程と、を備えるプリント配線基板の製造方法であって、
前記所定の値は、前記導電部材が存在しない場合の、前記第１の接続点から前記第２の先端部側を見た、前記所定の周波数におけるインピーダンスの値である、プリント配線基板の製造方法である。
【００２１】
　第１３の本発明は、多層基板を貫通し、表層配線がその導電部の第１の先端部に接続されるビアホールの、前記第１の先端部とは反対側の、前記表層配線が接続されていない第２の先端部と、前記ビアホールの導電部のうち前記第１の先端部および前第２の先端部以外の部分に接続され前記多層基板の内部に形成された少なくとも１つの内層配線と前記ビアホールの導電部との接続点のうち、前記第２の先端部に最も近い第１の接続点と、の間に抵抗とコンデンサの直列回路を接続する、プリント配線基板の製造方法である。
【００２２】
　第１４の本発明は、第１の本発明のプリント配線基板と、前記プリント配線基板の表面または内部に設置された電子部品と、を備えた電子機器である。
【発明の効果】
【００２３】
　本発明によれば、所望の周波数において、その伝送損失を抑制することができるプリント配線基板、ビルドアップ基板、プリント配線基板の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２４】
（実施の形態１）
　図１に本発明の実施の形態１のプリント配線基板の断面図を示す。
【００２５】
　最初に実施の形態１に記載のプリント配線基板の構成について説明する。図１に記載のプリント配線基板は、多層基板１としてガラスエポキシ基板が使用され、多層基板１を貫通するビアホール３が形成されている。ビアホール３の内層は導電層（図示せず）で被われている。多層基板１の図１（ａ）に示す表側である表層には、表層配線２が設置され、表層配線２の一部は、ビアホール３の一方の先端部である、本発明の第１の先端部の一例である先端部６に接続されている。多層基板１の内部には、内層配線４が、層間に設置され、ビアホール３の導電部のうち、上下の先端部以外の部分である、本発明の第１の接続点の一例である接続点８に接続されている。
【００２６】
　そして、ビアホール３の導電部のうち、先端部６の反対側の（図１に示す裏側の）、表層配線２が接続されていない、本発明の第２の先端部の一例である先端部７に、電気長Ｌ２の導電部材９が接続され、多層基板１の裏面に沿って配置されている。図１（ｂ）は、図１（ａ）に示すプリント配線基板を裏面から見た平面図を示す。このように導電部材９は、その先端が何にも接続されない状態でプリント配線基板の裏面に設置される。
【００２７】
　ここで、ビアホール３の導電部のうち、先端部６から接続点８までを、本来ビアホール３の動作のために必要な部分である、第１部分と定義し、接続点８から先端部７までを、本来ビアホール３の動作のために不要な部分である、第２部分と定義する。図１（ａ）等において、参照符号５は上記の第２部分を示す。第２部分の電気長をＬ１とすると、所望の周波数に対応する波長λに対して、
（数１）
Ｌ１＋Ｌ２＝ｎλ／２　（ｎは自然数）
となるように、導電部材９の電気長Ｌ２が決定される。
【００２８】
　次に、本実施の形態のプリント配線基板の動作について説明する。本実施の形態のプリント配線基板の動作の説明の前にオープンスタブの動作原理を説明する。
【００２９】
　図２は、オープンスタブ１０の動作原理を説明する図である。図２（ｃ）は、所定の波長λの信号において、図２（ｂ）の各点から開放端１１側を見たインピーダンスを示す図である。オープンスタブ１０において、開放端１１からλ／２離れたＡ点から開放端１１側を見たインピーダンスは、実質無限大（最大）である。また、図２（ａ）に示すようにＡ点における信号の電圧も最大となる。すなわち、オープンスタブ１０において、開放端１１からλ／２離れたＡ点でオープン（開放）しているのと同様の状態となる。また、開放端からｎλ／２（ｎは２以上の自然数）離れた点でもオープン状態となる。
【００３０】
　従って、ビアホール３および導電部材９をオープンスタブと見れば、（数１）の条件が満たされた場合、接続点８から先端部７側を見た所定の周波数におけるインピーダンスは無限大である。従って所定の周波数において（数１）が満たされている限りビアホール３は、所定の周波数（１／λ）で表層配線２を内層配線４に接続する作用をするのみで、第２部分５は存在しないことと同様であり、波長λの電気信号は、第２部分５および導電部材９による影響を受けない。
【００３１】
　図３は、図１に示すプリント配線基板の等価回路を示す。図３に示す回路は、線路Ｄ４の端部に線路Ｄ５が接続された構成である。図３に示す回路において、上記の（数１）が満たされていれば、波長λの電気信号は、Ｄ４およびＤ５の影響は受けない。
【００３２】
　以上のように本実施の形態のプリント配線基板によれば、ガラスエポキシ基板を用いても、所望の周波数において、ビアホール３の第２部分５の共振に起因する伝送損失が抑制されたプリント配線基板を実現することができる。
【００３３】
　なお、上記は、ビアホール３の第２部分５および導電部材９がオープンスタブとして作用する場合の例で説明したが、ビアホール３の第２部分５および導電部材９がショートスタブとして作用する場合も考えられる。図４は、ショートスタブ１２の動作原理を説明する図である。図４（ｃ）は、所定の波長λの信号において、図４（ｂ）の各点から短絡端１３側を見たインピーダンスを示す図である。例えば、短絡端１３からλ／４離れたＢ点では、Ｂ点から短絡端１３側を見たインピーダンスは、実質無限大である（図４（ｃ））。また、図４（ａ）に示すようにＢ点における信号の電圧は最大となる。すなわち、短絡端１３からλ／４離れた点では、所定の周波数（１／λ）においては、オープン（開放）しているのと同様の状態となる。また、短絡端１３から（２ｎ−１）／４（ｎは２以上の自然数）離れた点でも、所定の周波数においては、オープン状態となる。
従って、ビアホール３および導電部材９をショートスタブと見れば、
（数２）
Ｌ１＋Ｌ２＝（２ｎ−１）／４　（ｎは自然数）
の条件が満たされた場合、接続点８から先端部７側を見た所定の周波数におけるインピーダンスは無限大である。すなわち、導電部材９の電気長が、接続点８から導電部材９側を見た、波長λに対応する所定の周波数におけるインピーダンスが最大となるように決定されれば、ビアホール３は、所定の波長λの電気信号にとって、表層配線２を内層配線４に接続する作用をするのみで、ビアホール３の導電部のうち接続点８から先端部７、および導電部材９の影響を受けない。図１（ｃ）に、ビアホール３の第２部分５および導電部材９がショートスタブとして作用する場合の、プリント配線基板を裏面から見た平面図を示す。このように導電部材９は、その先端が本発明の接地電極の一例であるグラウンド電極１４に接続されている状態でプリント配線基板の裏面に設置されている。
【００３４】
　また、以上までの説明において、導電部材９の一部をチップインダクタで構成してもよく、その場合は、本実施の形態のプリント配線基板の裏面に配置される導電部材９の全長を短くすることができる。図５（ａ）は、チップインダクタ１５が設置された場合の本実施の形態のプリント配線基板の断面を示し、図５（ｂ）は、その裏面からの平面図である。このように導電部材９全体の電気長をＬ２にすれば、上記と同様に伝送損失を削減しながら導電部材９の物理的長さを短縮することができ、本実施の形態のプリント配線基板の裏面における配線領域を削減することができる。なお、オープンスタブの場合と同様に、導電部材９がショートスタブの場合でも、チップインダクタ１５を使用することにより、同様に導電部材９の物理的長さを短縮することができる。
【００３５】
　また、導電部材９の一部をビアホール３０で構成してもよく、その場合は、導電部材９のうち、本実施の形態のプリント配線基板の裏面に配置される部分の長さを短くすることができる。図６（ａ）は、そのような場合の本実施の形態のプリント配線基板の断面を示し、図６（ｂ）はその裏面からの平面図である。ビアホール３０を含む導電部材９の電気長がＬ２であれば、上記と同様に伝送損失を削減しながら、本実施の形態のプリント配線基板の裏面における導電部材９のための配線領域を削減することができる。なお、図６（ａ）（ｂ）においては、ビアホール３０が１つの場合を示しているが、導電部材９の一部が複数のビアホールにより構成されていてもよい。そのような場合は、本実施の形態のプリント配線基板の裏面における導電部材９のための配線領域をさらに削減することができる。
【００３６】
　また、導電部材９は、線路状のものに限らず、例えば扇型状であってもよい。導電部材９が扇型に形成された場合の本実施の形態のプリント配線基板の裏面からの平面図を図７に示す。この場合、扇型の導電部材９の半径（すなわちビアホール３との接続部から扇型の弧状部までの距離）は、Ｌ２となるように形成される。このように導電部材９の形状を実質上扇型にすることにより、図２（ｃ）に示す、λ／２付近の所定のインピーダンスを越える周波数範囲αを広くすることができる。すなわち、λ／２を中心としてより広い周波数範囲で本実施の形態のプリント配線基板を実現することができる。
【００３７】
　また、以上の説明では、導電部材９は、多層基板１の裏面の表面に沿って配置されているとしてきたが、導電部材９は、多層基板１の裏面の近傍に配置されていてもよい。図８（ａ）は、導電部材９が多層基板１の裏面の表面ではなく、裏面の近傍の層間に配置されている場合のプリント配線基板の断面を示す。この場合、導電部材９は、ビアホール３の導電部のうち、先端部７の近傍の接続点１６に接続されている。そして、ビアホール３の導電部のうち接続点８から接続点１６までの電気長Ｌ１と導電部材９の電気長Ｌ２との合計が、オープンスタブの場合は、（数１）を満たすように、ショートスタブの場合は、（数２）を満たすように形成される。このようにすれば上記と同様の効果を得ることができる。
【００３８】
　さらに、導電部材９は、多層基板１の裏面の近傍に配置されていなくても、接続点８と先端部７の間に接続される構成であってもよい（図８（ｂ）参照）。すなわち、導電部材９が、先端部７に接続される代わりに、接続点８から先端部７までの所定の層間に形成され、ビアホール３の導電部に接続される構成であってもよい。その場合も上記と同様の効果を得ることができる。
【００３９】
　また、以上の説明では、導電部材９は、その電気長（Ｌ２）と、ビアホール３の第２部分５の電気長（Ｌ１）との合計値が、（数１）、または（数２）の条件を満たすように決定される、としてきた。すなわち、導電部材９の電気長が、接続点８から導電部材９側を見た、波長λに対応する所定の周波数におけるインピーダンスが最大となるように決定される、としてきた。しかし、電気長Ｌ２は、接続点８から導電部材９側を見た、所定の周波数におけるインピーダンスの値が、所定の値よりも大きくなるようなものであってもよい。
【００４０】
　さらに、その場合、所定の値とは、導電部材９が存在しない場合の、接続点８から先端部７側を見たインピーダンスであってもよい。このような場合でも上記と同様の効果を得ることができる。
【００４１】
　また、以上までの説明のプリント配線基板の表面または裏面に少なくとも１層の樹脂層で形成された基板１７が形成されビルドアップ基板が構成される場合も考えられる。図９は、そのようなビルドアップ基板の断面を示す。図９に示すビルドアップ基板は、多層基板１の表面および裏面に複数の樹脂層で形成された基板１７が積層されている。基板１７には、内層配線１９およびビアホール１８が形成され、多層基板１の表面または裏面上に形成された表層配線２と接続されている。
【００４２】
　また、以上の説明においては、導電部材９がショートスタブタイプであるときは、導電部材９が、グラウンド電極１４に接続される、としてきたが、次のような場合も考えられる。
【００４３】
　図１０（ａ）は、ビアホール３ａ、３ｂに、表層配線として差動信号線が接続された場合のショートスタブタイプのプリント配線基板の、内部斜視図を示す。また、図１０（ｂ）は、図１０（ａ）に示すプリント配線基板を裏面側から見た平面図を示す。ビアホール３ａ、３ｂの先端部６ａ、６ｂには、表層配線２ａ、２ｂが接続され、表層配線２ａ、２ｂを介して差動信号が入力される。すなわち、表層配線２ａに入力される信号の位相と、表層配線２ｂに入力される信号の位相とが互いに逆位相となるように、表層配線２ａおよび表層配線２ｂに差動信号が入力される。そしてビアホール３ａ、３ｂの第２部分５ａ、５ｂの電気長（Ｌ１）と、ビアホール３ａ、３ｂの先端部７ａ、７ｂに接続された導電部材９ａ、９ｂの電気長（Ｌ２）の合計は、それぞれ（数２）を満たすように構成される。そして、導電部材９ａおよび９ｂは、接続部２０において互いに短絡されている。このような構成のプリント配線基板において、差動信号を入力すると、接続部２０は仮想接地され、第２部分５ａおよび導電部材９ａと、第２部分５ｂおよび導電部材９ｂは、それぞれグラウンド電極１４に接続されている状態と等価となりショートスタブとして動作する。従って、図１０に示すプリント配線基板によれば、別個にグランド電極を必要とすることなく、コンパクトな形状でショートスタブタイプのプリント配線基板を実現することができる。
【００４４】
　なお、図１０に示す例において、本発明のビアホール３ａは、本発明のビアホールに対応し、ビアホール３ｂは、本発明の別のビアホールに一例として対応し、表層配線２ａは、本発明の作動信号線の一方に対応し、表層配線２ｂは、本発明の作動信号線の他方に一例として対応し、先端部６ａは、本発明の第１の先端部に対応し、先端部６ｂは、本発明の別のビアホールの一方の先端部に一例として対応し、先端部７ａは、本発明の第２の先端部に対応し、先端部７ｂは、本発明の別のビアホールの他方の先端部に一例として対応し、導電部材９ａは、本発明の導電部材に対応し、導電部材９ｂは、本発明の別の導電部材に一例として対応する。
【００４５】
　また、以上までの説明において、多層基板１内に存在する１つの内層配線４がビアホール３に接続されている、としてきたが、内層配線４が多数存在し、それぞれがビアホール３に接続される場合は、内層配線４とビアホール３の導電部との接続点のうち、先端部７に最も近い接続点を接続点８とすればよく、その場合も上記と同様の効果を得ることができる。
【００４６】
　また、多層基板１を貫通し、表層配線２がその導電部の先端部６に接続されるビアホール３の、先端部６とは反対側の、表層配線２が接続されていない、先端部７に導電部材９を接続する工程と、ビアホール３の導電部のうち、先端部６および先端部７以外の部分に接続され、多層基板１の内部に形成された少なくとも１つの内層配線４とビアホール３の導電部との接続点のうち、先端部７に最も近い接続点８から導電部材９側を見た、所定の周波数におけるインピーダンスの値が、所定の値よりも高くなるように導電部材９の電気長を決定する工程と、を備え、上記所定の値は、導電部材９が存在しない場合の、接続点８から先端部７側を見た、所定の周波数におけるインピーダンスの値である、プリント配線基板の製造方法も本実施の形態の範囲である。
（実施例１）
　図１４に、導電部材９をオープンスタブとして使用した場合と導電部材９を使用しない場合との比較を示す。図１４（ａ）は、導電部材９を使用しない場合での、図１６に示す従来例のプリント配線基板における、表層配線１００２から内層配線１００４に伝達される信号電力の減衰量の周波数特性を示す。所望の周波数の５ＧＨｚおよび１８ＧＨｚにおける減衰量は、それぞれ５．５ｄＢ、９８ｄＢであった。一方、図１４（ｂ）は、図１に示す、導電部材９を使用した場合の減衰量の周波数特性を示す。所望の周波数５ＧＨｚおよび１８ＧＨｚにおける減衰量は、３．２ｄＢ、１８ｄＢとなり、減衰が改善した。　
（実施の形態２）
　図１１に本発明の実施の形態２のプリント配線基板の内部斜視図を示す。
【００４７】
　最初に実施の形態２のプリント配線基板の構成について説明する。実施の形態１と同様の構成部分には、同一の参照符号を付しその説明を省略する。実施の形態２のプリント配線基板においては、ビアホール３の導電部の先端部７に本発明の抵抗の一例であるチップ抵抗２３の一端が接続され、チップ抵抗２３の他端には、多層基板１の裏面に形成された本発明のランドの一例であるランドパターン２２が接続されている。また、内層配線４とビアホール３との接続点８にも、ランド状の本発明の内層パターンの一例である内層パターン２１が形成されている。内層パターン２１は、多層基板１にビアホール３を形成するときに必然的に形成されるランドを大きくしたものである。ランドパターン２２は、内層パターン２１とほぼ同じ大きさであり、内層パターン２１に対向して形成される。
【００４８】
　図１１に示すように、ビアホール３の第２部分５の上端および下端に、内層パターン２１およびランドパターン２２を配置することは、電極として内層パターン２１、ランドパターン２２、誘電体として、内層パターン２１とランドパターン２２の間に挟まれた多層基板１の一部により、本発明のコンデンサの一例であるコンデンサ２４が形成されることと等価となる。このように、チップ抵抗２３とコンデンサ２４との直列回路がビアホール３の第２部分５に並列に接続されることにより、ビアホール３の第２部分５が形成する寄生の共振回路のＱ値を低下させることができる。図１２は、上記のように構成された、本実施の形態のプリント配線基板の等価回路を示す。
【００４９】
　図１３（ａ）は、図１１に示すプリント配線基板を裏面から見た平面図を示す。図１１、図１３（ａ）においては、ランドパターン２２は円環形状で示されているが、ランドパターン２２は例えば図１３（ｂ）に示すように扇型であってもよい。また、四角形など他のどのような形状であってもよい。その場合は、例えば、ランドパターン２２が扇型形状であった場合は、内層配線４と接続される内層パターン２１も扇型形状とされる。そして裏面のランドパターン２２の扇型と内層の内層パターン２１の扇型は、互いに対向するように多層基板１の一部を挿んで配置される。
【００５０】
　以上のように本実施の形態のプリント配線基板によれば、ビアホール３の第２部分５により形成される寄生の共振回路のＱ値を下げることができ、信号の伝達損失を低減化することができる。
【００５１】
　また、以上までの説明において、多層基板１内に存在する１つの内層配線４がビアホール３に接続されている、としてきたが、内層配線４が多数存在し、それぞれがビアホール３に接続される場合は、内層配線４とビアホール３の導電部との接続点のうち、先端部７に最も近い接続点を接続点８とすればよく、その場合も上記と同様の効果を得ることができる。
【００５２】
　また、以上の説明において、コンデンサ２４は、内層パターン２１、ランドパターン２２、内層パターン２１およびランドパターン２２の間に挿まれた多層基板１の一部により形成される、としてきたが、内層配線４と接続点８とを接続するための内層パターン２１が特に形成されず、内層配線４を形成する配線パターン自体と、ランドパターン２２と、それらの間に挿まれる多層基板１の一部によりコンデンサ２４が形成される構成であってもよい。
【００５３】
　また、図９に示すビルドアップ基板は、実施の形態１のプリント配線基板を利用した例で説明したが、実施の形態２のプリント配線基板の表面または裏面に少なくとも１層の樹脂層で形成された基板１７が形成されビルドアップ基板が構成される場合も考えられる。
また、多層基板１を貫通し、表層配線２がその導電部の先端部６に接続されるビアホール３の、先端部６とは反対側の、表層配線２が接続されていない先端部７と、ビアホール３の導電部のうち先端部６および先端部７以外の部分に接続され多層基板１の内部に形成された少なくとも１つの内層配線４とビアホール３の導電部との接続点のうち、先端部７に最も近い接続点８と、の間にチップ抵抗２３とコンデンサ２４の直列回路を接続する、プリント配線基板の製造方法も本実施の形態の範囲に属する。　
（実施例２）
　図１５に、Ｃ−Ｒ直列回路を使用した場合と使用しない場合の比較例を示す。図１５（ａ）は、図１６に示す従来例におけるプリント配線基板の、表層配線１００２から内層配線１００４への伝達信号電力の減衰量の周波数特性を示す。所望の周波数の１８ＧＨｚにおける減衰量は、９８ｄＢであった。図１５（ｂ）は、チップ抵抗２３とコンデンサ２４との直列回路を接続点８と先端部７との間に並列に接続した場合の、表層配線２から内層配線４に伝達される信号電力の減衰量の周波数特性を示す。所望の周波数１８ＧＨｚにおける減衰量は、２３ｄＢとなり、減衰が大幅に改善した。
【００５４】
　なお、以上までの説明では、本発明のプリント配線基板は、表面側および裏面側の区別をしてきたが、表面側および裏面側の区別は説明の便宜上のものであり、本発明のプリント配線基板において、表面側および裏面側は互いに反対であってもよい。
【００５５】
　また、以上の説明の中で示す多層基板１は、３層であるとして図示してきているが、３層に限らず何層であってもよいのは言うまでもない。
【００５６】
　また、多層基板１は、ガラスエポキシ基板であるとして説明してきたが、ガラスエポキシ基板に限らず他の材料で構成されていてもよい。例えば多層基板１は、セラミック基板であってもよく、その場合は、ビアホール３の導電部のうち、第１部分のみを形成することよりも、第２部分５も含めて形成し、導電部材９をビアホールの先端部７に接続する方が簡単にプリント配線基板を製造することができれば、上記と同様の効果を得ることができる。
【００５７】
　また、以上の実施の形態１または２に記載のプリント配線基板と、プリント配線基板の表面または内部に設置された電子部品と、を備えた電子機器も本発明の範囲に含まれる。
また、以上までの実施例において、本発明の所定の周波数または所望の周波数として、５ＧＨＺ、および１８ＧＨｚの例を挙げているが、これらは一例でありこれらに限定されるものではない。例えば、これらの周波数は、送信機または受信機において使用される周波数であり得、他の電子機器において使用される周波数でもあり得る。そのような場合でも同様の効果を得ることができる。
【産業上の利用可能性】
【００５８】
　本発明にかかるプリント配線基板、ビルドアップ基板、プリント配線基板の製造方法によれば、所望の周波数において、その伝送損失を抑制することができ、プリント配線基板、ビルドアップ基板等として有用である。
【図面の簡単な説明】
【００５９】
【図１】図１（ａ）は、本発明の実施の形態１のプリント配線基板の断面図である。図１（ｂ）は、本発明の実施の形態１のプリント配線基板の裏面平面図である。図１（ｃ）は、本発明の実施の形態１のプリント配線基板の裏面平面図である。
【図２】図２（ａ）は、本発明の実施の形態１のプリント配線基板のオープンスタブタイプの電圧特性を示す図である。図２（ｂ）は、本発明の実施の形態１のプリント配線基板のオープンスタブタイプの位置を説明する図である。図２（ｃ）は、本発明の実施の形態１のプリント配線基板のオープンスタブタイプのインピーダンス特性を示す図である。
【図３】図３は、本発明の実施の形態のプリント配線基板の等価回路を示す回路接続図である。
【図４】図４（ａ）は、本発明の実施の形態１のプリント配線基板のショートスタブタイプの電圧特性を示す図である。図４（ｂ）は、本発明の実施の形態１のプリント配線基板のショートスタブタイプの位置を説明する図である。図４（ｃ）は、本発明の実施の形態１のプリント配線基板のショートスタブタイプのインピーダンス特性を示す図である。
【図５】図５（ａ）は、本発明の実施の形態１のプリント配線基板の変形例を示す断面図である。図５（ｂ）は、本発明の実施の形態１のプリント配線基板の変形例を示す裏面平面図である。
【図６】図６（ａ）は、本発明の実施の形態１のプリント配線基板の変形例を示す断面図である。図６（ｂ）は、本発明の実施の形態１のプリント配線基板の変形例を示す裏面平面図である。
【図７】図７は、本発明の実施の形態１のプリント配線基板の変形例を示す裏面平面図である。
【図８】図８（ａ）は、本発明の実施の形態１のプリント配線基板の変形例を示す断面図である。図８（ｂ）は、本発明の実施の形態１のプリント配線基板の変形例を示す断面図である。
【図９】図９は、本発明の実施の形態１のプリント配線基板の変形例として形成されたビルドアップ基板の断面図である。
【図１０】図１０（ａ）は、本発明の実施の形態１のプリント配線基板の変形例として、ショートスタブタイプを利用した場合の、差動信号を使用した場合のプリント配線基板の内部斜視図である。図１０（ｂ）は、本発明の実施の形態１のプリント配線基板の変形例として、ショートスタブタイプを利用した場合の、差動信号を使用した場合のプリント配線基板の裏面平面図である。
【図１１】図１１は、本発明の実施の形態２のプリント配線基板の内部斜視図である。
【図１２】図１２は、本発明の実施の形態２のプリント配線基板の等価回路を示す回路接続図である。
【図１３】図１３（ａ）は、本発明の実施の形態２のプリント配線基板の裏面平面図である。図１３（ｂ）は、本発明の実施の形態２のプリント配線基板の変形例の裏面平面図である。
【図１４】図１４（ａ）は、従来技術のプリント配線基板の減衰量の周波数特性を示す図である。図１４（ｂ）は、本発明の実施の形態１のプリント配線基板の減衰量の周波数特性を示す図である。
【図１５】図１５（ａ）は、従来技術のプリント配線基板の減衰量の周波数特性を示す図である。図１５（ｂ）は、本発明の実施の形態２のプリント配線基板の減衰量の周波数特性を示す図である。
【図１６】図１６は、従来技術のプリント配線基板の断面図である。
【図１７】図１７は、従来技術のプリント配線基板の特性を示す図である。
【図１８】図１８は、従来技術のプリント配線基板の等価回路を示す回路接続図である。
【符号の説明】
【００６０】
１　多層基板
２　表層配線
３、１８　ビアホール
４、１９　内層配線
５　第２部分
６、７、　先端部
８、１６　接続点
９　導電部材
１４　グラウンド電極
１５　チップインダクタ
１７　基板
２０　接続部
２１　内層パターン
２２　ランドパターン
２３　チップ抵抗
２４　コンデンサ
【図１】
2004146810.tif 000003
【図２】
2004146810.tif 000004
【図３】
2004146810.tif 000005
【図４】
2004146810.tif 000006
【図５】
2004146810.tif 000007
【図６】
2004146810.tif 000008
【図７】
2004146810.tif 000009
【図８】
2004146810.tif 000010
【図９】
2004146810.tif 000011
【図１０】
2004146810.tif 000012
【図１１】
2004146810.tif 000013
【図１２】
2004146810.tif 000014
【図１３】
2004146810.tif 000015
【図１４】
2004146810.tif 000016
【図１５】
2004146810.tif 000017
【図１６】
2004146810.tif 000018
【図１７】
2004146810.tif 000019
【図１８】
2004146810.tif 000020