(57)【要約】　　　（修正有）【課題】バリア膜と銅または銅合金膜の界面における密着性が良好な配線膜を有する半導体装置および該半導体装置を効率良く製造できる方法を提供する。【解決手段】半導体装置の製法であって、半導体基板１上に、埋込配線用溝または接続孔３を有する絶縁膜２を形成する工程（Ａ工程）、該絶縁膜上に窒化タンタルからなるバリア膜４を形成する工程（Ｂ工程）、該バリア膜上に銅または銅合金膜５を形成する工程（Ｃ工程）、を含む積層プロセスを任意回数行い、各Ｃ工程の後または少なくとも最終Ｃ工程の後に、加圧下でアニール処理を行なうことにより前記バリア膜と前記銅または銅合金膜の界面にタンタルと銅からなる非晶質合金層６を形成する。【選択図】　図１
2004146410.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製法であって、半導体基板上に
埋込配線用溝または接続孔を有する絶縁膜を形成する工程（Ａ工程）、
該絶縁膜上に窒化タンタルからなるバリア膜を形成する工程（Ｂ工程）、
該バリア膜上に銅または銅合金膜を形成する工程（Ｃ工程）、
を含む積層プロセスを任意回数行い、各Ｃ工程の後または少なくとも最終Ｃ工程の後に、
加圧下でアニール処理を行なうことにより前記バリア膜と前記銅または銅合金膜の界面にタンタルと銅からなる非晶質合金層を形成することを特徴とする半導体装置の製法。
【請求項２】
前記加圧下でのアニール処理を、１２０〜２００ＭＰａで行なう請求項１に記載の製法。
【請求項３】
前記アニール処理を、４５０℃以下で行なう請求項１または２に記載の製法。
【請求項４】
請求項１〜３の何れかに記載の製法で得られた半導体装置であって、前記非晶質合金層の厚さが２〜１０ｎｍであることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製法に関し、より詳細には、バリア膜と銅または銅合金膜の界面における密着性が良好な配線膜を有する半導体装置を提供する技術に関するものである。
【０００２】
【従来の技術】
代表的な半導体装置として汎用されているメモリやマイクロプロセッサ等のＬＳＩ（大規模集積回路）は、集積度の向上や高速信号の伝達を実現するため、そのデザインルールは縮小の一途をたどっており、配線ピッチや配線幅、配線間距離等はますます減少してきている。そして、配線材料としては、高速信号の伝達を実現する観点から、電気抵抗率の小さい導電性材料を使用することが試みられており、従来のアルミニウム系金属に代わって銅または銅合金が使用されつつある。
【０００３】
導電性材料として銅または銅合金を用いた場合は、アルミニウム系金属に比べてドライプロセスによるエッチングが難しいため、ダマシン配線構造が採用されている。ダマシン配線構造とは、半導体基板上に形成した絶縁膜（例えば、Ｓｉ酸化膜等）に、埋込配線用溝や接続孔（トレンチ・ビア）等の配線パターンを予め形成した後、スパッタリングや電解メッキ等によって銅または銅合金膜を前記配線パターンに形成埋没させ、これを化学機械的研磨（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理することによって形成した配線構造である。ところで、絶縁膜上に銅または銅合金膜を形成すると、Ｃｕが絶縁膜方向へ拡散して絶縁膜特性が著しく損なわれるので、この拡散を防止するため絶縁膜と銅または銅合金膜の間にバリア膜を形成する必要がある。
【０００４】
バリア膜としては種々の素材が検討されているが、バリア性（即ち、より高温でＣｕの拡散を抑える特性）の観点から、タンタル系金属が最も有望視されている。しかしながら、タンタル系金属は銅または銅合金との密着性が悪いため、この密着性を高めるべく種々の検討および工夫が成されている。
【０００５】
例えば、特許文献１には、タンタル系金属からなるバリア膜と銅または銅を主成分とする導電性材料との接続部の密着性を高めるため、バリア膜と導電性材料の間にタンタルと銅を含むアモルファス金属層を形成する技術が提案されている。そして、この文献には、バリア膜として窒化タンタル等の化合物を含むタンタル系金属も適用できることが記載されている。しかし、本発明者らが、窒化タンタルからなるバリア膜を用いた場合について検討したところ、バリア膜（窒化タンタル膜）と導電性材料の接続部における密着性が劣悪になることが判明した。
【０００６】
特許文献２には、銅系金属からなる配線層とバリア膜との界面の密着性を高めるため、配線層とバリア膜との間にバリア膜素材と銅系金属とを反応せしめた合金層を設ける方法が開示されており、この文献には、バリア膜として窒化タンタルを用いることが開示されている。しかし、配線層とバリア膜との界面の密着性は必ずしも満足し得るものではなく、一層の改善が望まれている。
【０００７】
特許文献３には、半導体構造を形成する金属と種々の誘電体との密着性を高めるためのバリア膜として、六方晶相ＴａＮ薄膜を含むバリア層が提案されている。しかし、本発明者らが検討したところ、バリア層の結晶構造を改善するだけでは、密着性を充分に高めることができないことが分かった。
【０００８】
特許文献４には、バリア膜と銅または銅合金膜との密着性を高めるため、ＴｉＮ又はＴａＮよりなる下地層（バリア膜）とＣｕシールド層（銅配線）の間に、Ｚｒ又はＺｒ化合物からなる中間層を設ける技術が提案されている。しかし、バリア膜と銅または銅合金膜の間に中間層を設けるには、製造プロセスが煩雑化し、さらにはデバイス製造コストの増加を招く。また、中間層の厚み分だけ半導体基板上に形成する膜厚が大きくなり、半導体装置の小型化が困難となるので、例えば銅または銅合金膜の厚みを薄くしなければならず、銅または銅合金膜の厚みを薄くすると配線抵抗の増加原因となる。さらに、中間層を設けると、中間層とバリア膜、中間層と銅または銅合金膜との間の密着性を高める必要が生じる。
【０００９】
【特許文献１】
特開平１１−３０７５３０号公報（第２頁の［特許請求の範囲］、第３頁の段落［００１２］、［００４７］参照）
【特許文献２】
特開２００１−９３９７６号公報（第２頁の［特許請求の範囲］、第３頁の段落［００１７］参照）
【特許文献３】
特開平９−１７７９０号公報（第２頁の［特許請求の範囲］、第３頁の段落［０００８］参照）
【特許文献４】
特開２００１−２３０２１９号公報（第３頁の段落［０００９］、第４頁の段落［００２８］、［００２９］、［００３１］参照）
【００１０】
【発明が解決しようとする課題】
本発明は、この様な状況に鑑みてなされたものであり、その目的は、バリア膜と銅または銅合金膜の界面における密着性が良好な配線膜を有する半導体装置および該半導体装置を効率良く製造できる方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決することのできた本発明に係る半導体装置の製法とは、半導体基板上に、埋込配線用溝または接続孔を有する絶縁膜を形成する工程（Ａ工程）、該絶縁膜上に窒化タンタルからなるバリア膜を形成する工程（Ｂ工程）、および該バリア膜上に銅または銅合金膜を形成する工程（Ｃ工程）、を含む積層プロセスを任意回数行い、各Ｃ工程の後または少なくとも最終Ｃ工程の後に、加圧下でアニール処理を行なうことにより前記バリア膜と前記銅または銅合金膜の界面にタンタルと銅からなる非晶質合金層を形成する点に要旨を有する。
【００１２】
前記加圧下でのアニール処理は、常圧を超える圧力下で行なえば良いが、特に１２０〜２００ＭＰａで行なうことが好ましい。また、前記アニール処理は特に限定されないが、本発明では４５０℃以下で行なうことが好ましい。
【００１３】
これらの製法で得られた半導体装置は、前記非晶質合金層の厚さが２〜１０ｎｍであることに特徴を有する。
【００１４】
【発明の実施の形態】
本発明者らは、前述した様な課題を解決すべく、様々な角度から検討してきた。その結果、絶縁膜と銅または銅合金膜の界面に形成するバリア膜の成分組成を厳密に規定すると共に、該バリア膜と銅または銅合金膜の界面に所定の非晶質合金層を形成すれば、上記課題が見事に解決されることを見出し、本発明を完成した。
【００１５】
以下、本発明に係る半導体装置の製法について図面を参酌しつつ説明するが、下記の製法は本発明を限定する性質のものではなく、前・後記の趣旨に基づいて設計変更することはいずれも本発明の技術的範囲に含まれるものである。
【００１６】
図１は、本発明に係る半導体装置の製法の一例を工程順に示す概略断面説明図である。図１（ａ）は、半導体基板１上に、埋込配線用溝または接続孔３を有する絶縁膜２を形成する工程（以下、「Ａ工程」と称する場合がある）、図１（ｂ）は、絶縁膜２上に窒化タンタルからなるバリア膜４を形成する工程（以下「Ｂ工程」と称する場合がある）、図１（ｃ）は、バリア膜４上に銅または銅合金膜５を形成する工程（以下、「Ｃ工程」と称する場合がある）、を夫々示している。また、図１（ｄ）は、バリア膜４と銅または銅合金膜５の界面にタンタルと銅からなる非晶質合金層を形成する工程、図１（ｅ）は、半導体装置の表面を化学機械的研磨法で研磨処理する工程を夫々示している。以下、各図について詳述する。
【００１７】
図１（ａ）では、半導体基板１上に絶縁膜２を形成しており、該絶縁膜２には埋込配線用溝または接続孔３が形成されている。
【００１８】
半導体基板１上に絶縁膜２を形成する方法や、該絶縁膜２に埋込配線用溝または接続孔３を形成する方法は特に限定されず、公知の方法を採用すれば良い。
【００１９】
絶縁膜３としては、酸化シリコンや窒化シリコン、ＢＳＧ（Ｂｏｒｏ−Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ
Ｇｌａｓｓ）等を用いることができる。
【００２０】
図１（ｂ）では、埋込配線用溝または接続孔３を有する絶縁膜２上に、バリア膜４を形成している。バリア膜とは、上述した様に、バリア膜上に形成する銅または銅合金膜中のＣｕが絶縁膜へ拡散するのを防止する膜である。
【００２１】
本発明では、バリア膜４として窒化タンタル（ＴａＮ）を形成することが重要である。ＴａＮはセラミックスであって、Ｃｕとは殆ど反応せず、例えば７００℃程度の高温処理を行なってもＴａＮ膜中へのＣｕの拡散は殆ど起こらない。前述した如く従来例では、バリア性や銅または銅合金膜との密着性向上の観点から、バリア膜としてタンタル系金属が有望視されているが、金属であるＴａはＣｕとの反応性を有しており、ＣｕがＴａ膜中へ拡散するのでＴａＮよりバリア性に劣る。
【００２２】
前記絶縁膜２上にバリア膜４を形成する方法は特に限定されないが、例えば、スパッタリング法（例えば、ＤＣマグネトロンスパッタリング法）や化学蒸着法（ＣＶＤ法）などが挙げられる。
【００２３】
バリア膜４の厚さは、Ｃｕが絶縁膜へ拡散するのを防止できる程度であれば良く、例えば５〜５０ｎｍ程度とすれば良い。但し、バリア膜の膜厚を過度に厚くすることは、半導体装置の小型化にマイナスとなるので注意が必要である。
【００２４】
図１（ｃ）では、バリア膜４上に銅または銅合金膜５を形成している。銅（または銅合金）は比抵抗が小さいので、銅（または銅合金）を配線材料として用いることでＬＳＩの動作速度を高速化できる。ＬＳＩの動作速度の向上（即ち、信号遅延速度の低減）は配線材料の抵抗値に左右されるからである。
【００２５】
前記バリア膜４上に銅または銅合金膜を形成する方法は特に限定されないが、例えば、スパッタリング法や電解メッキ、化学蒸着法などの方法が挙げられる。スパッタリング法としては、成膜効率の高さからＤＣマグネトロンスパッタリング法を採用するのが好ましい。また、スパッタリング法と電解メッキを組み合わせることも好ましく、例えばバリア膜４上に、スパッタリング法により銅または銅合金薄膜を形成した後、該銅または銅合金薄膜上に電解メッキにより銅または銅合金膜を形成すれば良い。銅または銅合金薄膜を形成することによって高温リフロー性（高温流動性）が向上するので、後述する非晶質合金層をより低温・低圧の条件下で形成できるからである。
【００２６】
なお、銅または銅合金膜５の厚さは、デバイス設計で定まる事項であり、特に限定されない。また、銅膜は純銅膜を指すが、銅合金膜の合金組成は特に限定されず、適度の導電性を有するものであれば任意の組成の銅合金を用いることができる。
【００２７】
本発明では、半導体基板上に、上記Ａ工程、Ｂ工程およびＣ工程を含む積層プロセスを任意回数行い、各Ｃ工程の後または少なくとも最終Ｃ工程の後に、加圧下でアニール処理を行なうことを必須とする。
【００２８】
すなわち本発明では、上述した如く、バリア膜４としてＴａＮを使用するが、ＴａＮはＴａよりバリア性に優れる反面、銅または銅合金膜５との密着性に劣る。従って、バリア膜４上に銅または銅合金膜５を形成した後、例えば化学機械的研磨法（ＣＭＰ）で平坦化して配線を形成する際に、バリア膜４と銅または銅合金膜５の界面に応力が作用すると、銅または銅合金膜５がバリア膜４から剥離するという問題が生じる。また、半導体装置の製造プロセス中に熱履歴を受けた場合、バリア膜４と銅または銅合金膜５の界面で各構成原子の相互拡散が起こり、配線のコーナー部や結晶粒界３重点にボイドが蓄積することもある。その結果、配線の抵抗増加やストレスマイグレーションによる断線、エレクトロマイグレーションによる断線などを引き起こす。
【００２９】
そこで種々実験を繰り返したところ、バリア膜４上に銅または銅合金膜５を形成した後、加圧下でアニール処理を行なうことによりバリア膜４と銅または銅合金膜５の界面にタンタルと銅からなる非晶質合金層６を形成してやれば、該界面の密着性が飛躍的に高まることを明らかにした［図１（ｄ）参照］。
【００３０】
非晶質合金層とは、実質的にＴａとＣｕのみからなる層であり、不可避的不純物を除けばＴａとＣｕ以外の元素は含まない。ＴａとＣｕ以外の元素が非晶質合金層に含まれると、密着性が低下するからである。非晶質合金層の組成は、例えばエネルギー分散Ｘ線分析装置（ＥＤＳ）で分析することにより確認できる。
【００３１】
非晶質合金層の厚みは特に限定されないが、密着性を高める観点から２ｎｍ以上とするのが好ましく、より好ましくは４ｎｍ以上である。但し、非晶質合金層の厚みが大きくなり過ぎると、銅または銅合金膜（配線部分）のサイズが小さくなり、見かけ上配線の電気抵抗率が増加することになるので、１０ｎｍ以下とするのが好ましく、より好ましくは６ｎｍ以下である。非晶質合金層の厚みは、アニール処理時における圧力や温度などを制御することによって変えればよい。
【００３２】
アニール処理は、後述する実施例から明らかな様に、加圧下で行なう必要がある。加圧下でアニール処理を施すことによりバリア膜（ＴａＮ）と銅または銅合金膜の界面においてＴａとＣｕが相互拡散して反応し、非晶質合金層を効率良く生成できるからである。その結果、アニール処理時の温度を低めることができる。
【００３３】
アニール処理は常温（室温）以上で行なえば良く、ＴａとＣｕの反応速度を高め、非晶質合金層の形成を促進させるためには２５０℃以上で行なうのが好ましいが、アニール処理時の温度が高すぎると、アニール処理により生成した非晶質合金層の密着性が劣化する原因となる。この様な観点から、アニール処理時の温度は４５０℃以下、より好ましくは４００℃以下で行なうことが推奨される。
【００３４】
本発明において「加圧下」とは、常圧を超える圧力であり、具体的には０．１ＭＰａ超である。バリア膜と銅または銅合金膜の界面における相互拡散を促進させる観点から、好ましくは１２０〜２００ＭＰａ程度とするのが望ましい。
【００３５】
アニール処理時間は、アニール処理圧力や温度を考慮して定めれば良いが、所定の厚さの非晶質合金層を安定して形成するには、アニール処理時間を５分以上とするのが好ましい。より好ましくは１５分以上である。但し、アニール処理時間が長すぎると、半導体装置の生産性を低下させる原因となるので、処理時間は１２０分以下とするのが好ましく、より好ましくは６０分以下である。
【００３６】
加圧下でのアニール処理は、半導体基板上に、前記Ａ工程、Ｂ工程およびＣ工程を含む積プロセスを任意回数行い、各Ｃ工程の後または少なくとも最終Ｃ工程の後に行なえば良い。つまり、前記積層プロセスを１回行なう場合は、Ｃ工程の後に加圧下でアニール処理を行なえば良いが、前記積層プロセスを２回以上行なう場合は、各Ｃ工程の後に夫々加圧下でアニール処理を行なうか、Ａ〜Ｃ工程を含む積層プロセスを繰り返した後、最終Ｃ工程の後に加圧下でアニール処理を行なえば良い。
【００３７】
各Ｃ工程の後に夫々等しい加圧下でアニール処理を行なう場合、バリア膜４と銅または銅合金膜５の界面に生成する非晶質金属層６の厚みは、アニール処理時の温度に影響を受けることを本発明者らは確認している。例えば、前記積層プロセスを２回行なう場合に、各Ｃ工程の後に夫々加圧下でアニール処理を行なうと、１回目のアニール処理で生成した非晶質金属層には、合計２回のアニール処理が施されることになるが、１回目のアニール処理と２回目のアニール処理時における温度が等しければ、１回目のアニール処理により生成した非晶質金属層の厚みは殆ど変化しない。
【００３８】
以上の製法で得られた半導体装置を、化学機械的研磨法で研磨処理すると、半導体基板上に配線構造（配線膜）７が形成される［図（ｅ）参照］。そして、この半導体装置は、上記加圧下でのアニール処理に加えて、さらに熱履歴を受けても良好な密着性を維持する。熱履歴とは、半導体装置の製造プロセス中に付与される熱であり、半導体基板上に配線構造（配線膜）を形成した後の種々の工程（例えば、熱ＣＶＤによるパッシベーション膜の形成など）において加熱されるときに受ける熱である。
【００３９】
【実施例】
以下、本発明を実施例によって更に詳細に説明するが、下記実施例は本発明を限定する性質のものではなく、前・後記の趣旨に適合し得る範囲で適当に変更して実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
【００４０】
絶縁膜を形成した円盤状（φ６インチ）のシリコンウエハー表面に、バリア膜としてＴａＮ薄膜を膜厚が５０ｎｍとなるようにＤＣマグネトロンスパッタリング法で形成した。絶縁膜としてはブランケット薄膜を用いた。ターゲットとしては純Ｔａを用い、ＡｒとＮ２の混合ガス雰囲気中で反応性スパッタリングを行なった。
【００４１】
次に、前記ＴａＮ薄膜上に、銅または銅合金膜としてＣｕ薄膜およびＣｕ膜を形成した。Ｃｕ薄膜は膜厚が５０ｎｍとなるようにＤＣマグネトロンスパッタリング法で形成した。ターゲットとしては純Ｃｕを用い、ＡｒとＮ２の混合ガス雰囲気中で反応性スパッタリングを行なった。さらに前記Ｃｕ薄膜上に、Ｃｕ膜を膜厚が４５０ｎｍとなるように電解メッキ法で形成した。電解メッキのメッキ液としては、ＣｕＳＯ４水溶液を主成分とするメッキ液を用いた。銅または銅合金膜を形成して得られた試料を用いて下記実験１〜３を行なった。
【００４２】
実験１
銅または銅合金膜を形成して得られた上記試料に、常圧アニール処理または加圧下でアニール処理（以下、「加圧アニール処理」と称することがある。）を行なった。アニール処理は神戸製鋼所社製の高圧アニール装置（装置名：ＨｉＰＡ−ＨＩＰ　ｍｉｎｉ　８２０型）を用いて行い、常圧アニール処理は圧力０．１ＭＰａ、加圧アニール処理は圧力１５０ＭＰａで夫々行なった。アニール処理温度は１００〜４５０℃、アニール処理時間は１５分、アニール処理雰囲気はＡｒガス中とした。
【００４３】
アニール処理後の各試料について、ＴａＮ薄膜とＣｕ薄膜の界面（以下「ＴａＮ／Ｃｕ薄膜界面」と称することがある。）における密着性をスクラッチテストによって評価した。
【００４４】
スクラッチテストはスクラッチテスターを用いて行い、ダイヤモンド圧子の荷重を増加させつつ試料表面をスクラッチし、ＴａＮ／Ｃｕ薄膜界面で剥離が生じ始めるときの荷重を測定して、この荷重の大小でＴａＮ／Ｃｕ薄膜界面における密着性を評価した。スクラッチテストの結果を図２に示す。
【００４５】
図中、Ｘ軸はアニール処理温度（℃）、Ｙ軸はＴａＮ／Ｃｕ薄膜界面で剥離が生じ始めるときの荷重（Ｎ）を夫々示している。また、○は常圧アニール処理（０．１ＭＰａ）を施した場合、●は加圧アニール処理（１５０ＭＰａ）を施した場合の結果を夫々示している。なお、図中アニール処理温度が２０℃のときのデータは、アニール処理前の試料についてスクラッチテストを行なった結果である。
【００４６】
図２から明らかな様に、銅または銅合金膜を形成した試料に、常圧アニール処理または加圧アニール処理を施したとしても、ＴａＮ／Ｃｕ薄膜界面で剥離が生じ始めるときの荷重には殆ど変化がなく、ＴａＮ／Ｃｕ薄膜界面における密着性はアニール処理圧力に殆ど影響を受けないことが分かる。
【００４７】
実験２
銅または銅合金膜を形成して得られた上記試料（半導体装置）に、常圧アニール処理または加圧アニール処理を行なった。アニール処理は前記高圧アニール装置を用いて行い、常圧アニール処理は圧力０．１ＭＰａ、加圧アニール処理は圧力１２０ＭＰａ、で夫々行なった。アニール処理温度は３５０℃、アニール処理時間は１５分、アニール処理雰囲気はＡｒガス中とした。
【００４８】
ＴａＮ／Ｃｕ薄膜界面を透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）で観察し、ＴａＮ／Ｃｕ薄膜界面を電子顕微鏡で撮影した顕微鏡写真を図面代用写真として図３〜５に夫々示す。図３はアニール処理前におけるＴａＮ／Ｃｕ薄膜界面、図４は常圧アニール処理後におけるＴａＮ／Ｃｕ薄膜界面、図５は加圧アニール処理後におけるＴａＮ／Ｃｕ薄膜界面を電子顕微鏡で撮影した顕微鏡写真である。
【００４９】
図３〜５から明らかな様に、アニール処理前、常圧アニール処理後、加圧アニール処理後の何れの場合にも、ＴａＮ／Ｃｕ薄膜界面に非晶質金属層（図３〜５中に示した２の部分）が生成していることが分かる。
【００５０】
実験３
銅または銅合金膜を形成して得られた上記試料（半導体装置）に、常圧アニール処理または加圧アニール処理を行なった。アニール処理は前記高圧アニール装置を用いて行い、常圧アニール処理は圧力０．１ＭＰａ、加圧アニール処理は圧力１５０ＭＰａまたは２００ＭＰａで夫々行なった。アニール処理温度は２０〜４５０℃、アニール処理時間は１５分、アニール処理雰囲気はＡｒガス中とした。
【００５１】
ＴａＮ／Ｃｕ薄膜界面を透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）で観察し、界面に生成している非晶質金属層の厚みを測定した。アニール処理温度（℃）に対して非晶質金属層の厚み（ｎｍ）をプロットしたものを図６に示す。図中○は常圧アニール処理（０．１ＭＰａ）を施した場合、●は加圧アニール処理（１５０ＭＰａ）を施した場合、△は加圧アニール処理（２００ＭＰａ）を施した場合、の結果を夫々示している。
【００５２】
図６から明らかな様に、アニール処理温度が等しい場合、常圧アニール処理するよりも加圧アニール処理した方が、非晶質金属層の厚みは大きくなることが分かる。
【００５３】
非晶質金属層をＴＥＭに備えられているＥＤＳ（エネルギー分散Ｘ線回折装置）で分析したところ、該非晶質金属層はＣｕとＴａからなる層であり、酸素などの不純物は認められなかった。
【００５４】
実験４
実験１において常圧アニール処理（圧力：０．１ＭＰａ）または加圧アニール処理（圧力：１５０ＭＰａ）を行なった後の試料に対して、当該アニール処理に加えて、さらに熱履歴を受けた場合におけるＴａＮ／Ｃｕ薄膜界面の密着性を調べた。
【００５５】
常圧アニール処理または加圧アニール処理後の試料に、０．１ＭＰａ、４５０℃、１時間の再アニール処理を施した。再アニール処理後、ＴａＮ／Ｃｕ薄膜界面における密着性を、スクラッチテストにて評価した。スクラッチテストの条件は前記実験１と同じである。スクラッチテストの結果を図７に示す。
【００５６】
図中、Ｘ軸は常圧アニール処理または加圧アニール処理時の温度（℃）であり、Ｙ軸はＴａＮ／Ｃｕ薄膜界面で剥離が生じ始めるときの荷重（Ｎ）を夫々示している。また、○は常圧アニール処理（０．１ＭＰａ）を施した場合、●は加圧アニール処理（１５０ＭＰａ）を施した場合の結果を夫々示している。なお、図中アニール処理温度が２０℃のときのデータは、再アニール処理する前の試料についてスクラッチテストを行なった結果である。
【００５７】
図７から明らかな様に、常圧アニール処理して得られた試料に再アニール処理を施した場合は、ＴａＮ／Ｃｕ薄膜界面における密着性は著しく低下し、密着強度はほぼゼロとなる。一方、加圧アニール処理して得られた試料に再アニール処理を施した場合は、ＴａＮ／Ｃｕ薄膜界面における密着性は若干低下するものの、一定水準を維持できる。また、加圧アニール処理時の温度が高いほど、再アニール処理後における界面の密着強度は向上している。
【００５８】
【発明の効果】
本発明によれば、バリア膜と銅または銅合金膜の界面における密着性が良好な配線膜を有する半導体装置および該半導体装置を効率良く製造できる方法を提供することができた。
【００５９】
本発明の半導体装置は、製造プロセスで熱履歴を受けた場合でも、バリア膜と銅または銅合金膜との密着性が低下することもない。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製法の一例を工程順に示す概略断面説明図である。
【図２】ＴａＮ／Ｃｕ薄膜界面の密着性を測定した結果を示すグラフである。
【図３】ＴａＮ／Ｃｕ薄膜界面を電子顕微鏡で撮影した顕微鏡写真（図面代用写真）である。
【図４】ＴａＮ／Ｃｕ薄膜界面を電子顕微鏡で撮影した顕微鏡写真（図面代用写真）である。
【図５】ＴａＮ／Ｃｕ薄膜界面を電子顕微鏡で撮影した顕微鏡写真（図面代用写真）である。
【図６】アニール処理を施すことにより生成した非晶質金属層の厚みをプロットしたグラフである。
【図７】ＴａＮ／Ｃｕ薄膜界面の密着性を測定した結果を示すグラフである。
【符号の説明】
１　半導体基板
２　絶縁膜
３　埋込配線用溝または接続孔
４　バリア膜
５　銅または銅合金膜
６　非晶質合金層
７　配線構造（配線膜）
【図１】
2004146410.tif 000003
【図２】
2004146410.tif 000004
【図３】
2004146410.tif 000005
【図４】
2004146410.tif 000006
【図５】
2004146410.tif 000007
【図６】
2004146410.tif 000008
【図７】
2004146410.tif 000009