(57)【要約】【課題】シールド層を通常の配線形成工程によらず、効率的に形成可能な半導体装置及びその製造方法、並びに疑似ウェーハ及びその製造方法を提供すること。【解決手段】疑似ウェーハ２９を構成するエポキシ系等の樹脂により側面及び裏面を覆われ、疑似ウェーハ２９に一体化された半導体チップ３の動作領域４５の表面上部に、感光性接着剤膜２０を介して金属薄膜シート２２を貼り付け、これをパターニングしてシールド層２５を形成することにより、シールド層２５を電解めっき等で形成する場合に比べて、シールド層の形成工程を簡素化することができるため、低コストでシールド層２５を形成できる。【選択図】  図１
2004247379.tif 000002
【特許請求の範囲】
【請求項１】
電極が設けられている電極面以外の少なくとも側面が保護物質で覆われている半導体チップを有する半導体装置において、前記半導体チップの少なくとも動作領域の表面上部を覆うように、導電パターンが接着されていることを特徴とする、半導体装置。
【請求項２】
前記導電パターンが感光性接着剤からなる下地絶縁層上に接着されている、請求項１に記載した半導体装置。
【請求項３】
前記導電パターンが金属薄膜シートからなっている、請求項１に記載した半導体装置。
【請求項４】
前記導電パターンが静電シールド層として形成されている、請求項１に記載した半導体装置。
【請求項５】
前記半導体チップ上の絶縁層に形成された接続孔を介して前記静電シールド層が接地されている、請求項４に記載した半導体装置。
【請求項６】
前記半導体チップの外部端子電極から接続孔を介して導出された配線が前記導電パターン上の絶縁層上に導かれている、請求項１に記載した半導体装置。
【請求項７】
複数個又は複数種の前記半導体チップが前記保護物質によって一体化されている、請求項１に記載した半導体装置。
【請求項８】
電極が設けられている電極面以外の少なくとも側面が保護物質で覆われた半導体チップの複数個又は複数種が、前記保護物質によって一体化されてなる疑似ウェーハを作製する工程を有する半導体装置の製造方法において、
前記疑似ウェーハにおける前記半導体チップの前記電極面側にて、前記半導体チップの少なくとも動作領域の表面上部を覆うように導電パターンを接着する工程と、
前記複数個又は複数種の半導体チップ間で前記保護物質を切断する工程と
を有することを特徴とする、半導体装置の製造方法。
【請求項９】
前記導電パターンとなる導電体層を、感光性接着剤からなる下地絶縁層上に接着した後に、パターニングして前記導電パターンを形成する、請求項８に記載した半導体装置の製造方法。
【請求項１０】
前記導電体層を金属薄膜シートで形成する、請求項９に記載した半導体装置の製造方法。
【請求項１１】
前記導電パターンを静電シールド層として形成する、請求項８に記載した半導体装置の製造方法。
【請求項１２】
前記半導体チップ上の絶縁層に形成された接続孔を介して前記静電シールド層を接地する、請求項１１に記載した半導体装置の製造方法。
【請求項１３】
前記半導体チップの外部端子電極から接続孔を介して導出された配線を前記導電パターン上の絶縁層上に導く、請求項８に記載した半導体装置の製造方法。
【請求項１４】
特性測定により良品と判定された前記半導体チップを有する前記疑似ウェーハを作製する、請求項８に記載した半導体装置の製造方法。
【請求項１５】
前記疑似ウェーハの状態において前記半導体チップの特性測定を行い、良品の半導体チップ又はチップ状電子部品を選択する、請求項８に記載した半導体装置の製造方法。
【請求項１６】
電極が設けられている電極面以外の少なくとも側面が保護物質で覆われている半導体チップの複数個又は複数種が、前記保護物質によって一体化されている疑似ウェーハにおいて、前記半導体チップの少なくとも動作領域の表面上部を覆うように、導電パターンが接着されていることを特徴とする、疑似ウェーハ。
【請求項１７】
前記導電パターンが感光性接着剤からなる下地絶縁層上に接着されている、請求項１６に記載した疑似ウェーハ。
【請求項１８】
前記導電パターンが金属薄膜シートからなっている、請求項１６に記載した疑似ウェーハ。
【請求項１９】
前記導電パターンが静電シールド層として形成されている、請求項１６に記載した疑似ウェーハ。
【請求項２０】
前記半導体チップ上の絶縁層に形成された接続孔を介して前記静電シールド層が接地されている、請求項１９に記載した疑似ウェーハ。
【請求項２１】
前記半導体チップの外部端子電極から接続孔を介して導出された配線が前記導電パターン上の絶縁層上に導かれている、請求項１６に記載した疑似ウェーハ。
【請求項２２】
前記保護物質の位置で切断されて、請求項１〜７のいずれか１項に記載した半導体装置が得られるように構成した、請求項１６に記載した疑似ウェーハ。
【請求項２３】
電極が設けられている電極面以外の少なくとも側面が保護物質で覆われた半導体チップの複数個又は複数種が、前記保護物質によって一体化されてなる疑似ウェーハの製造方法において、
前記半導体チップの前記電極面側にて、前記半導体チップの少なくとも動作領域の表面上部を覆うように導電パターンを接着する工程
を有することを特徴とする、疑似ウェーハの製造方法。
【請求項２４】
前記導電パターンとなる導電体層を、感光性接着剤からなる下地絶縁層上に接着した後に、パターニングして前記導電パターンを形成する、請求項２３に記載した疑似ウェーハの製造方法。
【請求項２５】
前記導電体層を金属薄膜シートで形成する、請求項２４に記載した疑似ウェーハの製造方法。
【請求項２６】
前記導電パターンを静電シールド層として形成する、請求項２３に記載した疑似ウェーハの製造方法。
【請求項２７】
前記半導体チップ上の絶縁層に形成された接続孔を介して前記静電シールド層を接地する、請求項２６に記載した疑似ウェーハの製造方法。
【請求項２８】
前記半導体チップの外部端子電極から接続孔を介して導出された配線を前記導電パターン上の絶縁層上に導く、請求項２３に記載した疑似ウェーハの製造方法。
【請求項２９】
特性測定により良品と判定された前記半導体チップを前記保護物質によって一体化する、請求項２３に記載した疑似ウェーハの製造方法。
【請求項３０】
前記半導体チップの特性測定を行い、良品の半導体チップ又はチップ状電子部品を選択する、請求項２３に記載した疑似ウェーハの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、携帯用電子機器の小型・軽量化、高速化の要求に対し、一つの方法として、ＩＣの高集積化、微細化を図って複数の機能をワンチップ（システムＬＳＩ）化しているが、歩留低下等による製造コストの増大等の問題でシステムＬＳＩを低コストで実現することが難しくなっている。一方で、複数の半導体チップをワンパッケージ化したＭＣＭ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ）が提案されている。
【０００３】
ＭＣＭは多層配線基板に半導体チップを配置しているが、搭載する半導体チップの接続端子ピッチが狭くなると配線基板の製造が難しくなり、基板のコストアップとなる。また、バンプやワイヤーボンディング、タブ等で接続するため、接続端子数に制限がある上、その平面視面積は搭載半導体チップの平面視面積の総和より大きくなってしまう。更に、信号伝達が遅くなり、性能低下等の問題がある。
【０００４】
ＭＣＭの製造技術については、複数のベアチップをその表面が平坦になるように支持基板上に貼り付けて配線することにより、生産性よく配線することが開示されている（後述の特許文献１参照）。また、機能別に作製した複数個の半導体チップを互いに隣接して接着することにより、四辺形に形成した合成チップをウェーハ上に貼り付け、このチップのアクティブ面を平坦化して露出させたチップの外部接続端子から配線することにより、小面積化した合成チップを小さいパッケージに形成することが開示されている（後述の特許文献２参照）。更に、支持基板に良品チップを貼り付けた後に、保護物質を被着して剥離することで疑似ウェーハを作製し、その上に半導体プロセスにより配線することが開示されている（後述の特許文献３参照）。
【０００５】
このうち、本出願人が提起した特許文献３（以下、先願発明と称する。）は、自社製又は他社製の区別なく、ウェーハより半導体チップを切り出した後、オープン／ショート或いはＤＣ（直流）電圧測定により良品と確認された半導体ベアチップのみを疑似ウェーハ上に再配置し、これに所定の製造工程を施してチップ状電子部品を作製するものであるが、その製造プロセスを図５に示す。
【０００６】
即ち、図５（ａ）は、仮の支持基板として用いた石英基板１を示す。但し、基板への加熱プロセスは４００℃以下であるため、安価なガラス基板も使用でき、また、この石英基板１は繰り返し使用可能である。
【０００７】
次に、図５（ｂ）のように、石英基板１上に、紫外線を照射されると粘着力が低下する例えばアクリル系の粘着シート２を貼り付ける。
【０００８】
次に、図５（ｃ）のように、良品と確認された複数の良品ベアチップ３をチップ表面（デバイス面）２８を下向きに配列して粘着シート２に貼り付ける。なお、良品ベアチップ３は、通常のウェーハ工程でダイシングして、使用したダイシングシート（図示せず）の延伸状態から取り出してもよく、チップトレイから移載してもよい。
【０００９】
次に、図５（ｄ）のように、良品ベアチップ３上から有機系絶縁性樹脂、例えばエポキシ系等の樹脂４をスピンコート法か印刷法により、均一に塗布する。
【００１０】
次に、図５（ｅ）のように、石英基板１の裏側３１より紫外線を照射して、粘着シート２の粘着力を弱め、樹脂４で側面及び裏面が連続して固められた複数の良品のベアチップ（以下、半導体チップ又は単にチップと称することがある。）３を配した疑似ウェーハ２９を石英基板１から接着面３０で剥離する。
【００１１】
次に図５（ｆ）のように、良品ベアチップ表面２８（デバイス面）が上になるように疑似ウェーハ２９をひっくり返す。下図は疑似ウェーハ２９の一部を拡大図示したものであり、図示の如く、Ｓｉ基板上にＳｉＯ２膜７を介してＡ１電極パッド５及びパッシベーション膜８が形成されている。
【００１２】
その後、無電解めっき法により、開口されたＡｌ電極パッド５の上面のみに、選択的にＮｉめっき層を形成し、この上に配したはんだペーストを加熱溶融してはんだバンプをウェーハ一括で形成後に、再度プローブ検査により電気的特性を測定することにより、更により確実に良品チップのみを選別する。
【００１３】
上記のように形成した半導体チップ３は、ワンチップに個片化後、はんだバンプを介して回路基板の電極にマウントしたり、複数のチップ間の再配置配線（半導体チップ内の配線をチップ上の任意の位置に引き出して行う配線）を行うことにより回路構成をしてＭＣＭを構成したり、また、半導体チップ３の電極パッド５から接続孔を介して絶縁層上に配線を導出し、更にこのような構造を積み上げて多層構造化することにより、回路基板へのマウント時に任意の位置に再配置配線を行って多ピン化に対応することもでき、これらを疑似ウェーハ２９上で一括して行うことができる。
【００１４】
このように、先願発明によれば、半導体チップの電極面以外（即ち、チップの側面及び裏面）が連続した保護物質によって保護されるので、チップ化後のハンドリングにおいてチップが保護され、ハンドリングが容易となる。
【００１５】
また、半導体ウェーハから切出した良品のみを選択して再配置しているので、あたかも全品が良品チップからなる疑似ウェーハが得られ、配置した良品チップに対してウェーハ一括でのバンプ処理等が可能となり、低コストのバンプチップを形成できると共に、半導体チップを疑似ウェーハから切り出す際に、チップ間の保護物質の部分を切断することになるので、半導体チップ本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えて容易に切断することができる。
【００１６】
しかも、保護物質によってチップの側面及び裏面が覆われているため、Ｎｉ無電解めっき処理も可能である。そして、自社製ウェーハのみならず、他社から購入したベアチップでも容易にはんだバンプ処理等が可能になる。
【００１７】
また、ＭＣＭに搭載される異種ＬＳＩチップを全て同一半導体メーカーから供給されるケースは少なく、ＳＲＡＭ、フラッシュメモリーやマイコン、更にＣＰＵ（中央演算処理ユニット）を、それぞれ得意とする半導体メーカーから別々にチップで供給してもらい、これらをＭＣＭ化することもできる等の優れた特徴を有している。
【００１８】
ところが、疑似ウェーハ２９上に配置する半導体チップ３によっては、はんだバンプの鉛等から出るα線による誤動作が生じたり、上層に存在する配線によるノイズが乗り易いので、これらを防止するための対策として、静電シールド層（以下、シールド層と称することがある。）を形成する必要がある。このようなシールド層は、図６及び図７のような方法で形成することが考えられる。
【００１９】
図６（ａ）は、上記した図５（ｆ）に続く工程を示し、疑似ウェーハ２９を構成する樹脂４により、側面及び裏面を覆われて一体化された半導体チップ３上に、Ａｌ（アルミニウム）からなる電極パッド５が配され、この電極パッド５が露出するように形成したパッシベーション膜８上に、層間絶縁膜として感光性有機膜９が配され、これに接続孔６が形成されている状態である。
【００２０】
この感光性有機膜（以下、層間絶縁膜と称する。）９は接着性がないので、接続孔６を形成時のマスクに貼り付くこともなく、パッシベーション膜８上にスピンコートにより層間絶縁膜９を形成することができる。そして、約１００℃でプリキュアすることにより、層間絶縁膜９を硬化させ、フォトリソグラフィ技術により接続孔６を形成した後、１８０〜２００℃で本硬化する。
【００２１】
次に、図６（ｂ）に示すように、電極パッド５の接続孔６を含む層間絶縁膜９上に、めっき用電極となるシードメタルとして、Ａｌとの密着性の良いＴｉのスパッタ膜１０を形成する。
【００２２】
次に、図６（ｃ）に示すように、スパッタ膜１０上にフォトリソグラフィ技術によってフォトレジスト膜１１を形成後に、Ｃｕを用いてシールド層となる金属めっき膜１２を形成する。これにより、Ａｌと密着性の良いＴｉをシードメタルとすることにより、Ｔｉのスパッタ膜１０上にＣｕを容易にめっきすることができる。
【００２３】
次に、図６（ｄ）に示すように、フォトレジスト膜１１をエッチングにより除去すると共に、フォトレジスト膜下のスパッタ膜１０を同時に除去する。このエッチングの際、スパッタ膜１０は薄いため、Ｃｕめっき膜１２はエッチングにより損傷されることもなく、Ｔｉスパッタ膜１０上にＣｕめっき膜１２からなる２層構造のシールド層２５が形成される。メモリの誤動作防止のために通常はポリイミドでシールド層が形成される。
【００２４】
このように、疑似ウェーハ上でシールド層２５を形成するためには、シードメタルとしてのＴｉを用いたスパッタ薄膜１０を形成し、その上にレジスト膜１１を配して電解めっきにてＣｕ膜１２を形成し、スパッタ薄膜１０やレジスト膜１１をエッチングオフしてシールド層２５を形成する、即ち、通常の配線工程に用いられるセミアディティブ法にて配線を形成する。
【００２５】
次に、図６（ｅ）に示すように、シールド層２５を含む層間絶縁膜９上の全面に層間絶縁膜１３を形成後に、所定のパターニングを行って電極パッド５との接続孔６を形成すると共に、この層間絶縁膜１３を１８０〜２００℃の温度で加熱し、硬化させる。
【００２６】
次に、図７（ｆ）に示すように、接続孔６を含む層間絶縁膜１３上の全面にＴｉ／Ｃｕ又はＮｉ／Ｃｕからなるスパッタ膜１６を形成後に、所定パターンのフォトレジスト膜１４を形成する。従って、層間絶縁膜９上に積み上げた積層構造がインターポーザと同様に機能し、接続孔６を介してチップ３の電極パッド５からの引き出し配線や、その上に更に積層される層間絶縁膜上に上層配線を良好に形成することができる。
【００２７】
次に、図７（ｇ）に示すように、非マスク部にＣｕを用いて配線となる電解めっき膜１７を形成する。
【００２８】
次に、図７（ｈ）に示すように、フォトレジスト膜１４を除去し、このフォトレジスト膜１４下のスパッタ膜１６をウェットエッチング等で除去することにより配線１７ａ、１７ｂが形成され、更に図７（ｉ）に示すように、所定パターンの保護膜１８の形成及び接続孔１９を形成して配線１７ａ、１７ｂの外部接続端子を露出させる。この場合、アクティブ領域上がシールドされていれば再配置配線がし易い。なお、図７（ｈ）の状態までにシールド層２５を接地するための接続孔及び配線を形成するが図示省略する。
【００２９】
上記したように、チップ３のアクティブ領域（トランジスタ等が存在する領域）４５上にシールド層２５の形成、及び再配置配線等がウェーハレベルで一度に形成される。このように、半導体ウェーハから切り出した良品チップのみを選んで再配置し、その側面及び裏面をエポキシ系樹脂で覆って一体化し、更に特性検査を行って、１００％良品チップが配された疑似ウェーハ上で、これらのチップに対して一括してチップ間の再配置配線を行なうことにより、回路を構成して、ＭＣＭを疑似ウェーハ段階で形成することが可能となる。
【００３０】
【特許文献１】
特開平７−２０２１１５号（第５頁左欄、図１及び図３）
【特許文献２】
特開平１１−３３０３５０号（第６頁右欄、図５及び図６）
【特許文献３】
特開２００１−３０８１１６号（第５頁左欄、第７頁右欄及び図２）
【００３１】
【発明が解決しようとする課題】
しかしながら、上記した如く、シールド層２５の形成工程と、配線１７ａ及び１７ｂの形成工程のいずれにも、スパッタ膜への電解めっき及びパターニングを含む配線形成工程を行っているので、配線形成工程を２回繰り返す必要があるなど、プロセスの繁雑化やコストアップを招くと言った問題がある。
【００３２】
そこで本発明の目的は、シールド層の如き導電層を配線形成工程によらずに効率的に形成可能な半導体装置及びその製造方法、並びに疑似ウェーハ及びその製造方法を提供することにある。
【００３３】
【課題を解決するための手段】
即ち、本発明は、電極が設けられている電極面以外の少なくとも側面が保護物質で覆われている半導体チップを有する半導体装置において、前記半導体チップの少なくとも動作領域（特に能動素子領域）の表面上部を覆うように、導電パターンが接着されていることを特徴とする、半導体装置（以下、本発明の半導体装置と称する。）に係るものである。
【００３４】
本発明の半導体装置によれば、半導体チップの少なくとも動作領域の表面上部を覆うように、導電パターンが接着されているので、導電体膜又は導電体材料を上記動作領域の表面上部に接着して、導電パターンを形成することができ、配線形成工程によらずに効率的かつ簡略に形成された導電パターンを有する半導体装置を提供できる。
【００３５】
また、本発明は、電極が設けられている電極面以外の少なくとも側面が保護物質で覆われた半導体チップの複数個又は複数種が、前記保護物質によって一体化されてなる疑似ウェーハを作製する工程を有する半導体装置の製造方法において、
前記疑似ウェーハにおける前記半導体チップの前記電極面側にて、前記半導体チップの少なくとも動作領域の表面上部を覆うように導電パターンを接着する工程と、
前記複数個又は複数種の半導体チップ間で前記保護物質を切断する工程とを有することを特徴とする、半導体装置の製造方法（以下、本発明の半導体装置の製造方法と称する。）に係るものである。
【００３６】
本発明の半導体装置の製造方法によれば、疑似ウェーハにおける半導体チップの電極面側にて、この半導体チップの少なくとも動作領域の表面上部を覆うように導電パターンを接着するので、この導電パターンの材料として、導電体膜又は導電体材料を上記動作領域の表面上部に接着し、これをパターニングすることにより導電パターンを形成できる。このため、電解めっき等を含む配線形成工程を適用して導電パターンを形成する場合に比べて、導電パターンの形成工程を効率化及び簡素化することができる。そして、上記のように形成した導電パターンを有する半導体チップが配置された疑似ウェーハを、複数個又は複数種の半導体チップ間で前記保護物質を切断して、導電パターンを有する半導体装置を効率良く製造することができ、その結果、半導体装置のコストを低減することができる。
【００３７】
また、本発明は、電極が設けられている電極面以外の少なくとも側面が保護物質で覆われている半導体チップの複数個又は複数種が前記保護物質によって一体化されている疑似ウェーハにおいて、前記半導体チップの少なくとも動作領域の表面上部を覆うように、導電パターンが接着されていることを特徴とする、疑似ウェーハ（以下、本発明の疑似ウェーハと称する。）に係るものである。
【００３８】
本発明の疑似ウェーハによれば、半導体チップの少なくとも動作領域の表面上部を覆うように、導電パターンが接着されているので、導電体膜又は導電体材料を上記動作領域の表面上部に接着し、これをパターニングすることにより、効率的かつ簡略に形成された導電パターンを有する半導体チップが、複数個又は複数種を保護物質によって一体化された疑似ウェーハを提供でき、この疑似ウェーハの切断、個片化により、本発明の半導体装置を効率よく簡略に得ることができる。
【００３９】
また、本発明は、電極が設けられている電極面以外の少なくとも側面が保護物質で覆われた半導体チップの複数個又は複数種が、前記保護物質によって一体化されてなる疑似ウェーハの製造方法において、前記半導体チップの前記電極面側にて、前記半導体チップの少なくとも動作領域の表面上部を覆うように導電パターンを接着する工程を有することを特徴とする、疑似ウェーハの製造方法（以下、本発明の疑似ウェーハの製造方法と称する。）に係るものである。
【００４０】
本発明の疑似ウェーハの製造方法によれば、半導体チップの電極面側にてその動作領域の表面上部を覆うように導電パターンを接着するので、この導電パターンの材料として、導電体膜又は導電体材料を上記動作領域の表面上部に接着し、これをパターンニングすることにより、導体パターンを形成できるため、電解めっき等を含む配線形成工程により導電パターンを形成する場合に比べて、簡素化した工程で形成された、導電パターンを有する疑似ウェーハを製造できる。
【００４１】
なお、本発明における「接着」とは、別途作製した導電体膜又は導電体材料を下地上に接着する場合のみならず、接着性のある下地上に導電体材料を付着させて導電パターンを形成する場合も包含する意味である。
【００４２】
【発明の実施の形態】
上記した本発明の半導体装置及びその製造方法、疑似ウェーハ及びその製造方法においては、前記導電パターンとなる導電体層を、感光性接着剤からなる下地絶縁層上に接着した後に、パターニングして前記導電パターンを形成することが、通常の配線形成工程によらず、簡略な工程で効率よく導電パターンを形成できる点で望ましく、この場合、前記導電体層を金属薄膜シートで形成することが望ましい。
【００４３】
そして、前記導電パターンを静電シールド層として形成することが、隣接チップ等からのα線やノイズ対策、及び誤動作の防止の点で望ましい。
【００４４】
この場合、前記半導体チップ上の絶縁層に形成された接続孔を介して前記静電シールド層を接地することが望ましい。
【００４５】
また、前記半導体チップの外部端子電極から接続孔を介して導出された配線を、前記導電パターン上の絶縁層上に導いて再配置配線を行うことにより、多ピン化に対応できる点から望ましい。
【００４６】
この場合、特性測定により良品と判定された前記半導体チップを有する前記疑似ウェーハを作製し、更に、前記疑似ウェーハの状態において再度前記半導体チップの特性測定を行い、良品の半導体チップ又はチップ状電子部品を選択することが、歩留りを高める点で望ましい。
【００４７】
これにより、良品チップのみからなり、静電シールド機能を具備した複数個又は複数種の前記半導体チップが、前記保護物質によって一体化された疑似ウェーハが得られ、この疑似ウェーハを前記保護物質の位置で切断することにより、高信頼性で低コストの半導体装置を得ることができる。
【００４８】
次に、上記した本発明の好ましい実施の形態を図面参照下で具体的に説明する。
【００４９】
図１〜２は、本発明の半導体装置を作製するための疑似ウェーハの形成プロセスを示すものであり、図１（ａ）は、既述した図６（ａ）と同様の状態であり、これ以前のプロセスは、先願発明と同様のプロセスで形成される。
【００５０】
しかし、この段階における本実施の形態が既述した従来例（図６、図７）と異なる点は、最上部の層間絶縁膜として、従来例における感光性有機膜に代えて、感光性があり、硬化前は密着性のある感光性接着剤膜２０を用いていることである。そしてこの感光性接着剤をスピンコート後に約１００℃でプリキュアし、接続孔６はマスクを密着させないで形成し、電極パッド５を露出させる。
【００５１】
即ち、図１（ａ）に示すように、疑似ウェーハ２９上に感光性接着剤膜２０を配し、これを疑似ウェーハ２９に配置された半導体チップ３の電極５を開口する形で、露光及び現像によりパターニングする。この感光性接着剤膜２０は疑似ウェーハ２９と後に形成するシールド層との層間絶縁膜を兼ねている。また、この感光性接着剤膜２０は、感光性であり且つ加熱圧着での接着性を有していることが特徴であり、層間絶縁膜としての機能と、後に形成するシールド層としての金属薄膜シートを貼り付けるために、接着性を有する材料であれば何でもよい。
【００５２】
次に、図１（ｂ）に示すように、金属薄膜シート２２を感光性接着剤膜（以下、単に接着剤膜と称することがある。）２０上に貼り付ける。貼り付け方法としては、ラミネーター等を使用して加熱圧着により貼り付ける。この場合、貼り付け面は平坦になっているので良好に貼り付けることができる。金属薄膜シート２２は配線基板等に使用される１０μｍ前後のＣｕ箔等を使用する。
【００５３】
次に、図１（ｃ）に示すように、フォトレジスト膜２３を形成する。形成方法は通常の半導体プロセスにて使用されるフォトプロセスで行う。
【００５４】
次に、図１（ｄ）に示すように、フォトレジスト膜２３に覆われていない部分の金属薄膜シート２２をエッチングし、更にフォトレジスト膜２３を除去して静電シールド層２５を形成する。
【００５５】
このように、本実施の形態は、従来の配線技術であるセミアディティブ法により、半導体チップ３の動作領域４５の表面上部にシールド層２５を形成するのではなく、金属薄膜シート２２を層間絶縁膜としての感光性接着剤膜２０を利用して貼り付けて形成することと、図１（ｄ）の状態で、既述した従来例の図６（ｄ）と一見して同様の構造であるが、従来のシールド層がスパッタ膜１０とＣｕめっき膜１２からなる配線形成工程により形成された２層構造に対し、本実施の形態のシールド層２５は単層構造であって接着及びパターニングにより形成されることが、本実施の形態におけるシールド層２５の特長であり、これにより、簡単なプロセスで低コストでのシールド層２５の形成が可能となる。
【００５６】
これ以降の工程は、既述した従来例と同様のプロセスで形成する。即ち、図１（ｅ）に示すように、シールド層２５を含む接着剤膜２０上の全面に層間絶縁膜１３を成膜後に、所定のパターニングを行って電極パッド５との接続孔６を形成すると共に、この層間絶縁膜１３を１８０〜２００℃の温度で加熱し、硬化させる。この加熱温度では、エポキシ系樹脂等の樹脂４の耐熱性は保持される。
【００５７】
また、この層間絶縁膜１３として使用する材料は、層間絶縁膜としての機能を有するものであれば何でもよいが、上記した感光性接着剤のほか、感光性があり、フォトプロセスで形成できる材料がベストである。
【００５８】
次に、図２（ｆ）に示すように、接続孔６を含む層間絶縁膜１３上の全面にＴｉ／Ｃｕ又はＮｉ／Ｃｕからなるスパッタ膜１６を成膜後に、所定パターンのフォトレジスト膜１４を形成する。従って、図２（ｆ）において、接着剤膜２０上に積み上げた積層構造がインターポーザと同様に機能し、接続孔６を介してチップ３の電極パッド５から引き出す配線や、その上に更に積層される絶縁膜上の上層配線を良好形成することができる。
【００５９】
次に、図２（ｇ）に示すように、非マスク部にＣｕを用いて配線となる電解めっき膜１７を形成する。
【００６０】
次に、図２（ｈ）に示すように、めっき用のフォトレジスト膜１４を除去後、Ｃｕめっき膜１７が付いていない部分のスパッタ膜１６をウェットエッチング等でエッチングオフすることにより、配線１７ａ、１７ｂを形成する。なお、図２（ｈ）において、シールド層２５に接続するために層間絶縁膜１３に接続孔３５と、これからの引出し用配線３６を仮想線で表示したが、これらの形成プロセスは省略する。
【００６１】
次に、図２（ｉ）に示すように、保護膜１８を形成後に、所定パターンの接続孔４０を形成する。この図において、符号４１は上記したシールド層２５からの引出し配線３６に対する接続孔を示す。また、シールド層２５を配線として利用することもできる。
【００６２】
次に、図２（ｊ）に示すように、保護膜１８に形成した引出し配線１７ａ、１７ｂ等に接続する接続孔４０にアンダーバンプメタル３３を配し、この上にはんだバンプ３４を設けて、このはんだバンプ３４を介して、回路基板の電極にフェイスダウンで接続することができる。
【００６３】
図３は変形例を示し、例えばＭＣＭとして構成する場合の一例である。
【００６４】
即ち、上記したようなワンチップではなく、複数（この図では簡略図示した。）のチップ間で、引き出した配線１７ａと１７ｂとを接続し、２個のチップ３と３とで一単位のチップとしたものであるが、実際には、３個以上のチップ間の再配置配線をウェーハ段階で行うことができる。
【００６５】
また、図４は、他の変形例（一部分の拡大図）を示す多層構造の例である。
【００６６】
即ち、図４は、図２（ｊ）における配線１７ａからは更に配線３７ａを、配線１７ｂからは更なる配線３７ｂを、それぞれ保護膜１８に形成した接続孔４０を介して引き出し、更に保護膜３８を形成してこれに接続孔４３を形成し、外部端子とした状態である。このようにより多層化することにより、再配置配線を多様化することもできる。
【００６７】
上記したように、本実施の形態は、疑似ウェーハ２９へのシールド層２５の形成方法として、感光性接着剤膜２０を形成した上に金属薄膜シート２２を貼り付けて、これを所定のパターンでパターニングすることにより、配線形成工程によることなしに半導体チップ３の動作領域上に、低コストでα線やノイズ防止用のシールド層２５を形成できると共に、特にノイズ等の電気的特性に敏感なＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）系デバイスが配置された場合でも、電気的特性の劣化なく半導体チップ３のアクティブ面上へのシールド層の形成が、疑似ウェーハ段階で可能となる等の効果を発揮することができる。また、このシールド構造とその形成方法は、既述した特許文献３のみならず、特許文献１及び特許文献２の構造にも適用可能である。
【００６８】
特に、本実施の形態によれば、半導体チップ３の動作領域４５の表面上部を覆うように、金属薄膜シート２２を貼り付け、これをパターニングしてシールド層２５を形成するので、電解めっき等を含む配線形成工程によるシールド層の形成に比べて、簡素化構造のシールド層２５を簡素化した製造工程で、低コストに製造することができる。
【００６９】
しかも、選択された良品チップの３のみを用い、これを疑似ウェーハ２９上に配置した状態で、複数個又は複数種の半導体チップ３に対し、疑似ウェーハレベルで上記の如くシールド層２５を形成し、更に再配置配線を行うことにより、効率的に半導体チップ３を加工後に、これを個片化して半導体装置を低コストに作製することができると共に、既述した特許文献３に述べられている効果を有している。
【００７０】
上記した実施の形態は、本発明の技術的思想に基づいて種々に変形が可能である。
【００７１】
例えば、シールド層２５を形成するための金属薄膜シート２２は、単なる接着剤を用いて貼り付けてもよく、貼り付け後に金属薄膜シート２２をパターニングするのではなく、別途パターニングした導電体パターンを貼り付けてもよく、シールド層２５をスクリーン印刷により形成してもよい。
【００７２】
また、シールド層２５は、静電シールドに用いる以外にも、素子間の配線や電源ラインとして設けることも可能である。シールド層２５は単層に限らず、その構造、形状、材質及び形成プロセス等も上述した実施の形態に限らず、適宜に実施してよい。また、シールド層２５は、トランジスタ等の能動素子領域上に限らず、拡散抵抗等の受動素子領域上も覆っていてよい。
【００７３】
【発明の作用効果】
上述した如く、本発明によれば、導電体膜又は導電体材料を半導体チップの少なくとも動作領域の表面上部に接着して導体パターンを形成できるため、電解めっき等を含む配線形成工程による導電パターンの形成に比べて、静電シールド層等の導電パターンを簡素化した工程で形成した疑似ウェーハが得られ、この疑似ウェーハを複数個又は複数種の半導体チップ間で、前記保護物質を切断して、上記導電パターンを有する半導体装置を効率良く製造することができ、その結果、半導体装置のコストを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体チップ作製のプロセスを示す概略断面図である。
【図２】同、実施の形態による半導体チップ作製のプロセスを示す概略断面図である。
【図３】同、変形例による配線の一形態を示す概略断面図である。
【図４】同、変形例による配線の一形態を示す概略断面図である。
【図５】従来例による半導体チップ作製のプロセスを示す概略断面図である。
【図６】同、従来例による半導体チップ作製のプロセスを示す概略断面図である。
【図７】同、従来例による半導体チップ作製のプロセスを示す概略断面図である。
【符号の説明】
１…石英基板、２…粘着シート、３…良品チップ（半導体チップ）、
４…樹脂、５…電極パッド、６、１９、３５、４０、４１、４３…接続孔、
７…ＳｉＯ２、８…パッシベーション膜、９…感光性有機膜（層間絶縁膜）、
１０、１６…スパッタ膜、１１、１４、２３…フォトレジスト膜、
１２…Ｃｕめっき膜、１３…層間絶縁膜、１７、３７…配線、
１８、３８…保護膜、２０…感光性接着剤膜（層間絶縁膜）、
２２…金属薄膜シート、２５…静電シールド層、２８…良品ベアチップ表面、
２９…疑似ウェーハ、３０…接着面、３１・・・石英基板裏側、
３３…アンダーバンプメタル、３４…ハンダバンプ、３６…接地線、
４５…動作領域（アクティブ領域）
【図１】
2004247379.tif 000003
【図２】
2004247379.tif 000004
【図３】
2004247379.tif 000005
【図４】
2004247379.tif 000006
【図５】
2004247379.tif 000007
【図６】
2004247379.tif 000008
【図７】
2004247379.tif 000009