(57)【要約】【課題】アクティブマトリクス型液晶表示装置に用いられる電極基板において、ＴＦＴの活性層となる多結晶薄膜の粒界上にゲート電極を形成した場合でも、移動度等の低下や閾値等のばらつきを抑えて良好な電気的特性を得る。【解決手段】ＴＦＴを構成するゲート電極１２を、多結晶薄膜３上において平面的に直線状でない形状に配置することにより、いずれか一方の電極端については粒界と重ならないようにする。【選択図】      図１
2004273820.tif 000002
【特許請求の範囲】
【請求項１】
非晶質半導体薄膜を溶融結晶化してなる多結晶薄膜を有し、前記多結晶薄膜を活性層とするスイッチング素子が形成された電極基板において、
前記スイッチング素子を構成するゲート電極が、前記多結晶薄膜上で平面的に直線状でない形状に配置されることを特徴とする電極基板。
【請求項２】
非晶質半導体薄膜を溶融結晶化してなる多結晶薄膜を有し、前記多結晶薄膜を活性層とするスイッチング素子が形成された電極基板において、
共通のゲート電極を有する複数の前記スイッチング素子が、平面的に直線状でない位置に配置されることを特徴とする電極基板。
【請求項３】
前記ゲート電極が、少なくとも一箇所の曲がり部を有することを特徴とする請求項１又は２に記載の電極基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に用いられる電極基板に関し、詳しくはアクティブマトリクス型液晶表示装置のアレイ基板として用いられる電極基板に関する。
【０００２】
【従来の技術】
近年、液晶表示装置においては、画素毎に液晶を駆動するための薄膜トランジスタを配置したアクティブマトリクス型液晶表示装置が主流になりつつある。
【０００３】
ここで、一般的なアクティブマトリクス型液晶表示装置において、多結晶シリコンを活性層に用いた薄膜トランジスタをアレイ基板上に形成する場合の手順について説明する。
【０００４】
図６は、アレイ基板上に薄膜トランジスタを形成する場合の製造プロセスを示す概略断面図である。以下、図６の（ａ）〜（ｆ）の順に説明する。
【０００５】
（ａ）ガラスなどの絶縁基板１上に、プラズマＣＶＤ法等により非晶質半導体薄膜２を堆積する。
【０００６】
（ｂ）非晶質半導体薄膜２をエキシマレーザ光等のエネルギービームを照射して溶融結晶化する。
【０００７】
（ｃ）溶融結晶化した非晶質半導体薄膜２をパターニングして多結晶薄膜３を形成し、その上にシリコン酸化膜等によるゲート絶縁膜４をプラズマＣＶＤ法等により形成する。
【０００８】
（ｄ）金属膜をスパッタ法等により成膜し、パターニングすることでゲート電極１２を形成する。次いで、ゲート電極１２をマスクとして、ｐ型もしくはｎ型の不純物を高濃度に注入し、薄膜トランジスタのソース領域５／ドレイン領域６を形成する。
【０００９】
（ｅ）アニールを行って不純物を活性化した後、層間絶縁膜７を形成し、さらにパターニングしてコンタクトホール８を開口する。
【００１０】
（ｆ）スパッタ法等で金属膜を形成した後、レジストを剥離してソース電極１１／ドレイン電極１３を形成する。
【００１１】
上記薄膜トランジスタの製造プロセスにおいて、従来は、非晶質半導体薄膜２をエキシマレーザ光等のエネルギービームを照射して溶融結晶化する際、結晶粒径を拡大させるためにスリット状のマスクを用いてレーザ光をスキャンすることにより溶融結晶化している（例えば、特許文献１、特許文献２）。
【００１２】
【特許文献１】
特開昭５６−１３７５４６号公報
【００１３】
【特許文献２】
特表２０００−５０５２４１
【００１４】
【発明が解決しようとする課題】
図７は、溶融結晶化の原理を示す概略断面図である。溶融結晶化においては、スリット９を通して非晶質半導体薄膜２に照射された部分が溶融され、固液界面となる核１０の領域から横方向（矢印方向）に結晶化される。その時、照射された部分の中心付近で粒界２０が筋状に発生する。先に説明したように、溶融結晶化した非晶質半導体薄膜２はパターニングされて多結晶薄膜３となるため、多結晶薄膜３と粒界２０とが重なる位置はそれぞれ異なる。
【００１５】
したがって、この粒界２０上にゲート電極がかかる（平面的に重なる）こともあり、このような配置となった場合は、薄膜トランジスタの電気的特性（移動度等）の低下を引き起こすことになる。また、基板１内で粒界２０にかかっているゲート電極と、そうでないゲート電極とが存在することになるため、基板全体として電気的特性（閾値等）のばらつきが生じることになる。
【００１６】
本発明の目的は、粒界上にゲート電極を形成した場合においても、移動度等の低下や閾値等のばらつきを抑えて良好な電気的特性を得ることができる表示装置用電極基板を提供することにある。
【００１７】
【課題を解決するための手段】
上記課題を解決するため、請求項１の発明は、非晶質半導体薄膜を溶融結晶化してなる多結晶薄膜を有し、前記多結晶薄膜を活性層とするスイッチング素子が形成された電極基板において、前記スイッチング素子を構成するゲート電極が前記多結晶薄膜上で平面的に直線状でない形状に配置されることを特徴とする。
【００１８】
請求項２の発明は、非晶質半導体薄膜を溶融結晶化してなる多結晶薄膜を有し、前記多結晶薄膜を活性層とするスイッチング素子が形成された電極基板において、共通のゲート電極を有する複数の前記スイッチング素子が、平面的に直線状でない位置に配置されることを特徴とする。
【００１９】
請求項３の発明は、請求項１又は２において、前記ゲート電極が、少なくとも一箇所の曲がり部を有することを特徴とする。
【００２０】
好ましい形態として、上記電極基板は、少なくとも、マトリクス状に配線された複数の走査線及び複数の信号線と、前記マトリクスの各格子毎に配置されたスイッチング素子と、前記各スイッチング素子に対応して配置された複数の画素電極とが主面上に形成されたアレイ基板として構成される。
【００２１】
【発明の実施の形態】
以下、本発明に係わる表示装置用電極基板をアクティブマトリクス型液晶表示装置に適用した場合の実施の形態について説明する。
【００２２】
まず、本実施の形態に係わる液晶表示装置の基本構成を図２に示す回路構成図により説明する。なお、以下の説明に用いる図面において、図６及び図７と同等部分には同一符号を付している。
【００２３】
液晶パネル１００では、複数の信号線Ｓ１〜Ｓｍ（以下、総称Ｓ）と複数の走査線Ｇ１〜Ｇｎ（以下、総称Ｇ）とが、図示しない絶縁層を介してマトリクス状に配線されている。信号線Ｓ及び走査線Ｇの各交差部には、薄膜トランジスタ（ＴＦＴ）からなるスイッチング素子ＳＷ１１〜ＳＷｎｍ（以下、総称ＳＷ）がアレイ基板１上に配置されている。
【００２４】
各スイッチング素子ＳＷのソース電極１１は信号線Ｓに接続され、ゲート電極１２は走査線Ｇに接続され、更にドレイン電極１３には画素電極１４及び補助容量（Ｃｓ）１５がそれぞれ接続されている。なお、スイッチング素子ＳＷは、非晶質半導体薄膜を光照射して溶融結晶化し、これをパターニングして得た多結晶薄膜を活性層とするスイッチング素子である。
【００２５】
画素電極１４と相対して配置された共通電極１６は、図示しない対向基板上に形成されている。そして、画素電極１４と共通電極１６との間には液晶層１７が挟持され、液晶容量Ｃｌｃを形成している。
【００２６】
液晶パネル１００には、信号線駆動回路としてのＸドライバ１８、走査線駆動回路としてのＹドライバ１９が備えられており、Ｙドライバ１９から各走査線Ｇに供給される走査信号により、スイッチング素子ＳＷがオン／オフされるタイミングに同期して、Ｘドライバ１８から各信号線Ｓに画素信号が供給されることで、画像表示がなされる。
【００２７】
次に、各スイッチング素子ＳＷにおけるゲート電極１２の配置について説明する。
【００２８】
図１は、スイッチング素子ＳＷを構成するＴＦＴの電極構造を示す概略平面図である。図１において、多結晶薄膜３の両端にはソース電極１１とドレイン電極１３が形成されており、その上部には図示しないゲート絶縁膜を介してゲート電極１２が形成されている。
【００２９】
図１に示す実施の形態では、図示しないゲート絶縁膜上に配置するゲート電極１２の形状をクランク状とすることにより、ゲート電極１２が矩形パターンの多結晶薄膜３上で平面的に直線状でない形状となるようにしている。このような形状のゲート電極１２は、図示しないゲート絶縁膜上で金属膜をパターニングする際に用いるマスクパターンに２箇所の曲がり部を設けることにより形成することができる。
【００３０】
上記構成によれば、クランク状に形成されたゲート電極１２のうち、いずれか一方の電極端では多結晶薄膜３を形成する際に発生した粒界２０と平面的に重ならないようにすることができる。図１の例では、一方の電極端１２ａは粒界２０と重なっているが、他方の電極端１２ｂでは粒界２０との重なりが回避されている。これは、粒界２０が他の位置に発生していても同じであり、いずれの場合も、多結晶薄膜３上においてゲート電極１２の全長に渡って粒界２０と重なることはない。ちなみに、一点鎖線で示す電極端１２ｃは、ゲート電極１２を直線状に配置した従来の電極構造を示している。従来の電極構造では、多結晶薄膜３上においてゲート電極１２の全長に渡って粒界２０と重なることになる。
【００３１】
図１に示すように、ゲート電極１２を直線状でない形状に配置することにより、いずれか一方の電極端については粒界と重ならないようにすることができるため、ゲート電極１２が粒界２０と重なることにより生じる移動度等の低下や閾値等のばらつき抑えることができ、良好な電気的特性を得ることが可能となる。
【００３２】
ここで、本実施の形態による電極構造と従来の電極構造による移動度の傾向を図３により説明する。図３は、各電極構造によるＴＦＴの移動度の傾向を示す説明図である。図中、サンプルＡは従来の電極構造によるＴＦＴを示したものであり、ゲート電極が粒界と重なっていない場合（粒界なし）と、ゲート電極が粒界のすべてに重なっている場合（粒界あり）の移動度を示している。サンプルＢは本実施の形態の電極構造によるＴＦＴを示したものであり、ゲート電極が粒界と重なっていない場合と、ゲート電極のいずれかの電極端もしくは電極端の一部が粒界と重なっている場合（粒界あり＋なし）の移動度を示している。また、点線のラインはＴＦＴの動作に必要な移動度μｔｈ（閾値）を示している。
【００３３】
図３において、いずれのサンプルも粒界なしでは必要な移動度μｔｈが確保されている。しかし、サンプルＡでは、粒界ありの場合に必要な移動度μｔｈを下回ってしまうため、電気的特性の低下と閾値のばらつきが生じている。これに対してサンプルＢでは、粒界あり＋なしにおいても必要な移動度μｔｈを確保することができるため、電気的特性の低下や閾値のばらつきが少なく、良好な電気的特性が得られている。
【００３４】
次に、他の実施の形態について図４（ａ）〜（ｄ）を参照しながら説明する。図４の各図においては、図１と同等部分には同一符号を付している。
【００３５】
図４（ａ）では、同じ矩形パターンからなる多結晶薄膜３が２箇所にあり、それぞれ共通のゲート電極１２と接続する場合に、２つのＴＦＴを平面的に直線状でない位置に配置した例を示している。粒界２０は、実際には図５に示すように、基板全体で複数の不規則な筋状に形成される（各図では便宜的に粒界２０を直線的に描いている）。したがって、図４（ａ）のような配置では、一方の電極端１２ａは粒界２０と重なるが、他方の電極端１２ｂは粒界２０との重なることがなく、多結晶薄膜３ａ、同３ｂ上において、ゲート電極１２の全長に渡って粒界２０と重なることを回避することができる。
【００３６】
なお、図４（ａ）では２つのＴＦＴを平面的に直線状でない位置に配置した例について示しているが、ＴＦＴの個数や配置は本実施の形態に限定されるものではない。
【００３７】
また、図４（ｂ）は、ゲート電極１２に４箇所の曲がり部を設けて凸形状に配置した例を示している。この場合、多結晶薄膜３上には粒界２０ａ又は２０ｂのいずれかが発生することが考えられるが、粒界の影響を受けるのは片側だけとなり、多結晶薄膜３上において、ゲート電極１２の全長に渡って粒界２０と重なることを回避することができる。
【００３８】
さらに、図４（ｃ）及び図（ｄ）に示すように、ゲート電極１２が矩形パターンの多結晶薄膜３上で平面的に直線状でない形状となるように配置するようにしてもよい。この場合も、多結晶薄膜３上のいずれかの位置に粒界２０が発生することが考えられるが、粒界と重なるのはゲート電極１２の一部だけとなり、他の部分は粒界２０と重なることはないため、多結晶薄膜３上において、ゲート電極１２の全長に渡って粒界２０と重なることを回避することができる。
【００３９】
したがって、図４（ａ）〜（ｄ）に示す実施の形態においても、ゲート電極１２が粒界２０と重なることにより生じる移動度等の低下や閾値等のばらつき抑えることができ、良好な電気的特性を得ることが可能となる。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、ゲート電極を多結晶薄膜上で平面的に直線状でない形状とすることにより、いずれか一方の電極端については粒界と重ならないようにすることができるため、ゲート電極が粒界と重なることにより生じる移動度等の低下や閾値等のばらつき抑えることができ、良好な電気的特性を得ることが可能となる。
【図面の簡単な説明】
【図１】スイッチング素子ＳＷを構成するＴＦＴの電極構造を示す概略平面図。
【図２】液晶表示装置の基本構成を示す回路構成図。
【図３】実施の形態による電極構造と従来の電極構造による移動度の傾向を示す説明図。
【図４】（ａ）〜（ｄ）は他の実施の形態を示す概略平面図。
【図５】基板上での粒界の発生形状を示す説明図。
【図６】アレイ基板上に薄膜トランジスタを形成する場合の製造プロセスを示す概略断面図。
【図７】溶融結晶化の原理を示す概略断面図。
【符号の説明】
２…非晶質半導体薄膜
３…多結晶薄膜
１１…ソース電極
１２…ゲート電極
１３…ドレイン電極
２０…粒界
【図１】
2004273820.tif 000003
【図２】
2004273820.tif 000004
【図３】
2004273820.tif 000005
【図４】
2004273820.tif 000006
【図５】
2004273820.tif 000007
【図６】
2004273820.tif 000008
【図７】
2004273820.tif 000009