(57)【要約】【課題】動作速度が速く回路構成が簡単な変成器試験装置を提供すること。【解決手段】被試験変成器の２次出力を標準変成器の２次出力と比較して前記被試験変成器を試験する装置において、前記標準変成器の２次出力に基き、標準信号Ｖｓを形成する標準信号形成手段ＣＴｓ，ＶＴｓと、前記標準変成器の２次出力および前記被試験変成器の２次出力が与えられ、前記標準変成器および前記被試験変成器の各２次出力の差を取り出す２次巻線を持った偏差変成器ＣＣ，ＶＣを有し、この偏差変成器の出力に基き偏差信号ΔＶを形成する偏差信号形成手段１７，１８，３７，３８と、前記標準出力形成手段および前記偏差出力形成手段の各出力が与えられることにより下式によって比誤差εおよび位相角θを求める演算手段１６，３６とをそなえたことを特徴とする変成器試験装置。【数１】2004233083.tif 000006【選択図】  図１
2004233083.tif 000002
【特許請求の範囲】
【請求項１】
被試験変成器の２次出力を標準変成器の２次出力と比較して前記被試験変成器を試験する装置において、
前記標準変成器の２次出力に基き、標準信号Ｖｓを形成する標準信号形成手段と、
前記標準変成器の２次出力および前記被試験変成器の２次出力が与えられ、前記標準変成器および前記被試験変成器の各２次出力の差を取り出す２次巻線を持った偏差変成器を有し、この偏差変成器の出力に基き偏差信号ΔＶを形成する偏差信号形成手段と、
前記標準出力形成手段および前記偏差出力形成手段の各出力が与えられることにより下式によって比誤差εおよび位相角θを求める演算手段と
をそなえたことを特徴とする変成器試験装置。
【数１】
2004233083.tif 000005
【請求項２】
請求項１記載の変成器試験装置において、
前記標準出力手段は、乗算型ＤＡ変換器を用いた増幅回路として構成され、前記標準変成器の２次出力が与えられてその振幅調整を行うものである変成器試験装置。
【請求項３】
請求項１記載の変成器試験装置において、
前記標準変成器および被試験変成器は変流器であり、前記偏差変成器は、前記標準変成器の２次出力が与えられる第１の１次巻線、および前記被試験変成器の２次出力が与えられる第２の１次巻線、ならびに前記第１および第２の１次巻線への各入力の差を取り出す２次巻線を持つものである変成器試験装置。
【請求項４】
請求項１記載の変成器試験装置において、
前記標準変成器および被試験変成器は、計器用変圧器であり、前記偏差変成器は前記標準変成器の２次出力および前記被試験変成器の２次出力が各端に与えられ１次巻線と、ならびに前記１次巻線に与えられる２つの２次出力の差を取り出す２次巻線とを有する変成器試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、変成器すなわち変流器、計器用変圧器を試験する装置に係り、特に比誤差および位相角を試験する装置に関する。
【０００２】
【従来の技術】
従来のこの種の装置として、図４に示すものがある。この装置は、標準変流器ＣＴｓおよび被試験変流器ＣＴｘを共通電源ＡＣに接続して、標準変成器ＣＴｓの２次出力を補助変流器ＣＴｏにより取出し、また偏差変流器ＣＣにより差信号ΔＶｅを取り出して、この差信号ΔＶｅがゼロになるように偏差変流器ＣＣに補正電流ΔＩｅを流して平衡を取り、平衡したときの加算した比誤差および位相角の大きさを求めるものである。
【０００３】
ここで、平衡を取るために、補助変流器ＣＴｏの２次出力を電流−電圧変換回路１に与えて標準信号Ｖｓを形成し、これを基準相回路２および移相回路３に与えて、これら両回路２，３の出力である基準相信号および移相信号を、零検出回路６が調整型混合回路４によって各別に調整しつつ補正回路５に帰還信号を与え、補正回路５の出力ΔＩｅを補正電流として偏差変流器ＣＣに与える。
【０００４】
このときの調整型混合回路４における、帰還信号の基準相信号および移相信号の調整量が、比誤差および位相角となる。
【０００５】
【特許文献１】
特公昭５７−５７６６７号公報
【０００６】
【発明が解決しようとする課題】
このように差信号ΔＶｅがゼロになるように、比誤差と位相角とに分けて帰還動作を行っているため、動作速度を上げることが困難であるという問題がある。すなわち、動作速度を上げようとすると、帰還量を増すことになり、発振とかハンチングを引き起こし不安定になる。そこで、動作速度を抑える必要が生じる。
【０００７】
加えて、帰還回路とか零検出回路が装置構成におけるかなり大きな部分を占めており、これらの回路が存在する分だけ回路構成を複雑化している。
【０００８】
本発明は上述の点を考慮してなされたもので、動作速度が速く回路構成が簡単な変成器試験装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的達成のため、本発明では、
被試験変成器の２次出力を標準変成器の２次出力と比較して前記被試験変成器を試験する装置において、前記標準変成器の２次出力に基き、標準信号Ｖｓを形成する標準信号形成手段と、前記標準変成器の２次出力および前記被試験変成器の２次出力が与えられ、前記標準変成器および前記被試験変成器の各２次出力の差を取り出す２次巻線を持った偏差変成器を有し、この偏差変成器の出力に基き偏差信号ΔＶを形成する偏差信号形成手段と、前記標準出力形成手段および前記偏差出力形成手段の各出力が与えられることにより下式によって比誤差εおよび位相角θを求める演算手段とをそなえたことを特徴とする変成器試験装置、
【数２】
2004233083.tif 000003
を提供するものである。
【００１０】
【発明の実施の形態】
図１は、本発明の一実施例の回路構成を示すブロック線図である。この実施例では、試験対象となる変成器が変流器である。この図１において、図３と同一符号は同一要素を示している。
【００１１】
そして、図１において、標準変流器ＣＴｓ、補助変流器ＣＴｏおよび比試験変流器ＣＴｘは、図３に示した従来回路と同様であるが、偏差変流器ＣＣは図３のものが補正電流ΔＩｅを流す巻線があるのに対し、図１の実施例ではこの巻線が設けられていない。すなわち、偏差変流器ＣＣへの電流帰還は行わない構成となっている。
【００１２】
この実施例では、標準変流器ＣＴｓから標準電流が与えられる補助変流器ＣＴｏの出力は、演算増幅器ＯＡを用いた電流・電圧変換回路１１に与えられて電圧信号に変換された上で、振幅調整回路１２に与えられる。振幅調整回路１２は、乗算型Ｄ／Ａ変換器とこの乗算型Ｄ／Ａ変換器の出力側に接続された演算増幅器ＯＡとにより構成される。そして、乗算型Ｄ／Ａ変換器には、後述するＣＰＵ１６から帰還信号が与えられて振幅調整回路１２の出力Ｖｓの調整が行われる。
【００１３】
振幅調整回路１２の出力Ｖｓは、同期回路１３およびＡＤ変換器１４に与えられ、それらの各出力はＣＰＵ１６に与えられる。ＣＰＵ１６には、これとともに偏差増幅回路１７から偏差変流器ＣＣの出力である偏差信号ΔＶｉがＡＤ変換器１８を介して与えられる。
【００１４】
ＣＰＵ１６は、同期回路１３およびＡＤ変換器１４からの標準変流器ＣＴｓおよび被試験変流器ＣＴｘの各２次出力に基づく信号の外に、設定入力回路１５からの設定信号が与えられて上述した振幅調整回路１２への帰還信号を形成するとともに、表示部１９に与えるべき表示出力信号を形成する。併せて、外部通信回路２０との間で信号の授受を行う。
【００１５】
このように構成された図１の回路において、ＣＰＵ１６は、標準信号Ｖｓおよび偏差信号ΔＶｉの両データを用いて、設定入力回路１５により設定された内容の演算を行う。設定入力回路１５による設定は、比誤差ε（％）および位相角（ｒａｄ）である。
【００１６】
ＣＰＵ１６による比誤差ε（％）および位相角（ｒａｄ）の演算は、設定入力回路１５の設定に基づき、次式にしたがって行う。
【００１７】
【数３】
2004233083.tif 000004
すなわち、比誤差ε（％）を求めるには、標準信号Ｖｓと偏差ΔＶｉとにより、上記式（１）に示された演算を行う。
【００１８】
また、位相角θ（ｒａｄ）を求めるには、まず標準信号Ｖｓを用いて９０°位相角に相当する時間データをシフトすることにより、直角相Ｖｓ（ｔ−ｔ／４）を求める。次いで、この直角相Ｖｓ（ｔ−ｔ／４）および偏差信号ΔＶｉを用いて上記式（２）に示された演算を行う。
【００１９】
ＣＰＵ１６は、このようにして得られた演算結果、すなわち比誤差ε（％）および位相角θ（ｒａｄ）を、表示部１９に出力して表示を行う。また、ＣＰＵ１６は、外部通信回路２０を介して図示しない外部回路に出力し、かつ外部回路から入力を得ることもできる。
【００２０】
図２は、本発明の他の実施例を示したブロック線図であり、この実施例では試験対象となる変成器が計器用変圧器である。
【００２１】
そして、この実施例では、図１に示した実施例における補助変流器ＣＴｏと偏差変流器ＣＣとの組み合わせに替えて、偏差変圧器ＶＣを設けている。この偏差変圧器ＶＣの１次巻線両端に、標準変圧器ＶＴｓと被試験変圧器ＶＴｘの各２次出力を与え、２次出力として現れる偏差電圧ΔＶｖを、偏差増幅回路３７およびＡＤ変換器３８を介してＣＰＵ３６に与え、標準信号Ｖｓとの比較に供する。
【００２２】
標準信号Ｖｓは、図１の実施例と同様に構成された、電圧増幅回路３１、振幅調整回路３２、同期回路３３およびＡＤ変換回路３４等が、標準変圧器ＶＴｓから与えられる電圧を処理することにより形成される。
【００２３】
そして、ＣＰＵ３６は、図１の実施例について説明したと同様に、上記式（１）および（２）に示す演算を行い、表示および必要な通信を行う。
【００２４】
図３は、図１および図２に示した実施例に用い得る信号処理回路の他の例を示したものである。
【００２５】
この信号処理回路では、図１および図２の実施例ではソフトウェアにより１／４周期移相して形成していた移相信号形成を、アナログ的に形成するようにしたものである。そして、基準信号Ｖｓから９０°移相信号を形成するための積分回路５１を設けている。９０°移相信号を用いることにより、位相角誤差を求めることができる。
【００２６】
ＣＰＵ１６，３６は、基準信号Ｖｓ、この基準信号Ｖｓから形成した移相信号、および偏差信号ΔＶｉを得て被試験変成器の試験を行う。
【００２７】
また、図１および図２に示した実施例では、同期回路１３，３３により形成していた同期信号をＰＬＬ５３により基準周波数の信号Ｖｓを逓倍して形成することとしている。
【００２８】
【発明の効果】
本発明は上述のように、偏差変成器により被試験変成器の２次出力と標準変成器の２次出力との偏差を取り出して、標準信号とともに演算手段に与え比誤差εおよび位相角θを求めるようにしたため、従来の変成器試験装置のように偏差をゼロにするための帰還回路を用いることなく、変成器の試験を行うことができる。このため、回路構成が簡単でしかも動作速度の速い試験装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す回路図。
【図２】本発明の他の実施例の構成を示す回路図。
【図３】本発明に用い得る信号処理回路の他の例を示す回路図。
【図４】従来の変成器試験装置の構成を示す回路図。
【符号の説明】
１  増幅回路
２  基準相回路
３  移相回路
４  調整型混合回路
５  補正回路
６  零検出回路
１１  電流・電圧変換回路
１２  振幅調整回路
１３  同期回路
１４  ＡＤ変換器
１５  設定入力回路
１６  ＣＰＵ
１７  偏差増幅回路
１８  ＡＤ変換器
１９  表示部
２０  外部通信回路
３１  電圧増幅回路
３２  振幅調整回路
３３  同期回路
３４  ＡＤ変換器
３５  設定入力回路
３６  ＣＰＵ
３７  偏差増幅回路
３８  ＡＤ変換器
３９  表示部
４０  外部通信回路
【図１】
2004233083.tif 000007
【図２】
2004233083.tif 000008
【図３】
2004233083.tif 000009
【図４】
2004233083.tif 000010