(57)【要約】【課題】レイアウトパターンデータの簡単な図形処理により、複数個の電源端子を有するマクロセルのレイアウトを検証する。【解決手段】レイアウト検証装置は、マクロセルのレイアウトパターンを記憶する固定ディスク１２４と、電源端子毎に電源端子に接続される電源供給配線と電源端子との接続状態を判断するための条件を設定する設定回路と、電源端子毎に、レイアウトパターンに基づいて電源端子と電源供給配線との形態的な特性値（接続幅、接続面積）を算出し、算出された特性値と条件とに基づいて電源端子毎に、電源供給配線の接続状態を判断するＣＰＵ１２０と、判断された接続状態を出力するモニタ１０４とを含む。【選択図】        図１
2004247576.tif 000002
【特許請求の範囲】
【請求項１】
２以上の電源端子を有するマクロセルを搭載した半導体集積回路のレイアウトを検証する装置であって、
前記マクロセルのレイアウトパターンを記憶するための記憶手段と、
前記電源端子毎に、前記電源端子に接続される電源供給配線と前記電源端子との接続状態を判断するための条件を設定するための設定手段と、
前記電源端子毎に、前記レイアウトパターンに基づいて、前記電源端子と前記電源供給配線との形態的な特性値を算出するための算出手段と、
前記特性値と前記条件とに基づいて、前記電源端子毎に、電源供給配線の接続状態を判断するための判断手段と、
前記判断された接続状態を出力するための出力手段とを含む、半導体集積回路のレイアウト検証装置。
【請求項２】
前記算出手段は、前記電源端子と前記電源供給配線との接続幅の値を算出するための手段を含み、
前記条件は、前記算出された接続幅の値が、設定された接続幅のしきい値より小さいと、接続状態を不良と判断するという条件である、請求項１に記載の半導体集積回路のレイアウト検証装置。
【請求項３】
前記算出手段は、前記電源端子と前記電源供給配線との重なり部分の面積値を算出するための手段を含み、
前記条件は、前記算出された面積値が、設定された重なり部分の面積のしきい値より小さいと、接続状態を不良と判断するという条件である、請求項１に記載の半導体集積回路のレイアウト検証装置。
【請求項４】
前記出力手段は、前記２以上の電源端子の中で、前記接続状態が不良であると判断された電源端子を特定する情報を出力するための手段を含む、請求項１〜３のいずれかに記載の半導体集積回路のレイアウト検証装置。
【請求項５】
前記出力手段は、前記接続状態が不良であると判断された電源端子のレイアウトパターンを表わす情報を出力するための手段を含む、請求項１〜４のいずれかに記載の半導体集積回路のレイアウト検証装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路のレイアウトを検証する装置に関し、特に、複数個の電源端子を有するマクロセルを搭載する半導体集積回路のレイアウトを検証する装置に関する。
【０００２】
【従来の技術】
従来、半導体集積回路の設計工程においては、レイアウト設計終了後、正しく設計されたことを確認するための検証処理が行なわれている。検証する項目として設計基準値を確認するＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ）、レイアウトが回路図通り設計されたことを確認するＬＶＳ（Ｌａｙｏｕｔ  Ｖｓ  Ｓｃｈｅｍａｔｉｃ）、電気的ルールを確認するＥＲＣ（Ｅｌｅｃｔｒｉｃａｌ  Ｒｕｌｅ  Ｃｈｅｃｋ）がある。
【０００３】
従来の検証工程では、既存の検証装置を使用してＤＲＣを実行させ、レイアウトが定められた基準で行われているか確認した後、ＥＲＣおよびＬＶＳを実行させることにより、素子、電源配線、接地配線の接続状態をチェックし、回路接続情報と比較して正しく設計されていることを検証する。
【０００４】
半導体集積回路に搭載されるＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の大規模マクロセルは、電源端子を異なる複数の箇所に配置される場合が多い。これらの電源端子は、セル内部で配線により接続されている。従って、これらの複数の電源端子のうち、少なくとも１個にさえ電源を供給する配線が接続されていれば、ここからセル全体に電力が供給されるため、ＬＶＳおよびＥＲＣでは問題がない。そのため、すべての電源端子に対して、電源を供給する配線が漏れなくかつ十分な供給幅で接続されているか否かは、レイアウトパターンをＣＡＤ（Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）上で直接目視するか、あるいは別途ＩＲドロップ解析ツールを実行させて判定する必要があった。
【０００５】
特開平５−１９６６７６号公報（特許文献１）は、このような問題を解決する検証方法を開示する。特許文献１に開示された検証方法は、複数の機能ブロックを同一チップ上に搭載して構成され、この機能ブロック間の配線接続が、自動配線ツールにより行なわれる半導体集積回路において、機能ブロックの端子部の外周部に、デザイン・ルールにより規定される配線幅の最小限度値よりも小さい幅を有するダミー・ブロックを設けるステップと、このダミー・ブロックを用いて、自動配線接続における配線幅ならびに配線漏れのチェックを行なうステップとを含む。
【０００６】
特許文献１に開示された検証方法によると、半導体集積回路の構成要素である機能ブロックの端子部において、この機能ブロックの外周に所定幅のダミー・ブロックを設けることにより、自動配線時における配線幅および配線漏れのチェックを、計算機を用いて極めて容易且つ正確に行なうことができる。
【０００７】
【特許文献１】
特開平５−１９６６７６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献１に開示された検証方法では、端子に接続されるべき配線幅のチェック値が端子幅と等しい値に自動的に限定されるため、近年デザイン・ルール化されてきている配線層の占有率制限等の事情により、端子幅未満の配線幅で接続せざるを得ず、かつこの端子幅未満の配線幅で特性上十分な場合であっても一律的にエラーとして処理されてしまう。
【０００９】
本発明は、上述の課題を解決するためになされたものであって、その目的は、目視という主観的な手法によらず、新たな解析ツールを必要としないで、レイアウトパターンデータの簡単な図形処理により、複数個の電源端子を有するマクロセルに対して、電源を供給する配線が完全に接続されているか否かを検証する、半導体集積回路のレイアウト検証装置を提供することである。
【００１０】
【課題を解決するための手段】
この発明に係る半導体集積回路のレイアウト検証装置は、２以上の電源端子を有するマクロセルを搭載した半導体集積回路のレイアウトを検証する。この装置は、マクロセルのレイアウトパターンを記憶するための記憶手段と、電源端子毎に、電源端子に接続される電源供給配線と電源端子との接続状態を判断するための条件を設定するための設定手段と、電源端子毎に、レイアウトパターンに基づいて、電源端子と電源供給配線との形態的な特性値を算出するための算出手段と、特性値と条件とに基づいて、電源端子毎に、電源供給配線の接続状態を判断するための判断手段と、判断された接続状態を出力するための出力手段とを含む。
【００１１】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがってそれらについての詳細な説明は繰返さない。
【００１２】
＜第１の実施の形態＞
本発明の第１の実施の形態に係る半導体集積回路のレイアウト検証装置は、たとえばコンピュータにより実現される。以下、この発明の半導体集積回路のレイアウト検証装置を実現するための一つの具体例であるコンピュータシステムについて説明する。
【００１３】
図１に示すように、コンピュータシステム１００は、ＦＤ（Ｆｌｅｘｉｂｌｅ  Ｄｉｓｋ）１１６やＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ−Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）１１８などの記録媒体からデータやプログラムを読み込んだり書き込んだりするＦＤ駆動装置１０６、ＣＤ−ＲＯＭ駆動装置１０８を備えたコンピュータ１０２と、モニタ１０４などの出力装置と、キーボード１１０やマウス１１２などの入力装置とから構成される。
【００１４】
このようなコンピュータ１０２は、上記したＦＤ駆動装置１０６、ＣＤ−ＲＯＭ駆動装置１０８に加えて、相互にバスで接続されたＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１２０と、メモリ１２２と、固定ディスク１２４とを含む。ＦＤ駆動装置１０６やＣＤ−ＲＯＭ駆動装置１０８には、ＦＤ１１６やＣＤ−ＲＯＭ１１８が装着される。
【００１５】
本実施の形態に係る半導体集積回路のレイアウト検証装置は、コンピュータハードウェアとＣＰＵにより実行されるソフトウェア（プログラム）とにより実現される。このようなソフトウェアは、ＦＤ１１６やＣＤ−ＲＯＭ１１８などの記録媒体に格納されて流通し、ＦＤ駆動装置１０６、ＣＤ−ＲＯＭ駆動装置１０８によりこれらの記録媒体から読取られて固定ディスク１２４に一旦格納される。さらに固定ディスク１２４からメモリ１２２に読出されて、ＣＰＵ１２０により実行される。また、固定ディスク１２４には、階層的に構築された半導体集積回路のレイアウトデータや、このような階層毎のレイアウトデータからチップレイアウトを構築するために必要な各種のプログラムおよびデータが記憶される。
【００１６】
このように上述したコンピュータ１０２のハードウェア自体は一般的なものである。したがって、本発明の特徴的な部分は、ＦＤ１１６、ＣＤ−ＲＯＭ１１８、固定ディスク１２４などの記録媒体に記録されたソフトウェアにより実現される。
【００１７】
図２を参照して、本実施の形態に係る半導体集積回路のレイアウト検証処理の対象であるマクロセルのレイアウトパターンについて説明する。図２に示すように、このマクロセルは、マクロセルの枠２００の内部に少なくとも２個の電源端子２１０および電源端子２２０を有する。電源端子２１０の配線層は、第２配線層を想定する。電源端子２２０の配線層は、第２配線層を想定する。２個の電源端子２１０および電源端子２２０どうしは、マクロセル内部の配線により接続されている。
【００１８】
マクロセルの枠２００の外周に、電源配線２１１０および電源配線２１２０が配置される。電源配線２１１０および電源配線２１２０の配線層は、第１配線層を想定する。電源配線２２２０は、第１配線層の電源配線２１２０と電源端子２２０とを重なり２３２０をもって接続される。電源配線２２２０の配線層は、第２配線層を想定する。電源端子２１０も、第２配線層の電源配線により、電源配線２１１０と接続されるべき電源端子である。
【００１９】
幅２０１０は電源端子２１０の端子幅、幅２０２０は電源端子２２０の端子幅、幅２４２０は電源配線２２２０の配線幅である。
【００２０】
このようなマクロセルのレイアウトパターンは、以下のような構造のデータにより表わされる。マクロセルのレイアウトパターンデータ（以下パターンデータという。）は、セル枠αおよび電源端子β（Ｉ）（Ｉ＝１〜Ｎ：Ｎは電源端子数である。）を含む。このパターンデータは、電源端子β（Ｉ）に電源配線γ（Ｉ）を接続するようなデータを含む。セル枠を表わすデータであるαは、線分を情報とする線データのデータ形式であって、電源端子を表わすデータであるβ（Ｉ）および電源配線を表わすデータであるγ（Ｉ）は、線分で囲まれた内部の領域を情報とする面データのデータ形式である。
【００２１】
なお、このセル枠αおよび電源端子β（Ｉ）の値は、枠と電源端子のみで構成された既存の配置配線用ライブラリの情報をそのまま流用することも可能である。
【００２２】
図３を参照して、本実施の形態に係る半導体集積回路のレイアウト検証装置を実現するコンピュータのＣＰＵ１２０により実現されるプログラムの制御構造について説明する。
【００２３】
ステップ（以下、ステップをＳを略す。）１００にて、ＣＰＵ１２０は、変数Ｉを初期化（Ｉ＝１）する。Ｓ２００にて、ＣＰＵ１２０は、Ｉ番目の電源端子の基準値ＬＯ（Ｉ）を設定する。ＣＰＵ１２０は、基準値ＬＯ（Ｉ）を、セル枠α∩電源配線β（Ｉ）の図形演算処理により生成される線データの長さとして算出する。このとき、ＣＰＵ１２０は、電力供給配線から電源端子に電力が正常に供給される限りにおいて、セル枠α∩電源端子β（Ｉ）以下の任意の値を、基準値ＬＯ（Ｉ）として設定するようにしてもよい。この場合、この基準値ＬＯ（Ｉ）は、検証者によりキーボード１１０やマウス１１２から入力されるようにしてもよい。
【００２４】
Ｓ３００にて、ＣＰＵ１２０は、Ｉ番目の電源端子１００の配線幅である検証値Ｌ（Ｉ）を計測する。このとき、ＣＰＵ１２０は、検証値Ｌ（Ｉ）を、セル枠α∩電源端子β（Ｉ）∩電源配線γ（Ｉ）の図形演算処理により生成される線データの長さとして計測する。
【００２５】
Ｓ４００にて、ＣＰＵ１２０は、Ｓ３００にて計測した検証値Ｌ（Ｉ）がＳ２００にて設定した基準値ＬＯ（Ｉ）よりも小さいか否かを判断する。検証値Ｌ（Ｉ）が基準値ＬＯ（Ｉ）よりも小さい場合には（Ｓ４００にてＹＥＳ）、処理はＳ５００へ移される。もしそうでないと（Ｓ４００にてＮＯ）、処理はＳ６００へ移される。
【００２６】
Ｓ５００にて、ＣＰＵ１２０は、エラー処理を実行する。このとき、ＣＰＵ１２０は、モニタ１０４に、エラー箇所の図形データを出力する。Ｓ６００にて、ＣＰＵ１２０は、正常処理を行なう。すなわち、このＩ番目の電源端子の電源配線接続状況は正常であるとして処理を実行する。
【００２７】
Ｓ７００にて、ＣＰＵ１２０は、変数Ｉに１を加算する。Ｓ８００にて、ＣＰＵ１２０は、変数Ｉが電源端子数Ｎよりも大きいか否かを判断する。変数Ｉが電源端子数Ｎよりも大きいと（Ｓ８００にてＹＥＳ）、この処理を終了する。もしそうでないと（Ｓ８００にてＮＯ）、処理はＳ２００へ戻され、次の電源端子について電源供給配線との接続状態が検証される。
【００２８】
以上のような構造およびフローチャートに基づく、本実施の形態に係る半導体集積回路のレイアウト検証装置の動作について説明する。
【００２９】
検証者がレイアウト検証実行コマンドを入力すると、変数Ｉが初期化される（Ｓ１００）。１番目の電源端子（ここでは電源端子２１０とする。）の基準値ＬＯ（１）が設定される（Ｓ２００）。このとき、セル枠α∩電源端子β（１）の図形演算処理を実行し、その結果の線データの長さがＬＯ（１）とされる。または、ＬＯ（１）の値は、電力が正常に供給される限りにおいて、セル枠α∩電源端子β（１）の図形演算処理の結果である線データよりも小さく設定してもよい。１番目の電源端子２１０における配線幅である検証値Ｌ（１）が計測される（Ｓ３００）。このとき、Ｌ（１）は、セル枠α∩電源端子β（１）∩電源配線γ（１）の図形演算処理を実行するが、γ（１）＝０であるため、結果の線データの長さＬ（１）は０となる。
【００３０】
１番目の電源端子２１０における配線幅である検証値Ｌ（１）が０であるため、検証値Ｌ（１）は基準値ＬＯ（１）よりも小さいので（Ｓ４００にてＹＥＳ）、エラー処理が実行される（Ｓ５００）。このとき、エラー箇所の図形データがモニタ１０４に出力される。具体的には、図２に示す電源端子２１０のレイアウトパターンがモニタ１０４に出力される。
【００３１】
変数Ｉに１が加算されＩ＝２となり（Ｓ７００）、電源端子数Ｎ（Ｎ≧２）以下であるため（Ｓ８００にてＮＯ）、２番目の電源端子（これを電源端子２２０とする。）の基準値ＬＯ（２）が設定される（Ｓ２００）。２番目の電源端子における配線幅である検証値Ｌ（２）が計測される（Ｓ３００）。このとき、図２に示すように、電源端子２２０においては、セル枠α∩電源端子β（２）∩電源配線γ（２）の図形演算処理が実行され、その結果の線データの長さは幅２４２０として計測される。
【００３２】
２番目の電源端子２２０における配線幅である検証値Ｌ（２）は幅２４２０であって、２番目の電源端子の基準値ＬＯ（２）よりも小さい場合（Ｓ４００にてＹＥＳ）、エラー処理が実行される（Ｓ５００）。このとき、エラー箇所の図形データがモニタ１０４に出力される。具体的には、図２に示す電源端子２２０のレイアウトデータがモニタ１０４に出力される。
【００３３】
このような動作を、すべての電源端子について繰返し実行する。
以上のようにして、本実施の形態に係る半導体集積回路のレイアウト検証装置によると、２以上の電源端子を有するマクロセルを搭載した半導体集積回路のレイアウトを検証する際に、電源端子毎に、電源端子に接続される電源供給配線と電源端子との接続状態を判断するためのしきい値を予め設定しておいて、電源端子毎に、電源端子と電源供給配線との接続幅の値を計測して、計測された接続幅の値が、設定された接続幅の基準値よりも小さいと、接続状態不良と判断される。
【００３４】
このようにして、マクロセルの電源端子に対して電源供給配線が接続されていない場合や、あるいは任意に設定した基準値よりも狭い配線幅でしか接続されていない場合には、ともにエラーと判定されて、それぞれ該当する電源端子の形状が図形出力される。その結果、目視という主観的な手法によらず、かつ新たな解析ツールを必要としないで、レイアウトパターンデータの簡単な図形処理により、複数個の電源端子を有するマクロセルに対して、電源を供給する電源供給配線が完全に接続されているか否かを容易に検証することができる。
【００３５】
＜第２の実施の形態＞
以下、本発明の第２の実施の形態に係る半導体集積回路のレイアウト検証装置について説明する。本実施の形態に係る半導体集積回路のレイアウト検証装置は、前述の第１の実施の形態に係る半導体集積回路のレイアウト検証装置が、電源供給配線の接続幅で接続状態の良否を判断したのに対し、電源供給配線の接続面積により接続状態の良否を判断する点が異なる。本実施の形態に係る半導体集積回路のレイアウト検証装置を実現するコンピュータシステムは、前述の第１の実施の形態に係る半導体集積回路のレイアウト検証装置を実現するコンピュータシステムと同じである。したがって、それらについての詳細な説明はここでは繰返さない。
【００３６】
図４を参照して、本実施の形態に係る半導体集積回路のレイアウト検証装置を実現するコンピュータのＣＰＵ１２０で実行されるプログラムの制御構造について説明する。
【００３７】
なお、図４に示したフローチャートの中で、前述の図３に示したフローチャートと同じ処理については同じステップ番号を付してある。それらについての処理も同じである。したがって、それらについての詳細な説明はここでは繰返さない。
【００３８】
Ｓ１２００にて、ＣＰＵ１２０は、Ｉ番目の電源端子の面積基準値ＳＯ（Ｉ）を設定する。このときＣＰＵ１２０は、原則として面積基準値ＳＯ（Ｉ）は電源端子β（Ｉ）の面積と等しくするが、電力が正常に供給される限りにおいて、この電源端子β（Ｉ）の面積より小さい値を、面積基準値ＳＯ（Ｉ）として任意に設定することも可能である。Ｓ１３００にて、ＣＰＵ１２０は、Ｉ番目の電源端子における配線面積である検証値Ｓ（Ｉ）を計測する。このとき、ＣＰＵ１２０は、検証値Ｓ（Ｉ）を、電源端子β（Ｉ）∩電源配線γ（Ｉ）の図形演算処理により算出される面データとして計測する。
【００３９】
Ｓ１４００にて、ＣＰＵ１２０は、Ｓ１３００にて計測された検証値Ｓ（Ｉ）がＳ１２００にて設定された面積基準値ＳＯ（Ｉ）よりも小さいか否かを判断する。検証値Ｓ（Ｉ）が面積基準値ＳＯ（Ｉ）よりも小さいと（Ｓ１４００にてＹＥＳ）、処理はＳ５００へ移される。もしそうでないと（Ｓ１４００にてＮＯ）、処理はＳ６００へ移される。
【００４０】
以上のような構造およびフローチャートに基づく、本実施の形態に係る半導体集積回路のレイアウト検証装置の動作について説明する。なお、以下の動作の説明の中で、前述の第１の実施の形態と同様に、１番目の電源端子を電源端子２１０と、２番目の電源端子を電源端子２２０として説明する。
【００４１】
１番目の電源端子２１０の面積基準値ＳＯ（１）が設定される（Ｓ１２００）。このとき１番目の電源端子２１０の面積基準値ＳＯ（１）は、電源端子２１０の面積またはそれ以下の面積値であって、電源供給が正常に供給される値以上に設定される。
【００４２】
１番目の電源端子２１０における配線面積である検証値Ｓ（１）が計測される（Ｓ１３００）。このとき、検証値Ｓ（１）＝電源端子β（１）∩電源配線γ（１）の図形演算処理を実行するが、γ（１）が０であるため、図形演算結果の面データが０であり検証値Ｓ（１）が０となる。検証値Ｓ（１）が０であるため検証値Ｓ（１）は面積基準値ＳＯ（１）よりも小さいため（Ｓ１４００にてＹＥＳ）、エラー処理が実行される（Ｓ５００）。
【００４３】
変数Ｉに１が加算され（Ｓ７００）、２番目の電源端子２２０についての検証処理が実行される。
【００４４】
２番目の電源端子２２０の面積基準値ＳＯ（２）が設定される。このとき、ＳＯ（２）は電源端子２２０の面積または、電源端子２２０の面積よりも小さい値であって、電源端子２２０に十分な電力を供給できるだけの面積が設定される。２番目の電源端子２２０における配線面積である検証値Ｓ（２）が計測される。このとき、電源端子β（２）∩電源配線γ（２）の図形演算処理の実行結果である面データの面積がＳ（２）として計測される。このとき、検証値Ｓ（２）は、重なり部２３２０の面積として計測される。
【００４５】
検証値Ｓ（２）は重なり部分２３２０の面積であって、面積基準値ＳＯ（２）よりも小さい場合（Ｓ１４０にてＹＥＳ）、エラー処理が実行される（Ｓ５００）。
【００４６】
以上のようにして、本実施の形態に係る半導体集積回路のレイアウト検証装置によると、前述の第１の実施の形態に係る半導体集積回路のレイアウト検証装置の効果に加えて、配線幅ではなく配線面積により、電源端子と電源供給配線との接続状態を検証することができる。
【００４７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るレイアウト検証装置を実現するコンピュータシステムの制御ブロック図である。
【図２】本発明の実施の形態にレイアウト検証処理の対象であるセルレイアウトを示す図である。
【図３】本発明の第１の実施の形態に係るレイアウト検証装置で実行される検証処理のフローチャートである。
【図４】本発明の第２の実施の形態に係るレイアウト検証装置で実行される検証処理のフローチャートである。
【符号の説明】
１００  コンピュータシステム、１０２  コンピュータ、１０４  モニタ、１０６  ＦＤ駆動装置、１０８  ＣＤ−ＲＯＭ駆動装置、１１０  キーボード、１１２  マウス、１２０  ＣＰＵ、１２２  メモリ、１２４  固定ディスク、２００  マクロセルの枠（セル枠）、２１０，２２０  電源端子、２１１０，２１２０，２２２０  電源配線。
【図１】
2004247576.tif 000003
【図２】
2004247576.tif 000004
【図３】
2004247576.tif 000005
【図４】
2004247576.tif 000006