(57)【要約】【課題】複数の水平転送レジスタ、及び出力段回路を有するＣＣＤにおいて、水平駆動パルス、リセットパルスが原因で発生するノイズを、１系統しか有しないＣＣＤと同等レベルまでに抑える駆動システムを提供することを目的とする。【解決手段】各水平転送レジスタ１１及び１２、出力段回路１３及び１４に供給する水平駆動パルス、リセットパルスの位相をずらすことにより、パルスの変化点で発生するノイズのレスポンスを抑えることができる。【選択図】　図１
2004146991.tif 000002
【特許請求の範囲】
【請求項１】
被写体より入射された光学信号を電気信号に変換するため２次元的に配置された光電変換画素と、前記光電変換画素に隣接し垂直方向に電気信号を転送する垂直転送レジスタと、前記垂直転送レジスタにより垂直方向に転送された信号電荷を水平方向に転送する第１及び第２の水平転送レジスタと、前記第１及び第２の水平転送レジスタによって転送された信号電荷を画素単位のアナログ信号として取出すために画素周期で固定電位にリセットするリセットゲートの機能を持った第１及び第２の出力段手段と、基準となるクロックを発生する原発振手段と、前記原発振手段の出力基準クロックを入力として前記第１及び第２の水平転送レジスタを駆動するために必要なパルスを発生する水平駆動パルス発生手段と、前記基準クロックから前記第１及び第２の出力段手段が有するリセット機能に対してリセットを掛けるためのパルスを発生するリセットパルス発生手段とを備え、前記水平駆動パルス発生手段は、前記第１及び第２の水平転送レジスタに対して、互いに異なる位相をもったパルスを発生することを特徴とする撮像装置。
【請求項２】
水平駆動パルス発生手段にて、第１及び第２の水平転送レジスタに対して出力する２種類の水平駆動パルスは、約１８０度の位相差を有し、且つ２種類の水平駆動パルスは１レジスタおきに互い違いに印加することを特徴とする請求項１記載の撮像装置。
【請求項３】
複数有する水平転送レジスタのうち、或基準となる第１の水平転送レジスタから、前記第１の水平転送レジスタに対応する第１の出力段手段に出力する最後尾のレジスタに印加する水平駆動パルスをΦＨ１Ａ、前記ΦＨ１Ａとほぼ１８０度位相の異なるパルスをΦＨ２Ａとした時、前記ΦＨ１Ａの位相に対して、第２の水平転送レジスタ群の最後尾レジスタに印加する水平駆動パルスは、前記ΦＨ１Ａに対して位相が異なった水平駆動パルスΦＨ１Ｂとすることを特徴とする請求項１記載の撮像装置。
【請求項４】
リセットパルス発生手段は、水平駆動パルスΦＨ１ＡもしくはΦＨ１Ｂの位相に応じて位相を設定することを特徴とする請求項１記載の撮像装置。
【請求項５】
被写体より入射された光学信号を電気信号に変換するため２次元的に配置された光電変換画素と、前記光電変換画素に隣接し垂直方向に電気信号を転送する垂直転送レジスタと、前記垂直転送レジスタにより垂直方向に転送された信号電荷を水平方向に転送する第１及び第２の水平転送レジスタと、前記第１及び第２の水平転送レジスタによって転送された信号電荷を画素単位のアナログ信号として取出すために画素周期で固定電位にリセットするリセットゲートの機能を持った第１及び第２の出力段手段と、基準となるクロックを発生する原発振手段と、前記原発振手段の出力基準クロックを入力として前記第１及び第２の水平転送レジスタを駆動するために必要なパルスを発生する水平駆動パルス発生手段と、前記基準クロックから前記第１及び第２の出力段手段が有するリセット機能に対してリセットを掛けるためのパルスを発生するリセットパルス発生手段と、前記第１及び第２の出力段手段の出力信号に対して信号処理を行う第１の信号処理手段と、前記第１の信号処理手段からの出力信号を１ラインの信号にまとめる信号処理を行う第２の信号処理手段と、前記第１の信号処理手段及び前記第２の信号処理手段で使用するクロックを発生するクロック発生手段とを有し、前記クロック発生手段は、前記第１の信号処理手段及び前記第２の信号処理手段に対して発生するクロックは前記水平駆動パルス発生手段から発生する水平駆動パルスの位相に応じて位相を設定することを特徴とする撮像装置。
【請求項６】
第１の信号処理手段及び第２の信号処理手段に入力するクロックをクロック発生手段から出力するクロックを使用せずに、水平駆動パルス手段で発生した水平駆動パルスを使用することを特徴とする請求項５記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２系統以上の水平転送レジスタ群を有するＣＣＤを駆動するための撮像素子駆動システム、及びこの撮像素子駆動システムの用いて実現する撮像装置に関するものである。
【０００２】
【従来の技術】
近年、電子スチルカメラ、ビデオカメラ等で使用している撮像素子においては高付加価値化、高画質化の関点で、高画素を有する固体撮像素子（以下、ＣＣＤと記す）が搭載されている。
【０００３】
以下、高画素の光電変換した電気信号を出力するために、出力箇所が２箇所以上有する従来のＣＣＤについて、図１７から図１９を用いて説明する。なお、出願人は特許文献１に開示されている撮像装置を認識しているが、本発明の課題を明確にするために、先行技術として認識しているが文献公知としては認識していない図１７から図１９に示す撮像装置を従来例として説明する。
【０００４】
図１７は、従来の出力箇所が２箇所あるＣＣＤの構成図、及び該ＣＣＤを駆動するための周辺ブロック図である。図１７において、１００は本装置を動作するための基準となるクロックを発生する原発振回路、１はＣＣＤ、２は前記原発振回路１００で発生したクロックから、前記ＣＣＤ１の内部に配置された第１の水平転送レジスタ１１、及び第２の水平転送レジスタ１２にて前記電気信号を水平方向に転送するためのパルスを発生する水平駆動パルス発生回路、３は前記原発振回路１００で発生したクロックから、ＣＣＤ１の内部に配置されたリセットゲート機能を持った第１の出力段回路１３及び第２の出力段回路１４に対してリセットパルスを発生するリセットパルス発生回路である。なお、以下の説明では、図１７に示した通り、動作説明を判り易くするためにＣＣＤ１の出力箇所が２箇所である場合において説明する。
【０００５】
図１８は、ＣＣＤ１における第１の水平転送レジスタ１１と第２の水平転送レジスタ１２と第１の出力段回路１３と第２の出力段回路１４の部分を拡大し、各構成の動作を説明するための模式図である。同図（ａ）及び（ｅ）は第１及び第２の水平転送レジスタ１１及び１２の構成で、１１ａ及び１２ａは水平転送レジスタ１１及び１２の最終段に配置されたラストゲートレジスタ、同図（ｂ）は第１の転送タイミング、同図（ｃ）は第２の転送タイミングで、第１及び第２の転送タイミングは互いに１８０度の位相差を持っている。水平転送レジスタ１１及び１２は第１及び第２の転送タイミング（図１８（ｂ）（ｃ））に基づき、隣接した水平転送レジスタに画素データを転送していく。同図（ｄ）は出力段回路１３及び１４から画素データを出力するタイミングであるリセットパルスである。
【０００６】
図１９は、水平駆動パルス発生回路２で発生した水平駆動パルス（図１９（ａ）（ｂ）（ｅ）（ｆ））と、前記リセットパルス発生回路３で発生したリセットパルスのタイミングチャート（図１９（ｃ）（ｇ））、及び、２箇所の前記出力段回路１３、１４にてリセットパルスによるリセット動作が掛かることにより、ＣＣＤ１の基板等が影響を受けるレスポンスのイメージ（図１９（ｄ）（ｈ）（ｉ））を示した図である。
【０００７】
ここで、図１８、図１９に示すように、水平転送レジスタは、ほぼ１８０度位相差を持つ２種類のパルスが、１レジスタおきに互い違いに印加することで電気信号を転送する動作は、広く一般的に知られていることであり、また、今回はラストゲートレジスタ１１ａにΦＨ１としたが、特に、ΦＨ２でも構わない。
【０００８】
しかし、リセットパルスのタイミングはラストゲートレジスタに印加する水平駆動パルス（図１８の場合ではΦＨ１）と位相を合わす必要があり、図１９の通り、ΦＨ１の立ち上りから少し遅れたタイミングで出力する。
【０００９】
【特許文献１】
特開平１０−２２４６９２号公報（図１）
【００１０】
【発明が解決しようとする課題】
しかしながら上記の従来の構成では、図１９（ｃ）及び（ｇ）の第１の出力段回路１３及び第２の出力段回路１４でのリセットパルスのタイミングが同じ位相であるために、リセットパルスが動作することにより発生するノイズのエネルギーレスポンスも、図１９（ｉ）に示すように２倍近くになり、これがＣＣＤ１の基板などへ電気的な悪影響を及ぼし、水平転送レジスタが１つしか存在しないＣＣＤと比較してノイズのエネルギーレスポンスが２倍近くなる。よって、この大きくなったノイズがＣＣＤ１から出力される電気信号に重畳されて、映像信号の画質が低下するという題点を有していた。
【００１１】
本発明は上記従来の問題点を解決するもので、このノイズ成分を可能な限り抑圧するシステムを提供することを目的とする。
【００１２】
【課題を解決するための手段】
この目的を達成するために本発明の撮像素子駆動システムは、被写体より入射された光学信号を電気信号に変換するため２次元的に配置された光電変換画素と、前記光電変換画素に隣接し垂直方向に電気信号を転送する垂直転送レジスタと、前記垂直転送レジスタにより垂直方向に転送された信号電荷を水平方向に転送する第１及び第２の水平転送レジスタと、前記第１及び第２の水平転送レジスタによって転送された信号電荷を画素単位のアナログ信号として取出すために画素周期で固定電位にリセットするリセットゲートの機能を持った第１及び第２の出力段手段と、基準となるクロックを発生する原発振手段と、前記原発振手段の出力基準クロックを入力として前記第１及び第２の水平転送レジスタを駆動するために必要なパルスを発生する水平駆動パルス発生手段と、前記基準クロックから前記第１及び第２の出力段手段が有するリセット機能に対してリセットを掛けるためのパルスを発生するリセットパルス発生手段とを備え、前記水平駆動パルス発生手段は、前記第１及び第２の水平転送レジスタに対して、互いに異なる位相をもったパルスを発生する構成を有している。
この構成によって、出力段回路のリセット動作で発生するノイズのレスポンスを限りなく抑えることが可能となる。
【００１３】
【発明の実施の形態】
本発明の請求項１〜４に記載の発明は、被写体より入射された光学信号を電気信号に変換するため２次元的に配置された光電変換画素と、前記光電変換画素に隣接し垂直方向に電気信号を転送する垂直転送レジスタと、前記垂直転送レジスタにより垂直方向に転送された信号電荷を水平方向に転送する第１及び第２の水平転送レジスタと、前記第１及び第２の水平転送レジスタによって転送された信号電荷を画素単位のアナログ信号として取出すために画素周期で固定電位にリセットするリセットゲートの機能を持った第１及び第２の出力段手段と、基準となるクロックを発生する原発振手段と、前記原発振手段の出力基準クロックを入力として前記第１及び第２の水平転送レジスタを駆動するために必要なパルスを発生する水平駆動パルス発生手段と、前記基準クロックから前記第１及び第２の出力段手段が有するリセット機能に対してリセットを掛けるためのパルスを発生するリセットパルス発生手段とを備え、前記水平駆動パルス発生手段は、前記第１及び第２の水平転送レジスタに対して、互いに異なる位相をもったパルスを発生することを特徴とし、この構成により、出力段回路のリセット動作で発生するノイズのレスポンスを限りなく抑えることが可能にする作用が得られる。
【００１４】
請求項５及び６に記載の発明は、被写体より入射された光学信号を電気信号に変換するため２次元的に配置された光電変換画素と、前記光電変換画素に隣接し垂直方向に電気信号を転送する垂直転送レジスタと、前記垂直転送レジスタにより垂直方向に転送された信号電荷を水平方向に転送する第１及び第２の水平転送レジスタと、前記第１及び第２の水平転送レジスタによって転送された信号電荷を画素単位のアナログ信号として取出すために画素周期で固定電位にリセットするリセットゲートの機能を持った第１及び第２の出力段手段と、基準となるクロックを発生する原発振手段と、前記原発振手段の出力基準クロックを入力として前記第１及び第２の水平転送レジスタを駆動するために必要なパルスを発生する水平駆動パルス発生手段と、前記基準クロックから前記第１及び第２の出力段手段が有するリセット機能に対してリセットを掛けるためのパルスを発生するリセットパルス発生手段と、前記第１及び第２の出力段手段の出力信号に対して信号処理を行う第１の信号処理手段と、前記第１の信号処理手段からの出力信号を１ラインの信号にまとめる信号処理を行う第２の信号処理手段と、前記第１の信号処理手段及び前記第２の信号処理手段で使用するクロックを発生するクロック発生手段とを有し、前記クロック発生手段は、前記第１の信号処理手段及び前記第２の信号処理手段に対して発生するクロックは前記水平駆動パルス発生手段から発生する水平駆動パルスの位相に応じて位相を設定する構成を有し、このことにより映像信号を変化点で発生するエネルギーがノイズとなって映像信号に悪影響を及ぼすことを可能な限り抑える作用が得られる。
【００１５】
以下、本発明の実施の形態について、図１から図１６を用いて説明する。
【００１６】
（実施の形態１）
本発明の実施の形態１として図１〜図１０を用いて説明する。図１は本発明の実施の形態１における撮像素子駆動システムの構成を示すブロック図であり、同図において、１は固体撮像素子であるＣＣＤ、１５は画素単位で入射する光信号を電気信号に変換する光電変換画素、１６は光電変換画素１５からの電気信号である画素信号を垂直方向に転送する垂直転送レジスタ、１１は垂直転送レジスタ１６から転送されてくる画素信号を水平方向に転送する第１の水平転送レジスタである第１の水平転送レジスタ、１２は垂直転送レジスタ１６から転送されてくる画素信号を水平方向に転送する第２の水平転送レジスタである水平転送レジスタで、第１及び第２の水平転送レジスタ１１及び１２は複数のレジスタから構成されている。１３は第１の水平転送レジスタ１１から出力される画素信号をリセットパルスに基づいて出力する第１の出力段手段である第１の出力段回路、１４は第２の水平転送レジスタ１２から出力される画素信号をリセットパルスに基づいて出力する第２の出力段手段である第２の出力段回路であり、上記構成はＣＣＤ１内に設けられている。
【００１７】
１００は本装置を動作するための基準となるクロックを発生する原発振手段である原発振回路、２は原発振回路１００で発生したクロックからＣＣＤ１の内部に配置された第１及び第２の水平転送レジスタ１１及び１２にて画素信号を水平方向に転送するためのパルスを発生する水平駆動パルス発生手段である水平駆動パルス発生回路、３は原発振回路１００で発生したクロックからＣＣＤ１の内部に配置されたリセットゲート機能を持った第１の出力段回路１３及び第２の出力段回路１４に対して第１及び第２のリセットパルスを発生するリセットパルス発生手段であるリセットパルス発生回路である。
【００１８】
図１と従来の構成と異なる点は、水平駆動パルス発生回路２から各水平転送レジスタ毎に水平駆動パルスを出力することと、リセットパルス発生回路３も同様に各出力段回路毎にリセットパルスを出力することである。
【００１９】
以上のように構成された本実施の形態の撮像装置について、以下その動作を説明する。
【００２０】
まず、光電変換からＣＣＤ出力までの基本動作について説明する。
【００２１】
ＣＣＤ１はその基板上に多数の光電変換画素１５を有しており、光電変換画素１５が外部から入射する光学信号を電気信号に変換して垂直転送レジスタ１６に順次転送している。光電変換画素１５は、ＣＣＤのスペックにおける画素数に相当するものであり、近年の高画素ＣＣＤでは４００万画素の光電変換画素を備えている。また垂直転送レジスタ１６は光電変換画素１５と対になるように設けられており、光電変換画素１５と同数設けられている。
【００２２】
垂直転送レジスタ１６はＣＣＤ１上に垂直方向に並ぶように配置されており、光電変換画素１５からの電気信号を順次隣接する垂直転送レジスタ１６に転送していき、第１及び第２の水平転送レジスタ１１及び１２に転送する。
【００２３】
第１及び第２の水平転送レジスタ１１及び１２は、垂直転送レジスタ１６から順次転送されてくる電気信号を水平方向に順次転送していく。第１及び第２の水平転送レジスタ１１及び１２には、それぞれ第１及び第２の出力段回路１３及び１４が接続されており、第１及び第２の水平転送レジスタ１１及び１２から転送される電気信号を、リセットパルスに基づくタイミングで外部へ出力している。
【００２４】
次に、転送時の位相制御について説明する。
【００２５】
既に従来技術で説明した通りに、水平転送レジスタ１１及び１２はそれぞれ約１８０度位相差を有する２種類のパルスで、光電変換された電気信号を転送する。本実施の形態ではこの２種類の駆動パルスを、複数存在する水平転送レジスタ１１及び１２毎に互いに位相が異なるパルスを発生し、さらに独立で位相制御も可能にすることと、複数存在する出力段回路１３及び１４毎に互いに位相が異なるリセットパルスを発生し、水平駆動パルスの位相情報を基に独立で位相制御を可能にするという特徴がある。
【００２６】
水平駆動パルス発生回路２の具体構成を、図２から図４に示す。図２から図４において、２０１及び２０２は第１及び第２の水平転送レジスタ駆動用パルス発生回路で、原発振回路１００からの基準クロックを元に、第１及び第２の水平転送レジスタ１１及び１２の駆動パルスを発生する。２０３及び２０４は第１及び第２の水平転送レジスタ駆動用パルス発生回路２０１及び２０２からの駆動パルスに基づき、第１及び第２の水平転送レジスタ１１及び１２の位相制御を行う第１及び第２の水平転送レジスタ位相制御回路である。
【００２７】
図２は、原発振回路１００からの基準クロックを基に、第１及び第２の水平転送レジスタ駆動用パルス発生回路２０１及び２０２で、各水平転送レジスタ毎に駆動パルスを発生してから、それぞれ独立で第１及び第２の水平転送レジスタ位相制御回路２０３及び２０４で位相制御を行う構成である。
【００２８】
図３は、原発振回路１００からの基準クロックを基に、第１の水平転送レジスタ駆動用パルス発生回路２０１で共通の駆動パルスを発生させてから、第１及び第２の水平転送レジスタ位相制御回路２０３及び２０４で、独立で位相制御を行う構成である。
【００２９】
図４は、原発振回路１００からの基準クロックを基に、第１の水平転送レジスタ駆動用パルス発生回路２０１及び第１の水平転送レジスタ位相制御回路２０３で、基準となる第１の水平転送レジスタ用の駆動パルスの位相制御を行った後、第１の水平転送レジスタ位相制御回路２０３からの基準駆動パルスを基に、第２の水平転送レジスタ位相制御回路２０４で他の水平転送レジスタの駆動パルス位相制御を行う構成である。
【００３０】
このように様々な水平駆動パルス発生回路２の具体構成が考えられるが、何れの構成においても各々の水平転送レジスタ毎独立で位相を変化させることができる。
【００３１】
次にリセットパルスの位相制御は、前述の水平転送レジスタ位相制御回路で設定したΦＨ１Ａ、ΦＨ１Ｂの位相情報を基に決定される。またリセットパルスのクロックは、原発振回路１００からの基準クロックを基に発生される。
【００３２】
リセットパルス発生回路２の具体構成を、図５から図７に示す。図５から図７において、３０１及び３０２は第１及び第２の出力段回路リセットパルス発生回路で、原発振回路１００からの基準クロックを元に、第１及び第２の出力段回路１３及び１４の駆動パルスを発生する。３０３及び３０４は第１及び第２の出力段回路リセットパルス発生回路３０１及び３０２からの駆動パルスに基づき、第１及び第２の出力段回路１３及び１４の位相制御を行う第１及び第２の出力段回路位相制御回路である。
【００３３】
図５は、原発振回路１００からの基準クロックを基に、第１及び第２の出力段回路リセットパルス発生回路３０１及び３０２で、各リセットパルスを発生してから、それぞれ独立で第１及び第２の出力段回路位相制御回路３０３及び３０４で位相制御を行う構成である。
【００３４】
図６は、原発振回路１００からの基準クロックを基に、第１の出力段回路リセットパルス発生回路３０１で共通のリセットパルスを発生させてから、第１及び第２の出力段回路位相制御回路３０３及び３０４で、独立で位相制御を行う構成である。
【００３５】
図７は、原発振回路１００からの基準クロックを基に、第１の出力段回路リセットパルス発生回路３０１及び第１の出力段回路位相制御回路３０３で、基準となる第１の出力段回路１３用のリセットパルスの位相制御を行った後、第１の出力段回路位相制御回路３０３からの基準駆動パルスを基に、第２の出力段回路位相制御回路３０４で第２の出力段回路１４のリセットパルス位相制御を行う構成である。
【００３６】
このように様々なリセットパルス発生回路３の具体構成が考えられるが、何れの構成においても各々の出力段回路毎独立で位相を変化させることができる。
【００３７】
以上のように発生された水平駆動パルス及びリセットパルスが、ＣＣＤ１内の水平転送レジスタ１１及び１２と出力段回路１３及び１４にどのように入力されるかについて、以下説明する。
【００３８】
図８は水平駆動パルス及びリセットパルスに基づく動作を説明するための模式図である。ΦＨ１Ａ及びΦＨ２Ａは第１の水平転送レジスタ１１に入力される第１の水平駆動パルス、ΦＨ１Ｂ及びΦＨ２Ｂは第２の水平転送レジスタ１２に入力される第２の水平駆動パルスであり、ΦＨ１ＡとΦＨ１Ｂは同位相で、ΦＨ２ＡとΦＨ２Ｂは同位相で、ΦＨ１Ａ及びΦＨ２ＡとΦＨ１Ｂ及びΦＨ２Ｂは逆位相（約１８０度）である。
【００３９】
図９は図８の水平駆動パルス及びリセットパルスの入力タイミングを示すタイミングチャートで、同図（ａ）及び（ｂ）は第１の水平駆動パルスΦＨ１Ａ及びΦＨ２Ａをそれぞれ示している。同図（ｃ）は第１のリセットパルス、同図（ｄ）は第１のリセットパルスによるレスポンス成分、同図（ｅ）及び（ｆ）は第２の水平駆動パルスΦＨ１Ｂ及びΦＨ２Ｂをそれぞれ示している。同図（ｇ）は第２のリセットパルス、同図（ｈ）は第２のリセットパルスによるレスポンス成分、同図（ｉ）は第１及び第２のリセットパルスによるレスポンス成分で、第１及び第２のレスポンス成分を合成したものである。このレスポンス変動成分は、一般に１水平期間映像信号の切り替わりのタイミングで発生するノイズ成分に相当するもので、図示矢印はそのノイズレベルを模式的に示しており、矢印が長くなるほどノイズレベルが高いことを示している。なお、図示の矢印の長さ程度のノイズレベルは、画質を著しく低下させるほどのものではない。
【００４０】
図８で明確なように水平転送レジスタの１レジスタおきに約１８０度異なるパルスΦＨ１Ａ及びΦＨ２Ａ、ΦＨ１Ｂ及びΦＨ２Ｂが、夫々の水平転送レジスタに入力されていて、さらに第１のリセットパルス、第２のリセットパルスにおいても夫々の出力段回路に入力されている。
【００４１】
このような構成に対して、第１及び第２の水平駆動パルスと第１及び第２のリセットパルスを、図９（ａ）（ｂ）（ｃ）（ｅ）（ｆ）（ｇ）に示すようなタイミングにて入力した場合、第１のリセットパルス（図９（ｃ））と第２のリセットパルス（図９（ｇ））の位相が異なっているために、図９（ｉ）に示すように単位当たりで発生するレスポンス変動分も従来構成に対して約半分になる（図１９と比較参照）。
【００４２】
以上のように本実施の形態によれば、出力段回路１３及び１４のリセット動作により発生する単位当たりのノイズエネルギーのレスポンスが抑えられるために、ＣＣＤ１の出力電気信号に対しての悪影響も抑えることができる。これにより、映像信号の画質を向上させることができる。
【００４３】
なお、ＣＣＤ１の内部構成として図１に示すものの他に図１０に示すようなものが考えられる。図１０に示した撮像素子駆動システムと図１との違いは、図より明確なようにＣＣＤ１内の水平転送レジスタの構成が、図１が水平方向に２分割しているのに対し、図１０では垂直転送レジスタから電気信号を１画素おきに受けてから水平転送を行うという構成を取っている。
【００４４】
しかし、図１０の構成においても、図１の構成と同様に複数存在する水平転送レジスタの駆動パルス、及び複数存在する出力段回路のリセットパルスの位相を異なるように制御することで同等の効果は得ることができる。
【００４５】
なお、本実施の形態の説明では、水平転送レジスタと出力段回路のペアを２対としたが、３対以上を有するＣＣＤであっても、各水平駆動パルス、及びリセットパルスの位相を夫々ずらして制御することで、ノイズ成分を可能な限り抑えることができる。
【００４６】
（実施の形態２）
実施の形態２として図１１〜図１５を用いて説明する。
【００４７】
図１１は、前述の実施の形態１で説明した原発振回路１００と水平駆動パルス発生回路２とリセットパルス発生回路３とＣＣＤ１とを用いた信号処理手段の構成を示すブロック図であり、同図において、原発振回路１００、ＣＣＤ１、水平駆動パルス発生回路２、リセットパルス発生回路３は、実施の形態１で説明したものと同一構成である。実施の形態１の構成と異なるのは、第１及び第２の電気信号処理回路４ａ及び４ｂからなる電気信号処理回路４と、映像信号処理回路５と、クロック発生回路６とを備えた点である。
【００４８】
電気信号処理回路４は、実施の形態１で説明した通り、ＣＣＤ１にて１水平期間の信号を２分割して出力する第１及び第２の電気信号を、各々独立で信号処理を行う第１の電気信号処理回路４ａ及び第２の電気信号処理回路４ｂから構成される回路である。映像信号処理回路５は、第１の電気信号処理回路４ａ及び第２の電気信号処理回路４ｂからの出力信号を、１水平期間の信号に戻すための信号処理回路である。クロック発生回路６は、原発振回路１００からの基準クロックを基に、水平駆動パルス発生回路２のΦＨ１Ａ及びΦＨ２Ｂの位相情報に応じて、第１の電気信号処理回路４ａ及び第２の電気信号処理回路４ｂで使用する動作クロックである第１のクロックと第２のクロックとを発生する回路である。また、当然ながら第１のクロック、第２のクロックＢは、１水平期間信号に戻すための回路である映像信号処理回路５にも必要となる。実施の形態２での特徴は、第１のクロック、第２のクロックの位相を独立で制御できる構成を取ったことにある。
【００４９】
以上のように構成された本実施の形態の撮像装置について、以下その動作について説明する。
【００５０】
まず、基本動作について説明する。
【００５１】
ＣＣＤ１に入射される被写体の光学信号はＣＣＤ１内の光電変換画素で電気信号に変換され、垂直転送及び水平転送を介して（実施の形態１にで説明済み）、第１の電気信号及び第２の電気信号として出力される。ＣＣＤ１から出力された第１及び第２の電気信号は、電気信号処理回路４の第１及び第２の電気信号処理回路４ａ及び４ｂにそれぞれ入力され、各々独立して電気信号処理が施される。この電気信号処理回路４における信号処理は、入力される電気信号を輝度信号及び色信号からなる映像信号に変換する処理である。
【００５２】
第１及び第２の電気信号処理回路４ａ及び４ｂから出力される第１及び第２の映像信号は、映像信号処理回路５に入力され、信号処理が施される。映像信号処理回路５における信号処理とは、ＣＣＤ１にて１画面分の映像信号を２分割して出力し、第１及び第２の映像信号として出力されたものを、１水平期間信号の信号に合成する処理である。こうして映像信号処理回路５で合成された映像信号は、他の回路等（記録手段や表示手段など）に出力される。
【００５３】
上記ＣＣＤ１、電気信号処理回路４、映像信号処理回路５は、原発振回路１００からの基準クロックを基に作成されたパルスやクロックで動作している。ＣＣＤ１の動作基準となるパルスについては、前述の実施の形態１で説明したように、水平駆動パルス発生回路２及びリセットパルス発生回路３により発生する水平駆動パルス及びリセットパルスにより駆動される。一方、電気信号処理回路４及び映像信号処理回路５については、クロック発生回路６からの第１及び第２のクロックに基づき動作する。
【００５４】
次に、クロック発生回路６の具体構成について説明する。
【００５５】
クロック発生回路６の具体構成を、図１２から図１４に示す。図１２から図１４において、６０１及び６０２は第１及び第２のクロック発生回路で、原発振回路１００からの基準クロックを元に、電気信号処理回路４及び映像信号処理回路５の動作クロックを発生する。６０３及び６０４は第１及び第２のクロック発生回路６０１及び６０２からのクロックと水平駆動パルス発生回路２からの位相情報に基づき、電気信号処理回路４及び映像信号処理回路５の動作クロックの位相制御を行う第１及び第２のクロック位相制御回路である。
【００５６】
図１２は、原発振回路１００からの基準クロックを基に、第１及び第２のクロック発生回路６０１及び６０２で動作クロックを発生してから、その動作クロックと水平駆動パルス発生回路２からの位相情報に基づき、それぞれ独立で第１及び第２のクロック位相制御回路６０３及び６０４で位相制御を行う構成である。
【００５７】
図１３は、原発振回路１００からの基準クロックを基に、第１のクロック発生回路６０１で共通の駆動パルスを発生させてから、第１及び第２のクロック位相制御回路６０３及び６０４で、独立で位相制御を行う構成である。
【００５８】
図１４は、原発振回路１００からの基準クロックを基に、第１のクロック発生回路６０１及び第１のクロック位相制御回路６０３で、基準となる第１のクロックの位相制御を行った後、第１のクロック位相制御回路６０３からの第１のクロックを基に、第２のクロック位相制御回路６０４で第２のクロックの位相制御を行う構成である。
【００５９】
図１５はクロック発生回路６からのクロックと映像信号とレスポンス成分を示すタイミングチャートである。同図（ａ）及び（ｄ）はクロック発生回路６から出力される第１及び第２のクロック、（ｂ）及び（ｅ）は第１及び第２の電気信号処理回路４ａ及び４ｂから出力される第１及び第２の映像信号、同図（ｃ）及び（ｆ）は第１及び第２の映像信号出力によるレスポンス変動成分、同図（ｇ）は同図（ｃ）及び（ｆ）のレスポンス変動成分を合成した第１及び第２の映像信号におけるレスポンス変動成分である。このレスポンス変動成分は、一般に映像信号の切り替わりのタイミングで発生するノイズ成分に相当するもので、図示矢印はそのノイズレベルを模式的に示している。
【００６０】
このように様々なクロック発生回路６の具体構成が考えられるが、何れの構成においても、電気信号処理回路４及び映像信号処理回路５における動作クロックの位相を変化させることができる。
【００６１】
以上のような構成でクロック発生回路６から出力された第１のクロック及び第２のクロックは、図１５（ｇ）に示すようにタイミングをずらして第１の電気信号処理回路４ａ及び第２の電気信号処理回路４ｂに入力するために、第１の映像信号及び第２の映像信号の変化点で発生するレスポンス成分もずれることとなり、撮像装置全体における１ヶ所でのレスポンス量も、信号処理が１系統しかないシステムと同じ大きさまでに抑えることができる。
【００６２】
このことで、信号処理が２系統有する撮像装置であっても、映像信号の変化点で発生するレスポンスがノイズとなって、映像信号に悪影響を及ぼすことを可能な限り抑えることができる。
【００６３】
なお、図１６に示した撮像装置は、クロック発生回路を使用せずに、信号処理Ａ、及び信号処理ＢをＣＣＤの水平駆動パルスΦＨ１Ａ、及びΦＨ１Ｂでもって動作させることとする装置であり、本装置においても、図１１での撮像装置と同様の効果が得ることができる。
【００６４】
なお、本実施の形態の説明では、信号処理回路を２系統としたが、３系統以上を有する撮像装置であっても、各動作クロックの位相を夫々ずらして制御することで、ノイズ成分を可能な限り抑えることができる。
【００６５】
【発明の効果】
以上のように、各系統に位相をずらして制御することで、各変化点で発生するノイズのレスポンスを１系統しか有しない撮像装置並みまでに抑えることが実現でき、映像信号の画質を向上させることができるという優れた効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における撮像素子駆動システムの第１例のブロック図
【図２】本発明の実施の形態１における水平駆動パルス発生回路第１例のブロック図
【図３】本発明の実施の形態１における水平駆動パルス発生回路第２例のブロック図
【図４】本発明の実施の形態１における水平駆動パルス発生回路第３例のブロック図
【図５】本発明の実施の形態１におけるリセットパルス発生回路第１例のブロック図
【図６】本発明の実施の形態１におけるリセットパルス発生回路第２例のブロック図
【図７】本発明の実施の形態１におけるリセットパルス発生回路第３例のブロック図
【図８】本発明の実施の形態１におけるＣＣＤ内水平転送レジスタ、及び出力段回路の動作を説明するための模式図
【図９】本発明の実施の形態１における水平駆動パルス、リセットパルスのタイミング、及びリセットパルスにより発生するノイズの状態を示したタイミングチャート
【図１０】本発明の実施の形態１における撮像素子駆動システムの第２例のブロック図
【図１１】本発明の実施の形態２における撮像装置第１例のブロック図
【図１２】本発明の実施の形態２におけるクロック発生回路の第１例のブロック図
【図１３】本発明の実施の形態２におけるクロック発生回路の第２例のブロック図
【図１４】本発明の実施の形態２におけるクロック発生回路の第３例のブロック図
【図１５】本発明の実施の形態２における動作クロックのタイミング及び動作クロックにより発生するノイズの状態を示したタイミングチャート
【図１６】本発明の実施の形態２における撮像装置第２例のブロック図
【図１７】従来技術における撮像素子駆動システムのブロック図
【図１８】従来技術におけるＣＣＤ内水平転送レジスタ、及び出力段回路の動作を説明するための模式図
【図１９】従来技術における水平駆動パルス、リセットパルスのタイミング、及びリセットパルスにより発生するノイズの状態を示したタイミングチャート
【符号の説明】
１　ＣＣＤ
２　水平駆動パルス発生回路
３　リセットパルス発生回路
４　電気信号処理回路
５　映像信号処理回路
１１　第１の水平転送レジスタ
１２　第２の水平転送レジスタ
１３　第１の出力段回路
１４　第２の出力段回路
１００　原発振回路
【図１】
2004146991.tif 000003
【図２】
2004146991.tif 000004
【図３】
2004146991.tif 000005
【図４】
2004146991.tif 000006
【図５】
2004146991.tif 000007
【図６】
2004146991.tif 000008
【図７】
2004146991.tif 000009
【図８】
2004146991.tif 000010
【図９】
2004146991.tif 000011
【図１０】
2004146991.tif 000012
【図１１】
2004146991.tif 000013
【図１２】
2004146991.tif 000014
【図１３】
2004146991.tif 000015
【図１４】
2004146991.tif 000016
【図１５】
2004146991.tif 000017
【図１６】
2004146991.tif 000018
【図１７】
2004146991.tif 000019
【図１８】
2004146991.tif 000020
【図１９】
2004146991.tif 000021