(57)【要約】【課題】センサ部と周辺回路部との間に段差が生じた状態で上層膜を成膜すると、その段差の影響によって上層膜の膜厚が、段差部近傍の部位と段差部から離れた部位とで大きく異なるためセンサ部の感度ムラの原因となる。【解決手段】センサ部２０と同じ半導体基板１０上に周辺回路部３０を搭載するとともに、当該周辺回路部３０の配線構造を多層化してなるＣＣＤ撮像素子において、周辺回路部３０の配線構造については、センサ部２０の周辺部分において、センサ部２０に近づくに連れて高さが徐々に低くなるように形成し、周辺回路部３０とセンサ部２０との境界部分での急激な高さの変化をなくすことで、センサ部２０のほぼ全面に亘って上層膜４７の膜厚をほぼ均一に成膜できるようにする。【選択図】        図２
2004273791.tif 000002
【特許請求の範囲】
【請求項１】
受光した光を光電変換するセンサ部と、
前記センサ部が形成された半導体基板上に搭載され、配線構造が多層化された周辺回路部とを具備し、
前記周辺回路部の配線構造は、前記センサ部の周辺部分において、前記センサ部に近づくに連れて高さが徐々に低くなっている
ことを特徴とする固体撮像素子。
【請求項２】
前記周辺回路部の配線構造は、各層が配線層とその上層の平坦化膜とからなり、各層の単位で高さが徐々に低くなっている
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
受光した光を光電変換するセンサ部と、
前記センサ部が形成された半導体基板上に搭載され、配線構造が多層化された周辺回路部とを具備する固体撮像素子の製造方法であって、
前記周辺回路部の配線構造を、前記センサ部の周辺部分において、前記センサ部に近づくに連れて高さが徐々に低くなるように形成する配線工程を含む
ことを特徴とする固体撮像素子の製造方法。
【請求項４】
前記配線工程では、前記周辺回路部の配線構造の各層を、配線層とその上層の平坦化膜とによって各層の単位で高さが徐々に低くなるように形成する
ことを特徴とする請求項３記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子および固体撮像素子の製造方法に関し、特に受光した光を光電変換するセンサ部と同じ半導体基板上に周辺回路部を搭載するとともに、当該周辺回路部の配線構造を多層化してなる固体撮像素子および当該固体撮像素子の製造方法に関する。
【０００２】
【従来の技術】
近年、固体撮像素子の多機能化を目指して、いろいろな回路、例えば信号処理回路などの周辺回路部を、固体撮像素子と同じ半導体基板（以下、単に「基板」と示す場合もある）上に搭載する試みがなされている。このように、固体撮像素子と同じ半導体基板上に周辺回路部を搭載すると、基板面積が増大し、固体撮像素子の大型化を招くことになる。そのため、従来、周辺回路部の配線構造を多層配線化することによって周辺回路部の集積度を上げ、基板面積の増大を防いでいる（例えば、特許文献１参照）。
【０００３】
周辺回路部が例えば３層配線の構成の一例を図４に示す。同図から明らかなように、センサ部１０１の領域に隣接する周辺回路部１０２の領域では、基板１０３上に第１層目、第２層目、第３層目の各配線層１０４−１，１０４−２，１０４−３が平坦化膜１０５−１，１０５−２を介して順に形成され、第３層目の配線層１０４−３の上にさらに平坦化膜１０５−３が積層されることになる。したがって、周辺回路部１０２の多層配線化は、センサ部１０１と周辺回路部１０２とで物理的な高さの違いを生みだしており、当該高さの違い（段差）は配線層の数が多くなるにつれて大きくなる。
【０００４】
【特許文献１】
特開２０００−１５０８４６号公報
【０００５】
【発明が解決しようとする課題】
上述したように、センサ部１０１と周辺回路部１０２との間に段差が生じた状態で、透明な上層膜１０６を通常の固体撮像素子と同様に成膜すると、その段差の影響によって上層膜１０６の膜厚が、段差部近傍の部位と段差部から離れた部位とで大きく異なってくる。このように上層膜１０６の膜厚が異なると、受光した光が上層膜１０６中を透過する距離が違うため、段差部近傍の部位と段差部から離れた部位とでセンサ部１０１の感度に差が生じ、これが感度ムラとなって固体撮像素子の特性悪化を来すことになる。
【０００６】
この感度ムラをなくすには、図５に示すように、周辺回路部１０２と同等の高さになるようにセンサ部１０１上に透明膜１０７を成膜することにより、センサ部１０１と周辺回路部１０２との境界部分での段差をなくし、上層膜１０６をセンサ部１０１から周辺回路部１０２に亘って均一の膜厚で成膜する方法が考えられる。しかしながら、この方法を採ると、受光した光が透明膜１０７を介して入射することになるためセンサ部１０１の感度の低下を招いてしまう。
【０００７】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、周辺回路部の配線構造を多層化した場合であっても、センサ部の感度を低下させることなく、感度ムラを低減可能な固体撮像素子および固体撮像素子の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明による固体撮像素子は、受光した光を光電変換するセンサ部と、前記センサ部が形成された半導体基板上に搭載され、配線構造が多層化された周辺回路部とを具備し、前記周辺回路部の配線構造は、前記センサ部の周辺部分において、前記センサ部に近づくに連れて高さが徐々に低くなっている。
【０００９】
上記構成の固体撮像素子において、周辺回路部の多層化された配線構造のセンサ部の周辺部分については、センサ部に近づくに連れて高さが徐々に低くなっていることで、多層化によって周辺回路部とセンサ部との間に物理的に高さの違いが生じるとしても、周辺回路部とセンサ部との境界部分での急激な高さの変化がなくなり、境界部分での段差が１層目の配線層部分の高さ分に抑えられる。これにより、センサ部および周辺回路部の上に透明な上層膜を形成する際に、境界部分での段差の影響を余り受けなくて済み、センサ部のほぼ全面に亘って上層膜の膜厚をほぼ均一に形成できるため、当該膜厚の違いに起因するセンサ部の感度ムラを低減できる。
【００１０】
本発明による固体撮像素子の製造方法は、受光した光を光電変換するセンサ部と、前記センサ部が形成された半導体基板上に搭載され、配線構造が多層化された周辺回路部とを具備する固体撮像素子の製造方法であって、前記周辺回路部の配線構造を、前記センサ部の周辺部分において、前記センサ部に近づくに連れて高さが徐々に低くなるように形成する配線工程を含んでいる。
【００１１】
上記構成の固体撮像素子の製造方法において、周辺回路部の多層化された配線構造のセンサ部の周辺部分については、センサ部に近づくに連れて高さが徐々に低くなるように形成することで、多層化によって周辺回路部とセンサ部との間に物理的に高さの違いが生じるとしても、周辺回路部とセンサ部との境界部分での急激な高さの変化をなくし、境界部分での段差が１層目の配線層部分の高さ分に抑えることができる。これにより、センサ部および周辺回路部の上に透明な上層膜を形成する際に、境界部分での段差の影響を余り受けなくて済み、センサ部のほぼ全面に亘って上層膜の膜厚をほぼ均一に形成できるため、当該膜厚の違いに起因するセンサ部の感度ムラを低減できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】
図１は、本発明の一実施形態に係る固体撮像素子を示す概略構成図である。ここでは、センサ部の各画素で光電変換された信号電荷を垂直転送部で垂直方向に転送し、垂直転送部の各々の後段に設けられた電荷検出部で電圧信号に変換して得られる各信号を水平走査にて順次読み出す、いわゆる水平スキャン方式のＣＣＤ撮像素子に適用した場合を例に挙げている。
【００１４】
図１において、半導体基板１０上にはセンサ部２０と共に、その周辺回路部３０が搭載されている。センサ部２０は、半導体基板１０上に行列状に多数二次元配置されたフォトダイオード等からなるフォトセンサ（光電変換素子）２１と、これらフォトセンサ２１に対して垂直画素列ごとに配された垂直ＣＣＤ２２と、これら垂直ＣＣＤ２２毎にその転送先側の端部に配された電荷検出部２３とを有する構成となっている。
【００１５】
フォトセンサ２１は、受光した光を露光期間に亘って光電変換し、光電変換によって発生する信号電荷を蓄積する。垂直ＣＣＤ２２は、フォトセンサ２１の各々から読み出される信号電荷を、例えば４相のクロックパルスφＶ１〜φＶ４によって駆動されることで垂直方向に転送する。垂直ＣＣＤ２２の各々からは、対応する電荷検出部２３に対して信号電荷が１行（１ライン）単位で転送される。電荷検出部２３は、例えばフローティングディフュージョン構成となっており、垂直ＣＣＤ２２によって転送される信号電荷を電圧信号に変換して出力する。
【００１６】
周辺回路部３０は、一例として、センサ部２０の各垂直画素列に対応して設けられた出力回路３１および信号処理回路３２と、この信号処理回路３２を通して出力される各信号を水平走査にて順次読み出す水平出力回路３３および水平走査回路３４を有する構成となっている。出力回路３１は、例えばソースフォロア回路構成となっており、電荷検出部２３で信号電荷から電圧変換された信号を信号処理回路３２に渡す。
【００１７】
信号処理回路３２は、出力回路３３を経由して供給される電圧信号中に含まれるノイズ成分を除去するノイズ除去回路、例えばＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ；相関二重サンプリング回路）などを有する構成となっている。水平出力回路３３も同じ半導体基板１０に搭載される周辺回路の一つであり、当該水平出力回路３３と共に基板１０上に搭載され、シフトレジスタ等からなる水平走査回路３４から順次出力される水平走査パルスに同期して、信号処理回路３２を通して供給される１ライン分の信号を画素単位で順次選択してＣＣＤ撮像信号Ｖｏｕｔとして基板１０外に出力する。
【００１８】
上述したように、センサ部２０と同じ半導体基板１０上に周辺回路部３０を搭載してなるＣＣＤ撮像素子において、本実施形態では、周辺回路部３０の集積度を上げ、基板面積の増大を防ぐために、周辺回路部３０の配線構造を多層化した構成を採っている。
【００１９】
図２は、周辺回路部３０におけるセンサ周辺部分（センサ部２０の周辺部分）の配線構造の一例を示す断面図であり、ここでは、３層構造の場合を例に挙げて示している。
【００２０】
図２において、半導体基板１０上の周辺回路部３０の領域には、図示せぬ絶縁膜を介して第１層目の配線層４１が形成され、その上に平坦化膜４２が成膜されている。次いで、平坦化膜４２上に第２層目の配線層４３が形成され、その上に平坦化膜４４が成膜されている。次いで、平坦化膜４４上に第３層目の配線層４５が形成され、その上に平坦化膜４６が成膜されている。
【００２１】
ここで、周辺回路部３０の配線構造は、センサ部２０の周辺部分（近傍部分）において、センサ部２０に近づくに連れて高さが徐々に低くなるように形成されている。具体的には、図２から明らかなように、一番上の第３層目の配線層４５および平坦化膜４６がセンサ部２０から一番離れた位置で終端し、第２層目の配線層４３および平坦化膜４４が第３層目よりもセンサ部２０側の位置で終端し、一番下の第１層目の配線層４１および平坦化膜４２がセンサ部２０の周縁の位置で終端している。
【００２２】
すなわち、周辺回路部３０の配線構造は、センサ部２０の周辺部分において、配線層４１，４３，４５およびその上層の平坦化膜４２，４４，４６からなる第１層目、第２層目、第３層目の各層が、上の層になるにつれてセンサ部２０から離れた位置で終端するように形成されていることにより、配線構造の高さがセンサ部２０に近づくに連れて層単位で徐々に低くなっている。そして、周辺回路部３０の領域上およびセンサ部２０の領域上には、透明な上層膜４７が保護膜として成膜されている。
【００２３】
上述したように、センサ部２０と同じ半導体基板１０上に周辺回路部３０を搭載するとともに、当該周辺回路部３０の配線構造を多層化してなるＣＣＤ撮像素子において、周辺回路部３０の配線構造については、センサ部２０の周辺部分において、センサ部２０に近づくに連れて高さが徐々に低くなるように形成することにより、多層化によって周辺回路部３０とセンサ部２０との間に物理的に高さの違いが生じるとしても、周辺回路部３０とセンサ部２０との境界部分での急激な高さの変化をなくすことができる。
【００２４】
具体的には、周辺回路部３０とセンサ部２０との境界部分での段差を１層目の配線層部分（配線層４１および平坦化膜４２）の高さ分に抑えることができる。これにより、センサ部２０および周辺回路部３０の上に透明な上層膜４７を形成する際に、境界部分での段差の影響を余り受けなくて済み、センサ部２０のほぼ全面に亘って上層膜４７の膜厚をほぼ均一に形成できるため、当該膜厚の違いに起因するセンサ部２０の感度ムラを低減できる。
【００２５】
次に、上記構成のＣＣＤ撮像素子における周辺回路部３０の配線構造の製造方法について説明する。
【００２６】
先ず、半導体基板１０上に図示せぬ絶縁層を形成した後、周辺回路部３０の領域上に金属膜、例えばアルミニウム（Ａｌ）膜をパターニングして第１層目の配線層４１を形成する。次いで、半導体基板１０の全面に亘って絶縁材からなる平坦化膜材料を塗布し、しかる後センサ部２０の領域が開口したレジストパターンをマスクにしたエッチング処理にて第１層目の平坦化膜４２をパターニングし、センサ部２０の領域上の平坦化膜材料を除去する。
【００２７】
次に、第１層目の平坦化膜４２上にＡｌ膜をパターニングして第２層目の配線層４３を形成する。次いで、半導体基板１０の全面に亘って平坦化膜材料を塗布し、しかる後第１層目のレジストパターンよりも開口の大きさが大なるレジストパターンをマスクにしたエッチング処理にて第２層目の平坦化膜４４をパターニングする。
【００２８】
次に、第２層目の平坦化膜４４上にＡｌ膜をパターニングして第３層目の配線層４５を形成する。次いで、半導体基板１０の全面に亘って平坦化膜材料を塗布し、しかる後第２層目のレジストパターンよりも開口の大きさが大なるレジストパターンをマスクにしたエッチング処理にて第３層目の平坦化膜４６をパターニングする。
【００２９】
周辺回路部３０の配線構造を形成した後は、第１層目の平坦化膜４２をマスクにして不純物イオンを導入することによってセンサ部２０を形成する。そして、最終的に、周辺回路部３０の領域上およびセンサ部２０の領域上に上層膜４７を成膜する。ここで、センサ部２０と周辺回路部３０との境界部分の段差は、１層目の配線層部分（配線層４１および平坦化膜４２）の高さ分だけである。したがって、上層膜４７を成膜した際に、境界部分での段差の影響を余り受けなくて済むため、センサ部２０の特に周縁部分における上層膜４７の膜厚差を小さくすることができる。
【００３０】
上述した周辺回路部３０の配線構造の製造方法において、その製造工程の手順は一例に過ぎず、これに限定されるものではない。すなわち、上記の例では、各層ごとに平坦化膜層４２，４４，４６をパターニングするとしたが、各層の平坦化膜材料を積層して形成した後、順番にパターニングする方法を採ることも可能である。また、パターニング精度を上げるために、平坦化膜４２，４４上にエッチングストッパー層を形成するようにしても良い。
【００３１】
また、図３に示すように、平坦化膜層４２，４４，４６を配線層４１，４３，４５よりもセンサ部２０側に突出された状態でパターニングすることで、各層の終端部分の厚みが配線層４１，４３，４５の厚み分だけ他の平坦化部分よりも薄くなるため、センサ部２０の周辺部分における上層膜４７の段差部分をより滑らかにすることができる。その結果、センサ部２０の特に周縁部分における上層膜４７の膜厚差をより小さくすることができる。平坦化膜層４２，４４，４６の終端部分を階段状にパターニングしても、同様の作用効果を得ることができる。
【００３２】
上述したように、センサ部２０と同じ半導体基板１０上に周辺回路部３０を搭載するとともに、当該周辺回路部３０の配線構造を多層化してなるＣＣＤ撮像素子において、周辺回路部３０の配線構造の製造に際して、センサ部２０の周辺部分については、センサ部２０に近づくに連れて高さが徐々に低くなるように形成することにより、多層化によって周辺回路部３０とセンサ部２０との間に物理的に高さの違いが生じるとしても、周辺回路部３０とセンサ部２０との境界部分での急激な高さの変化をなくすことができる。
【００３３】
これにより、センサ部２０および周辺回路部３０の上に透明な上層膜４７を形成する際に、周辺回路部３０とセンサ部２０との境界部分での段差の影響を余り受けなくて済むため、センサ部２０のほぼ全面に亘って上層膜４７の膜厚をほぼ均一に形成できる。したがって、上層膜４７の膜厚の違いに起因するセンサ部２０の感度ムラを低減できる。
【００３４】
なお、上記実施形態では、スキャン方式のＣＣＤ撮像素子に適用した場合を例に挙げて説明したが、この適用例に限られるものではなく、受光した光を光電変換するセンサ部と同じ半導体基板上に周辺回路部を搭載するとともに、当該周辺回路部の配線構造を多層化してなる固体撮像素子全般に適用可能である。
【００３５】
【発明の効果】
以上説明したように、本発明による固体撮像素子によれば、センサ部と同じ半導体基板上に搭載されて多層化された周辺回路部の配線構造を、センサ部の周辺部分において、センサ部に近づくに連れて高さが徐々に低くなるようにしたことにより、周辺回路部とセンサ部との境界部分での急激な高さの変化がなくなり、当該境界部分での段差の影響を余り受けることなく、センサ部のほぼ全面に亘って上層膜の膜厚をほぼ均一に形成できるため、当該膜厚の違いに起因するセンサ部の感度ムラを低減でき、固体撮像素子の特性を向上できる。
【００３６】
本発明による固体撮像素子の製造方法によれば、センサ部と同じ半導体基板上に搭載されて多層化された周辺回路部の配線構造を形成する際に、センサ部の周辺部分について、センサ部に近づくに連れて高さが徐々に低くなるように形成したことにより、周辺回路部とセンサ部との境界部分での急激な高さの変化がなくなり、当該境界部分での段差の影響を余り受けることなく、センサ部のほぼ全面に亘って上層膜の膜厚をほぼ均一に形成できるため、当該膜厚の違いに起因するセンサ部の感度ムラを低減し、固体撮像素子の特性向上に寄与できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る固体撮像素子を示す概略構成図である。
【図２】周辺回路部におけるセンサ周辺部分の配線構造の一例を示す断面図である。
【図３】周辺回路部におけるセンサ周辺部分の配線構造の他の例を示す断面図である。
【図４】従来技術の課題を説明するための図（その１）である。
【図５】従来技術の課題を説明するための図（その２）である。
【符号の説明】
１０…半導体基板、２０…センサ部、２１…光電変換素子（画素）、２２…垂直ＣＣＤ、２３…電荷検出部、３０…周辺回路部、３１…出力回路、３２…信号処理回路、３３…水平出力回路、３４…水平走査回路、４１，４３，４５…配線層、４２，４４，４６…平坦化膜層、４７…上層膜
【図１】
2004273791.tif 000003
【図２】
2004273791.tif 000004
【図３】
2004273791.tif 000005
【図４】
2004273791.tif 000006
【図５】
2004273791.tif 000007