(57)【要約】　　　（修正有）【課題】不純物の添加を行うドーピングの際にレジストから発生する脱ガスを低減させることにより、処理室内部の急激な圧力変化を防止し、安定したドーピングを実現する。【解決手段】ドーピング時における加速電圧または、電流密度といった条件に応じて用いるレジストパターンの面積（レジストの面積占有率：基板全体の面積に対するレジストの面積比）を小さくすることによりドーピング時にレジストから発生する脱ガスを減少させ、不純物イオンの注入安定性を図ることができる。【選択図】図１
2004146581.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体を形成し、
前記半導体上の一部と重なる位置にレジストからなるマスクを形成し、
ドーピング法により不純物元素を添加する半導体装置の作製方法であって、
前記マスクの面積は、合わせマージンを含む前記半導体上の不純物元素添加領域のみに開口部を有するマスクより面積が小さいことを特徴とする半導体装置の作製方法。
【請求項２】
基板上に半導体を形成し、
前記半導体上の一部と重なる位置にレジストからなるマスクを形成し、
加速電圧を８０ｋＶ以上とするドーピング法により不純物元素を添加する半導体装置の作製方法であって、
前記マスクの面積は、前記基板の面積の１５％以下とすることを特徴とする半導体装置の作製方法。
【請求項３】
基板上に半導体を形成し、
前記半導体上の一部と重なる位置にレジストからなるマスクを形成し、前記第１のマスクを熱処理し、
ドーピング法により不純物元素を添加する半導体装置の作製方法であって、
前記マスクの面積は、合わせマージンを含む前記半導体上の不純物元素添加領域のみに開口部を有するマスクより面積が小さいことを特徴とする半導体装置の作製方法。
【請求項４】
基板上に半導体を形成し、
前記半導体上の一部と重なる位置にレジストからなるマスクを形成し、前記第１のマスクを熱処理し、
加速電圧を８０ｋＶ以上とするドーピング法により不純物元素を添加する半導体装置の作製方法であって、
前記マスクの面積は、前記基板の面積の３５％以下とすることを特徴とする半導体装置の作製方法。
【請求項５】
基板上に半導体を形成し、
前記半導体上に絶縁膜を介してゲート電極を形成し、
前記半導体の一部と重なる位置にレジストからなる第１のマスクを形成し、
加速電圧を６０ｋＶ以上とするドーピング法によりｎ型の不純物元素を添加し、
前記第１のマスクを除去し、
前記半導体の一部と重なる位置にレジストからなる第２のマスクを形成し、
加速電圧を８０ｋＶ以上とするドーピング法によりｐ型の不純物元素を添加する半導体装置の作製方法であって、
前記第１のマスクの面積は前記基板の面積の２０％以下であり、
前記第２のマスクの面積は前記基板の面積の１５％以下とすることを特徴とする半導体装置の作製方法。
【請求項６】
基板上に半導体を形成し、
前記半導体上に絶縁膜を介してゲート電極を形成し、
前記半導体の一部と重なる位置にレジストからなる第１のマスクを形成し、前記第１のマスクを熱処理し、
加速電圧を６０ｋＶ以上とするドーピング法によりｎ型の不純物元素を添加し、
前記第１のマスクを除去し、
前記半導体の一部と重なる位置にレジストからなる第２のマスクを形成し、前記第２のマスクを熱処理し、
加速電圧を８０ｋＶ以上とするドーピング法によりｐ型の不純物元素を添加する半導体装置の作製方法であって、
前記第１のマスクの面積は前記基板の面積の４０％以下であり、
前記第２のマスクの面積は前記基板の面積の３５％以下とすることを特徴とする半導体装置の作製方法。
【請求項７】
基板上に半導体を形成し、
前記半導体上に絶縁膜を介してゲート電極を形成し、
前記半導体の一部と重なる位置にレジストからなる第１のマスクを形成し、電流密度を１５μＡ／ｃｍ２以上とし、かつ加速電圧を６０ｋＶ以上とするドーピング法によりｎ型の不純物元素を添加し、
前記第１のマスクを除去し、
前記半導体の一部と重なる位置にレジストからなる第２のマスクを形成し、電流密度を１５μＡ／ｃｍ２以上とし、かつ加速電圧を８０ｋＶ以上とするドーピング法によりｐ型の不純物元素を添加する半導体装置の作製方法であって、
前記第１のマスクの面積は前記基板の面積の２０％以下であり、
前記第２のマスクの面積は前記基板の面積の１５％以下とすることを特徴とする半導体装置の作製方法。
【請求項８】
基板上に半導体を形成し、
前記半導体上に絶縁膜を介してゲート電極を形成し、
前記半導体の一部と重なる位置にレジストからなる第１のマスクを形成し、前記第１のマスクを熱処理し、
電流密度を１５μＡ／ｃｍ２以上とし、かつ加速電圧を６０ｋＶ以上とするドーピング法によりｎ型の不純物元素を添加し、
前記第１のマスクを除去し、
前記半導体の一部と重なる位置にレジストからなる第２のマスクを形成し、前記第２のマスクを熱処理し、
電流密度を１５μＡ／ｃｍ２以上とし、かつ加速電圧を８０ｋＶ以上とするドーピング法によりｐ型の不純物元素を添加する半導体装置の作製方法であって、
前記第１のマスクの面積は前記基板の面積の４０％以下であり、
前記第２のマスクの面積は前記基板の面積の３５％以下とすることを特徴とする半導体装置の作製方法。
【請求項９】
基板上にｎチャネル型ＴＦＴまたはＰチャネル型ＴＦＴを複数有する半導体装置であって、
前記基板上にｎ型不純物領域を有する島状半導体およびｐ型不純物領域を有する島状半導体と、
前記ｎ型不純物領域を有する島状半導体および前記ｐ型不純物領域を有する島状半導体を覆って前記基板上に形成された絶縁膜と、
前記絶縁膜を介して前記ｎ型不純物領域を有する島状半導体の一部および前記ｐ型不純物領域を有する島状半導体の一部と重なる位置に形成されたゲート電極とを有し、
前記絶縁膜中の不純物濃度が、前記ｎ型不純物領域と重なる位置において他の領域よりも特に低いことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の作製方法であって、特に基板上の半導体に導電型不純物を添加する不純物のドーピング技術に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ）の構成要素であるソース・ドレイン領域などの不純物領域を作製する場合、不純物を添加するために様々な方法が用いられている。
【０００３】
不純物を添加する方法としては、例えばイオン注入法やイオンドーピング法などが用いられている。イオン注入法とはシリコンなどの半導体にボロン（Ｂ）やリン（Ｐ）などの元素をイオン化し、質量分析して必要なイオンのみを電界で加速して打ち込む技術であり、イオンドーピング法は質量分析を行わずにイオンを電界で加速して打ち込む技術である。
【０００４】
なお、これらの技術を用いる場合には、不純物の添加領域以外をマスクで覆って不純物を添加することにより、所望の位置のみに不純物を添加することができる。
【０００５】
しかし、通常マスク材として用いられているレジストは、その表面にイオンビームを照射すると脱ガスを発生し、その影響で処理室内の圧力が急激に増加して、イオンビームが照射不能になったり、不純物の注入量に誤差を生じたりという問題が生じている。
【０００６】
なお、レジストからの脱ガスを低減する技術として、ドーピング前に予めレジストを加熱し、ドーピング時に発生する脱ガスを除去するという技術が知られている（例えば、特許文献１参照。）。
【０００７】
【特許文献１】
特開平５−５５１５９号公報
【０００８】
【発明が解決しようとする課題】
そこで、本発明では不純物の添加を行うドーピングの際にレジストから発生する脱ガスを低減させることにより、処理室内部の急激な圧力変化を防止し、安定したドーピングを実現することを目的とする。
【０００９】
【課題を解決するための手段】
そこで、本発明では、ドーピング時における加速電圧または、電流密度といった条件に応じて用いるレジストパターンの面積（レジストの面積占有率：基板全体の面積に対するレジストの面積比）を小さくすることによりドーピング時にレジストから発生する脱ガスを減少させ、不純物イオンの注入安定性を図る。
【００１０】
すなわち、本発明の構成は、基板上に半導体を形成し、前記半導体上の一部と重なる位置にレジストからなるマスクを形成し、前記第１のマスクを熱処理し、ドーピング法により不純物元素を添加する半導体装置の作製方法であって、前記マスクの面積は、合わせマージンを含む半導体上の不純物元素添加領域のみに開口部を有するマスクより面積が小さいことを特徴とする半導体装置の作製方法である。
【００１１】
なお、上記構成において、合わせマージンとは、半導体上に不純物を添加する際にマスクの合わせずれを考慮して半導体の面積よりも大きく面積を取った部分のことをいい、具体的には半導体の端部から合わせマージンの端部までの距離が１０μｍ以下となるように形成するのが好ましい。
【００１２】
上記構成において、面積を小さくする場合には、前記マスクの面積を前記基板の面積に対して３５％以下とすることが好ましく、ドーピング時における加速電圧が８０ｋＶ以上である場合に特に効果を有する。
【００１３】
また、上記構成において、前記マスクの熱処理を行わない場合には、前記マスクの面積を前記基板の面積の１５％以下とするのが好ましい。
【００１４】
また、上記構成において、ドーピング時における加速電圧を８０ｋＶ以上とし、かつ電流密度を５４０μＡ／ｃｍ２以上とする場合には、前記マスクの面積を前記基板の面積の３５％以下とするのが好ましいが、電流密度を４５０μＡ／ｃｍ２以上とする場合には、前記マスクの面積を前記基板の面積の４０％以下とするのが好ましい。
【００１５】
さらに、上記構成において、ドーピング時における加速電圧を８０ｋＶ以上とし、かつ電流密度を４５０μＡ／ｃｍ２以上とする場合には、前記マスクの面積は、前記基板の面積の４０％以下とするのが好ましい。
【００１６】
また、電流密度を高くする場合だけでなくドーピング時における加速電圧を大きくしたりする場合にも脱ガス量は増加する。従って、例えば、ｎ型不純物元素（リン等）と、ｐ型不純物元素（ボロン等）をイオン注入する場合において、どちらか一方の不純物元素のみイオン注入時における電流密度を高くしたり、加速電圧を高くしたりする場合がありうる。
【００１７】
例えば、ｐ型不純物元素のイオン注入時における電流密度、または加速電圧をｎ型不純物元素のイオン注入時よりも高くする場合には、ｐ型の不純物元素をドーピングする際に用いるレジストの面積をｎ型の不純物をドーピングする際に用いるレジストの面積よりも小さくする必要がある。具体的には、ｐ型不純物元素のイオン注入を加速電圧を６０ｋＶ以上とし、電流密度を１５μＡ／ｃｍ２以上とする場合には、レジストの面積占有率を２０％以下とするのが好ましい。一方、ｎ型不純物元素のイオン注入を加速電圧を８０ｋＶ以上とし、電流密度を１５μＡ／ｃｍ２以上とする場合には、レジストの面積占有率を１５％以下とするのが好ましい。
【００１８】
従って、この場合における本発明の構成は、基板上に半導体を形成し、前記半導体上に絶縁膜を介してゲート電極を形成し、前記半導体の一部と重なる位置にレジストからなる第１のマスクを形成し、電流密度を１５μＡ／ｃｍ２以上とし、かつ加速電圧を６０ｋＶ以上とするドーピング法によりｎ型の不純物元素を添加し、前記第１のマスクを除去し、前記半導体の一部と重なる位置にレジストからなる第２のマスクを形成し、電流密度を１５μＡ／ｃｍ２以上とし、かつ加速電圧を８０ｋＶ以上とするドーピング法によりｐ型の不純物元素を添加する半導体装置の作製方法であって、前記第１のマスクの面積は前記基板の面積の２０％以下であり、前記第２のマスクの面積は前記基板の面積の１５％以下とすることを特徴とする半導体装置の作製方法である。
【００１９】
また、本発明では、レジスト面積を減少させるだけでなくドーピング前に基板を熱処理してレジストから発生する脱ガスを予め除去するという構成も含めることとする。
【００２０】
従って、この場合における本発明の構成は、基板上に半導体を形成し、前記半導体上に絶縁膜を介してゲート電極を形成し、前記半導体の一部と重なる位置にレジストからなる第１のマスクを形成し、前記第１のマスクを熱処理し、電流密度を１５μＡ／ｃｍ２以上とし、かつ加速電圧を６０ｋＶ以上とするドーピング法によりｎ型の不純物元素を添加し、前記第１のマスクを除去し、前記半導体の一部と重なる位置にレジストからなる第２のマスクを形成し、前記第２のマスクを熱処理し、電流密度を１５μＡ／ｃｍ２以上とし、かつ加速電圧を８０ｋＶ以上とするドーピング法によりｐ型の不純物元素を添加する半導体装置の作製方法であって、前記第１のマスクの面積は前記基板の面積の４０％以下であり、前記第２のマスクの面積は前記基板の面積の３５％以下とすることを特徴とする半導体装置の作製方法である。
【００２１】
さらに本発明のドーピング方法を用いて作製された半導体装置の構成は、基板上にｎチャネル型ＴＦＴまたはＰチャネル型ＴＦＴを複数有する半導体装置であって、前記基板上にｎ型不純物領域を有する島状半導体およびｐ型不純物領域を有する島状半導体と、前記ｎ型不純物領域を有する島状半導体および前記ｐ型不純物領域を有する島状半導体を覆って前記基板上に形成された絶縁膜と、前記絶縁膜を介して前記ｎ型不純物領域を有する島状半導体および前記ｐ型不純物領域を有する島状半導体の一部と重なる位置に形成されたゲート電極とを有し、前記絶縁膜中の不純物濃度が、前記ｎ型不純物領域と重なる位置において他の領域よりも特に低いことを特徴とする半導体装置である。
【００２２】
【発明の実施の形態】
以下に、本発明の実施形態について説明する。
【００２３】
（実施の形態１）
本実施の形態１では、基板上に面積占有率の異なるレジストパターンを形成し、ドーピング装置において基板上へのイオン注入を行った際の結果について説明する。なお、ここでは、レジスト形成後にレジストを２００℃、２時間熱処理したものを用いることとする。また、ここで用いるドーピング装置は、イオン発生源からイオンが注入される位置に複数回基板を移動（スキャン）させるようになっており、基板上の同じ位置にスキャン回数と同じ回数イオンが注入される。ドーピング装置の具体的な構成については、実施の形態２で詳細に説明するためここでの説明は省略する。
【００２４】
まず、イオン注入の際における処理室（ドーピング室）内部の圧力を測定したところ、図１に示すようにレジストの面積占有率（％）が減少するにつれて処理室内部の圧力が低下する（特に１スキャン目の場合）という結果が得られた。図１では、電流密度を５４０μＡ／ｃｍ２の場合と４５０μＡ／ｃｍ２としてイオン注入を行った場合における１〜４スキャン目までの圧力を測定している。
【００２５】
次に、イオン注入の際にスキャン毎に測定される電流密度の最大値を測定した。なお、電流密度の最大値のバラツキからドーピング時におけるイオン注入の安定性について評価することができる。ここでも同様にレジストの面積占有率を変えて、条件毎の電流密度の最大値を測定した。結果を図２に示す。なお、レジストの面積占有率（％）が減少するにつれて各電流密度（５４０μＡ／ｃｍ２、４５０μＡ／ｃｍ２）のいずれの場合にも目的の電流密度（５４０μＡ／ｃｍ２、４５０μＡ／ｃｍ２）と、実際の電流密度の最大値との間でバラツキが大きい（特に１スキャン目の場合）という結果が得られた。図２の場合にも電流密度を５４０μＡ／ｃｍ２の場合と４５０μＡ／ｃｍ２としてイオン注入を行い、１〜４スキャン目までの電流密度の最大値を測定している。
【００２６】
なお、ドーピング時における電流密度（最大値）のバラツキは通常２０％以内であることが好ましいことから、加速電圧を８０ｋＶとし、電流密度を５４０μＡ／ｃｍ２とした場合にはレジストの面積占有率を３５％以下とするのが好ましい。一方、加速電圧を８０ｋＶとし、電流密度を４５０μＡ／ｃｍ２とした場合にはレジストの面積占有率を４０％以下とするのが好ましい。すなわち、高い電流密度でドーピングを行う場合には、脱ガスが発生しやすい条件となるためレジストの面積占有率をより小さくする必要がある。なお、レジスト形成後にレジストの熱処理を行わない場合には、レジストの面積占有率を１５％以下とするのが好ましい。
【００２７】
また、レジストの面積占有率を３５％以下にすることで、図１から分かるように処理室内部の圧力を０．１５Ｐａ以下とすることができる。また、この条件においては、処理室内部における異常放電（アーキング）を発生させることなくイオン注入を行うことができる。
【００２８】
また、レジスト面積占有率を減少させるだけでなくドーピング前に基板を熱処理した場合における処理室内部の圧力の測定結果を図３に、電流密度の最大値の測定結果を図４に示す。
【００２９】
図３、４に示す測定結果からレジスト面積占有率を減少させるだけでなくドーピング前に基板を熱処理することにより、レジストから発生する脱ガスを低減させ、電流密度（最大値）のバラツキを抑えることができるという結果が得られた。
【００３０】
さらに、レジストの膜厚が異なる場合における処理室内部の圧力の測定結果を図５に、電流密度の最大値の測定結果を図６に示す。
【００３１】
図５、６に示す測定結果から、この場合にもレジストから発生する脱ガスを低減させ、電流密度（最大値）のバラツキを抑えることができるという結果が得られた。
【００３２】
（実施の形態２）
本実施の形態２では、本発明のドーピング方法について説明する。なお、本実施の形態２では、面積占有率の極力小さくしたレジストをマスクとして用いるドーピング方法であって、同一基板上にｎ型不純物元素と、ｐ型不純物元素をそれぞれ注入する場合について説明する。
【００３３】
図７（Ａ）において、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス、石英等の基板７０１上に窒化珪素、酸化珪素、窒化酸化珪素から選ばれた一つまたは複数種を組み合わせた下地膜７０２を５０〜２００ｎｍの厚さで形成し、下地膜７０２上に島状に分離形成された半導体膜７０３ａ、７０３ｂを形成する。なお、本発明においては、基板７０１にシリコン基板を用いることもできる。
【００３４】
次に、ゲート絶縁膜７０４を８０ｎｍの厚さで形成する。ゲート絶縁膜７０４は、プラズマＣＶＤ法またはスパッタ法を用いて形成する。ゲート絶縁膜７０４として、ＳｉＨ４とＮ２ＯにＯ２を添加させて作製する酸化窒化珪素膜は膜中の固定電荷密度を低減させることが可能となり、ゲート絶縁膜として好ましい材料である。勿論、ゲート絶縁膜はこのような酸化窒化珪素膜に限定されるものでなく、酸化珪素膜や酸化タンタル膜などの絶縁膜を単層または積層構造として用いても良い。
【００３５】
次に、ゲート絶縁膜７０４上に導電膜を形成し、マスクを用いたドライエッチング法によりゲート電極（７０５ａ、７０５ｂ）を形成する。なお、ここで用いる導電膜の種類に限定はないがＡｌ、Ｔａ、Ｔｉ、Ｗ、Ｍｏなどの導電性材料またはこれらの合金を適用することができる。このような材料を用いたゲート電極（７０５ａ、７０５ｂ）の構造は、窒化タンタル又は窒化チタンとＷ又はＭｏ−Ｗ合金の積層構造、ＷとＡｌ又はＣｕの積層構造、ＴｉとＡｌ−ＳｉとＴｉの積層構造、ＴａＮとＴｉの積層構造などを採用することができる。なお、Ａｌを用いる場合には、耐熱性を高めるためにＴｉ、Ｓｃ、Ｎｄ、Ｓｉ、Ｃｕなどを０．１〜７重量％添加したものを用いる。また、導電膜は３００〜５５０ｎｍ程度の膜厚となるように形成する（図７（Ａ））。
【００３６】
次に、ｎ型不純物元素をイオン注入法（ここでは、質量分離しないイオンを注入する方法を用いる）により注入する。なお、この場合には、半導体膜７０３ａのゲート電極７０５ａと重ならない位置にｎ型不純物元素（リン）が注入されるようにレジストからなる第１のマスク７０６を形成し、不純物ガスとして２０％のＰＨ３を用い、電流密度を１５μＡ／ｃｍ２、加速電圧を６０ｋＶとして２×１０１５／ｃｍ２のドーズ量でリンを注入する。なお、図７（Ｂ）において、後にｐ型不純物元素が注入される半導体膜７０３ｂ上だけでなくゲート絶縁膜７０４上の一部にも第１のマスク７０６が形成されているが、ここで用いる電流密度と加速電圧の条件の場合には、脱ガスの発生量がドーピングの安定性に影響を与えない程度であるため問題とならない。また、ここで形成される第１のマスク７０６の面積占有率は、２０％以下とするのが好ましく、マスク形成後であって、ドーピング処理前にマスクを熱処理（例えば、２００℃、２ｈｒ．）する場合には、４０％以下とすればよい。
【００３７】
リンの注入が終了したら、第１のマスク７０６をアッシングにより剥離する。アッシングは酸素プラズマにより行い、３０〜４５分の処理でレジストを剥離することができる。
【００３８】
次に、ｐ型不純物元素をイオン注入法により注入する。なお、この場合には、半導体膜７０３ｂのゲート電極７０５ｂと重ならない位置にｐ型不純物元素（ボロン）が注入されるようにレジストからなる第２のマスク７０７を形成し、不純物ガスとして１５％のＢ２Ｈ６を用い、電流密度を１０μＡ／ｃｍ２、加速電圧を８０ｋＶとして８×１０１５／ｃｍ２のドーズ量でボロンを注入する。なお、図７（Ｃ）の場合には、ｎ型不純物元素が注入された半導体膜７０３ａ上のみを覆って、マスクの面積占有率が極力小さくなるように第２のマスク７０７が形成されているが、これは、ｎ型不純物元素を注入する場合に比べ、ｐ型不純物元素注入時における電流密度と加速電圧の条件では脱ガスの発生量が大きく、ドーピングの安定性に影響を与えるからである。また、ここで形成される第２のマスク７０７の面積占有率は、１５％以下とするのが好ましく、マスク形成後であって、ドーピング処理前にマスクを熱処理（例えば、２００℃、２ｈｒ．）する場合には、３５％以下とすればよい。
【００３９】
ボロンの注入が終了したら、第２のマスク７０７をアッシングにより剥離する。アッシングは酸素プラズマにより行い、３０〜４５分の処理でレジストを剥離することができる。
【００４０】
次に、図７（Ｄ）に示すように酸化窒化珪素膜または窒化珪素膜または窒化酸化珪素膜からなる第１絶縁膜７０８をプラズマＣＶＤ法で１００ｎｍの膜厚に形成する。
【００４１】
そして、ｎ型及びｐ型の半導体領域の結晶性の回復と、活性化のために熱処理を行う。熱処理はファーネスアニール炉の他、瞬間熱アニール、レーザーアニールなどの方法により行うことができる。さらに第１絶縁膜７０８上に第２絶縁膜７０９を形成する。なお、第２絶縁膜７０９は、酸化珪素膜、酸化窒化珪素の他、ポリイミドまたはアクリルなどの有機絶縁物材料（感光性材料または非感光性材料を含む）で形成し表面を平坦化しても良い。また、第２の絶縁膜７０９の膜厚は、０．５〜１μｍとする。
【００４２】
次に、第２絶縁膜７０９の表面から各半導体膜の不純物領域（ｎ型不純物領域７１０、ｐ型不純物領域７１１）に達するコンタクトホールを形成し、Ａｌ、Ｔｉ、Ｔａなどを用いて配線を形成する。図７（Ｄ）において７１２（ａ）（ｂ）、７１３（ａ）（ｂ）はソース線（電極）またはドレイン線（電極）となる。こうしてｎチャネル型ＴＦＴ７１４とｐチャネル型ＴＦＴ７１５を形成することができる。ここではそれぞれのＴＦＴを単体として示しているが、これらのＴＦＴを使ってＣＭＯＳ回路やＮＭＯＳ回路、ＰＭＯＳ回路を形成することができる。
【００４３】
以上により、同一基板上にｎ型、ｐ型不純物元素をそれぞれ添加してｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを作製する場合において、レジストからの脱ガスが特に問題になる条件でドーピングを行う場合には、レジストの面積占有率を極力小さくすることで、ドーピングの安定性を維持することができる。
【００４４】
（実施の形態３）
本実施の形態では、本発明において用いるドーピング装置について図８を用いて説明する。なお、図８（Ａ）は、ドーピング装置の上面図であり、図８（Ｂ）は、ドーピング装置が有するドーピング室の断面図を示す。
【００４５】
ドーピング装置の主な構成は、イオン源８０１を含む処理室８０２、ロードロック室（１）８０３、ロードロック室（２）８０４、搬送室８０５、排気ポンプ８０６から成っている。処理室８０２は、基板を図８（Ａ）に示す矢印の方向に交互に移動させながらイオンを注入する場所であり、基板ステージ８０７、圧力ゲージ８０８が備えられている。
【００４６】
基板の搬入は図８（Ａ）で示すように、搬送室８０５に備えられたアーム８１０によりロードロック室（１）（２）（８０３、８０４）から処理室８０２へ、または処理室８０２からロードロック室（１）（２）（８０３、８０４）への基板の搬送を行う。
【００４７】
なお、処理室８０２および搬送室８０５は、排気ポンプ８０６により常に真空状態を維持されているのに対し、ロードロック室（１）（２）（８０３、８０４）は、外部への基板の出し入れ時に一旦大気解放した後、排気ポンプ８０６により真空状態に維持される。なお、排気ポンプ８０６としては、ドライポンプ、メカニカルブースターポンプ、ターボ分子ポンプなどを適宜組み合わせて用いることができる。
【００４８】
図８（Ｂ）に示す処理室において、イオン源８０１は、ドーピング元素を含むガス（以下、ドーピング用ガスという）を供給するガス供給系８１１、プラズマを形成するための放電用電極８１２が備えられている。
【００４９】
また、加速部８１３においては引き出し電極系（引き出し電極、加速電極、抑制電極、接地電極）が備えられ、これらの電極には多数の開口が設けられその開口をイオンが通過する。イオンの加速は引き出し電圧が印加される引き出し電極と、加速電圧が印加される加速電極により行い、抑制電極では発散するイオンを捕集してイオン流の方向性を高めている。
【００５０】
ドーピング用ガスはＰＨ３、Ｂ２Ｈ６などであり、水素や不活性ガスで１〜２０％程度に希釈したものを用いる。ＰＨ３の場合、ＰＨｘ＋、Ｐ２Ｈｘ＋、Ｈｘ＋などがイオン種として生成され、質量分離をしない場合はこれらのイオンが引き出し電極系により加速され基板が備えられている方向へ引き出される。イオンは、図８（Ｂ）の矢印で示すように加速部８１３の電極によりほぼ直線的に引き出され基板に照射される。
【００５１】
なお、ここで処理室８０２に搬送される基板８０９は、実施の形態２で説明したように所望の位置に不純物元素を添加するためのレジストが形成された基板であり、この基板にｎ型不純物元素または、ｐ型不純物元素をドーピングすることにより、より安定したドーピングが可能となる。
【００５２】
（実施の形態４）
本実施の形態では、半導体装置の画素部に複数のＴＦＴを作製する場合であって、ｎ型不純物元素、ｐ型不純物元素のドーピング時に用いるレジストからなるマスクパターンについて説明する。
【００５３】
図９（Ａ）には、基板上の画素部にｎ型不純物を添加するためのマスクパターンが形成された上面図、図９（Ｂ）には、図９（Ａ）の破線Ａ−Ａ’における断面図を示す。
【００５４】
図９（Ａ）（Ｂ）において、半導体膜９０３ａ、９０３ｂ基板９０１上に形成された半導体膜９０３ｂ、ゲート電極９０５ｂおよびゲート信号線９０６を覆ってｎ型不純物添加用マスク９０７が形成されている。
【００５５】
そして、本実施の形態３で示したドーピング装置によりｎ型不純物元素を注入することにより、半導体膜９０３ａのうちゲート電極９０５ａと重ならない位置にｎ型不純物領域９０８を形成することができる。
【００５６】
なお、ｎ型不純物元素をイオン注入法により注入する場合には、不純物ガスとして２０％のＰＨ３を用い、電流密度を１５μＡ／ｃｍ２、加速電圧を６０ｋＶとして２×１０１５／ｃｍ２のドーズ量でリンを注入する。なお、図９（Ａ）（Ｂ）において、半導体膜９０３ｂ上だけでなくゲート信号線９０６や、ゲート絶縁膜９０４上の一部にもｎ型不純物添加用マスク９０７が形成されているが、ここで用いる電流密度と加速電圧の条件の場合には、脱ガスの発生量がドーピングの安定性に影響を与えない程度であるため問題とならない。なお、この場合におけるｎ型不純物添加用マスク９０７の基板全体に対する面積占有率は４０％であるが、さらに小さくすることで、脱ガスの発生をさらに抑えることができる。
【００５７】
また、画素部に形成された素子からの光が基板側から出射される場合には、後に画素が形成される部分に不要な不純物が注入されていると、透過率が低下してしまうといった問題を生じることから好ましくない。
【００５８】
リンの注入が終了したら、ｎ型不純物添加用マスク９０７をアッシングにより剥離する。アッシングは酸素プラズマにより行い、３０〜４５分の処理により剥離を行う。
【００５９】
次に、図１０（Ａ）（Ｂ）に示すマスクを形成し、ｐ型不純物元素の注入を行う。図１０（Ａ）には、基板上の画素部にｐ型不純物を添加するためのマスクパターンが形成された上面図、図１０（Ｂ）には、図９（Ａ）の破線Ａ−Ａ’における断面図を示す。なお、図９と共通に部分には共通の符号を用いることとする。
【００６０】
図１０（Ａ）では、基板９０１上に形成された半導体膜９０３ａ、ゲート電極９０５ａおよびゲート信号線９０６の一部を覆ってｐ型不純物添加用マスク１００１が形成されている。
【００６１】
そして、本実施の形態２で示したドーピング装置によりｐ型不純物元素を注入することにより、半導体膜９０３ｂのうちゲート電極９０５ｂと重ならない位置にｐ型不純物領域１００２を形成することができる。
【００６２】
なお、ｐ型不純物元素をイオン注入法により注入する場合には、不純物ガスとして１５％のＢ２Ｈ６を用い、電流密度を１０μＡ／ｃｍ２、加速電圧を８０ｋＶとして８×１０１５／ｃｍ２のドーズ量でボロンを注入する。なお、図１０（Ａ）（Ｂ）の場合には、図９（Ａ）（Ｂ）においてｐ型不純物元素が注入された半導体膜９０３ａのみを覆って、マスクの面積占有率が極力小さくなるようにｐ型不純物添加用マスク１００１が形成されているが、これは、ｎ型不純物元素を注入する場合に比べ、ｐ型不純物元素注入時における電流密度と加速電圧の条件では脱ガスの発生量が大きく、ドーピングの安定性に影響を与えるからである。
【００６３】
また、ｎ型不純物元素を添加する場合には、不要な不純物が注入されることによる透過率の低下を考慮して、レジストの面積占有率を比較的大きく取ったが、ｐ型不純物元素を添加する場合には、脱ガスの発生によるドーピングへの影響が大きいことから、レジストの面積占有率を極力小さく設計している。なお、この場合におけるｐ型不純物添加用マスク１００１の基板全体に対する面積占有率は７％であるが、さらに小さくすることで、脱ガスの発生をさらに抑えることができる。
【００６４】
ボロンの注入が終了したら、ｐ型不純物添加用マスク１００１をアッシングにより剥離する。アッシングは酸素プラズマにより行い、３０〜４５分の処理により剥離を行う。
【００６５】
なお、ｐ型不純物添加用マスク１００１を除去し、ｎ型不純物元素、およびｐ型不純物元素がそれぞれ所望の位置に注入された基板上の様子を図１１に示す。すなわち、本実施の形態で示したマスクパターンを用いることにより、脱ガスの発生を抑え、安定したドーピングが可能となるので、半導体装置の画素部にｎ型不純物領域９０８、およびｐ型不純物領域１００２をそれぞれ形成した後、実施の形態１で説明した工程を組み合わせて作製することにより、不純物の添加量が充分に制御されたｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを同一基板上に完成させることができる。
【００６６】
なお、画素部に形成されたＴＦＴのうち、ｎチャネル型ＴＦＴは、スイッチング用ＴＦＴおよび消去用ＴＦＴとして機能し、ｐチャネル型ＴＦＴは、電流制御用ＴＦＴとして機能する。また、ｐチャネル型ＴＦＴのｐ型不純物領域のいずれか一方は、後に形成される画素電極と電気的に接続される構成となる。
【００６７】
（実施の形態５）
本実施の形態５では、本発明のドーピング方法を用いて作製される半導体装置のうち、画素部に発光素子を有する発光装置について図１２を用いて説明する。なお、図１２（Ａ）は、発光装置を示す上面図、図１２（Ｂ）は図１２（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された１２０１は駆動回路部（ソース側駆動回路）、１２０２は画素部、１２０３は駆動回路部（ゲート側駆動回路）である。また、１２０４は封止基板、１２０５はシール剤であり、シール剤１２０５で囲まれた内側１２０７は、空間になっている。
【００６８】
なお、１２０８はソース側駆動回路１２０１及びゲート側駆動回路１２０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）１２０９からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【００６９】
次に、断面構造について図１２（Ｂ）を用いて説明する。基板１２１０上には駆動回路部及び画素部が形成されているが、ここでは、駆動回路部であるソース側駆動回路１２０１と、画素部１２０２が示されている。
【００７０】
なお、ソース側駆動回路１２０１はｎチャネル型ＴＦＴ１２２３とｐチャネル型ＴＦＴ１２２４とを組み合わせたＣＭＯＳ回路が形成される。また、駆動回路を形成するＴＦＴは、公知のＣＭＯＳ回路、ＰＭＯＳ回路もしくはＮＭＯＳ回路で形成しても良い。また、本実施の形態では、基板上に駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、基板上ではなく外部に形成することもできる。
【００７１】
また、画素部１２０２はスイッチング用ＴＦＴ１２１１と、電流制御用ＴＦＴ１２１２とそのドレインに電気的に接続された画素電極１２１３とを含む複数の画素により形成される。なお、画素電極１２１３の端部を覆って絶縁物１２１４が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。
【００７２】
また、カバレッジを良好なものとするため、絶縁物１２１４の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物１２１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物１２１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物１２１４として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【００７３】
画素電極１２１３上には、電界発光層１２１６、および対向電極１２１７がそれぞれ形成されている。ここで、陽極として機能する画素電極１２１３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。
【００７４】
また、電界発光層１２１６は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。電界発光層１２１６に用いる材料としては、低分子系材料、高分子系材料を用いることができる。また、通常有機化合物を単層もしくは積層で用いる場合が多いが、本発明においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。
【００７５】
さらに、電界発光層１２１６上に形成される対向電極（陰極）１２１７に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａＮ）を用いればよい。なお、電界発光層１２１６で生じた光が対向電極１２１７を透過させる場合には、対向電極（陰極）１２１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。
【００７６】
さらにシール剤１２０５で封止基板１２０４を素子基板１２１０と貼り合わせることにより、素子基板１２０１、封止基板１２０４、およびシール剤１２０５で囲まれた空間１２０７に発光素子１２１８が備えられた構造になっている。なお、空間１２０７には、不活性気体（窒素やアルゴン等）が充填される場合の他、シール剤１２０５で充填される構成も含むものとする。
【００７７】
なお、シール剤１２０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板６０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ　Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
【００７８】
以上のようにして、本発明のドーピング方法を用いて形成されたＴＦＴをその一部に有する発光装置を得ることができる。
【００７９】
なお、本実施の形態５は実施の形態２〜４に示した構成を自由に組み合わせて実施することが可能である。
【００８０】
（実施の形態６）
本実施の形態６では、本発明のドーピング方法により作製されたＴＦＴを有する半導体装置を用いて完成させた様々な電気器具について説明する。
【００８１】
本発明のドーピング方法により作製されたＴＦＴを有する半導体装置を用いて作製された電気器具として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）などが挙げられる。これらの電気器具の具体例を図１３に示す。
【００８２】
図１３（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明のドーピング方法により作製されたＴＦＴを有する半導体装置をその表示部２００３に用いることにより作製される。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用装置が含まれる。
【００８３】
図１３（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明のドーピング方法により作製されたＴＦＴを有する半導体装置をその表示部２２０３に用いることにより作製される。
【００８４】
図１３（Ｃ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明のドーピング方法により作製されたＴＦＴを有する半導体装置をその表示部２３０２に用いることにより作製される。
【００８５】
図１３（Ｄ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明のドーピング方法により作製されたＴＦＴを有する半導体装置をこれら表示部Ａ、Ｂ２４０３、２４０４に用いることにより作製される。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【００８６】
図１３（Ｅ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明のドーピング方法により作製されたＴＦＴを有する半導体装置をその表示部２５０２に用いることにより作製される。
【００８７】
図１３（Ｆ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明のドーピング方法により作製されたＴＦＴを有する半導体装置をその表示部２６０２に用いることにより作製される。
【００８８】
ここで図１３（Ｇ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明のドーピング方法により作製されたＴＦＴを有する半導体装置をその表示部２７０３に用いることにより作製される。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【００８９】
以上の様に、本発明のドーピング方法により作製されたＴＦＴを有する半導体装置の適用範囲は極めて広く、この半導体装置をあらゆる分野の電気器具に適用することが可能である。
【００９０】
【発明の効果】
本発明において、ドーピング時に用いるレジストからなるマスクの面積占有率を従来よりも小さくすることにより、ドーピングの際にレジストから発生する脱ガスを低減させ、処理室内部の急激な圧力変化を防止し、安定したドーピングを実現することができる。
【図面の簡単な説明】
【図１】レジストの面積比率に伴う真空度を示すグラフ。
【図２】レジストの面積比率に伴う電流密度を示すグラフ。
【図３】レジストのベーク条件に伴う真空度を示すグラフ。
【図４】レジストのベーク条件に伴う電流密度を示すグラフ。
【図５】レジストの膜厚条件に伴う真空度を示すグラフ。
【図６】レジストの膜厚条件に伴う電流密度を示すグラフ。
【図７】本実施形態のドーピング方法について説明する図。
【図８】ドーピング装置について説明する図。
【図９】本実施形態のマスク形状について説明する図。
【図１０】本実施形態のマスク形状について説明する図。
【図１１】ドーピング後の態様について説明する図。
【図１２】半導体装置について説明する図。
【図１３】電気器具について説明する図。
【図１】
2004146581.tif 000003
【図２】
2004146581.tif 000004
【図３】
2004146581.tif 000005
【図４】
2004146581.tif 000006
【図５】
2004146581.tif 000007
【図６】
2004146581.tif 000008
【図７】
2004146581.tif 000009
【図８】
2004146581.tif 000010
【図９】
2004146581.tif 000011
【図１０】
2004146581.tif 000012
【図１１】
2004146581.tif 000013
【図１２】
2004146581.tif 000014
【図１３】
2004146581.tif 000015