(57)【要約】【課題】従来に比べて小さな記憶容量のメモリを用いて、復号回路の動作検証行うことができるテスト装置を提供する。【解決手段】コンピュータ１２がテスト用符号化データＥ１を、テスト回路１８を介して被テスト回路１０に出力する。被テスト回路１０で、Ｅ１を復号して復号データＤを生成する。符号化回路２３は、復号データＤを符号化して符号化データＥ２を生成する。ＣＰＵ１６は、符号化データＥ１とＥ２とを比較して一致していれば被テスト回路１０が正常に動作していると判断する。【選択図】      図１
2004247786.tif 000002
【特許請求の範囲】
【請求項１】
復号回路の動作をテストするテスト装置であって、
第１の符号化データを前記復号回路に出力し、前記復号回路が前記第１の符号化データを復号して生成した復号データを入力するインタフェースと、
前記インタフェースを介して入力した前記復号データを符号化して第２の符号化データを生成する符号化回路と、
前記第１の符号化データと、前記符号化回路が生成した前記第２の符号化データとを比較して前記復号回路の動作が正常か否かを判断する判断手段と
を有するテスト装置。
【請求項２】
前記第１の符号化データを記憶する記憶手段
をさらに有する請求項１に記載のテスト装置。
【請求項３】
復号回路の動作テストを行うテスト装置と前記復号回路との間に介在するデータ処理装置であって、
前記テスト装置とデータ授受を行う第１のインタフェースと、
符号化回路と、
前記復号回路とデータ授受を行う第２のインタフェースと、
前記第１のインタフェースを介して前記テスト装置から入力した第１の符号化データを前記復号回路に前記第２のインタフェースを介して出力し、前記第２のインタフェースを介して前記復号回路から入力した前記第１の符号化データの復号データを前記符号化回路に出力し、前記符号化回路が前記復号データを符号化して生成した第２の符号化データを前記第１のインタフェースを介して前記テスト装置に出力する制御手段と
を有するデータ処理装置。
【請求項４】
符号化回路の動作をテストするテスト装置であって、
第１の符号化データを復号して復号データを生成する復号回路と、
前記復号回路が生成した前記復号データを前記符号化回路に出力し、前記符号化回路が前記復号データを符号化して生成した第２の符号化データを入力するインタフェースと、
前記第１の符号化データと前記インタフェースを介して入力した前記第２の符号化データとを比較して前記符号化回路の動作が正常か否かを判断する判断手段と
を有するテスト装置。
【請求項５】
前記第１の符号化データを記憶する記憶手段
をさらに有する請求項４に記載のテスト装置。
【請求項６】
符号化回路の動作テストを行うテスト装置と前記符号化回路との間に介在するデータ処理装置であって、
前記テスト装置とデータ授受を行う第１のインタフェースと、
前記符号化回路とデータ授受を行う第２のインタフェースと、
復号回路と、
前記第１のインタフェースを介して前記テスト装置から入力した第１の符号化データを前記復号回路に出力し、前記復号回路が生成した前記第１の符号化データの復号データを前記符号化回路に出力し、前記符号化回路が前記復号データを符号化して生成した第２の符号化データを前記第２のインタフェースを介して入力し、当該第２の符号化データを前記第１のインタフェースを介して前記テスト装置に出力する制御手段と
を有するデータ処理装置。
【請求項７】
復号回路の動作をテストするテスト方法であって、
第１の符号化データを前記復号回路に出力する第１の工程と、
前記復号回路が前記第１の工程で入力した前記第１の符号化データを復号して復号データを生成する第２の工程と、
前記第２の工程で生成した前記復号データを符号化して第２の符号化データを生成する第３の工程と、
前記第１の符号化データと、前記第３の工程で生成した前記第２の符号化データとを比較して前記復号回路の動作が正常か否かを判断する第４の工程と
を有するテスト方法。
【請求項８】
符号化回路の動作をテストするテスト方法であって、
第１の符号化データを復号して復号データを生成する第１の工程と、
前記第１の工程で生成した前記復号データを前記符号化回路に出力する第２の工程と、
前記符号化回路が前記第２の工程で入力した前記復号データを符号化して第２の符号化データを生成する第３の工程と、
前記第１の符号化データと前記第３の工程で生成した前記第２の符号化データとを比較して前記符号化回路の動作が正常か否かを判断する第４の工程と
を有するテスト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、符号化回路または復号回路のテスト動作を行うテスト装置およびその方法とデータ処理装置に関する。
【０００２】
【従来の技術】
ＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）などの符号化回路（エンコーダ）や復号回路（デコーダ）のロジックを試験するテスト装置がある。
このようなテスト装置では、符号化回路をテストする場合には、当該テスト装置が保持する所定の復号データ（テストパター）を符号化回路に出力する。
そして、当該符号化回路において当該復号データを符号化して生成した符号化データをテスト装置に出力する。
テスト装置では、当該テスト装置が保持する検証用の符号化データと、符号化回路から入力した符号化データとを比較し、これらが一致していれば、符号化回路が正しいロジックで動作していると判断する。
【０００３】
一方、上記テスト装置では、復号回路をテストする場合には、当該テスト装置が保持する所定の符号化データ（テストパターン）を復号回路に出力する。
そして、当該復号回路において当該符号化データを復号して生成した復号データをテスト装置に出力する。
テスト装置では、当該テスト装置が保持する検証用の復号データと、復号回路から入力した復号データとを比較し、これらが一致していれば、復号回路が正しいロジックで動作していると判断する。
【０００４】
【特許文献１】
国際公開番号ＷＯ９９／３０１７６
【０００５】
【発明が解決しようとする課題】
ところで、符号化データに比べて復号データのデータ量は膨大である。
しかしながら、上述した従来のテスト装置では、符号化回路および復号回路のいずれのテストを行う場合でも、テスト装置が復号データを保持する必要があり、テスト装置が大規模な記憶容量のメモリを備える必要があるという問題がある。
また、上述した従来のテスト装置では、復号回路をテストする場合に、膨大なデータ量を持つ復号データ間で比較を行う必要があり、処理量が多いとうい問題がある。
【０００６】
本発明はかかる事情に鑑みてなされたものであり、その目的は、従来に比べて小さな記憶容量のメモリを用いて、復号回路の動作検証行うことができるテスト装置およびその方法とデータ処理装置とを提供することを目的とする。
また、従来に比べて小さな記憶容量のメモリを用いて、符号化回路の動作検証行うことができるテスト装置およびその方法とデータ処理装置とを提供することを目的とする。
また、復号回路の動作検証を従来に比べて少ない処理量で行うことができるテスト装置およびその方法とデータ処理装置とを提供することを目的とする。
また、符号化回路の動作検証を従来に比べて少ない処理量で行うことができるテスト装置およびその方法とデータ処理装置とを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述した目的を達成するために、第１の発明のテスト装置は、復号回路の動作をテストするテスト装置であって、第１の符号化データを前記復号回路に出力し、前記復号回路が前記第１の符号化データを復号して生成した復号データを入力するインタフェースと、前記インタフェースを介して入力した前記復号データを符号化して第２の符号化データを生成する符号化回路と、前記第１の符号化データと、前記符号化回路が生成した前記第２の符号化データとを比較して前記復号回路の動作が正常か否かを判断する判断手段とを有する。
【０００８】
第１の発明のテスト装置の作用は以下のようになる。
インタフェースが、第１の符号化データを前記復号回路に出力する。
次に、前記インタフェースが、前記復号回路が前記第１の符号化データを復号して生成した復号データを入力する。
次に、符号化回路が、前記インタフェースを介して入力した前記復号データを符号化して第２の符号化データを生成する。
次に、判断手段が、前記第１の符号化データと、前記符号化回路が生成した前記第２の符号化データとを比較して前記復号回路の動作が正常か否かを判断する。
【０００９】
第２の発明のデータ処理装置は、復号回路の動作テストを行うテスト装置と前記復号回路との間に介在するデータ処理装置であって、前記テスト装置とデータ授受を行う第１のインタフェースと、符号化回路と、前記復号回路とデータ授受を行う第２のインタフェースと、前記第１のインタフェースを介して前記テスト装置から入力した第１の符号化データを前記復号回路に前記第２のインタフェースを介して出力し、前記第２のインタフェースを介して前記復号回路から入力した前記第１の符号化データの復号データを前記符号化回路に出力し、前記符号化回路が前記復号データを符号化して生成した第２の符号化データを前記第１のインタフェースを介して前記テスト装置に出力する制御手段とを有する。
【００１０】
第２の発明のデータ処理装置の作用は以下のようになる。
制御手段が、第１のインタフェースを介して前記テスト装置から入力した第１の符号化データを前記復号回路に出力する。
次に、第２のインタフェースが、前記復号回路から前記第１の符号化データの復号データを入力する。
次に、制御手段が、前記復号データを符号化回路に出力する。
次に、前記符号化回路が、前記復号データを符号化して第２の符号化データを生成する。
次に、制御手段が、前記第２の符号化データを、前記第１のインタフェースを介して前記テスト装置に出力する。
【００１１】
第３の発明のテスト装置は、符号化回路の動作をテストするテスト装置であって、第１の符号化データを復号して復号データを生成する復号回路と、前記復号回路が生成した前記復号データを前記符号化回路に出力し、前記符号化回路が前記復号データを符号化して生成した第２の符号化データを入力するインタフェースと、前記第１の符号化データと前記インタフェースを介して入力した前記第２の符号化データとを比較して前記符号化回路の動作が正常か否かを判断する判断手段とを有する。
【００１２】
第３の発明のテスト装置の作用は以下のようになる。
復号回路が、第１の符号化データを復号して復号データを生成する。
次に、インタフェースが、前記復号回路が生成した前記復号データを前記符号化回路に出力する。
次に、前記インタフェースが、前記符号化回路が前記復号データを符号化して生成した第２の符号化データを入力する。
次に、制御手段が、前記第１の符号化データと前記インタフェースを介して入力した前記第２の符号化データとを比較して前記符号化回路の動作が正常か否かを判断する。
【００１３】
第４の発明のデータ処理装置は、符号化回路の動作テストを行うテスト装置と前記符号化回路との間に介在するデータ処理装置であって、前記テスト装置とデータ授受を行う第１のインタフェースと、前記符号化回路とデータ授受を行う第２のインタフェースと、復号回路と、前記第１のインタフェースを介して前記テスト装置から入力した第１の符号化データを前記復号回路に出力し、前記復号回路が生成した前記第１の符号化データの復号データを前記符号化回路に出力し、前記符号化回路が前記復号データを符号化して生成した第２の符号化データを前記第２のインタフェースを介して入力し、当該第２の符号化データを前記第１のインタフェースを介して前記テスト装置に出力する制御手段とを有する。
【００１４】
第４の発明のデータ処理装置の作用は以下のようになる。
第１のインタフェースが、前記テスト装置から第１の符号化データを入力する。
次に、制御手段が、前記第１の符号化データを復号回路に第２のインタフェースを介して出力する。
次に、第２のインタフェースが、前記復号回路が生成した前記第１の符号化データの復号データを入力する。
制御手段が、前記復号データを符号化回路に出力する。
次に、前記符号化回路が、前記復号データを符号化して第２の符号化データを生成する。
次に、制御手段が、前記第１のインタフェースを介して、前記第２の符号化データを前記テスト装置に出力する。
【００１５】
第５の発明のテスト方法は、復号回路の動作をテストするテスト方法であって、第１の符号化データを前記復号回路に出力する第１の工程と、前記復号回路が前記第１の工程で入力した前記第１の符号化データを復号して復号データを生成する第２の工程と、前記第２の工程で生成した前記復号データを符号化して第２の符号化データを生成する第３の工程と、前記第１の符号化データと、前記第３の工程で生成した前記第２の符号化データとを比較して前記復号回路の動作が正常か否かを判断する第４の工程とを有する。
【００１６】
第６の発明のテスト方法は、符号化回路の動作をテストするテスト方法であって、第１の符号化データを復号して復号データを生成する第１の工程と、前記第１の工程で生成した前記復号データを前記符号化回路に出力する第２の工程と、前記符号化回路が前記第２の工程で入力した前記復号データを符号化して第２の符号化データを生成する第３の工程と、前記第１の符号化データと前記第３の工程で生成した前記第２の符号化データとを比較して前記符号化回路の動作が正常か否かを判断する第４の工程とを有する。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態に係わるテスト装置について説明する。
〔第１実施形態〕
本実施形態は、第１、第２および第５の発明に対応した実施形態である。
図１は、本実施形態のテストシステム１の構成図である。
図１に示すように、テストシステム１は、例えば、コンピュータ１２およびテスト補助回路１８を有し、復号回路２６を備えた被テスト回路１０の動作をテストする。
図１において、インタフェース２４が第１の発明のインタフェースに対応し、符号化回路２３が第１の発明の符号化回路に対応し、ＣＰＵ１６が第１の発明の判断手段に対応している。
また、コンピュータ１２が第２の発明のテスト装置に対応し、インタフェース２０が第２の発明の第１のインタフェースに対応し、符号化回路２３が第２の発明の符号化回路に対応し、インタフェース２４が第２の発明の第２のインタフェースに対応し、選択回路２２が第２の発明の制御手段に対応している。
また、被テスト回路１０が第１および第２の発明の復号回路に対応している。
メモリ１４が第１の発明の記憶手段に対応している。
【００１８】
例えば、テスト補助回路１８はコンピュータ１２に装着される親基板（ボード）として実現され、被テスト回路１０はその子基板として実現される。
【００１９】
テストシステム１では、コンピュータ１２がテスト用符号化データＥ１（本発明の第１の符号化データ）をテスト補助回路１８に出力し、テスト補助回路１８がテスト用符号化データＥ１を被テスト回路１０に出力する。
そして、被テスト回路１０が、復号回路２６でテスト用符号化データＥ１を復号して復号データＤ（本発明の復号データ）を生成し、これをテスト補助回路１８に出力する。
テスト補助回路１８では、被テスト回路１０から入力した復号データＤを符号化回路２３で符号化して符号化データＥ２（本発明の第２の符号化データ）を生成し、これをコンピュータ１２に出力する。
そして、コンピュータ１２において、テスト補助回路１８から入力した符号化データＥ２と、テスト用符号化データＥ１とを比較して、所定の基準で一致していれば、被テスト回路１０の動作が正常であると判断し、そうでない場合には被テスト回路１０の動作が異常であると判断する。
【００２０】
以下、図１に示す各構成要素について説明する。
〔被テスト回路１０〕
図１に示すように、被テスト回路１０は、例えば、インタフェース２５、復号回路２６およびメモリ２７を有する。
インタフェース２５は、テスト補助回路１８との間でデータの授受を行う。
復号回路２６は、インタフェース２５を介して入力した符号化データＥ１を復号して復号データＤを生成し、これをテスト補助回路１８に出力する。
復号回路２６は、例えば、ＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）方式の復号を行う。当該復号は、ビデオおよびオーディオの何れについてのものでもよい。
メモリ２７は、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）であり、復号回路２６の作業用メモリとして用いられる。
【００２１】
〔コンピュータ１２〕
図１に示すように、コンピュータ１２は、例えば、バス１３を介して、メモリ１４、インタフェース１５、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）  １６およびディスプレイ１７が接続されている。
バス１３は、例えば、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）  ローカルバスである。
メモリ１４は、テスト用符号化データＥ１を記憶している。
テスト用符号化データＥ１は、例えば、上記ＭＰＥＧ方式の復号に対応した符号化が施されたデータである。
【００２２】
インタフェース１５は、メモリ１４から読み出されたテスト用符号化データＥ１をテスト補助回路１８に出力する。
インタフェース１５は、テスト補助回路１８から入力した符号化データＥ２をＣＰＵ１６に出力する。
ＣＰＵ１６は、インタフェース１５から入力した符号化データＥ２と、テスト用符号化データＥ１とを比較して、所定の基準で一致していれば、被テスト回路１０の動作が正常であると判断し、そうでない場合には被テスト回路１０の動作が異常であると判断する。
ＣＰＵ１６は、上記判断結果を例えばディスプレイ１７に表示する。
【００２３】
〔テスト補助回路１８〕
図１に示すように、テスト補助回路１８は、例えば、インタフェース２０、制御回路２１、選択回路２２、符号化回路２３およびインタフェース２４を有する。
インタフェース２０は、コンピュータ１２からテスト用符号化データＥ１を入力する。
また、インタフェース２０は、制御回路２１からの符号化データＥ２をコンピュータ１２に出力する。
制御回路２１は、インタフェース２０から入力したテスト用符号化データＥ１を選択回路２２に出力すると共に、選択回路２２から入力した符号化データＥ２をインタフェース２０に出力する。
制御回路２１は、例えば、ＰＣＩ制御ＩＣである。
選択回路２２は、例えば、制御回路２１から入力したテスト用符号化データＥ１を選択して復号回路２６に出力する。
また、選択回路２２は、被テスト回路１０から入力した復号データＤを選択して符号化回路２３に出力する。
また、選択回路２２は、符号化回路２３から入力した符号化データＥ２を選択して制御回路２１に出力する。
【００２４】
符号化回路２３は、選択回路２２から入力した復号データＤを符号化して符号化データＥ２を生成し、これを選択回路２２に出力する。
符号化回路２３は、例えば、復号回路２６の復号に対応したＭＰＥＧ符号化を行う。
インタフェース２４は、選択回路２２から入力したテスト用符号化データＥ１を被テスト回路１０に出力する。
また、インタフェース２４は、被テスト回路１０から入力した復号データＤを選択回路２２に出力する。
【００２５】
以下、図１に示すテストシステム１の動作例を説明する。
図２は、図１に示すテストシステム１の動作例を説明するためのフローチャートである。
以下、図２に示す各ステップについて説明する。
ステップＳＴ１：
コンピュータ１２のＣＰＵ１６は、メモリ１４からテスト用符号化データＥ１を読み出し、これをインタフェース１５を介してテスト補助回路１８に出力する。
そして、テスト補助回路１８は、コンピュータ１２から入力したテスト用符号化データＥ１を、インタフェース２０、制御回路２１、選択回路２２およびインタフェース２４を介して被テスト回路１０に出力する。
【００２６】
ステップＳＴ２：
被テスト回路１０の復号回路２６は、ステップＳＴ１で入力したテスト用符号化データＥ１を復号して復号データＤを生成する。
ステップＳＴ３：
被テスト回路１０は、インタフェース２５を介して、復号データＤをテスト補助回路１８に出力する。
【００２７】
ステップＳＴ４：
テスト補助回路１８は、ステップＳＴ３で入力した復号データＤを、インタフェース２４および選択回路２２を介して符号化回路２３に出力する。
符号化回路２３は、復号データＤを符号化して符号化データＥ２を生成する。
ステップＳＴ５：
テスト補助回路１８において、ステップＳＴ４で生成した符号化データＥ２を、選択回路２２、制御回路２１およびインタフェース２０を介してコンピュータ１２に出力する。
【００２８】
ステップＳＴ６：
コンピュータ１２において、ステップＳＴ５で入力した符号化データＥ２を、インタフェース１５およびバス１３を介してＣＰＵ１６に出力する。
ＣＰＵ１６は、メモリ１４からテスト用符号化データＥ１を読み出す。
そして、ＣＰＵ１６は、ステップＳＴ５で入力した符号化データＥ２と、テスト用符号化データＥ１とを比較する。
ステップＳＴ７：
コンピュータ１２のＣＰＵ１６は、ステップＳＴ６の比較結果が一致を示す場合にはステップＳＴ８に進み、そうでない場合にはステップＳＴ９に進む。
【００２９】
ステップＳＴ８：
ＣＰＵ１６は、被テスト回路１０が正常に動作すると判断し、その旨をディスプレイ１７に表示する。
ステップＳＴ９：
ＣＰＵ１６は、被テスト回路１０が正常に動作しないと判断し、その旨をディスプレイ１７に表示する。
【００３０】
以上説明したように、テストシステム１によれば、コンピュータ１２は復号データに比べてデータ量が小さい符号化データＥ１のみをメモリ１４に保持していればよいので、メモリ１４の記憶容量を従来に比べて小さくできる。
また、テストシステム１によれば、復号データに比べてデータ量の小さな符号化データＥ１，Ｅ２をＣＰＵ１６で比較するので、従来に比べて処理量を少なくできる。低速のコンピュータ１２として低速かつ安価なものを用いることができる。
テストシステム１によれば、このようにテストに伴う処理量を少なくできるため、複雑なロジックを持つ大規模な被テスト回路１０に対して多様なパターンのテスト用符号化データＥ１を基に動作をテストできる。従って、被テスト回路１０の高集積化された大規模ＬＳＩであっても、故障トランジスタなどに起因する動作不良を適切に検査できる。
【００３１】
〔第２実施形態〕
本実施形態は、第３、第４および第６の発明に対応した実施形態である。
図３は、本実施形態のテストシステム５１の構成図である。
図３に示すように、テストシステム５１は、例えば、コンピュータ５２およびテスト補助回路５８を有し、符号化回路６６を備えた被テスト回路５０の動作をテストする。
図３において、インタフェース６４が第３の発明のインタフェースに対応し、復号回路６３が第３の発明の復号回路に対応し、ＣＰＵ５６が第３の発明の判断手段に対応している。
また、コンピュータ５２が第４の発明のテスト装置に対応し、インタフェース６０が第４の発明の第１のインタフェースに対応し、復号回路６３が第４の発明の復号回路に対応し、インタフェース６４が第４の発明の第２のインタフェースに対応し、選択回路６２が第２の発明の制御手段に対応している。
メモリ５４が第３の発明の記憶手段に対応している。
また、被テスト回路５０が第３および第４の発明の符号化回路に対応している。
【００３２】
例えば、テスト補助回路５８はコンピュータ５２に装着される親基板（ボード）として実現され、被テスト回路５０はその子基板として実現される。
【００３３】
テストシステム５１では、コンピュータ５２がテスト用符号化データＥ５（本発明の第１の符号化データ）をテスト補助回路５８に出力し、テスト補助回路５８の復号回路６３においてテスト用符号化データＥ５を復号して復号データＤ１を生成する。
テスト補助回路５８は、復号データＤ１を被テスト回路５０に出力する。
そして、被テスト回路５０の符号化回路６６において、復号データＤ１を符号化して符号化データＥ６（本発明の第２の符号化データ）を生成し、これをテスト補助回路５８に出力する。
そして、テスト補助回路５８が、符号化データＥ６をコンピュータ５２に出力する。
そして、コンピュータ５２において、テスト補助回路５８から入力した符号化データＥ６、テスト用符号化データＥ５とを比較して、所定の基準で一致していれば、被テスト回路５０の動作が正常であると判断し、そうでない場合には被テスト回路５０の動作が異常であると判断する。
【００３４】
以下、図３に示す各構成要素について説明する。
〔被テスト回路５０〕
図３に示すように、被テスト回路５０は、例えば、インタフェース６５、符号化回路６６およびメモリ６７を有する。
インタフェース６５は、テスト補助回路５８との間でデータの授受を行う。
符号化回路６６は、インタフェース６５を介して入力した復号データＤ１を符号化して符号化データＥ６を生成し、これをテスト補助回路５８に出力する。
符号化回路６６は、例えば、ＭＥＰＧ方式の符号化を行う。当該符号化は、ビデオおよびオーディオの何れについてのものでもよい。
メモリ６７は、例えば、ＤＲＡＭであり、符号化回路６６の作業用メモリとして用いられる。
【００３５】
〔コンピュータ５２〕
図３に示すように、コンピュータ５２は、例えば、バス５３を介して、メモリ５４、インタフェース５５、ＣＰＵ５６およびディスプレイ５７が接続されている。
バス５３は、例えば、ＰＣＩローカルバスである。
メモリ５４は、テスト用符号化データＥ５を記憶している。
テスト用符号化データＥ５は、例えば、上記ＭＰＥＧ方式の符号化が施されたデータである。
【００３６】
インタフェース５５は、メモリ５４から読み出されたテスト用符号化データＥ５をテスト補助回路５８に出力する。
インタフェース５５は、テスト補助回路５８から入力した符号化データＥ６をＣＰＵ５６に出力する。
ＣＰＵ５６は、インタフェース５５から入力した符号化データＥ６と、テスト用符号化データＥ５とを比較して、所定の基準で一致していれば、被テスト回路５０の動作が正常であると判断し、そうでない場合には被テスト回路５０の動作が異常であると判断する。
ＣＰＵ５６は、上記判断結果を例えばディスプレイ５７に表示する。
【００３７】
〔テスト補助回路５８〕
図３に示すように、テスト補助回路５８は、例えば、インタフェース６０、制御回路６１、選択回路６２、復号回路６３およびインタフェース６４を有する。
インタフェース６０は、コンピュータ５２からテスト用符号化データＥ５を入力する。
また、インタフェース６０は、制御回路６１からの符号化データＥ６をコンピュータ５２に出力する。
制御回路６１は、インタフェース６０から入力したテスト用符号化データＥ５を選択回路６２に出力すると共に、選択回路６２から入力した符号化データＥ６をインタフェース６０に出力する。
制御回路６１は、例えば、ＰＣＩ制御ＩＣである。
選択回路６２は、例えば、制御回路６１から入力したテスト用符号化データＥ５を選択して復号回路６３に出力する。
また、選択回路６２は、復号回路６３から入力した復号データＤ１を選択して被テスト回路５０に出力する。
また、選択回路６２は、被テスト回路５０からの符号化データＥ６を選択して制御回路６１に出力する。
【００３８】
復号回路６３は、選択回路６２から入力した符号化データＥ５を復号して復号データＤ１を生成し、これを選択回路６２に出力する。
復号回路６３は、例えば、符号化回路６６に対応したＭＰＥＧ復号を行う。
インタフェース６４は、選択回路６２から入力した復号データＤ１を被テスト回路５０に出力する。
また、インタフェース６４は、被テスト回路５０から入力した符号化データＤ６を選択回路６２に出力する。
【００３９】
以下、図３に示すテストシステム５１の動作例を説明する。
図４は、図３に示すテストシステム５１の動作例を説明するためのフローチャートである。
以下、図４に示す各ステップについて説明する。
ステップＳＴ２１：
コンピュータ５２のＣＰＵ５６は、メモリ５４からテスト用符号化データＥ５を読み出し、これをインタフェース５５を介してテスト補助回路５８に出力する。
【００４０】
ステップＳＴ２２：
テスト補助回路５８の復号回路６３がステップＳＴ２１で入力したテスト用符号化データＥ５を復号して復号データＤ１を生成する。
ステップＳＴ２３：
テスト補助回路５８は、インタフェース６４を介して、上記復号データＤ１を被テスト回路５０に出力する。
ステップＳＴ２４：
被テスト回路５０の符号化回路６６は、ステップＳＴ２３で入力した復号データＤ１を符号化して符号化データＥ６を生成し、これをテスト補助回路５８に出力する。
【００４１】
ステップＳＴ２５：
テスト補助回路５８は、ステップＳＴ２４で入力した符号化データＥ６を、インタフェース６０を介してコンピュータ５２に出力する。
ステップＳＴ２６：
コンピュータ５２のＣＰＵ５６は、ステップＳＴ２５で入力した符号化データＥ６と、メモリ５４から読み出したテスト用符号化データＥ５とを比較する。
ステップＳＴ２７：
コンピュータ５２のＣＰＵ５６は、ステップＳＴ２６の比較結果が一致を示す場合にはステップＳＴ２８に進み、そうでない場合にはステップＳＴ２９に進む。
【００４２】
ステップＳＴ２８：
ＣＰＵ５６は、被テスト回路５０が正常に動作すると判断し、その旨をディスプレイ５７に表示する。
ステップＳＴ２９：
ＣＰＵ５６は、被テスト回路５０が正常に動作しないと判断し、その旨をディスプレイ５７に表示する。
【００４３】
以上説明したように、テストシステム５１によれば、コンピュータ５２は復号データに比べてデータ量が小さい符号化データＥ５のみをメモリ５４に保持していればよいので、メモリ５４の記憶容量を従来に比べて小さくできる。
また、テストシステム５１によれば、復号データに比べてデータ量の小さな符号化データＥ５，Ｅ６をＣＰＵ５６で比較するので、従来に比べて処理量を少なくできる。そのため、コンピュータ５２として、低速かつ安価なものを用いることができる。
テストシステム５１によれば、このようにテストに伴う処理量を少なくできるため、複雑なロジックを持つ大規模な被テスト回路５０に対して多様なパターンのテスト用符号化データＥ５を基に動作をテストできる。従って、被テスト回路５０の高集積化された大規模ＬＳＩであっても、故障トランジスタなどに起因する動作不良を適切に検査できる。
【００４４】
本発明は上述した実施形態には限定されない。
例えば、図１に示すテスト回路１８に図３に示す復号回路６３をさらに備え、コンピュータ１２およびテスト回路１８によって、図１に示す被テスト回路１０と図３に示す被テスト回路５０との双方の動作テストを行えるように構成してもよい。
【００４５】
【発明の効果】
以上説明したように、第１、第２および第５の発明によれば、従来に比べて小さな記憶容量の記憶手段を用いて、復号回路の動作検証行うことができる。
また、第１、第２および第５の発明によれば、符号化回路の動作検証を従来に比べて少ない処理量で行うことができる。
第３、第４および第６の発明によれば、従来に比べて小さな記憶容量の記憶手段を用いて、復号回路の動作検証行うことができる。
また、第３、第４および第６の発明によれば、符号化回路の動作検証を従来に比べて少ない処理量で行うことができる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態のテストシステムの構成図である。
【図２】図２は、図１に示すテストシステムの動作例を説明するための図である。
【図３】図３は、本発明の第２実施形態のテストシステムの構成図である。
【図４】図４は、図３に示すテストシステムの動作例を説明するための図である。
【符号の説明】
１，５１…テストシステム、１０，５０…被テスト回路、１２，５２…コンピュータ、１８，５８…テスト補助回路、１３，５３…バス、１４，５４…メモリ、１５，５５…インタフェース、１６，４５…ＣＰＵ、１７，５７…ディスプレイ、２０，６０…インタフェース、２１，６１…制御回路、２２，６２…選択回路、２３…符号化回路、２４，６４…インタフェース、２５，６５…インタフェース、２６…復号回路、２７，６７…メモリ、６３…復号回路、６６…符号化回路
【図１】
2004247786.tif 000003
【図２】
2004247786.tif 000004
【図３】
2004247786.tif 000005
【図４】
2004247786.tif 000006