(57)【要約】【課題】タイミング制約を漏れなく、かつ早期に完成すること。【解決手段】対象パス抽出部１０１はタイミング制約とネットリストとライブラリとからタイミング検証の対象となるデータ転送パスのうち上位階層ブロックに含まれる少なくとも２つの下位階層ブロック間に形成されるデータ転送パスの全てを対象パスとして抽出する。対象パス出力部１０３はタイミング例外の指定が行えるようにした対象パス一覧１０９をユーザに対して提示する。タイミング制約修正部１０４はユーザが指定したタイミング例外に応じて前記タイミング制約に修正を施し新たなタイミング制約を生成する。【選択図】      図１
2004295330.tif 000002
【特許請求の範囲】
【請求項１】
対象とする半導体集積回路の動作速度を定義するタイミング制約と論理接続情報を記述したネットリストとセル自体の論理情報およびタイミング情報を含むライブラリとからタイミング検証の対象となるデータ転送パスのうち上位階層ブロックに含まれる少なくとも２つの下位階層ブロック間に形成されるデータ転送パスの全てを対象パスとして抽出する対象パス抽出手段と、
抽出された前記対象パスの全てにタイミング例外の指定をユーザが選択可能に付加した対象パス一覧を生成し、ユーザに提示する対象パス出力手段と、
ユーザが提示された前記対象パス一覧にて指定したタイミング例外に応じて前記タイミング制約に修正を施し新たなタイミング制約を生成するタイミング制約修正手段と、
を備えたことを特徴とするタイミング制約生成装置。
【請求項２】
対象パス抽出手段は、
前記少なくとも２つの下位階層ブロック間に形成されるデータ転送パスのうちユーザが指定したデータ転送パスを対象パスとして抽出する、
ことを特徴とする請求項１に記載のタイミング制約生成装置。
【請求項３】
前記対象パス出力手段は、
抽出された前記対象パスのうちユーザが指定したデータ転送パスにタイミング例外の指定をユーザが選択可能に付加した対象パス一覧を生成する、
ことを特徴とする請求項１に記載のタイミング制約生成装置。
【請求項４】
前記対象パス出力手段は、
前記対象パス一覧のパス毎にタイミング検証結果を付加する、
ことを特徴とする請求項１〜３のいずれか一つに記載のタイミング制約生成装置。
【請求項５】
前記対象パス抽出手段は、
前記少なくとも２つの下位階層ブロック間に形成されるデータ転送パスのうちタイミングエラーが存在するデータ転送パスを対象パスとして抽出する、
ことを特徴とする請求項４に記載のタイミング制約生成装置。
【請求項６】
前記対象パス出力手段は、
抽出された前記対象パスのうちタイミングエラーが存在する対象パスにタイミング例外の指定をユーザが選択可能に付加した対象パス一覧を生成する、
ことを特徴とする請求項１〜３のいずれか一つに記載のタイミング制約生成装置。
【請求項７】
前記対象パス出力手段は、
抽出された前記対象パスのうちタイミング検証結果のタイミングが一定範囲内にあるデータ転送パスにタイミング例外の指定をユーザが選択可能に付加した対象パス一覧を生成する、
ことを特徴とする請求項１〜３のいずれか一つに記載のタイミング制約生成装置。
【請求項８】
前記対象パス抽出手段は、
前記少なくとも２つの下位階層ブロック間に形成されるデータ転送パスのうちタイミング検証結果のタイミングが一定範囲内にあるデータ転送パスを対象パスとして抽出する、
ことを特徴とする請求項１に記載のタイミング制約生成装置。
【請求項９】
前記対象パス出力手段は、
前記対象パス一覧にタイミング例外の指定を行うクロック関係を付加する、
ことを特徴とする請求項１〜８のいずれか一つに記載のタイミング制約生成装置。
【請求項１０】
前記対象パス出力手段は、
前記対象パス一覧にタイミング例外の指定を行う下位階層ブロックの関係を付加する、
ことを特徴とする請求項１〜９のいずれか一つに記載のタイミング制約生成装置。
【請求項１１】
前記ユーザが指定した対象パスは、
隣の下位階層ブロックとの間でデータの入出力がある１以上の下位階層ブロックにおける入出力パスである、
ことを特徴とする請求項２または３に記載のタイミング制約生成装置。
【請求項１２】
前記ユーザが指定した対象パスは、
隣の下位階層ブロックにデータ出力を行う１以上の下位階層ブロックにおける出力パスである、
ことを特徴とする請求項２または３に記載のタイミング制約生成装置。
【請求項１３】
前記ユーザが指定した対象パスは、
隣の下位階層ブロックからデータの入力がある１以上の下位階層ブロックにおける入力パスである、
ことを特徴とする請求項２または３に記載のタイミング制約生成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路の設計に用いるタイミング制約生成装置に関するものである。
【０００２】
【従来の技術】
半導体集積回路の設計では、回路全体を幾つかのブロックに分割し、各ブロックの面積や形状を決定し、ネットリストに基づき各ブロックの詳細設計を行い、下位階層ブロックから上位階層ブロックへと個々のブロックを接続して組み上げるボトムアップ階層設計が採用されている。
【０００３】
このボトムアップ階層設計において、個々のブロックを接続して組み上げる過程では、各下位階層ブロックのタイミング制約をそれぞれ作成し、その作成した下位階層ブロックのタイミング制約を組み合わせて上位階層ブロックのタイミング制約を作成している。この場合、通常、下位階層ブロック間のデータ転送に関しては、タイミングを顧慮しないで良いパスなどタイミング検証対象外となるデータ転送パスが存在しているので、上位階層ブロックでのタイミング最適化実行前にそのタイミング検証対象外となるデータ転送パスの指定が必要である。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来では、下位階層間のデータ転送に関するタイミング検証対象外となるデータ転送パスの指定は、設計者が手作業で行っているので、指定漏れが起こることがある。そのような指定漏れが存在すると、上位階層ブロックでのタイミング最適化時に不要なパスを最適化しようするので、実行時間が増大し、また真に最適化が必要なパスの最適化が行われないことが起こるという問題がある。
【０００５】
また、修正したタイミング制約を使用してレイアウトを作成した場合に、それ以前には見つからなかった別のエラーが発生すると、設計者が再度手作業でその発生したエラーがタイミング検証対象外のパスであるか否かの確認を行うが、この確認作業が繰り返し発生することがあり、改善が望まれている。
【０００６】
この発明は、上記に鑑みてなされたもので、半導体集積回路の設計において、タイミング制約を漏れなく、かつ早期に完成することができるタイミング制約生成装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかるタイミング制約生成装置は、対象とする半導体集積回路の動作速度を定義するタイミング制約と論理接続情報を記述したネットリストとセル自体の論理情報およびタイミング情報を含むライブラリとからタイミング検証の対象となるデータ転送パスのうち上位階層ブロックに含まれる少なくとも２つの下位階層ブロック間に形成されるデータ転送パスの全てを対象パスとして抽出する対象パス抽出手段と、抽出された前記対象パスの全てにタイミング例外の指定をユーザが選択可能に付加した対象パス一覧を生成し、ユーザに提示する対象パス出力手段と、ユーザが提示された前記対象パス一覧にて指定したタイミング例外に応じて前記タイミング制約に修正を施し新たなタイミング制約を生成するタイミング制約修正手段とを備えたことを特徴とする。
【０００８】
この発明によれば、タイミング制約とネットリストとライブラリとからタイミング検証の対象となるデータ転送パスのうち上位階層ブロックに含まれる少なくとも２つの下位階層ブロック間に形成されるデータ転送パスの全てを対象パスとして抽出し、それにタイミング例外の指定が行えるようにした対象パス一覧をユーザに対して提示し、ユーザが指定したタイミング例外に応じて前記タイミング制約に修正を施し新たなタイミング制約を生成するようにしたので、タイミング制約を漏れなく、かつ早期に完成することができる。
【０００９】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかるタイミング制約生成装置の好適な実施の形態を詳細に説明する。
【００１０】
図１は、この発明の一実施の形態であるタイミング制約生成装置の構成を示すブロック図である。図１に示すタイミング制約生成装置１００は、対象パス抽出部１０１と対象パス出力部１０２とユーザ入力検出部１０３とタイミング制約修正部１０４とを備えている。また、周辺装置として、データベースであるネットリストファイル１０５、タイミング制約ファイル１０６およびライブラリファイル１０７と、出力装置であるタイミング制約ファイル１０８とを備えている。
【００１１】
ネットリストファイル１０５には、対象とする半導体集積回路の論理接続情報を記述したネットリストが格納されている。タイミング制約ファイル１０６には、セットアップおよびホールドの解析を行う回路の動作速度を定義したタイミング制約が格納されている。ライブラリファイル１０７には、各セル自体の論理積およびタイミング情報を含むライブラリが格納されている。
【００１２】
対象パス抽出部１０１は、ネットリスト、タイミング制約およびライブラリの情報からタイミング検証の対象となるデータ転送パスのうち上位階層ブロックに含まれる下位階層ブロック間に形成されるデータ転送パスを対象パスとして抽出する。
【００１３】
対象パス出力部１０２は、抽出された対象パスに少なくともタイミング例外の項目を付加した対象パス一覧１０９を生成し、ユーザが認識できる装置（表示装置や、印刷装置、さらにはファイル）に出力する。ここで、タイミング例外は、データ転送パスをタイミング検証対象外とする方法であり、例えば、フォールスパス（ｆａｌｓｅ  ｐａｔｈ）、マルチサイクルパス（ｍｕｌｔｉ  ｃｙｃｌｅｐａｔｈ）、ディスエイブルパス（ｄｉｓａｂｌｅ  ｐａｔｈ）としている。
【００１４】
ユーザ入力検出部１０３は、ユーザが対象パス一覧１０９において対象外指定を行った指定入力１１０から、指定されたタイミング検証対象外となるデータ転送パスを検出し、タイミング制約修正部１０４に与える。
【００１５】
タイミング制約修正部１０４は、ユーザが指定したタイミング検証対象外となるデータ転送パスの情報に基づき、タイミング制約ファイル１０６に格納されるタイミング制約に修正（追加と削除の一方または双方）を施して新たなタイミング制約を生成し、タイミング制約ファイル１０８に格納する。
【００１６】
［動作例１］
図１〜図４を参照して、以上のように構成されるタイミング制約生成装置１００の動作（動作例１）について説明する。なお、図２は、上位階層ブロックに含まれる下位階層ブロック間でのデータ転送関係を説明する図である（その１）。図３は、図２に示すデータ転送関係において図１に示す対象パス出力部１０２がユーザにタイミング検証対象外とするデータ転送パスの指定を求めるために提示する対象パス一覧１０９の例（その１）を示す図である。図４は、図３に示す対象パス一覧においてユーザが行った指定例を示す図である。
【００１７】
上位階層ブロックに含まれる下位階層ブロックは、３以上の場合もあるが、図２では、説明の便宜から、上位階層ブロック１１２には、下位階層ブロックＡ１１３と下位階層ブロックＢ１１４との２つが含まれるとしている。
【００１８】
下位階層ブロックＡ１１３と下位階層ブロックＢ１１４とは、それぞれ複数の順序回路とその組み合わせ回路によって構成されるが、それらは、その下位階層ブロック内だけでデータ転送を行うものと、隣の下位階層ブロックとデータ転送を行うものとに分けることができる。図２では、隣の下位階層ブロックとデータ転送を行う順序回路が例示されている。
【００１９】
すなわち、下位階層ブロックＡ１１３では、順序回路（＃１）１１５，順序回路（＃２）１１６，順序回路（＃３）１１７，順序回路（＃４）１１８が示されている。下位階層ブロックＢ１１４では、順序回路（＃５）１１９，順序回路（＃６）１２０，順序回路（＃７）１２１，順序回路（＃８）１２２が示されている。
【００２０】
そして、順序回路（＃１）１１５と順序回路（＃２）１１６とから順序回路（＃５）１１９と順序回路（＃６）１２０とに向かうデータ転送パスが形成され、順序回路（＃７）１２１と順序回路（＃８）１２２とから順序回路（＃３）１１７と順序回路（＃４）１１８とに向かうデータ転送パスが形成される場合が示されている。
【００２１】
対象パス抽出部１０１は、ネットリストファイル１０５とタイミング制約ファイル１０６とライブラリファイル１０７とに格納される情報に基づき、下位階層ブロックＡ１１３と下位階層ブロックＢ１１４との間に形成される上記したデータ転送パスを対象パスとして抽出する。抽出方法は、タイミング検証にて行われる方法と同じである。
【００２２】
対象パス出力部１０２は、対象パス抽出部１０１の抽出結果を受けて、ユーザに提示する対象パス一覧１０９を例えば図３に示す形式で生成する。図３に示すように、対象パスの欄には、下位階層ブロックＡ１１３と下位階層ブロックＢ１１４との間に形成されるデータ転送パス「＃１−＃５」「＃１−＃６」「＃２−＃５」「＃２−＃６」「＃７−＃３」「＃７−＃４」「＃８−＃３」「＃８−＃４」の全てが掲載されている。
【００２３】
そして、タイミング例外として、「フォールス（ｆａｌｓｅ）」「マルチサイクル（ｍｕｌｔｉ  ｃｙｃｌｅ）」「ディスエイブル（ｄｉｓａｂｌｅ）」がパス毎に選択可能に掲載されている。
【００２４】
図４において、順序回路１１５から順序回路１１９へのパス「＃１−＃５」では、「フォールス（ｆａｌｓｅ）」がチェックされている。これは、ユーザがパス「＃１−＃５」をタイミング検証完全対象外（ｆａｌｓｅ  ｐａｔｈ）にすると指定したことを示している。
【００２５】
また、順序回路１１６から順序回路１２０へのパス「＃２−＃６」では、「マルチサイクル（ｍｕｌｔｉ  ｃｙｃｌｅ）」がチェックされ、“２”が記入されている。これは、ユーザがパス「＃２−＃６」では、２サイクルのクロック周期でデータ転送を行うべきと指定したことを示している。
【００２６】
タイミング制約修正部１０４では、ユーザが指定した、パス「＃１−＃５」をフォールスパス（ｆａｌｓｅ  ｐａｔｈ）にし、パス「＃１−＃５」を２サイクルのマルチサイクルパス（ｍｕｌｔｉ  ｃｙｃｌｅ  ｐａｔｈ）にするという情報をタイミング制約ファイル１０６に存在するタイミング制約に追加する。
【００２７】
そして、図４では図示省略したが、ユーザが「ディスエイブル（ｄｉｓａｂｌｅ）」を選択したときは、該当するデータ転送パスは削除することになる。このように修正されたタイミング制約は、タイミング制約ファイル１０８のフォーマットに合わせた形式で作成され、格納される。
【００２８】
これによって、タイミング制約が漏れなく、かつ早期に完成できる。その結果、設計者はタイミング検証対象外の指定という煩雑な手作業から解放されるので、設計時間が短縮されることになる。
【００２９】
［動作例２］
図１〜図３、図５を参照して、以上のように構成されるタイミング制約生成装置１００の動作例２について説明する。なお、図５は、図２に示すデータ転送関係において図１に示す対象パス出力部がユーザにタイミング検証対象外とするデータ転送パスの指定を求めるために提示する対象パス一覧の例（その２）を示す図である。
【００３０】
対象パス出力部１０２は、図３に示したように全てのデータ転送パスについての対象パス一覧１０９を生成する際に、図５に示すように、各パスのタイミング検証の結果得られたタイミング情報「スラック（ｓｌａｃｋ）」を併せて対象パス一覧１０９に加えることを行う。
【００３１】
なお、図５に示す追加したタイミング情報「スラック（ｓｌａｃｋ）」は、セットアップ情報を示すが、これ１つのみではなく、ホールド情報や駆動するクロックを追加掲載してもよい。
【００３２】
これによって、効率よくタイミング制約が発見できるので、一層、タイミング制約が漏れなく、かつ早期に完成できる。その結果、設計時間が短縮されることになる。
【００３３】
［動作例３］
図１〜図３、図５を参照して、以上のように構成されるタイミング制約生成装置１００の動作（動作例３）について説明する。動作例１，２では、対象パス出力部１０２は、図３に示したように全てのデータ転送パスについての対象パス一覧１０９を生成するとしたが、動作例３では、対象パス出力部１０２は、タイミング検証の結果、タイミングエラーが発生しているデータ転送パスのみについての対象パス一覧１０９を生成するようにしている。
【００３４】
図５に示した例で言えば、「＃１−＃５」「＃１−＃６」「＃２−＃６」の３つのデータ転送パスのみでタイミングエラーが発生しているとすれば、対象パス出力部１０２は、この「＃１−＃５」「＃１−＃６」「＃２−＃６」の３つのデータ転送パスのみを掲載した対象パス一覧１０９を生成することになる。
【００３５】
これによって、効率よくタイミング制約が発見できるので、一層、タイミング制約が漏れなく、かつ早期に完成できる。その結果、設計時間が短縮されることになる。
【００３６】
［動作例４］
図１〜図３、図５を参照して、以上のように構成されるタイミング制約生成装置１００の動作（動作例４）について説明する。動作例２では、対象パス出力部１０２は、図５に示したように全てのデータ転送パスについてタイミング情報を追加するとしたが、動作例３では、対象パス出力部１０２は、タイミング検証の結果、タイミングが一定範囲内に入っているデータ転送パスのみについての対象パス一覧１０９を生成する。なお、この一定範囲は、予め定められている。
【００３７】
図５に示した例で言えば、一定範囲が「−２ｎｓ以下」であるとすれば、対象パス出力部１０２は、「＃１−＃５」と「＃２−＃６」の２つのデータ転送パスのみを掲載した対象パス一覧１０９を生成することになる。
【００３８】
これによって、効率よくタイミング制約が発見できるので、一層、タイミング制約が漏れなく、かつ早期に完成できる。その結果、設計時間が短縮されることになる。
【００３９】
［動作例５］
図１、図３、図６、図７を参照して、以上のように構成されるタイミング制約生成装置１００の動作（動作例５）について説明する。なお、図６は、上位階層ブロックに含まれる下位階層ブロック間でのデータ転送関係を説明する図である（その２）。図７は、図６に示すデータ転送関係において図１に示す対象パス出力部がユーザにタイミング検証対象外とするデータ転送パスの指定を求めるために提示する対象パス一覧の例（その１）を示す図である。
【００４０】
図６では、説明の便宜から図２と同一の符号が用いられ、転送関係も同様であるとし、新たにクロックＣＬＫとクロックＣＬＫ０とが追加されている。
【００４１】
すなわち、下位階層ブロックＡ１１３では、順序回路（＃１）１１５，順序回路（＃２）１１６，順序回路（＃３）１１７がクロックＣＬＫにて駆動され、順序回路（＃４）１１８がクロックＣＬＫ０にて駆動されるとしている。
【００４２】
また、下位階層ブロックＢ１１４では、順序回路（＃５）１１９，順序回路（＃６）１２０，順序回路（＃７）１２１がクロックＣＬＫにて駆動され、順序回路（＃８）１２２がクロックＣＬＫ０にて駆動されるとしている。
【００４３】
この場合、対象パス出力部１０２は、図３に示したように全てのデータ転送パスについての対象パス一覧１０９を生成する際に、図７に示すように、順序回路が駆動されるクロック関係「ｃｌｋ−ｃｌｋ」「ｃｌｋ−ｃｌｋ０」「ｃｌｋ０−ｃｌｋ」「ｃｌｋ０−ｃｌｋ０」を追加し、クロック関係においてもタイミング例外の指定が行えるようになっている。
【００４４】
これによって、効率よくタイミング制約が発見できるので、一層、タイミング制約が漏れなく、かつ早期に完成できる。その結果、設計時間が短縮されることになる。
【００４５】
［動作例６］
図１、図３、図６〜図８を参照して、以上のように構成されるタイミング制約生成装置１００の動作（動作例６）について説明する。なお、図８は、図６に示すデータ転送関係において図１に示す対象パス出力部がユーザにタイミング検証対象外とするデータ転送パスの指定を求めるために提示する対象パス一覧の例（その２）を示す図である。
【００４６】
対象パス出力部１０２は、図３に示したように全てのデータ転送パスについての対象パス一覧１０９に、図７に示すように、順序回路が駆動されるクロック関係「ｃｌｋ−ｃｌｋ」「ｃｌｋ−ｃｌｋ０」「ｃｌｋ０−ｃｌｋ」「ｃｌｋ０−ｃｌｋ０」を追加する際に、下位階層ブロック（Ａ）１１３と下位階層ブロック（Ｂ）１１４とのブロック関係「Ａ−Ｂ」も追加し、ブロック関係「Ａ−Ｂ」においてもタイミング例外の指定が行えるようになっている。
【００４７】
これによって、効率よくタイミング制約が発見できるので、一層、タイミング制約が漏れなく、かつ早期に完成できる。その結果、設計時間が短縮されることになる。
【００４８】
［動作例７］
この動作例７では、以上説明した各種の動作例に対する変形例（その１）を説明する。すなわち、図１では、図示省略したが、この発明では、ユーザが対象パス出力部１０２が生成する対象パス一覧１０９の内容について指定できるようになっている。その結果、（１）〜（３）の処理が行えるようになる。
【００４９】
（１）動作例１〜３，５，６では、ユーザがタイミング例外の指定を検討する必要のあるデータ転送パスの指定を行うと、対象パス出力部１０２は、対象パス抽出部１０１が抽出したデータ転送パスのうちユーザが指定したデータ転送パスの全てについて対象パス一覧１０９を生成することになる。
【００５０】
（２）動作例４では、タイミングの範囲（一定範囲）を指定すると、対象パス出力部１０２は、対象パス抽出部１０１が抽出したデータ転送パスのうちユーザが指定した一定範囲内にタイミングが入っているデータ転送パスのみについて対象パス一覧１０９を生成することになる。
【００５１】
（３）動作例１〜６において、ユーザは、▲１▼隣の下位階層ブロックとの間でデータの入出力がある１以上の下位階層ブロックにおける入出力パス、▲２▼隣の下位階層ブロックにデータ出力を行う１以上の下位階層ブロックにおける出力パス、▲３▼隣の下位階層ブロックからデータの入力がある１以上の下位階層ブロックにおける入力パス、のいずれか一つを指定することができる。
【００５２】
この場合には、対象パス出力部１０２は、対象パス一覧１０９として、ユーザが指定した下位階層ブロックについてデータが出入りするデータ転送パスを掲載した対象パス一覧１０９を生成することになる。この方法は、下位階層ブロックが多数存在する場合に有効である。
【００５３】
これによっても、効率よくタイミング制約が発見できるので、一層、タイミング制約が漏れなく、かつ早期に完成できる。その結果、設計時間が短縮されることになる。
【００５４】
［動作例８］
この動作例８では、以上説明した各種の動作例に対する変形例（その２）を説明する。すなわち、この発明では、対象パス抽出部１０１は、次の（１）〜（３）の動作が行えるようになっている。
【００５５】
（１）動作例１〜６では、ユーザがタイミング例外の指定を検討する必要のあるデータ転送パスの指定を行うと、対象パス抽出部１０１は、２つの下位階層ブロックＡ１１３，Ｂ１１４間に形成されるデータ転送パスのうちユーザが指定したデータ転送パスを対象パスとして抽出するようになっている。
【００５６】
（２）動作例２では、対象パス抽出部１０１は、２つの下位階層ブロックＡ１１３，Ｂ１１４間に形成されるデータ転送パスのうちタイミングエラーが存在するデータ転送パスを対象パスとして抽出するようになっている。
【００５７】
（３）動作例４では、対象パス抽出部１０１は、２つの下位階層ブロックＡ１１３，Ｂ１１４間に形成されるデータ転送パスのうちタイミング検証結果のタイミングが一定範囲内にあるデータ転送パスを対象パスとして抽出するようになっている。
【００５８】
これによっても、効率よくタイミング制約が発見できるので、一層、タイミング制約が漏れなく、かつ早期に完成できる。その結果、設計時間が短縮されることになる。
【００５９】
【発明の効果】
以上説明したように、この発明によれば、半導体集積回路の設計において、タイミング制約とネットリストとライブラリとからタイミング検証の対象となるデータ転送パスのうち上位階層ブロックに含まれる少なくとも２つの下位階層ブロック間に形成されるデータ転送パスの全てを対象パスとして抽出し、それにタイミング例外の指定が行えるようにした対象パス一覧をユーザに対して提示し、ユーザが指定したタイミング例外に応じて前記タイミング制約に修正を施し新たなタイミング制約を生成するようにしたので、タイミング制約を漏れなく、かつ早期に完成することができる。したがって、設計時間の短縮が可能となる。
【図面の簡単な説明】
【図１】この発明の一実施の形態であるタイミング制約生成装置の構成を示すブロック図である。
【図２】上位階層ブロックに含まれる下位階層ブロック間でのデータ転送関係を説明する図である（その１）。
【図３】図２に示すデータ転送関係において図１に示す対象パス出力部がユーザにタイミング検証対象外とするデータ転送パスの指定を求めるために提示する対象パス一覧の例（その１）を示す図である。
【図４】図３に示す対象パス一覧においてユーザが行った指定例を示す図である。
【図５】図２に示すデータ転送関係において図１に示す対象パス出力部がユーザにタイミング検証対象外とするデータ転送パスの指定を求めるために提示する対象パス一覧の例（その２）を示す図である。
【図６】上位階層ブロックに含まれる下位階層ブロック間でのデータ転送関係を説明する図である（その２）。
【図７】図６に示すデータ転送関係において図１に示す対象パス出力部がユーザにタイミング検証対象外とするデータ転送パスの指定を求めるために提示する対象パス一覧の例（その１）を示す図である。
【図８】図６に示すデータ転送関係において図１に示す対象パス出力部がユーザにタイミング検証対象外とするデータ転送パスの指定を求めるために提示する対象パス一覧の例（その２）を示す図である。
【符号の説明】
１００  タイミング制約生成装置、１０１  対象パス抽出部、１０２  対象パス出力部、１０３  ユーザ入力検出部、１０４  タイミング制約修正部、１０５ネットリストファイル、１０６  タイミング制約ファイル、１０７  ライブラリファイル、１０８  タイミング制約ファイル、１０９  対象パス一覧、１１０ユーザの指定入力。
【図１】
2004295330.tif 000003
【図２】
2004295330.tif 000004
【図３】
2004295330.tif 000005
【図４】
2004295330.tif 000006
【図５】
2004295330.tif 000007
【図６】
2004295330.tif 000008
【図７】
2004295330.tif 000009
【図８】
2004295330.tif 000010