(57)【要約】【課題】使用する温度環境に対して信頼性の高い有機ＥＬパネルを製造することのできる製造方法を提供する。【解決手段】下部電極２０と上部電極４０との間に発光層３３を含む有機層３０を備えてなる画素５０を有する有機ＥＬパネルＳ１の製造方法において、画素５０に逆バイアス電圧を印加したときに発生するリーク電流を低減する方法であって、画素５０に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度以下且つ有機ＥＬパネルＳ１の動作保証温度以上の温度雰囲気中にて、画素５０に逆バイアス電圧を印加することにより、画素５０におけるリーク電流の発生部を不導体化する。【選択図】        図１
2004247088.tif 000002
【特許請求の範囲】
【請求項１】
下部電極（２０）と上部電極（４０）との間に発光層（３３）を含む有機層（３０）を備えてなる画素（５０）を有する有機ＥＬパネルの製造方法において、前記画素に逆バイアス電圧を印加したときに発生するリーク電流を低減する方法であって、
前記画素に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度以下且つ前記有機ＥＬパネルの動作保証温度以上の温度雰囲気中にて、前記画素に逆バイアス電圧を印加することにより、前記画素における前記リーク電流の発生部を不導体化することを特徴とする有機ＥＬパネルの製造方法。
【請求項２】
前記不導体化を行うための逆バイアス電圧の印加は、使用時の電圧印加条件における逆バイアス電圧以下の第１電圧から、前記画素（５０）の耐圧以下であって使用時の電圧印加条件における逆バイアス電圧以上の第２電圧まで増加させるように印加を行うものであることを特徴とする請求項１記載の有機ＥＬパネルの製造方法。
【請求項３】
前記不導体化を行うための逆バイアス電圧の印加を行う前に、前記画素（５０）に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度以下且つ前記有機ＥＬパネルの動作保証温度以上の温度雰囲気中にて、前記画素に電圧を印加することにより、前記画素における前記リーク電流の発生部を顕在化させることを特徴とする請求項１または２に記載の有機ＥＬパネルの製造方法。
【請求項４】
前記不導体化を行うための逆バイアス電圧の印加を行う前に、前記画素（５０）に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度以下且つ前記有機ＥＬパネルの保存保証温度以上の温度雰囲気中に、前記有機ＥＬパネルを放置しておくことにより、前記画素における前記リーク電流の発生部を顕在化させることを特徴とする請求項１または２に記載の有機ＥＬパネルの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ（エレクトロルミネッセンス）パネルの製造方法に関し、特に、画素に逆バイアス電圧を印加したときに発生するリーク電流を低減する方法に関する。
【０００２】
【従来の技術】
有機ＥＬパネルは、一対の電極すなわち下部電極と上部電極との間に有機ＥＬ材料からなる発光層を含む有機層を備えた画素を有するものである。その駆動は、画素に対して、発光時には順バイアス電圧が印加され、非発光時には逆バイアス電圧が印加されるようなパルス電圧を加えることで行う。
【０００３】
このような有機ＥＬパネルは、自己発光のため、視認性に優れ、かつ数Ｖ〜数十Ｖの低電圧駆動が可能なため駆動回路を含めた軽量化が可能である。そこで薄膜型ディスプレイ、照明、バックライトとしての活用が期待できる。
【０００４】
また、このような有機ＥＬパネルは、基板上にＩＴＯ（インジウムチンオキサイド）等からなる下部電極を成膜し、その上に有機層を蒸着法にて成膜し、その上にＡｌ等からなる上部電極を蒸着法等にて成膜することで製造される。
【０００５】
しかしながら、有機ＥＬパネルでは、有機材料で形成される有機層の膜厚がサブミクロンオーダと薄いため、あらかじめ基板に付着した異物や成膜中に混入した異物等が原因で上下電極間のショートが起こりやすい。これは、上下電極間に逆バイアス電圧が印加されたときに、画素のうち異物等が存在する異常部にリーク電流が発生し、やがてショートに至るためである。
【０００６】
これら異物の付着、混入を防ぐために、清浄度を管理したクリーンルーム内で有機ＥＬパネルの製造が行われているが、これら異物を完全に取り除くことは難しく、結果として上下電極間のショートまたはリーク電流が生じてしまう。
【０００７】
このようなショートやリーク電流の対策として、画素に逆方向のパルス電圧（逆バイアス電圧）を印加することにより上部電極を陽極酸化させたり、上部電極を飛散させてリーク電流の発生部を不導体化する方法が提案されている（例えば、特許文献１参照）。
【０００８】
【特許文献１】
特開平１１−１６２６３７号公報（第３−６頁、第２−３図）
【０００９】
【発明が解決しようとする課題】
しかしながら、上記した逆バイアス電圧を用いた不導体化方法では、有機ＥＬパネルを使用する温度に対して考慮がされていないため、高温下で使用すると、異物等が存在する画素の異常部から有機ＥＬ材料に変質等の劣化が生じ、重大な表示欠陥となる電極間ショートに結びついていた。
【００１０】
そこで、本発明は上記問題に鑑み、使用する温度環境に対して信頼性の高い有機ＥＬパネルを製造することのできる製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、下部電極（２０）と上部電極（４０）との間に発光層（３３）を含む有機層（３０）を備えてなる画素（５０）を有する有機ＥＬパネルの製造方法において、画素に逆バイアス電圧を印加したときに発生するリーク電流を低減する方法であって、画素に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度以下且つ有機ＥＬパネルの動作保証温度以上の温度雰囲気中にて、画素に逆バイアス電圧を印加することにより、画素におけるリーク電流の発生部を不導体化することを特徴とする。
【００１２】
それによれば、製品として有機ＥＬパネルの動作が保証される温度以上であって且つ正常な画素の有機材料に劣化を与えない程度の高温雰囲気で、逆バイアス電圧が印加されることになる。
【００１３】
画素の異常部では正常部に対して抵抗が低くリーク電流が流れやすいが、高温になるほど抵抗が低くなり、リーク電流の発生も顕著となる。そこで、本発明のような高温環境とすれば、動作保証温度の範囲つまり使用可能な温度範囲においてリーク電流が発生する可能性のある画素部分を顕在化させることができる。
【００１４】
そして、この高温環境にて画素に逆バイアス電圧を印加すれば、顕在化したリーク電流の発生部すなわち顕在化した画素の異常部では、局所的な電流集中による温度上昇が生じる。
【００１５】
その結果、この異常部では、有機材料が上部電極を含めて気化したり酸化したりあるいは炭化する等によって不導体化するため、逆バイアス電圧印加時のリーク電流を小さくすることができる。
【００１６】
このように、本発明によれば、使用する温度環境に対して信頼性の高い有機ＥＬパネルを適切に製造することができる。
【００１７】
請求項２に記載の発明では、不導体化を行うための逆バイアス電圧の印加は、使用時の電圧印加条件における逆バイアス電圧以下の第１電圧から、画素（５０）の耐圧以下であって使用時の電圧印加条件における逆バイアス電圧以上の第２電圧まで増加させるように印加を行うものであることを特徴とする。
【００１８】
画素の異常部では、その異常部の状態により流れるリーク電流量が異なる。そのため、不導体化を行うための逆バイアス電圧の印加において、初期から必要以上に大きな電圧を印加してしまうと、異常部は不導体化するものの周辺の正常部まで不導体化してしまい、点灯するとその不導体化した跡が目視で画素欠陥と判断できる大きさになってしまうことがある。
【００１９】
そこで、本発明のように、不導体化を行うための逆バイアス電圧の印加を、まずは、使用時の電圧印加条件における逆バイアス電圧以下の第１電圧から行い、その後増加させて、使用時の電圧印加条件における逆バイアス電圧以上の第２電圧まで大きくするようにすれば、上記問題は回避できる。また、当該逆バイアス電圧の上限として、画素の耐圧以下とすることが必要である。
【００２０】
ここで、請求項３に記載の発明のように、不導体化を行うための逆バイアス電圧の印加を行う前に、画素（５０）に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度以下且つ有機ＥＬパネルの動作保証温度以上の温度雰囲気中にて、画素に電圧を印加することにより、画素におけるリーク電流の発生部を顕在化させることが好ましい。
【００２１】
リーク電流低減工程を行う前に、このような高温環境にて画素に電圧を印加すれば、上記した理由と同様に、動作保証温度の範囲つまり使用可能な温度範囲においてリーク電流が発生する可能性のある画素の部分を顕在化させることができる。
【００２２】
また、請求項４に記載の発明のように、不導体化を行うための逆バイアス電圧の印加を行う前に、画素（５０）に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度以下且つ有機ＥＬパネルの保存保証温度以上の温度雰囲気中に、有機ＥＬパネルを放置しておくことにより、画素におけるリーク電流の発生部を顕在化させるようにしても良い。
【００２３】
それによっても、上記請求項３に記載の発明と同様の効果を奏することができる。
【００２４】
なお、上記各手段および後述する各実施形態において、電圧の大小の基準および電圧同士の大小関係は、絶対値にて決定されるものとする。
【００２５】
また、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００２６】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は本発明の実施形態に係る有機ＥＬパネルＳ１における画素５０の概略断面構成を示す図である。この有機ＥＬパネルＳ１は、ガラスや樹脂等の絶縁性の基板１０の上に、下部電極２０、発光層３３を含む有機層３０、および上部電極４０が順次積層形成されている。
【００２７】
ここで、下部電極２０および上部電極４０が重なっている領域５０における上下電極２０、４０および有機層３０が、画素５０として形成されている。ここで、図２は、図１に示す有機ＥＬパネルＳ１の概略平面構成の一例を示す図である。
【００２８】
本例では、図２に示すように、これら両電極２０、４０は互いに直交するストライプ形状をなし、両ストライプ状電極２０、４０の交差する部分が画素５０となっている。そして、この画素５０は、一つが０．３ｍｍ角のサイズであり、２５６×６４のドットマトリクスを構成したものとしている。
【００２９】
つまり、本例では、１６３８４個の画素５０が格子状に配置されており、上部電極４０が６４本の走査電極、下部電極２０が２５６本のデータ電極として、線順次の単純マトリクス駆動を行うようにしている。
【００３０】
下部電極２０は、光学的に透明なＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜等からなる。また、本実施形態では、有機層３０は、正孔注入性有機材料等からなる正孔注入層３１、正孔輸送性有機材料等からなる正孔輸送層３２、正孔輸送性または電子輸送性の有機材料に発光色素を含有した材料等からなる発光層３３、電子輸送性有機材料からなる電子輸送層３４が順次積層されてなる。
【００３１】
また、上部電極４０はＡｌ等の金属膜等からなる。これら画素５０を構成する各層には、通常の有機ＥＬパネルに採用される材料もしくは採用の可能性のある材料を適用することができる。
【００３２】
このような有機ＥＬパネルＳ１は、スパッタリング法や真空蒸着法等の成膜技術およびフォトリソグラフ法等のパターニング技術を用いて、基板１０の上に各層２０〜４０を順次形成することにより製造できる。
【００３３】
そして、この有機ＥＬパネルＳ１は、下部電極２０を陽極、上部電極４０を陰極として上下電極２０、４０間に電圧を印加することにより、駆動する。このとき、画素５０に対して発光時には順バイアス電圧が印加されて発光し、非発光時にはクロストーク等による発光を抑えるため逆バイアス電圧が印加される。
【００３４】
具体的に、本例のドットマトリクスタイプの有機ＥＬパネルＳ１においては、一つの画素５０に対して、図３に示すような所定のデューティ比やパルス幅を有する駆動波形のパルス電圧が印加される。順バイアス電圧（順方向パルス）の印加時には、発光層３３が発光し、逆バイアス電圧（逆バイアスパルス）の印加時には、非発光状態となる。
【００３５】
ここで、本実施形態では、有機ＥＬパネルＳ１を製品として出荷する前に、製造工程の一環として、次に述べるようなリーク電流低減工程を行う。リーク電流とは、画素５０に上記駆動波形における逆バイアス電圧を印加したときに発生するものであり、その低減が望まれる。
【００３６】
このリーク電流低減工程は、画素５０に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度以下且つ有機ＥＬパネルＳ１の動作保証温度の上限以上の温度雰囲気中にて、画素５０に逆バイアス電圧を印加することにより、画素５０におけるリーク電流の発生部を不導体化する。
【００３７】
例えば、画素５０においては、下部電極２０としてＩＴＯ、正孔注入層３１としてＣｕＰｃ（銅フタロシアニン）、正孔輸送層３２としてＴＰＴＥ（トリフェニルアミン４量体）、発光層３３としてＡｌｑ３（８−ヒドロキシキノリンのアルミニウム錯体）、電子輸送層３４としてＡｌｑ３、上部電極４０としてＬｉＦ／Ａｌを採用できる。
【００３８】
この例では、画素５０に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度は、ＴＰＴＥの１４３℃である。また、本例における有機ＥＬパネルＳ１の動作保証温度は、その上限が８５℃である。
【００３９】
よって、このような例では、リーク電流低減工程は、最低ガラス転移温度である１４３℃以下且つ動作保証温度の上限である８５℃以上の温度雰囲気中にて、画素５０に逆バイアス電圧を印加することにより、画素５０におけるリーク電流の発生部を不導体化する。
【００４０】
それによれば、製品として有機ＥＬパネルＳ１の動作が保証される温度以上であって且つ正常な画素５０の有機材料に劣化を与えない程度の高温雰囲気で、逆バイアス電圧が印加されることになる。
【００４１】
画素５０の異常部では正常部に対して抵抗が低くリーク電流が流れやすいが、高温になるほど抵抗が低くなり、リーク電流の発生も顕著となる。そこで、本実施形態のような高温環境とすれば、動作保証温度の範囲つまり使用可能な温度範囲においてリーク電流が発生する可能性のある画素５０の部分を顕在化させることができる。
【００４２】
そして、この高温環境にて画素５０に逆バイアス電圧を印加すれば、顕在化したリーク電流の発生部すなわち顕在化した画素５０の異常部では、局所的な電流集中による温度上昇が生じる。
【００４３】
その結果、この異常部では、有機材料が上部電極４０を含めて気化したり酸化したりあるいは炭化する等によって不導体化するため、逆バイアス電圧印加時のリーク電流を小さくすることができる。
【００４４】
このように、本実施形態によれば、上記したリーク電流低減工程を行うことにより、使用する温度環境に対して信頼性の高い有機ＥＬパネルＳ１を適切に製造することができる。
【００４５】
ここで、不導体化を行うための逆バイアス電圧の印加すなわち上記リーク電流低減工程は、使用時の電圧印加条件における逆バイアス電圧以下の第１電圧から、画素の耐圧以下であって使用時の電圧印加条件における逆バイアス電圧以上の第２電圧まで増加させるように印加を行うものであることが好ましい。
【００４６】
画素５０の異常部では、その異常部の状態により流れるリーク電流量が異なる。そのため、不導体化を行うための逆バイアス電圧の印加において、初期から必要以上に大きな電圧を印加してしまうと異常部は不導体化するものの周辺の正常部まで不導体化してしまい、点灯するとその不導体化した跡が目視で画素欠陥と判断できる大きさ（例えばφ１００μｍ以上）になってしまうことがある。
【００４７】
そこで、リーク電流低減工程では、まずは、使用時の電圧印加条件における逆バイアス電圧以下の第１電圧から行い、その後増加させて、使用時の電圧印加条件における逆バイアス電圧以上の第２電圧まで大きくするようにすれば、上記問題は回避できる。また、当該逆バイアス電圧の上限として、画素５０の耐圧以下とすることが必要である。
【００４８】
具体的に、目視できるような大きさの画素欠陥の発生を防ぐためには、印加する逆バイアス電圧を画素５０にかかる電界強度が５０〜１８０Ｖ／μｍ、特に１００〜１３０Ｖ／μｍとなるように設定した電圧値から開始するのが望ましい。
【００４９】
例えば、上記図３に示すような駆動波形において、本例では、１／６４のデューティ比で電圧を印加し、逆バイアス電圧の大きさは１６Ｖである。また、上記構成を有する画素５０の耐圧は４０〜５０Ｖ程度である。この場合、不導体化を行うための逆バイアス電圧の印加は、まず、第１電圧として１２Ｖ、次に１６Ｖ、最後に第２電圧として２１Ｖを印加する。
【００５０】
ここで、逆バイアス電圧の増加方法としては、上記のようにステップ状（段階的）に増加させていく方法でも良いし、スイープする（連続的に増加させる）方法でも良い。
【００５１】
さらには、逆バイアス電圧を印加可能な最大値（上記例では２１Ｖ）に一定とし、画素５０に印加する際に電流を制御することにより、最初は上下電極２０、４０間に比較的小さい電流を流し、徐々に当該電流を増加させていく方法を採用しても良い。
【００５２】
また、本実施形態においては、リーク電流低減工程を行う前に、画素５０に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度以下且つ有機ＥＬパネルＳ１の動作保証温度の上限以上の温度雰囲気中にて、画素５０に電圧を印加することにより、画素５０におけるリーク電流の発生部を顕在化させることが好ましい。
【００５３】
リーク電流低減工程を行う前に、このような高温環境にて画素５０に電圧を印加すれば、上記した理由と同様に、動作保証温度の範囲つまり使用可能な温度範囲においてリーク電流が発生する可能性のある画素５０の部分を顕在化させることができる。
【００５４】
ここで、上記顕在化を行うための画素５０へ印加する電圧としては、上記図３に示した駆動波形を採用しても良いし、順バイアス電圧のみあるいは逆バイアス電圧のみのＤＣ電圧を採用しても良い。
【００５５】
また、このように、リーク電流低減工程を行う前に、画素５０におけるリーク電流の発生部を顕在化させるためには、画素５０に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度以下且つ有機ＥＬパネルＳ１の保存保証温度の上限（本例では１００℃）以上の温度雰囲気中に、有機ＥＬパネルＳ１を放置しておく方法を採用することもできる。
【００５６】
次に、本実施形態について、限定するものではないが、以下の各具体例を参照して、より詳細に述べる。
【００５７】
なお、以下の各例では、有機ＥＬパネルとして、上記図２に示したような両ストライプ状電極２０、４０の交差する部分を画素５０とし、この画素５０によって２５６×６４のドットマトリクスを構成し、１６３８４個の画素５０が格子状に配置された構成を採用している。
【００５８】
［具体例１］
基板１０としてのガラス基板の上に１５０ｎｍ程度の厚さの下部電極（陽極）２０としてのＩＴＯ膜をストライプ上にパターニング形成した。
【００５９】
この基板１０を十分に洗浄した後、基板１０上に、正孔注入層３１として厚さ１５ｎｍのＣｕＰｃ膜、正孔輸送層３２として厚さ４０ｎｍのＴＰＴＥ膜、発光層３３および電子輸送層３４として厚さ６０ｎｍのＡｌｑ３を蒸着法にて成膜した。
【００６０】
その後、上部電極（陰極）４０としてＬｉＦ膜を厚さ０．５ｎｍ、Ａｌ膜を厚さ１００ｎｍ、順次蒸着した。そして、窒素雰囲気中で、ステンレス等からなる缶を用いて基板１０の上の成膜部を封止した。
【００６１】
このようにして作製した有機ＥＬパネルＳ１について、上記リーク電流低減工程を行った。ここでは、画素５０に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度がＴＰＴＥの１４３℃であり、有機ＥＬパネルＳ１の動作保証温度の上限が８５℃であるため、工程を実施する温度雰囲気としては９５℃とした。
【００６２】
そして、９５℃の温度雰囲気にて、６４本の上部電極４０を走査電極とし、２５６本の下部電極２０をデータ電極として、上記図３に示した駆動波形によって線順次の単純マトリクス駆動を行った。この際、逆バイアス電圧を１２Ｖ、１６Ｖ、２１Ｖと段階的に変化させながら、それぞれの逆バイアス電圧で６０秒間ずつ点灯させた。ここまでが、本例のリーク電流低減工程である。
【００６３】
このリーク電流低減工程を施した本例の有機ＥＬパネルＳ１の効果について調べた。リーク電流低減工程の前のものと後のものにおいて、逆バイアス電圧を１５Ｖとして、上記同様に、図３に示した駆動波形によって線順次の単純マトリクス駆動を行い、そのときのリーク電流を測定した。
【００６４】
図４、図５はその結果をリーク電流分布として示す図であり、図４はリーク電流低減工程の前における結果、図５はリーク電流低減工程の後における結果である。
【００６５】
この分布は、一つの有機ＥＬパネルＳ１における１６３８４個の画素５０について、リーク電流値の分布を画素数として示したものである。なお、この図４、図５および後述する図６〜図１１において、リーク電流値が１０ｎＡ未満の画素５０は１０ｎＡ以上の画素５０の残数であって、各図にて実際には１６０００個を超えた数となっている。
【００６６】
図４と図５との結果を比較してわかるように、本例のリーク電流低減工程を施すことにより、リーク電流分布が改善されていることが確認される。そして、本例と同様な方法で１１枚の有機ＥＬパネルＳ１を作製し、リーク電流低減工程を施し、これらのパネルについて、８５℃雰囲気中で１０００時間の作動試験を行ったところ上下電極２０、４０間のショートは全く生じなかった。
【００６７】
このように、本例によれば、上記したリーク電流低減工程を行うことにより、使用する温度環境に対して信頼性の高い有機ＥＬパネルＳ１を適切に製造することができた。
【００６８】
［具体例２］
本例は、リーク電流低減工程を行う前に、画素５０に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度以下且つ有機ＥＬパネルＳ１の保存保証温度の上限以上の温度雰囲気中に、有機ＥＬパネルＳ１を放置しておくことで、画素５０におけるリーク電流の発生部を顕在化させる方法を採用したものである。
【００６９】
上記具体例１と同じ方法で作製した有機ＥＬパネルＳ１を１０５℃の雰囲気中で１時間保存した（放置・顕在化工程）。これは、本例の有機ＥＬパネルＳ１における有機ＥＬパネルＳ１の保存保証温度の上限が１００℃であるためである。この放置・顕在化工程の前後にて、上記具体例１と同様の方法でリーク電流分布の変化を測定した。
【００７０】
その結果を図６、図７に示す。図６は本例の放置・顕在化工程の前におけるリーク電流の分布を示す結果、図７は本例の放置・顕在化工程の後におけるリーク電流の分布を示す結果である。
【００７１】
図６と図７との結果を比較してわかるように、リーク電流の分布は１０５℃×１時間の保存により、高温保存の効果によって初期に現れていなかったリーク電流の発生部が顕在化されリーク電流分布が悪化した。
【００７２】
この放置・顕在化工程を施した後の有機ＥＬパネルＳ１について、上記具体例１と同様に、９５℃の雰囲気中で線順次の単純マトリクス駆動を行うというリーク電流低減工程を行った。
【００７３】
そして、リーク電流分布を測定したところ、図８に示すようなリーク電流分布を示した。このように、本例によれば、リーク電流の発生部を顕在化させたうえでそのリーク箇所を不導体化し、リーク電流分布が改善できることを確認することができた。
【００７４】
そして、同様な方法で作製し、上記放置・顕在化工程およびリーク電流低減工程を施した１１枚の有機ＥＬパネルについて、８５℃雰囲気中で１０００時間の作動試験を行ったところ上下電極２０、４０間のショートは全く生じなかった。
【００７５】
このように、本例によれば、画素５０におけるリーク電流の発生部を予め顕在化させたうえで上記したリーク電流低減工程を行うことにより、使用する温度環境に対して信頼性の高い有機ＥＬパネルＳ１を適切に製造することができた。
【００７６】
［具体例３］
本例は、リーク電流低減工程を行う前に、画素５０に用いられている有機材料のガラス転移温度のうちの最低ガラス転移温度以下且つ有機ＥＬパネルＳ１の動作保証温度の上限以上の温度雰囲気中にて、画素５０に電圧を印加することにより、画素５０におけるリーク電流の発生部を顕在化させる方法を採用したものである。
【００７７】
上記具体例１と同じ方法で作製した有機ＥＬパネルＳ１について、上記具体例２の放置・顕在化工程の代わりに、１０５℃の雰囲気中でＤＣ５Ｖの全点灯を３０分行った（点灯・顕在化工程）。この点灯・顕在化工程の前後にて、上記具体例１と同様の方法でリーク電流分布の変化を測定した。
【００７８】
その結果を図９、図１０に示す。図９は本例の点灯・顕在化工程の前におけるリーク電流の分布を示す結果、図１０は本例の点灯・顕在化工程の後におけるリーク電流の分布を示す結果である。
【００７９】
図９と図１０との結果を比較してわかるように、リーク電流の分布は１０５℃×３０分の全点灯により、初期に現れていなかったリーク電流の発生部が顕在化されリーク電流分布が悪化した。
【００８０】
この点灯・顕在化工程を施した後の有機ＥＬパネルＳ１について、上記具体例１と同様に、９５℃の雰囲気中で線順次の単純マトリクス駆動を行うというリーク電流低減工程を行った。
【００８１】
そして、リーク電流分布を測定したところ、図１１に示すようなリーク電流分布を示した。このように、本例によっても、リーク電流の発生部を顕在化させたうえでそのリーク箇所を不導体化し、リーク電流分布が改善できることを確認することができた。
【００８２】
そして、同様な方法で作製し、上記点灯・顕在化工程およびリーク電流低減工程を施した１１枚の有機ＥＬパネルについて、８５℃雰囲気中で１０００時間の作動試験を行ったところ上下電極２０、４０間のショートは全く生じなかった。
【００８３】
このように、本例によっても、画素５０におけるリーク電流の発生部を予め顕在化させたうえで上記したリーク電流低減工程を行うことにより、使用する温度環境に対して信頼性の高い有機ＥＬパネルＳ１を適切に製造することができた。
【００８４】
［比較例］
上記具体例１と同じ方法で作製した１１枚の有機ＥＬパネルＳ１を８５℃の雰囲気中で１０００時間の動作試験を行ったところ、３／１１の割合で上下電極２０、４０間のショートが発生した。
【図面の簡単な説明】
【図１】本発明の実施形態に係る有機ＥＬパネルにおける画素の概略断面構成を示す図である。
【図２】図１に示す有機ＥＬパネルの概略平面構成の一例を示す図である。
【図３】有機ＥＬパネルにおける使用時の電圧印加条件としての駆動波形の一例を示す図である。
【図４】具体例１におけるリーク電流低減工程の前のリーク電流分布を示す図である。
【図５】具体例１におけるリーク電流低減工程の後のリーク電流分布を示す図である。
【図６】具体例２における放置・顕在化工程の前のリーク電流分布を示す図である。
【図７】具体例２における放置・顕在化工程の後のリーク電流分布を示す図である。
【図８】具体例２におけるリーク電流低減工程の後のリーク電流分布を示す図である。
【図９】具体例３における点灯・顕在化工程の前のリーク電流分布を示す図である。
【図１０】具体例３における点灯・顕在化工程の後のリーク電流分布を示す図である。
【図１１】具体例３におけるリーク電流低減工程の後のリーク電流分布を示す図である。
【符号の説明】
２０…下部電極、３０…有機層、３３…発光層、４０…上部電極、
５０…画素。
【図１】
2004247088.tif 000003
【図２】
2004247088.tif 000004
【図３】
2004247088.tif 000005
【図４】
2004247088.tif 000006
【図５】
2004247088.tif 000007
【図６】
2004247088.tif 000008
【図７】
2004247088.tif 000009
【図８】
2004247088.tif 000010
【図９】
2004247088.tif 000011
【図１０】
2004247088.tif 000012
【図１１】
2004247088.tif 000013