(57)【要約】【課題】電極端子とプローブ針との安定したコンタクトが可能な半導体装置及びその製造方法を提供する。【解決手段】本発明は、出力端子（実装用電極端子）１３ａ，１３ｂがＩＣチップの長手方向（第１の方向）に並べて配置された半導体装置であって、出力端子１３ａが電気的に接続されたＡｌパッド１４ａ及びＡｌ配線１６ａと、Ａｌ配線１６ａに電気的に接続され、出力端子１３ａ，１３ｂの隣に配置された電気的特性試験用金バンプ１５ａと、出力端子１３ｂが電気的に接続されたＡｌパッド１４ｂ及びＡｌ配線１６ｂと、Ａｌ配線１６ｂに電気的に接続され、電気的特性試験用金バンプ１５ａの隣に配置された電気的特性試験用金バンプ１５ｂと、を具備し、電気的特性試験用金バンプ１５ａ，１５ｂは第２の方向に並べて配置されている。【選択図】        図１
2004247459.tif 000002
【特許請求の範囲】
【請求項１】
第１の実装用電極端子及び第２の実装用電極端子が第１の方向に並べて配置された半導体装置であって、
前記第１の実装用電極端子が電気的に接続された第１の配線と、
前記第１の配線に電気的に接続され、第１及び第２の実装用電極端子の隣に配置された第１の電気的特性試験用電極端子と、
前記第２の実装用電極端子が電気的に接続された第２の配線と、
前記第２の配線に電気的に接続され、第１の電気的特性試験用電極端子の隣に配置された第２の電気的特性試験用電極端子と、
を具備し、
前記第１の電気的特性試験用電極端子及び前記第２の電気的特性試験用電極端子は第２の方向に並べて配置されていることを特徴とする半導体装置。
【請求項２】
前記第１、第２の実装用電極端子及び前記第１及び第２の電気的特性試験用電極端子それぞれは、バンプ又はパッドであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の方向は、前記第１の方向に対してほぼ垂直方向であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の電気的特性試験用電極端子は第１の実装用電極端子よりプローブ針を接触させる領域が大きく形成されており、前記第２の電気的特性試験用電極端子は第２の実装用電極端子よりプローブ針を接触させる領域が大きく形成されていることを特徴とする請求項１乃至３のうちのいずれか一項に記載の半導体装置。
【請求項５】
前記第１の電気的特性試験用電極端子と第２の電気的特性試験用電極端子との間隔は前記第１の実装用電極端子と第２の実装用電極端子との間隔より広く形成されていることを特徴とする請求項１乃至３のうちのいずれか一項に記載の半導体装置。
【請求項６】
絶縁膜上に、第１のパッドと該第１のパッドに繋げられた第１の配線及び第２のパッドと該第２のパッドに繋げられた第２の配線を形成する工程と、
前記第１、第２のパッド、前記第１、第２の配線及び前記絶縁膜の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に前記第１、第２のパッド及び前記第１、第２の配線それぞれの上に位置する開口部を形成することにより、前記第１、第２のパッド及び前記第１、第２の配線それぞれの一部を露出させる工程と、
前記開口部内の第１、第２のパッド及び第１、第２の配線それぞれの上にアンダーバンプメタル層を形成する工程と、
前記第１、第２のパッド及び前記第１、第２の配線それぞれの上にアンダーバンプメタル層を介して第１乃至第４のバンプを形成する工程と、
を具備する半導体装置の製造方法であって、
前記第１のバンプが第１の実装用電極端子であり、前記第２のバンプが第２の実装用電極端子であり、第１及び第２の実装用電極端子が第１の方向に並べて配置され、
前記第３のバンプが第１の電気的特性試験用電極端子であり、第１の電気的特性試験用電極端子が第１及び第２の実装用電極端子の隣に配置され、
前記第４のバンプが第２の電気的特性試験用電極端子であり、第２の電気的特性試験用電極端子が第１の電気的特性試験用電極端子の隣に配置され、
前記第１の電気的特性試験用電極端子及び前記第２の電気的特性試験用電極端子は第２の方向に並べて配置されることを特徴とする半導体装置の製造方法。
【請求項７】
絶縁膜上に、第１のパッドと該第１のパッドに繋げられた第１の配線及び第２のパッドと該第２のパッドに繋げられた第２の配線を形成する工程と、
前記第１、第２のパッド、前記第１、第２の配線及び前記絶縁膜の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に前記第１、第２のパッド及び前記第１、第２の配線それぞれの上に位置する開口部を形成することにより、前記第１、第２のパッド及び前記第１、第２の配線それぞれの一部を露出させる工程と、
を具備する半導体装置の製造方法であって、
露出した第１のパッドが第１の実装用電極端子であり、露出した第２のパッドが第２の実装用電極端子であり、第１及び第２の実装用電極端子が第１の方向に並べて配置され、
露出した第１の配線が第１の電気的特性試験用電極端子であり、第１の電気的特性試験用電極端子が第１及び第２の実装用電極端子の隣に配置され、
露出した第２の配線が第２の電気的特性試験用電極端子であり、第２の電気的特性試験用電極端子が第１の電気的特性試験用電極端子の隣に配置され、
前記第１の電気的特性試験用電極端子及び前記第２の電気的特性試験用電極端子は第２の方向に並べて配置されることを特徴とする半導体装置の製造方法。
【請求項８】
第１の実装用電極端子及び第２の実装用電極端子が第１の方向に並べて配置された半導体装置において、
前記第１の実装用電極端子が電気的に接続された第１の配線と、
前記第１の配線に電気的に接続され、第１及び第２の実装用電極端子の隣に配置された第１の電気的特性試験用電極端子と、
前記第２の実装用電極端子が電気的に接続された第２の配線と、
前記第２の配線に電気的に接続され、第１の電気的特性試験用電極端子の隣に配置された第２の電気的特性試験用電極端子と、
を有し、前記第１の電気的特性試験用電極端子及び前記第２の電気的特性試験用電極端子は第２の方向に並べて配置された半導体装置に対してプローブ試験を行うためのプローブカードであって、
前記第１及び第２の電気的特性試験用電極端子それぞれに接触させるプローブ針を具備することを特徴とするプローブカード。
【請求項９】
請求項８に記載のプローブカードを具備することを特徴とするプローブ装置。
【請求項１０】
第１の実装用電極端子及び第２の実装用電極端子が第１の方向に並べて配置された半導体装置において、
前記第１の実装用電極端子が電気的に接続された第１の配線と、
前記第１の配線に電気的に接続され、第１及び第２の実装用電極端子の隣に配置された第１の電気的特性試験用電極端子と、
前記第２の実装用電極端子が電気的に接続された第２の配線と、
前記第２の配線に電気的に接続され、第１の電気的特性試験用電極端子の隣に配置された第２の電気的特性試験用電極端子と、
を有し、前記第１の電気的特性試験用電極端子及び前記第２の電気的特性試験用電極端子は第２の方向に並べて配置された半導体装置に対してプローブ試験を行う方法であって、
前記第１及び第２の電気的特性試験用電極端子それぞれにプローブ針を接触させ、前記プローブ針と第１及び第２の電気的特性試験用電極端子とを導通可能な状態にすることによりプローブ試験を行うことを特徴とするプローブ試験方法。
【請求項１１】
第１乃至第３の実装用電極端子が第１の方向に並べて配置された半導体装置であって、
前記第１の実装用電極端子が電気的に接続された第１の配線と、
前記第１の配線に電気的に接続され、第１乃至第３の実装用電極端子の隣に配置された第１の電気的特性試験用電極端子と、
前記第２の実装用電極端子が電気的に接続された第２の配線と、
前記第２の配線に電気的に接続され、第１の電気的特性試験用電極端子の隣に配置された第２の電気的特性試験用電極端子と、
前記第３の実装用電極端子が電気的に接続された第３の配線と、
前記第３の配線に電気的に接続され、第２の電気的特性試験用電極端子の隣に配置された第３の電気的特性試験用電極端子と、
を具備し、
前記第１乃至第３の電気的特性試験用電極端子は第２の方向に並べて配置されていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハにプローブ試験を行うためのプローブカード、プローブ装置、プローブ試験方法、半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体プロセス工程で半導体ウエハ上に多数のＩＣチップを形成した場合には、その半導体ウエハのまま個々のＩＣチップについて電気的特性の検査を行い、不良品をスクリーニングするようにしている。そして、この検査には通常、プローブ装置が用いられている。このプローブ装置は半導体ウエハ上の個々のＩＣチップが有する電極端子にプローブカードのプローブ針を接触させ、プローブ針から所定の電圧を印加することにより各ＩＣチップの導通試験などの電気的検査を行って個々のＩＣチップが電気的特性を有するか否かをテスタを介して試験する装置である。
【０００３】
上記プローブ装置は、半導体ウエハ上のＩＣチップに電圧を印加する試料用電源やＩＣチップからの出力を測定部に取り込むための入力部などからなるピンエレクトロニクスを有するテストヘッドと、ＩＣチップ上の所定の電極端子に接触させるプローブ針を有するプローブカードと、テストヘッドとプローブ針とを電気的に接続させるためのポゴピンを有する接続リングとを備えている。そして、このようなプローブ装置には必要に応じてリニアマザーボードやパーフォーマンスボード等の中継基板が設けられ、これらの中継基板によりプローブカードとテスタを電気的に接続するようにしている。
【０００４】
図７（ａ）は、従来の半導体装置の一例としての液晶ドライバー用ＩＣチップを示す平面図であり、図７（ｂ）は、図７（ａ）に示す領域１０１を拡大し、領域１０１の入出力端子にプローブカードのプローブ針を接触させている様子を示す斜視図である。
プローブカードは、表面及び内部にプリント配線が設けられたプローブカード基板を有し、このプローブカード基板にはその中央部に基板開口エリアが設けられている。
【０００５】
前記プローブカード基板の下面側には前記基板開口エリアの周辺に合わせてプローブ針固定用のモールド樹脂からなる固定リングが配置されている。さらに、前記プローブカード基板の下面側には複数のプローブ針１０２〜１０６が固定リング（図示せず）の周囲に沿って固定されている。
【０００６】
プローブカードによって実際に電気的特性試験を行う場合には、図７（ａ）に示すＩＣチップ１０９がチップ毎に分割される前のウエハ状態で、図７（ｂ）に示すように、プローブ針１０２〜１０６の先端をウエハのＩＣチップ１０９の各電極端子である入力端子１０８及び出力端子１０７に接触させ、所定圧力で先端を電極端子に押圧する。これにより、プローブ針と電極端子とが電気的に接続され、ＩＣチップの電気的特性試験が行われる。
【０００７】
【発明が解決しようとする課題】
ところで、液晶ドライバー用ＩＣ製品の端子はチップ外周に１列で配置されており、特に出力端子１０７の端子数は入力端子１０８に比べて多い。このため、出力端子とプローブカードのプローブ針をコンタクトすることは一般的に困難である。そこで、従来技術においても出力端子とプローブ針とのコンタクトに工夫が施されている。即ち、図７（ｂ）に示すように、プローブ針を１層目から４層目までの多層針立て構造とし、端子数の多い出力端子に対してもプローブ針を接触させることができるようにしている。
【０００８】
しかしながら、近年、更なるＩＣの高密度化が進む中で、図７（ｂ）に示すようなプローブカード上の多層針立て構造のみでは、電極端子とプローブ針を安定してコンタクトすることが困難になりつつあり、隣接するプローブ針同士がショートするおそれがある。特に、ＩＣの高密度化に伴い、更に端子数が増えて、もともと端子数の多い出力端子が狭ピッチ化されると、出力端子とプローブカードのプローブ針をコンタクトすることが極めて困難になる。
【０００９】
本発明は上記のような事情を考慮してなされたものであり、その目的は、電極端子とプローブ針との安定したコンタクトが可能な半導体装置及びその製造方法、プローブカード、プローブ装置、プローブ試験方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、第１の実装用電極端子及び第２の実装用電極端子が第１の方向に並べて配置された半導体装置であって、
前記第１の実装用電極端子が電気的に接続された第１の配線と、
前記第１の配線に電気的に接続され、第１及び第２の実装用電極端子の隣に配置された第１の電気的特性試験用電極端子と、
前記第２の実装用電極端子が電気的に接続された第２の配線と、
前記第２の配線に電気的に接続され、第１の電気的特性試験用電極端子の隣に配置された第２の電気的特性試験用電極端子と、
を具備し、
前記第１の電気的特性試験用電極端子及び前記第２の電気的特性試験用電極端子は第２の方向に並べて配置されていることを特徴とする。
【００１１】
上記半導体装置によれば、第１及び第２の配線を用いて第１及び第２の実装用電極端子を第１及び第２の電気的特性試験用電極端子に引き出しているため、プローブ試験を行う際、実装用電極端子に直接プローブ針をコンタクトするのに比べて、プローブ針を電気的特性試験用電極端子に安定してコンタクトすることが可能となる。
【００１２】
また、本発明に係る半導体装置において、前記第１、第２の実装用電極端子及び前記第１及び第２の電気的特性試験用電極端子それぞれは、バンプ又はパッドであることが好ましい。
また、本発明に係る半導体装置において、前記第２の方向は、前記第１の方向に対してほぼ垂直方向であることが好ましい。
【００１３】
また、本発明に係る半導体装置において、前記第１の電気的特性試験用電極端子は第１の実装用電極端子よりプローブ針を接触させる領域が大きく形成されており、前記第２の電気的特性試験用電極端子は第２の実装用電極端子よりプローブ針を接触させる領域が大きく形成されていることも可能である。
また、本発明に係る半導体装置において、前記第１の電気的特性試験用電極端子と第２の電気的特性試験用電極端子との間隔は前記第１の実装用電極端子と第２の実装用電極端子との間隔より広く形成されていることも可能である。
【００１４】
本発明に係る半導体装置の製造方法は、絶縁膜上に、第１のパッドと該第１のパッドに繋げられた第１の配線及び第２のパッドと該第２のパッドに繋げられた第２の配線を形成する工程と、
前記第１、第２のパッド、前記第１、第２の配線及び前記絶縁膜の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に前記第１、第２のパッド及び前記第１、第２の配線それぞれの上に位置する開口部を形成することにより、前記第１、第２のパッド及び前記第１、第２の配線それぞれの一部を露出させる工程と、
前記開口部内の第１、第２のパッド及び第１、第２の配線それぞれの上にアンダーバンプメタル層を形成する工程と、
前記第１、第２のパッド及び前記第１、第２の配線それぞれの上にアンダーバンプメタル層を介して第１乃至第４のバンプを形成する工程と、
を具備する半導体装置の製造方法であって、
前記第１のバンプが第１の実装用電極端子であり、前記第２のバンプが第２の実装用電極端子であり、第１及び第２の実装用電極端子が第１の方向に並べて配置され、
前記第３のバンプが第１の電気的特性試験用電極端子であり、第１の電気的特性試験用電極端子が第１及び第２の実装用電極端子の隣に配置され、
前記第４のバンプが第２の電気的特性試験用電極端子であり、第２の電気的特性試験用電極端子が第１の電気的特性試験用電極端子の隣に配置され、
前記第１の電気的特性試験用電極端子及び前記第２の電気的特性試験用電極端子は第２の方向に並べて配置されることを特徴とする。
【００１５】
本発明に係る半導体装置の製造方法は、絶縁膜上に、第１のパッドと該第１のパッドに繋げられた第１の配線及び第２のパッドと該第２のパッドに繋げられた第２の配線を形成する工程と、
前記第１、第２のパッド、前記第１、第２の配線及び前記絶縁膜の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に前記第１、第２のパッド及び前記第１、第２の配線それぞれの上に位置する開口部を形成することにより、前記第１、第２のパッド及び前記第１、第２の配線それぞれの一部を露出させる工程と、
を具備する半導体装置の製造方法であって、
露出した第１のパッドが第１の実装用電極端子であり、露出した第２のパッドが第２の実装用電極端子であり、第１及び第２の実装用電極端子が第１の方向に並べて配置され、
露出した第１の配線が第１の電気的特性試験用電極端子であり、第１の電気的特性試験用電極端子が第１及び第２の実装用電極端子の隣に配置され、
露出した第２の配線が第２の電気的特性試験用電極端子であり、第２の電気的特性試験用電極端子が第１の電気的特性試験用電極端子の隣に配置され、
前記第１の電気的特性試験用電極端子及び前記第２の電気的特性試験用電極端子は第２の方向に並べて配置されることを特徴とする。
【００１６】
本発明に係るプローブカードは、第１の実装用電極端子及び第２の実装用電極端子が第１の方向に並べて配置された半導体装置において、
前記第１の実装用電極端子が電気的に接続された第１の配線と、
前記第１の配線に電気的に接続され、第１及び第２の実装用電極端子の隣に配置された第１の電気的特性試験用電極端子と、
前記第２の実装用電極端子が電気的に接続された第２の配線と、
前記第２の配線に電気的に接続され、第１の電気的特性試験用電極端子の隣に配置された第２の電気的特性試験用電極端子と、
を有し、前記第１の電気的特性試験用電極端子及び前記第２の電気的特性試験用電極端子は第２の方向に並べて配置された半導体装置に対してプローブ試験を行うためのプローブカードであって、
前記第１及び第２の電気的特性試験用電極端子それぞれに接触させるプローブ針を具備することを特徴とする。
また、本発明に係るプローブ装置は、前記プローブカードを具備することを特徴とする。
【００１７】
本発明に係るプローブ試験方法は、第１の実装用電極端子及び第２の実装用電極端子が第１の方向に並べて配置された半導体装置において、
前記第１の実装用電極端子が電気的に接続された第１の配線と、
前記第１の配線に電気的に接続され、第１及び第２の実装用電極端子の隣に配置された第１の電気的特性試験用電極端子と、
前記第２の実装用電極端子が電気的に接続された第２の配線と、
前記第２の配線に電気的に接続され、第１の電気的特性試験用電極端子の隣に配置された第２の電気的特性試験用電極端子と、
を有し、前記第１の電気的特性試験用電極端子及び前記第２の電気的特性試験用電極端子は第２の方向に並べて配置された半導体装置に対してプローブ試験を行う方法であって、
前記第１及び第２の電気的特性試験用電極端子それぞれにプローブ針を接触させ、前記プローブ針と第１及び第２の電気的特性試験用電極端子とを導通可能な状態にすることによりプローブ試験を行うことを特徴とする。
【００１８】
本発明に係る半導体装置は、第１乃至第３の実装用電極端子が第１の方向に並べて配置された半導体装置であって、
前記第１の実装用電極端子が電気的に接続された第１の配線と、
前記第１の配線に電気的に接続され、第１乃至第３の実装用電極端子の隣に配置された第１の電気的特性試験用電極端子と、
前記第２の実装用電極端子が電気的に接続された第２の配線と、
前記第２の配線に電気的に接続され、第１の電気的特性試験用電極端子の隣に配置された第２の電気的特性試験用電極端子と、
前記第３の実装用電極端子が電気的に接続された第３の配線と、
前記第３の配線に電気的に接続され、第２の電気的特性試験用電極端子の隣に配置された第３の電気的特性試験用電極端子と、
を具備し、
前記第１乃至第３の電気的特性試験用電極端子は第２の方向に並べて配置されていることを特徴とする。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（ａ）は、本発明に係る第１の実施の形態による半導体装置を示す平面図であり、図１（ｂ）は、図１（ａ）に示す領域１ｂを拡大した平面図であり、図１（ｃ）は、第１の実施の形態によるプローブカードのプローブ針を図１（ｂ）に示す電極端子に接触させた様子を概略的に示す断面図である。
【００２０】
図１（ａ）に示す半導体装置は液晶ドライバー用ＩＣチップ１１である。このＩＣチップ１１の表面には実装用金バンプからなる入力端子（実装用電極端子）１２と出力端子（実装用電極端子）１３ａ，１３ｂが配置されている。ＩＣチップ１１の長手方向（第１の方向）の一方側に複数の入力端子１２が一列に並んで配置されており、ＩＣチップ１１の長手方向の他方側には複数の出力端子１３ａ，１３ｂが一列に並んで配置されている。出力端子１３ａ，１３ｂは入力端子１２に比べて端子数が多い。
【００２１】
図１（ｂ）に示すように、出力端子１３ａはＡｌパッド１４ａ上に形成されており、このＡｌパッド１４ａはＡｌ配線１６ａと繋がっている。Ａｌ配線１６ａの端部上には電気的特性試験用金バンプ（電気的特性試験用電極端子）１５ａが形成されており、この金バンプ１５ａはＡｌ配線１６ａ及びＡｌパッド１４ａを介して出力端子１３ａに電気的に接続されている。つまり、出力端子１３ａはＡｌ配線１６ａ、電気的特性試験用金バンプ１５ａによって引き出され、この金バンプ１５ａは出力端子１３ａと出力端子１３ｂの隣に配置され、金バンプ１５ａは出力端子１３ａより大きく形成されている。
【００２２】
出力端子１３ｂはＡｌパッド１４ｂ上に形成されており、このＡｌパッド１４ｂはＡｌ配線１６ｂと繋がっている。Ａｌ配線１６ｂの端部上には電気的特性試験用金バンプ（電気的特性試験用電極端子）１５ｂが形成されており、この金バンプ１５ｂはＡｌ配線１６ｂ及びＡｌパッド１４ｂを介して出力端子１３ｂに電気的に接続されている。つまり、出力端子１３ｂはＡｌ配線１６ｂ、電気的特性試験用金バンプ１５ｂによって引き出され、この金バンプ１５ｂは電気的特性試験用金バンプ１５ａの隣に配置され、この金バンプ１５ｂは出力端子１３ｂより大きく形成されている。
【００２３】
このように出力端子１３ａ，１３ｂと電気的特性試験用金バンプ１５ａと電気的特性試験用金バンプ１５ｂを第１の方向とほぼ垂直方向の第２の方向に一列に並べて配置することにより、電気的特性試験用金バンプ１５ａ，１５ｂをスペース効率良く出力端子（実装用金バンプ）１３ａ，１３ｂより大きく形成することが可能となる。なお、Ａｌパッド又はＡｌ配線はＡｌ合金からなるパッド又はＡｌ合金からなる配線であっても良い。
【００２４】
出力端子１３ｃについても出力端子１３ａと同様の方法でＡｌ配線１６ｃ、電気的特性試験用金バンプ（電気的特性試験用電極端子）１５ｃによって引き出されている。
すなわち、出力端子１３ｃはＡｌパッド１４ｃ上に形成されており、このＡｌパッド１４ｃはＡｌ配線１６ｃと繋がっている。Ａｌ配線１６ｃの端部上には電気的特性試験用金バンプ１５ｃが形成されており、この金バンプ１５ｃはＡｌ配線１６ｃ及びＡｌパッド１４ｃを介して出力端子１３ｃに電気的に接続されている。つまり、電気的特性試験用金バンプ１５ｃは出力端子１３ｃと出力端子１３ｄの隣に配置され、金バンプ１５ｃは出力端子１３ｃより大きく形成されている。
【００２５】
出力端子１３ｄについても出力端子１３ｂと同様の方法でＡｌ配線１６ｄ、電気的特性試験用金バンプ（電気的特性試験用電極端子）１５ｄによって引き出されている。
すなわち、出力端子１３ｄはＡｌパッド１４ｄ上に形成されており、このＡｌパッド１４ｄはＡｌ配線１６ｄと繋がっている。Ａｌ配線１６ｄの端部上には電気的特性試験用金バンプ１５ｄが形成されており、この金バンプ１５ｄはＡｌ配線１６ｄ及びＡｌパッド１４ｄを介して出力端子１３ｄに電気的に接続されている。つまり、電気的特性試験用金バンプ１５ｄは電気的特性試験用金バンプ１５ｃの隣に配置され、金バンプ１５ｄは出力端子１３ｄより大きく形成されている。
【００２６】
上述したように電気的特性試験用金バンプ１５ａ〜１５ｄを出力端子１３ａ〜１３ｄより大きく形成している。このため、図１（ｃ）に示すように、プローブ試験を行う際、出力端子に直接プローブ針をコンタクトするのに比べて、プローブ針１７，１８を電気的特性試験用金バンプ１５ａ，１５ｂに安定してコンタクトすることが容易となる。なお、ここでのプローブ針は多層針立て構造を用いている。
【００２７】
つまり、電気的特性試験用金バンプ１５ａ〜１５ｄの上部面積を出力端子１３ａ〜１３ｄのそれより大きく形成しているため、隣接するプローブ針の間隔を広くとることができる。従って、電極端子が狭ピッチ化されても、隣接するプローブ針同士がショートすることがなく、プローブ針を電気的特性試験用金バンプに安定してコンタクトすることが可能となる。
【００２８】
尚、本実施の形態では、電気的特性試験用金バンプ１５ａ〜１５ｄのプローブ針を接触させる領域を出力端子１３ａ〜１３ｄのそれより大きく形成しているが、これに限定されるものではなく、隣り合う電気的特性試験用金バンプ１５ａと電気的特性試験用金バンプ１５ｂとの間隔を、隣り合う出力端子１３ａと出力端子１３ｂとの間隔より広く形成すれば、たとえ大きさが同じであっても良い。この場合でも本実施の形態と同様の作用効果を得ることができる。
【００２９】
次に、図１に示す半導体装置を製造する方法について図２及び図３を参照しつつ説明する。
図２は、図１（ｂ）に示す２−２線に沿った断面図である。
図３（ａ）〜（ｃ）は、図２に示す半導体装置の製造方法を示す断面図である。
【００３０】
まず、図３（ａ）に示すように、シリコン基板（図示せず）上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によりシリコン酸化膜などの層間絶縁膜２１を堆積する。この後、この層間絶縁膜２１上にスパッタ法によりＡｌ膜又はＡｌ合金膜を堆積する。次に、このＡｌ膜又はＡｌ合金膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、Ａｌ膜又はＡｌ合金膜上にはレジストパターンが形成される。この後、このレジストパターンをマスクとしてＡｌ膜又はＡｌ合金膜をエッチングすることにより、層間絶縁膜２１上にはＡｌパッド１４ｄ及びＡｌ配線１６ｄが形成される。Ａｌパッド１４ｄは図示せぬ領域でＡｌ配線１６ｄに繋げられている。
【００３１】
この後、Ａｌパッド１４ｄ及び層間絶縁膜２１の上にＣＶＤ法によりシリコン窒化膜などからなるパッシベーション膜１９を堆積する。次に、このパッシベーション膜１９上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、パッシベーション膜１９上にはレジストパターン２０が形成される。
【００３２】
次に、図３（ｂ）に示すように、このレジストパターン２０をマスクとしてパッシベーション膜１９をエッチングすることにより、パッシベーション膜１９にＡｌパッド１４ｄ及びＡｌ配線１６ｄそれぞれの上に位置する開口部が形成される。次いで、レジストパターン２０を剥離した後、この開口部内及びパッシベーション膜１９を含む全面上にスパッタ法によりＴｉＷなどからなるアンダーバンプメタル層２２を形成する。
【００３３】
次に、このアンダーバンプメタル層２２の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像する。これにより、アンダーバンプメタル層２２上には、Ａｌパッド１４ｄ上及びＡｌ配線１６ｄ上に位置するバンプ形成領域に開口部２３ａ，２３ｂを有するレジストパターン２３が形成される。
【００３４】
この後、図３（ｃ）に示すように、このレジストパターン２３をマスクとしてアンダーバンプメタル層２２の上に金属メッキ法により電気的特性試験用金バンプ１５ｂ及び出力端子としての実装用金バンプ１３ｂを形成する。次いで、レジストパターン２３を剥離し、金バンプ１３ｂ，１５ｂをマスクとしてアンダーバンプメタル層２２をエッチングする。これにより、図２に示すように、金バンプ１３ｂ，１５ｂの下に位置するアンダーバンプメタル層２２が残され、それ以外のアンダーバンプメタル層は除去される。
【００３５】
次に、図１に示す液晶ドライバー用ＩＣチップ１１にプローブ試験を行うためのプローブ装置について説明する。
図４は、第１の実施の形態によるプローブ装置を概略的に示す構成図である。
このプローブ装置は、図示せぬ昇降機構によって昇降可能に構成されたテストヘッド３１と、このテストヘッド３１の下方で図示せぬ装置本体内に順次配設されたパフォーマンスボード３２と、このパフォーマンスボード３２と接続するようにインサートリング３３により支持された接続リング３４と、この接続リング３４の下方に配設されたプローブカード３５を備えている。
【００３６】
上記テストヘッド３１の内部には被検査体としての半導体ウエハＷ上のＩＣチップに電圧を印加する試料用電源やＩＣチップからの出力を測定部に取り込むための入力部などからなるピンエレクトロニクス３６が内蔵されている。このピンエレクトロニクス３６はパフォーマンスボード３２上に搭載された複数の電子部品回路３７に対して電気的に接続されている。これらの電子部品回路３７は、例えばマトリックス・リレー、ドライバー回路等からなる各種測定回路として構成され、各電子部品回路３７の接続リング３４との接続端子３８はパフォーマンスボード３２の本体である例えばエポキシ系樹脂製の基板３９の下面に例えば基板３９と同心円をなす４つの円周上に配列されている。
【００３７】
また、上記接続リング３４の上面には接続端子３８に対応するポゴピン４０が同心円をなすように形成された４つの円周上に配列され、その下面には各ポゴピン４０に導通するポゴピン４１が接続部材４２に対応して設けられている。この接続部材４２はプローブカード３５の下面のテスタ接続端子に下方から接続されるように構成されている。これによりテストヘッド３１は、パフォーマンスボード３２、接続リング３４及び接続部材４２を介してプローブカード３５と電気的に接続できるように構成されている。
【００３８】
また、接続リング３４の下面にはゴムなどのクッション材からなるスペーサ４３が配置されており、このスペーサ４３はプローブカード３５の上面に対応する位置に形成されている。これにより、プローブカード３５の上面の広い面積をスペーサ４３で下方へ加圧できるようになっている。その加圧の際、ポゴピン４１によって接続部材４２に電気的に接続できるようになっており、この接続部材４２はプローブカード３５のテスタ接続端子に電気的に接続されている。
【００３９】
プローブカード３５は、半導体ウエハＷにおける複数の液晶ドライバー用ＩＣチップを同時に測定することが可能なものである。プローブカード３５は、表面及び内部にプリント配線が設けられたプローブカード基板（プリント基板）を有している。このプローブカード基板の下面の外周には接続端子エリアが設けられており、この接続端子エリアにはテスタ接続端子が配置されている。プローブカード基板は、針立て面とテスタ接続端子面を同じ面（図１では下面）に配置する構造としている。従って、電気的接続のための接続部材４２も下面からコンタクトを取るような構造となっている。
【００４０】
プローブカード基板の下面側には中央部にプローブ針固定用のモールド樹脂からなる固定リングが配置されている。さらに、プローブカード基板の下面側には、複数のプローブ針１７，１８が固定リングの周囲に沿って固定されており、その固定された基端が前記プリント配線に接続されている。プリント配線はジャンパー配線（図示せず）を介してテスタ接続端子に接続されているか、または、プリント基板内のマルチワイヤー配線（登録商標）でテスタ接続端子に接続されている。
【００４１】
プローブカード３５に対して半導体ウエハＷをアライメントするアライメント機構について説明する。プローブカード３５の下方には略円形状のステージ２７が設けられ、このステージ２７の上面に配設されたウエハチャック２８により半導体ウエハＷを水平に保持するようになっている。このウエハチャック２８の内部には加熱装置２９及び冷却媒体の循環路３０が温度調整機構として設けられ、検査時に必要に応じて加熱装置２９により半導体ウエハＷを例えば１５０℃まで加熱でき、また循環路３０を流れる冷却媒体により半導体ウエハＷを例えば−１０℃まで冷却できるようになっている。
【００４２】
また、上記ステージ２７はウエハチャック２８を水平方向、上下方向及びθ方向で駆動させる駆動機構（図示せず）を有し、半導体ウエハＷのアライメント時に駆動機構の駆動によりステージ２７がレール２４，２５上でＸ、Ｙ方向へ移動すると共にウエハチャック２８がθ方向で回転し、更に、上下方向へ昇降するようになっている。更に、ウエハチャック２８にはターゲット板２６が取り付けられており、その上方に配設された光学的撮像装置４４，４５及び静電容量センサ４６によりターゲット板２６及び所定のＩＣチップを検出し、この検出信号に基づいてプローブカード３５と半導体ウエハＷ上の液晶ドライバー用ＩＣチップの位置を演算するようになっている。そして、この演算結果に基づいてステージ２７の駆動機構が駆動制御されて半導体ウエハＷ上の検査すべきＩＣチップをプローブカード３５にアライメントするようにしてある。
【００４３】
次に、動作について説明する。液晶ドライバー用ＩＣチップが複数作製された半導体ウエハＷの電気的検査を例えば１５０℃の温度下で行う場合には、加熱装置２９を作動させ半導体ウエハＷを加熱し、例えば１５０℃に温度設定し、その温度を維持する。次いで、ターゲット板２６、光学的撮像装置４４，４５及び静電容量センサ４６などから得られた検出データに基づいてステージ２７が駆動して半導体ウエハＷをプローブカード３５に対してアライメントする。
【００４４】
アライメント終了後、テストヘッド１を下降させると共にプローブカード３５及びそれと電気的に接続された接続部材４２を上昇させる。これにより、パフォーマンスボード３２下面の接続端子３８が接続リング３４上面のポゴピン４０と電気的に接続されると共に、接続部材４２が接続リング３４下面のポゴピン４１と電気的に接続される。その結果、テストヘッド３１のピンエレクトロニクス３６とパフォーマンスボード３２の電子部品回路３７が電気的に接続され、更にこれらは接続リング３４のポゴピン４０，４１及び接続部材４２を介してプローブカード３５のテスタ接続端子に電気的に接続され、ピンエレクトロニクス３６とプローブ針１７，１８とが導通可能な状態になる。
【００４５】
その後、ウエハチャック２８を上昇させて半導体ウエハＷ上のＩＣチップの各電気的特性試験用金バンプにプローブ針１７，１８の針先を接触させ、更にウエハチャック２８を所定量オーバードライブさせてプローブ針１７，１８と電気的特性試験用金バンプとを導通可能な状態にする。
【００４６】
この導通可能な状態でテストヘッド３１から所定の電気信号を送信し、パフォーマンスボード３２、接続リング３４、接続部材４２、プローブ針１７，１８及び入力端子としての金バンプ１２を介してＩＣチップに電気信号を入力すると、この入力信号に基づいた出力信号がＩＣチップの電気的特性試験用金バンプ１５ａ〜１５ｄから接続リング３４及びパフォーマンスボード３２の電子部品回路３７を介してピンエレクトロニクス３６に取り込まれ、ＩＣチップの電気的検査が行われる。
【００４７】
プローブカードのプローブ針の母材径と針立て技術の限界が見え始めている中で、ＩＣに配列されるパッドのシュリンク化にも従来技術では限界があった。本実施の形態では、ＩＣチップ上で電気的特性試験用金バンプを引き出す構造にすることにより、従来技術のような針立て限界の制約が無くなり、電極端子の更なるシュリンク化と微細パッドピッチに強い技術を確立することができた。また、従来技術のように実装用金バンプにプローブ針の跡が残らないため、実装品質をより向上させることができる。
【００４８】
図５（ａ）は、本発明に係る第２の実施の形態による半導体装置を示す平面図であり、図５（ｂ）は、図５（ａ）に示す５ｂ−５ｂ線に沿った断面図である。図５において、図１及び図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００４９】
第１の実施の形態では、Ａｌパッド１４ａ〜１４ｄ及びＡｌ配線１６ａ〜１６ｄそれぞれの上にアンダーバンプメタル層を介して金バンプを形成しているが、本実施の形態では、アンダーバンプメタル層及び金バンプを形成していない。つまり、図５（ａ），（ｂ）に示すように、Ａｌパッド１４ａ〜１４ｄ及びＡｌ配線１６ａ〜１６ｄそれぞれの上には開口部４７ａ〜４７ｄ，４８ａ〜４８ｄが形成されており、これらの開口部によってＡｌパッド１４ａ〜１４ｄ及びＡｌ配線１６ａ〜１６ｄそれぞれの一部が露出した状態となる。この露出したＡｌパッドが実装用電極端子に相当し、露出したＡｌ配線が電気的特性試験用電極端子に相当する。
【００５０】
本実施の形態による半導体装置を製造する方法次の通りである。
図３に示す第１の実施の形態による半導体装置の製造工程においてアンダーバンプメタル層を形成する前の工程までを用いることにより、半導体装置を製造することができる。
【００５１】
本実施の形態による半導体装置にプローブ試験を行う際は、開口部で露出したＡｌパッド１４ａ〜１４ｄ及びＡｌ配線（Ａｌパッドに相当する部分）１６ａ〜１６ｄにプローブ針を直接接触させ、前記プローブ針とＡｌパッド及びＡｌ配線とを導通可能な状態にする。これによりプローブ試験を行う。
【００５２】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００５３】
図６（ａ）は、本発明に係る第２の実施の形態による半導体装置を示す平面図であり、図６（ｂ）は、プローブカードのプローブ針を図６（ａ）に示す電極端子に接触させた様子を概略的に示す断面図であり、図６（ｃ）は、図６（ａ）に示す６ｃ−６ｃ線に沿った断面図である。図６において、図１及び図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００５４】
出力端子１３ｅはＡｌパッド１４ｅ上に形成されており、このＡｌパッド１４ｅはＡｌ配線１６ｅと繋がっている。Ａｌ配線１６ｅの端部上には電気的特性試験用金バンプ１５ｅが形成されており、この金バンプ１５ｅはＡｌ配線１６ｅ及びＡｌパッド１４ｅを介して出力端子１３ｅに電気的に接続されている。つまり、出力端子１３ｅはＡｌ配線１６ｅ、電気的特性試験用金バンプ１５ｅによって引き出され、この金バンプ１５ｅは電気的特性試験用金バンプ１５ｂの隣に配置され、この金バンプ１５ｅは出力端子１３ｅより大きく形成されている。
【００５５】
このように出力端子１３ａ，１３ｂ，１３ｅと電気的特性試験用金バンプ１５ａ，１５ｂ，１５ｅを第１の方向とほぼ垂直方向の第２の方向に一列に並べて配置することにより、電気的特性試験用金バンプ１５ａ，１５ｂ，１５ｅをスペース効率良く出力端子（実装用金バンプ）１３ａ，１３ｂ，１３ｅより大きく形成することが可能となる。
【００５６】
出力端子１３ｆについても出力端子１３ｅと同様の方法でＡｌ配線１６ｆ、電気的特性試験用金バンプ１５ｆによって引き出されている。
すなわち、出力端子１３ｆはＡｌパッド１４ｆ上に形成されており、このＡｌパッド１４ｆはＡｌ配線１６ｆと繋がっている。Ａｌ配線１６ｆの端部上には電気的特性試験用金バンプ１５ｆが形成されており、この金バンプ１５ｆはＡｌ配線１６ｆ及びＡｌパッド１４ｆを介して出力端子１３ｆに電気的に接続されている。つまり、電気的特性試験用金バンプ１５ｆは電気的特性試験用金バンプ１５ｄの隣に配置され、金バンプ１５ｆは出力端子１３ｆより大きく形成されている。
【００５７】
上述したように電気的特性試験用金バンプ１５ａ〜１５ｆを出力端子１３ａ〜１３ｆより大きく形成している。このため、図６（ｂ）に示すように、プローブ試験を行う際、出力端子に直接プローブ針をコンタクトするのに比べて、プローブ針１７，１８，４９を電気的特性試験用金バンプ１５ａ，１５ｂ，１５ｅに安定してコンタクトすることが容易となる。なお、ここでのプローブ針は多層針立て構造を用いている。
【００５８】
上記第３の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置を示す図。
【図２】図１（ｂ）に示す２−２線に沿った断面図。
【図３】（ａ）〜（ｃ）は、図２に示す半導体装置の製造方法を示す断面図。
【図４】第１の実施の形態によるプローブ装置を概略的に示す構成図。
【図５】第２の実施の形態による半導体装置を示す図。
【図６】第２の実施の形態による半導体装置を示す図。
【図７】従来の半導体装置を示す平面図。
【符号の説明】
１１…液晶ドライバー用ＩＣチップ、１２…入力端子、１３ａ〜１３ｆ…出力端子、１４ａ〜１４ｆ…Ａｌパッド、１５ａ〜１５ｆ…電気的特性試験用金バンプ、１６ａ〜１６ｆ…Ａｌ配線、１７，１８…プローブ針、１９…パッシベーション膜、２０，２３…レジストパターン、２１…層間絶縁膜、２２…アンダーバンプメタル層、２３ａ，２３ｂ…開口部、２４，２５…レール、２６…ターゲット板、２７…ステージ、２８…ウエハチャック、２９…加熱装置、３０…冷却媒体の循環路、３１…テストヘッド、３２…パフォーマンスボード、３３…インサートリング、３４…接続リング、３５…プローブカード、３６…ピンエレクトロニクス、３７…電子部品回路、３８…接続端子、３９…エポキシ系樹脂製の基板、４０，４１…ポゴピン、４２…接続部材、４３…スペーサ、４４，４５…光学的撮像装置、４６…静電容量センサ、４７ａ〜４７ｄ，４８ａ〜４８ｄ…開口部、４９…プローブ針、Ｗ…半導体ウエハ
【図１】
2004247459.tif 000003
【図２】
2004247459.tif 000004
【図３】
2004247459.tif 000005
【図４】
2004247459.tif 000006
【図５】
2004247459.tif 000007
【図６】
2004247459.tif 000008
【図７】
2004247459.tif 000009