(57)【要約】【課題】メモリセルに所定範囲外の電圧を印加した場合には、メモリセルは予め記憶した論理データを出力できず、一定の値を出力するという課題がある。ここで、このメモリセルにより暗号を記憶している場合、メモリセルに所定範囲外の電圧が印加されることにより、そのメモリセルは暗号としての機能を果たさず、保護の対象となるデータへの不正なアクセスが可能になるという問題が生じる。本発明はかかる問題点に鑑みてなされたものであり、データを記憶した記憶手段への不正なアクセスを防止することを目的とする。【解決手段】上記目的を達成するために、本発明にかかる半導体装置は、メモリセルに対して所定範囲外の電圧が印加された場合に、保護データを記憶している記憶手段への電源を遮断することにより、不正なアクセスを防止することを特徴とする。【選択図】  図１
2004310826.tif 000002
【特許請求の範囲】
【請求項１】
所定の値を記憶し、所定範囲の電圧が印加された場合に前記記憶された所定の値を出力するメモリセルからなり、特定条件を記憶する条件記憶手段を備え、
前記特定条件が入力された場合に、保護データを読み出すことができる半導体装置であって、
所定範囲外の電圧が印加された場合に、前記保護データの読み出しを不可にすることを特徴とする半導体装置。
【請求項２】
前記条件記憶手段は、前記所定範囲外の電圧が印加された場合には、前記特定条件にかかわらず、一定の値を出力することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記メモリセルは、メモリセルが記憶可能な複数の値のうちのいずれか一つを所定の値として記憶しており、前記所定範囲外の電圧が印加された場合には、前記所定の値に関わらず一定の値を出力することを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記半導体装置は、特定のモジュールへの電源を遮断することにより前記保護データの読み出しを不可にすることを特徴とする請求項１又は３のいずれか１項に記載の半導体装置。
【請求項５】
前記特定のモジュールは、保護データを記憶している記憶手段であることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記条件記憶手段は、フラッシュメモリにより構成され、前記所定の値はフローティングゲート電極の電荷量により設定され、前記所定範囲の電圧はコントロールゲート電極の電圧であり、前記所定の値はソースドレイン間に流れる電流により設定されることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
前記条件記憶手段は、ＦｅＲＡＭにより構成され、前記所定の値はキャパシタの分極方向により設定され、前記所定範囲の電圧はワード線および前記プレート線の電圧であり、前記所定の値はビット線に出力された電圧により設定されることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
【請求項８】
前記半導体装置は、さらに、前記保護データを読み出すために識別情報を入力するための前記条件記憶手段と同じ電源電圧が印加される入力手段を備え、
前記条件記憶手段に前記所定範囲外の電圧が印加され一定の値が出力される場合には、前記入力手段は、前記一定の値の入力を不可にすることを特徴とする請求項１から７のいずれか１項に記載の半導体装置。
【請求項９】
前記入力手段は、少なくともシュミットバッファ回路を含み、シュミットバッファ回路により前記識別情報が反転できないようにすることにより前記一定の値の入力を不可にすることを特徴とする請求項８記載の半導体装置。
【請求項１０】
所定の値を記憶し、所定範囲の電圧が印加された場合に前記記憶された所定の値を出力するメモリセルからなり、特定条件を記憶する条件記憶手段と、
所定の値を記憶し、所定範囲の電圧が印加された場合に前記記憶された所定の値を出力する複数のメモリセルからなり、保護データを記憶する保護データ記憶手段とを備え、
前記特定条件が入力された場合に、単位データにより構成される前記保護データを読み出すことができる半導体装置であって、
前記条件記憶手段に所定範囲外の電圧が印加された場合に、前記保護データとは異なり、且つ一定の値のみからなる単位データとならないような誤りデータを読み出すことを特徴とする半導体装置。
【請求項１１】
前記誤りデータは、前記メモリセルに記憶された所定の値と前記メモリセルに記憶された所定の値以外の値により構成されていることを特徴とする請求項１０記載の半導体装置。
【請求項１２】
前記単位データは、複数のメモリセルに記憶された値により構成され、１バイトの整数倍により構成されることを特徴とする請求項１０又は１１に記載の半導体装置。
【請求項１３】
前記誤りデータは、前記保護データとは複数の単位データが異なることを特徴とする請求項１０から１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記複数のメモリセルに、前記複数のメモリセルのうちの一部のメモリセルが前記所定の値に関わらず一定の値を出力し、その他のメモリセルは前記所定の値を出力するような電圧を印加することを特徴とする請求項１０から１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記複数のメモリセルのうち一部のメモリセルのみに、前記一部のメモリセルの全てが前記所定の値を出力しないような電圧を印加することを特徴とする請求項１０から１３のいずれか１項に記載の半導体装置。
【請求項１６】
前記半導体装置は、さらに、
前記保護データを読み出すための識別情報を入力する入力手段と、
前記入力手段により入力された識別情報と前記特定条件記憶手段に記憶された特定条件を比較する比較手段とを備え、
前記比較手段により前記識別情報と前記特定条件が一致しないと判断した場合には、前記誤りデータを読み出すことを特徴とする請求項１０から１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記半導体装置は、さらに、
前記比較手段の内容に応じて前記保護データ記憶手段への電圧を供給する電圧供給手段を備え、
前記比較手段により前記識別情報と前記特定条件が一致しないと判断した場合には、
前記電源供給手段は、前記保護データ記憶手段を構成する複数のメモリセルに、前記複数のメモリセルのうちの一部のメモリセルが前記所定の値にかかわらず一定の値を出力するような電圧を供給することを特徴とする請求項１６に記載の半導体装置。
【請求項１８】
前記保護データ記憶手段は、フラッシュメモリにより構成され、前記所定の値はフローティングゲート電極の電荷量により設定され、前記所定範囲の電圧はコントロールゲート電極の電圧であり、前記所定の値はソースドレイン間に流れる電流により設定されることを特徴とする請求項１０から１７のいずれか１項に記載の半導体装置。
【請求項１９】
前記保護データ記憶手段は、ＦｅＲＡＭにより構成され、前記所定の値はキャパシタの分極方向により設定され、前記所定範囲の電圧はワード線および前記プレート線の電圧であり、前記所定の値はビット線に出力された電圧により設定されることを特徴とする請求項１０から１７のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記憶されたデータへの不正なアクセスを禁止する半導体装置に関するものである。
【０００２】
【従来の技術】
従来より、特許文献１に示すように、データを記憶する手段として、フラッシュメモリ等の半導体不揮発性メモリが用いられている。フラッシュメモリは、メモリセル内のフローティングゲートに蓄積された電荷量によって論理データ「０」又は「１」を記憶しておき、所定範囲の電圧をメモリセルに印加することにより、その記憶した論理データを読み出すことを可能にすることが知られている。
【０００３】
【特許文献１】
特開平１１−３０６７９９号公報（図１９、（００２６）（００２７））
【０００４】
【発明が解決しようとする課題】
しかしながら、メモリセルに後述する所定範囲外の電圧を印加した場合には、メモリセルは予め記憶した論理データを出力できず、一定の値を出力するという課題がある。ここで、この論理データを保護の対象となる保護データへアクセスするための暗号として使用する場合、暗号を記憶したメモリセルに所定範囲外の電圧を印加されることにより、暗号を記憶したメモリセルは正しい暗号を出力することができず一定の値を出力することとなるため、暗号として機能せず、保護データへの不正なアクセスが可能になるという問題が生じる。
【０００５】
本発明は、かかる問題点に鑑みてなされたものであり、記憶されたデータへの不正なアクセスを防止することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明にかかる半導体装置は、メモリセルに対して所定範囲外の電圧が印加された場合に保護データの読み出しを不可にすることを特徴とする。これにより、メモリセルに所定範囲外の電圧が印加され、メモリセルに記憶された所定の値が出力されないことにより特定条件を記憶した条件記憶手段が機能しない場合であっても、保護データの読み出しを不可にすることにより保護データへの不正なアクセスを防止することが可能となる。
【０００７】
また、本発明にかかる半導体装置は、さらに、保護データを読み出すために識別情報を入力する入力手段を備え、条件記憶手段に所定範囲外の電圧が印加され一定の値が出力される場合には、前記入力手段により、その一定の値の入力を不可にすることを特徴とする。これにより、条件記憶手段に所定範囲外の電圧が印加され、予め記憶した特定条件にかかわらず、一定の値を出力する場合であっても、入力手段によりその一定の値の入力を不可にすることにより、識別情報と特定条件が一致することはなく、保護データの読み出しを不可にすることが可能になる。
【０００８】
また、本発明にかかる半導体装置は、特定条件を記憶する条件記憶手段と複数のメモリセルからなる保護データ記憶手段とを備え、条件記憶手段に記憶された特定条件が入力された場合に単位データにより構成される保護データを読み出すことができる半導体装置であって、条件記憶手段に所定範囲外の電圧が印加された場合に、保護データ記憶手段から保護データとは異なり且つ一定の値のみからなる単位データとならないような誤りデータを読み出すことを特徴とする。これにより、誤りデータは一定の値のみからなる単位データではないため、不正なアクセスをした第３者は、誤りデータと保護データとを区別することができず、入力した識別情報が正しいか否かを知ることができないため、条件記憶手段に記憶された特定条件を知ることができない。従って、第３者が何らかのデータが出力されるまで特定条件の取り得る組み合わせを全て入力することにより特定条件を知り、保護データを読み出すことを防止することができる。
【０００９】
また、上述した誤りデータは、メモリセルに記憶された所定の値とメモリセルに記憶された所定の値以外の値により構成されていることを特徴とする。これにより、保護データとは異なる且つ一定の値のみからなる単位データとならないようなランダムなデータを出力することが可能となる。
【００１０】
また、上述した誤りデータは、保護データとは複数の単位データが異なることを特徴とする。これにより、保護データと単一の単位データのみが異なる場合に比較して、よりランダムなデータを出力することが可能となる。
【００１１】
また、上述した誤りデータは、保護データ記憶手段を構成する複数のメモリセルの全体に、一部のメモリセルが一定の値を出力し、その他のメモリセルが所定の値を出力するような電圧を印加することを特徴とする。これにより、保護データ記憶手段の全体に単一の電圧を印加することのみで誤りデータを出力することが可能になるため、半導体装置を単純な構成とすることが可能となる。
【００１２】
また、上述した誤りデータは、前記複数のメモリセルのうち一部のメモリセルのみに、前記一部のメモリセルの全てが前記所定の値を出力しないような電圧を印加することにより読み出すことも可能である。これにより、後述するようにメモリセルに印加する電圧の幅を広くすることができ、さらに、保護データの一部を選択的に誤りデータとして出力することが可能となるため、保護データの内容に応じてセキュリティを高めることができる。
【００１３】
また、本発明の半導体装置は、さらに保護データを読み出すための識別情報を入力する入力手段と、入力手段により入力された識別情報と特定条件記憶手段に記憶された特定条件を比較する比較手段とを備え、比較手段により識別情報と特定条件が一致しないと判断した場合には、誤りデータを読み出すことを特徴とする。これにより、誤りデータは一定の値のみからなる単位データではないため、不正なアクセスをした第３者は、誤りデータと保護データとを区別することができず、入力した識別情報が正しいか否かを知ることができないため、条件記憶手段に記憶された特定条件を知ることができない。従って、第３者が何らかのデータが出力されるまで特定条件の取り得る組み合わせを全て入力することにより特定条件を知り、保護データを読み出すことを防止することができる。
【００１４】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の第１の実施形態について、図１から図６を用いて説明する。図１は、第１の実施形態にかかる半導体装置である。この半導体装置は、不正なアクセスからの保護の対象となる保護データを記憶する保護データ記憶手段１２と、メモリセルにより構成され、保護データ記憶手段１２へアクセスするためのパスワードである特定条件を記憶する条件記憶手段１４と、条件記憶手段１４への電源を供給する電源電圧１６と、保護データ記憶手段１２への電源の供給を行う電源供給手段１８により構成されている。
【００１５】
ここで、条件記憶手段１４について、図２乃至図６を参照して詳細に説明する。但し、条件記憶手段１４は、電源電圧１６が後述する所定範囲の電圧を印加する場合と所定範囲外の電圧を印加する場合とにより異なる特性を有するので、以下に所定範囲の電圧を印加する場合と所定範囲外の電圧を印加する場合に分けて説明する。
【００１６】
まず、電源電圧１６が所定範囲の電圧を印加する場合のメモリセルの特性について説明する。図２は、フローティングゲート２６に電荷が注入されていないメモリセルの構成を示す図である。図２において、３０はコントロールゲート２８に接続された電源電圧である。ソース端子３４は接地され、ドレイン端子３６はセンスアンプ３８に接続されている。このような構成において、電源電圧３０からコントロールゲート２８に所定範囲の電圧が印加された場合、電源電圧３０により半導体基板４０上のチャネル領域４２の電子濃度が高くなり、ソース領域４４とドレイン領域４６に電流が流れるため、ドレイン端子３６から出力される電圧レベルは低レベルとなる。図４は、センスアンプ３８の閾値電圧特性を示す特性図である。図４に示すように、センスアンプ３８により、このドレイン端子３６から出力される電圧レベルと閾値電圧とを比較し、この場合は、閾値電圧よりも出力される電圧レベルが低いので「１」のデータを出力する。
【００１７】
一方、図３は、フローティングゲート２６に電荷が注入されたメモリセルの構成を示す図である。このような構成において、電源電圧３０からコントロールゲート２８に所定範囲の電圧が印加された場合、フローティングゲート２６に注入された電荷により半導体基板４０上のチャネル領域４２が形成されず、ソース領域４４とドレイン領域４６に電流が流れないため、ドレイン端子３６から出力される電圧レベルは高レベルとなる。図４に示すように、センスアンプ３８により、このドレイン端子３６から出力される電圧レベルと閾値電圧とを比較し、この場合は閾値電圧よりも出力される電圧レベルが高いので「０」のデータを出力する。
【００１８】
このようなメモリセルの特性により、フローティングゲート２６に電荷を注入する場合及び注入しない場合により、予めメモリセルが記憶可能な複数の値、例えば「０」又は「１」のうちのいずれか一つである所定の値を記憶しておき、電源電圧３０により、フローティングゲート２６の電荷の有無によりメモリセルに記憶された値を判別することが可能となる所定範囲の電圧をコントロールゲート２８に印加することにより、メモリセルから予め記憶された所定の値を出力することが可能となる。
【００１９】
この場合には、図１において、メモリセルにより構成された条件記憶手段１４は、予め記憶された特定条件を出力することが可能になる。これにより、特定条件を記憶した条件記憶手段１４は正常に機能するため、特定条件が入力された場合にのみ保護データの読み出しを可能にすることにより、保護データに対する不正なアクセスを防止することが可能になる。
【００２０】
次に、電源電圧１６が条件記憶手段１４に対して所定範囲外の電圧を印加する場合のメモリセルの特性について説明する。図５は、フローティングゲート２６に電荷が注入されていないメモリセルの構成を示す図である。図５において、３０はコントロールゲート２８に接続された電源電圧である。ソース端子３４は接地され、ドレイン端子３６はセンスアンプ３８に接続されている。このような構成において、電源電圧３０からコントロールゲート２８に所定範囲外の電圧、例えば、コントロールゲート２８に電圧を印加しているにもかかわらず、半導体基板４０上のチャネル領域４２の電子濃度が高くならないような低い電圧が電源電圧３０から供給された場合には、ソース領域４４とドレイン領域４６に電流が流れず、ドレイン端子３６から出力される電圧レベルは高レベルとなる。この場合には、図４に示すように、センスアンプ３８により、このドレイン端子３６から出力される電圧レベルと閾値電圧とを比較し、閾値電圧よりも出力される電圧レベルが高いので、この場合には、「０」のデータを出力する。
【００２１】
また、図６は、フローティングゲート２６に電荷が注入されたメモリセルの構成を示す図であり、その他の構成は図５と同様である。このような構成において、電源電圧３０からコントロールゲート２８に所定範囲外の電圧が印加された場合、フローティングゲート２６に注入された電荷により半導体基板４０上のチャネル領域４２が形成されず、ソース領域４４とドレイン領域４６に電流が流れず、ドレイン端子３６から出力される電圧レベルは高レベルとなる。図４に示すように、センスアンプ３８により、このドレイン端子３６から出力される電圧レベルと閾値電圧とを比較し、閾値電圧よりも出力される電圧レベルが高いので、この場合には、「０」のデータを出力する。
【００２２】
このように、所定範囲外の電圧が印加された場合には、メモリセルが記憶可能な複数の値である「０」又は「１」のうちのいずれか一つである「１」を所定の値として記憶している場合であっても、メモリセルに記憶された所定の値にかかわらず、一定の値として「０」を出力することになるため、メモリセルに記憶された値を判別し出力することができなくなる。
【００２３】
このような場合には、図１において、所定範囲外の電圧として低電圧を印加した場合には、上述したメモリセルにより構成された条件記憶手段１４は予め記憶した特定条件にかかわらず一定の値である「００００、、、」を出力するため、特定条件を記憶した条件記憶手段１４は正常に機能せず、保護データに対する不正なアクセスを防止することができなくなってしまう。
【００２４】
従って、このような場合に本発明にかかる半導体装置は、電源供給手段１８から、特定のモジュール、例えば、ＣＰＵ２０や入力手段２２や保護データ記憶手段１２等への電源の供給を遮断することにより、保護データの読み出しを不可にする。これにより、条件記憶手段１４が正常に機能しない場合であっても、保護データへの不正なアクセスを防止することが可能になる。
【００２５】
（第２の実施形態）
第２の実施形態は、第１の実施形態に加えて、保護データを読み出すための識別情報を入力する入力手段５０に特徴を有する。以下、図７から図８を参照して説明する。
【００２６】
図７は、第２の実施形態における半導体装置のブロック図である。この半導体装置は、第１の実施形態における半導体装置に加えて、条件記憶手段１４と同じ電源電圧１６が印加され、保護データを読み出すために識別情報を入力するための入力手段５０により構成されている。
【００２７】
ここで、図８及び図９を参照して、第２の実施形態にかかる入力手段５０について説明する。入力手段５０は、図８に示すように、シュミットバッファ回路５２、インバータ回路５４、プルダウン抵抗５６により構成されており、図９は、そのシュミットバッファ回路５２の入力電圧と出力電圧との関係を示した図である。図９において、ＶＩＮ  はシュミットバッファ回路５２の入力電圧、Ｖｏｕｔはシュミットバッファ回路５２の出力電圧である。図９に示すように、シュミットバッファ回路５２においては、ＶＩＮ  ＝“Ｌ”で低電位レベルの場合には出力電圧Ｖｏｕｔ＝“０”となる。次に、ＶＩＮ  の電位レベルを上げることによりＶＩＮ  ＝ＶＩＨとなった場合には、出力電圧Ｖｏｕｔ＝“１”に反転する。次に、ＶＩＮ  の電位レベルを下げることにより、ＶＩＮ  ＝ＶＩＬとなった場合には、出力電圧Ｖｏｕｔ＝“０”に反転する。図９から明らかなように、出力電圧Ｖｏｕｔが“０”から“１”に反転する閾値電圧ＶＩＨと、出力電圧Ｖｏｕｔが“１”から“０”に反転する閾値電圧ＶＩＬとは同一の電圧ではなく、Ｖｏｕｔが“０”から“１”に反転するためには、ＶＩＬ以上の高電圧が必要となり、逆にＶｏｕｔが“１”から“０”には、ＶＩＬ以下の電圧により反転してしまう。このことにより、ＶＩＬが低電圧の場合には、Ｖｏｕｔが“０”から“１”には反転しにくく、Ｖｏｕｔが“１”から“０”には反転しやすくなる。
【００２８】
次に、上述したシュミットバッファ回路５２を用いた入力手段５０の動作について図８を参照して説明する。特に、本発明にかかる入力手段５０は、第１の実施形態において、条件記憶手段１４に所定範囲外の電圧、つまり、メモリセル中のフローティングゲート２６の電荷量にかかわらず一定の値を出力するような電圧が印加された場合に有効であるため、そのような電圧が印加された場合の入力手段５０の動作について説明する。
【００２９】
まず、条件記憶手段１４に所定範囲外の電圧として低電圧が印加された場合について説明する。このような場合、入力手段５０と条件記憶手段１４には同一の電圧が印加されているため、シュミットバッファ回路５２にも、低電圧の電源電圧が印加される。このことにより、シュミットバッファ回路５２においては、Ｖｏｕｔが“０”から“１”に反転せず、また、Ｖｏｕｔは“１”から“０”に反転しやすくなる。従って、シュミットバッファ回路５２からの出力電圧Ｖｏｕｔは、入力された識別情報にかかわらず、一定の値である“０”を出力する。次に、このシュミットバッファ回路５２からの出力をインバータ回路５４に入力することにより、インバータ回路５４からは“１”を出力する。
【００３０】
一方、第１の実施形態において説明したように、条件記憶手段１４にフローティングゲート２６の電荷量に関わらず一定の値を出力するような、低電圧の電源電圧１６が印加された場合には、特定条件にかかわらず条件記憶手段１４は一定の値である“０”を出力する。
【００３１】
このように、条件記憶手段１４にフローティングゲート２６の電荷量に関わらず一定の値を出力するような所定範囲外の電圧として低電圧が印加された場合でも、シュミットバッファ回路５２により、その一定の値である「０」を出力することができなくなるため、特定条件と識別情報が一致することはなく、保護データへの不正なアクセスを防止することが可能になる。
【００３２】
次に、条件記憶手段１４に所定範囲外の電圧として高い電圧が印加された場合には、入力手段５０と条件記憶手段１４には同一の電圧が印加されているため、シュミットバッファ回路５２にも、高い電圧の電源電圧が印加される。このことにより、シュミットバッファ回路５２においては、Ｖｏｕｔが“１”から“０”に反転せず、また、Ｖｏｕｔは“０”から“１”に反転しやすくなる。従って、シュミットバッファ回路５２からの出力電圧Ｖｏｕｔは、入力された識別情報にかかわらず、一定の値である“１”を出力する。次に、このシュミットバッファ回路５２からの出力をインバータ回路５４に入力することにより、インバータ回路５４からは“０”を出力する。
【００３３】
一方、第１の実施形態において説明したように、条件記憶手段１４にフローティングゲート２６の電荷量に関わらず一定の値を出力するような、高い電圧の電源電圧１６が印加された場合には、特定条件にかかわらず条件記憶手段１４は一定の値である“１”を出力する。
【００３４】
このように、条件記憶手段１４にフローティングゲート２６の電荷量に関わらず一定の値を出力するような所定範囲外の電圧として高い電圧が印加された場合でも、シュミットバッファ回路５２により、その一定の値である「１」を出力することができなくなるため、特定条件と識別情報が一致することはなく、保護データへの不正なアクセスを防止することが可能になる。
【００３５】
（第３の実施形態）
第３の実施形態について、図１０乃至図１３を参照して説明する。
【００３６】
図１０は、第３の実施形態のブロック図を示したものである。第３の実施形態にかかる半導体装置は、第１又は第２の実施形態に加えて、保護データを読み出すための識別情報を入力する入力手段６０と、保護データを読み出すためのパスワードとなる特定条件を記憶しておく条件記憶手段６２と、入力された識別情報と特定条件とを比較する比較手段６４と、比較手段６４の内容に基づいて保護データを記憶する保護データ記憶手段６８への電源を供給する電源供給手段６６と、予め所定の値を記憶し、メモリセルに所定の電圧が印加された場合には予め記憶された所定の値が出力されるメモリセルを複数備え、不正なアクセスからの保護の対象となる保護データを記憶する保護データ記憶手段６８と、条件記憶手段６２に電源を供給する電源電圧７０により構成される。
【００３７】
ここで、図１１を参照して、上述した保護データ記憶手段６８の特性について説明する。図１１は、横軸に保護データ記憶手段６８を構成するメモリセルの閾値電圧を、縦軸はメモリセルの個数を示している。第１又は第２の実施形態において説明したメモリセルは、実際にはメモリセルごとに閾値電圧が異なるため、図１１に示すように、複数のメモリセルからなる保護データ記憶手段６８のメモリセルの閾値電圧はある分布をもってばらつく。このような保護データ記憶手段６８に電源電圧７０を印加した場合には、図１１のＡ、Ｂ、Ｃのそれぞれの領域により異なる特性を有する。従って、以下にそれぞれの領域に分けて説明する。
【００３８】
最初に、Ａの領域の電源電圧７０が保護データ記憶手段６８に印加された場合の保護データ記憶手段６８から出力されるデータについて説明する。Ａの領域は、保護データ記憶手段６８に所定範囲の電圧が印加され、メモリセルに記憶された所定の値が出力されることにより、予め記憶した保護データが出力される領域である。
【００３９】
具体的には、第１の実施形態で説明したように、フローティングゲート２６に電荷が注入されていない場合には、ドレイン電流が流れ、出力される電圧のレベルは低レベルとなる。これをセンスアンプ３８において、閾値電圧と印加することにより、メモリセルが「１」を出力する。一方、フローティングゲート２６に電荷が注入されている場合には、ドレイン電流が流れず、出力される電圧のレベルは高レベルとなる。これをセンスアンプ３８において、閾値電圧と比較することにより、メモリセルが「０」を出力する。このことにより、Ａの領域に電源電圧が印加された場合には、フローティングゲートの有無に応じて、メモリセルが「０」又は「１」を出力することが可能になる。
【００４０】
次に、Ｂの領域の電圧が保護データ記憶手段６８に印加された場合の保護データ記憶手段６８からの出力されるデータについて説明する。Ｂ１及びＢ２の領域は、保護データ記憶手段６８に所定範囲外の電圧が印加されるため、メモリセルに記憶された所定の値にかかわらず一定の値が出力される領域である。
【００４１】
具体的には、第１の実施形態で説明したように、所定範囲外の電圧として低電圧が印加された場合には、フローティングゲート２６に電荷が注入されていない場合であっても、フローティングゲート２６に電荷が注入されている場合であっても、電流は流れず、出力される電圧のレベルは高レベルとなる。これをセンスアンプ３８において、閾値電圧と比較することにより、いずれの場合においてもメモリセルが「０」のような一定の値を出力する。Ｂ２の領域は、所定範囲外の電圧として高い電圧が印加されており、フローティングゲート２６の電荷の有無にかかわらずメモリセルが「１」のような一定の値を出力する領域である。
【００４２】
次に、Ｃの領域は、保護データ記憶手段６８を構成する複数のメモリセルの閾値電圧がそれぞれ異なることを利用して、Ａの領域にコントロールゲート電圧が印加された場合に出力される保護データとは異なり、且つＢ１又はＢ２の領域にコントロールゲート電圧が印加された場合に出力される一定の値のみからデータとならないような誤りデータを出力する領域である。
【００４３】
以下に具体的な手段について、図１１に記載されたＣの領域を拡大した図１２を参照して説明する。図１２は、予め「０」を記憶した場合における複数のメモリセルの閾値電圧の分布を示したものである。図１２において、横軸は各メモリセルの閾値電圧、縦軸はメモリセルの個数を示している。図１２に示すように、コントロールゲート２８に印加される電圧は、Ｃ１の領域に属するメモリセルに対しては、閾値電圧よりも電圧が高いため、メモリセル中の電流が流れ、これにより、予め記憶された値と同じ「０」を出力することが可能になる。一方、Ｃ２の領域に属するその他のメモリセルに対しては、閾値電圧よりも電圧が低いため、メモリセル中の電流が流れず、これによりメモリセルは予め記憶された値と異なる「１」を出力する。このように、メモリセルごとの閾値電圧の違いにより、複数のメモリセルの閾値電圧の分布にばらつきがある場合に、その分布中の電圧を印加することにより、一部のメモリセルは予め記憶された所定の値を出力し、その他のメモリセルは所定の値以外の値を出力するような誤りデータを出力することが可能になる。
【００４４】
以上のような構成からなる保護データ記憶手段６８を含む半導体装置の動作について以下に説明する。
【００４５】
まず、保護データを不正なアクセスから防止するために、予め条件記憶手段６２に保護データを読み出すためのパスワードとなる特定条件を記憶しておく。次に、入力手段６０を通じて第３者から、保護データを読み出すために識別情報を入力する。次に、比較手段６４は、入力された識別情報と条件記憶手段６２に記憶された特定条件とを比較する。
【００４６】
この比較手段６４によって、特定条件と識別情報が一致すると判断された場合には、電源供給手段６６は、保護データ記憶手段６８に上述したＡの領域となるような電圧を印加する。これにより、特定条件と識別情報が一致する場合には、保護データ記憶手段により記憶された保護データを読み出すことが可能になる。
【００４７】
一方、比較手段６４によって、特定条件と識別情報が一致しないと判断された場合には、電源供給手段６６は、保護データ記憶手段に上述したＣの領域となるような電圧を印加する。これにより、上述したように、メモリセルに記憶された所定の値とメモリセルに記憶された所定の値以外の値により構成される誤りデータを出力することが可能になる。
【００４８】
以上のように、特定条件と識別情報が一致しない場合であっても、保護データとは異なり、且つ一定の値のみからなる単位データとならないような誤りデータを出力することにより、何らかのデータが出力されるまで特定条件が取り得る組み合わせを全て入力する方法では、最終的に特定条件を知ることができないため、第三者の保護データへの不正なアクセスを行うことができなくなる。
【００４９】
なお、上述した実施形態においては、図１０に示すように、条件記憶手段６２及び保護データ記憶手段６８が別々のメモリに記憶されており且つそれぞれのメモリに別々の電圧が供給されている場合について説明した。
【００５０】
しかしながら、本発明はこのような場合に制限されるものではない。例えば、条件記憶手段６２及び保護データ記憶手段６８が同じメモリの別の領域に記憶されており且つメモリに同じ電圧が供給された場合に、特定条件及び保護データが別のメモリに記憶されており、メモリごとに上述した所定範囲の電圧が異なる場合には、同じ電圧が各メモリに印加された場合であっても、条件記憶手段には所定範囲外の電圧が、一方、保護データ記憶手段に所定範囲の電圧を印加されることも考えられる。
【００５１】
また、条件記憶手段６２及び保護データ記憶手段６８が同じメモリの別の領域に記憶されており且つそれぞれのメモリに別々の電源電圧が供給されている場合には、条件記憶手段６２及び保護データ記憶手段６８に別々の電源電圧が印加されていることから、条件記憶手段には所定範囲外の電圧が、一方、保護データ記憶手段に所定範囲の電圧を印加されることも考えられる。
【００５２】
また、条件記憶手段６２及び保護データ記憶手段６８が同じメモリの同一の領域に記憶されており且つそのメモリに同一の電源電圧が供給されている場合に、条件記憶手段６２及び保護データ記憶手段６８に印加する電圧を、上述した識別情報と特定条件を比較する段階では条件記憶手段に所定範囲外の電圧を印加し、さらにその後の保護データ記憶手段からデータを読み出す段階で保護データ記憶手段に所定範囲の電圧が印加されることも考えられる。
【００５３】
このように、条件記憶手段６２に所定範囲外の電圧が印加されていることにより、条件記憶手段６２が機能しない場合であっても、保護データ記憶手段から保護データを読み出す際に、条件記憶手段に所定範囲外の電圧が印加されたことを認識し、誤りデータを読み出すような電圧を保護データ記憶手段に印加することにより、不正なアクセスを防止することが可能になる。
【００５４】
ここで、図１３を参照して、保護データと誤りデータについて説明する。図１３（ａ）は保護データを図１３（ｂ）は誤りデータを示している。単位データは複数のメモリセルに記憶された値により構成されており、１バイトの整数倍により構成されており、保護データ及び誤りデータは少なくとも１つ以上の単位データにより構成されている。このような場合において、この保護データを記憶した保護データ記憶手段に、上述したＣの領域の電圧が印加された場合には、単位データを構成するメモリセルの閾値電圧の違いに応じて、一部のメモリセルは保護データと同様の値を出力する一方、その他のメモリセルは保護データと異なる値を出力する。この際、保護データが複数の単位データにより構成されている場合には、複数の単位データが異なることが望ましい。これにより、単一の単位データのみが異なる場合に比べて、よりランダムな誤りデータを出力することが可能になるからである。
【００５５】
なお、上述した半導体装置においては、保護データ記憶手段を構成する複数のメモリセルの全体に上述したＣの領域の電圧を印加することにより、一部のメモリセルが一定の値を出力し、その他のメモリセルが所定の値を出力するような電圧を印加する場合について説明した。これにより、保護データ記憶手段の全体に単一の電圧を印加することのみで誤りデータを出力することが可能になるため、半導体装置を単純な構成とすることが可能となる。
【００５６】
一方、本発明にかかる半導体装置は、保護データ記憶手段を構成する複数のメモリセルのうちの一部のメモリセルにのみ、Ｂ又はＣの領域の電圧を印加することにより、その一部のメモリセルが所定の値にかかわらず一定の値を出力するような電圧を印加することにより誤りデータを読み出す構成とすることも可能である。これにより、例えば、複数のメモリセルの全体に単一の電圧をＢに印加する場合に比べて、一部のメモリセルにＢ及びＣの領域に電圧を印加することによっても誤りデータを読み出すことが可能になるため、保護データ記憶手段に印加する電圧の幅を広くすることが可能になる。またこの場合には、さらに、保護データの一部を選択的に誤りデータとして出力することが可能となるため、保護データの内容に応じてセキュリティを高めることができる。
【００５７】
なお、第１から第３の実施形態において、条件記憶手段や保護データ記憶手段としてフラッシュメモリを用いて説明したが、同様のことがＦｅＲＡＭにおいても実現可能である。この場合には、所定の値はキャパシタの分極方向により設定され、所定範囲の電圧はワード線及びプレート線の電圧であり、所定の値は、ビット線に出力された電圧により設定される。
【００５８】
なお、第１から第３の実施形態においては、所定範囲外の電圧を印加した場合として、条件記憶手段のメモリセルに、フローティングゲートの電荷量に関わらず一定の値を出力するような低い電圧を印加し、メモリセルから「０」が出力される場合について説明した。しかしながら、所定範囲外の電圧としては、逆に、条件記憶手段のメモリセルに、フローティングゲートの電荷量に関わらず一定の値を出力するような高い電圧を印加することにより、メモリセルから「１」が出力されるような電圧を印加する場合も考えられる。この場合についても、同様に、本発明にかかる半導体装置により不正なアクセスを防止することは可能である。
【００５９】
また、第１から第３の実施形態においては、メモリセルに電流が流れる場合にメモリセルは「１」を出力し、メモリセルに電流が流れない場合にメモリセルは「０」を出力する構成について説明したが、逆にメモリセルに電流が流れる場合にメモリセルが「０」を出力し、メモリセルに電流が流れない場合にメモリセルは「１」を出力する構成であっても本発明を実現することは可能である。また、メモリセルが出力する所定の値を「００」「０１」「１０」「１１」等のように複数の値とすることも可能である。
【００６０】
【発明の効果】
以上のように、本発明にかかる半導体装置においては、データが記憶された記憶手段への不正なアクセスを禁止することが可能になる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の構成を示す図
【図２】フローティングゲートに電荷が注入されていないメモリセルの構成を示す図
【図３】フローティングゲートに電荷が注入されているメモリセルの構成を示す図
【図４】センスアンプの閾値特性を示す図
【図５】フローティングゲートに電荷が注入されていないメモリセルの構成を示す図
【図６】フローティングゲートに電荷が注入されているメモリセルの構成を示す図
【図７】本発明にかかる半導体装置の構成を示す図
【図８】入力手段の構成を示す図
【図９】シュミットバッファ回路の動作特性を示す図
【図１０】本発明にかかる半導体装置の構成を示す図
【図１１】保護データ記憶手段のメモリセルの特性を示す図
【図１２】保護データ記憶手段のメモリセルの特性を示す図
【図１３】保護データ及び誤りデータの一例を示す図
【符号の説明】
１２  保護データ記憶手段
１４  条件記憶手段
１６  電源電圧
５０  入力手段
５２  シュミットバッファ回路
５４  インバータ回路
５６  プルダウン抵抗
６６  電源供給手段
【図１】
2004310826.tif 000003
【図２】
2004310826.tif 000004
【図３】
2004310826.tif 000005
【図４】
2004310826.tif 000006
【図５】
2004310826.tif 000007
【図６】
2004310826.tif 000008
【図７】
2004310826.tif 000009
【図８】
2004310826.tif 000010
【図９】
2004310826.tif 000011
【図１０】
2004310826.tif 000012
【図１１】
2004310826.tif 000013
【図１２】
2004310826.tif 000014
【図１３】
2004310826.tif 000015