(57)【要約】【課題】アナログ素子として使用されるＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタにおいて、電圧係数の値を小さく、またデバイスの駆動電圧範囲における当該電圧係数差を小さくする。【解決手段】誘電体膜を有するキャパシタを備えた半導体装置の製造方法において、前記誘電体膜を形成する工程は、アルコキシシランガスと少なくとも窒素を含むガスとを含む混合ガスを用いた化学成長法によりシリコン酸化膜を形成する工程を備える。【選択図】　　　　図１
2004146710.tif 000002
【特許請求の範囲】
【請求項１】
誘電体膜を有するキャパシタを備えた半導体装置において、
前記誘電体膜は、
窒素の含有量が０ａｔｏｍ％より大きく２ａｔｏｍ％以下のシリコン酸化膜である、
ことを特徴とする半導体装置。
【請求項２】
誘電体膜を有するキャパシタを備えた半導体装置の製造方法において、
前記誘電体膜を形成する工程は、
アルコキシシランガスと少なくとも窒素を含むガスとを含む混合ガスを用いた化学成長法によりシリコン酸化膜を形成する工程を備える、
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置および半導体装置の製造方法に係る発明であって、例えば、アナログ素子として使用されるＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタに適用することができる。
【０００２】
【従来の技術】
半導体装置において、アナログ回路を構成するためには、キャパシタ（容量素子）、抵抗およびインダクタ等の独特なアナログ素子が必要である。従来、これらのアナログ素子は、プリント基板上に単独で実装され、同じプリント基板上に実装される集積回路チップと併せて一つのデジタル−アナログ回路を形成することで利用されてきた。
【０００３】
ところで近年、半導体応用機器の小型化が進展するに従って、いろいろな機能を一つの集積回路チップ上で実現することができるＳｏＣ（Ｓｙｓｔｅｍ　ｏｎ
Ｃｈｉｐ）デバイスに対する需要が高まってきている。
【０００４】
ＳｏＣデバイスにおいて、アナログ回路を集積回路チップ上で構成するためには、キャパシタ等のアナログ素子を集積回路チップ上に実現しなくてはならない。例えば、キャパシタを集積回路チップ上に実現するためには、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタや、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタを採用する必要がある。
【０００５】
特に、アナログ回路で使用されるキャパシタには高性能な容量を採用する必要があり、ＭＩＭキャパシタの方が高性能なので、アナログ素子としてキャパシタを用いる場合には、ＭＩＳキャパシタよりもＭＩＭキャパシタの方が適している。
【０００６】
さて、ＭＩＭキャパシタに対して性能面で要求される項目として、容量値、電圧係数、温度係数等があり、特に、電圧係数は重要である。
【０００７】
ここで、電圧係数とはキャパシタ容量の変化量であり、具体的に、所定の電圧での容量値を基準としたときの、印加電圧がｄＶ変化したときに変動する容量の割合ｄＣを表している値である。当該電圧係数は、デバイスの駆動電圧の範囲内で小さく、また当該電圧範囲内での電圧係数の変動が小さいほど高精度なＭＩＭキャパシタであるといえる。
【０００８】
ＭＩＭキャパシタは容量素子であるため、所望の容量規格を満たすのはもちろんであるが、その容量値の変動（電圧係数）を極力抑制することが求められる。しかし、容量値は、印加電圧や周囲温度により微妙に変動する。特に、印加電圧による容量値の変動は誘電体膜の膜質を敏感に反映するため、当該誘電体膜の膜質をより良く制御することが印加電圧に対する容量値の変動の低減につながる。
【０００９】
ところで、従来のＭＩＭキャパシタの誘電体膜には、シリコン酸化膜が適用されているが、当該シリコン酸化膜は、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）と酸素（Ｏ２）との混合ガス、またはシラン（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との混合ガスを使用し、プラズマＣＶＤ法で形成されていた（例えば、特許文献１参照の段落番号１３等）。
【００１０】
【特許文献１】
特開２０００−２２８４９７号公報
【００１１】
【発明が解決しようとする課題】
しかし、従来の混合ガスから生成されるシリコン酸化膜（誘電体膜）は、非常に大きい電圧係数を有し、さらにデバイスの駆動電圧範囲内で電圧係数が大きく変化することが分かっている。
【００１２】
例えば、ＭＩＭキャパシタに印加される電圧が、デバイスの駆動電圧である−３Ｖ〜＋３Ｖに変化したときに、シラン（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との混合ガスを使用して形成されるシリコン酸化膜をＭＩＭキャパシタの誘電体膜として採用した場合には、当該印加電圧の範囲における電圧係数差は約８０００ｐｐｍ／Ｖにも達する。
【００１３】
また、当該駆動電圧範囲内で、ＴＥＯＳと酸素（Ｏ２）との混合ガスを使用して形成されたシリコン酸化膜を誘電体膜として採用した場合には、電圧係数の変化（電圧係数差）は前者の場合より小さいが、それでも約３５０ｐｐｍ／Ｖと大きい値を有する。
【００１４】
印加電圧−３Ｖ〜３Ｖの範囲での電圧係数差が３５０ｐｐｍ／Ｖであるという数字は、アナログ素子として使用されるＭＩＭキャパシタの性能を考えると、十分に小さい値と言えるものでなく、ましてや、８０００ｐｐｍ／Ｖという値は大きすぎる値であり、ＭＩＭキャパシタ自身の性能向上に限界があった。
【００１５】
そこで、この発明は、ＭＩＭキャパシタの誘電体膜の電圧係数を小さくし、結果としてデバイスの駆動電圧範囲内での電圧係数差を小さくすることにより、高性能なＭＩＭキャパシタを備える半導体装置および半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る請求項１に記載の半導体装置では、誘電体膜を有するキャパシタを備えた半導体装置において、前記誘電体膜は、窒素の含有量が０ａｔｏｍ％より大きく２ａｔｏｍ％以下のシリコン酸化膜である。
【００１７】
【発明の実施の形態】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１８】
まずはじめに、ＭＩＭキャパシタは、以下に示す製造方法によって製造される。
【００１９】
図１〜図６は、ＭＩＭキャパシタの代表的な製造工程を示した、製造途中の半導体装置の一部を示した断面図である。ここで、当該製造工程は、多層に配設された配線間にＭＩＭキャパシタを挿入すように形成した場合のものである。
【００２０】
はじめに、図１に示すように、シリコン基板１上にトランジスタ素子などを含む下部絶縁層２を形成する。また、当該下部絶縁層２上には、エッチングストッパ膜として第一の層間絶縁膜３を形成し、当該第一の層間絶縁膜３上には、低誘電率層間膜として第二の層間絶縁膜４を形成する。さらに、ダマシン法により、銅配線（下層配線）５を第二の層間絶縁膜４の所定の位置に配設する。具体的に、リソグラフィ工程およびドライエッチング工程により、第二の層間絶縁膜４の所定の位置に下層配線５となる金属を埋め込むための溝を形成し、当該溝にバリアメタル層である窒化タンタル膜を成膜した後に、銅膜を埋め込んで下層配線５を形成している。
【００２１】
ここで例えば、第一の層間絶縁膜３としては、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法で形成されるシリコンカーボン膜（ＳｉＣ膜）を適用し、第二の層間絶縁膜４としては、同じくプラズマＣＶＤ法で形成されるカーボンドープシリコン酸化膜（ＳｉＯＣ膜）を適用している。また、窒化タンタル膜はスパッタ法で成膜され、銅膜はスパッタ法およびメッキ法により形成される。
【００２２】
また、配線の材料として銅について記載しているが、この他にアルミニウム等を採用してもかまわない。
【００２３】
次に、図２に示すように、第二の層間絶縁膜４と下層配線５とを覆うように、銅拡散防止膜として第三の層間絶縁膜６を形成し、当該第三の層間絶縁膜６上にエッチングストッパ膜として第四の層間絶縁膜７を形成する。また、第四の層間絶縁膜７上に、ＭＩＭキャパシタの下部電極層８、ＭＩＭキャパシタの誘電体膜９およびＭＩＭキャパシタの上部電極層１０を、当該順に積層する。さらに、ＭＩＭキャパシタの上部電極層１０上に、エッチングストッパ膜として第五の層間絶縁膜１１を形成する。
【００２４】
ここで例えば、第三の層間絶縁膜６としては、プラズマＣＶＤ法で形成されるシリコンカーボン膜（ＳｉＣ膜）を適用し、第四の層間絶縁膜７としては、同じくプラズマＣＶＤ法で形成されるカーボンドープシリコン酸化膜（ＳｉＯＣ膜）を適用し、第五の層間絶縁膜１１としては、同じくプラズマＣＶＤ法で形成されるシリコンカーボン膜（ＳｉＣ膜）を適用している。
【００２５】
また、ＭＩＭキャパシタの下部電極層８およびＭＩＭキャパシタの上部電極層１０には、スパッタ法で形成される窒化タンタル膜を適用しており、ＭＩＭキャパシタの誘電体膜９には、プラズマＣＶＤ法で形成されるシリコン酸化膜を適用している。また、下部電極層８の材料として窒化チタンを用いてもよい。
【００２６】
次に、図３に示すように、リソグラフィ工程およびドライエッチング工程により、ＭＩＭキャパシタとして使用する部分以外の第五の層間絶縁膜１１、ＭＩＭキャパシタの上部電極層１０、ＭＩＭキャパシタの誘電体膜９およびＭＩＭキャパシタの下部電極層８を取り除く。
【００２７】
このとき、エッチングストッパ膜である第四の層間絶縁膜７は、当該第四の層間絶縁膜７より下部にエッチングが進まないように阻止する役割を果たしている。
【００２８】
次に、図４に示すように、リソグラフィ工程およびドライエッチング工程により、ＭＩＭキャパシタの下部電極層８への接続孔を作成する部分の第五の層間絶縁膜１１とＭＩＭキャパシタの上部電極層１０とを取り除く。このとき、ＭＩＭキャパシタの誘電体膜９は若干エッチングされる。
【００２９】
さて次に、図５に示すように、図４で示した製造途中の半導体装置の上面を覆うように、ＭＩＭキャパシタ容量素子と当該容量素子上に配設される上層配線との層間絶縁膜となる第六の層間絶縁膜１２を形成し、その後、当該第六の層間絶縁膜１２の上面の平坦性を維持するためにＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法などの平坦化処理を施している。
【００３０】
そして最後に、図６に示すように、ダマシン法により所定の位置に溝と接続孔とを形成し、窒化タンタル膜と銅膜とを形成することにより、上層配線１３とビアプラグ１４とを作成する。
【００３１】
以上が、ＭＩＭキャパシタの形成方法である。
【００３２】
さて、上記形成方法により作成されたＭＩＭキャパシタの高性能化を達成するためには、電圧係数を下げ、デバイスの駆動電圧範囲内での当該電圧係数の変動（電圧係数差）を小さくする必要がある。このためには、誘電体膜９であるシリコン酸化膜を形成するに際し、プラズマＣＶＤ法の原料ガスを工夫する必要があると、発明者は考えた。
【００３３】
そこで、本発明では、高性能な（つまり、電圧係数値が小さく、デバイスの駆動電圧範囲内での当該電圧係数の変動が小さい）ＭＩＭキャパシタの誘電体膜９を実現するために、アルコキシシランと亜酸化窒素（Ｎ２Ｏ）の混合ガスを原料ガスとして使用しプラズマＣＶＤ法で形成されるシリコン酸化膜を、当該ＭＩＭキャパシタの誘電体膜９として適用する。
【００３４】
ここで、アルコキシシランと呼ばれるガス種として、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ：テトラエトキシシラン）、ＴＭＯＳ（Ｔｅｔｒａｍｅｔｈｏｘｙｓｉｌａｎｅ：テトラメトキシシラン）やＴＭＳ（Ｔｒｉｍｅｔｈｏｘｙｓｉｌａｎｅ：テトラメチルシラン）等がある。これらの分子構造を以下に示す。
【００３５】
【化１】
2004146710.tif 000003
【００３６】
上記で示した一連の製造工程において、本発明の誘電体膜９を作成する段には、以下に示す方法を用いる。
【００３７】
まず、ＭＩＭキャパシタの下部電極層８が形成された半導体装置を用意する。
【００３８】
次に、上記下部電極層８上に本発明の誘電体膜９を、プラズマＣＶＤ法により形成する。
【００３９】
具体例として、ＣＶＤ装置内の圧力を例えば約５Ｔｏｒｒ、電極に印加される高周波電力を約３００Ｗ、基板の加熱温度を約４００℃等に設定されたＣＶＤ装置に対して、１００ｓｃｃｍのＴＭＳと２０００ｓｃｃｍの亜酸化窒素とからなる混合ガスを導入する。
【００４０】
なお、ＴＭＳの代わりに、同じ流量のＴＥＯＳや、ＴＭＯＳを用いてもかまわない。
【００４１】
以上の形成方法で形成される誘電体膜９は、微量な窒素を含有するシリコン酸化膜である。
【００４２】
当該製造された誘電体膜９を有するＭＩＭキャパシタの電圧係数を測定した結果を図７に示す。なお、当該測定は、デバイスの駆動電圧である−３Ｖ〜＋３Ｖの範囲の電圧を印加することにより行われた。
【００４３】
図７において、縦軸は電圧係数（ｐｐｍ／Ｖ）であり、横軸はＭＩＭキャパシタに印加される印加電圧（Ｖ）である。また、データＡは、従来の混合ガス（ＴＥＯＳ＋Ｏ２）を用いてＣＶＤ法で作成されたシリコン酸化膜よりなる誘電体膜を有するＭＩＭキャパシタの電圧係数データであり、データＢは、従来の混合ガス（ＳｉＨ４＋Ｎ２Ｏ）を用いてＣＶＤ法で作成されたシリコン酸化膜よりなる誘電体膜を有するＭＩＭキャパシタの電圧係数データであり、データＣは、本発明の混合ガス（ＴＭＳ＋Ｎ２Ｏ）を用いてＣＶＤ法で作成されたシリコン酸化膜よりなる誘電体膜９を有するＭＩＭキャパシタの電圧係数データである。
【００４４】
図７が示しているように、上記電圧範囲内において、本発明による誘電体膜９を使用した方が、従来技術による誘電体膜を使用した場合に比べて、容量値が極めて安定している（つまり、電圧係数が小さく、その変動も小さい）ことが分かる。
【００４５】
次に、図７で示した測定試料である各誘電体膜の−３Ｖ〜＋３Ｖの印加電圧範囲での、最大の電圧係数と最小の電圧係数との電圧係数差、および当該各誘電体膜の成分をＸＰＳ法で分析したときの含有窒素量とを、次の表にまとめている。
【００４６】
【表１】
2004146710.tif 000004
【００４７】
上記の表１から判るように、電圧係数差が２８ｐｐｍ／Ｖと最も小さい、本発明による誘電体膜（ＴＭＳ＋Ｎ２Ｏ混合ガス使用）９には、約０．５ａｔｏｍ％の微量な窒素が含有されている。
【００４８】
また、電圧係数差が８１１７ｐｐｍ／Ｖと最も大きい、図７のデータＢの従来技術の誘電体膜（ＳｉＨ４＋Ｎ２Ｏ混合ガス使用）には、約５．０ａｔｏｍ％の窒素が含有されている。
【００４９】
また、電圧係数差が３５０ｐｐｍ／Ｖである、図７のデータＡの従来技術の誘電体膜（ＴＥＯＳ＋Ｏ２混合ガス使用）には、窒素が含有されていない。
【００５０】
つまり、微量な窒素が含有されている本発明による誘電体膜９の電圧係数差が最も小さく、上記駆動電圧範囲内で極めて安定した容量値を有していることが分かる。
【００５１】
ここで、上記ＴＭＳ＋Ｎ２Ｏ混合ガスを使用して形成される誘電体膜９に、含有される窒素の量を変化させて電圧係数を測定したところ、窒素の含有量が４％ａｔｏｍ％以上となると、当該電圧係数差は従来技術の誘電体膜の電圧係数差と比較して効果的なデータを示すものでなかった。
【００５２】
また、窒素の含有量が０ａｔｏｍ％より大きく、２ａｔｏｍ％以下となると、当該電圧係数差は従来技術の誘電体膜の電圧係数差と比較して、デバイスの駆動電圧である−３Ｖ〜＋３Ｖの範囲において、特に優れている値を得ることができた。
【００５３】
なお、本発明の誘電体膜９に含有される窒素の量を０．５〜２．０ａｔｏｍ％と変化させたときには、−３Ｖ〜３Ｖの印加電圧の範囲にわたる電圧係数差は、当該含有量の増加に伴って２８〜９０ｐｐｍ／Ｖと増加した。
【００５４】
以上のデータより、電圧係数の小さい誘電体膜９を得るには、４．０ａｔｏｍ％以下（特に、０＜含有窒素量≦２ａｔｏｍ％）の微量な窒素を含有する必要があることが判る。
【００５５】
図７のデータＡの混合ガス（ＴＥＯＳ＋Ｏ２）では、通常のシリコン酸化膜の形成が目的であるため、酸素以外の窒素の含有は想定しておらず、当然形成される誘電体膜に窒素を含有することはない。
【００５６】
また、図７のデータＢの混合ガス（ＳｉＨ４＋Ｎ２Ｏ）では、シランの酸化（つまりシリコン酸化膜の形成）が目的であることから、Ｎ２Ｏでシランを酸化させるためには、必然的に多量の窒素が含有されてしまい（これは、Ｎ２Ｏの原子比から判るように原料ガス中の窒素の割合が酸素よりも多くなるからである。）、また、シランの物性上窒素と結合しやすいので、誘電体膜中に含有される窒素量を微量（４ａｔｏｍ％以下）に制御することが不可能である。
【００５７】
これに対して、本発明のようにアルコキシシランを用いた場合には、アルコキシシラン中には既にシリコンと酸素とが存在しているため（化学式１参照）、Ｎ２Ｏガスを微量に設定したとしてもシリコン酸化膜が形成されるので、誘電体膜中９に含有される窒素量を微量に制御することが可能となる。
【００５８】
上記考察は、ＴＭＳとＮ２Ｏの混合ガスを使用した場合だけに限られるものでなく、同じアルコキシシランであるＴＥＯＳとＮ２Ｏの混合ガスやＴＭＯＳとＮ２Ｏの混合ガスを使用した場合においても適用される。ここで、具体例として、それぞれの形成条件（基板温度や周囲圧力等）や混合ガスの流量比は、ＴＭＳを用いた場合と同様である。
【００５９】
したがって、アルコキシシランと亜酸化窒素とからなる混合ガスを使用しプラズマＣＶＤ法で形成することにより、本発明の誘電体膜９は、微量な窒素量を含有するシリコン酸化膜を形成することができる。そして、当該誘電体膜９をＭＩＭキャパシタの誘電体膜９として採用することにより、高性能な（つまり電圧係数が小さく、その変動も小さい）ＭＩＭキャパシタを提供することが可能となる。
【００６０】
また、上記の説明では、アルコキシシランと亜酸化窒素とからなる混合ガスを用いた場合について述べたが、アルコキシシラン（ＴＭＳ、ＴＥＯＳまたはＴＭＯＳ等）と窒素（Ｎ２）と酸素（Ｏ２）とからなる混合ガスを用いた場合においても、シリコン酸化膜への微量な窒素含有制御が可能であり、当該シリコン酸化膜を誘電体膜９として採用したＭＩＭキャパシタの電圧係数は小さくなる。ここで、具体例として、形成条件（基板温度や周囲圧力等）は上記同様であり、流量比（アルコキシシラン／窒素／酸素）は、１００ｓｃｃｍ／１０００ｓｃｃｍ／５００ｓｃｃｍである。
【００６１】
さらに、アルコキシシラン（ＴＭＳ、ＴＥＯＳまたはＴＭＯＳ等）と窒素（Ｎ２）とからなる混合ガスを用いた場合においても、上記同様、窒素の含有量の少ないシリコン酸化膜を形成することができ、当該シリコン酸化膜を誘電体膜とするＭＩＭキャパシタを形成することにより、電圧係数の小さいＭＩＭキャパシタを形成することができる。ここで、具体例として、形成条件（基板温度や周囲圧力等）は上記同様であり、流量比（アルコキシシラン／窒素）は、１００ｓｃｃｍ／１０００ｓｃｃｍである。
【００６２】
【発明の効果】
本発明の請求項１に記載の半導体装置では、誘電体膜を有するキャパシタを備えた半導体装置において、前記誘電体膜は、窒素の含有量が０ａｔｏｍ％より大きく２ａｔｏｍ％以下のシリコン酸化膜であるので、例えば、当該誘電体膜をＭＩＭキャパシタに採用することにより、高性能な（電圧係数の小さい）ＭＩＭキャパシタを提供することができる。
【図面の簡単な説明】
【図１】キャパシタを有する半導体装置の製造工程を示す図である。
【図２】キャパシタを有する半導体装置の製造工程を示す図である。
【図３】キャパシタを有する半導体装置の製造工程を示す図である。
【図４】キャパシタを有する半導体装置の製造工程を示す図である。
【図５】キャパシタを有する半導体装置の製造工程を示す図である。
【図６】キャパシタを有する半導体装置の製造工程を示す図である。
【図７】本発明における誘電体膜の電圧係数の測定結果を示す図である。
【符号の説明】
９　誘電体膜。
【図１】
2004146710.tif 000005
【図２】
2004146710.tif 000006
【図３】
2004146710.tif 000007
【図４】
2004146710.tif 000008
【図５】
2004146710.tif 000009
【図６】
2004146710.tif 000010
【図７】
2004146710.tif 000011