(57)【要約】【課題】  上面及び下面に対する表面実装工程時に表面実装装備の設備の交換を不要にし、対称的なレイアウト構造を有するアレイ印刷回路基板を提供する。【解決手段】  上面及び下面を有し、前記上面及び下面に各々複数のチップ付着領域が配置されるアレイ印刷回路基板である。上面に第１チップ付着領域及び第２チップ付着領域を交互に配置して相互対称にし、下面では第２チップ付着領域及び第１チップ付着領域を交互に配置して相互対称にすると同時に、第１チップ付着領域が配置された上面に対応する下面には第２チップ付着領域を配置し、第２チップ付着領域が配置される上面に対応する下面には第１チップ付着領域を配置する。【選択図】    図３Ａ
2004247726.tif 000002
【特許請求の範囲】
【請求項１】
上面及び下面を有し、前記上面及び前記下面に各々複数のチップ付着領域が配置されるアレイ印刷回路基板において、
前記上面に第１チップ付着領域及び第２チップ付着領域が交互に配置されて相互対称にされ、前記下面には第２チップ付着領域及び第１チップ付着領域が交互に配置されて相互対称にされると同時に、第１チップ付着領域が配置された上面に対応する下面に第２チップ付着領域が配置され、第２チップ付着領域が配置された上面に対応する下面に第１チップ付着領域が配置されることを特徴とするアレイ印刷回路基板。
【請求項２】
前記第１チップ付着領域及び前記第２チップ付着領域のレイアウトは相異なることを特徴とする請求項１に記載のアレイ印刷回路基板。    
【請求項３】
積層型半導体パッケージにおいて、垂直に２つ以上が配置されて使用されることを特徴とする請求項１に記載のアレイ印刷回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ製造に主に使われる印刷回路基板に係り、特に、対称的なレイアウト構造を有するアレイ印刷回路基板に関する。
【背景技術】
【０００２】
最近、マルチメディアの拡大、デジタル技術の発達によって、半導体パッケージ製品は次第に大規模化、大容量化、高速動作化、多機能化、小型化、低消費電力化の機能を要求されている。このような要求に便乗して、それぞれの応用分野に適した多品種の半導体パッケージ製品を少量生産する例が頻繁に発生している。特に、生産性の向上のためには、従来の単品印刷回路基板の使用から最近のアレイ印刷回路基板の使用に転換している。ここで、アレイ印刷回路基板は、複数の単品印刷回路基板が一つに連結されている印刷回路基板を意味する。
【０００３】
図１及び図２は、従来のアレイ印刷回路基板の前面及び背面を各々示す図面である。
図１及び図２を参照すれば、従来のアレイ印刷回路基板１００は、複数の単品印刷回路基板１１０、１２０、．．．が連結された構造を有する。一番目に配置された印刷回路基板１１０は前面１１１及び背面１１２を有する。前面１１１及び背面１１２には各々、複数の前面チップ付着領域１１１ａ及び複数の背面チップ付着領域１１２ａが配置される。印刷回路基板１１０と並んで連結されるように配置された印刷回路基板１２０もまた、前面１２１及び背面１２２を有する。この場合にも前面１２１及び背面１２２に各々複数の前面チップ付着領域１２１ａ及び複数の背面チップ付着領域１２２ａが配置される。この時、前面チップ付着領域１１１ａ、１２１ａ、．．．でのレイアウトと背面チップ付着領域１１２ａ、１２２ａ、．．．でのレイアウトとの構造は相異なる。
【０００４】
このような従来のアレイ印刷回路基板１００を使用して半導体パッケージを製造するためには、優先的にアレイ印刷回路基板１００に半導体部品を実装するための表面実装工程を行わなければならない。この表面実装工程は、表面実装装備を使用して行う。この表面実装装備には、スクリーンプリンタ、鉛塗布検査器、チップマウンター、マウンター検査器、リフロー設備のような単位設備が含まれる。参考として、特許文献１にはダブルサイド表面実装工程が開示されている。しかし、従来のアレイ印刷回路基板１００の場合、前面１１１、１２１、．．．に対する表面実装工程を行った後に、背面１１２、１２２、．．．に対する表面実装工程を行うためには、変更されたレイアウト構造に基づいて表面実装装備の一部単位設備を変更しなければならないという面倒さがある。これは、前述したように、従来のアレイ印刷回路基板１００の前面チップ付着領域１１１ａ、１２１ａ、．．．でのレイアウトと背面チップ付着領域１１２ａ、１２２ａ、．．．でのレイアウト構造とが相異なるためである。
【０００５】
このような面倒さは、特に作ろうとする半導体パッケージが積層型である場合、すなわち複数の半導体パッケージが色々な側に配置されて一つの半導体パッケージとして動作する場合、さらに深刻になる。この場合、印刷回路基板の前面及び背面に対する表面実装工程を行う度に表面実装装備の設備を交換しなければならず、このような表面実装装備の設備の交換が各層に対して全て適用されるので、表面実装装備の設備の交換回数が大きく増加する。
【０００６】
【特許文献１】米国特許第６,２２７,８６７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする技術的な課題は、上面及び下面に対する表面実装工程時に表面実装装備の設備の交換を不要にし、対称的なレイアウト構造を有するアレイ印刷回路基板を提供することである。
【課題を解決するための手段】
【０００８】
前記課題を達成するために本発明によるアレイ印刷回路基板は、上面及び下面を有し、前記上面及び下面に各々複数のチップ付着領域が配置されるアレイ印刷回路基板において、前記上面に第１チップ付着領域及び第２チップ付着領域が交互に配置されて相互対称にされ、下面では第２チップ付着領域及び第１チップ付着領域が交互に配置されて相互対称にされると同時に、第１チップ付着領域が配置された上面に対応する下面には第２チップ付着領域が配置され、第２チップ付着領域が配置された上面に対応する下面には第１チップ付着領域が配置されることを特徴とする。
【０００９】
前記第１チップ付着領域及び第２チップ付着領域のレイアウトは相異なることが望ましい。
また前記アレイ印刷回路基板は、少なくとも２つが垂直に配置される積層型半導体パッケージに使用可能であることが望ましい。
【００１０】
本発明によるアレイ印刷回路基板によれば、アレイ印刷回路基板を構成するために相互連結された複数の単位印刷回路基板の表面でのチップ付着領域の配置を相互対称にすることによって、数回反復的に行われる表面実装工程の過程で表面実装対象の単位印刷回路基板が変更されても表面実装装備の設備を交換することが不要であり、これにより迅速な工程進行が可能で製品のコスト節減に寄与できる。
【発明を実施するための最良の形態】
【００１１】
図３Ａ及び図３Ｂは各々、本発明の一実施例によるアレイ印刷回路基板の上面及び下面を示す図面である。そして図３Ｃは、本発明の一実施例によるアレイ印刷回路基板の側面を示す図面である。
図３Ａ、図３Ｂ及び図３Ｃを参照すれば、アレイ印刷回路基板３００の上面３００Ｆ及び下面３００Ｂには各々、複数の第１チップ付着領域３１１及び第２チップ付着領域３１２が配置される。ここで、第１チップ付着領域３１１は前面チップ付着領域であり、第２チップ付着領域３１２は背面チップ付着領域であり、第１チップ付着領域３１１と第２チップ付着領域３１２とのレイアウトは相異なる。
【００１２】
具体的に、アレイ印刷回路基板３００の上面３００Ｆには、最も左側に第１チップ付着領域３１１が配置され、次いで第１チップ付着領域３１１に隣接するように第２チップ付着領域３１２が配置される。次いで、第１チップ付着領域３１１と第２チップ付着領域３１２とが交互に配置される。したがって、点線３２０を基準に左側の３つのチップ付着領域３１１、３１２の配置と右側の３つのチップ付着領域３１１、３１２の配置とが相互対称になる。アレイ印刷回路基板３００の下面３００Ｂには、最も左側に第２チップ付着領域３１２が配置され、次いで第２チップ付着領域３１２に隣接するように第１チップ付着領域３１１が配置される。次いで、第２チップ付着領域３１２と第１チップ付着領域３１１とが交互に配置される。したがって、点線３２０を基準に左側の３つのチップ付着領域３１１、３１２の配置と右側の３つのチップ付着領域３１１、３１２の配置とが相互対称になる。また、図面で最も左側に配置される一番目のチップ付着領域として、上面３００Ｆには第１チップ付着領域３１１が配置され、下面３００Ｂには第２チップ付着領域３１２が配置される。次いで、二番目のチップ付着領域として、上面３００Ｆには第２チップ付着領域３１２が配置され、下面３００Ｂには第１チップ付着領域３１１が配置される。このように、上面３００Ｆに第１チップ付着領域３１１が配置される場合、下面３００Ｂには第２チップ付着領域３１２が配置され、一方、上面３００Ｆに第２チップ付着領域３１２が配置される場合、下面３００Ｂには第１チップ付着領域３１１が配置される。
【００１３】
このような構造のアレイ印刷回路基板３００を使用して半導体パッケージを製造するための表面実装工程を行えば、第１チップ付着領域３１１及び第２チップ付着領域３１２が対称的に配置されているので、アレイ印刷回路基板３００の上面３００Ｆに対する実装対象の座標及び配列と、アレイ印刷回路基板３００の下面３００Ｂに対する実装対象の座標及び配列とを同一にでき、表面実装装備の設備の交換回数を減少させうる。なお、図面上には３つのチップ付着領域３１１、３１２だけを示したが、さらに多くのチップ付着領域が前記のような配置方法によって配置されうる。
【００１４】
図４Ａは、本発明の他の実施例によるアレイ印刷回路基板の上面を示す図面である。そして図４Ｂは、その実施例によるアレイ印刷回路基板の下面を示す図面である。
図４Ａ及び図４Ｂを参照すれば、本実施例によるアレイ印刷回路基板４００は、積層型半導体パッケージの製造に使われるアレイ印刷回路基板である。すなわち、第一層の半導体パッケージに使われる一層アレイ印刷回路基板Ａ、第二層の半導体パッケージに使われる二層アレイ印刷回路基板Ｂ、ならびに第三層の半導体パッケージに使われる三層アレイ印刷回路基板Ｃが順次に連結される。具体的に、一層アレイ印刷回路基板Ａの下面は二層アレイ印刷回路基板Ｂの上面と連結され、また二層アレイ印刷回路基板Ｂの下面は三層アレイ印刷回路基板Ｃの上面と連結される。なお、図面には三層の半導体パッケージ製造に使われるアレイ印刷回路基板４００だけを示したが、これは単に一例であって、四層以上のアレイ印刷回路基板に対しても同一に適用できる。
【００１５】
一層アレイ印刷回路基板Ａの上面４００Ｆ及び下面４００Ｂには、第１一層チップ付着領域４１１及び第２一層チップ付着領域４１２が配置される。ここで、第１一層チップ付着領域４１１は前面チップ付着領域であり、第２一層チップ付着領域４１２は背面チップ付着領域であり、第１一層チップ付着領域４１１と第２一層チップ付着領域４１２とのレイアウトは相異なる。具体的に、一層アレイ印刷回路基板Ａの上面４００Ｆには、最も左側に第１一層チップ付着領域４１１が配置され、次いで第１一層チップ付着領域４１１に隣接するように第２一層チップ付着領域４１２が配置される。次いで、第１一層チップ付着領域４１１と第２一層チップ付着領域４１２とが交互に配置される。したがって、点線４４０を基準に、左側の３つの一層チップ付着領域４１１、４１２の配置と右側の３つの一層チップ付着領域４１１、４１２の配置とが相互対称になる。一層アレイ印刷回路基板Ａの下面４００Ｂには、最も左側に第２一層チップ付着領域４１２が配置され、次いで第２一層チップ付着領域４１２に隣接するように第１一層チップ付着領域４１１が配置される。次いで、第２一層チップ付着領域４１２と第１一層チップ付着領域４１１とが交互に配置される。したがって、点線４４０を基準に、左側の３つの一層チップ付着領域４１１、４１２の配置と右側の３つの一層チップ付着領域４１１、４１２の配置とが相互対称になる。また図面で最も左側に配置される一番目の一層チップ付着領域として、上面４００Ｆには第１一層チップ付着領域４１１が配置され、下面４００Ｂには第２一層チップ付着領域４１２が配置される。次いで、二番目の一層チップ付着領域として、上面４００Ｆには第２一層チップ付着領域４１２が配置され、下面４００Ｂには第１一層チップ付着領域４１１が配置される。このように、上面４００Ｆに第１一層チップ付着領域４１１が配置される場合、下面４００Ｂには第２一層チップ付着領域４１２が配置され、一方、上面４００Ｆに第２一層チップ付着領域４１２が配置される場合、下面４００Ｂには第１一層チップ付着領域４１１が配置される。
【００１６】
二層アレイ印刷回路基板Ｂ及び三層アレイ印刷回路基板Ｃの場合も、一層アレイ印刷回路基板Ａの配置と同一の配置である。すなわち、二層アレイ印刷回路基板Ｂの上面４００Ｆでは第１二層チップ付着領域４２１と第２二層チップ付着領域４２２とが交互に配置される。そして下面４００Ｂでは、第２二層チップ付着領域４２２と第１二層チップ付着領域４２１とが交互に配置される。結果的に、上面４００Ｆに第１二層チップ付着領域４２１が配置される場合、下面４００Ｂには第２二層チップ付着領域４２２が配置され、一方、上面４００Ｆに第２二層チップ付着領域４２２が配置される場合、下面４００Ｂには第１二層チップ付着領域４２１が配置される。三層アレイ印刷回路基板Ｃの場合にも、上面４００Ｆでは第１三層チップ付着領域４３１と第２三層チップ付着領域４３２とが交互に配置される。そして下面４００Ｂでは、第２三層チップ付着領域４３２と第１三層チップ付着領域４３１とが交互に配置される。結果的に、上面４００Ｆに第１三層チップ付着領域４３１が配置される場合、下面４００Ｂには第２三層チップ付着領域４３２が配置され、一方、上面４００Ｆに第２三層チップ付着領域４３２が配置される場合、下面４００Ｂには第１三層チップ付着領域４３１が配置される。
【００１７】
このような構造を有するアレイ印刷回路基板４００を使用して半導体パッケージを製造するに当って、アレイ印刷回路基板４００に適した半導体チップを適切な位置に実装する表面実装工程を行う時、上面４００Ｆ及び下面４００Ｂはどこでも実装対象の座標及び配列を同一に設定できるため、アレイ印刷回路基板４００の全体に対して表面実装工程を行う過程で表面実装装備の設備の交換回数を減少させうる。
【００１８】
以上、本発明の望ましい実施例を詳細に説明したが、本発明は前記実施例に限定されず、本発明の特許請求の範囲の技術的思想内で当業者によって色々な変形が可能である。
【図面の簡単な説明】
【００１９】
【図１】従来のアレイ印刷回路基板を示す正面図である。
【図２】従来のアレイ印刷回路基板を示す背面図である。
【図３Ａ】本発明の一実施例によるアレイ印刷回路基板を示す平面図である。
【図３Ｂ】本発明の一実施例によるアレイ印刷回路基板を示す底面図である。
【図３Ｃ】本発明の一実施例によるアレイ印刷回路基板を示す側面図である。
【図４Ａ】本発明の他の実施例によるアレイ印刷回路基板を示す平面図である。
【図４Ｂ】本発明の他の実施例によるアレイ印刷回路基板を示す底面図である。
【符号の説明】
【００２０】
３００  アレイ印刷回路基板、３００Ｂ  下面、３００Ｆ  上面、３１１  第１チップ付着領域、３１２  第２チップ付着領域、３２０  点線
【図１】
2004247726.tif 000003
【図２】
2004247726.tif 000004
【図３Ａ】
2004247726.tif 000005
【図３Ｂ】
2004247726.tif 000006
【図３Ｃ】
2004247726.tif 000007
【図４Ａ】
2004247726.tif 000008
【図４Ｂ】
2004247726.tif 000009