(57)【要約】【課題】画像信号に高周波ノイズが混入することを防止して、縦方向のラインムラの発生を防止する。【解決手段】端子ＶＩＤ１〜ＶＩＤ６と、端子ＣＬＸｉｎｖ，ＣＬＸ，ＥＮＢ２，ＥＮＢ１との間には端子ＮＲＳ，ＣＬＹ，ＤＹが配置され、信号線ＶＩＤ１〜ＶＩＤ６と信号線ＣＬＸｉｎｖ，ＣＬＸ，ＥＮＢ２，ＥＮＢ１との間には、信号線ＮＲＳ，ＣＬＹ，ＤＹが配線される。これらの信号線ＮＲＳ，ＣＬＹ，ＤＹによって、信号ＶＩＤ１〜ＶＩＤ６にクロックＣＬＸｉｎｖ，ＣＬＸ，ＥＮＢ２，ＥＮＢ１による高周波ノイズが混入することが防止される。これにより、縦方向のラインムラの発生が防止され、高品位の画像が得られる。【選択図】　　　図２
2004061631.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線及び複数のデータ線と、
前記走査線及びデータ線の交差部分に対応して設けられるスイッチング素子及び画素電極の対と、
画像信号を伝送するビデオ信号線と、
１垂直有効走査期間の最初に供給される転送開始パルス、１水平周期で発生するクロック信号を用いて、各ラインの前記スイッチング素子を駆動する走査信号を発生する走査線駆動手段と、
前記ビデオ信号線によって転送された画像信号を水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号を用いてサンプリングして前記データ線に供給するデータ線駆動手段と、
１垂直周期で発生するプリチャージ制御信号に基づいて、前記データ線への前記画像信号の供給に先立って、前記データ線をプリチャージ信号を用いてプリチャージするプリチャージ手段と、
前記ビデオ信号線が接続される第１の実装端子群と、
前記水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号の信号線が接続される第２の実装端子群と、
前記第１の実装端子群と前記第２の実装端子群との間に設けられ前記１垂直有効走査期間の最初に供給される転送開始パルス、１水平周期で発生するクロック信号、前記１垂直周期で発生するプリチャージ制御信号及び前記プリチャージ信号の信号線のうちの少なくとも１つの信号線が接続される第３の実装端子群とを具備したことを特徴とする電気光学装置。
【請求項２】
前記１垂直有効走査期間の最初に供給される転送開始パルス、１水平周期で発生するクロック信号、前記１垂直周期で発生するプリチャージ制御信号及び前記プリチャージ信号の信号線のうちの少なくとも１つの信号線は、前記ビデオ信号線と、前記水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号の信号線との間に配線されることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記請求項１記載の電気光学装置の前記第１の実装端子群に対応した第１の配線パターン群と、
前記請求項１記載の電気光学装置の前記第２の実装端子群に対応した第２の配線パターン群と、
前記請求項１記載の電気光学装置の前記第３の実装端子群に対応した第３の配線パターン群とを具備したことを特徴とするフレキシブルプリント基板。
【請求項４】
複数の走査線及び複数のデータ線と、
前記走査線及びデータ線の交差部分に対応して設けられるスイッチング素子及び画素電極の対と、
画像信号を伝送するビデオ信号線と、
１垂直有効走査期間の最初に供給される転送開始パルス、１水平周期で発生するクロック信号を用いて、各ラインの前記スイッチング素子を駆動する走査信号を発生する走査線駆動手段と、
前記ビデオ信号線によって転送された画像信号を水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号を用いてサンプリングして前記データ線に供給するデータ線駆動手段と、
１垂直周期で発生するプリチャージ制御信号に基づいて、前記データ線への前記画像信号の供給に先立って、前記データ線をプリチャージ信号を用いてプリチャージするプリチャージ手段と、
前記ビデオ信号線が接続される第１の実装端子群と、
前記水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号の信号線が接続される第２の実装端子群と、
前記第１の実装端子群と前記第２の実装端子群との間に設けられ所定の固定電位に設定されるダミー端子群とを具備したことを特徴とする電気光学装置。
【請求項５】
前記ビデオ信号線と、前記水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号の信号線との間に配線され所定の固定電位が供給される少なくとも１本以上のダミー信号線を更に具備したことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記請求項４記載の電気光学装置の前記第１の実装端子群に対応した第１の配線パターン群と、
前記請求項４記載の電気光学装置の前記第２の実装端子群に対応した第２の配線パターン群と、
前記請求項４記載の電気光学装置の前記ダミー端子群に対応したダミー配線パターン群とを具備したことを特徴とするフレキシブルプリント基板。
【請求項７】
前記請求項１、２、４、５のいずれか１つに記載の電気光学装置を画像形成手段として備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、相展開を用いた液晶装置等に好適な電気光学装置、フレキシブルプリント基板及び電子機器に関する。
【０００２】
【従来の技術】
一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置は、一対の基板間に液晶が挟持された構成となっている。このうち、ＴＦＴ駆動、ＴＦＤ駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数の画素電極などがＴＦＴアレイ基板等上に設けられている。
【０００３】
各走査線には、走査線駆動回路から走査信号が順次供給されるようになっている。一方、データ線には、データ線駆動回路により駆動されたサンプリング回路によって画像信号が供給される。即ち、データ線駆動回路は、画像信号線上の画像信号をデータ線毎にサンプリングするサンプリング回路に対して、走査信号の順次供給動作と平行して、サンプリング回路駆動信号を供給するように構成されている。
【０００４】
より具体的には、データ線駆動回路は、データ線の配列方向であるＸ方向（横方向）に対して複数段からなるＸ側シフトレジスタを有する。Ｘ側シフトレジスタは、外部の画像信号処理回路から入力され水平走査の基準となるＸ側クロック信号ＣＬＸ（及びその反転信号ＣＬＸｉｎｖ）の周期に基づいて、各段における転送信号をサンプリング回路駆動信号として夫々対応する走査線に接続されたサンプリングスイッチに出力するように構成されている。このサンプリング回路駆動信号を受けて各サンプリングスイッチによりサンプリングされた画像信号が、各データ線に線順次や複数線同時に供給される。
【０００５】
ここで特に、この種の液晶装置等の電気光学装置の技術分野においては、表示画像の品位の向上という一般的要請に沿うべく画素ピッチの微細化が進められ、所謂ＸＧＡモード、ＳＸＧＡモード等のように駆動周波数も高められてきている。
【０００６】
しかるに、上述の如くシフトレジスタから順次出力される転送信号を単純にサンプリング回路駆動信号として用いる方式のままで駆動周波数を高めたのでは、各サンプリングスイッチに対し割り当てられるサンプリング時間が短くなる。このため、各サンプリングスイッチにおけるサンプリング能力が不足する結果を招く。これに対し、サンプリングスイッチを構成するＴＦＴ等のトランジスタ特性自体を高めたり、その各種配線の抵抗や時定数などの配線特性自体を高めるのでは、生産コストの上昇や歩留まりの低下を招いてしまう。
【０００７】
そこで従来は高周波駆動に対処するために、相展開と呼ばれる技術が導入されている。この相展開とは、１つのシリアルな画像信号をｎ（但し、ｎは２以上の自然数）本おきのデータ線に夫々対応するｎ個のパラレルな画像信号に展開することをいう。より具体的には、画面表示領域の端から１、１＋ｎ、１＋２ｎ、１＋３ｎ、…番目のデータ線に対応する画像信号を１本目の画像信号線に割り当て、画面表示領域の端から２、２＋ｎ、２＋２ｎ、２＋３ｎ、…番目のデータ線に対応する画像信号を２本目の画像信号線に割り当て、画面表示領域の端から３、３＋ｎ、３＋２ｎ、３＋３ｎ、…番目のデータ線に対応する画像信号を３本目の画像信号に割り当てて、という具合に一定本数間隔のデータ線に対応する画像信号に展開するのである。例えば、３相展開の場合には、１、４、７、１０、…本目のデータ線に対応する画像信号は、１本目の画像信号線上に送信される画像信号とされ、２、５、８、１１、…本目のデータ線に対応する画像信号は、２本目の画像信号線上に送信される画像信号とされ、３、６、９、１２、…本目のデータ線に対応する画像信号は、３本目の画像信号線上に送信される画像信号とされるのである。このように相展開を行えば、各画像信号線についての駆動周波数を相展開数分の一にまで下げられるので、前述の如き高周波駆動に伴う弊害を未然に防止できる。また特に相展開を行うと共に、別々の画像信号線に接続された複数の隣接するサンプリングスイッチを同一のサンプリング回路駆動信号により一挙に駆動するように構成すれば、各サンプリングスイッチにおけるサンプリング時間を最大限に長く出来、しかも、一つのサンプリング回路駆動信号を複数のサンプリングスイッチに対して共用できるので、データ線駆動回路及びサンプリング回路における駆動周波数を相対的に低められる。
【０００８】
更に、従来は高周波駆動に対処するために、イネーブル回路も導入されている。このイネーブル回路とは、相前後するサンプリング回路駆動信号同士が、時間軸上で部分的に重なったまま、これらの信号に応じてサンプリングスイッチがサンプリングしてしまうことがないように、イネーブル信号と呼ばれるイネーブル用のクロック信号と各サンプリング回路駆動信号との論理積をとることにより、各サンプリング回路駆動信号のパルス幅を、イネーブル信号のパルス幅にまで狭める技術である。このようにパルス幅が制限されると、相前後する二つのサンプリング回路駆動信号の間には、若干の時間間隔が時間的マージンとして置かれることになる。このため、たとえ高周波数駆動に伴って、サンプリング回路、データ線駆動回路等を構成するＴＦＴ等の能動素子や各種配線におけるオン抵抗や配線抵抗、時定数、容量、遅延時間などの悪影響が相対的に増大しても、上述した時間的マージンにより、この悪影響を部分的に又は完全に吸収することが可能となるのである。この結果、画像信号が相展開されていない場合には相隣接するデータ線間における、或いは、画像信号が相展開されている場合には同一の画像信号に接続されていると共に相前後して駆動されるデータ線間における、所謂クロストークやゴーストが生じるのを効率的に防ぐことが可能となる。
【０００９】
【発明が解決しようとする課題】
液晶装置等の電気光学装置の技術分野においては、基本的に高画質化の要請は強く、このためには高精細な画像を実現すべく画素ピッチを更に微細化すると共により多数の走査線やデータ線を更に高周波数で駆動することが必要となってきている。
【００１０】
しかしながら、前述した従来の相展開を行うためには、外部の画像信号処理回路における信号処理負担が増加すると共に、複数の画像信号線を基板上に引き回すことが必要となり、また画像信号の上又は下を交差させる必要のあるサンプリング回路駆動信号線の配線等も複雑化する。
【００１１】
一方、上述したように、相展開による駆動を行うと、クロックＣＬＸ又はその反転信号ＣＬＸｉｎｖが画面上の水平方向の複数画素毎の表示タイミングで立上り、立下ることになる。複雑化した配線構造によって、これらのクロックＣＬＸ，ＣＬＸｉｎｖを伝送する信号線（以下、信号線ＣＬＸ，ＣＬＸｉｎｖという）からのノイズによって、画面上の縦方向にラインムラが発生するという問題があった。
【００１２】
また、同様の理由により、上述したイネーブル信号を伝送する複数の信号線（以下、信号線ＥＮＢ１，ＥＮＢ２，…という）からのノイズによっても、画面上の縦方向にラインムラが発生するという問題があった。
【００１３】
本発明はかかる問題点に鑑みてなされたものであって、配線レイアウトの最適化又はダミー配線の挿入により、表示画像の品位の劣化を効率的に防止することができる電気光学装置及びこれに用いるフレキシブルプリント基板並びに電子機器を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係る電気光学装置は、複数の走査線及び複数のデータ線と、前記走査線及びデータ線の交差部分に対応して設けられるスイッチング素子及び画素電極の対と、画像信号を伝送するビデオ信号線と、１垂直有効走査期間の最初に供給される転送開始パルス、１水平周期で発生するクロック信号を用いて、各ラインの前記スイッチング素子を駆動する走査信号を発生する走査線駆動手段と、前記ビデオ信号線によって転送された画像信号を水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号を用いてサンプリングして前記データ線に供給するデータ線駆動手段と、１垂直周期で発生するプリチャージ制御信号に基づいて、前記データ線への前記画像信号の供給に先立って、前記データ線をプリチャージ信号を用いてプリチャージするプリチャージ手段と、前記ビデオ信号線が接続される第１の実装端子群と、前記水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号の信号線が接続される第２の実装端子群と、前記第１の実装端子群と前記第２の実装端子群との間に設けられ前記１垂直有効走査期間の最初に供給される転送開始パルス、１水平周期で発生するクロック信号、前記１垂直周期で発生するプリチャージ制御信号及び前記プリチャージ信号の信号線のうちの少なくとも１つの信号線が接続される第３の実装端子群とを具備したことを特徴とする。
【００１５】
このような構成によれば、ビデオ信号線が接続される第１の端子群と、水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号の信号線が接続される第２の実装端子群との間に、１垂直有効走査期間の最初に供給される転送開始パルス、１水平周期で発生するクロック信号、前記１垂直周期で発生するプリチャージ制御信号及びプリチャージ信号の信号線のうちの少なくとも１つの信号線が接続される第３の実装端子群が配置される。第３の実装端子群に供給される各信号は、ビデオ信号がデータ線に供給されるタイミングにおいては立上り，立下らないパルスである。逆にこのタイミングにおいて立上り，立下る信号が供給される第２の実装端子は、第１の実装端子から離間し、第１，第２の実装端子群相互間には第３の実装端子群が配置される。これにより、第１の実装端子群に供給される画像信号は、第２の実装端子群に供給される各信号の高周波ノイズの影響を受けることが防止される。従って、所定画素数毎の縦方向のラインムラの発生が防止される。
【００１６】
前記１垂直有効走査期間の最初に供給される転送開始パルス、１水平周期で発生するクロック信号、前記１垂直周期で発生するプリチャージ制御信号及び前記プリチャージ信号の信号線のうちの少なくとも１つの信号線は、前記ビデオ信号線と、前記水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号の信号線との間に配線されることを特徴とする。
【００１７】
このような構成によれば、ビデオ信号線と、水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号の信号線との間に、１垂直有効走査期間の最初に供給される転送開始パルス、１水平周期で発生するクロック信号、前記１垂直周期で発生するプリチャージ制御信号及びプリチャージ信号の信号線のうちの少なくとも１つの信号線が配線される。これにより、ビデオ信号線によって伝送される画像信号が、水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号による高周波ノイズによる悪影響を受けることが防止される。
【００１８】
本発明に係るフレキシブルプリント基板は、前記電気光学装置の前記第１の実装端子群に対応した第１の配線パターン群と、前記電気光学装置の前記第２の実装端子群に対応した第２の配線パターン群と、前記電気光学装置の前記第３の実装端子群に対応した第３の配線パターン群とを具備したことを特徴とする。
【００１９】
このような構成によれば、第１の配線パターンと第２の配線パターンとの間に第３の配線パターンが配線される。これにより、第１の配線パターンによって伝送される画像信号に、第２の配線パターンによって伝送される水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号による高周波ノイズが混入することが防止される。
【００２０】
また、本発明に係る電気光学装置は、複数の走査線及び複数のデータ線と、前記走査線及びデータ線の交差部分に対応して設けられるスイッチング素子及び画素電極の対と、画像信号を伝送するビデオ信号線と、１垂直有効走査期間の最初に供給される転送開始パルス、１水平周期で発生するクロック信号を用いて、各ラインの前記スイッチング素子を駆動する走査信号を発生する走査線駆動手段と、前記ビデオ信号線によって転送された画像信号を水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号を用いてサンプリングして前記データ線に供給するデータ線駆動手段と、１垂直周期で発生するプリチャージ制御信号に基づいて、前記データ線への前記画像信号の供給に先立って、前記データ線をプリチャージ信号を用いてプリチャージするプリチャージ手段と、前記ビデオ信号線が接続される第１の実装端子群と、前記水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号の信号線が接続される第２の実装端子群と、前記第１の実装端子群と前記第２の実装端子群との間に設けられ所定の固定電位に設定されるダミー端子群とを具備したことを特徴とする。
【００２１】
このような構成によれば、ビデオ信号線が接続される第１の端子群と、水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号の信号線が接続される第２の実装端子群との間に、所定の固定電位に設定されるダミー端子群が配置される。これにより、第１の実装端子群に供給される画像信号は、第２の実装端子群に供給される各信号の高周波ノイズの影響を受けることが防止される。
【００２２】
また、前記ビデオ信号線と、前記水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号の信号線との間に配線され所定の固定電位が供給される少なくとも１本以上のダミー信号線を更に具備したことを特徴とする。
【００２３】
このような構成によれば、ビデオ信号線と、水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号の信号線との間に、所定の固定電位が供給される少なくとも１本以上のダミー信号線が配線される。これにより、ビデオ信号線によって伝送される画像信号が、水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号による高周波ノイズによる悪影響を受けることが防止される。
【００２４】
本発明に係るフレキシブルプリント基板は、前記電気光学装置の前記第１の実装端子群に対応した第１の配線パターン群と、前記電気光学装置の前記第２の実装端子群に対応した第２の配線パターン群と、前記電気光学装置の前記ダミー端子群に対応したダミー配線パターン群とを具備したことを特徴とするフレキシブルプリント基板。
【００２５】
このような構成によれば、第１の配線パターンと第２の配線パターンとの間に所定の固定電位の信号を伝送するダミー配線パターンが配線される。これにより、第１の配線パターンによって伝送される画像信号に、第２の配線パターンによって伝送される水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号による高周波ノイズが混入することが防止される。
【００２６】
また、本発明に係る電子機器は、前記電気光学装置を画像形成手段として備えたことを特徴とする電子機器。
【００２７】
このような構成によれば、前記電気光学装置において画像信号に高周波ノイズが混入することが防止されるので、ラインムラの発生を防止した高画質の画像を得ることができる。
【００２８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００２９】
＜電気光学装置の概略構成＞
まず、本実施の形態に係る電気光学装置について説明する。この電気光学装置は、電気光学物質として液晶を用いて、その電気光学的な変化により所定の表示を行うものである。図１（ａ）は、この電気光学装置のうち、外部回路を除いた液晶パネル１００の構成を示す斜視図であり、図１（ｂ）は、図１（ａ）におけるＡ−Ａ’線の断面図である。
【００３０】
本実施の形態はクロック信号線ＣＬＸ，ＣＬＸｉｎｖ及びイネーブル信号線ＥＮＢ１，ＥＮＢ２，…と画像信号を伝送する信号線（以下、ＶＩＤＥＯ１，ＶＩＤＥＯ２，…という）との間に、後述する信号線ＣＬＹ，ＣＬＹ’，ＤＹ，ＮＲＳ，ＮＲＧのうちの少なくとも１本の信号線を配線することにより、クロック信号線ＣＬＸ，ＣＬＸｉｎｖ又はイネーブル信号線ＥＮＢ１，ＥＮＢ２，…からの高周波ノイズが画像信号に与える影響を低減するようにしたものである。
【００３１】
図１及び図２において、液晶パネル１００は、各種素子や画素電極１１８等が形成された素子基板１０１と、対向電極１０８等が設けられた対向基板１０２とが、スペーサ（図示省略）を含むシール材１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられると共に、この間隙に電気光学物質として例えばＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）型の液晶１０５が封入された構成となっている。
【００３２】
素子基板１０１には、ガラスや、半導体、石英などが用いられるが、対向基板１０２には、ガラスなどが用いられる。なお、素子基板１０１に不透明な基板が用いられる場合には、透過型ではなく反射型として用いられることとなる。また、シール材１０４は、対向基板１０２の周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【００３３】
次に、素子基板１０１の対向面であって、シール材１０４の外側一辺の領域１４０ａにおいては、後述するデータ線駆動回路が形成されて、サンプリング信号を出力する構成となっている。さらに、この一辺においてシール材１０４が形成される近傍の領域１５０ａには、画像信号線やサンプリング回路などを形成してもよい。一方、この一辺の外周部分には、複数の実装端子１０７が形成されて、外部回路（図示省略）から各種信号を入力する構成となっている。
【００３４】
また、この一辺に隣接する２辺の領域１３０ａには、それぞれ走査線駆動回路が形成されて、走査線を両側から駆動する構成となっている。なお、走査線に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路を片側１個だけに形成する構成でもよい。
【００３５】
そして、残りの一辺の領域１６０ａには、後述するプリチャージ回路が形成され、さらに、その外側には、２個の走査線駆動回路において共用される配線などを形成してもよい。
【００３６】
一方、対向基板１０２に設けられる対向電極１０８は、素子基板１０１との貼合部分における４隅のうち少なくとも一ヶ所において導通材により、素子基板１０１と電気的に接続される構成となっている。
【００３７】
ほかに、対向基板１０２には、特に図示はしないが、画素電極１１８と対向する領域に、必要に応じて着色層（カラーフィルタ）が設けられる。ただし、後述する複板式のプロジェクタのように色光変調の用途に適用する場合には、対向基板１０２に着色層を形成する必要はない。
【００３８】
素子基板１０１及び対向基板１０２の対向面には、ラビング処理された配向膜（図１では省略）が設けられる。また、基板１０１，１０２の各背面側には配向膜の配向方向に応じた偏光子（図示省略）が夫々設けられる。なお、図１（ｂ）においては、対向電極１０８や、画素電極１１８、実装端子１０７等には厚みを持たせているが、これは、形成位置を示すための便宜的な措置であり、実際には、基板に対して充分に無視できるほど薄い。
【００３９】
図３は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。
【００４０】
素子基板１０１の表示領域１００ａにあっては、複数本の走査線１１２が行（Ｙ）方向に沿って平行に配列し、また、複数本のデータ線１１４が列（Ｘ）方向に沿って平行に配列して、これらの各交差部分に対応して画素が設けられている。即ち、図３に示すように、走査線１１２とデータ線１１４とが交差する部分においては、画素を制御するためのスイッチング素子たるＴＦＴ１１６のゲートが走査線１１２に接続される一方、ＴＦＴ１１６のソースがデータ線１１４に接続されると共に、ＴＦＴ１１６のドレインが矩形状の透明な画素電極１１８に接続されている。
【００４１】
上述したように、液晶パネル１００では、素子基板１０１と対向基板１０２との電極形成面の間において液晶１０５が挟持されているので、各画素の液晶容量は、画素電極１１８と、対向電極１０８と、これら両電極間に挟持された液晶１０５とによって構成されることになる。ここで、説明の便宜上、走査線１１２の総本数を「ｍ」とし、データ線１１４の総本数を「６ｎ」とすると（ｍ、ｎは、それぞれ整数とする）、画素は、走査線１１２とデータ線１１４との各交差部分に対応して、ｍ行×６ｎ列でマトリクス状に配列することになる。
【００４２】
また、表示領域１００ａには、このほかに、液晶容量のリークを防止するための蓄積容量１１９が、画素毎に設けられている。この蓄積容量１１９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、容量線１７５により共通接続されている。このため、蓄積容量１１９は、液晶容量とは電気的に並列となるので、液晶容量の保持特性が改善されて、高コントラスト比の表示が図られることとなる。なお、容量線１７５には、本実施の形態では、電源の低位側電圧ＶｓｓＹが印加される構成であるが、ここには、時間的に一定の電圧が印加されればよいので、電源の高位側電圧ＶｄｄＹや、電圧ＬＣｃｏｍなどが印加される構成であってもよい。
【００４３】
＜電気的な構成＞
次に、上述した液晶パネル１００のうち、素子基板１０１の電気的な構成について説明する。図２はこの構成を示す概略図である。また、図４及び図５は各信号のタイミングチャートを示している。
【００４４】
図２に示すように、素子基板１０１には、外部回路からの各種の信号を入力するために複数の実装端子１０７が設けられている。これらの実装端子１０７を介して入力される信号は、各種配線を介して各部に供給される構成となっている。
【００４５】
端子ＶＩＤ１〜ＶＩＤ６に供給される信号ＶＩＤ１〜ＶＩＤ６は、図４に示すように、ドットクロックＤＣＬＫに同期して供給される１系統の画像信号ＶＩＤを、６系統に分配するとともに時間軸に６倍に伸長したものであり、６本の画像信号線１２２を介してサンプリング回路１５０に供給される。
【００４６】
なお、この画像信号ＶＩＤ１〜ＶＩＤ６は、外部回路によって、適宜、極性反転される。なお、極性反転は、対向電極１０８に印加される電圧ＬＣｃｏｍを基準として正極性と負極性とに交互に電圧レベルを反転させるものであるが、極性を反転するか否かについては、一般には、データ線への画像信号の印加方式が走査線単位の極性反転であるか、データ線単位の極性反転であるか、画素単位の極性反転であるか、又はフレーム単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間、ドットクロックＤＣＬＫ又は１垂直走査期間の周期に設定される。
【００４７】
本実施の形態では、説明の便宜上、走査線単位の極性反転である場合を例にとって説明するが、本発明をこれに限定する趣旨ではない。
【００４８】
端子ＶｓｓＹ及びＶｓｓＸに供給される電圧ＶｓｓＹ，ＶｓｓＸは、夫々走査線駆動回路１３０及びデータ線駆動回路１４０における電源の低位側電圧（接地電位）である。また、ＶｄｄＹ及びＶｄｄＸは、夫々走査線駆動回路１３０及びデータ線駆動回路１４０における電源の高位側電圧である。これらのうち、電源の低位側電圧ＶｓｓＹは、容量線１７５を介して各画素にも供給されている。
【００４９】
端子ＬＣｃｏｍに供給される信号ＬＣｃｏｍは、対向電極１０８に印加される電圧信号である。このため、電圧信号ＬＣｃｏｍが供給される２つの電極１０９は、対向基板１０２との貼り合わせる際に用いられるシール材１０４（図１参照）の隅に相当する地点に夫々設けられている。したがって、素子基板１０１が実際に対向基板１０２に貼り合わせられると、電極１０９と対向電極１０８とが導通材を介して接続されて、対向電極１０８に電圧信号ＬＣｃｏｍが印加される構成となる。なお、電圧信号ＬＣｃｏｍは、時間軸に対して一定の電圧であり、外部回路が、この電圧信号ＬＣｃｏｍを基準にして、画像信号ＶＩＤ１〜ＶＩＤ６を、１水平走査期間毎に高位側及び低位側に振り分けて、交流駆動を行う構成となっている。また、電極１０９が設けられる地点は、本実施の形態においては２箇所であるが、この電極１０９が設けられる理由は、導通材を介して対向電極１０８に電圧信号ＬＣｃｏｍを印加するためであるから、電極１０９が設けられる地点は少なくとも１箇所であれば足りる。即ち、電極１０９が設けられる地点は、１箇所でもよいし、３箇所以上であってもよい。
【００５０】
端子ＤＹに供給される信号ＤＹは、図４に示すように、１垂直有効走査期間の最初に供給される転送開始パルスであり、端子ＣＬＹに供給される信号ＣＬＹは、走査線駆動回路１３０において用いられるクロック信号である。なお、端子ＣＬＹｉｎｖに入力される信号ＣＬＹｉｎｖは、クロック信号ＣＬＹをレベル反転させた反転クロック信号である。
【００５１】
ＤＸは、図４に示すように、１水平有効走査期間の最初に供給される転送開始パルスであり、ＣＬＸは、データ線駆動回路１４０において用いられるクロック信号である。なお、端子ＣＬＸｉｎｖに供給される信号ＣＬＸｉｎｖは、端子ＣＬＸに供給されるクロック信号ＣＬＸをレベル反転させた反転クロック信号である。また、端子ＥＮＢ１、ＥＮＢ２に供給されるイネーブル信号線ＥＮＢ１，ＥＮＢ２は、データ線駆動回路１４０におけるシフトレジスタの各出力信号を、所定のパルス幅に制限するために用いられるイネーブル信号である。また、端子ＮＲＧ，ＮＲＳに供給される信号ＮＲＧ，ＮＲＳは、夫々プリチャージ制御信号及びプリチャージ電圧信号である。
【００５２】
走査線駆動回路１３０は、水平走査期間１Ｈ毎に順次アクティブレベルとなる走査信号Ｇ１、Ｇ２、…、Ｇｍを、１垂直有効表示期間内に各走査線１１２に出力するものである。詳細な構成については本発明と直接関連しないので図示を省略するが、シフトレジスタと複数の論理積回路（あるいは否定論理積回路）とから構成される。このうち、シフトレジスタは、図４に示すように、１垂直有効走査期間の最初に供給される転送開始パルスＤＹを、クロック信号ＣＬＹ（及び反転クロック信号ＣＬＹｉｎｖ）のレベルが遷移する毎に（立上り及び立ち下がりの双方で）、順次シフトして、信号Ｇ１’、Ｇ２’、Ｇ３’、…、Ｇｍ’として出力し、各論理積回路は、信号Ｇ１’、Ｇ２’、Ｇ３’、…、Ｇｍ’のうち、相隣接する信号同士の論理積信号を求めて、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして出力するものである。
【００５３】
また、データ線駆動回路１４０は、順次アクティブレベルとなるサンプリング信号Ｓ１、Ｓ２、…、Ｓｎを１水平有効走査期間内に出力するものである。この詳細な構成についても本発明と直接関連しないので図示を省略するが、シフトレジスタと複数の論理積回路とから構成されている。このうち、シフトレジスタは、図４に示すように、１水平有効走査期間の最初に供給される転送開始パルスＤＸを、クロック信号ＣＬＸ（及び反転クロック信号ＣＬＸｉｎｖ）のレベルが遷移する毎に順次シフトして、信号Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’として出力し、各論理積回路は、信号Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’のパルス幅を、イネーブル信号ＥＮＢ１又はＥＮＢ２を用いて、相隣接するもの同士が互いに重複しないように、期間ＳＭＰａに狭めてサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力するものである。
【００５４】
サンプリング回路１５０は、データ線１１４毎に設けられるサンプリングスイッチ１５１から構成されている。一方、データ線１１４は６本毎にブロック化されており、図２において左から数えてｊ（ｊは、１、２、…、ｎ）番目のブロックに属するデータ線１１４の６本のうち、最も左に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、画像信号線１２２を介して供給される画像信号ＶＩＤ１を、サンプリング信号Ｓｊがアクティブとなる期間においてサンプリングして、当該データ線１１４に供給する構成となっている。また、同じくｉ番目のブロックに属するデータ線１１４の６本のうち、２番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、画像信号線１２２を介して供給される画像信号ＶＩＤ２を、サンプリング信号Ｓｊがアクティブとなる期間においてサンプリングして、当該データ線１１４に供給する構成となっている。
【００５５】
以下同様に、ｊ番目のブロックに属するデータ線１１４の６本のうち、３、４、５、６番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１の各々は、画像信号線１２２を介して供給される画像信号ＶＩＤ３、ＶＩＤ４、ＶＩＤ５、ＶＩＤ６の各々を、サンプリング信号Ｓｊがアクティブとなる期間においてサンプリングして、対応するデータ線１１４に供給する構成となっている。すなわち、サンプリング信号Ｓｊがアクティブレベルとなると、ｉ番目のブロックに属する６本のデータ線１１４の各々には、夫々画像信号ＶＩＤ１〜ＶＩＤ６が同時にサンプリングされる構成となっている。
【００５６】
一方、表示領域１００ａを挟んで、データ線駆動回路１４０とは反対側の領域には、プリチャージ回路１６０が備えられる。このプリチャージ回路１６０は、データ線１１４毎に設けられたプリチャージングスイッチ１６１からなり、各プリチャージングスイッチ１６１は、プリチャージ制御線１６３を介して供給されるプリチャージ制御信号ＮＲＧがアクティブレベルとなった場合に、プリチャージ信号線１６５を介して供給されるプリチャージ電圧信号ＮＲＳを、対応するデータ線１１４にプリチャージする構成となっている。
【００５７】
プリチャージ制御信号ＮＲＧは、図５に示すように、１水平帰線期間のうち、その時間的な前後端から隔絶された期間においてアクティブレベルとなる信号である。また、プリチャージ電圧信号ＮＲＳは、同図に示すように、１水平走査期間１Ｈ毎に、電圧ＬＣｃｏｍを基準にして電圧Ｖｇ＋、Ｖｇ−でレベル反転する信号である。
【００５８】
一方、電圧ＬＣｃｏｍは、上述したように対向電極１０８に印加される時間的に一定の電圧であって、画像信号ＶＩＤ１〜ＶＩＤ６の振幅中心電圧である。また、電圧Ｖｇ＋、Ｖｇ−は、電圧ＬＣｃｏｍに対する差電圧の実効値が互いに同一となる（絶対値が等しい）電圧であって、夫々電圧ＬＣｃｏｍよりも高位側電圧、低位側電圧である。ここで、本実施の形態が電圧無印加状態で白色表示を行うノーマリーホワイトモードである場合に、正極側、負極側で黒色表示するために画素電極１１８に印加すべき電圧をＶｂ＋、Ｖｂ−とすると、電圧Ｖｇ＋は、電圧Ｖｂ＋と電圧ＬＣｃｏｍとの中間電圧に設定され、また、電圧Ｖｇ−は、電圧Ｖｂ−と電圧ＬＣｃｏｍとの中間電圧に設定される。すなわち、電圧Ｖｇ＋、電圧Ｖｂ−は、夫々正極側、負極側の書込における中間（灰色）電圧に相当するものである。
【００５９】
このような構成によるプリチャージ回路１６０によれば、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが供給される１水平有効表示期間よりも前の１水平帰線期間において、各データ線１１４が、電圧Ｖｇ＋又はＶｇ−に、予めプリチャージされるので、その直後の１水平有効表示期間において、画像信号ＶＩＤ１〜ＶＩＤ６がデータ線１１４にサンプリングされる際の負荷が低減されることとなる。
【００６０】
本実施の形態においては、図２に示すように、端子ＶＩＤ１〜ＶＩＤ６と端子ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖとの間に、端子ＮＲＳ，ＣＬＹ，ＤＹが配置されている。しかも、信号線ＶＩＤ１〜ＶＩＤ６はデータ線駆動回路１４０の前側面の一端側に設けた端子から一方の横側面を介して背面に回り込んで配線されているのに対し、信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖは、データ線駆動回路１４０の前側面の他端側に設けた端子から他方の横側面の入力端を介してデータ線駆動回路１４０内に取込まれるようになっている。
【００６１】
即ち、端子ＶＩＤ１〜ＶＩＤ６と端子ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖとの間に、端子ＮＲＳ，ＣＬＹ，ＤＹが配置されていることから、外部から端子までの間において、信号線ＶＩＤ１〜ＶＩＤ６と信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖとが近接配置されていない。しかも、信号線ＶＩＤ１〜ＶＩＤ６と信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖとは、データ線駆動回路１４０の一方側面側と他方側面側に分けて配線されており、各端子から装置内部の各回路までの間、信号線ＶＩＤ１〜ＶＩＤ６と信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖとは近接配置されていない。
【００６２】
従って、信号線ＶＩＤ１〜ＶＩＤ６を介して流れる画像信号が、信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖを介して伝送されるクロック信号によって発生する高周波ノイズの影響を受けることが著しく軽減される。
【００６３】
また、端子ＶＩＤ１〜ＶＩＤ６の近傍の端子ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖとの間には、端子ＮＲＳ，ＣＬＹ，ＤＹが設けられており、これらの端子に供給される信号ＮＲＳ，ＣＬＹ，ＤＹは、上述したように、所定の固定電位の信号、１水平期間に１回だけ立上り立下る信号又は１垂直期間に１回だけ立上り立下る信号であって、これらの信号によって発生する高周波ノイズは、データ線に画像信号が供給されるタイミングでは画像信号に殆ど影響を与えることはない。
【００６４】
＜電気光学装置の動作＞
次に、上述した構成に係る電気光学装置の動作について説明する。ここでまず、走査信号Ｇ１がアクティブレベルとなる１水平走査期間１Ｈについて着目する。なお、この１水平走査期間では、説明の便宜上、正極側の書込を行うものとすると、画像信号ＶＩＤ１〜ＶＩＤ６は、対向電極１０８に印加される電圧ＬＣｃｏｍに対して高位側電圧となる。
【００６５】
またこれに先立って、プリチャージ制御信号ＮＲＧが、図５に示すように、その帰線期間の前後端から隔絶された期間にてアクティブレベルとなる。この際、プリチャージ電圧信号ＮＲＳは、正極側の書込に対応して電圧Ｖｇ＋となる。このため、当該期間において、すべてのデータ線１１４が電圧Ｖｇ＋にプリチャージされることとなる。
【００６６】
次に、１水平帰線期間が終了して、１水平有効表示期間になると、その最初に転送開始パルスＤＸが、図４又は図５に示すように、データ線駆動回路１４０に供給される。この転送開始パルスＤＸは、クロック信号ＣＬＸのレベルが遷移する毎に順次シフトされた信号Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’として出力される。そして、この信号Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’の各パルス幅が、相隣接するもの同士が互いに重複しないように期間ＳＭＰａに狭められて、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力される。
【００６７】
一方、１系統の画像信号ＶＩＤは、外部回路によって、図４に示すように、画像信号ＶＩＤ１〜ＶＩＤ６に分配されると共に、時間軸に対して６倍に伸長されて、液晶パネル１００に供給される。
【００６８】
ここで、走査信号Ｇ１がアクティブレベルとなる期間において、サンプリング信号Ｓ１がアクティブレベルとなると、図２において上から数えて１本目のＴＦＴ１１６がすべてオンになると共に、左から１番目のブロックに属する６本のデータ線１１４に、夫々画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされる。そして、サンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６は、当該１本目の走査線１１２と当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によって、夫々対応する画素電極１１８に印加されることとなる。
【００６９】
この画像信号のサンプリングから画素電極１１８への印加までの間において、画像信号に悪影響を与えるクロック信号ＣＬＸ，ＣＬＸｉｎｖ及びイネーブル信号ＥＮＢ１，ＥＮＢ２は、ビデオ信号ＶＩＤ１〜ＶＩＤ６の比較的離れた位置で、しかも、信号線ＮＲＳ，ＣＬＹ，ＤＹによって隔離されて伝送されるので、画像信号にノイズが混入することが防止される。
【００７０】
この後、サンプリング信号Ｓ２がアクティブレベルとなると、今度は、２番目のブロックに属する６本のデータ線１１４に、夫々画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、当該１本目の走査線１１２と当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によって、夫々対応する画素電極１１８に印加されることとなる。
【００７１】
以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓｎが順次アクティブレベルとなると、第３番目、第４番目、…、第ｎ番目のブロックに属する６本のデータ線１１４に夫々画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、当該１本目の走査線１１２と、当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によって、夫々対応する画素電極１１８に印加されることとなる。これにより、第１行目の画素のすべてに対する書込が完了することになる。
【００７２】
次に、走査信号Ｇ２がアクティブとなる期間について説明する。この場合には、上述したように、走査線単位の極性反転が行われるので、この１水平走査期間においては、負極側の書込が行われることとなる。このため、画像信号ＶＩＤ１〜ＶＩＤ６は、対向電極１０８に印加される電圧ＬＣｃｏｍに対して低位側電圧となる。これに先だって、帰線期間におけるプリチャージ電圧信号ＮＲＳの電圧はＶｇ−となるので、プリチャージ制御信号ＮＲＧがアクティブレベルとなった場合に、すべてのデータ線１１４は、電圧Ｖｇ−にプリチャージされることとなる。
【００７３】
他の動作については同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが順次アクティブレベルとなって、第２行目の画素のすべてに対する書込が完了することになる。
【００７４】
以下同様にして、走査信号Ｇ３、Ｇ４、…、Ｇｍがアクティブとなって、第３行目、第４行目、…、第ｍ行目の画素に対して書込が行われることとなる。これにより、奇数行目の画素については正極側の書込が行われる一方、偶数行目の画素については負極側の書込が行われて、この１垂直走査期間においては、第１行目〜第ｍ行目の画素のすべてにわたった書込が完了することになる。
【００７５】
そして、次の１垂直走査期間においても、同様な書込が行われるが、この際、各行の画素に対する書込極性が入れ換えられる。すなわち、次の１垂直走査期間において、奇数行目の画素については負極側の画素に対して書込が行われる一方、偶数行目の画素については正極側の書込が行われることとなる。
【００７６】
このように、１垂直走査期間毎に画素に対する書込極性が入れ換えられので、液晶１０５に直流成分が印加されることがなくなって、その劣化が防止されている。
【００７７】
また、このような駆動では、データ線１１４を１本毎に駆動する方式と比較すると、各サンプリングスイッチ１５１によって画像信号をサンプリングする時間が６倍となるので、各画素における書込み電時間が十分に確保される。このため、高コントラスト比が得られることになる。さらに、データ線駆動回路１４０におけるシフトレジスタの段数、及び、クロック信号ＣＬＸの周波数が、夫々１／６に低減されるので、段数の低減化と併せて低消費電力化も図られることとなる。
【００７８】
さらに、サンプリング信号Ｓ１、Ｓ２、…、Ｓｎのアクティブ期間は、クロック信号ＣＬＸの半周期よりも狭められて、期間ＳＭＰａに制限されているので、隣接するサンプリング信号同士のオーバーラップが事前に防止される。このため、あるブロックに属する６本のデータ線１１４にサンプリングされるべき画像信号ＶＩＤ１〜ＶＩＤ６が、これに隣接するブロックに属する６本のデータ線１１４にも同時サンプリングされる事態が防止されて、高品位な表示が可能となっている。
【００７９】
このように、本実施の形態においては、端子ＶＩＤ１〜ＶＩＤ６と端子ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖとの間に、端子ＮＲＳ，ＣＬＹ，ＤＹを配置し、信号線ＶＩＤ１〜ＶＩＤ６を信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖから離間した位置で、且つ信号線ＮＲＳ，ＣＬＹ，ＤＹによって隔離して配線していることから、信号線ＶＩＤ１〜ＶＩＤ６に流れる画像信号に信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖのクロックによって生じる高周波ノイズが混入することを防止することができる。これにより、縦方向のラインムラの発生を防止して、高品位の表示画像を得ることができる。
【００８０】
なお、図２においては、１組の端子ＤＹ及び一組の端子ＣＬＹ，ＣＬＹｉｎｖの一方の端子ＤＹ，ＣＬＹのみを、端子ＶＩＤ１〜ＶＩＤ６と端子ＣＬＸｉｎｖ，ＣＬＸ，ＮＥＢ２，ＥＮＢ１との間に配設したが、他方の端子ＤＹ，ＣＬＹｉｎｖについてもこれらの間に配設してもよく、同様に、他方の信号線ＤＹ，ＣＬＹｉｎｖについても、信号線ＶＩＤ１〜ＶＩＤ６と信号線ＣＬＸｉｎｖ，ＣＬＸ，ＮＥＢ２，ＥＮＢ１相互間に配線するようにしてもよいことは明らかである。また、ＮＲＧについても同様である。
【００８１】
また、これらの全ての信号線ＮＲＳ，ＣＬＹ，ＤＹ，ＤＹ，ＣＬＹｉｎｖ，ＮＲＧ，ＮＲＳを、信号線ＶＩＤ１〜ＶＩＤ６と信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖとの間に配線する必要はなく、いずれか１本の信号線を配線するようにしても、ノイズ低減効果を有することは明らかである。
【００８２】
また、図２の例では、信号線同士が交差している部分があるが、装置内の各回路の配置等を適宜設定することにより、信号線を交差させることなく配線可能である。
【００８３】
なお、上述した実施の形態にあっては、６本のデータ線１１４が１ブロックにまとめられて、１ブロックに属する６本のデータ線１１４に対して、６系統に変換された画像信号ＶＩＤ１〜ＶＩＤ６を同時にサンプリングして供給する構成としたが、変換数及び同時に印加するデータ線数（すなわち、１ブロックを構成するデータ線数）は、「６」に限られるものではない。例えば、サンプリング回路１５０におけるサンプリングスイッチ１５１の応答速度が十分に高いのであれば、画像信号をパラレルに変換することなく１本の画像信号線にシリアル伝送して、データ線１１４毎に点順次的にサンプリングするように構成してもよい。なお、このような構成では、データ線駆動回路１４０を構成するシフトレジスタや論理積回路を、データ線ピッチと等倍で形成しなければならないので、走査線駆動回路１３０と同様に、第２層の配線を単独で用いる必要があるかもしれない。
【００８４】
また、変換及び同時に印加するデータ線の数を「３」や、「１２」、「２４」等として、３本や、１２本、２４本等のデータ線に対して、３系統変換や、１２系統変換、２４系統変換等した画像信号を同時に供給する構成としてもよい。
【００８５】
なお、変換数及び同時に印加するデータ線数としては、カラーの画像信号が３つの原色に係る信号からなることとの関係上、３の倍数であることが制御や回路などを簡易化する上で好ましい。ただし、後述するプロジェクタのように単なる光変調の用途の場合には、３の倍数であることを要しない。さらに、複数個のサンプリングスイッチを同時に制御するのではなく、パラレル変換された画像信号ＶＩＤ１〜ＶＩＤ６を順次シフトして供給して、サンプリングスイッチ１５１を順番に制御する構成としてもよい。
【００８６】
また、上述した実施の形態においては、上から下方向へ走査線１１２を走査する一方、左から右方向へブロックを選択する構成であったが、これとは逆方向で選択する構成でもよいし、用途に応じていずれかの方向を選択可能とする構成でもよい。
【００８７】
さらに、上述した実施の形態においては、素子基板１０１にプレーナ型のＴＦＴ１１６等が形成されていたが、本発明は、これに限られない。例えば、ＴＦＴ１１６をボトムゲート型で構成してもよい。また、素子基板１０１を半導体基板で構成すると共に、ここに、ＴＦＴ１１６に代えて電界効果型トランジスタを形成してもよい。さらに、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）の技術を適用し、サファイヤ、石英、ガラスなどの絶縁性基板にシリコン単結晶膜を形成して、ここに各種素子を作り込んで素子基板１０１としてもよい。ただし、素子基板１０１が透明性を有しない場合、画素電極１１８をアルミニウムで形成したり、別途反射層を形成したりするなどして、液晶パネル１００を反射型として用いる必要がある。
【００８８】
また、上述した実施の形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Ｂｉ−ｓｔａｂｌｅ　Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いてもよい。
【００８９】
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としてもよいし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としてもよい。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
【００９０】
くわえて、電気光学装置としては、液晶装置のほかに、エレクトロルミネッセンス（ＥＬ）や、プラズマ発光や電子放出による蛍光などを用いて、その電気光学効果により表示を行う種々の電気光学装置に適用可能である。この際、電気光学物質としては、ＥＬ、ミラーデバイス、ガス、蛍光体などとなる。なお、電気光学物質としてＥＬを用いる場合、素子基板１０１においてＥＬが画素電極１１８と透明導電膜の対向電極１０８との間に介在することになるので、対向基板１０２は不要となる。このように、本発明は、上述した構成と類似の構成を有する電気光学装置のすべてに適用可能である。
【００９１】
図６は本発明の第２の実施の形態を示す説明図である。本実施の形態は第１の実施の形態の電気光学装置に外部から各種信号を供給するためのフレキシブルプリント基板に適用したものである。
【００９２】
図６において、ＦＰＣ（フレキシブルプリント基板）９０は、各種信号を伝送するもので、図２の実装端子１０７に接続されて各種信号を電気光学装置に供給するようになっている。ＦＰＣ９０は、ポリイミドフィルム等のベース材料８２上に例えば圧延銅箔による銅箔パターン８３を形成し、更に、銅箔パターン８３上にカバー材料８０を形成して構成される。なお、図６においては、図面の見やすさを考慮してカバー材料８０側を紙面表側方向に示し、カバー材料８０及び後述するＡＣＦ８５とベース材料８２との間に形成される銅箔パターン８３についても実線で示し、カバー材料８０及びＡＣＦ８５によって被覆されていない銅箔パターン８３の部分は太線にて示してある。また、銅箔パターン８３についてはＦＰＣ９０の両端側の一部のみを示しており、中央部のパターンについては図示を省略している。
【００９３】
ＦＰＣ９０は、先端側において、接続する液晶パネルの実装端子１０７に対応した幅に構成され、基端側は先端側の幅よりも若干広幅に構成される。銅箔パターン８３は、ＦＰＣ９０の長手方向に沿って並設され、ＦＰＣ９０の先端側では基端側よりも密に形成される。また、ＦＰＣ９０の先端から所定の長さだけ離れた部分で広幅になる部分には、ＦＰＣ９０を実装端子１０７に接続する場合に仮止めするためのピン孔９２が形成されている。なお、ＦＰＣ９０の基端側は先端側の幅に対して同じ幅でも良いし、狭くても良い。また、銅箔パターン８３はＦＰＣ９０の先端側で、基端側よりも疎に形成しても良いし、等間隔でも良い。
【００９４】
ベース材料８２及び銅箔パターン８３上のＦＰＣ９０の先端側には、銅箔パターン８３の長手方向に垂直な方向に、導電粒子を含有する接着剤であるＡＣＦ８５が形成されるようになっている。ＡＣＦ８５は、所定の幅を有してＦＰＣ９０の幅方向全域に形成される。また、カバー材料８０は、ＡＣＦ８５の基端側から先端近傍までのベース材料８２及び銅箔パターン８３上に、ＡＣＦ８５との間に所定の長さの隙間を残して形成される。
【００９５】
本実施の形態においては、図６に示すように、信号ＶＩＤ１〜ＶＩＤ６を流す銅箔パターン８３（以下、信号線ＶＩＤ１〜ＶＩＤ６５という）と信号ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖを流す銅箔パターン８３（以下、信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖという）との間に、信号ＮＲＳ，ＣＬＹ，ＤＹを流す銅箔パターン８３（以下、信号線ＮＲＳ，ＣＬＹ，ＤＹという）が配線されている。
【００９６】
従って、信号ＶＩＤ１〜ＶＩＤ６が、信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖを介して伝送されるクロック信号によって発生する高周波ノイズの影響を受けることが著しく軽減される。また、信号線ＮＲＳ，ＣＬＹ，ＤＹによって伝送される信号ＮＲＳ，ＣＬＹ，ＤＹは、上述したように、所定の固定電位の信号、１水平期間に１回だけ立上り立下る信号又は１垂直期間に１回だけ立上り立下る信号であり、これらの信号によって発生する高周波ノイズは、データ線に画像信号が供給されるタイミングでは信号ＶＩＤ１〜ＶＩＤ６に殆ど影響を与えることはない。
【００９７】
図７は本発明の第３の実施の形態を示すブロック図である。
【００９８】
本実施の形態は端子（信号線）ＶＩＤ１〜ＶＩＤ６と、端子（信号線）ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖとの間に、ダミー端子１１７及びダミー信号線１３２を配置したものである。ダミー端子１１７及びダミー信号線１３２は、外部から図示しない信号線を介して供給される信号によって所定の固定電位に設定される。
【００９９】
このように構成された実施の形態においては、端子ＶＩＤ１〜ＶＩＤ６と、端子ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖとの間は、十分な間隔を有して配置され、両者の間には、固定電位に設定されたダミー端子１１７が配置される。また、信号線ＶＩＤ１〜ＶＩＤ６と、信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖとの間も十分な間隔を有して配線されて、両者の間には、固定電位に設定されたダミー信号線１３２が配線される。
【０１００】
従って、信号線ＶＩＤ１〜ＶＩＤ６に流れる画像信号が、信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖに流れるクロック信号によって発生する高周波ノイズの影響を受けることが著しく軽減される。
【０１０１】
図８は本発明の第４の実施の形態を示す説明図である。本実施の形態は第３の実施の形態の電気光学装置に外部から各種信号を供給するためのフレキシブルプリント基板に適用したものである。
【０１０２】
本実施の形態は銅箔パターン８３のパターン数及び銅箔パターン８３に流す信号が図６のフレキシブルプリント基板と異なるのみであり、図７の実装端子１０７及びダミー端子１１７に接続されて信号を伝送可能となっている。
【０１０３】
即ち、本実施の形態においては、図８に示すように、信号線ＶＩＤ１〜ＶＩＤ６と信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖとの間に、ダミー信号として固定電位を流す信号線９４が銅箔パターン８３によって形成されている。これらの銅箔パターン８３は、図７の実装端子１０７及びダミー端子１１７に接続される。
【０１０４】
信号線ＶＩＤ１〜ＶＩＤ６と信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖとの間には、ダミー信号として固定電位を流す複数本の信号線９４が配線されており、信号ＶＩＤ１〜ＶＩＤ６が信号線ＥＮＢ１，ＥＮＢ２，ＣＬＸ，ＣＬＸｉｎｖを介して伝送されるクロック信号によって発生する高周波ノイズの影響を受けることが著しく軽減される。
【０１０５】
＜電子機器＞
次に、上述した実施の形態に係る電気光学装置を用いた電子機器のいくつかについて説明する。
【０１０６】
＜その１：プロジェクタ＞
まず、上述した液晶パネル１００をライトバルブとして用いたプロジェクタについて説明する。図９は、このプロジェクタの構成を示す平面図である。この図に示すように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６及び２枚のダイクロイックミラー２１０８によってＲＧＢの３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。ここで、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂの構成は、上述した実施の形態に係る液晶パネル１００と同様であり、画像信号を入力する処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号で夫々駆動されるものである。また、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３及び出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【０１０７】
さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって夫々変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色及びＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【０１０８】
なお、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像はダイクロイックミラー２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる表示像を、ライトバルブ１００Ｇによる表示像に対して左右反転させる構成となっている。
【０１０９】
＜その２：モバイル型コンピュータ＞
次に、上述した液晶パネル１００を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１０は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ２２００は、キーボード２２０２を備えた本体部２２０４と、表示部として用いられる液晶パネル１００とを備えている。なお、この液晶パネル１００の背面には、視認性を高めるためのバックライトユニット（図示省略）が設けられる。
【０１１０】
＜その３：携帯電話＞
さらに、上述した液晶パネル１００を、携帯電話の表示部に適用した例について説明する。図１１は、この携帯電話の構成を示す斜視図である。図において、携帯電話２３００は、複数の操作ボタン２３０２のほか、受話口２３０４、送話口２３０６と共に、上述した液晶パネル１００を備えるものである。なお、この液晶パネル１００の背面にも、視認性を高めるためのバックライトユニット（図示省略）が設けられる。
【０１１１】
なお、電子機器としては、図９、図１０及び図１１を参照して説明した他にも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施の形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
【０１１２】
【発明の効果】
以上説明したように本発明によれば、配線レイアウトの最適化又はダミー配線の挿入により、表示画像の品位の劣化を効率的に防止することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電気光学装置の液晶パネルの構成を示す説明図。
【図２】同液晶パネルの電気的な構成を示すブロック図である。
【図３】同液晶パネルの表示領域における等価回路を示す図である。
【図４】同液晶パネルの動作を説明するためのタイミングチャートである。
【図５】同液晶パネルの動作を説明するためのタイミングチャートである。
【図６】本発明の第２の実施の形態に係るフレキシブルプリント基板を示す説明図。
【図７】本発明の第３の実施の形態に係る電気光学装置の液晶パネルの構成を示す説明図。
【図８】本発明の第４の実施の形態に係るフレキシブルプリント基板を示す説明図。
【図９】本発明に係る電子機器を示す説明図。
【図１０】本発明に係る電子機器を示す斜視図。
【図１１】本発明に係る電子機器を示す斜視図。
【符号の説明】
１００…液晶パネル
１０１…素子基板
１０２…対向基板
１０５…液晶
１０７…実装端子
１０８…対向電極
１１２…走査線
１１２ｂ、１１２ｃ、１１２ｄ…配線
１１４…データ線
１１４ｂ、１１４ｃ、１１４ｄ…配線
１１６…ＴＦＴ
１１８…画素電極
１３０…走査線駆動回路
１４０…データ線駆動回路
１５０…サンプリング回路
１５１…サンプリングスイッチ
１６０…プリチャージ回路
１６１…プリチャージングスイッチ
【図１】
2004061631.tif 000003
【図２】
2004061631.tif 000004
【図３】
2004061631.tif 000005
【図４】
2004061631.tif 000006
【図５】
2004061631.tif 000007
【図６】
2004061631.tif 000008
【図７】
2004061631.tif 000009
【図８】
2004061631.tif 000010
【図９】
2004061631.tif 000011
【図１０】
2004061631.tif 000012
【図１１】
2004061631.tif 000013