(57)【要約】【課題】ボール状の導電端子を有するＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）型の半導体装置の低コスト化及び信頼性向上を図る。【解決手段】第１の絶縁膜２を介して半導体チップ１上に形成された第１の配線３上にエポキシ材の樹脂４を介して支持材としてフィルム材５ａを貼り付ける。半導体チップ１の裏面側をエッチングして第１の配線３を露出させた後、前記第１の配線３とコンタクトするように第２の配線９を形成する。そして、前記第２の配線９上に導電端子１３を形成する。【選択図】　　図８
2004088085.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ上に第１の絶縁膜を介して一定の離間距離を有するように第１の配線を形成する工程と、
前記第１の配線上を含む前記半導体チップ上に接着剤を介して支持材を接着する工程と、
前記半導体チップ裏面をエッチングすることで前記第１の配線及びその離間箇所に充填された前記接着剤を露出させる工程と、
前記半導体チップ裏面及び前記エッチング箇所に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の所望位置をエッチングした後に前記第１の配線とコンタクトする第２の配線を形成する工程と、
前記第２の配線上に導電端子を形成し、前記第１の配線の離間位置に沿ってダイシングする工程とを具備し、
前記支持材がフィルム材、又は再生シリコン基板であることを特徴とする半導体装置の製造方法。
【請求項２】
半導体チップ上に第１の絶縁膜を介して一定の離間距離を有するように第１の配線を形成する工程と、
前記第１の配線上に絶縁物からなる支持材を形成する工程と、
前記半導体チップ裏面をエッチングすることで前記第１の配線及びその離間箇所に配置された前記支持材を露出させる工程と、
前記半導体チップ及び前記エッチング箇所に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の所望位置をエッチングした後に前記第１の配線とコンタクトする第２の配線を形成する工程と、
前記第２の配線上に導電端子を形成し、前記第１の配線の離間位置に沿ってダイシングする工程とを具備することを特徴とする半導体装置の製造方法。
【請求項３】
前記絶縁物が、透明性を有するエポキシ材又はポリイミド材からなることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
半導体チップ上に第１の絶縁膜を介して一定の離間距離を有するように第１の配線を形成する工程と、
前記第１の配線上を含む前記半導体チップ上に酸化膜を形成する工程と、
前記半導体チップ裏面をエッチングすることで前記第１の配線及びその離間箇所に配置された前記酸化膜を露出させる工程と、
前記半導体チップ及び前記エッチング箇所に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の所望位置をエッチングした後に前記第１の配線とコンタクトする第２の配線を形成する工程と、
前記第２の配線上に導電端子を形成し、前記第１の配線の離間位置に沿ってダイシングする工程とを具備することを特徴とする半導体装置の製造方法。
【請求項５】
前記酸化膜を低圧ＣＶＤ法、又はプラズマＣＶＤ法によって形成することを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ボール状の導電端子を有するＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）型の半導体装置に関するものである。
【０００２】
【従来の技術】
近年、三次元実装技術として、また新たなパッケージ技術として、ＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
【０００３】
従来より、ＣＳＰの半導体装置の一種としてＢＧＡ型のものがあった。当該半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージ基板の一主面上に格子状に複数配列し、基板の他の面上に搭載される半導体チップとボンディングしてパッケージするものである。そして、電子機器に組み込まれる際には、各導電端子をプリント基板上の配線パターンに熱溶解し、半導体チップとプリント基板上に搭載される外部回路とを同時に電気的に接続する。
【０００４】
このようなＢＧＡ型の半導体装置は、その側面に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて多数の接続端子を設置でき、小型化できるという長所を有する。このＢＧＡ型の半導体装置は、近年ＣＣＤイメージセンサの分野にも採用されて、小型化の要望の強い携帯電話機に搭載されるデジタルカメラのイメージセンサチップとして用いられている。
【０００５】
図１８は、従来のＢＧＡ型の半導体装置の概略構成を成すものであり、（Ａ）、（Ｂ）はそれぞれ半導体装置の表面側、裏面側から投射した斜視図である。
【０００６】
ＢＧＡ型の半導体装置１０１はＣＣＤイメージセンサチップであり、第１及び第２のガラス基板１０２、１０３の間に半導体チップ１０４がエポキシ材の樹脂１０５を介して封止されている。第２のガラス基板１０３の一主面上、即ち半導体装置１０１の裏面上には、ボール状の導電端子１０６が格子状に複数配置されている。この導電端子１０６は配線１０７を介して半導体チップ１０４に接続される。
【０００７】
次に半導体装置１０１の製造工程を、図１３乃至図１７を参照しながら順次説明する。
【０００８】
図１３参照：複数の半導体チップ１０４を有する半導体ウエハを用意し、その表面上に絶縁膜１０８を介して第１の配線１０７を形成する。この第１の配線１０７は、後工程のダイシング工程を経て、各半導体チップ１０４毎に分断するための境界（スクライブライン）Ｓを跨るように形成される。
【０００９】
続いて、第１の配線１０７が形成された半導体チップ１０４の表面上に第１のガラス基板１０２を透明のエポキシ材の樹脂１０５を用いて接着する。そして、半導体チップ１０４をバックグラインドしてチップ厚を薄くすると共に、半導体チップ１０４の裏面側から境界Ｓに沿ってエッチングし、第１の配線１０７を露出させる。
【００１０】
図１４参照：続いて、エッチング部分及び第１の配線１０７の露出部分を覆うようにエポキシ材の樹脂１０５を充填し、この樹脂１０５を接着剤として、半導体チップ１０４の裏面側に第２のガラス基板１０３を接着する。
【００１１】
図１５参照：次に半導体装置の裏面側から境界Ｓに沿って、例えば逆Ｖ字型にノッチング（チップ裏面側から鋸等の器具を用いて切削加工）を施してＶ字型溝を形成する。このとき、ノッチングは、第１の配線１０７を分断する程度まで行い、第１の配線１０７の一部（分断面）をノッチング表面に露出させる。
【００１２】
図１６参照：続いて、第２のガラス基板１０３及びノッチングで形成された切削面（Ｖ字型溝）を覆うようにアルミニウム層を形成する。これにより、第１の配線１０７の露出面とアルミニウム層とが接続される。その後、アルミニウム層を所定の配線パターンとなるようにパターニングして第２の配線１１０を形成する。
【００１３】
図１７参照：第２の配線１１０上に不図示の保護膜（ソルダーマスク）を形成し、半田等で形成されたボール状の導電端子１０６を所望位置に形成する。続いて、境界Ｓに沿ってダイシングする。これより、図１８に示す従来のＢＧＡ型の半導体装置１０１が完成する。
【００１４】
【特許文献１】
特表２００２−５１２４３６号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、上述したＢＧＡ型の半導体装置１０１及びその製造プロセスにおいて、以下の課題が存在した。
【００１６】
▲１▼従来のＢＧＡ型の半導体装置１０１は、半導体チップ１０４の表面側及び裏面側に支持材として、２枚のガラス基板（第１のガラス基板１０２と第２のガラス基板１０３）を有しており、ガラス材は比較的高価なものであり、安価な材質を用いた支持材を有する半導体装置が望まれていた。加えて、ガラス基板を利用することにより、製造プロセスにおいてパーティクルが発生し易くなるという課題もあった。
【００１７】
▲２▼上記製造工程の図１５において、逆Ｖ字型溝を形成するためにノッチングを行っている。この結果、第１の配線１０７の端部における切削加工した断面に異常（例えば、異物混入やコンタミネーション（汚染）の生成等）が生じていた。
【００１８】
▲３▼また、図１７において、第１の配線１０７と第２の配線１１０との接触面がわずか２〜３μｍ程度しか設けられず、いわゆる点接触であるため、外部からストレス等が加わった場合、その接続面が離間し、断線する可能性もあり、接続信頼性という点において不安があった。
【００１９】
本発明は、上記課題に鑑み成されたものであり、ノッチングを行うことなく、且つガラス基板に変わる支持材を用いることで低コスト化したＢＧＡ型の半導体装置を提供するものである。加えて、第１の配線と第２の配線との接触面を増加し、その接続工程における信頼性を向上させるものである。
【００２０】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体チップ上に第１の絶縁膜を介して一定の離間距離を有するように第１の配線を形成する工程と、前記第１の配線上を含む前記半導体チップ上に接着剤を介して支持材を接着する工程と、前記半導体チップ裏面をエッチングすることで前記第１の配線及び当該離間箇所に充填された前記接着剤を露出させる工程と、前記半導体チップ裏面及び前記エッチング箇所に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の所望位置をエッチングした後に前記第１の配線とコンタクトする第２の配線を形成する工程と、前記第２の配線上に導電端子を形成し、前記第１の配線の離間位置に沿ってダイシングする工程とを具備し、前記支持材がフィルム材、又は再生シリコン基板であることを特徴とするものである。
【００２１】
また、半導体チップ上に第１の絶縁膜を介して一定の離間距離を有するように第１の配線を形成する工程と、前記第１の配線上に絶縁物からなる支持材を形成する工程と、前記半導体チップ裏面をエッチングすることで前記第１の配線及びその離間箇所に配置された前記支持材を露出させる工程と、前記半導体チップ及び前記エッチング箇所に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の所望位置をエッチングした後に前記第１の配線とコンタクトする第２の配線を形成する工程と、前記第２の配線上に導電端子を形成し、前記第１の配線の離間位置に沿ってダイシングする工程とを具備することを特徴とするものである。
【００２２】
更に、前記絶縁物が、透明性を有するエポキシ材又はポリイミド材からなることを特徴とするものである。
【００２３】
また、半導体チップ上に第１の絶縁膜を介して一定の離間距離を有するように第１の配線を形成する工程と、前記第１の配線上を含む前記半導体チップ上に酸化膜を形成する工程と、前記半導体チップ裏面をエッチングすることで前記第１の配線及びその離間箇所に配置された前記酸化膜を露出させる工程と、前記半導体チップ及び前記エッチング箇所に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の所望位置をエッチングした後に前記第１の配線とコンタクトする第２の配線を形成する工程と、前記第２の配線上に導電端子を形成し、前記第１の配線の離間位置に沿ってダイシングする工程とを具備することを特徴とするものである。
【００２４】
更に、前記酸化膜を低圧ＣＶＤ法、又はプラズマＣＶＤ法によって形成することを特徴とするものである。
【００２５】
【発明の実施の形態】
本発明の第１乃至第３の実施形態について詳細に説明する。本発明の各実施形態では、従来例に見られるように支持材として高価なガラス基板を用いずに半導体装置を完成している点で共通するものである。
【００２６】
以下、本発明の第１の実施形態の製造方法について図１乃至図８を参照にしながら順次説明する。
【００２７】
図１参照：第１工程。
【００２８】
複数の半導体チップ１を有する半導体ウエハを用意する。この半導体チップ１は、例えばＣＣＤイメージセンサチップ等である。
【００２９】
続いて、当該半導体チップ１上に第１の絶縁膜２を介して半導体チップ１の境界（ダイシングライン）Ｓを跨るように第１の配線３を一定の距離ｄ１だけ離間して形成する。尚、第１の配線３は、例えばアルミニウム、アルミニウム合金または銅から成る金属パッドで、半導体チップ１内の回路素子と電気的に接続されている。この第１の配線３は、複数の半導体チップ１の境界まで延在しているので、エクステンションパッドとも呼ばれる。
【００３０】
図２参照：第２工程。
【００３１】
続いて、図２に示すように前記第１の配線３を含む半導体ウエハ上に透明なエポキシ材の樹脂４を形成する。そして、当該樹脂４を介して半導体ウエハ上に、透明で厚さ数百μｍの有機系のフィルム材５ａを貼り付ける。ここで、前記樹脂４は接着性を有したエポキシ樹脂で、距離ｄ１だけ離間された第１の配線３の離間領域にも充填されている。
【００３２】
そして、半導体チップ１をバックグラインドしてチップ厚を薄くすると共に、半導体チップ１の裏面側から境界Ｓに沿って、半導体チップ１及び第１の絶縁膜２をエッチングして開口部を形成し、第１の配線３の一部、及び樹脂４の一部を露出させる。
【００３３】
本発明の特徴は、従来例に見られるように支持材に高価なガラス基板を用いるのではなく、低コストな別材料を用いることである。本実施形態では、フィルム材５ａを支持材として用いた例を開示したが、再生シリコン基板を用いたものであってもよい。
【００３４】
図３参照：第３工程。
【００３５】
次に、前記開口部を含めた半導体チップ１の裏面に第２の絶縁膜６を形成する。
【００３６】
図４参照：第４工程。
【００３７】
その後、第２の絶縁膜６の表面にレジスト７を塗布し、露光・現像して、所望のパターニング処理を行った後に、当該レジスト７をマスクとして異方性エッチングを行う。これにより、第２の絶縁膜６はエッチングされて、開口部Ａが形成される。当該開口部Ａの径をｄ２とする。ここで、径ｄ２は図１の距離ｄ１よりも大きく形成する。また、境界Ｓは当該開口部Ａの略中央に配置されるように形成する。
【００３８】
図５（ａ）、（ｂ）参照：第５工程。
【００３９】
そして、レジスト７を除去した後、第２の絶縁膜６上の所望位置に緩衝部材８を形成する。その後、前記緩衝部材８の表面、第２の絶縁膜６の表面、第１の配線３の露出面、樹脂４の露出面を含めたチップ裏面にスパッタ法を用いてアルミニウム、アルミニウム合金または銅を形成し、後工程の配線パターニング処理を経て第２の配線９を形成する（図５（ａ）参照）。
【００４０】
ここで、第１の配線３と第２の配線９との接触面積は１０〜数１００μｍ程度となるように形成する。これは、従来例（図１７）のような第１の配線１０７の側部部分での２〜３μｍ程度の接触に比べて広い面接触である。従って、外部からストレス等が加わった場合でも、その接続面が離間し、断線する可能性が低減され、接続信頼性が向上する。
【００４１】
次に、レジスト１０を第２の配線９上に塗布し、露光・現像してパターニング処理を行い、境界Ｓが中央にくるように開口部Ｂを設ける。ここで、当該開口部Ｂの径をｄ３とする。このとき、径ｄ３は図４の径ｄ２よりも小さくなり、径ｄ３と図１の距離ｄ１とはほぼ一致するように形成する（図５（ｂ）参照）。
【００４２】
図６参照：第６工程。
【００４３】
そして、レジスト１０をマスクとして、前記アルミニウム、アルミニウム合金または銅を異方性エッチングして第２の配線９をパターニングする。これにより、前記第１の配線３にコンタクトする第２の配線９が形成される。
【００４４】
図７参照：第７工程。
【００４５】
そして、第２の配線９上にＮｉ，Ａｕメッキを施した後に保護膜１２（ソルダーマスク）を形成し、所望位置に開口部を形成してスクリーン印刷等により半田を塗布して、第２の配線９上に導電端子１３を形成する。この導電端子１３は、例えばボール形状を成す。
【００４６】
図８参照：第８工程。
【００４７】
続いて、境界Ｓに沿ってダイシングすることで、個々の半導体装置（図８）に分割される。
【００４８】
以上より、本実施形態では支持材として、フィルム材５ａ又は再生シリコン基板を用いることで、高価なガラス基板を使わずに、低コストな半導体装置が実現できる。
【００４９】
次に本発明の第２の実施形態（図９乃至図１０）について説明する。
【００５０】
基本的に本実施形態は第１の実施形態の製造方法（図１乃至図７）と同じであるが、樹脂４を形成しない点で第１の実施形態と相違する。
【００５１】
以下、当該相違点を中心に第１の実施形態を参照しながら説明する。
【００５２】
本実施形態では、図１の工程の後、第１の配線３及び第１の絶縁膜２を含む半導体ウエハ上に絶縁物５ｂを形成する。この絶縁物５ｂは、透明で膜厚が５００μｍ程度のものであり、例えばスクリーン印刷法によって形成された透明エポキシ材又は透明ポリイミド材である（図９参照）。
【００５３】
スクリーン印刷法とは、所望位置に予め開口させたマスクを用意し、半導体装置上に被せた当該マスク上から透明エポキシ材等を塗布することで、当該所望位置のみに透明エポキシ材等を形成する方法である。
【００５４】
その後は、第１の実施形態の図３乃至図７の工程を経て、図１０に示す半導体装置が完成する。
【００５５】
以上より、本実施形態では支持材として、透明エポキシ材又は透明ポリイミド材を用いることで、高価なガラス基板を使わずに、低コストな半導体装置が実現できる。
【００５６】
次に本発明の第３の実施形態（図１１乃至図１２）について説明する。
【００５７】
本実施形態では支持材として酸化膜５ｃを採用する点で、上述した第１、第２の実施形態と相違する。
【００５８】
当該酸化膜５ｃは、例えば低圧ＣＶＤ法によって、又はプラズマＣＶＤ法によって、数μｍ〜数百μｍ程度の膜厚を有するように形成される。この結果、当該酸化膜５ｃの表面には、凹凸が形成される（図１１（ａ）参照）。また、離間した第１の配線３の間には、酸化膜５ｃを完全に充填させる。
【００５９】
その後、当該酸化膜５ｃをＣＭＰ（ｃｈｅｍｉｃａｌ　ｍｅｃｈａｎｉｃａｌ　ｐｏｌｉｓｈｉｎｇ）法等を用いて研磨して、当該凹凸を平坦化する（図１１（ｂ）参照）。尚、酸化膜５ｃの表面をエッチングして、凹凸を平坦化するものであっても良い。
【００６０】
その後は、第１の実施形態の図３乃至図７の工程を経て、図１２に示す半導体装置が完成する。
【００６１】
以上より、本実施形態では支持材として、酸化膜５ｃを形成し、その後ＣＭＰ処理して平坦化することで、高価なガラス基板を使わずに、低コストな半導体装置が実現できる。
【００６２】
上述したように、本発明の第１乃至第３の実施形態の共通した効果として、以下のものが挙げられる。
【００６３】
▲１▼本発明は、チップ表面側の支持材してフィルム材５ａ、再生シリコン基板、絶縁物５ｂ、酸化膜５ｃを用いることで、様々なニーズに適応した安価な半導体装置が実現できる。また、ガラス基板を用いないため、製造プロセス、例えばダイシング工程時においてガラスの欠け等が発生することがない。また、チップ裏面側のガラス基板も使用しないため、更に低コスト化が図れる。
【００６４】
▲２▼従来例の図１５に見られるような逆Ｖ字型溝を形成するノッチング工程に代わって、図２に示すように異方性エッチングを行うことで、ノッチング工程による第１の配線部の切削面への異物混入やコンタミネーション（汚染）が生成する等のトラブルを回避できる。
▲３▼第１の配線３と第２の配線９との接触面積が広くとれるため、半導体装置の外部からのストレスに対して、両配線が離間し、断線する可能性を著しく低減でき、接続信頼性が向上する。
【００６５】
【発明の効果】
本発明によれば、従来技術にみられるような高価なガラス基板に代えて安価な材料から成る支持材を用いているため、低コスト化が図れる。
【００６６】
また、逆Ｖ字型溝を形成するノッチング工程に代えて、異方性エッチングを行うことで、ノッチング工程による第１の配線部の切削面への異物混入やコンタミネーション（汚染）が生成する等のトラブルを回避できる。
【００６７】
更に、第１の配線と第２の配線とが広面積で接触できるため、外部からのストレス等によりその接続面が離間し、断線する可能性は著しく低減し、両者の接続信頼性が向上する。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態の製造方法を示す断面図である。
【図２】本発明に係る第１の実施形態の製造方法を示す断面図である。
【図３】本発明に係る第１の実施形態の製造方法を示す断面図である。
【図４】本発明に係る第１の実施形態の製造方法を示す断面図である。
【図５】本発明に係る第１の実施形態の製造方法を示す断面図である。
【図６】本発明に係る第１の実施形態の製造方法を示す断面図である。
【図７】本発明に係る第１の実施形態の製造方法を示す断面図である。
【図８】本発明に係る第１の実施形態の製造方法を示す断面図である。
【図９】本発明に係る第２の実施形態の製造方法を示す断面図である。
【図１０】本発明に係る第２の実施形態の製造方法を示す断面図である。
【図１１】本発明に係る第３の実施形態の製造方法を示す断面図である。
【図１２】本発明に係る第３の実施形態の製造方法を示す断面図である。
【図１３】従来の半導体装置の製造方法を示す断面図である。
【図１４】従来の半導体装置の製造方法を示す断面図である。
【図１５】従来の半導体装置の製造方法を示す断面図である。
【図１６】従来の半導体装置の製造方法を示す断面図である。
【図１７】従来の半導体装置の製造方法を示す断面図である。
【図１８】従来の半導体装置を示す斜視図である。
【図１】
2004088085.tif 000003
【図２】
2004088085.tif 000004
【図３】
2004088085.tif 000005
【図４】
2004088085.tif 000006
【図５】
2004088085.tif 000007
【図６】
2004088085.tif 000008
【図７】
2004088085.tif 000009
【図８】
2004088085.tif 000010
【図９】
2004088085.tif 000011
【図１０】
2004088085.tif 000012
【図１１】
2004088085.tif 000013
【図１２】
2004088085.tif 000014
【図１３】
2004088085.tif 000015
【図１４】
2004088085.tif 000016
【図１５】
2004088085.tif 000017
【図１６】
2004088085.tif 000018
【図１７】
2004088085.tif 000019
【図１８】
2004088085.tif 000020