(57)【要約】【課題】小さな回路規模で、かつ歪みの少ない出力電圧を得る。【解決手段】変換部１００は、複数のコンバータ３０〜３Ｒを含み、それぞれＭ個毎に直列に接続された（Ｎ×Ｍ）個のキャパシタＣｋ，１１〜Ｃｋ，ＮＭを有する。これらは第１〜第５のパワースイッチＳｋ，１１〜Ｓｋ，４ＮＭ，Ｓｋ，５１により制御されて入力端子および出力端子にそれぞれ自在に接続されて、直流の入力電圧を順次整流して出力回路４０に供給する。出力回路４０では、複数のコンバータの出力を平均化して、さらに周期的に反転して交流電圧Ｖｏｕｔ（ｔ）を出力する。第１〜第５のパワースイッチＳｋ，１１〜Ｓｋ，５１は、カオス発生回路２０からのランダム信号Ｃｉ（ｔ）に基づいてパルス変調されたクロックパルスφｉｊにより駆動されて、そのスイッチングノイズが低減される。【選択図】  図１
2004254422.tif 000002
【特許請求の範囲】
【請求項１】
所定の入力電圧を複数のスイッチング手段を介して複数のキャパシタに充放電して、その昇降圧した所望の出力電圧を負荷に供給するスイッチトキャパシタ電源回路において、
該回路は、入力電圧を充放電する電荷転送用キャパシタであって、Ｍ個毎に直列に接続された（Ｍ×Ｎ）個（Ｍ，Ｎは、２以上の自然数）の電荷転送用キャパシタと、
該電荷転送用キャパシタをＭ個毎に交互に、かつ直列に接続してループ回路を形成し、そのループ回路における前記電荷転送用キャパシタの接続数を制御するＮ個の第１のスイッチング手段と、
前記電荷転送用キャパシタのＭ個毎の一方の電極を接地自在に制御するＮ個の第２のスイッチング手段と、
前記電荷転送用キャパシタのそれぞれＭ個毎の他方の電極に所定の入力電圧を印加自在に制御するＮ個の第３のスイッチング手段と、
前記電荷転送用キャパシタのそれぞれ他方の電極から充電電圧を出力自在に制御する（Ｍ×Ｎ個）の第４のスイッチング手段とを含むことを特徴とするスイッチトキャパシタ電源回路。
【請求項２】
所定の直流電圧を複数のスイッチング手段を介して複数のキャパシタに充放電して、その昇降圧した所望の波形の交流電圧を負荷に供給するスイッチトキャパシタ電源回路であって、
該回路は、入力した直流電圧を所定のクロックパルスに応動して順次所望の値に整流するコンバータと、該コンバータの出力を平均化する出力キャパシタと、該出力キャパシタからの出力電圧の極性を周期的に反転して出力する極性反転手段とを含み、
該コンバータは、入力電圧を充放電する電荷転送用キャパシタであって、Ｍ個毎に直列に接続された（Ｍ×Ｎ）個の電荷転送用キャパシタと、
電荷転送用キャパシタをＭ個毎に交互に、かつ直列に接続してループ回路を形成し、そのループ回路における前記電荷転送用キャパシタの接続数を制御するＮ個の第１のスイッチング手段と、
電荷転送用キャパシタのそれぞれＭ個毎の一方の電極を接地自在に制御するＮ個の第２のスイッチング手段と、
電荷転送用キャパシタのそれぞれＭ個毎の他方の電極に所定の入力電圧を印加自在に制御するＮ個の第３のスイッチング手段と、
電荷転送用キャパシタのそれぞれ他方の電極から充電電圧を出力自在に制御する（Ｍ×Ｎ）個の第４のスイッチング手段とを含むことを特徴とするスイッチトキャパシタ電源回路。
【請求項３】
請求項２に記載のスイッチトキャパシタ電源回路において、該回路は、直流電圧が印加される入力端子と前記出力キャパシタとの間に、複数個のコンバータが並列に接続されていることを特徴とするスイッチトキャパシタ電源回路。
【請求項４】
請求項１ないし請求項３のいずれかに記載のスイッチトキャパシタ電源回路において、該回路は、任意の値の初期値に基づいてランダムな信号を順次発生するカオス発生手段と、該カオス発生手段からのランダム信号に基づいて前記コンバータへのパルス幅変調したクロックパルスを生成するパルス発生手段とを含むことを特徴とするスイッチトキャパシタ電源回路。
【請求項５】
請求項４に記載のスイッチトキャパシタ電源回路において、カオス発生手段は、所定の電流源に基づいてその値より大または小であるか否かにより限界差演算をする演算手段と、該演算手段の結果に基づいてその値を追跡保持する追跡保持手段とを含むテント写像による一次元カオスのランダム信号を発生する回路であることを特徴とするスイッチトキャパシタ電源回路。
【請求項６】
請求項４に記載のスイッチトキャパシタ電源回路において、パルス発生手段は、カオス発生手段からのランダム信号を受けて、その値により抵抗値が変化する入力インバータと、該入力インバータにキャパシタを接続してその時定数の変化に基づいてパルス幅変調したクロックパルスを出力する出力手段とを含むことを特徴とするスイッチトキャパシタ電源回路。
【請求項７】
スイッチング素子を制御して所望の電源電圧を得るスイッチング電源におけるスイッチングノイズの低減方法において、該方法は、カオス発生手段により所定の初期値に基づいてランダムな信号を発生し、該カオス発生手段からのランダム信号に基づいてパルス幅変調したクロックパルスを生成し、該クロックパルスに基づいてスイッチング素子を制御することを特徴とするスイッチング電源におけるスイッチングノイズの低減方法。
【請求項８】
請求項７に記載のスイッチングノイズの低減方法において、前記ランダム信号は、所定の値より大である小であるか否かにより所定値を順次出力する限界差演算を用いたテント写像による一次元カオス信号であることを特徴とするスイッチング電源におけるスイッチングノイズの低減方法。
【請求項９】
請求項７に記載のスイッチングノイズの低減方法において、前記クロックパルスは、前記ランダム信号の値に基づいてキャパシタに接続する抵抗値を変化させて、その時定数の変化によりパルス幅が変調されることを特徴とするスイッチング電源におけるスイッチングノイズの低減方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチトキャパシタ電源回路およびスイッチング電源におけるスイッチングノイズの低減方法に係り、特に、たとえば、交流駆動される電子機器などに用いて好適なスイッチトキャパシタ電源回路およびスイッチング電源におけるスイッチングノイズの低減方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の電源回路として、コイルまたはトランス等の誘電素子を用いずに、基板上にＭＯＳＦＥＴなどの微細加工自在なスイッチング素子とキャパシタを配置して、そのスイッチング素子を制御することによりキャパシタの接続を自在に切り替えて所望の出力電圧を得ることができる小型、軽量なスイッチトキャパシタ電源回路が開発されている。
【０００３】
従来、上記のようなスイッチトキャパシタ電源回路として、たとえば、図３８および図４０に示すように、直流入力を交流変換して出力するものが知られている（たとえば、非特許文献１参照）。図３８に示すスイッチトキャパシタ電源回路は、直流電圧を略三角波に変換して出力するＤＣ−ＡＣ変換回路であり、リング回路２と、極性反転回路４とを含む。リング回路２は、入力した直流電圧Ｖｉｎを所定の値に順次整流して出力する回路であり、（２×Ｎ）個のパワースイッチＳ１１〜Ｓ２  Ｎと、Ｎ個のダイオードＤ１〜ＤＮと、Ｎ個の電荷転送用キャパシタＣ１〜ＣＮとを含む。第１のパワースイッチＳ２１〜Ｓ２Ｎと電荷転送用キャパシタＣ１〜ＣＮは、交互に、かつ直列に接続されてループ回路Ｌを形成している。キャパシタＣ１〜ＣＮの一方の電極には、第２のパワースイッチＳ１１〜Ｓ１Ｎがそれぞれ接続されて、それぞれ接地自在に制御される。キャパシタＣ１〜ＣＮの他方の電極には、ダイオードＤ１〜ＤＮが接続されて、それぞれ入力電圧Ｖｉｎが印加される。一方、極性反転回路４は、リング回路２からの出力Ｖｃｏを１周期毎に反転して交流電圧Ｖｏｕｔ（ｔ）を得る変換回路であり、出力キャパシタＣｏを介して第１のキャパシタＣ１の一方の電極に接続されている。この極性反転回路４は、４個のパワースイッチＳｏ１１〜Ｓｏ２２と、抵抗Ｒｏとを含み、スイッチＳｏ１１，Ｓｏ２２とスイッチＳｏ１２，Ｓｏ２１とがそれぞれ所定の周期Ｔｃにより交互にオンとされて、抵抗Ｒｏを介して交流電圧Ｖｏｕｔ（ｔ）が出力される。図３９には、それぞれのスイッチＳｉｊ，Ｓｏｉｊ（ｉ，ｊ＝１，２，３，．．．，Ｎ）を制御するクロックパルスφｉｊ，φｏｉｊが示されている。
【０００４】
次に、図４０に示すスイッチトキャパシタ電源回路は、図３８に示す回路におけるダイオードＤ１〜ＤＮをパワースイッチＳ３ｊに置き換えて、その変換効率を改善したものである。つまり、ダイオードの閾値電圧低下がない分変換効率を高めたものである。この場合、上記と同様に、パワースイッチＳｉｊは、図４１に示すように、重なり合いのないＮ相のクロックパルスφｉｊによって駆動される。第１のパワースイッチＳ２ｊに対するクロックパルスφ２ｊは、第２のパワースイッチφ１ｊへのクロックパルスφ１ｊを反転したパルスに設定されている。出力電流が零であり、パワースイッチφｉｊによる電圧低下がないものと仮定すると、同図中のリング回路４における出力電圧Ｖｃｏは、次式で与えられる。
【数１】
2004254422.tif 000003
ＰとＱは、それぞれ入力端子と出力端子にパワースイッチφｉｊを介して直列に接続されるキャパシタＣ１〜ＣＮの数であり、Ｐ∈｛１，２，．．．，Ｎ｝と、Ｑ∈｛１，２，．．．，Ｎ｝の条件を満たす。上記と同様に、極性反転回路４においては、出力キャパシタＣｏを介してリング回路２から受けた電圧Ｖｃｏの極性を１周期毎に反転して、ＡＣ電圧Ｖｏｕｔ（ｔ）を出力する。
【０００５】
【非特許文献１】「“Ｒｉｎｇ  ｔｙｐｅ  ｓｗｉｔｃｈｅｄ−ｃａｐａｃｉｔｏｒ  ｗａｖｅｆｏｒｍ  ｇｅｎｅｒａｔｏｒｓ”（Ｐｒｏｃ．  Ｏｆ  ｔｈｅ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｎｏｎｌｉｎｅａｒ  Ｔｈｅｏｒｙ  ａｎｄ  ｉｔｓ  Ａｐｐｌｉｃａｔｉｏｎｓ，  Ｖｏｌ．１，ｐｐ３４３−３４６，２０００−９，  Ｎ．Ｈａｒａ，Ｉ．Ｏｏｔａ，Ｆ，Ｕｅｎｏ）」
【非特許文献２】「ＥＭＩ低減化のためのスイッチングノイズ・スペクトラム拡散技術を用いたＤＣ−ＤＣ変換回路（第１５回回路とシステム（軽井沢）ワークショップ（２００２年４月）、小林春夫等他７名）」
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術では、所定の直流入力Ｖｉｎに対して略三角波となる出力を得るので、たとえば正弦波出力を理想波形とした場合に、その波形と比較して歪みが大きくなるという欠点があった。また、負荷に応じた所望の出力波形を得ることが難しく、さらに入力波形に対しても対応することが困難であった。
【０００７】
ところで、上記のようなＭＯＳＦＥＴあるいはサイリスタなどのスイッチを含むスイッチング電源においては、スイッチング動作にともなう雑音の発生が大きな問題のひとつとなっている。このスイッチング雑音に対しては、従来、フィルタ回路などの回路的対策やシールドなどの電磁気的対策により対処されてきた。しかしながら、近年、これらの方法とは異なり、雑音のピーク値を低減するランダムスイッチングという手法が注目を集めている。図４２には、Ｍ系列雑音を適用したスイッチング電源におけるスイッチングノイズの低減方法が示されている（たとえば、非特許文献２）。この方法を適用したシステムは、Ｍ系列雑音発生回路６と、マルチプレクサ８、シフトレジスタ１０と、パルス幅変調回路１２とを含み、Ｍ系列雑音発生回路６からの疑似ランダム信号に基づいて生成したクロックパルスにより電源回路１のスイッチを制御していた。
【０００８】
しかしながら、図４２に示す従来の技術では、ノイズ拡散を十分に行なうにあたって、周期長が長い乱数が必要であるため、疑似ランダム信号を発生するＭ系列発生回路６の規模が大となるという欠点があった。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、歪みの少ない変換効率のよい回路を実現することができ、さらに、様々な入出力波形に対応することができ、かつ回路規模の低減を図ることができるスイッチトキャパシタ電源回路を提供することを目的とする。また、本発明の他の目的は、小さい回路規模によってノイズ拡散の高効率化を図ることができるスイッチング電源におけるノイズ低減方法を提供することにある。
【００１０】
【発明を解決するための手段】
本発明によるスイッチトキャパシタ電源回路は、上記課題を解決するために、所定の入力電圧を複数のスイッチング手段を介して複数のキャパシタに充放電して、その昇降圧した所望の出力電圧を負荷に供給するスイッチトキャパシタ電源回路において、入力電圧を充放電するキャパシタであって、Ｍ個毎に直列に接続された（Ｍ×Ｎ）個の電荷転送用キャパシタ（Ｃｋ，１１〜Ｃｋ，ＮＭ）と、電荷転送用キャパシタをＭ個毎に交互に、かつ直列に接続してループ回路を形成し、そのループ回路における電荷転送用キャパシタの接続数を制御するＮ個の第１のスイッチング手段（Ｓｋ，２１〜Ｓｋ，２Ｎ）と、電荷転送用キャパシタのそれぞれＭ個毎の一方の電極を接地自在に制御するＮ個の第２のスイッチング手段（Ｓｋ，１１〜Ｓｋ，１Ｎ）と、電荷転送用キャパシタのそれぞれＭ個毎の他方の電極に所定の入力電圧を印加自在に制御するＮ個の第３のスイッチング手段（Ｓｋ，３１〜Ｓｋ，３Ｎ）と、電荷転送用キャパシタのそれぞれ他方の電極から充電電圧を出力自在に制御する（Ｍ×Ｎ個）の第４のスイッチング手段（Ｓｋ，４１〜Ｓｋ，４ＮＭ）とを含むことを特徴とする。これにより、それぞれＭ個毎の電荷転送用キャパシタの充放電数を制御して、所望の波形の出力電圧を得る。
【００１１】
また、本発明によるスイッチトキャパシタ電源回路は、所定の直流電圧を複数のスイッチング手段を介して複数のキャパシタに充放電して、その昇降圧した所望の波形の交流電圧を負荷に供給するスイッチトキャパシタ電源回路であって、入力した直流電圧を所定のクロックパルスに応動して所定の値に整流するコンバータ（３０〜３Ｒ）と、コンバータの出力を平均化する出力キャパシタ（Ｃｏ）と、出力キャパシタの出力電圧の極性を周期的に反転して出力する極性反転手段（Ｓｏ１１〜Ｓｏ２２，Ｒｏ）とを含み、コンバータは、入力電圧を充放電する電荷転送用キャパシタであって、Ｍ個毎に直列に接続された（Ｍ×Ｎ）個の電荷転送用キャパシタ（Ｃｋ，１１〜Ｃｋ，ＮＭ）と、電荷転送用キャパシタをＭ個毎に交互に、かつ直列に接続してループ回路を形成し、そのループ回路における電荷転送用キャパシタの接続数を制御するＮ個の第１のスイッチング手段（Ｓｋ，２１〜Ｓｋ，２Ｎ）と、電荷転送用キャパシタのそれぞれＭ個毎の一方の電極を接地自在に制御するＮ個の第２のスイッチング手段（Ｓｋ，１１〜Ｓｋ，１Ｎ）と、電荷転送用キャパシタのそれぞれＭ個毎の他方の電極に所定の入力電圧を印加自在に制御するＮ個の第３のスイッチング手段（Ｓｋ，３１〜Ｓｋ，３Ｎ）と、電荷転送用キャパシタのそれぞれ他方の電極から充電電圧を出力自在に制御する（Ｎ×Ｍ）個の第４のスイッチング手段（Ｓｋ，４１〜Ｓｋ，４ＮＭ）とを含むことを特徴とする。これにより、直流電圧をＭ個の電荷転送用キャパシタの充放電数を制御したコンバータにより所望の値に整流して、その結果を出力キャパシタを介して極性反転手段に供給し、順次周期的に反転して所望の交流電圧を得る。
【００１２】
この場合、本発明によるスイッチトキャパシタ電源回路は、直流電圧が印加される入力端子（Ｖｉｎ）と出力キャパシタ（Ｃｏ）との間に、複数個のコンバータ（３０〜３Ｒ）が並列に接続されていることにより、それぞれのコンバータでの電荷転送用キャパシタの充放電数を任意に制御して、さらに所望の波形の出力電圧を得る。
【００１３】
有利には、本発明によるスイッチトキャパシタ電源回路は、任意の値の初期値に基づいてランダムな信号を順次発生するカオス発生手段（２０）と、カオス発生手段からのランダム信号に基づいてコンバータへのパルス幅変調したクロックパルスを生成するパルス発生手段（２２）とを含むことにより、カオス発生による有効なランダム信号に基づいてパルス幅変調したクロックによりスイッチング手段を制御してダイナミックレンジでのスイッチングノイズを低減する。
【００１４】
この場合、カオス発生手段（２０）は、所定の電流源に基づいてその値より大または小であるか否かにより限界差演算をする演算手段（２０２）と、演算手段の結果に基づいてその値を追跡保持する追跡保持手段（２０４）とを含むテント写像による一次元カオスのランダム信号を発生する回路であることにより、限界差演算とその追跡保持により効率的にランダム信号を発生する。
【００１５】
また、パルス発生手段（２２）は、カオス発生手段（２０）からのランダム信号を受けて、その値により抵抗値が変化する入力インバータ（３０２）と、入力インバータにキャパシタ（Ｃｃ）を接続してその充放電結果に基づいてパルス幅変調したクロックパルスを出力する出力手段（３０４）とを含むことにより、ランダム信号に応動して有効なパルス幅変調したクロックをコンバータに供給する。
【００１６】
一方、本発明によるスイッチングノイズの低減方法は、スイッチング素子を制御して所望の電源電圧を得るスイッチング電源におけるスイッチングノイズの低減方法において、カオス発生手段（２０）により所定の初期値に基づいてランダムな信号を発生し、そのカオス発生手段からのランダム信号に基づいてパルス幅変調したクロックパルスを発生し、そのクロックパルスに基づいてスイッチング素子を制御することを特徴とする。これにより、カオス発生手段によるランダムな信号に基づいて有効にパルス幅変調されたクロックによりスイッチング素子を制御して、ダイナミックレンジでのスイッチングノイズが低減される。
【００１７】
この場合、ランダム信号は、所定の値より大である小であるか否かにより所定値を順次出力する限界差演算を用いたテント写像による一次元カオス信号であることにより、効率的なランダム信号を発生する。
【００１８】
また、クロックパルスは、カオス発生回路からのランダム信号の値に基づいてキャパシタに接続する抵抗値を変化させて、その充放電速度によりパルス幅が変調されることにより、ランダム信号に応動した効率的なパルス幅変調をしたクロックをスイッチング素子に供給する。
【００１９】
【発明の実施の形態】
次に、添付図面を参照して本発明によるスイッチトキャパシタ電源回路およびスイッチング電源におけるスイッチングノイズの低減方法の実施の形態を詳細に説明する。図１ないし図８には、本発明によるスイッチングノイズの低減方法が適用されたスイッチトキャパシタ電源回路の一実施形態が示されている。本実施形態によるスイッチング電源は、所定の直流電圧Ｖｉｎを複数のパワースイッチを介して複数のキャパシタに充放電して所望の出力電圧Ｖｏｕｔ（ｔ）を得るスイッチトキャパシタ回路であり、本実施形態では、たとえば図１に示すように、直流電圧Ｖｉｎを交流電圧Ｖｏｕｔに変換する変換部１００と、そのスイッチング素子を制御する制御部２００とを含む。
【００２０】
特に、本実施形態では、制御部２００に本願特有のカオス発生回路２０とパルス発生回路２２とが適用されて、それらの回路により発生するクロックパルスによってパワースイッチを制御する点と、たとえば図２に示すように、変換部１００に、スイッチトキャパシタを含むコンバータ３０〜３Ｒを複数個並列に接続して、その出力Ｖ１，ｃｏ〜ＶＲ，ｃｏを平均化して所望の波形の電圧を得ている点と、それらのコンバータ３０〜３Ｒとして、たとえば図４に示すように、複数個直列に接続された電荷転送キャパシタＣｋ，１１〜Ｃｋ，ＮＭを含む本願特有の回路がそれぞれ適用されている点とが主な特徴点である。
【００２１】
各部の詳細を説明すると、変換部１００は、図２に示すように、複数のコンバータ３０〜３Ｒと、出力回路４０とを含み、本実施形態では、Ｒ個のコンバータ３０〜３Ｒが入力端子Ｖｉｎと出力回路４０との間に並列に接続されている。本実施形態では、出力回路４０は、図３８および図４０に示すものと同様に、出力キャパシタＣｏと、４個のスイッチＳｏ，１１〜Ｓｏ，２２および抵抗Ｒｏを有する極性反転回路４とを含み、出力キャパシタＣｏにより平均化したコンバータ出力を極性反転回路４のスイッチＳｏ１１〜Ｓｏ２２により１周期毎に反転して交流出力を得るようになっている。図３には、スイッチＳｏ，１１〜Ｓｏ，２２を制御するクロックパルスφｏ，１１〜φｏ，２２が示されている。
【００２２】
一方、コンバータ３０〜３０Ｒは、本実施形態では、たとえば、図４に示すように、（Ｍ×Ｎ）個の電荷転送用キャパシタＣｋ，１１〜Ｃｋ，ＮＭ（添字ｋはコンバータの個数番号）と、それぞれＮ個の第１〜第３のパワースイッチＳｋ，１１〜Ｓｋ，３Ｎと、（Ｍ×Ｎ）個の第４のパワースイッチＳｋ，４１〜Ｓｋ，４ＮＭと、第５のパワースイッチＳｋ，５１とを含む。電荷転送用キャパシタＣｋ，１１〜Ｃｋ，ＮＭは、それぞれＭ個毎に直列に接続されて、第１のパワースイッチＳｋ，２１〜Ｓｋ，２Ｎとともにループ回路Ｌを形成している。第１のパワースイッチＳｋ，２１〜Ｓｋ，２Ｎは、ループ回路ＬにおいてＭ個毎の電荷転送キャパシタＣｋ，１１〜Ｃｋ，ＮＭをさらに直列に接続して、その接続数を制御するスイッチであり、本実施形態では、たとえば複数個のＭＯＳＦＥＴが並列に接続されて集積されたスイッチング素子（図示略）がそれぞれ適用されている。
【００２３】
第２のパワースイッチＳｋ，１１〜Ｓｋ，１Ｎは、Ｍ個毎に直列接続された電荷転送用キャパシタＣｋ，１１〜Ｃｋ，ＮＭのそれぞれ一端のキャパシタＣｋ，ｉ１（ｉ＝１，２，．．．，Ｎ）の一方の電極とグランド接点との間に接続されて、電荷転送用キャパシタＣｋ，１１〜Ｃｋ，ＮＭをＭ個毎に接地自在に制御するスイッチである。本実施形態では、第２のパワースイッチＳｋ，１１〜Ｓｋ，１Ｎは、第１のパワースイッチＳｋ，２１〜Ｓｋ，２ｎと同様に、複数個のＭＯＳＦＥＴが集積されて形成されたスイッチング素子が用いられている。第３のパワースイッチＳｋ，３１〜Ｓｋ，３Ｎは、入力電圧Ｖｉｎが供給される入力端子とＭ個毎の電荷転送用キャパシタＣｋ，１１〜Ｃｋ，ＮＭのそれぞれ他端のキャパシタＣｋ，ｉＭの他方の電極との間に接続されて、電荷転送用キャパシタＣｋ，１１〜Ｃｋ，ＮＭに、それぞれ入力電圧Ｖｉｎを印加自在に制御するスイッチング素子である。この第３のパワースイッチＳｋ，３１〜Ｓｋ，３Ｎは、本実施形態では、上記各スイッチと同様に、複数個のＭＯＳＦＥＴが集積されたスイッチング素子が用いられている。
【００２４】
第４のパワースイッチＳｋ，４１〜Ｓｋ，４Ｎは、出力回路４０への出力端子Ｖｋ，ｃｏとそれぞれの電荷転送用キャパシタＣｋ，１１〜Ｃｋ，ＮＭの他方の電極との間にそれぞれ接続されて、それぞれの電荷転送用キャパシタＣｋ，１１〜Ｃｋ，ＮＭの充電電圧を放電自在に制御するスイッチであり、本実施形態では上記各スイッチと同様にＭＯＳＦＥＴが集積されたスイッチング素子が用いられている。第５のパワースイッチｋ，５１は、出力端子Ｖｋ，ｃｏとグランド接点との間に接続されて、出力端子Ｖｋ，ｃｏを接地自在に制御するスイッチであり、本実施形態では、上記と各スイッチと同様に、ＭＯＳＦＥＴが集積されたスイッチング素子が用いられている。
【００２５】
図１に戻って、本実施形態の制御部２００は、カオス発生回路２０と、パルス発生回路２２とを含み、任意の初期値Ｘ１（０）〜ＸＭ（０）に基づいて発生したランダム信号Ｃ１（ｔ）〜ＣＭ（ｔ）により生成したクロックパルスφｋ，ｉｊを上記各パワースイッチＳｋ，ｉｊに供給するスイッチ制御回路である。本実施形態によるカオス発生回路２０は、たとえば図６に示すように、それぞれ複数のＭＯＳＦＥＴとキャパシタにより形成された限界差演算部２０２と、追跡保持部２０４と、出力部２０６とを含み、次式（２）、（３）により表わされるランダム信号Ｃｉ（ｔ）を発生する回路である。
【数２】
2004254422.tif 000004
【数３】
2004254422.tif 000005
限界差演算部２０２は、上式（３）の波括弧内の第２項に従った演算出力を得る回路であり、たとえば、２組の差動増幅器Ａ１，Ａ２により形成されている。第１の差動増幅器Ａ１は、一方のトランジスタに電流源Ｉ１が接続されており、追跡保持部２０４からの前電流Ｘｉ（ｔ）の値が電流源Ｉ１の値（上式（２）のカッコ内０．５に相当）より大であるか小であるかによって、その限界差（上式（３）のカッコ内○―演算子）を求めて出力する回路である。この場合、上式（３）により限界差演算は、電流Ｘｉ（ｔ）の値が０．５より大のとき、Ｘｉ（ｔ）から０．５を減算し、Ｘｉ（ｔ）の値が０．５以下の場合に零となる。限界差演算の結果は、さらに第２の差動増幅器Ａ２により２倍に増幅されて追跡保持回路２０４に出力される。
【００２６】
追跡保持部２０４は、限界差演算部２０２の出力を保持して、その結果に基づいて上式（３）の残りの演算に従って次出力Ｘｉ（ｔ＋１）を追跡演算する回路であり、たとえば、現出力Ｘｉ（ｔ）または次出力Ｘｉ（ｔ＋１）を保持する２個のキャパシタＣｐ１，Ｃｐ２を介した差動増幅器により形成されている。より詳しくは、キャパシタＣｐ１は、クロックφｉｎに応動して入力する初期値Ｘｉ（０）およびクロックφ￣に応動して限界差演算部２０２からの演算結果を保持して出力する保持回路である。キャパシタＣｐ２は、クロックφに応動して現出力Ｘｉ（ｔ）を保持して限界差演算部２０２に供給する保持回路である。図７には、それぞれのクロックφ，φ￣，φｉｎが示されている。
【００２７】
出力部２０６は、上式（２）により表わされる出力Ｃｉ（ｔ）を得る回路であり、本実施形態では、たとえば２組のインバータＡ３，Ａ４と電流源Ｉｂを含む差動増幅器Ａ５とにより形成されている。より詳しくは、差動増幅器Ａ５は、一方のトランジスタに電流源Ｉｂが接続されており、他方のトランジスタの出力が追跡保持部２０４の出力を受ける入力トランジスタＴ１の高電位側に接続されて、インバータＡ３の入力に共通接続されている。インバータＡ３の入力は、現電流Ｘｉ（ｔ）と電流源Ｉｂの差として、次段のインバータＡ４に供給される。つまり、電流Ｘｉ（ｔ）が電流源Ｉｂより大となったとき、インバータ入力が”Ｈｉｇｈ”となり、電流Ｘｉ（ｔ）が電流源Ｉｂより小となった場合にインバータ入力が”Ｌｏｗ”となる。インバータＡ４は、前段のインバータＡ３により反転増幅した出力をさらに反転増幅して出力する。出力結果Ｃｉ（ｔ）は、パルス発生回路２２に供給される。
【００２８】
パルス発生回路２２は、カオス発生回路２０からのランダム信号Ｃｉ（ｔ）を受けて、そのランダム信号Ｃｉ（ｔ）に応動したクロックパルスφｋ，ｉｊを生成する回路であり、本実施形態では、たとえば図８に示すように、抵抗Ｒｃ，ＲｃおよびキャパシタＣｃを電源電圧Ｖｄｄに接続する入力インバータ３０２と、出力インバータ３０４とを含む。入力インバータ３０２は、カオス発生回路２０からのランダム信号Ｃｉ（ｔ）が供給される複数のＭＯＳＦＥＴを含み、それぞれ抵抗Ｒｓ１をバイパス自在に接続して、図示上下対象になるように従列接続されて、その一方が電源電圧Ｖｄｄに接続され、他方が接地されている。さらに、入力インバータ３０２のゲート入力と反転出力は、ｃ−ｄ−ａのルートにより抵抗Ｒｃ、Ｒｃを介して接続され、その反転出力が出力インバータ３０４の第１のトランジスタＭ１のゲート入力に共通接続されている。出力インバータ３０４は、２段に形成されて、１段目の反転出力ｂを介してキャパシタＣｃに電源電圧Ｖｄｄを印加自在に接続されている。ちなみに、図９および図１０には、パルス発生回路２２の等価回路が示されている。すなわち、図８に示すパルス発生回路２２は、トランジスタによる損失を無視すると、図９および図１０に示すように、キャパシタＣｃと抵抗（Ｒｃ＋Σｉ＝１￣ＭＲｓｉＣｉ（ｔ）￣）（正しい表記は各図参照）の直列接続となって、その時定数の変化によってパルス幅変調する回路となっている。
【００２９】
次に、本実施形態によるスイッチトキャパシタ電源回路の動作とともにそのスイッチングノイズの低減方法を説明すると、まず、制御部２００を駆動して、それぞれのパワースイッチＳｋ，ｉｊを制御するクロックパルスφｋ，ｉｊを生成する。この場合、カオス発生回路２０では、それぞれのパルスクロックφｋ，ｉｊをパルス幅変調するためのランダム信号Ｃｉ（ｔ）を発生する。カオス発生回路２０の追跡保持部２０４に、クロックφｉｎおよびφが供給されて、初期値Ｘｉ（０）が入力されると、追跡保持部２０４では、その値によりキャパシタＣｐ１，Ｃｐ２が充電されて、現電流Ｘｉ（ｔ）としてＸｉ（０）による電流が流れる。次に、キャパシタＣｐ２を介した現電流Ｘｉ（ｔ）は、限界差演算部２０２に供給されて、電流源Ｉ１と比較されて、その結果が限界差演算に従って追跡保持部２０４に供給される。次いで、クロックφがオフとなって、つまりクロックφ￣（「φ￣」はφの反転を示す）、がオンとなると、限界差演算の結果がＣｐ１に供給されて保持される。以下、クロックφ，φ￣のオン、オフにより、限界差演算に従ったカオス信号Ｘｉ（ｔ）が追跡保持部２０４に流れる。現電流Ｘｉ（ｔ）は、出力部２０６により電流源Ｉｂと比較されて、上式（２）に従ったランダム信号Ｃｉ（ｔ）としてパルス発生回路２２に供給される。
【００３０】
次に、カオス発生回路２０からのランダム信号Ｃｉ（ｔ）を受けたパルス発生回路２２では、たとえば、初期状態として入力インバータ３０２の１段目の反転出力ａ（以下、節点ａ）が”Ｌｏｗ”であるとすれば、出力インバータ３０４の１段目の反転出力ｂ（以下、節点ｂ）は、”Ｈｉｇｈ”となっている。ここで、トランジスタによる損失を無視できると仮定すると、図８に示す回路は図９に示す等価回路として表わされる。つまり、キャパシタＣｃと抵抗Ｒｃ＋Σｉ＝１￣ＭＲｓｉＣｉ（ｔ）￣（正しい表記は図９、図１０参照）との直列回路となって表わされる。キャパシタＣｃへの充電速度は、時定数
【数４】
2004254422.tif 000006
によって決定されるので、”Ｈｉｇｈ”状態のランダム信号Ｃｉ（ｔ）が多い場合には充電が速く、”Ｌｏｗ”状態のランダム信号Ｃｉ（ｔ）が多い場合には充電が遅くなる。その際、カオス発生回路２０の発振周波数をｆｃとし、パルス発生回路２２の発振周波数をｆｐとすると、次の条件式（５）を満たすものとする。
【数５】
2004254422.tif 000007
つまり、パルス発生回路２２の発振周波数ｆｐは、カオス発生回路２０の発振周波数ｆｃより小であり、かつその整数倍ではないものとする。
【００３１】
次に、キャパシタＣｃへの充電が進むと、入力インバータ３０２のゲート入力ｃ（以下、節点ｃ）の電圧が降下していき、出力インバータ３０４の第１段目のトランジスタＭ１の閾値より節点ｃの電圧が低くなると、節点ａ，ｂ，ｃの状態が反転する。すなわち、節点ａ，ｂ，ｃの状態は、それぞれ”Ｈｉｇｈ”，”Ｌｏｗ”，”Ｌｏｗ”となって、キャパシタＣｃから放電が始まる。節点ａの状態反転の仕方には、キャパシタＣｃの充電中に、ランダム信号Ｃｉ（ｔ）の状態変化がない場合と、ランダム信号Ｃｉ（ｔ）の状態変化がある場合の２通りがある。ランダム信号Ｃｉ（ｔ）の状態変化がある場合には、抵抗値Σｉ＝１￣ＭＲｓｉＣｉ（ｔ）￣（正しい表記は図９、図１０参照）が変化するため、状態変化がない場合に比べて、さらに充電時間が長くなる場合と短くなる場合がある。この場合、上記と同様に、トランジスタによる損失を無視できると仮定すると、節点ａ，ｂ，ｃの状態がそれぞれ”Ｈｉｇｈ”，”Ｌｏｗ”，”Ｌｏｗ”となり、図８に示す回路は図１０に示す等価回路として表わすことができる。
【００３２】
次に、キャパシタＣｃの放電が進むと、節点ｃの電圧が上昇していき、出力インバータ３０４の１段目の閾値より節点ｃの電圧が高くなる。このとき、節点ａ，ｂ，ｃの状態が反転する。すなわち、節点ａ，ｂ，ｃの状態は、それぞれ”Ｌｏｗ”，”Ｈｉｇｈ”，”Ｈｉｇｈ”となって、キャパシタＣｃへの充電が始まる。節点ａの状態反転の仕方には、上記と同様に、放電時間中のランダム信号Ｃｉ（ｔ）の状態の変化によって放電時間が長くなる場合と、短くなる場合がある。以下同様に、上記動作を繰り返すことにより、クロックパルスのパルス幅変調が行なわれる。生成されたクロックパルスφｋ，ｉｊは、コンバータ３０〜３Ｒにそれぞれ供給される。
【００３３】
次に、図４において制御部２００からのクロックパルスφｉｊを受けたコンバータ３０〜３Ｒでは、それぞれのパワースイッチＳｋ，ｉｊがオン・オフ制御されて、直流電圧Ｖｉｎを順次整流した交流電圧Ｖｋ，ｃｏを得る。それぞれのクロックパルスφｉｊは、パルス幅変調されるが、基本的には、たとえば、図５に示すように、第２および第５のパワースイッチＳｋ，１ｊ，Ｓｋ，５１に対する第１および第５のクロックパルスφ１ｊ，φ５１は、重なり合いのないＮ相のクロックパルスである。第２のパワースイッチＳｋ，２ｊのための第２のクロックパルスφ２ｊは、第１のクロックパルスφ１ｊを反転したクロックパルスであり、第３のパワースイッチＳｋ，３ｊのための第３のクロックパルスφ３ｊは、第１のクロックパルスφ１ｊを巡回的にシフトさせることによって得られるクロックパルスである。また、第４のパワースイッチＳｋ，４ｍのためのクロックパルスφ４ｍは、重なりあいのないＮ相のクロックパルスであり、次の条件式（６）を満足するように設定されている。
【数６】
2004254422.tif 000008
上式（６）において、パラメータｌ（エル）は、出力電圧Ｖｋ，ｃｏの波形によって決定される。ここで、出力電流が零であり、スイッチによる電圧低下がないものと仮定すると、出力電圧Ｖｋ，ｃｏは次式（７）により表わされる。
【数７】
2004254422.tif 000009
パラメータＰとＱは、それぞれ入力端子と出力端子にスイッチＳｋ，ｉｊを介して直列に接続されるキャパシタＣｋ，ｉｊの数である。図５において、パラメータＰとＱは、それぞれ第３および第４のパワースイッチＳｋ，３ｊ，Ｓｋ，４ｊのタイミングによって決定されて、Ｐ∈｛Ｍ，２Ｍ，．．．，ＮＭ｝、Ｑ∈｛１，２，．．．，ＮＭ｝の条件を満たす。すなわち、コンバータブロックは、パラメータＰとＱの比を制御することで、出力電圧Ｖｋ，ｃｏの波形を変化することができる。
【００３４】
次に、コンバータ３０〜３Ｒからの出力Ｖｋ，ｃｏは、出力キャパシタＣｏにより平均化されて極性反転回路４に供給される。平均化された波形は、極性反転回路４において、図３に示すように、スイッチＳｏ１１，Ｓｏ２２とスイッチＳｏ１２，Ｓｏ２１とが交互に所定の周期Ｔｃによりオンとなるように、クロックパルスφｏ１１〜φｏ２２に応動して制御されて、その出力電圧の極性が１周期ごとに反転して、交流電圧Ｖｏｕｔ（ｔ）が抵抗Ｒｏを介して出力される。
【００３５】
以上のように本実施形態によるスイッチトキャパシタ電源回路によれば、直流電圧Ｖｉｎを整流するそれぞれのコンバータ３０〜３Ｒとして、そのループ回路ＬにＭ個毎に直列に接続されたＮ組のキャパシタＣｋ，１１〜Ｃｋ，ＮＭを含むので、第３および第４のパワースイッチＳｋ，３ｊ，Ｓｋ，４ｍの制御により、入力端子および出力端子に接続するキャパシタＣｋ，１１〜Ｃｋ，ＮＭの数を自在に制御して、所望の波形の出力電圧Ｖｋ，ｃｏを得ることができる。さらに、並列に接続された複数のコンバータ３０〜３Ｒを含むので、それらの出力波形を組み合わせて平均化することにより、出力電圧Ｖｏｕｔ（ｔ）を歪の少ない理想的な波形にすることができる。
【００３６】
本実施形態の効果を明確にするため、たとえば、図１１および図１３に示す実施例について図４０に示す従来のものと比較して回路シミュレーションを実行した。図１１に示す本実施形態では、コンバータを１個適用した場合の例であり、図１３に示すものは２個適用した場合の例である。それぞれのコンバータには２個直列のキャパシタＣｋ，ｉｊを２組づつ採用したものである。使用するパワースイッチとしては、ＩＧＢＴなどのサイリスタでもよいが、本実施形態ではＣＭＯＳプロセスを仮定してＭＯＳＦＥＴを複数個並列に接続したスイッチング素子が有利に適用されている。
【００３７】
図１５には、図４０に示す比較例によるスイッチトキャパシタ電源回路の出力電圧特性が示されている。この場合、入力電圧Ｖｉｎ＝３．５Ｖ，出力抵抗Ｒｏ＝１ｋΩ，出力キャパシタの容量Ｃｏ＝０Ｆ，電荷転送用キャパシタＣ１〜Ｃ５＝４００ｎＦ，ならびに周期Ｔｃ＝４μｓの条件下によりシミュレーションを実行した。出力波形の誤差Ｅｒは、次式（８）により求めた結果、３．１％以下であった。
【数８】
2004254422.tif 000010
上式（８）において、Ｖｉｄｅａｌ（ｔ）は、理想の出力電圧であり、Ｔｓｔｄは回路が定常状態であるときの時間である。
【００３８】
図１６には、図１１に示す本実施例によるスイッチトキャパシタ電源回路の出力電圧特性が示されている．この場合、入力電圧Ｖｉｎ＝３．５Ｖ，出力抵抗Ｒｏ＝１ｋΩ，出力キャパシタの容量Ｃｏ＝０Ｆ，電荷転送用キャパシタＣ１１〜Ｃ２２＝４００ｎＦ，ならびに周期Ｔｃ＝４μｓの条件下によりシミュレーションを実行した。上記と同様に、上式（７）により出力波形の誤差Ｅｒを求めると、本実施例では誤差Ｅｒ＝０．５％以下となった。この結果、図１１に示す本実施例によるスイッチトキャパシタ電源回路のほうが図４０に示す比較例のものと比較して、誤差の少ない出力波形を得ることができた。また、図１５および図１６に示す出力波形から明らかなように、本実施例の回路における出力電圧の振幅は図４０に示す回路のものより小となっている。しかしながら、出力波形の形状を決定するステップ数は等しくなる。その場合、出力キャパシタＣｏにより出力電圧を平滑化してＡＣ出力を得るので、振幅に対するステップ数の比から本実施形態のほうが有利となる。さらに、図１１に示す本実施例による回路では、１５個のパワースイッチと５個のキャパシタにより形成されている。これと比較して、図４０に示す比較例による回路では、１９個のスイッチと６個のキャパシタが用いられており、本実施形態のほうが誤差が少なく、かつ規模が小さい回路により構成することができることがわかる。
【００３９】
次に、図１７には、図１１に示す本実施例の回路と図４０に示す比較例の回路とで出力抵抗Ｒｏを変化させた場合の出力電圧の誤差の変化が示されている。同図から明らかなように、実線により示す本実施例による回路においては、Ｒｏ＞５０Ωの条件下で誤差が５％以下となり、破線により示す比較例の回路ではＲｏ＞１００Ωの条件下で誤差が５％以下となった。これにより、本実施例の回路のほうが比較例の回路と比較して、負荷変動に対して誤差の少ない回路を実現することができる。
【００４０】
図１８および図１９には、図４０に示す比較例の回路と図１１に示す本実施例の回路とで出力キャパシタＣｏを変化させた場合の出力電圧の波形が示されている。これらの図から明らかなように、図１９に示す本実施例による回路のほうが出力キャパシタＣｏの変化に対する影響が少ないことがわかる。
【００４１】
次に、図２０および図２１には、図１３に示す２つのコンバータを適用した場合における実施例の回路による出力電圧特性が示されている。この場合、入力電圧Ｖｉｎ＝３．５Ｖ，出力抵抗Ｒｏ＝１ｋΩ，出力キャパシタの容量Ｃｏ＝０Ｆ，電荷転送用キャパシタＣ１１〜Ｃ２２＝４００ｎＦ，ならびに周期Ｔｃ＝４μｓの条件下により回路シミュレーションを実行した。このシミュレーションでは、サイン波形を出力するため、クロックパルスφｉｊを図１４に示すように設定した。図２１から明らかなように、本実施例による回路では、２つのコンバータ３０，３２により異なる波形のＶ１，ｃｏ，Ｖ２，ｃｏを出力することができる。これにより、図２０に示すように、２つの波形を平均化した略サイン波形に近い出力波形Ｖｏｕｔ（ｔ）を出力することができる。また、さらに他の様々な波形にも対応することができる。
【００４２】
図２２および図２３には、出力キャパシタＣｏ＝２００ｎＦ，出力抵抗Ｒｏ＝１ｋΩに設定した場合における図４０に示す比較例、及び図１３に示す本実施例による出力電圧特性が示されている。これらの図において、破線は理想のサイン波形を示す。これらの図から明らかなように、図２３に示す本実施例の回路による出力波形のほうが図２２に示す比較例のものより理想のサイン波形に近いものとなった。ちなみに、前記（８）により誤差Ｅｒを求めると、図２３に示す本実施例の回路による出力波形の誤差は、Ｅｒ＝１．７％以下となり、図２２に示す比較例の回路による誤差はＥｒ＝４．０％以下となった。
【００４３】
さらに、本実施形態によるスイッチトキャパシタ電源回路によれば、一次元カオスを利用したカオス発生回路２０によりランダム信号Ｃｉ（ｔ）を発生して、そのランダム信号Ｃｉ（ｔ）に基づいてパルス幅変調したクロックパルスφｋ，ｉｊをそれぞれのコンバータ３０〜３Ｒに供給するので、出力電圧のスイッチングノイズを有効に低減することができる。たとえば、図１１に示す回路を適用して回路シミュレーションを行なった。ただし、ノイズの影響を明らかにするために、出力キャパシタＣｏを０Ｆに設定した場合について実行した。パルス発生回路としては、図２４に示すように、ランダム信号Ｃ１（ｔ）の１入力の回路を適用し、カオス発生回路としては、図６に示す回路２０をそれぞれ適用した。この場合、図２５に、シミュレーションに用いたカオス発生回路２０の出力波形を示す。同図においてランダムな２値信号が得られている。
【００４４】
図２６および図２７には、ノイズ低減の際の電源回路の出力電圧特性が示されている。図２６は、カオス発生回路を適用してパルス幅変調した場合の出力波形であり、図２７はパルス変調をしない場合の出力波形である。このシミュレーションにおいては、入力電圧Ｖｉｎ＝３．０Ｖに設定した交流出力を得ている。図２８および図２９には、図２６および図２７に示す出力電圧波形の対数スペクトルが示されている。これらの図における対数スペクトルは、次式（９）〜（１２）により求めた。
【数９】
2004254422.tif 000011
【数１０】
2004254422.tif 000012
【数１１】
2004254422.tif 000013
【数１２】
2004254422.tif 000014
上式（９）〜（１２）においてＮは、サンプリング数であり、この場合１０，０００に設定した。図２８および図２９から明らかなように、図２８に示す本実施例による対数スペクトルは、図２９に示す比較例の場合と比較して，その最大ピークを１０ｄＢＶ以上低減することができた。
【００４５】
さらに、本実施形態によるスイッチングノイズの低減方法の有効性を明確にするため、たとえば、電源回路として図３０に示すＤＣ−ＤＣ変換器に、本実施例の制御部２００を適用した場合と図４２に示す従来の技術を適用した場合とを比較して上記と同様にシミュレーションを実行すると、図３２〜図３７に示すように、それぞれ出力電圧とその対数スペクトルが得られた。この場合、入力電圧Ｖｉｎ＝３．０Ｖに設定し、昇圧した２倍の直流電圧Ｖｏｕｔを得ている。図３２は、本実施例のカオス発生によるパルス幅変調をした場合の出力電圧特性であり、図３３は、その対数スペクトルである。図３４は、パルス幅変調をしなかった場合の出力電圧特性であり、図３５は、その対数スペクトルである。図３６は、図４２に示すようにＭ系列雑音発生によるパルス幅変調をした場合の出力電圧特性であり、図３７は、その対数スペクトルである。この場合、Ｍ系列雑音として３ビットＭ系列を適用した。図３３および図３５から明らかなように、本実施例によるパルス幅変調をした場合と、パルス幅変調をしない場合とでは、上記と同様に対数スペクトルを最大ピーク１０ｄＢＶ以上低減することができる。また、図３７と比較した場合においても効果的にノイズ低減していることがわかる。さらに回路規模の点について考えると、シミュレーションに用いた図６および図２４に示す回路では、２７個のＭＯＳＦＥＴと、４個の抵抗と、３個のキャパシタにより構成することができた。図４２に示す比較例では、マスタースレーブ方式のフリップフロップを用いた場合、１，６８０〜３，３６０個のＭＯＳＦＥＴが必要となり、本実施例による方法では、小規模の回路構成により有効にノイズ低減を実現することができる。
【００４６】
以上、本実施形態では、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。たとえば、種々の変更、改良、組合せが可能なことは当業者に自明であろう。
【００４７】
【発明の効果】
以上説明したように、本発明のスイッチトキャパシタ電源回路によれば、Ｍ個毎に直列に接続された（Ｍ×Ｎ）個の電荷転送用キャパシタと、電荷転送用キャパシタをＭ個毎に交互に、かつ直列に接続してループ回路を形成し、そのループ回路における電荷転送用キャパシタの接続数を制御するＮ個の第１のスイッチング手段と、電荷転送用キャパシタのそれぞれＭ個毎の一方の電極を接地自在に制御するＮ個の第２のスイッチング手段と、電荷転送用キャパシタのそれぞれＭ個毎の他方の電極に所定の入力電圧を印加自在に制御するＮ個の第３のスイッチング手段と、電荷転送用キャパシタのそれぞれ他方の電極から充電電圧を出力自在に制御する（Ｍ×Ｎ個）の第４のスイッチング手段とを含むので、それぞれＭ個毎の電荷転送用キャパシタの充放電数を制御して、所望の波形の出力電圧を小型な回路により得ることができる。
【００４８】
本発明の請求項２に係るスイッチトキャパシタ電源回路によれば、入力した直流電圧を所定のクロックパルスに応動して所定の値に整流するコンバータと、コンバータの出力を平均化する出力キャパシタと、出力キャパシタの出力電圧の極性を周期的に反転して出力する極性反転手段とを含み、コンバータは、入力電圧を充放電する電荷転送用キャパシタであってＭ個毎に直列に接続された（Ｍ×Ｎ）個の電荷転送用キャパシタと、電荷転送用キャパシタをＭ個毎に交互に、かつ直列に接続してループ回路を形成し、そのループ回路における電荷転送用キャパシタの接続数を制御するＮ個の第１のスイッチング手段と、電荷転送用キャパシタのそれぞれＭ個毎の一方の電極を接地自在に制御するＮ個の第２のスイッチング手段と、電荷転送用キャパシタのそれぞれＭ個毎の他方の電極に所定の入力電圧を印加自在に制御するＮ個の第３のスイッチング手段と、電荷転送用キャパシタのそれぞれ他方の電極から充電電圧を出力自在に制御する（Ｍ×Ｎ）個の第４のスイッチング手段とを含むので、直流電圧をＭ個の電荷転送用キャパシタの充放電数を制御したコンバータにより所望の値に整流して、その結果を出力キャパシタを介して極性反転手段に供給し、順次周期的に反転して所望の交流電圧を小型な回路により得ることができる。
【００４９】
本発明の請求項３に係るスイッチトキャパシタ電源回路によれば、直流電圧が印加される入力端子と出力キャパシタとの間に、複数個のコンバータが並列に接続されているので、それぞれのコンバータでの電荷転送用キャパシタの充放電数を任意に制御して、さらに所望の波形の出力電圧を得ることができる。
【００５０】
本発明の請求項４に係るスイッチトキャパシタ電源回路によれば、任意の値の初期値に基づいてランダムな信号を順次発生するカオス発生手段と、カオス発生手段からのランダム信号に基づいてコンバータへのパルス幅変調したクロックパルスを生成するパルス発生手段とを含むので、カオス発生による有効なランダム信号に基づいてパルス幅変調したクロックによりスイッチング手段を制御してダイナミックレンジでのスイッチングノイズを有効に低減することができる。
【００５１】
本発明の請求項５に係るスイッチトキャパシタ電源回路によれば、カオス発生手段は、所定の電流源に基づいてその値より大または小であるか否かにより限界差演算をする演算手段と、演算手段の結果に基づいてその値を追跡保持する追跡保持手段とを含むテント写像による一次元カオスのランダム信号を発生する回路であるので、限界差演算とその追跡保持により効率的にランダム信号を発生することができる。
【００５２】
本発明の請求項６に係るスイッチトキャパシタ電源回路によれば、パルス発生手段は、カオス発生手段からのランダム信号を受けて、その値により抵抗値が変化する入力インバータと、入力インバータにキャパシタを接続してその充放電結果に基づいてパルス幅変調したクロックパルスを出力する出力手段とを含むので、ランダム信号に応動して有効なパルス幅変調したクロックパルスをコンバータに供給することができる。
【００５３】
本発明の請求項７に係るスイッチング電源におけるスイッチングノイズの低減方法によれば、スイッチング素子を制御して所望の電源電圧を得るスイッチング電源におけるスイッチングノイズの低減方法において、カオス発生手段により所定の初期値に基づいてランダムな信号を発生し、そのカオス発生手段からのランダム信号に基づいてパルス幅変調したクロックパルスを発生し、そのクロックパルスに基づいてスイッチング素子を制御するので、カオス発生手段によるランダムな信号に基づいて有効にパルス幅変調されたクロックによりスイッチング素子を制御して、ダイナミックレンジでのスイッチングノイズを有効に低減することができる。
【００５４】
本発明の請求項８に係るスイッチング電源におけるスイッチングノイズの低減方法によれば、ランダム信号は、所定の値より大である小であるか否かにより所定値を順次出力する限界差演算を用いたテント写像による一次元カオス信号であることにより、効率的なランダム信号を発生することができる。
【００５５】
本発明の請求項９に係るスイッチング電源におけるスイッチングノイズの低減方法によれば、クロックパルスは、カオス発生回路からのランダム信号の値に基づいてキャパシタに接続する抵抗値を変化させて、その充放電速度によりパルス幅が変調されることにより、ランダム信号に応動した効率的なパルス幅変調をしたクロックをスイッチング素子に供給することができる。
【図面の簡単な説明】
【図１】本発明によるスイッチングノイズの低減方法が適用されたスイッチトキャパシタ電源回路の一実施形態を示すブロック図である。
【図２】図１の実施形態によるスイッチトキャパシタ電源回路に適用される変換部の構成例を示すブロック線図である。
【図３】図２の実施形態の変換部に適用されるクロックパルスを示すタイミングチャートである。
【図４】図１の実施形態によるスイッチトキャパシタ電源回路に適用されるコンバータの構成例を示す回路図である。
【図５】図４の実施形態によるコンバータに適用されるクロックパルスを示すタイミングチャートである。
【図６】図１の実施形態によるスイッチトキャパシタ電源回路に適用されるカオス発生回路の構成例を示す回路図である。
【図７】図６の実施形態によるカオス発生回路に適用されるクロックパルスを示すタイミングチャートである。
【図８】図１の実施形態によるスイッチトキャパシタ電源回路に適用されるパルス発生回路の構成例を示す回路図である。
【図９】図８の実施形態によるパルス発生回路の等価回路を示す回路図である。
【図１０】図８の実施形態によるパルス発生回路の等価回路を示す回路図である。
【図１１】図１の実施形態によるスイッチトキャパシタ電源回路の効果を説明するための回路シミュレーションに適用される具体例を示す回路図である。
【図１２】図１１の実施例によるスイッチトキャパシタ電源回路に適用されるクロックパルスを示すタイミングチャートである。
【図１３】図１の実施形態によるスイッチトキャパシタ電源回路の効果を説明するための回路シミュレーションに適用される他の具体例を示す回路図である。
【図１４】図１３の実施例によるスイッチトキャパシタ電源回路に適用されるクロックパルスを示すタイミングチャートである。
【図１５】図４０の比較例によるスイッチトキャパシタ電源回路の出力電圧特性を示すグラフである。
【図１６】図１１の実施例によるスイッチトキャパシタ電源回路の出力電圧特性を示すグラフである。
【図１７】図１１の実施例によるスイッチトキャパシタ電源回路と図４０の比較例による回路の出力誤差を比較したグラフである。
【図１８】図４０の比較例によるスイッチトキャパシタ電源回路の出力電圧の変化を示すグラフである。
【図１９】図１１の実施例によるスイッチトキャパシタ電源回路の出力電圧の変化を示すグラフである。
【図２０】図１３の実施例によるスイッチトキャパシタ電源回路の出力電圧特性を示す不ラフである。
【図２１】図１３の実施例によるスイッチトキャパシタ電源回路におけるコンバータの出力電圧特性を示すグラフである。
【図２２】図４０の比較例によるスイッチトキャパシタ電源回路の出力電圧特性と理想値を比較したグラフである。
【図２３】図１３の実施例によるスイッチトキャパシタ電源回路の出力電圧特性と理想値を比較したグラフである。
【図２４】図１の実施形態によるスイッチトキャパシタ電源回路の効果を説明するための回路シミュレーションに適用されるパルス発生回路の具体例を示す回路図である。
【図２５】図１の実施形態によるスイッチトキャパシタ電源回路に適用されるカオス発生回路の出力例を示すグラフである。
【図２６】図１１の実施例によるスイッチトキャパシタ電源回路に本実施形態によるノイズ低減方法を適用した場合の出力電圧特性を示すグラフである。
【図２７】図２６のグラフと比較するためのノイズ低減を適用しない場合の出力電圧特性を示すグラフである。
【図２８】図１１の実施例によるスイッチトキャパシタ電源回路に本実施形態によるノイズ低減方法を適用した場合における出力電圧特性の対数スペクトルを示すグラフである。
【図２９】図２６のグラフと比較するためのノイズ低減を適用しない場合における出力電圧特性の対数スペクトルを示すグラフである。
【図３０】本発明によるスイッチングノイズの低減方法が適用されるスイッチトキャパシタ電源回路の他の実施例を示す回路図である。
【図３１】図３０の実施例によるスイッチトキャパシタ電源回路に適用されるクロックパルスを示すタイミングチャートである。
【図３２】図３０の実施例によるスイッチトキャパシタ電源回路に本実施形態によるノイズ低減方法を適用した場合の出力電圧特性を示すグラフである。
【図３３】図３０の実施例によるスイッチトキャパシタ電源回路に本実施形態によるノイズ低減方法を適用した場合における出力電圧特性の対数スペクトルを示すグラフである。
【図３４】図３２のグラフと比較するためのノイズ低減を適用しない場合の出力電圧特性を示すグラフである。
【図３５】図２６のグラフと比較するためのノイズ低減を適用しない場合における出力電圧特性の対数スペクトルを示すグラフである。
【図３６】図３０の実施例によるスイッチトキャパシタ電源回路に図４０の比較例によるノイズ低減方法を適用した場合の出力電圧特性を示すグラフである。
【図３７】図３０の実施例によるスイッチトキャパシタ電源回路に本実施形態によるノイズ低減方法を適用した場合における出力電圧特性の対数スペクトルを示すグラフである。
【図３８】従来の技術によるスイッチトキャパシタ電源回路の一例を示す回路図である。
【図３９】図３８の従来技術によるスイッチトキャパシタ電源回路に適用されるクロックパルスを示すタイミングチャートである。
【図４０】従来の技術によるスイッチトキャパシタ電源回路の他の例を示す回路図である。
【図４１】図４０の従来技術によるスイッチトキャパシタ電源回路に適用されるクロックパルスを示すタイミングチャートである。
【図４２】従来の技術によるスイッチングノイズの低減方法に適用されるスイッチング電源の一例を示すブロック図である。
【符号の説明】
４  極性反転回路
２０  カオス発生回路
２２  パルス発生回路
３０〜３Ｒ  コンバータ
２０２  限界差演算部
２０４  追跡保持部
２０６  出力部
３０２  入力インバータ
３０４  出力インバータ
Ｃｋ，１１〜Ｃｋ，ＮＭ  電荷転送用キャパシタ
Ｃｏ  出力キャパシタ
Ｓｋ，１１〜Ｓｋ，１Ｎ  第２のパワースイッチ
Ｓｋ，２１〜Ｓｋ，２Ｎ  第１のパワースイッチ
Ｓｋ，３１〜Ｓｋ，３Ｎ  第３のパワースイッチ
Ｓｋ，４１〜Ｓｋ，４ＮＭ  第４のパワースイッチ
Ｓｋ，５１  第５のパワースイッチ
【図１】
2004254422.tif 000015
【図２】
2004254422.tif 000016
【図３】
2004254422.tif 000017
【図４】
2004254422.tif 000018
【図５】
2004254422.tif 000019
【図６】
2004254422.tif 000020
【図７】
2004254422.tif 000021
【図８】
2004254422.tif 000022
【図９】
2004254422.tif 000023
【図１０】
2004254422.tif 000024
【図１１】
2004254422.tif 000025
【図１２】
2004254422.tif 000026
【図１３】
2004254422.tif 000027
【図１４】
2004254422.tif 000028
【図１５】
2004254422.tif 000029
【図１６】
2004254422.tif 000030
【図１７】
2004254422.tif 000031
【図１８】
2004254422.tif 000032
【図１９】
2004254422.tif 000033
【図２０】
2004254422.tif 000034
【図２１】
2004254422.tif 000035
【図２２】
2004254422.tif 000036
【図２３】
2004254422.tif 000037
【図２４】
2004254422.tif 000038
【図２５】
2004254422.tif 000039
【図２６】
2004254422.tif 000040
【図２７】
2004254422.tif 000041
【図２８】
2004254422.tif 000042
【図２９】
2004254422.tif 000043
【図３０】
2004254422.tif 000044
【図３１】
2004254422.tif 000045
【図３２】
2004254422.tif 000046
【図３３】
2004254422.tif 000047
【図３４】
2004254422.tif 000048
【図３５】
2004254422.tif 000049
【図３６】
2004254422.tif 000050
【図３７】
2004254422.tif 000051
【図３８】
2004254422.tif 000052
【図３９】
2004254422.tif 000053
【図４０】
2004254422.tif 000054
【図４１】
2004254422.tif 000055
【図４２】
2004254422.tif 000056