(57)【要約】【課題】キャパシタンスの単位面積当たりの容量を大きくするとともに、ダイサイズの削減を図るようにする。【解決手段】キャパシタンス１−１は、下電極層６１、および電極取り出し用のヴィアホール６２Ａが形成された中間電極層６２により構成され、キャパシタンス１−２は、中間電極層６２、およびヴィアホール６３Ａが形成された上電極層６３により構成されている。すなわち、中間電極層６２を、キャパシタンス１−１の片方の層、およびキャパシタンス１−２の片方の層で共通に用いるようにすることにより、キャパシタンス１−１，１−２を、３層の金属層で構成することができる。そして、中間電極層６２−１，６２−２が第１電極ラインに接続され、下電極層６１および上電極層６３が第２電極ラインに接続されるため、従来の２層で構成されたキャパシタンスの容量のほぼ２倍の容量を実現することができる。本発明は、半導体デバイスに適用できる。【選択図】      図５
2004273652.tif 000002
【特許請求の範囲】
【請求項１】
下電極層、中間電極層、および上電極層によりキャパシタンスが構成される半導体デバイスにおいて、
基板上に前記下電極層が形成され、
前記下電極層の上部に、１または複数の前記中間電極層が形成され、
前記中間電極層の上部に、前記上電極層が形成され、
前記下電極層、前記中間電極層、および前記上電極層のうち、所定の電極層が第１電極に接続され、他の電極層が第２電極に接続されている
ことを特徴とする半導体デバイス。
【請求項２】
前記下電極層、前記中間電極層、および前記上電極層のうち、偶数番目の電極層が第１電極に接続され、奇数番目の電極層が第２電極に接続されている
ことを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
下電極層、中間電極層、および上電極層によりキャパシタンスが構成される半導体デバイスの作成方法において、
基板上に前記下電極層を形成し、
前記下電極層の上部に、１または複数の前記中間電極層を形成し、
前記中間電極層の上部に、前記上電極層を形成し、
前記下電極層、前記中間電極層、および前記上電極層のうち、所定の電極層を第１電極に接続し、他の電極層を第２電極に接続する
ことを特徴とする半導体デバイス作成方法。
【請求項４】
前記下電極層、前記中間電極層、および前記上電極層のうち、偶数番目の電極層を第１電極に接続し、奇数番目の電極層を第２電極に接続する
ことを特徴とする請求項３に記載の半導体デバイス作成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスおよびその作成方法に関し、特に、例えば、ダイサイズの削減を図ることができるようにした半導体デバイスおよびその作成方法に関する。
【０００２】
【従来の技術】
近年、実装基板の小型化や高機能化を実現するため、ＩＣパッケージの小型化、あるいは、コンデンサや抵抗などの受動素子の小型化などが検討され、実用化されてきている。
【０００３】
例えば、薄膜キャパシタや薄膜抵抗を良好に形成することにより、実装基板を小型化しているものがある（特許文献１参照）。
【０００４】
また例えば、電極固着強度を確保することで、安定した多層基板を提案しているものもある（特許文献２参照）。
【０００５】
ところで、ＩＣ内のダイ（ｄｉｅ）で、トランジスタや抵抗などの部品に較べて、大きな面積を占めるものの１つにキャパシタンスが挙げられる。キャパシタンスの基本的な構成は、２つの金属層で挟まれる部分を用いるものであり、その容量Ｃは、次式（１）に示されるように、面積Ｓに比例し、距離ｄに反比例する。
Ｃ＝Ｃ（Ｓ／ｄ）                                          ・・・（１）
【０００６】
すなわち、従来のキャパシタンスは、２つの金属層を用いた構成のために、その単位面積当たりの容量Ｃ（Ｆ／ｍｍ２）は小さい。
【０００７】
そこで、単位面積当たりの容量を大きくするために、例えば、図１Ａの断面図に示されるように、キャパシタンス１を構成する２つの下金属層２および上金属層３のうち、片方の層（図１Ａの例の場合、上金属層３）を掘り下げて、電極取り出し用のヴィアホール４を形成する。図１Ｂは、図１Ａのキャパシタンス１の模式的な等価回路を示している。同図に示されるように、上金属層３が第１電極ラインに接続され、下金属層２が第２電極ラインに接続されている。
【０００８】
このように、片方の金属層を掘り下げることにより距離ｄを小さくし、単位面積当たりの容量を大きくするようにしている。
【０００９】
【特許文献１】
特開２００２−１００５３３号公報
【特許文献２】
特開２００２−４３７５８号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、図１Ａに示したようなキャパシタンス１の作成方法は、作成方法が異なる２つの金属層を用いた構成のために（すなわち、片方の層のみが掘り下げられた構成のために）、対称性が悪く、差動回路でのＩＩＰ２（第２次インターセプトポイント）などのような、対称性のミスマッチが回路特性に影響を与える項目については、２次歪が特性劣化を引き起こしている。
【００１１】
ところで、実装できるＩＣ内のダイサイズは、ＩＣパッケージの種類によって限られており、ダイサイズが大きい場合には、パッケージの種類を変更する（すなわち、パッケージサイズを大きくする）必要がある。
【００１２】
しかしながら、ＩＣ内のダイサイズは、コストに影響を与えるものであるため、同じ回路特性が得られる場合には、なるべくダイサイズを小さくすることが好ましい。
【００１３】
本発明はこのような状況に鑑みてなされたものであり、キャパシタンスの単位面積当たりの容量を大きくするとともに、ダイサイズの削減を図ることができるようにするものである。
【００１４】
【課題を解決するための手段】
本発明の半導体デバイスは、基板上に下電極層が形成され、下電極層の上部に、１または複数の中間電極層が形成され、中間電極層の上部に、上電極層が形成され、下電極層、中間電極層、および上電極層のうち、所定の電極層が第１電極に接続され、他の電極層が第２電極に接続されていることを特徴とする。
【００１５】
前記下電極層、中間電極層、および上電極層のうち、偶数番目の電極層が第１電極に接続され、奇数番目の電極層が第２電極に接続されるようにすることができる。
【００１６】
本発明の半導体デバイス作成方法は、基板上に下電極層を形成し、下電極層の上部に、１または複数の中間電極層を形成し、中間電極層の上部に、上電極層を形成し、下電極層、中間電極層、および上電極層のうち、所定の電極層を第１電極に接続し、他の電極層を第２電極に接続することを特徴とする。
【００１７】
前記下電極層、中間電極層、および上電極層のうち、偶数番目の電極層を第１電極に接続させ、奇数番目の電極層を第２電極に接続させるようにすることができる。
【００１８】
本発明においては、基板上に下電極層が形成され、下電極層の上部に１または複数の中間電極層が形成され、中間電極層の上部に上電極層が形成され、下電極層、中間電極層、および上電極層のうち、所定の電極層が第１電極に接続され、他の電極層が第２電極に接続される。
【００１９】
【発明の実施の形態】
以下、図を参照して、本発明の実施の形態について説明する。
【００２０】
図２乃至図４は、本発明に係る薄膜を利用したキャパシタンスの形成工程を説明する図である。キャパシタンスの誘電体としては酸化タンタルを用い、タンタルもしくは窒化タンタルの陽極酸化を利用して、その表面に酸化タンタル膜を成長させて形成する。
【００２１】
まず、図２Ａに示されるように、基体となるコア基板１１上の絶縁層１２の上に、キャパシタンスの下電極層１３を形成する。この下電極層１３の素材としては、例えば、Ｃｕ（銅）、Ａｌ（アルミニウム）、Ｐｔ（プラチナ）、またはＡｕ（金）などの金属膜が挙げられる。また、下地の絶縁層１２との密着性の向上のために、Ｔｉ（チタン）、Ｎｉ（ニッケル）、またはＣｒ（クロム）などをその間に設けるようにしてもよい。
【００２２】
絶縁層１２は、例えば、ポリイミドやベンゾシクロブテンやエポキシ系樹脂などの低誘電率樹脂材料や、ＳｉＯ２などの誘電体材料からなる。
【００２３】
そして、図２Ｂに示されるように、下電極層１３の上に、キャパシタンスの誘電体を形成するためのバルブ金属膜２１をバルブ金属材料のスパッタリングまたは蒸着後のパターニングにより形成する。
【００２４】
なお、バルブ金属膜２１は、電解液中で陽極として、陰極と陽極間に電圧を与えて陽極酸化することにより、表面に酸化被膜が形成される金属からなり（すなわち、陽極酸化可能であり）、例えば、Ｔａ（タンタル）、ＴａＮ（窒化タンタル）、Ｎｂ（ニオブ）、Ｔｉ（チタン）、またはＡｌ（アルミニウム）などの金属が挙げられる。このバルブ金属膜２１は、例えば、スパッタや蒸着などにより、例えば、２０００Å（オングストローム）程度の厚みの薄膜に形成した後、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）などのドライエッチングやウエットエッチング、またはリフトオフ法によりパターニングすることが可能である。
【００２５】
そして、図２Ｃに示されるように、バルブ金属膜２１を陽極酸化する前に、所望の箇所を陽極酸化するため、開口マスク２２で被覆する。この開口マスク２２は、例えば、フォトレジストやレジストフィルムをパターニングして形成してもよいし、または、電気的絶縁材料（例えば、ＳｉＯ２膜）などにより形成してもよい。ただし、後で剥離する必要があるため、基板１１から容易に剥離可能であるものが望ましい。
【００２６】
そして、図２Ｄに示されるように、下電極層１３を給電用、すなわち、陽極として電解液中で陽極酸化を行うことにより、バルブ金属膜２１上の開口マスク２２の開口部２３が選択的に陽極酸化され、その上面に陽極酸化膜２４が成長する。
【００２７】
ここで、陽極酸化の電解液としては、例えば、ホウ酸アンモニウムや燐酸アンモニウムなどが挙げられる。この陽極酸化の際の印加電圧により、成長させられる陽極酸化膜２４の厚みが決定され、その印加電圧に応じた所望の厚みの酸化膜を形成することができる。また、陽極酸化の際には、充分な時間で印加電圧を印加し、バルブ金属２１から電解液中に流れ出る電流を充分に低減する必要がある。
【００２８】
その後、図３Ａに示されるように、開口マスク２２を除去し、図３Ｂに示されるように、下電極層１３を所望によりパターニングし、図３Ｃに示されるように、キャパシタンスの上電極層３１をパターニングにより形成する。
【００２９】
この上電極層３１の材料は、下電極層１３と同様の材料でよく、パターニング方法も同様でよい。そして、図３Ｄに示されるように、その上部に、さらに絶縁層３２を形成し、電極取り出し用のヴィアホール３３を形成する。
【００３０】
絶縁層３２の材料は、上述の絶縁層１２と同様の材料でよい。また、絶縁層３２に感光性材料（例えば、感光性ポリイミドや感光性ＢＣＢ）などを使用した場合には、絶縁層３２を形成する際に、パターン露光および現像により、同時にヴィアホール３３を形成することができる。また、絶縁層３２が非感光性材料の場合には、例えば、レーザ照射によるレーザヴィアなどにより、ヴィアホール３３を形成することができる。
【００３１】
そして、最後に、図４に示されるように、さらに上面に、電極材４１をパターニングによりヴィアホール３３から絶縁層３２上に形成することにより、下電極層１３、誘電体膜（陽極酸化膜）２４、上電極層３１、および電極材４１からなる薄膜のキャパシタンス１が完成する。
【００３２】
このように、キャパシタンス１の構造は、バルブ金属膜２１および陽極酸化膜２４からなる誘電体を挟む下電極層１３および上電極層３１により、上下方向に電極の取り出しがなされるように形成されている。
【００３３】
そして、本実施の形態においては、上述したような下電極層１３および上電極層３１の２つの金属層で構成されるキャパシタンス１の上に、さらに、同様のキャパシタンス１を形成することにより、その単位面積当たりの容量を大きくするようにする。
【００３４】
図５Ａは、本発明を適用したキャパシタンスの構成例を示す断面図である。同図に示されるように、図４に示した２層の金属層で構成されるキャパシタンス１−１の上に、さらに、キャパシタンス１−２が形成されている。
【００３５】
キャパシタンス１−１は、下電極層６１（図４に示した下電極層１３に対応する）、および、電極取り出し用のヴィアホール６２Ａ（図４に示したヴィアホール３３に対応する）が形成された中間電極層６２により構成され、キャパシタンス１−２は、中間電極層６２、および、電極取り出し用のヴィアホール６３Ａが形成された上電極層６３により構成されている。
【００３６】
すなわち、図５Ａの例の場合、中間電極層６２を、キャパシタンス１−１の片方の層、および、キャパシタンス１−２の片方の層で共通に用いるようにすることにより、キャパシタンス１−１，１−２を、３層の金属層で構成することができる。
【００３７】
図５Ｂは、図５Ａのキャパシタンス１−１，１−２の模式的な等価回路を示している。同図に示されるように、偶数番目の電極層である中間電極層６２−１，６２−２が第１電極ラインに接続され、奇数番目の電極層である下電極層６１および上電極層６３が第２電極ラインに接続されている。
【００３８】
このように、３層の金属層でキャパシタンスを構成することにより、従来の２層で構成されたキャパシタンスの容量のほぼ２倍の容量を実現することが可能となる。
【００３９】
また、３層に限らず、３層以上の金属層でキャパシタンスを構成することも勿論可能であり、より大きなキャパシタンスの容量を得ることができる。
【００４０】
図６Ａは、本発明を適用した他のキャパシタンスの構成例を示す断面図である。なお、図５Ａと対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【００４１】
同図に示されるように、図５Ａに示した３層の金属層で構成されるキャパシタンス１−１，１−２の上に、さらに、キャパシタンス１−３が形成されている。キャパシタンス１−３は、中間電極層６３（図５Ａでは、上電極層６３と称してある）、および、電極取り出し用のヴィアホール７１Ａが形成された上電極層７１により構成されている。
【００４２】
すなわち、図６Ａの例の場合、中間電極層６２を、キャパシタンス１−１の片方の層、およびキャパシタンス１−２の片方の層で共通に用いるようにし、中間電極層６３を、キャパシタンス１−２の他方の層、およびキャパシタンス１−３の片方の層で共通に用いるようにすることにより、キャパシタンス１−１乃至１−３を、４層の金属層で構成することができる。
【００４３】
図６Ｂは、図６Ａのキャパシタンス１−１乃至１−３の模式的な等価回路を示している。同図に示されるように、偶数番目の電極層である中間電極層６２−１，６２−２、および上電極層７１が第１電極ラインに接続され、奇数番目の電極層である下電極層６１、および中間電極層６３−１，６３−２が第２電極ラインに接続されている。
【００４４】
このように、４層の金属層でキャパシタンスを構成することにより、従来の２層で構成されたキャパシタンスの容量のほぼ３倍の容量を実現することが可能となる。
【００４５】
図７Ａは、本発明を適用した他のキャパシタンスの構成例を示す断面図である。なお、図５Ａおよび図６Ａと対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【００４６】
同図に示されるように、図６Ａに示した４層の金属層で構成されるキャパシタンス１−１乃至１−３の上に、さらに、キャパシタンス１−４が形成されている。キャパシタンス１−４は、中間電極層７１（図６Ａでは、上電極層７１と称してある）、および、電極取り出し用のヴィアホール８１Ａが形成された上電極層８１により構成されている。
【００４７】
すなわち、図７Ａの例の場合、中間電極層６２を、キャパシタンス１−１の片方の層、およびキャパシタンス１−２の片方の層で共通に用いるようにし、中間電極層６３を、キャパシタンス１−２の他方の層、およびキャパシタンス１−３の片方の層で共通に用いるようにし、中間電極層７１を、キャパシタンス１−３の他方の層、およびキャパシタンス１−４の片方の層で共通に用いるようにすることにより、キャパシタンス１−１乃至１−４を、５層の金属層で構成することができる。
【００４８】
図７Ｂは、図７Ａのキャパシタンス１−１乃至１−４の模式的な等価回路を示している。同図に示されるように、偶数番目の電極層である中間電極層６２−１，６２−２、および中間電極層７１−１，７１−２が第１電極ラインに接続され、奇数番目の電極層である下電極層６１、中間電極層６３−１，６３−２、および上電極層８１が第２電極ラインに接続されている。
【００４９】
このように、５層の金属層でキャパシタンスを構成することにより、従来の２層で構成されたキャパシタンスの容量のほぼ４倍の容量を実現することができる。
【００５０】
以上のように、３層以上の金属層でキャパシタンスを構成することにより、従来の２層で構成されるキャパシタンスに較べ、その単位面積当たりの容量を大きくすることができ、ダイサイズの削減を実現することができる。従って、低コストで半導体デバイスを作成することが可能となる。
【００５１】
ところで、差動回路でのＩＩＰ２などの特性について検討してみると、図５Ａや図７Ａに示したように、キャパシタンスを構成する層数を奇数にした場合には、作成方法が同じであるため、従来のような対称性のミスマッチが改善される。すなわち、差動間の位相差は１８０度であるため、それぞれの電極ラインの２次歪の出力レベルが両者共に等価になり、打ち消しあうことができる。
【００５２】
従って、キャパシタンスを構成する金属層の層数を奇数にした場合には、対称性に優れた構造を取ることができるため、差動回路のＩＩＰ２などの特性を改善することができる。
【００５３】
【発明の効果】
以上のように、本発明によれば、半導体デバイスを作成することが可能となる。特に、キャパシタンスの単位面積当たりの容量を大きくするとともに、ダイサイズを削減した半導体デバイスを作成することが可能となる。
【図面の簡単な説明】
【図１】従来のキャパシタンスの構成例を示す図である。
【図２】本発明に係る薄膜を利用したキャパシタンスの形成工程を説明する図である。
【図３】図２に続く、キャパシタンスの形成工程を説明する図である。
【図４】図２および図３に続く、キャパシタンスの形成工程を説明する図である。
【図５】本発明を適用したキャパシタンスの構成例を示す図である
【図６】本発明を適用した他のキャパシタンスの構成例を示す図である
【図７】本発明を適用した他のキャパシタンスの構成例を示す図である。
【符号の説明】
１−１乃至１−４  キャパシタンス，  ６１  下電極層，  ６２  中間電極層，  ６３  上電極層
【図１】
2004273652.tif 000003
【図２】
2004273652.tif 000004
【図３】
2004273652.tif 000005
【図４】
2004273652.tif 000006
【図５】
2004273652.tif 000007
【図６】
2004273652.tif 000008
【図７】
2004273652.tif 000009