(57)【要約】【課題】停電時等における記憶回路の遊技情報の保持時間を長くすることができる遊技機を提供する。【解決手段】主制御装置３０及び賞球制御装置２０には、遊技情報を記憶保持する記憶回路３５及び２５が設けられている。通常時には、主制御装置３０の直流電力入力端子３１ｃに入力される直流電力は、ダイオード３６を介して記憶回路３５、コンデンサ１４、賞球制御装置２０に設けられている定電圧回路２７に供給される。定電圧回路２７で記憶回路２５の定格電圧に対応する設定電圧に変換された直流電力は、ダイオード２８を介して記憶回路２５及びコンデンサ１５に供給される。主電源回路１３から出力される直流電力の遮断時等には、コンデンサ１４から、記憶回路３５に直流電力が供給されるとともに、定電圧回路２７及びダイオード２８を介して記憶回路２５に直流電力が供給される。また、コンデンサ１５から、記憶回路２５にも直流電力が供給される。【選択図】        図１
2004254919.tif 000002
【特許請求の範囲】
【請求項１】
遊技の進行に基づいて発生する遊技情報を記憶する第１及び第２の記憶回路と、
それぞれ第１及び第２の記憶回路に記憶されている遊技情報に基づいて制御動作を実行可能な第１及び第２の制御回路と、
所定電圧の電力を出力する主電源回路とを備え、
第２の記憶回路として定格電圧が第１の記憶回路より低い記憶回路が用いられ、主電源回路から出力される所定電圧の電力が第１の記憶回路に供給されるとともに、定電圧回路を介して第２の記憶回路に供給されている、
遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、遊技機に関し、特に、遊技の進行に基づいて発生する遊技情報を記憶して保持する記憶回路を有する遊技機に関する。
【０００２】
【従来の技術】
遊技機、例えば、パチンコ機には、種々の被制御機器（賞球装置等）、各被制御機器を制御する被制御機器制御装置（賞球制御装置等）、各被制御機器制御装置にコマンド信号を出力する主制御装置が設けられている。また、主制御装置、被制御機器制御装置や被制御機器等の作動電力を出力する電源装置が設けられている。電源装置には、例えば、商用電力を降圧して得た交流電力を所定電圧（例えば、５Ｖ、１２Ｖ、３４Ｖ等）の直流電力に変換するＡＣ／ＤＣ変換回路（主電源回路）が設けられている。
このようなパチンコ機では、遊技者が遊技を行っている時に、商用電力の停電等によって電源装置（主電源回路）から出力される直流電力が遮断されると、主制御装置（主制御回路）、被制御機器制御装置（被制御機器制御回路）や被制御機器の動作が停止する。例えば、主制御装置が入賞処理（入賞に対応する賞球数を示す賞球コマンド信号を賞球制御装置に出力する処理）を実行している時や、賞球制御装置が賞球処理（主制御装置から出力された賞球コマンド信号で示されている賞球数の賞球を賞球装置から払い出させる処理）を実行している時に、電源装置から出力される直流電力が遮断されると、賞球装置、主制御装置や賞球制御装置の動作が停止し、未払いの入賞数や賞球数等の遊技情報が消滅してしまう。
【０００３】
そこで、例えば、停電が発生して電源装置から出力される直流電力が遮断された時の遊技情報（未払いの入賞数や賞球数等）を記憶保持用の記憶回路に記憶させ、停電が復旧して電源装置から直流電力が再出力された時に、記憶保持用の記憶回路に記憶されている遊技情報を読み出し、停電発生により中断された状態から遊技を再開させるように構成されている。
例えば、停電が発生して電源装置から出力される直流電力の電圧が停電設定値以下になると、主制御装置及び賞球制御装置に停電処理（停電が発生した時点の遊技情報を記憶保持用の記憶回路に記憶保持させる処理）を実行させる。例えば、主制御装置の記憶保持用の記憶回路に未払いの入賞数を記憶させ、賞球制御装置の記憶保持用の記憶回路に未払いの賞球数を記憶させる。通常、記憶保持用の記憶回路としては、安価な揮発性メモリが用いられる。このため、電源装置から出力される直流電力が遮断された時に、各記憶回路に記憶された遊技情報（未払いの入賞数や賞球数）を保持させるバックアップ用の直流電力を記憶回路に出力するバックアップ電源回路が設けられている。
そして、停電が復旧して電源装置から出力される直流電力の電圧が作動可能電圧に達すると、主制御装置及び賞球制御装置は、主制御装置用の記憶回路及び賞球制御装置用の記憶回路に記憶されている、停電発生時の遊技情報を読み出し、停電の発生により中断された状態から遊技を再開する。
従来の遊技機では、各制御装置の記憶保持用の記憶回路として、各制御装置と同じ定格電圧（作動電圧）（例えば、５Ｖ）の記憶回路が用いられている。（特許文献１参照）
【０００４】
【特許文献１】
特開２００１−３５３２６５号公報
【０００５】
【発明が解決しようとする課題】
主制御装置や賞球制御装置の記憶保持用の記憶回路に記憶させる情報には、遊技者が非常に興味を持っている賞球に関する情報を含む遊技情報が記憶されている。したがって、停電等が発生した場合の賞球保証の信頼性を向上させるために、停電の発生時等に電源装置から出力される直流電力が遮断された場合に、主制御装置や賞球制御装置の記憶保持用の記憶回路に記憶されている遊技情報をできるだけ長く保持できるように構成することが要望されている。
本発明者は、種々検討した結果、特定の記憶保持用の記憶回路として、定格電圧（動作電圧）が他の記憶回路より低い記憶回路を用いることにより、特定の記憶保持用の記憶回路の遊技情報の保持時間を長くすることができることを見出した。
そこで、本発明は、停電の発生時等における記憶保持用の記憶回路に保持されている遊技情報の保持時間を長くすることができる遊技機を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記課題を解決するための本発明の第１発明は、請求項１に記載されたとおりの遊技機である。
請求項１に記載の遊技機では、第１の記憶回路と、定格電圧（動作電圧）が第１の記憶回路より低い第２の記憶回路が用いられ、主電源回路から出力される所定電圧の電力が、第１の記憶回路に供給されるとともに、定電圧回路を介して第２の記憶回路に供給されるように構成されている。これにより、停電の発生時等に、主電源回路から出力される電力の電圧が第１の記憶回路の作動可能電圧以下に低下しても、定電圧回路を介して第２の記憶回路に電力が供給される。したがって、第２の記憶回路は、記憶している遊技情報を第１の記憶回路より長い時間保持することができる。この第２の記憶回路を主制御装置や賞球制御装置等の記憶保持用の記憶回路として用いることにより、賞球に関する情報を含む遊技情報の保持時間を長くすることができる。また、本発明では、主電源回路から出力される所定電圧の電力を第１及び第２の記憶回路に供給しているため、主電源回路を変更する必要がない。
【０００７】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
本発明の第１の実施の形態の概略構成図を図１に示す。本実施の形態は、本発明をパチンコ機として構成したものである。
本実施の形態のパチンコ機は、電源装置１０、賞球制御装置２０（被制御機器制御装置）、主制御装置３０、副制御装置４０（被制御機器制御装置）等により構成されている。
なお、図１には示されていないが、パチンコ機には、種々の被制御機器や被制御機器制御装置が設けられる。例えば、賞球を払い出す賞球装置、演出を行うランプやスピーカ、抽選結果等を表示する液晶表示装置等の表示装置、遊技者に有利な特別遊技状態を発生させる特別入賞口を開閉する開閉部材等の被制御機器や、表示装置を制御する表示制御装置、開閉部材を駆動する開閉部材駆動装置等の被制御機器制御装置が設けられる。
本明細書では、主制御装置と被制御機器制御装置を総称して「制御装置」と記載する。
【０００８】
電源装置１０は、例えば、商用電力を降圧して得た交流電力を主制御装置３０や被制御機器制御装置（賞球制御装置２０や副制御装置４０等）等の制御装置、被制御機器（賞球装置、ランプ、スピーカ、表示装置等）のための所定電圧（例えば、５Ｖ、１２Ｖ、３４Ｖ等）の直流電力に変換するＡＣ／ＤＣ変換回路（主電源回路）１３等を有している。通常、５Ｖの直流電力は制御回路（ＣＰＵ）の動作電源として用いられ、１２Ｖと３４Ｖの直流電力は被制御機器の動作電源として用いられる。
電源装置１０は、通常、主電源回路１３等が基板上に配置された電源基板として構成される。
電源基板には、商用電力の停電等によって主電源回路１３（主電源装置１０）から出力される直流電力が遮断された場合に、主制御回路３３（主制御装置３０）の記憶保持用の記憶回路ＲＡＭ３５、賞球制御回路２３（賞球制御装置２０）の記憶保持用の記憶回路ＲＡＭ２５が遊技情報を記憶保持するためのバックアップ用の直流電力を出力するバックアップ電源回路が配置されている。本実施の形態では、バックアップ電源回路として、コンデンサ１４及び１５が配置されている。なお、コンデンサ１４としてはＲＡＭ３５の定格電圧に対応する定格電圧を有するコンデンサが用いられ、コンデンサ１５としてはＲＡＭ２５の定格電圧に対応する定格電圧を有するコンデンサが用いられている。
【０００９】
また、図示していないが、電源基板には、停電検出回路が設けられている。停電検出回路は、例えば、主電源回路１３から出力される直流電力の電圧や、主電源回路１３に入力される交流電力の波形の欠落等に基づいて停電を検出する。例えば、直流電力の電圧が停電設定値より低下した時に停電検出信号を出力し、あるいは、交流電力の波形の欠落数が停電設定数以上となった時に停電検出信号を出力する。
電源基板には、交流電力入力端子１１ａ、直流電力出力端子１２ａ〜１２ｃ、バックアップ電力端子１２ｄ〜１２ｆが設けられている。
主電源回路１３の３４Ｖ出力端子、１２Ｖ出力端子、５Ｖ出力端子は、それぞれ配線パターン等の接続線１９ａ〜１９ｃを介して直流電力出力端子１２ａ〜１２ｃに接続されている。コンデンサ１４の一方側の端子はバックアップ電力端子１２ｄ、１２ｆに接続され、他方側の端子は電源基板の回路グランドに接続されている。コンデンサ１５の一方側の端子はバックアップ電力端子１２ｅに接続され、他方側の端子は電源基板の回路グランドに接続されている。
【００１０】
主制御装置３０は、主制御回路ＣＰＵ３３、読み取り専用の記憶回路ＲＯＭ３４、書き替え可能な記憶回路ＲＡＭ３５等を有している。通常、ＣＰＵ３３、ＲＯＭ３４、ＲＡＭ３５等は、ワンチップ化されたワンチップマイクロコンピュータとして構成される（図１の一点鎖線）。本実施の形態では、ＣＰＵ３３及びＲＡＭ３５として第１の定格電圧（動作電圧）（例えば、５Ｖ）を有するＣＰＵ及びＲＡＭが用いられている。
また、主制御装置３０は、通常、ワンチップマイクロコンピュータ等が基板上に配置された主制御基板として構成される。主制御基板には、直流電力入力端子３１ａ〜３１ｃ、バックアップ電力端子３１ｄ、直流電力出力端子３２ａ〜３２ｃが設けられている。
直流電力入力端子３１ａ〜３１ｃは、それぞれ配線パターン等の接続線３９ａ〜３９ｃを介して直流電力出力端子３２ａ〜３２ｃに接続されている。主制御回路ＣＰＵ３３の一方側の端子は接続線３９ｃに接続され、他方側の端子は主制御基板の回路グランドに接続されている。ダイオード３６のアノードは接続線３９ｃに接続され、カソードはＲＡＭ３５の一方側の端子とバックアップ電力端子３１ｄに接続されている。ＲＡＭ３５の他方側の端子は、主制御基板の回路グランドに接続されている。
ダイオード３６は、バックアップ電源端子３１ｄ（コンデンサ１４）から接続線３９ｃの方向（主電源回路の方向）に電流が流れるのを阻止する逆流防止用ダイオードとして作用する。
【００１１】
ＲＯＭ３４には、制御プログラム、抽選結果を判定する当たり判定用乱数を発生させる当たり判定用乱数発生プログラム等が記憶されている。
主制御回路３３（主制御装置３０）は、入力信号（遊技球が入賞口に入賞したことを示す入賞信号、遊技球が始動口を通過したことを示す始動信号等）やＲＯＭ３４に記憶されている制御プログラム等に基づいて、各被制御機器制御装置にコマンド信号を出力する。例えば、賞球制御装置２０（賞球制御回路２３）に賞球コマンド信号を出力し、ランプやスピーカを制御する副制御装置４０にランプコマンド信号や音コマンド信号を出力し、液晶表示装置等の表示装置を制御する表示制御装置に変動パターンコマンド信号や停止図柄コマンド信号を出力する。また、主制御回路３３（主制御装置３０）は、入力信号や被制御機器制御装置に出力したコマンド信号（例えば、賞球制御装置２０に出力した賞球コマンド信号）等の遊技の進行に基づいて発生される遊技情報をＲＡＭ３５の作業領域に記憶する。
【００１２】
賞球制御装置２０は、賞球制御回路ＣＰＵ２３、読み取り専用の記憶回路ＲＯＭ２４、書き替え可能な記憶回路ＲＡＭ２５等を有している。通常、ＣＰＵ２３、ＲＯＭ２４、ＲＡＭ２５等は、ワンチップ化されたワンチップマイクロコンピュータとして構成される（図１の一点鎖線）。本実施の形態では、ＣＰＵ２３として第１の定格電圧（例えば、５Ｖ）を有するＣＰＵが用いられ、ＲＡＭ２５として第１の定格電圧より低い第２の定格電圧（例えば、３．３Ｖ）を有するＲＡＭが用いられている。
賞球制御装置２０は、通常、ワンチップマイクロコンピュータ等が基板上に配置された賞球制御基板として構成される。賞球制御基板には、直流電力入力端子２１ａ〜２１ｃ、バックアップ電力端子２１ｄ〜２１ｆ、直流電力出力端子２２ａ〜２２ｃ、バックアップ電力端子２２ｄが設けられている。
直流電力入力端子２１ａ〜２１ｃは、それぞれ配線パターン等の接続線２９ａ〜２９ｃを介して直流電力出力端子２２ａ〜２２ｃに接続されている。賞球制御回路ＣＰＵ２３の一方側の端子は接続線２９ｃに接続され、他方側の端子は賞球制御基板の回路グランドに接続されている。バックアップ電力端子２１ｄと賞球制御基板の回路グランドとの間には、抵抗２６とツェナーダイオード２７が設けられている。ツェナーダイオード２７によって、バックアップ電力端子２１ｄに入力された直流電力はＲＡＭ２５の定格電圧に対応する設定電圧（例えば、３．３Ｖ）の直流電力に変換される。ダイオード２８のアノードは抵抗２６とツェナーダイオード２７との接続点に接続され、カソードはＲＡＭ２５の一方側の端子及びバックアップ電力端子２１ｅに接続されている。ＲＡＭ２５の他方側の端子は、賞球制御基板の回路グランドに接続されている。バックアップ電力端子２１ｆと２２ｄは、接続線２９ｄを介して接続されている。
ダイオード２８は、バックアップ電力端子２１ｅ（コンデンサ１５）からバックアップ電力端子２１ｄ（コンデンサ１４）の方向に電流が流れるのを阻止する逆流防止用ダイオードとして作用する。
【００１３】
賞球制御回路２３（賞球制御装置２０）は、例えば、主制御回路３３（主制御装置３０）から出力された賞球コマンド信号に基づいて賞球装置を制御する。例えば、主制御回路３３（主制御装置３０）から出力された賞球コマンド信号で示されている賞球数をＲＡＭ２５の作業領域に記憶されている賞球残数に加算するとともに、賞球装置から払い出された遊技球の数だけＲＡＭ２５に記憶されている賞球残数から減算する。そして、ＲＡＭ２５に記憶されている賞球残数が「０」となるように賞球装置を制御する。
また、賞球制御回路２３（賞球制御装置２０）は、主制御回路３３（主制御装置３０）から出力された賞球コマンド信号、未払いの賞球の数（賞球残数）等の遊技の進行に基づいて発生する遊技情報をＲＡＭ２５の作業領域に記憶する。
【００１４】
以上のように構成された電源装置１０、賞球制御装置２０、主制御装置３０、副制御装置４０等の各制御基板を遊技機の所定位置に配設するとともに、各制御基板の端子を接続する。例えば、電源装置（電源基板）１０の直流電力出力端子１２ａ〜１２ｃ、バックアップ電力端子１２ｄ〜１２ｆを賞球制御装置（賞球制御基板）２０の直流電力入力端子２１ａ〜２１ｃ、バックアップ電力端子２１ｄ〜２１ｆに接続する。また、賞球制御装置（賞球制御基板）２０の直流電力出力端子２２ａ〜２２ｃ、バックアップ電力端子２２ｄを、主制御装置（主制御基板）３０の直流電力入力端子３１ａ〜３１ｃ、バックアップ電源端子３１ｄに接続する。
なお、端子間の接続は、中継基板を介して行ってもよい。
【００１５】
本実施の形態では、ＲＡＭ３５が本発明の第１の記憶回路に対応し、ＲＡＭ２５が本発明の第２の記憶回路に対応し、主制御回路ＣＰＵ３３が本発明の第１の制御回路に対応し、賞球制御回路ＣＰＵ２３が本発明の第２の制御回路に対応し、コンデンサ１４が本発明の第１のバックアップ電源回路に対応し、コンデンサ１５が本発明の第２のバックアップ電源回路に対応する。また、ダイオード３６により本発明の第１の回路が構成され、抵抗２６、ツェナーダイオード２７、ダイオード２８により本発明の第２の回路が構成され、ツェナーダイオード２７により本発明の定電圧回路が構成されている。
なお、コンデンサ１４、１５については、電源投入時の突入電流を低減するため、内部に抵抗要素を含む電気二重層コンデンサを用いている。
【００１６】
次に、本実施の形態の動作を説明する。
商用電力の停電等が発生していない場合には、電源装置１０の直流電力出力端子１２ａ〜１２ｃから３４Ｖ、１２Ｖ、５Ｖの直流電力が出力される。
この場合、主制御装置（主制御基板）３０の直流電力入力端子３１ｃに入力された５Ｖの直流電力は、主制御回路３３に出力されるとともに、ダイオード３６を介してＲＡＭ３５及びバックアップ電力端子３１ｄに出力される。
また、主制御装置（主制御基板）３０のバックアップ電力端子３１ｄから、賞球制御装置（賞球制御基板）２０のバックアップ電力端子２２ｄ、２１ｆ、電源装置（電源基板）１０のバックアップ電力端子１２ｆを介してコンデンサ１４及びバックアップ電力端子１２ｄに出力される。これにより、コンデンサ１４が充電される。
また、電源装置（電源基板）１０のバックアップ電力端子１２ｄから、賞球制御装置（賞球制御基板）２０のバックアップ電力端子２１ｄを介して、抵抗２６とツェナーダイオード２７に出力される。ツェナーダイオード２７によって得た定電圧（例えば、３．３Ｖ）の直流電力は、ダイオード２８を介してＲＡＭ２５及びバックアップ電力端子２１ｅに出力される。
さらに、賞球制御装置（賞球制御基板）２０のバックアップ電力端子２１ｅから、電源装置（電源基板）１０のバックアップ電力端子１２ｅを介してコンデンサ１５に出力される。これにより、コンデンサ１５が充電される。
【００１７】
商用電力の停電等によって、例えば、電源装置１０から出力される直流電力の電圧が停電設定値より低下すると、停電検出回路から停電検出信号が出力される。
主制御回路３３及び賞球制御回路２３は、停電検出回路から停電検出信号が出力されると、停電処理を行う。停電処理では、停電等が復帰した時に、停電等の発生によって中断された状態から遊技を再開するために必要な遊技情報を記憶する。例えば、主制御回路３３及び賞球制御回路２３は、ＲＡＭ３５及びＲＡＭ２５の作業領域に記憶されている遊技情報をＲＡＭ３５及びＲＡＭ２５の退避領域に記憶させる。
そして、主制御装置（主制御基板）３０の直流電力入力端子３１ｃあるいは賞球制御装置（賞球制御基板）２０の直流電力入力端子２１ｃに入力される直流電力の電圧が主制御回路３３あるいは賞球制御回路２３が作動状態を維持可能な作動可能値以下に低下すると、主制御回路３３あるいは賞球制御回路２３が作動を停止する。
【００１８】
しかしながら、主制御装置（主制御回路）３０の直流電力入力端子３１ｃに入力される直流電力の電圧がコンデンサ１４の端子電圧より低下すると、コンデンサ１４から、電源装置（電源基板）１０のバックアップ電力端子１２ｆ、賞球制御装置（賞球制御基板）２０のバックアップ電力端子２１ｆ、２２ｄ、主制御装置（主制御基板）３０のバックアップ電力端子３１ｄを介してＲＡＭ３５にバックアップ用の直流電力が出力される。これにより、主制御回路３３（主制御装置３０）のＲＡＭ３５は、例えば、コンデンサ１４の端子電圧がＲＡＭ３５の作動状態を維持可能な作動可能値以下に低下するまで、停電発生時に記憶した遊技情報を保持する。
同時に、コンデンサ１４から、電源装置（電源基板）１０のバックアップ電力端子１２ｄ、賞球制御装置（賞球制御基板）２０のバックアップ電力端子２１ｄを介して抵抗２６とツェナーダイオード２７にバックアップ用の電力が供給される。ツェーダイオード２７によって得た設定電圧の直流電力は、ダイオード２８を介してＲＡＭ２５に供給される。さらに、コンデンサ１５から、電源装置（電源基板）１０のバックアップ電力端子１２ｅ、賞球制御装置（賞球制御基板）２０のバックアップ電力端子２１ｅを介してＲＡＭ２５にバックアップ用の直流電力が供給される。これにより、賞球制御回路２３（賞球制御装置２０）のＲＡＭ２５は、ツェナーダイオード２７から出力される直流電力の電圧あるいはコンデンサ１５の端子電圧がＲＡＭ２５の作動状態を維持可能な作動可能値以下に低下するまで、停電発生時に記憶した遊技情報を保持する。
【００１９】
商用電力の停電等が復旧し、例えば、主電源回路１３から出力される直流電力の電圧が各制御回路の作動可能値に達すると、各制御回路のリセット端子に供給されるパワーオン回路（図示していない）のリセット信号が解除される。
主制御回路３３及び賞球制御回路２３は、リセット端子に供給されるリセット信号が解除されると、復帰処理を行う。復帰処理では、停電等の発生時にＲＡＭ３５あるいはＲＡＭ２５の退避領域に記憶させた遊技情報を復帰させる。そして、復帰させた遊技情報に基づいて、停電発生等によって中断された状態から遊技を再開する。
【００２０】
本実施の形態では、主電源回路１３（電源装置１０）から出力される５Ｖの直流電力を、第１の回路（ダイオード３６）を介して主制御回路３３（主制御装置３０）のＲＡＭ３５及びコンデンサ１４に供給するとともに、第１の回路（ダイオード３６）及び第２の回路（抵抗２６、ツェナーダイオード２７、ダイオード２８）を介して賞球制御回路２３（賞球制御装置２０）のＲＡＭ２５及びコンデンサ１５に供給している。これにより、主電源回路１３を変更する必要がない。また、停電の発生時等には、まず、コンデンサ１４から、ＲＡＭ３５にバックアップ用の直流電力が供給されるとともに、第２の回路を介してＲＡＭ２５にバックアップ用の直流電力が供給される。ここで、ＲＡＭ２５の定格電圧がＲＡＭ３５の定格電圧より低く、また、第２の回路にツェナーダイオード２７（定電圧回路）が設けられているため、コンデンサ１４からＲＡＭ２５にＲＡＭ２５が作動状態を維持できるバックアップ用の直流電力を供給可能な時間は、コンデンサ１４からＲＡＭ３５にＲＡＭ３５が作動状態を維持できるバックアップ用の直流電力を供給可能な時間より長い。すなわち、ＲＡＭ２５の遊技情報の保持時間をＲＡＭ３５の遊技情報の保持時間より長くすることができる。
さらに、ＲＡＭ２５には、コンデンサ１５からもバックアップ用の直流電力が供給される。このため、ＲＡＭ２５の遊技情報の保持時間をより長くすることができる。
また、本実施の形態では、賞球数を含む遊技情報を記憶するＲＡＭ２５として、他のＲＡＭ（例えば、ＲＡＭ３５）より定格電圧が低いＲＡＭを用いているため、停電等が発生した場合の賞球保証の信頼性を向上することができる。
【００２１】
なお、第１の実施の形態では、第１の回路（ダイオード３６）を主制御装置（主制御基板）３０に設けたが、他の制御装置（制御基板）に設けることもできる。例えば、図１の点線３６ａで示すように、賞球制御装置（賞球制御基板）２０に設けることができる。あるいは、図１の点線３６ｂで示すように、電源装置（電源基板）１０に設けることができる。
また、第２の回路（抵抗２６、ツェナーダイオード２７、ダイオード２８）を賞球制御装置（賞球制御基板）２０に設けたが、他の制御装置（制御基板）に設けることもできる。例えば、第２の回路を電源装置（電源基板）１０に設けることができる。この場合、ダイオード２８のカソードを電源装置（電源基板）１０のバックアップ電力端子１２ｅに接続することにより、電源装置（電源基板）１０及び賞球制御装置（賞球制御基板）２０のバックアップ電力端子の数を減少させることができる。
【００２２】
第１の実施の形態では、第１及び第２の記憶回路（ＲＡＭ３５及びＲＡＭ２５）に共通のバックアップ電源回路（コンデンサ１５）と第２の記憶回路（ＲＡＭ２５）用のバックアップ電源回路（コンデンサ１５）を用いたが、第１及び第２の記憶回路に共通のバックアップ電源回路のみを用いることもできる。
第１及び第２の記憶回路に共通のバックアップ電源回路を用いた第２の実施の形態の概略構成図を図２に示す。本実施の形態は、電源装置と賞球制御装置の構成が第１の実施の形態と異なっている。したがって、以下では、本実施の形態の電源装置と賞球制御装置の構成のみを説明する。
【００２３】
電源装置５０は、通常、主電源回路５３等が基板上に配置された電源基板として構成される。
電源基板には、バックアップ電源回路が配置されている。本実施の形態では、バックアップ電源回路として、コンデンサ５４が配置されている。なお、コンデンサ５４としてはＲＡＭ３５の定格電圧に対応する定格電圧（例えば、５Ｖ）を有するコンデンサが用いられている。
電源基板には、交流電力入力端子５１ａ、直流電力出力端子５２ａ〜５２ｃ、バックアップ電力端子５２ｄ、５２ｅが設けられている。
主電源回路５３の３４Ｖ出力端子、１２Ｖ出力端子、５Ｖ出力端子は、それぞれ配線パターン等の接続線５９ａ〜５９ｃを介して直流電力出力端子５２ａ〜５２ｃに接続されている。コンデンサ５４の一方側の端子はバックアップ電力端子５２ｄ、５２ｅに接続され、他方側の端子は電源基板の回路グランドに接続されている。
【００２４】
賞球制御装置６０は、賞球制御回路ＣＰＵ６３、ＲＯＭ６４、ＲＡＭ６５等を有している。本実施の形態では、主制御回路ＣＰＵ３３、賞球制御回路ＣＰＵ６３及び主制御回路（主制御装置）のＲＡＭ３５として第１の定格電圧（例えば、５Ｖ）を有するＣＰＵ及びＲＡＭが用いられ、賞球制御回路（賞球制御装置）のＲＡＭ６５として第１の定格電圧より低い第２の定格電圧（例えば、３．３Ｖ）を有するＲＡＭが用いられている。
賞球制御装置６０は、通常、ワンチップマイクロコンピュータ等が基板上に配置された賞球制御基板として構成される。賞球制御基板には、直流電力入力端子６１ａ〜６１ｃ、バックアップ電力端子６ｄ、６１ｅ、直流電力出力端子６２ａ〜６２ｃ、バックアップ電力端子６２ｄが設けられている。
直流電力入力端子６１ａ〜６１ｃは、それぞれ配線パターン等の接続線６９ａ〜６９ｃを介して直流電力出力端子６２ａ〜６２ｃに接続されている。賞球制御回路ＣＰＵ６３の一方側の端子は接続線６９ｃに接続され、他方側の端子は賞球制御基板の回路グランドに接続されている。バックアップ電力端子６１ｄと賞球制御基板の回路グランドとの間には、抵抗６６とツェナーダイオード６７が設けられている。ツェナーダイオード６７によって、バックアップ電力端子６１ｄに入力された電力の電圧はＲＡＭ６５の定格電圧に対応する設定電圧（例えば、３．３Ｖ）に調整される。バックアップ電力端子６１ｅと６２ｄは、接続線６９ｄを介して接続されている。
【００２５】
以上のように構成された電源装置５０、賞球制御装置６０、主制御装置３０、副制御装置４０等の各制御基板を遊技機の所定位置に配設するとともに、各制御基板の端子を接続する。例えば、電源装置（電源基板）５０の直流電力出力端子５２ａ〜５２ｃ、バックアップ電力端子５２ｄ、５２ｅを賞球制御装置（賞球制御基板）６０の直流電力入力端子６１ａ〜６１ｃ、バックアップ電力端子６１ｄ、６１ｅに接続する。また、賞球制御装置（賞球制御基板）６０の直流電力出力端子６２ａ〜６２ｃ、バックアップ電力端子６２ｄを、主制御装置（主制御基板）３０の直流電力入力端子３１ａ〜３１ｃ、バックアップ電源端子３１ｄに接続する。
【００２６】
本実施の形態では、ＲＡＭ３５が本発明の第１の記憶回路に対応し、ＲＡＭ６５が本発明の第２の記憶回路に対応し、主制御回路３３が本発明の第１の制御回路に対応し、賞球制御回路６３が本発明の第２の制御回路に対応し、コンデンサ５４が本発明のバックアップ電源回路に対応する。また、ダイオード３６により本発明の第１の回路が構成され、抵抗６６、ツェナーダイオード６７により本発明の第２の回路が構成され、ツェナーダイオード６７により本発明の定電圧回路が構成されている。
【００２７】
次に、本実施の形態の動作を説明する。なお、主制御回路ＣＰＵ３３、賞球制御回路ＣＰＵ６３等の動作は第１の実施の形態と同様であるため省略する。
商用電力の停電等が発生していない場合には、主制御装置（主制御基板）３０の直流電力入力端子３１ｃに入力された５Ｖの直流電力は、ダイオード３６を介してＲＡＭ３５及びバックアップ電力端子３１ｄに出力される。
また、主制御装置（主制御基板）３０のバックアップ電力端子３１ｄから、賞球制御装置（賞球制御基板）６０のバックアップ電力端子６２ｄ、６２ｅ、電源装置（電源基板）５０のバックアップ電力端子５２ｅを介してコンデンサ５４及びバックアップ電力端子５２ｄに出力される。これにより、コンデンサ１４が充電される。
また、電源装置（電源基板）５０のバックアップ電力端子５２ｄから、賞球制御装置（賞球制御基板）６０のバックアップ電力端子６１ｄを介して抵抗６６とツェナーダイオード６７に出力される。そして、ツェナーダイオード６７によって得た設定電圧（例えば、３．３Ｖ）の直流電力がＲＡＭ６５に供給される。
【００２８】
商用電力の停電等によって、主制御装置（主制御回路）３０の直流電力入力端子３１ｃに入力される直流電力の電圧がコンデンサ５４の端子電圧より低下すると、コンデンサ５４から、電源装置（電源基板）５０のバックアップ電力端子５２ｅ、賞球制御装置（賞球制御基板）６０のバックアップ電力端子６１ｅ、６２ｄ２、主制御装置（主制御基板）３０のバックアップ電力端子３１ｄを介してＲＡＭ３５にバックアップ用の直流電力が出力される。
同時に、コンデンサ５４から、電源装置（電源基板）５０のバックアップ電力端子５２ｄ、賞球制御装置（賞球制御基板）６０のバックアップ電力端子６１ｄを介して抵抗６６とツェナーダイオード６７にバックアップ用の直流電力が供給される。ツェナーダイオード６７によって得た設定電圧の直流電力は、ＲＡＭ６５にバックアップ用の直流電力として供給される。
これにより、ＲＡＭ３５は、コンデンサ５４の端子電圧がＲＡＭ３５の作動状態を維持可能な作動設定値以下に低下するまで、遊技情報の記憶を保持する。
一方、ＲＡＭ６５は、ツェナーダイオード６７から供給される電力の電圧がＲＡＭ６５の作動状態を維持可能な作動設定値以下に低下するまで、遊技情報の記憶を保持する。
【００２９】
本実施の形態では、主電源回路５３（電源装置５０）から出力される５Ｖの直流電力を、第１の回路（ダイオード３６）を介してＲＡＭ３５及びコンデンサ５４に供給するとともに、第１の回路（ダイオード３６）及び第２の回路（抵抗、ツェナーダイオード６７）を介してＲＡＭ６５に供給している。これにより、主電源回路５３を変更する必要がない。
また、停電の発生時等には、コンデンサ５４から、ＲＡＭ３５にバックアップ用の直流電力が供給されるとともに、第２の回路を介してＲＡＭ６５にバックアップ用の直流電力が供給される。ここで、ＲＡＭ６５の定格電圧がＲＡＭ３５の定格電圧より低く、また、第２の回路にツェナーダイオード６７（定電圧回路）が設けられているため、第１の実施の形態と同様に、ＲＡＭ６５の遊技情報の保持時間をＲＡＭ３５の遊技情報の保持時間より長くすることができる。
また、本実施の形態では、ＲＡＭ３５及びＲＡＭ６５にバックアップ用の直流電力を供給するコンデンサとして共通のコンデンサのみを用いている。これにより、部品点数を少なくすることができ、回路構成を簡単にすることができる。
【００３０】
なお、第２の実施の形態では、第１の回路（ダイオード３６）を主制御装置（主制御基板）３０に設けたが、他の制御装置（制御基板）に設けることもできる。例えば、賞球制御装置（賞球制御基板）６０や（図２の点線３６ａ）、電源装置（電源基板）５０に（図２の点線３６ｂ）設けることができる。
また、第２の回路（抵抗６６、ツェナーダイオード６７）を賞球制御装置（賞球制御基板）６０に設けたが、他の制御装置（制御基板）に設けることもできる。例えば、第２の回路を電源装置（電源基板）５０に設けることができる。
【００３１】
第１及び第２の実施の形態では第１及び第２の記憶回路に共通のバックアップ電源回路（コンデンサ１４、５４）を用いたが、第１の記憶回路用のバックアップ電源回路と第２の記憶回路用のバックアップ電源回路のみを用いることもできる。
第１の記憶回路用のバックアップ電源回路と第２の記憶回路用のバックアップ電源回路のみを用いた第３の実施の形態の概略構成図を図３に示す。本実施の形態は、電源装置と賞球制御装置の構成が第１の実施の形態と異なっている。したがって、以下では、本実施の形態の電源装置と賞球制御装置の構成のみを説明する。
【００３２】
電源装置７０は、通常、主電源回路７３等が基板上に配置された電源基板として構成される。
電源基板には、バックアップ電源回路が配置されている。本実施の形態では、バックアップ電源回路として、コンデンサ７４と７５が配置されている。なお、コンデンサ７４としてはＲＡＭ３５の定格電圧に対応する定格電圧（例えば、５Ｖ）を有するコンデンサが用いられ、コンデンサ７５としてはＲＡＭ８５の定格電圧に対応する定格電圧（例えば、３．３Ｖ）を有するコンデンサが用いられている。
電源基板には、交流電力入力端子７１ａ、直流電力出力端子７２ａ〜７２ｃ、バックアップ電力端子７２ｄ、７２ｅが設けられている。
主電源回路５３の３４Ｖ出力端子、１２Ｖ出力端子、５Ｖ出力端子は、それぞれ配線パターン等の接続線７９ａ〜７９ｃを介して直流電力出力端子７２ａ〜７２ｃに接続されている。コンデンサ７４の一方側の端子はバックアップ電力端子７２ｅに接続され、他方側の端子は電源基板の回路グランドに接続されている。コンデンサ７５の一方側の端子はバックアップ電力端子７２ｄに接続され、他方側の端子は電源基板の回路グランドに接続されている。
【００３３】
賞球制御装置８０は、賞球制御回路ＣＰＵ８３、ＲＯＭ８４、ＲＡＭ８５等を有している。本実施の形態では、主制御回路ＣＰＵ３３、賞球制御回路ＣＰＵ８３及び主制御回路（主制御装置）のＲＡＭ３５として第１の定格電圧（例えば、５Ｖ）を有するＣＰＵ及びＲＡＭが用いられ、賞球制御回路（賞球制御装置）のＲＡＭ８５として第１の定格電圧より低い第２の定格電圧（例えば、３．３Ｖ）を有するＲＡＭが用いられている。
賞球制御装置８０は、通常、ワンチップ化されたワンチップマイクロコンピュータ等が基板上に配置された賞球制御基板として構成される。賞球制御基板には、直流電力入力端子８１ａ〜８１ｃ、バックアップ電力端子８１ｄ、８１ｅ、直流電力出力端子８２ａ〜８２ｃ、バックアップ電力端子８２ｄが設けられている。
直流電力入力端子８１ａ〜８１ｃは、それぞれ配線パターン等の接続線８９ａ〜８９ｃを介して直流電力出力端子８２ａ〜８２ｃに接続されている。接続線８９ｃと賞球制御基板の回路グランドとの間には、抵抗８６とツェナーダイオード８７が設けられている。ツェナーダイオード８７によって、直流電力入力端子８１ｃに入力された直流電力の電圧は、ＲＡＭ８５の定格電圧に対応する設定電圧（例えば、３．３Ｖ）に調整される。抵抗８６とツェナーダイオード８７の接続点は、ダイオード８８を介してＲＡＭ８５の一方側の端子及びバックアップ電力端子８１ｄに接続されている。バックアップ電力端子８１ｅと８２ｄは、接続線８９ｄを介して接続されている。
【００３４】
以上のように構成された電源装置７０、賞球制御装置８０、主制御装置３０、副制御装置４０等の各制御基板を遊技機の所定位置に配設するとともに、各制御基板の端子を接続する。例えば、電源装置（電源基板）７０の直流電力出力端子７２ａ〜７２ｃ、バックアップ電力端子７２ｄ、７２ｅを賞球制御装置（賞球制御基板）８０の直流電力入力端子８１ａ〜８１ｃ、バックアップ電力端子８１ｄ、８１ｅに接続する。また、賞球制御装置（賞球制御基板）８０の直流電力出力端子８２ａ〜８２ｃ、バックアップ電力端子８２ｄを、主制御装置（主制御基板）３０の直流電力入力端子３１ａ〜３１ｃ、バックアップ電源端子３１ｄに接続する。
【００３５】
本実施の形態では、ＲＡＭ３５が本発明の第１の記憶回路に対応し、ＲＡＭ８５が本発明の第２の記憶回路に対応し、主制御回路３３が本発明の第１の制御回路に対応し、賞球制御回路８３が本発明の第２の制御回路に対応し、コンデンサ７４が本発明の第１のバックアップ電源回路に対応し、コンデンサ７５が本発明の第２のバックアップ電源回路に対応する。また、ダイオード３６により本発明の第１の回路が構成され、抵抗８６、ツェナーダイオード８７、ダイオード８８により本発明の第２の回路が構成され、ツェナーダイオード８７によって本発明の定電圧回路が構成されている。
【００３６】
次に、本実施の形態の動作を説明する。なお、主制御回路３３、賞球制御回路８３等の動作は第１の実施の形態と同様であるため省略する。
商用電力の停電等が発生していない場合には、主制御装置（主制御基板）３０の直流電力入力端子３１ｃに入力される直流電力は、ダイオード３６を介してＲＡＭ３５及びバックアップ電力端子３１ｄに出力される。
また、主制御装置（主制御基板）３０のバックアップ電力端子３１ｄから、賞球制御装置（賞球制御基板）８０のバックアップ電力端子８２ｄ、８２ｅ、電源装置（電源基板）７０のバックアップ電力端子７２ｅを介してコンデンサ７４に出力される。これにより、コンデンサ７４が充電される。
一方、賞球制御装置（賞球制御基板）８０の直流電力入力端子８１ｃに入力される直流電力は、抵抗８６を介してツェナーダイオード８７に出力される。ツェナーダイオード８７によって得た設定電圧（例えば、３．３Ｖ）の直流電力は、ダイオード８８を介してＲＡＭ８５及びバックアップ電力端子８１ｄに出力される。さらに、賞球制御装置（賞球制御基板）７０のバックアップ電力端子８１ｄから、電源装置（電源基板）７０のバックアップ電力端子７２ｄを介してコンデンサ７５に出力される。これにより、コンデンサ７５が充電される。
【００３７】
商用電力の停電等によって、主制御装置（主制御基板）３０の直流電力入力端子３１ｃに入力される直流電力の電圧がコンデンサ７４の端子電圧より低下すると、コンデンサ７４から、電源装置（電源基板）７０のバックアップ電力端子７２ｅ、賞球制御装置（賞球制御基板）８０のバックアップ電力端子８１ｅ、８２ｄ、主制御装置（主制御基板）３０のバックアップ電力端子３１ｄを介してＲＡＭ３５にバックアップ用の直流電力が出力される。
これにより、ＲＡＭ３５は、コンデンサ７４の端子電圧がＲＡＭ３５の作動状態を維持可能な作動設定値以下に低下するまで、遊技情報の記憶を保持する。
また、賞球制御装置（賞球制御基板）７０のツェナーダイオード８７から供給される直流電力の電圧がコンデンサ７５の端子電圧より低下すると、コンデンサ７５から、電源装置（電源基板）７０のバックアップ電力端子７２ｄ、賞球制御装置（賞球制御基板）８０のバックアップ電力端子８１ｄを介してＲＡＭ８５にバックアップ用の直流電力が出力される。
【００３８】
本実施の形態では、主電源回路７３（電源装置７０）から出力される５Ｖの直流電力を、第１の回路（ダイオード３６）を介してＲＡＭ３５及びコンデンサ７４に供給するとともに、第２の回路（抵抗８６、ツェナーダイオード８７、ダイオード８８）を介してＲＡＭ８５及びコンデンサ７５に供給している。これにより、主電源回路７３を変更する必要がない。
また、停電時等に電源装置７０から出力される５Ｖの直流電力の電圧が所定値以下に低下すると、コンデンサ７４及び７５からＲＡＭ３５及び８５へのバックアップ用の直流電力の供給が開始する。ここで、ＲＡＭ８５の定格電圧がＲＡＭ３５の定格電圧より低く、また、第２の回路にツェナーダイオード８７（定電圧回路）が設けられている。このため、停電時等に、コンデンサ７５からＲＡＭ８５にバックアップ用の直流電力の供給が開始される時点が、コンデンサ７４からＲＡＭ３５にバックアップ用の直流電力の供給が開始される時点より遅くなる。ＲＡＭ３５とＲＡＭ８５の消費電力比と、コンデンサ７４とコンデンサ７５の容量比が同じ場合には、このバックアップ用の直流電力の供給開始時点の遅れ時間に対応する時間だけ、ＲＡＭ８５の作動可能時間がＲＡＭ３５の作動可能時間より長くなる。すなわち、ＲＡＭ６５の遊技情報の保持時間をＲＡＭ３５の遊技情報の保持時間より長くすることができる。
また、本実施の形態では、ＲＡＭ３５及びＲＡＭ８５にそれぞれコンデンサ７４及び７５からバックアップ用の直流電力を供給するため、コンデンサ７４及び７５として適切な容量のコンデンサを用いることができる。
【００３９】
本発明は、実施の形態で説明した構成に限定されず、種々の変更、追加、削除が可能である。
例えば、停電時の遊技情報を記憶保持する記憶回路としてＲＡＭを用いたが、記憶回路としては種々の記憶回路を用いることができる。
また、バックアップ電源回路としてコンデンサを用いたが、バックアップ電源回路としては種々の電源回路を用いることができる。
また、ツェナーダイオードにより定電圧回路を構成したが、定電圧回路の構成は種々変更可能である。
また、第１の回路や第２の回路の構成は種々変更可能である。
また、賞球制御回路（賞球制御装置）に停電処理及び復帰処理を実行させたが、他の被制御機器制御回路（被制御機器制御装置）に停電処理や復帰処理を実行させてもよい。
また、賞球制御回路（賞球制御装置）の記憶回路として第２の定格電圧を有する記憶回路を用いたが、他の制御回路（制御装置）の記憶回路として第２の定格電圧を有する記憶回路を用いてもよい。
また、主制御回路（主制御装置）の記憶回路として第１の定格電圧の記憶回路を用い、賞球制御回路（賞球制御装置）の記憶回路として第１の定格電圧より低い第２の定格電圧の記憶回路を用いたが、逆でもよい。
また、電源装置、賞球制御装置、主制御装置、副制御装置等の基板の接続順序は適宜変更可能である。接続順序を変更する場合には、各基板に設けられる端子は適宜変更される。
また、電源装置、賞球制御装置、主制御装置等の構成は種々変更可能である。また、パチンコ機に適用した場合について説明したが、本発明は、パチンコ機以外のスロットマシン等の種々の遊技機に適用することができる。
【００４０】
本発明は、以下のように構成することもできる。
例えば、「（態様１）遊技の進行に基づいて発生する遊技情報を記憶する第１及び第２の記憶回路と、それぞれ第１及び第２の記憶回路に記憶されている遊技情報に基づいて制御動作を実行可能な第１及び第２の制御回路と、所定電圧の電力を出力する主電源回路と、第１及び第２のバックアップ電源回路とを備え、第２の記憶回路及び第２のバックアップ電源回路として、定格電圧が第１の記憶回路及び第１のバックアップ電源回路より低い記憶回路及びバックアップ電源回路が用いられ、主電源回路から出力される所定電圧の電力が、第１の回路を介して第１の記憶回路及び第１のバックアップ電源回路に供給されるとともに、第１及び第２の回路を介して第２の記憶回路及び第２のバックアップ電源回路に供給され、第１の回路は、第１のバックアップ電源回路から主電源回路の方向への電流を阻止し、第２の回路は、主電源回路またはバックアップ電源回路から出力される電力の電圧を第２の記憶回路の定格電圧に対応する電圧に変換する定電圧回路を有するとともに、第２のバックアップ電源回路から第１のバックアップ電源回路の方向への電流を阻止するように構成されている、遊技機。」として構成することができる。
態様１の遊技機では、主電源回路から出力される所定電圧の電力が、第１の回路を介して第１の記憶回路及び第１のバックアップ電源回路に供給されるとともに、第１の回路及び定電圧回路を有する第２の回路を介して第２の記憶回路及び第２のバックアップ電源回路に供給され、第１のバックアップ電源回路から主電源回路の方向、第２のバックアップ電源回路から第１のバックアップ電源回路の方向への電流が阻止されるように第１及び第２の回路が構成されている。これにより、停電の発生時等に、第２の記憶回路には、第１のバックアップ電源回路から第２の回路を介してバックアップ用の電力が供給されるとともに、第２のバックアップ電源回路からもバックアップ用の電力が供給される。さらに、第２の回路に主電源回路またはバックアップ電源回路から出力される電力の電圧を第２の記憶回路の定格電圧に対応する電圧に変換する定電圧回路を設けているため、第１のバックアップ電源から供給される電力によって第２の記憶回路が作動状態を保持可能な時間が長くなる。したがって、第２の記憶回路の遊技情報の保持時間を第１の記憶回路より長くすることができる。この第２の記憶回路を、例えば、主制御装置や賞球制御装置等の記憶保持用の記憶回路として用いることにより、賞球に関する情報を含む遊技情報の保持時間を長くすることができる。また、主電源回路から出力される所定電圧の電力を第１の記憶回路と第１のバックアップ電源回路及び第２の記憶回路と第２のバックアップ電源回路に供給しており、第１のバックアップ電源回路として従来使用されている記憶保持用の記憶回路のバックアップ電源回路を用いることもできるため、変更作業が容易である。
また、「（態様２）遊技の進行に基づいて発生する遊技情報を記憶する第１及び第２の記憶回路と、それぞれ第１及び第２の記憶回路に記憶されている遊技情報に基づいて制御動作を実行可能な第１及び第２の制御回路と、所定電圧の電力を出力する主電源回路と、バックアップ電源回路とを備え、第２の記憶回路として、定格電圧が第１の記憶回路及びバックアップ電源回路より低い記憶回路が用いられ、主電源回路から出力される所定電圧の電力が、第１の回路を介して第１の記憶回路及びバックアップ電源回路に供給されるとともに、第１の回路及び第２の回路を介して第２の記憶回路に供給され、第１の回路は、バックアップ電源回路から主電源回路の方向への電流を阻止し、第２の回路は、主電源回路またはバックアップ電源回路から出力される電力の電圧を第２の記憶回路の定格電圧に対応する電圧に変換する定電圧回路を有する、遊技機。」として構成することができる。
態様２の遊技機では、主電源回路から出力される所定電圧の電力が、第１の回路を介して第１の記憶回路及びバックアップ電源回路に供給されるとともに、第１の回路及び定電圧回路を有する第２の回路を介して第２の記憶回路に供給され、第１のバックアップ電源回路から主電源回路の方向への電流が阻止されるように第１の回路が構成されている。これにより、停電の発生時等に、バックアップ電源回路から、第１の記憶回路にバックアップ用の電力が供給されるとともに、定電圧回路を有する第２の回路を介して第２の記憶回路にバックアップ用の電力が供給される。さらに、第２の回路に主電源回路またはバックアップ電源回路から出力される電力の電圧を第２の記憶回路の定格電圧に対応する電圧に変換する定電圧回路を設けているため、バックアップ電源から供給される電力によって第２の記憶回路が作動状態を保持可能な時間を第１の記憶回路より長くすることができる。また、主電源回路から出力される所定電圧の電力をバックアップ電源回路に供給しているため、電源回路を変更する必要がない。また、共通のバックアップ電源回路から第１及び第２の記憶回路にバックアップ用の電力を供給しているため、部品数が減少し、回路構成が簡単になる。
また、「（態様３）遊技の進行に基づいて発生する遊技情報を記憶する第１及び第２の記憶回路と、それぞれ第１及び第２の記憶回路に記憶されている遊技情報に基づいて制御動作を実行可能な第１及び第２の制御回路と、所定電圧の電力を出力する主電源回路と、第１及び第２のバックアップ電源回路とを備え、第２の記憶回路及び第２のバックアップ電源回路として、定格電圧が第１の記憶回路及び第１のバックアップ電源回路より低い記憶回路及びバックアップ電源回路が用いられ、主電源回路から出力される所定電圧の電力が、第１の回路を介して第１の記憶回路及び第１のバックアップ電源回路に供給されるとともに、第２の回路を介して第２の記憶回路及び第２のバックアップ電源回路に供給され、第１の回路は、第１のバックアップ電源回路から主電源回路の方向への電流を阻止し、第２の回路は、主電源回路またはバックアップ電源回路から出力される電力の電圧を第２の記憶回路の定格電圧に対応する電圧に変換する定電圧回路を有するとともに、第２のバックアップ電源回路から主電源回路の方向への電流を阻止するように構成されている、遊技機。」として構成することができる。
態様３の遊技機では、主電源回路から出力される所定電圧の電力が、第１の回路を介して第１の記憶回路及び第１のバックアップ電源回路に供給されるとともに、第２の回路を介して第２の記憶回路及び第２のバックアップ電源回路に供給され、第１の回路は、第１のバックアップ電源回路から主電源回路の方向への電流を阻止し、第２の回路は、主電源回路またはバックアップ電源回路から出力される電力の電圧を第２の記憶回路の定格電圧に対応した電圧に変換する定電圧回路を有するとともに、第２のバックアップ電源回路から主電源回路の方向への電流が阻止されるように構成されている。態様３の遊技機では、第２の回路に主電源回路またはバックアップ電源回路から出力される電力の電圧を第２の記憶回路の定格電圧に対応した電圧に変換する定電圧回路を設けているため、停電時等に、第２のバックアップ電源から第２の記憶回路にバックアップ用の電力の供給が開始される時期を、第１のバックアップ電源回路から第１の記憶回路にバックアップ用の電力の供給が開始される時期より遅らせることができる。したがって、第２の記憶回路の遊技情報の保持時間を第１の記憶回路の遊技情報の保持時間より長くすることができる。また、主電源回路から出力される所定電圧の電力を第１の記憶回路と第１のバックアップ電源回路及び第２の記憶回路と第２のバックアップ電源回路に供給しているため、電源回路を変更する必要がない。
また、「（態様４）態様１〜３のいずれかの遊技機であって、第１の制御回路は、遊技機の全体の動作を制御し、第２の制御回路は、賞球動作を制御する、遊技機。」として構成することができる。
態様４の遊技機では、第１の制御回路によって遊技機の全体の動作を制御し、第２の制御回路によって賞球動作を制御する。これにより、遊技者にとって重要な賞球数を記憶する記憶回路の保持時間を長くすることができるため、停電等が発生した場合の賞球保証の信頼性を向上させる行うことができる。
【００４１】
【発明の効果】
以上説明したように、請求項１に記載の遊技機を用いれば、停電の発生時等における記憶回路の遊技情報の保持時間を長くすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の概略構成図である。
【図２】本発明の第２の実施の形態の概略構成図である。
【図３】本発明の第３の実施の形態の概略構成図である。
【符号の説明】
１０、５０、７０  電源装置（電源基板）
１３、５３、７３  ＡＣ／ＤＣ変換回路（主電源回路）
１４、１５、５４、７４、７５  バックアップ電源回路
２０、６０  賞球制御装置（賞球制御基板）
２３、６３、８０  賞球制御回路
１４、３４、６４、８４、  ＲＯＭ
２５、３５、６５、８５  ＲＡＭ（記憶保持用の記憶回路）
２６、６６、８６、  抵抗
２７、６７、８７  ツェナーダイオード
２８、３６、３６ａ、８８  ダイオード
３０  主制御装置（主制御基板）
３３  主制御回路
４０  副制御装置（副制御基板）
【図１】
2004254919.tif 000003
【図２】
2004254919.tif 000004
【図３】
2004254919.tif 000005