(57)【要約】【課題】非走査期間（データ保持期間）におけるＴＦＴ素子のリーク電流抑制およびゲート絶縁膜の破壊防止を図った画素を備えた液晶表示装置を提供する。【解決手段】画素１０は、データ線ＤＬと画素電極ノードＮｐの間に直列に接続されたＮ型ＴＦＴ素子１６、１８および１９を有する。ＴＦＴ素子１６，１８のゲートがゲート線ＧＬと接続される一方で、ＴＦＴ素子１９のゲートは、ゲート線ＧＬ♯と接続される。選択状態のゲート線ＧＬおよびＧＬ♯の各々は、ＴＦＴ素子１６，１８，１９を十分ターンオン可能な高電圧に設定される。非選択状態のゲート線ＧＬは、ＴＦＴ素子１６，１８を十分ターンオフ可能な低電圧に設定され、非選択状態のゲート線ＧＬ♯は、データ線ＤＬ上を伝達される最高電圧および最低電圧の中間電圧に設定される。【選択図】        図４
2004233526.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置され、各々が表示電圧に応じた輝度を表示するための複数の画素と、
前記複数の画素の行にそれぞれ対応して設けられる、複数の第１および第２の走査線と、
前記複数の画素の列にそれぞれ対応して設けられる複数のデータ線と、
前記複数の第１および第２の走査線の各々を、所定の走査周期に応じて走査対象に選択された選択状態およびそれ以外の非選択状態のそれぞれにおいて異なる電圧へ駆動するゲート駆動回路と、
前記複数のデータ線を、前記走査対象に選択された前記画素に対応する前記表示電圧へ駆動するソース駆動回路とを備え、
前記複数の画素の各々は、
画素電極および対向電極を有し、前記画素電極および前記対向電極の電圧差に応じた輝度を出力する液晶素子と、
対応する前記データ線および第１のノードの間に電気的に接続され、対応する前記第１の走査線と電気的に接続されたゲートを有する第１の電界効果型トランジスタと、
前記第１のノードおよび前記画素電極の間に電気的に接続され、対応する前記第２の走査線と電気的に接続されたゲートを有する第２の電界効果型トランジスタとを含み、
前記ゲート駆動回路は、前記選択状態である前記第１および第２のゲート線の各々を、前記第１および第２の電界効果型トランジスタを各々ターンオン可能な第１の電圧に設定する一方で、前記非選択状態である前記第１のゲート線の電圧を前記第１の電界効果型トランジスタをターンオフ可能な第２の電圧に設定するとともに、前記非選択状態である前記第２のゲート線の電圧を前記表示電圧の最高値および最低値の中間の第３の電圧に設定する、液晶表示装置。
【請求項２】
前記対向電極は、所定の直流電圧を供給され、
前記第３の電圧は、前記所定の直流電圧と実質的に同一レベルである、請求項１記載の液晶表示装置。
【請求項３】
前記対向電極は、一定周期で第４の電圧および第５の電圧の一方に設定される交流電圧を供給され、
前記第３の電圧は、前記第４および第５の電圧の平均電圧と実質的に同じレベルである、請求項１記載の液晶表示装置。
【請求項４】
前記ゲート駆動回路は、前記行にそれぞれ対応して設けられる複数の駆動ユニットを含み、
前記複数の駆動ユニットの各々は、
対応する前記行が前記走査対象に選択されているかどうかを示す選択信号に応じて、前記対応する第１のゲート線を、前記第１および第２の電圧の一方で駆動する第１のドライバと、
前記選択信号に応じて、前記対応する第２のゲート線を、前記第１および第３の電圧の一方で駆動する第２のドライバとを有する、請求項１に記載の液晶表示装置。
【請求項５】
前記ゲート駆動回路は、前記非選択状態である第２のゲート線を、通常モードにおいて前記第３の電圧に設定する一方でテストモードにおいては第６の電圧に設定し、
前記第１および第６の電圧の差は、前記第１および第３の電圧の差より大きい、請求項１記載の液晶表示装置。
【請求項６】
前記第６の電圧は、前記第２の電圧と実質的に同じレベルである、請求項５記載の液晶表示装置。
【請求項７】
前記第１および第２の電界効果型トランジスタは、Ｎ型の薄膜トランジスタで構成され、
前記第１の電圧は、前記第２の電圧よりも高い、請求項１記載の液晶表示装置。
【請求項８】
前記第１および第２の電界効果型トランジスタは、Ｐ型の薄膜トランジスタで構成され、
前記第１の電圧は、前記第２の電圧よりも低い、請求項１記載の液晶表示装置
【請求項９】
表示電圧に応じた輝度を表示する画素と、
前記画素へ供給される前記表示電圧を伝達するためのデータ線とを備え、
前記画素は、
画素電極および対向電極を有し、前記画素電極および前記対向電極の電圧差に応じた輝度を出力する液晶表示素子と、
前記データ線および第１のノードの間に電気的に接続された第１の電界効果型トランジスタと、
前記第１のノードおよび前記画素電極の間に電気的に接続された第２の電界効果型トランジスタとを含み、
前記第１および第２の電界効果型トランジスタのゲート電圧を、前記画素が所定の走査周期に応じて走査対象に選択された選択状態およびそれ以外の非選択状態のそれぞれにおいて異なる電圧へ駆動するゲート駆動回路をさらに備え、
前記ゲート駆動回路は、前記選択状態において、各前記ゲート電圧を、前記第１および第２の電界効果型トランジスタを各々ターンオン可能な第１の電圧へ設定する一方で、前記非選択状態において、前記第１の電界効果型トランジスタがターンオフ可能な第２の電圧へ前記第１の電界効果型トランジスタのゲート電圧を設定するとともに、前記第２の電界効果型トランジスタのゲート電圧を前記表示電圧の最高値および最低値の中間の第３の電圧に設定する、液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置に関し、より特定的には、ゲート絶縁型電界効果トランジスタを各画素に備えた液晶表示装置に関する。
【０００２】
【従来の技術】
パーソナルコンピュータ、テレビジョン受像機、携帯電話機および携帯情報端末機器などのディスプレイパネルとして、液晶素子を表示画素に備えた液晶表示装置が用いられている。このような液晶表示装置は、従来タイプのものと比較して、低消費電力化や小型軽量化の面で効果が大きい。
【０００３】
液晶素子は、印加された電圧（以下、液晶素子へ印加された電圧を、「表示電圧」とも称する）のレベルに応じてその表示輝度が変化する。液晶表示装置のディスプレイパネルは、各々が液晶素子を備えた画素から構成され、各画素は、所定の走査周期に応じて周期的に設けられる走査期間において表示電圧を受ける。
【０００４】
各画素は、非走査期間においては、走査期間に受けた表示電圧を保持し、保持電圧に応じた輝度を表示することになる。各画素は、データが書込まれる、すなわち表示電圧を受ける走査期間よりも、データ（表示電圧）を保持している非走査期間のほうが圧倒的に長い。たとえば、走査線を２００本持つ液晶表示装置においては、１個の画素に注目すると、非走査期間は走査期間の２００倍長いことになる。このため、各画素の内部における、表示電圧の保持特性が重要となる。なぜなら、表示電圧の保持特性が低いと高周波数での走査が必要となり、消費電力が増大するからである。
【０００５】
一般的に、画素は、ガラス基板上あるいは半導体基板上にＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）素子等を用いて構成される。したがって、非走査期間において当該ＴＦＴ素子に生じるリーク電流によって保持している表示電圧のレベルが低下することにより、上記の保持特性が低下する。
【０００６】
このような非走査期間のリーク電流を抑制するために、各画素において、複数のＴＦＴ素子を直列に接続して、ＴＦＴ素子に加わる電圧（ソース・ドレイン間電圧）を分割することにより、リーク電流を抑制する構成が特許文献１に開示されている。
【０００７】
【特許文献１】
特開平５−１２７６１９号公報（第２頁、第４図）
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献１の図４に示された画素の構成によっても、表示電圧が高くなるとリーク電流を抑制することが困難になる。また、非走査期間において、ＴＦＴ素子を強力に逆バイアスするようにゲート電圧を制御する構成も知られているが、この場合にはゲート絶縁膜への電圧ストレスが大きくなるため、当該絶縁膜の信頼性が問題となってしまう。
【０００９】
この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、非走査期間（データ保持期間）における電界効果型トランジスタ（ＴＦＴ素子）について、ゲート絶縁膜の破壊を防止するとともにリーク電流を抑制可能な画素を備えた液晶表示装置を提供することである。
【００１０】
【課題を解決するための手段】
この発明に従う液晶表示装置は、行列状に配置され、各々が表示電圧に応じた輝度を表示するための複数の画素と、複数の画素の行にそれぞれ対応して設けられる、複数の第１および第２の走査線と、複数の画素の列にそれぞれ対応して設けられる複数のデータ線と、複数の第１および第２の走査線の各々を、所定の走査周期に応じて走査対象に選択された選択状態およびそれ以外の非選択状態のそれぞれにおいて異なる電圧へ駆動するゲート駆動回路と、複数のデータ線を、走査対象に選択された画素に対応する表示電圧へ駆動するソース駆動回路とを備え、複数の画素の各々は、画素電極および対向電極を有し、画素電極および対向電極の電圧差に応じた輝度を出力する液晶素子と、対応するデータ線および第１のノードの間に電気的に接続され、対応する第１の走査線と電気的に接続されたゲートを有する第１の電界効果型トランジスタと、第１のノードおよび画素電極の間に電気的に接続され、対応する第２の走査線と電気的に接続されたゲートを有する第２の電界効果型トランジスタとを含み、ゲート駆動回路は、選択状態である第１および第２のゲート線の各々を、第１および第２の電界効果型トランジスタを各々ターンオン可能な第１の電圧に設定する一方で、非選択状態である第１のゲート線の電圧を第１の電界効果型トランジスタをターンオフ可能な第２の電圧に設定するとともに、非選択状態である第２のゲート線の電圧を表示電圧の最高値および最低値の中間の第３の電圧に設定する。
【００１１】
この発明の他の構成に従う液晶表示装置は、表示電圧に応じた輝度を表示する画素と、画素へ供給される表示電圧を伝達するためのデータ線とを備え、画素は、画素電極および対向電極を有し、画素電極および対向電極の電圧差に応じた輝度を出力する液晶表示素子と、データ線および第１のノードの間に電気的に接続された第１の電界効果型トランジスタと、第１のノードおよび画素電極の間に電気的に接続された第２の電界効果型トランジスタとを含み、液晶表示装置は、第１および第２の電界効果型トランジスタのゲート電圧を、画素が所定の走査周期に応じて走査対象に選択された選択状態およびそれ以外の非選択状態のそれぞれにおいて異なる電圧へ駆動するゲート駆動回路をさらに備え、ゲート駆動回路は、選択状態において、各ゲート電圧を、第１および第２の電界効果型トランジスタを各々ターンオン可能な第１の電圧へ設定する一方で、非選択状態において、第１の電界効果型トランジスタがターンオフ可能な第２の電圧へ第１の電界効果型トランジスタのゲート電圧を設定するとともに、第２の電界効果型トランジスタのゲート電圧を表示電圧の最高値および最低値の中間の第３の電圧に設定する。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳しく説明する。
【００１３】
［実施の形態１］
（液晶表示装置の全体構成）
図１は、本発明の実施の形態に従う液晶表示装置の全体構成を示すブロック図である。
【００１４】
図１を参照して、本発明に従う液晶表示装置５は、液晶アレイ部２０と、ゲート駆動回路３０と、ソース駆動回路４０とを備える。液晶アレイ部２０は、行列状に配された複数の画素１０を含む。画素の行（「画素行」とも以下称する）の各々に対応して、第１のゲート線ＧＬおよび第２のゲート線ＧＬ♯が配置される。また、画素の列（「画素列」とも以下称する）のそれぞれに対応して、データ線ＤＬがそれぞれ設けられる。図１には、第１行の第１列および第２列の画素ならびにこれに対応するゲート線ＧＬ１，ＧＬ１♯およびデータ線ＤＬ１，ＤＬ２が代表的に示されている。
【００１５】
ゲート駆動回路３０は、所定の走査周期に基づいて、各ゲート線ＧＬ，ＧＬ♯を走査期間において選択状態に設定し、それ以外の非走査期間において非選択状態に設定するように、各ゲート線ＧＬ，ＧＬ♯の電圧を制御する。各ゲート線ＧＬおよびＧＬ♯は、選択状態および非選択状態のそれぞれにおいて異なる電圧へ駆動される。また、各画素行において、ゲート線ＧＬおよびＧＬ♯は、独立に制御可能である。
【００１６】
ソース駆動回路４０は、Ｎビット（Ｎ：自然数）のデジタル信号である表示信号ＳＩＧによって段階的に設定される表示電圧をデータ線ＤＬに出力する。図１には、Ｎ＝６の場合、すなわち、表示信号ＳＩＧが表示信号ビットＤ０〜Ｄ５からなる場合の構成について代表的に示されている。
【００１７】
６ビットの表示信号に基づいて、各画素１０において、２６＝６４段階の階調的な輝度表示が可能となる。さらに、Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）およびＢ（Ｂｌｕｅ）の各１つの画素から１つのカラー表示単位を形成すれば、約２６万色のカラー表示が可能となる。
【００１８】
ソース駆動回路４０は、シフトレジスタ５０と、データラッチ回路５２，５４と、階調電圧生成回路６０と、デコード回路７０と、アナログアンプ８０とを含む。
【００１９】
表示信号ＳＩＧは、画素１０ごとの表示輝度に対応してシリアルに生成される。すなわち、各タイミングにおける表示信号ビットＤ０〜Ｄ５は、液晶アレイ部２０中の１つの画素１０における表示輝度を示している。
【００２０】
シフトレジスタ５０は、表示信号ＳＩＧの設定が切換えられる所定周期に同期したタイミングで、データラッチ回路５２に対して、表示信号ビットＤ０〜Ｄ５の取込を指示する。データラッチ回路５２は、シリアルに生成される１つの画素行分の表示信号ＳＩＧを、順に取込んで保持する。
【００２１】
１つの画素行分の表示信号ＳＩＧがデータラッチ回路５２に取込まれたタイミングで、ラッチ信号ＬＴの活性化に応答して、データラッチ回路５２にラッチされた表示信号群は、データラッチ回路５４に伝達される。
【００２２】
階調電圧生成回路６０は、高電圧ＶＨおよび低電圧ＶＬの間に直列に接続された６４個の分圧抵抗で構成され、６４段階の階調電圧Ｖ１〜Ｖ６４を階調電圧ノードＮ１〜Ｎ６４にそれぞれ生成する。
【００２３】
デコード回路７０は、データラッチ回路５４にラッチされた表示信号をデコードして、当該デコードに基づいて階調電圧Ｖ１〜Ｖ６４を選択する。デコード回路７０は、選択された階調電圧（Ｖ１〜Ｖ６４のうちの１つ）を表示電圧としてデコード出力ノードＮｄに生成する。本実施の形態においては、デコード回路７０は、データラッチ回路５４にラッチされた表示信号に基づいて、１行分の表示電圧を並列に出力する。なお、図１においては、第１列目および第２列目のデータ線ＤＬ１，ＤＬ２に対応するデコード出力ノードＮｄ１，Ｎｄ２が代表的に示されている。
【００２４】
アナログアンプ８０は、デコード出力ノードＮｄ１，Ｎｄ２，…へ出力された表示電圧にそれぞれ対応したアナログ電圧をデータ線ＤＬ１，ＤＬ２，…にそれぞれ出力する。
【００２５】
なお、図１には、ゲート駆動回路３０およびソース駆動回路４０が液晶アレイ部２０と一体的に形成された液晶表示装置５の構成を例示したが、ゲート駆動回路３０およびソース駆動回路４０については、液晶アレイ部２０の外部回路として設けることも可能である。
【００２６】
（従来の構成の画素におけるリーク電流の抑制技術）
次に、本願発明に従う画素と比較するために、従来の画素構成およびリーク電流の抑制について説明する。
【００２７】
図２は、従来の技術に従う画素の第１の構成例を示す等価回路図である。
図２に示した画素１０♯は、図１に示した液晶表示装置５の液晶アレイ部２０において、画素１０に代えて用いることができる。ただし、従来の画素１０♯では、１種類のゲート線ＧＬのみを必要とするので、この場合には液晶アレイ部２０におけるゲート線ＧＬ♯の配置は必要ない。
【００２８】
図２を参照して、画素１０♯は、液晶素子１２と、保持容量１４と、Ｎ型ＴＦＴ素子１６，１８とを含む。液晶素子１２は、画素電極ノードＮｐおよび対向電極ノードＮｃの間に接続され、画素電極ノードＮｐおよび対向電極ノードＮｃの電圧差に応じた輝度を出力する。対向電極ノードＮｃは、液晶アレイ部２０内の複数の画素間で共有され、所定の共通電圧ＶＣＯＭを供給される。ノードＮａは、Ｎ型ＴＦＴ素子１６および１８の接続ノードに相当する。
【００２９】
なお、以下本明細書においては、画素電極ノードＮｐおよび対向電極ノードＮｃの電圧差が大きいほど輝度が小さくなるものとする。すなわち、最小輝度表示（黒表示）時に、画素電極ノードＮｐの電圧（表示電圧）と共通電圧ＶＣＯＭとの電圧差は最大となり、最大輝度表示（白表示）時においては、表示電圧は共通電圧ＶＣＯＭと同等レベルである。
【００３０】
保持容量１４は、画素電極ノードＮｐの電圧を保持するために設けられ、画素電極ノードＮｐと所定電圧ＶＳＳを供給するノードとの間に接続される。なお、所定電圧ＶＳＳは、一定電圧であればよく、共通電圧ＶＣＯＭとすることもできる。
【００３１】
Ｎ型ＴＦＴ素子１６および１８は、ゲート絶縁型の電界効果型トランジスタの代表例として示され、一般的には、液晶素子１２と同一の絶縁体基板（ガラス基板・樹脂基板等）上に形成される。Ｎ型ＴＦＴ素子１６および１８は、対応のデータ線ＤＬおよび画素電極ノードＮｐの間に直列に接続され、各々のゲートは対応のゲート線ＧＬと接続される。対応するゲート線ＧＬが選択状態（ハイレベル電圧）に設定された走査期間中において、Ｎ型ＴＦＴ素子１６および１８がターンオンして、対応のデータ線ＤＬと画素電極ノードＮｐとは接続される。これにより、ソース駆動回路４０からデータ線ＤＬを介して画素電極ノードＮｐへ表示電圧が書込まれ、書込まれた表示電圧は、保持容量１４によって保持される。
【００３２】
対応するゲート線ＧＬが非選択状態（ローレベル電圧）に設定された非走査期間中において、Ｎ型ＴＦＴ素子１６および１８は、ターンオフされる。既に説明したように、データ線ＤＬと画素電極ノードＮｐとの間に複数個のＴＦＴ素子を直列接続することによって、ターンオフされた各ＴＦＴ素子のソース・ドレイン間電圧が低減されるので、そのオフリーク電流も抑制される。なお、ＴＦＴ素子の個数は、リーク電流のレベルに応じて、１個あるいは任意の複数個とすることができる。
【００３３】
次に、画素１０♯の動作について説明する。
液晶素子の焼付きを防止するために、液晶素子は一般に交流駆動される。たとえば、共通電圧ＶＣＯＭを一定の直流電圧とした上で、最小輝度（黒表示）に対応する表示電圧は、共通電圧ＶＣＯＭを基準にして低電圧側および高電圧側の一方に、一定の周期で切換えて定義される。
【００３４】
すなわち、黒表示をするために必要な画素電極ノードＮｐおよび対向電極ノードＮｃの電圧差をＶＤとすると、表示電圧の最高値および最低値は、下記（１）および（２）式に示されるＶＤＨｍａｘまたはＶＤＬｍｉｎで表現される。表示電圧は、データ線によって伝達されるため、ＶＤＨｍａｘおよびＶＤＬｍｉｎは、データ線ＤＬの最高電圧および最低電圧にもそれぞれ相当する。
【００３５】
ＶＤＨｍａｘ＝ＶＣＯＭ＋ＶＤ  …（１）
ＶＤＬｍｉｎ＝ＶＣＯＭ−ＶＤ  …（２）
ここで、（１）−（２）式より、下記（３）式が得られる。
【００３６】
ＶＤＨｍａｘ＝ＶＤＬｍｉｎ＋２・ＶＤ  …（３）
リーク電流は、画素電極ノードＮｐおよびデータ線ＤＬ間の電圧差が大きいほど流れやすい。非走査期間（データ保持期間）において、たとえば、画素電極ノードＮｐが表示電圧としてＶＤＨｍａｘを保持し、一方でデータ線ＤＬがＶＤＬｍｉｎを伝達しているときに、リーク電流は最も発生しやすい。
【００３７】
リーク電流を抑制するためには、Ｎ型ＴＦＴ素子１６，１８のゲート電圧をソース電圧よりも低くして、これらのＴＦＴ素子をより強力にターンオフすることが必要である。このため、データ線ＤＬの最低電圧ＶＤＬｍｉｎを考慮すれば、非走査期間すなわち非選択状態におけるゲート線電圧ＶＧＬは、下記（４）式のように設定する必要がある。
【００３８】
ＶＧＬ＝ＶＤＬｍｉｎ−Ｖｍ  …（４）
ここで、（４）式中のＶｍは、ＴＦＴ素子を確実にターンオフするためのマージン電圧である。
【００３９】
一方、表示電圧ＶＤＨｍａｘを保持している画素電極ノードＮｐの電圧は、上記（３）式より、ＶＮｐｍａｘ＝ＶＤＬｍｉｎ＋２・ＶＤとなる。したがって、、ゲート線ＧＬと画素電極ノードＮｐとの間の電圧、すなわちＮ型ＴＦＴ素子１８のゲート・ドレイン間ＶＧＤは、以下（５）式で最大となる。
【００４０】
2004233526.tif 000003
一般的な数値として、Ｖｍ＝２（Ｖ）およびＶＤ＝５（Ｖ）とすると、（５）式よりＶＧＤ＝−１２（Ｖ）となる。この電圧差は、液晶表示装置の内部回路群の動作電圧が、一般的に７〜８（Ｖ）であることと比較すると、かなり大きいレベルである。この電圧差は、非走査期間においてＮ型ＴＦＴ素子１８のゲート・ソース間に連続的に印加される。
【００４１】
なお、走査期間すなわち選択状態におけるゲート線電圧ＶＧＨは、データ線の最高電圧ＶＤＨｍａｘを伝達するために下記（６）式の範囲で設定する必要がある。
【００４２】
ＶＧＨ＞ＶＤＨｍａｘ＋Ｖｔｈ  …（６）
なお、（６）式中のＶｔｈは、Ｎ型ＴＦＴ素子１６，１８のしきい値電圧である。
【００４３】
また、従来の画素構成において、データ線ＤＬの電圧振幅を小さくして低消費電力化を図るために、対向電極ノードＮｃの共通電圧ＶＣＯＭを交流電圧とする構成が知られている。
【００４４】
図３は、従来の技術に従う画素の第２の構成例を示す等価回路図である。
図３を参照して、従来の画素１１♯は、図２に示した従来の画素１０♯と同様に、図１中の液晶アレイ部２０において、画素１０に代えて用いることができる。画素１１♯を適用する場合においても、１種類のゲート線ＧＬのみを必要とするので、液晶アレイ部２０におけるゲート線ＧＬ♯の配置は必要ない。
【００４５】
図３を参照して、従来の画素１１♯は、図２に示した画素１０♯と比較して、保持容量１４が画素電極ノードＮｐおよび対向電極ノードＮｃの間に接続される点が異なる。また、対向電極ノードＮｃは、一定の直流電圧ではなく、所定周期ごとに低電圧ＶＣＯＭＬおよび高電圧ＶＣＯＭＨの一方に交互に設定される交流電圧を供給される。なお、この交流電圧の振幅は上述の所定電圧ＶＤに相当する。すなわち、ＶＣＯＭＨ−ＶＣＯＭＬ＝ＶＤと示される。
【００４６】
図３に示す画素においては、対向電極ノードＮｃが低電圧ＶＣＯＭＬに設定されている期間には、最小輝度表示（黒表示）時には、ＶＣＯＭＬ＋ＶＤに設定され、最大輝度表示（白表示）時には、表示電圧はＶＣＯＭＬに設定される。これに対して、対向電極ノードＮｃが高電圧ＶＣＯＭＨに設定されている期間には、最小輝度表示（黒表示）時には、ＶＣＯＭＨ−ＶＤに設定され、最大輝度表示（白表示）時には、表示電圧はＶＣＯＭＨに設定される。
【００４７】
したがって、データ線電圧を考慮すると、データ線での最高電圧ＶＤＨｍａｘおよび最低電圧ＶＤＬｍｉｎは、下記（７）および（８）式のようになる。
【００４８】
ＶＤＨｍａｘ＝ＶＣＯＭＬ＋ＶＤ  …（７）
ＶＤＬｍｉｎ＝ＶＣＯＭＨ−ＶＤ  …（８）
（７）−（８）式より、（９）式が得られる。
【００４９】
2004233526.tif 000004
（９）式を（３）式と比較すると、図３の画素１１♯を用いた液晶表示装置では、画素１０♯で構成される液晶表示装置よりも、データ線の最高電圧がＶＤ分だけ小さくできる。この結果、低消費電力化を図ることができる。
【００５０】
対向電極ノードＮｃは、通常すべての液晶素子間で共通に接続されるので、対向電極の電圧が変化したとき、すべての対向電極ノードの電圧が同時に変化する。したがって、このときデータ保持状態（非走査期間）である画素の画素電極ノードＮｐは、対向電極ノードＮｃの変化分（すなわちＶＤ分）だけ、その電圧が変化する。
【００５１】
この結果、ＶＤＨｍａｘの表示電圧を保持している画素電極ノードの電圧は、下記（１０）式のようになる。
【００５２】
ＶＮｐｍａｘ＝ＶＤＨｍａｘ＋ＶＤ  …（１０）
他方、ＶＤＬｍｉｎの表示電圧を保持している画素電極ノードＮｐの電圧は、下記（１１）式のようになる。
【００５３】
Ｎｐｍｉｎ＝ＶＤＬｍｉｎ−ＶＤ  …（１１）
（１１）式は、Ｎ型ＴＦＴ素子１６，１８のソース電圧が負方向へ低下していることにする。これは、Ｎ型ＴＦＴ素子１６，１８がターンオンする方向の電圧変化である。これを防止するためには、共通電圧ＶＣＯＭの変化分だけ、非選択状態におけるゲート線電圧ＶＧＬを低下させる必要がある。
【００５４】
したがって、画素１１♯を備える液晶表示装置においては、リーク電流抑制のために、非選択状態のゲート線電圧ＶＧＬを下記（１２）式とする必要がある。
【００５５】
ＶＧＬ＝ＶＤＬｍｉｎ−Ｖｍ−ＶＤ  …（１２）
この結果、Ｎ型ＴＦＴ素子１８のゲート・ドレイン間電圧ＶＧＤの最大値は、下記（１３）式で与えられる。
【００５６】
2004233526.tif 000005
ここで、一般的な数値として、ＶＤＨｍａｘ＝５（Ｖ）、ＶＤ＝５（Ｖ）、Ｖｍ＝２（Ｖ）およびＶＤＬｍｉｎ＝０（Ｖ）とすると、ＶＧＤ＝−１７（Ｖ）となり、図２での画素１０♯の場合と比較してさらに大きな電圧が、非走査期間においてＮ型ＴＦＴ素子１８のゲート・ドレイン間に連続的に印加されてしまう。
【００５７】
なお、走査期間すなわち選択状態におけるゲート線電圧ＶＧＨは、データ線の最高電圧ＶＤＬｍａｘを伝達するために上述の（６）式に基づいて設定される。
【００５８】
一般的に知られているように、ＴＦＴ素子をはじめとする電界効果型トランジスタは、絶縁膜によってチャネル領域から分離されたゲートに電圧を印加して、そのオンおよびオフを制御する。このゲート直下の絶縁膜（ゲート絶縁膜）が絶縁破壊を生じると、ゲートとチャネル領域とが短絡されて大きな電流が流れるため、ゲート絶縁膜の信頼性を十分に考慮する必要がある。
【００５９】
ゲート絶縁膜に印加される電圧そのものは、選択状態でのゲート線電圧ＶＧＨのほうが大きいので、走査期間における電圧ＶＧＨに耐えられる様に、ＴＦＴ素子のゲート絶縁膜は設計される。しかしながら、瞬時値としては耐圧範囲内であっても、比較的大きな電圧ストレスがゲート絶縁膜に長期間印加されると、累積された電圧ストレスによって、ゲート絶縁膜の破壊が生じる場合がある。このような現象は、ゲート絶縁膜の経時絶縁破壊（Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｔ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ：ＴＤＤＢ）として知られている。
【００６０】
したがって、（５），（１３）式に示された、画素１０♯，１１♯中のＴＦＴ素子１８のデータ保持期間（非走査期間）におけるゲート・ドレイン間電圧の最大値はゲート絶縁膜の耐圧以下ではあるものの、この電圧ストレスをより軽減することが望ましい。
【００６１】
（実施の形態１に従う画素の構成）
次に、データ保持期間におけるＴＦＴ素子の電圧ストレスを抑制した、実施の形態１に従う画素の構成例について説明する。
【００６２】
図４は、実施の形態１に従う画素の構成例を示す等価回路図である。
図４を参照して、図１に示された実施の形態１の画素１０は、図２で示した画素１０♯と比較して、Ｎ型ＴＦＴ素子１８および画素電極ノードＮｐの間に接続されたＮ型ＴＦＴ素子１９をさらに含む点で異なる。Ｎ型ＴＦＴ素子１９のゲートは、ゲート線ＧＬ♯と接続される。ノードＮｂは、Ｎ型ＴＦＴ素子１８および１９の接続ノードに相当する。
【００６３】
図１にも示されるように、各画素行において、Ｎ型ＴＦＴ素子１６および１８の各ゲートが接続されるゲート線ＧＬと、Ｎ型ＴＦＴ素子１９のゲートが接続されるゲート線ＧＬ♯とは独立の配線として設けられる。また、対向電極ノードＮｃの共通電圧ＶＣＯＭは、図２の画素１０♯と同様に、一定の直流電圧として供給される。
【００６４】
図５は、図１に示されたゲート駆動回路３０中の、ゲート線ＧＬ，ＧＬ♯の電圧制御部分の構成を示す概念図である。図５には、各画素行に対応して設けられるゲート駆動ユニット１００の構成が代表的に示される。
【００６５】
図５を参照して、ゲート駆動ユニット１００は、共通のゲート線選択信号ＧＳＳに応答して、ゲート線ＧＬの電圧を駆動するゲート線ドライバ１１０と、ゲート線ＧＬ♯の電圧を駆動するゲート線ドライバ１２０とを有する。ゲート線選択信号ＧＳＳは、対応する画素行が走査対象に選択された場合にローレベルに設定され、その以外の非選択時には、ハイレベルに設定される。
【００６６】
ゲート線ドライバ１１０は、対応する画素行の選択時には、ゲート線ＧＬを電圧ＶＧＨへ駆動して選択状態に設定する一方で、対応する画素行の非選択時には、ゲート線ＧＬを低電圧ＶＧＬへ駆動して非選択状態に設定する。
【００６７】
ゲート線ドライバ１２０は、対応する画素行の選択時には、ゲート線ＧＬ♯を高電圧ＶＧＨへ駆動して選択状態に設定する一方で、対応する画素行の非選択時には、ゲート線ＧＬ♯を中間電圧ＶＧＭへ駆動して非選択状態に設定する。
【００６８】
図６は、ゲート線ドライバ１１０および１２０の具体的構成例を示す回路図である。
【００６９】
図６を参照して、ゲート線ドライバ１１０は、ＣＭＯＳインバータで構成され、高電圧ＶＧＨの供給ノードと対応のゲート線ＧＬとの間に接続されたＰ型ＴＦＴ素子１１２と、ゲート線ＧＬと低電圧ＶＧＬの供給ノードとの間に接続されたＮ型ＴＦＴ素子１１４とを有する。ＴＦＴ素子１１２および１１４の各ゲートには、ゲート線選択信号ＧＳＳが入力される。
【００７０】
同様に、ゲート線ドライバ１２０は、ＣＭＯＳインバータで構成され、高電圧ＶＧＨの供給ノードと対応のゲート線ＧＬ♯との間に接続されたＰ型ＴＦＴ素子１２２と、ゲート線ＧＬ♯と中間電圧ＶＧＭの供給ノードとの間に接続されたＮ型ＴＦＴ素子１２４とを有する。ＴＦＴ素子１２２および１２４の各ゲートには、ゲート線ドライバ１１０と共通のゲート線選択信号ＧＳＳが入力される。
【００７１】
このように、各画素行において、ゲート線ＧＬおよびＧＬ♯は、選択状態では、データ線ＤＬ上の最高電圧ＶＤＨｍａｘを画素電極ノードＮｐに伝達できるように、画素１０♯における（６）式に従って、Ｎ型ＴＦＴ素子１６，１８，１９を十分ターンオン可能な高電圧ＶＧＨに設定される。
【００７２】
一方、非選択状態においては、ゲート線ＧＬが低電圧ＶＧＬに設定されるのに対して、ゲート線ＧＬ♯は、高電圧ＶＧＨおよび低電圧ＶＧＬの中間電圧ＶＧＭ（ＶＧＨ＞ＶＧＭ＞ＶＧＬ）に設定される。
【００７３】
図４を再び参照して、データ保持期間（非走査期間）において、すなわち非選択状態のゲート線ＧＬおよびＧＬ♯については、ゲート線ＧＬがリーク電流抑制のために、画素１０♯における（４）式と同様のゲート線電圧ＶＧＬに設定される一方で、ゲート線ＶＧＬ♯は、ＴＦＴ素子１８へのゲート・ドレイン間電圧を抑制するために、中間電圧ＶＧＭに設定される。
【００７４】
画素電極ノードＮｐと接続されるＮ型ＴＦＴ素子１９に対しては、表示電圧がＶＤＨｍａｘまたはＶＤＬｍｉｎとなる黒表示時に、最も大きな電圧ストレスが印加される。したがって、これらの両方の表示電圧に対してゲート絶縁膜への電圧ストレスをなるべく小さくするためには、中間電圧ＶＧＭを、データ線ＤＬの最高電圧ＶＤＨｍａｘおよび最低電圧ＶＤＬｍｉｎ、すなわち表示電圧の最高値および最低値の中間レベル、好ましくは両者の平均値に設定する必要がある。したがって、中間電圧ＶＧＭは（１４）式に示すように設定することが望ましい。
【００７５】
2004233526.tif 000006
これにより、画素電極ノードＮｐが表示電圧ＶＤＨｍａｘを保持するとき、データ保持期間におけるＮ型ＴＦＴ素子１９のゲート・ドレイン間電圧ＶＧＤは、下記（１５）式で最大となる。
【００７６】
2004233526.tif 000007
同様に、画素電極ノードＮｐが表示電圧ＶＤＬｍｉｎを保持するとき、データ保持期間におけるＮ型ＴＦＴ素子１９のゲート・ドレイン間電圧ＶＧＤは、下記（１６）式で最大となる。
【００７７】
2004233526.tif 000008
（１５）および（１６）式に（５）式と同様の数値を代入すると、｜ＶＧＤ｜＝５（Ｖ）となり、非走査期間に連続的に印加されるＴＦＴ素子１９のゲート絶縁膜への電圧ストレスは、同条件で｜ＶＧＤ｜＝１２（Ｖ）となる、画素１０♯中のＮ型ＴＦＴ素子１８と比較して軽減される。
【００７８】
さらに、このようなＮ型ＴＦＴ素子１９を設けることによって、Ｎ型ＴＦＴ素子１８のドレインすなわちノードＮｂおよびデータ線ＤＬの電圧差は、データ線ＤＬおよび画素電極ノードＮｐの電圧差よりも小さくなる。この結果、非走査期間にＮ型ＴＦＴ素子１６および１８に加わるソース・ドレイン間電圧は、図２の画素１０よりも小さくなる。また、非選択状態でのゲート線ＧＬは、図２の画素１０♯と同様に低電圧ＶＧＬに設定されるので、画素１０では従来の画素１０♯と比較して、データ保持期間において、画素電極ノードＮｐおよびデータ線ＤＬ間のリーク電流を抑制するとともに、かつ、Ｎ型ＴＦＴ素子１８のゲート絶縁膜への電圧ストレスを軽減して、その動作信頼性を向上できる。
【００７９】
以上説明したように、実施の形態１に従う画素１０の構成によれば、図２に示した画素１０♯よりもリーク電流を抑制した上で、データ保持期間におけるＴＦＴ素子のゲート絶縁膜の電圧ストレスを軽減できる。
【００８０】
この結果、各画素における表示電圧の保持特性を改善して、走査周期を長くすることによる低消費電力化や輝度変動の抑制による表示品位向上を図るとともに、ＴＦＴ素子の動作信頼性を向上することができる。
【００８１】
なお、図４では、ゲート線ＧＬと接続されたゲートを有する２個のＮ型ＴＦＴ素子１６，１８と、ゲート線ＧＬ♯と接続されたゲートを有する１個のＮ型ＴＦＴ素子１９がデータ線ＤＬおよび画素電極ノードＮｐの間に直列に接続される構成例を示したが、これらのＴＦＴ素子は、許容されるリーク電流および回路面積を考慮して、それぞれ１個または任意の複数個とすることができる。
【００８２】
［実施の形態２］
図７は、実施の形態２に従う画素の構成例を示す等価回路図である。
【００８３】
図７に示した画素１１は、図１に示した全体図において、画素１０に代えて適用することができる。
【００８４】
図７を参照して、実施の形態２に従う画素１１は、図６に示した実施の形態１の画素１０と比較して、保持容量１４が画素電極ノードＮｐと対向電極ノードＮｃとの間に接続される点が異なる。さらに、対向電極ノードＮｃの共通電圧ＶＣＯＭは、図３の画素１１♯と同様に、低電圧ＶＣＯＭＬまたは高電圧ＶＣＯＭＨに一定周期で交互に設定される振幅ＶＤの交流電圧として供給される。すなわち、画素１１は、図３に示した従来の画素１１♯に対して、Ｎ型ＴＦＴ素子１９をさらに付加した構成となっている。
【００８５】
図４に示した画素１０と同様に、Ｎ型ＴＦＴ素子１６，１８の各ゲートはゲート線ＧＬと接続され、Ｎ型ＴＦＴ素子１９のゲートは別のゲート線ＧＬ♯と接続されている。ゲート線ＧＬ，ＧＬ♯の電圧は、実施の形態１における図５および図６に示した構成によって同様に制御されるので詳細な説明は繰返さない。
【００８６】
なお、画素１１において、表示電圧としてＶＤＨｍａｘを保持している画素電極ノードＮｐの電圧は、共通電圧ＶＣＯＭのＶＤ分の変化に応答して、ＶＤＨｍａｘ＋ＶＤに変化する。他方、ＶＤＬｍｉｎを保持している画素電極ノードＮｐの電圧は、共通電圧ＶＣＯＭの変化に応答して、ＶＤＬｍｉｎ−ＶＤに変化する。したがって、実施の形態２に従う構成においては、非選択状態におけるゲート線ＧＬ♯の電圧に相当する中間電圧ＶＧＭは、これらの電圧の平均値となるように、下記（１７）式に設定することが好ましい。
【００８７】
2004233526.tif 000009
これにより、画素電極ノードＮｐが表示電圧ＶＤＨｍａｘを保持するとき、データ保持期間におけるＮ型ＴＦＴ素子１９のゲート・ドレイン間電圧ＶＧＤは、下記（１８）式で最大となる。
【００８８】
2004233526.tif 000010
同様に、画素電極ノードＮｐが表示電圧ＶＤＬｍｉｎを保持するとき、データ保持期間におけるＮ型ＴＦＴ素子１９のゲート・ドレイン間電圧ＶＧＤは、下記（１９）式で最大となる。
【００８９】
2004233526.tif 000011
（１８）および（１９）式に（５）式と同様の数値を代入すると、｜ＶＧＤ｜＝７．５（Ｖ）となり、非走査期間に連続的に印加されるＴＦＴ素子１９のゲート絶縁膜への電圧ストレスは、同条件で｜ＶＧＤ｜＝１７（Ｖ）となる画素１０♯中のＮ型ＴＦＴ素子１８と比較して軽減される。
【００９０】
また、実施の形態１に従う画素１０と同様に、Ｎ型ＴＦＴ素子１９を設けることによって、Ｎ型ＴＦＴ素子１８のドレインすなわちノードＮｂおよびデータ線ＤＬの電圧差は、データ線ＤＬおよび画素電極ノードＮｐの電圧差よりも小さくなる。したがって、画素１１では画素１１♯と比較して、データ保持期間において、画素電極ノードＮｐおよびデータ線ＤＬ間のリーク電流を抑制するとともに、かつ、Ｎ型ＴＦＴ素子１８のゲート絶縁膜への電圧ストレスを軽減して、その動作信頼性を向上できる。
【００９１】
このように、実施の形態２に従う構成によれば、図３に示した画素１１♯と同様にデータ線電圧振幅の抑制による低消費電力化を図った上で、データ保持期間において、リーク電流を抑制するとともにＴＦＴ素子のゲート絶縁膜の電圧ストレスを軽減できる。
【００９２】
この結果、実施の形態１に従う構成と同様に、各画素における表示電圧の保持特性を改善して、走査周期を長くすることによる低消費電力化や輝度変動の抑制による表示品位向上を図るとともに、ＴＦＴ素子の動作信頼性を向上することができる。
【００９３】
なお、図７に示した実施の形態２に従う画素においても、ゲート線ＧＬと接続されたゲートを有するＴＦＴ素子および、ゲート線ＧＬ♯と接続されたゲートを有するＴＦＴ素子は、それぞれ１個または任意の複数個とすることができる。
【００９４】
また、図４および図７では、Ｎ型ＴＦＴ素子１６，１８および１９を用いた構成例を例示したが、これらのＴＦＴ素子の一部または全部をＰ型ＴＦＴ素子に置換して、実施の形態１および２に従う画素を構成することも可能である。この場合には、Ｐ型ＴＦＴ素子のゲートと接続されるゲート線ＧＬ，ＧＬ♯の電圧設定の極性を反転すればよい。具体的には、上述した低電圧ＶＧＬおよび高電圧ＶＧＨを、トランジスタ特性を考慮してＰ型ＴＦＴ素子を十分にターンオンおよびターンオフ可能な電圧に設定した上で、ゲート線ＧＬについては、選択状態に低電圧ＶＧＬへ駆動し、かつ、非選択状態に高電圧ＶＧＨに駆動すればよく、ゲート線ＧＬ♯については、非選択状態に低電圧ＶＧＬへ駆動し、かつ、非選択状態を中間電圧ＶＧＭへ駆動すればよい。
【００９５】
［実施の形態３］
実施の形態１および実施の形態２においては、非選択状態にゲート電圧が中間電圧ＶＧＭに設定されるＴＦＴ素子をリーク電流経路内に設けることにより、リーク電流の抑制とＴＦＴ素子のゲート絶縁膜の保護とを両立する画素の構成について説明した。
【００９６】
しかしながら、このような構成は、通常動作時にはＴＦＴ素子を保護する観点からは望ましいものの、通常動作時よりも大きなストレスを意図的に印加して、欠陥をスクリーニングを実行するための加速試験（バーンイン試験）においては、当該ＴＦＴ素子に所望のストレスを与えることができない。当該バーンイン試験においては、通常動作時よりも厳しい条件、すなわち高温かつ大きな電圧ストレスを所定時間印加して動作試験が行なわれるので、効率的に試験するためには、短時間で十分な電圧ストレスを与えることが可能な構成とすることが望ましい。
【００９７】
実施の形態３においては、バーンイン試験時において、十分な電圧ストレスを印加できるように駆動電圧を切換可能なゲート線ドライバの構成について説明する。
【００９８】
図８は、実施の形態３に従うゲート線ドライバの構成を説明する回路図である。
【００９９】
図８を参照して、実施の形態３に従う構成においては、図５に示したゲート線ＧＬ♯用のゲート線ドライバ１２０に対して、スイッチ回路１３０が設けられる。スイッチ回路１３０は、モード選択信号ＭＤＳに応答して動作するスイッチ１３２および１３４を含む。通常動作時には、スイッチ１３２がオンして中間電圧ＶＧＭをゲート線ドライバ１２０に与えるとともにスイッチ１３４はオフされる。これに対して、バーンイン試験が実行されるテストモード時には、スイッチ１３４がオンして低電圧ＶＧＬをゲート線ドライバ１２０に与えるとともにスイッチ１３２はオフされる。
【０１００】
このような構成とすることにより、ゲート線ドライバ１２０は、ゲート線選択信号ＧＳＳに応答して、通常動作時には、選択状態のゲート線ＧＬ♯を高電圧ＶＧＨに駆動するとともに、非選択状態のゲート線ＧＬ♯を中間電圧ＶＧＭに駆動する。一方、テストモード時においては、ゲート線ドライバ１２０は、ゲート線選択信号ＧＳＳに応答して、選択状態のゲート線ＧＬ♯を高電圧ＶＧＨに駆動するとともに、非選択状態のゲート線ＧＬ♯をゲート線ＧＬと同様に低電圧ＶＧＬに駆動する。
【０１０１】
この結果、Ｎ型ＴＦＴ素子１９のゲートと接続されるゲート線ＧＬ♯について、テストモード時における選択状態と非選択状態との電圧差（ＶＧＨ−ＶＧＬ）は、通常モード時における選択状態と非選択状態との電圧差（ＶＧＨ−ＶＧＭ）よりも大きくなる。
【０１０２】
なお、実施の形態３では、ゲート線ＧＬ♯用のゲート線ドライバ１２０に対してスイッチ回路１３０が設けられる点以外の構成については、実施の形態１または２と同様であるので、詳細な説明は繰り返さない。
【０１０３】
このような構成とすることにより、実施の形態３に従う構成においては、通常動作時においては実施の形態１および２で説明した効果を享受するとともに、テストモード時には、Ｎ型ＴＦＴ素子１９に対して十分な電圧ストレスを短時間で印加して効率的にバーンイン試験を実行することができる。
【０１０４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１０５】
【発明の効果】
以上説明したように、この発明に従う液晶表示装置では、各画素において、データ線と画素電極との間に、ゲート電圧をそれぞれ独立に制御可能な複数のＴＦＴ素子を直列に接続することによって、非走査期間におけるＴＦＴ素子のオフリーク電流の抑制およびゲート絶縁膜の電圧ストレス低減を図ることができる。この結果、各画素における表示電圧の保持特性を改善して、走査周期を長くできることによる低消費電力化や輝度変動の抑制による表示品位向上を図るとともに、ＴＦＴ素子の動作信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に従う液晶表示装置の全体構成を示すブロック図である。
【図２】従来の技術に従う画素の第１の構成例を示す等価回路図である。
【図３】従来の技術に従う画素の第２の構成例を示す等価回路図である。
【図４】本発明の実施の形態１に従う画素の構成例を示す等価回路図である。
【図５】図１に示されたゲート駆動回路中のゲート線電圧駆動部分の構成を示す概念図である。
【図６】図４に示されたゲート駆動ユニットの具体的構成例を示す回路図である。
【図７】本発明の実施の形態２に従う画素の構成例を示す等価回路図である。
【図８】本発明の実施の形態３に従うゲート線ドライバの構成を説明する回路図である。
【符号の説明】
５  液晶表示装置、１０，１１  画素、１２  液晶素子、１４  保持容量、１６，１８，１９  ＴＦＴ素子（画素内）、２０  液晶アレイ部、３０  ゲート駆動回路、４０  ソース駆動回路、１００  ゲート駆動ユニット、１１０，１２０ゲート線ドライバ、１１２，１１４，１２２，１２４  ＴＦＴ素子（ゲート線ドライバ内）、１３０  スイッチ回路、ＤＬ，ＤＬ１，ＤＬ２  データ線、ＧＬ，ＧＬ１  ゲート線（第１）、ＧＬ♯，ＧＬ１♯  ゲート線（第２）、ＧＳＳ  ゲート線選択信号、ＭＤＳ  モード選択信号、Ｎｃ  対向電極ノード、Ｎｐ  画素電極ノード。
【図１】
2004233526.tif 000012
【図２】
2004233526.tif 000013
【図３】
2004233526.tif 000014
【図４】
2004233526.tif 000015
【図５】
2004233526.tif 000016
【図６】
2004233526.tif 000017
【図７】
2004233526.tif 000018
【図８】
2004233526.tif 000019