(57)【要約】【課題】補間フィルタを用いたＰＬＬにおいて大きな周波数差の位相同期を行える位相同期回路を提供する。【解決手段】入力信号から引き込む位相差を検出する位相差検出器２１３と、この位相差検出器２１３の出力を受け、位相差検出器２１３へのフィードバック信号を出力するループフィルタ２１と、このループフィルタ２１へ供給するオフセット値を変化させて引き込む周波数を変化させる掃引信号生成器２１９と、入力信号との周波数差が所定値になったことを検出して掃引信号生成器２１９のオフセット値を保持するサンプルホールド回路とから構成され、引込み開始時は周波数差に相当する傾きを掃引信号生成器２１９から与える。【選択図】　　　図１
2004118985.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に対して位相及び周波数の引き込みを行う位相同期回路において、
前記入力信号から引き込む位相差を検出する位相差検出手段と、
この位相差検出手段の出力を受け、前記位相差検出手段へのフィードバック信号を出力するループフィルタと、
このループフィルタへ供給するオフセット値を変化させて引き込む周波数を変化させる周波数変化手段と、
前記入力信号との周波数差が所定値になったことが検出された際、前記周波数変化手段によるオフセット値の変化を停止し、その時点でのオフセット値を保持する保持手段と
を具備したことを特徴とする位相同期回路。
【請求項２】
入力信号に対して位相及び周波数の引き込みを行う位相同期回路において、
前記入力信号から引き込む位相差を検出する位相差検出手段と、
この位相差検出手段の出力を受け、前記位相差検出手段へのフィードバック信号を出力するループフィルタと、
このループフィルタへ供給するオフセット値を変化させて引き込む周波数を変化させる周波数変化手段と、
引込み開始時は前記周波数変化手段をループフィルタに接続し、前記入力信号との周波数差が所定値になったことが検出された際に前記周波数変化手段の接続を解除するスイッチと
を具備したことを特徴とする位相同期回路。
【請求項３】
入力信号に対して位相及び周波数の引き込みを行う位相同期回路において、
前記入力信号から引き込む位相差を検出する位相差検出手段と、
この位相差検出手段の出力を受け、前記位相差検出手段へのフィードバック信号を出力するループフィルタと、
このループフィルタへ供給するオフセット値を変化させて引き込む周波数を変化させる周波数変化手段と、
前記位相差検出手段の出力を受け、前記入力信号との周波数差が所定値になったか否かを判定する判定手段と、
この判定手段により周波数差が所定値になったことが検出された際、前記周波数変化手段によるオフセット値の変化を停止し、その時点でのオフセット値を保持する保持手段と
を具備したことを特徴とする位相同期回路。
【請求項４】
入力信号に対して位相及び周波数の引き込みを行う位相同期回路において、
前記入力信号から引き込む位相差を検出する位相差検出手段と、
この位相差検出手段の出力を受け、前記位相差検出手段へのフィードバック信号を出力するループフィルタと、
このループフィルタへ供給するオフセット値を変化させて引き込む周波数を変化させる周波数変化手段と、
前記位相差検出手段の出力を受け、前記入力信号との周波数差が所定値になったか否かを判定する判定手段と、
引込み開始時は前記周波数変化手段をループフィルタに接続し、前記判定手段により入力信号との周波数差が所定値になったことが判定された際に前記周波数変化手段の接続を解除するスイッチと
を具備したことを特徴とする位相同期回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、位相同期回路（ＰＬＬ回路）に係わり、特に周波数差の大きな入力信号に対して位相同期が可能な位相同期回路に関する。
【０００２】
【従来の技術】
近年、光ディスク等の情報記録媒体の記録密度を高めるためにＰＲＭＬ（Ｐａｒｔｉａｌ　Ｒｅｓｐｏｎｓｅ　Ｍａｘｉｍｕｍ　Ｌｉｋｅｈｏｏｄ）と称される信号処理方法の適用が検討されている。
【０００３】
この信号処理方法では、情報記録媒体から再生された信号がＡ／Ｄ変換された後、イコライゼーションフィルタにより波形等価されてデジタル信号に変換され、このデジタル信号を記録時の変調規則からビタビ復号回路で復調結果の最尤推定し、その結果を復調信号としている。
【０００４】
情報記録媒体から再生された信号がＡ／Ｄ変換のサンプリングクロックと非同期の場合、非同期にサンプリングしたデジタル信号から補間フィルタを用いて移相を行い、同期してサンプリングした信号に等価する処理を行う必要がある。この位相差を解決する方法としては、非同期にサンプリングされた信号から同期サンプリング信号を得るタイミングリカバリーと称する方法がある（例えば、非特許文献１。）。
【０００５】
光ディスク等の情報記録媒体の再生信号は、光ディスクの回転速度変動により出力されるタイミングが変動するため、基準の光ディスク回転速度からのずれがＰＬＬ回路の入力信号である再生信号のタイミングの周波数の変動となって現れる。したがって、位相同期していない状態から位相同期した状態に制御する位相引き込み動作の開始直後は、位相はもちろんのこと周波数もずれることになる。
【０００６】
ＰＲＭＬ信号処理方法のための同期サンプルＰＬＬ回路において、入力信号の周波数と自己発振周波数との間に大きな周波数差があった場合にも位相同期を可能にする技術として、位相検出器の出力する位相差を微分したものを周波数差としてフィードバック系に位相誤差の微分値を加算することで、引き込み周波数差（入力信号の周波数と自己発振周波数との間の周波数差）が大きくても同期動作を可能にする技術が知られている（例えば、特許文献１）。
【０００７】
【非特許文献１】
１９９７　ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ．　Ｔｏｗａｒｄｓ　ｔｈｅ　Ｋｎｏｗｌｅｄｇｅ　Ｍｉｌｌｅｎｎｉｕｍ．　ＩＣＣ　‘９７．　（Ｃａｔ．　Ｎｏ．９７ＣＨ３６０６７）（ＵＳＡ）　３　ｖｏｌ．　ｘｘｖｉｉｉ＋１７４３　第１６２５−１６２９頁　ｖｏｌ．３　１９９７、　Ａ　ＭＭＳＥ　ｉｎｔｅｒｐｏｌａｔｅｄ　ｔｉｍｉｎｇ　ｒｅｃｏｖｅｒｅｙ　ｓｃｈｅｍｅ　ｆｏｒ　ｔｈｅ　ｍａｇｎｅｔｉｃ　ｒｅｃｏｒｄｉｎｇ　ｃｈａｎｎｅｌ
【０００８】
【特許文献１】
特開平１１−１６２１２２号公報（第４−６頁、第１図）
【０００９】
【発明が解決しようとする課題】
しかし、非特許文献１には位相差を解決する方法について記載されているのみで、周波数差を解決する方法については開示が無い。また、特許文献１では、再生信号中に位相引込みを行いやすくするための一定周期の信号（ＶＦＯ）期間が無い条件では、再生信号が直流分抑圧のためランダムに近い系列（ビット列）の信号となっており、再生信号中の位相比較のための特徴点に出現頻度が変動するため位相比較器のゲインが変動し、推定した周波数差に誤差が生じてこの誤差分が外乱となり引き込み速度を低減させるという問題があった。
【００１０】
本発明は上記課題に鑑み、補間フィルタを用いたＰＬＬにおいて大きな周波数差の位相同期を行える位相同期回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の位相同期回路は、入力信号から引き込む位相差を検出する位相差検出手段と、この位相差検出手段の出力を受け、位相差検出手段へのフィードバック信号を出力するループフィルタと、このループフィルタへ供給するオフセット値を変化させて引き込む周波数を変化させる周波数変化手段と、入力信号との周波数差が所定値になったことを検出して周波数変化手段によるオフセット値の変化を停止し、その時点でのオフセット値を保持する保持手段とを具備している。
【００１２】
本発明によれば、引き込み周波数差をループフィルタの外部から強制的に掃引して探す手段を設けることにより、周波数差の大きな信号に対しても位相同期を行うことができる。
【００１３】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態を説明する。
図１は本実施形態に係わる光ディスク装置における復号装置を説明するためのブロック図である。
この復号装置は、オフセットゲイン調整部１１、Ａ／Ｄ変換器１３、発振器１５、適応ＦＩＲフィルタ１７、ビタビ復号器１９、位相同期回路（以下、ＰＬＬ回路と称する）２１、フィルタ係数演算部２３、オフセット非対称演算部２５から構成される。また、ＰＬＬ回路２１は補間フィルタ２１１、位相差検出器２１３、ループフィルタ２１５、積分器２１７、周波数変化手段である掃引信号生成器２１９、引込み判定回路２２１、サンプルホールド回路２２３から構成される。さらに、ループフィルタ２１５は比較ゲイン要素２１５ａ、積分ゲイン要素２１５ｂ、積分器２１５ｃから構成される。
【００１４】
次に、この復号装置の動作を説明する。
情報記録媒体である光ディスクから再生されたアナログ信号は入力信号としてオフセットゲイン調整部１１に入力される。入力信号はオフセットゲイン調整部１１でオフセットおよびゲインの調整が行われＡ／Ｄ変換器１３に出力される。Ａ／Ｄ変換器１３は、発振器１５が発生するサンプリングタイミング信号に同期して、オフセットゲイン調整部１１からＡ／Ｄ変換器１３に入力されたアナログ信号をサンプリングし、デジタル信号に変換して適応ＦＩＲフィルタ１７に出力する。適応ＦＩＲフィルタ１７はビタビ復号器１９での復調誤りが小さくなるようにフィルタ特性を調整するフィルタであり、Ａ／Ｄ変換器１３から入力されたデジタル信号はここで波形等価される。
【００１５】
このとき、Ａ／Ｄ変換器１３のサンプリングは基準クロックである予め定められた標準的な入力信号のタイミングの周波数または光ディスクの回転数に比例した周波数のクロックに固定されて行われる。光ディスクは再生信号がこの予め定められた入力信号のタイミングの周波数になるべく近くなるように回転数が制御されるが、Ａ／Ｄ変換器１３が予め定められた周波数でサンプリングを行うと、Ａ／Ｄ変換のサンプリングタイミングと再生信号のタイミングは同期していないため、非同期にサンプリングされたデジタル信号が得られる。
【００１６】
Ａ／Ｄ変換器１３で得られた非同期にサンプリングされたデジタル信号は適応ＦＩＲフィルタ１７を介してＰＬＬ回路２１の補間フィルタ２１１に入力される。補間フィルタ２１１はナイキスト条件を満たすようにサンプリングされた入力信号列に対してその中間位相位置の振幅値を出力するフィルタである。
【００１７】
ここで、補間フィルタ２１１の動作を説明する。図２は補間フィルタ２１１の動作を説明する図である。
図２において、適応ＦＩＲフィルタ１７からの出力信号であるサンプリングされた入力信号列は黒丸で示されている。補間フィルタ２１１は黒丸のサンプル点に対して移相量τを指定すると、白丸で示した移相量τに対応したサンプル点を得る動作を行う。
【００１８】
補間フィルタ２１１で移相された信号は、移相量がＰＬＬ回路２１により正しく出力されていれば入力信号に同期してサンプルされた信号に波形等価され、ビタビ復号器１９に出力される。また、補間フィルタ２１１で移相された信号は、ビタビ復号器１９に送られると共にＰＬＬ回路２１の位相差検出器２１３にも送られる。
【００１９】
ここで、パーシャルレスポンスおよび位相差検出器２１３の動作を説明する。図３はパーシャルレスポンスを説明するための図、図４は位相差検出器２１３の動作を説明するための図である。
【００２０】
パーシャルレスポンスとは入力に対する出力の関係が単純な線形代数で近似できるように系の伝達特性を決めたシステムであり、ＰＲ（ｎｍｎ）は入力信号にｎ、ｍ、ｎを畳み込み演算したものが出力になるとする。図３（ａ）に示す３Ｔのパターンに関し、ＰＲ（１２１）を仮定すると図３（ｂ）のように…−１、−２、−１、１、２、１、−１、−２、−１…という出力が得られる。これはゼロクロス付近で−１の次は＋１、＋１の次は−１の変化をすることを示している。これはＰＲ（１２２２１）を仮定しても同様である。ＰＲ（３４４３）の場合は、図３（ｃ）に示すように…−１、−４、−１、０、１、４、１、０、−１、−４、−１、０…という出力が得られる。この図３（ｃ）の出力から−１、０、＋１もしくは＋１、０、−１の変化を捉えることにより位相差が検出できる。この規則性とゼロレベル近傍では再生信号が直線近似できる点に着目して位相差検出器２１３で位相誤差を求める。
【００２１】
図４（ａ）は位相差がゼロのときを示し−ｙ１＝ｙ２である。図４（ｂ）は位相進みの場合を示し−ｙ１＞ｙ２となる。図４（ｃ）は位相遅れの場合を示し−ｙ１＜ｙ２となる。このように、図４は入力信号の振幅誤差を位相方向の誤差に換算したことになる。位相検出器２１３はゼロをクロスした前後のサンプルのデジタル信号の差をとることにより位相差を検出する。
【００２２】
位相差検出器２１３で得られた位相ずれ量は、ＰＩ制御器と同一の構造であるＰＬＬ回路内のループフィルタ２１５に入力される。ループフィルタ２１５の出力は電圧制御発振器（ＶＣＯ）相当の機能を持つＰＬＬ回路内の積分器２１７に入力され、積分器２１７の出力が移相量となって補間フィルタ２１１に移相指令値として入力される。
【００２３】
この復号装置を用いて、入力信号に対して非同期にサンプリングしたディジタル信号から同期してサンプリングしたディジタル信号を得る。通常、位相引き込み（位相同期していない状態から位相同期した状態へ制御していくこと）を開始した直後は、位相がずれているのはもちろんのこと周波数もずれている。光ディスクの再生信号は光ディスクの回転速度変動で出力されるタイミングが変動するので、基準の光ディスク回転速度からのずれがＰＬＬ回路２１の入力信号である再生信号のタイミングの周波数の変動となってあわられる。入力信号に一定の周波数のずれがあるとすれば、入力信号とＡ／Ｄ変換器１３におけるサンプリングタイミングの位相差は１次曲線状に増えていく。
【００２４】
補間フィルタ２１１は無限に移相できればよいが、現実には入力信号のタイミング周波数のほうが高いときに固定サンプリングで移相を行うことは困難である。補間フィルタ２１１で移相できる量は現実には限りがある。ここでは０〜２πの範囲で移相が可能であるとする。入力信号のタイミングの周波数よりＡ／Ｄ変換器１３のサンプリング周波数のほうが高いときには、位相差が急速に増え移相量はすぐに２πに達する。そこで、Ａ／Ｄ変換器１３のサンプリング周波数の方が高い（入力信号タイミングの周波数の方が低い）時は移相量が２πまで達すると１サンプルだけ直前の値で補完し、みかけの位相差を０に戻すことを行う。
【００２５】
図５は補間フィルタを用いたＰＬＬの周波数差の補間方法を説明するための図である。図５は入力信号タイミングの周波数の方がＡ／Ｄ変換器１３のサンプリング周波数よりも１０％低い方へ周波数がずれている場合で、１０サンプルに１回の割合で補間処理が入る。なお、補間した値は本来無い情報であり後の処理に有害なので、補間したときは補間したという情報を後の処理に知らせて補間した値が影響しないようにする。一方で、Ａ／Ｄ変換器１３のサンプリング周波数の方が低い（入力信号クロックの方が高い）時は、位相量が０まで達して位相できないという理由で１サンプル分データをつめてしまうことはできない。これは、そのサンプルの情報を勝手に失わせてしまうことになる。よって、本実施形態ではＡ／Ｄ変換器１３のサンプリング周波数の方が高い（入力信号タイミングの周波数の方が低い）関係が常に維持されるとする。
【００２６】
位相差検出器２１３において、入力信号タイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数に一定の差が存在するときは位相が１次曲線で変化する。これは、ωを基準とする周波数、ｔを時間、Δωを周波数差、θを初期位相差とすると、ｃｏｓ（ωｔ）とｃｏｓ（（ω＋Δω）ｔ＋θ）の位相差（つまり、ｃｏｓ関数の引数の引き算）をすれば、Δωｔ＋θとなり１次曲線の式となることから説明できる。位相差検出器２１３は±πの範囲でしか位相差を検出できないので、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数に一定の差があるときは、１次曲線で表現される変化を２πで割り算した余りからπを引いたものを観測することになる。よって、位相差検出器２１３からは振幅±πの鋸歯状波が出力される。
【００２７】
ＰＬＬ引き込み時に補間フィルタ２１１へ入力される移相指令値の上昇スピードは、位相差検出器２１３出力に表れる鋸歯状波の１周期の間に１次曲線の傾きに追いつかなければならない。これは入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差による位相ずれ量変化の速度と積分器２１７の出力である補間フィルタ２１１への移相指令値変化の速度が一致することに相当する。もし、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差による位相ずれから位相差検出器２１３の出力に発生する鋸歯状波１周期以内に入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差による位相ずれ量変化の速度に追いつけない場合、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差による位相ずれ量が２πの整数倍に達した途端に位相差検出器２１３の出力は負の最大値となるので積分器２１７が出力する移相指令値は小さくなる。
【００２８】
このような場合、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差によって生じる位相変化に追従できていないことになるので、補間フィルタ２１１へ入力される移相指令値は位相差検出器２１３が出力する鋸歯状波と少し位相のずれた鋸歯状波となってしまう。これは入力信号のタイミングの周波数とサンプリング周波数の差がある状態でＰＬＬループが安定してしまう状態であり望ましい結果ではない。入力信号のタイミングの周波数とサンプリング周波数に一定の差がある場合の鋸歯状波の周期は２π／Δωとなり差が大きいほど周期が短くなる。なお、ここでの議論では入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数に一定の差があるとしているが、入力信号のタイミングの周波数変動が主に機械的な要因により発生することを考えると、このＰＬＬの動作に比べて周波数変動は非常に緩やかと考えられるので、周波数の差は一定であるとみなしても一般性は失わない。
【００２９】
上記の理由から、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差が大きい状態での位相差の変化に追従しようとすれば、ＰＬＬ回路２１の一巡伝達関数の時定数を小さくして、より高速な応答性を求めるようにしなければならない。ＰＬＬ回路２１の一巡伝達関数の時定数を小さくすることは、ＰＬＬ回路２１の動作帯域を広げることになり系が不安定になったり発振したりする。また、再生信号により位相差検出を行っているので再生信号に含まれるノイズは位相差検出結果にも影響を与えるが、帯域を広げるとこの影響を受けやすくなりかえって位相引込みにとって外乱になり同期を維持することが困難になる。さらに、ＰＬＬ回路２１の期間ループ内に大きな遅れ（無駄時間要素）が存在するときは、必要な帯域を確保するために一般的に行われるＰＬＬの一巡伝達関数のゲインを上げる方法も困難である。
【００３０】
本実施形態のＰＬＬ回路２１では、適応ＦＩＲフィルタ１７の出力が補間フィルタ２１１を経て位相差検出器２１３に入り、位相差がループフィルタ２１５、積分器２１７を介して補間フィルタ２１１の移相指令値となる。一方で、掃引信号生成回路２１９が周波数掃引のための信号を発生し、この信号がサンプルホールド回路２２３を介してループフィルタ２１５に入力される。掃引信号生成回路２１５はＰＬＬ回路２１が引込むことが可能な範囲の周波数差（例えば、±５％）に相当する振幅の三角波等周期的に変化する波を生成する。
【００３１】
ループフィルタ２１５は位相差検出器２１３の出力をそれぞれ入力する比例ゲイン要素２１５ａおよび積分ゲイン要素２１５ｂと、積分ゲイン要素２１５ｂの出力を入力する積分器２１５ｃから構成されている。積分器２１５ｃは入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差を蓄積する。なお、積分ゲイン要素２１５ｂは位相差検出器２１３の出力を入力する代わりに比例ゲイン要素２１５ａの出力を入力する構成であっても良い。既に述べたように、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数に一定の差がある場合の位相差は１次曲線となる。
【００３２】
そこで、引込み開始時は、周波数の差に相当する傾きをオフセット値として積分器２１５ｃの出力の替わりに掃引信号生成器２１９から与える。このとき、サンプルホールド回路２２３は掃引信号生成器２１９からの入力信号をそのまま出力として通過（サンプル）するよう引込み判定回路２２１による制御されている。このように、引込み開始時においては、初期化指令信号を外部から供給する。
【００３３】
引込み判定回路２２１は、位相差検出回路２１３の出力から入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数との差が所定値まで小さくなったかを判断する。周波数差が所定値まで小さくなったと判断すると、引込み判定回路２２１はサンプルホールド回路２２３をホールド状態にする。サンプルホールド回路２２３はホールド状態になると、サンプルからホールドに遷移した時点での掃引信号生成器２１９からの入力信号の値を保持しループフィルタ２１５に出力し続ける。
【００３４】
以上により、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差によって発生する１次曲線的な位相差の傾き分が、積分ゲイン要素２１５ｂに蓄積するのを待つ必要が無くなり、積分ゲイン要素２１５ｂを低くせざる得ないときでも周波数引き込みを行うことが可能になる。
【００３５】
次に、引込み判定回路２２１について説明する。図６は引込み判定回路の原理を説明する説明図である。
初期状態では入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差があるとし、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数ではＡ／Ｄ変換器１３のサンプリング周波数の方ががわずかに高いとする。
【００３６】
そこで、周波数が低い方に向かうように、掃引信号生成器２１９から図６（ａ）のような信号を入れると、位相差検出器２１３の出力は図６（ｂ）のように変化する。当初は周波数差があるため位相差検出器２１３の出力は短い周期の右肩上がりの鋸歯状波であるが、周波数差が解消されると次第に周期が長くなりやがて周波数差が一致する。
【００３７】
それでもなお周波数掃引をつづけると、周波数差が逆転するため短い周期の右肩下がりの鋸歯状波となる。位相検出器２１３の出力を微分して、鋸歯状波の微分不能点を取り除くために微分結果に閾値を設けて直前の値で置き換え、入力信号の雑音の影響を取り除くために低域通過フィルタ（ＬＰＦ）を通すと図６（ｃ）となる。周波数を一方向に向かうように掃引を行うときに、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差が縮まって逆に離れていくと、このように位相差の微分値がゼロをクロスする。このゼロクロス点が入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差がゼロになった時点であり、引込み判定回路２２１はこれを検出して周波数引込みの判定とする。この引込み判定回路２２１により、位相変化を見るだけで周波数差の大小が判断できる。
【００３８】
なお、入力雑音の影響やＬＰＦの位相遅れの影響などで周波数引き込みを判定した時点での掃引信号生成器２１９の出力が実際の周波数差に相当する値とずれる場合があるが、そのずれはＰＬＬの帰還ループの作用で積分器２１５ｃへ蓄積され周波数引き込みできる。
【００３９】
次に、本発明の第２の実施形態について説明する。
図７は本発明の第２の実施形態に係わるＰＬＬ回路のブロック図である。なお、図７において図１と同一部には同一符号を付し説明を省略する。
積分器２１５ｃの過渡応答を考えると周波数掃引時は積分器２１５ｃの出力はループフィルタから切り離されていたほうが良い。引き込み開始指令は、外部から引き込み判定回路２２１に伝えられ初期化される。すると、ＳＷ２１５ｄは、積分器２１５ｃから掃引信号生成器２１９に切り替える。引き込み判定回路２２１により、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差とが縮まったと判定されると、積分器２１５ｃにその時点で掃引信号生成２１９が出力している値を初期値として代入し、ＳＷ２１５ｄを切り替えて積分器２１５ｃが接続されるようにする。この構成により、積分器２１５ｃの出力がループフィルタ２１５に接続される一方で、掃引信号生成器２１９からの出力は切り離される。
【００４０】
以上説明した構成によれば、周波数引込み範囲を掃引することで、簡単な構成で周波数差の大きな入力に対して位相同期可能になる。
【００４１】
【発明の効果】
本発明の位相同期回路によれば、簡単な構成で周波数差の大きな入力に対して位相同期可能になる。
【図面の簡単な説明】
【図１】本実施形態に係わる復号装置のブロック図
【図２】補間フィルタ２１１の動作を説明するための図
【図３】パーシャルレスポンスを説明するための図
【図４】位相差検出器の動作を説明するための図
【図５】補間フィルタを用いたＰＬＬの周波数差の補間方法を説明するための図
【図６】引込み判定回路の原理を説明する説明図
【図７】第２の実施形態のＰＬＬ回路のブロック図
【符号の説明】
１１　　オフセットゲイン調整部
１３　　Ａ／Ｄ変換器
１５　　発信器
１７　　適応ＦＩＲフィルタ
１９　　ビタビ復号器
２１　　ＰＬＬ回路
２１１　　補間フィルタ
２１３　　位相差検出器
２１５　　ループフィルタ
２１７　　積分器
２１９　　掃引信号生成器
２２１　　引込み判定回路
２２３　　サンプルホールド回路
【図１】
2004118985.tif 000003
【図２】
2004118985.tif 000004
【図３】
2004118985.tif 000005
【図４】
2004118985.tif 000006
【図５】
2004118985.tif 000007
【図６】
2004118985.tif 000008
【図７】
2004118985.tif 000009