(57)【要約】【課題】例えばツームストーンなどの実装不良の発生率を意図的に加速させて有意な比較実験を行うことを可能とする、電子部品の実装不良発生率を加速させる方法、および、電子部品の実装不良発生率を比較するための方法を提供する。【解決手段】電子部品２ａと、電子部品２ａの両端部に形成された外部電極３のうち一方に対応してランドパターン４を複数形成した試験基板１ａを用意する。ランドパターン４上に導電性接合材５を付与した後に電子部品２ａを配置し、続いて、試験基板１ａをリフローする。上述の複数のステップを少なくとも１回以上実施して、電子部品２ａ、ランドパターン４、導電性接合材５の構成要素や、電子部品２ａの搭載位置、リフロー条件のうち、少なくとも１つが異なる複数の被試験体９を得て、各被試験体９間でツームストーン発生率を算出し、比較する。【選択図】  図４
2004247515.tif 000002
【特許請求の範囲】
【請求項１】
両端部に外部電極が形成された複数の電子部品と、両端部に形成された前記外部電極のうち一方に対応するランドパターンが複数形成された試験基板とを用意するステップと、
複数の前記ランドパターンに、導電性接合材を付与するステップと、
複数の前記電子部品を一方の外部電極を前記ランドパターンに対応させて前記試験基板上に配置するステップと、
複数の前記電子部品を配置した前記試験基板を、所定のリフロー条件によりリフローするステップと、を含むことを特徴とする、電子部品の実装不良発生率を加速させる方法。
【請求項２】
両端部に外部電極が形成された複数の電子部品と、両端部に形成された前記外部電極に対応する一対のランドパターンが複数形成された試験基板とを用意するステップと、
複数の前記一対のランドパターンのうち一方に、導電性接合材を付与するステップと、
複数の前記電子部品を複数の前記ランドパターン上に配置するステップと、
複数の前記電子部品を配置した前記試験基板を、所定のリフロー条件によりリフローするステップと、を含むことを特徴とする、電子部品の実装不良発生率を加速させる方法。
【請求項３】
請求項１または請求項２の電子部品の実装不良発生率を加速させる方法を実施することにより、前記電子部品を配置した前記試験基板から構成される被試験体において、前記電子部品の構成要素、前記ランドパターンの構成要素、前記導電性接合材の構成要素、前記電子部品を配置する位置、前記リフロー条件のうち、少なくとも１つが異なる複数の被試験体を得るステップと、
複数の前記被試験体の前記電子部品と前記ランドパターンとの間に生じる実装不良を判定するステップと、
複数の前記被試験体の実装不良発生率を算出し、該実装不良発生率を複数の前記被試験体の間で比較するステップと、を含むことを特徴とする、電子部品の実装不良発生率を比較するための方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子部品のツームストーンあるいはシフティングといった電子部品の実装不良の発生率を加速させる方法、および、電子部品の実装不良発生率を比較するための方法に関する。
【０００２】
【従来の技術】
近年、携帯電話やパーソナル・コンピュータ等に代表される、電子機器の小型軽量化が急速に進展している。これに伴い、電子機器内部の基板に実装される電子部品においては、例えば１００５サイズ（１．０ｍｍ×０．５ｍｍ）、０６０３サイズ（０．６ｍｍ×０．３ｍｍ）等の小型で軽量のものが多用されている。
【０００３】
しかしながら、１００５サイズや０６０３サイズなどの小型軽量の電子部品は、大型の電子部品に比べて、実装不良が起きやすいという問題がある。具体的には、基板のランドパターン上の導電性接合材が付与された部分に電子部品を配置し、続いてリフローを行う際、溶融した導電性接合材に生じる表面張力などの作用力によって電子部品が一方の端部を下にして立ち上がり、ランドパターンと電子部品との導電性接合材による接続が断たれて電気的にオープンになってしまうことがあった。
【０００４】
上述した実装不良は一般にツームストーンと呼称されている。ツームストーンの発生原因は、例えば外部電極のぬれ性、形状等の電子部品の構成要素、ランドパターンのぬれ性、形状等のランドパターンの構成要素、導電性接合材の組成、導電性接合材の付与量等の導電性接合材の構成要素、電子部品を配置する位置、リフローする温度リフローする時間等のリフロー条件などが作用することが考えられている。しかしながら、ツームストーンの発生原因は明確にされていない部分が多い。
【０００５】
そのため、電子部品の構成要素、ランドパターンの構成要素、導電性接合材の構成要素、電子部品を配置する位置、リフロー条件などのうち、少なくとも１つが互いに異なる複数の被試験体を得て、被試験体間で電子部品とランドパターンとの間に生じる実装不良発生率を算出し、その実装不良発生率を比較してツームストーンの発生原因を究明することが重要である。
【０００６】
ここで、図８、図９に基づいて、従来の電子部品の実装不良発生率を比較するための方法について説明する。この従来例においては、実装不良の１つであるツームストーンの発生率を比較する（例えば、特許文献１参照。）。
【０００７】
図８は、従来例で用いる試験基板１１を示す斜視図である。図９は、図８にＣ−Ｃで示す分割線に沿って分割した断面図である。
【０００８】
従来の電子部品２１のツームストーン発生率の比較は以下の複数のステップを踏むことにより行う。
【０００９】
まず、図８に示すように両端部に外部電極３１が形成された複数の電子部品２１と、外部電極３１に対応して一対のランドパターン４１が複数形成された試験基板１１とを用意する。電子部品２１は、図８のランドパターン４１上に点線で１つ示し、複数の電子部品２１の図示は省略している。この試験基板１１は、例えばガラスエポキシ樹脂基板より構成される。また、電子部品２１としては例えば積層セラミックコンデンサを用いる。
【００１０】
次に、図９（ａ）に示すように、ランドパターン４１に対して導電性接合材５１を付与する。導電性接合材５１は、例えばはんだをスクリーン印刷することによって付与する。
【００１１】
次に、図９（ｂ）に示すように、電子部品２１をランドパターン４１上の導電性接合材５１を付与した部分に配置する。
【００１２】
次に、電子部品２１が配置された試験基板１１を、所定のリフロー条件によりリフローする。図９（ｃ）は、リフローした後の試験基板１１を示している。
【００１３】
このようなステップを実施することで複数の被試験体を得る。この被試験体は、電子部品２１、ランドパターン４１、およびランドパターン４１に付与された導電性接合材５１から構成される。また、被試験体間においては、電子部品２１の構成要素、ランドパターン４１の構成要素、導電性接合材５１の構成要素、電子部品２１を配置する位置、リフロー条件のうち、少なくとも１つが互いに異なるようにされる。
【００１４】
次に、被試験体の電子部品２１とランドパターン４１との間に生じる、ツームストーンの発生の有無を判定する。ツームストーンの判定は目視や、顕微鏡を用いて行う。
【００１５】
最後に、ツームストーンの判定によって得た結果に基づいて、被試験体におけるツームストーン発生率を算出し、複数の被試験体間で比較する。これにより、例えばどの電子部品を用いるとツームストーンが発生しやすいか、また、どのようなリフロー条件とすればツームストーンが発生しやすいか等、ツームストーンの発生原因を調べる。
【００１６】
【特許文献１】
特開平５−３０６９１３号公報（第２〜４ページ、第１図）
【００１７】
【発明が解決しようとする課題】
しかし、従来の電子部品２１の実装不良発生率を比較するための方法は、上述したように通常の実装状態で実施される。つまり、電子部品２１の両端部に形成された外部電極３１に対応して試験基板１１上に形成された一対のランドパターン４１に導電性接合材５１を付与して実施される。そのため、ツームストーン発生率は、数ｐｐｍから数千ｐｐｍと非常に低くなる。従って、例えば数万個から数百万個に及ぶ大量の電子部品を用意しなければ有意な比較を行うことができない、という問題があった。また、ツームストーン発生率の比較にかかるコスト等に鑑みて、ツームストーン発生率の比較を実施することは非常に困難であった。このため、ツームストーンの発生原因を究明することができず、ツームストーン等の実装不良の発生を低減した、信頼性の高い電子部品の実装を実現することが難しかった。
【００１８】
本発明は、上述の問題を鑑みてなされたものであり、これらの問題を解決し、例えば電子部品のツームストーン発生率などの比較を容易に行うことができる、電子部品の実装不良発生率を加速させる方法、および、電子部品の実装不良発生率を比較するための方法を提供してツームストーン等の実装不良の発生を低減した、信頼性の高い電子部品の実装を可能にすることを目的としている。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、本発明の電子部品の実装不良発生率を加速させる方法においては、両端部に外部電極が形成された複数の電子部品と、両端部に形成された前記外部電極のうち一方に対応するランドパターンが複数形成された試験基板とを用意するステップと、複数の前記ランドパターンに、導電性接合材を付与するステップと、複数の前記電子部品を一方の外部電極を前記ランドパターンに対応させて前記試験基板上に配置するステップと、複数の前記電子部品を配置した前記試験基板を、所定のリフロー条件によりリフローするステップと、を含むことを特徴とする。
【００２０】
また、本発明の電子部品の実装不良発生率を加速させる方法においては、両端部に外部電極が形成された複数の電子部品と、両端部に形成された前記外部電極に対応する一対のランドパターンが複数形成された試験基板とを用意するステップと、複数形成された前記一対のランドパターンのうち一方に、それぞれ導電性接合材を付与するステップと、複数の前記電子部品を複数の前記ランドパターン上に配置するステップと、複数の前記電子部品を配置した前記試験基板を、所定のリフロー条件によりリフローするステップと、を含むことを特徴とする。
【００２１】
また、本発明の電子部品の実装不良発生率を比較するための方法においては、請求項１または請求項２の電子部品の実装不良発生率を加速させる方法を実施することにより、前記電子部品を配置した前記試験基板から構成される被試験体において、前記電子部品の構成要素、前記ランドパターンの構成要素、前記導電性接合材の構成要素、前記電子部品を配置する位置、前記リフロー条件のうち、少なくとも１つが異なる複数の被試験体を得るステップと、複数の前記被試験体の前記電子部品と前記ランドパターンとの間に生じる実装不良を判定するステップと、複数の前記被試験体の実装不良発生率を算出し、該実装不良発生率を複数の前記被試験体の間で比較するステップと、を含むことを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の電子部品の実装不良発生率を加速させる方法、および、電子部品の実装不良発生率を比較するための方法の第１の実施例について、図１から図４までの各図に基づいて説明する。
【００２３】
図１は、本発明の第１の実施例で用いる試験基板１ａを示す斜視図である。図２は、図１に点線Ａ−Ａで示す分割線に沿って分割した断面図である。図３は、第１の実施例で用いる電子部品２を示す正面図である。図４は、第１の実施例で用いる被試験体９を示す斜視図である。
【００２４】
まず、図１に示すように、両端部に外部電極３が形成された電子部品２と、外部電極３のうち一方に対応するランドパターン４が一方主面側に複数形成された試験基板１ａとを用意する。電子部品２は、図１においてランドパターン４上に点線で１つ示し、その他複数の電子部品２の図示は省略した。
【００２５】
また、電子部品２は、構成要素が互いに異なる２ａ、２ｂ、２ｃ、２ｄ、２ｅの５種類の積層セラミックコンデンサを各９６０個用意した。ここで、この５種類の電子部品について、それぞれ構成要素の相違点を説明する。
【００２６】
電子部品２ａは、セラミックスにより構成される。外部電極３は３層よりなり、銅層、ニッケル層、鉛錫合金層の順番で積層されている。
【００２７】
電子部品２ｂは、外部電極３が銀により構成されている点で電子部品２ａと異なる。また、電子部品２ａと比べて、図３に示す外部電極３が電子部品２のセラミックスが露出する部分と接する境界７の曲率半径が、電子部品２ａよりも小さくされている点が異なる。他の構成要素は電子部品２ａと同じである。
【００２８】
電子部品２ｃは、電子部品２ａと比べて、図３に示す外部電極３の電子部品２の長手方向の形成幅６が大きくされている点が異なる。他の構成要素は電子部品２ａと同じである。
【００２９】
電子部品２ｄは、電子部品２ａと比べて、外部電極３の銅層の厚みが薄くされ、また、図３に示す外部電極３の角部８の曲率半径が小さくされている点が異なる。他の構成要素は電子部品２ａと同じである。
【００３０】
電子部品２ｅは、電子部品２ａと比べて、外部電極３の鉛錫合金層の厚みが厚くされ、また、外部電極３のぬれ性が向上されている点が異なる。他の構成要素は電子部品２ａと同じである。
【００３１】
試験基板１ａは、例えばガラスエポキシ樹脂により構成される４インチ四方（１０１．６ｍｍ×１０１．６ｍｍ）、厚さ１．０ｍｍの平板形状を有し、一方主面側のランドパターン４は銅箔により形成されている。試験基板１ａは、５枚用意され、５種類の電子部品２がそれぞれ１種類ずつ配置されている。
【００３２】
次に、図２（ａ）に示すように、ランドパターン４の上に導電性接合材５を付与する。この導電性接合材５は、例えばはんだをスクリーン印刷することによって付与する。
【００３３】
次に、図２（ｂ）に示すように、導電性接合材５を付与したランドパターン４上に電子部品２を配置する。この電子部品２は、例えばチップマウンターなどを用いて配置される。また、各被試験体９において、各電子部品２を複数のランドパターン４上に配置する位置は同じである。
【００３４】
次に、電子部品２が配置された試験基板１ａを、所定のリフロー条件によりリフローする。リフローは、リフロー炉内において、予熱を１５０℃で７０秒間、リフローを２００℃以上で３０秒間、リフローのピーク温度を２３１℃とするリフロー条件下で行った。また、リフロー炉内の酸素濃度は１００ｐｐｍの窒素雰囲気とした。
【００３５】
上述した試験基板１ａに対するリフローによって、導電性接合材５は溶融する。この導電性接合材５によって電子部品２とランドパターン４とが接合される。図２（ｃ）は、リフローした後の試験基板１ａを示している。
【００３６】
このような各ステップを実施することで、２ａ、２ｂ、２ｃ、２ｄ、２ｅに対応する５種類の被試験体９ａ、９ｂ、９ｃ、９ｄ、９ｅを得た。すなわち、被試験体９ａは、図４に示すように、１つの試験基板１ａと、各電子部品２ａと、複数のランドパターン４と、複数のランドパターン４に付与された導電性接合材５とから構成されている。また、図示は省略したが、被試験体９ｂ、９ｃ、９ｄ、９ｅは、それぞれ対応する電子部品２ｂ、２ｃ、２ｄ、２ｅを用いている点を除いて被試験体９ａと同様の構成である。
【００３７】
なお、電子部品２の構成要素とは、例えば外部電極３のぬれ性、形状のことである。ランドパターン４の構成要素とは、例えばランドパターン４のぬれ性、形状のことである。導電性接合材５の構成要素とは、例えば導電性接合材５の組成、導電性接合材５の付与量のことである。電子部品２を配置する位置とは、ランドパターン４の導電性接合材５を付与した部分において、どこに電子部品２を配置するかをいう。リフロー条件とは、例えばリフローする温度やリフローする時間のことである。
【００３８】
次に、被試験体９において、電子部品２とランドパターン４との間に生じるツームストーンの発生の有無を判定する。ツームストーンの判定は、目視や顕微鏡を用いて行い、電子部品２がランドパターン４が形成されている側の外部電極３を下にして立ち上がったとき、これをツームストーンと判定する。
【００３９】
最後に、ツームストーンの判定によって得た結果に基づいて、被試験体９のツームストーン発生率を算出し、複数の被試験体９間でツームストーン発生率を比較する。これにより、どの電子部品を用いるとツームストーンが発生しやすいかなどツームストーンの発生原因を調べる。
【００４０】
上述の各ステップを踏んで行った、本実施例の各被試験体９のツームストーン発生率の算出結果を図５に示す。また、比較例として、従来の方法によって電子部品２ａ、２ｂ、２ｃ、２ｄ、２ｅを用いて得た、電子部品２ａ、２ｂ、２ｃ、２ｄ、２ｅに対応する被試験体９ｆ、９ｇ、９ｈ、９ｉ、９ｊを得て、そのツームストーン発生率を算出した結果を図１０に示す。
【００４１】
ここで、図５に示す複数の被試験体９のツームストーン発生率と、図１０に示す被試験体９ｆ、９ｇ、９ｈ、９ｉ、９ｊのツームストーン発生率とを比較する。
【００４２】
図１０に示すように、従来の電子部品の実装不良発生率を比較するための方法によって得られた被試験体９ｆ、９ｇ、９ｈ、９ｉ、９ｊのツームストーン発生率は、０％〜０．２％と非常に低く、被試験体間のツームストーン発生率の差も小さい。そのため、例えば数万個から数百万個に及ぶ大量の電子部品を用意しなければ電子部品のツームストーン発生率の有意な比較をすることができない。従って、実際にどの電子部品を用いるとツームストーンが発生しやすいかなどを調べるのが困難であった。
【００４３】
一方、図５に示すように本実施例の電子部品２の実装不良発生率を比較するための方法によれば、被試験体９におけるツームストーンの発生率が７．２５％から１４．８％と高い。そのため、本実施例における電子部品２のツームストーン発生率の比較においては有意な比較をすることができた。具体的には、５種類用意した電子部品２の中で、電子部品２ｂのツームストーン発生率が７．２５％と最も低く、電子部品２ｂを用いればツームストーンの発生率を低く抑えることが可能である、という結果を得ることができた。また、この比較で、外部電極３の銅層の厚みが薄く、また、外部電極３の角部８の曲率半径が小さい電子部品２ｄはツームストーン発生率が１４．８％と最も高いため、比較的実装不良を引き起こしやすく信頼性の高い電子部品の実装には適さない構造である、という結果を得た。
【００４４】
このように、本実施例の電子部品２の実装不良発生率を加速させる方法によれば、ランドパターン４を電子部品２の外部電極３のうち一方に対応して形成しているため、試験基板１ａをリフローした際に溶融した導電性接合材５に生じる表面張力などの作用力を一方の外部電極３にそのまま作用させることができる。これにより電子部品２のツームストーン発生率を加速させることが可能となる。
【００４５】
また、各被試験体９の間でツームストーン発生率を比較する際、電子部品２を１種類につき数百から数千個程度ずつ用意することで有意な比較を行うことができる。従って、電子部品のツームストーン発生率の比較にかかるコスト等に鑑みて、電子部品の実装不良発生率の比較を従来に比べて大幅に容易に行うことが可能となる。このため、ツームストーンの発生原因と考えられる構成要素について複数の条件を設定してツームストーン発生率を比較することで、ツームストーンの発生原因を究明することができ、ツームストーン等の実装不良の発生を低減した、信頼性の高い電子部品の実装を実現することができる。
【００４６】
なお、本発明は、上記実施例に限定されるものではなく、例えば、上述した各ステップを２回以上実施することで複数の被試験体９を得てもよい。
【００４７】
次に、本発明の第２の実施例について図６および図７に基づいて説明する。図６は本発明の第２の実施例で用いる試験基板１ｂを示す斜視図である。図７は、図６にＢ−Ｂで示す分割線に沿って分割した断面図である。
【００４８】
図６に示す試験基板１ｂは、電子部品２の両端部に形成された外部電極３に対応した一対のランドパターン４が形成されている点で第１の実施例の試験基板１ａと異なる。また、導電性接合材５は、複数形成された一対のランドパターン４のうち一方に付与される。
【００４９】
まず、図６に点線で示すように、両端部に外部電極３が形成された電子部品２と、外部電極３に対応する一対のランドパターン４が複数形成された複数の試験基板１ｂとを用意する。図６に点線で示す電子部品２は、ランドパターン４上に点線で１つ示し、その他複数の電子部品２の図示は省略している。
【００５０】
電子部品２は、第１の実施例と同じ２ａ、２ｂ、２ｃ、２ｄ、２ｅの５種類の積層セラミックコンデンサを各９６０個用意した。また、試験基板１ａは５枚用意され、５種類の電子部品２がそれぞれ１種類ずつ配置されている。
【００５１】
次に、図７（ａ）に示すように、外部電極３に対応する一対のランドパターン４のうち一方に導電性接合材５を付与する。この導電性接合材５は、例えばはんだをスクリーン印刷することによって付与される。
【００５２】
次に、図７（ｂ）に示すように、ランドパターン４上に導電性接合材５を付与した部分に電子部品２をそれぞれ配置する。電子部品２の配置は、例えばチップマウンターなどを用いて行う。また、各被試験体９において、各電子部品２を複数のランドパターン４上に配置する位置は同じである。
【００５３】
次に、各電子部品２が配置された試験基板１ｂを所定のリフロー条件によりリフローする。本実施例のリフロー条件は第１の実施例と同じとした。
【００５４】
上述の試験基板１ｂに対するリフローによって導電性接合材５は溶融する。この導電性接合材５によって、電子部品２とランドパターン４とが接合される。図７（ｃ）は、リフローした後の試験基板１ｂを示している。
【００５５】
このような各ステップを実施して電子部品２ａ、２ｂ、２ｃ、２ｄ、２ｅに対応する被試験体９ａ、９ｂ、９ｃ、９ｄ、９ｅを得た。
【００５６】
次に、被試験体における各電子部品２とランドパターンとの間に生じる実装不良である、ツームストーンの発生の有無を判定する。本実施例のツームストーンの判定方法は第１の実施例と同じとした。
【００５７】
最後に、ツームストーンの判定によって得た結果に基づいて複数の被試験体９のツームストーン発生率を算出し、それらの実装不良発生率を比較する。
【００５８】
本実施例の方法によれば、上述した第１の実施例とほぼ同様の効果を得ることができる。
【００５９】
また、本実施例の実装不良発生率を加速する方法を用いた電子部品２の実装不良発生率を比較するための方法によれば、第１の実施例とほぼ同様の効果を得ることができる。
【００６０】
なお、本実施例において用意する複数の試験基板１ｂは、電子部品２の両端部に形成された外部電極３に対応する一対のランドパターン４が複数形成されている。しかし、リフローの際、導電性接合材５を付与しない一方のランドパターン４それ自体が溶融し、その溶融したランドパターン４の表面張力により電子部品２が立ち上がりにくくなる、という事態を未然に防止するため、ランドパターン４は、第１の実施例のように電子部品２の両端部に形成される外部電極３のうち、一方に対応して形成される方がより好ましい。
【００６１】
なお、本発明の第１の実施例および第２の実施例においては、各被試験体は、複数の試験基板から構成されているが、本発明はこれに限定されるものではない。より詳しくは、各被試験体は、例えば１つの試験基板１ａに各電子部品２ａ、２ｂ、２ｃ、２ｄ、２ｅを配置することで構成してもよい。
【００６２】
なお、本発明の第１の実施例および第２の実施例においては、複数の被試験体９において、構成要素が互いに異なる２ａ、２ｂ、２ｃ、２ｄ、２ｅの５種類の電子部品を用い、他の構成要素は同じにしてツームストーン発生率の比較を行った。しかし、本発明はこれに限定されるものではなく、上記構成要素および位置および条件のうち、少なくとも１つが互いに異なっていれば本発明の範囲内にある。より詳しくは、複数の被試験体９において、例えば電子部品２および導電性接合材５の構成要素を同じにし、他の構成要素を互いに異ならせてツームストーン発生率を比較してもよい。
【００６３】
なお、本発明の各実施例における電子部品の実装不良発生率の比較においてはツームストーン発生率の比較を行ったが、本発明はこれに限定されるものではなく、例えばシフティング発生率の比較を行ってもよい。
【００６４】
【発明の効果】
以上のように、本発明の電子部品の実装不良発生率を加速させる方法によれば、電子部品の両端部に形成された外部電極のうち一方に対応して試験基板に複数形成したランドパターン上に導電性接合材を付与することで、リフローの際、溶融した導電性接合材に生じる表面張力などの作用力を電子部品にそのまま作用させることができる。これにより、電子部品の実装不良ツームストーン発生率を意図的に加速させることができる。
【００６５】
また、本発明の電子部品の実装不良発生率を加速させる方法によれば、電子部品の両端部に形成された外部電極に対応して試験基板に複数形成した一対のランドパターンのうち、一方のランドパターン上に導電性接合材を付与することで、リフローの際、溶融した導電性接合材に生じる表面張力などの作用力を電子部品にそのまま作用させることができる。これにより、電子部品の実装不良ツームストーン発生率を意図的に加速させることができる。
【００６６】
また、本発明の電子部品の実装不良発生率を比較するための方法によれば、上述の本発明の電子部品の実装不良発生率を加速させる方法を用いることで、電子部品の実装不良発生率を意図的に加速させることができる。これにより、各電子部品から各被試験体を得て実装不良発生率の比較を行うとき、電子部品を各被試験体につき、数百個から数千個程度ずつ用意することで有意な比較を行うことが可能となる。従って、電子部品の実装不良発生率の比較にかかるコスト等に鑑みても、電子部品の実装不良発生率の比較を従来よりも大幅に容易に行うことが可能となる。また、ツームストーンの発生原因と考えられる構成要素について複数の条件を設定してツームストーン発生率を比較することで、ツームストーンの発生原因を究明することができ、ツームストーン等の実装不良の発生を低減した、信頼性の高い電子部品の実装を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例で用いる試験基板を示す斜視図である。
【図２】図１に点線Ａ−Ａで示す分割線に沿って分割した断面図である。
【図３】本発明の第１の実施例で用いる電子部品を示す正面図である。
【図４】本発明の第１の実施例で用いる被試験体を示す斜視図である。
【図５】本発明の第１の実施例である電子部品のツームストーン発生率の算出結果を示すグラフである。
【図６】本発明の第２の実施例で用いる試験基板を示す斜視図である。
【図７】図６にＢ−Ｂで示す分割線に沿って分割した断面図である。
【図８】従来例で用いる試験基板を示す斜視図である。
【図９】図８にＣ−Ｃで示す分割線に沿って分割した断面図である。
【図１０】従来の電子部品のツームストーン発生率を比較するための方法を用いたツームストーン発生率の算出結果を示すグラフである。
【符号の説明】
１ａ、１ｂ    試験基板
２    電子部品
３    外部電極
４    ランドパターン
５    導電性接合材
６    外部電極の形成幅
７    外部電極が電子部品のセラミックスが露出する部分と接する境界
８    外部電極の角部
９    被試験体
【図１】
2004247515.tif 000003
【図２】
2004247515.tif 000004
【図３】
2004247515.tif 000005
【図４】
2004247515.tif 000006
【図５】
2004247515.tif 000007
【図６】
2004247515.tif 000008
【図７】
2004247515.tif 000009
【図８】
2004247515.tif 000010
【図９】
2004247515.tif 000011
【図１０】
2004247515.tif 000012