(57)【要約】【課題】半導体ウエハを洗浄した後の乾燥工程において、乾燥不足に起因した製造歩留まりの低下を防ぐことのできる技術を提供する。【解決手段】パターニングされたレジスト膜をマスクとし、ＣＦ４系ガスを含む反応ガスを用いたドライエッチングによって絶縁膜１５に接続孔１７を形成した後、アッシングによりレジスト膜を除去する。続いてフッ素イオンおよびポリマーを除去する薬液が添加され、さらにＣＯ２を溶解した純水からなる洗浄液１８を数ＭＰａの水圧をかけて半導体基板１にスプレイすることにより半導体基板１を洗浄し、パーティクルを除去する。その後、半導体基板１を３０００ｒｐｍ以上の回転数で高速回転させ、その回転で生ずる遠心力を利用して洗浄液１８を吹き飛ばして半導体基板１を乾燥させる。【選択図】      図５
2004273894.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）フッ素イオンおよびポリマーを除去する薬液が添加された洗浄液を用いて半導体ウエハを洗浄し、パーティクルを除去する工程と、（ｂ）前記半導体ウエハを回転させて前記洗浄液を吹き飛ばし、前記半導体ウエハを乾燥させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
【請求項２】
請求項１記載の半導体集積回路装置の製造方法において、前記薬液は、アンモニアであることを特徴とする半導体集積回路装置の製造方法。
【請求項３】
請求項１記載の半導体集積回路装置の製造方法において、前記洗浄液にＣＯ２が溶解していることを特徴とする半導体集積回路装置の製造方法。
【請求項４】
請求項１記載の半導体集積回路装置の製造方法において、前記（ａ）工程の前に、（ｃ）パターニングされたレジスト膜をマスクとし、ＣＦ系ガスを含む反応ガスを用いたドライエッチングにより前記半導体ウエハ上の被エッチング材を加工する工程と、（ｄ）アッシングにより前記レジスト膜を除去する工程とをさらに含むことを特徴とする半導体集積回路装置の製造方法。
【請求項５】
請求項１記載の半導体集積回路装置の製造方法において、前記（ｂ）工程の後に、氷酢酸を添加した洗浄液を用いて前記半導体ウエハを洗浄する工程をさらに含むことを特徴とする半導体集積回路装置の製造方法。
【請求項６】
半導体ウエハ上の洗浄液を吹き飛ばして前記半導体ウエハを乾燥させる半導体集積回路装置の製造方法であって、前記半導体ウエハを載置した回転支持板の回転中心と前記半導体ウエハの中心とをほぼ一致させて前記回転支持板を回転させた後、前記回転支持板の回転中心と前記半導体ウエハの中心とをずらして前記回転支持板を回転させることを特徴とする半導体集積回路装置の製造方法。
【請求項７】
半導体ウエハを載置する回転支持板と、前記回転支持板の外周部に配設された前記半導体ウエハを保持する複数の可動式のチャックピンとを備えた枚葉式乾燥装置を用い、前記半導体ウエハ上の洗浄液を吹き飛ばして前記半導体ウエハを乾燥させる半導体集積回路装置の製造方法であって、前記回転支持板の回転中心と前記半導体ウエハの中心とがほぼ一致した第１の状態で前記回転支持板を回転させた後、前記チャックピンを移動させて前記回転支持板の回転中心と前記半導体ウエハの中心とをずらし、前記回転支持板の回転中心と前記半導体ウエハの中心とがずれた第２の状態で前記回転支持板を回転させることを特徴とする半導体集積回路装置の製造方法。
【請求項８】
請求項７記載の半導体集積回路装置の製造方法において、前記第１および第２の状態における前記半導体ウエハの回転数は、３０００ｒｐｍ以上であることを特徴とする半導体集積回路装置の製造方法。
【請求項９】
請求項７記載の半導体集積回路装置の製造方法において、前記第１および第２の状態における前記半導体ウエハの回転数は、３０００ｒｐｍ以上、前記チャックピンを移動する際の前記半導体ウエハの回転数は、１０００ｒｐｍ以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項１０】
請求項７記載の半導体集積回路装置の製造方法において、前記回転支持板の回転中心と前記半導体ウエハの中心とのずれは、５〜１５ｍｍ程度であることを特徴とする半導体集積回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、ウェット洗浄後の半導体ウエハの乾燥工程に適用して有効な技術に関する。
【０００２】
【従来の技術】
ドライエッチング工程、イオン注入工程、スパッタ・ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）成膜工程などの半導体製造工程においては、半導体ウエハに０．１μｍ〜数μｍ程度の大きさのパーティクルが吸着しやすい。そこで半導体ウエハを洗浄してパーティクルを取り除き、パーティクルを起因とするパターン欠陥、絶縁膜の耐圧不良、局所的なイオン注入不良などの半導体デバイスの特性不良の発生を防いでいる。
【０００３】
パーティクルを取り除く洗浄としては、一般に高圧ジェット洗浄が用いられている。これは枚葉式洗浄装置を用い、二酸化炭素（以下、ＣＯ２と記す）を溶解した純水からなる洗浄液を数ＭＰａの水圧をかけて半導体ウエハにスプレイする洗浄方法である。純水の比抵抗が高いため、純水のみを用いると半導体ウエハに静電気が発生して半導体デバイスにダメージを与える。この静電気の発生を抑えるために添加物、例えばＣＯ２ガスを純水に溶かし込んでいる。
【０００４】
洗浄後は、枚葉式乾燥装置を用い、半導体ウエハを３０００ｒｐｍ以上の回転数で高速回転させ、その回転で生ずる遠心力を利用して洗浄液を吹き飛ばす、いわゆるスピンドライ（振切乾燥）により半導体ウエハを乾燥させている。
【０００５】
なお、半導体ウエハを回転させる方法としては、以下に記す方法がある。例えば、太陽歯車と、太陽歯車の中心に固定されて太陽歯車を回転させる回転駆動軸と、自転しながら太陽歯車の周りを公転する遊星歯車と、遊星歯車の回転中心に固定された回転軸と、回転軸の回転とともにスピン回転するように回転軸に固定された回転支持板とを具備し、エッチング処理すべき半導体ウエハを回転支持板に１枚ずつセットしてスピン回転させながらエッチング、水洗および乾燥を実施する方法が開示されている（例えば、特許文献１参照）。
【０００６】
また、シリコン基板を回転させて、そのシリコン基板上への現像液の液盛り形成、純水洗浄、回転処理による純水除去処理を行う半導体装置の現像処理において、シリコン基板を、スピンモータに接続されたチャックにその回転中心に対して偏心させた状態で支持し、シリコン基板を偏心運動回転をさせた状態で現像液吐出、純水吐出、純水除去処理を行う手段が開示されている（例えば、特許文献２参照）。
【０００７】
また、表面から裏面に抜ける連通孔を有する平板状のテーブルと、このテーブルの表面に植立された複数の支持ピンと、テーブルの外周に沿う表面に点列状態で植立されたストッパーピンとでなるチャック本体と、チャック本体を半導体ウエハとともに水平方向に回転する回転軸とを有し、チャック本体とともに回転して連通孔内を減圧し、この連通孔により半導体ウエハを吸着するファンを備えて構成されたスピンチャックが開示されている（例えば、特許文献３参照）。
【０００８】
【特許文献１】
特開平１０−２２３６０３号公報
【０００９】
【特許文献２】
特開平１０−１４４５８９号公報
【００１０】
【特許文献３】
特開平６−３７０８２号公報
【００１１】
【発明が解決しようとする課題】
以下は、本発明者らによって検討された多層配線技術であり、その概要は次のとおりである。
【００１２】
まず、アルミニウム系材料を主導体層とする第１配線を形成する。この第１配線の上部にはバリア材として機能する窒化チタン（以下、ＴｉＮと記す）膜が形成されている。続いて第１配線の上層に酸化シリコン膜を堆積した後、レジストパターンをマスクとし、フッ化炭素（以下、ＣＦと記す）系ガス、例えばＣＦ４ガスを含む反応ガスを用いたドライエッチングにより、酸化シリコン膜に第１配線に達する接続孔を形成する。続いて枚葉式洗浄装置を用いて、洗浄液、例えばＣＯ２を溶解した純水を半導体ウエハにスプレイする高圧ジェット洗浄を行い、半導体ウエハ上のパーティクルを除去した後、枚葉式乾燥装置を用いて、スピンドライで半導体ウエハを乾燥させる。
【００１３】
次に、接続孔の内部を含む酸化シリコン膜の上層にスパッタ法でＴｉＮ膜を堆積し、さらに接続孔を埋め込むタングステン膜をＣＶＤ法で堆積した後、接続孔以外の領域のＴｉＮ膜およびタングステン膜を除去して、接続孔の内部にＴｉＮ膜およびタングステン膜からなるプラグを形成する。続いてアルミニウム系材料を主導体層とする第２配線を形成する。
【００１４】
しかしながら、上記方法により形成された多層配線において、第１配線とプラグとの間で導通がとれなくなる不良が発生し、半導体製品の製造歩留まりが低下するという問題が生じた。この導通不良は半導体ウエハの中央部で発生したことから、高圧ジェット洗浄後のスピンドライにおける洗浄液の乾燥不良に起因すると推測された。
【００１５】
すなわち、スピンドライでは、半導体ウエハの中央部の遠心力は半導体ウエハの外周部の遠心力よりも小さいため、半導体ウエハの中央部の接続孔の内部に入ったＣＯ２溶解の洗浄液が吹き飛ばされず、接続孔の底部に残留しやすい。このため半導体ウエハの中央部では、ドライエッチング後に接続孔の側壁または底に付着したフッ素イオン、洗浄液に含まれるＣＯ２、ＴｉＮ膜のチタン、反応生成物であるポリマーなどの残留成分が、残留した洗浄液の中で互いに反応して、接続孔の底部に変質層を形成する。自然乾燥で水分は除去されるが、変質層はそのまま残り、次工程でタングステン膜をＣＶＤ法で堆積する際に、半導体ウエハは４００℃程度に加熱されるため、変質層が気化して接続孔の底部に隙間が形成される。その結果第１配線とプラグとの間で導通がとれなくなると考えられる。
【００１６】
本発明の目的は、半導体ウエハを洗浄した後の乾燥工程において、乾燥不足に起因した製造歩留まりの低下を防ぐことのできる技術を提供することにある。
【００１７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１９】
本発明は、パターニングされたレジスト膜をマスクとし、ＣＦ系ガスを含む反応ガスを用いたドライエッチングにより半導体ウエハ上の被エッチング材を加工する工程と、アッシングによりレジスト膜を除去する工程と、フッ素イオンおよびポリマーを除去する薬液が添加された洗浄液を用いて半導体ウエハを洗浄し、パーティクルを除去する工程と、半導体ウエハを回転させて前記洗浄液を吹き飛ばし、半導体ウエハを乾燥させる工程とを有するものである。
【００２０】
本発明は、半導体ウエハを載置した回転支持板の回転中心と半導体ウエハの中心とをほぼ一致させて回転支持板を回転させた後、回転支持板の回転中心と半導体ウエハの中心とをずらして回転支持板を回転させ、半導体ウエハ上の洗浄液を吹き飛ばして半導体ウエハを乾燥させるものである。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
なお、本願において、半導体装置というときは、特に単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明記された場合を除き、ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板やＴＦＴ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）液晶製造用基板などといった他の基板上に作られるものを含むものとする。
【００２３】
さらに、以下の実施の形態において、要素の数等（個数、数値、量、範囲などを含む）に言及する場合、特に明示したときおよび原理的に明らかに特定の数に限定される場合を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等を含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものではないことはいうまでもない。
【００２４】
同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明記した場合および原理的に明らかにそうでないと考えられる場合を除き、実質的にその形成などに近似または類似するものなどを含むものとする。このことは、上記数値および範囲についても同様である。
【００２５】
（実施の形態１）
本発明の実施の形態１をＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスの製造方法に適用した場合について、図１〜図８に示す半導体基板の要部断面図を用いて説明する。
【００２６】
まず、図１に示すように、例えばｐ型の単結晶シリコンからなる半導体基板（円形の薄い板状に加工した半導体ウエハ）１を用意し、半導体基板１の主面に素子分離領域２を形成する。続いてパターニングされたレジスト膜をマスクとして不純物をイオン注入し、ｐウェル３およびｎウェル４を形成する。ｐウェル３にはｐ型不純物、例えばボロンをイオン注入し、ｎウェル４にはｎ型不純物、例えばリンをイオン注入する。この後、各ウェル領域にＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のしきい値を制御するための不純物をイオン注入してもよい。
【００２７】
次に、半導体基板１の表面に熱酸化法で酸化シリコン膜を形成し、さらに多結晶シリコン膜および酸化シリコン膜を順次ＣＶＤ法で堆積して積層膜を形成し、パターニングされたレジスト膜をマスクとして上記積層膜をエッチングする。これにより、酸化シリコン膜からなるゲート絶縁膜５、多結晶シリコンからなるゲート電極６および酸化シリコン膜からなるキャップ絶縁膜７を下層から順に形成する。
【００２８】
なお、ｎ型またはｐ型不純物をＭＩＳＦＥＴのチャネル型に応じてドープしてもよい。すなわちｎチャネルＭＩＳＦＥＴのゲート電極６にはｎ型不純物を、ｐチャネルＭＩＳＦＥＴのゲート電極６にはｐ型不純物をドープしてもよい。この場合イオン注入法を用いることができる。またゲート電極６の上部に高融点金属シリサイド膜を積層してもよく、バリアメタル層を介してタングステン等の金属層を形成してもよい。これらによりゲート電極６の抵抗値を低減し、ＭＩＳＦＥＴの動作速度を向上することができる。
【００２９】
次に、半導体基板１上に、例えばＣＶＤ法で酸化シリコン膜を堆積した後、この酸化シリコン膜を異方性エッチングすることにより、ゲート電極６の側壁にサイドウォールスペーサ８を形成する。その後、パターニングされたレジスト膜をマスクとしてｐウェル３にｎ型不純物、例えばリンまたはヒ素をイオン注入し、ゲート電極６の両側のｐウェル３にｎ型半導体領域９を形成する。ｎ型半導体領域９は、ゲート電極６およびサイドウォールスペーサ８に対して自己整合的に形成され、ｎチャネルＭＩＳＦＥＴのソース・ドレインとして機能する。
【００３０】
同様に、パターニングされたレジスト膜をマスクとしてｎウェル４にｐ型不純物、例えばフッ化ボロンをイオン注入し、ゲート電極６の両側のｎウェル４にｐ型半導体領域１０を形成する。ｐ型半導体領域１０は、ゲート電極６およびサイドウォールスペーサ８に対して自己整合的に形成され、ｐチャネルＭＩＳＦＥＴのソース・ドレインとして機能する。
【００３１】
なお、サイドウォールスペーサ８の形成前に低濃度の不純物半導体領域を形成し、サイドウォールスペーサ８の形成後に高濃度の不純物半導体領域を形成して、ＭＩＳＦＥＴのソース・ドレインを、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造としてもよい。
【００３２】
次に、図２に示すように、半導体基板１上にスパッタ法またはＣＶＤ法で酸化シリコン膜を堆積した後、その酸化シリコン膜を、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法で研磨することにより、表面が平坦化された層間絶縁膜１１を形成する。続いてパターニングされたレジスト膜をマスクとしたエッチングによって層間絶縁膜１１に接続孔１２を形成する。この接続孔１２は、ｎ型半導体領域９またはｐ型半導体領域１０上などの必要部分に形成する。
【００３３】
次に、接続孔１２の内部を含む半導体基板１の全面にＴｉＮ膜を、例えばスパッタ法またはＣＶＤ法で堆積し、さらに接続孔１２を埋め込むタングステン膜を、例えばＣＶＤ法で堆積する。その後、接続孔１２以外の領域のＴｉＮ膜およびタングステン膜を、例えばＣＭＰ法により除去して、接続孔１２の内部にＴｉＮ膜およびタングステン膜からなるプラグ１３を形成する。
【００３４】
次に、半導体基板１上に、例えば銅およびシリコンが添加されたアルミニウム膜１４ａ、およびバリア材として機能するＴｉＮ膜１４ｂを順次堆積した後、パターニングされたレジスト膜をマスクとしてＴｉＮ膜１４ｂおよびアルミニウム膜１４ａを順次エッチングし、アルミニウム膜１４ａを主導体層とする第１層目の配線１４を形成する。アルミニウム膜１４ａおよびＴｉＮ膜１４ｂは、例えばスパッタ法またはＣＶＤ法により形成できる。
【００３５】
次に、図３に示すように、半導体基板１上に絶縁膜１５を形成し、さらに絶縁膜１５上にパターニングされたレジスト膜１６を形成する。絶縁膜１５は、例えばＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ：Ｓｉ（ＯＣ２Ｈ５）４）とオゾン（Ｏ３）とをソースガスに用いたプラズマＣＶＤ法によって堆積されたＴＥＯＳ酸化膜とすることができる。
【００３６】
次に、図４に示すように、レジスト膜１６をマスクとし、反応ガスにＣＦ系ガス、例えばＣＦ４ガスまたはＣ４Ｆ８ガスを含む反応ガスを用いたドライエッチングによって絶縁膜１５に接続孔１７を形成する。このドライエッチングにより接続孔１７の底部にＴｉＮ膜１４ｂが露出し、残留成分、例えばドライエッチングで使用したＣＦ系ガスのフッ素がイオン化したフッ素イオンおよび反応生成物であるポリマーが接続孔１７の側壁および底部（ＴｉＮ膜１４ｂ上）に付着する。
【００３７】
次に、図５に示すように、アッシングによりレジスト膜１６を除去した後、枚葉式洗浄装置を用い、高圧ジェット洗浄により半導体基板１を洗浄してパーティクルを除去する。この洗浄では、フッ素イオンおよびポリマーを除去できる薬液、例えばアンモニアを添加し、さらにＣＯ２を溶解した純水からなる洗浄液を用いる。その後、枚葉式乾燥装置を用い、半導体基板１を３０００ｒｐｍ以上の回転数で高速回転させ、その回転で生ずる遠心力を利用して洗浄液を吹き飛ばす、いわゆるスピンドライにより半導体基板１を乾燥させる。
【００３８】
このスピンドライによる半導体基板１の乾燥では、半導体基板１の中央部において、半導体基板１の回転による遠心力で吹き飛ばされなかったＣＯ２溶解の洗浄液１８が接続孔１７の内部に残留することがある。しかし、洗浄液１８にはフッ素イオンおよびポリマーを除去できる薬液が添加されているので、接続孔１７の内部にはフッ素イオンおよびポリマーが除去された洗浄液１８が残留しており、変質層の形成を抑制することができる。なおスピンドライにより半導体基板１を乾燥させた後、氷酢酸を添加した洗浄液で半導体基板１を洗浄してもよい。
【００３９】
次に、図６に示すように、自然乾燥により接続孔１７の内部に残留していた洗浄液１８が除去されて、接続孔１７の内部のＴｉＮ膜１４ｂの上部に自然酸化膜１９が形成される。
【００４０】
次に、図７に示すように、接続孔１７の内部を含む半導体基板１の全面にＴｉＮ膜を、例えばスパッタ法またはＣＶＤ法で堆積し、さらに接続孔１７を埋め込むタングステン膜を、例えばＣＶＤ法で堆積する。その後、接続孔１７以外の領域のＴｉＮ膜およびタングステン膜を、例えばＣＭＰ法により除去して、接続孔１７の内部にＴｉＮ膜およびタングステン膜からなるプラグ２０を形成する。例えばタングステン膜を堆積する際に半導体基板１を４００℃程度に加熱しても、変質層の形成が抑制されているので、変質層の気化による隙間の形成は起こり難く、また自然酸化膜１９は、ＴｉＮ膜を堆積する前のスパッタエッチングで除去されることから、配線１４とプラグ２０との間で良好な導通をとることができる。
【００４１】
次に、図８に示すように、半導体基板１上に、例えばアルミニウム膜を形成し、このアルミニウム膜をパターニングされたレジスト膜をマスクとしてエッチングし、第２層目の配線２１を形成する。その後、パッシベーション膜で半導体基板１上を覆うことにより、ＣＭＯＳデバイスが略完成する。
【００４２】
なお、本実施の形態１では、本発明を、パーティクルを除去する高圧ジェット洗浄の洗浄液に適用した場合について説明したが、いかなる洗浄方法の洗浄液にも適用することができる。
【００４３】
また、本実施の形態１では、本発明を、ＣＭＯＳデバイスの接続孔１７を形成した後の洗浄に適用した場合について説明したが、いかなる半導体装置のいかなる製造工程の洗浄にも適用することができる。
【００４４】
また、本実施の形態１では、第１層目の配線１４のバリア材として、ＴｉＮ膜１４ｂを例示したが、チタンタングステン（ＴｉＷ）膜またはモリブデンシリサイド（ＭｏＳｉ）膜などを用いることができる。
【００４５】
このように、本実施の形態１によれば、スピンドライによって半導体基板１を乾燥させる際、遠心力で吹き飛ばされなかったＣＯ２溶解の洗浄液１８が半導体基板１の中央部の接続孔１７の底部に残留しても、洗浄液１８に添加された薬液によってフッ素イオンおよびポリマーが除去されるので、接続孔１７の底部での変質層の形成を抑制することができる。従って変質層の気化による隙間の形成が起こり難いので、配線１４と接続孔１７の内部のプラグ２０との間で良好な導通をとることができる。
【００４６】
（実施の形態２）
本発明の実施の形態２である枚葉式乾燥装置の概略構成の模式図を図９に示す。図９（ａ）は上面図であり、図９（ｂ）は同図（ａ）のＡ−Ａ′線における断面図である。
【００４７】
半導体ウエハを載置するための回転支持板２２の中心には、下方に延出した回転軸２３が固定されている。回転軸２３の回転中心から回転駆動軸が下方に向かって延設されており、モータによって回転駆動されるようになっている。回転支持板２２の外周部には、半導体ウエハを固定するためのチャックピン２４が配設されている。ここでは回転支持板２２の３箇所にそれぞれ３つのチャックピン２４を設けている。さらに回転支持板２２の周りを囲んで飛散防止壁２５が設けられている。
【００４８】
チャックピン２４は可動式であり、回転支持板２２の中心に向かって移動させることができる。チャックピン２４を移動させることにより回転支持板２２に載置された半導体ウエハを移動させて、回転支持板２２の回転中心と半導体ウエハの中心とをずらすことができる。
【００４９】
この枚葉式乾燥装置では、図１０および図１１に示す２つの状態で、半導体ウエハを回転させる。図１０（ａ）は、第１の状態における枚葉式乾燥装置の上面模式図、図１０（ｂ）は、同図（ａ）のＢ−Ｂ′線における断面図であり、図１１（ａ）は、第２の状態における枚葉式乾燥装置の上面模式図、図１１（ｂ）は、同図（ａ）のＣ−Ｃ′線における断面図である。
【００５０】
図１０に示す第１の状態では、半導体ウエハ２６の中心が、半導体ウエハ２６を載置した回転支持板２２の回転中心（図中、＋で示す）とほぼ一致している。半導体ウエハ２６は、チャックピン２４で押さえつけられて固定されている。この第１の状態で、半導体ウエハ２６の固定が確認された後、回転軸２３を回転させ、例えば３０００ｒｐｍ以上で回転支持板２２を高速回転させて、スピンドライにより半導体ウエハ２６を乾燥させる。しかしながら、半導体ウエハ２６の中央部では遠心力で吹き飛ばされなかった洗浄液が残り、乾燥不足領域２７が生ずる場合がある。
【００５１】
図１１に示す第２の状態では、半導体ウエハ２６の中心が、半導体ウエハ２６を載置した回転支持板２２の回転中心（図中、＋で示す）からずれている。すなわち前記第１の状態で半導体ウエハ２６を乾燥させた後、チャックピン２４が半導体ウエハ２６で掴まれた状態で、チャックピン２４を機械的に移動させることにより、半導体ウエハ２６を回転支持板２２内でスライドさせ、半導体ウエハ２６の中心と回転支持板２２の中心とを５〜１５ｍｍ程度ずらし、続いてこの第２の状態で、例えば３０００ｒｐｍ以上の回転数で回転支持板２２を高速回転させて、スピンドライにより半導体ウエハ２６を乾燥させる。
【００５２】
第１の状態で生じた乾燥不足領域２７は、第２の状態では回転支持板２２の回転中心とずれていることから、この乾燥不足領域２７に残留した洗浄液は遠心力で吹き飛ばされる。従って、まず第１の状態で半導体ウエハ２６を回転させ、次いで第２の状態で半導体ウエハ２６を回転させることにより、半導体ウエハ２６の全面で遠心力が働くので、半導体ウエハ２６の中央部において洗浄液が残留することがなく、乾燥不足を防ぐことができる。ここでいう洗浄液とは、純水またはアルカリ系の薬液、酸系の薬液、有機系薬液等をいう。
【００５３】
なお、本実施の形態２では、第１および第２の状態での回転支持板２２の回転数を３０００ｒｐｍ以上としたが、第１の状態と第２の状態とでの回転数を変えてもよい。また、半導体ウエハ２６をスライドさせている第１の状態と第２の状態との間の回転数を１０００ｒｐｍ以下、例えば５００ｒｐｍ程度に遅くしてもよい。
【００５４】
また、本実施の形態２では、回転支持板２２の３箇所にそれぞれ３つのチャックピン２４を設けているが、この形態に限定されるものではない。例えば、回転支持板２２の外周部に等間隔で複数のチャックピン２４を設けてもよい。
【００５５】
このように、本実施の形態２によれば、スピンドライによって半導体ウエハ２６を乾燥させる際、回転支持板２２の回転中心と半導体ウエハ２６の中心とをずらすことのできる機能を備えた枚葉式乾燥装置を用い、回転支持板２２の回転中心と半導体ウエハ２６の中心とがほぼ一致する第１の状態と、回転支持基板２２の回転中心と半導体ウエハ２６の中心とがずれた第２の状態とで半導体ウエハ２６を回転させることにより、半導体ウエハ２６の全面で遠心力を働かせることができるので、洗浄液の残留をなくすことができて半導体ウエハ２６の乾燥不足を防ぐことができる。
【００５６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００５７】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００５８】
スピンドライによって半導体ウエハを乾燥させる際、遠心力で吹き飛ばされなかったＣＯ２溶解の洗浄液が接続孔の底部に残留しても、洗浄液に添加された薬液によって洗浄液内のフッ化イオンおよびポリマーが除去されて、変質層の形成を抑制することができる。またスピンドライによって半導体ウエハを乾燥させる際、回転支持板の回転中心と半導体ウエハの中心とがほぼ一致する第１の状態と、回転支持板の回転中心と半導体ウエハの中心とがずれた第２の状態とで半導体ウエハを回転させることにより、半導体ウエハの全面で遠心力を働かせることができるので、洗浄液の残留をなくすことができる。これらにより、乾燥不足に起因した製造歩留まりの低下を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図２】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図３】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図４】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図５】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図６】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図７】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図８】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図９】本発明の実施の形態２である枚葉式乾燥装置の概略構成の模式図である。（ａ）は上面図、（ｂ）は同図（ａ）のＡ−Ａ′線における断面図である。
【図１０】本発明の実施の形態２である枚葉式乾燥装置の概略構成の模式図である。（ａ）は上面図、（ｂ）は同図（ａ）のＢ−Ｂ′線における断面図である。
【図１１】
本発明の実施の形態２である枚葉式乾燥装置の概略構成の模式図である。（ａ）は上面図、（ｂ）は同図（ａ）のＣ−Ｃ′線における断面図である。
【符号の説明】
１  半導体基板
２  素子分離領域
３  ｐウェル
４  ｎウェル
５  ゲート絶縁膜
６  ゲート電極
７  キャップ絶縁膜
８  サイドウォールスペーサ
９  ｎ型半導体領域
１０  ｐ型半導体領域
１１  層間絶縁膜
１２  接続孔
１３  プラグ
１４  配線
１４ａ  アルミニウム膜
１４ｂ  ＴｉＮ膜
１５  絶縁膜
１６  レジスト膜
１７  接続孔
１８  洗浄液
１９  自然酸化膜
２０  プラグ
２１  配線
２２  回転支持板
２３  回転軸
２４  チャックピン
２５  飛散防止壁
２６  半導体ウエハ
２７  乾燥不足領域
【図１】
2004273894.tif 000003
【図２】
2004273894.tif 000004
【図３】
2004273894.tif 000005
【図４】
2004273894.tif 000006
【図５】
2004273894.tif 000007
【図６】
2004273894.tif 000008
【図７】
2004273894.tif 000009
【図８】
2004273894.tif 000010
【図９】
2004273894.tif 000011
【図１０】
2004273894.tif 000012
【図１１】
2004273894.tif 000013