(57)【要約】　　　（修正有）【課題】入力信号ライン対の電圧レベルが低い場合にも正常に動作することができる電流センス増幅器を提供する。【解決手段】入力信号ライン対と出力信号発生ノード対との間に連結されて出力信号発生ノード対間の電圧差を増幅するクロス結合トランジスタ対、出力信号発生ノード対と中間ノードとの間に連結された定電流回路、電源電圧と出力信号発生ノード対の各々との間に連結されて出力信号発生ノード対の各々の電圧に応答してオンされて出力信号発生ノード対間に電圧差を発生する電圧発生回路とを備える。【選択図】　図６
2004032689.tif 000002
【特許請求の範囲】
【請求項１】
入力信号ライン対と出力信号発生ノード対との間に連結されて出力信号発生ノード対間の電圧差を増幅するクロス結合トランジスタ対と、
前記出力信号発生ノード対と中間ノードとの間に連結されてバイアス電圧に応答して前記出力信号発生ノード対から前記中間ノードに一定電流を流す定電流回路と、
電源電圧と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する電圧発生手段と、
を備えることを特徴とする電流センス増幅器。
【請求項２】
前記中間ノードに接地電圧が印加されることを特徴とする請求項１に記載の電流センス増幅器。
【請求項３】
イネーブル信号に応答して前記中間ノードに接地電圧を伝送するイネーブル回路をさらに備えることを特徴とする請求項１に記載の電流センス増幅器。
【請求項４】
前記電圧発生手段は、
電源電圧に連結されたソースと前記出力信号発生ノード対の出力信号発生ノードに連結されたゲート及びドレインとを有した第１ＰＭＯＳトランジスタと、
電源電圧に連結されたソースと前記出力信号発生ノード対の反転出力信号発生ノードに連結されたゲート及びドレインとを有した第２ＰＭＯＳトランジスタと、
を備えることを特徴とする請求項１に記載の電流センス増幅器。
【請求項５】
入力信号ライン対と出力信号発生ノード対との間に連結されて出力信号発生ノード対間の電圧差を増幅するクロス結合トランジスタ対と、
前記出力信号発生ノード対と中間ノードとの間に連結されてバイアス電圧に応答して前記出力信号発生ノード対から前記中間ノードに一定電流を流す定電流回路と、
前記入力信号ライン対の各々と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する電圧発生手段と、
を備えることを特徴とする電流センス増幅器。
【請求項６】
前記中間ノードに接地電圧が印加されることを特徴とする請求項５に記載の電流センス増幅器。
【請求項７】
イネーブル信号に応答して前記中間ノードに接地電圧を伝送するイネーブル回路をさらに備えることを特徴とする請求項５に記載の電流センス増幅器。
【請求項８】
前記電圧発生手段は、
前記入力信号ライン対の入力信号ラインに連結されたソースと前記出力信号発生ノード対の出力信号発生ノードに連結されたゲート及びドレインとを有した第１ＰＭＯＳトランジスタと、
前記入力信号ライン対の反転入力信号ラインに連結されたソースと前記出力信号発生ノード対の反転出力信号発生ノードに連結されたゲート及びドレインとを有した第２ＰＭＯＳトランジスタと、
を備えることを特徴とする請求項５に記載の電流センス増幅器。
【請求項９】
入力信号ライン対と出力信号発生ノード対との間に連結されて出力信号発生ノード対間の電圧差を増幅するクロス結合トランジスタ対と、
前記出力信号発生ノード対と中間ノードとの間に連結されてバイアス電圧に応答して前記出力信号発生ノード対から前記中間ノードに一定電流を流す定電流回路と、
電源電圧と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第１電圧発生手段と、
前記入力信号ライン対の各々と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第２電圧発生手段と、
を備えることを特徴とする電流センス増幅器。
【請求項１０】
前記中間ノードに接地電圧が印加されることを特徴とする請求項９に記載の電流センス増幅器。
【請求項１１】
イネーブル信号に応答して前記中間ノードに接地電圧を伝送するイネーブル回路をさらに備えることを特徴とする請求項９に記載の電流センス増幅器。
【請求項１２】
前記第１電圧発生手段は、
電源電圧に連結されたソースと前記出力信号発生ノード対の出力信号発生ノードに連結されたゲート及びドレインとを有した第１ＰＭＯＳトランジスタと、
電源電圧に連結されたソースと前記出力信号発生ノード対の反転出力信号発生ノードに連結されたゲート及びドレインとを有した第２ＰＭＯＳトランジスタと、
を備えることを特徴とする請求項９に記載の電流センス増幅器。
【請求項１３】
前記第２電圧発生手段は、
前記入力信号ライン対の入力信号ラインに連結されたソースと前記出力信号発生ノード対の出力信号発生ノードに連結されたゲート及びドレインとを有した第３ＰＭＯＳトランジスタと、
前記入力信号ライン対の反転入力信号ラインに連結されたソースと前記出力信号発生ノード対の反転出力信号発生ノードに連結されたゲート及びドレインとを有した第４ＰＭＯＳトランジスタと、
を備えることを特徴とする請求項９に記載の電流センス増幅器。
【請求項１４】
入力信号ライン対と出力信号発生ノード対との間に連結されて出力信号発生ノード対間の電圧差を増幅するクロス結合トランジスタ対と、
前記出力信号発生ノード対と中間ノードとの間に連結されてバイアス電圧に応答して前記出力信号発生ノード対から前記中間ノードに一定電流を流す定電流回路と、
前記出力信号発生ノード対と前記中間ノードとの間に連結されて前記出力信号発生ノード対の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第１電圧発生手段と、
電源電圧と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第２電圧発生手段と、
前記入力信号ライン対の各々と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第３電圧発生手段と、
を備えることを特徴とする電流センス増幅器。
【請求項１５】
前記中間ノードに接地電圧が印加されることを特徴とする請求項１４に記載の電流センス増幅器。
【請求項１６】
イネーブル信号に応答して前記中間ノードに接地電圧を伝送するイネーブル回路をさらに備えることを特徴とする請求項１４に記載の電流センス増幅器。
【請求項１７】
前記第１電圧発生手段は、
電源電圧に連結されたソースと前記出力信号発生ノード対の出力信号発生ノードに連結されたゲート及びドレインとを有した第１ＰＭＯＳトランジスタと、
電源電圧に連結されたソースと前記出力信号発生ノード対の反転出力信号発生ノードに連結されたゲート及びドレインとを有した第２ＰＭＯＳトランジスタと、
を備えることを特徴とする請求項１４に記載の電流センス増幅器。
【請求項１８】
前記第２電圧発生手段は、
前記入力信号ライン対の入力信号ラインに連結されたソースと前記出力信号発生ノード対の出力信号発生ノードに連結されたゲート及びドレインとを有した第３ＰＭＯＳトランジスタと、
前記入力信号ライン対の反転入力信号ラインに連結されたソースと前記出力信号発生ノード対の反転出力信号発生ノードに連結されたゲート及びドレインとを有した第４ＰＭＯＳトランジスタと、
を備えることを特徴とする請求項１４に記載の電流センス増幅器。
【請求項１９】
前記第３電圧発生手段は、
前記出力信号発生ノード対の出力信号発生ノードに連結されたゲート及びドレインと前記中間ノードに連結されたソースとを有した第１ＮＭＯＳトランジスタと、
前記出力信号発生ノード対の反転出力信号発生ノードに連結されたゲート及びドレインと前記中間ノードに連結されたソースとを有した第２ＮＭＯＳトランジスタと、
を備えることを特徴とする請求項１４に記載の電流センス増幅器。
【請求項２０】
入力信号ライン対と出力信号発生ノード対との間に連結されて出力信号発生ノード対間の電圧差を増幅するクロス結合トランジスタ対と、
前記出力信号発生ノード対と前記中間ノードとの間に連結されてバイアス電圧に応答して前記出力信号発生ノード対から前記中間ノードに一定電流を流す定電流回路と、
前記出力信号発生ノード対と中間ノードとの間に連結されて前記出力信号発生ノード対の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第１電圧発生手段と、
電源電圧と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第２電圧発生手段と、
前記入力信号ライン対の各々と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第３電圧発生手段と、
前記入力信号ライン対と前記中間ノードとの間に連結されて、前記出力信号発生ノードの信号によってトリガ電圧が変化され、前記出力信号発生ノードの信号を増幅する第１電圧増幅手段と、
前記入力信号ライン対と前記中間ノードとの間に連結されて、前記反転出力信号発生ノードの信号によって前記トリガ電圧が変化され、前記反転出力信号発生ノードの信号を増幅する第２電圧増幅手段と、
を備えることを特徴とする電流センス増幅器。
【請求項２１】
前記中間ノードに接地電圧が印加されることを特徴とする請求項２０に記載の電流センス増幅器。
【請求項２２】
イネーブル信号に応答して前記中間ノードに接地電圧を伝送するイネーブル回路をさらに備えることを特徴とする請求項２０に記載の電流センス増幅器。
【請求項２３】
第１電圧発生手段は、
電源電圧に連結されたソースと前記出力信号発生ノード対の出力信号発生ノードに連結されたゲート及びドレインとを有した第１ＰＭＯＳトランジスタと、
電源電圧に連結されたソースと前記出力信号発生ノード対の反転出力信号発生ノードに連結されたゲート及びドレインとを有した第２ＰＭＯＳトランジスタと、
を備えることを特徴とする請求項２０に記載の電流センス増幅器。
【請求項２４】
前記第２電圧発生手段は、
前記入力信号ライン対の入力信号ラインに連結されたソースと前記出力信号発生ノード対の出力信号発生ノードに連結されたゲート及びドレインとを有した第３ＰＭＯＳトランジスタと、
前記入力信号ライン対の反転入力信号ラインに連結されたソースと前記出力信号発生ノード対の反転出力信号発生ノードに連結されたゲート及びドレインとを有した第４ＰＭＯＳトランジスタと、
を備えることを特徴とする請求項２０に記載の電流センス増幅器。
【請求項２５】
前記第３電圧発生手段は、
前記出力信号発生ノード対の出力信号発生ノードに連結されたゲート及びドレインと前記中間ノードに連結されたソースとを有した第１ＮＭＯＳトランジスタと、
前記出力信号発生ノード対の反転出力信号発生ノードに連結されたゲート及びドレインと前記中間ノードに連結されたソースとを有した第２ＮＭＯＳトランジスタと、
を備えることを特徴とする請求項２０に記載の電流センス増幅器。
【請求項２６】
前記第１電圧増幅手段は、
前記入力信号ライン対の入力信号ラインに連結されたソースと前記出力信号発生ノード対の出力信号発生ノードに連結されたゲートとを有した第５ＰＭＯＳトランジスタと、
前記出力信号発生ノード対の反転出力信号発生ノードに連結されたゲートと前記第５ＰＭＯＳトランジスタのドレインに連結されたドレインと前記中間ノードに連結されたソースとを有した第３ＮＭＯＳトランジスタと、
前記入力信号ライン対の反転入力信号ラインに連結されたソースと前記出力信号発生ノード対の出力信号発生ノードの信号が印加されるゲートと前記第５ＰＭＯＳトランジスタのドレインに連結されたドレインとを有した第６ＰＭＯＳトランジスタと、
電源電圧が印加されるソースと前記出力信号発生ノード対の出力信号発生ノードの信号が印加されるゲートと前記第６ＰＭＯＳトランジスタのドレインに連結されたドレインとを有した第７ＰＭＯＳトランジスタと、
前記第３ＮＭＯＳトランジスタのドレインに連結されたドレインと前記中間ノードに連結されたソースとバイアス電圧が印加されるゲートとを有した第４ＮＭＯＳトランジスタを備え、
前記第５、第６、及び第７ＰＭＯＳトランジスタの各々の大きさが前記クロス結合トランジスタ対に備わったトランジスタ、前記第２電圧発生手段に備わったトランジスタ、及び前記第１電圧発生手段に備わったトランジスタの大きさより各々小さくて、前記第３及び第４ＮＭＯＳトランジスタの各々の大きさが前記定電流回路に備わったトランジスタ及び前記第１電圧増幅手段に備わったトランジスタの大きさより所定倍小さいことを特徴とする請求項２０に記載の電流センス増幅器。
【請求項２７】
前記第２電圧増幅手段は、
前記入力信号ライン対の反転入力信号ラインに連結されたソースと前記出力信号発生ノード対の反転出力信号発生ノードに連結されたゲートとを有した第８ＰＭＯＳトランジスタと、
前記出力信号発生ノード対の反転出力信号発生ノードに連結されたゲートと前記第８ＰＭＯＳトランジスタのドレインに連結されたドレインと前記中間ノードに連結されたソースとを有した第５ＮＭＯＳトランジスタと、
前記入力信号ライン対の入力信号ラインに連結されたソースと前記出力信号発生ノード対の反転出力信号発生ノードの信号が印加されるゲートと前記第８ＰＭＯＳトランジスタのドレインに連結されたドレインとを有した第９ＰＭＯＳトランジスタと、
電源電圧が印加されるソースと前記出力信号発生ノード対の反転出力信号発生ノードの信号が印加されるゲートと前記第９ＰＭＯＳトランジスタのドレインに連結されたドレインとを有した第１０ＰＭＯＳトランジスタと、
前記第５ＮＭＯＳトランジスタのドレインに連結されたドレインと前記中間ノードに連結されたソースとバイアス電圧が印加されるゲートとを有した第６ＮＭＯＳトランジスタと、
を備え、前記第８、第９、及び第１０ＰＭＯＳトランジスタの各々の大きさが前記クロス結合トランジスタ対に備わったトランジスタ、前記第２電圧発生手段に備わったトランジスタ、及び前記第１電圧発生手段に備わったトランジスタの大きさより各々小さくて、前記第５及び第６ＮＭＯＳトランジスタの各々の大きさが前記定電流回路に備わったトランジスタ及び前記第１電圧増幅手段に備わったトランジスタの大きさより所定倍小さいことを特徴とする請求項２０に記載の電流センス増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電流センス増幅器に係り、特に低電源電圧で安定に動作することができる電流センス増幅器に関する。
【０００２】
【従来の技術】
電流センス増幅器は、入力信号ライン対の小さい電流差を感知して出力信号対を発生するために電圧センス増幅器に比べて動作速度が速いという長所がある。
【０００３】
したがって、高速の半導体メモリ装置においては、データ入出力ライン対に電圧センス増幅器を用いないで電流センス増幅器が用いられている。
【０００４】
ところで、従来の電流センス増幅器は、電源電圧のレベルが一定レベルより高い場合には正常に動作するが、一定レベルより低い場合には正常に動作しないという問題点があった。
【０００５】
図１は、従来の電流センス増幅器の回路図であって、ＰＭＯＳトランジスタＰ１、Ｐ２、及びＮＭＯＳトランジスタＮ１、Ｎ２、Ｎ３で構成されている。
【０００６】
図１に示した電流センス増幅器は、入力信号ラインＩＮＬに連結されたソースとノードｎ１に連結されたドレインとノードｎ２に連結されたゲートとを有したＰＭＯＳトランジスタＰ１、反転入力信号ラインＩＮＢＬに連結されたソースとノードｎ２に連結されたドレインとノードｎ１に連結されたゲートとを有したＰＭＯＳトランジスタＰ２、ノードｎ１に連結されたゲート及びドレインとノードｎ３に連結されたソースとを有したＮＭＯＳトランジスタＮ１、ノードｎ２に共通連結されたゲート及びドレインとノードｎ３に連結されたソースとを有したＮＭＯＳトランジスタＮ２、及びノードｎ３に連結されたドレインとイネーブル信号ＥＮが印加されるゲートと接地電圧が印加されるソースとを有したＮＭＯＳトランジスタＮ３で構成されて、ノードｎ１を通して電流センス増幅器出力信号ＣＳＡを発生し、ノードｎ２を通して反転電流センス増幅器出力信号ＣＳＡＢを発生する。図１に示した電流センス増幅器の動作を説明すれば次のとおりである。
【０００７】
“ハイ”レベルのイネーブル信号ＥＮが印加されて、入力信号ラインＩＮＬに流れる電流ｉ１が反転入力信号ラインＩＮＬＢに流れる電流ｉ２より大きい場合の動作を説明する。“ハイ”レベルのイネーブル信号ＥＮが印加されると、ＮＭＯＳトランジスタＮ３がオンされてノードｎ３が接地電圧レベルになる。ノードｎ１、ｎ２の各々とノードｎ３との間の電圧差がＮＭＯＳトランジスタＮ１、Ｎ２の各々のスレショルド電圧より大きくて、入力信号ライン対ＩＮＬ、ＩＮＬＢの各々とノードｎ１、ｎ２の各々との間の電圧差がＰＭＯＳトランジスタＰ１、Ｐ２の各々のスレショルド電圧より大きければ、ＰＭＯＳトランジスタＰ１、Ｐ２がオンされる。したがって、電流ｉ１、ｉ２の各々は、ＰＭＯＳトランジスタＰ１、Ｐ２の各々を通してＮＭＯＳトランジスタＮ１、Ｎ２の各々に流れるようになる。
【０００８】
このとき、ＮＭＯＳトランジスタＮ１、Ｎ２の抵抗が同一であるのでノードｎ１の電圧がノードｎ２の電圧より大きくなる。そうすると、ＰＭＯＳトランジスタＰ２の抵抗がＰＭＯＳトランジスタＰ１の抵抗より大きくなって、これにより、ノードｎ１、ｎ２間に小さな電圧差が発生する。すなわち、ノードｎ１の電圧がノードｎ２の電圧より大きなレベルになる。このとき、ノードｎ１、ｎ２間の電圧差は非常に小さい。
【０００９】
次に、“ハイ”レベルのイネーブル信号ＥＮが印加されて、電流ｉ１が電流ｉ２より小さい場合の動作を説明する。
【００１０】
“ハイ”レベルのイネーブル信号ＥＮが印加されると、ＮＭＯＳトランジスタＮ３がオンされてノードｎ３が接地電圧レベルになる。ノードｎ１、ｎ２の各々とノードｎ３との間の電圧差がＮＭＯＳトランジスタＮ１、Ｎ２の各々のスレショルド電圧より大きくて、入力信号ライン対ＩＮＬ、ＩＮＬＢの各々とノードｎ１、ｎ２の各々との間の電圧差がＰＭＯＳトランジスタＰ１、Ｐ２の各々のスレショルド電圧より大きければ、ＰＭＯＳトランジスタＰ１、Ｐ２がオンされる。したがって、電流ｉ１、ｉ２の各々は、ＰＭＯＳトランジスタＰ１、Ｐ２の各々を通してＮＭＯＳトランジスタＮ１、Ｎ２の各々に流れるようになる。
【００１１】
このとき、ＮＭＯＳトランジスタＮ１、Ｎ２の抵抗が同一であるのでノードｎ２の電圧がノードｎ１の電圧より大きくなる。そうすると、ＰＭＯＳトランジスタＰ２の抵抗がＰＭＯＳトランジスタＰ１の抵抗より小さくなって、これにより、ノードｎ１、ｎ２間に小さな電圧差が発生する。すなわち、ノードｎ２の電圧がノードｎ１の電圧より大きなレベルになる。このとき、ノードｎ１、ｎ２間の電圧差は非常に小さい。
【００１２】
すなわち、図１に示したような電流センス増幅器は、入力信号ライン対ＩＮＬ、ＩＮＬＢの非常に小さな電流差を感知して小さな電圧差を有する電流センス増幅器出力信号対ＣＳＡ、ＣＳＡＢを発生する。
【００１３】
図１に示した電流センス増幅器は、入力信号ライン対ＩＮＬ、ＩＮＬＢの電圧が少なくともＰＭＯＳトランジスタＰ１のスレショルド電圧とＮＭＯＳトランジスタＮ２のスレショルド電圧とを合わせた値より大きくて、ＰＭＯＳトランジスタＰ２のスレショルド電圧とＮＭＯＳトランジスタＮ１のスレショルド電圧とを合わせた値より大きい場合に、ＰＭＯＳトランジスタＰ１、Ｐ２及びＮＭＯＳトランジスタＮ１、Ｎ２がオンされて正常な動作を遂行することができる。
【００１４】
例えば、ＰＭＯＳトランジスタＰ１、Ｐ２及びＮＭＯＳトランジスタＮ１、Ｎ２のスレショルド電圧が０．８Ｖであるとすると、電流センス増幅器は入力信号ライン対ＩＮＬ、ＩＮＬＢの電圧が１．６Ｖより大きい電圧でなければ正常に動作することができない。
【００１５】
したがって、図１に示した従来の電流センス増幅器は、入力信号ライン対ＩＮＬ、ＩＮＬＢの電圧が１．６Ｖより低い電圧である場合には正常な動作を遂行することができないという問題点があった。
【００１６】
また、図１に示した電流センス増幅器が低電源電圧で動作する半導体メモリ装置に適用される場合に正常な動作を遂行することができないという問題点を有している。
【００１７】
半導体メモリ装置の電源電圧が低くなることによって入力信号ライン対ＩＮＬ、ＩＮＬＢの電圧が低くなるがこのとき、電流センス増幅器を構成するＰＭＯＳトランジスタＰ１、Ｐ２及びＮＭＯＳトランジスタＮ１、Ｎ２のスレショルド電圧が低くなれば動作上は問題が発生しない。しかし、半導体メモリ装置の電源電圧が低くなってもＰＭＯＳトランジスタＰ１、Ｐ２及びＮＭＯＳトランジスタＮ１、Ｎ２のスレショルド電圧を低くするのには限界がある。したがって、電流センス増幅器が正常な動作を遂行できなくなる。
【００１８】
これにより、従来の半導体メモリ装置の入力信号ライン対に用いられる電流センス増幅器も、半導体メモリ装置の電源電圧のレベルが低くなることによって正常な動作を遂行できないという問題点があった。
【００１９】
【発明が解決しようとする課題】
本発明の目的は、入力信号ライン対の電圧レベルが低い場合にも正常に動作することができる電流センス増幅器を提供することにある。
【００２０】
【課題を解決するための手段】
前記目的を達成するための本発明の電流センス増幅器の第１の側面は、入力信号ライン対と出力信号発生ノード対との間に連結されて出力信号発生ノード対間の電圧差を増幅するクロス結合トランジスタ対、前記出力信号発生ノード対と前記中間ノードとの間に連結されてバイアス電圧に応答して前記出力信号発生ノード対から前記中間ノードに一定電流を流す定電流回路、及び電源電圧と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する電圧発生手段を備えることを特徴とする。
【００２１】
前記目的を達成するための本発明の電流センス増幅器の第２の側面は、入力信号ライン対と出力信号発生ノード対との間に連結されて出力信号発生ノード対間の電圧差を増幅するクロス結合トランジスタ対、前記出力信号発生ノード対と前記中間ノードとの間に連結されてバイアス電圧に応答して前記出力信号発生ノード対から前記中間ノードに一定電流を流す定電流回路、及び前記入力信号ライン対の各々と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する電圧発生手段を備えることを特徴とする。
【００２２】
前記目的を達成するための本発明の電流センス増幅器の第３の側面は、入力信号ライン対と出力信号発生ノード対との間に連結されて出力信号発生ノード対間の電圧差を増幅するクロス結合トランジスタ対、前記出力信号発生ノード対と前記中間ノードとの間に連結されてバイアス電圧に応答して前記出力信号発生ノード対から前記中間ノードに一定電流を流す定電流回路、電源電圧と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第１電圧発生手段、及び前記入力信号ライン対の各々と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第２電圧発生手段を備えることを特徴とする。
【００２３】
前記目的を達成するための本発明の電流センス増幅器の第４の側面は、入力信号ライン対と出力信号発生ノード対との間に連結されて出力信号発生ノード対間の電圧差を増幅するクロス結合トランジスタ対、前記出力信号発生ノード対と前記中間ノードとの間に連結されてバイアス電圧に応答して前記出力信号発生ノード対から前記中間ノードに一定電流を流す定電流回路、前記出力信号発生ノード対と前記中間ノードとの間に連結されて前記出力信号発生ノード対の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第１電圧発生手段、電源電圧と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第２電圧発生手段、及び前記入力信号ライン対の各々と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第３電圧発生手段を備えることを特徴とする。
【００２４】
前記目的を達成するための本発明の電流センス増幅器の第５の側面は、入力信号ライン対と出力信号発生ノード対との間に連結されて出力信号発生ノード対間の電圧差を増幅するクロス結合トランジスタ対、前記出力信号発生ノード対と前記中間ノードとの間に連結されてバイアス電圧に応答して前記出力信号発生ノード対から前記中間ノードに一定電流を流す定電流回路、前記出力信号発生ノード対と前記中間ノードとの間に連結されて前記出力信号発生ノード対の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第１電圧発生手段、電源電圧と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第２電圧発生手段、前記入力信号ライン対の各々と前記出力信号発生ノード対の各々との間に連結されて前記出力信号発生ノード対の各々の電圧に応答してオンされて前記出力信号発生ノード対間に電圧差を発生する第３電圧発生手段、前記入力信号ライン対と前記中間ノードとの間に連結されて、前記出力信号発生ノードの信号によってトリガ電圧が変化され、前記出力信号発生ノードの信号を増幅する第１電圧増幅手段、及び前記入力信号ライン対と前記中間ノードとの間に連結されて、前記反転出力信号発生ノードの信号によってトリガ電圧が変化され、前記反転出力信号発生ノードの信号を増幅する第２電圧増幅手段を備えることを特徴とする。
【００２５】
【発明の実施の形態】
以下、添付した図面を参考しながら本発明の好適な実施の形態に係る電流センス増幅器について説明する。
【００２６】
図２は、本発明の電流センス増幅器の好適な第１実施形態の回路図であって、ＰＭＯＳトランジスタＰ３、Ｐ４、Ｐ５、Ｐ６、及びＮＭＯＳトランジスタＮ４、Ｎ５、Ｎ６で構成されている。
【００２７】
図２に示した電流センス増幅器は、入力信号ラインＩＮＬに連結されたソースとノードｎ４に連結されたドレインとノードｎ５に連結されたゲートとを有したＰＭＯＳトランジスタＰ３、反転入力信号ラインＩＮＬＢに連結されたソースとノードｎ５に連結されたドレインとノードｎ４に連結されたゲートとを有したＰＭＯＳトランジスタＰ４、電源電圧ＶＤＤが印加されるソースとノードｎ４に連結されたゲート及びドレインとを有したＰＭＯＳトランジスタＰ５、電源電圧ＶＤＤが印加されるソースとノードｎ５に連結されたゲート及びドレインとを有したＰＭＯＳトランジスタＰ６、ノードｎ４に連結されたドレインとバイアス電圧Ｖｂが印加されるゲートとノードｎ６に連結されたソースとを有したＮＭＯＳトランジスタＮ４、ノードｎ５に連結されたドレインとバイアス電圧Ｖｂが印加されるゲートとノードｎ６に連結されたソースとを有したＮＭＯＳトランジスタＮ５、及びノードｎ６に連結されたドレインとイネーブル信号ＥＮが印加されるゲートと接地電圧が印加されるソースとを有したＮＭＯＳトランジスタＮ６で構成されている。
【００２８】
図２で、ＰＭＯＳトランジスタＰ３、Ｐ４の各々を通して流れる電流の各々をｉ３、ｉ４で、ＰＭＯＳトランジスタＰ５、Ｐ６の各々を通して流れる電流の各々をｉ５、ｉ６で、ＮＭＯＳトランジスタＮ４、Ｎ５の各々を通して流れる電流の各々をｉ７、ｉ８で各々示した。図２に示した回路の動作を説明すれば次のとおりである。
【００２９】
“ハイ”レベルのイネーブル信号ＥＮが印加されて、入力信号ラインＩＮＬに流れる電流ｉ３が反転入力信号ラインＩＮＬＢに流れる電流ｉ４より大きい場合の動作を説明する。“ハイ”レベルのイネーブル信号ＥＮに応答してＮＭＯＳトランジスタＮ６がオンされるとノードｎ６が接地電圧レベルになる。ＰＭＯＳトランジスタＰ３、Ｐ４の各々は、入力信号ライン対ＩＮＬ、ＩＮＬＢの各々とノードｎ５、ｎ４の各々との電圧差がＰＭＯＳトランジスタＰ３、Ｐ４の各々のスレショルド電圧以上になればオンされる。ＰＭＯＳトランジスタＰ５、Ｐ６の各々は電源電圧ＶＤＤとノードｎ４、ｎ５の各々との電圧差がＰＭＯＳトランジスタＰ５、Ｐ６の各々のスレショルド電圧以上になればオンされる。そして、ＮＭＯＳトランジスタＮ４、Ｎ５の各々はノードｎ４、ｎ５の各々とノードｎ６との電圧差が所定電圧（例えば、０．２Ｖないし０．３Ｖ）以上になればオンされて飽和領域で動作するようになる。ＮＭＯＳトランジスタＮ４、Ｎ５は大きさが同一な場合に各々を通して流れる電流ｉ７、ｉ８は同一になる。したがって、ＰＭＯＳトランジスタＰ３、Ｐ４の各々は入力信号ライン対ＩＮＬ、ＩＮＬＢの各々の電圧が例えば１．０Ｖないし１．１Ｖ以上であればオンされて、電流ｉ３、ｉ４の各々がＰＭＯＳトランジスタＰ３、Ｐ４の各々を通して流れるようになる。
【００３０】
ＮＭＯＳトランジスタＮ４、Ｎ５を通して流れる電流ｉ７、ｉ８の各々が同一であって、ＰＭＯＳトランジスタＰ３を通して流れる電流ｉ３がＰＭＯＳトランジスタＰ４を通して流れる電流ｉ４より大きいので、ＰＭＯＳトランジスタＰ５を通して流れる電流ｉ５がＰＭＯＳトランジスタＰ６を通して流れる電流ｉ６より大きくなる。ノードｎ４、ｎ５の各々の電圧は電流ｉ５、ｉ６の各々とＰＭＯＳトランジスタＰ５、Ｐ６の各々の抵抗値との積で表される。すなわち、ノードｎ４の電圧がノードｎ５の電圧より大きくなる。そうすると、ＰＭＯＳトランジスタＰ３がＰＭＯＳトランジスタＰ４より多くの電流ｉ３を流して、これにより、ノードｎ４、ｎ５間の電圧差がさらに大きくなる。このような動作はノードｎ４、ｎ５間の電圧差が一定な電圧差に到達すると止まる。
【００３１】
また、“ハイ”レベルのイネーブル信号ＥＮが印加されて、入力信号ラインＩＮＬに流れる電流ｉ３が反転入力信号ラインＩＮＬＢに流れる電流ｉ４より小さい場合にも同様の方法で動作を遂行するようになる。すなわち、ノードｎ５の電圧がノードｎ４の電圧よりさらに大きくなり、このような動作はノードｎ４、ｎ５間の電圧差が一定な電圧差に到達すれば止まる。
【００３２】
図２に示した本発明の好適な実施の形態に係る電流センス増幅器は、入力信号ライン対ＩＮＬ、ＩＮＬＢの電圧がＰＭＯＳトランジスタＰ３、Ｐ４の各々のスレショルド電圧とＮＭＯＳトランジスタＮ４、Ｎ５の各々のドレインとソース間の電圧を合わせた電圧以上になれば正常な動作を遂行することができる。例えば、ＰＭＯＳトランジスタＰ３、Ｐ４の各々のスレショルド電圧が０．８Ｖであって、ＮＭＯＳトランジスタＮ４、Ｎ５の各々のドレインとソース間の電圧が０．２Ｖないし０．３Ｖであるとすれば、入力信号ライン対ＩＮＬ、ＩＮＬＢの電圧が１．０Ｖないし１．１Ｖ以上になれば正常な動作を遂行することができる。
【００３３】
したがって、本発明の好適な実施の形態に係る電流センス増幅器は、入力信号ライン対ＩＮＬ、ＩＮＬＢの電圧が従来の電流センス増幅器の入力信号ライン対ＩＮＬ、ＩＮＬＢの電圧より低くなる場合にも正常な動作を遂行できるようになる。
【００３４】
図３は、本発明の好適な第２実施形態に係る電流センス増幅器の回路図であって、概略的には図１に示した電流センス増幅器にＰＭＯＳトランジスタＰ７、Ｐ８を追加して構成されている。
【００３５】
図３に示した電流センス増幅器は、図１に示した電流センス増幅器の構成に、入力信号ラインＩＮＬに連結されたソースとノードｎ４に連結されたゲート及びドレインとを有したＰＭＯＳトランジスタＰ７、及び反転入力信号ラインＩＮＬＢに連結されたソースとノードｎ５に連結されたゲート及びドレインとを有したＰＭＯＳトランジスタＰ８をさらに備えて構成されている。
【００３６】
図３で、電流ｉ３、ｉ４、及び電流ｉ７、ｉ８は、図２に示した電流と同様に示し、ＰＭＯＳトランジスタＰ３、Ｐ４の各々を通して流れる電流の各々をｉ３１、ｉ３２で示して、ＰＭＯＳトランジスタＰ７、Ｐ８の各々を通して流れる電流に各々をｉ４１、ｉ４２で示した。図３に示した回路の動作を説明すれば次のとおりである。
【００３７】
図３に示した回路の動作は、図２に示した回路と同様な動作を遂行する。図３に示した回路は図２に示した回路と異なり、ＰＭＯＳトランジスタＰ７、Ｐ８の各々のソースが電源電圧ＶＤＤレベルより低いレベルを有する入力信号ライン対ＩＮＬ、ＩＮＬＢの各々に連結されているために、ノードｎ４、ｎ５の電圧レベルが図２に示した回路に比べて低くなる。したがって、図２に示した回路のＰＭＯＳトランジスタＰ３、Ｐ４により発生することができるノードｎ４、ｎ５間の電圧差より図３に示した回路のノードｎ４、ｎ５間の電圧差の方がさらに大きくなる。
【００３８】
その結果、図３に示した電流センス増幅器は、図２に示した電流センス増幅器に比べて出力信号対ＣＳＡ、ＣＳＡＢの電圧差がさらに大きくなる。
【００３９】
すなわち、図３に示した電流センス増幅器の利得が図２に示した電流センス増幅器の利得に比べて大きい。
【００４０】
図３に示した電流センス増幅器も、図２に示した電流センス増幅器と同様に入力信号ライン対ＩＮＬ、ＩＮＬＢの電圧が低い場合に正常な動作を遂行することができる。
【００４１】
図４は、本発明の電流センス増幅器の好適な第３実施形態の回路図であって、概略的には図３に示した電流センス増幅器にＰＭＯＳトランジスタＰ５、Ｐ６を追加して構成されている。
【００４２】
図４に示した電流センス増幅器は、図３に示した電流センス増幅器に電源電圧ＶＤＤが印加されるソースとノードｎ４に連結されたゲート及びドレインとを有したＰＭＯＳトランジスタＰ５、及び電源電圧ＶＤＤが印加されるソースとノードｎ５に連結されたゲート及びドレインとを有したＰＭＯＳトランジスタＰ６を追加して構成されている。
【００４３】
すなわち、図４に示した電流センス増幅器は、図３に示した電流センス増幅器に図２に示した電流センス増幅器のＰＭＯＳトランジスタＰ５、Ｐ６を追加して構成されている。このとき、ＰＭＯＳトランジスタＰ５、Ｐ６、Ｐ７、Ｐ８の各々の大きさは、図２及び図３に示したＰＭＯＳトランジスタＰ５、Ｐ６、Ｐ７、Ｐ８の大きさの１／２になるように設計する。図４に示した回路の動作を説明すると次のとおりである。
【００４４】
図４に示した回路は、図２に示した回路と同様な動作を遂行する。図４に示した回路では、ノードｎ４、ｎ５の各々の電圧がＰＭＯＳトランジスタＰ５、Ｐ６により図２に示した回路のノードｎ４、ｎ５の各々の電圧よりは高くなるように、ＰＭＯＳトランジスタＰ７、Ｐ８により図３に示した回路のノードｎ４、ｎ５の各々の電圧よりは低くなるようにする。したがって、ＰＭＯＳトランジスタＰ３、Ｐ４の各々により発生することができるノードｎ４、ｎ５間の電圧差が図２に示した回路のノードｎ４、ｎ５間の電圧差よりは小さく、図３に示した回路のノードｎ４、ｎ５間の電圧差よりは大きい。
【００４５】
その結果、図４に示した本発明の好適な実施の形態に係る電流センス増幅器から出力される出力信号対ＣＳＡ、ＣＳＡＢ間の電圧差は、図２に示した本発明の好適な実施の形態に係る電流センス増幅器の出力信号対ＣＳＡ、ＣＳＡＢ間の電圧差より小さく、図３に示した本発明の好適な実施の形態に係る電流センス増幅器の出力信号対ＣＳＡ、ＣＳＡＢ間の電圧差より大きい。
【００４６】
したがって、図４に示した電流センス増幅器の利得は、図２に示した電流センス増幅器の利得に比べて大きく、図３に示した電流センス増幅器の利得に比べて小さい。
【００４７】
図４に示した電流センス増幅器は、図２及び図３に示した電流センス増幅器と同様に入力信号ライン対ＩＮＬ、ＩＮＬＢの電圧が低い場合に安定した動作を遂行することができる。
【００４８】
図５は、本発明の好適な第４実施形態に係る電流センス増幅器の回路図であって、概略的には図４に示した電流センス増幅器にＮＭＯＳトランジスタＮ７、Ｎ８を追加して構成されている。
【００４９】
図５で、ノードｎ４に連結されたドレイン及びゲートとノードｎ６に連結されたソースとを有したＮＭＯＳトランジスタＮ７、及びノードｎ５に連結されたドレイン及びゲートとノードｎ６に連結されたソースとを有したＮＭＯＳトランジスタＮ８を追加して構成されている。図５に示した回路の動作を説明すれば次のとおりである。
【００５０】
図５に示した回路は、図４に示した回路と同様な動作を遂行する。図５に示した電流センス増幅器は入力信号ライン対ＩＮＬ、ＩＮＬＢの電圧レベルが高い場合にはＮＭＯＳトランジスタＮ７、Ｎ８がオンされてバイアス電圧Ｖｂ及び工程変化による電流ｉ７、ｉ８の変化を相殺して、入力信号ライン対ＩＮＬ、ＩＮＬＢの電圧レベルが低い場合にはＮＭＯＳトランジスタＮ７、Ｎ８がオフされて図４に示した回路と同様な動作を遂行する。
【００５１】
図５に示した電流センス増幅器も図２〜図４に示した電流センス増幅器と同様に入力信号ライン対ＩＮＬ、ＩＮＬＢの電圧が低い場合に動作を遂行するようになる。
【００５２】
図６は、本発明の好適な第５実施形態に係る電流センス増幅器の回路図であって、概略的には図５に示した電流センス増幅器にＰＭＯＳトランジスタＰ９〜Ｐ１４、及びＮＭＯＳトランジスタＮ９〜Ｎ１２を追加して構成されている。
【００５３】
図６に示した電流センス増幅器のＰＭＯＳトランジスタＰ９〜Ｐ１１、及びＮＭＯＳトランジスタＮ９、Ｎ１０で構成された回路１０はＰＭＯＳトランジスタＰ３、Ｐ７、Ｐ５、及びＮＭＯＳトランジスタＮ４、Ｎ７と同様に構成されるが、ＰＭＯＳトランジスタＰ９〜Ｐ１１、及びＮＭＯＳトランジスタＮ９、Ｎ１０の大きさに比べて所定倍数で小さく構成されている。そして、ＰＭＯＳトランジスタＰ１２〜Ｐ１４、及びＮＭＯＳトランジスタＮ１１、Ｎ１２で構成された回路２０はＰＭＯＳトランジスタＰ４、Ｐ８、Ｐ６、及びＮＭＯＳトランジスタＮ５、Ｎ８と同様に構成されるが、ＰＭＯＳトランジスタＰ４、Ｐ８、Ｐ６、及びＮＭＯＳトランジスタＮ５、Ｎ８の大きさに比べて所定倍数で小さく構成されている。回路１０のＰＭＯＳトランジスタＰ９のソースは入力信号ラインＩＮＬに連結されて、ＰＭＯＳトランジスタＰ１０のソースは反転入力信号ラインＩＮＬＢに連結されて、回路２０のＰＭＯＳトランジスタＰ１２のソースは反転入力信号ラインＩＮＬＢに連結されて、ＰＭＯＳトランジスタＰ１３のソースは入力信号ラインＩＮＬに連結されて構成されている。
【００５４】
図６で、電流ｉ３、ｉ４、ｉ５、ｉ６、ｉ７、ｉ８の各々は、図５に示した電流と同様に示し、回路１０のＰＭＯＳトランジスタＰ９、Ｐ１０に印加される電流の各々をαで、回路２０のＰＭＯＳトランジスタＰ１２、Ｐ１３に印加される電流の各々をβで示した。図６に示した回路の動作を説明すれば次のとおりである。
【００５５】
電流センス増幅器に印加される電流の各々は、ｉ３−α−β、ｉ４−α−βになり、ＰＭＯＳトランジスタＰ３、Ｐ４の各々を通して流れる電流はｉ３１−α−β、ｉ４−α−βになって、ＰＭＯＳトランジスタＰ７、Ｐ８の各々を通して流れる電流はｉ４１−α−β、ｉ４２−α−βになる。したがって、電流センス増幅器に印加される電流ｉ３−α−β、ｉ４−α−βの電流差はｉ３−ｉ４であって同一である。
【００５６】
したがって、本発明の電流センス増幅器は、入力信号ライン対ＩＮＬ、ＩＮＬＢを通して入力される電流差が同一であるので図５に示した電流センス増幅器から出力される出力信号対ＣＳＡ、ＣＳＡＢの電圧レベルと同一である。
【００５７】
回路１０は、出力信号ＣＳＡが発生すると、ＰＭＯＳトランジスタＰ９、Ｐ１０、Ｐ１１及びＮＭＯＳトランジスタＮ９、Ｎ１０で構成されたインバータが動作して出力信号ＣＳＡの電圧レベルを反転して増幅して出力信号ＤＩＦＢを発生する。同様に、回路２０は反転出力信号ＣＳＡＢが発生すると、ＰＭＯＳトランジスタＰ１２、Ｐ１３、Ｐ１４及びＮＭＯＳトランジスタＮ１１、Ｎ１２で構成されたインバータが動作して反転出力信号ＣＳＡＢの電圧レベルを反転して増幅して出力信号ＤＩＦを発生する。
【００５８】
このとき、ＰＭＯＳトランジスタＰ９、Ｐ１０の各々のソースが入力信号ライン対ＩＮＬ、ＩＮＬＢに各々連結されているので、出力信号ＣＳＡの電圧レベルの変化によってＰＭＯＳトランジスタＰ９、Ｐ１０、Ｐ１１とＮＭＯＳトランジスタＮ９、Ｎ１０で構成された回路１０のトリガ電圧が変化して出力信号ＣＳＡを反転し増幅して出力信号ＤＩＦを発生する。
【００５９】
同様に、ＰＭＯＳトランジスタＰ１２、Ｐ１３の各々のソースが入力信号ライン対ＩＮＬＢ、ＩＮＬに各々連結されているので、反転出力信号ＣＳＡＢの電圧レベルの変化によってＰＭＯＳトランジスタＰ１２、Ｐ１３、Ｐ１４とＮＭＯＳトランジスタＮ１１、Ｎ１２で構成された回路２０のトリガ電圧が変化して反転出力信号ＣＳＡＢを反転し増幅して反転出力信号ＤＩＦＢを発生する。
【００６０】
したがって、図６に示した電流センス増幅器は、電流センス増幅器の出力信号対を増幅するための回路１０、２０が構成されて出力信号対ＣＳＡ、ＣＳＡＢの電圧レベルを増幅するので電圧センス増幅器を別途構成しなくても良い。
【００６１】
本発明の好適な実施の形態に係る電流センス増幅器は、従来の電流センス増幅器より低い電源電圧で安定的に動作することが可能であり、これにより安定的に動作することができる電源電圧の範囲が従来の電流センス増幅器に比べて広い。
【００６２】
上述した本発明の好適な実施形態に係る電流センス増幅器を半導体メモリ装置のデータ入出力ライン対に適用すれば、半導体メモリ装置の動作電源電圧のレベルが低くなる場合であっても、電流センス増幅器がデータ入出力ライン対の電流差を感知して正確な出力信号を発生しうる。
【００６３】
以上のように、本発明の望ましい実施形態を参照して説明したが、当業者であれば特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
【００６４】
【発明の効果】
本発明の電流センス増幅器は、低電源電圧で入力信号ライン対の電流差を感知して安定した出力信号対を発生しうる。
【００６５】
したがって、本発明の電流センス増幅器を半導体メモリ装置に適用することによって低電源電圧で動作する半導体メモリ装置の信頼性が改善されうる。
【図面の簡単な説明】
【図１】従来の電流センス増幅器の回路図である。
【図２】本発明の電流センス増幅器の好適な第１実施形態の回路図である。
【図３】本発明の電流センス増幅器の好適な第２実施形態の回路図である。
【図４】本発明の電流センス増幅器の好適な第３実施形態の回路図である。
【図５】本発明の電流センス増幅器の好適な第４実施形態の回路図である。
【図６】本発明の電流センス増幅器の好適な第５実施形態の回路図である。
【図１】
2004032689.tif 000003
【図２】
2004032689.tif 000004
【図３】
2004032689.tif 000005
【図４】
2004032689.tif 000006
【図５】
2004032689.tif 000007
【図６】
2004032689.tif 000008