(57)【要約】    【課題】      弱電界から強電界に至るまで所要の線形性を確保し、かつ利得制御を高速に収束可能にすること。    【解決手段】  自動利得制御装置２０は、入力端子２１、入力信号の一部を取り出す入力カプラ２２、論理信号により通過状態および減衰状態を切り替えるアッテネータ２３、制御電圧により連続的に利得を制御できる可変利得増幅器２５、可変利得増幅器２５の出力の一部を取り出す出力カプラ２６、出力端子２８、自動利得制御装置２０の入力が特定の閾値を越えたらアッテネータ２３の状態を通過状態から減衰状態に切り替える第１の制御部２４、及び自動利得制御装置２０の出力が一定になるよう可変利得増幅器２５の利得を制御する第２の制御部２７から構成される。  【選択図】      図１
2004254283.tif 000002
【特許請求の範囲】
【請求項１】
入力された受信信号レベルに応じて出力信号レベルが一定となるように利得制御を行なう自動利得制御装置において、
前記受信信号を増幅する利得を離散的に切り替える利得切替手段と、
前記利得切替手段により出力された受信信号を増幅する利得を連続的に制御する利得制御手段と、
前記利得切替手段の入力段の受信信号レベルを検出し、所定の閾値以上である場合に前記利得切替手段の利得を下げる方向に切り替える第１の制御手段と、
前記利得制御手段の出力信号レベルが一定となるように前記利得制御手段の利得を制御する第２の制御手段と、
を有することを特徴とする自動利得制御装置。
【請求項２】
前記第１の制御手段は、前記受信信号レベルの変動が、上昇傾向にある場合と下降傾向にある場合とで、異なる各閾値に基づいてヒステリシス特性を持って前記利得切替手段の利得を切り替えることを特徴とする請求項１に記載の自動利得制御装置。
【請求項３】
前記第１及び第２の制御手段は、外部から入力されるタイミング信号により利得変更と利得固定とを切り替えて制御することを特徴とする請求項１に記載の自動利得制御装置。
【請求項４】
前記第１の制御手段は、前記受信信号レベルを検出する部分と前記利得切替手段の入力段との間に遅延素子を配置したことを特徴とする請求項１から３のいずれかに記載の自動利得制御装置。
【請求項５】
前記遅延素子は、周波数選択特性を有することを特徴とする請求項４記載の自動利得制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動利得制御装置に関する。
【背景技術】
【０００２】
従来、自動利得制御装置を利用した受信装置が提案されている（例えば、特許文献１参照）。
【０００３】
この受信装置では、フロントエンド、又は高周波増幅器とミキサとの間に設けられた第１のアッテネータと、受信信号から受信信号強度検出信号（ＲＳＳＩ：Receive Signal Strength Indication）を生成するＲＳＳＩ回路の前段に設けられて入力信号レベルを調整する第２のアッテネータと、ＲＳＳＩ出力信号を２つの閾値と比較し、該閾値以外であれば、まず第２のアッテネータの減衰量を調整し、該調整後に第１及び第２のアッテネータの減衰量を調整する受信レベル制御部とを備えて、各回路の飽和を防止しつつ、広範囲の信号レベルが受信でき、システム側に適時、正確な受信レベルを伝送できるようにしている。
【０００４】
また、図１７は、従来の自動利得制御装置の基本構成例を示すブロック図である。図１７に示すように、自動利得制御装置１０は、入力端子１１、制御電圧により連続的に利得を制御する可変利得増幅器１２、可変利得増幅器１２の出力の一部を取り出すカプラ１３、出力端子１４及び自動利得制御装置１０の出力が一定になるように可変利得増幅器１２の利得を制御する制御部１５からなる。
【０００５】
ここで、制御部１５は、検波器１５１、基準電圧源１５２及び誤差アンプ１５３により構成される。
【０００６】
カプラ１３により得られた可変利得増幅器１２の出力の一部は、検波器１５１により直流電圧信号に変換され、その電圧値と基準電圧源１５２の基準電圧値とが一致するように誤差アンプ１５３により可変利得増幅器１２の利得が制御され、その結果、自動利得制御装置１０は一定の出力信号レベルを得ることができる。
【特許文献１】特開２００２−９４４０８号公報（請求項１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の受信装置においては、各回路の飽和を防止し、広範囲の信号レベルを受信してシステム側に適時正確な受信レベルを伝送するものの、多値変調方式あるいはそれらをマルチキャリア化したＯＦＤＭ（Orthogonal Frequency Division Multiplexing）方式といった変調方式を採用して高速データ伝送を目的とするディジタル通信システムにおいて、受信装置に対して求められる高い線形性や高速の応答性が考慮されていないという問題がある。
【０００８】
例えば、高速データ伝送を目的とするディジタル通信システムでは、高速の無線ＬＡＮシステムのように基地局と端末の距離が１ｍ以内という近接した状態で使用する場合や、基地局と端末間に存在する遮蔽物により伝搬損失が増大して極めて微弱な受信信号レベルしか得られない場合がある。このため、受信部に適用される自動利得制御装置には、弱電界から強電界まで広範囲の受信信号レベルに対応できる広いダイナミックレンジが求められている。
【０００９】
また、例えば、無線ＬＡＮシステムでは、伝送されるデータバースト信号の先頭に、既知のパターンからなるプリアンブル信号が付加され、自動利得制御装置はこのプリアンブル信号の受信レベルに基づいて利得の制御を行なうが、プリアンブル信号が長いとデータ伝送のスループットが低下するため、自動利得制御装置には短いプリアンブル信号でも高精度に利得が収束する高速の応答特性が求められている。
【００１０】
これらの要求を従来の自動利得装置で実現するには、以下のような問題点があった。
【００１１】
受信回路を構成する部品の中で、無線周波数を中間周波数に変換するミキサや可変利得増幅器は高い雑音指数を持つのが一般的である。これらの部品を用い、かつ弱電界においても所望の感度が得られるように受信回路全体の雑音指数を低減するには、図１８に示すように、雑音指数の高い部品の前段までに高い利得を確保し、これらの高い雑音指数を持つ部品の影響項の分母を大きくし、回路全体の雑音指数への影響を軽減する必要がある。しかし、回路の前段の利得が高いと、強電界において後段の部品が過入力となり、信号が歪んでしまうという問題があった。
【００１２】
また、微弱な信号を取り逃さないように、可変利得増幅器の利得は初期状態では最大利得に設定する必要があるが、ここで強電界入力を受信すると可変利得増幅器が飽和してしまい、制御電圧に対する出力信号レベルの変化が小さくなる。このため、所望の出力レベルに収束するまでに時間がかかってしまうので、弱電界から強電界に渡る線形性と高速の応答特性を両立することは困難であるという問題があった。
【００１３】
本発明はかかる点に鑑みてなされたものであり、弱電界から強電界に至るまで所要の線形性を確保し、かつ利得制御を高速に収束可能な自動利得制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の自動利得制御装置は、入力された受信信号レベルに応じて出力信号レベルが一定となるように利得制御を行なう自動利得制御装置において、前記受信信号を増幅する利得を離散的に切り替える利得切替手段と、前記利得切替手段により出力された受信信号を増幅する利得を連続的に制御する利得制御手段と、前記利得切替手段の入力段の受信信号レベルを検出し、所定の閾値以上である場合に前記利得切替手段の利得を下げる方向に切り替える第１の制御手段と、前記利得制御手段の出力信号レベルが一定となるよう前記利得制御手段の利得を制御する第２の制御手段と、を具備する構成を採る。
【００１５】
この構成によれば、弱電界から強電界に至る受信信号に対して、離散的利得切り替えと連続的利得制御とを組み合わせて利得制御を行うため、弱電界から強電界に至るまで所要の線形性を確保することができ、かつ利得制御を高速に収束することができる。
【００１６】
本発明の自動利得制御装置は、前記第１の制御手段は、前記受信信号レベルの変動が、上昇傾向にある場合と下降傾向にある場合とで、異なる各閾値に基づいてヒステリシス特性を持って前記利得切替手段の利得を切り替える構成を採る。
【００１７】
この構成によれば、弱電界から強電界に至る受信信号に対して、離散的かつヒステリシス特性を持つ利得切り替えと連続的利得制御とを組み合わせて利得制御を行うため、増幅器の利得特性に所要の線形性を確保することができ、利得制御を高速に収束することができるとともに、受信信号のレベル変動に対して安定した出力を確保することができる。
【００１８】
本発明の自動利得制御装置は、前記第１及び第２の制御手段は、外部から入力されるタイミング信号により利得変更と利得固定とを切り替えて制御する構成を採る。
【００１９】
この構成によれば、弱電界から強電界に至る受信信号に対して、離散的利得切り替えと連続的利得制御とを組み合わせて利得制御を行うとともに、その利得を変更する期間と固定する期間とを切り替えるため、増幅器の利得特性に所要の線形性を確保することができ、利得制御を高速に収束することができるとともに、受信信号のレベル変動に対して安定した出力を確保することができる。
【００２０】
本発明の自動利得制御装置は、前記第１の制御手段は、前記受信信号レベルを検出する部分と前記利得切替手段の入力段との間に遅延素子を配置した構成を採る。
【００２１】
この構成によれば、遅延素子による受信信号の遅延を利用して、受信信号が伝送される前に離散的利得切り替えを行うことができ、利得制御をより高速に収束することができる。
【００２２】
本発明の自動利得制御装置は、前記遅延素子は、周波数選択特性を有する構成を採る。
【００２３】
この構成よれば、遅延素子にフィルタ機能を持たせることで、部品点数を削減し、受信回路をより安価、かつ小型にすることができる。
【発明の効果】
【００２４】
本発明によれば、弱電界から強電界に至るまで所要の線形性を確保することができ、かつ利得制御を高速に収束することができる。
【発明を実施するための最良の形態】
【００２５】
本発明の骨子は、弱電界から強電界に至る受信信号に対して、離散的利得切り替えと連続的利得制御とを組み合わせて利得制御を行い、増幅器の利得特性に所要の線形性を確保し、かつ利得制御を高速に収束可能にすることである。
【００２６】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２７】
（実施の形態１）
図１は、本発明の実施の形態１に係る自動利得制御装置２０の構成を示すブロック図である。
【００２８】
自動利得制御装置２０は、入力端子２１、入力カプラ２２、アッテネータ２３、第１の制御部２４、可変利得増幅器２５、出力カプラ２６、第２の制御部２７及び出力端子２８とから主に構成される。
【００２９】
入力カプラ２２は、入力端子２１から入力される受信信号の一部を取り出して第１の制御部２４に出力する。
【００３０】
アッテネータ２３は、入力信号を所定の減衰量で減衰する減衰経路Ｔ１と、入力信号を減衰せずに通過させる通過経路Ｔ２と、減衰経路Ｔ１と通過経路Ｔ２とを第１の制御部２４から入力される論理信号により切り替えるスイッチＳＷとから構成され、入力カプラ２２から入力される受信信号を、減衰経路Ｔ１により減衰させ、あるいは通過経路Ｔ２により通過させて可変利得増幅器２５に出力する。
【００３１】
第１の制御部２４は、検波器２４１、基準電圧源２４２及びコンパレータ２４３により構成され、入力カプラ２２から入力される受信信号を検波器２４１で直流電圧信号に変換し、この直流電圧値と基準電圧源２４２の基準電圧値とをコンパレータ２４３で比較し、その比較結果に基づいてアッテネータ２３のスイッチＳＷを減衰経路Ｔ１又は通過経路Ｔ２に切り替える論理信号をアッテネータ２３に出力する。
【００３２】
可変利得増幅器２５は、第２の制御部２７から入力される利得制御信号により利得を連続的に制御可能であり、アッテネータ２３から入力される受信信号を設定された利得で増幅して出力カプラ２６に出力する。
【００３３】
出力カプラ２６は、可変利得増幅器２５から入力される増幅受信信号の一部を取り出して第２の制御部２７に出力する。
【００３４】
第２の制御部２７は、検波器２７１、基準電圧源２７２及び誤差アンプ２７３により構成され、出力カプラ２６から入力される増幅受信信号を検波器２７１で直流電圧信号に変換し、この直流電圧値と基準電圧源２７２の基準電圧値とが一致するように誤差アンプ２７３により可変利得増幅器２５の利得を制御する。
【００３５】
なお、上記構成例では請求項１に記載の利得切替手段をアッテネータ２３としているが、利得切替手段に要求される機能は、離散的に利得を切り替えることであるので、例えば利得の切り替えが可能な増幅器を適用しても良い。
【００３６】
また、上記構成例では請求項１に記載の利得制御手段を可変利得増幅器２５としているが、利得制御手段に要求される機能は、自動利得制御装置の出力が接続される回路の最適入力範囲内に出力電力を制御することであるので、例えば最小分解能が最適入力範囲以下であるディジタルアッテネータを適用しても良い。
【００３７】
また、上記構成例では第１の制御部２４及び第２の制御部２７の機能をアナログ制御により実現する構成をとしたが、ディジタル制御により実現しても良い。
【００３８】
また、上記構成例では第２の制御部２７は、可変利得増幅器２５の出力信号をフィードバックして可変利得増幅器２５の利得を制御しているが、例えば出力カプラ２６をアッテネータ２３と可変利得増幅器２５の間に配置し、可変利得増幅器２５の入力レベルを検出して、所望の出力レベルとの差分の利得が得られるように可変利得増幅器２５の利得を制御しても良い。
【００３９】
次いで、上記構成を有する自動利得制御装置２０において、強電界入力時の各部の動作について、図２に示すブロック図及び図３に示す各部信号のタイミング図を用いて説明する。
【００４０】
図３（ａ）は入力端子２１に入力される受信信号、同図（ｂ）は第１の制御部２４の出力部（図２のＡ）の出力信号、同図（ｃ）はアッテネータ２３の出力部（図２のＢ）の出力信号、同図（ｄ）は出力端子２８から出力される出力信号、の各動作状態を示す。
【００４１】
なお、アッテネータ２３内のスイッチＳＷは、初期状態において通過経路Ｔ２に切り替えられているものとする。
【００４２】
図２の自動利得制御装置２０において、入力端子２１に図３（ａ）の受信信号が入力されると、入力カプラ２２によりその一部が取り出されて第１の制御部２４に出力される。
【００４３】
第１の制御部２４では、入力カプラ２２から入力される受信信号を直流変換した直流電圧値が、コンパレータ２４３により基準電圧源２４２の基準電圧値（閾値）と比較される。この場合、図３（ａ）の受信信号の電圧値は、基準電圧値を示す閾値を越えているため、コンパレータ２４３では、アッテネータ２３の信号経路を通過経路Ｔ２から減衰経路Ｔ１に切り替える論理信号として、図３（ｂ）に示す“Ｈｉｇｈ”信号がアッテネータ２３に出力される（図２のＡの出力）。
【００４４】
アッテネータ２３では、第１の制御部２４のコンパレータ２４３から入力された図３（ｂ）の論理信号により、図中の切り替えタイミングでスイッチＳＷが初期状態の通過経路Ｔ２から減衰経路Ｔ１に切り替えられる。その結果、アッテネータ２３から出力される出力信号（図２のＢ）は、図３（ｃ）に示すように減衰経路Ｔ１により減衰された信号が出力される。
【００４５】
可変利得増幅器２５では、自動利得制御装置２０に受信信号が入力された当初、すなわち、アッテネータ２３内のスイッチＳＷが通過経路Ｔ２に切り替えられている状態では、受信信号の急峻な立ち上がりにより、図３（ｄ）に示すように出力信号は一時飽和レベルに達する。
【００４６】
しかし、その直後、第１の制御部２４の動作によりアッテネータ２３内のスイッチＳＷが直ちに減衰経路Ｔ１に切り替えられて受信信号が減衰されるため、可変利得増幅器２５の出力信号は図３（ｄ）に示す所望の出力レベルに高速に収束される。
【００４７】
次いで、上記構成を有する自動利得制御装置２０において、弱電界入力時の各部の動作について、図４に示すブロック図及び図５に示す各部信号のタイミング図を用いて説明する。
【００４８】
ここで、図４に示す自動利得制御装置２０内の各信号の監視点Ａ、Ｂは、図２示した各信号の監視点Ａ、Ｂと同一であり、図５（ａ）〜（ｄ）に示す各信号名称は、図３（ａ）〜（ｄ）に示したものと同一である。
【００４９】
また、アッテネータ２３内のスイッチＳＷは、初期状態において通過経路Ｔ２に切り替えられているものとする。
【００５０】
図４の自動利得制御装置２０において、入力端子２１に図５（ａ）の受信信号が入力されると、入力カプラ２２によりその一部が取り出されて第１の制御部２４に入力される。
【００５１】
第１の制御部２４では、入力カプラ２２から入力される受信信号を直流変換した直流電圧値が、コンパレータ２４３により基準電圧源２４２の基準電圧値（閾値）と比較される。この場合、図５（ａ）の受信信号の電圧値は、基準電圧値を示す閾値を越えていないため、コンパレータ２４３では、アッテネータ２３の信号経路を通過経路Ｔ２に維持する論理信号として、図５（ｂ）に示す“Ｌｏｗ”信号のアッテネータ２３への出力が継続される（図４のＡの出力）。
【００５２】
アッテネータ２３では、第１の制御部２４のコンパレータ２４３から入力される図５（ｂ）の論理信号により、スイッチＳＷの通過経路Ｔ２の接続が維持される。その結果、アッテネータ２３から出力される出力信号（図４のＢ）は、図５（ｃ）に示すように通過経路Ｔ２を通過した減衰されない信号が出力される。
【００５３】
可変利得増幅器２５では、自動利得制御装置２０に受信信号が入力された当初、すなわち、受信信号の急峻な立ち上がりにより、図５（ｄ）に示すように出力信号は一時所望の出力レベルを上回る。
【００５４】
しかし、第２の制御部２７の動作により可変利得増幅器２５の出力信号は図５（ｄ）に示す所望の出力レベルに高速に収束される。すなわち、可変利得増幅器２５の動作点は受信開始点から線形領域内にあり、第２の制御部２７により出力端子２８に現れる出力レベルは、所望の出力レベルに高速に収束していく。
【００５５】
図６は、従来の自動利得制御装置と、本実施の形態１に係る自動利得制御装置２０の入力電界レベル及びダイナミックレンジの一例を示す図である。
【００５６】
図６において、入力電界レベルを−９０ｄＢｍ〜−２０ｄＢｍとした場合、従来の自動利得制御装置では、要求されるダイナミックレンジは７０ｄＢであり、最大入力レベル＝−２０ｄＢｍまで線形性を保つ必要がある。
【００５７】
本発明の実施の形態１に係る自動利得制御装置２０では、アッテネータ２３の通過経路Ｔ２に切り替えた際の損失を０ｄＢ、減衰経路Ｔ１に切り替えた際の損失を３０ｄＢ、通過／減衰を切り替える閾値を−５０ｄＢｍとすると、可変利得増幅器２５のダイナミックレンジを４０ｄＢに圧縮し、最大入力レベルを−５０ｄＢｍまで低減することができる。
【００５８】
したがって、同じ特性を有する可変利得増幅器を用いても、本発明の適用により上記の構成例では最大入力レベルを３０ｄＢ低減できるので、受信初期状態での可変利得増幅器２５の飽和を回避して高速に利得を収束することができ、また、自動利得制御装置２０の前段の回路の利得を高くして回路全体の雑音指数を低減することができる。
【００５９】
このように、本実施の形態１の自動利得制御装置２０によれば、弱電界から強電界に至るまで所要の線形性を確保し、かつ応答特性が高速に収束可能な自動利得制御装置を提供することができる。
【００６０】
図７は、本実施の形態１に係る自動利得制御装置２０を適用した受信回路７０の構成例を示す。なお、図７の各構成要素おいて図１に対応する部分には同一符号を付している。
【００６１】
図７において、受信回路７０は、アンテナ７１、高周波帯域通過フィルタ７２、低雑音増幅器７３、ミキサ７４、ローカル信号抑圧用低域通過フィルタ７５、第１の段間増幅器７６、中間周波数帯域通過フィルタ７７、入力カプラ２２、アッテネータ２３、第１の制御部２４、可変利得増幅器２５、出力カプラ２６、第２の制御部２７、第２の段間増幅器７８、直交復調器７９からなり、直交復調器７９の出力は、図示しないベースバンド処理部によりディジタル信号に復調される。
【００６２】
このように、受信回路７０に自動利得制御装置２０を適用することにより、高い線形性と高速の応答性を有する受信装置を提供することができる。
【００６３】
なお、隣接チャネル妨害波の影響を軽減するため、入力カプラ２２は中間周波数帯域通過フィルタ７７の後段に配置することが望ましい。
【００６４】
また、自動利得制御装置２０を構成する入力カプラ２２、アッテネータ２３、可変利得増幅器２５、出力カプラ２６の間に受信回路を構成する部品を配置しても良い。
【００６５】
（実施の形態２）
図８は、本発明の実施の形態２に係る自動利得制御装置８０の構成を示すブロック図であり、図１に示した構成要素と同一の構成要素には同一符号を付している。
【００６６】
本実施の形態の特徴は、複数の減衰量を離散的に切り替えるアッテネータと、受信信号のレベル変動に応じてアッテネータの減衰量を適宜切り替える第１の制御部とを有することである。
【００６７】
自動利得制御装置８０は、入力端子２１、入力カプラ２２、アッテネータ８１、第１の制御部８２、可変利得増幅器２５、出力カプラ２６、第２の制御部２７及び出力端子２８とから主に構成される。なお、入力カプラ２２、可変利得増幅器２５、出力カプラ２６及び第２の制御部２７の構成説明は、実施の形態１と同一であるため省略する。
【００６８】
アッテネータ８１は、入力信号を所定の減衰量で減衰する減衰経路Ｔ１と、入力信号を所定の減衰量で減衰する減衰経路Ｔ２と、入力信号を減衰せずに通過させる通過経路Ｔ３と、減衰経路Ｔ１，Ｔ２と通過経路Ｔ３とを第１の制御部８２から入力される論理信号により切り替えるスイッチＳＷとから構成され、入力カプラ２２から入力される受信信号を、複数の減衰経路Ｔ１，Ｔ２により減衰させ、あるいは通過経路Ｔ２により通過させて可変利得増幅器２５に出力する。
【００６９】
なお、減衰経路Ｔ１の減衰量よりも減衰経路Ｔ２の減衰量が大きいものとする。
【００７０】
第１の制御部８２は、検波器８２１、基準電圧源８２２、コンパレータ８２３、段間増幅器８２４及びコンパレータ８２５により構成され、入力カプラ２２から入力される受信信号を検波器８２１で直流電圧信号に変換し、この直流電圧値と基準電圧源８２２の基準電圧値とをコンパレータ８２３で比較するとともに、段間増幅器８２４で増幅された直流電圧値をコンパレータ８２５で比較し、これらの各比較結果に基づいてアッテネータ８１のスイッチＳＷを減衰経路Ｔ１，Ｔ２又は通過経路Ｔ３に切り替える論理信号をアッテネータ８１に出力する。
【００７１】
なお、上記構成例では請求項１に記載の利得切替手段をアッテネータ８１としているが、利得切替手段に要求される機能は、離散的に利得を切り替えることなので、例えば利得の切替が可能な増幅器を適用しても良い。また、上記構成例では、第１の制御部８２の機能をアナログ制御により実現する構成を説明したが、ディジタル制御により実現しても良い。
【００７２】
図９は、従来の自動利得制御装置と、本実施の形態２に係る自動利得制御装置８０の入力電界レベル及びダイナミックレンジの一例を示す図である。
【００７３】
図９において、入力電界レベルを−９０ｄＢｍ〜−２０ｄＢｍとした場合、従来の自動利得制御装置では、要求されるダイナミックレンジは７０ｄＢであり、最大入力レベル＝−２０ｄＢｍまで線形性を保つ必要がある。
【００７４】
このように、本実施の形態２に係る自動利得制御装置８０によれば、アッテネータ８１の通過経路Ｔ３の損失を０ｄＢ、減衰経路Ｔ１、Ｔ２の損失を２０ｄＢおよび４０ｄＢ、通過／減衰を切り替える閾値を−６０ｄＢｍ及び−４０ｄＢｍとすると、可変利得増幅器２５のダイナミックレンジを３０ｄＢに圧縮し、最大入力レベルを−６０ｄＢｍまで低減することができるので、より高速の利得収束および回路全体の雑音指数の低減を実現することができる。
【００７５】
（実施の形態３）
図１０は、本発明の実施の形態３に係る自動利得制御装置１００の構成を示すブロック図であり、図１に示した構成要素と同一の構成要素には同一符号を付している。
【００７６】
本実施の形態の特徴は、受信信号のレベル変動傾向に応じてアッテネータの減衰量を離散的かつヒステリシス特性を持って切り替える第１の制御部を有することである。
【００７７】
自動利得制御装置１００は、入力端子２１、入力カプラ２２、アッテネータ２３、第１の制御部１０１、可変利得増幅器２５、出力カプラ２６、第２の制御部２７及び出力端子２８とから主に構成される。なお、入力カプラ２２、アッテネータ２３、可変利得増幅器２５、出力カプラ２６及び第２の制御部２７の構成説明は、実施の形態１と同一であるため省略する。
【００７８】
第１の制御部１０１は、検波器１０１１、基準電圧源１０１２及びヒステリシス特性を持つコンパレータ１０１３により構成され、入力カプラ２２から入力される受信信号を検波器１０１１で直流電圧信号に変換し、この直流電圧値の変化と基準電圧源１０１２の基準電圧値に基づく上行閾値と下行閾値とをコンパレータ１０１３で比較し、これらの比較結果に基づいてアッテネータ２３のスイッチＳＷを通過経路Ｔ２から減衰経路Ｔ１に切り替え、又は減衰経路Ｔ１から通過経路Ｔ２に切り替える論理信号をアッテネータ２３に出力する。
【００７９】
なお、上記構成例では第１の制御部１０１の機能をアナログ制御により実現する構成を説明したが、ディジタル制御により実現しても良い。
【００８０】
次いで、上記構成を有する自動利得制御装置１００における各部の動作について、図１１に示すブロック図及び図１２に示す各部信号のタイミング図を用いて説明する。
【００８１】
図１１に示す自動利得制御装置１００内の各信号の監視点Ａ、Ｂは、図２示した各信号の監視点Ａ、Ｂと同一であり、図１２（ａ）〜（ｄ）に示す各信号名称は、図３（ａ）〜（ｄ）に示したものと同一である。なお、アッテネータ２３内のスイッチＳＷは、初期状態において通過経路Ｔ２に切り替えられているものとする。
【００８２】
図１１の自動利得制御装置１００において、入力端子２１に図１２（ａ）の受信信号が入力されると、入力カプラ２２によりその一部が取り出されて第１の制御部１０１に出力される。
【００８３】
第１の制御部１０１では、入力カプラ２２から入力される受信信号を直流変換した直流電圧値の変化が、コンパレータ１０１３により基準電圧源１０１２の基準電圧値に基づいて設定された上行閾値又は下行閾値と比較される。この場合、図１２（ａ）の受信信号の電圧値の変化は、低電圧値から高電圧値に変化する上昇傾向で上行閾値を越えているため、第１の制御部１０１では、アッテネータ２３の信号経路を通過経路Ｔ２から減衰経路Ｔ１に切り替える論理信号として、図１２（ｂ）に示す“Ｈｉｇｈ”信号がアッテネータ２３に出力される（図１１のＡの出力）。
【００８４】
アッテネータ２３では、第１の制御部１０１から入力された図１２（ｂ）の論理信号により、図中の切り替えたタイミングでスイッチＳＷが初期状態の通過経路Ｔ２から減衰経路Ｔ１に切り替えられる。その結果、アッテネータ２３から出力される出力信号（図１１のＢ）は、図１２（ｃ）に示すように減衰経路Ｔ１により減衰された信号が出力される。
【００８５】
可変利得増幅器２５では、自動利得制御装置１００に受信信号が入力された当初、すなわち、アッテネータ２３内のスイッチＳＷが通過経路Ｔ２に切り替えられた当初は、受信信号の急峻な立ち上がりにより、図１２（ｄ）に示すように出力信号は一時飽和レベルに達する。
【００８６】
しかし、その直後、第１の制御部１０１の動作によりアッテネータ２３内のスイッチＳＷが直ちに減衰経路Ｔ１に切り替えられて受信信号が減衰されるため、可変利得増幅器２５の出力信号は図１２（ｄ）に示す所望の出力レベルに高速に収束される。
【００８７】
また、図１２（ａ）に示すように、受信信号が変動する変動領域になると、その電圧値変動が下行閾値より上の領域では、第１の制御部１０１からアッテネータ２３に対して“Ｈｉｇｈ”信号の出力が維持されるため、アッテネータ２３の出力は、図１２（ｃ）に示すように、直流成分が減衰された受信信号の変動に従った出力信号となる。
【００８８】
本実施の形態３では、第１の制御部１０１において上行閾値と下行閾値とを設定して、アッテネータ２３内のスイッチＳＷの切り替え制御にヒステリシス特性を持たせたため、受信信号の電圧値変動が上昇傾向にある場合と下降傾向にある場合とで、アッテネータ２３内のスイッチＳＷを適宜切り替えて、受信信号の電圧値変動に応じた利得制御を実現している。
【００８９】
しかし、実施の形態１において減衰経路に対して閾値を一つだけ設定した第１の制御部２４を適用した場合は、図１２（ｂ）〜（ｄ）において波線で示すように、受信信号レベルが上昇／下降に関わらず閾値を越える度に、アッテネータ２３内のスイッチＳＷの切り替えが行われてしまい、アッテネータ２３の出力は受信信号レベルの変動とは異なる波形の出力信号となってしまう。
【００９０】
すなわち、ディジタル通信システムでは、受信信号に含まれるプリアンブル信号区間が終了後、受信電界などの通信制御情報及びデータが伝送される。ここで、例えばＯＦＤＭ変調波により情報伝送を行なっている場合、各サブキャリアのシンボル位置が低振幅領域に集中することで、受信信号にディップ点が発生する場合がある。この時、実施の形態１の第１の制御部２４がアッテネータ２３の切り替え動作を行うと、自動利得制御装置２０の出力レベルが不安定になる。
【００９１】
したがって、本実施の形態３の第１の制御部１０１においては、ディップ点のレベルが下行閾値以上であるならアッテネータ２３の状態は保持され、自動利得制御装置１００は安定した出力を確保できる。
【００９２】
図１３は、本実施の形態３に係る自動利得制御装置１００の入力電界レベル及びダイナミックレンジの一例を示す図である。
【００９３】
図１３において、入力電界レベルを−９０ｄＢｍ〜−２０ｄＢｍとした場合、従来の自動利得制御装置では、要求されるダイナミックレンジは７０ｄＢであり、最大入力レベル＝−２０ｄＢｍまで装置の線形性を保つ必要がある。
【００９４】
このように、本実施の形態３に係る自動利得制御装置１００によれば、アッテネータ２３の通過状態の損失を０ｄＢ、減衰状態の損失を３０ｄＢ、通過／減衰状態を切り替える上行閾値を−５０ｄＢｍ及び下行閾値を−６０ｄＢｍとすると、可変利得増幅器２５のダイナミックレンジを４０ｄＢに圧縮し、最大入力レベルを−５０ｄＢｍまで低減することができるので、より高速の利得収束及び回路全体の雑音指数の低減を実現することができ、さらに受信信号のディップに対する耐性も得ることができる。
【００９５】
（実施の形態４）
図１４は、本発明の実施の形態４に係る自動利得制御装置１３０の構成を示すブロック図であり、図１に示した構成要素と同一の構成要素には同一符号を付している。
【００９６】
本実施の形態の特徴は、外部から入力される信号のタイミングに応じて、受信信号のレベル変動に応じたアッテネータの減衰量の離散的切り替えと、減衰量の固定とを切り替えるサンプルホールド機能を有する第１の制御部と、外部から入力される信号のタイミングに応じて、受信信号のレベル変動に応じた可変利得増幅器の増幅量の制御と、増幅量の固定とを切り替えるサンプルホールド機能を有する第２の制御部とを有することである。
【００９７】
自動利得制御装置１３０は、入力端子２１、入力カプラ２２、アッテネータ２３、第１の制御部１３１、可変利得増幅器２５、出力カプラ２６、第２の制御部１３２及び出力端子２８とから主に構成される。なお、入力カプラ２２、アッテネータ２３、可変利得増幅器２５及び出力カプラ２６の構成説明は、実施の形態１と同一であるため省略する。
【００９８】
第１の制御部１３１は、検波器１３１１、基準電圧源１３１２、コンパレータ１３１３及びサンプルホールド回路１４０により構成され、入力カプラ２２から入力される受信信号を検波器１３１１で直流電圧信号に変換し、この直流電圧値と基準電圧源１３１２の基準電圧値に基づく閾値とをコンパレータ１３１３で比較し、この比較結果に基づいてアッテネータ２３のスイッチＳＷを通過経路Ｔ２から減衰経路Ｔ１に切り替え、又は減衰経路Ｔ１から通過経路Ｔ２に切り替える論理信号をサンプルホールド回路１４０で保持し、この保持された論理信号をアッテネータ２３に出力する。
【００９９】
サンプルホールド回路１４０は、スイッチ１４１、キャパシタ１４２及び高入力インピーダンスバッファ１４３により構成され、図示しない外部処理回路から入力される信号によりスイッチ１４１がオン／オフ制御され、そのオン／オフ期間により入力信号をサンプルホールドする期間を制御する。サンプルホールド回路１４０は、コンパレータ１３１３から入力される論理信号を保持してアッテネータ２３に出力する。
【０１００】
第２の制御部１３２は、検波器１３２１、基準電圧源１３２２、誤差アンプ１３２３及びサンプルホールド回路１３２４により構成され、出力カプラ２６から入力される増幅受信信号を検波器１３２１で直流電圧信号に変換し、この直流電圧値と基準電圧源１３２２の基準電圧値とが一致するように、誤差アンプ１３２３は、サンプルホールド回路１３２４を介して可変利得増幅器２５の利得を制御する。
【０１０１】
サンプルホールド回路１３２４は、サンプルホールド回路１４０と内部構成は同様であるため、その図示は省略する。サンプルホールド回路１３２４は、図示しない外部処理回路から入力される信号によりスイッチがオン／オフ制御され、そのオン／オフ期間により入力信号をサンプルホールドする期間を制御する。サンプルホールド回路１３２４は、誤差アンプ１３２３から入力される利得制御信号を保持して可変利得増幅器２５に出力する。
【０１０２】
なお、上記構成例では、第１の制御部１３１及び第２の制御部１３２の機能をアナログ制御により実現する構成を説明したが、ディジタル制御により実現しても良い。
【０１０３】
また、上記構成例では、第２の制御部１３２は、可変利得増幅器２５の出力信号をフィードバックして可変利得増幅器２５の利得を制御しているが、例えば、出力カプラ２６をアッテネータ２３と可変利得増幅器２５の間に配置し、可変利得増幅器２５の入力レベルを検出して、所望の出力レベルとの差分の利得が得られるように可変利得増幅器２５の利得を制御しても良い。
【０１０４】
次いで、上記構成を有する自動利得制御装置１３０における各部の動作について、図１５に示すブロック図及び図１６に示す各部信号のタイミング図を用いて説明する。
【０１０５】
図１５に示す自動利得制御装置１３０内の各信号の監視点Ａ、Ｂは、図２に示した各信号の監視点Ａ、Ｂと同一であり、図１６（ａ）、（ｃ）〜（ｅ）に示す各信号名称は、図３（ａ）〜（ｄ）に示したものと同一である。また、図１５の監視点Ｘは、コンパレータ１３１３の出力を監視する監視点であり、図１６（ｂ）は、サンプルホールド回路１４０及びサンプルホールド回路１３２４のサンプルホールド動作を示す。
【０１０６】
なお、アッテネータ２３内のスイッチＳＷは、初期状態において通過経路Ｔ２に切り替えられており、サンプルホールド回路１４０及びサンプルホールド回路１３２４内の各スイッチもオフにされているものとする。
【０１０７】
図１５の自動利得制御装置１３０において、入力端子２１に図１６（ａ）の受信信号が入力されると、入力カプラ２２によりその一部が取り出されて第１の制御部１３１に出力される。
【０１０８】
第１の制御部１３１では、入力カプラ２２から入力される受信信号を直流変換した直流電圧値が、コンパレータ１３１３により基準電圧源１３１２の基準電圧値（閾値）と比較される。この場合、図１６（ａ）の受信信号の電圧値は、基準電圧値を示す閾値を越えているため、コンパレータ１３１３では、アッテネータ２３の信号経路を通過経路Ｔ２から減衰経路Ｔ１に切り替える論理信号として、図１６（ｃ）に示す“Ｈｉｇｈ”信号が監視点Ｘに出力される。
【０１０９】
この時、サンプルホールド回路１４０では、図示しない外部処理回路から入力される信号によりスイッチ１４１がオンされ、そのオン期間により図１６（ｂ）に示すようにサンプルホールド期間が設定される。このサンプルホールド期間は、受信信号のプリアンブル信号区間に基づいて設定されたものとする。また、サンプルホールド回路１３２４も同様にサンプルホールド動作を実行する。
【０１１０】
このサンプルホールド回路１４０の動作の結果、コンパレータ１３１３からサンプルホールド回路１４０に入力された“Ｈｉｇｈ”信号が、第１の制御部１３１から出力される論理信号（図１５のＡ）として、図１６（ｃ）に示すように“Ｈｉｇｈ”信号としてアッテネータ２３に出力される。
【０１１１】
アッテネータ２３では、第１の制御部１３１から入力された論理信号により、図中の切り替えたタイミングでスイッチＳＷが初期状態の通過経路Ｔ２から減衰経路Ｔ１に切り替えられる。その結果、アッテネータ２３から出力される出力信号（図１５のＢ）は、図１６（ｄ）に示すように減衰経路Ｔ１により減衰された信号が出力される。
【０１１２】
可変利得増幅器２５では、自動利得制御装置１３０に受信信号が入力された当初、すなわち、アッテネータ２３内のスイッチＳＷが通過経路Ｔ２に切り替えられている状態では、受信信号の急峻な立ち上がりにより、図１６（ｅ）に示すように出力信号は一時飽和レベルに達する。
【０１１３】
しかし、その直後、第１の制御部１３１の動作によりアッテネータ２３内のスイッチＳＷが直ちに減衰経路Ｔ１に切り替えられて受信信号が減衰されるため、可変利得増幅器２５の出力信号は図１６（ｅ）に示す所望の出力レベルに高速に収束される。
【０１１４】
また、プリアンブル信号区間が終了すると、サンプルホールド回路１４０及びサンプルホールド回路１３２４はホールド状態になり、アッテネータ２３の減衰量及び可変利得増幅器２５の増幅量を固定するため、図１６（ａ）に示すように、受信信号のデータ区間で閾値より下がるようなディップが発生しても、自動利得制御装置１３０の出力は安定に保たれる。
【０１１５】
このように、本実施の形態４の自動利得制御装置１３０によれば、第１の制御部１３１及び第２の制御部１３２が、受信信号のデータ区間でディップが発生しても、アッテネータ２３の状態と可変利得増幅器２５の状態を保持するため、安定した出力を確保することができる。
【０１１６】
なお、図１６に示す基本動作においては、第１の制御部１３１と第２の制御部１３２を同一のタイミングで制御したが、独立したタイミングで制御するようにしても良い。
【０１１７】
（実施の形態５）
図１９は、本発明の実施の形態５に係る自動利得制御装置１９０の構成を示すブロック図であり、図１に示した構成要素と同一の構成要素には同一符号を付している。
【０１１８】
本実施の形態の特徴は、受信信号レベルの検出手段と、利得切り替え手段との間に、遅延素子を配置した構成を有することである。
【０１１９】
自動利得制御装置１９０は、入力端子２１、入力カプラ２２、遅延素子１９１、アッテネータ２３、第１の制御部２４、可変利得増幅器２５、出力カプラ２６、第２の制御部２７及び出力端子２８とから主に構成される。なお、入力カプラ２２、アッテネータ２３、第１の制御部２４、可変利得増幅器２５、出力カプラ２６及び第２の制御部２７の構成説明は、実施の形態１と同一であるため省略する。
【０１２０】
遅延素子１９１は、信号の伝送を一定時間遅延させる素子であり、例えば、同軸ケーブルを用いたディレイラインや、ＬＣラダー回路等により構成できる。
【０１２１】
次いで、上記構成を有する自動利得制御装置１９０における各部の動作について、図２０に示すブロック図及び図２１に示す各部信号のタイミング図を用いて説明する。
【０１２２】
図２０に示す自動利得制御装置１９０内の各信号の監視点Ａ、Ｂは、図２に示した監視点Ａ、Ｂと同一であり、図２１（ａ）〜（ｄ）に示す各信号名称は、図３（ａ）〜（ｄ）に示したものと同一である。また、図２１（ｃ´）は、遅延素子１９１の出力部（図２０の監視点Ｃ）の動作状態を示す。
【０１２３】
なお、アッテネータ２３内のスイッチＳＷは、初期状態において通過経路Ｔ２に切り替えられているものとする。
【０１２４】
図２０の自動利得制御装置１９０において、入力端子２１に図２１（ａ）の受信信号が入力されると、入力カプラ２２によりその一部が取り出されて第１の制御部２４に出力される。
【０１２５】
第１の制御部２４では、入力カプラ２２から入力それる受信信号を直流変換した直流電圧値の変化が、コンパレータ２４３により基準電圧源２４２の基準電圧値（閾値）と比較される。この場合、図２１（ａ）の受信信号の電圧値は、基準電圧値を示す閾値を越えているため、コンパレータ２４３では、アッテネータ２３の信号経路を通過経路Ｔ２から減衰経路Ｔ１に切り替えられる。ここで、アッテネータ２３の入力信号は、入力カプラ２２の遅延を無視できるものとして、図２１（ｃ´）に示すように、図２１（ａ）の受信信号が、遅延素子１９１の遅延時間分遅れた信号となる。その結果、アッテネータ２３から出力される出力信号（図２０の監視点Ｂ）は、図２１（ｃ）に示すように、受信信号が立ち上がる前に、減衰経路Ｔ１により減衰された信号が出力される。
【０１２６】
すなわち、可変利得増幅器２５には、アッテネータ２３により適切に入力レベルを制御された信号が入力されるので、可変利得増幅器２５の出力信号は図２１（ｄ）に示す所望の出力レベルに高速に収束される。
【０１２７】
したがって、本実施の形態５の自動利得制御装置１９０によれば、遅延素子１９１を配置することにより、受信信号が伝送する前に受信系統の利得を切り替えることができ、より高速に利得の収束が可能な自動利得制御装置を提供することができる。
【０１２８】
（実施の形態６）
図２２は、本発明の実施の形態６に係る自動利得制御装置２２０の構成を示すブロック図であり、図１に示した構成要素と同一の構成要素には同一符号を付している。
【０１２９】
本実施の形態の特徴は、遅延素子に周波数選択特性を持たせたことである。
【０１３０】
自動利得制御装置２２０は、入力端子２１、入力カプラ２２、周波数選択特性を有する遅延素子２２１、アッテネータ２３、第１の制御部２４、可変利得増幅器２５、出力カプラ２６、第２の制御部２７及び出力端子２８とから主に構成される。なお、入力カプラ２１、アッテネータ２３、第１の制御部２４、可変利得増幅器２５、出力カプラ２６及び第２の制御部２７の構成説明は、実施の形態１と同一であるため省略する。
【０１３１】
遅延素子２２１は、周波数選択特性を併せ持った遅延素子であり、例えば、ＳＡＷ（Surface Acoustic Wave）フィルタ等により構成される。
【０１３２】
次いで、上記構成を有する自動利得制御装置２２０を適用した受信回路２３０について、図２３を用いて説明する。
【０１３３】
図２３は、本実施の形態６に係る自動利得制御装置２２０を適用した受信回路２３０の構成例を示す。なお、図２３の各構成要素において図７に対応する部分には同一符号を付している。
【０１３４】
図２３において、受信回路２３０は、アンテナ７１、高周波帯域通過フィルタ７２、低雑音増幅器７３、ミキサ７４、ローカル信号抑圧用低域通過フィルタ７５、第１の段間増幅器７６、入力カプラ２２、周波数選択特性を有する遅延素子２２１、アッテネータ２３、第１の制御部２４、可変利得増幅器２５、出力カプラ２６、第２の段間増幅器７８、直交復調器７９からなり、直交復調器７９の出力は、図示しないベースバンド処理部によりディジタル信号に復調される。
【０１３５】
ここで、周波数選択特性を有する遅延素子２２１に、図７における中間周波数帯域通過フィルタ７７の機能を持たせることで、部品点数を削減し、受信回路をより安価、小型に実現することができる。
【産業上の利用可能性】
【０１３６】
本発明にかかる自動利得制御装置は、ディジタル通信システムの受信装置において、高い線形性や高速の応答性を実現することである。
【図面の簡単な説明】
【０１３７】
【図１】本発明の実施の形態１に係る自動利得制御装置の構成を示すブロック図
【図２】実施の形態１に係る自動利得制御装置の強電界時の動作を説明するためのブロック図
【図３】実施の形態１に係る自動利得制御装置の強電界時の各部動作を説明するための各部信号のタイミング図
【図４】実施の形態１に係る自動利得制御装置の弱電界時の動作を説明するためのブロック図
【図５】実施の形態１に係る自動利得制御装置の弱電界時の各部動作を説明するための各部信号のタイミング図
【図６】実施の形態１に係る自動利得制御装置の動作特性と従来の自動利得制御装置の動作特性とを示す特性図
【図７】実施の形態１に係る自動利得制御装置を適用した受信回路のブロック図
【図８】本発明の実施の形態２に係る自動利得制御装置の構成を示すブロック図
【図９】実施の形態２に係る自動利得制御装置の動作特性と従来の自動利得制御装置の動作特性とを示す特性図
【図１０】本発明の実施の形態３に係る自動利得制御装置の構成を示すブロック図
【図１１】実施の形態３に係る自動利得制御装置の動作を説明するためのブロック図
【図１２】実施の形態３に係る自動利得制御装置の各部動作を説明するための各部信号のタイミング図
【図１３】実施の形態３に係る自動利得制御装置の動作特性と従来の自動利得制御装置の動作特性とを示す特性図
【図１４】本発明の実施の形態４に係る自動利得制御装置の構成を示すブロック図
【図１５】実施の形態４に係る自動利得制御装置の動作を説明するためのブロック図
【図１６】実施の形態４に係る自動利得制御装置の各部動作を説明するための各部信号のタイミング図
【図１７】従来の自動利得制御装置の構成を示すブロック図
【図１８】従来の自動利得制御装置を適用した受信装置のブロック図とその利得特性とを示す図
【図１９】本発明の実施の形態５に係る自動利得制御装置の構成を示すブロック図
【図２０】実施の形態５に係る自動利得制御装置の動作を説明するためのブロック図
【図２１】実施の形態５に係る自動利得制御装置の各部動作を説明するための各部信号のタイミング図
【図２２】本発明の実施の形態６に係る自動利得制御装置の構成を示すブロック図
【図２３】実施の形態６に係る自動利得制御装置を適用した受信回路のブロック図
【符号の説明】
【０１３８】
２０、８０、１００、１３０、１９０、２２０  自動利得制御装置
２１  入力端子
２２  入力カプラ
２３、８１  アッテネータ
２４、８２、１０１、１３１  第１の制御部
２５  可変利得増幅器
２６  出力カプラ
２７、１３２  第２の制御部
２８  出力端子
１９１、２２１  遅延素子
【図１】
2004254283.tif 000003
【図２】
2004254283.tif 000004
【図３】
2004254283.tif 000005
【図４】
2004254283.tif 000006
【図５】
2004254283.tif 000007
【図６】
2004254283.tif 000008
【図７】
2004254283.tif 000009
【図８】
2004254283.tif 000010
【図９】
2004254283.tif 000011
【図１０】
2004254283.tif 000012
【図１１】
2004254283.tif 000013
【図１２】
2004254283.tif 000014
【図１３】
2004254283.tif 000015
【図１４】
2004254283.tif 000016
【図１５】
2004254283.tif 000017
【図１６】
2004254283.tif 000018
【図１７】
2004254283.tif 000019
【図１８】
2004254283.tif 000020
【図１９】
2004254283.tif 000021
【図２０】
2004254283.tif 000022
【図２１】
2004254283.tif 000023
【図２２】
2004254283.tif 000024
【図２３】
2004254283.tif 000025