(57)【要約】【課題】  電界放出素子の製造方法を提供する。【解決手段】  リフトオフ法によってエミッタ５０ａを形成し、エミッタパターニングのための犠牲層６０と、エミッタ物質との間にこれらの間の反応を防止する隔離層７０とを形成する。隔離層７０は、犠牲層６０とエミッタ物質間の反応を防止して効果的なリフトオフを図る。したがって、高輝度と全体的に均一な発光分布を示すことはもとより、電界放出部分での欠陥のない電界放出素子が得られる電界放出素子の製造方法である。【選択図】            図２
2004247306.tif 000002
【特許請求の範囲】
【請求項１】
ａ）基板にカソード電極が形成され、前記カソード電極上にはカソード電極を一部露出させる貫通孔を有するゲート絶縁層及び前記貫通孔に対応するゲートホールを有するゲート電極が順次に積層されている基板構造物を準備する段階と、
ｂ）前記基板構造物で前記貫通孔の下部に露出された前記カソード電極を除いて基板構造物の表面及び前記貫通孔の内壁の全体に犠牲層を形成する段階と、
ｃ）前記犠牲層上に前記ゲート電極上にエミッタを形成するための電子放出物質と前記犠牲層との接触を防止するための隔離層を形成する段階と、
ｄ）前記犠牲層が形成された基板構造物の表面に電子放出物質を所定厚さに塗布して前記貫通孔を前記電子放出物質で埋め込む電子放出物質層を形成する段階と、
ｅ）ゲート電極の表面と前記貫通孔の内壁に形成された前記犠牲層を除去するエッチャントによるリフトオフを実施して犠牲層上に形成される隔離層及び電子放出物質を除去し、前記貫通孔の内側領域に前記電子放出物質層によるエミッタを形成する段階と、
ｆ）前記電子エミッタを焼成する段階と、を含むことを特徴とする電界放出素子の製造方法。
【請求項２】
前記電子放出物質でカーボンナノチューブ及びナノ粒子のうち何れか１つを使用することを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項３】
前記電子放出物質層に導電性物質を含ませることを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項４】
前記導電性物質は銀（Ａｇ）を含むことを特徴とする請求項３に記載の電界放出素子の製造方法。
【請求項５】
前記隔離層に抵抗性物質を含ませることを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項６】
前記抵抗性物質は、ＳｉＯ２、ＭｇＯ、ａ−Ｓｉ、ｐ−Ｓｉのうち少なくとも何れか１つを含むことを特徴とする請求項５に記載の電界放出素子の製造方法。
【請求項７】
前記隔離層はペースト、ゾルゲル、そして、スラリー溶液のうち何れか１つで形成することを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項８】
前記電子放出物質層は伝導性物質を含むものであって、ペースト、ゾルゲル、そして、スラリーのうち何れか１つで形成することを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項９】
前記伝導性物質は銀（Ａｇ）であることを特徴とする請求項８に記載の電界放出素子の製造方法。
【請求項１０】
前記電子放出物質層及び犠牲層にフォトレジストが含まれていることを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項１１】
前記隔離層は、ＩＰＡ希釈液（ＩＰＡ／Ｈ２Ｏ）にポリビニルアルコールを含有する溶液によって形成することを特徴とする請求項１に記載の
電界放出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出素子の製造方法に係り、電子放出安定性及び均一性が向上された電界放出素子の製造方法に関する。
【背景技術】
【０００２】
カーボンナノチューブ（Ｃａｒｂｏｎ Ｎａｎｏ Ｔｕｂｅ：ＣＮＴ）は、小さな直径と長さ対直径の比が非常に大きくて非常に低い電圧でも電子を放出する。このようなＣＮＴは、優秀な電子放出特性、化学的、機械的耐久性を有しており、その物性及び応用性が研究されつつある。スピントタイプ電界放出素子は、電子が放出されるエミッタであって金属マイクロチップを利用する。マイクロチップは、電界放出時、雰囲気ガス及び不均一な電界などの影響で寿命が短縮される問題点がある。また、電界放出のための駆動電圧を下げるためには仕事関数が低くなければならないが、既存の金属マイクロチップとしては限界がある。これを克服するための物質として、長さ対直径の比がきわめて高く、耐久性が優秀で、かつ電子伝導性に優れたＣＮＴを電子放出源として使用する電界放出アレイ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ａｒｒａｙ：ＦＥＡ）が開発されている。
【０００３】
特許文献１には電子放出物質混合ペーストを利用した電界放出アレイ及び製造方法について開示され、特許文献２には成長法によって得られたＣＮＴをエミッタとして利用する電界放出アレイ及びその製造方法が開示されている。一般的にエミッタを成長法によって形成するより、ペーストを利用して形成する方が容易であるので、後者の方法が主に選好される。
【０００４】
ペーストを利用した電界放出素子の従来製造方法を簡略に述べる。
【０００５】
図１Ａに示されたように、ソーダライムグラスなどよりなった基板１にカソード電極２を形成する。カソード電極２はＩＴＯ物質の蒸着及びフォトリソグラフィ法によってパターニングされる。
【０００６】
図１Ｂに示されたように、前記基板１上にゲート絶縁層３を形成する。ゲート絶縁層３はカソード電極２が部分的に露出される貫通孔３ａを有する。このようなゲート絶縁層３は、例えば、スクリーンプリント法によって形成される。
【０００７】
図１Ｃに示されたように、前記ゲート絶縁層３上にゲート電極４を形成する。ゲート電極４は前記貫通孔３ａに対応するゲートホール４ａを有し、薄膜形成工程または厚膜形成工程によって金属物質の蒸着及びパターニングまたは金属ペーストのスクリーンプリントによって形成される。
【０００８】
図１Ｄに示されたように、前記ゲート電極４及びゲートホール３ａ内にフォトレジスト及び電子放出が可能な物質、例えば、ＣＮＴまたはナノ粒子を含むペースト状態の電子放出物質層５を形成する。
【０００９】
図１Ｅに示されたように、マスク６を利用して前記電子放出物質層５を露光する。この時に電子放出物質層５にはネガティブフォトレジストが含まれているので、貫通孔３ａ内側に紫外線が照射され、したがって、この部分のフォトレジストが感光によってキュアリングされる。
【００１０】
図１Ｆに示されたように、前記電子放出物質層５を現像して貫通孔３ａ内に残留電子放出物質によるエミッタ５ａを形成する。
【００１１】
図１Ｇに示されたように、所定温度下で焼成して前記エミッタ５ａを完全に硬化させながら収縮させることによってエミッタ５ａがゲートホール４ａの下部に下げられる。
【００１２】
以上で説明された従来方法の欠点は、前記電子放出物質層５からエミッタ５ａを得る過程で除去されるべき電子放出物質の一部がゲートホール４ａの周囲に残留する可能性が高く、実際、このような問題が現れている。残留する電子放出物質は電界放出素子の致命的欠陥であるエミッタ５ａとゲート電極４間に電気的ショートを引き起こす。エミッタとゲート電極間の電気的ショートは、高輝度と平等な分布の発光を不可能にするだけではなくショートされた特定部位での電子放出を不可能にする。
【００１３】
このような結果は、ゲート電極に電子放出物質が接触されてしまうフォトリソグラフィ法の適用によるものであって、このような問題を未然に防止するためには電子放出物質がゲート電極に接触されることを避けることが必要である。ゲート電極と電子放出物質との接触を避ける方法はリフトオフ法を利用することである。
【００１４】
公知のリフトオフ法によれば、エミッタが形成される部分を除外した領域にリフトオフのための犠牲層が形成される。したがって、リフトオフ法を適用すれば、電気的ショートを発生する電子放出物質が犠牲層によってゲート電極に接触されなくなり、また、リフトオフの後、不要な残留物の発生が防止できる。しかし、実際リフトオフ法を適用すると、電子放出物質に含まれている感光性物質と犠牲層の特定物質間の強い化学的結合によって現像液またはリフトオフ用溶液によってエミッタのパターニングが不可能であることが分かった。したがって、リフトオフ法によってエミッタを効果的に形成するためには犠牲層と電子放出物質間の化学的結合を防止しなければならない。
【特許文献１】米国特許第６,３３９,２８１号公報
【特許文献２】米国特許第６,４４０,７６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、優れた輝度と全体的に平等な分布の発光が可能な電界放出素子の製造方法を提供することを目的とする。
【００１６】
本発明は残留電子放出物質によって内部電気的ショートを効果的に防止し、電子放出のためのエミッタを効果的に形成できる電界放出素子の製造方法を提供することを他の目的とする。
【課題を解決するための手段】
【００１７】
本発明によれば、ａ）基板にカソード電極が形成され、前記カソード電極上にはカソード電極を一部露出させる貫通孔を有するゲート絶縁層及び前記貫通孔に対応するゲートホールを有するゲート電極が順次に積層されている基板構造物を準備する段階と、ｂ）前記基板構造物で前記貫通孔の下部に露出された前記カソード電極を除いて基板構造物の表面及び前記貫通孔の内壁の全体に犠牲層を形成する段階と、ｃ）前記犠牲層上に前記ゲート電極上にエミッタを形成するための電子放出物質と前記犠牲層との接触を防止するための隔離層を形成する段階と、ｄ）前記犠牲層が形成された基板構造物の表面に電子放出物質を所定厚さに塗布して前記貫通孔を前記電子放出物質で埋め込む電子放出物質層を形成する段階と、ｅ）ゲート電極の表面と前記貫通孔の内壁に形成された前記犠牲層を除去するエッチャントによるリフトオフを実施して犠牲層上に形成される隔離層及び電子放出物質を除去し、前記貫通孔の内側領域に前記電子放出物質層によるエミッタを形成する段階と、ｆ）前記電子エミッタを焼成する段階と、を含むことを特徴とする電界放出素子の製造方法を提供する。
【００１８】
前記本発明の製造方法において、前記電子放出物質層は伝導性物質を含むものであって、ペースト、ゾルゲル及びスラリーのうち何れか１つで形成される。前記伝導性物質は銀（Ａｇ）を含むことが望ましい。
【００１９】
また、前記電子放出物質として、ＣＮＴ及びナノパーティクルのうち何れか１つを使用することが望ましい。前記導電性物質は銀（Ａｇ）であり、前記隔離層に抵抗性物質を含むことがさらに望ましい。
【００２０】
一方、前記隔離層は、ペースト、ゾルゲル、そしてスラリー溶液のうち何れか１つで形成することが望ましい。また、前記電子放出物質層は伝導性物質を含むものであって、ペースト、ゾルゲル、そして、スラリーのうち何れか１つで形成することが望ましい。
【００２１】
また、本発明の望ましい実施例によれば、前記電子放出物質層及び犠牲層にフォトレジストが含まれている。そして、前記犠牲層はフォトレジストであり、前記隔離層は、ＩＰＡ希釈液（ＩＰＡ／Ｈ２Ｏ）にポリビニルアルコール（ＰＶＡ）を含有する溶液によって形成されることが望ましい。
【発明の効果】
【００２２】
本発明によれば、隔離層の適用によって高電流の電子放出によって高輝度の電界放出素子が得られる。また、隔離層によってリフトオフが効果的に行われることによって全体的にゲート電極とエミッタとの間の電気的ショートがなく、したがって、欠陥のない電界放出素子が得られる。また、本発明の一実施例によって電子放出物質層の下部に抵抗物質層の存在によって高伝導性の電子放出物質層にくまなく分布されているＣＮＴまたはナノ粒子の放出点まで電流がくまなく供給され、したがって全体面積で均一な分布に電子を放出できる。したがって、局部的な過電流が防止され、結果的には寿命が大きく延びる効果がある。
【発明を実施するための最良の形態】
【００２３】
まず、一般的な構造を有するものとして本発明の製造方法によって製造される電界放出素子の概略的構造を述べる。
【００２４】
図２を参照すれば、基板１０上にカソード電極２０が形成されており、その上にゲート絶縁層３０が形成されている。前記ゲート絶縁層３０には所定直径と深さを有する井戸型貫通孔３０ａが形成されている。前記井戸型貫通孔３０ａの底部に電子放出のためのエミッタ５０ａが備えられている。エミッタ５０ａは前記貫通孔３０ａの底に露出されたカソード電極２０上に形成される。
【００２５】
上記構造は、公知の構造の電界放出素子であって、前記エミッタ５０ａの下部に本発明の製造方法に使われた隔離層の残留物、例えば、抵抗性物質が残留する場合もある。
【００２６】
一方、前記ゲート絶縁層３０上には前記エミッタ５０ａから電子を抽出するゲートホール４０ａを有するゲート電極４０が形成されている。
【００２７】
前記本発明の電子放出物質層５０は電界によって電子放出可能なＣＮＴまたはナノメータサイズの粒子を含む。またさらに効果的な電流供給のために前記エミッタ５０ａには高伝導性の金属粒子、例えば、銀（Ａｇ）またはチタン（Ｔｉ）が含まれることが望ましい。
【００２８】
前記したようにエミッタ５０ａの下部に隔離層の残留物である抵抗性物質が存在する場合、この抵抗性物質は導電性粒子によって伝導性の高いエミッタ５０ａにくまなく分布されているＣＮＴまたはナノ粒子の放出点まで電流がくまなく供給させる役割を果たす。この役割が十分に行われるためには前記抵抗性物質が所定の厚さに形成されることが望ましい。
【００２９】
電界放出素子の製造時、引き起こされうる犠牲層とエミッタ物質間の接触はこれら両者間の反応を誘発させる可能性が非常に高い。これは両物質が共に感光性物質を含む樹脂よりなるためであると見られる。犠牲層の材料として使われる樹脂はノボラック系統の感光性樹脂である。この成分の樹脂に対し溶解性の強い溶媒、例えば、テキサノールが電子放出物質に添加されている場合、犠牲層に対する溶媒の攻撃が不回避である。すなわち、２層の接触で溶解性が強いテキサノールが犠牲層のノボラックマトリックスを溶かせば、溶解されたノボラックマトリックス成分が電子放出物質に存在するアクリルマトリックスと混合されながら２つのマトリックス間の強い結合が誘導される。このような状態になった後には現像液またはリフトオフ用溶媒を利用したエミッタのパターニングが不可能である。したがって、本発明の製造方法は、基本的にリフトオフ時に犠牲層として使われる物質と、エミッタ形成のための電子放出物質間の工程接触を防止するための隔離層とを犠牲層上に形成することである。
【００３０】
以下、本発明による電界放出素子の製造方法の望ましい実施例を詳細に説明する。
【００３１】
図３Ａに示されたように、ソーダライムグラスよりなる基板１０にカソード電極２０を形成する。このために基板１０にまずＩＴＯ物質を蒸着した後、これをフォトリソグラフィ法によってパターニングする。
【００３２】
図３Ｂに示されたように、前記基板１０上にゲート絶縁層３０を形成する。ゲート絶縁層３０はカソード電極２０が部分的に露出される貫通孔３０ａを有する。このようなゲート絶縁層３０はスクリーンプリント法または絶縁物質の蒸着及びパターニング過程などを伴う様々な公知の方法によって形成されうる。
【００３３】
図３Ｃに示されたように、前記ゲート絶縁層３０上にゲート電極４０を形成する。ゲート電極４０は前記貫通孔３０ａに対応するゲートホール４０ａを有し、いわゆる、薄膜工程の金属物質の蒸着及びパターニングまたは厚膜工程の金属ペーストのスクリーンプリントによって形成されうる。
【００３４】
図３Ｄに示されたように、前記貫通孔３０ａの底部を除いてゲート電極４０の表面及び貫通孔３０ａの内壁にリフトオフのための犠牲層６０を形成する。犠牲層６０はペーストを利用したスクリーンプリント、ゾルゲルまたはスラリー溶液を利用したスピンコーティングによって形成した後、ソフトベイク（ｓｏｆｔ−ｂａｋｅ）する。
【００３５】
図３Ｅに示されたように、前記犠牲層６０上に隔離層７０を形成する。隔離層７０も犠牲層６０のようにペーストを利用したスクリーンプリント、ゾルゲルまたはスラリー溶液を利用したスピンコーティングによって形成した後、ソフトベイクする。ここで、前記隔離層７０を形成するための物質は前記犠牲層６０と反応性がないか工程上妨害されない程度の極めて弱い反応性を有することが必要である。このような非反応性は前記隔離層７０上に形成される電子放出物質に対しても維持されなければならない。そして、前記隔離層７０には前述したようにエミッタ下部に対する抵抗物質層の形成のために抵抗性物質が含まれていることが望ましく、また、感光性フォトレジストも含まれうる。ここで使われうる抵抗性物質としては、ＳｉＯ２、ＭｇＯ、ａ−Ｓｉ、ｐ−Ｓｉがあり、このうちの少なくとも何れか１つを含むことができる。また、前記隔離層７０が抵抗性物質を含まずに単純に電子放出物質と犠牲層６０との接触を防止するための手段としてのみ適用される場合、隔離層７０は犠牲層６０のような形態で前記貫通孔３０ａ下部には形成されず、カソード２０を覆わないようにすることが望ましい。
【００３６】
図３Ｆに示されたように、フォトレジスト及び電子放出が可能な物質、例えば、ＣＮＴまたはナノ粒子を含む電子放出物質層５０を形成する。このペーストには効果的な電流供給のための導電性粒子、例えば、銀（Ａｇ）が含まれることが望ましい。このような電子放出物質層５０は、ペーストを利用したスクリーンプリント、ゾルゲルまたはスラリー溶液を利用したスピンコーティングによって形成できる。
【００３７】
図３Ｇに示されたように、加熱または紫外線によって犠牲層６０及び電子放出物質層５０をキュアリングする。
【００３８】
図３Ｈに示されたように、エッチャントを利用して前記犠牲層６０を除去するリフトオフを実施して前記貫通孔３０ａの底の中央にのみ隔離層の残留部分７０ａ及び電子放出物質層による初期形態のエミッタ５０ａを形成する。ここで、前記残留部分７０ａは隔離層７０の形態によって存在しない場合がある。
【００３９】
図３Ｉに示されたように、所定温度下で、焼結して前記エミッタ５０ａを完全に硬化させながら収縮させることによってエミッタ５０ａの上端部がゲートホール４０ａの下部に下がる。焼結によれば、隔離層の残留物７０ａのうち熱分解性成分全てが除去され、抵抗性物質は非常に薄く残留する。
【００４０】
前記のような本発明の製造方法の特徴は、犠牲層と電子放出物質層との間に隔離層を介在させることによってフォトレジストが含まれた犠牲層と電子放出物質層間の反応を防止する。したがって、これらの間の反応及びそれによる強い結合を防止することによってエミッタ形成のためのリフトオフを効果的に行える。
【００４１】
一方、前記のように本発明の一実施例によってエミッタの下部に抵抗物質層が存在する場合、この抵抗物質層によって伝導性の高い電子放出物質層に電流がくまなく供給されて、エミッタ全体に均一な分布の電子放出が可能となる。
【００４２】
図４Ａ及び図４Ｂは、犠牲層及び隔離層の適用なしにスクリーンプリント及びフォトリソグラフィを利用する従来方法によって製造された電界放出素子の全体的な電子放出を示す表示素子の写真である。ここで、図４Ａは、アノード電圧が１ｋＶ、ゲート電圧が５５Ｖ、電子放出電流が３６７.５μＡである状態での画面輝度を示し、図４Ｂは、アノード電圧が１ｋＶ、ゲート電圧が５０Ｖ、電子放出電流が５８.６μＡである状態での画面輝度を示す。
【００４３】
図５Ａ及び図５Ｂは、本発明によって製造された電界放出素子の全体的な電子放出を示す表示素子の写真である。ここで、図５Ａは、アノード電圧が１ｋＶ、ゲート電圧が５５Ｖ、電子放出電流が１.１３ｍＡである状態での画面輝度を示し、図５Ｂは、アノード電圧が１ｋＶ、ゲート電圧が６０Ｖ、電子放出電流が２ｍＡである状態での画面明度を示す。
【００４４】
図４Ａ、４Ｂ及び図５Ａ、５Ｂを比較してみれば分かるように、従来方法によって製造された電界放出素子は電流が低いだけでなく電子放出が起きない欠陥が非常に大きく現れる一方、本発明によって製造された電界放出素子は電気的ショートによる欠陥が現れていないだけでなく電流が非常に高く。全体的に均一な輝度を実現することが分かる。
【００４５】
図６Ａは、本発明によって製造された電界放出素子のアノード電流−ゲート電圧特性グラフであり、図６Ｂは、輝度−ゲート電圧特性を示すグラフである。図６Ａを通じて分かるように本発明によって製造された電界放出素子は非常に高い電流と輝度とを示す。ここで、図６Ｂは、発光面とセンサーとの距離が約６ｃｍ程度維持された状態で測定されたものであるために実際の輝度は図６Ｂの結果に比べて大きく現れるであろう。
【００４６】
本発明は図面に示された実施例を参考に説明されたが、これは例示的なものに過ぎず、当業者であれば、これより多様な変形及び均等な他の実施例が可能であることが理解できるであろう。したがって、本発明の真の技術的保護範囲は特許請求の範囲に限って定められねばならない。
【産業上の利用可能性】
【００４７】
前記本発明による電界放出素子は電子放出が要求する素子、例えば、ディスプレー素子に適用されることができる。
【図面の簡単な説明】
【００４８】
【図１Ａ】従来電界放出素子の製造方法を説明する工程図である。
【図１Ｂ】図１Ａに続く従来電界放出素子の製造方法を説明する工程図である。
【図１Ｃ】図１Ｂに続く従来電界放出素子の製造方法を説明する工程図である。
【図１Ｄ】図１Ｃに続く従来電界放出素子の製造方法を説明する工程図である。
【図１Ｅ】図１Ｄに続く従来電界放出素子の製造方法を説明する工程図である。
【図１Ｆ】図１Ｅに続く従来電界放出素子の製造方法を説明する工程図である。
【図１Ｇ】図１Ｆに続く従来電界放出素子の製造方法を説明する工程図である。
【図２】本発明によって製造される一般的な構造の電界放出素子の概略的断面図である。
【図３Ａ】本発明による電界放出素子の製造方法の一実施例を示す工程図である。
【図３Ｂ】図３Ａに続く本発明による電界放出素子の製造方法の一実施例を示す工程図である。
【図３Ｃ】図３Ｂに続く本発明による電界放出素子の製造方法の一実施例を示す工程図である。
【図３Ｄ】図３Ｃに続く本発明による電界放出素子の製造方法の一実施例を示す工程図である。
【図３Ｅ】図３Ｄに続く本発明による電界放出素子の製造方法の一実施例を示す工程図である。
【図３Ｆ】図３Ｅに続く本発明による電界放出素子の製造方法の一実施例を示す工程図である。
【図３Ｇ】図３Ｆに続く本発明による電界放出素子の製造方法の一実施例を示す工程図である。
【図３Ｈ】図３Ｇに続く本発明による電界放出素子の製造方法の一実施例を示す工程図である。
【図３Ｉ】図３Ｈに続く本発明による電界放出素子の製造方法の一実施例を示す工程図である。
【図４Ａ】犠牲層及び隔離層の適用なしにスクリーンプリント及びフォトリソグラフィを利用する従来方法によって製造された電界放出素子の全体的な電子放出を示す写真である。
【図４Ｂ】犠牲層及び隔離層の適用なしにスクリーンプリント及びフォトリソグラフィを利用する従来方法によって製造された電界放出素子の全体的な電子放出を示す写真である。
【図５Ａ】本発明によって製造された電界放出素子の全体的な電子放出を示す表示素子の写真である。
【図５Ｂ】本発明によって製造された電界放出素子の全体的な電子放出を示す表示素子の写真である。
【図６Ａ】本発明によって製造された電界放出素子のアノード電流−ゲート電圧特性グラフである。
【図６Ｂ】本発明によって製造された電界放出素子の輝度−ゲート電圧特性を示すグラフである。
【符号の説明】
【００４９】
１０    基板、
２０    カソード電極、
３０    ゲート絶縁層、
３０ａ    井戸型貫通孔、
４０    ゲート電極、
４０ａ    ゲートホール、
５０ａ    エミッタ、
６０    犠牲層、
７０    隔離層。
【図１Ａ】
2004247306.tif 000003
【図１Ｂ】
2004247306.tif 000004
【図１Ｃ】
2004247306.tif 000005
【図１Ｄ】
2004247306.tif 000006
【図１Ｅ】
2004247306.tif 000007
【図１Ｆ】
2004247306.tif 000008
【図１Ｇ】
2004247306.tif 000009
【図２】
2004247306.tif 000010
【図３Ａ】
2004247306.tif 000011
【図３Ｂ】
2004247306.tif 000012
【図３Ｃ】
2004247306.tif 000013
【図３Ｄ】
2004247306.tif 000014
【図３Ｅ】
2004247306.tif 000015
【図３Ｆ】
2004247306.tif 000016
【図３Ｇ】
2004247306.tif 000017
【図３Ｈ】
2004247306.tif 000018
【図３Ｉ】
2004247306.tif 000019
【図６Ａ】
2004247306.tif 000020
【図６Ｂ】
2004247306.tif 000021
【図４Ａ】
2004247306.tif 000022
【図４Ｂ】
2004247306.tif 000023
【図５Ａ】
2004247306.tif 000024
【図５Ｂ】
2004247306.tif 000025