(57)【要約】【課題】開発時間が短く、テストが容易で、歩留まりが高く、超多ピンを有し、チップサイズの制限が無く、高周波特性が良く、放熱効果が良く、信頼性が高く、コストが低いマルチチップ集積モジュールを提供する。【解決手段】マルチチップ集積モジュールは、透明基板と、少なくとも二つのチップと、回路基板とを備える。透明基板の一表面には少なくとも一つの回路層が設けられ、回路層には、内部電気接続用の回路と複数の接続パッドとが設けられる。複数のチップはそれぞれフリップチップボンディングによって透明基板に設けられることで、複数のチップと内部電気接続用回路とによって一つの回路システムを構成する。回路基板には少なくとも一つの回路層が設けられ、複数のチップが設けられた透明基板と実装する。透明基板の接続パッドは、回路基板の回路層と電気的に接続する。【選択図】図1A
2004088112.tif 000002
【特許請求の範囲】
【請求項１】
　一表面には少なくとも一つの回路層が設けられ、前記回路層には、内部電気接続用回路と複数の接続パッドとが設けられる透明基板と、
　それぞれフリップチップボンディングによって前記透明基板に設けられ、前記内部電気接続用回路と一つの回路システムを構成する少なくとも二つのチップと、
　前記複数のチップが設けられた前記透明基板と実装し、少なくとも一つの回路層が設けられ、前記透明基板の前記接続パッドは、前記回路層と電気的に接続する回路基板と、
を備えることを特徴とするマルチチップ集積モジュール。
【請求項２】
　前記透明基板はガラス基板であることを特徴とする請求項1に記載のマルチチップ集積モジュール。
【請求項３】
　前記透明基板の前記複数の接続パッド上には、さらにそれぞれバンプを形成することにより、前記複数の接続パッドが前記回路基板の回路層と電気的に接続することを特徴とする請求項1に記載のマルチチップ集積モジュール。
【請求項４】
　前記透明基板の前記内部電気接続用回路の部分には、複数のバンプを形成し、前記複数のチップは、それぞれフリップチップボンディングによって前記内部電気接続用回路の前記複数のバンプと電気的に接続することにより、前記透明基板に設けられることを特徴とする請求項1に記載のマルチチップ集積モジュール。
【請求項５】
　前記回路基板には中空部が設けられ、前記透明基板を前記回路基板と実装する際に、前記複数のチップが前記回路基板の前記中空部に収納されることを特徴とする請求項1に記載のマルチチップ集積モジュール。
【請求項６】
　前記複数のチップの裏面にはそれぞれ放熱素子が設けられることを特徴とする請求項5に記載のマルチチップ集積モジュール。
【請求項７】
　前記回路基板は、プリント回路基板であることを特徴とする請求項１に記載のマルチチップ集積モジュール。
【請求項８】
　前記透明基板には、さらに少なくとも一つの受動素子が設けられ、前記受動素子は、前記透明基板の前記内部電気接続用回路と電気的に接続することを特徴とする請求項１に記載のマルチチップ集積モジュール。
【請求項９】
　前記透明基板には、さらに少なくとも一つの能動素子が設けられ、前記能動素子は、前記透明基板の前記内部電気接続用回路と電気的に接続することを特徴とする請求項１に記載のマルチチップ集積モジュール。
【請求項１０】
　一表面に少なくとも一つの回路層が設けられ、前記回路層に内部電気接続用回路が設けられ、前記内部電気接続用回路の部分に複数のバンプが形成される透明基板と、
　それぞれフリップチップボンディングによって前記内部電気接続用回路の前記複数のバンプと電気的に接続し、前記内部電気接続用回路と一つの回路システムを構成する少なくとも二つのチップと、
を備えることを特徴とするマルチチップ集積モジュール。
【請求項１１】
　前記透明基板の前記回路層には、さらに外部電気接続用の複数の接続パッドが設けられ、前記複数の接続パッドにはそれぞれバンプが形成されることを特徴とする請求項１０に記載のマルチチップ集積モジュール。
【請求項１２】
　前記透明基板は、ガラス基板であることを特徴とする請求項１０に記載のマルチチップ集積モジュール。
【請求項１３】
　前記透明基板には、さらに少なくとも一つの受動素子が設けられ、前記受動素子は、前記透明基板の前記内部電気接続用回路と電気的に接続することを特徴とする請求項１０に記載のマルチチップ集積モジュール。
【請求項１４】
　前記透明基板には、さらに少なくとも一つの能動素子が設けられ、前記能動素子は、前記透明基板の前記内部電気接続用回路と電気的に接続することを特徴とする請求項１０に記載のマルチチップ集積モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、マルチチップ集積モジュールに関し、特に透明基板を有するマルチチップ集積モジュールに関する。
【背景技術】
【０００２】
　電子システムの機能がますます強くなると同時に、その体積も軽型、薄型、小型になり、従来の集積回路パッケージ（IC package）とプリント回路板（printed circuit board, printed wiring board）の製造技術はすでに要求に応えられないため、より多くの複雑な機能を単一回路チップや単一パッケージに集積（integrate）することは、重要な課題になりつつある。
【０００３】
　より多くの複雑な機能を単一回路チップに集積することについては、その機能はすでに一つのシステムになる場合、システムオンチップ（SoC, system on chip）と称する。システムオンチップには、利点がある一方、欠点もある。それらの欠点として、例えば、
１．一番目のシリコンの生成時間(first silicon time)が長すぎる。即ち、ＩＣデザインの困難度が高くになるため、ＩＣデザインから一番目のチップの時間間隔は市場の要求に応えられない。
２．複数のプロバイダに異なる生?製造の知的所有権(ＩＰ)を購入する必要がある。即ち、シリコン知的所有権(ＳＩＰ)を購入しなければならない。
３．異なる機能と異なる工程のチップを同一のチップに集積することは容易ではない。一般的に、集積後のチップの性能が低下することになる。
４．テストが難しくなる。
５．歩留まりが低すぎる。
【０００４】
　上述したシステムオンチップの欠点に鑑みて、異なるチップを同一のパッケージ体にパッケージングする技術は開発され、例えば、マルチチップパッケージ（MCP, multi-chips package）またはマルチチップモジュール(ＭＣＭ)技術である。そして、マルチチップパッケージの技術はある程度まで発展した後、同一のパッケージ体に位置する各チップ間の連合機能は、すでに一つのシステムに見なすことができ、これは、システムインパッケージ（SiP, system in package）と称する。しかし、MCP/MCMまたはSiPについては、一部のシステムオンチップの欠点を解決することができるが、まだ他の欠点がある。
１．一般のマルチチップパッケージ、マルチチップモジュールまたはシステムインパッケージは、何れも、相互連結の密度が極めて高い基板を提供する必要があるため、コストは高くなる。
２．スタックトダイ(stacked die)の方式でマルチチップパッケージを行う場合には、チップサイズが制限される。
３．超多ピン(high pin-count)パッケージについては、製造が困難である。
【０００５】
　従って、マルチチップを単一チップに集積することや、マルチチップを一つのパッケージ体に集積することは、現在の技術上では何れも欠点がある。このため、上述した欠点を解決するマルチチップの集積技術を提供することは、重要な課題となっている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　本発明は、上記問題を鑑みてなされたものであり、従来のSoC及SiP等の関連技術と異なり、基板の材料及びチップ集積の関連技術の開発に着目した。
【０００７】
　本発明は、開発時間が短く、テストが容易で、歩留まりが高く、チップサイズの制限が無く、高周波特性が良く、放熱効果が良く、信頼性が高いマルチチップ集積モジュールを提供することを目的とする。
【０００８】
　また、本発明は、開発時間が短く、テストが容易で、歩留まりが高く、超多ピンを有し、チップサイズの制限が無く、高周波特性が良く、放熱効果が良く、信頼性が高く、コストが低いマルチチップ集積モジュールを提供することをもう一つの目的とする。
【課題を解決するための手段】
【０００９】
　本発明の一つの特徴として、精密な回路が形成された透明基板をマルチチップの基板とし、各チップはフリップチップボンディングによって透明基板に設けられ、前記透明基板は、回路基板に位置され、且つ前記透明基板に形成された接続パッドによって前記回路基板と電気的に接続する。
【００１０】
　また、本発明のもう一つの特徴として、精密な回路が形成された透明基板をマルチチップの基板とし、前記透明基板の一表面には少なくとも一つの回路層が設けられ、前記回路層には、内部電気接続用の回路と外部接続用の複数の接続パッドとが設けられ、前記内部電気接続用の回路の部分にはバンプが形成されることにより、各チップをフリップチップボンディングによって前記透明基板に設けている。
【００１１】
　上記目的を達成するために、本発明によるマルチチップ集積モジュールは、透明基板と、少なくとも二つのチップと、回路基板とを備える。前記透明基板の一表面には少なくとも一つの回路層が設けられ、前記回路層には、内部電気接続用の回路と複数の接続パッドとが設けられる。複数のチップはそれぞれフリップチップボンディングによって前記透明基板に設けられることで、前記複数のチップと前記内部電気接続用回路とによって一つの回路システムを構成する。前記回路基板には少なくとも一つの回路層が設けられ、前記複数のチップが設けられた前記透明基板と実装する。前記透明基板の接続パッドは、前記回路基板の前記回路層と電気的に接続する。なお、本発明において、前記回路基板には中空部を設けることもできる。これにより、前記透明基板を前記回路基板と実装する際に、複数のチップが前記回路基板の前記中空部に収納される。
【００１２】
　また、本発明によるマルチチップ集積モジュールは、透明基板と、少なくとも二つのチップとを備える。前記透明基板の一表面には少なくとも一つの回路層が設けられ、前記回路層には、内部電気接続用の回路と外部接続用の複数の接続パッドとが設けられ、前記内部電気接続用の回路の部分にはバンプが形成され、複数のチップはそれぞれフリップチップボンディングによって前記内部電気接続用回路のバンプと電気的に接続することにより、前記複数のチップと前記内部電気接続用の回路とによって一つの回路システムを構成する。さらに、外部と接続するために、複数の接続パッド上にそれぞれバンプを形成することもできる。
【発明の効果】
【００１３】
　本発明のマルチチップ集積モジュールによれば、透明基板はガラス基板でもよいため、ガラス基板とチップのシリコン材料の熱膨張係数が近いので、透明基板のチップと電気接続用の内部電気接続用回路のサイズとピッチは、チップレベルに属するサイズとピッチを形成することができる。さらに、透明基板の回路層の各回線のサイズとピッチも相対的に縮小することができるので、透明基板の面積を大幅に縮小することができる。また、異なる機能のチップをそれぞれフリップチップボンディングによって透明基板上に接合することのみで済むので、開発時間が短く、テストが容易で、歩留まりが高く、チップサイズの制限が無い利点を有する。また、透明基板、特にガラス基板を使用するため、極めて高い絶縁性を提供することができ、寄生容量と寄生リーク抵抗による高周波信号の減衰現象を低減することができるため、良い高周波特性を有する。また、ガラス基板の熱膨張係数は、半導体チップの熱膨張係数と近いため、マルチチップパッケージ内部の材料の熱膨張係数の相違による信頼性の低下を避けることができる。また、各チップは、フリップチップボンディングによって透明基板に接合され、チップの裏面によって放熱でき、且つ回路基板は、複数のチップを収納できる中空部を有するため、良い放熱効果を有する。もちろん、回路基板は一般のプリント回路板である場合、このようなマルチチップ集積モジュールもコストを低減することができる。
【００１４】
　また、本発明のマルチチップ集積モジュールによれば、透明基板ガラス基板でもよいため、ガラス基板とチップのシリコン材料の熱膨張係数が近いので、透明基板のチップと電気接続用の内部電気接続用回路のサイズとピッチは、チップレベルに属するサイズとピッチを形成することができる。さらに、透明基板の回路層の各回線のサイズとピッチも相対的に縮小することができるので、透明基板の面積を大幅に縮小することができる。また、異なる機能のチップをそれぞれフリップチップボンディングによって透明基板上に接合することのみで済むので、開発時間が短く、テストが容易で、歩留まりが高く、チップサイズの制限が無い利点を有する。また、透明基板、特にガラス基板を使用するため、極めて高い絶縁性を提供することができ、寄生容量と寄生リーク抵抗による高周波信号の減衰現象を低減することができるため、良い高周波特性を有する。また、ガラス基板の熱膨張係数は、半導体チップの熱膨張係数と近いため、マルチチップパッケージ内部の材料の熱膨張係数の相違による信頼性の低下を避けることができる。さらに、各チップと透明基板の内部電気接続用回路とによって一つの回路システムを構成し、且つ複数の接続パッド上にはそれぞれ予めバンプを形成するため、BGAパッケージ技術のバンプ二次元配置効果と類似する効果があり、言い換えれば、超多ピンの機能を有する。また、各チップは、フリップチップボンディングによって透明基板に接合されるため、チップの裏面によって放熱でき、良い放熱効果を有する。また、透明基板は、ガラス基板でもよいため、ガラス基板のコストは、他の基板より遥かに安いので、コストを低減することができる。また、内部電気接続用回路の部分には、チップと電気接続用のバンプが形成されるため、予め各チップにバンプを形成するので、さらにコストを低減することができる。
【発明を実施するための最良の形態】
【００１５】
　以下、図１〜図７を參照しながら、本発明による実施例１のマルチチップ集積モジュールについて説明する。
【実施例１】
【００１６】
　図１Ａ、図２、図３に示すように、本発明による実施例１のマルチチップ集積モジュール１は、透明基板１１と、少なくとも二つのチップ１２、１２と、回路基板１３とを備える。
【００１７】
　透明基板１１の一表面には少なくとも一つの回路層１１０が設けられる。回路層１１０には内部電気接続（electrical inter-connection）用回路１１１と複数の接続パッド１１２（electrical pad）とが設けられる。本発明において、透明基板１１は例えばガラス基板であり、複数の接続パッド１１２上には、さらにそれぞれバンプ１１３を形成することができる。なお、図２、図３に示すように、バンプ１１３は、例えばはんだバンプ(solder bump)であり、または図１に示すように、バンプ１１３は、例えば金バンプ、または銅バンプである。
【００１８】
　複数のチップ１２はそれぞれフリップチップボンディング(flip-chip bonding)によって透明基板１１上に設けられる。これにより、複数のチップ１２と内部電気接続用回路１１１とによって一つの回路システムを構成する。本発明において、図１Ｂ、図１Ｃに示すように、フリップチップボンディングは、相互連結の材料として異方性導電フィルム(ACF)１７１を採用し、チップ１２を透明基板１１上に固着する。また、図１Ｂに示すように、チップ１２を透明基板１１上に固着する際に、予めチップ１２の接続パッド１２２上にバンプ１２１(通常、金バンプ)を形成し、それから、異方性導電フィルム(ACF)の導電性粒子1711(通常、金粒子)を介して透明基板１１上の内部電気接続用回路１１１と電気的に接続することもできる。または、図１Ｃに示すように、予め透明基板１１上の内部電気接続用回路１１１にバンプ１１４(通常、金バンプ)を形成し、それから異方性導電フィルム(ACF)中の導電性粒子１７１１(通常、金粒子)を介して、チップ１２に電気的に接続することもできる。フリップチップボンディングには、ACFの外に、はんだバンプによってフリップチップを接合することもできる。図３に示すように、透明基板１１上の内部電気接続用回路１１１上にははんだバンプ１１４を形成し、それからダイ(die)を透明基板１１上の内部電気接続用回路１１１上に実装することもできる。もちろん、上述した方式以外も、他のフリップチップボンディングも適用できる。
【００１９】
　回路基板１３は、複数のチップ１２が設けられた透明基板１１と実装する。回路基板１３には、少なくとも回路層１３１が設けられ、複数のチップ１２が設けられた透明基板１１は、透明基板１１上に形成された接続パッド１１２によって回路基板１３の回路層１３１と電気的に接続する。本発明の実施例において、複数の接続パッド１１２は、複数の接続パッド１１２上に形成されたバンプ１１３によって回路層１３１と電気的に接続する。本発明の実施例において、回路基板13は、例えば、一般のプリント回路板(ＰＣＢ)或いはプリント配線板(ＰＷＢ)であり、またはフレキシブル基板である。本発明の実施例において、一般のプリント回路板(ＰＣＢ)、プリント配線板(ＰＷＢ)またはフレキシブル基板は、ともにプリント回路板と称する。なお、回路基板１３には、中空部１３２を設けることもできる。これにより、透明基板１１を回路基板１３と実装する際に、複数のチップ１２を回路基板１３の中空部１３２内に収納することができる。また、放熱効果を考慮しない場合、回路基板13には中空部を形成しなくても良い（図４、図５に示すように)。但し、この状況では、複数のチップ１２が回路基板１３に接触しないために、複数の接続パッド１１２上のバンプ１１３を大きくにする必要がある。さらに、図６に示すように、回路基板１３には中空部１３２を有する場合、複数のチップ１２の裏面に放熱素子１４を設けることもできる。これにより、その放熱効果をさらに向上することができる。
【００２０】
　また、図７に示すように、本発明の実施例において、複数のチップ１２と内部電気接続用回路１１１とによって一つの回路システムを構成する場合、透明基板１１の内部電気接続用回路１１１上に少なくとも一つの受動素子１５または少なくとも一つの能動素子１６を設置することもできる。これにより、回路システムの機能が強くなり、または製品のテストを便利にする。
【００２１】
　上述したように、本実施例のマルチチップ集積モジュールについては、透明基板１１はガラス基板でもよいため、ガラス基板とチップ12のシリコン材料の熱膨張係数が近いので、透明基板１１上のチップ１２と電気接続用の内部電気接続用回路のサイズとピッチは、チップレベルに属するサイズとピッチを形成することができる。さらに、透明基板１１上の回路層の各回線のサイズとピッチも相対的に縮小することができるので、透明基板１１の面積を大幅に縮小することができる。また、異なる機能のチップをそれぞれフリップチップボンディングによって透明基板１１上に接合することのみで済むので、開発時間が短く、テストが容易で、歩留まりが高く、チップサイズの制限が無い利点を有する。また、透明基板１１、特にガラス基板を使用するため、極めて高い絶縁性を提供することができ、寄生容量と寄生リーク抵抗による高周波信号の減衰現象を低減することができるため、良い高周波特性を有する。また、ガラス基板の熱膨張係数は、半導体チップの熱膨張係数と近いため、マルチチップパッケージ内部の材料の熱膨張係数の相違による信頼性の低下を避けることができる。また、各チップ１２は、フリップチップボンディングによって透明基板１１上に接合され、且つ回路基板は、複数のチップを収納できる中空部を有するため、チップの裏面によって放熱でき、加えてこれらのチップの裏面にはさらに放熱素子１４を設けることもできるので、良い放熱効果を有する。もちろん、回路基板は一般のプリント回路板である場合、このようなマルチチップ集積モジュールもコストを低減することができる。特に、透明基板11は透明であるため、チップ１２が透明基板11に実装されるとき、または透明基板11が表面実装技術(ＳＭＴ)によって回路基板１３上に実装されるとき、その透明特性を利用して欠陥検査を簡単に行うことができ、製品の歩留まりと信頼性を大幅に向上することができる。この点は、一般のパッケージ技術(例えばＢＧＡパッケージ)は、その基板が不透明であるため、この効果が達成できない。
【実施例２】
【００２２】
　以下、図８〜図１２を參照して、本発明による実施例２のマルチチップ集積モジュールについて説明する。なお、実施例２において、実施例1と一部が同じであるため、その説明を省略する。
【００２３】
　図８Ａに示すように、本発明による実施例２のマルチチップ集積モジュール２は、透明基板２１と、少なくとも二つのチップ２２、２２とを備える。
【００２４】
　透明基板２１の一表面には少なくとも一つの回路層２１０が設けられる。回路層２１０には、内部電気接続用回路２１１が設けられる。図８Ａ、図８Ｂ、及図９に示すように、内部電気接続用回路２１１の部分には、複数のバンプ２１４が形成される。また、図１０〜図１２に示すように、外部と接続するために、回路層２１０には、さらに、外部電気接続用の複数の接続パッド２１２が設けられることもでき、これらの接続パッド２１２には、それぞれバンプ２１３を形成することもできる。本発明において、透明基板２１は、例えばガラス基板であり、バンプ２１３とバンプ２１４は、例えばはんだバンプ、または金バンプ、銅バンプである。
【００２５】
　複数のチップ２２は、それぞれフリップチップボンディングによって内部電気接続用回路２１１のバンプ２１４と電気的に接続する。これにより、複数のチップ２２と内部電気接続用の回路２１１とによって一つの回路システムを構成する。図８Ａに示すように、フリップチップボンディングは、相互連結の材料として異方性導電フィルム(ＡＣＦ)２５１を採用し、チップ２２を透明基板２１に固着する。また、図８Ｂに示すように、チップ２２(ダイ)を透明基板２１上に固着する際に、透明基板２１上の内部電気接続用回路２１１上にバンプ２１４(通常、金バンプ) を形成し、それから、異方性導電フィルム(ＡＣＦ)の導電性粒子２５１１(通常、金粒子)を介してチップ２２と電気的に接続する。フリップチップボンディングには、ＡＣＦの外に、はんだバンプによってフリップチップを接合することもできる。図９に示すように、透明基板２１上の内部電気接続用回路２１１上のバンプ２１４は、はんだバンプでもよい。もちろん、上述した方式以外も、他のフリップチップボンディングも適用できる。
【００２６】
　さらに、図１０〜図１２に示すように、本発明において、複数のチップ２２と内部電気接続用回路２１１とによって一つの回路システムを構成する場合、透明基板２１の内部電気接続用回路２１１上に少なくとも一つの受動素子２３または少なくとも一つの能動素子２４を設置することもできる。これにより、回路システムの機能が強くなり、または製品のテストを便利にする。
【００２７】
　上述したように、本実施例のマルチチップ集積モジュールについては、透明基板２１ガラス基板でもよいため、ガラス基板とチップのシリコン材料の熱膨張係数が近いので、透明基板２１上のチップ２２と電気接続用の内部電気接続用回路のサイズとピッチは、チップレベルに属するサイズとピッチを形成することができる。さらに、透明基板２１上の回路層の各回線のサイズとピッチも相対的に縮小することができるので、透明基板２１の面積を大幅に縮小することができる。また、異なる機能のチップをそれぞれフリップチップボンディングによって透明基板２１上に接合することのみで済むので、開発時間が短く、テストが容易で、歩留まりが高く、チップサイズの制限が無い利点を有する。また、透明基板２１、特にガラス基板を使用するため、極めて高い絶縁性を提供することができ、寄生容量と寄生リーク抵抗による高周波信号の減衰現象を低減することができるため、良い高周波特性を有する。また、ガラス基板の熱膨張係数は、半導体チップの熱膨張係数と近いため、マルチチップパッケージ内部の材料の熱膨張係数の相違による信頼性の低下を避けることができる。さらに、各チップ２２と透明基板２１の内部電気接続用回路２１１とによって一つの回路システムを構成し、且つ複数の接続パッド２１２上にはそれぞれ予めバンプ２１３を形成するため、ＢＧＡパッケージ技術のバンプ二次元配置効果と類似する効果があり、言い換えれば、超多ピンの機能を有する。
【００２８】
　また、各チップ２２は、フリップチップボンディングによって透明基板２１上に接合されるため、チップの裏面によって放熱でき、良い放熱効果を有する。また、透明基板２１は、ガラス基板でもよいため、ガラス基板のコストは、他の基板より遥かに安いので、コストを低減することができる。また、内部電気接続用回路の部分には、チップと電気接続用のバンプが形成されるため、予め各チップにバンプを形成するので、さらにコストを低減することができる。特に、透明基板２１は透明であるため、チップ22が透明基板２１に実装されるとき、または透明基板２１が表面実装技術(ＳＭＴ)によって回路基板に実装されるとき、その透明特性を利用して欠陥検査を簡単に行うことができ、製品の歩留まりと信頼性を大幅に向上することができる。この点は、一般のパッケージ技術(例えばＢＧＡパッケージ)は、その基板が不透明であるため、この効果が達成できない。
【００２９】
　以上、本発明の実施例を図面を参照して詳述してきたが、具体的な構成は、これらの実施例に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更などがあっても、本発明に含まれる。
【図面の簡単な説明】
【００３０】
【図１Ａ】本発明による実施例１のマルチチップ集積モジュールを示す断面側面図であり、そのうち、複数のチップは異方性導電フィルム(ＡＣＦ)によって透明基板に実装される。
【図１Ｂ】図１Ａに示す点線位置の部分拡大図である。
【図１Ｃ】図１Ａに示す点線位置の他の部分拡大図である。
【図２】本発明による実施例1のマルチチップ集積モジュールを示す断面側面図であり、そのうち、複数のチップは異方性導電フィルム(ACF)によって透明基板に実装され、前記透明基板は、はんだバンプによって前記回路基板に設けられる。
【図３】本発明による実施例１のマルチチップ集積モジュールを示す断面側面図であり、そのうち、複数のチップははんだバンプによって透明基板に実装され、前記透明基板は、はんだバンプによって前記回路基板に設けられる。
【図４】本発明による実施例１のマルチチップ集積モジュールを示す断面側面図であり、そのうち、前記回路基板には中空部が設けられない。
【図５】本発明による実施例１のマルチチップ集積モジュールを示す断面側面図であり、そのうち、前記回路基板には中空部が設けられない。
【図６】本発明による実施例１のマルチチップ集積モジュールを示す断面側面図であり、そのうち、各チップの裏面には放熱素子が設けられる。
【図７】本発明による実施例１のマルチチップ集積モジュールを示す断面側面図であり、そのうち、透明基板には受動素子または能動素子が設けられ、各チップの裏面には放熱素子が設けられる。
【図８Ａ】本発明による実施例２のマルチチップ集積モジュールを示す断面側面図であり、そのうち、透明基板の回路にはバンプ(金またははんだバンプ)が設けられる。
【図８Ｂ】図８Ａに示す点線位置の部分拡大図である。
【図９】本発明による実施例２のマルチチップ集積モジュールを示す断面側面図であり、そのうち、透明基板の内部電気接続用回路にはバンプ(はんだバンプ)が設けられる。
【図１０】本発明による実施例２のマルチチップ集積モジュールを示す断面側面図であり、そのうち、透明基板の接続パッド上にはバンプ(金または銅)が設けられ、前記透明基板には受動素子または能動素子が設けられる。
【図１１】本発明による実施例２のマルチチップ集積モジュールを示す断面側面図であり、そのうち、透明基板の接続パッド上にはバンプ(はんだバンプ)が設けられ、前記透明基板には受動素子または能動素子が設けられる。
【図１２】本発明による実施例２のマルチチップ集積モジュールを示す断面側面図であり、そのうち、透明基板の内部電気接続用回路にはバンプ(はんだバンプ)が設けられ、前記透明基板の接続パッド上にもバンプ(はんだバンプ) が設けられ、前記透明基板には受動素子または能動素子が設けられる。
【符号の説明】
【００３１】
　1　マルチチップ集積モジュール
　11　透明基板
　110　回路層
　111　内部電気接続用回路
　112　接続パッド
　113　バンプ(はんだバンプ、金バンプ、銅バンプ)
　114　バンプ(はんだバンプ、金バンプ)
　12　チップ
　121　バンプ
　122　接続パッド
　13　回路基板
　131　回路層
　132　中空部
　14　放熱素子
　15　受動素子
　16　能動素子
　171　異方性導電フィルム
　1711　導電性粒子
　2　マルチチップ集積モジュール
　21　透明基板
　210　回路層
　211　内部電気接続用回路
　212　接続パッド
　213　バンプ(はんだバンプ、金バンプ、銅バンプ)
　214　バンプ(はんだバンプ、金バンプ)
　22　チップ
　23　受動素子
　24　能動素子
　251　異方性導電フィルム
　2511　導電性粒子
【図１Ａ】
2004088112.tif 000003
【図１Ｂ】
2004088112.tif 000004
【図１Ｃ】
2004088112.tif 000005
【図２】
2004088112.tif 000006
【図３】
2004088112.tif 000007
【図４】
2004088112.tif 000008
【図５】
2004088112.tif 000009
【図６】
2004088112.tif 000010
【図７】
2004088112.tif 000011
【図８Ａ】
2004088112.tif 000012
【図８Ｂ】
2004088112.tif 000013
【図９】
2004088112.tif 000014
【図１０】
2004088112.tif 000015
【図１１】
2004088112.tif 000016
【図１２】
2004088112.tif 000017