(57)【要約】【課題】マイグレーションの発生がない電極材料、および電子部品を提供する。【解決手段】サーミスタの電極材料、および導電材料として二酸化ルテニウム（ＲｕＯ２）、または酸化ルテニウム化合物からなる導電性金属酸化物を使用する。より具体的には、二酸化ルテニウム（ＲｕＯ２）、または酸化ルテニウム化合物からなる導電性金属酸化物と、ガラス粉と、ビヒクルとを混合して電極組成物を得て、それを電子部品の電極に使用する。【選択図】　　　　図２
2004088019.tif 000002
【特許請求の範囲】
【請求項１】
二酸化ルテニウム（ＲｕＯ２）、あるいは酸化ルテニウム化合物からなる導電性金属酸化物と、ガラス粉と、ビヒクルとを混合してなることを特徴とする電極組成物。
【請求項２】
二酸化ルテニウム（ＲｕＯ２）、あるいは酸化ルテニウム化合物からなる導電性金属酸化物を３０乃至１００重量パーセント、およびガラス粉を０乃至７０重量パーセント含有することを特徴とする電極組成物。
【請求項３】
二酸化ルテニウム（ＲｕＯ２）、あるいは酸化ルテニウム化合物からなる導電性金属酸化物とガラス粉とをそれぞれ（７０乃至９０）：（５乃至３０）の重量比で混合し、前記混合物全体に対して３０乃至５５重量パーセントのビヒクルを混合してなることを特徴とする電極組成物。
【請求項４】
請求項１乃至３のいずれかに記載の電極組成物を使用して電極を形成したことを特徴とする電子部品。
【請求項５】
前記電極間に形成する抵抗材として、マンガン（Ｍｎ）、コバルト（Ｃｏ）、および鉄（Ｆｅ）それぞれを１：１：（０乃至０．６）のモル比で含有するサーミスタペーストと、二酸化ルテニウム（ＲｕＯ２）と、ガラス粉と、ビヒクルとを使用したことを特徴とする請求項４記載の電子部品。
【請求項６】
対向する前記電極間にサーミスタ層として前記抵抗材を挟み込んだ構造を有することを特徴とする請求項５記載の電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、サーミスタ素子、チップ抵抗器等に使用する電極組成物（電子部品用電極ペースト）、およびそれを用いた電子部品に関するものである。
【０００２】
【従来の技術】
近年における電子機器の小型化、高性能化に伴い、それらの機器に使用される回路部品も、機器の小型軽量化の要求に応えるべく、小型で高性能なものが開発されている。すなわち、これらの機器に使用する電子部品も、その容積を小さくしたり、実装に要する面積を最小に抑える等、小型化のための設計が行われている。
【０００３】
また、これらの電子部品の電極材料には、従来より銀（Ａｇ）、または銀（Ａｇ）／パラジウム（Ｐｄ）等の合金材料が、広く使用されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、Ａｇ系の材料は、電圧がかかった状態で水分が存在する環境下では、電解作用による金属の移行現象であるマイグレーションを起こして、抵抗値の低下や短絡が発生する。そして、かかるマイグレーションの発生により、機器の性能低下や安全面における問題が生じる。
【０００５】
特に近年は、電子部品の小型化によって電極間隔が狭くなり、また、積層部品の場合、低抵抗化あるいは高性能化のため、積層する層を薄くする傾向にあり、上述した問題が重大化しつつあることも無視できない。
【０００６】
【課題を解決するための手段】
本発明は、上述した課題に鑑みてなされたもので、その目的とするところは、マイグレーションの発生がない電極組成物および電子部品を提供することである。
【０００７】
かかる目的を達成し、上述した課題を解決する一手段として、例えば、以下の構成を備える。すなわち、本発明に係る電極組成物は、二酸化ルテニウム（ＲｕＯ２）、あるいは酸化ルテニウム化合物からなる導電性金属酸化物と、ガラス粉と、ビヒクルとを混合してなることを特徴とする。
【０００８】
上述した課題を解決する他の手段として、例えば、以下の構成を備える。すなわち、本発明に係る電極組成物は、二酸化ルテニウム（ＲｕＯ２）、あるいは酸化ルテニウム化合物からなる導電性金属酸化物を３０〜１００重量パーセント、およびガラス粉を０〜７０重量パーセント含有することを特徴とする。
【０００９】
さらに、上述した課題を解決する他の手段として、例えば、以下の構成を備える。すなわち、本発明に係る電極組成物は、二酸化ルテニウム（ＲｕＯ２）、あるいは酸化ルテニウム化合物からなる導電性金属酸化物とガラス粉とをそれぞれ（７０〜９０）：（５〜３０）の重量比で混合し、前記混合物全体に対して３０〜５５重量パーセントのビヒクルを混合してなることを特徴とする。
【００１０】
また、上述した課題を解決する他の手段として、例えば、以下の構成を備える。すなわち、本発明に係る電子部品は、上記の発明に係る電極組成物を使用して電極を形成したことを特徴とする。
【００１１】
例えば、上記の電極間に形成する抵抗材として、マンガン（Ｍｎ）、コバルト（Ｃｏ）、および鉄（Ｆｅ）それぞれを１：１：（０〜０．６）のモル比で含有するサーミスタペーストと、二酸化ルテニウム（ＲｕＯ２）と、ガラス粉と、ビヒクルとを使用したことを特徴とする。
【００１２】
また、例えば、対向する上記の電極間に上記抵抗材をサーミスタ層として挟み込んだ構造を有することを特徴とする。
【００１３】
【発明の実施の形態】
以下、添付図面および表を参照して、本発明に係る実施の形態例を詳細に説明する。ここでは、本実施の形態例に係る厚膜電子部品あるいは積層電子部品（以下、単に電子部品ともいう）としてサーミスタ、およびチップ抵抗器を例に挙げ、その電極材料として、従来のＡｇ系電極に代えて、例えば、二酸化ルテニウムを導電成分とした導電性ペースト（電子部品用電極ペースト）によって電極を形成する。
【００１４】
［実施の形態例１］
本発明の実施の形態例１に係る電子部品として、サーミスタ素子を例にとって説明する。本実施の形態例１に係るサーミスタは、二酸化ルテニウム（ＲｕＯ２）、ガラス粉、およびビヒクルを混合することで、電極材としての導電性ペーストを得る。また、サーミスタ層には、サーミスタペースト、二酸化ルテニウム、ガラス粉、およびビヒクルからなる抵抗材を使用している。
【００１５】
より具体的には、導電成分としての二酸化ルテニウム（ＲｕＯ２）、あるいは、Ｐｂ２Ｒｕ２Ｏ７，Ｂｉ２Ｒｕ２Ｏ７等の酸化ルテニウム化合物からなる導電性金属酸化物より選択した、少なくとも１種類以上の導電物を３０〜１００重量パーセント、後述する基板との密着成分であるガラス粉を０〜７０重量パーセント、そして、ビヒクルとして樹脂を含んだ溶剤を混合して、導電性ペーストを得る。
【００１６】
なお、上記の導電物として、その導電率から二酸化ルテニウム（ＲｕＯ２）が好ましく、その割合も、３０重量パーセント以下では比抵抗が高く、実用的ではない。また、ガラス粉についても、上記の密着性と導電率とから５〜３０重量パーセントであることが好ましい。
【００１７】
本実施の形態例では、より好適な結果が得られる場合として、導電性ペーストについて、例えば、二酸化ルテニウム（ＲｕＯ２）とガラス粉を、重量比（７０〜９０）：（５〜３０）で計り取り、それを十分に混合して混合粉を得た。そして、この混合粉の全体量に対して、ビヒクルを３０〜５５重量パーセント加え、３本ロールミルで混錬して、導電性ペーストを作製した。
【００１８】
ここでガラス粉には、二酸化珪素（ＳｉＯ２）・酸化硼素（Ｂ２Ｏ３）・一酸化鉛（ＰｂＯ）を主成分とし、軟化点７００℃、比重３．５、平均粒径０．９μｍのものを使用した。また、ビヒクルとして、エチルセルロース８重量％含有のブチルカルビトールアセテートを使用した。
【００１９】
一方、抵抗材であるサーミスタペーストを、以下のようにして作製した。すなわち、マンガン（Ｍｎ）：コバルト（Ｃｏ）：鉄（Ｆｅ）＝１：１：（０〜０．６）（モル比）のうち、例えば、Ｍｎ：Ｃｏ：Ｆｅ＝１：１：０．６（モル比）を、１０００℃で２時間、反応させ、それを平均粒径０．９μｍに粉砕して、遷移金属酸化物系のサーミスタ材を得た。そして、得られたサーミスタ材と二酸化ルテニウム、およびガラス粉を、サーミスタ材：二酸化ルテニウム（ＲｕＯ２）：ガラス粉＝（２０〜６０）：（０．１〜１．０）：（３０〜７０）（重量比）のうち、例えば、各々を４４：１：５５（重量比）で混合し、この混合材全体量に対して、さらにビヒクルを（１０〜５０）重量パーセントのうち、例えば、３０重量パーセント添加し、混錬して、サーミスタペーストを作製した。
【００２０】
なお、サーミスタペーストの作製に使用した二酸化ルテニウム（ＲｕＯ２）、ガラス粉、およびビヒクルは、上記の導電性ペーストの作製に使用したものと同様である。
【００２１】
次に、本実施の形態例に係る電子部品（サーミスタ素子）の製造工程について説明する。図１は、本実施の形態例に係るサーミスタの製造工程を示すフローチャートである。また、図２は、本実施の形態例に係るサーミスタの構造を示しており、同図の（ａ）は平面図であり、（ｂ）は断面図である。
【００２２】
サーミスタの絶縁性基体としては、例えば、アルミナ系基板、フォルステライト系基板、ムライト系基板、窒化アルミニウム系基板、ガラスセラミック系基板等を用いることができる。本実施の形態例に係るサーミスタでは、基板としてアルミナ９６ｗｔ％のアルミナ基板（以下、単に基板１という）を使用する。なお、基板形状としては、例えば、製造単位の大きさの、矩形の基板を製造するが、製造する基板の大きさは任意である。
【００２３】
そこで、図１のステップＳ１において、上記の基板１の下面（部品実装時のはんだ面）に、スクリーン印刷により電極の厚膜印刷をし、それを焼成することにより裏面電極５ａ，５ｂを形成する。具体的には、基板１の裏面に、銀ペーストを印刷し、乾燥させて、空気雰囲気中で、例えば８５０℃で焼成して裏面電極５ａ，５ｂを形成する。
【００２４】
次に、ステップＳ２において、基板１の上面に、例えば、スクリーン印刷により、下面電極２として、上述した導電性ペーストの厚膜印刷をし、空気（エアー）雰囲気の下、例えば８５０℃で焼成する。続くステップＳ３では、下面電極２の上にサーミスタ層３を印刷する。そして、このサーミスタ層３を、例えば、空気（エアー）雰囲気の下、８５０℃で焼成する。
【００２５】
ステップＳ４において、サーミスタ層３の上に、上述した導電性ペーストを印刷し、焼成して、上面電極４を形成する。ステップＳ５では、下面電極２および上面電極４それぞれの上に表面電極６ａ，６ｂを形成し、焼成する。そして、ステップＳ６において、上記のようにして形成されたサーミスタ層３等の上にガラスコート厚膜を印刷等し、その後、焼成を行って、保護コート７を形成する。
【００２６】
ステップＳ７では、基板１の端面に、例えば、スッパタリング法によりＮｉＣｒ合金膜を形成し、端部電極７ａ，７ｂを形成する。そして、これらの裏面電極や端部電極の表面を、例えば、ニッケル（Ｎｉ）／スズ（Ｓｎ）めっき処理する。なお、ＮｉＣｒ合金膜の形成は、スパッタリング法に限定されるものではなく、蒸着等により形成してもよい。
【００２７】
このような焼成後における各膜厚は、例えば、下面電極２が２０μｍ、サーミスタ層３が４０μｍ、そして、上面電極４が１４μｍであった。また、下面電極２と上面電極４とが対向する面積は、０．４×０．６５ｍｍ２であった。
【００２８】
次に、電極材料として二酸化ルテニウム（ＲｕＯ２）を使用した、本実施の形態例に係るサーミスタと、電極に銀（Ａｇ）／パラジウム（Ｐｄ）を使用して作製したサーミスタとを比較する。
【００２９】
なお、Ａｇ／Ｐｄ電極を有するサーミスタのＡｇ／Ｐｄの組成等は、Ａｇ：Ｐｄ＝（６０〜８０）：（２０〜４０）（重量パーセント）のうち、例えば、Ａｇ：Ｐｄ＝７０：３０（重量パーセント）、導体抵抗が３５ｍΩ／□以下である。また、このサーミスタは、電極以外は、本実施の形態例に係るサーミスタと同一材料、および同一条件で作製した。
【００３０】
以下の表１は、本実施の形態例に係るサーミスタの、表２は、Ａｇ／Ｐｄ電極を有するサーミスタのそれぞれの抵抗値を測定した結果であり、サンプル数は２０個である。抵抗値の測定条件は、２５℃、７４．１℃であり、オイルバス中で測定した。また、２点間の抵抗値からＢ定数を計算で求めた。
【００３１】
【表１】
2004088019.tif 000003
【００３２】
【表２】
2004088019.tif 000004
【００３３】
このように、電極材料として二酸化ルテニウム（ＲｕＯ２）を使用したサーミスタの場合、従来のように電極にＡｇ／Ｐｄを使用した場合と比較して、抵抗値、およびＢ定数に差はなく、ＲｕＯ２がＡｇ／Ｐｄ電極材料に代替可能であることが分かる。
【００３４】
さらに、本実施の形態例に係るサーミスタと、Ａｇ／Ｐｄ電極を使用した従来のサーミスタとにおいて、強制的にマイグレーションを起こして、それらの電気的な性能を比較した結果について説明する。
【００３５】
ここでは、サーミスタ素子に純水を滴下し、さらに、電極間に５ｍＷ（約６Ｖ）の電力を６０秒間、印加して強制的にマイグレーションを起こした。なお、表３が、本実施の形態例に係るサーミスタについての、表４が、Ａｇ／Ｐｄ電極を有する従来のサーミスタについての測定結果である。
【００３６】
【表３】
2004088019.tif 000005
【００３７】
【表４】
2004088019.tif 000006
【００３８】
これら表３、および表４から分かることは、Ａｇ／Ｐｄ電極を有するサーミスタでは、マイグレーションにより、大きな抵抗値変化が発生したのに対して、二酸化ルテニウム（ＲｕＯ２）を電極として使用した、本実施の形態例に係るサーミスタでは、マイグレーションによる抵抗値変化が起こらないことである。
【００３９】
以上説明したように、本実施の形態例によれば、サーミスタの電極材料、および導電材料として二酸化ルテニウム（ＲｕＯ２）を使用することにより、Ａｇ／Ｐｄを使用した場合と比較して、抵抗値、およびＢ定数に差異はなく、ＲｕＯ２によりＡｇ／Ｐｄ電極材料に代替することができる。
【００４０】
また、二酸化ルテニウム（ＲｕＯ２）をサーミスタ電極として使用することで、マイグレーションの発生を抑止し、それに伴う性能の低下、例えば、抵抗材の抵抗値変化を回避することができる。
【００４１】
なお、上記実施の形態例１に係るサーミスタの形状は、図２に示す平板状のものに限定されず、積層タイプのサーミスタ素子であってもよい。図３は、積層サーミスタ素子の断面構成図である。同図に示す積層サーミスタは、複数のサーミスタ層３３と複数の内部電極（ＲｕＯ２よりなる）３１とが交互に積層する構造を有する。
【００４２】
これらのサーミスタ層３３や内部電極３１には、上記の実施の形態例１に係るサーミスタ素子と同様の導電性ペーストと抵抗材を使用している。また、積層サーミスタの上面側および下面側には、それぞれガラスによる保護コート３６，３７が施され、両端面側には、外部電極３４，３５が配されている。さらに、外部電極３４，３５の表面には、例えば、銀（Ａｇ）／ニッケル（Ｎｉ）めっき、はんだめっきが施されている。
【００４３】
このように、積層タイプのサーミスタ素子においても、電極材料、および導電材料として二酸化ルテニウム（ＲｕＯ２）を使用することにより、その抵抗値、およびＢ定数に関して、従来のＡｇ／Ｐｄを使用した場合と比較しても差異のない特性を得ることができる。同時に、積層する層を薄くしても、マイグレーションの発生を抑えることができる。
【００４４】
［実施の形態例２］
本発明の実施の形態例２に係る電子部品として、チップ抵抗器を例にとって説明する。なお、本実施の形態例２に係るチップ抵抗器における電極材としての導電性ペースト（電子部品用電極ペースト）は、上述した実施の形態例１に係るサーミスタと同様であるため、ここでは、それらの詳細な説明を省略する。
【００４５】
そこで、本実施の形態例に係る電子部品（チップ抵抗器）の製造工程について説明する。図４は、本実施の形態例に係るチップ抵抗器の製造工程を示すフローチャートである。また、図５は、本実施の形態例に係るチップ抵抗器の構造であり、（ａ）は、その平面図、（ｂ）は断面図である。
【００４６】
図５において、基板５１は、所定サイズのチップ形状を有する、例えば、電気絶縁性のセラミックス基板（絶縁性基体）である。基板５１上には、例えば、スクリーン印刷等で抵抗ペーストを塗布した後、焼成して、抵抗層５３を形成する。なお、本実施の形態例２に係るチップ抵抗器においても、基板５１としてアルミナ９６ｗｔ％のアルミナ基板を使用する。
【００４７】
基板５１上の両端部分であって、抵抗層５３の両端には、上述した導電性電極ペースト（ＲｕＯ２よりなる）を厚膜印刷し、それを焼成して、基板５１上に電極５２，５４が形成されている。また、電極５２，５４上には、それらと電気的に接触する上部電極（表面電極）５６ａ，５６ｂが形成され、基板５１下部の端部には、下部電極（裏面電極）５５ａ，５５ｂが形成されている。そして、抵抗層５３の上部等は、ガラス、あるいは樹脂からなる保護コート５７で覆われ、保護されている。
【００４８】
一方、基板５１の各端部側面には、上部電極５６ａ，５６ｂと下部電極５５ａ，５５ｂを電気的に接続するため、これらの電極間に端部電極５７ａ，５７ｂが配設されている。さらに、下部電極５５ａと端部電極５７ａ上には、それらを覆うように、例えば、ニッケル／スズめっき処理がされている。下部電極５５ｂと端部電極５７ｂについても、同様のめっき処理がされている。
【００４９】
次に、図４を参照して、上記の構成を備える本実施の形態例２に係るチップ抵抗器の製造工程を説明する。図４のステップＳ１１において、上述した基板５１を製造する工程を実行する。なお、基板形状としては、例えば、製造単位の大きさの、矩形の基板を製造するが、製造する基板の大きさは任意であり、１つの抵抗器毎の大きさの基板であっても、あるいは多数個分の抵抗器の大きさの基板を同時に製造してもよい。
【００５０】
続くステップＳ１２において、基板５１の下面に、スクリーン印刷により裏面電極の厚膜印刷をし、焼成することにより、下部電極（裏面電極）５５ａ，５５ｂを形成する。具体的には、アルミナ基板の裏面に銀（Ａｇ）ペーストを印刷し、その後、乾燥させて、空気雰囲気中において、例えば、８５０℃で１０分間焼成して、裏面電極を形成する。
【００５１】
次に、ステップＳ１３において、基板５１の上面両端部分に、例えば、スクリーン印刷により、ＲｕＯ２からなる導電性ペーストを厚膜印刷し、焼成して、電極５２，５４を形成する。そして、続くステップＳ１４で、例えば、スクリーン印刷により、電極５２，５４上に電極ペーストを印刷し、焼成することにより、上部電極（表面電極）５６ａ，５６ｂを形成する。ここでは、電極５２，５４として銀ペーストを印刷し、それを乾燥させて、空気雰囲気中で、例えば、８５０℃で１０分間焼成して、表面電極を形成する。
【００５２】
ステップＳ１５では、抵抗体ペーストを、図５に示すように、電極５２，５４、および上部電極（表面電極）５６ａ，５６ｂ間に、その一部が電極５２，５４に重なるように塗布することで、抵抗体ペースト厚膜を形成する。そして、この抵抗体ペースト厚膜を乾燥後、空気（エアー）雰囲気の下、例えば、８５０℃で１０分間、焼成して、抵抗体（抵抗体層）５３を形成する。
【００５３】
なお、抵抗体ペーストを用いて抵抗器を製造する場合における、抵抗体ペーストの焼成方法と焼成後の抵抗体については、抵抗体ペーストを６００℃〜１０００℃で焼成するのが好ましい。
【００５４】
次に、ステップＳ１６において、必要に応じて抵抗体５３のトリミング（抵抗値調整）を行う。このトリミングは、例えば、レーザビームやサンドブラスト等によって、抵抗体５３のパターンに切れ込みを入れることによって抵抗値を調整する。
【００５５】
ステップＳ１７では、上記のように形成された抵抗体層５３の上にガラスコート厚膜を印刷等で形成し、乾燥させた後、焼成を行って、ガラス保護コート５７を形成する。ここでは、抵抗体層５３上に、例えば、硼珪酸亜鉛ガラスペーストを印刷し、その後、それを乾燥させて、空気雰囲気中で、例えば、６００℃で１０分間、焼成して、ガラス保護コート５７を形成する。
【００５６】
なお、ガラスペーストは、硼珪酸亜鉛ガラスペーストに限るものではなく、上述した硼珪酸バリウム系ガラス、硼珪酸カルシウム系ガラス、硼珪酸バリウムカルシウム系ガラス、硼酸鉛系ガラス、硼珪酸鉛亜鉛系ガラス等を用いることができる。
【００５７】
また、例えば、ガラス保護コートと上部電極を覆うようにエポキシ系樹脂をスクリーン印刷等によって形成し、それを硬化させて、絶縁膜としての機能をも有する保護膜であるオーバーコートを形成するようにしてもよい。その後、必要に応じてオーバーコート（保護膜）上にエポキシ系樹脂を印刷し、それを硬化させた後、抵抗値等を表示するための表示部を形成する。
【００５８】
次のステップＳ１８において、Ａブレイク（１次ブレーク）を行い、アルミナ基板を短冊状に分割する。続くステップＳ１９では、短冊上のアルミナ基板の端面にスッパタリング法によりＮｉＣｒ合金膜を形成し、端部電極５７ａ，５７ｂを形成する。なお、ＮｉＣｒ合金膜の形成は、スパッタリング法に限定されるものではなく、蒸着等により形成してもよい。
【００５９】
ステップＳ２０では、Ｂブレイク（２次ブレーク）を行い、端部電極５７ａ，５７ｂを形成した短冊状のアルミナ基板をさらに分割し、個片（チップ）にする。得られた個片（チップ）の大きさは、例えば、１．０ｍｍ×０．５ｍｍである。
【００６０】
そして、ステップＳ２１において、下部電極５５ａ，５５ｂ、および端部電極５７ａ，５７ｂの表面を、例えば、ニッケル（Ｎｉ）／スズ（Ｓｎ）めっき処理をする。
【００６１】
以上のようにして製造された、チップサイズ１．０ｍｍ×０．５ｍｍの抵抗器は、例えば、電極の膜厚が１５μｍ、抵抗体層の厚さが１２μｍであった。また、抵抗体の面積は、０．３×０．３ｍｍ２であった。さらに、レーザトリミングで抵抗体を初期値の１．２倍に切り上げてチップ抵抗器とした。
【００６２】
次に、本実施の形態例２に係るチップ抵抗器の抵抗値を測定した結果を示す。表５は、本実施の形態例に係るチップ抵抗器（サンプル数２０個）について、２５℃における抵抗値の測定結果を示している。
【００６３】
【表５】
2004088019.tif 000007
【００６４】
また、本実施の形態例に係るチップ抵抗器において、強制的にマイグレーションを起こし、その電気的な性能を測定した結果について説明する。表６は、チップ抵抗器に純水を滴下し、さらに、電極間に５Ｖの電圧を６０秒間、印加して強制的にマイグレーションを起こしたときの結果（抵抗値変化率）である。
【００６５】
【表６】
2004088019.tif 000008
【００６６】
このように、二酸化ルテニウム（ＲｕＯ２）をチップ抵抗器の電極として使用した場合、その抵抗値変化率は、無視し得るほど小さく、マイグレーションによる抵抗値変化が発生しないことが分かる。
【００６７】
以上説明したように、本実施の形態例によれば、チップ抵抗器の電極材料として二酸化ルテニウム（ＲｕＯ２）を使用することにより、マイグレーションの発生を抑止し、それに伴う抵抗値変化を回避することができる。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、マイグレーションの発生がない電極材料（電子部品用電極ペースト）、および、それを使用した電子部品を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態例１に係る電子部品用電極ペーストを使用したサーミスタの製造工程を示すフローチャートである。
【図２】実施の形態例１に係るサーミスタの構造を示す図である。
【図３】積層サーミスタ素子の断面構成を示す図である。
【図４】本発明の実施の形態例２に係る電子部品用電極ペーストを使用したチップ抵抗器の製造工程を示すフローチャートである。
【図５】実施の形態例２に係るチップ抵抗器の構造を示す図である。
【符号の説明】
１，５１　　基板
２　　下面電極
３，３３　　サーミスタ層
４　　上面電極
５ａ，５ｂ，５５ａ，５５ｂ　　下部電極（裏面電極）
６ａ，６ｂ，５６ａ，５６ｂ　　上部電極（表面電極）
７，３６，３７，５７　　保護コート
７ａ，７ｂ，５７ａ，５７ｂ　　端部電極
３１　　内部電極
３４，３５　　外部電極
５２，５４　　電極
５３　　抵抗層
５７　　ガラス保護コート
【図１】
2004088019.tif 000009
【図２】
2004088019.tif 000010
【図３】
2004088019.tif 000011
【図４】
2004088019.tif 000012
【図５】
2004088019.tif 000013