(57)【要約】【課題】従来の素子分離構造およびその形成方法では、トレンチ４内部の埋込材料として、シリコン酸化膜５を採用すると、後工程でシリコン基板１上に形成される別のシリコン酸化膜やフォトレジストに対して、エッチング選択比が大きい（エッチング速度が近い）ため、別のシリコン酸化膜やフォトレジスト膜をエッチング除去する際に、いっしょにエッチング除去され、所謂、膜減りが生じた。【解決手段】本発明の素子分離構造およびその形成方法は、シリコン基板１に形成したトレンチ４の内壁は、薄い絶縁被膜としてのシリコン熱酸化膜２で被覆され、トレンチ４内部の大部分は、絶縁性のシリコン酸化膜５で埋込まれ、その上の残りの部分は、高抵抗の多結晶シリコン１０１膜でシリコン基板１表面と面一の高さまで埋込まれている。【選択図】  図１
2004273651.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成されたトレンチ内部を絶縁性の埋込層で埋込んでなる半導体装置の素子分離構造において、前記トレンチ内壁は、薄い絶縁被膜で覆われ、前記トレンチ内部の大部分は、絶縁性の第１の埋込層で埋込まれ、その上の残りの部分は、前記半導体基板上に後工程で形成される形成物に対して、前記第１の埋込層よりもエッチング選択比が小さい第２の埋込層で埋込まれていることを特徴とする半導体装置の素子分離構造。
【請求項２】
前記半導体基板はシリコン基板であり、前記薄い絶縁被膜はシリコン熱酸化膜であり、前記第１の埋込層はシリコン酸化膜であり、前記第２の埋込層は多結晶シリコン膜であり、前記形成物はシリコン酸化膜、あるいは、フォトレジスト膜であることを特徴とする請求項１に記載の半導体装置の素子分離構造。
【請求項３】
前記多結晶シリコン膜の厚さは、３０００Å±１０００Åであることを特徴とする請求項２に記載の半導体装置の素子分離構造。
【請求項４】
前記半導体基板はシリコン基板であり、前記薄い絶縁被膜はシリコン熱酸化膜であり、前記第１の埋込層はシリコン酸化膜であり、前記第２の埋込層はシリコン窒化膜であり、前記形成物はシリコン酸化膜、あるいは、フォトレジスト膜であることを特徴とする請求項１に記載の半導体装置の素子分離構造。
【請求項５】
前記シリコン窒化膜の厚さは、８００Å±２００Åであることを特徴とする請求項４に記載の半導体装置の素子分離構造。
【請求項６】
少なくとも、
半導体基板にトレンチを形成するトレンチ形成工程と、
前記トレンチ内壁を薄い絶縁被膜で被覆する絶縁被膜形成工程と、
絶縁性の第１の埋込層で、前記トレンチ内部の大部分を埋込む第１の埋込工程と、
前記半導体基板上に後工程で形成される形成物に対して、前記第１の埋込層よりもエッチング選択比が小さい第２の埋込層で、前記トレンチ内部の残りの部分を埋込む第２の埋込工程とを含むことを特徴とする半導体装置の素子分離構造の形成方法。
【請求項７】
少なくとも、
半導体基板にトレンチを形成するトレンチ形成工程と、
前記トレンチ内壁を薄い絶縁被膜で被覆する絶縁被膜形成工程と、
絶縁性の第１の埋込層で、前記トレンチ内部を埋込むとともに、前記半導体基板表面を被覆する第１の埋込工程と、
前記半導体基板表面の前記第１の埋込層を除去し、さらに、前記トレンチ内部の前記第１の埋込層に浅い凹部を形成する第１の埋込層除去工程と、
第２の埋込層で、前記凹部を埋込むとともに、前記半導体基板表面を被覆する第２の埋込工程と、
前記半導体基板表面の前記第２の埋込層を除去し、第２の埋込層と前記半導体基板表面とを平坦化する表面平坦化工程とを含むことを特徴とする半導体装置の素子分離構造の形成方法。
【請求項８】
前記半導体基板はシリコン基板であり、前記薄い絶縁被膜はシリコン熱酸化膜であり、前記第１の埋込層はシリコン酸化膜であり、前記第２の埋込層は多結晶シリコン膜であり、前記形成物はシリコン酸化膜、あるいは、フォトレジスト膜であることを特徴とする請求項６、または、請求項７に記載の半導体装置の素子分離構造の形成方法。
【請求項９】
前記多結晶シリコン膜の厚さは、３０００Å±１０００Åであることを特徴とする請求項８に記載の半導体装置の素子分離構造の形成方法。
【請求項１０】
前記半導体基板はシリコン基板であり、前記薄い絶縁被膜はシリコン熱酸化膜であり、前記第１の埋込層はシリコン酸化膜であり、前記第２の埋込層はシリコン窒化膜であり、前記形成物はシリコン酸化膜、あるいは、フォトレジスト膜であることを特徴とする請求項６、または、請求項７に記載の半導体装置の素子分離構造の形成方法。
【請求項１１】
前記シリコン窒化膜の厚さは、８００Å±２００Åであることを特徴とする請求項１０に記載の半導体装置の素子分離構造の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板に形成する素子間を電気的に分離する半導体装置の素子分離構造およびその形成方法に関し、特に、トレンチを形成し、そのトレンチ内部を絶縁物で埋込んでなる半導体装置の素子分離構造およびその形成方法に関する。
【０００２】
【従来の技術】
半導体基板に形成する素子間を電気的に分離する技術として、半導体基板にトレンチを形成し、そのトレンチ内部を絶縁物で埋込んでなる半導体装置の素子分離構造（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ：ＳＴＩ）が知られている。
【０００３】
従来の半導体装置の素子分離構造およびその形成方法の一例を図４〜図６に示す。図４は、半導体基板の断面図であり、図５，図６は、工程順を示す断面図である。
【０００４】
従来の半導体装置の素子分離構造は、図４に示すように、シリコン基板１に形成したトレンチ４の内壁は、薄い絶縁被膜としてのシリコン熱酸化膜２で被覆され、トレンチ４内部は、絶縁性のシリコン酸化膜５でシリコン基板１表面と面一の高さまで埋込まれている。
【０００５】
上記の半導体装置の素子分離構造の形成方法は、先ず、図５（ａ）に示すように、シリコン基板１上に、熱酸化法によりシリコン熱酸化膜２を形成し、続けて、ＣＶＤ法により、シリコン窒化膜３を堆積させる。
【０００６】
次に、図５（ｂ）に示すように、フォトリソグラフィ技術により、シリコン熱酸化膜２およびシリコン窒化膜３をパターニングして、トレンチ形成用のエッチングマスクを形成する。
【０００７】
次に、図５（ｃ）に示すように、このエッチングマスクを用いて、シリコン基板１をドライエッチングし、トレンチ４を形成する。
【０００８】
次に、図５（ｄ）に示すように、熱酸化法により、トレンチ４内壁に薄い絶縁被膜としてのシリコン熱酸化膜２を形成する。
【０００９】
次に、図６（ｅ）に示すように、ＣＶＤ法により、厚いシリコン酸化膜５を形成し、トレンチ４内部を完全に埋込むとともにシリコン基板１表面を被覆する。ここで、シリコン酸化膜５の表面は、トレンチ４を反映した凹凸形状となる。
【００１０】
次に、図６（ｆ）に示すように、シリコン窒化膜３をストッパとしてシリコン酸化膜５の一部を化学機械研磨（ＣＭＰ）し除去する。
【００１１】
次に、図６（ｇ）に示すように、シリコン窒化膜をホットリン酸でウェットエッチングし除去する。
【００１２】
次に、図６（ｈ）に示すように、シリコン熱酸化膜２とシリコン酸化膜５の一部とをウェットエッチングで除去し、トレンチ４内部のシリコン酸化膜５表面とシリコン基板１表面とが平坦になるようにする。
【００１３】
このようにして、トレンチ４の内壁は、薄いシリコン熱酸化膜２で被覆され、トレンチ４内部は、シリコン基板１表面と面一の高さまで絶縁性のシリコン酸化膜５で埋込まれた素子分離構造が完成する。
【００１４】
【非特許文献１】
前田和夫著「はじめての半導体プロセス」工業調査会出版、２０００年１２月１０日、ｐ．１７０−１７１
【００１５】
しかし、上記の半導体装置の素子分離構造の場合、トレンチ４内部を埋込むシリコン酸化膜５は露呈しているため、例えば、後工程で例えば、ＬＯＣＯＳ構造などを形成するときに、シリコン基板１上に形成される別のシリコン酸化膜（図示せず）やフォトレジスト膜（図示せず）をエッチング除去する際に、若干ではあるが、いっしょにエッチング除去されてしまいトレンチ４開口部のシリコン酸化膜５に所謂、膜減りと呼ばれる窪みができると言う問題があった。この窪みは、その後の例えば、ゲート形成などの際の寸法ばらつきの原因となり、結果的に半導体装置の特性のばらつきを招いた。
【００１６】
この不具合は、トレンチ４内部を埋込むシリコン酸化膜５と、後工程で、シリコン基板１上に形成される別のシリコン酸化膜（図示せず）やフォトレジスト（図示せず）とのエッチング選択比が近いために起こる不具合である。
【００１７】
尚、これに対して、トレンチ４内部を埋込む材料をシリコン酸化膜５とせず、高抵抗の多結晶シリコン層（図示せず）とする構成もある。この場合、多結晶シリコン層（図示せず）は、後工程でシリコン基板１上に形成される別のシリコン酸化膜（図示せず）やフォトレジスト膜（図示せず）に対して、エッチング選択比が小さいため、シリコン酸化膜（図示せず）やフォトレジスト膜（図示せず）をエッチング除去する際に、いっしょにエッチング除去される心配は少ない。
【００１８】
しかしながら、トレンチ４内部を多結晶シリコン層（図示せず）で埋込んだ場合、トレンチ４領域に不所望な寄生容量が生じてしまい、この寄生容量が結果的に半導体装置の特性に悪影響を及ぼした。
【発明が解決しようとする課題】
【００１９】
従来の半導体装置の素子分離構造およびその形成方法では、トレンチ４内部の埋込材料として、シリコン酸化膜５を採用すると、後工程でシリコン基板１上に形成される別のシリコン酸化膜（図示せず）やフォトレジスト膜（図示せず）に対して、エッチング選択比が近いため、別のシリコン酸化膜（図示せず）やフォトレジスト膜（図示せず）をエッチング除去する際に、所謂、膜減りが生じた。一方、これに対して、埋込材料として、多結晶シリコン層（図示せず）を採用すると、シリコン酸化膜（図示せず）やフォトレジスト（図示せず）に対して、エッチング選択比が小さいため、所謂、膜減りは生じないが、不所望な寄生容量が生じると言う問題があった。
【００２０】
本発明の目的は、トレンチ内部の埋込材料による原因で、後工程で半導体基板上に形成する酸化膜やフォトレジスト膜のエッチング除去の際に、所謂、膜減りを生じさせることのない半導体装置の素子分離構造およびその形成方法を提供することである。
【００２１】
【課題を解決するための手段】
本発明の半導体装置の素子分離構造は、半導体基板に形成されたトレンチ内部を絶縁性の埋込層で埋込んでなる半導体装置の素子分離構造において、トレンチ内壁は、薄い絶縁被膜で覆われ、トレンチ内部の大部分は、絶縁性の第１の埋込層で埋込まれ、その上の残りの部分は、半導体基板上に後工程で形成される形成物に対して、第１の埋込層よりもエッチング選択比が小さい第２の埋込層で埋込まれていることを特徴とする半導体装置の素子分離構造である。
【００２２】
本発明の半導体装置の素子分離構造の形成方法は、
少なくとも、
半導体基板にトレンチを形成するトレンチ形成工程と、
トレンチ内壁を薄い絶縁被膜で被覆する絶縁被膜形成工程と、
絶縁性の第１の埋込層で、トレンチ内部の大部分を埋込む第１の埋込工程と、
半導体基板上に後工程で形成される形成物に対して、第１の埋込層よりもエッチング選択比が小さい第２の埋込層で、トレンチ内部の残りの部分を埋込む第２の埋込工程とを含むことを特徴とする半導体装置の素子分離構造の形成方法である。
【００２３】
本発明の他の半導体装置の素子分離構造の形成方法は、
少なくとも、
半導体基板にトレンチを形成するトレンチ形成工程と、
トレンチ内壁を薄い絶縁被膜で被覆する絶縁被膜形成工程と、
絶縁性の第１の埋込層で、トレンチ内部を埋込むとともに、半導体基板表面を被覆する第１の埋込工程と、
半導体基板表面の第１の埋込層を除去し、さらに、トレンチ内部の第１の埋込層に浅い凹部を形成する第１の埋込層除去工程と、
第２の埋込層で、凹部を埋込むとともに、半導体基板表面を被覆する第２の埋込工程と、
半導体基板表面の第２の埋込層を除去し、トレンチ内部の第２の埋込層と半導体基板表面とを平坦化する表面平坦化工程とを含むことを特徴とする半導体装置の素子分離構造の形成方法である。
【００２４】
【発明の実施の形態】
本発明の半導体装置の素子分離構造およびその形成方法の一例を図１〜図３に示す。図１は、半導体基板の断面図であり、図２，図３は、工程順を示す断面図である。尚、図４〜図６と同一部分には同一符号を付す。
【００２５】
本発明の半導体装置の素子分離構造は、図１に示すように、シリコン基板１に形成したトレンチ４の内壁は、薄い絶縁被膜としてのシリコン熱酸化膜２で被覆され、トレンチ４内部の大部分は、絶縁性のシリコン酸化膜５で埋込まれ、その上の残りの部分は、高抵抗の多結晶シリコン１０１でシリコン基板１表面と面一の高さまで埋込まれている。
【００２６】
ここで、シリコン酸化膜５は、後工程でシリコン基板１上に形成される別のシリコン酸化膜（図示せず）やフォトレジスト膜（図示せず）に対して、エッチング選択比が大きい（１程度）が、その上に形成した本発明の特徴である多結晶シリコン膜１０１は、シリコン酸化膜（図示せず）やフォトレジスト膜（図示せず）に対して、エッチング選択比が小さい（１／１００程度）。このため、多結晶シリコン膜１０１は、後工程でシリコン基板１上に形成される別のシリコン酸化膜（図示せず）やフォトレジスト（図示せず）をエッチング除去するときに、トレンチ４内部のシリコン酸化膜５がいっしょにエッチングされることを防止するカバーの役目をする。
【００２７】
上記の半導体装置の素子分離構造の形成方法は、先ず、図２（ａ）に示すように、シリコン基板１上に、熱酸化法によりシリコン熱酸化膜２を形成し、続けて、ＣＶＤ法により、シリコン窒化膜３を堆積させる。
【００２８】
次に、図２（ｂ）に示すように、フォトリソグラフィ技術により、シリコン熱酸化膜２およびシリコン窒化膜３をパターニングして、トレンチ形成用のエッチングマスクを形成する。
【００２９】
次に、図２（ｃ）に示すように、このエッチングマスクを用いて、シリコン基板１をドライエッチングし、トレンチ４を形成する。
【００３０】
次に、図２（ｄ）に示すように、熱酸化法により、トレンチ４内壁に薄い絶縁被膜としてのシリコン熱酸化膜２を形成する。
【００３１】
次に、図３（ｅ）に示すように、ＣＶＤ法により、厚いシリコン酸化膜５を形成し、トレンチ４内部を完全に埋込むとともにシリコン基板１表面を被覆する。ここで、シリコン酸化膜５の表面は、トレンチ４を反映した凹凸形状となる。
【００３２】
次に、図３（ｆ）に示すように、シリコン基板１をストッパとしてシリコン酸化膜５，シリコン窒化膜３，シリコン熱酸化膜２をドライエッチングで除去する。このとき、シリコン基板１表面が露出した後も、さらにしばらく、ドライエッチングを継続し、トレンチ４開口部のシリコン酸化膜５に、例えば、３０００Åの深さの凹部１０２を形成する。
【００３３】
次に、図３（ｇ）に示すように、ＣＶＤ法で高抵抗の多結晶シリコン膜１０１ａを成長させて、凹部１０２を埋込むとともに、シリコン基板１表面を被覆する。ここで、多結晶シリコン膜１０１ａの表面は、トレンチ４を反映した凹凸形状となる。
【００３４】
次に、図３（ｈ）に示すように、多結晶シリコン膜を化学機械研磨（ＣＭＰ）し、シリコン基板１表面と多結晶シリコン膜１０１表面とが平坦になるようにする。即ち、トレンチ４内部の大部分を埋込むシリコン酸化膜５を、本発明の特徴である比較的薄い多結晶シリコン膜１０１でカバーする格好となる。ここで、シリコン基板１が化学機械研磨（ＣＭＰ）のストッパとなるため、凹部１０２の深さ（３０００Å）が、ほぼ多結晶シリコン膜１０１のカバーの厚さ（３０００Å）と同じになる。尚、多結晶シリコン膜１０１のカバーの厚さは、化学機械研磨（ＣＭＰ）で若干、過剰に研磨されることを考慮すると厚い方がよいが、厚過ぎると寄生容量が増加するため、３０００Å±１０００Åが好適である。
【００３５】
このようにして、トレンチ４内部の大部分をシリコン酸化膜５で埋込み、その上の残りの部分を多結晶シリコン膜１０１で埋込んだ半導体装置の素子分離構造が完成する。
【００３６】
上記のように、トレンチ４内部の大部分をシリコン酸化膜５で埋込み、その上の残りの部分を多結晶シリコン膜１０１で埋込むと、シリコン酸化膜５に対して多結晶シリコン膜１０１がカバーの役目を果たすため、後工程でシリコン基板１上に形成される別のシリコン酸化膜（図示せず）やフォトレジスト膜（図示せず）をエッチング除去するときに、シリコン酸化膜５がいっしょにエッチングされることを防止できる。また、多結晶シリコン膜１０１の厚さは、比較的薄いため、トレンチ４領域に生じる寄生容量は小さく無視できる。
【００３７】
尚、上記では、トレンチ４内部の大部分をシリコン酸化膜５で埋込み、その上の残りの部分を、後工程でシリコン基板１上に形成される別のシリコン酸化膜（図示せず）やフォトレジスト膜（図示せず）に対して、エッチング選択比が小さい（エッチング速度が遅い）材料の一例として、多結晶シリコン膜１０１で埋込む構成で説明したが、特にこれに限るものではなく、例えば、多結晶シリコン膜１０１の代わりに、シリコン窒化膜（図示せず）を用いる構成であってもよい。但し、この場合、多結晶シリコン膜１０１のように寄生容量を生じる心配がないが、化学機械研磨（ＣＭＰ）での平坦化に適さず、ドライエッチングによるエッチバック平坦化を施す必要がある。尚、シリコン窒化膜（図示せず）のカバーの厚さは、化学機械研磨（ＣＭＰ）での研磨スピードが遅いため、過剰に研磨されるおそれがなく多結晶シリコン膜１０１の場合より薄目でよく、また、厚過ぎるとシリコン酸化膜５との熱膨張率の差による機械的な内部応力が発生するおそれがあり、８００Å±２００Åが好適である。
【００３８】
【発明の効果】
本発明の素子分離構造およびその形成方法によると、トレンチ内部の大部分を埋込む材料の上に、後工程で半導体基板上に形成される酸化膜やフォトレジスト膜に対するエッチング選択比の小さい（エッチング速度の遅い）材料からなるカバーを形成するため、所謂、膜減りを生じさせることがない。
【図面の簡単な説明】
【図１】本発明の素子分離構造の一例の断面図
【図２】本発明の素子分離構造の形成方法の工程順の断面図
【図３】本発明の素子分離構造の形成方法の工程順の断面図
【図４】従来の素子分離構造の一例の断面図
【図５】従来の素子分離構造の形成方法の工程順の断面図
【図６】従来の素子分離構造の形成方法の工程順の断面図
【符号の説明】
１  シリコン基板
２  シリコン熱酸化膜
３  シリコン窒化膜
４  トレンチ
５  シリコン酸化膜
１０１，１０１ａ  多結晶シリコン膜
１０２  凹部
【図１】
2004273651.tif 000003
【図２】
2004273651.tif 000004
【図３】
2004273651.tif 000005
【図４】
2004273651.tif 000006
【図５】
2004273651.tif 000007
【図６】
2004273651.tif 000008