(57)【要約】【課題】各種の半導体基板表面に自在にファセット制御された微細構造体を作製する方法を提供する。【解決手段】所定の結晶方位を有した単結晶半導体基板１表面に、集束イオンビームを照射して、前記単結晶半導体基板１表面を選択的に損傷領域化して、この選択的に損傷領域化した前記単結晶半導体基板１表面を極薄の融液層４に面するようにして、この融液層４を他の半導体基板５と挟み込み、前記単結晶半導体基板１から他の半導体基板５に対して温度勾配が形成されるようにして熱処理を行い、前記損傷領域化した部分を選択的にエッチングさせて、前記単結晶半導体基板１表面にファセット制御された微細構造物８を形成する。【選択図】        図６
2004273610.tif 000002
【特許請求の範囲】
【請求項１】
所定の結晶方位を有した単結晶半導体基板表面に、集束イオンビームを照射して、前記単結晶半導体基板表面を選択的に損傷領域化して、この選択的に損傷領域化した前記単結晶半導体基板表面を極薄の融液層に面するようにして、この融液層を他の半導体基板と挟み込み、前記単結晶半導体基板と他の半導体基板との間で温度勾配が形成されるようにして熱処理を行い、前記損傷領域化した部分にファセット制御された微細構造体を形成する半導体基板表面の微細ファセット形状作製方法。
【請求項２】
前記単結晶半導体基板から他の半導体基板に対して温度勾配を形成して熱処理を行い、前記損傷領域化した部分を選択的にエッチングさせて、前記単結晶半導体基板表面に凹型のファセット制御された微細構造体を形成する請求項１に記載の半導体基板表面の微細ファセット形状作製方法。
【請求項３】
前記他の半導体基板から単結晶半導体基板に対して温度勾配を形成して熱処理を行い、前記損傷領域化した部分を選択的にエピタキシャル成長させて、前記単結晶半導体基板表面に凸型のファセット制御された微細構造体を形成する請求項１に記載の半導体基板表面の微細ファセット形状作製方法。
【請求項４】
前記半導体基板が、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、Ｓｉ、ＩｎＰ、ＳｉＣのいずれかである請求項１〜３のいずれかに記載の半導体基板表面の微細ファセット形状作製方法。
【請求項５】
前記単結晶半導体基板の結晶方位が、（１００）、（１１０）、（１１１）面のいずれかである請求項１〜３のいずれかに記載の半導体基板表面の微細ファセット形状作製方法。
【請求項６】
所定の結晶方位を有した単結晶半導体基板表面に、集束イオンビームを照射して、そのイオンビームドーズ量を制御して、前記単結晶半導体基板表面に選択的に強制酸化膜を形成して、この選択的に強制酸化膜を形成した前記単結晶半導体基板表面を極薄の融液層に面するようにして、この融液層を他の半導体基板と挟み込み、前記単結晶半導体基板と他の半導体基板との間で温度勾配が形成されるようにして熱処理を行い、前記強制酸化膜を形成していない部分にファセット制御された微細構造体を形成する半導体基板表面の微細ファセット形状作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板表面にファセット成長した微細構造物を作製する半導体基板表面の微細ファセット形状作製方法に関する。
【０００２】
【従来の技術】
近年、マイクロエレクトロニクスの中核をなすＵＬＳＩの集積度の向上とともに、これら量子デバイスにおける回路パターンは微細化の一途をたどっている。このため、ナノ領域での微細加工技術の開発が盛んに行われている。
【０００３】
従来、これら量子デバイス回路パターンの微細加工技術の代表的なものとして、パターン転写方式の光リソグラフィーがある。この光リソグラフィー技術は、極紫外光やＸ線を用いることにより高精度化を目指してはいるものの、高精度の微細なマスクを作製する必要があるとともに、フォトレジストを用いるときの解像度の点で限界に近づきつつある。また、これら従来の方法からの拡張では開発コストも無視し得ないものになっており、新しい、微細加工方法の開発が要望されている。
【０００４】
新しい微細加工方法としては、例えば、特許文献１に記載されているものがある。この特許文献１は、シリコン基板へのイオンビーム照射損傷導入によりシリコン基板のヒドラジン（Ｈ２Ｎ４）エッチング耐性が増強するという特性を利用して、イオンビームをドット状、ライン状等にシリコン基板に照射し、その後ヒドラジンエッチングを行い、イオンビーム照射損傷領域化されていない部分をエッチングすることによって、凸形ピラミッド群、或いは凹型ピラミッド群の配列構造を形成するものである。
【０００５】
【特許文献１】
特開２００１−１５４８４号公報
【０００６】
【発明が解決しようとする課題】
この方法では、イオンビーム損傷領域化以外の部分をウェットエッチングすることによって除去し、凸状あるいは凹状の配列構造を形成することは可能である。しかしながら、例えば、凸状あるいは凹状に形成されている部分に、更に、別形態の構造を組み合わせることは困難である。また、ウェットエッチングによって、配列構造体を形成するため、基板には、Ｓｉ基板等のエッチングされやすい基板を選択する必要がある。
【０００７】
本発明は、各種の半導体基板表面に自在にファセット制御された微細構造体を作製する方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記課題を解決するための本発明の半導体基板表面の微細ファセット形状作製方法は、所定の結晶方位を有した単結晶半導体基板表面に、集束イオンビームを照射して、単結晶半導体基板表面を選択的に損傷領域化して、この選択的に損傷領域化した単結晶半導体基板表面を極薄の融液層に面するようにして、この融液層を他の半導体基板と挟み込み、単結晶半導体基板と他の半導体基板との間で温度勾配が形成されるようにして熱処理を行い、単結晶半導体基板の損傷領域化した部分にファセット制御された微細構造体を形成することを特徴とする。また、単結晶半導体基板から他の半導体基板に対して温度勾配を形成して熱処理を行い、単結晶半導体基板の損傷領域化した部分を選択的にエッチングさせて、単結晶半導体基板表面に凹型のファセット制御された微細構造体を形成するものである。また、他の半導体基板から単結晶半導体基板に対して温度勾配を形成して熱処理を行い、単結晶半導体基板の損傷領域化した部分を選択的にエピタキシャル成長させて、単結晶半導体基板表面に凸型のファセット制御された微細構造体を形成するものである。また、半導体基板が、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、Ｓｉ、ＩｎＰ、ＳｉＣのいずれかであるものである。また、単結晶半導体基板の結晶方位が、（１００）、（１１０）、（１１１）面のいずれかであるものである。
【０００９】
半導体基板表面に集束イオンビームを照射して、所定のパターンを形成する。この集束イオンビームの照射によって、半導体基板表面は損傷領域化される。これによって、半導体基板表面の他の結晶状態の部分に比べて、反応性が高まる。なお、ここでいう損傷領域化とは、結晶内部のアモルファス化と表面の損傷とを含めたことをいう。このため、他の半導体基板と融液層を挟み込むことによって、この他の半導体基板に対して温度勾配が形成されるように熱処理を行うと、この温度勾配の方向によって、この損傷領域化された部分が選択的にエッチング、又はエピタキシャル成長するようになる。このとき、集束イオンビームを照射する半導体基板の結晶方位を、例えば、（１００）、（１１０）、（１１１）面のいずれかにすることによって、各結晶方位によってファセット制御された直方体やピラミッド状の凸状又は凹状の微細構造物を作製することができる。なお、半導体基板に制限はなく、半導体基板に合せて融液層を適宜選択することによって、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、Ｓｉ、ＩｎＰ、ＳｉＣ等の半導体基板表面にファセット制御された微細構造物を作製することができる。
【００１０】
また、本発明の半導体基板表面の微細ファセット形状作製方法は、所定の結晶方位を有した単結晶半導体基板表面に、任意のイオンビーム径、イオン電流密度に制御した金属イオンの集束イオンビームを単結晶半導体基板表面に自然に形成されている表面自然酸化膜の存在又は酸素分子放射のもとでの金属イオン打ち込みにより、選択的に強制酸化膜を形成して、この選択的に強制酸化膜を形成した前記単結晶半導体基板表面を極薄の融液層に面するようにして、この融液層を他の半導体基板と挟み込み、前記単結晶半導体基板と他の半導体基板との間で温度勾配が形成されるようにして熱処理を行い、前記強制酸化膜を形成していない部分にファセット制御された微細構造体を形成する。
【００１１】
任意のイオンビーム径、イオン電流密度に制御した金属イオンの集束イオンビームを前記単結晶半導体基板表面に自然に形成されている表面自然酸化膜の存在又は酸素分子放射のもとでの金属イオン打ち込みにより、選択的に強制酸化膜を形成する領域を制限することができる。また、同様に、エピタキシャル成長する領域を制限することが可能となる。
【００１２】
【発明の実施の形態】
以下、図面を参照しつつ本発明に係る半導体基板表面の微細ファセット形状作製方法の実施の形態の一例を説明する。
【００１３】
図１は、単結晶半導体基板１の表面２に集束イオンビーム３を照射している状態を示す図である。図２は、この単結晶半導体基板１の表面２が融液層４に面するようにして、他の半導体基板５とでこの融液層４を挟み込んで熱処理（液相成長）している状態を示す図である。図３は、単結晶半導体基板１の表面２の結晶方位が（１００）面である場合の熱処理後の表面２を示す概略図である。
【００１４】
図１において、１は所定の結晶方位を有した単結晶半導体基板であり、２はこの単結晶半導体基板１の表面であり、３は集束イオンビームを示している。
【００１５】
図１に示すように、本発明に係る半導体基板表面の微細ファセット形状作製方法は、単結晶半導体基板１の表面２に、真空中で集束イオンビーム３を照射する。この集束イオンビーム３には、Ｇａイオン等を使用することが可能である。
【００１６】
集束イオンビーム３の照射、注入により表面２には、イオンが侵入した損傷領域化領域８が形成される。これら損傷領域化領域８は、イオンの注入によって、結晶構造が不安定となり、表面２の他の領域に比べ、反応性が高くなる。このため、後述するように融液層４を介して熱処理を行うと、熱処理時の温度勾配の方向によっては、この損傷領域化領域８の元素が選択的にエッチングされて、融液層４に溶出される。あるいは、エピタキシャル成長するようになる。
【００１７】
次に、図２に示すように、単結晶半導体基板１のイオンが注入された損傷領域化領域８が形成された表面２を極薄の融液層４側に面するようにして、他の半導体基板５とこの融液層４を挟み込む。そして、単結晶半導体基板１の他面側にヒータ６をセットして、単結晶半導体基板１側から他の半導体基板５に対して温度勾配が形成されるように熱処理を行う。このとき、熱処理は密閉容器内で行い、不活性雰囲気もしくは理想的には１０−６Ｐａ以下の圧力下で行うことが好ましい。これによって、熱処理時に不純物の混入を防止することができる。また、熱処理温度は、単結晶半導体基板、融液層等によって異なるが、融液層が形成できる温度であることが好ましい。
【００１８】
ここで、融液層４は、単結晶半導体基板１の材質よりも融点の低い材料であれば特に限定されるものではない。好ましくは、単結晶半導体基板１を構成する元素を含むものであることが好ましい。例えば、単結晶半導体基板１に、ＳｉＣを使用した場合、最も理想的な融液層としてはＳｉが考えられる。このときの処理温度としては１８００℃以上が必要であり、特に、２０００℃以上が好ましい。また、Ｐｒ、Ｄｙ、Ｎｄ、Ｓｃ、Ｔｂなどの金属を融液として使用することも可能である。このような金属を用いると、処理温度を１０００℃以上とかなり低温にすることが可能である。また、単結晶半導体基板１にＧａＡｓ基板を使用した場合、最も理想的な融液層としてはＧａが考えられる。この時の処理温度としては２００℃以上が必要であり、特に３００℃以上が好ましい。また、Ｉｎを融液層として使うことも可能である。また、同様に、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＰ等を基板として使用した場合も融液層としては、Ｇａを使用することが可能である。同様に、単結晶半導体基板１にＳｉ基板を使用した場合、理想的な融液層としてはＢｉ又はＩｎが考えられる。この時の処理温度としては２００℃以上が必要であり、特に３００℃以上が好ましい。また、Ｂｉ−Ｇｅ、Ｉｎ−Ｇｅを融液層として使うことも可能である。これによって、Ｓｉ基板表面にＳｉＧｅを成長させることも可能となる。
【００１９】
また、他の半導体基板５としては、単結晶半導体基板１と同一材料、もしくは単結晶半導体基板１の融点よりも融点の低いものを使用することが好ましい。これによって、単結晶半導体基板１から他の半導体基板５に対して温度勾配を形成するようにして熱処理を行うと、単結晶半導体基板１側の反応性が高くなった損傷領域化領域８がエッチングされ、この部分から選択的に元素が融液層４に溶出し、他の半導体基板５側に堆積される。
【００２０】
この他の半導体基板５は、単結晶半導体基板１と異なり、一定の結晶方位を有した単結晶基板である必要は特にないが、例えば、ある所定の結晶方位を有する単結晶基板とした場合は、その表面にファセット面を有した微細なファセット形状を形成させることも可能である。
【００２１】
融液層４を挟み込んで熱処理した後の単結晶半導体基板１の表面２の形態を図３に示す。図３に示す単結晶半導体基板１は、結晶方位が（１００）面の場合を例として示している。結晶方位が（１００）面の単結晶半導体基板１を使用した場合、損傷領域８がエッチングされ、（１１１）面がエッチングされにくいため、（１１１）面が表出した凹状のファセット形状７が形成される。このファセット形状７のピッチは、集束イオンビーム３によってイオンを注入した時のピッチに依存し、イオン注入時のピッチを小さくすることによって、形成されるファセット形状７のピッチも小さくすることが可能となる。
【００２２】
また、単結晶半導体基板１の結晶方位を（１１１）とすると、熱処理時には損傷領域化領域８がエッチングされ、（１１１）面がエッチングされにくいため、逆ピラミッド状に（１１１）面が表出した凹状のファセット形状７が形成される。
【００２３】
また、単結晶半導体基板１のイオンが注入された損傷領域化領域８が形成された表面２を極薄の融液層４側に面するようにして、他の半導体基板５とこの融液層４を挟み込む。そして、温度勾配が前述の図２に示す場合とは反対となるようにして熱処理を行う。すなわち、図４に示すように、他の半導体基板５側にヒータ６が配置されるようにして他の半導体基板５から単結晶半導体基板１に対して温度勾配が形成されるようにする。このとき、熱処理は、前述の図２に示す場合と同様に、密閉容器内で行い、不活性雰囲気もしくは１０−６Ｐａ以下の圧力下で行うことが好ましい。これによって、熱処理時に不純物の混入を防止することができる。また、熱処理温度は、単結晶半導体基板、融液層等によって異なるが、融液層が形成できる温度であることが好ましい。
【００２４】
このようにして、融液層４を挟み込んで熱処理した後の単結晶半導体基板１の表面２の形態を図５に示す。図５に示す単結晶半導体基板１は、結晶方位が（１１１）面の場合を例として示している。結晶方位が（１１１）面の単結晶半導体基板１を使用した場合、イオンビーム照射によって損傷領域化された損傷領域化領域８をそれぞれ頂点として（１１１）方向にエピタキシャル成長し、ピラミッド状の凸状のファセット形状７が形成される。このファセット形状７のピッチは、集束イオンビーム３によってイオンを注入した時のピッチに依存し、イオン注入時のピッチを小さくすることによって、形成されるファセット形状７のピッチも小さくすることが可能となる。
【００２５】
また、単結晶半導体基板１の結晶方位を（１００）とすると、熱処理時には損傷領域化領域８部分が（１００）方向にエピタキシャル成長し、凸状の直方体状のファセット形状７が形成される。
【００２６】
このように、単結晶半導体基板１の結晶方位を適宜選択することによって、熱処理後に形成されるファセット形状を制御することができる。また、イオン照射後に損傷領域化した領域に対して液相成長時に温度勾配の方向をかえることで、基板表面に形成されるファセット形状を凸状又は凹状のいずれにも形成することができる。このように、液相成長によって、基板表面に凸状構造体又は凹状構造体を形成することができるため、従来のウェットエッチングによるものと異なり、基材の種類に依存することなく、自在にファセット制御された凸形状又は凹形状の構造体を形成することができる。また、本発明に係るファセット形状作製方法は、従来の所定のパターンが形成されたマスクを用いる光リソグラフィー法と異なり、マスクを使用しないため、半導体基板表面に所定のパターンのファセット形状を形成後に、マスクを除去する必要がないため、工程数が減少する。また、マスクを使用しないため、半導体基板表面の純度を保つこともできる。
【００２７】
図６は、以上説明してきた微細ファセット形状の製造方法を用いて、半導体デバイスである半導体面発光レーザーの製造方法への適用の一実施態様を模式的にまとめて示した図である。
まず、単結晶半導体基板（本実施形態例においては、ＧａＡｓを用いている。）上にＭＢＥ成長等によって、ｎ−クラッド層、活性層、ｐ−クラッド層を形成し、その表面にイオンビーム照射によってパターニングを行う。この際、イオンビームの照射量によって、図６中▲２▼の上図に示すように、イオンビーム照射による損傷領域化領域にマスクとなる酸化膜を形成する。或いは、図６中▲２▼の下図に示すようにアモルファス化することができる。そして、液相成長時にイオン照射によって損傷領域化した領域に対して温度勾配の方向をかえる（この基板を高温側或いは低温側に設置する）ことで、基板表面を凸状又は凹状に加工することができる。これによって、基板表面にピラミッドアレイを複数形成することができ、いずれの面側からも光を取り出すことが可能となる。
【００２８】
なお、本発明は、前述の融液層を挟み込んで熱処理を行うものに限定されるものではない。例えば、単結晶半導体基板表面に、集束イオンビームを所定のパターンとなるように照射して、選択的に損傷領域化領域を形成した後、公知のウェットエッチングを行ってこの損傷領域化領域をエッチングして凹状のファセット形状を形成することもできる。
【００２９】
また、任意のイオンビーム径、イオン電流密度に制御した金属イオンの集束イオンビームを単結晶半導体基板表面に自然に形成されている表面自然酸化膜の存在又は酸素分子放射のもとでの金属イオン打ち込みにより、選択的に基板表面に強制酸化膜を形成することもできる。この強制酸化膜は、イオン注入によって、基板表面に存在していた自然酸化膜中の酸素と反応し、化学的に安定した酸化物層となるものである。そして、この強制酸化膜は、前述の液相成長時に、一方の基板から他方の基板側に向って溶出する元素を他方の基板と反応させないようなマスクの役割を果たすことが可能となる。また、このマスクは、一方の基板から他方の基板側に向って溶出する領域を制限する役割も果たすことができる。
【００３０】
この強制酸化膜によるマスクと、前述の損傷領域化領域８の形成ピッチ等を適宜選択的に組み合わせることで、三次元的に各ファセット形状が組み合わされた微細構造物を形成することも可能となる。
【００３１】
【実施例】
（実施例１）
結晶方位が（１００）の単結晶ＧａＡｓ基板表面に、Ｇａイオンビームを照射して、格子状のパターンとなるように描画した。この単結晶ＧａＡｓ基板を図２に示すように、他のＧａＡｓ基板とでＧａ融液を挟み込むようにして、単結晶ＧａＡｓ基板から他のＧａＡｓ基板に対して温度勾配を形成するように真空炉内にセットして、２０℃／ｍｉｎの昇温速度で、５００℃まで昇温し、１時間保持する熱処理を行った。そして、３０分かけて室温まで冷却した後、単結晶ＧａＡｓ基板表面に付着しているＧａを塩酸で除去した表面を原子間力顕微鏡（以下、ＡＦＭという。）で観察した。図７にそのＡＦＭ像を示す。
【００３２】
図７に示すように、Ｇａイオンビームで描画した部分は、熱処理の際に溶出し、凹状に形成される。そして、単結晶ＧａＡｓ基板表面は、格子状の微細構造体がＧａイオンビームで描画したとおりのパターンに形成されていることが観察できる。
【００３３】
（実施例２）
実施例１と同様に結晶方位が（１００）の単結晶ＧａＡｓ基板の表面にイオンドーズ量が異なるようにＧａイオンビームを照射して２本の線を描画した。そして、この単結晶ＧａＡｓ基板が低温側となるように図５に示すようにして真空炉内にセットして、実施例１と同様にして熱処理を行った。この単結晶ＧａＡｓ基板の表面のＡＦＭ像を図８に示す。
【００３４】
図８に示すように、低温側に表面をイオンビームで描画した単結晶基板を設けた場合、イオンビームで描画して損傷領域化した部分がエピタキシャル成長し、表面に凸状の微細構造体が形成される。そして、そのイオンドーズ量の違いによって形成される構造体が異なり、イオンドーズ量が多いものほど、すなわち、表面の損傷領域化度を高くしたものほど、輪郭の鮮明な構造体ができることがわかる。
【００３５】
（実施例３）
結晶方位が（１００）面の単結晶ＧａＡｓ基板表面に一定のイオンドーズ量のＧａイオンビームでＴ字状に描画し、実施例２と同様にこの単結晶ＧａＡｓ基板が低温側になるように真空炉内にセットして熱処理を行った。図９にＡＦＭ像を示す。図９に示すように、Ｔ字状の凸状の構造体が形成されることがわかる。
【００３６】
このように、単結晶基板表面をイオンビームで描画して、その表面を損傷領域化した後に、液相成長法の際に、低温側若しくは高温側にこの基板をセットすることによって、表面に形成される微細構造体を凸状あるいは凹状のファセット制御された微細構造体を形成することができる。
【００３７】
また、このイオンビームによる描画、液相成長法による熱処理を繰返し、その際にイオンビームで描画した基板を適宜低温側、高温側となるようにセットすることによって、図１０に示すような凹凸形状の混在した複雑な形状の構造体を形成することも可能となる。
【００３８】
【発明の効果】
本発明は以上のように構成されており、任意の微細なファセット形状を半導体基板表面に形成できる。このため、各種半導体デバイスはもとより、生体分子手術基板等への適用も可能となる。
【図面の簡単な説明】
【図１】半導体基板１の表面２に集束イオンビーム３を照射している状態を示す図である。
【図２】半導体基板１の表面２が融液層４に面するようにして、他の半導体基板５とでこの融液層４を挟み込み、半導体基板１から他の半導体基板５に対して温度勾配を形成するように熱処理している状態を示す図である。
【図３】半導体基板１の表面２の結晶方位が（１００）面である場合の図２に示す熱処理後の表面に凹形状のファセット微細構造を有する表面２を示す概略図である。
【図４】半導体基板１の表面２が融液層４に面するようにして、他の半導体基板５とでこの融液層４を挟み込み、他の半導体基板５から半導体基板１に対して温度勾配を形成するように熱処理している状態を示す図である。
【図５】半導体基板１の表面２の結晶方位が（１１１）面である場合の図４に示す熱処理後の表面に凸形状のファセット微細構造を有する表面２を示す概略図である。
【図６】本発明に係る微細ファセット形状の製造方法を用いて、半導体デバイス製造方法への適用の一実施態様を模式的にまとめて示した図である。
【図７】本発明に係る微細ファセット形状作製方法によって形成された微細構造体の一例の形態を示す写真である。
【図８】本発明に係る微細ファセット形状作製方法によって形成された微細構造体の一例の形態を示す写真である。
【図９】本発明に係る微細ファセット形状作製方法によって形成された微細構造体の一例の形態を示す写真である。
【図１０】本発明に係る微細ファセット形状作製方法によって形成された凹凸形状が混在した微細構造体の一例の形態を示す写真である。
【符号の説明】
１  半導体基板
２  表面
３  集束イオンビーム
４  融液層
５  半導体基板
６  ヒーター
７  ファセット形状
８  損傷領域化領域
【図１】
2004273610.tif 000003
【図２】
2004273610.tif 000004
【図３】
2004273610.tif 000005
【図４】
2004273610.tif 000006
【図５】
2004273610.tif 000007
【図６】
2004273610.tif 000008
【図７】
2004273610.tif 000009
【図８】
2004273610.tif 000010
【図９】
2004273610.tif 000011
【図１０】
2004273610.tif 000012