(57)【要約】      （修正有）【課題】昇圧用のキャパシタの耐圧を低くして、小面積の昇圧回路を実現する。【解決手段】クロックに応答して出力ノードを昇圧する多段構成の昇圧回路において、第１段の昇圧ユニット１００と、第１段の昇圧ユニットの出力が入力される第２段の昇圧ユニット２００とを少なくとも有し、第１段及び第２段の昇圧ユニットは、所定の電圧が供給される入力端子と、入力端子にスイッチＳＷを介して接続される出力端子と、一方の電極が出力端子に接続され他方の電極に昇圧用クロックＡ，Ｂ１が供給される昇圧キャパシタＣとをそれぞれ有し、スイッチが導通するときに入力端子の電圧が出力端子に伝達され、その後印加されるクロックに応答して当該出力端子が昇圧され、第２段の昇圧ユニットのクロックの電位が第１段の昇圧ユニットのクロックの電位よりも高いことを特徴とする。【選択図】図３
2004247689.tif 000002
【特許請求の範囲】
【請求項１】
クロックに応答して出力ノードを昇圧する多段構成の昇圧回路において、
第１段の昇圧ユニットと、
前記第１段の昇圧ユニットの出力が入力される第２段の昇圧ユニットとを少なくとも有し、
前記第１段及び第２段の昇圧ユニットは、所定の電圧が供給される入力端子と、前記入力端子にスイッチを介して接続される出力端子と、一方の電極が前記出力端子に接続され他方の電極に第１のクロックが供給される第１のキャパシタとをそれぞれ有し、前記スイッチが導通して前記入力端子の電圧が出力端子に伝達され、その後印加される前記第１のクロックに応答して当該出力端子が昇圧され、
前記第２段の昇圧ユニットの第１のクロックの電位が前記第１段の昇圧ユニットの第１のクロックの電位よりも高いことを特徴とする昇圧回路。
【請求項２】
請求項１において、
前記第１段の昇圧ユニットの第１のクロックの電位は、第１の電位とそれより高い第２の電位とを有し、
前記第２段の昇圧ユニットの第１のクロックの電位は、前記第１の電位より高い第３の電位と、前記第３の電位より高い第４の電位とを有することを特徴とする昇圧回路。
【請求項３】
請求項１において、
前記第１段及び第２段の昇圧ユニットの前記スイッチは第１のトランジスタで構成され、
前記第１段及び第２段の昇圧ユニットは、一方の電極が前記第１のトランジスタのゲートに接続され他方の電極に第２のクロックが供給される第２のキャパシタを有し、
前記第２段の昇圧ユニット内の第１のキャパシタは、当該第２段のユニット内の第２のキャパシタより薄い誘電体層を有することを特徴とする昇圧回路。
【請求項４】
請求項３において、
前記第１段の昇圧ユニットの第１のキャパシタは、前記第２段の昇圧ユニットの第２のキャパシタよりも薄い誘電体層を有することを特徴とする昇圧回路。
【請求項５】
クロックに応答して出力ノードを昇圧する多段構成の昇圧回路において、
第１段の昇圧ユニットと、
前記第１段の昇圧ユニットの出力が入力される第２段の昇圧ユニットとを有し、
前記第２段の昇圧ユニットは、第１段の昇圧ユニットで昇圧された出力電圧が供給される入力端子と、前記入力端子に第１のトランジスタを介して接続される出力端子と、一方の電極が前記出力端子に接続され他方の電極に第１のクロックが供給される第１のキャパシタと、一方の電極が前記第１のトランジスタのゲートに接続され他方の電極に第２のクロックが供給される第２のキャパシタとを有し、前記第２のクロックに応答して前記第１のトランジスタが導通して前記入力端子の電圧が出力端子に伝達され、その後印加される前記第１のクロックに応答して当該出力端子が昇圧され、
前記第１のクロックの電位が前記第２のクロックの電位よりも高いことを特徴とする昇圧回路。
【請求項６】
請求項５において、
前記第１のキャパシタは、前記第２のキャパシタより薄い誘電体層を有することを特徴とする昇圧回路。
【請求項７】
請求項５において、
前記第１のキャパシタは第２のキャパシタより容量が大きく、第２のキャパシタより薄い誘電体層を有することを特徴とする昇圧回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多段構成の昇圧回路に関し、特に、昇圧用キャパシタにかかる電圧を低減して小面積で且つ大容量化することができるチャージポンプ回路に関する。
【０００２】
【従来の技術】
昇圧回路またはチャージポンプ回路は、ＬＳＩチップの電源電圧より高い電圧を発生する回路であり、例えば、フラッシュメモリのプログラムや消去動作に必要な高電圧を発生したり、ダイナミックＲＡＭにおける昇圧電圧を発生したりする回路として利用される。かかる昇圧回路は、電源電圧レベルのノードをカップリングキャパシタにより昇圧することで、電源電圧より高い電圧を発生し、更に多段構成にすることでより高い電圧を発生する。
【０００３】
図１は、従来の昇圧回路の回路図である。また、図２は、図１の昇圧回路のクロックの波形図である。この昇圧回路は、初段の昇圧ユニット１００と２段目の昇圧ユニット２００とからなる多段構成である。初段の昇圧ユニット１００は、トランジスタＱ１，Ｑ２とキャパシタＣ１，Ｃ２で構成され、２段目の昇圧ユニット２００も、トランジスタＱ３，Ｑ４とキャパシタＣ３，Ｃ４で構成される。２段目の昇圧ユニット２００はダイオード接続された出力トランジスタＱ５を介して出力端子ＯＵＴに接続される。また、各昇圧ユニットの出力ノードＰ１，Ｐ２は、ダイオード接続されたトランジスタＱ１０，Ｑ１１を介して電源電圧Ｖｃｃに接続される。また、カップリングキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４には、それぞれクロックＡ，ＢＤ，Ｂ，ＡＤが印加される。図２に示されるとおり、クロックＡ，ＡＤは多少のタイミングのずれはあるが同相のクロックであり、クロックＢ、ＢＤも同様に同相のクロックである。図中のトランジスタは、例えば、通常のＮ型エンハンスメントトランジスタよりも閾値電圧が低い。
【０００４】
昇圧回路の動作は以下の通りである。最初の状態では、ノードＰ１，Ｐ２は共に、トランジスタＱ１０，Ｑ１１により電源電圧Ｖｃｃより閾値電圧Ｖｔｈ低いレベルになっている。そして、初段において、クロックＡの立ち上がりに応答して、キャパシタＣ１を介してノードＰ１の電位が上昇し、トランジスタＱ１が導通して、ノードＧ１が電源電圧レベルにされている。そこで、クロックＢＤの立ち上がりに応答して、キャパシタＣ２を介してノードＧ１が電源電圧以上のレベルに上昇し、トランジスタＱ２が導通し、ノードＰ１が電源電圧Ｖｃｃレベルになる。そして、更にクロックＡの上昇に応答して、ノードＰ１が電源電圧Ｖｃｃより高いレベルに昇圧される。
【０００５】
２段目では、クロックＡの立ち上がり直後のクロックＡＤの立ち上がりに応答して、キャパシタＣ４を介してノードＧ２が昇圧され、トランジスタＱ４が導通して、ノードＰ１のレベルがノードＰ２に伝達される。そして、その後のクロックＢの立ち上がりに応答して、キャパシタＣ３を介してノードＰ２が電源電圧Ｖｃｃよりも高いレベルに昇圧される。ノードＰ２の昇圧電圧は、出力トランジスタＱ５を介して出力端子ＯＵＴに接続される負荷容量Ｃｏｕｔを駆動する。クロックＢの立ち上がり時にトランジスタＱ３が導通し、ノードＧ２がノードＰ１のレベルまで昇圧される。
【０００６】
尚、クロックＡの立ち上がりで初段のノードＰ１が電源電圧より高く昇圧されるときに、同相のクロックＡＤによりトランジスタＱ４が導通し、ノードＰ２にノードＰ１の昇圧電圧が伝達される。
【０００７】
【発明が解決しようとする課題】
上記の動作から明らかなとおり、出力パスにつながるノードＰ１，Ｐ２を昇圧するためのキャパシタＣ１，Ｃ３は、キャパシタＣ２，Ｃ４に比較して容量を大きくする必要がある。一方、２段目の昇圧ユニット２００内のキャパシタＣ３，Ｃ４の耐圧は、初段のキャパシタＣ１，Ｃ２より高くする必要がある。つまり、クロックＡ，ＡＤ，Ｂ，ＢＤは、グランドレベルと電源電圧レベルであるのに対して、ノードＰ１，Ｇ１は共に電源電圧レベルからクロックＡ，ＢＤの立ち上がり時に電源電圧を超えるレベルになるので、キャパシタＣ１，Ｃ２には、電源電圧以上の電圧が印加されることはない。それに対して、ノードＰ２，Ｇ２は共に電源電圧より高いレベルから更に高いレベルに昇圧されるので、キャパシタＣ３，Ｃ４には電源電圧以上の電圧が印加される。従って、それらのキャパシタＣ３，Ｃ４はより高い耐圧特性を要求される。
【０００８】
キャパシタは、２つの電極の間に誘電体層を有し、誘電体層が薄いほど容量は大きくなるが耐圧は低くなる。また、キャパシタの容量を大きくするためには、その面積を大きくすればよいが、面積の増大は高集積化の弊害になり好ましくない。
【０００９】
初段のキャパシタＣ１は、大きな容量を要求されるが高い耐圧は要求されないので、誘電体層を薄くして小面積でも大容量を実現することができる。しかし、２段目のキャパシタＣ３は、大きな容量を要求されると共に高い耐圧も要求されるので、誘電体層を厚くしなければならず、それに伴って大面積にして大容量を実現しなければならない。また、２段目のキャパシタＣ４は、誘電体層を厚くして耐圧を高くしなければならないが、大容量の要求はないので大面積にする必要はない。結局、従来の昇圧回路において、後段の昇圧回路の出力パスを昇圧するキャパシタの面積が増大化することが解決すべき課題である。
【００１０】
そこで、本発明の目的は、小面積のキャパシタで実現可能な昇圧回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一つの側面は、クロックに応答して出力ノードを昇圧する多段構成の昇圧回路において、第１段の昇圧ユニットと、前記第１段の昇圧ユニットの出力が入力される第２段の昇圧ユニットとを少なくとも有し、前記第１段及び第２段の昇圧ユニットは、所定の電圧が供給される入力端子と、前記入力端子にスイッチを介して接続される出力端子と、一方の電極が前記出力端子に接続され他方の電極に昇圧用クロックが供給される昇圧キャパシタとをそれぞれ有し、前記スイッチが導通するときに前記入力端子の電圧が出力端子に伝達され、その後印加されるクロックに応答して当該出力端子が昇圧され、前記第２段の昇圧ユニットのクロックの電位が前記第１段の昇圧ユニットのクロックの電位よりも高いことを特徴とする。
【００１２】
上記発明の側面によれば、第２段の昇圧ユニットのクロックの電位を第１段の昇圧ユニットのクロックの電位よりも高くすることで、第２段の昇圧ユニット内の昇圧キャパシタに印加される電圧を低く抑えることができる。その結果、第２段の昇圧ユニット内の昇圧用キャパシタの誘電体膜を薄く形成することができるので、その昇圧キャパシタを小面積でも大容量化することができ、昇圧回路の面積を小さくすることができる。
【００１３】
上記の目的を達成するために、本発明の別の側面は、クロックに応答して出力ノードを昇圧する多段構成の昇圧回路において、第１段の昇圧ユニットと、前記第１段の昇圧ユニットの出力が入力される第２段の昇圧ユニットとを有し、前記第２段の昇圧ユニットは、第１段の昇圧ユニットで昇圧された出力電圧が供給される入力端子と、前記入力端子に第１のトランジスタを介して接続される出力端子と、一方の電極が前記出力端子に接続され他方の電極に第１のクロックが供給される第１のキャパシタと、一方の電極が前記第１のトランジスタのゲートに接続され他方の電極に第２のクロックが供給される第２のキャパシタとを有し、前記第２のクロックに応答して前記第１のトランジスタが導通して前記入力端子の電圧が出力端子に伝達され、その後印加される前記第１のクロックに応答して当該出力端子が昇圧され、前記第１のクロックの電位が前記第２のクロックの電位よりも高いことを特徴とする。
【００１４】
上記発明の側面によれば、第１のクロックを高くしたので、第１のキャパシタの耐圧を低くすることができる。従って、第１のキャパシタの誘電体膜を第２のキャパシタよりも薄くして、小面積で大容量の第１のキャパシタを実現することができる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００１６】
図３は、本実施の形態の原理図である。この原理図の昇圧回路は、第１段、第２段、第３段の昇圧ユニット１００，２００，３００で構成され、各昇圧ユニットは、所定の電圧が供給される入力端子Ｎｉｎと、入力端子Ｎｉｎと出力端子Ｎｏｕｔとの間に設けられたスイッチＳＷと、出力端子Ｎｏｕｔを昇圧するための昇圧キャパシタＣとを有する。この昇圧キャパシタＣにはクロックＡ，Ｂ１，Ａ１がそれぞれ印加され、カップリング動作により各出力端子Ｎｏｕｔのレベルが昇圧される。
【００１７】
初段の昇圧ユニット１００の入力端子には、電源電圧などの定電圧が供給されるが、第２段及び第３段の昇圧ユニット２００，３００の入力端子には、前段の昇圧ユニットの出力端子の電圧が供給される。そして、クロックＡ，ＡＤ，Ａ１はほぼ同相であり、クロックＢＤ、Ｂ１もほぼ同相であり、クロックＡ，ＡＤ，Ａ１とは逆相の関係にある。この昇圧回路では、クロックＢＤ，ＡＤがＨレベルの時にスイッチＳＷが導通して、入力端子Ｎｉｎの電圧が出力端子Ｎｏｕｔに伝達される。
【００１８】
この昇圧回路の動作は、従来例と同じように、クロックＢＤがＨレベルになるときにスイッチＳＷが導通し、第１段と第３段の昇圧ユニット１００，３００において、入力端子Ｎｉｎの電圧が出力端子Ｎｏｕｔに伝達される。次に、第１段の昇圧ユニットでは、クロックＡがＨレベルになるとキャパシタＣを介して出力端子Ｎｏｕｔのレベルが昇圧される。同時に第３段の昇圧ユニット３００においても、クロックＡと同相のクロックＡ１がＨレベルになり、キャパシタＣによるカップリング動作により、出力端子Ｎｏｕｔのレベルが昇圧される。
【００１９】
第２段の昇圧ユニット２００では、クロックＡ，Ａ１と同相のクロックＡＤがＨレベルになるとスイッチＳＷが導通し、第１段昇圧ユニットの出力ノードＰ１のレベルが第２段昇圧ユニットの出力ノードＰ２に伝達され、クロックＢＤと同相のクロックＢ１がＨレベルになると、キャパシタＣのカップリング動作により、その出力ノードＰ２のレベルが昇圧される。
【００２０】
このように、第１段昇圧ユニット１００では、クロックＡがグランドレベルから電源電圧Ｖｃｃレベルに立ち上がる時に、キャパシタＣのカップリング動作によりノードＰ１が電源電圧Ｖｃｃ以上に昇圧される。また、そのノードＰ１の昇圧された電圧が、第２段昇圧ユニット２００では、スイッチＳＷを介して出力ノードＰ２に伝達され、クロックＢ１がＨレベルに立ち上がる時に、キャパシタＣのカップリング動作によりノードＰ２がノードＰ１のレベルより更に高いレベルに昇圧される。第３段昇圧ユニット３００も同様の動作である。
【００２１】
そこで、第２段昇圧ユニット２００のクロックＢ１のＬレベル及びＨレベルが、第１段昇圧ユニット１００のクロックＡのＬレベル及びＨレベルより高く設定されている。そのため、ノードＰ２のレベルが電源電圧Ｖｃｃより高く昇圧されていても、キャパシタＣにはそれほど大きな電圧が印加されず、キャパシタＣの耐圧を高くする必要はない。従って、第２段昇圧ユニット内のキャパシタＣの誘電体層の膜厚を薄くして、同キャパシタＣの小面積での大容量にすることができる。
【００２２】
更に、第３段昇圧ユニット３００のクロックＡ１のＬレベル及びＨレベルが、第２段昇圧ユニットのクロックＢ１のＬレベル及びＨレベルより高く設定されている。従って、ノードＰ３が前段の昇圧ユニットの出力ノードＰ２のレベルよりも高く昇圧されても、キャパシタＣへの印加電圧を低く抑えることができる。従って、第３段昇圧ユニット内のキャパシタＣの誘電体層の膜厚を薄くして、同キャパシタＣの小面積で大容量にすることができる。
【００２３】
図４は、本実施の形態における具体的な昇圧回路の回路図である。図１の従来例の回路要素に対応する要素には同じ引用番号が与えられている。この昇圧回路は、第１段の昇圧ユニット１００と第２段の昇圧ユニット２００とを有し、第２段の昇圧ユニット２００の出力ノードＰ２が、出力トランジスタＱ５を介して出力端子ＯＵＴに接続されている。
【００２４】
第１段の昇圧ユニット１００の入力端子Ｎｉｎ１には、電源電圧Ｖｃｃが供給されている。そして、入力端子Ｎｉｎ１と出力ノードＰ１との間に、スイッチとしてトランジスタＱ２が設けられ、更に、そのトランジスタＱ２のゲートと入力端子Ｎｉｎ１との間にトランジスタＱ１が設けられている。出力ノードＰ１とトランジスタＱ１のゲートとには、クロックＡがキャパシタＣ１を介して印加される。従って、第１のクロックＡがＬレベルからＨレベルに立ち上がる時に、キャパシタＣ１のカップリング動作により、出力ノードＰ１がキャパシタＣ１と出力ノードＰ１の寄生容量との容量比に応じたレベルまで昇圧される。また、トランジスタＱ２のゲートには、キャパシタＣ２を介して第２のクロックＢＤが印加され、ノードＧ１が、キャパシタＣ２とトランジスタＱ２のゲート容量との容量比に応じたレベルまで昇圧される。また、第１段の昇圧ユニット１００の出力ノードＰ１は、ダイオード接続されたトランジスタＱ１０を介して電源電圧Ｖｃｃに接続され、常に電源電圧ＶｃｃよりトランジスタＱ１０の閾値電圧低いレベル以上に保たれている。
【００２５】
第２段の昇圧ユニット２００も第１段の昇圧ユニット２００と同じ構成である。但し、第２段の昇圧ユニット２００の入力端子Ｎｉｎ２に、第１段の昇圧ユニット１００の出力ノードＰ１が接続されている。そして、クロックＡ，ＢＤ，Ｂ１，ＡＤの位相関係は、図１のクロックＡ，ＢＤ，Ｂ，ＡＤと同じである。
【００２６】
図４の昇圧回路では、第１段昇圧ユニット１００のクロックＡがグランドと電源電圧ＶｃｃとをＬ／Ｈレベルにするのに対して、第２段昇圧ユニット２００のクロックＢ１のＬレベルをＶｃｃ／２とし、Ｈレベルを３Ｖｃｃ／２とする。つまり、第２段昇圧ユニットのクロックＢ１のＬ／Ｈレベルが第１段昇圧ユニットのクロックＡのＬ／Ｈレベルよりも高く昇圧されている。クロックＢＤ，ＡＤは、クロックＡと同じＬ／Ｈレベル（グランド／Ｖｃｃ）である。
【００２７】
従来例の昇圧回路の動作でも説明したとおり、第１段昇圧ユニット１００では、クロックＡがＨレベルになるときにトランジスタＱ１のゲートのノードＰ１が電源電圧Ｖｃｃよりその閾値電圧Ｖｔｈ以上高く昇圧され、ノードＧ１は、入力端子Ｎｉｎ１に供給される電源電圧Ｖｃｃレベルになる。その状態で、クロックＡと逆相のクロックＢＤがＬレベルからＨレベルに立ち上がると、キャパシタＣ２のカップリング動作によりノードＧ１が電源電圧ＶｃｃよりトランジスタＱ２の閾値電圧Ｖｔｈ以上高くなり、出力ノードＰ１に入力端子Ｎｉｎ１の電源電圧Ｖｃｃレベルが伝達される。そして、更にクロックＡがＬレベルからＨレベルに立ち上がると、キャパシタＣ１のカップリング動作により、出力ノードＰ１は電源電圧Ｖｃｃより高いレベルに昇圧される。
【００２８】
第１段昇圧ユニット１００では、ノードＰ１，Ｇ１がそれぞれ電源電圧Ｖｃｃレベルの時に、クロックＡ，ＢＤがそれぞれＬレベル（グランドレベル）からＨレベル（電源電圧Ｖｃｃ）に立ち上がり、キャパシタＣ１，Ｃ２のカップリング動作により、ノードＰ１，Ｇ１がそれぞれ電源電圧Ｖｃｃレベルより高く昇圧される。従って、キャパシタＣ１，Ｃ２には、せいぜい電源電圧程度の電圧しか印加されない。そのため、キャパシタＣ１，Ｃ２にはそれほど高い耐圧を要求されない。一方、キャパシタＣ１は、出力パス上のノードＰ１を昇圧するための昇圧キャパシタであるので、比較的大きな容量を要求される。そこで、キャパシタＣ１の誘電体層の膜厚を薄くして、小面積で大容量にしている。キャパシタＣ２も高い耐圧を要求されず、また、トランジスタＱ２のゲート端子を昇圧するだけで良いのでキャパシタＣ２は大容量を要求されない。従って、その誘電体層の膜厚は薄くても厚くても良い。
【００２９】
第２段昇圧ユニット２００では、Ｖｃｃ／２と３Ｖｃｃ／２のレベルに昇圧されたクロックＢ１がＨレベルになるとき、トランジスタＱ３のゲートが昇圧されトランジスタＱ３が導通して、ノードＧ２をノードＰ１のレベルにする。そして、その後クロックＡＤがＬレベル（グランドレベル）からＨレベル（電源電圧レベル）に立ち上がる時に、キャパシタＣ４のカップリング動作により、ノードＧ２がノードＰ１のレベルよりトランジスタＱ４の閾値電圧以上高いレベルに昇圧される。それにより、トランジスタＱ４が十分導通して、ノードＰ１の昇圧レベルがノードＰ２に伝達される。その後、クロックＢ１がＬレベルからＨレベルに立ち上がると、キャパシタＣ３のカップリング動作により、ノードＰ２のレベルは、ノードＰ１の昇圧レベルより更に高く昇圧される。この昇圧されたノードＰ２のレベルが、ダイオード接続されたトランジスタＱ５を介して、出力端子ＯＵＴに供給される。
【００３０】
さて、第２段昇圧ユニット２００では、ノードＰ２が電源電圧Ｖｃｃより高いレベルの時に、クロックＢ１がＨレベルに立ち上がり、キャパシタＣ３を介してノードＰ２を更に昇圧する。但し、クロックＢ１のＬレベル及びＨレベルがＶｃｃ／２及び３Ｖｃｃ／２に昇圧されているので、キャパシタＣ３に印加される電圧は低く抑えられ、高々電源電圧Ｖｃｃ程度である。従って、キャパシタＣ３は高い耐圧を有する必要はない。そのため、キャパシタＣ３の誘電体層はキャパシタＣ１と同程度に薄く形成することができ、小面積で大容量にすることができる。一方、キャパシタＣ４の場合は、クロックＡＤがグランドレベルと電源電圧レベルであるので、高い耐圧を要求され、その誘電体層は厚く形成される。但し、容量は小さいので、キャパシタＣ４の面積を大きくする必要はない。
【００３１】
図５は、昇圧されたクロックＢ１を生成する昇圧クロック生成回路の回路図である。この昇圧クロック生成回路は、出力Ｂ１にＬレベルのＶｃｃ／２を生成する閾値が低いトランジスタＱ２０と、一旦出力Ｂ１を電源電圧Ｖｃｃレベルまで上昇させる閾値がほぼゼロのイントリンシック・トランジスタＱ２１と、クロックＢに応答してＨレベルの３Ｖｃｃ／２を生成するキャパシタＣ２２と、昇圧用のドライブ手段としてのインバータ２３，２４とからなる。この昇圧クロックＢ１を生成するために、クロックＢに加えて、クロックＡと同相で昇圧クロックＢ１をＬレベルのＶｃｃ／２にするクロックＤと、クロックＡのＨレベルとクロックＢのＨレベルとの間にＨレベルになるクロックＣとを利用する。
【００３２】
図６は、図４の昇圧回路と図５の昇圧クロック生成回路のクロック波形図である。昇圧クロック生成回路の動作について説明すると、クロックＤがＨレベルになるとトランジスタＱ２１が導通して、出力Ｂ１をＶｃｃ／２にする。つまり、クロックＤがＨレベルになると、昇圧クロックＢ１はＬレベル（Ｖｃｃ／２）になる。なお、定電圧Ｖｃｃ／２は図示しない定電圧生成回路により生成される。次に、クロックＢによりＨレベル（３Ｖｃｃ／２）に昇圧される直前に、クロックＣのＨレベルに応答して、トランジスタＱ２１が導通し、出力Ｂ１を一旦電源電圧Ｖｃｃにする。そして、クロックＢのＨレベルに応答して、ノードＢ０がグランドレベルから電源電圧Ｖｃｃレベルに上昇し、キャパシタＣ２２のカップリング動作により、出力Ｂ１を約３Ｖｃｃ／２のレベルまで昇圧する。そして、再度クロックＤがＨレベルになると、クロックＢ１はＬレベル（Ｖｃｃ／２）になる。このように、昇圧クロックＢ１は、クロックＤに応答してＬレベル（Ｖｃｃ／２）になり、クロックＢに応答してＨレベル（３Ｖｃｃ／２）になる。クロックＣで一旦電源電圧Ｖｃｃレベルにすることで、グラントと電源電圧ＶｃｃのレベルしかないクロックＢでクロックＢ１を３Ｖｃｃ／２レベルまで昇圧することができる。
【００３３】
再度、図４の昇圧回路の動作を図６のクロック波形図を参照して説明する。クロックＡがＨレベルになると、第１段昇圧ユニット１００のノードＰ１が、大容量のキャパシタＣ１のカップリング動作により、電源電圧Ｖｃｃから更に高いレベルに昇圧される。このクロックＡの立ち上がりの直後にクロックＡＤがＨレベルになり、ノードＧ２が昇圧されトランジスタＱ４が導通し、ノードＰ１の昇圧レベルがノードＰ２に伝達される。なお、クロックＡのＨレベルによりトランジスタＱ１が導通し、ノードＧ１は入力端子Ｎｉｎ１に供給された電源電圧Ｖｃｃレベルにされる。
【００３４】
次のサイクルでは、昇圧されたクロックＢ１がＬレベルからＨレベルに立ち上がり、大容量キャパシタＣ３のカップリング動作によりノードＰ２が、更に高いレベルに昇圧される。また、同時に、トランジスタＱ３も導通し、ノードＧ２はノードＰ１の電位にされる。そして、クロックＢ１の立ち上がりの直後にクロックＢＤがＨレベルになり、クロックＡのＨレベルからＬレベルへの立ち下がりにより低下したノードＰ１のレベルが、電源電圧Ｖｃｃのレベルに回復される。以上の２つのサイクルが繰り返され、昇圧電源が出力トランジスタＱ５を介して出力端子ＯＵＴに接続される出力負荷Ｃｏｕｔに供給される。
【００３５】
第２段の昇圧ユニット２００に設けられた大容量のキャパシタＣ３には、高い電圧が印加されないので、その誘電体層を薄く形成することができ、小面積にすることができる。また、キャパシタＣ４は、クロックＡＤが昇圧されていないので高い耐圧を要求され、キャパシタＣ３，Ｃ１に比較するとより厚い誘電体層を有する。但し、大容量ではないので面積の増大にはならない。もし、クロックＡＤも昇圧されたレベルであれば、キャパシタＣ４の誘電体層も薄くすることができる。
【００３６】
図７は、本実施の形態におけるキャパシタの構造断面図である。キャパシタは、Ｐ型基板１の表面に形成されたＮ側ウエル領域２とそのコンタクト領域３と、基板上に形成された誘電体層４Ａ，４Ｂと電極５とで構成される。キャパシタＣ２，Ｃ４は、厚い誘電体層４Ａを有する構造であり、大容量のキャパシタＣ１，Ｃ３は、薄い誘電体層４Ｂを有する構造である。従って、本実施の形態では、キャパシタＣ２，Ｃ４は、キャパシタＣ１，Ｃ３よりも大容量であり、より薄い誘電体層を有する。
【００３７】
図８は、本実施の形態の変形例を示す回路図である。この変形例は、図３のスイッチＳＷがダイオードＤ１，Ｄ２，Ｄ３になっている点で異なる。ダイオードは順方向にのみ導通する一種のスイッチである。また、各ステージの昇圧ユニットの出力ノードＰ１，Ｐ２，Ｐ３は、ダイオードを介して電源Ｖｃｃが接続され、電源電圧Ｖｃｃよりダイオードの順方向電圧（トランジスタの閾値電圧）より低いレベル以上に維持される。この変形例では、前段の昇圧ユニットにより昇圧された出力ノードＰ１，Ｐ２，Ｐ３の電圧が、各ユニットのダイオードＤ２，Ｄ３を介して次段の昇圧ユニットの出力ノードに伝達されるので、ダイオードＤ１，Ｄ２，Ｄ３の順方向電圧だけ低下して伝達される。
【００３８】
そして、この変形例においても、昇圧のためのクロックＡ，Ｂ１，Ａ１のうち、第２段のクロックＢ１は、第１段のクロックＡよりもＬ／Ｈレベルが高いレベルにされている。更に、第３段のクロックＡは、第２段のクロックＢ１よりもＬ／Ｈレベルが更に高いレベルにされている。従って、第２段、第３段ユニット内の昇圧に利用されるキャパシタＣ２０，Ｃ３０の耐圧を高くする必要がなく、その誘電体層をキャパシタＣ１０と同様に薄く形成することができ、大容量にもかかわらず小面積にすることができる。
【００３９】
以上、実施の形態例をまとめると以下の付記の通りである。
【００４０】
（付記１）クロックに応答して出力ノードを昇圧する多段構成の昇圧回路において、
第１段の昇圧ユニットと、
前記第１段の昇圧ユニットの出力が入力される第２段の昇圧ユニットとを少なくとも有し、
前記第１段及び第２段の昇圧ユニットは、所定の電圧が供給される入力端子と、前記入力端子にスイッチを介して接続される出力端子と、一方の電極が前記出力端子に接続され他方の電極に第１のクロックが供給される第１のキャパシタとをそれぞれ有し、前記スイッチが導通して前記入力端子の電圧が出力端子に伝達され、その後印加される前記第１のクロックに応答して当該出力端子が昇圧され、
前記第２段の昇圧ユニットの第１のクロックの電位が前記第１段の昇圧ユニットの第１のクロックの電位よりも高いことを特徴とする昇圧回路。
【００４１】
（付記２）付記１において、
前記第１段の昇圧ユニットの第１のクロックの電位は、第１の電位とそれより高い第２の電位とを有し、
前記第２段の昇圧ユニットの第１のクロックの電位は、前記第１の電位より高い第３の電位と、前記第３の電位より高い第４の電位とを有することを特徴とする昇圧回路。
【００４２】
（付記３）付記１において、
前記第１段及び第２段の昇圧ユニットの前記スイッチは第１のトランジスタで構成され、
前記第１段及び第２段の昇圧ユニットは、一方の電極が前記第１のトランジスタのゲートに接続され他方の電極に第２のクロックが供給される第２のキャパシタを有し、
前記第２段の昇圧ユニット内の第１のキャパシタは、当該第２段のユニット内の第２のキャパシタより薄い誘電体層を有することを特徴とする昇圧回路。
【００４３】
（付記４）付記３において、
前記第１段及び第２段の昇圧ユニットは、更に、前記入力端子と前記第１のトランジスタのゲートとの間に設けられた第２のトランジスタをそれぞれ有し、当該第２のトランジスタのゲートが前記第１のキャパシタを介して前記第１のクロックにより昇圧されることを特徴とする昇圧回路。
【００４４】
（付記５）付記３において、
前記第１段の昇圧ユニットの第１のキャパシタは、前記第２段の昇圧ユニットの第２のキャパシタよりも薄い誘電体層を有することを特徴とする昇圧回路。
【００４５】
（付記６）付記１において、
前記第１段及び第２段の昇圧ユニット内の前記スイッチは、一方向にのみ導通するダイオードであることを特徴とする昇圧回路。
【００４６】
（付記７）クロックに応答して出力ノードを昇圧する多段構成の昇圧回路において、
第１段の昇圧ユニットと、
前記第１段の昇圧ユニットの出力が入力される第２段の昇圧ユニットとを有し、
前記第２段の昇圧ユニットは、第１段の昇圧ユニットで昇圧された出力電圧が供給される入力端子と、前記入力端子に第１のトランジスタを介して接続される出力端子と、一方の電極が前記出力端子に接続され他方の電極に第１のクロックが供給される第１のキャパシタと、一方の電極が前記第１のトランジスタのゲートに接続され他方の電極に第２のクロックが供給される第２のキャパシタとを有し、前記第２のクロックに応答して前記第１のトランジスタが導通して前記入力端子の電圧が出力端子に伝達され、その後印加される前記第１のクロックに応答して当該出力端子が昇圧され、
前記第１のクロックの電位が前記第２のクロックの電位よりも高いことを特徴とする昇圧回路。
【００４７】
（付記８）付記７において、
前記第１のキャパシタは、前記第２のキャパシタより薄い誘電体層を有することを特徴とする昇圧回路。
【００４８】
（付記９）付記７において、
前記第１のキャパシタは第２のキャパシタより容量が大きく、第２のキャパシタより薄い誘電体層を有することを特徴とする昇圧回路。
【００４９】
（付記１０）付記７において、
前記第１段の昇圧ユニットは、所定の電圧が供給される入力端子と、前記入力端子に第３のトランジスタを介して接続される出力端子と、一方の電極が前記出力端子に接続され他方の電極に第３のクロックが供給される第３のキャパシタと、一方の電極が前記第３のトランジスタのゲートに接続され他方の電極に第４のクロックが供給される第４のキャパシタとを有し、前記第４のクロックに応答して前記第３のトランジスタが導通して前記入力端子の電圧が出力端子に伝達され、その後印加される前記第３のクロックに応答して当該出力端子が昇圧されることを特徴とする昇圧回路。
【００５０】
【発明の効果】
以上、本発明によれば、小面積の昇圧回路を実現することができる。
【図面の簡単な説明】
【図１】従来の昇圧回路の回路図である。
【図２】図１の昇圧回路のクロックの波形図である。
【図３】本実施の形態の原理図である。
【図４】本実施の形態における具体的な昇圧回路の回路図である。
【図５】昇圧されたクロックＢ１を生成する昇圧クロック生成回路の回路図である。
【図６】図４の昇圧回路と図５の昇圧クロック生成回路のクロック波形図である。
【図７】本実施の形態におけるキャパシタの構造断面図である。
【図８】本実施の形態の変形例を示す回路図である。
【符号の説明】
１００：第１段の昇圧ユニット、２００：第２段の昇圧ユニット
Ｑ２，Ｑ４：第１のトランジスタ、Ｑ１，Ｑ３：第２のトランジスタ、
Ｃ１，Ｃ３：第１のキャパシタ、Ｃ２，Ｃ４：第２のキャパシタ
Ａ，Ｂ１：第１のクロック、ＢＤ，ＡＤ：第２のクロック
【図１】
2004247689.tif 000003
【図２】
2004247689.tif 000004
【図３】
2004247689.tif 000005
【図４】
2004247689.tif 000006
【図５】
2004247689.tif 000007
【図６】
2004247689.tif 000008
【図７】
2004247689.tif 000009
【図８】
2004247689.tif 000010