(57)【要約】【課題】冗長なビデオイメージを除去し、残りのデータをエンコードし、除去されたフィールドを復元する。【解決手段】１フィールドに亘ったフィールド差分の総和が予め定めた値未満である場合は、最近のフィールドを除去する。ビデオ信号のフレームが残りのフィールドから構成される（25）。奇数および偶数フィールドからのデータが、構成されたフレームの奇数および偶数ラインを占有するように、そのデータがメモリの個々のフィールドからアクセスされる。どのフィールドが除去されたフィールドと関係付けられたデータを含み、構成されたフレームのどのフィールドを最初にディスプレイすべきかを示すため、フラグ（DF,DT）は、構成されたフレームと関係付けがされる。【選択図】図３
2004088800.tif 000002
【特許請求の範囲】
【請求項１】
フィールド／フレームとして生起するビデオ信号のソース（10）と、
連続する前記フィールド／フレームと、前記フィールド／フレームのうちの実質的に同一である除去された部分とを比較する回路（12,14,21）と、
残りのフィールド／フレームを圧縮するビデオ信号コンプレッサ（25）と、
フィールド／フレームが繰り返されることを示し、しかも、再現されたフィールド／フレームの時間的な順番を示すフラグデータを生成する手段（11,20）と、
伝送するために、圧縮されたビデオ信号と前記フラグデータを合成する手段（26）と
を備えたことを特徴とするビデオ信号圧縮装置。
【請求項２】
請求の範囲第１項において、前記ビデオ信号は偶数および奇数フィールドを含み、
前記比較する回路は、連続するフィールド／フレームの偶数および奇数フィールドをそれぞれ比較し、連続するフィールド／フレームからの偶数および奇数フィールドが実質的に同一である場合に、実質的に同一のフィールドを除去する手段を含み、
ビデオ信号圧縮装置は、残りの除去されていないフィールドから出力フレームを生成する手段と、
前記生成されたフレームを圧縮する手段と
をさらに含むことを特徴とするビデオ信号圧縮装置。
【請求項３】
請求の範囲第１項において、
圧縮解除されたとき、繰り返しディスプレイされるフィールドを含む出力フレームであって、個々に生成された出力フレームを示す第１フラグデータを生成する手段と、
再現されたとき、個々の出力フレームのどのフィールドを最初にディスプレイするかを示す第２フラグデータを生成する手段と
をさらに備えたことを特徴とするビデオ信号圧縮装置。
【請求項４】
請求の範囲第１項において、
圧縮解除されたとき、繰り返しディスプレイされるフィールドを含み、個々に生成された出力フレームを示す第１フラグデータを生成する手段をさらに含むことを特徴とするビデオ信号圧縮装置。
【請求項５】
請求の範囲第１項において、
前記偶数ラインは偶数フィールドを備え、前記奇数ラインは奇数フィールドを備え、
ビデオ信号圧縮装置は、イメージフレームの全偶数ラインまたは全奇数ラインが実質的に冗長であることを示す前記信号に応答する手段であって、Ｐ回連続して生起するフィールドに対して、予め定めた数Ｒ個のフィールドを、ビデオ信号の前記ソースから除去し、前記ＲとＰが整数であって、Ｐ＞Ｒの関係を有する手段を含むことを特徴とするビデオ信号圧縮装置。
【請求項６】
ビデオ信号のソース（10）と、
連続するイメージフレームの個々の偶数ラインと、連続するイメージフレームの個々の奇数ラインを比較する手段であって、連続するイメージフレームの全偶数ラインか、あるいは、連続するイメージフレームの全奇数ラインが実質的に冗長であることを示す信号を生成する手段（12,14）と、
イメージフレームの前記偶数ラインか前記奇数ラインが実質的に冗長であることを示す前記信号に応答する手段であって、前記全偶数または全奇数の実質的に冗長なラインを含むイメージフレームの前記偶数または前記奇数ラインを除去する手段（21）と、
ビデオ信号の連続するイメージフレームを残りのビデオ信号から構成する手段（25）と、
個々の再構成されたイメージフレームの奇数ラインまたは偶数ラインの時間的な生起順を示す信号DFを生成する手段（11）と、
伝送するために、前記再構成されたイメージフレームと、前記信号DFを合成する手段（26）と
を備えたことを特徴とするビデオ信号処理装置。
【請求項７】
請求の範囲第６項において、
イメージフレームの前記偶数または全奇数ラインが実質的に冗長であることを示す前記信号に応答する手段であって、前記再構成されたフレームのうちのどのフレームが前記実質的に冗長なラインと関係付けをしたビデオ信号を含むかを示す信号DTを生成する手段と、
伝送するために、前記信号DTと、前記再構成されたイメージフレームを合成する手段と
を備えたことを特徴とするビデオ信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、信号圧縮前のビデオ信号と圧縮解除後のビデオ信号を処理する装置に関し、特に、ビデオ信号の冗長フィールドを（エンコーダで）除去し、エンコーダにより除去されたビデオ信号のフィールドを（デコーダで）復元する装置に関する。
【背景技術】
【０００２】
　テレビジョン信号伝送と、マルチメディア、例えば、コンピュータの両方の用途のために、現在、ビデオ信号圧縮システムの開発に多大な努力が払われている。この努力を象徴するものとしては、検討中の圧縮ビデオ標準がある。これは、現在、MPEGと言われている。MPEGはISO（International Organisation For Standardisation）の委員会であるMoving Pictures Expert Groupを表す。MPEGは圧縮ビデオ信号プロトコルであり、階層化された動きが補償され、離散コサイン変換により変換され、量子化され、静的にエンコードされ、等々の信号フォーマットであり、この信号フォーマットのドラフトはISO資料ISO-IEC/JTCl/SC29/WGll MPEG 92/160である。MPEGプロトコルでは、group of frames、すなわち、GOPでフレーム単位に、ビデオ信号をエンコードする（圧縮する）必要がある。GOPに対する圧縮された信号には、GOPヘッダが含まれ、GOPヘッダの後にフレームヘッダが含まれる。フレームヘッダの後にはスライスヘッダ（スライスはフレームの一部であり、例えば、水平行数が16行である）が含まれる。スライスヘッダの後にはマクロブロック（マクロブロックは例えば16×16のピクセルである）含まれる。マクロブロックの後にはピクセルデータのブロックが含まれ、その後には、次のフレームヘッダが続くことになる。
【０００３】
　MPEGフォーマットに従って圧縮されたデータを供給する圧縮装置は、フィールドまたはフレーム単位で、このデータをグループに分けてGOPにし、しかも、必要な圧縮処理を行ってMPEG信号を生成する。ソース素材がオリジナルにフィルム上に作成されたビデオ信号であって、Telecineによりビデオに変換され、すなわち、３対２プルダウンが行われる場合、５フィールドのうち１フィールドは冗長になることに注意しなければならない。このような素材から、冗長なフィールドを除去することにより、圧縮率が20％向上することになる。さらに、ビデオ信号がビデオカメラにより生成されたとしても、このビデオ信号は、大部分、静止イメージを表すことができる。この場合、データのフレームは冗長になる。静止イメージの冗長性を幾分でも（少なくとも一部を）除去することにより、圧縮率を向上させることができることになる。
【特許文献１】米国特許第5,168,356号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　このように圧縮率が向上することを理解するには、イメージフィールドの冗長性を識別し、圧縮装置により圧縮する前に、これらのフィールドを除去する必要がある。さらに、これらのフィールドが除去された後、除去されたフィールドを識別するシステムをインプリメントして、レシプロカルなデコーディング装置に通知し、除去されたフィールドを再現しなければならない。
【課題を解決するための手段】
【０００５】
　本発明は、ビデオ・イメージ・フィールドの冗長性を検出し、冗長なビデオイメージを除去し、ある方法で、残りのデータをエンコードし、除去されたフィールドをデコーディング装置により復元することができる装置に関する。
【０００６】
　本発明の実施の態様には、イメージデータの２つのフィールドをストアし、１つのフレーム・インターバルだけ離されたイメージデータのフィールドを供給するメモリが含まれる。連続するフレームの対応するフィールドから、イメージデータが取り除かれ、フィールド差分（field difference）が生成される。フィールド差分は個々のフィールド期間に亘って累積され、その総和は予め定めた値と比較される。１フィールドの差分の総和が予め定めた値未満である場合は、最近のフィールドを冗長なフィールドと考え、そのフィールドをビデオデータ・ストリームから除去することができる。
【０００７】
　個々のフィールドがビデオ信号ストリームから除去された後、ビデオ信号のフレームは残りのフィールドから組み立てられる。メモリ内のフィールドのフィールド・タイプ（例えば、奇数フィールドまたは偶数フィールド）が判定され、奇数および偶数フィールドからのデータが、組み立てられたフレームの奇数および偶数ラインをそれぞれ占有するように、ビデオデータはメモリの個々のフィールドからアクセスされる。除去された冗長データに対応するデータを含む組み立てられたフレームと、フラグとを関係付けする。組み立てられたビデオデータに、フラグがフラグと関係付けられたフレームとともに組み入れられる。
【０００８】
　ビデオ信号圧縮システムの受信機の実施の態様では、圧縮された信号が試験され、任意のフィールド冗長フラグが削除される。そして、圧縮されたデータがデコードされ、圧縮解除されたビデオ信号がディスプレイ・メモリにロードされる。その後、ディスプレイ・メモリがリードされ、イメージをラスタフォーマットで供給する。メモリ制御装置を個々の冗長フラグに応答させて、除去されたフィールドに対応するイメージデータの関係フィールドを繰り返し表示する。
【発明を実施するための最良の形態】
【０００９】
　第１図を説明するとともに、入力ビデオと表記したボックスの行を説明する。丸の各列はビデオ信号のフィールドを表す。フィールドの各丸は水平ラインを表す。「ビデオ」と表記したボックスの行のこの部分では、このような２つのフィールドを囲った個々のボックスが、例えば、ビデオカメラにより生成され、インタレースされたビデオ信号のフレームを表す。「フィルム」と表記したボックスの行の部分は、例えば、テレシネにより得られたビデオ信号を構成する。テレシネでは、４つのフィールドごとに、１つのフィールドが信号ストリームで再現される。繰り返されたフィールドは３つのフィールドで囲まれているボックスに入れられている。例えば、フィールドＬ，ＭおよびＮを含むボックスでは、フィールドＮがフィールドＬを繰り返したものである。
【００１０】
　「出力フレーム」と表記したボックスの行は、冗長フィールドが除去された後のビデオ信号のリシーケンスされたフレームを表す。第１図では、「ビデオ」フレームは動画を表し、そのため、「フィルム」フレームのみが、「フィルム」シーケンスが動画を含むか否かの情報の冗長なフィールドを有することになる。第１図では、リシーケンスされたフィールドが、例えば、MPEGエンコーダに適用するため、ノンインタレースされたフレームに配置される。当然のことであるが、「フィルム」フレームと表記した入力信号の５つのフィールドに対して、出力フレームは４つのフィールドのみを含み、データを20％削減することができる。
【００１１】
　入力ビデオ信号はその上静止「ビデオ」を表すことができる。この場合、連続する偶数フィールドが一致し、連続する奇数フィールドが一致することになる。ただし、いずれの場合も、ノイズによる影響（noise contribution）は一致しない。動きのないビデオ信号インスタンスか、あるいは静止ビデオ信号インスタンスでは、冗長フィールドはランダムに生起するか、あるいは、かたまって生起する。冗長フィールドがランダムに生起する場合は、冗長フィールドが生起したとき、本システムはその冗長フィールドを除去する。一方、静止フィールドが比較的大きなバーストで生起した場合、本発明の好ましい実施の態様では、ｎ個のフィールドのうちｍ個のフィールドを除去する。ただし、ｍ，ｎは整数であり、ｎはｍよりも大きい。システム・レート・バッファがアンダフローしないように、このような制限を設けている。ｎとｍの代表的な値は３と１か、５と１か等々である。
【００１２】
　信号DTは、リシーケンスされたフレームのうち、既に除去されたフィールドに対応するフィールドを含むフレームを示す。信号DTは、関係付けをしたフレームのフィールドのうちの１つのフィールドが２回表示されることを、受信機に通知するエンコードされた信号であって伝送された信号が含まれることになる。第２の信号DFはフレームごとにどのフィールドが、インタレース・ディスプレイ・システムにより最初に表示されるかを示す。信号DFには、エンコードされた信号であって伝送された信号が含まれる。偶数フィールドは、名目上、時間的に奇数フィールドの後に生起することは、入力および出力ビデオフィールド／フレームから分かることである。すなわち、インタレースフレームは、後にスキャンされた偶数フィールドでインタレースされた奇数フィールドを含む。しかし、ビデオデータがフィールド単位で除去されると、再構成された出力フレームは、前に生起した偶数フィールドとともに、奇数フィールドを含む。よって、最初に生起されたフィールドであって、再構成されたフレームのどのフィールドを追跡し続けるかが必要になる。言い換えると、除去されたフィールドの代わりに、フィールドが受信機で繰り返されると、代替フレームのうちのどのフレームと、繰り返しフィールドとをインタレースすべきかを知る必要がある。
【００１３】
　第２図において、入力フレームと表記したボックスの行は、適正な受信機でデコードした後の第１図の出力フレームを表す。個々のフレームは、２ビット・バイナリワードで表された対応する信号DTおよびDFと関係付けが行われている。左端ビットおよび右端ビットはそれぞれ信号DTおよびDFを表す。左ビット位置の１は関係付けをしたフレームが冗長なフィールドを含むことを示す。右ビット位置の１は関係付けをした偶数フィールドが最初に表示されることを示し、右ビット位置の０は関係付けをしたフレームの奇数フィールドが最初に表示されることを示す。
【００１４】
　出力フィールドと表記されたボックスの行は、入力フレームを備えたフィールドを表示すべきシーケンスを表す。
【００１５】
　第３図は冗長フィールドを検出し、冗長フィールドを除去し、ビデオ信号のフレームを残りのフィールドから再構成する装置を示す。ビデオ信号はソース10から第１バッファメモリ（Bn）12と減算器16に印加される。バッファメモリ12の出力は第２バッファメモリ（Bn-1）14と結合される。第２バッファメモリの出力は減算器16の第２入力に結合される。第１および第２バッファメモリはそれぞれ信号を１フィールド期間だけ遅延させるので、減算器16に印加された２つのビデオ信号は１つのフレーム期間だけ離されたlikeフィールドタイプのlike空間位置に対応する。フレームにより分離されたビデオ信号の２つのフィールドが一致する（ただし、ノイズの一致は除く）場合、（ビデオ信号がルミナンスのみを表すと仮定すると、）個々のフィールド期間に、減算器16により供給された差分は０になる。減算器16による減算により得られた差分は、コアリング回路17に印加される。コアリング回路17は予め定めた値未満の信号差分を除去し、ビデオ信号差分の信号のノイズを最小にする。コアリングされた差分の値はアキュムレータ18に印加される。アキュムレータ18では、個々のフィールド期間に亘って、差分の絶対値が累積される（総和をとる）。得られた値は閾値検出器20に印加される。この得られた値と閾値が、閾値検出器20で比較される。個々のフィールドに対する差分の総和が閾値未満である場合には、バッファメモリ12にストアされたフィールドは冗長と考えられ、同一タイプの最近の前のフィールド、すなわち、最後のフィールドがバッファメモリ14から読み出される。総和が閾値を超える場合には、バッファメモリ12に現在ストアされているフィールドは非冗長と考えられる。
【００１６】
　バッファメモリ12および14からのビデオデータは、リシーケンサ21に供給され、ソース10からのビデオデータが偶数／奇数フィールドタイプ検出器11に供給される。リシーケンサ21は、検出器11からのフィールド・タイプ・データに応答するとともに、閾値検出器20からのデータに応答して、ソース10からのデータのフィールドを除去し再フォーマットする。リシーケンスされたビデオ信号データは圧縮装置23に印加される。圧縮装置23は離散コサイン変換エンコーダに関係付けをした動き補償予測エンコーダを含むことができる。圧縮装置23により供給された圧縮されたビデオ信号はデータフォーマッタ24に印加される。データフォーマッタは、圧縮されたデータを、補助データでフォーマットし、同期および／またはエラー検出／訂正を行う。
【００１７】
　圧縮されたビデオ信号が例えば銅線以外の媒体を介して伝送された場合は、圧縮されたビデオ信号をさらにノイズ保護する必要がある。従って、データフォーマッタ24からの圧縮されたデータは、信号に冗長性を付加するトランスポート・プロセッサ26に供給される。この冗長性は信号デコードにクリチカルなあるタイプのデータに特有のものである。トランスポート・プロセッサ26はペイロードと柔軟なヘッダを有するデータのパケットを形成する。ペイロードは予め定めた数の圧縮されたビデオビットである。ヘッダはペイロードデータが取り出される個々のイメージ内で、空間的な位置を識別するデータを含む。このタイプのトランスボート・プロセッサをさらに詳しく知るには、米国特許第5,168,356号（発明の名称：Apparatus for Segmenting Encoded Video Signal For Transmission）を参照されたい。
【００１８】
　フォーマッタ24と圧縮装置23は、圧縮コントローラ22の制御により動作する。圧縮コントローラ22はビデオデータを受信し、リシーケンサ21からのデータを表示し、閾値検出器20からのデータDTを表示する。圧縮コントローラ22はステートマシンとして適正に動作し、圧縮装置を条件付けして、データを予め定めたシーケンスで供給する。しかも、フォーマッタ24を条件付けをして、例えば、MPEG信号プロトコルに従って、出力データを予め定めた層に階層化する。圧縮コントローラとフォーマッタがMPEGフォーマットされたデータを供給するように実際プログラムされている場合には、上述したフラグ信号DT/DFは、フォーマッタ24によりデータストリームに導入されることはない。信号DT/DFは、圧縮されたビデオデータの関係付けをしたフレームとともに、トランスポート・プロセッサ26に供給されることになる。その後、信号DT/DFは個々のトランスポート・パケット・ヘッダに組み入れられることになる。トランスポートパケットヘッダは、フレームヘッダ情報を含むペイロードを運ぶトランスポートパケットと関係付けをされている。
【００１９】
　あるいはまた、エンコーダ25がMPEGエンコーダでないが、修正されたMPEG+エンコーダである場合には、修正されたMPEG圧縮されたデータのフレームヘッダ内に信号DT/DFを取り入れるために供給される。この例では、圧縮コントローラ22とフォーマッタ24を予め設けて、信号DT/DFを、圧縮されたビデオデータストリームに直接取り入れることになる。ビデオ信号圧縮技法の当業者にとって、また、上述した開示を得た当業者にとって当然であるが、変更を加えた他の方法を、インプリメントして、冗長データを運ぶフィールド／フレームと関係付けをした個々のフラグ信号を運ぶことができる。
【００２０】
　第４図は第３図に示すリシーケンサ21の例を示す。第４図に示すリシーケンサ21はビデオデータのフィールドからフレームを形成する。すなわち、偶数フィールドの水平ラインと、奇数フィールドの水平ラインとをインタリーブし、２つのフィールドからフレームを形成する。インタリーブはレジスタ対30,31と、32,33により行われる。バッファメモリ12および14は、常に、合成して個々のフレームにするための２つのフィールドを含むように条件付けられている。フィールドメモリ12および14は並列に１ラインづつ読み出される。メモリ12から読み出された個々のラインは、シリアル入力・パラレル出力レジスタ30に書き込まれる。シリアル入力・パラレル出力レジスタ30はパラレル入力・シリアル出力レジスタ31のパラレル人力コネクションに結合されるパラレル出力コネクションを有する。個々のラインがレジスタ30に書き込まれた後、個々のラインはレジスタ31にロードされる。同様に、メモリ14から読み出された個々のラインは、レジスタ34に書き込まれる。レジスタ31および33により供給された出力信号は、マルチプレクサ34の個々の入力コネクションに結合される。マルチプレクサ34はリシーケンス・コントローラ35により条件付けされ、組み立てられた各フレーム内の偶数フィールドライン位置の偶数フィールドラインと、奇数ライン位置の奇数フィールドラインを結合する。
【００２１】
　この例では、データはフィールドメモリ12および14から、予め定めたサンプルレートで１ラインづつ読み出される。その後、レジスタ31および32は、圧縮コントローラ35により、このサンプルレートの２倍のサンプルレートで、相互排除するようにクロックされる。マルチプレクサから出力された信号が、レジスタ31（33）からの１ラインのビデオ信号と、その後のレジスタ33（31）からの１ラインのビデオ信号よりなる。個々のフィールドがバッファメモリに供給されると、フィールドデコーダ11は、フィールドが偶数かあるいは奇数かを判定し、このようなフィールドタイプの情報を圧縮コントローラ35に運ぶ。そのため、圧縮コントローラ35はバッファメモリ12および14のどちらかのバッファメモリを知ることになり、奇数および偶数フィールドを含む。従って、適正にマルチプレクサ34をスイッチングすることができる。コントローラ35にも閾値検出器からのデータが供給され、信号DT/DFを生成するようになっている。
【００２２】
　第５図は第４図のリシーケンサの動作を示すフローチャートである。第４図のリシーケンサは次のように動作する。システムのスタートアップで、２つの連続するフィールドをバッファメモリ12および14にロードし、インデックスｎを２に設定する［100］。そして、リシーケンサは、メモリ12にロードされたフィールドのフィールドタイプ（偶数または奇数）をフェッチする［101］。フェッチされたフィールドタイプを試験し［102］、次のフィールドが偶数（奇数）フィールドである場合には、システムはパス103,104,105（107,108,109）に分岐する。
【００２３】
　偶数である場合は、インデックスｎは１だけインクリメントされ、次のフィールドのメモリへのロードを開始する［103］。偶数である場合は、メモリ12（Bn）および14（Bn-1）に現在駐在するフィールドがそれぞれ奇数と偶数である。現フレームは、現在、メモリBnおよびBn-1に存在するフィールドから、メモリBnからのビデオ信号のラインを奇数ラインとし、メモリBn-1からのビデオ信号のラインを偶数ラインとして、形成する［104］。メモリ12および14の奇数および偶数フィールドは時系列が逆であり、よって、信号ディスプレイ第１（DF）は論理１に設定される［105］。
【００２４】
　奇数である場合は、インデックスｎは１だけインクリメントされ、次のフィールドのメモリ12へのロードが開始される［107］。奇数である場合は、メモリ12（Bn）および14（Bn-1）に現在駐在するフィールドは、それぞれ、偶数と奇数である。現在のフレームは、現在、メモリBnおよびBn-1に存在するフィールドから、メモリBnからのビデオ信号のラインを偶数ラインとし、メモリBn-1からのビデオ信号のラインを奇数ラインとして、形成する［108］。メモリ12および14の偶数および奇数フィールドは、時系列が正順であり、よって、信号ディスプレイ第１（DF）は論理０に設定される［109］。
【００２５】
　信号DFの状態を確立した後、閾値検出器からの信号DTがロードされ［110］、現フィールドが存在するか否かを試験する［111］。信号DTがローレベルであり、フィールド冗長を示さない場合は、次のフィールドがメモリにロードされる［115］。よって、メモリ12および14はデータの新しいフレームを含む。そして、システムはステップ［101］に戻る。
【００２６】
　信号DTがハイレベルであり、フィールド冗長を示す場合は、変数last drop（LD）が試験される。変数LDは、最近にドロップされたフィールドを追跡する。変数LDはインデックスｎから減算され、その差分が、予め定めた値であるドロップ周波数FDと比較される。値FDは、フィールドのシーケンスごとに、ドロップが許可されるフィールドの数を判定する。FDの最も小さい有効値は３であり、３つのフィールドのうちの１つのフィールドがドロップされるのを許可する。FDの値が５である場合は、５つのフィールドのうち１つのフィールドがドロップされるのが許可される。差分（n-LD）がFD未満かあるいはFDと等しい場合は、DTは０に設定され［113］、システムはステップ115に分岐される。この例では、フィールドが冗長であったとしても、システムはフィールドがドロップされないようにする。あるいはまた、差分がFDを超える場合は、LDはｎに設定され［114］、次の２つのフィールドがメモリ12および14にロードされる［116］。従って、現在メモリ14に駐在しているフィールドがドロップされることになる。そして、システムはステップ［101］に戻る。
【００２７】
　第６図はレシーバの具体例を示す。このレシーバはフラグデータDT/DFを利用して、冗長フィールドが除去されているビデオデータを再構成するものである。伝送パス、例えば、チューナからの圧縮されたビデオデータは、トラスポート・プロセッサ60に供給される。トランスポート・プロセッサは、圧縮されたビデオと、同期情報と、等々のトランスポート・パケットを受信し、圧縮されたビデオ信号を、トランスポート・パケット・ヘッダから分離し、しかも、圧縮されたビデオ信号を適正なデコーダ／デコンプレッサに供給する。冗長フィールド・フラグデータDT/DFが、パケット・トランスポート・ヘッダに含まれている場合は、このフラグデータが分離され、フラグデータは、システムコントローラ64が必要とするその他の補助データとともに、システム・コントローラ64に供給される。フラグデータDT/DFが、圧縮されたビデオ信号そのものに含まれている場合は、フラグデータDT/DFはデコーダ／デコンプレッサ61により分離され、システム・コントローラ64に供給される。システム・コントローラは、最終的に、信号DT/DFをメモリコントローラ66に導く。
【００２８】
　圧縮されたビデオ信号はデコーダ61により圧縮解除され、ディスプレイ・メモリ62にロードされる。通常は、ディスプレイ・メモリ62は、圧縮解除されたデータのフレームを含むことになる。圧縮解除されたデータはディスプレイ・メモリから出力ディスプレイ・デバイス（または、記録デバイス、等々）に、マルチプレクサ63を介して結合される。フィールド冗長を示さないと、データはメモリ62から出力デバイスに直接結合される。
【００２９】
　ディスプレイ・メモリの出力も、追加のフィールド・メモリ65に結合されており、フィールド・メモリ65はマルチプレクサ63の第２出力端子に結合されている。ディスプレイ・メモリ62と、フィールド・メモリ65と、マルチプレクサ63は、メモリ・コントローラ66により制御されている。メモリ・コントローラ66はシステム・コントローラ64により条件付けされており、信号DT/DFを含み、個々のメモリからのビデオデータをディスプレイに供給する。信号DT/DFがフィールド冗長を示さない場合は、圧縮解除された奇数および偶数フィールドが、それぞれ、信号DFに応答して、奇数および偶数フィールド位置で、ディスプレイメモリにロードされる。奇数および偶数フィールドがメモリ62からインタレースで連続して読み出される。
【００３０】
　冗長情報に関係付けたフィールドが信号DT/DFにより示された場合、このようなフィールドがディスプレイ・デバイスに読み出されると、このようなフィールドがフィールドメモリ65にキャプチャされる。その後、フィールドメモリのビデオ信号のフィールドが、適正なフィールド位置で、マルチプレクサ63により、ディスプレイ・デバイスに結合される。特定の圧縮解除システムによっては、フィールド繰り返しのために、余分なフィールド・メモリ65とマルチプレクサ63を含む必要はないかもしれないし、ビデオ信号のフィールドは、直接、ディスプレイ・メモリ62から繰り返すことができる。このようにすることにより、ハードウェアを削減することができるが、ディスプレイ・メモリとデコンプレッサ61のタイミング制限は厳しくなる。
【図面の簡単な説明】
【００３１】
【図１】第１図はビデオ信号入力フレームと再構成されたフレームのシーケンスを示す図と波形図であって、本発明を説明するのに有用な図である。
【図２】第２図はデコーダ装置により供給されるビデオ信号出力フレームのシーケンスを示す図とフラグ信号図であり、インタレースされたビデオ信号を供給するビデオ信号のリシーケンスされたフィールドを示す図であり、本発明を説明するのに有用な図である。
【図３】第３図はビデオ信号の冗長フィールドを除去し、フラグ信号を生成する装置を示すブロック図である。
【図４】第４図は第３図の装置で利用することができるリシーケンサを示すブロック図である。
【図５】第５図は第３図および第４図のリシーケンサの機能的な動作を説明するためのフローチャートである。
【図６】第６図は除去された冗長ビデオフィールドの代替ビデオフィールドを生成するデコーダ装置を示すブロック図である。
【符号の説明】
【００３２】
　１０　ビデオ信号のソース
　１２　第１バッファメモリ（Bn）
　１４　第２バッファメモリ（Bn-1）
　１６　減算器
　１７　コアリング回路
　１８　アキュムレータ
　２０　閾値検出器
　２１　リシーケンサ
　２３　圧縮装置
　２４　データフォーマッタ
　２５　エンコーダ
　２６　トランスポート・プロセッサ
【図１】
2004088800.tif 000003
【図２】
2004088800.tif 000004
【図３】
2004088800.tif 000005
【図４】
2004088800.tif 000006
【図５】
2004088800.tif 000007
【図６】
2004088800.tif 000008