(57)【要約】【課題】フォトレジストマスクを硬化しながら当該フォトレジストマスクをエッチングする方法を提供する。【解決手段】トランジスタ１は、基板２と、基板２上に形成されたソース電極２７、ドレイン電極２８、およびゲート電極２９とを有する。基板２内においては、ゲート電極２９が接する部分に活性層２２が設けられている。また、基板２内において、ゲート電極２９からドレイン電極２８に向かう方向に、活性層２２に接する低濃度領域２５と、中間領域２４と、ドレイン領域２３ｄと、中間領域２４と、低濃度領域２５とがこの順に配置されている。低濃度領域２５をイオン注入により形成される際に使用されるマスクは、中間領域２４を形成するときに使用したマスクがエッチングされて形成される。このエッチングの際、基板２上に紫外線が照射される。【選択図】　図１
2004146453.tif 000002
【特許請求の範囲】
【請求項１】
所定幅のパターンを有する第１のフォトレジストマスクを酸素ラジカルを用いてエッチングすることによって前記第１のフォトレジストマスクの前記パターンを狭小化して、第２のフォトレジストマスクを半導体基板上に形成する工程を備える、半導体装置を製造する方法であって、
前記エッチングは、紫外線を含む光を照射しながら行われる、方法。
【請求項２】
前記エッチングにおいて、前記酸素ラジカルを用いて前記エッチングを第１の領域において行い、前記酸素ラジカルを第２の領域で形成する、請求項１に記載の方法。
【請求項３】
前記第２のフォトレジストマスクを覆うように絶縁性シリコン化合物膜をスパッタリングにより形成する工程を更に備える、請求項１又は請求項２に記載の方法。
【請求項４】
第２のフォトレジストマスクを形成する前記工程に先だって、前記第１のフォトレジストマスクを用いてイオン注入プロセスを行う工程を更に備える請求項１又は請求項２に記載の方法。
【請求項５】
半導体装置を製造する方法であって、
（ａ）　　所定のパターンを有するフォトレジストマスクを半絶縁性ＧａＡｓ基板上に形成する工程と、
（ｂ）　　前記フォトレジストマスクを用いて前記半絶縁性ＧａＡｓ基板にイオンを注入する工程と、
（ｃ）　　紫外線を含む光を前記フォトレジストマスクに照射しながら、酸素ラジカルを用いて前記フォトレジストマスクを反応性イオンエッチングして、エッチングされたフォトレジストマスクを形成する工程と、
（ｄ）　　前記エッチングされたフォトレジストマスクを覆うようにシリコン酸化物膜をスパッタリングにより形成する工程と、
（ｅ）　　前記希薄フッ酸溶液に浸して、前記エッチングされたフォトレジストマスクの側壁に形成されたシリコン酸化物膜を除去する工程と、
（ｆ）　　有機溶剤を用いて前記エッチングされたフォトレジストマスクを除去する工程と
を備える方法。
【請求項６】
前記工程（ｃ）の後であり前記工程（ｄ）に先だって、前記エッチングされたフォトレジストマスクを用いて前記半絶縁性ＧａＡｓ基板にイオンを注入する工程を更に備える、請求項５に記載の方法。
【請求項７】
チャンバ内の第１の領域に設けられ基板を支持する基板支持部と、
紫外線を含む光を前記基板支持部に提供できるように設けられた光源と、
前記チャンバ内に酸素ガスを供給するためのガス供給源と、
前記チャンバ内の第２の領域において前記酸素ガスから酸素ラジカルを生成するための電極と
を備えるエッチング装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置を製造する方法及びエッチング装置に関する。
【０００２】
【従来の技術】
半導体素子の製造過程において、フォトレジストマスクは様々な工程に使用される。フォトレジストマスクは、ウエハにフォトレジスト材を塗布してレジストマスク膜を形成した後に、レジストマスク膜を露光及び現像してパターン形成することにより形成される。レジストマスク膜を硬化するために、エッチング装置内に配置される前にフォトレジストマスクへ紫外線を照射している。
【０００３】
【発明が解決しようとする課題】
本発明者らの知見によれば、レジストマスクに紫外線を照射すると、その表層部が硬化されているが、硬化が、レジストマスクの表層部の内側の領域にまで生じていない。発明者らは、レジストマスクの開口を拡大するために該レジストマスクをエッチングする場合、レジストマスクの硬化されていない部分がエッチングにより露出する場合があることを発見している。硬化されていないレジストのエッチングレートは硬化されたレジストのエッチングレートに比べて速いので、レジストの開口が、期待される値より大きくなることがある。
【０００４】
また、発明者らは、レジストマスク層の硬化されていない部分からガスが放出され、このガスは、望まれない影響を引き続く製造工程において生じさせる場合があることを発見している。例えば、このガス放出のため、エッチングされたレジストマスク層上に絶縁膜を堆積する場合、この絶縁膜中に気泡が生じる場合がある。気泡の発生により、絶縁膜の剥離が生じやすくなる。絶縁膜の剥離により、半導体素子の製造歩留りに影響する程度のパーティクルが生じる。
【０００５】
さらに、レジストマスク層を加工して、加工されたレジストマスク層を別のマスク層として使用する半導体プロセスにおいては、別のレジストマスク層が元のレジストマスク層の硬化されていない部分から構成され、この結果、別のレジストマスク層の機械的強度が低下する可能性がある。機械的強度の低下により、後の工程においてレジストマスク層が変形する可能性がある。
【０００６】
そこで、本発明の目的は、半導体装置を製造する方法及びエッチング装置を提供することにした。この半導体装置を製造する方法は、フォトレジストマスク層を硬化しながらフォトレジストマスク層を用いた半導体プロセスを提供するものであり、エッチング装置は、フォトレジストマスク層を硬化しながらフォトレジストマスク層を用いた半導体プロセスを可能にするものである。
【０００７】
【課題を解決するための手段】
本発明の一側面に係る発明は、半導体装置の製造方法に関する。この方法は、所定幅のパターンを有する第１のフォトレジストマスクを酸素ラジカルを用いてエッチングすることによって第１のフォトレジストマスクの前記パターンを狭小化して、第２のフォトレジストマスクを半導体基板上に形成する工程を備える。エッチングは、紫外線を含む光を照射しながら行われる。
【０００８】
この製造方法によれば、第１のフォトレジストマスクエッチングは、紫外線を含む光を照射しながら、酸素ラジカルを用いてエッチングされる。エッチング中にフォトレジストに紫外線が照射されるので、エッチングプロセス中にもフォトレジストの硬化が進行する。故に、硬化されていないフォトレジストがエッチングに曝されることがない。
【０００９】
本発明の製造方法では、エッチングにおいて、酸素ラジカルを用いてエッチングを第１の領域において行い、酸素ラジカルを第２の領域で形成することができる。酸素ラジカルが生成される領域が、エッチングが行われる領域と分離されているので、この分離により、酸素ラジカルの生成に際して生じる高エネルギー粒子に基板表面が曝されることがない。
【００１０】
本発明の製造方法は、第２のフォトレジストマスクを覆うように絶縁性シリコン化合物膜をスパッタリングにより形成する工程を更に備えることができる。この工程によれば、絶縁性シリコン化合物膜は、第１のフォトレジストマスクより狭いパターンを有する第２のフォトレジストマスク上に形成される。
【００１１】
本発明の製造方法は、第２のフォトレジストマスクを形成する工程に先だって、第１のフォトレジストマスクを用いてイオン注入プロセスを行う工程を更に備えることができる。本発明の製造方法によれば、イオン注入プロセスに用いられた第１のフォトレジストマスクから、硬化された第２のフォトレジストマスクが得られる。
【００１２】
本発明の製造方法は、第２のフォトレジストマスクを用いてイオン注入プロセスを行う工程の後に、第２のフォトレジストマスクを覆うように絶縁性シリコン化合物膜をスパッタリングにより形成する工程を更に備えることができる。本発明の製造方法によれば、第１のフォトレジストマスクのエッチングが終了したときには、第２のフォトレジストマスクは硬化されている。この第２のフォトレジストマスクを形成する後にイオン注入プロセスと、絶縁性シリコン化合物膜の成膜とを行うことができる。
【００１３】
本発明の別の側面に係わる発明は、半導体素子を製造する方法に係わる。この方法は、（ａ）所定のパターンを有するフォトレジストマスクを半絶縁性ＧａＡｓ基板上に形成する工程と、（ｂ）フォトレジストマスクを用いて半絶縁性ＧａＡｓ基板にイオンを注入する工程と、（ｃ）紫外線を含む光をフォトレジストマスクに照射しながら、酸素ラジカルを用いてフォトレジストマスクを反応性イオンエッチングして、エッチングされたフォトレジストマスクを形成する工程と、（ｄ）エッチングされたフォトレジストマスクを覆うようにシリコン酸化物膜をスパッタリングにより形成する工程と、（ｅ）希薄フッ酸溶液に浸して、エッチングされたフォトレジストマスクの側壁に形成されたシリコン酸化物膜を除去する工程と、（ｆ）有機溶剤を用いてエッチングされたフォトレジストマスクを除去する工程と；を備える。エッチング中にフォトレジストに紫外線が照射されるので、エッチングプロセス中にフォトレジストが硬化される。故に、硬化されていないフォトレジストがエッチング雰囲気に曝されることがない。工程（ｃ）においてエッチングされたフォトレジストマスクは、エッチングが終了したときには硬化されている。
【００１４】
また、硬化されたフォトレジストマスクを用いて、スパッタリングによるシリコン酸化物膜の形成、及び希薄フッ酸溶液によるシリコン酸化物膜の除去が可能になる。
【００１５】
本発明の製造方法は、工程（ｃ）の後であり工程（ｄ）に先だって、エッチングされたフォトレジストマスクを用いて半絶縁性ＧａＡｓ基板にイオンを注入する工程を更に備えることができる。
【００１６】
本発明の別の側面に係わる発明は、エッチング装置である。エッチング装置は、基板支持部と、光源と、供給源と、生成手段とを備える。基板支持部は、チャンバ内に設けられ、基板を支持する。光源は、紫外線を含む光を基板支持部に提供できるように設けられている。ガス供給源は、チャンバ内に酸素ガスを供給するように設けられている。生成手段は、チャンバ内において酸素ガスから酸素ラジカルを生成するように働く。このエッチング装置によれば、紫外線を照射しながらフォトレジストをエッチングできる。
【００１７】
また、基板支持部は、チャンバ内の第１の領域に設けられており、酸素ラジカルは、チャンバ内の第２の領域において酸素ガスから生成される。酸素ガスが活性化される領域が基板支持部から離れているので、酸素ガスを活性化する際に発生する可能性のある高エネルギ粒子による基板表面が損傷の発生を低減できる。
【００１８】
本発明の更なる別の側面の発明は、半導体装置を製造する方法に係わる。この方法は、（ａ）紫外線を含む光を基板支持部に提供できるように設けられた光源を有するエッチング装置を準備する工程と、第１のフォトレジストマスク層が形成された半導体基板をエッチング装置の基板支持部上に置く工程と、（ｂ）紫外線を含む光を照射しながら、酸素ラジカルを用いて第１のフォトレジストマスク層をエッチングして第２のフォトレジストマスク層を形成する工程とを備える。
【００１９】
また、本発明の更なる別の側面の発明は、半導体装置を製造する方法に係わる。この方法は、半導体装置を形成するための基板上に第１のフォトレジストマスク層を形成する工程と；紫外線を照射しながら、第１のフォトレジストマスク層及び基板の少なくともいずれかに所望の半導体プロセスを施す工程とを備えることができる。本発明の製造方法によれば、フォトレジストマスク層を硬化させながら、第１のフォトレジストマスク層及び基板の少なくともいずれかに半導体プロセスを適用することはできる。所望の半導体プロセスとしては、例えば、基板上に形成された金属膜をイオンミリング法を用いて加工するプロセスがある。
【００２０】
また、本発明の更なる別の側面の発明は、半導体装置を製造する方法に係わる。この方法は、所定幅のパターンを有する第１のフォトレジストマスク層を基板上に形成する工程と；第１のフォトレジストマスク層を用いて基板に第１の所望の半導体プロセスを施す工程と；紫外線を照射しながら、第１のフォトレジストマスク層を加工する工程と；加工された第１のフォトレジストマスク層を第２のフォトレジストマスク層として用いて基板に第２の所望の半導体プロセスを施す工程と；を備えることができる。本発明の製造方法によれば、第１のフォトレジストマスク層のエッチングが終了したときには、第２のフォトレジストマスク層は硬化されている。この第２のフォトレジストマスク層を形成する前後において第１及び第２の所望の半導体プロセスを実現できる。第２の所望の半導体プロセスとしては、例えば、スパッタリングによる絶縁性シリコン化合物膜の成膜であることができる。第１及び第２の所望の半導体プロセスとしては、例えば、イオン注入であることができる。なお、第１のフォトレジストマスク層を加工する工程において、基板が加工されていてもよい。
【００２１】
本発明のまた更なる別の側面に係わる発明は、フォトレジストマスクを形成する方法に係わる。この方法は、（ａ）基板上に設けられた第１のフォトレジストマスクに、紫外線を含む光を照射しながら、酸素ラジカルを用いて第１のフォトレジストマスクを反応性イオンエッチングして第２のフォトレジストマスクを形成する工程を備える。
【００２２】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【００２３】
【発明の実施の形態】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体装置を製造する方法、及びエッチング装置に係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２４】
（第１の実施の形態）
図１（Ａ）〜図１（Ｃ）、図２（Ａ）〜図２（Ｃ）、図３（Ａ）〜図３（Ｃ）、および図４（Ａ）〜図４（Ｃ）は、第１の実施形態に係わる、トランジスタといった半導体装置を製造する方法を示す断面図である。
【００２５】
これらの図面を参照しながら、引き続いて、トランジスタを製造する手順を説明する。半導体基板といった基板２を準備する。引き続く説明では、半絶縁性ＧａＡｓ半導体基板が用いられる。
（埋込層の形成工程）
図１（Ａ）に示されるように、基板２には、ｐ型埋込層２１及びｎ型活性層２２が形成されている。ｐ型埋込層２１および活性層２２は、以下のように形成されることができる。マスク層を基板２上に形成する。このマスク層は、ｐ型埋込層２１及び活性層２２を形成する領域に開口を有する。このマスク層を用いて、活性層２２を形成するためのｎ型ドーパント（Ｓｉ＋）の注入を行う。また、このマスク層を用いて、ｐ型埋込層２１を形成するためのｐ型ドーパント（Ｂｅ＋）の注入を行う。これらのイオン注入プロセスの結果、図１（Ａ）に示す通り、基板２には、主にＢｅが添加されたｐ型埋込層２１と、ＳｉおよびＢｅが添加された活性層２２とが形成される。これらのイオン注入の順序は入れ替え可能である。ｐ型埋込層２１は、活性層２２より深い。ｐ型埋込層２１の不純物濃度はｎ型活性層２２の不純物濃度より高い。
【００２６】
ｐ型埋込層２１および活性層２２の注入条件を例示すると
ｐ型埋込層２１：
イオン種：Ｂｅ＋、加速電圧：７０ｋＶ、注入量：５×１０１１ｃｍ−２
活性層２２：
イオン種：Ｓｉ＋、加速電圧：３０ｋＶ、注入量：３．０×１０１２ｃｍ−２
の通りである。
【００２７】
図１（Ａ）を参照すると、ｐ型埋込層２１および活性層２２を覆うように絶縁性シリコン化合物膜（例えば、ＳｉＮ膜３）といった絶縁膜が基板２上に形成されている。ＳｉＮ膜３の厚さは、例えば８０ｎｍ程度である。
【００２８】
ＳｉＮ膜３は、基板２上にプラズマＣＶＤ法により形成することができる。プラズマＣＶＤ法において、原料ガスとして、例えば、シラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスを使用できる。
（ソース領域及びドレイン領域の形成工程）
図１（Ｂ）を参照すると、ＳｉＮ膜３上にマスク層５１が形成されている。マスク層５１は開口部５１ａを有する。マスク層５１は、第１の実施形態においてはレジストから構成されるが、絶縁性シリコン化合物膜からなるマスク層を用いることができる。マスク層５１を用いて、ＳｉＮ膜３を通してｎ型ドーパント（Ｓｉ＋）を基板２へイオン注入を行う。図１（Ｂ）に示す通り、ソース領域２３ｓおよびドレイン領域２３ｄが形成される。イオン注入の条件としては、例えば
Ｓｉイオン（Ｓｉ＋）の加速電圧：９０ｋＶ
Ｓｉイオンのドーズ量：２．０×１０１３〜８．０×１０１３ｃｍ−２
の程度である。例示的に示せば、ソース領域２３ｓおよびドレイン領域２３ｄの不純物濃度は、
最大値（基板表面）　　〜２．０×１０１８ｃｍ−３
となる。
（中間領域形成工程）
図１（Ｃ）を参照すると、マスク層５１を除去した後、マスク層５２が形成されている。マスク層５２は、以下の手順により形成される。基板２上にレジスト膜が塗布される。所定のパターンを有するレティクルといったフォトマスクを用いてレジスト膜を露光して、露光されたレジスト膜を現像する。現像後に紫外線をレジストマスク層に照射してレジストマスク層を硬化して、マスク層５２を形成する。図１（Ｃ）を参照すると、マスク層５２は、２つの開口部５２ａを有する。２つの開口部５２ａで挟まれた部分の幅Ｌ０は、０．３マイクロメートル程度である。マスク層５２の開口部５２ａの幅は、開口部５１ａの幅に比べて広く、好適な実施例では両開口部の幅の差は０．４〜０．６マイクロメートル程度である。マスク層５２を用いて、ｎ型ドーパント（Ｓｉ＋）のイオン注入をＳｉＮ膜３を通して基板２に行う。図１（Ｃ）に示す通り、中間領域２４ｓ及び２４ｄが形成される。中間領域２４ｓ及び２４ｄの深さは、ソース領域２３ｓおよびドレイン領域２３ｄの深さより浅い。
【００２９】
このとき、イオン注入の条件を例示的に示せば
Ｓｉイオン（Ｓｉ＋）の加速電圧：８０ｋＶ
Ｓｉイオンドーズ量：１．０×１０１３〜２．０×１０１３ｃｍ−２
となる。中間領域２４ｓ及び２４ｄの不純物濃度を例示的に示せば、
２．０×１０１７〜５．０×１０１７ｃｍ−３
となる。中間領域２４ｓ及び２４ｄの不純物濃度は、ソース領域２３ｓおよびドレイン領域２３ｄの不純物濃度より低く、低濃度領域２５（後述）よりも高い。
（マスク層の形成工程）
図２（Ａ）及び図２（Ｂ）を参照しながら、活性層２２と中間領域２４ｓ、２４ｄとの間に低濃度領域を形成するためのマスク層５３を形成する手順を説明する。
【００３０】
マスク層５３は、プラズマによって生成された活性種を用いてマスク層５２をエッチングすることにより形成される。このエッチングは酸素ラジカルＲ１を用いるエッチングにより行われ、このエッチングは、紫外線を含む光ＵＶ１を照射しながら行われる。実施例としては、反応性イオンエッチングがある。
【００３１】
エッチングプロセスにおいて、酸素（Ｏ２）ガスの供給量、エッチングチャンバ内の圧力、およびエッチングのための高周波電力といったエッチング条件は、マスク層５２を構成するレジストを所望のエッチング速度で加工できるように決定される。このエッチングにより、図１（Ｃ）に示される所定のパターンを有するマスク層５２は等方的又は異方的エッチングされ、高さ及び幅の両方が小さくなる。図２（Ａ）を参照すると、エッチング途中の工程断面が示されている。この図面によれば、マスク層５２がエッチングされることによって、マスク層５２の開口部５２ａの幅Ｌ１が幅Ｌ２へ広がっている。所定の時間エッチングの後には、図２（Ｂ）に示されるように、開口部５３ａの幅Ｌ３を有するマスク層５３が形成される。マスク層５３の開口部５３ａの幅Ｌ３は、マスク層５２の開口部５２ａに比べて０．４〜０．６マイクロメートル程度広くなる。２つの開口部５３ａで挟まれた部分の幅Ｌ４は、０．１マイクロメートル程度である。フォトレジストマスク層５３のパターン幅Ｌ４は、フォトレジストマスク層５２のパターン幅Ｌ０より狭い。
（低濃度領域の形成工程）
マスク層５３を用いて、ＳｉＮ膜３を通してｎ型ドーパント（Ｓｉ＋）を基板２にイオン注入する。イオン注入の後に、図２（Ｂ）に示されるように、ｎ型低濃度領域２５ｓ及び２５ｄが形成される。中間領域２４ｓは、ソース領域２３ｓと低濃度領域２５ｓとの間に位置しており、中間領域２４ｄは、ソース領域２３ｄと低濃度領域２５ｄとの間に位置している。ｎ型低濃度領域２５ｓ及び２５ｄの深さは、中間領域２４ｓ及び２４ｄの深さより浅い。低濃度領域２５ｓ、２５ｄの濃度は、中間領域２４ｓ、２４ｄの濃度より小さい。
【００３２】
イオン注入の条件を例示的に示せば、
Ｓｉイオン（Ｓｉ＋）の加速電圧：５０ｋＶ（加速エネルギ５０ｋｅＶ）
Ｓｉイオンドーズ量：３×１０１２〜６×１０１２ｃｍ−２
となる。ｎ型低濃度領域２５ｓ及び２５ｄの不純物濃度を例示的に示せば、
約０．８×１０１７〜２．０×１０１７ｃｍ−３
である。
（酸化ケイ素膜形成工程）
図２（Ｃ）を参照すると、マスク層５３およびＳｉＮ膜３上に、ＳｉＯ２膜３１といった絶縁性シリコン化合物膜が形成されている。ＳｉＯ２膜３１は、スパッタ法により形成され、その厚さは例えば０．３マイクロメートル程度である。堆積されたＳｉＯ２膜を希フッ酸水溶液に浸す。フッ酸によりＳｉＯ２膜３１のうちマスク層５３の側面に堆積した部分がエッチングされて、図３（Ａ）に示す通り、マスク層５３の側面が露出する。この後、マスク層５３を有機溶剤で除去すると、図３（Ｂ）に示す通り、マスク層５３上に堆積したＳｉＯ２膜３１ａが除去される。また、図３（Ｂ）を参照すると、ＳｉＯ２膜３２が形成されている。マスク層５３の開口部内に堆積されたＳｉＯ２膜は、マスク層５３を除去しても、ＳｉＮ膜３上に残存する。ＳｉＯ２膜３２は、マスク層５３の開口部内に堆積されたＳｉＯ２膜から形成されている。リフトオフ工程により、酸化ケイ素膜３２が形成された。
（活性化アニール工程）
図３（Ｃ）に示されるように、熱３３を基板に与えて活性化アニールを行う。活性化アニールにより、イオン注入された不純物が半導体中において活性化される。活性化アニールは、例えば、ＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ）法により行うことができる。ＲＴＡによる加熱条件は、例えば、８６０℃±２０℃、２秒間とすることができる。活性化アニールは、ＲＴＡ法に替わり、所定の加熱炉で行うことができる。
（ＳｉＮ膜およびＳｉＯ２膜のエッチング工程）
図４（Ａ）を参照すると、ＳｉＮ膜３およびＳｉＯ２膜３２上にマスク層５４が形成されている。マスク層５４は、例えばフォトレジストから構成され、電極を形成する領域を露出する開口部５４ａを有する。これらの電極は、ソース領域２３ｓおよびドレイン領域２３ｄ上に形成される。マスク層５４を用いて、ＳｉＯ２膜３２およびＳｉＮ膜３をエッチングにより除去する。エッチング法としては、ＲＩＥ法が例示される。この除去により、図４（Ｂ）に示すように、電極を形成する領域を露出する開口を有するＳｉＯ２層３２ａおよびＳｉＮ層３ａが形成されるとともに、ソース領域２３ｓおよびドレイン領域２３ｄが露出される。
（ソース電極およびドレイン電極の形成工程）
この後、図４（Ｃ）を参照すると、マスク層５４を除去することなく、マスク層５４及び基板２上に金属膜２６が形成される。金属膜２６としては、金（Ａｕ）、ゲルマニウム（Ｇｅ）およびニッケル（Ｎｉ）を含む金属膜が例示され、この金属膜は、例えば蒸着により形成される。
【００３３】
マスク層５４を除去すると、マスク層５４上に堆積された金属が除去される。マスク層５４の除去は、例えば有機溶剤を用いて行うことができる。マスク層５４が除去された後にも、図５（Ａ）に示す通り、ソース領域２３ｓおよびドレイン領域２３ｄのそれぞれの上に金属層が形成される。ソース電極２７およびドレイン電極２８は、これらの金属層を備える。好適な実施例では、金属層はＡｕＧｅ／Ｎｉを含む。この後、熱処理を行うことにより、ソース電極２７とソース領域２３ｓとの間のオーミック接触、およびドレイン電極２８とドレイン領域２３ｄとの間のオーミック接触が形成される。熱処理の条件を例示的に示せば、窒素雰囲気、温度摂氏４５０度、時間１分程度である。
（ゲート電極の形成工程）
図５（Ｂ）に示されるように、ソース電極２７、ドレイン電極２８、ＳｉＮ膜３およびＳｉＯ２膜３２上にマスク層５５を形成する。マスク層５５は、ゲート電極が形成されるべき位置に開口部５５ａを有する。マスク層５５は、例えばフォトレジストから構成される。マスク層５５を用いて、その開口部５５ａに露出するＳｉＮ膜３ａをエッチングにより除去する。エッチング法としては、ＲＩＥ法が例示される。エッチングが終了すると、ゲート電極が形成される部分に活性層２２が露出される。
【００３４】
この後、図５（Ｃ）に示されるように、マスク層５５、ＳｉＯ２膜３２及び露出した活性層２２上にゲート電極膜５６を形成する。ゲート電極膜５６としては、例えばチタン（Ｔｉ）／白金（Ｐｔ）／Ａｕが例示される。チタン（Ｔｉ）／白金（Ｐｔ）／Ａｕ多層膜は、例えば蒸着により形成される。ゲート電極膜５６を形成した後にマスク層５５を除去すると、図６に示されるように、ゲート電極２９が形成される。マスク層５５の除去は、例えば有機溶剤を用いて行うことができる。これらの工程の結果、図６に示すトランジスタ１が完成する。
【００３５】
第１の実施形態による半導体装置の製造方法を用いて製造されるトランジスタの構成を説明する。図６は、電界効果トランジスタ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ、以下トランジスタを記す）の構成を示す概略図である。トランジスタとしては、ＧａＡｓ電界効果トランジスタが例示される。
【００３６】
半導体装置は、トランジスタ１と、トランジスタ１が設けられた基板２とを備える。基板２としては、半絶縁性ＧａＡｓ基板が例示される。トランジスタ１は、ソース電極２７、ドレイン電極２８、およびゲート電極２９とを有する。また、ソース電極２７とゲート電極２９との間、およびゲート電極２９とドレイン電極２８との間において、窒化ケイ素（ＳｉＮ）膜３ａおよび酸化ケイ素（ＳｉＯ２）膜３２ａといった絶縁膜が基板２上に設けられている。
【００３７】
基板２には、活性層２２が設けられており、活性層２２に接するようにゲート電極２９が設けられている。ゲート電極２９は、活性層２２にショットキ接触している。また、基板２内には、ソース領域２３ｓ及びドレイン領域２３ｄが設けられている。ソース領域２３ｓと活性層２２との間には、低濃度領域２５ｓ及び中間領域２４ｓが設けられている。低濃度領域２５ｓは活性層２２に接しており、中間領域２４ｓはソース領域２３ｓに接している。中間領域２４ｓは、ソース領域２３ｓと低濃度領域２５ｓとの間に設けられている。低濃度領域２５ｓは活性層２２と中間領域２４ｓとの間に設けられている。ソース領域２３ｓはソース電極２７に電気的に接続されている。ドレイン領域２３ｄと活性層２２との間には、低濃度領域２５ｄ及び中間領域２４ｄが設けられている。低濃度領域２５ｄは活性層２２に接しており、中間領域２４ｄはドレイン領域２３ｄに接している。ドレイン領域２３ｄと低濃度領域２５ｄとの間には、中間領域２４ｄが設けられている。低濃度領域２５ｄはと中間領域２４ｓとの間に設けられている。ドレイン領域２３ｄは、ドレイン電極２８に電気的に接続されている。基板２には、ｐ型埋込層２１が設けられている。活性層２２と、低濃度領域２５、および中間領域２４は、ｐ型埋込層２１内に設けられており、ｐ型埋込層２１は、ソース領域２３ｓおよびドレイン領域２３ｄを部分的に囲んでいる。
【００３８】
活性層２２とソース領域２３ｓ（ドレイン領域２３ｄ）との間に形成された中間領域２４ｓ（中間領域２４ｄ）及び低濃度領域２５ｓ（低濃度領域２５ｄ）を設けたので、ゲート電極２９とソース電極２７（ドレイン電極２８）との間の耐圧が向上される。
【００３９】
引き続いて、第１の実施形態による半導体素子の製造方法の技術的な利点を説明する。図７（Ａ）〜図７（Ｃ）は、マスク層５２がマスク層５３へとエッチングされる過程を示す模式図である。図７（Ａ）〜図７（Ｃ）において、活性層２２、および各領域２１，２２，２３ｓ，２３ｄ，２４ｓ，２４ｄ，２５ｓ，２５ｄの図示を省略する。
【００４０】
図７（Ａ）に示す通り、マスク層５２の表層には硬化部Ｈ１が形成されている。硬化部Ｈ１は、マスク層５２を現像した後に紫外線の照射により形成されたものである。マスク層５２は、図７（Ｂ）に示すように、基板２は、プラズマエッチング装置７０（図９及び図１０を参照しながら後述する）のサセプタ７１ａ上に置かれている。基板２上にマスク層５２は、チャンバ７３内のプラズマＰからの活性種Ｓによりエッチングされる。エッチング中において、マスク層５２が形成された基板２には、光源７５から光Ｌが照射されている。光Ｌは、紫外線の波長帯の光を含む。エッチング中にマスク層５２がエッチングされて硬化部Ｈ１が薄くなる。しかしながら、マスク層５２の表層部には常に光Ｌが照射されているので、マスク層５２の内部は順次に硬化される。故に、エッチングにより失われた硬化部Ｈ１は、エッチング中に新たに形成される硬化部Ｈ２により補われる。したがって、マスク層５２の表層に硬化部Ｈ２が消失することはない。よって、図７（Ｃ）に示す通り、マスク層５２のエッチングにより最終的に得られたマスク層５３も硬化部Ｈ３を備えている。
【００４１】
また、図８（Ａ）〜図８（Ｃ）に、エッチング中に紫外線が照射されることなくレジストマスクをエッチングする過程を示す。図８（Ａ）に示されるように、マスク層１５２は、別のプラズマエッチング装置のサセプタ１７１ａ上に置かれている。マスク層１５２にも予め硬化部Ｈ１が形成されている。図８（Ｂ）に示す通り、マスク層１５２は、紫外線を含む光が照射されることなく、活性種Ｓによりエッチングされる。エッチングが進行し、硬化部Ｈ１が除去されると、図８（Ｃ）に示されるように、非硬化部Ｕが露出する。マスク層１５２のエッチングにより得られたマスク層１５３は、硬化部を備えることなく非硬化部Ｕを備える。
【００４２】
非硬化部Ｕから構成されるマスク層１５３は、例えば、以下のような望まれない影響を及ぼす。（１）非硬化部Ｕのエッチングレートは硬化部Ｈ１に比べて速いので、マスク層１５３の開口部の大きさが所望のサイズとならない可能性がある。（２）非硬化部Ｕからはガスが放出される。後の工程において、マスク層１５３上に絶縁膜を堆積する場合、非硬化部Ｕからはガスにより絶縁膜中に気泡が生じる場合がある。絶縁膜中に気泡が生じると、絶縁膜が剥離することがある。剥離した絶縁膜はパーティクルとなる。パーティクルの発生は、半導体素子の製造歩留りの低下になる。（３）マスク層１５３の機械的強度が低下し、後の工程において、レジストマスクが変形したり、また剥離したりすることがある。
【００４３】
しかしながら、第１の実施形態による半導体素子の製造方法においては、マスク層５３はその表層に硬化部Ｈを備えるので、上記項目（１）、（２）、及び（３）の発生が低減できるという技術的な利点がある。
（第２の実施の形態）
本実施の形態では、第１の実施の形態におけるレジストマスク層を形成するために使用されるエッチング装置を説明する。図９（Ａ）は、エッチング装置７０の構成を示す図である。エッチング装置７０は、ベース部７１およびベルジャ７２から構成されるチャンバ７３、チャンバ７３内にプラズマを発生させるための電極７４と、チャンバ７３内に置かれる基板２に紫外線を照射する光源７５と、チャンバ７３内にガスを供給するガス供給源７６と、電極７４に高周波電力を供給する高周波電源７７とを備える。
【００４４】
ベース部７１は、基板が搭載されるサセプタ７１ａと、チャンバ７３に供給されたガスを排気するための複数個の排気口７１ｂとを備える。ベース部７１の裏面には排気管７１ｃが設けられており、排気管７１ｃは、真空ポンプといった排気装置７８に接続されている。チャンバ７３は、排気口７１ｂ及び排気管７１ｃを介して排気装置により排気される。チャンバ７３は、ベース部７１上に置かれるベルジャ７２と接するシール部材により気密に保たれることができる。
【００４５】
ベルジャ７２は、サセプタ７１ａの基板搭載面に交差する軸方向に順に設けられた第１〜第３の部分７２ａ、７２ｂ、７２ｃを有する。ベルジャ７２の頂上部には、チャンバ７３内にガスを導入するためのガス導入路７２ｄが設けられている。また、ベルジャ７２は石英ガラスから構成される。光源７５からの紫外線を含む光は、ベルジャ７２を透過してサセプタ７１ａ上の基板に照射される。なお、ベルジャ７２は、ステンレスといった金属から構成されてもよい。ただし、ベルジャが金属で構成される場合には、例えばベルジャの側面に、紫外線が透過できる窓が設けられる必要がある。
【００４６】
電極７４は、ベルジャ７２の第１の部分７２ａの側面を取り囲むように設けられている。したがって、高周波電力の供給により発生するプラズマは、第１の部分７２ａの内側に実質的に閉じ込められる。また、電極７４は、例えば銅や真鍮といった金属から構成されることができる。電極７４は、支持部材７４ａ，７４ｂ，７４ｃにより支持されている。支持部材７４ａ，７４ｂ，７４ｃは、電極７４と高周波電源とを接続する配線部としての役割を有している。一方、サセプタ７１ａはベルジャ７２の第３の部分７２ｃに設けられている。第２の部分７２ｂは、第１の部分７２ａと第３の部分７２ｃとの間に設けられている。故に、プラズマは、サセプタ７１ａ上に置かれる基板２から離れた領域に発生される。第１の部分７２ａにおいて発生された酸素ラジカルは、第２の部分７２ｂを介して、第３の部分７２ｃに設けられたエッチング領域に到達する。
【００４７】
図９（Ｂ）を参照すると、エッチング装置７０はガス供給源７６を有する。ガス供給源７６は、Ｏ２ガスが充填されたガス格納部７６ａと、窒素（Ｎ２）ガスまたヘリウム（Ｈｅ）ガスといった希釈ガスが充填されたガス格納部７６ｂとを有する。ガス供給源７６は、塩素系エッチングガスが充填されたガス格納部７６ｃと、ハロゲン系エッチングガスが充填されたガス格納部７６ｄとをさらに有することができる。ガス供給源７６は、所定の配管により、ガス導入路７２ｄと接続されている。この接続により、ガス供給源７６から、Ｏ２ガス、希釈ガス、およびエッチングガスがチャンバ７３内に供給される。
【００４８】
再び図９（Ａ）を参照すると、エッチング装置７０は、複数の光源７５を備えており、各光源７５は、紫外線を含む光を基板に提供できるようにベルジャ７２に対面している。また、エッチング装置７０は、いくつか光源７５がベルジャ７２の中心軸に関して所定の対称性を示すように設けられている。このため、紫外線を含む光は、基板２に対してほぼ均一の光強度で照射される。しかも、光源７５からの光は複数の方向から基板２に照射される。すなわち、基板２全面において、紫外線を含む光が、マスク層にほぼ均一に照射されることとなる。
【００４９】
図１０を参照すると、光源７５は、ミラー部７５ａと、紫外線を含む光を発するランプ７５ｂとを備える。ミラー部７５ａは、所定の軸方向に光を反射するように設けられている。ランプ７５ｂは、電極部７５ｄ，７５ｅと、石英ガラスといった材料からなる管球７５ｆを備える。電極部７５ｄ，７５ｅには、ランプ７５ｂに電力を供給するリード線７５ｇが設けられている。管球７５ｆは、所定の軸方向に伸びる発光部７５ｈを有する。電力の供給により、発光部７５ｈの内部で紫外線を含む光が発生される。ランプ７５ｂとしては、例えば水銀ランプが好適に使用される。ミラー部７５ａはほぼ半球状の形状を有する。また、ミラー部７５ａは球面状の内面７５ｃを有する。ただし、内面７５ｃは、楕円球面といった非球面状であってよい。さらに、内面７５ｃは、ランプ７５ｂからの光に対する反射率の高い材料で覆われている。このような構成のミラー部７５ａにより、ランプ７５ｂから放射される紫外線を含む光は、ミラー部７５ａの内面７５ｃにより反射されてほぼコリメートされた光となる。
【００５０】
エッチング装置７０を用いてマスク層５３を形成する手順を説明する。まず、マスク層５２が形成された基板２がサセプタ７１ａ上に置かれる。次いで、チャンバ７３内には、プロセスガスとしてＯ２ガスが供給される。チャンバ７３内の圧力が所定の値となった後、光源７５から紫外線を含む光が基板２に照射される。また、チャンバ７３内の圧力が所定の値となった後、高周波電源７７から高周波電力が電極７４に供給される。高周波電力の供給により、チャンバ７３には、プロセスガスのプラズマが発生する。プラズマ中では、酸素ガスが活性化され、酸素ラジカルおよびイオンといった活性種が生成される。活性種は、サセプタ７１ａの近傍にも移動してくる。基板２上のマスク層５２は、活性種によってエッチングされる。また、エッチング装置７０の光源７５から紫外線を含む光が基板２上に照射されている。したがって、マスク層５２をエッチングしながら、このマスク層５２に紫外線を含む光が照射される。エッチング装置７０においては、マスク層５２の硬化とマスク層５２のエッチングが同時に進行する。
【００５１】
また、エッチング装置７０において、プラズマが生成されるのは、ベルジャ７２の第１の部分７２ａであり、基板２が置かれるサセプタ７１ａはベルジャ７２の第３の部分７２ｃに位置している。第１の部分７２ａと第３の部分７２ｃとの間には、第２の部分７２ｂが入りしており、この部分によって、酸素ラジカルや酸素イオンといった活性種を含むプラズマは、基板２から隔置されている。プラズマ中では高エネルギー粒子も生成されている。プラズマが基板２に直接に触れる場合には、高エネルギー粒子が基板２に衝突するので、基板２の表面およびマスク層は、高エネルギー粒子によってダメージを受ける。しかしながら、エッチング装置７０では、このような損傷の発生が低減される。
【００５２】
エッチング装置７０のための例示的なプロセス条件は、
サセプタ温度：摂氏４０度〜２５０度（典型的には、摂氏１００度）
酸素流量：８０ｓｃｃｍ（ｃｅｎｔｉｍｅｔｅｒ　ｃｕｂｉｃ　ｐｅｒ　ｍｉｎｕｔｅ）
プラズマ用高周波電力：６００ワット
チャンバ内圧力：０．２パスカル〜２．０パスカル
紫外線ランプ照度：時間と共に変更する
スタート〜１０秒程度、３０ミリワット／ｃｍ−２
１０秒〜５０秒程度、５００ミリワット／ｃｍ−２
５０秒〜１００秒程度、１０００ミリワット／ｃｍ−２
である。
【００５３】
さらに、エッチング装置７０は、サセプタ７１ａを所定の電位に保つ電源７９を更に有していてよい。この電源７９により、チャンバ７２内に発生するプラズマに対してサセプタ７１ａが負の電位となるように保てば、プラズマ中の正イオンを基板２に引き付けることができる。したがって、基板２上に形成されたマスク５２は、正イオンによりエッチングされることになり、いわゆる反応性イオンエッチングを行うことができる。
【００５４】
（第３の実施の形態）
第３の実施形態による半導体素子の製造方法について説明する。第３の実施形態は、ＳｉＮ膜及びＳｉＯ２膜のエッチング工程の手順が第１の実施形態と異なる。以下、第１の実施形態との相違点を中心に第３の実施形態による半導体素子の製造方法について説明する。第３の実施の形態における他の工程は第１の実施の形態と同じようにできるけれども、これに限定されるのではない。
【００５５】
まず、第１の実施形態において説明した手順に従って、埋込層の形成工程、ソース領域及びドレイン領域の形成工程、中間領域形成工程、マスク層の形成工程、低濃度領域の形成工程、酸化ケイ素膜形成工程、活性化アニール工程までを行う。これにより、第１の実施形態にて参照した図３（Ｂ）に示すように、基板２上にはＳｉＮ膜３と、ＳｉＮ膜３上にはＳｉＯ２膜３２とが形成されている。
【００５６】
図１１（Ａ）〜図１１（Ｃ）を参照しながら、ＳｉＮ膜３とＳｉＯ２膜３２とがエッチングされる工程について説明する。図１１（Ａ）に示す通り、ＳｉＮ膜３およびＳｉＯ２膜３２上にマスク層５５が形成されている。マスク層５５は、フォトレジストから構成され、ソース領域およびドレイン領域が形成されるべき部分に開口部５４ａを有する。
【００５７】
マスク層５５を用いて、ＳｉＮ膜３及びＳｉＯ２膜３２がエッチングされる。このエッチングには、図１１（Ｂ）に示されるように、プラズマエッチング装置７０が使用されることができる。まず、マスク層５５が形成された基板２がサセプタ７１ａ上に配置された後に、チャンバ７３内にＣＦ４といったハロゲン系エッチングガスが供給される。チャンバ７３内の圧力が所定の値となった後、光源７５から紫外線を含む光Ｌが基板２に照射されるとともに、高周波電源から高周波電力が電極７４に供給される。高周波電力の供給により、チャンバ７３にはプラズマＰ１が発生する。プラズマＰ１により上記エッチングガスが活性化される。プラズマＰ１により生成された活性種Ｓ１により、ＳｉＯ２膜３２およびＳｉＮ膜３が反応性イオンエッチングされていく。
【００５８】
図１１（Ｃ）に示されるように、マスク層５５の開口部５５ａにおいてＳｉＯ２膜３２およびＳｉＮ膜３がエッチングされ、基板２が露出されると、エッチングが実質上停止される。以上により、ＳｉＯ２膜３２およびＳｉＮ膜３のエッチング工程が終了する。
【００５９】
引き続いて、図１２（Ａ）に示されるように、マスク層５５を除去することなくマスク層５５及び基板２上に金属膜２６が形成される。
【００６０】
マスク層５５を除去すると、マスク層５５上に堆積された金属が除去される。マスク層５５の除去は、例えば有機溶剤を用いて行うことができる。マスク層５５が除去された後に、図１２（Ｂ）に示す通り、ソース領域２３ｓおよびドレイン領域２３ｄのそれぞれの上に金属層が形成される。ソース電極２７およびドレイン電極２８は、これらの金属層を備える。好適な実施例では、金属層はＡｕＧｅ／Ｎｉを含む。この後、熱処理を行うことにより、ソース電極２７とソース領域２３ｓとの間のオーミック接触、ドレイン電極２８とドレイン領域２３ｄとの間のオーミック接触が形成される。続いて、図５（Ｂ）及び図５（Ｃ）に示されるように、ゲート電極の形成工程と行うと、トランジスタが完成する。
【００６１】
第３の実施形態においては、ＳｉＯ２膜３２およびＳｉＮ膜３のエッチング中に、マスク層５５に紫外線を含む光が照射される。紫外線を含む光を照射することにより生じる技術的な利点を説明する。
【００６２】
ＳｉＮやＳｉＯ２といった絶縁性無機シリコン化合物膜のエッチングの際には、通常、フォトレジストマスク層に対する絶縁膜のエッチング選択比が十分に大きくなるように調整される。絶縁膜のエッチングレートが十分に早く、マスク層のエッチングレートは十分に遅いエッチング条件が設定されるけれども、マスク層はエッチングされることを避けることはできない。エッチング中、紫外線を含む光がマスク層５５に照射されるため、マスク層５５には硬化部Ｈが常に形成される。故に、エッチング中に、マスク層５５がエッチングされて、マスク層５５の非硬化部が露出することがない。第１の実施形態において説明した項目（２）及び項目（３）のような望まれない影響の発生が低減される。また、このエッチング工程は、上記のエッチング選択比といったエッチング条件のプロセスウインドウを大きくできる。
【００６３】
さらに、このような手順は、エッチング選択比を十分に高くできないプロセス条件に特に有効である。
【００６４】
以上、幾つかの実施形態を参照しながら、本発明に係る半導体素子の製造方法を説明したが、本発明は、これらに限られることなく種々の変形が可能である。
【００６５】
第１の実施形態において、マスク層５２をエッチングしてマスク層５３を形成する際、プラズマを利用したエッチング方法が採用された。しかし、これに限られることなく、Ｏ２ガスを用いてフォトレジストマスク層をエッチングできる方法が採用されてよい。
【００６６】
また、第３の実施形態において、フォトレジストから構成されるマスク層５５を用いて、ＳｉＯ２膜３２およびＳｉＮ膜３をエッチングする手順を説明した。しかし、この手順は、酸化ケイ素膜、窒化ケイ素膜、酸窒化ケイ素をエッチングする場合にも適用される。図１３（Ａ）〜図１３（Ｃ）は、半導体装置を製造する方法において絶縁膜をエッチングする工程を示す模式図である。図１３（Ａ）を参照すると、基板２上に絶縁膜８０が形成されている。絶縁膜８０上には、レジストマスク層８２が形成されている。レジストマスク層８２の厚さは、ミリングによる膜減り量より十分に厚い。紫外線が既にマスク層８２に照射されたので、レジストマスク層８２には、硬化部Ｈ１が形成されている。図１３（Ｂ）を参照すると、基板２がエッチング装置８４内に配置されている。エッチング装置８４は、紫外線ランプ８６を備えている。エッチング装置８４において、紫外線を含む光Ｌをランプ８６を用いて照射しながら、レジストマスク層８２を用いて絶縁膜８０をエッチングする。図１３（Ｂ）は、活性種Ｅによるエッチング途中の基板２を示している。図１３（Ｂ）では、部分的にエッチングされた絶縁膜８０ａが示されており、エッチングにより膜厚が減少したマスク層８２ａが示されている。レジストマスク層８２の硬化部Ｈ１はエッチングされ部分的に失われているけれども、マスク層８２ａの表層には、硬化部Ｈ２が新たに形成されている。図１３（Ｃ）は、エッチングが完了した絶縁膜を備える基板を示している。基板２上には、エッチングされた絶縁膜８０ｂが形成されている。絶縁膜８０ｂ上には、レジストマスク層８２ｂがある。レジストマスク層８２ｂの膜厚はエッチングにより減少しているけれども、レジストマスク層８２ｂにも硬化部Ｈ３が形成されている。
【００６７】
さらに、この手順は、アルミニウム膜、またはＡｌＣｕＳｉ合金膜といった金属膜をエッチングする場合にも適用される。例えば、まず、フォトレジストマスク層が金属膜上に形成される。次いで、フォトレジストマスク層に紫外線を含む光を照射しながら金属膜をエッチングする。
【００６８】
さらに、本発明に係る半導体素子の製造方法は、金（Ａｕ）、チタン（Ｔｉ）、白金（Ｐｔ）といった金属膜をミリング法により加工して金属配線を形成する場合にも適用される。ミリングの場合、まず、フォトレジストマスク層が金属膜上に形成される。図１４（Ａ）〜図１４（Ｃ）は、半導体装置を製造する方法においてイオンミリング法により金属膜を加工する工程を示す模式図である。図１３（Ａ）を参照すると、基板９０上に金属膜９２が形成されている。金属膜９２上には、レジストマスク層９４が形成されている。紫外線が既にマスク層９４に照射されたので、レジストマスク層９４には、硬化部Ｈ１が形成されている。図１４（Ｂ）を参照すると、基板９０がミリング装置９６内に配置されている。ミリング装置９６は、ランプ９８を備えている。ミリング装置９６において、紫外線を含む光Ｌをランプ９８を用いて照射しながら、レジストマスク層９４を用いて金属膜９２をミリングする。図１４（Ｂ）は、イオンＩＯＮによるミリング途中の基板９０を示している。図１４（Ｂ）では、部分的に除去された金属膜９２ａが示されており、ミリングにより膜厚が減少したマスク層９４ａが示されている。レジストマスク層９４の硬化部Ｈ１はミリングにより部分的に失われているけれども、マスク層９４ａの表層には、硬化部Ｈ２が新たに形成されている。図１４（Ｃ）は、ミリングが完了した金属膜を備える基板を示している。基板９０上には、ミリングされた金属層９２ｂが形成されている。金属膜９２ｂ上には、レジストマスク層９４ｂがある。レジストマスク層９４ｂの膜厚はエッチングにより減少しているけれども、レジストマスク層９４ｂにも硬化部Ｈ３が形成されている。以上説明したように、ミリング法では、マスク層が削られるのを完全に防止することはできない。このため、ミリングに先立ってマスク層を硬化した場合であっても、硬化された部分が除去され非硬化部が露出する可能性がある。しかしながら、ミリング中に紫外線を含む光を照射すれば、マスク層の表面が硬化される。したがって、ミリングにより削られても、マスク層は硬化部に覆われることとなり、非硬化部の露出に起因する問題が生じることはない。
【００６９】
このプロセスのためのミリング装置は、基板支持部９６ａと、光源９８と、プロセスガス供給源９６ｂと、ミリングイオン生成手段９６ｃとを備える。基板支持部９６ａは、チャンバ内９６ｄに設けられ、基板を支持する。光源９８は、紫外線を含む光を基板支持部９６ａに提供できるように設けられている。ガス供給源９６ｂは、アルゴンといったミリングイオンを生成するためにガスをチャンバ９６ｄ内に供給するように設けられている。ミリングイオン生成手段９６ｃは、チャンバ９６ｄ内においてプロセスガスからミリングイオンを生成して、イオンを加速するように作用する。このミリング装置９６によれば、紫外線を照射しながら金属膜を加工できる。
【００７０】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者により認識される。本実施の形態に示された構成は例示であり、本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、本実施の形態では、処理装置として、エッチング装置及びミリング装置を説明したが、これに限定されるものではなく、紫外線キュアを必要とするレジストマスク層を用いる半導体プロセスに適用できる。したがって、特許請求の範囲及びその精神の範囲から来る全ての修正および変更に権利を請求する。
【００７１】
【発明の効果】
以上説明したように、本発明の半導体装置を製造する方法及びエッチング装置が提供される。半導体装置を製造する方法によれば、フォトレジストマスク層を硬化しながらフォトレジストマスク層を用いた半導体プロセスを行うことができる。処理装置によれば、フォトレジストマスク層を硬化しながらフォトレジストマスク層を用いた半導体プロセスを行うことができる。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、第１の実施形態による半導体素子の製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｃ）は、第１の実施形態による半導体素子の製造方法を説明する図である。
【図３】図３（Ａ）〜図３（Ｃ）は、第１の実施形態による半導体素子の製造方法を説明する図である。
【図４】図４（Ａ）〜図４（Ｃ）は、第１の実施形態による半導体素子の製造方法を説明する図である。
【図５】図５（Ａ）〜図５（Ｃ）は、第１の実施形態による半導体素子の製造方法を説明する図である。
【図６】図６は、第１の実施形態の半導体素子の製造方法により製造される電界効果トランジスタの構成を示す概略図である。
【図７】図７（Ａ）〜図７（Ｃ）は、マスク層がエッチングされていく過程を示す模式図である。
【図８】図８（Ａ）〜図８（Ｃ）に、紫外線を照射することなくレジストマスクがエッチングされる過程を示す。
【図９】図９（Ａ）は、マスク層の形成に好適な製造装置の構成の一例を示す図である。図９（Ｂ）は、エッチング装置７０に含まれるガス供給源を示す図面である。
【図１０】図１０は、光源の構成を示す概略図である。
【図１１】図１１（Ａ）〜図１１（Ｃ）は、ＳｉＮ膜とＳｉＯ２膜とがエッチングされる工程について説明する図である。
【図１２】図１２（Ａ）及び図１２（Ｂ）は、ＳｉＮ膜とＳｉＯ２膜とがエッチングされる工程について説明する図である。
【図１３】図１３（Ａ）〜図１３（Ｃ）は、絶縁膜をエッチングする工程について説明する図である。
【図１４】図１４（Ａ）〜図１４（Ｃ）は、金属膜をイオンミリングする工程について説明する図である。
【符号の説明】
１・・・トランジスタ、２・・・基板、２１・・・ｐ型埋込層、２２・・・活性層、３・・・窒化シリコン膜、２３ｓ・・・ソース領域、２３ｄ・・・ドレイン領域、２４・・・中間領域、２５・・・低濃度領域、２６・・・金属膜、２７・・・ソース電極、２８・・・ドレイン電極、２９・・・ゲート電極、３１・・・ＳｉＯ２膜、３２ａ・・・ＳｉＯ２膜、・５１〜５５・・・マスク層、５１ａ〜５５ａ・・・開口部、７０・・・製造装置、７１ａ・・・サセプタ、７１・・・ベース部、７１ｂ・・・排気口、７２ｄ・・・ガス導入口、７２・・・チャンバ、７２・・・ベルジャ、７３・・・チャンバ、７４ａ・・・支持部材、７４・・・電極、７５・・・光源、７５ａ・・・ミラー部、７５ｂ・・・ランプ
【図１】
2004146453.tif 000003
【図２】
2004146453.tif 000004
【図３】
2004146453.tif 000005
【図４】
2004146453.tif 000006
【図５】
2004146453.tif 000007
【図６】
2004146453.tif 000008
【図７】
2004146453.tif 000009
【図８】
2004146453.tif 000010
【図９】
2004146453.tif 000011
【図１０】
2004146453.tif 000012
【図１１】
2004146453.tif 000013
【図１２】
2004146453.tif 000014
【図１３】
2004146453.tif 000015
【図１４】
2004146453.tif 000016