(57)【要約】【課題】場所によらず一定の均一なずれのみでなく，種々の部分的なばらつきに対する部分倍率補正を可能とした画像形成装置を提供すること。【解決手段】画像クロック生成部２３によるクロックから基準色（ブラック）の変調画像クロックが生成され，このクロックを基にして，アドレス生成回路３６においてアドレスが生成される。基準色以外の各色の出力部３０では，このアドレスにより補正係数メモリ１５から補正係数を読み出す。周波数変調回路３１は，補正係数に従って画像クロックを変調する。ＰＷＭ３３は，同期回路３２によって基準信号４０に同期された変調画像クロックと入力データとから，レーザドライバ６に駆動用のパルスを出力する。【選択図】　　　　　　図６
2004085777.tif 000002
【特許請求の範囲】
【請求項１】
色ごとの画像形成部により重ね合わせ画像を形成するタンデム式の画像形成装置において，
基準色に対する各色の主走査方向の倍率補正データを記憶する補正メモリと，
基準色の主走査方向倍率を記憶する基準倍率メモリと，
画像クロックを発生する画像クロック発生部と，
基準色の主走査方向倍率により画像クロックを変調した基準倍率クロックに基づいて前記補正メモリから各色の主走査方向の倍率補正データを読み出す読み出し手段と，
前記読み出し手段により読み出された各色の主走査方向の倍率補正データに基づいて画像クロックを変調し，色ごとの変調クロックを生成する変調クロック生成部と，
前記変調クロック生成部により生成された色ごとの変調クロックと色ごとの画像データとに従って，前記各画像形成部への制御信号を生成する画像形成制御部とを有し，
前記各画像形成部は，前記画像形成制御部からの色ごとの制御信号に従って画像形成を行うことを特徴とする画像形成装置。
【請求項２】
請求項１に記載する画像形成装置において，
基準色に対する各色の主走査方向の位置ずれ量を検出する位置ずれ検出手段と，
前記位置ずれ検出手段により検出された位置ずれ量に基づいて各色の倍率補正データを生成する倍率補正データ生成手段とを有し，
前記補正メモリには，前記倍率補正データ生成手段により生成された倍率補正データが記憶されることを特徴とする画像形成装置。
【請求項３】
請求項１または請求項２に記載する画像形成装置において，
前記各画像形成部の１つが基準色の画像を形成するものであり，
前記画像形成制御部は，基準色については基準倍率クロックと基準色の画像データとに従って制御信号を生成し，
前記補正メモリに記憶される基準色以外の各色の倍率補正データが，主走査方向内の位置による倍率のばらつきを補正する部分倍率補正であり，
前記変調クロック生成部で生成する基準色以外の各色の変調クロックが，主走査方向内の位置に応じてクロックスピードが変化する部分変調クロックであることを特徴とする画像形成装置。
【請求項４】
請求項３に記載する画像形成装置において，
前記補正メモリに記憶される基準色以外の各色の倍率補正データが，主走査方向の区間ごとにその区間における倍率を指定したものであり，
前記変調クロック生成部は，基準倍率クロックの所定数のカウントごとにクロックスピードを変更することを特徴とする画像形成装置。
【請求項５】
請求項１から請求項４までのいずれか１つに記載する画像形成装置において，
前記画像形成制御部における各色の制御信号の生成を同期させる同期手段を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，タンデムフルカラー機によって画像を形成するための画像形成装置に関する。さらに詳細には，各色の局所的なずれを補正する画像形成装置に関するものである。
【０００２】
【従来の技術】
画像形成部を各色ごとに有するタンデム方式のカラー画像形成装置では，像担持体が複数存在するために，各色間の位置ずれが生じる場合がある。例えば，光学部品の公差や取付誤差，像担持体の取付誤差，温度等の環境変化による装置全体のゆがみなどの原因によって，転写ベルト等に形成された各色のトナー像の位置が互いにずれるのである。そのため，従来より，レジストパターンを使用して各色の位置ずれを検出して補正することが行われている。所定形状のレジストパターンを各色ごとに転写ベルト等に形成し，それぞれの位置を光学センサ等で検出するのである。その結果に基づいて，各種の補正を行うことにより，カラー画像の色ずれを減少させている。
【０００３】
ここで，位置ずれのうち主走査方向の成分としては，全体の倍率のずれや書き出し位置のずれの他に，倍率の部分的なばらつきがある。この部分的な倍率のずれを補正することを部分倍率補正という。従来，部分倍率補正は，光源のビデオクロックを変調させて各ドットの大きさを変更することで行っている。例えば，特開平１１−１９８４３５号公報では，以下のように部分倍率補正を行う方法が開示されている。すなわち，主走査方向の倍率のばらつきを検出して，出力画像クロックの周波数を１走査の間にどれだけ変化させればよいかを算出する。そして，１走査の間にその算出値だけ変化するように，基準となる周波数から一定の変化幅で出力画像クロックの周波数を変化させるのである。
【０００４】
【発明が解決しようとする課題】
しかしながら，前記した従来の主走査方向部分倍率補正方法では，場所によらず一定の均一なずれにしか対処できない。例えば，左端付近と右端付近とが伸びて，中央部が縮んでいる場合等には対応不可能であるという問題点があった。
【０００５】
本発明は，前記した従来の画像形成装置が有する問題点を解決するためになされたものである。すなわちその課題とするところは，場所によらず一定の均一なずれのみでなく，種々の部分的なばらつきに対する部分倍率補正を可能とした画像形成装置を提供することにある。
【０００６】
【課題を解決するための手段】
この課題の解決を目的としてなされた本発明の画像形成装置は，色ごとの画像形成部により重ね合わせ画像を形成するタンデム式の画像形成装置であって，基準色に対する各色の主走査方向の倍率補正データを記憶する補正メモリと，基準色の主走査方向倍率を記憶する基準倍率メモリと，画像クロックを発生する画像クロック発生部と，基準色の主走査方向倍率により画像クロックを変調した基準倍率クロックに基づいて補正メモリから各色の主走査方向の倍率補正データを読み出す読み出し手段と，読み出し手段により読み出された各色の主走査方向の倍率補正データに基づいて画像クロックを変調し，色ごとの変調クロックを生成する変調クロック生成部と，変調クロック生成部により生成された色ごとの変調クロックと色ごとの画像データとに従って，各画像形成部への制御信号を生成する画像形成制御部とを有し，各画像形成部は，画像形成制御部からの色ごとの制御信号に従って画像形成を行うものである。
【０００７】
本発明の画像形成装置によれば，画像クロック発生部によって発生された画像クロックが，変調クロック生成部によって変調される。このとき，基準色は基準倍率メモリに記憶された主走査方向倍率によって補正され，その他の各色は補正メモリに記憶された倍率補正データによって補正される。従って，倍率補正データが主走査方向の部分的なばらつきに対応して記憶されていれば，変調クロックは部分的に補正変調されたものとなる。さらに，この変調クロックに従って各画像形成部への制御信号が生成されるので，場所によらず一定の均一なずれのみでなく，種々の部分的なばらつきに対する部分倍率補正が可能となる。また，その倍率補正データは，基準倍率クロックに基づいて読み出されるので，変調クロックの変調タイミングは基準色に合わせられたものとなる。従って，主走査方向倍率は基準色にそろえられ，部分倍率は各色ごとに補正された画像が形成される。
【０００８】
さらに，本発明の画像形成装置は，基準色に対する各色の主走査方向の位置ずれ量を検出する位置ずれ検出手段と，位置ずれ検出手段により検出された位置ずれ量に基づいて各色の倍率補正データを生成する倍率補正データ生成手段とを有し，補正メモリには，倍率補正データ生成手段により生成された倍率補正データが記憶されるものである。
このようにすれば，基準色に対する各色の主走査方向の位置ずれ量が検出され，その位置ずれ量から倍率補正データが生成される。さらに，生成された倍率補正データが補正メモリに記憶されるので，画像形成時にこの倍率補正データを使用して主走査方向の部分倍率補正をすることができる。
【０００９】
さらに，本発明の画像形成装置は，各画像形成部の１つが基準色の画像を形成するものであり，画像形成制御部は，基準色については基準倍率クロックと基準色の画像データとに従って制御信号を生成し，補正メモリに記憶される基準色以外の各色の倍率補正データが，主走査方向内の位置による倍率のばらつきを補正する部分倍率補正であり，変調クロック生成部で生成する基準色以外の各色の変調クロックが，主走査方向内の位置に応じてクロックスピードが変化する部分変調クロックであることが望ましい。
このようにすれば，基準色については，基準倍率クロックと基準色の画像データとに従って画像形成される。一方，他の各色は倍率補正データによって変調された部分変調クロックに従って画像形成される。すなわち，主走査方向内の位置に応じてクロックスピードが変化されるので，主走査方向内の位置によって，部分的な倍率補正が可能となるからである。
【００１０】
さらに，本発明の画像形成装置は，補正メモリに記憶される基準色以外の各色の倍率補正データが，主走査方向の区間ごとにその区間における倍率を指定したものであり，変調クロック生成部は，基準倍率クロックの所定数のカウントごとにクロックスピードを変更することが望ましい。
このようにすれば，主走査方向内の位置を各区間ごとに指定できる。さらに，クロックスピードが基準倍率クロックの所定数のカウントごとに変更されれば，基準色に対して均一な間隔でその区間の倍率補正が行われるからである。
【００１１】
さらに，本発明の画像形成装置は，画像形成制御部における各色の制御信号の生成を同期させる同期手段を有することが望ましい。
このようにすれば，各色の画像形成部によって形成される各色の画像が，その主走査方向のスタート位置がそろったものとなるからである。
【００１２】
また，色ごとの画像形成部により重ね合わせ画像を形成するタンデム式の画像形成装置であって，画像形成用の画像データを主走査方向のラインごとに記憶する調停メモリと，色ごとの画像データの入力を受けて入力側クロックに従って画像形成用の画像処理を行い，画像処理後の画像データを入力側クロックに従って調停メモリに書き込む画像処理部と，画像処理部および調停メモリに入力側クロックを供給する入力側クロック供給部と，画像クロックを発生する画像クロック発生部と，各色の主走査方向の倍率補正データに基づいて画像クロックを変調し，色ごとの変調クロックを生成する変調クロック生成部と，変調クロック生成部により生成された色ごとの変調クロックに従って調停メモリから色ごとの画像データを読み出し，各画像形成部への制御信号を生成する画像形成制御部とを有し，各画像形成部は，画像形成制御部からの色ごとの制御信号に従って画像形成を行うものもまた有用である。
【００１３】
このような画像形成装置では，画像クロックが倍率補正データに基づいて変調され，各色の画像形成部への制御信号が生成される。その際，変調クロックに従って調停メモリから画像データが読み出されるので，その読み出しタイミングは一定ではない。一方，調停メモリと画像処理部とには，変調クロックとは異なる入力側クロックが供給されるので，クロックの変調による影響を受けることはない。従って，画像処理部の動作クロックは一定とすることができる。さらに，読み出しのためのクロックが変調されたものであっても，読み出しタイミングが書き込みタイミングを追い越すことなくスピード調停が行われるようにすることができる。
【００１４】
【発明の実施の形態】
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。本実施の形態は，シアン（Ｃ），マゼンダ（Ｍ），イエロー（Ｙ），ブラック（Ｋ）の４色構成のタンデム方式カラー画像形成装置に本発明を適用したものである。
【００１５】
本実施の形態の画像形成装置は，図１に示すように概略構成されている。まず，転写ベルト１が搬送ローラ２，３によって回転可能に保持されている。その転写ベルト１に沿って，各色の画像形成部４Ｃ，４Ｍ，４Ｙ，４Ｋが配置されている。各画像形成部４Ｃ，４Ｍ，４Ｙ，４Ｋは，それぞれ像担持体５Ｃ，５Ｍ，５Ｙ，５Ｋとその露光のためのレーザドライバ６Ｃ，６Ｍ，６Ｙ，６Ｋとを有している。この画像形成装置で画像を形成するときには，各色の像担持体５Ｃ，５Ｍ，５Ｙ，５Ｋは，それぞれ各色のレーザドライバ６Ｃ，６Ｍ，６Ｙ，６Ｋによって露光され，各色の静電潜像が形成される。次に，その静電潜像が現像されて各色のトナー画像が形成される。そして，その各色のトナー画像が転写ベルト１上に重ね合わされることによりカラー画像が形成されて，用紙に転写されるのである。
【００１６】
このような画像形成装置では，各色ごとに像担持体５Ｃ，５Ｍ，５Ｙ，５Ｋを有していることから，さまざまな原因によって各色の画像の位置ずれが発生しうる。そこで，位置ずれの補正をするために，まずその位置ずれの度合いを検出する。そのために，図１と図２に示すように，各色の画像形成部４Ｃ，４Ｍ，４Ｙ，４Ｋの下流側には，転写ベルト１の幅方向（主走査方向）に沿って，複数のレジストマーク検出センサ７が設けられている。このレジストマーク検出センサ７は光学センサであり，転写ベルト１上に形成されたレジストマーク８Ｃ，８Ｍ，８Ｙ，８Ｋ等のトナー像を検出するためのものである。
【００１７】
さらに，この画像形成装置は，図３に示すように，検出されたレジストマーク８Ｃ，８Ｍ，８Ｙ，８Ｋの位置から，各色の補正係数を算出するための構成を有している。すなわち，検出センサ７に加えてＡ／Ｄ変換回路１０，ＣＰＵ１１および，各色用の補正係数メモリ１５Ｙ，１５Ｍ，１５Ｃである。ここでは，ブラック（Ｋ）を基準色とし，その他の３色をブラックの位置に合わせることとした。そのため，補正係数メモリは，ブラック以外の３色用が備えられている。さらに，ＣＰＵ１１には，３色（Ｙ，Ｍ，Ｃ）の画素間隔カーブを作成する画素間隔カーブ作成部１２，ブラックの画素間隔カーブを作成する基準カーブ作成部１３，３色の画素間隔カーブを基準カーブと比較する画素間隔カーブ比較部１４が備えられている。
【００１８】
これらの構成によるレジストマーク検出と補正係数算出の動作を説明する。この処理は，準備処理であり，画像形成装置の立ち上げ時や画像形成中以外の時間等に適宜行われる。まず，図２に示すように，各色の画像形成部４Ｃ，４Ｍ，４Ｙ，４Ｋによって，転写ベルト１上にレジストマークを形成する。レジストマークは，あらかじめ決められたパターンとして記憶されており，各色の画像形成部４Ｃ，４Ｍ，４Ｙ，４Ｋはそのデータに基づいて転写ベルト１上にトナー像を形成する。このとき，各色のレジストマークは，検出センサ７の個数に対応して主走査方向に複数個並べて作成される。形成された各色のレジストマークは，転写ベルト１の回転によって順次，検出センサ７の位置に到達し，検出センサ７によって検出される。この後，転写ベルト１に形成されたレジストマークは，用紙に転写されることなくクリーニングされる。
【００１９】
検出センサ７の検出信号はＡ／Ｄ変換回路１０に入力されてデジタル信号に変換される。そして，そのデジタル信号がＣＰＵ１１に入力される。ＣＰＵ１１では，入力されたデジタル信号から，画素間隔カーブを作成する。ブラック以外の３色のデータから，画素間隔カーブ作成部１２によって各色の画素間隔カーブ１６（Ｙ，Ｍ，Ｃ）が作成される。そして，ブラックのデータから，基準カーブ作成部１３によってブラックの画素間隔カーブである基準カーブ１７が作成される。
【００２０】
画素間隔カーブ１６は，図４に例示するように，各画素の主走査方向の印字位置と画素番号との関係を表すものである。これにより，各位置における画素間の伸び縮みが表されている。画素間隔カーブ作成部１２や基準カーブ作成部１３では，複数の検出センサ７の検出結果から，その間を補間することによってこの画素間隔カーブ１６や基準カーブ１７を作成する。なお，図４では，基準カーブ１７を直線で表しているが，これは必ずしも直線になるとは限らない。
【００２１】
次に，ＣＰＵ１１では，画素間隔カーブ比較部１４によって，３色の画素間隔カーブ１６（Ｙ，Ｍ，Ｃ）をそれぞれ基準カーブ１７と比較する。画素間隔カーブ比較部１４では，各色ごとにまず主走査方向全体を複数の部分に分け，各部分における画素間の伸び縮みの度合いを基準カーブ１７と比較する。そして，その各部分の伸び縮みを基準カーブ１７と合わせるための補正係数を算出する。そして，その算出した補正係数を，その位置を示すアドレスとともに補正係数メモリ１５Ｙ，１５Ｍ，１５Ｃに記憶させる。
【００２２】
次に，画像形成装置の画像形成のための構成について，図５と図６を使用して説明する。これらは，入力された画像データに応じて，主走査方向の部分倍率補正を行った画像を形成する構成部分である。この画像形成は，前述の準備処理を終了し，補正係数メモリ１５Ｙ，１５Ｍ，１５Ｃに各色の補正係数がアドレスに対応させて記憶されている状態で行われるものである。この画像形成処理は，一般に使用者の指示によって実行される。
【００２３】
この画像形成装置は，図５に示すように，画像データ２０の入力を受けて４色の入力データ（Ｙ，Ｍ，Ｃ，Ｋ）を作成する画像処理部２１，各色の入力データを受けて各画像形成部４Ｃ，４Ｍ，４Ｙ，４Ｋを駆動する出力部３０Ｙ，３０Ｍ，３０Ｃ，３０Ｋ，画像処理部２１と各出力部３０Ｙ，３０Ｍ，３０Ｃ，３０Ｋとの間のスピードの違いを調停する調停メモリ２２Ｙ，２２Ｍ，２２Ｃ，２２Ｋを有している。調停メモリ２２Ｙ，２２Ｍ，２２Ｃ，２２Ｋは，ＦＩＦＯ型のメモリである。さらに，全体の動作のためのクロックを生成する画像クロック生成部２３と，画像クロック生成部２３で生成されたクロックを画像処理部２１に適合するように周波数変調する処理部用周波数変調回路２４とを有している。
【００２４】
出力部３０Ｙ，３０Ｍ，３０Ｃ，３０Ｋは，図５と図６に示すように，各色の入力データ（Ｙ，Ｍ，Ｃ，Ｋ）に基づいて，各色の画像形成部のレーザドライバ６Ｙ，６Ｍ，６Ｃ，６Ｋ（図１参照）を駆動させ，各色の画像を出力するための構成部分である。各出力部３０Ｙ，３０Ｍ，３０Ｃ，３０Ｋの内部は，図６に示すように，構成されている。出力部３０Ｙは，補正係数メモリ１５Ｙ（図３参照），周波数変調回路３１Ｙ，同期回路３２Ｙ，ＰＷＭ（パルス幅変調回路）３３Ｙ，レーザドライバ６Ｙを有している。ブラック以外の他の２色の出力部３０Ｍ，３０Ｃも同様の構成である。
【００２５】
一方，ブラックの出力部３０Ｋは，補正係数メモリに代えてレジスタ３５とアドレス生成回路３６とを有している。ブラックは基準色であるので，部分倍率補正はされないで出力される。このため，補正係数メモリは不要なのである。しかし，主走査方向全体の倍率を補正する主走査倍率補正は行われるので，そのための設定値がレジスタ３５に保持されているのである。この値は，補正係数メモリ１５Ｙ，１５Ｍ，１５Ｃの内容と同様に，準備処理において，検出センサ７の検出値を利用してＣＰＵ１１で算出され，レジスタ３５に書き込まれている。
【００２６】
次に，この画像形成装置の動作を説明する。まず，図５に示した画像処理部２１周辺の動作を説明する。この画像形成装置では，基となる画像クロックは画像クロック生成部２３でのみ生成され，このクロックが変調されて各部で使用されている。各色の画像データ２０は，画像処理部２１に入力されてスクリーン処理や誤差拡散処理等の処理がされ，１ラインごとの各色の入力データが生成される。この画像処理部２１では，動作クロックは一定である必要があるので，画像クロック生成部２３で生成されたクロックを処理部用周波数変調回路２４で変調した処理部用クロックを使用している。さらに，この同じ処理部用クロックは，各色の調停メモリ２２Ｙ，２２Ｍ，２２Ｃ，２２Ｋにも入力される。このクロックに同期して，１ラインごとの各色の入力データが調停メモリ２２Ｙ，２２Ｍ，２２Ｃ，２２Ｋに書き込まれる。
【００２７】
次に，図６を参照してブラックの出力部３０Ｋの動作を説明する。画像クロック生成部２３で生成された画像クロックは，周波数変調回路３１Ｋに入力される。周波数変調回路３１Ｋは，レジスタ３５に保持されている値を使用して，画像クロックの周波数を所定倍に変調する。主走査倍率補正のためである。この変調画像クロック（Ｋ）は，調停メモリ２２Ｋと同期回路３２Ｋとアドレス生成回路３６とに入力される。調停メモリ２２Ｋは，この変調画像クロック（Ｋ）に同期して，１ライン分の入力データ（Ｋ）を出力する。同期回路３２Ｋは，この変調画像クロック（Ｋ）を基準信号４０に同期させたＰＷＭ駆動クロック（Ｋ）をＰＷＭ３３Ｋへ入力する。基準信号４０は，出力部の走査開始を示すＳＯＳ信号であり，各色のＰＷＭ駆動クロックは基準信号４０によって同期される。ＰＷＭ３３Ｋは，ＰＷＭ駆動クロック（Ｋ）と調停メモリ２２Ｋから読み出された入力データ（Ｋ）との入力を受けて，レーザドライバ６Ｋを駆動するパルスを発生する。
【００２８】
また，アドレス生成回路３６は，入力された変調画像クロック（Ｋ）からアドレスを生成する。このアドレスは，前述した画素間隔カーブ比較部１４において，主走査方向全体を複数部分に分けた際の各部分の位置に対応しているが，その発生タイミングは，ブラックの変調画像クロック（Ｋ）に同期している。アドレス生成回路３６が生成するアドレスは，補正係数メモリ１５Ｙ，１５Ｍ，１５Ｃに入力され，対応する各補正係数が読み出される。
【００２９】
次に，イエローの出力部３０Ｙの動作を説明する。他の２色の出力部３０Ｍ，３０Ｃの動作も同様である。画像クロック生成部２３で生成された画像クロックは，周波数変調回路３１Ｙに入力される。また，アドレス生成回路３６で生成されたアドレスが補正係数メモリ１５Ｙに入力される。補正係数メモリ１５Ｙは，入力されたアドレスに対応する補正係数を周波数変調回路３１Ｙへ出力する。周波数変調回路３１Ｙは，補正係数メモリ１５Ｙから入力した補正係数に従って，画像クロックの周波数を補正変調する。これにより，変調画像クロック（Ｙ）が生成される。この変調画像クロック（Ｙ）の周波数は，アドレスごとに補正されて部分的に変化したものとなっている。
【００３０】
この変調画像クロック（Ｙ）は，調停メモリ２２Ｙと同期回路３２Ｙとに入力される。これにより，調停メモリ２２Ｙは，この変調画像クロック（Ｙ）に同期して，１ライン分の入力データ（Ｙ）を出力する。同期回路３２Ｙは，この変調画像クロック（Ｙ）を基準信号４０に同期させたＰＷＭ駆動クロック（Ｙ）をＰＷＭ３３Ｙへ入力する。ＰＷＭ３３Ｙは，ＰＷＭ駆動クロック（Ｙ）と調停メモリ２２Ｙから読み出された入力データ（Ｙ）との入力を受けて，レーザドライバ６Ｙを駆動するパルスを発生する。
【００３１】
ここでは，補正係数メモリ１５Ｙ，１５Ｍ，１５Ｃから各補正係数を読み出すアドレスを発生させるタイミングをブラックの変調画像クロック（Ｋ）から生成している。これにより，各色の周波数切り替えのタイミングが一致し，１ラインの長さは各色とも等しいものとなる。なお，このブラックのクロックをアドレス生成の基準として使用しない場合には，別途発振器等を使用してアドレス生成用の基準クロックを出力させる必要がある。また，各色の周波数変調回路３１Ｙ，３１Ｍ，３１Ｃの出力クロックをフィードバックして補正係数メモリ１５Ｙ，１５Ｍ，１５Ｃの読み出しに使用することは好ましくない。その場合には閉ループが作成され，メモリの設定値によっては発振現象を起こす可能性があるからである。
【００３２】
また，このような画像形成装置では，画像処理部２１と出力部３０Ｙ，３０Ｍ，３０Ｃ，３０Ｋとの駆動クロックは異なっていることがある。特にここでは，補正のために各色の変調画像クロック（Ｙ，Ｍ，Ｃ，Ｋ）は部分ごとに変化するものとなっている。そこで，画像処理部２１と出力部３０Ｙ，３０Ｍ，３０Ｃ，３０Ｋとの間に調停メモリ２２Ｙ，２２Ｍ，２２Ｃ，２２Ｋを備え，処理部用クロックに同期して書き込まれ，各色の変調画像クロック（Ｙ，Ｍ，Ｃ，Ｋ）に同期して読み出されるようにしている。従って，各色の変調画像クロック（Ｙ，Ｍ，Ｃ，Ｋ）が変化した場合でも，画像処理部２１の動作に影響を与えることがない。さらに，これらの動作速度が大きく異なった場合でも，調停メモリ２２Ｙ，２２Ｍ，２２Ｃ，２２Ｋによって調停される。また，これらの基となるクロックは，画像クロック生成部２３によって生成されるクロックのみであるので，画像クロック生成部２３を調整するだけで，全体の動作速度の調整等をすることができる。
【００３３】
次に，図７を使用して，各回路部分において画像クロックが変化する様子を説明する。まず，画像クロック生成部２３で基となる画像クロック５１が生成される。これは，一定周期のクロックである。このクロックから，処理部用周波数変調回路２４によって画像処理用の画像クロック５２が生成される（図５参照）。この画像クロック５２も，一定周期のクロックである。図７では，画像クロック５２は画像クロック５１と同じ周波数で表しているが，これらの周波数は異なっていてもかまわない。一方，出力部３０Ｙ，３０Ｍ，３０Ｃ，３０Ｋには，基となる画像クロック５１が入力される。
【００３４】
出力部３０Ｋでは，画像クロック５１は，周波数変調回路３１Ｋによって所定倍に変調され，変調画像クロック（Ｋ）が生成される。そして，この変調画像クロック（Ｋ）を同期回路３２Ｋによって基準信号４０に同期させたものが，ＰＷＭ駆動クロック（Ｋ）５３である（図６参照）。さらに，変調画像クロック（Ｋ）から，アドレス生成回路３６によって補正係数メモリ１５Ｙの読み出しアドレスが生成される。図７では，８クロックごとに１アドレスとしている。このアドレスの区切り方はこれに限るものではないが，全体を均等に補正するためには，等間隔で区切ることが望ましい。
【００３５】
出力部３０Ｙでは，生成された１アドレスごとに補正係数メモリ１５Ｙから補正係数（Ｙ）が読み出される。さらに，周波数変調回路３１Ｙによって，補正係数（Ｙ）を使用して画像クロック５１が変調され，同期回路３２Ｙによって基準信号４０に同期される。この結果得られるのが，部分的に周波数が変化したＰＷＭ駆動クロック（Ｙ）５４である。このＰＷＭ駆動クロック（Ｙ）５４によって出力されたＰＷＭ出力信号（Ｙ）は，図７に示すように，場所によって１画素に相当するパルス幅が異なる。この出力信号（Ｙ）によって形成された画像は，場所によって１画素の大きさが変化し，これによってブラックの画像との部分的な位置ずれが補正されたイエローの画像が形成される。
【００３６】
以上詳細に説明したように，本実施の形態の画像形成装置によれば，立ち上げ時等に準備処理が行われ，画像形成時に画像形成処理が行われる。準備処理では，検出センサ７によるレジストマークの検出信号から，ＣＰＵ１１で各色の画素間隔カーブ１６が作成される。そして，画素間隔カーブ比較部１４で基準色（Ｋ）のカーブと比較されて，補正係数（Ｙ，Ｍ，Ｃ）が算出され，補正係数メモリ１５Ｙ，１５Ｍ，１５Ｃに記憶される。画像形成処理では，基準色の変調画像クロックからアドレスが生成され，アドレスに従って補正係数メモリ１５Ｙ，１５Ｍ，１５Ｃから補正係数（Ｙ，Ｍ，Ｃ）が読み出される。この補正係数によって画像クロックが変調されて，各色用のＰＷＭ駆動クロックが生成される。この各色のＰＷＭ駆動クロックが各色の入力データとともに各色のＰＷＭに入力される。従って，各色ごとに各部分の周波数がそれぞれ変調されるので，部分倍率が基準色に合わせて補正される。
【００３７】
さらに，各部の動作クロックをすべて画像クロック生成部２３が生成するクロックから生成しているので，このクロックを変更するだけで装置の動作速度の変更にも柔軟に対応できる。また，補正係数メモリ１５Ｙ，１５Ｍ，１５Ｃから補正係数（Ｙ，Ｍ，Ｃ）を読み出すアドレスは変調画像クロック（Ｋ）から生成される。従って，各色の補正係数（Ｙ，Ｍ，Ｃ）に関わらず，ブラックのタイミングで周波数が変調される。また，経時変化などにより，ブラックの主走査倍率補正量が変化した場合でも，他の色の１ラインの長さも追随して修正される。従って，アドレス生成回路へ入力するクロックを別途調整する必要はない。
【００３８】
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。
例えば，上記の実施の形態では，ブラックを基準色としたが，他の色を基準色とすることもできる。あるいは，基準色を設けず，全色補正することもできる。また例えば，上記実施の形態では，８画素ごとに１アドレスとしたが，この区切り方はこれに限るものではない。極論すれば１画素ごとに１アドレスとすることもできる。
【００３９】
【発明の効果】
以上の説明から明らかなように本発明によれば，場所によらず一定の均一なずれのみでなく，種々の部分的なばらつきに対する部分倍率補正を可能とした画像形成装置とすることができる。
【図面の簡単な説明】
【図１】本実施の形態に係る画像形成装置の概略構成図である。
【図２】レジストマークの検出のための概略構成図である。
【図３】補正係数算出のための概略構成を示すブロック構成図である。
【図４】画素間隔カーブの例を示すグラフ図である。
【図５】主走査部分倍率補正のための概略構成を示すブロック構成図である。
【図６】主走査部分倍率補正のための概略構成を示すブロック構成図である。
【図７】主走査部分倍率補正方法を示す説明図である。
【符号の説明】
４Ｃ，４Ｍ，４Ｙ，４Ｋ　　画像形成部
６Ｃ，６Ｍ，６Ｙ，６Ｋ　　レーザドライバ
７　　検出センサ（位置ずれ検出手段）
１４　　画素間隔カーブ比較部（倍率補正データ生成手段）
１５Ｙ，１５Ｍ，１５Ｃ　　補正係数メモリ（補正メモリ）
２２Ｙ，２２Ｍ，２２Ｃ，２２Ｋ　　調停メモリ
２３　　画像クロック生成部（画像クロック発生部）
３１Ｙ，３１Ｍ，３１Ｃ　　周波数変調回路（変調クロック生成部）
３３Ｙ，３３Ｍ，３３Ｃ，３３Ｋ　　ＰＷＭ（画像形成制御部）
３５　　レジスタ（基準倍率メモリ）
３６　　アドレス生成回路（読み出し手段）
【図１】
2004085777.tif 000003
【図２】
2004085777.tif 000004
【図３】
2004085777.tif 000005
【図４】
2004085777.tif 000006
【図５】
2004085777.tif 000007
【図６】
2004085777.tif 000008
【図７】
2004085777.tif 000009