(57)【要約】【課題】  保護膜を改良して走査放電遅延時間を短くし，表示品質を改善したプラズマディスプレイパネルを提供する。【解決手段】  所定の間隔をおいて略平行に配置される下部基板１１及び上部基板１と，下部基板１１上に形成される複数のアドレス電極１３と，アドレス電極１３を覆い，下部基板１１上に形成される誘電層１５と，誘電層１５上に，所定の高さを有して放電空間を形成する複数の隔壁１７と，放電空間内に形成される蛍光層１９と，上部基板１の下部基板１１に対向する一面に，アドレス電極１３と直交するように配置される複数の放電維持電極３と，放電維持電極３を覆い，上部基板１上に形成される誘電層７と，誘電層７上にコーティングされ，Ｓｉ及びＦｅをドーピングしたＭｇＯからなり，Ｆｅの含量がＭｇＯに対して１５〜９０ｐｐｍである保護膜９と，を備える。【選択図】    図２
2004273452.tif 000002
【特許請求の範囲】
【請求項１】
所定の間隔をおいて略平行に配置される第１基板及び第２基板と，
前記第１基板上に形成される複数のアドレス電極と，
前記アドレス電極を覆い，前記第１基板上に形成される第１誘電層と，
前記第１誘電層上に，所定の高さを有して放電空間を形成する複数の隔壁と，
前記放電空間内に形成される蛍光層と，
前記第２基板の前記第１基板に対向する一面に，前記アドレス電極と直交するように配置される複数の放電維持電極と，
前記放電維持電極を覆い，前記第２基板上に形成される第２誘電層と，
前記第２誘電層上にコーティングされ，Ｓｉ及びＦｅをドーピングしたＭｇＯからなり，前記Ｆｅの含量が前記ＭｇＯに対して１５〜９０ｐｐｍである保護膜と，
を備えることを特徴とするプラズマディスプレイパネル。
【請求項２】
前記保護膜は，前記ＭｇＯに対してＳｉを５０〜５００ｐｐｍの量で含むことを特徴とする請求項１に記載のプラズマディスプレイパネル。
【請求項３】
前記保護膜は，前記ＭｇＯに対してＳｉを８０〜３５０ｐｐｍの量で含むことを特徴とする請求項２に記載のプラズマディスプレイパネル。
【請求項４】
前記保護膜は，前記ＭｇＯに対してＦｅを２０〜７０ｐｐｍの量で含むことを特徴とする請求項１に記載のプラズマディスプレイパネル。
【請求項５】
前記保護膜は，前記ＭｇＯに対してＳｉを８０〜３５０ｐｐｍの量で含むことを特徴とする請求項４に記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイパネルに係り，より詳しくは，放電維持電極を覆う誘電層上に形成した保護膜を改善することにより，放電遅延時間を短くし，表示品質を向上したプラズマディスプレイパネルに関するものである。
【背景技術】
【０００２】
プラズマディスプレイパネル（ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ）はプラズマ現象を用いた表示装置である。非真空状態の気体雰囲気中で空間的に分離された２つの電極間に，ある程度以上の電位差が印加されることにより気体放電現象が発生する。
【０００３】
プラズマ表示素子はこのような気体放電現象を画像表示に応用した平板表示素子であって，基本的には，間に放電気体が充填された２つの基板に電極を交互に対向させるマトリックス構造を有する。
【０００４】
このようなプラズマ表示素子には直流型と交流型があり，この中では交流型が広く用いられている。交流型プラズマ表示素子の基本的構造は，放電気体が充填された２つの基板に電極を交互に対向配列し，隔壁で区画した構造である。ある１つの電極上は壁電荷を形成する誘電層が覆い，対向する電極には蛍光層が形成される。
【０００５】
電極，隔壁，及び誘電層などはコスト面を考慮し，一般には印刷工程によって形成される。そのため，膜が厚く形成されてしまい，薄膜工程を経たものに比べて成膜状態が非常に良くない。
【０００６】
したがって，放電によって発生した電子及びイオンのスパッタリングにより，誘電層とその下部の電極とが損傷し，交流型プラズマディスプレイ素子の寿命を短縮するという問題が発生する。
【０００７】
この問題を解決するために，放電時のイオン衝撃の影響を減少させ，誘電層上に数百ｎｍ程度の薄い保護膜を形成する。一般に保護膜材料としてはＭｇＯ（酸化マグネシウム）を用いている。ＭｇＯからなる保護膜は，放電電圧を低くし，スパッタリングに対して誘電層を保護するので，交流型プラズマディスプレイ素子の寿命を長くすることができる。
【０００８】
ＭｇＯからなる保護膜は加熱蒸着などの成膜条件によって特性が大きく変化するので，一定の表示品質を維持するのが難しい。保護膜は走査放電遅延（Ａｄｄｒｅｓｓ  Ｄｉｓｃｈａｒｇｅ  Ｄｅｌａｙ）による黒いノイズ，つまり，発光すべきセルが発光しない現象である走査ミス（Ａｄｄｒｅｓｓ  Ｍｉｓｓ）が発生しやすい。このような黒いノイズの発生は，スクリーン内の発光領域と非発光領域の間の境界で起こり易いが，主に特定の場所で起こる。また走査ミス現象は，走査放電がなかったり又は走査放電が実行される際に，その放電強度が低かったりすることによっても引き起こされる。
【０００９】
これを防止するため，ＭｇＯのモルホロジー（ｍｏｒｐｈｏｌｏｇｙ：形態）上の走査放電遅延時間を研究し，その結果を図１に示した。図１に示したように，ＭｇＯのモルホロジー（形態）が焼結体である場合は，放電遅延時間が若干減少し，温度が上がるほど多少おだやかになる。しかし，依然として１６００ｎｓを越える大きな放電遅延時間を有することが分かる。そこで，特許文献１には，Ｓｉを５００〜１００００ｐｐｍ含むＭｇＯの保護膜に関して記述されている。
【００１０】
【特許文献１】特開平１０-３３４８０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし，従来の改良を加えた保護膜においても，依然として走査放電遅延時間を所望の水準まで減少させるのは難しく，プラズマディスプレイパネルの画面品質を上げることができなかった。
【００１２】
そこで，本発明は，このような問題に鑑みてなされたもので，保護膜をさらに改良して走査放電遅延時間を短くし，表示品質が改善できる，新規かつ改良されたプラズマディスプレイパネルを提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために，本発明のある観点によれば，所定の間隔をおいて略平行に配置される第１基板及び第２基板と，第１基板上に形成される複数のアドレス電極と，アドレス電極を覆い，第１基板上に形成される第１誘電層と，第１誘電層上に，所定の高さを有して放電空間を形成する複数の隔壁と，放電空間内に形成される蛍光層と，第２基板の第１基板に対向する一面に，アドレス電極と直交するように配置される複数の放電維持電極と，放電維持電極を覆い，第２基板上に形成される第２誘電層と，第２誘電層上にコーティングされ，Ｓｉ及びＦｅをドーピングしたＭｇＯからなり，Ｆｅの含量がＭｇＯに対して１５〜９０ｐｐｍである保護膜と，を備えることを特徴とするプラズマディスプレイパネルが提供される。
【００１４】
このとき保護膜は，ＭｇＯに対してＳｉを５０〜５００ｐｐｍの量で含むことができるが，Ｓｉを８０〜３５０ｐｐｍの量で含むことが，より望ましい。
【００１５】
さらに保護膜は，ＭｇＯに対してＦｅを２０〜７０ｐｐｍの量で含むことができるが，その場合にもＭｇＯに対してＳｉを８０〜３５０ｐｐｍの量で含むことが望ましい。
【発明の効果】
【００１６】
こうして本発明によれば，誘電層上にコーティングされる保護膜において，主材料であるＭｇＯに対してＳｉとＦｅを特定含量で含むことにより，走査放電遅延時間を短縮させることができ，画面品質を改善することができる。
【発明を実施するための最良の形態】
【００１７】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００１８】
本実施の形態によるプラズマディスプレイパネルについて説明する。プラズマディスプレイパネルにおける保護膜を，基本材料であるＭｇＯとドーピング元素（ｄｏｐａｎｔ）であるＳｉ及びＦｅとから構成することを特徴としている。保護膜でのＭｇＯに対するＳｉの含量は，５０〜５００ｐｐｍが好ましく，８０〜３５０ｐｐｍがより好ましい。Ｓｉの含量が前記範囲を満たす場合に放電遅延時間が最も短くなるので，５０ｐｐｍより小さかったり５００ｐｐｍを超えると放電遅延時間が増加したりして好ましくない。
【００１９】
保護膜でのＭｇＯに対するＦｅの含量は，１５〜９０ｐｐｍが好ましく，２０〜７０ｐｐｍがより好ましい。Ｆｅの含量によって放電遅延時間を調節することができるので，前記範囲を超えると好ましくない放電時間の遅延が現れるという問題点がある。
【００２０】
Ｓｉ及びＦｅの含量が上記の範囲である保護膜を有するプラズマディスプレイパネルの一例を図２に示した。図２に示したように，本実施の形態によるプラズマディスプレイパネルは，所定の間隔をおいて実質的に平行に配置される第１基板及び第２基板（以下，第１基板及び第２基板を便宜上，各々，下部基板１１及び上部基板１と称する）を含む。下部基板１１の上には複数のアドレス電極１３が形成されており，第１誘電層である誘電層１５が前記アドレス電極１３を覆い，下部基板１１の全面に形成されている。
【００２１】
誘電層１５の上には，所定の高さで形成され，放電空間を成す複数の隔壁１７が形成されており，誘電層１５上面と隔壁１７の側面とに蛍光層１９が形成されている。
【００２２】
また，下部基板１１に対向する上部基板１の一面には，アドレス電極１３と直交する方向に配置される複数の放電維持電極３と，放電維持電極３を覆い，上部基板１の全面に第２誘電層である誘電層７とが形成されている。この誘電層７の上に，ＭｇＯにドーピング元素のＳｉ及びＦｅを含む本実施の形態の保護膜９が形成されている。
【００２３】
上述の構造を有する本発明のプラズマディスプレイパネルの製造方法は当該分野に広く知られた内容であり，当該分野の業者であれば充分に理解できる内容であるので，本明細書での詳細な説明は省略する。よって，以下に主要な特徴である保護膜の形成工程についてだけ詳細に説明する。
【００２４】
本実施の形態の保護膜は，ペーストを用いた厚膜印刷法またはプラズマを用いた蒸着法によって形成することができるが，厚膜印刷法は，イオンの衝撃によるスパッタリングに相対的に弱く，２次電子放出による放電維持電圧と放電開始電圧の減少を期待することが難しいので，プラズマ蒸着法を用いるのが好ましい。
【００２５】
プラズマを用いた蒸着法で保護膜を形成する方法としては，さらに電子ビーム蒸着法，イオンプレーティング法，及びマグネトロンスパッタリング法などを用いることができる。この時に用いられる主材料であるＭｇＯに対して，ドーピング元素のＳｉの含量は５０〜５００ｐｐｍとなるように用いることができ，８０〜３５０ｐｐｍとなるように用いるのがより好ましく，ドーピング元素のＦｅの含量は１５〜９０ｐｐｍとなるように用いることができ，２０〜７０ｐｐｍとなるように用いるのがより好ましい。
【００２６】
以下，本発明の好ましい実施例及び比較例について説明する。しかし，下記の実施例は好ましい一実施例であり，本発明が下記の実施例に限られるわけではない。
【００２７】
（実施例１）
ソーダ石灰ガラスで製造された上部基板の上に，ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）導電体材料を用いて放電維持電極を通常の方法でストライプ状に形成した。
【００２８】
次に，鉛系ガラスのペーストを前記の放電維持電極が形成された上部基板の全面にコーティングし焼成して，誘電層を形成した。
【００２９】
前記の誘電層に，スパッタリング方法を用いてＭｇＯ，Ｓｉ及びＦｅを含む保護膜を製造して上部パネルを製造した。この時，ＭｇＯに対するＳｉの含量が２００ｐｐｍとなるようにし，Ｆｅの含量は１５ｐｐｍとなるようにした。
【００３０】
（実施例２）
ＭｇＯに対するＦｅの含量を５０ｐｐｍに変更したことを除いては，実施例１と同一に実施した。
【００３１】
（実施例３）
ＭｇＯに対するＦｅの含量を９０ｐｐｍに変更したことを除いては，実施例１と同一に実施した。
【００３２】
（比較例１）
ＭｇＯに対するＦｅの含量を１０ｐｐｍにしたことを除いては，実施例１と同一に実施した。
【００３３】
（比較例２）
ＭｇＯに対するＦｅの含量を１５０ｐｐｍにしたことを除いては，実施例１と同一に実施した。
【００３４】
実施例１〜３及び比較例１〜２のＦｅの含量による放電遅延時間を測定してその結果を図３に示した。放電遅延時間は，ＭｇＯが外部温度変化に敏感な物質であるので，Ｓｉ及びＦｅの含量がＭｇＯのこのような感受性をどれほど減少できるかについて調べるために，製造されたプラズマディスプレイパネルを低温（−１０℃），常温（２５℃）及び高温（７０℃）で作動させ，各々の放電遅延時間を測定した。図３に示したように，Ｓｉの含量が２００ｐｐｍであり，Ｆｅの含量が１５〜９０ｐｐｍに属する実施例１〜３の場合，Ｆｅの含量が１０ｐｐｍ（比較例１）や１５０ｐｐｍ（比較例２）である場合より放電遅延時間が短いので，黒いノイズ現象を改善できることが分かる。
【００３５】
（参考例１）
次にＳｉの含量による放電遅延時間の測定を行う。ＭｇＯに対するＳｉの含量を５０ｐｐｍに変更し，Ｆｅを添加しないことを除いては，実施例１と同一に実施した。
【００３６】
（参考例２）
ＭｇＯに対するＳｉの含量を２５０ｐｐｍに変更したことを除いては，参考例１と同一に実施した。
【００３７】
（参考例３）
ＭｇＯに対するＳｉの含量を５００ｐｐｍに変更したことを除いては，参考例１と同一に実施した。
【００３８】
（参考例４）
ＭｇＯに対するＳｉの含量を１５００ｐｐｍに変更したことを除いては，参考例１と同一に実施した。
【００３９】
（比較例３）
ＭｇＯに対するＳｉの含量を１５ｐｐｍに変更したことを除いては，参考例１と同一に実施した。
【００４０】
（比較例４）
ＭｇＯに対するＳｉの含量を５０００ｐｐｍにしたことを除いては，参考例１と同一に実施した。
【００４１】
参考例１〜４と，比較例３〜４のＳｉの含量による放電遅延時間を測定し，その結果を図４に示した。この時の放電遅延時間も，図３に示した結果のように外部温度による放電遅延時間の変化を調べるために，−１０℃，２５℃及び７０℃で作動させ，各々の放電遅延時間を測定した。
【００４２】
同時に，参考例１〜４及び比較例３〜４のＳｉの含量及び温度による放電遅延時間を測定してその結果を図５に示した。図５に示したように，Ｓｉを５０〜５００ｐｐｍの範囲で添加する場合には温度による放電遅延時間の変化がほとんどないことから，外部環境には関係なしで一定の表示品質が示されることが分かる。
【００４３】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００４４】
本発明は，放電維持電極を覆う誘電層に保護膜を形成したプラズマディスプレイパネルに適用可能であり，特に放電遅延時間を短くし，表示品質を向上したプラズマディスプレイパネルに適用可能である。
【図面の簡単な説明】
【００４５】
【図１】従来の保護膜において，ＭｇＯの形態による放電遅延時間を示したグラフである。
【図２】本発明の実施の形態のプラズマディスプレイパネルの構造を概略的に示した断面図である。
【図３】本発明の実施例１〜４及び比較例１〜２のＦｅの含量による放電遅延時間を示したグラフである。
【図４】本発明の参考例１〜４及び比較例３〜４のＳｉの含量による放電遅延時間を示したグラフである。
【図５】本発明の参考例１〜４及び比較例３〜４のＳｉの含量及び温度による放電遅延時間を示したグラフである。
【符号の説明】
【００４６】
１      上部基板
３      放電維持電極
７      誘電層
９      保護膜
１１      下部基板
１３      アドレス電極
１５      誘電層
１７      隔壁
１９      蛍光層
【図１】
2004273452.tif 000003
【図２】
2004273452.tif 000004
【図３】
2004273452.tif 000005
【図４】
2004273452.tif 000006
【図５】
2004273452.tif 000007