(57)【要約】【課題】過大な出力電圧の発生を防止するための安価な保護回路を有するスイッチング電源装置を提供する。【解決手段】高価なサイリスタを用いることなく、直流出力電圧の上昇時にスイッチング素子の制御用トランジスタを非動作状態とすることで、スイッチング素子のオフ期間をゼロにし、絶縁トランスの１次側に設けられたヒューズを溶断させる。【選択図】　　　図２
2004032936.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線、補助巻線、２次巻線を有する絶縁トランスと、前記絶縁トランスの１次巻線と直流電源との間に接続されて前記１次巻線に入力する直流をスイッチングするスイッチング素子と、前記絶縁トランスの２次巻線に発生した交流電圧を整流及び平滑する整流平滑部と、前記整流平滑部から出力される直流出力に応じて前記スイッチング素子を制御する制御部が前記補助巻線に接続されたスイッチング電源装置において、
前記直流出力に設けた電圧検出回路により規定の直流出力電圧値よりも高い電圧が検出された場合に、前記制御部を非動作状態にすることにより前記スイッチング素子のオフ期間をゼロとし、前記絶縁トランスの１次側に配設された遮断素子を動作させるように構成されたことを特徴とするスイッチング電源装置。
【請求項２】
前記遮断素子は、前記絶縁トランスの１次側であって交流入力段に配設された安全規格上要求されている素子であることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記遮断素子は、前記絶縁トランスの１次側であって交流入力段に配設された安全規格上要求されている素子と、前記絶縁トランスの１次側であって直流入力段に配設された素子とであることを特徴とする請求項１又は２に記載のスイッチング電源装置。
【請求項４】
１次巻線、補助巻線、２次巻線を有する絶縁トランスと、前記絶縁トランスの１次巻線と直流電源との間に接続されて前記１次巻線に入力する直流をスイッチングするスイッチング素子と、前記絶縁トランスの２次巻線に発生した交流電圧を整流及び平滑する整流平滑部と、前記整流平滑部から出力される直流出力に応じて前記スイッチング素子を制御する制御部が前記補助巻線に接続されたスイッチング電源装置において、
前記補助巻線に設けた負電圧検出回路により規定の負電圧値よりも低い電圧が検出された場合に、前記制御部を非動作状態にすることにより前記スイッチング素子のオフ期間をゼロとし、前記絶縁トランスの１次側に配設された遮断素子を動作させるように構成されたことを特徴とするスイッチング電源装置。
【請求項５】
前記遮断素子は、前記絶縁トランスの１次側であって交流入力段に配設された安全規格上要求されている素子であることを特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
前記遮断素子は、前記絶縁トランスの１次側であって交流入力段に配設された安全規格上要求されている素子と、前記絶縁トランスの１次側であって直流入力段に配設された素子とであることを特徴とする請求項４又は５に記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディスクリート部品で構成したスイッチング電源装置に関し、特に素子破壊等に伴うループオープン時の出力側の保護技術に関する。
【０００２】
【従来の技術】
［スイッチング電源装置の基本動作］
従来のスイッチング電源装置、すなわち自励型フライバックコンバータ（ＲＣＣ：リンギングチョークコンバータ）を図４に基づいて説明する。
【０００３】
絶縁トランス１は、入力側の１次巻線Ｎｐと出力側の２次巻線Ｎｓおよび１次側の補助巻線Ｎｂにて構成されている。補助巻線Ｎｂは、スイッチング素子として機能するＭＯＳ−ＦＥＴ２のゲート電圧制御を行うトランジスタ３を駆動するために利用される。入力電圧Ｅは、ＡＣ入力電圧をブリッジダイオードで整流し、アルミ電解コンデンサにて平滑された直流電圧であり、アルミ電解コンデンサの両端の電圧である。図４では、ブリッジダイオード、アルミ電解コンデンサは図示していない。
【０００４】
入力電圧Ｅは、１次巻線Ｎｐの一端と前記ＭＯＳ−ＦＥＴ２のソース端子の間に印加され、入力電圧の（＋）側は１次巻線Ｎｐの巻き始めに接続され、入力電圧の（−）側はＭＯＳ−ＦＥＴ２のソース端子に接続されている。また、補助巻き線Ｎｂは１次巻線Ｎｐと同極に接続され、２次巻線Ｎｓは異極に接続されている。
【０００５】
入力電圧の（＋）側、（−）側とＭＯＳ−ＦＥＴ２のゲート間には、夫々、起動抵抗４、５が接続されている。また、ＭＯＳ−ＦＥＴ２のゲートと補助巻線Ｎｂの巻き始めとの間にはコンデンサ６とゲート抵抗７、８が接続されている。ゲート抵抗８の両端には、補助巻線Ｎｂ側をカソードの向きにしたダイオード９が接続されており、ＭＯＳ−ＦＥＴ２のターンオン、ターンオフのスピードを調整している。
【０００６】
トランジスタ３のベースには、入力電圧の（−）側との間にコンデンサ１０が接続されている。補助巻線Ｎｂとトランジスタ３のベースとの間には、抵抗１１が接続され、コンデンサ１０との間で時定数回路を構成している。
【０００７】
フォトカプラ１２のコレクタとＭＯＳ−ＦＥＴ２のゲートとの間には、抵抗１３が接続され、フォトカプラ１２に流れる電流を制限している。フォトカプラ１２のエミッタは、トランジスタ３のベースに接続されている。絶縁トランス１の２次巻線Ｎｓの巻き終わりには、整流用のダイオード１４のアノード側が接続されている。ダイオード１４のカソード側と２次巻線Ｎｓの巻き始めとの間には、電解コンデンサ１５が接続され、平滑を行っている。出力電圧Ｖｏは、抵抗１６，１７によって分圧され、分圧された電圧はＯＰアンプ１８の反転入力端子に入力され、ツェナーダイオード１９と抵抗２０とで生成された基準電圧はＯＰアンプ１８の非反転入力端子に入力されている。
【０００８】
このＯＰアンプ１８は、反転入力端子の入力電圧と基準電圧との比較結果により出力端子の電圧を調整することで、抵抗２１を介してフォトカプラ１２のダイオードに流れる電流を制御している。ＯＰアンプ１８の反転入力端子と出力端子との間に接続された抵抗２２とコンデンサ２３は、閉ループの利得、位相を調整するためのものである。
【０００９】
ＭＯＳ−ＦＥＴ２は、起動抵抗４、５によりゲートにバイアスが印加されて導通状態となる。ＭＯＳ−ＦＥＴ２が導通状態になると、１次巻線Ｎｐに入力電圧Ｅが印加され、補助巻線Ｎｂに巻き始め側を（＋）とする電圧が誘起される。このとき、２次巻線Ｎｓにも電圧が誘起されるが、整流ダイオード１４のアノード側を（−）とする電圧であるため、２次側には電圧は伝達されない。
【００１０】
従って、１次巻線Ｎｐを流れる電流は絶縁トランス１の励磁電流だけで、絶縁トランス１には励磁電流の２乗に比例したエネルギーが蓄積される。この励磁電流は時間に比例して増大する。
【００１１】
補助巻線Ｎｂに誘起された電圧により、コンデンサ６、抵抗７、８を介してＭＯＳ−ＦＥＴ２のゲートが充電され、さらに導通状態が継続される。時定数回路を構成している抵抗１１、コンデンサ１０には、補助巻線Ｎｂから電荷が充電され、コンデンサ１０の両端の電圧がトランジスタ３のＶｂｅより高くなると、トランジスタ３が導通状態となり、ＭＯＳ−ＦＥＴ２のゲート電圧が低下することで、ＭＯＳ−ＦＥＴ２は非導通状態となる。このとき、絶縁トランス１の各巻線には、起動時と逆向きの電圧が発生し、２次巻線には整流ダイオード１４のアノード側を（＋）とする電圧が発生するため、絶縁トランス１に蓄積されたエネルギーが整流、平滑され、２次側に伝達される。
【００１２】
絶縁トランス１に蓄えられているエネルギーが２次側にすべて伝達されると、ＭＯＳ−ＦＥＴ２は再び導通状態となる。これは、ＭＯＳ−ＦＥＴ２のドレイン−ソース間の電圧に比例した電圧が補助巻線Ｎｂに発生し、ＭＯＳ−ＦＥＴ２が非導通状態になった直後はゲートが（−）にバイアスされているが、２次側にエネルギーの伝達が終わると（−）のバイアスが徐々に低下するため、Ｃカップリングしているコンデンサ６から再びＭＯＳ−ＦＥＴ２のゲートが（＋）方向にバイアスされるためである。
【００１３】
フォトカプラ１２からの電流は、出力電圧Ｖｏが高いときに電流を多く流すので、それによってコンデンサ１０に電流が供給され、充電時間が短くなる。これはＭＯＳ−ＦＥＴ２の導通時間が短くなることを示しており、これによって絶縁トランス１に蓄積されるエネルギーが減少することで、出力電圧Ｖｏが下がり、定電圧動作が行われることとなる。出力電圧が低い場合は逆の動作となる。
【００１４】
図５は、ＲＣＣ方式における各部の波形を示している。図５において、ＶＧはＭＯＳ−ＦＥＴ２のゲート電圧を、ＶＤＳはＭＯＳ−ＦＥＴ２のドレイン−ソース電圧を、ＩＤはドレイン電流を、ＶＮｓは２次巻線Ｎｓに発生する電圧を、ＩＳは２次側の整流ダイオード１４に流れる電流を、ＶＮｂは補助巻線Ｎｂに発生する電圧を示している。
【００１５】
まず、ＭＯＳ−ＦＥＴ２のオン期間について説明する。起動抵抗４、５によりゲートにバイアスが印加され、ゲート電圧ＶＧの電位が上昇することによってＭＯＳ−ＦＥＴ２は導通状態となり、ドレイン電流ＩＤは時間とともに正の傾きで直線的に増加し、絶縁トランス１にエネルギーが蓄積される。このとき、ドレイン−ソース電圧ＶＤＳは、ＭＯＳ−ＦＥＴ２が導通状態であるため、ほぼ零になっており、２次側の整流ダイオード１４には、２次巻線Ｎｓの電圧ＶＮｓが印加されて逆バイアスされているため、電流ＩＳは流れない。
【００１６】
このとき、補助巻線Ｎｂの電圧を示したのがＶＮｂである。この電圧ＶＮｂによりコンデンサ１０が充電され、トランジスタ３が導通状態になると、ＭＯＳ−ＦＥＴ２のゲート電圧ＶＧは零になり、ＭＯＳ−ＦＥＴ２は非導通状態となるため、ドレイン電流ＩＤは零になり、ドレイン−ソース電圧ＶＤＳは、入力電圧Ｅと２次側の出力電圧の巻線比倍の電圧、およびサージ電圧を重畳したものとなる。このとき、２次側の整流ダイオード１４は導通状態となり、絶縁トランス１に蓄積されたエネルギーが２次側に伝達される。この際、整流ダイオード１４の電流ＩＳは、負の傾きで直線的に減少する。このとき、補助巻線Ｎｂには負電圧が発生する。
【００１７】
［過電圧検出回路の動作］
次に、ループオープン、素子破壊等が発生したときに過電圧の発生を防止するための回路素子の動作について説明する。
【００１８】
出力電圧Ｖｏには、抵抗２４を介してツェナーダイオード２５のカソードが接続され、ツェナーダイオード２５のアノードには、過電圧検出信号を伝達するためのフォトカプラ２６の発光側のアノードが接続され、発光側のカソードは、出力のＧＮＤ端子に接続されている。ＭＯＳ−ＦＥＴ２のゲートには、ラッチ動作用のサイリスタ２７のアノードが接続され、サイリスタ２７のカソードは、ＭＯＳ−ＦＥＴ２のソースに接続されている。
【００１９】
フォトカプラ２６の受光側トランジスタのコレクタは、ＭＯＳ−ＦＥＴ２のゲートに接続され、受光側トランジスタのエミッタは、サイリスタ２７のゲートに接続されている。
【００２０】
例えば、ＯＰアンプ１８の入力端子間のショート、フォトカプラ１２の素子オープン等により帰還信号がなくなった場合には、正常な閉ループ制御を行うことができず、出力電圧の上昇を招き、出力側の回路の故障、入力側のアルミ電解コンデンサ（図４では省略）の暴爆弁の動作等を引き起こすことになる。
【００２１】
本従来例では、このような出力電圧の異常な上昇を抑えるために、ツェナーダイオード２５、フォトカプラ２６、サイリスタ２７等で構成された回路により保護動作を行えるようになっている。以下、その保護動作について説明する。
【００２２】
上記の閉ループ制御の異常により、出力電圧Ｖｏがツェナーダイオード２５の動作電圧より上昇すると、抵抗２４を介してフォトカプラ２６の発光側に電流が流れる。この電流はフォトカプラ２６の受光側に伝達され、サイリスタ２７のゲートにトリガ電流が供給され、サイリスタ２７のアノードからカソードに向かって電流が流れることにより、ＭＯＳ−ＦＥＴ２のゲート電圧が低下する。
【００２３】
ゲート電圧の低下により、ＭＯＳ−ＦＥＴ２の発振は停止し、出力電圧Ｖｏが低下する。サイリスタ２７には起動抵抗４側から保持電流が供給されるため、ＭＯＳ−ＦＥＴ２の発振停止は、ＡＣ入力がオフとなり保持電流が無くなるまで継続される。
【００２４】
【発明が解決しようとする課題】
しかしながら、従来の構成では、サイリスタという高価な素子を用いているため、コストが上昇してしまうという問題があった、また、注入ノイズ等によりサイリスタが誤動作を引き起こすのを防止するため、サイリスタのゲートにフィルタ回路を追加する必要があり（図４では省略）、この点でもコスト高となっていた。
【００２５】
さらに、従来は、過電圧保護回路にも高価なフォトカプラを使用しているため、この点でもコスト高となっていた。
【００２６】
本発明は、このような従来技術の問題点に鑑みてなされたもので、その課題は、過大な出力電圧の発生を防止するための安価な保護回路を有するスイッチング電源装置を提供することにある。
【００２７】
【課題を解決するための手段】
上記課題を解決するため、本発明は、１次巻線、補助巻線、２次巻線を有する絶縁トランスと、前記絶縁トランスの１次巻線と直流電源との間に接続されて前記１次巻線に入力する直流をスイッチングするスイッチング素子と、前記絶縁トランスの２次巻線に発生した交流電圧を整流及び平滑する整流平滑部と、前記整流平滑部から出力される直流出力に応じて前記スイッチング素子を制御する制御部が前記補助巻線に接続されたスイッチング電源装置において、前記直流出力に設けた電圧検出回路により規定の直流出力電圧値よりも高い電圧が検出された場合に、前記制御部を非動作状態にすることにより前記スイッチング素子のオフ期間をゼロとし、前記絶縁トランスの１次側に配設された遮断素子を動作させるように構成されている。
【００２８】
また、本発明は、１次巻線、補助巻線、２次巻線を有する絶縁トランスと、前記絶縁トランスの１次巻線と直流電源との間に接続されて前記１次巻線に入力する直流をスイッチングするスイッチング素子と、前記絶縁トランスの２次巻線に発生した交流電圧を整流及び平滑する整流平滑部と、前記整流平滑部から出力される直流出力に応じて前記スイッチング素子を制御する制御部が前記補助巻線に接続されたスイッチング電源装置において、前記補助巻線に設けた負電圧検出回路により規定の負電圧値よりも低い電圧が検出された場合に、前記制御部を非動作状態にすることにより前記スイッチング素子のオフ期間をゼロとし、前記絶縁トランスの１次側に配設された遮断素子を動作させるように構成されている。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３０】
［第１の実施形態］
図１は、本発明の第１の実施形態によるスイッチング電源装置の概略構成を示す回路図である。なお、図１では、従来のスイッチング電源装置（図４）と同じ機能を有する回路素子には同一の符号を付している。また、図１では、図４に対してアルミ電解コンデンサ４２より入力側の回路素子を明記してある。
【００３１】
ＡＣ入力電圧の相線には、ノイズ除去用のラインフィルタ２９の各相線が接続され、一方の相線には先安全規格上要求されている遮断素子２８（ここではヒューズ）が挿入され、相線間にもノイズ除去用のライン間コンデンサ３０が接続されている。ラインフィルタ２９の後段には、同じくノイズ除去用のＹコンデンサ３１、３２が保護接地用の中性線との間に接続され、Ｙコンデンサ３１，３２の後段には、整流用のブリッジダイオード４１、平滑用のアルミ電解コンデンサ４２が接続されている。
【００３２】
従来例との相違点としては、サイリスタ２７を削除し、フォトカプラ２６の受光側トランジスタのコレクタ端子をＭＯＳ−ＦＥＴ２のゲート制御用のトランジスタ３のベースに接続し、フォトカプラ２６の受光側トランジスタのエミッタ端子をＭＯＳ−ＦＥＴ２のソース端子（１次側回路のＧＮＤ）に接続した点が挙げられる。
【００３３】
以下、動作について説明する。
【００３４】
ＭＯＳ−ＦＥＴ２の正常発振状態からフォトカプラ１２の発光部のオープン、受光部のオープン等により閉ループがオープンになると、フォトカプラ１２からの帰還電流がなくなるため、コンデンサ１０と抵抗１１とで決まる時間だけＭＯＳ−ＦＥＴ２のオン時間が延長される。このＭＯＳ−ＦＥＴ２のオン時間の延長により、必要分以上のエネルギーが２次側に供給されるため、出力電圧Ｖｏは上昇する。
【００３５】
保護回路が無ければ、このまま出力電圧Ｖｏは上昇し続けるため、素子破壊、アルミ電解コンデンサ４２の暴爆等を引き起こすことになる。しかしながら、出力電圧Ｖｏがツェナーダイオード２５の動作電圧（Ｖｚ１）よりも上昇すると、ツェナーダイオード２５に流れた電流がフォトカプラ２６により伝達され、コンデンサ１０の電荷を一気に放電させる。この放電によりＭＯＳ−ＦＥＴ２はオフすることができなくなり、絶縁トランス１に励磁電流を流し続けることになる。
【００３６】
絶縁トランス１は、通常最大励磁電流が決まっており、最大励磁電流以上の電流を流すと飽和現象を引き起こす。絶縁トランス１が飽和すると、インダクタンス成分は失われ、ただの抵抗体になってしまうため、さらに加速度的にＭＯＳ−ＦＥＴ２に電流が流れる。この電流によりＭＯＳ−ＦＥＴ２のドレイン−ソース間はショート状態となり、遮断素子２８（本実施形態ではヒューズ）を溶断させる。この一連の動作により、ループオープン等の異常時に出力側へ被害が拡大するのを防止することができる。
【００３７】
図２は、上記の一連の動作を説明するために各部の波形を示したものである。図２において、ＶＧはＭＯＳ−ＦＥＴ２のゲート電圧を、ＶＤＳはＭＯＳ−ＦＥＴ２のドレイン−ソース電圧を、ＩＤはドレイン電流を、ＶＮｓは２次巻線Ｎｓに発生する電圧を、ＩＳは２次側の整流ダイオード１４に流れる電流を、ＶＮｂは補助巻線Ｎｂに発生する電圧を示している。
【００３８】
ｔ１からｔ２間は正常動作時の波形を示しており、ｔ３期間にループオープンが起こったことを示している。ループオープンが発生したことにより、ＭＯＳ−ＦＥＴ２のドレイン電流（ＩＤ）が正常時よりも多く流れる。そのため、出力電圧が上昇し、ツェナーダイオード２５の動作電圧（Ｖｚ１）になるｔ４期間終了時にフォトカプラ２６により電流が伝達され、コンデンサ１０の電荷が一気に放電されることにより、ＭＯＳ−ＦＥＴ２を制御するトランジスタ３は非動作状態となる。
【００３９】
図２ではｔ４期間終了と同じタイミングに放電開始を想定したが、ｔ４期間中であってもよい。その場合には、ドレイン電流ＩＤはゼロから流れるのではなく、あるバイアスを持ったところから流れ始める。
【００４０】
ｔ５期間には抵抗１１側からの電流よりもフォトカプラ２６からの伝達電流の方が大きいため、ＭＯＳ−ＦＥＴ２はオフできず、絶縁トランス１が飽和するまで電流を流し続ける。
【００４１】
絶縁トランス１が飽和すると、インダクタンス成分は失われることで加速度的にＭＯＳ−ＦＥＴ２に電流が流れ、この電流によりＭＯＳ−ＦＥＴ２のドレイン−ソース間はショート状態となり、遮断素子２８（本実施形態ではヒューズ）が溶断する。
【００４２】
このように、第１の実施形態では、サイリスタ等の高価な素子を用いることなく、ループオープン等時に発生する出力電圧の上昇による被害の拡大を防止する保護回路を安価に構成している。また、サイリスタ等の誤動作を防止するためにサイリスタのゲートにフィルタ回路等を付加する必要もなくなり、この点でも過大な出力電圧の発生を防止するための保護回路を安価に構成している。
【００４３】
［第２の実施形態］
次に、本発明の第２の実施形態を説明する。第１の実施形態との相違点は、フォトカプラ２６、ツェナーダイオード２５、抵抗２４を用いることなく、絶縁トランス１の２次側の直流出力ではなく、１次側にて直流出力の上昇を検出する点にある。すなわち、第２の実施形態は、第１の実施形態のように正電圧検出回路を用いることなく、負電圧検出回路を用いている点で相違する。
【００４４】
図３は、本発明の第２の実施形態によるスイッチング電源装置の概略構成を示す回路図である。
【００４５】
第２の実施形態に係る負電圧検出回路では、ダイオード３３のカソードは、補助巻線Ｎｂの巻き始めに接続され、ダイオード３３のアノードには、アルミ電解コンデンサ３４の陰極が接続されている。アルミ電解コンデンサ３４の陽極は補助巻線Ｎｂの巻き終わり、すなわちＧＮＤ側に接続されている。
【００４６】
図２に示したように、補助巻線Ｎｂには巻き始めを正としてＭＯＳ−ＦＥＴ２のオン期間（ｔ１）にＥ×Ｎｂ／Ｎｐの正電圧が発生し、ＭＯＳ−ＦＥＴ２のオフ期間（ｔ２）にＶｏ×Ｎｂ／Ｎｓ１の負電圧が発生する。ＭＯＳ−ＦＥＴ２のオン期間（ｔ１）はダイオード３３が逆バイアスされるため、アルミ電解コンデンサ３４に電荷は充電されないが、ＭＯＳ−ＦＥＴ２のオフ期間（ｔ２）にはダイオード３３は導通状態となり、アルミ電解コンデンサ３４は陽極を正として充電される。この充電によりアルミ電解コンデンサ３４の陰極にはＶｏ×Ｎｂ／Ｎｓ１の負電圧が発生することになる。
【００４７】
補助巻線Ｎｂの巻き始めには、ＰＮＰトランジスタ３５のエミッタが接続され、ＰＮＰトランジスタ３５のエミッタとベースの間には抵抗３６が接続され、ＰＮＰトランジスタ３５のベースには抵抗３７を介してツェナーダイオード３８のカソードが接続されている。ツェナーダイオード３８のアノードはアルミ電解コンデンサ３４の陰極に接続されている。また、ＰＮＰトランジスタ３５のコレクタにはトランジスタ３のベースをアノード、エミッタをカソードの向きに接続されたサイリスタ２７のゲート端子が接続されている。
【００４８】
ループオープン等が発生すると、出力電圧Ｖｏには過電圧（例：３０Ｖ等）が発生する。この過電圧が発生すると、前述の負電圧検出回路の電圧Ｖｏ×Ｎｂ／Ｎｓ１が負の方向に上昇する。この負電圧の上昇により発生する電圧が、ツェナーダイオード３８の動作電圧（Ｖｚ２）より高くなると、ツェナーダイオード３８に電流が流れることでＰＮＰトランジスタ３５のエミッタからベースに向かって電流が流れ、コレクタ電流がサイリスタ２７のゲートに流れる。
【００４９】
サイリスタ２７のゲートに電流が供給されると、サイリスタ２７のアノード、カソード間が導通状態となり、コンデンサ１０の電荷が放電してしまうため、すなわち、ＭＯＳ−ＦＥＴ２を制御するトランジスタ３は非動作状態となるため、ＭＯＳ−ＦＥＴ２はオフできず、絶縁トランス１が飽和するまで電流を流し続ける。絶縁トランス１が飽和するとインダクタンス成分は失われることで加速度的にＭＯＳ−ＦＥＴ２に電流が流れ、この電流によりＭＯＳ−ＦＥＴ２のドレイン−ソース間はショート状態となり、遮断素子２８（本実施形態ではヒューズ）が溶断する。
【００５０】
このように、第２の実施形態では、フォトカプラ等の高価な過電圧検出信号伝達素子を用いることなく、ループオープン等により発生する出力電圧の上昇に伴う被害の拡大を防止する保護回路を安価に構成している。また、従来のように、サイリスタ等の誤動作を防止するためにサイリスタのゲートにフィルタ回路等を付加する必要もなくなり、この点でも過大な出力電圧の発生を防止するための保護回路を安価に構成している。
【００５１】
なお、本発明は、上記の第１，２の実施形態に限定されることなく、種々応用変形することが可能である。例えば、第１，２の実施形態では、遮断素子としてヒューズを一方の相線に装着していたが、ループオープン時に当該遮断素子が動作しない場合などに備えて、当該溶断素子（ヒューズ）と共に別の溶断素子（例えばヒューズ抵抗）を平滑用のアルミ電解コンデンサと絶縁トランス１との間（直流入力段）に接続することも可能である。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、過大な出力電圧の発生を防止するための安価な保護回路を有するスイッチング電源装置を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるスイッチング電源装置の概略構成を示す回路図である。
【図２】本発明の第１，２の実施形態によるスイッチング電源装置の動作を説明するための波形図である。
【図３】本発明の第２の実施例によるスイッチング電源装置の概略構成を示す回路図である。
【図４】従来のスイッチング電源装置の概略構成を示す回路図である。
【図５】従来のスイッチング電源装置の動作を説明するための波形図である。
【符号の説明】
１：絶縁トランス
２：ＭＯＳ−ＦＥＴ（スイッチング素子）
３：ＭＯＳ−ＦＥＴ制御用のトランジスタ
１４：整流ダイオード
１５：２次側の平滑用の電解コンデンサ
２５：出力電圧の上昇を検知するためのツェナーダイオード
２６：過電圧発生時に動作するフォトカプラ
２７：サイリスタ
２８：遮断素子（ヒューズ）
３３：負電圧検出回路を構成するダイオード
３４：負電圧検出回路を構成するアルミ電解コンデンサ
３５：ＰＮＰトランジスタ
３８：負電圧の低下を検知するためのツェナーダイオード
【図１】
2004032936.tif 000003
【図２】
2004032936.tif 000004
【図３】
2004032936.tif 000005
【図４】
2004032936.tif 000006
【図５】
2004032936.tif 000007