(57)【要約】【課題】磁気記憶装置の書き込み消費電流を低減することにより、磁気記憶装置を用いた多数の不揮発性記憶素子に情報を書き込む際の消費電力の低減を可能にし、電源回路におけるコンデンサ容量の低減、また記憶できる情報量の向上を可能にする。【解決手段】書き込み磁界を発生させる配線２と、配線２で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子３とを備えた磁気記憶装置１であって、記憶素子３の記憶層３０４は記憶素子３に対向する配線２部分の周囲を囲むように形成されている磁気記憶装置１であり、この磁気記憶装置１を不揮発性記憶回路に搭載した複合記憶回路装置である。【選択図】        図１
2004247624.tif 000002
【特許請求の範囲】
【請求項１】
書き込み磁界を発生させる配線と、
前記配線で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子とを備えた磁気記憶装置であって、
前記記憶素子の記憶層は前記記憶素子に対向する前記配線の周囲を囲むように形成されている
ことを特徴とする磁気記憶装置。
【請求項２】
第１配線と、
前記第１配線と立体的に交差する第２配線と、
前記第１配線と前記第２配線との交差領域に磁性体を用いた記憶素子とを備えた磁気記憶装置であって、
前記記憶素子の記憶層は前記記憶素子に対向する前記第２配線の周囲を囲むように形成されている
ことを特徴とする磁気記憶装置。
【請求項３】
前記記憶素子は磁性トンネル接合素子からなる
ことを特徴とする請求項２記載の磁気記憶装置。
【請求項４】
揮発性記憶回路置と、
前記揮発性記憶回路に記憶される情報と同一情報を記憶するもので磁性体を記憶素子に用いた不揮発性記憶回路とを備えた複合記憶回路装置であって、
前記不揮発性記憶回路は、
書き込み磁界を発生させる配線と、前記配線で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子とを備えたもので、
前記記憶素子の記憶層は前記記憶素子に対向する前記配線の周囲を囲むように形成されている磁気記憶装置
を備えたことを特徴とする複合記憶回路装置。
【請求項５】
前記揮発性記憶回路および前記不揮発性記憶回路のうちの少なくとも一方の記憶回路に電力備蓄手段を備えている
ことを特徴とする請求項４記載の複合記憶回路装置。
【請求項６】
揮発性記憶回路と、前記揮発性記憶回路に記憶される情報と同一情報を記憶するもので磁性体を記憶素子に用いた不揮発性記憶回路とを備えた複合記憶回路装置を半導体基板に搭載した半導体装置であって、
前記不揮発性記憶回路は、
書き込み磁界を発生させる配線と、前記配線で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子とを備えたもので、
前記記憶素子の記憶層は前記記憶素子に対向する前記配線の周囲を囲むように形成されている磁気記憶装置
を備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気記憶装置、複合記憶回路装置および半導体装置に関し、詳しくは磁気トンネル接合を用いた記憶素子を備えた磁気記憶装置、この磁気記憶装置を不揮発性記憶回路に搭載した複合記憶回路装置およびこの複合記憶回路装置を半導体基板に搭載した半導体装置に関する。
【０００２】
【従来の技術】
従来、パーソナルコンピュータのような電子計算機等に内蔵され、所要の処理を行う半導体装置内には、必要に応じて揮発性記憶回路を設け、処理に必要な情報を同揮発性記憶回路に逐次記憶させながら処理を実行している。このような揮発性記憶回路は電力供給を行うことによって記憶を保持しており、書き込み速度および読み出し速度が速いという特性を有している一方で、電源停止操作や急な停電等によって電力供給が絶たれた場合には記憶していた記憶情報が消失するという特性を有している。そのため、電力供給停止後に電源を再投入した場合には、電力供給停止前に揮発性記憶回路に記憶していた情報は全く残っていないために、電力供給停止前の記憶情報を再現することが不可能であった。
【０００３】
また同様に、システムＬＳＩチップ内のレジスタ、ラッチ、フリップフロップ、カウンタなどの記憶回路に記憶した情報は保存されないため、システムダウンにともなう再起動後に、電子計算機を主電源切断直前の状態に完全に復帰させることができないという問題があった。
【０００４】
そこで、システムＬＳＩチップ内のレジスタ、ラッチ、フリップフロップ、カウンタなどの記憶回路を、給電停止の場合にも記憶を保持する不揮発性記憶回路で構成することにより、上記の問題を解決することは可能ではあるが、レジスタ、ラッチ、フリップフロップ、カウンタなどを不揮発性記憶回路で構成した場合、現実問題として、不揮発性記憶回路への情報の書き込み、および不揮発性記憶回路からの情報の読み出しなどの動作が揮発性記憶回路を用いた場合よりも遅く、かつ不揮発性記憶回路は揮発性記憶回路よりも消費電力が大きいため、不揮発性記憶回路を用いてシステムＬＳＩチップを構成した場合に、システムＬＳＩチップの性能向上が困難となるという問題があった。
【０００５】
そこで、システムＬＳＩチップ内のレジスタ、ラッチ、フリップフロップ、カウンタなどの記憶回路に、給電停止の場合にも記憶を保持する不揮発性記憶回路を備えることにより、上記の問題を解決することが可能となる。これを実現するために、電力供給停止直前に、コンデンサからなる情報保持用電源の電力を使用して、電力供給停止前の記憶情報を不揮発記憶素子に記憶する複合記憶回路構造とした方法などが提案されている（例えば、特許文献１参照。）。
【０００６】
特許文献１に記載されている複合記憶回路構造は、レジスタ、ラッチ、フリップフロップ、カウンタなどを不揮発性記憶回路で構成しているが、特に不揮発性記憶回路は、不揮発性という特性上、記憶情報の書き込みに多大な電気エネルギーを必要とするために、消費電力削減の阻害要因となったり、書き込み用電力を蓄積するコンデンサの容量を大きくする必要が生じたり、多くの素子を持つ半導体装置に対しての同時書き込みが困難になるという問題が発生していた。この問題を軽減するために、特許文献１では不揮発記憶素子に、書き込みに高電圧、高電力を必要としない低消費電力書き込みが可能な磁気記憶素子（ＭＲＡＭ）を使用した例が示されている。不揮発性記憶回路には磁気記憶回路を用いており、「０」または「１」の情報を、磁気トンネル接合素子を用いて記憶するように構成されている。なお、揮発性記憶回路であるラッチ式記憶回路が２ビットの情報の記憶を行うため、不揮発性記憶回路でも２ビットの情報の記憶を行えるように、特許文献１においては、磁気トンネル接合素子を２つ設けている。
【０００７】
従来の磁気記憶素子は、書き込みワード線と、この書き込みワード線と立体的に直交するビット線を備え、その書き込みワード線とビット線との交差領域に磁気トンネル接合素子が形成され、さらにトンネル磁化抵抗（ＴＭＲ）型の記憶素子の情報記憶層（自由層、記憶層または記録層ともいう）がビット線に接続されている構成を備えている（例えば、特許文献２参照。）。
【０００８】
【特許文献１】
特願２００２−０３３１６６号明細書（段落番号００２３−００６８頁、図１−３）
【特許文献２】
特開２００２−２４６５６６号公報（第３頁、図１−４）
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の磁気記憶素子は、書き込み消費電流は少ないとはいえ、数ｍＡ以上の書き込み電流が必要であり、多数の不揮発記憶素子に情報を書き込むためには、大容量のコンデンサを電源回路に装備する必要が生じるという問題、また記憶できる情報量が限定されてしまうという問題がある。
【００１０】
さらに、システムＬＳＩチップ内のレジスタ、ラッチ、フリップフロップ、カウンタなどを不揮発性記憶回路で構成した場合、現実問題として、不揮発性記憶回路への情報の書き込み、および不揮発性記憶回路からの情報の読み出しなどの動作が揮発性記憶回路を用いた場合よりも遅く、かつ、揮発性記憶回路よりも消費電力が大きいという問題や、消費電力を低減させようとすると回路面積の増大により論理回路の規模が減少してしまい、システムＬＳＩチップの性能向上が困難となるという問題がある。
【００１１】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた磁気記憶装置、複合記憶回路装置および半導体装置である。
【００１２】
本発明の磁気記憶装置は、書き込み磁界を発生させる配線と、前記配線で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子とを備えた磁気記憶装置であって、前記記憶素子の記憶層は前記記憶素子に対向する前記配線の周囲を囲むように形成されているものである。
【００１３】
上記磁気記憶装置では、記憶素子の記憶層は記憶素子に対向する配線の周囲を囲むように形成されていることから、配線で発生される電流磁界を配線の周囲を囲むように形成されている部分の記憶層によって効率よく、磁化方向を決定することにより情報が書き込まれる記憶素子本体の記憶層部分に導くことができるので、回路の面積増大を抑えつつ、小さな書き込み電流で情報が記憶される。
【００１４】
本発明の磁気記憶装置は、第１配線と、前記第１配線と立体的に交差する第２配線と、前記第１配線と前記第２配線との交差領域に磁性体を用いた記憶素子とを備えた磁気記憶装置であって、前記記憶素子の記憶層は前記記憶素子に対向する前記第２配線の周囲を囲むように形成されているものである。
【００１５】
上記磁気記憶装置では、記憶素子の記憶層は記憶素子に対向する第２配線の周囲を囲むように形成されていることから、第２配線で発生される電流磁界を第２配線の周囲を囲むように形成されている部分の記憶層によって効率よく、磁化方向を決定することにより情報が書き込まれる記憶素子本体の記憶層部分に導くことができるので、回路の面積増大を抑えつつ、小さな書き込み電流で情報が記憶される。
【００１６】
本発明の複合記憶回路装置は、揮発性記憶回路と、前記揮発性記憶回路に記憶される情報と同一情報を記憶するもので磁性体を記憶素子に用いた不揮発性記憶回路とを備えた複合記憶回路装置であって、前記不揮発性記憶回路は、書き込み磁界を発生させる配線と、前記配線で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子とを備えたもので、前記記憶素子の記憶層は前記記憶素子に対向する前記配線の周囲を囲むように形成されている磁気記憶装置を備えたものである。
【００１７】
上記複合記憶回路装置では、磁性体を記憶素子に用いた不揮発性記憶回路を備え、記憶素子の記憶層は記憶素子に対向する配線の周囲を囲むように形成されていることから、配線で発生される電流磁界を配線の周囲を囲むように形成されている部分の記憶層によって効率よく、磁化方向を決定することにより情報が書き込まれる記憶素子本体の記憶層部分に導くことができるので、回路の面積増大を抑えつつ、小さな書き込み電流で情報が記憶される。したがって、給電停止にも低消費電力で記憶情報を保持し続けることができる。
【００１８】
本発明の半導体装置は、揮発性記憶回路と、前記揮発性記憶回路に記憶される情報と同一情報を記憶するもので磁性体を記憶素子に用いた不揮発性記憶回路とを備えた複合記憶回路装置を半導体基板に搭載した半導体装置であって、前記不揮発性記憶回路は、書き込み磁界を発生させる配線と、前記配線で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子とを備えたもので、前記記憶素子の記憶層は前記記憶素子に対向する前記配線の周囲を囲むように形成されている磁気記憶装置を備えたものである。
【００１９】
上記半導体装置では、複合記憶回路装置を有することにより、インスタントオンおよびインスタントオフを実現可能な電子機器もしくは電気機器が容易に構成される。また、本発明の複合記憶回路装置を半導体基板に搭載したことから、本発明の複合記憶回路装置と同様なる作用効果が得られる。さらに、記憶素子の記憶層は記憶素子に対向する書き込み磁界を発生させる配線の周囲を囲むように形成されていることから、本発明の磁気記憶装置と同様なる作用効果が得られる。
【００２０】
【発明の実施の形態】
本発明の磁気記憶装置に係る基本構成を、図１の概略斜視図によって説明する。
【００２１】
図１に示すように、磁気記憶装置１の基本構成は、書き込み磁界を発生させる配線２と、上記配線２で発生させた磁界により情報が書き込まれる磁性体を用いた不揮発性の記憶素子３とが備えられている。上記記憶素子３は、磁気トンネル接合（以下ＭＴＪという、ＭＴＪはＭａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎの略）を有する、例えば強磁性体を含む磁化固定層３０２と強磁性体を含む記憶層（磁化自由層もしくは記録層ともいう）３０４とで非磁性層３０３を挟んで構成されるもので、強磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して情報を記憶するものである。さらに上記記憶素子３の記憶層３０４はこの記憶素子３に対向する配線２部分の周囲を囲むように形成されている。
【００２２】
上記磁化固定層３０２、記憶層３０４は、例えば、ニッケル、鉄もしくはコバルト、またはニッケル、鉄およびコバルトのうちの少なくとも２種からなる合金のような、強磁性体からなる。
【００２３】
磁気記憶装置１では、配線２に流す書き込み電流により発生する磁界により、記憶層３０４の磁化方向を変化させることにより、情報の書き込みを行う。書き込みを行う配線２は、一般にアルミニウムまたは銅あるいはこれらの合金のような導電性物質で作製されている。この配線２の断面の大きさは、例えば、幅が０．１５μｍであり、厚さが０．２μｍである。また、配線２の周囲に形成される記憶層３０４の厚さは、例えば１０ｎｍとした。配線２の大きさは使用する半導体装置に合わせて形成されるもので、上記大きさに限定されるものではない。また、記憶層３０４の厚さは、流す電流値と強磁性体の飽和磁化量とに関係して最適値が存在するが、動作可能な膜厚範囲は広く、例えば１ｎｍ〜１００ｎｍの範囲に設定することができる。
【００２４】
次に、本発明の磁気記憶装置に係る一実施の形態を、図２の概略断面図によって説明する。なお図２（２）は図２（１）のＡ−Ａ線拡大断面図を示す。
【００２５】
図２に示すように、半導体基板（例えばｐ型半導体基板）２１の表面側にはｐ型ウエル領域２２が形成されている。このｐ型ウエル領域２２には、トランジスタ形成領域を分離する素子分離領域（図示せず）が、例えばＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）で形成されている。上記ｐ型ウエル領域２２上には、ゲート絶縁膜２５を介してゲート電極（ワード線）２６が形成され、ゲート電極２６の両側におけるｐ型ウエル領域２２には拡散層領域（例えばＮ＋  拡散層領域）２７、２８が形成され、選択素子となる電界効果トランジスタ２４が構成されている。
【００２６】
上記電界効果トランジスタ２４は読み出しのためのスイッチング素子として機能する。これには、ｎ型またはｐ型電界効果トランジスタの他に、ダイオード、バイポーラトランジスタ等の各種スイッチング素子を用いることも可能である。
【００２７】
上記電界効果型トランジスタ２４を覆う状態に第１絶縁膜４１が形成されている。この第１絶縁膜４１には上記拡散層領域２７、２８に接続するコンタクト（例えばタングステンプラグ）２９、３０が形成されている。さらに第１絶縁膜４１上にはコンタクト２９に接続するセンス線１５、コンタクト３０に接続する第１パッド３１等が形成されている。
【００２８】
上記第１絶縁膜４１上には、上記センス線１５、第１パッド３１等を覆う第２絶縁膜４２が形成されている。この第２絶縁膜４２には上記第１パッド３１に接続するコンタクト（例えばタングステンプラグ）３２が形成されている。さらに上記第２絶縁膜４２上には、コンタクト３２に接続する第２パッド３３、書き込みワード線１１等が形成されている。
【００２９】
上記第２絶縁膜４２上には、上記書き込みワード線１１、第２パッド３３等を覆う第３絶縁膜４３が形成されている。
【００３０】
さらに、上記第３絶縁膜４３上には、上記書き込みワード線１１上方から上記第２パッド３３に接続される反強磁性体層３０１が形成され、この反強磁性体層３０１上でかつ上記書き込みワード線１１の上方には、非磁性層３０３を挟んで強磁性体層からなる磁化固定層３０２と磁化が比較的容易に回転する記憶層３０４が形成されている。非磁性層は絶縁性の非磁性層もしくは導電性の非磁性層からなる。このように、磁化固定層３０２、非磁性層３０３、記憶層３０４により記憶素子１３が構成されている。なお、磁化固定層３０２および非磁性層３０３のレイアウト的形状は問わず、例えば矩形、円形もしくは楕円形であってもよい。
【００３１】
上記磁化固定層３０２は、例えば、第１磁化固定層３０６と磁性層が反強磁性的に結合するような導電体層３０７と第２磁化固定層３０８とを順に積層して構成されている。ここでは磁化固定層３０２を積層構造としたが、強磁性体層の単層構造であってもよく、もしくは３層以上の強磁性体層を、導電体層を挟んで積層させた構造であってもよい。
【００３２】
また、反強磁性層３０１の下層に下地導電膜（図示せず）を形成してもよく、さらにはバイパス線（図示せず）として反強磁性体層３０１上に磁化固定層３０２を延長した状態で形成してもよい。
【００３３】
上記第３の絶縁膜４３上には上記反強磁性層３０１、記憶素子１３等を覆う第４の絶縁膜４４が形成されている。上記第４の絶縁膜４４上には、上記記憶素子１３上に接続するものでかつ上記記憶素子１３を間にして上記書き込みワード線１１と立体的に交差（例えば直交）するビット線１２が形成されている。さらに、上記記憶層３０４は上記記憶素子１３に対向する上記ビット線１２部分の周囲を囲むように形成されている。
【００３４】
上記記憶層３０４、上記第１の磁化固定層３０６、３０８は、例えば、ニッケル、鉄もしくはコバルト、またはニッケル、鉄およびコバルトのうちの少なくとも２種からなる合金のような、磁性体からなる。
【００３５】
上記導電体層３０７は、例えば、ルテニウム、銅、クロム、金、銀等で形成でき、その膜厚は、反強磁性結合が得られる膜厚、例えばＲｕの場合は０．６ｎｍ〜０．９ｎｍが望ましいが、必ずしもこの範囲に無くても使用可能である。
【００３６】
上記第１磁化固定層３０６は、反強磁性体層３０１と接する状態に形成されていて、これらの層間に働く交換相互作用によって、第１磁化固定層３０６は、強い一方向の磁気異方性を有している。良好な磁気特性を得る観点から、磁化固定層の厚さはそれぞれ２ｎｍ〜１０ｎｍとすることが望ましいが、この厚さの範囲になくとも使用することは可能である。
【００３７】
上記反強磁性体層３０１は、例えば、鉄・マンガン合金、ニッケル・マンガン合金、白金マンガン合金、イリジウム・マンガン合金、ロジウム・マンガン合金、コバルト酸化物およびニッケル酸化物のうちの１種を用いることができる。良好な磁気特性を得るという観点から、反強磁性層の膜厚は５ｎｍ〜５０ｎｍが望ましいが、必ずしもこの範囲に制限される必要は無い。
【００３８】
上記非磁性層３０３は、例えばトンネルバリア層で形成することができる。このトンネルバリア層は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、窒化アルミニウム、窒化マグネシウム、窒化シリコン、酸化窒化アルミニウム、酸化窒化マグネシウムもしくは酸化窒化シリコンからなる。
【００３９】
上記トンネルバリア層は、上記記憶層３０４と上記磁化固定層３０２との磁気的結合を切るとともに、トンネル電流を流すための機能を有する。これらの磁性膜および導電体膜は、主に、スパッタリング法によって形成される。トンネルバリア層は、スパッタリング法によって形成された金属膜を酸化、窒化もしくは酸化窒化させることにより得ることができる。磁気抵抗効果の大きさや素子の抵抗の観点から、トンネルバリア層の厚さは０．５ｎｍ〜３ｎｍの範囲にあることが望ましいが、必ずしもこの範囲でなくても使用することは可能である。この構成のセルにおいては磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層と磁化固定層との相対磁化方向に依存する。
【００４０】
上記説明では、記憶素子１３をトンネル磁気抵抗（ＴＭＲ）素子で形成したが、上記非磁性層を導電体で形成するＧＭＲ（Ｇｉａｎｔ  Ｍａｇｎｅｔｏ  Ｒｅｓｉｓｔａｎｃｅ）素子で形成することも可能である。
【００４１】
次に、本発明の動作原理を説明する。
【００４２】
従来の磁気記憶装置の基本的構成は、従来の技術でも説明したように、書き込みワード線と、この書き込みワード線と立体的に交差するビット線と、書き込みワード線と電気的に絶縁され、ビット線と電気的に接続されたもので、書き込みワード線とビット線との交差領域に磁気抵抗効果型の記憶素子を備えたものである。このような通常の磁気記憶装置では、例えば、ビット線の書き込み電流により発生する磁界はビット線の周囲に拡散し、その強度は、おおよそビット線中心と記憶層との距離の二乗に反比例して減少していく。そのため、書き込み電流に対して記憶層へ印加できる磁界は小さいものである。
【００４３】
図３に、通常の磁気記憶装置の書き込み電流とセル出力との関係の測定結果を示す。記憶層には２．３７ｋＡ／ｍ（＝３０Ｏｅ）の反転磁界を持つ材料を使用しており、書き込み材料は銅のみで構成され、記憶層の構成を除いた記憶素子部分は前記図１によって説明した本発明の実施の形態と同じ構成である。図３に示すように、従来例の記憶素子に記憶する場合には、書き込み電流として約５〜６ｍＡが必要であることがわかる。
【００４４】
また、書き込み線の１面ないし３面を磁性層で囲み、磁気的な絶縁層で隔てられた位置に記憶層を配置した形を取る、いわゆるクラッド構造と呼ばれている磁束集中構造を有する一般の磁気メモリ（ＭＲＡＭ）が、例えば特開２００２−２４６５６６号公報の第４頁および図６に提案されている。
【００４５】
このようなクラッド構造では、書き込み線に流される電流から発生する磁束が電流線を被覆している高透磁率の磁性層に集中し、磁性層の端部で挟まれる領域に磁界が集中される。そのため電流磁界発生効率を向上させることができ、約２倍の磁界発生効率を持つとされる。すなわち、上記従来例と同じ２．３７ｋＡ／ｍ（＝３０Ｏｅ）の反転磁界を持つ材料に記録する場合、約２．５ｍＡの書き込み電流で記録できる。
【００４６】
一方、前記図１および図２によって説明した本発明の磁気記憶装置では、記憶素子に対向する書き込み線部分の周囲を全て記憶層で覆うことにより、書き込み線に流れる書き込み電流から発生する書き込み磁束のほぼ全てを、被覆している記憶層に集中させることを特徴としている。この構造では、書き込み線を流れる電流により発生される磁束のほぼ全てを記憶層に流すことができ、書き込み電流発生磁界を極めて有効に使用することができる。すなわち、本構造を取ることにより上記２種類の従来例に比べ、書き込み電流により発生する磁界の有効利用が図れ、従来のものに比較して、さらに小さな電流で書き込みができる。図４に本実施例の記憶素子における書き込み電流とセル出力との関係の測定結果を示す。本結果より、本発明の構造を採用することにより約１ｍＡで電流磁界を飽和させることができ、従来例に比べ、書き込み電流を大幅に削減することができることが判る。
【００４７】
さらに本発明の構成では、書き込み線を薄い磁性層からなる記憶層で被覆するのみの構造のため、記憶素子のサイズがほとんど増加させることはなく、複雑な不揮発性の複合論理回路を構成することができるという特長を有する。
【００４８】
記憶素子の記憶層が記憶素子に対向する配線（ビット線）の周囲を囲むように形成される本発明の構成は、書き込みワード線上に選択用の素子（例えばダイオード）を介してＭＴＪ素子を形成した構成の磁気記憶装置にも適用することができる。
【００４９】
このような本発明の磁気記憶装置を不揮発性記憶回路に使用して信号出力を大きく取ることにより、さらに効率の良い回路構成の複合記憶回路構造を提供できる。それを本発明の複合記憶回路装置に係る一実施の形態として、以下に説明する。
【００５０】
本発明の複合記憶回路装置に係る一実施の形態を、図５の回路構成図によって説明する。
【００５１】
図５に示すように、複合記憶回路装置１０１は、揮発性記憶回路１０２と不揮発性記憶回路１０３とを並列状態に接続して構成されている。
【００５２】
上記揮発性揮発性回路１０２は通常のフリップフロップ１２１で構成されている。この揮発性記憶回路１０２は、通常の電源電圧印加時には、通常のフリップフロップ動作を行う。
【００５３】
不揮発性揮発性回路１０３には、磁気トンネル接合を有する記憶素子１３１、１３２を用いて「０」もしくは「１」の情報を記憶させる磁気記憶装置が搭載されている。上記記憶素子１３１、１３２には、前記図１によって説明した基本構成の記憶素子、具体的には前記図２によって説明した記憶素子が用いられる。また記憶素子１３１、１３２には、それぞれに記憶素子への情報の書き込みを行う書き込み制御回路１３３、１３４が設けられている。すなわち、書き込み制御回路１３３、１３４に接続された書き込み線１３５、１３６によって各記憶素子１３１、１３２への情報の書き込みが制御される。
【００５４】
上記書き込み制御回路１３３、１３４は、電源１３７に並列に接続され、さらに電力備蓄手段１３８としてコンデンサが上記書き込み制御回路１３３、１３４および電源１３７に並列に接続されている。また書き込み制御回路１３３、１３４は、フリップフロップ１２１の出力端に接続されていて、フリップフロップ１２１の出力に対応させて記憶素子１３１、１３２の磁化方向を決定させる書き込み電流を発生させ、書き込み線１３５、１３６に書き込み電流を流すものとなっている。
【００５５】
上記電源１３７には電源電圧モニタ１３９が接続され、電源電圧モニタ１３９によりモニタリングされた電源１３７の電圧情報に基づき、上記揮発性記憶回路１０２の出力が書き込み制御回路１３３、１３４によって上記記憶素子１３１、１３２に書き込まれるようになっている。また、上記記憶素子１３１、１３２の出力端はセンスアンプ１４０に接続され、上記記憶素子１３１、１３２の出力信号に基づくセンスアンプ１４０からの出力信号が揮発性記憶回路１０２（フリップフロップ１２１）に入力されるようになっている。すなわち、センスアンプ１４０からの出力信号によって揮発性記憶回路１０２の初期設定が行る。
【００５６】
上記複合記憶回路装置１０１では、電源１３７による給電が遮断された際には、電源電圧モニタ１３９により電圧低下を検出して書き込み制御回路１３３、１３４を動作させる。書き込み制御回路１３３、１３４は、フリップフロップ１２１の出力に応じた向きの書き込み電流を発生させ、記憶素子１３１、１３２に情報を記憶させる。そして、その電流源としては、電力備蓄手段（コンデンサ）１３８に蓄積された電荷を利用する。
【００５７】
また、電源１３７がオンされた際には、その立ち上がりを電源電圧モニタ１３９にて検出した信号により、記憶素子１３１、１３２の出力をセンスアンプ１４０の出力信号でフリップフロップ１２１の初期設定を行い、フリップフロップ１２１を電源遮断時と同じ状態に復帰させる。
【００５８】
上記複合記憶回路装置１０１では、磁性体を記憶素子１３１、１３２に用いた不揮発性記憶回路１０３を備え、記憶素子１３１、１３２は、前記図１もしくは図２によって説明したように、記憶素子の記憶層が記憶素子に対向する配線部分の周囲を囲むように形成されていることから、配線で発生される電流磁界を配線の周囲を囲むように形成されている部分の記憶層によって、磁化方向を決定することにより情報が書き込まれる記憶素子本体の記憶層部分に効率よく導くことができる。このため、不揮発性記憶回路１０３の回路面積の増大を抑えつつ、小さな書き込み電流で情報が記憶できる。したがって、給電停止にも低消費電力で記憶情報を保持し続けることができる。
【００５９】
なお、電力備蓄手段１３８は、上記複合記憶回路装置１０１では、不揮発性記憶回路装置１０３に設けた。この電力備蓄手段１３８は、書き込み制御回路１３３、１３４によって、フリップフロップ１２１の出力に応じた向きの書き込み電流を発生させ、記憶素子１３１、１３２に情報を記憶させる電流源となれば、揮発性記憶回路１０２に設けることもできる。
【００６０】
また、電力備蓄手段１３８を設けたことにより、揮発性記憶回路１０２あるいは不揮発性記憶回路１０３への供給電力が低下して不揮発性記憶回路１０３による記憶情報の保持が困難となった際に、電力備蓄手段１３８から電力供給を行うことにより、不揮発性記憶回路１０３に揮発性記憶回路１０２の記憶情報を書き込む前に記憶情報が消失することを防止でき、また、不揮発性記憶回路１０３への供給電力が低下することによって不揮発性記憶回路１０３による記憶情報の書込動作が不能となることを防止でき、不揮発性記憶回路１０３への確実な書き込みが行える。さらに、本発明の低消費電力特性を利用し、同一面積の電力備蓄手段であれば、より多くのビット数の回路を駆動でき、同一のビット数の場合は、より小さな電力備蓄手段としチップ面積を減少させることができる。
【００６１】
このように、複合記憶回路装置では、揮発性記憶回路を備えていることから、例えばシステムＬＳＩチップ内のレジスタ、ラッチ、フリップフロップ、カウンタなどへの情報の書き込みおよび情報の読み出し等の動作を揮発性記憶回路により行えるため、高速動作が確保され、かつ不揮発性記憶回路を備えていることから、給電停止時には、低消費電力で不揮発性記憶回路に揮発性揮発性回路の記憶情報を記憶させることが可能になる。また、上記説明した構成の記憶層を備えた磁気記憶装置により、低消費電力を維持したうえで回路面積の増大が防げるので、論理回路の規模を確保することができ、システムＬＳＩチップの性能向上が図れる。また、不揮発性記憶回路にＭＴＪ素子を使用することから、信号出力を大きく取ることにより、さらに効率の良い回路構成の複合記憶回路構造を提供できる。
【００６２】
本発明の半導体装置は、上記図５によって説明した複合記憶回路装置を半導体基板に搭載した半導体装置（図示せず）である。このような半導体装置では、複合記憶回路装置を有することにより、インスタントオンおよびインスタントオフを実現可能な電子機器もしくは電気機器が容易に構成される。また、本発明の複合記憶回路装置を半導体基板に搭載したことから、本発明の複合記憶回路装置と同様なる作用効果が得られる。さらに、記憶素子の記憶層は記憶素子に対向する書き込み磁界を発生させる配線の周囲を囲むように形成されていることから、本発明の磁気記憶装置と同様なる作用効果が得られる。
【００６３】
【発明の効果】
以上、説明したように本発明の磁気記憶装置によれば、配線で発生される電流磁界を、配線の周囲を囲むように形成されている部分の記憶層によって、磁化方向を決定することにより情報が書き込まれる記憶素子本体の記憶層部分に効率良く導くことができるので、回路の面積増大を抑えつつ、小さな書き込み電流で情報の記憶を行うことができる。
【００６４】
本発明の複合記憶回路装置によれば、不揮発性記憶回路の記憶素子の記憶層は、その記憶素子に対向する配線の周囲を囲むように形成されていることから、書き込み用の配線で発生される電流磁界を、その配線の周囲を囲むように形成されている部分の記憶層によって、磁化方向を決定することにより情報が書き込まれる記憶素子本体の記憶層部分に効率よく導くことができるので、回路の面積増大を抑えつつ、小さな書き込み電流で情報の記憶を行うことができる。したがって、給電停止時にも低消費電力で記憶情報を保持し続けることができる。また、電源回路に大容量のコンデンサを装備する必要が無くなり、また記憶できる情報量も増大させることができる。
【００６５】
本発明の半導体装置によれば、複合記憶回路装置を有することにより、インスタントオンおよびインスタントオフを実現可能な電子機器もしくは電気機器が容易に構成される。また、本発明の複合記憶回路装置を半導体基板に搭載したことから、本発明の複合記憶回路装置と同様なる作用効果が得られる。さらに、記憶素子の記憶層は記憶素子に対向する書き込み磁界を発生させる配線の周囲を囲むように形成されていることから、本発明の磁気記憶装置と同様なる作用効果が得られる。
【図面の簡単な説明】
【図１】本発明の磁気記憶装置に係る基本構成を示す概略斜視図である。
【図２】本発明の磁気記憶装置に係る一実施の形態を示す概略断面図であり、（２）は（１）のＡ−Ａ線拡大断面図である。
【図３】従来の磁気記憶装置における書き込み線電流とセル出力との関係図である。
【図４】本発明の磁気記憶装置における書き込み線電流とセル出力との関係図である。
【図５】本発明の複合記憶回路装置に係る一実施の形態を示す回路構成図である。
【符号の説明】
１…磁気記憶装置、２…配線、３…記憶素子、３０４…記憶層
【図１】
2004247624.tif 000003
【図２】
2004247624.tif 000004
【図３】
2004247624.tif 000005
【図４】
2004247624.tif 000006
【図５】
2004247624.tif 000007