(57)【要約】【課題】自己整合的にＬＤＤ構造を形成でき、しかも、ゲート絶縁膜の厚さばらつきを防止できる。【解決手段】本発明は、絶縁性基板１と、絶縁性基板１上に形成された複数の薄膜トランジスタとを備えた装置の製造方法である。まず、基板１上に形成された半導体薄膜２の上にゲート絶縁膜３を形成する。次に、半導体薄膜２内のチャネル領域が形成されるべき部分を覆うパターンを有するゲート電極４をゲート絶縁膜３上に形成する。ゲート電極４をマスクとして半導体薄膜２中に不純物をドープして低濃度不純物領域（ｎ−）を形成した後、ゲート電極４の壁面で相対的に厚くなっているレジスト薄膜１５ａを形成する。レジスト薄膜１５ａをエッチバックすることにより、ゲート電極４の側壁にサイドウォールスペーサ１５ｂを形成した後、サイドウォールスペーサ１５ｂおよびゲート電極４をマスクとして半導体薄膜２中に不純物をドープし、高濃度不純物領域（ｎ＋）を形成する。【選択図】　図３
2004146474.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、前記絶縁性基板上に形成された複数の薄膜トランジスタとを備えた装置の製造方法であって、
薄膜トランジスタを作製する工程が、
前記絶縁性基板上に形成された半導体薄膜の上にゲート絶縁膜を形成する工程と、
前記半導体薄膜内のチャネル領域が形成されるべき部分を覆うパターンを有するゲート電極を前記ゲート絶縁膜上に形成する工程と、
前記ゲート電極をマスクとして前記半導体薄膜中に不純物をドープして低濃度不純物領域を形成する工程と、
前記ゲート電極の壁面で相対的に厚くなっているレジスト薄膜を形成する工程と、
前記レジスト薄膜をエッチバックすることにより、前記ゲート電極の側壁に前記レジスト薄膜からサイドウォールスペーサを形成する工程と、
前記サイドウォールスペーサおよび前記ゲート電極をマスクとして、前記半導体薄膜中に不純物をドープして高濃度不純物領域を形成する工程と、
前記サイドウォールスペーサを選択的に除去する工程と、
を含む、製造方法。
【請求項２】
前記レジスト薄膜を形成する工程は、フォトレジスト材料を前記ゲート絶縁膜上に滴下し、塗布する工程を含んでいる、請求項１に記載の製造方法。
【請求項３】
前記レジスト薄膜の厚さは、前記ゲート電極の厚さよりも小さく設定する、請求項１または２に記載の製造方法。
【請求項４】
前記レジスト薄膜をエッチバックするとき、少なくとも一部に酸素を含んだガスのプラズマで前記レジスト薄膜をエッチングする、請求項１から３のいずれかに記載の製造方法。
【請求項５】
前記サイドウォールスペーサは、表面が凹となるように湾曲した部分を有している、請求項１から４のいずれかに記載の製造方法。
【請求項６】
前記サイドウォールスペーサを選択的に除去するとき、少なくとも一部に酸素を含んだガスのプラズマで前記レジスト薄膜をエッチングする、請求項１から５のいずれかに記載の製造方法。
【請求項７】
絶縁性基板と、前記絶縁性基板上に形成された複数の薄膜トランジスタとを備えた装置であって、
前記複数の薄膜トランジスタの少なくとも一部の薄膜トランジスタは、
前記絶縁性基板上に形成された半導体薄膜と、
前記半導体薄膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体薄膜中に形成され、かつ前記ゲート電極によってオーバラップされたチャネル領域と、
前記半導体薄膜中において前記チャネル領域の一端に接する位置に形成された低濃度不純物領域と、
前記半導体薄膜中において前記低濃度不純物領域に電気的に接続される位置に形成された高濃度不純物領域と、
を備え、
前記低濃度不純物領域のチャネル長方向サイズが前記ゲート電極の高さの２００％以上の値を有する装置。
【請求項８】
前記半導体薄膜は、結晶性を有するシリコンから形成されている請求項７に記載の装置。
【請求項９】
前記絶縁性基板上に表示部および周辺回路部を備え、
前記複数の薄膜トランジスタのうちの一部の薄膜トランジスタは前記表示部に形成され、他の薄膜トランジスタは前記周辺回路部に形成されている請求項７または８に記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁性基板上に形成された薄膜トランジスタを備える装置およびその製造方法に関している。本発明の装置は、液晶表示装置やＥＬ表示装置などの各種表示装置のみならず、他の半導体装置を広く含むものとする。
【０００２】
【従来の技術】
従来より、ｎ型の微細トランジスタにおけるゲート近傍のドレイン端の電界強度を緩和するために、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造が採用されている。通常、これらの構造を実現するためには、ｎ−層またはｎ＋層を形成するためのマスクを１枚追加する必要がある。
【０００３】
図１および図２を参照しながら、これらの構造を有するトランジスタの従来の製造方法を説明する。
【０００４】
図１を参照する。
【０００５】
まず、図１（ａ）に示すように、ガラス基板１上にシリコン薄膜２およびゲート絶縁膜３を順次形成した後、ゲート絶縁膜３上にゲート電極４を形成する。ゲート電極４は、薄膜トランジスタのチャネル領域となるべき部分を覆うようにパターニングされる。次に、このゲート電極４をマスクとしてｎ型不純物イオン（例えばＰ＋）を低濃度でシリコン薄膜２中にドーピングし、図１（ａ）に示す低濃度不純物領域（ｎ−領域）を形成する。
【０００６】
次に、図１（ｂ）に示すように、ゲート電極４を覆うようにゲート電極４よりも幅が広いフォトレジストパターン５を形成する。フォトレジストパターン５は、ゲート電極４を完全に覆い、かつ、チャネル領域の両端部に位置する低濃度不純物領域（ｎ−領域）を部分的に覆うようにフォトリソグラフィ工程でパターニングされる。その後、リンなどのｎ型不純物を高濃度でドーピングし、高濃度不純物領域（ｎ＋領域）を形成した後、図１（ｃ）に示すように、フォトレジストパターン５を除去する。
【０００７】
このような製造方法によれば、低濃度不純物領域（ｎ−領域）と高濃度不純物領域（ｎ＋領域）との境界を規定するフォトレジストパターン５のためのマスクアライメントが必要となる。トランジスタを設計する際、このようなマスクアライメントのためのマージンを確保するため、寸法が大きくなり。微細なトランジスタを作製することが困難になる。
【０００８】
次に、上記の製造方法が有している問題を解決するために提案された製造方法を説明する。
【０００９】
まず、図２（ａ）に示すように、図１（ａ）の構造と同様の構造を作製する。次に、図２（ｂ）に示すように、ゲート絶縁膜４を覆うようにＳｉＯ２などからなる絶縁膜５ａを堆積した後、異方性エッチング技術によって絶縁膜５ａをエッチバックすることにより、図２（ｃ）に示すサイドウォールペーサ５ｂを成する。サイドウォールペーサ５ｂは、マスクの要らないエッチバックによって自己整合的に形成される。また、低濃度不純物領域（ｎ−領域）のチャネル長方向サイズＬｏｆｆを規定するサイドウォールペーサ５ｂの厚さは、堆積時点の絶縁膜５ａの厚さやエッチバックの条件を調節することによって高精度に制御することができる。
【００１０】
この後、シリコン薄膜２に対してｎ型不純物のイオン（例えばＰ＋）を高濃度に注入して、高濃度不純物領域（ｎ＋領域）を形成する。この注入工程では、ゲート電極４およびサイドウォールペーサ５ｂがマスクとして機能するため、不純物領域をゲート電極４に対して自己整合的に形成できる。このため、図２（ａ）〜（ｄ）に示す製造方法によれば、ＬＤＤ構造を有する微細なトランジスタを再現性良く作製することが可能となる。
【００１１】
これらの従来技術は、例えば、特許文献１に記載されている。
【００１２】
【特許文献１】
特開平３−８０５４５公開公報
【００１３】
【発明が解決しようとする課題】
しかしながら、図２（ａ）〜（ｄ）に示す製造方法によれば、低濃度不純物領域（ｎ−領域）のチャネル長方向サイズＬｏｆｆを充分に大きくしようとすると、絶縁膜５ａを厚く形成する必要がある。絶縁膜５ａを厚く形成すると、大きな応力が発生し、トランジスタ特性に悪影響を及ぼす可能性がある。また、絶縁膜５ａをＣＶＤ法などによって堆積する場合、基板上の位置によって膜厚がばらついたり、あるいは、堆積工程単位で膜厚が異なったりする可能性がある。このように絶縁膜５ａの厚さがばらつくと、エッチバック工程におけるオーバエッチにより、下地のゲート絶縁膜のエッチングが過度に発生し、トランジスタ特性が部分的に劣化する可能性がある。
【００１４】
本発明は、上記事情に鑑みてなされたものであり、その主な目的は、ＬＤＤ構造のチャネル長方向サイズを比較的大きく設定した場合でも、歩留まり良く形成できる薄膜トランジスタを備えた装置、およびその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明による装置の製造方法は、絶縁性基板と、前記絶縁性基板上に形成された複数の薄膜トランジスタとを備えた装置の製造方法であって、薄膜トランジスタを作製する工程が、前記絶縁性基板上に形成された半導体薄膜の上にゲート絶縁膜を形成する工程と、前記半導体薄膜内のチャネル領域が形成されるべき部分を覆うパターンを有するゲート電極を前記ゲート絶縁膜上に形成する工程と、前記ゲート電極をマスクとして前記半導体薄膜中に不純物をドープして低濃度不純物領域を形成する工程と、前記ゲート電極の壁面で相対的に厚くなっているレジスト薄膜を形成する工程と、前記レジスト薄膜をエッチバックすることにより、前記ゲート電極の側壁に前記レジスト薄膜からサイドウォールスペーサを形成する工程と、前記サイドウォールスペーサおよび前記ゲート電極をマスクとして、前記半導体薄膜中に不純物をドープして高濃度不純物領域を形成する工程と、前記サイドウォールスペーサを選択的に除去する工程とを含む。
【００１６】
前記レジスト薄膜を形成する工程は、フォトレジスト材料を前記ゲート絶縁膜上に滴下し、塗布する工程を含んでいる。
【００１７】
前記レジスト薄膜の厚さは、前記ゲート電極の厚さよりも小さく設定する。
【００１８】
前記レジスト薄膜をエッチバックするとき、少なくとも一部に酸素を含んだガスのプラズマで前記レジスト薄膜をエッチングする。
【００１９】
前記サイドウォールスペーサは、表面が凹となるように湾曲した部分を有している。
【００２０】
前記サイドウォールスペーサを選択的に除去するとき、少なくとも一部に酸素を含んだガスのプラズマで前記レジスト薄膜をエッチングする。
【００２１】
本発明の装置は、絶縁性基板と、前記絶縁性基板上に形成された複数の薄膜トランジスタとを備えた装置であって、前記複数の薄膜トランジスタの少なくとも一部の薄膜トランジスタは、前記絶縁性基板上に形成された半導体薄膜と、前記半導体薄膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体薄膜中に形成され、かつ前記ゲート電極によってオーバラップされたチャネル領域と、前記半導体薄膜中において前記チャネル領域の一端に接する位置に形成された低濃度不純物領域と、前記半導体薄膜中において前記低濃度不純物領域に電気的に接続される位置に形成された高濃度不純物領域とを備え、前記低濃度不純物領域のチャネル長方向サイズが前記ゲート電極の高さの２００％以上の値を有する。
【００２２】
前記半導体薄膜は、結晶性を有するシリコンから形成されている。
【００２３】
前記絶縁性基板上に表示部および周辺回路部を備え、前記複数の薄膜トランジスタのうちの一部の薄膜トランジスタは前記表示部に形成され、他の薄膜トランジスタは前記周辺回路部に形成されている。
【００２４】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施形態を説明する。
【００２５】
本実施形態の装置は、絶縁性基板上に形成された複数の薄膜トランジスタを備えているが、以下、簡単化のため、それらの薄膜トランジスタの１つについて構造および製造方法などを説明することにする。
【００２６】
なお、本実施形態では、ガラス基板１上に表示部および周辺回路部を備え、複数の薄膜トランジスタのうちの一部の薄膜トランジスタは表示部に形成され、他の薄膜トランジスタは周辺回路部に形成されている。本実施形態の装置を液晶表示装置にアクティブマトリクス基板として用いる場合、表示部に形成した薄膜トランジスタのアレイがスイッチング素子として機能し、液晶層に対して適切な電圧を画素単位で印加する。一方、周辺回路部に形成した薄膜トランジスタは、駆動回路（ソースドライバやケートドライバなど）を構成するトランジスタとして動作することになる。
【００２７】
以下、本実施形態の製造方法を説明する。
【００２８】
まず、図３（ａ）に示すように、ガラス基板１上のシリコン薄膜（厚さ：３０ｎｍ〜６０ｎｍ）２を覆うようにゲート絶縁膜（厚さ：５０ｎｍ〜１５０ｎｍ）３を形成した後、シリコン薄膜２内のチャネル領域が形成されるべき部分を覆うゲート配線パターンを有するゲート電極４をゲート絶縁膜３上に形成する。ゲート電極３は、タングステン、アルミニウム、および／またはタンタルなどからなる導電性膜を堆積した後、その導電性膜をフォトリソグラフィおよびエッチングによってパターニングすることによって形成される。導電性膜の堆積は、例えばスパッタリング法によって行われ、堆積する導電性膜の厚さ（＝ゲート電極４の高さ）は、例えば３５０ｎｍ以上４５０ｎｍ以下の範囲に設定される。ゲート電極４のチャネル方向サイズは、薄膜トランジスタのチャネル長を規定する。本実施形態では、ゲート電極４のチャネル方向サイズを６．０μｍ以上１５．０μｍ以下の範囲に設定する。
【００２９】
次に、図３（ｂ）に示すように、ゲート電極４をマスクとしてシリコン薄膜２中にリンイオン（Ｐ＋）などのｎ型不純物イオンをドープして低濃度不純物領域（ｎ−領域）を形成する。この不純物ドーピングは、イオン注入装置などを用いて行われ、ドーズ量は、例えば１．０×１０１３ｃｍ−２以上１．０×１０１４ｃｍ−２以下に設定される。注入加速エネルギーは、例えば、３０ｋｅＶ以上８０ｋｅＶ以下に設定され、接合深さは、０．０８μｍ以上０．２１μｍ以下となる。
【００３０】
次に、図３（ｃ）に示すように、スピンコート法によってレジスト薄膜１５ａを基板の上面側に塗布する。このレジスト薄膜１５ａは、次の工程でサイドウォールスペーサ１５ｂに加工された後、ソース／ドレイン注入工程において注入マスクの一部として機能することになる。
【００３１】
レジスト薄膜１５ａの材料は、スピンコート法やスロットコート法などの方法で基板上に塗布でき、かつ、既存の装置を用いてエッチバックできる材料であれば、特別の材料に限定されない。ただし、フォトリソグラフィ工程で広く採用されているフォトレジスト材料を用いると、必要な膜厚のレジスト薄膜を再現性良く形成できるので好ましい。また、このようなフォトレジスト材料は、有機材料を主成分としているため、酸素を含むプラブマによって選択的にエッチングすることが可能である。
【００３２】
なお、レジスト薄膜１５ａの厚さは、ゲート電極４の厚さよりも小さくすることが好ましい。本実施形態では、レジスト材料の粘度や基板の回転速度などの塗布条件を調節することにより、レジスト薄膜１５ａの厚さをゲート電極４の厚さの８６〜３１４％の範囲内に設定している。レジスト薄膜１５ａを薄く形成しすぎると、イオン注入のマスクとして機能しなくなるため、レジスト薄膜１５ａの厚さは、最低でも３００ｎｍは必要である。また、レジスト薄膜１５ａの厚さをゲート電極４の厚さよりも大きくしすぎると、レジスト薄膜１５ａの上面が平坦になるため、以下に説明するエッチバックによってサイドウォールスペーサ１５ｂを形成できなくなる。
【００３３】
次に、図３（ｄ）に示すように、Ｏ２プラズマを用いてレジスト薄膜１５ａをエッチバックし、それによってレジスト薄膜１５ａからサイドウォールスペーサ１５ｂを形成する。このエッチバックにはマスクが不要であり、例えば、以下の条件で実行される。
【００３４】
ガス：Ｏ２
ガス流量：　２００ｃｃ〜４００ｃｃ
ガス圧力：　１００ｍＴｏｒｒ〜２００ｍＴｏｒｒ
基板温度：　室温〜４０℃
放電形式：　平行平板カソードカップル方式
投入電力：　２０００Ｗ〜４０００Ｗ
【００３５】
このような方法でレジスト薄膜１５ａから形成されたサイドウォールスペーサ１５ｂは、上面が凹となるように湾曲していることがある。
【００３６】
次に、こうして得られたサイドウォールスペーサ１５ｂおよびゲート電極４をマスクとしてリンイオン（Ｐ＋）をシリコン膜２に注入し、高濃度不純物領域（ｎ＋）を形成する。このイオン注入工程においては、サイドウォールスペーサ１５ｂの下方に高濃度不純物領域が形成されず、所望のチャネル方向サイズＬｏｆｆを持った低濃度不純物領域（ｎ−）が得られる。本実施形態によれば、サイズＬｏｆｆがゲート電極４の厚さの２００％以上の大きさを持つ比較的大きなもの（例えばＬｏｆｆ＞１．０μｍ）であっても再現性良く形成できる。
【００３７】
Ｏ２プラズマによってサイドウォールスペーサ１５ｂを除去した後、不純物活性化のための熱処理を行うことにより、図３（ｅ）に示す薄膜トランジスタが完成する。その後、層間絶縁膜や上層配線なとが必要に応じて形成される。
【００３８】
このように本実施形態では、ゲート電極４に対して自己整合したサイドウォールスペーサ１５ｂをレジスト材料から形成している。本実施形態によれば、レジスト薄膜の塗布方法やエッチバックの条件を調節することにより、自己整合的にサイドウォールスペーサ１５ｂ、ひいては低濃度不純物領域（ｎ−）のチャネル方向サイズを高精度で制御できる。このため、従来に比べて大きなサイズＬｏｆｆを持つサイドウォールスペーサ１５ｂを容易に形成でき、目的とするトランジスタ特性を再現性良く得ることが可能となる。
【００３９】
また、本発明によれば、サイドウォールスペーサ１５ｂの除去を選択的にエッチングしやすいレジスト材料から形成しているため、下地のゲート絶縁膜を過度にエッチングすることもない。このため、オーバエッチ工程に起因するトランジスタの特性ばらつきを抑制できる。
【００４０】
なお、上記の実施形態で説明してきた薄膜トランジスタはＮ型である。これは、一般に、ホットエレクトロンによる信頼性低下がＮ型のＭＯＳ構造トランジスタの場合に生じる現象だからである。従って、同一の絶縁性基板（ガラスやプラスチックの基板）上にＮ型薄膜トランジスタとＰ型薄膜トランジスタの両方を形成する場合は、Ｎ型薄膜トランジスタについてのみ、上述した構成を付与すればよい。
【００４１】
また、上記の実施形態では、半導体薄膜としてシリコン膜を用いているが、多結晶シリコンなどの結晶性シリコンを用いることにより、トランジスタの動作速度を向上させることができる。動作速度の高い薄膜トランジスタは、表示装置の駆動回路に適している。
【００４２】
【発明の効果】
本発明によれば、自己整合的にＬＤＤ構造を形成でき、しかも、ゲート絶縁膜の厚さばらつきを防止できる。
【図面の簡単な説明】
【図１】（ａ）から（ｃ）は、ＬＤＤ構造トランジスタを製造する方法の従来技術を示す工程断面図である。
【図２】（ａ）から（ｄ）は、ＬＤＤ構造トランジスタを製造する方法の他の従来技術を示す工程断面図である。
【図３】（ａ）から（ｅ）は、本発明による製造方法の実施形態を示す工程断面図である。
【符号の説明】
１　　　　ガラス基板
２　　　　シリコン薄膜
３　　　　ゲート絶縁膜
４　　　　ゲート電極
５　　　　レジストパターン
５ａ　　　絶縁膜
５ｂ　　　サイドウォールスペーサ
１５ａ　　　レジスト薄膜
１５ｂ　　　サイドウォールスペーサ
【図１】
2004146474.tif 000003
【図２】
2004146474.tif 000004
【図３】
2004146474.tif 000005