(57)【要約】【課題】  ＳＯＩ技術以外の方法で単結晶に匹敵する結晶性を有する半導体薄膜を形成し、上記問題点の解決を図ることを課題とする。また、前記半導体薄膜を利用して、優れた電気特性を有する高性能な半導体装置を形成する技術を提供することを課題とする。【解決手段】  半導体装置が膜厚が１０〜８５ｎｍの結晶性珪素膜と、前記結晶性珪素膜上の酸化膜と、前記酸化膜上のゲート電極を有する薄膜トランジスタを有し、前記薄膜トランジスタのＳ値は６０〜８５ｍＶ／ｄｅｃ以下であることを特徴とする。また非晶質珪素膜に珪素の結晶化を助長する金属元素を導入し、第１の加熱処理を行って前記非晶質珪素膜を結晶化して結晶性珪素膜を形成し、塩素を含有した酸化性雰囲気中で第２の加熱処理を行って前記結晶性珪素膜の表面に熱酸化膜を形成することで作製することを特徴とする。【選択図】  図１
2004247747.tif 000002
【特許請求の範囲】
【請求項１】
膜厚が１０〜８５ｎｍの結晶性珪素膜と、前記結晶性珪素膜上の酸化膜と、前記酸化膜上のゲート電極とを有する薄膜トランジスタを有し、
前記薄膜トランジスタのＳ値は６０〜８５ｍＶ／ｄｅｃ以下であることを特徴とする半導体装置。
【請求項２】
膜厚が１０〜８５ｎｍの結晶性珪素膜と、前記結晶性珪素膜上の酸化膜と、前記酸化膜上の酸化珪素膜又は窒化珪素膜と、前記酸化珪素膜又は窒化珪素膜上のゲート電極とを有する薄膜トランジスタを有し、
前記薄膜トランジスタのＳ値は６０〜８５ｍＶ／ｄｅｃ以下であることを特徴とする半導体装置。
【請求項３】
膜厚が１０〜８５ｎｍの結晶性珪素膜と、前記結晶性珪素膜上の熱酸化膜と、前記熱酸化膜上のゲート電極とを有する薄膜トランジスタを有し、
前記薄膜トランジスタのＳ値は６０〜８５ｍＶ／ｄｅｃ以下であることを特徴とする半導体装置。
【請求項４】
膜厚が１０〜８５ｎｍの結晶性珪素膜と、前記結晶性珪素膜上の熱酸化膜と、前記熱酸化膜上の酸化珪素膜又は窒化珪素膜と、前記酸化珪素膜又は窒化珪素膜上のゲート電極とを有する薄膜トランジスタを有し、
前記薄膜トランジスタのＳ値は６０〜８５ｍＶ／ｄｅｃ以下であることを特徴とする半導体装置。
【請求項５】
膜厚が１０〜８５ｎｍの結晶性珪素膜と、前記結晶性珪素膜上の酸化膜と、前記酸化膜上のゲート電極とを有するＮチャネル型の薄膜トランジスタ及びＰチャネル型の薄膜トランジスタを有し、
前記Ｎチャネル型の薄膜トランジスタ及び前記Ｐチャネル型の薄膜トランジスタのＳ値は６０〜８５ｍＶ／ｄｅｃ以下であることを特徴とする半導体装置。
【請求項６】
膜厚が１０〜８５ｎｍの結晶性珪素膜と、前記結晶性珪素膜上の熱酸化膜と、前記熱酸化膜上のゲート電極とを有するＮチャネル型の薄膜トランジスタ及びＰチャネル型の薄膜トランジスタを有し、
前記Ｎチャネル型の薄膜トランジスタ及び前記Ｐチャネル型の薄膜トランジスタのＳ値は６０〜８５ｍＶ／ｄｅｃ以下であることを特徴とする半導体装置。
【請求項７】
請求項５又は６において、ゲート電極はアルミニウム、タンタル、モリブデン又は導電性を付与した珪素膜からなることを特徴とする半導体装置。
【請求項８】
請求項１乃至６のいずれか一項において、前記結晶性珪素膜は実質的に単結晶と見なせる領域を有していることを特徴とする半導体装置。
【請求項９】
請求項１乃至６のいずれか一項において、前記結晶性珪素膜はモノドメイン領域を有していることを特徴とする半導体装置。
【請求項１０】
請求項１乃至９のいずれか一に記載の半導体装置を用いたことを特徴とする液晶表示装置。
【請求項１１】
請求項１乃至９のいずれか一に記載の半導体装置を用いたことを特徴とするエレクトロルミネッセンス表示装置。
【請求項１２】
請求項１乃至９のいずれか一に記載の半導体装置を用いたことを特徴とするエレクトロクロミックス表示装置。
【請求項１３】
請求項１乃至９のいずれか一に記載の半導体装置を用いたことを特徴とするＴＶ。
【請求項１４】
請求項１乃至９のいずれか一に記載の半導体装置を用いたことを特徴とするパーソナルコンピュータ。
【請求項１５】
請求項１乃至９のいずれか一に記載の半導体装置を用いたことを特徴とするカーナビゲーションシステム。
【請求項１６】
請求項１乃至９のいずれか一に記載の半導体装置を用いたことを特徴とするカメラ。
【請求項１７】
請求項１乃至９のいずれか一に記載の半導体装置を用いたことを特徴とするビデオカメラ。
【請求項１８】
非晶質珪素膜に珪素の結晶化を助長する金属元素を導入し、
第１の加熱処理を行って前記非晶質珪素膜を結晶化して結晶性珪素膜を形成し、
塩素を含有した酸化性雰囲気中で第２の加熱処理を行って前記結晶性珪素膜の表面に熱酸化膜を形成することを特徴とする半導体装置の作製方法。
【請求項１９】
非晶質珪素膜に珪素の結晶化を助長する金属元素を導入し、
第１の加熱処理を行って前記非晶質珪素膜を結晶化して結晶性珪素膜を形成し、
塩素を含有した酸化性雰囲気中で第２の加熱処理を行って前記結晶性珪素膜の表面に熱酸化膜を形成し、
前記熱酸化膜を除去し、
前記結晶性珪素膜をパターニングして島状の結晶性珪素膜を形成することを特徴とする半導体装置の作製方法。
【請求項２０】
非晶質珪素膜に珪素の結晶化を助長する金属元素を導入し、
第１の加熱処理を行って前記非晶質珪素膜を結晶化して結晶性珪素膜を形成し、
塩素を含有した酸化性雰囲気中で第２の加熱処理を行って前記結晶性珪素膜の表面に熱酸化膜を形成し、
前記熱酸化膜を除去し、
前記結晶性珪素膜をパターニングして島状の結晶性珪素膜を形成し、
塩素を含有した酸化性雰囲気中で第３の加熱処理を行って前記島状の結晶性珪素膜の表面に熱酸化膜を形成することを特徴とする半導体装置の作製方法。
【請求項２１】
非晶質珪素膜に珪素の結晶化を助長する金属元素を導入し、
第１の加熱処理を行って前記非晶質珪素膜を結晶化して結晶性珪素膜を形成し、
塩素を含有した酸化性雰囲気中で第２の加熱処理を行って前記結晶性珪素膜の表面に熱酸化膜を形成し、
前記熱酸化膜を除去し、
前記結晶性珪素膜をパターニングして島状の結晶性珪素膜を形成し、
塩素を含有した酸化性雰囲気中で第３の加熱処理を行って前記島状の結晶性珪素膜の表面に熱酸化膜を形成し、
前記熱酸化膜上に酸化珪素膜又は窒化珪素膜を形成することを特徴とする半導体装置の作製方法。
【請求項２２】
非晶質珪素膜に珪素の結晶化を助長する金属元素を導入し、
第１の加熱処理を行って前記非晶質珪素膜を結晶化して結晶性珪素膜を形成し、
塩素を含有した酸化性雰囲気中で第２の加熱処理を行って前記結晶性珪素膜の表面に熱酸化膜を形成し、
前記熱酸化膜を除去し、
前記結晶性珪素膜をパターニングして島状の結晶性珪素膜を形成し、
前記島状の結晶性珪素膜上に酸化珪素膜又は窒化珪素膜を形成し、
塩素を含有した酸化性雰囲気中で第３の加熱処理を行って熱酸化膜を形成することを特徴とする半導体装置の作製方法。
【請求項２３】
非晶質珪素膜に珪素の結晶化を助長する金属元素を導入し、
第１の加熱処理を行って前記非晶質珪素膜を結晶化して結晶性珪素膜を形成し、
塩素を含有した酸化性雰囲気中で第２の加熱処理を行って前記結晶性珪素膜の表面に熱酸化膜を形成し、
前記熱酸化膜を除去し、
前記結晶性珪素膜をパターニングして第１の島状の結晶性珪素膜及び第２の島状の結晶性珪素膜を形成し、
塩素を含有した酸化性雰囲気中で第３の加熱処理を行って前記第１の島状の結晶性珪素膜の表面及び前記第２の島状の結晶珪素膜の表面に熱酸化膜を形成し、
前記熱酸化膜上にアルミニウム、タンタル、モリブデン又は導電性を付与した珪素膜からなるゲート電極を形成し、
前記第１の島状の結晶性珪素膜はＮチャネル型の薄膜トランジスタの活性層に用いられ、
前記第２の島状の結晶性珪素膜はＰチャネル型の薄膜トランジスタの活性層に用いられることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する発明は、絶縁表面を有する基体上に形成された半導体薄膜およびその半導体薄膜を利用して形成した半導体装置に関する。特に、半導体薄膜としては、結晶性を有する珪素膜に関する。
【０００２】
また、上記半導体装置として代表的には薄膜トランジスタ（ＴＦＴ）が知られており、前記薄膜トランジスタは液晶表示装置ならびにＥＬ装置、ＥＣ装置等を構成することができる。
【背景技術】
【０００３】
ＳＯＩ技術を用いて単結晶珪素膜の上にＴＦＴの活性層を構成する技術が知られているが、その単結晶の膜厚は均一性および制御性の問題から１μｍまたはそれ以上が必要であった。また、この様なＳＯＩ技術を用いて形成した珪素膜のエネルギーバンドギャップ（以後、単にＥｇと記載する）は単結晶珪素膜のバルクＥｇとほぼ等しく約１．１ｅＶである。
【０００４】
ここで例えば、図２（Ａ）に示す様にＳＯＩ技術を用いたＴＦＴの活性層が導電層（Ｎ型層２０１またはＰ型層２０２）とチャネルを形成するＩ層（真性半導体層）２０３とで構成される場合を考える。この時、破線で示したフェルミレベルを合わせるために接合部のバンドが曲がり、Ｉ層２０３と導電層２０１、２０２との間にバンド差が生じる。
【０００５】
この場合、導電層２０１、２０２とＩ層２０３との間のエネルギーバンド差は例えば０．５ｅＶ前後と小さいため、ゲイト電極に電圧が印加されていない時（無電界時）にもキャリアの移動が比較的容易に行われる。
【０００６】
即ち、横軸にゲイト電圧（Ｖｇ）、縦軸にソース／ドレイン間を流れる電流（Ｉｄ）をとったグラフを見ると、Ｎチャネル型ＴＦＴのＩｄ−Ｖｇ特性２０４はマイナス側に、Ｐチャネル型ＴＦＴのＩｄ−Ｖｇ特性２０５はプラス側にしきい値がシフトしてノーマリオンの状態となっている。
【０００７】
ＴＦＴの電気特性がノーマリオンの状態となる場合、いわゆるデプレッション型ＴＦＴとなる。この様なデプレッション型ＴＦＴは常にＴＦＴがオン状態にあるという特徴がある。逆に、ＴＦＴが常にオフ状態、即ちノーマリオフのタイプをエンハンスメント型ＴＦＴと呼ぶ。しかし上述の理由により、ＳＯＩ構造においてチャネル形成領域を真性半導体で形成しようとすると、必然的にデプレッション型ＴＦＴとなってしまっていた。
【０００８】
そのため、エンハンスメント型ＴＦＴを作製するためには、図２（Ｂ）に示す様に、導電層がＮ型層２０６ならばＰ型の、導電層がＰ型層２０７ならばＮ型の導電性を付与する不純物をチャネル領域２０８に対して注入し、しきい値制御を行うことがなされてきた。
【０００９】
その結果、図２（Ｂ）に示す様に、導電層２０６、２０７とＩ層２０８との間のエネルギーバンド差は例えば０．７ｅＶ前後と広がり、キャリアの移動にとって十分な障壁とすることができる。即ち、Ｎチャネル型ＴＦＴのＩｄ−Ｖｇ特性２０９はプラス側に、Ｐチャネル型ＴＦＴのＩｄ−Ｖｇ特性２１０はマイナス側にしきい値がシフトしてノーマリオフの状態とすることができる。
【００１０】
以上の様に、ＳＯＩ技術を利用してエンハンスメント型ＴＦＴを作製する場合、チャネル領域に不純物を注入する必要があるためイオン注入工程が増えるなどの多少のデメリットは止むを得ないのが現状であった。
【００１１】
また、活性層の膜厚が厚い場合にはパンチスルー現象や短チャネル効果などによりＴＦＴの特性が劣化し易いことが知られている。これを解決するためには活性層の膜厚を薄くすることが効果的であるという報告もなされているが、そのためには５０ｎｍ程度以下の膜厚にする必要があり、前述の様にＳＯＩ技術での達成は極めて困難なことであった。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本明細書で開示する発明は、ＳＯＩ技術以外の方法で単結晶に匹敵する結晶性を有する半導体薄膜を形成し、上記問題点の解決を図ることを課題とする。また、前記半導体薄膜を利用して、優れた電気特性を有する高性能な半導体装置を形成する技術を提供することを課題とする。
【課題を解決するための手段】
【００１３】
本明細書で開示する発明の構成は、絶縁性を有する基板上に形成された半導体薄膜であって、前記半導体薄膜は実質的に単結晶と見なせる領域を有する珪素膜であり、前記珪素膜のエネルギーバンドギャップは室温で１．３〜１．９ｅＶであることを特徴とする。また、その珪素膜の膜厚は１０〜８５ｎｍの範囲である。
【００１４】
上記の様な半導体薄膜を利用して形成された活性層は、従来例で述べた様なＳＯＩ技術の問題点を解決し得る優れた性能を有するものとなる。その理由について以下に説明する。
【００１５】
まず第１に、本発明が示す様な構成でなる結晶性を有する珪素膜（結晶性珪素膜）の膜厚は１０〜８５ｎｍの薄膜として形成することができる点である。結晶性珪素膜を得るには、非晶質珪素膜を結晶化しても良いし、結晶性珪素膜を直接基板上に成膜しても良い。
【００１６】
本発明は１０〜８５ｎｍ厚の珪素薄膜に、実質的に単結晶と見なせる領域を形成することが可能であるので、ＳＯＩ技術における問題であった膜厚に起因するパンチスルー現象や短チャネル効果を低減することができる。
【００１７】
なお、実質的に単結晶と見なせる領域という意味は、その領域においてキャリアの移動を妨げる様な障壁が存在しないということである。即ち、実質的に粒界が存在しないとも言い換えられる。
【００１８】
また、本発明の注目すべき特徴は珪素膜のエネルギーバンドギャップ（Ｅｇ）に着目した点である。室温（１０〜３０℃）においてＥｇが１．３〜１．９ｅＶ（好ましくは、１．４〜１．７ｅＶ）であることは次の様な利点を奏する。
【００１９】
図１（Ａ）に示す様に、本発明によるＴＦＴの活性層が導電層（Ｎ型層１０１またはＰ型層１０２）とチャネルを形成するＩ層（真性半導体層）１０３とで構成される場合を考える。ただし、図２に示した従来例とは異なり、珪素膜のＥｇが１．３〜１．９ｅＶの間、例えば１．４ｅＶであるとする。
【００２０】
この場合、導電層１０１、１０２とＩ層１０３との間のエネルギーバンド差は、例えば０．７ｅＶ前後と従来例で述べたＳＯＩ技術を利用した場合と比べて大きいため、無電界時においてもキャリアの移動は行われない。
【００２１】
即ち、チャネルを形成する領域がＩ層（真性半導体層）であってもノーマリオフの状態を確保するＴＦＴを実現することが可能となる。本発明者らの知見によると、Ｅｇが１．３ｅＶ以上、好ましくは１．４ｅＶ以上であればこの様な効果を得ることができる。
【００２２】
ただし、ここで言うエネルギーバンドギャップ（Ｅｇ）は、光学吸収スペクトルを測定することにより珪素膜の実効透過率の光波長依存性を求め、前記実効透過率が減少し始める吸収端における光波長の値をＥ＝ｈｃ／λで表される式を用いてエネルギー値に変換して算出される値で定義される。
【００２３】
また、他の発明の構成は、絶縁性を有する基板上に形成された半導体装置であって、前記半導体装置の活性層を構成する半導体薄膜は実質的に単結晶と見なせる領域を有する珪素膜であり、前記珪素膜のエネルギーバンドギャップは室温で１．３〜１．９ｅＶであることを特徴とする。
【００２４】
この様な半導体装置の概略の構造は図１（Ｂ）に示す様になる。半導体装置の詳細な構造の説明は実施例に譲るとして、注目すべきは活性層の膜厚が１０〜８５ｎｍの範囲である点である。勿論、それ以上の膜厚で構成することも可能なのだが、好ましくは５０ｎｍ以下の膜厚に抑えると良い。
【００２５】
この活性層はソース／ドレイン領域となるＮ型層またはＰ型層１０４、１０５とでチャネル形成領域となるＩ層１０６を挟み込んだ構造となっている。本発明が示す半導体装置は、単結晶に匹敵する結晶性を有する珪素膜を、１０〜８５ｎｍという薄さで形成して活性層とするものであるため、極めて優れた電気特性を有する特徴がある。
【００２６】
また、チャネル形成領域となるＩ層１０６のエネルギーバンドギャップ（Ｅｇ）が１．３〜１．９ｅＶと単結晶珪素膜と比較して大きいため、ＳＯＩ技術によった場合に問題となるしきい値制御を行うことなくノーマリオフの薄膜トランジスタを形成することができる。
【発明の効果】
【００２７】
本発明の効果としては、
（１）膜厚が１０〜８５ｎｍと薄く、かつ実質的に単結晶と見なせる領域を有する珪素膜でもって活性層を構成することができる。
（２）Ｅｇが１．３〜１．９ｅＶ、好ましくは１．４〜１．７ｅＶであることにより、真性半導体層をチャネル形成領域としても良好なノーマリオフ特性を実現することができる。即ち、エンハンスメント型ＴＦＴを容易に作製することができる。
【００２８】
以上示した効果は、本発明が従来のＳＯＩ技術の問題点を克服し得る工業上、非常に有益な技術であることを示すものである。また、図６、図１０に示した実験データは上記効果を顕著に証明すると言える。
【００２９】
以上に示した構成でなる本発明について、以下に記載する実施例でもって詳細な説明を行うこととする。
【実施例１】
【００３０】
本実施例では単結晶に匹敵する結晶性を有する半導体薄膜の形成およびその物性に関しての説明を行う。具体的には結晶性に優れた結晶性珪素膜に関して本発明者らが得た知見についての説明を行う。
【００３１】
なお、本発明者らは単結晶に匹敵する結晶性を有する半導体薄膜の形成方法として既に特開平６−６４８３４号公報記載の技術を開示している。本実施例で作製する方法はその技術に比較的高温の熱酸化工程を加えることで別の付加価値を与えてさらに結晶性を向上させるものである。
【００３２】
まず、半導体薄膜の形成過程を図３を用いて説明する。図３（Ａ）において、３０１は絶縁表面を有する基板である。ただし、後の結晶化工程の際の加熱工程を考慮して耐熱性に優れた石英基板などを用いることが好ましい。また、石英基板３０１上には下地膜３０２として酸化珪素膜を成膜しておく。
【００３３】
次に、非晶質珪素膜３０３を減圧熱ＣＶＤ法により１００ｎｍの厚さに成膜する。後の熱酸化工程において膜減りが起こるので、その辺りを計算に入れて所望の膜厚よりも厚めに形成しておくと良い。
【００３４】
こうして図３（Ａ）に示す状態が得られる。図３（Ａ）に示す状態が得られたら、加熱処理またはレーザーアニール処理もしくは両者を併用した手段により前記非晶質珪素膜の結晶化を行う。
【００３５】
本実施例では、本発明者らによる特開平６−２３２０５９号公報や特開平７−３２１３３９号公報記載の技術を用いて結晶化を行う。これらの技術は金属元素（例えばニッケル元素）を保持した状態で５００〜７００℃、代表的には６００〜６５０℃の温度範囲で、１〜２４ｈｒ、代表的には４〜１２ｈｒ程度の加熱処理を行うことで結晶性に優れた珪素膜を得るものである。
【００３６】
まず、図３（Ａ）に示す状態において、非晶質珪素膜３０３の表面に対してＵＶ光の照射を行い、図示しない薄い酸化膜を形成する。この酸化膜は後のニッケル塩溶液を塗布する際に膜面の濡れ性を改善する目的がある。
【００３７】
そして、図示しない酸化膜上に重量換算で１０ｐｐｍのニッケル元素を含む様に調節した酢酸ニッケル塩溶液を滴下し、スピンコート法により薄いニッケル含有層３０４を形成する。（図３（Ｂ））
【００３８】
図３（Ｂ）に示す状態が得られたら、加熱処理を行って非晶質珪素膜３０３の結晶化を行い、結晶性珪素膜３０５を得る。本実施例ではこの加熱処理の温度は６００℃、処理時間は４ｈｒとする。（図３（Ｃ））
【００３９】
この様にして得られた結晶性珪素膜３０５は、上記公報に記載の技術を用いない場合に比べて優れた結晶性を有する。また、本発明者らの知見によると、加熱処理により結晶化させた後にレーザーアニール処理を行うことで、さらに結晶性を向上させることが可能である。
【００４０】
しかし、本発明はさらに結晶性を高める手段として比較的高い温度による加熱処理工程を行う。具体的には、酸素に対して塩素を３％含有させた酸化性雰囲気において、８００〜１０００℃、好ましくは９５０℃３０ｍｉｎの熱酸化処理を行う。
【００４１】
こうして形成された結晶性珪素膜３０６は個々の結晶粒が大きくなり、その結晶の粒内は極めて優れた結晶性を有するものとなる。そしてその結晶性は実質的に単結晶と同等のものであり、本発明者らはこの領域をモノドメイン領域と呼んでいる。なお、図示していないが結晶性珪素膜３０６の表面には５０ｎｍの厚さに熱酸化膜が形成される。（図３（Ｄ））
【００４２】
この熱酸化処理が結晶性珪素膜３０５に対して与える効果としては以下の内容が期待できる。
（１）膜中または膜表面に存在する金属元素（ニッケル等）等の除去
（２）結晶欠陥等の除去による結晶性改善
（３）珪素膜の薄膜化
【００４３】
（１）は加熱雰囲気に含まれる塩素のゲッタリング効果によるものであり、金属元素の存在に起因する格子歪や転移などの結晶欠陥の除去に寄与する。また、（２）は比較的高い温度の加熱処理によりシリコン（珪素）原子の再配列が起こり、格子間の整合性が改善されることによる。また、（３）は珪素膜が薄膜化することによる様々な利点（短チャネル効果抑制等）に寄与する効果である。
【００４４】
本発明者らが、以上の様にして得られた結晶性珪素膜を調べた結果、以下に記載する事実が判明したので説明する。
【００４５】
図４に示したグラフは、本実施例で示した形成過程を経て得られた結晶性珪素膜の光学吸収スペクトルを測定した際の実験データを示すものである。図４において、横軸は通常の可視光領域の光波長であり、縦軸は膜内を透過する前後における光強度の比をとった実効透過率（膜面における反射光成分を排除して計算した透過率）である。なお、珪素膜の膜厚は４０ｎｍと６０ｎｍの２種類を測定した。
【００４６】
本発明者らは、珪素膜内を光が透過する際には珪素膜のエネルギーバンドギャップ（Ｅｇ）に相当するエネルギー損失があると考え、Ｅｇ以上のエネルギーを持たない波長領域の光は珪素膜を透過できず、その結果として透過率は小さくなると推測した。換言すれば、透過率が下がり始める波長領域にある光が、ちょうど珪素膜のＥｇに相当するエネルギーを持っていると予想される。
【００４７】
図３において、透過率が下がり始めるのは光波長が約８００ｎｍ以下の領域であり、この８００ｎｍという波長からＥｇを求めると約１．５ｅＶであった。この計算はアインシュタインの光子エネルギーの式、Ｅｇ＝ｈｃ／λ（ｈ：プランク定数、ｃ：光速、λ：光波長）から求めた。
【００４８】
即ち、本実施例に従って形成された結晶性珪素膜のＥｇは約１．５ｅＶであり、それ以上のエネルギーを持つ波長領域にある光のみが容易に透過することが可能であると考えられる。
【００４９】
この様に、実質的に単結晶と見なせる結晶性珪素膜のＥｇに着目した点が本発明の注目すべき特徴となっている。なお、Ｅｇ＝１．３ｅＶ（前述の様に、この値ならば活性層の膜厚が薄くともノーマリオフのＴＦＴを実現できる）の場合、先程の光子エネルギーの式から光波長を求めると約９５０ｎｍである。そこで本発明者らは前述の光波長８００ｎｍ±１５０ｎｍの範囲において本発明が有効であると定義し、本発明のＥｇの上限を１．９ｅＶ（光波長６５０ｎｍに相当）とした。
【００５０】
即ち、本発明の結晶性珪素膜は実質的に単結晶と見なせるが、そのＥｇが単結晶珪素膜のＥｇ（＝１．１ｅＶ）よりも大きい、具体的には１．３〜１．９ｅＶである点で単結晶とは異なると言えるのである。また、確実にノーマリオフを実現できて、なおかつ、しきい値を最小限に抑えるためには、好ましくは１．４〜１．７ｅＶであることが好ましい。
【００５１】
従って、本発明が示す様な構成でなる珪素膜は、絶縁基板上に単結晶に匹敵する結晶性を有する珪素膜を得るに際して、従来のＳＯＩ技術以上の効果をもたらすものであり、半導体産業に大きく貢献するものと言える。
【実施例２】
【００５２】
本実施例では実施例１で示した手段により単結晶に匹敵する結晶性を有する半導体薄膜を形成し、それを活性層として利用した薄膜トランジスタの形成過程を図５を用いて説明する。なお、本実施例では形成過程の一例を示すのみであり、構造および数値は本実施例に限ったものではない。
【００５３】
まず、絶縁性を有した基板５０１の上に、下地膜５０２として２００ｎｍ厚の絶縁膜を成膜する。本実施例では基板５０１として石英基板を用い、絶縁膜は酸化珪素（ＳｉＯ2）、酸化窒化珪素（ＳｉＯXＮY）、窒化珪素膜（ＳｉＮ）等をプラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法等により成膜する。
【００５４】
この下地膜５０２の上に実施例１の手段に従って、実質的に単結晶と見なせる領域（モノドメイン領域）を有する結晶性珪素膜５０３を形成する。この形成方法は実施例１で詳細に説明したのでここでの説明は省略する。こうして図５（Ａ）に示す状態が得られる。
【００５５】
なお、５０４で示されるのは９５０℃３０ｍｉｎの熱酸化により形成された５０ｎｍ厚の熱酸化膜である。従って、この時点で珪素膜５０３の膜厚は熱酸化膜５０４となった分（約２５ｎｍ）だけ薄くなっている。
【００５６】
次に、熱酸化膜５０４を除去した後、結晶性珪素膜５０３をパターニングして後に活性層の原型となる図示しない島状半導体層を形成する。そして、島状半導体層を形成したら、塩素を含む酸化性雰囲気において再度の加熱処理（熱酸化工程）を行う。なお、この条件は実施例１における条件と同じとする。
【００５７】
この加熱処理により図示しない島状半導体層の表面には、後にゲイト絶縁膜として機能する５０ｎｍの厚さの熱酸化膜５０５が形成される。また、同時に活性層５０６が画定する。活性層５０６の膜厚はこれまで行われた２回の熱酸化工程によって薄くなり、最終的な膜厚は５０ｎｍとなっている。
【００５８】
なお、本実施例ではこの熱酸化膜５０５のみをゲイト絶縁膜として利用するが、この上にさらに酸化珪素膜や窒化珪素膜等の他の絶縁膜を積層してゲイト絶縁膜を積層構造とすることも可能である。
【００５９】
また、先に活性層５０６を覆って酸化珪素膜や窒化珪素膜でなるゲイト絶縁膜を成膜し、その後に塩素を含む酸化性雰囲気における加熱処理を行っても良い。この場合、ゲイト絶縁膜下の活性層表面で熱酸化が行われるので極めて良好なSi/SiO2 界面を形成できる点で効果的である。勿論、ゲイト絶縁膜の膜質改善効果も期待できる。
【００６０】
次に、図示しない導電性被膜を２００〜２５０ｎｍの厚さに成膜する。本実施例では、０．２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる。スカンジウムは加熱処理等の際にアルミニウム表面に発生するヒロックやウィスカーといった突起物を抑える効果を持つ。
【００６１】
この状態で電解溶液中においてアルミニウム膜の陽極酸化を行う。電解溶液としては、３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。また、白金を陰極として化成電流５ｍＡ、到達電圧１０Ｖとして処理する。
【００６２】
こうして形成される図示しない薄く緻密な陽極酸化膜は、後に図示しないアルミニウム膜をパターニングする際にフォトレジストとの密着性を高める効果がある。また、電圧印加時間を制御することで膜厚を制御できる。
【００６３】
次に、図示しないアルミニウム膜をパターニングして、ゲイト電極の原型となるアルミニウム膜のパターン５０７を形成する。こうして図５（Ｂ）に示す状態が得られる。
【００６４】
次に、図５（Ｃ）に示す様に２度目の陽極酸化を行い、多孔質の陽極酸化膜５０８を形成する。電解溶液は３％のシュウ酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、到達電圧８Ｖとして処理する。この時、パターン５０７上にはパターニングに使用した図示しないレジストマスクが存在するため、陽極酸化は基板に対して平行な方向に進行する。また、電圧印加時間を制御することで多孔質の陽極酸化膜５０８の長さを制御できる。
【００６５】
さらに、アルミニウム膜のパターニングに使用した図示しないフォトレジストを専用の剥離液で除去した後、３度目の陽極酸化を行う。この陽極酸化には、電解溶液は３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。そして、白金を陰極として化成電流５〜６ｍＡ、到達電圧４０〜１００Ｖとして処理する。
【００６６】
この際形成される陽極酸化膜５０９は、非常に緻密、かつ、強固である。そのため、ド−ピング工程などの後工程で生じるダメージや熱からゲイト電極５１０を保護する効果を持つ。また、その膜厚は５０〜１５０ｎｍとなる。こうして図５（Ｃ）に示す状態が得られる。
【００６７】
次いで、イオンドーピング法により、活性層５０６に対して不純物の注入を行う。例えば、Ｎチャネル型ＴＦＴを作製するならば、不純物としてＰ（リン）イオンを、Ｐチャネル型ＴＦＴを作製するならば、不純物としてＢ（ボロン）イオンを注入すれば良い。
【００６８】
この時、イオン注入は２回に分けて行う。まず、１回目のイオン注入を図５（Ｃ）に示した状態で行う。このイオン注入工程では多孔質の陽極酸化膜５０８等がマスクとなり、後にソース／ドレインとなる領域５１１、５１２が自己整合的に形成される。
【００６９】
さらに、多孔質の陽極酸化膜５０８を除去して、２回目のドーピングを行う。このイオン注入工程ではゲイト電極５１０がマスクとなり、ソース領域５１１、ドレイン領域５１２と比較して不純物濃度の低い、低濃度不純物領域５１３、５１４が自己整合的に形成される。また、ゲイト電極３０７の直下は不純物が全く注入されないため、チャネル形成領域５１５が自己整合的に形成される。
【００７０】
このようにして形成される低濃度不純物領域５１４は特にＬＤＤ領域と呼ばれ、チャネル領域５１５とドレイン領域５１２との間に高電界が形成されるのを抑制する効果を持つ。また、チャネル形成領域５１５と低濃度不純物領域５１３、５１４との間には、厳密には緻密な陽極酸化膜５０９の膜厚分だけのオフセット領域が形成されるが、その幅が１００ｎｍ以下である時は実質的に機能しない。
【００７１】
次いで、ＫｒＦエキシマレーザーを２００〜３００ｍＪ／ｃｍ2のエネルギー密度で照射することによって、イオン注入された不純物イオンの活性化を行なう。なお、活性化は３００〜４５０℃２ｈｒの熱アニールによっても良いし、レーザーアニールと熱アニールとを併用しても良い。
【００７２】
以上の様な不純物イオンの注入および活性化を経て、図５（Ｄ）に示す状態が得られる。次に、層間絶縁膜５１６をプラズマＣＶＤ法により成膜する。層間絶縁膜５１６としては、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜等を用いることができる。また、その膜厚は０．５〜１．０μｍもあれば良い。
【００７３】
また、層間絶縁膜５１６としてポリイミドに代表される有機性樹脂材料を用いることも可能である。このような有機性樹脂材料は被膜形成が簡便であり、容易に膜厚を稼ぐことができる上、デバイス形状による凹凸を緩和して優れた平坦表面を実現することが可能である。
【００７４】
第１の層間絶縁膜５１６を成膜したら、ソース領域５１１、ドレイン領域５１２にコンタクトホールを形成して、図示しないアルミニウム膜を３００ｎｍの厚さに成膜する。次いで、図示しないアルミニウム膜をパターニングして、ソース電極５１７、ドレイン電極５１８を形成する。
【００７５】
最後に、水素雰囲気中において３５０℃１ｈｒ程度の加熱処理を行い、未結合手の水素終端処理を施して半導体装置の水素化を行う。こうして図５（Ｅ）に示す様な構造の半導体装置が完成する。
【００７６】
本発明が示す様な図５（Ｅ）に示される半導体装置は、活性層が実質的に単結晶珪素膜で構成されており、Ｅｇが１．３〜１．９ｅＶ以上と単結晶珪素膜のバルクＥｇよりも大きいので、極めて優れたスイッチング機能を備えたものとなる。また、その膜厚が１０〜８５ｎｍと極めて薄いため、パンチスルーや短チャネル効果などの劣化を抑制することができる。
【００７７】
本実施例に従って本発明者らが作製した図５（Ｅ）に示される半導体装置の電気特性を図６に示す。図６（Ａ）はＮチャネル型ＴＦＴの電気特性（Ｉｄ−Ｖｇ特性）、図６（Ｂ）はＰチャネル型ＴＦＴの電気特性を示している。なお、横軸のＶＧはゲイト電圧値、縦軸のＩＤはソース／ドレイン間を流れる電流値である。また、６０１、６０３で示されるＩｄ−Ｖｇ曲線はドレイン電圧ＶＤ＝１Ｖの時の特性を示し、６０２、６０４で示されるＩｄ−Ｖｇ曲線はドレイン電圧ＶＤ＝５Ｖの時の特性を示している。
【００７８】
まず、注目すべきはしきい値のシフトが極めて小さい点である。６０５、６０６で示される領域は電流値ＩＤの立ち上がり部分であるが、Ｎチャネル型ＴＦＴは曲線６０１、６０２のどちらもＶＧ＝−０．５Ｖ程度で立ち上がっている。これは、ゲイト電圧ＶＧ＝０Ｖの時には殆ど電流が流れず、ノーマリオフの状態となっていることを示すものである。
【００７９】
また、同様に６０６で示される領域において、Ｐチャネル型ＴＦＴでは曲線６０３、６０４のどちらもＶＧ＝０〜−０．５Ｖ程度で立ち上がっている。即ち、ノーマリオフの状態となっていることが明らかである。
【００８０】
ここで、図６（Ａ）、（Ｂ）に示される電気特性から求めた、薄膜トランジスタの代表的な特性パラメータを表１に示す。なお、パラメータ値は４０ポイント測定の平均値でもって表し、そのばらつきを標準偏差σを用いて示す。また、表１において、Ｌ／Ｗ＝８／８μｍとはチャネル長Ｌ、チャネル幅Ｗを表しており、ＴOX＝５６ｎｍとは活性層の膜厚が５６ｎｍであることを示している。
【００８１】
【表１】
2004247747.tif 000003
【００８２】
表１に示したデータはＶＤ＝１Ｖの時の測定データであるが、オフ電流（Ｉｏｆｆ）がＮ型で０．０３ｐＡ、Ｐ型で１．６５ｐＡと極めて小さい。オフ電流が小さいことはスイッチング素子としての機能に優れると共に消費電力が小さいことを示唆している。また、しきい値（Ｖｔｈ）はＮ型で−０．２５Ｖ、Ｐ型で−１．３６Ｖと小さく、ほぼ問題なくノーマリオフとなっていることが判る。
【００８３】
また、本発明が示す半導体装置が実質的に単結晶でなる活性層を有している事を、サブスレッシュホールド値（Ｓ値）と電界効果移動度（μＦＥ）が明らかにしている。Ｓ値はＮ型、Ｐ型ともに８０ｍＶ／ｄｅｃであり、μＦＥはＮ型で２００ｃｍ2／Ｖｓ、Ｐ型で１６０ｃｍ2／Ｖｓである。これらの値は本発明が示す薄膜トランジスタが極めて優れた特性を有していることの証拠であり、本発明の効果を顕著に示していると言える。
【００８４】
実際には、Ｓ値が６０ｍＶ／ｄｅｃ付近の単結晶珪素と殆ど変わらない特性を有するＴＦＴも存在した。この極めて優れたＳ値を有することも本発明の構成でなる半導体薄膜の特徴の一つであり、Ｓ値が８５ｍＶ／ｄｅｃ以下、好ましくは７５ｍＶ／ｄｅｃ以下という特徴を有していると言える。
【００８５】
なお、本発明者らはＩｄ−Ｖｇ曲線を測定する際にゲイト電圧ＶＧを−３Ｖ〜３Ｖの範囲で変化させ、そのゲイト電圧を変化させるステップ幅を細かくすることで精度の高い測定を実現している。この事を前述のＳ値を例にとって説明しておく。
【００８６】
図１６に示すのは、図１６（Ａ）〜（Ｄ）がＮチャネル型ＴＦＴについて、図１６（Ｅ）〜（Ｈ）がＰチャネル型ＴＦＴについてゲイト電圧ＶＧのステップ幅を４条件振った時のＩｄ−Ｖｇ曲線（電気特性）である。
【００８７】
図１６（Ａ）を見ると、ステップ幅は０．５Ｖであり、その時に計算から求めたＳ値は１３９ｍＶ／ｄｅｃであった。またこの時、Ｉｄ−Ｖｇ曲線はステップ幅が荒いので直線的な形状となっている。そして、ＶＧステップ幅を０．２５Ｖ（図１６（Ｂ））、０．１Ｖ（図１６（Ｃ））、０．０５Ｖ（図１６（Ｄ））と細かくしていくと、それにつれてＩｄ−Ｖｇ曲線も滑らかなものとなり、Ｓ値も小さくなっていく傾向にある。最終的には、図１６（Ｄ）に示す様に、ステップ幅０．０５Ｖの時にＳ値は８３ｍＶにまで小さくなっている。
【００８８】
この事は、Ｐチャネル型ＴＦＴにおいても同様であり、図１６（Ｅ）、（Ｆ）、（Ｇ）、（Ｈ）とステップ幅を細かくしていく事でＳ値はそれぞれ１６２ｍＶ／ｄｅｃ、８４ｍＶ／ｄｅｃ、７６ｍＶ／ｄｅｃ、７４ｍＶ／ｄｅｃと小さくなっていく。
【００８９】
この様に、ＶＧステップ幅を細かくすることで精度の良い測定を行うことが可能であり、本明細書中の電気特性はかかる精度の高い測定方法により得られた実験結果でもって示されている。
【００９０】
本発明の特徴の一つとして、以上の様な精度の高い測定により得られたＳ値が８５ｍＶ／ｄｅｃ以下であることが挙げられる。この値は通常単結晶珪素膜を用いた場合に得られる値（約６０ｍＶ／ｄｅｃ）に非常に近く、本発明が示す構成の珪素膜の結晶性が極めて良いものであることが判る。
【００９１】
以下にその理由についての考察を説明する。なお、この考察は本発明が示す珪素膜を単結晶と見なし、単結晶珪素膜の半導体物性を解析した式を利用して上記理由の説明を行おうとする試みである。従って、通常のポリシリコンやアモルファスシリコンでは、以下に記載の論理展開は適用できないと考えている。
【００９２】
まず、質量作用の法則によりチャネル形成領域における真性キャリア密度ｎｉは、ｎｉ＝（ＮｃＮｖ）1/2ｅ-Eg/2kTとなる。Ｎｃは伝導帯の実効状態密度、Ｎｖは価電子帯の実効状態密度、Ｅｇはエネルギーバンドギャップ、ｋはボルツマン定数、Ｔは絶対温度である。
【００９３】
この式から、Ｅｇが大きくなると真性キャリア密度ｎｉが小さくなることが判る。本発明の構成でなる珪素膜は、実質的に単結晶でありながらＥｇが１．３〜１．９ｅＶという特徴があるため、単結晶に比べて真性キャリア密度ｎｉは小さくなる傾向にあると考えられる。
【００９４】
また、ゲイト電圧を印加した際に形成される空乏層の幅Ｘｄは、Ｘｄ＝（２εSε0φS／ｑｎｉ）1/2で表される。εSは珪素の比誘電率、ε0は真空の誘電率、φSは珪素の表面ポテンシャル、ｑはキャリアの電荷である。φSがある値に達すると空乏層の幅はそれ以上広がらなくなる。この時点に注目して考えると、前述の式により真性キャリア密度ｎｉが小さい程、空乏層の幅Ｘｄは大きくなることが判る。
【００９５】
この事は、空乏層容量Ｃｄが小さくなることを意味しており、その事は空乏層容量Ｃｄが、Ｃｄ＝εSε0／Ｘｄで求められることからも明らかである。そして、この空乏層容量ＣｄがＳ値に対して大きく影響するパラメータの一つであることが判っている。
【００９６】
一般的にＳ値とは前述のＩｄ−Ｖｇ曲線において、Ｉｄを一桁変化させるのに必要なＶｇの変化量でもって定義される。そして、その値は、ｌｎ１０・ｋＴ／ｑ〔１＋（Ｃｄ＋Ｃｉｔ）／Ｃ0X〕で表される。ここで、Ｃｉｔは界面準位の等価容量、Ｃ0Xはゲイト容量である。なお、本実施例の半導体装置は熱酸化膜をゲイト絶縁膜として利用することにより極めて整合性の良好なＳｉ／ＳｉＯ2界面を実現している（界面準位が極めて少ない）のでＣｉｔの項は無視することができる。
【００９７】
この式からは、Ｃ0X＝一定として考えると空乏層容量Ｃｄが小さくなる程Ｓ値が小さくなることが判る。従って、空乏層容量Ｃｄが無視できるレベルにまで小さくなった状態、即ちＣｄ＝０と見なせる状態においてＳ値は最小値をとり、この状態が単結晶珪素の理想状態のＳ値（理想Ｓ値）であると考えられている。
【００９８】
実際には、単結晶珪素の理想Ｓ値は約６０ｍＶ／ｄｅｃであると言われている。本実施例で示した半導体装置のＳ値は概略６０〜８５ｍＶ／ｄｅｃの範囲内に納まっているが、時には６０ｍＶ／ｄｅｃ以下となる場合もあった。この現象はＳＯＩ技術を用いた場合にもたびたび報告されている事実である。
【００９９】
この事実について、本発明者らは次の様に考えた。上述の理論展開に従えば、エネルギーバンドギャップＥｇが大きい程（ただし、単結晶と見なせることが仮定）、Ｓ値は小さくなると考えられる。しかし実際には、本実施例が示す半導体装置は理想Ｓ値よりも大きい値となってしまっている。
【０１００】
これは、本実施例の半導体装置の活性層の膜厚が５０ｎｍと薄いことに起因していると考えられる。なぜならば、ゲイト電圧を印加してゆくに従い空乏層の幅Ｘｄは広がっていくが、その幅が５０ｎｍ以上となってしまうと膜厚に制限されてそれ以上空乏層が広がらない。即ち、空乏層容量Ｃｄはそれ以上小さくなり得ないので、Ｓ値もそこで制限されてしまうのである。
【０１０１】
以上の様に推測すると、本発明が示す構成において、何故図６、表１に示した様な極めて優れた電気特性を有する薄膜トランジスタを作製することができたか、の理由に一つの説明が付くことになる。
【０１０２】
また、前述の理論展開の中ではゲイト容量Ｃ0X＝一定として空乏層容量ＣｄとＳ値とを関連づけたが、実際にはゲイト容量Ｃ0Xはゲイト絶縁膜の膜厚Ｔ0Xによって変化する。そこで、本発明者らはゲイト絶縁膜の膜厚Ｔ0Xが１０、２５、５０ｎｍの３条件の場合について、空乏層容量ＣｄとＳ値との関係をシミュレーションしたので以下に記載する。
【０１０３】
前述のＳ値の算出式において、Ｃｉｔ＝０と考えると、Ｓ＝ｌｎ１０・ｋＴ／ｑ（１＋Ｃｄ／Ｃ0X）であり、室温３００Ｋにおいてｌｎ１０・ｋＴ／ｑ＝０．０６であるのでＣｄ＝（Ｓ／０．０６−１）Ｃ0Xとなる。
【０１０４】
ここで、ゲイト絶縁膜の膜厚Ｔ0Xが１０、２５、５０ｎｍの３条件の場合について、ゲイト容量Ｃ0Xを計算すると、Ｃ0X＝εrε0Ｓ／Ｔ0Xにおいてεr＝３．８、ε0＝８．８５×１０-14（Ｆ／ｃｍ）、Ｓ＝６．４×１０-7（ｃｍ2）（チャネル領域の面積をＬ／Ｗ＝８／８μｍとして算出）であるから次の様な結果が得られる。
Ｔ0X＝１０ｎｍの時：Ｃ0X＝３．３６×１０-7（Ｆ／ｃｍ2）
Ｔ0X＝２５ｎｍの時：Ｃ0X＝１．３５×１０-7（Ｆ／ｃｍ2）
Ｔ0X＝５０ｎｍの時：Ｃ0X＝６．７３×１０-8（Ｆ／ｃｍ2）
【０１０５】
ここで先程の式Ｃｄ＝（Ｓ／０．０６−１）Ｃ0Xにおいて、Ｔ0X＝１０ｎｍの時のＣｄをＣｄ,10、ＳをＳ10としてＣ0Xを代入すると、
Ｃｄ,10＝５．６０×１０-6・Ｓ10−３．３６×１０-7（Ｆ／ｃｍ2）
が得られる。また同様に、Ｔ0X＝２５、５０ｎｍの時の空乏層容量Ｃｄ,25、Ｃｄ,50は、
Ｃｄ,25＝２．２５×１０-6・Ｓ25−１．３５×１０-7（Ｆ／ｃｍ2）
Ｃｄ,50＝１．１２×１０-6・Ｓ50−６．７３×１０-8（Ｆ／ｃｍ2）
の式で求められる。
【０１０６】
これらの式をもとに、横軸にＳ値、縦軸に空乏層容量Ｃｄをとり、任意のＳ値に対してＣｄのとる値をシミュレーションした結果を図１７に示す。空乏層容量Ｃｄ＝０の時、Ｓ値は理想Ｓ値（＝０．０６Ｖ／ｄｅｃ）となっていることが判る。
【０１０７】
また、図１７からはゲイト絶縁膜の膜厚Ｔ0X薄い程、空乏層容量Ｃｄが大きくなる傾向にあることが確認できる。また、Ｔ0Xが厚い膜ほど直線の傾きが小さい、即ちＣｄの変化に対して敏感であることが推測される。従って、本発明ではＣｄを小さく抑えることでＳ値が改善されていると推測されるので、ゲイト絶縁膜の膜厚を少なくとも５０ｎｍ以上とすることが好ましい。
【実施例３】
【０１０８】
実施例２で説明した様に、本発明が示す半導体装置はＳ値が小さく、移動度が高いという特徴があるため、高速動作を必要とする回路を構成する際に非常に有効である。例えば、同一基板上に画素マトリクス回路と周辺駆動回路とを備えたアクティブマトリクス型表示装置では、周辺駆動回路に配置されるシフトレジスタ等が高速動作必要とする。
【０１０９】
この様な駆動回路は、通常Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路でもって構成する。そこで、本実施例は実施例２で示したＴＦＴでもってＣＭＯＳ構造を形成する例を示す。図７〜図９に本実施例の作製工程を示す。なお、本発明により形成される結晶性珪素膜の応用範囲は広く、ＣＭＯＳ構造を形成する方法は本実施例に限ったものではない。
【０１１０】
まず実施例１に示す構成に従って、ガラス基板７０１上に酸化珪素膜７０２を成膜し、その上にモノドメイン領域を有した結晶性珪素膜を得る。そしてそれをパターニングすることによりモノドメイン領域のみで構成されたＮチャネル型ＴＦＴの活性層７０３とＰチャネル型ＴＦＴの活性層７０４を得る。
【０１１１】
活性層７０３、７０４を形成したら、実施例２で説明した様に熱酸化工程を行い、ゲイト絶縁膜として機能する熱酸化膜７０５を形成する。厚さは熱酸化工程の処理温度、処理時間で制御できるが、本実施例では実施例１、２と同様に５０ｎｍとする。
【０１１２】
こうして図７（Ａ）に示す状態を得る。図７（Ａ）に示す状態を得たら、図７（Ｂ）に示すように後にゲイト電極を構成することになるアルミニウム膜７０６を成膜する。このアルミニウム膜はヒロックやウィスカーの発生を抑制するためにスカンジウムを０．２ｗｔ重量％含有させる。アルミニウム膜の成膜方法はスパッタ法や電子ビーム蒸着法を用いて行う。
【０１１３】
ヒロックやウィスカーというのは、アルミニウムの異常成長に起因する刺状あるいは針状の突起物のことである。ヒロックやウィスカーの存在は、隣合う配線間や上下間に離間した配線間においてショートやクロスクトークが発生する原因となる。
【０１１４】
アルミニウム膜以外の材料としてはタンタル、モリブデン等の陽極酸化可能な金属を利用することができる。また、アルミニウム膜の代わりに導電性を付与した珪素膜を用いることも可能である。
【０１１５】
アルミニウム膜７０６を成膜したら、電解溶液中においてアルミニウム膜７０６を陽極とした陽極酸化を行い、薄く緻密な陽極酸化膜７０７を成膜する。この陽極酸化の形成条件は実施例２によれば良い。（図７（Ｂ））
【０１１６】
次にレジストマスク７０８と７０９を形成する。そしてこのレジストマスク７０８と７０９を利用してアルミニウム膜７０６をパターニングして、ゲイト電極の原型となるアルミニウム膜のパターン７１０、７１１を形成する。このようにして図７（Ｃ）に示す状態を得る。
【０１１７】
次に、実施例２と同様の条件でもってアルミニウム膜のパターン７１０、７１１の側面に多孔質の陽極酸化膜７１２、７１３を形成する。本実施例ではこの多孔質の陽極酸化膜７１２、７１３の膜厚を０．７μｍとする。こうして図７（Ｄ）に示す状態を得る。
【０１１８】
次に、実施例２と同様の条件でもって緻密で強固な陽極酸化膜７１４、７１５の形成を行う。ただし、本実施例ではこの膜厚が７０ｎｍとなる様に到達電圧を調節する。また、この工程によりゲイト電極７１、７２が画定する。構造としては図７（Ｅ）の様な状態となっている。
【０１１９】
次に、図７（Ｅ）に示す状態においてＮ型を付与する不純物としてＰ（リン）イオンを全面にドーピングする。このドーピングは、０．２〜５×１０15／ｃｍ2、好ましくは１〜２×１０15／ｃｍ2という高いドーズ量で行う。ドーピング方法としてはプラズマドーピング法やイオンドーピング法を用いる。
【０１２０】
この図７（Ｅ）に示す工程の結果、高濃度にＰイオンが注入された領域７１６〜７１９が形成される。これらの領域は後にソース／ドレイン領域として機能する。（図７（Ｅ））
【０１２１】
次に、酢酸、硝酸、リン酸を混合した混酸溶液を用いて多孔質状の陽極酸化膜７１２と７１３を除去する。この時、陽極酸化膜７１２、７１３の直下に位置した活性層領域は、イオン注入されていないため実質的に真性である。
【０１２２】
次に、右側のＰチャネル型の薄膜トランジスタを構成する素子を覆うようにしてレジストマスク７２０を形成する。こうして図８（Ａ）に示す状態を得る。図８（Ａ）に示す状態を得たら、図８（Ｂ）に示すように再びＰイオンの注入を行う。このＰイオンの注入は、ドーズ量を０．１〜５×１０14／ｃｍ2、好ましくは０．３〜１×１０14／ｃｍ2という低い値とする。
【０１２３】
即ち、図８（Ｂ）で示す工程で行われるＰイオンの注入はそのドーズ量を図７（Ｅ）に示す工程において行われたドーズ量に比較して低いものとする。すると、この工程の結果、７２２と７２４の領域がライトドープされた低濃度不純物領域となる。また、７２１と７２５の領域は、より高濃度にＰイオンが注入された高濃度不純物領域となる。
【０１２４】
この工程において、７２１の領域がＮチャネル型の薄膜トランジスタのソース領域となる。そして７２２と７２４が低濃度不純物領域、７２５がドレイン領域となる。また、７２３で示される領域は実質的に真性なチャネル形成領域となる。なお、７２４で示される領域が一般にＬＤＤ（ライトドープドレイン）領域と称される領域である。
【０１２５】
また、特に図示しないが陽極酸化膜７１４でイオン注入を遮られた領域がチャネル形成領域７２３と低濃度不純物領域７２２、７２４との間に存在する。この領域はオフセットゲイト領域と呼ばれ、陽極酸化膜７１４の膜厚分の距離を有する。
【０１２６】
オフセットゲイト領域はイオン注入されず実質的に真性であるが、ゲイト電圧が印加されないためチャネルを形成せず、電界強度を緩和し、劣化を抑制する抵抗成分として機能する。ただし、その距離（オフセット幅）が短い場合、実効的なオフセット領域として機能しない。本実施例ではその幅が７０ｎｍであるのでオフセット領域としては機能しない。
【０１２７】
次に、レジストマスク７２０を除去して、図８（Ｃ）に示すように左側のＮチャネル型の薄膜トランジスタを覆うレジストマスク７２６を形成する。そして、図８（Ｃ）に示す状態においてＰ型を付与する不純物としてＢ（ボロン）イオンの注入を行う。ここでは、Ｂイオンのドーズ量を０．２〜１０×１０15／ｃｍ2、好ましくは１〜２×１０15／ｃｍ2程度とする。このドーズ量は図７（Ｅ）に示す工程におけるドーズ量と同程度とすることができる。
【０１２８】
この工程により高濃度不純物領域７１８、７１９がＮ型からＰ型へと反転してＰチャネル型ＴＦＴのソース領域７２７、ドレイン領域７２８が形成される。また、ゲイト電極７２の直下にはチャネル形成領域７２９が形成される。
【０１２９】
次に、図８（Ｃ）に示す工程の終了後、レジストマスク７２６を取り除き、図８（Ｄ）に示す状態を得る。この状態で注入された不純物の活性化と不純物イオンが注入された領域のアニールを行うためにレーザー光の照射を行う。
【０１３０】
図８（Ｄ）に示す状態を得たら、図９（Ａ）に示すように層間絶縁膜７３０を４００ｎｍの厚さに成膜する。層間絶縁膜７３０は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜のいずれでも良く、多層構造としても良い。これら珪化膜の成膜方法は、プラズマＣＶＤ法や熱ＣＶＤ法を用いればよい。
【０１３１】
次にコンタクトホールの形成を行い、Ｎチャネル型の薄膜トランジスタ（ＮＴＦＴ）のソース電極７３１、Ｐチャネル型の薄膜トランジスタ（ＰＴＦＴ）のソース電極７３２を形成する。また、ドレイン電極７３３はＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとで共有する様な構成とすることでＣＭＯＳ構造が実現される。（図８（Ｂ））
【０１３２】
以上の様な過程を経て、図８（Ｂ）に示す構造でなるＣＭＯＳ回路を作製することができる。ＣＭＯＳ回路を直列に奇数組接続して形成した閉回路はリングオシレータと呼ばれ、半導体装置の動作速度を評価する際に用いられる。
【０１３３】
ここで本実施例に従って作製したＣＭＯＳ回路でリングオシレータを構成し、リングオシレータの発振周波数を調べた結果を図１０に示す。測定は９、１９、５１組（段）のＣＭＯＳ回路を接続したリングオシレータで行い、電源電圧と発振周波数の関係を求めた。
【０１３４】
図１０によると、例えば電源電圧１０（Ｖ）、１９段のリングオシレータは６２．６ＭＨｚの発振周波数を実現しており、極めて動作速度が速いことが判る。なお、図１１には、実施例３において、熱酸化工程（単結晶化工程）を含まないで作製したＣＭＯＳ回路で構成したリングオシレータの測定結果を示す。ただし、電源電圧６（Ｖ）未満では動作が確認できなかったので省略した。
【０１３５】
図１１において、例えば電源電圧１０（Ｖ）、１９段のリングオシレータは６．５ＭＨｚの発振周波数であり、本発明の構成を有するＣＭＯＳ回路は、一般的な条件で作製した低温ポリシリコンＴＦＴに比べ約１０倍程度の動作速度を有することが判明した。
【０１３６】
この様な結果は、実施例３で述べた様にＳ値が極めて小さいことが大きな要因の一つであることは確かである。従って、本実施例で説明した様な高速動作可能な回路を構成する場合、回路ＴＦＴのＳ値は８５ｍＶ／ｄｅｃ以下、好ましくは７５ｍＶ／ｄｅｃ以下であることが必要である。
【実施例４】
【０１３７】
実施例１〜３に記載した陽極酸化工程は、配線を形成した基板（陽極）と白金電極（陰極）を電解溶液に浸漬した液相処理である。装置の概略は図１２（Ａ）に示す様になる。
【０１３８】
図１２（Ａ）において、恒温槽１２０１内は電解溶液１２０２で満たされている。電解溶液１２０２は、多孔質状の陽極酸化物を形成するのであれば３％シュウ酸水溶液、緻密な陽極酸化物を形成するのであれば３％酒石酸のエチレングリコール溶液などが用いられる。
【０１３９】
そして、電解溶液１２０２には陽極となる被処理基板１２０３および陰極となる白金電極１２０４が浸漬され、それぞれの端子から引き出された接続線はポテンシオメーター１２０５へと接続される。ポテンシオメーター１２０５とは、電流・電圧を一定に保つための制御装置である。
【０１４０】
図１２（Ａ）に示す様な状態で電気化学的な回路を構成したら、最初は定電流処理を行い、基板１２０３と白金電極１２０４との間（正確には基板１２０３上の配線と電解溶液との間）の電圧が到達電圧に達したら、そのままの電圧を保持したまま定電圧処理を行う。この時、図中矢印で示すような方向に電流が流れ、基板上の配線は電流を供給されて陽極酸化される。
【０１４１】
他の酸化物形成方法としては、プラズマ酸化法が知られている。だが、プラズマ酸化法は被処理配線の表面近傍に酸化物を形成する分には問題ないが、本発明の様に配線そのものを酸化物に変成する目的には適していない。しかし、配線を保護する目的で配線表面に酸化物を形成する場合においては、前述の陽極酸化と同様の効果を得ることができる。図１２（Ｂ）に、プラズマ酸化法を用いる場合の装置構成の一例を示す。
【０１４２】
図１２（Ｂ）において、接地された処理室１２０６内には、互いに対向した第１の電極１２０７、第２の電極１２０８が設置されている。基板１２０９は第１の電極１２０７に保持されており、第１の電極１２０７は接地されている。また、第２の電極１２０８はブロッキングコンデンサ１２１０を介して交流電源１２１１に接続され、交流電圧が印加される構成となっている。
【０１４３】
なお、１２１２で示されるのはプラズマ励起ガスの導入口であり、１２１３で示されるのは励起ガスを処理室１２０６外へと排出する排出口であって図示しない真空ポンプへ連結している。なお、本装置にマグネット等を設けて磁場を形成し、いわゆるＥＣＲモードのプラズマ装置とすることもできる。
【０１４４】
図１２（Ｂ）に示すプラズマ装置において、導入口１２１２からプラズマ励起ガスとして酸素を含むガスを処理室１２０６内へ導入し、交流電圧を第２の電極１２０８に対して印加する。すると、第１の電極１２０７と第２の電極１２０８との間にプラズマ１２１４が発生する。そして、基板１２０９上に形成された配線は酸素プラズマにより酸化され、その表面には配線材料と同じ物質をその組成に含む酸化物が形成される。
【０１４５】
以上の様に、配線を保護する目的に形成される酸化物は液相陽極酸化法のみでなく、プラズマ酸化法を用いても得ることが可能である。
【実施例５】
【０１４６】
実施例１〜実施例３では、本発明を適用する薄膜トランジスタとしてプレーナ型ＴＦＴを形成する例を示したが、場合によっては他のタイプのＴＦＴ、例えば図１３に示す様な構造を有する逆スタガ型ＴＦＴを用いて本発明を実施することも可能である。
【０１４７】
逆スタガ型ＴＦＴの作製工程についての詳細は特開平５−２７５４５２号公報等に記載してあるので、公知の技術により作製すれば良い。従って、本実施例では詳細な説明は省略することとし、その構造のみを図１３に示すに留め、活性層１３０１の構成のみについて言及しておく。
【０１４８】
実施例２で示した様な７００〜１０００℃、代表的には９５０℃の温度範囲での加熱処理を行う必要がある場合、活性層１３０１の形成前にゲイト電極１３０２を形成する逆スタガ型ＴＦＴへの応用は不可能である。
【０１４９】
そこで、本実施例の様に逆スタガ型ＴＦＴへ応用する場合においては特開平６−６４８３４号公報記載の技術により結晶化した結晶性珪素膜を用いて活性層１３０１を構成すれば良い。同公報記載の技術であれば、ゲイト電極１３０１の耐熱性以下の温度でモノドメイン領域を有する珪素膜を構成することが可能である。
【実施例６】
【０１５０】
本実施例では、本発明の構成を有する半導体装置を利用して電気光学装置を構成する例を示す。電気光学装置としては、液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、ＥＣ（エレクトロクロミックス）表示装置などが挙げられる。
【０１５１】
例えば、同一基板上に画素マトリクス回路と周辺駆動回路とを集積化した構成でなるアクティブマトリクス型液晶表示装置は図１４に示す様な構成とすることができる。なお、図１４に示す集積化回路は画素マトリクス回路と周辺駆動回路以外に、メモリ回路やＣＰＵ回路といったコントロール回路を備えたＳＯＧ（システム・オン・ガラス）タイプの表示装置である。
【０１５２】
図１４において、１４０１は画素マトリクス回路であり、通常百数十万個のＴＦＴがマトリクス状に配置されて、液晶へ印加する電圧の制御を行っている。また、１４０２は垂直走査用駆動回路、１４０３は水平走査用駆動回路である。これらの駆動回路は、シフトレジスタ回路、バッファ回路、サンプリング回路等で構成されており、ゲイト信号やビデオ信号の制御を行う。また、１４０４はコントロール回路であり、ＣＰＵ回路やメモリ回路等で構成される。
【０１５３】
本発明の構成を有する半導体装置は、高速動作性に極めて優れる点が最大の特徴であるので、実施例３に示した様なＣＭＯＳ回路を構成して周辺駆動回路、特にシフトレジスタ回路の様な高速動作性が要求される箇所に配置するのが最も好ましいと言える。
【０１５４】
また、図１４に示した様な液晶表示装置や、他のＥＬ表示装置、ＥＣ表示装置といったアクティブタイプの表示装置の応用商品としてはＴＶカメラ、パーソナルコンピュータ、カーナビゲーションシステム、ＴＶプロジェクタなどのテレビ（ＴＶ）、ビデオカメラ等が挙げられる。これら応用用途の簡単な説明を図１５を用いて行う。
【０１５５】
図１５（Ａ）はＴＶカメラであり、本体２００１、カメラ部２００２、表示装置２００３、操作スイッチ２００４で構成される。表示装置２００３はビューファインダーとして利用される。
【０１５６】
図１５（Ｂ）はパーソナルコンピュータであり、本体２１０１、カバー部２１０２、キーボード２１０３、表示装置２１０４で構成される。表示装置２１０４はモニターとして利用され、対角十数インチもサイズが要求される。
【０１５７】
図１５（Ｃ）はカーナビゲーションシステムであり、本体２２０１、表示装置２２０２、操作スイッチ２２０３、アンテナ２２０４で構成される。表示装置２２０２はモニターとして利用されるが、地図の表示が主な目的なので解像度の許容範囲は比較的広いと言える。
【０１５８】
図１５（Ｄ）はＴＶプロジェクタであり、本体２３０１、光源２３０２、表示装置２３０３、ミラー２３０４、２３０５、スクリーン２３０６で構成される。表示装置２３０３に映し出された画像がスクリーン２３０６に投影されるので、表示装置２３０３は高い解像度が要求される。
【０１５９】
図１５（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、接眼部２４０３、操作スイッチ２４０４、テープホルダー２４０５で構成される。表示装置２４０２に映し出された撮影画像は接眼部２４０３を通してリアルタイムに見ることができるので、使用者は画像を見ながらの撮影が可能となる。
【０１６０】
以上の様に、本発明の応用範囲は極めて広く、半導体回路を有する様々な製造品に対して適用することが可能である。
【図面の簡単な説明】
【０１６１】
【図１】本発明の構成を説明するための図。
【図２】従来の活性層のバンド状態を説明する図。
【図３】半導体薄膜の形成工程を示す図。
【図４】透過率測定の結果を示す図。
【図５】薄膜トランジスタの作製工程を示す図。
【図６】薄膜トランジスタの電気特性を示す図。
【図７】薄膜トランジスタの作製工程を示す図。
【図８】薄膜トランジスタの作製工程を示す図。
【図９】薄膜トランジスタの作製工程を示す図。
【図１０】リングオシレータの測定結果を示す図。
【図１１】リングオシレータの測定結果を示す図。
【図１２】陽極酸化装置およびプラズマ酸化装置の構成を示す図。
【図１３】逆スタガ型ＴＦＴの構造を示す図。
【図１４】アクティブマトリクス型液晶表示装置の構成を示す図。
【図１５】電気光学装置の応用例を示す図。
【図１６】薄膜トランジスタの電気特性を示す図。
【図１７】空乏層容量とＳ値の関係を示す図。
【図１】
2004247747.tif 000004
【図２】
2004247747.tif 000005
【図３】
2004247747.tif 000006
【図４】
2004247747.tif 000007
【図５】
2004247747.tif 000008
【図６】
2004247747.tif 000009
【図７】
2004247747.tif 000010
【図８】
2004247747.tif 000011
【図９】
2004247747.tif 000012
【図１０】
2004247747.tif 000013
【図１１】
2004247747.tif 000014
【図１３】
2004247747.tif 000015
【図１４】
2004247747.tif 000016
【図１５】
2004247747.tif 000017
【図１６】
2004247747.tif 000018
【図１７】
2004247747.tif 000019
【図１２】
2004247747.tif 000020