(57)【要約】【課題】従来の半導体装置を自動レイアウトする装置では、異なる層の配線の接続点へのビアホールの最適配置ができなかった。半導体装置の不要な面積増加を伴ったり、エレクトロマイグレーション耐性が良好ではないレイアウト設計の結果が出力されるという問題があった。【解決手段】エレクトロマイグレーション耐性の厳しい特定配線にビアホールを複数個配置する際に、スイッチング電流情報ファイルとスイッチング回数情報ファイルとの二つの情報からネット情報ファイルを作成し、このネット情報ファイルからビアホールの数を決定する手段を有する。【選択図】      図１
2004295460.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を自動レイアウトする際に用いる最小線幅の配線の異なる層の配線の接続点に複数のビアホールを配置する手段を有する自動レイアウト装置において、
スイッチング電流情報ファイルとスイッチング回数情報ファイルと第１のネット情報ファイルと、スイッチング情報作成部と第１のネット情報抽出部とを有し、
前記スイッチング情報作成部は、前記スイッチング電流情報ファイルと前記スイッチング回数情報ファイルとを作成する手段を有し、
前記第１のネット情報抽出部は、前記第１のネット情報ファイルを作成する手段を有し、
前記第１のネット情報ファイルによりビアホールの数を決定する手段を有することを特徴とする自動レイアウト装置。
【請求項２】
前記スイッチング情報作成部は、前記スイッチング電流情報ファイルに対して回路素子のスイッチング動作により各配線の電位が変動する際に流れる電流の値の情報を格納する手段と、前記スイッチング回数情報ファイルに対して回路素子のスイッチング動作中に各配線の電位が変動した回数情報を格納する手段とを有し、
前記第１のネット情報抽出部は、前記スイッチング電流情報ファイルと前記スイッチング回数情報ファイルとにより前記第１のネット情報ファイルを作成する手段を有することを特徴とする請求項１に記載の自動レイアウト装置。
【請求項３】
ネットリストファイルと、デバイス情報ファイルと動作シミュレーション結果ファイルとを有し、
前記スイッチング情報作成部は、前記ネットリストファイルと前記デバイス情報ファイルとから前記スイッチング電流情報ファイルを作成する手段と、前記動作シミュレーション結果ファイルから前記スイッチング回数情報ファイルを作成する手段を有することを特徴とする請求項１または請求項２に記載の自動レイアウト装置。
【請求項４】
スイッチング電流情報ファイルとスイッチング回数情報ファイルと第２のネット情報ファイルとビアホールランク分け情報ファイルと、スイッチング情報作成部と第２のネット情報抽出部とを有し、
前記スイッチング情報作成部は、前記スイッチング電流情報ファイルと前記スイッチング回数情報ファイルとを作成する手段を有し、
前記第２のネット情報抽出部は、前記スイッチング電流情報ファイルと前記スイッチング回数情報ファイルと前記ビアホールランク分け情報ファイルとから前記第２のネット情報ファイルを作成する手段を有し、
前記第２のネット情報ファイルによりビアホールの数を決定する手段を有することを特徴とする自動レイアウト装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置のロジック部分に最小線幅で配線する自動レイアウト装置に関するものであって、特に異なる層の配線の接続点にビアホールを複数個配置する自動レイアウト装置に関するものである。
【０００２】
【従来の技術】
半導体装置は、演算や記憶や制御などの回路要素をセルと呼ばれる小規模回路として配置し、複数のセル同士を配線して接続することでより大きな回路を構成する。例えば、ＡＮＤ回路、ＯＲ回路、ＮＯＴ回路などの基本的な演算回路のセルを用意し、このセル同士を配線して接続することにより、さらに大きな回路を構成する。
このセルは、数個の半導体素子で構成するものや数千個規模の半導体素子で構成するものもあり、半導体装置の構成によって様々なセルが用意される。互いのセルの規模や大きさは様々であるが、配置や配線をしやすいようにセルの信号端子や電源端子などには一定のルールを用いて設計されている。このセルを配置し、セル間を配線することをレイアウト設計と呼ぶ。
【０００３】
レイアウト設計を行う際には、半導体装置を構成する回路の接続状態などの情報とセルの形状や端子の位置などのセルの構成情報とセルを配置する場所に対する制限や配線の位置や幅や間隔などに対する制限などのルールを設定した情報とを用いて行う。
近年、半導体素子が微細化、高集積化するにしたがって半導体装置を構成する回路も大規模化している。このため、レイアウト設計は専用の自動レイアウト装置を用いて行われている。
【０００４】
［従来の技術：図６〜図８］
従来の技術の自動レイアウト装置について図６を用いて説明する。図６は、自動レイアウト装置のブロック図である。
従来の自動レイアウト装置は、ネットリストファイル１０１とレイアウトライブラリ１０２とレイアウトルールファイル１０３と、セル配置部１５１と配線部１５２とから構成している。
ネットリストファイル１０１は、自動レイアウトを行う回路の接続情報が格納されている。レイアウトライブラリ１０２は、セルの構成情報が格納されている。レイアウトルールファイル１０３は、配置と配線するためのルールが格納されている。
【０００５】
自動レイアウト装置は、自動レイアウトを行う回路が、どのようなセルで構成され、セル間がどのように接続されているかを記した接続情報（ネットリストファイル１０１）と、回路を構成するセルの回路構成や形状や端子情報などを記したセルの構成情報（レイアウトライブラリ１０２）と、セルを配置する場所に対する制限や配線の位置や幅や配線間隔といった様々な制限やルールを記した情報（レイアウトルールファイル１０３）とを用いて自動的にセルを最適配置し、配線を最適配線する。
【０００６】
さらに詳細に説明する。図６において、自動レイアウト装置は、まず、ネットリストファイル１０１とレイアウトライブラリ１０２とレイアウトルールファイル１０３とに格納されている情報に基づいて、セル配置部１５１にてセルを配置する。
次に、このセルの配置結果に対してネットリストファイル１０１とレイアウトライブラリ１０２とレイアウトルールファイル１０３とに格納されている情報に基づいて、配線部１５２にて配線を行う。これによって回路のレイアウト設計が完了する。レイアウト設計が完了した結果を、結果ファイル１０４に格納する。
【０００７】
このような従来の自動レイアウト装置によるレイアウト設計の結果について、図７を用いて説明する。図７は、従来の自動レイアウト装置によるレイアウト設計の結果における配線部分の一部を模式的に示した図である。
【０００８】
従来の自動レイアウト装置では、予め設定した配線格子（図中点線で示す）上に配線を行う。
図７では異なる層に形成する第１の配線９９と第２の配線９８とを配線格子上に設置し、異なる配線の接続点にはビアホール９７を配置する。第１の配線９９と第２の配線９８とは、異なる層で形成されているために、ビアホール９７を介して電気的に接続される。
ビアホール９７を設ける配線部分は、このビアホール９７があるために配線のみの部分に対して大きくなる。配線密度を最大にするためには、配線格子の格子間隔は最小にする必要がある。このため、通常は、異なる層の配線の接続点にビアホール９７を１個のみ配置する。
【０００９】
ビアホール９７の様子を図８を用いて説明する。図８は、ビアホール９７の断面を模式的に示した断面図であり、第２の配線９８のステップカバレージ（段差被覆性）の様子を示したものである。
【００１０】
第１の配線９９と第２の配線９８とは層間絶縁膜９６にて絶縁され、この層間絶縁膜９６にビアホール９７が開口している。
近年の半導体装置においては、半導体装置を製造する製造プロセスの微細化に伴って、ビアホール９７も微細化する傾向にある。第２の配線９８はスパッタリングなどの知られている成膜方法を用いて層間絶縁膜９６の上部に均一に形成されるが、前述のように、ビアホール９７の開口部は微細なために、第２の配線９８は、ビアホール９７内に均一には形成されない。
図８に示したように、ビアホール９７の内壁に形成された第２の配線９８の膜厚ｔ２は、第２の配線９８が層間絶縁膜９６の上部に形成された膜厚ｔ１に比較して薄くなる傾向がある。
【００１１】
第２の配線９８の幅をＷ、ビアホール９７の開口部形状をＷの０．８倍の正方形、ｔ２がｔ１の２０％とすると、ビアホール９７における第２の配線９８の電流密度は、平坦部の電流密度に比較し１．５６倍になる。
【００１２】
ところで、このような金属配線に電流を流すと、エレクトロマイグレーション（ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）による故障が発生することが知られている。エレクトロマイグレーションとは、導体に電流を流すことにより金属イオンが移動する現象であり、電子の流れる方向に金属イオンが移動する。陰極側にボイドが発生し開放故障に至り、陽極側ではヒロックなどが形成され短絡故障などに至る場合がある。
エレクトロマイグレーションが原因で故障に至る平均寿命は、配線に流れる電流密度に反比例することが知られている。（例えば、非特許文献１参照）
【００１３】
よって、従来の自動レイアウト装置より得られるレイアウト設計の結果の配線部分には、電流密度の高いビアホール９７部分のエレクトロマイグレーション耐性が低くなるという問題があった。
【００１４】
このような問題を解決するために、最小配線幅で配線する自動レイアウト装置において、エレクトロマイグレーション耐性を上げる方法が提案されている。特に配線のビアホール部分の改良方法が提案されている。（例えば、特許文献１）
【００１５】
［特許文献１の説明：図９、図１０］
特許文献１に示した従来のビアホール部分のエレクトロマイグレーション耐性を上げる自動レイアウト装置について、図９と図１０とを用いて説明する。
図９は、特許文献１に示した従来の自動レイアウト装置の主旨を逸脱しないように書いたブロック図である。図９の構成において、従来例と同一の構成においては同一の番号を付与し、説明を省略する。図１０は、レイアウト設計の結果の配線部分の一部を模式的に示した図である。
【００１６】
特許文献１に示した従来のビアホール部分のエレクトロマイグレーション耐性を上げる自動レイアウト装置は、ネットリストファイル１０１とレイアウトライブラリ１０２とレイアウトルールファイル１０３と負荷許容値ファイル１０５とネット情報ファイル１０６と、ネット情報抽出部３５０と、セル配置部１５１と特定ネット配線部１５５と通常ネット配線部１５６とから構成している。
特許文献１に示した従来の自動レイアウト装置の特徴は、負荷許容値ファイル１０５を用いているところである。
負荷許容値ファイル１０５は、予め定められた負荷許容値の情報が格納されている。負荷許容値の情報とは、特に負荷の重い特定の配線に関する情報である。負荷の重い配線とは、重い電流駆動負荷に接続された配線のことを示している。
【００１７】
まず、ネットリストファイル１０１と負荷許容値ファイル１０５とに格納されている情報に基づいて、ネット情報抽出部３５０にて、負荷の重い特定配線情報を抽出しネット情報ファイル１０６に格納する。
次に、ネットリストファイル１０１とレイアウトライブラリ１０２とレイアウトルールファイル１０３とに格納されている情報に基づいて、セル配置部１５１にてセルを配置する。
【００１８】
次に、この配置されたセル間の配線を行うのであるが、まず、ネットリストファイル１０１とレイアウトライブラリ１０２とレイアウトルールファイル１０３とに格納されている情報と、ネット情報ファイル１０６に格納されている負荷の重い特定配線情報とに基づいて、特定ネット配線部１５５にて、負荷の重い特定の配線を行う。このとき、異なる層の配線の接続点にビアホールを複数個配置しながら配線する。
【００１９】
次に、ネットリストファイル１０１とレイアウトライブラリ１０２とレイアウトルールファイル１０３とに格納されている情報と、ネット情報ファイル１０６に格納されている負荷の重い特定配線情報とに基づいて、通常ネット配線部１５６にて、負荷の重い特定の配線以外の通常の配線を、異なる層の配線の接続点にビアホールを１個配置しながら配線する。
これによってレイアウト設計が完了する。完了したこのレイアウト結果を、結果ファイル１０４に格納する。
【００２０】
特許文献１で示した従来のビアホール部分のエレクトロマイグレーション耐性を上げる自動レイアウト装置によるレイアウト設計の結果について、図１０を用いて説明する。
【００２１】
負荷の重い特定配線９５とは、特に重い電流駆動負荷に接続された配線のことであるから、エレクトロマイグレーションにより故障が発生しやすい配線である。
この負荷の重い特定配線９５を構成する配線の異なる層の配線の接続点にはビアホール９７を複数個配置（図１０に示す例では２個）し、ビアホール１つあたりの電流密度を下げることで、ビアホール部分のエレクトロマイグレーション耐性を上げている。負荷の重い特定配線以外の通常の配線にはビアホール９７を１個配置している。
【００２２】
【特許文献１】
特開平９−６２７２４号公報（第３−４頁、第１図）
【非特許文献１】
社団法人電子通信学会編「ＬＳＩハンドブック」オーム社、１９８４年１１月３０日、ｐ．６７３
【００２３】
【発明が解決しようとする課題】
半導体装置のロジック回路部分は、ＭＯＳトランジスタなどの半導体素子で構成している。ＭＯＳトランジスタは、そのゲート電極に電圧を印加することによってソース電極とドレイン電極とをＯＮ／ＯＦＦする素子である。このＭＯＳトランジスタの動作をスイッチングと呼ぶ。
ＭＯＳトランジスタはその構造上、ゲート電極自体に静電容量を持つ。これをゲート容量と呼ぶ。また、このゲート電極を含むＭＯＳトランジスタの各電極に接続されている配線自体にも静電容量を持つ。これを配線の容量と呼ぶ。このゲート容量と配線の容量との二つの静電容量を総じてＭＯＳトランジスタの寄生容量と呼ぶ。
また、配線は抵抗の少ない金属を材料とした金属配線を用いることが一般的であるが、この金属配線にも若干の抵抗成分を持っている。これを配線抵抗と呼ぶ。
ロジック回路部分の動作においては、ＭＯＳトランジスタに接続されている配線の配線抵抗と寄生容量とからなる配線負荷を充電する必要がある。この充電に必要な電流をスイッチング電流と呼ぶ。
【００２４】
ＭＯＳトランジスタがスイッチングすると、この配線負荷の影響で、ＭＯＳトランジスタに接続している配線の電位が変動する。
また、単位時間当たりに配線の電位が変動した回数を以下スイッチング回数とすると、実際の回路の動作において、配線に流れる電流は、このスイッチング電流とスイッチング回数の積の値に比例する。
【００２５】
ところで、実動作時の半導体装置の回路の配線は、すべての配線に電流が流れているわけではない。半導体装置の動作状況に応じて電流が流れている回路と流れていない回路とがある。
また、エレクトロマイグレーションは、前述のとおり、導体に電流を流すことにより金属イオンが移動する現象であり、電流が流れていない配線には発生しない。
このことから、実動作時の半導体装置の回路の配線が、エレクトロマイグレーションにより故障に至るまでの時間は、配線に電流が流れているときの電流値と、配線に電流が流れている時間との積の値に反比例する。
【００２６】
実動作時の半導体装置のロジック回路部分では、配線に電流が流れている状態の電流値を前述のスイッチング電流で置き換え、配線に電流が流れている時間を前述のスイッチング回数に置き換えることができる。
すなわち、実動作時の半導体装置のロジック回路部分の配線が、エレクトロマイグレーションにより故障に至るまでの時間は、スイッチング電流とスイッチング回数の積の値に反比例する。
【００２７】
このことから、半導体装置のロジック部分の回路の配線のエレクトロマイグレーション耐性を上げるには、前述のスイッチング電流と、スイッチング回数の積を小さくすれば良い。
例えば、極端に通電時間が長い特殊な回路（例えば、表示体の駆動回路など）を除き、回路の動作に必要なスイッチング電流が多くてもそのスイッチング回数が少なければエレクトロマイグレーションに対する耐性は低下しない。
【００２８】
前述のように、特許文献１に示した従来の技術による自動レイアウト装置は、負荷の重い特定配線の異なる配線の接続点にビアホールを複数個配置し、ビアホール１つあたりの電流密度を下げてエレクトロマイグレーション耐性を上げている。しかしながら、この装置には大きな問題があった。
特許文献１に示した従来の技術は、図９に示したネットリストファイル１０１と負荷許容値ファイル１０５との情報のみによりネット情報抽出部３５０にて負荷の重い特定配線を検出している。この方法では、前述したスイッチング回数には着目していないために、実際に回路が動作しているときにスイッチング回数が少なく、１個のビアホールで十分な異なる層の配線の接続であっても、複数個のビアホールを設けてしまっていた。
また、実際に回路が動作しているときに、スイッチング電流の値が小さくても、スイッチング回数が多く、複数のビアホールのビアホールが必要な場合であっても、１個のビアホールを設けてしまっていた。
つまり、実際の運用においては回路の面積が必要以上に増加してしまったり、エレクトロマイグレーション耐性が低くなってしまうという大きな問題点があった。
【００２９】
本発明の目的は、このような問題を解決しようとするものであって、不要な面積増加を伴わずに、エレクトロマイグレーション耐性の良好な結果を出力する自動レイアウト装置を提供することにある。
【００３０】
【課題を解決するための手段】
上記目的を達成するための本発明の要旨は、スイッチング電流情報ファイルとスイッチング回数情報ファイルと第１のネット情報ファイルと、スイッチング情報作成部と第１のネット情報抽出部とを有し、スイッチング情報作成部は、スイッチング電流情報ファイルとスイッチング回数情報ファイルとを作成する手段を有し、第１のネット情報抽出部は、第１のネット情報ファイルを作成する手段を有し、第１のネット情報ファイルによりビアホールの数を決定する手段を有することを特徴とする。
【００３１】
また、スイッチング電流情報ファイルとスイッチング回数情報ファイルと第２のネット情報ファイルとビアホールランク分け情報ファイルと、スイッチング情報作成部と第２のネット情報抽出部とを有し、スイッチング情報作成部は、スイッチング電流情報ファイルとスイッチング回数情報ファイルとを作成する手段を有し、第２のネット情報抽出部は、スイッチング電流情報ファイルとスイッチング回数情報ファイルとビアホールランク分け情報ファイルとから第２のネット情報ファイルを作成する手段を有し、第２のネット情報ファイルによりビアホールの数を決定する手段を有することを特徴とする。
【００３２】
【発明の実施の形態】
［本発明の第１の実施の形態：図１、図２］
本発明の第１の実施の形態の自動レイアウト装置を図１と図２とを用いて説明する。なお、図１と図２とにおいて、従来の技術で説明した同様の構成には同様の番号を付与しているために説明を省略する。
【００３３】
図１に示す自動レイアウト装置は、ネットリストファイル１０１とレイアウトライブラリ１０２とレイアウトルールファイル１０３と、スイッチング情報作成部２００と、スイッチング電流情報ファイル１とスイッチング回数情報ファイル２と、第１のネット情報抽出部１５０と、第１のネット情報ファイル３と、セル配置部１５１と特定ネット配線部１５５と通常ネット配線部１５６とを有し、これらを用いてレイアウト設計を行い、そのレイアウト結果を結果ファイル１０４に出力する。
【００３４】
図２は、図１に示すスイッチング電流情報ファイル１とスイッチング回数情報ファイル２とを作成するためのスイッチング情報作成部２００を示すブロック図である。
【００３５】
図２を用いてスイッチング電流情報ファイル１とスイッチング回数情報ファイル２とを作成する方法を説明する。
スイッチング情報作成部２００は、デバイス情報ファイル１２と動作シミュレーション結果ファイル１３と、スイッチング電流情報作成部５１とスイッチング回数情報作成部５２とを有する。
【００３６】
デバイス情報ファイル１２は、半導体素子の電気特性などから抽出した情報を格納している。この情報は、半導体装置の電気特性や信頼性を評価するＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）と呼ばれる特性評価用の半導体装置を測定した結果より抽出している。
動作シミュレーション結果ファイル１３は、回路の動作を確認するシミュレーション結果などから抽出した情報を格納している。
ネットリストファイル１０１とデバイス情報ファイル１２とから、スイッチング電流情報作成部５１にてスイッチング電流情報を作成し、結果をスイッチング電流情報ファイル１に格納する。これによってスイッチング電流情報ファイル１には、配線ごとに流れるスイッチング電流の情報が格納される。
動作シミュレーション結果ファイル１３から、スイッチング回数情報作成部５２にてスイッチング回数情報を作成し、結果をスイッチング回数情報ファイル２に格納する。これによってスイッチング回数情報ファイル２には、配線ごとに電位が何回変動したかといった情報が格納される。
【００３７】
図１に示すように、スイッチング電流情報ファイル１とスイッチング回数情報ファイル２とに格納されている情報に基づいて、第１のネット情報抽出部１５０にてエレクトロマイグレーション耐性の厳しい特定配線情報を抽出する。抽出結果を第１のネット情報ファイル３に格納する。
ネットリストファイル１０１とレイアウトライブラリ１０２とレイアウトルールファイル１０３とに格納されている情報に基づいて、セル配置部１５１にてセルを配置する。
【００３８】
ネットリストファイル１０１とレイアウトライブラリ１０２とレイアウトルールファイル１０３と第１のネット情報ファイル３とに格納されている情報に基づいて、特定ネット配線部１５５にてエレクトロマイグレーション耐性の厳しい特定の配線に対してビアホールを複数個配置しながら配線する。
ネットリストファイル１０１とレイアウトライブラリ１０２とレイアウトルールファイル１０３と第１のネット情報ファイル３とに格納されている情報に基づいて、通常ネット配線部１５６にてエレクトロマイグレーション耐性の厳しい特定の配線以外の通常の配線にビアホールを１個配置しながら配線する。
その後、レイアウト結果を、結果ファイル１０４に格納する。
【００３９】
本発明の特徴は、エレクトロマイグレーション耐性の厳しい特定配線にビアホールを複数個配置する際に、前述のスイッチング電流とスイッチング回数との二つの情報からビアホールの設置条件を決定するところである。
本発明の自動レイアウト装置では、スイッチング電流は多いがスイッチング回数の少ない配線における、異なる層の配線の接続点にはビアホールを１個配置し、スイッチング電流は少ないがスイッチング回数の多い配線における、異なる層の配線の接続点にはビアホールを複数個配置することが出来る。
これによって、不要な面積増加を伴わずエレクトロマイグレーション耐性の良好な結果を得ることが可能となる。
【００４０】
［第２の実施の形態：図３、図４、図５］
図３は本発明の第２の実施の形態における自動レイアウト装置のブロック図であり、図４は、図３の第２のネット情報抽出部２５０の内容を示すブロック図であり、図５はビアホールランク分け情報ファイル２１の内容を示す図である。
【００４１】
図３に示す本発明の第２の実施の形態における自動レイアウト装置と、図１に示す本発明の第１の実施の形態の自動レイアウト装置との相違点は、ビアホールランク分け情報ファイル２１の有無と、第１のネット情報抽出部１５０に替えて第２のネット情報抽出部２５０を設けたことと、第１のネット情報ファイル３に替えて第２のネット情報ファイル３１を設けたことである。
【００４２】
以下、図３と図４と図５とを用いて説明する。なお、本発明の第２の実施の形態における自動レイアウト装置は、既に説明した本発明と同様の構成に対しては同一の番号を付与しているので詳細な説明は省略する。
【００４３】
ビアホールランク分け情報ファイル２１は、回路の配線に流れる電流とその配線の異なる層の配線の接続点に設けるビアホールの最適個数との関係が格納されている。
ビアホールランク分け情報ファイル２１に格納する情報は、半導体装置の電気特性や信頼性を評価するＴＥＧを用いて測定した結果より収集する。
【００４４】
図４に示すように、第２のネット情報抽出部２５０は、乗算処理部６１とランク分け部６２とを有する。
スイッチング電流情報ファイル１とスイッチング回数情報ファイル２とに格納されている情報に基づき乗算処理部６１にて、スイッチング電流情報とスイッチング回数情報との乗算処理を行い、パラメータＩＣＮを決定する。このパラメータＩＣＮは、回路の配線に流れる電流の目安として用いる。
パラメータＩＣＮとビアホールランク分け情報ファイル２１に格納されている情報とに基づき、ランク分け部６２でランク分け処理を行い、各配線の異なる層の配線の接続点に配置するビアホールの数を決定し、結果を第２のネット情報ファイル３１に格納する。
【００４５】
図５は第２のネット情報ファイル３１の内容を示す図である。例えば、ある回路の配線のスイッチング電流が０．０６ｎＡであって、スイッチング回数が１秒間に１５×１０６回あったとすると、電流の量を仮定したパラメータＩＣＮは０．９×１０−３となり、ビアホールは２つ必要になるとランクされる。
【００４６】
第２のネット情報ファイル３１によりビアホールの数を決定する。後のレイアウト設計を行う方法については図１に示す本発明の第１の実施の形態と同様であるので、説明を省略する。
【００４７】
本発明の第２の実施の形態の特徴は、スイッチング電流情報とスイッチング回数情報とを乗算した値をパラメータＩＣＮとし、このパラメータＩＣＮとビアホールランク分け情報ファイル２１とを用いて、ビアホールの最適個数を選定するところにある。
このビアホールランク分け情報ファイル２１に格納されている情報は、実際に配線に流れる電流とその配線に設けるビアホールの最適個数との関係を、半導体装置の電気特性や信頼性を評価するＴＥＧを用いた測定結果などから抽出した情報を利用しているため、実際の半導体装置の製造プロセスの状態を反映することができるという効果がある。
【００４８】
【発明の効果】
以上の説明で明らかなように、本発明によれば、スイッチング電流情報ファイルとスイッチング回数情報ファイルとにより、各配線の異なる層の配線の接続点に配置するビアホールの数を決定するため、従来の自動レイアウト装置に対して、スイッチング電流が多い配線だけでなく、スイッチング回数の多い配線に対しても適するビアホール個数を設定できるため、不要な面積増加を伴わずに実動作におけるエレクトロマイグレーション耐性を良好な結果を得ることが可能である。
また、ビアホールランク分け情報ファイルを用いて、ビアホールの数を設定することができるために、より精密に配置と配線とを行うことができる。
【００４９】
スイッチング電流情報ファイルはデバイス情報ファイルを元に作成される。デバイス情報ファイルとビアホールランク分け情報ファイルとは、半導体素子の電気特性や信頼性試験の測定結果などから抽出した情報を利用している。したがって、これらのファイルの内容は容易に変更することが可能なため、レイアウト設計を行う半導体装置を製造する際の製造プロセスに応じてこれらの情報を逐次変更でき、より精密にレイアウト設計することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す自動レイアウト装置のブロック図である。
【図２】スイッチング情報作成部２００を示すブロック図である。
【図３】本発明の第２の実施の形態を示す自動レイアウト装置のブロック図である。
【図４】第２のネット情報抽出部２５０の内容を示すブロック図である。
【図５】第２のネット情報ファイル３１の内容を示す図である。
【図６】従来の自動レイアウト装置を説明するためのブロック図である。
【図７】従来の自動レイアウト装置による結果を説明するための図である。
【図８】ビアホール９７の断面図である。
【図９】従来の自動レイアウト装置を説明するためのブロック図である。
【図１０】従来の自動レイアウト装置による結果を説明するための図である。
【符号の説明】
１  スイッチング電流情報ファイル
２  スイッチング回数情報ファイル
３  第１のネット情報ファイル
１２  デバイス情報ファイル
１３  動作シミュレーション結果ファイル
２１  ビアホールランク分け情報ファイル
３１  第２のネット情報ファイル
５１  スイッチング電流情報作成部
５２  スイッチング回数情報作成部
６１    乗算処理部
６２  ランク分け部
９５  負荷の重い特定配線
９６  層間絶縁膜
９７  ビアホール
９８  第２の配線
９９  第１の配線
１０１  ネットリストファイル
１０２  レイアウトライブラリ
１０３  レイアウトルールファイル
１０４  結果ファイル
１０５  負荷許容値ファイル
１０６  ネット情報ファイル
１５０  第１のネット情報抽出部
１５１  セル配置部
１５２  配線部
１５５  特定ネット配線部
１５６  通常ネット配線部
２００  スイッチング情報作成部
２５０  第２のネット情報抽出部
３５０  ネット情報抽出部
【図１】
2004295460.tif 000003
【図２】
2004295460.tif 000004
【図３】
2004295460.tif 000005
【図４】
2004295460.tif 000006
【図５】
2004295460.tif 000007
【図６】
2004295460.tif 000008
【図７】
2004295460.tif 000009
【図８】
2004295460.tif 000010
【図９】
2004295460.tif 000011
【図１０】
2004295460.tif 000012