(57)【要約】【課題】昇圧開始時、ソフトウエア上、他の処理を犠牲にすることなく、細やかな制御を実現することにより過大な負荷を与えないようにできるカメラの電源回路を提供する。【解決手段】ＣＰＵ１は、発振子３を有しており、分周回路の機能を有している。また、ソフトウエアによって任意の昇圧クロックをＯＵＴ端子から出力することもできる。カメラの電源スイッチをオンすることにより、各回路が動作を開始し、当初３Ｖから５Ｖに昇圧する間は、ＣＰＵ１はソフトウエア処理によりデューティ比３０パーセント以下の昇圧クロックをＯＵＴ端子から出力する。昇圧回路２の出力Ｖｄｄが５Ｖに達した時点で、ＣＰＵ１は分周回路４の出力に切替え、５０パーセントの昇圧クロックを出力し、ＤＣ５Ｖを維持する。【選択図】　　　　図１
2004118147.tif 000002
【特許請求の範囲】
【請求項１】
コイルまたはトランス等のインダクタンス成分と、前記インダクタンス成分へ電流を流したり遮断したりするスイッチング素子と、前記スイッチング素子のクロック源となる供給元であり、ＣＰＵからソフトウエアで形成し供給する第１クロック発生手段と、ハードウエアによってクロックを発生させ供給する第２クロック発生手段と、整流用素子と、昇圧した電圧を蓄えるコンデンサと、前記昇圧電圧をフィードバックし規定電圧で平衡させるための比較手段と、前記比較手段出力により前記クロック源のクロック信号を前記スイッチング素子へ供給または遮断するゲート回路とからなる昇圧回路において、
昇圧開始時は前記第１クロック発生手段出力を用い、その後に前記第２クロック発生手段出力に切り替えることを特徴とする昇圧回路を有するカメラの電源回路。
【請求項２】
前記第１クロック発生手段出力の間、デューティ比を変化させることを特徴とする請求項１記載の昇圧回路を有するカメラの電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、カメラの電源回路、さらに詳しくいえば、ＤＣ電圧を昇圧して所定のＤＣ電圧を得る昇圧回路に関する。
【０００２】
【従来の技術】
カメラの電源として電池が搭載されるが、使用する電子回路によっては昇圧する必要がある。例えば、３Ｖのリチュウム電池出力を５Ｖに昇圧して使用する場合がある。その理由はＩＣによって５Ｖが必要であったり、ＣＰＵを高速で動作させたい場合などである。
ここでインダクタンスを用いた昇圧回路の基本原理を以下に説明する。
トランジスタなどのスイッチング素子をオンすることにより、コイルやトランス等のインダクタンス成分に電流を流してエネルギーを蓄え（Ｅ＝（１／２）Ｌｉ２　）、スイッチング素子をオフしたときにインダクタンス成分で発生する逆起電力を整流ダイオードを介しコンデンサに充電する。このスイッチングを繰り返すことにより、元の電源電圧より高い電圧を得ることができる。
【０００３】
昇圧電圧を定電圧化させる方法は、一般的には２通りある。ＰＦＭ（Ｐｕｌｓｅ　Ｆｒｅｑｕｅｎｃｙ　Ｍｏｄｕｌａｔｉｏｎ）とＰＷＭ方式（Ｐｕｌｓｅ
Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）である。本発明は前者に関するものであるので、前者について説明する。
ＰＦＭ方式は昇圧した電圧を所定の電圧で安定させるために、昇圧電圧をフィードバックさせて基準電圧と比較し、電圧が不足するとスイッチング用のクロックをスイッチング素子に与えて昇圧させる。昇圧電圧が所定電圧以上になると、フィードバック電圧が基準電圧より大きくなるためスイッチング用のクロックを遮断してスイッチングを停止する。この繰り返しで昇圧電圧を定電圧化させることができる。
【０００４】
一方、カメラのシーケンスを司るＣＰＵは、システムクロックを持ち合わせており、また内部にデバイダー回路を搭載してシステムクロックから所望のクロックを外部へハード的に出力できる機能があるものは、その機能を前述の電源回路の昇圧クロックにあてがうと、新たにクロック生成回路を設ける必要がなく、コスト的にも有利となる。
【０００５】
【発明が解決しようとする課題】
昇圧完了後は負荷側の消費電流を昇圧回路側が補えばよいので、昇圧回路の比較器において、フィードバック電圧が基準電圧より下回ることは希になり、昇圧コイルとスイッチング素子のＯＮ／ＯＦＦ駆動は間欠的になり、ＯＮ／ＯＦＦ駆動以外はＯＦＦの状態動作となる。
【０００６】
ところが、昇圧開始時（昇圧電圧が低い電圧の時）は昇圧が完了するまでの間、常にフィードバック電圧が基準電圧より下回るため、昇圧コイルとスイッチング素子はスイッチングＯＮ，ＯＦＦが休みなく連続して行われる。
前述の通りスイッチング素子をＯＮしている間、電源電流がコイルに流れてコイルにエネルギーを蓄え、ＯＦＦの間、逆起電力をダイオードに通して負荷側に供給するが、回路系の時定数によっては、ＯＦＦの間にコイルに蓄えられたエネルギーを負荷側に吐き出し切る前に、スイッチングＯＮのタイミングとなり、さらにコイルにエネルギーを蓄えようとする場合がある。すなわちコイル電流をダイオードへ吐き出している中腹付近から再びスイッチング素子がＯＮすることにより、さらにコイルチャージ電流が重畳される状況になる。このチャージ電流はスイッチングＯＮの時間分継続されるので、コイル電流＝０からチャージした場合と比較するとコイルに流れる電流の最大値は増加することになる。
このスイッチングＯＮ／ＯＦＦ状態が休みなく継続されると、この重畳電流によりコイルやスイッチング素子に過大電流が流れてしまう。
【０００７】
この重畳状態を防止するには、時定数を考慮してバランスをとったり、スイッチングＯＮ／ＯＦＦのデューティ比を最適化してＯＦＦの間に確実に逆起電力エネルギーを吐き出すようにすれば、コイルに重畳電流が累積されることもなく定格を越える過剰電流が流れることはなくなる。
しかしながら、もっとも負荷の重い、いわゆる昇圧開始時にのみ注意を払い定格オーバーさせないようにするためにだけに、電流を累積させない時定数にすることは、平滑容量を減らすことになりリップル等のノイズを増加させてしまう。
また、ディーティ比を最適化するためにＯＦＦに対してＯＮ時間を減らすと、昇圧完了後に定電圧回路として所定の電圧を保持する能力（負荷電流の供給能力）を低下させてしまうという問題があった。
【０００８】
さらに、スイッチングデューティを昇圧の間は下げて、昇圧完了後、カメラシステムが動作している間デューティを上げる動作をソフトウエアで全て行うと、電源管理にＣＰＵの処理能力の多くを使用し、カメラシステム動作中のＣＰＵのパフォーマンスを著しく低下させてしまう。
本発明の目的は、昇圧開始時、ソフトウエア上、他の処理を犠牲にすることなく、細やかな制御を実現することにより過大な負荷を与えないようにできるカメラの電源回路を提供することにある。
【０００９】
【課題を解決するための手段】
前記目的を達成するために本発明によるカメラの電源回路は、コイルまたはトランス等のインダクタンス成分と、前記インダクタンス成分へ電流を流したり遮断したりするスイッチング素子と、前記スイッチング素子のクロック源となる供給元であり、ＣＰＵからソフトウエアで形成し供給する第１クロック発生手段と、ハードウエアによってクロックを発生させ供給する第２クロック発生手段と、整流用素子と、昇圧した電圧を蓄えるコンデンサと、前記昇圧電圧をフィードバックし規定電圧で平衡させるための比較手段と、前記比較手段出力により前記クロック源のクロック信号を前記スイッチング素子へ供給または遮断するゲート回路とからなる昇圧回路において、昇圧開始時は第１クロック発生手段出力を用い、その後に前記第２クロック発生手段出力に切り替えるように構成されている。
本発明における前記第１クロック発生手段出力の間、デューティ比を変化させるように構成されている。
また、本発明における前記ＣＰＵは昇圧クロック発生のための分周回路を内蔵し、該ＣＰＵは、前記分周回路で発生した昇圧クロックとソフトウエアで発生させた昇圧クロックとを共通の出力端子から出力するようにし、前記所定のＤＣ電圧まで昇圧する間に出力するデューティ比の昇圧クロックはソフトウエアで発生させた昇圧クロックであり、所定のＤＣ電圧まで達した後に出力する昇圧クロックは前記分周回路で発生した昇圧クロックで構成することができる。
【００１０】
【作用】
上記構成によれば、過大なストレスが解消され、昇圧回路に用いるコイルやスイッチング素子の定格容量を過剰に大きくとる必要がないため、回路の小形化を実現でき、その分カメラ内のスペースを確保できる。また、部品コストも抑えることができる。
小形化する一方で昇圧能力も低下させることのない電源回路を実現することができる。また、電源昇圧開始時はソフトウエアでクロックを生成するので、自由度を持たせることができ、他方電源昇圧の完了後はクロックをハード的に出力するのでマイコンの用途を他に使用することができ、パフォーマンスを損なうことがない。よってシーケンスマイコンと区別する電源専用マイコンを設ける必要もない。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明をさらに詳しく説明する。
図１は、本発明によるカメラの電源回路の実施の形態を示すブロック図である。
ＣＰＵ１は、発振子３を有しており、分周回路の機能を有している。ＣＰＵ１は、発振子３の８ＭＨｚのクロックパルスを分周回路４で分周して１２５ＫＨｚの昇圧パルスをＯＵＴ端子から出力することができる。また、プログラムによってソフトウエアの上で１２５ＫＨｚは勿論、それ以外の周期，ｄｕｔｙの昇圧パルスをＯＵＴ端子から出力することもできる。
【００１２】
図示しないカメラの電源スイッチをオンすることにより、各回路が動作を開始し、当初３Ｖから５Ｖに昇圧する間は、ＣＰＵ１はソフトウエア処理により例えばデューティ比３０パーセント以下の昇圧クロックをＯＵＴ端子から出力する。
そして、昇圧回路２の出力Ｖｄｄが５Ｖに達した時点で、ＣＰＵ１は分周回路４の出力に切替え、５０パーセントの昇圧クロックを出力し、ＤＣ５Ｖを維持する。このとき、Ｖｄｄが５Ｖに達したことを検出する手段はタイマを走らせて所定の時間経過した時点で５Ｖ充電完了と判断するか、または図示しないＡＤ変換器を用いて判断してもよい。
【００１３】
図２は、図１の昇圧回路の詳細を示す回路図である。
ＡＮＤ回路９の一方の入力端子に昇圧クロックが印加される。ＡＮＤ回路９の出力は、トランジスタ１１のベースに接続されている。トランジスタ１１のコレクタは、コイル１０が挿入され、コレクタ端子はダイオード１２を介して電解コンデンサ１３に接続されている。電解コンデンサ１３の出力がＶｄｄ電圧となる。電解コンデンサ１３の出力はコンパレータ８の−端子に接続され、＋端子には基準電圧７が接続されフィードバック回路が構成されている。また、基準電圧と帰還電圧が平衡する点で出力がばたつかないように、コンパレータの出力により基準電圧を変更するヒステリシス生成回路を有している。
【００１４】
トランジスタ１１がＯＮするとＶｂａｔ（バッテリー電圧）からコイル１０に電流が流れる。トランジスタ１１がＯＦＦすると、コイル１０は電流を保持しようとして逆起電力を発生させ、ダイオード１２を通して電解コンデンサ１３に電流を流す。コイル１０に蓄積されたエネルギーを吐き出し終わると、電解コンデンサ１３に流し込む電流はなくなる。
再び、トランジスタをＯＮしてコイルに電流を流しエネルギーを蓄える。以下、同様な動作を繰り返すことにより低いＶｂａｔ電位から高いＶｂａｔ電位を生成することが可能となる。
【００１５】
つぎに定電圧制御について説明する。
電解コンデンサ１３に蓄えられた電圧をコンパレータ８にフィードバックする。内部の基準電圧７と比較し、Ｖｄｄが所定の電圧に昇圧すると、コンパレータ８の出力が反転しＡＮＤ回路９の入力が１→０になる。すなわち、ＡＮＤ回路９が閉鎖されるので、他方の入力である昇圧クロックを遮断することになる。このとき、ＡＮＤの出力は０であるので、トランジスタをＯＦＦし昇圧の動作は停止する。
一方、コンパレータ８の出力が０になると、ヒステリシス生成回路は基準電圧を少し下げる。これによって所定電圧付近の発振を避けることができる。
【００１６】
Ｖｄｄラインの負荷によってＶｄｄの電荷が消費されてＶｄｄ電位がヒステリシス生成回路によって少し下げられた基準電圧を下回ると、コンパレータ８が再び反転し、すなわち０→１となってＡＮＤ回路９を導通状態にする。昇圧クロックはＡＮＤ回路９を通してトランジスタ１１をＯＮ／ＯＦＦすることになり、再び昇圧を繰り返すことになる。以上の繰り返しでＶｄｄが所定の電圧を維持するように昇圧回路が働くことにより定電圧制御ができる。
【００１７】
つぎに図３を用いて図２の回路の動作原理を説明する。
電源電圧をＶＥ　，コイルのインダスタンスをＬ，コイルに流れる電流をＩＬ　，ダイオードに流れる電流をＩ，仕事率をＰ，仕事量をＷとする。
昇圧用コイルにエネルギーを蓄える期間０〜ｔｏｎ（トランジスタＯＮ）は（１）式が成り立つ。
ＶＥ　＝Ｌ・ｄＩＬ　／ｄｔ　・・・（１）
ｔ＝０のとき、ＩＬ　＝０とすると、
ＩＬ　＝（ＶＥ　／Ｌ）ｔ　　・・（２）（図３（ｂ）のｔｏｎ区間）
【００１８】
そしてｔｏｎの時刻で（３）式に示すように最大電流ＩＬＰＫ　となる。
ＩＬＰＫ　＝（ＶＥ　／Ｌ）ｔＯｎ　・・・（３）
一方、Ｌに蓄えられるエネルギーは、（１）式の両辺に電流を掛けると仕事率Ｐを算出できる。さらに仕事率を時間で積分すれば仕事量（エネルギー）Ｗを求めることができる。
Ｐ＝Ｌ・Ｉ・ｄＩＬ　／ｄｔ
Ｗ＝∫Ｐｄｔ＝∫ＬＩｄＩ＝（１／２）ＬＩ２　・・・（４）
時刻ｔｏｎのときが基準エネルギーの最大値ＷＰＫとなり、
ＷＰＫ＝（１／２）ＬＩＰＫ２　・・・（４）’
となる。
【００１９】
トランジスタがＯＦＦすると、コイルの特性から、その時に流れている電流を保持するように逆起電力が発生する。トランジスタがＯＦＦの間は、ＩＬ　がダイオードを介してコンデンサのチャージＩｃ　と負荷電流ＩＷ　の供給を行う。
ＶＥ　−Ｌ（ｄＩＬ　／ｄｔ）＝Ｖｆ　＋Ｖｏ　・・・（５）
ＩＬ　＞ＩＷ　の間はコンデンサの電圧Ｖｏ　は上昇し、ＩＬ　≦ＩＷ　では逆にディスチャージする方向になる。
（５）式より、
ＩＬ　＝−（１／Ｌ）・（Ｖｏ　＋Ｖｆ　−ＶＥ　）ｄｔ・・・（６）
となる。
【００２０】
つぎにＶｏ　は時間とともに充電，放電するので、変動する要因であるが、式を簡略化するため、あるＯＦＦ時間のみに着目してＶｏ　は略変わらないとする。すなわち、固定値扱いにすると、
ＩＬ　＝−（１／Ｌ）（Ｖｏ　＋Ｖｆ　−ＶＥ　）ｔ＋ＣＩＮＩ　・・・（７）となる。
時刻ｔｏｎを改めてｔ＝０と定義すると、
ｔ＝０（時刻ｔｏｎ）のときＩＬ　＝ＩＰＫより
ＩＬ　＝ＩＰＫ−（１／Ｌ）（Ｖｏ　＋Ｖｆ　−ＶＥ　）ｔ・・・（８）（図３（ｂ）のｔＯｆｆ　期間）となる。
【００２１】
さてＩＬ　＝ＩＷ　の時刻をｔｕｐとする。換言するとトランジスタがＯＦＦしてからコンデンサにエネルギーを蓄えるまでの時間がｔｕｐということになる。
（８）式に代入して
ｔｕｐ＝（ＩＰＫ−ＩＷ　）・（Ｌ／（Ｖｏ　＋Ｖｆ　−ＶＥ　））・・・（９）
一方、コイルに蓄えられたエネルギーをすべて放出する時刻をｔＯＦＦ　とする。換言するとトランジスタがＯＦＦしてからコイルに流れる電流が消滅するまでの時間がｔＯＦＦ　ということになる。
ＩＬ　＝０のときであるので、（８）式より
ｔＯＦＦ１＝ＩＰＫＬ／（Ｖｏ　＋Ｖｆ　−ＶＥ　）・・・（１０）
（１０）式と（９）式より
エネルギーを蓄える時間ｔｕｐは
ｔｕｐ＝（１−ＩＷ　／ＩＰＫ）ｔＯＦＦ　・・・（１１）
となる。時間ｔｕｐからｔＯＦＦ　まではコンデンサＣから負荷Ｗに対して電流を吐き出すことになる。
【００２２】
次に図４を用いて問題点を説明する。
図３で説明したように昇圧初期は、休止する間もなく（ＡＮＤゲートが働く時間）昇圧動作が連続するので、ｔＯｎと比較し、ｔＯｆｆ　が短いとコイルに蓄えたエネルギー（電流）を吐き出し切ることができず、つぎのｔＯｎでコイル電流が重畳されていってしまう。
実際には（７）式から判るようにＯＦＦ期間の吐き出し電流の傾きはＶｏ　が大きくなるに従って傾きも大きくなるので、図４の電流の増加率は徐々に減っていくが、重畳電流が非常に大きな値まで達してしまう恐れがある。
【００２３】
図５は本発明の例を示すものである。
昇圧開始時はｔＯｎに比べｔＯｆｆ　の時間を長くとっているので、昇圧初期において昇圧動作が連続してもｔＯｆｆ　の間にｔＯｎエネルギーを吐き出すことができる。
この場合、完全に電流を重畳させないことも可能であるが、昇圧時間が遅くなってしまうので、問題のないレベルでｔＯｎ時間に比べてｔＯｆｆ　を決定すれば良い。
【００２４】
図６は昇圧完了後に分周回路による５０％デューティのハードクロックに切り替えた場合の説明図である。
ｔＯｎとｔＯｆｆ　の時間が同一であっても回路電流を保持すれば良いので、帰還により昇圧クロックはゲートされて実質、数％程度のデューティとなる。したがって重畳電流が増大していくことにはならない。
【００２５】
図７は昇圧クロックをソフトウエアで形成するためのフロー例を示す図である。
昇圧開始（ステップ（以下「Ｓ」という）１）により、クロック出力をＩ／Ｏ出力に設定する（Ｓ２）。回数設定Ｎ（自然数）が読み取られ（Ｓ３）、出力は”Ｈ”となる（Ｓ４）。待ち時間ａを経て（Ｓ５）つぎに出力は”Ｌ”となる（Ｓ６）。待ち時間ｂを経て（Ｓ７）、Ｎ＝Ｎ−１の演算が行われる（Ｓ８）。そしてＮ＝０であるか否か判断する（Ｓ９）。Ｎ＝０でなければ、Ｓ３に戻る。Ｎ＝０であれば、クロック出力を分周器１２５ＫＨｚ出力に設定し、終了する（Ｓ１０，１１）。
本例では昇圧完了を予め設定した見込み時間で完了とみなし、ハードクロックに切り替えるフローとしたが、電圧検出器等を用いて５Ｖ昇圧完了を電圧で検出しハードクロックに切り替えても良い。
【００２６】
図８は、昇圧回路の昇圧電圧と昇圧クロックの状態を示すグラフである。
電源電圧ＶＥＥは３Ｖであり、昇圧開始はソフトクロック発生部６からのソフトにより形成されるクロックを用いる。周期６３ｋＨｚで、デューティ３０％である。出力が５Ｖに達すると、クロックは切り替えられ、分周回路４からのクロックが用いられる。
【００２７】
図９は、本発明による電源回路の昇圧中の波形を示す図、図１０は、従来の電源回路の昇圧中の波形を示す図である。
図９，図１０において（ａ）は昇圧クロック波形，コレクタ電圧およびコイル電流の動作を示す波形図、（ｂ）は（ａ）の○で囲んだ部分の時間軸を拡大した図である。
従来例の図１０（ｂ）のスイッチングトランジスタのＯＮ−ＯＦＦの比率は１：１である。充放電する電流ＩＬ　はスイッチングトランジスタＯＮのとき、コイルにエネルギーとして蓄えられた電流はスイッチングトランジスタのＯＦＦの時間が短いので、エネルギーを放出し切れず電流が残る。再びスイッチングを繰り返すことにより電流が重畳されて過大な電流が流れることになりコイルやスイッチングトランジスタに過剰のストレスがかかる。
【００２８】
図９（ｂ）において、昇圧時は、ソフトによるクロックを用いデューティ比を下げてある（スイッチングトランジスタのＯＮ−ＯＦＦの比率５：１１）。これにより、昇圧速度は遅くなるが、ＯＮ時間と比較し、ＯＦＦ時間を長くとっているので、コイル電流が重畳されにくくなっている。したがってコイル電流のピークを下げることができ、コイルやスイッチングトランジスタへの過剰なストレスを防止できる。
【００２９】
所定電圧に達すると、昇圧クロックをソフトウエア上で生成するクロックから分周回路でハード的に生成するクロックに切り替える。昇圧を完了すると、大きな負荷はなく本来の回路消費電流ＩＷ　を維持できれば良いので、帰還回路により昇圧クロックがゲートされ、５０％デューティであっても実際にスイッチングトランジスタを駆動する信号は数％程度のデューティになるので重畳電流が増大するという問題も発生しない。また、昇圧完了後、カメラが動作開始するときは、ソフトウエア上、昇圧には関与しないのでＣＰＵのパフォーマンスを低下させることもない。
【００３０】
【発明の効果】
以上、説明したように本発明は、インダクタンス成分に流す電流をＯＮ−ＯＦＦし、その電圧の一部をフィードバックすることにより整流用素子で整流した電流による電圧をコンデンサに蓄え、所定電圧を得る昇圧回路において、昇圧開始時はソフトにより発生するクロックを用い、その後にハードにより発生するクロックに切り替えるように構成したものである。
したがって、昇圧過程において、昇圧回路の負荷への過大なストレスの発生は解消される。このため昇圧回路に用いるコイルやコンデンサの容量を小さくでき、回路の小形化を実現でき、コイルやコンデンサの容量を小さくできるため電源回路も安価となる。また、所定電圧に達した後は、ハードによりクロックを発生させ、負荷に対応する電流の供給能力を確保できるので、カメラシステム動作中にＣＰＵき昇圧制御の負担が発生することはない。
また、昇圧部分の制御をソフトウエアで形成したので、回路変更があっても柔軟に対応できハードの共通化や不具合が生じた場合にソフトウエアでの微調整も可能となる。
【図面の簡単な説明】
【図１】本発明によるカメラの電源回路の実施の形態を示すブロック図である。
【図２】図１の昇圧回路の詳細を示す回路図である。
【図３】図２の回路の動作原理を説明するための図である。
【図４】従来回路の昇圧開始初期の状態を示す波形図である。
【図５】本発明の昇圧開始初期の状態を示す波形図である。
【図６】昇圧完了後に分周回路による５０％デューティのハードクロックに切り替えた場合の説明図である。
【図７】昇圧クロックをソフトウエアで形成する流れを説明するためのフローチャートである。
【図８】昇圧回路の昇圧電圧と昇圧クロック状態を示すグラフである。
【図９】本発明による電源回路の昇圧回路の各部分の波形を示す図である。
【図１０】従来の電源回路の昇圧回路の各部分の波形を示す図である。
【符号の説明】
１　ＣＰＵ
２　昇圧回路
３　発振子（水晶振動子）
４　分周回路
５　電池
７　基準電圧
８　コンパレータ
９　ＡＮＤ回路
１０　コイル
１１　トランジスタ（スイッチング素子）
１２　ダイオード
１３　電解コンデンサ
【図１】
2004118147.tif 000003
【図２】
2004118147.tif 000004
【図３】
2004118147.tif 000005
【図４】
2004118147.tif 000006
【図５】
2004118147.tif 000007
【図６】
2004118147.tif 000008
【図７】
2004118147.tif 000009
【図８】
2004118147.tif 000010
【図９】
2004118147.tif 000011
【図１０】
2004118147.tif 000012