(57)【要約】【課題】現在市販のサンプリング・オシロスコープでは測定困難な高速ＩＣの信号波形の測定を行うことができ、従来以上の高速ＩＣを先行して開発することができるようにしたサンプリング回路を提供する。【解決手段】共鳴トンネル・ダイオード２２とＨＥＭＴ２３を並列接続してサンプリング・ゲート２１を構成し、被測定信号ＳＩＧを基準電圧Ｖｒｅｆに重畳させてＨＥＭＴ２３のゲートに印加すると共に、トリガ・パルスＴＰを共鳴トンネル・ダイオード１９に印加し、共鳴トンネル・ダイオード１９の高速スイッチ特性により時間幅の狭いストローブ・パルスＳＰを発生させ、このストローブ・パルスＳＰをキャパシタ２０を介して共鳴トンネル・ダイオード２２のアノードに印加する。【選択図】　　図１
2004085248.tif 000002
【特許請求の範囲】
【請求項１】
負性抵抗素子とトランジスタが並列接続され、前記トランジスタのゲート又はベースに被測定信号が印加され、前記トランジスタのドレイン又はコレクタにストローブ・パルスが印加されるサンプリング・ゲートを有することを特徴とするサンプリング回路。
【請求項２】
前記被測定信号は、電圧値を可変とされた基準電圧に重畳されて前記トランジスタのゲート又はベースに印加されることを特徴とする請求項１記載のサンプリング回路。
【請求項３】
前記ストローブ・パルスは、容量を介して前記トランジスタのドレイン又はコレクタに印加されることを特徴とする請求項１記載のサンプリング回路。
【請求項４】
前記サンプリング・ゲートの後段にアンプを設けていることを特徴とする請求項１記載のサンプリング回路。
【請求項５】
前記被測定信号は集積回路の信号であり、前記サンプリング・ゲートは前記集積回路と同一チップ上に作製されていることを特徴とする請求項１記載のサンプリング回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光通信用ＩＣ（ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ）等の高速ＩＣを開発する場合等において、ＩＣの信号波形を測定する場合に使用して好適なサンプリング回路に関する。
【０００２】
近年、ＧａＡｓ等の化合物半導体が高速動作可能なデバイスとして開発され、１０Ｇｂｐｓの光通信システムで実用化されている。更に高速の４０Ｇｂｐｓ以上の光通信システム用のデバイスとして、微細化したＩｎＰ系のＨＥＭＴやＨＢＴあるいはＳｉＧｅバイポーラ・トランジスタ等を用いた高速ＩＣの研究開発も進んでいる。
【０００３】
また、ＩＣの高速化手法として、共鳴トンネル・トランジスタ（ＲＴＤ）とＨＥＭＴやＨＢＴ等のトランジスタを並列接続した単安定−双安定遷移論理ゲート（ＭＯＢＩＬＥ：Ｍｏｎｏｓｔａｂｌｅ−Ｂｉｓｔａｂｌｅ　Ｔｒａｎｓｉｔｉｏｎ　Ｌｏｇｉｃ　Ｅｌｅｍｅｎｔ）　が提案されている（信学技報．ＴＥＣＨＮＩＣＡＬ　ＲＥＰＯＲＴ　ＯＦ　ＩＥＩＣＥ．　ＥＤ９７−１９８．　ＭＷ９７−１５２，　ＩＣＤ９７−２１２（１９９８−０１））。
【０００４】
ところで、高速ＩＣを測定評価するためには、被測定信号のサンプリングの周波数を被測定信号の周波数よりも低くするサンプリング・オシロスコープが必須である。しかし、現在市販されているサンプリング・オシロスコープは帯域上限が５０ＧＨｚであり、８０Ｇｂｐｓ用の高速ＩＣや１６０Ｇｂｐｓ用の高速ＩＣを開発するためには、これらの測定評価技術が重要となってきている。
【０００５】
【従来の技術】
図６は現在市販されているサンプリング・オシロスコープに用いられている従来のサンプリング回路の一例を示す回路図である。図６中、１は被測定信号入力端子、２は抵抗、３はサンプリング・ゲートをなすダイオード・ブリッジであり、４〜７はダイオードである。
【０００６】
また、８は江崎ダイオード等の負性抵抗素子、９、１０は負性抵抗素子８とダイオード・ブリッジ３とを結合するキャパシタ、１１はサンプリングした被測定信号の電位をホールドするキャパシタ、１２は高入力インピーダンスを有するアンプである。
【０００７】
図６に示す従来のサンプリング回路は、負性抵抗素子８を用いて時間幅の狭いストローブ・パルスＳＰを発生し、このストローブ・パルスＳＰをダイオード・ブリッジ３に与えて、被測定信号をストローブ・パルスＳＰで決まる時間幅で取り出すというものである。
【０００８】
【発明が解決しようとする課題】
図６に示す従来のサンプリング回路では、ダイオード・ブリッジ３を構成するダイオード４〜７は、電流−電圧特性の順方向の立ち上がりを鋭くして、オン／オフ比を高くとる必要がある。
【０００９】
このようなダイオードは、ＩｎＰ系のＨＥＭＴやＨＢＴ等を用いた高速ＩＣのプロセスでは作製が困難である。したがって、図６に示す従来のサンプリング回路を用いている現在市販のサンプリング・オシロスコープでは、５０Ｇｂｐｓを超える高速ＩＣの測定評価を行うことができないという問題点があった。
【００１０】
本発明は、かかる点に鑑み、現在市販のサンプリング・オシロスコープでは測定困難な高速ＩＣの信号波形の測定を行うことができ、従来以上の高速ＩＣを先行して開発することができるようにしたサンプリング回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明のサンプリング回路は、負性抵抗素子とトランジスタが並列接続され、前記トランジスタのゲート又はベースに被測定信号が印加され、前記トランジスタのドレイン又はコレクタにストローブ・パルスが印加されるサンプリング・ゲートを有するというものである。
【００１２】
本発明によれば、サンプリング・ゲートは負性抵抗素子とトランジスタを並列接続して構成されるので、時間幅の狭いストローブ・パルスによって被測定信号のサンプリングを行うことができ、しかも、被測定信号発生源がＩＣチップの場合には、サンプリング・ゲートを被測定信号発生源と同一のＩＣチップ上に作製することができる。したがって、現在市販のサンプリング・オシロスコープでは測定困難な高速ＩＣの信号波形の測定を行うことができる。
【００１３】
【発明の実施の形態】
以下、図１〜図５を参照して、本発明の第１実施形態〜第３実施形態について説明する。
【００１４】
（第１実施形態・・図１〜図３）
図１は本発明の第１実施形態を被測定信号発生源及びサンプリング・オシロスコープと共に示す回路図である。図１中、１３は各周期の波形を同一とする被測定信号ＳＩＧを発生する被測定信号発生源、１４は基準電圧Ｖｒｅｆを出力する可変基準電圧発生源、１５は本発明の第１実施形態（サンプリング回路）、１６はトリガ・パルスＴＰを出力するトリガ・パルス発生源、１７は電源電圧Ｖｄｄを出力する電源電圧発生源、１８はオシロスコープである。
【００１５】
本発明の第１実施形態１５において、１９はトリガ・パルス発生源１６からのトリガ・パルスＴＰを受けて時間幅の狭いストローブ・パルスＳＰを発生するストローブ・パルス発生回路を構成する共鳴トンネル・ダイオード、２０はＭＩＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）構造のキャパシタ、２１はサンプリング・ゲートであり、２２はＩｎＡｌＡｓ／ＩｎＧａＡｓ／ＩｎＡｌＡｓ構造の二重障壁構造で作製した共鳴トンネル・ダイオード、２３はＩｎＰ系のＨＥＭＴ、２４はサンプリング・ゲート２１の負荷をなす抵抗である。
【００１６】
図２はサンプリング・ゲート２１の電流―電圧特性を示す図（オシロスコープの画像）であり、縦軸に共鳴トンネル・ダイオード２２及びＨＥＭＴ２３に流れる電流の合計値、横軸に共鳴トンネル・ダイオード２２のアノード電圧（ＨＥＭＴ２３のドレイン電圧）を取っている。図２中の特性曲線は、上から順に、ＨＥＭＴ２３のゲート電圧が０Ｖ、−０．１Ｖ、−０．２Ｖ、−０．３Ｖ、−０．４Ｖ、−０．５Ｖの場合であり、閾値（ピーク電流）が変調されていることが分かる。
【００１７】
本発明の第１実施形態１５においては、被測定信号ＳＩＧのサンプリングを行う場合、被測定信号ＳＩＧを基準電圧Ｖｒｅｆに重畳させてＨＥＭＴ２３のゲートに印加すると共に、トリガ・パルスＴＰを共鳴トンネル・ダイオード１９に印加し、共鳴トンネル・ダイオード１９の高速スイッチ特性により時間幅の狭いストローブ・パルスＳＰを発生させ、このストローブ・パルスＳＰをキャパシタ２０を介して共鳴トンネル・ダイオード２２のアノードに印加する。
【００１８】
この場合、図３Ａに示すように、例えば、まず、時刻０、すなわち、被測定信号ＳＩＧの第１周期の時刻０のタイミングでストローブ・パルスＳＰを共鳴トンネル・ダイオード２２のアノードに印加する場合には、第ｎ周期（但し、ｎは２以上の整数）の被測定信号ＳＩＧには、時刻［（ｎ−１）Ｔ＋（ｎ−１）ΔＴ］、すなわち、被測定信号ＳＩＧの第ｎ周期の時刻（ｎ−１）ΔＴのタイミングでストローブ・パルスＳＰを共鳴トンネル・ダイオード２２のアノードに印加するようにする。但し、Ｔは被測定信号ＳＩＧの周期、ΔＴは被測定信号ＳＩＧの波形を測定するために必要な時間である。
【００１９】
例えば、２回目のサンプリングでは、時刻［Ｔ＋ΔＴ］、すなわち、被測定信号ＳＩＧの第２周期の時刻ΔＴのタイミングでストローブ・パルスＳＰを共鳴トンネル・ダイオード２２のアノードに印加し、３回目のサンプリングでは、時刻［２Ｔ＋２ΔＴ］、すなわち、被測定信号ＳＩＧの第３周期の時刻２ΔＴのタイミングでストローブ・パルスＳＰを共鳴トンネル・ダイオード２２のアノードに印加する。以下、同様に動作を基準電圧Ｖｒｅｆの電圧値を変化させて繰り返す。
【００２０】
ここで、サンプリング・ゲート２１の閾値をＶｔｈとすると、サンプリング・ゲート２１の閾値Ｖｔｈは、図３Ｂ及び図３Ｃに示すように、ストローブ・パルスＳＰが与えられると、これに対応して低くなる。そこで、サンプリング時の被測定信号ＳＩＧの電圧をＶｓｉｇとすると、図３Ｂに示すように、基準電圧Ｖｒｅｆの電圧値がＶｒｅｆ１のとき、サンプリング・ゲート２１の出力が論理０であった場合には、Ｖｒｅｆ１＋Ｖｓｉｇ＜Ｖｔｈとなる。これに対して、図３Ｃに示すように、基準電圧Ｖｒｅｆの電圧値がＶｒｅｆ２（＞Ｖｒｅｆ１）のとき、サンプリング・ゲート２１の出力が論理１であった場合には、Ｖｒｅｆ２＋Ｖｓｉｇ＞Ｖｔｈとなる。
【００２１】
すなわち、Ｖｔｈ−Ｖｒｅｆ２＜Ｖｓｉｇ＜Ｖｔｈ−Ｖｒｅｆ１となる。そこで、基準電圧Ｖｒｅｆの電圧値をＶｒｅｆ１からＶｒｅｆ２に向かって変化させることによってサンプリング・ゲート２１にスイッチングを起こさせ、スイッチングが起きた時の基準電圧Ｖｒｅｆの電圧値をＶｘとすると、Ｖｓｉｇは、Ｖｓｉｇ＝Ｖｔｈ−Ｖｘで求めることができる。
【００２２】
なお、Ｖｘは、具体的には、例えば、基準電圧Ｖｒｅｆを変化させるごとに、ストローブ・パルスＳＰを図３Ａに示すタイミングでサンプリング・ゲート２１に与える工程を繰り返し、サンプリング・ゲート２１の出力値が論理０となる確率と論理１となる確率が共に５０％となるときの基準電圧Ｖｒｅｆの値を測定することにより得ることができる。
【００２３】
本発明の第１実施形態１５によれば、サンプリング・ゲート２１を共鳴トンネル・ダイオード２２とＨＥＭＴ２３を並列接続して構成しているので、共鳴トンネル・ダイオード１９から出力される時間幅の狭いストローブ・パルスＳＰによって被測定信号ＳＩＧのサンプリングを行うことができる。
【００２４】
しかも、被測定信号発生源１３がＩｎＰ系のＨＥＭＴを用いた高速ＩＣの場合には、本発明の第１実施形態１５を被測定信号発生源１３が作製された同一のＩＣチップに作製することができ、被測定信号ＳＩＧをＩＣチップ外に取り出すことなくサンプリングすることができる。すなわち、被測定信号ＳＩＧをＩＣチップ外に取り出してサンプリングするように構成する場合に発生する波形歪が含まれない被測定信号ＳＩＧについてサンプリングを行うことができる。
【００２５】
したがって、本発明の第１実施形態１５によれば、現在市販のサンプリング・オシロスコープでは測定困難な高速ＩＣの信号波形の測定を行うことができ、従来以上の高速ＩＣを先行して開発することができる。
【００２６】
（第２実施形態・・図４）
図４は本発明の第２実施形態を被測定信号発生源及びサンプリング・オシロスコープと共に示す回路図である。本発明の第２実施形態２５は、図１に示すＭＩＭ構造のキャパシタンス２０の代わりに、ダイオード２６〜２９の容量を用いるようにし、その他については、図１に示す本発明の第１実施形態１５と同様に構成したものである。
【００２７】
本発明の第２実施形態２５によれば、サンプリング・ゲート２１を共鳴トンネル・ダイオード２２とＨＥＭＴ２３を並列接続して構成しているので、共鳴トンネル・ダイオード１９から出力される時間幅の狭いストローブ・パルスＳＰによって被測定信号ＳＩＧのサンプリングを行うことができる。
【００２８】
しかも、被測定信号発生源１３がＩｎＰ系のＨＥＭＴを用いた高速ＩＣの場合には、本発明の第２実施形態２５を被測定信号発生源１３が作製された同一のＩＣチップに作製することができ、被測定信号ＳＩＧをＩＣチップ外に取り出すことなくサンプリングすることができる。すなわち、被測定信号ＳＩＧをＩＣチップ外に取り出してサンプリングするように構成する場合に発生する波形歪が含まれない被測定信号ＳＩＧについてサンプリングを行うことができる。
【００２９】
したがって、本発明の第２実施形態２５によれば、現在市販のサンプリング・オシロスコープでは測定困難な高速ＩＣの信号波形の測定を行うことができ、従来以上の高速ＩＣを先行して開発することができる。
【００３０】
（第３実施形態・・図５）
図５は本発明の第３実施形態を被測定信号発生源及びサンプリング・オシロスコープと共に示す回路図である。本発明の第３実施形態３０は、ダイオード２６〜２９に対して逆極性に配置したダイオード３０〜３３を接続し、その他については、図４に示す本発明の第２実施形態２５と同様に構成したものである。
【００３１】
本発明の第３実施形態によれば、サンプリング・ゲート２１を共鳴トンネル・ダイオード２２とＨＥＭＴ２３を並列接続して構成しているので、共鳴トンネル・ダイオード１９から出力される時間幅の狭いストローブ・パルスＳＰによって被測定信号ＳＩＧのサンプリングを行うことができる。
【００３２】
しかも、被測定信号発生源１３がＩｎＰ系のＨＥＭＴを用いた高速ＩＣの場合には、本発明の第３実施形態３０を被測定信号発生源１３が作製された同一のＩＣチップに作製することができ、被測定信号ＳＩＧをＩＣチップ外に取り出すことなくサンプリングすることができる。すなわち、被測定信号ＳＩＧをＩＣチップ外に取り出してサンプリングするように構成する場合に発生する波形歪が含まれない被測定信号ＳＩＧについてサンプリングを行うことができる。
【００３３】
したがって、本発明の第３実施形態３０によれば、現在市販のサンプリング・オシロスコープでは測定困難な高速ＩＣの信号波形の測定を行うことができ、従来以上の高速ＩＣを先行して開発することができる。
【００３４】
なお、上述の実施形態では、サンプリング・ゲート２１を共鳴トンネル・ダイオード２２とＨＥＭＴ２３の並列接続で構成した場合について説明したが、この代わりに、共鳴トンネル・ダイオードとＨＢＴの並列接続で構成するようにしても良い。この場合には、被測定信号ＳＩＧをＨＢＴのベースに印加すると共に、ストローブ・パルスＳＰをキャパシタ又はダイオードを介してＨＢＴのコレクタに印加する。
【００３５】
また、上述の実施形態では、ストローブ・パルス発生回路を構成する共鳴トンネル・ダイオード１９とサンプリング・ゲート２１の容量結合をキャパシタやダイオードの容量を利用して行っているが、トランジスタのゲート・ドレイン間容量又はゲート・ソース間容量又はこれら両方を用いて行うようにしても良い。また、サンプリング・ゲート２１の後段にアンプを設け、このアンプも被測定信号発生源１３が作製された同一のＩＣチップに作製するようにしても良い。
【００３６】
【発明の効果】
以上のように、本発明によれば、サンプリング・ゲートは、負性抵抗素子とトランジスタを並列接続して構成するとしたことにより、時間幅の狭いストローブ・パルスによって被測定信号のサンプリングを行うことができ、しかも、被測定信号発生源がＩＣチップの場合には、サンプリング・ゲートを被測定信号発生源と同一のＩＣチップ上に作製することができるので、現在市販のサンプリング・オシロスコープでは測定困難な高速ＩＣの信号波形の測定を行うことができ、従来以上の高速ＩＣを先行して開発することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を被測定信号発生源及びオシロスコープと共に示す回路図である。
【図２】本発明の第１実施形態が備えるサンプリング・ゲートの電流―電圧特性を示す図である。
【図３】本発明の第１実施形態の動作を説明するための図である。
【図４】本発明の第２実施形態を被測定信号発生源及びオシロスコープと共に示す回路図である。
【図５】本発明の第３実施形態を被測定信号発生源及びオシロスコープと共に示す回路図である。
【図６】従来のサンプリング回路の一例を示す回路図である。
【符号の説明】
１…被測定信号入力端子
２…抵抗
３…ダイオード・ブリッジ
４〜７…ダイオード
８…負性抵抗素子
９、１０、１１…キャパシタ
１２…アンプ
１３…被測定信号発生源
１４…基準電圧発生源
１５…本発明の第１実施形態
１６…トリガ・パルス発生源
１７…電源電圧発生源
１８…オシロスコープ
１９…共鳴トンネル・ダイオード
２０…キャパシタ
２１…サンプリング・ゲート
２２…共鳴トンネル・ダイオード
２３…ＨＥＭＴ
２４…抵抗
２５…本発明の第２実施形態
２６〜２９…ダイオード
３０…本発明の第３実施形態
３０〜３３…ダイオード
【図１】
2004085248.tif 000003
【図２】
2004085248.tif 000004
【図３】
2004085248.tif 000005
【図４】
2004085248.tif 000006
【図５】
2004085248.tif 000007
【図６】
2004085248.tif 000008