(57)【要約】【課題】複数のデバイスを制御する際に、マスターデバイスの負担を増加させることなく、一部のデバイスに対して適応的な処理を実現する。【解決手段】複数のスレーブデバイス固有の識別アドレスを有するデータ及びクロックを生成するマスターデバイスと、クロック及びデータを入力とし識別アドレスを認識することにより第１のスレーブデバイスに対するデータを置換するデータ置換装置と、データ置換装置から出力される置換データ及び第２のクロックを入力とする第１のスレーブデバイスと、マスターデバイスから出力されるクロック及びデータを入力とする第２のスレーブデバイスとを備えることを特徴とするデータ転送装置。【選択図】　図１
2004118286.tif 000002
【特許請求の範囲】
【請求項１】
複数のスレーブデバイス固有の識別アドレスを有するデータ及びクロックを生成するマスターデバイスと、
前記クロック及び前記データを入力とし識別アドレスを認識することにより第１のスレーブデバイスに対するデータを置換するデータ置換装置と、
前記データ置換装置から出力される置換データ及び第２のクロックを入力とする前記第１のスレーブデバイスと、
前記マスターデバイスから出力されるクロック及びデータを入力とする第２のスレーブデバイスとを備えることを特徴とするデータ転送装置。
【請求項２】
前記マスターデバイスはバースト状にデータ転送を行い、前記第１のスレーブデバイスへの一連のデータ転送が終わったことを示すデータ転送終了信号を発生し、一定の期間前記第１のスレーブデバイスへのデータ転送を行わないことを特徴とする請求項１記載のデータ転送装置。
【請求項３】
前記マスターデバイスは前記第１のスレーブデバイスへの一連のデータ転送を開始することを示すデータ転送開始信号を発生し、一定の期間前記第１のスレーブデバイスへのデータ転送を行わないことを特徴とする請求項１記載のデータ転送装置。
【請求項４】
前記マスターデバイスはデータ転送開始信号とデータ転送終了信号を発生することを特徴とした請求項２及び請求項３記載のデータ転送装置
【請求項５】
前記データはシリアル形式のデータであり、前記データをシリアルパラレル変換するシリアルパラレル変換回路と、
前記シリアルパラレル変換回路から出力されるパラレルデータを入力とし識別アドレスを認識することにより第１のスレーブデバイスに対するデータを置換するデータ置換装置と、
前記データ置換装置から出力されるパラレル置換データ及び第３のクロックを入力とするパラレルシリアル変換回路と、
前記パラレルシリアル変換回路から出力される置換データ及び第２のクロックを入力とする前記第１のスレーブデバイスと、
前記マスターデバイスから出力されるクロック及びデータを入力とする第２のスレーブデバイスとを備えることを特徴とする請求項１記載のデータ転送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マスターデバイスから複数のスレーブデバイスへのデータ転送方式に関するものである。
【０００２】
【従来の技術】
複数のデバイスに対してデータ書き込みを行うためのバス方式として、フィリップ社のＩＩＣバスがある。ＩＩＣバスは、クロックとデータによる２本のバスラインを用いることにより、複数のデバイスにデータを書き込むことが可能なため、多くの家電製品に用いられている。図２に従来のデータ転送装置として、ＩＩＣバスによるデータ転送装置を示す。図２において、２００はマスターデバイス、２０１は第１のスレーブデバイス、２０２は第２のスレーブデバイスである。マスターデバイス１００はクロックとデータを用いて第１のスレーブデバイス及び第２のスレーブデバイスへデータ書き込みを行う。
【０００３】
ＩＩＣバスでは、スレーブアドレス、サブアドレス、書き込みデータをバス上にシリアル状態で伝送し、個々のデバイスはそれぞれのデバイスが持つ識別アドレスと、バスを通して送られてきたスレーブアドレスと一致した場合に、サブアドレスに指定されたアドレスにデータを書き込むこむ。この例では、スレーブデバイスが２個の場合の例を示したが、３個以上の場合も同様な構成になる。
【０００４】
このように、マスターデバイスは複数のスレーブデバイスを制御するため、それぞれのスレーブデバイスに制御に最適なタイミングでデータを書き込む必要がある。また、映像データ、音声データなどスレーブデバイスへの入力信号に応じて最適な制御を行う場合には、マスターデバイスは入力信号に応じて複雑な処理を行い制御データを生成した後、スレーブデバイスにデータを書き込むことになる。このようなことから、マスターデバイスは一般にＣＰＵ，マイクロコンピュータ等のスレーブデバイスの制御を柔軟にかつ容易に行うことができるデバイスを用いることが多い。
【０００５】
【発明が解決しようとする課題】
しかしながら上記の様な構成では、例えばスレーブデバイスに入力される映像信号または音声信号の状態に応じて最適なスレーブデバイスの制御をＩＩＣバス等を用いて行うためには、マスターデバイスの処理内容は複雑になり、マスターデバイスの回路規模を大きくする必要があった。このため、スレーブデバイスは複雑な高機能なデバイスを用いることになり、コストが上がる原因になっていた。
【０００６】
また、スレーブデバイスの制御を専用の制御デバイスを用いて制御する場合には、対象となるスレーブデバイスのデータ書き込みを全てマスターデバイスに替わって行う必要があり、これもまた制御デバイスの回路規模は大きくなる傾向にあった。
【０００７】
本発明は上述の欠点に鑑みてなされたもので、その目的は、低コストでマスターデバイスの負担を増やすことなく、スレーブデバイスの制御を行うことのできるデータ転送装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１記載の発明によるデータ転送装置は、複数のスレーブデバイス固有の識別アドレスを有するデータ及びクロックを生成するマスターデバイスと、クロック及びデータを入力とし識別アドレスを認識することにより第１のスレーブデバイスに対するデータを置換するデータ置換装置と、データ置換装置から出力される置換データ及び第２のクロックを入力とする第１のスレーブデバイスと、マスターデバイスから出力されるクロック及びデータを入力とする第２のスレーブデバイスとを備えるものである。
【０００９】
請求項２記載の発明によるデータ転送装置は、請求項１記載のデータ転送装置において、前記マスターデバイスはバースト状にデータ転送を行い、前記第１のスレーブデバイスへの一連のデータ転送が終わったことを示すデータ転送終了信号を発生し、一定の期間前記第１のスレーブデバイスへのデータ転送を行わないことを特徴とするものである。
【００１０】
請求項３記載の発明によるデータ転送装置は、請求項１記載のデータ転送装置において、前記マスターデバイスは前記第１のスレーブデバイスへの一連のデータ転送を開始することを示すデータ転送開始信号を発生し、一定の期間前記第１のスレーブデバイスへのデータ転送を行わないことを特徴とするものである。
【００１１】
請求項４記載の発明によるデータ転送装置は、請求項２記載のデータ転送装置及び請求項３記載のデータ転送装置において、前記マスターデバイスはデータ転送開始信号とデータ転送終了信号を発生することを特徴とするものである。
【００１２】
請求項５記載の発明によるデータ転送装置は、前記データはシリアル形式のデータであり、前記データをシリアルパラレル変換するシリアルパラレル変換回路と、前記シリアルパラレル変換回路から出力されるパラレルデータを入力とし識別アドレスを認識することにより第１のスレーブデバイスに対するデータを置換するデータ置換装置と、前記データ置換装置から出力されるパラレル置換データ及び第３のクロックを入力とするパラレルシリアル変換回路と、前記パラレルシリアル変換回路から出力される置換データ及び第２のクロックを入力とする前記第１のスレーブデバイスと、前記マスターデバイスから出力されるクロック及びデータを入力とする第２のスレーブデバイスとを備えることを特徴とするものである。
【００１３】
【発明の実施の形態】
（実施の形態１）
請求項１に記載された発明の実施の形態について図１を用いて説明する。図１において、１００はマスターデバイスであり、１０１はデータ置換装置であり。１０２は第１のスレーブデバイスであり、１０３は第２のスレーブデバイスである。
【００１４】
マスターデバイス１００は、クロック及びデータを生成し、第１のスレーブデバイス１０２及び第２のスレーブデバイス１０３へ制御データを書き込む。このとき、クロックとデータは、例えばＩＩＣバス規格のようにデータはクロックに同期したものであり、スレーブデバイスの識別アドレスを含むものとする。
【００１５】
第２のスレーブデバイス１０３は、マスターデバイス１００から直接入力されるクロックとデータにより、第２のスレーブデバイス１０３に割り当てられた識別アドレスに一致したデータのみ取り込む。
【００１６】
一方、データ置換装置１０１は、マスターデバイス１００から入力されるクロック及びデータを入力として、第１のスレーブデバイス１０２を制御するため、第１のスレーブデバイス１０２に割り当てられた識別アドレスに一致したデータの中で、あらかじめ定められたデータの置換を行う。また、マスターデバイス１００から出力されるクロックとデータと同様な形式で、データ置換装置１０１から第２のクロックと置換データが出力される。
【００１７】
第２のスレーブデバイス１０２は、第１のスレーブデバイス１０２１０３がデータを取り込むのと同様に、第２のクロックと置換データを入力として、第１のスレーブデバイス１０２に割り当てられた識別アドレスに一致したデータのみ取り込む。このように、マスターデバイス１００から第１のスレーブデバイス１０２への書き込みデータの中で、データ置換装置１０１によって第１のスレーブアドレスの制御を行うために一部のデータが置換されるが、残りのデータはマスターデバイス１００から書き込まれるデータが第１のスレーブデバイス１０２に書き込まれる。
【００１８】
従って、第１のスレーブデバイス１０２への適応的な制御を行う際に、制御に関係のないデータに関してはマスターデバイス１００から書き込まれるデータが第１のスレーブデバイス１０２に書き込まれ、一方、制御に必要なデータのみデータ置換装置１０１にてデータの置換が行われたのち、第１のスレーブデバイス１０２に書き込まれる。このようにして、データ置換装置１０１が第１のスレーブデバイス１０２を制御することになる。
【００１９】
データ転送一つの例を図３に示す。ここで、マスターデバイス１００から出力されるデータには、スレーブデバイスを識別するためのスレーブアドレスと、各デバイス毎に保持できるデータのアドレスを表すサブアドレスと、各サブアドレスのデータをシリーズに送り出すものとする。
【００２０】
例えば、図３に示すように、ＡＤ−１は第１のスレーブデバイス１０２のスレーブアドレスを示し、ＡＤ−２は第２のスレーブデバイスのスレーブアドレスを示す。また、スレーブアドレスに続くＳＡＤで始まる値はサブアドレスを示す。さらに、サブアドレスに続くＤａｔａで始まる値は各サブアドレスに書き込むデータ値を示す。ＡＤ−１、ＳＡＤ−１、Ｄａｔａ−Ｂとシリーズに転送することにより、第１のスレーブデバイス１０２（ＡＤ−１）のサブアドレス（ＳＡＤ−１）にＤａｔａ−Ｂというデータを転送することを意味する。データ置換装置により第１のスレーブデバイス１０２のサブアドレスＳＡＤ−１とＳＡＤ−２のデータがそれぞれ置換され、第２のクロックと置換データが得られる。
【００２１】
なお、実施の形態１においては、データは全てマスターデバイス１００からスレーブデバイスへ書き込まれる場合を示したが、ＩＩＣバスのようにスレーブデバイスがマスターデバイス１００からデータを読み出すことも可能な双方向バスの場合においても、同様な構成で実現することが可能である。
【００２２】
また、第１のスレーブデバイス１０２及び第２のスレーブデバイス１０３が複数存在し、スレーブアドレスがそれぞれのスレーブデバイスの制御を行う必要がある場合においても、同様な構成で実現することが可能である。
【００２３】
（実施の形態２）
つぎに、請求項２に記載された発明の実施の形態について説明する。このデータ転送装置の構成は、請求項１に記載された発明の実施の形態（図１）と同じであり、マスターデバイス１００は第１のスレーブデバイス１０２への一連のデータ転送が終わったことを示すデータ転送終了信号を発生し、一定の期間第１のスレーブデバイス１０２へのデータ転送を行わないことを特徴とする。
【００２４】
このように、マスターデバイス１００から第１のスレーブデバイス１０２への転送を行った後にある一定の期間が保証されることにより、データ置換装置１０１は、この期間にマスターデバイス１００から転送されないデータを第１のスレーブデバイス１０２に新たに書き込むことが可能となる。このため、マスターデバイス１００のみでは、不可能であった適応的な制御をスレーブデバイス１０２に対して行うことができる。
【００２５】
このように、マスターデバイス１００から第１のスレーブデバイス１０２への転送が、ある一定期間行われないことを保証することにより、データ置換装置１０１は、この期間にマスターデバイス１００から転送されないデータを第１のスレーブデバイス１０２に新たに書き込むことが可能となる。このため、マスターデバイス１００のみでは、不可能であった適応的な制御をスレーブデバイス１０２に対して行うことができる。
【００２６】
データ転送終了信号の実現手段は、例えば、第１のスレーブデバイス１０２において未使用のサブアドレスのデータを転送させることにより実現することができる。以上の動作を図４を用いて説明する。
【００２７】
図５において第１のスレーブデバイス１０２（ＡＤ−１）に対して転送されているサブアドレス（ＳＡＤ−９９）とデータ値（Ｄａｔａ−Ｚ）は、第１のスレーブデバイス１０２が持っていないサブアドレスであり、データ置換装置１０１がデータ転送終了信号として認識する。データ転送終了信号から一定の期間データ転送が行われないため、この期間に第１のスレーブデバイス１０２に対してサブアドレス（ＳＡＤ−１０）にデータ値（Ｄａｔａ−Ｋ）を転送している。また、データ転送終了信号を検出するまでは、データ置換装置１０１は入力されたデータ及びクロックをデータの置換を行うことなく第２のクロック及び置換データとして出力する。
【００２８】
（実施の形態３）
つぎに、請求項３に記載された発明の実施の形態について説明する。このデータ転送装置の構成は、請求項１に記載された発明の実施の形態（図１）と同じであり、マスターデバイス１００は第１のスレーブデバイス１０２への一連のデータ転送を開始することを示すデータ転送開始信号を発生し、一定の期間第１のスレーブデバイス１０２へのデータ転送を行わないことを特徴とする。
【００２９】
このように、マスターデバイス１００から第１のスレーブデバイス１０２への転送を行う前のある一定の期間が保証されることにより、データ置換装置１０１は、この期間にマスターデバイス１００から転送されないデータを第１のスレーブデバイス１０２に新たに書き込むことが可能となる。このため、マスターデバイス１００のみでは、不可能であった適応的な制御をスレーブデバイス１０２に対して行うことができる。
【００３０】
このように、マスターデバイス１００から第１のスレーブデバイス１０２への転送が、ある一定期間行われないことを保証することにより、データ置換装置１０１は、この期間にマスターデバイス１００から転送されないデータを第１のスレーブデバイス１０２に新たに書き込むことが可能となる。このため、マスターデバイス１００のみでは、不可能であった適応的な制御をスレーブデバイス１０２に対して行うことができる。
【００３１】
データ転送開始信号の実現手段は、例えば、第１のスレーブデバイス１０２において未使用のサブアドレスのデータを転送させることにより実現することができる。以上の動作を図５を用いて説明する。
【００３２】
図５において第１のスレーブデバイス１０２（ＡＤ−１）に対して転送されているサブアドレス（ＳＡＤ−９９）とデータ値（Ｄａｔａ−Ｚ）は、第１のスレーブデバイス１０２が持っていないサブアドレスであり、データ置換装置１０１がデータ転送開始信号として認識する。データ転送開始信号から一定の期間データ転送が行われないため、この期間に第１のスレーブデバイス１０２に対してサブアドレス（ＳＡＤ−１０）にデータ値（Ｄａｔａ−Ｋ）を転送している。また、データ転送開始信号を検出するまでは、データ置換装置１０１は入力されたデータ及びクロックをデータの置換を行うことなく第２のクロック及び置換データとして出力する。
【００３３】
（実施の形態４）
つぎに、請求項４に記載された発明の実施の形態について説明する。このデータ転送装置の構成は、請求項１に記載された発明の実施の形態（図１）と同じであり、マスターデバイス１００はデータ転送開始信号とデータ転送終了信号を発生することを特徴とする。
【００３４】
このような構成を用いることにより、マスターデバイス１００から第１のスレーブデバイス１０２へ書き込むデータ量が多い場合にでも、マスターデバイス１００からの一連のデータ書き込みの開始前または終了後に、データ置換装置１０１から第１のスレーブデバイス１０２へ制御データを書き込むことが可能となり、書き込みの頻度を向上させることができる。
【００３５】
また、スレーブデバイスにおいて映像信号処理を行っている場合などは、スレーブデバイスの制御期間中は映像信号が乱れてしまうことがあるため、垂直帰線期間などにスレーブデバイスへの制御データの書き込みを行うことがある。このような場合に、マスターデバイス１００が垂直帰線期間に第１のスレーブデバイス１０２へのデータ転送を行っている場合にでも、マスターデバイス１００からの一連のデータ書き込みの開始前または終了後に、データ置換装置１０１から第１のスレーブデバイス１０２へ制御データを書き込むことが可能となり、第１のスレーブデバイス１０２への制御の頻度を高めることが可能となる。
【００３６】
（実施の形態５）
つぎに、請求項５に記載された発明の実施の形態について図６を用いて説明する。図６において、３０１はマスターデバイス１００から入力されたクロックとデータのシリアルパラレル変換回路であり、３０２はデータ置換装置１０１から出力されるクロック信号とパラレルデータのパラレルシリアル変換回路である。他は、請求項２記載の発明と同様である。
【００３７】
マスターデバイス１００から出力されるクロック及びデータはＩＩＣバスのようなシリアル形式のデータであり、シリアルパラレル変換回路３０１において、パラレル形式のデータに変換される。パラレル形式のデータを入力としてデータ置換装置１０１において、第１のスレーブデバイス１０２を対象にしたデータの中で特定のデータの置換を行う。置換後のパラレル形式のデータに対し、パラレルシリアル変換回路３０２において、パラレルシリアル変換を行い、シリアル形式の第２のクロックと置換データを生成し、第１のスレーブデバイス１０２の制御を行う。
【００３８】
マスターデバイス１００から出力されるクロックとデータは第２のスレーブデバイス１０３にも入力され、第２のスレーブデバイス１０３の制御を行う。
【００３９】
このような、構成を用いることにより、ＩＩＣバスのようなシリアルバスにおいても、第１のスレーブデバイス１０２への適応的な制御を行う際に、制御に関係のないデータに関してはマスターデバイス１００から書き込まれるデータが第１のスレーブデバイス１０２に書き込まれ、一方、制御に必要なデータのみデータ置換装置１０１にてデータの置換が行われたのち、第１のスレーブデバイス１０２に書き込まれる。このようにして、データ置換装置１０１が第１のスレーブデバイス１０２を制御可能となる。
【００４０】
【発明の効果】
以上のように本発明は、第１のスレーブデバイスへの適応的な制御を行う際に、制御に関係のないデータに関してはマスターデバイスから書き込まれるデータが第１のスレーブデバイスに書き込まれ、一方、制御に必要なデータのみデータ置換装置にてデータの置換が行われたのち、第１のスレーブデバイスに書き込まれる。このようにして、データ置換装置が第１のスレーブデバイスを制御することが可能となり、マスターデバイスへの負担を増加させることなく、データ置換装置が制御を直接行うことが可能なデータ転送装置を構成することができる。
【００４１】
また、比較的容易な回路構成で実現することができ、実用上きわめて有利なものである。
【００４２】
また、請求項２記載のデータ転送装置によれば、マスターデバイスから第１のスレーブデバイスへの転送を行った後にある一定の期間が保証されることにより、データ置換装置は、この期間にマスターデバイスから転送されないデータを第１のスレーブデバイスに新たに書き込むことが可能となる。このため、マスターデバイスのみでは、不可能であった適応的な制御をスレーブデバイスに対して行うことができる。
【００４３】
また、請求項３記載のデータ転送装置によれば、マスターデバイスから第１のスレーブデバイスへの転送を行う前にある一定の期間が保証されることにより、データ置換装置は、この期間にマスターデバイスから転送されないデータを第１のスレーブデバイスに新たに書き込むことが可能となる。このため、マスターデバイスのみでは、不可能であった適応的な制御をスレーブデバイスに対して行うことができる。
【００４４】
また、請求項４記載のデータ転送装置によれば、マスターデバイスからスレーブデバイスへ書き込むデータ量が多い場合またはスレーブデバイスへの書き込みが制限されるような場合に、マスターデバイスからの一連のデータ書き込みの開始前または終了後に、データ置換装置から第１のスレーブデバイスへ制御データを書き込むことが可能となり、書き込みの頻度を向上させることができる。
【００４５】
また、請求項５記載のデータ転送装置によれば、マスターデバイスから出力されるデータがシリアル形式の場合においても、第１のスレーブデバイスへの適応的な制御を行う際に、制御に関係のないデータに関してはマスターデバイスから書き込まれるデータが第１のスレーブデバイスに書き込まれ、一方、制御に必要なデータのみデータ置換装置にてデータの置換が行われたのち、第１のスレーブデバイスに書き込まれる。このようにして、データ置換装置が第１のスレーブデバイスを制御することが可能となり、マスターデバイスへの負担を増加させることなく、データ置換装置が制御を直接行うことが可能なデータ転送装置を構成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のデータ転送装置のブロック図
【図２】従来のデータ転送装置のブロック図
【図３】本発明の第１の実施の形態のデータ転送装置の動作説明図
【図４】本発明の第２の実施の形態のデータ転送装置の動作説明図
【図５】本発明の第３の実施の形態のデータ転送装置の動作説明図
【図６】本発明の第５の実施の形態のデータ転送装置のブロック図
【符号の説明】
１００　マスターデバイス
１０１　データ置換装置
１０２　第１のスレーブデバイス
１０３　第２のスレーブデバイス
２００　マスターデバイス
２０１　第１のスレーブデバイス
２０１　第２のスレーブデバイス
３０１　シリアルパラレル変換回路
３０２　パラレルシリアル変換回路
【図１】
2004118286.tif 000003
【図２】
2004118286.tif 000004
【図３】
2004118286.tif 000005
【図４】
2004118286.tif 000006
【図５】
2004118286.tif 000007
【図６】
2004118286.tif 000008