(57)【要約】【課題】データの漏洩を防止してセキュリティを高めることが可能なデータ処理装置、画像処理装置、及び、メモリを使用する側の処理負荷を低減させることが可能な不揮発性半導体記憶装置を提供する。【解決手段】ＣＰＵ１２は、メインメモリ１４に記憶されているステータス情報を参照し、データが無効になったクラスタがある場合は、そのクラスタのゼロクリアを実行する。ゼロクリアは、フラッシュメモリ２０のゼロクリア対象データをビット反転したデータをＣＰＵ１２で作成し、作成したデータを前記ゼロクリア対象データの記憶領域に書込むことで実現する。ＣＰＵ１２は、また、ステータス情報を参照し、全クラスタがゼロクリア済みになったブロックがある場合は、そのブロック内の全データの消去を行う。【選択図】        図１
2004310220.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性半導体記憶装置を備え、該不揮発性半導体記憶装置の記憶領域を複数のブロックに分け、１つのブロックに複数データを書込み、不要になったデータはブロック単位で消去するデータ処理装置において、
不要になったデータのビット列内の未書込ビット部分に書込を行なう書込制御手段を備えることを特徴とするデータ処理装置。
【請求項２】
不要になったデータをビット反転した反転データを作成する作成手段を備え、
前記書込制御手段は、作成手段で作成した反転データを用いて、前記不要になったデータのビット列内の未書込ビット部分に書込を行なうように構成されていることを特徴とする請求項１記載のデータ処理装置。
【請求項３】
前記書込制御手段によって未書込ビット部分に書込が行われたデータの識別情報を記憶する記憶部を備えることを特徴とする請求項１又は２記載のデータ処理装置。
【請求項４】
ブロック内の全データが不要になった場合に、前記ブロックのデータを消去するように構成されていることを特徴とする請求項１乃至３の何れかに記載のデータ処理装置。
【請求項５】
書込指示、書込先アドレス及び書込データを受付手段で受付け、該受付手段が受付た書込データを前記受付手段が受付た書込先アドレスに書込む不揮発性半導体記憶装置において、
前記受付手段は、未書込ビット部分への書込指示及び書込対象アドレスを受付るように構成されており、
受付手段が未書込ビット部分への書込指示を受付けた場合、受付手段が受付た書込対象アドレスに書込まれているデータのビット列内の未書込ビット部分に書込を行なう書込制御手段を備えることを特徴とする不揮発性半導体記憶装置。
【請求項６】
処理対象の画像データを記憶する不揮発性半導体記憶装置を備え、該不揮発性半導体記憶装置の記憶領域を複数のブロックに分け、１つのブロックに複数画像データを書込み、不要になった画像データはブロック単位で消去する画像処理装置において、
不要になった画像データのビット列内の未書込ビット部分に書込を行なう書込制御手段を備えることを特徴とする画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フラッシュメモリなどの不揮発性半導体記憶装置、不揮発性半導体記憶装置を備えたデータ処理装置及び画像処理装置に関する。
【０００２】
【従来の技術】
ファクシミリ又はＭＦＰなどの画像処理装置（データ処理装置）に備えるメモリとして、電源を切ってもデータを保持できるフラッシュメモリ（不揮発性半導体記憶装置）がある。フラッシュメモリでは、例えば消去単位領域内の全ビットを“１”にすることで消去を行ない、消去したビットを“１”から“０”に電気的に変えることで書込を行っている（例えば、特許文献１参照）。
【０００３】
フラッシュメモリの場合、消去単位領域が例えば６４ｋバイトなど比較的大きいため、一つの消去単位領域（ブロック）に複数のデータを詰合せて記憶することがよく行われている。例えば、一つの消去単位領域を複数のデータ単位領域（クラスタ）に分け、各データ単位領域に夫々データを格納することにより、記憶容量を効率的に使用することが可能になる。
【０００４】
【特許文献１】
特開２０００−９０６７８号公報
【０００５】
【発明が解決しようとする課題】
上述したように、データの消去は消去単位領域ごとに行なうため、消去単位領域に格納されている全データ（全データ単位領域）が不要になるまで、データ消去は実行できない。そのため、消去単位領域内に有効なデータが残っている限りデータ消去は実行できず、他の不要になったデータは記憶されたままになる。
【０００６】
また、データ消去に先立って、消去単位領域内の全ビットを“０”にクリア（ゼロクリア）するプレライト処理を行うことにより、消去単位領域を一括消去した際の特性（電位）を揃える場合もある。しかし、この場合も消去単位領域内の全データが消去可能になるまで、プレライト処理は行なえず、不要なデータはフラッシュメモリに残っている。
【０００７】
不要になったデータがフラッシュメモリにそのまま残っている場合、フラッシュメモリから前記不要になったデータが不正に読出される可能性があり、セキュリティ面で問題がある。
【０００８】
本発明は斯かる事情に鑑みてなされたものであり、不要になったデータのビット列内の未書込ビット部分に書込を行うことにより、データの漏洩を防止してセキュリティを高めることが可能なデータ処理装置及び画像処理装置を提供することを目的とする。
【０００９】
また、本発明は、メモリ側で書込対象アドレスの未書込ビット部分に書込を行うことにより、メモリを使用する側の処理負荷を低減させることが可能な不揮発性半導体記憶装置を提供することを他の目的とする。
【００１０】
【課題を解決するための手段】
本発明に係るデータ処理装置は、不揮発性半導体記憶装置を備え、該不揮発性半導体記憶装置の記憶領域を複数のブロックに分け、１つのブロックに複数データを書込み、不要になったデータはブロック単位で消去するデータ処理装置において、不要になったデータのビット列内の未書込ビット部分に書込を行なう書込制御手段を備えることを特徴とする。
【００１１】
本発明に係るデータ処理装置は、不要になったデータをビット反転した反転データを作成する作成手段を備え、前記書込制御手段は、作成手段で作成した反転データを用いて、前記不要になったデータのビット列内の未書込ビット部分に書込を行なうように構成されていることを特徴とする。
【００１２】
本発明に係るデータ処理装置は、前記書込制御手段によって未書込ビット部分に書込が行われたデータの識別情報を記憶する記憶部を備えることを特徴とする。
【００１３】
本発明に係るデータ処理装置は、ブロック内の全データが不要になった場合に、前記ブロックのデータを消去するように構成されていることを特徴とする。
【００１４】
本発明に係る不揮発性半導体記憶装置は、書込指示、書込先アドレス及び書込データを受付手段で受付け、該受付手段が受付た書込データを前記受付手段が受付た書込先アドレスに書込む不揮発性半導体記憶装置において、前記受付手段は、未書込ビット部分への書込指示及び書込対象アドレスを受付るように構成されており、受付手段が未書込ビット部分への書込指示を受付けた場合、受付手段が受付た書込対象アドレスに書込まれているデータのビット列内の未書込ビット部分に書込を行なう書込制御手段を備えることを特徴とする。
【００１５】
本発明に係る画像処理装置は、処理対象の画像データを記憶する不揮発性半導体記憶装置を備え、該不揮発性半導体記憶装置の記憶領域を複数のブロックに分け、１つのブロックに複数画像データを書込み、不要になった画像データはブロック単位で消去する画像処理装置において、不要になった画像データのビット列内の未書込ビット部分に書込を行なう書込制御手段を備えることを特徴とする。
【００１６】
本発明においては、不要になったデータのビット列内の未書込ビット部分に、書込制御手段で書込を行なう。例えば、不要になったデータをビット反転した反転データを作成手段で作成し、作成手段が作成した反転データを用いて、書込制御手段により、前記不要になったデータのビット列内の未書込ビット部分に書込を行なう。例えば、消去状態が“１”の場合は、“１”から“０”に書込を行う。不要なデータのビット列内の未書込ビット部分に書込みを行うことにより、前記不要なデータは元のデータとは異なるデータとなる。また、不要なデータのビット列の全ビットを書込状態にすることにより、データがクリア（ゼロクリア）された状態になる。フラッシュメモリにおいては、“１”から“０”の書込のみを行い、“０”から“１”の書込は実行されない（ブロック単位でまとめて“１”に消去する）ため、データが不要になったクラスタに、前記データをビット反転したデータを書込むことにより、前記クラスタをゼロクリアすることが可能である。不要になったデータに書込みを行ってデータ内容を変更又はゼロクリアすることにより、データのセキュリティが高まる。また、ビット反転したデータを用いて未書込ビット部分の書込を行うため、“０”に“０”を書込んでフラッシュメモリを破壊することを防止できる。
【００１７】
本発明においては、書込制御手段が未書込ビット部分に書込を行ったデータの例えばアドレスなどの識別情報を記憶部に記憶する。未書込ビット部分に書込が行なわれたデータの識別情報が記憶部に記憶されているため、不要になった各データに対する未書込ビット部分の書込の完了／未完了を容易に把握することが可能になる。そのため、未書込ビット部分の書込処理を、他の処理と独立実行したり、他の処理の合間に実行することが容易になる。
【００１８】
本発明においては、ブロック単位のデータ消去は、ブロック内の全データが不要になった場合に行なう。例えば不揮発性半導体記憶装置の記憶領域が複数のブロックに分けられ、さらにブロックが複数のクラスタに分けられている場合、ブロック内の全クラスタのデータが不要になった場合に、前記ブロックのデータ消去を行う。フラッシュメモリの寿命は消去回数に依存しており、全クラスタのデータが不要になった場合にデータ消去を行うことにより、消去回数は最低限に抑えられ、フラッシュメモリの寿命を延ばすことが可能である。
【００１９】
本発明においては、未書込ビット部分への書込指示及び書込対象アドレスを不揮発性半導体記憶装置の受付手段で受付け、受付手段が受付た書込対象アドレスのビット列内の未書込ビット部分に、書込制御手段で書込を行なう。例えば“１”が消去状態である場合、書込対象アドレス内のビット列内に存在する“１”部分（未書込ビット部分）に書込を行って“０”（書込状態）にする。このような不揮発性半導体記憶装置を備えたデータ処理装置は、不要になったデータのアドレス（書込対象アドレス）及び未書込ビット部分への書込指示を与えることにより、不揮発性半導体記憶装置側で自動的に、前記指定したアドレス内の未書込ビット部分への書込を実行させることが可能になる。データ処理装置側は、未書込ビット部分への書込指示及び書込対象アドレスを与えるだけでよく、メモリ管理の負荷を低減させることが可能である。
【００２０】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
（第１の実施の形態）
図１は、本発明に係るデータ処理装置の例を示すブロック図である。データ処理装置は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１２と、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などのメインメモリ１４と、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）１６と、フラッシュメモリ（不揮発性半導体記憶装置）２０とを備え、夫々は共通のバスに接続されている。
【００２１】
フラッシュメモリ２０は、メモリアレイなどのメモリ本体２４と、アドレスデコーダ及び電圧制御回路などを含むメモリ制御部２２とを備える。フラッシュメモリ２０（メモリ本体２４）の記憶領域は、消去単位である複数のブロックに分けられている。図１の例では、ｎ個（ｎは３以上の整数）のブロック（ブロック１，ブロック２，・・・，ブロックｎ）に分けられている。また、各ブロックは複数のクラスタに分けられており、各クラスタには、例えば８ビット単位のデータが記憶される。
【００２２】
本説明においては、フラッシュメモリ２０は“１”が消去状態で、“１”から“０”に書込を行うものとする。また、“０”から“１”への消去処理はブロック単位で行い、データ単位（クラスタ単位）での“０”から“１”への書換（消去）については、フラッシュメモリ２０（メモリ制御部２２）は受付ず、実行されないものとする。
【００２３】
ＣＰＵ１２は、不要になったデータのビット列内の未書込ビット部分に書込を行なう手段（書込制御手段）として動作する。また、ＣＰＵ１２は、不要になったデータをビット反転した反転データを作成する手段（作成手段）として動作し、作成した反転データを用いて、前記不要になったデータのビット列内の未書込ビット部分に書込を行なう。
【００２４】
本説明では、ＣＰＵ１２は、不要になったデータが記憶されているクラスタに、前記不要になったデータの反転データを書込む。上述したように、フラッシュメモリ２０（メモリ制御部２２）は“０”から“１”への書換（消去）は受付ないため、不要になったデータの反転データを、前記不要になったデータが記憶されているクラスタに書込むことにより“１”部分のみが“０”になり、前記クラスタのデータはゼロクリア（全ビット＝“０”）の状態になる。
【００２５】
ＣＰＵ１２は、例えばＰＲＯＭ１６に記憶されているゼロクリア制御プログラムを読出して実行することにより、上述した各手段として動作する。
【００２６】
メインメモリ（記憶部）１４には、ＣＰＵ１２によって未書込ビット部分に書込が行なわれたデータの識別情報として機能するステータス情報が記憶されている。本説明では、ステータス情報は、ＣＰＵ１２によって反転データが書込まれた（ゼロクリアされた）クラスタを識別するための情報として機能する。
【００２７】
ステータス情報には、各クラスタの状態が記憶されている。例えば、ＣＰＵ１２がフラッシュメモリ２０の所定クラスタにデータを書込んだ場合、ＣＰＵ１２は、ステータス情報内の前記所定クラスタの状態を“有効データ”に更新する。同様に、ＣＰＵ１２は、データが不要になった場合はクラスタの状態を“無効データ”に更新し、ゼロクリアを行った場合は“ゼロクリア済み”に更新し、消去を行った場合は“消去済み”に更新する。
【００２８】
ＣＰＵ１２は、前記ステータス情報を参照して、ブロック内の全データ（全クラスタ）が不要又はゼロクリアになった場合に、ブロック単位のデータ消去を行なう。本説明では、プレライト処理を行うため、ＣＰＵ１２は、不要データをゼロクリアし、ブロック内の全データがゼロクリアされた場合に消去を行うものとする。
【００２９】
ＣＰＵ１２は、例えばＰＲＯＭ１６に記憶されているデータ管理プログラムを読出して実行することにより、上述したデータの消去、書込、ゼロクリア、及びステータス情報の更新などのフラッシュメモリ２０のデータ記憶に関する各種処理を実行する。
【００３０】
次に、本発明に係るデータ処理装置を用いたデータ消去について説明する。図２は、ブロック消去の実行手順の例を示すフローチャートである。ＣＰＵ１２は、フラッシュメモリ２０に対する消去，データ書込，ゼロクリアなどの処理を行い、行った処理による各クラスタの状態（消去済み、有効データ、無効データ、ゼロクリア済み）の変化に応じて、ステータス情報を更新する。
【００３１】
ＣＰＵ１２は、ステータス情報を参照し、データが無効になったクラスタがある場合（Ｓ１０：ＹＥＳ）、データが無効になったクラスタのゼロクリアを実行する（Ｓ１２）。例えば、ステータス情報の状態が“無効データ”のクラスタを、ゼロクリア対象クラスタにする。
【００３２】
図３は、ゼロクリアの実行手順の例を示すフローチャートである。ＣＰＵ１２は、ゼロクリア対象クラスタの無効データをフラッシュメモリ２０から読出して、メインメモリ１４に退避（記憶）する（Ｓ３０）。ＣＰＵ１２は、メインメモリ１４に記憶される変数ｒＡｄｄｒに、前記メインメモリ１４に退避した無効データの先頭アドレスを設定（セット）する（Ｓ３２）。また、ＣＰＵ１２は、メインメモリ１４に記憶される変数ｗＡｄｄｒに、前記フラッシュメモリ２０のゼロクリア対象クラスタの先頭アドレスを設定（セット）する（Ｓ３４）。
【００３３】
ＣＰＵ１２は、メインメモリ１４に記憶される変数ＳＤに、ｒＡｄｄｒが示すメインメモリ１４のアドレスに格納された単位データを読出して格納する（Ｓ３６）。また、ＣＰＵ１２は、ＳＤに格納されたデータを読出してビット反転し、メインメモリ１４に記憶される変数ＷＤに、前記ＳＤをビット反転したデータを格納する（Ｓ３８）。
【００３４】
ＣＰＵ１２は、ｗＡｄｄｒが示すフラッシュメモリ２０のアドレスに対するＷＤ（ＷＤに格納されたデータ）の書込コマンドを実行する（Ｓ４０）。前記書込コマンド及びＷＤをＣＰＵ１２から受取ったフラッシュメモリ２０（メモリ制御部２２）は、ｗＡｄｄｒが示すアドレスにＷＤを書込む。ＷＤは、フラッシュメモリ２０の書込先に書込まれているデータ（ＳＤと同じデータ）を反転したデータであるため、“１”部分に“０”を書込み、“０”部分に“１”を書込むことになるが、“０”部分への“１”の書込はフラッシュメモリ２０（メモリ制御部２２）が受付ず、“０”部分は“０”のままである。よって、“１”部分のみに“０”が書込まれ、書込先のデータの全ビットは“０”にクリア（ゼロクリア）される。
【００３５】
ＣＰＵ１２は、ｒＡｄｄｒ及びｗＡｄｄｒに夫々１を加算するなどして（Ｓ４２）、ｒＡｄｄｒ及びｗＡｄｄｒに次のアドレスをセットする。ｗＡｄｄｒが、ゼロクリア対象クラスタの最終アドレスを超えている場合（Ｓ４４：ＹＥＳ）は、ゼロクリア対象クラスタのゼロクリアが完了しているので処理を終了し、超えていない場合（Ｓ４４：ＮＯ）は同様の処理（Ｓ３６、Ｓ３８、Ｓ４０、Ｓ４２）を行う。
【００３６】
ＣＰＵ１２は、ゼロクリアの完了を確認した場合（図２のＳ１４：ＹＥＳ）、ステータス情報を更新する（Ｓ１６）。例えばＣＰＵ１２は、メインメモリ１４に記憶されているステータス情報内の前記ゼロクリアが完了したクラスタの状態を“ゼロクリア済み”に更新する。
【００３７】
また、ＣＰＵ１２は、ステータス情報を参照し、全クラスタが“ゼロクリア済み”になったブロックがある場合（Ｓ１８：ＹＥＳ）、前記ブロック内の全データの消去（以下、ブロック消去）を実行する（Ｓ２０）。ブロック消去は従来と同様の方法で行うことが可能である。また、全クラスタが“ゼロクリア済み”になったブロックが無い場合（Ｓ１８：ＮＯ）、上述したゼロクリア処理を行う（Ｓ１０〜Ｓ１６）。
【００３８】
ＣＰＵ１２は、ブロック消去の完了を確認した場合（Ｓ２２：ＹＥＳ）、ステータス情報を更新する（Ｓ２４）。例えばＣＰＵ１２は、メインメモリ１４に記憶されているステータス情報内の前記ブロック消去が実行された各クラスタの状態を“消去済み”に更新する。以後、図２及び図３に示す処理を繰返す。
【００３９】
図４及び図５は、ブロック内の各クラスタの状態（消去済み、有効データ、無効データ、ゼロクリア済み）の変化の例を示す図である。図４及び図５では、４つのクラスタ（クラスタＡ１，Ａ２，Ａ３，Ａ４）を有するブロックＡを例にしている。図４（ａ）ではブロックＡの全クラスタは消去済み（全ビット＝“１”）である。クラスタＡ１及びＡ２にＣＰＵ１２がデータを書込んだ場合は、図４（ｂ）に示すように、クラスタＡ１及びＡ２は有効データとなり、ＣＰＵ１２はステータス情報内のクラスタＡ１及びＡ２の状態を“有効データ”に更新する。
【００４０】
その後、クラスタＡ１のデータを使用したＣＰＵ１２の処理が終了するなどして、クラスタＡ１のデータが不要になった場合、図４（ｃ）に示すように、クラスタＡ１は無効データとなり、ＣＰＵ１２はステータス情報内のクラスタＡ１の状態を“無効データ”に更新する。データが無効になったクラスタが存在する場合、上述（図２及び図３）したようにゼロクリア処理（及びステータス情報の更新）が行われ、図４（ｄ）に示すように、クラスタＡ１はゼロクリア済み（全ビット＝“０”）になる。
【００４１】
その後、図５（ａ）に示すように、ＣＰＵ１２は、クラスタＡ３及びＡ４にデータを書込んで、クラスタＡ２をゼロクリアしたものとする。図５（ａ）の状態で、クラスタＡ３及びＡ４のデータを使用したＣＰＵ１２の処理が終了するなどして、クラスタＡ３及びＡ４のデータが不要になった場合、図５（ｂ）に示すように、クラスタＡ３及びＡ４は無効データとなり、ＣＰＵ１２はステータス情報内のクラスタＡ３及びＡ４の状態を“無効データ”に更新する。
【００４２】
データが無効になったクラスタが存在する場合、上述（図２及び図３）したようにゼロクリア処理（及びステータス情報の更新）が行われ、図５（ｃ）に示すように、クラスタＡ３及びＡ４はゼロクリア済み（全ビット＝“０”）になる。これにより、ブロックＡの全クラスタがゼロクリアされたことになる。全クラスタがゼロクリア済みになったブロックが存在する場合、上述（図２及び図３）したようにブロック消去（及びステータス情報の更新）が行われ、図５（ｄ）に示すように、ブロックＡの全データは消去され、全クラスタは消去済み（全ビット＝“１”）になる。なお、図５（ｄ）は図４（ａ）と同様の状態である。
【００４３】
（第２の実施の形態）
図６は、本発明に係る不揮発性半導体記憶装置を備えたデータ処理装置の例を示すブロック図である。データ処理装置は、第１の実施の形態（図１）と同様に、ＣＰＵ１２と、メインメモリ１４と、ＰＲＯＭ１６と、フラッシュメモリ（不揮発性半導体記憶装置）２０とを備え、夫々は共通のバスに接続されている。また、フラッシュメモリ２０は、メモリアレイなどのメモリ本体２４と、アドレスデコーダ及び電圧制御回路などを含むメモリ制御部２２とを備える。
【００４４】
本説明においては、フラッシュメモリ２０のメモリ制御部２２は、ＣＰＵ１２から未書込ビット部分への書込指示及び書込対象アドレスを受付た場合、受付た書込対象アドレスのビット列内の未書込ビット部分に書込を行なう手段（書込制御手段（ゼロクリア制御部））として動作する。例えば、ＣＰＵ１２が、フラッシュメモリ２０のゼロクリア対象クラスタの先頭アドレスに、ゼロクリアするサイズ指定を含むコマンドを書込んだ場合、メモリ制御部２２は、前記コマンドが書込まれたクラスタを基準アドレスにした指定サイズ（ゼロクリアサイズ）内のビット列の未書込ビット部分に書込を行なう。本説明では、メモリ制御部２２は、前記コマンドで指定されたサイズ内（アドレス範囲内）の各クラスタを“０”にクリア（ゼロクリア）する。指定されたサイズ内の各クラスタのゼロクリアは、メモリ制御部２２により、第１の実施の形態と同様の方法で実行することが可能である。処理の実行に必要な変数などは、メモリ制御部２２内のメモリ（図示せず）に記憶される。
【００４５】
ＰＲＯＭ１６には、第１の実施の形態と同様に、データ管理プログラムが記憶されている。ブロックの消去手順は第１の実施の形態（図２）と同様である。
【００４６】
図７は、ゼロクリアの実行手順の例を示すフローチャートである。ＣＰＵ１２は、フラッシュメモリ２０のゼロクリア対象クラスタの先頭アドレスに、ゼロクリアするサイズ指定を含むコマンドを書込む（Ｓ５０）。フラッシュメモリ２０のメモリ制御部２２は、前記コマンドが書込まれたアドレスから指定サイズ範囲内の各ビット列のビット“１”をビット“０”に変換する（Ｓ５２）。
【００４７】
ＣＰＵ１２は、フラッシュメモリ２０のゼロクリア状態を確認し（Ｓ５４）、ゼロクリアが完了した場合（Ｓ５６：ＹＥＳ）、ステータス情報を更新する。ＣＰＵ１２は、フラッシュメモリ２０に、ゼロクリアするアドレス範囲を含むコマンドを与えるだけでよく、ＣＰＵ１２の処理負荷は低減される。
【００４８】
上述した各実施の形態においては、不要になったデータをゼロクリア（全ビット＝“０”）したが、不要になったデータのビット列の任意の“１”部分に“０”を書込むことが可能である。例えば、不要になったデータのビット列の“１”部分の何れか１つ又はランダム部分に“０”を書込むことが可能である。
【００４９】
本発明は、不揮発性半導体記憶装置を備えた任意のデータ処理装置に適用することが可能である。例えばＭＦＰ（Ｍｕｌｔｉ  Ｆｕｎｃｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌ）などの画像処理装置に適用することが可能である。図８は不揮発性半導体記憶装置（フラッシュメモリ）２０を備えた画像処理装置の例を示すブロック図である。ＭＦＰ（画像処理装置）１０は、原稿の画像データを読取るスキャナ部６０と、画像データを印刷するプリンタ部５０と、スキャナ部６０及びプリンタ部５０の制御を含む画像処理制御を行うコントロール部３０とを備える。
【００５０】
スキャナ部６０は、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）などを有する画像読取部６４、及び、原稿の走査などを含んだ読取制御を行うスキャナ制御部６２などを備える。プリンタ部は、ＬＳＵ（Ｌａｓｅｒ  Ｓｃａｎｎｉｎｇ  Ｕｎｉｔ）５４、及び、記録紙の給紙などを含んだ印刷制御を行うプリンタ制御部５２などを備える。
【００５１】
コントロール部３０は、ＬＳＵ５４を制御するレーザ制御ＩＣ３６、画像読取部６４から受取った画像データを記憶する画像メモリ（フラッシュメモリ：不揮発性半導体記憶装置）２０、画像データを処理する画像処理ＩＣ３２、ＮＩＣ（Ｎｅｔｗｏｒｋ  Ｉｎｔｅｒｆａｃｅ  Ｃａｒｄ）３８、ハードディスクコントローラ４０、及び、ＣＰＵ１２を備え、夫々は共通のバスに接続されている。また、ハードディスクコントローラ４０にはハードディスク４２が接続され、ＣＰＵ１２にはメインメモリ１４、ＰＲＯＭ１６、画像メモリ２０、各種設定が記憶される不揮発性メモリ３４、操作部４４、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）４６、スキャナ制御部６２及びプリンタ制御部５２が接続され、ＮＩＣ３８にはコンピュータ７０などの外部装置が接続されている。
【００５２】
ＭＦＰ１０は、ＣＰＵ１２の制御により、画像読取部６４で読取った画像データを画像メモリ２０に記憶してプリンタ部５０から出力したり、コンピュータ７０又は外部のファクシミリ装置から受付けた画像データを画像メモリ２０に記憶してプリンタ部５０から出力したり、画像読取部６４で読取った画像データを画像メモリ２０に記憶してＮＩＣ３８からコンピュータ７０又は外部のファクシミリ装置に送信することなどが可能である。
【００５３】
画像メモリ（フラッシュメモリ）２０に対する画像データの書込、ゼロクリア及び消去は、上述した各実施の形態と同様にして、ＣＰＵ１２で制御することが可能である。また、各種設定が記憶される不揮発性メモリ３４に対するデータ書込、ゼロクリア及び消去も、上述した各実施の形態と同様にして、ＣＰＵ１２で行うことが可能である。
【００５４】
【発明の効果】
本発明によれば、不要になったデータのビット列内の未書込ビット部分に書込を行うことにより、前記不要になったデータは元のデータとは異なるデータとなる。また、不要になったデータのビット列の全ビットを書込状態にすることにより、前記不要になったデータはクリア（ゼロクリア）された状態になる。不要になったデータの未書込ビット部分に書込みを行うことにより、未消去データの漏洩を防止してセキュリティを高めることが可能である。
【００５５】
本発明によれば、不要になったデータをビット反転したデータを用いて、前記不要になったデータのビット列内の未書込ビット部分に書込を行うため、“０”に“０”を書込んで不揮発性半導体記憶装置を破壊することを防止できる。また、ブロック内の全データが不要になった場合にデータ消去を行うことにより、消去回数は最低限に抑えられ、不揮発性半導体記憶装置の寿命を延ばすことが可能である。
【００５６】
本発明によれば、不揮発性半導体記憶装置側で、未書込ビット部分への書込指示及び書込対象アドレスを受付け、受付た書込対象アドレスのビット列内の未書込ビット部分に書込を行なうことにより、不揮発性半導体記憶装置を使用する側は、書込指示及び書込対象アドレスを与えるだけでよく、メモリ管理の負荷を低減させることが可能である。
【図面の簡単な説明】
【図１】本発明に係るデータ処理装置の例を示すブロック図である。
【図２】ブロック消去の実行手順の例を示すフローチャートである。
【図３】ゼロクリアの実行手順の例を示すフローチャートである。
【図４】ブロック内の各クラスタの状態の変化の例を示す図である。
【図５】ブロック内の各クラスタの状態の変化の例を示す図である。
【図６】本発明に係る不揮発性半導体記憶装置を備えたデータ処理装置の例を示すブロック図である。
【図７】ゼロクリアの実行手順の例を示すフローチャートである。
【図８】本発明に係る画像処理装置の例を示すブロック図である。
【符号の説明】
１０  ＭＦＰ（画像処理装置）
１２  ＣＰＵ
１４  メインメモリ
１６  ＰＲＯＭ
２０  フラッシュメモリ（不揮発性半導体記憶装置）
２２  メモリ制御部
２４  メモリ本体
３０  コントロール部
５０  プリンタ部
６０  スキャナ部
【図１】
2004310220.tif 000003
【図２】
2004310220.tif 000004
【図３】
2004310220.tif 000005
【図４】
2004310220.tif 000006
【図５】
2004310220.tif 000007
【図６】
2004310220.tif 000008
【図７】
2004310220.tif 000009
【図８】
2004310220.tif 000010