(57)【要約】【課題】搬送波再生回路のループ内遅延が存在する場合、大きな周波数オフセットがあると収束しなくなる現象を防ぎ、周波数オフセットに対する引き込み範囲を広げる。【解決手段】等化器１１と搬送波再生回路１５ａと判定器１３とタップ係数更新回路１７からなる適応等化器のループ構成において、軟判定データ相当から位相差情報または周波数偏差情報を得る周波数制御部３１を備えて、上記搬送波再生回路１５ａは、初期状態または過渡状態においては上記周波数制御部出力を上記ループフィルタの２次ループの入力に用いて、上記軟判定データ相当に基づく位相誤差情報相当との加算値を積算して位相回転情報を得て、搬送波再生回路の出力とした。【選択図】        図１
2004247981.tif 000002
【特許請求の範囲】
【請求項１】
軟判定データを出す等化器と、該等化器出力と自身の出力との乗算結果を入力とし、位相誤差検出回路とループフィルタと積算器により位相回転情報を得る搬送波再生回路と、該搬送波再生回路出力と上記等化器出力との乗算結果から硬判定データを出す判定器と、該判定器出力に基づく誤差信号と上記搬送波再生回路出力との乗算結果からタップ係数を更新して上記等化器に出力するタップ係数更新回路からなる適応等化器のループ構成において、
軟判定データ相当から位相差情報または周波数偏差情報を得る周波数制御部を備えて、上記搬送波再生回路は、初期状態または過渡状態においては上記周波数制御部出力を、上記ループフィルタの２次ループの入力に用いて、上記軟判定データ相当に基づく位相誤差情報相当との加算値を積算して位相回転情報を得て、搬送波再生回路の出力としたことを特徴とする適応等化器。
【請求項２】
周波数制御部は、軟判定データ相当から所定のシンボル間の位相差を検出し、位相差情報として出力するようにしたことを特徴とする請求項１に記載の適応等化器。
【請求項３】
周波数制御部は、軟判定データ相当から所定のシンボル間の位相差を検出し、更にループ定数を乗算して周波数偏差情報として出力するようにしたことを特徴とする請求項１記載の適応等化器。
【請求項４】
周波数制御部は、ループ定数を乗算後、更に所定のシンボル間で積算して周波数偏差情報として出力するようにしたことを特徴とする請求項１または請求項３に記載の適応等化器。
【請求項５】
周波数制御部は、軟判定データ相当を入力とし、位相差情報を移動平均して周波数偏差情報として出力するようにしたことを特徴とする請求項１記載の適応等化器。
【請求項６】
搬送波再生回路は、ループフィルタの２次ループにおいて、定常状態に移行する際に、遅延素子が周波数制御部出力をロードするようにしたことを特徴とする請求項１記載の適応等化器。
【請求項７】
搬送波再生回路は、軟判定データ相当から得た位相誤差検出値相当に周波数制御部出力を加算し、積算するようにしたことを特徴とする請求項１記載の適応等化器。
【請求項８】
搬送波再生回路は、初期状態または過渡状態においてはループフィルタ中の２次ループをオフとするようにしたことを特徴とする請求項１記載の適応等化器。
【請求項９】
軟判定データを出す等化器に、ベースバンド信号及び判定器の出力する硬判定データを数シンボル分蓄えてタップ入力として出力し、該タップ入力とタップ係数更新回路からのタップ係数とを積和演算する判定帰還形等化器を用いるようにしたことを特徴とする請求項１記載の適応等化器。
【請求項１０】
誤差信号を監視する収束判定部、またはフレームの同期状態を監視するフレーム同期判定部を備えて、該収束判定部またはフレーム同期判定部が受信安定状態と判定すると、搬送波再生回路は初期状態または過渡状態が終わったとして定常状態に移行するようにしたことを特徴とする請求項１記載の適応等化器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、多相位相変調または多値振幅位相変調を用いたディジタル無線通信システムの受信側で、搬送波再生機能を組み込んだ適応等化器に関するものである。
【０００２】
【従来の技術】
ディジタル無線通信においては、電波が周囲の地形や地物から反射、回折、散乱を受け、これらのマルチパス伝搬による多重遅延波の影響で周波数選択性フェージングが発生することがある。この周波数選択性フェージング環境下では、受信信号強度が周波数依存性を持ち、波形歪みを生じることから、通常の同期検波や遅延検波を行った場合には所望のビット誤り率特性を得ることは難しい。周波数選択性フェージング環境下での特性を改善するための技術の一つとして、適応等化器が知られている。
【０００３】
一方、ディジタル無線通信システムの受信側で同期検波を行うためには、受信信号と位相の一致した搬送波を再生する必要があり、そのための回路は搬送波再生回路（以後、ＣＲと称す）と呼ばれている。ＣＲは、受信機のアナログ部で発生する位相ジッタを抑圧するという役割を担うとともに、ＣＲのループフィルタを２次ループとすることによって、受信機のアナログ部で発生する周波数オフセットを除去する自動周波数制御（以後、ＡＦＣと称す）機能も併せ持つことができる。適応等化器を用いた復調器においても、連続データを受信するような場合には、上記位相ジッタの抑圧と周波数オフセットの除去という目的でＣＲが必要となる。
【０００４】
ＣＲと適応等化器の組み合わせ手法については、数多くの検討がなされているが、以下では従来例として、ＣＲ機能を適応等化器内部に組み込んだ場合について、その構成と動作を説明する。
図２７は例えば非特許文献１に示された、従来のＣＲ機能を組み込んだ適応等化器の構成を示すブロック図である。図において、軟判定データ１０２とタップ入力１０８を出力する等化器１１、位相回転後の軟判定データ１０３を出力する複素乗算器１２、硬判定データ１０４を出力する判定器１３、誤差信号１０５を出力する複素減算器１４、ＣＯＳ／ＳＩＮデータ（位相回転情報）１０６を出力するＣＲ１５、位相回転後の誤差信号１０７を出力する複素乗算器１６、タップ係数１０９を出力するタップ係数更新回路１７でループを構成する。なお、全体として受信ベースバンド信号１０１を入力とし、硬判定データ１０４を出力する。
【０００５】
次に、変調方式に４相位相変調（以後、ＱＰＳＫと称す）を用いた場合を例にとり、その動作について説明する。
等化器１１は、受信ベースバンド信号１０１を過去数シンボル分蓄えたタップ入力１０８とタップ係数更新回路１７の出力するタップ係数１０９との積和演算を行い、受信ベースバンド信号１０１におけるフェージングの影響を軽減する。時刻ｎにおける受信ベースバンド信号１０１をｕ（ｎ）、時刻ｎにおけるｋ番目のタップ係数１０９をｈ（ｋ，ｎ）、時刻ｎにおける軟判定データ１０２をｙ（ｎ）、タップ数をＭとすると、ｙ（ｎ）は次の式（１）のように表される。ただし、＊は複素共役、×は複素乗算を表す。
【０００６】
【数１】
2004247981.tif 000003
【０００７】
複素乗算器１２は、等化器１１の出力する軟判定データ１０２と、ＣＲ１５の出力するＣＯＳ／ＳＩＮデータ１０６との複素乗算を行い、周波数オフセットや初期のキャリア位相差に起因する位相偏差を取り除いて、位相回転後の軟判定データ１０３として出力する。時刻ｎにおけるＣＯＳ／ＳＩＮデータ１０６をｃｓ（ｎ）、時刻ｎにおける位相回転後の軟判定データ１０３をｙ’（ｎ）とすると、ｙ’（ｎ）は式（２）のように表される。
【０００８】
【数２】
2004247981.tif 000004
【０００９】
判定器１３は、位相回転後の軟判定データ１０３に対して硬判定を行い、硬判定データ１０４を出力する。ＱＰＳＫの信号点を（±Ｘ，±Ｘ）とすると、軟判定データ１０３の実部または虚部が正ならば＋Ｘを、負ならば−Ｘを硬判定データ１０４の実部または虚部として出力する。
【００１０】
複素減算器１４は、判定器１３の出力する硬判定データ１０４と複素乗算器１２の出力する位相回転後の軟判定データ１０３との複素減算を行い、誤差信号１０５を出力する。時刻ｎにおける硬判定データ１０４をｄ（ｎ）、時刻ｎにおける誤差信号１０５をｅ（ｎ）とすると、ｅ（ｎ）は式（３）のように表される。ただし、−は複素減算を表す。
【００１１】
【数３】
2004247981.tif 000005
【００１２】
複素乗算器１６は、複素減算器１４の出力する誤差信号１０５と、ＣＲ１５の出力するＣＯＳ／ＳＩＮデータ１０６との複素乗算を行い、位相回転を施して、位相回転後の誤差信号１０７として出力する。時刻ｎにおける位相回転後の誤差信号１０７をｅ’（ｎ）とすると、ｅ’（ｎ）は式（４）のように表される。
【００１３】
【数４】
2004247981.tif 000006
【００１４】
タップ係数更新回路１７は、複素乗算器１６の出力する位相回転後の誤差信号１０７と等化器１１の出力するタップ入力１０８を用いて、例えば最小２乗平均アルゴリズム（以後、ＬＭＳアルゴリズムと称す）などの適応アルゴリズムに基づき、タップ係数１０９を更新する。適応アルゴリズムにＬＭＳアルゴリズムを用いた場合、タップ係数１０９は式（５）に従って更新される。ただし、μは収束速度を決定するステップサイズパラメータ、＋は複素加算を表す。
【００１５】
【数５】
2004247981.tif 000007
【００１６】
一方、ＣＲ１５は、複素乗算器１２の出力する位相回転後の軟判定データ１０３から搬送波再生を行い、複素乗算器１２および１６で用いるＣＯＳ／ＳＩＮデータ１０６を算出する。図２８はそのＣＲ１５の構成例を示すブロック図である。図において、位相誤差情報２０１を出力する位相誤差検出回路２１、ループフィルタ２２、ディジタルＶＣＯ２３が順に接続されたものである。ループフィルタ２２は更に、ループ定数α２０２と乗算して１次ループ出力２０３を出す乗算器２４、ループフィルタ出力２０８を出す加算器２５、ループ定数β２０４を乗算してβ乗算後の位相誤差２０５を出力する乗算器２６、２次ループ出力２０７を出す加算器２７、１シンボル前の２次ループ出力２０６を出す１シンボル分の遅延素子２８で構成される。なお、ここでの乗算器２４，２６は、ビットシフトによる２のべき乗の乗算を含む、広義の乗算器である。また、ＣＲ１５は、乗算器２４、加算器２５のラインで１次ループを構成し、乗算器２６，加算器２７，遅延素子２８，加算器２５のラインで２次ループを構成している。
【００１７】
次に動作について説明する。
位相誤差検出回路２１は、位相回転後の軟判定データ１０３における位相誤差を検出し、位相誤差情報２０１として出力する。位相誤差の検出方法には様々な手法があるが、例えば判定帰還形の位相誤差検出回路を用いた場合、時刻ｎにおける位相回転後の軟判定データ１０３の実部と虚部をそれぞれＩ’（ｎ）、Ｑ’（ｎ）、時刻ｎにおける位相誤差情報２０１をφ（ｎ）とすると、φ（ｎ）は式（６）のように表される。ここで、ｓｉｇｎ（Ｘ）はＸが正のときに１、負のときに−１を出力する関数である。
【００１８】
【数６】
2004247981.tif 000008
【００１９】
ループフィルタ２２は、２次のループフィルタで位相誤差を平均化し、ループフィルタ出力２０８として出力する。ループフィルタ２２において、１次ループの方はキャリア位相の追随、２次ループの方は周波数オフセットの除去という役割を担う。時刻ｎにおける２次ループ出力２０７をＬ２（ｎ）、時刻ｎにおけるループフィルタ出力２０８をＬ（ｎ）とすると、Ｌ（ｎ）は式（７）、式（８）のように表される。
【００２０】
【数７】
2004247981.tif 000009
【００２１】
ディジタルＶＣＯ２３は、ループフィルタ出力２０８を積分して現シンボルにおける位相を求め、それをＣＯＳ／ＳＩＮデータ１０６に変換して出力する。時刻ｎにおける位相をθ（ｎ）とすると、時刻ｎにおけるＣＯＳ／ＳＩＮデータ１０６は式（９）、式（１０）のように表される。
【００２２】
【数８】
2004247981.tif 000010
【００２３】
ＣＲ１５の生成したＣＯＳ／ＳＩＮデータ１０６は、複素乗算器１２および１６に送られ、それぞれ軟判定データ１０２と誤差信号１０５との複素乗算に用いられる。
【００２４】
従来のＣＲ機能を組み込んだ適応等化器は、以上のようにＣＲ機能を適応等化器の内部に組み込むことによって、ＣＲのループ内遅延を小さくすることができ、キャリア位相の追随および周波数オフセットの除去と適応等化処理を同時に行うことが可能となる。
【００２５】
【非特許文献１】
日経エレクトロニクス１９７５年８月１１日号の第７１〜８４頁に掲載の解説記事（“９，６００ビット／秒の伝送には直交振幅変調方式が有効”）
【００２６】
【発明が解決しようとする課題】
従来のＣＲ機能を組み込んだ適応等化器は、回路として実現した際に、ＣＲにループ内遅延が存在する場合、大きな周波数オフセットがあるとＣＲが収束しなくなり、周波数オフセットに対する引き込み範囲が狭くなるという課題があった。これは、周波数オフセットが大きいときに、ループフィルタの２次ループの遅延素子に本来とは逆符号の大きな値がたまってしまうと、ループフィルタ出力の平均値が０に近い値になるという現象に起因するものである。
【００２７】
この発明は上述のような課題を解決するためになされたもので、ＣＲにループ内遅延が存在するときに、従来のＣＲ機能を組み込んだ適応等化器に比べて、周波数オフセットに対する引き込み範囲を広げることが可能な適応等化器を得ることを目的とする。
【００２８】
【課題を解決するための手段】
この発明に係る適応等化器は、軟判定データを出す等化器と、該等化器出力と自身の出力との乗算結果を入力とし、位相誤差検出回路とループフィルタと積算器により位相回転情報を得る搬送波再生回路と、該搬送波再生回路出力と上記等化器出力との乗算結果から硬判定データを出す判定器と、この判定器出力に基づく誤差信号と上記搬送波再生回路出力との乗算結果からタップ係数を更新して上記等化器に出力するタップ係数更新回路からなる適応等化器のループ構成において、
軟判定データ相当から位相差情報または周波数偏差情報を得る周波数制御部を備えて、上記搬送波再生回路は、初期状態または過渡状態においては上記周波数制御部出力を、上記ループフィルタの２次ループの入力に用いて、上記軟判定データ相当に基づく位相誤差情報相当との加算値を積算して位相回転情報を得て、搬送波再生回路の出力とした。
【００２９】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１における適応等化器の構成を示すブロック図であり、相当部分には従来の適応等化器と同一の符号を付してその説明を省略する。この図では、新規構成要素として、Δｆ情報３０１を出力するＡＦＣ（周波数制御部）３１を備えた。またＣＲ１５ａは、そのΔｆ情報３０１を入力するようにしている。
【００３０】
即ち実施の形態１の適応等化器は、従来の適応等化器においてＡＦＣ３１が新たに付加された構成となっている。ＡＦＣ３１は、位相回転後の軟判定データ１０３から周波数オフセットを推定し、Δｆ情報３０１を出力する。
図２はそのＡＦＣ３１の内部構成を示すブロック図である。図において、詳細構成要素として、象限除去回路４１、位相検出回路４２、１シンボル分の遅延素子４３、４７、位相差検出回路４４、乗算器４５、加算器４６が接続されている。その結果、象限除去後の軟判定データ４０１、位相情報４０２、１シンボル前の位相情報４０３、位相差情報４０４、１シンボル前のΔｆ情報４０７が出力され、ループ定数γ４０５との乗算により位相差情報４０６が得られる。なお、ここでの乗算器４５は、ビットシフトによる２のべき乗の乗算を含む、広義の乗算器である。
【００３１】
このように構成されたＡＦＣ３１において、象限除去回路４１は、位相回転後の軟判定データ１０３の象限情報を除去し、第１象限のデータに変換して、象限除去後の軟判定データ４０１として出力する。
いま、時刻ｎにおける位相回転後の軟判定データ１０３の実部と虚部をそれぞれＩ’（ｎ），Ｑ’（ｎ）、時刻ｎにおける象限除去後の軟判定データ４０１の実部と虚部をそれぞれＩ”（ｎ），Ｑ”（ｎ）とすると、Ｉ”（ｎ），Ｑ”（ｎ）は式（１１）のように表される。
【００３２】
【数９】
2004247981.tif 000011
【００３３】
位相検出回路４２は、象限除去後の軟判定データ４０１の位相を検出し、位相情報４０２として出力する。具体的には、時刻ｎにおける位相情報４０２をΘ（ｎ）とすると、Θ（ｎ）は次の式（１２）のように表される。
【００３４】
【数１０】
2004247981.tif 000012
【００３５】
なお、ここでは位相回転後の軟判定データ１０３の象限情報を除去した後、その位相を求める場合について説明したが、象限除去を行わず、位相回転後の軟判定データ１０３の位相を直接求めてもよい。
【００３６】
位相差検出回路４４は、遅延素子４３から出力された時間的に１シンボル前の位相情報４０３と現シンボルの位相情報４０２との位相差を検出し、位相差情報４０４として出力する。
即ち時刻ｎにおける位相差情報４０４をΘｄ（ｎ）とすると、Θｄ（ｎ）は式（１３）のように表される。ここで、ｍｏｄ（Ｘ，Ｙ）はＸのＹによる剰余演算を表す。
【００３７】
【数１１】
2004247981.tif 000013
【００３８】
なお、ここでは１シンボル間の位相差を求める場合について説明したが、複数シンボル間の位相差を求めるようにしてもよい。
【００３９】
乗算器４５は、位相差情報４０４にループ定数γ４０５を乗算し、γ乗算後の位相差情報４０６を出力する。加算器４６は、遅延素子４７から出力された１シンボル前のΔｆ情報４０７とγ乗算後の位相差情報４０６を加算し、Δｆ情報３０１として出力する。時刻ｎにおけるΔｆ情報３０１をΔｆ（ｎ）とすると、Δｆ（ｎ）は式（１４）のように表される。
【００４０】
【数１２】
2004247981.tif 000014
【００４１】
ＡＦＣ３１は以上のように、１シンボル間の位相差を平均化することにより、大きな周波数オフセットがあるときにも、ＣＲの収束状態に依存せずにおおまかな周波数オフセットの推定が可能となる。
【００４２】
ＡＦＣ３１の生成したΔｆ情報３０１はＣＲ１５ａに送られ、初期立ち上げ時には２次ループ出力２０７の代わりに用いられる。図３はそのＣＲ１５ａの内部構成を示すブロック図であり、図において、ループフィルタ２２ａはΔｆ情報３０１を入力し、スイッチ５１により初期立ち上げ時（過渡状態を含む）と定常動作時とで切り換えるとともに、定常動作時に移行する際にΔｆ情報３０１を遅延素子２８ａにロードできるようにしている。
【００４３】
このように構成されたＣＲ１５ａでは、従来のＣＲと同様に、位相誤差検出回路２１で位相回転後の軟判定データ１０３の位相誤差を検出し、ループフィルタ２２ａで位相誤差情報２０１を平均化した後、ディジタルＶＣＯ２３でループフィルタ出力２０８を積分して現シンボルにおける位相を求め、ＣＯＳ／ＳＩＮデータ１０６に変換して出力する。ループフィルタ２２ａの２次ループにおいて、スイッチ５１は、初期立ち上げ時または過渡時にはΔｆ情報３０１を、定常動作時には２次ループ出力２０７を選択して出力する。
即ち時刻ｎにおけるループフィルタ出力２０８は、式（８）の代わりに式（１５）のように表される。
【００４４】
【数１３】
2004247981.tif 000015
【００４５】
また、２次ループの遅延素子２８ａは、初期立ち上げ時から定常動作時に移行する際に、Δｆ情報３０１をロードし初期値として使用する。初期立ち上げ時から定常動作時への移行は、例えばタイマーなどにより制御する。
【００４６】
ＣＲ１５ａは以上のように、ループフィルタ２２ａにおいて、ＡＦＣ３１が推定したΔｆ情報３０１を２次ループの遅延素子２８ａの初期値として用いることで、この遅延素子２８ａに本来とは逆符号の大きな値がたまってしまうという現象を防ぐことができる。
【００４７】
以上のように、この実施の形態１によれば、ＣＲの収束状態に依存せず動作するＡＦＣを付加することで、大きな周波数オフセットがあるときも周波数オフセットの推定が可能となり、ＣＲにループ内遅延が存在するときの周波数オフセットに対する引き込み範囲を広げることができるという効果がある。
【００４８】
実施の形態２．
回路規模を更に抑えた同趣旨の構成を説明する。
図４は、この発明の実施の形態２における適応等化器の構成を示すブロック図であり、図において、γ乗算後の位相差情報４０６を出力するようにしたＡＦＣ３１ａと、γ乗算後の位相差情報４０６を入力するようにしたＣＲ１５ｂ以外は図１の構成と同じである。
【００４９】
実施の形態２の適応等化器は、ＡＦＣ３１ａにおいてΔｆ情報３０１の代わりにγ乗算後の位相差情報４０６を出力するようにした点と、ＣＲ１５ｂにおいてΔｆ情報３０１の代わりにγ乗算後の位相差情報４０６を入力するようにした点のみが実施の形態１の適応等化器と異なる。即ち図５はそのＡＦＣ３１ａの内部構成を示すブロック図であり、図２と同等の要素にはそれと同一の符号を付してある。
【００５０】
図５のように構成されたＡＦＣ３１ａにおいて、象限除去回路４１は、位相回転後の軟判定データ１０３の象限情報を除去し、第１象限のデータに変換して、象限除去後の軟判定データ４０１として出力する。位相検出回路４２は、象限除去後の軟判定データ４０１の位相を検出し、位相情報４０２として出力する。位相差検出回路４４は、遅延素子４３から出力された１シンボル前の位相情報４０３と現シンボルの位相情報４０２との位相差を検出し、位相差情報４０４として出力する。乗算器４５は、位相差情報４０４にループ定数γ４０５を乗算し、γ乗算後の位相差情報４０６を出力する。
【００５１】
ＡＦＣ３１ａの生成したγ乗算後の位相差情報４０６はＣＲ１５ｂに送られ、初期立ち上げ時は２次ループにおいてβ乗算後の位相誤差２０５の代わりとして用いられる。図６はそのＣＲ１５ｂの内部構成を示すブロック図であり、図３と同等の要素にはそれと同一の符号を付してある。図において、２２ｂはγ乗算後の位相差情報４０６を入力するようにしたループフィルタ、５１ａはβ乗算後の位相誤差２０５とγ乗算後の位相差情報４０６を選択するスイッチである。
【００５２】
このように構成されたＣＲ１５ｂでは、位相誤差検出回路２１で位相回転後の軟判定データ１０３の位相誤差を検出し、ループフィルタ２２ｂで位相誤差情報２０１を平均化した後、ディジタルＶＣＯ２３でループフィルタ出力２０８を積分して現シンボルにおける位相を求め、ＣＯＳ／ＳＩＮデータ１０６に変換して出力する。ループフィルタ２２ｂの２次ループにおいて、スイッチ５１ａは、初期立ち上げ時にはγ乗算後の位相差情報４０６を、定常動作時にはβ乗算後の位相誤差２０５を選択して出力する。時刻ｎにおける２次ループ出力２０７は、式（７）の代わりに式（１６）のように表される。
【００５３】
【数１４】
2004247981.tif 000016
【００５４】
ＣＲ１５ｂは以上のように、ループフィルタ２２ｂの２次ループにおいて、初期立ち上げ時にＡＦＣ３１ａが出力したγ乗算後の位相差情報４０６をβ乗算後の位相誤差２０５の代わりとして用いることで、遅延素子２８に本来とは逆符号の大きな値がたまってしまうという現象を防ぐことができる。
【００５５】
以上のように、この実施の形態２によれば、ＣＲの収束状態に依存せず動作するＡＦＣを付加することで、ＣＲにループ内遅延が存在するときの周波数オフセットに対する引き込み範囲を広げることができるとともに、ＡＦＣの遅延素子と加算器をＣＲと共有化することで実施の形態１に比べてＡＦＣの回路規模を小さくできるという効果がある。
【００５６】
本実施の形態における他の適応等化器の構成を図７により説明する。図に示すように、位相差情報４０４を出力するようにしたＡＦＣ３１ｂと、位相差情報４０４を入力するようにしたＣＲ１５ｃを用いた構成としている。
本図の適応等化器は、ＡＦＣ３１ｂにおいてΔｆ情報３０１の代わりに位相差情報４０４を出力するようにした点と、ＣＲ１５ｃにおいてΔｆ情報３０１の代わりに位相差情報４０４を入力するようにした点のみが実施の形態１の適応等化器と異なる。即ち図８はそのＡＦＣ３１ｂの内部構成を示すブロック図である。
【００５７】
図８のように構成されたＡＦＣ３１ｂにおいて、象限除去回路４１は、第１象限のデータに変換して、象限除去後の軟判定データ４０１として出力する。位相検出回路４２は、その位相を検出し、位相情報４０２を出力する。位相差検出回路４４は、１シンボル前の位相情報４０３と現シンボルの位相情報４０２との位相差を検出し、位相差情報４０４を出力する。
【００５８】
位相差情報４０４はＣＲ１５ｃに送られ、初期立ち上げ時は２次ループにおいて位相誤差情報２０１の代わりとして用いられる。図９はそのＣＲ１５ｃの内部構成を示すブロック図である。
このように構成されたＣＲ１５ｃでは、実施の形態１のＣＲと同様に、位相誤差検出回路２１で位相回転後の軟判定データ１０３の位相誤差を検出し、ループフィルタ２２ｃで位相誤差情報２０１を平均化した後、ディジタルＶＣＯ２３でループフィルタ出力２０８を積分して現シンボルにおける位相を求め、ＣＯＳ／ＳＩＮデータ１０６に変換して出力する。ループフィルタ２２ｃの２次ループにおいて、スイッチ５１ｂは、初期立ち上げ時には位相差情報４０４を、定常動作時には位相誤差情報２０１を選択して出力する。時刻ｎにおける２次ループ出力２０７は、式（７）の代わりに式（１７）のように表される。
【００５９】
【数１５】
2004247981.tif 000017
【００６０】
ＣＲ１５ｃは以上のように、ループフィルタ２２ｃの２次ループにおいて、初期立ち上げ時にＡＦＣ３１ｂが出力した位相差情報４０４を位相誤差情報２０１の代わりとして用いることで、遅延素子２８に本来とは逆符号の大きな値がたまってしまうという現象を防ぐことができる。
【００６１】
以上のように、この構成によっても、ＣＲの収束状態に依存せず動作するＡＦＣを付加することで、ＣＲにループ内遅延が存在するときの周波数オフセットに対する引き込み範囲を広げることができ、ＡＦＣのループ定数の乗算器をＣＲと共有化することで図５の構成に比べても、ＡＦＣの回路規模を更に小さくできるという効果がある。
【００６２】
本実施の形態における他の適応等化器の構成を図１０により説明する。図に示されるように、２次ループ出力の代わりにΔｆ情報３０１を用いるようにしたＣＲ１５ｄを用いている。
【００６３】
図１１にその内部構成を示すＣＲ１５ｄにおいて、ループフィルタ２２ｄは２次ループ出力の代わりにΔｆ情報３０１を用いる。
このように構成されたＣＲ１５ｄでは、位相誤差検出回路２１で位相誤差を検出し、ループフィルタ２２ｄで位相誤差情報２０１を平均化した後、ディジタルＶＣＯ２３でループフィルタ出力２０８を積分して現シンボルにおける位相を求め、ＣＯＳ／ＳＩＮデータ１０６に変換して出力する。ループフィルタ２２ｄにおいて、加算器２５は、１次ループ出力２０３にΔｆ情報３０１を加算し、ループフィルタ出力２０８として出力する。時刻ｎにおけるループフィルタ出力２０８は、式（８）の代わりに式（１８）のように表される。
【００６４】
【数１６】
2004247981.tif 000018
【００６５】
ＣＲ１５ｄは以上のように、２次ループ出力の代わりにΔｆ情報３０１を用いることで、２次ループの遅延素子に本来とは逆符号の大きな値がたまってしまうという現象を防ぐことができる。
以上のように、この構成によってもＣＲにループ内遅延が存在するときの周波数オフセットに対する引き込み範囲を広げることができ、ＣＲの２次ループの代わりにＡＦＣを動作させることで図３の構成に比べても、ＣＲの回路規模を小さくできるという効果がある。
【００６６】
本実施の形態における他の適応等化器の構成を図１２により説明する。図において、定常動作時にΔｆ情報３０１を固定するようにしたＡＦＣ３１ｃと、ループフィルタ出力にΔｆ情報３０１を加算するようにしたＣＲ１５ｅを用いている。
【００６７】
図１３にその構成を示すＡＦＣ３１ｃにおいて、象限除去回路４１は、第１象限のデータにして、象限除去後の軟判定データ４０１を出力する。位相検出回路４２は、軟判定データ４０１の位相を検出し、位相情報４０２として出力する。位相差検出回路４４は、１シンボル前の位相情報４０３と現シンボルの位相情報４０２との位相差を検出し、位相差情報４０４として出力する。乗算器４５は、位相差情報４０４にループ定数γ４０５を乗算し、γ乗算後の位相差情報４０６を出力する。スイッチ４８は、初期立ち上げ時にはＯＮとなってγ乗算後の位相差情報４０６をスルーで出力し、定常動作時にはＯＦＦとなって０を出力する。加算器４６は、遅延素子４７から出力された１シンボル前のΔｆ情報４０７とスイッチ４８の出力を加算し、Δｆ情報３０１として出力する。
【００６８】
このΔｆ情報３０１はＣＲ１５ｅに送られ、ＣＲ１５ｅでは、図１４にその構成が示されるように、Δｆ情報３０１はループフィルタ出力２０８に加算して用いられる。
このように構成されたＣＲ１５ｅでは、位相誤差検出回路２１で位相誤差を検出し、ループフィルタ２２ｅで平均化した後、Δｆ情報３０１を加算して１シンボル当たりの位相変化量２０９を求める。ディジタルＶＣＯ２３は位相変化量２０９を積分して現シンボルにおける位相を求め、ＣＯＳ／ＳＩＮデータ１０６を出力する。ループフィルタ２２ｅの２次ループにおいて、スイッチ５１ｃは、初期立ち上げ時にはＯＦＦとなって０を出力し、定常動作時にはＯＮとなって２次ループ出力２０７をスルーで出力する。
時刻ｎにおける位相変化量２０９をＬ’（ｎ）とすると、Ｌ’（ｎ）は式（１９）のように表される。ここで、Ｎは初期立ち上げ時から定常動作時へ移行する時刻を表す。
【００６９】
【数１７】
2004247981.tif 000019
【００７０】
ＣＲ１５ｅは以上のように、ある程度周波数オフセット成分が取り除かれた状態から２次ループをスタートさせることで、２次ループの遅延素子に本来とは逆符号の大きな値がたまってしまうという現象を防ぐことができる。
以上のように、この構成によっても、大きな周波数オフセットがあるときも周波数オフセットの推定が可能となり、ＣＲにループ内遅延が存在するときの周波数オフセットに対する引き込み範囲を広げられる効果がある。
【００７１】
実施の形態３．
図１５は、この実施の形態３における適応等化器の構成を示すブロック図であり、実施の形態１の構成からの変化は、軟判定データ１０２により周波数オフセットを推定するようにして、ＡＦＣ３１ｄの接続位置を変えている。また図１６に本ＡＦＣ３１ｄの内部構成を示す。
【００７２】
このように構成されたＡＦＣ３１ｄにおいて、象限除去回路４１は、軟判定データ１０２の象限情報を除去し、第１象限のデータに変換する。位相検出回路４２で象限除去後の軟判定データ４０１の位相が検出され、位相差検出回路４４で位相差情報４０４が求められる。移動平均回路５３は、位相差情報４０４に対して移動平均を施し、その結果をΔｆ情報３０１として出力する。
移動平均するシンボル数をＫとすると、時刻ｎにおけるΔｆ情報３０１は式（２０）のように表される。
【００７３】
【数１８】
2004247981.tif 000020
【００７４】
ＡＦＣ３１ｄは以上のように、１シンボル間の位相差情報４０４を移動平均して周波数オフセットを推定することで、ＣＲの収束状態に依存せずに大きな周波数オフセットがあるときにも、周波数オフセットの推定が可能となる。
【００７５】
ＡＦＣ３１ｄの生成したΔｆ情報３０１はＣＲ１５ａに送られ、初期立ち上げ時は２次ループ出力の代わりとして用いられるとともに、初期立ち上げ時から定常動作時へ移行する際には２次ループの遅延素子の初期値として用いられる。これにより、ＣＲ１５ａでは、２次ループの遅延素子に本来とは逆符号の大きな値がたまってしまうという現象を防ぐことができる。
以上のように、この構成によれば、等化器の出力する軟判定データから１シンボル間の位相差を検出して移動平均を行うことで、より正確に周波数オフセットを推定でき、実施の形態１に比べてＣＲにループ内遅延が存在するときの周波数オフセットに対する引き込み範囲を広げられる効果がある。
【００７６】
本実施の形態における他の適応等化器の構成を図１７により説明する。図において、Δｆ除去後の軟判定データ３０３から周波数オフセットを推定するようにしたＡＦＣ３１ｅ、および２次ループをＯＮ／ＯＦＦするスイッチを設けたＣＲ１５ｆを用いた構成としている。
【００７７】
このように構成された適応等化器は、ＣＲの前段にＡＦＣ３１ｅを設け、独立して周波数オフセットを除去する。複素乗算器３２は、等化器１１の出力する軟判定データ１０２と、ＡＦＣ３１ｅの出力するＡＦＣ用ＣＯＳ／ＳＩＮデータ３０２との複素乗算を行い、周波数オフセットに起因する位相偏差を取り除いて、Δｆ除去後の軟判定データ３０３として出力する。
時刻ｎにおけるＡＦＣ用ＣＯＳ／ＳＩＮデータ３０２をｃｓ’（ｎ）、時刻ｎにおけるΔｆ除去後の軟判定データ３０３をｙ”（ｎ）とすると、ｙ”（ｎ）は式（２１）のように表される。ただし、×は複素乗算を表す。
【００７８】
【数１９】
2004247981.tif 000021
【００７９】
複素乗算器３２の出力するΔｆ除去後の軟判定データ３０３は、複素乗算器１２およびＡＦＣ３１ｅに送られて、ここでΔｆ除去後の軟判定データ３０３をもとに周波数オフセットが推定される。その内部構成を図１８に示すＡＦＣ３１ｅでは、象限除去回路４１でΔｆ除去後の軟判定データ３０３の象限情報を除去し、位相検出回路４２が象限除去後の軟判定データ４０１の位相を検出した後、位相差検出回路４４がその位相差を検出し、位相差情報４０４として出力する。乗算器４５は、ループ定数γ４０５乗算後の位相差情報４０６を出力する。スイッチ４８は、初期立ち上げ時にはγ乗算後の位相差情報４０６を出力し、定常動作時には０を出力する。加算器４６は、１シンボル前のΔｆ情報４０７とスイッチ４８の出力を加算し、Δｆ情報３０１として出力する。ディジタルＶＣＯ４９は、Δｆ情報３０１を積分して現シンボルにおける位相を求め、ＡＦＣ用ＣＯＳ／ＳＩＮデータ３０２に変換して出力する。
【００８０】
このＡＦＣ用ＣＯＳ／ＳＩＮデータ３０２は複素乗算器３２および３３に送られる。複素乗算器３３では、複素乗算器１６の出力する位相回転後の誤差信号１０７と、ＡＦＣ用ＣＯＳ／ＳＩＮデータ３０２との複素乗算を行い、位相回転を施して、Δｆ除去後の誤差信号３０４として出力する。時刻ｎにおけるΔｆ除去後の誤差信号３０４をｅ”（ｎ）とすると、ｅ”（ｎ）は式（２２）のように表される。
【００８１】
【数２０】
2004247981.tif 000022
【００８２】
タップ係数更新回路１７は、Δｆ除去後の誤差信号３０４とタップ入力１０８を用いて、ＬＭＳアルゴリズムなどの適応アルゴリズムに基づき、タップ係数１０９を更新する。
一方、複素乗算器１２は、複素乗算器３２の出力するΔｆ除去後の軟判定データ３０３とＣＲ１５ｆの出力するＣＯＳ／ＳＩＮデータ１０６との複素乗算を行い、位相回転後の軟判定データ１０３を出力する。ＣＲ１５ｆは、その位相回転後の軟判定データ１０３をもとに搬送波再生を行い、ＣＯＳ／ＳＩＮデータ１０６を出力する。
【００８３】
その内部構成を図１９に示すＣＲ１５ｆでは、位相誤差検出回路２１で位相回転後の軟判定データ１０３の位相誤差を検出し、ループフィルタ２２ｆで位相誤差情報２０１を平均化した後、ディジタルＶＣＯ２３でループフィルタ出力２０８を積分して現シンボルにおける位相を求めて、ＣＯＳ／ＳＩＮデータ１０６を出力する。ループフィルタ２２ｆの２次ループにおいて、スイッチ５１ｃは、初期立ち上げ時には０を出力し、定常動作時には２次ループ出力２０７を出力する。
時刻ｎにおけるループフィルタ出力２０８は、式（８）の代わりに式（２３）のように表される。
【００８４】
【数２１】
2004247981.tif 000023
【００８５】
ＣＲ１５ｆは以上のように、ある程度周波数オフセットが取り除かれた状態から２次ループを動作させることで、ＣＲの２次ループの遅延素子に本来とは逆符号の大きな値がたまってしまうという現象を防ぐことができる。
以上のように、この構成によれば、ＣＲの前段に独立してＡＦＣを設けることで、より正確に周波数オフセットを推定できるようになり、実施の形態１に比べてＣＲにループ内遅延が存在するときの周波数オフセットに対する引き込み範囲を広げられる効果がある。
【００８６】
実施の形態４．
図２０は、この実施の形態４における適応等化器の構成を示すブロック図であり、実施の形態１の構成と比べての変更は、判定帰還形等化器１１ａを用いるとともに、判定値を帰還するフィードバック部のタップ係数更新も行うタップ係数更新回路１７ａを用いるようにしたことである。
このように本図の適応等化器は、判定帰還形等化器１１ａを用いていて、これは受信ベースバンド信号１０１および硬判定データ１０４を過去数シンボル分蓄えたタップ入力１０８ａとタップ係数１０９ａとの積和演算を行う。こうして受信ベースバンド信号１０１におけるフェージングの影響を軽減する。
即ち時刻ｎにおけるフィードフォワード部のｋ番目のタップ係数１０９ａをｈｆ（ｋ，ｎ）、時刻ｎにおけるフィードバック部のｋ番目のタップ係数１０９ａをｈｂ（ｋ，ｎ）、判定帰還形等化器１１ａのフィードフォワード部のタップ数をＭｆ、フィードバック部のタップ数をＭｂとすると、時刻ｎにおける軟判定データ１０２は式（２４）のように表される。ただし、＊は複素共役、×は複素乗算、＋は複素加算を表す。
【００８７】
【数２２】
2004247981.tif 000024
【００８８】
一方、タップ係数更新回路１７ａは、位相回転後の誤差信号１０７とタップ入力１０８ａを用いて、例えばＬＭＳアルゴリズムなどの適応アルゴリズムに基づき、タップ係数１０９ａを更新する。適応アルゴリズムにＬＭＳアルゴリズムを用いた場合、タップ係数１０９ａは式（２５）、式（２６）に従って更新される。
【００８９】
【数２３】
2004247981.tif 000025
【００９０】
以上のように、この構成によれば、実施の形態１の等化器に判定帰還形等化器を用いることで、適応等化器としての性能、例えばシグニチャ特性などを向上しつつ、ＣＲにループ内遅延が存在するときの周波数オフセットに対する引き込み範囲を広げられる効果がある。
【００９１】
本実施の形態における他の適応等化器の構成を図２１により説明する。図に示されるように誤差信号１０５から適応等化器の収束状態を判定する収束判定回路３４を用いて、収束判定結果３０５を求め、ＣＲ１５ｇにその収束判定結果３０５を入力する。
本図における収束判定回路３４は、その内部構成が図２２で示されるように、誤差信号の絶対値６０１を出力する絶対値算出回路６１、収束判定閾値６０２と比較してコンパレータ出力６０３を得るコンパレータ６２、平均化回路６３を順に接続している。
【００９２】
このように構成された収束判定回路３４において、絶対値算出回路６１では例えば誤差信号１０５の実部と虚部の絶対値和を求め、誤差信号の絶対値６０１として出力する。ここでは、誤差信号の絶対値６０１を誤差信号１０５の実部と虚部の絶対値和としたが、絶対値和の代わりに実部と虚部の２乗和やその平方根でもよい。コンパレータ６２では、誤差信号の絶対値６０１と収束判定閾値６０２とを比較し、例えば誤差信号の絶対値６０１が収束判定閾値６０２よりも小さいときは１を、大きいときは０をコンパレータ出力６０３として出力する。平均化回路６３では、コンパレータ出力６０３を例えばアップダウンカウンタなどで平均化し、収束判定結果３０５として出力する。
【００９３】
収束判定回路３４出力の収束判定結果３０５はＣＲ１５ｇに送られ、スイッチなどの制御信号として用いられる。図２３にその内部構成を示すＣＲ１５ｇでは、収束判定結果３０５を入力するようにしたループフィルタ２２ｆを備えて、更にその内部に収束判定結果３０５の値に応じて２次ループ出力２０７とΔｆ情報３０１を選択するスイッチ５１ｄと、収束判定結果３０５が“未収束”から“収束”へ変化する際にΔｆ情報３０１をロードするようにした遅延素子２８ｂとを設けている。
【００９４】
この構成によるＣＲ１５ｇでは、位相誤差検出回路２１で位相回転後の軟判定データ１０３の位相誤差を検出し、ループフィルタ２２ｆで位相誤差情報２０１を平均化した後、ディジタルＶＣＯ２３で積分により現シンボルにおける位相を求め、ＣＯＳ／ＳＩＮデータ１０６に変換して出力する。ループフィルタ２２ｆの２次ループにおいて、スイッチ５１ｄは、収束判定結果３０５が“未収束”の時にはΔｆ情報３０１を選択し、“収束”の時には２次ループ出力２０７を選択して出力する。また、遅延素子２８ｂは、収束判定結果３０５が“未収束”から“収束”へ変化する際、Δｆ情報３０１をロードし初期値として使用する。
【００９５】
以上のように、この構成によれば、ＣＲの収束状態に依存せず動作するＡＦＣを付加することで、ＣＲにループ内遅延が存在するときの周波数オフセットに対する引き込み範囲を広げることができるとともに、誤差信号から適応等化器の収束状態を判定し、その収束判定結果をもとに初期立ち上げ時から定常動作時へ移行するタイミングを制御するので、ＡＦＣの動作時間を短くでき、引き込み時間を短縮できる効果がある。
【００９６】
本実施の形態における他の適応等化器の構成を図２４により説明する。図に示されるように、硬判定データ１０４からフレーム同期状態を判定し、フレーム同期情報３０６を出力するフレーム同期判定回路３５と、フレーム同期情報３０６を入力するようにしたＣＲ１５ｈを備えている。
本図におけるフレーム同期判定回路３５は、その内部構成が図２５で示されるように、復調データ７０１を出力するデマッピング回路７１、ユニークワード７０２と許容誤り数７０３を入力として、ユニークワード検出結果７０４を出力するユニークワード検出回路７２、状態遷移制御回路７３を順に接続している。
【００９７】
このように構成されたフレーム同期判定回路３５において、デマッピング回路７１では硬判定データ１０４に対して変調側のマッピングに対応したデマッピングを行い、復調データ７０１を出力する。送信側で差動符号化を行っている場合には、デマッピング回路７１の中で差動復号も行うことになる。また、送信側でユニークワードを挿入した後に誤り訂正符号化を行っている場合には、デマッピングを行った後に誤り訂正復号を行うことになる。ユニークワード検出回路７２では、復調データ７０１とユニークワード７０２の相関をとり、例えば不一致数が許容誤り数７０３より小さいときは１を、大きいときは０をユニークワード検出結果７０４として出力する。状態遷移制御回路７３では、例えばユニークワード検出結果７０４が数回連続で１の場合に同期状態に移行し、ユニークワード検出結果７０４が数回連続で０の場合に非同期状態に移行するなどの状態遷移制御を行い、“同期／非同期”の情報をフレーム同期情報３０６として出力する。
【００９８】
フレーム同期判定回路３５の生成したフレーム同期情報３０６は、その内部構成が図２６で示されるＣＲ１５ｈに送られ、スイッチなどの制御信号として用いられる。
【００９９】
このように構成されたＣＲ１５ｈでは、位相誤差検出回路２１で軟判定データ１０３の位相誤差を検出し、ループフィルタ２２ｇで位相誤差情報２０１を平均化した後、ディジタルＶＣＯ２３で積分により現シンボルにおける位相を求め、ＣＯＳ／ＳＩＮデータ１０６に変換して出力する。ループフィルタ２２ｇにおいて、スイッチ５１ｅは、フレーム同期情報３０６が“非同期”の時にはΔｆ情報３０１を選択し、“同期”の時には２次ループ出力２０７を選択して出力する。また、遅延素子２８ｃは、フレーム同期情報３０６が“非同期”から“同期”へ変化する際、Δｆ情報３０１をロードし初期値として使用する。
【０１００】
以上のように、この構成によれば、ＣＲの収束状態に依存せず動作するＡＦＣを付加することで、ＣＲにループ内遅延が存在するときの周波数オフセットに対する引き込み範囲を広げることができるとともに、硬判定データからフレーム同期状態を判定し、その判定結果をもとに初期立ち上げ時から定常動作時へ移行するタイミングを制御するので、ＡＦＣの動作時間を短くでき、引き込み時間を短縮できるという効果がある。
【０１０１】
【発明の効果】
以上のように、この発明によれば、ＣＲの収束状態に依存せず動作するＡＦＣを付加することで、大きな周波数オフセットがあるときも周波数オフセットの推定が可能となり、ＣＲにループ内遅延が存在するときの周波数オフセットに対する引き込み範囲を広げられる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１における適応等化器の構成を示す図である。
【図２】実施の形態１におけるＡＦＣの内部構成を示す図である。
【図３】実施の形態１におけるＣＲの内部構成を示す図である。
【図４】この発明の実施の形態２における適応等化器の構成を示す図である。
【図５】実施の形態２におけるＡＦＣの内部構成を示す図である。
【図６】実施の形態２におけるＣＲの内部構成を示す図である。
【図７】実施の形態２における他の適応等化器の構成を示す図である。
【図８】実施の形態２における他のＡＦＣの内部構成を示す図である。
【図９】実施の形態２における他のＣＲの内部構成を示す図である。
【図１０】実施の形態２における他の適応等化器の構成を示す図である。
【図１１】実施の形態２における他のＣＲの内部構成を示す図である。
【図１２】実施の形態２における他の適応等化器の構成を示す図である。
【図１３】実施の形態２における他のＡＦＣの内部構成を示す図である。
【図１４】実施の形態２における他のＣＲの内部構成を示す図である。
【図１５】この発明の実施の形態３における適応等化器の構成を示す図である。
【図１６】実施の形態３におけるＡＦＣの内部構成を示す図である。
【図１７】実施の形態３における他の適応等化器の構成を示す図である。
【図１８】実施の形態３における他のＡＦＣの内部構成を示す図である。
【図１９】実施の形態３における他のＣＲの内部構成を示す図である。
【図２０】この発明の実施の形態４における適応等化器の構成を示す図である。
【図２１】実施の形態４における他の適応等化器の構成を示す図である。
【図２２】実施の形態４における収束判定回路の内部構成を示す図である。
【図２３】実施の形態４における他のＣＲの内部構成を示す図である。
【図２４】実施の形態４における他の適応等化器の構成を示す図である。
【図２５】実施の形態４におけるフレーム同期判定回路の内部構成を示す図である。
【図２６】実施の形態４における他のＣＲの内部構成を示す図である。
【図２７】従来例による適応等化器の構成を示す図である。
【図２８】従来例におけるＣＲの内部構成を示す図である。
【符号の説明】
１１  等化器、１２，１６，３２，３３  複素乗算器、１３  判定器、１４  複素減算器、１５，１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆ，１５ｇ，１５ｈ  ＣＲ、１７，１７ａ  タップ係数更新回路、２１  位相誤差検出回路、２２，２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆ，２２ｇ  ループフィルタ、２３，４９  ディジタルＶＣＯ、２４，２６，４５  乗算器、２５，２７，４６，５２  加算器、２８，２８ａ，２８ｂ，２８ｃ，４３，４７  遅延素子、３１，３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ  ＡＦＣ、４１  象限除去回路、４２  位相検出回路、４４  位相差検出回路、４８，５１，５１ａ，５１ｂ，５１ｃ，５１ｄ，５１ｅ  スイッチ、５３  移動平均回路、１１ａ  判定帰還形等化器、３４  収束判定回路、６１  絶対値算出回路、６２  コンパレータ、６３  平均化回路、３５  フレーム同期判定回路、７１  デマッピング回路、７２  ユニークワード検出回路、７３  状態遷移制御回路、１０１  受信ベースバンド信号、１０２  軟判定データ、１０３  位相回転後の軟判定データ、１０４  硬判定データ、１０５  誤差信号、１０６  ＣＯＳ／ＳＩＮデータ、１０７位相回転後の誤差信号、１０８，１０８ａ  タップ入力、１０９，１０９ａ  タップ係数、２０１  位相誤差情報、２０２  ループ定数α、２０３  １次ループ出力、２０４  ループ定数β、２０５  β乗算後の位相誤差、２０６  １シンボル前の２次ループ出力、２０７  ２次ループ出力、２０８  ループフィルタ出力、３０１  Δｆ情報、４０１  象限除去後の軟判定データ、４０２  位相情報、４０３  １シンボル前の位相情報、４０４  位相差情報、４０５  ループ定数γ、４０６  γ乗算後の位相差情報、４０７  １シンボル前のΔｆ情報、２０９位相変化量、３０２  ＡＦＣ用ＣＯＳ／ＳＩＮデータ、３０３  Δｆ除去後の軟判定データ、３０４  Δｆ除去後の誤差信号、３０５  収束判定結果、６０１誤差信号の絶対値、６０２  収束判定閾値、６０３  コンパレータ出力、３０６  フレーム同期情報、７０１  復調データ、７０２  ユニークワード、７０３許容誤り数、７０４  ユニークワード検出結果。
【図１】
2004247981.tif 000026
【図２】
2004247981.tif 000027
【図３】
2004247981.tif 000028
【図４】
2004247981.tif 000029
【図５】
2004247981.tif 000030
【図６】
2004247981.tif 000031
【図７】
2004247981.tif 000032
【図８】
2004247981.tif 000033
【図９】
2004247981.tif 000034
【図１０】
2004247981.tif 000035
【図１１】
2004247981.tif 000036
【図１２】
2004247981.tif 000037
【図１３】
2004247981.tif 000038
【図１４】
2004247981.tif 000039
【図１５】
2004247981.tif 000040
【図１６】
2004247981.tif 000041
【図１７】
2004247981.tif 000042
【図１８】
2004247981.tif 000043
【図１９】
2004247981.tif 000044
【図２０】
2004247981.tif 000045
【図２１】
2004247981.tif 000046
【図２２】
2004247981.tif 000047
【図２３】
2004247981.tif 000048
【図２４】
2004247981.tif 000049
【図２５】
2004247981.tif 000050
【図２６】
2004247981.tif 000051
【図２７】
2004247981.tif 000052
【図２８】
2004247981.tif 000053