(57)【要約】【課題】ディジタル信号伝送装置の接続台数の増加による受信波形歪みを小さくして正常な伝送ができるようにする。【解決手段】２回路の差動入力型レシーバ回路を１回路に減らして入力のしきい値を２値で切り替え制御するために差動入力型レシーバ回路の入力に抵抗とスピードアップコンデンサが並列接続された分圧回路でしきい値の設定が可能なしきい値設定回路と、しきい値設定回路の電源端子へＤＣ電圧の供給または送信データの出力する差動型ドライバ回路と、キャリア検出回路の出力と送信データの送信要求信号の出力で差動型ドライバ回路の出力制御するドライバ出力制御回路を備える。【選択図】　　図１
2004088576.tif 000002
【特許請求の範囲】
【請求項１】
ディジタルベースバンド伝送において
伝送路を介して伝送データ信号をディジタル信号にレベル変換して出力する差動入力型レシーバ回路と、
前記差動入力型レシーバ回路の入力に抵抗とスピードアップコンデンサが並列接続された分圧回路でしきい値の設定が可能なしきい値設定回路と、
前記しきい値設定回路の電源端子へＤＣ電圧の供給または送信データを出力する差動型ドライバ回路と、
キャリア検出回路の出力または送信データの送信要求信号の出力で前記差動型ドライバ回路の出力を制御するドライバ出力制御回路を備えた
ことを特徴とするディジタル信号伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ディジタルベースバンド伝送に適用するディジタル信号伝送装置の送受信回路方式に関するものである。
【０００２】
【従来の技術】
従来、ＤＰＬＬを内蔵したディジタル信号伝送装置の相互間でディジタル信号の授受において例えば、図３に示すように半二重伝送システムに接続されている。
このシステムは２線式の伝送回線１１にデータを伝送するディジタル信号伝送装置（以下、ステーションと呼ぶ）１２、１３〜１５を接続した構成である。この構成ではステーションは４台接続した例を示しているが、実際にはそれ以上接続される。この半二重伝送システムは伝送回線１１を占有して１つのステーションが送信する権利を持つ仕組みによって、ステーション間でデータの授受が行われる。
この例では、ステーション１２が送信権を得てデータを送信し、伝送回線１１を通して他のステーション１３〜１５で受信する。受信動作終了から送信動作開始までの期間は伝送休止期間に相当し、伝送ラインは無信号状態となる。伝送休止状態では受信回路の受信検出レベル以上のノイズが侵入した場合、誤データを受信することになり、正常な受信ができなくなる。一般的に、電気伝送システムでは伝送ケーブルが外来ノイズの影響を受けやすいため受信回路上の工夫が必要である。
図４は従来のディジタル信号伝送装置の機能ブロック図を示す。図４において、５１は後記、差動型スケルチレシーバ５２の入力しきい値を設定するしきい値設定回路である。５２は前記、しきい値設定回路の電圧レベル以上の受信データを識別し、ディジタル信号に変換して出力する差動型スケルチレシーバである。５３は伝送回線からの受信データを０Ｖ付近で識別し、ディジタル信号に変換して出力する差動型ゼロクロスレシーバである。５４は受信データの先頭のプリアンブルビットが正規のパルス幅であることを検出した後、受信データの変化点を検出して、その期間中状態信号をＯＮにして出力し、受信変化点がなくなってからＮビット後もしくは受信データのパルス幅違反時には状態信号をＯＦＦにして出力する受信キャリア検出回路である。５５は前記、キャリア検出回路の出力がＯＮの条件で差動型ゼロクロスレシーバ５３で受信したデータを出力するＡＮＤゲートである。５６は受信データから受信クロックの抽出をするＤＰＬＬ回路である。５７は送受信データの制御をする通信ＬＳＩである。５８はデータ送信の出力の制御入力機能付きの差動型ドライバーである。
次に図４の受信動作について説明する。ここでは、伝送信号符号はマンチェスタ符号とし、伝送フレームはＨＤＬＣフォーマットとして以下に説明する。
ＨＤＬＣフォーマットではフレームの先頭にプリアンブルビットが付加されており、受信部のＤＰＬＬの同期の引き込みに使用されている。プリアンブルビットは“１”と“０”の繰り返しパターンとして１ビット長のパルス幅になるようにしている。これ以降のデータはランダムパターンになるため“１”または“０”の繰り返しが続くこともあり、パルス幅は１／２ビット長になるため、繰り返し周波数はプリアンブルビットの２倍に大きくなる。信号周波数が高くなるほど、ケーブルの信号損失が増加して、伝送波形歪みが増大することは明白である。伝送休止状態の時に受信回路の受信検出レベル以上のノイズが侵入して誤データを受信しないように前記差動型スケルチレシーバ５２の受信検出レベルを前記しきい値設定回路５１により大きくしている。伝送ケーブルの延長およびステーションの接続台数の増加によって信号損失が大きくなると伝送信号波形の歪みも増大することは明白である。差動型ゼロクロスレシーバ５３からの受信したデータに比べて差動型スケルチレシーバ５２から受信したデータはパルス幅歪みが大きくなるため、受信データの先頭プリアンブルビットの検出のみ差動型スケルチレシーバ５２で受信し、それ以降の受信データを差動型ゼロクロスレシーバ５３で受信して波形歪みを改善している。差動型スケルチレシーバ５２から受信したデータをキャリア検出回路５４に入力して受信データの有無を判定している。キャリア検出回路の出力がＯＮの期間中、差動型ゼロクロスレシーバ５３の受信データが有効となりＤＰＬＬ５６へ入力されて受信クロックが抽出される。
図５は図４の送受信回路部の具体的な回路図例を示す。図５の回路について説明する。
差動型スケルチレシーバ５２、差動型ゼロクロスレシーバ５３は差動入力型のレシーバである。差動入力型レシーバのしきい値は０Ｖ付近でスイッチングする。伝送ラインの短絡事故または無通信状態での外来ノイズによる誤データの受信防止のため、差動入力のしきい値を大きく設定する回路として、しきい値設定回路５１を付加している。しきい値設定回路５１は抵抗分圧によりしきい値を設定している。差動型スケルチレシーバ５２のしきい値が大きいため、伝送波形の立ち上がり／立ち下がりが大きいと、受信パルス幅歪みも大きくなり正常な受信ができなくるので受信データの先頭プリアンブルビットのみを受信する。それ以降の受信データはしきい値の小さい差動型ゼロクロスレシーバ５３から受信するようにしている。
【０００３】
【発明が解決しようとする課題】
伝送ラインの波形歪みの要因の一つとしてレシーバ回路がある。従来のディジタル信号伝送装置では、図５のレシーバ回路図に示すように差動型スケルチレシバ５２と差動型ゼロクロスレシーバ５３の２回路のレシーバが必要となる。レシーバの等価入力抵抗をＺｉとすると、伝送ラインから見たレシーバ回路の等価入力抵抗はＺｉの１／２になる。ステーションの接続台数が増加すると伝送ライン上の特性インピーダンスが大きく変動して伝送波形の歪みが増大し、正常な伝送ができなくなる欠点があった。
本発明は、上記課題を解決するためになされたものであり、ディジタル信号伝送装置の接続台数の増加による受信波形歪みを小さくして正常な伝送ができるようにしたディジタル信号伝送装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記課題を解決するために、本発明は２回路の差動入力型レシーバ回路を１回路に減らして入力のしきい値を２値で切り替え制御するために差動入力型レシーバ回路の入力に抵抗とスピードアップコンデンサが並列接続された分圧回路でしきい値の設定が可能なしきい値設定回路と、前記しきい値設定回路の電源端子へＤＣ電圧の供給または送信データの出力する差動型ドライバ回路と、キャリア検出回路の出力と送信データの送信要求信号の出力で前記差動型ドライバ回路の出力制御するドライバ出力制御回路を備えたことを特徴とするディジタル信号伝送装置である。
このような機能を備えた本発明のディジタル信号伝送装置はディジタル信号伝送システムに接続する台数の増加による受信波形歪みを小さくして正常な伝送ができるよに改善されたものである。
【０００５】
【発明の実施の形態】
以下、本発明の実施例に基づいて説明する。
図１に本発明のディジタル信号伝送装置の機能ブロック図を示す。
図２は図１の送受信回路部の具体的な回路例について示す。なお、本発明が従来技術と同じ構成要素については同一符号を付して説明を省略し、異なる点のみ説明する。
本発明が従来と異なる点は以下のとおりである。
図１ではしきい値設定回路５１のＤＣ電源電圧の供給とデータの送信は同一の差動型ドライバ５８とし、キャリア検出回路５４の出力信号と通信ＬＳＩ５７のＲＴＳ出力信号を入力したＯＲゲート５９の出力で前記差動型ドライバ５８の出力制御をする。図２に示すしきい値設定回路５１にはＲ１とＲ２に並列にスピードアップコンデンサＣ３，Ｃ４が付加されている。前記スピードアップコンデンサＣ３，Ｃ４はデータ送信信号が分圧抵抗Ｒ１，Ｒ２によって信号減衰しないようにするためである。前記しきい値設定回路５１のＤＣ電源電圧を差動型ドライバ５８から電源供給する回路方式を用いたことにより差動型ドライバ５８の出力がＯＦＦの期間は伝送ラインから侵入するコモンモードノイズがしきい値設定回路５１から差動型ドライバ５８の出力端子、前記差動型ドライバ５８の内部出力回路を経由して電源回路ＶＣ、ＧＮＤへの流出を遮断して受信回路の平衡度の低下を防止している。
図２を用いて、しきい値の２値制御の動作を説明する。
データ受信動作時、キャリア検出回路５４の出力信号で差動型ドライバ５８の出力を制御する。キャリア検出回路５４の出力信号がＯＦＦ（“１”）の時は、差動型ドライバ５８の出力にＤＣ電圧が出力され、しきい値設定回路５１の分圧抵抗Ｒ１〜Ｒ４に電流が流れて、しきい値電圧が発生する。すなわち、スケルチ受信が可能になる。キャリア検出回路５４の出力信号がＯＮ（“０”）の時は、差動型ドライバ５８の出力は無電圧となり、分圧抵抗Ｒ１〜Ｒ４に流れていた電流が遮断されるためしきい値電圧も無電圧となり、ゼロクロス受信が可能になる。
図２を用いてデータ送信の動作について説明する。通信ＬＳＩ５７のＲＴＳ出力信号で差動型ドライバ５８の出力を制御する。ＲＴＳ出力信号がＯＮ（“１”）の時は、差動型ドライバ５８の出力から送信データのパルス電圧が出力され、しきい値設定回路５１のスピードアップコンデンサＣ３，Ｃ４とＣ１，Ｃ２を通って伝送ラインへ出力される。
次に図１を用いて受信動作の説明する。
差動型スケルチレシーバ５２から受信したデータはキャリア検出回路５４に入力されて受信データの有無を判定している。無通信状態ではキャリア検出回路５４の出力はＯＦＦ（“　”）するため、差動型ドライバ５８の出力にＤＣ電圧が出力され、しきい値設定回路５１に電流が流れてしきい値電圧が発生すると差動型スケルチレシーバ５２のしきい値は０Ｖより大きく設定される。差動型スケルチレシーバ５２のしきい値を超えて受信データが入力されるとキャリア検出回路５４の出力はＯＮ（“０”）すると、差動型ドライバ５８の出力は無電圧となり、しきい値設定回路５１の電流が遮断されるため、差動型スケルチレシーバ５２のしきい値は０Ｖ付近に低く設定される。差動型スケルチレシーバ５２は０Ｖ付近でスイッチングした受信データが出力され、キャリア検出回路５４の出力がＯＮ（“０”）の期間中、ＤＰＬＬ５６へ入力されて受信クロックが抽出されることになり、従来のディジタル信号伝送装置の受信動作と同等である。
【０００６】
【発明の効果】
以上述べたように、本発明によれば１つの差動入力型レシーバで入力のしきい値を２値で設定可能なしきい値設定回路とキャリア検出回路の出力信号を用いて差動型ドライバの出力を制御するドライバ出力制御回路により２値のしきい値に切り換える受信部を備えたディジタル信号伝送装置としたことで、従来の２回路の差動入力型レシーバを１回路に部品削減でき、伝送ラインからみた差動入力型レシーバ回路の等価入力抵抗は２倍に改善され、ステーションの接続台数の増加による伝送波形の歪みの増大を防止する効果がある。また、差動入力型レシーバ回路のしきい値設定回路の電源に差動型ドライバから電源供給する回路方式を用いたことにより差動型ドライバ５８の出力がＯＦＦの期間は伝送ラインから侵入するコモンモードノイズの侵入を抑制して受信回路の平衡度の低下を防止する効果がある。
【図面の簡単な説明】
【図１】本発明のディジタル信号伝送装置の機能ブロック図を示す。
【図２】本発明の送受信回路の具体的な回路例を示す。
【図３】ディジタル信号伝送装置が接続された半二重伝送システムの構成を示す。
【図４】従来のディジタル信号伝送装置の機能ブロック図を示す。
【図５】従来の送受信回路の具体的な回路例を示す。
【符号の説明】
１１　伝送回線
１２〜１５　ステーション
５１　しきい値設定回路
５２　差動型スケルチレシーバ
５３　差動型ゼロクロスレシーバ
５４　キャリア検出回路
５５　ＡＮＤゲート
５６　ＤＰＬＬ
５７　通信ＬＳＩ
５８　差動型ドライバ
５９　ＯＲゲート
Ｒ１〜Ｒ４　分圧抵抗
Ｃ１〜Ｃ４　スピードアップコンデンサ
ＶＣ　回路用電源電圧＋側
ＧＮＤ　回路用電源電圧−側（０Ｖ）
ＲＴ　伝送ケーブルの終端抵抗
【図１】
2004088576.tif 000003
【図２】
2004088576.tif 000004
【図３】
2004088576.tif 000005
【図４】
2004088576.tif 000006
【図５】
2004088576.tif 000007