(57)【要約】【課題】ミラー効果を最小化し、従来の技術に比して利得を大幅に高める増幅器回路を提供する。【解決手段】第１トランジスタと、フローティングされるエミッタを具えることによってベース電極とコレクタとの接合面にコンデンサを提供するとともに、該ベース電極と該第１トランジスタのベース電極とを接続し、かつ該第１トランジスタと同一のチップ上に形成して該第１トランジスタとインピーダンスをマッチングして該第１トランジスタと同量のミラーコンデンサを具えさせる第１付加トランジスタと、　該第１トランジスタのコレクタ端にカップリングし、さらに該第１付加トランジスタにカップリングにし、かつ該第１トランジスタと同一チップ上に形成され、該第１トランジスタと出力電圧の高さと極性が逆になるインバータ素子と、によって構成する。【選択図】　図６
2004032705.tif 000002
【特許請求の範囲】
【請求項１】
第１トランジスタと、
フローティングされるエミッタを具えることによってベース電極とコレクタとの接合面にコンデンサを提供するとともに、該ベース電極と該第１トランジスタのベース電極とを電気的に接続し、かつ該第１トランジスタと同一のチップ上に形成することによって、該第１トランジスタとインピーダンスをマッチングして該第１トランジスタと同量のミラーコンデンサを具えさせる第１付加トランジスタと、
該第１トランジスタのコレクタ端にカップリングし、さらに該第１付加トランジスタにカップリングにし、かつ該第１トランジスタと同一チップ上に形成され、該第１トランジスタと出力電圧の高さと極性が逆になるインバータ素子と、によってなり、
該第１付加トランジスタと、該インバータ素子とによって第１トランジスタの寄生コンデンサを最小化することを特徴とする利得増大効果を有する増幅器回路。
【請求項２】
前記インバータ素子が変圧器であって、該変圧器半導体製造技術によって該第１トランジスタと同一のチップ上に形成されることを特徴とする請求項１に記載の利得増大効果を有する増幅器回路。
【請求項３】
前記インバータ素子が第２トランジスタと第２付加トランジスタとを含み、かつ該第２トランジスタと該１トランジスタとによって極性の異なる信号を受信する差動増幅器を構成するとともに、該第２付加トランジスタはフローティングエミッタを具えてベース電極とコレクトとの接合面にコンデンサを提供し、該第２付加トランジスタのベース電極と該第２トランジスタのベース電極が電気的に接続することを特徴とする請求項１に記載の利得増大効果を有する増幅器回路。
【請求項４】
少なくとも、極性の異なる信号を受信する第１能動素子と、第２能動素子とを含む差動増幅器回路を含んでなり、
少なくとも該第１能動素子と第２能動素子と同一の第１付加能動素子と、第２付加能動素子とを含む複数の素子が差動増幅器回路にカップリングし、かつ該第１付加能動素子のインピーダンスが第２付加能動素子のインピーダンスにマッチングし、
該差動増幅器回路と該複数の素子とが同一の半導体チップ上に形成されて該第１能動素子のコレクタと該第２付加能動素子のコレクタとがカップリングするとともに、該第２能動素子のコレクタと該第１付加能動素子のコレクタとがカップリングし、さらに該第１トランジスタのベース電極と該第１付加能動素子のベース電極とがカップリングし、該２トランジスタのベース電極と該第２付加能動素子のベース電極とがカップリングすること、を特徴とする利得増大効果を有する増幅器回路。
【請求項５】
少なくとも変圧器と、該変圧器にカップリングする第１能動素子とを含む１級増幅器回路と、
該１級増幅器回路にクロスカップリングし、かつミラー効果コンデンサを最小化する第２能動素子とを含んでなること、を特徴とする利得増大効果を有する増幅器回路。
【請求項６】
前記第１能動素子と第２能動素子とが同一であること、を特徴とする請求項５に記載の利得増大効果を有する増幅器回路。
【請求項７】
前記第１能動素子と第２能動素子とが、変圧器から送信され、かつ極性が逆の信号を受信すること、を特徴とする請求項６に記載の利得増大効果を有する増幅器回路。
【請求項８】
前記第１能動素子と、第２能動素子と、変圧器とが同一チップ上に形成されること、を特徴とする請求項６に記載の利得増大効果を有する増幅器回路。
【請求項９】
前記第１能動素子と、第２能動素子とには、少なくとも相補型金属酸化膜半導体か、電解効果トランジスタか、ヘラロ接合バイポーラトランジスタか、二極性トランジスタから選択される任意の一が含まれること、を特徴とする請求項６に記載の利得増大効果を有する増幅器回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、利得（ｇａｉｎ）を得るための能動（ａｃｔｉｖｅ）素子回路に関し、特にミラー効果を最低限に抑制する増幅器回路に関する。
【０００２】
【従来の技術】
図１に開示する従来の典型的な能動（ａｃｔｉｖｅ）素子（１０）（一般にはトランジスタである）は、ミラーフィードバックコンデンサ（１２）を含んでなる。如何なる３端子能動素子であろうと、図１に開示するように出入力端子の間にフィードバックコンデンサを含む（即ち、ミラーフィードバック：Ｍｉｌｌｅｒ　ｆｅｅｄｂａｃｋ）。このため能動素子の増幅度（ｇａｉｎ）が降下し、出入力端の隔離特性と高周波下の安定性が劣化する。これをミラー効果と称する。
【０００３】
図２に開示する回路（２０）は、有能指数（ｆｉｇｕｒｅ　ｏｆ　ｍｅｒｉｔ：ｆＴ）を求めることを目的とする。回路（２０）は、並列された入力抵抗（Ｒｉｎ）（２２）と入力コンデンサ（Ｃｉｎ）（２４）とを含んでなり、かつ両者は更に電源（２６）にカップリングする。回路の電流利得（β）は、入力端電流Ｉｉｎと出力端電流Ｉｏｕｔとの比較によって定義される。また、パラメータｆＴは、例えばトランジスタ（１０）のような３端子素子の相互コンダクタンス（ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ）と入力電気量との比較値によって定義される。即ち、ｆＴ＝ｇｍ／（２πＣｉｎ）である。式におけるｇｍが利得である。
【０００４】
当業者の熟知するように、ｆＴは素子の性能を表わすための好ましい指標である。但し、素子の回路の特性を先に求めなければならない。通常素子の出力端にローディングする場合は、量によって素子の回路特性を測定する。
【０００５】
図３に開示する回路パターン（３０）は、負荷抵抗（ＲＬ）（３２）と、ミラー効果コンデンサ（Ｃｍ）（３１）とを含んでなる。素子の性能を表わすｆＴは、振動周波数の最大値ｆｍａｘである。ミラー効果コンデンサは、如何なる素子関連技術であろうと、所定の制限を与える。即ち、トランジスタ関連技術は、革新的な技術が生まれ、かつ素子の高速化を目指して弛まぬ進化を遂げてはいるが、但し、高周波操作の下、ミラー効果コンデンサが回路素子全体に対して所定の制限を与える因子となることは免れない。この点について、以下に詳述する。
【０００６】
ｆｍａｘとｆＴとの関係は次の式によって表わすことができる。
ｆｍａｘ＝√（ｆＴ／（８＊π＊Ｒ直列＊Ｃフィードバック））
式におけるＲ直列は、入力端の直列抵抗を表わす。
【０００７】
一般的な法則によれば、高周波の増幅度は１オクターブ毎に６ホーン降下し、０ホーンにまで下がった時の周波数をｆｍａｘと称する。回路は該ｆｍａｘよりかなり低い周波数の下で操作して、始めて有用な増幅度が得られる。但し、既知（ｇｉｖｅｎ）の技術とって、ｆｍａｘは固定的なパラメータである。よって、高周波の下折り返しカスコード（ｃａｓｃｏｄｅ　ｓｔａｇｅ）、もしくは中性化（ｎｅｕｔｒａｌｉｚａｔｉｏｎ）によって好ましい性能が得られるのであれば、上述の制限は受け入れることができる。但し、両者の取り替え可能な回路は、いずれもそれぞれ所定の制限を受ける。かかる２種類の取り替え可能な回路について、以下に詳述する。
【０００８】
図４に従来の典型的な折り返しカスコード増幅器（５０）を開示する。該折り返しカスコード増幅器（５０）は第１素子（５２）の出力を第２素子（５４）のエミッタ（電界効果トランジスタにおいてはドレイン）にフィードバックする。ミラー効果コンデンサは、次の式に基づいて入力端の総電気容量を増幅する。
Ｃ総＝（１−Ｋ）＊Ｃフィードバック＋Ｃ入力
式におけるＫは出力は、出力端と入力端との間における電圧の増幅である。好ましくは、折り返しカスコード増幅器のＫが、Ｋ＝−１である。
【０００９】
以上の記載によれば、出力端の増幅は、そのほとんどの条件下において安定性を維持することができる。但し、折り返しカスタード増幅器（５０）は、なおも解決すべき問題を有する。即ち、低い位置の素子は増幅の最大値が１である。よって電圧の歪み率（ｄｉｓｔｏｒｓｉｏｎ）が倍増する。仮に上方の素子と下方の素子との間で同等の電圧が往来するのであれば、歪み率の貢献も同等である。但し、比較的低い電圧（例えば３．３Ｖ、もしくは更に低い場合）の下で操作する場合、両トランジスタ間の電圧の降下が要求され制限を受ける。
【００１０】
取り替え可能な他の回路は中性化（ｎｅｕｔｒａｌｉｚａｔｉｏｎ）技術を応用したものである。図５に従来の典型的に中性化増幅器（６０）を開示する。この技術において用いられるコンデンサは単一のインバータ（ｕｎｉｔｙ−ｐｈａｓｅ　ｉｎｖｅｒｔｅｒ）（６６）によってミラー効果コンデンサ（６２）を相殺する。かかる技術は真空管、二極性トランジスタ、もしくは電界効果トランジスタなどに応用されている。
【００１１】
但し、中性化技術は、用いる電気用量値がフィードバックする電気容量値と同等であることを前提とする。回路から回路へ（ｐａｒｔ　ｔｏ　ｐａｒｔ）であろうと、所定の温度から他の温度へであろうと、もしくは所定の周波数から他の周波数へであろうと、いずれも該前提を必要とする。また、中性化技術はインバータによって単位毎の利得（ｇａｉｎ）を提供する。当業者の熟知するように、上述の条件に適合させることは根本的に不可能である。したがって、中性化技術は製造時において人工の調整を必要とする。これは振動のリスクを意味する。即ち、周波数と温度において適正な中性化を行うことは保証できるものではない。よって、ミラー効果コンデンサを最小化した能動素子を提供して上述の問題を解決できるシステムの開発が業界において望まれている。
【００１２】
【発明が解決しようとする課題】
この発明は、回路のミラー効果を最小化し、利得（ｇａｉｎ）を高めることのできる増幅器回路を提供することを課題とする。
【００１３】
【課題を解決するための手段】
そこで、本発明者は従来の技術に見られる欠点に鑑みて鋭意研究を重ねた結果、少なくとも、両極性が異なるが電圧が同等の信号を提供する１級増幅器回路と、該１級増幅器回路にクロスカップリングして作動増幅器のミラー効果コンデンサを縮小する複数の素子とを含んでなる増幅器回路であって、少なくとも１以上の付加素子と１級増幅器回路とを同一のチップ上に形成して相応するインピーダンスを提供する増幅器回路の構造によって、広い帯域範囲で、かつ広い温度範囲での操作に応用でき、かつミラー効果を相殺できる増幅器回路が得られる点に着眼し、かかる知見に基づいて本発明を完成させた。
【００１４】
以下この発明について詳述する。
請求項１に記載する利得増大効果を有する増幅器回路は、　第１トランジスタと、
フローティングされるエミッタを具えることによってベース電極とコレクタとの接合面にコンデンサを提供するとともに、該ベース電極と該第１トランジスタのベース電極とを電気的に接続し、かつ該第１トランジスタと同一のチップ上に形成することによって、該第１トランジスタとインピーダンスをマッチングさせて該第１トランジスタと同量のミラーコンデンサを具えさせる第１付加トランジスタと、
該第１トランジスタのコレクタ端にカップリングし、さらに該第１付加トランジスタにカップリングにし、かつ該第１トランジスタと同一チップ上に形成され、該第１トランジスタと出力電圧の高さと極性が逆になるインバータ素子と、によってなり、
該第１付加トランジスタと、該インバータ素子とによって第１トランジスタの寄生コンデンサを最小化する。
【００１５】
請求項２に記載する利得増大効果を有する増幅器回路は、請求項１におけるインバータ素子が変圧器であって、該変圧器半導体製造技術によって該第１トランジスタと同一のチップ上に形成される。
【００１６】
請求項３に記載する利得増大効果を有する増幅器回路は、請求項１におけるインバータ素子が第２トランジスタと第２付加トランジスタとを含み、かつ該第２トランジスタと該１トランジスタとによって極性の異なる信号を受信する差動増幅器を構成するとともに、該第２付加トランジスタはフローティングエミッタを具えてベース電極とコレクトとの接合面にコンデンサを提供し、該第２付加トランジスタのベース電極と該第２トランジスタのベース電極が電気的に接続する。
【００１７】
請求項４に記載する利得増大効果を有する増幅器回路は、少なくとも、極性の異なる信号を受信する第１能動素子と、第２能動素子とを含む差動増幅器回路を含んでなり、
少なくとも該第１能動素子と第２能動素子と同一の第１付加能動素子と、第２付加能動素子とを含む複数の素子が差動増幅器回路にカップリングし、かつ該第１付加能動素子のインピーダンスが第２付加能動素子のインピーダンスにマッチングし、
該差動増幅器回路と該複数の素子とが同一の半導体チップ上に形成されて該第１能動素子のコレクタと該第２付加能動素子のコレクタとがカップリングするとともに、該第２能動素子のコレクタと該第１付加能動素子のコレクタとがカップリングし、さらに該第１トランジスタのベース電極と該第１付加能動素子のベース電極とがカップリングし、該２トランジスタのベース電極と該第２付加能動素子のベース電極とがカップリングする。
【００１８】
請求項５に記載する利得増大効果を有する増幅器回路は、少なくとも変圧器と、該変圧器にカップリングする第１能動素子とを含む１級増幅器回路と、
該１級増幅器回路にクロスカップリングし、かつミラー効果コンデンサを最小化する第２能動素子とを含んでなる。
【００１９】
請求項６に記載する利得増大効果を有する増幅器回路は、請求項５における第１能動素子と第２能動素子とが同一である。
【００２０】
請求項７に記載する利得増大効果を有する増幅器回路は、請求項６における第１能動素子と第２能動素子とが、変圧器から送信され、かつ極性が逆の信号を受信する。
【００２１】
請求項６に記載する利得増大効果を有する増幅器回路は、請求項６における第１能動素子と、第２能動素子と、変圧器とが同一チップ上に形成される。
【００２２】
請求項７に記載する利得増大効果を有する増幅器回路は、請求項６における第１能動素子と、第２能動素子とには、少なくとも相補型金属酸化膜半導体か、電解効果トランジスタか、ヘラロ接合バイポーラトランジスタか、二極性トランジスタから選択される任意の一が含まれる。
【００２３】
【発明の実施の形態】
この発明は、ミラー効果を最低限に抑制し、利得（ｇａｉｎ）の増大効果を有する増幅器回路を提供するものである。即ち、この発明によるシステムと方法においては、独立してマッチングする１級素子を提供するための一対の付加素子を含み、該１級素子は電圧が相当し、極性が逆の２つの素子が同一の半導体基板であって、かつ同一チップ上の差動出力端と入力端とにクロスカップリングする。
【００２４】
目下の半導体技術においては、この香椎素子のマッチングを提供することができる。よって、上述の素子を十分に接近させて形成することができれば帯域の広い範囲においてミラー効果を相殺することができる。特に、これら素子を同一チップ上に形成して好ましいマッチングを達成することができれば、かなり広い温度範囲での操作に適用することができる。
【００２５】
かかる、利得増大効果を有する増幅器回路について、その構造と特徴を説明するために、具体的な実施例を挙げ、図示を参照にして以下に詳述する。但し、実施例の開示はこの発明の実施の範囲を限定するものではない。実施例においては二極性トランジスタを例に挙げて説明するが、但し、この発明は相補型金属酸化膜半導体、電解効果トランジスタ、ヘラロ接合バイポーラトランジスタ、もしくはその他能動素子に応用することができる。
【００２６】
【第１の実施例】
図６に開示する第１の実施例の増幅器回路（１００）は、利得（ｇａｉｎ）を提供するものであって、差動増幅器（ｄｉｆｆｅｒｅｎｔｉａｌ　ｓｔａｇｅ）（１０２）を含んでなり、トランジスタ（１０４ａ）のエミッタにプラス電圧信号を入力し、トランジスタ（１０４ｂ）のエミッタにマイナス電圧信号を入力する。図示に開示するようにトランジスタ（１０４ａ）のコレクタがトランジスタ（１０６ｂ）のコレクタにクロスカップリングし、トランジスタ（１０４ｂ）のコレクタは、トランジスタ（１０６）ｂのコレクタにクロスカップリングする。トランジスタ（１０６ｂ）のベース電極ｇはトランジスタ（１０４ｂ）のベース電極にカップリングする。トランジスタ（１０４ａ）端に位置する出力端と、トランジスタ（１０４ｂ）端に位置する出力端の出力する電圧の大きさは同等であって、極性が逆になる。ここで注意すべき点は、トランジスタ（１０６ａ）とトランジスタ（１０６ｂ）のエミッタはフローティングされている点である。
【００２７】
言換えれば、両トランジスタ（１０６ａ）、（１０６ｂ）はワークをするのではなく、同一の半導体基板で、かつ同様のチップと、及び周知の製造技術によってトランジスタ（１０６ａ）、トランジスタ（１０４ａ）をトランジスタ（１０４ａ）（１０４ｂ）と同一にすることができる。よって、トランジスタ（１０４ａ）、（１０４ｂ）のミラー効果コンデンサ（１０３ａ）、（１０３ｂ）は、極性が逆であるため、それぞれトランジスタ（１０６ａ）、（１０６ｂ）のベース電極、コレクタ接合面のコンデンサ（ミラー効果コンデンサ）（１０７ａ）、（１０７ｂ）を相殺する。これら素子は、まとめて製造するため、電気容量も極めて接近するようにすることができ、ミラー効果コンデンサが効果的に相殺される。即ち帯域範囲の広い周波数に適用することができる。よって、この発明における増幅器は、従来の増幅器回路に比して増幅度が大きい。
【００２８】
【第２の実施例】
図７に、第２の実施例による単一端増幅器（２００）を開示する。単一端増幅器（２００）は無線周波数回路に常用される。この発明においては集積回路技術で変圧器（ｐｒｉｎｔｅｄ　ｔｒａｎｓｆｏｒｍｅｒ）（２０２）をチップ上に形成して１単位の増幅度（ｕｎｉｔｙ　ｇａｉｎ）である反転相（ｐｈａｓｅ　ｉｎｖｅｒｓｉｏｎ）を提供する。変圧器（２０２）の電圧比は、負荷インピーダンスが十分に大きければ、コイルの巻数に正比例する。これに基づき、第２の実施例においてはトランジスタ（２０４）と（２０６）を同一の半導体基板で、かつ同一のチップ内に設ける。ここで注意すべき点は、トランジスタ（２０６）のエミッタはフローティングし、ベース電極。コレクタ接合面のコンデンサ（ミラー効果コンデンサ）（２０３）によってトランジスタ（２０５）のミラー効果コンデンサ（２０４）を相殺するために提供する点である。したがって、従来の増幅器回路に比して増幅度が大きくなる。
【００２９】
上述するこの発明の回路と方法は、一対の負荷的な素子を１級増幅器と同一のチップ上に形成する。この一対の付加的な素子は、同等で、かつ極性が逆の電圧で対応するインピーダンスを提供する。したがって、広い周波数の帯域範囲に応用でき、かつ広い温度範囲において効果的である。
【００３０】
以上はこの発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなしえる修正、もしくは変更であって、この発明の精神の下においてなされ、かつこの発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【００３１】
【発明の効果】
この発明による増幅器回路は、回路のミラー効果を最小化し、従来の技術に比して利得（ｇａｉｎ）を大幅に高めることができる効果を有する。
【図面の簡単な説明】
【図１】従来のミラーフィードバックコンデンサを具える増幅器の回路図である。
【図２】有能指数を得るための能動素子の回路図である。
【図３】負荷抵抗ＲＬとミラー効果コンデンサＣｍとを具える回路のパターンを表わす説明図である。
【図４】従来のカスコード増幅器の回路図である。
【図５】従来の中性化増幅器の回路図である。
【図６】この発明の第１の実施例による増幅器の回路図である。
【図７】この発明の第２の実施例による増幅器の回路図である。
【符号の説明】
１０　　能動素子
１２　　ミラーフィードバックコンデサ
２０　　回路
２２、２２’　入力抵抗
２４、２４’　入力コンデンサ
２６　　電源
３０　　回路パターン
３１　　ミラー効果コンデンサ
３２　　ローディング抵抗
５０　　折り返しカスコード増幅器
５２　　第１素子
５４　　第２素子
６０　　中性化増幅器
６２　　ミラー効果コンデンサ
６６　　インバータ
１００　　増幅器回路
１０２　　差動増幅器
１０３ａ　ミラー効果コンデンサ
１０３ｂ　ミラー効果コンデンサ
１０４ａ　トランジスタ
１０４ｂ　トランジスタ
１０６ａ　トランジスタ
１０６ｂ　トランジスタ
１０７ａ　コンデンサ（ミラー効果コンデンサ）
１０７ｂ　コンデンサ（ミラー効果コンデンサ）
２００　　単一端増幅器
２０２　　変圧器
２０３　　コンデンサ（ミラー効果コンデンサ）
２０４　　トランジスタ
２０６　　トランジスタ
【図１】
2004032705.tif 000003
【図２】
2004032705.tif 000004
【図３】
2004032705.tif 000005
【図４】
2004032705.tif 000006
【図５】
2004032705.tif 000007
【図６】
2004032705.tif 000008
【図７】
2004032705.tif 000009