(57)【要約】【課題】配線板の導体パターンの微細化を容易にする。【解決手段】絶縁基板の表面に導体膜を形成する工程と、前記導体膜の不要な部分を除去して導体パターンを形成する工程とを備え、前記導体パターンを形成する工程は、前記導体パターンと同じパターンのエッチングレジストを形成し、前記エッチングレジストをマスクとして前記導体膜をエッチングする配線板の製造方法であって、前記導体パターンを形成する工程は、前記導体膜をエッチングした後、前記エッチングレジストを残しておく配線板の製造方法。【選択図】      図１
2004273884.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の表面に導体膜を形成する工程と、前記導体膜の不要な部分を除去して導体パターンを形成する工程とを備え、前記導体パターンを形成する工程は、
前記導体パターンと同じパターンのエッチングレジストを形成し、前記エッチングレジストをマスクとして前記導体膜をエッチングする配線板の製造方法であって、
前記導体パターンを形成する工程は、
前記導体膜をエッチングした後、前記エッチングレジストを残しておくことを特徴とする配線板の製造方法。
【請求項２】
前記エッチングレジストは、異方性導電材料を用いることを特徴とする請求項１に記載の配線板の製造方法。
【請求項３】
絶縁基板の表面に導体パターンが設けられ、前記導体パターン上に絶縁体材料または異方性導電材料が設けられた配線板であって、
前記絶縁体材料または異方性導電材料は、前記導体パターンと同じパターンで設けられていることを特徴とする配線板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線板及びその製造方法に関し、特に、小型あるいは高密度の配線板の製造方法に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、絶縁基板の表面に導体パターンが設けられた配線板には、例えば、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）と呼ばれる形態の半導体装置などに用いられる小型、高密度の配線板がある。
【０００３】
前記ＣＯＦと呼ばれる形態の半導体装置に用いる配線板は、例えば、図５（ａ）、図５（ｂ）、及び図５（ｃ）に示すように、前記絶縁基板１の一表面に導体パターン２が設けられており、前記導体パターン２上には、はんだ保護膜（ソルダレジスト）等の保護膜７や、金めっき、錫あるいは錫合金めっき等の機能めっき８が設けられている。前記配線板は、近年、小型化や高密度化が進んでおり、例えば、前記導体パターン２の導体幅が１５μｍ、半導体チップを実装する領域４の内部での導体ピッチが３５μｍ程度の配線板が要求されるようになってきている。
【０００４】
前記配線板の製造方法を簡単に説明すると、例えば、図６（ａ）に示すように、前記絶縁基板１の表面に張り合わせた銅箔などの導体膜２’上に、エッチングレジスト９を形成する。次に、前記エッチングレジスト９をマスクとして前記導体膜２’をエッチングして、図６（ｂ）に示すように、導体パターン２を形成する。その後、図６（ｃ）に示すように、前記エッチングレジスト９を除去し、前記保護膜７や前記機能めっき８を形成する。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、前記導体膜２’をエッチングしたときに、図７（ａ）に示すように、前記導体パターン２の側面部分にアンダーカット２Ａが生じる。そのため、前記導体パターン２の上底側、すなわち前記エッチングレジスト９との界面側の導体幅が、下底側の導体幅ＣＷよりも狭くなる。このとき、前記導体パターン２の上底側は、例えば、半導体チップを実装するときに前記半導体チップの外部電極と接続される面であるので、幅が狭くなると、実装不良が起こりやすくなる。そのため、前記アンダーカット２Ａを考慮して前記導体パターン２の導体幅を設定しなければならない。このとき、例えば、前記導体パターン２の厚さを８μｍとすると、前記導体幅を１５μｍ以下に狭くすることが難しいという問題があった。
【０００６】
また、前記導体パターン２のアンダーカット２Ａを少なくするには、図７（ｂ）に示すように、導体パターン２の導体厚さＣＴを薄くする方法がある。このとき、前記導体厚さＣＴを、例えば、５μｍ以下にすることで、前記導体パターン２の導体幅を１０μｍ程度にすることができる。しかしながら、前記導体パターン２の導体厚さＣＴを薄くすると、半導体チップを実装するときに、前記半導体チップの外部電極上に設けた金バンプなどの接続導体と前記導体パターン２の接合性が悪くなる。また、前記導体パターン２の導体厚さＣＴを薄くすると、スタンドオフ高さ、すなわち、前記配線板と前記半導体チップの間隔が狭くなり、導体パターン２と半導体チップの接触や、アンダーフィルの充填不良が起こりやすい。そのため、前記導体厚さＣＴは、一般に、５μｍ以上必要とされている。
【０００７】
以上のようなことから、従来の配線板の製造方法では、前記導体パターンのさらなる微細化が難しいという問題があった。
【０００８】
また、従来の配線板の製造方法では、前記エッチングで前記導体パターン２を形成した後、前記エッチングレジスト９を除去するので、製造工程が長くなるという問題もあった。
【０００９】
本発明の目的は、配線板の導体パターンを微細化することが可能な技術を提供することにある。
【００１０】
本発明の他の目的は、配線板の製造工程を短縮することが可能な技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下の通りである。
【００１３】
（１）絶縁基板の表面に導体膜を形成する工程と、前記導体膜の不要な部分を除去して導体パターンを形成する工程とを備え、前記導体パターンを形成する工程は、前記導体パターンと同じパターンのエッチングレジストを形成し、前記エッチングレジストをマスクとして前記導体膜をエッチングする配線板の製造方法であって、前記導体パターンを形成する工程は、前記導体膜をエッチングした後、前記エッチングレジストを残しておく配線板の製造方法である。
【００１４】
前記（１）の手段によれば、前記エッチングレジストを残すことにより、前記導体パターンの導体厚さを薄くしても、前記エッチングレジストの厚さを加えた見かけ上の前記導体パターンの厚さを、所定の厚さにすることができる。そのため、前記導体パターンの導体厚さを薄くすることができ、エッチング時のアンダーカットを少なくすることができる。そのため、前記導体パターンの導体幅や導体ピッチを狭くすることが容易になる。以上のようなことから、前記導体パターンをさらに微細化することができる。
【００１５】
また、前記エッチングレジストを残すため、従来の配線板の製造方法に比べて、製造工程を短縮することができる。また、条件によっては、前記エッチングレジストをはんだ保護膜（ソルダレジスト）などの保護膜の代わりとして用いることができるので、例えば、はんだ保護膜などの保護膜を形成する工程や、金めっき、錫めっきなどの機能めっきを形成する工程を省略することができる。
【００１６】
また、前記エッチングレジストを残した場合、前記配線板上に半導体チップを実装するときに、前記導体パターンと前記半導体チップの外部電極あるいはバンプとの間に前記エッチングレジストが介在する。このとき、前記半導体チップの実装形態としては、ＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）を用いる方法や、ＥＳＣ（Ｅｐｏｘｙ  Ｓｏｌｄｅｒ  ｅｎｃａｐｓｕｌａｔｅｄ  Ｃｏｎｎｅｃｔｉｏｎ）工法と呼ばれる方法と同様であり、前記導体パターンと前記半導体チップの外部電極との導通は確保できる。また、前記エッチングレジストとして、例えば、ＡＣＦ（Ａｎｉｓｏｔｏｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）などの異方性導電材料を用いれば、前記導体パターンと前記半導体チップの外部電極との導通不良を低減することができる。
【００１７】
（２）絶縁基板の表面に導体パターンが設けられ、前記導体パターン上に絶縁体材料または異方性導電材料が設けられた配線板であって、前記絶縁体材料または異方性導電材料は、前記導体パターンと同じパターンで設けられている配線板である。
【００１８】
前記（２）の手段の配線板は、前記（１）の手段を用いて製造した配線板であるので、導体パターンの微細化が容易であり、配線板を小型化、あるいは高密度化することができる。
【００１９】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００２０】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００２１】
【発明の実施の形態】
（実施例１）
図１は、本発明による一実施例の配線板の概略構成を示す模式図であり、図１（ａ）は配線板の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ’線での断面図である。
【００２２】
本実施例の配線板は、図１（ａ）、図１（ｂ）、及び図１（ｃ）に示すように、絶縁基板１の表面に導体パターン２が設けられており、前記導体パターン２上に、異方性導電材料３が設けられた配線板である。このとき、前記異方性導電材料３は、前記導体パターン２と同じパターンで設けられている。
【００２３】
また、前記配線板は、例えば、ＣＯＦと呼ばれる形態の半導体装置に用いられる配線板（インターポーザ）であり、半導体チップを実装する領域４の内部での前記導体パターン２の導体ピッチは、例えば、２０μｍであるとする。
【００２４】
図２は、本実施例の配線板の製造方法を説明するための模式図であり、図２（ａ）は導体膜を形成する工程の断面図、図２（ｂ）及び図２（ｃ）はエッチングレジストを形成する工程の断面図である。ここで、図２（ａ）、図２（ｂ）、及び図２（ｃ）は図１（ｂ）と同じ断面で見た図であるとする。
【００２５】
本実施例の配線板を製造するときには、まず、図２（ａ）に示すように、前記絶縁基板１の表面に導体膜２’を形成する。前記絶縁基板１は、例えば、ポリイミドテープのように、一方向に長尺なテープ状基板を用いる。また、前記導体膜２’は、例えば、厚さが７ｎｍ（７０オングストローム）程度のニッケルクロムめっきを下地として、厚さが１００ｎｍ（１０００オングストローム）程度の銅スパッタ膜を形成する。
【００２６】
次に、図２（ｂ）に示すように、前記導体膜２’上に感光性のドライフィルム３’を張り合わせ、露光、現像をして、図２（ｃ）に示すように、エッチングレジスト３を形成する。前記ドライフィルム３’は、従来のフォトレジスト、例えば、クレゾールノボラック型エポキシ樹脂にｏ−ナフトキノンジアジド−５−スルホン酸エステル  を加えたポジ型の感光性樹脂材料中に、導電性粒子を分散させた異方性導電樹脂を用いる。またこのとき、前記エッチングレジスト３は、形成する導体パターンと同じパターンで形成する。
【００２７】
その後、従来と同様の方法で、前記導体膜２’をエッチングすれば、本実施例の配線板が得られる。このとき、従来の配線板の製造方法と異なり、前記エッチングレジスト３は残しておく。すなわち、図１（ｂ）及び図１（ｃ）に示した異方性導電材料３は、前記エッチングレジストである。
【００２８】
本実施例の配線板の製造方法のように、前記エッチングレジスト３（異方性導電材料）を残すことにより、前記導体パターン２の導体厚さが薄くても、前記エッチングレジスト３の厚さを加えた見かけ上の導体パターンの厚さを、所定の厚さ、例えば、５μｍ以上にすることができる。そのため、前記導体パターン２の導体厚さを薄くすることが容易になる。
【００２９】
また、前記導体パターン２の導体厚さを薄くすることができるので、エッチングをしたときのアンダーカットが少なくなる。そのため、前記導体パターン２の導体幅や導体ピッチを狭くすることが容易になる。
【００３０】
図３は、本実施例の配線板を用いた半導体装置の概略構成を示す模式図であり、図３（ａ）は半導体装置の平面図、図３（ｂ）は図３（ａ）のＣ−Ｃ’線での断面図である。
【００３１】
本実施例の配線板を用いて半導体装置を製造するとき、すなわち、半導体チップを実装するときには、図３（ａ）及び図３（ｂ）に示すように、半導体チップ５の外部電極５０１に、金バンプなどの接続導体６を設けておき、従来のＡＣＦ工法、あるいはＥＳＣ工法と呼ばれる実装方法と同様の手法で、前記導体パターン２と前記半導体チップ５の外部電極５０１（接続導体６）の導通を確保する。このとき、本実施例のように、前記エッチングレジストに異方性導電材料３を用いると、前記導体パターン２と前記接続導体６が物理的に接触してなくても、前記導体パターン２と前記接続導体６の距離が、前記異方性導電材料（エッチングレジスト）３の厚さよりも十分に小さければ導通を確保することができる。
【００３２】
また、前記半導体装置では、前記導体パターン２と、マザーボードあるいはドータボードと呼ばれる配線板の配線（端子）を接続する部分にも異方性導電体材料３が残っているが、この部分も、従来のＡＣＦ工法と呼ばれる実装方法と同様の手法で接続し、導通を確保することができる。
【００３３】
以上説明したように、本実施例の配線板の製造方法によれば、前記導体パターン２を形成する際のエッチングレジスト３を除去せず、残しておくことにより、前記導体パターン２の薄型化が容易である。また、前記導体パターン２の薄型化が容易であるので、前記導体パターン２の導体幅や導体ピッチを狭くすることも容易である。そのため、本実施例の配線板は、前記導体パターン２のさらなる微細化が容易であり、例えば、導体幅が１０μｍから２０μｍ程度の配線板を容易に製造することができる。
【００３４】
また、前記エッチングレジスト（異方性導電材料）３を除去する工程が不要であるので、前記配線板の製造工程を短縮することができる。また、前記エッチングレジスト３を除去することにより、条件によっては、はんだ保護膜等の保護膜や、金めっき、錫めっき等の機能めっきを形成する工程も省略でき、配線板の製造工程をさらに短縮することができる。
【００３５】
また、従来の異方性導電材料３を用いた実装方法（ＡＣＦ工法）の場合、隣り合う前記接続導体６の間が前記異方性導電材料３で満たされた状態である。そのため、隣り合う前記接続導体６の間隔が狭くなると、隣接する接続導体６の間での導通が生じてしまう可能性がある。そこで、本実施例の配線板のように、前記異方性導電材料３を、前記導体パターン２と同じパターンで設けると、隣り合う前記接続導体６の間に前記異方性導電材料３が存在しない空間ができ、隣接する接続導体６の間で導通が生じるのを防げ、前記接続導体６の間隔、すなわち、前記導体パターン２の導体ピッチを狭くすることができる。
【００３６】
また、前記実施例では、前記絶縁基板１の表面に、スパッタリングで前記導体膜２’を形成する例を挙げたが、これに限らず、前記導体膜２’は、例えば、無電解めっきで形成しても良いし、厚さが１μｍから３μｍ程度の金属箔を張り合わせて形成してもよい。
【００３７】
また、前記実施例では、前記エッチングレジスト３として、異方性導電材料を用いる例を示したが、これに限らず、ＮＣＦと呼ばれる絶縁フィルムを用いてもよい。この場合、前記半導体チップを実装するときに、図３（ｂ）に示したように、前記半導体チップ５の外部電極５０１上に形成した接続導体６が、前記導体パターン２と物理的に接触するようにすれば、導通を確保することができる。
【００３８】
図４は、前記実施例の配線板の変形例を説明するための模式図であり、図４（ａ）は配線板の平面図、図４（ｂ）は図４（ａ）のＤ−Ｄ’線での断面図、図４（ｃ）は図４（ａ）のＥ−Ｅ’線での断面図である。
【００３９】
前記実施例では、ＣＯＦと呼ばれる形態の半導体装置に用いる配線板を例に挙げて説明したが、これに限らず、ＢＧＡあるいはＣＳＰと呼ばれる形態の半導体装置に用いる配線板に適用しても良い。
【００４０】
前記ＢＧＡと呼ばれる形態の半導体装置に用いる配線板は、例えば、図４（ａ）、図４（ｂ）、及び図４（ｃ）に示すように、開口部１Ａを有する絶縁基板１の表面に前記導体パターン２及び異方性導電材料３が設けられている。前記絶縁基板１の開口部１Ａは、半導体装置を製造したときに、ボール状の外部接続端子を形成するための開口部である。この場合も、前記実施例で説明した手順で配線板を製造することにより、導体パターン２の微細化が容易になる。このとき、前記絶縁基板１の開口部１Ａは、例えば、金型を用いた打ち抜き加工で形成しておき、前記開口部１Ａが形成された絶縁基板１に、前記導体膜２’として、銅箔を張り合わせる。
【００４１】
また、前記実施例では、インターポーザのように、半導体装置を製造するときに用いる配線板を例に挙げて説明したが、これに限らず、マザーボードやドータボードと呼ばれる配線板や、フレキシブル配線板など、種々の配線板に適用することができる。
【００４２】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００４３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００４４】
（１）配線板の導体パターンを微細化することができる。
【００４５】
（２）配線板の製造工程を短縮することができる。
【図面の簡単な説明】
【図１】本発明による一実施例の配線板の概略構成を示す模式図であり、図１（ａ）は配線板の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ’線での断面図である。
【図２】本実施例の配線板の製造方法を説明するための模式図であり、図２（ａ）は導体膜を形成する工程の断面図、図２（ｂ）及び図２（ｃ）はエッチングレジストを形成する工程の断面図である。
【図３】本実施例の配線板を用いた半導体装置の概略構成を示す模式図であり、図３（ａ）は半導体装置の平面図、図３（ｂ）は図３（ａ）のＣ−Ｃ’線での断面図である。
【図４】前記実施例の配線板の変形例を説明するための模式図であり、図４（ａ）は配線板の平面図、図４（ｂ）は図４（ａ）のＤ−Ｄ’線での断面図、図４（ｃ）は図４（ａ）のＥ−Ｅ’線での断面図である。
【図５】従来の配線板の概略構成を示す模式図であり、図５（ａ）は配線板の平面図、図５（ｂ）は図５（ａ）のＦ−Ｆ’線での断面図、図５（ｃ）は図５（ａ）のＧ−Ｇ’線での断面図である。
【図６】従来の配線板の製造方法を説明するための模式図であり、図６（ａ）、図６（ｂ）、及び図６（ｃ）はそれぞれ導体パターンを形成する工程の断面図である。
【図７】従来の配線板の課題を説明するための模式図である。
【符号の説明】
１  絶縁基板
１Ａ  絶縁基板の開口部
２  導体パターン
２’  導体膜
３  異方性導電材料（エッチングレジスト）
３’  ドライフィルム
４  半導体チップを実装する領域
５  半導体チップ
５０１  半導体チップの外部電極
６  接続導体
７  保護膜
８  機能めっき
９  エッチングレジスト
【図１】
2004273884.tif 000003
【図２】
2004273884.tif 000004
【図３】
2004273884.tif 000005
【図４】
2004273884.tif 000006
【図５】
2004273884.tif 000007
【図６】
2004273884.tif 000008
【図７】
2004273884.tif 000009