(57)【要約】【課題】化合物半導体デバイスにおいて、表面準位密度の低減・表面安定化を実現する。【解決手段】半絶縁性ＧａＡｓ基板１０１上にｎ−ＧａＡｓ層１０２、次いでｎ＋−ＧａＡｓ層１０９を成長させる。その後、ＡｕＧｅ／Ｎｉ／Ａｕ金属を成膜してソース電極１０４およびドレイン電極１０５を形成する。次に、第２のフォトレジストパターン１１０を形成し、ｎ＋−ＧａＡｓ層１０９およびｎ−ＧａＡｓ層１０２の一部をウェットエッチングしてゲートリセス１１１を形成し、さらに第２の化合物半導体層１０３および第３の化合物半導体層１０４を形成する。ここで、ゲートリセス１１１を硫黄で表面安定化するため、第２のフォトレジストパターン１１０を除去する前にＨ２Ｓを含む雰囲気下でプラズマ処理を加える。【選択図】  図２
2004273501.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板の上に形成されかつ硫黄を含有する第１の化合物半導体層と、前記第１の化合物半導体層上に形成された電極とを有することを特徴とする半導体装置。
【請求項２】
基板と、前記基板の上に形成されかつ硫黄を含有する第１の化合物半導体層と、前記第１の化合物半導体層上に形成されたゲート電極と、前記第１の化合物半導体層上に前記ゲート電極を挟むように形成されたソース電極およびドレイン電極を有することを特徴とする半導体装置。
【請求項３】
前記第１の化合物半導体層上に、前記ゲート電極を挟むように第２の化合物半導体層および第３の化合物半導体層が形成され、前記第２の化合物半導体層上にソース電極が形成され、前記第３の化合物半導体層上にドレイン電極が形成され、前記第２の化合物半導体層および前記第３の化合物半導体層の両方が硫黄を含有していることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第１の化合物半導体層に接しかつ前記第１の化合物半導体層を被覆し、かつ前記ゲート電極の領域に開口部が形成された絶縁層を有し、前記絶縁層が酸化珪素、窒化珪素、あるいは酸化窒化珪素のいずれかよりなることを特徴とする請求項１または２記載の半導体装置。
【請求項５】
前記第１の化合物半導体層、前記第２の化合物半導体層または前記第３の化合物半導体層における硫黄の含有量が１×１０１７ａｔｏｍｓ／ｃｍ３以上であることを特徴とする請求項１、２または３記載の半導体装置。
【請求項６】
化合物半導体層の表面に対し硫黄を含む気体雰囲気でプラズマ処理を行う工程を有することを特徴とする半導体装置の製造方法。
【請求項７】
化合物半導体層に対しドライエッチングを行う工程の際に、露出する前記化合物半導体層の表面を、硫黄を含む気体雰囲気にさらして硫化する工程を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記ドライエッチングを行う工程が、前記化合物半導体層に対し開口部を有するマスクを設けてドライエッチングを行う工程であることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
第１の化合物半導体層上に第２の化合物半導体層を形成する工程と、前記第１の化合物半導体層の表面に対し硫黄を含む気体雰囲気にてプラズマ処理を行う工程とを有することを特徴とする半導体装置の製造方法。
【請求項１０】
第１の化合物半導体層上に第２の化合物半導体層を形成する工程と、前記第１の化合物半導体層の表面を、ドライエッチングにより露出させると同時に、当該ドライエッチングにより前記第１の化合物半導体層の表面を、硫黄を含む気体雰囲気にさらして硫化する工程を有することを特徴とする半導体装置の製造方法。
【請求項１１】
前記第１の化合物半導体層の表面を、ドライエッチングにより露出させる工程において、前記第２の化合物半導体層に対し開口部を有するマスクを設けてドライエッチングを行う工程であることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記硫黄を含む気体雰囲気として、少なくともＨ２Ｓ、ＳＯ２、ＳＦ６、ＣＳ２、ＯＣＳ、Ｓ２Ｃｌ２、（ＮＨ４）２Ｓのいずれかを含むことを特徴とする請求項６、７、９または１０記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置または半導体集積回路（以下、単に「半導体装置」という）およびその製造方法に関するものであり、特に化合物半導体電界効果型トランジスタに関するものである。
【０００２】
【従来の技術】
ＧａＡｓあるいはＩｎＰ等の化合物半導体は様々な分野で利用されており、例えば近年急速に普及している携帯電話や衛星放送用受信アンテナではＧａＡｓ  ＭＥＳＦＥＴ（ＭＥＳＦＥＴ：Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、金属−半導体電界効果トランジスタ）やＧａＡｓ  ＨＥＭＴ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ、高電子移動度トランジスタ）がキーデバイスとして用いられている。図８に従来の化合物半導体電界効果型トランジスタの概略断面図を示す。半絶縁性ＧａＡｓ基板８０１上には導電性のエピタキシャル層８０２が形成されている。エピタキシャル層８０２上にはエピタキシャル層８０２とオーミック接触するソース電極８０３とドレイン電極８０４、およびエピタキシャル層８０２とショットキー接触するゲート電極８０５が形成されており、エピタキシャル層８０２上で電極が形成された領域以外は絶縁層８０６で被覆されている。
【０００３】
ところで、ＧａＡｓをはじめとする化合物半導体では、通常高い密度の表面準位が存在することが知られている。例えばＧａＡｓショットキー接合では伝導帯下端より０．８ｅＶ付近にフェルミ準位がピンニングされるという特性を利用してＧａＡｓ  ＭＥＳＦＥＴが開発されている。しかしながら、更なるデバイス特性の高性能化を目指す上で、表面準位密度の低減・表面安定化という課題が存在する。例えばＧａＡｓ  ＭＥＳＦＥＴにおけるゲートラグあるいはドレインラグと呼ばれる現象は、ゲート電圧やドレイン電圧を急激に変化させても緩やかな電流トランジェントを示すこととして知られている。その緩やかな電流トランジェントのメカニズムについては表面準位密度の影響が示唆されており、デバイス使用上大きな問題となるこれらの現象の抑制のために表面準位密度の低減・表面安定化は必要である。
【０００４】
化合物半導体の表面安定化の手法には色々なものがあるが、硫黄原子によるＧａＡｓ表面のダングリングボンド終端はよく知られているものの一つであり、Ｐ２Ｓ５等の溶液でＧａＡｓ表面を化学処理すること（非特許文献１参照）で表面準位密度を低減させることや、特許文献１に開示されているように、化合物半導体表面に硫黄の膜を被着することによりＧａＡｓやＡｌＧａＡｓの表面安定化が可能であることが知られている。
【０００５】
【特許文献１】
特開平４−１４５６２２号公報
【非特許文献１】
Ｍ．Ｓａｋａｔａ  ａｎｄ  Ｈ．Ｉｋｏｍａ，  Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，  ｖｏｌ．３３，  ｐｐ．３８１３−３８２４  （１９９４）
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の硫黄による化合物半導体の安定化は、製造方法の面から見ると幾分煩雑な追加工程が発生し、また、デバイス特性の面から見ると特性に直接寄与しない部位の表面まで安定化させている等、無駄の多い構成になっている。
【０００７】
本発明は、硫黄原子による化合物半導体の表面安定化をより簡素な構造あるいは簡易な手法により実現した半導体装置、あるいはその製造方法を提供するものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体装置は、基板と、前記基板の上に形成されかつ硫黄を含有する第１の化合物半導体層と、前記第１の化合物半導体層上に形成された電極とを有するものである。
【０００９】
この構成により、化合物半導体層の安定化が実現され、半導体装置の高性能化が可能となる。
【００１０】
また、本発明の半導体装置は、基板と、前記基板の上に形成されかつ硫黄を含有する第１の化合物半導体層と、前記第１の化合物半導体層上に形成されたゲート電極と、前記第１の化合物半導体層上に前記ゲート電極を挟むように形成されたソース電極およびドレイン電極を有するものである。
【００１１】
この構成により、特に電界効果型トランジスタの動作上重要なチャネル形成領域近傍の化合物半導体層の安定化が実現され、ゲートラグあるいはドレインラグの発生が抑制される等、トランジスタ特性の高性能化が可能となる。
【００１２】
また、本発明の半導体装置は、さらに前記第１の化合物半導体層上に、前記ゲート電極を挟むように第２の化合物半導体層および第３の化合物半導体層が形成され、前記第２の化合物半導体層上にソース電極が形成され、前記第３の化合物半導体層上にドレイン電極が形成され、前記第２の化合物半導体層および前記第３の化合物半導体層の両方が硫黄を含有していることが好ましい。この好ましい構成によれば、ソース電極およびドレイン電極の電極材料と化合物半導体層との間が均一性よく低抵抗なオーミック接触となる半導体装置が得られる。
【００１３】
また、本発明の半導体装置は、さらに前記第１の化合物半導体層に接しかつ前記第１の化合物半導体層を被覆し、かつ前記ゲート電極の領域に開口部が形成された絶縁層を有し、前記絶縁層が酸化珪素、窒化珪素、あるいは酸化窒化珪素のいずれかよりなることが好ましい。
【００１４】
また、本発明の半導体装置は、さらに前記第１の化合物半導体層、前記第２の化合物半導体層または前記第３の化合物半導体層における硫黄の含有量が１×１０１７ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
【００１５】
本発明の半導体装置の製造方法は、化合物半導体層の表面に対し硫黄を含む気体雰囲気でプラズマ処理を行う工程を有するものである。
【００１６】
この構成により、化合物半導体層が安定化され、高性能な半導体装置の製造が可能になる。
【００１７】
また、本発明の半導体装置の製造方法は、化合物半導体層に対しドライエッチングを行う工程の際に、露出する前記化合物半導体層の表面を、硫黄を含む気体雰囲気にさらして硫化する工程を有するものである。
【００１８】
この構成により、ドライエッチングの際に露出した化合物半導体層が安定化され、高性能な半導体装置の製造が可能になるとともに、化合物半導体層の硫化処理のための特別な工程追加は発生せず、かつ硫化処理を均一性・再現性よく、しかも容易に行うことができる。
【００１９】
また、本発明の半導体装置の製造方法は、さらにドライエッチングを行う工程が、前記化合物半導体層に対し開口部を有するマスクを設けてドライエッチングを行う工程であることが好ましい。
【００２０】
また、本発明の半導体装置の製造方法は、第１の化合物半導体層上に第２の化合物半導体層を形成する工程と、前記第１の化合物半導体層の表面に対し硫黄を含む気体雰囲気にてプラズマ処理を行う工程とを有するものである。
【００２１】
この構成により、特に電界効果型トランジスタにおいて動作上重要なチャネル形成領域近傍の化合物半導体層が安定化され、ゲートラグあるいはドレインラグの発生が抑制される等の、高性能な電界効果型トランジスタの製造が可能になる。
【００２２】
また、本発明の半導体装置の製造方法は、第１の化合物半導体層上に第２の化合物半導体層を形成する工程と、前記第１の化合物半導体層の表面を、ドライエッチングにより露出させると同時に、当該ドライエッチングにより前記第１の化合物半導体層の表面を、硫黄を含む気体雰囲気にさらして硫化する工程を有することが好ましい。この好ましい構成によれば、特に電界効果型トランジスタにおいて動作上重要なチャネル形成領域近傍の化合物半導体層の硫化処理のための特別な工程追加は発生せず、かつ硫化処理を均一性・再現性よく、しかも容易に行うことができる。
【００２３】
また、本発明の半導体装置の製造方法は、さらに第１の化合物半導体層の表面を、ドライエッチングにより露出させる工程において、前記第２の化合物半導体層に対し開口部を有するマスクを設けてドライエッチングを行う工程であることが好ましい。
【００２４】
また、本発明の半導体装置の製造方法は、さらに硫黄を含む気体雰囲気として、少なくともＨ２Ｓ、ＳＯ２、ＳＦ６、ＣＳ２、ＯＣＳ、Ｓ２Ｃｌ２、（ＮＨ４）２Ｓのいずれかを含むことが好ましい。
【００２５】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００２６】
［実施の形態１］
図１は、本発明の実施の形態１における半導体装置の概略断面図である。半絶縁性ＧａＡｓ基板１０１上にはｎ−ＧａＡｓ層からなる第１の化合物半導体層１０２、それぞれｎ＋−ＧａＡｓ層（ここで、ｎ＋とはｎ型不純物の高濃度ドーピングを表す）からなる第２の化合物半導体層１０３および第３の化合物半導体層１０４が形成されている。第２の化合物半導体層１０３上にはオーミック接触するソース電極１０５（ＡｕＧｅ／Ｎｉ／Ａｕ金属積層膜より構成される）が、また第３の化合物半導体層１０４上にはオーミック接触するドレイン電極１０６（ＡｕＧｅ／Ｎｉ／Ａｕ金属積層膜より構成される）が、さらに第１の化合物半導体層１０２上にはショットキー接触するゲート電極１０７（Ｔｉ／Ｐｔ／Ａｕ金属積層膜より構成される）が形成されており、化合物半導体層において電極が形成された領域以外は窒化珪素膜からなる絶縁層１０８で被覆されている。ここで、第１の化合物半導体層１０２は硫黄（図示せず）を含んでおり、チャネル領域近傍の第１の化合物半導体層１０２の表面安定化がなされているため、高性能な半導体装置が得られる。
【００２７】
次に、本発明の実施の形態１における半導体装置の製造方法の概略について、図２を参照して説明を行う。まず、半絶縁性ＧａＡｓ基板１０１上にＭＯＣＶＤ法（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、有機金属気相エピタキシャル成長）あるいはＭＢＥ法（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ、分子線エピタキシャル成長）によりｎ−ＧａＡｓ層１０２、次いでｎ＋−ＧａＡｓ層１０９を成長させる。その後、第１のフォトレジストパターン（図示せず）を形成し（図２（ａ））、さらにその上にＡｕＧｅ／Ｎｉ／Ａｕ金属を成膜し、リフトオフによりソース電極１０５およびドレイン電極１０６をパターニングして、熱処理によりオーミック接触を形成する。次に、第２のフォトレジストパターン１１０を形成し、ｎ＋−ＧａＡｓ層１０９およびｎ−ＧａＡｓ層１０２の一部をウェットエッチングしてゲートリセス１１１を形成し、さらに第２の化合物半導体層１０３および第３の化合物半導体層１０４を形成する。ここで、ゲートリセス１１１を硫黄で表面安定化するため、第２のフォトレジストパターン１１０を除去する前にＨ２Ｓを含む雰囲気下でプラズマ処理を加え（図２（ｂ））、第２のフォトレジストパターン１１０を除去する。次いで、第３のフォトレジストパターン（図示せず）を形成し、続いてＴｉ／Ｐｔ／Ａｕ金属膜を成膜し、リフトオフによりゲート電極１０７を形成後、第３のフォトレジストパターン（図示せず）を除去する（図２（ｃ））。その後、窒化珪素からなる絶縁層１０８を積層し、図１に示すような化合物半導体電界効果型トランジスタを形成する（図２（ｄ））。
【００２８】
本実施の形態においては、ゲートリセス以外をフォトレジストパターンで保護した状態で、Ｈ２Ｓを含む雰囲気下でプラズマ処理することにより、ゲートリセスを選択的に硫黄で表面安定化するものであり、これにより半導体装置の高性能化が可能となるものである。なお、硫黄による表面安定化の方法として、ここではＨ２Ｓを含む雰囲気下でのプラズマ処理を用いているが、これに限るものではなく、Ｈ２Ｓの代替としてＳＯ２、ＳＦ６、ＣＳ２、ＯＣＳ、Ｓ２Ｃｌ２、（ＮＨ４）２Ｓ等あるいはこれらの混合物を使用してもよい。また、硫黄による表面安定化が確実に実現されるために、ゲートリセスの化合物半導体層における硫黄の含有量が１×１０１７ａｔｏｍｓ／ｃｍ３以上となるようなプラズマ処理条件を用いることが好ましい。
【００２９】
また、本実施の形態においては基板や半導体層にＧａＡｓを、電極材料にはＡｕＧｅ／Ｎｉ／Ａｕ積層膜やＴｉ／Ｐｔ／Ａｕ積層膜を用いているが、これに限るものではない。基板や半導体層については、例えばＩｎＰやＧａＮ、あるいはＩｎＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＡｓ、ＩｎＡｌＡｓ等の化合物半導体を用いてもよい。また、ゲート電極とソース電極・ドレイン電極が同一材料であってもよく、例えばＷＳｉ／Ｔｉ／Ｐｔ／Ａｕ積層膜等を用いてもよい。
【００３０】
また、本実施の形態においては、化合物半導体層において電極が形成された領域以外は窒化珪素膜で被覆されているが、これに限るものではなく、酸化珪素膜や他の絶縁材料の膜でもよいが、窒化珪素膜や酸化珪素膜あるいは酸化窒化珪素膜等の珪素化合物が耐湿性等の信頼性および化合物半導体との界面の安定性といった面から好ましい。さらに、本実施の形態においてはゲートリセス形成のためのエッチングにウェットエッチングを用いているが、これに限るものではなく、ドライエッチング等を用いてもよい。
【００３１】
［実施の形態２］
図３は、本発明の実施の形態２における半導体装置の概略断面図である。実施の形態２と実施の形態１との相違は、実施の形態２においてはソースの部分およびドレインの部分において硫黄による化合物半導体層の表面安定化がなされているという点である。半絶縁性ＧａＡｓ基板２０１上にはｎ−ＧａＡｓ層からなる第１の化合物半導体層２０２、ｎ＋−ＧａＡｓ層からなる第２の化合物半導体層２０３および第３の化合物半導体層２０４が形成されている。第２の化合物半導体層２０３上にはオーミック接触するソース電極２０５（ＡｕＧｅ／Ｎｉ／Ａｕ金属積層膜より構成される）が、また第３の化合物半導体層２０４上にはオーミック接触するドレイン電極２０６（ＡｕＧｅ／Ｎｉ／Ａｕ金属積層膜より構成される）が、さらに第１の化合物半導体層２０２上にはショットキー接触するゲート電極２０７（Ｔｉ／Ｐｔ／Ａｕ金属積層膜より構成される）が形成されており、電極が形成された領域以外は窒化珪素膜からなる絶縁層２０８で被覆されている。また、ゲート電極２０７の周辺にはゲートリセス２０９が形成されている。ここで、第２の化合物半導体層２０３、第３の化合物半導体層２０４は硫黄を含んでおり、電極とオーミック接触を形成する第２の化合物半導体層２０３、第３の化合物半導体層２０４の表面安定化がなされているため、高性能な半導体装置が得られる。
【００３２】
次に、本発明の実施の形態２における半導体装置の製造方法の概略について、図４を参照して説明を行う。まず、半絶縁性ＧａＡｓ基板２０１上にＭＯＣＶＤ法あるいはＭＢＥ法により第１の化合物半導体層２０２、次いでｎ＋−ＧａＡｓ層２１０を成長させ、その上に窒化珪素からなる絶縁層２０８を成長する。その後、第１のフォトレジストパターン２１１を形成し（図４（ａ））、ドライエッチングによりソース電極２０５を形成するソース開口２１２、およびドレイン電極２０６を形成するドレイン開口２１３を形成する。ここで、絶縁層２０８のドライエッチングをＣＨＦ３／ＳＦ６混合ガス雰囲気でドライエッチングするため、エッチングガス中のＳＦ６から供給される硫黄がソース開口２１２およびドレイン開口２１３の表面を選択的に安定化する。第１のフォトレジストパターン２１１を除去後、ＡｕＧｅ／Ｎｉ／Ａｕ金属を成膜し、さらに第２のフォトレジストパターン（図示せず）を形成して、ドライエッチングによりソース電極２０５およびドレイン電極２０６をパターニング後、第２のフォトレジストパターンを除去し、熱処理によりオーミック接触を形成する（図４（ｂ））。次いで第３のフォトレジストパターン（図示せず）を形成して、ドライエッチングによりゲート電極２０７を形成するゲート開口を形成後、第３のフォトレジストパターン（図示せず）を除去する。次に、ウェットエッチングによりｎ＋−ＧａＡｓ層２１０および第１の化合物半導体層２０２の一部をウェットエッチングしてゲートリセス２０９を形成（図４（ｃ））後、第４のフォトレジストパターン（図示せず）を形成し、さらにＴｉ／Ｐｔ／Ａｕ金属膜を成膜する。リフトオフによりゲート電極２０７をパターニング後、第４のフォトレジストパターン（図示せず）を除去することにより、図３に示す化合物半導体電界効果型トランジスタを形成する（図４（ｄ））。
【００３３】
本実施の形態においては、ソース開口、ドレイン開口をドライエッチングで形成し、かつ、ドライエッチングの処理雰囲気中に硫黄を分子構造中に有するＳＦ６を含むことにより、ドライエッチング処理時にソース開口、ドレイン開口を選択的に硫黄で表面安定化するものであり、これによりソース電極およびドレイン電極の電極材料と化合物半導体層との間の低抵抗なオーミック接触を均一性・再現性よく、しかも容易に形成することが可能となるものである。実際、本実施の形態により作成した半導体装置と従来方法により作成した半導体装置に関してオーミック接触抵抗評価素子の抵抗値分布を比較すると、本実施の形態により作成した半導体装置においては抵抗値分布の標準偏差が従来方法により作成した半導体装置の凡そ半分の値となっており、これは本実施の形態によりオーミック接触を均一性・再現性よく作成できていることを示している。
【００３４】
本実施の形態においては、ドライエッチングの際に硫黄による表面安定化を行なうため、ドライエッチングと同時に硫化処理を行うことができ、また処理を均一性・再現性よく、しかも容易に行うことができるという利点がある。なお、ここでは硫黄を分子構造中に有するものとしてＳＦ６を用いているが、これに限るものではなく、ＳＦ６の代替にＨ２Ｓ、ＳＯ２、ＣＳ２、ＯＣＳ、Ｓ２Ｃｌ２、（ＮＨ４）２Ｓ等あるいはこれらの混合物を使用してもよい。また、硫黄による表面安定化が確実に実現されるために、ソース開口の化合物半導体層およびドレイン開口の化合物半導体層における硫黄の含有量が各々１×１０１７ａｔｏｍｓ／ｃｍ３以上となるようなドライエッチング処理条件を用いることが好ましい。
【００３５】
また、本実施の形態においては基板や半導体層にＧａＡｓを、電極材料にはＡｕＧｅ／Ｎｉ／Ａｕ積層膜やＴｉ／Ｐｔ／Ａｕ積層膜を用いているが、これに限るものではない。基板や半導体層については、例えばＩｎＰやＧａＮ、あるいはＩｎＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＡｓ、ＩｎＡｌＡｓ等の化合物半導体を用いてもよい。また、ゲート電極とソース電極・ドレイン電極が同一材料であってもよく、例えばＷＳｉ／Ｔｉ／Ｐｔ／Ａｕ等を用いてもよい。また、本実施の形態においては電極が形成された領域以外は窒化珪素膜で被覆されているが、これに限るものではなく、酸化珪素膜や他の絶縁材料の膜でもよいが、窒化珪素膜や酸化珪素膜あるいは酸化窒化珪素膜等の珪素化合物が耐湿性等の信頼性および化合物半導体との界面の安定性といった面から好ましい。さらに、本実施の形態においてはソース開口部・ドレイン開口部を同時に開口しているが、これに限るものではなく個別に開口してもよい。さらに、本実施の形態においてはゲートリセス形成のためのエッチングにウェットエッチングを用いているが、これに限るものではなく、ドライエッチング等を用いてもよい。
【００３６】
［実施の形態３］
図５は、本発明の実施の形態３における半導体装置の概略断面図である。実施の形態３と実施の形態１、２との相違は、実施の形態３においてはソース部およびドレイン部に加えてゲートリセスおいても硫黄による化合物半導体層の表面安定化がなされているという点である。半絶縁性ＧａＡｓ基板３０１上にはｎ＋−ＧａＡｓ層からなる第１の化合物半導体層３０２、それぞれｎ＋−ＩｎＧａＡｓ層からなる第２の化合物半導体層３０３および第３の化合物半導体層３０４が形成されている。第２の化合物半導体層３０３上にはオーミック接触するソース電極３０５（ＷＳｉ／Ｔｉ／Ｐｔ／Ａｕ金属積層膜より構成される）が、また第３の化合物半導体層３０４上にはオーミック接触するドレイン電極３０６（ＷＳｉ／Ｔｉ／Ｐｔ／Ａｕ金属積層膜より構成される）が、さらに第１の化合物半導体層３０２上にはショットキー接触するゲート電極３０７（ＷＳｉ／Ｔｉ／Ｐｔ／Ａｕ金属積層膜より構成される）が形成されており、電極が形成された領域以外は窒化珪素膜からなる絶縁層３０８で被覆されている。ここで、第１の化合物半導体層３０２および第２の化合物半導体層３０３、第３の化合物半導体層３０４は硫黄（図示せず）を含んでおり、チャネル領域近傍の第１の化合物半導体層３０２および電極とオーミック接触を形成する第２の化合物半導体層３０３、第３の化合物半導体層３０４の表面安定化がなされているため、高性能な半導体装置が得られる。
【００３７】
次に、本発明の実施の形態３における半導体装置の製造方法の概略について、図６を参照して説明を行う。まず、半絶縁性ＧａＡｓ基板３０１上にＭＯＣＶＤ法あるいはＭＢＥ法により第１の化合物半導体層３０２、次いでｎ＋−ＩｎＧａＡｓ層３０９を成長させる。その後、第１のフォトレジストパターン３１０を形成し、それをマスクとしてｎ＋−ＩｎＧａＡｓ層３０９および第１の化合物半導体層３０２の一部をドライエッチングして（図６（ａ））、ゲートリセス３１１を形成する。ここで、ｎ＋−ＩｎＧａＡｓ層３０９のドライエッチング後、第１の化合物半導体層３０２の一部をＳｉＣｌ４／ＳＦ６混合ガス雰囲気でドライエッチングするため、エッチングガス中のＳＦ６から供給される硫黄がゲートリセス３１１の表面を選択的に安定化する。第１のフォトレジストパターン３１０を除去後（図６（ｂ））、次いで窒化珪素からなる絶縁層３０８を積層し、第２のフォトレジストパターン（図示せず）を形成して、ドライエッチングによりゲート電極３０７を形成するゲート開口３１２、ソース電極３０５を形成するソース開口３１３およびドレイン電極３０６を形成するドレイン開口３１４を形成する（図６（ｃ））。ここで、絶縁層３０８はＳＦ６／ＣＨＦ３混合ガス雰囲気でドライエッチングするため、エッチングガス中のＳＦ６から供給される硫黄がゲート開口３１２、ソース開口３１３およびドレイン開口３１４の表面を選択的に安定化する。第２のフォトレジストパターン（図示せず）を除去後、ＷＳｉ／Ｔｉ／Ｐｔ／Ａｕ金属膜を積層し、さらに第３のフォトレジストパターン（図示せず）をマスクとしてＷＳｉ／Ｔｉ／Ｐｔ／Ａｕ金属膜を加工し、ゲート電極３０７とソース電極３０５とドレイン電極３０６を形成することにより、図５に示す化合物半導体電界効果型トランジスタを形成する（図６（ｄ））。
【００３８】
本実施の形態においては、ゲートリセスおよびゲート開口、ソース開口、ドレイン開口をドライエッチングで形成し、かつ、ドライエッチングの処理雰囲気中に硫黄を分子構造中に有するＳＦ６を含むことにより、ドライエッチング処理時にゲートリセスおよびゲート開口・ソース開口・ドレイン開口を選択的に硫黄で表面安定化するものであり、これにより半導体装置の高性能化が可能となるものである。また、ドライエッチングの際に硫黄による表面安定化を行うため、ドライエッチングと同時に硫化処理を行うことができ、また処理を均一性・再現性よく、しかも容易に行うことができるという利点がある。
【００３９】
なお、ここでは硫黄を分子構造中に有するものとしてＳＦ６を用いているが、これに限るものではなく、ＳＦ６の代替にＨ２Ｓ、ＳＯ２、ＣＳ２、ＯＣＳ、Ｓ２Ｃｌ２、（ＮＨ４）２Ｓ等あるいはこれらの混合物を使用してもよい。また、硫黄による表面安定化が確実に実現されるために、ゲートリセスの化合物半導体層、ソース開口の化合物半導体層およびドレイン開口の化合物半導体層における硫黄の含有量が各々１×１０１７ａｔｏｍｓ／ｃｍ３以上（ここで、１ａｔｏｍ／ｃｍ３とは１ｃｍ３あたり１原子含まれるという意味である。従って１×１０１７ａｔｏｍｓ／ｃｍ３は、１ｃｍ３あたり１×１０１７原子含まれるということである。）となるようなドライエッチング処理条件を用いることが好ましい。
【００４０】
図７は、ＧａＡｓ層に対して、本実施の形態３における半導体装置の製造方法中のゲートリセス形成時と同一条件でドライエッチング処理を行った後、ＳＩＭＳ法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ、二次イオン質量分析）によるＧａＡｓ層中における硫黄量の、深さ方向分布の測定結果（＜３４Ｓ  ｐｒｏｆｉｌｅ＞）を示したもので、縦軸は硫黄の二次イオン量（（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｉｎｔｅｎｓｉｔｙ）であり（縦軸は対数目盛りで、値は相対値（ａｒｂ．ｕｎｉｔ）である。なお、縦軸中の１Ｅ＋３、１Ｅ＋６等は、それぞれ１０３、１０６等を表す）、横軸はＧａＡｓ表層からの深さ（単位はｎｍ、Ｄｅｐｔｈ［ｎｍ］と標記）を表している。ＧａＡｓ層表面の吸着種（大気中の硫黄酸化物等）のため、ドライエッチング処理なしの試料においても表面に硫黄があるように見えるが、ドライエッチング処理ありの試料とドライエッチング処理なしの試料を比較すれば、ドライエッチング処理によりＧａＡｓ表層に存在する硫黄の量が増加していることは明らかである。また、ドライエッチング処理後の試料を弗酸・塩酸で洗浄後にＧａＡｓ層中の硫黄量の深さ方向分布を測定しても、同程度の量の硫黄が検出されており、これより、ドライエッチング処理によりＧａＡｓ表層に付着した硫黄は化学的に安定な結合を形成し、表面安定化に寄与しているものと考えられる。
【００４１】
なお、図７のデータからは、ドライエッチング処理ありの場合の硫黄含有量は４．４×１０２１ａｔｏｍｓ／ｃｍ３程度と見積もられ、化合物半導体層の表面安定化には十分な量となっていることがわかった。
【００４２】
本実施の形態においては基板や半導体層にＧａＡｓやＩｎＧａＡｓを、電極材料にはＷＳｉ／Ｔｉ／Ｐｔ／Ａｕ積層膜を用いているが、これに限るものではない。基板や半導体層については、例えばＩｎＰやＧａＮ、あるいはＩｎＧａＰ、ＡｌＧａＡｓ、ＩｎＡｌＡｓ等の化合物半導体を用いてもよい。
【００４３】
また、ゲート電極とソース電極・ドレイン電極が同一材料である必要はなく、例えばゲート電極にはＴｉ／Ａｌ／Ｔｉを、ソース電極・ドレイン電極にＡｕＧｅ等を用いてもよい。
【００４４】
また、本実施の形態においては電極が形成された領域以外は窒化珪素膜で被覆されているが、これに限るものではなく、酸化珪素膜や他の絶縁材料の膜でもよいが、窒化珪素膜や酸化珪素膜あるいは酸化窒化珪素膜等の珪素化合物が耐湿性等の信頼性および化合物半導体との界面の安定性といった面から好ましい。さらに、本実施の形態においてはゲート開口部・ソース開口部・ドレイン開口部を同時に開口しているが、これに限るものではなく個別に開口してもよい。
【００４５】
なお、上記実施の形態１〜３においては、電界効果型トランジスタを例に、それぞれプラズマ処理およびドライエッチング処理の際の硫化処理について説明したが、半導体装置として電界効果型トランジスタ以外の他のデバイス、例えばバイポーラトランジスタや半導体レーザ、受光素子等でも本発明は適用可能である。また電界効果型トランジスタを含むこれらの半導体装置の製造工程において硫化処理工程を行う場合に、プラズマ処理工程の後にドライエッチング処理を行ったり、ドライエッチング処理の後にプラズマ処理工程を行ったりと、プラズマ処理とドライエッチング処理とを使い分けてもよい。
【００４６】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、電界効果型トランジスタの動作上重要なチャネル形成領域近傍の化合物半導体層の安定化が実現され、ゲートラグあるいはドレインラグの発生が抑制される等、トランジスタ特性の高性能化が可能となる。
【００４７】
また、本発明の半導体装置によれば、ソース電極およびドレイン電極の電極材料と化合物半導体層との間が均一性よく低抵抗なオーミック接触となる半導体装置が得られる。
【００４８】
また、本発明の半導体装置の製造方法によれば、動作上重要なチャネル形成領域近傍の化合物半導体層が安定化され、ゲートラグあるいはドレインラグの発生が抑制される等の、高性能な化合物半導体電界効果型トランジスタの製造が可能になる。
【００４９】
また、本発明の半導体装置の製造方法によれば、ソース電極およびドレイン電極の電極材料と化合物半導体層との間の低抵抗なオーミック接触を均一性・再現性よく、しかも容易に形成することができる。
【００５０】
また、本発明の半導体装置の製造方法によれば、動作上重要なチャネル形成領域近傍の化合物半導体層の硫化処理のための特別な工程追加は発生せず、かつ硫化処理を均一性・再現性よく、しかも容易に行うことができる。
【００５１】
また、本発明の半導体装置の製造方法によれば、ソースおよびドレインの化合物半導体層の硫化処理のための特別な工程追加は発生せず、かつ硫化処理を均一性・再現性よく、しかも容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置の概略断面図
【図２】本発明の実施の形態１における半導体装置の製造方法を示す工程図
【図３】本発明の実施の形態２における半導体装置の概略断面図
【図４】本発明の実施の形態２における半導体装置の製造方法を示す工程図
【図５】本発明の実施の形態３における半導体装置の概略断面図
【図６】本発明の実施の形態３における半導体装置の製造方法を示す工程図
【図７】本発明の実施の形態３における半導体装置の製造方法中のゲートリセス形成条件でドライエッチング処理後のＧａＡｓ層中の硫黄の深さ方向分布を示す図
【図８】従来の半導体装置の概略断面図
【符号の説明】
１０１、２０１、３０１  半絶縁性ＧａＡｓ基板
１０２、２０２、３０２  第１の化合物半導体層
１０３、２０３、３０３  第２の化合物半導体層
１０４、２０４、３０４  第３の化合物半導体層
１０５、２０５、３０５  ソース電極
１０６、２０６、３０６  ドレイン電極
１０７、２０７、３０７  ゲート電極
１０８、２０８、３０８    絶縁層
１０９、２１０  ｎ＋−ＧａＡｓ層
１１０  第２のフォトレジストパターン
１１１、２０９、３１１  ゲートリセス
２１１  第１のフォトレジストパターン
２１２、３１３  ソース開口
２１３、３１４  ドレイン開口
３０９  ｎ＋−ＩｎＧａＡｓ層
３１２  ゲート開口
【図１】
2004273501.tif 000003
【図２】
2004273501.tif 000004
【図３】
2004273501.tif 000005
【図４】
2004273501.tif 000006
【図５】
2004273501.tif 000007
【図６】
2004273501.tif 000008
【図７】
2004273501.tif 000009
【図８】
2004273501.tif 000010