(57)【要約】　　　（修正有）【課題】フォトダイオード領域でサリサイドが形成されることを防止しながらフォトダイオードに隣接したトランジスタのゲート電極には選択的にサリサイドを形成するのに好適なイメージセンサの製造方法を提供する。【解決手段】半導体基板の選択された領域上にゲート電極を形成するステップと、前記ゲート電極の側壁に絶縁膜スペーサを形成するステップと、前記ゲート電極の一側の縁部に露出された前記半導体層内にフォトダイオードを形成するステップと、前記ゲート電極の他側の縁部に露出された前記半導体層内にフローティング拡散領域を形成するステップと、前記フォトダイオード上部に、前記ゲート電極の上面及び前記ゲート電極の上部の隅部が露出するようにサリサイド防止層を形成するステップと、前記露出されたゲート電極の上面及び前記ゲート電極の上部の隅部にサリサイド層を形成するステップとを含む。【選択図】　　　　　図５
2004146762.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の選択された領域上にゲート電極を形成するステップと、
前記ゲート電極の側壁に絶縁膜スペーサを形成するステップと、
前記ゲート電極の一側の縁部に露出された前記半導体層内にフォトダイオードを形成するステップと、
前記ゲート電極の他側の縁部に露出された前記半導体層内にフローティング拡散領域を形成するステップと、
前記フォトダイオード上部に、前記ゲート電極の上面及び前記ゲート電極の上部の隅部が露出するようにサリサイド防止層を形成するステップと、
前記露出されたゲート電極の上面及び前記ゲート電極の上部の隅部にサリサイド層を形成するステップとを含むことを特徴とするサリサイド工程を用いたイメージセンサの製造方法。
【請求項２】
前記サリサイド防止層を形成するステップは、
前記ゲート電極、フォトダイオード及びフローティング拡散領域を含む前記半導体基板上に前記サリサイド防止層用の絶縁膜を蒸着するステップと、
前記ゲート電極の上面が露出されるまで前記絶縁膜に化学的機械的研磨を実施するステップと、
前記ゲート電極の上部の隅部が露出されるように前記絶縁膜を過度に化学的機械的研磨するステップとを含むことを特徴とする請求項１に記載のサリサイド工程を用いたイメージセンサの製造方法。
【請求項３】
前記絶縁膜は、酸化膜で形成することを特徴とする請求項２に記載のサリサイド工程を用いたイメージセンサの製造方法。
【請求項４】
半導体基板の選択された領域上にゲート電極を形成するステップと、
前記ゲート電極の側壁に絶縁膜スペーサを形成するステップと、
前記ゲート電極の一側の縁部に露出された前記半導体層内にフォトダイオードを形成するステップと、
前記ゲート電極の他側の縁部に露出された前記半導体層内にフローティング拡散領域を形成するステップと、
前記フォトダイオードと前記フローティング拡散領域の上部に前記ゲート電極の上面及び前記ゲート電極の上部の隅部が露出するようにサリサイド防止層を形成するステップと、
前記フローティング拡散領域上部のサリサイド防止層を除去するステップと、前記ゲート電極の上面、前記ゲート電極の上部の隅部及び前記フローティング拡散領域の上面にサリサイド層を同時に形成するステップとを含むことを特徴とするサリサイド工程を用いたイメージセンサの製造方法。
【請求項５】
前記サリサイド防止層を形成するステップは、
前記ゲート電極、フォトダイオード及びフローティング拡散領域を含む前記半導体基板上に前記サリサイド防止層用の絶縁膜を蒸着するステップと、
前記ゲート電極の上面が露出されるまで前記絶縁膜に化学的機械的研磨を実施するステップと、
前記ゲート電極の上部の隅部が露出されるように前記絶縁膜を過度に化学的機械的研磨するステップとを含むことを特徴とする請求項４に記載のサリサイド工程を用いたイメージセンサの製造方法。
【請求項６】
前記絶縁膜は、酸化膜で形成することを特徴とする請求項５に記載のサリサイド工程を用いたイメージセンサの製造方法。
【請求項７】
サリサイド防止層は、酸化膜で形成することを特徴とする請求項４に記載のサリサイド工程を用いたイメージセンサの製造方法。
【請求項８】
前記絶縁膜スペーサは、窒化膜で形成することを特徴とする請求項４に記載のサリサイド工程を用いたイメージセンサの製造方法。
【請求項９】
前記フローティング拡散領域上部のサリサイド防止層を除去するステップは、
前記サリサイド防止層上に前記フローティング拡散領域をオープンさせるマスクを形成するステップと、
前記マスクにより露出された前記フローティング拡散領域上部のサリサイド防止層をエッチングするステップと、
前記マスクを除去するステップとを含むことを特徴とする請求項４に記載のサリサイド工程を用いたイメージセンサの製造方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、半導体製造技術に関し、特に、サリサイド工程を用いたイメージセンサの製造方法に関する。
【０００２】
【従来の技術】
近年、高集積、高速化が要求される半導体素子の製造において、寄生抵抗を減少させるための配線物質の低抵抗化の研究が活発に進められている。
例えば、多層配線の場合、金属配線を構成するアルミニウム（Ａｌ）の高い信頼性の確保のため、アルミニウム（Ａｌ）の結晶粒サイズ（Ｇｒａｉｎ　ｓｉｚｅ）を大型化している一方、高い信頼性を確保し低抵抗化を実現するため、銅（Ｃｕ）への物質変換が検討されている。そして、ゲート電極及びビットラインのような導電層配線の場合には、集積化に伴う工程の低温化のため、モリブデン（Ｍｏ）、タングステン（Ｗ）を用いたシリサイドからチタニウム（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）などを用いたシリサイドへの物質変換が共に検討されている。
【０００３】
そして、イメージセンサ（Ｉｍａｇｅ　ｓｅｎｓｏｒ）は、光信号を電子信号に変える素子であって、光を受ける領域は、フォトダイオード（Ｐｈｏｔｏ　ｄｉｏｄｅ；ＰＤ）といい、このフォトダイオードにおいてｐｎｐ接合またはｐｎ接合により形成される電荷空乏領域で外部の光を受けて電子正孔対（Ｅｌｅｃｔｒｏｎ　Ｈｏｌｅ　Ｐａｉｒ；ＥＨＰ）を形成する。
ＣＭＯＳイメージセンサの単位画素は、１個のフォトダイオード（ＰＤ）、トランスファートランジスタ（Ｔｘ）、リセットトランジスタ（Ｒｘ）、ドライブトランジスタ（Ｄｘ）、及びセレクトトランジスタ（Ｓｘ）よりなっており、フォトダイオードに隣接するトランジスタは、トランスファートランジスタである。
【０００４】
近年、０．２５μｍ級以上の技術を適用するイメージセンサの製造工程において、活性領域及びポリシリコンゲートの抵抗を下げるため、サリサイド工程を採用している（例えば、非特許文献１参照。）。このサリサイド工程に適用される金属膜が光に対する反射率が非常に高いため、フォトダイオードには適用できない。
したがって、フォトダイオードとポリシリコンゲートとが隣接するピクセル（ｐｉｘｅｌ）構造においてはポリシリコンゲートのみにサリサイドを適用しなければならない。
【０００５】
図１は、従来の技術により製造されたＣＭＯＳイメージセンサを簡略に示す図面である。
図１を参照すると、ｐ型エピタキシャル層１１上の選択された領域上にゲート酸化膜１２とゲート電極１３が積層され、ゲート電極１３の一側に露出されたｐ型エピタキシャル層１１内にフォトダイオード１５が形成され、ゲート電極１４の他側に露出されたｐ型エピタキシャル層１１内にフローティング拡散領域１６が形成される。
【０００６】
ここで、ゲート電極１３は、トランスファートランジスタ（Ｔｒａｎｓｆｅｒ
ｔｒａｎｓｉｓｔｏｒ）のゲート電極であって、ポリシリコン膜である。
そして、ゲート電極１３の上面とフローティング拡散領域１６の表面にはサリサイド層１７が設けられる。
上述した従来の技術では、フォトダイオード１５上にサリサイド層が形成されることを防止するため、サリサイドマスク１８をフォトダイオード１５上に形成している。
【０００７】
この場合、サリサイドマスク１８に用いられるステッパ（ｓｔｅｐｐｅｒ）は、ｉライン装置であるが、オーバーレイ／ＣＤ（Ｃｒｉｔｉｃａｌ　Ｄｉｍｅｎｓｉｏｎ）精度側面においてフォトダイオードと隣接したポリシリコンのみを正確に区分してマスキングすることには困難さがある。
例えば、サリサイドマスク１８が誤整列されてフォトダイオードが露出されると、フォトダイオード上にサリサイドが形成され、表面の非安定化状態を招いて暗信号（ｄａｒｋ　ｓｉｇｎａｌ）が発生する問題がある。この場合、暗信号は、光が入射されない状態においても表面の非安定化状態により発生した電子がフォトダイオードに格納されることによって、フォトダイオードからフローティング拡散領域に流れる暗電流によるものである。
【０００８】
また、もしサリサイドマスク１８がゲート電極の一部を覆うと、後続サリサイド工程でサリサイド層１７がトランスファートランジスタ上に形成されるを妨げてしまうので、サリサイド適用によるトランジスタの優れた特性が得られず、これによりイメージセンサのピクセルの特性を変化させる要因となる。
【０００９】
【非特許文献１】
ＩＥＥＥ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥ　ＬＥＴＴＥＲＳ，ＶＯＬ．２２，Ｎｏ．２，ＦＥＢＲＵＡＲＹ　２００１，頁７１−７３．
【００１０】
【発明が解決しようとする課題】
そこで、本発明は上記従来のイメージセンサの製造方法における問題点に鑑みてなされたものであって、本発明の目的は、フォトダイオード領域でサリサイドが形成されることを防止しながらフォトダイオードに隣接したトランジスタのゲート電極には選択的にサリサイドを形成するのに好適なイメージセンサの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するためになされた本発明によるサリサイド工程を用いたイメージセンサの製造方法は、半導体基板の選択された領域上にゲート電極を形成するステップと、前記ゲート電極の側壁に絶縁膜スペーサを形成するステップと、前記ゲート電極の一側の縁部に露出された前記半導体層内にフォトダイオードを形成するステップと、前記ゲート電極の他側の縁部に露出された前記半導体層内にフローティング拡散領域を形成するステップと、前記フォトダイオード上部に、前記ゲート電極の上面及び前記ゲート電極の上部の隅部が露出するようにサリサイド防止層を形成するステップと、前記露出されたゲート電極の上面及び前記ゲート電極の上部の隅部にサリサイド層を形成するステップとを含むことを特徴とする。
【００１２】
また、上記目的を達成するためになされた本発明によるサリサイド工程を用いたイメージセンサの製造方法は、半導体基板の選択された領域上にゲート電極を形成するステップと、前記ゲート電極の側壁に絶縁膜スペーサを形成するステップと、前記ゲート電極の一側の縁部に露出された前記半導体層内にフォトダイオードを形成するステップと、前記ゲート電極の他側の縁部に露出された前記半導体層内にフローティング拡散領域を形成するステップと、前記フォトダイオードと前記フローティング拡散領域の上部に前記ゲート電極の上面及び前記ゲート電極の上部の隅部が露出するようにサリサイド防止層を形成するステップと、前記フローティング拡散領域上部のサリサイド防止層を除去するステップと、前記ゲート電極の上面、前記ゲート電極の上部の隅部及び前記フローティング拡散領域の上面にサリサイド層を同時に形成するステップとを含むことを特徴とする。
【００１３】
【発明の実施の形態】
次に、本発明に係るサリサイド工程を用いたイメージセンサの製造方法の実施の形態の具体例を図面を参照しながら説明する。
図２乃至図６は、本発明の第１の実施例に係るイメージセンサの製造方法を説明するための工程断面図である。
【００１４】
図２に示すように、高濃度のｐ型不純物がドープされたｐ型基板２１上に低濃度ｐ型不純物がドープされたｐ型エピタキシャル層２２を成長させる。ここで、ｐ型エピタキシャル層２２を成長させる理由は、ｐ型エピタキシャル層２２が存在することにより、フォトダイオードの空乏層の深さを増加させることができるので、優れた光感度特性を得ることができ、フォトダイオードの空乏層が到達しないｐ型基板２１の深い所で発生し得る光電荷の不規則な移動による単位画素間クロストーク現象を、高濃度のｐ型基板２１の存在により光電荷を再結合させることにより防止できるためである。
【００１５】
次に、ｐ型エピタキシャル層２２の所定の部分にＬＯＣＯＳ（Ｌｏｃａｌ　ｏｘｉｄａｔｉｏｎ　ｏｆ　ｓｉｌｉｃｏｎ）法で単位画素間隔離のためのフィールド絶縁膜２３を形成する。
次に、ｐ型エピタキシャル層２２上にゲート酸化膜２４とゲート電極２５の積層を形成する。この場合、ゲート電極２５は、ポリシリコン膜であり、フォトダイオードに隣接するトランスファートランジスタのゲート電極である。
【００１６】
次に、ゲート電極２５及び別途の感光膜パターン（図示せず）をマスクに利用して不純物のイオン注入を通してゲート電極２５の一側のフォトダイオードに予定されたｐ型エピタキシャル層２２内にｎ−領域２６を形成した後、全面イオン注入を通してフォトダイオードに予定されたｐ型エピタキシャル層２２のｎ−領域２６内に浅い深さのｐ０領域２７を形成する。
次に、ゲート電極２５の両側壁に接する絶縁膜スペーサ２８を形成する。この場合、絶縁膜スペーサ２８は、ゲート電極２５を含むｐ型エピタキシャル層２２上に酸化膜、または窒化膜などの絶縁膜を蒸着した後、エッチバックして形成する。
【００１７】
次に、ゲート電極２５及び絶縁膜スペーサ２８をイオン注入マスクに利用して不純物のイオン注入を通してゲート電極２５のｎ−領域２６と反対の他側に絶縁膜スペーサ２８端に配置されるフローティング拡散領域２９を形成する。
上述したような工程によりフォトダイオードとトランスファートランジスタのゲート電極、フローティング拡散領域を完成する。
次に、ゲート電極２５を含むｐ型エピタキシャル層２２上に酸化膜３０を蒸着する。この場合、酸化膜３０は、ゲート電極２５を十分に覆う形態に形成される。
【００１８】
次に、図３に示すように、ゲート電極２５の上側の表面が露出されるまで酸化膜３０を化学的機械的研磨（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）する。この場合、化学的機械的研磨後、フォトダイオード上部及びフローティング拡散領域２９上部には研磨後酸化膜３０Ａが残留する。
【００１９】
次に、図４に示すように、後続サリサイド工程マージンを確保するため、過度の化学的機械的研磨（Ｏｖｅｒ　ＣＭＰ）を実施してゲート電極２５の上側の表面とゲート電極２５の上側の隅部分が露出するようにサリサイド防止層３０Ｂを形成する。この場合、サリサイド防止層３０Ｂは、研磨後酸化膜３０Ａを過度に化学的機械的研磨して形成したものであって、依然としてフォトダイオードの上部とフローティング拡散領域２９の上部を覆っている。
【００２０】
上述した過度の化学的機械的研磨によりゲート電極２５の両側壁の絶縁膜スペーサ２８も一部分研磨されて、その高さが低くなった絶縁膜スペーサパターン２８Ａが残留する。
このように、過度の化学的機械的研磨を実施する理由は、化学的機械的研磨の工程マージン、または後続サリサイド形成の際、さらに多くの工程マージンを得るためである。
【００２１】
次に、図５に示すように、上側表面及び上側の隅部分が露出されたゲート電極２５の上面にサリサイド層３２を形成する。この場合、サリサイド層３２の形成は、公知の方法及び公知の物質を利用する。
例えば、サリサイド防止層３０Ｂを含む全面にスパッタリング法（Ｓｐｕｔｔｅｒｉｎｇ）を利用してチタニウム（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、及びニッケル合金（Ｎｉ−ａｌｌｏｙ）からなる群から選択された一つの金属膜３１を蒸着する。次に、金属膜３１とゲート電極２５との間のシリサイド反応を誘導してゲート電極２５の上面にサリサイド層３２を形成する。
【００２２】
サリサイド層３２は、チタニウムシリサイド（Ｔｉ−ｓｉｌｉｃｉｄｅ）、コバルトシリサイド（Ｃｏ−ｓｉｌｉｃｉｄｅ）、モリブデンシリサイド（Ｍｏ−ｓｉｌｉｃｉｄｅ）、ニッケルシリサイド（Ｎｉ−ｓｉｌｉｃｉｄｅ）、またはニッケル合金シリサイド（Ｎｉ　ａｌｌｏｙ−ｓｉｌｉｃｉｄｅ）により構成される。
【００２３】
次に、図６に示すように、未反応金属膜３１を除去する。例えば、シリサイド反応がなされない未反応金属膜３１は、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ（１：４：２０）の混合溶液で除去するか、ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ（１：１：５）の混合溶液で除去する。
上述した第１の実施例によると、サリサイド防止層３０Ｂがフォトダイオード上部を覆っているので、ゲート電極２５であるポリシリコン膜のみに選択的にサリサイド層３２を形成できる。
【００２４】
図７乃至図１２は、本発明の第２の実施例に係るイメージセンサの製造方法を示す工程断面図である。
図７に示すように、高濃度のｐ型不純物がドープされたｐ型基板２１上に低濃度ｐ型不純物がドープされたｐ型エピタキシャル層２２を成長させる。ここで、ｐ型エピタキシャル層２２を成長させる理由は、ｐ型エピタキシャル層２２が存在することにより、フォトダイオードの空乏層の深さを増加させることができるため、優れた光感度特性が得られ、フォトダイオードの空乏層が到達しないｐ型基板２１の深い所で発生し得る光電荷の不規則な移動による単位画素間クロストーク現象を高濃度のｐ型基板２１の存在により光電荷を再結合させることにより防止できるためである。
【００２５】
次に、ｐ型エピタキシャル層２２の所定の部分にＬＯＣＯＳ法により単位画素間隔離のためのフィールド絶縁膜２３を形成する。
次に、ｐ型エピタキシャル層２２上にゲート酸化膜２４とゲート電極２５の積層を形成する。この場合、ゲート電極２５は、ポリシリコン膜であり、フォトダイオードに隣接するトランスファートランジスタのゲート電極である。
【００２６】
次に、ゲート電極２５及び別途の感光膜パターン（図示せず）をマスクに利用して不純物のイオン注入を通してゲート電極２５の一側のフォトダイオードに予定されたｐ型エピタキシャル層２２内にｎ−領域２６を形成した後、全面イオン注入を通してフォトダイオードに予定されたｐ型エピタキシャル層２２のｎ−領域２６内に浅い深さのｐ０領域２７を形成する。
次に、ゲート電極２５の両側壁に接する絶縁膜スペーサ２８を形成する。この場合、絶縁膜スペーサ２８は、ゲート電極２５を含むｐ型エピタキシャル層２２上に酸化膜、または窒化膜などの絶縁膜を蒸着した後、エッチバックして形成する。
【００２７】
次に、ゲート電極２５及び絶縁膜スペーサ２８をイオン注入マスクに利用して不純物のイオン注入を通してゲート電極２５のｎ−領域２６と反対の他側に絶縁膜スペーサ２８端に配置されるフローティング拡散領域２９を形成する。
上述したような工程により、フォトダイオードとトランスファートランジスタのゲート電極、フローティング拡散領域を完成する。
次に、ゲート電極２５を含むｐ型エピタキシャル層２２上に酸化膜３０を蒸着する。この場合、酸化膜３０は、ゲート電極２５を十分に覆う形態に形成される。
【００２８】
次に、図８に示すように、ゲート電極２５の上側の表面が露出されるまで酸化膜３０を化学的機械的研磨（ＣＭＰ）する。この場合、化学的機械的研磨後、フォトダイオード上部及びフローティング拡散領域２９の上部には研磨後酸化膜３０Ａが残留する。
【００２９】
次に、図９に示すように、後続サリサイド工程マージンを確保するため、過度の化学的機械的研磨を実施してゲート電極２５の上側の表面とゲート電極２５の上側の隅部分が露出するようにサリサイド防止層３０Ｂを形成する。この場合、サリサイド防止層３０Ｂは、研磨後酸化膜３０Ａを過度の化学的機械的研磨して形成したものであって、依然としてフォトダイオード上部とフローティング拡散領域２９の上部を覆っている。
【００３０】
上述した過度の化学的機械的研磨によりゲート電極２５の両側壁の絶縁膜スペーサ２８も一部分研磨されて、その高さが低くなった絶縁膜スペーサパターン２８Ａが残留する。
このように、過度の化学的機械的研磨を実施する理由は、化学的機械的研磨の工程マージン、または後続サリサイド形成の際、さらに多くの工程マージンを得るためである。
【００３１】
次に、図１０に示すように、上側表面及び上側の隅部分が露出されたゲート電極２５を含む全面に感光膜を塗布し、露光及び現像によりパターンニングしてサリサイドマスク３３を形成する。この場合、サリサイドマスク３３は、フォトダイオード上部のサリサイド防止層３０Ｂはもちろんゲート電極２５の一部を覆うような形態に形成する。
次に、サリサイドマスク３３をエッチングマスクとしてフローティング拡散領域２９上のサリサイド防止層３０Ｂを除去する。
【００３２】
次に、図１１に示すように、サリサイドマスク３３を除去した後、ゲート電極２５の上面とフローティング拡散領域２９の上面にサリサイド層３５Ａ、３５Ｂを形成する。この場合、サリサイド層３５Ａ、３５Ｂの形成は、公知の方法及び公知の物質を利用し、周知のように、絶縁膜スペーサパターン２８Ａの上部にはサリサイド層が形成されない。
例えば、サリサイド防止層３０Ｂを含む全面にスパッタリング法を利用してチタニウム（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、及びニッケル合金（Ｎｉ−ａｌｌｏｙ）よりなる群から選択された一つの金属膜３４を蒸着する。
【００３３】
次に、金属膜３４とゲート電極２５及びフローティング拡散領域２９間シリサイド反応を誘導して、ゲート電極２５の上面にサリサイド層３５Ａを形成すると同時に、フローティング拡散領域２９の上面にサリサイド層３５Ｂを形成する。結局、サリサイド層３５Ａ、３５Ｂは、チタニウムシリサイド（Ｔｉ−ｓｉｌｉｃｉｄｅ）、コバルトシリサイド（Ｃｏ−ｓｉｌｉｃｉｄｅ）、モリブデンシリサイド（Ｍｏ−ｓｉｌｉｃｉｄｅ）、ニッケルシリサイド（Ｎｉ−ｓｉｌｉｃｉｄｅ）、またはニッケル合金シリサイド（Ｎｉ　ａｌｌｏｙ−ｓｉｌｉｃｉｄｅ）により構成される。
【００３４】
次に、図１２に示すように、未反応の金属膜３４を除去する。例えば、シリサイド反応がなされない未反応金属膜３４は、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ（１：４：２０）の混合溶液で除去するか、ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ（１：１：５）の混合溶液で除去する。
【００３５】
上述した第２の実施例によると、サリサイド防止層３０Ｂがフォトダイオード上部は覆って、フローティング拡散領域２９及びゲート電極２５の上部はオープンしているので、ゲート電極２５とフローティング拡散領域２９のみに選択的にサリサイド層３５Ａ、３５Ｂを形成できる。
また、第２実施例において、絶縁膜スペーサ２８Ａに酸化膜を利用する場合には、サリサイド防止層３０Ｂを除去する過程で絶縁膜スペーサ２８Ａが共に除去できるので、絶縁膜スペーサ２８Ａの物質は窒化膜を利用する。
【００３６】
なお、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００３７】
【発明の効果】
上述したようになされた本発明によるサリサイド工程を用いたイメージセンサの製造方法は、選択的サリサイド工程の工程マージンを十分に確保するので、安定した単位画素の特性を確保することのできる効果がある。
【図面の簡単な説明】
【図１】従来の技術により製造されたＣＭＯＳイメージセンサを簡略に示す図である。
【図２】本発明の第１の実施例に係るイメージセンサの製造方法を説明するための工程断面図である。
【図３】本発明の第１の実施例に係るイメージセンサの製造方法を説明するための工程断面図である。
【図４】本発明の第１の実施例に係るイメージセンサの製造方法を説明するための工程断面図である。
【図５】本発明の第１の実施例に係るイメージセンサの製造方法を説明するための工程断面図である。
【図６】本発明の第１の実施例に係るイメージセンサの製造方法を説明するための工程断面図である。
【図７】本発明の第２の実施例に係るイメージセンサの製造方法を説明するための工程断面図である。
【図８】本発明の第２の実施例に係るイメージセンサの製造方法を説明するための工程断面図である。
【図９】本発明の第２の実施例に係るイメージセンサの製造方法を説明するための工程断面図である。
【図１０】本発明の第２の実施例に係るイメージセンサの製造方法を説明するための工程断面図である。
【図１１】本発明の第２の実施例に係るイメージセンサの製造方法を説明するための工程断面図である。
【符号の説明】
２１　　　　ｐ型基板
２２　　　　ｐ型エピタキシャル層
２３　　　　フィールド酸化膜
２４　　　　ゲート酸化膜
２５　　　　ゲート電極
２６　　　　ｎ−領域
２７　　　　ｐ０領域
２８　　　　絶縁膜スペーサ
２８Ａ　　　絶縁膜スペーサパターン
２９　　　　フローティング拡散領域
３０　　　　酸化膜
３０Ａ　　　研磨後酸化膜
３０Ｂ　　　サリサイド防止層
３２　　　　サリサイド層
３３　　　　サリサイドマスク
３４　　　　金属膜
３５Ａ、３５Ｂ　　サリサイド層
【図１】
2004146762.tif 000003
【図２】
2004146762.tif 000004
【図３】
2004146762.tif 000005
【図４】
2004146762.tif 000006
【図５】
2004146762.tif 000007
【図６】
2004146762.tif 000008
【図７】
2004146762.tif 000009
【図８】
2004146762.tif 000010
【図９】
2004146762.tif 000011
【図１０】
2004146762.tif 000012
【図１１】
2004146762.tif 000013