(57)【要約】【課題】フォトレジスト膜を使用せずに半導体基板の端上の金属膜を選択的に除去することのできる半導体基板上への導電金属ラインの形成方法を提供する。【解決手段】半導体基板上への導電金属ラインの形成方法は、半導体基板１００の全面上に拡散防止膜１０５を形成することを含む。拡散防止膜１０５を有する半導体基板１００上にシード金属膜１１０を形成する。シード金属膜１１０上に半導体基板１００の端上のシード金属膜１１０を露出させる導電金属膜１６０を形成する。導電金属膜１６０に部分食刻工程を実施してシード金属膜１１０を除去する。この時、拡散防止膜１０５は半導体基板１００の端上に露出される。【選択図】図９
2004247738.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の全面上に拡散防止膜を形成し、
前記拡散防止膜上にシード金属膜を形成し、
前記シード金属膜上に前記半導体基板の端上のシード金属膜を選択的に露出させる導電金属膜を形成し、
前記導電金属膜に部分食刻工程を実施して前記半導体基板の端上の前記拡散防止膜が露出されるまで前記シード金属膜を除去することを含む導電金属ラインの形成方法。
【請求項２】
前記導電金属膜は、銅膜で形成することを特徴とする請求項１記載の導電金属膜ラインの形成方法。
【請求項３】
前記拡散防止膜は、ＴａＮ膜を含むことを特徴とする請求項１記載の導電金属膜ラインの形成方法。
【請求項４】
前記拡散防止膜は、順次に蒸着されたＴｉ膜及びＴｉＮ膜を含むことを特徴とする請求項１記載の導電金属膜ラインの形成方法。
【請求項５】
前記拡散防止膜及び前記導電金属膜は、ＰＶＤ法で形成されることを特徴とする請求項１記載の導電金属膜ラインの形成方法。
【請求項６】
前記導電金属膜は、電気メッキ法で形成されることを特徴とする請求項１記載の導電金属膜ラインの形成方法。
【請求項７】
前記部分食刻工程は、フッ素ベース混合物、Ｈ２ＳＯ４、ＨＣｌ、及びＨ２Ｏ２系混合物、Ｈ３ＰＯ４系混合物、及びＨＮＯ３系混合物のうちから選択されたいずれか一つを使用して実施することを特徴とする請求項１記載の導電金属膜ラインの形成方法。
【請求項８】
前記部分食刻工程は、ウェットベンチディッピング法、シングルスピン法、スプレータイプ法のうちから選択されたいずれか一つを使用して実施することを特徴とする請求項１記載の導電金属膜ラインの形成方法。
【請求項９】
前記部分食刻工程を実施した後、
前記半導体基板上に形成されている前記導電金属膜及び前記シード銅膜とともに前記拡散防止膜を順次に除去する化学機械的研磨工程を実施することをさらに含むことを特徴とする請求項１記載の導電金属膜ラインの形成方法。
【請求項１０】
前記導電金属膜は、シード金属膜の厚さよりも厚いことを特徴とする請求項１記載の導電金属膜ラインの形成方法。
【請求項１１】
半導体基板の上部に導電金属膜を形成し、
前記導電金属膜を有する半導体基板に食刻工程を遂行することを含むが、
前記食刻工程は、前記導電金属膜を部分的に除去することを特徴とする導電金属膜ラインの形成方法。
【請求項１２】
前記導電金属膜は、銅膜で形成することを特徴とする請求項１１記載の導電金属膜ラインの形成方法。
【請求項１３】
半導体基板上に拡散防止膜を形成し、
前記拡散防止膜上にシード金属膜を形成することをさらに含み、
前記導電金属膜は、前記食刻工程を実施する前に、前記シード金属膜上に形成されて前記半導体基板の端上の前記シード金属膜を露出させることを特徴とする請求項１１記載の導電金属膜ラインの形成方法。
【請求項１４】
前記導電金属膜によって露出された前記シード金属膜は、前記食刻工程の間に除去することを特徴とする請求項１３記載の導電金属膜ラインの形成方法。
【請求項１５】
前記食刻工程は、フッ素ベース混合物、Ｈ２ＳＯ４、ＨＣｌ、及びＨ２Ｏ２系混合物、Ｈ３ＰＯ４系混合物、及びＨＮＯ３系混合物のうちから選択されたいずれか一つを使用して実施することを特徴とする請求項１１記載の導電金属膜ラインの形成方法。
【請求項１６】
前記食刻工程は、ウェットベンチディッピング法、シングルスピン法、スプレータイプ法のうちから選択されたいずれか一つを使用して実施することを特徴とする請求項１１記載の導電金属膜ラインの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の金属ラインの形成方法に関する。特に半導体基板上に導電金属ラインを形成する方法（Ｍｅｔｈｏｄ  ｏｆ  Ｆｏｒｍｉｎｇ  Ａ  Ｃｏｎｄｕｃｔｉｖｅ  Ｍｅｔａｌ  Ｌｉｎｅ  Ｏｖｅｒ  Ａ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｗａｆｅｒ）に関する。
【背景技術】
【０００２】
半導体装置の金属ラインの形成方法は、半導体装置の製造において、トランジスターのような個別素子（ｄｅｓｃｒｅｔｅ  ｄｅｖｉｃｅｓ）を電気的に連結させるために金属配線が必須的に使用される。前記金属配線を形成する工程は、半導体基板の全面上に金属膜を形成することと前記金属膜を写真及び食刻工程を使用してパターニングすることを含む。
【０００３】
一般的に、前記金属膜は、アルミニウム膜で形成される。しかし、半導体装置の集積度が増加するにつれて、前記アルミニウム膜は高い信頼性の（ｈｉｇｈ  ｒｅｌｉａｂｌｅ）金属膜、例えば銅膜で代替されている。これは前記銅膜の伝導度が前記アルミニウム膜の伝導度よりも高く、前記銅膜の電子遷移（ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）特性が前記アルミニウム膜のそれよりも優れているためである。
【０００４】
しかし、前記銅膜は、乾式食刻工程を使用してパターニングするのが難しい。このため、最近は、高集積半導体装置に適した微細な銅配線（ｆｉｎｅ  ｃｏｐｐｅｒ  ｌｉｎｅｓ）を形成するためにダマシーン工程（ｄａｍａｓｃｅｎｅ  ｐｒｏｃｅｓｓ）が広く使用されている。また、前記銅配線は、高い拡散度（ｈｉｇｈ  ｄｉｆｆｕｓｉｖｉｔｙ）を有するため前記銅配線を包む拡散障壁膜（ｄｉｆｆｕｓｉｏｎ  ｂａｒｒｉｅｒ  ｌａｙｅｒ）を形成することが要求される。
【０００５】
前記ダマシーン工程を使用して前記銅配線を形成する方法を、半導体基板上にグルーブを有する層間絶縁膜を形成すること、前記層間絶縁膜を有する半導体基板の全面上に拡散障壁膜及びシード銅膜を順に形成すること、前記シード銅膜上に電気メッキ技術（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ  ｔｅｃｈｎｉｑｕｅ）を使用して銅膜を形成すること、および前記層間絶縁膜が露出されるまで前記銅膜を平坦化させることを含む。
【０００６】
この場合、前記半導体基板の端（ｅｄｇｅ）、特にベベル（ｂｅｖｅｌ）上に前記銅膜及び／または前記シード銅膜を残存させることもできる。
【０００７】
前記半導体基板の端上に残存する銅膜は、前記半導体基板を移送させるのに使用されるウエハーカセット及び転送アーム（ｔｒａｎｓｆｅｒ  ａｒｍ）などを汚染させることがある。さらに、前記残存する銅膜は、前記半導体基板内に浸透して前記半導体基板に形成される半導体装置の特性を低下させる。従って、前記半導体基板の端上に残存する銅膜は、必ず除去されなければならない。
【０００８】
前記半導体基板の端上に残存する銅膜を除去する方法が米国特許出願公開第２００２／０１０６９０５（ＵＳ  ｐａｔｅｎｔ  ｐｕｂｌｉｃａｔｉｏｎ  Ｎｏ．ＵＳ２００２／０１０６９０５  Ａ１）にトラン（Ｔｒａｎ）などによって開示されている。
【０００９】
このトラン（Ｔｒａｎ）などによる前記方法は、半導体基板の全面上に拡散障壁膜、シード銅膜及び銅膜を順に形成することを含む。続いて、前記銅膜上にフォトレジスト膜のような保護膜を形成する。通常のエッジビード除去工程（ｅｄｇｅ−ｂｅａｄ  ｒｅｍｏｖａｌ  ｐｒｏｃｅｓｓ）を使用して前記フォトレジスト膜の端を除去する。その結果、前記半導体基板の端上の前記銅膜が露出される。前記露出された銅膜及びその下部の前記シード銅膜をウェット食刻溶液（ｗｅｔ  ｅｔｃｈａｎｔ）を使用して食刻する。
【００１０】
前述したように、半導体基板の端上の銅膜を選択的に除去する従来の方法はフォトレジスト膜のような保護膜を使用する。この場合に、前記フォトレジスト膜を塗布する工程、エッジビード除去工程及び前記フォトレジスト膜の除去工程が追加で要求されて半導体製造工程の生産性（ｔｈｒｏｕｇｈｐｕｔ）を低下させる。また、前記フォトレジスト膜を使用する場合に、前記銅膜のウェット食刻溶液が前記フォトレジスト膜によって汚染されやすい。
【特許文献１】米国特許出願公開第２００２／０１０６９０５号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明が解決しようとする課題は、フォトレジスト膜の使用なしで半導体基板の端上の金属膜を選択的に除去することのできる半導体基板上に導電金属ラインの形成方法を提供する。
【課題を解決するための手段】
【００１２】
前記課題を解決するために本発明は、半導体基板上に導電金属ラインの形成方法を提供する。
【００１３】
前記方法の一つの実施形態は、半導体基板の全面上に拡散防止膜を形成することを含む。前記拡散防止膜を有する半導体基板上にシード金属膜を形成する。前記シード金属膜上に形成して前記半導体基板の端上のシード金属膜を露出させる導電金属膜を形成する。前記導電金属膜に部分食刻工程を適用して前記半導体基板の端上の前記拡散防止膜が露出されるまで前記シード金属膜を除去する。
【００１４】
前記方法の他の実施形態は、半導体基板の上部に導電金属膜を形成することを含む。前記導電金属膜を有する半導体基板上に食刻工程を実施してその金属膜を部分除去する。
【発明の効果】
【００１５】
本発明は、拡散防止膜と犠牲膜及び導電膜を有する前記半導体基板にウェット食刻工程を実施して前記導電膜の形成時に生じるかす導電膜と前記かす銅膜による汚染源を前記半導体基板から除去する。これにより、前記半導体基板から前記かす導電膜によるスクラッチと前記汚染源による後続工程に関係する設備に及ぼす汚染を防止して前記半導体装置のパフォーマンスを向上させることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態を添付した図面を参照して詳しく説明する。
【００１７】
図１は、本発明の一つの実施形態による金属膜が形成されている半導体基板の断面図であり、図２は、本発明の一つの実施形態による半導体基板が装着されているクラムシェル断面図である。
【００１８】
図１を参照すると、複数の下部配線（図示せず）を有する半導体基板を備える。前記下部配線を覆う層間絶縁膜（図示せず）を形成する。前記層間絶縁膜に多数の溝（Ｔｒｅｎｃｈｓ，図に示せず）を形成する。前記溝は、前記下部配線の上面に所定領域を露出する。前記溝の内部と前記層間絶縁膜上に拡散防止膜１０５及びシード銅膜１１０を順に形成する。
【００１９】
前記拡散防止膜１０５及びシード銅膜１１０は、ＰＶＤ（Ｐｈｉｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成する。従って、前記拡散防止膜１０５と前記シード銅膜１１０は、前記半導体基板１００のベベル（ＢＥＶＥＬ）部位までかぶる。
【００２０】
前記拡散防止膜１０５はＴａＮを含む。また、前記拡散防止膜１０５は、順に蒸着されるＴｉとＴｉＮを含むこともできる。
【００２１】
図２を参照すると、半導体基板１１５が装着されているクラムシェル（Ｃｌａｍｓｈｅｌｌ）１１８を備える。なお、図２において、半導体基板１１５は、上記の通り半導体基板１００に拡散防止膜１０５、シード銅膜１１０が形成された状態である。
【００２２】
前記半導体基板１１５は、図１の拡散防止膜１０５とシード銅膜１１０が順に形成されているものである。前記クラムシェル１１８は、リップシール（Ｌｉｐ  ｓｅａｌ）１４０及びカソードコンタクト（Ｃａｔｈｏｄ  Ｃｏｎｔａｃｔ）１３５が装着される本体（Ｍａｉｎ  Ｂｏｄｙ）１２５を有する。前記半導体基板１１５は、前記リップシール１４０に位置される。前記リップシール１４０は、ゴム（Ｒｕｂｂｅｒ）素材で形成され、前記カソードコンタクト１３５は、導電体である。前記本体１２５内には、外部電源１４５が印加されるように電線が内蔵されている。前記本体１２５は、絶縁体で形成されている。また、前記本体１２５は、上下に移動する支持部１２０を有する圧力部１３０を有する。前記圧力部１３０は、前記半導体基板１１５に圧力を加え前記カソードコンタクト１３５に前記半導体基板１１５が接触するようにする役割をする。
【００２３】
図３は、本発明の一つの実施形態による半導体基板、リップシール及びカソードコンタクトの相互位置関係を示す平面図であり、図４は、図３のカソードコンタクトを切断線Ｉ−Ｉ’に沿って示す透視図である。
【００２４】
図３及び図４を参照すると、前記半導体基板１１５は、リップシール１４０上に装着されているカソードコンタクト１３５上に配置される。前記リップシール１４０は、帯形態の環形を示す。前記カソードコンタクト１３５は、上体１３５ａと下体１３５ｃで分けられる。前記下体１３５ｃは、複数のコンタクトノードを有する。前記カソードコンタクト１３５は、自由に形態を変形させることができる導電体であり、多数のカソードコンタクト１３５が連結部１３５ｂを通じてつながって前記リップシール１４０に安着される。前記半導体基板１１５は、前記カソードコンタクト１３５に置かれる。つまり、前記半導体基板１１５の端（Ｅｄｇｅ）部位は、前記カソードコンタクト１３５の下体１３５ｃに置かれる。
【００２５】
図５は、本発明の一つの実施形態による半導体基板が装着されているクラムシェルの断面図である。
【００２６】
図５を参照すると、図２のクラムシェル１１８内部の支持台１２０を通じて圧力部１３０に圧力を加えて半導体基板１１５がカソードコンタクト１３５と接触するようにリップシール１４０を押しつける。前記半導体基板１１５は、図１の拡散防止膜１０５とシード銅膜１１０が順に形成しているものである。その後、前記クラムシェル１１８を電気メッキ槽１５３のメッキ溶液１５０に入れ前記半導体基板１１５上に導電金属膜である銅膜（図５においては図示せず）を形成する。この時、前記クラムシェル１１８と前記電気メッキ槽１５３は、外部から電源が印加される。つまり、前記半導体基板１１５と前記メッキ溶液１５０は、互いに異なった電気的極性を持つ。前記メッキ溶液１５０は、硫酸銅（ＣｕＳｏ４）、硫酸（Ｈ２ＳＯ４）、塩酸（ＨＣｌ）、及び添加剤（ＡＤＤＩＴＩＶＥＳ）等で構成される。
【００２７】
ここで、前記圧力部１３０によって押しつけられたリップシール１４０は、前記メッキ溶液１５０が前記カソードコンタクト１３５に流入されることＣ，Ｄを防ぐ役割をする。
【００２８】
しかし、前記リップシール１４０がエイジング（Ａｇｉｎｇ）による磨耗、または押しつけられた状態が不安定で前記メッキ溶液１５０が前記カソードコンタクト１３５に流れこむ場合が発生する。この場合に、前記半導体基板１１５は、カソードコンタクト１３５と接触する部位Ａ，Ｂに望ましくない副産物（Ｂｙ−ｐｒｏｄｕｃｔ）が形成される。
【００２９】
図６、図７、図８、図９、図１０、図１１及び図１２は、本発明の一つの実施形態による導電金属ラインの製造方法を説明する概略図である。
【００３０】
図６と図７を参照すると、導電金属膜である銅膜１６０及び副産物１５５は、半導体基板１００の中心から所定の半径を有する放射型の領域及びその基板１００の端上にそれぞれ形成される。
【００３１】
前記銅膜１６０は、シード銅膜１１０の厚さ１Ｔよりも厚く形成される。この時、前記銅膜１６０は、半導体基板１００の端上にシード銅膜１１０が露出されるように、その基板の上部に形成する。前記銅膜１６０の面積は、クラムシェル１１８に装着されているリップシール１４０の直径と密接に関連する。以後、前記副産物１５５は、かす銅膜（Ｒｅｓｉｄｕｅ  Ｃｏｐｐｅｒ  ｌａｙｅｒｓ）と称する。前記かす銅膜１５５は、カソードコンタクト１３５のコンタクトノードに対応して形成される。
【００３２】
図８、図９及び図１０を参照すると、前記半導体基板１００上にウェット食刻工程Ｅを実施して銅膜１６０を部分的に食刻し、同時に銅膜１６０に露出されたシード銅膜１１０を選択的に除去する。前記ウェット食刻工程Ｅは、所定厚さ２Ｔを有する銅膜１６０を形成する。
【００３３】
前記ウェット食刻工程Ｅのエッチャント（Ｅｔｃｈａｎｔ）は、フッ素ベース混合物（ＦＬＵＯＲＩＮＥ−ＢＡＳＥ  ＣＨＥＭＩＣＡＬ  ＭＩＸＴＵＲＥ）であり、望ましくはＤＨＦ（希フッ化水素酸）、またはＤＨＦ＋Ｈ２Ｏ２などで構成される。
【００３４】
また、前記ウェット食刻工程Ｅのエッチャントは、Ｈ２ＳＯ４、ＨＣｌ及びＨ２Ｏ２系混合物（Ｈ２ＳＯ４、ＨＣｌ及びＨ２Ｏ２系ＣＨＥＭＩＣＡＬ  ＭＩＸＴＵＲＥ）、Ｈ３ＰＯ４系混合物（Ｈ３ＰＯ４系ＣＨＥＭＩＣＡＬ  ＭＩＸＴＵＲＥ）、及びＨＮＯ３系混合物（ＨＮＯ３系ＣＨＥＭＩＣＡＬ  ＭＩＸＴＵＲＥ）のうちから選択されたいずれか一つで構成されることもある。Ｈ２ＳＯ４、ＨＣｌ及びＨ２Ｏ２系混合物は、この混合物溶液の中のＨ２ＳＯ４、ＨＣｌが銅膜をエッチングする機能を有し、Ｈ２Ｏ２が銅膜を酸化する機能を有する。Ｈ３ＰＯ４系混合物は、ＨＦ、Ｈ３ＰＯ４およびその他を含む。ＨＮＯ３系混合物は、ＨＦ、ＨＮＯ３およびその他を含む。これらにおいてＨＦは銅膜をエッチングする機能を有し、Ｈ３ＰＯ４およびＨＮＯ３はＨ２Ｏ２同様に銅膜を酸化する機能を有する。
【００３５】
また、前記ウェット食刻工程Ｅは、ウェットベンチディッピング（Ｗｅｔ  Ｂｅｎｃｈ  Ｄｉｐｐｉｎｇ）法、シングルスピン（Ｓｉｎｇｌｅ  Ｓｐｉｎ）法、スプレータイプ（Ｓｐｒａｙｉｎｇ  Ｔｙｐｅ）法のうち、どれか一つを使用して実施される。
【００３６】
前記ウェットベンチディッピング（Ｗｅｔ  Ｂｅｎｃｈ  Ｄｉｐｐｉｎｇ）法及び前記スプレータイプ（Ｓｐｒａｙｉｎｇ  Ｔｙｐｅ）法は、備えられた一つ以上の半導体基板１００を同時に前記ウェット食刻するものであり、前記シングルスピン（Ｓｉｎｇｌｅ  Ｓｐｉｎ）法は、備えられた一つの半導体基板１００を前記ウェット食刻時ごとに順次処理するものである。前記ウェットベンチディッピング（Ｗｅｔ  Ｂｅｎｃｈ  Ｄｉｐｐｉｎｇ）法、前記シングルスピン（Ｓｉｎｇｌｅ  Ｓｐｉｎ）法及び前記スプレータイプ（Ｓｐｒａｙｉｎｇ  Ｔｙｐｅ）法は、従来技術で知らされているものである。
【００３７】
前記ウェット工程Ｅは、半導体基板１００のベベル（Ｂｅｖｅｌ）上、前記半導体基板１００の端の上、及び前記半導体基板１００の下部面上に存在する銅（Ｃｕ）原子を除去する。これによって、前記半導体基板１００は後続工程と関連する半導体工程設備に汚染ソース（Ｃｏｎｔａｍｉｎａｎｔ  Ｓｏｕｒｃｅ）を減らせられる。
【００３８】
前記ウェット食刻工程Ｅが適用される半導体基板は、図１０に示されたリング模様（Ｒｉｎｇ  Ｓｈａｐｅ）及び内部円（Ｉｎｎｅｒ  ｃｉｒｃｌｅ）を有する。前記半導体基板１００の端上のリング模様は、拡散防止膜１０５を示す領域であり、前記内部円は銅膜１６０を示す領域である。結果的に、前記拡散防止膜１０５を有する前記半導体基板は、全面上に前記かす銅膜１５５がすべて除去される。
【００３９】
図１１及び図１２を参照すると、前記銅膜１６０とシード銅膜１１０及び拡散防止膜１０５を有する半導体基板上に化学機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程を実施する。
【００４０】
前記化学機械的研磨は、図１で言及された層間絶縁膜を食刻バッファー（Ｂｕｆｆｅｒ）膜とし、前記層間絶縁膜が全面的に露出するまで進行する。この時、前記銅膜１６０と前記シード銅膜１１０及び前記拡散防止膜１０５は、図１の多数個の溝（Ｔｒｅｎｃｈｓ）内部に満たされて上部配線（図に示せず）を形成する。前記上部配線は、前記溝を通って図１の下部配線と接触するようになる。
【００４１】
また、図７のように前記かす銅膜１５５を有する半導体基板は、化学機械的研磨を実施する時に前記スクラッチを誘発することもある。しかし、図９の半導体基板１００は、かす銅膜１５５がすべて除去されたため、前記化学機械的研磨工程後には前記半導体基板１００の全面上にスクラッチ（Ｓｃｒａｔｃｈ）が形成されない。
【図面の簡単な説明】
【００４２】
【図１】本発明の一つの実施形態による金属膜が形成された半導体基板の断面図である。
【図２】本発明の一つの実施形態による半導体基板が装着されたクラムシェルの断面図である。
【図３】本発明の一つの実施形態による半導体基板、リップシール及びカソードコンタクトの相互位置関係を示す平面図である。
【図４】図３のカソードコンタクトを切断線Ｉ−Ｉ’に沿って示す透視図である。
【図５】本発明の一つの実施形態による半導体基板が装着されたクラムシェルの断面図である。
【図６】本発明の一つの実施形態による導電金属ラインの製造方法を説明する概略図である。
【図７】本発明の一つの実施形態による導電金属ラインの製造方法を説明する概略図である。
【図８】本発明の一つの実施形態による導電金属ラインの製造方法を説明する概略図である。
【図９】本発明の一つの実施形態による導電金属ラインの製造方法を説明する概略図である。
【図１０】本発明の一つの実施形態による導電金属ラインの製造方法を説明する概略図である。
【図１１】本発明の一つの実施形態による導電金属ラインの製造方法を説明する概略図である。
【図１２】本発明の一つの実施形態による導電金属ラインの製造方法を説明する概略図である。
【符号の説明】
【００４３】
１００、１１５…半導体基板、
１０５…拡散防止膜、
１１０…シード銅膜、
１１８…クラムシェル、
１２０…支持部、
１２５…本体、
１３０…圧力部、
１３５…カソードコンタクト、
１４０…リップシール、
１４５…外部電源、
１５５…かす銅膜、
１６０…銅膜。
【図１】
2004247738.tif 000003
【図２】
2004247738.tif 000004
【図３】
2004247738.tif 000005
【図４】
2004247738.tif 000006
【図５】
2004247738.tif 000007
【図６】
2004247738.tif 000008
【図７】
2004247738.tif 000009
【図８】
2004247738.tif 000010
【図９】
2004247738.tif 000011
【図１０】
2004247738.tif 000012
【図１１】
2004247738.tif 000013
【図１２】
2004247738.tif 000014