(57)【要約】【課題】光リーク電流と遮光膜によるバックチャネル動作に伴うリーク電流との双方を抑制し、安定してばらつきの無い、低リーク電流ＴＦＴおよびその製造方法を提供する。【解決手段】透明絶縁基板上に、下部遮光膜と、下地層間膜と、半導体膜と、ゲート絶縁膜と、ゲート電極とを有し、下地層間絶縁膜と半導体膜の界面の凹凸が５ｎｍ以上で、４０ｎｍ以下である、好ましくは、２０ｎｍ以下である薄膜トランジスタ。【選択図】      図１
2004247434.tif 000002
【特許請求の範囲】
【請求項１】
透明絶縁基板上に、下部遮光膜と、下地層間膜と、半導体膜と、ゲート絶縁膜と、ゲート電極とを、有する薄膜トランジスタにおいて、前記下地層間絶縁膜と前記半導体膜の界面の凹凸が５ｎｍ以上、４０ｎｍ以下である薄膜トランジスタ。
【請求項２】
前記下地層間絶縁膜と前記半導体膜の界面の凹凸が４０ｎｍ以下の代わりに２０ｎｍ以下である請求項１記載の薄膜トランジスタ。
【請求項３】
前記半導体膜の膜厚は、８０ｎｍ以下である請求項１乃至２のいずれか１項に記載の薄膜トランジスタ。
【請求項４】
前記下地層間絶縁膜の膜厚は、４００ｎｍ以下である請求項１乃至３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記薄膜トランジスタの上層にブラックマトリクスを有する請求項１乃至４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記半導体層が多結晶シリコン膜である請求項１乃至５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
透明絶縁基板上に下部遮光膜と、下地層間膜と、半導体膜と、ゲート絶縁膜と、ゲート電極とを、順に形成する薄膜トランジスタの製造方法であって、下地層間膜の表面をプラズマ処理する、薄膜トランジスタの製造方法。
【請求項８】
前記プラズマ処理は、アルゴン、ヘリウム、水素、酸素等のガス、あるいはこれらの混合ガスで行われる、請求項７記載の薄膜トランジスタの製造方法。
【請求項９】
前記下地層間膜と前記半導体膜との界面が５ｎｍ以上、４０ｎｍ以下となるように、前記プラズマ処理を行う、請求項７乃至８に記載のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記下地層間膜と前記半導体膜との界面が５ｎｍ以上、２０ｎｍ以下となるように、前記プラズマ処理を行う、請求項７乃至８のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記半導体層を、前駆膜を堆積した後にレーザ照射により該前駆膜を溶融・再結晶化することにより形成する、請求項７乃至１０のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記プラズマ処理と前記前駆膜の堆積とを、同一装置で行う請求項１１記載の薄膜トランジスタの製造方法。
【請求項１３】
透明絶縁基板上に下部遮光膜と、下地層間膜と、前駆膜をレーザ結晶化した半導体膜と、ゲート絶縁膜と、ゲート電極とを、順に形成する薄膜トランジスタの製造方法であって、該下地層間膜と該前駆膜とを、プラズマＣＶＤ法を用い、連続プラズマ放電下でガス種の切替を行うことにより連続的に堆積する、薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴと略記する）およびその製造方法に関し、特に、液晶プロジェクタなどの液晶表示装置、および有機ＥＬ表示装置等に用いられる薄膜トランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ、テレビ等の情報電子機器の表示装置に使用されているアクティブマトリクス型の、液晶表示装置（ＬＣＤ）及び有機エレクトロルミネッセンス（ＥＬ）等の高性能化、高機能化が計られていることは、良く知られている。
【０００３】
そして、ポリ−シリコン（以下、ｐｏｌｙ−Ｓｉと記す）ＴＦＴにより、安価なガラス基板上に駆動回路を備えたアクティブマトリクス型の、液晶あるいは有機ＥＬ等の表示装置を形成することが可能となっている。
【０００４】
ｐｏｌｙ−ＳｉＴＦＴはａ−ＳｉＴＦＴと比べて光感度が低く、また高移動度であり画素ＴＦＴの小型化が可能であるため、特に高光量環境下で小型高精細化が要求されるデータプロジェクタ用液晶ライトバルブに適している。
【０００５】
また、ｐｏｌｙ−ＳｉＴＦＴはａ−ＳｉＴＦＴと比べて高電流であるために、有機ＥＬディスプレイの駆動素子にも適している。
【０００６】
一般的に、ｐｏｌｙ−ＳｉＴＦＴ液晶ライトバルブは、図７に示すように活性層７０１、ゲート絶縁膜７０２、ゲート線７０３、データ線７０４および画素電極７０５等の一般的な直視型液晶パネルと同様な薄膜構成に加えて、投射光の基板裏面からの反射光からＴＦＴを保護する下地遮光膜７０６が必要である。
【０００７】
一方、ａ−ＳｉＴＦＴはボトムゲート構造であり、ゲート電極が遮光膜を兼用する。但しａ−ＳｉＴＦＴでは半導体層上面バックチャネル側がリーク発生要因となることが多く、例えば、特許文献１または特許文献２に開示されているように、バックチャネル面をプラズマ処理することによりリーク電流を抑制する技術が知られている。
【０００８】
また、有機ＥＬディスプレイは、図８に示すようにＴＦＴ８０１とＴＦＴ上の発光層８０２とを有し、発光層からの光はＴＦＴ基板側に向かう。従ってＥＬ発光層の光量によっては基板裏面からの反射光からＴＦＴを保護する下地遮光膜が必要になる。
【０００９】
遮光膜としては一般に光反射特性に優れた、化合物を含めた金属膜が用いられる。しかしながら金属膜は導電性を有するため、遮光膜はＴＦＴのバックチャネルを動作させ、ＴＦＴ特性を変化させる。この遮光層によるバックチャネル動作を抑制するには、下地遮光膜とＴＦＴ活性層間の下地層間膜厚を十分大きくする、あるいは遮光膜に電位を印加する技術が、例えば、特許文献３に開示されている。これによれば、遮光膜電位がフローティングの場合は層間膜厚を０．８μｍ以上にする、あるいは遮光膜にＴＦＴのオフ電位を印加する技術が開示されている。
【００１０】
【特許文献１】
特開平４−３６７２７６号公報
【特許文献２】
特開平４−３４９６３７号公報（段落番号００２４乃至段落番号００２７、図１）
【特許文献３】
特開平１０−１１１５２０号公報（図１）
【特許文献４】
特開平６−０４５６０５号公報（図６）
【００１１】
【発明が解決しようとする課題】
しかしながら、下地層間膜厚が厚くなると、下地層間膜中を回り込んで活性層に入射される光量が大きくなり、その結果、光リーク電流が大きくなり、表示装置に於いてはコントラストの低下を引き起こす。下地層間膜厚を薄くすると、ＴＦＴ特性は遮光膜の電位に敏感になり、図９に模式的に示すようにｎ−ｃｈ．ＴＦＴに対して遮光膜に負電圧（オフ電位）を印加する場合、バックチャネル動作によるリーク電流は増大する傾向にある。
【００１２】
一方、遮光膜印加電圧が正電圧では、バックチャネル動作に起因してリーク電流は小さくなるものの、しきい値電圧が負側にシフトするので、ＴＦＴのオフ動作点における電流値は、やはり大きくなってしまう。
【００１３】
すなわち、下地層間膜を薄膜化して遮光膜に電圧を印加した場合には、リーク電流を安定性良く減少させることが困難となる。
【００１４】
その結果、個々のＴＦＴにおけるオフ動作マージンは小さくなり、ＴＦＴ素子間のリーク電流値のばらつきは大きくなり、表示装置に於いては輝度低下、コントラスト低下、および表示ムラを引き起こす。
【００１５】
以上の動作を模式的に図１０に示す。ここでゲート電圧はオフ電圧であり、下地層間膜厚が大きい場合は、リーク電流は遮光電圧に対して安定して小さな値を示すが、光リークの寄与は大きくなる。一方、下地層間膜厚が小さい場合は光リークの寄与は小さいものの、バックチャネル動作によりリーク電流は遮光電圧に敏感となる。
【００１６】
したがって、本願発明の目的は、上記の問題点を鑑み、光リーク電流と遮光膜によるバックチャネル動作に伴うリーク電流との双方を抑制し、安定してばらつきの無い、低リーク電流ＴＦＴおよびその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の薄膜トランジスタは、透明絶縁基板上に、下部遮光膜と、下地層間膜と、半導体膜と、ゲート絶縁膜と、ゲート電極とを、有する薄膜トランジスタにおいて、前記下地層間絶縁膜と前記半導体膜の界面の凹凸が５ｎｍ以上で、４０ｎｍ以下好ましくは２０ｎｍ以下である、ことを特徴としている。ここで望ましくは、薄膜トランジスタの半導体膜の膜厚は、８０ｎｍ以下である。また、望ましくは、下地層間絶縁膜の膜厚は、４００ｎｍ以下である。
【００１８】
さらに、ここで望ましくは、薄膜トランジスタの上層にブラックマトリクスを有する。また望ましくは、前記半導体層が多結晶シリコン膜である。
【００１９】
本発明の薄膜トランジスタの製造方法は、透明絶縁基板上に下部遮光膜と、下地層間膜と、半導体膜と、ゲート絶縁膜と、ゲート電極とを、順に形成する薄膜トランジスタの製造方法であって、下地層間膜の表面をプラズマ処理する、ことを特徴としている。ここで望ましくは、前記プラズマ処理は、アルゴン、ヘリウム、水素、酸素等のガス、あるいはこれらの混合ガスで行われる。また望ましくは、前記半導体層を、前駆膜を堆積した後にレーザ照射により該前駆膜を溶融・再結晶化することにより形成する。
【００２０】
あるいは本発明の薄膜トランジスタの製造方法は、透明絶縁基板上に下部遮光膜と、下地層間膜と、前駆膜をレーザ結晶化した半導体膜と、ゲート絶縁膜と、ゲート電極とを、順に形成する薄膜トランジスタの製造方法であって、該下地層間膜と該前駆膜とを、プラズマＣＶＤ法を用い、連続プラズマ放電下でガス種の切替を行うことにより連続的に堆積する、ことを特徴としている。
【００２１】
【発明の実施の形態】
次に、本発明の実施の形態を図面により詳細に説明する。本発明の実施の形態を図１のＴＦＴ構造断面図を参照して説明する。本発明の実施の形態のＴＦＴは、ガラス基板１０１上に遮光膜１０２と、下地層間膜１０３と、活性層となるｐｏｌｙ−Ｓｉ膜１０４と、ゲート絶縁膜１０５と、ゲート電極１０６と、第二層間膜１０７と、ソース・ドレイン電極１０８とを備え、下地層間膜１０３とｐｏｌｙ−Ｓｉ膜１０４との界面には５ｎｍ以上、４０ｎｍ以下の凹凸が形成されている。好ましくは、下地層間膜１０３とｐｏｌｙ−Ｓｉ膜１０４との界面には５ｎｍ以上、２０ｎｍ以下の凹凸が形成されている。
【００２２】
また、活性層１０４の膜厚は光リークを考慮すると、８０ｎｍ以下が望ましく、この条件では膜厚の１／４以上の凹凸があると、レーザ溶融しても表面に凹凸が残り、５％程度の移動度の低下が起こる。さらに、活性層１０４の膜厚の１／２以上の凹凸では、移動度の低下が２０％以上と顕著になるため、これ以上の凹凸は好ましくない。
（第１実施例）
本発明の第１の実施例について、図２の工程図および図３のＴＦＴ構造断面図を参照して説明する。ガラス基板２０１上に光反射遮光膜２０２として、ＷＳｉ２を膜厚１００ｎｍとなるように、スパッタ法を用いて成膜して、通常のＰＲ法により島状化した。次に遮光層間膜２０３としてＳｉＯ２を膜厚２００ｎｍとなるようにＰＥＣＶＤ法を用いて成膜した。
【００２３】
次に、光吸収遮光膜２０４としてｎ＋型ａ−Ｓｉを膜厚１００ｎｍとなるようにＰＥＣＶＤ法を用いて成膜して、通常のＰＲ法により島状化した。次に下地層間膜２０５として、ＳｉＯ２を膜厚２００ｎｍとなるようにＰＥＣＶＤ法を用いて成膜した。
【００２４】
引き続き、同一ＰＥＣＶＤ装置内の別チャンバで下地層間膜２０５の表面を水素（Ｈ２）プラズマ処理した。処理条件は水素（Ｈ２）の流速５００ｓｃｃｍ、圧力１００Ｐａ、放電出力１４００Ｗ、放電時間６０秒、であった。この処理により、下地層間膜２０５表面に７ｎｍ程度の微細な凹凸を形成した。
【００２５】
引き続き、同一チャンバ内で凹凸を有する下地層間膜２０６上に活性層前駆膜２０７としてａ−Ｓｉを膜厚５０ｎｍとなるように成膜した。次に５００度による１０分間の脱水素アニールを行った。次に前駆膜２０７にエキシマレーザ光を照射してａ−Ｓｉをｐｏｌｙ−Ｓｉへと結晶化させることにより、活性層２０８となるｐｏｌｙ−Ｓｉを形成した。ここでレーザ光照射条件としては、ビーム径２００×０．４ｍｍ２、エネルギー密度３５０ｍＪ／ｃｍ２で、重ね率９５％のスキャン照射とした。
【００２６】
次に、活性層２０８をＰＲ法により島状化した。次に、ゲート絶縁膜２０９として、ＳｉＯ２を膜厚１００ｎｍとなるようにＰＥＣＶＤ法を用いて成膜した。次にゲート線２１０として、ＷＳｉ２を膜厚１５０ｎｍとなるようにスパッタ法を用いて成膜して、ＰＲ法で島状化した。ゲート線２１０形成後、イオンドーピング法により、活性層のソース、ドレインおよびＬＤＤ領域となる場所に、リン（Ｐ）およびボロン（Ｂ）等の不純物を濃度を制御してドーピングし、５００℃、４時間の活性化熱処理を行った。
【００２７】
次に、第二層間絶縁膜２１１としてＳｉＮを３００ｎｍとなるようにＰＥＣＶＤ法を用いて成膜した。次に、所望の位置にコンタクトホールをドライエッチング法を用いて形成後、データ線２１２としてＡｌを膜厚４００ｎｍとなるようにスパッタ法を用いて成膜して、ＰＲ法により島状化した。次に、第三層間絶縁膜２１３としてＳｉＮを４００ｎｍとなるようにＰＥＣＶＤ法を用いて成膜した。
【００２８】
次に、上部ブラックマトリクス（ＢＭ）２１４として、Ａｌを膜厚４００ｎｍとなるようにスパッタ法を用いて成膜して、ＰＲ法により島状化した。ＢＭを対向基板でなくＴＦＴ基板に作成することは、高開口率化に有利となる。
【００２９】
次に第四層間絶縁膜２１５として、ＳｉＮを２００ｎｍとなるようにＰＥＣＶＤ法を用いて成膜した後に有機平坦化膜を膜厚８００ｎｍとなるように塗布し、焼成した。次にコンタクトホールをドライエッチング法を用いて形成後、画素電極２１６として、ＩＴＯを膜厚１００ｎｍとなるようにスパッタ法を用いて成膜し、ＰＲ法で島状化した。以上の工程により、液晶ライトバルブ用ｐｏｌｙ−ＳｉＴＦＴ基板が完成した。
【００３０】
本実施例に於いて、活性層２０８のバックチャネルには７ｎｍの凹凸が形成された。この凹凸により、バックチャネル側ではキャリアの移動が阻害され、キャリアの電界効果移動度が低下し、バックチャネル動作に伴うリーク電流は減少した。ＴＦＴ間のリーク電流ばらつきも抑制され、プロジェクタ投射後の画像は表示ムラの無い高輝度、高コントラストのものが得られた。
【００３１】
図４に、暗状態でのゲート電圧が−２Ｖ、ドレイン電圧が１０Ｖ、におけるリーク電流の変化を示すが、プラズマ処理により、リーク電流は低減し、リーク電流の光吸収遮光膜電圧依存性も緩やかに変化した。本実施例のプラズマ処理によるリーク電流の低減効果は、下地層間膜厚のみによるリーク低減効果で比較すると、膜厚を６００ｎｍへと増大したときとほぼ同等であった。
【００３２】
しかしながら、光リーク電流で比較した場合、本実施例のＴＦＴでは８Ｅ−１３Ａであり、下地層間膜厚６００ｎｍでプラズマ処理なしのＴＦＴにおける３Ｅ−１２Ａの１／４程度の小さな値であった。
【００３３】
一般的に、下地層間膜表面に凹凸を形成した場合、その上層である活性層表面にも凹凸が転写されて残存し、フロントチャネル側のキャリア移動度も減少することがある。例えば、ｐｏｌｙ−Ｓｉ形成法が直接成膜、あるいはａ−Ｓｉを熱処理により結晶化した固相成長法の場合は膜表面に凹凸が残存する。
【００３４】
しかしながら、レーザアニールｐｏｌｙ−Ｓｉの場合、ｐｏｌｙ−Ｓｉ膜表面は溶融・再結晶化により再構築されて形成された。すなわち、凹凸が膜厚の１／４以下であれば、ｐｏｌｙ−Ｓｉ膜表面は下地層間膜の表面凹凸には影響されず、レーザ照射条件にのみ依存した。従って、ＴＦＴのオン特性にはプラズマ処理の悪影響は現れない。
【００３５】
なお、プラズマ処理はＨ２以外にもＯ２、Ａｒ、Ｈｅ、あるいはこれらの混合ガスでも、下地層間膜表面に表面凹凸を形成することは可能であるが、凹凸形成速度はＨ２が最も大きかった。従って、スループットの観点からは１００％Ｈ２ガスでプラズマ処理するのが望ましい。
【００３６】
本実施例では、下地層間膜成膜から前駆膜成膜までを同一ＰＥＣＶＤ装置内で連続して行ったが、下地層間膜表面に凹凸が形成されていれば、一旦基板を室内雰囲気に晒し、それぞれの工程を異なる装置で行っても良い。
【００３７】
但し、基板を室内雰囲気に晒した後に前駆膜成膜を行う場合は、基板洗浄を行わないと不純物によりＴＦＴ特性が劣化するので、成膜前の洗浄が必須となる。ここで、一旦凹凸を形成した後に洗浄を行うと、凹凸が小さくなってしまい、リーク低減効果が減少する。なおリーク低減には、例えば、特許文献４に開示されているように、５ｎｍ以上の凹凸が必要である。洗浄による凹凸減少分を見越してプラズマ処理時間を延長しても良いが、スループットの観点からは好ましいものでは無い。従って、少なくてもプラズマ処理と前駆膜成膜は同一装置内で行うことが望ましい。
（第２実施例）
本発明の第２の実施例について説明する。第１の実施例と同様にガラス基板上に光反射遮光膜と、遮光層間膜と、光吸収遮光膜とを、形成した。次に、以下の手順により下地層間膜と前駆膜を同一装置内の同一処理室において連続成膜した。
【００３８】
下地層間膜は、酸素（Ｏ２）の流速６０００ｓｃｃｍ、気化させたＴＥＯＳ流速３００ｓｃｃｍ、Ｈｅ流速１００ｓｃｃｍ、圧力１８０Ｐａ、放電出力１５００Ｗの条件で成膜した。放電時間が１２０秒の時点で、Ｏ２および気化させたＴＥＯＳガスの供給を停止し、Ｈｅ流速を５００ｓｃｃｍに増大し、圧力を５０Ｐａに低下し、放電出力を１００Ｗに低下し、プラズマ放電を維持した。次に２０秒後にシランガスを流速１４０ｓｃｃｍで供給を開始した。次に５秒後にＨｅガスの供給を停止し、さらに１４５秒間プラズマ放電を維持した後に、放電および全ガス供給を停止した。
【００３９】
以上の堆積法により下地層間膜２００ｎｍと活性層前駆膜５０ｎｍが、その界面凹凸が８ｎｍとなるよう、連続的に形成された。ここでは、プラズマ放電下で膜表面が活性化された状態のもと、Ｈｅラジカルおよびシランガスに含まれる水素ラジカルの効果により、凹凸がより効果的に形成される。
【００４０】
ここで、下地層間膜形成後に一旦放電を停止し、ガスの切替を行い、再び放電を開始し、Ｈ２プラズマ処理を行うこと無しに活性層前駆膜を形成した場合、その界面凹凸は３ｎｍ以下であった。放電終了後には膜表面の原子が瞬時に緩和し、不活性化され、平坦な表面状態が形成された。
【００４１】
連続放電下で下地層間膜と活性層前駆膜を連続成膜するか、放電一旦停止後に表面凹凸形成プラズマ処理を行うかの選択は、装置のガス切替および排気能力、電源容量、ｒｆマッチング性能、成膜速度、基板搬送速度等の装置性能を考慮して行うことができる。
【００４２】
次に、第１の実施例と同様な工程を行うことにより、遮光電位の依存性が小さい低リーク電流ＴＦＴがばらつき無く形成できた。
（第３実施例）
本発明の第３の実施例について図５の工程図および図６の構造断面図を参照して説明する。
【００４３】
本発明の第３の実施例は、まず、ガラス基板５０１上にカバー膜５０２としてＳｉＮを膜厚３００ｎｍとなるようにＰＥＣＶＤ法を用いて成膜した。次に遮光膜５０３としてＣｒを膜厚１５０ｎｍとなるように、スパッタ法を用いて成膜して、通常のＰＲ法により島状化した。次に、下地層間膜５０４として、ＳｉＯ２を膜厚２００ｎｍとなるようにＰＥＣＶＤ法を用いて成膜した。引き続き同一ＰＥＣＶＤ装置内で下地層間膜５０４の表面をＨ２プラズマ処理した。処理条件はＨ２の流速５００ｓｃｃｍ、圧力１００Ｐａ、放電出力１２００Ｗ、放電時間６０秒、であった。
【００４４】
この処理により、下地層間膜５０４表面に５ｎｍ程度の微細な凹凸を形成した。引き続き同一ＰＥＣＶＤ装置内で凹凸を有する下地層間膜５０５上に活性層前駆膜５０６としてａ−Ｓｉを膜厚８０ｎｍとなるように成膜した。次に４００度による３０分間の脱水素アニールを行った。次に前駆膜４０６にエキシマレーザ光を照射してａ−Ｓｉをｐｏｌｙ−Ｓｉへと結晶化させることにより、活性層５０７となるｐｏｌｙ−Ｓｉを形成した。ここでレーザ光照射条件としては、ビーム径２００×０．４ｍｍ２、エネルギー密度４２０ｍＪ／ｃｍ２で、重ね率９５％のスキャン照射とした。
【００４５】
次に、活性層５０７をＰＲ法により島状化した。次に、ゲート絶縁膜５０８として、ＳｉＯ２を膜厚１００ｎｍとなるようにＰＥＣＶＤ法を用いて成膜した。次にゲート線５０９として、Ａｌを膜厚３００ｎｍとなるようにスパッタ法を用いて成膜し、ＰＲ法で島状化した。ゲート線形成後、イオンドーピング法により、活性層のソース、ドレインおよびＬＤＤ領域となる場所に、ＰおよびＢ等の不純物を濃度を制御してドーピングし、エキシマレーザ光照射による活性化処理を行った。ここでレーザ光照射条件としては、ビーム径２００×０．４ｍｍ２、エネルギー密度２７０ｍＪ／ｃｍ２で、重ね率６０％のスキャン照射とした。
【００４６】
次に、第二層間絶縁膜５１０としてＳｉＯ２を４００ｎｍとなるようにＰＥＣＶＤ法を用いて成膜した。次に所望の位置にコンタクトホールをドライエッチング法を用いて形成後、データ線５１１としてＡｌを膜厚５００ｎｍとなるようにスパッタ法を用いて成膜し、ＰＲ法により島状化した。
【００４７】
次に、第三層間絶縁膜５１２としてＳｉＮを４００ｎｍとなるようにＰＥＣＶＤ法を用いて成膜した。次に所望の位置にコンタクトホールをドライエッチング法を用いて形成後、下部電極５１３としてＩＴＯを膜厚８０ｎｍとなるようにスパッタ法を用いて成膜し、ＰＲ法で島状化した。
【００４８】
次に、第四層間絶縁膜５１４としてレジストを塗布し、ＰＲ法により所望の位置にコンタクトホールを形成した。次にＥＬ層５１５をメタルマスク法により選択的に蒸着した。次に陰極５１６としてＡｌを膜厚２００ｎｍとなるように選択的に蒸着した。
【００４９】
以上の工程により、低リーク電流特性のＴＦＴで構成される、表示ムラの見られない有機ＥＬ表示装置のＴＦＴ基板が完成した。
【００５０】
なお、凹凸の測定は、透過型電子顕微鏡（ｔｒａｎｓｍｉｓｓｉｏｎ  ｅｌｅｃｔｒｏｎ  ｍｉｃｒｏｓｃｏｐｅ、断面ＴＥＭ）または原子間力を利用して、物質表面の原子の並びを“直接”観察する原子間力顕微鏡（ａｔｏｍｉｃ  ｆｏｒｃｅ  ｍｉｃｒｏｓｃｏｐｅ、ＡＦＭ）を用いて行われる。さらに、凹凸の指標については、中心線平均粗さ（Ｒａ）を用いたり、平均線から計った一番高い標高から一番低い標高を引いた標高差を用いたりすることができる。
【００５１】
【発明の効果】
以上説明したように、本発明のＴＦＴは遮光膜電位に伴うバックチャネルアクションが抑制され、低リーク電流のＴＦＴがばらつき無く形成可能になる。その結果、本発明のＴＦＴを用いたアクティブマトリクス型表示装置は表示ムラの無い、高輝度、高コントラストの画像を得ることができる。
【００５２】
【図面の簡単な説明】
【図１】本発明の実施の形態を説明するための断面図である。
【図２】本発明の第１の実施例を説明するための工程断面図である。
【図３】本発明の第１の実施例を説明するための断面図である。
【図４】本発明の第１の実施例により形成されたＴＦＴと従来のＴＦＴの動作特性を示す図である。
【図５】本発明の第３の実施例を説明するための工程断面図である。
【図６】本発明の第３の実施例を説明するための断面図である。
【図７】従来の液晶ライトバルブ用ＴＦＴ断面図である。
【図８】従来の有機ＥＬ表示装置用ＴＦＴ断面図である。
【図９】従来のＴＦＴの動作特性を示す図である。
【図１０】従来のＴＦＴの動作特性を示す図である。
【符号の説明】
１０１，２０１，５０１    ガラス基板
１０２，２０２    光反射遮光膜
１０３，    下地層間膜
１０４，２０８    活性層
１０５，２０９，５０８    ゲート絶縁膜
１０６    ゲート電極
１０７    層間膜
１０８    ソース・ドレイン電極
２０３    遮光層間膜
５０２    カバー膜
５０３    光反射遮光膜
【図１】
2004247434.tif 000003
【図２】
2004247434.tif 000004
【図３】
2004247434.tif 000005
【図４】
2004247434.tif 000006
【図５】
2004247434.tif 000007
【図６】
2004247434.tif 000008
【図７】
2004247434.tif 000009
【図８】
2004247434.tif 000010
【図９】
2004247434.tif 000011
【図１０】
2004247434.tif 000012