(57)【要約】【課題】オフ角を有するシリコン基板を酸化する際に界面荒れを抑制することができる半導体装置の製造方法を提供する。【解決手段】素子分離形成用のマスクとしてオフ角を有するシリコン基板の上に積層された酸化膜２、窒化膜１の形成において、酸化膜２の成長にラジカル酸素を用いる。オフ角を有するシリコン基板中にイオン注入する際、犠牲酸化膜５の成長においてラジカル酸素を用いる。オフ角を有するシリコン基板にゲート絶縁膜７を形成する際にゲート酸化をラジカル酸素により行う。【選択図】　図１
2004146583.tif 000002
【特許請求の範囲】
【請求項１】
オフ角を有する（０．５度以上）シリコン基板に酸化膜を形成する工程を有する半導体装置の製造方法であって、前記酸化膜形成時にラジカル酸素を用いることを特徴とする半導体装置の製造方法。
【請求項２】
前記酸化膜形成時に温度を３００〜８００度Ｃの低温で成膜することを特徴とする半導体装置の製造方法。
【請求項３】
オフ角を有するシリコン基板に酸化膜を形成する工程を有する半導体装置の製造方法であって、前記酸化膜形成時にＣＶＤ酸化膜を用いることを特徴とする半導体装置の製造方法。
【請求項４】
前記酸化膜形成時に温度を５００度Ｃ以下の低温で成膜することを特徴とする半導体装置の製造方法。
【請求項５】
オフ角を有するシリコン基板に酸化膜を形成する工程を有する半導体装置の製造方法であって、前記酸化膜形成前のＡＰＭ酸洗浄を５０度Ｃ以下の低温で行うことを特徴とする半導体装置の製造方法。
【請求項６】
オフ角を有するシリコン基板に酸化膜を形成する工程を有する半導体装置の製造方法であって、前記酸化膜形成前の酸洗浄をＳＰＭで行うことを特徴とする半導体装置の製造方法。
【請求項７】
オフ角を有するシリコン基板に酸化膜を形成する工程を有する半導体装置の製造方法であって、前記酸化膜のエッチングをフッ酸濃度５％以下の低濃度溶液で行うことを特徴とする半導体装置の製造方法。
【請求項８】
請求項１〜７記載の半導体装置の製造方法において面方位が（１１０）、（１１１）のシリコン基板を用いることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、オフ角を有する基板を用いたＭＯＳ型半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の製造方法において、電界効果型トランジスタなどを含む素子を形成する際の酸化工程及びその前後の処理工程が重要な要素技術となっている。図６に半導体装置の製造における酸化に関わる工程順断面図を示す。従来、素子分離形成用窒化膜１５による表面荒れや応力を抑制するために図６（ａ）に示すように酸化膜１６を成膜し、イオン注入時のプロセスダメージを抑制するために図６（ｃ）に示すように酸化膜２０を成膜する。これらの酸化膜とゲート絶縁膜２２はウエット酸化によって形成されることが一般的である。また、酸化前工程としてパーティクル除去のための洗浄工程（図７）、酸化後の工程として酸化膜１６、２０の除去のためのエッチング工程（図８）が入るのが一般的である。
【０００３】
【発明が解決しようとする課題】
半導体装置の製造に用いられるシリコン基板は小さいとはいえオフ角が必ず存在し、シリコン基板表面と結晶面は完全には平行になっていない。例えば（１１０）面基板ではオフ角が１度以下にもかかわらず図４（ａ）に示すように従来のウエット酸化では酸化膜−基板間界面が荒れてしまう。また、酸化前の高温ＡＰＭ洗浄や酸化膜のエッチングによっても荒れが生じる。ゲート絶縁膜２２を１ｎｍ程度にする場合、この荒れはゲート絶縁膜の信頼性を大きく下げてしまう。よって、酸化膜−基板間界面荒れを起こさない半導体装置の製造方法の開発が望まれる。
【０００４】
本発明は、上記のような酸化膜−基板間界面荒れを抑制した酸化、洗浄、エッチング方法を備えた半導体装置の製造方法を提供することにある。そして、荒れを抑制することでゲート絶縁膜の信頼性を高めることを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、オフ角を有するシリコン基板に酸化膜を形成する工程を有する半導体装置の製造方法であって、前記酸化膜形成時にラジカル酸素を用いることを特徴とする。また、前記酸化膜形成時に温度を３００〜８００℃の低温で成膜することが望ましい。
【０００６】
オフ角を有するシリコン基板に酸化膜を形成する工程を有する半導体装置の製造方法であって、前記酸化膜形成時にＣＶＤ酸化膜を用いることを特徴とする。また、前記酸化膜形成時に温度を５００℃以下の低温で成膜することが望ましい。
【０００７】
オフ角を有するシリコン基板に酸化膜を形成する工程を有する半導体装置の製造方法であって、前記酸化膜形成前のＡＰＭ酸洗浄を５０℃以下の低温で行うことを特徴とする。
【０００８】
オフ角を有するシリコン基板に酸化膜を形成する工程を有する半導体装置の製造方法であって、前記酸化膜形成前の酸洗浄をＳＰＭで行うことを特徴とする。
【０００９】
オフ角を有するシリコン基板に酸化膜を形成する工程を有する半導体装置の製造方法であって、前記酸化膜のエッチングをフッ酸濃度５％以下の低濃度溶液で行うことを特徴とする。
【００１０】
特に、面方位が（１１０）、（１１１）のシリコン基板を用いることを特徴とする。
【００１１】
このように、本発明の半導体装置の製造法を用いることによって、酸化膜−基板間界面の荒れが抑制され、ゲート絶縁膜の信頼性を高めることができる。
【００１２】
【発明の実施の形態】
（第１の実施の形態）
図１は本発明の第１の実施の形態を示すオフ角を有するシリコン基板の酸化に関わる工程順断面図である。まず、図１（ａ）に示すように素子分離形成用のマスクとしてオフ角を有するシリコン基板の上に酸化膜２、窒化膜１を積層する。ここで酸化膜２の成長には従来はウエット酸化を用いるが本発明ではラジカル酸化を用いる。この積層膜を所望の形状に加工した後、素子分離形成用マスクとしてシリコン基板をエッチングする。酸化膜の積層、化学的機械的研磨、膜２、１の除去により図１（ｂ）の形状を得る。ここで従来の方法では図４（ａ）のように酸化膜−基板間界面に荒れが生じるが本発明の方法では図４（ｂ）のように荒れは抑制される。次にイオン注入の犠牲酸化膜５を成長する。この酸化膜も従来はウエット酸化を用いていたが本発明ではラジカル酸素を用いる。イオン注入後、犠牲酸化膜５を剥離して図１（ｄ）の形状を得る。ここでも従来の方法では図４（ａ）に示すように荒れが激しいが、本発明の方法では図４（ｂ）のように表面荒れを抑制できる。次にゲート絶縁膜７を形成する。この場合もウエット酸化の替わりに、ラジカル酸化を行うことによって荒れを低減できる。最後にゲート電極８を作製する。以降の工程は周知の半導体装置製造方法であり、ここでは説明を省略する。本発明ではゲート絶縁膜７とシリコン基板３の間の界面の荒れが小さいので、ゲート絶縁膜において高い信頼性を得ることができる。
【００１３】
なお、上記ラジカル酸化は３００〜８００℃の低温で成膜することが望ましい。高温では例えばＨ２Ｏのようなラジカル酸素以外の物質による酸化が活発に起こり、図４（ｃ）のようにウエット酸化同様に大きな荒れが生じるためである。また、上記ラジカル酸化の替わりにＣＶＤ積層膜を用いることもできる。ＣＶＤ積層膜では酸化膜と基板の反応性が低いため荒れを低減できるからである。成膜温度は５００℃以下の低温が望ましい。低温の方が酸化膜と基板の反応性が小さいためである。
【００１４】
（第２の実施の形態）
図２は本発明の第２の実施の形態を示すオフ角を有するシリコン基板の酸化前洗浄に関わる工程順断面図である。パーティクル除去のため酸化前に図２（ａ）のように酸洗浄を行う。従来は薬液として高温のＡＰＭを用いるが、本発明では５０℃以下の低温のＡＰＭを用いる。これにより図５のように本発明では従来に対して酸洗浄後の荒れが抑制される。
【００１５】
また、従来の薬液である高温のＡＰＭの替わりにＳＰＭを用いることもできる。これにより酸洗浄後の荒れが抑制される。
上記の効果は特に面方位（１１０）、（１１１）のシリコン基板で大きい。
【００１６】
以上のように酸化工程の前処理である酸洗浄による表面荒れを抑制することで、ゲート絶縁膜において高い信頼性を得ることができる。
【００１７】
（第３の実施の形態）
図３は本発明の第３の実施の形態を示すオフ角を有するシリコン基板の酸化膜エッチングに関わる工程順断面図である。犠牲酸化膜のようにその役割を終えた酸化膜は図３のようにウエットエッチングされる必要がある。薬液として従来は約１０％のフッ酸溶液を用いるが、本発明では５％以下の低濃度フッ酸溶液を用いる。これによりエッチング後の荒れが抑制される。上記の効果は特に面方位（１１０）のシリコン基板で大きい。以上のように酸化膜のエッチングによる表面荒れを抑制することで、ゲート絶縁膜において高い信頼性を得ることができる。
【００１８】
【発明の効果】
本発明によれば、オフ角を持つシリコン基板の表面の荒れを抑制することができる。これにより荒れの小さいゲート絶縁膜−基板間界面を得ることができ、高い信頼性を持つゲート絶縁膜の形成が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示すオフ角を有するシリコン基板の酸化に関わる工程順断面図である。
【図２】本発明の第２の実施の形態を示すオフ角を有するシリコン基板の酸化前洗浄に関わる工程順断面図である。
【図３】本発明の第３の実施の形態を示すオフ角を有するシリコン基板の酸化膜エッチングに関わる工程順断面図である。
【図４】本発明の効果を示す図で酸化後の酸化膜−（１１０）基板間界面のＡＦＭ像（（ａ）〜（ｃ））である。（ａ）は従来のウエット酸化による場合、（ｂ）は本発明のラジカル酸化（低温）による場合、（ｃ）はラジカル酸化（高温）による場合をそれぞれ示す。（ｄ）は各酸化（膜厚２０ｎｍ）におけるＲｍｓ（荒れの標準偏差）を示す。
【図５】本発明の効果を示す図で、高温ＡＰＭと低温ＡＰＭ（１０回洗浄後）におけるＲｍｓ（荒れの標準偏差）である。
【図６】従来のシリコン基板の酸化に関わる工程順断面図である。
【図７】従来のシリコン基板の酸化前洗浄に関わる工程順断面図。
【図８】従来のシリコン基板の酸化膜エッチングに関わる工程順断面図である。
【符号の説明】
１、１５　素子分離形成用窒化膜
２、１６　素子分離形成用酸化膜
３、１０、１３、１７、２５、２７　シリコン基板
４、１９　素子分離絶縁膜
５、２０　犠牲酸化膜
６、２１　不純物層
７、２２　ゲート酸化膜
８、２３　ゲート電極
９、２４　洗浄液
１１、１２、２６　酸化膜
１４、２８　エッチング液
１８　　表面ラフネス
【図１】
2004146583.tif 000003
【図２】
2004146583.tif 000004
【図３】
2004146583.tif 000005
【図４】
2004146583.tif 000006
【図５】
2004146583.tif 000007
【図６】
2004146583.tif 000008
【図７】
2004146583.tif 000009
【図８】
2004146583.tif 000010