(57)【要約】【課題】アスペクト比の高い接続孔に対しても接続孔内での接続不良が発生することなく埋め込み配線を形成できる半導体装置及びその製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、絶縁膜２に接続孔２ａを形成する工程と、前記絶縁膜２の表面及び接続孔２ａ内に重い原子をイオン注入することにより、該絶縁膜２の表面及び接続孔２ａの内面に微細な凹凸を形成する工程と、前記絶縁膜２を無電解メッキ用前処理液に浸漬することにより、前記形成された微細な凹凸にパラジウム層を形成する工程と、前記絶縁膜２を無電解メッキ槽に浸漬して無電解メッキを施すことにより、前記パラジウム層上にＣｕ層３を形成する工程と、前記絶縁膜２上に存在するＣｕ層３をＣＭＰで研磨除去することにより、前記接続孔内にＣｕ層からなる埋め込み層３ａを形成する工程と、を具備する。【選択図】　　　　図２
2004146648.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜に接続孔を形成する工程と、
前記絶縁膜の表面及び接続孔内に重い原子をイオン注入することにより、該絶縁膜の表面及び接続孔の内面に微細な凹凸を形成する工程と、
前記絶縁膜を無電解メッキ用前処理液に浸漬することにより、前記形成された微細な凹凸にシード層を形成する工程と、
前記絶縁膜を無電解メッキ槽に浸漬して無電解メッキを施すことにより、前記シード層上に無電解メッキ層を形成する工程と、
前記絶縁膜上に存在する無電解メッキ層をＣＭＰで研磨除去することにより、前記接続孔内に無電解メッキ層からなる埋め込み接続プラグを形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
絶縁膜に配線用溝を形成する工程と、
前記絶縁膜の表面及び配線用溝内に重い原子をイオン注入することにより、該絶縁膜の表面及び配線用溝の内面に微細な凹凸を形成する工程と、
前記絶縁膜を無電解メッキ用前処理液に浸漬することにより、前記形成された微細な凹凸にシード層を形成する工程と、
前記絶縁膜を無電解メッキ槽に浸漬して無電解メッキを施すことにより、前記シード層上に無電解メッキ層を形成する工程と、
前記絶縁膜上に存在する無電解メッキ層をＣＭＰで研磨除去することにより、前記配線用溝内に無電解メッキ層からなる埋め込み配線を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項３】
第１の絶縁膜上に第１のエッチングストッパー層を形成する工程と、
この第１のエッチングストッパー層上に第２の絶縁膜を形成する工程と、
この第２の絶縁膜上に第２のエッチングストッパー層を形成する工程と、
この第２のエッチングストッパー層上に第３の絶縁膜を形成する工程と、
第３の絶縁膜、第２のエッチングストッパー層及び第２の絶縁膜をエッチングすることにより、第２の絶縁膜に接続孔を形成する工程と、
第１及び第２のエッチングストッパー層をストッパーとして第３の絶縁膜をエッチングすることにより、第３の絶縁膜に前記接続孔と繋げられた配線用溝を形成する工程と、
前記配線用溝の底部の第２のエッチングストッパー層及び前記接続孔の底部の第１のエッチングストッパー層をエッチング除去する工程と、
前記第３の絶縁膜の表面、配線用溝内及び接続孔内に重い原子をイオン注入することにより、第３の絶縁膜の表面、配線用溝の内面及び接続孔の内面に微細な凹凸を形成する工程と、
前記第３の絶縁膜を無電解メッキ用前処理液に浸漬することにより、前記形成された微細な凹凸にシード層を形成する工程と、
前記第３の絶縁膜を無電解メッキ槽に浸漬して無電解メッキを施すことにより、前記シード層上に無電解メッキ層を形成する工程と、
前記第３の絶縁膜上に存在する無電解メッキ層をＣＭＰで研磨除去することにより、前記配線用溝内及び前記接続孔内に無電解メッキ層からなる埋め込み配線を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項４】
前記シード層がパラジウム層であり、前記無電解メッキ層がＣｕ層又はＮｉ層であることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１のエッチングストッパー層を形成する工程の前に、前記第１の絶縁膜に配線用溝を形成し、前記第１の絶縁膜の表面及び前記配線用溝内に重い原子をイオン注入することにより、第１の絶縁膜の表面及び配線用溝の内面に微細な凹凸を形成し、前記第１の絶縁膜を無電解メッキ用前処理液に浸漬することにより、前記形成された微細な凹凸にシード層を形成し、前記第１の絶縁膜を無電解メッキ槽に浸漬して無電解メッキを施すことにより、前記シード層上に無電解メッキ層を形成し、前記第１の絶縁膜上に存在する無電解メッキ層をＣＭＰで研磨除去することにより、前記配線用溝内に無電解メッキ層からなる埋め込み配線を形成する工程をさらに具備することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
絶縁膜に形成された接続孔と、
前記接続孔の内面に重い原子をイオン注入することにより形成された微細な凹凸と、
前記微細な凹凸に形成されたシード層と、
前記シード層上に形成され、前記接続孔内に形成された無電解メッキ層からなる埋め込み接続プラグと、
を具備することを特徴とする半導体装置。
【請求項７】
絶縁膜に形成された配線用溝と、
前記配線用溝の内面に重い原子をイオン注入することにより形成された微細な凹凸と、
前記微細な凹凸に形成されたシード層と、
前記シード層上に形成され、前記配線用溝内に形成された無電解メッキ層からなる埋め込み配線と、
を具備することを特徴とする半導体装置。
【請求項８】
第１の絶縁膜上に形成された第１のエッチングストッパー層と、
この第１のエッチングストッパー層上に形成された第２の絶縁膜と、
この第２の絶縁膜上に形成された第２のエッチングストッパー層と、
この第２のエッチングストッパー層上に形成された第３の絶縁膜と、
第２の絶縁膜及び第１のエッチングストッパー層に形成された接続孔と、
第３の絶縁膜及び第２のエッチングストッパー層に形成され、前記接続孔と繋げられた配線用溝と、
前記配線用溝の内面及び接続孔の内面に重い原子をイオン注入することにより形成された微細な凹凸と、
前記微細な凹凸に形成されたシード層と、
前記シード層上に形成され、前記配線用溝内及び前記接続孔内に形成された無電解メッキ層からなる埋め込み配線と、
を具備することを特徴とする半導体装置。
【請求項９】
前記第１の絶縁膜に形成された他の配線用溝と、前記他の配線用溝の内面に重い原子をイオン注入することにより形成された他の微細な凹凸と、前記他の微細な凹凸に形成された他のシード層と、前記他のシード層上に形成され、前記配線用溝内に形成された無電解メッキ層からなる他の埋め込み配線と、をさらに具備し、前記他の埋め込み配線は前記埋め込み配線に接続されていることを特徴とする請求項８に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関するものである。特には、アスペクト比の高い接続孔や配線用溝に対しても接続孔内での接続不良や配線の断線が発生することなく埋め込み配線を形成できる半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
図６（Ａ）〜（Ｃ）は、従来の半導体装置の製造方法を説明するための断面図である。
まず、図６（Ａ）に示すように、絶縁膜又は導電膜などの下地膜１０１の上に層間絶縁膜１０２をＣＶＤ（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）法により形成する。次いで、この層間絶縁膜１０２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜１０２上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜１０２をエッチングすることにより、該層間絶縁膜１０２には配線用溝１０２ａ及び図示せぬ接続孔が形成される。次いで、この配線用溝１０２ａ内、接続孔内及び層間絶縁膜１０２上に電解メッキ用の下地Ｃｕ層１０３をスパッタリングにより形成する。
【０００３】
この後、図６（Ｂ）に示すように、この下地Ｃｕ層１０３上、配線用溝１０２ａ内及び接続孔内に電解メッキ法によりＣｕ層１０４を形成する。
次に、図６（Ｃ）に示すように、層間絶縁膜１０２上に存在するＣｕ層１０４及び下地Ｃｕ層１０３をＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）により研磨除去する。このようにして配線用溝１０２ａ内及び接続孔内にＣｕ層が埋め込まれ、下地膜１０１の上にはＣｕ配線１０４ａが形成される。
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置の製造方法では、下地Ｃｕ層１０３をスパッタリングにより形成しているため、接続孔や配線用溝において径が小さくアスペクト比が高い部分で下地Ｃｕ層１０３のステップカバレージが悪くなる。このようなステップカバレージが悪い部分では、最終的にＣｕ層のメッキが付着しない部分が発生し、配線の断線や接続孔内で接続不良という問題が発生することがある。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、アスペクト比の高い接続孔や配線用溝に対しても接続孔内での接続不良や配線の断線が発生することなく埋め込み配線を形成できる半導体装置及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、絶縁膜に接続孔を形成する工程と、
前記絶縁膜の表面及び接続孔内に重い原子をイオン注入することにより、該絶縁膜の表面及び接続孔の内面に微細な凹凸を形成する工程と、
前記絶縁膜を無電解メッキ用前処理液に浸漬することにより、前記形成された微細な凹凸にシード層を形成する工程と、
前記絶縁膜を無電解メッキ槽に浸漬して無電解メッキを施すことにより、前記シード層上に無電解メッキ層を形成する工程と、
前記絶縁膜上に存在する無電解メッキ層をＣＭＰで研磨除去することにより、前記接続孔内に無電解メッキ層からなる埋め込み接続プラグを形成する工程と、を具備することを特徴とする。
【０００７】
上記半導体装置の製造方法によれば、重い原子によって接続孔の内面などに微細な凹凸を形成し、この微細な凹凸部分にシード層を形成し、無電解メッキ法により接続孔内及び絶縁膜上に無電解メッキ層を形成している。このように従来技術のようなスパッタリング工程で下地層を形成する必要がないため、ステップカバレージが悪くなるという問題が発生しない。したがって、アスペクト比の高い接続孔に対しても接続孔内での接続不良が発生することない。
【０００８】
本発明に係る半導体装置の製造方法は、絶縁膜に配線用溝を形成する工程と、前記絶縁膜の表面及び配線用溝内に重い原子をイオン注入することにより、該絶縁膜の表面及び配線用溝の内面に微細な凹凸を形成する工程と、
前記絶縁膜を無電解メッキ用前処理液に浸漬することにより、前記形成された微細な凹凸にシード層を形成する工程と、
前記絶縁膜を無電解メッキ槽に浸漬して無電解メッキを施すことにより、前記シード層上に無電解メッキ層を形成する工程と、
前記絶縁膜上に存在する無電解メッキ層をＣＭＰで研磨除去することにより、前記配線用溝内に無電解メッキ層からなる埋め込み配線を形成する工程と、
を具備することを特徴とする。
【０００９】
上記半導体装置の製造方法によれば、重い原子によって配線用溝の内面などに微細な凹凸を形成し、この微細な凹凸部分にシード層を形成し、無電解メッキ法により配線用溝内及び層間絶縁膜上に無電解メッキ層を形成している。このように従来技術のようなスパッタリング工程で下地層を形成する必要がないため、ステップカバレージが悪くなるという問題が発生しない。したがって、アスペクト比の高い配線用溝に対しても配線の断線が発生することなく埋め込み配線を形成することができる。
【００１０】
本発明に係る半導体装置の製造方法は、第１の絶縁膜上に第１のエッチングストッパー層を形成する工程と、
この第１のエッチングストッパー層上に第２の絶縁膜を形成する工程と、
この第２の絶縁膜上に第２のエッチングストッパー層を形成する工程と、
この第２のエッチングストッパー層上に第３の絶縁膜を形成する工程と、
第３の絶縁膜、第２のエッチングストッパー層及び第２の絶縁膜をエッチングすることにより、第２の絶縁膜に接続孔を形成する工程と、
第１及び第２のエッチングストッパー層をストッパーとして第３の絶縁膜をエッチングすることにより、第３の絶縁膜に前記接続孔と繋げられた配線用溝を形成する工程と、
前記配線用溝の底部の第２のエッチングストッパー層及び前記接続孔の底部の第１のエッチングストッパー層をエッチング除去する工程と、
前記第３の絶縁膜の表面、配線用溝内及び接続孔内に重い原子をイオン注入することにより、第３の絶縁膜の表面、配線用溝の内面及び接続孔の内面に微細な凹凸を形成する工程と、
前記第３の絶縁膜を無電解メッキ用前処理液に浸漬することにより、前記形成された微細な凹凸にシード層を形成する工程と、
前記第３の絶縁膜を無電解メッキ槽に浸漬して無電解メッキを施すことにより、前記シード層上に無電解メッキ層を形成する工程と、
前記第３の絶縁膜上に存在する無電解メッキ層をＣＭＰで研磨除去することにより、前記配線用溝内及び前記接続孔内に無電解メッキ層からなる埋め込み配線を形成する工程と、
を具備することを特徴とする。
【００１１】
また、本発明に係る半導体装置の製造方法においては、前記シード層がパラジウム層であり、前記無電解メッキ層がＣｕ層又はＮｉ層であることが好ましい。
【００１２】
また、本発明に係る半導体装置の製造方法においては、前記第１のエッチングストッパー層を形成する工程の前に、前記第１の絶縁膜に配線用溝を形成し、前記第１の絶縁膜の表面及び前記配線用溝内に重い原子をイオン注入することにより、第１の絶縁膜の表面及び配線用溝の内面に微細な凹凸を形成し、前記第１の絶縁膜を無電解メッキ用前処理液に浸漬することにより、前記形成された微細な凹凸にシード層を形成し、前記第１の絶縁膜を無電解メッキ槽に浸漬して無電解メッキを施すことにより、前記シード層上に無電解メッキ層を形成し、前記第１の絶縁膜上に存在する無電解メッキ層をＣＭＰで研磨除去することにより、前記配線用溝内に無電解メッキ層からなる埋め込み配線を形成する工程をさらに具備することも可能である。
【００１３】
本発明に係る半導体装置は、絶縁膜に形成された接続孔と、
前記接続孔の内面に重い原子をイオン注入することにより形成された微細な凹凸と、
前記微細な凹凸に形成されたシード層と、
前記シード層上に形成され、前記接続孔内に形成された無電解メッキ層からなる埋め込み接続プラグと、
を具備することを特徴とする。
【００１４】
本発明に係る半導体装置は、絶縁膜に形成された配線用溝と、
前記配線用溝の内面に重い原子をイオン注入することにより形成された微細な凹凸と、
前記微細な凹凸に形成されたシード層と、
前記シード層上に形成され、前記配線用溝内に形成された無電解メッキ層からなる埋め込み配線と、
を具備することを特徴とする。
【００１５】
本発明に係る半導体装置は、第１の絶縁膜上に形成された第１のエッチングストッパー層と、
この第１のエッチングストッパー層上に形成された第２の絶縁膜と、
この第２の絶縁膜上に形成された第２のエッチングストッパー層と、
この第２のエッチングストッパー層上に形成された第３の絶縁膜と、
第２の絶縁膜及び第１のエッチングストッパー層に形成された接続孔と、
第３の絶縁膜及び第２のエッチングストッパー層に形成され、前記接続孔と繋げられた配線用溝と、
前記配線用溝の内面及び接続孔の内面に重い原子をイオン注入することにより形成された微細な凹凸と、
前記微細な凹凸に形成されたシード層と、
前記シード層上に形成され、前記配線用溝内及び前記接続孔内に形成された無電解メッキ層からなる埋め込み配線と、
を具備することを特徴とする。
【００１６】
また、本発明に係る半導体装置においては、前記第１の絶縁膜に形成された他の配線用溝と、前記他の配線用溝の内面に重い原子をイオン注入することにより形成された他の微細な凹凸と、前記他の微細な凹凸に形成された他のシード層と、前記他のシード層上に形成され、前記配線用溝内に形成された無電解メッキ層からなる他の埋め込み配線と、をさらに具備し、前記他の埋め込み配線は前記埋め込み配線に接続されていることも可能である。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（Ａ），（Ｂ）及び図２（Ｃ），（Ｄ）は、本発明の実施の形態による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、配線を製造する工程を有するものである。
まず、図１（Ａ）に示すように、絶縁膜又は導電膜などの下地膜１の上に層間絶縁膜２をＣＶＤ法により形成する。
【００１８】
次いで、この層間絶縁膜２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜２上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜２をエッチングすることにより、該層間絶縁膜２には配線用溝２ａ及び図示せぬ接続孔が形成される。次いで、例えばＸｅ＋のような重い原子（質量数の大きい原子）５を層間絶縁膜２の表面、配線用溝２ａ内及び接続孔内にイオン注入する。これにより、図１（Ｂ）に示すように、層間絶縁膜２の表面、配線用溝２ａの内壁、底部及び接続孔の内壁、底部に微細な凹凸が形成されて粗される。
【００１９】
この後、層間絶縁膜２に無電解メッキの前処理を行う。すなわち、層間絶縁膜２を無電解メッキ用前処理液としてのパラジウム溶液に浸漬することにより、図１（Ｂ）に示す微細な凹凸が形成された部分にシード層としてのパラジウム層（図示せず）が形成され、微細な凹凸表面が活性化される。Ｘｅ＋のような重い原子を用いて層間絶縁膜２の表面などに微細な凹凸を形成しているため、その部分にパラジウム液が付着して容易にパラジウム層が形成される。
【００２０】
次に、図２（Ｃ）に示すように、無電解Ｃｕメッキ槽に層間絶縁膜２を浸漬して無電解Ｃｕメッキを施す。これにより、層間絶縁膜２の表面、配線用溝２ａの内壁、底部及び接続孔の内壁、底部のパラジウム層上にＣｕを析出、成長させて無電解メッキ層としてのＣｕ層３を形成する。Ｃｕの析出、成長は、パラジウムとＣｕがイオン化傾向の差により変換されて行われる。
この後、図２（Ｄ）に示すように、層間絶縁膜２上に存在するＣｕ層３をＣＭＰにより研磨除去する。このようにして配線用溝２ａ内及び接続孔内にＣｕ層が埋め込まれ、下地膜１の上には埋め込みＣｕ配線３ａが形成される。
【００２１】
上記実施の形態によれば、重い原子５によって配線用溝の内壁などに微細な凹凸を形成し、この微細な凹凸部分にパラジウム層を形成し、無電解メッキ法により配線用溝内及び層間絶縁膜上にＣｕ層３を形成している。このように従来技術のようなスパッタリング工程で下地Ｃｕ層を形成する必要がないため、ステップカバレージが悪くなるという問題が発生しない。したがって、アスペクト比の高い接続孔や配線用溝に対しても接続孔内での接続不良や配線の断線が発生することなく埋め込み配線３ａを形成することができる。
【００２２】
尚、上記実施の形態では、重い原子５としてＸｅ＋を適用しているが、これに限定されるものではなく、プラズマ化することができ、不活性で安定化できるガスであれば、他の重い原子を用いることも可能である。
また、本実施の形態において埋め込みＣｕ配線３ａと層間絶縁膜２との間及び埋め込みＣｕ配線３ａと下地膜１との間にバリア層を形成することも可能である。この場合は、バリア層に微細な凹凸を形成し、パラジウム液に浸漬してパラジウム層を形成することになる。
【００２３】
また、本実施の形態では、配線用溝内に埋め込みＣｕ配線３ａを形成しているが、Ｃｕ配線に限定されるものではなく、配線用溝内に他の材料配線（例えばＮｉ配線）を形成することも可能である。埋め込みＮｉ配線を形成する場合、図２（Ｃ）に示す工程では、無電解Ｎｉメッキ槽に層間絶縁膜２を浸漬して無電解Ｎｉメッキを施すことになる。これにより、層間絶縁膜２の表面、配線用溝２ａの内壁、底部及び接続孔の内壁、底部のパラジウム層上にＮｉを析出、成長させてＮｉ層が形成される。
【００２４】
【実施例】
図３（Ａ）〜（Ｃ）、図４（Ｄ），（Ｅ）及び図５（Ｆ），（Ｇ）は、本発明の実施例による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、ダマシン法による配線の製造工程を有するものである。
まず、図３（Ａ）に示すように、シリコン基板（図示せず）上に例えばシリコン酸化膜からなる第１の層間絶縁膜１１を形成し、この第１の層間絶縁膜１１に配線用溝１１ａ，１１ｂを形成する。次いで、例えばＸｅ＋のような重い原子（質量数の大きい原子）を第１の層間絶縁膜１１の表面、配線用溝１１ａ，１１ｂ内にイオン注入する。これにより、第１の層間絶縁膜１１の表面及び配線用溝１１ａ，１１ｂの内壁、底部に微細な凹凸が形成されて粗される。
【００２５】
この後、第１の層間絶縁膜１１に無電解メッキの前処理を行う。すなわち、第１の層間絶縁膜１１をパラジウム溶液に浸漬することにより、微細な凹凸が形成された部分にパラジウム層（図示せず）が形成され、微細な凹凸表面が活性化される。次に、無電解Ｃｕメッキ槽に第１の層間絶縁膜１１を浸漬して無電解Ｃｕメッキを施す。これにより、第１の層間絶縁膜１１の表面及び配線用溝１１ａ，１１ｂの内壁、底部のパラジウム層上にＣｕを析出、成長させてＣｕ層を形成する。
【００２６】
次いで、第１の層間絶縁膜１１上に存在するＣｕ層をＣＭＰにより研磨除去する。このようにして配線用溝１１ａ，１１ｂ内にＣｕ層が埋め込まれ、第１層目の埋め込みＣｕ配線１５が形成される。
次いで、第１層目の埋め込みＣｕ配線１５及び第１の層間絶縁膜１１の上にＣＶＤ法により例えばシリコン窒化膜からなる第１のエッチングストッパー層１７を形成する。
【００２７】
次に、第１のエッチングストッパー層１７上にＣＶＤ法によりシリコン酸化膜からなる第２の層間絶縁膜１９を堆積し、第２の層間絶縁膜１９上にＣＶＤ法によりシリコン酸化膜からなる第２のエッチングストッパー層２１を形成する。次いで、第２のエッチングストッパー層２１の上にシリコン酸化膜からなる第３の層間絶縁膜２３を堆積する。次に、第３の層間絶縁膜２３上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、第３の層間絶縁膜２３上には接続孔用の開口部を有する第１のレジストパターン２５が形成される。
【００２８】
次に、図３（Ｂ）に示すように、第１のレジストパターン２５をマスクとして第３の層間絶縁膜２３、第２のエッチングストッパー層２１及び第２の層間絶縁膜１９をエッチングする。これにより、第２の層間絶縁膜１９にはビアホール（接続孔）１９ａが形成される。
【００２９】
この後、図３（Ｃ）に示すように、第１のレジストパターン２５を剥離した後、第３の層間絶縁膜２３上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像する。これにより、第３の層間絶縁膜２３上には配線用溝を形成するための開口部を有する第２のレジストパターン２７が設けられる。次に、第２のレジストパターン２７をマスクとし且つ第１及び第２のエッチングストッパー層１７，２１をストッパーとして第３の層間絶縁膜２３をエッチングする。これにより、第３の層間絶縁膜２３には配線用溝２３ａ，２３ｂが形成され、配線用溝２３ａはビアホール１９ａに繋げられる。
【００３０】
次に、図４（Ｄ）に示すように、第２のレジストパターン２７をマスクとして第１及び第２のエッチングストッパー層１７，２１をエッチングした後、第２のレジストパターン２７を剥離する。
次いで、例えばＸｅ＋のような重い原子（質量数の大きい原子）５を第３の層間絶縁膜２３の表面、配線用溝２３ａ，２３ｂ内及びビアホール１９ａ内にイオン注入する。これにより、図４（Ｅ）に示すように、第３の層間絶縁膜２３の表面、配線用溝２３ａ，２３ｂの内壁、底部及びビアホール１９ａの内壁、底部に微細な凹凸が形成されて粗される。
【００３１】
この後、第３の層間絶縁膜２３に無電解メッキの前処理を行う。すなわち、第３の層間絶縁膜２３をパラジウム溶液に浸漬することにより、図４（Ｅ）に示す微細な凹凸が形成された部分にパラジウム層（図示せず）が形成され、微細な凹凸表面が活性化される。
次に、図５（Ｆ）に示すように、無電解Ｃｕメッキ槽に層間絶縁膜２３を浸漬して無電解Ｃｕメッキを施す。これにより、層間絶縁膜２３の表面、配線用溝２３ａ，２３ｂの内壁、底部及びビアホール１９ａの内壁、底部のパラジウム層上にＣｕを析出、成長させてＣｕ層２４を形成する。
【００３２】
この後、図５（Ｇ）に示すように、第３の層間絶縁膜２３上に存在するＣｕ層２４をＣＭＰにより研磨除去する。このようにして配線用溝２３ａ，２３ｂ内及びビアホール１９ａ内にＣｕ層が埋め込まれ、配線用溝２３ａ，２３ｂ内には第２層目の埋め込みＣｕ配線２４ａ，２４ｂが形成され、ビアホール１９ａ内にはＣｕ層からなる埋め込み接続プラグが形成され、第２層目の埋め込みＣｕ配線２４ａは埋め込み接続プラグを介して第１層目の埋め込みＣｕ配線１５に電気的に接続される。このようにしてダマシン法により第１層目及び第２層目の埋め込みＣｕ配線１５，２４ａ，２４ｂが形成される。
【００３３】
上記実施例によれば、重い原子５によって配線用溝の内壁、ビアホールの内壁などに微細な凹凸を形成し、この微細な凹凸部分にパラジウム層を形成し、無電解メッキ法により配線用溝内、ビアホール内及び第３の層間絶縁膜上にＣｕ層を形成している。このように従来技術のようなスパッタリング工程で下地Ｃｕ層を形成する必要がないため、ステップカバレージが悪くなるという問題が発生しない。したがって、アスペクト比の高いビアホールや配線用溝に対してもビアホール内での接続不良や配線の断線が発生することなく埋め込み配線を形成することができる。
【００３４】
尚、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、上記実施例では、配線用溝内に埋め込みＣｕ配線を形成しているが、Ｃｕ配線に限定されるものではなく、配線用溝内に他の材料配線（例えばＮｉ配線）を形成することも可能である。
【図面の簡単な説明】
【図１】実施の形態による半導体装置の製造方法を示す断面図。
【図２】実施の形態による半導体装置の製造方法を示す断面図。
【図３】実施例による半導体装置の製造方法を示す断面図。
【図４】実施例による半導体装置の製造方法を示す断面図。
【図５】実施例による半導体装置の製造方法を示す断面図。
【図６】従来の半導体装置の製造方法を説明するための断面図。
【符号の説明】
１…下地膜、２…層間絶縁膜、２ａ，１１ａ，１１ｂ，２３ａ，２３ｂ，１０２ａ…配線用溝、３…Ｃｕ層、３ａ…埋め込みＣｕ配線、５…重い原子、
１１…第１の層間絶縁膜、１５…第１層目の埋め込みＣｕ配線、１７…第１のエッチングストッパー層、１９…第２の層間絶縁膜、１９ａ…ビアホール（接続孔）、２１…第２のエッチングストッパー層、２３…第３の層間絶縁膜、２４…Ｃｕ層、２４ａ，２４ｂ…第２層目の埋め込みＣｕ配線、２５…第１のレジストパターン、２７…第２のレジストパターン、１０１…下地膜、１０２…層間絶縁膜、
１０３…下地Ｃｕ層、１０４…Ｃｕ層、１０４ａ…Ｃｕ配線
【図１】
2004146648.tif 000003
【図２】
2004146648.tif 000004
【図３】
2004146648.tif 000005
【図４】
2004146648.tif 000006
【図５】
2004146648.tif 000007
【図６】
2004146648.tif 000008