(57)【要約】【課題】結晶性の良好な誘電体層を有する薄膜ＭＩＭキャパシタを形成しつつ、基板と高周波素子を電気的に分離してリーク電流を低減し、更には寄生成分による特性劣化を良好に防止することができる高周波モジュールを提供する。【解決手段】薄膜ＭＩＭキャパシタを、電位基準となるＧＮＤ層と基板を分離する絶縁層の上に形成するとともに、下部電極の周囲にＧＮＤ層を形成する。また、高周波素子と基板との間にＧＮＤ層を形成し、更にはＧＮＤ層と基板との間に絶縁層を形成する。【選択図】      図１
2004273685.tif 000002
【特許請求の範囲】
【請求項１】
基板上に複数の薄膜素子が配置された高周波モジュールにおいて、
シリコン基板上に形成された薄膜ＭＩＭキャパシタと、
前記薄膜ＭＩＭキャパシタの上部を露呈させた状態で該薄膜ＭＩＭキャパシタ上に形成され、前記薄膜素子と前記基板との間に介在するＧＮＤ層と、
を具備することを特徴とする高周波モジュール。
【請求項２】
前記薄膜ＭＩＭキャパシタおよび前記ＧＮＤ層と、前記基板との間に介在する絶縁層をさらに具備することを特徴とする請求項１記載の高周波モジュール。
【請求項３】
前記薄膜ＭＩＭキャパシタは、下部電極、誘電膜、上部電極で構成され、
前記ＧＮＤ層は、前記薄膜ＭＩＭキャパシタの下部電極側面または上面に接続されることを特徴とする請求項１記載の高周波モジュール。
【請求項４】
前記ＧＮＤ層は、前記薄膜ＭＩＭキャパシタの周囲にわたって該薄膜ＭＩＭキャパシタの下部電極に接続されることを特徴とする請求項３記載の高周波モジュール。
【請求項５】
前記薄膜ＭＩＭキャパシタは、下部電極層，誘電体層，上部電極層を含み、
前記誘電体層をエピタキシャル成長により形成したことを特徴とする請求項１〜３のいずれかに記載の高周波モジュール。
【請求項６】
前記複数の薄膜素子は薄膜インダクタを含み、
前記ＧＮＤ層は、前記薄膜インダクタの下方に対応する位置に開口部を備えたことを特徴とする請求項１〜５のいずれかに記載の高周波モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に複数の高周波薄膜素子が形成された高周波モジュールに関し、更に具体的には、そのＧＮＤ層（基準電位層）に対する改良に関するものである。
【０００２】
【背景技術】
高周波モジュール中の薄膜ＭＩＭキャパシタの大容量化を図る技術として、電極層に挟まれる誘電体層を結晶化する方法がある。図３（Ａ）には、その一例が示されており、素子を形成する主面側にＳｉＯ２による絶縁層９０２が形成されたＳｉによる基板９００を用意する。そして、絶縁層９０２を透過してイオン打ち込みを行い、基板９００上に低抵抗層９０４を形成する。次に、低抵抗層９０４上に誘電体としてＳｒＴｉＯ３による誘電体層９０６を成長させ、更に上部電極層９０８を形成する。図３（Ｂ）に例は、ＳｉＯ２除去後の基板９００主面上に、ＹＳＺなどによるバッファ層９１０をエピタキシャル成長させ、その上にＰｔなどによる下部電極層９１２をエピタキシャル成長させる。そして、この下部電極層９１２上に、誘電体層９０６をエピタキシャル成長させ、更に上部電極層９０８を形成する。
【０００３】
しかしながら、図３の背景技術では、次のような不都合がある。
（１）図３（Ａ）の例では、低抵抗層９０４が下部電極層として作用するため、電極間に絶縁層９０２が存在する。このため、ＭＩＭキャパシタ全体としての容量が低下してしまう。
（２）図３（Ｂ）の例では、下部電極層９１２と基板９００との間にバッファ層９１０が存在するのみであることから、下部電極層９１２と基板９００とが電気的に結合し、下部電極層９１２と基板９００の間に寄生容量が発生する恐れがある。また、下部電極層９１２と基板９００との間に電位差が生じ、基板９００上に存在する他の高周波素子９２０に対して矢印Ｆで示すようなリーク電流が流れる恐れもある。このような寄生容量やリーク電流は、いずれも高周波モジュールの回路特性を劣化させてしまう。
【０００４】
一方、このような不都合を解消する方法として、特許文献１に開示されたものがある。図３（Ｃ）には、その積層構造が示されている。同図において、半導体基板９５０の主面上には絶縁層９５２を介して導体層（低抵抗層）９５４が設けられている。この導体層９５４上には、絶縁層９５６を介して薄膜ＭＩＭキャパシタ９６０が形成されている。薄膜ＭＩＭキャパシタ９６０は、下部電極となる導体層９６２，誘電体層９６４，上部電極となる導体層９６６が積層された構造となっている。
【０００５】
半導体基板９５０と、薄膜ＭＩＭキャパシタ９６０との間に導体層９５４が存在する。このため、半導体基板９５０への電流の流れ込みが導体層９５４によって阻止されるため、半導体基板９５０をＧＮＤとした場合と比較してＧＮＤ抵抗を低減することができる。また、更に積極的に、導体層９５４を接地電位以外の適宜の電位とすることもできる。
【０００６】
【特許文献１】
特開２００１−６０６６１（図２参照）
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した特許文献１の背景技術において、誘電体層が結晶化した薄膜ＭＩＭキャパシタを形成しようとしても、半導体基板９５０と薄膜ＭＩＭキャパシタ９６０の間に介在する導体層９５４のために、結晶化した誘電体層を良好に形成することができない。これは、ＧＮＤ層として機能する導体層９５４が一般的にアルミニウム材のスパッタリングにより形成されるためであり、スパッタリングにより形成された導体層９５４は、シリコン基板の結晶配向とは無関係な結晶構造で堆積されるため、その上方に集積される薄膜は、エピタキシャル成長できなくなるからである。
【０００８】
本発明は、以上の点に着目したもので、結晶性の良好な誘電体層を有する薄膜ＭＩＭキャパシタを形成しつつ、基板と高周波素子を電気的に分離してリーク電流を低減し、更には寄生成分による特性劣化を良好に防止することができる高周波モジュールを提供することを、その目的とするものである。
【０００９】
【課題を解決するための手段】
前記目的を達成するため、本発明は、基板上に複数の薄膜素子が配置された高周波モジュールにおいて、シリコン基板上に形成された薄膜ＭＩＭキャパシタと、前記薄膜ＭＩＭキャパシタの上部を露呈させた状態で該薄膜ＭＩＭキャパシタ上に形成され、前記薄膜素子と前記基板との間に介在するＧＮＤ層と、を具備することを特徴とする。
【００１０】
主要な形態の一つは、前記薄膜ＭＩＭキャパシタおよび前記ＧＮＤ層と、前記基板との間に介在する絶縁層を更に具備することを特徴とする。他の形態は、前記薄膜ＭＩＭキャパシタが下部電極、誘電膜、上部電極で構成され、前記ＧＮＤ層が、前記薄膜ＭＩＭキャパシタの下部電極側面または上面に接続されることを特徴とする。更に他の形態は、前記ＧＮＤ層が、前記薄膜ＭＩＭキャパシタの周囲にわたって該薄膜ＭＩＭキャパシタの下部電極に接続されることを特徴とする。更に他の形態は、前記薄膜ＭＩＭキャパシタが、下部電極層，誘電体層，上部電極層を含み、前記誘電体層をエピタキシャル成長により形成したことを特徴とする。更に他の形態は、前記複数の薄膜素子が薄膜インダクタを含み、前記ＧＮＤ層が、前記薄膜インダクタの下方に対応する位置に開口部を備えたことを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【００１１】
【発明の実施の形態】
＜実施形態１＞・・・以下、図１及び図２（Ａ），（Ｂ）を参照しながら、本発明の実施形態について説明する。図１は本実施形態の主要断面を示す斜視図であり、図２は主要部の積層構造を示す断面図である。まず、図１及び図２（Ａ）を参照して、本実施形態の高周波モジュールの薄膜ＭＩＭキャパシタ部分を詳細に説明する。Ｓｉなどの基板１０の主面上には、全体にＳｉＯ２による絶縁層１２が形成されている。薄膜ＭＩＭキャパシタ５０は、この絶縁層１２上に形成されている。
【００１２】
絶縁層１２上には、最初にＺｒＯ２−Ｙ２Ｏ３（以下「ＹＳＺ」という）などによるバッファ層５２がエピタキシャル成長により形成され、更にＰｔによる下部電極層５４がエピタキシャル成長により形成される。結晶性のバッファ層５２が存在するために、Ｐｔによる下部電極層５４も高い結晶性を有するようになる。そして、この下部電極層５４上にＳｒＴｉＯ３による誘電体層５６がエピタキシャル成長により形成される。下部電極層５４が結晶性を有するため、誘電体層５６をエピタキシャル成長させることが可能となる。結晶性に優れたＳｒＴｉＯ３による誘電体層５６は、誘電率が非常に高くなり、キャパシタの静電容量が増大するようになる。別言すれば、より少ない面積で所望の容量を得ることができる。
【００１３】
詳述すると、表面に自然酸化膜程度のＳｉＯ２が被覆した，あるいは湿式処理等を施し表面の酸化膜および不純物を除去したＳｉ基板１０上に、バッファ層５２をエピタキシャル成長させる。バッファ層５２としては、シリコン結晶格子（格子定数０．５４３１ｎｍ）と１０％以内の格子整合性を有し、かつ、低原子価陽イオン（Ｃａ２＋，Ｙ３＋，Ｍｇ２＋，Ｓｃ３＋，Ｙｂ３＋，Ｇｄ３＋，Ｎｄ３＋等）を添加することにより、補償酸素空孔を介した高い酸素拡散性をもつとともに、高温立方構造が安定化された蛍石型酸化物ＺｒＯ２、ＨｆＯ２、ＴｈＯ２固溶体の一群，例えば、ＴｈＯ２−ＣａＯ，ＴｈＯ２−Ｙ２Ｏ３，ＺｒＯ２−ＣａＯ（ＣＳＺ），ＺｒＯ２−Ｙ２Ｏ３（ＹＳＺ），ＨｆＯ２−ＣａＯ，ＨｆＯ２−Ｙ２Ｏ３等が用いられる。
【００１４】
バッファ層５２の形成の後、高温酸素雰囲気下でアニールすることにより、基板１０とバッファ層５２との界面に、ＳｉＯ２による絶縁層１２を成長させる。例えば、ＹＳＺによるバッファ層５２は、高温において高い酸素拡散性を示す。このため、ＳｉＯ２膜が形成されるような高温高酸素雰囲気化で熱処理を行うと、バッファ層５２−基板１０の界面に、従来の熱酸化膜同様の高品位な非晶質ないしアモルファスのＳｉＯ２の絶縁層１２を成長させることができる。その後、バッファ層５２は、必要に応じて、薄膜ＭＩＭキャパシタ部分を除いて除去される。必ずしも除去しなくてもよい。
【００１５】
次に、バッファ層５２上に下部電極層５４を形成する。下部電極層５４としては、バッファ層５２と格子整合性が良好で、かつ耐蝕性のある金属系のＰｔ，Ｉｒ，Ｐｄ，Ａｕ及びその合金だけでなく、導電性酸化物なども適用可能である。なお、バッファ層５２と下部電極層５４との間で充分な格子整合性が確保できず、良好なエピタキシャル成長が行われない場合には、必要に応じて他のバッファ層を挿入するようにしてもよい。他のバッファ層は、１層のみでもよいし、必要に応じて複数層挿入してもよい。例えば、ＹＳＺを用いたバッファ層５２上に、下部電極層５４としてＰｔを再現性良くエピタキシャル成長させる場合は、ＰｔとＹＳＺの中間の格子定数を有するＣｅＯ２を第２のバッファ層として挿入することが有効である。他のバッファ層としては、ＭｇＯ，ＭｇＡｌ２Ｏ４，Ａｌ２Ｏ３などが適用可能である。
【００１６】
誘電体層５６としては、下部電極層５４と格子整合性を有するペロブスカイト型酸化物をエピタキシャル成長させて形成する。誘電体層５６としては、高周波帯域で強誘電性の自発分極反転に伴う誘電分散や損失を示さず、かつ、動作温度範囲内で常誘電体相を示すペロブスカイト型構造のＳｒＴｉＯ３や（Ｂａ，Ｓｒ）ＴｉＯ３，Ｂａ（Ｚｒ，Ｔｉ）Ｏ３固溶体，それらに各種添加物を導入した系が用いられる。
【００１７】
次に、上部電極層６０としては、必ずしも誘電体層５６とエピタキシャル方位関係をもつ必要はなく、多結晶質や非結晶質でも特性上問題はない。しかしながら、導体損失を低減するという観点からは、膜厚が厚く、かつ、抵抗値の低い材料あるいは当該材料を含む積層電極構造を有する積層膜などを用いることが好ましい。
【００１８】
前記バッファ層５２，下部電極層５４，誘電体層５６，上部電極層６０の各層は、レーザアブレーション法，ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法，ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法，ゾルゲル法，スパッタリング法など、各種の薄膜作成方法によって形成することができる。
【００１９】
なお、バッファ層５２と基板１０の界面に成長させる絶縁層１２の厚みは、高周波における基板損失を低減するという観点から、１μｍ以上が好ましい。また、バッファ層５２は、酸素拡散性を高めるためには薄膜化したほうが好都合であり、更に、比誘電率が約２０と高く、若干のイオン導電性も示すことから、その厚みは、数ｎｍ程度に設定することが好ましい。下部電極層５４と誘電体層５６との接合部分には、例えばＳｉＯ２による保護層５８が形成されており、この保護層５８から露出した誘電体層５６上にＡｌもしくはＰｔによる上部電極層６０が形成されている。
【００２０】
ところで、本実施形態では、電位基準となるＧＮＤ層６２が薄膜ＭＩＭキャパシタ５０の下部に形成されておらず、ＧＮＤ層６２に形成された開口部分から露呈した状態で絶縁層１２上に薄膜ＭＩＭキャパシタ５０が形成されている。更に、ＧＮＤ層６２は、側面ないしは上面から下部電極層５４に接合するように形成されている。すなわち、図１の矢印ＦＡ方向から見ると、ＧＮＤ層６２は、下部電極層５４を周囲から囲むように形成されている。
【００２１】
ＧＮＤ層６２に使用する材料としては、例えば、Ａｌ，Ｃｕ，Ａｕが好適である。絶縁層１２は、このＧＮＤ層６２と基板１０とを電気的に良好に分離できる厚さに形成される。高周波電圧は、薄膜ＭＩＭキャパシタ５０の上部電極層６０とＧＮＤ層６２との間に印加される。また、直流電圧は、上部電極層６０と基板１０との間に印加される。
【００２２】
ここで、上述したように、薄膜ＭＩＭキャパシタ５０は、ＧＮＤ層６２に設けられた開口部分から露呈した状態で形成されており、ＧＮＤ層６２は誘電体層５６のエピタキシャル成長後に形成される。このため、結晶性の良好な誘電体層５６を形成することができる。また、誘電体層５６を高温プロセスを用いてエピタキシャル成長させることができ、その誘電率の向上を図ることができる。また、薄膜ＭＩＭキャパシタ５０と基板１０との間に絶縁層１２が介在するため、薄膜ＭＩＭキャパシタ５０の基板損が低減されるようになる。更に、Ｐｔによる下部電極層５４は抵抗率が多少高いが、これを囲むように広範囲にＧＮＤ層６２が形成されている。このため、薄膜ＭＩＭキャパシタ５０の直列抵抗やＧＮＤ層６２のインピーダンスが低下し、不要な信号を除去することができる。
【００２３】
次に、他の高周波素子について説明する。伝送線路など各種の高周波素子１８は、図１及び図２（Ｂ）に示すように、ＧＮＤ層６２上に素子間分離層１６を介して形成されている。また、高周波素子１８上には保護層２０が設けられる。素子間分離層１６及び保護層２０は、例えばポリイミドやＢＣＢ，ＳｉＮ，ＳｉＯ２によって形成される。
【００２４】
このように、本実施形態によれば、次のような効果がある。
（１）基板１０上に薄膜ＭＩＭキャパシタ５０を形成した後に、該薄膜ＭＩＭキャパシタ５０の下部電極５４の側面または上面に接続するようにＧＮＤ層６２を形成したので、結晶性の良好な誘電体層５６を形成でき、容量の増大もしくは面積の低減を図ることができる。
（２）他の高周波素子１８はＧＮＤ層６２上に形成することとしたので、基板１０と高周波素子１８を電気的に分離してリーク電流を低減し、更には寄生成分による特性劣化が防止される。
（３）薄膜ＭＩＭキャパシタ５０及びＧＮＤ層６２と、基板１０との間に絶縁層１２が形成されているので、薄膜ＭＩＭキャパシタ５０の基板損も低減される。また、基板１０とＧＮＤ層６２が絶縁層１２によって分離されているため、ＧＮＤ電流が基板１０から他の高周波素子１８に回り込むなどによる悪影響が良好に低減され、各高周波素子１８と基板１０とが良好に高周波的に分離されるようになる。すなわち、各高周波素子１８に流れる高周波電流は、ＧＮＤ層６２に流れるようになり、基板１０には流れない。このようにして、基板１０が介在した各高周波素子１８の電気的な結合が良好に回避されるようになり、高周波のリーク電流や寄生成分の発生による特性劣化が防止される。
（４）ＧＮＤ層６２を、薄膜ＭＩＭキャパシタ５０の周囲にわたって、該薄膜ＭＩＭキャパシタの下部電極に接続するように形成したので、下部電極の抵抗率が改善される。
【００２５】
なお、別言すれば、本実施形態は、高周波に対する電位基準と直流分に対する電位基準を分離したものであると考えることもできる。すなわち、高周波に対する電位基準がＧＮＤ層６２で与えられており、直流分に対する電位基準が基板１０で与えられていると考えることができる。このように、電位基準を分離することで、両者の間に電位差が発生したとしても、それに基づくリーク電流の発生を防止することができる。例えばＡ／Ｄコンバータでは、高周波分に対する電位基準と直流分に対する基準電位が存在する。
【００２６】
＜実施形態２＞・・・次に、図２（Ｃ）を参照して、本発明の実施形態２について説明する。上述した実施形態１と対応する構成要素には同一の符号を用いる。本例は、高周波素子として、チョークコイルのような容量の大きな高周波インダクタを含む場合の例である。図２（Ｃ）に示すように、本実施形態のＧＮＤ層３０は、高周波インダクタ３２の下方部分に開口部３４を備えた構造となっている。すなわち、高周波インダクタ３２の下方に導体がない状態となっている。薄膜ＭＩＭキャパシタや他の高周波素子については、前記実施形態１と同様である。
【００２７】
高周波インダクタ３２の容量が大きいと、発生する磁束も大きくなり、インダクタ近傍に導体があると渦電流が発生するようになる。そこで本実施形態では、高周波インダクタ３２の下方においてＧＮＤ層３０に開口部３４を設けることで、渦電流の発生を防止している。
【００２８】
＜他の実施形態＞・・・本発明は、なんら上記実施形態に限定されるものではなく、例えば、前記実施形態に示した各部の材料や組成も一例であり、前記実施形態に限定されるものではない。前記実施形態では、薄膜ＭＩＭキャパシタのＳｒＴｉＯ３層の形成時に高温となるため、これに耐える下部電極としてＰｔを使用したが、上部電極はそのようなことはないので、Ｐｔの代わりに例えばＡｌを用いてもよい。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、次のような効果がある。
（１）薄膜ＭＩＭキャパシタをＧＮＤ層と基板を分離する絶縁層の上に形成するとともに、下部電極の周囲にＧＮＤ層を形成することとしたので、薄膜ＭＩＭキャパシタの誘電体を良好にエピタキシャル成長させることができ、特性の良好な薄膜ＭＩＭキャパシタを得ることができる。
（２）高周波素子と基板との間に電位基準となるＧＮＤ層を形成し、更にはＧＮＤ層と基板との間に絶縁層を形成することとしたので、基板と高周波素子，更には基板とＧＮＤ層とが良好に電気的に分離されるようになり、高周波のリーク電流が低減されるとともに、寄生成分による特性劣化が防止される。
（３）高周波インダクタをＧＮＤ層の開口部上に形成することとしたので、ＧＮＤ層における渦電流の発生が防止される。
【図面の簡単な説明】
【図１】本発明の実施形態１及び２の薄膜ＭＩＭキャパシタの構造を示す斜視図である。
【図２】本発明の実施形態１及び２の高周波素子部分の構造を示す断面図である。
【図３】従来の高周波モジュールの一例を示す主要断面図である。
【符号の説明】
１０・・・基板
１２・・・絶縁層
１６・・・素子間分離層
１８・・・高周波素子
２０・・・保護層
３０・・・ＧＮＤ層
３２・・・高周波インダクタ
３４・・・開口部
５０・・・薄膜ＭＩＭキャパシタ
５２・・・バッファ層
５４・・・下部電極層
５６・・・誘電体層
５８・・・保護層
６０・・・上部電極層
６２・・・ＧＮＤ層
【図１】
2004273685.tif 000003
【図２】
2004273685.tif 000004
【図３】
2004273685.tif 000005