(57)【要約】【課題】電界効果型の電子デバイスにおいて、チャネル電極間に形成された信号導波路を含む近傍領域の電界を高次に制御する。【解決手段】シリコン基板１１上に形成されたシリコン酸化層１２上において、互いに対向するように配置されたソース電極１３及びドレイン電極１４を設ける。次いで、ソース電極１３及びドレイン電極１４間に形成された、信号導波路を構成する領域Ｓの両側において、一対のゲート電極１５−１及び１５−２を互いに対向するようにして設ける。また、領域Ｓの両側かつゲート電極１５−１及び１５−２を挟むようにして一対の電界制御電極１７−１、１７−２並びに１８−１及び１８−２を設ける。【選択図】        図１
2004273627.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板上に形成されたシリコン酸化層と、
前記シリコン酸化層上において、互いに対向するようにして形成されたソース電極及びドレイン電極と、
前記シリコン酸化層上において、前記ソース電極及び前記ドレイン電極間に形成された領域を挟むようにして、互いに対向するように形成された一対のゲート電極と、
を具えることを特徴とする、電界効果型トランジスタ基板。
【請求項２】
前記ゲート電極は、不純物ドープのアモルファスシリコンを含むことを特徴とする、請求項１に記載の電界効果型トランジスタ基板。
【請求項３】
前記ソース電極及び前記ドレイン電極間に形成された前記領域の少なくとも一方の側において、一以上の電界制御電極を具えることを特徴とする、請求項１又は２に記載の電界効果型トランジスタ基板。
【請求項４】
複数の前記電界制御電極を、前記領域に対して互いに対称となるように対向して配置したことを特徴とする、請求項３に記載の電界効果型トランジスタ基板。
【請求項５】
前記電界制御電極は、前記ゲート電極と同じ材料から構成されたことを特徴とする、請求項３又は４に記載の電界効果型トランジスタ基板。
【請求項６】
前記複数の電界制御電極の上方において、隣接する前記複数の電界制御電極間を電気的に絶縁するための絶縁層を具えることを特徴とする、請求項４又は５に記載の電界効果型トランジスタ基板。
【請求項７】
前記複数の電界制御電極の上方において、隣接する前記複数の電界制御電極間、並びに隣接する前記ゲート電極及び前記電界制御電極間を電気的に絶縁するための絶縁層を具えることを特徴とする、請求項４又は５に記載の電界効果型トランジスタ基板。
【請求項８】
前記絶縁層は、酸化シリコンを含むことを特徴とする、請求項６又は７に記載の電界効果型トランジスタ基板。
【請求項９】
前記絶縁層は、酸窒化シリコンを含むことを特徴とする、請求項６又は７に記載の電界効果型トランジスタ基板。
【請求項１０】
シリコン基板を準備する第１の工程と、
前記シリコン基板上にシリコン酸化層を形成する第２の工程と、
前記シリコン酸化層上に第１のレジストパターンを形成する第３の工程と、
前記シリコン酸化層上に、前記第１のレジストパターンを介して成膜処理を施し、ソース電極及びドレイン電極を形成する第４の工程と、
前記第１のレジストパターンを除去した後、前記シリコン酸化層上に前記ソース電極及び前記ドレイン電極を覆うようにして第２のレジストパターンを形成する第５の工程と、
前記シリコン酸化膜上に、前記第２のレジストパターンを介して成膜処理を施し、前記ソース電極及び前記ドレイン電極間に形成された領域を挟んで、互いに対向するようにして配置された一対のゲート電極を形成してアセンブリを作製する第６の工程と、
を具えることを特徴とする、電界効果型トランジスタ基板の作製方法。
【請求項１１】
前記ゲート電極は、不純物ドープのアモルファスシリコンを蒸着することによって形成することを特徴とする、請求項１０に記載の電界効果型トランジスタ基板の作製方法。
【請求項１２】
前記第２のレジストパターンを介した成膜処理により、前記シリコン酸化膜上において、前記ソース電極及び前記ドレイン電極間に形成された前記領域の少なくとも一方の側において、一以上の電界制御電極を形成する第７の工程を具えることを特徴とする、請求項１０又は１１に記載の電界効果型トランジスタ基板の作製方法。
【請求項１３】
前記第７の工程において、複数の前記電界制御電極を、前記領域に対して互いに対称となるように対向して形成することを特徴とする、請求項１２に記載の電界効果型トランジスタ基板の作製方法。
【請求項１４】
前記第７の工程は、前記第６の工程と同時に行うことを特徴とする、請求項１２又は１３に記載の電界効果型トランジスタの作製方法。
【請求項１５】
前記複数の電界制御電極の上方において、隣接する前記複数の電界制御電極間を電気的に絶縁するための絶縁層を形成する第８の工程を具えることを特徴とする、請求項１３又は１４に記載の電界効果型トランジスタ基板の作製方法。
【請求項１６】
前記複数の電界制御電極の上方において、隣接する前記複数の電界制御電極間、並びに隣接する前記ゲート電極及び前記電界制御電極間を電気的に絶縁するための絶縁層を形成する第８の工程を具えることを特徴とする、請求項１３又は１４に記載の電界効果型トランジスタ基板。
【請求項１７】
前記絶縁層は、前記アセンブリに対して熱酸化処理を施すことによって形成することを特徴とする、請求項１５又は１６に記載の電界効果型トランジスタ基板の作製方法。
【請求項１８】
前記絶縁層は、前記アセンブリに対してプラズマ酸窒化処理を施した後、熱酸化処理を施すことによって形成することを特徴とする、請求項１５又は１６に記載の電界効果型トランジスタ基板の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界効果型トランジスタ基板、及びその作製方法に関する。
【０００２】
【従来の技術】
従来の電界効果型電子デバイスにおいては、その印加電圧が信号導波路近傍でどのような状態で印加されているか必ずしも明瞭でなく、前記信号導波路近傍で電界を所望の状態に制御することは困難であった。電界誘起導電率変調現象を明確に把握することによって、前記電子デバイスのオン／オフスイッチング特性を向上させることができると考えられ、このような観点からも前記信号導波路を含む近傍領域での電界を高次に制御することは極めて重要である。
【０００３】
一方、近年においては、微細加工技術が飛躍的に進歩し、前記電子デバイスを構成する電極を、サブミクロンあるいはナノメータのスケールで互いに近接するように形成できるようになっている。この結果、前記電極が前記電子デバイス全体に占める割合が増大し、前記電極の端（エッジ）の影響が顕著になってくる。例えば、チャネル電極近傍に生じる電界は、前記チャネル電極の幾何形状などに起因したエッジ効果などに強く支配され、ゲート部の電極電位のオンオフ切り替えにより、有効的にスイッチングできなくなってしまう。かかる観点からも、信号導波路近傍の電界を高次に制御する技術の確立が求められている。
【０００４】
【発明が解決しようとする課題】
本発明は電界効果型の電子デバイスにおいて、チャネル電極間に形成された信号導波路を含む近傍領域の電界を高次に制御することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、
シリコン基板と、
前記シリコン基板上に形成されたシリコン酸化層と、
前記シリコン酸化層上において、互いに対向するようにして形成されたソース電極及びドレイン電極と、
前記シリコン酸化層上において、前記ソース電極及び前記ドレイン電極間に形成された領域を挟むようにして、互いに対向するように形成された一対のゲート電極と、
を具えることを特徴とする、電界効果型トランジスタ基板に関する。
【０００６】
本発明によれば、ソース電極及びドレイン電極から構成されるチャネル電極間に形成された領域、すなわち信号導波路を挟むようにして互いに対向するように一対のゲート電極を配置している。したがって、前記信号導波路を含む近傍領域の電界は前記ゲート電極間に印加する電圧によって決定され、前記近傍領域の電界を高次に制御できるようになる。
【０００７】
前記ゲート電極は、高濃度不純物ドープのアモルファスシリコンから構成することが好ましい。これによって、前記ゲート電極の、前記シリコン酸化層に対する接触抵抗を低減することができ、電極として良好に作用するようになる。
【０００８】
本発明の好ましい態様においては、前記ソース電極及び前記ドレイン電極間に形成された前記領域の少なくとも一方の側において、一以上の電界制御電極を設ける。これによって、前記領域、すなわち前記信号導波路を含む近傍領域に生成される電界を高次に制御することができるようになる。なお、前記電界制御電極の配置数は、微細加工の精度と、前記基板に要求されるワーキングスペースの大きさとによって決定される。
【０００９】
前記電界制御電極を複数設ける場合には、これら電界制御電極間、さらには前記電界制御電極及び前記ゲート電極間を電気的に絶縁するように、前記複数の電界制御電極及び／又は前記ゲート電極を覆うようにして形成することが好ましい。これによって、前記複数の電界制御電極同士を近接して配置した場合、あるいは前記電界制御電極と前記ゲート電極とを近接して配置した場合においても、これらの電気的絶縁を完全に実現することができるようになる。また、前記複数の電界制御電極及び前記ゲート電極を前述した絶縁層でパッケージすることにより、これら電極間の電気的絶縁を十分に保持することができるので、前記基板のスケールを簡易に縮小することができる。
【００１０】
なお、前記電解制御電極は、前記ゲート電極と同時に形成することができ、この結果、前記ゲート電極と同一の材料、例えば上述した高濃度不純物ドープアモルファスシリコンから構成することができる。
【００１１】
本発明のその他の特徴及び利点、並びに本発明の作製方法については、以下の発明の実施の形態で詳細に説明する。
【００１２】
【発明の実施の形態】
図１は、本発明の電界効果型トランジスタ基板の一例を示す斜視図である。図１に示す電界効果型トランジスタ基板１０においては、シリコン基板１１上において、下地層としてのシリコン酸化層１２を有するとともに、前記シリコン酸化層１２上において、互いに対向するように配置されたソース電極１３及びドレイン電極１４を有している。さらに、ソース電極１３及びドレイン電極１４間に形成された領域Ｓ、すなわち信号導波路の両側において一対のゲート電極１５−１及び１５−２が互いに対向するようにして配置されている。また、領域Ｓの両側かつゲート電極１５−１及び１５−２を挟むようにして一対の電界制御電極１７−１、１７−２並びに１８−１及び１８−２を有している。対をなす電界制御電極１７−１、１７−２並びに１８−１、１８−２は、それぞれ領域Ｓに対して対称となるように位置している。
【００１３】
図１に示す電界効果型トランジスタ基板１０においては、領域Ｓの両側において対向するように一対のゲート電極１５−１及び１５−２を設けているので、領域Ｓを含む近傍の領域の電界は、ゲート電極１５−１及び１５−２間に印加される電圧によって制御される。したがって、前記近傍領域に生成される電界をゲート電極１５−１及び１５−２によって高次に制御することができる。
【００１４】
また、図１に示す電界効果型トランジスタ基板１０においては、ゲート電極１５−１及び１５−２に加えて一対の電界制御電極１７−１、１７−２並びに１８−１、１８−２を設けている。したがって、電界制御電極１７−１及び１７−２間並びに１８−１及び１８−２間に印加する電圧の大きさを適宜に調節することにより、領域Ｓを含む前記近傍領域に生成する電界をさらに高次に制御することができる。
【００１５】
図２は、図１に示す電界効果型トランジスタ基板１０の電界分布図の一例を示すものであり、図３は、図２に示す電界分布図を拡大して示すものである。このとき、ゲート電極１５−１及び１５−２にはそれぞれ−５０Ｖ及び５０Ｖの電圧を印加し、電界制御電極電極１７−１及び１７−２にはそれぞれ−１００Ｖ及び１００Ｖの電圧を印加し、電界制御電極１８−１及び１８−２にはそれぞれ−１００Ｖ及び１００Ｖの電圧を印加した。なお、ソース電極１３及びドレイン電極１４には、それぞれ−５Ｖ及び５Ｖの電圧を印加した。
【００１６】
図２及び図３から明らかなように、図１に示すような配置でゲート電極１５−１及び１５−２、並びに電界制御電極１７−１、１７−２及び１８−１、１８−２を設けることにより、ソース電極１３及びドレイン電極１４間の領域Ｓで生成する電界を均一に制御できることが分かる。
【００１７】
図４は、図１に示す電界効果型トランジスタ基板１０の電界分布図の他の例を示すものであり、図５は、図４に示す電界分布図を拡大して示すものである。このとき、ゲート電極１５−１及び１５−２にはそれぞれ−５０Ｖ及び５０Ｖの電圧を印加し、電界制御電極電極１７−１及び１７−２にはそれぞれ−２５０Ｖ及び２５０Ｖの電圧を印加し、電界制御電極１８−１及び１８−２にはそれぞれ−２５０Ｖ及び２５０Ｖの電圧を印加した。なお、ソース電極１３及びドレイン電極１４には、それぞれ−５Ｖ及び５Ｖの電圧を印加した。
【００１８】
図４及び図５から明らかなように、図１に示すような配置でゲート電極及び電界制御電極を設けることにより、これらの間に印加する電圧の大きさを増大させた場合においても、領域Ｓで生成する電界を均一に制御できることが分かる。但し、領域Ｓに形成される電界強度は総じて増大する。
【００１９】
なお、図１に示す電界効果型トランジスタ基板１０においては、ゲート電極１５−１及び１５−２に加えて電界制御電極１７−１、１７−２及び１８−１、１８−２を設けているが、このような電界制御電極は本発明では必須の要素ではない。しかしながら、電界制御電極を設けることによって、領域Ｓで定義される信号導波路を含む近傍領域の電界をより高次に制御できるようになる。
【００２０】
図６は、図１に示す電界効果型トランジスタ基板１０から電界制御電極を除去し、一対のゲート電極１５−１及び１５−２のみを配置した場合の電界分布図を示すものであり、図７は、図６に示す電界分布図を拡大して示すものである。このとき、ゲート電極１５−１及び１５−２にはそれぞれ−５０Ｖ及び５０Ｖの電圧を印加し、ソース電極１３及びドレイン電極１４には、それぞれ−５Ｖ及び５Ｖの電圧を印加した。
【００２１】
図６及び図７から明らかなように、領域Ｓに対して一対のゲート電極１５−１及び１５−２を対向して配置するのみでも、領域Ｓにおいてほぼ均一な電界を生成できることが分かる。但し、図２〜図５と図６及び図７との比較から明らかなように、電界制御電極を設けることによって領域Ｓに生成する電界の制御性が向上することが分かる。
【００２２】
ゲート電極１５−１及び１５−２は、不純物を含有したアモルファスシリコンから構成することが好ましい。これによって、ゲート電極１５−１及び１５−２の、シリコン酸化層１２に対する接触抵抗を低減することができ、トランジスタを構成する素子電極として有効に機能するようになる。
【００２３】
電界制御電極１７−１及び１７−１、並びに１８−１及び１８−２は、以下に示す電界効果型トランジスタ基板の作製方法に依存して、上記ゲート電極と同じ材料から構成することが好ましく、例えば上述した高濃度不純物アモルファスシリコンから構成することが好ましい。この場合においても、電界制御電極の、シリコン酸化層１２に対する接触抵抗を低減することができ、電極としての機能を増大させることができる。
【００２４】
なお、図１では示していないが、本発明においては、上述したゲート電極及び電界制御電極の上方に絶縁層を形成し、隣接する電界制御電極同士、あるいは隣接するゲート電極及び電界制御電極同士を電気的に絶縁することが好ましい。これによって、前記電極を密に配置した場合においても、これらの電気的絶縁を確保することができ、前記基板のスケールを簡易に縮小することができる。
【００２５】
前記絶縁層は、以下に示す作製方法に起因して、酸化シリコンや酸窒化シリコンから構成することができる。
【００２６】
次に、本発明の電界効果型トランジスタ基板の作製方法について、図１に示すトランジスタ基板と関連させながら説明する。図８〜図１３は、本発明の作製方法を説明するための工程図である。なお、これらの図においては、作製のポイントとなる箇所を拡大しめしている。
【００２７】
最初に、図８に示すように、シリコン基板１１を準備し、次いで、このシリコン基板１１上に熱酸化処理などによりシリコン酸化層１２を形成する。なお、このような積層構造を形成する代わりに、市販のＳＯＩ基板を用いることもできる。次いで、シリコン酸化層１２上にフォトリソグラフィの技術を用いて第１のレジストパターン２１を形成する。
【００２８】
次いで、図９に示すように、第１のレジストパターン２１を介して成膜処理を施し、シリコン酸化層１２上に金属層を堆積させる。図９においては、Ｔｉ及びＡｕを連続的に堆積させて、前記金属層をＴｉ層２２及びＡｕ２３の２層構造としている。Ｔｉ層２２はシリコン酸化層１２に対する接着層として機能し、Ａｕ層２３は本来的な電極層として機能する。
【００２９】
次いで、図１０に示すように、第１のレジストパターン２１を除去し、Ｔｉ層２２及びＡｕ層２３から構成されるソース電極１３及びドレイン電極１４を形成する。
【００３０】
次いで、図１１に示すように、シリコン酸化層１２上にフォトリソグラフィの技術を用いて第２のレジストパターン２４を形成し、次いで、前記第２のレジストパターン２４を介して成膜処理を施し、アモルファスシリコン層２５を形成する。上述したように、アモルファスシリコン層２５は不純物を高濃度に含むことが要求され、したがって、前記成膜処理は高濃度不純物含有の蒸着源を用いて実施する。
【００３１】
次いで、図１２に示すように、第２のレジストパターン２４を除去し、高濃度不純物含有のアモルファスシリコン層２５からなるゲート電極１５−１及び１５−２を形成する。
【００３２】
なお、電界制御電極は、図１１及び図１２に示す同様の工程を経て、ゲート電極１５−１及び１５−２と同時に形成することができる。すなわち、第２のレジストパターン２４を、ゲート電極及び電界制御電極が形成されるべき位置に開口部を有するように形成し、その後、第２のレジストパターン２４を介した成膜処理を施すことにより、高濃度不純物含有のアモルファスシリコン層２５からなるゲート電極及び電界制御電極を形成することができる。
【００３３】
図１２で得たアセンブリのゲート電極さらには電界制御電極を絶縁層でパッケージして、これら電極間の電気的絶縁性を確保するためには、図１３に示すように、図１２に示すアセンブリに対して熱酸化処理、又は前記アセンブリをプラズマ性の窒素及び酸素含有雰囲気中に配置して酸窒化処理を実施した後、さらに熱酸化処理を施すことによって、酸化膜あるいは酸窒化膜からなる絶縁層２６を形成する。
【００３４】
以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、図１に示す電界効果型トランジスタ基板においては、ゲート電極１５−１及び１５−２に加えて、電界制御電極１７−１、１７−２及び１８−１、１８−２を設けているが、これら電界制御電極の数は上記に限定されるものではなく、微細加工の精度と、前記基板に要求されるワーキングスペースの大きさとに依存して任意の数に設定することができる。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、チャネル電極間に形成された信号導波路を含む近傍領域の電界を高次に制御することが可能な電界効果型トランジスタ基板を提供することができる。
【図面の簡単な説明】
【図１】本発明の電界効果型トランジスタ基板の一例を示す斜視図である。
【図２】本発明の電界効果型トランジスタ基板の電界分布図の一例である。
【図３】図２に示す電界分布図を拡大して示すものである。
【図４】本発明の電界効果型トランジスタ基板の電界分布図の他の例である。
【図５】図４に示す電界分布図を拡大して示すものである。
【図６】本発明の電界効果型トランジスタ基板の電界分布図のその他の例である。
【図７】図６に示す電界分布図を拡大して示すものである。
【図８】本発明の電界効果型トランジスタ基板の作製方法における一工程図である。
【図９】図８に示す工程の次の工程を示す図である。
【図１０】図９に示す工程の次の工程を示す図である。
【図１１】図１０に示す工程の次の工程を示す図である。
【図１２】図１１に示す工程の次の工程を示す図である。
【図１３】図１２に示す工程の次の工程を示す図である。
【符号の説明】
１０  電界効果型トランジスタ基板
１１  シリコン基板
１２  シリコン酸化層
１３  ソース電極
１４  ドレイン電極
１５−１、１５−２  ゲート電極
１７−１、１７−２、１８−１、１８−２  電界制御電極
【図１】
2004273627.tif 000003
【図２】
2004273627.tif 000004
【図３】
2004273627.tif 000005
【図４】
2004273627.tif 000006
【図５】
2004273627.tif 000007
【図６】
2004273627.tif 000008
【図７】
2004273627.tif 000009
【図８】
2004273627.tif 000010
【図９】
2004273627.tif 000011
【図１０】
2004273627.tif 000012
【図１１】
2004273627.tif 000013
【図１２】
2004273627.tif 000014
【図１３】
2004273627.tif 000015