(57)【要約】【課題】回路規模を増大することなく、ＬＳＩ内部に格納されている重要データ（鍵、ＩＤデータ等）のセキュリティレベルを向上させる。【解決手段】複数のＩＯセルへの入力電圧の組み合わせでテストモードへと設定するテストモード設定回路において、閾値電圧を仕様書に記載された標準ＩＯセルＨレベル入力電圧よりも高く設計した特殊ＩＯセルを設ける。また、絶対最大定格電圧を標準ＩＯセルのＨレベル入力電圧よりも低くした特殊ＩＯセルを設けても良い。【選択図】　図１
2004085423.tif 000002
【特許請求の範囲】
【請求項１】
複数のＩＯセルを備え、
前記複数のＩＯセルへ入力される外部入力電圧の組合せによって、半導体集積回路をテストモードへ設定するか否か決定するテストモード設定回路において、
前記複数のＩＯセルは、少なくとも１つの特殊ＩＯセルを含み、
前記特殊ＩＯセルは、標準ＩＯセルのＨレベル入力電圧を入力されると、Ｌレベルを出力すること
を特徴とするテストモード設定回路。
【請求項２】
複数のＩＯセルを備え、
前記複数のＩＯセルへ入力される外部入力電圧の組合せによって、半導体集積回路をテストモードへ設定するか否か決定するテストモード設定回路において、
前記複数のＩＯセルは、少なくとも１つの特殊ＩＯセルを含み、
前記特殊ＩＯセルのＬレベルとＨレベルの閾値電圧は、標準ＩＯセルのＨレベル入力電圧よりも大きい値であること
を特徴とするテストモード設定回路。
【請求項３】
請求項２記載のテストモード設定回路において、
前記複数のＩＯセルは、少なくとも１つの標準ＩＯセルをさらに含み、
前記特殊ＩＯセルのＬレベルとＨレベルの閾値電圧は、標準ＩＯセルの絶対最大定格電圧以上であること
を特徴とするテストモード設定回路。
【請求項４】
複数のＩＯセルを備え、
前記複数のＩＯセルへ入力される外部入力電圧の組合せによって、半導体集積回路をテストモードへ設定するか否か決定するテストモード設定回路において、
前記複数のＩＯセルは、少なくとも１つの特殊ＩＯセルを含み、
前記特殊ＩＯセルは、標準ＩＯセルのＨレベル入力電圧を入力されると、動作不能となること
を特徴とするテストモード設定回路。
【請求項５】
複数のＩＯセルを備え、
前記複数のＩＯセルへ入力される外部入力電圧の組合せによって、半導体集積回路をテストモードへ設定するか否か決定するテストモード設定回路において、
前記複数のＩＯセルは、少なくとも１つの特殊ＩＯセルを含み、
前記特殊ＩＯセルの絶対最大定格電圧は、標準ＩＯセルのＨレベル入力電圧よりも小さい値であること
を特徴とするテストモード設定回路。
【請求項６】
請求項１から５いずれかに記載のテストモード設定回路を備える半導体集積回路。
【請求項７】
請求項３記載のテストモード設定回路と、
前記テストモード設定回路中の標準ＩＯセルが正常動作するか否かを検出するＬＨ検出回路と、
前記テストモード設定回路外に配置された複数の標準ＩＯセルと、
前記テストモード設定回路外に配置された複数の標準ＩＯセルの少なくとも１つの出力を変換する論理回路とを備え、
前記ＬＨ検出回路の検出結果に基づいて、前記論理回路の出力を固定するか否か決定すること
を特徴とする半導体集積回路。
【請求項８】
請求項５記載のテストモード設定回路と、
前記特殊ＩＯセルが正常動作するか否かを検出するＬＨ検出回路と、
前記テストモード設定回路外に配置された複数の標準ＩＯセルと、
前記テストモード設定回路外に配置された複数の標準ＩＯセルの少なくとも１つの出力を変換する論理回路とを備え、
前記ＬＨ検出回路の検出結果に基づいて、前記論理回路の出力を固定するか否か決定すること
を特徴とする半導体集積回路。
【請求項９】
特殊ＩＯセルを含む複数のＩＯセルを備えたテストモード設定回路の前記複数のＩＯセルに所定の組合せの電圧を入力することにより、半導体集積回路をテストモードに設定するテストモード設定方法であって、
前記特殊ＩＯセルに、標準ＩＯセルのＨレベル入力電圧よりも大きな電圧を入力すること
を特徴とするテストモード設定方法。
【請求項１０】
特殊ＩＯセルを含む複数のＩＯセルを備えたテストモード設定回路の前記複数のＩＯセルに所定の組合せの電圧を入力することにより、半導体集積回路をテストモードに設定するテストモード設定方法であって、
前記特殊ＩＯセルに、標準ＩＯセルのＬレベル入力電圧よりも大きく、かつ標準ＩＯセルのＨレベル入力電圧よりも小さな電圧を入力すること
を特徴とするテストモード設定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＯセルに入力される外部入力電圧の組合せによって、半導体集積回路（ＬＳＩ）をテストモードに設定するか否か決定するテストモード設定回路及びテストモード設定方法に関する。
【０００２】
【従来の技術】
今日のＩＴ時代では、ネットワークを利用してコンテンツ（情報）の売買を行うため、個人情報や課金情報をネットワーク上に流す必要がある。そのため、コンテンツや個人情報などを守る、セキュリティ技術が重要になってくる。セキュリティ技術には秘密鍵暗号や公開鍵暗号などの暗号技術が使われている。この暗号技術には暗号・復号を行うための鍵が必要になり、通常ＬＳＩ内部のＲＯＭ、フラッシュメモリ等に格納されている。
【０００３】
ＬＳＩを製造する場合、このＲＯＭ、フラッシュメモリ等に格納されている鍵情報を検査し、出荷する必要があるが、通常出荷段階の検査ではＲＯＭ、フラッシュメモリ等を直接アクセスし、ＲＯＭ、フラッシュメモリ等の内部に格納されている鍵の検査を行っている。直接アクセスするためには、ＲＯＭ、フラッシュメモリ等を直接アクセスできるテストモードに設定して検査を行う。すなわち、テストモードでは、ＬＳＩ内部にあるＲＯＭ等に格納されている、鍵、ＩＤデータ等は、その正当性の検証を行う為に自由に読み出すことが可能となる。
【０００４】
以下に従来のテストモードへの設定方法について説明する。なお、本明細書においてＩＯセルは図１３のような記号で表わされる。又、以下の説明において、仕様書に記載された仕様書記載Ｌレベル（Ｌレベル入力電圧）、仕様書記載Ｈレベル（Ｈレベル入力電圧）の電圧を外部入力として入力されて動作するＩＯセルを標準ＩＯセルと呼ぶこととする。
【０００５】
図１４は通常用いられる標準ＩＯセルの内部出力（Ｖ）と外部入力（Ｖ）との関係を示した図である。標準ＩＯセルの外部入力が閾値電圧より小さい場合は内部出力はＬレベル、閾値電圧を超えると、内部出力はＨレベルとなる。また、外部入力が標準ＩＯセル絶対最大定格電圧を超えると標準ＩＯセルは破壊される。通常、ＬＳＩの仕様書には標準ＩＯセルの閾値電圧よりも大きく標準ＩＯセル絶対最大定格電圧よりも小さい電圧が仕様書記載Ｈレベル（標準ＩＯセルのＨレベル入力電圧）として仕様書に記載され、閾値電圧よりも小さな値が仕様書記載Ｌレベル（標準ＩＯセルのＬレベル入力電圧）として仕様書に記載される。仕様書記載Ｈレベルと仕様書記載Ｌレベル以外の電圧を用いた場合はＬＳＩ動作の保証外となり、一般ユーザーは仕様書記載Ｌレベル、仕様書記載Ｈレベルを標準ＩＯセルの入力電圧として用いる。標準ＩＯセルの外部入力と内部出力との関係は図１５にまとめられている。
【０００６】
上記のような特性を持った標準ＩＯセルを用いてテストモードへの設定は行われる。図１６は従来におけるテストモード設定回路の構成例を示した図である。本例においては３入力ＡＮＤ回路Ａ１とその入力となる標準ＩＯセルＡ、Ｂ、Ｃによってテストモード設定回路は構成されている。すなわち本例においては標準ＩＯセルＡ、Ｂ、Ｃの内部出力が全てＨレベルとなった場合にのみＡＮＤ回路Ａ１はＨレベル（テストモード信号）を出力し、ＬＳＩはテストモードへと設定される。したがって、テストモードへの設定を行うときには、標準ＩＯセルＡ、Ｂ、Ｃの全てに仕様書記載Ｈレベルを入力することとなる。標準ＩＯセルＡ、Ｂ、Ｃへの外部入力とＡＮＤ回路Ａ１の出力との関係を図１７にまとめておく。
【０００７】
上記のように通常のテストモード設定回路においては標準ＩＯセルＡ、Ｂ、Ｃの内部出力の組合せ、すなわち標準ＩＯセルへ入力される外部入力の組合せによりテストモードへと設定されるか否かが決まっている。もちろん、標準ＩＯセルＡ、Ｂ、Ｃの内部出力の組合せは上記に限定されるものではなく、例えば標準ＩＯセルＡ、Ｃの内部出力がＨレベル、標準ＩＯセルＢの内部出力がＬレベルの場合にテストモードに設定されるようにテストモード設定回路が構成されている場合もある。この組合せはＬＳＩのセキュリティを高める為に一般使用者に知られてはいけない。
【０００８】
またテストモードへの設定に用いられる標準ＩＯセルはテスト専用ＩＯセルとして設計される場合もあるし、通常動作に用いるＩＯセルと併用される場合もある。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の方法でのテストモード設定では、ランダムアクセスを何度も繰り返せば、最終的にはテストモードへの組合せが分かってしまい、不正にＲＯＭ、フラッシュメモリなどの内部の鍵データを抜き出すことができる。鍵情報が抜き出されると、ＬＳＩに自由にアクセスすることが可能となり、個人情報や課金情報、コンテンツを不正に操作可能になってしまう。また、鍵だけでなく、フラッシュメモリなどに重要なデータを書き込んだ後、テストモードに設定された場合には、重要なデータも抜き取ることが可能となり、十分なセキュリティが保てない。
【００１０】
上記の課題を解決するために、ランダムアクセスを防止するための内部回路を設ける方法がある。しかしながら、内部回路でランダムアクセスを防止する場合、回路規模が増大してしまうという別の課題が生じる。
【００１１】
本発明は、ランダムアクセスを防止するための内部回路を設けることなく、従って回路規模を増大させることなく、通常使用する一般使用者にテストモードへの設定方法がわかりにくくすることを課題とする。さらに本発明は不正アクセスをランダムに行い、テストモードへ不正に設定しようとした場合にはＬＳＩ自体を破壊し、動作できなくすることを可能とする。
【００１２】
【課題を解決するための手段】
上記の課題を解決するために本発明のテストモード設定回路は、少なくとも１つの特殊ＩＯセルを含む複数のＩＯセルを備え、この複数のＩＯセルへ入力される外部入力電圧の組合せによって、半導体集積回路をテストモードへ設定するか否か決定する。特殊ＩＯセルの閾値電圧は仕様書に記載された標準ＩＯセルのＨレベル入力電圧よりも大きい値に設定されるので、外部入力として仕様書記載Ｈレベルを入力しても、内部出力はＬレベルとなる。
【００１３】
上記の構成をとることにより、仕様書に記載されていない電圧を用いなければテストモードに設定することが出来ないので、仕様書記載の電圧を用いてランダムアクセスを行っても一般使用者にはテストモードへの設定方法がわからない。
【００１４】
さらに、少なくとも１つの標準ＩＯセルを備えており、特殊ＩＯセルの閾値電圧は、標準ＩＯセルの絶対最大定格電圧以上に設定されるとなお良い。
【００１５】
これによって、テストモードへ無理に設定する為に、仕様書記載Ｈレベルよりも高い電圧を用いてランダムアクセスを行うと、テストモードへの設定に用いられる標準ＩＯセルが破壊されるため、２度とテストモードに設定することが出来なくなる。
【００１６】
さらに、テストモードへの設定に用いる標準ＩＯセルが正常動作するか否かを検出するためのＬＨ検出回路と、通常動作に用いる標準ＩＯセルの内部出力を変換する論理回路とを備え、テストモードへの設定に用いる標準ＩＯセルが正常動作を行わない場合には、この論理回路の出力を固定するとなお良い。
【００１７】
これにより、テストモード設定回路内の標準ＩＯセルが、不正なランダムアクセスによって動作不能となった場合に、半導体集積回路の通常動作もできなくなり、セキュリティはより強固になる。
【００１８】
このテストモード設定回路を用いて半導体集積回路をテストモードに設定する場合、特殊ＩＯセルの閾値電圧よりも高い電圧、すなわち標準ＩＯセルのＨレベル入力電圧よりも高い電圧を特殊ＩＯセルに入力し、特殊ＩＯセルの内部出力をＨレベルとする。
【００１９】
また、特殊ＩＯセルの絶対最大定格電圧を標準ＩＯセルの仕様書記載Ｈレベルよりも小さな値に設定したテストモード設定回路であっても上記の課題を解決することが出来る。すなわち、この構成をとったテストモード設定回路においては、仕様書に記載された電圧を用いてランダムアクセスを行うと、特殊ＩＯセルが破壊され、２度と半導体集積回路をテストモードに設定することが出来なくなる。そのため、仕様書記載の電圧を用いてランダムアクセスを行ってもテストモードへ設定することができない。
【００２０】
さらに、テストモードへの設定に用いる特殊ＩＯセルが正常動作するか否かを検出するためのＬＨ検出回路と、通常動作に用いる標準ＩＯセルの内部出力を変換する論理回路とを備え、テストモードへの設定に用いる特殊ＩＯセルが正常動作を行わない場合には、この論理回路の出力を固定するとなお良い。
【００２１】
これにより、テストモード設定回路内の特殊ＩＯセルが、不正なランダムアクセスによって動作不能となった場合に、半導体集積回路の通常動作もできなくなり、セキュリティはより強固になる。
【００２２】
このテストモード設定回路を用いて半導体集積回路をテストモードに設定する場合、標準ＩＯセルのＬレベル入力電圧よりも高く、Ｈレベル入力電圧よりも低い電圧を特殊ＩＯセルに入力し、特殊ＩＯセルの内部出力をＨレベルとする。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２４】
（実施の形態１）
本発明の実施の形態１におけるテストモード設定回路について図面を参照しながら説明する。
【００２５】
図１は本実施の形態における特殊ＩＯセルの内部出力と外部入力との関係を示した図である。図１のように、特殊ＩＯセルの閾値電圧ＨＨは、仕様書に記載された仕様書記載Ｈレベルよりも高い値に設定される。よって、特殊ＩＯセルは仕様書に記載された仕様書記載Ｈレベルの電圧が入力されても常に内部出力はＬレベルとなる。図２は本実施の形態における特殊ＩＯセルの外部入力と内部出力との関係を示している。
【００２６】
上記のような特性を持った特殊ＩＯセルと標準ＩＯセルを用いてテストモードへの設定は行われる。図３は本実施の形態におけるテストモード設定回路の構成例を示した図である。本例においては、従来の技術の説明と同様に、標準ＩＯセルＡ、Ｂ及び特殊ＩＯセルＤの内部出力が全てＨレベルとなった場合にＬＳＩはテストモードへと設定されるものとする。
【００２７】
図４は標準ＩＯセルＡ、Ｂ及び特殊ＩＯセルＤへの入力とＡＮＤ回路Ａ１の出力との関係を示したものである。ＡＮＤ回路Ａ１がＨレベル、すなわちテストモード信号を出力したときに、ＬＳＩはテストモードへ設定されるものとする。従来と同じくＩＯセルＡ、Ｂ、Ｄいずれかへの入力が仕様書記載Ｌレベルの場合にはテストモードへは設定されない。さらに本実施の形態において、ＩＯセルＡ、Ｂ、Ｄへの入力を全て仕様書記載Ｈレベルとした場合においても、特殊ＩＯセルＤの出力がＬレベルとなるため、ＡＮＤ回路Ａ１の出力はＬレベルとなり、テストモードへは設定されない。本実施の形態におけるＬＳＩをテストモードへと設定するにはＩＯセルＡ、Ｂへの入力を仕様書記載Ｈレベルにし、かつ特殊ＩＯセルＤへの入力をＨＨ以上にする必要がある。すなわち本実施の形態におけるテストモード設定回路においては、仕様書Ｌレベル、仕様書記載Ｈレベルの電圧を用いてランダムアクセスを行ったとしてもＬＳＩはテストモードに設定されない。これによって不正アクセスを防ぐことが出来、また内部回路でランダムアクセスを防ぐ措置を講じる必要がないので、回路規模を削減することが出来る。なお、図４において「標準動作モード」とあるのは、一般ユーザーが入力として用いる組合せである。
【００２８】
（実施の形態２）
本発明の実施の形態２におけるテストモード設定回路について図面を参照しながら説明する。
【００２９】
図５は本実施の形態における特殊ＩＯセルの内部出力と外部入力との関係を示した図である。図５のように、特殊ＩＯセルの閾値電圧ＨＨＨは、標準ＩＯセルの絶対最大定格電圧以上に設定される。よって、実施の形態１と同様に、特殊ＩＯセルは仕様書に記載された仕様書記載Ｈレベルの電圧が入力されても常に内部出力はＬレベルとなる。図６は特殊ＩＯセルの外部入力電圧と内部出力電圧との関係を示している。また、標準ＩＯセルに特殊ＩＯセルの閾値電圧ＨＨＨを入力した場合には、標準ＩＯセルは破壊され、動作不能となる。
【００３０】
上記のような特性を持った特殊ＩＯセルＤ及び標準ＩＯセルＡ、Ｂを用いてテストモードへの設定は行われる。テストモード設定回路は実施の形態１と同様に、すなわち図３のように構成される。
【００３１】
図７は標準ＩＯセルＡ、Ｂ及び特殊ＩＯセルＤへの入力とＡＮＤ回路Ａ１の出力との関係を示したものである。ＡＮＤ回路Ａ１がＨレベル、すなわちテストモード信号を出力したときに、ＬＳＩはテストモードへ設定されるものとする。本実施の形態におけるテストモード設定回路も、実施の形態１と同様に、仕様書記載Ｌレベル、仕様書記載Ｈレベルの電圧を用いてランダムアクセスを行っても、テストモードには設定されない。
【００３２】
実施の形態１においては、不正にアクセスを行おうとするものが仕様書記載Ｈレベルと仕様書記載Ｌレベルの入力電圧を用いてランダムアクセスを行う場合にはテストモードには設定されない。しかし、実施の形態１における特殊ＩＯセルの閾値電圧であるＨＨ以上で標準ＩＯセルの絶対最大定格電圧以下の電圧と、仕様書記載Ｌレベルの電圧を用いてランダムアクセスを行う場合にはテストモードへ設定される可能性があった。しかしながら、実施の形態２においては、特殊ＩＯセルＤの閾値電圧ＨＨＨが標準ＩＯセルの絶対最大定格電圧以上に設定されている為、ＨＨＨ以上の電圧を用いて無理にランダムアクセスを行おうとすると、標準ＩＯセルＡ、Ｂが破壊されてしまい、ＬＳＩは２度とテストモードへ設定できない。従って、予めテストモードへの設定を知っている者が、特殊ＩＯセルＤのみにＨＨＨレベル以上の電圧を入力しない限りテストモードへは設定されない。
【００３３】
また、テストモードへの設定に用いられる標準ＩＯセルＡ、Ｂが通常の動作に用いられる標準ＩＯセルと併用されている場合には、一度ランダムアクセスを試みると標準ＩＯセルＡ、Ｂが破壊される為、ＬＳＩは通常動作自体を行うことができなくなる。不正アクセスを試みられたＬＳＩを動作不能とすることで、セキュリティはより強固なものとなる。
【００３４】
（実施の形態３）
本発明の実施の形態３におけるテストモード設定回路について図面を参照しながら説明する。
【００３５】
図８は本実施の形態における特殊ＩＯセルの内部出力と外部入力との関係を示した図である。本実施の形態においては、特殊ＩＯセルの閾値電圧ＬＬは、実施の形態１、２とは逆に標準ＩＯセルの閾値電圧よりも小さく設定される。さらに、特殊ＩＯセルの絶対最大定格電圧Ｘは仕様書記載Ｈレベルより小さく設定される。よって、特殊ＩＯセルに仕様書に記載された仕様書記載Ｈレベルの電圧が入力された場合、特殊ＩＯセルは破壊され、動作不能となる。図９は特殊ＩＯセルの外部入力と内部出力との関係を示した図である。
【００３６】
上記のような特性を持った特殊ＩＯセルＤ及び標準ＩＯセルＡ、Ｂを用いてテストモードへの設定は行われる。テストモード設定回路は実施の形態１と同様に、すなわち図３のように構成される。
【００３７】
図１０は標準ＩＯセルＡ、Ｂ及び特殊ＩＯセルＤへの入力とＡＮＤ回路Ａ１の出力との関係を示したものである。ＡＮＤ回路Ａ１がＨレベル、すなわちテストモード信号を出力したときに、ＬＳＩはテストモードへ設定されるものとする。テストモードへの設定のためには、特殊ＩＯセルＤにＬＬ〜Ｘの電圧を入力し、かつ標準ＩＯセルに仕様書記載Ｈレベルの電圧を入力する必要がある。本実施の形態においては、特殊ＩＯセルＤの絶対最大定格電圧Ｘは仕様書記載Ｈレベルよりも小さく設定されるので、特殊ＩＯセルＤに仕様書記載Ｈレベルの電圧を入力した場合、テストモードに設定されないのみならず、特殊ＩＯセルＤは破壊される。よって、不正にアクセスをしようとする者が仕様書記載Ｌレベル、仕様書記載Ｈレベルの電圧を用いてランダムアクセスを行うと、特殊ＩＯセルＤに仕様書記載Ｈレベルが入力されることにより、特殊ＩＯセルＤは破壊され、動作不能となる。したがって、ＬＳＩを２度とテストモードに設定することは出来ない。
【００３８】
実施の形態２において、不正にランダムアクセスが行われた場合に、ＩＯセルを破壊し、２度とテストモードへ設定されないようにするには、不正にランダムアクセスを行おうとするものが、標準ＩＯセルの絶対最大定格電圧以上の電圧を用いて、ランダムアクセスを行う必要があった。このようなことは、テストモード設定回路の構成をある程度知っている者が不正アクセスを行う場合にはありえるが、テストモード設定回路の特徴を知らずにランダムアクセスを行う者が、標準ＩＯセルの絶対最大定格電圧以上の電圧を用いるとは考えにくい。しかしながら、本実施の形態においては仕様書記載Ｌレベル、仕様書記載Ｈレベルの電圧を用いてランダムアクセスが行われた場合にも、特殊ＩＯセルＤが破壊されるので、ランダムアクセスによって、確実にＬＳＩを２度とテストモードに設定されない状態にすることが出来る。
【００３９】
なお、特殊ＩＯセルの閾値電圧を、仕様書記載Ｌレベルよりも小さな値にすると、特殊ＩＯセルに仕様書記載Ｌレベルが入力されたときには特殊ＩＯセルはＨレベルを出力する。よって、ランダムアクセスをする場合、特殊ＩＯセルが破壊される前に、すなわち一度でも特殊ＩＯセルに仕様書記載Ｈレベルが入力される前に、特殊ＩＯセルに仕様書記載Ｌレベルが入力され、かつそのときに偶然にも標準ＩＯセルに仕様書記載Ｈレベルが入力されると、ＩＯセルＡ、Ｂ、Ｄの出力が全てＨレベルとなり、テストモードへ設定されてしまう可能性がある。よって、特殊ＩＯセルの閾値電圧ＬＬは、仕様書記載Ｌレベルよりも大きく（かつ標準ＩＯセルの閾値電圧よりも小さく）設定することが望ましい。
【００４０】
（実施の形態４）
本発明の実施の形態４におけるテストモード設定回路について図面を参照しながら説明する。
【００４１】
本実施の形態における特殊ＩＯセルは実施の形態２と同様に設計される。すなわち、本実施の形態における特殊ＩＯセルの内部出力と外部入力との関係は図５及び図６のようになる。
【００４２】
図１１は本実施の形態におけるテストモード設定回路及び通常動作に用いられる標準ＩＯセルＥの構成例を示した図である。本実施の形態においては、テストモードへの設定に用いられる標準ＩＯセルからの出力は分岐してＬＨ検出回路Ｋ１へと入力されている。さらに標準ＩＯセルＥからの出力及びＬＨ検出回路Ｋ１の２つの出力は３入力ＡＮＤ回路Ａ２へと入力されている。ＬＨ検出回路Ｋ１の２つの出力はそれぞれ、標準ＩＯセルＡ、Ｂに対応している。ＬＨ検出回路Ｋ１とは、Ｌレベル→ＨレベルまたはＨレベル→Ｌレベルへの切り換わり動作を検出する回路のことである。電源起動後、ＬＨ検出回路Ｋ１がＬレベル→Ｈレベルの切り換わり動作を１度検出するとＬＨ検出回路Ｋ１の出力はＨレベルに固定され、１度も検出しないとＬレベルであるものとする。
【００４３】
本実施の形態におけるＬＳＩを通常動作させる場合、電源起動時にＨレベル→Ｌレベルの切り換わり信号を標準ＩＯセルＡ、Ｂに入力する。すると、標準ＩＯセルＡ、Ｂが共に正常である場合には、ＬＨ検出回路Ｋ１からＡＮＤ回路Ａ２への２つの出力は共にＨレベルに固定される。従って、通常動作に用いられる標準ＩＯセルＥの出力がＨレベルならば、ＡＮＤ回路Ａ２の出力はＨレベルとなり、標準ＩＯセルＥの出力がＬレベルならＡＮＤ回路Ａ２の出力はＬレベルとなる。すなわち、標準ＩＯセルＥの出力とＡＮＤ回路Ａ２の出力が同一のものとなるため、ＬＳＩの通常動作には支障をきたさない。しかしながら、標準ＩＯセルＡ、Ｂのどちらかが破壊されている場合には、電源起動時にＨレベル→Ｌレベルの切り換わり信号を標準ＩＯセルＡ、Ｂに入力しても、破壊されている標準ＩＯセルＡ、Ｂのどちらかは動作をしないので、ＬＨ検出回路Ｋ１の出力の片方はＬレベルに固定されたままとなる。従ってＡＮＤ回路Ａ２の出力は標準ＩＯセルＥの出力によらず常にＬレベルとなり、ＬＳＩを通常動作させることができない。もちろん、標準ＩＯセルＡ、Ｂが共に破壊されている場合にも、ＡＮＤ回路Ａ２にＬレベルが入力されるので、ＬＳＩは通常動作を行うことは出来ない。
【００４４】
本実施の形態は実施の形態３で説明したような、閾値電圧ＬＬ、絶対最大定格電圧Ｘとなるように設計された特殊ＩＯセルＤ、すなわち図８及び図９のような外部入力と内部出力との関係を持った特殊ＩＯセルＤと組合せて用いることも可能である。図１２はこのような場合のテストモード設定回路及び通常動作に用いられるＩＯセルＥの構成例を示した図である。実施の形態３においては、ランダムアクセスが行われると特殊ＩＯセルＤが破壊される。よって特殊ＩＯセルＤの出力をＬＨ検出回路Ｋ１の入力とし、ＬＨ検出回路Ｋ１の出力は２入力ＡＮＤ回路Ａ３に入力される。この場合、電源起動時に、通常動作に用いられる仕様書記載Ｈレベルの電圧を一度降圧して、特殊ＩＯセルＤの内部出力がＬレベル→Ｈレベルと切り換わるような切り換わり信号を特殊ＩＯセルＤに入力する。以降は上述のように動作を行い、特殊ＩＯセルＤが破壊されていれば、ＬＳＩは通常動作を行うことも出来ない。
【００４５】
本実施の形態においては、テストモードへの設定に用いられるＩＯセルがテスト専用ＩＯセルとして設けられているような場合にも、一度不正アクセスを試み、破壊されたＬＳＩは動作不能となり、セキュリティはより強固なものとなる。
【００４６】
なお、上記全ての実施の形態において、特殊ＩＯセルの数は１個に限定されるものではなく、いくつでも構わない。本発明においては、通常の仕様書記載Ｈレベルの入力ではＨレベルの出力をしない特殊ＩＯセルを設けたことが重要であり、仮にテストモード設定回路に用いる全てのＩＯセルを特殊ＩＯセルで設けても良いが、複数種類のＩＯセルを用いてテストモード設定回路を構成する方がよりセキュリティは高まる。例えば、実施の形態１における特殊ＩＯセル、実施の形態３における特殊ＩＯセル、標準ＩＯセルの３種類のＩＯセルを設けることによりセキュリティはさらに高まる。
【００４７】
又、上記全ての実施の形態において、テストモード設定回路内で用いられる論理回路はＡＮＤ回路に限られるものではなく、特殊ＩＯセルの内部出力がＨレベルのときにテストモードへ設定されるものであれば、どのような入力の組合せでテストモードへと設定されるものであっても構わない。
【００４８】
また、テストモード設定回路に用いられる標準ＩＯセルがテスト専用ＩＯセルであるか、通常動作に併用されるものであるかは、どちらでも良く、どちらの場合においても本発明は効果を発揮する。
【００４９】
【発明の効果】
以上のように本発明によれば、仕様書記載Ｌレベル、Ｈレベルを用いたランダムアクセスによってはＬＳＩに不正アクセスを行うことが出来ない。又、ランダムアクセスが行われた場合には、ＩＯセルを破壊し、ＬＳＩを２度とテストモードに設定できないようにすることも可能である。さらに、ＬＳＩを通常動作も行わないようにすることも可能である。これによって、ＬＳＩ内部に格納されている、秘密データ（鍵、ＩＤデータ等）のセキュリティレベルの向上とテストモード設定用の内部回路の削減が可能となり、今後のネットワーク社会における、データ転送に非常に有効である。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る特殊ＩＯセルＤの電圧特性（外部入力−内部出力）を示した図
【図２】本発明の実施の形態１に係る特殊ＩＯセルの動作モード表を示した図
【図３】本発明の実施の形態１に係るテストモード設定回路の例を示した図
【図４】本発明の実施の形態１におけるテストモード設定動作表を示した図
【図５】本発明の実施の形態２に係る特殊ＩＯセルＤの電圧特性（外部入力−内部出力）を示した図
【図６】本発明の実施の形態２に係る特殊ＩＯセルの動作モード表を示した図
【図７】本発明の実施の形態２におけるテストモード設定動作表を示した図
【図８】本発明の実施の形態３に係る特殊ＩＯセルＤの電圧特性（外部入力−内部出力）を示した図
【図９】本発明の実施の形態３に係る特殊ＩＯセルの動作モード表を示した図
【図１０】本発明の実施の形態３におけるテストモード設定動作表を示した図
【図１１】本発明の実施の形態４に係るテストモード設定回路及び通常動作に用いる標準ＩＯセルＥの例を示した図
【図１２】本発明の実施の形態４に係るテストモード設定回路及び通常動作に用いる標準ＩＯセルＥの例を示した図
【図１３】ＩＯセル記号を示した図
【図１４】標準ＩＯセルの電圧特性（外部入力−内部出力）を示した図
【図１５】標準ＩＯセルの動作モード表を示した図
【図１６】従来におけるテストモード設定回路の例を示した図
【図１７】従来におけるテストモード設定動作表を示した図
【符号の説明】
Ａ、Ｂ　テストモードへの設定に用いられる標準ＩＯセル
Ｄ　特殊ＩＯセル
Ｅ　通常動作に用いられる標準ＩＯセル
Ａ１　３入力ＡＮＤ回路
Ｋ１　ＬＨ検出回路
Ａ２　３入力ＡＮＤ回路
Ａ３　２入力ＡＮＤ回路
【図１】
2004085423.tif 000003
【図２】
2004085423.tif 000004
【図３】
2004085423.tif 000005
【図４】
2004085423.tif 000006
【図５】
2004085423.tif 000007
【図６】
2004085423.tif 000008
【図７】
2004085423.tif 000009
【図８】
2004085423.tif 000010
【図９】
2004085423.tif 000011
【図１０】
2004085423.tif 000012
【図１１】
2004085423.tif 000013
【図１２】
2004085423.tif 000014
【図１３】
2004085423.tif 000015
【図１４】
2004085423.tif 000016
【図１５】
2004085423.tif 000017
【図１６】
2004085423.tif 000018
【図１７】
2004085423.tif 000019