(57)【要約】【課題】電界効果トランジスタ素子を具備する半導体装置において、電界効果トランジスタ素子内部の電荷が電界効果トランジスタ素子外部に漏出することにより、かかる電界効果トランジスタ素子を具備した半導体装置の特性低下が生じることを防止可能とした半導体装置を提供する。【解決手段】電界効果トランジスタ素子の内部から外部への電荷の移動を防止すべく電圧印加を行って電界を生起するための電極を、電界効果トランジスタ素子に隣設する。また、この電極に電圧を印加しない場合には、この電極を利用して電界効果トランジスタ素子周囲の電位を検出し、検出した電位に基づいて電界効果トランジスタ素子に入力する入力信号を制御する。【選択図】    図１
2004273474.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタ素子を具備する半導体装置において、前記電界効果トランジスタ素子の内部から外部への電荷の移動を防止すべく電圧印加を行って電界を生起するための電極を、前記電界効果トランジスタ素子に隣設したことを特徴とする半導体装置。
【請求項２】
電界効果トランジスタ素子を具備する半導体装置において、
前記電界効果トランジスタ素子に入力する入力信号を前記電界効果トランジスタ素子周囲の電位に基づいて制御すべく前記電位を検出するための電極を、前記電界効果トランジスタ素子に隣設したことを特徴とする半導体装置。
【請求項３】
電界効果トランジスタ素子と機能素子とを具備する半導体装置において、
前記電界効果トランジスタ素子の内部から外部への電荷の移動を防止すべく電圧印加を行って電界を生起するための電極であって、この電極に電圧を印加しない場合には、前記電界効果トランジスタ素子に入力する入力信号を前記電界効果トランジスタ素子周囲の電位に基づいて制御すべく前記電位を検出するための前記電極を、前記電界効果トランジスタ素子と前記機能素子との間に設けたことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関するものであり、特に、電界効果トランジスタ素子を具備する半導体装置に関するものである。
【０００２】
【従来の技術】
従来、図２に示すように、ガリウム・ヒ素（ＧａＡｓ）の化合物半導体からなる半導体基板１００に、ソース領域２００とドレイン領域３００とゲート領域４００とを設けて形成した電界効果トランジスタ素子５００（以下、「ＦＥＴ素子」という）と、不純物の拡散によって形成した抵抗素子である拡散抵抗素子６００等の機能素子を形成した半導体装置が知られている。
【０００３】
かかる半導体装置では、所定の動作をさせるべく、ＦＥＴ素子５００のゲート電極４００ａに所要のゲート電圧を印加するとともに、拡散抵抗素子６００の電極６００ａに所要の電圧を印加した場合に、ＦＥＴ素子５００のゲート電極４００ａと拡散抵抗素子６００の電極６００ａとの間に所定の電位差が生じることがあり、この電位差に基づいて生起される電界によってＦＥＴ素子５００のゲート領域４００で生起した正孔７００がＦＥＴ素子５００から漏出して移動し、半導体装置の性能低下を招くおそれがあった。
【０００４】
そこで、このようにＦＥＴ素子５００と拡散抵抗素子６００等の機能素子とによって形成された電界によって、ＦＥＴ素子５００内部の電荷をＦＥＴ素子５００の外部へと誘引するおそれのある場合には、ＦＥＴ素子５００と機能素子とをできるだけ離隔して設けることにより生起される電界の強さをできるだけ小さくし、ＦＥＴ素子５００の内部から外部への電荷の移動を防止していた。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＦＥＴ素子と機能素子とを離隔させて配設した場合には、半導体装置が大型化するという問題があり、半導体装置において要求される高集積化及び小型化の要求を満たすことが困難となっていた。そこで、半導体装置の高集積化及び小型化の要求を満たすべく、可能な範囲で機能素子をＦＥＴ素子に近接させると、ＦＥＴ素子から機能素子への正孔の移動を完全に防止することが困難となって、半導体装置の性能低下を解消できなくなるおそれがあった。
【０００６】
そこで、本発明者は、ＦＥＴ素子から機能素子への正孔の移動を完全に防止する手段を開発すべく研究を行い、本発明を成すに至ったものである。
【０００７】
【課題を解決するための手段】
本発明の半導体装置では、電界効果トランジスタ素子を具備する半導体装置において、電界効果トランジスタ素子の内部から外部への電荷の移動を防止すべく電圧印加を行って電界を生起するための電極を、電界効果トランジスタ素子に隣設した。
【０００８】
また、本発明の半導体装置では、電界効果トランジスタ素子を具備する半導体装置において、電界効果トランジスタ素子に入力する入力信号を電界効果トランジスタ素子周囲の電位に基づいて制御すべく電位を検出するための電極を、電界効果トランジスタ素子に隣設した。
【０００９】
また、本発明の半導体装置では、電界効果トランジスタ素子と機能素子とを具備する半導体装置において、電界効果トランジスタ素子の内部から外部への電荷の移動を防止すべく電圧印加を行って電界を生起するための電極であって、この電極に電圧を印加しない場合には、電界効果トランジスタ素子に入力する入力信号を電界効果トランジスタ素子周囲の電位に基づいて制御すべく電位を検出するための電極を、電界効果トランジスタ素子と機能素子との間に設けた。
【００１０】
【発明の実施の形態】
本発明の半導体装置は、ＦＥＴ素子を具備したものであり、特に、このＦＥＴ素子に電極を隣設しているものである。以下において、説明の便宜上、この電極を隣設電極と呼ぶことにする。
【００１１】
そして、隣設電極には適宜の電圧印加手段によって所定電圧の印加を行うべく構成しており、電圧印加を行うことによりＦＥＴ素子の周囲に所要の電界を形成し、この電界によってＦＥＴ素子の内部からＦＥＴ素子の外部への電荷の移動が生じることを防止している。このように、ＦＥＴ素子の内部からＦＥＴ素子の外部への電荷の移動を防止すべく隣設電極に印加した電圧によって生起した電界を遮蔽電界と呼ぶことにする。隣設電極に印加する電圧の大きさは、ＦＥＴ素子の内部からＦＥＴ素子の外部への電荷の移動を阻止可能な遮蔽電界を生起可能な大きさである。
【００１２】
このように、遮蔽電界を生起するために電圧を印加するための隣設電極をＦＥＴ素子に隣設していることにより、半導体装置内におけるＦＥＴ素子の配置に関して設計上の制限が生じることがなく、半導体装置を小型化できるとともに、集積度を向上させることができる。
【００１３】
しかも、遮蔽電界を形成することによりＦＥＴ素子の内部からＦＥＴ素子の外部への電荷の移動を防止できることによってＦＥＴ素子の特性低下が生じることを防止できるので、かかるＦＥＴ素子を具備した半導体装置の特性が低下することを防止できる。
【００１４】
また、隣設電極は電位検出手段と接続し、ＦＥＴ素子周囲の電位を計測するための電極としても利用している。電位検出手段はさらにＦＥＴ素子に入力する入力信号の制御を行う入力信号制御手段に接続し、隣設電極を用いて検出したＦＥＴ素子周囲の電位に基づいて、ＦＥＴ素子に入力する入力信号を制御すべく構成している。
【００１５】
そして、隣設電極に所要の電圧を印加していない場合には、ＦＥＴ素子に隣接した隣設電極を利用してＦＥＴ素子周囲の電位を比較的正確に検出することができるので、かかる電位に基づいてＦＥＴ素子に入力する入力信号を制御することによって、ＦＥＴ素子を低歪な特性を有する素子とすることができる。したがって、このＦＥＴ素子を具備した半導体装置の特性を向上させることができる。
【００１６】
ＦＥＴ素子に隣設する隣設電極は、ＦＥＴ素子に単に近接させて設けるだけでなく、半導体装置に設けた抵抗素子等の所要の電圧が印加される機能素子と、ＦＥＴ素子との間に設けることが望ましい。すなわち、ＦＥＴ素子のゲート電極に印加した所定電圧と、機能素子に印加した所定電圧との間に生起される電位差にともなう電界の生起を、隣設電極に印加した電圧によって生起した遮蔽電界で確実に防止できるので、ＦＥＴ素子の内部から外部への電荷の移動を完全に防止できる。
【００１７】
したがって、機能素子をＦＥＴ素子に近接させて配置することができるので、半導体装置を小型化できるとともに、集積度を向上させることができる。
【００１８】
なお、機能素子は抵抗素子に限定するものではなく、所要の機能を有する回路素子であって、所要の電位が印可され、ＦＥＴ素子のゲート電極に印加した所定電圧と電位差を生起するものであれば何であってもよい。
【００１９】
以下において、図面に基づいてさらに詳説する。図１は、本発明の一実施例の半導体装置Ａにおける断面拡大模式図である。この半導体装置Ａは、ガリウム・ヒ素（ＧａＡｓ）の化合物半導体からなる半導体基板１を用いて形成している。
【００２０】
まず、半導体基板１のＦＥＴ素子配設領域にイオン注入によって埋め込み領域２を形成し、次いで、ＦＥＴ素子配設領域にイオン注入によってチャネル領域３を形成し、次いで、チャネル領域３の両側にイオン注入によってソース領域４とドレイン領域５とをそれぞれ形成し、さらに、ソース領域４とドレイン領域５との間のチャネル領域３にイオン注入によってゲート領域６を形成している。
【００２１】
そして、ソース領域４、ドレイン領域５、ゲート領域６にそれぞれソース電極４ａ、ドレイン電極５ａ、ゲート電極６ａを形成し、ＦＥＴ素子７を形成している。
【００２２】
また、本実施の形態では、半導体基板１には、機能素子として拡散抵抗素子８を形成している。すなわち、半導体基板１に適宜の抵抗形成用レジストマスク（図示せず）を形成し、この抵抗形成用レジストマスクを用いてイオン注入を行い、抵抗形成用レジストマスクの除去後、注入したイオンを拡散させることにより拡散抵抗領域８ｂを形成している。
【００２３】
この拡散抵抗領域８ｂの形成後、拡散抵抗領域８ｂには拡散抵抗素子電極８ａを形成している。この拡散抵抗素子電極８ａの形成は、ソース電極４ａ、ドレイン電極５ａ、ゲート電極６ａの形成と同時に行ってもよい。なお、拡散抵抗領域８ｂの形成は、ソース領域４、ドレイン領域５、ゲート領域６等の形成前に形成してもよいし、ソース領域４、ドレイン領域５、ゲート領域６等のいずれかの形成時に同時に形成してもよい。
【００２４】
本発明の要部は、上記した半導体基板１において、ＦＥＴ素子７の近隣に隣設電極９ａを設けている点である。特に、ＦＥＴ素子７と機能素子である拡散抵抗素子８との間に隣設電極９ａを設けているものである。
【００２５】
隣設電極９ａは、ソース電極４ａ、ドレイン電極５ａ、ゲート電極６ａの形成時に同時に形成してもよいし、あるいは拡散抵抗素子電極８ａの形成時に同時に形成してもよいし、若しくは全ての電極４ａ，５ａ，６ａ，８ａ，９ａを同時に形成してもよい。
【００２６】
さらに、隣設電極９ａは、所要の配線によって電圧印加回路（図示せず）と接続しており、ＦＥＴ素子７のゲート電極６ａに所定のゲート電圧Ｖｇが印可され、拡散抵抗素子８の拡散抵抗素子電極８ａに所定の抵抗用電圧Ｖｒが印可された場合であって、Ｖｇ＞Ｖｒとなるようなゲート電極６ａに拡散抵抗素子電極８ａよりも高電位が印可された場合に、電圧印加回路が隣設電極９ａに障壁電界形成電圧Ｖを印可すべく構成している。
【００２７】
ここで、電圧印加回路は、Ｖ＞Ｖｇ，Ｖｒとなるように隣設電極９ａに高電位を印加すべく構成している。
【００２８】
すなわち、Ｖｇ＞Ｖｒとなる電位がゲート電極６ａと拡散抵抗素子電極８ａにそれぞれ印可された場合には、図２に示したように、ＦＥＴ素子７内部の電荷（正孔）をＦＥＴ素子７の外部に誘引する電界が形成されるが、その状態で隣設電極９ａに高電位の電圧を印加することによって、図１に示すように、隣設電極９ａからＦＥＴ素子７へ向かって電荷（正孔）を誘引する障壁電界が形成されることにより、ＦＥＴ素子７内部の電荷（正孔）がＦＥＴ素子７の外部に漏出することを防止できる。したがって、ＦＥＴ素子７の特性低下が生じることを防止でき、かかるＦＥＴ素子７を具備した半導体装置Ａの特性が低下することを防止できる。
【００２９】
さらに、隣設電極９ａを設けたことにより、拡散抵抗素子８の配設位置をＦＥＴ素子７からの距離を考慮することなく設定することができるので、隣設電極９ａを介して拡散抵抗素子８をＦＥＴ素子７に近接させることができ、半導体装置Ａを小型化できるとともに、集積度を向上させることができる。
【００３０】
さらに、隣設電極９ａには電圧印加回路だけでなく、所要の配線によって電位検出回路（図示せず）を接続しており、隣設電極９ａに電圧印加回路によって電圧を印加していない場合には、隣設電極９ａにおける電位を計測すべく構成している。
【００３１】
電位検出回路は、ＦＥＴ素子７のゲート電極６ａと接続した入力信号制御回路（図示せず）と接続し、電位検出回路で検出した隣設電極９ａの電位データに基づいてＦＥＴ素子７のゲート電極６ａに入力信号を制御すべく構成している。
【００３２】
すなわち、隣設電極９ａで検出した電位が高くなった場合には、ＦＥＴ素子７のゲート電極６ａの電位を下げるように入力信号の調整を行い、逆に、隣設電極９ａで検出した電位が所定値より低くなった場合には、ＦＥＴ素子７のゲート電極６ａの電位を上げるように入力信号の調整を行うべく構成している。
【００３３】
このように、隣設電極９ａにおいてＦＥＴ素子７の周囲の電位を検出し、検出結果に基づいてＦＥＴ素子７のゲート電極６ａへの入力信号を制御することによって、ＦＥＴ素子７を低歪な特性を有する素子とすることができる。したがって、かかるＦＥＴ素子７を具備した半導体装置Ａの特性を向上させることができる。
【００３４】
上記した実施の形態では、電荷を正孔として説明しているが、ＦＥＴ素子７の極性によっては電荷が電子であってもよく、その場合には、ＦＥＴ素子７のゲート電極６ａに印加するゲート電圧Ｖｇ、拡散抵抗素子８の拡散抵抗素子電極８ａに印加する抵抗用電圧Ｖｒ、隣設電極９ａに印加する障壁電界形成電圧Ｖの大小関係が反転するだけである。
【００３５】
【発明の効果】
請求項１記載の発明によれば、ＦＥＴ素子を具備する半導体装置において、ＦＥＴ素子の内部から外部への電荷の移動を防止すべく電圧印加を行って電界を生起するための電極を、ＦＥＴ素子に隣設したことによって、この電極に所要の電圧を印加することによりＦＥＴ素子内部の電荷がＦＥＴ外部に誘引する電界の生起を防止することができ、このＦＥＴ素子を具備した半導体装置に特性低下が生じることを防止できる。したがって、半導体装置におけるＦＥＴ素子の配置に関して制限が生じることがなく、半導体装置を小型化できるとともに、集積度を向上させることができる。
【００３６】
請求項２記載の発明によれば、ＦＥＴ素子を具備する半導体装置において、ＦＥＴ素子に入力する入力信号をこのＦＥＴ素子周囲の電位に基づいて制御すべく電位を検出するための電極を、ＦＥＴ素子に隣設したことによって、この電極で検出した電位に基づいてＦＥＴ素子の入力信号を制御することができるので、かかるＦＥＴ素子を低歪な特性を有する素子とすることができ、このＦＥＴ素子を具備した半導体装置の特性を向上させることができる。
【００３７】
請求項３記載の発明によれば、ＦＥＴ素子と機能素子とを具備する半導体装置において、ＦＥＴ素子の内部から外部への電荷の移動を防止すべく電圧印加を行って電界を生起するための電極であって、この電極に電圧を印加しない場合には、ＦＥＴ素子に入力する入力信号をこのＦＥＴ素子周囲の電位に基づいて制御すべく電位を検出するための電極を、ＦＥＴ素子と機能素子との間に設けたことによって、機能素子をＦＥＴ素子に近接させて配置することができ、半導体装置を小型化できるとともに、集積度を向上させることができる。しかも、ＦＥＴ素子を低歪な特性を有する素子とすることができ、このＦＥＴ素子を具備した半導体装置の特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の断面拡大模式図である。
【図２】従来の半導体装置の断面拡大模式図である。
【符号の説明】
Ａ  半導体装置
１  半導体基板
２  埋め込み領域
３  チャネル領域
４  ソース領域
４ａ  ソース電極
５  ドレイン領域
５ａ  ドレイン電極
６  ゲート領域
６ａ  ゲート電極
７  ＦＥＴ素子
８  拡散抵抗素子
８ａ  拡散抵抗素子電極
８ｂ  拡散抵抗領域
９ａ  隣設電極
【図１】
2004273474.tif 000003
【図２】
2004273474.tif 000004