(57)【要約】【課題】簡易な構成で温度を検出することができる半導体集積回路を提供することである。【解決手段】クロック分周回路１は、分周クロックを出力する。遅延回路８５は、少なくとも１つのインバータからなり、分周クロックを遅延させた遅延分周クロックを出力する。ＥＸＯＲ回路４は、分周クロックと、遅延分周クロックとが入力される。パルス幅測定回路５は、論理回路の出力信号が入力される積分回路と、積分回路の出力信号が入力されるシュミットトリガ回路とを含む。シュミットトリガ回路のトリガ電位が所定のパルス幅に応じた値に設定されているので、パルス幅測定回路５は、論理回路の出力信号のパルス幅が所定値以上のときにアサートとなる信号を出力する。ラッチ回路６は、パルス幅測定回路５の出力信号をラッチする。【選択図】        図２
2004273660.tif 000002
【特許請求の範囲】
【請求項１】
温度検出回路を備えた半導体集積回路であって、
前記温度検出回路は、
少なくとも１つの立ち上がりまたは立ち下がり部分を有する第１の信号を出力する信号出力回路と、
少なくとも１つのインバータからなり、前記第１の信号を遅延させた遅延信号を出力する遅延回路と、
前記第１の信号と、前記遅延信号とが入力される論理回路と、
前記論理回路の出力信号のパルス幅が、検出したい温度に対応する所定のパルス幅以上のときにアサートとなる信号を出力するパルス幅測定回路と、
前記パルス幅測定回路の出力信号をラッチするラッチ回路とを備え、
前記パルス幅測定回路は、前記論理回路の出力信号が入力される積分回路と、前記積分回路の出力信号が入力されるシュミットトリガ回路とを含み、前記シュミットトリガ回路のトリガ電位が前記所定のパルス幅に応じた値に設定されている、半導体集積回路。
【請求項２】
前記遅延回路は、半導体集積回路の外部に配置されている、請求項１記載の半導体集積回路。
【請求項３】
前記パルス幅測定回路は、半導体集積回路の外部に配置されている、請求項１記載の半導体集積回路。
【請求項４】
温度検出回路を備えた半導体集積回路であって、
前記温度検出回路は、
少なくとも１つの立ち上がりまたは立ち下がり部分を有する第１の信号を出力する信号出力回路と、
少なくとも１つのインバータからなり、前記第１の信号を遅延させた遅延信号を出力する遅延回路と、
前記第１の信号と、前記遅延信号とが入力される論理回路と、
前記論理回路の出力信号のパルス幅に応じたデジタル値を温度を示すデータとして出力するデジタルフィルタとを備えた半導体集積回路。
【請求項５】
温度検出回路を備えた半導体集積回路であって、
前記温度検出回路は、
少なくとも１つの立ち上がりまたは立ち下がり部分を有する第１の信号を出力する信号出力回路と、
各々が、少なくとも１つのインバータからなり、前記第１の信号を遅延させた遅延信号を出力する、直列に接続された複数個の遅延回路と、
各々が、対応する前記遅延回路から出力される前記遅延信号と、前記第１の信号とを受ける複数個の論理回路と、
各々が、対応する前記論理回路の出力信号のパルス幅が、検出したい温度に対応する所定のパルス幅以上のときにアサートとなる信号を出力する複数個のパルス幅測定回路と、
各々が、対応する前記パルス幅測定回路の出力信号をラッチする複数個のラッチ回路と、
前記複数個のラッチ回路のラッチ信号の論理値をカウントして、当該カウント値に応じたデータを温度を示すデータとして出力する温度特定回路を備えた半導体集積回路。
【請求項６】
温度検出回路を備えた半導体集積回路であって、
前記温度検出回路は、
少なくとも１つの立ち上がりまたは立ち下がり部分を有する第１の信号を出力する信号出力回路と、
各々が、少なくとも１つのインバータからなり、前記第１の信号を遅延させた遅延信号を出力する、直列に接続された複数個の遅延回路と、
各々が、対応する前記遅延回路から出力される前記遅延信号を受ける複数個のスイッチと、
前記第１の信号と、前記複数個のスイッチのうち、導通しているスイッチから出力される前記遅延信号とが入力される論理回路と、
前記論理回路の出力信号のパルス幅が、検出したい温度に対応する所定のパルス幅のときにアサートとなる信号を出力するパルス幅測定回路と、
前記パルス幅測定回路の出力信号をラッチするラッチ回路と、
前記複数個のスイッチのうち、前記複数個の遅延回路のうち前段に位置する遅延回路に対応するスイッチから、当該スイッチのみを順次導通させ、前記アサートとなるラッチ信号が最初に検出されたスイッチの番号に応じたデータを温度を示すデータとして出力する温度特定回路とを備えた半導体集積回路。
【請求項７】
前記半導体集積回路は、さらに、
前記温度を示すデータをシリアルデータにして出力するＵＡＲＴ回路を含む、請求項１、４、５、および６のいずれか１項に記載の半導体集積回路。
【請求項８】
前記半導体集積回路は、さらに、
前記温度を示すデータが所定値以上のときに、内部の回路の状態を初期状態にもどす制御回路を含む、請求項１、４、５、および６のいずれか１項に記載の半導体集積回路。
【請求項９】
前記半導体集積回路は、さらに
前記温度を示すデータが所定値以上のときに、内部の回路に割込み処理を実行させる制御回路を含む、請求項１、４、５、および６のいずれか１項に記載の半導体集積回路。
【請求項１０】
前記半導体集積回路は、
前記温度を示すデータが所定値以上のときに、内部クロックを低周波数にする制御回路を含む、請求項１、４、５、および６のいずれか１項に記載の半導体集積回路。
【請求項１１】
前記半導体集積回路は、
前記温度を示すデータが所定値以上のときに、内部電源電位を低電位にする制御回路を含む、請求項１、４、５、および６のいずれか１項に記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に関し、特に、半導体集積回路の温度検出技術、または当該温度検出に基づく制御技術に関する。
【０００２】
【従来の技術】
半導体集積回路では、温度変化によりトランジスタなどの駆動能力が低下するため、性能が劣化するという問題がある。
【０００３】
これに対して、特許文献１では、インバータの伝送遅延時間が温度変化により変化することを利用した温度検出回路が開示されている。
【０００４】
これによって、半導体集積回路の内部の温度を検出することができる。
【０００５】
【特許文献１】
特開平７−２４９７３９号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載されている温度検出回路は、複数個のトランスミッションゲートを接続して構成されるものなので、その構成が複雑である。
【０００７】
また、特許文献１に記載されている温度検出回路では、検知する温度の範囲を複数個のうちから選択できるようにするためには、特許文献１の図４に示されるように、複数のルートに対してインバータを設けている。しかしながら、検知する温度の範囲を選択すると、選択した温度の範囲に対応するルートが選択されて、そのルート内のインバータが使われるが、その他のルート内のインバータは、無用である。つまり、このような冗長性のため、回路の規模が大きくなる。
【０００８】
それゆえに、本発明の目的は、簡易な構成で温度を検出することができる半導体集積回路を提供することである。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、この発明に係わる半導体集積回路は、温度検出回路を備えた半導体集積回路であって、温度検出回路は、少なくとも１つの立ち上がりまたは立ち下がり部分を有する第１の信号を出力する信号出力回路と、複数段のインバータからなり、第１の信号を遅延させた遅延信号を出力する遅延回路と、第１の信号と、遅延信号とが入力される論理回路と、論理回路の出力信号のパルス幅が、検出したい温度に対応する所定のパルス幅以上のときにアサートとなる信号を出力するパルス幅測定回路と、パルス幅測定回路の出力信号をラッチするラッチ回路とを備え、パルス幅測定回路は、論理回路の出力信号が入力される積分回路と、積分回路の出力信号が入力されるシュミットトリガ回路とを含み、シュミットトリガ回路のトリガ電位が所定のパルス幅に応じた値に設定されている。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１１】
＜第１の実施形態＞
本実施の形態は、簡易な構成の温度検出回路を含むマイクロコンピュータに関する。
【００１２】
図１は、第１の実施形態に係るマイクロコンピュータの構成を示す。同図を参照して、このマイクロコンピュータ２２は、温度検出回路２１ａと、レジスタ（ＲＥＧ）１０とを含む。なお、図示しないが、マイクロコンピュータ２２は、これら以外にも、ＣＰＵなど用途に応じた構成要素を含む。
【００１３】
図２は、第１の実施形態に係る温度検出回路２１ａの構成を示す。同図を参照して、この温度検出回路２１ａは、クロック分周回路１と、遅延回路８５と、ＥＸＯＲ回路４と、パルス幅測定回路５と、ラッチ回路（ＬＡＴ）６とを含む。
【００１４】
クロック分周回路１は、温度検出回路２１ａの外部から供給される外部クロックを分周して、分周クロックを出力する。
【００１５】
遅延回路８５は、インバータ２および３からなる。クロック分周回路１より出力された分周クロックは、これらのインバータを通過することによって遅延し、遅延回路８５から遅延分周クロックが出力される。
【００１６】
ＥＸＯＲ回路４は、クロック分周回路１から出力される分周クロックと、遅延回路８５から出力される遅延分周クロックとのＥＸＯＲ（ＥＸｃｌｕｓｉｖｅ  ＯＲ）演算を行ない、演算結果を出力する。
【００１７】
パルス幅測定回路５は、ＥＸＯＲ回路４から出力される出力信号のパルスの幅が所定値以上のときに、「Ｈ」レベル（アサート）の信号を出力し、出力信号のパルスの幅が所定値未満のときに、「Ｌ」レベル（ネゲート）の信号を出力する。
【００１８】
図３は、パルス幅測定回路５の構成を示す。同図を参照して、ＥＸＯＲ回路４から出力された出力信号は、抵抗ＲとコンデンサＣからなるＣＲ積分回路によって、波形が鈍らせられる。ＣＭＯＳインバータＣＭ１の閾値電位Ｖｔｈ１は、トリガ電位であり、ＣＭＯＳインバータＣＭ２の閾値電位Ｖｔｈ２よりも大きいとする。
【００１９】
Ｓ１点の電位が閾値Ｖｔｈ１よりも大きいときには、ＣＭＯＳインバータＣＭ１とＣＭＯＳインバータＣＭ２の出力電位は、いずれも「Ｌ」レベルとなる。このときには、ＰＭＯＳトランジスタＰ３がオンとなり、ＮＭＯＳトランジスタＮ３がオフとなるので、Ｓ２点の電位は、「Ｈ」レベルとなる。
【００２０】
その後、Ｓ１点の電位がＶｔｈ１以下となったときには、ＣＭＯＳインバータＣＭ１の出力電位は、「Ｈ」レベルとなるが、ＣＭＯＳインバータＣＭ２の出力電位は、「Ｌ」レベルのままである。このときには、ＰＭＯＳトランジスタＰ３がオフとなるが、ＮＭＯＳトランジスタＮ３はオフのままなので、Ｓ２点の電位は、「Ｈ」レベルのままである。
【００２１】
その後、Ｓ１点の電位がＶｔｈ２以下となったときには、ＣＭＯＳインバータＣＭ１とＣＭＯＳインバータＣＭ２の出力電位は、いずれも「Ｈ」レベルとなる。このときには、ＰＭＯＳトランジスタＰ３がオフとなり、ＮＭＯＳトランジスタＮ３がオンとなるので、Ｓ２点の電位は、「Ｌ」レベルとなる。
【００２２】
２つのインバータＩＶ１，ＩＶ２からなる双安定回路１２０は、Ｓ２点の電位を保持するとともに、ラッチ回路６へ出力する。
【００２３】
以上のように、パルス幅測定回路５は、入力信号に対して、値が増加するときと、減少するときとで、基準となる閾値電圧が異なるヒステリシス特性を有する。ＣＭＯＳインバータＣＭ１の閾値電位Ｖｔｈ１、つまり、トリガ電位は、ＥＸＯＲ回路４から出力された出力信号のパルスの幅が所定のパルス幅以上のときに、双安定回路１２０が「Ｈ」を出力し、ＥＸＯＲ回路４から出力された出力信号のパルスの幅が所定のパルス幅未満のときに、双安定回路１２０が「Ｌ」を出力するように設定されている。
【００２４】
図４（ａ）は、温度変化が小さいときの各信号または電位の変化を示す。
クロック分周回路１からは、同図（１）に示すように分周クロックが出力される。
【００２５】
遅延回路８５からは、同図（２）に示すような遅延分周クロックが出力される。温度変化が小さいので、遅延時間Δｔａは小さい。
【００２６】
ＥＸＯＲ回路４からは、同図（３）に示すような出力信号が出力される。遅延時間Δｔａが小さいので、出力信号のパルスの幅Ｗａは小さい。
【００２７】
パルス幅測定回路５内の、ＣＲ積分回路によって、ＥＸＯＲ回路４の出力信号のパルスの波形が鈍らされた結果、パルス幅測定回路５のＳ１点の電位は、同図（４）に示すような電位となる。出力信号のパルスの幅Ｗａが小さいので、Ｓ１点の最大電位ＭａｘＶａは低く、この最大電位ＭａｘＶａは、トリガ電位であるＣＭＯＳインバータＣＭ１の閾値電位Ｖｔｈ１に届かない。
【００２８】
パルス幅測定回路５からは、同図（５）に示すような信号が出力される。Ｓ１点の最大電位ＭａｘＶａが、ＣＭＯＳインバータＣＭ１の閾値電位Ｖｔｈ１以下なので、パルス幅測定回路５は、「Ｌ」レベルを出力する。
【００２９】
図４（ｂ）は、温度変化が大きいときの各信号または電位の変化を示す。
クロック分周回路１からは、同図（１）に示すように分周クロックが出力される。
【００３０】
遅延回路８５からは、同図（２）に示すような遅延分周クロックが出力される。温度変化が大きいので、遅延時間Δｔｂは大きい。
【００３１】
ＥＸＯＲ回路４からは、同図（３）に示すような出力信号が出力される。遅延時間Δｔｂが大きいので、出力信号のパルスの幅Ｗｂは大きい。
【００３２】
パルス幅測定回路５内の、ＣＲ積分回路によって、ＥＸＯＲ回路４の出力パルスの波形が鈍らされた結果、パルス幅測定回路５のＳ１点の電位は、同図（４）に示すような電位となる。出力信号のパルスの幅Ｗｂが大きいので、Ｓ１点の最大電位ＭａｘＶｂは高く、この最大電位ＭａｘＶｂは、トリガ電位であるＣＭＯＳインバータＣＭ１の閾値電位Ｖｔｈ１を越える。
【００３３】
パルス幅測定回路５からは、同図（５）に示すような信号が出力される。パルス幅測定回路５のヒステリシス特性より、Ｓ１点の電位が、ＣＭＯＳインバータＣＭ１の閾値電位Ｖｔｈ１を越えた後、ＣＭＯＳインバータＣＭ２の閾値電位Ｖｔｈ２よりも小さくなるまでの間、パルス幅測定回路５は、「Ｈ」レベルのパルスを出力する。
【００３４】
ラッチ回路６は、パルス幅測定回路５から「Ｈ」レベルの信号が出力されたときには、「Ｈ」をラッチする。パルス幅測定回路５から「Ｈ」レベルの信号が出力されないとき、つまり、常に「Ｌ」レベルのときには、「Ｌ」をラッチする。
【００３５】
レジスタ１０は、ラッチ信号を保持する。レジスタ１０内のラッチ信号は、図示しない読出し信号に応答して、出力端子を介して外部へパラレルに出力される。これによって、外部の周辺回路にマイクロコンピュータ内部の温度を通知したり、外部の表示回路で温度を表示したりすることができる。外部の周辺回路では、高温を検出すると、冷却装置を駆動させ、低温を検出すると、ヒータを駆動させるようなことが可能となる。また、外部の周辺回路では、フェイルセーフ機能として、動作温度範囲の広い低級制御回路に切替えることも可能となる。
【００３６】
以上のように、本実施の形態に係るマイクロコンピュータによれば、パルス幅測定回路は、ＣＲ積分回路とシュミットトリガ回路で構成されるので、簡易な構成でマイクロコンユータ内部の温度を検出することができる。
【００３７】
なお、遅延回路は、１例として２つのインバータを含むものとしたが、検出したい温度に合わせた数であってもよい。
【００３８】
＜第２の実施形態＞
本実施の形態は、分周クロックの代りにレジスタからの立ち上がり信号を用いて、温度検出を行なう温度検出回路を含むマイクロコンピュータに関する。
【００３９】
図５は、第２の実施形態に係る温度検出回路の構成を示す。同図を参照して、この温度検出回路２１ｂは、第１の実施形態に係る温度検出回路２１ａにおけるクロック分周回路１の代りに、レジスタ１２を含む。
【００４０】
レジスタ１２は、論理値「１」のデータを保持し、温度を検出するときのみ外部からの制御信号に応答して、立ち上がり信号を出力する。
【００４１】
図６は、各信号または電位の変化を示す。レジスタ１２からは、同図（１）に示すような立ち上がり信号が出力される。遅延回路８５からは、同図（２）に示すような遅延信号が出力される。ＥＸＯＲ回路４からは、同図（３）に示すような出力パルスが出力される。パルス幅測定回路５のＳ１点の電位は、同図（４）に示すような電位となる。パルス幅測定回路５からは、同図（５）に示すような信号が出力される。
【００４２】
以上のように、本実施の形態に係るマイクロコンピュータによれば、温度を検出するときのみ、レジスタ１２、遅延回路８５、パルス幅測定回路５、およびラッチ回路６が動作するので、温度を検出しないときの消費電流を低減することができる。
【００４３】
なお、本実施の形態では、レジスタ１２は、立ち上がり信号を出力するものとしたが、立下がり信号を出力するものであってもよい。
【００４４】
＜第３の実施形態＞
本実施の形態は、遅延回路をマイクロコンピュータの外部に設けた温度検出回路を含むマイクロコンピュータに関する。
【００４５】
図７は、第３の実施形態に係る温度検出回路の構成を示す。同図を参照して、この温度検出回路２１ｃは、マイクロコンピュータの外部に配置される外部回路１５と、マイクロコンピュータの内部に配置される内部回路１５とを含む。
【００４６】
外部回路１６は、遅延回路８５で構成される。
内部回路１５は、クロック分周回路１と、ＥＸＯＲ回路４と、パルス幅測定回路５と、ラッチ回路６とを含む。
【００４７】
外部回路１６と内部回路１５とは、端子１０３および１０４を通じて接続されれる。
【００４８】
遅延回路８５は、端子１０３を通じて送られる分周クロックを遅延させた遅延分周クロックを、端子１０４を通じてＥＸＯＲ回路４に送る。遅延回路８５は、マイクロコンピュータの外部に配置されているので、マイクロコンピュータの外部の温度に応じた遅延量の遅延クロックを出力する。
【００４９】
内部回路１５内のクロック分周回路１、ＥＸＯＲ回路４、パルス幅測定回路５、およびラッチ回路６は、第１の実施形態と同様に動作する。
【００５０】
以上のように、本実施の形態に係るマイクロコンピュータによれば、遅延回路８５をマイクロコンピュータの外部に設けることにしたので、マイクロコンピュータの外部の温度を検出することができるので、マイクロコンピュータ外部の温度に起因するマイクロコンピュータ内部の温度変化を事前に検知することができ、マイクロコンピュータ内部の温度変化が生じる前に、対応処理を行なうことが可能となる。
【００５１】
また、遅延回路８５は、マイクロコンピュータの外部にあるので、外部で遅延回路８５を構成するインバータの数を調整することによって、遅延回路１６による遅延クロックの遅延量を任意の値に設定することができる。
【００５２】
＜第４の実施形態＞
本実施の形態は、パルス幅測定回路をマイクロコンピュータの外部に設けた温度検出回路を含むマイクロコンピュータに関する。
【００５３】
図８は、第４の実施形態に係る温度検出回路の構成を示す。同図を参照して、この温度検出回路２１ｄは、マイクロコンピュータの外部に配置される外部回路９と、マイクロコンピュータの内部に配置される内部回路１８とを含む。
【００５４】
外部回路９は、パルス幅検出回路５で構成される。
内部回路１８は、クロック分周回路１と、遅延回路８５と、ＥＸＯＲ回路４と、パルス幅測定回路５と、ラッチ回路６とを含む。
【００５５】
外部回路９と内部回路１８とは、端子１０１および１０２を通じて接続される。
【００５６】
内部回路１８内のクロック分周回路１、ＥＸＯＲ回路４、遅延回路８５、およびラッチ回路６は、第１の実施形態と同様に動作する。
【００５７】
パルス幅検出回路５は、ＥＸＯＲ回路４から出力されて端子１０１を通じて入力される出力信号のパルスが所定のパルス幅以上のときには、「Ｈ」となり、所定のパルス幅未満のときには、「Ｌ」となるデータを端子１０２を通じてラッチ回路６に出力する。
【００５８】
以上のように、本実施の形態に係るマイクロコンピュータによれば、パルス幅測定回路５をマイクロコンピュータの外部に設けることにしたので、出力信号の値を定める所定のパルス幅を変更することが容易になり、検出すべき温度の範囲を任意の値に容易に設定することができる。
【００５９】
＜第５の実施形態＞
本実施の形態は、デジタルフィルタを用いて温度検出を行なう温度検出回路を含むマイクロコンピュータに関する。
【００６０】
図９は、第５の実施形態に係る温度検出回路の構成を示す。同図を参照して、この温度検出回路２１ｅは、図２に示す第１の実施形態に係る温度検出回路２１ａにおけるパルス幅測定回路５およびラッチ回路６の代りに、デジタルフィルタ１１を含む。
【００６１】
デジタルフィルタ１１は、ＥＸＯＲゲート４から出力される出力信号のパルスの幅をデジタル値に変換して図１のレジスタ１０に出力する。デジタルフィルタ１１によって、パルス幅測定回路と比べて、温度を詳細に検知することができる。
【００６２】
以上のように、本実施の形態に係るマイクロコンピュータによれば、パルス幅測定回路５およびラッチ回路６の代りにデジタルフィルタ１１を用いるので、素子数を少なくすることができるとともに、温度をより詳細に検知することができる。
【００６３】
＜第６の実施形態＞
本実施の形態は、簡易な構成で温度を検出する温度検出回路を含むマイクロコンピュータに関する。
【００６４】
図１０は、第６の実施形態に係る温度検出回路の構成を示す。同図を参照して、この温度検出回路２１ｆは、クロック分周回路１と、複数個の遅延回路８５ａ〜ｎと、複数個のＥＸＯＲ回路４ａ〜ｎと、複数個のパルス幅測定回路５ａ〜ｎと、複数個のラッチ回路（ＬＡＴ）６ａ〜ｎとを含む。これらの各構成要素は、第１の実施形態で説明した構成要素と、同様の構成であり、同様に動作する。
【００６５】
クロック分周回路１は、温度検出回路２１ｇの外部から供給される外部クロックを分周して、分周クロックを出力する。
【００６６】
遅延回路８５ａ〜ｎは、それぞれ、インバータ２および３からなり、直列に接続される。クロック分周回路１より出力された分周クロックは、これらのインバータを通過することによって遅延し、遅延回路８５ａ〜ｎから、それぞれ遅延分周クロックが出力される。
【００６７】
ＥＸＯＲ回路４ａ〜ｎは、それぞれ、遅延回路８５ａ〜ｎに対応して設けられ、クロック分周回路１から出力される分周クロックと、対応する遅延回路８５ａ〜ｎから出力される遅延分周クロックとのＥＸＯＲ（ＥＸｃｌｕｓｉｖｅ  ＯＲ）演算を行ない、演算結果を出力する。
【００６８】
パルス幅測定回路５ａ〜ｎは、それぞれ、対応するＥＸＯＲ回路４から出力される出力信号のパルスの幅が所定値以上のときに、「Ｈ」レベルの信号を出力し、出力信号のパルスの幅が所定値未満のときに、「Ｌ」レベルの信号を出力する。
【００６９】
ラッチ回路６ａ〜ｎは、それぞれ、対応するパルス幅測定回路５ａ〜ｎから「Ｈ」レベルの信号が出力されたときには、「Ｈ」をラッチする。パルス幅測定回路５ａ〜ｎから「Ｈ」レベルの信号が出力されないとき、つまり、常に「Ｌ」レベルのときには、「Ｌ」をラッチする。
【００７０】
図１１は、ラッチ回路６ａ〜ｎにラッチされている信号の値を示す。図１１（ａ）は、温度変化Δｔ１のときに、ラッチ回路６ａ〜ｎにラッチされている信号の値を示し、図１１（ｂ）は、温度変化Δｔ２（＞Δｔ１）のときに、ラッチ回路６ａ〜ｎにラッチされている信号の値を示す。同図に示すように、温度変化が小さいときには、ラッチ信号が「Ｈ」となるラッチ回路は、後段のもの（図１０において右側）に限られる。
【００７１】
これは、温度変化が小さいときには、多数の遅延回路を経て遅延されたときにはじめて、パルス幅測定回路に入力される信号のパルスの幅が所定値以上となるが、温度変化が大きいときには、少数の遅延回路で遅延されても、パルス幅測定回路に入力される信号のパルスの幅が所定値以上となるからである。
【００７２】
温度特定回路８４は、ラッチ信号の値が「Ｈ」であるラッチ回路の総数をカウントし、このカウント値を温度を示すデータとして図１に示すレジスタ１０に格納する。
【００７３】
レジスタ１０に格納されたカウント値は、図示しない読出し信号に応答して、出力端子を介して外部へパラレルに出力される。これによって、外部の周辺回路にマイクロコンピュータ内部の温度を通知したり、外部の表示回路で温度を表示したりすることができる。
【００７４】
以上のように、本実施の形態に係るマイクロコンピュータによれば、冗長部分を有することなく、簡易な構成で、温度を詳細に検知することができる。
【００７５】
なお、本実施の形態では、温度特定回路８４は、ラッチ信号の値が「Ｈ」であるラッチ回路の総数をカウントし、カウント値をレジスタ１０に格納するものとしたが、これに限定するものではない。たとえば、温度特定回路８４は、カウント値と温度との対応を定めた対応表を記憶しておく。この対応表は、カウント値が大きいほど、温度が大きくなるように対応づけられている。温度特定回路８４は、この対応表を参照して、ラッチ信号の値が「Ｈ」であるラッチ回路の総数をカウントし、このカウント値に対応する温度を特定して、この温度をレジスタ１０に格納するものとしてもよい。
【００７６】
＜第７の実施形態＞
本実施の形態は、簡易な構成で温度を検出する温度検出回路を含むマイクロコンピュータに関する。
【００７７】
図１２は、第７の実施形態に係る温度検出回路の構成を示す。同図を参照して、この温度検出回路２１ｇは、クロック分周回路１と、複数個の遅延回路８５ａ〜ｎと、複数個のスイッチ７ａ〜ｎと、ＥＸＯＲ回路４と、パルス幅測定回路５と、ラッチ回路（ＬＡＴ）６とを含む。これらの各構成要素は、第１の実施形態で説明した構成要素と、同様の構成であり、同様に動作する。
【００７８】
クロック分周回路１は、温度検出回路２１ｇの外部から供給される基準クロックを分周して、分周クロックを出力する。
【００７９】
遅延回路８５ａ〜ｎは、それぞれ、インバータ２および３からなり、直列に接続される。クロック分周回路１より出力された分周クロックは、これらのインバータを通過することによって遅延し、遅延回路８５ａ〜ｎから、それぞれ遅延分周クロックが出力される。
【００８０】
複数個のスイッチ７ａ〜ｎは、それぞれ、対応する遅延回路からの遅延分周クロックが入力される。複数個のスイッチ７ａ〜ｎのうち、１つのみが選択されてオンになる。
【００８１】
ＥＸＯＲ回路４には、クロック分周回路１から出力される分周クロックと、オンになっているスイッチを通じて１段または複数段の遅延回路を経て遅延された遅延分周クロックとが入力され、これらのクロックのＥＸＯＲ（ＥＸｃｌｕｓｉｖｅ  ＯＲ）演算を行ない、演算結果を出力する。
【００８２】
どのスイッチがオンになったかに応じて、ＥＸＯＲ回路４に入力される遅延分周クロックの遅延時間が変化し、その結果、ＥＸＯＲ回路４から出力される出力信号のパルスの幅が変化する。
【００８３】
パルス幅測定回路５は、ＥＸＯＲ回路４から出力される出力パルスの幅が所定値以上のときに、「Ｈ」レベルの信号を出力し、出力パルスの幅が所定値未満のときに、「Ｌ」レベルの信号を出力する。
【００８４】
ラッチ回路６は、パルス幅測定回路５から「Ｈ」レベルの信号が出力されたときには、「Ｈ」をラッチする。パルス幅測定回路５から「Ｈ」レベルの信号が出力されないとき、つまり、常に「Ｌ」レベルのときには、「Ｌ」をラッチする。
【００８５】
温度特定回路８６は、図１２において左側のスイッチから順次オンにし、（その他のスイッチをオフにする）にし、ラッチ回路６でラッチされた信号がはじめて「Ｈ」となったときに、そのときにオンになっているスイッチの番号を特定し、当該スイッチ番号を温度を示すデータとして図１のレジスタ１０に格納する。
【００８６】
以上のように、本実施の形態に係るマイクロコンピュータによれば、冗長部分を有することなく、簡易な構成で、温度を詳細に検知することができる。
【００８７】
なお、本実施の形態では、温度特定回路８６は、ラッチ信号の値がはじめて「Ｈ」となったときに、オンになっているスイッチの番号をレジスタ１０に格納するものとしたが、これに限定するものではない。たとえば、温度特定回路８６は、スイッチ番号と温度との対応を定めた対応表を記憶しておく。この対応表は、図１２において左側にあるスイッチのスイッチ番号ほど、温度が大きくなるように対応づけられている。温度特定回路８６は、この対応表を参照して、ラッチ信号の値がはじめて「Ｈ」となったときに、オンになっているスイッチ番号を特定し、このスイッチ番号に対応する温度を特定して、この温度をレジスタ１０に格納するものとしてもよい。
【００８８】
＜第８の実施形態＞
本実施の形態は、周辺機器へ温度を通知するマイクロコンピュータに関する。
【００８９】
図１３は、第８の実施形態に係るマイクロコンピュータの構成を示す。同図を参照して、このマイクロコンピュータ３２は、第７の実施形態に係る温度検出回路２１ｇと、レジスタ１０と、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｅｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ）回路２３とを含む。
【００９０】
ＵＡＲＴ回路２３は、レジスタ１０からパラレルに送られてくる温度データをシルアルデータに変換して、出力端子９１から外部の周辺機器へ出力する。
【００９１】
以上のように、本実施の形態に係るマイクロコンピュータによれば、シリアル通信によって、データのやりとりを行なう周辺機器に温度を通知することができる。
【００９２】
なお、本実施の形態では、温度検出回路として第７の実施形態に係る温度検出回路を用いたが、これに限定するものではなく、第１〜第６の実施形態に係る温度検出回路であってもよい。
【００９３】
＜第９の実施形態＞
本実施の形態は、温度が所定値以上のときに、リセット処理を行なうマイクロコンピュータに関する。
【００９４】
図１４は、第９の実施形態に係るマイクロコンピュータの構成を示す。同図を参照して、このマイクロコンピュータ４２は、第７の実施形態に係る温度検出回路２１ｇと、リセット制御回路１９とを含む。
【００９５】
リセット制御回路１９は、温度検出回路２１ｇから送られてくる信号のレベルが所定レベル以上となったときには、マイクロコンピュータによる正常な動作が期待できないので、マイクロコンピュータ内の各回路にリセット信号を送り、各回路の状態を初期状態にもどさせる。
【００９６】
以上のように、本実施の形態に係るマイクロコンピュータによれば、マイクロコンピュータの動作保証温度を越える温度が検出された場合に、マイクロコンピュータは正常に動作していない蓋然性が高いので、マイクロコンピュータ内の各回路をリセットさせることで、各回路の状態を初期状態にもどさせることができる。
【００９７】
なお、本実施の形態では、温度検出回路として第７の実施形態に係る温度検出回路を用いたが、これに限定するものではなく、第１〜第６の実施形態に係る温度検出回路であってもよい。
【００９８】
＜第１０の実施形態＞
本実施の形態は、温度が所定値以上のときに、割込み処理を行なうマイクロコンピュータに関する。
【００９９】
図１５は、第１０の実施形態に係るマイクロコンピュータの構成を示す。同図を参照して、このマイクロコンピュータ５２は、第７の実施形態に係る温度検出回路２１ｇと、割込み制御回路２０と、ＣＰＵ９７とを含む。
【０１００】
割込み制御回路２０は、温度検出回路２１ｇから送られてくる信号のレベルが所定レベル以上となったときには、マイクロコンピュータによる正常な動作が期待できないので、マイクロコンピュータ内のＣＰＵ９７に割込み信号を送り、ＣＰＵ９７に割込み処理を行なわせる。
【０１０１】
マイクロコンピュータ内のＣＰＵ９７では、割込み信号を受けると、実行中のプログラムを終了するとともに、プログラムの実行を中止した旨のメッセージを表示する終了メッセージ表示プログラムを実行する。
【０１０２】
以上のように、本実施の形態に係るマイクロコンピュータによれば、マイクロコンピュータの動作保証温度を越える温度が検出された場合に、マイクロコンピュータは正常に動作していない蓋然性が高いので、ＣＰＵに、割込み処理を行なわせることができる。
【０１０３】
なお、本実施の形態では、ＣＰＵは、割込み信号を受けると、実行中のプログラムを終了し、および終了メッセージ表示プログラムを実行したが、これに限定するのものではない。たとえば、内部電源回路に割込み処理信号を送り、内部電源回路では、割込み信号を受けると、電源をオフにするものとしてもよい。あるいは、クロック分周回路に割込み信号を送り、クロック分周回路では、割込み信号を受けると、分周比を低周波数のクロックを出力するように変更するものとしてもよい。
【０１０４】
なお、本実施の形態では、温度検出回路として第７の実施形態に係る温度検出回路を用いたが、これに限定するものではなく、第１〜第６の実施形態に係る温度検出回路であってもよい。
【０１０５】
＜第１１の実施形態＞
本実施の形態は、温度検出回路による検出結果に応じて、動作クロックを制御するマイクロコンピュータに関する。
【０１０６】
図１６は、第１１の実施形態に係るマイクロコンピュータの構成を示す。同図を参照して、このマイクロコンピュータ６２は、第７の実施形態に係る温度検出回路２１ｇと、クロック分周回路９５と、分周制御回路２４とを含む。
【０１０７】
分周制御回路２４は、温度検出回路２１ｇから送られてくる温度データに応じた分周比をクロック分周回路９５へ出力する。すなわち、分周制御回路２４は、温度変化Δｔが０≦Δｔ＜αのときには、分周比１を出力し、α≦Δｔ＜βのときには、分周比２を出力し、β≦Δｔ＜γのときには、分周比４を出力する。つまり、温度変化が大きいほど、マイクロコンピュータは、高周波数のクロックで動作させると、動作が不安定になるので、低周波数のクロックで動作させる。
【０１０８】
クロック分周回路９５は、分周制御回路２４からの分周比に基づいて、外部から供給される外部クロックを分周して、分周クロックをマイクロコンピュータの動作クロックとして出力する。
【０１０９】
以上のように、本実施の形態に係るマイクロコンピュータによれば、温度検出回路により検出された温度に応じて、適切な周波数のクロックを動作クロックとして選択することができる。
【０１１０】
なお、クロック分周回路９５の代りに、低速、低消費、ウエイト、またはストップモードに移行させる移行回路を設けるものとしてもよい。
【０１１１】
なお、本実施の形態では、温度検出回路として第７の実施形態に係る温度検出回路を用いたが、これに限定するものではなく、第１〜第６の実施形態に係る温度検出回路であってもよい。
【０１１２】
＜第１２の実施形態＞
本実施の形態は、マイクロコンピュータに関する。
【０１１３】
図１７は、第１２の実施形態に係るマイクロコンピュータの構成を示す。同図を参照して、このマイクロコンピュータ７２は、第７の実施形態に係る温度検出回路２１ｇと、ＶＤＣ（Ｖｏｌｔａｇｅ  Ｄｏｗｎ  Ｃｏｎｖｅｒｔｅｒ）制御回路２５と、ＶＤＣ回路９３とを含む。
【０１１４】
ＶＤＣ回路９３は、ＶＤＣ制御回路２５から電位降下の指示を受けたときに、外部電源電位を降下して内部電源電位を生成して出力し、電位降下の指示を受けていないときには、外部電源電位をそのまま内部電源電位として出力する。
【０１１５】
ＶＤＣ制御回路２５は、温度検出回路２１ｇから送られてくる温度データに基づいて、ＶＤＣ回路９３の電位降下を制御する。すなわち、ＶＤＣ制御回路２５は、温度データが所定値以上の温度を示す場合には、消費電流が大きくなり、トランジスタに過電流が流れて、トランジスタが破壊されることがあるので、ＶＤＣ回路９３に電圧降下を行なわせる。
【０１１６】
以上のように、本実施の形態に係るマイクロコンピュータによれば、温度検出回路により検出された温度が大きいときに、内部電源電位が降下されるので、マイクロコンピュータ内部の回路の破壊を防止することができる。
【０１１７】
なお、本実施の形態では、温度検出回路として第７の実施形態に係る温度検出回路を用いたが、これに限定するものではなく、第１〜第６の実施形態に係る温度検出回路であってもよい。
【０１１８】
なお、第２の実施形態におけるレジスタは、第３〜第７の実施形態において用いることができる。
【０１１９】
また、第３および第４の実施形態における外部回路と内部回路の分離方法は、第２、第５〜第７の実施形態において用いるものとしてもよい。
【０１２０】
第５の実施形態におけるデジタルフィルタは、第２〜第４の実施形態において用いるものとしてもよい。
【０１２１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１２２】
【発明の効果】
この発明に係わる半導体集積回路によれば、温度検出回路は、少なくとも１つの立ち上がりまたは立ち下がり部分を有する第１の信号を出力する信号出力回路と、複数段のインバータからなり、第１の信号を遅延させた遅延信号を出力する遅延回路と、第１の信号と、遅延信号とが入力される論理回路と、論理回路の出力信号のパルス幅が、検出したい温度に対応する所定のパルス幅以上のときにアサートとなる信号を出力するパルス幅測定回路と、パルス幅測定回路の出力信号をラッチするラッチ回路とを備え、パルス幅測定回路は、論理回路の出力信号が入力される積分回路と、積分回路の出力信号が入力されるシュミットトリガ回路とを含み、シュミットトリガ回路のトリガ電位が所定のパルス幅に応じた値に設定されているので、簡易な構成で温度を検出することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係るマイクロコンピュータの構成を示す図である。
【図２】第１の実施形態に係る温度検出回路の構成を示す図である。
【図３】第１の実施形態に係るパルス幅測定回路の構成を示す図である。
【図４】（ａ）は、温度変化が小さいときの各信号または電位の変化を示す図であり、（ｂ）は、温度変化が大きいときの各信号または電位の変化を示す図である。
【図５】第２の実施形態に係る温度検出回路の構成を示す図である。
【図６】各信号または電位の変化を示す図である。
【図７】第３の実施形態に係る温度検出回路の構成を示す図である。
【図８】第４の実施形態に係る温度検出回路の構成を示す図である。
【図９】第５の実施形態に係る温度検出回路の構成を示す図である。
【図１０】第６の実施形態に係る温度検出回路の構成を示す図である。
【図１１】（ａ）は、温度変化が小さいときにラッチ回路６ａ〜ｎにラッチされている信号の値を示す図であり、（ｂ）は、温度変化が大きいときにラッチ回路６ａ〜ｎにラッチされている信号の値を示す図である。
【図１２】第７の実施形態に係る温度検出回路の構成を示す図である。
【図１３】第８の実施形態に係るマイクロコンピュータの構成を示す図である。
【図１４】第９の実施形態に係るマイクロコンピュータの構成を示す図である。
【図１５】第１０の実施形態に係るマイクロコンピュータの構成を示す図である。
【図１６】第１１の実施形態に係るマイクロコンピュータの構成を示す図である。
【図１７】第１２の実施形態に係るマイクロコンピュータの構成を示す図である。
【符号の説明】
１  クロック分周回路、２，３  インバータ、４，４ａ〜ｎ  ＥＸＯＲ回路、５，５ａ〜ｎ  パルス幅測定回路、６，６ａ〜ｎ  ラッチ回路、７ａ〜ｎ  スイッチ、１０，１２  レジスタ、１１  デジタルフィルタ、１６，８５ａ〜ｎ  遅延回路、１９  リセット制御回路、２０  割込み制御回路、２３  ＵＡＲＴ回路、２４  分周制御回路、２５  ＶＤＣ制御回路、２１ａ，２１ｇ，２１ｂ，２１ｅ，２１ｃ，２１ｄ  温度検出回路、２２，３２，４２，５２，６２，７２  マイクロコンピュータ、８４，８６  温度特定回路、９３  ＶＤＣ回路、９５  クロック分周回路。
【図１】
2004273660.tif 000003
【図２】
2004273660.tif 000004
【図３】
2004273660.tif 000005
【図４】
2004273660.tif 000006
【図５】
2004273660.tif 000007
【図６】
2004273660.tif 000008
【図７】
2004273660.tif 000009
【図８】
2004273660.tif 000010
【図９】
2004273660.tif 000011
【図１０】
2004273660.tif 000012
【図１１】
2004273660.tif 000013
【図１２】
2004273660.tif 000014
【図１３】
2004273660.tif 000015
【図１４】
2004273660.tif 000016
【図１５】
2004273660.tif 000017
【図１６】
2004273660.tif 000018
【図１７】
2004273660.tif 000019