(57)【要約】【課題】アスペクト比が大きい溝に対しても付きまわりが良く、バリア性に優れたバリア膜を有する半導体装置及びその製造方法を提供する。【解決手段】本発明に係る半導体装置は、シリコン基板１の上に形成された第１のエッチングストッパー膜２と、第１のエッチングストッパー膜上に形成された第１の層間絶縁膜３と、第１の層間絶縁膜上に形成された第２のエッチングストッパー膜４と、第２のエッチングストッパー膜上に形成された第２の層間絶縁膜５と、第１の層間絶縁膜及び第１のエッチングストッパー膜に形成された接続孔と、第２の層間絶縁膜及び第２のエッチングストッパー膜に形成され、前記接続孔に繋げられた配線用溝と、前記配線用溝及び前記接続孔それぞれの底面及び内側面に形成された少なくともＩｒを含むバリア膜８と、バリア膜上、前記接続孔内及び前記配線用溝内に形成されたダマシン配線９ａと、を具備する。【選択図】        図１
2004273593.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成された配線用溝と、
前記配線用溝の底面及び内側面に形成された少なくともＩｒを含むバリア膜と、
前記バリア膜上及び前記配線用溝内に形成されたダマシン配線と、
を具備する半導体装置。
【請求項２】
半導体基板の上に形成されたエッチングストッパー膜と、
前記エッチングストッパー膜上に形成された絶縁膜と、
前記絶縁膜及びエッチングストッパー膜に形成された配線用溝と、
前記配線用溝の底面及び内側面に形成された少なくともＩｒを含むバリア膜と、
前記バリア膜上及び前記配線用溝内に形成されたダマシン配線と、
を具備する半導体装置。
【請求項３】
前記絶縁膜が低誘電率材料膜である請求項１又は２に記載の半導体装置。
【請求項４】
半導体基板の上に形成された第１のエッチングストッパー膜と、
前記第１のエッチングストッパー膜上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第２のエッチングストッパー膜と、
前記第２のエッチングストッパー膜上に形成された第２の絶縁膜と、
前記第１の絶縁膜及び第１のエッチングストッパー膜に形成された接続孔と、前記第２の絶縁膜及び第２のエッチングストッパー膜に形成され、前記接続孔に繋げられた配線用溝と、
前記配線用溝及び前記接続孔それぞれの底面及び内側面に形成された少なくともＩｒを含むバリア膜と、
前記バリア膜上、前記接続孔内及び前記配線用溝内に形成されたダマシン配線と、
を具備する半導体装置。
【請求項５】
前記バリア膜と前記ダマシン配線との間に配置されたＴａＮ膜をさらに具備する請求項１〜４のうちのいずれか一項に記載の半導体装置。
【請求項６】
半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成された接続孔と、
前記接続孔の底面及び内側面に形成された少なくともＩｒを含むバリア膜と、
前記バリア膜上及び前記接続孔内に形成された金属プラグと、
を具備する半導体装置。
【請求項７】
前記金属プラグ及び前記絶縁膜の上に形成され、前記金属プラグに電気的に接続された配線をさらに具備する半導体装置。
【請求項８】
前記バリア膜は、Ｉｒ膜、ＩｒＯ２膜又はＩｒ化合物膜からなる単層膜、又は、Ｉｒ膜、ＩｒＯ２膜及びＩｒ化合物膜のうち少なくとも一つの膜を有する積層膜である請求項１〜７のうちのいずれか一項に記載の半導体装置。
【請求項９】
半導体基板の上に第１のエッチングストッパー膜を形成する工程と、
前記第１のエッチングストッパー膜上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２のエッチングストッパー膜を形成する工程と、
前記第２のエッチングストッパー膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜、第２のエッチングストッパー膜及び第１の絶縁膜に接続孔を形成する工程と、
前記第１及び第２のエッチングストッパー膜をストッパーとして前記第２の絶縁膜をエッチングすることにより、該第２の絶縁膜に前記接続孔に繋げられた配線用溝を形成する工程と、
前記接続孔内の第１のエッチングストッパー膜及び前記配線用溝内の第２のエッチングストッパー膜をエッチング除去する工程と、
前記配線用溝及び前記接続孔それぞれの底面及び内側面に少なくともＩｒを含むバリア膜を形成する工程と、
前記バリア膜上、前記接続孔内及び前記配線用溝内にダマシン配線を形成する工程と、
を具備する半導体装置の製造方法。
【請求項１０】
半導体基板の上にエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上に絶縁膜を形成する工程と、
前記エッチングストッパー膜をストッパーとして前記絶縁膜をエッチングすることにより、該絶縁膜に前配線用溝を形成する工程と、
前記配線用溝内のエッチングストッパー膜をエッチング除去する工程と、
前記配線用溝の底面及び内側面に少なくともＩｒを含むバリア膜を形成する工程と、
前記バリア膜上及び前記配線用溝内にダマシン配線を形成する工程と、
を具備する半導体装置の製造方法。
【請求項１１】
半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜に接続孔を形成する工程と、
前記接続孔の底面及び内側面に少なくともＩｒを含むバリア膜を形成する工程と、
前記バリア膜上及び前記接続孔内に金属プラグを形成する工程と、
を具備する半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係わり、特に、アスペクト比が大きい溝に対しても付きまわりが良く、バリア性に優れたバリア膜を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置はＣｕ等を用いたダマシン配線を有するものである。
配線中のＣｕが酸化膜中に拡散するのを防ぐためのバリア膜としてＴａＮ層を配線用溝内にスパッタリングにより形成し、このＴａＮ層上にＣｕシード層をスパッタリングにより形成した後、Ｃｕシード層上に電界メッキ法によりＣｕ層を形成し、このＣｕ層をＣＭＰで研磨することにより、配線用溝内にダマシン配線を形成する。
【０００３】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、配線用溝内のアスペクト比が大きい場合、バリア膜の付きまわりが悪くなることがある。また、ＴａＮ層のバリア性も完全なものではない。このため、Ｃｕを用いたダマシン配線では、配線間の絶縁膜中の酸素や水分と配線中のＣｕが反応し、配線抵抗が増加することがある。また、配線間の絶縁膜中に配線中のＣｕが拡散することによって配線間の絶縁抵抗が低下することがある。特に、配線間の絶縁膜に塗布膜やＬｏｗｋ材料膜（低誘電率材料膜）を用いた場合、配線抵抗の増加や配線間の絶縁抵抗の低下が大きくなる傾向にある。
【０００４】
本発明は上記のような事情を考慮してなされたものであり、その目的は、アスペクト比が大きい溝に対しても付きまわりが良く、バリア性に優れたバリア膜を有する半導体装置及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成された配線用溝と、
前記配線用溝の底面及び内側面に形成された少なくともＩｒを含むバリア膜と、
前記バリア膜上及び前記配線用溝内に形成されたダマシン配線と、
を具備する。
【０００６】
上記半導体装置によれば、Ｉｒを含むバリア膜を配線用溝の底面及び内側面に形成している。このため、配線用溝のアスペクト比が大きい場合でも、バリア膜の付きまわりを良くすることができる。また、このバリア膜はバリア性が大変優れているため、ダマシン配線の抵抗の増加を抑制することができる。また、絶縁膜中にダマシン配線中の元素の拡散を抑制できる。
【０００７】
本発明に係る半導体装置は、半導体基板の上に形成されたエッチングストッパー膜と、
前記エッチングストッパー膜上に形成された絶縁膜と、
前記絶縁膜及びエッチングストッパー膜に形成された配線用溝と、
前記配線用溝の底面及び内側面に形成された少なくともＩｒを含むバリア膜と、
前記バリア膜上及び前記配線用溝内に形成されたダマシン配線と、
を具備する。
【０００８】
また、本発明に係る半導体装置においては、前記絶縁膜が低誘電率材料膜であることも可能である。
【０００９】
本発明に係る半導体装置は、半導体基板の上に形成された第１のエッチングストッパー膜と、
前記第１のエッチングストッパー膜上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第２のエッチングストッパー膜と、
前記第２のエッチングストッパー膜上に形成された第２の絶縁膜と、
前記第１の絶縁膜及び第１のエッチングストッパー膜に形成された接続孔と、前記第２の絶縁膜及び第２のエッチングストッパー膜に形成され、前記接続孔に繋げられた配線用溝と、
前記配線用溝及び前記接続孔それぞれの底面及び内側面に形成された少なくともＩｒを含むバリア膜と、
前記バリア膜上、前記接続孔内及び前記配線用溝内に形成されたダマシン配線と、
を具備する。
【００１０】
また、本発明に係る半導体装置においては、前記バリア膜と前記ダマシン配線との間に配置されたＴａＮ膜をさらに具備することも可能である。これにより、バリア膜とダマシン配線との密着性を向上させることができる。
【００１１】
本発明に係る半導体装置は、半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成された接続孔と、
前記接続孔の底面及び内側面に形成された少なくともＩｒを含むバリア膜と、
前記バリア膜上及び前記接続孔内に形成された金属プラグと、
を具備する。
【００１２】
上記半導体装置によれば、Ｉｒを含むバリア膜を接続孔の底面及び内側面に形成している。このため、接続孔のアスペクト比が大きい場合でも、バリア膜の付きまわりを良くすることができる。また、このバリア膜はバリア性が大変優れているため、絶縁膜中の水分等と金属プラグが反応して腐食することを抑制でき、金属プラグ抵抗の増加を抑制することができる。また、絶縁膜中に金属プラグ中の元素の拡散を抑制できる。
【００１３】
また、本発明に係る半導体装置においては、前記金属プラグ及び前記絶縁膜の上に形成され、前記金属プラグに電気的に接続された配線をさらに具備することも可能である。
【００１４】
また、本発明に係る半導体装置において、前記バリア膜は、Ｉｒ膜、ＩｒＯ２膜又はＩｒ化合物膜からなる単層膜、又は、Ｉｒ膜、ＩｒＯ２膜及びＩｒ化合物膜のうち少なくとも一つの膜を有する積層膜であることも可能である。
【００１５】
本発明に係る半導体装置の製造方法は、半導体基板の上に第１のエッチングストッパー膜を形成する工程と、
前記第１のエッチングストッパー膜上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２のエッチングストッパー膜を形成する工程と、
前記第２のエッチングストッパー膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜、第２のエッチングストッパー膜及び第１の絶縁膜に接続孔を形成する工程と、
前記第１及び第２のエッチングストッパー膜をストッパーとして前記第２の絶縁膜をエッチングすることにより、該第２の絶縁膜に前記接続孔に繋げられた配線用溝を形成する工程と、
前記接続孔内の第１のエッチングストッパー膜及び前記配線用溝内の第２のエッチングストッパー膜をエッチング除去する工程と、
前記配線用溝及び前記接続孔それぞれの底面及び内側面に少なくともＩｒを含むバリア膜を形成する工程と、
前記バリア膜上、前記接続孔内及び前記配線用溝内にダマシン配線を形成する工程と、
を具備する。
【００１６】
本発明に係る半導体装置の製造方法は、半導体基板の上にエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上に絶縁膜を形成する工程と、
前記エッチングストッパー膜をストッパーとして前記絶縁膜をエッチングすることにより、該絶縁膜に前配線用溝を形成する工程と、
前記配線用溝内のエッチングストッパー膜をエッチング除去する工程と、
前記配線用溝の底面及び内側面に少なくともＩｒを含むバリア膜を形成する工程と、
前記バリア膜上及び前記配線用溝内にダマシン配線を形成する工程と、
を具備する。
【００１７】
本発明に係る半導体装置の製造方法は、半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜に接続孔を形成する工程と、
前記接続孔の底面及び内側面に少なくともＩｒを含むバリア膜を形成する工程と、
前記バリア膜上及び前記接続孔内に金属プラグを形成する工程と、
を具備する。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る第１の実施の形態による半導体装置を示す断面図である。この半導体装置はダマシン法により形成された配線を有している。
シリコン基板１の内部にはＭＯＳトランジスタ等の半導体素子、これと電気的に接続された各種金属配線、層間絶縁膜などが形成されている（図示せず）。このシリコン基板１の上にはシリコン窒化膜からなる第１のエッチングストッパー膜２が形成されている。
【００１９】
第１のエッチングストッパー膜２の上にはシリコン酸化膜又はＬｏｗｋ材料膜からなる第１の層間絶縁膜３が形成されており、第１の層間絶縁膜３の上にはシリコン窒化膜からなる第２のエッチングストッパー膜４が形成されている。第２のエッチングストッパー膜４の上にはシリコン酸化膜又はＬｏｗｋ材料膜からなる第２の層間絶縁膜５が形成されている。
【００２０】
第１、第２の層間絶縁膜３，５及び第１、第２のエッチングストッパー膜２，４には配線用溝が形成されており、この配線用溝の底面及び内側面にはバリア膜８が形成されている。バリア膜８上及び配線用溝内にはＣｕダマシン配線９ａ，９ｂが形成されている。前記バリア膜８としては、Ｉｒ膜（イリジウム膜）と、その上に成膜されたＩｒＯ２膜（イリジウム酸化膜）と、からなる積層膜を用いる。このバリア膜８は、従来のバリア膜に比べてアスペクト比が大きい配線用溝に対しても付きまわりが良く、水素、水分及びＣｕなどに対するバリア性に優れている。
【００２１】
なお、本実施の形態では、Ｉｒ膜とＩｒＯ２膜の積層膜からなるバリア膜８を用いているが、これに限定されるものではなく、Ｉｒ膜、Ｉｒの酸化膜、Ｉｒの化合物膜、それらの化合物膜のうちのいずれかからなる単層膜、又は、それらのうちの少なくとも一つの膜を有する積層膜からなるバリア膜を用いることも可能である。例えば、Ｉｒ膜又はＩｒＯ２膜からなる単層膜、もしくは、Ｉｒ又はその酸化膜を少なくとも含み、その上にＴａＮ膜を積層した積層膜（即ち、Ｉｒ膜とＴａＮ膜の積層膜、ＩｒＯ２膜とＴａＮ膜の積層膜、Ｉｒ膜とＩｒＯ２膜とＴａＮ膜との積層膜）を用いることも可能である。ＴａＮ膜は、Ｉｒ膜やＩｒＯ２膜とＣｕダマシン配線との密着性を向上させる機能を有する。
【００２２】
前記Ｃｕダマシン配線９ａ，９ｂ及び第２の層間絶縁膜５の上にはシリコン窒化膜からなる第３のエッチングストッパー膜１０が形成されている。第３のエッチングストッパー膜１０の上にはシリコン酸化膜又はＬｏｗｋ材料膜からなる第３の層間絶縁膜１１が形成されており、第３の層間絶縁膜１１の上にはシリコン窒化膜からなる第３のエッチングストッパー膜１２が形成されている。第３のエッチングストッパー膜１２の上にはシリコン酸化膜又はＬｏｗｋ材料膜からなる第４の層間絶縁膜１３が形成されている。
【００２３】
第３、第４の層間絶縁膜１１，１３及び第３、第４のエッチングストッパー膜１０，１２には、Ｃｕダマシン配線９ａ，９ｂそれぞれの上に位置する配線用溝が形成されている。この配線用溝の底面及び内側面にはバリア膜１６が形成されている。バリア膜１６上及び配線用溝内にはＣｕダマシン配線１７ａ，１７ｂが形成されている。Ｃｕダマシン配線１７ａは下層のＣｕダマシン配線９ａに電気的に接続されており、Ｃｕダマシン配線１７ｂは下層のＣｕダマシン配線９ｂに電気的に接続されている。
【００２４】
前記バリア膜１６としては、Ｉｒ膜と、その上に成膜されたＩｒＯ２膜と、からなる積層膜を用いる。なお、本実施の形態では、Ｉｒ膜とＩｒＯ２膜の積層膜からなるバリア膜１６を用いているが、これに限定されるものではなく、前記バリア膜８と同様の他の膜を用いることも可能である。
【００２５】
上記第１の実施の形態によれば、上述したＩｒ膜とＩｒＯ２膜の積層膜からなるバリア膜８，１６を配線用溝の底面及び内側面に形成している。このため、配線用溝のアスペクト比が大きい場合でも、バリア膜８，１６の付きまわりを良くすることができる。また、このバリア膜８，１６は水素、酸素、水分及びＣｕに対するバリア性が大変優れているため、Ｃｕを用いたダマシン配線においても、配線間の絶縁膜中の酸素や水分と配線中のＣｕが反応することを抑制でき、配線抵抗の増加を抑制することができる。また、配線間の絶縁膜中に配線中のＣｕの拡散を抑制でき、それにより配線間の絶縁抵抗の低下を抑制できる。従って、Ｃｕダマシン配線を用いたビアホール構造を有する半導体装置の信頼性を向上させることが可能となる。特に、配線間に塗布膜やＬｏｗｋ材料膜からなる絶縁膜を用いた場合、この絶縁膜は吸湿性が高いため、本実施の形態を適用すると特に有効であり、高速デバイスの供給に寄与する。
【００２６】
尚、本実施の形態では、配線用溝内にバリア膜を配置し、このバリア膜上にＣｕダマシン配線を配置しているが、配線用溝内にＴｉなどの高融点金属膜又はＴｉＯ２などの高融点金属酸化膜を配置し、この高融点金属膜又は高融点金属酸化膜の上にバリア膜を配置し、このバリア膜上にＣｕダマシン配線を配置することも可能であり、また、配線用溝内に高融点金属膜と高融点金属酸化膜の積層膜を配置し、この積層膜上にバリア膜を配置し、このバリア膜上にＣｕダマシン配線を配置することも可能である。これにより、配線の低抵抗化を図ることができる。
【００２７】
次に、図１に示す半導体装置を製造する方法について説明する。
図２〜図４は、図１に示す半導体装置を製造する方法を示す断面図である。
まず、図２（Ａ）に示すように、シリコン基板１を準備する。このシリコン基板１の内部には、ＭＯＳトランジスタ等の半導体素子、これと電気的に接続された各種金属配線、層間絶縁膜などが形成されている（図示せず）。
【００２８】
次いで、前記シリコン基板１の上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により例えばシリコン窒化膜からなる第１のエッチングストッパー膜２を形成する。次いで、第１のエッチングストッパー膜２上にＣＶＤ法によりシリコン酸化膜又はＬｏｗｋ材料膜からなる第１の層間絶縁膜３を堆積し、第１の層間絶縁膜３上にＣＶＤ法によりシリコン窒化膜からなる第２のエッチングストッパー膜４を形成する。この後、第２のエッチングストッパー膜４の上にシリコン酸化膜又はＬｏｗｋ材料膜からなる第２の層間絶縁膜５を堆積する。次に、第２の層間絶縁膜５上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、第２の層間絶縁膜５上には接続孔用の開孔部を有するレジストパターン６が形成される。
【００２９】
次に、図２（Ｂ）に示すように、レジストパターン６をマスクとして第２の層間絶縁膜５、第２のエッチングストッパー膜４及び第１の層間絶縁膜３をエッチングする。これにより、第１、第２の層間絶縁膜３，５及び第２のエッチングストッパー膜４にはビアホール（接続孔）３ａが形成される。
【００３０】
この後、図２（Ｃ）に示すように、レジストパターン６を剥離した後、第２の層間絶縁膜５上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像する。これにより、第２の層間絶縁膜５上には配線用溝を形成するための開孔部を有するレジストパターン７が設けられる。次に、レジストパターン７をマスクとし且つ第１及び第２のエッチングストッパー膜２，４をストッパーとして第２の層間絶縁膜５をエッチングする。これにより、第２の層間絶縁膜５には配線用溝５ａ，５ｂが形成され、配線用溝５ａはビアホール３ａに繋げられる。
【００３１】
次に、レジストパターン７をマスクとして第１及び第２のエッチングストッパー膜２，４をエッチングした後、レジストパターン７を剥離する。
この後、図３（Ｄ）に示すように、ビアホール３ａ内、配線用溝５ａ，５ｂ内及び第２の層間絶縁膜５上にＩｒ膜をスパッタリングにより成膜し、このＩｒ膜上にＩｒＯ２膜をスパッタリングにより成膜する。このようにして、Ｉｒ膜と、その上に成膜されたＩｒＯ２膜と、からなるバリア膜８が形成される。
【００３２】
次に、バリア膜８上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝５ａ，５ｂ内及び接続孔３ａ内に電解メッキ法によりＣｕ層９を形成する。
【００３３】
この後、図３（Ｅ）に示すように、第２の層間絶縁膜５上に存在するＣｕ層９、Ｃｕシード層及びバリア膜８をＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）法により研磨除去する。これにより、第１の層間絶縁膜３のビアホール３ａ内及び第２の層間絶縁膜５の配線用溝５ａ，５ｂ内にＣｕ層９が埋め込まれる。つまり、配線用溝５ａ，５ｂ内にはＣｕダマシン配線９ａ，９ｂが形成され、Ｃｕダマシン配線９ａは、ビアホール３ａ内に埋め込まれたＣｕ層を介して図示せぬ下層配線に電気的に接続される。
【００３４】
次に、図３（Ｆ）に示すように、Ｃｕダマシン配線９ａ，９ｂを含む全面上にＣＶＤ法により例えばシリコン窒化膜からなる第３のエッチングストッパー膜１０を形成する。次いで、第３のエッチングストッパー膜１０上にＣＶＤ法によりシリコン酸化膜又はＬｏｗｋ材料膜からなる第３の層間絶縁膜１１を堆積し、第３の層間絶縁膜１１上にＣＶＤ法によりシリコン窒化膜からなる第４のエッチングストッパー膜１２を形成する。この後、第４のエッチングストッパー膜１２の上にシリコン酸化膜又はＬｏｗｋ材料膜からなる第４の層間絶縁膜１３を堆積する。
【００３５】
次に、第４の層間絶縁膜１３上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、第４の層間絶縁膜１３上には接続孔用の開孔部を有するレジストパターン１４が形成される。次に、このレジストパターン１４をマスクとして第４の層間絶縁膜１３、第４のエッチングストッパー膜１２及び第３の層間絶縁膜１１をエッチングする。これにより、第３、第４の層間絶縁膜１１，１３及び第４のエッチングストッパー膜１２には、Ｃｕダマシン配線９ａ，９ｂ上に位置するビアホール（接続孔）１１ａ，１１ｂが形成される。
【００３６】
この後、図４（Ｇ）に示すように、レジストパターン１４を剥離した後、第４の層間絶縁膜１３上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像する。これにより、第４の層間絶縁膜１３上には配線用溝を形成するための開孔部を有するレジストパターン１５が設けられる。次に、レジストパターン１５をマスクとし且つ第３及び第４のエッチングストッパー膜１０，１２をストッパーとして第４の層間絶縁膜１３をエッチングする。これにより、第４の層間絶縁膜１３には配線用溝１３ａ，１３ｂが形成され、配線用溝１３ａ，１３ｂはビアホール１１ａ，１１ｂに繋げられる。
【００３７】
次に、レジストパターン１５をマスクとして第３及び第４のエッチングストッパー膜１０，１２をエッチングした後、レジストパターン１５を剥離する。
この後、図４（Ｈ）に示すように、ビアホール１１ａ，１１ｂ内、配線用溝１３ａ，１３ｂ内及び第４の層間絶縁膜１３上にＩｒ膜をスパッタリングにより成膜し、このＩｒ膜上にＩｒＯ２膜をスパッタリングにより成膜する。このようにして、Ｉｒ膜と、その上に成膜されたＩｒＯ２膜と、からなるバリア膜１６が形成される。
【００３８】
次に、バリア膜１６上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝１３ａ，１３ｂ内及び接続１１ａ，１１ｂ内に電解メッキ法によりＣｕ層１７を形成する。
【００３９】
この後、図１に示すように、第４の層間絶縁膜１３上に存在するＣｕ層１７、Ｃｕシード層及びバリア膜１６をＣＭＰ法により研磨除去する。これにより、第３の層間絶縁膜１１のビアホール１１ａ，１１ｂ内及び第４の層間絶縁膜１３の配線用溝１３ａ，１３ｂ内にＣｕ層１７が埋め込まれる。つまり、配線用溝１３ａ，１３ｂ内にはＣｕダマシン配線１７ａ，１７ｂが形成され、Ｃｕダマシン配線１７ａは、ビアホール１１ａ内に埋め込まれたＣｕ層を介してＣｕダマシン配線９ａに電気的に接続され、Ｃｕダマシン配線１７ｂは、ビアホール１１ｂ内に埋め込まれたＣｕ層を介してＣｕダマシン配線９ｂに電気的に接続される。
【００４０】
図５は、本発明に係る第２の実施の形態による半導体装置を示す断面図である。この半導体装置は金属プラグを有している。
シリコン基板１の内部にはＭＯＳトランジスタ等の半導体素子、これと電気的に接続された各種金属配線、層間絶縁膜などが形成されている（図示せず）。
【００４１】
シリコン基板１の上にはシリコン酸化膜又はＬｏｗｋ材料膜からなる第１の層間絶縁膜１８が形成されており、第１の層間絶縁膜１８には接続孔が設けられている。この接続孔の底面及び内側面にはバリア膜１９が形成されており、このバリア膜１９上及び接続孔内にはＷプラグ２０ａが埋め込まれている。前記バリア膜８としては、Ｉｒ膜と、その上に成膜されたＩｒＯ２膜と、からなる積層膜を用いる。前記バリア膜１９は、従来のバリア膜に比べてアスペクト比が大きい接続孔に対しても付きまわりが良く、水素、水分及びＷ等の金属などに対するバリア性に優れている。
【００４２】
なお、本実施の形態では、Ｉｒ膜とＩｒＯ２膜の積層膜からなるバリア膜１９を用いているが、これに限定されるものではなく、Ｉｒ膜、Ｉｒの酸化膜、Ｉｒの化合物膜、それらの化合物膜のうちのいずれかからなる単層膜、又は、それらのうちの少なくとも一つの膜を有する積層膜からなるバリア膜を用いることも可能である。例えば、Ｉｒ膜又はＩｒＯ２膜からなる単層膜、もしくは、Ｉｒ又はその酸化膜を少なくとも含み、その上にＴａＮ膜を積層した積層膜（即ち、Ｉｒ膜とＴａＮ膜の積層膜、ＩｒＯ２膜とＴａＮ膜の積層膜、Ｉｒ膜とＩｒＯ２膜とＴａＮ膜との積層膜）を用いることも可能である。
【００４３】
Ｗプラグ２０ａ及び第１の層間絶縁膜１８上には第１のＡｌ合金配線２３ａが形成されており、第１のＡｌ合金配線２３ａは反射防止膜２４、Ａｌ合金膜２３及びバリアメタル層（図示せず）を有している。第１のＡｌ合金配線２３ａはＷプラグ２０ａに電気的に接続されている。
【００４４】
第１のＡｌ合金配線２３ａ及び第１の層間絶縁膜１８の上にはシリコン酸化膜又はＬｏｗｋ材料膜からなる第２の層間絶縁膜２１が形成されており、第２の層間絶縁膜２１上にはシリコン酸化膜又はＬｏｗｋ材料膜からなる第３の層間絶縁膜２２が形成されている。第２及び第３の層間絶縁膜２１，２２には接続孔が設けられている。この接続孔の底面及び内側面にはバリア膜２５が形成されており、このバリア膜２５上及び接続孔内にはＷプラグ２６ａが埋め込まれている。前記バリア膜８としては、Ｉｒ膜と、その上に成膜されたＩｒＯ２膜と、からなる積層膜を用いる。なお、本実施の形態では、Ｉｒ膜とＩｒＯ２膜の積層膜からなるバリア膜２５を用いているが、これに限定されるものではなく、前記バリア膜１９と同様の他の膜を用いることも可能である。
【００４５】
Ｗプラグ２６ａ及び第３の層間絶縁膜２２上には第２のＡｌ合金配線２９ａが形成されており、第２のＡｌ合金配線２９ａは反射防止膜３０、Ａｌ合金膜２９及びバリアメタル層（図示せず）を有している。第２のＡｌ合金配線２９ａはＷプラグ２６ａに電気的に接続されている。
【００４６】
第２のＡｌ合金配線２９ａ及び第３の層間絶縁膜２２の上にはシリコン酸化膜又はＬｏｗｋ材料膜からなる第４の層間絶縁膜２７が形成されており、第４の層間絶縁膜２７上にはシリコン酸化膜又はＬｏｗｋ材料膜からなる第５の層間絶縁膜２８が形成されている。第４及び第５の層間絶縁膜２７，２８には接続孔が設けられている。この接続孔の底面及び内側面にはバリア膜３１が形成されており、このバリア膜３１上及び接続孔内にはＷプラグ３２ａが埋め込まれている。前記バリア膜３１としては、Ｉｒ膜と、その上に成膜されたＩｒＯ２膜と、からなる積層膜を用いる。なお、前記バリア膜３１においても前記バリア膜１９と同様の他の膜を用いることも可能である。
【００４７】
Ｗプラグ３２ａ及び第５の層間絶縁膜２８上には第３のＡｌ合金配線３３ａが形成されており、第３のＡｌ合金配線３３ａは反射防止膜３４、Ａｌ合金膜３３及びバリアメタル層（図示せず）を有している。第３のＡｌ合金配線３３ａはＷプラグ３２ａに電気的に接続されている。
【００４８】
上記第２の実施の形態によれば、上述したＩｒ膜とＩｒＯ２膜の積層膜からなるバリア膜１９，２５，３１を接続孔の底面及び内側面に形成している。このため、接続孔のアスペクト比が大きい場合でも、バリア膜１９，２５，３１の付きまわりを良くすることができる。また、このバリア膜１９，２５，３１は水素、酸素、水分及びＷ等の金属に対するバリア性が大変優れているため、Ｗプラグにおいても、Ｗプラグ間の絶縁膜中の水分等とＷプラグが反応して腐食することを抑制でき、Ｗプラグ抵抗の増加を抑制することができる。また、Ｗプラグ間の絶縁膜中にＷプラグ中のＷの拡散を抑制でき、それによりＷプラグ間の絶縁抵抗の低下を抑制できる。従って、Ｗプラグを用いた接続孔構造を有する半導体装置の信頼性を向上させることが可能となる。特に、Ｗプラグ間に塗布膜やＬｏｗｋ材料膜からなる絶縁膜を用いた場合、この絶縁膜は吸湿性が高いため、本実施の形態を適用すると特に有効であり、高速デバイスの供給に寄与する。
【００４９】
尚、上記第２の実施の形態では、Ｗプラグを用いているが、これに限定されるものではなく、他の金属プラグを用いることも可能であり、例えばＡｌプラグを用いることも可能である。
【００５０】
図６〜図８は、図５に示す半導体装置を製造する方法を示す断面図である。
まず、図６（Ａ）に示すように、シリコン基板１を準備する。このシリコン基板１の内部には、ＭＯＳトランジスタ等の半導体素子、これと電気的に接続された各種金属配線、層間絶縁膜などが形成されている（図示せず）。
【００５１】
シリコン基板１の上にシリコン酸化膜又はＬｏｗｋ材料膜からなる第１の層間絶縁膜１８をＣＶＤ法により堆積する。次いで、第１の層間絶縁膜１８の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、第１の層間絶縁膜１８上にはレジストパターン３５が形成される。次いで、このレジストパターン３５をマスクとして第１の層間絶縁膜１８をエッチングすることにより、第１の層間絶縁膜１８に接続孔１８ａが形成される。
【００５２】
この後、図６（Ｂ）に示すように、レジストパターン３５を剥離した後、接続孔１８ａ内及び第１の層間絶縁膜１８上にＩｒ膜をスパッタリングにより成膜し、このＩｒ膜上にＩｒＯ２膜をスパッタリングにより成膜する。このようにして、Ｉｒ膜と、その上に成膜されたＩｒＯ２膜と、からなるバリア膜１９が形成される。次いで、バリア膜１９上及び接続孔１８ａ内にＷ膜２０をスパッタリングにより形成する。
【００５３】
次に、図６（Ｃ）に示すように、第１の層間絶縁膜１８上に存在するＷ膜２０及びバリア膜１９をＣＭＰで研磨除去することにより、接続孔１８ａ内にＷプラグ２０ａが埋め込まれる。次いで、Ｗプラグ２０ａ及び第１の層間絶縁膜１８の上にバリアメタル層（図示せず）をスパッタリングにより形成し、このバリアメタル層上にＡｌ合金膜２３をスパッタリングにより形成する。次いで、このＡｌ合金膜２３上に反射防止膜２４をスパッタリングにより形成する。次いで、反射防止膜２４、Ａｌ合金膜２３及びバリアメタル層をパターニングすることにより、Ｗプラグ２０ａ及び第１の層間絶縁膜１８の上には第１のＡｌ合金配線２３ａが形成され、第１のＡｌ合金配線２３ａはＷプラグ２０ａに電気的に接続される。
【００５４】
この後、図７（Ｄ）に示すように、第１のＡｌ合金配線２３ａ及び第１の層間絶縁膜１８の上にシリコン酸化膜又はＬｏｗｋ材料膜からなる第２の層間絶縁膜２１をＣＶＤ法により堆積する。次いで、第２の層間絶縁膜２１の上にシリコン酸化膜又はＬｏｗｋ材料膜からなる第３の層間絶縁膜２２をＣＶＤ法により堆積する。次いで、第３の層間絶縁膜２２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第３の層間絶縁膜２２上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして第２及び第３の層間絶縁膜２１，２２をエッチングすることにより、第２及び第３の層間絶縁膜２１，２２に第１のＡｌ合金配線２３ａ上に位置する接続孔が形成される。
【００５５】
次いで、前記レジストパターンを剥離した後、前記接続孔内及び第３の層間絶縁膜２２上にＩｒ膜をスパッタリングにより成膜し、このＩｒ膜上にＩｒＯ２膜をスパッタリングにより成膜する。このようにして、Ｉｒ膜と、その上に成膜されたＩｒＯ２膜と、からなるバリア膜２５が形成される。次いで、バリア膜２５上及び接続孔内にＷ膜２６をスパッタリングにより形成する。
【００５６】
次に、図７（Ｅ）に示すように、第３の層間絶縁膜２２上に存在するＷ膜２６及びバリア膜２５をＣＭＰで研磨除去することにより、接続孔内にＷプラグ２６ａが埋め込まれる。次いで、Ｗプラグ２６ａ及び第３の層間絶縁膜２２の上にバリアメタル層（図示せず）をスパッタリングにより形成し、このバリアメタル層上にＡｌ合金膜２９をスパッタリングにより形成する。次いで、このＡｌ合金膜２９上に反射防止膜３０をスパッタリングにより形成する。次いで、反射防止膜３０、Ａｌ合金膜２９及びバリアメタル層をパターニングすることにより、Ｗプラグ２６ａ及び第３の層間絶縁膜２２の上には第２のＡｌ合金配線２９ａが形成され、第２のＡｌ合金配線２９ａはＷプラグ２６ａに電気的に接続される。
【００５７】
この後、図８に示すように、第２のＡｌ合金配線２９ａ及び第３の層間絶縁膜２２の上にシリコン酸化膜又はＬｏｗｋ材料膜からなる第４の層間絶縁膜２７をＣＶＤ法により堆積する。次いで、第４の層間絶縁膜２７の上にシリコン酸化膜又はＬｏｗｋ材料膜からなる第５の層間絶縁膜２８をＣＶＤ法により堆積する。次いで、第５の層間絶縁膜２８の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第５の層間絶縁膜２８上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして第４及び第５の層間絶縁膜２７，２８をエッチングすることにより、第４及び第５の層間絶縁膜２７，２８に第２のＡｌ合金配線２９ａ上に位置する接続孔が形成される。
【００５８】
次いで、前記レジストパターンを剥離した後、前記接続孔内及び第５の層間絶縁膜２８上にＩｒ膜をスパッタリングにより成膜し、このＩｒ膜上にＩｒＯ２膜をスパッタリングにより成膜する。このようにして、Ｉｒ膜と、その上に成膜されたＩｒＯ２膜と、からなるバリア膜３１が形成される。次いで、バリア膜３１上及び接続孔内にＷ膜３２をスパッタリングにより形成する。
【００５９】
次に、図５に示すように、第５の層間絶縁膜２８上に存在するＷ膜３２及びバリア膜３１をＣＭＰで研磨除去することにより、接続孔内にＷプラグ３２ａが埋め込まれる。次いで、Ｗプラグ３２ａ及び第５の層間絶縁膜２８の上にバリアメタル層（図示せず）をスパッタリングにより形成し、このバリアメタル層上にＡｌ合金膜３３をスパッタリングにより形成する。次いで、このＡｌ合金膜３３上に反射防止膜３４をスパッタリングにより形成する。次いで、反射防止膜３４、Ａｌ合金膜３３及びバリアメタル層をパターニングすることにより、Ｗプラグ３２ａ及び第５の層間絶縁膜２８の上には第３のＡｌ合金配線３３ａが形成され、第３のＡｌ合金配線３３ａはＷプラグ３２ａに電気的に接続される。
【００６０】
尚、本発明は上記第１及び第２の実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置を示す断面図。
【図２】図１に示す半導体装置を製造する方法を説明する断面図。
【図３】図１に示す半導体装置を製造する方法を説明する断面図。
【図４】図１に示す半導体装置を製造する方法を説明する断面図。
【図５】第２の実施の形態による半導体装置を示す断面図。
【図６】図５に示す半導体装置を製造する方法を説明する断面図。
【図７】図５に示す半導体装置を製造する方法を説明する断面図。
【図８】図５に示す半導体装置を製造する方法を説明する断面図。
【符号の説明】
１…シリコン基板、２…第１のエッチングストッパー膜、３…第１の層間絶縁膜、３ａ…ビアホール（接続孔）、４…第２のエッチングストッパー膜、５…第２の層間絶縁膜、５ａ，５ｂ…配線用溝、６…レジストパターン、７…レジストパターン、８…バリア膜、９…Ｃｕ層、９ａ、９ｂ…Ｃｕダマシン配線、１０…第３のエッチングストッパー膜、１１…第３の層間絶縁膜、１１ａ，１１ｂ…ビアホール（接続孔）、１２…第４のエッチングストッパー膜、１３…第４の層間絶縁膜、１３ａ，１３ｂ…配線用溝、１４，１５…レジストパターン、１６…バリア膜、１７…Ｃｕ層、１７ａ，１７ｂ…Ｃｕダマシン配線、１８…第１の層間絶縁膜、１８ａ…接続孔、１９…バリア膜、２０…Ｗ膜、２０ａ…Ｗプラグ、２１…第２の層間絶縁膜、２２…第３の層間絶縁膜、２３…Ａｌ合金膜、２３ａ…第１のＡｌ合金配線、２４…反射防止膜、２５…バリア膜、２６…Ｗ膜、２７…第４の層間絶縁膜、２８…第５の層間絶縁膜、２９…Ａｌ合金膜、２９ａ…第２のＡｌ合金配線、３０…反射防止膜、３１…バリア膜、３２Ｗ膜、３２ａ…Ｗプラグ、３３…Ａｌ合金膜、３３ａ…第３のＡｌ合金配線、３４…反射防止膜、３５…レジストパターン
【図１】
2004273593.tif 000003
【図２】
2004273593.tif 000004
【図３】
2004273593.tif 000005
【図４】
2004273593.tif 000006
【図５】
2004273593.tif 000007
【図６】
2004273593.tif 000008
【図７】
2004273593.tif 000009
【図８】
2004273593.tif 000010