(57)【要約】【課題】難エッチング材を使用した場合においても安定したデバイス性能を得ることのできる半導体装置及び該半導体装置の製造に好適なプラズマ処理方法を提供する。【解決手段】半導体基板上に、難エッチング材製の導電体からなる第１層、絶縁体からなる第２層および導電体からなる第３層をそれぞれ順次積層してなる半導体チップを複数個形成し、該複数の半導体チップ上にそれぞれ形成したエッチング用のマスクを利用して前記積層体を構成する各層にプラズマエッチング処理を施すプラズマ処理方法であって、前記それぞれの半導体チップ間４０１に形成される間隙部分に、エッチング処理前に耐エッチング性のマスクを形成して、エッチングを開始する。【選択図】        図３
2004247586.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、難エッチング材製の導電体からなる第１層、絶縁体からなる第２層および導電体からなる第３層をそれぞれ順次積層してなる半導体チップを複数個形成し、該複数の半導体チップ上にそれぞれ形成したエッチング用のマスクを利用して前記積層体を構成する各層にプラズマエッチング処理を施すプラズマ処理方法であって、
前記それぞれの半導体チップ間に形成される間隙部分に、エッチング処理前に耐エッチング性のマスクを形成して、エッチングを開始することを特徴とするプラズマ処理方法。
【請求項２】
半導体基板上に、難エッチング材製の導電体からなる第１層、絶縁体からなる第２層および導電体からなる第３層をそれぞれ順次積層してなる半導体チップを複数個形成し、該複数の半導体チップ上にそれぞれ形成したエッチング用のマスクを利用して前記積層体を構成する各層にプラズマエッチング処理を施すプラズマ処理方法であって、
前記それぞれの半導体チップと半導体基板の外周端間に形成される半導体チップの形成が不可能な部分に、エッチング処理前に耐エッチング性のマスクを形成して、エッチングを開始することを特徴とするプラズマ処理方法。
【請求項３】
半導体基板上に、難エッチング材製の導電体からなる第１層、絶縁体からなる第２層および導電体からなる第３層をそれぞれ順次積層してなる半導体チップを複数個形成し、該複数の半導体チップ上にそれぞれ形成したエッチング用のマスクを利用して前記積層体を構成する各層にプラズマエッチング処理を施すプラズマ処理方法であって、
前記それぞれの半導体チップ内に形成されるエッチングが不要な部分に、エッチング処理前に耐エッチング性のマスクを形成して、エッチングを開始することを特徴とするプラズマ処理方法。
【請求項４】
請求項１ないし請求項３の何れか１記載のプラズマ処理方法において、
前記第２層の絶縁体および第３層の絶縁体は難エッチング材料からなることを特徴とするプラズマ処理方法。
【請求項５】
難エッチング材製の導電体からなる第１層、難エッチング材製の絶縁体からなる第２層および難エッチング材製の導電体からなる第３層をそれぞれ順次積層してなる積層体備えた半導体チップを複数個形成してなる半導体装置であって、
前記半導体チップ間の間隙部分に形成された積層体を残留せしめたことを特徴とする半導体装置。
【請求項６】
難エッチング材製の導電体からなる第１層、難エッチング材製の絶縁体からなる第２層および難エッチング材製の導電体からなる第３層をそれぞれ順次積層してなる積層体備えた半導体チップであって、
前記半導体チップ内のエッチングが不要な部分に形成された積層体を残留せしめたことを特徴とする半導体チップ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマ処理方法および半導体装置に係り、特に、難エッチング材を含む半導体装置及び該半導体装置の製造に好適なプラズマ処理方法に関する。
【０００２】
【従来の技術】
従来、強誘電体メモリ（ＦｅＲＡＭ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等に使用する強誘電体材料およびその電極材料、磁気をを利用したメモリ（ＭＲＡＭ：Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等に使用する絶縁膜、磁性膜、電極、高誘電率のゲート絶縁膜、あるいはゲート材として使用される材料、すなわち難エッチング材のエッチングに際しては、前記難エッチング材を積層形成したウエハの処理温度を高めてエッチングすることにより、垂直に近いエッチング形状を得ている（例えば、特許文献１参照）。また、頭の丸いフォトレジストを用いてエッチングすることにより，側壁への反応生成物の付着を抑えている（例えば特許文献２参照）。
【０００３】
【特許文献１】
特開平１１−１１１６９５号公報
【０００４】
【特許文献２】
特開平１０−９８１６２号公報
【０００５】
【発明が解決しようとする課題】
近年、半導体素子の微細化、動作の高速化に伴い、ＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのゲート絶縁膜あるいはゲート電極として、また、メモリ部の誘電体膜あるいはキャパシタ電極として、アルミナ、酸化ジルコニウム、酸化ハフニウム、ルテニウム、白金、酸化タンタル、ＢＳＴ、ＳＢＴ、ＰＺＴなどの材料を用いることが検討されている。また、前記ＦｅＲＡＭ、あるいはＭＲＡＭ等では、鉄、ニッケル、コバルト、マンガンあるいはその合金が用いられる。
【０００６】
これらの材料（難エッチング材）は、アルミ、シリコン、酸化シリコンなどに比べてエッチングしにくく、特に垂直な加工形状が得にくいことが問題となっている。前述のようにウエハの処理温度を高めてエッチングすることはできる。しかし、この場合にはエッチングによる反応生成物が加工部の垂直面に形成されることがある。エッチングによる反応生成物が前記加工部に露出した絶縁膜の垂直面に形成される場合には、前記絶縁膜の絶縁性能が劣化する。
【０００７】
本発明は、これらの問題点に鑑みてなされたもので、難エッチング材を使用した場合においても安定したデバイス性能を得ることのできる半導体装置及び該半導体装置の製造に好適なプラズマ処理方法を提供する。
【０００８】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のような手段を採用した。
【０００９】
半導体基板上に、難エッチング材製の導電体からなる第１層、絶縁体からなる第２層および導電体からなる第３層をそれぞれ順次積層してなる半導体チップを複数個形成し、該複数の半導体チップ上にそれぞれ形成したエッチング用のマスクを利用して前記積層体を構成する各層にプラズマエッチング処理を施すプラズマ処理方法であって、前記それぞれの半導体チップ間に形成される間隙部分に、エッチング処理前に耐エッチング性のマスクを形成して、エッチングを開始する。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図を参照して説明する。図１は、本発明の実施形態にかかるプラズマ処理装置を説明する図である。高周波電源１０１から自動整合器１０２を介して、コイル１０３に高周波電流を供給し、真空処理容器１０４内にプラズマ１０５を生成する。真空処理容器１０４は絶縁材料からなる放電部１０４ａと接地された処理部１０４ｂからなる。真空処理容器１０４には、ガス導入手段１０６を介して塩素などのエッチング用の処理ガスを導入し、排気装置１０７を介して排気する。
【００１１】
試料１０８は試料台１０９の上に設置する。試料１０８に入射するイオンのエネルギーを大きくするために、試料台１０９には第二の高周波電源であるバイアス電源１１０がハイパスフィルタ１１１を介して接続される。試料台１０９の表面にはセラミックなどの絶縁膜１１２が設けられる。また、試料台１０９には、ローパスフィルタを介して図示しない直流電圧が印加されており、試料台１０９上に載置した試料１０８を静電気力により吸引して保持する。
【００１２】
さらに、試料１０８の温度を調整して処理を制御するために、試料台１０９にはヒータ１１５および冷媒流路１１６を設ける。また、試料台１０９は土台となる部分１１７およびヘッド１１８に分割可能となっている。ヘッド１１８の表面には１０ｎｍ以上の凹凸を形成し、この凹凸と試料１０８の間に形成される空隙にはヘリウムなどの伝熱ガスを流すことができる。
【００１３】
このように構成したプラズマエッチング装置を用いて、鉄、コバルト、マンガン、ニッケル、白金、ルテニウム、タンタル、アルミナ、酸化ハフニウム、酸化ジルコニウム、ガリウム砒素などの化学的に安定な材料（難エッチング材）をエッチングする場合の典型的な条件を以下に示す。
【００１４】
真空処理容器内の圧力は０、５Ｐａ、導入する処理ガスは主として塩素である。試料１０８の温度は対象とする被エッチング材によって異なるが、おおよそ２００℃以上５００℃以下である。試料の温度は要求されるエッチングレートあるいは製造される半導体装置によって異なるが、シリコン膜、アルミニウム膜あるいは酸化シリコン膜をエッチングする場合の典型的な温度である０℃から１００℃に比べて高い温度である。したがって、エッチングのマスク材にフォトレジストが有効に使えないことが多く、耐熱性の高い酸化シリコンや金属製のハードマスクを使う。
【００１５】
ところで、前記化学的に安定な材料（難エッチング材）をプラズマを用いてエッチングする場合、ウエハ等の試料の処理面に対して垂直にエッチングすることは困難である。
【００１６】
すなわち、前記難エッチング材では、エッチングにより生成した反応生成物が一度、試料表面から真空処理室内に飛び出しても、いずれかの壁面に到達するとその面に付着する性質がある。エッチングが進行する面に反応生成物が付着するのであれば、実質的にエッチング速度が低下するだけである。しかし、反応生成物はあらゆる面に付着する。すなわち、反応生成物は、エッチングが進行する溝あるいはホールの底面、およびエッチングがほとんど進行しない溝あるいはホールの側壁の双方に付着する。このため、前記側壁はその側壁に付着する反応生成物によりテーパ状にエッチングされることになり、側壁を垂直に形成することは困難である。
【００１７】
図２は、前記反応生成物のエッチングの進行に与える影響について説明する図である。図において、２０１は難エッチング材等の被エッチング材、２０１はエッチング用のマスクである。図に示すように、マスク２０１を用いて被エッチング材２０２をエッチングすると、被エッチング材は、その断面が徐々に拡大する形状、すなわち所定の角度を有する順テーパ形状にエッチングされる。
【００１８】
１９９９年のドライプロセスシンポジウムのプロシーディングスによると、テーパ角度αは側壁に付着する速度ｒｄと，底面をエッチングする速度ｒｅの比で決定される。すなわち、
ｔａｎα＝ｒｄ／ｒｅ              （１）
である。
【００１９】
一方、側壁付着速度ｒｄは反応生成物濃度ｎに比例し、ａを定数として、
ｒｄ＝ａ×ｎ                  （２）
が成立し、反応生成物濃度ｎは反応生成物の供給速度ｑとチャンバーに外部から供給されるガスの供給速度Ｑと圧力ｐで決まり、ｂを定数とすると、
ｎ＝ｂ×ｑ／（ｑ＋Ｑ）×ｐ            （３）
で表される。また、反応生成物の供給速度ｑはエッチレートｒｅと被エッチング面積Ｓの積に比例するので、ｃを定数として、
ｑ＝ｃ×ｒｅ×Ｓ                （４）
で表される。式（３）、（４）を式（２）に代入すると、
2004247586.tif 000003
が得られる。ここで  Ａ＝  ａ×ｂ×ｃである。さらに通常の条件では
ｃ×ｒｅ×Ｓ  ＞＞  Ｑ
であるので、式（５）は
ｒｄ≒Ａ×ｒｅ×Ｓ×ｐ／Ｑ        （６）
である。式（６）を式（１）に代入すると、
ｔａｎα≒Ａ×Ｓ×ｐ／Ｑ
である。すなわち、テーパ角度αはエッチレートに無関係で、被エッチング面積Ｓ、圧力ｐ、外部からチャンバに供給するガスの供給速度Ｑで決まる。ここで、ｐ／Ｑの最小値はこの系の排気コンダクタンスで決まる定数である。したがって、制御可能なのは被エッチング面積Ｓのみとなる。ただし、導入するガスを変えたり、ウエハの温度を変えたりすることによって定数Ａは変わりうる。しかし、いかなるＡにおいてもＳを小さくするのが垂直に近いエッチング形状を得ることになる。また、ｐ／Ｑを小さくするために、大きな排気速度を有する真空ポンプや、排気のコンダクタンスるを用いるのも有効である。このときもいかなるｐ／Ｑに対してもＳを小さくするのが有効であることに違いはない。
【００２０】
すなわち、垂直なエッチング形状を得るためには、側壁に付着するデポを抑えることが重要である。そのためには、前式から明らかなように、反応生成物の濃度を低減するのが有効である。反応生成物はエッチングに伴って必然的に生じるものであり、単位時間当たりに生成する反応生成物の量は被エッチング面積に比例する。したがって、被エッチング面積をできるだけ減らすことによって、垂直に近いエッチング形状を得ることができる。
【００２１】
図３は、被エッチング面積を低減する方法を説明する図である。図において、４００はウエハ、４０１はウエハのチップ形成領域、４０２はエッチング領域、４０３はチップをそれぞれに分割する際に使用するスクライブライン領域、４０４はチップの一部のみが形成される不完全形成領域、４０５はチップのエッチング不要領域であり、各チップ内の導電体層のうち、必ずしもエッチングにより除去する必要のない部分、例えば電気的にいずれとも接続されない配線部分、あるいは一方のみが何れかに電気的に接続された配線部分等が相当する。なお、前記電気的にいずれとも接続されない配線部分、あるいは一方のみが何れかに電気的に接続された配線部分等を残留させる場合には寄生容量、インダクタンスの発生等に注意を要する。
【００２２】
図３（ａ）に示すように、マスクを介して全ての面をエッチングすると、エッチングの対象面積はウエハ全面積の１００％である。図３（ｂ）に示すように、スクライブライン領域を除く全面積をエッチング対象とすると対象面積はウエハ全面積の略６０％である。図３（ｃ）に示すように、スクライブライン領域４０３及び不完全形成領域を除く全面積をエッチング対象とすると対象面積はウエハ全面積の略５０％である。また、図３（ｄ）に示すようにスクライブライン領域４０３、不完全形成領域４０４及びチップのエッチング不要領域４０５を除く全面積をエッチング対象とすると対象面積はウエハ全面積の略４０％となる。
【００２３】
すなわち、それぞれの半導体チップ間に形成される間隙部分、それぞれの半導体チップと半導体基板の外周端間に形成される半導体チップの形成が不可能な部分、あるいはそれぞれの半導体チップ内に形成されるエッチングが不要な部分に対して、エッチングに先立って耐エッチング性のマスクを形成して（あるいは除去しないで）、前記部分に対するエッチングを抑制する。これにより被エッチング面積をできるだけ減らすことによって、垂直に近いエッチング形状を得ることができる。
【００２４】
図４は、ステッパによる露光処理を説明する図であり、図４（ａ）はポジレジストを利用した例、図４（ｂ）はネガレジストを利用した例を示す図である。これらの図において、５０１はマスクパターンを用いて行うパターン付き露光領域、５０２はマスクパターンを用いずに行う全面露光（マスクなし露光）領域である。
【００２５】
図４（ａ）に示すように、ポジレジストを利用した場合には、チップの一部のみが形成される不完全形成領域にマスク（あるいはウエハ）が置かれたときには露光を行わない。これにより、レジストを残留させることができ、この不完全形成領域はエッチングされることはない。
【００２６】
また、図４（ｂ）に示すように、ネガレジストを利用した場合には、チップの一部のみが形成される不完全形成領域にマスク（あるいはウエハ）が置かれるとき全面露光（マスクなし露光）を行う。これにより、前記不完全形成領域にレジストを残留させることができ、この不完全形成領域はエッチングされることはない。すなわち、前記いずれの場合においても前記不完全形成領域はエッチングされることはない。このため被エッチング面積を低減することができる。
【００２７】
以上説明したように、本実施形態によれば、被エッチング材のエッチング面積を削減することができる。これにより難エッチング材のエッチングに際して垂直に近いエッチング形状を得ることができる。
【００２８】
【発明の効果】
以上説明したように本発明によれば、難エッチング材を使用した場合においても安定したデバイス性能を得ることのできる半導体装置及び該半導体装置の製造に好適なプラズマ処理方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態にかかるプラズマ処理装置を説明する図である。
【図２】反応生成物のエッチングの進行に与える影響について説明する図である。
【図３】被エッチング面積を低減する方法を説明する図である。
【図４】ステッパによる露光処理を説明する図である。
【符号の説明】
１０１  高周波電源
１０２  自動整合器
１０３  コイル
１０４  真空処理容器
１０４ａ  放電部（絶縁体）
１０４ｂ  処理部（接地）
１０５  プラズマ
１０６  ガス導入手段
１０７  排気装置
１０８  試料
１０９  試料台
１１０  第二の高周波電源
１１１  ハイパスフィルタ
１１２  絶縁膜
１１５  ヒータ
１１６  冷媒流路
１１７  負荷
２０１  マスク
２０２  被エッチング材
４００  ウエハ
４０１  チップ形成領域
４０２  エッチング領域
４０３  スクライブライン領域
４０４  不完全形成領域
４０５  エッチング不要領域
【図１】
2004247586.tif 000004
【図２】
2004247586.tif 000005
【図３】
2004247586.tif 000006
【図４】
2004247586.tif 000007