(57)【要約】【課題】回路の高速動作、低消費電力、小型化に適した重み付けのためのデジタルコードと、入力アナログ信号との積和演算の結果をデジタル出力するコリレータ装置を得る。【解決手段】時系列をなす参照用デジタルコードに対応して、発生する電荷パケット数を制御するための電荷発生制御手段により、アナログ入力電圧に比例した電荷量の電荷信号パケットを発生する電荷発生手段の電荷信号パケット生成数を制御し、これを電荷蓄積手段に蓄積して得られる入力アナログ信号とデジタルコードの相関出力である電荷量または電気量をＡＤ変換して出力とするコリレーティングＡＤ変換機を構成する。【選択図】        図１１
2004171183.tif 000002
【特許請求の範囲】
【請求項１】
時系列をなす参照用ディジタルコードに対応して、発生する電荷パケット数を制御するための電荷発生制御手段Ｐと、
該電荷発生制御手段から伝達される電荷発生の要求にしたがって、別途供給されるアナログ入力信号電圧に概略比例した電荷量を有する電荷信号パケットを発生する電荷発生手段ＣＧと、
該電荷発生手段が発生する電荷信号パケットを受容し蓄積する少なくとも１個の電荷蓄積手段Ｂとからなり、
該参照用ディジタルコードに対して予め定められた時間区間の終了時点で、該少なくとも１個の電荷蓄積手段が保持する電荷量をもって出力とすることを特徴とするコリレータ装置。
【請求項２】
請求項１記載のコリレータ装置であって、参照用ディジタルコード１個がｎ（但し、ｎは２以上の整数）レベルの数値を示す信号であって、この信号にしたがって電荷発生手段ＣＧがｎ−１個の電荷パケットを生成するコリレータ装置。
【請求項３】
請求項２記載のコリレータ装置であって、ｎ＝２であるコリレータ装置。
【請求項４】
請求項１記載のコリレータ装置であって、２個の電荷蓄積手段Ｂ１，Ｂ２を備え、さらにこれらの電荷蓄積手段に選択的に電荷パケットを転送するための電荷ルーター手段Ｒを備え、参照用２進ディジタルコードにしたがって、発生する電荷パケットを１個とするか２個とするかを決定するもので、該電荷蓄積手段の一方Ｂ１が発生した１個もしくは２個の電荷パケットのうちの１個を蓄積し、該電荷蓄積手段の他方Ｂ２が残余の電荷パケットを蓄積する構成のコリレータ装置。
【請求項５】
請求項１〜３のいずれかに記載のコリレータ装置Ｘで参照コードＹに対応して生成された出力電荷量を入力とし、さらに同一のコリレータ装置Ｘで別の特定の参照コードＺに対応して生成された出力電荷量をＡＤ変換のための参照信号として用い、ＡＤ変換をおこなうコリレーティングＡＤ変換機。
【請求項６】
請求項５記載のコリレーティングＡＤ変換機で、さらに参照信号を一時記憶するサンプル・アンド・ホールド回路などの記憶手段を備え、この記憶手段の出力信号をＡＤ変換の参照信号として用いるコリレーティングＡＤ変換機。
【請求項７】
請求項４記載のコリレータ装置の電荷蓄積手段の一方Ｂ１の出力信号を参照信号とし、又、電荷蓄積手段の他方Ｂ２の出力信号を入力信号として、ＡＤ変換をおこなうＡＤ変換機を併設したコリレーティングＡＤ変換機。
【請求項８】
請求項５〜７のいずれかに記載のコリレーティングＡＤ変換機であって、参照コードのコード構成から一意に算定される定数を変換出力に加算または減算して最終出力を得る構成をもったコリレーティングＡＤ変換機。
【請求項９】
共通の入力信号を受容する請求項５〜８のいずれかに記載のコリレーティングＡＤ変換機をｍ個備え、多ビットの参照コードをビットによるｍ個のグループに分離して、該ｍ個のコリレーティングＡＤ変換機に供給して得られるｍ個の出力ディジタル信号値に予め定められた重み係数を乗じて後に、合算して総合出力を算出するコリレーティングＡＤ変換機。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、積和演算回路として、通信機、映像処理装置、パターン認識装置、ニューラル演算装置などに広く応用が可能なコリレータ装置とそれを用いたコリレーティングＡＤ変換機に関するものである。
【０００２】
【従来の技術】
ディジタル技術の発展の結果、ＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）通信などディジタル変調方式が急速に普及しつつあり、システムに要求される機能の高度化のために、用いているディジタル信号処理は現在なお急速な進歩をとげつつあるが、発熱と消費電力の問題がより深刻な制約条件となりつつあり、特に携帯端末など限られた電源容量の制約下での長時間動作が困難であるなど既に問題が顕在化している。
【０００３】
これらの問題を解決するために、映像データなどの高速かつ膨大なデータの処理に、より電力消費の少ないアナログ信号処理を併用する努力が各方面でなされているが、従来のアナログ技法の応用では素子ごとの特性のばらつきや特性の経時変化などの問題から、特にアナログ形式の並列処理には多くの問題があり、広く普及するまでには到っていたっていない。
【０００４】
他方、同じアナログ技法の一種である電荷領域演算は、特に加算とスイッチングに関して雑音成分の混入が極めて少ないことが知られており、少数ではあるが応用の研究が開始されており、その一例として、本願の発明者による日本国特許第３０６９６３７号がある。
【０００５】
図１５は上記特許を応用して構成されたフィルタリングＡＤコンバータの実施例である。同図において、ＩＮは入力された電荷ｐ，ｑ，ｑ’という３系列の時系列が時分割多重された信号を受容するゲートであり、これに続くＤＭＰＸ，Ｒの２個のゲートの操作によって、これらの入力は選択的にＢＦＲ，ＢＦＲ０，ＢＦＲ１の３個のバファーゲートに転送され累積加算される。この際、信号ｐがＢＦＲに、信号ｑ，ｑ’がＢＦＲ０，ＢＦＲ１またはＢＦＲ１，ＢＦＲ０にそれぞれ転送されるように構成し、ｑ，ｑ’の転送先を入力コードのビット極性にしたがって選択すると、バイナリー相関器としての機能する。
【０００６】
上記構成では、デバイス内部でほとんど電流が流れず、ゲートへのクロック供給が消費電力の主体であるため、大変に電力消費が少ないという利点があるが、電荷を３個のバファーに送る必要があり、演算回路の構造が比較的に複雑であるという点と、さらに入力すべき信号をＩＮに供給するためのマルチプレックス装置が必要とされることが、短所である。
【０００７】
【発明が解決しようとする課題】
本発明は、これらの欠点を解決するために重み付けのためのディジタルコードと、入力アナログ信号との積和演算の結果を出力するコリレータ装置とそれを用いたコリレーティングＡＤ変換機を提案しようとするものである。
【０００８】
【課題を解決するための手段】
本発明は上記の如き観点に鑑みてなされたものであって、その主たる発明は、時系列をなす参照用ディジタルコードに対応して、発生する電荷パケット数を制御するための電荷発生制御手段と、該電荷発生制御手段から伝達される電荷発生の要求にしたがって、別途供給されるアナログ入力信号に概略比例した電荷量を有する電荷信号パケットを発生する電荷発生手段と、該電荷発生手段が発生する電荷信号パケットを受容し蓄積する少なくとも１個の電荷蓄積手段とからなり、該参照用ディジタルコードに対して予め定められた時間区間の終了時点で、該少なくとも１個の電荷蓄積手段が保持する電荷量をもって出力とするコリレータ装置、及び、該コリレータ装置で参照コードに対応して生成された出力電荷量を入力とし、さらに同一のコリレータ装置で別の特定の参照コードに対応して生成された出力電荷量をＡＤ変換のための参照信号として用い、ＡＤ変換をおこなうコリレーティングＡＤ変換機を提供しようとするものである。
【０００９】
【作用】
次に、本発明一実施例の作用について図面を参照しながら説明する。
図１は、本発明一実施例の構成による最も単なコリレータ装置を示している。同図において、電荷発生手段ＣＧは電荷発生制御手段Ｐの要求のためのサンプリング信号にしたがって、入力信号電圧にほぼ比例した電荷量をもった電荷パケットを出力する。出力された電荷パケットは、隣接して配置された電荷蓄積手段Ｂに転送され、コントローラによって該電荷蓄積手段Ｂにおいてすでに該電荷蓄積手段Ｂに蓄積されている電荷信号と加算されて該電荷蓄積手段Ｂに蓄積される。ここで、電荷発生制御手段Ｐは予め決められた参照コードＹに対応する回数の電荷発生要求を出力するように構成されている。
【００１０】
例えば、図２は、０と１の２値で構成された参照コードに基づくコリレータの動作順序を示しているが、この図にも示されているように、参照コードが１のときにのみ電荷発生の要求のためのサンプリング信号が発せられるように電荷発生制御手段Ｐが動作している。この結果、参照コードの開始時点で消去された電荷蓄積手段Ｂの電荷は所定の期間上記の動作を続けることによって、その期間内の参照コードと入力信号の間の内積すなわち相関成分を含んだ信号が蓄積される。また、特殊なケースとして、その区間の参照コードが例えばコードＺに示すように、すべてゼロでない一定値である場合は、入力信号の区間平均値に対応する電荷量Ｑｆｕｌｌが蓄積されることになる。
【００１１】
図３は、図１に示すコリレータＸに電荷量検出手段ＣＳ、サンプルアンドホールド手段Ｓ／Ｈ、ＡＤ変換機ＡＤＣを併設して構成したコリレーティングＡＤ変換機を示している。この回路では、コリレータＸから出力された電荷Ｑｏｕｔが電荷量検出手段ＣＳで電圧信号に変換されてＡＤ変換機ＡＤＣの入力となるが、ＡＤ変換の参照信号も同じコリレータＸによって予め生成され、サンプルアンドホールド手段Ｓ／Ｈに一時記憶された後、ＡＤ変換機ＡＤＣの基準入力ｒｅｆに入力されている。この参照信号として、例えば上記で説明した入力信号と参照コード（１，１，１，・・・１）の相関出力Ｑｆｕｌｌを用いると、ＡＤ変換の出力はＱｏｕｔ／Ｑｆｕｌｌに対応したものとなる。
【００１２】
この際、重要な点はＱｏｕｔ，  Ｑｆｕｌｌがともに同一の信号処理回路を経て生成されたものであることで、この結果、入力から電荷量検出手段ＣＳ出力までの処理回路のゲインのばらつきが分母、分子共通となり相殺されるのである。この点は、前述の本願の発明者による日本国特許第３０６９６３７号と全く同様の効果を示し、並列化に伴って問題となる回路間のゲイン不均一性を大幅に緩和する効果を有する。また、この構成では任意の時点で入力信号の平均レベルを把握できるため、低周波の変動が混入した入力信号の処理を行う場合でも、参照信号を頻繁に更新することによって、より正確な相関出力を得ることができる。
【００１３】
図４及び図５は、図３のコリレーティングＡＤ変換機の別の作動方式を示している。これらの例では、図２と違って参照コードに０，１，２，３のコードを使用するものである。
【００１４】
図４の場合は、４種類のレベル（ｎ＝４）０，１，２，３がＣＧの生成する電荷パケット０，１，２，３個に対応したものであり、Ｑｆｕｌｌはコード（３，３，３，・・・３）に対応して得られる。
【００１５】
又、図５は、５種類のレベル（ｎ＝５）０，１，２，３，４がＣＧの生成する電荷パケット０，１，２，３，４個に対応しており、Ｑｆｕｌｌは中立レベル（２，２，２，・・・２）に対応して得られる。
【００１６】
図６（ａ），（ｂ）はそれぞれＹ、Ｚの２種類の参照コードの構成例を示している。
【００１７】
図６（ａ）は、参照コードＹとＺを交互に適用するもので、頻繁な参照値の訂正が可能であるが、図６（ｂ）は参照コードＹによる数回の相関動作ごとに参照コードＺによる参照値の訂正をおこなう形式である。入力信号が安定している場合は、当然ながら参照コードＺによる相関動作頻度は少なくできる。
【００１８】
【実施例】
以下、本発明一実施例を図面を参照しながら説明する。
図７は、図１のコリレータを電荷転送素子で構成する具体例と、その横断面上でのポテンシャル分布位置の対応を示している。素子は、左端にＣＧで示された電荷発生手段と、発生した電荷パケットを一時的に蓄積するための電荷蓄積手段Ｂ，Ｂ’で構成されている。なお、この回路では、電荷発生手段ＣＧとしてフィル・アンド・スピル型を、出力回路ＣＳにはフローティング・ディフュージョン型の回路を、それぞれ採用している。
【００１９】
図８は、図７のコリレータを図２の手順で作動させる場合の作動順序を示している。図８の１〜４、１’  〜４’  は、ともに通常の相関演算をおこなっている状態を示しており、１サンプルの入力に対して、どちらかの作動シークエンスが実行されるが、どちらのシークエンスを選択するかは、参照コードのビット極性で決定される。同図からわかるように、このシークエンスでは電荷蓄積手段Ｂから右のゲートには何の制御も加えられず、同じ状態を保持する。また、参照コードのビットがゼロの場合（１’〜４’）は電荷信号の発生が中止されるので、電荷発生手段ＣＧ、電荷蓄積手段Ｂ’についても全く同じ状態が保持される。
【００２０】
上記の電荷発生手段ＣＧ、電荷蓄積手段Ｂ’の動作については、以下に示す５〜８、５’〜８’、９  〜１２、  ９’〜１２’の各シークエンスでも全く同じ動作が行われるが、この動作で発生した電荷はすべて電荷蓄積手段Ｂ’に蓄積され、所定サンプル数の処理が終了したところで、Ｂの電荷蓄積手段に転送される。この過程が５〜８、５’〜８’に示すシークエンスで、電荷蓄積手段Ｂの電荷蓄積容量が電荷蓄積手段Ｂ’のそれに対して十分に大きい場合は、さらに電荷蓄積手段Ｂの上で電荷を加算しながら蓄積することができる。最後に電荷蓄積手段Ｂ’から電荷蓄積手段Ｂへの電荷転送が終了した後、電荷蓄積手段Ｂが保持する電荷は出力として外部に排出される。この過程が、９〜１２、９’〜１２’に示すシークエンスである。
【００２１】
なお、この構成では、電荷蓄積手段として、直列に接続された２個のバファーＢ，Ｂ’を用いて、電荷を２段階で蓄積する構成を採用しているが、これは回路面積を全体的に小型にするためと、動作速度を向上させる目的で導入された構造で、本質的にはバファーＢを省略した構成も、図示はしないが当然可能である。
【００２２】
図９は、２個の電荷蓄積手段Ｂ１，Ｂ２を備え、これらの電荷蓄積手段に選択的に電荷を転送するための電荷ルーター手段Ｒを利用する構成の例を示す。この例の作動は図１０に示すが、各サンプルに対して、参照コードのビットが１のとき２個、０のとき１個の電荷パケットが生成される。これらの１個または２個の電荷パケットのうち１個は、必ず電荷蓄積手段Ｂ１に転送され、もし余った電荷パケットがあれば、これは電荷蓄積手段Ｂ２に転送されるように作動する。この結果、電荷蓄積手段Ｂ１には全サンプルのデータが積分され、入力信号の区間積分値データが蓄積され、電荷蓄積手段Ｂ２には参照コードとの相関を示すデータが蓄積される。
【００２３】
この過程は、図６（ａ）で説明した２種類の参照コードＹ，Ｚについての相関演算を交互にではなく、同時に実行することに相当するが、ひとつのサンプルに対して複数の電荷パケットを順次的に発生させる必要性から、正確な演算をおこなうためには電荷発生手段ＣＧの入力信号として、サンプルアンドホールド回路Ｓ／Ｈが必要となる。
【００２４】
図１１、図１２は、ともに上記図９に示すコリレータにＡＤ変換機を接続して構成されたコリレーティングＡＤ変換機の例を示している。
【００２５】
図１１は、電荷信号を入力として動作するＡＤ変換機を利用する場合を示しており、このようなＡＤ変換機の一例としては、本願発明者による米国特許第５，５３７，１１５号などがある。
【００２６】
一般に、電荷信号は非負の信号であるため、正負両極性の入力信号を扱うために導入する入力のバイアス成分は出力データに誤差を与える結果となる。特に、参照コードのコードバランスが適正でない場合、結果は大きな誤差を含む結果となるが、この誤差は参照コードから一意に決定されるものなので、図１１ではＡＤ変換機ＡＤＣの出力に補正データを加減算する機構Ａｄｊｕｓｔを設置した例を示している。この補正量は、例えば、参照コードＣ（ｉ）  がＮワードであるとした場合、ゼロに対応するコード値Ｃ０として
Ｅ＝Σ｛Ｃ（ｉ）−Ｃ０｝／（ｎＣ０）
として与えられる。なお、出力の相対関係のみが必要で絶対値は不必要な場合には、この補正は必要ない。
【００２７】
図１２では、一般的なＡＤ変換機ＡＤＣを利用して出力を算出する構成を示している。この例では電荷蓄積手段Ｂ１、Ｂ２に蓄積された出力が、電荷量検出手段ＣＳで電圧信号に変換され、サンプルアンドホールド回路Ｓ／Ｈに一時記憶された電荷蓄積手段Ｂ１の出力から供給される参照信号に対して電荷蓄積手段Ｂ２からの出力信号がＡＤ変換される構成を有している。
【００２８】
図１３は、上記図１２の回路を電荷転送素子で形成した具体的な回路構造を電荷発生手段ＣＧから電荷量検出手段ＣＳまでの範囲で示している。
【００２９】
図１４は、以上に説明したコリレーティングＡＤ変換機（ＣＡＤＣ）を並列に設置し、共通の入力信号に対する６ビット幅の参照コードとの相関を算出する回路の例を示す。それぞれのコリレーティングＡＤ変換機（ＣＡＤＣ）には２ビット、すなわち４レベルの参照コードがそれぞれに供給され、独立して相関値を算出する。
【００３０】
それぞれのコリレーティングＡＤ変換機（ＣＡＤＣ）からの出力にはビットの位置によって決まるウェイト付けが行われた後に合算される。例えば、最上位の２ビットに関する相関処理を行うコリレーティングＡＤ変換機（ＣＡＤＣ（１））は、中間の２ビットを扱うコリレーティングＡＤ変換機（ＣＡＤＣ（２））の４倍のウェイトがかけられることになる。
【００３１】
【発明の効果】
本発明は本願の発明者による日本国特許第３０６９６３７号を基本にして参照コードにより電荷の発生そのものを制御する方式を導入することで、構成を簡素化して、より経済的な素子構造を実現するためになされたものである。入力信号の多重化が必要ないので、構造が単純になり、より高速での作動が可能になる。バファー数が少ないので、制御が容易になると同時に、回路の小型化と電力消費の削減が可能になる。
【図面の簡単な説明】
【図１】本発明一実施例を示す単純なコリレータのブロック図である。
【図２】図１のコリレータの作動態様の一例を示すフローチャートである。
【図３】図１のコリレータにＡＤ変換機を組み合わせたコリレーティングＡＤ変換機の一例を示すブロック図である。
【図４】図１のコリレータの他の例の作動態様を示すフローチャートである。
【図５】図１のコリレータのさらに他の例の作動態様を示すフローチャートである。
【図６】２種類の参照コードを組み合わせて、相関出力を得る場合の参照コード供給順序の一例を示す説明図である。
【図７】図１に示すコリレータを電荷転送素子で構成した一実施例の平面図と各電極が形成するポテンシャル状態の一例を示す説明図である。
【図８】図７の電極が形成するポテンシャル形状の変化によるコリレータの作動説明図である。
【図９】本発明の他の実施例を示すコリレータのブロック図である。
【図１０】図９のコリレータの作動態様の例を示すフローチャートである。
【図１１】図９のコリレータにＡＤ変換機を設置したコリレーティングＡＤ変換機の一実施例を示ブロック図である。
【図１２】図９のコリレータにＡＤ変換機を設置したコリレーティングＡＤ変換機の他の実施例を示ブロック図である。
【図１３】図９のコリレータを電荷転送素子で構成した一実施例の平面図である。
【図１４】複数のコリレーティングＡＤＣを使った多値コリレーティングＡＤＣの一実施例を示すブロック図である。
【図１５】従来の相関演算をおこなうための一例を示す電荷領域演算回路である。
【図１】
2004171183.tif 000003
【図２】
2004171183.tif 000004
【図３】
2004171183.tif 000005
【図４】
2004171183.tif 000006
【図５】
2004171183.tif 000007
【図６】
2004171183.tif 000008
【図７】
2004171183.tif 000009
【図８】
2004171183.tif 000010
【図９】
2004171183.tif 000011
【図１０】
2004171183.tif 000012
【図１１】
2004171183.tif 000013
【図１２】
2004171183.tif 000014
【図１３】
2004171183.tif 000015
【図１４】
2004171183.tif 000016
【図１５】
2004171183.tif 000017