(57)【要約】【課題】スループットの劣化を抑制しつつ、ギャップフィル特性を向上させるとともに、面内均一性を改善する。【解決手段】ＳｉＨ４とＯ２のみを用いた混合ガス中で高密度プラズマＣＶＤを行うことにより、配線層２２が形成された絶縁層２１上に酸化膜２３を形成し、ＳｉＨ４とＯ２の流量を増加させ、デポ／スパッタ比を上昇させた状態で、配線層２３上に酸化膜２４を形成し、ＳｉＨ４とＯ２との混合ガスにＡｒが添加された混合ガス中でデポ／スパッタ比をさらに上昇させて高密度プラズマＣＶＤを行うことにより、酸化膜２４上に酸化膜２５を形成する。【選択図】      図２
2004273741.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層上に形成された配線層と、
前記配線層上に形成された第１酸化膜と、
前記第１酸化膜上に形成され、前記第１酸化膜よりも面内均一性が良い第２酸化膜とを備えることを特徴とする半導体装置。
【請求項２】
高密度プラズマＣＶＤにより、配線層上に第１酸化膜を形成する工程と、
前記高密度プラズマＣＶＤにおけるデポ／スパッタ比を上げて、前記第１酸化膜上に第２酸化膜を形成する工程とを備えることを特徴とする薄膜形成方法。
【請求項３】
モノシランと酸素との混合雰囲気中で高密度プラズマＣＶＤを行うことにより、配線層上に第１酸化膜を形成する工程と、
前記モノシランと酸素との混合雰囲気にさらにアルゴンを加えた混合雰囲気中で高密度プラズマＣＶＤを行うことにより、前記第１酸化膜上に第２酸化膜を形成する工程とを備えることを特徴とする薄膜形成方法。
【請求項４】
モノシランと酸素との混合雰囲気中で高密度プラズマＣＶＤを行うことにより、配線層上に第１酸化膜を形成する工程と、
前記モノシランと酸素との混合雰囲気中にける高密度プラズマＣＶＤのデポ／スパッタ比を上げて、前記第１酸化膜上に第２酸化膜を形成する工程とを備えることを特徴とする薄膜形成方法。
【請求項５】
前記モノシランと酸素との混合雰囲気にさらにアルゴンを加えた混合雰囲気中で、デポ／スパッタ比をさらに上げて高密度プラズマＣＶＤを行うことにより、前記第２酸化膜上に第３酸化膜を形成する工程をさらに備えることを特徴とする請求項４記載の薄膜形成方法。
【請求項６】
サイドパワーに比べてトップパワーを上昇させ、真空度を上げた状態で高密度プラズマＣＶＤを行うことにより、配線層上に第１酸化膜を形成する工程と、
トップパワーに比べてサイドパワーを上昇させ、モノシランと酸素の流量を上げるとともに、アルゴンを流し、真空度を下げた状態で高密度プラズマＣＶＤを行うことにより、前記第１酸化膜上に第２酸化膜を形成する工程とを備えることを特徴とする薄膜形成方法。
【請求項７】
サイドパワーに比べてトップパワーを上昇させ、真空度を上げた状態で高密度プラズマＣＶＤを行うことにより、配線層上に第１酸化膜を形成する工程と、
トップパワー、サイドパワーおよび真空度を維持し、モノシランと酸素の流量を上げた状態で高密度プラズマＣＶＤを行うことにより、前記第１酸化膜上に第２酸化膜を形成する工程と、
トップパワーに比べてサイドパワーを上昇させ、モノシランと酸素の流量をさらに上げるとともに、アルゴンを流し、真空度を下げた状態で高密度プラズマＣＶＤを行うことにより、前記第２酸化膜上に第３酸化膜を形成する工程とを備えることを特徴とする薄膜形成方法。
【請求項８】
絶縁層上に配線層を形成する工程と、
高密度プラズマＣＶＤにより、前記配線層上に第１酸化膜を形成する工程と、
前記高密度プラズマＣＶＤにおけるデポ／スパッタ比を上げて、前記第１酸化膜上に第２酸化膜を形成する工程と、
前記第２酸化膜を平坦化する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置、薄膜形成方法および半導体装置の製造方法に関し、特に、配線層間の絶縁に用いられる酸化膜の製造方法に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、配線層間にボイドを発生させることなく、アスペクト比が高く、間隔が狭い配線層間の絶縁を行なうために、高密度プラズマ（ＨＤＰ：Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）ＣＶＤを用いて酸化膜を形成する方法がある。
【０００３】
図４は、従来の半導体装置における配線層の製造方法を示す断面図である。
図４（ａ）において、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを絶縁膜３１上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、ＴｉＮ膜３２ａ、Ａｌ−Ｃｕ膜３２ｂ、Ｔｉ膜３２ｃおよびＴｉＮ膜３２ｄからなる配線層３２を絶縁膜３１上に形成する。
【０００４】
なお、Ａｌ−Ｃｕ層３２ｂの下に設けられるＴｉＮ層３２ａは、バリア膜として機能するもので、積層配線がＳｉと接触した際の接合突き抜けや、Ｓｉ析出によるコンタクト抵抗の増大を抑制するものである。また、Ａｌ−Ｃｕ層３２ｂの上に設けられるＴｉ膜３２ｃおよびＴｉＮ膜３２ｄは、コンタクト抵抗を低減したり、反射防止膜として用いたり、エレクトロマイグレーションを防止したりするものである。
【０００５】
次に、図４（ｂ）に示すように、ＳｉＨ４、Ｏ２およびＡｒを用いた混合雰囲気中で高密度プラズマＣＶＤを行うことにより、配線層３２上に酸化膜３３を形成する。
次に、図４（ｃ）に示すように、例えば、ＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）を用いて、酸化膜３４の表面を研磨することにより、酸化膜３４の表面を平坦化する。
【０００６】
また、特許文献１には、ＳｉＨ４、Ｏ２およびＰＨ３を気相反応させて成膜させたＰＳＧ膜上に、ＴＥＯＳ（Ｓｉ（Ｃ２Ｈ５Ｏ）４）とＮＨ３に酸素を添加した混合ガスを用い、平行平板プラズマ中で反応させてシリコン酸窒化膜（オキシナイトライド）を堆積させることにより、ステップカバレージを改善する方法が開示されている。
【０００７】
【特許文献１】
特開平４−１５８５２０号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、図４の方法では、酸化膜３３にボイドを発生させることなく、酸化膜３３を配線層３２の間に埋め込むことができるのは、配線層３２の間隔が０．３μｍ程度、配線層３２の厚みが０．６μｍ程度であり、配線層３２の間隔が０．１７μｍ程度に狭くなると、酸化膜３３にボイドが発生するという問題があった。
【０００９】
一方、Ａｒを使用することなく、ＳｉＨ４およびＯ２のみを用いた混合雰囲気中で高密度プラズマＣＶＤを行うことにより、酸化膜３３にボイドを発生させることなく、配線層３２の間隔が０．１７μｍ、配線層３２の厚みが０．６μｍの配線層３２の間に酸化膜３３を埋め込むことが可能となる。
しかしながら、ＳｉＨ４およびＯ２のみを用いた混合雰囲気中で高密度プラズマＣＶＤを行うと、酸化膜３３の面内均一性が悪化し、酸化膜３３の平坦性が劣化するという問題があった。
【００１０】
また、特許文献１に開示された方法では、ＰＳＧ膜およびシリコン酸窒化膜という２種類の膜が使用され、これらの膜を形成するためには装置を交換する必要があるため、スループットが劣化するという問題があった。
そこで、本発明の目的は、スループットの劣化を抑制しつつ、ギャップフィル特性を向上させるとともに、面内均一性を改善することが可能な半導体装置、薄膜形成方法および半導体装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、絶縁層上に形成された配線層と、前記配線層上に形成された第１酸化膜と、前記第１酸化膜上に形成され、前記第１酸化膜よりも面内均一性が良い第２酸化膜とを備えることを特徴とする。
【００１２】
これにより、ボイドを発生させることなく、第１酸化膜を配線層の間に埋め込むことが可能となるとともに、第１酸化膜上に第２酸化膜を形成することで、面内均一性を向上させることが可能となる。
このため、配線層のアスペクト比が高く、間隔が狭い場合においても、同一種類の膜を用いて配線層の絶縁を図ることが可能となり、スループットの劣化を抑制しつつ、ギャップフィル特性を向上させるとともに、面内均一性を改善することが可能となる。
【００１３】
また、本発明の一態様に係る薄膜形成方法によれば、高密度プラズマＣＶＤにより、配線層上に第１酸化膜を形成する工程と、前記高密度プラズマＣＶＤにおけるデポ／スパッタ比を上げて、前記第１酸化膜上に第２酸化膜を形成する工程とを備えることを特徴とする。
これにより、高密度プラズマＣＶＤにおけるデポ／スパッタ比を制御しながら成膜することで、ギャップフィル特性および面内均一性を制御することが可能となる。
【００１４】
このため、装置を交換することなく、ギャップフィル特性の向上を図ることが可能となるとともに、面内均一性を改善することが可能となり、配線層のアスペクト比が高く、間隔が狭い場合においても、スループットの劣化を抑制しつつ、絶縁膜形成時の信頼性を向上させることが可能となる。
また、本発明の一態様に係る薄膜形成方法によれば、モノシランと酸素との混合雰囲気中で高密度プラズマＣＶＤを行うことにより、配線層上に第１酸化膜を形成する工程と、前記モノシランと酸素との混合雰囲気にさらにアルゴンを加えた混合雰囲気中で高密度プラズマＣＶＤを行うことにより、前記第１酸化膜上に第２酸化膜を形成する工程とを備えることを特徴とする薄膜形成方法。
【００１５】
これにより、高密度プラズマＣＶＤにおけるアルゴンの添加を制御することで、配線層が削り取られることを抑制しつつ、成膜時のデポ／スパッタ比を容易に制御することが可能となり、スループットの劣化を抑制しつつ、ギャップフィル特性を向上させることが可能となるとともに、面内均一性を改善することが可能となる。
【００１６】
また、本発明の一態様に係る薄膜形成方法によれば、モノシランと酸素との混合雰囲気中で高密度プラズマＣＶＤを行うことにより、配線層上に第１酸化膜を形成する工程と、前記モノシランと酸素との混合雰囲気中にける高密度プラズマＣＶＤのデポ／スパッタ比を上げて、前記第１酸化膜上に第２酸化膜を形成する工程とを備えることを特徴とする。
【００１７】
これにより、高密度プラズマＣＶＤにおけるデポ／スパッタ比を制御しながら成膜することで、ギャップフィル特性および面内均一性を制御することが可能となる、スループットの劣化を抑制しつつ、ギャップフィル特性を向上させることが可能となるとともに、面内均一性を改善することが可能となる。
また、本発明の一態様に係る薄膜形成方法によれば、前記モノシランと酸素との混合雰囲気にさらにアルゴンを加えた混合雰囲気中で、デポ／スパッタ比をさらに上げて高密度プラズマＣＶＤを行うことにより、前記第２酸化膜上に第３酸化膜を形成する工程をさらに備えることを特徴とする。
【００１８】
これにより、プラズマ生成時のＲＦパワーを低下させることを可能として、デポ／スパッタ比を容易に上昇させることが可能となり、酸化膜形成時の面内均一性を改善することが可能となる。
また、本発明の一態様に係る薄膜形成方法によれば、サイドパワーに比べてトップパワーを上昇させ、真空度を上げた状態で高密度プラズマＣＶＤを行うことにより、配線層上に第１酸化膜を形成する工程と、トップパワーに比べてサイドパワーを上昇させ、モノシランと酸素の流量を上げるとともに、アルゴンを流し、真空度を下げた状態で高密度プラズマＣＶＤを行うことにより、前記第１酸化膜上に第２酸化膜を形成する工程とを備えることを特徴とする。
【００１９】
これにより、第１酸化膜の成膜時では、配線層から離れた位置でモノシランと酸素とをプラズマ反応させることが可能となるとともに、反応ガスの平均自由工程を大きくすることが可能となり、配線層に到達する反応ガスの直進性を向上させることが可能となるとともに、アルゴンによる配線層の削れを防止することを可能として、デポ／スパッタ比を低下させることが可能となる。
【００２０】
このため、第１酸化膜の成膜時のギャップフィル特性を向上させることが可能となり、配線層のアスペクト比が高く、間隔が狭い場合においても、ボイドを発生させることなく、第１酸化膜を配線層の間に埋め込むことが可能となる。
また、第２酸化膜の成膜時では、アルゴンを添加することにより、プラズマ生成時のＲＦパワーを低下させることを可能として、デポ／スパッタ比を容易に上昇させることが可能となり、第２酸化膜形成時の面内均一性を改善することが可能となる。
【００２１】
また、本発明の一態様に係る薄膜形成方法によれば、サイドパワーに比べてトップパワーを上昇させ、真空度を上げた状態で高密度プラズマＣＶＤを行うことにより、配線層上に第１酸化膜を形成する工程と、トップパワー、サイドパワーおよび真空度を維持し、モノシランと酸素の流量を上げた状態で高密度プラズマＣＶＤを行うことにより、前記第１酸化膜上に第２酸化膜を形成する工程と、トップパワーに比べてサイドパワーを上昇させ、モノシランと酸素の流量をさらに上げるとともに、アルゴンを流し、真空度を下げた状態で高密度プラズマＣＶＤを行うことにより、前記第２酸化膜上に第３酸化膜を形成する工程とを備えることを特徴とする。
【００２２】
これにより、高密度プラズマＣＶＤにおけるデポ／スパッタ比を徐々に増加させながら成膜を行うことが可能となり、スループットの劣化を抑制しつつ、ギャップフィル特性を向上させることが可能となるとともに、面内均一性を改善することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁層上に配線層を形成する工程と、高密度プラズマＣＶＤにより、前記配線層上に第１酸化膜を形成する工程と、前記高密度プラズマＣＶＤにおけるデポ／スパッタ比を上げて、前記第１酸化膜上に第２酸化膜を形成する工程と、前記第２酸化膜を平坦化する工程とを備えることを特徴とする。
【００２３】
これにより、高密度プラズマＣＶＤにおけるデポ／スパッタ比を制御しながら成膜することで、ギャップフィル特性および面内均一性を制御することが可能となり、装置を交換することなく、ギャップフィル特性の向上を図ることが可能となるとともに、面内均一性を改善することが可能となる。
このため、配線層のアスペクト比が高く、間隔が狭い場合においても、絶縁膜表面の平坦化を可能としつつ、絶縁膜形成時の信頼性を向上させることが可能となるとともに、スループットの劣化を抑制することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置および薄膜形成方法について、図面を参照しながら説明する。
図１は、本発明の一実施形態に係る薄膜形成に使用される反応炉の概略構成を示す断面図である。
【００２５】
図１において、導電性チャンバ１には、ウェハＷを出し入れする出し入れ口２が設けられるとともに、導電性チャンバ１上にはセラミックドーム３が設けられている。また、セラミックドーム３の周囲には、半球状誘導コイル７が巻き付けられ、半球状誘導コイル７のトップ部分は、低周波電力発生装置１２ａに接続されるとともに、半球状誘導コイル７のサイド部分は、低周波電力発生装置１２ｂに接続さている。また、導電性チャンバ１内には、ウェハＷを載置するアルミベース４が設けられ、アルミベース４上には、ウェハＷを吸着する静電チャック５が設けられている。また、導電性チャンバ１内には、アルミベース４を上下させるシリンダ６が設けられるとともに、導電性チャンバ１内の上方および側方には、反応ガスを噴射するガス噴射部１０ａ、１０ｂがそれぞれ設けられている。また、導電性チャンバ１は、排気ゲート８を介してターボポンプ９に接続され、アルミベース４は高周波電力発生装置１１に接続されている。また、導電性チャンバ１には、ウェハＷの裏面に冷却ガスを供給する冷却ガス供給部が設けられ、冷却ガスの流量を制御するコントロールバルブ１３が設けられている。
【００２６】
そして、ウェハＷ上に成膜を行う場合、シリンダ６を駆動してアルミベース４を下降させ、出し入れ口２を介してウェハＷを静電チャック５上に搬送する。そして、ウェハＷが静電チャック５上に搬送されると、シリンダ６を駆動してアルミベース４を上昇させ、ウェハＷをセラミックドーム３の中心付近に移動させる。そして、静電チャック５をオンして、ウェハＷを吸着させた後、排気ゲート８を開いて導電性チャンバ１内を排気する。そして、導電性チャンバ１内が所定の真空度に達したら、ガス噴射部１０ａ、１０ｂを介して反応ガスを導電性チャンバ１内に噴出させる。なお、ウェハＷ上に酸化膜を成膜させる場合、反応ガスとして、例えば、ＳｉＨ４とＯ２の混合ガス、あるいはＳｉＨ４とＯ２の混合ガスにＡｒを添加した混合ガスを用いることができる。そして、導電性チャンバ１内が反応ガスで満たされると、ウェハＷの裏面に冷却ガスを供給しながら、低周波電力発生装置１２ａ、１２ｂおよび高周波電力発生装置１１をオンし、高密度プラズマを発生させる。なお、高周波電力発生装置１１から出力されるＲＦパワーの周波数は１３．５６ＭＨｚ、低周波電力発生装置１２ａ、１２ｂから出力されるＲＦパワーの周波数は２ＭＨｚとすることができる。また、ウェハＷの裏面に供給される冷却ガスとしては、例えば、Ｈｅガスを用いることができる。
【００２７】
そして、高密度プラズマが発生した状態で、デポ／スパッタ比を制御しながら成膜することで、ギャップフィル特性および面内均一性を制御することが可能となる。なお、高密度プラズマとは、反応空間に導入されるプラズマの電子密度が１０１１ｃｍ−３以上のものを言う。また、デポ／スパッタ比は、（デポレート＋スパッタレート）／スパッタレートにより定義することができる。さらに、面内均一性は、（（Ｈｍａｘ−Ｈｍｉｎ）／２Ｈｍｅａｎ×１００）％で定義することができる。ただし、Ｈｍａｘは、酸化膜の面内膜厚分布の最大値、Ｈｍｉｎは、酸化膜の面内膜厚分布の最小値、Ｈｍｅａｎは、酸化膜の面内膜厚分布の平均値である。
【００２８】
また、ＳｉＨ４とＯ２のみを用いた混合ガス中で高密度プラズマＣＶＤを行うことにより、アルゴンによる配線層の削れを防止することが可能となり、デポ／スパッタ比を低下させることが可能となる。このため、酸化膜成膜時のギャップフィル特性を向上させることが可能となり、配線層のアスペクト比が高く、間隔が狭い場合においても、ボイドを発生させることなく、酸化膜を配線層の間に埋め込むことが可能となる。
【００２９】
さらに、ＳｉＨ４とＯ２を用いた混合ガスにＡｒを添加することにより、プラズマ生成時のＲＦパワーを低下させることを可能として、デポ／スパッタ比を容易に上昇させることが可能となり、酸化膜形成時の面内均一性を改善することが可能となる。
また、高密度プラズマＣＶＤのバイアスがない状態でウェハＷ上に酸化膜を形成することにより、スパッタリングを抑制しながら、デポジションを行なうことができ、デポ／スパッタ比を上昇させて、面内均一性を向上させることができる。
【００３０】
図２は、本発明の第１実施形態に係る半導体装置における配線層の概略構成を示す断面図である。
図２（ａ）において、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを絶縁膜２１上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、ＴｉＮ膜２２ａ、Ａｌ−Ｃｕ膜２２ｂ、Ｔｉ膜２２ｃおよびＴｉＮ膜２２ｄからなる配線層２２を絶縁膜２１上に形成する。なお、ＴｉＮ膜２２ａの厚みは、例えば、３００〜４００Å程度、Ａｌ−Ｃｕ膜２２ｂの厚みは、例えば、３０００〜１００００Å程度、Ｔｉ膜２２ｃの厚みは、例えば、２００Å程度、ＴｉＮ膜２２ｄの厚みは、例えば、６００〜１０００Å程度に設定することができる。
【００３１】
また、配線層２２としては、ＴｉＮ膜２２ａ、Ａｌ−Ｃｕ膜２２ｂ、Ｔｉ膜２２ｃおよびＴｉＮ膜２２ｄからなる積層構造以外にも、例えば、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造などでもよい。
次に、図２（ｂ）に示すように、絶縁層２１上に配線層２２が形成された半導体ウェハＷを図１の反応炉に搬入する。そして、ＳｉＨ４とＯ２との混合ガスを導電性チャンバ１内に導入し、高周波電力発生装置１１および低周波電力発生装置１２ａ、１２ｂをオンして、高密度プラズマを発生させることにより、配線層２２が形成された絶縁層２１上に酸化膜２３を形成する。なお、酸化膜２３の膜厚Ｈ１は、例えば、１５００Å程度とすることができる。
【００３２】
ここで、ＳｉＨ４とＯ２のみを用いた混合ガス中で高密度プラズマＣＶＤを行うことにより、アルゴンによる配線層２２の削れを防止することが可能となり、高周波電力発生装置１１または低周波電力発生装置１２ａ、１２ｂのＲＦパワーを増加させて、デポ／スパッタ比を低下させることが可能となる。このため、酸化膜２３成膜時のギャップフィル特性を向上させることが可能となり、配線層２２のアスペクト比が高く、間隔が狭い場合においても、ボイドを発生させることなく、酸化膜２３を配線層２２の間に埋め込むことが可能となる。
【００３３】
次に、図２（ｃ）に示すように、高周波電力発生装置１１および低周波電力発生装置１２ａ、１２ｂのＲＦパワーを一定に保ったまま、ＳｉＨ４とＯ２の流量を増加させ、デポ／スパッタ比を上昇させた状態で、配線層２３上に酸化膜２４を形成する。なお、酸化膜２４の膜厚Ｈ２は、例えば、２０００Å程度とすることができる。
【００３４】
ここで、配線層２２に酸化膜２３を埋め込んだ後、デポ／スパッタ比を上昇させることにより、酸化膜２４にボイドを発生させることなく、酸化膜２３上に酸化膜２４を積層することができ、酸化膜２４の面内均一性を改善することができる。
次に、図２（ｄ）に示すように、ＳｉＨ４とＯ２との混合ガスにＡｒが添加された混合ガスを導電性チャンバ１内に導入するとともに、ＳｉＨ４とＯ２との流量を増加させ、高周波電力発生装置１１または低周波電力発生装置１２ａ、１２ｂのＲＦパワーを低下させた状態で、酸化膜２４上に酸化膜２５を形成する。なお、酸化膜２５の膜厚Ｈ３は、例えば、２５００Å程度とすることができ、酸化膜２５の膜厚Ｈ３は、酸化膜２３〜２５全体の膜厚が設定値になるように適宜調整することができる。
【００３５】
ここで、ＳｉＨ４とＯ２を用いた混合ガスにＡｒを添加することにより、高周波電力発生装置１１または低周波電力発生装置１２ａ、１２ｂのＲＦパワーを低下させることを可能として、デポ／スパッタ比を容易に上昇させることが可能となり、酸化膜形成時の面内均一性を改善することが可能となる。
次に、図２（ｅ）に示すように、例えば、ＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）を用いて、酸化膜２５の表面を研磨することにより、酸化膜２５の表面を平坦化する。ここで、酸化膜２５の面内均一性が６〜７％程度以下に改善されているので、酸化膜２５の表面を精度よく平坦化することが可能となる。
【００３６】
このように、上述した実施形態によれば、高密度プラズマＣＶＤにおけるデポ／スパッタ比を制御しながら成膜することで、装置を交換することなく、ギャップフィル特性の向上を図ることが可能となるとともに、面内均一性を改善することが可能となり、配線層２２のアスペクト比が高く、間隔が狭い場合においても、スループットの劣化を抑制しつつ、酸化膜２３〜２５の形成時の信頼性を向上させることが可能となる。
【００３７】
図３は、本発明の一実施形態に係る酸化膜の製造条件を示す図である。
図３において、図２の酸化膜２３の成膜時（１ｓｔ  ｓｔｅｐ）では、通常条件に比べて、図１の低周波電力発生装置１２ａのＲＦパワーを上昇させることにより、トップパワーを上昇させ、図１の低周波電力発生装置１２ｂのＲＦパワーを下降させることにより、サイドパワーを下降させる。また、通常条件に比べて、ＳｉＨ４とＯ２の流量を下げるとともに、Ａｒをオフし、真空度を上げた状態で高密度プラズマＣＶＤを行うことにより、配線層２２が形成された絶縁膜２１上に酸化膜２３を形成する。
【００３８】
ここで、ＳｉＨ４とＯ２のみを用い、Ａｒなしで酸化膜２３を形成することにより、Ａｒによるスパッタリングを抑制することが可能となり、配線層２２の削れを防止することを可能としつつ、デポ／スパッタ比を低下させることが可能となる。
さらに、トップパワーを上昇させ、サイドパワーを下降させることで、配線層２２から離れた上方位置でＳｉＨ４とＯ２とをプラズマ反応させることが可能となるとともに、真空度を上昇させることで、反応ガスの平均自由工程を大きくすることが可能となり、配線層２２に到達する反応ガスの直進性を向上させることが可能となる。
【００３９】
このため、酸化膜２３の成膜時のギャップフィル特性を向上させることが可能となり、配線層２２のアスペクト比が高く、間隔が狭い場合においても、ボイドを発生させることなく、酸化膜２３を配線層２２の間に埋め込むことが可能となる。
次に、酸化膜２４の成膜時（２ｎｄ  ｓｔｅｐ）では、トップパワー、サイドパワーおよび真空度を維持し、ＳｉＨ４とＯ２の流量を上げた状態で高密度プラズマＣＶＤを行うことにより、酸化膜２３上に酸化膜２４を成膜する。
【００４０】
ここで、トップパワーおよびサイドパワーを維持したまま、ＳｉＨ４とＯ２の流量を上げることにより、デポ／スパッタ比を上昇させることができ、酸化膜２３に比べ酸化膜２４の面内均一性を改善することができる。
次に、酸化膜２５の成膜時（３ｒｄ  ｓｔｅｐ）では、酸化膜２４の成膜時に比べて、トップパワーを下降させるとともに、サイドパワーを上昇させる。また、ＳｉＨ４とＯ２の流量をさらに上昇させるとともに、Ａｒを流し、真空度を下げた状態で高密度プラズマＣＶＤを行うことにより、酸化膜２４上に酸化膜２５を形成する。なお、ＳｉＨ４の流量を上昇させる場合、ガス噴射部１０ａから噴出されるトップ流量に比べて、ガス噴射部１０ｂから噴出されるサイド流量を大きく上昇させる。
【００４１】
ここで、ＳｉＨ４とＯ２の混合ガスにＡｒを添加するとともに、ＳｉＨ４とＯ２の流量を上昇させることにより、デポ／スパッタ比を容易に上昇させることが可能となり、酸化膜２５形成時の面内均一性を改善することが可能となる。
なお、上述した実施形態では、高密度プラズマの例として、ＩＣＰ（ｉｎｄｕｃｔｉｖｅｌｙ  ｃｏｕｐｌｅｄ  ｐｌａｓｍａ：誘導結合型プラズマ）を例にとって説明したが、ＴＣＰ（ｔｒａｎｓｆｅｒ  ｃｏｕｐｌｅｄ  ｐｌａｓｍａ：誘導結合型プラズマ）、ＨＥＰ（ｈｅｌｉｃｏｎ−ｗａｖｅ  ｅｘｃｉｔｅｄｐｌａｓｍａ：ヘリコン波励起プラズマ）、ＳＷＰ（ｓｕｒｆａｃｅ  ｗａｖｅ  ｐｌａｓｍａ：サーフェスウェイブプラズマ）、ＥＣＲ（ｅｌｅｃｔｒｏｎｃｙｃｌｏｔｒｏｎ  ｒｅｓｏｎａｎｃｅ：電子サイクロトロン共鳴）プラズマなどを用いるようにしてもよい。
【００４２】
また、上述した実施形態では、配線層を半導体装置に形成する場合について説明したが、本発明に係る配線形成方法は半導体装置に限定されることなく、半導体装置以外にも、例えば、液晶表示装置、有機ＥＬ素子、ビルドアップ多層配線板などに適用するようにしてもよい。
さらに、上述した実施形態では、３段階に分けて酸化膜を成膜する方法について説明したが、２段階に分けて酸化膜を成膜するようにしてもよく、あるいは、デポ／スパッタ比を連続的に変化させながら、酸化膜を成膜するようにしてもよい。
【図面の簡単な説明】
【図１】一実施形態の薄膜形成に使用される反応炉の構成を示す断面図。
【図２】一実施形態の半導体装置の製造方法を示す断面図。
【図３】一実施形態の酸化膜の製造条件を示す図。
【図４】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
１  導電性チャンバ、２  出し入れ口、３  セラミックドーム、４  アルミベース、５  静電チャック、６  シリンダ、７  半球状誘導コイル、８  排気ゲート９  、ターボポンプ、１０ａ、１０ｂ  ガス噴射部、１１  高周波電力発生装置、１２ａ、１２ｂ  低周波電力発生装置、１３  コントロールバルブ、２１  絶縁層、２１ａ、２１ｄ  ＴｉＮ膜、２２ｂ  Ａｌ−Ｃｕ膜、２１ｃ  Ｔｉ膜、２３〜２５酸化膜
【図１】
2004273741.tif 000003
【図２】
2004273741.tif 000004
【図３】
2004273741.tif 000005
【図４】
2004273741.tif 000006