(57)【要約】【課題】電源オフ時のシリアルＥＥＰＲＯＭの誤書き込みを低いコストで防止する。【解決手段】シリアルＥＥＰＲＯＭ１００の電源端子１００ａと電源ライン１０４の間にインダクタ１０６が挿入され、かつ、電源端子１００ａにコンデンサ１０８が並列接続される。リセットＩＣ１１０は、電源オフにより電源電圧が検出電圧まで下がるとリセット信号をアサートしてメモリ制御ＩＣ１０２によるシリアルＥＥＰＲＯＭのアクセスを抑止する。その時点からシリアルＥＥＰＲＯＭ１００の書き込み時間以上の期間、電源端子１００ａの電圧がシリアルＥＥＰＲＯＭの書き込み保護電圧以上に保持されるように、コンデンサとインダクタにより決まる時定数が選ばれる。【選択図】        図２
2004310312.tif 000002
【特許請求の範囲】
【請求項１】
シリアルＥＥＰＲＯＭと、電源電圧が所定の検出電圧（ＶＲ）まで低下したことを検出して前記シリアルＥＥＰＲＯＭに対する書き込みを抑止するための手段を含む電子装置において、
前記シリアルＥＥＰＲＯＭの電源端子と電源ラインとの間にインダクタが挿入され、かつ、前記シリアルＥＥＰＲＯＭの電源端子にコンデンサが並列に接続され、
電源電圧が検出電圧（ＶＲ）まで低下してから前記シリアルＥＥＰＲＯＭの電源端子の電圧が前記シリアルＥＥＰＲＯＭの書き込み保護電圧（Ｖｍ）まで低下するまでの時間（ｔＤ）と、前記シリアルＥＥＰＲＯＭの書き込み時間（ｔＷ）が、
ｔＤ＞ｔＷ
の関係を満たすように、前記インダクタと前記コンデンサで決まる時定数が選ばれることを特徴とする電子装置。
【請求項２】
シリアルＥＥＰＲＯＭと、電源電圧が所定の検出電圧（ＶＲ）まで低下したことを検出して前記シリアルＥＥＰＲＯＭに対する書き込みを抑止するための手段を含む電子装置において、
前記シリアルＥＥＰＲＯＭは、電源電圧が検出電圧（ＶＲ）まで低下してから前記シリアルＥＥＰＲＯＭの電源端子の電圧が前記シリアルＥＥＰＲＯＭの書き込み保護電圧（Ｖｍ）まで低下するまでの時間（ｔＤ）と、前記シリアルＥＥＰＲＯＭの書き込み時間（ｔＷ）が、
ｔＤ＞ｔＷ
の関係を満たすような書き込み保護電圧（Ｖｍ）を持つシリアルＥＥＰＲＯＭであることを特徴とする電子装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリアルＥＥＰＲＯＭが含まれる電子装置に係り、特に、電源オフ時のシリアルＥＥＰＲＰＭの誤書き込み動作を防止する技術に関する。
【０００２】
【従来の技術】
パソコン、マイクロコンピュータ、プリンタ、その他各種の電子装置において、ＥＥＰＲＯＭが広く用いられている。ＥＥＰＲＯＭには、ユーザ情報、システム構成情報、バックアップ情報など重要な情報が記憶される。例えば課金データがＥＥＰＲＯＭに記憶されている場合、それが誤書き込みにより消去もしくは破壊されると重大な問題となる。また、インクジェットプリンタ等ではマシン固有のヘッドの特性値などがＥＥＰＲＯＭに記憶されていて、それが誤書き込みによって破壊されると、ヘッドの破損などの障害を引き起こす。
【０００３】
さて、コマンド、アドレス、データをシリアル・インターフェースを通じて１ビットずつやり取りするシリアルＥＥＰＲＯＭは、インターフェース信号線が少ないことやパッケージを小型化できるなどの理由から利用頻度が高い。しかし、シリアルＥＥＰＲＯＭは、パラレルＥＥＰＲＯＭに比べ、書き込みに要する時間が長いため、電源がオフした場合に、誤書き込みが発生する危険性が大きい。
【０００４】
ここで、３線式シリアルＥＥＰＲＯＭを例に、電源オフ時の誤書き込み発生のプロセスについて説明する。図１は、３線式シリアルＥＥＰＲＯＭの書き込みシーケンスを示す。クロック信号Ｃに同期して信号Ｄよりコマンド、アドレス、データが順にシリアルに入力される。その後、ストローブ信号Ｓの立下りでデバイス内部で書き込み動作が開始し、図中のｔＷ時間後にデバイス内部の書き込み動作が完了する。信号Ｑは内部の書き込み状態を外部に示すための信号で、この信号の状態がＲＥＡＤＹ状態になると内部の書き込み動作は完了したということであり、これを確認して次のアクセスが行われる。
【０００５】
ストローブ信号Ｓが立ち下がり、デバイス内部で書き込みが行われているｔＷ時間内に、デバイスの電源端子に供給される電圧が、デバイスの正常な書き込み動作を保証する電圧（以下、書き込み保護電圧と記す）より下がると、誤書き込みが発生する。したがって、電源オフによる誤書き込みを防止するためには、ｔＷ時間内はデバイスの電源端子に印加される電圧を書き込み保護電圧以上に維持する必要がある。
【０００６】
かかる観点から電源オフ時の誤書き込みを防止するため、本出願人は、「画像形成装置の各負荷に給電する直流電源と、データの電気的消去が可能なメモリ素子と、前記直流電源の入力となる商用交流電源入力のゼロ点でゼロクロス信号を発生するゼロクロス信号発生手段と、前記ゼロクロス信号に同期して前記メモリ素子への書き込みを行う書込手段と、前記ゼロクロス信号の発生間隔を計測するタイマ手段と、予め設定されている設定時間以上の時間が前記タイマ手段によって計測されたときに、前記直流電源より給電される特定の負荷に対する給電を停止して直流電源の電圧保持時間を増加させ、前記メモリ素子の書き込み期間中における電源電圧が書き込み動作可能電圧以下に低下することを防止する制御手段と、を備えたことを特徴とする画像形成装置のメモリ制御回路」を提案している（特許文献１参照）。
【０００７】
【特許文献１】
特開平９−９１２０８号公報
【０００８】
【発明が解決しようとする課題】
本発明の目的は、シリアルＥＥＰＲＯＭを含む電子装置において、極めて低いコストで、電源オフ時のシリアルＥＥＰＲＯＭの誤書き込みを防止することにある。
【０００９】
【課題を解決するための手段】
請求項１の発明は、シリアルＥＥＰＲＯＭと、電源電圧が所定の検出電圧（ＶＲ）まで低下したことを検出して前記シリアルＥＥＰＲＯＭに対する書き込みを抑止するための手段を含む電子装置において、前記シリアルＥＥＰＲＯＭの電源端子と電源ラインとの間にインダクタが挿入され、かつ、前記シリアルＥＥＰＲＯＭの電源端子にコンデンサが並列に接続され、電源電圧が検出電圧（ＶＲ）まで低下してから前記シリアルＥＥＰＲＯＭの電源端子の電圧が前記シリアルＥＥＰＲＯＭの書き込み保護電圧（Ｖｍ）まで低下するまでの時間（ｔＤ）と、前記シリアルＥＥＰＲＯＭの書き込み時間（ｔＷ）が、ｔＤ＞ｔＷの関係を満たすように、前記インダクタと前記コンデンサで決まる時定数が選ばれることを特徴とする。
【００１０】
請求項２の発明は、シリアルＥＥＰＲＯＭと、電源電圧が所定の検出電圧（ＶＲ）まで低下したことを検出して前記シリアルＥＥＰＲＯＭに対する書き込みを抑止するための手段を含む電子装置において、前記シリアルＥＥＰＲＯＭは、電源電圧が検出電圧（ＶＲ）まで低下してから前記シリアルＥＥＰＲＯＭの電源端子の電圧が前記シリアルＥＥＰＲＯＭの書き込み保護電圧（Ｖｍ）まで低下するまでの時間（ｔＤ）と、前記シリアルＥＥＰＲＯＭの書き込み時間（ｔＷ）が、
ｔＤ＞ｔＷの関係を満たすような書き込み保護電圧（Ｖｍ）を持つシリアルＥＥＰＲＯＭであることを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図２は、請求項１記載の発明の一実施例の構成説明図である。この実施例は、マイクロコンピュータ、プリンタのコントローラなどのシリアルＥＥＰＲＯＭを含む各種の電子装置に関わるものであるが、図２には説明に直接関係する構成のみが示されている。
【００１２】
図２において、１００はシリアルＥＥＰＲＯＭであり、１０２はシリアルＥＥＰＲＯＭ１００の書き込み及び読み出しを制御する回路であるメモリ制御ＩＣである。この実施例では、シリアルＥＥＰＲＯＭ１００及びメモリ制御ＩＣ１０２は＋３．３Ｖの電源電圧で動作するデバイスである。メモリ制御ＩＣ１０２の電源端子１０２ａ（Ｖｃｃ）は不図示の直流電源より＋３．３Ｖが供給される電源ライン１０４に直接接続されている。シリアルＥＥＰＲＯＭ１００の電源端子１００ａ（Ｖｃｃ）は、電源オフ時の誤書き込み防止のために、インダクタ（フィルタ）１０６を介して電源ライン１０４に接続され、また、その電源端子１００ａにコンデンサ１０８が並列に接続されている。１１０はリセットＩＣであり、これは電源ライン１０４の電圧（電源電圧）を監視し、その電圧が所定の検出電圧ＶＲ  以下に低下するとシステムをリセットするためのリセット信号をアサートする回路である。このリセット信号はメモリ制御ＩＣ１０２のリセット端子１０２ｂ（Ｒｅｓｅｔ）に入力される。メモリ制御ＩＣ１０２は、リセット信号がアサートされるとリセットし、シリアルＥＥＰＲＯＭ１００へのアクセスを停止する。つまり、リセットＩＣ１１０は、電源電圧が検出電圧ＶＲ  以下に下がるとシリアルＥＥＰＲＯＭ１００の書き込みを抑止するための手段でもある。
【００１３】
図３は、この実施例における電源オフ時の各部電圧の時間的変化を示す図である。（ａ）は電源ライン１０４の電圧、（ｂ）はメモリ制御ＩＣ１０２のリセット端子１０２ｂ（Ｒｅｓｅｔ）の電圧、（ｃ）はシリアルＥＥＰＲＯＭ１００の電源端子１００ａ（Ｖｃｃ）の電圧をそれぞれ示す。
【００１４】
電源がオフすると、電源ライン１０４の電圧は図３（ａ）に示すように徐々に低下し、検出電圧ＶＲ  まで低下した時に図３（ｂ）に示すようにリセット信号がアサートされ、シリアルＥＥＰＲＯＭ１００への新規の書き込みは抑止される。シリアルＥＥＰＲＯＭ１００の電源端子１００ａの電圧は、インダクタ１０６とコンデンサ１０８の作用により、図３（ｃ）に示すように電源ライン電圧より緩やかに低下する。リセット信号がアサートされてから、シリアルＥＥＰＲＯＭ１００の電源端子１００ａの電圧がシリアルＥＥＰＲＯＭ１００の書き込み保護電圧Ｖｍまで低下するまでの時間をｔＤとする。この時間ｔＤの長さはインダクタ１０６とコンデンサ１０８で決まる時定数に依存するが、ｔＤ＞ｔＷ（シリアルＥＥＰｒＯＭの書き込み時間；図１参照）に設定するならば、電源オフ時におけるシリアルＥＥＰＲＯＭ１００の誤書き込みは確実に回避される。
【００１５】
このように、請求項１記載の発明によれば、シリアルＥＥＰＲＯＭ１００の電源端子１００ａにインダクタ１０６とコンデンサ１０８を接続するという簡易かつ低コストな手段により、電源オフ時のシリアルＥＥＰＲＯＭ１００の誤書き込みを確実に防止することができる。
【００１６】
図４は、請求項２記載の発明の第１の実施例の構成説明図である。この実施例は、マイクロコンピュータ、プリンタのコントローラなどのシリアルＥＥＰＲＯＭを含む各種の電子装置に関わるものであるが、図４には説明に直接関係する構成のみが示されている。
【００１７】
図４において、２００はシリアルＥＥＰＲＯＭであり、２０２はシリアルＥＥＰＲＯＭ２００の書き込み及び読み出しを制御する回路であるメモリ制御ＩＣである。この実施例では、メモリ制御ＩＣ２０２は＋３．３Ｖの電源電圧で動作するデバイスであるが、シリアルＥＥＰＲＯＭ２００は＋２．５Ｖの電源電圧で動作するデバイスである。メモリ制御ＩＣ２０２の電源端子２０２ａ（Ｖｃｃ）は不図示の直流電源より＋３．３Ｖが供給される電源ライン２０４に接続されている。シリアルＥＥＰＲＯＭ２００の電源端子２００ａ（Ｖｃｃ）は、前記直流電源より＋２．５Ｖが供給される電源ライン２０５に接続されている。１１０はリセットＩＣであり、これは電源ライン２０４の電圧（電源電圧）を監視し、その電圧が所定の検出電圧ＶＲ  以下に低下するとシステムをリセットするためのリセット信号をアサートする回路である。このリセット信号はメモリ制御ＩＣ２０２のリセット端子２０２ｂ（Ｒｅｓｅｔ）に入力される。メモリ制御ＩＣ２０２は、リセット信号がアサートされるとリセットし、シリアルＥＥＰＲＯＭ２００へのアクセスを停止する。つまり、リセットＩＣ２１０は、電源ライン電圧が検出電圧ＶＲ  以下に下がるとシリアルＥＥＰＲＯＭ２００の書き込みを抑止するための手段でもある。
【００１８】
図５は、この実施例における電源オフ時の各部電圧の時間的変化を示す図である。（ａ）は＋３．３Ｖの電源ライン２０４の電圧、（ｂ）はメモリ制御ＩＣ２０２のリセット端子２０２ｂ（Ｒｅｓｅｔ）の電圧、（ｃ）は＋２．５Ｖの電源ライン２０５の電圧をそれぞれ示す。
【００１９】
電源がオフすると、電源ライン２０４及び同２０５の電圧は図５の（ａ）及び（ｂ）に示すように徐々に低下する。電源ライン２０４の電圧が検出電圧ＶＲ  まで低下した時に図５（ｂ）に示すようにリセット信号がアサートされ、シリアルＥＥＰＲＯＭ２００への新規の書き込みは抑止される。リセット信号がアサートされてから、シリアルＥＥＰＲＯＭ２００の電源端子２００ａの電圧が書き込み保護電圧Ｖｍまで低下するまでの時間をｔＤとすると、ｔＤ＞ｔＷ（シリアルＥＥＰｒＯＭの書き込み時間；図１参照）ならば、電源オフ時の誤書き込みは回避される。
【００２０】
ｔＤ＞ｔＷの条件を満たすためには、書き込み保護電圧Ｖｍが検出電圧ＶＲ  より十分に低くければよい。３．３Ｖの電源電圧で動作するシリアルＥＥＰＲＯＭの場合、一般に、その書き込み保護電圧は３．３Ｖの電源電圧を監視するリセットＩＣの検出電圧ＶＲ  との差が小さく、そのような関係を満たさない。この実施例においては、シリアルＥＥＰＲＯＭ２００として、２．５Ｖの電源電圧で動作するデバイスを用いることにより、ｔＤ＞ｔＷの条件を満たし、電源オフ時の誤書き込みを回避する。
【００２１】
このように、請求項２記載の発明によれば、シリアルＥＥＰＲＯＭ２００として、ｔＤ＞ｔＷの関係を満たす低い書き込み保護電圧を持つ、低電圧動作のデバイスを選ぶことにより、格別のコスト増加を伴うことなく、電源オフ時のシリアルＥＥＰＲＯＭ２００の誤書き込みを確実に防止することができる。
【００２２】
上に述べたように、３．３Ｖの電源電圧で動作するシリアルＥＥＰＲＯＭの場合、一般に、その書き込み保護電圧は３．３Ｖの電源電圧を監視するリセットＩＣの検出電圧ＶＲ  との差が小さいが、中には通常のデバイスより書き込み保護電圧が低いタイプのデバイスも存在する。請求項２の発明の第２の実施例では、そのような書き込み保護電圧の低いタイプのシリアルＥＥＰＲＯＭを用いることにより、ｔＤ＞ｔＷの条件を満たして電源オフ時の誤書き込みを防止する。
【００２３】
図６は、このような請求項２記載の発明の第２の実施例の構成説明図である。図４及び図５を参照して説明した第１の実施例と、この第２の実施例との違いは、シリアルＥＥＰＲＯＭ２００として、２．５Ｖ動作のデバイスと同等の低い書き込み保護電圧Ｖｍを持つ３．３Ｖ動作のデバイスが用いられることである。したがって、シリアルＥＥＰＲＯＭ２００の電源端子２００ａは＋３．３Ｖの電源ライン２０４に接続される。この実施例においても、第１の実施例と同様に、シリアルＥＥＰＲＯＭ２００の電源オフ時の誤書き込みを防止できる。しかも、第１の実施例のようにシリアルＥＥＰＲＯＭ２００のための低電圧の電源ラインを用意する必要がなく、電源関連のコストも削減できる。
【００２４】
【発明の効果】
以上に説明したごとく、請求項１及び２に記載の発明によれば、シリアルＥＥＰＲＯＭの電源オフ時の誤書き込みを確実に防止することができる。そして、請求項１記載の発明によれば、誤書き込みの防止のために追加する部品はインダクタとコンデンサのみであり、そのコストは僅かで済む。請求項２記載の発明によれば、誤書き込み防止のために格別の部品などを追加する必要がなく、さらに低いコストで誤書き込み防止を防止できる。
【図面の簡単な説明】
【図１】３線式シリアルＥＥＰＲＯＭの書き込みシーケンスの説明図である。
【図２】請求項１記載の発明の一実施例の構成説明図である。
【図３】図２に示す実施例における誤書き込み防止の説明図である。
【図４】請求項２記載の発明の第１の実施例の構成説明図である。
【図５】図４に示す実施例における誤書き込み防止の説明図である。
【図６】請求項２記載の発明の第２の実施例の構成説明図である。
【符号の説明】
１００  シリアルＥＥＰＲＯＭ
１００ａ  シリアルＥＥＰＲＯＭの電源端子
１０２  メモリ制御ＩＣ
１０２ａ  メモリ制御ＩＣの電源端子
１０２ｂ  メモリ制御ＩＣのリセット端子
１０４  ＋３．３Ｖ電源ライン
１０６  インダクタ（フィルタ）
１０８  コンデンサ
１１０  リセットＩＣ
２００  シリアルＥＥＰＲＯＭ
２００ａ  シリアルＥＥＰＲＯＭの電源端子
２０２  メモリ制御ＩＣ
２０２ａ  メモリ制御ＩＣの電源端子
２０２ｂ  メモリ制御ＩＣのリセット端子
２０４  ＋３．３Ｖ電源ライン
２０５  ＋２．５Ｖ電源ライン
２１０  リセットＩＣ
【図１】
2004310312.tif 000003
【図２】
2004310312.tif 000004
【図３】
2004310312.tif 000005
【図４】
2004310312.tif 000006
【図５】
2004310312.tif 000007
【図６】
2004310312.tif 000008