(57)【要約】【課題】合着マージンを最小化して透過率を高め、また、工程単純化の構造を持ち、さらに、ブラックマトリックスの熱酸化を防止できる液晶表示装置及びその製造方法を提供する。【解決手段】ブラックマトリックスを保護する第２保護層を形成して、工程安定性を高めて、第２保護層を含めた構造で画素領域内絶縁層などをそのまま維持してコンタクトホールを通じて透明導電層と金属配線を連結させて、カラーフィルター工程でブラックマトリックスとの段差を縮めて、平坦化特徴を持つことが長所である。【選択図】図４Ｉ
2004310027.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；
前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；
前記ゲート電極の上部にゲート絶縁膜の上に半導体層を形成する段階；
前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記データ配線の一端に位置するデータパッドを形成する段階；
前記薄膜トランジスタを包む保護層を形成する段階；
前記保護層の上部に、前記画素領域に対応して前記ドレイン電極の上部の保護層を一部分露出するオープン部を持つブラックマトリックスを形成する段階；
前記ブラックマトリックスをエッチングマスクで前記保護層とゲート絶縁膜をパターニングして前記ドレイン電極の一部とゲートパッド及びデータパッドを露出する段階；
前記ブラックマトリックスの上部に前記ドレイン電極の一部とゲートパッド及びデータパッドと接触する第１透明導電層を形成する段階；
前記オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；
前記カラーフィルター層の上部に前記第１透明導電層と接触する第２透明導電層を形成する段階；
前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階
を含む液晶表示装置の製造方法。
【請求項２】
前記半導体層は、非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成され、前記データ配線とソース電極、ドレイン電極及びデータパッドを形成する段階は、前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含む
ことを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項３】
前記透明導電層は前記画素領域で前記基板と接触する
ことを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項４】
前記保護層は無機絶縁物質で構成される
ことを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項５】
前記データ配線とソース電極、ドレイン電極及びデータパッドを形成する段階は、前記ゲート配線の一部と重なるキャパシター電極を形成する段階を含む
ことを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項６】
前記ブラックマトリックスを形成する段階は、前記オープン部により前記キャパシター電極の上部の保護層一部を現す段階を含み、前記保護層とゲート絶縁膜をパターニングする前記キャパシター電極の一部を現す段階を含み、前記第１透明導電層を形成する段階は、前記第１透明導電層を前記キャパシター電極の一部と接触させる段階を含む
ことを特徴とする請求項５に記載の液晶表示装置の製造方法。
【請求項７】
基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；
前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；
前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；
前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記ゲート配線の一部と重なるキャパシター電極、前記データ配線の一端に位置するデータパッドを形成する段階；
前記薄膜トランジスタを包む保護層を形成する段階；
前記ゲートパッドの上部の保護層とゲート絶縁膜をパターニングして前記ゲートパッドを露出するゲートパッドコンタクトホールを形成する段階；
前記保護層の上部に、前記画素領域に対応して前記ドレイン電極とキャパシター電極の上部の保護層を一部露出するオープン部を持つブラックマトリックスを形成する段階；
前記ブラックマトリックスをエッチングマスクで前記保護層を選択的にパターニングして前記ドレイン電極の一部とキャパシター電極の一部及びデータパッドを露出する段階；
前記ブラックマトリックスの上部に前記ドレイン電極の一部とキャパシター電極の一部、ゲートパッド及びデータパッドと接触する第１透明導電層を形成する段階；
前記オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；
前記カラーフィルター層の上部に前記第１透明導電層と接触する第２透明導電層を形成する段階；
前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と、前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階
を含むことを特徴とする液晶表示装置の製造方法。
【請求項８】
前記半導体層は、非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成され、前記データ配線とソース電極、ドレイン電極及びデータパッドを形成する段階は、前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含む
ことを特徴とする請求項７に記載の液晶表示装置の製造方法。
【請求項９】
前記第１透明導電層は前記画素領域で前記ゲート絶縁膜と接触する
ことを特徴とする請求項７に記載の液晶表示装置の製造方法。
【請求項１０】
前記保護層は前記ゲート絶縁膜より低い温度で形成される
ことを特徴とする請求項７に記載の液晶表示装置の製造方法。
【請求項１１】
前記保護層は前記ゲート絶縁膜と同じ物質で構成される
ことを特徴とする請求項１０に記載の液晶表示装置の製造方法。
【請求項１２】
基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；
前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；
前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；
前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記ゲート配線の一部と重なるキャパシター電極、前記データ配線の一端に位置するデータパッドを形成する段階；
前記薄膜トランジスタを包む第１保護層を形成する段階；
前記第１保護層の上部に、前記画素領域に対応して前記ドレイン電極とキャパシター電極の上部の保護層を一部露出する第１オープン部を持つブラックマトリックスを形成する段階；
前記ブラックマトリックスを含む基板全面に第２保護層を形成する段階；
前記第２保護層と第１保護層及びゲート絶縁膜をパターニングして前記ドレイン電極の一部とキャパシター電極の一部を現す第２オープン部と、前記ゲートパッド現すゲートパッドコンタクトホール及び前記データパッド現すデータパッドコンタクトホールを形成する段階；
前記第２保護層の上部に前記ドレイン電極の一部とキャパシター電極の一部、ゲートパッド及びデータパッドと接触する第１透明導電層を形成する段階；
前記第２オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；
前記カラーフィルター層の上部に前記第１透明導電層と接触する第２透明導電層を形成する段階；
前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と、前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階
を含むことを特徴とする液晶表示装置の製造方法。
【請求項１３】
前記半導体層は、非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成され、前記データ配線とソース電極、ドレイン電極、キャパシター電極及びデータパッドを形成する段階は、前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含む
ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項１４】
前記第１透明導電層は前記画素領域で前記基板と接触する
ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項１５】
前記第１保護層は無機絶縁物質で構成される
ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項１６】
前記第２保護層はシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成される
ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項１７】
前記シリコン窒化膜（ＳｉＮx）は水素（Ｈ2）、ヘリウム（Ｈｅ）のうちの一つとシラン（ＳｉＨ4）／アンモニア（ＮＨ3）／窒素（Ｎ2）ガスを利用して形成する
ことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
【請求項１８】
前記第２保護層はプラズマ化学気相成長法（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）で形成されたシリコン窒化膜（ＳｉＮx）で構成される
ことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
【請求項１９】
前記第２保護層はスパッタリング法で形成されたシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成される
ことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
【請求項２０】
前記第２保護層は３ＭＳ（methyl-silane）を利用したプラズマ化学気相成長法（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）で形成された炭素（Ｃ）を含む酸化窒素化膜（ＯxＮy）と窒化膜（Ｎx）のうちの一つで構成される
ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項２１】
前記第２保護層は約５００Åないし約３０００Åの厚さを持つ
ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項２２】
前記第２保護層は約２５０℃以下の温度で形成される
ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項２３】
基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；
前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；
前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；
前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記ゲート配線の一部と重なるキャパシター電極、そして、前記データ配線の一端に位置するデータパッドを形成する段階；
前記薄膜トランジスタを包む第１保護層を形成する段階；
前記第１保護層の上部に、前記画素領域に対応して前記ドレイン電極とキャパシター電極の上部の保護層を一部露出するオープン部を持つブラックマトリックスを形成する段階；
前記ブラックマトリックスを含む基板全面に第２保護層を形成する段階；
前記第２保護層と第１保護層及びゲート絶縁膜をパターニングして前記ドレイン電極を現すドレインコンタクトホールと、前記キャパシター電極を現すキャパシターコンタクトホール、前記ゲートパッド現すゲートパッドコンタクトホール及び前記データパッド現すデータパッドコンタクトホールを形成する段階；
前記第２保護層の上部に前記ドレインコンタクトホールとキャパシターコンタクトホール、ゲートパッドコンタクトホール及びデータパッドコンタクトホールを通じて前記ドレイン電極とキャパシター電極、ゲートパッド及びデータパッドと各々接触する第１透明導電層を形成する段階；
前記オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；
前記カラーフィルター層の上部に前記第１透明導電層と接触することを第２透明導電層を形成する段階；
前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と、前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階
を含む液晶表示装置の製造方法。
【請求項２４】
前記半導体層は、非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成され、前記データ配線とソース電極、ドレイン電極、キャパシター電極及びデータパッドを形成する段階は、前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含む
ことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項２５】
前記第２保護層はシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成される
ことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項２６】
前記シリコン窒化膜（ＳｉＮx）は水素（Ｈ2）、ヘリウム（Ｈｅ）のうちの一つとシラン（ＳｉＨ4）／アンモニア（ＮＨ3）／窒素（Ｎ2）ガスを利用して形成する
ことを特徴とする請求項２５に記載の液晶表示装置の製造方法。
【請求項２７】
前記第２保護層はプラズマ化学気相成長法（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）で形成されたシリコン窒化膜（ＳｉＮx）で構成される
ことを特徴とする請求項２５に記載の液晶表示装置の製造方法。
【請求項２８】
前記第２保護層はスパッタリング法で形成されたシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成される
ことを特徴とする請求項２５に記載の液晶表示装置の製造方法。
【請求項２９】
前記第２保護層は３ＭＳ（methyl-silane）を利用したプラズマ化学気相成長法（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）で形成された炭素（Ｃ）を含む酸化窒素化膜（ＯxＮy）と窒化膜（Ｎx）のうちの一つで構成される
ことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項３０】
前記第２保護層は約５００Åないし約３０００Åの厚さを持つ
ことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項３１】
前記第２保護層は約２５０℃以下の温度で形成される
ことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項３２】
基板上に相互交差して画素領域を定義するゲート配線とデータ配線；
前記ゲート配線とデータ配線の交差地点に形成されてゲート電極とソース電極及びドレイン電極で構成された薄膜トランジスタ；
前記ゲート配線の一端に位置するゲートパッドと前記データ配線の一端に位置するデータパッド；
前記薄膜トランジスタを包み前記ゲートパッド及びデータパッドを露出する第１保護層；
前記第１保護層の上部に形成されて、前記画素領域に対応して前記ドレイン電極の一部を露出する第１オープン部を持つブラックマトリックス；
前記ブラックマトリックスの上部の画素領域に形成されて前記ドレイン電極の一部と接触する第１画素電極；
前記画素領域の第１画素電極の上部に形成されたカラーフィルター層；
前記カラーフィルター層の上部に形成されて前記第１画素電極と接触する第２画素電極；
前記ゲートパッドと接触するゲートパッド端子及び前記データパッドと接触するデータパッド端子
を含む液晶表示装置。
【請求項３３】
前記第１画素電極は前記画素領域で前記基板と接触する
ことを特徴とする請求項３２に記載の液晶表示装置。
【請求項３４】
前記第１保護層は無機絶縁物質で構成される
ことを特徴とする請求項３２に記載の液晶表示装置。
【請求項３５】
前記ゲート配線の一部と重なるようにして前記データ配線のような物質で構成されたキャパシター電極をさらに含む
ことを特徴とする請求項３２に記載の液晶表示装置。
【請求項３６】
第１オープン部は前記第１保護層を通じて前記キャパシター電極の一部を露出し、前記第１画素電極は前記キャパシター電極の一部と接触する
ことを特徴とする請求項３５に記載の液晶表示装置。
【請求項３７】
前記ブラックマトリックスと前記第１画素電極の間に第２保護層をさらに含む
ことを特徴とする請求項３２に記載の液晶表示装置。
【請求項３８】
前記第２保護層は前記第１保護層を通じて前記ドレイン電極の一部を露出する第２オープン部を含む
ことを特徴とする請求項３７に記載の液晶表示装置。
【請求項３９】
前記第２保護層は前記第１保護層を通じて前記ドレイン電極の一部を露出するドレインコンタクトホールを含む
ことを特徴とする請求項３７に記載の液晶表示装置。
【請求項４０】
前記第１画素電極は前記画素領域で前記第２保護層と接触する
ことを特徴とする請求項３９に記載の液晶表示装置。
【請求項４１】
前記第２保護層は前記ゲートパッドを露出するゲートパッドコンタクトホール及び前記データパッドを露出するデータパッドコンタクトホールを含む
ことを特徴とする請求項３７に記載の液晶表示装置。
【請求項４２】
前記第２保護層はシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成される
ことを特徴とする請求項３７に記載の液晶表示装置。
【請求項４３】
前記第２保護層は約５００Åないし約３０００Åの厚さを持つ
ことを特徴とする請求項３７に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、特に、薄膜トランジスタが形成された基板上にカラーフィルターを同時に形成するカラーフィルターオン薄膜トランジスタＣＯＴ（color filter on TFT）構造の液晶表示装置及びその製造方法に関する。
【０００２】
一般的に、液晶表示装置は液晶分子の光学的異方性と複屈折特性を利用して画像を表現するものであって、電界が印加されると液晶の配列が変わって、変わった液晶の配列方向によって光が透過する特性も変わる。
【０００３】
一般的に、液晶表示装置は、電界生成電極が各々形成されている二枚の基板を電極が形成されている面が向かい合うように配置して、両基板間に液晶物質を注入した後に、両電極間に電圧を印加して生成される電界により液晶分子を動くようにして、これにより変わる光の透過率により画像を表現する装置である。
【０００４】
図１は、一般的な液晶表示装置を概略的に示した図面である。図示したように、一般的なカラー液晶表示装置１１は、赤、緑、青色のカラーフィルター８とカラーフィルター８間に構成されたブラックマトリックス６及び前記カラーフィルター８の上部に蒸着された共通電極１８が形成された上部基板５と  画素領域Ｐが定義されており、画素領域Ｐには画素電極１７とスイッチング素子Ｔが構成されて、画素領域Ｐの周りにアレイ配線が形成された下部基板２２を含み、上部基板５と下部基板２２の間には、液晶が充填されている。
【０００５】
前記下部基板２２はアレイ基板とも称するが、スイッチング素子である薄膜トランジスタＴがマトリックスの形態で位置して、このような多数の薄膜トランジスタＴに交差してゲート配線１３とデータ配線１５が形成される。
【０００６】
この時、前記画素領域Ｐは前記ゲート配線１３とデータ配線１５が交差して定義される領域で、前記画素領域Ｐ上には前述したように透明な画素電極１７が形成される。
前記画素電極１７にはインジウム−スズ−オキサイド（ＩＴＯ）のように光の透過率が比較的優れた透明導電性金属を用いる。
【０００７】
前記画素電極１７と並列に接続したストレージキャパシターＣstがゲート配線１３の上部に構成され、このストレージキャパシターＣstの第１電極としてゲート配線１３の一部を用い、また、第２電極としてソース電極及びドレイン電極と同一層同一物質で形成されたアイランド状のソース／ドレイン金属層３０を用いる。
この時、前記ソース／ドレイン金属層３０は画素電極１７と接触されて画素電極１７の信号を受けるように構成される。
【０００８】
前述したように、前記カラーフィルター基板としての上部基板５とアレイ基板としての下部基板２２を合着して液晶パネルを製作する場合には、上部基板５と下部基板２２の合着誤差による光漏れ不良などが発生する確率が非常に高い。
【０００９】
以下、図２を参照して説明する。
図２は図１のII−II'に沿って切断した断面図である。前述したように、液晶表示装置は、アレイ基板である第１基板２２と前記第１基板２２と離隔されたカラーフィルター基板である第２基板５と、前記第１基板２２及び第２基板５の間に位置する液晶層１４を含む。
【００１０】
アレイ基板２２の上部にはゲート電極３２とアクティブ層３４とソース電極３６とドレイン電極３８を含む薄膜トランジスタＴと、前記薄膜トランジスタＴの上部にはこれを保護する保護膜４０が構成される。
【００１１】
画素領域Ｐには前記薄膜トランジスタＴのドレイン電極３８と接触する透明画素電極１７が構成されて、画素電極１７と並列に連結したストレージキャパシターＣstがゲート配線１３の上部に構成される。
【００１２】
前記上部基板５には前記ゲート配線１３とデータ配線１５と薄膜トランジスタＴに対応してブラックマトリックス６が構成されて、下部基板２２の画素領域Ｐに対応してカラーフィルター８が構成される。
【００１３】
ここで、一般的なアレイ基板の構成は垂直クロストーク（cross talk）を防止するために、データ配線１５と画素電極１７を一定間隔Ａ離隔して構成し、ゲート配線１３と画素電極も一定間隔Ｃ離隔して構成する。
【００１４】
データ配線１５及びゲート配線１３と画素電極１７間の離隔した空間ＡＣは光漏れ現象が発生する領域であるために、上部カラーフィルター基板５に構成したブラックマトリックス６がこの部分を遮る役割をする。
【００１５】
また、前記薄膜トランジスタＴの上部に構成されたブラックマトリックス６は外部から照射された光が保護膜４０を通ってアクティブ層３４に影響を与えないようにするために光を遮断する役割をする。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ところが、前記上部基板５と下部基板２２を合着する工程において合着誤差（misalign）が発生する場合があるので、これを勘案して前記ブラックマトリックス６を設計する時に一定の値のマージンをおいて設計するため、そのマージン分だけ開口率が低下する。
【００１７】
また、マージンを越えた合着誤差が発生する場合、光漏れ領域Ａ、Ｃがブラックマトリックス６にすべてが遮られない光漏れ不良が発生する場合がたびたびある。このような場合には、前記光漏れが外部に現れるので、液晶表示装置の画質を低下させる問題がある。
【００１８】
本発明は前述したような問題を解決するために、合着マージンを最小化して透過率を高める構造の液晶表示装置及びその製造方法を提供することを目的とする。
【００１９】
このために、本発明では、薄膜トランジスタが形成された基板上にカラーフィルター素子と共に形成するカラーフィルターオン薄膜トランジスタ（ＣＯＴ）液晶表示装置を提供する。
【００２０】
また、本発明は、工程単純化の構造を持つＣＯＴ液晶表示装置を提供する。
【００２１】
さらに、本発明は、ブラックマトリックスの熱酸化を防止できる絶縁層及びその製造方法を含むＣＯＴ液晶表示装置を提供する。
【課題を解決するための手段】
【００２２】
前記目的を達成するための本発明による液晶表示装置の製造方法は、基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されいて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記データ配線の一端に位置するデータパッドを形成する段階；前記薄膜トランジスタを包む保護層を形成する段階；前記保護層の上部に、前記画素領域に対応して前記ドレイン電極の上部の保護層を一部分露出するオープン部を持つブラックマトリックスを形成する段階；前記ブラックマトリックスをエッチングマスクで前記保護層とゲート絶縁膜をパターニングして前記ドレイン電極の一部とゲートパッド及びデータパッドを露出する段階；前記ブラックマトリックスの上部に前記ドレイン電極の一部とゲートパッド及びデータパッドと接触する第１透明導電層を形成する段階；前記オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；前記カラーフィルター層の上部に前記第１透明導電層と接触する第２透明導電層を形成する段階；前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階を含む。
【００２３】
ここで、前記半導体層は非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成され、前記データ配線とソース電極、ドレイン電極及びデータパッドを形成する段階は前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含める。
【００２４】
前記第１透明導電層は前記画素領域で前記基板と接触する。
【００２５】
前記保護層は無機絶縁物質で構成される。
【００２６】
前記データ配線とソース電極、ドレイン電極及びデータパッドを形成する段階は  前記ゲート配線の一部と重なるキャパシター電極を形成する段階を含める。
本発明では、前記ブラックマトリックスを形成する段階は、前記オープン部によって前記キャパシター電極の上部の保護層の一部を現す段階を含み、前記保護層とゲート絶縁膜をパターニングする段階は、前記キャパシター電極の一部を現す段階を含み、前記第１透明導電層を形成する段階は、前記第１透明導電層を前記キャパシター電極の一部と接触させる段階を含める。
【００２７】
本発明によるもう一つの液晶表示装置の製造方法は、基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記ゲート配線の一部と重なるキャパシター電極、そして、前記データ配線の一端に位置するデータパッドを形成する段階；前記薄膜トランジスタを包む保護層を形成する段階；前記ゲートパッドの上部の保護層とゲート絶縁膜をパターニングして前記ゲートパッドを露出するゲートパッドコンタクトホールを形成する段階；前記保護層の上部に、前記画素領域に対応して前記ドレイン電極とキャパシター電極の上部の保護層を一部分露出するオープン部を持つブラックマトリックスを形成する段階；前記ブラックマトリックスをエッチングマスクで前記保護層を選択的にパターニングして前記ドレイン電極の一部とキャパシター電極の一部、及びデータパッドを露出する段階；前記ブラックマトリックスの上部に前記ドレイン電極の一部とキャパシター電極の一部、ゲートパッド及びデータパッドと接触する第１透明導電層を形成する段階；前記オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；前記カラーフィルター層の上部に前記第１透明導電層と接触する第２透明導電層を形成する段階；前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と、前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階を含む。
【００２８】
前記半導体層は非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成され、前記データ配線とソース電極、ドレイン電極、キャパシター電極及びデータパッドを形成する段階は前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含める。
【００２９】
前記第１透明導電層は前記画素領域で前記ゲート絶縁膜と接触する。
【００３０】
前記保護層は前記ゲート絶縁膜より低い温度で形成されることが望ましくて、前記ゲート絶縁膜と同じ物質で構成される。
【００３１】
本発明によるもう一つの液晶表示装置の製造方法は、基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記ゲート配線の一部と重なるキャパシター電極、そして、前記データ配線の一端に位置するデータパッドを形成する段階；前記薄膜トランジスタを包む第１保護層を形成する段階；前記第１保護層の上部に、前記画素領域に対応して前記ドレイン電極とキャパシター電極の上部の保護層を一部分露出する第１オープン部を持つブラックマトリックスを形成する段階；前記ブラックマトリックスを含む基板全面に第２保護層を形成する段階；前記第２保護層と第１保護層及びゲート絶縁膜をパターニングして前記ドレイン電極の一部とキャパシター電極の一部を現す第２オープン部と、前記ゲートパッドを現すゲートパッドコンタクトホール及び前記データパッドを現すデータパッドコンタクトホールを形成する段階；前記第２保護層の上部に前記ドレイン電極の一部とキャパシター電極の一部、ゲートパッド及びデータパッドと接触する第１透明導電層を形成する段階；前記第２オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；前記カラーフィルター層の上部に前記第１透明導電層と接触する第２透明導電層を形成する段階；前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と、前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階を含む。
【００３２】
前記半導体層は非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成されて、前記データ配線とソース電極、ドレイン電極、キャパシター電極及びデータパッドを形成する段階は前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含める。
【００３３】
前記第１透明導電層は前記画素領域で前記基板と接触する。
【００３４】
前記第１保護層は無機絶縁物質で構成される。
【００３５】
前記第２保護層はシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成されて、前記シリコン窒化膜（ＳｉＮx）は水素（Ｈ2）そして、ヘリウム（Ｈｅ）のうちの一つとシラン（ＳｉＨ4）／アンモニア（ＮＨ3）／窒素（Ｎ2）ガスを利用して形成できる。前記シリコン窒化膜（ＳｉＮx）はプラズマ化学気相成長法（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）で形成されて、前記シリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）はスパッタリング法で形成できる。また、前記第２保護層は３ＭＳ（methyl-silane）を利用したプラズマ化学気相成長法（ＰＥＣＶＤ）で形成された炭素（Ｃ）を含む酸化窒素化膜（ＯxＮy）と窒化膜（Ｎｘ）のうちの一つで構成される場合もある。
【００３６】
前記第２保護層は約５００Åないし約３０００Åの厚さを持ち、約２５０℃以下の温度で形成されるのが望ましい。
【００３７】
本発明による他の液晶表示装置の製造方法は、基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記ゲート配線の一部と重なるキャパシター電極、そして、前記データ配線の一端に位置するデータパッドを形成する段階；前記薄膜トランジスタを包む第１保護層を形成する段階；前記第１保護層の上部に、前記画素領域に対応して前記ドレイン電極とキャパシター電極の上部の保護層を一部を露出するオープン部を持つブラックマトリックスを形成する段階；前記ブラックマトリックスを含む基板全面に第２保護層を形成する段階；前記第２保護層と第１保護層及びゲート絶縁膜をパターニングして前記ドレイン電極を現すドレインコンタクトホールと、前記キャパシター電極を現すキャパシターコンタクトホール、前記ゲートパッド現すゲートパッドコンタクトホール及び前記データパッド現すデータパッドコンタクトホールを形成する段階；前記第２保護層の上部に前記ドレインコンタクトホールとキャパシターコンタクトホール、ゲートパッドコンタクトホール及びデータパッドコンタクトホールを通じて前記ドレイン電極とキャパシター電極、ゲートパッド及びデータパッドと各々接触する第１透明導電層を形成する段階；前記オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；前記カラーフィルター層の上部に前記第１透明導電層をパターニングして前記画素領域に位置する画素電極と、前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階を含む。
【００３８】
前記半導体層は非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成されて、前記データ配線とソース電極、ドレイン電極、キャパシター電極及びデータパッドを形成する段階は前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含む。
【００３９】
前記第２保護層はシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成されて、前記シリコン窒化膜（ＳｉＮx）は水素（Ｈ2）そして、ヘリウム（Ｈｅ）のうちの一つとシラン（ＳｉＨ4）／アンモニア（ＮＨ3）／窒素（Ｎ2）ガスを利用して形成できる。前記シリコン窒化膜（ＳｉＮx）はプラズマ化学気相成長法（ＰＥＣＶＤ）で形成されて、シリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）はスパッタリング法で形成できる。また、前記第２保護層は３ＭＳを利用したプラズマ化学気相成長法（ＰＥＣＶＤ）で形成された炭素（Ｃ）を含む酸化窒素化膜（ＯxＮy）と窒化膜（Ｎｘ）のうちの一つで構成される。
【００４０】
前記第２保護層は約５００Åないし約３０００Åの厚さを持ち、約２５０℃以下の温度で形成されるのが望ましい。
【００４１】
本発明による液晶表示装置は、基板上に相互交差して画素領域を定義するゲート配線とデータ配線；前記ゲート配線とデータ配線の交差地点に形成されてゲート電極とソース電極及びドレイン電極で構成された薄膜トランジスタ；前記ゲート配線の一端に位置するゲートパッドと前記データ配線の一端に位置するデータパッド；前記薄膜トランジスタを包み前記ゲートパッド及びデータパッドを露出する第１保護層；前記第１保護層の上部に形成されて、前記画素領域に対応して前記ドレイン電極の一部を露出する第１オープン部を持つブラックマトリックス；前記ブラックマトリックスの上部の画素領域に形成されて前記ドレイン電極の一部と接触する第１画素電極；前記画素領域の第１画素電極の上部に形成されたカラーフィルター層；前記カラーフィルター層の上部に形成されて前記第１画素電極と接触する第２画素電極；及び前記ゲートパッドと接触するゲートパッド端子及び前記データパッドと接触するデータパッド端子を含む。
【００４２】
前記第１画素電極は前記画素領域で前記基板と接触できる。
【００４３】
前記第１保護層は無機絶縁物質で構成される。
【００４４】
本発明は前記ゲート配線の一部と重なるようにして前記データ配線のような物質で構成されたキャパシター電極をさらに含める。ここで、第１オープン部は前記第１保護層を通じて前記キャパシター電極の一部を露出して、前記第１画素電極は、前記キャパシター電極の一部と接触できる。
【００４５】
前記ブラックマトリックスと前記第１画素電極の間に第２保護層をさらに含める。前記第２保護層は前記第１保護層を通じて前記ドレイン電極の一部を露出する第２オープン部を含める。
【００４６】
また、前記第２保護層は前記第１保護層を通じて前記ドレイン電極の一部を露出するドレインコンタクトホールを含める。
【００４７】
前記第１画素電極は前記画素領域で前記第２保護層と接触でき、前記第２保護層は前記ゲートパッドを露出するゲートパッドコンタクトホール及び前記データパッドを露出するデータパッドコンタクトホールを含める。
【００４８】
前記第２保護層はシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成される。
【００４９】
前記第２保護層は約５００Åないし約３０００Åの厚さが望ましい。
【発明の効果】
【００５０】
このように、本発明によるＣＯＴ液晶表示装置及びその製造方法によると、カラーフィルター素子とアレイ素子を同じ基板に形成するために、合着マージンを最小化して、開口率を向上させて、別途のコンタクトホール工程なしでブラックマトリックスをマスクで利用するエッチング工程が可能になるため、工程単純化を通じた生産収率向上が可能になる。  
【００５１】
また、本発明では、ブラックマトリックスを保護するための第２保護層を加えて形成させて、工程安定性を高めて、第２保護層を含めた構造で画素領域内絶縁層などをそのまま維持してコンタクトホール方式で透明導電層と金属配線を連結させる方式によると、カラーフィルター工程でブラックマトリックスとの段差を縮めて、平坦化特徴を持つ。
【発明を実施するための最良の形態】
【００５２】
以下、添附した図面を参照しながら、本発明による望ましい実施の形態を説明する。図３は、本発明によるＣＯＴ液晶表示装置用アレイ基板の構成を示した図面で、高開口率の構造を一例として図示して、別途のコンタクトホールなしに側面接触方式で透明導電層を構成する例を中心に説明する。
【００５３】
図示したように、第１方向にゲート配線１１２が形成され、第１方向と交差する第２方向にデータ配線１２６が形成され、ゲート配線１１２及びデータ配線１２６の交差領域は画素領域Ｐと定義する。
【００５４】
前記ゲート配線１１２及びデータ配線１２６の一端には各々のゲートパッド１１７及びデータパッド１２８が形成される。
【００５５】
前記ゲート配線１１２及びデータ配線１２６の交差地点には薄膜トランジスタＴが形成され、薄膜トランジスタＴと連結されて画素電極１４２が形成される。
【００５６】
前記薄膜トランジスタＴは、前記ゲート配線１１２から分岐されたゲート電極１１４と、前記データ配線１２６から分岐されたソース電極１２２と、前記ソース電極１２２と一定間隔離隔されたドレイン電極１２４で構成される。
【００５７】
前記画素電極１４２は前段ゲート配線１１２と一部重なるように構成され、前記画素電極１４２と重ねられたゲート配線１１２領域は第１キャパシター電極１１６を構成している。第１キャパシター電極１１６を包む領域には、前記データ配線１２６と同一物質で構成された第２キャパシター電極１３０が形成され、前記第２キャパシター電極１３０は画素電極１４２と電気的に連結され、前記第１キャパシター電極１１６と第２キャパシター電極１３０及び画素電極１４２の重ねられた領域はストレージキャパシターＣstを構成する。
【００５８】
そして、図面で斜線領域はブラックマトリックス１３４形成部に当たり、前記ブラックマトリックス１３４はゲート配線１１２及びデータ配線１２６、そして、薄膜トランジスタＴを包む領域及び画素電極１４２の枠部を包む領域に位置して、画素領域Ｐのメイン領域を露出させるオープン部１３３を持つ。
【００５９】
ここで、前記オープン部１３３は第２キャパシター電極１３０及びドレイン電極１２４を一部露出させる領域範囲を持つことによって、前記画素電極１４２はドレイン電極１２４及び第２キャパシター電極１３０と別途のコンタクトホールなしで直接的に連結されることを特徴とする。
【００６０】
そして、前記ゲートパッド１１７及びデータパッド１２８を包む領域にはゲートパッド端子１４４及びデータパッド端子１４６が形成される。
【００６１】
しかし、ＣＯＴ構造では、ブラックマトリックス１３４を画素電極１４２と同一基板に形成することによるブラックマトリックス１３４と画素電極１４２間の合着マージンは既存の液晶表示装置より最小化される。
【００６２】
以下、前記ＣＯＴ液晶表示装置の薄膜トランジスタ部、画素領域部、ストレージキャパシター部、ゲートパッド部、データパッド部に係った断面積層構造を製造工程別に図面を参照して説明する。
【００６３】
−−第１の実施の形態−−
図４Ａないし４Ｉ、  図５Ａないし５Ｉ，図６Ａないし６Ｉは本発明の第１の実施の形態に係り、ＣＯＴ液晶表示装置用基板に関する製造工程を段階別に現した断面図であって、図４Ａないし４Ｉは前記図３の切断線ＩＶ−ＩＶ'、図５Ａないし５Ｉは前記図３の切断線Ｖ−Ｖ'、図６Ａないし６Ｉは前記図３の切断線ＶＩ−ＶＩ'線に沿って切断して示した断面図である。
【００６４】
図４Ａ、５Ａ，６Ａでは、基板１１０上に第１金属物質を蒸着した後、感光性物質を利用した露光、現像工程を含むフォトエッチング工程と定義されるマスク工程の第１マスク工程によってゲート電極１１４とゲート配線１１２及びゲートパッド１１７を形成する。ここで、ゲート配線１１２の一部は第１キャパシター電極１１６の役割をする。図３に示したように、前記ゲート電極１１４はゲート配線１１２で分岐されたパターニングで、前記ゲートパッド１１７はゲート配線１１２の一端に位置するパターニングに当たる。
【００６５】
図４Ｂ、５Ｂ，６Ｂでは、前記ゲート電極１１４、ゲート配線１１２及びゲートパッド１１７を包む領域に第１絶縁物質、非晶質シリコン物質、不純物非晶質シリコン物質の順に蒸着した後、第１絶縁物質をゲート絶縁膜１１８で形成して、第２マスク工程によって非晶質シリコン物質、不純物非晶質シリコン物質をパターニングしてゲート電極１１４領域を包む位置にアクティブ層１２０Ａとオーミックコンタクト層１２０Ｂの順に形成する。  
【００６６】
前記アクティブ層１２０Ａとオーミックコンタクト層１２０Ｂは半導体層１２０を構成する。
【００６７】
図４Ｃ、５Ｃ，６Ｃでは、前記半導体層１２０を包む位置に第２金属物質を蒸着して、第３マスク工程によって半導体層１２０の上部で互いに一定間隔離隔されるソース電極１２２及びドレイン電極１２４と、前記ソース電極１２２とに連結されて、前述したような第１方向と交差する第２方向へデータ配線１２６を形成する。
【００６８】
この段階では、前記データ配線１２６の一端に位置するデータパッド１２８を形成する段階と、前記第１キャパシター電極１１６と重ねられた位置にアイランドパターニングで構成された第２キャパシター電極１３０を形成する段階を含む。
【００６９】
前記ゲートパッド１１７及びデータパッド１２８は画像が表現されない非表示領域に位置する。前記ゲート電極１１４、半導体層１２０、ソース電極１２２及びドレイン電極１２４は薄膜トランジスタＴを構成する。
【００７０】
この段階では、前記ソース電極１２２及びドレイン電極１２４の間に位置するオーミックコンタクト層１２０ｂを除去して、露出されたアクティブ層１２０ａ領域をチャンネルＣＨで構成する段階を含む。前記チャンネルＣＨ製造工程は別途のマスク工程なしで、前記ソース電極１２２及びドレイン電極１２４を、マスクを利用してエッチング処理する工程により行なわれる。
【００７１】
図４Ｄ、５Ｄ，６Ｄでは、前記ソース電極１２２及びドレイン電極１２４、データ配線１２６、第２キャパシター電極１３０、そして、データパッド１２８を包む領域に第２絶縁物質を利用して第１保護層１３２を形成する。
【００７２】
前記第１保護層１３２は、以後、形成されるブラックマトリックス（図示せず）と薄膜トランジスタＴの間に発生する接触不良を防止する機能をするもので、無機絶縁物質から選択されることが望ましく、最も望ましくは、シリコン窒化膜（ＳｉＮx）で形成する。
【００７３】
図４Ｅ、５Ｅ，６Ｅでは、前記第１保護層１３２の上部に光遮断性物質を形成した後、第４マスク工程によりゲートパッド１１７及データパッド１２８を除いたゲート配線１１２及びデータ配線１２６、そして、薄膜トランジスタＴを包んで、サブピクセル領域でオープン部を持つブラックマトリックス１３４を形成する。
【００７４】
前記ブラックマトリックス１３４を構成する物質は、不透明な有機物質から選択されることが望ましく、前記ブラックマトリックス１３４は光遮断の役割と共に薄膜トランジスタを保護する役割もする。
【００７５】
前記ブラックマトリックス１３４のオープン部はドレイン電極１２４及び第２キャパシター電極１３０を各々の一部を露出させる領域で形成されることが特徴である。
【００７６】
図４Ｆ，５Ｆ，６Ｆでは、前記ブラックマトリックス１３４及び露出されたドレイン電極１２４及び第２キャパシター電極１３０をマスクで利用して、露出された第１保護層１３２とゲート絶縁膜１１８を一括エッチングする。この段階では、前記ドレイン電極１２４及び第２キャパシター電極１３０の一部領域とゲートパッド１１７、データパッド１２８、そして、基板１１０が露出される。
【００７７】
図４Ｇ，５Ｇ，６Ｇでは、前記ブラックマトリックス１３４を包む領域に第１透明導電性物質で構成された第１透明導電層を形成される。前記第１透明導電層１３６は、以後、形成されるカラーフィルター（図示せず）をパターニングする薬液が下部のゲート絶縁膜１１８に浸透して、ゲート配線１１２及びゲート電極１１４に損傷を与えるのを防ぐ役割をする。
【００７８】
この段階では、前記第１透明導電層１３６が、一括エッチング工程を通じて露出されたドレイン電極１２４及び第２キャパシター電極１３０領域と直接的に接触されることが特徴であって、前記第１透明導電層１３６はブラックマトリックス１３４の側面段差部を含む領域に形成されることが好ましい。また、前記第１透明導電層１３６は露出された第１基板１１０とも接触するように形成される。
【００７９】
図４Ｈ，５Ｈ，６Ｈでは、前記ブラックマトリックス１３４をカラー別境界部として、ブラックマトリックス１３４のオープン部１３３にカラーフィルター１３８を形成する。図面に図示してはないが、前記カラーフィルター１３８の製造段階では、第５マスク工程ないし第７マスク工程により赤色、緑色、青色のカラーフィルターを順に形成する段階によってカラーフィルター１３８を形成する。
【００８０】
図４Ｉ，５Ｉ，６Ｉでは、前記カラーフィルター層１３８の上部に第２透明導電性物質で構成された第２透明導電層１４０を形成する段階と、第８マスク工程によりサブピクセル単位で第１透明導電層１３６、第２透明導電層１４０に構成された画素電極１４２を形成する段階とを示している。また、この段階では、ゲートパッド１１７の上部でパターニングされた第１透明導電層１３６、第２透明導電層１４０はゲートパッド端子１１４を構成し、データパッド１２８の上部でパターニングされた第１透明導電層１３６、第２透明導電層１４０はデータパッド端子１４６を構成する。
【００８１】
以下に説明する第２の実施の形態ないし第４の実施の形態は、前記第１の実施の形態の図４Ａないし４Ｄ、図５Ａないし５Ｄ，図６Ａないし６Ｄと同一な製造工程を持つので、その以後の製造工程に付いて説明する。
【００８２】
−−第２の実施の形態−−
図７Ａないし７Ｆ、図８Ａないし８Ｆ、図９Ａないし９Ｆは、本発明の第２の実施の形態によるＣＯＴ液晶表示装置用アレイ基板の製造工程を段階別に現した断面図で、前記第１の実施の形態の工程と連係されて本実施の形態の特徴的な工程を中心に図示した。また説明の便利上、マスク工程数に関する説明は省略する。
【００８３】
図７Ａ、８Ａ，９Ａは、図４Ａないし４Ｄと図５Ａないし５Ｄ、そして、図６Ａないし６Ｄに描写された段階により保護層２３２を形成した後、ゲートパッド２１７の上部の保護層２３２及びゲート絶縁膜２１８を除去してゲートパッド２１７を一部露出させるゲートパッドコンタクトホール２１９を形成する段階を示している。
【００８４】
図７Ｂ、８Ｂ，９Ｂは、前記保護層２３２の上部に光遮断性物質を形成した後、ゲートパッド２１７とデータパッド２２８を除いたゲート配線２１２及びデータ配線２２６、そして、薄膜トランジスタＴを包み、サブピクセル領域Ｐに対応するオープン部２３３を持つブラックマトリックス２３４を形成する段階を示している。ここで、前記ブラックマトリックス２３４のオープン部２３３はドレイン電極２２４及び第２キャパシター電極２３０の上部の保護層２３２を各々一部露出させる領域で形成することを特徴とする。
【００８５】
図７Ｃ、８Ｃ，９Ｃは、前記ブラックマトリックス２３４を、マスクを利用して露出された保護層２３２だけを選択的にエッチングする段階を示している。ここで、前記保護層２３２だけを選択的にエッチングするためには、エッチング選択比の調節が重要で、一例で、同一絶縁物質を利用してゲート絶縁膜２１８及び保護層２３２を形成したとしても、保護層２３２をゲート絶縁膜２１８より低い蒸着温度で蒸着すると、ゲート絶縁膜２１８よりエッチングの速度が早くなって選択エッチングすることができる。
【００８６】
そして、前記ゲート絶縁膜２１８を相互に異なる物質、一例として、シリコン窒化膜／シリコン酸化膜（ＳｉＮx／ＳｉＯ2）または、シリコン窒化膜／他の酸化膜（ＳｉＮx／ＡｌＯx、ＴａＯx、ＴｉＯx）の積層構造で利用する場合、前記第１の実施の形態の構造を従うが、このうちの一部が残る構造の適用ができる。従って、ゲートパッド２２８、ドレイン電極２２４及び第２キャパシター電極２３０の一部、そして、ゲート絶縁膜２１８が露出される。
【００８７】
図７Ｄ、８Ｄ，９Ｄは、前記ブラックマトリックス２３４を包む領域に第１透明導電性物質で構成された第１透明導電層２３６を形成する段階を示している。この段階では、前記第１透明導電層２３６は、前記エッチング工程を通じて露出されたドレイン電極２２４及び第２キャパシター電極２３０、そして、データパッド２２８とは別途のコンタクトホールなしで直接的に連結され、ゲートパッド２１７とはゲートパッドコンタクトホール２１９を通じて連結されることを特徴とする。前記第１透明導電層２３６は、サブピクセル領域Ｐ上でゲート絶縁膜２１８と接触する。
【００８８】
図７Ｅ、８Ｅ，９Ｅでは、前記ブラックマトリックス２３４をカラー別境界部として、ブラックマトリックス２３６のオープン部２３３にカラーフィルター層２３８を形成する段階を示している。カラーフィルター層２３８は赤色、緑色、青色のサブカラーフィルターで構成される。
【００８９】
図７Ｆ、８Ｆ，９Ｆでは、前記カラーフィルター層２３８の上部に第２透明導電層２４０を形成した後、第１透明導電層２３６及び第２透明導電層２４０をパターニングして、サブピクセル単位で第１透明導電層２３６及び第２透明導電層２４０で構成された画素電極２４２を形成する段階を示している。
【００９０】
また、この段階では、ゲートパッド２１７の上部でパターニングされた第１透明導電層２３６及び第２透明導電層２４０はゲートパッド端子２４４を構成し、データパッド２２８の上部でパターニングされた第１透明導電層２３６及び第２透明導電層２４０はデータパッド端子２４６を構成する。
【００９１】
本発明の第１の実施の形態及び第２の実施の形態では、第１透明導電層２３６がブラックマトリックスの上部に形成されてブラックマトリックスと接触するので、第１透明導電層を形成する工程の間、ブラックマトリックスが熱酸化される。このような問題を防ぐため、別の保護層をブラックマトリックスと第１透明導電層の間に形成できる。
【００９２】
−−第３の実施の形態−−
図１０Ａないし１０Ｅ、図１１Ａないし１１Ｅ、図１２Ａないし１２Ｅは、本発明の第３の実施の形態によるＣＯＴ液晶表示装置用アレイ基板の製造工程を段階別に現した断面図で、図４Ａないし４Ｄと図５Ａないし５Ｄ、そして、図６Ａないし６Ｄに図示された段階の次の工程を示す。
【００９３】
図１０Ａ，１１Ａ，１２Ａは、図４Ｄと図５Ｄ、そして、図６Ｄに示したように、保護層１３２と言及される第１保護層３３２を形成した後、光遮断性物質を形成してパターニングした第１保護層３３２の上部にオープン部３３３を持つブラックマトリックス３３４を形成して、前記ブラックマトリックス３３４を含む基板３１０の全面に第３絶縁物質を利用して第２保護層を形成する段階を示している。
【００９４】
前述したように、前記第２保護層３３５はブラックマトリックス３３４が工程中に熱酸化するのを防ぐために形成されることを特徴とし、このために第２保護層３３５を構成する物質は低温蒸着方法であるプラズマ化学気相成長法（ＰＥＣＶＤ：plasma enhanced chemical vapor deposition）によるシリコン窒化膜（ＳｉＮx）または、スパッタリング法によるシリコン酸化膜（ＳｉＯ2）、シリコン酸化窒素化膜（ＳｉＯxＮy）のうちから選択される。
【００９５】
このうち、シリコン酸化膜、シリコン酸化窒素化膜をＰＥＣＶＤ法によって形成する場合、蒸着温度を上げなければならないため、スパッタリング法に限ることが望ましい。また、本実施の形態による第２保護層３３５を構成する物質は、３ＭＳ（methyl-silane）を反応ガスとして利用するＰＥＣＶＤ法で蒸着して構成された炭素（Ｃ）を含む酸化窒素化膜（ＯxＮy）または窒化膜（Ｎｘ）のうちの一つから選択されることもある。
【００９６】
前述した第２保護層３３５の物質のうち、シリコン窒化膜の場合、反応ガス及びパワーの調節を通じて膜を精密に形成し、工程中、多種類の溶媒に対した浸透を防ぐために、通常利用される反応ガスのシラン（ＳｉＨ4）／アンモニア（ＮＨ3）／窒素（Ｎ2）以外に水素（Ｈ2）またはヘリウム（Ｈｅ）を添加してより低温条件で膜を形成するのが望ましい。
【００９７】
また、前記第２保護層３３５は外部からのストレスによるフィリング変形を防ぐために、蒸着の厚さは３０００Å以下で形成するのが望ましく、最も望ましくは、５００Åないし３０００Åの範囲で選択するのがよい。また、前記ブラックマトリックス３３４の材料の熱的安定性を考えて、常温基準２５０℃以下で蒸着工程が行なわれるのが望ましい。
【００９８】
図１０Ｂ，１１Ｂ，１２Ｂでは、マスク工程を通じて第２保護層３３５と第１保護層３３２及びゲート絶縁膜３１８をパターニングして画素領域Ｐとゲートパッド３１７及びデータパッド３２８を各々一部露出させるオープン部３３３、ゲートパッドコンタクトホール３１９、データパッドコンタクトホール３２９を形成する段階を示している。
【００９９】
前記第１の実施の形態及び第２の実施の形態では、ブラックマトリックス及び露出されたドレイン電極及び第２キャパシター電極をマスクを利用する別途のコンタクトホール工程なしにオープン部及びパッド電極の全面を露出させたが、本実施例では、第２保護層３３５が形成された基板上にオープン部を形成するためにマスク工程が含まれ、この時、ブラックマトリックス３３４と重ねられてないドレイン電極３２４及び第２キャパシター電極３３０領域はそれ自体でマスクの役割をし、ドレイン電極３２４及び第２キャパシター電極３３０と重ねられてない画素領域Ｐでは、第１保護層３３２、第２保護層３３５及びゲート絶縁膜３１８が一括エッチングされる。
【０１００】
図１０Ｃ，１１Ｃ，１１Ｃでは、前記第２保護層３３５を包む基板全面に第１透明導電性物質で構成された第１透明導電層３３６を形成する段階を示している。前記第１透明導電層３３６は、前記図１０Ｂの段階を通じて露出されたドレイン電極及び第２キャパシター電極３３０と別途のコンタクトホールなしで直接的に連結する。この段階では、前記第１透明導電層３３６はブラックマトリックス３３４の側面段差部を含む領域に形成されることが重要であって、ゲートパッド３１７部では、ゲートパッドコンタクトホールを通じてゲートパッド３１７と連結され、データパッド３２８部では、データパッドコンタクトホールを通じてデータパッド３２８と連結されることを特徴とする。
【０１０１】
図１０Ｄ，１１Ｄ，１２Ｄは、前記ブラックマトリックス３３４をカラー別境界部として、ブラックマトリックス３３４のオープン部にカラーフィルター３３８を形成する段階を示している。
【０１０２】
図１０Ｅ，１１Ｅ，１２Ｅは、前記カラーフィルター３３８の上部に第２透明導電性物質で構成された第２透明導電層３４０を形成する段階と、マスク工程によりサブピクセル単位で第１透明導電層３３６、第２透明導電層３４０で構成された画素電極３４２を形成する段階を示している。また、この段階では、ゲートパッド３１７の上部でパターニングされた第１透明導電層３３６及び第２透明導電層３４０はゲートパッド端子３４４を構成し、データパッド３２８の上部でパターニングされた第１透明導電層３３６及び第２透明導電層３４０はデータパッド端子３４６を構成する。
【０１０３】
本発明の第３の実施の形態では、第２保護層３３５と第１保護層３３２及びゲート絶縁膜３１８が画素領域Ｐで除去されるので、カラーフィルター３３８が形成された領域とブラックマトリックス３３４が形成された領域の間には大きな段差ができる。本発明の第４の実施の形態は、このような段差を縮めるためにコンタクトホールを形成する例を提示する。
【０１０４】
−−第４の実施の形態−−
図１３Ａないし１３Ｅ、図１４Ａないし１４Ｅ、図１５Ａないし１５Ｅは、本発明の第４の実施の形態によるＣＯＴ液晶表示装置用アレイ基板の製造工程を段階別に現した断面図で、図４Ａないし４Ｄと図５Ａないし５Ｄ、そして、図６Ａないし６Ｄに図示された段階の次の工程を示している。
【０１０５】
図１３Ａ、１４Ａ，１５Ａは、図４Ｄと図５Ｄ、そして、図６Ｄに示したように、保護層１３２と言及される第１保護層４３２を形成した後、光遮断性物質を形成してパターニングして第１保護層４３２の上部にオープン部３３３を持つブラックマトリックス４３４を形成して、前記ブラックマトリックス４３４を含む基板４１０の全面に第３絶縁物質を利用して第２保護層４３５を形成する段階を示している。第２保護層４３５は第３の実施の形態と同じ方法及び同じ物質で構成されて、５００ないし３０００Åの厚さを持つ。また、前記ブラックマトリックス４３４の材料の熱的安定性を考えて常温基準２５０℃以下で蒸着工程が行なわれるのが望ましい。
【０１０６】
図１３Ｂ、１４Ｂ，１５Ｂは、マスク工程を通じて第２保護層４３５と第１保護層４３２及びゲート絶縁膜４１８をパターニングして前記ドレイン電極４２４を一部露出させるドレインコンタクトホール４３７及び第２キャパシター電極４３０を形成するための、キャパシターコンタクトホール４３９、そして、ゲートパッド４１７を露出させるゲートパッドコンタクトホール４１９及びデータパッド４２８を露出させるデータパッドコンタクトホール４２９を形成する段階を示している。
【０１０７】
本実施の形態のコンタクトホール製造工程は、画素領域内にゲート絶縁膜４１８、第１保護層４３２、第２保護層４３５をそのまま残して、以後形成されるカラーフィルター（図示せず）とブラックマトリックス４３４間の段差を縮めて、平坦化特徴を高める目的を持つ。
【０１０８】
図１３Ｃ、１４Ｃ，１５Ｃは、前記第２保護層を包む領域に第１透明導電性物質で構成された第１透明導電層４３６を形成する段階を示し、前記第１透明導電層４３６は第１保護層４３６、第２保護層４４０に形成されたドレインコンタクトホール４３７と連結され、キャパシターコンタクトホール４３９を通じて第２キャパシター電極４３０と連結され、ゲートパッドコンタクトホール４１９を通じてゲートパッド４１７と連結されて、データパッドコンタクトホール４２９を通じてデータパッド４２８と連結される。この段階では、前記第１透明導電層４３６がブラックマトリックス４３４の側面段差部を含む領域に形成されることが重要である。
【０１０９】
図１３Ｄ，１４Ｄ，１５Ｄは、前記ブラックマトリックス４３４をカラー別境界部として、第１透明導電層４３６の上部のオープン部４３３にカラーフィルター層４３８を形成する段階を示している。
【０１１０】
図１３Ｅ，１４Ｅ，１５Ｅは、前記カラーフィルター４３８の上部に第２透明導電性物質で構成された第２透明導電層４４０を形成する段階と、マスク工程により第１透明導電層４３６、第２透明導電層４４０をパターニングして第１透明導電層４３６、第２透明導電層４４０で構成された画素電極４４２を形成する段階を示している。
【０１１１】
また、この段階では、ゲートパッド部を包む第１透明導電層４３６、第２透明導電層４４０をパターニングしてゲートパッド端子４４２を形成する段階と、データパッド部を包む第１透明導電層４３６、第２透明導電層４４０をパターニングしてデータパッド端子４４６を形成する段階を含む。
【０１１２】
本発明は前記実施の形態などに限られるのではなく、本発明の趣旨から外れない限度内で多様に変更して実施できる。
【図面の簡単な説明】
【０１１３】
【図１】一般的な液晶表示装置を概略的に示した図面である。
【図２】図１のＩＩ−ＩＩ線に沿って切断して示した断面図である。
【図３】本発明による液晶表示装置用アレイ基板に関する平面図である。
【図４Ａ】本発明の第１の実施の形態による液晶表示装置用アレイ基板に関する製造工程を段階別に示すための図面であって、図３のＩＶ−ＩＶ'線に沿って切断して示した断面図である。
【図４Ｂ】図４Ａに続く製造工程を示す断面図である。
【図４Ｃ】図４Ｂに続く製造工程を示す断面図である。
【図４Ｄ】図４Ｃに続く製造工程を示す断面図である。
【図４Ｅ】図４Ｄに続く製造工程を示す断面図である。
【図４Ｆ】図４Ｅに続く製造工程を示す断面図である。
【図４Ｇ】図４Ｆに続く製造工程を示す断面図である。
【図４Ｈ】図４Ｇに続く製造工程を示す断面図である。
【図４Ｉ】図４Ｈに続く製造工程を示す断面図である。
【図５Ａ】本発明の第１の実施の形態による液晶表示装置用アレイ基板に関する製造工程を段階別に示すための図面であって、図３のＶ−Ｖ'線に沿って切断して示した断面図である。
【図５Ｂ】図５Ａに続く製造工程を示す断面図である。
【図５Ｃ】図５Ｂに続く製造工程を示す断面図である。
【図５Ｄ】図５Ｃに続く製造工程を示す断面図である。
【図５Ｅ】図５Ｄに続く製造工程を示す断面図である。
【図５Ｆ】図５Ｅに続く製造工程を示す断面図である。
【図５Ｇ】図５Ｆに続く製造工程を示す断面図である。
【図５Ｈ】図５Ｇに続く製造工程を示す断面図である。
【図５Ｉ】図５Ｈに続く製造工程を示す断面図である。
【図６Ａ】本発明の第１の実施の形態による液晶表示装置用アレイ基板に関する製造工程を段階別に示すための図面であって、図３のＶＩ−ＶＩ'線に沿って切断して示した断面図である。
【図６Ｂ】図６Ａに続く製造工程を示す断面図である。
【図６Ｃ】図６Ｂに続く製造工程を示す断面図である。
【図６Ｄ】図６Ｃに続く製造工程を示す断面図である。
【図６Ｅ】図６Ｄに続く製造工程を示す断面図である。
【図６Ｆ】図６Ｅに続く製造工程を示す断面図である。
【図６Ｇ】図６Ｆに続く製造工程を示す断面図である。
【図６Ｈ】図６Ｇに続く製造工程を示す断面図である。
【図６Ｉ】図６Ｈに続く製造工程を示す断面図である。
【図７Ａ】本発明の第２の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。
【図７Ｂ】図７Ａに続く製造工程を示す断面図である。
【図７Ｃ】図７Ｂに続く製造工程を示す断面図である。
【図７Ｄ】図７Ｃに続く製造工程を示す断面図である。
【図７Ｅ】図７Ｄに続く製造工程を示す断面図である。
【図７Ｆ】図７Ｅに続く製造工程を示す断面図である。
【図８Ａ】本発明の第２の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。
【図８Ｂ】図８Ａに続く製造工程を示す断面図である。
【図８Ｃ】図８Ｂに続く製造工程を示す断面図である。
【図８Ｄ】図８Ｃに続く製造工程を示す断面図である。
【図８Ｅ】図８Ｄに続く製造工程を示す断面図である。
【図８Ｆ】図８Ｅに続く製造工程を示す断面図である。
【図９Ａ】本発明の第２の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。
【図９Ｂ】図９Ａに続く製造工程を示す断面図である。
【図９Ｃ】図９Ｂに続く製造工程を示す断面図である。
【図９Ｄ】図９Ｃに続く製造工程を示す断面図である。
【図９Ｅ】図９Ｄに続く製造工程を示す断面図である。
【図９Ｆ】図９Ｅに続く製造工程を示す断面図である。
【図１０Ａ】本発明の第３の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。
【図１０Ｂ】図１０Ａに続く製造工程を示す断面図である。
【図１０Ｃ】図１０Ｂに続く製造工程を示す断面図である。
【図１０Ｄ】図１０Ｃに続く製造工程を示す断面図である。
【図１０Ｅ】図１０Ｄに続く製造工程を示す断面図である。
【図１１Ａ】本発明の第３の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。
【図１１Ｂ】図１１Ａに続く製造工程を示す断面図である。
【図１１Ｃ】図１１Ｂに続く製造工程を示す断面図である。
【図１１Ｄ】図１１Ｃに続く製造工程を示す断面図である。
【図１１Ｅ】図１１Ｄに続く製造工程を示す断面図である。
【図１２Ａ】本発明の第３の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。
【図１２Ｂ】図１２Ａに続く製造工程を示す断面図である。
【図１２Ｃ】図１２Ｂに続く製造工程を示す断面図である。
【図１２Ｄ】図１２Ｃに続く製造工程を示す断面図である。
【図１２Ｅ】図１２Ｄに続く製造工程を示す断面図である。
【図１３Ａ】本発明の第４の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。
【図１３Ｂ】図１３Ａに続く製造工程を示す断面図である。
【図１３Ｃ】図１３Ｂに続く製造工程を示す断面図である。
【図１３Ｄ】図１３Ｃに続く製造工程を示す断面図である。
【図１３Ｅ】図１３Ｄに続く製造工程を示す断面図である。
【図１４Ａ】本発明の第４の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。
【図１４Ｂ】図１４Ａに続く製造工程を示す断面図である。
【図１４Ｃ】図１４Ｂに続く製造工程を示す断面図である。
【図１４Ｄ】図１４Ｃに続く製造工程を示す断面図である。
【図１４Ｅ】図１４Ｄに続く製造工程を示す断面図である。
【図１５Ａ】本発明の第４の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。
【図１５Ｂ】図１５Ａに続く製造工程を示す断面図である。
【図１５Ｃ】図１５Ｂに続く製造工程を示す断面図である。
【図１５Ｄ】図１５Ｃに続く製造工程を示す断面図である。
【図１５Ｅ】図１５Ｄに続く製造工程を示す断面図である。
【符号の説明】
【０１１４】
１００：基板、１１２：ゲート配線、１１４：ゲート電極、１１６：第１キャパシター電極、１７：ゲートパッド、１１８：ゲート絶縁膜、１２２：ソース電極、１２４：ドレイン電極、１２８：データパッド、１３０：第２キャパシター電極、１３２：第１保護層、１３３：オープン部、１３４：ブラックマトリックス、ＣＨ、：チャンネル、Ｔ：薄膜トランジスタ。
【図１】
2004310027.tif 000003
【図２】
2004310027.tif 000004
【図３】
2004310027.tif 000005
【図４Ａ】
2004310027.tif 000006
【図４Ｂ】
2004310027.tif 000007
【図４Ｃ】
2004310027.tif 000008
【図４Ｄ】
2004310027.tif 000009
【図４Ｅ】
2004310027.tif 000010
【図４Ｆ】
2004310027.tif 000011
【図４Ｇ】
2004310027.tif 000012
【図４Ｈ】
2004310027.tif 000013
【図４Ｉ】
2004310027.tif 000014
【図５Ａ】
2004310027.tif 000015
【図５Ｂ】
2004310027.tif 000016
【図５Ｃ】
2004310027.tif 000017
【図５Ｄ】
2004310027.tif 000018
【図５Ｅ】
2004310027.tif 000019
【図５Ｆ】
2004310027.tif 000020
【図５Ｇ】
2004310027.tif 000021
【図５Ｈ】
2004310027.tif 000022
【図５Ｉ】
2004310027.tif 000023
【図６Ａ】
2004310027.tif 000024
【図６Ｂ】
2004310027.tif 000025
【図６Ｃ】
2004310027.tif 000026
【図６Ｄ】
2004310027.tif 000027
【図６Ｅ】
2004310027.tif 000028
【図６Ｆ】
2004310027.tif 000029
【図６Ｇ】
2004310027.tif 000030
【図６Ｈ】
2004310027.tif 000031
【図６Ｉ】
2004310027.tif 000032
【図７Ａ】
2004310027.tif 000033
【図７Ｂ】
2004310027.tif 000034
【図７Ｃ】
2004310027.tif 000035
【図７Ｄ】
2004310027.tif 000036
【図７Ｅ】
2004310027.tif 000037
【図７Ｆ】
2004310027.tif 000038
【図８Ａ】
2004310027.tif 000039
【図８Ｂ】
2004310027.tif 000040
【図８Ｃ】
2004310027.tif 000041
【図８Ｄ】
2004310027.tif 000042
【図８Ｅ】
2004310027.tif 000043
【図８Ｆ】
2004310027.tif 000044
【図９Ａ】
2004310027.tif 000045
【図９Ｂ】
2004310027.tif 000046
【図９Ｃ】
2004310027.tif 000047
【図９Ｄ】
2004310027.tif 000048
【図９Ｅ】
2004310027.tif 000049
【図９Ｆ】
2004310027.tif 000050
【図１０Ａ】
2004310027.tif 000051
【図１０Ｂ】
2004310027.tif 000052
【図１０Ｃ】
2004310027.tif 000053
【図１０Ｄ】
2004310027.tif 000054
【図１０Ｅ】
2004310027.tif 000055
【図１１Ａ】
2004310027.tif 000056
【図１１Ｂ】
2004310027.tif 000057
【図１１Ｃ】
2004310027.tif 000058
【図１１Ｄ】
2004310027.tif 000059
【図１１Ｅ】
2004310027.tif 000060
【図１２Ａ】
2004310027.tif 000061
【図１２Ｂ】
2004310027.tif 000062
【図１２Ｃ】
2004310027.tif 000063
【図１２Ｄ】
2004310027.tif 000064
【図１２Ｅ】
2004310027.tif 000065
【図１３Ａ】
2004310027.tif 000066
【図１３Ｂ】
2004310027.tif 000067
【図１３Ｃ】
2004310027.tif 000068
【図１３Ｄ】
2004310027.tif 000069
【図１３Ｅ】
2004310027.tif 000070
【図１４Ａ】
2004310027.tif 000071
【図１４Ｂ】
2004310027.tif 000072
【図１４Ｃ】
2004310027.tif 000073
【図１４Ｄ】
2004310027.tif 000074
【図１４Ｅ】
2004310027.tif 000075
【図１５Ａ】
2004310027.tif 000076
【図１５Ｂ】
2004310027.tif 000077
【図１５Ｃ】
2004310027.tif 000078
【図１５Ｄ】
2004310027.tif 000079
【図１５Ｅ】
2004310027.tif 000080