(57)【要約】【課題】電流の注入によって駆動される被駆動素子を駆動する構成として新規な構成を実現し、特に、被駆動素子に電流を流すための電流駆動トランジスタを用いる構成において、該電流駆動トランジスタのゲート電極の充電を的確に行うことが出来る構成を実現する。【解決手段】被駆動素子と、該被駆動素子の電流注入端子に該被駆動素子を駆動する電流を供給する電流駆動トランジスタと、を有する画素回路と、電圧バッファと、前記画素回路に電流信号を与える電流信号線と、前記電圧バッファの出力と前記電流駆動トランジスタのゲート電極とを接続する配線と、を少なくとも備え、前記画素回路は、前記電圧バッファと前記電流駆動トランジスタのゲート電極との接続を制御するスイッチを有しており、前記電圧バッファの入力端子は前記電流信号線に接続されていることを特徴とする駆動回路。【選択図】図１
2004118181.tif 000002
【特許請求の範囲】
【請求項１】
被駆動素子と、該被駆動素子の電流注入端子に該被駆動素子を駆動する電流を供給する電流駆動トランジスタと、を有する画素回路と、
　電圧バッファと、
　前記画素回路に電流信号を与える電流信号線と、
　前記電圧バッファの出力と前記電流駆動トランジスタのゲート電極とを接続する配線と、を少なくとも備え、
　前記画素回路は、前記電圧バッファと前記電流駆動トランジスタのゲート電極との接続を制御するスイッチを有しており、
　前記電圧バッファの入力端子は前記電流信号線に接続されていることを特徴とする駆動回路。
【請求項２】
前記電圧バッファがソースホロワ回路を有することを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記電圧バッファが帰還形電圧バッファであることを特徴とする請求項１に記載の駆動回路。
【請求項４】
前記電圧バッファが電流源を有しており、該電流源の電流値は前記電流信号線に供給される所定期間の電流に対応していることを特徴とする請求項１乃至３のいずれかに記載の駆動回路。
【請求項５】
前記画素回路が、前記電流駆動トランジスタの前記ゲート電極以外の電極と前記電流信号線との間の接続を制御するスイッチを更に有することを特徴とする請求項１乃至４いずれかに記載の駆動回路。
【請求項６】
前記画素回路が、前記電流駆動トランジスタの前記被駆動素子に電流を流す電極と前記被駆動素子との間の接続を制御するスイッチを更に有することを特徴とする請求項１乃至４いずれかに記載の駆動回路。
【請求項７】
前記画素回路が、前記電流駆動トランジスタの前記ゲート電極以外の電極と前記電流信号線との間の接続を制御する第１のスイッチと、前記電流駆動トランジスタの前記被駆動素子に電流を流す電極と前記被駆動素子との間の接続を制御する第２のスイッチとを更に有することを特徴とする請求項１乃至４いずれかに記載の駆動回路。
【請求項８】
前記第１のスイッチと前記第２のスイッチとは、第１のスイッチが前記電流信号線と前記電流駆動トランジスタとを接続状態にしており、かつ前記第２のスイッチが前記電流駆動トランジスタと前記被駆動素子とを非接続状態にしている期間と、第１のスイッチが前記電流信号線と前記電流駆動トランジスタとを非接続状態にしており、かつ前記第２のスイッチが前記電流駆動トランジスタと前記被駆動素子とを接続状態にしている期間とを有するように制御されることを特徴とする請求項７に記載の駆動回路。
【請求項９】
更に、電流供給回路と前記電流信号線との間の接続を制御するスイッチを有することを特徴とする請求項１乃至８いずれかに記載の駆動回路。
【請求項１０】
前記前記電流供給回路と前記電流信号線は、前記電流駆動トランジスタのゲート電位が電流信号に応じて決まる前の所定期間の間接続され、該所定期間の経過後非接続状態になることを特徴とする請求項９に記載の駆動回路。
【請求項１１】
電流を流すことで駆動される被駆動素子と被駆動素子に電流を流す電流駆動トランジスタとを含む画素回路を複数有しており、該複数の画素回路のそれぞれに順次電流信号を供給する電流信号線と、前記複数の画素回路それぞれの前記電流駆動トランジスタのゲート電位を決めるための電流を順次流す電流経路となる電流経路線と、を有しており、
　前記電流信号線に前記電流信号が流れるとともに前記電流経路線に前記電流駆動トランジスタのゲート電位を変化させるための電流が流れることで、前記電流駆動トランジスタのソース電極とドレイン電極との間に前記電流信号に対応する電流が流れるように前記電流駆動トランジスタのゲート電位が設定され、その後、該ゲート電位を保持しながら前記電流駆動トランジスタに流れる電流を前記被駆動素子に供給することを特徴とする駆動回路。
【請求項１２】
前記被駆動素子がエレクトロルミネセンス素子であることを特徴とする請求項１乃至１１いずれかに記載の駆動回路。
【請求項１３】
前記請求項１乃至１２いずれかに記載の駆動回路を用いた表示装置であって、複数の前記画素回路がマトリックス状に配置されていることを特徴とする表示装置。
【請求項１４】
入力される情報に応じた表示を行う情報表示装置であって、情報入力部と、該情報入力部に入力される情報に応じた表示を行う請求項１３に記載の表示装置とを有することを特徴とする情報表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、電流を注入して駆動する被駆動素子を駆動するための回路に関する。また該回路を用いた表示装置に関する。
【背景技術】
【０００２】
　電流を注入することで駆動できる被駆動素子のひとつとして電流を注入することで発光するエレクトロルミネッセンス素子（以後ＥＬ素子と言う）を挙げる事が出来る。該素子を駆動する回路は、例えばＴＦＴ（薄膜トランジスタ）等の絶縁ゲート型電界効果トランジスタによって構成することが出来る。
【０００３】
　ＥＬ素子は一般にＴＦＴで構成された画素回路を２次元に配列したパネル型画像表示システム（以後ＥＬパネルと言う）等に応用されている。
【０００４】
　ＥＬ素子を用いた構成が特許文献１に開示されている。
【０００５】
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　本発明においては、電流の注入によって駆動される被駆動素子を駆動する構成として新規な構成を実現し、特に、被駆動素子に電流を流すための電流駆動トランジスタを用いる構成において、該電流駆動トランジスタのゲート電極の充電を的確に行うことが出来る構成を実現することを課題とする。
【課題を解決するための手段】
【０００７】
　本発明に関わる第１の発明は、以下のように構成される。すなわち、
　被駆動素子と、該被駆動素子の電流注入端子に該被駆動素子を駆動する電流を供給する電流駆動トランジスタと、を有する画素回路と、
　電圧バッファと、
　前記画素回路に電流信号を与える電流信号線と、
　前記電圧バッファの出力と前記電流駆動トランジスタのゲート電極とを接続する配線と、を少なくとも備え、
　前記画素回路は、前記電圧バッファと前記電流駆動トランジスタのゲート電極との接続を制御するスイッチを有しており、
　前記電圧バッファの入力端子は前記電流信号線に接続されていることを特徴とする駆動回路、である。
【０００８】
　第２の発明は、第１の発明において、前記電圧バッファがソースホロワ回路を有することを特徴とする発明である。
【０００９】
　第３の発明は、第１の発明において、前記電圧バッファが帰還形電圧バッファであることを特徴とする発明である。
【００１０】
　第４の発明は、第１乃至３の発明において、前記電圧バッファが電流源を有しており、該電流源の電流値は前記電流信号線に供給される所定期間の電流に対応していることを特徴とする発明である。
【００１１】
　第５の発明は、上記第１乃至第４の発明において、前記画素回路が、前記電流駆動トランジスタの前記ゲート電極以外の電極と前記電流信号線との間の接続を制御するスイッチを更に有する事を特徴とする発明である。
【００１２】
　第６の発明は、上記第１乃至第４の発明において、前記画素回路が、前記電流駆動トランジスタの前記被駆動素子に電流を流す電極と前記被駆動素子との間の接続を制御するスイッチを更に有する事を特徴とする発明である。
【００１３】
　第７の発明は、上記第１乃至第４の発明において、前記画素回路が、前記電流駆動トランジスタの前記ゲート電極以外の電極と前記電流信号線との間の接続を制御する第１のスイッチと、前記電流駆動トランジスタの前記被駆動素子に電流を流す電極と前記被駆動素子との間の接続を制御する第２のスイッチとを更に有することを特徴とする発明である。
【００１４】
　第８の発明は、第７の発明において、前記第１のスイッチと前記第２のスイッチとは、第１のスイッチが前記電流信号線と前記電流駆動トランジスタとを接続状態にしており、かつ前記第２のスイッチが前記電流駆動トランジスタと前記被駆動素子とを非接続状態にしている期間と、第１のスイッチが前記電流信号線と前記電流駆動トランジスタとを非接続状態にしており、かつ前記第２のスイッチが前記電流駆動トランジスタと前記被駆動素子とを接続状態にしている期間とを有するように制御されることを特徴とする発明である。
【００１５】
　特には、第１のスイッチと第２のスイッチとを相補的に制御する構成を好適に採用できる。
【００１６】
　第９の発明は、上記第１乃至第８の発明において、更に、電流供給回路と前記電流信号線との間の接続を制御するスイッチを有する事を特徴とする発明である。
【００１７】
　第１０の発明は、第９の発明において、前記前記電流供給回路と前記電流信号線は、前記電流駆動トランジスタのゲート電位が電流信号に応じて決まる前の所定期間の間接続され、該所定期間の経過後非接続状態になることを特徴とする発明である。
【００１８】
　第１１の発明は以下のように構成される。すなわち、
　電流を流すことで駆動される被駆動素子と被駆動素子に電流を流す電流駆動トランジスタとを含む画素回路を複数有しており、該複数の画素回路のそれぞれに順次電流信号を供給する電流信号線と、前記複数の画素回路それぞれの前記電流駆動トランジスタのゲート電位を決めるための電流を順次流す電流経路となる電流経路線と、を有しており、
　前記電流信号線に前記電流信号が流れるとともに前記電流経路線に前記電流駆動トランジスタのゲート電位を変化させるための電流が流れることで、前記電流駆動トランジスタのソース電極とドレイン電極との間に前記電流信号に対応する電流が流れるように前記電流駆動トランジスタのゲート電位が設定され、その後、該ゲート電位を保持しながら前記電流駆動トランジスタに流れる電流を前記被駆動素子に供給することを特徴とする駆動回路、である。
【００１９】
　第１２の発明は、上記第１乃至第１１の発明において、前記被駆動素子がエレクトロルミネセンス素子であることを特徴とする発明である。
【００２０】
　第１３の発明は、前記第１乃至第１２の発明に記載の駆動回路を用いた表示装置であって、複数の前記画素回路がマトリックス状に配置されていることを特徴とする表示装置の発明である。
【００２１】
　第１４の発明は、入力される情報に応じた表示を行う情報表示装置であって、情報入力部と、該情報入力部に入力される情報に応じた表示を行う第１３の発明の表示装置とを有することを特徴とする情報表示装置の発明である。
【００２２】
　尚、本発明においては、スイッチの第１端子、第２端子とは、スイッチがその間の導通を制御するところの２端子を意味しており、スイッチの導通はスイッチの制御端子に入力される制御信号により制御される。また、トランジスタの第１主電極、第２主電極とは、ゲート電極以外の２電極、即ちソース電極とドレイン電極とのいずれかを表している。
【発明の効果】
【００２３】
　本発明を使用した駆動回路を使用した場合、電流駆動トランジスタのゲート電圧の設定を好適に行うことが出来る。
【発明を実施するための最良の形態】
【００２４】
　本発明者はＥＬ素子の駆動について検討してきた。
【００２５】
　このＥＬ素子の発光設定方式としては電圧設定方式と電流設定方式とがある。以下、夫々の方式について説明する。
【００２６】
　＜電圧設定方式によるＥＬパネル＞
　電圧設定方式によるカラー化したＥＬパネルの回路構成を図１２に示す。
【００２７】
　入力映像情報１０は、赤、緑、青（ＲＧＢ）各色ごとに設けられたＥＬパネルの水平画素数の３倍数設けられた列制御回路２２に適宜入力される。また、水平走査制御信号１１ａは入力回路６に入力され水平走査制御信号１１を出力し、該水平操作制御信号１１は水平画素数のレジスタからなる水平シフトレジスタ３に入力される。水平走査制御信号１１は水平クロック信号と水平走査開始信号からなる。そして水平シフトレジスタ３の各端子から出力される水平サンプリング信号群１７は各々が受け持つ列制御回路２２に入力される。
【００２８】
　列制御回路２２の構成は、図１４に示す様に水平サンプリング信号ＳＰがＭ２１／Ｇに接続され、Ｍ２１／Ｓに入力映像信号ｖｉｄｅｏ（ここではＲＧＢの１つ）が接続され、Ｍ２１／Ｄに列制御信号１４である映像電圧データｖ（ｄａｔａ）を出力する非常に簡単な構成である。
【００２９】
　尚、本明細書中においては説明の便宜上、トランジスタのゲート電極、ソース電極、ドレイン電極をそれぞれ／Ｇ、／Ｓ、／Ｄの略号にて示す。また、信号とそれを供給する信号線とを区別せずに表現することもある。また、図中にＭｉ（ｉは自然数）にて表したトランジスタとしては、ＴＦＴのみならず、単結晶のシリコンを用いて作成した絶縁ゲート型電界効果トランジスタであっても構わない。
【００３０】
　画像表示領域９には、各々同等の構成を有する画素回路２が２次元に配置され、各々ＲＧＢのＥＬ表示素子の駆動を受け持ち、３個対の画素回路２で１画素の表示を受け持つことになる。
【００３１】
　列制御回路２２から出力される映像電圧データｖ（ｄａｔａ）は、同じ列に配置された画素回路２群に入力される。また、垂直走査制御信号１２ａは入力回路７を介して垂直走査制御信号１２を出力し、該垂直走査制御信号１２はＥＬパネルの垂直画素数に等しいレジスタを含む垂直シフトレジスタ５に入力される。この垂直走査制御信号１２は垂直クロック信号と垂直走査開始信号からなる。そして垂直シフトレジスタの各出力端子から出力される行制御信号２０は、同じ行に配置されている画素回路２に入力される。
【００３２】
　〔電圧設定方式の画素回路〕
　電圧設定方式の画素回路２の構成を図１３に示す。
【００３３】
　電圧データｖ（ｄａｔａ）はＭ１３／Ｓに接続される。また、行制御信号２０はＰ１３、Ｐ１４、Ｐ１５に対応し、各々Ｍ１３／Ｇ、Ｍ１２／Ｇ、Ｍ１４／Ｇに接続される。Ｍ１３／Ｄは容量Ｃ１２に接続され、容量Ｃ１２はソースが電源に接続されたＭ１１／Ｇと容量Ｃ１１とに接続される。そしてＭ１１／ＤとＭ１１／Ｇは各々Ｍ１２／ＤとＭ１２／Ｓに接続され、Ｍ１１／ＤはＭ１４／Ｓに接続されＭ１４／Ｄは一端が接地されたＥＬ素子の電流注入端子に接続される。
【００３４】
　次に図１２のＥＬパネルの動作について図１５のタイムチャートを使用して説明する。（ａ）は入力映像信号ｖｉｄｅｏを示し、（ｂ）は水平サンプリング信号ＳＰ、（ｃ）〜（ｅ）は該当行の行制御信号Ｐ１３〜Ｐ１５を示す。尚、図１５では３水平期間つまり３行期間を示している。
【００３５】
　まず入力映像信号の水平ブランキング期間内の時間ｔ１〜ｔ２において各水平サンプリングパルスＳＰは一斉にＨレベルに変化し、このとき入力映像信号であるブランキング電圧が列制御信号１４とされる。尚、図１５（ｂ）のＳＰにおいては、該当列の水平サンプリング信号を太線で示している。
【００３６】
　◇時刻ｔ５以前（発光保持期間）
　時間ｔ１〜ｔ５において該当行の画素回路２の行制御信号Ｐ１３〜Ｐ１５は、各々Ｈレベル、Ｈレベル、Ｌレベルになっており、時間ｔ１〜ｔ２において各水平サンプリングパルスＳＰが一斉にＨレベルに変化しても、該当画素回路２のＭ１２、Ｍ１３、Ｍ１４が各々ＯＦＦ、ＯＦＦ、ＯＮのままであるので、容量Ｃ１１及びＭ１１のゲート容量の保持電圧である該当画素回路２のＭ１１／Ｇ電圧によって決定されるＭ１１のドレイン電流が該当ＥＬ素子に注入され発光を継続している。尚、水平ブランキング期間内の時間ｔ１〜ｔ２においては、入力映像信号ｖｉｄｅｏ電圧は図１５に示すように黒レベル近傍の電圧Ｖｂｌである。
【００３７】
　◇時刻ｔ５〜ｔ９（発光設定期間）
　時刻ｔ５において、該当行の行制御信号Ｐ１３及びＰ１５はＬレベル及びＨレベルに変化する。時間ｔ５〜ｔ６において、再び各水平サンプリングパルスＳＰは一斉にＨレベルに変化するとともに、このとき入力映像信号であるブランキング電圧が列制御信号１４とされる。
【００３８】
　このとき、該当行の図１３に示す画素回路２において、Ｍ１４はＯＦＦして該当ＥＬ素子への電流供給は無くなるため該当ＥＬ素子は消灯する。またＭ１２及びＭ１３は各々ＯＮ及びＯＮ状態になっているので（ＶＣＣ−Ｍ１１／Ｇ）電圧がＭ１１の閾電圧Ｖｔｈに漸近するように容量Ｃ１１、Ｃ１２及びＭ１１のゲート容量は放電動作するため、Ｍ１１のドレイン電流は非常に小さい値にリセットされる。尚、水平ブランキング期間内の時間ｔ５〜ｔ６においても、入力映像信号ｖｉｄｅｏ電圧は図１５に示すように黒レベル近傍の同様に電圧Ｖｂｌである。
【００３９】
　時刻ｔ６において、ＳＰ及びＰ１４は各々Ｌレベル及びＨレベルになるが、該当画素回路２の（ＶＣＣ−Ｍ１１／Ｇ）電圧は引き続きＭ１１の閾電圧Ｖｔｈである。
【００４０】
　時間ｔ７〜ｔ８において該当列のＳＰがＨレベルになり、この時の入力映像信号値ｄ２がｖ（ｄａｔａ）として該当画素回路２に入力される。このとき該当画素回路２のＭ１１／Ｇ電圧は電圧ΔＶだけ電圧変化する。電圧ΔＶは概略（１）式に示される。
【００４１】
　　　ΔＶ＝−ｄ２×Ｃ１２÷（Ｃ１２＋Ｃ１１＋Ｃ（Ｍ１１））　　　（１）
【００４２】
　ここで、Ｃ（Ｍ１１）は該当画素回路２内のＭ１１のゲート入力容量を示している。
【００４３】
　時刻ｔ８において再びＳＰはＬレベルに変化して（１）式で示されるＭ１１／Ｇ電圧の変化は保持され、時刻ｔ９までこの状態を保持する。
【００４４】
　◇時刻ｔ９以降（発光保持期間）
　時刻ｔ９において、Ｐ１３及びＰ１５は再びＨレベル及びＬレベルに変化して、該当画素回路２のＭ１３及びＭ１４はＯＦＦ及びＯＮ状態になる。こうして変化した該当画素回路のＭ１１／Ｇ電圧によって決定されるＭ１１のドレイン電流が該当ＥＬ素子に注入され、発光量の変化が起こり、この状態が保持される。
【００４５】
　時間ｔ９〜ｔ１０及び時間ｔ１１〜ｔ１２において該当のＳＰ信号はＨレベルに変化するが、該当画素回路２のＭ１３がＯＦＦであるので該当ＥＬ素子の発光動作に影響はない。
【００４６】
　（１）式は、発光量が入力映像信号ｖｉｄｅｏの水平ブランキング期間中のＶｂｌを基準とした電圧値（ｄ２）によって設定できることを意味している。画素回路２のＭ１１のドレイン電流Ｉｄは、（２）式によって概略示すことができる。
【００４７】
　　　Ｉｄ＝β×ΔＶ2　　　（２）
【００４８】
　ＥＬ素子は基本的に注入電流に比例した発光動作をするので、図１２で示した電圧設定方式のＥＬパネルにおいて、各画素のＥＬ素子の発光量は、ブランキング電圧を基準とした入力映像信号レベルの２乗に比例した値で制御可能であることが（２）式より分かる。
【００４９】
　電圧設定方式のＥＬパネルは、画素回路２を除くと実績のある液晶パネルの回路構成を流用できる利点があるが、ＴＦＴ素子の電流駆動係数βは各々大きくバラツキ管理できないので、各画素の輝度ムラ等の高画質化に対する問題を持っている。
【００５０】
　＜電流設定方式によるＥＬパネル＞
　電流設定方式によるカラー化したＥＬパネルの回路構成を図５に示す。まず、図１２の電圧設定方式によるＥＬパネルとの違いについて説明する。
【００５１】
　補助列制御信号１３ａは入力回路８を介して補助列制御信号１３を出力し、該補助列制御信号１３はゲート回路４及び１６に入力される。また、水平シフトレジスタ３の各端子に出力される水平サンプリング信号群１７はゲート回路１５に入力され、変換された水平サンプリング信号群１８が列制御回路１に入力される。ゲート回路１５にはゲート回路１６から出力される制御信号２１が入力される。列制御回路１にはゲート回路４から出力される制御信号１９が入力される。
【００５２】
　〔列制御回路〕
　電流設定方式のＥＬパネルの水平画素数と同数配列される列制御回路１の構成を図８に示す。
【００５３】
　入力映像情報は入力映像信号ｖｉｄｅｏ及び基準信号ＲＥＦであり、各々Ｍ６１／Ｓ、Ｍ６２／Ｓ及びＭ６５／Ｓ、Ｍ６６／Ｓに入力される。また、ゲート回路１５より出力される水平サンプリング信号群１８は各々ＳＰａ及びＳＰｂからなり、列制御回路１のＭ６１／Ｇ、Ｍ６５／Ｇ及びＭ６２／Ｇ、Ｍ６６／Ｇに接続される。そしてＭ６１／Ｄ、Ｍ６２／Ｄ、Ｍ６５／Ｄ及びＭ６６／Ｄには各々容量Ｃ６１、Ｃ６２、Ｃ６３及びＣ６４が接続されるとともに、Ｍ６３／Ｓ、Ｍ６４／Ｓ、Ｍ６７／Ｓ、及びＭ６８／Ｓが接続される。制御信号１９はＰ１１及びＰ１２であり各々Ｍ６３／Ｇ、Ｍ６７／Ｇ及びＭ６４／Ｇ、Ｍ６８／Ｇに接続される。Ｍ６３／ＤとＭ６４／Ｄ及びＭ６７／ＤとＭ６８／Ｄは各々接続されてｖ（ｄａｔａ）及びｖ（ＲＥＦ）として電圧電流変換回路ｇｍに入力される。電圧電流変換回路ｇｍには基準電流設定バイアスＶＢが入力され列制御信号１４として使用される電流信号ｉ（ｄａｔａ）を出力する。
【００５４】
　電圧電流変換回路の構成例を図１０（ａ）に示す。基本的動作は一般的なので説明は省くが、留意点としては省電力を目指すＥＬパネルにおいて例えば２００ｐｐｉＥＬパネルを想定すると、各画素のＥＬ素子への注入電流が小さく、最大電流で１μＡを大きく下回り１００ｎＡを想定していることである。この条件で、できる限り線形な電圧電流変換特性を得るためには、Ｍ８２，Ｍ８３のゲート領域のＷ／Ｌ比を小さくして、電流駆動能力を小さくしておく必要がある。
【００５５】
　図１０（ｂ）に図１０（ａ）の電圧電流変換特性を示す。図１０（ａ）の電圧電流変換回路では最小電圧Ｖ１（黒レベル）における最小電流Ｉ１（黒電流）をゼロ電流にする設計が難しい。黒電流Ｉ１がゼロ電流にできないと画像表示パネルとして重要なコントラストが確保できなくなる。
【００５６】
　この点に関して対策した電圧電流変換回路の構成例を図１１（ａ）に示す。第１のソースカップル回路Ｍ９２、Ｍ９３の各ドレイン端子に各々ソースが接地されドレインとゲートが短絡されたＭ９６、Ｍ９７を接続する。さらにソースが電源に接続されゲートが基準電流バイアスＶＢに接続された第２の基準電流源として動作するＭ９８を設け、Ｍ９８／Ｄを第２のソースカップル回路Ｍ９９、Ｍ９０に接続し、Ｍ９９／Ｇ及びＭ９０／Ｇを各々Ｍ９７／Ｄ、Ｍ９６／Ｄに接続する。そしてＭ９０／Ｄから図１０（ａ）の電圧電流変換回路と同様にＭ９４及びＭ９５のカレントミラー回路を介して列制御信号１４となる電流信号ｉ（ｄａｔａ）を出力する。
【００５７】
　図１１（ａ）においてＭ９６及びＭ９７の電流駆動能力をＭ９９及びＭ９０より小さくするため、Ｍ９６及びＭ９７のゲート領域のＷ／Ｌ比をＭ９９及びＭ９０のゲート領域のＷ／Ｌ比より小さくしておく。
【００５８】
　このように設計された図１１（ａ）の電圧電流変換回路の電圧電流変換特性を図１１（ｂ）に示す。黒レベルＶ１における黒電流Ｉ１が小さくすることができるとともに、電圧電流変換特性の線形性を崩すことなく実現できる。
【００５９】
　列制御回路の動作を図９のタイムチャートで説明する。
【００６０】
　時刻ｔ１において制御信号Ｐ１１、Ｐ１２は各々Ｌレベル、Ｈレベルに変化する。
【００６１】
　時間ｔ１〜ｔ４の入力映像信号の有効期間において水平サンプリング信号群ＳＰａが発生する。この時間ｔ２〜ｔ３において該当列のＳＰａが発生して、この時点のｖｉｄｅｏ及びＲＥＦを容量Ｃ６１及びＣ６３にサンプリングして時刻ｔ３以降ホールドする。
【００６２】
　時刻ｔ４において、制御信号Ｐ１１、Ｐ１２は各々Ｈレベル、Ｌレベルに変化し、電圧電流変換回路に入力される（ｖ（ｄａｔａ）−ｖ（ＲＥＦ））はｄ１となり、時間ｔ２〜ｔ３に取り込まれた映像情報に基づいて時間ｔ４〜ｔ７の間電流信号ｉ（ｄａｔａ）を列制御信号１４として出力する。
【００６３】
　時間ｔ４〜ｔ７の入力映像信号の有効期間において水平サンプリング信号群ＳＰｂが発生し、時間ｔ５〜ｔ６において該当列のＳＰｂ発生してこの時点の入力ｖｉｄｅｏ及びＲＥＦが容量Ｃ６２及びＣ６４にサンプリングされ、時刻ｔ６以降ホールドされる。
【００６４】
　時刻ｔ７において、制御信号Ｐ１１、Ｐ１２は再び各々Ｌレベル、Ｈレベルに変化し、電圧電流変換回路に入力される（ｖ（ｄａｔａ）−ｖ（ＲＥＦ））はｄ２となり、時間ｔ５〜ｔ６に取り込まれた映像情報に基づいて時間ｔ７から１水平走査期間、電流信号ｉ（ｄａｔａ）を列制御信号１４として出力する。
【００６５】
　時間ｔ７から１水平走査期間の入力映像信号の有効期間において再び水平サンプリング信号群ＳＰａが発生し、時間ｔ８〜ｔ９において該当列のＳＰａ発生してこの時点の入力ｖｉｄｅｏ及びＲＥＦが容量Ｃ６２及びＣ６４にサンプリングされ時刻ｔ９以降ホールドされる。
【００６６】
　以上の動作を繰り返すことによって列制御信号１４である電流信号ｉ（ｄａｔａ）は入力映像信号ｖｉｄｅｏの水平走査周期毎に更新される線順次信号に変換される。
【００６７】
　〔電流設定方式の画素回路〕
　図６は電流設定方式の画素回路２の構成例である。Ｐ３及びＰ４が行制御信号２０に対応し、列制御信号１４として電流信号ｉ（ｄａｔａ）が入力され、Ｍ４４／Ｄは接地されたＥＬ素子の電流注入端子に接続されている。
【００６８】
　図７のタイムチャートを使用して動作を説明する。時刻ｔ０以前において、該当ｍ行のＰ３及びＰ４は各々Ｌレベル及びＨレベルであるのでＭ４２及びＭ４３は共にＯＦＦでありＭ４４がＯＮであるので容量Ｃ４１及びＭ４１のゲート容量に保持された充電電圧によって決定されたＭ４１／Ｇ電圧によってＥＬ素子に電流が注入され、これに応じて該当ＥＬ素子は発光している。
【００６９】
　時刻ｔ０において、該当行のＰ３及びＰ４は各々Ｈレベル及びＬレベルに変化するとともに、ｍ行目の電流信号ｉ（ｍ）が確定する。即ち、Ｍ４２、Ｍ４３がともにＯＮしＭ４４がＯＦＦするため、該当行ＥＬ素子への電流注入は停止して該当行のＥＬ素子は消灯する。さらにＭ４２に電流信号ｉ（ｍ）が供給されるため、これに応じてＭ４１／Ｇ電圧が設定され容量Ｃ４１及びＭ４１のゲート容量は充電される。
【００７０】
　電流信号ｉ（ｍ）が確定している時刻ｔ１において、Ｐ４は再びＨレベルに変化してＭ４２はＯＦＦ状態になり、Ｍ４１／Ｇ電圧の設定動作は終了して保持動作に移行する。
【００７１】
　時刻ｔ２においてＰ３はＬレベルに変化してＭ４１への電流供給を停止するとともにＭ４４がＯＮしてＭ４１／Ｇ電圧で設定されたＭ４１のドレイン電流が該当ＥＬ素子に注入され、これに応じて該当ＥＬ素子は時刻ｔ１以前の再設定された発光を開始しこれを再び設定されるまで継続する。
【００７２】
　図６の電流設定方式の画素回路２は、各トランジスタの閾電圧Ｖｔｈ及び電流駆動係数βのバラツキに影響されず、電流信号ｉ（ｄａｔａ）の電流値が充分大きい場合には、Ｍ４１の出力電流は所望の電流値とすることができ、入力される映像信号に忠実な画像がパネル上に再現できるという利点がある。
【００７３】
　図６において列制御信号１４である電流信号ｉ（ｄａｔａ）は、行制御信号２０であるＰ３及びＰ４と交差する為、各々寄生容量ｃｘ１及びｃｘ２が存在し、加えて電源ＶＣＣとの交差によって寄生容量ｃｘ３が存在する。
【００７４】
　そのため、図７の時間ｔ０〜ｔ１における、Ｍ４１の駆動電流を設定する為の容量Ｃ４１への充電動作を考慮する必要がある。時間ｔ０〜ｔ１においてＭ１／Ｇに付加される容量Ｃｓｕｍ１は（３）式に示される。
【００７５】
　　　Ｃｓｕｍ１＝Ｃ４１＋Ｎ×（ｃｘ１＋ｃｘ２＋ｃｘ３）　　　（３）
【００７６】
　（３）式においてＮはＥＬパネルの垂直画素数である。たとえばＥＬパネルがＱＶＧＡ（３２０×２４０）サイズとすると、Ｎ＝２４０である。
【００７７】
　図６の画素回路２を所望動作させるためには、電流信号ｉ（ｄａｔａ）によって、容量Ｃ４１だけでなく寄生容量ｃｘ１〜ｃｘ３を含んだ（３）で表される容量Ｃｓｕｍ１を充電する必要がある。
【００７８】
　ところが、高コントラスト比を得るためには画素回路２は小電流での制御を必要とするが、小電流では保持容量Ｃ４１を含むＣｓｕｍ１の充電時間が長くなり、１水平走査期間で行われる小電流設定動作が不十分になることがある。これは、各行の画素回路２の電流駆動トランジスタＭ４１の閾電圧バラツキΔＶｔｈが大きいＴＦＴ回路ではさらに顕著な問題となる。
【００７９】
　しかし保持容量Ｃ４１は入力映像信号Ｖｉｄｅｏの１フレーム期間の電流駆動動作を保持しなければならないため容量値をあまり小さくできない。また、ＥＬパネルは省電力化が期待されるものであり、画素回路２はさらに小電流駆動が要求されており、図６に示す従来の電流設定方式の画素回路を含むＥＬ素子駆動回路を用いたＥＬパネルでは高画質を実現するのは難しい。
【００８０】
　以下に示す実施形態は、上記の具体的な問題点を解決できる形態となっている。具体的には、電流設定方式の画素回路に入力する電流信号が小電流であっても、設定動作時間の短縮が可能である構成になっている。
【００８１】
　図１はＥＬ素子駆動回路の一実施形態に含まれる画素回路と電圧バッファとの接続状態を示す回路図である。なお、ここでいうＥＬ素子駆動回路とは、上記にて詳述した図５に示すような電流設定方式のＥＬパネルに使用するものであって、画素表示領域９内の複数の画素回路及び列制御回路１等の画素表示領域９周辺のＥＬ素子駆動制御回路を含む、ＥＬ素子駆動のために要する回路全体を指している。
【００８２】
　以下、図１に示す具体的な実施態様を参照して本発明を説明するが、本発明はこの形態に限定されるものではない。
【００８３】
　本発明のエレクトロルミネセンス素子駆動回路は、電流信号線ｉ（ｄａｔａ）から入力される電流信号に基づいて一端が第１の電源ＣＧＮＤに接続されたエレクトロルミネセンス素子ＥＬ（以下ＥＬ素子）の発光動作を行う画素回路２と、入力電圧によって出力電圧が決まる電圧バッファ１ａとを少なくとも備え、図１に示すように、画素回路２は、第１から第３のスイッチ（Ｍ３、Ｍ４、Ｍ２）と、電流駆動トランジスタＭ１とを少なくとも含み、第１のスイッチＭ３の第１端子は電流信号線ｉ（ｄａｔａ）に接続され、第１のスイッチＭ３の第２端子は第１のスイッチＭ３と相補的に動作する第２のスイッチＭ４の第１端子と接続するとともに、第１主電極が第２の電源ＶＣＣに接続された電流駆動トランジスタＭ１の第２主電極と接続し、第２のスイッチＭ４の第２端子はＥＬ素子の残りの端子である電流注入端子に接続され、第３のスイッチＭ２の第１端子は電圧バッファ１ａの出力端子に接続され、第３のスイッチＭ２の第２端子は電流駆動トランジスタＭ１のゲート電極に接続され、電圧バッファ１ａの入力端子は電流信号線ｉ（ｄａｔａ）に接続されている。尚、図１に示す好ましい形態においては、設定電圧保持状態を良くするために、保持容量Ｃ１が電流駆動トランジスタのゲート電極と第２主電極との間に接続されている。電圧バッファの出力は電流駆動トランジスタＭ１のゲート電極との間には、その間を結ぶ配線と電圧バッファの出力と電流駆動トランジスタＭ１のゲートとの接続状態を制御するスイッチである第３のスイッチＭ２が位置している。
【００８４】
　なお、図１では明瞭な図面とするために画素回路は一つのみ記載しているが、実際には複数の画素回路があって、各画素回路は電流信号線および電圧バッファとの間の配線に共通に接続されている。これら複数の画素回路が列方向の画素回路群を構成する。この列方向の画素回路群が複数集まってマトリックス状の画素回路群が構成される。
【００８５】
　このようなＥＬ素子駆動回路を用いることにより、画素回路２の電流駆動トランジスタＭ１のゲート電圧設定をコントラスト確保等のために小電流値の電流信号ｉ（ｄａｔａ）にて行う場合にも、保持容量Ｃ１その他の充電が必要な容量を速やかに充電することができ、Ｍ１／Ｇの電圧設定時間を短縮することができる。
【００８６】
　さらに好ましい形態として、図３に示すように、電流信号線ｉ（ｄａｔａ）に充電回路１ｂを接続した形態が挙げられる。図３において充電回路１ｂは第４のスイッチＭ６と電流供給回路Ｍ７とを含んでいる。ここで電流信号線ｉ（ｄａｔａ）には第４のスイッチＭ６の第１端子を接続し、第４のスイッチの第２端子は電流供給回路Ｍ７に接続している。
【００８７】
　これにより、Ｍ１／Ｇが電圧設定動作前にどんな電圧値であっても、電圧設定動作の前或いは初期において保持容量Ｃ１を充電しておくことができ、特に小電流値の電流信号によりＭ１のゲート電圧設定を行う場合にも確実に設定動作が可能となる。このような充電回路は、本発明のＥＬ素子駆動回路が含む画素回路や電圧バッファを有しない、図６において示したような電流設定方式の画素回路を有する従来のＥＬ素子駆動回路に用いても有効である。
【００８８】
　以下の実施形態の説明では、トランジスタのチャネル特性を図１に示すようにＭ１、Ｍ２、Ｍ４はｐチャネル、Ｍ３はｎチャネルというように特定した場合について、より具体的に本発明の構成を示し、その動作を説明するが、これは一例に過ぎず、第１の電源ＣＧＮＤと、第２の電源ＶＣＣとの間の電位の関係や、各トランジスタのチャネル特性を逆転させたりした場合には、それに合わせて適宜構成を変更すれば良い。
【００８９】
　〔実施形態１〕
　図１における第１の制御信号Ｐ１及び第２の制御信号Ｐ２は図５における行制御信号２０であり、列制御信号１４として電流信号ｉ（ｄａｔａ）が入力される。
【００９０】
　電流信号ｉ（ｄａｔａ）はＭ３／Ｓに接続され、Ｍ３／Ｄはソースが電源ＶＣＣに接続されたＭ１／Ｄに接続されるとともにＭ４／Ｓに接続され、Ｍ４／Ｄは接地されたＥＬ素子の電流注入端子に接続されている。スイッチの制御端子であるＭ３／Ｇ及びＭ４／Ｇには行制御信号Ｐ１が接続される。
【００９１】
　一方、電流信号ｉ（ｄａｔａ）には、列制御回路１内に実装された電圧バッファ回路１ａの入力端子も接続される。電圧バッファ回路１ａは、ドレインが接地ＧＮＤに接続されたトランジスタＭ５と、Ｍ５／Ｓに接続された電流源Ｉ１から構成され、Ｍ５／Ｇが入力端子となり、Ｍ５／Ｓが出力端子となっている。Ｍ５／ＳはＭ２／Ｓに接続され、Ｍ２／ＤはＭ１／Ｇに接続され、充電用列制御信号ｘｘｘとして同一列の画素回路に接続される。Ｍ１／Ｇには一端が電源Ｖｃｃに接続された保持容量Ｃ１が接続される。スイッチの制御端子であるＭ２／Ｇには行制御信号Ｐ２が接続される。
【００９２】
　図２（ａ）〜（ｃ）で示すタイムチャートを使用して動作を説明する。
【００９３】
　時刻ｔ０以前において、該当ｍ行のＰ１及びＰ２は各々Ｌレベル及びＨレベルであるのでＭ２及びＭ３は共にＯＦＦでありＭ４がＯＮであるので容量Ｃ１及びＭ１のゲート容量に保持された充電電圧によって決定されたＭ１／Ｇ電圧によってＥＬ素子に電流が注入され、これに応じて該当ＥＬ素子は発光している。
【００９４】
　時刻ｔ０において、該当行のＰ１及びＰ２は各々Ｈレベル及びＬレベルに変化するとともに、ｍ行目の電流信号ｉ（ｍ）が確定する。Ｍ２、Ｍ３がともにＯＮしＭ４がＯＦＦするため、該当行ＥＬ素子への電流注入は停止して該当行のＥＬ素子は消灯する。さらにＭ１／Ｄに電流信号ｉ（ｍ）が供給されるため、充電用列制御信号ｘｘｘから与えられる電圧バッファ１ａの出力電圧によって変動するＭ１／Ｇ電圧がＭ１／Ｄ電流をｉ（ｍ）とする状態で平衡状態となり、この条件でＭ１／Ｇ電圧が定まり保持容量Ｃ１が充電される。
【００９５】
　電流信号ｉ（ｍ）が確定している時刻ｔ１において、Ｐ２は再びＨレベルに変化してＭ２はＯＦＦ状態になり、Ｍ１／Ｇ電圧の設定動作は終了して保持動作に移行する。
【００９６】
　時刻ｔ２においてＰ１はＬレベルに変化してＭ１への電流供給を停止するとともにＭ４がＯＮしてＭ１／Ｇ電圧で設定されたＭ１のドレイン電流が該当ＥＬ素子に注入され、これに応じて該当ＥＬ素子は設定された発光を開始しこれを次に再設定されるまで継続する。
【００９７】
　列制御信号線（電流信号線）ｉ（ｄａｔａ）には図１に示すように寄生容量ｃｘ１〜ｃｘ３が存在するとともに充電用列制御信号線ｘｘｘにも寄生容量ｃｘ４〜ｃｘ６が存在する。そのため、時間ｔ０〜ｔ１の電流設定動作においては、（４）式に示す寄生容量を含んだ容量Ｃｓｕｍ２の充電動作が必要になる。
【００９８】
　　　Ｃｓｕｍ２＝Ｃ１＋Ｎ×（ｃｘ４＋ｃｘ５＋ｃｘ６）　　　（４）
【００９９】
　（４）式においてＮはＥＬパネルの垂直画素数である。たとえばＥＬパネルがＱＶＧＡ（３２０×２４０）サイズとすると、Ｎ＝２４０である。
【０１００】
　またＭ１／Ｄにおいて（５）式に示される列制御信号線ｉ（ｄａｔａ）に存在する寄生容量の充電が必要になる。
【０１０１】
　　　Ｃｓｕｍ３＝Ｎ×（ｃｘ１＋ｃｘ２＋ｃｘ３）　　　（５）
【０１０２】
　寄生容量ｃｘ４〜ｃｘ６は寄生容量ｃｘ１〜ｃｘ３と同等のものであるが、Ｍ１／Ｇ電圧を上昇しなければならない小電流設定動作においてアップ電流として動作する電流源Ｉ１を所定の定電流源することによって、問題となるような著しい充電時間の増加は無い。即ち、速やかにＣ１を所望の電位差に充電することができる。またＭ１／Ｄは（５）式に示されるように保持容量Ｃ１の充電動作が必要なくなるので、これによっても回路の平衡状態に要する時間を削減できる効果がある。
【０１０３】
　図１において電流源Ｉ１は電流信号ｉ（ｄａｔａ）が小さいときに寄与するので、定電流でなく電流信号ｉ（ｄａｔａ）に対して相補的な電流を発生するものでもよい。この場合は列制御回路１の消費電流を入力映像信号Ｖｉｄｅｏに関わらず一定にできる利点がある。
【０１０４】
　またＭ２、Ｍ３、Ｍ４はスイッチ動作を行うのものであり、特に使用素子及び回路を限定するものでは無い。また電圧バッファ１ａは簡易な回路構成が可能なソースホロワ回路で構成され、電圧バッファ用トランジスタＭ５の第１主電極は定電流源に接続されるとともに電圧バッファの出力端子となり、第２主電極は接地に接続され、ゲート電極は電圧バッファの入力端子となっているが、入力及び出力電圧が上記のような相対関係にあり、電圧バッファ動作を行うものであれば構成は問わない。
【０１０５】
　〔実施形態２〕
　本形態においては、実施形態１のＥＬ素子駆動回路を備えたＥＬパネルについて説明する。
【０１０６】
　即ち、本形態のＥＬパネルは、エレクトロルミネセンス素子を２次元に複数配列し画像を表示するエレクトロルミネセンスパネルにおいて、実施形態１に記載のエレクトロルミネセンス素子駆動回路を備えており、前記画素回路を複数マトリクス状に配列し、同一列の画素回路群に対して前記電圧バッファ回路を１つずつ配置し、電流信号線及び電圧バッファ出力を同一列の各画素回路の第１のスイッチ及び第３のスイッチに接続したものである。
【０１０７】
　画素回路をマトリクス状に配列するとは、必ずしも行と列が直線状に揃っている必要はなく、通常の画像表示装置のように行制御信号線と列制御信号線とを画素回路に接続して適当に制御することにより、画像形成が可能であれば良い。
【０１０８】
　このようなＥＬパネルは、図５に示すようなアクティブマトリクス型の電流設定方式のＥＬパネルにおいて、ＥＬ素子駆動回路として上記本発明の実施形態１のような画素回路と電圧バッファを含むものを用いることにより実現される。
【０１０９】
　また、その動作制御は図２と図７を比較すれば明らかなように、従来の電流設定方式のＥＬパネルと同様にして行うことができる。
【０１１０】
　〔実施形態３〕
　図３は本発明のＥＬ素子駆動回路の実施形態３に含まれる画素回路と電圧バッファ及び充電回路との接続状態を示す回路図である。本形態は、充電回路１ｂを電流信号線に接続している点で、図１を用いて説明した実施形態１と相違している。
【０１１１】
　図３と図１との差異について説明する。
【０１１２】
　充電回路１ｂのＭ６／Ｄは列制御信号ｉ（ｄａｔａ）線に接続され、Ｍ６／Ｓはソースが接地ＧＮＤに接続され且つドレイン及びゲートが短絡されたＭ７のＭ７／Ｄに接続される。スイッチの制御端子であるＭ６／Ｇには制御信号１９に含まれる第３の制御信号Ｐ５が接続される。
【０１１３】
　図４のタイムチャートを使用して動作を説明する。各行制御におけるＭ１／Ｇの電圧設定期間において、信号Ｐ５は（ｄ）の様に電圧設定期間の前或いは初期において所定期間Ｈレベルになり、電流供給源となるＭ７によって電流信号ｉ（ｄａｔａ）に関わらずＭ１に電流が供給される。このため行制御の該当画素回路２のＭ１／Ｇ電圧は（ｅ）に示すように、一度電圧が降下して保持容量Ｃ１が充電された後に該当行の電流信号ｉ（ｍ）が入力され、Ｍ１／Ｇ電圧が上昇して保持容量Ｃ１が放電されて平衡状態になっていく。Ｍ１への供給電流は、Ｍ７のゲートＬ／Ｗ比によって適切に設定できる。
【０１１４】
　時刻ｔ１においてＰ２がＨレベルに変化すると、Ｍ２のドレイン−ゲート寄生容量の為、Ｍ１／Ｇ電圧はΔＶ上昇するがＥＬパネルとして重要な高コントラスト比を実現するためのゼロ電流設定において利点でもある。
【０１１５】
　以上の様に、本形態においては電圧設定期間の前或いは初期において保持容量Ｃ１の事前充電動作を行うことができる為、各行の画素回路２の電流駆動トランジスタＭ１の閾電圧バラツキΔＶｔｈがあったとしても、特に小電流設定動作が安定する。
【０１１６】
　図３においてＭ６はスイッチ動作を行うのものであり、特に使用素子及び回路を限定するものでは無い。またトランジスタＭ７は電流供給源でありＭ１に対して小電流でない電流供給を行うことができればよい。
【０１１７】
　〔実施形態４〕
　本形態においては、実施形態３のＥＬ素子駆動回路を備えたＥＬパネルについて説明する。
【０１１８】
　本形態のＥＬパネルは、エレクトロルミネセンス素子を２次元に複数配列し画像を表示するエレクトロルミネセンスパネルにおいて、実施形態３に記載のエレクトロルミネセンス素子駆動回路を備え、前記画素回路を複数マトリクス状に配列し、同一列の画素回路群に対して前記電圧バッファ回路と前記電流供給回路とからなる組を１組ずつ配置し、電流信号線及び電圧バッファ出力を同一列の各画素回路の第１のスイッチ及び第３のスイッチに接続したものである。
【０１１９】
　画素回路をマトリクス状に配列するとは、必ずしも行と列が直線状に揃っている必要はなく、通常の画像表示装置のように行制御信号線と列制御信号線とを画素回路に接続して適当に制御することにより、画像形成が可能であれば良い。
【０１２０】
　このようなＥＬパネルは、図５に示すようなアクティブマトリクス型の電流設定方式のＥＬパネルにおいて、ＥＬ素子駆動回路として上記本発明の実施形態３のような画素回路、電圧バッファ及び充電回路を含むものを用いることにより実現される。
【０１２１】
　また、その動作制御は実施形態３に示したように第３の制御信号を与える以外は図４と図７を比較すれば明らかなように、従来の電流設定方式のＥＬパネルと同様にして行うことができる。
【０１２２】
　〔実施形態５〕
　図１８は本実施形態のＥＬパネル装置を示したものである。各列のデータ線１４上には各列に電圧バッファ回路１６２１が設けられ、各々補助データ線１６２３が設けられ各列の対応する画素回路２に接続される。補助データ線１６２３は図１において電圧バッファと第３のスイッチＭ２とを接続する配線に相当する。行レジスタ５は電圧バッファ回路１６２１を制御する為の制御線１６２２を出力するレジスタが追加されている。図１６は各列における電圧バッファ回路１６２１と画素回路２の構成を示したものである。列制御回路１の電流信号出力はデータ線ｄｅｔａに供給され画素回路２に接続される。画素回路２は表示行数だけ設けられている。
【０１２３】
　画素回路
　データ線１４はｎ行走査線Ｐ１（ｎ）によって制御されるＭ３／Ｓに接続され、Ｍ３／ＤはＭ１／ＤとＭ４／Ｓに接続されるとともにＭ４／Ｄは該当ＥＬ素子の電流注入端子に接続される。
【０１２４】
　Ｍ１／Ｓは電源ＶＣＣに接続されるとともに、Ｍ１／Ｇには一端が電源ＶＣＣに接続された容量Ｃ１とｎ行走査線Ｐ２（ｎ）で制御されたＭ２／Ｄが接続されるとともに、Ｍ２／Ｓは補助データ線（ｘｘｘ）１６２３に接続される。
【０１２５】
　電圧バッファ回路
　電圧バッファ回路１６２１は帰還形電圧バッファ１６２１ａと電流源設定回路１６２１ｂから構成される。データ線ｄａｔａはＭ１６０８／Ｇに接続されＭ１６０５／Ｄに発生する電流とＭ１６０７、Ｍ１６０８、Ｍ１６０９、Ｍ１６１０から構成される帰還形電圧バッファによってデータ線ｄａｔａ電圧に対応する電圧をＭ１６０７／Ｇ（Ｍ１６０７／Ｄ）に出力するとともに補助データ線ｘｘｘに供給する。一方、データ線は制御線Ｐ１（ｘ）で制御されたＭ１６０３／Ｓに接続され、Ｍ１６０３／ＤはＭ１６０１／ＤとＭ１６０４／Ｓに接続される。Ｍ１６０４／Ｄはゲートとドレインが短絡されＭ１６０５／Ｇに接続されたＭ１６０６に接続される。Ｍ１６０１／Ｄは制御線Ｐ２（ｘ）で制御されたＭ１６０２／Ｄに接続されるとともにＭ１６０２／ＳはＭ１６０１／Ｇに接続される。Ｍ１６０１／Ｇにはは一端が電源ＶＣＣに接続され容量Ｃ１６０１が接続される。
【０１２６】
　図１６の構成にすることによって、画素回路２はデータ線ｄａｔａに供給された電流信号をｎ行走査線Ｐ１（ｎ）、Ｐ２（ｎ）によってＭ１に電流設定して該当ＥＬ素子に次回電流設定動作するまで電流供給することができる。各行の電流設定動作時においてデータ線ｄａｔａに寄生する容量から各画素回路２の保持容量Ｃ１が除かれる。このことは特にデータ線ｄａｔａに供給される電流信号が小さい時の電流設定動作に対して有効になる。
【０１２７】
　図１７は電流源設定回路１６２１ｂにおける電流設定動作を説明するタイムチャートである。１行目電流設定期間（ｔ１〜ｔ２）の前に電流設定期間ｔ０〜ｔ１を設ける。期間ｔ０〜ｔ１において、データ線ｄａｔａに供給される電流を所定値Ｉ（ｘｘｘ）にしておき、制御線Ｐ１（ｘ）、Ｐ２（ｘ）によってＭ１６０１に電流Ｉｘが設定される。１行目電流設定開始時刻ｔ１からＭ１６０５に所定電流Ｉ（ｘｘｘ）が発生して帰還形電圧バッファ１６２１ａが動作可能になる。なお所定電流Ｉ（ｘｘｘ）は入力映像信号の垂直ブランキング期間における信号レベルで容易に設定できるものである。帰還形電圧バッファ１６２１ａを使用しているためデータ線ｄａｔａ電圧と補助データ線ｘｘｘ電圧を概ね等しくできるため、電圧バッファ回路をソースホロワにした場合に比べ各行の電流設定動作時のデータ線ｄａｔａ電圧の低下を抑えることができる。回路動作のために電源ＶＣＣ電圧を増加させる必要が無い。もしＭ１６０８／Ｍ１６０７及びＭ１６１０／Ｍ１６０９の闘値電圧Ｖｔｈ又は駆動係数βのバランスが崩れ補助データ線ｘｘｘ電圧がデータ線ｄａｔａ電圧に対してオフセットが発生してもソースホロワで構成した場合に比べて小さく一定しているので、各行の電流設定動作に影響を及ぼさない。カレントミラーＭ１６０８／Ｍ１６０５において、闘値電圧Ｖｔｈ又は駆動係数βのバランスが崩れＭ１６０５電流が所定電流Ｉ（ｘｘｘ）から多少ずれたとしても、帰還形電圧バッファ１６２１ａの電圧バッファ動作に影響を及ぼさない。したがって、図１６で構成される回路動作はトランジスタ特性が均一でないＴＦＴ素子により構成されるＥＬパネル駆動回路において好適に使用できるものである。なお、図１６において各トランジスタのｎ型、ｐ型で構成は行走査線Ｐ１ｎ）、Ｐ２（ｎ）および制御線Ｐ１（ｘ）、Ｐ２（ｘ）の信号極性及びＥＬ素子の接続を便宜行うことで規定するものでは無い。
【０１２８】
　図１９は上記実施形態で説明したＥＬパネルを表示装置として用いた情報表示装置の構成を説明する図である。この情報表示装置は携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラのいずれかの形態をとる。もしくはそれらの各機能の複数を実現する装置である。上記実施形態で説明してきたＥＬパネルに相当するのが表示装置１９０１である。符号１９０２は情報入力部である。携帯電話の場合には情報入力部はアンテナを含んで構成され、例えばＰＤＡや携帯パソコンの場合には情報入力部はネットワークに対するインターフェース部を含んで構成され、スチルカメラやムービーカメラの場合には情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部を含んで構成される。符号１９０３は情報入力部１９０２と表示装置１９０１を保持する筐体である。
【図面の簡単な説明】
【０１２９】
【図１】ＥＬ素子駆動回路の一実施形態に含まれる画素回路と電圧バッファとの接続状態を示す回路図である。
【図２】図１の動作を説明するタイムチャートである。
【図３】ＥＬ素子駆動回路の別の実施形態に含まれる画素回路と電圧バッファ及び充電回路との接続状態を示す回路図である。
【図４】図３の動作を説明するタイムチャートである。
【図５】電流設定方式のＥＬパネル全体回路の概略図である。
【図６】電流設定方式のＥＬパネルに用いられる画素回路の回路図である。
【図７】図６の動作を説明するタイムチャートである。
【図８】電流設定方式のＥＬパネルに用いられる列制御回路の回路図である。
【図９】図８の動作を説明するタイムチャートである。
【図１０】電流設定方式のＥＬパネルに使用される電圧電流変換回路の説明図である。（ａ）は回路図である。（ｂ）は電圧電流変換特性を説明する図である。
【図１１】電流設定方式のＥＬパネルに使用される別の電圧電流変換回路の説明図である。（ａ）は回路図である。（ｂ）は電圧電流変換特性を説明する図である。
【図１２】電圧設定方式のＥＬパネル全体回路の概略図である。
【図１３】電圧設定方式のＥＬパネルに用いられる画素回路の回路図である。
【図１４】電圧設定方式のＥＬパネルに用いられる列制御回路の回路図である。
【図１５】図１３の動作を説明するタイムチャートである。
【図１６】実施形態５の駆動回路に含まれる画素回路と電圧バッファとの接続状態を示す回路図である。
【図１７】図１６の動作を説明するタイムチャートである。
【図１８】実施形態５のＥＬパネル全体回路の概略図である。
【図１９】情報表示装置の構成を示す図である。
【符号の説明】
【０１３０】
　１　列制御回路
　１ａ　電圧バッファ
　１ｂ　充電回路
　２　画素回路
　３　水平シフトレジスタ
　４　ゲート回路
　５　垂直シフトレジスタ
　６、７、８　入力回路
　９　画素表示領域
　１０　入力映像信号
　１１、１１ａ　水平走査制御信号
　１２、１２ａ　垂直走査制御信号
　１３、１３ａ　補助列制御信号
　１４　列制御信号
　１５　水平サンプリング信号ゲート回路
　１６　ゲート回路
　１７　水平サンプリング信号
　１８　水平サンプリング信号
　１９　制御信号
　２０　行制御信号
　２１　制御信号
　２２　列制御回路
【図１】
2004118181.tif 000003
【図２】
2004118181.tif 000004
【図３】
2004118181.tif 000005
【図４】
2004118181.tif 000006
【図５】
2004118181.tif 000007
【図６】
2004118181.tif 000008
【図７】
2004118181.tif 000009
【図８】
2004118181.tif 000010
【図９】
2004118181.tif 000011
【図１０】
2004118181.tif 000012
【図１１】
2004118181.tif 000013
【図１２】
2004118181.tif 000014
【図１３】
2004118181.tif 000015
【図１４】
2004118181.tif 000016
【図１５】
2004118181.tif 000017
【図１６】
2004118181.tif 000018
【図１７】
2004118181.tif 000019
【図１８】
2004118181.tif 000020
【図１９】
2004118181.tif 000021