(57)【要約】【課題】基板深部で発生した不要電荷を排出することが可能な固体撮像素子を提供する。【解決手段】Ｐ型半導体基板６６の表面に形成されたＮ型のチャネル領域５０と、半導体基板６６の表面に互いに略平行に延在して形成され、チャネル領域５０を区画するＰ型の分離領域５２と、分離領域５２と略平行に延在して形成されＮ型のドレイン領域５４とを有し、ドレイン領域５４は、チャネル領域５０よりも半導体基板６６の深さ方向に深く形成されている固体撮像素子によって上記課題を解決できる。【選択図】        図１
2004247608.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に形成された一導電型の第１の半導体領域と、前記半導体基板の表面に互いに略平行に延在して形成され、前記第１の半導体領域を区画する逆導電型の複数の分離領域と、前記分離領域内に延在して形成される一導電型の複数のドレイン領域と、前記半導体基板上で前記分離領域及び前記ドレイン領域と交差して配置される転送電極と、を含む固体撮像素子であって、
前記ドレイン領域は、前記第１の半導体領域よりも前記半導体基板の深さ方向に深く形成されていることを特徴とする固体撮像素子。
【請求項２】
半導体基板の表面に一導電型の不純物を注入して第１の半導体領域を形成する第１の工程と、
前記第１の半導体領域内に逆導電型の不純物を所定の間隔を隔てて略平行に注入し、前記第１の半導体領域を区画する複数の分離領域を形成する第２の工程と、
前記分離領域内に一導電型の不純物を前記第１の半導体領域よりも前記半導体基板の深さ方向に深く注入し、複数のドレイン領域を形成する第３の工程と、
前記半導体基板上に前記分離領域及び前記ドレイン領域と交差して複数の転送電極を形成する第４の工程と、を含むことを特徴とする固体撮像素子の製造方法。
【請求項３】
半導体基板の表面に形成された一導電型の第１の半導体領域と、前記半導体基板の表面に互いに略平行に延在して形成され、前記第１の半導体領域を区画する逆導電型の複数の分離領域と、前記分離領域内に延在して形成される一導電型の複数のドレイン領域と、前記半導体基板上で前記分離領域及び前記ドレイン領域と交差して配置される転送電極と、を含む固体撮像素子の駆動方法であって、
前記ドレイン領域及び前記半導体基板に与える電位を変化させて、前記半導体基板の深部で発生する電荷を前記ドレイン領域へ排出させることを特徴とする固体撮像素子の駆動方法。
【請求項４】
請求項３に記載の固体撮像素子の駆動方法において、
前記第１の半導体領域中にポテンシャル井戸を形成させる電位を前記転送電極に与えると共に、前記ドレイン領域及び前記半導体基板へ与える電位を変化させて、長波長の入射光に対する前記ポテンシャル井戸の蓄積感度を制限することを特徴とする固体撮像素子の駆動方法。
【請求項５】
請求項３に記載の固体撮像素子の駆動方法において、
前記第１の半導体領域中のポテンシャル井戸を消滅させる電位を前記転送電極に与えると共に、前記ドレイン領域及び前記半導体基板へ与える電位を変化させて、前記ポテンシャル井戸に蓄積された電荷及び前記半導体基板の深部で発生する電荷を前記ドレイン領域へ排出させることを特徴とする固体撮像素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フレーム転送方式の固体撮像素子、固体撮像素子の製造方法及び固体撮像素子の駆動方法に関する。
【０００２】
【従来の技術】
半導体光電変換素子を有するＣＣＤ固体撮像素子では、過度の露光等によって撮像部において情報電荷が過剰に発生した場合に情報電荷が他の周辺画素に溢れるブルーミング現象を生ずる。このブルーミング現象を抑制するために、過剰に発生した情報電荷を排出するオーバーフロードレイン構造が採用されている。
【０００３】
オーバーフロードレイン構造には、過剰な情報電荷を半導体基板の深部に排出する縦型オーバーフロードレイン構造と、過剰な情報電荷を半導体基板の表面領域に設けたドレイン領域に排出する横型オーバーフロードレイン構造とが用いられている。
【０００４】
横型オーバーフロードレイン構造は、主にフレーム転送方式のＣＣＤ固体撮像素子に用いられる。図８は、フレーム転送方式のＣＣＤ固体撮像素子の概略の構成図である。フレーム転送方式のＣＣＤ固体撮像素子は、撮像部１０ｉ、蓄積部１０ｓ、水平転送部１０ｈ及び出力部１０ｄを有する。撮像部１０ｉで生成された情報電荷の２次元配列は蓄積部１０ｓに高速で転送される。情報電荷は蓄積部１０ｓに保持されると共に、１行ずつ水平転送部１０ｈへ転送され、さらに、１画素単位で水平転送部１０ｈから出力部１０ｄへ転送される。出力部１０ｄは１画素毎の電荷量を電圧値に変換し、その電圧値の変化がＣＣＤ出力とされる。
【０００５】
撮像部１０ｉ及び蓄積部１０ｓには、水平転送部１０ｈに向かう方向に延在して複数の垂直シフトレジスタが配置される。垂直シフトレジスタは、水平転送部１０ｈに向かって互いに平行に配置された複数のチャネル領域と、チャネル領域に直交に延在して互いに平行に配置された複数の転送電極とを含んで構成される。横型オーバーフロードレイン構造では、隣接するチャネル領域の間に分離領域及びドレイン領域が形成される。
【０００６】
図９は、従来の横型オーバーフロードレイン構造を採用したフレーム転送方式のＣＣＤ固体撮像素子の撮像部１０ｉ又は蓄積部１０ｓの一部を示す模式的な平面図である。垂直シフトレジスタのチャネル領域２０は分離領域２２によって区画され、分離領域２２のほぼ中央位置にドレイン領域２４が設けられる。
【０００７】
チャネル領域２０はＰ型の半導体基板の表面領域にＮ型の不純物を添加したＮウェルによって構成される。分離領域２２は、この半導体基板に対してＰ型の不純物を注入することによって形成される。ドレイン領域２４は、分離領域２２の表面からチャネル領域２０の延伸方向と平行に高濃度のＮ型不純物を注入することによって形成される。
【０００８】
転送電極２６は、半導体基板上に絶縁膜を介して形成され、チャネル領域２０と交差する方向に延在して配置される。これら複数の転送電極２６は、それぞれが絶縁されて互いに平行に配置される。転送電極２６のそれぞれには垂直転送クロックが印加され、チャネル領域２０の表面領域に形成されるポテンシャルの井戸の状態が制御されて蓄積された情報電荷が順次転送される。
【０００９】
例えば、３相駆動の場合、隣接する３つの転送電極２６毎に１つの画素が割り当てられ、転送クロックφ１，φ２，φ３がそれぞれ転送電極２６−１，２６−２，２６−３に印加される。
【００１０】
図１０は、図９に示すＸ−Ｘ断面の模式的な断面図と、その断面に対応するポテンシャルプロファイルを示す図である。チャネル領域２０、分離領域２２及びドレイン領域２４は、図１０（ａ）に示すように、それぞれＰ型半導体基板３６の表面に形成されたＮウェル（ＮＷ）３０，Ｐ＋拡散層３２，Ｎ＋拡散層３４から構成される。基板表面には絶縁膜３８を介して転送電極２６である導電膜４０が配置される。チャネル領域２０、分離領域２２及びドレイン領域２４を横切るポテンシャルの状態は、図１０（ｂ）のように、分離領域２２内のポテンシャル障壁４８で分離されたポテンシャル井戸４２を有するプロファイルを示す。このポテンシャル井戸４２に情報電荷４４を蓄積することができる。
【００１１】
図１１に、ＣＣＤ固体撮像素子を駆動した場合の時刻ｔ１〜ｔ４における撮像部１０ｉを構成する垂直シフトレジスタ内のポテンシャルの状態を示す。
【００１２】
図１１（ａ）は、各時刻における垂直シフトレジスタの転送方向に沿ったポテンシャルを表す。図１１（ｂ）は、転送電極２６−２の下におけるチャネル領域２０を横切る位置でのポテンシャルを示す。図１１（ｃ）は、転送電極２６−２の下において、チャネル領域２０よりも深い基板深部を横切る位置でのポテンシャルを示す。
【００１３】
時刻ｔ１では、転送クロックφ２がＨレベル（例えば、５Ｖ）に立ち上げられ、転送クロックφ１及びφ３は転送クロックφ２よりも低い電位であるＬレベル（例えば、０Ｖ）に立ち下げられる。これによって、図１１（ａ）のように、転送電極２６−２の下に他の転送電極２６−１，２６−３の下よりも深いポテンシャル井戸１００が形成される。また、チャネル領域２０の領域では、図１１（ｂ）に示すように、チャネル領域２０に隣接する分離領域２２がドレイン領域２４との間にポテンシャル障壁１０２を形成する。ちなみに、転送電極２６−１，２６−３の下では、破線で表されたポテンシャル障壁１０４が形成される。
【００１４】
半導体基板３６に入射した光により転送電極２６−１〜２６−３の下で発生した情報電荷は、ポテンシャル障壁１０２，１０４によってドレイン領域２４への移動が規制され、周辺領域で最も低いポテンシャルを有する転送電極２６−２のポテンシャル井戸１００に移動して蓄積される。
【００１５】
時刻ｔ２では、ドレイン領域２４に設けられたドレイン電極（図示しない）にＨレベル（例えば、５Ｖ）の排出クロックφｂが印加される。排出クロックφｂが立ち上げられることによって、分離領域２２が形成するポテンシャル障壁は変調を受け、チャネル領域２０とドレイン領域２４との間のポテンシャル障壁が引き下げられる。すなわち、図１１（ｂ）のように、転送電極２６−２の下ではポテンシャル障壁１０８が形成される。このポテンシャル障壁１０８は、チャネル領域２０に沿ったバリア電位１１０よりも低いため、ポテンシャル井戸１００に蓄積された情報電荷１１２のうちポテンシャル障壁１０８を超えるエネルギー準位にある電荷がドレイン領域２４に排出される。
【００１６】
例えば、ＣＣＤ固体撮像素子に過大な光が照射され、チャネル領域２０に過剰な情報電荷が発生した場合、チャネル領域２０のポテンシャル井戸１００の蓄積許容量を超える電荷がドレイン領域２４に排出される。このような動作により、過剰な情報電荷が周辺画素に漏れ出して画像を乱すブルーミング現象が抑制される。
【００１７】
時刻ｔ３では、ドレイン領域２４に印加する電圧を再びＬレベル（例えば、０Ｖ）に立ち下げ、転送電極２６−１〜２６−３に対して互いに位相の異なる転送クロックφ１〜φ３を印加する。これにより、転送電極２６の下に形成されるポテンシャル井戸をチャネル領域２０の延伸方向に移動させ、チャネル領域２０を転送経路（図９において例えば下方向）として情報電荷１１２を転送することができる。時刻ｔ２においてポテンシャル井戸１００に蓄積される情報電荷１１２の蓄積量を制限することによって、転送中に情報電荷１１２がドレイン領域２４に漏れ出すことを防ぐことができる。
【００１８】
また、電子シャッタ動作を行うこともできる。時刻ｔ４では、ドレイン領域２４に印加する排出クロックφｂがＨレベル（例えば、５Ｖ）に立ち上げられると共に、全ての転送電極２６に印加されている垂直転送クロックがＬレベル（例えば、０Ｖ）に立ち下げられる。これによって、チャネル領域２０中のポテンシャルが引き上げられてポテンシャル井戸１００が消滅すると共に、チャネル領域２０とドレイン領域２４との間のポテンシャル障壁１０２，１０４が引き下げられる。チャネル領域２０に蓄積されていた情報電荷１１２は、ポテンシャルの勾配に沿って移動し、分離領域２２を経由してドレイン領域２４へ排出される。この動作により、撮像部１０ｉや蓄積部１０ｓに蓄積されていた情報電荷１１２を排出することができ、電子シャッタ動作を行うことができる。
【００１９】
【特許文献１】
特許第３２７６２０８６号
【００２０】
【発明が解決しようとする課題】
上述のような構成を有する固体撮像素子においては、半導体基板の深部で発生した電荷がチャネル領域２０のポテンシャル井戸１００に蓄積される。すなわち、半導体基板の深さ方向に対しては、チャネル領域２０内で極小となり、基板深部に向かって上昇していくポテンシャルの勾配が形成されている。このため、基板深部で発生した電荷は、ポテンシャルの傾斜に沿ってチャネル領域２０内のポテンシャル井戸に流れ込む。
【００２１】
図１２に、半導体基板として単結晶シリコン基板を用いたＣＣＤ固体撮像素子における光の侵入深さの波長依存性を示す。波長が長くなるにつれて光の吸収係数は低下して侵入深さは深くなる。そのため、チャネル領域が形成された表面側から光を入射させた場合、赤外光のような長波長領域の光は半導体基板３６の深部まで到達し、そこで電荷を発生させる。その結果、可視光領域の撮像を行うカメラにＣＣＤ固体撮像素子を用いた場合、赤外光の入射によって基板深部に発生する電荷はドレイン領域に排出されず、チャネル領域のポテンシャル井戸に蓄積されることとなる。このため、撮像と無関係な赤外領域の影響を受け易くなる。
【００２２】
また、カメラが機械的シャッタを持たない場合、情報電荷の転送時も撮像部１０ｉは光に曝されて電荷を発生し続ける。例えば、チャネル領域が形成されていない半導体基板の裏面側から光を入射させる場合、可視光領域に非常に高い輝度を有する素材を撮影する際に、情報電荷の転送時に半導体基板の深部（チャネル領域が形成されていない裏面側）で電荷が発生してポテンシャル井戸に蓄積され続ける。その結果、転送時における光入射の影響が無視できなくなり、撮影画像内にスミアが発生する等の問題を生ずる。
【００２３】
本発明は、少なくとも上記従来技術の問題の１つを解決できる横型オーバーフロードレイン構造を有する固体撮像素子、固体撮像素子の製造方法及び固体撮像素子の駆動方法を提供することを目的とする。
【００２４】
【課題を解決するための手段】
上記課題を解決できる本発明は、半導体基板の表面に形成された一導電型の第１の半導体領域と、前記半導体基板の表面に互いに略平行に延在して形成され、前記第１の半導体領域を区画する逆導電型の複数の分離領域と、前記分離領域内に延在して形成される一導電型の複数のドレイン領域と、前記半導体基板上で前記分離領域及び前記ドレイン領域と交差して配置される転送電極と、を含む固体撮像素子であって、前記ドレイン領域は、前記第１の半導体領域よりも前記半導体基板の深さ方向に深く形成されていることを特徴とする固体撮像素子である。
【００２５】
また、上記課題を解決できる本発明の別の態様は、半導体基板の表面に一導電型の不純物を注入して第１の半導体領域を形成する第１の工程と、前記第１の半導体領域内に逆導電型の不純物を所定の間隔を隔てて略平行に注入し、前記第１の半導体領域を区画する複数の分離領域を形成する第２の工程と、前記分離領域内に一導電型の不純物を前記第１の半導体領域よりも前記半導体基板の深さ方向に深く注入し、複数のドレイン領域を形成する第３の工程と、前記半導体基板上に前記分離領域及び前記ドレイン領域と交差して複数の転送電極を形成する第４の工程と、を含むことを特徴とする固体撮像素子の製造方法である。
【００２６】
また、上記課題を解決できる本発明の別の態様は、半導体基板の表面に形成された一導電型の第１の半導体領域と、前記半導体基板の表面に互いに略平行に延在して形成され、前記第１の半導体領域を区画する逆導電型の複数の分離領域と、前記分離領域内に延在して形成される一導電型の複数のドレイン領域と、前記半導体基板上で前記分離領域及び前記ドレイン領域と交差して配置される転送電極と、を含む固体撮像素子の駆動方法であって、前記ドレイン領域及び前記半導体基板に与える電位を変化させて、前記半導体基板の深部で発生する電荷を前記ドレイン領域へ排出させることを特徴とする固体撮像素子の駆動方法。
【００２７】
ここで、前記第１の半導体領域中にポテンシャル井戸を形成させる電位を前記転送電極に与えると共に、前記ドレイン領域及び前記半導体基板へ与える電位を変化させて、長波長の入射光に対する前記ポテンシャル井戸の蓄積感度を制限することが好適である。
【００２８】
また、前記第１の半導体領域中のポテンシャル井戸を消滅させる電位を前記転送電極に与えると共に、前記ドレイン領域及び前記半導体基板へ与える電位を変化させて、前記ポテンシャル井戸に蓄積された電荷及び前記半導体基板の深部で発生する電荷を前記ドレイン領域へ排出させることが好適である。
【００２９】
【発明の実施の形態】
＜固体撮像素子の構造＞
本発明の実施の形態におけるＣＣＤ固体撮像素子について図を参照して詳細に説明する。本実施の形態におけるＣＣＤ固体撮像素子の全体構成は、図８と同様に、撮像部１０ｉ、蓄積部１０ｓ、水平転送部１０ｈ及び出力部１０ｄから基本的に構成される。
【００３０】
図１は、本実施の形態におけるＣＣＤ固体撮像素子の撮像部１０ｉ又は蓄積部１０ｓの一部を示す模式的な平面図である。撮像部１０ｉ及び蓄積部１０ｓは、従来のＣＣＤ固体撮像素子と同様に互いに平行に配置された複数の垂直シフトレジスタを備える。
【００３１】
垂直シフトレジスタのチャネル領域５０は分離領域５２によって区画され、分離領域５２のほぼ中央位置にドレイン領域５４が設けられる。これによって、横型オーバーフロードレイン構造が構成される。
【００３２】
転送電極５６は、絶縁膜を介して、半導体基板のチャネル領域５０が設けられた面上に形成される。転送電極５６は、チャネル領域５０とほぼ直交する方向に延在して複数配置される。これらの転送電極５６は、互いに所定の間隔を持って平行に配置される。
【００３３】
撮像時及び情報電荷の転送時には、転送電極５６の各々に所定の電位が印加され、チャネル領域５０の表面領域に形成されるポテンシャルの井戸の状態が制御され、情報電荷の蓄積及び転送が実行される。
【００３４】
例えば、３相駆動の場合、隣接する３つの転送電極５６−１，５６−２，５６−３の組毎に１つの画素が割り当てられ、転送クロックφ１，φ２，φ３がそれぞれ転送電極５６−１，５６−２，５６−３に印加される。
【００３５】
図２（ａ）は、図１に示す平面構造を有する撮像部１０ｉ及び蓄積部１０ｓのＸ−Ｘ断面の模式的な断面図である。チャネル領域５０、分離領域５２及びドレイン領域５４は、それぞれＰ型半導体基板６６の表面に形成されたＮウェル６０，Ｐ＋拡散層６２，Ｎ＋拡散層６４から構成される。基板表面には絶縁膜６８を介して転送電極５６となる導電膜７０が配置される。
【００３６】
Ｐ型半導体基板６６として単結晶シリコン基板を用いた場合、半導体基板６６に含まれるＰ型の不純物濃度は、１０１４／ｃｍ３以上１０１６／ｃｍ３以下とすることが好適である。また、Ｎウェル６０に添加されるＮ型不純物には砒素（Ａｓ）、燐（Ｐ）、アンチモン（Ｓｂ）等を用いることができ、Ｎウェル６０内の実効的な不純物濃度は１０１６／ｃｍ３以上１０１８／ｃｍ３以下とすることが好適であり、さらに１０１６／ｃｍ３以上１０１７／ｃｍ３以下とすることがより好適である。
【００３７】
Ｐ＋拡散層６２に添加されるＰ型不純物にはボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等を用いることができ、Ｐ−拡散層６２内の実効的な不純物濃度は１０１６／ｃｍ３以上１０１８／ｃｍ３以下とすることが好適であり、さらに１０１６／ｃｍ３以上１０１７／ｃｍ３以下とすることがより好適である。
【００３８】
さらに、Ｎ＋拡散層６４に添加されるＮ型不純物には砒素（Ａｓ）、燐（Ｐ）、アンチモン（Ｓｂ）等を用いることができ、Ｎ＋拡散層６４内の実効的な不純物濃度は１０１８／ｃｍ３以上１０２０／ｃｍ３以下とすることが好適であり、さらに１０１８／ｃｍ３以上１０１９／ｃｍ３以下とすることがより好適である。
【００３９】
また、絶縁膜６８としては、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜等のシリコン系材料の他、酸化チタン系材料等の高誘電体材料を用いることができる。転送電極５６には、金属、多結晶シリコン等の導電性材料を用いることができる。
【００４０】
ここで、横型オーバーフロードレイン構造のドレイン領域５４となるＮ＋拡散層６４は、半導体基板６６の深部に向かって隣接するチャネル領域５０であるＮウェル６０よりも深く形成される。
【００４１】
ドレイン領域５４であるＮ＋拡散層６４の深さの下限は、不要電荷を発生させる波長領域の入射光の侵入深さ、半導体基板６６内における電荷の拡散長、各電極に印加可能な駆動電圧等に基づいて決定される。一方、Ｎ＋拡散層６４の深さの上限は、Ｎ＋拡散層６４を形成する上での不純物の注入工程の困難性等に基づいて制限される。
【００４２】
具体的には、半導体基板６６として単結晶シリコン基板を用いた場合、チャネル領域５０が幅１μｍ以上１０μｍ以下及び深さ０．５μｍ以上１．５μｍ以下であり、分離領域５２の幅が０．１μｍ以上１μｍ以下、ドレイン領域５４の幅が０．１μｍ以上１μｍ以下であるとき、ドレイン領域５４の深さの下限は０．５μｍ以上１０μｍ以下であることが好適である。但し、ドレイン領域５４の深さについてはチャネル領域５０の深さよりも深くなる。
【００４３】
例えば、図１２に示すように、波長８００ｎｍの赤外光が入射強度の１／ｅまで低下する侵入深さＬは約１μｍであるため、チャネル領域５０が形成された半導体基板６６表面側から光が入射された場合に波長８００ｎｍの入射光によって半導体基板６６の深部で発生する不要電荷を排出するためにはＮ＋拡散層６４を１μｍ程度まで深く形成することが好適である。
【００４４】
転送電極５６となる導電膜７０に負電圧を印加した場合、図２（ａ）のラインＡに沿ったポテンシャルの状態は、図２（ｂ）のように、チャネル領域５０にポテンシャル井戸７２を有するプロファイルを示す。チャネル領域５０とドレイン領域５４との間の分離領域５２内にはポテンシャル障壁７８が形成され、チャネル領域５０のポテンシャル井戸７２とドレイン領域５４のドレイン７６とを隔てる障壁となる。このポテンシャル井戸７２に、光電変換によって生成された情報電荷７４を蓄積することができる。
【００４５】
さらに、ドレイン領域５４に印加する排出クロックφｂをＨレベル（例えば、５Ｖ）に立ち上げることによって、分離領域５２内のポテンシャル障壁７８が引き下げられる（図中７８’）。撮像時に撮像部１０ｉが過剰に露光され、ポテンシャル井戸７２の電荷蓄積許容容量を越える過剰な情報電荷が発生した場合、余分な電荷は分離領域５２内のポテンシャル障壁７８を超えてドレイン領域５４に流れ込む。このような横型オーバーフロードレイン構造によって、過剰な電荷はドレイン領域５４に排出され、ブルーミング現象を抑制することができる。
【００４６】
また、ドレイン領域５４に印加する排出クロックφｂをＨレベル（例えば、５Ｖ）に立ち上げると共に、全ての転送電極５６に印加される転送クロックφ１〜φ３をＬレベル（例えば、０Ｖ）に立ち下げることによって、電子シャッタ動作をさせることも可能である。このとき、分離領域５２内のポテンシャル障壁７８が引き下げられ、チャネル領域５０内のポテンシャル井戸７２が消滅する。ポテンシャル井戸７２に蓄積されていた情報電荷７４はポテンシャルの勾配に従って移動し、ドレイン領域５４に排出される。この電子シャッタ動作によって、撮像部１０ｉ及び蓄積部１０ｓのチャネル領域５０のポテンシャル井戸７２に蓄積されていた情報電荷７４をリセットすることができ、新たな画像の撮像及び転送の準備を行うことができる。
【００４７】
さらに、半導体基板６６の電位に対してドレイン領域５４が高い電位となるように排出クロックφｂを印加すると、図２（ａ）のラインＢに沿ったポテンシャルの状態は、図２（ｃ）のように、半導体基板６６の深部からドレイン領域５４に向かってなだらかなポテンシャル勾配８０を有するプロファイルを示す。その結果、半導体基板６６の深部で発生した電荷をドレイン領域５４に引き込んで排出することができる。
【００４８】
＜固体撮像素子の駆動方法＞
次に、本実施の形態におけるＣＣＤ固体撮像素子の駆動方法について詳細に説明する。図３は、時刻ｔ１〜ｔ４における撮像部１０ｉを構成する垂直シフトレジスタ内のポテンシャルの状態を示す図である。
【００４９】
図３（ａ）は、各時刻におけるチャネルに沿ったポテンシャルの変化を表す。図３（ｂ）は、転送電極５６−２の下のチャネル領域５０の深さを横切る（図２（ａ）のラインＡ）ポテンシャルの変化を表す。図３（ｃ）は、転送電極５６−２の下のチャネル領域５０よりも深い基板深部を横切る（図２（ａ）のラインＢ）ポテンシャルの変化を表す。図４は、図３の動作に対応した転送電極５６−１〜５６−３にそれぞれ印加する転送クロックφ１〜φ３、ドレイン領域５４に印加する排出クロックφｂ及び半導体基板６６に印加する基板電位Ｖｓｕｂのタイミング図である。
【００５０】
時刻ｔ１では、図４に示すように、転送クロックφ１及びφ３はＬレベル（例えば、０Ｖ）に立ち下げられ、転送クロックφ２はＨレベル（例えば、５Ｖ）に立ち上げられる。その結果、転送電極５６−２の下のチャネル領域５０内に空のポテンシャル井戸１５０が形成される。チャネル方向に沿っては、図３（ａ）のように、転送電極５６−１及び５６−３の下のチャネル領域５０に形成される浅いポテンシャルが障壁となって、隣り合うポテンシャル井戸１５０が隔てられる。また、ラインＡに沿ったチャネル領域では、図３（ｂ）のように、チャネル領域５０とドレイン領域５４とを分離する分離領域５２内にポテンシャル障壁１５２が形成される。ちなみに、転送電極５６−１及び５６−３の下に形成されるポテンシャル障壁１５４を併せて破線で示した。
【００５１】
撮像部１０ｉは撮像対象からの光によって露光され、転送電極５６−１，５６−２，５６−３の下で光電変換によって電荷が発生する。チャネル領域５０内で発生した電荷は、分離領域５２内に形成されるポテンシャル障壁１５２，１５４によってドレイン領域５４への移動が規制され、転送電極５６−２内に形成されたポテンシャル井戸１５０に情報電荷として蓄積される。情報電荷が蓄積されるに従って、ポテンシャル井戸１５０の電位は次第に浅くなる。
【００５２】
時刻ｔ２では、図４に示すように、転送クロックφ１及びφ３がＬレベル、転送クロックφ２がＨレベルに保持されると共に、ドレイン領域５４に印加される排出クロックφｂがＨレベル（例えば、５Ｖ）に立ち上げられ、半導体基板６６に印加される基板電位ＶｓｕｂがＬレベル（例えば、−２Ｖ）に立ち下げられる。
【００５３】
排出クロックφｂが立ち上げられると、図３（ｂ）に示すように、分離領域５２内のポテンシャル障壁が引き下げられる。図３（ｂ）に、分離領域５２内に形成されるポテンシャル障壁１５８を示す。ポテンシャル井戸１５０に蓄積された情報電荷１６２のうちポテンシャル障壁１５８を越える高いエネルギー準位に存在する電荷は、ポテンシャル障壁１５８を乗り越えてドレイン領域５４に排出される。このような横型オーバーフロードレイン構造を有することによって、過剰な情報電荷が周辺画素に漏れ出して画像を乱すブルーミング現象が抑制される。
【００５４】
一方、半導体基板６６の深部では、図３（ｃ）のように、ドレイン領域５４に向かってゆるやかに低下するポテンシャル勾配１６４が形成される。光照射によって半導体基板６６の深部で発生した電荷（電子）は、そのドレイン領域５４に向かうポテンシャル勾配１６４に沿ってドレイン領域５４に引き込まれる。
【００５５】
チャネル領域５０が形成された表面側から光が入射された場合、可視光領域の光はチャネル領域５０においてほとんど吸収され、残った赤外光領域の光が半導体基板６６の深部まで到達して吸収される。赤外光領域の光の吸収によって半導体基板６６の深部で発生する不要な電荷はドレイン領域５４に排出される。すなわち、本実施の形態におけるＣＣＤ固体撮像素子の構造を採ることによって、図５のラインＣに示すように、撮像時の赤外領域の感度を相対的に低下させることができる。
【００５６】
逆に、チャネル領域５０が形成されていない半導体基板６６の裏面側から光が入射された場合、半導体基板６６の裏面側（半導体基板６６の深部）において可視光領域の光が吸収される。この場合、図６のラインＤに示すように、撮像時の可視光領域の相対的感度を調整することができる。
【００５７】
相対的感度は、半導体基板６６、チャネル領域５０及びドレイン領域５４の実質的な不純物濃度や転送クロックφ１〜φ３、排出クロックφｂ及び基板電位Ｖｓｕｂに印加する電圧によって調整することができる。
【００５８】
時刻ｔ３では、図４に示すように、ドレイン領域５４に印加する電圧が再びＬレベル（例えば、０Ｖ）に立ち下げられ、転送電極５６−１〜５６−３に対して互いに位相の異なる転送クロックφ１〜φ３が印加される。これにより、ポテンシャル井戸１５０に蓄積された情報電荷１６２がチャネル領域５０に沿って転送される（図１において例えば下方向）。本実施の形態のように横型オーバーフロードレイン構造を有することによって、ポテンシャル井戸１５０に蓄積される情報電荷１６２の蓄積量が制限されるため、転送中に情報電荷１６２がドレイン領域５４に漏れ出すことを防ぐことができる。
【００５９】
さらに、半導体基板６６に印加される基板電位ＶｓｕｂをＬレベル（例えば、−２Ｖ）に保つことによって、図３（ｃ）のように、半導体基板６６の深部からドレイン領域５４に向かってポテンシャル勾配１６４が維持される。従って、情報電荷の転送中に半導体基板６６の深部で発生した電子はドレイン領域５４に排出される。
【００６０】
例えば、半導体基板６６の裏面側から非常に高い輝度を有する光が入射され、半導体基板６６の深部でその光が吸収されることによって不要な電荷が発生した場合、その不要電荷をドレイン領域５４に排出することができる。従って、情報電荷の転送中に発生するスミアを抑制することができる。
【００６１】
時刻ｔ４では、ドレイン領域５４に印加する排出クロックφｂがＨレベル（例えば、５Ｖ）に立ち上げられると共に、転送電極５６に印加されている垂直転送クロックがＬレベル（例えば、０Ｖ）に立ち下げられる。これと共に、基板電位ＶｓｕｂがＨレベルに立ち上げられ、これによって、チャネル領域５０内のポテンシャル井戸１５０に蓄積されていた情報電荷１６２をドレイン領域５４に排出し、電子シャッタ動作を行うことができる。
【００６２】
＜固体撮像素子の製造方法＞
次に、本実施の形態におけるＣＣＤ固体撮像素子の製造方法について図７を参照して詳細に説明する。以下の説明では、半導体基板６６としてＰ型のシリコン基板を利用した場合について説明を行う。
【００６３】
半導体基板６６上に絶縁膜６８としてシリコン酸化膜を形成した後、さらにポリシリコン膜２００、窒化シリコン膜２０２を積層する。その後、ポリシリコン膜２００、窒化シリコン膜２０２を所定の開口部を有するようにパターンニングして、ポリシリコン膜２００及び窒化シリコン膜２０２が積層されたマスク２０４を形成する（図７（ａ））。このマスク２０４は、後述する不純物のイオン注入工程において利用される。マスク２０４の一方の側壁２０６はチャネル領域５０を形成するＮ型不純物のイオン注入の領域を規定し、他方の側壁２０８は分離領域５２を形成するＰ型不純物のイオン注入の領域を規定する。
【００６４】
マスク２０４が形成された半導体基板６６上にレジストを塗布し、所定のマスクを通して露光することによってレジストパターン２１０を形成する。このレジストパターン２１０は、分離領域５２が形成される領域を覆うように形成される。マスク２０４及びレジストパターン２１０をマスクとして、Ｎ型不純物をイオン注入し、Ｎ型不純物領域２１２を形成する（図７（ｂ））。
【００６５】
Ｎ型不純物領域２１２とＰ型半導体基板６６との境界はマスク２０４の側壁２０６の位置と一致する。シリコン基板を使用した場合、Ｎ型不純物としては砒素（Ａｓ）、燐（Ｐ）、アンチモン（Ｓｂ）等を用いることができる。また、Ｎ型不純物領域２１２内の実効的な不純物濃度は１０１６／ｃｍ３以上１０１８／ｃｍ３以下とすることが好適であり、さらに１０１６／ｃｍ３以上１０１７／ｃｍ３以下とすることがより好適である。
【００６６】
レジストパターン２１０を除去した後、熱処理を行うことによってＮ型不純物領域２１２に注入されたＮ型不純物は拡散されて、チャネル領域５０であるＮウェル６０を形成する（図７（ｃ））。拡散により、Ｎ型不純物領域２１２は深さ方向及び水平方向に広がり、マスク２０４の側壁２０８の下に境界が位置するようにＮウェル６０が形成される。
【００６７】
次に、Ｎウェル６０が形成された半導体基板６６上にレジストを塗布し、所定のマスクパターンを通して露光することによってレジストパターン２１４を形成する。このレジストパターン２１４は、Ｎウェル６０が形成された領域を覆う。このレジストパターン２１４とマスク２０４とをマスクとして、Ｐ型不純物のイオン注入を行い、分離領域５２であるＰ＋拡散層６２を形成する（図７（ｄ））。
【００６８】
Ｐ＋拡散層６２とＮウェル６０との境界はマスク２０４の側壁２０８の位置と一致する。シリコン基板を使用した場合、Ｐ型不純物としてはボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等を用いることができ、Ｐ＋拡散層６２内の実効的な不純物濃度は１０１６／ｃｍ３以上１０１８／ｃｍ３以下とすることが好適であり、さらに１０１６／ｃｍ３以上１０１７／ｃｍ３以下とすることがより好適である。
【００６９】
レジストパターン２１４を除去した後、半導体基板６６上に酸化膜を積層し、この酸化膜に等方性エッチング処理を施すことによって、マスク２０４の両脇にサイドウォール２１６が形成される（図７（ｅ））。このサイドウォール２１６が分離領域５２とドレイン領域５４の境界を規定するマスクとして利用される。
【００７０】
サイドウォール２１６が形成された後、半導体基板６６上にレジストを塗布し、所定のマスクパターンを通して露光することによってレジストパターン２１８を形成する。このレジストパターン２１８は、Ｎウェル６０が形成された領域を覆う。レジストパターン２１８、マスク２０４及びサイドウォール２１６をマスクして、Ｎ型不純物をイオン注入し、分離領域５２の水平方向中央部にドレイン領域５４であるＮ＋拡散層６４を形成する（図７（ｆ））。
【００７１】
シリコン基板を使用した場合、Ｎ型不純物としては砒素（Ａｓ）、燐（Ｐ）、アンチモン（Ｓｂ）等を用いることができ、Ｎ＋拡散層６４内の実効的な不純物濃度は１０１８／ｃｍ３以上１０２０／ｃｍ３以下とすることが好適であり、さらに１０１８／ｃｍ３以上１０１９／ｃｍ３以下とすることがより好適である。
【００７２】
また、Ｎ型不純物を注入する際にイオンエネルギーを調整することによって、チャネル領域５０となるＮウェル６０よりも半導体基板６６の深部に向かって深くＮ＋拡散層６４を形成する。
【００７３】
最後に、レジストパターン２１８、マスク２０４を構成するポリシリコン膜２００及び窒化シリコン膜２０２を除去した後（図７（ｇ））、転送電極や保護膜を形成する。
【００７４】
【発明の効果】
本発明によれば、基板深部で発生した不要電荷を排出することが可能な横型オーバーフロードレイン構造を有する固体撮像素子、固体撮像素子の製造方法及び固体撮像素子の駆動方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における固体撮像素子の撮像部又は蓄積部の垂直シフトレジスタの平面図である。
【図２】本発明の実施の形態における固体撮像素子の撮像部又は蓄積部の垂直シフトレジスタの断面図及びポテンシャルプロファイルを示す図である。
【図３】本発明の実施の形態における垂直シフトレジスタの動作時の電位分布図である。
【図４】本発明の実施の形態における垂直シフトレジスタの動作時のタイミング図である。
【図５】本発明の実施の形態における固体撮像素子の分光感度を示す図である。
【図６】本発明の実施の形態における固体撮像素子の分光感度を示す図である。
【図７】本発明の実施の形態における固体撮像素子の垂直シフトレジスタの製造プロセスチャートを示す図である。
【図８】ＣＣＤ固体撮像素子の構成を示す概略図である。
【図９】従来の固体撮像素子の撮像部又は蓄積部の垂直シフトレジスタの平面図である。
【図１０】従来の固体撮像素子の撮像部又は蓄積部の垂直シフトレジスタの断面図及びポテンシャルプロファイルを示す図である。
【図１１】従来の垂直シフトレジスタの動作時の電位分布図である。
【図１２】単結晶シリコンに対する光の侵入深さの波長依存性を示す図である。
【符号の説明】
１０ｄ  出力部、１０ｉ  撮像部、１０ｈ  水平転送部、１０ｓ  蓄積部、２０  チャネル領域、２２  分離領域、２４  ドレイン領域、２６  転送電極、３０  Ｎウェル、３２  Ｐ＋拡散層、３４  Ｎ＋拡散層、３６  半導体基板、３８絶縁膜、４０  導電膜、４２  ポテンシャル井戸、４４  情報電荷、４８  ポテンシャル障壁、５０  チャネル領域、５２  分離領域、５４  ドレイン領域、５６  転送電極、６０  Ｎウェル、６２  Ｐ＋拡散層、６４  Ｎ＋拡散層、６６半導体基板、６８  絶縁膜、７０  導電膜、７２  ポテンシャル井戸、７４  情報電荷、７６  ドレイン、７８  ポテンシャル障壁、８０  ポテンシャル勾配、１００  ポテンシャル井戸、１０２，１０４，１０６，１０８  ポテンシャル障壁、１１０  バリア電位、１１２  情報電荷、１５０  ポテンシャル井戸、１５２，１５４，１５８  ポテンシャル障壁、１６２  情報電荷、１６４  ポテンシャル勾配、２００  ポリシリコン膜、２０２  窒化シリコン膜、２０４  マスク、２０６，２０８  側壁、２１０，２１４，２１８  レジストパターン、２１２  Ｎ型不純物領域、２１６  サイドウォール。
【図１】
2004247608.tif 000003
【図２】
2004247608.tif 000004
【図３】
2004247608.tif 000005
【図４】
2004247608.tif 000006
【図５】
2004247608.tif 000007
【図６】
2004247608.tif 000008
【図７】
2004247608.tif 000009
【図８】
2004247608.tif 000010
【図９】
2004247608.tif 000011
【図１０】
2004247608.tif 000012
【図１１】
2004247608.tif 000013
【図１２】
2004247608.tif 000014