(57)【要約】【課題】平坦性が高く、欠陥密度や表面不純物濃度が低減されたダマシン配線を形成可能なＣＭＰ用スラリーを提供する。【解決手段】溶媒と、研磨粒子と、ＨＬＢ値が７以上２０以下のシリコーン系界面活性剤とを含有することを特徴とする。【選択図】    なし【特許請求の範囲】
【請求項１】
溶媒と、研磨粒子と、ＨＬＢ値が７以上２０以下のシリコーン系界面活性剤とを含有することを特徴とするＣＭＰ用スラリー。
【請求項２】
前記シリコーン系界面活性剤は、ポリオキシエチレン・メチルポリシロキサン共重合体、ポリ（オキシエチレン・オキシプロピレン）メチルポリシロキサン共重合体、ポリオキシエチレンアルキルポリシロキサン・ポリオキシプロピレンアルキルポリシロキサン・ジメチルポリシロキサン共重合体、および、メチルポリシロキサン・アルキルメチルポリシロキサン・ポリ（オキシエチレン・オキシプロピレン）メチルポリシロキサン共重合体から選択される少なくとも一種を含むことを特徴とする請求項１に記載のＣＭＰ用スラリー。
【請求項３】
前記シリコーン系界面活性剤の含有量は０．００１ｗｔ％以上０．５ｗｔ％以下であることを特徴とする請求項１または２に記載のＣＭＰ用スラリー。
【請求項４】
樹脂粒子をさらに含有することを特徴とする請求項１ないし３のいずれか１項に記載のＣＭＰ用スラリー。
【請求項５】
前記樹脂粒子の含有量は０．０５ｗｔ％以上１ｗｔ％以下であることを特徴とする請求項４に記載のＣＭＰ用スラリー。
【請求項６】
酸化剤、キレート錯体化剤および非シリコーン系界面活性剤からなる群から選択される少なくとも１種の成分をさらに含有することを特徴とする請求項１ないし５のいずれか１項に記載のＣＭＰ用スラリー。
【請求項７】
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内部および前記絶縁膜の上に導電性材料を堆積して、導電性を有する層を形成する工程と、
前記絶縁膜の上に堆積された前記導電性材料をＣＭＰにより除去して、前記絶縁膜を露出させる工程とを具備し、
前記導電性材料の除去は、請求項１ないし６のいずれか１項に記載のＣＭＰ用スラリーを用いて行なわれることを特徴とする半導体装置の製造方法。
【請求項８】
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内部および前記絶縁膜の上に導電性材料を堆積して、導電性を有する層を形成する工程と、
前記絶縁膜の上に堆積された前記導電性材料を除去して前記絶縁膜を露出させる一方、前記導電性材料を前記凹部内に選択的に残置させて埋め込み配線層を形成する工程と
前記埋め込み配線層および前記絶縁膜の表面を、ＨＬＢ値が７以上２０以下のシリコーン系界面活性剤が水に配合された処理液を用いて実質的に研磨することなく処理する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項９】
前記導電性を有する層は、バリアメタルおよびＣｕを順次堆積することにより形成されることを特徴とする請求項７または８に記載の半導体装置の製造方法。
【請求項１０】
前記絶縁膜は、比誘電率が２．５未満の第１の絶縁膜を形成する工程と、この第１の絶縁膜上に比誘電率が第１の絶縁膜より大きい第２の絶縁膜を形成する工程とにより形成されることを特徴とする請求項７ないし９のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＭＰ用スラリーおよび半導体装置の製造方法に係り、特に高速ロジックＬＳＩ、システムＬＳＩ、メモリ・ロジック混載ＬＳＩなどに搭載するダマシン配線を形成するためのＣＭＰ用スラリー、および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの高集積化に伴って配線の微細化が急速に進みつつある。特に、デザインルール０．１μｍ以下の世代では、配線ＲＣの遅延を緩和するためには新材料の導入が必須とされ、現在、配線材料としては低抵抗のＣｕ（ρ：１．８μΩｃｍ）、絶縁材料としては低誘電率（ｋ：＜２．５）の絶縁膜が用いられようとしている。
【０００３】
Ｃｕ配線は、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を用いてダマシン配線として形成されるのが主流である。ＣＭＰにより研磨を進めることによって、配線間の導電性物質が除去されるので、従来のＡｌ配線のようなＲＩＥにより形成された配線と比較して、ショートしにくい配線が得られる。このため、ＣＭＰは、微細配線の形成には有利なプロセスであるとされている。
【０００４】
こうしたＣＭＰプロセスを用いてＣｕダマシン配線を形成するに当たっては、高平坦性、高研磨速度、低表面欠陥密度、低残留不純物密度、および十分な膜剥がれ耐性といった特性が要求される。層間絶縁膜として低誘電率の有機系絶縁膜（Ｌｏｗ−ｋ膜）が用いられる場合、高い研磨速度は確保することができる。しかしながら、残りの特性を達成するのは、従来の無機系ＳｉＯ２膜を用いた場合に比べて格段に難しいのが現状である。
【０００５】
特に、平坦性に関しては、ＣＭＰによるＬｏｗ−ｋ膜の損失（エロージョン）が深刻である。これは、有機系のＬｏｗ−ｋ膜自体の機械的強度が無機系のＳｉＯ２に比べて乏しいことが主な原因である。さらに、ほとんどのＬｏｗ−ｋ膜には有機成分が含有されていることから、その表面が疎水性であり、親水性である研磨粒子とのなじみが悪い。したがって、パターン内で研磨粒子の密度バラツキが生じるためである。
【０００６】
研磨速度を維持しつつＬｏｗ−ｋ膜に損傷を与えずに研磨を行なうことを目的として、フッ素系界面活性剤が含有されたスラリーを用いることが提案されている（例えば、特許文献１参照）。しかしながら、フッ素系界面活性剤は高価であり、何より環境への負担が大きいことから、扱いにくい材料である。
【０００７】
また、次のような理由から、Ｌｏｗ−ｋ膜上の残留不純物密度を充分に低減することが困難である。
【０００８】
ＣＭＰを経た絶縁膜および配線の表面には、ダスト（研磨粒子や削れかす）、未反応スラリーといった物質が不可避的に残留する。こうした物質は、従来、有機酸および界面活性剤を含有する洗浄液によって除去されていたが、配線間隔が狭まるにしたがって、対応できなくなりつつある。次世代で要求される配線間隔は０．１μｍ以下と微細であるので、従来では大きな問題とならなかった少量の微小な残留物質が、配線間ショートや絶縁膜の耐圧劣化といった配線不良を引き起こすおそれがある。
【０００９】
また、上述したようにＬｏｗ−ｋ膜の表面は疎水性を示し、水に馴染みにくい。このため、ＣＭＰの処理中および洗浄中には、絶縁膜表面にダストが吸着されやすい。しかも、吸着したダストは、除去されにくく、正常に電気的分離がなされた配線が形成できない要因にもなっている。Ｌｏｗ−ｋ膜はまた、スクラッチが生じやすいという欠点も有している。
【００１０】
さらに、Ｌｏｗ−ｋ膜自体の密着力が弱いことから、十分に高い膜剥がれ耐性は得られておらず、これはＣｕ／Ｌｏｗ−ｋインテグレーションの最も重要かつ困難な課題の一つである。
【００１１】
【特許文献１】
特開２００２−１５８１９４公報
【００１２】
【発明が解決しようとする課題】
本発明は、平坦性が高く、欠陥密度や表面不純物濃度が低減されたダマシン配線を形成可能なＣＭＰ用スラリーおよび半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明の一態様は、溶媒と、研磨粒子と、ＨＬＢ値が７以上２０以下のシリコーン系界面活性剤とを含有することを特徴とするＣＭＰ用スラリーを提供する。
【００１４】
また本発明の他の態様は、半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内部および前記絶縁膜の上に導電性材料を堆積して、導電性を有する層を形成する工程と、
前記絶縁膜の上に堆積された前記導電性材料をＣＭＰにより除去して、前記絶縁膜を露出させる工程とを具備し、
前記導電性材料の除去は、前述のＣＭＰ用スラリーを用いて行なわれることを特徴とする半導体装置の製造方法を提供する。
【００１５】
また本発明の他の態様は、半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内部および前記絶縁膜の上に導電性材料を堆積して、導電性を有する層を形成する工程と、
前記絶縁膜の上に堆積された前記導電性材料を除去して前記絶縁膜を露出させる一方、前記導電性材料を前記凹部内に選択的に残置させて埋め込み配線層を形成する工程と、
前記埋め込み配線層および前記絶縁膜の表面を、ＨＬＢ値が７以上２０以下のシリコーン系界面活性剤が水に配合された処理液を用いて実質的に研磨することなく処理する工程とを具備することを特徴とする半導体装置の製造方法を提供する。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１７】
まず、従来のスラリーを用いて疎水性のＬｏｗ−ｋ材料からなる層間絶縁膜に、ＣＭＰによりＣｕコンタクトプラグを形成する場合を例に挙げて、その問題点を説明する。
【００１８】
Ｃｕの多層配線の形成には、ヴィア部と配線部とを同時に形成するデュアルダマシン（ＤＤ）プロセスが一般的に用いられる。ＤＤ加工が困難な絶縁膜の場合には、コンタクトプラグ（ヴィアプラグ）を単独で形成し、その後、配線部を形成する手法が採用される。
【００１９】
こうしたプロセスにおいてプラグを形成するためのＣＭＰが行なわれる際には、絶縁膜の面積が配線部形成時よりも大きくなる。このため、絶縁膜の影響をより大きく受けることになり、要求される特性を全て確保するのは極めて困難である。
【００２０】
図１は、こうしたＣｕコンタクトプラグの形成方法の一例を表わす工程断面図である。
【００２１】
まず、図１（ａ）に示すように、半導体素子（図示せず）が形成されたシリコンなどの半導体基板１０上に、第１の低誘電率絶縁膜１１および第２の低誘電率絶縁膜１２を順次形成する。
【００２２】
第１の低誘電率絶縁膜１１は、比誘電率が２．５未満の低誘電率絶縁材料により構成することができ、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、ポリメチルシロキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成することができる。こうした材料からなる第１の絶縁膜１１は脆弱である。
【００２３】
この上に形成される第２の絶縁膜１２はキャップ絶縁膜として作用し、第１の絶縁膜１１より大きな比誘電率を有する絶縁材料により形成することができる。例えば、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＣ、およびＳｉＯＣＨからなる群から選択される少なくとも一種の比誘電率２．５以上の絶縁材料を用いて形成することができる。こうした材質から構成される第２の低誘電率絶縁膜１２の表面は疎水性を有する。
【００２４】
また、ＳｉＯ、ＳｉＯＰ、ＳｉＯＦ、ＳｉＯＮ、およびＳｉＮなどのような親水性の材料、あるいは、低誘電率でない膜種によりキャップ絶縁膜としての第２の絶縁膜１２を形成することもできる。
【００２５】
ここでは、第１の絶縁膜１１はスピン塗布法により４００ｎｍの膜厚で形成し、第２の絶縁膜１２はＣＶＤ法により１００ｎｍの膜厚で形成した。
【００２６】
第１の絶縁膜１１および第２の絶縁膜１２には、図１（ｂ）に示すように深さ５００ｎｍのコンタクトホール１３を開孔した。
【００２７】
次いで、図１（ｃ）に示すように、コンタクトホール１３が形成された第１、第２の絶縁膜１１，１２の全面に、導電性材料としてバリアメタル膜１４および配線材料膜１５を順次堆積する。ここでは、バリアメタル膜１４は、スパッタリング法によりＴａＮを１０ｎｍ程度の膜厚で堆積させることにより形成したが、ＷＮ等を同程度の厚さで堆積してもよい。配線材料膜１５は、スパッタリング法によりＣｕシード層を形成した後、メッキ法によりＣｕ膜を１２０ｎｍ程度の膜厚で形成した。
【００２８】
なお、図示する例においては、バリアメタル膜１４および配線材料膜１５が設けられる絶縁膜は、第１の絶縁膜１１と第２の絶縁膜１２との積層構造であるが、単層の絶縁膜を用いてもよい。この場合の絶縁膜は、例えば、ブラックダイアモンド（アプライドマテリアル社製）等により形成することができる。こうした材料からなる絶縁膜もまた、表面は疎水性を有する。
【００２９】
得られたバリアメタル膜１４および配線材料膜１５からなる導電性を有する層の不要部分をＣＭＰ処理により除去することによって、ＴａＮからなるバリアメタル膜１４を介してＣｕコンタクトプラグ１６がコンタクトホール１３内に埋め込まれる。ＣＭＰは、配線材料膜１５の除去（１ｓｔポリッシュ）およびバリアメタル膜１４の除去（２ｎｄポリッシュ）の２工程で行なう。
【００３０】
１ｓｔポリッシュにおいては、平坦性を確保するために、Ｃｕ研磨速度が速くＴａＮ研磨速度の遅い、すなわちＣｕとＴａＮの選択比が大きいスラリーを用いて配線材料膜１５が研磨される。具体的には、以下の条件で１ｓｔポリッシュを行なった。
【００３１】
スラリー：ＣＭＳ７３０３／７３０４（ＪＳＲ社製）
流量：２５０ｃｃ／ｍｉｎ
研磨パッド：ＩＣ１０００（ロデールニッタ社製）
荷重：３００ｇｆ／ｃｍ２
キャリアおよびテーブルの回転数は、いずれも１００ｒｐｍとして、１分間の研磨を行なうことにより、フィールド上のＣｕを除去して図１（ｄ）に示すようにバリアメタル膜１４の表面を露出した。
【００３２】
１ｓｔポリッシュ後のウエハー表面は、バリアメタル膜１４としてのＴａＮ膜で覆われており、親水性を示す。このため、コンタクトプラグ１６のパターン周辺の選択的過剰研磨（くびれ）は発生しない。
【００３３】
２ｎｄポリッシュにおいては、バリアメタル膜１４を除去して、図１（ｅ）に示すように第２の絶縁膜１２表面を露出（タッチアップＣＭＰ）し、研磨を完了する。この工程で用いられるスラリーは、バリアメタル膜１４としてのＴａＮを充分な速度で研磨可能であることが要求される。まず、タッチアップに従来用いられているスラリーを用いて、以下の条件でタッチアップＣＭＰを行なった。用いたスラリーは、コロイダルシリカ５ｗｔ％、キノリン酸１．０ｗｔ％、および過酸化水素０．１ｗｔ％が水に配合され、ｐＨ１０に調整されたものである。
【００３４】
流量：２００ｃｃ／ｍｉｎ
研磨パッド：ＩＣ１０００（ロデールニッタ社製）
荷重：２００ｇｆ／ｃｍ２
キャリアおよびテーブルの回転数は、いずれも１００ｒｐｍとして、７５秒間の研磨を行なった。
【００３５】
研磨開始から約６０秒経過すると、バリアメタル膜１４は第２の絶縁膜１２上から除去された。このとき、コンタクトプラグ１６が密集しているビアチェーンパターンの端部が選択的に研磨されて、４５．５ｎｍ程度のエロージョン（くびれ）が発生した。１５秒間のオーバー研磨をさらに行なったところ、このくびれは７８ｎｍ程度にまで拡大した。
【００３６】
パターンエッジにおけるくびれは、ビアチェーンの歩留まりを低下させるとともに、上層配線のＣＭＰの際にメタル残りを引き起こして、配線ショートの原因にもなる。したがって、くびれは極力避けることが望まれる。
【００３７】
こうしたくびれは、主に二つの原因により発生すると考えられる。
【００３８】
一つは、Ｌｏｗ−ｋ材料が疎水性であるため、親水性の研磨粒子がＬｏｗ−ｋと馴染まないことである。このため、図２（ａ）に示すように、研磨粒子１８は第２の絶縁膜１２の上から親水性のＣｕコンタクトプラグ１６上へ移動して、フィールド上とパターンエッジ部とにおいて研磨粒子１８の密度差が生じる。
【００３９】
その結果、図２（ｂ）に示すようにパターンエッジに研磨粒子１８が選択的に滞留し、局所的に研磨が進行してくびれ形状となる。
【００４０】
もう一つは、通常のＴＥＯＳ系あるいはＳｉＨ４系ガスを用いて形成されたＳｉＯ２膜と比較して、Ｌｏｗ−ｋ材料の機械的強度が乏しいため、絶縁膜の研磨速度自体が速いことである。
【００４１】
前述のタッチアップ工程で用いたスラリーは、通常の無機系ＴＥＯＳ絶縁膜の研磨速度が３０ｎｍ／ｍｉｎ程度であるのに対して、Ｌｏｗ−ｋ絶縁膜の研磨速度は７６ｎｍ／ｍｉｎ程度と、２倍以上であった。
【００４２】
Ｌｏｗ−ｋ膜の研磨速度を低下させることによって、原理的には、こうした問題を解決することができる。そのためには、スラリー中の研磨粒子の濃度を低下させたり、研磨粒子の種類を変更するといった手法が挙げられる。いずれを用いた場合もパターンエッジのくびれは抑制されたものの、同時にバリアメタル膜の研磨速度が極端に低下した。具体的には、バリアメタル膜の研磨時間が４倍以上に長くなり、こうした手法は現実的ではない。
【００４３】
本発明者らは、Ｌｏｗ−ｋ膜表面の親水性を高めることに着目して、最適な界面活性を得るために種々の界面活性剤の特性を調べた。
【００４４】
すなわち、下記表１に示すようなアニオン性、カチオン性およびノニオン性の界面活性剤の水溶液を所定の濃度で調製した。Ｌｏｗ−ｋ膜が形成された半導体基板を、それぞれの界面活性剤水溶液に浸漬して、Ｌｏｗ−ｋ膜表面の濡れ性を調べた。
【００４５】
Ｌｏｗ−ｋ膜表面の濡れ性は、界面活性剤水溶液と膜との接触角（θ）を接触角計により測定することによって評価した。
【００４６】
さらに、前述のタッチアップ工程で用いたスラリーに、各界面活性剤を表１に示した濃度で配合して、サンプルスラリーを調製した。こうして得られたサンプルスラリーを用いる以外は前述と同様の条件でタッチアップＣＭＰを行ない、ＣＭＰ後におけるＬｏｗ−ｋ膜表面の濡れ性を同様にして調べた。
【００４７】
濡れ性の測定結果を、界面活性剤の種類および含有量とともに下記表１にまとめる。
【００４８】
【表１】
2004247605.tif 000002
【００４９】
一般的に、フッ素アルキル基を有する界面活性剤は、溶媒の表面張力を十分に低下させることから、界面活性効果が大きいことが知られている。しかしながら、すでに説明したように、フッ素アルキル基を有する界面活性剤は容易に取り扱うことができず実用的ではない。
【００５０】
従来のアルキル基を疎水部に有する界面活性剤（例えば、セチルトリメチルアンモニウムクロライド）は、上記表１に示されるように、浸漬後のＬｏｗ−ｋ膜表面の濡れ性は概ね良好であるものの、ＣＭＰ後の濡れ性が劣っている。これは、次のように推測される。すなわち、従来のアルキル基を疎水部に有する界面活性剤は、一旦はＬｏｗ−ｋ膜表面に吸着して親水化する。しかしながら、アルキル基は疎水性が弱いためにＬｏｗ−ｋ膜との吸着力が乏しく、ＣＭＰ中の機械的ストレスに耐え切れずに離脱しやすい。したがって、アルキル基を疎水部に有する界面活性剤では、Ｌｏｗ−ｋ膜表面を充分に親水化することができず、くびれを充分に抑制することが困難であると推測される。
【００５１】
アルキル基以上であってフルオロ基と同等の疎水力を有するとともに、取り扱いの容易な界面活性剤は、シリコーン系界面活性剤であることがわかった。シリコーン系界面活性剤としてのポリオキシエチレン・メチルポリシロキサン共重合体が０．１ｗｔ％含有されたスラリーを用いてタッチアップＣＭＰを行なった場合には、Ｌｏｗ−ｋ膜表面は、ＣＭＰ後でも親水化された状態に維持されることが、上記表１に明確に示されている。
【００５２】
ポリオキシエチレン・メチルポリシロキサン共重合体のようなシリコーン系界面活性剤は、撥水性のシリコンに起因して高い界面活性効果を有し、しかも、環境にやさしく、容易に取り扱うことができる。そこで、本発明の実施形態にかかるスラリーにおいては、シリコーン系界面活性剤を配合した。ポリオキシエチレン・メチルポリシロキサン共重合体が０．１ｗｔ％含有されたスラリーを、実施例１とする。
【００５３】
実施例１のスラリーを用いたタッチアップＣＭＰにおいては、６０秒間の研磨でバリアメタル膜としてのＴａＮを除去することができ、パターンエッジにおけるくびれは１０ｎｍ以下に抑制された。さらに３０秒間のオーバー研磨を行なっても、くびれはほとんど拡大することなく、１０ｎｍ以下の平坦性を維持することが可能であった。
【００５４】
図３のグラフには、実施例１のスラリーを用いた場合のタッチアップＣＭＰ時間とくびれ量との関係を曲線ａとして示した。このように実施例１のスラリーを用いた場合には、１２０秒の研磨を行なった場合でも、くびれ量は２０ｎｍ程度に抑えられる。４０ｎｍ程度までのくびれは、実質的に影響を及ぼさないので許容される。図３には、従来のスラリーを用いた場合のくびれ量の変化を、曲線ｂとして示してある。タッチアップＣＭＰは、通常６０秒程度行なわれる。曲線ｂに示されるように従来のスラリーでは、このタッチアップＣＭＰが終了するまでに、すでに５０ｎｍものくびれが発生している。しかも、くびれ量はＣＭＰ時間とともに著しく増大することが、曲線ｂから明らかである。
【００５５】
また、実施例１のスラリーは、Ｌｏｗ−ｋ膜の研磨速度が１０ｎｍ程度であり、従来の１／６に抑制することができる。このため、Ｌｏｗ−ｋ膜が優先的に研磨されるのを抑制して、くびれを低減することが可能となった。
【００５６】
こうした効果は、次のような理由によるものと推測した。シリコーン系界面活性剤は、その疎水部の疎水性が極めて強いことから、図４に示すように第２の絶縁膜１２であるＬｏｗ−ｋ膜表面に強く吸着して親水化する。図４中、参照符号１９は、シリコーン系界面活性剤を表わす。Ｌｏｗ−ｋ膜１２の表面がシリコーン系界面活性剤１９により十分に親水化されるので、研磨粒子１８は局所的に滞留することなく、Ｌｏｗ−ｋ膜１２およびＣｕコンタクトプラグ１６上に均一に分散して存在する。その結果、パターンエッジが優先的に研磨されることはなく、くびれが抑制された。
【００５７】
また、シリコーン系界面界活性剤１９は、Ｌｏｗ−ｋ膜１２の表面を保護する作用も有し、基板と同様のシリコン系であるので均一な被覆状態が得られやすい。
【００５８】
親水性の絶縁膜や非低誘電率絶縁膜の場合でも、シリコーン系界面活性剤の効果は充分に発揮される。この場合には、膜表面にミセルが形成されることによって、表面の親水性が高められ、それによって濡れ性が向上する。
【００５９】
ただし、シリコーン系界面活性剤の親水・疎水バランス（ＨＬＢ）値は、所定の範囲内であることが要求される。水溶液に溶解しなければスラリーには使用することができず、仮に半導体基板に強く吸着したところで、親油性であれば効果は得られない。具体的にはＨＬＢ値は、７以上２０以下の範囲内に規定される。ＨＬＢ値が７未満の場合には水溶液に溶解しにくくなり、一方、２０を越えると、スラリー中に配合した際に溶解性が増して平坦性を悪化させる。ＨＬＢ値は、好ましくは１０〜１７の範囲内である。
【００６０】
実施例１のスラリーに配合したポリオキシエチレン・メチルポリシロキサン共重合体のＨＬＢ値は１６であった。
【００６１】
さらに、シリコーン系界面活性剤において、ベースとなるシリコーンオイルの基本骨格を有する疎水部の構造は、例えば側鎖変性、片末端変性、両末端変性、および両末端側鎖変性などとすることができる。一方、親水部は、ノニオン、アニオンおよびカチオンのいずれでもよく、例えば、ポリエーテル、ベタイン、硫酸塩、ピロリドンおよび４級塩などが挙げられる。
【００６２】
シリコーン系界面活性剤の含有量は、０．００１ｗｔ％以上０．５ｗｔ％以下であることが好ましい。０．００１ｗｔ％未満の場合には、Ｌｏｗ−ｋ膜の表面を充分に親水化することができず、許容範囲までくびれを抑制できないおそれがある。一方、０．５ｗｔ％を越えると、バリアメタル膜としてのＴａＮにも強く吸着して、ＴａＮの研磨速度が極端に低下するおそれがある。
【００６３】
シリコーン系界面活性剤としては、シロキサン直鎖を骨格とし、ポリオキシエチレン、ポリオキシプロピレン等のポリオキシアルキレン基が付加した任意の化合物を用いることができる。具体的には、ポリオキシエチレン・メチルポリシロキサン共重合体、ポリ（オキシエチレン・オキシプロピレン）メチルポリシロキサン共重合体、ポリオキシエチレンアルキルポリシロキサン・ポリオキシプロピレンアルキルポリシロキサン・ジメチルポリシロキサン共重合体、メチルポリシロキサン・アルキルメチルポリシロキサン・ポリ（オキシエチレン・オキシプロピレン）メチルポリシロキサン共重合体等が挙げられる。
【００６４】
なかでも、安定な処理液を得られやすいという観点から、ポリオキシエチレン・メチルポリシロキサン共重合体が特に好ましい。
【００６５】
本発明の実施形態にかかるスラリーにおいて、研磨粒子としては、コロイダルシリカの他に、フュームドシリカ、コロイダルアルミナ、フュームドアルミナ、セリア、および酸化チタンの少なくとも一種を用いることもできる。研磨粒子の含有量は、０．１ｗｔ％以上３０ｗｔ％以下の範囲内であることが好ましい。０．１ｗｔ％未満の場合には十分な研磨作用を得ることができず、一方、３０ｗｔ％を越えると絶縁膜に対するＣＭＰ速度が異常に速くなり、Ｃｕ−ＣＭＰ速度との選択比がとれなくなるおそれがある。
【００６６】
また、必要に応じて配合される酸化剤としては、過酸化水素の他に、過硫酸アンモニウム、過硫酸カリウム、硝酸第二鉄、および硝酸第二アンモニウムセリウムから選択される少なくとも１種を用いることができる。酸化剤の含有量は０．１〜５ｗｔ％程度とすればよい。
【００６７】
さらに、キレート錯体化剤として、キナルジン酸、キノリン酸、ニコチン酸、ピコリン酸、マロン酸、マレイン酸、シュウ酸、コハク酸、クエン酸、酒石酸、リンゴ酸、乳酸、アンモニア、エチレンジアミングリシン、アラニン、およびトリプトファンから選択される少なくとも１種を配合してもよい。こうしたキレート錯体化剤は、例えば０．０１〜１ｗｔ％程度の量で配合することができる。
【００６８】
また、非シリコーン系界面活性剤を配合してもよい。非シリコーン系界面活性剤としては、ポリアクリル酸、ドデシルベンゼンスルホン酸などのアニオン性界面活性剤、セチルアンモニウム塩などのカチオン性界面活性剤、ポリオキシエチレンアルキルエーテルといったノニオン性界面活性剤などが挙げられる。こうした非シリコーン系界面活性剤を添加することによって、Ｌｏｗ−ｋ膜表面の界面活性剤による被覆状態がより均一になり、親水性をよりいっそう高めることができる。その効果を充分に得るために、非シリコーン系界面活性剤は、例えば０．００１〜１ｗｔ％程度の量で配合することが望まれる。
【００６９】
本発明の実施形態にかかるスラリーには、樹脂粒子をさらに配合することによって、膜剥がれ防止効果をよりいっそう高めることができる。
【００７０】
Ｃｕ／Ｌｏｗ−ｋダマシン配線を形成する際の重要な問題の一つとして、上述したようなくびれに加えて、膜剥がれが挙げられる。一般的にＬｏｗ−ｋ材料は、他の絶縁膜またはバリアメタル膜との密着力が無機系の絶縁膜に比べて弱い。ＣＭＰ時、特にタッチアップＣＭＰの際には機械的ストレスに耐え切れず、膜剥がれを生じやすい。こうした膜剥がれは、上層のＣＭＰほど発生頻度が高く、その規模も大きくなる。
【００７１】
ここで、Ｂｌａｃｋ  Ｄｉａｍｏｎｄ（ＡＭＪ製）により形成された１層目の絶縁膜上に、ＬＫＤ（ＪＳＲ製）により２層目の絶縁膜を形成して、これら絶縁膜内にＣｕ二層ダマシン配線の形成を試みた。従来のスラリーを用いて２層目配線のタッチアップＣＭＰを行なったところ、ウエハー全面積の約８０％が膜剥がれを生じて、配線を形成することが困難であった。
【００７２】
一方、前述の実施例１のスラリーに一次粒子径２００ｎｍのＰＭＭＡ（ポリメチルメタクリレート）粒子を０．１ｗｔ％配合して、実施例２のスラリーを調製し、これを用いて同様の条件でタッチアップＣＭＰを行なった。その結果、膜剥がれ面積は５％以下に抑制された。しかも、剥がれが生じた個所は、実効的ではないウエハエッジカット部であった。
【００７３】
膜剥がれ抑制効果を充分に発現させるとともに、Ｌｏｗ−ｋ膜の研磨速度を高めて、くびれを抑制するためには、樹脂粒子の濃度は、０．０５ｗｔ％以上１ｗｔ％以下の範囲内とすることが望ましい。
【００７４】
図５のグラフには、樹脂粒子の濃度と剥がれ部分面積比率との関係を曲線ｃとして、樹脂粒子の濃度とくびれ量との関係を曲線ｄとして示す。曲線ｃに示されるように、剥がれ部分面積比率は樹脂粒子が増加するにしたがって急激に減少し、くびれ量は、曲線ｄに示されるように、樹脂粒子の濃度とともに増大する。剥がれ部分面積比率は５％以下であれば許容され、くびれ量はすでに説明したように４０ｎｍ以下までは許容される。
【００７５】
０．０５ｗｔ％以上１ｗｔ％以下の濃度で樹脂粒子を配合することによって、剥がれ部分面積率およびくびれ量を許容範囲内に抑えることができる。
【００７６】
なお、樹脂粒子の材質としては、ＰＭＭＡなどのメタクリル樹脂のほか、これらと同等の硬度を有するフェノール樹脂、ユリア樹脂、メラミン樹脂、ポリスチレン樹脂、ポリアセタール樹脂、あるいはポリカーボネート樹脂を用いてもよい。
【００７７】
さらに、樹脂粒子の表面に研磨粒子を凝集あるいは被覆させて、複合粒子として用いることもできる。
【００７８】
複合粒子とする場合には、樹脂粒子は、その表面にアニオン部または非イオン部を有するアニオン系、カチオン系、両性系、あるいは非イオン系の官能基を有することが好ましい。例えば、水酸基、エポキシ基、およびカルボキシル基といった官能基である。
【００７９】
樹脂粒子としては、上述したものに加えて、ポリ塩化ビニル・スチレン系共重合体、飽和ポリエステル、ポリアミド、ポリイミド、ポリエチレン、ポリプロピレン、ポリ−１−ブテン、ポリ−４−メチル−１ペンテン等のポリオレフィンおよびオレフィン共重合体、フェノキシ樹脂、アクリル系共重合体などの熱可塑性樹脂からなる重合体粒子を用いることができる。また、ウレタン樹脂、エポキシ樹脂、アルキッド樹脂および不飽和ポリエステル樹脂等の熱硬化性樹脂からなる重合体粒子を用いてもよい。
【００８０】
なお、スチレン・メタクリル酸共重合体、スチレン・無水マレイン酸共重合体等の構成単位に親水性の官能基を有する共重合体は、水への分散性が良好であり、水系分散体を容易に調製することができるため好ましい。ポリエチレン、ポリプロピレン、ポリスチレン等を、例えば、酸素プラズマ等により表面処理し、親水性の官能基を生成させた場合も水への分散性を高めることができる。
【００８１】
重合体粒子は、例えば、スチレン、α−メチルスチレン、ハロゲン化スチレンおよびジビニルベンゼン等の不飽和芳香族化合物類、酢酸ビニル、プロピオン酸ビニル等の不飽和エステル、アクリロニトリル等の不飽和ニトリル類、アクリル酸エステル類、メタクリル酸エステル類などの単量体を重合させることによって、合成することができる。また、ブタジエン、イソプレン、アクリル類、メタクリル類、アクリルアミド、メタクリルアミド、Ｎ−メチロールアクリルアミドおよびＮ−メチロールメタクリルアミド等を使用してもよい。これらの単量体は、１種または２種以上で用いることができる。
【００８２】
いずれの樹脂粒子も、０．０５ｗｔ％以上１ｗｔ％以下の濃度で配合することによって、くびれ量および剥がれを許容範囲に抑制することが可能である。
【００８３】
以上説明したように、本発明の実施形態にかかるＣＭＰスラリーは、研磨成分である研磨粒子と、ＨＬＢ値が７〜２０のシリコーン系界面活性剤とを含有するものである。シリコーン系界面活性剤の作用によって、絶縁膜表面の親水性を高めて、タッチアップＣＭＰ時におけるくびれを抑制することが可能となった。
【００８４】
こうしたシリコーン系界面活性剤の効果は、ＣＭＰ直後の配線層の表面に残留したダスト等を除去する際にも発揮される。
【００８５】
本発明者らは、ＣＭＰ直後における配線層の表面に残留したダスト等の除去は、溶解、化学的作用、機械的作用、および界面活性といった４つの基本作用の組み合わせによって、従来達成されていたと考えた。例えば、化学的作用を付与するためのキレート錯体化剤と界面活性のための界面活性剤とが、溶解のための純水に含有されてなる処理液を用い、この処理液が供給された表面を研磨布で研磨することによって、機械的作用が与えられる。
【００８６】
特に、Ｌｏｗ−ｋ膜のような疎水性材料を扱う場合には、界面活性による被処理面の状態は重要である。表面に残留したダスト等を確実に除去するには、疎水性の被処理面を界面活性剤で均一に被覆して親水性を高めながら、洗浄処理を施すことが望まれる。
【００８７】
すでに説明したようなＨＬＢ７〜２０のシリコーン系界面活性剤を、水中に溶解してなる処理液を用いることによって、これを達成することができる。
【００８８】
ただし、この場合には、配線層や絶縁膜の表面から残留物質を除去することが目的であり、ＳｉＯ２のような絶縁膜、およびＣｕ、Ｔａなどの金属膜の研磨は求められない。むしろ、絶縁膜や金属膜は、処理液を用いた洗浄処理の際に研磨されてはならないため、研磨粒子は処理液には含有されない。言い換えれば、処理液の絶縁膜や金属膜の研磨速度は、１０ｎｍ／ｍｉｎ以下に規定される。条件および絶縁膜や金属膜の種類によらず、１０ｎｍ／ｍｉｎ未満の研磨速度であれば、絶縁膜や金属膜は実質的に研磨されないとみることができる。
【００８９】
処理液は、シリコーン系界面活性剤を、純水およびイオン水等の水中に溶解させることによって調製することができる。
【００９０】
シリコーン系界面活性剤としては、すでに説明したようなものを、同様の含有量で用いることができる。また、キレート錯体化剤や非シリコーン系界面活性剤を配合することによって、除去効果をよりいっそう高めることができる。こうした成分もまた、すでに説明したものを同様の量で用いることができる。さらに、樹脂粒子を配合してもよい。
【００９１】
シリコーン系界面活性剤を含有する処理液をＣＭＰ後の表面に供給し、研磨布、ロール、またはペンシルといった部材により機械的作用をさらに与えることによって、配線層および絶縁膜の表面から残留物質を除去して、電気的特性の高い半導体装置を得ることができる。
【００９２】
図６は、本発明の実施形態にかかる半導体装置の製造方法を表わす工程断面図である。
【００９３】
まず、図６（ａ）に示すように、素子（図示せず）が形成された半導体基板１００上に、無機絶縁膜１０１、および積層絶縁膜１０３、１０４を介して、バリアメタル膜１０５および配線材料膜１０６を堆積する。
【００９４】
無機絶縁膜１０１には、Ｗ（タングステン）からなるプラグ１０２が埋め込まれている。積層絶縁膜は、比誘電率が２．５未満の第１の絶縁膜１０３と、この第１の絶縁膜上に形成され、比誘電率が第１の絶縁膜より大きい第２の絶縁膜１０４とから構成される。第１および第２の絶縁膜の膜厚は、いずれも１００ｎｍとすることができる。
【００９５】
第１の絶縁膜１０３は、すでに説明したような比誘電率が２．５未満の低誘電率絶縁材料を用いて形成することができ、第２の絶縁膜１０４は、すでに説明したような比誘電率２．５以上の絶縁材料を用いて形成することができる。
【００９６】
バリアメタル膜１０５および配線材料１０６は、上述したような積層絶縁膜に配線溝を設けた後、全面に堆積される。バリアメタル膜１０５は、Ｔａにより膜厚１０ｎｍで形成することができ、配線材料膜１０６は、Ｃｕにより膜厚４００ｎｍで形成することができる。
【００９７】
なお、図６（ａ）に示す例においては、バリアメタル膜１０５および配線材料膜１０６が設けられる絶縁膜は、第１の絶縁膜１０３と第２の絶縁膜１０４との積層構造であるが、単層の絶縁膜を用いてもよい。この場合の絶縁膜は、例えば、ブラックダイアモンド（アプライドマテリアル社製）等により形成することができる。こうした材料からなる絶縁膜もまた、表面は疎水性を有する。
【００９８】
次いで、バリアメタル膜１０５および配線材料膜１０６の不要部分を、第２の絶縁膜１０４の表面が露出するまでＣＭＰにより除去し、図６（ｂ）に示すように埋め込み配線層を形成した。ＣＭＰは、配線材料膜１０６の除去（１ｓｔポリッシュ）およびバリアメタル膜１０５の除去（２ｎｄポリッシュ）の２工程で行ない、その条件は以下のとおりとした。
【００９９】
（１ｓｔポリッシュ）
スラリー：ＣＭＳ７３０３／７３０４（ＪＳＲ社製）
流量：２５０ｃｃ／ｍｉｎ
研磨パッド：ＩＣ１０００（ロデールニッタ社製）
荷重：３００ｇｆ／ｃｍ２
キャリアおよびテーブルの回転数は、いずれも１００ｒｐｍとして、１分間の研磨を行なった。
【０１００】
（２ｎｄポリッシュ）
スラリー：ＣＭＳ８３０１（ＪＳＲ社製）
流量：２００ｃｃ／ｍｉｎ
研磨パッド：ＩＣ１０００（ロデールニッタ社製）
荷重：３００ｇｆ／ｃｍ２
キャリアおよびテーブルの回転数は、いずれも１００ｒｐｍとして、３０秒間の研磨を行なった。
【０１０１】
２ｎｄポリッシュ直後には、図６（ｂ）に示すように、研磨粒子１０７、金属酸化物１０８、および未反応スラリー成分１０９などの物質が、第２の絶縁膜１０４、バリアメタル膜１０５、および配線材料膜１０６上に付着している。
【０１０２】
こうした付着物質を、シリコーン系界面活性剤を含有する処理液で洗浄して除去することによって、図６（ｃ）に示すような清浄な表面が得られる。
【０１０３】
用いた処理液は、以下のような手法により調製した。
【０１０４】
処理液１；シリコーン系界面活性剤としてのポリオキシエチレン・メチルポリシロキサン共重合体を０．５ｗｔ％の濃度で純水に分散させて調製した。
【０１０５】
処理液２：処理液１に、さらにキレート錯体化剤（クエン酸）を０．３ｗｔ％の濃度で配合して調製した。
【０１０６】
処理液３：処理液１に、さらに非シリコーン系の界面活性剤（ポリアクリル酸）を０．０１ｗｔ％の濃度で配合して調製した。
【０１０７】
得られた処理液を用いて、図６（ｂ）の状態の表面を洗浄した。洗浄に当たっては、キャリアに保持された半導体基板を、ターンテーブル上に配置された研磨布（凹凸１００００ｎｍ程度、ロデールニッタ社製）に、３００ｇｆ／ｃｍ２の荷重で当接させ、キャリアおよびターンテーブルを１００ｒｐｍで回転させた。研磨布上には、処理液を３００ｃｃ／ｍｉｎの流量で供給して、１５〜６０秒程度の洗浄を行なった。
【０１０８】
被処理面が乾燥すると残留物質を除去することが困難となるので、こうした洗浄は、被処理面が濡れている状態で行なわれることが好ましい。すなわち、２ｎｄポリッシュが終了した後、同一の装置を用いて連続して行なわれることが望まれる。
【０１０９】
研磨布による洗浄の代わりに、ロール洗浄やペンシル洗浄を適用することもできる。
【０１１０】
さらに、以下のような処理液４〜６を用いる以外は前述と同様にして図６（ｂ）に示した状態の表面を洗浄した。
【０１１１】
処理液４：純水のみ
処理液５：クエン酸（０．３ｗｔ％）を含有する純水
処理液６：ポリアクリル酸（０．０１ｗｔ％）を含有する純水
処理液６は、従来の処理液に相当する。
【０１１２】
処理後には、配線（ライン／スペース：０．０８μｍ／０．０８μｍ）について配線ショート歩留まりを調べるとともに、リーク電流値（印加電界：１ＭＶ／ｃｍ）から絶縁膜のＩ−Ｖ特性を測定し、得られた結果を表２にまとめる。
【０１１３】
【表２】
2004247605.tif 000003
【０１１４】
表２に示されるように、シリコーン系界面活性剤を含有する処理液１〜３で洗浄することによって、得られる半導体装置における電気的特性はいずれも向上した。具体的には、配線ショート歩留まりは９５％以上に増加し、リーク電流は８ｎＡ以下に低減された。
【０１１５】
このことから、シリコーン系界面活性剤を含有する処理液で洗浄することにより、疎水性で脆弱な有機系絶縁膜に過度の負荷を加えることなく機械的作用を与えて、電気的特性の低下を引き起こすダストや残留物などを効率よく、しかもスクラッチを引き起こすことなく除去することができたものと考えられる。
【０１１６】
なお、デザインルール０．１μｍの世代では、配線ショート歩留まりは９５％以上、リーク電流は１０ｎＡ未満であることが要求される。シリコーン系界面活性剤を含有する処理液を用いることによって、次世代のデザインルールに対応することも可能となる。
【０１１７】
これに対し、シリコーン系界面活性剤を含有しない処理液を用いた場合には、配線ショート歩留まりは７５％にとどまっており、リーク電流は最大で６５００ｎＡにも達する。ダスト等が完全に除去されていないために、この程度の性能しか得られないものと推測される。
【０１１８】
シリコーン系界面活性剤を含む処理液での洗浄は、ＡｌおよびＷなどを用いたダマシン配線の形成にも同様に適用でき、同様の効果が得られる。また、ｐｏｌｙ−Ｓｉ、ＳｉＯ２などのＣＭＰ後処理としても有効であり、効率よく洗浄して清浄な表面を得ることができる。
【０１１９】
上述したようなシリコーン系界面活性剤を含む処理液での洗浄は、本発明の実施形態にかかるスラリーを用いたタッチアップＣＭＰと組み合わせて用いることができる。この場合には、パターンエッジにおけるくびれを低減するとともに清浄な表面を得ることが可能であり、特に良好な結果が期待できる。
【０１２０】
【発明の効果】
以上詳説したように、本発明の態様によれば、欠陥密度や表面不純物濃度が低減されたダマシン配線を形成可能なＣＭＰ用スラリーおよび半導体装置の製造方法が提供される。
【０１２１】
本発明によれば、例えば、次世代で要求されるデザインルール０．１μｍ以下の配線を有する高性能・高速な半導体装置を製造することが可能となり、その工業的価値は絶大である。
【図面の簡単な説明】
【図１】Ｃｕコンタクトプラグの形成を説明する工程断面図。
【図２】従来技術におけるくびれ発生モデルを示す模式図。
【図３】タッチアップＣＭＰ時間とくびれ量との関係を表わすグラフ図。
【図４】本発明の実施形態におけるくびれ抑制モデルを示す模式図。
【図５】樹脂粒子の濃度と剥がれ部分面積比率との関係、および樹脂粒子の濃度とくびれ量との関係を表わすグラフ図。
【図６】本発明の一実施形態にかかる半導体装置の製造方法を表わす工程断面図。
【符号の説明】
１０…半導体基板，１１…第１の絶縁膜，１２…第２の絶縁膜，１３…コンタクトホール，１４…バリアメタル膜，１５…配線材料膜，１６…Ｃｕコンタクトプラグ，１８…研磨粒子，１９…シリコーン系界面活性剤，１００…半導体基板，１０１…無機絶縁膜，１０２…プラグ，１０３…第１の絶縁膜，１０４…第２の絶縁膜，１０５…バリアメタル膜，１０６…配線材料膜，１０７…研磨粒子，１０８…金属酸化物、１０９…未反応スラリー。
【図１】
2004247605.tif 000004
【図２】
2004247605.tif 000005
【図３】
2004247605.tif 000006
【図４】
2004247605.tif 000007
【図５】
2004247605.tif 000008
【図６】
2004247605.tif 000009