(57)【要約】【課題】ゲート電極脇の拡散層における不純物濃度を安定的に確保でき、またＰＮ接合間距離を安定化させることが可能で、これにより安定な素子特性を有する半導体装置を得ることが可能な製造方法を提供する。【解決手段】半導体基板１０１上に、ゲート絶縁膜１０３を介して所定のゲート線幅ＣＤよりも大きい線幅のゲート電極パターン１０５を形成する。ゲート電極パターン１０５をマスクにしたイオン注入によって、半導体基板１０１の表面層にＰＮ接合間距離Ｌを規定するＬＤＤ拡散層１０７を形成する。ゲート電極パターン１０５を線幅方向の両側から細線化して所定のゲート線幅ＣＤのゲート電極１０５ａを形成する。ゲート電極１０５ａの側壁にサイドウォール１０９を形成した後、イオン注入によって半導体基板１０１の表面側にソース・ドレイン拡散層１１１を形成する。【選択図】        図１
2004247446.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を介して所定線幅のゲート電極が設けられ、前記ゲート電極の両脇における前記半導体基板の表面層にＰＮ接合間距離を規定する拡散層が設けられた半導体装置を製造する方法であって、
半導体基板上に、ゲート絶縁膜を介して前記所定線幅よりも大きい線幅のゲート電極パターンを形成する第１工程と、
前記ゲート電極パターンをマスクにした不純物拡散により、前記半導体基板の表面層に前記ＰＮ接合間距離を規定する拡散層を形成する第２工程と、
前記第２工程の後、前記ゲート電極パターンを線幅方向の両側から細線化して前記所定線幅のゲート電極を形成する第３工程とを行う
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第３工程の後、
前記ゲート電極の側壁に絶縁性のゲートサイドウォールスペーサーを形成する第４工程と、
前記ゲート電極およびゲートサイドウォールスペーサーをマスクにした不純物拡散により、前記半導体基板の表面側に前記不純物層と同じ導電型のソース・ドレイン拡散層を形成する第５工程とを行う
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記ゲートサイドウォールスペーサーの幅は、前記第３工程における前記ゲート電極パターンの片側の削り幅よりも大きい
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項２記載の半導体装置の製造方法において、
前記第２工程および第５工程の不純物拡散はイオン注入によって行われ、
前記第５工程では、前記第２工程よりも重いイオンを用いたイオン注入が行われる
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特には微細化に適するＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図３には、ＭＯＳ型の半導体装置の製造工程を示す。この図に示すように、ＭＯＳ型の半導体装置を製造する場合には、先ず図３（１）に示すように、Ｐ型の半導体基板１上にゲート絶縁膜３を形成し、このゲート絶縁膜３上にゲート電極５を形成する。このゲート電極５は、所定の線幅（ゲート線幅）ＣＤを有する形状にパターン形成される。次に、図３（２）に示すように、ゲート電極５をマスクにしたイオン注入によって、半導体基板１の表面層にＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ−Ｄｒａｉｎ）拡散層７を構成するＮ型の不純物を導入する。このイオン注入においては、ゲート電極５下方に拡散幅ｘ１の範囲まで不純物が拡散される。このため、ＬＤＤ拡散層７間の間隔、すなわちＰＮ接合間距離Ｌは、ゲート線幅ＣＤよりも小さくなる。
【０００３】
以上の後、図３（３）に示すように、ゲート電極５の側壁に絶縁性のゲートサイドウォールスペーサー９を形成する。この際、ゲートサイドウォールスペーサー形成のための絶縁材料膜のエッチバックによってゲート絶縁膜３も少しまたは全て除去されるため、半導体基板１の表面、すなわちＬＤＤ拡散層７の表面が露出してしまうことがあり、その場合、通常、ＬＤＤ拡散層７上に再び絶縁膜を形成する。次いで、図３（４）に示すように、ゲート電極５およびゲートサイドウォールスペーサー９をマスクに用いたイオン注入によって、半導体基板１の表面層にソース・ドレイン１１を形成するためのＮ型の不純物を導入する。この際、ゲートサイドウォールスペーサー９下方に拡散幅ｘ２の範囲まで不純物が拡散されるが、この拡散がＬＤＤ拡散層７と半導体基板１との間のＰＮ接合にまで達することのないように、イオン注入の注入エネルギーなどが調整される（以上、例えば下記特許文献１参照）。
【０００４】
【特許文献１】
特開平３−２７３６４３号公報（第１頁右下欄〜第２頁左下欄、および図３）
【０００５】
そして、以上のような工程を行うことにより、所定のゲート線幅ＣＤのゲート電極５を有し、ＬＤＤ拡散層７によって最終的なＰＮ接合間距離Ｌが規定された半導体装置が得られる。尚、ＰＮ接合間距離Ｌは、図３（２）〜図３（４）を用いて説明した工程で、熱処理が加わるにしたがって縮小される。
【０００６】
【発明が解決しようとする課題】
近年、半導体装置の高集積化および高機能化にともない、素子構造の微細化が急速に進展している。このような中、上述したＭＯＳ型の半導体装置においては、ゲート電極の線幅の細線化により集積度の向上と処理速度の高速化が達成される。
【０００７】
ところで、ＭＯＳ型の半導体装置においては、このようなゲート電極の細線化にともない、図３（２）を用いて説明したＬＤＤ拡散層７を形成するためのイオン注入においては、ゲート電極５下方への不純物の拡散幅を小さく抑えることで、ＰＮ接合間距離Ｌを所定値に保つ必要が生じる。このため、この固定においては、イオン注入における注入エネルギーが低エネルギー化される傾向にある。
【０００８】
しかしながら、イオン注入が低エネルギー化されると、不純物の拡散幅ｘ１の減少とともに、拡散深さｄも減少する。図２には、イオン注入における注入エネルギー毎の、ゲート絶縁膜の表面から深さ方向における不純物の濃度分布を示す。ここでは、不純物濃度の最大値（ピーク）が同じになるように模式的に示してある。これらのグラフに示すように、注入エネルギーの低下にしたがい、半導体基板１表面のゲート絶縁膜３側に不純物濃度のピークの深さが移動し、拡散深さｄが減少することがわかる。そして、イオン注入の低エネルギー化が進むことにより、不純物の多くがゲート絶縁膜３中に導入されている状態となる。
【０００９】
このため、ゲート絶縁膜３中に導入された不純物は半導体装置の素子特性には関与しないので、ＬＤＤ拡散層７内の不純物濃度を確保できなくなるといった問題があった。また、次の図３（３）を用いて説明したゲートサイドウォールスペーサー９の形成工程では、ゲートサイドウォールスペーサー９を構成する絶縁性材料膜のエッチバックの最終段階で、エッチング条件によってはＬＤＤ拡散層７上のゲート絶縁膜３の全てが除去されるので、このゲート絶縁膜３部分と一緒にＬＤＤ拡散層７の一部の不純物が除去され、ＬＤＤ拡散層７内の不純物濃度が確保できなくなるという問題もある。さらに、これ以外にも、イオン注入の低エネルギー化により、注入不純物が注入表面（ゲート絶縁膜３の表面）をスパッタしながら跳ね返る現象も起こり、ＬＤＤ拡散層７内の不純物濃度が確保できなくなるという問題もある。そして、このような現象により、半導体基板１中に導入される不純物量が予定量の８０％〜５０％程度に減ってしまい、ＬＤＤ拡散層７内の不純物濃度を確保できなくなる要因となっている。
【００１０】
また、以上のように、不純物濃度のピークがゲート絶縁膜３側に移動することにより、ゲート絶縁膜３の膜厚のばらつきに対して、ＬＤＤ拡散層７内の不純物濃度が敏感に追従するようになる。また同様に、低エネルギーのイオン注入では、元々の不純物の拡散深さが浅いため、ゲート絶縁膜３の膜厚のばらつきに対して、ＰＮ接合間距離Ｌが敏感に追従するようになる。
【００１１】
このため、ＭＯＳ型の半導体装置の製造においては、上述した微細化の進展により、ＬＤＤ拡散層７の不純物濃度を確保できず、またＬＤＤ拡散層７内の不純物濃度やＰＮ接合間距離Ｌが安定化であるため、素子特性を安定化させることが困難となっている。
【００１２】
そこで本発明は、ゲート電極脇の拡散層における不純物濃度を安定的に確保でき、またＰＮ接合間距離を安定化させることが可能で、これにより安定な素子特性を有する半導体装置を得ることが可能な製造方法を提供することを目的としている。
【００１３】
【課題を解決するための手段】
このような目的を達成するための本発明は、次のように行うことを特徴としている。先ず、第１工程では、半導体基板上に、ゲート絶縁膜を介して所定のゲート線幅よりも大きい線幅のゲート電極パターンを形成する。次の第２工程では、ゲート電極パターンをマスクにした不純物拡散によって、半導体基板の表面層にＰＮ接合間距離を規定する拡散層を形成する。この拡散層は、ＬＤＤ拡散層、エクステンション層、およびソース・ドレイン拡散層のいずれかであることとする。その後第３工程では、ゲート電極パターンを線幅方向の両側から細線化して所定線幅のゲート電極を形成する。
【００１４】
このような製造方法では、ゲート線幅よりも大きい線幅のゲート電極パターンをマスクとした不純物拡散（例えばイオン注入）を行うため、所定線幅のゲート電極をマスクとした不純物拡散（例えばイオン注入）を行う場合と比較して、所定のＰＮ接合間距離を得るための不純物の横方向への拡散幅が広げられる。したがって、例えば、不純物拡散をイオン注入によって行う場合には注入エネルギーが高く設定される等により、不純物の濃度分布が深さ方向に拡大され、安定した導入量の不純物を半導体基板中に導入することが可能になる。
【００１５】
また、以上の製造方法において、拡散層が、ＬＤＤ拡散層またはエクステンション層である場合、上述したゲート第３工程に続く第４工程では、ゲート電極の側壁に絶縁性のゲートサイドウォールスペーサーを形成し、次の第５工程で、ゲート電極およびゲートサイドウォールスペーサーをマスクにした不純物拡散によって、半導体基板の表面側に不純物層と同じ導電型のソース・ドレイン拡散層を形成する。
【００１６】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法を、図面に基づいて詳細に説明する。尚、以下の各実施形態では、半導体基板上にゲート絶縁膜を介して所定のゲート線幅ＣＤのゲート電極が設けられ、このゲート電極の両脇における半導体基板の表面層に所定のＰＮ接合間距離Ｌを規定する拡散層が設けられたＭＯＳ型の半導体装置の製造方法を説明する。
【００１７】
＜第１実施形態＞
先ず、図１（１）に示すように、Ｐ型の半導体基板１０１上にゲート絶縁膜１０３を形成し、このゲート絶縁膜１０３上にゲート電極パターン１０５を形成する。このゲート電極パターン１０５は、ここで形成する半導体装置のゲート線幅（ゲート電極のパターンの線幅）ＣＤよりも大きい線幅を有することとし、ゲート電極のゲート線幅ＣＤを両側にαずつ太らせた形状に形成されることとする。したがって、ゲート絶縁膜１０３上には、線幅ＣＤ＋α×２のゲート電極パターン１０５が形成されることになる。尚、ゲート電極パターン１０５の形成は、例えば、ゲート絶縁膜１０３上に形成したポリシリコン膜を、リソグラフィー処理によって形成したレジストパターン（図示省略）をマスクに用いてエッチングすることによって行われる。また、例えば、このエッチング終了後には、レジストパターンをそのまま残しておくことでその後の工程でのマスクずれを防止する。
【００１８】
次に、図１（２）に示すように、ゲート電極パターン１０５（レジストパターン）をマスクにしたイオン注入によって、半導体基板１０１の表面層にＬＤＤ拡散層１０７を構成するＮ型の不純物を導入する。このイオン注入は、Ｎ型のＬＤＤ拡散層１０７間の間隔、すなわちゲート長方向におけるＰＮ接合間距離Ｌが、ここで形成する半導体装置に必要とされる値となるように、注入エネルギーを設定して行う。
【００１９】
このため、このイオン注入は、ゲート電極パターン１０５の下方に所定の拡散幅ｘ３の範囲にまで不純物が拡散される条件で、すなわち十分に高い注入エネルギーで行う。このようなＮ型の不純物を導入するための注入イオンとしては、リンイオン（Ｐ＋）やヒ素イオン（Ａｓ＋）などが用いられる。そして、この注入エネルギーは、注入イオンが軽いほど、注入エネルギーに対する拡散幅ｘ３が大きくなるため、用いられる注入イオンの種類によって適宜設定されることとする。ただし、ＰＮ接合間距離Ｌは、後の工程で熱処理が加わるにしたがって縮小される。このため、ここでは、最終的なＰＮ接合間距離Ｌが、ここで形成する半導体装置に必要とされる値となるように、注入エネルギーが設定されることとする。
【００２０】
尚、ここでは、ＬＤＤ拡散層１０７が、ＰＮ接合間距離Ｌを規定する拡散層として形成されることになる。しかし、この工程では、ＬＤＤ拡散層１０７に換えてエクステンション層を、ＰＮ接合間距離を規定する拡散層として形成しても良い。
【００２１】
その後、図１（３）に示すように、線幅ＣＤ＋α×２のゲート電極パターン１０５を、線幅方向の両側から細線化して所定のゲート線幅ＣＤのゲート電極１０５ａを形成する。この際、例えば、ゲート電極パターン１０５の上部にレジストパターンを残していた場合は、先ず、このレジストパターンを、アッシング処理を行うことで細らせる。そして、この細らせたレジストパターンをマスクに用いてゲート電極パターン１０５をエッチングすることによって、マスクずれを起こさずに、所定のゲート線幅ＣＤのゲート電極１０５ａを形成する。
【００２２】
次に、図１（４）に示すように、ゲート電極１０５ａの側壁に絶縁性のゲートサイドウォールスペーサー（以下、単にサイドウォールと記す）１０９を形成する。このサイドウォール１０９は、上述した工程での電極パターン１０５の片側の削り幅αよりも大きな幅Ｗ＞αで形成されることとする。この幅Ｗは、ゲート電極１０５ａの高さによって調整され、ゲート電極１０５ａが高い程、幅Ｗを大きくすることができる。また、この幅Ｗは、エッチングの条件によっても多少の調整が可能である。
【００２３】
このようなサイドウォール１０９の形成は、先ず、ゲート電極１０５ａを覆う状態で、半導体基板１０１上の全面にサイドウォール形成用の絶縁材料膜を形成し、この絶縁材料膜をエッチバックすることによってゲート電極１０５ａの側壁のみに絶縁材料膜を残す。そして、ゲート電極１０５ａの側壁に残された絶縁材料膜をサイドウォール１０９とする。尚、このエッチバックにおいては、半導体基板１０１上のゲート絶縁膜１０３も少しまたは全て除去されるため、ＬＤＤ拡散層１０７の表面が露出した状態となることがあり、その場合、通常、ＬＤＤ拡散層７上に再び絶縁膜を形成する。
【００２４】
以上の後、図１（５）に示すように、ゲート電極１０５ａおよびサイドウォール１０９をマスクにしたイオン注入によって、半導体基板１０１の表面側にＮ型の不純物を導入してソース・ドレイン拡散層１１１を形成する。この際、サイドウォール１０９下方に拡散幅ｘ４の範囲まで不純物が拡散されるが、この拡散がＬＤＤ拡散層１０７と半導体基板１０１との間のＰＮ接合にまで達することのないように、注入エネルギーが調整される。
【００２５】
また、このようなＮ型の不純物を導入するための注入イオンとしては、リンイオン（Ｐ＋）やヒ素イオン（Ａｓ＋）などが用いられる。そして、この注入エネルギーは、注入イオンが軽いほど、注入エネルギーに対する拡散幅ｘ４が大きくなるため、用いられる注入イオンの種類によって適宜設定されることは、図１（２）を用いて説明した工程と同様である。
【００２６】
以上により、半導体基板１０１上にゲート絶縁膜１０３を介して所定のゲート線幅ＣＤのゲート電極１０５が設けられ、このゲート電極１０５の両脇における半導体基板１０１の表面層に最終的に所定のＰＮ接合間距離Ｌを規定するＬＤＤ拡散層１０７が設けられたＭＯＳ型の半導体装置が得られる。尚、最終的なＰＮ接合間距離Ｌは、例えば従来の技術で図３（４）を用いて説明した最終的なＰＮ接合間距離と同程度にすることもできる。
【００２７】
以上説明した第１実施形態の製造方法によれば、図１（２）を用いて説明したように、ゲート線幅ＣＤよりも大きい線幅のゲート電極パターン１０５をマスクとしたイオン注入を行うことでＬＤＤ拡散層１０７の形成を行うため、所定線幅ＣＤのゲート電極をマスクとしたイオン注入によってＬＤＤ拡散層を形成する従来の方法と比較して、所定のＰＮ接合間距離Ｌを得るための不純物の横方向への拡散幅ｘ３を広げることができる。ＬＤＤ拡散層１０７形成のための注入エネルギーを高く設定し、半導体基板１０１における不純物の濃度分布を深さ方向に拡大させることが可能になる。
【００２８】
したがって、半導体基板１０１中に安定した導入量で不純物を導入してなるＬＤＤ拡散層１０７を形成することが可能になると共に、注入エネルギーを高くしたことにより拡散幅ｘ３も安定化し、ＰＮ接合間距離Ｌの安定化を図ることが可能になる。したがって、素子特性が安定な半導体装置を得ることが可能になる。
【００２９】
さらに、上述したように、このイオン注入においては、所定のＰＮ接合間距離Ｌを得るための不純物の横方向への拡散幅ｘ３を広げることができるため、拡散幅ｘ３が広がり易い軽い注入イオンを用いて、ＰＮ接合間距離Ｌが良好に制御されたＬＤＤ拡散層１０７を得ることができる。このため、半導体基板１０１にシリコンを用いた場合、シリコンと同程度の大きさのリンイオン（Ｐ＋）を注入イオンとして用いることが可能になり、イオン注入による半導体基板１０１の歪みを抑えることができる。
【００３０】
＜第２実施形態＞
次に、本発明の第２実施形態の製造方法を説明する。本第２実施形態の製造方法は、第１実施形態で図１（５）を用いて説明した２回目のイオン注入工程の際、図１（２）を用いて説明した１回目のイオン注入で用いた注入イオンよりも重い注入イオンを用いる方法である。
【００３１】
このため、例えば１回目のイオン注入工程でリンイオン（Ｐ＋）を用いた場合、２回目のイオン注入工程ではリンイオン（Ｐ＋）よりも重いヒ素イオン（Ａｓ＋）などを用いるようにする。このような場合であっても、２回目のイオン注入の際には、サイドウォール１０９下方に拡散幅ｘ４の範囲まで拡散される不純物が、ＬＤＤ拡散層１０７と半導体基板１０１との間のＰＮ接合にまで達することのないように、注入エネルギーが調整されることは同様である。
【００３２】
このような方法であっても、上述した第１実施形態と同様の半導体装置を得ることが可能である。また、注入イオンの重さによって、１回目のイオン注入における不純物の拡散幅ｘ３と、２回目のイオン注入における不純物の拡散幅ｘ４とに差を付けているため、ゲートサイドウォールスペーサーの幅Ｗを削り幅よりも大きく設定する必要がなくなる。したがって、設計の自由度の向上を図ることができる。
【００３３】
尚、以上の各実施形態においては、Ｎ型のＭＯＳ型の半導体装置の形成に本発明を適用した場合を説明したが、本発明はＰ型のＭＯＳ型の半導体装置の形成にも同様に適用可能であり、同様の効果を得ることができる。この場合、以上におけるＮ型とＰ型の記載を逆に読み替えることとする。また、イオン注入に用いる注入イオンとしては、ホウ素イオン（Ｂ＋）や二フッ化ホウ素イオン（ＢＦ２＋）などが用いられる。
【００３４】
また、以上の各実施形態においては、ＰＮ接合間距離を規定する拡散層としてＬＤＤ拡散層またはエクステンション層を形成する場合を説明した。しかしながら、本発明は、ＰＮ接合間距離Ｌを規定する拡散層がソース・ドレイン拡散層であるシングルソース・ドレイン構成のＭＯＳ型の半導体装置の製造にも適用可能であり、同様の効果を得ることができる。この場合、図１（２）を用いて説明した工程で、ＰＮ接合間距離Ｌを規定する拡散層としてソース・ドレイン拡散層を形成し、図１（３）を用いて説明した工程を行うことで半導体装置が得られる。この場合、図１（４）および図１（５）に示す工程を行う必要はない。
【００３５】
さらに、以上の各実施形態においては、ＬＤＤ拡散層、エクステンション層、およびソース・ドレイン拡散層の形成をイオン注入によって行う場合を説明した。しかし、これらの層を形成するための不純物拡散は、イオン注入に限定されることはなく、固層拡散や気相拡散などで行うことも可能である。この場合、上述した注入エネルギーの記載を拡散条件（温度、処理時間など）に読み替えることとし、図１（２）を用いて説明したＰＮ接合間距離を規定する拡散層（例えばＬＤＤ拡散層１０７）の形成の際に、不純物拡散の温度や処理時間の設定により、横方向への拡散幅を調節することができるため、上述した実施形態と同様の効果を得ることが可能である。
【００３６】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、ゲート線幅よりも大きい線幅のゲート電極パターンをマスクとした不純物拡散によりＰＮ接合間距離を規定する拡散層を形成した後、ゲート電極パターンを所定線幅のゲート電極に加工する構成としたことにより、不純物拡散の際の不純物の横方向への拡散幅を広げることが可能になる。これにより、半導体基板における不純物の濃度分布を深さ方向に拡大させることが可能になる。この結果、上記拡散層における不純物濃度およびＰＮ接合間距離が安定し、安定な素子特性を有する半導体装置を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の一例を示す断面製造工程図である。
【図２】半導体基板における深さ方向の不純物の濃度分布である。
【図３】従来の半導体装置の製造方法の一例を示す断面製造工程図である。
【符号の説明】
１０１…半導体基板、１０３…ゲート絶縁膜、１０５ａ…ゲート電極、１０７…ＬＤＤ拡散層、１０５…ゲート電極パターン、１０９…サイドウォール（ゲートサイドウォールスペーサー）、１１１…ソース・ドレイン拡散層、ＣＤ…ゲート線幅、Ｌ…ＰＮ接合間距離
【図１】
2004247446.tif 000003
【図２】
2004247446.tif 000004
【図３】
2004247446.tif 000005