(57)【要約】【課題】　デュアルバンド送受信用半導体集積回路の低雑音増幅器と受信ミキサの周波数特性を劣化させない。【解決手段】　低雑音増幅器のパッケージ外ピン先端からパッドまでの距離が最短となる位置に低雑音増幅器を配置する。接地ピン同士、及び高周波信号ピン同士が隣接しない配置とする。低雑音増幅器の接地ピンと、バイアス回路の接地を分ける。高周波信号線同志が交差しないピンレイアウトとする。【選択図】　図１
2004088791.tif 000002
【特許請求の範囲】
【請求項１】
　受信信号が入力される第1周波数バンド増幅器と、該第1周波数バンド増幅器の出力が入力される第1周波数バンド受信ミキサとを１チップ上に有し、パッケー
ジ外に突出するピン先端から上記第1周波数バンド増幅器に接続されるパッドまでの距離が他のリードピンの先端とそれに対応するパッドまでの距離に比べて最短となる位置に上記第1周波数バンド増幅器が配置されたことを特徴とする半導体集積回路。
【請求項２】
　請求項１において、上記第1周波数バンド増幅器はバイポーラトランジスタを
有し、該バイポーラトランジスタのエミッタが接続されるパッドと該パッドに対応するピンの先端までの距離が最短であることを特徴とする半導体集積回路。
【請求項３】
　受信信号が入力される第1周波数バンド増幅器及び第2周波数バンド増幅器と、該第1周波数バンド増幅器及び第2周波数バンド増幅器の出力がそれぞれ入力される第1周波数バンド受信ミキサ及び第2周波数バンド受信ミキサとを１チップ上に有し、上記第1周波数バンド受信ミキサの入力ピンと上記第1周波数バンド増幅器の入出力ピンとの間に上記第2周波数バンド受信ミキサの入力ピンが配置され、
上記第２周波数バンド受信ミキサの入力ピンと上記第２周波数バンド増幅器の入出力ピンとの間に上記第1周波数バンド増幅器の入出力ピンが配置され、上記第1周波数バンド受信ミキサの入力ピンと上記第1周波数バンド増幅器の入力ピンとの間に上記第1周波数バンド増幅器の出力ピンが配置され、上記第２周波数バン
ド受信ミキサの入力ピンと上記第２周波数バンド増幅器の入力ピンとの間に上記第２周波数バンド増幅器の出力ピンが配置されたことを特徴とする半導体集積回路。
【請求項４】
　請求項３において、上記第1周波数バンド増幅器の入出力ピン及び上記第２周
波数バンド増幅器の入出力ピンは、パッケージを形成する四辺の一辺上に設けられたことを特徴とする半導体集積回路。
【請求項５】
　受信信号が入力される第1周波数バンド増幅器及び第2周波数バンド増幅器と、該第1周波数バンド増幅器及び第2周波数バンド増幅器の出力がそれぞれ入力される第1周波数バンド受信ミキサ及び第2周波数バンド受信ミキサとを１チップ上に有し、パッケージ外に突出するピン先端から上記第1周波数バンド増幅器又は上
記第2周波数バンド増幅器に接続されるパッドまでの距離が他のリードピンの先端とそれに対応するパッドまでの距離に比べて最短となる位置に上記第1周波数バンド増幅器又は上記第2周波数バンド増幅器の回路が設けられたことを特徴とする半導体集積回路。
【請求項６】
　請求項５において、上記第1周波数バンド増幅器及び上記第２周波数バンド増
幅器はそれぞれバイポーラトランジスタを有し、いずれかのバイポーラトランジスタのエミッタが接続されるパッドと該パッドに対応するピンの先端までの距離が最短であることを特徴とする半導体集積回路。
【請求項７】
　増幅器と、該増幅器に接続されるバイアス回路とを有し、上記増幅器の接地ピンと上記バイアス回路の接地ピンとが各々設けられたことを特徴とする送受信用半導体集積回路。
【請求項８】
　複数の増幅器を有し、該複数の増幅器の接地ピンが互いに隣り合わない配置とされたことを特徴とする送受信用半導体集積回路。
【請求項９】
　入力ピンと出力ピンと接地ピンが接続された増幅器を有し、上記入力ピンと上記出力ピンとの間に上記接地ピンが配置されたことを特徴とする半導体集積回路
。
【請求項１０】
　請求項７乃至９の何れかにおいて、上記増幅器はバイポーラトランジスタを有し、そのエミッタが接地ピンに接続され、そのベースが入力ピンに接続され、そのコレクタが出力ピンに接続されたことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、主として高周波数バンドと、低周波数バンドの２つの周波数帯域の無線システムに適用する、デュアルバンド無線通信移動体端末機器において、低雑音増幅器を集積化したデュアルバンド送受信用半導体集積回路に関する。
【背景技術】
【０００２】
　図４は、従来のデュアルバンド送受信用半導体集積回路（以下、送受信ＩＣと称す。）を適用した端末機器の構成例である。これは、２つの異なった周波数帯の無線通信システムの携帯端末に適用される。送受信ＩＣ４０１はデュアルバンド無線システムに適用する高周波数バンド受信ミキサ４０３ａ、及び低周波数バンド受信ミキサ４０３ｂ、次段のミキサ４０４、可変利得増幅器４０５、復調器４０６、変調器４０８、オフセットＰＬＬ４０９、及びデバイダ４０７から構成されている。周波数変換に必要な局部発振信号はシンセサイザ４１０、内蔵のデバイダ４０７から供給される。送受信ＩＣに接続された帯域通過フィルタ４１１は、帯域外スプリアスを除去する。高周波数バンド低雑音増幅器４０２ａ、及び低周波数バンド低雑音増幅器４０２ｂはＩＣ外付けとなっている。これまで、低雑音増幅器は、トランジスタプロセスのｆT限界や、トランジスタ基板間容量により高周波帯域での利得や、雑音特性の不足でIC内蔵化が困難であった。しかし、近年の微細プロセス向上により上記の問題が克服され、低雑音増幅器の内蔵が可能になった。
デュアルバンド送受信ＩＣに適用する低雑音増幅器の一例がKeng Leong Fong「Dual-Band High-Linearity Variable-Gain Low-Noise Amplifiers for Wireless Applications」ISSCC 1999,pp.224-225,p.463に開示されている。これは、デュアルバンド送受信ＩＣ向けに2つの低雑音増幅器を１チップ化し、TSSOP20ピンパッケージに封印したもので、送受信系全体を内蔵した構成でない。なお、信号線や接地線等とパッドの対応は不明である。また、低雑音増幅器を内蔵した送受信ＩＣの一例が、Michiel Steyaert et al.「A single-Chip CMOS Transceiver for DCS1800 wireless Communications」ISSCC 1998, pp.48-49, p.411である。これは、送受信回路を１チップ化したものであるが、デュアルバンドに適用するものでない。信号線や接地線等とパッドの対応は不明である。また、使用しているパッケージも不明である。
【０００３】
【非特許文献１】Keng Leong Fong「Dual-Band High-Linearity Variable-Gain Low-Noise Amplifiers for Wireless Applications」ISSCC 1999,pp.224-225,p.463
【０００４】
【非特許文献２】Michiel Steyaert et al.「A single-Chip CMOS Transceiver for DCS1800 wireless Communications」ISSCC 1998, pp.48-49, p.411
【発明の開示】
【発明が解決しようとする課題】
【０００５】
　本発明では、図４で示したデュアルバンド向けの送受信回路チップ401に低雑音増幅器４０２ａ、及び４０２ｂを新たに内蔵した。この場合に、パッケージにおけるピンレイアウト上の課題が発見された。なお、本発明では、パッケージは４面にピンが配置されているQuad Flat package（以下、QFPと称す）を用いた。
第一の課題は、低雑音増幅器をQFPのリードピンのうち長いリードピンに長いボンディングワイヤでボンディングするようなレイアウトとすると、寄生インダクタンスによる負帰還量が大きくなり、高周波利得と雑音特性が劣化する、というものである。
【０００６】
　第二の課題は、ＩＣのピン間のトランス結合や、ＩＣを実装する多層基板上の配線交差によるトランス結合で同様にＩＣの高周波特性が劣化する、というものである。
【０００７】
　第三の課題は、低雑音増幅器における寄生容量と寄生インダクタンスにより発振が発生する場合がある、というものである。
【０００８】
　本発明の目的は、デュアル送受信向けＩＣ回路に内蔵する低雑音増幅器の高周波特性を劣化させないピンレイアウトを提供することにある。
【発明の効果】
【０００９】
　本発明は、第一に、低雑音増幅器のパッケージ外ピン先端からパッドまでの距離が最短となる位置に低雑音増幅器の回路を設けることで利得及び雑音特性が向上された。第二に、２つの低雑音増幅器の接地ピン，高周波信号ピン配置を隣り合わない様にして、ピン間でのトランス結合が低減された。第三に、受信ミキサと低雑音増幅器の多層実装基板で信号配線が交差しないピンレイアウトで配線間のトランス接合が低減された。第四に、低雑音増幅器の電源と接地ピンと、バイアス回路の電源、接地ピンを分けて、発振が低減された。
【発明を実施するための最良の形態】
【００１０】
　以下、本発明の実施例を図１に示す。図中の１００は、本発明を適用するデュアルバンド送受信ＩＣのＱＦＰである。１２３は図４の高周波数バンド低雑音増幅器４０２ａに相当するものであり、１２１は図４の低周波数バンド４０２ｂに相当するものである。１１８は、図４で示す高周波数バンド受信ミキサ４０３ａに相当し、１１９は、図４の低周波数バンド受信ミキサ４０３ｂに相当する。
図１において、低周波数バンド低雑音増幅器１２１と高周波数バンド低雑音増幅器１２３は、それぞれ低周波数バンド低雑音増幅器用バイアス回路１２５と、高周波数バンド低雑音増幅器用バイアス回路１２６から安定なバイアス電流が供給される。低周波数バンド低雑音増幅器用バイアス抵抗１２２及び高周波数バンド低雑音増幅器用バイアス抵抗１２４によって、それぞれバイアス回路からのバイアス電流がバイアス電圧に変換されて低雑損増幅器に供給される。１０３は低周波数バンド低雑音増幅器の出力ピン、１０４は低周波数バンド低雑音増幅器の接地ピン、１０５は低周波数バンド低雑音増幅器の入力ピン、１０６及び１０８は高周波数バンド低雑音増幅器の接地ピン、１０７は高周波数バンド低雑音増幅器の出力ピン、１０９は高周波数バンド低雑音増幅器の入力ピン、１２９は送信回路ブロックの電源ピン、１３０は送信回路ブロックの接地ピンである。１２９及び１３０はバイアス回路１２５と１２６の電源、接地でもある。１２７はデュアルバンド受信ミキサ部であり、高周波数バンド受信ミキサ１１８、低周波数バンドミキサ１１９、及び両受信ミキサに局部発振信号を供給する局部発振信号用増幅器１２０からなる。１０１、１０２は高周波数バンド受信ミキサ入力ピン、１１０、１１１は低周波数バンド受信ミキサ入力ピン、１１２はミキサ回路接地ピン、１１３はミキサ回路電源ピン、１１４、１１５はミキサ回路出力ピン、１１６及び１１７は局部発振信号入力ピンである。１４２は電源で、ピン１１３及びピン１２９を介し受信ミキサ、送信回路に電源電圧を供給すると共に，低雑音増幅器に出力整合回路１３１を介して電源電圧を供給する。
【００１１】
　以下、本発明のピンレイアウトの特徴について説明する。
【００１２】
　第一に、低雑音増幅器のパッケージ外ピン先端からパッドまでの距離が最短となる位置に低雑音増幅器の回路を設ける。このようにすることでリードピンとボンディングワイヤの寄生インダクタンスによる負帰還の効果が低減し、利得、雑音特性が劣化を防止する。本実施例では、１０３から１０９ピンに配置することが、パッケージ外ピン先端から、低雑音増幅器の距離が最短となるケースである
。
なお、これらのピンの中で上記距離が最短のものはピン１０６であり、低雑音増幅器を形成するバイポーラトランジスタのエミッタが接続されている。
【００１３】
　第二に、複数の低雑音増幅器の接地ピン同士は互いに隣り合わないようにした。本実施例では、高周波数バンド低雑音増幅器１２３の接地ピンは２本であり、そのため、寄生インダクタンスによる負帰還の効果が半減し、高利得が得られる。図５に接地したボンディングワイヤとリードピンとの等価回路を示す。５０２は集積回路基板である。５０３はその上に作られる集積回路であり、ここでは低雑音増幅器である。パッケージ支持部材５０１の上にあるリードピン５０６は、ボンディングワイヤ５０５で低雑音増幅器の接地のパッド５０４と接続される。このときの等価回路は、５０７で示される逆符号のトランス結合となり、一方のリードピンに流れる電流は他方のリードピンの電流を減少させる作用をする。このため、隣接したリードピンを２本用いた場合、寄生インダクタンスは半分にはならず、トランスの結合度の影響で、およそ単一リードと比較して７０％程度になる。従って、寄生インダクタンスの低減には、入力ピンと出力ピンは隣接しないことが重要となる。また、入出力高周波信号も隣り合わないように、接地ピンを間に挿入する。これにより、前述と同様のトランス結合を避けられる。すなわち、一方の高周波信号に流れる電流が隣の高周波信号の電流を減少させて、利得の劣化をもたらしてしまうという問題が防止される。本実施例では、１０６から１０９に示すピンレイアウトが相当する。１０３から１０５、のピンレイアウトも高周波信号線が隣り合わない例である。
【００１４】
　第三に、低周波数バンド受信ミキサ１１９の入力ピンと低周波数バンド低雑音増幅器１２１の入出力ピンとの間に高周波数バンド受信ミキサ１１８の入力ピンが配置され、高周波数バンド受信ミキサ１１８の入力ピンと高周波数バンド低雑音増幅器１２３の入出力ピンとの間に低周波数バンド低雑音増幅器１２１の入出力ピンが配置され、低周波数バンド受信ミキサ１１９の入力ピンと低周波数バンド低雑音増幅器１２１の入力ピン１０５との間に低周波数バンド低雑音増幅器１２１の出力ピン１０３が配置され、高周波数バンド受信ミキサの入力ピンと高周波数バンド低雑音増幅器１２３の入力ピン１０９との間に高周波数バンド低雑音増幅器１２３の出力ピン１０７が配置されている。
【００１５】
　低雑音増幅器の出力ピンが入力ピンよりも受信ミキサに近い位置に置かれることにより、入力線と出力線が交差しない。なお、１３５及び１３６はそれぞれ低雑音増幅器１２１及び１２３へ入力する高周波信号の入力点で、アンテナへ接続されている。各々に付けられた帯域通過フィルタ１３３で、帯域外スプリアス信号を除去し、入力整合回路１３２で５０Ωインピーダンス整合をとり、各々の低雑音増幅器１２１、１２３へ高周波信号が入力する。出力は、入力整合回路１３１でインピーダンス整合をとる。次に、帯域外スプリアス信号を帯域通過フィルタ１３４で除去した後、ミキサ入力整合回路用容量１３８、１４１とミキサ入力整合回路用インダクタ１３７で差動信号を生成し、受信ミキサ１１８、１１９に入力する。このような配線実装によると、点線で囲まれた１３９や１４０で配線の交差が生じる。しかし、この交差は、異なるバンドの信号線同士によるものであり、一方のバンドが使用されているときは、他方は使用されていないため、相互干渉が生じない。
【００１６】
　第四に、低雑音増幅器の接地ピンと低雑音増幅器のバイアス回路の接地ピンがそれぞれ設けられる。なお、バイアス回路の電源ピン及び接地ピンは送信ブロックの電源，接地ピンと共有される。図２に、パッケージの寄生素子を含み、バイアス回路が低雑音増幅器と共通の接地ノードを持った場合の回路例を示す。図２の上段がその回路である。２０１が低雑音増幅器用トランジスタで、２０２がボンディングワイヤとパッケージのリード、２０３が低雑音増幅器のバイアス回路である。２０５はトランジスタ２０１のコレクタバイアス電位、２０６はバイアス回路の電源電位、２０７は接地である。図２の下段は上段の回路の等価回路である。２０８がバイアス回路の等価回路としての容量Ｃ２、２０９がトランジスタベース、エミッタ間容量Ｃ１、２１０がベース、エミッタ間電位、２１２がトランジスタの相互コンダクタンスｇｍ、２１１がボンディングワイヤとパッケージリードピンの等価回路としてのインダクタＬで表される。トランジスタの入力点２０４からみたインピーダンスＺｉｎは、次の式（１）で表される。
Zin=gmL/(C1(1−ω2Ｃ２Ｌ))＋j(ω2Ｌ−1)/(ωＣ1(1−ω2Ｃ２Ｌ))
　このとき、１＜ω2Ｃ２Ｌとなると、（１）式の実数部は負となって、インピーダンスが負性抵抗となり発振する場合がある。このため電源、接地を分け、発振の原因であるバイアス回路の寄生容量を取り除く。
【００１７】
　本実施例では、デュアルバンドのシステムについて述べているが、複数バンドを有する場合でも同様の考察により、実現されうる。
【００１８】
　図３に本発明のピンレイアウトで構成した送受信ＩＣを示す。３００が本発明を適用した送受信ＩＣのチップである。３０３が送受信ＩＣを封印するＱＦＰであり、図１の１００に対応する。３０４はパッケージのチップ接着面３０５の支持材である。３０１が高周波数バンドと低周波数版との低雑音増幅器のレイアウトで、３０２が同様に２つのバンドの受信ミキサのレイアウトである。
３０８は低周波数バンド低雑音増幅器の出力ピン、３０９は低周波数バンド低雑音増幅器の接地ピン、３１０は低周波数バンド低雑音増幅器の入力ピン、３１１、３１３は高周波数バンド低雑音増幅器の接地ピン、３１２は高周波数バンド低雑音増幅器の出力ピン、３１４は高周波数バンド低雑音増幅器の入力ピン、３２３は送信回路ブロック電源ピン、３２４は送信回路ブロック接地ピンであり、図１のピン１０１〜１０９、及び１２９、１３０と対応している。また３１５、３１６は低周波数バンド受信ミキサ入力ピン、３１７はミキサ回路接地ピン、３１８はミキサ回路電源ピン、３１９、３２０はミキサ回路出力ピン、３２１、３２２は局部発振信号入力ピンであり、図１のピン１１０〜１１７に対応している。３２５はチップ上の各パッドから上記に示したリードピンにつけたボンディングワイヤである。
【００１９】
　図１で示したピン配置を実現するには、図３に示すように、以下の点が肝要である。低雑音増幅器のパッケージ外ピン先端からパッドまでの距離が最短となる位置に低雑音増幅器の回路を設ける。また受信ミキサは、３０１と３０２の関係のように低雑音増幅器に隣接して配置する。さらに、第一の受信ミキサの入力ピン、その隣に第二の受信ミキサの入力ピン、その隣に第一の受信ミキサに接続する低雑音増幅器の入出力ピン、その隣に第二の受信ミキサに接続する低雑音増幅器の入出力ピンが並ぶようにすることである。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例。
【図２】パッケージの寄生素子を含み、バイアス回路が低雑音増幅器の接地ノードを持った場合の回路例。
【図３】レイアウト構成例。
【図４】従来の移動体通信向け、デュアルバンド対応送受信用半導体集積回路。
【図５】隣接したボンディングワイヤ、リードピンと等価回路。
【符号の説明】
【００２１】
１００…デュアルバンド送受信ＩＣのパッケージ
１０１、１０２…高周波数バンド受信ミキサ入力ピン
１０３…低周波数バンド低雑音増幅器、出力ピン
１０４…低周波数バンド低雑音増幅器、接地ピン
１０５…低周波数バンド低雑音増幅器、入力ピン
１０６…高周波数バンド低雑音増幅器、接地ピン
１０７…高周波数バンド低雑音増幅器、出力ピン
１０８…高周波数バンド低雑音増幅器、接地ピン
１０９…高周波数バンド低雑音増幅器、入力ピン
１１０、１１１…低周波数バンド受信ミキサ入力ピン
１１２…ミキサ回路接地ピン
１１３…ミキサ回路電源ピン
１１４、１１５…ミキサ回路出力ピン
１１６、１１７…局部発振信号入力ピン
１１８…高周波数バンド受信ミキサ
１１９…低周波数バンド受信ミキサ
１２０…局部発振信号用増幅器
１２１…低周波数バンド低雑音増幅器用トランジスタ
１２２…低周波数バンド低雑音増幅器用バイアス抵抗
１２３…高周波数バンド低雑音増幅器用トランジスタ
１２４…高周波数バンド低雑音増幅器用バイアス抵抗
１２５…低周波数バンド低雑音増幅器用バイアス回路
１２６…高周波数バンド低雑音増幅器用バイアス回路
１２７…デュアルバンド受信ミキサ回路部
１２８…送信回路ブロック
１２９…送信回路ブロック電源ピン
１３０…送信回路ブロック接地ピン
１３１…低雑音増幅器用出力整合回路
１３２…低雑音増幅器用入力整合回路
１３３…帯域通過フィルタ
１３４…帯域通過フィルタ
１３５…低周波数バンド入力端子
１３６…高周波数バンド入力端子
１３７…ミキサ入力整合回路用インダクタ
１３８、１４１…ミキサ入力整合回路用容量
１３９、１４０…信号線交叉点
２０１…低雑音増幅器用トランジスタ
２０２…寄生素子としてのボンディングワイヤとパッケージのリードピン
２０３…バイアス回路
２０４…低雑音増幅器入力点
２０５…コレクタバイアス電位
２０６…電源電位
２０７…接地
２０８…バイアス回路の等価回路としての容量、Ｃ２
２０９…トランジスタベース、エミッタ間容量、Ｃ１
２１０…ベース、エミッタ電位
２１１…ボンディングワイヤとパッケージリードの等価回路としてのインダクタ、Ｌ
２１２…相互コンダクタンス、ｇｍ
３００…送受信ＩＣチップ
３０１…高周波数バンド及び低周波数バンド低雑音増幅器のレイアウト
３０２…高周波数バンド及び低周波数バンド受信ミキサ回路のレイアウト
３０３…送受信ＩＣのＱＦＰ
３０４…チップ接着面の支持材
３０５…チップ接着面
３０６、３０７…高周波数バンド受信ミキサ入力ピン
３０８…低周波数バンド低雑音増幅器、出力ピン
３０９…低周波数バンド低雑音増幅器、接地ピン
３１０…低周波数バンド低雑音増幅器、入力ピン
３１１…高周波数バンド低雑音増幅器、接地ピン
３１２…高周波数バンド低雑音増幅器、出力ピン
３１３…高周波数バンド低雑音増幅器、接地ピン
３１４…高周波数バンド低雑音増幅器、入力ピン
３１５、３１６…低周波数バンド受信ミキサ入力ピン
３１７…ミキサ回路接地ピン
３１８…ミキサ回路電源ピン
３１９、３２０…ミキサ回路出力ピン
３２１、３２２…局部発振信号入力ピン
３２３…送信回路ブロック電源ピン
３２４…送信回路ブロック接地ピン
３２５…ボンディングワイヤ
４０１…高周波部と中間周波数帯を含むＩＣ回路
４０２ａ…高周波数バンド低雑音増幅器
４０２ｂ…低周波数バンド低雑音増幅器
４０３ａ…高周波数バンド受信ミキサ
４０３ｂ…低周波数バンド受信ミキサ
４０４…ミキサ，４０５…可変利得増幅器
４０６…復調器、４０７…デバイダ
４０８…変調器、４０９…オフセットＰＬＬ、
４１０…シンセサイザ、４１１…帯域通過フィルタ
５０１…パッケージ支持部材
５０２…集積回路基板、５０３…集積回路
５０４…接地用パッド、５０５…ボンディングワイヤ
５０６…リードピン
５０７…寄生トランス。
【図１】
2004088791.tif 000003
【図２】
2004088791.tif 000004
【図３】
2004088791.tif 000005
【図４】
2004088791.tif 000006
【図５】
2004088791.tif 000007