(57)【要約】【課題】金めっきの表面を汚染する強アルカリの薬液処理やめっき液の浴分解を誘発するといっためっきレジストを使用することが無く、容易に電解めっき用リードをカットすることができる半導体パッケージ基板とその製造方法の提供。【解決手段】ソルダーレジストから露出している配線パターンに電解めっき用リードを用いてニッケル／金めっきを形成した後、当該配線パターンに接続されている電解めっき用リードをカットした半導体パッケージ基板であって、当該電解めっき用リードをカットする部位の下層に、回路とは独立したダミーパターンを備えている半導体パッケージ基板；電解めっき用リード上のソルダーレジストをレーザで除去し、次いで、露出した電解めっき用リードをエッチングにより除去して当該電解めっき用リードをカットする半導体パッケージ基板の製造方法。【選択図】  図２
2004183043.tif 000002
【特許請求の範囲】
【請求項１】
ソルダーレジストから露出している配線パターンに電解めっき用リードを用いてニッケル／金めっきを形成した後、当該配線パターンに接続されている電解めっき用リードをカットした半導体パッケージ基板であって、当該電解めっき用リードをカットする部位の下層に、回路とは独立したダミーパターンを備えていることを特徴とする半導体パッケージ基板。
【請求項２】
ソルダーレジストから露出している配線パターンに電解めっき用リードを用いてニッケル／金めっきを形成した後、当該配線パターンに接続されている電解めっき用リードをカットした半導体パッケージ基板の製造方法であって、当該電解めっき用リードのカットを、電解めっき用リード上に形成されたソルダーレジストの一部をレーザで除去する工程と、露出した当該電解めっき用リードをエッチングにより除去する工程とにより行なうことを特徴とする半導体パッケージ基板の製造方法。
【請求項３】
当該電解めっき用リードをカットする部位の下層に、回路とは独立したダミーパターンを形成することを特徴とする請求項２記載の半導体パッケージ基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージ基板とその製造方法に関する。
【０００２】
【従来の技術】
従来、ＢＧＡ（ボールグリッドアレイ）やＣＳＰ（チップサイズパッケージ、或いはチップスケールパッケージ）などの半導体パッケージは、以下のような工程によって製造されていた。
【０００３】
図４（ａ）は、個片半導体パッケージ基板が複数形成され、且つ、所定パターンのソルダーレジスト及びニッケル／金めっきが形成された半導体パッケージ基板の半導体素子搭載面側平面図、図５（ａ）は、図４（ａ）における個片半導体パッケージ基板２の半導体素子搭載面側拡大平面図、図５（ｂ）は、図５（ａ）の裏面側である実装基板への実装面側拡大平面図を示したもので、まず、図４（ａ）に示した半導体パッケージ基板を複数形成するためのワークボード（図示せず）形成用の絶縁基板を用意し、表裏の回路形成（ビアホール形成も含む）を行なうことによって、各個片半導体パッケージ基板２のボンディングパッド６（図５（ａ）参照）や外部接続端子７（図５（ｂ）参照）等の配線パターンを形成するとともに、当該配線パターンに接続された電解めっき用リード３、及び当該電解めっき用リード３に接続され、かつ当該ワークボードの外縁部に図示しない給電パッドを形成する。次に、ボンディングパッド６、外部接続端子７、給電パッドの一部を除いた部位にソルダーレジスト４を形成する。次に、給電パッドに給電し、電解めっき用リード３を介して、各個片半導体パッケージ基板２のソルダーレジスト４から露出しているボンディングパッド６及び外部接続端子７にニッケル／金めっきを形成することによって、図４（ａ）に示した半導体パッケージ基板を複数備えたワークボードを得る。次に、各個片半導体パッケージ基板２内に形成された電解めっき用リード３の一部を、後に行なわれる回路検査のために、打ち抜き加工、或いはルーター加工等によりカット（図中５ｂはリードカット領域を示す）して、図４（ａ）に示した半導体パッケージ基板を図４（ｂ）に示した半導体パッケージ基板１ｂの状態にする。次に、当該ワークボードを断裁して各半導体パッケージ基板１ｂの状態に分割した後、当該各個片半導体パッケージ基板２のオープン／ショートチェックを当該半導体パッケージ基板１ｂの状態で一括に行なう。そして、当該半導体パッケージ基板１ｂ内の各個片半導体パッケージ基板２に図示しない半導体素子を搭載し、当該半導体素子をそれぞれ封止樹脂で封止した後、ダイシング等により各半導体パッケージに分割するというものである。
【０００４】
ところで、機器の小型化等によってパッケージ基板は、より小型・高密度化が要求されており、上記したオープン／ショートチェック前の電解めっき用リード３のカット方法として、ある程度の加工エリアを必要とする打ち抜き加工等（機械的加工）では、スペース的に不可能となってきた。
【０００５】
このような不具合を回避する手段として、最近図３に示す如き構成の半導体パッケージ基板の製造方法が報告されている（例えば特許文献１参照。）。即ち、ボンディングパッド６や外部接続端子７等の回路形成までは上記と同じ工程で行ない、個片半導体パッケージ基板２内に形成された電解めっき用リード３の一部にソルダーレジスト非形成部５ａを形成し、当該ソルダーレジスト非形成部５ａから露出した当該電解めっき用リード３を、図示しないめっきレジストで被覆する（図３（ａ）参照）。次に、図示しない給電パッドに給電し、電解めっき用リード３を介して、各個片半導体パッケージ基板２のソルダーレジスト４から露出しているボンディングパッド６等に、ニッケル／金めっきを形成し、次いで、当該めっきレジストを剥離した後、露出した電解めっき用リード３をアルカリエッチングで除去（図中３ａは電解めっき用リード除去部を示す）するというものである（図３（ｂ）に示した半導体パッケージ基板１ａ参照）。
【０００６】
このように、電解めっき用リードを化学的なエッチングで除去するようにしたため、打ち抜き加工等の機械的な除去手段のように、加工エリアを考慮することが省略できるので、密度の高い配線パターン設計が可能となるというものである。
【０００７】
【特許文献１】
特開２００１−３５９６２号公報
【０００８】
【発明が解決しようとする課題】
しかし、上記製造方法においても以下のような不具合があった。即ち、ソルダーレジスト非形成部５ａから露出している電解めっき用リード３を被覆するめっきレジストは、一般的に感光性ドライフィルムを露光・現像して形成し、ニッケル／金めっき処理後、剥離するという工程を経るため、強アルカリの薬液処理を数回行なう必要がある。その結果、ボンディングパッド等の表面に形成された金めっき表面が汚染されてしまい、この状態で半導体素子を搭載すると接合不良が発生するため、プラズマ処理などにより、当該金めっき表面をクリーニングしなければならなかった。
【０００９】
また、めっきレジストとして、ニッケル／金めっき液に完全に絶えうる製品が無く、使用するめっき液、及び前処理液が限定されるという不具合があり、更に、高温で処理をするめっき液の場合、浴中にめっきレジスト成分が溶出して、めっき不良が発生したり、めっき液のライフを下げてしまったりし、場合によっては、めっき液の浴分解を誘発するというものであった。
【００１０】
本発明は、上記不具合に鑑みてなされたもので、その目的とするところは、金めっきの表面を汚染する強アルカリの薬液処理やめっき液の浴分解を誘発するといっためっきレジストを使用することが無く、容易に電解めっき用リードをカットすることができる半導体パッケージ基板とその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成すべく請求項１に係る本発明は、ソルダーレジストから露出している配線パターンに電解めっき用リードを用いてニッケル／金めっきを形成した後、当該配線パターンに接続されている電解めっき用リードをカットした半導体パッケージ基板であって、当該電解めっき用リードをカットする部位の下層に、回路とは独立したダミーパターンを備えていることを特徴とする。
【００１２】
これにより、電解めっき用リード上のソルダーレジストをレーザで除去する際、過剰なレーザ加工を防止できる。
【００１３】
また、請求項２に係る本発明は、ソルダーレジストから露出している配線パターンに電解めっき用リードを用いてニッケル／金めっきを形成した後、当該配線パターンに接続されている電解めっき用リードをカットした半導体パッケージ基板の製造方法であって、当該電解めっき用リードのカットを、電解めっき用リード上に形成されたソルダーレジストの一部をレーザで除去する工程と、露出した当該電解めっき用リードをエッチングにより除去する工程とにより行なうことを特徴とする。
【００１４】
これにより、強アルカリの薬液処理を行なわないで済むため、半導体パッケージ基板内に形成された個片半導体パッケージ基板の接続信頼性を容易に確保することができる。
【００１５】
また、請求項３に係る本発明は、請求項２に係る発明において、当該電解めっき用リードをカットする部位の下層に、回路とは独立したダミーパターンを形成することを特徴とする。
【００１６】
これにより、電解めっき用リード上のソルダーレジストを、レーザによって容易に除去することができる。
【００１７】
【発明の実施の形態】
図１乃至図２を用いて、本発明の半導体パッケージ基板とその製造工程について説明する。尚、図３乃至図５と同一箇所に関しては、同じ符号を付した。
【００１８】
図２（ｃ）は、本発明半導体パッケージ基板１の一例であって、ボンディングパッド６（図５（ａ）参照）や外部接続端子７（図５（ｂ）参照）等の配線パターンを備えた複数の個片半導体パッケージ基板２と、当該ボンディングパッド６や外部接続端子７にニッケル／金めっきを形成する際に利用された電解めっき用リード３と、当該ボンディングパッド６や外部接続端子７を露出する所定パターンに形成されたソルダーレジスト４と、当該個片半導体パッケージ基板２内の電解めっき用リード上に形成されたソルダーレジスト除去部５、及び当該ソルダーレジスト除去部５から露出する電解めっき用リード除去部３ａとを備えた構成となっている。
【００１９】
次に、図２（ｃ）の半導体パッケージ基板１の製造工程について説明する。
【００２０】
まず、図４（ａ）に示した半導体パッケージ基板を複数形成するためのワークボード（図示せず）形成用の絶縁基板を用意し、サブトラクティブ法やアディティブ法等の一般的な回路形成法によって、表裏の回路形成（ビアホール形成も含む）を行ない、各個片半導体パッケージ基板２のボンディングパッド６（図５（ａ）参照）や外部接続端子７（図５（ｂ）参照）等の配線パターンを形成するとともに、当該配線パターンに接続された電解めっき用リード３、及び当該電解めっき用リード３に接続され、かつ当該ワークボードの外縁部に図示しない給電パッドを形成する。次に、当該ボンディングパッド６、外部接続端子７、給電パッドの一部を除いた部位にソルダーレジスト４を形成することによって図１（ａ）に示した半導体パッケージ基板を得る（ここまでは図４（ａ）と同様である）。次に、図１（ｂ）に示したように、個片半導体パッケージ基板２内に形成されている電解めっき用リード３上のソルダーレジスト４にレーザを照射し、ソルダーレジスト除去部５を形成する。レーザ加工としては、炭酸ガスレーザ、固体ＵＶレーザ（Ｎｄ；ＹＡＧ、Ｎｄ；ＹＬＦ、Ｎｄ；Ｖ０４の基本波、または第二高調波、第三高調波、第四高調波等）、エキシマレーザが挙げられる。中でも、固体ＵＶレーザを用いた場合が、ランニングコストとリード上に樹脂残膜が残りにくいという双方の特性を融合して考えた場合好ましい。次に、エッチング、特にアルカリエッチングにより、当該ソルダーレジスト除去部５から露出した電解めっき用リード３を除去することによって、図２（ｃ）に示した半導体パッケージ基板１を得る。
【００２１】
ここで、当該電解めっき用リード３が除去される部位の下層には、回路とは独立したレーザ受け用のダミーパターン８（図２（ｄ）参照）を形成することが好ましい。その理由として、図１（ｂ）のＡ−Ａ線で切断した状態の断面図である図２（ｄ）に示したように、ソルダーレジスト４にレーザを照射した際、電解めっき用リード３非形成部の絶縁層が、レーザで過剰に加工されることがなくなるため、当該電解めっき用リード３の下層にダメージを与えることがなく、また、貫通によって、半導体素子の封止樹脂が裏面に流れてしまうといった不具合を防止することができるからである。
【００２２】
本発明において最も注目すべき点は、電解めっき用リードの除去方法として、当該電解めっき用リード上のソルダーレジストをレーザで除去し、次いで、露出した電解めっき用リードをエッチングで除去するようにした点にある。これにより、ニッケル／金めっき形成後に強アルカリの薬液処理を行なう必要がなくなるため、半導体素子、並びに実装基板との接続信頼性に優れた個片半導体パッケージ基板を備えた半導体パッケージ基板を容易に得ることができる。
【００２３】
【発明の効果】
本発明により、接続信頼性に優れる個片半導体パッケージ基板を備えた半導体パッケージ基板を容易に得ることができる。
【図面の簡単な説明】
【図１】（ａ）は所定のパターンのソルダーレジストを形成した本発明半導体パッケージ基板の概略平面説明図。（ｂ）は個片半導体パッケージ基板内に形成された電解めっき用リード上のソルダーレジストをレーザで除去した状態の本発明半導体パッケージ基板の概略平面説明図。
【図２】（ｃ）は本発明半導体パッケージ基板の概略平面説明図。（ｄ）はダミーパターンの効果を説明するための概略断面説明図。
【図３】（ａ）は個片半導体パッケージ基板内に形成された電解めっき用リード上のソルダーレジストを露光・現像で除去した状態の従来の半導体パッケージ基板の概略平面説明図。（ｂ）はソルダーレジスト非形成部から露出した電解めっき用リードをエッチング除去した従来の半導体パッケージ基板の概略平面説明図。
【図４】（ａ）は所定のパターンのソルダーレジストを形成した半導体パッケージ基板の概略平面説明図。（ｂ）は個片半導体パッケージ基板内に形成された電解めっき用リードを、ソルダーレジスト上から打ち抜き加工等で除去した従来の半導体パッケージ基板の概略平面説明図。
【図５】（ａ）は個片半導体パッケージ基板の半導体素子搭載面側拡大平面説明図。（ｂ）は（ａ）の裏面側である実装基板への実装面側拡大平面説明図。
【符号の説明】
１：半導体パッケージ基板
２：個片半導体パッケージ基板
３：電解めっき用リード
３ａ：電解めっき用リード除去部
４：ソルダーレジスト
５：ソルダーレジスト除去部
５ａ：ソルダーレジスト非形成部
５ｂ：リードカット領域
６：ボンディングパッド
７：外部接続端子
８：ダミーパターン
【図１】
2004183043.tif 000003
【図２】
2004183043.tif 000004
【図３】
2004183043.tif 000005
【図４】
2004183043.tif 000006
【図５】
2004183043.tif 000007