(57)【要約】【課題】画像信号に混入するノイズが大レベルになることを防止して、縦ラインムラを抑制し、画面品位を向上させる。【解決手段】画像信号処理回路は、画像信号ＶＩＤ１〜ＶＩＤ６を出力する。データ線駆動回路１４０は、クロックＣＬＫ及びイネーブル信号ＥＮＢを用いて画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングするためのサンプリング制御信号を発生する。タイミングジェネレータ２００は、クロックＣＬＫの立上り又は立下りタイミングを含む期間以外の期間において、サンプリングを可能にするイネーブル信号のアクティブ期間を設定する。これにより、画像信号がサンプリングされるタイミングでは、クロックＣＬＫは立上り又は立下ることはなく、クロックによる高周波ノイズが画像信号に混入することを防止することができる。これにより、縦ラインムラの発生を防止して、高品位の画像を得ることができる。【選択図】　　　図１
2004061632.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線及び複数のデータ線と、
前記走査線及びデータ線の交差部分に対応して設けられるスイッチング素子及び画素電極の対と、
画像信号を伝送するビデオ信号線と、
前記ビデオ信号線によって転送された画像信号を水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号を用いてサンプリングして前記データ線に供給するデータ線駆動手段と、
前記クロックの立上り又は立下りタイミングを含まない期間に前記画像信号のサンプリングを可能にする前記イネーブル信号のアクティブ期間を設定するタイミング発生手段とを具備したことを特徴とする電気光学装置。
【請求項２】
前記タイミング発生手段は、前記クロックの立上り又は立下りタイミングを含む所定幅の期間以外の期間に前記イネーブル信号のアクティブ期間を設定することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記所定幅の期間は、前記クロックの立上り又は立下りタイミングから１５ｎ秒以上離れた期間であることを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記イネーブル信号は、前記水平走査の基準となるクロックの１周期内に、複数のアクティブ期間を有することを特徴とする請求項１に記載の電気光学装置。
【請求項５】
前記請求項１乃至４のいずれか１つに記載の電気光学装置を画像形成手段として備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス方式の電気光学装置及び電子機器に関する。
【０００２】
【従来の技術】
一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置は、一対の基板間に液晶が挟持された構成となっている。このうち、ＴＦＴ駆動、ＴＦＤ駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数の画素電極などがＴＦＴアレイ基板等上に設けられている。
【０００３】
各走査線には、走査線駆動回路から走査信号が順次供給されるようになっている。一方、データ線には、データ線駆動回路により駆動されたサンプリング回路によって画像信号が供給される。即ち、データ線駆動回路は、画像信号線上の画像信号をデータ線毎にサンプリングするサンプリング回路に対して、走査信号の順次供給動作と平行して、サンプリング回路駆動信号を供給するように構成されている。
【０００４】
データ線駆動回路は、一般には、複数のラッチ回路（シフトレジスタ回路）を備え、水平走査期間の最初に供給される転送信号をクロック信号に応じて順次シフトして、これをサンプリング信号として出力するものであり、同様に、走査線駆動回路は、複数のラッチ回路を備え、垂直走査期間の最初に供給される転送信号をクロック信号に応じて順次シフトして、これを走査信号として出力するものである。また、サンプリング回路は、各データ線毎に設けられるサンプリング用のスイッチを備え、外部から供給される画像信号を、データ線駆動回路によるサンプリング信号にしたがいサンプリングして、各データ線に供給するものである。
【０００５】
従って、各データ線のサンプリング信号は互いに排他的に発生する必要がある。ところが、サンプリング信号が、何らかの理由によりオーバーラップして出力されることがある。そうすると、あるデータ線に本来サンプリングされるべき画像信号は、これに隣接するデータ線にもサンプリングされてしまう。この結果、いわゆるゴーストやクロストークなどが発生して、表示品位が低下するという問題が生じる。
【０００６】
特に、最近では、ドットクロックの高周波数化に対処すべく、１系統の画像信号を複数のｍ系統にシリアル−パラレル変換（相展開）すると共に、これらｍ系統の画像信号をサンプリング信号にしたがって同時にサンプリングして、ｍ本のデータ線に供給する技術が開発されているが、このような技術において、サンプリング信号がオーバーラップして出力されると、ｍ本単位にゴーストやクロストークなどが発生するので、表示品位の低下は、より深刻な問題となる。
【０００７】
そこで、従来、サンプリング信号がオーバーラップすることを防止するために、イネーブル回路が導入されている。イネーブル回路は、相前後するサンプリング回路駆動信号同士が、時間軸上で部分的に重なったまま、これらの信号に応じてサンプリングスイッチがサンプリングしてしまうことがないように、イネーブル信号と呼ばれるイネーブル用のクロック信号と各サンプリング回路駆動信号との論理積をとることにより、各サンプリング回路駆動信号のパルス幅を、イネーブル信号のパルス幅にまで狭める技術である。
【０００８】
このようにパルス幅を制限することにより、相前後する二つのサンプリング回路駆動信号の間には、若干の時間間隔が時間的マージンとして置かれることになる。このため、たとえ高周波数駆動に伴って、サンプリング回路、データ線駆動回路等を構成するＴＦＴ等の能動素子や各種配線におけるオン抵抗や配線抵抗、時定数、容量、遅延時間などの悪影響が相対的に増大しても、上述した時間的マージンにより、この悪影響を部分的に又は完全に吸収することが可能となる。
【０００９】
この結果、画像信号が相展開されていない場合には相隣接するデータ線間における、或いは、画像信号が相展開されている場合には同一の画像信号に接続されていると共に相前後して駆動されるデータ線間における、所謂クロストークやゴーストが生じるのを効率的に防ぐことが可能となる。
【００１０】
【発明が解決しようとする課題】
ところで、上述したシフトレジスタ回路は、外部の画像信号処理回路から入力され水平走査の基準となるＸ側クロック信号ＣＬＸ（及びその反転信号ＣＬＸｉｎｖ）及びイネーブル信号ＥＮＢに基づいて各段における転送信号を発生し、この転送信号をサンプリング回路駆動信号として夫々対応する走査線に接続されたサンプリングスイッチに出力するように構成されている。
【００１１】
ところが、クロック信号ＣＬＸ又はその反転信号ＣＬＸｉｎｖとイネーブル信号ＥＮＢとの立上がり又は立下りが略同時に発生すると、データ線に供給される画像信号に混入する高周波ノイズのレベルが著しく高くなってしまう。この高周波ノイズは、画面上に縦ラインムラとして表示され画面品位を劣化させるという問題点があった。
【００１２】
本発明はかかる問題点に鑑みてなされたものであって、アクティブなイネーブル信号期間及びその近傍の期間においてクロック信号ＣＬＸ又はその反転信号ＣＬＸｉｎｖの論理状態を変化させないようにすることにより、画像信号に混入するノイズレベルを低減して縦ラインムラを抑制することができる電気光学装置及び電子機器を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明に係る電気光学装置は、複数の走査線及び複数のデータ線と、前記走査線及びデータ線の交差部分に対応して設けられるスイッチング素子及び画素電極の対と、画像信号を伝送するビデオ信号線と、前記ビデオ信号線によって転送された画像信号を水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号を用いてサンプリングして前記データ線に供給するデータ線駆動手段と、前記クロックの立上り又は立下りタイミングを含まない期間に前記画像信号のサンプリングを可能にする前記イネーブル信号のアクティブ期間を設定するタイミング発生手段とを具備したことを特徴とする。
【００１４】
このような構成によれば、データ線駆動手段は、水平走査の基準となるクロック及びイネーブル信号を用いて、ビデオ信号線を介して転送された画像信号をサンプリングして、各データ線に供給する。タイミング発生手段は、クロックの立上り又は立下りタイミングを含まない期間に画像信号のサンプリングを可能にするイネーブル信号のアクティブ期間を設定する。即ち、サンプリング期間を設定するイネーブル信号のアクティブ期間内において、クロックの立上り及び立下りは発生しない。従って、画像信号がデータ線に供給されている期間において、クロックの立下り及び立下りによる高周波ノイズが画像信号に混入することが防止される。また、クロックの立上り又は立下りタイミングと、イネーブル信号の立上り又は立下りタイミングとが一致しないので、両者のノイズが重畳して、画像信号のノイズレベルが著しく大きくなってしまうこともない。これにより、画像信号に混入するノイズレベルを低減して、画面上に縦方向のラインムラが表示されることを防止し、画面品位を向上させることができる。
【００１５】
また、前記タイミング発生手段は、前記クロックの立上り又は立下りタイミングを含む所定幅の期間以外の期間に前記イネーブル信号のアクティブ期間を設定することを特徴とする。
【００１６】
このような構成によれば、イネーブル信号の立上り及び立下りは、クロックの立上り及び立下りから所定幅の期間以上離れたタイミングで発生する。従って、クロックによるノイズとイネーブル信号によるノイズとの和のレベルは比較的小さく、データ線に供給される画像信号に混入する高周波ノイズのレベルは十分に低減される。
【００１７】
また、前記所定幅の期間は、前記クロックの立上り又は立下りタイミングから１５ｎ秒以上離れた期間であることを特徴とする。
【００１８】
このような構成によれば、イネーブル信号及びクロックの立上り又は立下りによるノイズの影響は十分に低減され、画面品位が高い画像信号が得られる。
【００１９】
また、前記イネーブル信号は、前記水平走査の基準となるクロックの１周期内に、複数のアクティブ期間を有することを特徴とする。
【００２０】
このような構成によれば、クロックの１周期内において、イネーブル信号による複数のデータ線に画像信号を時分割で供給することができ、クロック周波数を低減することができる。
【００２１】
また、本発明に係る電子機器は、前記電気光学装置を画像形成手段として備えたことを特徴とする。
【００２２】
このような構成によれば、前記電気光学装置において画像信号に高周波ノイズが混入することが防止されるので、ラインムラの発生を防止した高画質の画像を得ることができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１実施の形態に係る電気光学装置を示す説明図である。本実施の形態は電気光学材料として液晶を用いた液晶装置に適用した例である。
【００２４】
本実施の形態においては、データ線に画像信号が供給されるタイミング、即ち、データ線への画像信号の供給を可能にするイネーブル信号のアクティブ期間及びその近傍の期間において、クロック信号ＣＬＸ又はその反転信号ＣＬＸｉｎｖの論理状態を変化させないようにすることにより、画像信号に混入するノイズレベルを低減するようにしたものである。
【００２５】
図１に示すように、液晶装置は、液晶パネル１００と、タイミングジェネレータ２００と、画像信号処理回路３００とを備える。このうち、タイミングジェネレータ２００は、各部で使用されるタイミング信号や制御信号などを出力するものである。また、画像信号処理回路３００内部におけるＳ／Ｐ変換回路３０２は、１系統の画像信号Ｖｉｄｅｏを入力すると、相展開による書き込みを行うために、６系統の画像信号にシリアル−パラレル変換して出力する。ここで、画像信号を６系統にシリアル−パラレル変換する理由は、サンプリング回路１５０において、サンプリング用のスイッチ１５１を構成する薄膜トランジスタ（Ｔｈｉｎ　ＦｉｌｍＴｒａｎｓｉｓｔｏｒ：以下ＴＦＴと称する。）のソース領域への画像信号の印加時間を長くして、サンプリング時間および充放電時間を十分に確保するためである。
【００２６】
増幅・反転回路３０４は、シリアル−パラレル変換された画像信号のうち、反転が必要となるものを反転させ、この後、適宜、増幅して画像信号ＶＩＤ１〜ＶＩＤ６として液晶パネル１００に対し並列的に供給するものである。なお、反転するか否かについては、一般には、データ信号の印加方式が走査線１１２単位の極性反転であるか、データ線１１４単位の極性反転であるか、画素単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間またはドットクロック周期に設定される。なお、本実施の形態にあっては説明の便宜上、走査線１１２単位の極性反転である場合を例にとって説明するが、本発明をこれに限定する趣旨ではない。
【００２７】
ここで、極性反転とは、画像信号の振幅中心電位を基準として正極性と負極性に交互に電圧レベルを反転させることをいう。また、６系統の画像信号ＶＩＤ１〜ＶＩＤ６を液晶パネル１００に供給するタイミングは、図１に示す液晶装置では同時とするが、ドットクロックに同期して順次ずらしてもよく、この場合は後述するサンプリング回路にて６系統の画像信号を順次サンプリングする構成となる。
【００２８】
図２は図１中の液晶パネル１００の構成を示す斜視図であり、図３は図２のＡ−Ａ’線の断面図である。
【００２９】
液晶パネル１００は、各種素子や画素電極１１８等が形成された素子基板１０１と、対向電極１０８等が設けられた対向基板１０２とが、スペーサ（図示省略）を含むシール材１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられると共に、この間隙に電気光学物質として例えばＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）型の液晶１０５が封入された構成となっている。
【００３０】
素子基板１０１には、ガラスや、半導体、石英などが用いられるが、対向基板１０２には、ガラスなどが用いられる。なお、素子基板１０１に不透明な基板が用いられる場合には、透過型ではなく反射型として用いられることとなる。また、シール材１０４は、対向基板１０２の周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【００３１】
次に、素子基板１０１の対向面であって、シール材１０４の外側一辺の領域１４０においては、後述するデータ線駆動回路が形成されて、サンプリング信号を出力する構成となっている。さらに、この一辺においてシール材１０４が形成される近傍の領域１５０には、画像信号線やサンプリング回路などを形成してもよい。一方、この一辺の外周部分には、複数の実装端子１０７が形成されて、外部回路（図示省略）から各種信号を入力する構成となっている。
【００３２】
また、この一辺に隣接する２辺の領域１３０には、夫々走査線駆動回路が形成されて、走査線を両側から駆動する構成となっている。なお、走査線に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路を片側１個だけに形成する構成でもよい。
【００３３】
一方、対向基板１０２に設けられる対向電極１０８は、素子基板１０１との貼合部分における４隅のうち少なくとも一ヶ所において導通材により、素子基板１０１と電気的に接続される構成となっている。
【００３４】
ほかに、対向基板１０２には、特に図示はしないが、画素電極１１８と対向する領域に、必要に応じて着色層（カラーフィルタ）が設けられる。ただし、後述する複板式のプロジェクタのように色光変調の用途に適用する場合には、対向基板１０２に着色層を形成する必要はない。
【００３５】
素子基板１０１及び対向基板１０２の対向面には、ラビング処理された配向膜（図３では省略）が設けられる。また、基板１０１，１０２の各背面側には配向膜の配向方向に応じた偏光子（図示省略）が夫々設けられる。なお、図３においては、対向電極１０８や、画素電極１１８、実装端子１０７等には厚みを持たせているが、これは、形成位置を示すための便宜的な措置であり、実際には、基板に対して充分に無視できるほど薄い。
【００３６】
液晶パネル１００は、素子基板にあっては、図１に示すように、Ｘ方向に沿って平行に複数本の走査線１１２が配列して形成され、また、これと直交するＹ方向に沿って平行に複数本のデータ線１１４が形成されている。そして、これらの走査線１１２とデータ線１１４との各交点においては、各画素を制御するためのスイッチたるＴＦＴ１１６のゲート電極が走査線１１２に接続される一方、ＴＦＴ１１６のソース電極がデータ線１１４に接続されると共に、ＴＦＴ１１６のドレイン電極が画素電極１１８に接続されている。そして、各画素は、画素電極１１８と、対向基板に形成された共通電極と、これら両電極間に挟持された液晶とによって構成される結果、走査線１１２とデータ線１１４との各交点に対応して、マトリクス状に配列されることとなる。なお、このほかに、蓄積容量（図示省略）が、各画素毎に、電気的にみて、画素電極１１８と共通電極とに挟持された液晶に対して並列に形成される構成としても良い。
【００３７】
駆動回路１２０は、少なくとも走査線駆動回路１３０、データ線駆動回路１４０及びサンプリング回路１５０からなる。駆動回路１２０の構成素子は、画素を駆動するＴＦＴ１１６と共通の製造プロセスで形成されるＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴを組み合わせて構成されるため、製造効率の向上や、製造コストの低下、素子特性の均一化などが図られている。
【００３８】
図４は図１中のデータ線駆動回路１４０の具体的な構成を示す回路図である。
【００３９】
データ線駆動回路１４０は、水平走査期間の最初に供給される転送開始パルスＤＸ−Ｒ又はＤＸ−Ｌを、クロック信号ＣＬＸ及びその反転クロック信号ＣＬＸｉｎｖにしたがって順次シフトすることによって、サンプリング信号Ｓ１〜Ｓｎを所定の順番で出力するものである。
【００４０】
データ線駆動回路１４０に供給されるクロック信号ＣＬＸ、その反転クロック信号ＣＬＸｉｎｖ、転送開始パルスＤＸ−Ｒ（ＤＸ−Ｌ）及びイネーブル信号（パルス幅制限信号）ＥＮＢ１、ＥＮＢ２は、いずれも図１におけるタイミングジェネレータ２００によって、画像信号ＶＩＤ１〜ＶＩＤ６と同期して供給されるものである。なお、実際には、これら信号には、タイミングジェネレータ２００から供給される低論理振幅信号を、図示しないレベルシフタによって高論理振幅信号に変換された信号が用いられる。このように論理振幅を変換する理由は、液晶パネル１００に各種信号を供給するタイミングジェネレータ２００は、一般にＣＭＯＳ回路で構成されるので、その出力電圧は３〜５Ｖ程度であるのに対し、データ線駆動回路１４０の構成素子は、画素を駆動するＴＦＴ１１６と同一プロセスで形成されるＴＦＴであるので、１２Ｖ程度の比較的高い動作電圧が要求されるからである。
【００４１】
データ線駆動回路１４０は、（ｎ＋１）段に接続されたラッチ回路１４３０を備えており、１個のラッチ回路１４３０は、クロック信号ＣＬＸ及びその反転クロック信号のレベル遷移（立ち下がり、立ち上がり）時において、その直前の入力レベルをラッチして出力すると共に、後段に位置するラッチ回路１４３０の入力信号として供給するものである。
【００４２】
各ラッチ回路１４３０は、図においてＲ方向及びＬ方向の双方向に転送可能であり、Ｒ方向転送の場合には、ラッチ回路１４３０の左側から転送開始パルスＤＸ−Ｒが入力される一方、Ｌ方向の転送の場合には、ラッチ回路１４３０の右側から転送開始パルスＤＸ−Ｌが入力される構成となっている。このため、後段とは、Ｒ方向転送の場合には右側を意味し、Ｌ方向転送の場合には左側を意味することになる。また、データ線駆動回路１４０を双方向に駆動するには、ｎを奇数で構成すれば、イネーブル信号ＥＮＢ１、ＥＮＢ２を転送方向によって切り換える必要がなくなり、外部回路の負荷を低減できる。
【００４３】
なお、ｉは、第１段〜第（ｎ＋１）段のラッチ回路１４３０を一般化して説明するためものである。また、図４のデータ線駆動回路は、双方向の転送が可能である。信号Ｓｉ’（Ｒ方向転送の場合に第ｉ段のラッチ回路１４３０から出力される信号、又は、Ｌ方向転送の場合に第（ｉ＋１）段のラッチ回路１４３０から出力される信号）は、３入力型ＮＡＮＤ回路１４６４の第１入力端に供給されている。また、ＮＡＮＤ回路１４６４の第２入力端には、ｉが奇数であればイネーブル信号ＥＮＢ１が供給される一方、ｉが偶数であればイネーブル信号ＥＮＢ２が供給されている。さらに、ＮＡＮＤ回路１４６４の第３入力端には、ＮＡＮＤ回路１４６２の出力信号、詳細には、イネーブル信号ＥＮＢ１及びＥＮＢ２の否定論理積信号が供給されている。
【００４４】
イネーブル信号ＥＮＢ１、ＥＮＢ２は、信号Ｓ１’〜Ｓｎ’の隣接同士において同時にＨレベルとなるのを避けるために用いられる信号であって、夫々クロック信号ＣＬＸ（反転クロック信号ＣＬＸｉｎｖ）の半周期よりも短いパルス幅を有し、本来的には、互いにオーバーラップしないような信号である。
【００４５】
各段に対応するＮＡＮＤ回路１４６４の出力信号は、夫々インバータ１４６６によって反転されて、これが、データ線駆動回路１４０のサンプリング信号Ｓ１〜Ｓｎとして出力される構成となっている。尚、インバータ１４６６は、１段、３段、５段、というように複数段設けるようにしても良い。
【００４６】
本実施の形態においては、イネーブル信号ＥＮＢ１、ＥＮＢ２は、タイミングジェネレータ２００によって、クロックＣＬＫ，ＣＬＫｉｎｖの立上がり又は立下りタイミング及びその近傍期間には、サンプリングを不能にするＬレベル期間に設定されるようになっている。
【００４７】
図５は各信号を示すタイミングチャートである。
【００４８】
図５に示すように、イネーブル信号ＥＮＢ１、ＥＮＢ２は、クロックＣＬＸの立上り（ＣＬＸｉｎｖの立下り）タイミングから期間ｔｂ　後に立上り、クロックＣＬＸの立下り（ＣＬＸｉｎｖの立上り）タイミングから期間ｔｆ　前に立下るようになっている。本実施の形態においては、例えば、ｔｂ　，ｔｆ　としては、１５〜２０ｎ秒以上の時間に設定される。
【００４９】
後述するように、イネーブル信号ＥＮＢ１、ＥＮＢ２のＨ期間に、画像信号がサンプリングされて各データ線に供給される。従って、図５のタイミング設定によって、画像信号がサンプリングされてデータ線に供給される期間においては、クロックＣＬＸ，ＣＬＸｉｎｖのいずれも立上り又は立下ることはなく、この立上り，立下りによる高周波ノイズが画像信号に混入することが防止される。
【００５０】
仮に、イネーブル信号ＥＮＢ１、ＥＮＢ２の立上り及び立下りタイミングとクロックＣＬＸ，ＣＬＸｉｎｖの立上り又は立下りタイミングとが近接して発生すると、両者の高周波ノイズが合成されて、画像信号に大きな影響を与えるが、イネーブル信号ＥＮＢ１、ＥＮＢ２の立上り及び立下りタイミングは、クロックＣＬＸ，ＣＬＸｉｎｖの立上り又は立下りタイミングから十分に離れたタイミングに設定されていることから、画像信号に混入する高周波ノイズのレベルを軽減することができる。
【００５１】
図１において、サンプリング回路１５０は、６本のデータ線１１４を１群（ブロック）とし、これらの群に属するデータ線１１４に対し、サンプリング信号Ｓ１〜Ｓｎにしたがって、画像信号ＶＩＤ１〜ＶＩＤ６を夫々サンプリングして供給するものである。詳細には、サンプリング回路１５０は、各データ線１１４毎に設けられるスイッチ１５１からなり、各スイッチ１５１は、データ線１１４の一端と、画像信号ＶＩＤ１〜ＶＩＤ６のいずれかが供給される信号線との間に介挿されると共に、そのゲートにサンプリング信号が供給される構成となっている。
【００５２】
走査線駆動回路１３０は、出力信号の引き出し方向と、入力される信号とが異なる以外、基本的にデータ線駆動回路１４０の構成と同様である。すなわち、走査線駆動回路１３０は、データ線駆動回路１５０を９０度左回転して配置したものであり、図１に示すように、パルスＤＸ−Ｒ（ＤＸ−Ｌ）及び転送制御信号Ｒ（Ｌ）の代わりに、パルスＤＹ−Ｄ（ＤＹ−Ｕ）及び転送制御信号Ｄ（Ｕ）を入力すると共に、クロック信号ＣＬＸ及びその反転クロック信号ＣＬＸｉｎｖの代わりに、水平走査期間毎に、クロック信号ＣＬＹ及びその反転クロック信号ＣＬＹｉｎｖを入力する構成となっている。
【００５３】
なお、垂直走査方向が下方向である場合には、垂直走査期間の最初にパルスＤＹ−Ｄが供給されると共に、転送制御信号Ｄがアクティブとなる一方、垂直走査方向が上方向である場合には、垂直走査期間の最初にパルスＤＹ−Ｕが供給されると共に、転送制御信号Ｕがアクティブとなる。また、クロック信号ＣＬＹと、その反転信号ＣＬＹｉｎｖと、パルスＤＹ−Ｕ（又はＤＹ−Ｄ）とは、図１におけるタイミングジェネレータ２００によって、画像信号ＶＩＤ１〜ＶＩＤ６と同期して供給されるものであり、さらに、これらの信号と、転送制御信号Ｒ（Ｌ）とは、いずれも、図示しないレベルシフタによって高論理振幅の信号に変換されたものである。
【００５４】
また、これらのクロック信号の周波数を低く設定することにより、相隣接した走査線に供給される走査信号が実質的に重ならないようにすることが十分に可能なので、走査線駆動回路１３０においてパルス幅を狭めるためのＮＡＮＤ回路と、これに続くインバータとによるシンプルな構成にしても問題はない。
【００５５】
次に、このように構成された実施の形態の動作について説明する。なお、以下においては説明の便宜上、垂直走査方向を下方向とし、水平走査方向を右（Ｒ）方向とする。
【００５６】
走査線駆動回路１３０には、垂直走査期間の最初にパルスＤＹ−Ｄが供給され、クロック信号ＣＬＹ及びその反転クロック信号ＣＬＹｉｎｖによって順次シフトされて、各走査線１１２に出力される。これにより、複数の走査線１１２が１本ずつ線順次に下方向に選択されることとなる。
【００５７】
また、１系統の画像信号Ｖｉｄｅｏは、画像信号処理回路３００によって、図５に示すように、画像信号ＶＩＤ１〜ＶＩＤ６に分配されると共に、時間軸に対して６倍に伸長される。さらに、ある走査線が選択される期間の最初、すなわち水平走査期間の最初において、データ線駆動回路１４０には、同図に示すように、転送開始パルスＤＸ−Ｒが供給される。
【００５８】
ここで、通常の動作において、イネーブル信号ＥＮＢ１、ＥＮＢ２は、タイミングジェネレータ２００から、図５に示されるようにＨレベル（アクティブ）期間が互いにオーバーラップしないように供給されるので、図４のＮＡＮＤ回路１４６２の出力信号は、継続してＨレベルとなり、Ｌレベルに遷移しない。このため、ＮＡＮＤ回路１４６４の出力は、ｉが奇数であれば、信号Ｓｉ及びイネーブル信号ＥＮＢ１のみに依存し、また、ｉが偶数であれば、信号Ｓｉ及びイネーブル信号ＥＮＢ２のみに依存することになる。
【００５９】
このため、信号Ｓ１’〜Ｓｎ’は、すなわち、第１段〜第ｎ段のラッチ回路１４３０によって、最初に供給される転送開始パルスＤＸ−Ｒを、クロック信号ＣＬＸ及びその反転クロック信号ＣＬＸｉｎｖの半周期ずつ毎に順次シフトした信号Ｓ１’〜Ｓｎ’は、イネーブル信号ＥＮＢ１、ＥＮＢ２のＨレベル期間ＳＭＰａに制限されて、これが図５に示すように、サンプリング信号Ｓ１〜Ｓｎとして順次出力されることとなる。
【００６０】
サンプリング信号Ｓ１がＨレベルになると、この群に属する６本のデータ線１１４に、夫々画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、これらの画像信号ＶＩＤ１〜ＶＩＤ６が現時点で選択された走査線１１２と交差する６個の画素に、当該ＴＦＴ１１６によって夫々書き込まれることとなる。次いで、サンプリング信号Ｓ２がＨレベルになると、今度は、次の６本のデータ線１１４に夫々画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線１１２と交差する６個の画素に、当該ＴＦＴ１１６によって夫々書き込まれることとなる。
【００６１】
以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓｎが順次Ｈレベルとなると、各サンプリング信号に属する６本のデータ線１１４に夫々画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線１１２と交差する６個の画素に夫々書き込まれることとなる。そして、この後、次の走査線１１２が選択され、再び、サンプリング信号Ｓ１〜Ｓｎが順次出力されて、同様な書き込みが繰り返し実行されることとなる。
【００６２】
イネーブル信号ＥＮＢ１、ＥＮＢ２のＨレベルによるサンプリング期間には、各データ線の画像信号にはノイズが重畳する。特に、水平方向の複数画素単位で立上り立下るクロックＣＬＸ，ＣＬＸｉｎｖ、イネーブル信号ＥＮＢ１、ＥＮＢ２による高周波ノイズによる影響は、縦方向のラインムラとして現れ、著しい画質劣化を生じさせる。
【００６３】
しかし、本実施の形態においては、イネーブル信号ＥＮＢ１、ＥＮＢ２のＨレベルによるサンプリング期間の開始タイミング及び終了タイミングは、クロックＣＬＸ，ＣＬＸｉｎｖの立上り及び立下りタイミングから十分に離間したタイミングに設定されている。これにより、クロックＣＬＸ，ＣＬＸｉｎｖ及びイネーブル信号ＥＮＢ１、ＥＮＢ２による高周波ノイズは、図５に示すように、サンプリング期間以外の期間で大きく、サンプリング期間には比較的小さい。また、クロックＣＬＸ，ＣＬＸｉｎｖによる高周波ノイズとイネーブル信号ＥＮＢ１、ＥＮＢ２による高周波ノイズとは、発生タイミングが十分に離間しており、両ノイズが加算された大レベルのノイズが生じることはなく、画像信号に混入するノイズレベルは比較的小さい。
【００６４】
このように本実施の形態においては、サンプリング期間を設定するイネーブル信号ＥＮＢ１、ＥＮＢ２のＨレベル期間内において、クロックＣＬＸ，ＣＬＸｉｎｖの立上り及び立下りを発生させない設定にすると共に、イネーブル信号ＥＮＢ１、ＥＮＢ２の立上り及び立下りと、クロックＣＬＸ，ＣＬＸｉｎｖの立上り及び立下りとを十分に離間したタイミングで発生させて、データ線に供給される画像信号に混入する高周波ノイズのレベルを低減して、画面上に縦方向のラインムラが表示されることを防止し、画面品位を向上させている。
【００６５】
なお、第１実施の形態においては、水平走査方向を右（Ｒ）方向として説明したが、反対に、左（Ｌ）方向とする場合には、各ラッチ回路１４３０が、Ｒ方向転送時の構成を左右反転させたものとなる。このため、サンプリング信号が、Ｓｎ、Ｓ（ｎ−１）、……、Ｓ２、Ｓ１という順番で出力される点において相違するのみであるから、その動作について説明は省略する。垂直走査期間を上方向とする場合も同様である。
【００６６】
また、上述の説明では、サンプリング回路１５０は、１群とする６本のデータ線１１４に対して、６系統に変換された画像信号ＶＩＤ１〜ＶＩＤ６を同時にサンプリングして供給すると共に、画像信号ＶＩＤ１〜ＶＩＤ６の印加をデータ線群毎に順次行うように構成したが、変換数及び同時に印加するデータ線数（すなわち、１群を構成するデータ線数）は、「６」に限られるものではない。例えば、サンプリング回路１５０におけるスイッチ１５１の応答速度が十分に高いのであれば、画像信号をパラレルに変換することなく１本の信号線にシリアル伝送して、各データ線１１４毎に順次サンプリングするように構成しても良い。また、変換数及び同時に印加するデータ線の数を「３」や、「１２」、「２４」等として、３本や、１２本、２４本等のデータ線に対して、３系統変換や、１２系統変換、２４系統変換等して並列供給させた画像信号を同時に供給する構成としても良い。なお、変換数及び同時に印加するデータ線数としては、カラーの画像信号が３つの原色に係る信号からなることとの関係から、３の倍数であることが制御や回路などを簡易化する上で好ましい。
【００６７】
また、上述した実施の形態にあっては、画素のスイッチング素子を、ＴＦＴで代表される３端子素子として説明したが、ダイオード等の２端子素子で構成しても良い。ただし、画素のスイッチング素子として２端子素子を用いる場合には、走査線１１２を一方の基板に形成し、データ線１１４を他方の基板に形成すると共に、２端子素子を、走査線１１２又はデータ線１１４のいずれか一方と、画素電極１１８との間に形成する必要がある。この場合、画素は、二端子素子が接続される画素電極１１８と、対向基板に形成される信号線（データ線１１４又は走査線１１２の一方）と、これらの間に挟持される液晶とから構成されることとなる。
【００６８】
また、上記実施の形態においては、１クロックＣＬＸ，ＣＬＸｉｎｖに対して、１イネーブル信号ＥＮＢ１、ＥＮＢ２を発生させた例について説明した。更に、１クロックＣＬＸ，ＣＬＸｉｎｖに対して、複数のイネーブル信号ＥＮＢ１、ＥＮＢ２、…を発生させ、１クロックＣＬＫ期間に、複数のデータ線に時分割に画像信号を供給する方法を採用することもできる。図６は１クロックＣＬＫ期間に、４本のデータ線に時分割に画像信号を供給する場合のクロックＣＬＫとイネーブル信号ＥＮＢ１〜ＥＮＢ４を示すタイミングチャートである。
【００６９】
図６に示すように、クロックＣＬＫのＨレベル期間に、イネーブル信号ＥＮＢ１、ＥＮＢ２がアクティブとなり、クロックＣＬＫのＬレベル期間に、イネーブル信号ＥＮＢ３、ＥＮＢ４がアクティブとなる。従って、イネーブル信号ＥＮＢ１〜ＥＮＢ４を用いることで、クロックＣＬＫの１周期において、４本のデータ線に対応する画像信号を時分割にサンプリングして、対応する４本のデータ線に供給することが可能である。
【００７０】
図６においても、サンプリング期間を設定するイネーブル信号ＥＮＢ１〜ＥＮＢ４のＨレベル期間内において、クロックＣＬＫの立上り及び立下りが発生しておらず、また、イネーブル信号ＥＮＢ１〜ＥＮＢ４の立上り及び立下りと、クロックＣＬＫの立上り及び立下りとを十分に離間したタイミングで発生させている。
【００７１】
これにより、この場合においても、図６に示すように、データ線に供給される画像信号に混入する高周波ノイズのレベルを低減して、画面上に縦方向のラインムラが表示されることを防止し、画面品位を向上させることができる。
【００７２】
なお、上記実施の形態においては電気光学材料としては液晶を採用した例を説明したが、本発明は、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。すなわち、本発明は、上述した液晶装置と類似の構成を有するすべての電気光学装置に適用可能である。
【００７３】
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
【００７４】
＜その１：プロジェクタ＞
まず、この液晶パネルをライトバルブとして用いたプロジェクタについて説明する。図７は、このプロジェクタの構成を示す平面図である。この図に示すように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、内部に配置された３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離されて、各原色に対応するライトバルブとしての液晶パネル１００Ｒ、１００Ｂ及び１００Ｇに夫々導かれる。ここで、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。
【００７５】
液晶パネル１００Ｒ、１００Ｂ及び１００Ｇの構成は、上述した液晶パネル１００と同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号で夫々駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２において、Ｒ色及びＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン１１２０にカラー画像が投射されることとなる。
【００７６】
ここで、各液晶パネル１００Ｒ、１００Ｂ及び１００Ｇによる表示像について着目すると、液晶パネル１００Ｇによる表示像は、液晶パネル１００Ｒ、１００Ｂによる表示像に対して左右反転していることが必要となる。このため、水平走査方向は、液晶パネル１００Ｇと、液晶パネル１００Ｒ、１００Ｂとでは互いに逆方向の関係となる。なお、液晶パネル１００Ｒ、１００Ｂ及び１００Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００７７】
＜その２：モバイル型コンピュータ＞
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図８は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００の背面にバックライトを付加することにより構成されている。
【００７８】
＜その３：携帯電話＞
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図９は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６と共に、液晶パネル１００を備えるものである。この液晶パネル１００にも、必要に応じてその背面にバックライトが設けられる。
【００７９】
なお、電子機器としては、図７〜図９を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、各実施の形態の液晶装置、さらには電気光学装置が適用可能なのは言うまでもない。
【００８０】
【発明の効果】
以上説明したように本発明によれば、アクティブなイネーブル信号期間及びその近傍の期間においてクロック信号ＣＬＸ又はその反転信号ＣＬＸｉｎｖの論理状態を変化させないようにすることにより、画像信号に混入するノイズレベルを低減して縦ラインムラを抑制することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に係る電気光学装置を示す説明図。
【図２】図１中の液晶パネル１００の構成を示す斜視図。
【図３】図２のＡ−Ａ’線の断面図。
【図４】図１中のデータ線駆動回路１４０の具体的な構成を示す回路図。
【図５】各信号を示すタイミングチャート。
【図６】１クロックＣＬＫ期間に、４本のデータ線に時分割に画像信号を供給する場合のクロックＣＬＫとイネーブル信号ＥＮＢ１〜ＥＮＢ４を示すタイミングチャート。
【図７】本発明に係る電子機器を示す説明図。
【図８】本発明に係る電子機器を示す説明図。
【図９】本発明に係る電子機器を示す説明図。
【符号の説明】
１００…液晶パネル、１２０…駆動回路、１４０…データ線駆動回路、１５０…サンプリング回路、２００…タイミングジェネレータ、３００…画像信号処理回路。
【図１】
2004061632.tif 000003
【図２】
2004061632.tif 000004
【図３】
2004061632.tif 000005
【図４】
2004061632.tif 000006
【図５】
2004061632.tif 000007
【図６】
2004061632.tif 000008
【図７】
2004061632.tif 000009
【図８】
2004061632.tif 000010
【図９】
2004061632.tif 000011