(57)【要約】【課題】ＴＦＴのオフ特性不良を容易に、かつ、確実に検出する。【解決手段】各ＴＦＴ２０５に対して特性検査用のゲートオフ電圧期間を切換えて画像表示させることにより、ＴＦＴのオフ特性不良を有する場合には、オフ電圧期間の切換え時間および切換え位置において表示画像の輝度変化が生じる。例えば、ｎ−１画面目まではＴＦＴにゲートオン電圧を１回供給する通常動作（１パルス駆動）を行い、ｎ画面目以降はＴＦＴにゲートオン電圧を２回供給する素子特性検査動作（２パルス駆動）を行と、ノーマリホワイトモードではｎ−１画面目までに比べてｎ画面目以降で表示画面が暗くなるため、１画面の輝度変化によりＴＦＴのオフ特性不良を容易に、かつ確実に確認することができ、従来のように検査対象装置と比較対象装置とを共に点灯させて大掛かりな装置により時間をかけて輝度比較する必要がなくなる。【選択図】　図１
2004061782.tif 000002
【特許請求の範囲】
【請求項１】
複数の映像信号線と複数の制御信号線の各交叉部近傍毎に複数の絵素電極がそれぞれ設けられ、制御信号による各絵素電極駆動素子の駆動タイミング毎に映像信号を各絵素電極にそれぞれ供給して画像表示する液晶表示装置において、
各絵素電極駆動素子に供給される素子特性検査用の制御信号のオフ電圧期間を画面表示期間内で切換えて画像表示可能とする画像表示制御手段を有する液晶表示装置。
【請求項２】
前記画像表示制御手段は、複数の映像信号線から順次選択した映像信号線に映像信号を供給する映像信号線駆動手段と、複数の制御信号線から順次選択した制御信号線に制御信号を供給する制御信号線駆動手段とを有し、該制御信号駆動手段は、１垂直表示期間内に各制御信号線に対して絵素電極駆動素子をオン状態とするオン電圧信号を１回供給する通常動作および２回以上供給する素子特性検査動作を切換え可能なオン電圧信号発生手段を有する請求項１に記載の液晶表示装置。
【請求項３】
前記オン電圧信号発生手段に対して、オフ電圧期間切換制御信号を供給する切換制御信号発生手段を有し、該オン電圧信号発生手段は、該オフ電圧期間切換制御信号に基づいて、１垂直表示期間内に各制御信号線に対して制御信号のオン電圧を１回供給する通常動作と２回以上供給する素子特性検査動作とを切換える請求項２に記載の液晶表示装置。
【請求項４】
前記切換制御信号発生手段は、画面表示の少なくともｎ（ｎは自然数）フィールド期間毎に信号レベルを切り換える請求項３に記載の液晶表示装置。
【請求項５】
前記画像表示制御手段は、画面表示の１フィールド内で、１フィールド毎に同一表示ライン位置のタイミングで、各絵素電極駆動素子に供給される素子特性検査用の制御信号のオフ電圧期間を画面表示期間内で切換えて画像表示可能とする請求項１に記載の液晶表示装置。
【請求項６】
前記画像表示制御手段は、複数の映像信号線から順次選択した映像信号線に映像信号を供給する映像信号線駆動手段と、１垂直表示期間内に各制御信号線に対して絵素電極駆動素子をオン状態とするオン電圧信号を１回供給する通常動作および２回以上供給する素子特性検査動作を切換え可能なオン電圧信号発生手段を有し、複数の制御信号線から制御信号線を順次選択して制御信号を供給する制御信号線駆動手段と、該オン電圧信号発生手段に対して供給されるクロック信号を、素子特性検査動作時に間引くための制御信号を発生するクロック信号制御手段とを有する請求項５に記載の液晶表示装置。
【請求項７】
前記画面表示の１フィールド内において、制御信号のオフ電圧期間切換えライン位置は一箇所または複数箇所である請求項５に記載の液晶表示装置。
【請求項８】
前記制御信号のオフ電圧期間切換えライン位置において、２つの異なるオフ電圧期間の切換えをｍ（ｍは自然数）フィールド毎に逆方向に行う請求項５に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランジスタ特性を検出するための機能を搭載したアクティブマトリックス型液晶表示装置などの液晶表示装置に関する。
【０００２】
【従来の技術】
以下に、従来のアクティブマトリックス型液晶表示装置の構成について説明する。
【０００３】
図９は、従来のアクティブマトリックス型液晶表示装置の構成例を示すブロック図である。
【０００４】
このアクティブマトリックス型液晶表示装置１００は、表示画面を持つ液晶表示パネル２００と、映像信号を液晶表示パネル２００に供給するソースドライバ（制御信号線駆動手段）３００と、映像信号を液晶表示パネル２００に供給するタイミングを制御するゲートドライバ（制御信号線駆動手段）４００と、ソースドライバ３００およびゲートドライバ４００に対して制御信号を供給する制御ＩＣ５００とを備えている。
【０００５】
液晶表示パネル２００は、複数の絵素電極２０１がマトリクス状に配設されたガラス板などの透明絶縁性基板（以下、アクティブマトリクス基板と称する）と、一膜状の共通電極２０２が絵素電極２０１に対向して配設されたガラス板などの透明絶縁性基板（以下、対向基板と称する）との間に、液晶層ＬＣが挟持されている。
【０００６】
アクティブマトリクス基板は、複数のゲート信号線（制御信号線）２０３と複数のソース信号線（映像信号線）２０４とが互いに交叉して設けられ、各ゲート信号線２０３と各ソース信号線２０４との交叉部毎に、絵素を選択駆動する絵素電極駆動素子２０５と、各絵素電極駆動素子２０５を介してソース信号線２０４に接続された絵素電極２０１とが設けられている。
【０００７】
この絵素電極駆動素子２０５としては、アモルファスシリコンにより構成した薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｅｒ）や、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）素子などが挙げられる。
【０００８】
ソースドライバ３００は、スタートパルスＳＰをクロック信号ＣＬＫに同期させて順次遅延させたサンプリング信号を順次出力するＨシフトレジスタ３０１と、映像信号の各色成分であるＲＧＢ信号が供給されるＲＧＢ信号線３０２と、Ｈシフトレジスタ３０１からのサンプリング信号によって順次オンオフ制御されてＲＧＢ信号線３０２に供給される各色信号をそれぞれ出力する複数のサンプリングスイッチ（以下、サンプリングＳＷと称する）３０３と、サンプリングＳＷ３０３から出力される各色信号をそれぞれ一旦保持する複数のサンプリングコンデンサ３０４と、転送信号ＴＲＳによって制御されて各サンプリングコンデンサ３０４にそれぞれ保持された１水平表示期間分の各色信号を一斉に転送する複数の転送スイッチ３０５（以下、転送ＳＷと称する）と、各転送ＳＷ３０５から転送された各色信号をそれぞれ一旦保持する複数の転送コンデンサ３０６と、各転送コンデンサ３０６に保持された各色信号を増幅して複数のソース信号線２０４にそれぞれ出力する複数のオペアンプ３０７とを有している。
【０００９】
ゲートドライバ４００は、スタートパルス信号ＳＰＧをゲートクロック信号ＣＬＧに同期させて順次遅延させたゲート信号線選択信号を出力するＶシフトレジスタ４０１と、ゲート信号線選択信号により制御されて外部から供給されるゲートオン電圧（ＴＦＴをオン状態にする電圧）ＶＧＨをゲート信号線２０３に出力する複数の出力バッファ４０２とを有している。この出力バッファ４０２はゲート信号線２０３毎に設けられている。
【００１０】
制御ＩＣ５００は、シリアルパラレル変換回路５０１と、シリアルパラレル変換回路５０１からの制御信号によってゲートクロック信号ＣＬＧを発生させるＣＬＧ発生回路５０２とを有しており、スタートパルス信号ＳＰ、クロック信号ＣＬＫおよび転送信号ＴＲＳをソースドライバ３００に出力すると共に、スタートパルス信号ＳＰＧおよびゲートクロック信号ＣＬＧをゲートドライバ４００に出力する。
【００１１】
次に、このように構成された液晶表示装置１００の動作について説明する。
【００１２】
まず、ソースドライバ３００では、Ｈシフトレジスタ３０１から出力されるスタートパルス信号ＳＰをクロック信号ＣＬＫに同期させて順次遅延させたサンプリング信号に応じて、ＲＧＢ信号線３０２に供給されている１水平表示期間分の映像信号（各色成分）が、液晶表示パネル２００に表示すべき映像信号として各サンプリングＳＷ３０３にて順次サンプリングされる。このサンプリングされた映像信号の各色成分は、各サンプリングコンデンサ３０４に順次保持される。
【００１３】
このようにして１水平表示期間分の映像信号がサンプリングされると、次のサンプリング動作までの間に制御ＩＣ５００から出力される転送信号ＴＲＳによって各転送ＳＷ３０５がオン状態となり、１水平表示期間分の映像信号は、各サンプリングコンデンサ３０４から各転送ＳＷ３０５を介して各転送コンデンサ３０６にそれぞれ転送される。そして、各転送コンデンサ３０６に充電された各映像信号電圧は、各オペアンプ３０７によってそれぞれ増幅された後、各ソース信号線２０４にそれぞれ転送される。
【００１４】
一方、ゲートドライバ４００の出力バッファ４０２から各ゲート信号線２０３に順次出力される制御信号（ゲート制御信号のオンタイミング）によって、ゲート信号線２０３に接続される１ライン分（横一列）の複数のＴＦＴ２０５が一斉にオン状態となる。これによって、各ソース信号線２０４に出力された１水平表示期間分の映像信号は、それぞれ、各ＴＦＴ２０５を通して各絵素電極２０１に書き込まれる。
【００１５】
次に、ゲートドライバ４００から出力されるゲート制御信号の出力タイミングについて説明する。
【００１６】
図１０は、図９に示すゲートドライバ４００から出力される各ゲート制御信号の出力タイミングを示すタイミングチャートである。この例では、ゲート信号線が８ラインである場合について示している。
【００１７】
図１０に示すように、ゲートドライバ４００のＶシフトレジスタ４０１に、制御ＩＣ５００からのスタートパルス信号ＳＰＧが入力されると、所定周波数のゲートクロック信号ＣＬＧに同期して、液晶表示パネル２００の画面１行目（１ライン目）のゲート信号線２０３に対して一番上の出力バッファ４０２を通ってゲート制御信号Ｇ１（ゲートオンパルスｇ１１）が出力され、これによって画面１行目が表示される。さらに、所定周波数のゲートクロック信号ＣＬＧに同期して、画面２行目（２ライン目）のゲート信号線２０３に対して上から二番目の出力バッファ４０２からゲート制御信号Ｇ２（ゲートオンパルスｇ２１）が出力される。これがゲートクロック信号ＣＬＧの周期で繰り返されて、１垂直期間内で１画面が表示される。なお、出力バッファ４０２を通ってゲート信号線２０３に出力されるゲート制御信号Ｇ１〜Ｇ８において、ゲートオン電圧ＶＧＨが出力されるゲートオン期間（オン電圧期間）はＴ（ＯＮ）であり、ゲートオフ電圧ＧＮＤが出力されるゲートオフ期間（オフ電圧期間）はＣＬＧ１１クロック分Ｔ（１１）であり、これらが垂直同期信号ＶＤに同期して出力される。
【００１８】
【発明が解決しようとする課題】
従来の液晶表示装置１００において、絵素電極駆動素子として設けられているＴＦＴ２０５に特性不良がある場合には、同じ電圧レベルの映像信号を液晶パネル２００に印加しても、特性が正常なＴＦＴを有する液晶表示装置と比べて、画面表示に輝度差が生じる場合があった。
【００１９】
以下に、ＴＦＴ特性の不良により画面表示に生じる輝度差について説明する。
【００２０】
図１１は、従来の液晶表示装置１００の動作を説明するための信号波形図である。
【００２１】
図１１（ａ）は、ｎライン目のゲート信号線に出力される制御信号（ゲート制御信号）の信号波形図である。ゲートドライバ４００から出力されるゲート制御信号は、ゲートクロック信号ＣＬＧのハイレベル電圧によって画面表示期間（フィールド期間ＴＦ）の初めのオン電圧期間Ｔ（ＯＮ）にハイレベル電圧（ゲートオン電圧ＶＧＨ）となり、これによってＴＦＴ２０５のゲート電極（Ｇ）がオン状態となる。また、ゲート制御信号は、オン電圧期間Ｔ（ＯＮ）に続くオフ電圧期間Ｔ（１１）には、ゲートクロック信号ＣＬＧのローレベル電圧によってローレベル電圧（ゲートオフ電圧ＶＧＬ）となり、これによってＴＦＴ２０５のゲート電極（Ｇ）がオフ状態となる。
【００２２】
また、図１１（ｂ）はソースドライバ３００から出力される映像信号の信号波形図である。ソースドライバ３００から出力される映像信号は、ハイレベル電圧ＶＳ＋とローレベル電圧ＶＳ−とが１水平表示期間毎に交互に出力されている。
【００２３】
また、図１１（ｃ）は正常なＴＦＴのドレインへの出力信号波形図である。ＴＦＴ特性が正常な液晶表示装置（良品）では、ゲート制御信号がハイレベル電圧（ゲートオン電圧ＶＧＨ）であるタイミングで、正常なＴＦＴを介して、ソースドライバ３００から出力される映像信号のハイレベル電圧ＶＳ＋とローレベル電圧ＶＳ−とが１フィールド（ＴＦ）期間毎に交互に絵素電極２０１に書き込まれる。そして、ゲート制御信号がローレベル電圧（ゲートオフ電圧ＶＧＬ）である期間、絵素電極２０１に書き込まれた電圧が保持される。
【００２４】
また、図１１（ｄ）は特性不良のＴＦＴのドレインへの出力信号波形図である。ＴＦＴ特性が不良な液晶表示装置（不良品）では、ゲート制御信号がハイレベル電圧（ゲートオン電圧ＶＧＨ）であるタイミングで、特性不良のＴＦＴを介して、ソースドライバ３００から出力される映像信号のハイレベル電圧ＶＳ＋とローレベル電圧ＶＳ−とが１フィールド（ＴＦ）期間毎に交互に絵素電極２０１に書き込まれる。そして、ゲート制御信号がローレベル電圧（ゲートオフ電圧ＶＧＬ）である期間、絵素電極２０１に書き込まれた電圧が保持される。
【００２５】
図１２は、ＴＦＴのゲート電極に印加される電圧ＶＧとソース電極・ドレイン電極間に流れる電流ＩＤＳとの関係（ＴＦＴ特性）を示すグラフである。この図１２において、実線は正常なＴＦＴ特性を示し、点線はオフ特性（ＯＦＦ特性）が不良なＴＦＴ特性を示している。
【００２６】
この図１２に示すように、オフ特性不良を有するＴＦＴ（不良品）では、正常な特性を有するＴＦＴ（良品）に比べて、ゲート電極にゲートオフ電圧（ＴＦＴをオフ状態にする電位）が印加されたときにソース電極・ドレイン電極間に流れる電流ＩＤＳが多くなっている。
【００２７】
上記図１１（ａ）に示すように、第１フィールド（ＴＦ１）でｎライン目のゲート信号線２０３にゲートドライバ４００からゲートオン電圧ＶＧＨが供給されると、このゲート信号線２０３にゲート電極（Ｇ）が接続されたＴＦＴ２０５はオン状態となり、図１１（ｂ）および図１１（ｃ）に示すように、ソースドライバ３００から供給されている映像信号のハイレベル電圧Ｖｓ＋がＴＦＴ２０５のソース電極（Ｓ）およびドレイン電極（Ｄ）を介して絵素電極２０１に書き込まれる。
【００２８】
次に、図１１（ａ）に示すように、ゲート信号線２０３にゲートオフ電圧ＶＧＬが供給されてＴＦＴ２０５がオフ状態になると、図１１（ｃ）および図１１（ｄ）に示すように、ＴＦＴ２０５のゲート電極（Ｇ）とドレイン電極（Ｄ）間の寄生容量ＣｇｄによってΔＶ０だけドレイン電極（Ｄ）への出力電圧が降下する。
【００２９】
絵素電極２０１は、次のフィールド（ＴＦ２）でゲートオン電圧ＶＧＨが供給されるまで、絵素電位（ドレイン電位）（Ｖｓ＋）−（ΔＶ０）を保持しようとするが、図１２のＴＦＴ特性に示すように、ゲート電極にゲートオフ電圧（ＴＦＴ−オフ電位）が印加されている場合でも、ソース電極・ドレイン電極間に流れる電流ＩＤＳは完全に０（ゼロ）Ａとはならないため、液晶層ＬＣに蓄積された電荷はＴＦＴ２０５がオフ状態である期間にＴＦＴ２０５を介して放電される。このため、ＴＦＴ特性が正常な液晶表示装置では、第２フィールド（ＴＦ２）でゲートオン電圧ＶＧＨが供給されてＴＦＴがオン状態になるまでの間に、絵素電位（ドレイン電位）はΔＶ１だけ電圧降下して、（Ｖｓ＋）−（ΔＶ０）−（ΔＶ１）となる。
【００３０】
一方、対向電極は、対向電極駆動回路ＣＯＭによって所定の対向電位ＶＣＯＭに設定されており、絵素電極２０１と対向電極との間に挟持されている液晶層（液晶組成物）ＬＣは、絵素電位（Ｖｓ＋）−（ΔＶ０）−（ΔＶ１）と対向電位ＶＣＯＭとの電位差に応じて配向状態が変化し、画像が表示される。
【００３１】
同様に、図１１（ａ）に示すように、第２フィールド（ＴＦ２）でｎライン目のゲート信号線２０３にゲートドライバ４００からゲートオン電圧ＶＧＨが供給されると、このゲート信号線２０３にゲート電極（Ｇ）が接続されたＴＦＴ２０５はオン状態となり、図１１（ｂ）および図１１（ｃ）に示すように、ソースドライバ３００から供給されている映像信号のハイレベル電圧Ｖｓ−がＴＦＴ２０５のソース電極（Ｓ）およびドレイン電極（Ｄ）を介して絵素電極２０１に書き込まれる。
【００３２】
次に、図１１（ａ）に示すように、ゲート信号線２０３にゲートオフ電圧ＶＧＬが供給されてＴＦＴ２０５がオフ状態になると、図１１（ｃ）および図１１（ｄ）に示すように、ＴＦＴ２０５のゲート電極（Ｇ）とドレイン電極（Ｄ）間の寄生容量ＣｇｄによってΔＶ０だけドレイン電極（Ｄ）への出力電圧が降下する。
【００３３】
絵素電極２０１は、次のフィールド（ＴＦ３）でゲートオン電圧ＶＧＨが供給されるまで、絵素電位（ドレイン電位）（Ｖｓ−）−（ΔＶ０）を保持しようとするが、図１２のＴＦＴ特性に示すように、ゲート電極にゲートオフ電圧（ＴＦＴ−オフ電位）が印加されている場合でも、ソース電極・ドレイン電極間に流れる電流ＩＤＳは完全に０（ゼロ）Ａとはならないため、液晶層ＬＣに蓄積された電荷はＴＦＴ２０５がオフ状態である期間にＴＦＴ２０５を介して充電される。このため、正常なＴＦＴ特性を有する液晶表示装置では、第３フィールド（ＴＦ３）でゲートオン電圧ＶＧＨが供給されてＴＦＴがオン状態になるまでの間に、絵素電位（ドレイン電位）はΔＶ１だけ電圧上昇して、（Ｖｓ−）−（ΔＶ０）＋（ΔＶ１）となる。
【００３４】
絵素電極２０１と対向電極との間に挟持されている液晶層（液晶組成物）ＬＣは、絵素電位（Ｖｓ−）−（ΔＶ０）＋（ΔＶ１）と対向電位ＶＣＯＭとの電位差に応じて配向状態が変化し、画像が表示される。このようにして、第１フィールドと第２フィールドとで液晶層に印加される電圧が対向電位に対して反転され、交流駆動される。
【００３５】
ところで、正常なＴＦＴ特性を有する液晶表示装置では、図１２に実線で示すように、ゲートオフ電圧（ＴＦＴ−オフ電位）印加時にＴＦＴのソース電極・ドレイン電極間に流れる電流ＩＤＳが少ないため、ΔＶ１は（ＶＳ＋）−（ＶＣＯＭ）と比べて０（ゼロ）に近い。
【００３６】
これに対して、ＴＦＴのオフ特性不良を有する液晶表示装置では、図１２に点線で示すように、ゲートオフ電圧（ＴＦＴ−オフ電位）印加時にＴＦＴのソース電極・ドレイン電極間に流れる電流ＩＤＳが多いため、ＴＦＴがオフ状態のときに電荷を保持する特性が悪い。このため、図１１（ｄ）に示すように、第１フィールド（ＴＦ１）ではＴＦＴがオフ状態である期間に電圧降下ΔＶ２が生じ、第２フィールド（ＴＦ２）ではＴＦＴがオフ状態である期間に電圧上昇ΔＶ２が生じる。
【００３７】
従って、ＴＦＴのオフ特性不良を有する液晶表示装置では、正常なＴＦＴ特性を有する液晶表示装置に比べて、同じ電圧レベルの映像信号を液晶パネル２００に印加しても、例えばノーマリホワイトモードの場合、明るく表示される。
【００３８】
このように、ＴＦＴのオフ特性がシフトした液晶表示装置を検査する場合、従来の検査方法では、液晶層ＬＣに印加される映像信号の電圧レベルを固定値として、良品（正常なＴＦＴ特性を有する液晶表示装置）の輝度を決めて、検査対象の液晶表示装置の輝度を測定することにより、良品の輝度と比較して、良品であるか不良品であるかを判定している。この場合、検査対象の液晶表示装置の輝度を測定する時間が必要となり、処理スピードの低下の大きな要因になっていた。
【００３９】
また、良品の液晶表示装置を点灯させて、検査対象の液晶表示装置と比較することによって、良品であるか不良品であるかを判定する検査方法も用いられている。この場合には、検査対象の液晶表示装置と比較される良品の液晶表示装置を点灯させる必要があるため、検査装置が大きくなり、良品の液晶表示装置を駆動させるための駆動回路も必要となるため、コストアップにつながっていた。
【００４０】
さらに、従来の液晶表示装置におけるＴＦＴ特性の検査方法では、液晶表示装置が検査されて出荷された後に、その液晶表示装置が使用された各種製品が完成するまでの工程や運搬時に、静電気などによってＴＦＴ特性がわずかにシフトする場合があり、極端なＴＦＴ特性ずれの場合には不良品を判定することができても、わずかなＴＦＴ特性ずれの場合には不良品判定が困難であり、検出されない場合があった。
【００４１】
本発明は、上記従来の課題を解決するためのものであり、ＴＦＴのオフ特性不良を容易かつ確実に検出することができる液晶表示装置を提供することを目的とする。
【００４２】
【課題を解決するするための手段】
本発明の液晶表示装置は、複数の映像信号線と複数の制御信号線の各交叉部近傍毎に複数の絵素電極がそれぞれ設けられ、制御信号による各絵素電極駆動素子の駆動タイミング毎に映像信号を各絵素電極にそれぞれ供給して画像表示する液晶表示装置において、各絵素電極駆動素子に供給される素子特性検査用の制御信号のオフ電圧期間を画面表示期間内で切換えて画像表示可能とする画像表示制御手段を有し、そのことにより上記目的が達成される。
【００４３】
好ましくは、画像表示制御手段は、複数の映像信号線から順次選択した映像信号線に映像信号を供給する映像信号線駆動手段と、複数の制御信号線から順次選択した制御信号線に制御信号を供給する制御信号線駆動手段とを有し、該制御信号駆動手段は、１垂直表示期間内に各制御信号線に対して絵素電極駆動素子をオン状態とするオン電圧信号を１回供給する通常動作および２回以上供給する素子特性検査動作を切換え可能なオン電圧信号発生手段を有する。
【００４４】
好ましくは、前記オン電圧信号発生手段に対して、オフ電圧期間切換制御信号を供給する切換制御信号発生手段を有し、該オン電圧信号発生手段は、該オフ電圧期間切換制御信号に基づいて、１垂直表示期間内に各制御信号線に対して制御信号のオン電圧を１回供給する通常動作と２回以上供給する素子特性検査動作とを切換える。
【００４５】
好ましくは、前記切換制御信号発生手段は、画面表示の少なくともｎ（ｎは自然数）フィールド期間毎に信号レベルを切り換える。
【００４６】
好ましくは、前記画像表示制御手段は、画面表示の１フィールド内で、１フィールド毎に同一表示ライン位置のタイミングで、各絵素電極駆動素子に供給される素子特性検査用の制御信号のオフ電圧期間を画面表示期間内で切換えて画像表示可能とする画像表示制御手段を有する。
【００４７】
好ましくは、前記画像表示制御手段は、複数の映像信号線から順次選択した映像信号線に映像信号を供給する映像信号線駆動手段と、１垂直表示期間内に各制御信号線に対して絵素電極駆動素子をオン状態とするオン電圧信号を１回供給する通常動作および２回以上供給する素子特性検査動作を切換え可能なオン電圧信号発生手段を有し、複数の制御信号線から制御信号線を順次選択して制御信号を供給する制御信号線駆動手段と、該オン電圧信号発生手段に対して供給されるクロック信号を、素子特性検査動作時に間引くための制御信号を発生するクロック信号制御手段とを有する。
【００４８】
好ましくは、前記画面表示の１フィールド内において、制御信号のオフ電圧期間切換えライン位置は一箇所または複数箇所である。
【００４９】
好ましくは、前記制御信号のオフ電圧期間切換えライン位置において、２つの異なるオフ電圧期間の切換えをｍ（ｍは自然数）フィールド毎に逆方向に行う。
【００５０】
以下に、本発明の作用について説明する。
【００５１】
本発明にあっては、各絵素電極駆動素子（トランジスタ）に対して、素子特性検査用の制御信号のオフ電圧期間を画面表示期間内で切換えて画像表示させる。素子特性不良を有する液晶表示装置では、例えばノーマリホワイトモードの場合にはオフ電圧期間が短くなると表示画像が明るくなるため、オフ電圧期間の切換え時間や切換え位置において表示画像の明るさに変化が生じる。従って、１画面の輝度変化により、わずかな素子特性のシフトによる不良品でも、容易に、かつ、確実に検出することが可能となる。従来のように、良品の液晶表示装置と輝度を比較する必要がなく、また、液晶表示装置の表示画面の明るさを測定する必要がなくなるため、素子特性の良否検査作業が簡単になり、作業効率を向上させることができる。また、従来のように、検査対象の液晶表示装置と比較される良品の液晶表示装置とを共に点灯させ、大掛かりな検査装置によって時間をかけて輝度を比較する必要もなくなる。
【００５２】
オフ電圧期間は、１垂直表示期間内に各制御信号線（ゲート信号線）に対して、絵素電極駆動素子をオン状態とするためのオン電圧（ゲートオン電圧）を２回以上供給して、各制御信号線に連続したオフ電圧期間（例えば第１のオフ電圧期間と第２のオフ電圧期間）を生じさせることによって、１画面表示期間内で切換えることができる。
【００５３】
また、オフ電圧期間の切換えは、切換制御信号（ＰＷ）の信号レベルを切換えることによって制御することができ、例えば、ｎフィールド期間の間、切換制御信号をハイレベルとすることによって、１垂直表示期間内に２回以上のオフ電圧期間を設ける素子特性検査動作を行うことができる。また、制御信号線に出力される制御信号のオフ電圧期間をｎフィールド目から切換えることによって、ｎ−１画面までとｎ画面目以降とで表示画面の明るさに変化が生じるため、素子特性の良否判定を容易に、かつ、確実に行うことが可能となる。
【００５４】
例えば、液晶表示装置の制御ＩＣ内部に、１垂直表示期間内に各制御信号線に対して絵素電極駆動素子をオン状態とするオン電圧信号を１回供給する通常動作と、２回以上供給する素子特性検査動作の切換えタイミングを制御可能な切換制御信号（ＰＷ信号）発生手段を設けてオフ電圧期間を切換えることによって、液晶表示装置として製品に組み込んだ後の静電気などによる素子特性の良否判定についても、容易に、かつ、確実に行うことが可能となる。
【００５５】
また、切換制御信号のハイレベルとローレベルとをｎフィールド期間毎に切換えることによって、１垂直表示期間内に１回のオフ電圧期間を設ける通常動作と、２回以上のオフ電圧期間を設ける素子特性検査動作とを交互に行ってもよい。この場合、素子特性不良を有する液晶表示装置では、ｎフィールド毎に表示画面の明るさが変化してフリッカのように見えるため、素子特性の良否判定を容易に、かつ、確実に行うことが可能となる。
【００５６】
さらに、制御信号線駆動回路（ゲートドライバ）に供給されるクロック信号（ＣＬＧ）を間引き、制御信号線に出力される制御信号のオフ電圧期間を１画面の途中で切換えることにより、素子特性不良を有する液晶表示装置では、画面上部と画面下部との輝度差によって素子特性の良否判定を容易に、かつ、確実に行うことができる。また、１画面内で素子特性不良を検出することが可能となるため、制御信号のオフ電圧期間をｎフィールド期間またはｎフィールド毎に切換える場合に比べて、短時間で素子特性の良否を判定することができる。この場合、オフ電圧期間の切換え方向をｍフィールド毎に逆方向にすることによって、画面上部と画面下部とで素子特性が異なり、異なるオフ電圧期間に対して電圧降下または電圧上昇が同じになるオフ特性不良を有する場合においても、素子特性の良否判定を容易に、かつ、確実に行うことが可能となる。
【００５７】
さらに、表示画面上の所定ライン（例えば４ライン）毎に制御信号のオフ電圧期間を切換えることによって、素子特性不良を有する液晶表示装置では、１画面内で所定ライン毎に表示の明るさが変化し、それが横縞状の模様となって現れるため、その横縞状の模様を確認するだけで、素子特性の良否判定を容易に、かつ、確実に行うことが可能となる。
【００５８】
【発明実施の形態】
以下に、本発明の実施の形態について、図面を参照しながら説明する。
【００５９】
（実施形態１）
図１は、本発明の一実施形態である液晶表示装置の要部構成を示すブロック図である。なお、図９に示す従来の液晶表示装置と同様の機能を有する部材については、同じ符号を付してその説明を省略する。
【００６０】
この液晶表示装置１０は、画像表示手段としての液晶パネル２００と、複数の映像信号線２０３から一つの映像信号線２０３を順次選択して映像信号の各色信号を供給する映像信号線駆動手段としてのソースドライバ３００と、複数のゲート信号線２０３から一つのゲート信号線２０３を順次選択してゲート制御信号を供給する制御信号線駆動手段としてのゲートドライバ１２と、切換制御信号発生手段を含む制御ＩＣ１１とを有している。
【００６１】
上記切換制御信号発生手段、ソースドライバ３００およびゲートドライバ１２により構成される画像表示制御手段は、各絵素電極駆動素子としてのＴＦＴ２０５に対して素子特性検査用の制御信号のオフ電圧期間（ゲートオフ電圧ＶＧＬの供給期間）を切換えて、液晶パネル２００にて画像表示させる。切換え間隔は、例えば画面表示のｎフィールド期間（ｎは自然数）である。
【００６２】
制御ＩＣ１１のシリアルパラレル変換回路５０１は、切換制御信号発生手段を含んでおり、入力されるシリアル信号ＳＩに応じて、切換制御信号として２パルス信号発生信号ＰＷ（以下、ＰＷ信号と称する）を発生する。
【００６３】
制御ＩＣ１１から供給されるＰＷ信号は、ゲートドライバ１２のＶシフトレジスタ４０１に供給され、ＰＷ信号に基づいて、１垂直表示期間内にゲート信号線２０３にゲートオン電圧ＶＧＨを１回供給する通常駆動動作（１パルス駆動）と、２回以上（本実施形態では２回）供給する素子特性検査動作（２パルス駆動）とを切換えるようになっている。
【００６４】
次に、このように構成された液晶表示装置１０の動作について、説明する。
【００６５】
図２は、図１のゲートドライバ１２の駆動タイミングと１表示画面毎のゲートオフ期間（オフ電圧期間）の分布を示す図である。
【００６６】
図１および図２に示すように、ゲートドライバ１２のＶシフトレジスタ４０１にスタートパルス信号ＳＰＧが入力されると、Ｖシフトレジスタ４０１は、スタートパルス信号ＳＰＧをゲートクロック信号ＣＬＧに同期して順次遅延させるように選択的にパルス信号を出力する。そして、パルス信号の出力により、まず第１ライン目のゲート信号線２０３用のバッファ回路４０２から最終ライン目のゲート信号線２０３用のバッファ回路４０２まで順次動作し、複数のゲート信号線２０３に順次、ゲートオン電圧ＶＧＨが印加され、１画面の表示が行われる。
【００６７】
図２に示すｎ−１画面（ｎ−１フィールド期間）までは、制御ＩＣ１１に入力されるシリアル信号ＳＩがシリアルパラレル変換回路５０１からローレベルのＰＷ信号として出力される。このときには、１垂直表示期間に、Ｖシフトレジスタ４０１から出力バッファ４０２を通って１ライン目のゲート信号線２０３から最終ラインのゲート信号線２０３までゲートオン電圧ＶＧＨが順次供給される通常動作（１パルス駆動）が行われる。従って、ｎ−１画面までは、ゲート信号線２０３を介してＴＦＴ２０５のゲート電圧（制御端子Ｇ）に、１パルス（Ｔ（ＯＮ））のゲートオン電圧ＶＧＨが印加され、１１クロック分（Ｔ（１１））のゲートオフ電圧ＶＧＬが印加される。
【００６８】
次に、シリアル信号ＳＩが切り替わると、制御ＩＣ１１からのＰＷ信号が、表示画面のｎ−１画面（ｎ−１フィールド期間）とｎ画面（ｎフィールド期間）との間で、ローレベル電圧からハイレベル電圧に切換わる。これによって、Ｖシフトレジスタ４０１から出力バッファ４０２を通って１ライン目のゲート信号線２０３から最終ラインのゲート信号線２０３まで、ゲートオン電圧ＶＧＨが順次供給されると共に、各ゲートオン電圧ＶＧＨが供給されてからゲートクロック信号ＣＬＧ（ＣＬＧ１）の１クロック後に再度ゲートオン電圧ＶＧＨが供給される素子特性検査動作（２パルス駆動）が行われる。従って、ｎ画面からは、ゲート信号線２０３を介してＴＦＴ２０５のゲート電圧（制御端子Ｇ）に、１パルス（Ｔ（ＯＮ））のゲートオン電圧ＶＧＨが印加され、１クロック分（Ｔ（１））のゲートオフ電圧ＶＧＬが印加された後に、続いて、１パルス（Ｔ（ＯＮ））のゲートオン電圧ＶＧＨが印加され、９クロック分（Ｔ（９））のゲートオフ電圧ＶＧＬが印加される。
【００６９】
上記２パルス駆動時に、１クロック期間を開けて再度ゲートオン電圧ＶＧＨを出力する理由は、ソースドライバ３００からの出力信号がゲートクロック信号ＣＬＧと同期して１水平表示期間毎に極性反転されているため、１回目のゲートオン電圧ＶＧＨ印加時と、２回目のゲートオン電圧ＶＧＨ印加時とで、同一極性のソース信号がＴＦＴ２０５を介して絵素電極２０１に供給されるようにするためである。
【００７０】
次に、以上のように駆動される本実施形態の液晶表示装置１０において、ＴＦＴのオフ特性が正常であるか、または特性不良を有しているかを判定する方法について、図１、図２、図３、図１１および図１２を用いて説明する。
【００７１】
図３（ａ）は、本実施形態の液晶表示装置１０において、２パルス駆動時にゲート信号線２０３に出力される制御信号（ゲート制御信号）の信号波形図であり、図３（ｂ）はソースドライバ３００から出力される映像信号（ソース信号）の信号波形図である。また、図３（ｃ）は正常なＴＦＴのドレインへの出力信号波形図であり、図３（ｄ）はオフ特性不良のＴＦＴのドレインへの出力信号波形図である。
【００７２】
図３（ｂ）および図１１（ｂ）に示すように、ＴＦＴのオフ特性検査において入力されるソース信号は、同一振幅で１Ｈ（水平表示期間）毎に極性反転されると共に１Ｖ（垂直表示期間）毎に極性反転される固定パターンの信号とすることができ、１パルス駆動時および２パルス駆動時とも、同じ電圧をＴＦＴがオン状態のときにＴＦＴのドレイン電極（Ｄ）を介して絵素電極２０１に供給することができる。
【００７３】
画面表示期間のｎ−１画面目までは１パルス駆動が行われ、１垂直表示期間内にゲートオン電圧ＶＧＨが各ゲート信号線２０３に順次１回ずつ供給される。この１パルス駆動の１フィールド目（ＴＦ１）にＴＦＴ２０５がオン状態になると、図１１（ｃ）および図１１（ｄ）に示すように、正常なＴＦＴ特性を有する良品の液晶表示装置およびＴＦＴがオフ特性不良を有する不良品の液晶表示装置ともに、ＴＦＴ２０５のオン電圧期間Ｔ（ＯＮ）において、ドレイン電極（Ｄ）にソースドライバ３００から出力されるソース信号がＶＳ＋まで充電される。そして、ＴＦＴ２０５がオン状態からオフ状態に変わる瞬間に、ＴＦＴ２０５のドレイン電極（Ｄ）とゲート電極（Ｄ）との間の寄生容量Ｃｇｄによって、ドレイン電極の電位はΔＶ０だけ下がり、ＴＦＴ２０５のオフ直後にはドレイン電位は（ΔＶＳ＋）−（ΔＶ０）となる。
【００７４】
ＴＦＴ２０５がオフ状態になってから、次のフィールド（ＴＦ２）でＴＦＴ２０５が再度オン状態になるまでのオフ電圧期間Ｔ（１１）では、図１２に実線で示すＴＦＴ特性のように、ＴＦＴのゲート電極（Ｇ）にゲートオフ電圧ＶＧＬが供給されていてもソース電極（Ｓ）・ドレイン電極（Ｄ）間に若干のＩＤＳ電流が流れるため、完全にオフ状態とはならない。このため、図１１（ｃ）に示すように、このオフ電圧期間にドレイン電極の電位はΔＶ１だけ下がり、次のフィールド（ＴＦ２）でＴＦＴ２０５がオン状態になる直前のドレイン電位は（ΔＶＳ＋）−（ΔＶ０）−（ΔＶ１）となる。ただし、ＴＦＴのオフ特性が正常である場合には、ΔＶ１は、ほとんど０に近い電圧である。
【００７５】
一方、ＴＦＴがオフ特性不良を有する液晶表示装置では、図１２に点線で示すＴＦＴ特性のように、ＴＦＴのゲート電極（Ｇ）にゲートオフ電圧ＶＧＬが供給されているときにソース電極（Ｓ）・ドレイン電極（Ｄ）間に流れるＩＤＳ電流が正常なＴＦＴ特性（実線）よりも大きくなるため、図１１（ｄ）に示すように、上記オフ電圧期間にドレイン電極の電位はΔＶ２だけ下がり、次のフィールド（ＴＦ２）でＴＦＴ２０５がオン状態になる直前のドレイン電位は（ΔＶＳ＋）−（ΔＶ０）−（ΔＶ２）となる。
【００７６】
次に、２フィールド目（ＴＦ２）にＴＦＴ２０５がオン状態になると、図１１（ｃ）および図１１（ｄ）に示すように、正常なＴＦＴ特性を有する良品の液晶表示装置およびＴＦＴのオフ特性不良を有する不良品の液晶表示装置ともに、ＴＦＴ２０５のオン電圧期間Ｔ（ＯＮ）において、ドレイン電極（Ｄ）にソースドライバ３００から出力されるソース信号がＶＳ−まで充電される。そして、ＴＦＴ２０５がオン状態からオフ状態に変わる瞬間に、ＴＦＴ２０５のドレイン電極（Ｄ）とゲート電極（Ｄ）との間の寄生容量Ｃｇｄによって、ドレイン電極の電位はΔＶ０だけ下がり、ＴＦＴ２０５のオフ直後にはドレイン電位は（ΔＶＳ−）−（ΔＶ０）となる。
【００７７】
ＴＦＴ２０５がオフ状態になってから、次のフィールド（ＴＦ３）でＴＦＴ２０５が再度オン状態になるまでのオフ電圧期間Ｔ（１１）では、図１１（ｃ）に示すように、ドレイン電極の電位はΔＶ１だけ上がり、次のフィールド（ＴＦ３）でＴＦＴ２０５がオン状態になる直前のドレイン電位は（ΔＶＳ−）−（ΔＶ０）＋（ΔＶ１）となる。ただし、ＴＦＴのオフ特性が正常である場合には、ΔＶ１は、ほとんど０に近い電圧である。
【００７８】
一方、ＴＦＴがオフ特性不良を有する液晶表示装置では、図１１（ｄ）に示すように、上記オフ電圧期間にドレイン電極の電位はΔＶ２だけ上がり、次のフィールド（ＴＦ３）でＴＦＴ２０５がオン状態になる直前のドレイン電位は（ΔＶＳ−）−（ΔＶ０）＋（ΔＶ２）となる。
【００７９】
従って、ＴＦＴがオフ特性不良を有する液晶表示装置においては、正常なＴＦＴ特性を有する液晶表示装置に比べて、ＴＦＴ２０３のドレイン電極を介して絵素電極に印加される電圧がΔＶ２−ΔＶ１だけ低くなり、例えばノーマリホワイトモードでは、表示画面の輝度が明るくなる。
【００８０】
次に、画面表示期間のｎ画面目のスタート時に、制御ＩＣ１１に２パルス信号を発生させるＳＩ信号が入力されると、制御ＩＣ１１からゲートドレイン１２に供給される２パルス信号発生信号ＰＷがアクティブ（ローレベルからハイレベル）となり、ｎ画面目から、１垂直表示期間内にゲートオン電圧ＶＧＨが各ゲート信号線に２回供給される２パルス駆動に切換る。
【００８１】
これによって、図３（ａ）に示すように、ＴＦＴ２０５のオフ電圧期間は１垂直表示期間内で各ゲート信号線２０３に対して２回発生することになり、第１のオフ電圧期間は、ほぼ１クロック期間Ｔ（１）となり、第２のオフ電圧期間は、ほぼ９クロック期間Ｔ（９）となる。このようなオフ電圧期間が各ゲート信号線Ｇ１〜Ｇ８まで、１クロックずつ遅れて発生し、第１のオフ電圧期間がＴ（１）、第２のオフ電圧期間がＴ（９）の画面表示期間となる。
【００８２】
第１のオフ電圧期間では、期間が１クロックと短いため、ドレイン電極（Ｄ）の電位変化は、人間の目では表示画面の輝度変化として検知することができない。
【００８３】
ＴＦＴ特性が正常な液晶表示装置では、図３（ｃ）に示すように、第１フィールド（ＴＦ１）の第２オフ電圧期間において、次のフィールド（ＴＦ２）でＴＦＴ２０５がオン状態になる直前のドレイン電位は（ΔＶＳ＋）−（ΔＶ０）−（ΔＶ１−ｖａ）となり、図１１（ｃ）に示す１パルス駆動時に比べて、オフ電圧期間が短い分、ｖａだけ電位が高くなる。また、次のフィールド（ＴＦ２）では、第２のオフ電圧期間に、次のフィールド（ＴＦ３）でＴＦＴ２０５がオン状態になる直前のドレイン電位は（ΔＶＳ−）−（ΔＶ０）＋（ΔＶ１−ｖａ）となり、図１１（ｃ）に示す１パルス駆動時に比べて、オフ電圧期間が短い分、ｖａだけ電位が低くなる。ここで、ｖａの電圧値は、１パルス駆動時のオフ電圧期間Ｔ（１１）と２パルス駆動時の第２のオフ電圧期間Ｔ（９）の時間差Ｔ（２）に生じるドレイン電極からの放電量である。
【００８４】
図１２に実線で示す正常なＴＦＴ特性より、ゲート電極（Ｇ）のゲートオフ電圧（例えばゲートオフ電圧ＶＧＬ＝−１０Ｖ）が印加されているときに放電される電流は１．０Ｅ−１４（Ａ）となり、Ｔ（２）の期間に放電される量としては極微量である。よって、ｖａ電圧はほとんど０（ゼロ）に近い値となるため、１パルス駆動から２パルス駆動に切換えても、表示画面としては、ほとんど輝度変化が生じることはない。また、液晶表示装置の設計においても、Ｔ（２）のオフ電圧期間で輝度変化が認識されるようでは、液晶表示装置としての表示品位が不十分であるため、Ｔ（２）のオフ電圧期間では輝度変化を生じさせないように設計を行っている。
【００８５】
一方、ＴＦＴのオフ特性が不良な液晶表示装置では、図３（ｄ）に示すように、第１フィールド（ＴＦ１）の第２オフ電圧期間において、次のフィールド（ＴＦ２）でＴＦＴ２０５がオン状態になる直前のドレイン電位は（ΔＶＳ＋）−（ΔＶ０）−（ΔＶ２−ｖｂ）となり、図１１（ｄ）に示す１パルス駆動時に比べて、オフ電圧期間が短い分、ｖｂだけ電位が高くなる。また、次のフィールド（ＴＦ２）では、第２のオフ電圧期間に、次のフィールド（ＴＦ３）でＴＦＴ２０５がオン状態になる直前のドレイン電位は（ΔＶＳ−）−（ΔＶ０）＋（ΔＶ２−ｖｂ）となり、図１１（ｄ）に示す１パルス駆動時に比べて、オフ電圧期間が短い分、ｖｂだけ電位が低くなる。ここで、ｖｂの電圧値は、１パルス駆動時のオフ電圧期間Ｔ（１１）と２パルス駆動時の第２のオフ電圧期間Ｔ（９）の時間差Ｔ（２）に生じるドレイン電極からの放電量である。
【００８６】
図１２に点線で示すＴＦＴのオフ不良特性により、ゲート電極（Ｇ）のゲートオフ電圧（例えばゲートオフ電圧ＶＧＬ＝−１０Ｖ）が印加されているときに放電される電流は１．０Ｅ−１３（Ａ）となり、正常なＴＦＴ特性と比べて１０倍多く放電電流が流れることになる。また、Ｔ（２）の期間に放電される量としても正常なＴＦＴ特性に比べて１０倍多くなる。よって、ｖｂ電圧は、表示画面の輝度を変化させるために充分な値となり、１パルス駆動から２パルス駆動に切換えた場合に、表示画面に輝度変化が生じる。
【００８７】
このように、Ｔ（２）のオフ電圧期間で輝度変化が認識されないようであれば、液晶表示装置として正常であり、輝度変化が生じるようであれば不良な液晶表示装置として検出することができる。
【００８８】
従って、ＴＦＴのオフ特性に不良を有する場合には、１パルス駆動から２パルスに切換えて、図２に示すように、ｎ−１画面目までとｎ画面以降とでＴＦＴがオフ状態となる時間（オフ電圧印加期間）に差が生じると、例えば１パルス駆動時のオフ期間Ｔ（１１）と、２パルス駆動時における人間の目で感知可能な第２オフ期間Ｔ（９）との差、Ｔ（２）によって、ＴＦＴのオフ時に絵素電極２０１からＴＦＴ２０５を介して放電（または充電）される電荷量の差が生じる。ＴＦＴがオフ状態となる期間が短い２パルス駆動時の方が、絵素電極２０１からＴＦＴ２０５を介して放電（または充電）される電荷量が少なくなり、液晶層ＬＣへの印加電圧の減少が少なくなる。従って、例えばノーマリホワイトモードでは、ＴＦＴのオフ期間が短いｎ画面以降の画面の方が、ｎ−１画面目までに比べて表示画面が暗くなる。
【００８９】
以上のように、本実施形態によれば、ＴＦＴのオフ特性不良を有する液晶表示装置においては、画面表示のｎ−１画面目までとｎ画面以降とで、表示画面の明るさに差が生じ、ＴＦＴ特性が正常な液晶表示装置においては、画面表示のｎ−１画面目までとｎ画面以降とで、表示画面の明るさに差が生じないため、ＴＦＴのオフ特性不良を有する液晶表示装置を、１画面の輝度変化により容易に、かつ、確実に検出することができる。
【００９０】
このように、ｎ−１画面目までとｎ画面目とで１パルス駆動と２パルス駆動とを切換えてもよいが、ｎフィールド毎に１パルス駆動と２パルス駆動とを切換えることによって、表示画面の明るさをｎフィールド毎に変化させてフリッカ状の表示としても、ＴＦＴのオフ特性不良を有する液晶表示装置を容易に、かつ、確実に検出することができる。
【００９１】
（実施形態２）
図４は、本発明の他の実施形態である液晶表示装置の要部構成を示すブロック図である。なお、図１に示す実施形態１の液晶表示装置および図９に示す従来の液晶表示装置と同様の機能を有する部材については、同じ符号を付してその説明を省略する。
【００９２】
この液晶表示装置２０は、画像表示手段としての液晶パネル２００と、複数の映像信号線２０４から一つの映像信号線２０４を順次選択して映像信号の各色信号を供給する映像信号線駆動手段としてのソースドライバ３００と、複数のゲート信号線２０３から一つのゲート信号線２０３を順次選択してゲート制御信号を供給する制御信号線駆動手段としてのゲートドライバ１２と、切換制御信号発生手段を含む制御ＩＣ２１とを有している。
【００９３】
上記切換制御信号発生手段、ソースドライバ３００およびゲートドライバ１２により構成される画像表示制御手段は、各絵素電極駆動素子としてのＴＦＴ２０５に対して素子特性検査用の制御信号のオフ電圧期間（ゲートオフ電圧ＶＧＬの供給期間）を切換えて、液晶パネル２００にて画像表示させる。切換えは、例えば画面表示の１フィールド内で、１フィールド毎に同一表示ライン位置のタイミングで行われる。
【００９４】
制御ＩＣ２１のシリアルパラレル変換回路５０１は、切換制御信号発生手段を含んでおり、入力されるシリアル信号ＳＩに応じて、切換制御信号として２パルス信号発生信号ＰＷを発生する。制御ＩＣ２１から供給されるＰＷ信号は、ゲートドライバ１２のＶシフトレジスタ４０１に供給され、ＰＷ信号に基づいて、１垂直表示期間内にゲート信号線２０３にゲートオン電圧ＶＧＨを１回供給する通常駆動動作（１パルス駆動）と、２回以上（本実施形態では２回）供給する素子特性検査動作（２パルス駆動）とを切換えるようになっている。
【００９５】
また、制御ＩＣ２１は、ゲートドライバ１２に供給されるクロック信号（ＣＬＧ）を間引くためのＣＬＧ間引き回路２１１を含んでいる。ＣＬＧ間引き回路２１１は、ＣＬＧ発生回路５０２にて生成されるクロック信号ＣＬＧと、シリアルパラレル回路５０１から供給されるＣＬＧ−Ｍ１信号とが入力されて、２パルス駆動時にＣＬＧ信号を間引いたクロック信号ＣＬＧ１をゲートドライバ１２に出力する。ＣＬＧ−Ｍ１信号は、制御ＩＣ２１に入力されるシリアル信号ＳＩにより制御されており、制御ＩＣ２１内のシリアルパラレル変換回路５０１により、２パルス駆動時に、１画面表示期間内の同一表示ライン位置毎に、ゲートクロック信号ＣＬＧを間引くためのローレベル電圧が所定のタイミングで出力される。
【００９６】
次に、このように構成された液晶表示装置２０の動作について、説明する。
【００９７】
図５は、図４のゲートドライバ１２の駆動タイミングと１表示画面毎のゲートオフ期間（オフ電圧期間）の分布を示す図である。
【００９８】
図４および図５に示すように、まず、制御ＩＣ２１にＴＦＴのオフ特性判定を指示するＳＩ信号が入力されると、制御ＩＣ２１では、切換え制御信号発生手段を含むシリアルパラレル回路５０１により、所定のタイミング（Ａ、Ｂ、Ａ’、Ｂ’、Ａ”、Ｂ”、・・・）でローレベル電圧となったＣＬＧ−Ｍ１信号が生成されてＣＬＧ間引き回路２１１に入力される。この例では、１画面表示期間（１４クロック）の３クロック目と６クロック目とがローレベル電圧となっている。
【００９９】
また、制御ＩＣ２１のＣＬＧ発生回路５０２では、図５に示すように、オン期間（Ｔ（１））とオフ期間（Ｔ（オフ））とが規則正しく繰り返された波形のＣＬＧ信号が生成され、ＣＬＧ間引き回路２１１に入力される。
【０１００】
ＣＬＧ間引き回路２１１にはＡＮＤ回路が設けられており、入力されたＣＬＧ−Ｍ１信号とＣＬＧ信号とがＡＮＤ処理されて、ＣＬＧ１信号がゲートドライバ１２に出力される。この例では、ＣＬＧ信号の３クロック目と６クロック目とが間引かれたＣＬＧ１信号が生成されてゲートドライバ１２に供給される。
【０１０１】
ゲートドライバ１２のＶシフトレジスタ４０１にスタートパルス信号ＳＰＧが入力されると、Ｖシフトレジスタ４０１は、スタートパルス信号ＳＰＧをゲートクロック信号ＣＬＧ１に同期して順次遅延させるように選択的にパルス信号を出力する。そして、パルス信号の出力により、まず第１ライン目のゲート信号線２０３用のバッファ回路４０２から最終ライン目のゲート信号線２０３用のバッファ回路４０２まで順次動作し、複数のゲート信号線２０３に順次、ゲートオン電圧ＶＧＨが印加され、１画面の表示が行われる。このとき、Ｖシフトレジスタ４０１は、ＣＬＧ１がローレベル電圧である期間（Ａ、Ｂ、Ａ’、Ｂ’、Ａ”、Ｂ”、・・・）においてパルス信号の出力を休止することになる。
【０１０２】
また、制御ＩＣ２１に入力されるシリアル信号ＳＩによって、制御ＩＣ２１から入力されるＰＷ信号は、ローレベル電圧からハイレベル電圧に切換わる。これによって、Ｖシフトレジスタ４０１から出力バッファ４０２を通って１ライン目のゲート信号線２０３から最終ラインのゲート信号線２０３まで、ゲートオン電圧ＶＧＨが順次供給されると共に、各ゲートオン電圧ＶＧＨが供給されてからゲートクロック信号ＣＬＧ１の１クロック後に再度ゲートオン電圧ＶＧＨが供給される素子特性検査動作（２パルス駆動）が行われる。このとき、ゲートドライバ１２から、１ライン目〜８ライン目のゲート信号線２０３に順次出力されるゲート制御信号（ゲート電圧）の波形は、Ｇ１〜Ｇ８のようになる。
【０１０３】
１ライン目のゲート信号線２０３に供給されるゲート制御信号Ｇ１においては、垂直同期信号ＶＤの立上りタイミングとＣＬＧ１の立上りタイミングとに同期して、１パルス目の信号（ゲートオン電圧）ｇ１１が出力される。次に、ＣＬＧ１の１クロック後のＡポイントでは、通常、２パルス目の信号が出力されることになるが、このＡポイントでは、ＣＬＧ１はローレベルとなっており、Ｖシフトレジスタ４０１が休止するため、２パルス目の信号が出力されない。そして、次にＣＬＧ１がローレベルからハイレベルとなったときに、２パルス目の信号ｇ１２が出力される。従って、１パルス目の信号（ゲートオン電圧）ｇ１１と２パルス目の信号ｇ１２との間は、２クロック分の期間Ｔ（２）だけ間隔が空くことになり、そのゲート信号線（１ライン目のゲート信号線）に接続されたＴＦＴは、Ｔ（２）の期間だけオフ状態となる。
【０１０４】
また、パルス信号ｇ１２が出力された後、次に垂直同期信号ＶＤが立上る次のフィールド以降においても、同様に、ＣＬＧ−Ｍ１信号がＡ’、Ｂ’、Ａ”、Ｂ”、・・・のタイミングで出力され、パルス信号ｇ１３とｇ１４との間、およびｇ１５とｇ１６との間は、パルス信号ｇ１１とｇ１２との間隔と同様に、２クロック分の期間Ｔ（２）だけ間隔が空いて出力される。従って、パルス信号ｇ１２とｇ１３との間、およびパルス信号ｇ１４とｇ１５との間は、１０クロック分の期間Ｔ（１０）だけ間隔が空くことになり、そのゲート信号線（１ライン目のゲート信号線）に接続されたＴＦＴは、Ｔ（１０）の期間だけオフ状態となる。
【０１０５】
次に、２ライン目のゲート信号線２０３に供給されるゲート制御信号Ｇ２においては、上記Ｇ１の１パルス目の信号ｇ１１が出力された１クロック後に、１パルス目の信号ｇ２１が出力される。次に、Ａポイントでは１パルス目の信号と２パルス目の信号との間に１クロック分の間隔を空けることになるが、このＡポイントでは、ＣＬＧ１はローレベルとなっており、Ｖシフトレジスタ４０１が休止するため、１クロック分の間隔を空ける期間は次のクロック期間に先延ばしされる。よって、２パルス目の信号ｇ２２は、１パルス目の信号ｇ２１が出力された後、ＣＬＧ１の２クロック目に出力される。従って、１パルス目の信号（ゲートオン電圧）ｇ２１と２パルス目の信号ｇ２２とは、２クロック分の期間Ｔ（２）だけ間隔が空くことになり、そのゲート信号線（２ライン目のゲート信号線）に接続されたＴＦＴは、Ｔ（２）の期間だけオフ状態となる。
【０１０６】
また、パルス信号ｇ２２出力された後、次に垂直同期信号ＶＤが立上る次のフィールド以降においても、同様に、ＣＬＧ−Ｍ１信号がＡ’、Ｂ’、Ａ”、Ｂ”、・・・のタイミングで出力され、パルス信号ｇ２３とｇ２４との間，およびｇ２５とｇ２６との間は、パルス信号ｇ２１とｇ２２との間隔と同様に、２クロック分の期間Ｔ（２）だけ空いて出力される。従って、パルス信号ｇ２２とｇ２３との間、およびパルス信号ｇ２４とｇ２５との間は、１０クロック分の期間Ｔ（１０）だけ間隔が空くことになり、そのゲート信号線（２ライン目のゲート信号線）に接続されたＴＦＴは、Ｔ（１０）の期間だけオフ状態となる。
【０１０７】
３ライン目および４ライン目のゲート信号線２０３に供給されるゲート制御信号Ｇ３およびＧ４についても同様に、１パルス目の信号と２パルス目の信号との間のＢポイントにてクロック間引き信号ＣＬＧ−Ｍ１がローレベルとなり、上記Ｇ１およびＧ２と同様に、パルス信号ｇ３１とｇ３２との間、およびパルス信号ｇ４１とｇ４２との間は、２クロックＴ（２）の間隔が空くことになり、そのゲート信号線に接続されたＴＦＴは、Ｔ（２）の期間だけオフ状態となる。
【０１０８】
また、パルス信号ｇ３２およびｇ４２が出力された後、次に垂直同期信号ＶＤが立上る次のフィールド以降においても、同様に、ＣＬＧ−Ｍ１信号がＡ’、Ｂ’、Ａ”、Ｂ”、・・・のタイミングで出力され、パルス信号ｇ３２とｇ３３との間、パルス信号ｇ４２とｇ４３との間、パルス信号ｇ３４とｇ３５との間、およびパルス信号ｇ４４とｇ４５との間は、１０クロック分の期間Ｔ（１０）だけ間隔が空くことになり、そのゲート信号線に接続されたＴＦＴは、Ｔ（１０）の期間だけオフ状態となる。
【０１０９】
一方、５ライン目〜８ライン目のゲート信号線２０３に供給されるゲート制御信号Ｇ５〜Ｇ８については、ゲートオン信号（パルス信号）が出力される期間（Ｔ（ＯＮ））および１パルス目と２パルス目との間において、ＣＬＧ間引き信号はハイレベル状態が続くため、ＣＬＧ１信号は規則正しくオン期間とオフ期間とが繰り返されており、Ｖシフトレジスタ４０１が休止することなく動作する。よって、ゲートオン信号の１パルス目と２パルス目との間は１クロック分の期間Ｔ（１）だけ間隔が空くことになり、そのゲート信号線に接続されたＴＦＴは、Ｔ（１）の期間だけオフ状態となる。また、１フィールド目のゲートオン信号の２パルス目と２フィールド目のゲートオン信号の１パルス目との間は、１１クロック分の期間Ｔ（１１）だけ間隔が空くことになり、そのゲート信号線に接続されたＴＦＴは、Ｔ（１）の期間だけオフ状態となる。
【０１１０】
次に、以上のように駆動される本実施形態の液晶表示装置２０において、ＴＦＴのオフ特性が正常であるか、または特性不良を有しているかを判定する方法について、図４、図５、図６、図１１および図１２を用いて説明する。
【０１１１】
図６（ａ）は、本実施形態の液晶表示装置２０において、２パルス駆動時に５〜８ライン目のゲート信号線２０３に出力される制御信号（ゲート制御信号）の信号波形図であり、図６（ｂ）はソースドライバ３００から出力される映像信号（ソース信号）の信号波形図である。また、図６（ｃ）は正常なＴＦＴのドレインへの出力信号波形図であり、図６（ｄ）はオフ特性不良のＴＦＴのドレインへの出力信号波形図である。
【０１１２】
図５および図６（ａ）に示すように、１ライン目〜８ライン目のゲート信号線２０３に供給されるゲート制御信号Ｇ１〜Ｇ８において、ＴＦＴのオフ期間（オフ電圧期間）は１フィールド期間内で２回発生する。
【０１１３】
図６（ａ）に示すように、Ｇ１〜Ｇ４では、第１のオフ電圧期間は、ほぼ２クロック分の期間Ｔ（２）となり、第２のオフ電圧期間は、ほぼ１０ロック分の期間Ｔ（１０）となる。第１のオフ電圧期間は２クロックと短いため、人間の目ではドレイン電極（Ｄ）の電位変化を表示画面の輝度変化として検知することができない。
【０１１４】
また、図６（ｃ）に示すように、第１フィールド（ＴＦ１）の第２のオフ電圧期間において、ＴＦＴ特性が正常である場合には、次のフィールド（ＴＦ２）で１回目のパルス信号（ゲートオン電圧）が出力される直前における第１フィールド（ＴＦ１）のドレイン電位は（Ｖｓ＋）−（ΔＶ０）−（ΔＶ１−ｖｃ）となり、図１１（ｃ）に示す１パルス駆動時およびＧ５〜Ｇ８のドレイン電位に比べて、オフ電圧期間が短い分、ｖｃだけ電位が高くなる。
【０１１５】
また、図６（ｃ）に示すように、第２フィールド（ＴＦ２）の第２のオフ電圧期間において、次のフィールド（ＴＦ３）で１回目のパルス信号（ゲートオン電圧）が出力される直前における第１フィールド（ＴＦ１）のドレイン電位は（Ｖｓ−）−（ΔＶ０）＋（ΔＶ１−ｖｃ）となり、図１１（ｃ）に示す１パルス駆動時およびＧ５〜８のドレイン電位に比べて、オフ電圧期間が短い分、ｖｃだけ電位が低くなる。
【０１１６】
一方、Ｇ５〜Ｇ８では、第１のオフ電圧期間は、ほぼ１クロック分の期間Ｔ（１）となり、第２のオフ電圧期間は、ほぼ１１ロック分の期間Ｔ（１１）となる。第１のオフ電圧期間は１クロックと短いため、人間の目ではドレイン電極（Ｄ）の電位変化を表示画面の輝度変化として検知することができない。
【０１１７】
また、第１フィールド（ＴＦ１）の第２のオフ電圧期間においては、図１１に示す１パルス駆動時のオフ電圧期間と同様であるため、ＴＦＴ特性が正常である場合には、次のフィールド（ＴＦ２）で１回目のパルス信号（ゲートオン電圧）が出力される直前における第１フィールド（ＴＦ１）のドレイン電位は、１パルス駆動時と同様に、（Ｖｓ＋）−（ΔＶ０）−（ΔＶ１）となる。
【０１１８】
また、第２フィールド（ＴＦ２）の第２のオフ電圧期間において、次のフィールド（ＴＦ３）で１回目のパルス信号（ゲートオン電圧）が出力される直前における第１フィールド（ＴＦ１）のドレイン電位は、１パルス駆動時と同様に、（Ｖｓ−）−（ΔＶ０）＋（ΔＶ１）となる。ここで、ΔＶ１はほとんど０（ゼロ）に近い値であり、１パルス駆動時の表示画面と比較しても、ほとんど輝度変化が生じることはない。
【０１１９】
上記Ｇ１〜Ｇ４と、Ｇ５〜Ｇ８とを比較すると、第２オフ電圧期間において次のフィールドでゲートオン電圧が出力される直前のドレイン電位の差はｖｃである。ここで、ｖｃの電圧値は、Ｇ５〜Ｇ８のオフ電圧期間Ｔ（１１）とＧ１〜Ｇ２の第２のオフ電圧期間Ｔ（１０）との時間差Ｔ（１）に生じるドレイン電極からの放電量である。しかしながら、図１２に実線で示す正常なＴＦＴ特性から考えると、ｖｃはほとんど０（ゼロ）に近い値であるため、１パルス駆動時の表示画面と比較しても、ほとんど輝度変化が生じることはない。従って、正常なＴＦＴ特性を有する液晶表示装置においては、ほとんど均一な画面表示が得られる。
【０１２０】
一方、ＴＦＴがオフ特性不良を有する液晶表示装置では、Ｇ１〜Ｇ４においては、図６（ｄ）に示すように、第１フィールド（ＴＦ１）の第２のオフ電圧期間において、次のフィールド（ＴＦ２）でＴＦＴ２０５がオン状態になる直前のドレイン電位は（ΔＶＳ＋）−（ΔＶ０）−（ΔＶ２−ｖｄ）となり、図１１（ｃ）に示す１パルス駆動時およびＧ５〜８のドレイン電位に比べて、オフ電圧期間が短い分、ｖｄだけ電位が高くなる。
【０１２１】
また、図６（ｄ）に示すように、第２フィールド（ＴＦ２）の第２のオフ電圧期間において、次のフィールド（ＴＦ３）で１回目のパルス信号（ゲートオン電圧）が出力される直前における第１フィールド（ＴＦ１）のドレイン電位は（Ｖｓ−）−（ΔＶ０）＋（ΔＶ１−ｖｄ）となり、図１１（ｃ）に示す１パルス駆動時およびＧ５〜８のドレイン電位に比べて、オフ電圧期間が短い分、ｖｄだけ電位が低くなる。
【０１２２】
一方、Ｇ５〜Ｇ８では、第１フィールド（ＴＦ１）の第２のオフ電圧期間においては、図１１に示す１パルス駆動時のオフ電圧期間と同様であるため、ＴＦＴ特性が正常である場合には、次のフィールド（ＴＦ２）で１回目のパルス信号（ゲートオン電圧）が出力される直前における第１フィールド（ＴＦ１）のドレイン電位は、１パルス駆動時と同様に、（Ｖｓ＋）−（ΔＶ０）−（ΔＶ２）となる。
【０１２３】
また、第２フィールド（ＴＦ２）の第２のオフ電圧期間において、次のフィールド（ＴＦ３）で１回目のパルス信号（ゲートオン電圧）が出力される直前における第１フィールド（ＴＦ１）のドレイン電位は、１パルス駆動時と同様に、（Ｖｓ−）−（ΔＶ０）＋（ΔＶ２）となる。
【０１２４】
上記Ｇ１〜Ｇ４と、Ｇ５〜Ｇ８とを比較すると、第２オフ電圧期間において次のフィールドでゲートオン電圧が出力される直前のドレイン電位の差はｖｄである。ここで、ｖｄの電圧値は、Ｇ５〜Ｇ８のオフ電圧期間Ｔ（１１）とＧ１〜Ｇ２の第２のオフ電圧期間Ｔ（１０）との時間差Ｔ（１）に生じるドレイン電極からの放電量である。図１２に点線で示すＴＦＴのオフ不良特性から考えると、ｖｄは表示画面を輝度変化させるために充分な値となる。
【０１２５】
以上のように、本実施形態によれば、ＴＦＴのオフ特性不良を有する液晶表示装置では、画面の上下で明るさに差が生じ、例えばノーマリーホワイトモードでは、画面の上部の方が下部に比べて暗くなり、ＴＦＴ特性が正常な液晶表示装置においては均一が画面表示が得られる。よって、ＴＦＴのオフ特性不良を有する液晶表示装置を、１表示画面内の画面上部と画面下部との輝度変化により容易に、かつ、確実に検出することができる。
【０１２６】
（実施形態３）
図７は、本実施形態３の液晶表示装置におけるゲートドライバの駆動タイミングと表示１画面毎のゲートオフ期間（オフ電圧期間）の分布を示す図である。
【０１２７】
本実施形態３では、上記図４に示す液晶表示装置２０において、図５に示すようにゲートドライバ１２からゲート制御信号を出力して画像表示を行った後、ｍ（ｍは自然数）画面以降、図７に示すように、Ｇ１〜Ｇ４とＧ５〜Ｇ８とで、第１のオフ期間と第２のオフ期間とが図５とは逆になるようにＣＬＧ−Ｍ１信号がローレベルとなる位置を設定し、ＣＬＧ１およびＣＬＧ２でクロック信号が間引かれる位置を設定して画像表示を行う。
【０１２８】
以下に、本実施形態の液晶表示装置２０の動作について、図５および図７を用いて説明する。
【０１２９】
まず、図５に示すように、制御ＩＣ２１では、シリアルパラレル回路５０１により、所定のタイミング（Ａ、Ｂ、Ａ’、Ｂ’、Ａ”、Ｂ”、・・・）でローレベル電圧となったＣＬＧ−Ｍ１信号が生成されてＣＬＧ間引き回路２１１に入力され、ＣＬＧ発生回路５０２にて生成されるＣＬＧ信号とＡＮＤ処理されて、ＣＬＧ１信号がゲートドライバ１２に出力される。これによって、ゲートドライバ１２からは、１ライン目〜４ライン目のゲート信号線２０３にゲート制御信号Ｇ１〜Ｇ４がそれぞれ出力され、５ライン目〜８ライン目のゲート信号線２０３にゲート制御信号Ｇ５〜Ｇ８がそれぞれ出力される。
【０１３０】
ここでは、垂直同期信号ＶＤの立ち上がりから３クロック目と６クロック目にＣＬＧ−Ｍ１信号を発生させ、３クロック目と６クロック目の通常ハイレベルがローレベルとなったＣＬＧ信号１を出力している。これによって、Ｇ１〜Ｇ４では第１のオフ電圧期間がＴ（２）、第２のオフ電圧期間がＴ（１０）となり、Ｇ５〜Ｇ８では第１のオフ電圧期間がＴ（１）、第２のオフ電圧期間がＴ（１１）となる。
【０１３１】
次に、図７に示すように、制御ＩＣ２１では、シリアルパラレル回路５０１により、所定のタイミング（Ｃ、Ｄ、Ｃ’、Ｄ’、Ｃ”、Ｄ”、・・・）でローレベル電圧となったＣＬＧ−Ｍ２信号が生成されてＣＬＧ間引き回路２１１に入力され、ＣＬＧ発生回路５０２にて生成されるＣＬＧ信号とＡＮＤ処理されて、ＣＬＧ２信号がゲートドライバ１２に出力される。これによって、ゲートドライバ１２からは、１ライン目〜４ライン目のゲート信号線２０３にゲート制御信号Ｇ１〜Ｇ４がそれぞれ出力され、５ライン目〜８ライン目のゲート信号線２０３にゲート制御信号Ｇ５〜Ｇ８がそれぞれ出力される。
【０１３２】
ここでは、垂直同期信号ＶＤの立ち上がりから７クロック目と１０クロック目にＣＬＧ−Ｍ２信号を発生させ、７クロック目と１０クロック目の通常ハイレベルがローレベルとなったＣＬＧ２信号を出力している。これによって、このとき、Ｇ１〜Ｇ４では第１のオフ電圧期間がＴ（２）、第２のオフ電圧期間がＴ（１０）となり、Ｇ５〜Ｇ８では第１のオフ電圧期間がＴ（１）、第２のオフ電圧期間がＴ（１１）となる。
【０１３３】
これによって、図５に示すＧ１〜Ｇ４のオフ電圧期間は図７に示すＧ５〜Ｇ８のオフ電圧期間となり、図５に示すＧ５〜Ｇ８のオフ電圧期間は図７に示すＧ１〜Ｇ４のオフ電圧期間となり、オフ電圧期間がＧ１〜Ｇ４とＧ５〜Ｇ８とで逆になる。
【０１３４】
以上のように画面表示期間のｍフィールド毎にオフ電圧期間の切換え方向を逆方向にすることによって、ＴＦＴのオフ不良特性において、例えば図５に示すようにＧ１〜Ｇ４の第２のオフ電圧期間がＴ（１０）であり、Ｇ５〜Ｇ８の第２のオフ電圧期間がＴ（１１）である場合に、ドレイン電極の電圧変化が同じになるような特性を有する液晶表示装置においても、Ｇ１〜Ｇ４のオフ電圧期間とＧ５〜Ｇ８のオフ電圧期間とを切換えることにより、ＴＦＴのオフ不良特性を有する液晶表示装置を、容易に、かつ、正確に検出することができる。
【０１３５】
（実施形態４）
図８は、本実施形態４の液晶表示装置におけるゲートドライバの駆動タイミングと表示１画面毎のゲートオフ期間（オフ電圧期間）の分布を示す図である。
【０１３６】
本実施形態４では、上記実施形態２の図４に示す液晶表示装置２０において、ＴＦＴ特性検査用のゲートオフ電圧期間を、１画面表示期間（１フィールド）内で所定ライン毎（例えば４ライン毎）に切換えて画像表示を行う。
【０１３７】
以下に、本実施形態の液晶表示装置２０の動作について、図８を用いて説明する。
【０１３８】
まず、制御ＩＣ２１では、シリアルパラレル回路５０１により、所定のタイミング（Ｅ、Ｆ、Ｇ、Ｈ、Ｅ’、Ｆ’、Ｇ’、Ｈ’、Ｅ”、Ｆ”、Ｇ”、Ｈ”・・・）でローレベル電圧となったＣＬＧ−Ｍ３信号が生成されてＣＬＧ間引き回路２１１に入力され、ＣＬＧ発生回路５０２にて生成されるＣＬＧ信号とＡＮＤ処理されて、ＣＬＧ３信号がゲートドライバ１２に出力される。これによって、ゲートドライバ１２からは、１ライン目〜１６ライン目のゲート信号線２０３にゲート制御信号Ｇ１〜Ｇ１６がそれぞれ出力される。
【０１３９】
ここでは、垂直同期信号ＶＤの立ち上がりから７、１０、１７および２０クロック目にＣＬＧ−Ｍ３信号を発生させ、７、１０、１７および２０クロック目が通常ハイレベルがローレベルとなったＣＬＧ３信号としている。これによって、Ｇ５およびＧ６ではＣＬＧ−Ｍ３信号のローレベルのタイミングＥ、Ｅ’、Ｅ”、・・・によって、第１のオフ電圧期間がＴ（２）、第２のオフ電圧期間がＴ（２０）となる。また、Ｇ７およびＧ８ではＣＬＧ−Ｍ３信号のローレベルのタイミングＦ、Ｆ’、Ｆ”、・・・によって、第１のオフ電圧期間がＴ（２）、第２のオフ電圧期間がＴ（２０）となる。また、Ｇ１３およびＧ１４ではＣＬＧ−Ｍ３信号のローレベルのタイミングＧ、Ｇ’、Ｇ”、・・・によって、第１のオフ電圧期間がＴ（２）、第２のオフ電圧期間がＴ（２０）となる。また、Ｇ１５およびＧ１６ではＣＬＧ−Ｍ３信号のローレベルのタイミングＨ、Ｈ’、Ｈ”、・・・によって、第１のオフ電圧期間がＴ（２）、第２のオフ電圧期間がＴ（２０）となる。また、ＣＬＧ−Ｍ信号のローレベルのタイミングＥ、Ｆ、Ｇ、Ｈ、Ｅ’、Ｆ’、Ｇ’、Ｈ’、Ｅ”、Ｆ”、Ｇ”、Ｈ”・・・によって第１のオフ電圧期間がＴ（２）とならないＧ１〜Ｇ４およびＧ９〜Ｇ１２では、第１のオフ電圧期間がＴ（３）、第２のオフ電圧期間がＴ（２１）となる。
【０１４０】
これによって、第２のオフ電圧期間がゲート信号線２０３の上から４ライン毎に切換えられることになり、ＴＦＴ２０５のドレイン電極（Ｄ）から絵素電極２０１に充電された電荷が放電される時間がＴ（２１）とＴ（２０）とで切り替えられる。
【０１４１】
以上のように、画面表示内の所定ライン毎にオフ電圧期間を切換えた場合、正常なＴＦＴ特性を有する液晶表示装置では均一な表示画面となるが、ＴＦＴのオフ特性不良を有する液晶表示装置では、ＴＦＴのオフ期間によって絵素電極に充電された電荷が放電される時間に差が生じる。このため、Ｇ１〜Ｇ４およびＧ９〜Ｇ１２が供給される絵素では、Ｇ５〜Ｇ８およびＧ１３〜Ｇ１６に比べて放電時間が長くなり、絵素電極からの放電量が多くなって電圧が低くなり、例えばノーマリホワイトモードの場合には画面表示が明るくなる。従って、ＴＦＴのオフ特性不良を有する液晶表示装置では、１画面上に例えば４ライン毎に明るさが変わり、明暗の横縞状模様が発生しているように見えるため、ＴＦＴのオフ特性不良を表示画面に横縞状の模様が現れるか否かによって判定することができ、容易に、かつ、確実に検査を行うことができる。
【０１４２】
【発明の効果】
以上説明したように、本発明によれば、各絵素電極駆動素子に対して素子特性検査用の制御信号のオフ電圧期間を切換えて画像表示するため、ＴＦＴのオフ特性不良を有する液晶表示装置において、オフ電圧期間に応じて表示画像の輝度が変化し、わずかな素子特性のずれによる不良品であっても、容易に、かつ、確実に検出認することができる。また、従来のように、検査対象装置と比較対象装置とを共に点灯させる大掛かりな装置によって、時間をかけて輝度を比較する必要はないため、検査作業が簡単になり、作業効率を向上させることができる。
【０１４３】
ＴＦＴのオフ不良を有する液晶表示装置を、画面表示期間内（ｎフィールド期間、またはｎフィールド期間毎）に制御信号のオフ電圧期間（ゲートオフ電圧期間）を切換え、表示画面の輝度を変化させることによって検出することができるため、従来のように、良品の液晶表示装置と輝度を比較することもなく、また、液晶表示装置の表示画面の明るさを測定する必要もない。このため、素子特性の良否判定作業が簡単になり、作業効率が向上する。
【０１４４】
また、制御信号線に出力される制御信号のオフ期間を１画面の途中（例えば上下）で切換えることにより、ＴＦＴのオフ特性不良を有する液晶表示装置においては、画面上部と下部との輝度差によって容易に、かつ、確実に検出することができると共に、画面表示期間内で制御信号のゲートオフ電圧期間を切換える方法よりも、より短時間で、確実に、ＴＦＴのオフ特性不良を検出することができる。
【０１４５】
さらに、制御信号線に出力される制御信号のオフ電圧期間を、１画面の途中で切換えることに加えて、表示期間内に切換え方向を逆方向にすることで、表示画面の一部（例えば上下）でＴＦＴのオフ特性が異なる場合であっても、異なるオフ電圧期間に応じたドレイン電極の電圧変化を相殺して、ＴＦＴのオフ特性不良を検出することができる。
【０１４６】
さらに、表示画面上の所定ライン毎（例えば４ライン）に制御信号のオフ電圧期間を切換えることによって、ＴＦＴのオフ特性不良を有する液晶表示装置では、１画面内で所定ライン毎に表示の明るさが変り、それが横縞状の模様となって現れるため、その横縞状模様を確認するだけで、ＴＦＴのオフ特性不良を容易に、かつ、確実に検出することができる。また、表示画面の一部のみ、ＴＦＴのオフ特性不良を有している場合であっても、ＴＦＴのオフ特性不良を有する箇所が横縞状模様となって現れるため、ＴＦＴのオフ特性不良を有する部分を容易に、かつ、確実に検出することができる。
【０１４７】
さらに、例えば液晶表示装置の制御ＩＣ内部に、通常動作（１パルス駆動）に加えて、上記制御信号のオフ電圧期間を切換える素子特性検査動作（例えば２パルス駆動）を切換えるための切換制御信号発生手段を設けることにより、液晶表示装置として製品に組み込んだ後でも、静電気などによるＴＦＴのオフ特性不良を容易に、かつ確実に検出することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である液晶表示装置の要部構成を示すブロック図である。
【図２】実施形態１の液晶表示装置におけるゲートドライバの駆動タイミングと表示１画面毎のゲートオフ期間の印加分布を示す図である。
【図３】（ａ）は、実施形態１の液晶表示装置において、２パルス駆動時にゲート信号線に出力される制御信号の信号波形図であり、（ｂ）はソースドライバから出力される映像信号の信号波形図であり、（ｃ）は正常なＴＦＴのドレインへの出力信号波形図であり、（ｄ）はオフ特性不良のＴＦＴのドレインへの出力信号波形図である。
【図４】本発明の他の実施形態である液晶表示装置の要部構成を示すブロック図である。
【図５】実施形態２の液晶表示装置におけるゲートドライバの駆動タイミングと表示１画面毎のゲートオフ期間の印加分布を示す図である。
【図６】（ａ）は、実施形態２の液晶表示装置において、２パルス駆動時にゲート信号線に出力される制御信号の信号波形図であり、（ｂ）はソースドライバから出力される映像信号の信号波形図であり、（ｃ）は正常なＴＦＴのドレインへの出力信号波形図であり、（ｄ）はオフ特性不良のＴＦＴのドレインへの出力信号波形図である。
【図７】実施形態３の液晶表示装置におけるゲートドライバの駆動タイミングと表示１画面毎のゲートオフ期間の印加分布を示す図である。
【図８】実施形態４の液晶表示装置におけるゲートドライバの駆動タイミングと表示１画面毎のゲートオフ期間の印加分布を示す図である。
【図９】従来のアクティブマトリックス型液晶表示装置の一構成例を示すブロック図である。
【図１０】従来の液晶表示装置におけるゲートドライバの駆動タイミングと表示１画面毎のゲートオフ期間の印加分布を示す図である。
【図１１】（ａ）は、従来の液晶表示装置において、ゲート信号線に出力される制御信号の信号波形図であり、（ｂ）はソースドライバから出力される映像信号の信号波形図であり、（ｃ）は正常なＴＦＴのドレインへの出力信号波形図であり、（ｄ）はオフ特性不良のＴＦＴのドレインへの出力信号波形図である。
【図１２】ＴＦＴのゲート・ソース電圧ＶＧＳとソース・ドレイン電流ＩＤＳとの関係を示すＴＦＴ特性図である。
【符号の説明】
１０、２０、１００　　液晶表示装置
１１、２１、５００　　制御ＩＣ
１２、４００　　ゲートドライバ
２００　　液晶パネル
２０１　　絵素電極
２０３　　制御信号線（ゲート信号線）
２０４　　映像信号線（ソース信号線）
２０５　　ＴＦＴ
２１１　　ＣＬＧ間引き回路
３００　　ソースドライバ
３０１　　Ｈシフトレジスタ
３０２　　ＲＧＢ信号線
３０３　　サンプリングスイッチ
３０４　　サンプリングコンデンサ
３０５　　転送スイッチ
３０６　　転送コンデンサ
３０７　　オペアンプ
４０１　　Ｖシフトレジスタ
４０２　　出力バッファ
５０１　　シリアルパラレル変換回路
５０２　　ＣＬＧ発生回路
【図１】
2004061782.tif 000003
【図２】
2004061782.tif 000004
【図３】
2004061782.tif 000005
【図４】
2004061782.tif 000006
【図５】
2004061782.tif 000007
【図６】
2004061782.tif 000008
【図７】
2004061782.tif 000009
【図８】
2004061782.tif 000010
【図９】
2004061782.tif 000011
【図１０】
2004061782.tif 000012
【図１１】
2004061782.tif 000013
【図１２】
2004061782.tif 000014