(57)【要約】【課題】カウンタの動作試験を内蔵のテスト回路で短時間に行う。【解決手段】テスト回路３１にテスト開始信号ＴＳが入力されると各カウンタ１６，１７，１９はカウントを開始し、そのカウント値が０１０１・・・に一致すると各第１比較器３３から一致信号が出力され、各第１フリップフロップ３６に保持される。そして、１０１０・・・に一致すると各第２比較器３４から一致信号が出力され、各第２フリップフロップ３７に保持される。カウンタ１６および１９は、さらに、そのカウント値が１１１０・・・００に一致すると第３比較器３５Ｎ，３５Ｒから一致信号がテスト終了信号ＴＥＮ，ＴＥＲとして、テスト終了信号生成回路３９に出力され、テスト終了信号生成回路３９でテスト終了信号ＴＥが生成される。各第１および第２フリップフロップ３６および３７の出力は、ＡＮＤ回路３８で論理積され、ラッチ回路４０でテスト終了信号ＴＥに同期してラッチされ、ラッチ回路４０からテスト結果信号ＴＲＮ，ＴＲＡ，ＴＲＲとして出力される。【選択図】  図１
2004233110.tif 000002
【特許請求の範囲】
【請求項１】
パルス・スワロウ方式のＰＬＬ周波数シンセサイザを構成するプログラムカウンタ、スワロウカウンタおよびリファレンスカウンタと、前記各カウンタの動作試験を行うテスト回路とを備えた無線通信用半導体集積回路装置において、
前記テスト回路が、
前記各カウンタを同時にカウント開始させるためのテストセット信号を生成するカウンタ制御回路と、
前記各カウンタごとにカウント値が“０１０１・・・０１”と一致したとき第１の一致信号を出力する第１比較器、および“１０１０・・・１０”と一致したとき第２の一致信号を出力する第２比較器と、
前記第１および第２の一致信号を保持する保持回路と、
前記第１および第２の一致信号を保持回路を介して論理積してテスト結果信号を出力するＡＮＤ回路と、
前記プログラムカウンタおよびリファレンスカウンタのカウント値がそれぞれ“１０１０・・・１０”より大きい所定値と一致したとき第３の一致信号を出力する第３比較器と、
前記第３の一致信号に基づきテスト終了信号を生成するテスト終了信号生成回路と、
前記各ＡＮＤ回路からのテスト結果信号をテスト終了信号に同期してラッチさせるラッチ回路とを有することを特徴とする無線通信用半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線通信用半導体集積回路装置に関し、特にパルス・スワロウ方式のＰＬＬ周波数シンセサイザを構成するリファレンスカウンタ、プログラムカウンタおよびスワロウカウンタを備えた無線通信用半導体集積回路装置に関する。
【０００２】
【従来の技術】
携帯電話、ノートパソコンおよびその他のデジタル機器に搭載されて無線通信を可能とする送受信回路の同調回路部分に用いられるＰＬＬ周波数シンセサイザとして、広い周波数範囲で動作可能なパルス・スワロウ方式のＰＬＬ周波数シンセサイザがある（例えば、非特許文献１を参照。）。以下、非特許文献１に記載のパルス・スワロウ方式のＰＬＬ周波数シンセサイザについて、図２を参照して説明する。このＰＬＬ周波数シンセサイザ１０は、基準周波数ｆｒと比較周波数ｆｐの位相を比較しその位相差に応じたパルス幅を持つ２値論理のパルスを出力する位相比較器１１と、位相比較器１１からのパルスを３値論理のパルスに変換し、位相差に比例した電流を流入／流出するチャージポンプ１２と、チャージポンプ１２からの出力をＤＣレベル化するローパスフィルタ（ＬＰＦ）１３と、ローパスフィルタ１３からの直流電圧に応じた周波数ｆｖｃｏのパルスを出力する電圧制御発振器（ＶＣＯ）１４と、電圧制御発振器１４からのパルスを分周数ＭおよびＭ＋１を切り換えて１／Ｍおよび１／（Ｍ＋１）に分周するデュアル・モジュラス・プリスケーラ１５と、分周数Ｎが任意に設定可能でプリスケーラ１５からのパルスを１／Ｎに分周して比較周波数としての周波数ｆｐのパルスを出力するプログラムカウンタ１６と、分周数Ａが任意に設定可能でプリスケーラ１５からのパルスを１／Ａに分周して出力するスワロウカウンタ１７と、プログラムカウンタ１６およびスワロウカウンタ１７からのパルスに基づいてプリスケーラ１５の分周数を切り換える制御信号を出力する制御部１８と、水晶発振器からの基準信号を１／Ｒに分周して基準周波数としての周波数ｆｒのパルスを出力するリファレンスカウンタ１９とで構成されている。
【０００３】
上述のパルス・スワロウ方式のＰＬＬ周波数シンセサイザ１０の構成のうち、少なくとも、プログラムカウンタ１６、スワロウカウンタ１７およびリファレンスカウンタ１９を無線通信用に半導体集積回路化したものが広く製造販売されている。例えば、Ｎａｔｉｏｎａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  社の製品「ＬＭＸ２３３０Ｌ」がある（非特許文献２を参照。）。この種の無線通信用半導体集積回路装置において、製造または使用時に上記各カウンタの動作試験が行われることがある。以下、非特許文献２を参考にして、従来のこの種の無線通信用半導体集積回路装置の各カウンタの動作試験の方法について説明する。無線通信用半導体集積回路装置２０は、図３に示すように、図２に示した位相比較器１１、チャージポンプ１２、プリスケーラ１５、プログラムカウンタ１６、スワロウカウンタ１７、制御部１８およびリファレンスカウンタ１９を有するとともに、セレクタ２１と、データレジスタ２２とを有している。セレクタ２１は、無線通信用半導体集積回路装置２０が所定のテストモードに設定されると、セレクタ２１に選択信号Ｓが供給され、選択信号Ｓのレベルに対応して、プログラムカウンタ１６の出力またはリファレンスカウンタ１９の出力を選択して出力する。
【０００４】
各カウンタの動作試験を行う場合、パソコン（ＰＣ）１からデータレジスタ２２にクロック信号ＣＬＫに同期して、所定の分周数Ｎ，Ａ，Ｒおよび所定のテストモード（選択信号Ｓ）としてのデータ信号ＤＡＴＡが読込まれ、データレジスタ２２からラッチ信号ＬＥにより各カウンタ１６，１７，１９に所定の分周数Ｎ，Ａ，Ｒが設定されるとともにセレクタ２１に所定の選択信号Ｓが出力される。そして、発振器２からプリスケーラ１５に信号ｆＩＮおよびリファレンスカウンタ１９に信号ＯＳＣｉｎが出力される。そして、セレクタ２１で選択信号Ｓのレベルに対応してプログラムカウンタ１６の出力およびリファレンスカウンタ１９の出力が選択され周波数カウンタ３に出力される。周波数カウンタ３でプログラムカウンタ１６の出力およびリファレンスカウンタ１９の出力がカウントされ、その結果に基づき、各カウンタの動作が正常か判定される。尚、プログラムカウンタ１６の出力は、テストモードにより、スワロウカウンタ１７を含む動作出力とプログラムカウンタ１６単体の動作出力のどちらかを選択することができる。
【０００５】
【非特許文献１】
萩原将文、鈴木裕一著，「実用ＰＬＬ周波数シンセサイザ」，第２版，総合電子出版社，１９９９．７．１０，ｐ．５６−５９
【非特許文献２】
“ＬＭＸ２３３０Ｌ  Ｐｒｏｄｕｃｔ  Ｆｏｌｄｅｒ，  Ｄａｔａｓｈｅｅｔｓ  ；  ＬＭＸ２３３０Ｌ／ＬＭＸ２３３１Ｌ／ＬＭＸ２３３２Ｌ  ＰＬＬａｔｉｎｕｍ  Ｌｏｗ  Ｐｏｗｅｒ  Ｄｕａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｓｙｎｔｈｅｓｉｚｅｒ  ｆｏｒＲＦ  Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  ”、［ｏｎｌｉｎｅ］、ｎａｔｉｏｎａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ社、［平成１５年１月２３日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｎａｔｉｏｎａｌ．ｃｏｍ／ｐｆ／ＬＭ／ＬＭＸ２３３０Ｌ．ｈｔｍｌ
【０００６】
【発明が解決しようとする課題】
上述したように、各カウンタの動作試験は、各カウンタごとにテストモード（選択信号Ｓ）をデータレジスタ２２に保持させて、セレクタ２１で選択された出力を周波数カウンタ３でカウントしその結果に基づいて各カウンタの動作が正常か判定するため、各カウンタの動作試験がシリアルになり、試験時間が長くかかるという問題がある。
従って、本発明は上記の問題点を解決するためになされたもので、各カウンタの動作試験を同時にパラレルに行うことが可能な無線通信用半導体集積回路装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の無線通信用半導体集積回路装置は、パルス・スワロウ方式のＰＬＬ周波数シンセサイザを構成するプログラムカウンタ、スワロウカウンタおよびリファレンスカウンタと、前記各カウンタの動作試験を行うテスト回路とを備えた無線通信用半導体集積回路装置において、前記テスト回路が、前記各カウンタを同時にカウント開始させるためのテストセット信号を生成するカウンタ制御回路と、前記各カウンタごとにカウント値が“０１０１・・・０１”と一致したとき第１の一致信号を出力する第１比較器、および“１０１０・・・１０”と一致したとき第２の一致信号を出力する第２比較器と、前記第１および第２の一致信号を保持する保持回路と、前記第１および第２の一致信号を保持回路を介して論理積してテスト結果信号を出力するＡＮＤ回路と、前記プログラムカウンタおよびリファレンスカウンタのカウント値がそれぞれ“１０１０・・・１０”より大きい所定値と一致したとき第３の一致信号を出力する第３比較器と、前記第３の一致信号に基づきテスト終了信号を生成するテスト終了信号生成回路と、前記各ＡＮＤ回路からのテスト結果信号をテスト終了信号に同期してラッチさせるラッチ回路とを有することを特徴とする。
【０００８】
【発明の実施の形態】
以下に、本発明に基づき、一実施例の無線通信用半導体集積回路装置について図１を参照して説明する。尚、図３に示した構成と同一部分は同一符号を付して、重複する説明を省略する。無線通信用半導体集積回路装置３０は、図３に示した位相比較器１１（図１では図示せず）、チャージポンプ１２（図１では図示せず）、プリスケーラ１５、プログラムカウンタ１６、スワロウカウンタ１７、制御部１８（図１では図示せず）およびリファレンスカウンタ１９を有するとともに、プログラムカウンタ１６、スワロウカウンタ１７およびリファレンスカウンタ１９のテスト回路３１を内蔵している。テスト回路３１は、無線通信用半導体集積回路装置３０が各カウンタ１６，１７，１９の動作試験を行う所定のテストモードに設定されると、ＰＣ１からのテスト開始信号ＴＳにより各カウンタ１６，１７，１９のカウント値を“０”レベルにリセットして後テストを同時に開始するテストセット信号ＴＳＥＴを生成するカウンタ制御回路３２と、テスト開始後の各カウンタ１６，１７，１９のカウント値を、０１０１・・・０１と比較し一致した時点で１パルスの一致信号を出力する第１比較器３３Ｎ，３３Ａ，３３Ｒ、および１０１０・・・１０と比較し一致した時点で１パルスの一致信号を出力する第２比較器３４Ｎ，３４Ａ，３４Ｒと、テスト開始後のカウンタ１６，１９のカウント値を１０１０・・・１０より大きい、例えば、１１１０・・・００と比較し一致した時点で１パルスの一致信号をカウンタ１６，１９ごとのテスト終了信号ＴＥＮ，ＴＥＲとして出力する第３比較器３３Ｎ，３３Ｒと、各第１および第２比較器３３Ｎ，３３Ａ，３３Ｒおよび３４Ｎ，３４Ａ，３４Ｒの各一致信号を保持する第１および第２フリップフロップ３６Ｎ，３６Ａ，３６Ｒおよび３７Ｎ，３７Ａ，３７Ｒと、各第１および第２フリップフロップ３６Ｎ，３６Ａ，３６Ｒおよび３７Ｎ，３７Ａ，３７Ｒの出力を論理積するＡＮＤ回路３８Ｎ，３８Ａ，３８Ｒと、第３比較器３３Ｎ，３３Ｒの各テスト終了信号ＴＥＮ，ＴＥＲにより全カウンタでのテスト終了信号ＴＥを生成するテスト終了信号生成回路３９と、各ＡＮＤ回路３８Ｎ，３８Ａ，３８Ｒの出力をテスト終了信号ＴＥに同期してラッチさせ、各カウンタ１６，１７，１９のテスト結果信号ＴＲＮ，ＴＲＡ，ＴＲＲとして出力するラッチ回路４０とを有している。尚、スワロウカウンタ１７からのテスト終了信号を出力していないのは、スワロウカウンタ１７の分周数Ａは、プログラムカウンタ１６の分周数Ｎより小さいためである。
【０００９】
各カウンタ１６，１７，１９のテスト動作について説明する。発振器２から無線通信用半導体集積回路装置３０のプリスケーラ１５に信号ｆＩＮおよびカウンタ１９に信号ＯＳＣｉｎが供給される。そして、無線通信用半導体集積回路装置３０が各カウンタ１６，１７，１９の動作試験を行う所定のテストモードに設定され、ＰＣ１からテスト回路３１にテスト開始信号ＴＳが出力されると、カウンタ制御回路３２からのテストセット信号ＴＳＥＴにより各カウンタ１６，１７，１９のカウント値が“０”レベルにリセットされて後、各カウンタ１６，１７，１９はカウントを開始する。各カウンタ１６，１７，１９は、先ず０１０１・・・までカウントされると、そのカウント値が第１比較器３３Ｎ，３３Ａ，３３Ｒで０１０１・・・と比較され、一致した場合は第１比較器３３Ｎ，３３Ａ，３３Ｒからその時点で一致信号が出力され、各第１フリップフロップ３６Ｎ，３６Ａ，３６Ｒに保持される。そして、１０１０・・・までカウントされると、そのカウント値が第２比較器３４Ｎ，３４Ａ，３４Ｒで１０１０・・・と比較され、一致した場合は第２比較器３４Ｎ，３４Ａ，３４Ｒからその時点で一致信号が出力され、各第２フリップフロップ３７Ｎ，３７Ａ，３７Ｒに保持される。カウンタ１６および１９は、さらに、１１１０・・・００までカウントされると、そのカウント値が第３比較器３３Ｎ，３３Ｒで１１１０・・・００と比較され、一致した場合は第３比較器３３Ｎ，３３Ｒからその時点でカウンタ１６および１９の各テスト終了信号ＴＥＮ，ＴＥＲがテスト終了信号生成回路３９に出力され、テスト終了信号生成回路３９で全カウンタでのテスト終了信号ＴＥが生成される。各第１および第２フリップフロップ３６Ｎ，３６Ａ，３６Ｒおよび３７Ｎ，３７Ａ，３７Ｒの出力は、ＡＮＤ回路３８Ｎ，３８Ａ，３８Ｒで論理積され、ラッチ回路４０に出力される。ＡＮＤ回路３８Ｎ，３８Ａ，３８Ｒの出力は、ラッチ回路４０でテスト終了信号ＴＥに同期してラッチされ、ラッチ回路４０からテスト結果信号ＴＲＮ，ＴＲＡ，ＴＲＲとして出力される。
【００１０】
以上、説明したように、各カウンタ１６，１７，１９の動作試験は、ＰＣ１からのテスト開始信号ＴＳにより同時に開始され、その結果がテスト結果信号ＴＲＮ，ＴＲＡ，ＴＲＲとして同時に出力されるため、テスト時間を短縮することができる。
【００１１】
尚、上記実施例では、１つの無線通信用半導体集積回路装置３０内に、プリスケーラ１５が含まれる構成で示したが、プリスケーラ１５は別の半導体集積回路装置で構成されていてもよい。
【００１２】
【発明の効果】
本発明に係わる無線通信用半導体集積回路装置によれば、テスト開始信号により並列にプログラムカウンタ、スワロウカウンタおよびリファレンスカウンタのカウント動作を試験でき、動作試験の時間を短縮できる。
【図面の簡単な説明】
【図１】本発明の一実施例の無線通信用半導体集積回路装置の要部回路図。
【図２】ＰＬＬ周波数シンセサイザを示す回路ブロック図。
【図３】従来の無線通信用半導体集積回路装置の要部回路図。。
【符号の説明】
１０  ＰＬＬ周波数シンセサイザ
１５  デュアル・モジュラス・プリスケーラ
１６  プログラムカウンタ
１７  スワロウカウンタ
１９  リファレンスカウンタ
３１  テスト回路
３２  カウンタ制御回路
３３Ｎ，３３Ａ，３３Ｒ  第１比較器
３４Ｎ，３４Ａ，３４Ｒ  第２比較器
３５Ｎ，３５Ｒ  第３比較器
３６Ｎ，３６Ａ，３６Ｒ  第１フリップフロップ
３７Ｎ，３７Ａ，３７Ｒ  第２フリップフロップ
３８Ｎ，３８Ａ，３８Ｒ  ＡＮＤ回路
３９  テスト終了信号生成回路
４０  ラッチ回路
【図１】
2004233110.tif 000003
【図２】
2004233110.tif 000004
【図３】
2004233110.tif 000005