(57)【要約】【課題】シミュレーションの対象となる個々のレイアウトパターンに合わせてプロセスモデルを補正できるようにすると共に、シミュレーションのフィッティング精度を向上できるようにする。【解決手段】フォトマスクの設計情報からウェハ上に形成されるレイアウトパターンの形状を予測するシミュレーションのプロセスモデルを作成する方法であって、設計上許可されているあらゆるレイアウトパターンを代表する遮光パターンを有したテストマスク５０を用意しておき、このテストマスク５０を所定の露光条件下でパターン転写してテストパターンを形成し、このテストパターンの寸法を測定して実測情報を取得し、この実測情報と、テストマスクの設計情報及び露光条件とを演算処理してプロセスモデルを作成し、その後、シミュレーションの対象となるレイアウトパターン中で最も分布率の高いＬ／Ｓに合わせ込むようにプロセスモデルを重み付けする。【選択図】　　　　図４
2004061720.tif 000002
【特許請求の範囲】
【請求項１】
フォトマスクの設計情報から当該フォトマスクがパターン転写されて形成されるレイアウトパターンの形状を予測するシミュレーションのプロセスモデルを作成する方法であって、
予め、特定のパターン形状を有したテストマスクを用意しておく工程と、
前記テストマスクを所定の露光条件下でパターン転写してテストパターンを形成する工程と、
前記テストパターンの寸法を測定して実測情報を取得する工程と、
前記実測情報と、前記テストマスクの設計情報及び前記露光条件とを演算処理してプロセスモデルを作成する工程と、
シミュレーションの対象となるレイアウトパターンの特定の線幅に合わせ込むように前記プロセスモデルを重み付け補正する工程とを有することを特徴とするプロセスモデルの作成方法。
【請求項２】
前記プロセスモデルを重み付け補正する工程は、
シミュレーションの対象となる前記レイアウトパターンの線幅の分布傾向を調査して、分布傾向の高い特定の線幅を見いだし、
見いだされた前記線幅に合わせ込むように前記プロセスモデルを重み付け補正することを特徴とする請求項１に記載のプロセスモデルの作成方法。
【請求項３】
前記プロセスモデルを重み付け補正する工程は、
シミュレーションの対象となる前記レイアウトパターンの線幅の分布傾向を調査して、分布傾向の最も高い特定の線幅を見いだし、
見いだされた前記線幅におけるレイアウトパターンのスペース幅の分布傾向を調査して、分布傾向の最も高い特定のスペース幅を見いだし、
特定の前記線幅及びスペース幅に合わせ込むように前記プロセスモデルを重み付け補正することを特徴とする請求項１に記載のプロセスモデルの作成方法。
【請求項４】
前記プロセスモデルを重み付け補正した後に、
補正された前記プロセスモデルに前記テストマスクの設計情報を当てはめて、当該テストマスクがパターン転写されて形成されるテストパターンの線幅を予測し、
予測された前記テストパターンの線幅と前記実測情報とを比較して前記プロセスモデルを検査することを特徴とする請求項１に記載のプロセスモデルの作成方法。
【請求項５】
フォトマスクの設計情報から当該フォトマスクがパターン転写されて形成されるレイアウトパターンの形状を予測するシミュレーションのプロセスモデルを作成する装置であって、
特定のパターン形状を有したテストマスクの設計情報と、当該テストマスクが所定の露光条件下でパターン転写されて形成されたテストパターンの実測情報と、該露光条件とを演算処理してプロセスモデルを作成するモデル作成手段と、
前記モデル作成手段によって作成されるプロセスモデルを、シミュレーションの対象となるレイアウトパターンの特定の線幅に合わせ込むように重み付け補正する補正手段とを備えたことを特徴とするプロセスモデルの作成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、フォトマスクのプロセスシミュレーションにおけるプロセスモデルの作成方法及びその作成装置に関するものである。
【０００２】
詳しくは、テストマスクをパターン転写して形成したテストパターンの実測情報と、テストマスクの設計情報及び露光条件とを演算処理してプロセスモデルを作成すると共に、このプロセスモデルをシミュレーションの対象となるレイアウトパターンの特定の線幅に合わせ込むように重み付け補正して、フィッティング精度を向上させたプロセスモデルを作成できるようにしたものである。
【０００３】
【従来の技術】
近年、半導体装置の微細化、高集積化はますます進みつつある。これに伴って、半導体装置の光リソグラフィ技術で形成される感光性樹脂パターンの線幅や、スペース距離（Ｌｉｎｅ　ａｎｄ　Ｓｐａｃｅ：以下で、Ｌ／Ｓともいう）は解像限界近くに達しつつあり、フォトマスクのマスクパターンの線幅と、ウェハ上に形成されるレイアウトパターン（感光性樹脂パターン、又はこの感光性樹脂パターンをマスクに形成された被エッチングパターン）の線幅とが周辺パターンの影響を受けて一致しない現象、即ち、光近接効果（Ｏｐｔｉｃａｌ　Ｐｒｏｘｉｍｉｔｙ　Ｅｆｆｅｃｔ：以下でＯＰＥともいう）が顕著となりつつある。
【０００４】
このＯＰＥの感光性樹脂パターンへの影響を打ち消すために、フォトマスク上のマスクパターンを予め変形させておく手法、即ち、光近接効果補正（Ｏｐｔｉｃａｌ　Ｐｒｏｘｉｍｉｔｙ　Ｃｏｒｒｅｃｔｉｏｎ：以下で、ＯＰＣともいう）が盛んに検討されている。
【０００５】
ＯＰＣには、単純にマスクパターンのサイズを変える方法（マスクバイアスという。なお、マスクパターンの一部のサイズを変える方法は特にジョグと言い区別される）や、マスクパターンの角に解像限界以下の微細なパターンを配置するハットおよびセルフ等の方法がある。このマスクバイアス量は、半導体装置のプロセスシミュレーション装置に所望のレイアウトパターンの形状を入力して求めるようになされている。
【０００６】
この半導体装置のプロセスシミュレーションとは、半導体装置を実際に製造することなく、リソグラフィプロセス、イオン注入プロセス、拡散プロセスなどの半導体装置の製造過程における各プロセスを計算機を用いてシミュレーションし、各部分の形状や不純物の濃度分布などを予測するものである。或いは、所望のレイアウトパターンや不純物の濃度分布を得るために、最適なマスクパターンの形状やイオン注入条件、拡散条件等を計算機を用いてシミュレーションし、予測するものである。これらのプロセスシミュレーションには、そのシミュレーション内容に応じて、プロセスモデル（又は、カーネル）と呼ばれる数式モデルが用いられる。
【０００７】
図８は従来例に係るプロセスモデルの作成方法を示すフローチャートである。まず始めに、図８のステップ１で、設計上許可されているあらゆるレイアウトパターンを代表する遮光パターンを有したフォトマスク（以下で、テストマスクともいう）を用意する。
【０００８】
次に、図８のステップ２で、薄膜付きのウェハ上に感光性樹脂を塗布し、上述のテストマスクを感光性樹脂に転写して感光性樹脂パターンを形成する。次に、この感光性樹脂パターンをマスクにして、薄膜にエッチング処理を施し、テストパターンを形成する（転写実験）。そして、このテストパターンのパターン幅や、パターン間のスペース距離を実際に測定して実験結果とする。その後、図８のステップ３で、この実験結果を、テストマスクの設計値から導くようなプロセスモデルを作成する。このプロセスモデルは、実験結果と、テストマスクの設計値及び露光条件とを演算処理して求める。これにより、図８のモデル作成を終了する。
【０００９】
このようにして求められたプロセスモデルに、半導体装置（以下で、実製品ともいう）の設計値を当てはめることによって、形成されるレイアウトパターンの線幅をシミュレーションすることができる。このシミュレーション結果に基づくフォトマスクの光近接効果補正を、特にモデルベースＯＰＣともいう。
【００１０】
【発明が解決しようとする課題】
ところで、従来方式に係るモデルの作成方法によれば、テストマスクの実験結果と設計値とからプロセスモデルを作成していた。
【００１１】
しかしながら、シミュレーションに供される実製品のレイアウトパターンが複雑化するにしたがって、ウェハ上に実際に形成されるレイアウトパターンの形状とシミュレーション結果とが一致しなくなる（フィッティング精度が低下してしまう）という問題があった。フィッティング精度が低下してしまうと、モデルベースＯＰＣを精度高く実行できないおそれがある。
【００１２】
そこで、この発明はこのような問題を解決したものであって、シミュレーションの対象となる個々のレイアウトパターンに合わせてプロセスモデルを補正できるようにすると共に、レイアウトパターンが複雑化した場合でもシミュレーションのフィッティング精度を容易に向上できるようにしたプロセスモデルの作成方法及びその作成装置の提供を目的とする。
【００１３】
【課題を解決するための手段】
上述した課題は、フォトマスクの設計情報から当該フォトマスクがパターン転写されて形成されるレイアウトパターンの形状を予測するシミュレーションのプロセスモデルを作成する方法であって、予め、特定のパターン形状を有したテストマスクを用意しておく工程と、このテストマスクを所定の露光条件下でパターン転写してテストパターンを形成する工程と、このテストパターンの寸法を測定して実測情報を取得する工程と、この実測情報と、テストマスクの設計情報及び露光条件とを演算処理してプロセスモデルを作成する工程と、シミュレーションの対象となるレイアウトパターンの特定の線幅に合わせ込むようにプロセスモデルを重み付け補正する工程とを有することを特徴とするプロセスモデルの作成方法によって解決される。
【００１４】
本発明に係るプロセスモデルの作成方法によれば、シミュレーションの対象となる個々のレイアウトパターンに合わせてプロセスモデルを補正することができ、フィッティング精度を向上させたプロセスモデルを作成することができる。
【００１５】
本発明に係るプロセスモデルの作成装置は、フォトマスクの設計情報から当該フォトマスクがパターン転写されて形成されるレイアウトパターンの形状を予測するシミュレーションのプロセスモデルを作成する装置であって、特定のパターン形状を有したテストマスクの設計情報と、当該テストマスクが所定の露光条件下でパターン転写されて形成されたテストパターンの実測情報と、該露光条件とを演算処理してプロセスモデルを作成するモデル作成手段と、このモデル作成手段によって作成されるプロセスモデルを、シミュレーションの対象となるレイアウトパターンの特定の線幅に合わせ込むように重み付け補正する補正手段とを備えたことを特徴とするものである。
【００１６】
本発明に係るプロセスモデルの作成装置によれば、シミュレーションの対象となる個々のレイアウトパターンに合わせてプロセスモデルを補正することができ、シミュレーションの精度を向上させることができる。
【００１７】
【発明の実施の形態】
以下、図面を参照しながら、この発明に係るプロセスモデルの作成方法及びその作成装置について詳しく説明する。
図１は、本発明の実施形態に係るモデル作成装置１００の構成例を示すブロック図である。
この実施形態では、特定のパターン形状を有したテストマスクを所定の露光条件下でパターン転写してテストパターンを形成した後、このテストパターンの寸法を測定して実測情報を取得すると共に、この実測情報と、テストマスクの設計情報及び露光条件とを演算処理してプロセスモデルを作成し、その後、シミュレーションの対象となるレイアウトパターンの特定の線幅に合わせ込むようにプロセスモデルを重み付け補正して、シミュレーションの対象となる個々のレイアウトパターンに合わせてプロセスモデルを補正できるようにすると共に、フィッティング精度を向上させたプロセスモデルを作成できるようにしたものである。
【００１８】
（１）プロセスモデルの作成装置
図１に示すモデル作成装置１００は、フォトマスクの設計情報から、当該フォトマスクがパターン転写されて形成されるレイアウトパターンの形状を予測するシミュレーションのプロセスモデルを作成する装置である。ここで言うレイアウトパターンとは、感光性樹脂パターン、又はこの感光性樹脂パターンをマスクにして形成された被エッチングパターンのことを指す。被エッチングパターンとしては、ゲートパターンや配線パターン等が挙げられる。
【００１９】
図１に示すように、このモデル作成装置１００は、テストマスク設計値格納部１１を備えている。このテストマスク設計値格納部１１には、図３に示すようなテストマスク５０のパターン線幅及びスペース距離等の設計値（設計情報）が格納される。このテストマスク５０には、例えば半導体装置において設計上許可されているあらゆるレイアウトパターンを代表する遮光パターンが設けられている。
【００２０】
図３に示すように、このテストマスク５０は、所定の線幅を有したラインパターン５５Ａや、クロス形状のパターン５５Ｂ、さらにＴ字型のパターン５５Ｃなど、大きさと形状、パターン間の距離（スペース距離）が種々異なる多数の遮光パターンによって構成されている。例えば、ラインパターン５５ＡのＬ／Ｓは、１５０ｎｍ〜１０００ｎｍの範囲に分布している。
【００２１】
図１のテストマスク設計値格納部１１には、このテストマスク５０の設計値の全てが格納されている。このテストマスク設計値格納部１１は、例えば入力（書き込み）と出力（読み出し）が可能になされたハードディスク（以下で、ＨＤＤともいう）等で構成される。
【００２２】
また、このモデル作成装置１００は、テストマスク実測値格納部１３を備えている。このテストマスク実測値格納部１３には、テストマスク５０の転写実験から得られた実測値（実測情報）が格納される。ここで、転写実験とは、ポリシリコン等の薄膜が形成されたウェハ上に感光性樹脂を塗布し、上述のテストマスクを感光性樹脂に転写して感光性樹脂パターンを形成し、その後、この感光性樹脂パターンをマスクに薄膜にエッチング処理を施してレイアウトパターンを形成することを指す。このレイアウトパターンの線幅とスペース距離を実際に測定して、実測値を得る。この実測値がテストマスク実測値格納部１３に格納される。このテストマスク実測値格納部１３は、例えば入出力が可能になされたＨＤＤ等で構成される。
【００２３】
さらに、このモデル作成装置１００は、露光条件格納部１２を備えている。この露光条件格納部１２には、テストマスク５０を露光する際のＮａ、σ等の露光条件が格納される。この露光条件格納部１２は、例えば入出力が可能になされたＨＤＤ等で構成される。
【００２４】
さらに、このモデル作成装置１００は、テストマスク設計値格納部１１に格納されたテストマスクの設計値と、テストマスク実測値格納部１３に格納された実測値と、露光条件格納部１２に格納された露光条件とを演算処理してプロセスモデルを作成するＣＰＵ（Ｃｅｎｔｒａｌ　ｐｒｏｃｅｓｓｉｎｇ　ｕｎｉｔ）１５を備えている。また、このＣＰＵ１５は、このプロセスモデルをシミュレーションの対象となるレイアウトパターンの特定の線幅に合わせ込むように重み付け補正する機能も有している。この点については、後述する。ＣＰＵ１５は、モデル作成手段と補正手段としての機能を兼ね備えている。
【００２５】
このＣＰＵ１５には、プロセスモデルの作成処理と、その補正処理等の処理プログラムが格納されたＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）２７が接続されている。
【００２６】
また、このモデル作成装置１００は、ＣＰＵ１５によって作成されたプロセスモデル（以下で、初期モデルともいう）を格納する第１のモデル格納部１７を備えている。このモデル格納部１７は、例えば入出力が可能になされたＨＤＤ等で構成される。
【００２７】
さらに、このモデル装置１００は、第１の補正情報格納部２１を備えている。この補正情報格納部２１には、半導体装置のレイアウトパターンにおいて、密なＬ／Ｓ（以下で、密部ともいう）でのフィッティング精度を向上するための重み付け補正値が格納される。この補正情報格納部２１は、例えばＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）で構成される。この密部用の補正値に基づいて、初期モデル格納部１７に格納された初期モデルが重み付け補正される。この補正処理は、ＣＰＵ１５によって行われる。以下で、この密部用の補正値に基づいて補正されたプロセスモデルを中間モデルという。
【００２８】
また、このモデル作成装置１００は、この中間モデルを格納する中間モデル格納部１９を備えている。この中間モデル格納部１９は、例えば入出力が可能になされたＨＤＤ等で構成される。
【００２９】
さらに、このモデル装置１００は、第２の補正情報格納部２３を備えている。この補正情報格納部２３には、半導体装置のレイアウトパターンの特定の線幅に合わせ込むように中間モデルを重み付け補正する補正値が格納される。この補正情報格納部２３に格納される補正値は、レイアウトパターンの線幅分布の傾向を反映した補正値であり、例えばレイアウトパターン中で最も分布率の高いＬ／Ｓ（特定の線幅）に合わせ込むように中間モデルを重み付け補正する値である。この点については、後で説明する。この補正情報格納部２３は、例えばＲＡＭで構成される。
【００３０】
この補正情報格納部２３に格納される補正値に基づいて、中間モデル格納部１９に格納された中間モデルは重み付け補正される。この補正処理は、演算処理機能を有したＣＰＵ１５によって行われる。以下で、この分布率の最も高いＬ／Ｓを重み付けする補正値に基づいて補正された中間モデルを最終モデルという。
【００３１】
また、このモデル作成装置１００は、この最終モデルを格納する最終モデル格納部２５を備えている。この最終モデル格納部２５は、例えば入出力が可能になされたＨＤＤ等で構成される。最終モデルは、ＣＰＵ１５からの制御信号に応じて、装置の外部に出力される。また、初期モデルや中間モデルも、ＣＰＵ１５からの制御信号に応じて、装置の外部に出力可能になされている。
【００３２】
モデル作成装置１００は、前述したテストマスク設計値格納部１１と、テストマスク実測値格納部１３と、補正情報格納部２１及び２３と、初期モデル格納部１７と、中間モデル格納部１９と、最終モデル格納部２５と、ＣＰＵ１５及びＲＯＭ２７等から構成されている。
【００３３】
テストマスクの設計値と、テストパターンの実測値と、密部を重み付けする補正値と、分布率の最も高いＬ／Ｓを重み付けする補正値とを、このモデル作成装置１００に入力することで、シミュレーション用の最終モデルを作成することができる。
【００３４】
そして、図９Ａに示すように、テストマスクや、実製品のフォトマスク設計値をこのモデル作成装置１００で作成したプロセスモデルに当てはめて、テストマスクや実製品のフォトマスクが転写されて形成されるテストパターンやレイアウトパターンの形状が予測される。このシミュレーション結果と、実測値とを比較することで、プロセスモデルを用いたシミュレーションのフィッティング精度を確認することができる。
【００３５】
また、図９Ｂに示すように、このモデル作成装置１００で形成されるプロセスモデルは、ガウス分布を取り入れた数式モデル（Ｇａｕｓｉａｎ　ｃｏｍｖｏｌｕｔｉｏｎ）である。図９Ｂにおいて、横一列が一つのモデルであり、これら複数のモデルを集合させて実測値との整合率の高いモデルを作成するようになされている。また、各モデル（カーネル）を、前述した密部や分布率の高いＬ／Ｓに合わせ込むように、次数や係数を矢印方向に微調整していくことで、整合率をさらに高めることができる。
【００３６】
（２）プロセスモデルの作成方法
次に、本発明の実施形態に係るプロセスモデルの作成方法について説明する。ここでは、上述したモデル作成装置１００（図１参照）を用いて、図４のフローチャートに沿ってプロセスモデル（最終モデル）を作成する場合を前提とする。
【００３７】
まず始めに、図４のステップ１で、プロセスモデル（初期モデル）を作成する。これは、モデル作成装置１００のテストマスク設計値格納部１１にテストマスク５０（図３参照）の設計値を格納すると共に、テストマスク実測値格納部１３に転写実験の実験結果（実測値）を格納する。さらに、露光条件格納部１２に、Ｎａ、σ等の露光条件を格納する。そして、テストマスクの設計値から実測値を導くような数式（方程式）からなるプロセスモデルをＣＰＵ１５で演算処理して作成する。このＣＰＵ１５で作成された初期モデルを、初期モデル格納部１７に格納する。
【００３８】
次に、図４のステップ２で、この初期モデルを用いた際のシミュレーションのフィッティング精度を判定する。これは、図９Ａに示したように、初期モデルにテストマスク設計値を代入し演算処理して、このテストマスクが露光転写、及びエッチング加工されて形成されるレイアウトパターンの形状をシミュレーションする。次に、このシミュレーション結果と、テストマスクの実験結果とを比較して、初期モデルを用いたシミュレーションのフィッティング精度を判定する。
【００３９】
図５は、テストマスクの実験結果とシミュレーション結果の分布例を示す表図である。図４の縦軸は、テストパターンの線幅（ＣＤ）を示す。また、図４の横軸は、テストパターンのスペース距離（ｐｉｔｃｈ）を示す。図５中のドットは実験結果であり、近似式はシミュレーション結果である。
【００４０】
このシミュレーションのフィッティング精度を判定する演算式の一例として、▲１▼式で示されるＥＰＥ（Ｅｄｇｅ　Ｐｌａｃｅｍｅｎｔ　ｅｒｒｏｒ）がある。
ＥＰＥ＝Ａｖｅｒａｇｅ（Ｒ−Ｅ）×Ｒａｎｇｅ（Ｒｍａｘ−Ｅｍｉｎ）×σ・・・▲１▼
Ｒ：実験結果
Ｅ：シミュレーション結果
【００４１】
フィッティング精度の合格の目安（スペック）は、例えば、−５ｎｍ≦ＥＰＥ≦５ｎｍとする。図５において、例えばＡｖｅｒａｇｅ（Ｒ−Ｅ）＝９ｎｍ、Ｒａｎｇｅ（Ｒｍａｘ−Ｅｍｉｎ）＝１４ｎｍ、σ＝５ｎｍの場合は、フィッティング精度は不合格である。
【００４２】
図４のステップ２で、フィッティング精度が合格（即ち、初期モデルが合格）の場合は、プロセスモデルの重み付け補正が特に必要ないので、モデルの作成を終了する。また、フィッティング精度が不合格の場合や、スペック的には問題がなくても、初期モデルの採用の可否に迷った場合には、ステップ３へ進む。
【００４３】
次に、図４のステップ３で、シミュレーションの対象となる半導体装置のレイアウトパターンの線幅とスペース距離の分布図を作成する。ここでは、レイアウトパターンとして、ゲートパターンを想定する。図６Ａは、ゲートパターンにおける線幅の分布例を示す表図である。図６Ａの縦軸はゲートパターンの線幅の分布率（％）を示し、横軸は線幅（ｎｍ）を示す。図６Ａからゲートパターンにおける線幅の分布率は、線幅６００ｎｍ（特定の線幅の一例）が最も大きいことがわかる。
【００４４】
そこで、線幅６００ｎｍのゲートパターンにおけるスペース距離の分布を調べる。図６Ｂは、図６Ａに示したゲートパターンの６００ｎｍの線幅におけるスペース距離の分布例を示す表図である。図６Ｂの縦軸はゲートパターン間のスペース距離の分布率（％）を示し、横軸はスペース距離（ｎｍ）を示す。
【００４５】
次に、図４のステップ４で、線幅６００ｎｍ、スペース距離６００ｎｍのゲートパターンにおけるシミュレーションのフィッティング精度を検証する。このフィッティング精度の検証には、例えば前述したテストマスク５０で線幅が６００ｎｍに対応した遮光パターンを用いて行う。
【００４６】
図７Ａ及びＢは、線幅が６００ｎｍのテストマスク５５Ａにおける実験結果と、初期モデルを用いたシミュレーション結果とを示す表図である。図７Ａの縦軸はテストマスクのパターン線幅（ｎｍ）を示し、横軸はスペース距離（ｎｍ）を示す。また、図７Ｂの縦軸はテストマスクの実験結果とシミュレーション結果の差（パターンの片側における差：ｎｍ）を示し、横軸はスペース距離（ｎｍ）を示す。
【００４７】
尚、このテストマスクは縮小投影露光装置にセットされるレチクルであり、このテストマスクのパターン線幅とスペース距離は、実際には図７Ａ及び７Ｂに記載した値の例えば４倍値である。この実施形態では、説明の便宜上から、フォトマスクのパターン線幅やスペース距離を全て実際の値の１／４の値で記載している。
【００４８】
図７Ａ及びＢより明らかに、Ｌ／Ｓが（６００ｎｍ／６００ｎｍ）付近でのフィッティング精度は、他のＬ／Ｓでのフィッティング精度に比べて低いことがわかる。また、図７Ａ及びＢから、Ｌ／Ｓが密である（６００ｎｍ／２００ｎｍ）付近でのフィッティング精度も低いことがわかる。
【００４９】
そこで、図４のステップ５で、フィッティング（合わせ込み）の中心をＬ／Ｓが密な（６００ｎｍ／２００ｎｍ）と、Ｌ／Ｓの分布率が最も高い（６００ｎｍ／６００ｎｍ）とに決定する。
【００５０】
次に、図４のステップ６で密なＬ／Ｓ（６００ｎｍ／２００ｎｍ）と、分布率の最も高いＬ／Ｓ（６００ｎｍ／６００ｎｍ）とをフィッティングの中心にして、プロセスモデルを補正する。即ち、まず始めに、Ｌ／Ｓが（６００ｎｍ／２００ｎｍ）に対応するテストマスクの設計値を図９Ｂのマスク設計値（ｍａｓｋ）に入力し、得られるシミュレーション結果（ｓｕｍ）が実測値とが一致するように、各カーネルの次数や係数を補正する。この補正は、前述したモデル作成装置１００におけるＣＰＵ１５の演算処理によって行う。
【００５１】
例えば、図９Ｂの「ｍａｓｋ」に１５０ｎｍという値を入れた際に、「ｓｕｍ」に１６０ｎｍという値が出力されたとする。実測値が１６０ｎｍの場合には、プロセスモデルの補正は不要だが、実測値が１５５ｎｍの場合には、「ｓｕｍ」として出力された１６０ｎｍを１５５ｎｍに近づけるように補正する。
【００５２】
図１０は、モデル作成装置１００に入力される情報（ファイル）の一例を示す表図である。図１０に示すように、このファイルには、シミュレーションの評価点の座標と、実測結果等が記述されている。図１０の１行が１ポイントのデータである。図１０の左側から、パターン種、配列、座標、Ｌｉｎｅ　ｏｒ　Ｓｐａｃｅ（設計値）、実測値、重み付け値を記入するようになされている。図１０では、線幅６００ｎｍ、スペース距離２００ｎｍでの設計値と、実測値とが一致するように、重み付け値が変更される。この重み付け値を補正値として補正情報格納部２１（図１参照）に格納し、初期モデルを重み付けすることによって中間モデルを作成する。
【００５３】
次に、Ｌ／Ｓが（６００ｎｍ／６００ｎｍ）に対応するテストマスクの設計値を図９Ｂのマスク設計値（ｍａｓｋ）に入力し、得られるシミュレーション結果（ｓｕｍ）が実測値とが一致するように、各カーネルの次数や係数を補正する。この補正は、前述したモデル作成装置１００におけるＣＰＵ１５の演算処理によって行う。図１０では、線幅６００ｎｍ、スペース距離６００ｎｍでの設計値と、実測値とが一致するように、重み付け値が変更される。この重み付け値を補正値として補正情報格納部２３（図１参照）に格納し、中間モデルを重み付け補正することによって最終モデルを作成する。
【００５４】
次に、図４のステップ７で、この最終モデルを用いたシミュレーションのフィッティング精度を判定する。図８Ａ及びＢは、線幅６００ｎｍに対応するテストマスクにおける実験結果と、最終モデルに基づいたシミュレーション結果とを示す表図である。図８Ａの縦軸はテストマスクのパターン線幅（ｎｍ）を示し、横軸はスペース距離（ｎｍ）を示す。
【００５５】
また、図８Ｂの縦軸はテストマスクの実験結果とシミュレーション結果の差（パターンの片側における差：ｎｍ）を示し、横軸はスペース距離（ｎｍ）を示す。図８Ａ及びＢより、最終モデルを用いたシミュレーションでは、密なＬ／Ｓ（６００ｎｍ／２００ｎｍ）と、分布率の最も高いＬ／Ｓ（６００ｎｍ／６００ｎｍ）とでのフィッティング精度が向上していることがわかる。
【００５６】
ステップ７でのフィッティング精度の判定は、図８Ａに示す線幅６００ｎｍのテストマスクにおける実験結果と、最終モデルを用いたシミュレーション結果とからＥＰＥを計算することによって行う。ここでは、ＥＰＥが±５ｎｍなので、フィッティング精度は合格である。これにより、プロセスモデルの作成を終了する。
【００５７】
尚、図４のステップ７でＥＰＥが５ｎｍを越える場合には、フィッティング精度（即ち、最終モデル）は不合格である。この場合には、図４のステップ５に戻ってフィッティングの第２の中心を設定し、最終モデルを再補正する必要がある。
【００５８】
このように、本発明に係るプロセスモデルの作成方法によれば、一方で、設計上許可されているあらゆるレイアウトパターンを代表するテストマスクの転写実験結果と、当該テストマスクの設計値とからシミュレーションのプロセスモデル（初期モデル）を作成する。また、他方では、シミュレーションに供される実製品のレイアウトパターンの線幅分布の傾向を調査して、分布率の最も高い特定の線幅（線幅６００ｎｍ）を見いだすと共に、この線幅６００ｎｍにおけるスペース距離を調査して分布率の最も高い特定のスペース距離（スペース距離６００ｎｍ）を見いだす。
【００５９】
そして、Ｌ／Ｓ（６００ｎｍ／６００ｎｍ）に対応したテストマスクの設計値をプロセスモデル（初期モデル）に当てはめて、このテストマスクが転写されて形成されるレイアウトパターンの線幅を予測する。この予測されたレイアウトパターンの線幅とテストマスクの転写実験結果とが一致するように、プロセスモデルを重み付け補正して最終モデルを作成するようになされる。
【００６０】
従って、シミュレーションの対象となる個々の実製品に合わせてプロセスモデルを補正することができ、フィッティング精度を向上させたプロセスモデルを作成することができる。
【００６１】
【発明の効果】
以上説明したように、本発明に係るプロセスモデルの作成方法によれば、特定のパターン形状を有したテストマスクを所定の露光条件下でパターン転写してテストパターンを形成し、このテストパターンの寸法を測定して実測情報を取得し、この実測情報と、テストマスクの設計情報及び露光条件とを演算処理してプロセスモデルを作成し、その後、シミュレーションの対象となるレイアウトパターンの特定の線幅に合わせ込むようにプロセスモデルを重み付け補正するようになされる。
【００６２】
この構成によって、シミュレーションの対象となる個々のレイアウトパターンに合わせてプロセスモデルを補正することができ、フィッティング精度を向上させたプロセスモデルを容易に作成することができる。従って、モデルベースＯＰＣの精度向上に貢献できる。
【００６３】
また、本発明に係るプロセスモデルの作成装置によれば、特定の形状を有したテストマスクの設計情報と、当該テストマスクが所定の露光条件下でパターン転写されて形成されたテストパターンの実測情報と、該露光条件とが演算処理されて作成されるプロセスモデルを、シミュレーションの対象となるレイアウトパターンの特定の線幅に合わせ込むように重み付け補正する補正手段を備えたものである。
【００６４】
従って、シミュレーションの対象となる個々のレイアウトパターンに合わせてプロセスモデルを補正することができ、レイアウトパターンが複雑化した場合でもシミュレーションの精度を容易に向上させることができる。
【００６５】
この発明は、フォトマスクの設計情報から、当該フォトマスクがパターン転写されて形成されるレイアウトパターンの形状を予測するプロセスシミュレーションに適用して極めて好適である。
【図面の簡単な説明】
【図１】本発明の実施形態に係るモデル作成装置１００の構成例を示すブロック図である。
【図２】プロセスモデルの作成工程を示す概念図である。
【図３】テストマスク５０の構成例を示す平面図である。
【図４】プロセスモデルの作成方法を示すフローチャートである。
【図５】テストマスクの実験結果とシミュレーション結果の分布例を示す表図である。
【図６】Ａ及びＢはゲートパターンの線幅とスペース距離の分布例を示す表図である。
【図７】Ａはテストマスク５０の実験結果とシミュレーション結果（初期モデルに基づく）の分布例を示す表図であり、Ｂは線幅６００ｎｍでのフィッティング誤差を示す表図である。
【図８】Ａはテストマスク５０の実験結果とシミュレーション結果（最終モデルに基づく）の分布例を示す表図であり、Ｂは線幅６００ｎｍでのフィッティング誤差を示す表図である。
【図９】Ａ及びＢはプロセスモデルの構成例を示す概念図である。
【図１０】モデル作成装置１００に入力される情報の一例を示す表図である。
【図１１】従来例に係るプロセスモデルの作成方法を示すフローチャートである。
【符号の説明】
１７・・・初期モデル格納部、１５・・・ＣＰＵ（モデル作成手段、補正手段）、１９・・・中間モデル格納部、２１，２３・・・補正値格納部、２５・・・最終モデル格納部、５０・・・テストマスク、１００・・・モデル作成装置
【図１】
2004061720.tif 000003
【図２】
2004061720.tif 000004
【図３】
2004061720.tif 000005
【図４】
2004061720.tif 000006
【図５】
2004061720.tif 000007
【図６】
2004061720.tif 000008
【図７】
2004061720.tif 000009
【図８】
2004061720.tif 000010
【図９】
2004061720.tif 000011
【図１０】
2004061720.tif 000012
【図１１】
2004061720.tif 000013