(57)【要約】【課題】制御方式の切り替えに伴うオーバーヘッドを抑制でき、スイッチングレギュレータを広い負荷電流範囲で高効率に維持可能な電子装置を提供する。【解決手段】アクティブモード時には、スイッチングレギュレータ４１がＰＷＭ制御でかつ同期整流方式で動作するように指示する整流方式切替信号Ｓ４５を出力し、スタンバイモード時には、スイッチングレギュレータ４１がダイオード整流方式で動作するように指示する整流方式切替信号Ｓ４５を出力する負荷回路４４と、整流方式切替信号Ｓ４５の指示に応じて同期整流方式で駆動するかダイオード整流方式で駆動するかを判断し、判断した整流方式に従って、制御信号ＣＴＬ１，ＣＴＬ２をドライバ回路４２０，４２１に出力して、Ｐｃｈスイッチングトランジスタ４１１とＮｃｈスイッチングトランジスタ４１２の駆動制御を行う制御回路４１９を含むスイッチングレギュレータ４１とを設ける。【選択図】　　　図１
2004032875.tif 000002
【特許請求の範囲】
【請求項１】
動作電流に応じた整流方式切替信号を出力する負荷回路と、
入力電圧から規定の電圧を生成し、上記負荷回路に対して動作電流に対応した電流を供給するスイッチングレギュレータと、
を有し、
上記スイッチングレギュレータは、第１の整流方式と第２の整流方式で動作可能で、負荷電流が大きい場合には上記第１の整流方式で動作し、負荷電流が小さい場合には上記第２の整流方式で動作し、上記第１の整流方式と第２の整流方式を上記負荷回路からの整流方式切替信号に応じて切り替える
電子装置。
【請求項２】
上記負荷回路は、第１の動作電流を消費する第１の動作モードと、上記第１の動作モードよりも小さい第２の動作電流を消費する第２の動作モードとを有し、
上記負荷回路は、第１の動作モード時には、上記スイッチングレギュレータに対して上記第１の整流方式を選択することを指示し、上記第２の動作モード時には、上記スイッチングレギュレータに対して上記第２の整流方式を選択すること指示する上記整流方式切替信号を出力する
請求項１記載の電子装置。
【請求項３】
上記第１の整流方式は同期整流方式であり、上記第２の整流方式はダイオード整流方式である
請求項１記載の電子装置。
【請求項４】
上記第１の整流方式は同期整流方式であり、上記第２の整流方式はダイオード整流方式である
請求項２記載の電子装置。
【請求項５】
上記スイッチングレギュレータは、ＰＷＭ方式とＰＦＭ方式の２つの制御方式で動作可能で、上記第１の整流方式で動作している場合はＰＷＭ方式が選択され、上記第２の整流方式で動作している場合は、負荷電流に応じてＰＤＭ方式とＰＦＭ方式を自動的に切り替えて動作を行う
請求項４記載の電子装置。
【請求項６】
上記スイッチングレギュレータと上記負荷回路を１つの半導体集積回路上に備えている
請求項５記載の電子装置。
【請求項７】
上記負荷回路は、実行する処理内容に応じて動作周波数を変更する機能を有し、上記負荷回路が規定の周波数よりも高い周波数で動作する場合は、上記スイッチングレギュレータに対して上記第１の整流方式を選択することを指示し、上記負荷回路が規定の周波数よりも低い周波数で動作する場合は、上記スイッチングレギュレータに対して上記第２の整流方式を選択することを指示する上記整流方式切替信号を出力する
請求項１記載の電子装置。
【請求項８】
上記第１の整流方式は同期整流方式であり、上記第２の整流方式はダイオード整流方式である
請求項７記載の電子装置。
【請求項９】
上記スイッチングレギュレータは、ＰＷＭ方式とＰＦＭ方式の２つの制御方式で動作可能で、上記第１の整流方式で動作している場合はＰＷＭ方式が選択され、上記第２の整流方式で動作している場合は、負荷電流に応じてＰＷＭ方式とＰＦＭ方式を自動的に切り替えて動作を行う
請求項８記載の電子装置。
【請求項１０】
上記スイッチングレギュレータと上記負荷回路を１つの半導体集積回路上に備えている
請求項９記載の電子装置。
【請求項１１】
上記負荷回路は、実行する処理内容に応じて動作周波数と電源電圧を変更する機能を有し、上記負荷回路が規定の周波数／電源電圧の組み合わせよりも大きい周波数／電源電圧で動作する場合は、上記スイッチングレギュレータに対して上記第１の整流方式を選択することを指示し、上記負荷回路が規定の周波数／電源電圧よりも低い周波数／電源電圧で動作する場合は、上記スイッチングレギュレータに対して上記第２の整流方式を選択することを指示する上記整流方式切替信号を出力する
請求項１記載の電子装置。
【請求項１２】
上記第１の整流方式は同期整流方式であり、上記第２の整流方式はダイオード整流方式である
請求項１１記載の電子装置。
【請求項１３】
上記スイッチングレギュレータは、ＰＷＭ方式とＰＦＭ方式の２つの制御方式で動作可能で、上記第１の整流方式で動作している場合はＰＷＭ方式が選択され、上記第２の整流方式で動作している場合は、負荷電流に応じてＰＷＭ方式とＰＦＭ方式を自動的に切り替えて動作を行う
請求項１２記載の電子装置。
【請求項１４】
上記スイッチングレギュレータと上記負荷回路を１つの半導体集積回路上に備えている
請求項１３記載の電子装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力電圧から規定の電圧を生成し、負荷回路に対してその動作電流に対応した電流を供給するスイッチングレギュレータを有する電子装置に係り、主にバッテリー駆動される携帯用電子装置の電源供給技術に利用して有効な技術に関するものである。
【０００２】
【従来の技術】
近年、携帯機器に搭載されるＬＳＩは、動作クロック周波数や電源電圧をＬＳＩの処理内容に応じて動的に変化させる技術が採用されてきている。
これはＬＳＩの消費電力Ｐｃが「Ｐｃ＝ＣＶ２ｆ」（Ｃは充放電される容量、Ｖは電源電圧、ｆは動作クロック周波数）で表され、電源電圧Ｖと周波数ｆを低減することにより、その消費電力を大きく低減できるためである。
【０００３】
しかしながら、ＬＳＩに駆動電力を供給するスイッチングレギュレータから見ると、ＬＳＩのクロック周波数や電源電圧が動的に変化するということは、供給すべき負荷電流が大きく変動することを意味する。
一般的なスイッチングレギュレータの制御方式としてＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）方式がある。ＰＷＭ方式を採用したスイッチングレギュレータは、出力電流が比較的大きい領域では変換効率が高く、出力リップルが小さいという特徴をもっている。
【０００４】
しかし、出力電流が小さい領域では、スイッチングトランジスタを駆動する際に発生するスイッチング損失が、負荷で消費される電力と比較して大きくなり、変換効率が著しく低下する。
つまり、上述の負荷電流が大きく変動するＬＳＩに駆動電力を供給する際には、ＬＳＩ側がクロック周波数や電源電圧の低減で消費電力を削減しても、スイッチングレギュレータの損失が大きくなり、ＬＳＩの低消費電力化の効果を相殺してしまう恐れがある。
【０００５】
このようなＰＷＭ方式の軽負荷時の変換効率低下を抑制するための技術として、ＰＦＭ（Ｐｕｌｓｅ　Ｆｒｅｑｕｅｎｃｙ　Ｍｏｄｕｌａｔｉｏｎ）制御方式がある。
ＰＦＭ方式は、負荷電流に応じてスイッチング周波数を変更する方式であり、負荷電流が小さい領域ではスイッチング周波数が低くなる。したがって軽負荷時のスイッチング損失による変換効率の劣化を抑制することができる。
【０００６】
一般に、広い負荷電流範囲で高い変換効率を維持するためには、負荷電流が大きい領域ではＰＷＭ方式を使用し、負荷電流が小さい領域ではＰＦＭ方式に切り替える方式が用いられる。
【０００７】
図１３は、ＰＷＭ／ＰＦＭ切り替え方式を採用した同期整流方式の降圧型スイッチングレギュレータを含む電子装置の構成例を示す図である。
【０００８】
この電子装置１は、同期整流方式の降圧型スイッチングレギュレータ２、整流ダイオード３、平滑用インダクタ４、平滑用キャパシタ５、負荷回路（ＬＳＩ）６、および出力電圧をフィードバックするための分割抵抗７，８を有している。
そして、スイッチングレギュレータ２は、ｐチャネル（Ｐｃｈ）スイッチングトランジスタスイッチ２１、ｎチャネル（Ｎｃｈ）スイッチングトランジスタ２２、基準電圧源２３、ＰＦＭ制御切替電圧源２４、エラーアンプ２５、コンパレータ２６〜２８、発振器２９、スイッチングレギュレータ制御回路３０、Ｐｃｈスイッチングトランジスタ駆動用のドライバ回路３１、およびＮｃｈスイッチングトランジスタ駆動用のドライバ回路３２を有し、これらの構成要素が一つのチップ集積化されている。
【０００９】
また、図１４（Ａ）は重負荷時のインダクタ電流ＩＬの電流波形、図１４（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、図１４（Ｃ）はＮｃｈスイッチングトランジスタ２２のゲート駆動電圧波形、および図１４（Ｄ）はＰｃｈスイッチングトランジスタ２１のゲート駆動電圧波形をそれぞれ示している。さらに、図１５（Ａ）は軽負荷時のインダクタ電流ＩＬの電流波形、図１５（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、図１５（Ｃ）Ｎｃｈスイッチングトランジスタ２２のゲート駆動電圧波形、および図１５（Ｄ）はＰｃｈスイッチングトランジスタ２１のゲート駆動電圧波形をそれぞれ示している。
【００１０】
このような構成を有する電子装置１において、図１４（Ａ）〜（Ｄ）に示すように、重負荷時にはスイッチングレギュレータ２は電流連続モードで動作している。
これに対して、負荷電流が小さくなると、図１５（Ａ），（Ｃ）に示すように、Ｎｃｈスイッチングトランジスタ２２のオン期間中にインダクタ４に流れるインダクタ電流ＩＬが負になり、インダクタ電流ＩＬの逆流が発生する。
通常この逆流は、インダクタ電流ＩＬがゼロとなった時点でＮｃｈスイッチングトランジスタ２２をオフにすることにより防いでいる。このようなスイッチングサイクル中にインダクタ電流ＩＬがゼロとなる動作モードを電流不連続モードと呼ぶが、電流不連続モードでは負荷電流が減少していくと、出力電圧Ｖｏｕｔが上昇する。
これにより、エラーアンプ２５の出力電圧（エラー電圧Ｖｅｒｒ）が低下し、エラー電圧Ｖｅｒｒがしきい電圧ＶＰＦＭを越えた時点でスイッチングレギュレータ２の制御方式がＰＷＭ方式からＰＦＭ方式に変更される。つまりＰＦＭ方式への移行には、電流不連続モードでの動作が必要となる。
【００１１】
電流不連続モード動作を実現するためのゼロ電流検出方法としては、Ｎｃｈスイッチングトランジスタ２２にドレイン−ソース間電圧をモニタする方法や、出力ラインにセンス抵抗を挿入して、その電圧降下をモニタする方法が一般的に行われている。
【００１２】
【発明が解決しようとする課題】
しかしながら、Ｎｃｈスイッチングトランジスタ２２のドレイン−ソース間電圧をモニタする方法は、負荷電流が非常に小さい領域では、ドレイン−ソース間電圧も非常に小さくなるために、これを検出するためには高感度のコンパレータ２７が必要になる。
また、出力ラインにセンス抵抗を挿入して、その電圧をモニタする方法では、高感度のコンパレータが必要になる点に加え、センス抵抗での損失も発生する。
したがって、いずれの手法を選んでも、回路設計上の困難さや面積の増加、消費電力の増加といったオーバーヘッドが発生する。
【００１３】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、制御方式の切り替えに伴うオーバーヘッドを抑制でき、スイッチングレギュレータを広い負荷電流範囲で高効率に維持可能な電子装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明の電子装置は、動作電流に応じた整流方式切替信号を出力する負荷回路と、入力電圧から規定の電圧を生成し、上記負荷回路に対して動作電流に対応した電流を供給するスイッチングレギュレータと、を有し、上記スイッチングレギュレータは、第１の整流方式と第２の整流方式で動作可能で、負荷電流が大きい場合には上記第１の整流方式で動作し、負荷電流が小さい場合には上記第２の整流方式で動作し、上記第１の整流方式と第２の整流方式を上記負荷回路からの整流方式切替信号に応じて切り替える。
【００１５】
好適には、上記負荷回路は、第１の動作電流を消費する第１の動作モードと、上記第１の動作モードよりも小さい第２の動作電流を消費する第２の動作モードとを有し、上記負荷回路は、第１の動作モード時には、上記スイッチングレギュレータに対して上記第１の整流方式を選択することを指示し、上記第２の動作モード時には、上記スイッチングレギュレータに対して上記第２の整流方式を選択すること指示する上記整流方式切替信号を出力する。
【００１６】
また、好適には、上記負荷回路は、実行する処理内容に応じて動作周波数を変更する機能を有し、上記負荷回路が規定の周波数よりも高い周波数で動作する場合は、上記スイッチングレギュレータに対して上記第１の整流方式を選択することを指示し、上記負荷回路が規定の周波数よりも低い周波数で動作する場合は、上記スイッチングレギュレータに対して上記第２の整流方式を選択することを指示する上記整流方式切替信号を出力する。
【００１７】
また、好適には、上記負荷回路は、実行する処理内容に応じて動作周波数と電源電圧を変更する機能を有し、上記負荷回路が規定の周波数／電源電圧の組み合わせよりも大きい周波数／電源電圧で動作する場合は、上記スイッチングレギュレータに対して上記第１の整流方式を選択することを指示し、上記負荷回路が規定の周波数／電源電圧よりも低い周波数／電源電圧で動作する場合は、上記スイッチングレギュレータに対して上記第２の整流方式を選択することを指示する上記整流方式切替信号を出力する。
【００１８】
また、上記第１の整流方式は同期整流方式であり、上記第２の整流方式はダイオード整流方式である。
【００１９】
また、上記スイッチングレギュレータは、ＰＷＭ方式とＰＦＭ方式の２つの制御方式で動作可能で、上記第１の整流方式で動作している場合はＰＷＭ方式が選択され、上記第２の整流方式で動作している場合は、負荷電流に応じてＰＷＭ方式とＰＦＭ方式を自動的に切り替えて動作を行う。
【００２０】
また、上記スイッチングレギュレータと上記負荷回路を１つの半導体集積回路上に備えている。
【００２１】
本発明によれば、たとえば負荷回路は、第１の動作モード時には、スイッチングレギュレータに対して第１の整流方式を選択することを指示する整流方式切替信号を出力する。
この場合、スイッチングレギュレータは、第１の整流方式、たとえば同期整流方式で動作し、負荷回路の動作電流に対応した電流を負荷回路に供給する。
一方、第２の動作モード時には、スイッチングレギュレータに対して第２の整流方式を選択することを指示する整流方式切替信号を出力する。
この場合、スイッチングレギュレータは、第２の整流方式、たとえばダイオード整流方式で動作し、負荷回路の動作電流に対応した電流を負荷回路に供給する。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態を図面に関連付けて説明する。
【００２３】
第１実施形態
図１は、本発明に係る電子装置の第１の実施形態を示す回路図である。
【００２４】
本電子装置４０は、図１に示すように、スイッチングレギュレータ４１、たとえばショットキーダイオードからなる整流ダイオード４２、平滑用インダクタ４３、平滑用キャパシタ４５、負荷回路（ＬＳＩ）４６、および出力電圧をフィードバックするための分割抵抗４７，４８を有している。
【００２５】
スイッチングレギュレータ４１は、Ｐｃｈ（ｐチャネル）スイッチングトランジスタスイッチ４１１、Ｎｃｈ（ｎチャネル）スイッチングトランジスタ４１２、基準電圧源４１３、ＰＦＭ制御切替電圧源４１４、エラーアンプ４１５、コンパレータ４１６，４１７、発振器４１８、スイッチングレギュレータ制御回路４１９、Ｐｃｈスイッチングトランジスタ駆動用のドライバ回路４２０、およびＮｃｈスイッチングトランジスタ駆動用のドライバ回路４２１を有している。
【００２６】
スイッチングレギュレータ４１は、各構成要素が一つのチップ集積化されており、外部の素子や回路等と接続するための端子Ｔ１〜Ｔ６有する。
端子Ｔ１およびＴ６は図示しない電源、たとえば電源電圧Ｖｉｎ（たとえば３．６Ｖ〜４．２Ｖ）のリチウムイオン電池に接続されている。
端子Ｔ２は、整流ダイオード４２のカソードおよび平滑用インダクタ４３の一端に接続されている。
端子Ｔ３は、直列に接続された分割抵抗４７と４８の接続点に接続されている。
端子Ｔ４は、負荷回路４５の整流方式切替信号Ｓ４５の供給ラインに接続されている。
端子Ｔ５は、基準電位（接地電位）Ｖｓｓに接続されている。
平滑用インダクタ４３の他端が平滑用キャパシタ４５の第１電極、負荷回路４５の電源端子、および抵抗４７の一端に接続されている。
そして、平滑用キャパシタ４４の第２電極、抵抗４６の一端が基準電位Ｖｓｓに接続されている。
【００２７】
スイッチングレギュレータ４１において、Ｐｃｈスイッチングトランジスタ４１１のソースが端子Ｔ１に接続され、ドレインが端子Ｔ２に接続され、ゲートがドライバ回路４２０の駆動信号Ｓ４２０の供給ラインに接続されている。
Ｎｃｈスイッチングトランジスタ４１２のソースが基準電位Ｖｓｓに接続され、ドレインが端子Ｔ２に接続され、ゲートがドライバ回路４２１の駆動信号Ｓ４２１の供給ラインに接続されている。
エラーアンプ４１５の反転入力（−）が端子Ｔ３に接続され、非反転入力（＋）が基準電圧源４１３に接続され、出力がコンパレータ４１６の反転入力（−）およびコンパレータ４１７の反転入力（−）に接続されている。
コンパレータ４１６の非反転入力（＋）がＰＦＭ制御切替電圧源４１４に接続され、出力が発振器４１８に供給される。
【００２８】
スイッチングレギュレータ４１は、スタンバイモード時にコンパレータ４１６において、ＰＦＭ制御切替電圧源４１４によるＰＦＭ制御切替電圧ＶＰＦＭ　によりエラー電圧Ｖｅｒｒが低くなると、ＰＷＭ方式からＰＦＭ方式に自動的に切り替え、ＰＦＭ制御切替電圧ＶＰＦＭ　によりエラー電圧Ｖｅｒｒが高くなると、ＰＦＭ方式からＰＷＭ方式に自動的に切り替える。
【００２９】
発振器４１８はコンパレータ４１６の出力信号Ｓ４１６に応じて三角波である信号Ｓ４１８を出力する。
コンパレータ４１７の非反転入力（＋）が発振器４１８の発振信号Ｓ４１８の供給ラインに接続されている。コンパレータ４１７は、発振信号Ｓ４１８とエラーアンプ４１５によるエラー電圧Ｖｅｒｒとを比較し、比較結果に応じた信号Ｓ４１７を制御回路４１９に出力する。
【００３０】
制御回路４１９は、端子Ｔ４を介して入力される負荷回路４５による整流方式切替信号Ｓ４５の指示に応じて第１の整流方式である同期整流方式で駆動する第２の整流方式であるダイオード整流方式で駆動するかを判断し、判断した整流方式に従って、制御信号ＣＴＬ１，ＣＴＬ２をドライバ回路４２０，４２１に出力して、Ｐｃｈスイッチングトランジスタ４１１とＮｃｈスイッチングトランジスタ４１２の駆動制御を行う。
【００３１】
具体的には、制御回路４１９は、同期整流方式で駆動すると判断した場合には、コンパレータ４１７の出力信号Ｓ４１７に応じてＰｃｈスイッチングトランジスタ４１１とＮｃｈスイッチングトランジスタ４１２のオンの期間とＯＦＦの期間とのデューティを制御するＰＷＭ制御を行うように制御信号ＣＴＬ１，ＣＴＬ２をドライバ回路４２０，４２１に出力する。
この場合、スイッチングレギュレータ４１は電流連続モードでの動作となる。
【００３２】
一方、制御回路４１９は、ダイオード整流方式で駆動すると判断した場合には、Ｎｃｈスイッチングトランジスタ４１２をオフ状態に保持するように、制御信号ＣＴＬ２をドライバ回路４２１に出力し、Ｐｃｈスイッチングトランジスタ４１１と外付けの整流ダイオード４２により動作するように制御信号ＣＴＬ１をドライバ回路４２０に出力する。
【００３３】
負荷回路４５は、スイッチングレギュレータ４１から出力された電圧ＶＬＸがインダクタ４３、およびキャパシタ４５により平滑化された、たとえば１．５Ｖ〜３．３Ｖ程度の駆動電圧Ｖｏｕｔが電源端子に供給される。
本第１の実施形態に係る負荷回路（ＬＳＩ）４６は、動作状態である第１の動作モードとしてのアクティブモードと、非動作状態である第２の動作モードとしてのスタンバイ（Ｓｔａｎｄｂｙ）モードの２つの動作モードを有する。
【００３４】
アクティブモードにおいては、ＬＳＩが消費する電流が大きいため、スイッチングレギュレータ４１をＰＷＭ制御でかつ同期整流方式で動作させる必要がある。負荷回路４１は、アクティブモード時には、スイッチングレギュレータ４１がＰＷＭ制御でかつ同期整流方式で動作するように指示する整流方式切替信号Ｓ４５をスイッチングレギュレータ４１の制御回路４１９に出力する。
一方、負荷回路４５は、スタンバイモードにおいては、スイッチングレギュレータ４１がダイオード整流方式で動作するように指示する整流方式切替信号Ｓ４５をスイッチングレギュレータ４１の制御回路４１９に出力する。
【００３５】
なお、負荷回路４５が出力する整流方式切替信号Ｓ４５は、１ビットのデータでも良いし、複数ビットのデータでも良い。複数ビットのデータの場合は、パラレルデータとしてスイッチングレギュレータ４１に送信しても良いし、信号線数を減らすためにシリアルデータに変換して送信しても良い。
【００３６】
次に、上記構成による動作を図２（Ａ）〜（Ｄ）および図３（Ａ）〜（Ｄ）に関連付けて説明する。
【００３７】
図２（Ａ）〜（Ｄ）は、アクティブモード時の動作電流および動作電圧波形を示す図であって、図２（Ａ）はインダクタ電流ＩＬの電流波形、図２（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、図２（Ｃ）はＮｃｈスイッチングトランジスタ４１２のゲート駆動電圧波形、および図２（Ｄ）はＰｃｈスイッチングトランジスタ４１１のゲート駆動電圧波形をそれぞれ示している。
また、図３（Ａ）〜（Ｄ）はスタンバイモード時の動作電流および動作電圧波形を示す図であって、図３（Ａ）はインダクタ電流ＩＬの電流波形、図３（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、図３（Ｃ）Ｎｃｈスイッチングトランジスタ４１２のゲート駆動電圧波形、および図３（Ｄ）はＰｃｈスイッチングトランジスタ４１１のゲート駆動電圧波形をそれぞれ示している。
【００３８】
アクティブモードには、負荷回路４５は消費する電流が大きいため、スイッチングレギュレータ４１がＰＷＭ制御でかつ同期整流方式で動作するように指示する整流方式切替信号Ｓ４５が、負荷回路４５からスイッチングレギュレータ４１の制御回路４１９に出力される。
【００３９】
制御回路４１９においては、端子Ｔ４を介して入力される負荷回路４５による整流方式切替信号Ｓ４５の指示に応じて同期整流方式で駆動すべき旨が判断される。そして、コンパレータ４１７の出力信号Ｓ４１７に応じてＰｃｈスイッチングトランジスタ４１１とＮｃｈスイッチングトランジスタ４１２のオンの期間とＯＦＦの期間とのデューティを制御するＰＷＭ制御を行うように制御信号ＣＴＬ１，ＣＴＬ２が制御回路４１９からドライバ回路４２０，４２１に出力される。
この場合、スイッチングレギュレータ４１は電流連続モードで動作する。
【００４０】
たとえばインダクタ４３に流れるインダクタ電流ＩＬ　がＬＳＩ４５の動作状態の変化により増加すると、インダクタ４３およびキャパシタ４４により平滑化された電圧Ｖｏｕｔが減少する。
この電圧Ｖｏｕｔは分割抵抗４６，４７により分圧されてスイッチングレギュレータ４１の端子Ｔ３を介してエラーアンプ４１５に入力される。
エラーアンプ４１５では、基準電圧より入力電圧が下がることから、出力エラー電圧Ｖｅｒｒは高くなり、コンパレータ４１６および４１７に供給される。
コンパレータ４１６からはＰＦＭ制御切り替え電圧ＶＰＦＭ　と入力エラー電圧Ｖｅｒｒの比較結果に応じた信号Ｓ４１６が発振器４１８に出力される。
発振器４１８において、コンパレータ４１６の出力信号Ｓ４１６に応じて三角波である信号Ｓ４１８がコンパレータ４１７に出力される。
そして、コンパレータ４１７では、発振信号Ｓ４１８とエラーアンプ４１５によるエラー電圧Ｖｅｒｒとが比較され、比較結果に応じたＰＷＭ信号Ｓ４１７が制御回路４１９に出力される。
このとき、制御回路４１９においては、ＰＷＭ信号Ｓ４１７に基づいて、出力電圧を上げるように、Ｐｃｈスイッチングトランジスタ４１１のオン時間とＮｃｈスイッチングトランジスタ４１２のオン時間の比率を変更するように制御信号ＣＴＬ１，ＣＴＬ２が制御回路４１９からドライバ回路４２０，４２１に出力される。
この制御状態は、スイッチングレギュレータ４１のエラーアンプ４１５に供給される電圧Ｖｏｕｔが分圧された電圧が基準電圧と等しくなるまで継続される。
【００４１】
これによりＰｃｈスイッチングトランジスタ４１１を通して端子Ｔ２には電荷が供給されることから、出力電圧ＶＬＸ、ひいては電圧Ｖｏｕｔが上昇する。
次に、たとえばインダクタ４３に流れるインダクタ電流ＩＬ　がＬＳＩ４５の動作状態の変化により減少すると、インダクタ４３およびキャパシタ４４により平滑化された電圧Ｖｏｕｔが増加する。すると、スイッチングレギュレータ４１のエラーアンプ４１５に供給される電圧Ｖｏｕｔが分圧された電圧が基準電圧Ｖｒｅｆ　より高くなる。
エラーアンプ４１５では、基準電圧より入力電圧が上がることから、出力エラー電圧Ｖｅｒｒは低くなり、コンパレータ４１６および４１７に供給される。
コンパレータ４１６からはＰＦＭ制御切り替え電圧ＶＰＦＭ　と入力エラー電圧Ｖｅｒｒの比較結果に応じた信号Ｓ４１６が発振器４１８に出力される。
発振器４１８において、コンパレータ４１６の出力信号Ｓ４１６に応じて三角波である信号Ｓ４１８がコンパレータ４１７に出力される。
そして、コンパレータ４１７では、発振信号Ｓ４１８とエラーアンプ４１５によるエラー電圧Ｖｅｒｒとが比較され、比較結果に応じたＰＷＭ信号Ｓ４１７が制御回路４１９に出力される。
このとき、制御回路４１９においては、ＰＷＭ信号Ｓ４１７に基づいて、出力電圧を下げるように、Ｐｃｈスイッチングトランジスタ４１１のオン時間とＮｃｈスイッチングトランジスタ４１２のオン時間の比率を変更するように制御信号ＣＴＬ１，ＣＴＬ２が制御回路４１９からドライバ回路４２０，４２１に出力される。
この制御状態は、スイッチングレギュレータ４１のエラーアンプ４１５に供給される電圧Ｖｏｕｔが分圧された電圧が基準電圧と等しくなるまで継続される。
これによりＰｃｈスイッチングトランジスタ４１１を通して端子Ｔ２には電荷が供給されることから、出力電圧ＶＬＸ、ひいては電圧Ｖｏｕｔが降下する。
【００４２】
ここで、負荷回路４５がアクティブモードからスタンバイモードに切り替わると、スイッチングレギュレータ４１がダイオード整流方式で動作するように指示する整流方式切替信号Ｓ４５が、負荷回路４５からスイッチングレギュレータ４１の制御回路４１９に出力される。
【００４３】
制御回路４１９においては、端子Ｔ４を介して入力される負荷回路４５による整流方式切替信号Ｓ４５の指示に応じて同期整流方式で駆動すべき旨が判断される。そして、Ｎｃｈスイッチングトランジスタ４１２をオフ状態に保持するように、制御回路４１９から制御信号ＣＴＬ２がドライバ回路４２１に出力され、Ｐｃｈスイッチングトランジスタ４１１と外付けの整流ダイオード４２により動作するように制御信号ＣＴＬ１がドライバ回路４２０に出力される。
これにより、負荷回路４５がスタンバイモードにある間は、図３（Ｃ）に示すように、Ｎｃｈスイッチングトランジスタ４１２はオフ状態に保持される。
この状態ではスイッチングレギュレータ４１は、図３（Ａ），（Ｂ），（Ｄ）に示すように、Ｐｃｈスイッチングトランジスタ４１１とショットキーダイオード４２によるダイオード整流で動作する。
【００４４】
スイッチングレギュレータ４１においては、ダイオード整流時には負荷電流が低下するにしたがって出力電圧Ｖｏｕｔが上昇し、その結果エラー電圧Ｖｅｒｒが低下する。コンパレータ４１６において、ＰＦＭ制御切替電圧源４１４によるＰＦＭ制御切替電圧ＶＰＦＭ　よりエラー電圧Ｖｅｒｒが低くなると、ＰＷＭ方式からＰＦＭ方式に自動的に切り替えられる。ＰＦＭ方式で動作中は、発振器４１８の発振周波数が信号Ｓ４１６にしたがって低下し、Ｐｃｈスイッチングトランジスタ４１１の駆動回数が低減される。発振器４１８の発振周波数は、スイッチングレギュレータ４１のエラーアンプ４１５に供給される電圧Ｖｏｕｔが分圧された電圧が基準電圧と等しくなるまで低減される。
一方、ＰＦＭ制御切替電圧ＶＰＦＭ　によりエラー電圧Ｖｅｒｒが高くなると、ＰＦＭ方式からＰＷＭ方式に自動的に切り替えられる。
【００４５】
ダイオード整流の場合、ダイオードの順方向電圧降下による損失が発生するため、負荷電流が大きい領域では効率が低下するが、スタンバイ状態にある負荷回路（ＬＳＩ）４５の消費電流は非常に小さいため、ダイオード順方向電圧降下による損失は無視できる範囲となる。
【００４６】
以上説明したように、本第１の実施形態によれば、動作状態であるアクティブモードと、非動作状態であるスタンバイモードの２つの動作モードを有し、アクティブモード時には、スイッチングレギュレータ４１がＰＷＭ制御でかつ同期整流方式で動作するように指示する整流方式切替信号Ｓ４５を出力し、スタンバイモード時には、スイッチングレギュレータ４１がダイオード整流方式で動作するように指示する整流方式切替信号Ｓ４５を出力する負荷回路４４と、負荷回路４５による整流方式切替信号Ｓ４５の指示に応じて同期整流方式で駆動するかダイオード整流方式で駆動するかを判断し、判断した整流方式に従って、制御信号ＣＴＬ１，ＣＴＬ２をドライバ回路４２０，４２１に出力して、Ｐｃｈスイッチングトランジスタ４１１とＮｃｈスイッチングトランジスタ４１２の駆動制御を行う制御回路４１９を含むスイッチングレギュレータ４１とを設けたので、以下の効果を得ることができる。
つまり、従来方式の同期整流で電流不連続モード動作となった場合に必要であったゼロ電流検出が不要となり、高精度のゼロ電流検出コンパレータが不要とできる。
これにより、スイッチングレギュレータ設計の難易度を緩和できる。
また、スイッチングレギュレータの自己消費電力を低減することもできる。軽負荷時の自己消費電力低減は、変換効率向上に大きく貢献する。
【００４７】
第２実施形態
図４は、本発明に係る電子装置の第２の実施形態を示す回路図である。
【００４８】
本第２の実施形態が上述した第１の実施形態と異なる点は、負荷回路（ＬＳＩ）４５Ａが処理内容に応じて動作周波数を変更する機能を有することにある。
【００４９】
ＬＳＩの消費電力Ｐｃは、前述した通り『Ｐｃ＝ＣＶ２ｆ』　で表されるため、周波数に比例してＬＳＩの消費電力を低減できる。つまり負荷電流は動作周波数に比例して減少する。
【００５０】
図５は、６段階の周波数設定が可能な場合の動作周波数と負荷電流の関係を示す図である。また、図６は、負荷電流の変化に対するインダクタ電流ＩＬＸの波形を示す図である。
【００５１】
本第２の実施形態では、最大動作周波数ｆｍａｘ時の負荷電流をＩｍａｘとし、インダクタ電流のリップル電流を０．４Ｉｍａｘと仮定している。つまり負荷電流が０．２Ｉｍａｘ以下の場合に、スイッチングレギュレータは電流不連続モードで動作させる必要がある。
図５の対応表によれば、ＬＳＩの動作周波数が０．１２５ｆｍａｘ以下になった場合がこれに対応する。
よってＬＳＩの動作周波数が０．１２５ｆｍａｘ以下になった場合に、スイッチングレギュレータ４１に対して同期整流からダイオード整流に切り替える指示を出せば良いことになる。
実際にはバッテリー電圧である入力電圧Ｖｉｎが変化するために、それに応じてリップル電流も変化する。よって、同期整流からダイオード整流に切り替えるポイントは、これらの条件も考慮して決定する必要がある。
【００５２】
図７は、本第２の実施形態に係る負荷回路（ＬＳＩ）の具体的な構成例を示す図である。
この負荷回路４５Ａは、周波数制御機構とスイッチングレギュレータの整流方式切り替え機構を備えている。
負荷回路４５Ａは、図７に示すように、ＣＰＵ４５１、クロック発生ブロック４５２、ロジックブロック４５３、およびパワーマネージメント（ＰＭ）ブロック４５４を有する。
そして、パワーマネージメントブロック４５４は、整流切替レジスタ（Ｒｅｃｔ　Ｒｅｇ）４５４１、周波数レジスタ（Ｆｒｑ　Ｒｅｇ）４５４２、および判定回路４５４３を有している。
【００５３】
このような構成を有する負荷回路４５Ａにおいて、クロック発生ブロック４５２はＣＰＵ４５１の指示により図５に示す６段階の周波数を切り替える機能を持つ。
ＣＰＵ４５１は処理内容に応じて、最適なクロック周波数をクロック周波数設定信号Ｓ４５１ａによりクロック発生回路４５２に指示する。
クロック発生ブロック４５２において、クロック周波数設定信号Ｓ４５１ａに従ってクロック信号ＣＬＫが発生され、ＣＰＵ４５１、ロジックブロック４５３、およびパワーマネージメントブロック４５４に供給される。
ＣＰＵ４５１によるクロック周波数設定信号Ｓ４５１ａはパワーマネージメントブロック４５４にも供給される。
パワーマネージメント（ＰＭ）ブロック４５４においては、ＣＰＵ４５１から供給されたクロック周波数設定信号Ｓ４５１ａにより指示された周波数が周波数レジスタ４５４２に設定される。
そして、周波数レジスタ４５４２に設定された値Ｆ２とＣＰＵ４５１から供給された設定信号Ｓ４５１ｂに応じた整流切替レジスタ４５４１の内容Ｆ１が判定回路４５４３で比較される。
ここで整流切替レジスタ４５４１の設定値Ｆ１は、スイッチングレギュレータ４１の動作条件を基にあらかじめ決定されており、ＬＳＩのブート時にレジスタに設定する。本第２の実施形態に場合は０．２ｆｍａｘとなる。
【００５４】
判定回路４５４３は、周波数レジスタ４５４２の値Ｆ２と整流切替レジスタ４５４１の設定値Ｆ１を比較し、「Ｆ２＜Ｆ１」の場合に、整流方式切替信号Ｓ４５Ａを活性化してスイッチングレギュレータ４１に整流方式切り替えの指示を送る。
ここで整流方式切替信号Ｓ４５Ａは、１ビットのデータでも良いし、複数ビットのデータでも良い。複数ビットのデータの場合は、パラレルデータとしてスイッチングレギュレータに送信しても良いし、信号線を減らすためにシリアルデータに変換して送信しても良い。
【００５５】
本第２の実施形態においては、スイッチングレギュレータ４１は、整流方式切替信号Ｓ４５Ａが活性化している間はダイオード整流で動作する。
以降のスイッチングレギュレータの動作に関しては、上述した第１の実施形態と同じなので説明を省略する。
【００５６】
本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
【００５７】
第３実施形態
図８は、本発明に係る電子装置の第３の実施形態を示す回路図である。
【００５８】
本第３の実施形態が上述した第２の実施形態と異なる点は、負荷回路（ＬＳＩ）４５Ｂが処理内容に応じて動作周波数を変更する機能に加えて、電源電圧を変更する機能を備えていることにある。
【００５９】
処理内容に応じて動作周波数を変更することでそのＬＳＩが動作可能な電源電圧が変化する。したがって、動作周波数に見合った電源電圧を供給することによって、周波数のみを変更した場合に比較して、ＬＳＩの消費電力を大幅に低減できる。
【００６０】
図８におけるスイッチングレギュレータ４１Ｂは、基準電圧源の代わりのディジタル／アナログコンバータ（ＤＡＣ）４２２を有している。
ＤＡＣ４２２の入力が端子Ｔ７に接続され、端子Ｔ７が負荷回路（ＬＳＩ）４５Ｂの電源電圧設定信号Ｓ４５Ｂの供給ラインに接続され、ＤＡＣ４２２のアナログ出力がエラーアンプ４１５の非反転入力（＋）に供給される。
【００６１】
図９は、６段階の周波数／電源電圧の組み合わせ設定が可能な場合の動作周波数と負荷電流の関係を示す図である。
本第３の実施形態では、最大動作周波数ｆｍａｘ時にＬＳＩが動作可能な電源電圧をＶｍａｘとし、また各動作周波数に対してＬＳＩが動作可能な電源電圧値が規定されている。また最大負荷電流をＩｍａｘ、最大リップル電流を０．４Ｉｍａｘと仮定している。
【００６２】
図９の対応表によれば、ＬＳＩの動作周波数が０．２５ｆｍａｘ以下になった場合に、スイッチングレギュレータに対して同期整流からダイオード整流に切り替える指示を出せば良いことになる。
実際には本第３の実施形態の場合、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが共に変化するため、それに応じてリップル電流も変化し、同期整流からダイオード整流に切り替えるポイントも変化する。よって、同期整流からダイオード整流に切り替えるポイントは、これらの条件も考慮して決定する必要がある。
【００６３】
図１０は、本第３の実施形態に係る負荷回路（ＬＳＩ）の具体的な構成例を示す図である。
この負荷回路４５Ｂは、周波数／電源電圧制御機構とスイッチングレギュレータの整流方式切り替え機構を備えている。
図１０の負荷回路４５Ｂが図７の負荷回路４５Ａと異なる点は、パワーマネージメントブロック４５４Ｂにおいて、整流切替レジスタ（Ｒｅｃｔ　Ｒｅｇ）４５４１、周波数レジスタ（Ｆｒｑ　Ｒｅｇ）４５４２、および判定回路４５４３Ｂに加えて、電源電圧設定レジスタ（Ｖｏｌｔ　Ｒｅｇ）４５４４を備えている点にある。
【００６４】
このような構成を有する負荷回路４５Ｂにおいて、クロック発生ブロック４５２はＣＰＵ４５１の指示により図５に示す６段階の周波数を切り替える機能を持つ。
ＣＰＵ４５１は処理内容に応じて、最適なクロック周波数をクロック周波数設定信号Ｓ４５１ａによりクロック発生回路４５２に指示する。
クロック発生ブロック４５２において、クロック周波数設定信号Ｓ４５１ａに従ってクロック信号ＣＬＫが発生され、ＣＰＵ４５１、ロジックブロック４５３、およびパワーマネージメントブロック４５４Ｂに供給される。
ＣＰＵ４５１によるクロック周波数設定信号Ｓ４５１ａはパワーマネージメントブロック４５４Ｂにも供給される。
パワーマネージメント（ＰＭ）ブロック４５４Ｂにおいては、ＣＰＵ４５１から供給されたクロック周波数設定信号Ｓ４５１ａにより指示された周波数が周波数レジスタ４５４２に設定される。
パワーマネージメントブロック４５４Ｂにおいては、そのクロック周波数に対応した電源電圧が電源電圧設定レジスタ（Ｖｏｌｔ　Ｒｅｇ）４５４４より判定回路４５４３Ｂに読み出され、電源電圧設定信号Ｓ４５Ｂによりスイッチングレギュレータ４１Ｂに対して供給すべき電源電圧が指示される。
これと並行して、パワーマネージメントブロック４５４Ｂにおいては、周波数レジスタ４５４２に設定された値Ｆ２とＣＰＵ４５１から供給された設定信号Ｓ４５１ｂに応じた整流切替レジスタ４５４１の内容Ｆ１が判定回路４５４３Ｂで比較される。
ここで整流切替レジスタ４５４１の設定値Ｆ１は、スイッチングレギュレータ４１の動作条件を基にあらかじめ決定されており、ＬＳＩのブート時にレジスタに設定する。本第２の実施形態に場合は０．２ｆｍａｘとなる。
【００６５】
なお、ここでは整流切替レジスタ（Ｒｅｃｔ　Ｒｅｇ）４５４１と比較する対象として周波数レジスタ（Ｆｒｑ　Ｒｅｇ）４５４２を選択しているが、これに限定されるわけではなく、電圧設定レジスタ（Ｖｏｌｔ　Ｒｅｇ）４５４４でも良いし、周波数レジスタ（Ｆｒｑ　Ｒｅｇ）４５４２と電圧設定レジスタ（Ｖｏｌｔ　Ｒｅｇ）４５４４の両方でも良い。
以降の動作は第１および第２の実施形態と同じなので、説明を省略する。
【００６６】
本第３の実施形態によれば、上述した第１および第２の実施形態の効果と同様の効果を得ることができる。
【００６７】
第４実施形態
図１１は、本発明に係る電子装置の第４の実施形態を示す回路図である。
【００６８】
本第４の実施形態は、上述した第２の実施形態におけるスイッチングレギュレータ４１ＡをＬＳＩ（負荷回路）４５Ｃにオンチップ化した場合の形態である。本第４の実施形態によれば、スイッチングレギュレータ４１ＡをＬＳＩ４５Ｃと混載することで、スイッチングレギュレータ４１Ａに係る実装面積を削減することができ、低コスト化が可能となる。
【００６９】
また、近年のＬＳＩでは、内部回路用電源電圧と入出力回路用電源電圧が異なる場合が多い。このような場合に、入力電圧ＶｉｎとしてＬＳＩの入出力回路用電源電圧を使用し、スイッチングレギュレータの出力電圧Ｖｏｕｔを内部回路用電源電圧として供給することで、単一電源のＬＳＩとして提供することができる。これによりシステム設計者の設計負担を軽減することが可能となる。
【００７０】
第５実施形態
図１２は、本発明に係る電子装置の第５の実施形態を示す回路図である。
【００７１】
本第４の実施形態は、上述した第３の実施形態におけるスイッチングレギュレータ４１ＢをＬＳＩ（負荷回路）４５Ｄにオンチップ化した場合の形態である。本第４の実施形態によれば、スイッチングレギュレータ４１ＢをＬＳＩ４５Ｄと混載することで、スイッチングレギュレータ４１Ｂに係る実装面積を削減することができ、低コスト化が可能となる。
【００７２】
このように、本第５の実施形態によれば、上述した第４の実施形態の効果と同様の効果を得ることができる。
【００７３】
【発明の効果】
本発明によれば、同期整流型スイッチングレギュレータの逆電流防止用検出回路を削除することができるため、スイッチングレギュレータ設計の難易度を緩和できる。
さらに、高感度なゼロ電流検出コンパレータが不要なるため、その消費電力を削減でき、スイッチングレギュレータの自己消費電力を低減できる。これにより軽負荷時の変換効率改善が期待できる。
【００７４】
また、本発明によれば、スイッチングレギュレータを負荷となる負荷回路にオンチップ化することで、実装面積の低減による低コスト化が期待できる。
さらに、負荷回路とスイッチングレギュレータ間の通信に伴う消費電力を低減できる。
【図面の簡単な説明】
【図１】本発明に係る電子装置の第１の実施形態を示す回路図である。
【図２】（Ａ）〜（Ｄ）は、アクティブモード時の動作電流および動作電圧波形を示す図であって、（Ａ）はインダクタ電流ＩＬの電流波形、（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、（Ｃ）はＮｃｈスイッチングトランジスタのゲート駆動電圧波形、および（Ｄ）はＰｃｈスイッチングトランジスタのゲート駆動電圧波形をそれぞれ示す図である。
【図３】（Ａ）〜（Ｄ）はスタンバイモード時の動作電流および動作電圧波形を示す図であって、（Ａ）はインダクタ電流ＩＬの電流波形、（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、（Ｃ）Ｎｃｈスイッチングトランジスタのゲート駆動電圧波形、および（Ｄ）はＰｃｈスイッチングトランジスタのゲート駆動電圧波形をそれぞれ示す図である。
【図４】本発明に係る電子装置の第２の実施形態を示す回路図である。
【図５】第２の実施形態におけるＬＳＩの動作周波数と負荷電流およびそれぞれに対応したスイッチングレギュレータの整流方式を示す図である。
【図６】第２の実施形態における負荷電流変動時のインダクタ電流波形を示す図である。
【図７】第２の実施形態に係る負荷回路（ＬＳＩ）の具体的な構成例を示す図である。
【図８】本発明に係る電子装置の第３の実施形態を示す要部ブロック図である。
【図９】第３の実施形態におけるＬＳＩの動作周波数と電源電圧、負荷電流およびそれぞれに対応したスイッチングレギュレータの整流方式を示す図である。
【図１０】第３の実施形態に係る負荷回路（ＬＳＩ）の具体的な構成例を示す図である。
【図１１】本発明に係る電子装置の第４の実施形態を示す要部ブロック図である。
【図１２】本発明に係る電子装置の第５の実施形態を示す要部ブロック図である。
【図１３】ＰＷＭ／ＰＦＭ制御切り替え機構を備えたスイッチングレギュレータの構成を示すブロック図である。
【図１４】一般的なスイッチングレギュレータの重負荷時の動作電流および動作電圧波形を示す図であって、（Ａ）はインダクタ電流ＩＬの電流波形、（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、（Ｃ）はＮｃｈスイッチングトランジスタのゲート駆動電圧波形、および（Ｄ）はＰｃｈスイッチングトランジスタのゲート駆動電圧波形をそれぞれ示す図である。
【図１５】一般的なスイッチングレギュレータの軽負荷時の動作電流および動作電圧波形を示す図であって、（Ａ）はインダクタ電流ＩＬの電流波形、（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、（Ｃ）Ｎｃｈスイッチングトランジスタのゲート駆動電圧波形、および（Ｄ）はＰｃｈスイッチングトランジスタのゲート駆動電圧波形をそれぞれ示す図である。
【符号の説明】
４０，４０Ａ〜４０Ｄ…電子装置、４１，４１Ａ，４１Ｂ…スイッチングレギュレータ４１、４２…整流ダイオード、４３…平滑用インダクタ、４４…平滑用キャパシタ、４５…負荷回路（ＬＳＩ）、４６，４７…分割抵抗４７，４８、４１１Ｐｃｈ（ｐチャネル）スイッチングトランジスタスイッチ、４１２…Ｎｃｈ（ｎチャネル）スイッチングトランジスタ、４１３…基準電圧源、４１４…ＰＦＭ制御切り替え電圧源、４１５…エラーアンプ、４１６，４１７…コンパレータ４１８…発振器、４１９…スイッチングレギュレータ制御回路、４２０…Ｐｃｈスイッチングトランジスタ駆動用のドライバ回路、４２１…Ｎｃｈスイッチングトランジスタ駆動用のドライバ回路、４２２…ディジタル／アナログコンバータ（ＤＡＣ）、４５１…ＣＰＵ、４５２…クロック発生ブロック、４５３…ロジックブロック、４５４，４５４Ｂ…パワーマネージメント（ＰＭ）ブロック、４５４１…整流切替レジスタ（Ｒｅｃｔ　Ｒｅｇ）、４５４２…周波数レジスタ（Ｆｒｑ　Ｒｅｇ）、４５４３，４５４３Ｂ…判定回路、４５４４…電源電圧設定レジスタ（Ｖｏｌｔ　Ｒｅｇ）。
【図１】
2004032875.tif 000003
【図２】
2004032875.tif 000004
【図３】
2004032875.tif 000005
【図４】
2004032875.tif 000006
【図５】
2004032875.tif 000007
【図６】
2004032875.tif 000008
【図７】
2004032875.tif 000009
【図８】
2004032875.tif 000010
【図９】
2004032875.tif 000011
【図１０】
2004032875.tif 000012
【図１１】
2004032875.tif 000013
【図１２】
2004032875.tif 000014
【図１３】
2004032875.tif 000015
【図１４】
2004032875.tif 000016
【図１５】
2004032875.tif 000017