(57)【要約】      （修正有）【課題】絶縁特性の良好な素子分離構造により、半導体素子を集積する。【解決手段】本半導体集積素子８０は、ＧａＡｓ基板８２上に、複数個の第１の半導体素子８４と、８４Ａ上に積層して形成された第２の半導体素子８６とを集積させる。ＧａＡｓ基板と第１の半導体素子８４Ａ、Ｂとの間には、膜厚４０ｎｍのＡｌ酸化層（ＡｌＯｘ  ）８８が個別に介在している。第１の半導体素子８４Ａと第２の半導体素子８６との間には、膜厚４０ｎｍのＡｌ酸化層９０が介在している。Ａｌ酸化層８８及びＡｌ酸化層９０はＡｌＡｓ層を水蒸気酸化させた層である。Ａｌ酸化層８８を介在させることにより、第１の半導体素子８４Ａ、Ｂは、あたかも酸化絶縁膜上に設けられた半導体素子のように、相互に電気的に分離される。また、Ａｌ酸化層９０を介在させることにより、第１の半導体素子８４Ａと第２の半導体素子８６とは、同じく、相互に電気的に分離される。【選択図】        図５
2004273588.tif 000002
【特許請求の範囲】
【請求項１】
複数個の半導体素子を相互に電気的に分離して共通基板上に２次元的に配置してなる半導体集積素子であって、
各半導体素子と共通基板との間には、それぞれ、Ａｌ酸化層が電気絶縁層として介在していることを特徴とする半導体集積素子。
【請求項２】
複数個の半導体素子を相互に電気的に分離して基板上に３次元的に積層配置してなる半導体集積素子であって、
半導体素子相互間及び基板と最下段の半導体素子との間には、それぞれ、Ａｌ酸化層が介在していることを特徴とする半導体集積素子。
【請求項３】
複数個の半導体素子が相互に構成及び機能の異なる複数種の半導体素子により構成されていることを特徴とする請求項１又は２に記載の半導体素子。
【請求項４】
Ａｌ酸化層が、Ａｌ含有層を選択的に水蒸気酸化してなる層であることを特徴とする請求項１から３のいずれか１項に記載の半導体集積素子。
【請求項５】
Ａｌ含有層が、ＡｌＡｓ層、ＡｌＧａＡｓ層、及びＩｎＡｌＡｓ層のいずれかであることを特徴とする請求項４に記載の半導体集積素子。
【請求項６】
複数個の同種の半導体素子を相互に電気的に分離して共通基板上に２次元的に配置してなる半導体集積素子の製造方法であって、
共通基板上にＡｌ含有層を成膜する工程と、
半導体素子を構成する積層構造をＡｌ含有層上に形成する工程と、
積層構造及びＡｌ含有層を共通基板までエッチングして、各半導体素子の形成領域に各半導体素子を相互に物理的に分離して形成し、かつ各半導体素子下のＡｌ含有層の側面を露出させる工程と、
Ａｌ含有層を選択的に水蒸気酸化してＡｌ酸化層に転化する工程と
を有することを特徴とする半導体集積素子の製造方法。
【請求項７】
相互に構成及び機能の異なる複数種の半導体素子を共通基板上に２次元的に配置してなる半導体集積素子の製造方法であって、
第１のＡｌ含有層を共通基板上に成膜する工程と、
第１の半導体素子を構成する第１の積層構造を第１のＡｌ含有層上に形成する工程と、
第１の積層構造及び第１のＡｌ含有層をエッチングして、第１の半導体素子の形成領域のみに第１の半導体素子を形成し、かつ第１の半導体素子下の第１のＡｌ含有層の側面を露出させる工程と、
共通基板上に第２のＡｌ含有層を成膜し、次いで第２のＡｌ含有層上に第２の半導体素子を構成する第２の積層構造を形成する工程と、
第２の積層構造及び第２のＡｌ含有層をエッチングして、第２の半導体素子の形成領域のみに第２の半導体素子を形成し、かつ第２の半導体素子下の第２のＡｌ含有層の側面を露出させる工程と、
以下、同様にして、第３、第４、・・・の半導体素子を共通基板上に形成し、かつ第３、第４、・・・のＡｌ含有層の側面を露出させる工程と、
第１、第２、第３、第４、・・・のＡｌ含有層を選択的に水蒸気酸化してＡｌ酸化層に転化する工程と
を有することを特徴とする半導体集積素子の製造方法。
【請求項８】
相互に構成及び機能の異なる複数種の半導体素子を相互に電気的に分離して基板上に３次元的に積層配置してなる半導体集積素子の製造方法であって、
基板上にＡｌ含有層を成膜する工程と、
第１の半導体素子を構成する第１の積層構造をＡｌ含有層上に形成する工程と、
第１の積層構造上に、第２の半導体素子を構成する第２の積層構造、第３の半導体素子を構成する第３の積層構造、・・・・を、順次、Ａｌ含有層を介在させて多段の積層構造を形成する工程と、
多段の積層構造をエッチングして素子形成領域にのみ柱状の多段積層構造を形成し、かつＡｌ含有層の側面を露出させる工程と、
多段積層構造のＡｌ含有層を選択的に水蒸気酸化してＡｌ酸化層に転化する工程と
を有することを特徴とする半導体集積素子の製造方法。
【請求項９】
Ａｌ酸化層に転化する工程の前に、多段積層構造から少なくとも一つの半導体素子を構成する積層構造をエッチングして除去する工程を有することを特徴とする請求項８に記載の半導体集積素子の製造方法。
【請求項１０】
Ａｌ含有層として、ＡｌＡｓ層、ＡｌＧａＡｓ層、及びＩｎＡｌＡｓ層のいずれかを成膜することを特徴とする請求項６から９のうちのいずれか１項に記載の半導体集積素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積素子及びその製造方法に関し、更に詳細には、電気的に確実に分離された複数個の半導体素子を２次元的又は３次元的に配置してなる半導体集積素子及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の高集積化及び微細化に伴い、同種類の複数個の半導体素子、或いは相互に種類の異なる複数個の半導体素子を共通基板上に集積した半導体集積素子が実用化されている。
半導体集積素子では、共通基板上に集積した半導体素子を相互に独立して機能させるために、半導体素子を相互に電気的に分離することが必要である。
【０００３】
そこで、共通基板上に複数個の半導体素子を集積した半導体集積素子の各半導体素子を相互に電気的に分離するために、従来、以下のような素子分離構造が採用されている。
図７に示すように、共通のＧａＡｓ基板１２上に第１の半導体素子１４と第２の半導体素子１６とを２次元的に配置した従来の半導体集積素子に適用する、従来の第１の素子分離構造１０は、第１の半導体素子１４と第２の半導体素子１６との間のＧａＡｓ基板１２に特定のイオンをイオン注入して高抵抗化した素子分離領域１８を設け、第１の半導体素子１４と第２の半導体素子１６とを電気的に分離する構造である（ＵＳ６３９２２５６Ｂ１、図１３ａ参照）。図７は従来の第１の素子分離構造１０の構成を示す模式的断面図である。
【０００４】
また、従来の第２の素子分離構造２０は、図８に示すように、第１の半導体素子１４と第２の半導体素子１６との間に素子分離溝２２を設け、素子分離溝２２を絶縁膜２４で埋め込んだ素子分離領域２６を設けて第１の半導体素子１４と第２の半導体素子１６とを電気的に分離する構造である。図８は従来の第２の素子分離構造の構成を示す模式的断面図である。
【０００５】
更に、従来の第３の素子分離構造３０は、図９に示すように、共通のＧａＡｓ基板１２と第１の半導体素子１４及び第２の半導体素子１６の間にそれぞれ逆ｐｎ接合による逆耐圧特性を利用した逆ｐｎ接合分離層３２を設けて第１の半導体素子１４と第２の半導体素子１６とを電気的に分離する構造である。図９は従来の第３の素子分離構造の構成を示す模式的断面図である。
【０００６】
また、逆ｐｎ接合分離層を設けて半導体素子を電気的に分離する素子分離構造は、図１０に示すように、第１の半導体素子１４Ａ上に更に第２の半導体素子４２を設けた半導体集積素子にも適用できる。図１０は従来の第３の素子分離構造の別の構成を示す模式的断面図である。
つまり、第１の半導体素子１４Ａと第２の半導体素子４２との間に別の逆ｐｎ接合分離層４４を設けた素子分離構造４０とする。その際、別の第１の半導体素子１４Ｂを形成するためには、先ず、第１の半導体素子１４Ａ上に第２の半導体素子４２を設けた積層構造と同様に、別の逆ｐｎ接合分離層４４を介して第１の半導体素子１４Ｂ上に第２の半導体素子４２を設けた積層構造を形成し、次いで第２の半導体素子４２の積層構造及び別の逆ｐｎ接合分離層４４をエッチングして除去することにより第１の半導体素子１４Ｂを形成する。
尚、第１から第３の素子分離構造１０、２０、３０、４０は、異種の半導体素子の分離のみならず、同種の半導体素子の分離にも適用できる。
【０００７】
【特許文献１】
ＵＳ６３９２２５６Ｂ１公報（図１３ａ）
【０００８】
【発明が解決しようとする課題】
しかし、上述した従来の素子分離構造は、比較的作製容易な構造ではあるものの、以下の問題点を有している。
第１の素子分離構造１０は、イオン注入に際し、数１００ｋＶ以上の高い注入電圧を必要とするので、イオン注入装置の設備費や、維持管理費が嵩むという問題がある。その上に、通常のリソグラフィに用いられるフォトレジスト膜などより厚い膜厚、例えば４μｍ以上の膜厚の注入マスクが必要になるために、特別のリソグラフィ処理が必要になること、更には注入された半導体基板の領域の結晶性が劣化することなどの問題がある。また、半導体素子間の電流の短絡経路を部分的な高抵抗化によって遮蔽し、電気的にアイソレートする構造であるために、半導体素子間の完全な電気的絶縁が不可能であり、絶縁部分の耐電圧も１０Ｖ以下と低いことも問題である。従って、半導体素子間の完全な電気的絶縁を行うためには、他に何らかの方法を併用する必要がある。
第２の素子分離構造２０は、耐電圧が高い反面、素子分離溝の絶縁膜埋め込み工程が複雑である。
【０００９】
第３の素子分離構造３０は、逆ｐｎ接合による逆耐圧特性を利用しているので、逆バイアス状態でも僅かに電流（飽和電流）が流れるために、微小電流や微弱信号を扱う増幅デバイスでは、雑音やクロストーク、或いは接地不良などが大きな問題となる。また、逆ｐｎ接合分離層による素子分離では、耐圧が低く、しかも電圧の印加方向に制約されて配線設計に制限が生じる。
また、第３の素子分離構造の別例４０も、第３の素子分離構造３０と同じ問題を有する上に、第１の半導体素子の積層構造を形成した後、第２の半導体素子の積層構造を形成する手順で半導体集積素子を作製するので、積層構造の形成に際し、半導体素子の種類の数だけ異なる成長温度にウエハを曝すことになり、温度履歴による特性劣化が懸念され、従ってデバイスの設計に制限が生じる。更に、縦方向にデバイス構造を積み重ねて行く必要があるので、各半導体素子の配線構造の設計が難しく、また各半導体素子を形成する際のリソグラフィ処理が難しい。
【００１０】
そこで、本発明の目的は、絶縁特性の良好な素子分離構造により素子分離した状態で半導体素子を集積した半導体集積素子及びその製造方法を提供することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体集積素子（以下、第１の発明と言う）は、複数個の半導体素子を相互に電気的に分離して共通基板上に２次元的に配置してなる半導体集積素子であって、
各半導体素子と共通基板との間には、それぞれ、Ａｌ酸化層が電気絶縁層として介在していることを特徴としている。
【００１２】
別の本発明に係る半導体集積素子（以下、第２の発明と言う）は、複数個の半導体素子を相互に電気的に分離して基板上に３次元的に積層配置してなる半導体集積素子であって、
半導体素子相互間及び基板と最下段の半導体素子との間には、それぞれ、Ａｌ酸化層が介在していることを特徴としている。
【００１３】
Ａｌ酸化層は、ＡｌＡｓ層、ＡｌＧａＡｓ層、及びＩｎＡｌＡｓ層等のＡｌ含有層を選択的に水蒸気酸化してなる層であって、電気絶縁膜として機能し、耐圧も高く、例えば膜厚４０ｎｍ厚のＡｌＡｓ膜を酸化したＡｌ酸化層の耐圧は３０Ｖ以上である。
Ａｌ酸化層を基板と半導体素子との間に介在させることにより、半導体素子を相互に電気的に分離することができる。
基板はＡｌ含有層を成膜できる限り、基板組成には制約はない。また、Ａｌ含有層は、８０％以上のＡｌ組成であって、４００℃程度の水蒸気酸化によりＡｌ酸化層に転化でき、しかも、Ａｌ含有層上に半導体素子を構成する積層構造を形成できる限り、制約はない。例えば、ＡｌＡｓ層や、Ａｌ組成が０．９以上のＡｌＧａＡｓ層を用いることができる。また、ＩｎＰに格子整合するＡｌ組成が８０％以上のＩｎＡｌＡｓ層をＡｌ含有層として用いることにより、基板としてＩｎＰ基板を用いることができる。また、半導体素子を構成する積層構造を構成する層の組成及び膜厚は、Ａｌ含有層上に形成できる限り制約はない。
【００１４】
半導体素子は同種である必要はなく、相互に構成及び機能が異なる異種の半導体素子でも良い。つまり、複数個の半導体素子が相互に構成及び機能の異なる複数種の半導体素子により構成されていても良い。
【００１５】
上記目的を達成するために、本発明に係る半導体集積素子の製造方法（以下、第１の発明方法と言う）は、複数個の同種の半導体素子を相互に電気的に分離して共通基板上に２次元的に配置してなる半導体集積素子の製造方法であって、
共通基板上にＡｌ含有層を成膜する工程と、
半導体素子を構成する積層構造をＡｌ含有層上に形成する工程と、
積層構造及びＡｌ含有層を共通基板までエッチングして、各半導体素子の形成領域に各半導体素子を相互に物理的に分離して形成し、かつ各半導体素子下のＡｌ含有層の側面を露出させる工程と、
Ａｌ含有層を選択的に水蒸気酸化してＡｌ酸化層に転化する工程と
を有することを特徴としている。
【００１６】
また、本発明に係る別の半導体集積素子の製造方法（以下、第２の発明方法と言う）は、相互に構成及び機能の異なる複数種の半導体素子を共通基板上に２次元的に配置してなる半導体集積素子の製造方法であって、
第１のＡｌ含有層を共通基板上に成膜する工程と、
第１の半導体素子を構成する第１の積層構造を第１のＡｌ含有層上に形成する工程と、
第１の積層構造及び第１のＡｌ含有層をエッチングして、第１の半導体素子の形成領域のみに第１の半導体素子を形成し、かつ第１の半導体素子下の第１のＡｌ含有層の側面を露出させる工程と、
共通基板上に第２のＡｌ含有層を成膜し、次いで第２のＡｌ含有層上に第２の半導体素子を構成する第２の積層構造を形成する工程と、
第２の積層構造及び第２のＡｌ含有層をエッチングして、第２の半導体素子の形成領域のみに第２の半導体素子を形成し、かつ第２の半導体素子下の第２のＡｌ含有層の側面を露出させる工程と、
以下、同様にして、第３、第４、・・・の半導体素子を共通基板上に形成し、かつ第３、第４、・・・のＡｌ含有層の側面を露出させる工程と、
第１、第２、第３、第４、・・・のＡｌ含有層を選択的に水蒸気酸化してＡｌ酸化層に転化する工程と
を有することを特徴としている。
【００１７】
また、本発明に係る更に別の半導体集積素子の製造方法（以下、第３の発明方法と言う）は、相互に構成及び機能の異なる複数種の半導体素子を相互に電気的に分離して基板上に３次元的に積層配置してなる半導体集積素子の製造方法であって、
基板上にＡｌ含有層を成膜する工程と、
第１の半導体素子を構成する第１の積層構造をＡｌ含有層上に形成する工程と、
第１の積層構造上に、第２の半導体素子を構成する第２の積層構造、第３の半導体素子を構成する第３の積層構造、・・・・を、順次、Ａｌ含有層を介在させて多段の積層構造を形成する工程と、
多段の積層構造をエッチングして素子形成領域にのみ柱状の多段積層構造を形成し、かつＡｌ含有層の側面を露出させる工程と、
多段積層構造のＡｌ含有層を選択的に水蒸気酸化してＡｌ酸化層に転化する工程と
を有することを特徴としている。
【００１８】
第３の発明方法の実施態様では、Ａｌ酸化層に転化する工程の前に、多段積層構造から少なくとも一つの半導体素子を構成する積層構造をエッチングして除去する工程を有することにより、複数種の半導体素子を自在に積層した半導体集積素子を製造することができる。
【００１９】
第１から第３の発明に係る半導体集積素子の製造方法では、処理の容易な水蒸気酸化により、しかも１回の処理で電気的分離層を形成できるので、複数個の半導体素子を集積させた半導体集積素子の製造が容易である。
【００２０】
【発明の実施の形態】
以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。尚、以下の実施形態例で示した導電型、膜種、膜厚、成膜方法、その他寸法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。
半導体集積素子の実施形態例１
本実施形態例は第１の発明に係る半導体集積素子の実施形態の一例であって、図１は本実施形態例の半導体集積素子の構成を示す模式的断面図である。
本実施形態例の半導体集積素子５０は、図１に示すように、共通の基板、例えばＧａＡｓ基板５２上に、複数個の同種の半導体素子５４（図１では２個の半導体素子５４Ａ、Ｂと表示）を集積させた半導体集積素子であって、例えばＨＥＭＴやＦＥＴなどの電子デバイス、或いは面発光半導体レーザ素子やフォトダイオードなどの光デバイスである。
【００２１】
ＧａＡｓ基板５２と半導体素子５４Ａ、Ｂとの間には、それぞれ、絶縁膜として機能する膜厚４０ｎｍのＡｌ酸化層（ＡｌＯｘ  ）５６が個別に介在している。Ａｌ酸化層５６は選択的にＡｌＡｓ層のＡｌを水蒸気酸化させた層である。Ａｌ酸化層５６は、完全な絶縁膜であって、耐圧も高く、例えば膜厚４０ｎｍ厚のＡｌＡｓ膜を酸化して得たＡｌ酸化層の耐圧は３０Ｖ以上である。
Ａｌ酸化層５６を介在させることにより、半導体素子５４Ａ、Ｂは、あたかも酸化絶縁膜上に設けられた半導体素子のように、相互に電気的に確実に分離されている。Ａｌ酸化層５６は、電気絶縁性に関し印加電圧に対する方向性がなく、どちらの方向から電圧を印加しても絶縁性が確保され、漏れ電流も少ない。また、Ａｌ酸化層５６の機械的強度も高い。
【００２２】
半導体集積素子の製造方法の実施形態例１
本実施形態例は第１の発明方法に係る半導体集積素子の製造方法を実施形態例１の半導体集積素子の製造に適用した実施形態の一例であって、図２（ａ）から（ｃ）は、それぞれ、本実施形態例の方法により実施形態例１の半導体集積素子を製造する際の工程毎の模式的断面図である。
先ず、図２（ａ）に示すように、ＧａＡｓ基板５２上に、ＭＯＣＶＤ法等により膜厚４０ｎｍのＡｌＡｓ層５８をエピタキシャル成長させ、次いでＡｌＡｓ層５８上に半導体素子５４を構成する積層構造５９を形成する。
次いで、図２（ｂ）に示すように、積層構造５９及びＡｌＡｓ層５８をＧａＡｓ基板５２までエッチングして半導体素子形成領域上に各半導体素子５４Ａ、Ｂに物理的に分離、形成すると共にＡｌＡｓ層５８の側面を露出させる。
【００２３】
次に、温度４００℃の水蒸気雰囲気中で加熱処理を施してＡｌＡｓ層５８の水蒸気酸化を行うことにより、図２（ｃ）に示すように、ＡｌＡｓ層５８を選択酸化して全体的にＡｌ酸化層５６に転化する。酸化時間は膜厚及び平面積等のＡｌＡｓ層５８の寸法によるが、数分間から数十分間である。
これにより、半導体素子５４Ａ、ＢをＧａＡｓ基板５２上に電気的に分離して集積させた半導体素子５０を製造することができる。
【００２４】
水蒸気酸化処理は、処理温度が４００℃という比較的低い温度処理であり、時間も数分間から数十分間という比較的短時間で、しかも一回の水蒸気酸化処理で済むので、半導体素子５４を構成する積層構造に対する熱履歴の影響が殆ど生じない。
【００２５】
半導体集積素子の実施形態例２
本実施形態例は第２の発明に係る半導体集積素子の実施形態の一例であって、図３は本実施形態例の半導体集積素子の構成を示す模式的断面図である。
本実施形態例の半導体集積素子６０は、図３に示すように、共通の基板、例えばＧａＡｓ基板６２上に、複数種の半導体素子、例えば第１の半導体素子６４と第２の半導体素子６６（図３では２種類の半導体素子を表示）とを集積させた半導体集積素子である。
第１の半導体素子６４及び第２の半導体素子６６は、それぞれ、例えばＨＥＭＴやＦＥＴなどの電子デバイス、或いは面発光半導体レーザ素子やフォトダイオードなどの光デバイスである。
【００２６】
ＧａＡｓ基板６２と第１の半導体素子６４及び第２の半導体素子６６との間には、それぞれ、絶縁膜として機能する膜厚４０ｎｍのＡｌ酸化層（ＡｌＯｘ  ）６８が個別に介在している。Ａｌ酸化層６８はＡｌＡｓ層を水蒸気酸化させた層である。
Ａｌ酸化層６８を介在させることにより、実施形態例１と同様に、第１の半導体素子６４及び第２の半導体素子６６は、あたかも酸化絶縁膜上に設けられた半導体素子のように、相互に電気的に確実に分離されている。
【００２７】
半導体集積素子の製造方法の実施形態例２
本実施形態例は第２の発明に係る半導体集積素子の製造方法を実施形態例２の半導体集積素子の製造に適用した実施形態の一例であって、図４（ａ）から（ｄ）は、それぞれ、本実施形態例の方法により実施形態例２の半導体集積素子を製造する際の工程毎の模式的断面図である。
先ず、図４（ａ）に示すように、ＧａＡｓ基板６２上に、ＭＯＣＶＤ法等により膜厚４０ｎｍのＡｌＡｓ層７０をエピタキシャル成長させ、次いでＡｌＡｓ層７０上に第１の半導体素子６４を構成する第１の積層構造７２を形成する。
次いで、図４（ｂ）に示すように、第１の積層構造７２及びＡｌＡｓ層７０をＧａＡｓ基板６２までエッチングして、第１の半導体素子６４の形成領域に第１の半導体素子６４を物理的に分離、形成すると共にＡｌＡｓ層７０の側面を露出させる。
【００２８】
次いで、第１の半導体素子６４の形成領域以外の領域のＧａＡｓ基板６２上に、ＭＯＣＶＤ法等により膜厚４０ｎｍのＡｌＡｓ層７０をエピタキシャル成長させ、次いでＡｌＡｓ層７０上に第２の半導体素子６６を構成する第２の積層構造７４を形成する。続いて、図４（ｃ）に示すように、第２の積層構造７４及びＡｌＡｓ層７０をＧａＡｓ基板６２までエッチングして、第２の半導体素子６６の形成領域上に第２の半導体素子６６を物理的に分離、形成すると共にＡｌＡｓ層７０の側面を露出させる。
次に、温度４００℃の水蒸気雰囲気中で加熱処理を施してＡｌＡｓ層７０の水蒸気酸化を行うことにより、図４（ｄ）に示すように、ＡｌＡｓ層７０を選択酸化して全体的にＡｌ酸化層６８に転化する。酸化時間は膜厚、平面積等のＡｌＡｓ層７０の寸法によるが、数分間から数十分間である。
以上の工程を経て、実施形態例２の半導体集積素子６０を製造することができる。
【００２９】
水蒸気酸化処理は、４００℃という比較的低い処理温度で、しかも時間も数分間から数十分間という比較的短時間である上に、１回の酸化処理でＡｌ酸化層６８を形成することができるので、第１の半導体素子６４及び第２の半導体素子６６の積層構造に対する熱履歴の影響も殆ど生じない。
【００３０】
半導体集積素子の実施形態例３
本実施形態例は第３の発明に係る半導体集積素子の実施形態の一例であって、図５は本実施形態例の半導体集積素子の構成を示す模式的断面図である。
本実施形態例の半導体集積素子８０は、図５に示すように、共通の基板、例えばＧａＡｓ基板８２上に、複数個の第１の半導体素子８４（図１では２個の第１の半導体素子８４Ａ、Ｂと表示）と、第１の半導体素子８４の少なくとも一つの上に、例えば第１の半導体素子８４Ａ上に積層して形成された第２の半導体素子８６とを集積させている。
ＧａＡｓ基板８２と第１の半導体素子８４Ａ、Ｂとの間には、それぞれ、絶縁膜として機能する膜厚４０ｎｍのＡｌ酸化層（ＡｌＯｘ  ）８８が個別に介在している。また、第１の半導体素子８４Ａと第２の半導体素子８６との間には、絶縁膜として機能する膜厚４０ｎｍのＡｌ酸化層（ＡｌＯｘ  ）９０が介在している。Ａｌ酸化層８８及びＡｌ酸化層９０は、選択的にＡｌＡｓ層を水蒸気酸化させて得たＡｌ酸化層である。
【００３１】
Ａｌ酸化層８８を介在させることにより、実施形態例１と同様に、第１の半導体素子８４Ａ、Ｂは、あたかも酸化絶縁膜上に設けられた半導体素子のように、相互に電気的に確実に分離されている。また、Ａｌ酸化層９０を介在させることにより、第１の半導体素子８４Ａと第２の半導体素子８６とは、同じく、相互に電気的に確実に分離されている。
【００３２】
半導体集積素子の製造方法の実施形態例３
本実施形態例は第３の発明に係る半導体集積素子の製造方法を実施形態例３の半導体集積素子の製造に適用した実施形態の一例であって、図６（ａ）から（ｄ）は、それぞれ、本実施形態例の方法により実施形態例３の半導体集積素子を製造する際の工程毎の模式的断面図である。
先ず、図６（ａ）に示すように、ＧａＡｓ基板８２上に、ＭＯＣＶＤ法等により膜厚４０ｎｍのＡｌＡｓ層９２をエピタキシャル成長させ、次いでＡｌＡｓ層９２上に第１の半導体素子８４を構成する第１の積層構造９４を形成する。続いて、第１の積層構造９４上にＭＯＣＶＤ法等により膜厚４０ｎｍのＡｌＡｓ層９６をエピタキシャル成長させ、次いでＡｌＡｓ層９６上に第２の半導体素子８６を構成する第２の積層構造９８を形成する。
【００３３】
次いで、図６（ｂ）に示すように、第２の積層構造９８、ＡｌＡｓ層９６、第１の積層構造９４、及びＡｌＡｓ層９２をＧａＡｓ基板８２までエッチングして、ＡｌＡｓ層９２、第１の積層構造９４、ＡｌＡｓ層９６、及び第２の積層構造９８からなる積層構造１００をＧａＡｓ基板８２の半導体素子形成領域上に物理的に分離すると共にＡｌＡｓ層９２、９６の側面を露出させる。
次いで、図６（ｃ）に示すように、第１の半導体素子８４Ｂの形成領域上の積層構造１００から第２の積層構造９８及びＡｌＡｓ層９６をエッチングして除去し、第１の半導体素子８４Ｂ及びＡｌＡｓ層９２のみを残す。
続いて、温度４００℃の水蒸気雰囲気中で加熱処理を施してＡｌＡｓ層９２及び９６の水蒸気酸化を行うことにより、図６（ｄ）に示すように、それぞれ、Ａｌ酸化層８８及び９０に転化する。酸化時間はＡｌＡｓ層９２、９６の寸法（膜厚、平面積）によるが、数分間から数十分間である。
以上の工程を経ることにより、実施形態例３の半導体集積素子８０を製造することができる。
【００３４】
上述の実施形態例では、Ａｌ含有層としてＡｌＡｓ層を用いているが、ＡｌＡｓ層に限らず、Ａｌ含有層としてＡｌ組成が０．９以上のＡｌＧａＡｓ層を用いることができる。
また、ＩｎＰに格子整合するＡｌ組成が０．８以上のＩｎＡｌＡｓ層をＡｌ含有層として用いることにより、基板としてＩｎＰ基板を用いることができる。
【００３５】
【発明の効果】
第１から第３の発明によれば、基板と半導体素子、半導体素子と半導体素子との間にＡｌ含有層を水蒸気酸化させてなるＡｌ酸化層を介在させることにより、半導体素子相互を電気的に確実に分離させた半導体集積素子を実現することができる。
また、第１から第３の発明方法によれば、基板と半導体素子、半導体素子と半導体素子との間に介在させたＡｌ含有層を１回の水蒸気酸化処理によりＡｌ酸化層に転化して電気的分離層を形成することができる。これにより、複数個の同種又は異種の半導体素子を確実に電気的に分離した状態で２次元的に又は３次元的に集積させた半導体集積素子を容易に製造することができる。
【図面の簡単な説明】
【図１】実施形態例１の半導体集積素子の構成を示す模式的断面図である。
【図２】図２（ａ）から（ｃ）は、それぞれ、実施形態例１の方法により実施形態例１の半導体集積素子を製造する際の工程毎の模式的断面図である。
【図３】実施形態例２の半導体集積素子の構成を示す模式的断面図である。
【図４】図４（ａ）から（ｄ）は、それぞれ、実施形態例２の方法により実施形態例２の半導体集積素子を製造する際の工程毎の模式的断面図である。
【図５】実施形態例３の半導体集積素子の構成を示す模式的断面図である。
【図６】図６（ａ）から（ｄ）は、それぞれ、実施形態例３の方法により実施形態例３の半導体集積素子を製造する際の工程毎の模式的断面図である。
【図７】従来の第１の素子分離構造１０の構成を示す模式的断面図である。
【図８】従来の第２の素子分離構造の構成を示す模式的断面図である。
【図９】従来の第３の素子分離構造の構成を示す模式的断面図である。
【図１０】従来の第３の素子分離構造の別の構成を示す模式的断面図である。
【符号の説明】
１２……ＧａＡｓ基板、１４……第１の半導体素子、１６……第２の半導体素子、１８……素子分離領域、２０……従来の第２の素子分離構造、２２……素子分離溝、２４……絶縁膜、２６……素子分離領域、３０……従来の第３の素子分離構造、３２……逆ｐｎ接合分離層、４０……従来の第３の素子分離構造の別の例、４２……第２の半導体素子、４４……別の逆ｐｎ接合分離層、５０……実施形態例１の半導体集積素子、５２……ＧａＡｓ基板、５４……半導体素子、５６……Ａｌ酸化層、５８……ＡｌＡｓ層、５９……積層構造、６０……実施形態例２の半導体集積素子、６４……第１の半導体素子、６６……第２の半導体素子、６８……Ａｌ酸化層、７０……ＡｌＡｓ層、７２……第１の積層構造、７４……第２の積層構造、８０……実施形態例３の半導体集積素子、８２……ＧａＡｓ基板、８４……第１の半導体素子、８６……第２の半導体素子、８８、９０……Ａｌ酸化層、９２……ＡｌＡｓ層、９４……第１の積層構造、９６……ＡｌＡｓ層、９８……第２の積層構造、１００……積層構造。
【図１】
2004273588.tif 000003
【図２】
2004273588.tif 000004
【図３】
2004273588.tif 000005
【図４】
2004273588.tif 000006
【図５】
2004273588.tif 000007
【図６】
2004273588.tif 000008
【図７】
2004273588.tif 000009
【図８】
2004273588.tif 000010
【図９】
2004273588.tif 000011
【図１０】
2004273588.tif 000012