(57)【要約】【課題】１回の分岐命令を実行するだけで、複数の分岐条件の中から条件を満足する１個の分岐条件に対応する分岐先アドレスに格納された命令コードを直ちに実行することができるようにすること。【解決手段】本発明では、命令コードによる命令が分岐命令か否かを判断する分岐命令判断手段と、複数の分岐先アドレスを格納する分岐先格納手段と、複数の分岐条件の全てについて分岐条件を満足するか否かを判断する分岐条件判断手段と、前記分岐命令判断手段によって分岐命令であると判断した場合に、前記分岐条件判断手段で分岐条件を満足すると判断した分岐条件に対応する１個の分岐先アドレスを前記分岐先格納手段に格納された複数の分岐先アドレスの中から選択する分岐先選択手段とを設けることにした。【選択図】　　　図１
2004118669.tif 000002
【特許請求の範囲】
【請求項１】
複数の命令コードからなるプログラムを実行し、命令コードによる命令が分岐命令の場合に所定の分岐先アドレスに格納された命令コードを実行する制御装置において、
前記命令コードによる命令が分岐命令か否かを判断する分岐命令判断手段と、複数の分岐先アドレスを格納する分岐先格納手段と、複数の分岐条件の全てについて分岐条件を満足するか否かを判断する分岐条件判断手段と、前記分岐命令判断手段によって分岐命令であると判断した場合に、前記分岐条件判断手段で分岐条件を満足すると判断した分岐条件に対応する１個の分岐先アドレスを前記分岐先格納手段に格納された複数の分岐先アドレスの中から選択する分岐先選択手段とを具備することを特徴とする制御装置。
【請求項２】
前記分岐先選択手段は、複数の分岐条件に予め優先順位を設定しておき、前記分岐条件判断手段によって複数の分岐条件が同時に条件を満足する場合に、優先順位が高い分岐条件に対応する分岐先アドレスを選択することを特徴とする請求項１記載の制御装置。
【請求項３】
前記分岐命令の命令コードは、分岐命令を示す分岐命令部と、分岐先アドレスを示す複数の分岐先アドレス部とからなることを特徴とする請求項１又は請求項２記載の制御装置。
【請求項４】
複数の命令コードからなるプログラムを実行し、命令コードによる命令が分岐命令の場合に所定の分岐先アドレスに格納された命令コードを実行する制御方法において、
命令コードによる命令が分岐命令か否かを判断し、複数の分岐条件の全てについて分岐条件を満足するか否かを判断し、分岐命令であると判断した場合に条件を満足する分岐条件に対応する１個の分岐先アドレスを複数の分岐先アドレスの中から選択し、同分岐先アドレスに格納された命令コードを実行することを特徴とする制御方法。
【請求項５】
命令コードによる命令が分岐命令か否かを判断するステップと、複数の分岐条件の全てについて分岐条件を満足するか否かを判断するステップと、分岐命令であると判断した場合に条件を満足する分岐条件に対応する１個の分岐先アドレスを複数の分岐先アドレスの中から選択するステップと、同分岐先アドレスに格納された命令コードを実行するステップとを具備することを特徴とする制御ソフトウェア。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御装置及び制御方法並びに制御ソフトウェアに関するものである。
【０００２】
【従来の技術】
近年の電子機器は、汎用ＣＰＵ（ｃｅｎｔｒａｌ　ｐｒｏｃｅｓｓｉｎｇ　ｕｎｉｔ：中央処理装置）や専用信号処理装置などの種々の制御装置を用いて複雑な情報や信号の処理を行えるように構成している。
【０００３】
かかる制御装置は、複数の命令コードからなるプログラムを実行するように構成されており、特に複雑な処理を円滑に行うために、所定の条件を満足した場合には所定の分岐先アドレスに格納された命令コードを実行するといった分岐命令を多用している。
【０００４】
従来の制御装置では、実行する命令コードが分岐命令である場合、特定の１個の分岐条件を満足するか否かを判断し、分岐条件を満足する場合には、特定の１個の分岐先アドレスに格納された命令コードを実行するようにしていた。
【０００５】
【発明が解決しようとする課題】
ところが、上記従来の制御装置にあっては、分岐命令の実行時に１個の分岐条件について条件を満足するか否かを判断し、特定の１個の分岐先アドレスに格納された命令コードを実行するようにしていたため、複数の分岐条件の中から条件を満足する１個の分岐条件に対応する分岐先アドレスに格納された命令コードを実行したい場合には、複数の分岐命令を順に実行していき、分岐条件を満足する場合にはじめて分岐先アドレスに格納された命令コードを実行するようになっていた。
【０００６】
このように、従来の制御装置にあっては、複数の分岐条件がある場合には、１回の分岐命令の実行だけでは処理しきれずに、複数回の分岐命令を実行しなければならず、分岐処理に時間を要するとともに、それに伴って消費電力も増大してしまい、制御装置の高速化や低消費電力化の要求に対応することができなかった。
【０００７】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、複数の命令コードからなるプログラムを実行し、命令コードによる命令が分岐命令の場合に所定の分岐先アドレスに格納された命令コードを実行する制御装置において、命令コードによる命令が分岐命令か否かを判断する分岐命令判断手段と、複数の分岐先アドレスを格納する分岐先格納手段と、複数の分岐条件の全てについて分岐条件を満足するか否かを判断する分岐条件判断手段と、前記分岐命令判断手段によって分岐命令であると判断した場合に、前記分岐条件判断手段で分岐条件を満足すると判断した分岐条件に対応する１個の分岐先アドレスを前記分岐先格納手段に格納された複数の分岐先アドレスの中から選択する分岐先選択手段とを具備することを特徴とする制御装置を提供するものである。
【０００８】
また、請求項２に係る本発明では、前記分岐先選択手段は、複数の分岐条件に予め優先順位を設定しておき、前記分岐条件判断手段によって複数の分岐条件が同時に条件を満足する場合に、優先順位が高い分岐条件に対応する分岐先アドレスを選択することにしたものである。
【０００９】
また、請求項３に係る本発明では、前記分岐命令の命令コードは、分岐命令を示す分岐命令部と、分岐先アドレスを示す複数の分岐先アドレス部とからなることにしたものである。
【００１０】
また、請求項４に係る本発明では、複数の命令コードからなるプログラムを実行し、命令コードによる命令が分岐命令の場合に所定の分岐先アドレスに格納された命令コードを実行する制御方法において、命令コードによる命令が分岐命令か否かを判断し、複数の分岐条件の全てについて分岐条件を満足するか否かを判断し、分岐命令であると判断した場合に条件を満足する分岐条件に対応する１個の分岐先アドレスを複数の分岐先アドレスの中から選択し、同分岐先アドレスに格納された命令コードを実行することを特徴とする制御方法を提供するものである。
【００１１】
また、請求項５に係る本発明では、命令コードによる命令が分岐命令か否かを判断するステップと、複数の分岐条件の全てについて分岐条件を満足するか否かを判断するステップと、分岐命令であると判断した場合に条件を満足する分岐条件に対応する１個の分岐先アドレスを複数の分岐先アドレスの中から選択するステップと、同分岐先アドレスに格納された命令コードを実行するステップとを具備することを特徴とする制御ソフトウェアを提供するものである。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら具体的に説明する。
【００１３】
（第１の実施の形態）
第１の実施の形態に係る制御装置１は、図１に示すように、プログラム格納手段２と、ＮＯＰ置換手段３と、命令コード格納手段４と、分岐命令判断手段５と、分岐先格納手段６と、分岐条件判断手段７と、分岐先選択手段８と、分岐先指示手段９とから構成している。
【００１４】
各手段の機能を説明すると、まず、プログラム格納手段２は、複数の命令コード１０からなるプログラムを格納するメモリである。
【００１５】
ＮＯＰ置換手段３は、プログラム格納手段２から読み出した命令コード１０を必要に応じてＮｏ−Ｏｐｅｒａｔｉｏｎコード（ｎｏｐ）に置き換える回路である。
【００１６】
命令コード格納手段４は、プログラム格納手段２から読み出した命令コード１０を一時的に格納しておくインストラクションレジスタ（Ｉｎｓｔｒｕｃｔｉｏｎ　Ｒｅｇｉｓｔｅｒ（ＩＲ））である。
【００１７】
分岐命令判断手段５は、命令コード格納手段４に格納された命令コード１０による命令が分岐命令か否かを判断するデコーダであり、命令コード１０が分岐命令であると判断した場合には、分岐先選択手段８に分岐制御信号ｂｒを出力する。
【００１８】
分岐先格納手段６は、複数の分岐先アドレスＡｄｒｓを格納するアドレスレジスタ（Ａｄｄｒｅｓｓ　Ｒｅｇｉｓｔｅｒ）である。ここでは、４個の分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（４）が格納されることとする。また、分岐先アドレスＡｄｒｓとしては、相対的なアドレスとしている。
【００１９】
分岐条件判断手段７は、複数の分岐条件の全てについて分岐条件を満足するか否かを判断する回路であり、判断結果として分岐信号Ｃを分岐先選択手段８に出力する。ここでは、複数の分岐条件として、特定のレジスタに格納されたデータについて、オーバーフローが発生しているか否か（以下、これを「分岐条件１」と呼ぶ。）、キャリーが発生しているか否か（以下、これを「分岐条件２」と呼ぶ。）、負のデータであるか否か（以下、これを「分岐条件３」と呼ぶ。）、０であるか否か（以下、これを「分岐条件４」と呼ぶ。）とし、分岐信号Ｃとして４個の分岐信号Ｃ（１）〜Ｃ（４）を出力することとする。なお、分岐条件判断手段７は、特定のレジスタに格納されるデータが更新されるたびに分岐信号Ｃ（１）〜Ｃ（４）を分岐先選択手段８に出力するようにしている。
【００２０】
分岐先選択手段８は、分岐命令判断手段５によって命令コード１０が分岐命令であると判断した場合に、分岐条件判断手段７で分岐条件を満足すると判断したいずれかの分岐条件に対応する１個の分岐先アドレスＡｄｒｓを分岐先格納手段６に格納された複数の分岐先アドレスＡｄｒｓの中から選択する回路であり、分岐先を示すアドレスデータＡＤＤを分岐先指示手段９に出力する。
【００２１】
また、分岐先選択手段８は、分岐先アドレスＡｄｒｓを選択するとともに、必要に応じてＮＯＰ置換手段３に置換制御信号ＸＮＯＰを出力し、さらには、ロード制御信号ＬＤを生成する。
【００２２】
分岐先指示手段９は、プログラムカウンタ１１に保持されたアドレスＰＡと分岐先選択手段８から出力されたアドレスデータＡＤＤとを加算器１２で加算してアドレスＰＡを更新する回路である。
【００２３】
次に、分岐先選択手段８の回路構成について説明すると、図２に示すように、分岐先選択手段８は、クロック信号ＣＫに同期して置換制御信号ＸＮＯＰとロード制御信号ＬＤとを生成する制御信号生成回路１３と、クロック信号ＣＫに同期してアドレスデータＡＤＤを生成するアドレスデータ生成回路１４とから構成している。
【００２４】
そして、制御信号生成回路１３は、分岐制御信号ｂｒと分岐信号Ｃ（１）〜Ｃ（４）とに基づいて、置換制御信号ＸＮＯＰとロード制御信号ＬＤとを生成する。すなわち、制御信号生成回路１３は、分岐制御信号ｂｒがアクティブ（命令コード１０が分岐命令）の場合で、かつ、全ての分岐信号Ｃ（１）〜Ｃ（４）がノンアクティブ（いずれの分岐条件も満足しない）の場合には、クロック信号ＣＫの２サイクル分にわたって置換制御信号ＸＮＯＰを出力し、一方、分岐制御信号ｂｒがアクティブ（命令コード１０が分岐命令）の場合で、かつ、いずれかの分岐信号Ｃ（１）〜Ｃ（４）がアクティブ（いずれかの分岐条件を満足する）の場合には、ロード制御信号ＬＤを生成する。
【００２５】
また、アドレスデータ生成回路１４は、分岐制御信号ｂｒと分岐信号Ｃ（１）〜Ｃ（４）と分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（４）とに基づいて、アドレスデータＡＤＤを生成する。すなわち、アドレスデータ生成回路１４は、分岐命令判断手段５での分岐制御信号ｂｒの発生と分岐先選択手段８でのアドレスデータＡＤＤの発生とのタイミングを合わせるためにクロック信号ＣＫの２サイクル分にわたって分岐制御信号ｂｒを保持する分岐制御信号ｂｒ２を生成し、分岐制御信号ｂｒ２と分岐信号Ｃ（１）〜Ｃ（４）と分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（４）とに基づいて、アドレス選択回路１５でいずれかの分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（４）を選択し、アドレスデータＡＤＤを出力する。
【００２６】
ここで、アドレス選択回路１５は、図３の真理値表に示すように、分岐制御信号ｂｒ２（分岐制御信号ｂｒ）がノンアクティブ（命令コード１０が分岐命令でない）の場合、及び、分岐制御信号ｂｒ２（分岐制御信号ｂｒ）がアクティブ（命令コード１０が分岐命令）であって、かつ、全ての分岐信号Ｃ（１）〜Ｃ（４）がノンアクティブ（いずれの分岐条件も満足しない）の場合には、アドレスデータＡＤＤとして「１」を出力し、一方、分岐制御信号ｂｒ２（分岐制御信号ｂｒ）がアクティブ（命令コード１０が分岐命令）であって、かつ、いずれかの分岐信号Ｃ（１）〜Ｃ（４）がアクティブ（いずれかの分岐条件を満足する）の場合には、分岐信号Ｃ（１）〜Ｃ（４）のうちのアクティブとなっているものに対応する分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（４）の値をアドレスデータＡＤＤとして出力する。
【００２７】
しかも、分岐条件１〜４には、予め優先順位が設定されており、分岐条件１が最も優先順位が高く、次に、分岐条件２、分岐条件３の順で優先順位が低くなり、分岐条件４が最も優先順位が低くなるようにしている。
【００２８】
すなわち、分岐信号Ｃ（１）がアクティブ（分岐条件１が条件を満足する）の場合には、分岐信号Ｃ（２）〜Ｃ（４）の状態にかかわらず分岐先アドレスＡｄｒｓ（１）の値をアドレスデータＡＤＤとして出力する。
【００２９】
次に、分岐信号Ｃ（２）がアクティブ（分岐条件１が条件を満足する）の場合には、分岐信号Ｃ（３），Ｃ（４）の状態にかかわらず分岐先アドレスＡｄｒｓ（２）の値をアドレスデータＡＤＤとして出力する。
【００３０】
次に、分岐信号Ｃ（３）がアクティブ（分岐条件１が条件を満足する）の場合には、分岐信号Ｃ（４）の状態にかかわらず分岐先アドレスＡｄｒｓ（３）の値をアドレスデータＡＤＤとして出力する。
【００３１】
最後に、分岐信号Ｃ（４）がアクティブ（分岐条件１が条件を満足する）の場合には、分岐先アドレスＡｄｒｓ（４）の値をアドレスデータＡＤＤとして出力する。
【００３２】
制御装置１は、以上のように構成しており、その動作について図４を参酌しながら以下に説明する。ここで、分岐命令を示す命令コード１０は、図５に示すように、分岐命令であることを示す分岐命令部１６と、複数の分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（４）を示す分岐先アドレス部１７とから構成しているものとする。
【００３３】
まず、制御装置１は、プログラム格納手段２に格納されたプログラムのうちからアドレスＰＡに格納されている命令コード１０を読出す（ステップＳ１）。
【００３４】
次に、プログラム格納手段２から読み出した命令コード１０を命令コード格納手段４に格納する（ステップＳ２）。
【００３５】
次に、命令コード格納手段４に格納されている命令コード１０のうちの分岐命令部１６に相当する部分によって命令コード１０が分岐命令か否かを分岐命令判断手段５で判断する（ステップＳ３）。
【００３６】
次に、分岐命令判断手段５で命令コード１０が分岐命令であると判断した場合には、分岐命令判断手段５から分岐先選択手段８に分岐制御信号ｂｒを出力する（ステップＳ４）。
【００３７】
次に、分岐先選択手段８の制御信号生成回路１３から置換制御信号ＸＮＯＰをＮＯＰ置換手段３に出力する（ステップＳ５）。
【００３８】
次に、分岐先選択手段８の制御信号生成回路１３において生成された制御信号ＬＤに基づいて、命令コード格納手段４に格納されている命令コード１０のうちの分岐先アドレス部１７に相当する部分、すなわち分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（４）を分岐先選択手段８に分岐先格納手段６を介して入力する（ステップＳ６）。
【００３９】
そして、分岐先選択手段８のアドレスデータ生成回路１４によって分岐条件を満足するいずれかの分岐条件１〜４に対応する分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（４）の値をアドレスデータＡＤＤとして分岐先支持手段９に出力する（ステップＳ７）。
【００４０】
次に、アドレスデータＡＤＤに基づいて分岐先指示手段９でアドレスＰＡを更新する（ステップＳ８）。
【００４１】
次に、プログラム格納手段２に格納されたプログラムのうちから分岐先指示手段９で指示されたアドレスＰＡに格納されている命令コード１０を読出し、実行する（ステップＳ９）。
【００４２】
このように、制御装置１では、複数の命令コード１０からなるプログラムを実行し、命令コード１０による命令が分岐命令の場合に所定の分岐先アドレスＡｄｒｓに格納された命令コード１０を実行する制御方法を行っており、しかも、命令コード１０による命令が分岐命令か否かを判断し、複数の分岐条件の全てについて分岐条件を満足するか否かを判断し、分岐命令であると判断した場合には、条件を満足する分岐条件に対応する１個の分岐先アドレスＡｄｒｓを複数の分岐先アドレスＡｄｒｓの中から選択し、同分岐先アドレスＡｄｒｓに格納された命令コード１０を実行する制御方法を行っている。
【００４３】
換言すれば、制御装置１では、命令コード１０による命令が分岐命令か否かを判断するステップ（図４中、ステップＳ３に相当。）と、複数の分岐条件の全てについて分岐条件を満足するか否かを判断するステップ（本実施例では、特定のレジスタに格納されるデータが更新されるたびに分岐条件判断手段７にて行っている。）と、分岐命令であると判断した場合には、条件を満足する分岐条件に対応する１個の分岐先アドレスＡｄｒｓを複数の分岐先アドレスＡｄｒｓの中から選択するステップ（図４中、ステップＳ７に相当。）と、同分岐先アドレスＡｄｒｓに格納された命令コード１０を実行するステップ（図４中、ステップＳ９に相当。）とを具備する制御ソフトウェアを実行している。
【００４４】
そして、本実施の形態では、１回の分岐命令によって複数の分岐先アドレスＡｄｒｓのうちのいずれかに分岐する制御を行えるようにしている。
【００４５】
このように、本実施の形態では、１回の分岐命令を実行するだけで、複数の分岐条件の中から条件を満足する１個の分岐条件に対応する分岐先アドレスＡｄｒｓに格納された命令コード１０を直ちに実行することができ、これにより、分岐処理に要する時間を大幅に短縮することができ、それに伴って消費電力を削減することができて、制御装置１の高速化や低消費電力化を図ることができる。
【００４６】
特に、本実施の形態では、複数の分岐条件に予め優先順位を設定しておけるようにしているため、分岐命令の汎用性を向上させることができる。
【００４７】
また、分岐命令を示す分岐命令部１６と分岐先アドレスＡｄｒｓを示す複数の分岐先アドレス部１７とから分岐命令の命令コード１０を構成しているため、使用者が分岐先アドレスＡｄｒｓを任意に指定することができ、これによっても分岐命令の汎用性を向上させることができる。
【００４８】
（第２の実施の形態）
図６は、第２の実施の形態に係る制御装置２１を示した図であり、本実施の形態においても第１の実施の形態と同様に、制御装置２１は、プログラム格納手段２と、ＮＯＰ置換手段３と、命令コード格納手段４と、分岐命令判断手段５と、分岐先格納手段６と、分岐条件判断手段７と、分岐先選択手段８と、分岐先指示手段９とから構成している。なお、前記第１の実施の形態と同様の機能を有するものには同じ符号を付している。
【００４９】
本実施の形態では、図７に示すように、分岐命令を示す命令コード２２が２ワード分のデータからなり、１ワード目の先頭部分に分岐命令であることを示す分岐命令部２３を設けるとともに、１ワード目の分岐命令部２３の後部に複数の分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（ｍ）を示す分岐先アドレス部２４を設け、２ワード目にも複数の分岐先アドレスＡｄｒｓ（ｍ＋１）〜Ａｄｒｓ（ｎ）を示す分岐先アドレス部２４を設けている。
【００５０】
そして、制御装置２１は、命令コード２２の１ワード目を命令コード格納手段４に格納するとともに、命令コード２２の１ワード目の分岐先アドレス部２４と命令コード２２の２ワード目の分岐先アドレス部２４とを分岐先格納手段６に格納するようにしている。
【００５１】
このように、本実施の形態では、分岐命令を示す命令コード２２を複数ワードのデータで構成することによって、分岐先アドレスＡｄｒｓの個数や相対アドレス値を増大させることができ、より一層分岐命令の汎用性を向上させることができる。
【００５２】
（第３の実施の形態）
図８は、第３の実施の形態に係る制御装置３１を示した図であり、本実施の形態においても第１の実施の形態と同様に、制御装置３１は、プログラム格納手段２と、ＮＯＰ置換手段３と、命令コード格納手段４と、分岐命令判断手段５と、分岐先格納手段３２と、分岐条件判断手段７と、分岐先選択手段８と、分岐先指示手段９とから構成している。なお、前述した実施の形態と同様の機能を有するものには同じ符号を付している。
【００５３】
本実施の形態では、分岐命令を示す命令コードが分岐命令であることを示す分岐命令部だけからなり、分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（ｎ）は所定のメモリに格納されている。
【００５４】
そして、分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（ｎ）は、所定のメモリ３４から分岐先格納手段３２にバス３３を介して格納され、分岐先選択手段８に入力するようにしている。
【００５５】
このように、分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（ｎ）を命令コードに含ませるのではなく所定のメモリに格納しておくことによって、命令コードを短縮化することができ、これにより、命令コード格納手段４の記憶容量を削減することができる。
【００５６】
（第４の実施の形態）
図９は、第４の実施の形態に係る制御装置４１を示した図であり、本実施の形態においても第１の実施の形態と同様に、制御装置４１は、プログラム格納手段２と、ＮＯＰ置換手段３と、命令コード格納手段４と、分岐命令判断手段５と、分岐先格納手段３２と、分岐条件判断手段７と、分岐先選択手段４２と、分岐先指示手段４３とから構成している。なお、前述した実施の形態と同様の機能を有するものには同じ符号を付している。
【００５７】
本実施の形態では、分岐命令を示す命令コードが分岐命令であることを示す分岐命令部だけからなり、分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（ｎ）は所定のメモリに格納され、しかも、絶対的なアドレス値としている。
【００５８】
そして、分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（ｎ）は、所定のメモリから分岐先格納手段３２にバス３３を介して格納され、分岐先選択手段４２に入力するようにしている。
【００５９】
また、本実施の形態における分岐先選択手段４２は、分岐先指示手段４３から仮のアドレスＰＡ’が入力され、真のアドレスＰＡを出力するように構成しており、一方、分岐先指示手段４３は、プログラムカウンタ１１に保持されたアドレスＰＡに加算器１２で常に「１」を加算した仮のアドレスＰＡ（分岐処理がない場合のアドレス）を出力するようにしている。
【００６０】
ここで、分岐先選択手段４２の回路構成について説明すると、図１０に示すように、分岐先選択手段４２は、置換制御信号ＸＮＯＰを生成する制御信号生成回路４４と、アドレスＰＡを生成するアドレスデータ生成回路４５とから構成している。
【００６１】
そして、制御信号生成回路４４は、分岐制御信号ｂｒがアクティブ（命令コード１０が分岐命令）の場合で、かつ、全ての分岐信号Ｃ（１）〜Ｃ（４）がノンアクティブ（いずれの分岐条件も満足しない）の場合には、クロック信号ＣＫの２サイクル分にわたって置換制御信号ＸＮＯＰを出力する。
【００６２】
また、アドレスデータ生成回路４５は、分岐命令判断手段５での分岐制御信号ｂｒの発生と分岐先選択手段８でのアドレスデータＡＤＤの発生とのタイミングを合わせるためにクロック信号ＣＫの２サイクル分にわたって分岐制御信号ｂｒを保持する分岐制御信号ｂｒ２を生成し、分岐制御信号ｂｒ２と分岐信号Ｃ（１）〜Ｃ（４）と分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（４）とに基づいて、アドレス選択回路４６でいずれかの分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（４）を選択し、その値をアドレスＰＡとして出力する。
【００６３】
ここで、アドレス選択回路４６は、図１１の真理値表に示すように、分岐制御信号ｂｒ２（分岐制御信号ｂｒ）がノンアクティブ（命令コードが分岐命令でない）の場合、及び、分岐制御信号ｂｒ２（分岐制御信号ｂｒ）がアクティブ（命令コードが分岐命令）であって、かつ、全ての分岐信号Ｃ（１）〜Ｃ（４）がノンアクティブ（いずれの分岐条件も満足しない）の場合には、アドレスＰＡとして仮のアドレスＰＡ’をそのまま出力し、一方、分岐制御信号ｂｒ２（分岐制御信号ｂｒ）がアクティブ（命令コードが分岐命令）であって、かつ、いずれかの分岐信号Ｃ（１）〜Ｃ（４）がアクティブ（いずれかの分岐条件を満足する）の場合には、分岐信号Ｃ（１）〜Ｃ（４）のうちのアクティブとなっているものに対応する分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（４）の値をアドレスＰＡとして出力する。
【００６４】
このように、本実施の形態では、分岐先アドレスＡｄｒｓ（１）〜Ａｄｒｓ（４）として絶対的なアドレスを指定することができ、これによっても分岐命令の汎用性を向上させることができる。
【００６５】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００６６】
すなわち、本発明では、１回の分岐命令を実行するだけで、複数の分岐条件の中から条件を満足する１個の分岐条件に対応する分岐先アドレスに格納された命令コードを直ちに実行することができ、これにより、分岐処理に要する時間を大幅に短縮することができ、それに伴って消費電力を削減することができて、制御装置の高速化や低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る制御装置を示す説明図。
【図２】分岐先選択手段を示す説明図。
【図３】アドレス選択回路の真理値表。
【図４】本発明に係る制御方法を示すフローチャート。
【図５】命令コードを示す説明図。
【図６】第２実施例としての制御装置を示す説明図。
【図７】命令コードを示す説明図。
【図８】第３実施例としての制御装置を示す説明図。
【図９】第４実施例としての制御装置を示す説明図。
【図１０】分岐先選択手段を示す説明図。
【図１１】アドレス選択回路の真理値表。
【符号の説明】
１　制御装置
２　プログラム格納手段
３　ＮＯＰ置換手段
４　命令コード格納手段
５　分岐命令判断手段
６　分岐先格納手段
７　分岐条件判断手段
８　分岐先選択手段
９　分岐先指示手段
１０　命令コード
１１　プログラムカウンタ
１２　加算器
１３　制御信号生成回路
１４　アドレスデータ生成回路
１５　アドレス選択回路
ｂｒ，ｂｒ２　分岐制御信号
Ａｄｒｓ　分岐先アドレス
Ｃ　分岐信号
ＸＮＯＰ　置換制御信号
ＰＡ　アドレス
ＡＤＤ　アドレスデータ
ＣＫ　クロック信号
【図１】
2004118669.tif 000003
【図２】
2004118669.tif 000004
【図３】
2004118669.tif 000005
【図４】
2004118669.tif 000006
【図５】
2004118669.tif 000007
【図６】
2004118669.tif 000008
【図７】
2004118669.tif 000009
【図８】
2004118669.tif 000010
【図９】
2004118669.tif 000011
【図１０】
2004118669.tif 000012
【図１１】
2004118669.tif 000013