(57)【要約】【課題】実装基板からの応力が樹脂封止パッケージ底面部に加わるのを低減させた素子構造にすることにより、電気特性が安定した高信頼性のホール素子を得る。【解決手段】リードフレーム２上に搭載された半導体チップ１を樹脂封止し、その樹脂封止部４の側面から出されたリード２ｂを側面に沿った方向に曲げて、先端部６ａが基板７に対し半田付けするのに適した高さ位置に来るようにフォーミング加工したリード端子６を具備するホール素子において、基板７側に位置することとなる上記樹脂封止部４の底面部にシリコンゴム等の応力緩和層５を設ける。【選択図】      図１
2004273890.tif 000002
【特許請求の範囲】
【請求項１】
リードフレーム上に搭載された半導体チップを樹脂封止し、その樹脂封止部の側面から出されたリードを側面に沿った方向に曲げて、先端部が基板に対し半田付けするのに適した高さ位置に来るようにフォーミング加工したリード端子を具備するホール素子において、
基板側に位置することとなる上記樹脂封止部の底面部に応力緩和層を設けたことを特徴とするホール素子。
【請求項２】
上記応力緩和層がシリコンゴムから成ることを特徴とする請求項１記載のホール素子。
【請求項３】
上記リード端子の先端部が、Ｌ字状に外向きに曲げられていることを特徴とする請求項１又は２記載のホール素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＧａＡｓ等の半導体材料を用いたホール素子、特にフォーミング加工したリード端子を具備するホール素子に関するものである。
【０００２】
【従来の技術】
従来のＧａＡｓホール素子構造を、図３に示す。従来のＧａＡｓホール素子の構造は、図示するように、リードフレーム２上に銀ペースト等にてＧａＡｓ半導体チップ（ホール素子チップ）１を搭載する。次にＧａＡｓ半導体チップ１の電極部と各インナーリード２ａをＡｕワイヤー３にて接続した後に樹脂封止し、樹脂封止パッケージ部（樹脂封止部）４を成形する。
【０００３】
上記樹脂封止パッケージ部４の側面から平行方向に突出したリードフレーム２のアウターリード２ｂは面実装に適した形状のリード端子に加工された構造となっている。具体的には、樹脂封止部の側面から出されたアウターリード２ｂを側面に沿った方向に曲げて、先端部６ａが基板に対し半田付けするのに適した高さ位置に来るように、例えばＬ字状にフォーミング加工したリード端子６を具備する。
【０００４】
【発明が解決しようとする課題】
図３に示した従来方法によるＧａＡｓホール素子構造の問題点は、リード端子６の成形（フォーミング）工程にて発生するリード端子寸法のバラツキに起因して、ＧａＡｓホール素子を図４の如く基板７に半田実装する際、リード端子間での半田付け高さ寸法にバラツキが発生することである。
【０００５】
すなわち、正常な実装状態では、図４（ａ）の如く基板７側からの応力無しに、リード端子６が基板７に半田付け（半田付け部８）されて実装されるが、半田付け高さ寸法のバラツキが大きい場合には、図４（ｂ）のように、樹脂封止パッケージ部４の底部が実装基板７に押し付けられた状態で、リード端子６が基板７に半田実装される場合が生じる。
【０００６】
このような実装状態の場合、樹脂封止パッケージ部４には常に実装基板７からの応力（矢印にて示す）を受けた状態が発生し、その応力はＧａＡｓ半導体チップ１にも伝達される。
【０００７】
ＧａＡｓ半導体チップ１に対して大きな応力が加わった場合、電気特性に変化が生じ性能が不安定な状態が発生したり、機能停止状態となる場合がある。
【０００８】
そこで、本発明の目的は、上記課題を解決し、実装基板からの応力が樹脂封止パッケージ部の底面部に加わるのを低減させた素子構造にすることにより、電気特性が安定した高信頼性のホール素子を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１０】
請求項１の発明に係るホール素子は、リードフレーム上に搭載された半導体チップを樹脂封止し、その樹脂封止部の側面から出されたリードを側面に沿った方向に曲げて、先端部が基板に対し半田付けするのに適した高さ位置に来るようにフォーミング加工したリード端子を具備するホール素子において、基板側に位置することとなる上記樹脂封止部の底面部に応力緩和層を設けたことを特徴とする。ここで、リードを側面に沿った方向に曲げるとは、リードが側面と平行になるように曲げる場合と平行でない方向に曲げる場合の両者を含む概念である。
【００１１】
請求項２の発明は、請求項１記載のホール素子において、上記応力緩和層がシリコンゴムから成ることを特徴とする。
【００１２】
請求項３の発明は、請求項１又は２記載のホール素子において、上記リード端子の先端部が、Ｌ字状に外向きに曲げられていることを特徴とする。
【００１３】
＜発明の要点＞
本発明は、高信頼性な電気特性を維持する事が可能なホール素子を提供する為の手段として、実装基板から加わる応力を低減する為に、樹脂封止部（樹脂封止パッケージ部）の底面部に、例えばシリコンゴム等の応力緩和層を形成した素子構造としたものである。ホール素子の実装に際して、この応力緩和層が基板との間に介在することにより、樹脂封止部を同じ圧力で押圧したとき、樹脂封止部に掛かる応力は、応力緩和層が存在しない場合よりも小さくなる。このため、樹脂封止部内の半導体チップに大きな応力が加わらなくなる。よって、ホール素子の電気特性に変化が生じたり、性能が不安定な状態になることが防止される。
【００１４】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００１５】
図１に本発明の実施形態に係るＧａＡｓホール素子の構造を示す。従来のＧａＡｓホール素子の構造の場合と同様に、まず、リードフレーム２上にＡｇペースト等にてＧａＡｓ半導体チップ（ホール素子チップ）１を搭載する。次に、ＧａＡｓ半導体チップ１の電極部と各インナーリード２ａをＡｕワイヤー３にて接続した後に、エポキシ樹脂等のプラスチック樹脂でモールドすることで樹脂封止して、樹脂封止パッケージ部（樹脂封止部）４を成形する。樹脂封止パッケージ部４の側面から平行方向に突出したリードフレーム２のアウターリード２ｂは、面実装に適した形状のリード端子にフォーミング加工された構造となっている。具体的には、樹脂封止部の側面から出されたアウターリード２ｂを側面に沿った方向に曲げて、先端部６ａが基板に対し半田付けするのに適した高さ位置に来るように、例えばＬ字状に外向きにフォーミング加工したリード端子６を具備している。
【００１６】
上記ホール素子には、本発明に従い、上記樹脂封止パッケージ部４の底面部、つまり基板７側に位置することとなる樹脂封止部底面に、シリコンゴムをポッティング技術により塗布することにより、応力緩和層５を形成する。
【００１７】
この応力緩和層付のＧａＡｓホール素子の基板７に対する正常な実装状態を図２（ａ）に、半田付け高さ寸法のバラツキが大きい場合の実装状態を図２（ｂ）に示す。基板に半田実装した場合、図２（ａ）の如く正常な実装状態では応力無しにリード端子６が基板７に半田付け（半田付け部８）されて実装されることは勿論、半田付け高さ寸法のバラツキが大きい場合でも、図２（ｂ）のように、応力緩和層５の存在により、樹脂封止パッケージ部４に掛かる圧力が緩和された状態で、リード端子６が基板７に半田実装される。
【００１８】
すなわち、樹脂封止パッケージ部４と基板７との間に同じ押圧力が作用したとき、図２（ｂ）の場合には、応力緩和層５が基板７との間に介在するため、樹脂封止パッケージ部４に掛かる応力は応力緩和層５が存在しない場合に掛かる応力よりも小さくなる。このため、樹脂封止パッケージ部４内の半導体チップ１に大きな応力が加わらなくなり、ホール素子の電気特性に変化が生じたり、性能が不安定な状態になることが防止される。よって、従来のＧａＡｓホール素子よりも高い信頼性の電気特性を有するＧａＡｓホール素子を得ることができる。
【００１９】
上記実施形態では、シリコンゴムをポッティング技術により塗布することで応力緩和層５を形成したが、シリコンゴム以外の弾性材を用いたり、他の緩衝材料を貼付する等の方法により応力緩和層５を形成することもできる。
【００２０】
本実施形態によるＧａＡｓホール素子は、従来品と同様の用途、使用方法で用いることができる。
【００２１】
【発明の効果】
以上説明したように本発明によれば、ホール素子の樹脂封止部（樹脂封止パッケージ部）の底面部に、例えばシリコンゴム等から成る応力緩和層を設けた素子構造としたので、基板に実装する際、この応力緩和層が基板との間に介在することになり、樹脂封止部を同じ圧力で押圧したとき、樹脂封止部に掛かる応力が応力緩和層が存在しない場合よりも小さくなる。このため、樹脂封止部内の半導体チップに大きな応力が加わらなくなり、ホール素子の電気特性に変化が生じたり、性能が不安定な状態になることが防止される。よって、従来のホール素子よりも高信頼性の電気特性を有するホール素子を得ることができる。
【図面の簡単な説明】
【図１】本発明によるＧａＡｓホール素子の構造を示す断面図である。
【図２】本発明によるＧａＡｓホール素子の実装例を示したもので、（ａ）は正常な実装状態を、（ｂ）は異常な実装状態を示した図である。
【図３】従来技術によるＧａＡｓホール素子の構造を示す断面図である。
【図４】従来技術によるＧａＡｓホール素子の実装例を示したもので、（ａ）は正常な実装状態を、（ｂ）は異常な実装状態を示した図である。
【符号の説明】
１  半導体チップ（ホール素子チップ）
２  リードフレーム
４  樹脂封止パッケージ部（樹脂封止部）
５  応力緩和層
６  リード端子
６ａ  先端部
７  基板
【図１】
2004273890.tif 000003
【図２】
2004273890.tif 000004
【図３】
2004273890.tif 000005
【図４】
2004273890.tif 000006