(57)【要約】【課題】本発明は、符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラムに関し、特に縦列連接符号化及び縦列連接符号化変調に係る処理に適用して、従来に比して性能を向上する。【解決手段】本発明は、内符号である第２の符号化処理１０７においては、符号化しないか又はインパルス応答が有限であるような符号化による系列と、インパルス応答が無限であるような符号化による系列とにより出力し、第２の符号化処理１０７の前の並べ替え１０６においては、これらの系列が混ざり合わないようにする。【選択図】　　　　図１
2004146982.tif 000002
【特許請求の範囲】
【請求項１】
ｋ個のビット系列からなる入力データを縦列連接符号化する符号化装置において、
前記入力データを符号化率ｋ／ｐにより符号化してｐ個のビット系列からなるデータを出力する第１の符号化手段と、
前記ｐ個のビット系列からなるデータを並べ替えて出力する並べ替え手段と、前記並べ替え手段から出力されるｐ個のビット系列からなるデータを符号化率ｐ／ｎにより符号化してｎ個のビット系列からなるデータを出力する第２の符号化手段とを備え、
前記第２の符号化手段は、
前記並べ替え手段から出力されるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力し、
前記並べ替え手段は、
前記第２の符号化手段において前記インパルス応答が無限であるような符号化が施されるビット系列と、他のビット系列とが混ざり合わないように、前記ｐ個のビット系列からなるデータを並べ替えて出力する
ことを特徴とする符号化装置。
【請求項２】
前記ｎ個のビット系列からなるデータを所定の変調方式による伝送シンボルにマッピングするマッピング手段をさらに有し、縦列連接符号化変調を行う
ことを特徴とする請求項１に記載の符号化装置。
【請求項３】
前記並べ替え手段は、
前記他のビット系列については、並び替えないで出力する
ことを特徴とする請求項１に記載の符号化装置。
【請求項４】
前記第１の符号化手段は、
前記並べ替え手段を介して、前記第２の符号化手段において前記インパルス応答が無限であるような符号化が施されるビット系列を、最小ハミング距離２以上により出力する
ことを特徴とする請求項１に記載の符号化装置。
【請求項５】
前記第１の符号化手段は、
前記並べ替え手段を介して、前記第２の符号化手段において前記インパルス応答が無限であるような符号化が施されるビット系列を、最小ハミング距離２により出力する
ことを特徴とする請求項１に記載の符号化装置。
【請求項６】
前記第２の符号化手段において、前記インパルス応答が無限であるような符号化を施すビット系列の系列数が、ｋ個以上である
ことを特徴とする請求項１に記載の符号化装置。
【請求項７】
前記第２の符号化手段において、前記インパルス応答が無限であるような符号化を施すビット系列の系列数が、ｋ個である
ことを特徴とする請求項１に記載の符号化装置。
【請求項８】
前記第１の符号化手段は、
符号化率がｋ／ｋで最小出力ハミング距離が２のカタストロフィックな符号のｋ個の出力ビット系列と、前記入力データのｋ個のビット系列うちのｐ−ｋ個のビット系列とにより、前記ｐ個のビット系列からなるデータを出力する
ことを特徴とする請求項１に記載の符号化装置。
【請求項９】
前記第２の符号化手段は、
前記インパルス応答が無限であるような符号化を施す符号として符号化率１のカタストロフィックな符号を用いる
ことを特徴とする請求項１に記載の符号化装置。
【請求項１０】
前記第１の符号化手段は、
前記並べ替え手段を介して前記第２の符号化手段に供給する前記他のビット系列が１ビット異なる場合に、前記並べ替え手段を介して前記第２の符号化手段に供給する前記インパルス応答が無限であるような符号化を施す側のビット系列が一定数以上異なるものが無いような符号化を施す
ことを特徴とする請求項１に記載の符号化装置。
【請求項１１】
前記並べ替え手段は、
同一入力ビット系列に属するデータが同一出力ビット系列に属するように、前記ｐ個のビット系列からなるデータを並べ替えて出力する
ことを特徴とする請求項１に記載の符号化装置。
【請求項１２】
前記並べ替え手段は、
各系列で順序が異なるように、前記ｐ個のビット系列からなるデータを並べ替えて出力する
ことを特徴とする請求項１１に記載の符号化装置。
【請求項１３】
前記並べ替え手段は、
全ての系列で順序が同じであるように、前記ｐ個のビット系列からなるデータを並べ替えて出力する
ことを特徴とする請求項１１に記載の符号化装置。
【請求項１４】
前記並べ替え手段は、
一部の系列で順序が同じであるように、前記ｐ個のビット系列からなるデータを並べ替えて出力する
ことを特徴とする請求項１１に記載の符号化装置。
【請求項１５】
前記並べ替え手段は、
各系列で順序がランダムであるように、前記ｐ個のビット系列からなるデータを並べ替えて出力する
ことを特徴とする請求項１１に記載の符号化装置。
【請求項１６】
前記並べ替え手段は、
入力順が互いに所定の範囲内であるデータは、出力順が互いに所定の範囲外になるように、前記ｐ個のビット系列からなるデータを並べ替えて出力する
ことを特徴とする請求項１１に記載の符号化装置。
【請求項１７】
前記並べ替え手段は、
それぞれ１又は複数の前記ビット系列を並べ替えする複数系統の回路ブロックにより形成された
ことを特徴とする請求項１に記載の符号化装置。
【請求項１８】
前記並べ替え手段は、
１系統の回路ブロックにより形成された
ことを特徴とする請求項１に記載の符号化装置。
【請求項１９】
前記第１及び又は第２の符号化手段は、
畳み込み符号化手段であること
ことを特徴とする請求項１に記載の符号化装置。
【請求項２０】
前記符号化率ｋ／ｐが１未満である
ことを特徴とする請求項１に記載の符号化装置。
【請求項２１】
前記ｐが、（ｋ＋１）である
ことを特徴とする請求項１に記載の符号化装置。
【請求項２２】
前記ｐが、（ｋ＋ａ）である
ことを特徴とする請求項１に記載の符号化装置。
但し、ａは、２以上の整数であり、ｋは、ａの倍数である。
【請求項２３】
前記符号化率ｐ／ｎが１以上である
ことを特徴とする請求項１に記載の符号化装置。
【請求項２４】
前記符号化率ｐ／ｎが１である
ことを特徴とする請求項１に記載の符号化装置。
【請求項２５】
前記マッピング手段は、
前記ｎ個のビット系列からなるデータの１時刻の出力ｎビットを、２ｎ　値変調方式による１伝送シンボルにマッピングする
ことを特徴とする請求項２に記載の符号化装置。
【請求項２６】
前記マッピング手段は、
前記伝送シンボル間のユークリッド距離が最小となる前記ｎ個のビット系列からなるデータの出力符号語間で、他の符号語間の場合に比して、ハミング距離が小さくなるように、マッピングし、
前記第１の符号化手段は、
出力符号語の最小距離が大きな符号により、前記ｐ個のビット系列からなるデータを出力する
ことを特徴とする請求項２に記載の符号化装置。
【請求項２７】
前記マッピング手段は、
前記伝送シンボル間のユークリッド距離が最小となる前記ｎ個のビット系列からなるデータの出力符号語間で、他の符号語間の場合に比して、ハミング距離が大きくなるように、マッピングし、
前記第１の符号化手段は、
出力符号語の最小距離が小さな符号により、前記ｐ個のビット系列からなるデータを出力する
ことを特徴とする請求項２に記載の符号化装置。
【請求項２８】
ｋ個のビット系列からなる入力データを縦列連接符号化する符号化方法において、
前記入力データを符号化率ｋ／ｐにより符号化してｐ個のビット系列からなるデータを出力する第１の符号化処理と、
前記ｐ個のビット系列からなるデータの順序を並べ替えて出力する並べ替え処理と、
前記並べ替え処理によるｐ個のビット系列からなるデータを符号化率ｐ／ｎにより符号化してｎ個のビット系列からなるデータを出力する第２の符号化処理とを有し、
前記第２の符号化処理は、
前記並べ替え処理によるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力し、
前記並べ替え処理は、
前記第２の符号化処理において前記インパルス応答が無限であるような符号化が施されるビット系列と、他のビット系列とが混ざり合わないように、前記ｐ個のビット系列からなるデータを並べ替えて出力する
ことを特徴とする符号化方法。
【請求項２９】
コンピュータに所定の処理手順を実行させて、ｋ個のビット系列からなる入力データを縦列連接符号化する符号化方法のプログラムにおいて、
前記処理手順が、
前記入力データを符号化率ｋ／ｐにより符号化してｐ個のビット系列からなるデータを出力する第１の符号化処理と、
前記ｐ個のビット系列からなるデータの順序を並べ替えて出力する並べ替え処理と、
前記並べ替え処理によるｐ個のビット系列からなるデータを符号化率ｐ／ｎにより符号化してｎ個のビット系列からなるデータを出力する第２の符号化処理とを有し、
前記第２の符号化処理は、
前記並べ替え処理によるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力し、
前記並べ替え処理は、
前記第２の符号化処理において前記インパルス応答が無限であるような符号化が施されるビット系列と、他のビット系列とが混ざり合わないように、前記ｐ個のビット系列からなるデータを並べ替えて出力する
ことを特徴とする符号化方法のプログラム。
【請求項３０】
所定の符号化方法で符号化処理された符号を復号する復号装置において、
前記符号化方法は、
入力データを符号化率ｋ／ｐにより符号化してｐ個のビット系列からなるデータを出力する第１の符号化処理と、
前記ｐ個のビット系列からなるデータの順序を並べ替えて出力する並べ替え処理と、
前記並べ替え処理によるｐ個のビット系列からなるデータを符号化率ｐ／ｎにより符号化してｎ個のビット系列からなるデータを出力する第２の符号化処理とを有し、
前記第２の符号化処理は、
前記並べ替え処理によるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力し、
前記並べ替え処理は、
前記第２の符号化処理において前記インパルス応答が無限であるような符号化が施されるビット系列と、他のビット系列とが混ざり合わないように、前記ｐ個のビット系列からなるデータを並べ替えて出力し、
前記復号装置は、
前記第２の符号化処理に対応して、軟入力による受信語と事前確率情報とに基づいて、前記ｐ個のビット系列からなるデータに対応する外部情報を軟出力復号する第１の軟出力復号手段と、
前記第１の軟出力復号手段に縦列に連接し、前記並べ替え処理に対応して、前記ｐ個のビット系列からなるデータに対応する外部情報を並べ直して出力する第１の並べ替え手段と、
前記第１の並べ替え手段に縦列に連接し、前記第１の符号化処理に対応して、前記第１の並べ替え手段から出力される外部情報に基づいて、前記ｋ個のビット系列からなる入力データに対応する外部情報、事後確率情報を軟出力復号する第２の軟出力復号手段と、
前記事後確率情報を並べ替えて前記事前確率情報を出力する第２の並べ替え手段と
を備えることを特徴とする復号装置。
【請求項３１】
所定の符号化方法で符号化処理された符号を復号する復号方法において、
前記符号化方法は、
入力データを符号化率ｋ／ｐにより符号化してｐ個のビット系列からなるデータを出力する第１の符号化処理と、
前記ｐ個のビット系列からなるデータの順序を並べ替えて出力する並べ替え処理と、
前記並べ替え処理によるｐ個のビット系列からなるデータを符号化率ｐ／ｎにより符号化してｎ個のビット系列からなるデータを出力する第２の符号化処理とを有し、
前記第２の符号化処理は、
前記並べ替え処理によるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力し、
前記並べ替え処理は、
前記第２の符号化処理において前記インパルス応答が無限であるような符号化が施されるビット系列と、他のビット系列とが混ざり合わないように、前記ｐ個のビット系列からなるデータを並べ替えて出力し、
前記復号方法は、
前記第２の符号化処理に対応して、軟入力による受信語と事前確率情報とに基づいて、前記ｐ個のビット系列からなるデータに対応する外部情報を軟出力復号する第１の軟出力復号処理と、
前記第１の軟出力復号処理に縦列に連接し、前記並べ替え処理に対応して、前記ｐ個のビット系列からなるデータに対応する外部情報を並べ直して出力する第１の並べ替え処理と、
前記第１の並べ替え処理に縦列に連接し、前記第１の符号化処理に対応して、前記第１の並べ替え処理による外部情報に基づいて、前記ｋ個のビット系列からなる入力データに対応する外部情報、事後確率情報を軟出力復号する第２の軟出力復号処理と、
前記事後確率情報を並べ替えて前記事前確率情報を出力する第２の並べ替え処理と
を有することを特徴とする復号方法。
【請求項３２】
コンピュータに所定の処理手順を実行させて、所定の符号化方法で符号化処理された符号を復号する復号方法のプログラムにおいて、
前記符号化方法は、
入力データを符号化率ｋ／ｐにより符号化してｐ個のビット系列からなるデータを出力する第１の符号化処理と、
前記ｐ個のビット系列からなるデータの順序を並べ替えて出力する並べ替え処理と、
前記並べ替え処理によるｐ個のビット系列からなるデータを符号化率ｐ／ｎにより符号化してｎ個のビット系列からなるデータを出力する第２の符号化処理とを有し、
前記第２の符号化処理は、
前記並べ替え処理によるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力し、
前記並べ替え処理は、
前記第２の符号化処理において前記インパルス応答が無限であるような符号化が施されるビット系列と、他のビット系列とが混ざり合わないように、前記ｐ個のビット系列からなるデータを並べ替えて出力し、
前記所定の処理手順が、
前記第２の符号化処理に対応して、軟入力による受信語と事前確率情報とに基づいて、前記ｐ個のビット系列からなるデータに対応する外部情報を軟出力復号する第１の軟出力復号処理と、
前記第１の軟出力復号処理に縦列に連接し、前記並べ替え処理に対応して、前記ｐ個のビット系列からなるデータに対応する外部情報を並べ直して出力する第１の並べ替え処理と、
前記第１の並べ替え処理に縦列に連接し、前記第１の符号化処理に対応して、前記第１の並べ替え処理による外部情報に基づいて、前記ｋ個のビット系列からなる入力データに対応する外部情報、事後確率情報を軟出力復号する第２の軟出力復号処理と、
前記事後確率情報を並べ替えて前記事前確率情報を出力する第２の並べ替え処理とを有する
ことを特徴とする復号方法のプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラムに関し、特に縦列連接符号化及び縦列連接符号化変調に係る処理に適用することができる。本発明は、内符号である第２の符号化処理においては、符号化しないか又はインパルス応答が有限であるような符号化による系列と、インパルス応答が無限であるような符号化による系列とにより出力し、第２の符号化処理の前の並べ替えにおいては、これらの系列が混ざり合わないようにすることにより、従来に比して性能を向上することができるようにする。
【０００２】
【従来の技術】
近年、移動体通信、深宇宙通信等の通信分野、地上波ディジタル放送、衛星ディジタル放送等の放送分野、記録再生装置等の研究開発に伴い、誤り訂正符号化及び復号の効率化を目的として符号理論の研究も盛んに行われている。
【０００３】
このような符号理論においては、いわゆるシャノンの通信路符号化定理により与えられるシャノン限界が知られている。ここでこのシャノンの通信路符号化定理は、誤りなしに伝送可能な伝送速度の理論上の限界を示す符号性能の理論的限界を示すものであり、「通信路容量Ｃ〔ビット／シンボル〕の通信路を用いて伝送速度Ｒ〔ビット／シンボル〕で情報を伝送する場合に、Ｒ≦Ｃであるならば、誤り確率を限りなく“０”に近づけることができる符号化方法が存在する」という定理である。
【０００４】
このシャノン限界に近い性能を示す符号化方法として、例えば「Ｓ．　Ｂｅｎｅｄｅｔｔｏ，　Ｇ．　Ｍｏｎｔｏｒｓｉ，　Ｄ．　Ｄｉｖｓａｌａｒ，　Ｆ．　Ｐｏｌｌａｒａ，　”Ｓｅｒｉａｌ　Ｃｏｎｃａｔｅｎａｔｉｏｎ　ｏｆ　Ｉｎｔｅｒｌｅａｖｅｄ　Ｃｏｄｅｓ：　Ｐｅｒｆｏｒｍａｎｃｅ　Ａｎａｌｙｓｉｓ，　Ｄｅｓｉｇｎ，　ａｎｄ　Ｉｔｅｒａｔｉｖｅ　Ｄｅｃｏｄｉｎｇ”，　ＴＤＡ　Ｐｒｏｇｒｅｓｓ　Ｒｅｐｏｒｔ　４２−１２６，　Ｊｅｔ　Ｐｒｏｐｕｌｓｉｏｎ　Ｌａｂｏｒａｔｏｒｙ，　Ｐａｓａｄｅｎａ，　Ｃａｌｉｆｏｒｎｉａ，　Ａｕｇ．　１５，　１９９６　」に記載されている縦列連接畳み込み符号（Ｓｅｒｉａｌｌｙ　Ｃｏｎｃａｔ　ｅｎａｔｅｄ　Ｃｏｎｖｏｌｕｔｉｏｎａｌ　Ｃｏｄｅｓ；以下、ＳＣＣＣ方式と呼ぶ）による符号化方法が知られている。
【０００５】
この縦列連接畳み込み符号による符号化は、第１の畳み込み符号化器、インターリーバ、第２の畳み込み符号化器を順次縦列連接した装置により実行される。
また縦列連接畳み込み符号の復号は、デインターリーバ、インターリーバを介して軟出力（ｓｏｆｔ−ｏｕｔｐｕｔ　）を出力する２つの復号回路を接続した装置により実行される。
【０００６】
またこの縦列連接畳み込み符号による符号化の応用として、例えば「Ｄ．　Ｄｉｖｓａｌａｒ，　Ｆ．　Ｐｏｌｌａｒａ，　”Ｓｅｒｉａｌ　ａｎｄ　Ｈｙｂｒｉｄ　Ｃｏｎｃａｔｅｎａｔｉｏｎ　Ｃｏｄｅｓ　ｗｉｔｈ　Ａｐｐｌｉｃａｔｉｏｎｓ”，　ｉｎ　Ｐｒｏｃ．，　Ｉｎｔ．　Ｓｙｍｐ．　ｏｎ　Ｔｕｒｂｏ　Ｃｏｄｅｓ　ａｎｄ　Ｒｅｌａｔｅｄ　Ｔｏｐｉｃｓ，　Ｂｒｅｓｔ，Ｆｒａｎｃｅ，　ｐｐ．　８０−８７，　Ｓｅｐｔ．　１９９７　」に記載されている縦列連接符号化変調（Ｓｅｒｉａｌ　Ｃｏｎｃａｔｅｎａｔｅｄ　Ｔｒｅｌｌｉｓ　Ｃｏｄｅｄ　Ｍｏｄｕｌａｔｉｏｎ；以下、ＳＣＴＣＭと呼ぶ。）方式も知られている。このＳＣＴＣＭ方式は、縦列連接畳み込み符号による符号化と多値変調とを組み合わせたものであり、変調符号における符号点の配置と誤り訂正符号の復号特性とを統括して考慮するものである。
【０００７】
すなわち図２５は、これらＳＣＣＣ方式及びＳＣＴＣＭ方式による通信モデルを示すブロック図である。この種の通信モデルでは、送信側において、符号化装置２によりディジタル情報Ｄ１を縦列連接畳み込み符号化し、雑音を発生する無記憶通信路３を介して、この符号化による出力Ｄ２を受信側に伝送し、受信側において、この伝送された出力Ｄ３を復号装置４で復号する。ＳＣＣＣ方式及びＳＣＴＣＭ方式においては、それぞれこれら符号化装置２、復号装置４に、それぞれ対応するＳＣＣＣ方式による符号化装置２Ａ、復号装置４Ａ、ＳＣＴＣＭ方式による符号化装置２Ｂ、復号装置４Ｂが適用される。
【０００８】
図２６は、このＳＣＣＣ方式による符号化装置２Ａを示すブロック図である。
この符号化装置２Ａは、外符号である第１の符号の符号化を行う畳み込み符号化器５、インターリーバ６、内符号である第２の符号の符号化を行う畳み込み符号化器７を縦列連接して構成される。この符号化装置２Ａにおいて、畳み込み符号化器５は、入力データＤ１に対して符号化率が１／２の畳み込み演算を実行し、１ビットの入力データＤ１を２ビットの符号による出力データＤ６に変換して出力する。
【０００９】
すなわち図２７は、この畳み込み符号化器５の構成を示すブロック図である。
この畳み込み符号化器５は、排他的論理和回路８、シフトレジスタ９、１０の直列回路に入力データＤ１を入力し、シフトレジスタ９、１０の出力データを排他的論理和回路１１により演算して排他的論理和回路８に入力し、また排他的論理和回路８及びシフトレジスタ１０の出力を排他的論理和回路１２により演算する。この畳み込み符号化器５は、入力データＤ１と排他的論理和回路１２の出力データとを続くインターリーバに出力するように構成され、これにより入力データＤ１を符号化率１／２により畳込み演算し、２つのビット系列による出力データＤ６を出力するようになされている。
【００１０】
インターリーバ６は、インターリーブによりこの畳み込み符号化器５から出力される出力データＤ６の順序を並べ替えて出力する。すなわち図２８は、このインターリーバ６の構成例を示すブロック図である。インターリーバ６は、畳み込み符号化器５の出力データＤ６を入力データ保持メモリ１５に一時保持して続くデータ置換回路１６に入力する。データ置換回路１６は、置換データＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）１７に記録されたデータの置換位置情報に基づいて、入力データ保持メモリ１５からの出力データの順序を並び替えて出力し、続く出力データ保持メモリ１８は、このデータ置換回路１６の出力データを一時保持して出力する。
【００１１】
畳み込み符号化器７は、このインターリーバ６の出力データＤ７に対して符号化率が２／２の畳み込み演算を実行し、これにより出力データＤ２を出力する。
すなわち図２９は、この畳み込み符号化器７の構成例を示すブロック図である。
畳み込み符号化器７は、排他的論理和回路２１、シフトレジスタ２２による直列回路と、排他的論理和回路２３、シフトレジスタ２４による直列回路とにそれぞれインターリーバ６からの出力データ６の各系列を入力し、それぞれシフトレジスタ２２、２４の出力データを排他的論理和回路２１、２３に帰還する。また一方の系列においては、他方の系列よりシフトレジスタ２４の出力データを排他的論理和回路２１に帰還し、他方の系列においては、他方の系列より排他的論理和回路２１の出力データを排他的論理和回路２３に帰還する。これにより畳み込み符号化器７は、符号化率２／２によりインターリーバ６の出力データＤ７を畳み込み演算する。
【００１２】
これらによりこの符号化装置２Ａにおいては、畳み込み符号化器５及び７で符号化率１／２及び２／２による符号化処理し、全体として符号化率（１／２）×（２／２）＝１／２による縦列連接畳み込み演算を実行するようになされ、このような縦列連接畳み込み演算による出力データが無記憶通信路３を介して受信側の復号装置４Ａに入力される。
【００１３】
図３０は、ＳＣＣＣ方式による復号装置４Ａの構成例を示すブロック図である。復号装置４Ａは、デインターリーバ３１、インターリーバ３２を介して、それぞれ内符号及び外符号を復号する軟出力復号回路３３及び３４を接続して構成される。復号装置４Ａは、内符号を復号する軟出力復号回路３３に無記憶通信路３からのデータＤ３を入力する。ここでこの無記憶通信路３からのデータＤ３においては、無記憶通信路３で発生したノイズを有しており、復号装置４Ａは、このデータＤ３、インターリーバ３２の出力データをアナログ値による軟人力（ｓｏｆｔ−ｉｎｐｕｔ）により軟出力復号回路３３に入力する。
【００１４】
ここで軟出力復号回路３３は、符号化装置２Ａの畳み込み符号化器７に対応する構成であり、いわゆるＢＣＪＲ（Ｂａｈｌ，　Ｃｏｃｋｅ，　Ｊｅｌｉｎｅｋ　ａｎｄ　Ｒａｖｉｖ）アルゴリズムに基づくＭＡＰ（Ｍａｘｉｍｕｍ　Ａ　Ｐｏｓｔｅｒｉｏｒｉ　ｐｒｏｂａｂｉｌｉｔｙ）復号、ＳＯＶＡ（Ｓｏｆｔ　Ｏｕｔｐｕｔ　Ｖｉｔｅｒｂｉ　Ａｌｇｏｒｉｔｈｍ　）復号等を行うものである。軟出力復号回路３３は、インターリーバ３２から供給される軟入力の情報ビットＤ８を事前確率情報として入力し、符号の拘束条件に基づいて、この事前確率情報、無記憶通信路３の出力データＤ３による受信語を順次処理することにより、内符号を軟出力復号する。これにより軟出力復号回路３３は、符号化装置２Ａにおけるインターリーバ６の出力データＤ７に対応する軟出力Ｄ９を出力する。
【００１５】
デインターリーバ３１は、符号化装置２Ａのインターリーバ６に対応する構成であり、インターリーバ６における入出力とは逆に、軟出力復号回路３３から出力される軟出力Ｄ９の順序を並び替えて出力する。
【００１６】
続く軟出力復号回路３４は、符号化装置２Ａの畳み込み符号化器５に対応する構成であり、軟出力復号回路３３と同様に、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号、ＳＯＶＡ復号等を実行する。すなわち軟出力復号回路３４は、デインターリーバ３１の軟入力Ｄ１０による事前確率情報と、値が“０”である情報ビットに対する事前確率情報とを用いて外符号を軟出力復号し、硬出力（ｈａｒｄ−ｏｕｔｐｕｔ　）の復号データＤ４を出力する。軟出力復号回路３４は、この処理において、符号の拘束条件に基づいて符号ビットに対する事後確率情報Ｄ１１を生成してインターリーバ３２に軟出力として出力する。インターリーバ３２は、この事後確率情報Ｄ１１を符号化装置２Ａのインターリーバ６と同一の順序で並べ替えて軟出力復号回路３４に事前確率情報Ｄ８として出力する。
【００１７】
これらの構成により復号装置４Ａは、受信語Ｄ３を受信すると、軟出力復号回路３３〜軟出力復号回路３４の復号動作を所定の回数（例えば数回〜数十回）だけ繰り返し、その結果得られた軟出力の外部情報に基づいて、復号データＤ４を出力するようになされている。
【００１８】
図３１は、ＳＣＴＣＭ方式による符号化装置２Ｂの構成例を示すブロック図である。符号化装置２Ｂは、外符号の畳み込み符号化器４１、インターリーバ４２と、内符号の畳み込み符号化器４３、多値変調マッピング回路４４を縦続接続して構成される。
【００１９】
ここで外符号の畳み込み符号化器４１は、入力データＤ１に対して符号化率が２／３の畳み込み演算を実行し、２ビットの入力データＤ１を３ビットの符号による出力データＤ２１に変換して出力する。
【００２０】
すなわち図３２に示すように、この畳み込み符号化器４１は、排他的論理和回路５１において、入力データＤ１（Ｄ１１及びＤ１２）の排他的論理和を得、シフトレジスタ５２を介して、この排他的論理和回路５１の演算結果を排他的論理和回路５３に入力する。この排他的論理和回路５３において、入力データＤ１の一方のビット系列Ｄ１１と排他的論理和を得、シフトレジスタ５４を介して、この排他的論理和回路５３の演算結果を排他的論理和回路５５に入力する。この排他的論理和回路５５において、排他的論理和回路５３の演算結果と、入力データＤ１の２つのビット系列Ｄ１１、Ｄ１２との間で排他的論理和を得、これによりビット系列Ｄ２１３を生成する。畳み込み符号化器４１は、このビット系列Ｄ２１３を、入力データＤ１による２つのビット系列Ｄ１１及びＤ１２（Ｄ２１１及びＤ２１２）と共に出力し、これにより符号化率２／３の畳み込み演算を実行する。
【００２１】
インターリーバ４２は、図２８について上述したインターリーバ６と同様に構成され、畳み込み符号化器４１から出力される出力データＤ２１の順序を並べ替えて出力する。
【００２２】
内符号の畳み込み符号化器４３は、このインターリーバ４２の出力データＤ２２に対して符号化率が３／３の畳み込み演算を実行して出力データＤ２３を出力する。すなわち図３３に示すように、この畳み込み符号化器４３は、インターリーバ４２の出力データＤ２２を構成する３系統のビット系列Ｄ２２１〜Ｄ２２３を排他的論理和回路５６に入力し、ここでシフトレジスタ５７の出力データとの間で排他的論理和を得、この排他的論理和回路５６の出力をシフトレジスタ５７に帰還する。畳み込み符号化器４３は、この排他的論理和によるビット系列Ｄ２３３を入力データＤ２２による２系統のビット系列Ｄ２２２、Ｄ２２３（Ｄ２３１、Ｄ２３２）と共に出力し、これにより符号化率３／３による畳み込み演算処理を実行する。
【００２３】
多値変調マッピング回路４４は、所定の変調方式に基づいて信号点のマッピングを実行する。すなわち多値変調マッピング回路４４は、例えば８ＰＳＫ（８−Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）変調により、畳み込み符号化器４３から出力される３ビットの出力データＤ２３を１つの伝送シンボルにマッピングし、符号化装置２Ｂでは、この多値変調マッピング回路４４の出力データＤ２を伝送対象に出力する。
【００２４】
これにより符号化装置２Ｂでは、それぞれ畳み込み符号化器４１及び４３による符号化率が２／３及び３／３であることにより、全体として符号化率が“２／３”の縦列連接畳み込み演算を実行して、出力データＤ２を出力するようになされている。
【００２５】
図３４は、ＳＣＴＣＭ方式による復号装置４Ｂの構成例を示すブロック図である。復号装置４Ｂは、デインターリーバ６１、インターリーバ６２を介して、それぞれ内符号及び外符号を復号する軟出力復号回路６３及び６４を接続して構成される。復号装置４Ｂは、内符号を復号する軟出力復号回路６３に無記憶通信路３からのデータＤ３を入力する。この無記憶通信路３からのデータＤ３においても、無記憶通信路３で発生したノイズを有しており、復号装置４Ｂは、このデータＤ３、インターリーバ３２の出力データＤ３４をアナログ値による軟入力（ｓｏｆｔ−ｉｎｐｕｔ）による軟出力復号回路６３に入力する。
【００２６】
軟出力復号回路６３は、符号化装置２Ｂの畳み込み符号化器４３、多値変調マッピング回路４４に対応する構成であり、いわゆるＢＣＪＲアルゴリズムに基づくＭＡＰ復号、ＳＯＶＡ復号等により、インターリーバ６２から供給される軟入力の情報ビットＤ３４、無記憶通信路３の出力データＤ３による受信語を順次処理して内符号を軟出力復号する。これにより軟出力復号回路３３は、符号化装置２Ａにおけるインターリーバ６の出力データＤ７に対応する軟出力Ｄ９を出力する。
【００２７】
デインターリーバ６１は、符号化装置２Ｂのインターリーバ４２に対応する構成であり、インターリーバ４２における入出力とは逆に、軟出力復号回路６３から出力される軟出力Ｄ３１の順序を並び替えて出力する。
【００２８】
続く軟出力復号回路６４は、符号化装置２Ｂの畳み込み符号化器４１に対応する構成であり、軟出力復号回路６３と同様に、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号、ＳＯＶＡ復号等を実行して外符号を軟出力復号し、硬出力の復号データＤ４を出力し、また符号ビットに対する事後確率情報Ｄ３３を生成してインターリーバ６２に軟出力として出力する。インターリーバ６２は、この事後確率情報Ｄ３３を符号化装置２Ｂのインターリーバ４２と同一の順序で並べ替え、事前確率情報Ｄ３４として軟出力復号回路６４に出力する。
【００２９】
これらの構成により復号装置４Ｂにおいても、受信語Ｄ３を受信すると、軟出力復号回路６３〜軟出力復号回路６４の復号動作を所定の回数だけ繰り返し、その結果得られた軟出力の外部情報に基づいて、復号データＤ４を出力するようになされている。
【００３０】
【非特許文献１】
Ｓ．　Ｂｅｎｅｄｅｔｔｏ，　Ｇ．　Ｍｏｎｔｏｒｓｉ，　Ｄ．　Ｄｉｖｓａｌａｒ，　Ｆ．　Ｐｏｌｌａｒａ，　”Ｓｅｒｉａｌ　Ｃｏｎｃａｔｅｎａｔｉｏｎ　ｏｆ　Ｉｎｔｅｒｌｅａｖｅｄ　Ｃｏｄｅｓ：　Ｐｅｒｆｏｒｍａｎｃｅ　Ａｎａｌｙｓｉｓ，　Ｄｅｓｉｇｎ，　ａｎｄ　Ｉｔｅｒａｔｉｖｅ　Ｄｅｃｏｄｉｎｇ”，　ＴＤＡ　Ｐｒｏｇｒｅｓｓ　Ｒｅｐｏｒｔ　４２−１２６，　Ｊｅｔ　Ｐｒｏｐｕｌｓｉｏｎ　Ｌａｂｏｒａｔｏｒｙ，　Ｐａｓａｄｅｎａ，　Ｃａｌｉｆｏｒｎｉａ，　Ａｕｇ．　１５，　１９９６
【非特許文献２】
Ｄ．　Ｄｉｖｓａｌａｒ，　Ｆ．　Ｐｏｌｌａｒａ，　”Ｓｅｒｉａｌ　ａｎｄ　Ｈｙｂｒｉｄ　Ｃｏｎｃａｔｅｎａｔｉｏｎ　Ｃｏｄｅｓ　ｗｉｔｈ　Ａｐｐｌｉｃａｔｉｏｎｓ”，　ｉｎ　Ｐｒｏｃ．，　Ｉｎｔ．　Ｓｙｍｐ．　ｏｎ　Ｔｕｒｂｏ　Ｃｏｄｅｓ　ａｎｄ　Ｒｅｌａｔｅｄ　Ｔｏｐｉｃｓ，　Ｂｒｅｓｔ，Ｆｒａｎｃｅ，　ｐｐ．　８０−８７，　Ｓｅｐｔ．　１９９７
【００３１】
【発明が解決しようとする課題】
ところでこのようなＳＣＣＣ方式及びＳＣＴＣＭ方式によるシステムにおいては、論理限界と実際の性能との間の差が大きく、これにより未だ性能の改善が不十分な問題がある。
【００３２】
すなわち１ビット当たりの信号対雑音電力比（Ｅｂ　／Ｎ０　）、ビットエラーレートをそれぞれ横軸及び縦軸に取ってそれぞれＳＣＣＣ方式及びＳＣＴＣＭ方式によるシステムの性能を示すと、図３５及び図３６により表される。なおＳＣＴＣＭ方式によるシステムの性能は、多値変調マッピング回路４４による信号点のマッピングを図３７に示すように実行し、最小ユークリッド距離となる符号語間の入力距離総和を１６とした場合である。
【００３３】
この図３５に示すように、ＳＣＣＣ方式によるシステムにおいては、信号対雑音電力比（Ｅｂ　／Ｎ０　）が約２．０〔ｄＢ〕付近からいわゆるウォーターフォール現象を呈することがわかる。ここでウォーターフォール現象とは、信号対雑音電力比（Ｅｂ　／Ｎ０　）の増大に伴ってエラーレートが１０−１程度の高い値から急激に低下する現象である。これに対してこの符号化率での理論限界は、０．２〔ｄＢ〕程度であり、これにより未だ性能の改善が不十分であることが判る。
【００３４】
また図３７に示すように、ＳＣＴＣＭ方式によるシステムにおいては、信号対雑音電力比（Ｅｂ　／Ｎ０　）が約３．４〔ｄＢ〕付近からウォーターフォール現象を呈することがわかる。これに対してこの符号化率での理論限界は、２．８〔ｄＢ〕程度であり、これによりこの場合も未だ性能の改善が不十分であることが判る。
【００３５】
本発明は以上の点を考慮してなされたもので、従来に比して性能を向上することができる符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラムを提案しようとするものである。
【００３６】
【課題を解決するための手段】
かかる課題を解決するため請求項１の発明においては、ｋ個のビット系列からなる入力データを縦列連接符号化する符号化装置に適用して、第２の符号化手段は、並べ替え手段から出力されるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力し、並べ替え手段は、第２の符号化手段においてインパルス応答が無限であるような符号化が施されるビット系列と、他のビット系列とが混ざり合わないように、ｐ個のビット系列からなるデータを並べ替えて出力する。
【００３７】
また請求項２８の発明においては、ｋ個のビット系列からなる入力データを縦列連接符号化する符号化方法に適用して、第２の符号化処理は、並べ替え処理によるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力し、並べ替え処理は、第２の符号化処理においてインパルス応答が無限であるような符号化が施されるビット系列と、他のビット系列とが混ざり合わないように、ｐ個のビット系列からなるデータを並べ替えて出力する。
【００３８】
また請求項２９の発明においては、コンピュータに所定の処理手順を実行させて、ｋ個のビット系列からなる入力データを縦列連接符号化する符号化方法のプログラムに適用して、第２の符号化処理は、並べ替え処理によるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力し、並べ替え処理は、第２の符号化処理においてインパルス応答が無限であるような符号化が施されるビット系列と、他のビット系列とが混ざり合わないように、ｐ個のビット系列からなるデータを並べ替えて出力する。
【００３９】
また請求項３０の発明においては、所定の符号化方法で符号化処理された符号を復号する復号装置に適用して、この符号化方法における第２の符号化処理は、並べ替え処理によるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力し、並べ替え処理は、第２の符号化処理においてインパルス応答が無限であるような符号化が施されるビット系列と、他のビット系列とが混ざり合わないように、ｐ個のビット系列からなるデータを並べ替えて出力するようにし、復号装置は、第２の符号化処理に対応して、軟入力による受信語と事前確率情報とに基づいて、ｐ個のビット系列からなるデータに対応する外部情報を軟出力復号する第１の軟出力復号手段と、第１の軟出力復号手段に縦列に連接し、並べ替え処理に対応して、ｐ個のビット系列からなるデータに対応する外部情報を並べ直して出力する第１の並べ替え手段と、第１の並べ替え手段に縦列に連接し、第１の符号化処理に対応して、第１の並べ替え手段から出力される外部情報に基づいて、ｋ個のビット系列からなる入力データに対応する外部情報、事後確率情報を軟出力復号する第２の軟出力復号手段と、事後確率情報を並べ替えて事前確率情報を出力する第２の並べ替え手段とを備えるようにする。
【００４０】
また請求項３１の発明においては、所定の符号化方法で符号化処理された符号を復号する復号方法に適用して、この符号化方法における第２の符号化処理は、並べ替え処理によるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力し、並べ替え処理は、第２の符号化処理においてインパルス応答が無限であるような符号化が施されるビット系列と、他のビット系列とが混ざり合わないように、ｐ個のビット系列からなるデータを並べ替えて出力するようにし、復号方法は、第２の符号化処理に対応して、軟入力による受信語と事前確率情報とに基づいて、ｐ個のビット系列からなるデータに対応する外部情報を軟出力復号する第１の軟出力復号処理と、第１の軟出力復号処理に縦列に連接し、並べ替え処理に対応して、ｐ個のビット系列からなるデータに対応する外部情報を並べ直して出力する第１の並べ替え処理と、第１の並べ替え処理に縦列に連接し、第１の符号化処理に対応して、第１の並べ替え処理による外部情報に基づいて、ｋ個のビット系列からなる入力データに対応する外部情報、事後確率情報を軟出力復号する第２の軟出力復号処理と、事後確率情報を並べ替えて事前確率情報を出力する第２の並べ替え処理とを有するようにする。
【００４１】
また請求項３２の発明においては、コンピュータに所定の処理手順を実行させて、所定の符号化方法で符号化処理された符号を復号する復号方法のプログラムに適用して、この符号化方法における第２の符号化処理は、並べ替え処理によるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力し、並べ替え処理は、第２の符号化処理においてインパルス応答が無限であるような符号化が施されるビット系列と、他のビット系列とが混ざり合わないように、ｐ個のビット系列からなるデータを並べ替えて出力するようにし、所定の処理手順が、第２の符号化処理に対応して、軟入力による受信語と事前確率情報とに基づいて、ｐ個のビット系列からなるデータに対応する外部情報を軟出力復号する第１の軟出力復号処理と、第１の軟出力復号処理に縦列に連接し、並べ替え処理に対応して、ｐ個のビット系列からなるデータに対応する外部情報を並べ直して出力する第１の並べ替え処理と、第１の並べ替え処理に縦列に連接し、第１の符号化処理に対応して、第１の並べ替え処理による外部情報に基づいて、ｋ個のビット系列からなる入力データに対応する外部情報、事後確率情報を軟出力復号する第２の軟出力復号処理と、事後確率情報を並べ替えて事前確率情報を出力する第２の並べ替え処理とを有するようにする。
【００４２】
請求項１の構成によれば、符号化装置に適用して、第２の符号化手段が、並べ替え手段から出力されるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力することにより、ウォーターフォール領域が現れる領域を信号対雑音電力比の低い領域に設定することができる。また並べ替え手段が、第２の符号化手段においてインパルス応答が無限であるような符号化が施されるビット系列と、他のビット系列とが混ざり合わないように、ｐ個のビット系列からなるデータを並べ替えて出力することにより、エラーフロアの出現を抑制し得、これらにより従来に比して性能を向上することができる。
【００４３】
これにより請求項２８、２９の発明においては、従来に比して性能を向上することができる符号化方法、符号化方法のプログラムを提供することができる。また請求項３０、３１、３２の構成によれば、従来に比して性能を向上することができる復号装置、復号方法、復号方法のプログラムを提供することができる。
【００４４】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００４５】
（１）第１の実施の形態
（１−１）第１の実施の形態の構成
図２は、本発明の第１の実施の形態に係るデータ送受信システムを示すブロック図である。このデータ送受信システム１０１は、符号化装置１０２において、ＳＣＴＣＭ方式によりディジタル情報Ｄ１０１を縦列連接畳み込み符号化し、雑音を発生する無記憶通信路１０３を介して、この符号化による出力Ｄ１０２を受信側に伝送し、受信側において、この伝送された出力Ｄ１０３を復号装置１０４で復号する。
【００４６】
図１は、この符号化装置１０２の構成を示すブロック図である。この符号化装置１０２は、第１の符号化手段である外符号の畳み込み符号化器１０５によりディジタル情報Ｄ１０１を符号化率ｋ／ｐによる畳み込み演算処理した後、その出力データＤ１０５を並べ替え手段であるインターリーバ１０６によりインターリーブ処理する。また続く第２の符号化手段である内符号の畳み込み符号化器１０７により符号化率ｐ／ｎで畳み込み演算処理した後、多値変調マッピング回路１０８により８ＰＳＫ変調して出力する。これにより符号化装置１０２は、全体として符号化率ｋ／ｎにより縦列連接畳み込み演算の処理を実行してｎ系統のビット系列からなる符号化データＤ１０７を生成し、このｎ系列からなるｎビットを１つの符号化伝送シンボルにマッピングして出力するようになされている。かくするにつき、この実施の形態では、これらｋ、ｐ、ｎがそれぞれ値２、３、３に設定されるようになされている。
【００４７】
すなわちこの符号化装置１０２において、畳み込み符号化器１０５は、２系統のビット系列による入力データＤ１０１を受け、外符号の符号化処理を実行して３系統のビット系列からなる出力データＤ１０５を出力する。
【００４８】
畳み込み符号化器１０７は、インターリーバ１０６から３系統のビット系列による入力データＤ１０６を受け、内符号の符号化処理を実行して３系統のビット系列からなる出力データＤ１０５を出力する。この処理において、畳み込み符号化器１０７は、入力データＤ１０６を構成するｐ系統のビット系列のうち、少なくとも１系統については、畳み込み演算に関与させないか、又は有限長インパルス応答型（Ｆｉｎｉｔｅ　Ｉｍｐｕｌｓｅ　Ｒｅｓｐｏｎｓｅ　：以下、ＦＩＲ型と呼ぶ）の符号として用い、残りの系列については、無限長インパルス応答型（Ｉｎｆｉｎｉｔｅ　Ｉｍｐｕｌｓｅ　Ｒｅｓｐｏｎｓｅ　：以下、ＩＩＲ型と呼ぶ）の符号として再帰的組織畳み込み演算に用いるようになされている。
【００４９】
これによりこの実施の形態では、インターリーバー１０６から出力されるｐ個のビット系列からなるデータのうち、１個以上のビット系列を符号化しないか又はインパルス応答が有限であるような符号化を施して出力し、残りのビット系列からなるデータをインパルス応答が無限であるような符号化を施して出力するようになされている。
【００５０】
これにより符号化装置１０２では、１ビット当たりの信号対雑音電力比（Ｅｂ　／Ｎｏ　）とビットエラーレートとの関係により表される性能曲線において、図３５との対比により図３に示すように、従来に比して、いわゆるウォーターフォール領域が現れる領域を信号対雑音電力比（Ｅｂ　／Ｎｏ　）の低い領域に設定するようになされている。
【００５１】
なおこの図３に示す特性は、インターリーバ１０６に代えて、図３１について上述したインターリーバ４２を適用し、外符号及び内符号の符号化処理をそれぞれ次式の生成行列Ｇｏ　及びＧＩ　により符号化処理し、さらに多値変調マッピング回路１０８において、図４に示すように信号点をマッピングし、最小ユークリッド距離の総和を１２とした場合である。
【００５２】
【数１】
2004146982.tif 000003
【００５３】
【数２】
2004146982.tif 000004
【００５４】
この図３に示す性能曲線では、信号対雑音電力比（Ｅｂ　／Ｎｏ　）の低い領域からウォーターフォール現象を呈するものの、ビットエラーレート１０−３程度で特性曲線が折れ曲がり、信号対雑音電力比（Ｅｂ　／Ｎｏ　）の増大に伴ったエラーレートの低下が途中から停滞する現象（エラーフロア現象）を呈していることが判る。
【００５５】
このためこの符号化装置１０２において、インターリーバ１０６は、畳み込み符号化器１０７におけるＩＩＲ型の符号に係るビット系列と、他の系列とが混ざり合わないように、インターリーブ処理し、これによりエラーフロアの出現を抑制する。
【００５６】
なおこの図４に示すマッピングにおいては、伝送シンボル間のユークリッド距離が最小となる出力符号語間で、他の符号語間の場合に比して、ハミング距離が小さくなるようにマッピングし、これに対応して外符号において、出力符号語の最小距離が大きな符号によりデータを出力するようにしたものである。この実施の形態においては、これによっても信号対雑音電力比（Ｅｂ　／Ｎｏ　）の低い領域からウォーターフォール現象を呈するようになされている。
【００５７】
このようなエラーフローにおいては、インターリーブにより外符号の全ての重みが内符号で符号化されない確率、すなわちこの場合、外符号の最小重み“４”となる全ての重みが畳み込み符号化器１０７の畳み込み演算に関与されずにそのまま出力される確率が（１／３）４　であることにより発生するものと考えられる。因みに、従来の符号化装置においては、このように３つのビット系列により内符号の符号化処理を実行する場合、外符号の重みが集中しないことが一般に知られている。
【００５８】
これにより畳み込み符号化器１０７において、外符号の全ての重みがＦＩＲ型の符号として入力されないようにすれば、エラーフロアの出現を抑制することができると考えられる。この場合、インターリーバ１０６においては、例えばビットのデータをそれぞれ個別にインターリーブする構成、ＦＩＲ型の符号と分離してインターリーブする構成等、種々の構成を適用することができるが、一例として、入力する３つのビット系列からなるデータに対してそれぞれ個別にインターリーブする構成を採用すると、図３との対比により図５に示すように、エラーフロアの出現を抑制し得ることが確認された。なおこの図５に示す特性は、図３の特性による構成に対して、インターリーバ１０６に３つのビット系列からなる入力データをそれぞれ個別にインターリーブする構成を採用したものである。
【００５９】
この性能曲線によれば、図３５との対比により、従来に比して、信号対雑音電力比Ｅｂ　／Ｎｏ　が低い範囲からウォーターフォール現象を呈し、かつエラーフロア現象を呈することがないことにより、従来構成に対する性能の向上を確認することができる。
【００６０】
図６は、この符号化装置１０２に適用される畳み込み符号化器１０５の詳細構成を示すブロック図である。この畳み込み符号化器１０５は、排他的論理和回路１１１において、入力データＤ１０１（Ｄ１１　及びＤ１２　）の排他的論理和を得、シフトレジスタ１１２を介して、この排他的論理和回路１１１の演算結果を排他的論理和回路１１３に入力する。この排他的論理和回路１１３において、入力データＤ１０１の一方のビット系列Ｄ１１　と排他的論理和を得、シフトレジスタ１１４を介して、この排他的論理和回路１１３の演算結果を排他的論理和回路１１５に入力する。この排他的論理和回路１１５において、排他的論理和回路１１３の演算結果と、入力データＤ１０１の２つのビット系列Ｄ１１　、Ｄ１２　との間で排他的論理和を得、これによりビット系列Ｄ５３　を生成する。畳み込み符号化器１０５は、このビット系列Ｄ５３　を、入力データＤ１０１による２つのビット系列Ｄ１１　及びＤ１２　（Ｄ５１　及びＤ５２　）と共に出力し、これにより符号化率２／３の畳み込み演算を実行する。
【００６１】
この符号化装置１０２では、このようにして得られる３つのビット系列Ｄ５１　〜Ｄ５３　のうちの２つのビット系列Ｄ５１　及びＤ５２　をインターリーバ１０６を介して畳み込み符号化器１０７のＩＩＲ型の符号側に入力し、これら２つのビット系列Ｄ５１　及びＤ５２　の最小ハミング距離を２に設定するようになされ、これによっても信号対雑音電力比Ｅｂ　／Ｎｏ　が低い範囲からウォーターフォール現象を呈することができるようになされている。なおこのように、最小ハミング距離を２以上に、特に最小ハミング距離を２に設定して、ウォーターフォール現象を呈する信号対雑音電力比Ｅｂ　／Ｎｏ　を低くし得ることは、従来の構成では経験則上、知られたことであるが、この実施の形態においても、この経験則が当てはまることを確認することができた。
【００６２】
図７は、インターリーバ１０６を示すブロック図である。このインターリーバ１０６は、畳み込み符号化器１０５から出力される３系統のビット系列Ｄ５１　〜Ｄ５３　に対して、それぞれインターリーバ１０６Ａ〜１０６Ｃが設けられ、これにより各系統を個別にインターリーブし、畳み込み符号化器１０７におけるＩＩＲ型側と、残りの系列とが混ざり合わないようになされている。なおこれらインターリーバ１０６Ａ〜１０６Ｃは、置換データＲＯＭ１２１Ａ〜１２１Ｃに記録された置換位置情報が必要に応じて異なるように設定された点を除いて同一に構成されることにより、インターリーバ１０６Ａについて説明し、他のインターリーバ１０６Ｂ、１０６Ｃについては、対応する符号を付して示し、説明を省略する。なおこのように置換データＲＯＭ１２１Ａ〜１２１Ｃに記録された置換位置情報が必要に応じて異なるように設定されていることにより、このインターリーバ１０６においては、同一のビット系列による入力データが他の系列により出力されないようにして、全ての系列で、又は一部の系列で並べ替えによる順序が同一となるように、又は全ての系列で並べ替えによる順序が異なるように設定される。
【００６３】
インターリーバ１０６Ａは、畳み込み符号化器１０５の出力データＤ１０５の対応するビット系列Ｄ５１　を入力データ保持メモリ１２２Ａに一時保持して続くデータ置換回路１２３Ａに入力する。データ置換回路１２３Ａは、置換データＲＯＭ１２１Ａに記録されたデータの置換位置情報に基づいて、入力データ保持メモリ１２２Ａからの出力データの順序を並び替えて出力し、続く出力データ保持メモリ１２４Ａは、このデータ置換回路１２３Ａの出力データを一時保持して出力する。なおこれら入力データ保持メモリ１２２Ａからデータ置換回路１２３Ａへのデータ転送、データ置換回路１２３Ａにおけるデータの並べ替え、データ置換回路１２３Ａから出力データ保持メモリ１２４Ａへのデータ転送においては、所定のデータ量単位で実行されるようになされている。
【００６４】
図８は、畳み込み符号化器１０７を示すブロック図である。この畳み込み符号化器１０５は、インターリーバ１０６の出力データＤ１０６を構成する３系統のビット系列Ｄ６１　〜Ｄ６３　のうち、ＩＩＲ型側に割り当てた２系統ビット系列Ｄ６２　〜Ｄ６３　を排他的論理和回路１３１に入力し、ここでシフトレジスタ１３２の出力データとの間で排他的論理和を得、この排他的論理和をシフトレジスタ１３２に帰還する。畳み込み符号化器１０７は、３系統のビット系列Ｄ６１　〜Ｄ６３　のうちのＩＩＲ型側に割り当てていない１系統のビット系列Ｄ６１　（Ｄ７１　）、ＩＩＲ型側に割り当てた２系統ビット系列Ｄ６２　〜Ｄ６３　のうちの１系統Ｄ６２　（Ｄ７２　）、排他的論理和によるビット系列Ｄ７３　を続く多値変調マッピング回路１０８に出力する。これにより畳み込み符号化器１０７は、１系統のビット系列Ｄ６１　については、何ら処理しないで出力するのに対し、他の２系統についてはＩＩＲ型の符号により出力して、符号化率３／３による畳み込み演算処理を実行するようになされている。
【００６５】
多値変調マッピング回路１０８は、畳み込み符号化器１０７から出力される符号化データＤ１０７を例えば８ＰＳＫ変調方式の伝送シンボルにマッピングする。このとき多値変調マッピング回路１０８は、畳み込み符号化器１０７から出力された３ビットの符号化データＤ７１　〜Ｄ７３　を１つの伝送シンボルとしてマッピングし、１つの符号化伝送シンボルＤ５を生成する。
【００６６】
これらによりこの符号化装置１０２は、インターリーバ１０６と内符号に係る畳み込み符号化器１０７における上述した条件を満たし、全体として符号化率２／３により入力データＤ１０１を符号化処理し、その処理結果によるデータＤ１０７をノイズの発生する無記憶通信路１０３を介して受信装置側に伝送するようになされている。
【００６７】
多値変調マッピング回路１０８は、これらの処理において、ｎ個のビット系列からなるデータの１時刻の出力ｎビットを、２ｎ　値変調方式である８ＰＳＫ変調方式の１伝送シンボルにマッピングするようになされ、これによってもエラーレートを向上するようになされている。
【００６８】
図９は、この受信装置側における復号装置１０４を示すブロック図である。この復号装置１０４は、デインターリーバ１４１、インターリーバ１４２を介して、それぞれ内符号及び外符号を復号する軟出力復号回路１４３及び１４５を接続して構成される。復号装置１０４は、内符号を復号する軟出力復号回路１４３に無記憶通信路１０３からのデータＤ１０３を、８ＰＳＫ変調に係るＩ軸出力、Ｑ軸出力の軟人力（ｓｏｆｔ−ｉｎｐｕｔ）により入力する。
【００６９】
軟出力復号回路１４３は、符号化装置１０２の畳み込み符号化器１０７に対応する構成であり、図１０に示すように、ＭＡＰ復号器１４６によりＢＣＪＲアルゴリズムに基づく最大事後確率（Ｍａｘｉｍｕｍ　Ａ　Ｐｏｓｔｅｒｉｏｒｉ　ｐｒｏｂａｂｉｌｉｔｙ）復号を行い、復号結果を減算器１４７〜１４９により処理する。すなわちＭＡＰ復号器１４６は、軟入力である受信語Ｄ１０３を入力する共に、畳み込み符号化器１０７の入力データＤ１０６に対応する３系統の事前確率情報（ａ　ｐｒｉｏｒｉ　ｐｒｏｂａｂｉｌｉｔｙｉｎｆｏｒｍａｔｉｏｎ）　Ｄ１１０（Ｄ１０１　〜Ｄ１０３　）をインターリーバ１４２から入力し、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号により、事前確率情報Ｄ１１０に対応する事後確率情報Ｄ１１１を生成する。軟出力復号回路１４３は、それぞれ減算器１４７〜１４９によりこの事後確率情報Ｄ１１１と対応する事前確率情報Ｄ１１０との差分値Ｄ１１２（Ｄ１２１　〜Ｄ１２３　）を計算する。軟出力復号回路１４３は、受信語Ｄ１０３による情報ビットに対する外部情報（ｅｘｔｒｉｎｓｉｃ　ｉｎｆｏｒｍａｔｉｏｎ　）として、この差分値Ｄ１１２（Ｄ１２１　〜Ｄ１２３　）を続くデインターリーバ１４１に出力する。
【００７０】
具体的に、情報ビットをｕ、符号ビットをｃ、受信語Ｄ１０３をｙとすると、軟出力復号回路１４３においては、ＭＡＰ復号器１４６に、次式により表される事前確率情報Ｄ１１０（Ｌ（ｕ））が入力される。ここでＰ（ｕ＝１）は、情報ビットｕが１の確率であり、Ｐ（ｕ＝０）は、情報ビットｕが１の確率である。
これによりＭＡＰ復号器１４６には、自然対数で表される符号の拘束条件がない事前確率情報Ｄ１１０（Ｌ（ｕ））が受信語Ｄ１０３と共に入力されるようになされている。
【００７１】
【数３】
2004146982.tif 000005
【００７２】
ＭＡＰ復号器１４６は、この事前確率情報Ｄ１１０（Ｌ（ｕ））、受信語Ｄ１０３により、次式で表される事後確率情報Ｄ１１１（Ｌ＊　（ｕ））を生成する。
なおここでＰ（ｕ＝１｜ｙ）は、受信語Ｄ１０３（ｙ）を受信した際に情報ビットｕが“１”である確率であり、Ｐ（ｕ＝０｜ｙ）は、受信語Ｄ１０３（ｙ）を受信した際に情報ビットｕが“０”である確率である。
【００７３】
【数４】
2004146982.tif 000006
【００７４】
これにより軟出力復号回路１４３は、次式により示すように、自然対数で表される符号の拘束条件に基づく事後確率情報Ｄ１１１（Ｌ＊　（ｕ））を生成する。
なおこの事後確率情報Ｄ１１１（Ｌ＊　（ｕ））は、対数尤度比（ｌｏｎｇ　ｌｉｋｅｌｉｈｏｏｄ　ｒａｔｉｏ　）とも呼ばれ、受信語Ｄ１０３（ｙ）を受信した際の情報ビットｕの尤度を示すものである。これにより軟出力復号回路１４３は、減算器１４７〜１４９による差分値の算出により、次式により表される外部情報Ｄ１１２（Ｌｅ　（ｕ））をデインターリーバ１４１に出力する。
【００７５】
【数５】
2004146982.tif 000007
【００７６】
デインターリーバ１４１は、符号化装置１０２のインターリーバ１０６に対応する構成であり、インターリーバ１０６の入出力特性とは逆の入出力特性により、軟出力による外部情報Ｄ１１２をデインターリーブし、これにより符号化装置１０２におけるインターリーバ１０６の入力データＤ１０５に対応する外部情報Ｄ１１３を軟出力により出力する。
【００７７】
軟出力複号回路１４５は、符号化装置１０２の畳み込み符号化器１０５に対応する構成である。軟出力複号回路１４５は、図１１に示すように、デインターリーバ１４１から出力される軟入力による事前確率情報Ｄ１１３をＭＰＡ復号器１５１に入力する。ＭＰＡ復号器１５１は、２つの軟値の系列からなる値０の情報ビットに対する事前確率値報Ｄ１１４（Ｄ１４１　、Ｄ１４２　）が入力されるようになされ、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号により、値０の情報ビットに対する事後確率情報Ｄ１１５（Ｄ１５１　〜Ｄ１５２　）、事前確率情報Ｄ１１３（Ｄ１３１　〜Ｄ１３３　）に対応する事後確率情報Ｄ１１６（Ｄ１６１　〜Ｄ１６３　）を生成する。
【００７８】
軟出力複号回路１４５は、事前確率情報Ｄ１１３（Ｄ１３１　〜Ｄ１３３　）に対応する事後確率情報Ｄ１１６（Ｄ１６１　〜Ｄ１６３　）をそれぞれ減算器１５２〜１５３に入力し、ここでそれぞれ対応する事前確率情報Ｄ１１３（Ｄ１３１　〜Ｄ１３３　）との間で差分値を計算する。これにより軟出力複号回路１４５は、事前確率情報Ｄ１１３（Ｄ１３１　〜Ｄ１３３　）に対応する軟値の系列による外部情報Ｄ１１７（Ｄ１７１　〜Ｄ１７３　）を得、インターリーバ１４２に出力する。
【００７９】
インターリーバ１４２は（図９）、符号化装置１０２のインターリーバ１０６と同一に、軟出力復号回路１４５から出力された軟入力による外部情報Ｄ１１７をインターリーブし、これにより事前確率情報Ｄ１１０を生成して軟出力複号回路１４３に出力する。
【００８０】
また軟出力複号回路１４５は、値０の情報ビットに対する事後確率情報Ｄ１１５（Ｄ１５１　〜Ｄ１５２　）を減算器１５５、１５６に入力し、ここで対応する事前確率値報Ｄ１１４（Ｄ１４１　、Ｄ１４２　）との間で減算値を得、これにより２つの軟値の系列による外部情報Ｄ１１７（Ｄ１７１　、Ｄ１７２　）を出力する。
【００８１】
具体的に、情報ビットをｕ、符号ビットをｃとすると、軟出力復号回路１４５においては、ＭＡＰ復号器１５１に、次式により表される事前確率情報Ｄ１１４（Ｌ（ｕ））、Ｄ１１３（Ｌ（ｃ））が入力される。ここでＰ（ｕ＝１）は、情報ビットｕが１の確率であり、Ｐ（ｕ＝０）は、情報ビットｕが１の確率である。またＰ（ｃ＝１）は、符号ビットｕが１の確率であり、Ｐ（ｃ＝０）は、符号ビットｕが１の確率である。
【００８２】
【数６】
2004146982.tif 000008
【００８３】
【数７】
2004146982.tif 000009
【００８４】
これによりＭＡＰ復号器１５１には、自然対数で表される符号の拘束条件に基づく事前確率情報Ｄ１１４（Ｌ（ｕ））、同様に自然対数で表される符号の拘束条件に基づく事前確率情報Ｄ１１３（Ｌ（ｃ））が入力されるようになされている。なお（６）式及び（７）式においては、右辺における符号の拘束条件の記載を省略する。また事前確率情報Ｄ１４１　（Ｌ（ｕ））は、“０”であるが、これは、情報ビットｕが“０”であるか“１”であるかの確率が１／２であることを示すことに他ならない。
【００８５】
ＭＡＰ復号器１５１は、これらの事前確率情報Ｄ１１４（Ｌ（ｕ））、Ｄ１１３（Ｌ（ｃ））により、次式で表される事後確率情報Ｄ１１５（Ｌ＊　（ｕ））、Ｄ１１６（Ｌ＊　（ｃ））を生成する。
【００８６】
【数８】
2004146982.tif 000010
【００８７】
【数９】
2004146982.tif 000011
【００８８】
これにより軟出力復号回路１４５は、自然対数で表される符号の拘束条件に基づく事後確率情報Ｄ１１５（Ｌ＊　（ｕ））、Ｄ１１６（Ｌ＊　（ｃ））を生成する。なお事後確率情報Ｄ１１５（Ｌ＊　（ｕ））、Ｄ１１６（Ｌ＊　（ｃ））は、対数尤度比とも呼ばれ、それぞれ情報ビットｕ、符号ビットｃの尤度を示すものである。なお（８）式及び（９）式においては、右辺における符号の拘束条件の記載を省略する。
【００８９】
これにより軟出力復号回路１４５は、減算器１５２〜１５９による差分値の算出により、次式により表される外部情報Ｄ１１８（Ｌｅ　（ｕ））、Ｄ１１６（Ｌ（ｃ））をそれぞれ計算してインターリーバ１４２、２値化回路１６１（図９）に出力する。
【００９０】
【数１０】
2004146982.tif 000012
【００９１】
【数１１】
2004146982.tif 000013
【００９２】
なお、情報ビットｃに対する事前確率情報Ｄ１１４が“０”であることから、軟出力復号回路１４５においては、減算器１５５、１５６を省略することもできる。
【００９３】
これらの構成により復号装置１０４は、受信語Ｄ１０３を受信すると、軟出力復号回路１４３〜軟出力復号回路１４５の復号動作を所定の回数（例えば数回〜数十回）だけ繰り返し、その結果得られた軟出力の外部情報Ｄ１１８を２値化回路１６１で処理するようになされている。すなわち２値化回路１６１は、軟出力復号回路１４５から出力される軟出力の外部情報Ｄ１１８を２値化し、硬出力の復号データＤ１０４を出力する。これらにより復号装置１０４では、符号化装置１０２の畳み込み符号化器１０５、１０７にそれぞれに対応する軟出力復号回路１４３、１４５で受信語を繰り返し処理し、復号複雑度が高い符号を複雑度の小さい要素に分解して処理し、軟出力復号回路１４３、１４５間の相互作用により特性を逐次的に向上させるようになされている。
【００９４】
（１−２）第１の実施の形態の動作
以上の構成において、このデータ送受信システム１０１において（図２）、伝送に供するデータＤ１０２は、送信側の符号化装置１０２において、符号化処理された後、８ＰＳＫ変調されて送信されて無記憶通信路１０３に送出され、受信側において、復号装置１０４により復号される。
【００９５】
このときこのデータＤ１０２は、符号化装置１０２において（図１）、第１の符号化手段である外符号の畳み込み符号化器１０５で符号化率２／３により符号化処理された後、続くインターリーバ１０６において並べ替えられ、続く第２の符号化手段である内符号の畳み込み符号化器１０７で符号化率３／３により符号化処理され、多値変調マッピング回路１０８により伝送シンボルにマッピングされて出力される。
【００９６】
このデータ送受信システム１０１では、この第２の符号化処理において、３つの系列ビットのうちの２つの系列ビットが無限インパルス応答により出力され、残る１つの系列が有限インパルス応答により又は符号化しないで出力されることにより、図３５との対比により図３に示すように、いわゆるウォーターフォール領域の現れる領域が従来に比して信号対雑音電力比（Ｅｂ　／Ｎｏ　）の低い領域に設定され、これによりその分、従来に比して性能が向上される。
【００９７】
またこのようにして無限インパルス応答による系列と、他の系列とが混在しないように、インターリーバ１０６によりスクランブル処理されることにより、このように第２の符号化処理を設定して、図３との対比により図５に示すように、信号対雑音電力比（Ｅｂ　／Ｎｏ　）の増大に伴ったエラーレートの低下が途中から停滞する現象（エラーフロア現象）の発生が抑圧され、これにより一段と性能を向上することができる。
【００９８】
すなわち図１２は、このデータ送受信システム１０１による性能曲線を示す特性曲線図である。この図１２において、符号Ｌ１により図２５による従来構成に係るシステムの特性を示し、符号Ｌ２によりこの実施の形態に係る特性を示す。
なおこの図１２に示す特性においては、外符号及び内符号の符号化として、次式で示される生成行列Ｇｏ　及びＧＩ　を用いて符号化したものである。また多値変調マッピングにおいては、図１３に示すように信号点をマッピングした場合である。
【００９９】
【数１２】
2004146982.tif 000014
【数１３】
2004146982.tif 000015
【０１００】
この図１２から、生成行列Ｇｏ　及びＧＩ　が異なる場合でも、性能の改善を見て取ることができる。なお、インターリーバ１０６における並べ替えの範囲を大きくすると、その分、性能曲線において、ウォーターフォール領域における傾きを大きくし、エラーフロアを下げるとができる。
【０１０１】
なおこのマッピングにおいては、伝送シンボル間のユークリッド距離が最小となるｎ個のビット系列からなるデータの出力符号語間で、他の符号語間の場合に比して、ハミング距離が大きくなるようにマッピングした場合であり、これに対応して第１の符号化手段が、出力符号語の最小距離が小さな符号により、ｐ個のビット系列からなるデータを出力する場合であり、このようにしても図４について上述した場合と同様に、信号対雑音電力比（Ｅｂ　／Ｎｏ　）の低い領域からウォーターフォール現象を呈することができる。
【０１０２】
またこの実施の形態においては、このようにインターリーブ処理、内符号の符号化処理を実行するようにして、符号化率ｋ／（ｋ＋１）（ｋは任意の自然数）及び１によりそれぞれ外符号及び内符号の符号化処理を実行することにより、簡易な構成で、全体の符号化率をｋ／（ｋ＋１）という高い値に保つことができる。
【０１０３】
これに対して復号装置１０４側においては、軟出力復号回路１４３、１４５を連接して備え、符号化装置１０２の処理に対応して伝送されたデータＤ１０３がこれら軟出力復号回路１４３、１４５により処理されて復号され、これにより従来構成と同程度の回路規模構成ながらも、高い性能を発揮することができる。
【０１０４】
このような基本構成に基づいて、符号化装置１０２において、順次入力される入力データＤ１０１は、外符号の畳み込み符号化器１０５（図６）において、符号化処理され、このとき無限インパルス応答側に供給する出力データについては、最小ハミング距離２により符号化処理され、これにより２ビット系列による入力データＤ１０１の処理において、全体として最も効率良く符号化してエラーレートの劣化を充分に抑圧するようになされている。なおこれらを最小ハミング距離２以上により符号化処理して、エラーレートの劣化を充分に抑圧することができる。
【０１０５】
またこのようなそれぞれ符号化率ｋ／ｐ及びｐ／ｎの符号化において、無限インパルス応答側にｋ個以上のビット系列を供給することにより、特にこの実施の形態においては、ｐ／ｎ＝３／３（＝１）に設定して、無限インパルス応答側にｋ個のビット系列を供給することにより、全体としての符号化率の増大を充分に抑圧して、充分にエラーレートを改善することができる。
【０１０６】
また続くインターリーバ１０６における並べ替えにおいて（図７）、それぞれ１個のビット系列を並べ替えする複数の回路ブロック（インターリーバ１０６Ａ〜１０６Ｂ）により並べ替えられ、これにより同一入力ビット系列に属するデータが同一出力ビット系列に属するようにして、無限インパルス応答によるビット系列と、他のビット系列とが混ざり合わないように、ｐ個のビット系列からなるデータが並べ替えられて符号化器１０７に出力される。
【０１０７】
これによりこの符号化装置１０２では、伝送に供するデータの特徴等に応じて、それぞれインターリーバ１０６Ａ〜１０６Ｂにおける並べ替えの順序を設定する置換データＲＯＭ１２１Ａ〜１２１Ｃの内容を自由に変更してシステムの構成を柔軟に変更することができる。すなわち同一入力ビット系列に属するデータが同一出力ビット系列に属するように設定して、各系列で順序が異なるように、又は全ての系列で順序が同じであるように、又は一部の系列で順序が同じであるように、又は各系列で順序がランダムであるように、並べ替えて、システムを適切に構築することができる。
【０１０８】
また続く内符号の畳み込み符号化器１０７において（図８）、２個のビット系列が無限インパルス応答により、他のビット系列である１個のビット系列が何ら符号化処理されないで出力され、多値変調マッピング回路１０８により伝送シンボルにマッピングされて出力される。
【０１０９】
これらの処理において、この実施の形態では、伝送シンボル間のユークリッド距離が最小となる出力符号語間で、他の符号語間の場合に比して、ハミング距離が小さくなるようにマッピングし、これに対応して外符号において、出力符号語の最小距離が大きな符号によりデータを出力するようになれ、又は伝送シンボル間のユークリッド距離が最小となるｎ個のビット系列からなるデータの出力符号語間で、他の符号語間の場合に比して、ハミング距離が大きくなるようにマッピングし、これに対応して外符号において、出力符号語の最小距離が小さな符号によりデータを出力するようになされ、これによっても信号対雑音電力比（Ｅｂ　／Ｎｏ　）の低い領域にウォーターフォール現象の領域を移して性能を向上することができる。
【０１１０】
（１−３）第１の実施の形態の効果
以上の構成によれば、内符号である第２の符号化処理においては、符号化しないか又はインパルス応答が有限であるような符号化による系列と、インパルス応答が無限であるような符号化による系列とにより出力し、第２の符号化処理の前の並べ替えにおいては、これらの系列が混ざり合わないようにすることにより、従来に比して性能を向上することができるＳＣＣＣ方式による符号化装置、符号化方法を得ることができる。
【０１１１】
またこのようにして得られるｎ個のビット系列からなるデータを伝送シンボルにマッピングすることにより、従来に比して性能を向上することができるＳＣＴＣＭ方式による符号化装置、符号化方法を得ることができる。
【０１１２】
またこのような符号化方法に対応して軟出力復号回路、デインターリーバ、インターリーバを用いて復号することにより、従来に比して性能を向上することができる復号装置、復号方法を得ることができる。
【０１１３】
また第２の符号化手段の無限インパルス応答側に供給するビット系列を最小ハミング距離２以上により出力することにより、また第２の符号化手段の無限インパルス応答側に供給するビット系列を最小ハミング距離２により出力することにより、全体として最も効率良く符号化してエラーレートの劣化を充分に抑圧することができる。
【０１１４】
（２）第２の実施の形態
図１４は、本発明の第２の実施の形態に係るデータ送受信システムに適用される符号化装置を示すブロック図である。このデータ送受信システムは、この符号化装置２０２において、ＳＣＣＣ方式によりディジタル情報Ｄ２０１を縦列連接畳み込み符号化し、雑音を発生する無記憶通信路を介して、この符号化による出力Ｄ２０４を受信側に伝送し、受信側において、この伝送された出力を復号装置で復号する。
【０１１５】
この符号化装置２０２は、第１の符号化手段である外符号の畳み込み符号化器２０５によりディジタル情報Ｄ１０１を符号化率ｋ／ｐによる畳み込み演算処理した後、その出力データＤ２０５をインターリーバ２０６によりインターリーブ処理し、続く第２の符号化手段である内符号の畳み込み符号化器２０７により符号化率ｐ／ｎにより畳み込み演算処理し、無記憶通信路に出力する。これにより符号化装置２０２は、全体として符号化率ｋ／ｎにより縦列連接畳み込み演算の処理を実行してｎ系統のビット系列からなる符号化データを生成し、この実施の形態では、これらｋ、ｐ、ｎがそれぞれ値１、２、２に設定されるようになされている。
【０１１６】
これらの処理において、この符号化装置２０２は、内符号の畳み込み符号化器２０７について、入力データＤ２０６を構成するｐ系統のビット系列のうち、少なくとも１系統については、畳み込み演算に関与させないか、又はＦＩＲ型の符号として用い、残りの系列については、ＩＩＲ型の符号として再帰的組織畳み込み演算に用いるようになされている。
【０１１７】
これにより符号化装置２０２でも、１ビット当たりの信号対雑音電力比（Ｅｂ　／Ｎｏ　）とビットエラーレートとの関係により表される性能曲線において、図１５に示すように、従来に比して、いわゆるウォーターフォール領域が現れる領域を信号対雑音電力比（Ｅｂ　／Ｎｏ　）の低い領域に設定するようになされている。
【０１１８】
なおこの図１５に示す特性は、インターリーバ２０６に代えて、図６について上述したインターリーバ６を適用し、外符号及び内符号の符号化処理をそれぞれ次式の生成行列Ｇｏ　及びＧＩ　により符号化処理した場合である。
【０１１９】
【数１４】
2004146982.tif 000016
【０１２０】
【数１５】
2004146982.tif 000017
【０１２１】
この図１５に示す性能曲線でも、信号対雑音電力比（Ｅｂ　／Ｎｏ　）の低い領域からウォーターフォール現象を呈するものの、ビットエラーレート１０−３程度で特性曲線が折れ曲がり、エラーフロア現象を呈していることが判る。
【０１２２】
このためこの符号化装置２０２において、インターリーバ２０６は、畳み込み符号化器２０７におけるＩＩＲ型の符号に係るビット系列と、他の系列とが混ざり合わないように、インターリーブ処理し、これによりエラーフロアの出現を抑制する。
【０１２３】
なおこの実施の形態では、エラーフロアにおいては、インターリーブにより外符号の全ての重みが内符号で符号化されない確率、すなわちこの場合、外符号の最小重み“５”となる全ての重みが畳み込み符号化器２０７の畳み込み演算に関与されずにそのまま出力される確率が（１／３）５　であることにより発生するものと考えられる。
【０１２４】
これによりこの場合も畳み込み符号化器２０７において、外符号の全ての重みがＦＩＲ型の符号として入力されないようにすれば、エラーフロアの出現を抑制することができると考えられる。この場合、インターリーバ２０６においては、例えばビットのデータをそれぞれ個別にインターリーブする構成、ＦＩＲ型の符号と分離してインターリーブする構成等、種々の構成を適用することができるが、入力する２つのビット系列からなるデータに対してそれぞれ個別にインターリーブする構成を採用すると、図１５との対比により図１６に示すように、エラーフロアの出現を抑制し得ることが確認された。
【０１２５】
この性能曲線によれば、従来に比して、信号対雑音電力比Ｅｂ　／Ｎｏ　が低い範囲からウォーターフォール現象を呈し、かつ高いビットエラーレートでもエラーフロア現象を呈することがないことにより、従来構成に対する性能の向上を確認することができる。
【０１２６】
具体的にこの符号化装置２０２において、外符号の畳み込み符号化器２０５は、図２７について上述した畳み込み符号化器５を適用することができる。またインターリーバ２０６においては、図７について上述した構成と同様に、各系統にそれぞれインターリーバを割り当てて構成することができる。
【０１２７】
これに対して内符号の畳み込み符号化器２０７においては、図１７に示すように構成される。すなわちこの畳み込み符号化器２０７は、入力データＤ２０６の１系統Ｄ２６２　を排他的論理和回路２１１、シフトレジスタ２１２、２１３の直列回路に入力し、シフトレジスタ２１２、２１３の出力データを排他的論理和回路２１４により演算して排他的論理和回路２１１に入力する。この畳み込み符号化器２０７は、入力データＤ２０６の他の系統Ｄ２６１　と、排他的論理和回路２１１の出力データとを出力するように構成され、これにより入力データＤ２０６を符号化率２／２により畳み込み演算し、２つのビット系列による出力データＤ２０７を出力するようになされている。
【０１２８】
これにより畳み込み符号化器２０７においては、１系統のビット列にＤ２６１　については、畳み込み符号化に関与させずにそのまま出力すると共に、残りのビット系列Ｄ２６２　については、ＦＩＲ型の符号として再帰的組織畳み込み演算に用いるようになされている。
【０１２９】
これに対して復号装置においては、これら符号化装置２０２側における畳み込み符号化器、インターリーバの構成に対応して、軟出力復号回路３３、デインターリーバ３１、軟出力復号回路３４、インターリーバ３２が構成される点を除いて、図３０について上述した復号装置４Ａと同一に構成される。
【０１３０】
図１８は、この実施の形態に係るデータ送受信システムによる性能曲線を示す特性曲線図である。この図１８において、符号Ｌ１により図２５による従来構成に係るシステムの特性を示し、符号Ｌ２によりこの実施の形態に係る特性を示す。なおこの図１８に示す特性においては、外符号及び内符号の符号化として、（１４）式及び（１５）式で示される生成行列Ｇｏ　及びＧＩ　で与えられる符号化を行ったものである。この実施の形態によれば、この図１８から性能の改善を見て取ることができる。
【０１３１】
第２の実施の形態によれば、それぞれ外符号及び内符号で符号化率１／２及び２／２により符号化する場合でも、第１の実施の形態と同様の効果を得ることができる。
【０１３２】
（３）他の実施の形態
なお上述の実施の形態においては、内符号の畳み込み符号化器において、何ら符号化処理しない場合について述べたが、本発明はこれに限らず、これに代えてインパルス応答が有限であるような符号化を施すようにしてもよい。なおこのような畳み込み符号化器の例としては、図８について上述した畳み込み符号化器１０７に代えて例えば図１９、図２０に示す畳み込み符号化器２５７、２８７等を適用することができる。
【０１３３】
すなわち図１９に示す畳み込み符号化器２５７は、イクスクルーシブオア回路２５８、シフトレジスタ２５９、イクスクルーシブオア回路２６０の直列回路に、第１のビット系列Ｄ３１を入力する。畳み込み符号化器２５７は、最後段のイクスクルーシブオア回路２６０で、シフトレジスタ２６０の出力データ、第１〜第３のビット系列Ｄ３１〜Ｄ３３の排他的論理和を得、この排他的論理和を先頭のイクスクルーシブオア回路２５８に帰還して第１のビット系列Ｄ３１との間で排他的論理和を演算する。この畳み込み符号化器２５７は、第１のビット系列Ｄ３１、第２のビット系列Ｄ３２、最後段のイクスクルーシブオア回路２６０の出力を符号化結果として出力する。
【０１３４】
これに対して図２０に示す畳み込み符号化器２８７は、シフトレジスタ２８８、イクスクルーシブオア回路２８９の直列回路に第１のビット系列Ｄ３１を入力し、イクスクルーシブオア回路２８９において、シフトレジスタ２８８の入力データとシフトレジスタ２８８の出力データとにより排他的論理和を演算する。また第２及び第３のビット系列Ｄ３２及びＤ３３をイクスクルーシブオア回路２９０に入力し、このイクスクルーシブオア回路２９０の出力データをシフトレジスタ２９１を介してイクスクルーシブオア回路２９０に帰還する。畳み込み符号化器２８７は、この帰還によるシフトレジスタ２９１の出力データ、第２及び第３のビット系列Ｄ３２及びＤ３３によりイクスクルーシブオア回路２９０で排他的論理和を演算する。畳み込み符号化器２８７は、イクスクルーシブオア回路２８９の出力データ、第２のビット系列Ｄ３２、イクスクルーシブオア回路２９０の出力データを符号化結果として出力する。
【０１３５】
このようにインパルス応答が有限であるような符号化を施すようにしても、上述の実施の形態と同様の効果を得ることができる。
【０１３６】
また上述の実施の形態においては、各ビット系列にそれぞれインターリーバを設ける場合について述べたが、本発明はこれに限らず、１つのインターリーバにより複数系統を纏めて処理するようにしてもよい。
【０１３７】
すなわち図２１に示すインターリーバ３０６においては、１系統を処理するインターリーバ３０６Ａと２系統を処理するインターリーバ３０６Ｂとにより、３系統のビット系列Ｄ５１　〜Ｄ５３　を並べ替えてビット系列Ｄ６１　〜Ｄ６３　を出力する。ここでインターリーバ３０６Ａにおいては、ビット系列Ｄ５１　を入力データ保持メモリ３１１Ａに一時保持してデータ置換回路３１３Ａに出力し、データ置換回路３１３Ａにおいては、置換データＲＯＭ３１２Ａに保持された置換位置情報に基づいて入力されたデータを並べ替えて出力し、出力データ保持メモリ３１４Ａは、このデータ置換回路３１３Ａの出力データを一時保持して出力する。
これに対してインターリーバ３０６Ｂにおいては、ビット系列Ｄ５１　及びＤ５２　を入力データ保持メモリ３１１Ａに一時保持してデータ置換回路３１３Ｂに出力し、データ置換回路３１３Ｂにおいては、置換データＲＯＭ３１２Ｂに保持された置換位置情報に基づいて入力されたデータを並べ替えて出力し、出力データ保持メモリ３１４Ｂは、このデータ置換回路３１３Ｂの出力データを一時保持して出力する。
【０１３８】
このように構成すれば、インターリーバ３０６Ｂ側において２系統のビット系列を同じように並べ替えして、置換データＲＯＭ３１２Ｂを２系統で共通化し得ることにより、その分、構成を簡略化することができる。
【０１３９】
また図２２に示すように、入力データ保持メモリ４１１、置換データＲＯＭ４１２、データ置換回路４１３、出力データ保持メモリ４１４を１系統の回路ブロックにより構成してもよい。なおこの場合、それぞれ入力データ保持メモリ４１１、データ置換回路４１３、出力データ保持メモリ４１４の領域をビット系列毎に区分して各ビット系列を処理してもよく、また図２３に示すように、連続する領域を各ビット系列に順次循環的に割り当てて処理するようにしてもよい。なおこの図２３においては、それぞれ各ビット系列を符号ａ、ｂ、ｃにより示したものであり、このように連続する領域を各ビット系列に順次循環的に割り当てて処理する場合には、（Ａ）及び（Ｂ）によりデータ置換回路４１３における並べ替えの前後を示すように、対応する系列間で並べ替えるように、アドレス制御することが必要になる。
【０１４０】
なおこのようなインターリーブの処理においては、いわゆるＳ−ランダム置換の概念に基づいてインターリーブを行うようにしてもよい。すなわち置換データＲＯＭの記録に基づいて、１つのビットを並び替えた際に、過去Ｓビットの置換先の位置番号が±Ｓ以内に存在する場合、この並び替えたビットに対して改めて並べ替え先を設定し直すようにし、これにより各ビット間の距離を確保するようにしてもよい。このようにすれば、その分、バースト状のノイズに対する耐性を向上することができる。なおこのような処理においては、無限インパルス応答の系列についてのみに実行してもよい。
【０１４１】
またデータ間で、入力順に比して出力順が遠ざかるように、データを並べ替えて出力するようにしてもよく、このようにしてもバースト状のノイズに対する耐性を向上することができる。
【０１４２】
また上述の実施の形態においては、全てのビット系列を並び替える場合について述べたが、本発明はこれに限らず、有限インパルス応答の系列については、単にタイミング合わせ用の遅延回路だけを配置し、並べ替えを省略するようにしてもよい。
【０１４３】
また上述の実施の形態においては、外符号の畳み込み符号化器を２段のシフトレジスタにより構成する場合について述べたが、本発明はこれに限らず、シフトレジスタの段数は、例えば１段であってもよく、また３段以上により外符号の畳み込み符号化器を構成してもよい。
【０１４４】
また上述の実施の形態においては、内符号の畳み込み符号化器を１段のシフトレジスタにより構成する場合について述べたが、本発明はこれに限らず、２段以上により構成してもよい。
【０１４５】
また信号点の配置にあっても、上述の実施の形態以外の、種々の配置を広く適用することができる。
【０１４６】
また上述の第１の実施の形態においては、外符号及び内符号において、それぞれ符号化率ｋ／ｐ＝２／３及びｐ／ｎ＝３／３（＝１）により符号化する場合について述べたが、本発明はこれに限らず、外符号及び内符号の符号化率をそれぞれｋ／ｐ（ｋ＜ｐ）及びｐ／ｎ（ｐ≧ｎ）に設定する場合のように、必要に応じて外符号及び内符号の符号化率を種々に設定することができる。なおｋ／ｐが未満の場合であって、特にｐ＝ｋ＋１の場合にあっては、全体としての符号化率の増大を充分に抑圧して、充分にエラーレートを改善することができる。またａを２以上の整数に、ｋをａの倍数に設定して、ｐ＝（ｋ＋ａ）とし、これにより外符号の符号化率をｋ／ｐ＝ａｋ１　／（ｋ１　＋１）に設定して処理するようにしてもよい。
【０１４７】
また上述の実施の形態においては、無限インパルス応答については最小ハミング距離２により外符号の畳み込み符号化器から出力する場合について述べたが、本発明はこれに限らず、２以上であれば、例えば３、４でも構わない。
【０１４８】
なお無限長インパルス応答の系列をｋ個以上とすれば、このように最小ハミング距離２以上により出力する条件を満足することができる。また符号化率がｋ／ｋで最小出力ハミング距離が２のカタストロフィックな符号のｋ個の出力ビット系列と、この符号生成に供する入力データのｋ個のビット系列うちのｐ−ｋ個のビット系列とにより、これらｐ個のビット系列からなるデータを形成するようにしても、最小ハミング距離２以上により出力する条件を満足することができる。
また無限インパルス応答側に符号化率１のカタストロフィックな符号を用いるようにしてもこのような条件を満足することができ、また並べ替え手段を介して第２の符号化手段に供給する無限インパルス応答では無い側のビット系列が１ビット異なる場合に、並べ替え手段を介して第２の符号化手段に供給する無限インパルス応答側のビット系列が一定数以上異なるものが無いように符号化する場合にも、このような条件を満足することができる。
【０１４９】
また上述の実施の形態においては、内符号とマッピングには最小ユークリッド距離となる入力距離総和が“１４”となるものを用いた場合について述べたが、本発明はこれに限らず、この値がより小さい符号と最小距離の大きい外符号を組合せてもよく、またこの値がより大きい符号と最小距離の小さい外符号を組合せてもよい。
【０１５０】
また上述の実施の形態においては、多値変換して８ＰＳＫ変調方式を適用する場合について述べたが、本発明はこれに限らず、１６ＱＡＭ、６４ＱＡＭ等、直交幅変調方式を含む他の種々の多値変調方式を広く適用することができる。
【０１５１】
また上述の実施の形態においては、復号装置の軟出力復号回路にＢＣＪＲアルゴリズムに基づくＭＡＰ復号を適用する場合について述べたが、本発明はこれに限らず、例えばいわゆるＳＯＶＡ（Ｓｏｆｔ　Ｏｕｔｐｕｔ　Ｖｉｔｅｒｂｉ　Ａｌｇｏｒｉｔｈｍ　）による復号を適用する場合等、種々の軟出力複号の手法を広く適用することができる。
【０１５２】
また上述の実施の形態においては、送信装置及び受信装置間でデータを送受する場合について述べたが、本発明はこれに限らず、例えばフロッピーディスク、ＣＤ−ＲＯＭ等の光ディスク、ＭＯ（Ｍａｇｎｅｔｏ　Ｏｐｔｉｃａｌ　）である光磁気ディスク等、各種の記録媒体に所望のデータを記録、再生する場合にも広く適用することができる。
【０１５３】
また上述の実施の形態においては、符号化装置及び復号装置をハードウエアにより構成する場合について述べたが、本発明はこれに限らず、例えば図２４に示すように、コンピュータによりこれら符号化装置及び又は復号装置を構成する場合にも広く適用することができる。
【０１５４】
なおこの図２４に示す構成において、コンピュータ４５０は、通常のコンピュータと同様に、バスＢＵＳによりハードディスクドライブ（ＨＤＤ）４５１、ランダムアクセスメモリ（ＲＡＭ）４５２、リードオンリメモリ（ＲＯＭ）４５３、中央処理ユニット（ＣＰＵ）４５４、入出力インターフェース４５５が接続され、この入出力インターフェース４５５に、光ディスクに係るドライブ４５９、モデム等による通信部４５６、キーボード等による入力部４５７、液晶表示パネル等による表示部４５８が接続される。これによりコンピュータ４５０は、リードオンリメモリ４５３に記録された設定に従って、ランダムアクセスメモリ４５２にワークエリアを確保してハードディスクドライブ４５１に記録された各種プログラムを中央処理ユニット４５４により実行して、種々の処理手順を実行できるようになされている。
【０１５５】
コンピュータ４５０においては、これら通常のコンピュータの構成に加えて、通信部４５６に８ＰＳＫ変調回路、アナログディジタル変換回路が設けられるようになされている。このコンピュータ４５０において、中央処理ユニット４５４は、ユーザーによりこの通信部４５６を介したデータの送受が指示されると、送信するデータを、上述したハードウエアによる構成に対応する処理手順により順次処理して符号化データを生成し、この符号化データにより通信部４５６の８ＰＳＫ変調回路を駆動し、これによりこのデータを通信部４５６により接続された伝送対象に送出する。またこれとは逆に、この伝送対象からのデータについては、通信部４５６のアナログディジタル変換によりＩ軸及びＱ軸の軟出力を得、この軟出力による受信語を上述したハードウエアによる構成に対応する処理手順により順次処理して復号する。
【０１５６】
このようにコンピュータの処理により符号化処理、復号するようにしても、上述の実施の形態と同様の効果を得ることができる。因みに、ハードディスクドライブに４５１、ドライブ４５９にもこれらの符号化、復号の構成をハードウエアにより、又はソフトウエアにより適用し得ることは、言うまでも無い。
【０１５７】
【発明の効果】
上述のように本発明によれば、内符号である第２の符号化処理においては、符号化しないか又はインパルス応答が有限であるような符号化による系列と、インパルス応答が無限であるような符号化による系列とにより出力し、第２の符号化処理の前の並べ替えにおいては、これらの系列が混ざり合わないようにすることにより、従来に比して性能を向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るデータ送受信システムの符号化装置を示すブロック図である。
【図２】本発明の第１の実施の形態に係るデータ送受信システムを示すブロック図である。
【図３】図２のデータ送受信システムにおける特性の説明に供する特性曲線図である。
【図４】図３の特性曲線図に係るマッピングを示す特性曲線図である。
【図５】図２のデータ送受信システムの特性を示す特性曲線図である。
【図６】図１の畳み込み符号化器１０５を示すブロック図である。
【図７】図１のインターリーバ１０６を示すブロック図である。
【図８】図１の畳み込み符号化器１０７を示すブロック図である。
【図９】図２のデータ送受信システムにおける復号装置を示すブロック図である。
【図１０】図８の復号装置における軟出力復号回路１４３を示すブロック図である。
【図１１】図８の復号装置における軟出力復号回路１４５を示すブロック図である。
【図１２】図５とは異なる設定によるデータ送受信システムの特性を示す特性曲線図である。
【図１３】図１２の特性曲線図に係るマッピングを示す特性曲線図である。
【図１４】本発明の第２の実施の形態に係るデータ送受信システムの符号化装置を示すブロック図である。
【図１５】図１４の符号化装置によるデータ送受信システムの特性の説明に供する特性曲線図である。
【図１６】図１４の符号化装置によるデータ送受信システムの特性を示す特性曲線図である。
【図１７】図１４の符号化装置における畳み込み符号化器２０７を示すブロック図である。
【図１８】図１４の符号化装置によるデータ送受信システムの特性を示す特性曲線図である。
【図１９】他の実施の形態に係る内符号の符号化器を示すブロック図である。
【図２０】他の実施の形態に係る図１９とは異なる内符号の符号化器を示すブロック図である。
【図２１】インターリーバの他の例を示すブロック図である。
【図２２】図２１とは異なるインターリーバの他の例を示すブロック図である。
【図２３】図２２のインターリーバの説明に供する図表である。
【図２４】コンピュータに係る実施の形態を示すブロック図である。
【図２５】従来のＳＣＣＣ方式によるデータ送受信システムを示すブロック図である。
【図２６】図２５のデータ送受信システムにおける符号化装置を示すブロック図である。
【図２７】図２６の符号化装置における畳み込み符号化器５を示すブロック図である。
【図２８】図２６の符号化装置におけるインターリーバ６を示すブロック図である。
【図２９】図２６の符号化装置における畳み込み符号化器７を示すブロック図である。
【図３０】図２５のデータ送受信システムにおける復号装置を示すブロック図である。
【図３１】従来のＳＣＴＣＭ方式によるデータ送受信システムの符号化装置を示すブロック図である。
【図３２】図３１の符号化装置における畳み込み符号化器４１を示すブロック図である。
【図３３】図３１の符号化装置における畳み込み符号化器４３を示すブロック図である。
【図３４】図３１の符号化装置に対応する復号装置を示すブロック図である。
【図３５】図２５のデータ送受信システムの特性を示す特性曲線図である。
【図３６】図３１のデータ送受信システムの特性を示す特性曲線図である。
【図３７】図３６の特性に係るマッピングを示す特性曲線図である。
【符号の説明】
２、２Ａ、２Ｂ、１０２、２０２……符号化装置、３、１０３……無記憶通信路、４、４Ａ、４Ｂ、１０４……復号装置、５、７、４１、４３、１０５、１０７、２０５、２０７、２５７、２８７……畳み込み符号化器、６、３２、４２、６２、１０６、１０６Ａ〜１０６Ｃ、１４２、２０６、３０６、３０６Ａ、３０６Ｂ……インターリーバ、８、１１、２１、２３、５１、５３、５５、５６、１１１、１１３、１１５、１３１、２１１、２１４、２５８、２６０、２８９、２９０……排他的論理和回路、９、１０、２２、２４、５２、５４、５７、１１２、１１４、１３２、２１２、２１３、２５９、２８８、２９１……シフトレジスタ、１５、１２２Ａ〜１２２Ｃ、３１１Ａ、４１１……入力データ保持メモリ、１６、１２３Ａ〜１２３Ｃ、３１３Ａ、３１３Ｂ、４１３……データ置換回路、１７、１２１Ａ〜１２１Ｃ、３１２Ａ、３１２Ｂ、４１２……置換データＲＯＭ、１８、１２４Ａ〜１２４Ｃ、３１４Ａ、３１４Ｂ、４１４……出力データ保持メモリ、３１、６１、１４１……デインターリーバ、３３、３４、６３、６４、１４３、１４５……軟出力復号回路、４４、１０８……多値変調マッピング回路、１０１……データ送受信システム、１４６、１５１……ＭＰＡ復号器、１４７〜１４９、１５２〜１５６……減算器、１６１……２値化回路、４５０……コンピュータ、４５４……中央処理ユニット
【図１】
2004146982.tif 000018
【図２】
2004146982.tif 000019
【図３】
2004146982.tif 000020
【図４】
2004146982.tif 000021
【図５】
2004146982.tif 000022
【図６】
2004146982.tif 000023
【図７】
2004146982.tif 000024
【図８】
2004146982.tif 000025
【図９】
2004146982.tif 000026
【図１０】
2004146982.tif 000027
【図１１】
2004146982.tif 000028
【図１２】
2004146982.tif 000029
【図１３】
2004146982.tif 000030
【図１４】
2004146982.tif 000031
【図１５】
2004146982.tif 000032
【図１６】
2004146982.tif 000033
【図１７】
2004146982.tif 000034
【図１８】
2004146982.tif 000035
【図１９】
2004146982.tif 000036
【図２０】
2004146982.tif 000037
【図２１】
2004146982.tif 000038
【図２２】
2004146982.tif 000039
【図２３】
2004146982.tif 000040
【図２４】
2004146982.tif 000041
【図２５】
2004146982.tif 000042
【図２６】
2004146982.tif 000043
【図２７】
2004146982.tif 000044
【図２８】
2004146982.tif 000045
【図２９】
2004146982.tif 000046
【図３０】
2004146982.tif 000047
【図３１】
2004146982.tif 000048
【図３２】
2004146982.tif 000049
【図３３】
2004146982.tif 000050
【図３４】
2004146982.tif 000051
【図３５】
2004146982.tif 000052
【図３６】
2004146982.tif 000053
【図３７】
2004146982.tif 000054