(57)【要約】【課題】被防汚面たる導電性基材の機能低下が起こった場合でも、被防汚導電性基材の電気化学的防汚効果を長期に渡って安定的に得ることを目的として定電流制御による防汚装置を確立することを課題としたものである。【解決手段】本発明は、被防汚体の防汚を必要とする部分を導電性基材と成し、該導電性基材と対極間を定電流制御する電子制菌防汚方法を用いた防汚装置において、前記導電性基材と前記対極間に電圧をオンまたはオフさせて印加する駆動回路と、前記導電性基材に流れている電流を検出する検出回路と、前記導電性基材に流がす電流を平均化する回路と、前記導電性基材に予め流す電流を設定する回路と、平均した電流が設定した電流に近似するように前記駆動回路より前記導電性基材と前記対極間に印加する電圧のオンとオフの比率を制御するパルス発生回路とを具備したことを特徴とする防汚装置を要旨とする。【選択図】  図１
2004183018.tif 000002
【特許請求の範囲】
【請求項１】
被防汚体の防汚を必要とする部分を導電性基材となし、該導電性基材と対極間を定電流制御する電子制菌防汚方法を用いた防汚装置において、前記導電性基材と前記対極間に電圧をオンまたはオフさせて印加する駆動回路と、前記導電性基材に流れている電流を検出する検出回路と、前記導電性基材に流がす電流を平均化する回路と、前記導電性基材に予め流す電流を設定する回路と、平均した電流が設定した電流に近似するように前記駆動回路より前記導電性基材と前記対極間に印加する電圧のオンとオフの比率を制御するパルス発生回路とを具備したことを特徴とする防汚装置。
【請求項２】
前記駆動回路より前記導電性基材と前記対極間に印加する電圧の極性を切り換える切換回路を具備したことを特徴とする請求項１記載の防汚装置。
【請求項３】
前記導電性基材に流がす電流の上限と下限の電流を設定する回路を具備したことを特徴とする請求項１、２記載の防汚装置。
【請求項４】
予測される水位と時刻を記憶させ、その時刻になったならば、前記導電性基材に予め流す電流の設定を変更させることを特徴とする請求項１、２、３記載の防汚装置。
【請求項５】
水位を計測し、その水位に対応して前記導電性基材に予め流す電流の設定を変更させることを特徴とする請求項１、２、３、４記載の防汚装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、水中構造物、船舶、水輸送用の配管又は水路、漁網、熱交換器、復水器あるいは、海水取水口のスクリーンなどに微生物、水生生物やスケールなどが付着することを防止する防汚装置に関する。
【０００２】
【従来の技術】
海水や淡水中には多くの生物が存在し、水中構造物表面に付着し、様々な問題を引き起こしている。例えば、船舶やブイに付着すると推進抵抗の増大といった問題が発生する。また、養殖用生け簀に付着すると海水の交流阻害といった問題が発生する。更に、定置網などの漁網に付着すると網成りの変形といった問題などが発生する。
また、給排水のパイプ内やバルブ等に付着した微生物は海水や淡水を介して人や生産物を汚染するといった問題を発生する。
海水や淡水に接している構造物表面への生物の一般的な付着機構は以下の通りである。まず付着性のグラム陰性菌が構造物表面に吸着して脂質に由来するスライム状物質を多量に分泌する。さらにグラム陰性菌は、このスライム層に集まって増殖し、微生物皮膜を形成する。そして、海水中ではこの微生物皮膜上に大型生物である藻類、貝類、フジツボ等の大型の生物が付着する。付着した大型生物が繁殖成長し、最終的に水中構造物表面を覆い尽くすことになる。
上記、水中構造物および海水や淡水に接しているものの表面に付着した生物による汚染に対する防汚手段としては、殺菌性を有する物質を被防汚面に添加したり、有機スズ系化合物を含有した塗料で塗膜を形成し、有機スズ系化合物を溶出させる方法や、海水を電気分解する事により発生する塩素を利用した防汚方法が一般的に行われていた。しかし、これらの方法は有害物質が発生し、水質の汚染による生物への影響が懸念される。
【０００３】
近年、有害物質を発生させないで、電気化学的に水中構造物や海水や淡水に接しているものの表面などに付着する生物を制御する方法が提案されている。
例えば、特許３１０５０２４号公報（特許文献１参照）には、水中において、導電性基板に正電位を印加することにより、水中の微生物を前記導電性基板表面に吸着して殺菌する工程（＋０〜１．５ＶｖｓＳＣＥ）と、前記導電性基板に負電位を印加することにより、前記導電性基板表面に吸着している殺菌された微生物を脱離する工程（−０〜−０．４ＶｖｓＳＣＥ）とを行うことを特徴とする水中微生物の制御方法を要旨とする発明が記載されている。また、特開平４−２８９３０９号公報（特許文献２参照）では、関数発生器により所定の周期で、ポテンショスタットを動作させて、導電性を有する被防汚面の電位を１．２〜−０．６ＶｖｓＳＣＥの範囲で変化させる防汚方法が開示されている。また、本件出願人の出願になる特開２０００−１０７７６１号公報（特許文献３参照）においては、ＦＥＴブリッジを利用し、正電源のみを用いて被防汚面の電位を変化させる方法を要旨とする発明が記載されている。また、本件出願人の出願になる特開２０００−２１８２７２号公報（特許文献４参照）においては、ＰＷＭ制御によって被防汚面の電位を変化させる方法を要旨とする発明が記載されている。また、特開２００２−３０２９２３号公報（特許文献５参照）においては、被防汚面に直流電圧を印加して微小電流を流し、直流電圧を所定の時間毎に、陽極、通電オフ、陰極に切り換えるサイクルを設定する方法を要旨とする発明が記載されている。
【特許文献１】
特許３１０５０２４号公報（第３頁第２０行〜第２７行、図１−４）
【特許文献２】
特開平４−２８９３０９号公報（第２頁第３２行〜第４０行、第４頁第２９行〜第３６行、図２）
【特許文献３】
特開２０００−１０７７６１号公報（第７頁第１３行〜第２２行、図４）
【特許文献４】
特開２０００−２１８２７２号公報（第２頁第４行〜第２８行）
【特許文献５】
特開２００２−３０２９２３号公報（第１頁第７行〜第１１行）
【０００４】
【発明が解決しようとする課題】
前記の特許３１０５０２４号公報、特開平４−２８９３０９号公報では、電気化学測定法の公知の技術である３電極方式によるポテンショスタットを用いて、水生生物の細胞を滅菌したり、付着した細胞やその分解物を被防汚面である導電性基材（３電極方式の作用極）表面から脱離させることができる。しかし、作用極と参照極の電位が１．５Ｖ〜−０．４Ｖの範囲になるように作用極と対極に電位を印加するためには、作用極と対極に供給する電源として、正の電源と負の電源が両方とも必要であった。また、本件出願人の出願になる特開２０００−１０７７６１号公報、特開２０００−２１８２７２号公報においては、定電流制御には不向きの構成であった。また、特開２００２−３０２９２３号公報においては、直流電圧を所定の時間毎に、陽極、通電オフ、陰極に切り換えるサイクルを設定して、被防汚面に直流電圧を印加する直流電圧の極性を切り換えるのみで、そのときの直流電圧の値の変更は行っていなかった。
本発明はこれらの問題に鑑みなされたものであり、被防汚体の被防汚面たる導電性基材の機能低下が起こった場合でも、被防汚導電性基材の電気化学的防汚効果を長期に渡って安定的に得ることを目的とした定電流制御による防汚装置を確立することを課題としたものである。
【０００５】
【課題を解決するための手段】
本発明は、被防汚体の防汚を必要とする部分を導電性基材と成し、該導電性基材と対極間を定電流制御する電子制菌防汚方法を用いた防汚装置において、前記導電性基材と前記対極間に電圧をオンまたはオフさせて印加する駆動回路と、前記導電性基材に流れている電流を検出する検出回路と、前記導電性基材に流がす電流を平均化する回路と、前記導電性基材に予め流す電流を設定する回路と、平均した電流が設定した電流に近似するように前記駆動回路より前記導電性基材と前記対極間に印加する電圧のオンとオフの比率を制御するパルス発生回路とを具備したことを特徴とする防汚装置を要旨とする。
【０００６】
以下、本発明について詳述する。
本発明の作用極として用いる導電性基材は、全体が導電性材料から形成されていてもよいが、少なくとも被防汚体の被防汚面たる導電性基材表面の一部及び／又は全部の水中に浸漬している部分の表面が導電性であり、通電可能であることが必要である。導電性基材は金属やその酸化物、樹脂、無機材料からなり、構造を維持する機能を有するものであれば特に限定されない。
【０００７】
導電性基材として金属を用いる場合、金属材料を酸化し、耐食性を向上させたものも使用することができる。一例として、バルブ金属であるチタンは、高温や常温で空気酸化や電解反応により陽極酸化され耐食性や意匠性が向上することが知られている。また、海水電解用電極や酸素発生電極などを製造する際に、一般的に用いられる定法に従って金属の表面を導電性物質の微粒子で被覆したり、積層して用いることができる。被覆及び積層する際には、導電性基材の母材との密着性を高める等の考慮が必要である。
また、導電性基材として、樹脂、無機材料などの非導電性材料を用いる場合、導電性物質の微粒子を材料に充填し、基材を形成することにより導電性を付与し用いればよい。
【０００８】
導電性物質の微粒子の例としては、グラファイト、カーボンブラック、カーボン繊維からなる短繊維などの炭素微粒子、金、白金、ルテニウム、ロジウム、パラジウムまたはこれらの貴金属酸化物、チタン、ニオブ、タンタル等のバルブ金属またはその酸化物及び酸化マンガン、酸化コバルト、酸化スズ、酸化アンチモンなどの酸化物の微粒子、窒化チタン、窒化ジルコニウム、窒化バナジウム、窒化タンタル、窒化ニオブ、窒化クロム等の金属窒化物、炭化チタン、炭化ジルコニウム、炭化バナジウム、炭化ニオブ、炭化タンタル、炭化クロム、炭化モリブデン、炭化タングステン等の金属炭化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化ハーフニウム、ホウ化バナジウム、ホウ化ニオブ、ホウ化タンタル、ホウ化クロム、ホウ化モリブデン、ホウ化タングステン等の金属ホウ化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化ニオブ、ケイ化タンタル、ケイ化バナジウム、ケイ化タングステン等の金属ケイ化物などの微粒子が挙げられる。
【０００９】
さらに、長期間の防汚を目的とした本発明においては、被防汚体の被防汚面となる導電性基材表面に各種電位印加を行っても排除できない殺菌された微生物、有機物及びスケールが付着することがあり、これらを導電性基材の交換等のコストを無くし、再活性化させて長期間の防汚効果を再現させるために、必要最小限の塩素化合物及びラジカル発生機能を有する導電性基材表面に存在する物質として、白金、ルテニウム、ロジウム、パラジウムなどの白金族酸化物、チタン、ニオブ、タンタル等のバルブ金属酸化物及び酸化マンガン、酸化コバルト、酸化スズ、酸化アンチモンなどの酸化物やそれらの合金を単一金属酸化物、複合金属酸化物や複合金属酸化物として用いることが好ましい。また、これらの素材をそのまま、もしくは成形して使用することも可能である。
【００１０】
また、上記導電性物質の微粒子をバインダー樹脂に充填、分散させた導電性物質を、前記非導電性材料製基材表面に被覆して導電性を付与してもよい。バインダー樹脂の例としては、フッ素樹脂、アクリル樹脂、ポリウレタン樹脂、シリコン樹脂、不飽和ポリエステル樹脂、アクリル−ウレタン樹脂、ポリエステル−ウレタン樹脂、シリコン−ウレタン樹脂、シリコン−アクリル樹脂、エポキシ樹脂や、熱硬化型のメラミン−アルキッド樹脂、メラミン−アクリル樹脂、メラミン−ポリエステル樹脂、ポリイミド樹脂などの樹脂、または天然ゴム、クロロプレンゴム、シリコンゴム、ニトリルブチレンゴム、ポリエチレンエラストマー、ポリエステルエラストマー、ポリプロピレンエラストマー等のゴム弾性材料が挙げられる。導電性物質は、導電性シートを形成して非導電性基材上に接着剤を介して積層したり、塗膜層として形成してもよい。
【００１１】
上記の導電性物質の微粒子の他に、生物の細胞と電極との電子移動反応を促進する作用を有する特定の化合物を添加してもよい。すなわち、微生物と電極との電子移動を媒介する電子メディエータを導電性材料と共に使用することによって、より効率的に水生生物の殺菌を行うことができる。電子メディエータの例としては、フェロセン、フェロセンモノカルボン酸、フェロセンジカルボン酸または、（（トリメチルアミン）メチル）フェロセン等のフェロセンおよびその誘導体、Ｈ４Ｆｅ（ＣＮ）６、Ｋ４Ｆｅ（ＣＮ）６、Ｎａ４Ｆｅ（ＣＮ）６等のフェロシアン類、２，６−ジクロロフェノールインドール、フェナンジンメトサルフェート、ベンゾキノン、フタロシアニン、ブリリアントクレジルブルー、カロシアニン、レゾルシン、チオニン、Ｎ，Ｎ−ジメチル−ジスルフォネイティド・チオニン、ニューメチレンブルー、トブシンブルーＯ、サフラニン−Ｏ、２，６−ジクロロフェノールインドフェノール、ベンジルビオロゲン、アリザリンブリリアントブルー、フェノシアジノン、フェナジンエトサルフェート等が挙げられる。
【００１２】
また、抗菌性を有する材料を添加してもよい。抗菌性を有する物質は、無機物に属するものと有機物に属するものとがある。
無機物としては、銀、銅、ニッケル、亜鉛、鉛、ゲルマニウム等の金属およびこれらの酸化物、酸素酸塩、塩化物、硫酸塩、硝酸塩、炭酸塩、有機キレート化合物などが挙げられる。
有機物としては、２−（４−チアゾリル）−ベンズイミダゾール、４，５，６，７−テトラクロル−２−トリフルオロメチルベンズイミダゾール、１０，１０’−オキシスフェノキシアルシン、トリメトキシシリル−プロピルオクタデシルアンモニウムクロライド、２−Ｎ−オクチル−４−イソチアゾリン−３−オン、ビス（２−ピリジルチオ−１−オキシド）亜鉛などが挙げられる。
【００１３】
導電性基材の被防汚面の一部又は全部が、少なくともチタン、チタン合金及びそれらの酸化物や白金及び／又は金属酸化物から選ばれた単一金属酸化物又は混合金属酸化物又は複合金属酸化物からなり、導電性基材表面に直接または間接的に接触する水生生物を殺菌し、増殖を抑制すると共に、水や海水などから塩素化合物もしくは、ラジカルを生成させ、導電性基材表面に直接または間接的に接触する水生生物およびスケールの脱離洗浄及び導電性基材を再活性化ができ、また、導電性基材が対極としても使用可能な物質で構成され、導電性膜となしたものが好ましく用いられる。
【００１４】
この導電性膜は、金属又はその化合物から構成でき、具体的には、白金族金属、バルブ金属及びそれらの酸化物、金属窒化物、金属炭化物、金属ホウ化物、金属ケイ化物の何れかから構成することができる。特に、金属酸化物が、酸化チタン酸化ロジウム、酸化パラジウム、酸化ルテニウム、酸化イリジウム、酸化マンガン、酸化コバルト、酸化スズおよび酸化アンチモン、酸化ニオブ、酸化タンタル及び酸化ジルコニウムから選ばれた少なくとも１種又は２種以上から構成されることが好ましい。
導電性膜を形成するに当たっては、溶射やスパッタリング、イオンプレーティングなどの方法を採用することができる。
金属酸化物、金属窒化物、金属炭化物、金属ホウ化物、金属ケイ化物については既に記載してあるが、記載した材料はその一部であり、形成方法によっては２種類以上の金属が含まれたり、酸化物の一部が含まれたり、さらにはこれらの化合物が２種以上混合されたり、導電性基材の素材自身が空気酸化や陽極酸化されることから、特に限定はされない。これらの金属酸化物、金属窒化物、金属炭化物、金属ホウ化物、金属ケイ化物は０．０１μｍ以上の厚さの膜が好ましい。最大の厚さは特に限定しないが、金属酸化物、金属窒化物、金属炭化物、金属ホウ化物、金属ケイ化物の形成方法や使用目的により適宜設定すればよい。
【００１５】
導電性基材が電気化学的に溶解や腐食する材料、例えば、鉄やアルミニウム、銅、亜鉛、マグネシウムおよびそれらの合金、ステンレス等の金属材料からなる場合では、該金属材料と接水面に形成された導電層との間に、絶縁性樹脂塗膜層や絶縁性樹脂フィルム層、アルミナ、チタニア酸化ケイ素などの絶縁無機物層、またはチタン、ニオブ、タンタル等のバルブ金属などを設けておくことで耐食性が向上し好ましい。これらの材料からなる層は、１種又は２種以上の多層として形成されてもよい。特に、導電性基材が、バルブ金属であるチタンの様に高温や常温で空気酸化されたものや、電解反応により陽極酸化されたものは、耐食性導電性材料として使用できる。また、耐食性導電性基材と、該耐食性導電性基材の表面の一部又は全部に多孔質白金からなる、又は、前記多孔質白金と該多孔質白金に３次元的に担持された金属酸化物とからなる被覆層とよりなるもの、及び、導電性基材が、耐食性導電性基材と、該耐食性導電性基材の表面が部分的に露出する程度に分散被覆された白金と、少なくとも耐食性導電性基材表面の露出部分を被覆する少なくとも１種以上の金属酸化物及び／又はバルブ金属酸化物の少なくとも１種以上からなる混合金属酸化物とからなる中間層と、貴金属酸化物とバルブ金属酸化物から選ばれた少なくとも１種以上の金属酸化物からなる混合金属酸化物層から構成された外層とよりなるものも好ましい。
【００１６】
導電性基材の形状は特に限定されるものではなく、水生生物を効率よく吸着して直接または間接的に接触し、定電流を任意に設定し通電できるものであれば良い。定電流による防汚効果の発現には、２０ｍＡ／ｍ２以上の電流密度が有効で、防汚面積により適宜通電量を調節することが好ましい。また、被防汚体の被防汚面の材質や形状及び防汚面の維持状態の目的により適宜電流密度の設定を変更することができる。一般的には、２０ｍＡ／ｍ２から１０００ｍＡ／ｍ２程度でよい。好ましくは、微生物との直接反応を利用して、防汚効果の発現を期待する場合には、２０ｍＡ／ｍ２から１５０ｍＡ／ｍ２が好ましく、被防汚体の被防汚面に付着した有機物等を除去することを目的とする場合には、１００ｍＡ／ｍ２から６００ｍＡ／ｍ２程度とすることが好ましい。
【００１７】
また、それぞれの通電時間は、目的によって適宜選択して制御することができる。被防汚体の被防汚面が酸化状態になり、出力電圧が高くなるような場合は、設定する電流を正負相互に、任意の時間制御することによって、導電性基材を還元し、出力電圧を低い状態に保つことができる。ただし、負電流を定電流で流す時間が長いと、防汚効果の低下を招くことがあるので、使用する導電性材料により適宜設定することが好ましい。負電流の電流密度についても、電極材料により防汚効果と導電材料の還元化とにより適宜選択し使用することが好ましい。例えば、導電性基材の水生生物の殺菌の工程として、正の電流で１００ｍＡ／ｍ２を３時間通電し、さらに導電性基材の還元工程として負の電流を５００ｍＡ／ｍ２を３０分間通電するようにすればよい。
【００１８】
本発明の防汚装置は、作用極として使用する上記導電性基材と接触しないように対極が設置されている。対極基材は導電性基材と同様のものを用いることもできることもできる。また、通電により鉄などの腐食溶解するものは、通電量の積算の目安となり有用である。基本的には、適宜選択可能で被防汚面の物性や形状により適宜選択することができる。
【００１９】
上記、作用極として使用する導電性基材と対極とはリード線により本防汚装置に接続されている。この防汚装置は、導電性基材と対極との間に通電する装置であって、電流の極性が変換できる機能を有しているものである。
これは、防汚装置より作用極と対極間に設定された電流を流すために、防汚装置に内蔵した駆動回路を駆動させることにより、電力のロスを少なくし、効率よく電流を流すことができる。そして、駆動回路に与える信号の状態を切り換えることにより電流の極性を反転できる。これは、この駆動回路を内蔵することにより作用極と対極間に与える電流は、直流の単電源より生成することができることを表している。また、防汚装置に内蔵したパルス波形生成回路より生成されるパルス波形のオンとオフのさせることにより、作用極と対極間に平均化した電流を与えることが可能であり、そして、作用極と対極間に流れている電流を検出することにより予め設定している電流に近似するようにパルス波形のオンとオフの比率を制御して対応することが可能である。また、電流の上限と下限を設定したり、電流の遅れを設定することによって、作用極と対極間に流れる電流の振幅も容易に可変できる。特に、作用極から対極への負の電流を流すときに、電流の振幅を大きくして、防汚効果の低下を招かない工夫とすることができる。
【００２０】
上記構成以外、パソコン等のデータ処理部にて、時刻によって作用極から対極に流す電流密度と、時刻によって予測される水位の変位に対応した作用極の水中に浸漬している予測される面積とのタイムスケジュールを設定して、タイムスケジュールに沿って作用極と対極間に流す電流を設定することができる。そして、パソコン等のデータ処理部にて、必要に応じて参照極を用い、参照極、作用極、対極のそれぞれの電位をモニタし、記録することにより、目的外の化学反応の発生を抑制することも可能である。また、水位計を接続して、水位の変化を計測し、作用極の水中に浸漬している面積のタイムスケジュールを逐次変更して、作用極と対極間に流す電流を再設定することも可能である。
また、電解セルを形成する電極配置の場合は、作用極に対し対極の設置位置は限定されない。参照極は、作用極の近傍に設置することが好ましいが、導電性基材と対極間で、定電流の防汚効果が発現されるのには、参照極を使用しなくても差し支えない。
【００２１】
本発明により処理することができる電解液は、水生生物を含有する水であれば特に限定されない。例えば、海水、河川の水、湖沼の水、水道水、飲料水、または各種緩衝液などが挙げられる。また、対象となる生物も、それらの水中に存在する生物であれば特に限定されるものではない。
【実施例】
【００２２】
以下、実施例によって本発明をさらに詳細に説明する。
まず、第１の実施例について説明する。
本発明を、図１に示す電気的ブロック図、図２の駆動回路６の電気的内部ブロック図、図３のパルス波形生成回路３８の電気的内部ブロック図、図４のパルス波形生成回路３９の電気的内部ブロック図、図５の電流密度のタイムスケジュール図、図１９の面積のタイムスケジュール図で説明する。
まず、本発明の防汚装置１２のＣＰＵ１は、ＡＤコンバータ２８を介して水位計２９により、水位の計測計測を行う。さらに計測した水位の高さを通信Ｉ／Ｆ３を介して、データ処理部２に送信する。この水位の高さの情報により予め設定されている図１９に図示している導電性基材の被防汚面の面積のタイムスケジュールに補正を加える。もし、水位計２９が接続されていない場合には、前記面積のタイムスケジュールに補正は加えない。
【００２３】
このようにしてデータ処理部２にて、作用極８と対極９に与える電流密度と時間軸とのタイムスケジュール、図５による現在の電流密度と、使用する作用極８の水中に浸漬している面積と時間軸のタイムスケジュール、図１９による現在の面積と、電流密度の幅を設定する。データ処理部２では、このタイムスケジュールの時間軸に沿って、その時間ごとの作用極８と対極９間の電流密度と作用極８の水中に浸漬している面積を掛けた値、即ち電流値のデータと、電流密度の幅と作用極８が水中に浸漬している面積を掛けた値、即ち電流幅のデータを通信用Ｉ／Ｆ３を介してＣＰＵ１に送信する。
【００２４】
ＣＰＵ１は、これらの電流値のデータと電流幅のデータを逐次ＲＡＭ５に保存する。また、参照極７、作用極８、対極９、電流検出抵抗３０、電流検出抵抗３１の情報をそれぞれに対応したＡＤＣ１３、ＡＤＣ１４、ＡＤＣ１５、ＡＤＣ１６、ＡＤＣ１９を介して、ＣＰＵ１に入力し、監視することが可能である。そして、データ処理部２より通信Ｉ／Ｆ３を介してＣＰＵ１に参照極７、作用極８、対極９、電流検出抵抗３０、電流検出抵抗３１の情報を要求することによって、ＣＰＵ１からその情報を、データ処理部２に送信することができる。さらに、データ処理部２は、ホストコンピュータ５２と電話等の通信回線を介して接続することによって、ホストコンピュータ５２より本発明の防汚装置１２を遠隔操作することができる。
【００２５】
ここで、図５と図１９に示すデータ処理部２で作成したタイムチャートを詳細に説明する。図５では、縦軸が、本発明の作用極８と対極９間の電流密度を表し、横軸が、そのときの時間軸を表す。縦軸の「＋」は、作用極８から対極９に流すための正の電流密度を表し、作用極８に付着する水生生物の殺菌を行い、「−」は、作用極８から対極９に流す負の電流密度を表し、作用極８の還元を行う。図５のＴ１の期間に、作用極８の付着する水生生物の殺菌を、Ｔ３の期間に作用極４の還元を、Ｔ２の期間で作用極８に付着する水生生物の殺菌の停止を、Ｔ４の期間で作用極８に還元の停止を示している。図１９に図示する様に縦軸は、本発明の作用極８が水中に浸漬している面積を表し、横軸が、そのときの時間軸を表す。本発明の作用極８を海岸の水面に設置した場合、潮の満ち引きが発生する。そのため、作用極８の水中に浸漬している面積の変化を予め図１９のタイムチャートに設定する。このときの水位計２９により計測されている水位の状態によって、図１９のタイムチャートに補正が加えられる。
【００２６】
そしてＣＰＵ１は、ＲＡＭ５に保存しているデータ処理部２からの電流値のデータが、正の電流値ならば、殺菌工程、負の電流値ならば、還元工程であると判断する。
ここで、ＲＡＭ５に保存している電流値のデータが、正の電流値であるときの殺菌工程について説明する。
まず、ＣＰＵ１は切り換え信号２６をオフに、切り換え信号２７をオンにする。この切り換え信号２６のオフによって、駆動回路６に内蔵のＰチャンネルのＦＥＴ３５をオフにし、また、ＡＮＤ回路３３の出力をオフし、ＮチャンネルＦＥＴ３６もオフにする。この切り換え信号２７のオンによって、ＮチャンネルのＦＥＴ３７をオンにし、また、ＡＮＤ回路３２の一つの入力をオンにすることによって、パルス波形生成回路３８より出力される電流制御信号２３のオン・オフに同期してＡＮＤ回路３２より出力される信号によってＰチャンネルのＦＥＴ３４もオン・オフする。即ち、電流検出抵抗３０を介して作用極８にＦＥＴ３４に制御されたプラス電源１０が、電流検出抵抗３１とＦＥＴ３７を介して対極９にグランド電源１１が接続された状態が形成される。
【００２７】
ここで、ＲＡＭ５に保存している電流値のデータと、電流幅のデータをもとにＣＰＵ１は、電流の上限のデータと下限のデータを計算し、電流の上限のデータをＤＡＣ１７を介してコンパレータ４０の−側に設定し、また、下限のデータをＤＡＣ１８を介してコンパレータ４１の−側に設定する。このコンパレータ４０、４１の＋側には、作用極８に供給している現在の電流情報が電流検出信号２２を介して入力する。
【００２８】
この作用極８に供給している現在の電流情報は、電流検出抵抗３０の両端にかかる電圧を代用して知ることができる。すなわち、プラス電源１０と電流検出信号２２との電位差と、電流検出抵抗３０の抵抗値により知ることができる。例えば、プラス電源１０の電圧をｖとし、電流検出抵抗３０の抵抗値をｒｈとし、現在流れている電流値ｉｈｎｏｗ、電流の上限をｉｈｍａｘ、下限をｉｈｍｉｎとした場合、この電流検出抵抗３０の両端にかかる現在の電圧値はｖｈｎｏｗ  ＝ｉｈｎｏｗ  ×  ｒｈ、電圧の上限はｖｈｍａｘ  ＝  ｉｈｍａｘ  ×  ｒｈ、下限はｖｈｍｉｎ  ＝  ｉｈｍｉｎ  ×  ｒｈとなる。
【００２９】
これによって、パルス波形生成回路３８に接続しているＤＡＣ１７、１８に入力する現在の電流データとしては（ｖ  −  ｖｈｎｏｗ）の電圧が入力し、ＤＡＣ１７に設定する電流の上限のデータは（ｖ  −  ｖｈｍａｘ）の下限の電圧を設定し、ＤＡＣ１８に設定する電流の下限のデータは（ｖ  −  ｖｈｍｉｎ）の上限の電圧を設定する。
【００３０】
ここで、電流検出信号２２を介して入力した電圧値が、コンパレータ４０、４１に設定されている電流の上限データと下限データのそれぞれの代用特性の電圧値より高い場合、即ち、電流検出抵抗３０に流れる電流が、コンパレータ４０、４１に設定されている電流の上限データと下限データより低い場合には、コンパレータ４０、４１それぞれよりオフの信号がゲート４２に出力され、さらにゲート４２では２つの入力がオフの場合には、出力がオンになって、電流制御信号２３をオンにしてＡＮＤ回路３２に接続し、ＡＮＤ回路３２のもう一方の入力は既にオン状態であるので、ＰチャンネルのＦＥＴ３４をオンにする。同様に、電流検出信号２２を介して入力した電圧値が、コンパレータ４０、４１に設定されている電流の上限データ、下限データのそれぞれの代用特性の電圧値より低い場合、即ち、電流検出抵抗３０に流れる電流が、コンパレータ４０、４１に設定されている電流の上限データと下限データより高い場合には、コンパレータ４０、４１それぞれよりオンの信号がゲート４２に出力され、さらにゲート４２では２つの入力がオンの場合には、出力がオフになって、電流制御信号２３をオフにしてＡＮＤ回路３２に接続し、ＰチャンネルのＦＥＴ３４をオフにする。このゲート４２は、前記のコンパレータ４０、４１の条件以外は、その状態を維持している。このようにして、電流の状態により、ゲート４２から出力されるオン・オフ信号、即ち、パルス信号によって、ＦＥＴ３４がオン・オフし、作用極８から対極９に、流れる電流が保たれる。
【００３１】
このようなタイミングが、図６のパルス波形と電流値のタイミングチャート図の、電流検出抵抗３０の両端にかかる電位差を電流検出抵抗３０の抵抗値で割った電流値、つまり、作用極８から対極９への電流値と、コンパレータ４０、４１のそれぞれの出力と、ゲート４２の出力タイミングが示されている。そして、電流の上限データ、下限データを狭くした場合と、広くした場合の電流の状態が、図７の電流の振幅変更時の電流値のタイミングチャート図に示されている。
上記電流の振幅幅をより狭くすると、電流検出信号２２が、設定されている電流値に対して、直線的な波形になり、逆に、より広くすると、電流検出信号２２が、設定されている電流に対して、三角波形なっている。
現在、図５のＴ１の工程、即ち、正の電流値のときの殺菌工程を示しているので、電流の振幅を狭くして使用するのが妥当である。
【００３２】
続いて、ＲＡＭ５に保存している電流値のデータが、負の電流値であるときの
還元工程について説明する。
まず、ＣＰＵ１は切り換え信号２７をオフに、切り換え信号２６をオンにする。この切り換え信号２７のオフによって、駆動回路６に内蔵のＮチャンネルのＦＥＴ３７をオフにし、また、ＡＮＤ回路３２の出力をオフし、ＰチャンネルＦＥＴ３４もオフにする。この切り換え信号２６のオンによって、ＮチャンネルのＦＥＴ３７をオンにし、また、ＡＮＤ回路３３の一つの入力をオンにすることによって、パルス波形生成回路３９より出力される電流制御信号２５のオン・オフに同期してＡＮＤ回路３３より出力される信号によってＮチャンネルのＦＥＴ３８もオン・オフする。即ち、電流検出抵抗３１を介して作用極８にＦＥＴ３６に制御されたグランド電源１１が、電流検出抵抗３０とＦＥＴ３５を介して対極９にプラス電源１０が接続された状態が形成される。
【００３３】
ここでＲＡＭ５に保存している電流値のデータと、電流幅のデータをもとにＣＰＵ１は、電流の上限のデータと下限のデータを計算し、電流の上限のデータをＤＡＣ２０を介してコンパレータ４３の＋側に設定し、また、下限のデータをＤＡＣ２１を介してコンパレータ４４の＋側に設定する。このコンパレータ４３、４４の−側には、作用極８に供給している現在の電流情報が電流検出信号２４を介して入力する。
この作用極８に供給している現在の電流情報は、電流検出抵抗３１の両端にかかる電圧を代用して知ることができる。すなわち、グランド電源１１と電流検出信号２４との電位差と、電流検出抵抗３１の抵抗値により知ることができる。例えば、グランド電源１１の電圧を０とし、電流検出抵抗３１の抵抗値をｒｌとし、現在流れている電流値ｉｌｎｏｗ、電流の上限をｉｌｍａｘ、下限をｉｌｍｉｎとした場合、この電流検出抵抗３１の両端にかかる現在の電圧値はｖｌｎｏｗ＝  ｉｌｎｏｗ  ×  ｒｌ、電圧の上限はｖｌｍａｘ  ＝  ｉｌｍａｘ  ×  ｒｌ、下限はｖｌｍｉｎ  ＝  ｉｌｍｉｎ  ×  ｒｌとなる。
【００３４】
これによって、パルス波形生成回路３９に接続しているＤＡＣ２０、２１に入力する現在の電流データとしてはｖｌｎｏｗの絶対値の電圧が入力し、ＤＡＣ２０に設定する電流の上限のデータはｖｌｍａｘの上限の絶対値の電圧を設定し、ＤＡＣ２１に設定する電流の下限のデータはｖｌｍｉｎの下限の絶対値の電圧を設定する。
【００３５】
ここで、電流検出信号２４を介して入力した電圧値が、コンパレータ４３、４４に設定されている電流の上限データ、下限データのそれぞれの代用特性の電圧値より低い場合、即ち、電流検出抵抗３１に流れる電流が、コンパレータ４３、４４に設定されている電流の上限データと下限データより低い場合には、コンパレータ４３、４４それぞれよりオフの信号がゲート４５に出力され、さらにゲート４５では２つの入力がオフの場合には、出力がオンになって、電流制御信号２５をオンにしてＡＮＤ回路３３に接続し、ＡＮＤ回路３３のもう一方の入力は既にオン状態であるので、ＮチャンネルのＦＥＴ３６をオンにする。同様に、電流検出信号２５を介して入力した電圧値が、コンパレータ４３、４４に設定されている電流の上限データ、下限データのそれぞれの代用特性の電圧値より高い場合、即ち、電流検出抵抗３１に流れる電流が、コンパレータ４３、４４に設定されている電流の上限データと下限データより高い場合には、コンパレータ４３、４４それぞれよりオンの信号がゲート４５に出力され、さらにゲート４５では２つの入力がオンの場合には、出力がオフになって、電流制御信号２５をオフにしてＡＮＤ回路３３に接続し、ＮチャンネルのＦＥＴ３６をオフにする。このゲート４５は、前記のコンパレータ４３、４４の条件以外は、その状態を維持している。
【００３６】
このようにして、電流の状態により、ゲート４５から出力されるオン・オフ信号、即ち、パルス信号によって、ＦＥＴ３６がオン・オフし、対極９から作用極８に、流れる電流が保たれる。
このようなタイミングが、図８のパルス波形と電流値のタイミングチャート図の、電流検出信号２２と、電流検出抵抗３０の両端にかかる電位差を電流検出抵抗３０の抵抗値で割った電流値、つまり、対極９から作用極８への電流値と、コンパレータ４３、４４のそれぞれの出力と、ゲート４５の出力タイミングが示されている。そして、電流の上限データ、下限データを狭くした場合と、広くした場合の電流の状態が、図９の電流の振幅変更時の電流値のタイミングチャート図に示されている。より狭くすると、電流検出信号２５が、設定されている電流値に対して、直線的な波形になり、逆に、より広くすると、電流検出信号２５が、設定されている電流に対して、三角波形なっている。
現在、図５のＴ３の工程、即ち、負の電流値のときの還元工程を示しているので、電流の振幅を広くして使用するのが妥当である。
【００３７】
また、図５のＴ２の工程、即ち、殺菌工程の停止では、Ｔ１の工程、即ち、正の電流値のときの殺菌のときの回路の設定を行うが、電流の上限及び下限のデータを限りなく、０に近似するデータを設定する。
同様に、図５のＴ４の工程、即ち、還元工程の停止では、Ｔ３の工程、即ち、負の電流値のときの還元のときの回路の設定を行うが、電流の上限及び下限のデータを限りなく、０に近似するデータを設定する。
【００３８】
続いて、第２の実施例について説明する。
図１０の全体の電気的ブロック図、図１１のパルス波形生成回路４６の電気的内部ブロック図、図１２のパルス波形生成回路４７の電気的内部ブロック図にて説明する。図１０の全体の電気的ブロック図の構成は、図１の全体の電気的ブロック図の構成と類似している。また、図２の駆動回路６の電気的内部ブロック図、図５の電流密度のタイムスケジュール図、図１９の面積のタイムスケジュール図も同様に使用する。第１の実施例では、パルス波形生成回路４６とパルス波形生成回路４７を使用し、第２の実施例では、パルス波形生成回路４６とパルス波形生成回路４７を使用して、パルスの生成方法を行う過程の違いにある。そのため、図１０の全体の電気的ブロック図の参照番号は、パルス波形生成回路４６とパルス波形生成回路４７以外は、図１の全体の電気的ブロック図の参照番号と同じものを使用している。
【００３９】
まず、本発明の防汚装置１２のＣＰＵ１は、ＡＤＣ２８を介して水位計２９を計測し、さらに計測した水位の高さを通信Ｉ／Ｆ３を介して、データ処理部２に送信する。この水位の高さの情報により予め設定されていた図１９の面積のタイムスケジュールに補正を加える。もし、水位計２９が接続されていない場合には、面積のタイムスケジュールに補正は、加えない。このようにして、データ処理部２にて、作用極８と対極９に与える電流密度と時間軸とのタイムスケジュール図５による現在の電流密度と、使用する作用極８の水中に浸漬している面積と時間軸とのタイムスケジュール図１９による現在の面積と、電流密度の幅を設定する。
【００４０】
データ処理部２では、このタイムスケジュールの時間軸に沿って、その時間ごとの作用極８と対極９間の電流密度と作用極８の水中に浸漬している面積を掛けた値、即ち電流値のデータと、計測した電流値の伝達を遅くする時間値、即ち、ディレイ値のデータを通信用Ｉ／Ｆ３を介してＣＰＵ１に送信する。この計測した電流値の伝達を遅くすることによって、電流値のデータに電流幅が発生する。そして、ＣＰＵ１は、これらの電流値のデータと電流幅のデータを逐次ＲＡＭ５に保存する。また、参照極７、作用極８、対極９、電流検出抵抗３０、電流検出抵抗３１の情報をそれぞれに対応したＡＤＣ１３、ＡＤＣ１４、ＡＤＣ１５、ＡＤＣ１６、ＡＤＣ１９を介して、ＣＰＵ１は、入力し、監視することが可能であり、そして、データ処理部２からの通信Ｉ／Ｆ３を介してＣＰＵ１に参照極７、作用極８、対極９、電流検出抵抗３０、電流検出抵抗３１の情報を要求することによって、ＣＰＵ１から、その情報を、データ処理部２に送ることができる。
【００４１】
ここで、図５と図１９に示すデータ処理部２で作成したタイムチャートを詳細に説明する。縦軸が、本発明の作用極８と対極９間の電流密度を表し、横軸が、そのときの時間軸を表す。縦軸の「＋」は、作用極８から対極９に流すための正の電流密度を表し、作用極４に付着する水生生物の殺菌を行い、「−」は、作用極８から対極９に流す負の電流密度を表し、作用極４の還元を行う。図５のＴ１の期間に、作用極４の付着する水生生物の殺菌を、Ｔ３の期間に作用極４の還元を、Ｔ２の期間で作用極４に付着する水生生物の殺菌の停止を、Ｔ４の期間で作用極４に還元の停止を示している。図１９では、縦軸が、本発明の作用極８が水中に浸漬している面積を表し、横軸が、そのときの時間軸を表す。もし、本発明の作用極８を海岸の水面に設置した場合、潮の満ち引きが発生する。そのため、作用極８の水中に浸漬している面積の変化を予め図１９のタイムチャートに設定する。このときの計測されている水位計２９の状態によって、図１９のタイムチャートに補正が加えられる。
【００４２】
そして、ＣＰＵ１は、ＲＡＭ５に保存しているデータ処理部２からの電流値のデータが、正の電流値ならば、殺菌工程、負の電流ならば、還元工程であると判断する。
ここで、ＲＡＭ５に保存している電流値のデータが、正の電流値であるときの殺菌工程について説明する。
まず、ＣＰＵ１は切り換え信号２６をオフに、切り換え信号２７をオンにする。この切り換え信号２６のオフによって、駆動回路６に内蔵のＰチャンネルのＦＥＴ３５をオフにし、また、ＡＮＤ回路３３の出力をオフし、ＮチャンネルＦＥＴ３６もオフにする。この切り換え信号２７のオンによって、ＮチャンネルのＦＥＴ３７をオンにし、また、ＡＮＤ回路３２の一つの入力をオンにすることによって、パルス波形生成回路４６より出力される電流制御信号２３のオン・オフに同期し、ＡＮＤ回路３２より出力される信号によってＰチャンネルのＦＥＴ３４もオン・オフする。即ち、電流検出抵抗３０を介して作用極８にＦＥＴ３４に制御されたプラス電源１０が、電流検出抵抗３１とＦＥＴ３７を介して対極９にグランド電源１１が接続された状態が形成される。
【００４３】
ここで、ＲＡＭ５に保存している電流値のデータと、ディレイ値のデータをもとにＣＰＵ１は、電流値のデータをＤＡＣ１８を介して、コンパレータ４９の−側に設定し、また、ディレイ値のデータをＤＡＣ１７を介して、ディレイ回路４８に設定する。このコンパレータ４９の＋側には、作用極８に供給している現在の電流情報が電流検出信号２２によりディレイ回路４８を介して入力する。このディレイ回路４８は、ＤＡＣ１７より与えられるディレイ値のデータによって、電流検出信号２２の作用極８に供給している現在の電流情報が、遅れて、コンパレータ４９の＋側に伝わる回路である。この電流情報は、電流検出抵抗３０の両端にかかる電圧を代用して知ることができる。
【００４４】
すなわち、プラス電源１０と電流検出信号２２との電位差と、電流検出抵抗３０の抵抗値により知ることができる。
例えば、プラス電源１０の電圧をｖとし、電流検出抵抗３０の抵抗値をｒｈとし、流れる電流値ｉｈと設定した場合、この電流検出抵抗３０の両端にかかる現在の電圧値はｖｈ  ＝  ｉｈ  ×  ｒｈなる。即ち、パルス波形生成回路４６に接続しているＤＡＣ１８に入力するの電流データとしては（ｖ  −  ｖｈ）の電圧値がコンパレータ４９の−側に設定される。ここで、コンパレータ４９では、ＤＡＣ１８に設定されている電流値データより、ディレイ回路４８を介して遅れて入力した電流検出抵抗３０の電流値が低い場合、つまり、ＤＡＣ１８に設定された電圧より、ディレイ回路４８を介して遅れて入力した電流検出抵抗３０よりの電流検出信号２２の電圧が高い場合、コンパレータ４９より、ＡＮＤ回路３２を介してＦＥＴ３４をオンさせる。
【００４５】
また、コンパレータ４９では、ＤＡＣ１８に設定されている電流値データより、ディレイ回路４８を介して遅れて入力した電流検出抵抗３０の電流値が高い場合、つまり、ＤＡＣ１８に設定された電圧より、ディレイ回路４８を介して遅れて入力した電流検出抵抗３０より電流検出信号２２の電圧が低い場合、コンパレータ４９より、ＡＮＤ回路３２を介してＦＥＴ３４をオフさせる。
そして、電流検出信号２２が、ディレイ回路４８に入力し、コンパレータ４９の−側に接続し、ＡＮＤ回路３２を介してＦＥＴ３４をオン・オフして、電流量を設定するが、このディレイ回路４８による電流検出信号２２のコンパレータ４９への入力の遅れによって、ＡＮＤ回路３２を介してＦＥＴ３４をオン・オフの遅れを生じさせる。これによって、電流検出抵抗３０よりの電圧に、即ち、電流検出信号２２に、ＤＡＣ１８よって設定された電流値のデータを代用した電圧を中心に、振幅の電流のデータを代用とする電圧が発生する。
【００４６】
このようなタイミングが、図１３のパルス波形と電流値のタイミングチャート図の、電流検出抵抗３０に流れる電流データと、ディレイ回路４８に現れる電流データとのタイミングチャートと、このときのＦＥＴ３４をオン・オフするためのコンパレータ４９の出力タイミングが示されている。
そして、ディレイ時間を短くした場合が、図１４の電流の振幅変更時の電流値のタイミングチャートに示される。遅くした場合が、図１５の電流の振幅変更時の電流値のタイミングチャート図に示されている。電流の振幅をより短くすると、電流検出信号２２が、設定されている電流値に対して、直線的な波形になり、逆に、より長くすると、電流検出信号２２が、設定されている電流に対して、三角波形なっている。
現在、図５のＴ１の工程、即ち、正の電流値のときの殺菌工程を示しているので、電流の振幅を狭くして使用するのが妥当である。
【００４７】
同様に、ＲＡＭ５に保存している電流値のデータが、負の電流値であるときの還元工程について説明する。
まず、ＣＰＵ１は切り換え信号２７をオフに、切り換え信号２６をオンにする。この切り換え信号２７のオフによって、駆動回路６に内蔵のＮチャンネルのＦＥＴ３７をオフにし、また、ＡＮＤ回路３２の出力をオフし、ＰチャンネルＦＥＴ３４もオフにする。この切り換え信号２６のオンによって、ＰチャンネルのＦＥＴ３５をオンにし、また、ＡＮＤ回路３３の一つの入力をオンにすることによって、パルス波形生成回路４７より出力される電流制御信号２５のオン・オフに同期し、ＡＮＤ回路３３より出力される信号によってＮチャンネルのＦＥＴ３６もオン・オフする。即ち、電流検出抵抗３１を介して作用極８にＦＥＴ３６に制御されたグランド電源１０が、電流検出抵抗３０とＦＥＴ３５を介して対極９にプラス電源１１が接続された状態が形成される。
【００４８】
ここで、ＲＡＭ５に保存している電流値のデータと、ディレイ値のデータをもとにＣＰＵ１は、電流値のデータをＤＡＣ２１を介して、コンパレータ５１の＋側に設定し、また、ディレイ値のデータをＤＡＣ２０を介して、ディレイ回路５０に設定する。このコンパレータ５１の−側には、作用極８に供給している現在の電流情報が電流検出信号２２によりディレイ回路４８を介して入力する。このディレイ回路４８は、ＤＡＣ１７より与えられたディレイ値のデータによって、電流検出信号２４の作用極８に供給している現在の電流情報が、遅れて、コンパレータ５１の−側に伝わる回路である。この電流情報は、電流検出抵抗３１の両端にかかる電圧を代用して知ることができる。すなわち、グランド電源１１と電流検出信号２４との電位差と、電流検出抵抗３１の抵抗値により知ることができる。
【００４９】
例えば、グランド電源１１の電圧を０とし、電流検出抵抗３１の抵抗値をｒｌとし、流れる電流値ｉｌと設定した場合、この電流検出抵抗３０の両端にかかる現在の電圧値はｖｌ  ＝  ｉｌ  ×  ｒｌなる。即ち、パルス波形生成回路４７に接続しているＤＡＣ２１に入力するの電流データとしてはｖｈの電圧値がコンパレータ５１の＋側に設定される。ここで、コンパレータ５１では、ＤＡＣ２１に設定されている電流値データより、ディレイ回路５０を介して遅れて入力した電流検出抵抗３１の電流値が低い場合、つまり、ＤＡＣ２１に設定された電圧より、ディレイ回路５０を介して遅れて入力した電流検出抵抗３１よりの電流検出信号２４の電圧が低い場合、コンパレータ５１より、ＡＮＤ回路３３を介してＦＥＴ３６をオンさせる。また、コンパレータ５１では、ＤＡＣ２１に設定されている電流値データより、ディレイ回路５０を介して遅れて入力した電流検出抵抗３１の電流値が高い場合、つまり、ＤＡＣ２１に設定された電圧より、ディレイ回路５０を介して遅れて入力した電流検出抵抗３１より電流検出信号２２の電圧が低い場合、コンパレータ５１より、ＡＮＤ回路３３を介してＦＥＴ３６をオフさせる。
【００５０】
そして、電流検出信号２４が、ディレイ回路５０に入力し、コンパレータ５１の＋側に接続し、ＡＮＤ回路３３を介してＦＥＴ３６をオン・オフして、電流量を設定するが、このディレイ回路５０による電流検出信号２４のコンパレータ５１への入力の遅れによって、ＡＮＤ回路３３を介してＦＥＴ３６をオン・オフの遅れを生じさせる。これによって、電流検出抵抗３１よりの電圧に、即ち、電流検出信号２４に、ＤＡＣ２１よって設定された電流値のデータを代用した電圧を中心に、振幅の電流のデータを代用とする電圧が発生する。
このようなタイミングが、図１６のパルス波形と電流値のタイミングチャート図の、電流検出抵抗３１に流れる電流データと、ディレイ回路５０に現れる電流データとのタイミングチャートタと、このときのＦＥＴ３６をオン・オフするためのコンパレータ５１の出力タイミングが示されている。
そして、ディレイ時間を短くした場合が図１７の電流の振幅変更時の電流値のタイミングチャート図に示され、遅くした場合が図１８の電流の振幅変更時の電流値のタイミングチャート図に示されている。より短くすると、電流検出信号２４が、設定されている電流値に対して、直線的な波形になり、逆に、より長くすると、電流検出信号２４が、設定されている電流に対して、三角波形なっている。現在、図５のＴ３の工程、即ち、正の電流値のときの殺菌工程を示しているので、電流の振幅を狭くして使用するのが妥当である。
【００５１】
また、図５のＴ２の工程、即ち、殺菌工程の停止では、Ｔ１の工程、即ち、正の電流値のときの殺菌のときの回路の設定を行うが、ディレイ回路４８のＤＡＣ１７によるディレイ値として０に近似するデータを設定する。
同様に、図５のＴ４の工程、即ち、還元工程の停止では、Ｔ３の工程、即ち、負の電流値のときの還元のときの回路の設定を行うが、ディレイ回路５０のＤＡＣ２０によるディレイ値として０に近似するデータを設定する。
【００５２】
このように本発明を２つの実施例をパルス波形生成回路３８、３９、４６、４７と駆動回路６とＤＡＣ１７、１８、２０、２１とＡＤＣ１６、ＡＤＣ１９と電流検出信号２２、２４と、電流制御信号２３、２５をもとに説明したが、パルス波形生成回路３８、３９、４６、４７より出力されるパルスの周期が時間的に、ゆっくり変化する環境で使用するならば、パルス波形生成回路３８、３９、４６、４７とＤＡＣ１７、１８、２０、２１とを使用せずに、ＣＰＵ１にて、電流検出信号２２、電流検出信号２４をＡＤＣ１６、ＡＤＣ１９を介して、電流値のデータをモニタしながら、ＣＰＵ１より電流制御信号２３、２５を直接駆動させて、駆動回路６にパルスを与えて制御することも可能である。
また、駆動回路６の電源にはプラス電源１０とグランド電源１１からなる単電源を使用しているが、プラス電源とマイナス電源、もしくは、グランド電源とマイナス電源からなる構成の電源も可能である。
【００５３】
【発明の効果】
本発明は、作用極と対極間に流れている電流値を計測し、その電流値と予め設定している目標とする電流値とを比較して、パルスを生成し、その生成したパルスに同期した駆動回路より作用極と対極間に電圧を印加する。そして、作用極と対極間にパルスの電圧を印加することは、単電源から供給される電圧を駆動回路にてオン・オフさせるスイッチング動作を行うことにより行われることにより、電源の効率が良くなる。また、スイッチング動作であるため、作用極と対極間に流れる電流の極性も容易変更できる。また、電流の上限と下限を設定したり、電流の遅れを設定することによって、作用極と対極間に流れる電流の振幅も容易に可変できる。特に、作用極から対極への負の電流を流すときに、電流の振幅を大きくして、防汚効果の低下を招かない工夫とすることができる。
【図面の簡単な説明】
【図１】実施例１の全体の電気的ブロック図
【図２】駆動回路６の電気的内部ブロック図
【図３】パルス波形生成回路３８の電気的内部ブロック図
【図４】パルス波形生成回路３９の電気的内部ブロック図
【図５】電流密度のタイムスケジュール図
【図６】パルス波形生成回路３８よりのパルス波形と電流値のタイミングチャート図
【図７】パルス波形生成回路３８よりの電流の振幅変更時の電流値のタイミングチャート図
【図８】パルス波形生成回路３９よりのパルス波形と電流値のタイミングチャート図
【図９】パルス波形生成回路３９よりの電流の振幅変更時の電流値のタイミングチャート図
【図１０】実施例２の全体の電気的ブロック図
【図１１】パルス波形生成回路４６の電気的内部ブロック図
【図１２】パルス波形生成回路４７の電気的内部ブロック図
【図１３】パルス波形生成回路４６よりのパルス波形と電流値のタイミングチャート図
【図１４】ディレイ回路４８のディレイ時間を短くした場合のパルス波形生成回路４６よりのパルス波形と電流値のタイミングチャート図
【図１５】ディレイ回路４８のディレイ時間を長くした場合のパルス波形生成回路４６よりのパルス波形と電流値のタイミングチャート図
【図１６】パルス波形生成回路４７よりのパルス波形と電流値のタイミングチャート図
【図１７】ディレイ回路５０のディレイ時間を短くした場合のパルス波形生成回路４７よりのパルス波形と電流値のタイミングチャート図
【図１８】ディレイ回路５０のディレイ時間を長くした場合のパルス波形生成回路４７よりのパルス波形と電流値のタイミングチャート図
【図１９】面積のタイムスケジュール図
【符号の説明】
１  ＣＰＵ
２  データ処理部
３  通信Ｉ／Ｆ
４  ＦＬＡＳＨＲＯＭ
５  ＲＡＭ
６  駆動回路
７  参照極
８  作用極
９  対極
１０  プラス電源
１１  グランド電源
１２  防汚装置
１３  ＡＤＣ（アナログ・デジタル変換器）
１４  ＡＤＣ（アナログ・デジタル変換器）
１５  ＡＤＣ（アナログ・デジタル変換器）
１６  ＡＤＣ（アナログ・デジタル変換器）
１７  ＤＡＣ（デジタル・アナログ変換器）
１８  ＤＡＣ（デジタル・アナログ変換器）
１９  ＡＤＣ（アナログ・デジタル変換器）
２０  ＤＡＣ（デジタル・アナログ変換器）
２１  ＤＡＣ（デジタル・アナログ変換器）
２２  電流検出信号
２３  電流制御信号
２４  電流検出信号
２５  電流制御信号
２６  切換信号
２７  切換信号
２８  ＡＤＣ（アナログ・デジタル変換器）
２９  水位計
３０  電流検出抵抗
３１  電流検出抵抗
３２  ＡＮＤ回路
３３  ＡＮＤ回路
３４  ＦＥＴ
３５  ＦＥＴ
３６  ＦＥＴ
３７  ＦＥＴ
３８  パルス波形生成回路
３９  パルス波形生成回路
４０  コンパレータ
４１  コンパレータ
４２  ゲート回路
４３  コンパレータ
４４  コンパレータ
４５  ゲート回路
４６  パルス波形生成回路
４７  パルス波形生成回路
４８  ディレイ回路
４９  コンパレータ
５０  ディレイ回路
５１  コンパレータ
５２  ホストコンピュータ
【図１】
2004183018.tif 000003
【図２】
2004183018.tif 000004
【図３】
2004183018.tif 000005
【図４】
2004183018.tif 000006
【図５】
2004183018.tif 000007
【図６】
2004183018.tif 000008
【図７】
2004183018.tif 000009
【図８】
2004183018.tif 000010
【図９】
2004183018.tif 000011
【図１０】
2004183018.tif 000012
【図１１】
2004183018.tif 000013
【図１２】
2004183018.tif 000014
【図１３】
2004183018.tif 000015
【図１４】
2004183018.tif 000016
【図１５】
2004183018.tif 000017
【図１６】
2004183018.tif 000018
【図１７】
2004183018.tif 000019
【図１８】
2004183018.tif 000020
【図１９】
2004183018.tif 000021