(57)【要約】【課題】ＣＰＵが仕事をしていないときのコンピュータの消費電力を従来に比べ低下させることができる情報処理装置を提供する。【解決手段】初期状態又は通常状態のいずれかを記憶する状態記憶回路１６と、電源スイッチオン時に、電源回路１１からＣＰＵ１０、ＲＡＭ１４等に電力を供給させ、状態記憶回路１６に初期状態を記憶する電源スイッチ部２０と、所定のイベントが発生した場合、電源回路１１からＣＰＵ１０に電力を供給させるイベント制御回路１７と、一方、状態記憶回路１６が初期状態を記憶しているときはＲＡＭ１４、通信装置２５等の周辺回路を初期化した後、電源回路１１からＣＰＵ１０に対する電源をオフし、さらに状態記憶回路１６に通常状態を記憶し、他方、状態記憶回路１６が通常状態を記憶しているときは初期化処理を行わずに、発生したイベントを処理した後、電源回路１１からＣＰＵ１０に対する電源をオフするＣＰＵ１０とを備えている。【選択図】            図１
2004295193.tif 000002
【特許請求の範囲】
【請求項１】
中央処理装置、主記憶装置、入出力装置及び電源装置を備える情報処理装置において、
初期状態又は通常状態のいずれかを示す情報を記憶する状態記憶手段と、
所定の入力信号に応じて、電源装置から中央処理装置、主記憶装置及び入出力装置に電力を供給させるとともに、状態記憶手段に初期状態を示す情報を記憶させる電源作動手段と、
所定のイベントが発生した場合、電源装置から中央処理装置に電力を供給させるイベント制御手段と、
電源装置から自装置に電力が供給された場合、状態記憶手段の記憶情報が初期状態を示すときには主記憶装置及び入出力装置を初期化するとともに状態記憶手段に通常状態を示す情報を記憶させた後、電源装置から自装置に対する電力の供給を制限し、又は、状態記憶手段の記憶情報が通常状態を示すときには前記初期化処理を行わずに、発生したイベントを処理した後、電源装置から自装置に対する電力の供給を制限する中央処理装置と
を備えることを特徴とする情報処理装置。
【請求項２】
前記主記憶装置が不揮発性記憶手段であって、
前記中央処理装置が、前記電源装置から自装置に対する電力の供給を制限する際に、自装置に加え、前記主記憶装置に対する電力の供給も制限する
ことを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記入出力装置に含まれる表示装置が不揮発性表示媒体からなり、
前記中央処理装置が、前記電源装置から自装置に対する電力の供給を制限する際に、自装置に加え、その表示装置に対する電力の供給も制限する
ことを特徴とする請求項１又は２記載の情報処理装置。
【請求項４】
中央処理装置、主記憶装置、入出力装置及び電源装置を備える情報処理装置の制御方法において、
初期状態又は通常状態のいずれかを示す情報を記憶する状態記憶手段と、
所定の入力信号に応じて、電源装置から中央処理装置、主記憶装置及び入出力装置に電力を供給させるとともに、状態記憶手段に初期状態を示す情報を記憶させる電源作動手段と、
所定のイベントが発生した場合、電源装置から中央処理装置に電力を供給させるイベント制御手段とを用い、
電源装置から中央処理装置に電力が供給された場合、中央処理装置によって、状態記憶手段の記憶情報が初期状態を示すときには主記憶装置及び入出力装置を初期化するとともに状態記憶手段に通常状態を示す情報を記憶させた後、電源装置から自装置に対する電力の供給を制限させ、又は、状態記憶手段の記憶情報が通常状態を示すときには前記初期化処理を行わずに、発生したイベントを処理した後、電源装置から自装置に対する電力の供給を制限させる
ことを特徴とする情報処理装置の制御方法。
【請求項５】
中央処理装置、主記憶装置、入出力装置及び電源装置を備える情報処理装置で実行されるプログラムにおいて、
初期状態又は通常状態のいずれかを示す情報を記憶する状態記憶手段と、
所定の入力信号に応じて、電源装置から中央処理装置、主記憶装置及び入出力装置に電力を供給させるとともに、状態記憶手段に初期状態を示す情報を記憶させる電源作動手段と、
所定のイベントが発生した場合、電源装置から中央処理装置に電力を供給させるイベント制御手段とを用い、
電源装置から中央処理装置に電力が供給された場合、中央処理装置によって、状態記憶手段の記憶情報が初期状態を示すときには主記憶装置及び入出力装置を初期化するとともに状態記憶手段に通常状態を示す情報を記憶させた後、電源装置から自装置に対する電力の供給を制限させ、又は、状態記憶手段の記憶情報が通常状態を示すときには前記初期化処理を行わずに、発生したイベントを処理した後、電源装置から自装置に対する電力の供給を制限させる
ための記述を含むことを特徴とする情報処理装置の制御プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置、情報処理装置の制御方法及び中央処理装置の制御プログラムに関する。
【０００２】
【従来の技術】
コンピュータシステムの用途は大きく分けて二種類ある。一つは、科学技術計算用のスーパーコンピュータやインターネットのサーバーコンピュータに見られるように、大量の演算やデータ入出力を繰り返すものである。もう一つは、パーソナルコンピュータや組み込み用コンピュータに見られるように、人間からの操作をきっかけに短時間の処理を行うものである。後者のコンピュータシステムは、その稼働時間の大部分をユーザーからの操作待ちに費やしており、ほとんど仕事をしていない状態にある。
【０００３】
また、近年、コンピュータを内蔵しつつ、低消費電力であることが求められている携帯型情報機器が増加している。例えば、ノート型コンピュータ、ＰＤＡ（個人情報機器）、携帯電話、デジタルカメラ、電子ブック等である。そのような機器ではバッテリの持続時間を長くするために、内蔵するコンピュータシステムの消費電力を少しでも減らすことが求められている。
【０００４】
また、一般的なコンピュータシステムにはスタンバイモードやサスペンドモードと呼ばれる低消費電力モードが設けられている（例えば、特許文献１参照）。タイマーを用いて時間を計測することによって、ユーザーの操作が一定時間（例えば１０分）行われないときに、通常モードからスタンバイモードやサスペンドモードへの移行がなされる。スタンバイモードでは、ＣＰＵ（中央処理装置）をＨＡＬＴ状態（ホールト状態；停止状態）とすることで、消費電力を低下させることが可能である。サスペンドモードでは、ＲＡＭ等の揮発性メモリの記憶内容をハードディスク等の不揮発性記憶装置に記憶することで、ＣＰＵ、ＲＡＭ等の電源をオフすることを可能としている。
【０００５】
【特許文献１】
特開平８−８７３６１号公報（第８頁、第５図）
【０００６】
【発明が解決しようとする課題】
しかし、ユーザーの操作が無くなってからスタンバイモードやサスペンドモードに入るまでには一定の時間（例えば１０分）を要するため、その間無駄な消費電力が発生する。また、通常、スタンバイモードでは割り込みによる復帰が必要なため、ＣＰＵをＨＡＬＴ状態またはそれに類似した状態にする。その間電源を供給する必要があり、やはり一定の電力を消費する。
また、システムをスタンバイモードやサスペンドモードから復帰させるにはユーザーの操作を必要とする。特にサスペンドモードでは、復帰時の初期化処理に長い時間を要する。そのため、使い勝手も良いとはいえない。したがって、頻繁にスタンバイモードやサスペンドモードに入ることが難しかった。
【０００７】
さらに、近年、半導体技術の進展によるプロセスルールの微細化が進み、それに伴うリーク電流の増加傾向が顕著となっている。これは、ＣＰＵをＨＡＬＴ状態にしたときの消費電力が増加していくことを意味し、スタンバイモードの効果が薄れていくことにつながる。
【０００８】
本発明は、このような事情に鑑みてなされたもので、ＣＰＵが仕事をしていないときのコンピュータの消費電力を従来に比べ低下させることができる情報処理装置、情報処理装置の制御方法及びプログラムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明は、中央処理装置、主記憶装置、入出力装置及び電源装置を備える情報処理装置において、初期状態又は通常状態のいずれかを示す情報を記憶する状態記憶手段と、所定の入力信号に応じて、電源装置から中央処理装置、主記憶装置及び入出力装置に電力を供給させるとともに、状態記憶手段に初期状態を示す情報を記憶させる電源作動手段と、所定のイベントが発生した場合、電源装置から中央処理装置に電力を供給させるイベント制御手段と、電源装置から自装置に電力が供給された場合、状態記憶手段の記憶情報が初期状態を示すときには主記憶装置及び入出力装置を初期化するとともに状態記憶手段に通常状態を示す情報を記憶させた後、電源装置から自装置に対する電力の供給を制限し、又は、状態記憶手段の記憶情報が通常状態を示すときには前記初期化処理を行わずに、発生したイベントを処理した後、電源装置から自装置に対する電力の供給を制限する中央処理装置とを備えることを特徴とする。
【００１０】
上記構成によれば、例えばユーザーが電源スイッチを操作したとき等に発生された所定の入力信号に応じて、電源装置から中央処理装置、主記憶装置及び入出力装置に電力が供給され、さらに状態記憶手段に初期状態を示す情報が記憶される。この場合、電源装置から中央処理装置に電力が供給されたとき、状態記憶手段の記憶情報が初期状態なので、主記憶装置及び入出力装置が初期化されることになる。そして、状態記憶手段に通常状態を示す情報が記憶される。その後、電源装置から中央処理装置に対する電力の供給が制限される。
【００１１】
一方、電源装置から中央処理装置に対する電力の供給が制限された状態からの復帰は、所定のイベントが発生した場合にイベント制御手段によって電源装置から中央処理装置に電力を供給することで行われる。この場合、状態記憶手段の記憶情報は通常状態なので、主記憶装置及び入出力装置の初期化処理は行われずに、発生したイベントが処理される。その後、電源装置から中央処理装置に対する電力の供給が再び制限される。
【００１２】
したがって、中央処理装置がイベント処理を行っていない場合には、中央処理装置への電力が制限されるので、消費電力が低減されることになる。ここで、中央処理装置への電源線を遮断することによって中央処理装置への電力を制限した場合には、微細化等に影響されず、中央処理装置の消費電力を低減することが可能となる。
【００１３】
一方、主記憶装置や入出力装置に対する初期化処理は、状態記憶手段が初期状態を示している場合にのみ行われるので、一度初期化処理を行って通常状態となった後は、中央処理装置の復帰に要する時間を短縮することができる。また、上記構成では、ユーザーの操作によらず、中央処理装置への供給電力を自動的に制限することができる。
【００１４】
本発明の他の態様は、前記主記憶装置が不揮発性記憶手段であって、前記中央処理装置が、前記電源装置から自装置に対する電力の供給を制限する際に、自装置に加え、前記主記憶装置に対する電力の供給も制限することを特徴とする。この構成によれば、主記憶装置による消費電力も低減することが可能となる。
【００１５】
本発明のさらに他の態様は、前記入出力装置に含まれる表示装置が不揮発性表示媒体からなり、前記中央処理装置が、前記電源装置から自装置に対する電力の供給を制限する際に、自装置に加え、その表示装置に対する電力の供給も制限することを特徴とする。この構成によれば、表示装置による消費電力も低減することが可能となる。
【００１６】
また、本発明の情報処理装置の制御方法は、中央処理装置、主記憶装置、入出力装置及び電源装置を備える情報処理装置の制御方法において、初期状態又は通常状態のいずれかを示す情報を記憶する状態記憶手段と、所定の入力信号に応じて、電源装置から中央処理装置、主記憶装置及び入出力装置に電力を供給させるとともに、状態記憶手段に初期状態を示す情報を記憶させる電源作動手段と、所定のイベントが発生した場合、電源装置から中央処理装置に電力を供給させるイベント制御手段とを用い、電源装置から中央処理装置に電力が供給された場合、中央処理装置によって、状態記憶手段の記憶情報が初期状態を示すときには主記憶装置及び入出力装置を初期化するとともに状態記憶手段に通常状態を示す情報を記憶させた後、電源装置から自装置に対する電力の供給を制限させ、又は、状態記憶手段の記憶情報が通常状態を示すときには前記初期化処理を行わずに、発生したイベントを処理した後、電源装置から自装置に対する電力の供給を制限させることを特徴とする。
【００１７】
また、本発明の情報処理装置の制御プログラムは、中央処理装置、主記憶装置、入出力装置及び電源装置を備える情報処理装置で実行されるプログラムにおいて、初期状態又は通常状態のいずれかを示す情報を記憶する状態記憶手段と、所定の入力信号に応じて、電源装置から中央処理装置、主記憶装置及び入出力装置に電力を供給させるとともに、状態記憶手段に初期状態を示す情報を記憶させる電源作動手段と、所定のイベントが発生した場合、電源装置から中央処理装置に電力を供給させるイベント制御手段とを用い、電源装置から中央処理装置に電力が供給された場合、中央処理装置によって、状態記憶手段の記憶情報が初期状態を示すときには主記憶装置及び入出力装置を初期化するとともに状態記憶手段に通常状態を示す情報を記憶させた後、電源装置から自装置に対する電力の供給を制限させ、又は、状態記憶手段の記憶情報が通常状態を示すときには前記初期化処理を行わずに、発生したイベントを処理した後、電源装置から自装置に対する電力の供給を制限させるための記述を含むことを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の情報処理装置の一実施の形態を図面を参照して説明する。図１には、本発明の情報記憶装置（コンピュータシステム）１の回路構成の例と、ＣＰＵ１０等による制御信号の流れを示している。ここで、実線はデータや通常動作用の制御信号あるいは電源線を表し、破線は電源管理に関する制御信号を表している。
【００１９】
図１に示す本実施の形態の情報処理装置１は、ＣＰＵ（中央処理装置）１０と、電源回路１１と、その他の周辺装置１３〜２５とから構成されている。ＣＰＵ１０は、複数のアドレス線、データ線および制御線からなるバス１２が接続されている。このバス１２を介してＣＰＵ１０には、ＲＯＭ（リードオンリメモリ）１３、ＲＡＭ（ランダムアクセスメモリ）１４、表示コントローラ１５、状態記憶回路１６、イベント制御回路１７、および周辺回路インターフェース１８が接続されている。
【００２０】
ＣＰＵ１０は、ＲＯＭ１３やＲＡＭ１４を主記憶装置として用い、各種演算を行って、表示コントローラ１５や周辺回路インターフェース１８を介して接続された表示装置１９、キーボード２１等の各種入出力装置（周辺回路）を制御する。本願において主記憶装置はＣＰＵ１０の命令で直接アクセス可能な記憶装置を表し、入出力装置は入力と出力のすくなくとも一方の機能を有する装置を表す。
【００２１】
表示コントローラ１５は、ＣＰＵ１０から送られてきたデータに基づいて、表示装置１９の画面表示を制御するための半導体装置である。この表示コントローラ１５は、画像処理用の半導体装置や、ビデオＲＡＭから構成されている。表示装置１９は、液晶ディスプレイ、電子ペーパー等からなる表示画面と、その駆動回路とから構成されている。ここで、電子ペーパーとは、電源をオフにしても表示が保持される表示装置（不揮発性表示媒体とする。）であって、具体的には、電気泳動ディスプレイ、コレステリック液晶、リライタブル感熱ペーパー、ツイストボール方式の電子ペーパー等である。本実施の形態では、表示装置１９の表面にタッチパネル２３が一体形成されているものとする。
【００２２】
状態記憶回路１６は、情報処理装置１の動作状態が、初期状態または通常状態のどちらであるかを示す情報を記憶する記憶手段である。例えば１ビットの記憶回路から構成されていて、電源スイッチ部２０から入力される制御信号（初期状態）によってそのビットの値が「１」または「０」に設定される。そして、その動作状態を示すビットの値は、バス１２を用いてＣＰＵ１０が参照可能である。
【００２３】
イベント制御回路１７は、周辺回路インターフェース１８から送られてくる周辺回路毎のイベント信号が所定の条件を満たす場合に、電源回路１１からＣＰＵ１０に対して電力を供給させるための制御信号（ＣＰＵ  ＯＮ）を出力する回路である。制御信号を出力するか否かの条件（パラメータ）は、ＣＰＵ１０によってバス１８を介してイベント制御回路１７内の内部のレジスタに設定される。例えば、キーボード２１の特定のキーが何ミリ秒以上押下され続けた場合に制御信号を出力するといった条件を設定することができる。
【００２４】
周辺回路インターフェース１８は、キーボード２１、マウス２２、タッチパネル２３、タイマー２４、通信装置２５等の各種周辺回路（あるいは周辺装置）と、ＣＰＵ１０とのインターフェースをなす回路である。周辺回路としては、情報処理装置１内にあらかじめ固定して取り付けられていてもよいし、着脱自在に接続されていてもよい。また図示の例以外では、ハードディスク、マイクロフォン、スピーカ、カメラ等の周辺装置が考えられる。周辺回路の操作内容あるいは入出力データは、バス１２を介してＣＰＵ１０に入出力される。この周辺回路インターフェース１８は、各周辺回路に対して特定の操作入力や特定のデータ入出力が発生した場合、それを示すイベント信号を周辺回路毎に出力する。
【００２５】
一方、電源回路１１は、バッテリや商用電源を入力として、所定の電圧の直流電力を出力する回路である。本実施の形態では、電源回路１１の出力は、ＣＰＵ１０の電源端子に接続される出力１１ａと、ＲＡＭ１４、キーボード２１等のＣＰＵ１０以外の各装置（各回路）１３〜２５の電源端子に接続される出力１１ｂとから構成されている。出力１１ａおよび出力１１ｂは１または複数の異なる電圧の電源線から構成されている。出力１１ａと出力１１ｂは互いに独立してオンおよびオフ（出力状態および出力停止状態）が制御可能となっている。
【００２６】
電源回路１１は、電源スイッチ部２０から全回路をオンするための制御信号（全回路ＯＮ）が入力された場合に、出力１１ａと出力１１ｂの両者をオンして、すべての回路に電力を供給する。電源回路１１は、イベント制御回路１７からＣＰＵ１０をオンするための制御信号（ＣＰＵ  ＯＮ）が入力された場合に、出力１１ａをオンして、ＣＰＵ１０に電力を供給する。ただし、出力１１ａがすでにオン状態の場合は出力１１ａの状態は変化しない。ＣＰＵ１０からＣＰＵ１０をオフするための制御信号（ＣＰＵ  ＯＦＦ）が入力された場合に、出力１１ａをオフして、ＣＰＵ１０への電力の出力を停止する。また、ＣＰＵ１０から全回路をオフするための制御信号（全回路ＯＦＦ）が入力された場合に、出力１１ａと出力１１ｂの両者をオフして、全回路への電力の出力を停止する。
【００２７】
電源スイッチ部２０は、ユーザーによって操作されるプッシュスイッチ（電源ＳＷ）と、その操作状態の検知回路と、電源ランプ等の表示手段とから構成されている。電源スイッチ部２０は、そのプッシュスイッチが押された場合、電源回路１１への制御信号（全回路ＯＮ）および状態記憶回路１６への制御信号（初期状態）として、同時に、所定レベルの信号（オン信号）を出力する。
【００２８】
次に、図２〜図４を参照して、図１の情報処理装置１の動作について説明する。なお、図２〜図３はハードウェアの動作内容、図４はＣＰＵ１０のソフトウェア（プログラム）の処理内容を示している。まず、電源回路１１が出力１１ａおよび出力１１ｂを停止した状態で、ユーザーが電源スイッチ部２０の電源ＳＷを操作すると、電源スイッチ部２０は、制御信号（全回路ＯＮ）および制御信号（初期状態）にオン信号を出力する（図２のステップＳ２１〜Ｓ２２）。ここで、情報処理装置１の全回路に電源が供給され、全ての回路が動作を開始する。同時に状態記憶回路１６に「初期状態」を示す値が格納される。
【００２９】
次に、電源回路１１等で発生された所定のリセット信号がＣＰＵ１０に供給され、ＣＰＵ１０はＲＯＭ１３に格納されているプログラムの実行を開始する。続いてＣＰＵ１０は状態記憶回路１６の内容を参照する（図４のステップＳ４１）。この場合、「初期状態」が格納されているので、初期化処理を行う（図４のステップＳ４２からステップＳ４３）。初期化処理では、ＲＡＭ１４のクリアと初期値の設定、周辺回路（キーボード２１〜通信装置２５）の初期化、表示コントローラ１５による初期画面の生成などを行う。その後、イベント制御回路１７に必要なイベントを取り扱う「許可」を与える（「許可」パラメータを格納する）（図４のステップＳ４４）。その後、状態記憶回路１６に「通常状態」を示すパラメータを格納する（図４のステップＳ４５）。ここで一度ＣＰＵ１０の電源をオフにするため制御信号（ＣＰＵ  ＯＦＦ）を出力する（図４のステップＳ４６）。制御信号（全回路ＯＦＦ）ではないので、周辺回路（キーボード２１〜通信装置２５）等への電源は供給されている。その後、ＣＰＵ１０の活動は停止する。
【００３０】
次に、周辺回路（キーボード２１〜通信装置２５）からの割り込みが発生すると、周辺回路インターフェース１８からイベント制御回路１７にイベント信号が出力され、イベントの発生が通知される（図３のステップＳ３１）。イベント制御回路１７は、内部に格納されている「許可」パラメータを参照し、許可された割り込みであれば、それをイベントとして認識し、電源回路１１にＣＰＵ１０への電源オンを指示する（図３のステップＳ３２）。
【００３１】
次に、ＣＰＵ１０に電源が供給されるとともに、電源回路１１等で発生された所定のリセット信号がＣＰＵ１０に供給されて、ＣＰＵ１０はＲＯＭ１３に格納されているプログラムの実行を開始する。ＣＰＵ１０は状態記憶回路１６の内容を参照する（図４のステップＳ４１）。この場合、「通常状態」が格納されているので、イベントの取得を行う（図４のステップＳ４２からステップＳ４７）。イベントの取得はイベントが取得されるまで繰り返される（図４のステップＳ４７およびステップＳ４８）。イベントには、ユーザーの操作によるもの（キーボード２１のキーを押す、マウス２２を動かす／ボタンを押す、タッチパネル２３に触れる、など）と、間欠的な動作を行う周辺回路からの割り込みによるもの（通信装置２５がデータを受信した、バッテリ容量が低下した、など）、などがある。
【００３２】
イベントが取得された場合、取得したイベントに応じて、プログラムを分岐させ、イベントの種類に応じて適切な処理を行う（図４のステップＳ４９から、ステップＳ５０−１〜５０−ｎおよびステップ５１のいずれか）。イベント１〜ｎに対応する処理１〜ｎ（ｎは自然数）（図４のステップＳ５０−１〜５０−ｎ）に分岐した場合、処理が終了すると、すぐにＣＰＵ１０の電源をオフにする信号（ＣＰＵ  ＯＦＦ）を出力して、ＣＰＵ１０の電源をオフする（図４のステップＳ４６）。一方、取得したイベントがシステムの終了を指示するものであった場合、終了処理として、書き換え中のデータの保存、通信相手への通知、周辺回路への停止命令の発行、などの終了処理を行ってから（図４のステップＳ５１）、電源回路１１に対して全回路の電源オフを指示する（図４のステップＳ５２）。
【００３３】
なお、図４を参照して説明したＣＰＵ１０によって実行されるプログラムでは、各処理１〜ｎがＣＰＵ１０のオン・オフ動作に対応した構成を有するようにする。すなわち、各処理１〜ｎは、各イベントに対応した１回の処理のみを行うものとして構成されるようにする。ただし、キーボード２１の操作、通信装置２５によるデータ入出力処理等では、各装置のバッファ等を利用して、複数のキー操作や複数のデータ入出力を１つのイベントとして処理することも可能である。同時にＣＰＵ１０内のレジスタの値が処理毎に変化することを前提としてデータ処理を行うようにプログラムが構成されるようにする。例えばタッチパネル２３への操作に応じてある表示データをスクロール表示させる等の処理を、複数回、複数のイベントに渡って繰り返し行う場合を考える。この場合には、前回の処理データを、ＲＡＭ１４等の所定のエリアに格納して、次の処理でそれを利用できるようにする。ただし、上記の構成において、ＣＰＵ１０内の各レジスタ（あるいはスタックまたはキャッシュ）の値についてもＣＰＵ１０の電源がオフされる前にＲＡＭ１４等に格納し、次にＣＰＵ１０の電源がオンしたときにその値を参照あるいはレジスタに書き戻すような処理を適宜追加することもできる。
【００３４】
なお、上記の構成ではＲＡＭ１４が揮発性メモリであるとしていたが、ＲＡＭ１４等を例えば、ＭＲＡＭ（エムラム；Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（エフイーラム；Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＯＵＭ（Ｏｖｏｎｉｃｓ  Ｕｎｉｆｉｅｄ  Ｍｅｍｏｒｙ）等の不揮発性メモリに変更することもできる。その場合、ＣＰＵ１０の電源をオフにするときに一緒にＲＡＭ１４をオフにすることができる。
【００３５】
また、表示装置１９に上述したような不揮発性表示媒体（電源を切っても表示内容を保持することができる表示手段）を用いる場合には、ＣＰＵ１０の電源をオフにするときに一緒に表示装置１９をオフにすることができる。
【００３６】
また、図１に示す構成では、電源回路１１の出力を独立してオン・オフ制御可能な２系統の出力１１ａおよび出力１１ｂに分割するとしている。ただし、例えば電源回路１１の出力を１系統の出力として、ＣＰＵ１０等の装置側に電源線をオン・オフするための手段を追加し、そのオン・オフ手段を制御して電源を遮断あるいは制限するようにすることも可能である。
【００３７】
また、本発明の情報処理装置は、図１に示す形態に限定されることなく、各構成を統合したり、分割したりすることが可能である。例えば図１のイベント制御回路１７と状態記憶回路１６や電源スイッチ部２０を１つの回路として集積化したり、ＣＰＵ１０内にＲＯＭ１３やＲＡＭ１４等の全部あるいは一部を集積化することができる。ただし、ＣＰＵ１０内にＲＯＭ１３やＲＡＭ１４等の全部あるいは一部を集積化する場合には、ＣＰＵ１０の部分と、ＲＯＭ１３やＲＡＭ１４等の部分との電源線を独立させるようにする。
【００３８】
また、図１のＣＰＵ１０で実行されるプログラムは、コンピュータ読み取り可能な記録媒体あるいは通信回線を介して頒布することが可能である。
【００３９】
従来のコンピュータシステムは、常時電源オンを基本としており、スタンバイモード等の特殊なモードを設けることで、ある程度の低消費電力を実現しようとしている。しかし、その動作には何らかのユーザー操作を必要とするため、使い勝手が悪く、頻繁に活用するのが難しかった。よって、低消費電力化の効果も小さかった。それに対し、本実施の形態の回路構成およびソフトウェア構成では、ＣＰＵ１０の電源オフ状態が基本となり、処理が必要な場合のみＣＰＵ１０に電源が供給される。その際、時間がかかる初期化処理（図４のステップＳ４３）を何度も実行せずに済むため、ユーザーが何ら意識することなく、消費電力を大幅に削減することができる。
【００４０】
本発明は、上記の実施の形態に限定されることなく、コンピュータを内蔵し、低消費電力であることが求められている機器で、ユーザーからの操作をきっかけとして処理を行うものに広く適用することができる。例えば、ノート型コンピュータ、ＰＤＡ、携帯電話、デジタルカメラ、電子ブックなどに適用できると考えられる。特に、機能がいくつかの部分に分かれており、一部の機能が間欠的な動作を行う場合にはその部分に適用することが好適である。すなわち、ユーザーからの操作、あるいは、他の機能部分からの指示による間欠的な動作が考えられる装置に対して好適に適用できると考えられる。
【図面の簡単な説明】
【図１】本発明の情報処理装置の一実施の形態を示すシステム図。
【図２】図１に示すハードウェアの動作を説明するためのフローチャート。
【図３】図１に示すハードウェアの動作を説明するためのフローチャート。
【図４】図１のＣＰＵ１０の動作を説明するためのフローチャート。
【符号の説明】
１０  ＣＰＵ、１１  電源回路、１３  ＲＯＭ、１４  ＲＡＭ、１５  表示コントローラ、１６  状態記憶回路、１７  イベント制御回路、１８  周辺回路インターフェース、２０  電源スイッチ部
【図１】
2004295193.tif 000003
【図２】
2004295193.tif 000004
【図３】
2004295193.tif 000005
【図４】
2004295193.tif 000006