(57)【要約】【課題】超広帯域位置変調型パルス信号の送出を高い精度で制御する方法を提供する。【解決手段】本発明が提供する方法において、パルス信号は時間窓に内包されるように構成され、対応する窓におけるパルスの位置を示す標識を各パルスに関して含む制御信号が該パルス発生器のため規定される。更に、前記窓の内部のパルスの位置を示すデジタル合図を連係して定義するＮビットの連続的グループがパルス繰返周波数より大きい伝達周波数（Ｆｅ）で各時間窓について伝達され、該デジタル位置合図が、該デジタル位置合図に対応する瞬間において、窓の長さにわたって時間的に拡散し前記位置標識を含む前記制御信号に変換される。これによって、１／Ｎ．Ｆｅに等しい時間精度で当該窓の内部に前記パルスを位置づけることが可能とされる。【選択図】図４
2004032752.tif 000002
【特許請求の範囲】
【請求項１】
超広帯域位置変調型パルス信号を送出するパルス発生器を制御する方法であって、
前記パルス信号のパルスが時間窓内に含まれ、対応する窓内のパルスの位置を示す表示を各パルスについて含む制御信号がパルス発生器のために規定され、
前記窓内のパルスの位置を示すデジタル合図を定義するＮビットの連続グループが、パルス繰返周波数より大きい伝達周波数（Ｆｅ）で、各時間窓について伝達され、前記デジタル合図が、該デジタル合図に対応する瞬間の位置表示を含む、窓の長さにわたって時間的に広がった前記制御信号に変換され、これによって１／Ｎ．Ｆｅに等しい時間精度で前記窓内に前記パルスを位置づけする方法。
【請求項２】
時間精度が少なくとも１００ピコ秒である、請求項１に記載の方法。
【請求項３】
Ｎが２の累乗であり、伝達周波数が２００ＭＨｚのオーダーであり、時間精度が５０ピコ秒のオーダーである、請求項２に記載の方法。
【請求項４】
伝達周波数がパルス繰返周波数の倍数である、請求項１から請求項３のいずれか１つに記載の方法。
【請求項５】
各時間窓について、Ｎビットの複数グループのうち１つのグループだけが第１の論理値を持つ１つのビットを含み、当該グループのその他のビットおよび当該グループ以外のすべてのグループが第２の論理ビットを含み、該第１の論理値を持つビットがパルスの初期的瞬間を定義する、請求項１から請求項４のいずれか１つに記載の方法。
【請求項６】
時間的にシフトされたいくつかのパルスが１つの同一の時間窓に送出されるように構成され、Ｎビットの連続的グループが、該窓におけるパルスの位置を示すデジタル合図を定義し、該デジタル合図が、該デジタル合図に対応する瞬間の前記位置表示を含む、窓の長さにわたって時間的に広がった制御信号に変換される請求項１から請求項４のいずれか１つに記載の方法。
【請求項７】
デジタル合図の変換が、周波数Ｆｅを有する基底クロック信号に基づいて、すべてが同じ周波数Ｆｅを有するが１／Ｎ．Ｆｅだけ相互に時間的にシフトしたＮ個の基本クロック信号を規定するステップ、Ｎビットのグループを連続的に受け取るＮ個のフリップフロップのＮ個の基本クロック信号による制御ステップおよびＮ個のフリップフロップのＮ個の出力を総和するステップを含む、請求項１から請求項６のいずれか１つに記載の方法。
【請求項８】
超広帯域位置変調型パルス信号を生成する装置であって、
時間窓に内包されるパルス信号のパルスを生成することができる制御可能パルス発生器と、
対応する窓におけるパルスの位置を示す表示を各パルスに関して含む制御信号を該パルス発生器のため規定することができる制御手段と、を備え、
該制御手段が、
前記窓の内部のパルスの位置を示すデジタル合図を定義するＮビットの連続的グループをパルス繰返周波数より大きい伝達周波数（Ｆｅ）で各時間窓について伝達することができる処理手段と、
前記デジタル合図を、該デジタル合図に対応する瞬間の前記位置表示を含む、窓の長さにわたって時間的に広がった前記制御信号に変換することができる変換手段とを備え、
これによって、１／Ｎ．Ｆｅに等しい時間精度で当該窓の内部に前記パルスが位置づけされることを可能にする装置。
【請求項９】
時間精度が少なくとも１００ピコ秒である請求項８に記載の装置。
【請求項１０】
Ｎが２の累乗であり、伝達周波数が２００ＭＨｚのオーダーであり、時間精度が５０ピコ秒のオーダーである、請求項９に記載の装置。
【請求項１１】
伝達周波数がパルス繰返周波数の倍数である、請求項８から請求項１０のいずれか１つに記載の装置。
【請求項１２】
各時間窓について、Ｎビットの複数グループのただ１つのグループが第１の論理値を持つ１つのビットを含み、当該グループのその他のビットおよび当該グループ以外のすべてのグループが第２の論理ビットを含み、該第１の論理値を持つビットがパルスの初期的瞬間を定義する、請求項８から請求項１１のいずれか１つに記載の装置。
【請求項１３】
時間的にシフトされたいくつかのパルスが１つの同一の時間窓に送出されるように構成され、Ｎビットの連続的グループが当該窓におけるパルスの位置を示すデジタル合図を定義し、前記変換手段が、前記デジタル合図を、該デジタル合図に対応する瞬間の前記位置表示を含む、窓の長さにわたって時間的に広がった制御信号に変換することができる、請求項８から請求項１１のいずれか１つに記載の装置。
【請求項１４】
前記変換手段が、周波数Ｆｅを有する基底クロック信号を受け取り、すべてが同じ周波数Ｆｅを有するが１／Ｎ．Ｆｅだけ相互に時間的にシフトしたＮ個の基本クロック信号を伝達するプログラム可能クロック回路と、前記処理手段の出力にその入力部が接続され、Ｎ個の基本クロック信号によってそれぞれ制御され、Ｎ個の出力を信号をそれぞれ伝達するＮ個のフリップフロップと、該Ｎ個のフリップフロップの出力にそれぞれ接続された入力を持ち、前記制御信号を伝達する総和器と、を備える、請求項８から請求項１３のいずれか１つに記載の装置。
【請求項１５】
前記総和器がＮ個のＭＯＳトランジスタを備え、それらＭＯＳトランジスタのベースが前記Ｎ個のフリップフロップのそれぞれの出力に接続された、請求項１４に記載の装置。
【請求項１６】
前記プログラム可能クロック回路が、Ｎ個の基本クロック信号を伝達し、すべてが基底クロック信号を受け取りＮ個の基本クロック信号によってそれぞれ制御されるＮ個のフリップフロップのそれぞれの出力を受け取る制御回路によって制御されたプログラム可能リング・オシレータを含むデジタル位相ロックループを備える、請求項１４または請求項１５に記載の装置。
【請求項１７】
前記変換手段がＣＭＯＳ技術として実施される、請求項８から請求項１６のいずれか１つに記載の装置。
【請求項１８】
請求項８から請求項１７のいずれか１つに記載の装置を組み込んだ、ローカル・ネットワーク型無線伝送システムの端末。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、超広帯域タイプの無線技術に関し、特に、符号化されたデジタル情報を搬送する超広帯域タイプの発生パルス信号の送出に関するパルス発生器の制御に関する。本発明は、ローカル無線伝送網のフレームワークの範囲内における上記情報の伝送に特に適するものであるとはいえ、そのような適用に限定されるものではない。
【０００２】
【従来の技術】
超広帯域タイプの技術は、超広帯域タイプの信号の帯域幅が一般的に中心周波数の約２５％と約１００％との間にあるという意味において、狭帯域や拡散スペクトラムの技術と区別される。”超広帯域”は、以下の記述において、その英語表記”ｕｌｔｒａ　ｗｉｄｅｂａｎｄ”を表す”ＵＷＢ”と略称される。
【０００３】
超広帯域技術では、連続キャリヤを、信号の帯域幅を決定する情報または拡散コードと組み合わされた情報で変調して伝送するのではなく、一連の非常に狭いパルスの伝送を用いる。このパルスは例えば、ナノ秒未満のパルス幅を持つ単一サイクルの形式をとる。きわめて短い時間領域をもつこれらのパルスは、周波数領域への変換時、ＵＷＢ技術の特性である超広帯域スペクトラムを生成する。
【０００４】
ＵＷＢ技術においては、信号上で伝送される情報が、”パルス位置変調”と呼ばれる変調方式によって符号化される場合がある（”パルス位置変調”は、以下の記述において、その英語標記”ｐｕｌｓｅ　ｐｏｓｉｔｉｏｎ　ｍｏｄｕｌａｔｉｏｎ”の頭文字をとって”ＰＰＭ”と略称される）。いいかえると情報符号化は、個別パルスの伝送の瞬間を変化させることによって実行される。より具体的に述べれば、数十ＭＨｚの繰返周波数でパルス列が伝送される。各パルスは、例えば５０ナノ秒というあらかじめ定められた長さによる窓として伝送される。従ってパルスは伝送の理論上の位置に対し先行または遅延し、その結果”０”または”１”に符号化される。２つ以上の位置を基準位置に対してシフトして使用することによって、２つ以上の値を符号化できる。この位置変調にＢＰＳＫ変調を重ね合わせることもまた可能である。
【０００５】
【発明が解決しようとする課題】
一般的に２−３ＧＨｚのオーダーである中心周波数および例えば約数十ピコ秒の理論的位置に対するパルスの位置的シフトを考えたとき、例えば１００ＧＨｚというオーダーの非常に高い周波数を有するクロック信号を使用することが必要とされる。この結果、使用する必要がある手段は、技術的観点および電流消費の観点の両方で制約される。従って現在では、この手段をＣＭＯＳ技術で具現化することは不可能であることが判明している。
【０００６】
更に、クロックの精度が典型的に２−３ピコ秒程度の良好なものであるかが重要であるので、これによって技術的制約が更に加わる。
【０００７】
本発明は、このような問題に対する解決手段を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明の目的は、特に単純な形態でＣＭＯＳ技術として実施することが可能で、かつ、必要とされる位置変調に合った精度を提供するパルス発生器を制御する手段を提案することである。
【０００９】
本発明は、超広帯域位置変調型のパルス信号の送出に関してパルス発生器を制御する方法を提案する。この方法において、パルス信号のパルスが時間窓に含まれ、対応する窓におけるパルスの位置を示す表示を各パルスについて含む制御信号がこの発生器のため規定される。
【００１０】
本発明の１つの側面によれば、前記窓の内部のパルスの位置を示すデジタル合図（ｃｕｅ、キュー）を定義するＮビットの連続的グループが、パルス繰返周波数より大きい伝達周波数（Ｆｅ）で、各時間窓について伝達され、該デジタル合図が、該デジタル合図に対応する瞬間の前記位置表示を含む、窓の長さにわたって時間的に広がった前記制御信号に変換される。
【００１１】
これによって、１／Ｎ．Ｆｅに等しい時間精度で当該窓の内部に前記パルスを位置づけることが可能となる。
【００１２】
このように本発明では、実際、並列したＮ個のビットからなる複数グループから開始して、窓におけるパルスの位置を示す表示を所与の瞬間に含んで時間的に広がった制御信号を生成する、一種のパラレル／シリアル変換を使用する。
【００１３】
また、このようなパラレル／シリアル変換を使用することによって、例えば、２００−３００ＭＨｚの周波数Ｆｅでクロック信号を動作させ、少なくとも１００ピコ秒、例えば５０ピコ秒のオーダーの時間的精度を取得することが可能となる。このクロック信号は、２０ＧＨｚの実効クロック信号に対応する。
【００１４】
たとえば前記Ｎは、２の整数累乗、例えば２の７乗である。
【００１５】
更に、伝達周波数は、絶対的ではないが、パルス繰返周波数の倍数に等しい方が有利である。
【００１６】
本発明の別の側面によれば、時間的にシフトされたいくつかのパルスが１つの同一の時間窓に送出されるように構成される。Ｎビットの連続的グループは、当該窓におけるパルスの位置を示すデジタル合図を定義し、これらデジタル合図は、該デジタル合図に対応する瞬間の前記位置表示を含む、窓の長さにわたって時間的に広がった制御信号に変換される。
【００１７】
本発明の更なる側面によれば、各時間窓について、Ｎビットの複数グループのただ１つのグループが第１の論理値を持つ１つのビットを含み、当該グループのその他のビットおよび当該グループ以外のすべてのグループが第２の論理ビットを含む。従って、該第１の論理値を持つビットが、例えば、パルスの初期的瞬間を定義する。
【００１８】
本発明の更なる側面によれば、前記デジタル合図の変換は、
・周波数Ｆｅを有する基底クロック信号に基づいて、すべてが同じ周波数Ｆｅを有するが１／Ｎ．Ｆｅだけ相互に時間的にシフトしたＮ個の基本クロック信号を規定するステップ、
・Ｎビットのグループを連続的に受け取るＮ個のフリップフロップのＮ個の基本クロック信号による制御ステップ、および
・Ｎ個のフリップフロップのＮ個の出力を総和するステップを含む。
【００１９】
本発明は、また、超広帯域位置変調型パルス信号を生成する装置を提供する。該装置は、時間窓に内包されるパルス信号のパルスを生成することができる制御可能パルス発生器および対応する窓におけるパルスの位置を示す表示を各パルスに関して含む制御信号を該パルス発生器のため規定することができる制御手段を備える。
【００２０】
本発明の１つの側面によれば、該制御手段は、
・前記窓の内部のパルスの位置を示すデジタル合図を定義するＮビットの連続的グループをパルス繰返周波数より大きい伝達周波数（Ｆｅ）で各時間窓について伝達することができる処理手段、および
・該デジタル合図を、該デジタル合図に対応する瞬間の前記位置表示を含む、窓の長さにわたって時間的に広がった前記制御信号に変換することができる変換手段を備え、
これによって、１／Ｎ．Ｆｅに等しい時間精度で当該窓の内部に前記パルスを位置づけることを可能にする。
【００２１】
本発明の更なる側面によれば、前記変換手段は、
・周波数Ｆｅを有する基底クロック信号を受け取り、すべてが同じ周波数Ｆｅを有するが１／Ｎ．Ｆｅだけ相互に時間的にシフトしたＮ個の基本クロック信号を伝達するプログラム可能クロック回路、
・前記処理手段の出力にその入力部が接続され、Ｎ個の基本クロック信号によってそれぞれ制御され、Ｎ個の出力信号をそれぞれ伝達するＮ個のフリップフロップ、および
該Ｎ個のフリップフロップの出力にそれぞれ接続されたＮ個の入力を持ち、前記制御信号を伝達する総和器、を備える。
【００２２】
前記プログラム可能クロック回路は、好ましくは、Ｎ個の基本クロック信号を伝達し、すべてが基底クロック信号を受け取りＮ個の基本クロック信号によってそれぞれ制御されるＮ個のフリップフロップのそれぞれの出力を受け取る制御回路によって制御されたプログラム可能リング・オシレータを含むデジタル位相ロックループを備える。
【００２３】
パラレル／シリアル変換手段との組み合わせにおけるデジタル位相ロックループの使用は、Ｎ個の基本クロック信号の相互位相シフト（相互時間シフト）に関して２０−３０ピコ秒よりも高い精度を獲得することを可能にする。
【００２４】
前記変換手段は、特にデジタル位相ロックループは、ＣＭＯＳ技術として実施されることが望ましく、それによって、あらかじめ定められた時間の間変換手段を待機モードに置くことが特に可能とされる。システムのオン・オフを容易に切り換えることができるので、エネルギーの大幅の節約が可能となる。
【００２５】
本発明は、また、上述のような装置を組み込んだ、ローカル・ネットワーク型無線伝送システムの端末を提供する。
【００２６】
【発明の実施の形態】
図１において、参照記号ＳＧＮは、既知の理論的形状のパルスＰＬＳから構成される超広帯域タイプの初期パルス信号を示す。　より具体的には、これらパルスＰＬＳはあらかじめ定められた時間領域幅ＰＷを持ち、一般的には１ナノ秒未満、例えば３６０ピコ秒のオーダーである。連続的パルスＰＬＳはそれぞれ、パルス繰返周波数（ＰＲＦ）の逆数に等しい、長さＴの連続的時間窓に含まれる。各時間窓の長さＴは典型的には５０ナノ秒に等しい。時間窓における各パルスの位置は、疑似ランダム・コードに従って窓により変わる。更に、信号が位置変調（ＰＰＭ）で符号化された情報を伝送する場合、図２に示されているように、伝送される情報の値が”０”または”１”かに応じて、パルスは、窓におけるパルスの基準位置（ＰＲＥＦ）に対して若干先行（ｐａｖ）または遅延（ｐｒｔ）する。
【００２７】
１／２出力におけるパルスの帯域幅の対中心周波数比率が１／４を超えているという意味において、パルスＰＬＳは超広帯域タイプのパルスの特性を持つ。　パルスの中心周波数は、一般的には数ＧＨｚである。
【００２８】
図３には、本発明に従った発生装置ＤＧＲの１つの実施形態が示されている。この発生装置は、ローカル無線通信ネットワークの端末ＴＰに組み込まれる場合、特にその特長を発揮することができる。この発生装置は、それぞれ長さＴの連続的時間窓に含まれるように構成された、パルス信号ＳＧＮによる連続パルスを生成することを可能にする。
【００２９】
元々発生装置ＤＧＲは、既知の従来技術構造を有するパルス発生器ＧＥＮを備えている。パルス発生器ＧＥＮは、制御手段ＭＣＭによって発信された制御信号から命令を受け取る瞬間にパルスを生成するという機能を有する。パルスはアンテナＡＮＴに送られ、従来技術構造のＵＷＢ信号受信器へと発信される。
【００３０】
図４を参照すると制御手段は、Ｎビットの連続的グループＧ１−Ｇｐを送る処理手段ＭＴを有する。このグループは、窓内部のパルス位置を示すデジタル合図を定義する。処理手段ＭＴは、長さＴの時間窓ごとに伝達周波数Ｆｅ（本例ではパルス繰返周波数ＰＲＦの倍数）で送る。この点について以下詳細を記述する。
【００３１】
図４に示されている特別なケースにおいて、周期Ｔ（すなわち窓の長さ）は、伝達周波数Ｆｅを持ち、例えば水晶発振器ＯＳＣ１によって提供されるクロック信号ＣＬＫｅの周期ＴｅのＰ倍に等しい。
【００３２】
ハードウェアについて述べれば、処理手段ＭＴは、出力レジスタに関連づけられたプロセッサと共に、ビットのセットを含むメモリを備え、クロック信号に合わせてＮビットの連続的グループＧｉを連続的に伝達する。
【００３３】
処理手段ＭＴに加えて、制御手段ＭＣＭは、基底クロック信号ＣＬＫｅを受け取り、Ｎ個の基本クロック信号ＣＬＫ１−ＣＬＫＮを伝達するプログラム可能クロック回路ＣＨＰを備えた”パラレル／シリアル”変換手段を含む。この場合、基本クロック信号ＣＬＫ１−ＣＬＫＮはすべて同一の周波数Ｆｅを有するが、相互に１／Ｎ．Ｆｅだけ時間的にシフトしている。
【００３４】
例えばこのクロック信号は、５０ピコ秒のオーダーで相互に時間的にシフトしている。
【００３５】
変換手段は、また、Ｎ個のＤ型フリップフロップＦＦ１−ＦＦＮを含む。これらのフリップフロップは、Ｎ個の基本クロック信号によってそれぞれ制御され、連続的グループＧｉの各々のＮビットを入力として受け取る。
【００３６】
各グループのＮビットは、種々の基本クロック信号ＣＬＫ１−ＣＬＫＮの連続する立ち上がり時に合わせて、ビットの値の関数として（使用技術に依存するが）例えば０または５ボルト信号の形式で、フリップフロップＦＦｉの出力に連続的に伝達され、総和器ＳＭで加算される。基本クロック信号のｐ回の立ち上がりの後、ｐ個のグループが処理され、デジタル合図全体が処理され、総和の計算の後、時間窓の長さにわたって時間的に拡散しパルス発生器ＧＥＮを制御する制御信号に変換される。
【００３７】
パルスの位置、この場合初期的瞬間は、ビット・グループのセットのビット、例えば図４においてグループＧ２のビットｂ２のうちの１つの、論理値”１”によって定義される。
【００３８】
このようにして、パルスの初期的瞬間の位置を、１／Ｎ．Ｆｅと時間的に等しい精度に定めることができる。
【００３９】
図６の例においては、簡略化のため、（Ｎ＝４に対応する）４個の基本クロック信号ＣＬＫ１−ＣＬＫ４だけが例示されている。実際には図６に見られるように、基底クロック信号ＣＬＫｅは、基本クロック信号の１つ、例えば信号ＣＬＫ１である。
【００４０】
実用上、プログラム可能クロック回路ＣＨＰは、例えば水晶などのクロックによって構成され、クロックの出力に直列に配置された一定数の遅延エレメントから組み立てることができる。この点については、ヨーロッパ特許出願第０８４３４８１号を参照することができる。
【００４１】
問題の１つは、非常に低い精度で（またはジッターを含む）例えば約２−３ピコ秒の基本クロック信号が伝達されるという事実にある。このため、プログラム可能クロック回路ＣＨＰが、Ｎ個の基本クロック信号ＣＬＫ１−ＣＬＫＮを伝達するプログラム可能リング・オシレータＯＳＣ２から成るデジタル位相ロックループを持つことに利点がある。このリング・オシレータは、Ｎ個のフリップフロップのそれぞれの出力ＢＳ１−ＢＳＮを受け取る制御回路ＣＣＤによって制御される。これらのＮ個のフリップフロップは、Ｎ個の基本クロック信号ＣＬＫ１−ＣＬＫＮによってそれぞれ制御され、それらのＤ入力において例えば従来技術の水晶発振器ＯＳＣ１から基底クロック信号ＣＬＫｅを受け取る。
【００４２】
この点に関して、特にリング・オシレータの制御に関して、米国特許第６２０８１８２号を参照することができるが、その基本原理を以下に記述する。制御回路ＣＣＤは、２つのサンプルを分ける時間間隔で状態変移が発生したか否かを判断すべく、複数サンプルをペアごとに比較する手段を備える。この比較は、（連続、不連続は問わず）リング・オシレータの少なくとも２サイクルにわたって実行される。具体的には、比較は次のように行われる。
【００４３】
・第２のサイクルの間に比較可能状態変移が同じ間隔で検出される場合、リング・オシレータの制御は修正されない、
・第２のサイクルの間に比較可能状態変移が後の間隔で検出される場合、リング・オシレータの周期は減少される、
・第２のサイクルの間に比較可能状態変移が前の間隔で検出される場合、リング・オシレータの周期は増加される。
【００４４】
総和器ＳＭに関して、それを実施する１つの方法が図７に示されている。具体的には、この総和器ＳＭはＮ個のＮＭＯＳトランジスタＴ１−ＴＮを含む。各トランジスタのベースは、対応するフリップフロップＦＦの出力に接続されている。更に、このトランジスタのソースは、アースに接続され、そのドレインは電源電圧Ｖｄｄに接続されている。これらトランジスタの共通ドレインが出力端末ＢＳを形成している。
【００４５】
実際に、グループのすべてのビットが０である時、トランジスタはオフである。反対に、これらビットの１つ、例えばビットＢ２が、１となれば、対応するトランジスタがオンとなり、端末ＢＳの（初期的に値Ｖｄｄである）出力電圧が接地に向かい、結果としてパルス発生器が起動される。
【００４６】
この点の詳細が図８および図９に示されている。図８に見られるように、（ビット２によって定義されている）パルスの初期的瞬間は、（ビット２が第２のグループＧ２に属しているので）第２の周期Ｔｅの過程に位置づけられていて、（第２のビットが関与しているので）周期の開始時点に対して１／Ｎ．Ｆｅに等しい遅延を有する。
【００４７】
図８に示されているように、第２のフリップフロップＦＦ２によって伝達される信号は、基本クロック信号ＣＬＫ２の立ち上がり時点に論理値”１”を与えられ、この基本クロック信号ＣＬＫ２の次の立ち上がり時点まで、すなわち、周期Ｔｅの間、その値を保持する。
【００４８】
従って、図９に示されているように、総和器の出力における信号は、第２の周期Ｔｅの開始の後の”後の瞬間”Δｔまで値Ｖｄｄを維持し、その後、値”０”に減少し、この第２の周期Ｔｅの終了の後の遅延した瞬間Δｔの後値Ｖｄｄに再び上昇する。
【００４９】
このように、本発明に従えば、制御手段が、伝達周波数Ｆｅ（例えば２００ＭＨｚ）で動作し、５０ピコ秒というオーダーの時間的精度で長さＴの窓ごとに単一パルスの発信を可能にする。そのような伝達周波数でのクロック動作が、ＣＭＯＳ技術組み込み回路形態の実施を容易に可能にする。
【００５０】
本発明は、上記の実施形態をよび実施方法に限定されるものではなく、それらのすべてのバリエーションを包含する。従って、１つの同一窓の内部においていくつかのパルスを時間的にシフトさせて発信することは可能である。この場合、Ｎビットの連続したグループが、上述の窓の内部におけるパルス位置を示すデジタル合図を定義し（異なるグループに属するいくつかのビットが例えば値１をとることもできる）、変換手段が、窓の長さにわたって時間的に拡散し、デジタル位置に対応する瞬間における位置表示を含む制御信号にこれらデジタル合図を変換することもできる。
【図面の簡単な説明】
【図１】超広帯域タイプの信号を示すブロック図。
【図２】パルス位置タイプ変調（ＰＰＭ変調）によるビット符号化を示すブロック図。
【図３】本発明に従った装置の実施形態を示すブロック図。
【図４】本発明に従った装置を制御する手段の実施形態を示すブロック図。
【図５】図４の制御手段の一部の詳細を示すブロック図。
【図６】制御手段において使用される種々のクロック信号のタイム・チャートを表すブロック図。
【図７】本発明の装置制御手段の別の部分の詳細を示すブロック図。
【図８】本発明の装置の動作モードを示すブロック図。
【図９】図８と共に、本発明に従った装置の動作モードを示すブロック図。
【符号の説明】
ＡＮＴ　　　アンテナ
ＣＨＰ　　　プログラム可能クロック回路
ＣＬＫ　　　基本クロック信号
ＣＬＫｅ　　基底クロック信号
ＤＧＲ　　　パルス発生装置
ＦＦ　　　　フリップフロップ
ＧＥＮ　　　パルス発生器
ＭＣＭ　　　制御手段
ＭＴ　　　　処理手段
ＯＳＣ１　　水晶発振器
ＰＬＳ　　　パルス
ＰＷ　　　　期間領域幅
ＳＧＮ　　　初期パルス信号
ＳＭ　　　　総和器
ＴＰ　　　　端末
【図１】
2004032752.tif 000003
【図２】
2004032752.tif 000004
【図３】
2004032752.tif 000005
【図４】
2004032752.tif 000006
【図５】
2004032752.tif 000007
【図６】
2004032752.tif 000008
【図７】
2004032752.tif 000009
【図８】
2004032752.tif 000010
【図９】
2004032752.tif 000011