(57)【要約】【課題】本発明は、試験用の特別な回路を設けることなくマルチチップモジュール内蔵の汎用メモリを試験する試験方法を提供することを目的とする。【解決手段】マルチチップモジュールのメモリ試験方法は、マイクロコントローラと、汎用メモリと、不揮発性メモリとを含むマルチチップモジュールにおいて、マイクロコントローラに不揮発性メモリの所定のアドレスをアクセスさせ、所定のアドレスに格納される試験プログラムをマイクロコントローラに実行させ、試験プログラムを実行するマイクロコントローラにより汎用メモリの試験を行う各段階を含むことを特徴とする。【選択図】図１
2004295943.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコントローラと、汎用メモリと、不揮発性メモリとを含むマルチチップモジュールにおいて、
該マイクロコントローラに該不揮発性メモリの所定のアドレスをアクセスさせ、
該所定のアドレスに格納される試験プログラムを該マイクロコントローラに実行させ、
該試験プログラムを実行する該マイクロコントローラにより該汎用メモリの試験を行う
各段階を含むことを特徴とするマルチチップモジュールのメモリ試験方法。
【請求項２】
該マイクロコントローラから該マルチチップモジュール外部に該汎用メモリの試験の結果を出力する段階を更に含むことを特徴とする請求項１記載のマルチチップモジュールのメモリ試験方法。
【請求項３】
該不揮発性メモリがウェーハの一部である状態において該不揮発性メモリに該試験プログラムを書き込み、
該試験プログラムが書き込まれた該不揮発性メモリをチップとして製造し、該チップを該マイクロコントローラ及び該汎用メモリと共にパッケージに収納することで該マルチチップモジュールを作成する
各段階を更に含むことを特徴とする請求項１記載のマルチチップモジュールのメモリ試験方法。
【請求項４】
該マイクロコントローラはコア回路と、ＲＯＭと、外部インターフェースとを含み、該メモリ試験方法は更に、
該コア回路に該ＲＯＭの所定のアドレスをアクセスさせ、
該ＲＯＭの該所定のアドレスに格納されるロードプログラムを該コア回路に実行させ、
該ロードプログラムを実行する該コア回路により該外部インターフェースから該試験プログラムを該不揮発性メモリに書き込む
各段階を更に含むことを特徴とする請求項１記載のマルチチップモジュールのメモリ試験方法。
【請求項５】
該外部インターフェースはシリアルインターフェースであることを特徴とする請求項４記載のマルチチップモジュールのメモリ試験方法。
【請求項６】
該外部インターフェースはパラレルインターフェースであることを特徴とする請求項４記載のマルチチップモジュールのメモリ試験方法。
【請求項７】
該汎用メモリの試験の後に該試験プログラムを該不揮発性メモリから消去し、
該不揮発性メモリに該外部ユーザインターフェースを介してユーザプログラムを書き込む
各段階を更に含むことを特徴とする請求項４記載のマルチチップモジュールのメモリ試験方法。
【請求項８】
該汎用メモリの試験を行う段階は、
該汎用メモリに試験データを書き込み、
該汎用メモリから該試験データを読み出し、
該読み出した試験データをチェックする
各段階を含むことを特徴とする請求項１記載のマルチチップモジュールのメモリ試験方法。
【請求項９】
該汎用メモリの試験は該マルチチップモジュールを出荷する前に実行されることを特徴とする請求項１記載のマルチチップモジュールのメモリ試験方法。
【請求項１０】
該マイクロコントローラに該不揮発性メモリの所定のアドレスをアクセスさせる段階は、該マルチチップモジュールの電源投入及びリセットの少なくとも一方に応答して実行されることを特徴とする請求項１記載のマルチチップモジュールのメモリ試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般にメモリの試験方法に関し、詳しくは複数の半導体チップを一つのパッケージに内蔵したマルチチップモジュールにおいてメモリを試験するマルチチップモジュールのメモリ試験方法に関する。
【従来の技術】
各種電子機器において、更なる小型軽量化を図るために、複数の半導体チップを一つのパッケージに内蔵したハードウェア構成が採用され始めている。このハードウェア構成はマルチチップモジュールと呼ばれ、例えば、ユーザプログラムを格納するフラッシュメモリのチップ、ユーザプログラムに基づいて動作するマイクロコンピュータのチップ、及びマイクロコンピュ−タが使用する記憶空間を提供する汎用メモリのチップを、１つの基板上に搭載することでマルチチップモジュールを構成する。
【０００２】
【特許文献１】
特開平５−１３６６２号公報
【発明が解決しようとする課題】
マルチチップモジュールにおいては、各チップが基板に搭載されパッケージに内包された最終形態で、工場からの出荷前に、各チップが正常に動作するかを確認する試験を実行する必要がある。例えばマルチチップモジュールに内蔵される汎用メモリを外部から試験するためには、外部からメモリにアクセスして入出力を実行する必要があり、試験用のテスト端子を設ける必要がある。またバウンダリスキャンやＢＩＳＴ等の試験回路をあらかじめ内蔵したり、特許文献１に示されるようにチップ間の信号を切り換えて外部端子に供給するためにスイッチング用チップを埋め込む等、試験だけのために使用される特殊な回路を設ける必要があった。
【０００３】
上記のような試験目的の回路を設けると、マルチチップモジュールのサイズがそれだけ大きくなり、小型化、軽量化、更には高速化の妨げとなる。
【０００４】
以上を鑑みて、本発明は、試験用の特別な回路を設けることなくマルチチップモジュール内蔵の汎用メモリを試験する試験方法を提供することを目的とする。
【課題を解決するための手段】
本発明によるマルチチップモジュールのメモリ試験方法は、マイクロコントローラと、汎用メモリと、不揮発性メモリとを含むマルチチップモジュールにおいて、該マイクロコントローラに該不揮発性メモリの所定のアドレスをアクセスさせ、該所定のアドレスに格納される試験プログラムを該マイクロコントローラに実行させ、該試験プログラムを実行する該マイクロコントローラにより該汎用メモリの試験を行う各段階を含むことを特徴とする。
【０００５】
本発明によれば、不揮発性メモリに汎用メモリを試験するための試験プログラムが書き込まれているので、試験だけのための特別の回路を設けたり、汎用メモリに対して外部から直接信号入出力するための信号線や外部端子を設けたりする必要がなく、パッケージ組立後のマルチチップモジュールについて汎用メモリの試験を実行することが可能になる。従って、マルチチップモジュールを更に小型軽量化することが可能となる。
【発明の実施の形態】
以下において、本発明の実施例について添付の図面を用いて詳細に説明する。
【０００６】
図１は、本発明による試験方法を説明するための図である。
【０００７】
メモリ試験をする対象となるマルチチップモジュール１０は、フラッシュメモリ１１、マイクロコントローラ１２、汎用メモリ１３、フラッシュメモリ１１とマイクロコントローラ１２との間の信号線１４、マイクロコントローラ１２と汎用メモリ１３との間の信号線１５、及びマイクロコントローラ１２が外部と信号入出力する信号線１６を含む。本発明においては、マルチチップモジュール１０には、試験用のテスト端子は特に設けられておらず、バウンダリスキャンやＢＩＳＴ等の試験回路も内蔵されていない。また例えばマイクロコントローラ１２と汎用メモリ１３との間において、信号線１５に伝送されるチップ間の信号を、切り換えて外部に供給するスイッチング用チップ等も設けられていない。
【０００８】
本発明においては、マルチチップモジュール１０の汎用メモリ１３の試験をするために、フラッシュメモリ１１に試験プログラム１９を書き込んでおく。マイクロコントローラ１２は、電源が投入されるとフラッシュメモリ１１の所定の位置を読みにいくが、この読み出し位置に試験プログラム１９が書き込まれている。従って、電源が投入されるとマイクロコントローラ１２はフラッシュメモリ１１に格納される試験プログラム１９を実行し、これにより汎用メモリ１３の試験を実行する。試験結果は、試験プログラム１９が指定する試験手順に応じて、マイクロコントローラ１２から信号線１６を介して外部に供給される。
【０００９】
図２は、本発明による試験方法の基本的な流れを示すフローチャートである。
【００１０】
ステップＳＴ１で、マイクロコントローラ１２は外部ベクタをフェッチする。このフェッチ動作は、例えばマルチチップモジュール１０の電源投入やリセットに応答して実行される。外部ベクタとは外部のアドレスのことであり、マイクロコントローラ１２は、信号線１４を介して外部ベクタが指定する所定の位置にプログラムの命令をフェッチしにいく。
【００１１】
ステップＳＴ２で、マイクロコントローラ１２は、外部ベクタが指定するフラッシュメモリ１１の所定の位置以降に格納されている試験プログラム１９について、先頭から順番に命令をフェッチし、デコードし、実行することで、試験プログラム１９を実行する。
【００１２】
上記のようにフラッシュメモリ１１の試験プログラム１９を実行することにより、ステップＳＴ３で、マイクロコントローラ１２は汎用メモリ１３にアクセスして所定のメモリ試験を実行する。このメモリ試験は、後述するように、例えば０を書き込んで０を読み出す０ライト０リード試験、１を書き込んで１を読み出す１ライト１リード試験、メモリマトリクス上で０と１がチェッカー状に配列されたパターンについて書き込み及び読み出しを実行するチェッカー試験、行方向に０又は１の一方のみが並んだパターンを用いる行ストライプ試験、列方向に０又は１の一方のみが並んだパターンを用いる列ストライプ試験等を含む。
【００１３】
この試験プログラム１９のフラッシュメモリ１１への書き込み方法については、後程詳細に説明する。
【００１４】
なおこの試験プログラム１９は、工場出荷の際に製造業者が試験に使用してその後消去するものであり、ユーザに提供されるマルチチップモジュール１０には通常は搭載されていない。マルチチップモジュール１０がユーザに提供される際には、ユーザがマルチチップモジュール１０を使用するためのユーザプログラムが、フラッシュメモリ１１に書き込まれて出荷される。
【００１５】
以上説明したように、本発明によれば、フラッシュメモリ１１に汎用メモリ１３を試験するための試験プログラム１９が書き込まれているので、試験だけのための特別の回路を設けたり、汎用メモリ１３に対して外部から直接信号入出力するための信号線や外部端子を設けたりする必要がなく、パッケージ組立後のマルチチップモジュール１０について汎用メモリ１３の試験を実行することが可能になる。従って、マルチチップモジュール１０を更に小型軽量化することが可能となる。
【００１６】
図３は、本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第１の実施例を示すフローチャートである。
【００１７】
図３のステップＳＴ１においては、フラッシュメモリ１１にウェハ状態にいて試験プログラム１９を書き込む。即ち、半導体装置製造工程により一枚のウェハに複数のフラッシュメモリ１１を形成し、これら複数のフラッシュメモリ１１がウェハ内に縦横に並べられた状態で、テスタ装置により各フラッシュメモリ１１に試験プログラム１９を書き込む。その後、ウェハをダイシングして個々のフラッシュメモリ１１に分離し、それらのフラッシュメモリ１１をマルチチップモジュール１０の一部として基板に搭載し、マイクロコントローラ１２及び汎用メモリ１３等の他のチップと共にパッケージに収納する。
【００１８】
ステップＳＴ２において、マイクロコントローラ１２は外部ベクタをフェッチする。このベクタフェッチ処理及びその後の試験プログラムの実行は、図２の場合の動作と同様であるのでその説明は省略する。
【００１９】
以上のように、本発明による試験方法の第１の実施例においては、フラッシュメモリ１１がウェハの状態で試験プログラム１９を書き込んでおくので、マルチチップモジュール１０のパッケージ組立後に、外部から試験プログラム１９を書き込む必要がない。従って、モジュール外部からのプログラム書き込みという手間のかかる処理を実行する必要がなく、効率的なメモリ試験を実行することが可能となる。
【００２０】
図４は、本発明によるメモリ試験方法の第２の実施例に用いるマルチチップモジュールの構成を示す図である。図４において、図１と同一の構成要素は同一の番号で参照し、その説明は省略する。
【００２１】
図４のマルチチップモジュール１０Ａのマイクロコントローラ１２Ａは、コア回路２１、ＲＯＭ２２、内部バス２３、及びＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ）やＳＩＯ（Ｓｅｒｉａｌ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ）等のシリアルインターフェース２４を含む。マルチチップモジュール１０の各チップをパッケージに収納して組立完了した段階では、フラッシュメモリ１１には試験プログラム１９は書き込まれていない。従ってマルチチップモジュール１０Ａにより、試験プログラム１９を外部から読み込んで、フラッシュメモリ１１に格納する動作が必要となる。
【００２２】
図５は、本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第２の実施例を示すフローチャートである。
【００２３】
ステップＳＴ１において、マイクロコントローラ１２Ａのコア回路２１は内部部ベクタをフェッチする。このフェッチ動作は、例えばマルチチップモジュール１０Ａの電源投入やリセットに応答して実行される。内部ベクタとは内部バス２３上のアドレスのことであり、コア回路２１は、内部ベクタが指定する所定の位置に命令をフェッチしにいく。
【００２４】
ステップＳＴ２で、マイクロコントローラ１２Ａのコア回路２１は、内部ベクタが指定するＲＯＭ２２の所定の位置以降に格納されているロードプログラムについて、先頭から順番に命令をフェッチし、デコードし、実行することで、ロードプログラムを実行する。
【００２５】
ステップＳＴ３で、マイクロコントローラ１２Ａのコア回路２１は、ＵＡＲＴ／ＳＩＯ等のシリアルインターフェース２４を介して外部端子２５から試験プログラム１９を読み込み、読み込んだ試験プログラム１９をフラッシュメモリ１１に書き込む。
【００２６】
ステップＳＴ４で、モード切替を行う。即ちフェッチ先を示すベクタを切り換えることで、コア回路２１が、内部ベクタが示すＲＯＭ２２からではなく、外部ベクタが示すフラッシュメモリ１１から命令フェッチするようにモードを設定する。具体的には、信号線１６を介して接続される外部端子においてモード設定すればよい。例えば、この外部端子に０を設定するとＲＯＭ２２から読み込むモードになり、１を設定するとフラッシュメモリ１１から読み込むモードになる。
【００２７】
ステップＳＴ５において、マイクロコントローラ１２Ａのコア回路２１は外部ベクタをフェッチする。このベクタフェッチ処理及びその後の試験プログラムの実行は、図２の場合の動作と同様であるのでその説明は省略する。
以上のように、本発明による試験方法の第２の実施例においては、マイクロコントローラ１２Ａのコア回路２１が内部ベクタをフェッチしてロードプログラムを実行することにより、シリアルインターフェース２４を介して外部から読み込んだ試験プログラム１９をフラッシュメモリ１１に格納する。その後モードを切り換えて外部ベクタをフェッチすることにより、フラッシュメモリ１１の試験プログラム１９を実行してメモリを試験する。なおマルチチップモジュール１０Ａを出荷する際にユーザプログラムをフラッシュメモリ１１に書き込む必要があるが、このシリアルインターフェース２４はユーザプログラム書き込みのためにも使用することが可能であり、メモリを試験する目的だけのために設けられる特別な回路ではない。
【００２８】
図６は、本発明によるメモリ試験方法の第３の実施例に用いるマルチチップモジュールの構成を示す図である。図６において、図４と同一の構成要素は同一の番号で参照し、その説明は省略する。
【００２９】
図６のマルチチップモジュール１０Ｂのマイクロコントローラ１２Ｂは、図４のマルチチップモジュール１０Ａのマイクロコントローラ１２Ａと比較して、シリアルインターフェース２４の代わりに、ＣｏｍｐａｃｔＦｌａｓｈに対応したインターフェース等のパラレルインターフェース３４が設けられる。例えばＣｏｍｐａｃｔＦｌａｓｈの場合であれば、外部入出力はパソコンとハードディスクを接続する方式ＡＴＡ規格に準拠し、また外部端子３５の構造はＰＣカードに準拠している。このＣｏｍｐａｃｔＦｌａｓｈを外部端子３５に接続して、そこから試験プログラム１９を高速に読み込んで、フラッシュメモリ１１に書き込むことが可能になる。
【００３０】
図７は、本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第３の実施例を示すフローチャートである。
【００３１】
ステップＳＴ１において、マイクロコントローラ１２Ｂのコア回路２１は内部部ベクタをフェッチする。このフェッチ動作は、例えばマルチチップモジュール１０Ｂの電源投入やリセットに応答して実行される。内部ベクタとは内部バス２３上のアドレスのことであり、コア回路２１は、内部ベクタが指定する所定の位置に命令をフェッチしにいく。
【００３２】
ステップＳＴ２で、マイクロコントローラ１２Ｂのコア回路２１は、内部ベクタが指定するＲＯＭ２２の所定の位置以降に格納されているロードプログラムについて、先頭から順番に命令をフェッチし、デコードし、実行することで、ロードプログラムを実行する。
【００３３】
ステップＳＴ３で、マイクロコントローラ１２Ｂのコア回路２１は、ＣｏｍｐａｃｔＦｌａｓｈ等のパラレルインターフェース３４を介して外部端子３５から試験プログラム１９を読み込み、読み込んだ試験プログラム１９をフラッシュメモリ１１に書き込む。
【００３４】
ステップＳＴ４で、モード切替を行う。即ちフェッチ先を示すベクタを切り換えることで、コア回路２１が、内部ベクタが示すＲＯＭ２２からではなく、外部ベクタが示すフラッシュメモリ１１から命令フェッチするようにモードを設定する。具体的には、信号線１６を介して接続される外部端子においてモード設定すればよい。例えば、この外部端子に０を設定するとＲＯＭ２２から読み込むモードになり、１を設定するとフラッシュメモリ１１から読み込むモードになる。
【００３５】
ステップＳＴ５において、マイクロコントローラ１２Ｂのコア回路２１は外部ベクタをフェッチする。このベクタフェッチ処理及びその後の試験プログラムの実行は、図２の場合の動作と同様であるのでその説明は省略する。
以上のように、本発明による試験方法の第３の実施例においては、マイクロコントローラ１２Ｂのコア回路２１が内部ベクタをフェッチしてロードプログラムを実行することにより、パラレルインターフェース３４を介して外部から読み込んだ試験プログラム１９をフラッシュメモリ１１に格納する。その後モードを切り換えて外部ベクタをフェッチすることにより、フラッシュメモリ１１の試験プログラム１９を実行してメモリを試験する。なおマルチチップモジュール１０Ｂを出荷する際にユーザプログラムをフラッシュメモリ１１に書き込む必要があるが、このパラレルインターフェース３４はユーザプログラム書き込みのためにも使用することが可能であり、メモリを試験する目的だけのために設けられる特別な回路ではない。
【００３６】
図８は、本発明によるメモリ試験方法の第４の実施例に用いるマルチチップモジュールの構成を示す図である。図８において、図４と同一の構成要素は同一の番号で参照し、その説明は省略する。
【００３７】
図８のマルチチップモジュール１０Ｃのマイクロコントローラ１２Ｃは、図４のマルチチップモジュール１０Ａのマイクロコントローラ１２Ａと比較して、シリアルインターフェース２４の代わりに、ＵＳＢ等の高速シリアルインターフェース４４が設けられる。
【００３８】
図９は、本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第４の実施例を示すフローチャートである。
【００３９】
ステップＳＴ１において、マイクロコントローラ１２Ｃのコア回路２１は内部部ベクタをフェッチする。このフェッチ動作は、例えばマルチチップモジュール１０Ｃの電源投入やリセットに応答して実行される。内部ベクタとは内部バス２３上のアドレスのことであり、コア回路２１は、内部ベクタが指定する所定の位置に命令をフェッチしにいく。
【００４０】
ステップＳＴ２で、マイクロコントローラ１２Ｃのコア回路２１は、内部ベクタが指定するＲＯＭ２２の所定の位置以降に格納されているロードプログラムについて、先頭から順番に命令をフェッチし、デコードし、実行することで、ロードプログラムを実行する。
【００４１】
ステップＳＴ３で、マイクロコントローラ１２Ｃのコア回路２１は、ＵＳＢ等の高速シリアルインターフェース４４を介して外部端子４５から試験プログラム１９を読み込み、読み込んだ試験プログラム１９をフラッシュメモリ１１に書き込む。
【００４２】
ステップＳＴ４で、モード切替を行う。即ちフェッチ先を示すベクタを切り換えることで、コア回路２１が、内部ベクタが示すＲＯＭ２２からではなく、外部ベクタが示すフラッシュメモリ１１から命令フェッチするようにモードを設定する。具体的には、信号線１６を介して接続される外部端子においてモード設定すればよい。例えば、この外部端子に０を設定するとＲＯＭ２２から読み込むモードになり、１を設定するとフラッシュメモリ１１から読み込むモードになる。
【００４３】
ステップＳＴ５において、マイクロコントローラ１２Ｃのコア回路２１は外部ベクタをフェッチする。このベクタフェッチ処理及びその後の試験プログラムの実行は、図２の場合の動作と同様であるのでその説明は省略する。
以上のように、本発明による試験方法の第４の実施例においては、マイクロコントローラ１２Ｃのコア回路２１が内部ベクタをフェッチしてロードプログラムを実行することにより、高速シリアルインターフェース４４を介して外部から読み込んだ試験プログラム１９をフラッシュメモリ１１に格納する。その後モードを切り換えて外部ベクタをフェッチすることにより、フラッシュメモリ１１の試験プログラム１９を実行してメモリを試験する。なおマルチチップモジュール１０Ｃを出荷する際にユーザプログラムをフラッシュメモリ１１に書き込む必要があるが、この高速シリアルインターフェース４４はユーザプログラム書き込みのためにも使用することが可能であり、メモリを試験する目的だけのために設けられる特別な回路ではない。
【００４４】
図１０は、本発明で実行される汎用メモリ試験の一例を示すフローチャートである。図１０に示す汎用メモリ試験は、フラッシュメモリ１１に格納される試験プログラム１９の各試験処理手順に対応する。
【００４５】
ステップＳＴ１で、０を書き込んで０を読み出す０ライト０リード試験を実行する。これは、マイクロコントローラ１２が試験プログラム１９に従って、汎用メモリ１３の所定のアドレスに０を書き込んで、当該アドレスから読み出したデータが０であるか否かを確認するものである。確認結果は、試験結果として信号線１６を介して外部に出力される。
【００４６】
ステップＳＴ２で、１を書き込んで１を読み出す１ライト１リード試験を実行する。試験結果は信号線１６を介して外部に出力される。
【００４７】
ステップＳＴ３で、メモリマトリクス上で０と１がチェッカーパターン状に配列されたデータパターンについて書き込み及び読み出しを実行するチェッカー試験を実行する。試験結果は信号線１６を介して外部に出力される。
【００４８】
ステップＳＴ４で、行方向に０又は１の一方のみが並んだパターンを用いる行ストライプ試験を実行する。試験結果は信号線１６を介して外部に出力される。
【００４９】
ステップＳＴ５で、列方向に０又は１の一方のみが並んだパターンを用いる列ストライプ試験を実行する。試験結果は信号線１６を介して外部に出力される。
【００５０】
ステップＳＴ６で、ユニークに０又は１が配列されたパターン、即ち０と１とを試験目的に応じて自由に組み合せることにより作成したパターンを用いたユニーク試験を実行する。試験結果は信号線１６を介して外部に出力される。
【００５１】
更に、ステップＳＴ７でマーチ試験を実行し、ステップＳＴ８でスタティック試験を実行し、ステップＳＴ９でＤＣ試験を実行する。それぞれの試験について、試験結果を信号線１６を介して外部に出力する。
【００５２】
なお以上の試験において、試験結果を各ステップにおいて出力するのではなく、纏めて出力するように構成してもよい。
【００５３】
本発明においては、上記説明のような汎用メモリ試験を、マイクロコントローラ１２がフラッシュメモリ１１に格納される試験プログラム１９に基づいて実行する。これにより、マイクロコントローラ１２から汎用メモリ１３に対するデータ読み書きを行い、試験結果をマイクロコントローラ１２から信号線１６を介して外部に出力することができる。従って、汎用メモリ１３にアクセスして試験を実行するための特別の回路や信号経路を設けることなく、汎用メモリ試験を実行することができる。
【００５４】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【００５５】
例えば、外部とのインターフェースの例としては、ＵＡＲＴ／ＳＩＯ、ＣｏｍｐａｃｔＦｌａｓｈ、ＵＳＢに限られるものではなく、適宜必要に応じた仕様のインターフェースを用いればよい。例えばＣｏｍｐａｃｔＦｌａｓｈの代わりに、ＳＤカード、ＭｅｍｏｒｙＳｔｉｃｋ、ＳｍａｒｔＭｅｄｉａ（登録商標）、ＸＤｐｉｃｔｕｒｅカード等を用いてもよい。
【発明の効果】
本発明によれば、不揮発性メモリに汎用メモリを試験するための試験プログラムが書き込まれているので、試験だけのための特別の回路を設けたり、汎用メモリに対して外部から直接信号入出力するための信号線や外部端子を設けたりする必要がなく、パッケージ組立後のマルチチップモジュールについて汎用メモリの試験を実行することが可能になる。従って、マルチチップモジュールを更に小型軽量化することが可能となる。
【図面の簡単な説明】
【図１】本発明による試験方法を説明するための図である。
【図２】本発明による試験方法の基本的な流れを示すフローチャートである。
【図３】本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第１の実施例を示すフローチャートである。
【図４】本発明によるメモリ試験方法の第２の実施例に用いるマルチチップモジュールの構成を示す図である。
【図５】本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第２の実施例を示すフローチャートである。
【図６】本発明によるメモリ試験方法の第３の実施例に用いるマルチチップモジュールの構成を示す図である。
【図７】本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第３の実施例を示すフローチャートである。
【図８】本発明によるメモリ試験方法の第４の実施例に用いるマルチチップモジュールの構成を示す図である。
【図９】本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第４の実施例を示すフローチャートである。
【図１０】本発明で実行される汎用メモリ試験の一例を示すフローチャートである。
【符号の説明】
１０  マルチチップモジュール
１１  フラッシュメモリ
１２  マイクロコントローラ
１３  汎用メモリ
１４、１５、１６  信号線
１９  試験プログラム
２４  シリアルインターフェース
３４  パラレルインターフェース
４４  高速シリアルインターフェース
【図１】
2004295943.tif 000003
【図２】
2004295943.tif 000004
【図３】
2004295943.tif 000005
【図４】
2004295943.tif 000006
【図５】
2004295943.tif 000007
【図６】
2004295943.tif 000008
【図７】
2004295943.tif 000009
【図８】
2004295943.tif 000010
【図９】
2004295943.tif 000011
【図１０】
2004295943.tif 000012