(57)【要約】【課題】ＯＮＯ膜の電荷保持特性を向上させることで、優れたメモリ特性を有する半導体装置及びＯＮＯ膜の成膜方法を提供する。【解決手段】アンモニアガス雰囲気下でアニール処理を施したシリコン基板１の上面に、ボトムシリコン酸化膜２ａを熱酸化法により成膜した後、シリコン窒化膜２ｂとトップシリコン酸化膜２ｃとを熱ＣＶＤ法により順次成膜することで、ＯＮＯ膜２を形成する。【選択図】        図２
2004273738.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板における半導体層の上面を、窒化性雰囲気下でアニール処理する工程と、
前記アニール処理が施された半導体層の上面に、第一の酸化膜を成膜する工程と、
前記第一の酸化膜の上面に、窒化膜を成膜する工程と、
前記窒化膜の上面に、第二の酸化膜を成膜する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記第一の酸化膜を、熱酸化法によって成膜することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板における半導体層の上面に、窒化性雰囲気下でアニール処理を施す工程と、
前記アニール処理が施された半導体層の上面に、第一の酸化膜を成膜する工程と、
前記第一の酸化膜の上面に、第二の酸化膜を成膜する工程と、
を備えたことを特徴とするＯＮＯ膜の成膜方法。
【請求項４】
前記第一の酸化膜を、熱酸化法によって成膜することを特徴とする請求項３に記載のＯＮＯ膜の成膜方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びＯＮＯ膜の成膜方法に関し、特に、不揮発性メモリの電荷保持特性を向上させるために有効な技術に関する。
【０００２】
【従来の技術】
近年、携帯情報端末の応用分野が広まるにつれ、電源を断っても記憶情報を保持可能な不揮発性メモリに対する関心が高まってきている。この不揮発性メモリとして、微細化、低コスト化及び低消費電力化を実現可能なＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型不揮発性メモリが注目されている。
【０００３】
ＭＯＮＯＳ型不揮発性メモリは、基板上とゲート電極との間に、ＯＮＯ膜（第一の酸化膜−窒化膜−第二の酸化膜）を介在させた構造となっており、第一及び第二の酸化膜で挟まれた窒化膜に存在するトラップ（電荷捕獲部）に電荷を蓄積させることによりメモリとして機能させるようになっている。
このようなＭＯＮＯＳ型不揮発性メモリの製造方法は、例えば、図３（ａ）に示すように、まず、シリコン基板（基板）１０の上面に熱酸化法によってボトムシリコン酸化膜（第一の酸化膜）２０ａを成膜した後、このボトムシリコン酸化膜２０ａの上面に、シリコン窒化膜（窒化膜）の堆積を緻密化させるため、アンモニアガス（窒化性）雰囲気下でアニール処理を施す。
【０００４】
次に、図３（ｂ）に示すように、このボトムシリコン酸化膜２０ａの上面に、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によってシリコン窒化膜２０ｂと、トップシリコン酸化膜（第二の酸化膜）２０ｃとを順次積層することで、シリコン基板１０上にＯＮＯ膜２０を形成する。
次に、このＯＮＯ膜２０のさらに上面に、公知のＣＶＤ法などによってゲート電極を構成するための多結晶シリコンを成膜した後、ゲート電極形成部位は覆い、ソース・ドレイン形成部位は露出するようなマスクを用いて、シリコン基板１０の上面が露出するまでエッチングを行うことで、図３（ｃ）に示すように、シリコン基板１上にゲート電極３０を形成する。
【０００５】
そして、図３（ｄ）に示すように、ゲート電極３０をイオン注入用のマスクとした状態で、ソース・ドレイン領域を形成するためのイオン注入を行い、ゲート電極３０の両側におけるシリコン基板１０上層部にソース・ドレイン領域４０を形成することで、ＭＯＮＯＳ型不揮発性メモリを形成するようにしている（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開２００２−２３１８３０号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述の特許文献１に記載のＭＯＮＯＳ型不揮発性メモリの製造方法においては、シリコン基板１０に積層したボトムシリコン酸化膜２０ａの上面に窒化性雰囲気下でアニール処理を施すことによって、ボトムシリコン酸化膜２０ａとシリコン基板１０との界面にＮとＨとが局在化し、その界面に存在するＮとＨとの量の差がＯＮＯ膜の電荷保持特性に悪影響を及ぼしてしまうという問題があった。
【０００８】
本発明は、上記事情に鑑みてなされたものであり、ＯＮＯ膜の電荷保持特性を向上させることで、優れたメモリ特性を有する半導体装置の製造方法及びＯＮＯ膜の成膜方法を提供することを課題としている。
【０００９】
【課題を解決するための手段】
このような課題を解決するために、本発明の半導体装置の製造方法は、半導体基板における半導体層の上面を窒化性雰囲気下でアニール処理する工程と、前記アニール処理が施された半導体層の上面に、第一の酸化膜を成膜する工程と、前記第一の酸化膜の上面に、窒化膜を成膜する工程と、前記窒化膜の上面に、第二の酸化膜を成膜する工程と、を備えたことを特徴とするものである。
【００１０】
つまり、本発明の半導体装置の製造方法は、従来、第一の酸化膜の上面に施していた窒化性雰囲気下のアニール処理を半導体基板の上面に施し、第一の酸化膜の上面にはアニール処理を施さずに窒化膜を成膜する方法である。
また、本発明の半導体装置の製造方法において、窒化性雰囲気とは、窒素ガス雰囲気やアンモニアガス雰囲気、或いは酸化窒素ガス雰囲気などを指す。
【００１１】
また、本発明の半導体装置の製造方法において、前記第一の酸化膜を、熱酸化法によって成膜することが好ましい。
本発明のＯＮＯ膜の成膜方法は、半導体基板における半導体層の上面に窒化性雰囲気下でアニール処理を施す工程と、前記アニール処理が施された半導体層の上面に、第一の酸化膜を成膜する工程と、前記第一の酸化膜の上面に、第二の酸化膜を成膜する工程と、を備えたことを特徴とするものである。
【００１２】
また、本発明のＯＮＯ膜の成膜方法において、前記第一の酸化膜を、熱酸化法によって成膜することが好ましい。
本発明の半導体装置の製造方法によれば、半導体基板における半導体層の上面に窒化性雰囲気下でアニール処理を施した後、第一の酸化膜と、窒化膜と、第二の酸化膜とを順次積層することでＯＮＯ膜を形成するようにしたことによって、アニール処理に起因するＮとＨとが第一の酸化膜と窒化膜との界面に存在するようになる。このため、半導体基板と第一の酸化膜との間に存在することが問題視されていたＮとＨとを制御することができるため、ＯＮＯ膜の電荷保持特性を向上させることが可能となる。
【００１３】
また、アニール処理が施された後の半導体基板上に熱酸化法によって第一の酸化膜を成膜したことによって、第一の酸化膜の表面は窒化された状態となっているため、第一の酸化膜表面にアニール処理を施さなくとも、窒化膜の堆積を緻密化させることが可能となる。
本発明のＯＮＯ膜の成膜方法によれば、本発明の半導体装置を容易に実現することが可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明における半導体装置の一例を示す断面図である。
本発明における半導体装置は、図１に示すように、シリコン基板（半導体基板）１上に、ボトムシリコン酸化膜２ａとシリコン窒化膜２ｂとトップシリコン酸化膜２ｃとを順次積層したＯＮＯ膜２を介して形成されたゲート電極３と、このゲート電極３の両側におけるシリコン基板１の上層部に形成されたソース・ドレイン領域４と、から構成されたＭＯＮＯＳ型不揮発性メモリを備えている。
【００１５】
この半導体装置は、ＯＮＯ膜２を構成するシリコン窒化膜２ｂに大量のトラップが存在しており、このトラップに電荷を捕獲し蓄積することによってメモリとして機能するようになっている。
この電荷の出し入れの方法としては、特に限定されないが、例えば、ゲート電極３の直下全面にトンネル電流により電子を出し入れすることでデータの書き込み及び消去を行うようにしてもよいし、或いは、ホットキャリアにより電子を出し入れすることでデータの書き込み及び消去を行うようにしてもよい。このとき、トンネル電流を用いる方法は、書き換え回数を多くすることができ、高い信頼性を確保することが可能となり、一方、ホットキャリアを用いる方法は、書き込み及び消去の動作電圧を低くでき、且つ高速にすることが可能となる。
【００１６】
次に、本実施形態における半導体装置の製造方法について説明する。
図２は、本発明における半導体装置の一製造工程を示す断面図である。
まず、図２（ａ）に示すように、シリコン基板（半導体基板）１上に、アンモニアガス（窒化性）雰囲気下、７００℃程度、５分間の条件でアニール処理を行う。
【００１７】
次に、図２（ｂ）に示すように、アニール処理が施されたシリコン基板１上に、公知の熱酸化法を用いて、例えば９００℃程度のドライ酸化或いは７５０℃程度のウエット酸化によって、ボトムシリコン酸化膜（第一の酸化膜）２ａを厚さ１５〜５０Åとなるまで成膜する。
次に、図２（ｃ）に示すようにボトムシリコン酸化膜２ａ上に、公知の熱ＣＶＤ法によって、シリコン窒化膜（窒化膜）２ｂを厚さ４０〜３００Åとなるまで成膜する。続いて、同様の熱ＣＶＤ法によって、シリコン窒化膜２ｂ上にトップシリコン酸化膜（第二の酸化膜）２ｃを厚さ２５〜６５Åとなるまで成膜する。
【００１８】
次に、シリコン基板１上に形成されたＯＮＯ膜２のさらに上面に、公知のＣＶＤ法などによってゲート電極３を形成するための多結晶シリコン膜（図示せず）を成膜する。そして、図２（ｄ）に示すように、この多結晶シリコン膜上に、ゲート電極形成予定部位は覆い、ソース・ドレイン領域形成予定部位は露出するようなマスクを形成した状態で、シリコン基板１の上面が露出するまでエッチングを行い、ゲート電極３を形成する。
【００１９】
そして、このゲート電極３をイオン注入用のマスクとして、ソース・ドレイン領域形成用イオンを注入することで、ゲート電極３の両側におけるシリコン基板１の上層部に、ソース・ドレイン領域を形成する。ここで、図１に示すように、シリコン基板１上にＯＮＯ膜２を介してゲート電極３が形成されたＭＯＮＯＳ型不揮発性メモリを備えた半導体装置を完成させる。
【００２０】
このような半導体装置の製造方法において、シリコン基板１上にアンモニアガス雰囲気下でアニール処理を施した後、ボトムシリコン酸化膜２ａと、シリコン窒化膜２ｂと、トップシリコン酸化膜２ｃとを順次積層することでＯＮＯ膜２を形成するようにしたことによって、アニール処理に起因するＮとＨとがボトムシリコン酸化膜２ａとシリコン窒化膜２ｂとの界面に存在するようになる。このため、シリコン基板１とボトムシリコン酸化膜２ａとの間に存在することが問題視されていたＮとＨとを制御することができ、ＯＮＯ膜２の電荷保持特性を向上させることが可能となる。
【００２１】
また、アニール処理を施した後のシリコン基板１上に熱酸化法によってボトムシリコン酸化膜２ａを成膜したことによって、ボトムシリコン酸化膜２ａの表面が窒化した状態となるため、ボトムシリコン酸化膜２ａの表面にアニール処理を施さなくとも、シリコン窒化膜２ｂの堆積を緻密化させることが可能となる。
なお、本実施形態においては、シリコン窒化膜２ｂを熱ＣＶＤ法によって成膜したが、これに限らず、例えば、プラズマＣＶＤ法や光ＣＶＤ法などを用いて成膜するようにしてもかまわない。同様に、トップシリコン酸化膜２ｃを熱ＣＶＤ法によって成膜したが、これに限らず、例えば、プラズマＣＶＤ法、光ＣＶＤ法、熱分解法、或いは下層であるシリコン窒化膜２ｂの熱酸化法などを用いて成膜するようにしてもかまわない。また、それぞれの層厚やアニール処理条件は、本発明の効果を実現可能であればこれに限らず、適宜変更してもかまわない。
【００２２】
また、本実施形態においては、シリコン基板１にアンモニアガス雰囲気下でアニール処理を施した後、熱酸化法によりボトムシリコン酸化膜２ａを形成するようにしたが、ＴＡＴ（処理工程時間）を短くするために、このアニール処理と熱酸化工程を一工程で行うようにしてもよい。
さらに、本実施形態においては、ゲート電極３が一つのＭＯＮＯＳ型不揮発性メモリについて説明したが、これに限らず、ゲート電極３が二つ以上のＭＯＮＯＳ型不揮発性メモリなどに適用することも可能である。
【００２３】
さらに、本実施形態においては、ＯＮＯ膜２を、ＭＯＮＯＳ型不揮発性メモリの電荷保持膜として適応した場合について説明したが、これに限らず、例えば、ＯＮＯ膜をキャパシタ絶縁膜や欠陥密度の少ない絶縁膜などに適用することも可能である。
【００２４】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、ＯＮＯ膜の電荷保持特性を向上させ、より高い絶縁信頼性を確保することができるため、優れたメモリ特性を備えた不揮発性メモリを実現することが可能となる。
本発明のＯＮＯ膜の成膜方法によれば、本発明の半導体装置を容易に実現することが可能となる。
【図面の簡単な説明】
【図１】本実施形態における半導体装置の一例を示す断面図である。
【図２】本実施形態における半導体装置の一製造工程を示す断面図である。
【図３】従来の半導体装置の一製造工程を示す断面図である。
【符号の説明】１、１０  シリコン基板（半導体基板）。２ａ、２０ａ  ボトムシリコン酸化膜（第一の酸化膜）。２ｂ、２０ｂ  シリコン窒化膜（窒化膜）。２ｃ、２０ｃ  トップシリコン酸化膜（第二の酸化膜）。２、２０  ＯＮＯ膜。３、３０  ゲート電極。４、４０  ソース・ドレイン領域。
【図１】
2004273738.tif 000003
【図２】
2004273738.tif 000004
【図３】
2004273738.tif 000005