(57)【要約】【課題】スイッチを不要にしながら、複数の入力信号のいずれもがリミッタ値を超えない場合は入力信号をそのまま得、いずれかがリミッタ値を超える場合はリミッタ値を得る。【解決手段】複数の正の入力値Ｉ１，Ｉ２の上限値をリミッタ値Ｉｌｍｔに制限するのに、ダイオード２１〜２３は各入力値と正のリミッタ値Ｉｌｍｔの最大値Ｉｋを得る。割り算器３リミッタ値Ｉｌｍｔを最大値Ｉｋで割る。掛け算器５１、５２は割り算器の出力と各入力値をそれぞれ掛け合わせることでリミッタ動作時の出力値Ｏ１，Ｏ２を求める。ダイオードを逆極性にして入力値の下限値をリミッタ値に制限すること、入力値の絶対値をダイオード回路に入力して入力振幅の上限値を制限すること、割り算器の入力の一方に係数器を設けて出力に係数倍のものを得ることも含む。【選択図】　図１
2004032651.tif 000002
【特許請求の範囲】
【請求項１】
複数の正の入力値Ｉｉの上限値をリミッタ値Ｉｌｍｔに制限するリミッタ回路であって、
各入力値Ｉｉと正のリミッタ値Ｉｌｍｔの最大値Ｉｋを得るダイオード回路と、前記リミッタ値Ｉｌｍｔを前記最大値Ｉｋで割る割り算器と、前記割り算器の出力と各入力値Ｉｉをそれぞれ掛け合わせることでリミッタ動作時の出力値Ｏｉを求める複数の掛け算器とを備えたことを特徴とするリミッタ回路。
【請求項２】
複数の負の入力値Ｉｉの下限値をリミッタ値Ｉｌｍｔに制限するリミッタ回路であって、
各入力値Ｉｉと負のリミッタ値Ｉｌｍｔの最小値Ｉｋを得るダイオード回路と、前記リミッタ値Ｉｌｍｔを前記最小値Ｉｋで割る割り算器と、前記割り算器の出力と各入力値Ｉｉをそれぞれ掛け合わせることでリミッタ動作時の出力値Ｏｉを求める複数の掛け算器とを備えたことを特徴とするリミッタ回路。
【請求項３】
複数の正負の入力値Ｉｉの振幅の上限値をリミッタ値Ｉｌｍｔに制限するリミッタ回路であって、
各入力値Ｉｉの絶対値をそれぞれ求める複数の絶対値回路と、各絶対値回路の出力と正のリミッタ値Ｉｌｍｔの最大値Ｉｋを得るダイオード回路と、前記リミッタ値Ｉｌｍｔを前記最大値Ｉｋで割る割り算器と、前記割り算器の出力と各入力値Ｉｉをそれぞれ掛け合わせることでリミッタ動作時の出力値Ｏｉを求める複数の掛け算器とを備えたことを特徴とするリミッタ回路。
【請求項４】
前記割り算器の被除数入力または除数入力に比例ゲインＫをかける係数器を設け、Ｋ倍した出力値Ｏｉを得ることを特徴とする請求項１〜３のいずれか１項に記載のリミッタ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の入力信号のいずれもがリミッタ値を超えない場合は入力信号をそのまま出力し、いずれかがリミッタ値を超える場合はリミッタ値を出力するリミッタ回路に関する。
【０００２】
【従来の技術】
この種の従来回路を図５に示す。同図は、２つの入力値Ｉ１、Ｉ２のそれぞれの絶対値を求める絶対値回路１１、１２と、両入力値の絶対値の最大値Ｉｋを求めるダイオード２１、２２と、リミッタ値ＩｌｍｔをＩｋで割る割り算器３と、リミッタ値ＩｌｍｔとＩｋの大きさ比較するコンパレータ４と、割り算器３の出力とそれぞれの入力値Ｉ１、Ｉ２を掛け合わせることでリミッタ動作時の出力値を求める掛け算器５１、５２と、入力値Ｉ１、Ｉ２がリミッタ処理された値またはそのままの入力値Ｉ１、Ｉ２とをコンパレータ４の比較結果で選択切り替えされて出力値Ｏ１、Ｏ２とするスイッチ６１、６２とで構成される。
【０００３】
【発明が解決しようとする課題】
従来回路では、リミッタ値前後の出力値Ｏ１、Ｏ２の切り替えにスイッチ６１、６２を使用して行っている。
【０００４】
このリミッタ回路の入出力値の例を図６に示すように、スイッチ６１、６２の接触抵抗により、リミッタ値で一定となるべきリミッタ動作時の出力値Ｏ１，Ｏ２が入力値によって変動し、精度上で問題となる場合がある。
【０００５】
また、スイッチ６１、６２の応答遅れやチャタリング等によりリミッタ前後の出力値が不連続や振動を伴う場合がある。
【０００６】
本発明の目的は、上記の課題を解決したリミッタ回路を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、複数の入力値Ｉｉ（ｉ：１，２，…，ｎ）に対して、入力値Ｉｉのいずれかがリミッタ値Ｉｌｍｔを超えた場合、各入力値の最大値Ｉｋの出力値ＯｋについてはＩｌｍｔとし、その他の入力値Ｉｉについては、ＯｋのＩｋに対する減少率に比例した出力値Ｉｌｍｔ／Ｉｋ×Ｉｉとなるようなリミッタ回路をスイッチを使用することなく実現するものであり、以下の回路構成を特徴とする。
【０００８】
（１）複数の正の入力値Ｉｉの上限値をリミッタ値Ｉｌｍｔに制限するリミッタ回路であって、
各入力値Ｉｉと正のリミッタ値Ｉｌｍｔの最大値Ｉｋを得るダイオード回路と、前記リミッタ値Ｉｌｍｔを前記最大値Ｉｋで割る割り算器と、前記割り算器の出力と各入力値Ｉｉをそれぞれ掛け合わせることでリミッタ動作時の出力値Ｏｉを求める複数の掛け算器とを備えたことを特徴とする。
【０００９】
（２）複数の負の入力値Ｉｉの下限値をリミッタ値Ｉｌｍｔに制限するリミッタ回路であって、
各入力値Ｉｉと負のリミッタ値Ｉｌｍｔの最小値Ｉｋを得るダイオード回路と、前記リミッタ値Ｉｌｍｔを前記最小値Ｉｋで割る割り算器と、前記割り算器の出力と各入力値Ｉｉをそれぞれ掛け合わせることでリミッタ動作時の出力値Ｏｉを求める複数の掛け算器とを備えたことを特徴とする。
【００１０】
（３）複数の正負の入力値Ｉｉの振幅の上限値をリミッタ値Ｉｌｍｔに制限するリミッタ回路であって、
各入力値Ｉｉの絶対値をそれぞれ求める複数の絶対値回路と、各絶対値回路の出力と正のリミッタ値Ｉｌｍｔの最大値Ｉｋを得るダイオード回路と、前記リミッタ値Ｉｌｍｔを前記最大値Ｉｋで割る割り算器と、前記割り算器の出力と各入力値Ｉｉをそれぞれ掛け合わせることでリミッタ動作時の出力値Ｏｉを求める複数の掛け算器とを備えたことを特徴とする。
【００１１】
（４）前記割り算器の被除数入力または除数入力に比例ゲインＫをかける係数器を設け、Ｋ倍した出力値Ｏｉを得ることを特徴とする。
【００１２】
【発明の実施の形態】
図１は、本発明の実施形態１を示すリミッタ回路図である。本実施形態は、２つの正の入力値Ｉｉ（Ｉ１，Ｉ２）の上限値を設定する場合であり、両入力値およびリミッタ値Ｉｌｍｔの最大値Ｉｋを求めるダイオード回路（ダイオード２１、２２、２３のカソード側を共通接続した回路）と、リミッタ値ＩｌｍｔをＩｋで割る割り算器３と、割り算器３の出力とそれぞれの入力値Ｉ１、Ｉ２を掛け合わせることでリミッタ動作時の出力値Ｏｉ（Ｏ１、Ｏ２）を求める掛け算器５１、５２とで構成される。
【００１３】
このリミッタ回路は式（１）となる。但し、Ｉｉ≧０，Ｉｌｍｔ＞０とする。
【００１４】
【数１】
2004032651.tif 000003
【００１５】
図２は、本発明の実施形態２を示すリミッタ回路図である。本実施形態は、２つの負の入力値Ｉｉ（Ｉ１，Ｉ２）の下限値を設定する場合であり、図１とは各ダイオード２１〜２３の接続極性を逆にし、両入力値およびリミッタ値Ｉｌｍｔの最小値Ｉｋを求める点で異なる。
【００１６】
このように、入力値Ｉｉの下限値を設定する場合、リミッタ回路は式（２）となる、但し、Ｉｉ≦０，Ｉｌｍｔ＜０とする。
【００１７】
【数２】
2004032651.tif 000004
【００１８】
図３は、本発明の実施形態３を示すリミッタ回路図である。本実施形態は、２つの正負極性をもつ入力値Ｉｉ（Ｉ１，Ｉ２）の振幅の上限値を設定する場合であり、図１とは両入力値Ｉ１，Ｉ２を絶対値回路１１、１２を通して絶対値を求めてダイオード２１、２２の入力とする点で異なる。
【００１９】
このように、入力値Ｉｉの振幅に上限値を設定する場合、このリミッタ回路は式（３）となる。但し、Ｉｌｍｔ＞０とする。
【００２０】
【数３】
2004032651.tif 000005
【００２１】
図４は、本発明の実施形態４を示すリミッタ回路図である。本実施形態は、図３とは、割り算器３の被除数入力Ｙに比例ゲインＫをかける係数器７を設けた点で異なり、出力値ＯｉにはＫ倍した出力を得る場合である。なお、本実施形態は、係数器７を割り算器３の除数側に設けて同等の機能を実現できる。また、本実施形態は、実施形態１または２の構成に適用してＫ倍の出力を得ることができる。
【００２２】
以上のとおり、実施形態１〜４、さらにはそれらを組み合わせたリミッタ回路によれば、割り算器の除数入力値Ｘにリミッタ値Ｉｌｍｔと同値となる下限値または上限値を設定することにより、入力値がリミッタ値Ｉｌｍｔ以下の場合、割り算器の出力値が１となり、それぞれの掛け算器の出力値がそれぞれの入力値Ｉｉと等しくなり、リミッタ値Ｉｌｍｔでのスイッチによる出力値Ｏｉの切り替えが不要となる。
【００２３】
なお、入力数が２以上の場合についても同様に各実施形態でのリミッタ回路を適用できる。
【００２４】
【発明の効果】
以上のとおり、本発明によれば、スイッチを用いてリミッタ値での出力切り変えを不要とするため、リミッタ時に一定であるべき出力値の変動が起きることなく高精度化を図ることができ、さらにリミッタ値前後で出力が不連続やチャタリングが発生することはない。
【００２５】
また、リミッタ値での切り替えに用いていたスイッチが不要となり、部品点数を削減できる。
【図面の簡単な説明】
【図１】本発明の実施形態１を示すリミッタ回路図。
【図２】本発明の実施形態２を示すリミッタ回路図。
【図３】本発明の実施形態３を示すリミッタ回路図。
【図４】本発明の実施形態４を示すリミッタ回路図。
【図５】従来の２入力リミッタ回路図。
【図６】２入力リミッタ回路の入力値Ｉ１，Ｉ２と出力値Ｏ１，Ｏ２の例。
【符号の説明】
１１、１２…絶対値回路
２１、２２、２３…ダイオード
３…割り算器
４…コンパレータ
５１、５２…掛け算器
６１、６２…スイッチ
７…係数器
【図１】
2004032651.tif 000006
【図２】
2004032651.tif 000007
【図３】
2004032651.tif 000008
【図４】
2004032651.tif 000009
【図５】
2004032651.tif 000010
【図６】
2004032651.tif 000011