(57)【要約】【課題】従来例とは異なる制御手法により表面電位測定回路をデジタル化し、回路部品点数を大幅削減することで小型化，低コスト化できる表面電位測定装置を提供する。【解決手段】測定電極４には可変電源回路６の出力が印加されている。音叉型振動子４を振動させて、不図示の測定対象の測定面と測定電極３間の容量を変化させることで、測定電極４に現れた信号を測定回路５で測定する。測定回路５の出力を比較部１（１３）で三角波と比較してパルス信号を生成し、そのＨｉ期間をカウントし、そのカウント値と基準のカウント値にもとづいてＰＷＭ部１８でＰＷＭ信号を生成し、そのＰＷＭ信号により可変電源回路６の出力を制御する。その際、ＰＷＭ部１８において、可変電源回路６の出力が前記測定面の電位と等しくなるような、オンデューティのＰＷＭ信号を生成することにより、測定面の電位と等しい出力を得る。【選択図】　　　　図７
2004061282.tif 000002
【特許請求の範囲】
【請求項１】
電位測定対象となる測定面に対向配置される測定電極と、
前記測定電極に現れる信号を測定するする測定手段と、
駆動信号により機械的振動を発生し前記測定面と前記測定電極間の容量を変動させる容量変動手段と、
前記容量変動手段を駆動する駆動信号を生成するする駆動信号生成手段と、
前記駆動信号よりも高い周波数の基準波を生成する基準波生成手段と、
前記測定手段の出力と前記基準波生成手段の出力とを比較しパルス化する比較手段と、
前記基準波よりもさらに高い周波数のクロックを生成するクロック生成手段と、
前記クロック生成手段で生成したクロックを元に前記比較手段により生成されたパルス波形のＨｉ期間またはＬｏｗ期間をカウントするカウント手段と、
前記カウント手段の出力に基づきＰＷＭ信号を生成するＰＷＭ信号生成手段と、
前記ＰＷＭ信号生成手段で生成したＰＷＭ信号により出力が制御され、出力を前記測定電極に印加する直流可変電源と、
を備え、前記駆動信号の所定のタイミングで、前記カウント手段により前記パルス波形のＨｉ期間またはＬｏｗ期間をカウントし、前記直流可変電源の出力が前記測定面の電位と等しくなるよう、前記ＰＷＭ生成手段において前記Ｈｉ期間またはＬｏｗ期間のカウント値にもとづくオンデューティのＰＷＭ信号を生成することを特徴とする表面電位測定装置。
【請求項２】
請求項１に記載の表面電位測定装置において、
前記測定手段の出力と前記基準波生成手段の出力に共通のオフセット電圧を設けることを特徴とする表面電位測定装置。
【請求項３】
請求項１または２に記載の表面電位測定装置において、
前記基準波は前記クロックを元に生成され、前記クロックによる前記基準波の１／２周期のカウント値と、前記駆動信号の所定のタイミングでカウントした前記パルス波形のＨｉ期間またはＬｏｗ期間のカウント値が等しくなるよう、前記ＰＷＭ信号生成手段においてＰＷＭ信号のオンデューティを制御することを特徴とする表面電位測定装置。
【請求項４】
電位測定対象となる測定面に対向配置する測定電極と、
前記測定電極に現れる信号を測定する測定手段と、
駆動信号により機械的振動を発生し前記測定面と前記測定電極間の容量を変動させる容量変動手段と、
前記容量変動手段を駆動する駆動信号を生成するする駆動信号生成手段と、
前記駆動信号よりも高い周波数の基準波を生成する基準波生成手段と、
前記測定手段の出力と前記基準波生成手段の出力に共通のオフセット電圧を設けるオフセット電圧印加手段と、
前記基準波よりもさらに高い周波数のクロックを生成するクロック生成手段と、
前記測定手段の出力と前記基準波生成手段の出力とを比較し第１パルス信号を出力する第１比較手段と、
前記クロックを元に前記駆動信号の所定のタイミングで前記第１パルス信号のＨｉ期間またはＬｏｗ期間をカウントする第１カウント手段と、
前記基準波生成手段の出力と前記オフセット電圧とを比較し第２パルス信号を出力する第２比較手段と、
前記クロックを元に前記駆動信号の所定のタイミングで前記第２パルス信号のＨｉ期間またはＬｏｗ期間をカウントする第２カウント手段と、
前記第１カウント手段および第２カウント手段の出力に基づきＰＷＭ信号を生成するＰＷＭ信号生成手段と、
前記ＰＷＭ信号生成手段で生成したＰＷＭ信号により出力が制御され、出力を前記測定電極に印加する直流可変電源と、
を備え、前記第１カウント手段でのカウント値と第２カウント手段でのカウント値が等しくなるよう、前記ＰＷＭ信号生成手段によりＰＷＭ信号のオンデューティを制御することを特徴とする表面電位測定装置。
【請求項５】
請求項１ないし４のいずれかに記載の表面電位測定装置において、
前記基準波生成手段で生成する基準波は三角波またはノコギリ波であることを特徴とする表面電位測定装置。
【請求項６】
請求項１ないし５のいずれかに記載の表面電位測定装置において、
前記駆動信号の所定のタイミングは前記駆動信号の立ち上がりまたは立ち下がりであることを特徴とする表面電位測定装置。
【請求項７】
請求項１ないし６のいずれかに記載の表面電位測定装置において、
前記容量変動手段は、前記測定面と前記測定電極の対向する面積を振動により変化させる音叉型振動子であることを特徴とする表面電位測定装置。
【請求項８】
請求項１ないし６のいずれかに記載の表面電位測定装置において、
前記容量変動手段は、前記測定面と前記測定電極の距離を振動により変化させる手段であることを特徴とする表面電位測定装置。
【請求項９】
請求項１ないし８のいずれかに記載の表面電位測定装置において、
当該表面電位測定装置を構成するデジタル回路の一部を、当該表面電位測定装置を搭載する機器を構成するＡＳＩＣまたはＦＰＧＡに持たせたことを特徴とする表面電位測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、測定対象物の表面電位を非接触で測定する表面電位測定装置に関し、特にその回路構成に関するものである。
【０００２】
【従来の技術】
従来の表面電位測定装置の一例（従来例）を、図８〜図１２に基づいて説明する。図８に、従来例の表面電位測定装置の構成を示す。測定対象物１（一例として画像形成装置の感光ドラム）の表面（ターゲット）に近接した位置には、表面電位測定装置２が配置されている。この表面電位測定装置２は、感光ドラム１の表面に対向配置された測定電極３と、この測定電極３と感光ドラム１との間に配置された音叉型振動子（以下、フォークという）４と、交流電圧を測定する測定回路５と、直流電圧を測定する測定回路６とから構成される。
【０００３】
図８に示す構成によれば、フォーク４が図中矢印の方向に振動するので、測定対象物１と測定電極３の対向する面積が変化し、両者の間に生じる容量Ｃが変化する。　この容量Ｃの変化に応じて抵抗Ｒｓに流れる交流信号を測定回路５で測定し、測定対象物１と測定電極３の電位差に応じた信号を得る。そして、前記交流信号を用いて測定電極３の電位が測定対象物１の電位と等しくなるように、すなわち前記交流信号がゼロになるように、直流電位Ｖｄをフィードバック制御し、測定対象物１の表面電位に等しい直流電位Ｖｄを得る。
【０００４】
図９は、図８の表面電位測定装置２における測定回路５の構成を示す図である。測定回路５は、測定電極３に流れる交流電流Ｉ（ｔ）を検出する検出抵抗Ｒｓと、２段接続されたトランジスタ（ＭＯＳ型、またはＮＰＮ型）の増幅回路５ａとから構成される。
【０００５】
図１０は、表面電位測定装置２とターゲット面との位置関係を示す。フォーク４の支点Ｓ側の腕の一側面には駆動用圧電素子４ａが配設され、対向する他方の側面には振動検出用圧電素子４ｂが配設されている。そして測定電極３を含むフォーク４は、ケース７内に収納され、ターゲットとしての感光ドラム１の表面に対向配置されている。
【０００６】
図１１は従来例の表面電位測定回路の詳細な構成を示すブロック図である。図１１を構成する各回路はアナログ回路で構成されている。
【０００７】
図１１において、駆動信号生成部１０１は、駆動用圧電素子４ａに駆動信号を印加し、検出用圧電素子４ｂからの検出信号に応じて駆動信号周波数を制御している。タイミング回路１０２は駆動信号の所定のタイミングでタイミング信号を生成している。
【０００８】
そして、駆動信号が駆動用圧電素子４ａに印加されることで、フォーク４は振動を開始する。すると、測定回路５は前述した動作によりターゲットと測定電極３との電位差に応じた交流信号を出力する。
【０００９】
バンドパスフィルタ回路１０３は測定回路５より出力される交流信号より所望の周波数成分のみを抽出するためのフィルタ回路である。バンドパスフィルタ回路１０３の出力は微小電圧であるため、増幅回路１０４で増幅する。
【００１０】
そして、クランプ回路１０６は、タイミング回路１０２で生成されたタイミングに基づき増幅回路１０４の出力を基準電位１０５にクランプしている。
【００１１】
図１２に、駆動信号，タイミング信号，増幅回路１０４の出力，基準電位１０５，クランプ回路１０６の出力の関係を示す。図１２中、（ａ）が駆動信号である。そして（ｂ）が測定電極３よりもターゲットの方が電位が高い場合の増幅回路１０４の出力、つまり増幅された検出信号である。なお、（ｂ’）は測定電極３よりもターゲットの方が電位が低い場合の増幅回路１０４の出力である。
【００１２】
図１２に示すように、増幅回路１０４の出力のピークタイミングはは駆動信号（ａ）の立ち上がり，立ち下がりと同期している。（ｃ）はタイミング信号であり、駆動信号の立ち下がりと同期した信号である。（ｄ）は基準電位である。（ｅ）は測定電極３よりもターゲットの方が電位が高い場合のクランプ回路１０６の出力であり、タイミング信号に同期して増幅回路１０４の出力（ｂ）が基準電位（ｄ）にクランプされている。また、（ｅ’）は測定電極３よりもターゲットの方が電位が低い場合のクランプ回路１０６の出力であり、タイミング信号に同期して増幅回路１０４の出力（ｂ’）が基準電位（ｄ）にクランプされている。
【００１３】
そして、積分回路１０７でクランプ回路１０６の出力を積分しＤＣ化している。つまり、測定電極３よりもターゲットの方が電位が高い場合は積分回路１０７の出力は基準電位１０５よりも大きくなり、さらに測定電極３とターゲットの電位差が大きければ大きいほど積分回路１０７の出力は大きくなる。逆に、測定電極３よりもターゲットの方が電位が低い場合は積分回路１０７の出力は基準電位１０５よりも低くなり、さらに測定電極３とターゲットの電位差が大きければ大きいほど積分回路１０７の出力は小さくなる。
【００１４】
つまり、積分回路１０７の出力と基準電位１０５との差分がゼロになった時が測定電極電位ＶＮ＝ターゲット電位ＶＴとなる。
【００１５】
誤差増幅回路１０８は、積分回路１０７の出力と基準電位１０５との差分信号を出力する。積分回路１０７の出力が基準電位１０５よりも大きい場合は誤差増幅回路１０８の出力が上昇し、積分回路１０７の出力が基準電位１０５よりも小さい場合は誤差増幅回路１０８の出力が下降する。
【００１６】
さらに比較回路１１０において誤差増幅器１０８の出力と基準波１０９（三角波またはノコギリ波）を比較しＰＷＭ信号を生成する。
【００１７】
誤差増幅回路１０８の出力が上昇すればＰＷＭ信号のオンデューティを大きくし、逆に誤差増幅回路１０８の出力が下降すればＰＷＭ信号のオンデューティを小さくなるように、ＰＷＭ信号を生成する。そして、このＰＷＭ信号を元にオンデューティが大きくなると可変電源回路６の出力ＶＨを大きくし、逆にオンデューティが小さくなることで出力ＶＨが小さくなるよう制御することで、常に積分回路１０７の出力が基準電位１０５と等しくなるようフィードバック制御が行われ、その結果、抵抗Ｒｓに流れる電流がゼロとなり、ＶＨ＝ＶＮ＝ＶＴ（ターゲット電圧）となる。さらに、分圧回路７で可変電源回路６の出力ＶＨを３００分の１等の所定の分圧比で分圧し出力する。分圧比が１／３００であれば、Ｖｏｕｔにはターゲット電位ＶＴの１／３００に相当する電位が出力される。
【００１８】
【発明が解決しようとする課題】
近年、表面電位測定装置を内蔵した機器の小型化，低コスト化に伴い、表面電位測定装置、特に表面電位測定回路にも小型化，低コスト化への要求がある。しかし、従来の表面電位測定回路は、前述したように複雑な回路構成を有し、多数の電子部品で構成されたアナログ回路である。そして前述した制御手法をそのままデジタル化しＩＣ化することで小型化への対応も可能であるが、これまでのアナログ制御をそのままデジタル化した場合、多数のアナログ／デジタル変換、デジタル／アナログ変換が必要であり、その結果ＩＣ規模が巨大化してしまい低コスト化の要求への対応が困難になる。
【００１９】
本発明は、このような状況のもとでなされたもので、従来例とは異なる制御手法により表面電位測定回路をデジタル化し、回路部品点数を大幅削減することで小型化，低コスト化できる表面電位測定装置を提供することことを目的とするものである。
【００２０】
【課題を解決するための手段】
前記目的を達成するため、本発明では、表面電位測定装置を次の（１）ないし（９）のとおりに構成する。
【００２１】
（１）電位測定対象となる測定面に対向配置される測定電極と、
前記測定電極に現れる信号を測定するする測定手段と、
駆動信号により機械的振動を発生し前記測定面と前記測定電極間の容量を変動させる容量変動手段と、
前記容量変動手段を駆動する駆動信号を生成するする駆動信号生成手段と、
前記駆動信号よりも高い周波数の基準波を生成する基準波生成手段と、
前記測定手段の出力と前記基準波生成手段の出力とを比較しパルス化する比較手段と、
前記基準波よりもさらに高い周波数のクロックを生成するクロック生成手段と、
前記クロック生成手段で生成したクロックを元に前記比較手段により生成されたパルス波形のＨｉ期間またはＬｏｗ期間をカウントするカウント手段と、
前記カウント手段の出力に基づきＰＷＭ信号を生成するＰＷＭ信号生成手段と、
前記ＰＷＭ信号生成手段で生成したＰＷＭ信号により出力が制御され、出力を前記測定電極に印加する直流可変電源と、
を備え、前記駆動信号の所定のタイミングで、前記カウント手段により前記パルス波形のＨｉ期間またはＬｏｗ期間をカウントし、前記直流可変電源の出力が前記測定面の電位と等しくなるよう、前記ＰＷＭ生成手段において前記Ｈｉ期間またはＬｏｗ期間のカウント値にもとづくオンデューティのＰＷＭ信号を生成する表面電位測定装置。
【００２２】
（２）前記（１）に記載の表面電位測定装置において、
前記測定手段の出力と前記基準波生成手段の出力に共通のオフセット電圧を設ける表面電位測定装置。
【００２３】
（３）前記（１）または（２）に記載の表面電位測定装置において、
前記基準波は前記クロックを元に生成され、前記クロックによる前記基準波の１／２周期のカウント値と、前記駆動信号の所定のタイミングでカウントした前記パルス波形のＨｉ期間またはＬｏｗ期間のカウント値が等しくなるよう、前記ＰＷＭ信号生成手段においてＰＷＭ信号のオンデューティを制御する表面電位測定装置。
【００２４】
（４）電位測定対象となる測定面に対向配置する測定電極と、
前記測定電極に現れる信号を測定する測定手段と、
駆動信号により機械的振動を発生し前記測定面と前記測定電極間の容量を変動させる容量変動手段と、
前記容量変動手段を駆動する駆動信号を生成するする駆動信号生成手段と、
前記駆動信号よりも高い周波数の基準波を生成する基準波生成手段と、
前記測定手段の出力と前記基準波生成手段の出力に共通のオフセット電圧を設けるオフセット電圧印加手段と、
前記基準波よりもさらに高い周波数のクロックを生成するクロック生成手段と、
前記測定手段の出力と前記基準波生成手段の出力とを比較し第１パルス信号を出力する第１比較手段と、
前記クロックを元に前記駆動信号の所定のタイミングで前記第１パルス信号のＨｉ期間またはＬｏｗ期間をカウントする第１カウント手段と、
前記基準波生成手段の出力と前記オフセット電圧とを比較し第２パルス信号を出力する第２比較手段と、
前記クロックを元に前記駆動信号の所定のタイミングで前記第２パルス信号のＨｉ期間またはＬｏｗ期間をカウントする第２カウント手段と、
前記第１カウント手段および第２カウント手段の出力に基づきＰＷＭ信号を生成するＰＷＭ信号生成手段と、
前記ＰＷＭ信号生成手段で生成したＰＷＭ信号により出力が制御され、出力を前記測定電極に印加する直流可変電源と、
を備え、前記第１カウント手段でのカウント値と第２カウント手段でのカウント値が等しくなるよう、前記ＰＷＭ信号生成手段によりＰＷＭ信号のオンデューティを制御する表面電位測定装置。
【００２５】
（５）前記（１）ないし（４）のいずれかに記載の表面電位測定装置において、
前記基準波生成手段で生成する基準波は三角波またはノコギリ波である表面電位測定装置。
【００２６】
（６）前記（１）ないし（５）のいずれかに記載の表面電位測定装置において、
前記駆動信号の所定のタイミングは前記駆動信号の立ち上がりまたは立ち下がりである表面電位測定装置。
【００２７】
（７）前記（１）ないし（６）のいずれかに記載の表面電位測定装置において、
前記容量変動手段は、前記測定面と前記測定電極の対向する面積を振動により変化させる音叉型振動子である表面電位測定装置。
【００２８】
（８）前記（１）ないし（６）のいずれかに記載の表面電位測定装置において、
前記容量変動手段は、前記測定面と前記測定電極の距離を振動により変化させる手段である表面電位測定装置。
【００２９】
（９）前記（１）ないし（８）のいずれかに記載の表面電位測定装置において、
当該表面電位測定装置を構成するデジタル回路の一部を、当該表面電位測定装置を搭載する機器を構成するＡＳＩＣまたはＦＰＧＡに持たせた表面電位測定装置。
【００３０】
【発明の実施の形態】
以下本発明の実施の形態を表面電位測定装置の実施例により詳しく説明する。なお、実施例は、測定面と測定電極の対向する面積を音叉型振動子の振動により変化させ、測定面と測定電極の容量を変化させるタイプの例であるが、本発明は、これに限らず、測定面と測定電極の距離を振動により変化させ、測定面と測定電極間の容量を変化させるタイプの表面電位測定装置においても、同様に実施することができる。
【００３１】
【実施例】
（実施例１）
なお、以下では前述の従来例の構成図８〜１１と同一ないし相当する部材には同一符号を付し、その説明は省略する。
【００３２】
図１は実施例１である“表面電位測定装置”の構成を示すブロック図である。
【００３３】
図１において、各部の機能を説明する。三角波生成用パルス信号生成部１７は図示しない基準クロック（フォーク４の共振周波数に対し数万分の１〜数千分の１程度の周期のクロック信号）を元に、図２のように、所定の周期で徐々に所定幅ずつパルス幅が広がり、オンデューティが１００％に達すると、今度は徐々に所定幅ずつパルス幅が狭まり、更にオンデューティが０％に達すると、また徐々に所定幅ずつパルス幅が広がり…、この動作を繰り返す信号を生成している。フィルタ１９は三角波生成用パルス信号生成部１７の出力をフィルタを介して三角波にすると共にオフセット電圧Ｖｏｆｆｓｅｔを重畳し、図２に示した様な三角波を生成している。
【００３４】
増幅回路２１の基本動作は図１２で説明した増幅回路１０４と同じで、バンドパスフィルタ回路１０３の出力を増幅し、さらにオフセット電圧Ｖｏｆｆｓｅｔを重畳している。
【００３５】
比較部１（１３）は増幅回路２１の出力とフィルタ１９の出力である三角波とを比較しパルス信号１を生成している。パルス信号１はカウンタ部１（１５）に入力される。
【００３６】
同じく比較部２（１４）はフィルタ１９の出力とオフセット電圧２０を比較しパルス信号２を生成している。パルス信号２はカウンタ部２（１６）に入力される。
【００３７】
ここで、図３に示すように、増幅回路２１の出力のピークタイミングは駆動信号の立ち上がり，立ち下がりと同期している。つまり、駆動信号の立ち上がりのタイミングで比較部１（１３）が出力するパルス信号１のパルス幅を測定すれば増幅回路２１の出力である交流信号の振幅を検出することが可能となる。そこで、タイミング信号生成部１２で、駆動信号生成回路１０１より出力される駆動信号の立ち上がりと同期したタイミング信号を生成する。
【００３８】
図３に、駆動信号，増幅回路２１の出力，フィルタ１９の出力，タイミング信号生成部１２の出力の関係を示す。
【００３９】
図３はターゲット電位の方が測定電極３の電位よりも高い場合の波形である。図３に示すように駆動信号の立ち上がりに増幅回路２１の出力の最大値が同期し、そのタイミングでタイミング信号が出力されている。フィルタ１９からは所定の周波数（実際は図で示すよりも周波数が高い信号）の三角波を出力している。さらに、タイミング信号と同期してカウンタ部１（１５）において、図示しない基準クロックを元にパルス信号１のＨｉ期間をカウントし、カウンタ部２（１６）で図示しない基準クロックを元にパルス信号２のＨｉ期間をカウントする。
【００４０】
図４に、増幅回路２１の出力，フィルタ１９の出力，比較部１（１３）の出力であるパルス信号１，比較部２（１４）の出力であるパルス信号２，カウンタ部１（１５）の出力値、カウンタ部２（１６）の出力値の関係を示す。パルス信号１は増幅回路２１の出力とフィルタ１９の出力との比較結果であり、増幅回路２１の出力の方が大きい期間がＨｉとなる信号である。同様にパルス信号２はオフセット電圧２０Ｖｏｆｆｓｅｔの出力とフィルタ１９の出力との比較結果であり、オフセット電圧２０Ｖｏｆｆｓｅｔの方が大きい期間がＨｉとなる信号である。カウンタ部１（１５），カウンタ部２（１６）は共にタイミング信号の立ち上がりタイミングで図示しない基準クロックに同期して書き換えられる。カウンタ部１（１５）はタイミング信号が立ち上がると、パルス信号１のＨｉ期間を図示しない基準クロックを元にカウントしカウンタ値を書き換える。同様に、カウンタ部２（１６）はタイミング信号が立ち上がると、図示しない基準クロックを元にパルス信号２のＨｉ期間をカウントしカウンタ値を書き換える。
【００４１】
図５，図６により、増幅回路２１の出力レベルとパルス信号１のパルス幅の関係について説明する。
【００４２】
図５の（ａ１）から（ｅ１）は様々な増幅回路２１の出力波形と駆動信号との関係を示している。図６（Ａ）の（ａ２）から（ｅ２）は様々な増幅回路２１の出力波形のピーク付近（駆動信号の立ち上がり部分）を拡大しフィルタ１９の出力である三角波との関係を示した波形である。図６において、（ａ２）と（ｂ２）はターゲット電位の方が測定電極３の電位よりも大きい場合で、さらに（ａ２）の方が（ｂ２）よりも電位差が大きい場合である。（ｃ２）はターゲット電位と測定電極３の電位が同電位の場合である。（ｄ２）と（ｅ２）はターゲット電位の方が測定電極３の電位よりも小さい場合で、さらに（ｅ２）の方が（ｄ２）よりも電位差が大きい場合である。
【００４３】
図６（Ａ）の（ａ２）から（ｅ２）それぞれの場合の比較部１（１３）の出力、つまりパルス信号１が図６（Ｂ）の（ａ３）から（ｅ３）である。さらに（ｆ）がフィルタ１９の出力とオフセット電圧２０の比較結果である比較部２（１４）の出力（パルス信号２）である。
【００４４】
図６（Ｂ）に示すように、ターゲット電位の方が測定電極３の電位よりも大きい場合の（ａ３），（ｂ３）は（ｆ）よりもＨｉ期間が広く、ターゲット電位と測定電極３の電位が同電位の場合の（ｃ３）は（ｆ）とＨｉ期間がイコールとなり、ターゲット電位の方が測定電極３の電位よりも小さい場合の（ｄ３），（ｅ３）は（ｆ）よりもＨｉ期間が狭くなる。
【００４５】
さらにターゲット電位と測定電極３の電位の電位差が大きい方が（ｆ）とのＨｉ期間の差分が大きくなる。（ｂ３）より（ａ３）、（ｄ３）より（ｅ３）の方が（ｆ）とのＨｉ期間の差分が大きい。
【００４６】
よって、カウンタ部１（１５）とカウンタ部２（１６）でのカウント値の大小関係とその差分により、ターゲット電位と測定電極３の電位との電位関係と電位差を得ることが出来る。
【００４７】
そこで、ＰＷＭ部１８において、カウンタ部１（１５）とカウンタ部２（１６）でのカウント値を比較し、カウンタ部１（１５）のカウント値の方が大きい場合は可変電源回路６の出力であるＶＨが大きくなるよう、カウンタ部１（１５）のカウント値の方が小さい場合は可変電源回路６の出力であるＶＨが小さくなるようＰＷＭ信号のデューティを制御することで、カウンタ部１（１５）の出力がカウンタ部２（１６）の出力と等しくなるように、つまりはターゲット電位ＶＴと測定電極３の電位ＶＮが同電位となるように可変電源回路６の出力であるＶＨがフィードバック制御される。さらにカウンタ部１（１５）とカウンタ部２（１６）でのカウント値の差分が大きければデューティの変化量を大きく、差分が小さければデューティの変化量を小さく制御することで、応答が速く、かつ精度の良い表面電位測定のデジタル制御化が可能となる。
【００４８】
このように、常にカウンタ部１（１５）の出力がカウンタ部２（１６）の出力と等しくなるようフィードバック制御が行われ、その結果、抵抗Ｒｓに流れる電流がゼロとなり、ＶＨ＝ＶＮ＝ＶＴ（ターゲット電圧）となる。さらに、分圧回路７でＶＨを３００分の１等の所定の分圧比で分圧し出力する。分圧比が１／３００であれば、Ｖｏｕｔにはターゲット電位ＶＴの１／３００に相当する電位が出力され、ターゲットの電位を測定することが出来る。
【００４９】
このように、表面電位測定装置における、表面電位測定回路をデジタル化し、これらの機能の大部分（図１の点線で囲った部分）を集積化（ＩＣ化）することで、部品点数が大幅に削減出来、表面電位測定装置が小型化できる。さらに、デジタル化した部分を表面電位測定装置構を搭載する機器を構成するＡＳＩＣ（特定用途向けＩＣ），ＦＰＧＡ（現場で、書き換え可能なＩＣ）等に持たせることで更なる簡略化が可能となる。
【００５０】
（実施例２）
図７は、実施例２である“表面電位測定装置”の構成を示すブロック図である。
【００５１】
図７において、前述の実施例１のブロック図である図１や従来構成図８〜１１と同一ないし相当する部材には同一符号を付し、その説明は省略する。
【００５２】
図７において、図１と異なる部分の機能を説明する。三角波生成用パルス信号生成部２２は図１で説明した三角波生成用パルス信号生成部１７と同様に、図示しない基準クロック（フォーク４の共振周波数に対し数万分の１〜数千分の１程度の周期のクロック信号）を元に、図２のように、所定の周期で徐々に所定幅ずつパルス幅が広がり、オンデューティが１００％に達すると、今度は徐々に所定幅ずつパルス幅が狭まり、更にオンデューティが０％に達すると、また徐々に所定幅ずつパルス幅が広がり…、これを繰り返す信号を生成している。
【００５３】
つまり、三角波生成用パルス信号生成部２２で生成した三角波用パルスのデューティ０％から次のデューティ０％迄の図示しない基準クロックによるカウント値は固定値であり、フィルタ１９の出力である三角波の周期と同じになる。
【００５４】
また、増幅回路２１とフィルタ１９に同じ電位のオフセット電圧２０を重畳することで、増幅回路２１の交流分の振幅が０の時、つまりターゲット電位と測定電極３の電位が等しい時の比較部１（１３）の出力パルスはデューティ５０％、つまり三角波の半周期となる。よって、その時のカウンタ部１（１５）でのカウント値は、前述の三角波用パルスのデューティ０％から次のデューティ０％迄の図示しない基準クロックによるカウント値の１／２と等しくなる。
【００５５】
そこで、三角波生成用パルス信号生成部２２からＰＷＭ部１８へ、既知であり固定値である三角波用パルスのデューティ０％から次のデューティ０％迄のカウント値の半分の値を入力し、図１の場合と同様に、ＰＷＭ部１８は、カウンタ部１（１５）からのカウント値と三角波生成用パルス信号生成部２２からのカウント値を比較し、カウンタ部１（１５）のカウント値の方が大きい場合は可変電源回路６の出力であるＶＨが大きくなるよう、カウンタ部１（１５）のカウント値の方が小さい場合は可変電源回路６の出力であるＶＨが小さくなるようＰＷＭ信号のデューティを制御する。
【００５６】
これにより、カウンタ部１（１５）の出力が三角波生成用パルス信号生成部２２からのカウント値と等しくなるよう、つまりはターゲット電位ＶＴと測定電極３の電位ＶＮが同電位となるように可変電源回路６の出力であるＶＨがフィードバック制御される。その結果、抵抗Ｒｓに流れる電流がゼロとなり、ＶＨ＝ＶＮ＝ＶＴ（ターゲット電圧）となる。さらにカウンタ部１（１５）でのカウント値と三角波生成用パルス信号生成部２２からのカウント値の差分が大きければデューティの変化量を大きく、差分が小さければデューティの変化量を小さく制御することで、応答が速く、かつ精度の良い表面電位測定のデジタル制御化が可能となる。
【００５７】
そして、図１と同様に、分圧回路７でＶＨを３００分の１等の所定の分圧比で分圧し出力する。分圧比が１／３００であれば、Ｖｏｕｔにはターゲット電位ＶＴの１／３００に相当する電位が出力され、ターゲットの電位を測定することが出来る。
【００５８】
このように、表面電位測定装置における、電位測定回路をデジタル化し、これらの機能の大部分（図７の点線で囲った部分）を集積化（ＩＣ化）することで、部品点数が大幅に削減出来、表面電位測定装置が小型化できる。さらに、デジタル化した部分を表面電位測定装置構を搭載する機器を構成するＡＳＩＣ，ＦＰＧＡ等に持たせることで更なる簡略化が可能となる。
【００５９】
（変形）
各実施例では、比較器１３のＨｉ期間をカウントしているが，Ｌｏｗ期間をカウントする形で実施することもできる。この場合、カウント値が基準のカウント値より小さいときは、ＰＷＭ信号のデューティを基準のカウント値のときより大きくして可変電源回路６の出力を大きくし、逆に、カウント値が基準のカウント値より大きいときは、ＰＷＭ信号のデューティを基準のカウント値のときより小さくして可変電源回路６の出力を小さくすることにより、可変電源回路６の出力電圧を、ターゲットの電位と等しくすることができる。
【００６０】
【発明の効果】
以上のように、本発明によれば、従来とは異なる制御手法により表面電位測定装置における電位測定制御回路をデジタル化し、表面電位測定装置における回路の大部分を集積化（ＩＣ化）することで回路部品点数を大幅削減し小型化，低コスト化を可能にする。
【００６１】
さらに、デジタル化した部分を表面電位測定装置構を搭載する機器を構成するＡＳＩＣ，ＦＰＧＡに持たせることで更なる簡略化が可能となる。
【図面の簡単な説明】
【図１】実施例１の構成を示すブロック図
【図２】図１の各部の波形を示す図
【図３】図１の各部の波形を示す図
【図４】図１の各部の波形を示す図
【図５】図１の各部の波形を示す図
【図６】図１の各部の波形を示す図
【図７】実施例２の構成を示すブロック図
【図８】従来例の構成を示す図
【図９】従来例の測定回路の構成を示す図
【図１０】表面電位測定装置とターゲット面の位置関係を示す図
【図１１】従来例の詳細な構成を示すブロック図
【図１２】図１１の各部の波形を示す図
【符号の説明】
１　感光ドラム
３　測定電極
４　音叉型振動子（フォーク）
５　測定回路
６　可変電源回路
１２　タイミング信号生成部
１３　比較部１
１５　カウンタ部１
１８　ＰＷＭ部
１９　フィルタ
２０　オフセット電圧
２２　三角波生成用パルス信号生成部
１０１　駆動信号生成回路
【図１】
2004061282.tif 000003
【図２】
2004061282.tif 000004
【図３】
2004061282.tif 000005
【図４】
2004061282.tif 000006
【図５】
2004061282.tif 000007
【図６】
2004061282.tif 000008
【図７】
2004061282.tif 000009
【図８】
2004061282.tif 000010
【図９】
2004061282.tif 000011
【図１０】
2004061282.tif 000012
【図１１】
2004061282.tif 000013
【図１２】
2004061282.tif 000014