(57)【要約】【課題】本発明の課題は、回路素子数を少なくし、かつ低コスト化が可能となるフィルタ切換回路及び半導体集積回路装置を提供することである。【解決手段】上記課題は、通過帯域の異なる低域通過手段（Ｒ１１、Ｒ１２、Ｃ１１〜Ｃ１４）と、入力信号に応じて前記低域通過手段（Ｒ１１、Ｒ１２、Ｃ１１〜Ｃ１４）を切換えるスイッチング制御手段（ＳＷ１０）とを備えてなるフィルタ切換回路（ＬＰＦ１１）であって、前記低域通過手段（Ｒ１１、Ｒ１２、Ｃ１１〜Ｃ１４）内に前記スイッチング制御手段（ＳＷ１０）を備えることを特徴とするフィルタ切換回路（ＬＰＦ１１）にて解決される。【選択図】  図１
2004247935.tif 000002
【特許請求の範囲】
【請求項１】
通過帯域の異なる低域通過手段と、入力信号に応じて前記低域通過手段を切換えるスイッチング制御手段とを備えてなるフィルタ切換回路であって、
前記低域通過手段内に前記スイッチング制御手段を備えることを特徴とするフィルタ切換回路。
【請求項２】
請求項１記載のフィルタ切換回路であって、
前記スイッチング制御手段は、所定の制御信号に基づいて、前記低域通過手段を切換えるスイッチ回路を備えることを特徴とするフィルタ切換回路。
【請求項３】
請求項２記載のフィルタ切換回路であって、
前記スイッチ回路は、バイポーラトランジスタで構成されることを特徴とするフィルタ切換回路。
【請求項４】
請求項３記載のフィルタ切換回路であって、
前記バイポーラトランジスタのコレクタにディープＮ＋拡散層を形成することを特徴とするフィルタ切換回路。
【請求項５】
請求項１乃至４いずれか記載のフィルタ切換回路を内蔵した半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フィルタ切換回路及び半導体集積回路装置に係り、詳しくは、映像信号出力に応じて通過させるローパスフィルタを切換えるフィルタ切換回路及び半導体集積回路装置に関する。
【０００２】
【従来の技術】
最近のＤＶＤプレーヤーなどでは、テレビ放送に用いられるインターレース出力と、インターレース方式の２倍の情報量を出力するプログレッシブ出力が映像出力として装備されている。インターレース方式とプログレッシブ方式とでは、信号帯域が異なっているため、上記ＤＶＤプレーヤーでは、２つの異なる帯域をもつローパスフィルタ（以下、ＬＰＦと略記）を映像信号に応じて切換えるためのフィルタ切換回路が備えられている。
【０００３】
このフィルタ切換回路は、例えば、図６に示すように構成されている。図６は、従来のフィルタ切換回路例を示す図である。従来のフィルタ切換え回路は、ＲＣと増幅素子（オペアンプ）で構成される２次形式のＶＣＶＳ（ＶＣＶＳとはｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｖｏｌｔａｇｅ  Ｓｏｕｒｃｅの略で、電圧ソース型フィルタとも呼ばれている）型低域通過フィルタ回路（＝ＶＣＶＳ型２次ＬＰＦ）を２つ備え（図面上の点線部）、信号帯域の異なるインターレース方式（例：ＬＰＦ１）とプログレッシブ方式（例：ＬＰＦ２）を通過させるものとなっている。
【０００４】
上記ＬＰＦ１は、抵抗Ｒ１、Ｒ２と、Ｃ１、Ｃ２とオペアンプ１（ａｍｐ１）から構成され、ＬＰＦ２は、抵抗Ｒ３、Ｒ４と、Ｃ３、Ｃ４とオペアンプ３（ａｍｐ３）から構成される。例えば、上記のＤＶＤプレーヤーの場合、ＬＰＦ１で２７ＭＨｚ成分を減衰させ（カットオフ周波数＝７ＭＨｚ）、ＬＰＦ２で５４ＭＨｚ成分を減衰させる（カットオフ周波数＝１４ＭＨｚ）ようになっている。
【０００５】
また、上記ＬＰＦ１、ＬＰＦ２の外部には、オペアンプ２（ａｍｐ２）、オペアンプ４（ａｍｐ４）が接続され、このオペアンプに供給される電源ＶｃｃをＳＷ回路（以下、ＳＷと略記）１、ＳＷ２によりオン／オフ制御することで、通過させたいＬＰＦを切換えることが可能となっている。上記ＳＷ１、ＳＷ２は、オン／オフ制御のための制御信号であるＣＴＲＬ１、ＣＴＲＬ２によってオン／オフ制御がなされる。Ｖｉｎ１から入力された信号は、ＣＴＲＬ１またはＣＴＲＬ２によって選択されたＬＰＦを通過した後、Ｖｏｕｔから出力される。
【０００６】
ここで、上記ＬＰＦ１、２は、抵抗とコンデンサからなるＬＰＦであるため、カットオフ周波数ｆ０は次式（１）によって求められる。
【０００７】
ｆ０＝１／（２πＣＲ）  ・・・（１）
本構成において、Ｒ＝Ｒ１＝Ｒ２としたとき、Ｃ＝√（Ｃ１・Ｃ２）となる。ここで、ＬＰＦ１のｆ０とＬＰＦ２のｆ０の関係を次式（２）のようにした場合、
ｆ０ＬＰＦ１＝２×ｆ０ＬＰＦ２  ・・・（２）
このときのＲ１〜Ｒ４及びＣ１〜Ｃ４の関係は以下のようになる。
【０００８】
Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４のとき、Ｃ１＝２×Ｃ３、Ｃ２＝２×Ｃ４
Ｃ１＝Ｃ３、Ｃ２＝Ｃ４のとき、Ｒ１＝Ｒ２＝２×Ｒ３＝２×Ｒ４
このように従来のフィルタ切換回路は、ＣＴＲＬ１をオンにすることによってＬＰＦ１を、ＣＴＲＬ２をオンにすることによってＬＰＦ２を選択する回路構成となっている。
【発明が解決しようとする課題】
しかしながら、上述した従来のフィルタ切換回路では、ＬＰＦ１、ＬＰＦ２をそれぞれ構成しなければならないため、各ＬＰＦ用の抵抗、コンデンサ、オペアンプが必要となり、回路規模が大きくなるという問題があった。
【０００９】
また、上記ＳＷ１、２は、一般にＣＭＯＳにて構成される場合が多い。これは、ＣＭＯＳで構成されるアナログＳＷがオンとなった時に、低抵抗でオン状態となる（低抵抗素子とみなすことができる）からである。しかし、上記アナログＳＷ１、２をＣＭＯＳにて構成する場合、バイポーラとＣＭＯＳ混在プロセスを用いなければならず、コスト増加を招いてしまう。
【００１０】
本発明は、上記のような問題点に鑑みてなされたもので、その課題とするところは、回路素子数を少なくし、かつ低コスト化が可能となるフィルタ切換回路及び半導体集積回路装置を提供することである。
【００１１】
【課題を解決するための手段】
上記課題を解決するため、本発明は、請求項１に記載されるように、通過帯域の異なる低域通過手段と、入力信号に応じて前記低域通過手段を切換えるスイッチング制御手段とを備えてなるフィルタ切換回路であって、前記低域通過手段内に前記スイッチング制御手段を備えることを特徴としている。
【００１２】
また、本発明の請求項２は、前記フィルタ切換回路であって、前記スイッチング制御手段は、所定の制御信号に基づいて、前記低域通過手段を切換えるスイッチ回路を備えることを特徴としている。
【００１３】
また、本発明の請求項３は、前記フィルタ切換回路であって、前記スイッチ回路は、バイポーラトランジスタで構成されることを特徴としている。
【００１４】
また、本発明の請求項４は、前記フィルタ切換回路であって、前記バイポーラトランジスタのコレクタにディープＮ＋拡散層を形成することを特徴としている。
【００１５】
また、本発明の請求項５は、請求項１乃至４いずれか記載のフィルタ切換回路を内蔵した半導体集積回路装置である。
【００１６】
上記本発明によれば、帯域の異なるＬＰＦの切換えにオン抵抗を低抵抗にしたバイポーラトランジスタを用いるため、回路素子数の低減が可能となり、より小さい回路規模でフィルタ切換回路を実現することができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１８】
図１は、本発明のフィルタ切換回路の構成を示す回路構成図である。このフィルタ切換回路ＬＰＦ１１は、入力端子Ｖｉｎ１１に続き、抵抗Ｒ１１、Ｒ１２、コンデンサＣ１１〜Ｃ１４からなる２次のＬＰＦが接続される。また、このＬＰＦ１１には、カットオフ付近の特性の肩が丸くなってしまうのを避けるためのバッファａｍｐ１１が設けられ、Ｃ１２、Ｃ１３には、後述するアナログスイッチＳＷ１０が接続される。上記ＣＴＲＬ１１は、制御信号によりオン／オフ制御される。このＬＰＦ１１を通過した信号はＶｏｕｔ１１から出力される。
【００１９】
上記のように構成されたフィルタ切換回路ＬＰＦ１１において、Ｒ＝Ｒ１１＝Ｒ１２とした場合、ＣＴＲＬ１１によってＳＷ１０がオフにされれば、Ｃ＝√（Ｃ１１・Ｃ１４）となり、ＣＴＲＬ１１によってＳＷ１０がオンにされれば、Ｃ＝√｛（Ｃ１１＋Ｃ１２）・（Ｃ１３＋Ｃ１４）｝となる。つまり、ＳＷ１０がオフのときは、上記図６のＲ３、Ｒ４、Ｃ３、Ｃ４で構成されるＬＰＦ２となり、ＳＷ１０がオンのときは、上記図６のＲ１、Ｒ２、Ｃ１、Ｃ２で構成されるＬＰＦ１となる。
【００２０】
このように本実施形態によれば、１つのＬＰＦ回路内で２つのＬＰＦを構成し、かつ切換えることができる。
【００２１】
次に、上記ＳＷ１０について説明する。
【００２２】
上記ＳＷ１０は、前述のようにＣＭＯＳにて構成される場合が多いが、本発明では、上記ＳＷ１０をバイポーラトランジスタで構成する。上記ＳＷ１０を、図２に示すような一般的なバイポーラトランジスタ（Ｑ１、Ｑ２をペアにしてアナログスイッチを構成）で構成した場合、スイッチオン時の抵抗成分としては、数百Ωとなる。スイッチオン時のオン抵抗が数百Ωとなると、ＲとＣとで構成するＬＰＦのｆ０に影響を与えてしまい、所望のＬＰＦ特性が確保できない。
【００２３】
そこで、本発明では、図３に示すようなバイポーラトランジスタのコレクタにディープＮ＋（ｄｎ＋） 拡散層を形成する。図３は、このバイポーラトランジスタの要部断面構造を示している。図３の構造においては、ウエハ上にｎｐｎ型のバイポーラトランジスタを形成する際、バイポーラトランジスタのコレクタ（Ｃ）にディープＮ＋型拡散層を形成してベース（Ｂ）のｐ型半導体層とエミッタ（Ｅ）のｎ型半導体層の周囲を囲むようにする。これにより、コレクタ・エミッタ飽和電圧ＶＣＥ（サチュレーション電圧）が下げられ、バイポーラトランジスタのオン抵抗を低抵抗（数十Ω程度）にすることができる。その結果、ＬＰＦのｆ０に影響を与えない特性をもつことができる。
【００２４】
したがって、複数のＬＰＦを１つのＬＰＦ回路にて構成する本発明の図１の回路をバイポーラのプロセスを用いて開発・製造する際、上述のバイポーラトランジスタで構成されたＳＷ１０を用いれば、バイポーラプロセスのみでの製造が可能となり、製造コストを抑えることができる。
【００２５】
さて、ここで、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４＝（Ｒ＝１１＝Ｒ１２）とし、上記式（２）のような関係にする場合、
Ｃ１＝Ｃ１１＋Ｃ１２、Ｃ２＝Ｃ１３＋Ｃ１４、Ｃ３＝Ｃ１１、Ｃ４＝Ｃ１４・・・（３）
とすればよい。
【００２６】
上述したバイポーラトランジスタを用いて基板上にコンデンサを形成する場合は、シリコンとアルミ箔の対抗面を用いるため、容量値は対抗面積に比例する。このため、上記式（３）の関係は、図４のように構成することができる。例えば、ＬＰＦ１のＣ１は、本実施形態のＬＰＦ１１では、Ｃ１１＋Ｃ１２とで形成されるため、チップ面積は従来と比して縮小される。このように本実施形態によれば、半導体にて本回路（図１）を実施する場合は、回路素子数が低減され、より小さい回路規模で半導体集積回路（ＩＣ）を製造することが可能となる。
【００２７】
また、上記ＬＰＦ１１は、ＲとＣとで構成されるものであれば、このような回路構成に限定されるものではない。例えば、図５に示すような１次のＬＰＦであってもよいし、次数を２次以上に増やしてもよい。
【００２８】
さらに、上記ＬＰＦ１１では、２次のＬＰＦが２つ備えられ、それらがＳＷ１０によって切換えられる形態であったが、２次のＬＰＦを２つ以上備えてもよいし、次数の異なるＬＰＦの組み合わせても勿論よい。その場合、ＬＰＦの構成に応じて上記のようなＳＷを構成すればよい。
【００２９】
上記例において、低域通過手段がＬＰＦ１１に対応し、スイッチング制御手段がＳＷ１０に対応する。
【００３０】
【発明の効果】
以上、説明したように、本願発明によれば、上記本発明によれば、帯域の異なるＬＰＦの切換えにオン抵抗を低抵抗にしたバイポーラトランジスタを用いるため、回路素子数の低減が可能となり、より小さい回路規模でフィルタ切換回路を実現することができる。
【図面の簡単な説明】
【図１】本発明のフィルタ切換回路の構成を示す回路構成図である。
【図２】図１に示すＳＷをバイポーラトランジスタで構成した場合の回路図である。
【図３】図２に示すバイポーラトランジスタの要部断面構造図である。
【図４】半導体にてコンデンサを形成した場合の上面図である。
【図５】本発明に係る実施例の変形例を示す図である。
【図６】従来のフィルタ切換回路例を示す図である。
【符号の説明】
Ｒ１、Ｒ２、Ｒ１１、Ｒ１２、Ｒ２１  抵抗
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ２１、Ｃ２２コンデンサ
ａｍｐ１、ａｍｐ２、ａｍｐ３、ａｍｐ４、ａｍｐ１１、ａｍｐ２１  オペアンプ
ＳＷ１、ＳＷ２、ＳＷ１０  アナログスイッチ
Ｑ１，Ｑ２  バイポーラトランジスタ
ＬＰＦ１、ＬＰＦ２、ＬＰＦ１１、ＬＰＦ２１  ローパスフィルタ
【図１】
2004247935.tif 000003
【図２】
2004247935.tif 000004
【図３】
2004247935.tif 000005
【図４】
2004247935.tif 000006
【図５】
2004247935.tif 000007
【図６】
2004247935.tif 000008