(57)【要約】【課題】負荷駆動回路での電力損失を低減させる。【解決手段】容量性負荷（ＣＬ１，ＣＬ２）を駆動するための駆動素子（Ｍ１〜Ｍ４）と、上記容量性負荷と上記駆動素子との直列接続回路に矩形状に電圧波形を与えた場合の上記容量性負荷の端子電圧の変化カーブよりも緩やかとなるように、上記容量性負荷を充電する際の上記駆動素子の電源電圧波形、及び上記容量性負荷から放電する際の上記駆動素子の電源電圧波形を制御するための電圧制御回路（６）を設け、上記容量性負荷に直列接続されている抵抗成分での損失エネルギーの低減を図ることにより負荷駆動回路での電力損失の低減を達成する。【選択図】　　　　図１
2004088947.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が供給されることによって動作可能とされ、入力信号に応じて容量性負荷を駆動するための駆動素子を含む負荷駆動回路であって、上記容量性負荷と上記駆動素子との直列接続回路に矩形状に電圧波形を与えた場合の上記容量性負荷の端子電圧の変化カーブよりも緩やかとなるように、上記容量性負荷を充電する際の上記駆動素子の電源電圧波形、及び上記容量性負荷から放電する際の上記駆動素子の電源電圧波形を制御するための電圧制御手段を含むことを特徴とする負荷駆動回路。
【請求項２】
上記駆動素子が非導通とされる期間に導通されることで上記容量性負荷のフローティングを阻止するためのトランジスタを含み、上記トランジスタは上記電圧制御手段によって電圧制御される以前の電圧を上記容量性負荷に供給可能に結合されて成る請求項１記載の負荷駆動回路。
【請求項３】
上記電圧制御手段は、上記容量性負荷と上記駆動素子との直列接続回路に矩形状に電圧波形を与えた場合の上記容量性負荷の端子電圧の変化カーブよりも緩やかとなる基準電圧波形を形成する基準電圧回路と、上記基準電圧回路の出力電圧と上記駆動素子に供給される電圧レベルとを比較する演算増幅器と、上記演算増幅器の出力に基づいて上記駆動回路に供給される電源電圧レベルが上記基準電圧回路からの出力電圧に等しくなるように電圧制御するための素子と、を含んで成る請求項１又は２記載の負荷駆動回路。
【請求項４】
上記電圧制御手段は、互いに異なる電圧レベルを段階的に上記容量性負荷に与えるためのコントローラを含んで成る請求項１又は２記載の負荷駆動回路。
【請求項５】
上記電圧制御手段は、互いに異なるレベルの電圧を出力可能な複数のタップを有する分圧抵抗と、上記分圧抵抗のタップ電圧を選択的に上記駆動素子に与えるための選択回路と、を含んで成る請求項１又は２記載の負荷駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷駆動技術、さらには容量性負荷を駆動するための回路における電力損失の低減化技術に関し、例えばインクジェットヘッドにおける圧電素子の駆動回路に適用して有効な技術に関する。
【０００２】
【従来の技術】
圧電素子（ピエゾ素子）を用いたインクジェットヘッドでは、圧電素子に電圧を印加して圧電素子を圧力発生室側に歪ませ、その押圧力によりノズル孔からインクを吐出させている。
【０００３】
圧電素子は容量性負荷であり、インクを吐出する回数だけ充放電を繰り返すが、吐出のエネルギー変換効率は必ずしも高いものではなく、１回の吐出でほぼ同量のエネルギーが熱として失われる可能性があり、パッケージの温度上昇を余儀なくされる。
【０００４】
発熱を抑える方法としては、エネルギー回収（電力回収）と損失エネルギーの抑制（電力損失低減）が考えられる。
【０００５】
電力回収は、容量性負荷に蓄えられた電荷を放電する際、別の容量（コンデンサ）に電荷を移動させ、この電荷を次の充電時点で再利用するものである。この方式について記載された文献の例としては、「プラズマディスプレイ最新技術」（１９９６年発行、ＥＤリサーチ社発行、第１０７頁〜第１１１頁）や、特開平１１−１７０５２９号公報がある。
【０００６】
一方、電力損失低減方法としては、ピエゾ素子を利用しているプリンタヘッド駆動装置においてコイルの逆起電力を利用し、充電または放電スイッチの印加電圧を小さくし、損失エネルギーを抑制している。これについて記載された文献の例としては特開２００１−６３０４０号公報がある。
【０００７】
【発明が解決しようとする課題】
圧電素子は容量性負荷であり、インクを吐出する回数だけ充放電を繰り返すが、吐出のエネルギー変換効率は必ずしも高いものではなく、１回の吐出でほぼ同量のエネルギーが熱として失われる可能性がある。例えば図２に示されるように圧電素子を容量に見立てた静電容量Ｃとｐチャネル型ＭＯＳトランジスタによるスイッチＭの直列回路に、矩形波電圧Ｖを印加して充電する場合を考える。ｐチャネル型ＭＯＳトランジスタによるスイッチＭは、ゲート電圧により値が異なるが、図３に示されるように抵抗Ｒで近似できる。本明細書において乗算を「＊」で示すものとすると、充電の際容量Ｃに蓄えられるエネルギーは（１／２）＊Ｃ＊Ｖ２であるが、抵抗Ｒで消費するエネルギーも同量の（１／２）＊Ｃ＊Ｖ２である。容量Ｃを充電した後、印加電圧Ｖを接地レベルとし容量Ｃから放電する場合でも、抵抗Ｒで消費されるエネルギーは（１／２）＊Ｃ＊Ｖ２であることから、充放電を通して抵抗Ｒで消費するエネルギーは抵抗値に関係せずＣＶ２となり、熱として失われる。
【０００８】
この損失エネルギーを抑制する手段として、プリンタの圧電素子と同じように容量性負荷と見立てることができるＰＤＰ（プラズマディスプレイ）で用いられている電力回収がある。ＡＣ型と呼ばれる方式を採用しているＰＤＰでは、パネルを静電容量に見立てた容量Ｃを維持期間と呼ばれる時間内に０ボルト〜Ｖｏボルトに充放電する必要がある。その際に電力の回収を行っている。すなわち、容量Ｃとは別に容量ＣｓｓとインダクタンスＬを備え、容量Ｃｓｓを予め（１／２）＊Ｖｏの電圧に充電しておき、インダクタンスＬと容量Ｃの固有振動を用いて容量Ｃｓｓの電荷を容量Ｃに移動させて充電し、放電する際には容量Ｃから容量Ｃｓｓに電荷を移動させるものである。この方法では、電荷を再利用する電力回収と、固有振動を用いた電力損失低減が行われている。固有振動を利用することにより、容量Ｃｓｓの端子電圧は容量Ｃに印加したい電圧Ｖｏの半分である（１／２）＊Ｖｏにできることから、容量ＣｓｓからインダクタンスＬを通して容量Ｃに至るラインに流れる電流を約半分とすることができ、抵抗成分での電力損失低減を図ることができる。
【０００９】
また、損失エネルギーを抑制するもう一つの手段としてインダクタンスの逆起電力を用い、スイッチを含めた抵抗の両端電圧を減少させる方法がある。図４に示されるような抵抗Ｒと容量Ｃの間にインダクタンスＬを挿入した場合を考えると、充電開始直後にインダクタンスＬには逆起電力が発生し、抵抗Ｒの両端電圧を逆起電力分だけ小さくすることができる。その結果、抵抗Ｒに流れる電流と両端に掛かる電圧の積の時間積分値である損失エネルギーを小さくすることができる。前述の電力回収での電力損失低減はこの方法の特別な場合と言える。
【００１０】
電力回収、固有振動を利用する電力損失の低減方法、インダクタンスの逆起電力を利用する電力損失の低減方法のいずれも、インダクタンスＬを実装する必要があるが、ＩＣ内部での適正なインダクタンスの製造は困難であり、外部に設ける必要がある。外部にインダクタンスＬを実装する場合、印刷ヘッドのチャネル数が多いと、多くの実装部品が必要となり実現が困難になる。加えて、スイッチを含めたライン抵抗が大きければ、インダクタンスＬは大きな値でなければならず、実装部品価格が増大することとなる。
【００１１】
また、電力回収において、電力回収容量Ｃｓｓは容量Ｃの約２倍（放電の際の電荷の移動を考えると、Ｃ＊Ｖｏ＝（１／２）＊Ｃｓｓ＊Ｖｏ、∴Ｃｓｓ＝２Ｃ）であり、インクジェットヘッドに用いる場合１チャネルあたり約２０００ｐＦが必要となる。仮に、多数のチャネルをまとめて一つの電力回収容量ΣＣｓｓを持つことで電力回収回路を実現できたとしても、容量ΣＣｓｓはＩＣの外部に置くことになる。外部の容量ΣＣｓｓから必要なときに電荷をＩＣの中を通して容量Ｃに移動させたとき、ＩＣで電力損失が発生することになるため、ＩＣの電力損失の低減には繋がらない。
【００１２】
本発明の目的は、電力損失を低減するための技術を提供することにある。
【００１３】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１５】
すなわち、容量性負荷とその駆動素子との直列接続回路に矩形状に電圧波形を与えた場合の上記容量性負荷の端子電圧の変化カーブよりも緩やかとなるように、上記容量性負荷を充電する際の上記駆動素子の電源電圧波形、及び上記容量性負荷から放電する際の上記駆動素子の電源電圧波形を制御するための電圧制御手段を設ける。
【００１６】
このとき、上記駆動素子がオフされる期間にオンされることで上記容量性負荷のフローティングを阻止するためのトランジスタを含めることができる。さらに上記トランジスタは上記電圧制御手段によって電圧制御される以前の電圧を上記容量性負荷に供給可能に結合する。
【００１７】
また、上記電圧制御手段は、上記容量性負荷と上記駆動素子との直列接続回路に矩形状に電圧波形を与えた場合の上記容量性負荷の端子電圧の変化カーブよりも緩やかとなる基準電圧波形を形成する基準電圧回路と、上記基準電圧回路の出力電圧と上記駆動素子に供給される電圧レベルとを比較する演算増幅器と、上記演算増幅器の出力に基づいて上記駆動回路に供給される電源電圧レベルが上記基準電圧回路からの出力電圧に等しくなるように電圧制御するための素子と、を含んで構成することができる。
【００１８】
さらに、上記電圧制御手段は、互いに異なる電圧レベルを段階的に上記容量性負荷に与えるためのコントローラを含んで構成することができる。そして、上記電圧制御手段は、互いに異なるレベルの電圧を出力可能な複数のタップを有する分圧抵抗と、上記分圧抵抗のタップ電圧を選択的に上記駆動素子に与えるための選択回路とを含んで構成することができる。
【００１９】
上記の手段によれば、以下のように駆動素子例えば充電用又は放電用のトランジスタの電力損失の低減効果が得られる。
【００２０】
容量性負荷と抵抗との直列回路において、電圧Ｖの矩形波で容量を充電する際に、その容量Ｃに直列接続されている抵抗Ｒ（スイッチやライン抵抗を含む）の損失エネルギーは、（１／２）＊Ｃ＊Ｖ２である。仮に充電電圧を０〜（１／２）＊Ｖの矩形波と（１／２）＊Ｖ〜Ｖの矩形波との２段階の電圧に分けて充電した場合には、抵抗の損失エネルギーは（１／２）＊Ｃ＊（１／２＊Ｖ）２＋（１／２）＊Ｃ＊（１／２＊Ｖ）２＝（１／４）＊Ｃ＊Ｖ２となり、先の半分となる。さらに印加電圧を３段階に分けた場合には１／３の損失エネルギーとなり、４段階に分けた場合には１／４になる。この電力損失の低減は、印加電圧値を分割した場合に流れる電流が減少することによって得られる。言い換えると、抵抗の両端にかかる電圧が減少することによって得られる。ただし、電流が減少していることから圧電素子への充電時間は、矩形波に比べ余計に必要となる。
【００２１】
さらに印加する電圧を無数に分割し、直線状電圧（横軸を時間、縦軸を電圧にとった場合、０ボルトからＶボルトまで直線的に斜めに上がり、その後Ｖボルトを保つ波形）にした場合には大幅な損失エネルギーの低減が期待できる。直線状に電圧を印加した場合、抵抗Ｒでの損失エネルギーを無限時間まで積分した近似式は（１／２）＊Ｃ＊Ｖ２−（１／６）＊Ｖ２＊（Ｔ／Ｒ）＋Ｏ（Ｔ２）である。ここでＴは直線状電圧が０ボルトからＶボルトに至るまでの時間であり、第三項はＴ２以上の近似誤差項である。この近似式から明らかなように直線状電圧時間Ｔを大きくとりＲを小さくするに従い、損失エネルギーは減少し、Ｔ＝３＊Ｒ＊Ｃの時、第一項と第二項が相殺され誤差項だけとなり、損失エネルギーは非常に小さくなる。また、Ｔが３＊Ｒ＊Ｃを超える時には第一項と第二項の総和は負となり、誤差項から減じられ、限りなくゼロに近づく。この直線状電圧を印加しているときの電流は（１／Ｔ）＊Ｃ＊Ｖ＊〔１−ｅｘｐ（−ｔ／（Ｒ＊Ｃ））〕となり、ｔ＝Ｔで最大値となる。即ち電流の最大値を現す係数に抵抗Ｒは存在しない。これは、ＲとＣの直列回路に矩形波を印加した場合の容量Ｃの充電カーブより、立上りが遅い緩やかな電圧を印加することによって、（緩やかな電圧上昇に対して）相対的に容量への充電が瞬時に行なわれるため、抵抗の両端に掛かる電圧が微小となり、電流の最大値を示す係数には抵抗Ｒが存在しないと考えられる。従って、電力損失の低減は電流値の減少がもたらすものであり、その電流値の減少は抵抗Ｒの両端電圧の減少によってもたらされるものと考えられる。
【００２２】
本発明にかかる回路で必要なことは、容量Ｃと抵抗Ｒの直列回路への印加電圧を緩やかに昇圧させることである。具体的には、上記のように容量性負荷とその駆動素子との直列接続回路に矩形状に電圧波形を与えた場合の上記容量性負荷の端子電圧の変化カーブよりも緩やかとなるように、上記容量性負荷を充電する際の上記駆動素子の電源電圧波形、及び上記容量性負荷から放電する際の上記駆動素子の電源電圧波形を制御することである。
【００２３】
また、ＭＯＳトランジスタによるスイッチのソースに容量Ｃが接続されている場合にはドレインへの印加電圧を緩やかに昇圧させなければ損失エネルギーの低減効果は得られない。
【００２４】
例えば従来のプリンタ印刷ヘッド駆動回路のように、ゲートに台形状に電圧波を入力する場合には、充電時の損失エネルギーは（１／２）＊Ｃ＊Ｖ２であり、損失エネルギーの低減効果は得られない。
【００２５】
この回路を用いるとＩＣの消費電力を小さくすることができ、従来必要であったＩＣを実装しているプリンタヘッドの放熱設計が容易となり、プリンタ印刷ヘッド専用の放熱ファンさらにはそのプリンタ印刷ヘッドを作動させるモータ出力の低減が図れることから、システムとしてのコスト低減が可能となる。
【００２６】
比較的大きな容量性負荷（数百ｐＦ以上）を多チャンネルドライブする駆動回路をＩＣ内に設けた場合、消費電力の増加は温度上昇が懸念され、システムの放熱設計も考える必要がある。上記電力損失低減回路を設けることにより、ＩＣの温度上昇を抑えることができ、特別な放熱設計が不要となるため、コスト低減の点で有利とされる。
【００２７】
【発明の実施の形態】
図１には、本発明にかかる負荷駆動回路の構成例が示される。
【００２８】
図１はプリンタヘッドにおける圧電素子２個分の負荷駆動を行う場合の回路構成を示している。図１に示される負荷駆動回路は、特に制限されないが、プリンタ印刷ヘッド用ＩＣ１と、それに供給される電圧を制御するための電圧制御回路６とを含む。
【００２９】
プリンタ印刷ヘッド用ＩＣ１は、負荷充電用のｐチャネル型ＭＯＳトランジスタＭ１，Ｍ３と、その動作を制御するための充電側コントローラ２と、負荷放電用のｎチャネル型ＭＯＳトランジスタＭ２，Ｍ４と、その動作を制御するための放電側コントローラ３とを含む。上記ＭＯＳトランジスタＭ１〜Ｍ４は、容量性負荷（ＣＬ１，ＣＬ２）を駆動するための駆動素子の一例とされる。
【００３０】
ｐチャネル型ＭＯＳトランジスタＭ１とｎチャネル型ＭＯＳトランジスタＭ２とが直列接続され、その直列接続ノードが圧電素子ＣＬ１に結合される。ｐチャネル型ＭＯＳトランジスタＭ３とｎチャネル型ＭＯＳトランジスタＭ４とが直列接続され、その直列接続ノードが圧電素子ＣＬ２に結合される。
【００３１】
ｐチャネル型ＭＯＳトランジスタＭ１，Ｍ３のソースは入力ラインＬＣ３に結合され、この入力ラインＬＣ３を介してｐチャネル型ＭＯＳトランジスタＭ１，Ｍ３に高電位側の電源電圧が供給される。ｐチャネル型ＭＯＳトランジスタＭ１，Ｍ３のゲートには、充電側コントローラ２からの制御信号が入力され、この制御信号によってｐチャネル型ＭＯＳトランジスタＭ１，Ｍ３の動作が制御される。
【００３２】
ｎチャネル型ＭＯＳトランジスタＭ２，Ｍ４のソースは入力ラインＬＤ３に結合され、この入力ラインＬＤ３を介してｎチャネル型ＭＯＳトランジスタＭ２，Ｍ４に低電位側の電源電圧が供給される。ｎチャネル型ＭＯＳトランジスタＭ２，Ｍ４のゲートには、放電側コントローラ３からの制御信号が入力され、この制御信号によってｐチャネル型ＭＯＳトランジスタＭ２，Ｍ４の動作が制御される。
【００３３】
電圧制御回路６は、充電側電圧制御回路６１と放電側電圧制御回路６２と、電位確定抵抗Ｒａとを含む。
【００３４】
充電側電圧制御回路６１は、充電基準電圧を形成するための充電基準電圧回路４と、この充電基準電圧回路４によって形成された充電基準電圧とラインＬＣ３の電圧とを比較するための演算増幅器Ａ１と、この演算増幅器Ａ１の出力によって制御されるｐチャネル型ＭＯＳトランジスタＭ９とを含む。電源Ｖｄｄ２は、ｐチャネル型ＭＯＳトランジスタＭ９を介してラインＬＣ３に結合される。充電基準電圧回路４の出力電圧はラインＬＣ２を介して演算増幅器Ａ１の反転入力端子（−）に伝達される。充電基準電圧回路４の出力電圧が経時的に徐々に上昇されるように変化されるとき、演算増幅器Ａ１の出力信号に応じてｐチャネル型ＭＯＳトランジスタＭ９のオン抵抗が変化されることにより、ラインＬＣ３の電圧レベルも、上記充電基準電圧回路４の出力電圧の経時的変化に呼応して徐々に上昇される。
【００３５】
放電側電圧制御回路６２は、放電基準電圧を形成するための放電基準電圧回路５と、この放電基準電圧回路５によって形成された放電基準電圧とラインＬＤ３の電圧とを比較するための演算増幅器Ａ２と、この演算増幅器Ａ２の出力によって制御されるｎチャネル型ＭＯＳトランジスタＭ９とを含む。グランドＧＮＤ（低電位側電源電圧）は、ｎチャネル型ＭＯＳトランジスタＭ１０を介してラインＬＤ３に結合される。放電基準電圧回路５の出力電圧はラインＬＤ２を介して演算増幅器Ａ２の反転入力端子（−）に伝達される。放電基準電圧回路５の出力電圧が経時的に徐々に降下されるように変化されるとき、演算増幅器Ａ２の出力信号に応じてｎチャネル型ＭＯＳトランジスタＭ１０のオン抵抗が変化されることにより、ラインＬＤ３の電圧レベルも、上記放電基準電圧回路５の出力電圧の経時的変化に呼応して徐々に下降される。
【００３６】
ＭＯＳトランジスタＭ１、Ｍ３と並列に充電用ＭＯＳスイッチを配置し、ＭＯＳトランジスタＭ２、Ｍ４と並列に放電用ＭＯＳスイッチを配置することにより（何れも図示せず）、２チャンネルを越える圧電素子の駆動が可能とされる。
【００３７】
電源Ｖｄｄ２は、特に制限されないが、約３０Ｖとされる。図１では、Ｖｄｄ２の単電源であるが、２電源としてＶｄｄ２を最も高い電位とし、図のグランドＧＮＤ電位を最も低い電位にしてもかまわない。
【００３８】
プリンタ印刷ヘッド用ＩＣ１は、１チップマイクロコンピュータによって制御され、入力信号としては低電圧Ｖｄｄ１（３．３Ｖ〜５Ｖ）レベルの波形信号と圧電素子毎の波形選択信号がある（図示せず）。波形信号と圧電素子毎の波形選択信号とは、論理回路（図示せず）で図中の信号Ｓ１、Ｓ２で示すように圧電素子毎に充電や放電のタイミング制御信号を生成する。ここで、信号Ｓ１、Ｓ２がローレベルからハイレベルに変化したときには充電開始のタイミングとされ、ハイレベルからローレベルに変化したときには放電開始のタイミングとされる。
【００３９】
ＩＣの外部回路を少なくするためには、複数の圧電素子に対して１個の外部回路とすることが考えられるが、ｎ個の圧電素子を充電するためには１個の圧電素子を充電する場合のｎ倍の電流が必要となる。充電の際、電位が緩やかに昇圧するラインＬＣ２を直接ｐチャネル型ＭＯＳトランジスタＭ１とＭ３のソースに接続すれば電力低減効果は得られるが、負荷の変化に対応した電流が得られるよう演算増幅器Ａ１とｐチャネル型ＭＯＳトランジスタＭ９の構成を用いている。演算増幅器Ａ１とｐチャネル型ＭＯＳトランジスタＭ９、演算増幅器Ａ２とｎチャネル型ＭＯＳトランジスタＭ１０は所謂電流増幅回路といえる。
【００４０】
圧電素子ＣＬ１の充電回路に着目すると、ｐチャネル型ＭＯＳトランジスタＭ９のドレインが、電力損失の低減を図ることを意図するｐチャネル型ＭＯＳトランジスタＭ１のソースに接続され、ＭＯＳトランジスタＭ１のドレインが圧電素子ＣＬ１に接続されることにより、ｐチャネル型ＭＯＳトランジスタＭ１での電力損失の低減を図っている。また、放電回路に着目すると、ＭＯＳトランジスタＭ１０のドレインが電力損失の低減を図ることを意図するｎチャネル型ＭＯＳトランジスタＭ２のソースに接続され、ＭＯＳトランジスタＭ２のドレインが圧電素子ＣＬ１に接続されることにより、ＭＯＳトランジスタＭ２の電力損失低減を図ることができる。
【００４１】
圧電素子ＣＬ２の充電回路や放電回路も上記と同様に構成されることによって、ｐチャネル型ＭＯＳトランジスタＭ３やｎチャネル型ＭＯＳトランジスタＭ４の電力損失低減を図ることができる。
【００４２】
図５には、図４に示される回路における主要部の動作タイミングが示される。
【００４３】
図５の時刻ｔ１において信号Ｓ１、Ｓ２がローレベルからハイレベルに変化したとき、充電側コントローラ２はラインＬＣ１信号をハイレベルからローレベルにするとともに、圧電素子ＣＬ１の充電用ｐチャネル型ＭＯＳトランジスタＭ１と圧電素子ＣＬ２の充電用ｐチャネル型ＭＯＳトランジスタＭ３をオンにする。また、放電側コントローラ３はラインＬＤ１をハイレベルからローレベルにするとともに圧電素子ＣＬ１の放電用ｎチャネル型ＭＯＳトランジスタＭ２と圧電素子ＣＬ２の放電用ｎチャネル型ＭＯＳトランジスタＭ４をオフする。
【００４４】
充電基準電圧回路４はラインＬＣ１信号の変化を受けて、ラインＬＣ２の電圧を直線状に立ち上げる。ここで、ラインＬＣ２の０〜０．９＊Ｖｄｄ２ボルトまでの立上り時間をＴとすると、Ｔ≧３＊Ｒ＊ＣＬの関係を持つ。ただし、Ｒは充電用ｐチャネル型ＭＯＳトランジスタＭ１またはｐチャネル型ＭＯＳトランジスタＭ３のオン状態を換算した抵抗値であり、ＣＬは圧電素子ＣＬ１又はＣＬ２の容量値である。ここでの説明のようにＭ１とＭ３が同時にオンしている場合には、Ｒは２つのＭＯＳのオン状態を換算した抵抗の並列合成抵抗値であり、ＣＬは圧電素子ＣＬ１と圧電素子ＣＬ２の並列合成容量値であるが、３＊Ｒ＊ＣＬの値はＭ１だけがオンした場合と同じである。
【００４５】
放電基準電圧回路５はラインＬＤ１がローレベルになったことを受けて、ラインＬＤ２をハイレベルにする。ラインＬＤ２がハイレベルになると、ラインＬＤ２の電位がラインＬＤ３の電位より高くなることから演算増幅器Ａ２の出力が下がり、ＭＯＳトランジスタＭ１０がオフされる。
【００４６】
ラインＬＣ２が直線状に立ち上がり始めると、ＬＣ２の電位はラインＬＣ３の電位より高いことから演算増幅器Ａ１の出力が下がりＭ９がオンし、ラインＬＣ３はラインＬＣ２と同電位になるよう直線状に立ち上がる。ここで、演算増幅器Ａ１の応答速度とｐチャネル型ＭＯＳトランジスタＭ９のＶｔｈの存在により、ラインＬＣ３の電圧立上り開始はラインＬＣ２のそれに遅れ、Ｍ９のオン直後にＬＣ２の電圧まで急激に立上るが、その後ラインＬＣ２の軌跡を追って直線状に立上る。
【００４７】
ラインＬＣ３の電圧が直線状に立上ると、圧電素子ＣＬ１と圧電素子ＣＬ２は充電され、時刻ｔ１から時刻ｔ２の間、先述のように圧電素子ＣＬ１の充電用ｐチャネル型ＭＯＳトランジスタＭ１と圧電素子ＣＬ２の充電用ｐチャネル型ＭＯＳトランジスタＭ３の電力損失が低減できる。
【００４８】
時刻ｔ２において、信号Ｓ１、Ｓ２がハイレベルからローレベルに変化したとき、充電側コントローラ２はラインＬＣ１をローレベルからハイレベルにするとともに、ｐチャネル型ＭＯＳトランジスタＭ１とＭ３をオフする。また、放電側コントローラ３はラインＬＤ１をローレベルからハイレベルにするとともにｎチャネル型ＭＯＳトランジスタＭ２とＭ４をオンする。
【００４９】
充電基準電圧回路４はラインＬＣ１がハイレベルになったことを受けて、ラインＬＣ２をローレベルにする。ラインＬＣ２がローレベルになると、ＬＣ２の電位がラインＬＣ３の電位より低いことから演算増幅器Ａ１の出力が上がり、ラインＬＣ３もローレベルとなり、ＭＯＳトランジスタＭ９はオフする。
【００５０】
放電基準電圧回路５はラインＬＤ１がハイレベルになったことを受けてラインＬＤ２の電位を直線状に降圧する。
【００５１】
ラインＬＤ２の電位が直線状に降圧されると、ＬＤ２の電位がＬＤ３の電位より低くなり演算増幅器Ａ２の出力が上がりＭＯＳトランジスタＭ１０がオンし、ＭＯＳトランジスタＭ２とＭ４がオンして圧電素子ＣＬ１と圧電素子ＣＬ２にほぼ同電位となっているラインＬＤ３はＬＤ２と同電位になるよう直線状に立下がる。ここでも、演算増幅器Ａ２の応答速度とｐチャネル型ＭＯＳトランジスタＭ１０のしきい値Ｖｔｈの存在により、ラインＬＤ３の電圧立下がり開始はラインＬＤ２のそれに遅れ、ＭＯＳトランジスタＭ１０のオン直後にＬＤ２の電圧まで急激に立下がるが、その後ラインＬＤ２の軌跡を追って直線状に立下がる。
【００５２】
ラインＬＤ３の電圧が立下がると圧電素子ＣＬ１と圧電素子ＣＬ２が放電され、時刻ｔ２から時刻ｔ３の間、先述のようにＭ２とＭ４の電力損失低減ができる。
【００５３】
時刻ｔ３においては、信号Ｓ１とＳ２がローレベルからハイレベルになり、時刻ｔ１と同じ動作を行う。
【００５４】
図６には、充電基準電圧回路４の構成例が示される。
【００５５】
ｐチャネル型ＭＯＳトランジスタＭＣ１と抵抗ＲＣ１はバイアス回路であり、ｐチャネル型ＭＯＳトランジスタＭＣ２は、ｐチャネル型ＭＯＳトランジスタＭＣ１とゲート電位が同一であることから、ｐチャネル型ＭＯＳトランジスタＭＣ３がオンし、ｎチャネル型ＭＯＳトランジスタＭＣ４がオフしたとき、ｐチャネル型ＭＯＳトランジスタＭＣ２には、ｐチャネル型ＭＯＳトランジスタＭＣ１と同一の電流が流れる。初め入力ラインＬＣ１をハイレベルにして、ｐチャネル型ＭＯＳトランジスタＭＣ３をオフし、ｎチャネル型ＭＯＳトランジスタＭＣ４をオンして容量ＣＣ１の初期電圧をゼロにし、入力ラインＬＣ１がローレベルになったとき、ｐチャネル型ＭＯＳトランジスタＭＣ３がオンし、ｎチャネル型ＭＯＳトランジスタＭＣ４をオフして、容量ＣＣ１が充電される。容量ＣＣ１の端子電圧、及び出力ラインＬＣ２は、０ボルトからＶｄｄ２まで直線状に昇圧する。
【００５６】
図７には放電基準電圧回路５の構成例が示される。
【００５７】
ｎチャネル型ＭＯＳトランジスタＭＤ１とｎチャネル型ＭＯＳトランジスタＭＤ２と抵抗ＲＤ１によって定電流回路が形成され、ｎチャネル型ＭＯＳトランジスタＭＤ４がオンされ、ｐチャネル型ＭＯＳトランジスタＭＤ３がオフしたとき、ｎチャネル型ＭＯＳトランジスタＭＤ２には、ｎチャネル型ＭＯＳトランジスタＭＤ１と同一の電流が流れる。初め入力ラインＬＤ１をローレベルにしてｎチャネル型ＭＯＳトランジスタＭＤ４をオフし、ｐチャネル型ＭＯＳトランジスタＭＤ３をオンして容量ＣＤ１を電源電圧Ｖｄｄ２に充電しておき、入力ラインＬＤ１がハイレベルになったとき、ｎチャネル型ＭＯＳトランジスタＭＤ４をオンし、ｐチャネル型ＭＯＳトランジスタＭＤ３をオフして、容量ＣＤ１を放電する。容量ＣＤ１の端子電圧及び出力ラインＬＤ２の電圧は、Ｖｄｄ２から０ボルトまで直線状に降圧される。
【００５８】
次に別の構成例について説明する。
【００５９】
図８及び図９には、充電基準電圧回路４の別の構成例が示される。
【００６０】
充電ＭＯＳと圧電素子の直列回路に矩形波を入力した場合の充電電圧カーブより、充電基準電圧回路４の出力ＬＣ２が緩やかなカーブを描く電圧を生成すれば電力損失低減効果は得られる。このことから図８に示される回路は、ｐチャネル型ＭＯＳトランジスタＭＣ５、ｎチャネル型ＭＯＳトランジスタＭＣ６、抵抗ＲＣ２、容量ＣＣ２が結合されて成る。容量ＣＣ２を圧電素子ＣＬ１，ＣＬ２の等価容量値と同じとし、抵抗ＲＣ２を充電ＭＯＳトランジスタＭ１，Ｍ３のオン抵抗値以上としたＲＣの直列回路としている。ラインＬＣ１を予めハイレベルにしてｎチャネル型ＭＯＳトランジスタＭＣ６をオンさせ、容量ＣＣ２を放電し、ラインＬＣ１がローレベルになったとき、ｐチャネル型ＭＯＳトランジスタＭＣ５がオンし、容量ＣＣ２を充電し、ラインＬＣ２から電圧を出力する。
【００６１】
図９に示される回路は、ｐチャネル型ＭＯＳトランジスタＭＣ６、ｎチャネル型ＭＯＳトランジスタＭＣ７，ＭＣ８、抵抗ＲＣ３，ＲＣ４、容量ＣＣ３，ＣＣ４を含んで成る。抵抗ＲＣ３と容量ＣＣ３の接続点電圧で、抵抗ＲＣ４と容量ＣＣ４との直列回路を充電することにより、抵抗ＲＣの直列回路に比較して、より直線状電圧に近づけるため、ＲＣ２段回路を用ている。容量ＣＣ４を圧電素子の等価容量値と同じとし、容量ＣＣ３を等価容量値以上として、抵抗ＲＣ３と抵抗ＲＣ４との合成抵抗を充電ＭＯＳトランジスタＭ１のオン抵抗値以上とし、直線状電圧に近づけている。入力ＬＣ１を予めハイレベルにしておき、ｎチャネル型ＭＯＳトランジスタＭＣ７とｎチャネル型ＭＯＳトランジスタＭＣ８をオンさせ、容量ＣＣ３とＣＣ４とを放電し、ラインＬＣ１がローレベルになったとき、ｐチャネル型ＭＯＳトランジスタＭＣ６がオンし、容量ＣＣ３とＣＣ４とを充電して、ラインＬＣ２から電圧を出力させる。
【００６２】
図１０及び図１１には、放電基準電圧回路５の別の構成例が示される。
【００６３】
図１０では、ＲＣの直列回路が使用され、図１１では、ＲＣ２段回路が使用されている。尚、容量値、抵抗値については図８に示される場合と同様とされる。
【００６４】
図１０に示される構成では、ｐチャネル型ＭＯＳトランジスタＭＤ５、ｎチャネル型ＭＯＳトランジスタＭＤ６、抵抗ＲＤ２、容量ＣＤ２を含む。入力ラインＬＤ１を予めローレベルにして、ｐチャネル型ＭＯＳトランジスタＭＤ５をオンさせ、容量ＣＤ２を充電し、入力ラインＬＤ１がハイレベルになったとき、ｎチャネル型ＭＯＳトランジスタＭＤ６がオンされ、容量ＣＤ２が放電され、そのときの電圧がラインＬＤ２から出力される。
【００６５】
図１１に示される構成では、ｐチャネル型ＭＯＳトランジスタＭＤ７，ＭＤ８、ｎチャネル型ＭＯＳトランジスタＭＤ６、抵抗ＲＤ３，ＲＤ４、容量ＣＤ３，ＣＤ４を含む。入力ラインＬＤ１を予めローレベルにしておき、ｐチャネル型ＭＯＳトランジスタＭＤ７と、ｐチャネル型ＭＯＳトランジスタＭＤ８をオンさせ、容量ＣＤ３とＣＤ４とを充電し、入力ラインＬＤ１がハイレベルになったとき、ｎチャネル型ＭＯＳトランジスタＭＤ６がオンされ、容量ＣＤ３とＣＤ４とが放電され、そのときの電圧がラインＬＤ２から出力される。
【００６６】
図１において、圧電素子ＣＬ２が既に充電され、圧電素子ＣＬ１のみを充電する場合を考えると、ＭＯＳトランジスタＭ３はオフし、圧電素子ＣＬ２はフローティング状態となる。このフローティング状態を避けることによって圧電素子ＣＬ２の動作をより安定させるには次のようにすると良い。
【００６７】
図１２では、圧電素子ＣＬ２の動作をより安定させるために電圧保持のためのｐチャネル型ＭＯＳトランジスタＭ５，Ｍ７及びｎチャネル型ＭＯＳトランジスタＭ６，Ｍ８を追加している。図１３には、図１２に示される回路における主要部の動作タイミングが示される。
【００６８】
図１２の基本動作は、図１に示される場合と同様であるが、充電側コントローラ２と放電側コントローラ３に充放電ＭＯＳトランジスタと電圧保持のためのＭＯＳトランジスタとを切り換える回路を内蔵している点と、基準電圧回路４，５の充放電タイミングが異なる。以下に動作を説明する。
【００６９】
図１３の時刻ｔ１において、信号Ｓ１、Ｓ２がローレベルからハイレベルに変化したとき、充電側コントローラ２はラインＬＣ１信号をハイレベルからローレベルにするとともに、充電用ｐチャネル型ＭＯＳトランジスタＭ１とＭ３をオンにする。
【００７０】
充電基準電圧回路４はラインＬＣ１信号の変化を受けて、ラインＬＣ２の電圧を緩やかに立ち上げる。
【００７１】
ラインＬＣ２が緩やかに立ち上がり始めると、ラインＬＣ３はラインＬＣ２と同電位になるよう直線状に立ち上がり、圧電素子ＣＬ１と圧電素子ＣＬ２は充電され、時刻ｔ１から時刻ｔ２の間、先述のようにＭ１とＭ３の電力損失が低減される。
【００７２】
時刻ｔ２では、充電開始時刻ｔ１から充電コントローラ２で一定時間後に設け、充電側コントローラ２はラインＬＣ１をローレベルからハイレベルとし、Ｍ１とＭ３をオフし、充電電圧保持用ｐチャネル型ＭＯＳトランジスタＭ５とＭ７をオンする。充電基準電圧回路４は次の充電のためラインＬＣ２をローレベルにし、ラインＬＣ３もローレベルとなりＭ９はオフする。
【００７３】
時刻ｔ３では、信号Ｓ１がハイレベルからローレベルに変化したとき、充電側コントローラ２はＭ５をオフし、Ｍ７をそのままオンにする。放電側コントローラ３はラインＬＤ１をローレベルからハイレベルにするとともに、圧電素子ＣＬ１の放電用ｎチャネル型ＭＯＳトランジスタＭ２をオンする。
【００７４】
放電基準電圧回路５はラインＬＤ１の変化を受けて、ラインＬＤ２の電圧を直線状に立ち下げていく。
【００７５】
ラインＬＤ２の電位が緩やかに降圧されると、ラインＬＤ３はＬＤ２と同電位になるよう緩やかに立下がり、圧電素子ＣＬ１が放電され、時刻ｔ２から時刻ｔ３の間、先述のようにＭＯＳトランジスタＭ２の電力損失の低減を図ることができる。
【００７６】
時刻ｔ４のタイミングは、放電コントローラ３によって決定される。このタイミングでは、放電側コントローラ３はラインＬＤ１をハイレベルからローレベルにするとともに、ＭＯＳトランジスタＭ２をオフし、放電電圧保持用ｎチャネル型ＭＯＳトランジスタＭ６をオンする。放電基準電圧回路５は、次の放電のためラインＬＤ２をハイレベルにする。それによりラインＬＤ３もハイレベルとなりＭＯＳトランジスタＭ１０はオフされる。
【００７７】
時刻ｔ５で信号Ｓ１がローレベルからハイレベルになったとき、充電側コントローラ２はラインＬＣ１信号をハイレベルからローレベルにするとともに、ＭＯＳトランジスタＭ１をオンさせる。放電側コントローラ３は、ＭＯＳトランジスタＭ６をオフさせる。
【００７８】
充電基準電圧回路４がラインＬＣ１信号の変化を受けて、ラインＬＣ２の電圧を緩やかに立ち上げ、ラインＬＣ３はラインＬＣ２と同電位になるよう緩やかに立ち上がる。そのような電圧印加により圧電素子ＣＬ１が充電されるため、先述のようにＭＯＳトランジスタＭ１の電力損失が低減される。
【００７９】
図１２では、ＭＯＳトランジスタＭ１、Ｍ３をｐチャネル型ＭＯＳトランジスタとしているが、次のような利点から、ｎチャネル型ＭＯＳトランジスタを適用することも考えられる。
【００８０】
圧電素子ＣＬ１の充電ＭＯＳトランジスタＭ１に着目する。充電のときを考えると、ｐチャネル型ＭＯＳトランジスタのオン抵抗が最も小さいのはソースとゲート電圧差が大きいときであるから、ゲート電圧を０ボルトとしたい。一方、充電開始直後を考えると、ソースであるラインＬＣ３の電位も０ボルトである。ラインＬＣ３の電位が直線状に立上がり、ソースであるＬＣ３がＭＯＳトランジスタのしきい値Ｖｔｈ、ドレインである圧電素子ＣＬ１の電位が０ボルト、このときＭＯＳトランジスタＭ１のゲートは０ボルトと、ソースとゲートの差電圧がしきい値Ｖｔｈ以上になったとき、ＭＯＳトランジスタＭ１は実質的にオンするが、そのソースとゲート電圧差は大きくても２ボルトである。この結果、電力損失の低減効果を高めるため抵抗値を小さくしようとすると、必然的にＭＯＳトランジスタのサイズを大きくしなければならない。
【００８１】
これに対して、ＭＯＳトランジスタＭ１をｎチャネル型ＭＯＳトランジスタとしたときには、ソースは圧電素子ＣＬ１との接続点となり、充電開始直後から、ソースとゲートの差電圧をＶｄｄ２（約３０Ｖ）とすることができ、低抵抗とする際、ｐチャネル型ＭＯＳトランジスタに比べてＭＯＳサイズを小さくすることができる。
【００８２】
ただし、Ｍ１をｎチャネル型ＭＯＳトランジスタにすると、ソースとゲートの差電圧がＭＯＳトランジスタのしきい値Ｖｔｈ以下になったとき、ＭＯＳトランジスタＭ１はオフすることから、圧電素子ＣＬ１はＶｄｄ２−Ｖｔｈまでしか昇圧しない。そのしきい値Ｖｔｈ分は充電保持ＭＯＳトランジスタＭ５で昇圧することになる。
【００８３】
放電用のＭＯＳトランジスタについても、ソースとゲートの差電圧については同様のことがいえるが、ＭＯＳトランジスタＭ２をｐチャネル型ＭＯＳトランジスタとしたとき、圧電素子ＣＬ１がＶｄｄ２から約１５ボルト降下した時点で、ｐチャネル型ＭＯＳトランジスタＭ２の基板効果によってＶｔｈが見かけ上大きくなり、電流の駆動能力が低下するため、抵抗値を小さくしようとすると、かえってＭＯＳトランジスタのサイズを大きくしなければならなくなる。
【００８４】
従って、図１２のＭＯＳトランジスタＭ１並びにＭＯＳトランジスタＭ３についてはｎチャネル型ＭＯＳトランジスタとすることができる。
【００８５】
図１及び図１２に示される構成では、外部回路が必要であるとともに、信号Ｓ１と信号Ｓ２が非同期であった場合、例えば圧電素子ＣＬ１の充電中に圧電素子ＣＬ２の充電を開始したとき、既にラインＬＣ３の電位が高くなっている時点で圧電素子ＣＬ２の充電を開始することとなり、ＭＯＳトランジスタＭ３では電力低減効果が比較的小さい。この対策として多段階の階段状電圧印加方法がある。
【００８６】
図１４には、２段階の階段状電圧印加の電力低減回路が示され、図１５にはその場合の動作タイミングが示される。
【００８７】
図１４において、（１／２）＊Ｖｄｄ２は、インクジェットプリンタ本体で作成される。
【００８８】
図１５の時刻ｔ１において信号Ｓ１、Ｓ２がローレベルからハイレベルに変化したとき、充電側コントローラ２は充電用ｐチャネル型ＭＯＳトランジスタＭ１と圧電素子ＣＬ２の充電用ｐチャネル型ＭＯＳトランジスタＭ３をオンにする。
【００８９】
圧電素子ＣＬ１と圧電素子ＣＬ２は（１／２）＊Ｖｄｄ２の電圧で充電され、時刻ｔ２までの間、先述のようにＭ１とＭ３の電力損失が低減できる。
【００９０】
時刻ｔ２は充電開始時刻ｔ１から充電コントローラ２で一定時間後に設け、Ｍ１とＭ３をオフし、ＭＯＳトランジスタＭ５とＭ７をオンする。
【００９１】
このとき、圧電素子ＣＬ１と圧電素子ＣＬ２はＶｄｄ２と（１／２）＊Ｖｄｄ２の差電圧で充電されることになり、時刻ｔ３までの間、先述のようにＭ５とＭ７の電力損失が低減できる。
【００９２】
時刻ｔ３において信号Ｓ１がハイレベルからローレベルに変化したとき、ＭＯＳトランジスタＭ５がオフされ、ＭＯＳトランジスタＭ７がオンされた状態のままで、圧電素子ＣＬ１の放電用のｎチャネル型ＭＯＳトランジスタＭ２がオンされる。
【００９３】
圧電素子ＣＬ１は（１／２）＊Ｖｄｄ２の電圧で放電され、時刻ｔ４までの間、先述のようにＭＯＳトランジスタＭ２の電力損失が低減できる。
【００９４】
時刻ｔ４では、放電コントローラ３により、ＭＯＳトランジスタＭ２がオフされ、ＭＯＳトランジスタＭ６がオンされる。
【００９５】
このとき、圧電素子ＣＬ１はグランドＧＮＤと（１／２）＊Ｖｄｄ２の差電圧で放電されることになり、時刻ｔ５までの間、先述のようにＭＯＳトランジスタＭ６の電力損失が低減できる。
【００９６】
尚、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ３をｎチャネル型ＭＯＳトランジスタとしても動作する。ただし、このとき充電側にＶｔｈ分の電位差が残り電力低減効果が減殺される。
【００９７】
図１６には、電圧制御回路６についての別の構成例が示される。
【００９８】
図１６に示される構成例では、電圧制御回路６において、プリンタ印刷ヘッド用ＩＣ１に供給する電源電圧を階段状に変化させるようにしている。
【００９９】
複数の抵抗Ｒ１〜Ｒｎが直列接続されて成る分圧抵抗１８の各タップからは、抵抗比に応じて電圧Ｖｄｄ２を分圧した電圧が得られる。このタップ電圧を選択回路１７で順次選択することにより、ラインＬＣ３の電圧を階段状に順次上昇するように変化させることができる。上記選択回路１７の動作制御はコントロール回路１６によって行われる。尚、放電側回路も、図１６に示されるように構成することによって、ラインＬＤ３の電圧を階段状に順次低下させるように構成することができる。このようにしても上記の例と同様の作用効果を得ることができる。
【０１００】
上記の例では、ＭＯＳトランジスタを使用したが、バイポーラトランジスタを使用することもできる。図１７には、充放電用のＭＯＳトランジスタに代えてバイポーラトランジスタを適用した場合の構成例が示される。
【０１０１】
バイポーラトランジスタＴ１〜Ｔ４と、それをバイアスするための抵抗Ｒ１〜Ｒ４が設けられる。
【０１０２】
尚、充電の場合、圧電素子ＣＬ１と圧電素子ＣＬ２をフル充電してもバイポーラトランジスタのオン時のベースエミッタ間電圧Ｖｂｅ（ＯＮ）だけ電圧がドロップすることが考えられる。そこで図１２や図１４の構成例において、バイポーラトランジスタを適用する場合には、Ｍ１〜Ｍ４をバイポーラトランジスタに変更し、Ｍ５〜Ｍ８はＭＯＳトランジスタとするのが望ましい。それにより、フル充電時の上記電圧ドロップを防ぐことができる。
【０１０３】
上記の例によれば、以下の作用効果を得ることができる。
【０１０４】
（１）充電基準電圧回路４の出力電圧が経時的に徐々に上昇されるように変化されるとき、演算増幅器Ａ１の出力信号に応じてｐチャネル型ＭＯＳトランジスタＭ９のオン抵抗が変化されることにより、ラインＬＣ３の電圧レベルも、上記充電基準電圧回路４の出力電圧の経時的変化に呼応して徐々に上昇される。また、放電基準電圧回路５の出力電圧が経時的に徐々に降下されるように変化されるとき、演算増幅器Ａ２の出力信号に応じてｎチャネル型ＭＯＳトランジスタＭ１０のオン抵抗が変化されることにより、ラインＬＤ３の電圧レベルも、上記放電基準電圧回路５の出力電圧の経時的変化に呼応して徐々に下降される。このようにラインＬＣ３，ＬＤ３の電圧レベルを緩やかに変化させるようにしているため、上記「課題を解決するための手段」のところで詳細に述べたように容量性負荷に直列接続されている抵抗成分での損失エネルギーの低減を図ることができ、それによって負荷駆動回路での電力損失を低減させることができる。
【０１０５】
（２）上記駆動素子がオフされる期間にオンされることで上記容量性負荷のフローティングを阻止するためのトランジスタを設け、上記フローティング状態を避けることにより、圧電素子の動作をより安定させることができる。
【０１０６】
（３）図１４や図１６に示されるように、ラインＬＣ３やＬＤ３の電圧レベルを階段状に変化させるようにしても、電力低減効果を得ることができる。
【０１０７】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１０８】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるインクジェットヘッドに適用した場合について説明したが、本発明はそれに限定されるものではなく、負荷駆動回路として広く適用することができる。
【０１０９】
本発明は、少なくとも容量負荷を駆動するための駆動素子を含むことを条件に適用することができる。
【０１１０】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【０１１１】
すなわち、容量性負荷とその駆動素子との直列接続回路に矩形状に電圧波形を与えた場合の上記容量性負荷の端子電圧の変化カーブよりも緩やかとなるように、上記容量性負荷を充電する際の上記駆動素子の電源電圧波形、及び上記容量性負荷から放電する際の上記駆動素子の電源電圧波形を制御することにより、上記容量性負荷に直列接続されている抵抗成分での損失エネルギーの低減を図り、それによって負荷駆動回路での電力損失を低減させることができる。
【図面の簡単な説明】
【図１】本発明にかかる負荷駆動回路の構成例回路図である。
【図２】スイッチを用いた容量充電回路の構成例回路図である。
【図３】上記スイッチを抵抗に見立てた容量充電回路の構成例回路図である。
【図４】抵抗及びインダクタンスを用いた容量充電回路の構成例回路図である。
【図５】図１に示される回路における主要部の動作タイミング図である。
【図６】図１示される回路における充電基準電圧回路の構成例回路図である。
【図７】図１示される回路における放電基準電圧回路の構成例回路図である。
【図８】上記充電基準電圧回路の別の構成例回路図である。
【図９】上記充電基準電圧回路の別の構成例回路図である。
【図１０】上記放電基準電圧回路の別の構成例回路図である。
【図１１】上記放電基準電圧回路の別の構成例回路図である。
【図１２】上記負荷駆動回路の別の構成例回路図である。
【図１３】図１２に示される負荷駆動回路における主要部の動作タイミング図である。
【図１４】上記負荷駆動回路の別の構成例回路図である。
【図１５】図１４に示される負荷駆動回路における主要部の動作タイミング図である。
【図１６】上記負荷駆動回路における主要部の別の構成例回路図である。
【図１７】上記負荷駆動回路における主要部の別の構成例回路図である。
【符号の説明】
１　プリンタ印刷ヘッド用ＩＣ
２　充電側コントローラ
３　放電側コントローラ
４　充電基準電圧回路
５　放電基準電圧回路
６　電圧制御回路
６１　充電側電圧制御回路
６２　放電側電圧制御回路
ＣＬ１，ＣＬ２　圧電素子
【図１】
2004088947.tif 000003
【図２】
2004088947.tif 000004
【図３】
2004088947.tif 000005
【図４】
2004088947.tif 000006
【図５】
2004088947.tif 000007
【図６】
2004088947.tif 000008
【図７】
2004088947.tif 000009
【図８】
2004088947.tif 000010
【図９】
2004088947.tif 000011
【図１０】
2004088947.tif 000012
【図１１】
2004088947.tif 000013
【図１２】
2004088947.tif 000014
【図１３】
2004088947.tif 000015
【図１４】
2004088947.tif 000016
【図１５】
2004088947.tif 000017
【図１６】
2004088947.tif 000018
【図１７】
2004088947.tif 000019