(57)【要約】【課題】分割溝の構造を改良し分割時の亀裂拡散防止はもとより折曲動作での応力による反り、歪みを大幅に減少させ高信頼性が得られる実装用基板、半導体集積回路基板及びスクライビング装置及び半導体装置を提供する。【解決手段】積層配線板１１は、例えばガラスエポキシ樹脂を母材とし５層以上の銅配線パターンが形成された多層の銅張積層配線板である。積層配線板１１は、この１枚の中に同じ配線板領域を複数持つ構成、または数箇所に取り付けるための様々な形、大きさがセットで揃った構成となっている。このため、分割するために配線パターンの非形成領域１２があり、スクライブ領域として溝が刻まれているカット領域１３を有する。カット領域１３は、最大寸法幅Ｗ１を有する溝側面１３１と、溝側面間底部中央付近に寸法幅Ｗ１より小さい最大寸法幅Ｗ２を有するＶ字溝１３２とで構成される。【選択図】    図１
2004247342.tif 000002
【特許請求の範囲】
【請求項１】
複数層の配線パターンが層間の接続部を含んで重ねられた所定平面形状の積層配線板と、
前記積層配線板における前記配線パターンの非形成領域にあって、第１の寸法幅を有する溝側面と、溝側面間底部中央付近に第１の寸法幅より小さい第２の寸法幅を有するＶ字溝とで構成されるカット領域と、
を具備したことを特徴とする実装用基板。
【請求項２】
前記カット領域は前記積層配線板の表裏に互いに少なくともＶ字溝の底部が対向するように設けられていることを特徴とする請求項１記載の実装用基板。
【請求項３】
前記カット領域は前記溝側面に関し方形の短辺と同等の形態を有することを特徴とする請求項１記載の実装用基板。
【請求項４】
前記カット領域は前記溝側面が逆台形のテーパ面であることを特徴とする請求項１記載の実装用基板。
【請求項５】
前記カット領域は前記溝側面及びＶ字溝を形成する段差の角が丸められた形状を呈していることを特徴とする請求項１記載の実装用基板。
【請求項６】
複数層の配線パターンが層間の接続部を含んで重ねられ露出面が実装領域となっている積層配線板と、
前記実装領域に実装された半導体装置と、
前記積層配線板における前記配線パターンの非形成領域にあって、第１の寸法幅を有する溝側面と、溝側面間底部中央付近に第１の寸法幅より小さい第２の寸法幅を有するＶ字溝とで構成されるカット領域と、
を具備したことを特徴とする半導体集積回路基板。
【請求項７】
積層配線板における分割領域に対して、互いに表裏から対向する第１の寸法幅を有する溝側面と、溝側面間底部中央付近に第１の寸法幅より小さい第２の寸法幅を有するＶ字溝の両カット形状を同時に与えることのできる研削盤を有することを特徴とするスクライビング装置。
【請求項８】
前記研削盤は積層配線板の表裏へ互いに数回に分けてより深く溝を刻んでいくことを特徴とする請求項７記載のスクライビング装置。
【請求項９】
前記研削盤は前記溝側面及びＶ字溝を形成する段差の角が丸められた形状を呈していることを特徴とする請求項７または８記載のスクライビング装置。
【請求項１０】
前記請求項１〜５いずれかに記載の実装用基板を用いて形成されたことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置製造に係り、特に多層のプリント配線基板のスクライブを伴う実装用基板、半導体集積回路基板及び溝切り刃及び半導体装置に関する。
【０００２】
【従来の技術】
近年、電子機器の内部においてＬＳＩの高機能化が進み、シリコンチップの機能向上、非常な微細化、高集積化が進められている。これに応じて実装側でも、プリント回路、プリント配線基板等を用いて、微細回路からの入出力信号がパフォーマンスを落とすことなく実使用可能なように電子回路を構成する必要がある。このようなプリント配線基板は、より多層かつ高密度配線化され、反り、歪み等があっては長期信頼性に不安が残る。
【０００３】
上記プリント配線基板は、用途に応じた様々な形、大きさで形成される。製造上の効率化を図るため、プリント配線基板１枚の中に同じ配線板領域を複数持つ構成、数箇所に取り付けるためのセットが揃った構成が少なくない。よって、プリント配線基板１枚の中にはスクライブ領域があり、分割溝に沿って複数枚に折曲分割されるようになっている。この場合、従来では分割溝のカット形状はＶ字溝であった。しかし、Ｖ字溝が切ってあるだけでは折曲動作で基板に亀裂が広がる懸念があった。配線領域へ亀裂が広がれば、断線の危険性がある。プリント基板に対するこのような問題は従来から知られており、溝の一方面がＶ字溝、他方面が方形溝という形態で改善する例がある（例えば、実用新案文献１）。
【０００４】
【実用新案文献１】
実開昭５８−１２７６６６（第４図）
【０００５】
【発明が解決しようとする課題】
しかしながら、より多層かつ高密度配線化されたプリント配線基板では、分割時の折曲動作で大きな力が加わりやすい。応力による反り、歪みにより、微細なスルーホールまたはビアへの信頼性に不安が払拭できず、また分割近傍の亀裂が広範囲に渡る等の懸念が解消されない。
【０００６】
本発明は上記のような事情を考慮してなされたもので、分割溝の構造を改良して分割時の亀裂拡散防止はもとより折曲動作での応力による反り、歪みを大幅に減少させ高信頼性が得られる実装用基板、半導体集積回路基板及びスクライビング装置及びこれらを利用した半導体装置を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係る実装用基板は、
複数層の配線パターンが層間の接続部を含んで重ねられた所定平面形状の積層配線板と、
前記積層配線板における前記配線パターンの非形成領域にあって、第１の寸法幅を有する溝側面と、溝側面間底部中央付近に第１の寸法幅より小さい第２の寸法幅を有するＶ字溝とで構成されるカット領域と、
を具備したことを特徴とする。
【０００８】
上記のような本発明に係る実装用基板によれば、カット領域は２段構造となる。１段目でＶ字溝よりも広い第１の寸法幅を有する溝側面を有することにより、折曲動作時の応力が、２段目のＶ字溝へより集中するようになる。これにより、分割し易く、亀裂の広がりも２段目のＶ字溝部分で吸収され、基板内部にまで侵入しない。
【０００９】
上記本発明に係る実装用基板において、より好ましい実施態様を各々次に記す。
前記カット領域は前記溝側面に関し方形の短辺と同等の形態を有することを特徴とする。
前記カット領域は前記溝側面が逆台形のテーパ面であることを特徴とする。
前記カット領域は前記溝側面及びＶ字溝を形成する段差の角が丸められた形状を呈していることを特徴とする。
【００１０】
本発明に係る半導体集積回路基板は、
複数層の配線パターンが層間の接続部を含んで重ねられ露出面が実装領域となっている積層配線板と、
前記実装領域に実装された半導体装置と、
前記積層配線板における前記配線パターンの非形成領域にあって、第１の寸法幅を有する溝側面と、溝側面間底部中央付近に第１の寸法幅より小さい第２の寸法幅を有するＶ字溝とで構成されるカット領域と、
を具備したことを特徴とする。
【００１１】
上記本発明に係る半導体集積回路基板によれば、上述の実装用基板同様、カット領域は２段構造となる。１段目でＶ字溝よりも広い第１の寸法幅を有する溝側面を有することにより、折曲動作時の応力が、２段目のＶ字溝へより集中するようになる。これにより、分割し易く、亀裂の広がりも２段目のＶ字溝部分で吸収され、基板内部にまで侵入しない。
なお、上記実装用基板で記したより好ましい実施態様各々が、そのまま上記半導体集積回路基板に当てはめられる。
【００１２】
本発明に係るスクライビング装置は、
積層配線板における分割領域に対して、互いに表裏から第１の寸法幅を有する溝側面と、溝側面間底部中央付近に第１の寸法幅より小さい第２の寸法幅を有するＶ字溝の両カット形状を同時に与えることのできる研削盤を有することを特徴とする。
【００１３】
上記のような本発明に係るスクライビング装置によれば、積層配線板の表裏のカット領域は２段構造となる。１段目がＶ字溝よりも広い第１の寸法幅を有する溝側面、２段目がＶ字溝となり、かつ互いに対向するよう位置合わせされる。
なお、前記研削盤は積層配線板の表裏へ互いに数回に分けてより深く溝を刻んでいくことを特徴とする。
また、前記研削盤は前記溝側面及びＶ字溝を形成する段差の角が丸められた形状を呈していることを特徴とする。
あるいは、前記研削盤は前記溝側面が長方形の短辺と同等の形態を有するものでもよい。また、前記研削盤は前記溝側面が逆台形のテーパ面を有するようにしてもよい。
【００１４】
また、本発明に係る半導体装置は、上述したような実装用基板を用いて形成されたことを特徴とする。あるいは、上述したような半導体集積回路基板を用いて形成された半導体装置、あるいは、上述したようなスクライビング装置を用いて形成された半導体装置も本発明にかかる。
【００１５】
【発明の実施の形態】
図１は、本発明の第１実施形態に係る実装用基板の要部を示す断面図である。積層配線板１１は、例えばガラスエポキシ樹脂を母材とし５層以上の銅配線パターンが形成された多層の銅張積層配線板である。積層配線板１１は、この１枚の中に同じ配線板領域を複数持つ構成、または数箇所に取り付けるための様々な形、大きさがセットで揃った構成となっている。このため、分割するために配線パターンの非形成領域１２があり、スクライブ領域として溝が刻まれているカット領域１３を有する。この実施形態では、カット領域１３は、最大寸法幅Ｗ１を有する溝側面１３１と、溝側面間底部中央付近に寸法幅Ｗ１より小さい最大寸法幅Ｗ２を有するＶ字溝１３２とで構成される。
【００１６】
カット領域１３は、積層配線板１１の表裏に互いに少なくともＶ字溝１３２の底部が対向するように、もしくは位置合わせされるように設けられている。両カット領域１３の深さＤ１×２は、積層配線板１１全体の４０〜６０％を占める。溝側面１３１は方形の短辺と同等の形態を有し、Ｖ字溝１３２の深さより浅い。Ｖ字溝１３２の鋭角は３０°〜６０°が好ましい範囲である。これにより、積層配線板１１は折曲力によって、カット領域１３、すなわちＶ字溝１３２の底部を境にして分割される。
【００１７】
上記実施形態によれば、カット領域１３は２段構造となっている。１段目でＶ字溝１３２よりも広い寸法幅Ｗ１を有する溝側面１３１を有することにより、折曲動作時の応力が、２段目のＶ字溝１３２へより集中するようになる。これにより、分割し易く、亀裂の広がりも２段目のＶ字溝１３２部分で吸収され、積層配線板１１の配線パターンのある内部にまで侵入しない。さらに、折曲動作での応力による反り、歪みを大幅に減少させるので、微細なスルーホールまたはビアへの信頼性が大幅に向上する。
【００１８】
図２は、本発明の第２実施形態に係る実装用基板の要部を示す断面図である。前記第１実施形態と同様の積層配線板２１に配線パターンの非形成領域２２が存在しカット領域２３が設けられている。カット領域２３は、最大寸法幅Ｗ３を有して逆台形のテーパ面を有する溝側面２３１と、溝側面間底部中央付近に逆台形の底部寸法幅Ｗ４より小さい最大寸法幅Ｗ５を有するＶ字溝２３２とで構成される。Ｖ字溝２３２は前記第１実施形態と同様の構成である。カット領域２３は、積層配線板２１の表裏に互いに位置合わせされるように設けられるのも第１実施形態と同様である。両カット領域２３の深さＤ２×２は、積層配線板２１全体の４０〜６０％を占める。これにより、積層配線板２１は折曲力によって、カット領域２３、すなわちＶ字溝２３２の底部を境にして分割される。
【００１９】
上記実施形態によれば、前記第１実施形態と同様にカット領域１３は２段構造となっており、折曲動作時の応力が、２段目のＶ字溝２３２へより集中するようになる。これにより、分割し易く、亀裂の広がりも２段目のＶ字溝２３２部分で吸収され、積層配線板２１の配線パターンのある内部にまで侵入しない。
【００２０】
図３は、本発明の第３実施形態に係る実装用基板の要部を示す断面図である。前記第１実施形態と同様の積層配線板３１に配線パターンの非形成領域３２が存在しカット領域３３が設けられている。カット領域３３は、最大寸法幅Ｗ６を有して段差の角が丸められた緩やかな斜面を有する溝側面３３１と、溝側面間底部中央付近にやはり角が丸められた大略寸法幅Ｗ７を有するＶ字溝３３２とで構成される。カット領域３３は、積層配線板３１の表裏に互いに位置合わせされるように設けられるのも第１実施形態と同様である。両カット領域３３の深さＤ３×２は、積層配線板３１全体の４０〜６０％を占める。これにより、積層配線板３１は折曲力によって、カット領域３３、すなわちＶ字溝３３２の底部を境にして分割される。
【００２１】
上記実施形態によれば、前記第１実施形態と同様にカット領域３３は２段構造となっており、折曲動作時の応力が、２段目のＶ字溝３３２へより集中するようになる。これにより、分割し易く、亀裂の広がりも２段目のＶ字溝３３２部分で吸収され、積層配線板３１の配線パターンのある内部にまで侵入しない。なお、カット領域３３の溝側面３３の１は緩やかな斜面を有する構成としたが、基本形を前記図１のような方形とし、角を丸めた構成でもよい。
図４は、第３実施形態の応用例であり、上記した逆台形の基本形を前記図１のような方形とし、角を丸めた構成である。第３実施形態と同様の箇所には同一の符号を付して説明は省略する。
【００２２】
図５は、本発明の第４実施形態に係る半導体集積回路基板の構成を示す概略図である。積層配線板４１は、複数層の配線パターンが層間の接続部を含んで重ねられており、露出面の実装領域Ｓに所定の半導体装置が実装される。半導体装置は半導体集積回路チップ、トランジスタ、抵抗、コンデンサ等、各素子チップなどが所定領域に実装されている。積層配線板４１は、分割するために配線パターンの非形成領域４２があり、スクライブ領域として溝が刻まれているカット領域４３を有する。カット領域４３は、例えば前記図１〜図４のいずれかのカット領域１３，２３、３３が採用される。これにより、分割し易く、亀裂の広がりも防ぐことができ、積層配線板４１の配線パターンのある内部にまで侵入しない。
【００２３】
図６（ａ），（ｂ）は、本発明の第５実施形態に係るスクライビング装置の要部を示す概略図である。積層配線板５１はスクライビング装置５０内に位置合わせされ搬送される。分割領域に対して、互いに表裏から対向する第１の寸法幅を有する溝側面と、溝側面間底部中央付近に第１の寸法幅より小さい第２の寸法幅を有するＶ字溝の両カット形状を同時に与えることのできる研削盤５２を有する（図６（ｂ））。これにより、前記図３に示すようなカット領域３３の形状を実現する。研削盤５２は積層配線板５１の表裏へ互いに数回に分けてより深く溝を刻んでいき、所望の深さのカット領域３３を実現するようにしてもよい。その他、研削盤５２の形状を変えれば、それぞれ図１、図２、図４のいずれかのカット領域１３，２３、３３が実現される。
【００２４】
図７（ａ）〜（ｆ）は、研削盤を溝側面用と、Ｖ字溝用と、それぞれのカット形状を別々に与えることのできる研削盤の断面形状である。図７（ａ）〜（ｄ）の５２１ａ〜ｄは１段目の溝側面用、図７（ｅ），（ｆ）の５２２ａ，ｂはＶ字溝用として示した。このような構成によれば、溝側面、Ｖ字溝それぞれの深さを容易に自由に設定できるカット領域ができる。
【００２５】
以上説明したように、上記各実施形態の構成によれば、カット領域は２段構造となる。１段目でＶ字溝よりも広い第１の寸法幅を有する溝側面を有することにより、折曲動作時の応力が、２段目のＶ字溝へより集中するようになる。これにより、分割し易く、亀裂の広がりも２段目のＶ字溝部分で吸収され、基板内部にまで侵入しない。この結果、分割溝の構造を改良して分割時の亀裂拡散防止はもとより折曲動作での応力による反り、歪みを大幅に減少させ高信頼性が得られる実装用基板、半導体集積回路基板及びスクライビング装置及びこれらを利用した半導体装置を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る実装用基板の要部を示す断面図。
【図２】第２実施形態に係る実装用基板の要部を示す断面図。
【図３】第３実施形態に係る実装用基板の要部を示す断面図。
【図４】第３実施形態の応用例の要部を示す断面図。
【図５】第４実施形態に係る半導体集積回路基板の構成を示す概略図。
【図６】第５実施形態に係るスクライビング装置の要部を示す概略図。
【図７】それぞれ研削盤の断面図。
【符号の説明】
１１，２１，３１，４１，５１…積層配線板、１２，２２，３２，４２…配線パターンの非形成領域（スクライブ領域）、１３，２３，３３…カット領域、１３１，２３１，３３１…溝側面、１３２，２３２，３３２…Ｖ字溝、５０…スクライビング装置、５２，５２１ａ〜ｄ，５２２ａ，ｂ…研削盤。
【図１】
2004247342.tif 000003
【図２】
2004247342.tif 000004
【図３】
2004247342.tif 000005
【図４】
2004247342.tif 000006
【図５】
2004247342.tif 000007
【図６】
2004247342.tif 000008
【図７】
2004247342.tif 000009