(57)【要約】【課題】光ディスク再生装置のピックアップにおいて、非可動部と可動部との間を接続する信号伝達線の本数が削減可能な受光増幅装置を提供する。【解決手段】選択回路１１８によってフォーカスサーボに用いる信号ＶＡとアドレス信号再生に用いる信号ＶＥのいずれかを選択してフラットケーブルに出力する。また光ディスクのデータ書込時のモニタ信号ＶＲＲと読出時の情報再生信号ＶＲＦのいずれか一方を選択回路１２０で選択してフラットケーブルに出力する。信号伝達線の共用化を図ることによりフラットケーブルにおける伝達信号線数を削減することができる。【選択図】        図８
2004273680.tif 000002
【特許請求の範囲】
【請求項１】
光検出用の複数のフォトダイオードと、
前記複数のフォトダイオードにそれぞれ接続される複数の電流電圧変換増幅回路と、
選択信号に応じて前記複数の電流電圧変換増幅回路の出力のいずれか１つを選択する切り替え手段とを備える、受光増幅装置。
【請求項２】
前記複数のフォトダイオードのうちの第１のフォトダイオードおよび前記第１のフォトダイオードに対応する前記複数の電流電圧変換増幅回路のうちの第１の電流電圧変換増幅回路は、第１の半導体基板上に形成され、
前記複数のフォトダイオードのうちの第２のフォトダイオードおよび前記第２のフォトダイオードに対応する前記複数の電流電圧変換増幅回路のうちの第２の電流電圧変換増幅回路は、第２の半導体基板上に形成され、
前記切り替え手段は、
第３の半導体基板上に形成され、前記第１、第２の電流電圧変換増幅回路の出力信号のうちの１つを前記選択信号に応じて出力する選択回路を含む、請求項１に記載の受光増幅装置。
【請求項３】
前記複数のフォトダイオードのうちの第１のフォトダイオードは、第１の半導体基板上に形成され、
前記第１のフォトダイオードに対応する前記複数の電流電圧変換増幅回路のうちの第１の電流電圧変換増幅回路は、前記第１の半導体基板上に形成され、前記第１の電流電圧変換増幅回路の出力は、非選択状態においてハイインピーダンスとなり、
前記複数のフォトダイオードのうちの第２のフォトダイオードは、第２の半導体基板上に形成され、
前記第２のフォトダイオードに対応する前記複数の電流電圧変換増幅回路のうちの第２の電流電圧変換増幅回路は、前記第２の半導体基板上に形成され、前記第２の電流電圧変換増幅回路の出力は、前記第１の電流電圧変換増幅回路の出力と接続され、前記第２の電流電圧変換増幅回路の出力は、非選択状態においてハイインピーダンスとなり、
前記切り替え手段は、前記第１の電流電圧変換回路を選択するときは前記第２の電流電圧変換回路を非選択にし、前記第２の電流電圧変換回路を選択するときは前記第１の電流電圧変換回路を非選択にする、請求項１に記載の受光増幅装置。
【請求項４】
前記複数のフォトダイオードのうちの第１、第２のフォトダイオードは、第１の半導体基板上に形成され、
前記第１、第２のフォトダイオードにそれぞれ対応する前記複数の電流電圧変換増幅回路のうちの第１、第２の電流電圧変換増幅回路は、前記第１の半導体基板上に形成され、前記第１、第２の電流電圧変換増幅回路の出力は非選択状態においてハイインピーダンスとなり、前記第１、第２の電流電圧変換増幅回路の出力は相互に接続され、
前記切り替え手段は、
前記第１の電流電圧変換回路を選択するときは前記第２の電流電圧変換回路を非選択にし、前記第２の電流電圧変換回路を選択するときは前記第１の電流電圧変換回路を非選択にする、前記第１の半導体基板上に形成される選択回路を含む、請求項１に記載の受光増幅装置。
【請求項５】
前記複数の電流電圧変換回路の各々は、
バイアス供給を受けて前記フォトダイオードに流れる電流を電圧に変換する増幅回路部と、
前記バイアス供給を受けて前記増幅回路部の出力に応じた信号を信号伝達線に出力し、前記バイアス供給を受けないときは前記信号伝達線に対して出力がハイインピーダンスとなる出力バッファ回路部とを含み、
前記切り替え手段は、
前記複数の電流電圧変換回路のうちの１つを選択して前記バイアスを供給し、かつ、前記複数の電流電圧変換回路のうちの非選択の電流電圧変換回路に対しては前記バイアスを供給しない、請求項１に記載の受光増幅装置。
【請求項６】
前記複数の電流電圧変換回路のうちの第１の電流電圧変換回路は、第１の帯域の周波数の信号を出力し、
前記複数の電流電圧変換回路のうちの第２の電流電圧変換回路は、前記第１の帯域とは異なる第２の帯域の周波数の信号を出力する、請求項１に記載の受光増幅装置。
【請求項７】
非可動部と、
前記非可動部に一方端が接続され、可撓性を有するフラットケーブルと、
前記フラットケーブルの他方端に接続され、前記光ディスクの読出位置に追従して位置が変化する可動部とを備え、
前記可動部は、
複数の信号出力回路と、
選択信号に応じて前記複数の信号出力回路の出力のいずれか１つを選択し、前記フラットケーブル中の信号伝達線に対して切り替えて出力する切り替え手段と含む、光ディスク再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、受光増幅装置に関し、より特定的には光ディスク（ＤＶＤ，ＤＶＤ−Ｒ，ＤＶＤ−ＲＷ，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，ＣＤ−ＲＷ）用ピックアップユニットのピックアップヘッドに搭載される受光増幅装置に関する。
【０００２】
【従来の技術】
図９は、従来型のピックアップユニットの構成の一例を示した図である。
【０００３】
図９を参照して、ピックアップユニット５００は、光ディスクの読出位置に追従するために可動となっているピックアップヘッド部５０４と、ピックアップヘッド部からの信号を処理する後段ＩＣ部５０５と、ピックアップヘッド部５０４と後段ＩＣ部５０５とを結ぶフラットケーブルＦＰＣとを含む。
【０００４】
ピックアップヘッド部５０４は所定の方向に動くことが可能であり、後段ＩＣ部５０５は光ディスク記録再生装置本体に固定されている。ピックアップヘッド部５０４と後段ＩＣ部５０５とは曲げることができるフラットケーブルＦＰＣによって接続されている。フラットケーブルは、フレキシブル基板（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）とも呼ばれている。
【０００５】
ピックアップヘッド部５０４は、光ディスクに対してレーザ光を照射するレーザダイオード５０３と、レーザダイオード５０３の出力する光を直接受光してモニタする受光素子５０２と、ディスクからの反射信号を検出する受光素子５０１とを含む。
【０００６】
後段ＩＣ部５０５には、信号の演算処理を行なうＩＣおよびレーザダイオード５０３を駆動するためのレーザドライバ用ＩＣおよびこれらのＩＣを制御するための制御系ＩＣが搭載されている。受光素子５０１，５０２の検出信号およびレーザダイオード５０３への駆動制御信号はフラットケーブルＦＰＣを経由して伝達される。
【０００７】
図１０は、図９における受光素子５０１の一般的な構成を示した回路図である。
【０００８】
図１０を参照して、フォトダイオードＰＤＡ，ＰＤＢ，ＰＤＣ，ＰＤＤ，ＰＤＥ，ＰＤＦは電流電圧変換増幅回路５１２，５１４，５１６，５１８，５２０，５２２にそれぞれ接続されている。フォトダイオードＰＤＡ，ＰＤＢ，ＰＤＣ，ＰＤＤ，ＰＤＥ，ＰＤＦは分割されたフォトダイオードである。ＣＤ−ＲＯＭ，ＤＶＤ−ＲＯＭなどのディスク再生信号検出用フォトダイオードは、フォーカスエラーやトラッキングエラーの検出などを行なうため６分割以上に分割されているのが通常である。
【０００９】
フォトダイオードＰＤＡ〜ＰＤＦに入射された光は、電流電圧変換増幅回路５１２〜５２２により変換増幅され、電圧信号ＶＡ，ＶＢ，ＶＣ，ＶＤ，ＶＥおよびＶＦとなり出力される。
【００１０】
光ディスクからの反射光は、電圧信号ＶＡ，ＶＢ，ＶＣ，ＶＤを後段ＩＣ部５０５で演算して読出用の信号に再生してもよいが、近年のピックアップ受光装置の高速化およびＳ／Ｎ比を向上させる必要性により、受光素子５０１には電圧信号ＶＡ，ＶＢ，ＶＣ，ＶＤの信号を和算する和算演算回路５２４が内蔵されている。
【００１１】
和算演算回路５２４は、フォーカス／トラッキングサーボ制御を目的とする電圧信号ＶＡ，ＶＢ，ＶＣ，ＶＤ出力とは別に、高速かつ高Ｓ／Ｎ比を必要とする演算信号である信号ＶＲＦを後段ＩＣに出力する。
【００１２】
さらにはＣＤ−Ｒ／ＲＷやＤＶＤ−Ｒ／ＲＷなどのディスクへの記録も行なう装置に搭載される受光素子などでは、信号ＶＲＦに加えて信号ＶＲＦ出力を後段ＩＣに出力する。信号ＶＲＦは、和算演算回路５２４と比較して低倍率の演算回路５２６から出力される。ディスク書込時の読出時に比較して強いレーザ光の反射光を、演算回路５２６は回路が飽和することなく検出することができる。
【００１３】
このように、ディスクからの反射信号を検出する受光素子５０１の出力だけでも、独立した８以上の検出信号をフラットケーブルＦＰＣを経由して後段の演算ＩＣに伝達する必要がある。さらに、他の演算回路、または、他の異なる増幅率を有する回路が搭載され、上記とは異なる出力信号が追加される場合も今後増加すると予想される。
【００１４】
図９の受光素子５０２は、レーザ光制御用のフロントモニタ用受光素子である。受光素子５０１と同様に、フォトダイオードと電流電圧変換増幅回路が接続された構成を有し、出力電圧信号ＶＦＭを出力する。一般的には、単純な構成からなるフロントモニタ用受光素子の出力は、信号ＶＦＭ１つである。しかし、受光素子高速化のため、多チャンネル出力とする場合もあり、受光素子からの出力信号数は受光素子の高速性能化および多機能化により増大する傾向にある。
【００１５】
また、受光素子５０１と受光素子５０２は、ピックアップヘッドの光学系上において離れた位置に配置する必要があるので、同一半導体基板上での形成は困難である。したがって一般的に異なる半導体基板上に形成され、別素子としてピックアップヘッドに配置される。
【００１６】
このように、ピックアップヘッドに集積される複数の受光検出素子の信号は、それぞれ対応する複数の信号伝達線を含むフラットケーブルＦＰＣを経由して後段の信号処理ＩＣに出力される。
【００１７】
また、近年のピックアップ装置の多機能化および高速化によりピックアップヘッドにはさらなる受光増幅素子の搭載や、受光素子のみならず制御系ＩＣの搭載が予想される。すると、ピックアップヘッド部の多チャンネル化、つまりフラットケーブルＦＰＣの信号伝達線の本数を増やすことが必要となる。
【００１８】
なお、２種類の光検出器を切換える構成について参考となる先行文献として特許文献１（特開２００１−２０２６４６号公報）がある。
【００１９】
【特許文献１】
特開２００１−２０２６４６号公報
【００２０】
【発明が解決しようとする課題】
今後のピックアップユニットは、高速化／多機能化により可動部のピックアップヘッド部に受光素子のみならずレーザドライバ用ＩＣ、アクチュエータドライバ用ＩＣなどの制御系ＩＣを集積する必要が生じると予想される。したがって多種類信号をフラットケーブルに出力し、後段の制御系ＩＣに伝達することを可能とする構成が求められると考えられる。しかしながら、近年のパソコンの小型化の要求に応じるには、ピックアップユニットの薄型化、小型化が必須条件である。特に、可動部であるピックアップヘッドと非可動部である後段制御系ＩＣを接続するフラットケーブルＦＰＣも小型化、つまり信号伝達ケーブル本数の低減が必要になると予想される。
【００２１】
この発明の目的は、少ない本数の信号伝達線からなるフラットケーブルを用いて、受光信号を非可動である後段ＩＣ部に伝達することが可能な受光装置を提供することである。
【００２２】
【課題を解決するための手段】
この発明は，要約すると、受光増幅装置であって、光検出用の複数のフォトダイオードと、複数のフォトダイオードにそれぞれ接続される複数の電流電圧変換増幅回路と、選択信号に応じて複数の電流電圧変換増幅回路の出力のいずれか１つを選択する切り替え手段とを備える。
【００２３】
好ましくは、複数のフォトダイオードのうちの第１のフォトダイオードおよび第１のフォトダイオードに対応する複数の電流電圧変換増幅回路のうちの第１の電流電圧変換増幅回路は、第１の半導体基板上に形成される。複数のフォトダイオードのうちの第２のフォトダイオードおよび第２のフォトダイオードに対応する複数の電流電圧変換増幅回路のうちの第２の電流電圧変換増幅回路は、第２の半導体基板上に形成される。切り替え手段は、第３の半導体基板上に形成され、第１、第２の電流電圧変換増幅回路の出力信号のうちの１つを選択信号に応じて出力する選択回路を含む。
【００２４】
好ましくは、複数のフォトダイオードのうちの第１のフォトダイオードは、第１の半導体基板上に形成される。第１のフォトダイオードに対応する複数の電流電圧変換増幅回路のうちの第１の電流電圧変換増幅回路は、第１の半導体基板上に形成される。第１の電流電圧変換増幅回路の出力は、非選択状態においてハイインピーダンスとなる。複数のフォトダイオードのうちの第２のフォトダイオードは、第２の半導体基板上に形成される。第２のフォトダイオードに対応する複数の電流電圧変換増幅回路のうちの第２の電流電圧変換増幅回路は、第２の半導体基板上に形成される。第２の電流電圧変換増幅回路の出力は、第１の電流電圧変換増幅回路の出力と接続される。第２の電流電圧変換増幅回路の出力は、非選択状態においてハイインピーダンスとなる。切り替え手段は、第１の電流電圧変換回路を選択するときは第２の電流電圧変換回路を非選択にし、第２の電流電圧変換回路を選択するときは第１の電流電圧変換回路を非選択にする。
【００２５】
好ましくは、複数のフォトダイオードのうちの第１、第２のフォトダイオードは、第１の半導体基板上に形成される。第１、第２のフォトダイオードにそれぞれ対応する複数の電流電圧変換増幅回路のうちの第１、第２の電流電圧変換増幅回路は、第１の半導体基板上に形成される。第１、第２の電流電圧変換増幅回路の出力は非選択状態においてハイインピーダンスとなる。第１、第２の電流電圧変換増幅回路の出力は相互に接続される。切り替え手段は、第１の電流電圧変換回路を選択するときは第２の電流電圧変換回路を非選択にし、第２の電流電圧変換回路を選択するときは第１の電流電圧変換回路を非選択にする。
【００２６】
好ましくは、複数の電流電圧変換回路の各々は、バイアス供給を受けてフォトダイオードに流れる電流を電圧に変換する増幅回路部と、バイアス供給を受けて増幅回路部の出力に応じた信号を信号伝達線に出力し、バイアス供給を受けないときは信号伝達線に対して出力がハイインピーダンスとなる出力バッファ回路部とを含む。切り替え手段は、複数の電流電圧変換回路のうちの１つを選択してバイアスを供給し、かつ、複数の電流電圧変換回路のうちの非選択の電流電圧変換回路に対してはバイアスを供給しない。
【００２７】
好ましくは、複数の電流電圧変換回路のうちの第１の電流電圧変換回路は、第１の帯域の周波数の信号を出力する。複数の電流電圧変換回路のうちの第２の電流電圧変換回路は、第１の帯域とは異なる第２の帯域の周波数の信号を出力する。
【００２８】
この発明の他の局面に従うと、光ディスク再生装置であって、非可動部と、フラットケーブルと、可動部とを備える。フラットケーブルは、可撓性を有し、非可動部に一方端が接続される。可動部は、フラットケーブルの他方端に接続され、光ディスクの読出位置に追従して位置が変化する。可動部は、複数の信号出力回路と、選択信号に応じて複数の信号出力回路の出力のいずれか１つを選択し、フラットケーブル中の信号伝達線に対して切り替えて出力する切り替え手段と含む。
【００２９】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００３０】
［実施の形態１］
図１は、本発明の実施の形態１の構成を示した概念図である。
【００３１】
図１を参照して、受光増幅装置１は、フォトダイオード２，６と、フォトダイオード２，６に流れる電流をそれぞれ電圧に変換して出力する電流電圧変換増幅回路４，８と、電流電圧変換増幅回路４，８の出力の一方を外部から与えられる選択信号ＳＥＬに応じて信号ＶＯＵＴとしてフラットケーブルＦＰＣへ出力する選択回路１０とを含む。
【００３２】
受光増幅装置１は、ピックアップユニットにおいて、後段ＩＣより制御される外部選択信号ＳＥＬに基づき選択を行なう選択回路をピックアップヘッド部に備える。これにより、フラットケーブルＦＰＣ内における同一信号伝達線に異なる信号を選択して伝達することが可能となり、フラットケーブルＦＰＣに搭載する信号伝達線数を大幅に減らすことが可能となる。
【００３３】
なお、以下の具体例では、異なる受光素子の出力を共有化する場合について記載するが、制御系ＩＣの制御信号や出力信号についても同様の手段を用いることでフラットケーブルの信号伝達線数を削減することが可能である。
【００３４】
図２は、図１に示した構成をより具体的に説明するための図である。
図２を参照して、受光増幅装置１０は、３つの半導体基板ＣＨＩＰ１，ＣＨＩＰ２，ＣＨＩＰ３を含む。半導体基板ＣＨＩＰ１には、フォトダイオードＰＤ１およびフォトダイオードＰＤ１に接続される電流電圧変換増幅回路１２が形成されている。フォトダイオードＰＤ１および電流電圧変換増幅回路１２は光ディスクからの反射信号を検出し検出信号Ｖ１を出力する受光素子として働く。このフォトダイオードＰＤ１および電流電圧変換増幅回路１２からなる受光素子は、図９における受光素子５０１に対応する。
【００３５】
半導体基板ＣＨＩＰ２にはフォトダイオードＰＤ２およびフォトダイオードＰＤ２に接続され検出信号Ｖ２を出力する電流電圧変換増幅回路１４が形成される。フォトダイオードＰＤ２によってレーザダイオードの放射光をモニタし、フォトダイオードＰＤ２に流れる電流値が電流電圧変換増幅回路１４によって電圧信号Ｖ２に変換される。
【００３６】
フォトダイオードＰＤ１とフォトダイオードＰＤ２とはピックアップヘッドの光学系における配置が異なるため、単一の半導体基板上に形成することはできない。
【００３７】
ここで、電圧信号Ｖ１およびＶ２は、外部選択信号ＳＥＬ１により制御される選択回路１６の入力Ｖｉｎ１，Ｖｉｎ２にそれぞれ与えられる。選択回路１６は、半導体基板ＣＨＩＰ１，ＣＨＩＰ２とは異なる半導体基板ＣＨＩＰ３上に形成される。選択回路１６は、外部選択信号ＳＥＬ１により電圧信号Ｖ１，Ｖ２の一方を選択して信号ＶＯＵＴとしてフラットケーブルＦＰＣに出力する。このような異なる半導体基板上に形成される２つの受光素子の複数の出力信号を第３の半導体基板上に形成される選択回路に集中し、外部選択信号により選択して出力することで、信号伝達系の共有化を図ることが可能となる。
【００３８】
［実施の形態２］
実施の形態１では、複数の半導体基板上に形成される受光素子の出力信号をこれらの半導体基板とは別の半導体基板上に形成される選択回路に集中し外部選択信号に応じて選択して出力した。しかしながら、受光素子が形成される半導体基板とは異なる新たな半導体基板に選択回路を形成するのでは、この新たな半導体基板をピックアップヘッド部に配置する必要が生ずる。このため、ピックアップヘッド部の縮小を行なうためには、その分他の部分の配置面積を小さくしなければならない。
【００３９】
実施の形態２では、半導体基板の数を増やさずに選択を行なうことができる構成を説明する。
【００４０】
図３は、実施の形態２の受光増幅装置２０の構成を示す図である。
図３を参照して、受光増幅装置２０は、半導体基板ＣＨＩＰ３，ＣＨＩＰ４を含む。半導体基板ＣＨＩＰ３にはフォトダイオードＰＤ３と、電流電圧変換増幅回路２４と、選択回路２２とが形成される。選択回路２２は、外部選択信号ＳＥＬ２に応じて電流電圧変換増幅回路２４に対してバイアス信号ＢＩＡＳ１を与える。電流電圧変換増幅回路２４は選択回路２２が出力するバイアス信号ＢＩＡＳ１の状態に応じて活性化および非活性化の状態が切換わる。電流電圧変換増幅回路２４は活性化状態においては、フォトダイオードＰＤ３に流れる電流を電圧信号Ｖ３に変換して出力する。一方非活性化状態においては電流電圧変換増幅回路２４は、その出力がハイインピーダンス状態に設定される。
【００４１】
半導体基板ＣＨＩＰ４にはフォトダイオードＰＤ４と、電流電圧変換増幅回路２８と、選択回路２６とが形成される。選択回路２６は、外部選択信号ＳＥＬ２に応じて電流電圧変換増幅回路２８に対してバイアス信号ＢＩＡＳ２を与える。電流電圧変換増幅回路２８は選択回路２６が出力するバイアス信号ＢＩＡＳ２の状態に応じて活性化および非活性化の状態が切換わる。電流電圧変換増幅回路２８は活性化状態においては、フォトダイオードＰＤ４に流れる電流を電圧信号Ｖ４に変換して出力する。一方非活性化状態においては電流電圧変換増幅回路２８は、その出力がハイインピーダンス状態に設定される。
【００４２】
図４は、図３における電流電圧変換増幅回路の構成を説明するための図である。
【００４３】
図４を参照して、図３における電流電圧変換増幅回路２４は、差動回路３４と出力回路３６と抵抗３２およびＲＦ１とを含む。差動回路３４は比較部３８および比較部３８に定電流を供給する定電流発生回路４０を含む。出力回路３６は、比較部３８の出力電位を活性化時に低インピーダンスでノードＮ３に出力する出力バッファ回路４２と、出力バッファ回路４２に駆動電流を供給する定電流発生回路４４とを含む。
【００４４】
抵抗３２は、一方端が外部基準電圧ＶＲＥＦを受け他方端は比較部３８の＋入力ノードに接続される。フォトダイオードＰＤ３は、アノードがノードＮ１に接続されカソードが接地ノードに接続される。比較部３８の−入力ノードはノードＮ１に接続され、比較部３８の出力ノードはノードＮ２に接続される。ノードＮ１とノードＮ２との間には抵抗ＲＦ１が接続される。
【００４５】
出力バッファ回路４２の入力はノードＮ２に接続され出力バッファ回路４２の出力はノードＮ３に接続される。定電流発生回路４０および４４は選択回路２２から信号ＢＩＡＳ１を受ける。出力バッファ回路４２は、定電流発生回路４４が選択回路２２によって非活性化され駆動電流が流れなくなると出力ノードはハイインピーダンス状態となる。
【００４６】
なお、図３の電流電圧変換増幅回路２８も、図４の電流電圧変換増幅回路２４と同様の構成を有するためその説明は繰返さない。
【００４７】
ここで、外部選択信号ＳＥＬ２により選択回路２２が定電流回路４０，４４のバイアスを供給する場合、比較部３８および出力バッファ回路４２はともに駆動され、フォトダイオードＰＤ３が受光した信号が、比較部３８に接続される帰還抵抗ＲＦ１により電流電圧変換される。電流電圧変換された電圧は出力バッファ回路４２を経由し信号ＶＯＵＴとしてノードＮ３から出力される。
【００４８】
また、これとは逆に外部選択信号ＳＥＬ２により選択回路２２が定電流発生回路４０、４４のバイアスを供給しない場合、比較部３８および出力バッファ回路４２は電流供給能力を失いハイインピーダンスとなり、ノードＮ３に接続されるフラットケーブルの信号伝達線には信号が出力されなくなる。このように、出力部にハイインピーダンス機能を有することで出力信号の選択を行なうことが可能である。また、出力バッファ部のみならず比較部の駆動電流を遮断することで、確実な増幅回路のシャットダウンと信号処理を必要としない電流電圧変換増幅回路を駆動させないことで消費電力の抑制が可能となる。
【００４９】
再び図３を参照して、選択回路２６は、外部選択信号ＳＥＬ２によって選択回路２２が電流電圧変換増幅回路２４を活性化する場合には、選択回路２２と相補な動作を行なう。
【００５０】
つまり信号ＳＥＬ２が第１の極性である場合には選択回路２２が電流電圧変換増幅回路２４を活性化し、この場合には選択回路２６は電流電圧変換増幅回路２８を非活性化する。たとえば、外部選択信号ＳＥＬ２により選択回路２２が電流電圧変換増幅回路２４の駆動を行なうバイアスを供給している場合、フォトダイオードＰＤ３により検出された信号は電流電圧変換増幅回路２４によって電圧変換され信号Ｖ３が出力される。これに対して、選択回路２６からの電流電圧変換増幅回路２８への駆動信号ＢＩＡＳ２は外部選択信号ＳＥＬ２により供給が停止され、フォトダイオードＰＤ４が接続される電流電圧変換増幅回路２８はシャットダウンし、電流電圧変換増幅回路２８の出力はハイインピーダンス状態となる。以上により信号Ｖ３のみが安定的にフラットケーブルＦＰＣに出力される。
【００５１】
一方、選択信号ＳＥＬ２が第２の極性である場合には選択回路２６が電流電圧変換増幅回路２８を活性化し、選択回路２２は電流電圧変換増幅回路２４を非活性化する。これにより電流電圧変換増幅回路２４からの出力信号Ｖ３と電流電圧変換増幅回路２８の出力信号Ｖ４とが衝突することなくいずれか一方のみがフラットケーブルに信号ＶＯＵＴとして出力される。
【００５２】
つまり、選択回路２２および選択回路２６はそれぞれ電流電圧変換増幅回路２４，２８の駆動を制御する。１つの外部選択信号ＳＥＬ２により選択回路２２および選択回路２６の制御が相補的に行なわれ、外部つまり後段の制御系ＩＣが必要とする受光素子の信号を一本の信号伝達線に対して必要なタイミングで出力することが可能となる。これにより、フラットケーブルＦＰＣにおける信号伝達線の本数の削減が可能となる。
【００５３】
実施の形態２では、異なる種類、異なる配置を必要とするため異なる半導体基板上に形成される複数の受光素子が存在する場合、一方の受光素子の出力を増幅回路をシャットダウンすることによりハイインピーダンスにするので、他方の信号のみを伝達することが可能となり、信号伝達経路の大幅な削減が可能となる。
【００５４】
［実施の形態３］
図５は、実施の形態３の受光増幅装置５０の構成を示す図である。
【００５５】
図５は、図１０で説明した従来回路例で述べたような、同一基板上に複数のフォトダイオードおよびフォトダイオードに接続される電流電圧変換増幅回路より形成される受光素子である。
【００５６】
半導体基板ＣＨＩＰ５には、フォトダイオードＰＤＡと、電流電圧変換増幅回路５４と、フォトダイオードＰＤ２と、電流電圧変換増幅回路５６と、選択回路５２とが形成される。電流電圧変換増幅回路５４，５６の構成については、図４で説明した電流電圧変換増幅回路２４と同様であり、説明は繰り返さない。
【００５７】
選択回路５２は外部選択信号ＳＥＬ３により制御される。ここで、電流電圧変換増幅回路５４には、選択回路５２より選択駆動のためのバイアス信号ＢＩＡＳ３が与えられる。一方電流電圧変換増幅回路５６には選択回路５２より選択駆動のための信号ＢＩＡＳ４が与えられる。また、電流電圧変換増幅回路５４の出力と電流電圧変換増幅回路５６の出力とは接続されている。選択駆動のための信号ＢＩＡＳ３，ＢＩＡＳ４を逆極性とする。
【００５８】
すると、接続された２つの電流電圧変換増幅回路のうちの一方がシャットダウンし、他方の出力信号のみ伝達させることができる。これにより、半導体基板上における出力ノードＮ４の共有化およびこれに接続されるフラットケーブルＦＰＣの信号伝達線の共有化を図ることができる。
【００５９】
また、従来回路の説明においても記載したように、ディスク反射信号を検出する受光素子では、出力信号ＶＡ，ＶＢ，ＶＣ，ＶＤはフォーカスサーボ信号であり、１０ＭＨｚ程度の信号帯域を必要とし、出力信号ＶＥ，ＶＦはアドレス信号などであり１ＭＨｚ以下の低域の帯域を必要とする。
【００６０】
実施の形態３では、電流電圧変換回路を別々に設けているため、このような必要とされる信号帯域の異なる出力同士を共有化することができる。相補に複数の電流電圧変換回路を活性化させることで必要なタイミングで必要な信号のみを出力させることが可能となり、フラットケーブルにおける信号伝達線の本数の削減が可能となる。
【００６１】
［実施の形態４］
図６は、実施の形態４の受光増幅装置６０の構成を示したブロック図である。
【００６２】
図６を参照して、受光増幅装置６０は、ピックアップヘッド部６２と、後段ＩＣ部６４と、ピックアップヘッド部６２と後段ＩＣ部６４とを接続するフラットケーブルＦＰＣとを含む。フラットケーブルは、フレキシブル基板（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）とも呼ばれ、可撓性を有する。
【００６３】
ピックアップヘッド部６２は光ディスクの読出または書込位置に追従するため可動であり、後段ＩＣ部６４は、光ディスク再生装置本体に固定され非可動である。フラットケーブルＦＰＣは、可動部と非可動部を接続するためにある程度の曲げが許容されるような材料で作られている。ピックアップヘッド部６２は、受光素子６６、６８と、レーザダイオード７０とを含む。フラットケーブルＦＰＣは、信号ＶＡまたはＶＥを伝達する第１の伝達線と、信号ＶＥ〜ＶＦをそれぞれ伝達する第２〜第５の伝達線と、信号ＶＲＦまたはＶＲＲを伝達する第６の伝達線と、信号ＶＦＭを伝達する第７の伝達線とを含む。
【００６４】
レーザダイオード７０は、光ディスクに対してレーザ光を照射する。受光素子６８は、レーザダイオード７０の出力する光を直接受光してモニタする。受光素子６６は、ディスクからの反射信号を検出する。
【００６５】
後段ＩＣ部６４には、信号の演算処理を行なうＩＣおよびレーザダイオード７０を駆動するためのレーザドライバ用ＩＣおよびこれらのＩＣを制御するための制御系ＩＣが搭載されている。受光素子６６，６８の検出信号およびレーザダイオード７０への駆動制御信号はフラットケーブルＦＰＣを経由して伝達される。
【００６６】
図７は、図６における受光素子６８の構成を示した回路図である。
図７を参照して、受光素子６８は、フォトダイオード７２と、電流電圧変換回路７４とを含む。フォトダイオード７２のアノードはノードＮ１０に接続されカソードは接地ノードに接続される。
【００６７】
電流電圧変換回路７４は、入力がノードＮ１０に接続され出力がノードＮ１１に接続される増幅回路７６と、ノードＮ１０とノードＮ１１との間に接続される抵抗７８と、入力がノードＮ１２に接続され出力がノードＮ１３に接続される増幅回路８０と、ノードＮ１２とノードＮ１３との間に接続される抵抗８２と、ノードＮ１１とノードＮ１４との間に接続される抵抗８６と、ノードＮ１３とノードＮ１５との間に接続される抵抗８８とを含む。
【００６８】
電流電圧変換回路７４は、さらに、＋入力ノードがノードＮ１４に接続され−入力ノードがノードＮ１５に接続され出力がノードＮ１６に接続される差動増幅回路９０と、ノードＮ１５とノードＮ１６との間に接続される抵抗９２と、一方端がノードＮ１４に接続され他方端に外部基準電圧ＶＲＥＦ２が与えられる抵抗８４とを含む。ノードＮ１６からは受光素子６８からの出力信号ＶＦＭが出力される。
【００６９】
図８は、図６における受光素子６６の構成を示した回路図である。
図８を参照して、受光素子６６は、フォトダイオードＰＤＡ，ＰＤＢ，ＰＤＣ，ＰＤＤ，ＰＤＥおよびＰＤＦと、フォトダイオードＰＤＡ，ＰＤＢ，ＰＤＣ，ＰＤＤ，ＰＤＥ，ＰＤＦにそれぞれ対応して設けられる電流電圧変換回路１０２，１０４，１０６，１０８，１１０および１１２とを含む。
【００７０】
受光素子６６は、さらに、高速かつ高Ｓ／Ｎ比を必要とする演算信号を演算し信号ＶＲＦを出力する演算回路１１４と、ディスク書込時の強いレーザー光の反射信号を、回路が飽和することなく検出する低倍率の演算回路１１６とを含む。演算回路１１６からは信号ＶＲＲが出力される。
【００７１】
受光素子６６は、さらに、電流電圧変換回路１０２，１１０のいずれか一方を外部選択信号ＳＥＬ４に応じて活性化する選択回路１１８と、演算回路１１４、１１６のいずれか一方を外部選択信号ＳＥＬ５に応じて活性化する選択回路１２０とを含む。
【００７２】
フォトダイオードＰＤＡは、アノードがノードＮ２２に接続されカソードが接地ノードに接続される。電流電圧変換回路１０２は、抵抗Ｒ１と、コンパレータＣＰ１と、出力バッファ回路ＢＵＦ１と、帰還抵抗Ｒ２とを含む。
【００７３】
抵抗Ｒ１はノードＮ１とコンパレータＣＰ１の＋入力ノードとの間に接続される。コンパレータＣＰ１の−入力ノードはノードＮ２２に接続される。抵抗Ｒ２はノードＮ２２とコンパレータＣＰ１の出力との間に接続される。出力バッファ回路ＢＵＦ１は活性化時にコンパレータＣＰ１の出力電位と同じ電位をノードＮ３２に出力する。
【００７４】
電流電圧変換回路１１０は、フォトダイオードＰＤＡに代えてフォトダイオードＰＤＥが接続される点が異なるが内部の構成は電流電圧変換回路１０２と同様であるので説明は繰返さない。
【００７５】
選択回路１１８は、外部選択信号ＳＥＬによって選択信号ＩＳＥＬ１，ＩＳＥＬ２のいずれか一方を活性化させる。選択信号ＩＳＥＬ１，ＩＳＥＬ２のいずれか他方は非活性化され、ノードＮ３２とノードＮ３６のいずれか一方から出力信号ＶＡ，ＶＥのいずれか一方がフラットケーブルＦＰＣに出力される。
【００７６】
電流電圧変換回路１０４は、抵抗Ｒ３，Ｒ４と、コンパレータＣＰ２とを含む。抵抗Ｒ３はノードＮ２１とコンパレータＣＰ２の＋入力ノードとの間に接続される。フォトダイオードＰＤＢのアノードはノードＮ２３に接続され、このノードＮ２３はコンパレータＣＰ２の−入力ノードにも接続される。抵抗Ｒ４はコンパレータＣＰ２の出力とノードＮ２３との間に接続される。電流電圧変換回路１０６，１０８，１１２は、フォトダイオードＰＤＢに代えてそれぞれフォトダイオードＰＤＣ，ＰＤＤ，ＰＤＦが接続される点が異なるが、内部の構成は電流電圧変換回路１０４と同様であるので説明は繰返さない。
【００７７】
演算回路１１４は、抵抗Ｒ５〜Ｒ１３と、コンパレータＣＰ３と、出力バッファ回路ＢＵＦ２とを含む。抵抗Ｒ５は一方端に信号ＶＡまたはＶＥが与えられ他方端にはノードＮ２８が接続される。抵抗Ｒ６は、一方端に信号ＶＢが与えられ、他方端はノードＮ２８に接続される。抵抗Ｒ７は一方端に信号ＶＣが与えられ他方端にはノードＮ２８が接続される。抵抗Ｒ８は一方端に信号ＶＤが与えられ他方端はノードＮ２８に接続される。抵抗Ｒ９は一方端に外部基準電圧ＶＲＥＦ１が与えられ他方端はノードＮ２８に接続される。
【００７８】
抵抗Ｒ１１はノードＮ２８とコンパレータＣＰ３の＋入力ノードとの間に接続される。抵抗Ｒ１０は一方端に外部基準電圧ＶＲＥＦ１が接続され、他方端は抵抗Ｒ１２の一方端に接続される。抵抗Ｒ１２の他方端はコンパレータＣＰ３の−入力ノードに接続される。抵抗Ｒ１３はコンパレータＣＰ３の−入力ノードと出力ノードとの間に接続される。出力バッファ回路ＢＵＦ２は活性化時にコンパレータＣＰ３の出力電位を信号ＶＲＦとして出力する。
【００７９】
なお、演算回路１１６の構成は演算回路１１４と同様であるので説明は繰返さない。但し、コンパレータの増幅率は、演算回路１１４のほうが回路の飽和を防ぐため低く設定されている。
【００８０】
選択回路１２０は、外部選択信号ＳＥＬ５に応じて選択信号ＩＳＥＬ３，ＩＳＥＬ４のいずれか一方を活性化しいずれか他方を非活性化する。これにより信号ＶＲＦ，ＶＲＲのいずれかがフラットケーブルＦＰＣに対して出力される。
【００８１】
信号ＶＡ〜ＶＤはフォーカス制御やサーボ制御に用いられる信号である。信号ＶＥおよびＶＦはアドレス信号の再生に用いられる信号である。信号ＶＲＦは光ディスクから情報を読出すときの情報再生信号の出力である。信号ＶＲＲは、光ディスクにデータを書込む場合のレーザパワーのモニタをするための信号である。それぞれの信号の必要帯域と増幅率の関係を以下に示す。
【００８２】
信号ＶＡ〜ＶＤ：使用帯域（周波数）  ｆ＝１０〜４０ＭＨｚ
信号ＶＥ、ＶＦ：使用帯域（周波数）  ｆ＝７２０ＫＨｚ
信号ＶＲＦ、ＶＲＲ：使用帯域（周波数）  ｆ＝１００ＭＨｚ以上
ゲイン比１：ＶＥ／ＶＡ＝４〜５倍
ゲイン比２：ＶＲＦ／ＶＲＲ＞１
信号ＶＡと信号ＶＥは使用帯域（周波数）およびゲインが大幅に異なる。このため、増幅回路を共用化することができない。したがって、特開２００１−２０２６４６号公報に記載される光検出切換回路では、切換において増幅回路を共用化しているため、信号ＶＡとＶＥを切換えることに用いることはできなかった。
【００８３】
これに対し図８に示した構成で、選択回路１１８を設けて電流電圧変換回路１０２，１１０のいずれか一方を活性化させて信号を出力するので、伝達する信号の使用帯域やゲインが大幅に異なる場合においても切換を行なうことができる。
【００８４】
また、信号ＶＲＦを出力する演算回路１１４は、信号ＶＲＲを出力する演算回路１１６よりも増幅率（ゲイン）が高く設計されている。したがって、光ディスクに書込を行なう場合のようにレーザダイオードの出力が高い場合には、この反射光を検出するフォトダイオードへの入射光量も大きく演算回路１１４は飽和してしまうので用いることはできない。逆に、演算回路１１６は、書込時のようにレーザダイオードの光量が大きい場合には検出できるが、信号再生時のように光量が少ない場合には、増幅率が低く設計されているため出力信号電圧が小さくなてしまうので使用することができない。このように、目的別に信号の利用状況が分かれる場合、選択回路１２０によって切換えて演算回路を活性化することによりフラットケーブルにおける信号伝達線の共有化が可能となる。
【００８５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８６】
【発明の効果】
本発明によれば、複数の電流電圧変換増幅回路の出力信号を伝達する信号伝達線の共有化が可能となり、可動部であるピックアップヘッドと非可動部である後段制御系ＩＣとを接続するフラットケーブルの信号伝達線の本数を削減することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の構成を示した概念図である。
【図２】図１に示した構成をより具体的に説明するための図である。
【図３】実施の形態２の受光増幅装置２０の構成を示す図である。
【図４】図３における電流電圧変換増幅回路の構成を説明するための図である。
【図５】実施の形態３の受光増幅装置５０の構成を示す図である。
【図６】実施の形態４の受光増幅装置６０の構成を示したブロック図である。
【図７】図６における受光素子６８の構成を示した回路図である。
【図８】図６における受光素子６６の構成を示した回路図である。
【図９】従来型のピックアップユニットの構成の一例を示した図である。
【図１０】図９における受光素子５０１の一般的な構成を示した回路図である。
【符号の説明】
１，１０，２０，５０，６０  受光増幅装置、２，６，ＰＤ１〜ＰＤ４，ＰＤＡ〜ＰＤＦ  フォトダイオード、１０，１６，２２，２６，５２，１１８，１２０  選択回路、４，８，１２，１４，２４，２８，５４，５６，７４，１０２，１０４，１０６，１０８，１１０，１１２  電流電圧変換回路、３２，７８，８２，８４，８６，８８，９２，Ｒ１〜Ｒ１３，ＲＦ１  抵抗、３４  差動回路、３６  出力回路、３８  比較部、４０，４４  定電流発生回路、４２  出力バッファ回路、６２  ピックアップヘッド部、６４  後段ＩＣ部、６６，６８  受光素子、７０  レーザダイオード、７２  フォトダイオード、７６，８０  増幅回路、９０  差動増幅回路、１１４，１１６  演算回路、ＢＵＦ１，ＢＵＦ２  出力バッファ回路、ＣＨＩＰ１〜ＣＨＩＰ５  半導体基板、ＣＰ１〜ＣＰ３  コンパレータ、ＦＰＣ  フラットケーブル。
【図１】
2004273680.tif 000003
【図２】
2004273680.tif 000004
【図３】
2004273680.tif 000005
【図４】
2004273680.tif 000006
【図５】
2004273680.tif 000007
【図６】
2004273680.tif 000008
【図７】
2004273680.tif 000009
【図８】
2004273680.tif 000010
【図９】
2004273680.tif 000011
【図１０】
2004273680.tif 000012