(57)【要約】      （修正有）【課題】素子チップのアクティブ素子と第２基板の配線及び第３基板の電気光学素子を電気的に接続する方法を提供する。【解決手段】素子チップ７１の第２基板側７５の面でアクティブ素子７２と配線７６とを電気的に接続し、素子チップ７１の第３基板７８側の面でアクティブ素子７２と電気光学素子７９を電気的に接続する。電気的な接続を導電材料７ｂを介して行う。第２基板７５または第３基板７８と素子チップ７１の間の、素子チップ７１の周辺部に対応する位置に、導電材料７ｂを配置し、アクティブ素子７２と電気光学素子７９を電気的に接続する。素子チップ７１に開孔し、第２基板７５または第３基板７８と素子チップ７１の間の、この開孔部に対応する位置に導電材料７ｂを配置し、アクティブ素子７２と電気光学素子７９を電気的に接続する。【選択図】  図７
2004233444.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上にアクティブ素子を形成し、第２基板上に配線を形成し、第３基板上に電気光学素子を形成し、前記第１基板上から前記アクティブ素子をひとつ以上含む素子チップを剥離し、前記第２基板または前記第３基板上へ転写し、前記第２基板と前記第３基板とを貼合する、アクティブマトリクス型表示装置において、
前記素子チップの前記第２基板側の面で前記アクティブ素子と前記配線とを電気的に接続し、前記素子チップの前記第３基板側の面で前記アクティブ素子と前記電気光学素子を電気的に接続することを特徴とする、アクティブマトリクス型表示装置。
【請求項２】
請求項１記載のアクティブマトリクス型表示装置において、電気的な接続を導電材料を介して行うことを特徴とする、アクティブマトリクス型表示装置。
【請求項３】
請求項２記載のアクティブマトリクス型表示装置において、
前記第２基板または前記第３基板と前記素子チップの間の、前記素子チップの周辺部に対応する位置に、前記導電材料を配置し、前記アクティブ素子と前記電気光学素子を電気的に接続することを特徴とする、アクティブマトリクス型表示装置。
【請求項４】
請求項２記載のアクティブマトリクス型表示装置において、
前記素子チップに開孔し、前記第２基板または前記第３基板と前記素子チップの間の、この開孔部に対応する位置に前記導電材料を配置し、前記アクティブ素子と前記電気光学素子を電気的に接続することを特徴とする、アクティブマトリクス型表示装置。
【請求項５】
請求項１から４記載のアクティブマトリクス型表示装置において、
前記アクティブ素子が薄膜トランジスタであることを特徴とする、薄膜トランジスタ型表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置、特に、第１基板上にアクティブ素子を形成し、第２基板上に配線を形成し、第３基板上に電気光学素子を形成し、第１基板上からアクティブ素子をひとつ以上含む素子チップを剥離し、第２基板または第３基板上へ転写し、第２基板と第３基板とを貼合する、アクティブマトリクス型表示装置に関する。また、このアクティブマトリクス型表示装置において、アクティブ素子が薄膜トランジスタである、薄膜トランジスタ型表示装置に関する。
【０００２】
【従来の技術】
アクティブ素子、例えば、薄膜トランジスタと、このアクティブ素子間の配線や支持基板を備えたアクティブマトリクス型表示装置では、アクティブ素子は全体の一部分で、それ以外は配線や支持基板である場合が少なくない。このアクティブマトリクス型表示装置を、アクティブ素子と配線や支持基板を一体として同一の製造プロセスを経て製造する場合には、高機能のアクティブ素子を作成するための高度で複雑な製造プロセスが必要とされるため、一般的に、製造コストが高額になる。しかしながら、配線や支持基板だけのためには、高度で複雑な製造プロセスは必要とされず、製造コストは安価である。もし、アクティブ素子と、配線や支持基板を別個に作成し、必要とされる部分にだけアクティブ素子を配置することができれば、全体として平均すれば、このアクティブマトリクス型表示装置の製造コストを低減することが可能である。
【０００３】
そこで、第１基板上にアクティブ素子を形成し、第２基板上に配線を形成し、第１基板上からアクティブ素子をひとつ以上含む素子チップを剥離し、第２基板上へ転写する、アクティブマトリクス型表示装置、また、このアクティブマトリクス型表示装置において、アクティブ素子が薄膜トランジスタである、薄膜トランジスタ型表示装置が開発されている。この方法によれば、必要とされる部分にだけアクティブ素子を配置することができるので、全体として平均すれば、このアクティブマトリクス型表示装置や薄膜トランジスタ型表示装置の製造コストを低減することが可能である。なお、このとき、剥離や転写のプロセスとしては、レーザーアビュレーションや接着剤が用いられる。
【０００４】
図１は、背景技術におけるアクティブ素子と素子チップの製造方法の工程図である。ここでは、アクティブ素子は薄膜トランジスタである。第１基板１１上に、剥離層１２を形成し、その上に下地絶縁膜１３を形成する。その上に、ＳｉＨ４のＰＥＣＶＤやＳｉ２Ｈ６のＬＰＣＶＤなどで非晶質シリコン（ａ−Ｓｉ）１４を成膜し、レーザー結晶化１５により多結晶シリコン（ｐｏｌｙ−Ｓｉ）を得て、パターニングして活性層１６を得る。ＴＥＯＳのＰＥＣＶＤやＥＣＲ−ＣＶＤなどでゲート絶縁膜１７を成膜し、ゲート金属を成膜し、パターニングしてゲート電極１８を得る。イオンインプラやイオンドーピング１９などによりレジストマスク１ａを用いてＰイオンとＢイオンを選択打込し、ソース・ドレイン領域１ｂを形成する。第１層間絶縁膜１ｃを成膜し、第１コンタクトホール１ｄを開孔する。ソース・ドレイン金属を成膜し、パターニングしてソース・ドレイン電極１ｅを得る。これにより、ｎ型薄膜トランジスタ１ｆとｐ型薄膜トランジスタ１ｇのＣＭＯＳ薄膜トランジスタを得る。さらに、第２層間絶縁膜１ｈを成膜し、第２コンタクトホール１ｉを開孔する。パッド金属を成膜し、パターニングして接続パッド１ｊを得る。最後に、素子チップを分離するセパレーション１ｋを形成する。図１では、１個の素子チップしか図示していないが、多数の素子チップが配列して存在する。
【０００５】
図２は、背景技術における素子チップの剥離転写方法の工程図である。上述のとおり、第１基板２１上に、剥離層２２を形成し、その上に薄膜トランジスタ２３や接続パッド２４を形成し、素子チップ２５を形成する。第２基板２６上に、配線２７と接続パッド２８を形成し、接着剤２９を塗布する。第１基板２１と第２基板２６を圧着し、接着剤２９をフローさせて、素子チップ２５の接続パッド２４と、第２基板２６の接続パッド２８を、電気的に接続する。接着剤２９は、セパレーション２ａのおかげで、隣接する素子チップ２５までフローしてゆくことはない。第１基板２１上から、薄膜トランジスタ２３をひとつ以上含む素子チップ２５を、レーザー２ｂの照射でレーザーアビュレーションにより剥離し、第２基板２６上へ転写する。
【０００６】
図３は、背景技術における転写された素子チップの拡大図である。薄膜トランジスタ３２をひとつ以上含む素子チップ３１の接続パッド３３と、配線３５が形成された第２基板３４の接続パッド３６を、電気的に接続している。（例えば非特許文献参照）
【非特許文献】
Ｔ．  Ｓｈｉｍｏｄａ，  ｅｔ  ａｌ，  Ｔｅｃｈｎ．  Ｄｉｇ．  ＩＥＤＭ  １９９９，  ２８９、Ｓ．  Ｕｔｓｕｎｏｍｉｙａ，  ｅｔ  ａｌ，  Ｄｉｇ．  Ｔｅｃｈ．  Ｐａｐ．  ＳＩＤ  ２０００、９１６、Ｔ．  Ｓｈｉｍｏｄａ，  Ｐｒｏｃ．  Ａｓｉａ  Ｄｉｓｐｌａｙ  ／  ＩＤＷ  ’０１，  ３２７、Ｓ．  Ｕｔｓｕｎｏｍｉｙａ，  ｅｔ  ａｌ，  Ｐｒｏｃ．  Ａｓｉａ  Ｄｉｓｐｌａｙ  ／  ＩＤＷ  ’０１，  ３３９
【０００７】
【発明が解決しようとする課題】
第１基板上にアクティブ素子を形成し、第２基板上に配線を形成し、第１基板上からアクティブ素子をひとつ以上含む素子チップを剥離し、第２基板へ転写する、アクティブマトリクス型表示装置、また、このアクティブマトリクス型表示装置において、アクティブ素子が薄膜トランジスタである、薄膜トランジスタ型表示装置においては、そのあと、電気光学素子を形成しなければならない。ここで、第３基板上に電気光学素子を形成し、第２基板と第３基板とを貼合する方法が考えられる。
【０００８】
本発明の目的は、上述のアクティブマトリクス型表示装置または薄膜トランジスタ型表示装置において、素子チップのアクティブ素子と第２基板の配線とを電気的に接続し、素子チップのアクティブ素子と第３基板の電気光学素子を電気的に接続する方法を提供することである。
【０００９】
【課題を解決するための手段】
上記課題を解決するため本発明においては、第１基板上にアクティブ素子を形成し、第２基板上に配線を形成し、第３基板上に電気光学素子を形成し、第１基板上からアクティブ素子をひとつ以上含む素子チップを剥離し、第２基板または第３基板上へ転写し、第２基板と第３基板とを貼合する、アクティブマトリクス型表示装置において、素子チップの第２基板側の面でアクティブ素子と配線とを電気的に接続し、素子チップの第３基板側の面でアクティブ素子と電気光学素子を電気的に接続することを特徴とするアクティブマトリクス型表示装置が提供される。
【００１０】
このような構成では、素子チップのアクティブ素子と第２基板の配線とを電気的に接続し、素子チップのアクティブ素子と第３基板の電気光学素子を電気的に接続することが、可能となる。
【００１１】
また、発明においては、上述のアクティブマトリクス型表示装置において、電気的な接続を導電材料を介して行うことを特徴とする、アクティブマトリクス型表示装置である。
【００１２】
このような構成では、素子チップのアクティブ素子と第２基板の配線とを電気的に接続し、素子チップのアクティブ素子と第３基板の電気光学素子を電気的に接続することが、より確実に可能となる。
【００１３】
さらに本発明においては、上述のアクティブマトリクス型表示装置において、第２基板または第３基板と素子チップの間の、素子チップの周辺部に対応する位置に、導電材料を配置し、アクティブ素子と電気光学素子を電気的に接続することを特徴とする、アクティブマトリクス型表示装置である。
【００１４】
このような構成では、素子チップのアクティブ素子と第２基板の配線とを電気的に接続し、素子チップのアクティブ素子と第３基板の電気光学素子を電気的に接続することが、１度の導電材料の配置で可能となるのと同時に、より確実に可能となる。
【００１５】
また、本発明においては、上述のアクティブマトリクス型表示装置において、素子チップに開孔し、第２基板または第３基板と素子チップの間の、この開孔部に対応する位置に導電材料を配置し、アクティブ素子と電気光学素子を電気的に接続することを特徴とする、アクティブマトリクス型表示装置である。
【００１６】
このような構成では、素子チップのアクティブ素子と第２基板の配線とを電気的に接続し、素子チップのアクティブ素子と第３基板の電気光学素子を電気的に接続することが、１度の導電材料の配置で可能となるのと同時に、より確実に可能となる。
【００１７】
また、本発明においては、上述のアクティブマトリクス型表示装置において、アクティブ素子が薄膜トランジスタであることを特徴とする、薄膜トランジスタ型表示装置である。
【００１８】
このような構成では、本発明のアクティブマトリクス型表示装置における発明の効果を継承した、薄膜トランジスタ型表示装置を得ることができる。
【００１９】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を説明する。なお、転写方法に関する一連の態様に関しては、出願人が開示した、特願２００１−２８２４２３号、特願２００１−２８２４２４号等においても記載されている。
【００２０】
（第１の実施例）
図４は、本発明の第１の実施例におけるアクティブ素子と素子チップの製造方法の工程図である。アクティブ素子と素子チップの製造方法について、背景技術と第１の実施例の相違点は、次のとおりである。第１コンタクトホール４ｄを開孔するときに、活性層４６のないところで下地絶縁膜４３も貫通し、ソース・ドレイン金属を成膜する。これにより、第１接続パッド４ｊと反対側の面に、第２接続パッド４ｋを得る。
【００２１】
図５は、本発明の第１の実施例における電気光学素子の製造方法の工程図である。ここでは、電気光学素子は有機発光ダイオードである。第３基板５１上に、ＩＴＯを成膜し、陽極５２を得る。親液性材料を成膜し、開孔して親液性バンク５３を得る。撥親液性材料を成膜し、開孔して撥液性バンク５４を得る。インクジェットでＰＥＤＴを選択塗布して、正孔輸送層５５を得て、さらに発光材料を選択塗布して、発光層５６を得る。低仕事関数金属のマスク蒸着などで、陰極５７を得る。
【００２２】
図６は、本発明の第１の実施例における素子チップの剥離転写方法の工程図である。ここでは、接着剤は異方導電性ペーストである。素子チップの剥離転写方法について、背景技術と第１の実施例の相違点は、次のとおりである。第２基板６７上に、異方導電性ペースト６ａを塗布するとき、素子チップ６６よりも広幅に塗布する。第１基板６１と第２基板６７を圧着し、異方導電性ペースト６ａのなかの導電粒子を圧潰し、素子チップ６６の第１接続パッド６４と、第２基板６７の接続パッド６９を、電気的に接続する。異方導電性ペースト６ａを使用しているので、対向する素子チップ６６の第１接続パッド６４と、第２基板６７の接続パッド６９は接続し、隣接する対向する素子チップ６６の第１接続パッド６４と、第２基板６７の接続パッド６９は接続しない。同時に、素子チップ６６の周辺の異方導電性ペースト６ａは、セパレーション６ｂのなかを入ってゆき、第１基板６１あたりまで達する。素子チップ６６をレーザー６ｃの照射で第２基板６７上へ転写したのち、第２基板６７と第３基板を貼合する。このとき、第２基板６７と第３基板を圧着し、セパレーション６ｂのなかをあがっていった異方導電性ペースト６ａを、素子チップ６６の第３基板側の面にフローさせ、異方導電性ペースト６ａのなかの導電粒子を圧潰し、素子チップ６６の第２接続パッド６５と、第３基板の陰極を、電気的に接続する。
【００２３】
図７は、本発明の第１の実施例における転写された素子チップの拡大図である。転写された素子チップについて、従来技術と第１の実施例の相違点は、次のとおりである。薄膜トランジスタ７２をひとつ以上含む素子チップ７１の第１接続パッド７３と、配線７６が形成された第２基板７５の接続パッド７７を、異方導電性ペースト７ｂで電気的に接続している。また、薄膜トランジスタ７２をひとつ以上含む素子チップ７１の第２接続パッド７４と、有機発光ダイオード７９が形成された第３基板７８の陰極７ａを、素子チップ７１の周辺で、異方導電性ペースト７ｂにより電気的に接続している。
【００２４】
本実施例では、素子チップ７１の第２基板７５側の面でアクティブ素子である薄膜トランジスタ７５と配線７６とを電気的に接続し、素子チップ７１の第３基板７８側の面でアクティブ素子である薄膜トランジスタ７５と電気光学素子である有機発光ダイオード７９を電気的に接続する。また、電気的な接続を導電材料である異方導電性ペースト７ｂを介して行う。また、第２基板７５と素子チップ７１の間の、素子チップ７１の周辺部に対応する位置に、導電材料である異方導電性ペースト７ｂを配置し、アクティブ素子である薄膜トランジスタ７５と電気光学素子である有機発光ダイオード７９を電気的に接続する。
【００２５】
なお、本実施例では、素子チップ７１を第２基板７５上へ転写したのち、第２基板７５と第３基板７８を貼合しているが、素子チップ７１を第３基板７８上へ転写したのち、第２基板７５と第３基板７８を貼合するときも、本発明の思想は有効である。また、２個の素子チップの第１接続パッド７３と、対応する２個の第２基板の接続パッド７７と、２個の素子チップの第２接続パッド７４を図示しているが、いかなる個数のこれらであっても、本発明の思想は有効である。
【００２６】
（第２の実施例）
図８は、本発明の第２の実施例におけるアクティブ素子と素子チップの製造方法の工程図である。アクティブ素子と素子チップの製造方法について、第１の実施例と第２の実施例の相違点は、次のとおりである。開孔８１をセパレーション８ｍと同時に形成する。開孔８１は素子チップの孔であって、図８は、１個の素子チップを示している。
【００２７】
図９は、本発明の第２の実施例における電気光学素子の製造方法の工程図である。電気光学素子の製造方法について、第１の実施例と第２の実施例の相違点は、次のとおりである。親液性バンク９３と撥液性バンク９４と陰極９７から成る、第３基板９１の接続パッド９８を形成する。
【００２８】
図１０は、本発明の第２の実施例における素子チップの剥離転写方法の工程図である。素子チップの剥離転写方法について、第１の実施例と第２の実施例の相違点は、次のとおりである。素子チップａ６の開孔ａｂの異方導電性ペーストａａは、開孔ａｂのなかを入ってゆき、第１基板ａ１あたりまで達する。素子チップａ６をレーザーａｄの照射で第２基板ａ７上へ転写したのち、第２基板ａ７と第３基板を貼合する。このとき、第２基板ａ７と第３基板を圧着し、開孔ａｂのなかをあがっていった異方導電性ペーストａａを、素子チップａ６の第３基板側の面にフローさせ、異方導電性ペーストａａのなかの導電粒子を圧潰し、素子チップａ６の第２接続パッドａ５と、第３基板の接続パッドを、電気的に接続する。
【００２９】
図１１は、本発明の第２の実施例における転写された素子チップの拡大図である。転写された素子チップについて、第１の実施例と第２の実施例の相違点は、次のとおりである。薄膜トランジスタｂ２をひとつ以上含む素子チップｂ１の第２接続パッドｂ４と、有機発光ダイオードｂ９が形成された第３基板ｂ８の第３基板の接続パッドｂａを、素子チップｂ１の開孔で、異方導電性ペーストｂｂにより電気的に接続している。
【００３０】
本実施例では、素子チップｂ１の第２基板ｂ５側の面でアクティブ素子である薄膜トランジスタｂ５と配線ｂ６とを電気的に接続し、素子チップｂ１の第３基板ｂ８側の面でアクティブ素子である薄膜トランジスタｂ５と電気光学素子である有機発光ダイオードｂ９を電気的に接続する。また、電気的な接続を導電材料である異方導電性ペーストｂｂを介して行う。また、素子チップｂ１に開孔し、第２基板ｂ５と素子チップｂ１の間の、この開孔部に対応する位置に導電材料である異方導電性ペーストｂｂを配置し、アクティブ素子である薄膜トランジスタｂ５と電気光学素子である有機発光ダイオードｂ９を電気的に接続する。
【００３１】
なお、本実施例では、素子チップｂ１を第２基板ｂ５上へ転写したのち、第２基板ｂ５と第３基板ｂ８を貼合しているが、素子チップｂ１を第３基板ｂ８上へ転写したのち、第２基板ｂ５と第３基板ｂ８を貼合するときも、本発明の思想は有効である。また、２個の素子チップの第１接続パッドｂ３と、対応する２個の第２基板の接続パッドｂ７と、１個の素子チップの第２接続パッドｂ４と、対応する１個の第３基板の接続パッドｂａを図示しているが、いかなる個数のこれらであっても、本発明の思想は有効である。
【００３２】
また、本発明は、アクティブマトリクス基板を用いた液晶電気光学装置に適用が可能である。上述の各実施例における本発明を適用したアクティブマトリクス基板は、従来品のアクティブマトリクス基板を用いて製造した電気光学装置と比べコスト低減および品質向上を図ることができる。もちろん、電気光学装置として液晶電気光学装置を例示したが、有機エレクトロルミネッセンス装置、電気泳動ディスプレイ装置などの他の電気光学装置に適用することも勿論可能である。
【００３３】
そしてこれらの電気光学装置は、例えば携帯電話等の電子機器に搭載されるので、本発明においては、上記利点を享受された電子機器を提供することができる。
【図面の簡単な説明】
【図１】背景技術におけるアクティブ素子と素子チップの製造方法の工程図。
【図２】背景技術における素子チップの剥離転写方法の工程図。
【図３】背景技術における転写された素子チップの拡大図。
【図４】本発明の第１の実施例におけるアクティブ素子と素子チップの製造方法の工程図。
【図５】本発明の第１の実施例における電気光学素子の製造方法の工程図。
【図６】本発明の第１の実施例における素子チップの剥離転写方法の工程図。
【図７】本発明の第１の実施例における転写された素子チップの拡大図。
【図８】本発明の第２の実施例におけるアクティブ素子と素子チップの製造方法の工程図。
【図９】本発明の第２の実施例における電気光学素子の製造方法の工程図。
【図１０】本発明の第２の実施例における素子チップの剥離転写方法の工程図。
【図１１】本発明の第２の実施例における転写された素子チップの拡大図。
【符号の説明】
１１  第１基板
１２  剥離層
１３  下地絶縁膜
１４  非晶質シリコン（ａ−Ｓｉ）
１５  レーザー結晶化
１６  活性層
１７  ゲート絶縁膜
１８  ゲート電極
１９  オンインプラやイオンドーピング
１ａ  レジストマスク
１ｂ  ソース・ドレイン領域
１ｃ  第１層間絶縁膜
１ｄ  第１コンタクトホール
１ｅ  ソース・ドレイン電極
１ｆ  ｎ型薄膜トランジスタ
１ｇ  ｐ型薄膜トランジスタ
１ｈ  第２層間絶縁膜
１ｉ  第２コンタクトホール
１ｊ  接続パッド
１ｋ  セパレーション
２１  第１基板
２２  剥離層
２３  薄膜トランジスタ
２４  素子チップの接続パッド
２５  素子チップ
２６  第２基板
２７  配線
２８  第２基板の接続パッド
２９  接着剤
２ａ  セパレーション
２ｂ  レーザー
３１  素子チップ
３２  薄膜トランジスタ
３３  素子チップの接続パッド
３４  第２基板
３５  配線
３６  第２基板の接続パッド
３７  接着剤
４１  第１基板
４２  剥離層
４３  下地絶縁膜
４４  非晶質シリコン（ａ−Ｓｉ）
４５  レーザー結晶化
４６  活性層
４７  ゲート絶縁膜
４８  ゲート電極
４９  オンインプラやイオンドーピング
４ａ  レジストマスク
４ｂ  ソース・ドレイン領域
４ｃ  第１層間絶縁膜
４ｄ  第１コンタクトホール
４ｅ  ソース・ドレイン電極
４ｆ  ｎ型薄膜トランジスタ
４ｇ  ｐ型薄膜トランジスタ
４ｈ  第２層間絶縁膜
４ｉ  第２コンタクトホール
４ｊ  第１接続パッド
４ｋ  第２接続パッド
４ｌ  セパレーション
５１  第３基板
５２  陽極
５３  親液性バンク
５４  撥液性バンク
５５  正孔輸送層
５６  発光層
５７  陰極
６１  第１基板
６２  剥離層
６３  薄膜トランジスタ
６４  素子チップの第１接続パッド
６５  素子チップの第２接続パッド
６６  素子チップ
６７  第２基板
６８  配線
６９  第２基板の接続パッド
６ａ  異方導電性ペースト
６ｂ  セパレーション
６ｃ  レーザー
７１  素子チップ
７２  薄膜トランジスタ
７３  素子チップの第１接続パッド
７４  素子チップの第２接続パッド
７５  第２基板
７６  配線
７７  第２基板の接続パッド
７８  第３基板
７９  有機発光ダイオード
７ａ  陰極
７ｂ  異方導電性ペースト
８１  第１基板
８２  剥離層
８３  下地絶縁膜
８４  非晶質シリコン（ａ−Ｓｉ）
８５  レーザー結晶化
８６  活性層
８７  ゲート絶縁膜
８８  ゲート電極
８９  オンインプラやイオンドーピング
８ａ  レジストマスク
８ｂ  ソース・ドレイン領域
８ｃ  第１層間絶縁膜
８ｄ  第１コンタクトホール
８ｅ  ソース・ドレイン電極
８ｆ  ｎ型薄膜トランジスタ
８ｇ  ｐ型薄膜トランジスタ
８ｈ  第２層間絶縁膜
８ｉ  第２コンタクトホール
８ｊ  第１接続パッド
８ｋ  第２接続パッド
８ｌ  開孔
８ｍ  セパレーション
９１  第３基板
９２  陽極
９３  親液性バンク
９４  撥液性バンク
９５  正孔輸送層
９６  発光層
９７  陰極
９８  第３基板の接続パッド
ａ１  第１基板
ａ２  剥離層
ａ３  薄膜トランジスタ
ａ４  素子チップの第１接続パッド
ａ５  素子チップの第２接続パッド
ａ６  素子チップ
ａ７  第２基板
ａ８  配線
ａ９  第２基板の接続パッド
ａａ  異方導電性ペースト
ａｂ  開孔
ａｃ  セパレーション
ａｄ  レーザー
ｂ１  素子チップ
ｂ２  薄膜トランジスタ
ｂ３  素子チップの第１接続パッド
ｂ４  素子チップの第２接続パッド
ｂ５  第２基板
ｂ６  配線
ｂ７  第２基板の接続パッド
ｂ８  第３基板
ｂ９  有機発光ダイオード
ｂａ  第３基板の接続パッド
ｂｂ  異方導電性ペースト
【図１】
2004233444.tif 000003
【図２】
2004233444.tif 000004
【図３】
2004233444.tif 000005
【図４】
2004233444.tif 000006
【図５】
2004233444.tif 000007
【図６】
2004233444.tif 000008
【図７】
2004233444.tif 000009
【図８】
2004233444.tif 000010
【図９】
2004233444.tif 000011
【図１０】
2004233444.tif 000012
【図１１】
2004233444.tif 000013