(57)【要約】【課題】データ通信において急激なデータの位相変化に追従し、データ伝送効率の低下を防止することができる受信データ再生装置を提供。【解決手段】受信装置１０は、クロック位相検出回路１６のシフトレジスタ群１６ａでベースバンド信号１４ａをベースバンド信号１４ａに対してＮ（２以上の整数）倍の周波数でサンプリングし、Ｎ個ずつ所望する各フィールドのビット数をフィールド位相検出回路１６Ａに出力し、フィールド位相検出回路１６Ａにてこれまでの同期ワードの検出だけでなく、データの存在に応じてパケットヘッダとＦＥＣ（ＦｏｒｗａｒｄＥｒｒｏｒ　Ｃｏｒｒｅｃｔｉｏｎ）コードの領域に対するエラーデータの検出を行ってフィールド毎に正確な受信が行われていることを確認しながら、最適なクロック位相を決定してそれぞれのクロック位相情報１６ｈをＦＩＦＯ　１８に出力し、ＦＩＦＯ　１８から読み出す受信シンボル１８ａをより安定なものにする。【選択図】　　　　図１
2004146987.tif 000002
【特許請求の範囲】
【請求項１】
入力されるベースバンド信号の周波数が有する位相をＮ個（Ｎは２以上の整数）に分けて、該位相のＮ分割に対応して逓倍したサンプリング信号を用いて前記ベースバンド信号をサンプリングし、該サンプリング値を前記位相毎に記憶し、前記ベースバンド信号に含まれる通信規格に基づいて設定されるフィールド毎に前記ベースバンド信号における最適なクロック位相の情報をそれぞれ求めるクロック位相検出手段と、
前記ベースバンド信号を該ベースバンド信号に同期した信号で取り込み、補正された最適なクロック位相情報のそれぞれを基に形成されたサンプリング信号で前記ベースバンド信号を読み出すバッファ手段とを含み、
さらに、前記クロック位相検出手段は、前記ベースバンド信号の位相に対応して前記サンプリング信号で前記ベースバンド信号をサンプリングし、該サンプリングしたデータを順次格納する位相サンプリング記憶手段と、
該位相サンプリング記憶手段から前記フィールドのそれぞれが用いるビット数分、Ｎ個ずつ取り出したデータを用いて前記フィールドのそれぞれに含まれる同期データの検出処理および少なくとも、前記データの存在に応じて供給されるエラーに関するデータの確認処理のそれぞれを選択し、該選択にともない該当するフィールドの最適なクロック位相を検出し、各フィールドにおけるクロック位相情報として出力する最適位相検出手段とを含むことを特徴とする受信データ再生装置。
【請求項２】
請求項１に記載の装置において、前記最適位相検出手段は、前記入力データに含まれる同期データの検出処理を行う同期データ検出手段と、
該同期データ検出手段に対して並列に配設され、前記データの存在に応じて生成するエラーに関するデータと前記位相サンプリング記憶手段から供給されるエラーに関するデータとの対応比較を基に正確な受信の確認処理を行うエラーデータ確認手段と、
前記サンプリング信号に応じて出力するカウント値を最適なクロック位相情報として巡回させながら出力するクロック位相計数手段と、
該最適位相検出手段の前記フィールドのそれぞれに対して供給される正確な受信を示す確認信号に応じて前記最適なクロック位相情報を一時保持し、該最適なクロック位相情報を出力する位相情報ラッチ手段とを含むことを特徴とする受信データ再生装置。
【請求項３】
請求項２に記載の装置において、前記最適位相検出手段は、前記同期データ検出手段と前記エラーデータ確認手段とにそれぞれ選択する検出選択信号を供給して、選択された手段だけを動作させることを特徴とする受信データ再生装置。
【請求項４】
請求項１、２または３に記載の装置において、前記最適位相検出手段は、前記同期データ検出手段および前記エラーデータ確認手段に誤って正しいと判断する検出を避ける制限条件を設け、該制限条件の確認に応じて各フィールドの検出信号を出力する制限保護手段を配設することを特徴とする受信データ再生装置。
【請求項５】
請求項２、３または４に記載の装置において、前記同期データ検出手段は、供給されるデータのビットと、所定の同期ワードを示すあらかじめ格納されたビットとそれぞれ一致するか否か比較する一致比較手段と、
前記供給されるデータのビットが一致する下限値を設定する閾値設定手段と、
前記一致比較手段の比較結果が前記下限値より大きいとの判定に応じて同期データが検出されたことを示す同期検出信号を前記確認信号として出力する同期比較検出手段とを含むことを特徴とする受信データ再生装置。
【請求項６】
請求項２、３または４に記載の装置において、前記エラーデータ確認手段は、前記同期ワード以降に前記通信規格により少なくとも、ヘッダが格納されるヘッド領域およびデータが格納されるペイロード領域のそれぞれにて受信したデータとエラーに関するデータを用いて、受信したデータからエラーコードを生成し、生成したエラーコードと前記エラーに関するデータとを比較して、受信したデータの正確さを確認し、各フィールドに対する前記確認信号を出力することを特徴とする受信データ再生装置。
【請求項７】
請求項１ないし６のいずれか一項に記載の装置において、該装置は、さらに、外部から前記Ｎ倍の情報をクロック制御信号として供給され、該クロック制御信号が示すＮ値に応じて前記ベースバンド信号の周波数をＮ倍にしたサンプリング信号を生成するサンプリング信号生成手段と、
前記位相サンプリング記憶手段からのタップ出力を前記クロック制御信号の前記Ｎ値に応じて選択するタップ選択手段とを含み、
前記クロック位相計数手段は、前記Ｎ値に合わせて巡回する計数の設定を行うことを特徴とする受信データ再生装置。
【請求項８】
請求項７に記載に装置において、前記サンプリング信号生成手段は、少なくとも、供給されるデータの前記フィールドの種類および供給されるデータの時間位置のいずれかに応じて前記Ｎ値を変化させたクロック制御信号を受けることを特徴とする受信データ再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受信データ再生装置に関し、たとえば、シリアルデータのベースバンド信号を受信する装置等に用いて好適なものである。
【０００２】
【従来の技術】
ブルートゥース（Ｂｌｕｅｔｏｏｔｈ）（商標）と呼ばれる無線通信規格は、２．４　ＧＨｚ帯を使っている。この帯域は、免許の必要ない周波数帯域であり、これまで無線ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）等で用いるＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｅｌｅｃｔｒｉｃａｌ　ａｎｄ　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｅｎｇｉｎｅｅｒｓ）８０２．１１ｂ規格で使用されたり、電子レンジの発する電波として使用されている。このように多岐にわたる機器や装置で利用されていることから、機器や装置間に発する電波が干渉する可能性は避けられない。したがって、この帯域を使用する場合、電波干渉の影響を考慮しなくてはならない。
【０００３】
また、多くの無線システムに共通するようにブルートゥース規格の信号は、無線区間（空間）を経て、受信装置で受信した際にＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）帯域から中間周波数（Ｉｎｔｅｒｍｅｄｉａｔｅ　Ｆｒｅｑｕｅｎｃｙ）帯域にダウンコンバート処理される。この後、受信装置は、ダウンコンバートした信号に対して復調処理を施し、復調処理された信号に対して振幅方向に量子化またはディジタル化を行っている。受信装置では、上述した一連の処理によりデータのみが再生される。
【０００４】
このとき、受信装置において時間方向に離散化するクロック信号は、再生されるデータとともに、送信装置から伝達されていない。したがって、受信装置は、受信したデータからクロック成分を抽出する処理をベースバンド受信部で行っている。受信装置は、そこで再生されたクロック信号で受信データを時間的に離散化することにより、この時間的に連続したデータを情報として扱える形式のデータに変換している。
【０００５】
この受信データからクロック成分を抽出する方式は、数多く存在する。一般的に、クロック成分は、受信データの変化点を数回サンプリングし、得られた変化点の位相情報を平均して、サンプリングクロックを導くものとしてクロックの抽出がされている。受信装置では、受信データを単にこのようにして抽出したクロック信号をサンプリングクロックとして時間方向にサンプリングして離散化を行ってきた。
【０００６】
【特許文献１】
特願２００２−１３４９５５号明細書。
【０００７】
【発明が解決しようとする課題】
ところで、上述したクロック抽出は、たとえば、端末装置等の内で、受信データの変化点の位相があまりばらつかないようなものを対象としている。これに対して、ブルートゥース規格のクロック抽出は、電波干渉の影響等により、受信データの変化点が示す位相に大きな変化を生じたり、個々の機器が独立したタイミングで行われることがある。これらの動作により生成されるクロックは、ブルートゥース規格の端末装置が有する性能に制限を与えてしまう。さらに、この端末装置を用いてブルートゥース規格により通信するシステムを構築すると、システムには、システム仕様に対して十分に初期の性能を発揮できず、性能的限界を生じさせてしまう。
【０００８】
また、端末装置は、少ない位相変化からのクロック抽出を対象にしているため、受信データの初めの方にある同期ワードを検出しても、その後において急激な位相変化に見舞われると、この位相変化に追随できなくなることがあった。この場合、端末装置では、受信データの途中や最後にある受信データに対して行うエラー検出処理により訂正可能なエラー数以上のエラーが検出されると、この受信データを有効データとして受信できなくなる。このため、端末装置は、通信相手の機器や装置に対してデータの再送等を要求することになり、データ伝送効率を低下させてしまう。
【０００９】
本発明はこのような従来技術の欠点を解消し、データ通信において急激なデータの位相変化に追従し、データ伝送効率の低下を防止することができる受信データ再生装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は上述の課題を解決するために、入力されるベースバンド信号の周波数が有する位相をＮ個（Ｎは２以上の整数）に分けて、この位相のＮ分割に対応して逓倍したサンプリング信号を用いてベースバンド信号をサンプリングし、該サンプリング値を位相毎に記憶し、ベースバンド信号に含まれる通信規格に基づいて設定されるフィールド毎にベースバンド信号における最適なクロック位相の情報をそれぞれ求めるクロック位相検出手段と、ベースバンド信号をこのベースバンド信号に同期した信号で取り込み、補正された最適なクロック位相情報のそれぞれを基に形成されたサンプリング信号でベースバンド信号を読み出すバッファ手段とを含み、さらに、クロック位相検出手段は、ベースバンド信号の位相に対応してサンプリング信号でベースバンド信号をサンプリングし、このサンプリングしたデータを順次格納する位相サンプリング記憶手段と、この位相サンプリング記憶手段からフィールドのそれぞれが用いるビット数分、Ｎ個ずつ取り出したデータを用いてフィールドのそれぞれに含まれる同期データの検出処理および少なくとも、データの存在に応じて供給されるエラーに関するデータの確認処理のそれぞれを選択し、この選択にともない該当するフィールドの最適なクロック位相を検出し、各フィールドにおけるクロック位相情報として出力する最適位相検出手段とを含むことを特徴とする。
【００１１】
本発明の受信データ再生装置は、クロック位相検出手段の位相サンプリング記憶手段でベースバンド信号をベースバンド信号に対してＮ倍の周波数でサンプリングし、Ｎ個ずつ所望する各フィールドのビット数分を最適位相検出手段に出力して、最適位相検出手段に供給されるサンプリングしたデータをフィールドのそれぞれで用い、これまで行われていた同期データの検出処理だけでなく、データの存在に応じて供給されるエラーに関するデータを用いて供給されるデータが正常か否かの確認処理を行ってフィールド毎に最適なクロック位相を決定して出力することにより、あらかじめ求めたクロック位相を同期データ以降のフィールドに対して固定的に用いられることがなくなり、フィールド毎に正確な受信が行われていることを確認しながら、最適なクロック位相情報が得られるので、電波環境が悪い状況にあっても、これまで以上に受信性能を向上させることができる。
【００１２】
【発明の実施の形態】
次に添付図面を参照して本発明による受信データ再生装置の実施例を詳細に説明する。
【００１３】
本実施例は、本発明の受信データ再生装置を受信装置１０に適用した場合である。本発明と直接関係のない部分について図示および説明を省略する。以下の説明で、信号はその現れる接続線の参照番号で指示する。
【００１４】
本実施例の受信装置１０は、ブルートゥース規格に基づく受信機で、各構成要素の説明もこの規格に合わせて行う。この規格のベースバンド信号は、６２５μｓ毎のタイムスロット境界から順に、４ビット長のプリアンブル領域、６４ビット長の同期ワード領域および４ビットのトレイラを有するアクセスコード、ヘッダ領域ならびに可変長のペイロード領域に含まれるデータが送信される。受信装置１０は、受信したデータ中に上述した６４ビット長の同期ワードが存在するか否かを監視し、自己宛ての同期ワードが出現したら、それに続くペイロードの内容を取り込んで処理している。
【００１５】
このような処理を行うため、受信装置１０には、図１に示すように、ＲＦアンテナ１２、ＲＦ受信回路１４、クロック位相検出回路１６およびＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ　Ｆｉｒｓｔ−Ｏｕｔ）１８が含まれている。ＲＦアンテナ１２は、ブルートゥース規格で扱われる周波数帯域２．４　ＧＨｚの電波を受信するデバイスである。受信した無線信号１２ａは、ＲＦアンテナ１２を介してＲＦ受信回路１４に供給される。
【００１６】
ＲＦ受信回路１４は、受信した２．４　ＧＨｚの無線信号１２ａを１　ＭＨｚのベースバンド信号１４ａにダウンコンバートし、復調処理を行う機能を有している。ベースバンド信号１４ａの周波数は、受信するシンボル送信速度を表している。ＲＦ受信部１４は、上述した受信機能の内、図示しないが上述した前者の機能を担うＲＦＩＣ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）トランシーバおよび後者の機能を担うベースバンド受信回路を含む。ＲＦ受信部１４は、受信して得られたベースバンド信号１４ａをクロック位相検出回路１６に出力する。
【００１７】
クロック位相検出回路１６は、後述するように、同期ワード、パケットヘッダおよび誤り訂正コード（Ｆｏｒｗａｒｄ　Ｅｒｒｏｒ　Ｃｏｒｒｅｃｔｉｏｎ　ｃｏｄｅ）の検出を後述する回路選択信号２０により選択的に順次行い、それぞれの検出に応じて得られる最適なクロック位相情報をＦＩＦＯ　１８に出力する機能を有している。クロック位相検出回路１６は、シフトレジスタ群１６ａ（位相サンプリング記憶手段）およびフィールド位相検出回路１６Ａ（最適位相検出手段）を含む。さらに構成を具体的に説明するため、図２に示すように図３および図４の接続関係を説明するように分図して表す。
【００１８】
クロック位相検出回路１６には、図３に示すように、シフトレジスタ群１６ａが配設されている。また、フィールド位相検出回路１６Ａには、図３に示す同期ワード検出回路１６ｂ、図４に示すパケットヘッダ検出回路１６ｃおよび誤り訂正検出回路１６ｄ、図３に示すクロック位相カウンタ１６ｅならびに位相情報ラッチ回路１６ｆが配設されている。
【００１９】
図３のシフトレジスタ群１６ａには、８２０個のシフトレジスタ１６＿０，　１６＿１，　・・・，　１６＿８１８，　１６＿８１９が配設されている。シフトレジスタ群１６ａには、ＲＦ受信回路１４にて処理されたベースバンド信号１４ａが入力される。シフトレジスタ群１６ａは、同期ワード、パケットヘッダおよび誤り訂正におけるシフトレジスタを共用してそれぞれベースバンド信号１４ａのデータをサンプリングする。このデータのサンプリングは、シンボル送信速度をＮ倍したクロック周波数のサンプリング信号１６Ｓでサンプリングしている。このことから、シフトレジスタ群１６ａの数は、最大ビット数から最終ビットを除いたビット数と使用するサンプリング信号１６Ｓがベースバンド信号１４ａのＮ倍（Ｎ＝１３）の積に１ビットを足した数になる。すなわち、６３ビット×１３＋１＝８２０ビットである。
【００２０】
これは、同期ワードの最終ビットをサンプリング信号１６Ｓで最低１回取り込んでおくと、同期ワードを検出できるから、１個で済むことによる。同期ワード検出の他に、パケットヘッダ検出とＦＥＣコード検出に関しても、シフトレジスタ群１６ａを使用するが、パケットヘッダ検出では５４ビット長、ＦＥＣコード検出では１５ビット長を使用し、いずれも同期ワードの６４ビット長に対して短い。したがって、パケットヘッダ検出とＦＥＣコード検出には、シフトレジスタ群１６ａが有する８２０ビット分のシフトレジスタの一部がそのまま使用される。シフトレジスタ群１６ａは、０ビット目のレジスタ１６＿０と、その後１３個ずつ隔てた１３ビット目、２６ビット目，　・・・，　８０６ビット目および８１９ビット目と計６４個のレジスタ１６＿１３，　１６＿２６，　・・・　，　１６＿８０６，　１６＿８１９のタップ出力をパラレルにー致比較器１６０ｂに供給している。
【００２１】
同期ワード検出回路１６ｂには、図３に示すように、一致比較器１６０ｂ、待受け同期ワードレジスタ１６２ｂ、閾値レジスタ１６４ｂ、比較器１６６ｂおよび後方保護回路１６８ｂが含まれている。同期ワード検出回路１６ｂは、図１や図３および図４に示す回路選択信号２０に応じて動作する。一致比較器１６０ｂには、図示しないが、６４個の比較器およびエンコーダが含まれている。一致比較器１６０ｂは、６４個の比較結果をエンコード処理して７ビットで表されるデータにして比較器１６６ｂに出力する機能を有している。
【００２２】
一致比較器１６０ｂには、６４個の各比較器の一端側に６４ビット中の各ビットに対応したシフトレジスタ群１６ａからのシンボルが供給される。また、６４個の比較器の他方側には、待受け同期ワードレジスタ１６２ｂからあらかじめ格納されている同期ワードの１シンボルが供給される。各比較器は、入力が一致したとき「１」を出力し、入力が不一致のとき、「０」を出力する。比較器は、それぞれの比較結果をエンコーダに供給する。エンコーダは、比較結果の内、一致を表す結果の数を求めてこの数を７ビットのデータに変換して比較器１６６ｂに供給する。一致比較器１６０ｂは、このように比較判定してスライディング相関を取っている。
【００２３】
待受け同期ワードレジスタ１６２ｂは、あらかじめ受信するパターンを示す６４個のシンボルが同期ワードとして格納されている。待受け同期ワードレジスタ１６２ｂは、サンプリング信号１６Ｓに同期させて、６４ビットのデータをリファレンスデータとして一致比較器１６０ｂに出力している。閾値レジスタ１６４ｂは、同期検出と判定するスレッショルド値が格納されている。スレッショルド値は、たとえば、受信電波の状況に応じて５０〜６４程度にすることが好ましい。閾値レジスタ１６４ｂは、一致比較器１６０ｂの出力と同じ７ビットのデータを出力する。
【００２４】
比較器１６６ｂは、同期ワードに対する閾値判定の機能を有する。すなわち、比較器１６６ｂは、閾値レジスタ１６４ｂからのスレッショルド値と一致比較器１６０ｂからの７ビットで表す一致数とを比較し、この一致数がスレッショルド値を超えているか否かの判定結果を示す同期ワード判定信号２２を後方保護回路１６８ｂに出力する。
【００２５】
後方保護回路１６８ｂは、ベースバンド信号１４ａに含まれるノイズの影響や周波数変位の影響を除去するように同期ワード検出の認識処理を行い、認識に応じて同期引込みを行わせる保護機能を有している。後方保護回路１６８ｂでは、図示しないが、この認識処理としてたとえば、１シンボル区間、すなわちサンプリング信号１６Ｓにおける１３のクロックサイクル数の内、所定のサイクル区間以上連続して同期ワード判定信号２２が検出状態にあることやあるサイクル数の内、所定のサイクル数以上、同期ワード判定信号２２が検出状態にあること等の確認を行う。この認識を受けて、受信装置１０は、はじめて同期ワードを検出したとして引き込むような動作を行う。これは、たとえて言うと、フレーム同期回路の後方保護回路に相当している。後方保護回路１６８ｂは、この出力を実際の同期ワード検出信号２４として位相情報ラッチ回路１６ｆに出力する。
【００２６】
図４に示すパケットヘッダ検出回路１６ｃも回路選択信号２０に応じて動作する。パケットヘッダ検出回路１６ｃには、パケットヘッダ検出器１６０ｃおよび後方保護回路１６２ｃが含まれている。パケットヘッダ検出器１６０ｃは、図示しないが、演算回路および比較器を含む。演算回路は、シフトレジスタ群１６ａから供給される５４ビットの内、パケットヘッダ情報を用いて、所定の演算を行い、パケットヘッダエラーチェックビットを生成し、比較器に供給する。比較器は、生成したパケットヘッダエラーチェックビットと送信側から供給されたパケットヘッダエラーチャックビットとをビットごとに比較する。比較器は判定結果すべての一致に応じてパケットヘッダ判定信号２６として後方保護回路１６２ｃに出力する。
【００２７】
後方保護回路１６２ｃは、前述した同期ワード検出回路１６ｂにおける後方保護回路１６８ｂと同様にベースバンド信号１４ａに含まれるノイズの影響や周波数変位の影響を除去するようにパケットヘッダ検出の認識処理を行い、認識に応じて同期引込みを行わせる保護機能を有している。後方保護回路１６２ｃは、図示しないが、後方保護回路１６２ｂと同様に、認識処理としてたとえば、１シンボル区間内で、所定のサイクル区間以上連続してパケットヘッダ判定信号２６が検出状態にあることやあるサイクル数の内、所定のサイクル数以上、パケットヘッダ判定信号２６が検出状態にあること等により正常なデータ供給の確認を行う。この確認による認識を受けて、受信装置１０は、はじめてパケットヘッダを検出したとして引き込むような動作を行う。後方保護回路１６２ｃは、この条件が満たされたとき、実際のパケットヘッダ検出信号２８を位相情報ラッチ回路１６ｆに出力する。
【００２８】
また、図４に示すＦＥＣコード検出回路１６ｄは、回路選択信号２０に応じて動作する。ＦＥＣコード検出回路１６ｄには、ＦＥＣコード検出器１６０ｄおよび後方保護回路１６２ｄが含まれている。ＦＥＣコード検出器１６０ｄは、図示しないが、演算回路および比較器を含む。演算回路は、シフトレジスタ群１６ａから供給される１５ビットを用いて、所定の演算を行い、ＦＥＣコードを生成し、比較器に供給する。比較器は、生成したＦＥＣコードと送信側から供給されたＦＥＣコードとをビットごとに比較する。比較器は判定結果すべての一致に応じてＦＥＣコード判定信号３０として後方保護回路１６２ｄに出力する。
【００２９】
ここで、ＦＥＣコードとは、パケットのペイロードデータ１０ビットに対して５ビットの冗長なビットを付加する（１５，１０）短縮ハミングコードを表している。ペイロードとは、実際にユーザがやりとりするデータや音声等がこの部分に含まれている。
【００３０】
なお、ＦＥＣコード判定信号３０は、比較により判定する方法に限定されず、サンプリング信号１６Ｓのクロック単位でＦＥＣコードが訂正可能か、まったくエラーがないのか、エラービットの特定およびそのビットの訂正が可能か、またはエラービットの特定およびそのビットの訂正が不可能かを演算結果による判別で行うようにしてもよい。
【００３１】
後方保護回路１６２ｄは、前述した後方保護回路１６８ｂ，　１６２ｃと同様にベースバンド信号１４ａに含まれるノイズの影響や周波数変位の影響を除去するようにＦＥＣコード検出の認識処理を行い、認識に応じて同期引込みを行わせる機能を有している。後方保護回路１６２ｄは、図示しないが、この認識処理としてたとえば、１シンボル区間内で、所定のサイクル区間以上連続してＦＥＣコード判定信号３０が検出状態にあることやあるサイクル数の内、所定のサイクル数以上、ＦＥＣコード判定信号３０が検出状態にあること等により供給されるデータが正常か否かの確認を行う。この確認による認識を受けて、受信装置１０は、はじめてＦＥＣコードを検出したとして引き込むような動作を行う。後方保護回路１６２ｄは、この条件が満たされたとき、ＦＥＣコード検出信号３２を位相情報ラッチ回路１６ｆに出力する。
【００３２】
図３に戻って、クロック位相カウンタ１６ｅは、たとえばサンプリング信号１６Ｓの立ち上がり到来するたびに、クロック位相の位置を表す「０」〜「１２」の範囲で巡回的にカウントアップし、位相情報ラッチ回路１６ｆに出力する。クロック位相カウンタ１６ｅのカウント値は、最大値が１２であるから４ビットで表記される。このカウント値が、その時点でのサンプルクロックの位相状態を表し、位相情報ラッチ回路１６ｆに供給される。
【００３３】
位相情報ラッチ回路１６ｆは、図３に示すように、選択されている回路に対するイネーブル信号としてそれぞれ、同期ワード検出信号２４、パケットヘッダ検出信号２８、ＦＥＣコード検出信号３２が供給されている。この場合に、サンプリング信号１６Ｓに同期して４ビットのクロック位相を表すカウント値１６ｇを一時保持し、各フィールドにおける最適なクロック位相を表すクロック位相情報１６ｈとして出力する。
【００３４】
前述したように、クロック位相検出回路１６において、同期ワード検出回路１６ｂの一致比較器１６８ｂが選択されている場合には、同期ワード検出信号２４がクロック位相情報ラッチ回路１６ｆに供給され、パケットヘッダ検出回路１６ｃが選択されている場合には、パケットヘッダ検出回路１６ｃからのパケットヘッダ検出信号２８がクロック位相情報ラッチ回路１６ｆに供給され、ＦＥＣコード検出回路１６ｄが選択されている場合には、ＦＥＣコード検出回路１６ｄからのＦＥＣコード検出信号３２がクロック位相情報ラッチ回路１６ｆに供給される。これら個々の選択と同時にクロック位相カウンタ１６ｅは、カウント値１６ｇをクロック位相情報ラッチ回路１６ｆが確認することにより、どのクロック位相においてそれぞれの検出がなされたか否かを把握することができる。
【００３５】
なお、クロック位相検出回路１６において後方保護回路１６８ｂ，　１６２ｃ，　１６２ｄは、引込みを行う検出サイクル数、すなわち後方保護の検出回数を１にすると、直ちにそれぞれ同期ワード判定信号２２、パケットヘッダ判定信号２６、ＦＥＣコード判定信号３０を同期ワード検出信号２４、パケットヘッダ検出信号２８、ＦＥＣコード検出信号３２として供給することと同義であり、また、これは、後方保護回路１６８ｂ，　１６２ｃ，　１６２ｄが、存在しないことも意味している。
【００３６】
このような構成から鑑みて、クロック位相検出回路１６は、ベースバンド信号１４ａをサンプリングして抽出する機能と各フィールドにおける最適なクロック位相情報の検出機能とを兼ね備えていると言える。
【００３７】
再び図１に戻って、ＦＩＦＯ　１８は、ベースバンド信号１４ａに同期したクロックで書き込んで受信装置１０の内部で発生した内部クロックを用いて読み出すクロック乗せ換え機能や詳細に説明しないが、ペイロードの分離出力機能を有している。クロック乗せ換えを安定に行うため、ＦＩＦＯ　１８には、クロック位相検出回路１６からフィールド毎に検出した最適なクロック位相情報１６ｈが供給されている。ＦＩＦＯ　１８は、各フィールド毎に最適なクロック位相情報１６ｈによる内部クロックで読み出した出力信号を受信シンボル１８ａとして安定に出力する。
【００３８】
また、ＦＩＦＯ　１８は、たとえば周波数ドリフトも考慮したバッファとしても用いる。バッファの長さは、たとえば、許容される周波数ドリフトの値で決定される。ブルートゥースで最長のパケットの場合、約３ｍｓであり、この区間で５μｓまでの周波数ドリフトを許容すると、範囲が±５シンボルになる。したがって、ＦＩＦＯ　１８は、この場合バッファ長を１１シンボルにするとよい。
【００３９】
なお、受信装置１０は、ＦＩＦＯ　１８の前段に周波数ドリフト補正回路を設けるようにしてもよい。周波数ドリフト補正回路は、ベースバンド信号１４ａの変化点が同期しているか否かに応じて生じるずれを補正する機能を有する回路である。
【００４０】
次に本実施例で扱うブルートゥース規格のパケットデータ構造および回路選択信号２０の関係について図５を用いて説明する。パケット４０は、図５（ａ）に示すように、アクセスコード４２、パケットヘッダ４４およびペイロード４６を有している。アクセスコード４２は、７２ビット中、４ビットをプリアンブル（ｐｒｅａｍｂｌｅ）４２ａ、６４ビットを同期ワード（ｓｙｎｃ　ｗｏｒｄ）４２ｂそして４ビットのトレイラ（ｔｒａｉｌｅｒ）　４２ｃで構成されている。同期ワードは、同期をとるためあらかじめ設定された情報ビットとして用いられる。
【００４１】
パケットヘッダ４４は、５４ビットの内、３０ビットのパケットヘッダ情報ビット４４ａと２４ビットのヘッダエラーチェックビット（ＨＥＣ：　Ｈｅａｄｅｒ　Ｅｒｒｏｒ　Ｃｈｅｃｋ　ｂｉｔ）４４ｂに分けられる。アクセスコード４２およびパケットヘッダ４４は、固定長である。
【００４２】
これに対して、ペイロードは、通信における実際のデータを格納する領域で、０〜２７４５ビットまでの領域が設定可能な可変長である。パケット４０がＦＥＣコードを有する場合、パケット４０のペイロード４６には、図５（ｂ）に示すように１５ビットのＦＥＣ−コード１，　ＦＥＣ−コード２，　ＦＥＣ−コード３，　ＦＥＣ−コード４，　ＦＥＣ−コード５（４６ａ〜４６ｅ）が含まれている。また、図５（ｃ）に示すように、ＦＥＣコードがない場合、ペイロード４６には、データだけが格納される。
【００４３】
このようにパケット４０に関してデータ構造があらかじめ設定されていることから、受信装置１０は、受信するデータ項目が同期ワード、パケットヘッダ、ペイロードの順に提供するタイミングが明らかである。受信装置１０は、図示しないが、この順序およびデータ領域の大きさを考慮して回路選択信号２０を生成し、図１や図３および図４に示すように、回路選択信号２０をクロック位相検出回路１６に供給することができる。
【００４４】
この構成により、同期ワード検出に限らず、たとえばブルートゥース規格の無線通信を行う場合、同期ワード検出後に続くパケットヘッダのヘッダエラーチェックビットの検出およびＦＥＣ付きペイロードのＦＥＣコードチェックでも、サンプリング信号の内、一致数の多い位相でサンプリングすることができるようになる。
【００４５】
次に受信装置１０のクロック位相と動作の関係について説明する。図６（ａ）の受信パケットは、同期ワード、パケットヘッダ、ＦＥＣコード−１を含んでいる。このときベースバンド信号のクロック位相分布を調べると、図６（ｂ）に示すように同期ワード、パケットヘッダ、ＦＥＣコード−１に対する変化点のクロック位相が、それぞれ、ｐ１，　ｐ２，　ｐ３を中心に分布している。
【００４６】
これまで変化点のクロック位相検出は、図６（ｃ）に示すように、最初、クロック位相情報を使用せず、受信した同期ワードと同期ワードのパターンとを比較して、最適なクロック位相ｐ１を求めている。最適な変化点のクロック位相でサンプリングすると、受信データの位相が検出したクロック位相ｐ１から若干揺らいでも確実に１ビットずつサンプリングすることができる。ここで、受信装置１０は、求めた変化点のクロック位相ｐ１を固定的に用いて同期ワードだけでなく、これ以降に供給されるフィールド、すなわちパケットヘッダ、ＦＥＣコード−１に対しても最適なクロック位相としてクロック位相ｐ１を利用する（特許文献１の特願２００２−１３４９５５号明細書を参照）。
【００４７】
しかしながら、パケットヘッダは、図６（ｂ）に示したようにクロック位相ｐ２を中心に分布していることから、先に得られたクロック位相ｐ１を固定的に用いてサンプリングしていてもパケットヘッダにとっては異なる位相関係にあるクロック位相でサンプリングされることになる。この結果、受信装置１０は、少しでもタイミングが揺らぐと、同じデータの２回サンプリングを行ったり、サンプリングしない飛ばし現象が生じてしまう。受信装置１０は、パケットヘッダに対してエラーを発生させて正しく受信データを取り込むことができない。これにより、以後の受信装置１０は、受信動作を終了させてしまう。
【００４８】
そこで、受信装置１０は、同期ワード、パケットヘッダ、ＦＥＣコード−１の各領域のサンプリングに利用するクロック位相情報について、同期ワードで使用する回路を用いてそれぞれの領域（フィールド）における最適なクロック位相を求めるようにする。したがって、図６（ｄ）に示すように、クロック位相情報は、各フィールドに対応させるようにあらかじめ求めたクロック位相を「必要としない」ことを示している。これにより、サンプリング信号１６Ｓと受信データ（ベースバンド信号１４ａ）の位相関係には、固定的に縛られることのない優位性が得られる。このように受信特性も良好なるとともに、回路の流用を図っていることからハードウェアの占有面積も少なく抑えることができる。また、ＦＥＣコードなしのペイロードを有するパケットでは、パケットヘッダの後、何も選択されないよう制御される。よって、同時に複数の検出器が選択されることはない。
【００４９】
本発明の特徴を有しているクロック位相検出回路１６を用いて供給されるパケットの各領域に対して施す動作を以下に説明する。最初に、同期ワードパターンとの相関状況として比較する。
【００５０】
クロック位相検出回路１６には、計算に使用するデータがシフトレジスタ群１６ａに受信信号としてベースバンド信号１４ａが供給される。理想的なベースバンド信号１４ａが入力されると、一致比較器１６０ｂにはシフトレジスタ群１６ａの０ビット目（０ビット目×１３ＭＨｚ），　１３ビット目（１ビット目×１３ＭＨｚ），　２６ビット目（２ビット目×１３ＭＨｚ），　・・・，　８０６ビット目（６２ビット目×１３ＭＨｚ），　８１９ビット目（６３ビット目×１３ＭＨｚ）が異なるシンボル期間の値として供給され、一時保持される。換言すると、６４ビット長の同期ワードの各値を６４個のレジスタ要素における０ビット目，　１３ビット目，　２６ビット目，　・・・，　８０６ビット目，　８１９ビット目が保持するタイミングも生じる。図７に示す１シンボル期間５０が、サンプリング信号１６Ｓ（１３ＭＨｚクロック）の１３周期に相当するので、１３ＭＨｚクロックの１３周期間、６４個のレジスタ要素０ビット目，　１３ビット目，　２６ビット目，　・・・，　８０６ビット目，　８１９ビット目から同期ワードの各値が出力される。
【００５１】
一致比較器１６０ｂは、比較して一致したビット数を比較器１６６ｂに供給する。比較器１６６ｂには、閾値レジスタ１６４ｂからスレッショルド値ＴＨが供給されている。比較器１６６ｂは、比較結果を図７に示す。スレッショルド値ＴＨより一致数が大きいクロック位相は、この場合位相（ｍ−３）〜（ｍ＋２）までの位相期間５２である。この中で、矢印Ａが示す最も一致数の多い位相を同期ワード検出のクロック位相とする。すなわち、クロック位相ｍである。クロック位相ｍは、同期ワード検出において最も安定した位相で、サンプリング信号１６Ｓのクロック位相に用いると、安定に受信できる可能性が高い。この結果から矢印Ｂで示すクロック位相　（ｍ＋６）付近がシンボル期間を半分にした期間５４の境界にあたり、ベースバンド信号１４ａのレベル変化する位置になる。２．４　ＧＨｚ帯という電波環境としてはかなり悪い周波数帯を使用しているブルートゥースには有効である。
【００５２】
次にパケットヘッダ受信時の動作を図８に示す。パケットヘッダ検出器１６０ｃには、サンプリング信号１６Ｓのクロック毎にシフトレジスタ群１６ａから５４個のレジスタ要素０ビット目（０ビット目×１３ＭＨｚ），　１３ビット目（１ビット目×１３ＭＨｚ），　２６ビット目（２ビット目×１３ＭＨｚ），　・・・，　６７６ビット目（５２ビット目×１３ＭＨｚ），　６８９ビット目（５３ビット目×１３ＭＨｚ）がパラレルに入力されている。これは、前述したようにパケットヘッダが５４ビットで構成されているためである。
【００５３】
パケットヘッダ検出器１６０ｃには、パケットヘッダ情報ビットと、ヘッダエラーチェックビットが入力される。ヘッダエラーチェックビットは、パリティチェックビットと同じ機能のエラー検出のための冗長ビットである。パケットヘッダ検出器１６０ｃでは、パケットヘッダ情報ビットから演算生成したヘッダエラーチェックビットと供給されたヘッダエラーチェックビットとをそれぞれのクロック位相において比較を行い、不一致であるとき図８に示したようにパケットヘッダの境界近傍でパケットヘッダのエラーが確認される。
【００５４】
パケットヘッダ検出（または確認）時にはエラー個数が「０」であり、その区間５６の矢印Ｃが示す中央位相ｎにてパケットヘッダを検出したとして、この位相ｎをその後に続くサンプリング信号１６Ｓのクロック位相とする。シンボルのレベル変化は矢印Ｄの位置になる。これによりパケットヘッダは安定して受信できる可能性が高くなる。また、パケットヘッダエラー個数が「０」の部分がないときは、パケットヘッダエラーとなるため、検出位相は存在しない。
【００５５】
さらにＦＥＣコード付きペイロードの受信動作について説明する。この場合ＦＥＣコード検出器１６０ｄには、サンプリング信号１６Ｓのクロック毎にシフトレジスタ群１６ａから１５個のレジスタ要素０ビット目（０ビット目×１３ＭＨｚ），　１３ビット目（１ビット目×１３ＭＨｚ），　２６ビット目（２ビット目×１３ＭＨｚ），　・・・，　１６９ビット目（１３ビット目×１３ＭＨｚ），　１６２ビット目（１４ビット目×１３ＭＨｚ）がパラレルに入力されている。これは、前述したようにＦＥＣコードが１５ビットで構成されているためである。
【００５６】
ＦＥＣコード検出器１６０ｄには、ペイロードデータとＦＥＣコードが入力される。ＦＥＣコードは、エラー検出、訂正のための冗長ビットである。ＦＥＣコード検出器１６０ｄでは、ペイロードデータから演算生成したＦＥＣコードと供給されたＦＥＣコードとをそれぞれのクロック位相において比較を行い、不一致をエラーとして図９に示すようにＦＥＣコードの境界近傍でＦＥＣコードのエラーが確認される。
【００５７】
ＦＥＣコード検出（確認）時にはエラー個数が「０」であり、その区間５８の矢印Ｅが示す中央位相ｐにてＦＥＣコードを検出したとして、この位相ｐをその後に続くサンプリング信号１６Ｓのクロック位相とする。シンボルのレベル変化は矢印Ｆの位置になる。
【００５８】
ここで、ＦＥＣコードのエラーとは、１５ビットをＦＥＣコードブロック単位とする場合１ビットの受信エラーを訂正できることから、訂正されたエラーはエラーとしてカウントしない。ＦＥＣコード検出器１６０ｄでは、区間５８の矢印Ｅが示す中央位相ｐにてＦＥＣコードを検出したとして、この位相ｐをその後に続くサンプリング信号１６Ｓのクロック位相とする。シンボルのレベル変化は矢印Ｆの位置になる。これにより、安定して受信できる可能性が高くなる。また、ＦＥＣコードエラー個数が「０」の部分がないときは、ＦＥＣエラーとなるため、検出位相は存在しない。
【００５９】
このように同期ワード検出時に決定されたサンプリング信号のクロック位相を使わず、同期ワード検出と同じ方法で他のフィールド毎に求めたサンプリング信号のクロック位相で受信すると、一瞬ノイズによって符号を誤り、偶然サンプリング信号の立上がりエッジタイミングでエラービットとしてサンプリングしても、少し離れた位相では正しく検出することができる。固定的なクロック位相のサンプリング信号を用いた場合、このクロック位相のずれを補正し、正しく受信するように救済できないが、本発明を適用するとクロック位相検出回路１６に供給されるベースバンド信号１４ａが各フィールドで正しく受信でき、受信特性も向上させることができる。
【００６０】
また、図７〜図９の最適なクロック位相ｍ，　ｎ，　ｐが、それぞれ、かなり離れた位相であっても、上述したように正しく受信できる。具体例としては、同期ワード検出時に最適なクロック位相と決定した位相に対してクロックドリフト等により、位相が変化してしまい、ベースバンド信号の変化点とサンプリング信号の立ち上がり点が近いタイミングになってしまう場合がある。このような場合、サンプリング信号でデータ（ベースバンド信号）をサンプリングする際、変化点に対してジッタが生じ、エラーが非常に起きやすくなる。
【００６１】
しかしながら、固定的に用いるこの同期ワード検出時の最適なクロック位相とは違う離れたクロック位相でのべースバンド信号は正しいから、本発明を適用することにより、ノイズを含むベースバンド信号でも正しく受信することができ、受信特性を向上させることができる。
【００６２】
このように動作させることにより、同期ワード以降のベースバンド信号の受信において、同期ワード検出に最適なクロック位相のサンプリング信号に固定されず、各フィールド毎に最適なクロック位相を求めてサンプリングすることにより、エラー発生にともなって再送等となっていたパケットに対する引込み能力を格段に増すことができる。間違った情報について、受信しないといった堅牢性と受信特性の向上という両方の効果を同時に持ち合わせることができることから、極めて大きなメリットを得ることができる。
【００６３】
また、回路選択信号２０によって選択されていないブロックはディセーブルとし動作を停止させることにより、電力を低減させることもできる。
【００６４】
次に本発明の受信データ再生装置を適用した受信装置１０の変形例を説明する。図１０に示す受信装置１０は、先の実施例と同様に、ＲＦアンテナ１２、ＲＦ受信回路１４、クロック位相検出回路１６およびＦＩＦＯ　１８を備えている。先の実施例における受信装置１０との相違点は、クロック位相検出回路１６にクロック制御信号６０が供給されている点である。クロック制御信号６０は、入力されるベースバンド信号１４ａをＮ倍のサンプリング信号でサンプリングする制御命令信号である。この指示を実現させるため、クロック位相検出回路１６には、図３および図４の構成要素に加えて、サンプリング信号生成回路３４およびタップ選択回路３６が配設されている。
【００６５】
サンプリング信号生成回路３４は、ベースバンド信号の周波数に対してＮ倍の周波数を出力する機能を有している。Ｎの最大値は、本実施例ではＮ＝１３である。この最大値は、シフトレジスタ群１６ａに設けたシフトレジスタの数と出力ビット数の除算で決まる。サンプリング信号生成回路３４は、図示しないが基本クロックを生成する発振器と生成した基本クロックを逓倍する逓倍器を有している。逓倍器には、クロック制御信号６０が供給される。逓倍器は、供給されるクロック制御信号６０に基づくＮ倍の情報からサンプリング信号３４Ｓを生成し、出力する。サンプリング信号３４Ｓは、シフトレジスタ群１６ａの各シフトレジスタ、待受け同期ワードレジスタ１６２ｂ、閾値レジスタ１６４ｂ、クロック位相カウンタ１６ｅおよび図示しないがタップ選択回路３６等にそれぞれ供給される。
【００６６】
タップ選択回路３６には、シフトレジスタ群１６ａのシフトレジスタ１６＿０，　１６＿１，　・・・，　１６＿８１８，　１６＿８１９からの出力、回路選択信号２０およびクロック制御信号６０がそれぞれ供給されている。タップ選択回路３６は、クロック制御信号６０のＮに応じて８２０本の入力から回路選択信号２０により巡回を規定される出力数の選択を行い、同期ワード検出回路１６ｂ，　パケットヘッダ検出回路１６ｃおよびＦＥＣコード検出回路１６ｄのそれぞれに出力する機能を有している。
【００６７】
最大値であるＮ＝１３の場合、タップ選択回路３６は、１３個ずつタップするように選択する。また、Ｎ＝５の場合、タップ選択回路３６は、５個ずつタップする選択を行う。すなわち、各タップは、０ビット目，　５ビット目，　１０ビット目，　・・・，　３１５ビット目を保持して６４個を同期ワード検出回路１６ｂに供給する。また、パケットヘッダ検出回路１６ｃおよびＦＥＣコード検出回路１６ｄには、回路選択信号２０に応じてそれぞれ、２６５ビット目までの５４個と７０ビット目までの１５個を出力する。
【００６８】
本実施例のクロック位相カウンタ１６ｅは、クロック制御信号６０に合わせて巡回的にカウントアップする設定を変更する機能も付加されている。Ｎ＝５の５ＭＨｚでサンプリングする場合、クロック位相カウンタ１６ｅは、「０」〜「４」の範囲で位相状態を表す。
【００６９】
なお、タップ選択回路３６は、シフトレジスタ群１６ａから供給される８２０本の各出力を同期ワード検出回路１６ｂ，　パケットヘッダ検出回路１６ｃおよびＦＥＣコード検出回路１６ｄのそれぞれに供給するように接続される場合、同期ワード検出回路１６ｂ，　パケットヘッダ検出回路１６ｃおよびＦＥＣコード検出回路１６ｄの内部にそれぞれ設けるようにしてもよい。
【００７０】
このように構成すると、Ｎの値により規定されるサンプリング信号３４Ｓで各フィールド、すなわち同期ワード、パケットヘッダ、ＦＥＣコードの検出・確認を行うことができる。ここで、ベースバンド信号１４ａに対するサンプリング信号３４Ｓの周波数は、回路によって固定化されることなく、クロック制御信号６０のＮ値を設定することにより変えることができる。
【００７１】
また、クロック制御信号６０のＮ値を同期ワード検出時、パケットヘッダ検出時、ＦＥＣコード検出時で変えることもでき、それぞれの検出に必要な最適なサンプリング周波数を用いることができる。これにより、必要以上に高い周波数で各検出回路を動作させなくても良くなり、電力の低減と必要なサンプリング周波数を同時に満たすことができる。
【００７２】
本発明は、本実施例として無線を用いたブルートゥース規格の受信装置１０について説明したが、本実施例に限定されるものでなく、シリアルデータのベースバンド信号を受信する装置すべてに適用できることは言うまでもない。また、本発明は、クロック位相の検出するフィールドとして同期ワードの他に、パケットヘッダやＦＥＣコードの各フィールドを例示したが、適用するフィールドはこれには縛られず、時間位置に応じてクロック位相の検出を行うようにしてもよい。
【００７３】
以上のように構成することにより、ベースバンド信号１４ａをＮ倍した周波数のサンプリング信号でシフトレジスタ群１６ａから最適なクロック位相の検出に用いるデータとして取り出し、同期ワード検出回路１６ｂとともに、パケットヘッダ検出回路１６ｃおよびＦＥＣコード検出回路１６ｄを並列に実装し、回路選択信号２０で検出処理を有効にする回路を選択し、同期ワードの後に存在するフィールドの受信データに対するエラー検出によって各フィールドにおける最適なクロック位相を検出し、それぞれ検出したクロック位相で処理を行うことにより、エラーとならずに正しく受信するように各フィールドに対する引込み能力を格段に増すことができる。したがって、誤りのない情報の受信を行うための堅牢性を保つことによって生じていた送信側からの再送処理等を回避できるようになり、堅牢性の確保および受信特性の向上という両方を同時に可能にする。
【００７４】
シフトレジスタ群１６ａからのデータを並列に配設された各同期ワード検出回路１６ｂ、パケットヘッダ検出回路１６ｃおよびＦＥＣコード検出回路１６ｄに供給するように共用することができるので、回路の占有面積を小さく構成を簡略化することができる。回路選択信号２０による選択に応じて並列に配設された各回路を動作させることにより、非選択時の回路動作を停止させ、受信装置１０の消費電力を抑制することができる。
【００７５】
また、サンプリング信号生成回路３４でクロック制御信号６０により供給されるＮの値に応じて可変的に生成されるサンプリング信号３４Ｓを用い、各フィールド、すなわち同期ワード領域、パケットヘッダ領域、ペイロード領域に対してそれぞれ同期ワード、パケットヘッダ、ＦＥＣコードの検出を行うことができる。サンプリング信号３４Ｓの周波数が、回路によって固定化されることなく、クロック制御信号６０のＮ値を設定することにより変えることもできる。これは、クロック制御信号６０のＮ値が同期ワード検出時、パケットヘッダ検出時、ＦＥＣコード検出時で変えることを意味し、それぞれの検出に必要な最適なサンプリング周波数を用いることができることになる。これにより、必要以上に高い周波数で各検出回路を動作させなくても良くなり、電力の低減と必要なサンプリング周波数を同時に満たすことができる。
【００７６】
【発明の効果】
このように本発明のデータ再生装置によれば、同期ワード以降の各フィールドについても急激な位相変化にも追従でき、これまで以上にデータ再生能力を強くすることができる。堅牢性の確保および受信特性の向上という両方を同時に実現することができる。
【００７７】
また、シフトレジスタ群からのデータを並列に配設された各フィールドに対する検出手段に供給するように共用することができるので、回路の占有面積を小さく、かつ構成を簡略化することができる。回路選択信号による選択に応じて並列に配設された各回路を動作させることにより、非選択時の回路動作を停止させ、本発明を適用した装置の消費電力を抑制することができる。
【図面の簡単な説明】
【図１】本発明の受信データ再生装置を適用したブルートゥース規格の受信装置における概略的な構成を示すブロック図である。
【図２】図１のクロック位相検出回路における図３と図４の接続関係を示す図である。
【図３】図１のクロック位相検出回路における概略的な上半分の構成を示すブロック図である。
【図４】図１のクロック位相検出回路における概略的な下半分の構成を示すブロック図である。
【図５】受信装置が扱うブルートゥース規格におけるパケット構造を説明する図である。
【図６】図５のパケットにおいてクロック位相分布にともなうクロック位相情報の利用の仕方を説明する図である。
【図７】図３の同期ワード検出回路におけるクロック位相と一致ビット数との関係を説明する図である。
【図８】図４のパケットヘッダ検出回路におけるクロック位相とパケットヘッダのエラー検出数との関係を説明する図である。
【図９】図４のＦＥＣコード検出回路におけるクロック位相とＦＥＣコードのエラー検出数との関係を説明する図である。
【図１０】本発明を適用した受信装置の変形例における概略的な構成を示すブロック図である。
【図１１】図３のクロック位相検出回路における概略的な上半分の構成の変形例を示すブロック図である。
【符号の説明】
１０　受信装置
１２　ＲＦアンテナ
１４　ＲＦ受信回路
１６　クロック位相検出回路
１６ａ　シフトレジスタ群
１６Ａ　フィールド位相検出回路
１６ｂ　同期ワード検出回路
１６ｃ　パケットヘッダ検出回路
１６ｄ　ＦＥＣコード検出回路
１６ｅ　クロック位相カウンタ
１６ｆ　位相情報ラッチ回路
【図１】
2004146987.tif 000003
【図２】
2004146987.tif 000004
【図３】
2004146987.tif 000005
【図４】
2004146987.tif 000006
【図５】
2004146987.tif 000007
【図６】
2004146987.tif 000008
【図７】
2004146987.tif 000009
【図８】
2004146987.tif 000010
【図９】
2004146987.tif 000011
【図１０】
2004146987.tif 000012
【図１１】
2004146987.tif 000013
【手続補正書】
【提出日】平成15年6月9日(2003.6.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
図３に戻って、クロック位相カウンタ１６ｅは、たとえばサンプリング信号１６Ｓの立ち上がりが到来するたびに、クロック位相の位置を表す「０」〜「１２」の範囲で巡回的にカウントアップし、位相情報ラッチ回路１６ｆに出力する。クロック位相カウンタ１６ｅのカウント値は、最大値が１２であるから４ビットで表記される。このカウント値が、その時点でのサンプルクロックの位相状態を表し、位相情報ラッチ回路１６ｆに供給される。


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
前述したように、クロック位相検出回路１６において、同期ワード検出回路１６ｂの一致比較器１６８ｂが選択されている場合には、同期ワード検出信号２４が位相情報ラッチ回路１６ｆに供給され、パケットヘッダ検出回路１６ｃが選択されている場合には、パケットヘッダ検出回路１６ｃからのパケットヘッダ検出信号２８が位相情報ラッチ回路１６ｆに供給され、ＦＥＣコード検出回路１６ｄが選択されている場合には、ＦＥＣコード検出回路１６ｄからのＦＥＣコード検出信号３２が位相情報ラッチ回路１６ｆに供給される。これら個々の選択と同時にクロック位相カウンタ１６ｅは、カウント値１６ｇを位相情報ラッチ回路１６ｆが確認することにより、どのクロック位相においてそれぞれの検出がなされたか否かを把握することができる。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
次に本発明の受信データ再生装置を適用した受信装置１０の変形例を説明する。図１０に示す受信装置１０は、先の実施例と同様に、ＲＦアンテナ１２、ＲＦ受信回路１４、クロック位相検出回路１６およびＦＩＦＯ　１８を備えている。先の実施例における受信装置１０との相違点は、クロック位相検出回路１６にクロック制御信号６０が供給されている点である。クロック制御信号６０は、入力されるベースバンド信号１４ａをＮ倍のサンプリング信号でサンプリングする制御命令信号である。この指示を実現させるため、クロック位相検出回路１６には、図３および図４の構成要素に加えて、図１１に示すように、サンプリング信号生成回路３４およびタップ選択回路３６が配設されている。