(57)【要約】【課題】ベースバンドＩＱ信号のＡ／Ｄ変換器の出力にオフセットがあっても確実にバースト信号を検出することができるバースト信号検出回路を提供する。【解決手段】受信出力信号の受信回数をカウントするカウンタと、増幅器が出力した受信出力信号のレベルを自動利得調整器の調整レベル範囲と比較するレベル判定手段と、このレベル判定手段が自動利得調整器の調整レベル範囲外のレベルの受信出力信号を検出したとき、該受信出力信号の継続時間を判定し、バースト信号の立ち上がりを検出するバースト立上がり検出手段と、レベル判定手段にて自動利得調整器の調整レベル範囲内のレベルの受信出力信号を検出したとき、所定のサンプリング周期毎に歩進するカウンタが予め定めた閾値を超えたとき、バースト信号の立ち下がりを検出するバースト立下がり検出手段とを備える。【選択図】      図２
2004254116.tif 000002
【特許請求の範囲】
【請求項１】
受信した高周波信号を増幅して出力する増幅器と、この増幅器が出力した受信出力信号を所定の時定数に従って予め定めた調整レベル範囲に自動調整する自動利得調整器とを備え、この自動利得調整器が自動調整した上記受信出力信号からバースト信号を検出するバースト信号検出回路であって、
前記受信出力信号の受信回数をカウントするカウンタと、
前記増幅器が出力した受信出力信号のレベルを前記自動利得調整器の調整レベル範囲と比較するレベル判定手段と、
このレベル判定手段が前記自動利得調整器の調整レベル範囲外のレベルの受信出力信号を検出したとき、該受信出力信号の継続時間を判定して、バースト信号の立ち上がりを検出するバースト立上がり検出手段と、
前記レベル判定手段にて前記自動利得調整器の調整レベル範囲内のレベルの受信出力信号を検出したとき、所定のサンプリング周期毎に前記カウンタを歩進し、該カウンタが予め定めたカウンタ閾値を超えたとき、バースト信号の立ち下がりを検出するバースト立下がり検出手段とを備えることを特徴とするバースト信号検出回路。
【請求項２】
前記カウンタは、前記受信出力信号の複数のレベルにそれぞれ対応付けした複数のカウンタ群からなり、
前記レベル判定手段にて前記自動利得調整器の調整レベル範囲内のレベルの受信出力信号を検出したとき、所定のサンプリング周期毎に前記受信出力信号のレベルに相当するカウンタを歩進するものである請求項１に記載のバースト信号検出回路。
【請求項３】
前記カウンタは、前記サンプリング時間より長い時間周期で該カウンタを初期化するものである請求項１または２に記載のバースト信号検出回路。
【請求項４】
受信した高周波信号を増幅して出力する増幅器と、この増幅器が出力した受信出力信号を所定の時定数に従って予め定めた調整レベル範囲に自動調整する自動利得調整器とを備え、この自動利得調整器が自動調整した上記受信出力信号からバースト信号を検出するバースト信号検出方法であって、
前記増幅器が出力した前記受信出力信号のレベルが前記自動利得調整器の調整レベル範囲外のレベルの受信出力信号であると判定した後、
次いで該受信出力信号の継続した時間を判定して、バースト信号の立ち上がりを検出することを特徴とするバースト信号検出方法。
【請求項５】
前記増幅器が出力した受信出力信号のレベルが前記自動利得調整器の調整レベル範囲内のレベルの受信出力信号であると判定した後、
上記受信出力信号のレベル毎に該受信出力信号の複数のレベルにそれぞれ対応付けしたカウンタを所定のサンプリング時間毎に歩進し、
次いで、このカウンタの値が予め定めた閾値を超えたとき、バースト立ち下がりであると判定することを特徴とする請求項４に記載のバースト信号検出方法。
【請求項６】
前記カウンタは、前記サンプリング時間より長い時間周期で該カウンタを初期化するものである請求項４または５に記載のバースト信号検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パケット通信を行うディジタル無線通信システムのバースト信号を検出するのに好適なバースト信号検出回路および検出方法に関する。
【０００２】
【関連する背景技術】
近時、無線を利用して例えばホストコンピュータ（親局）と複数の端末（子局）或いは、複数の端末装置間とでデータ通信を行うディジタル無線通信システムが広く適用されている。このようなディジタル無線通信システムは、専らデータの送出に先立ち、受信信号のレベルを監視して、他の通信装置がデータを送出していないことを確認した後、データを送出するよう構成されている。
【０００３】
例えば、時分割多重で行われるディジタル通信システムの通信装置において、自局が受信したデータ（パケット）の信号レベルが所定のレベル以上であれば、他局のデータ（パケット）送出があり、受信したデータ（パケット）の信号レベルが所定のレベル以下であれば他局のデータ（パケット）の送出はないものと判定する受信信号レベル検出回路が知られている（例えば、特許文献１を参照）。
【０００４】
或いは、上述したディジタル無線通信システムの制御方法として、例えば無線ＬＡＮに適用されるＣＳＭＡ／ＣＡ（ｃａｒｒｉｅｒ  ｓｅｎｓｅ  ｍｕｌｔｉｐｌｅ  ａｃｃｅｓｓ  ｗｉｔｈ  ｃｏｌｌｉｓｉｏｎ  ａｖｏｉｄａｎｃｅ）方式が知られている。このＣＳＭＡ／ＣＡ方式を用いてディジタル無線通信システムを構築する場合であっても、前述したように他の通信装置がデータ（パケット）を送出していないかどうかを検出するバースト信号の検出が必要である。
【０００５】
また、このようなディジタル通信システムにおいて、変調方式に例えばＱＰＳＫ（ｑｕａｄｒａｔｕｒｅ  ｐｈａｓｅ  ｓｈｉｆｔ  ｋｅｙｉｎｇ）方式を用いた場合のバースト信号の検出方法として、ベースバンドＩＱ信号の変化を検出する方法がある。具体的にこのバースト信号の検出方法は、アナログのベースバンドＩＱ信号をディジタル信号に変換したときのＡ／Ｄ変換器の飽和出力レベルを検出して、その飽和出力レベルが予め定めた一定の閾値（Ｖ１）より大きかった場合、バースト信号の立ち上がりであり、一方、予め定めた別の閾値（Ｖ２：ただしＶ２＜Ｖ１）以下である場合、バースト信号の立ち下がりであると検出するものである。
【０００６】
【特許文献１】
特開平８−１２５６２８号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したベースバンドＩＱ信号のＡ／Ｄ変換器の飽和出力レベルを検出する方法にあっては、例えばＡ／Ｄ変換器が取り付けられた基板の周囲温度、電圧、或いはＡ／Ｄ変換器の個体差等の諸要因により、その出力に直流分が重畳されて出力される、所謂ＤＣオフセットが生じる。このＤＣオフセットがあると、Ａ／Ｄ変換器から出力されるベースバンドＩＱ信号が、ＩＱ平面上で上下対称、或いは左右対称でなくなる。このため、ＤＣオフセットにばらつきがある場合、前述した閾値（Ｖ１、Ｖ２）もばらつくことになり、バースト信号の検出精度を維持することが難しいという問題がある。
【０００８】
本発明は、このような事情を考慮してなされたもので、その目的は、ベースバンドＩＱ信号のＡ／Ｄ変換器の出力にＤＣオフセットがあっても確実に、且つ短時間でバースト信号を高精度で検出することができるバースト信号検出回路および検出方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、パケットの受信中、自動利得調整器が動作してベースバンドＩＱ信号が一定レベルの電界強度Ｅｐに調整され、該ベースバンドＩＱ信号のパケットが終了する（立ち下がる）と、ＩＱ平面上においてＩＱ信号が作る円の半径は、約［１／３］になること、したがって、ベースバンドＩＱ信号のＡ／Ｄ変換器出力の特定の値の継続時間が、予め定めた閾値を超えたことを検出できれば、立ち下がりバースト信号を検出することができることに着目している。
【００１０】
即ち、ベースバンドＩＱ信号におけるＩ信号のレベルをＩｖ、Ｑ信号のレベルをＱｖとすると電界強度は、［Ｅ＝√（Ｉｖ２＋Ｑｖ２）］で求めることができる。このベースバンドＩＱ信号の電界強度（レベル）は、一般的に自動利得調整器により一定のレベルに維持されるようになっている。そして自動利得調整器は、ベースバンドＩＱ信号（バースト信号）をトリガとして起動するようになっている。このため自動利得調整器の出力は、無信号時（ノイズ区間）において最適になるように維持され、前記バースト信号の受信に備えるものとなっている。
【００１１】
一方、バースト信号を受信すると自動利得調整器の時定数による制御遅れにより、前述したベースバンドＩＱ信号の電界強度が増加する。例えば、無信号時（ノイズ区間）の電界強度をＥｂ、バースト信号受信時の電界強度をＥｐとし、それぞれの電界強度の差が［１０ｄＢ］あるものとすると、［１０＝２０ｌｏｇ（Ｅｐ／Ｅｂ）ｄＢ］となる。このため、（Ｅｐ／Ｅｂ）は、約［３］となる。つまり、ベースバンドＩＱ信号の電界強度は、ノイズ区間で自動利得調整装置が動作して一定レベルの電界強度Ｅｂに維持される。そして、パケット受信によるバースト信号立ち上がり時に、自動利得調整器の時定数による制御遅れのためベースバンドＩＱ信号の電界強度が約３倍に増加することになる。換言すればベースバンドＩＱ信号は、ＩＱ平面上において該ＩＱ信号で形成される円の半径が、無信号時に比べてバースト信号立ち上がり時に約３倍に増加することになる。
【００１２】
また、パケットがなくなるとベースバンド信号の電界強度は、ノイズ（無信号）レベルになる。つまり、バースト信号受信時の電界強度をＥｐ、無信号時（ノイズ区間）の電界強度をＥｂとし、例えばそれぞれの電界強度の差が［−１０］ｄＢであるとすれば、［−１０＝２０ｌｏｇ（Ｅｂ／Ｅｐ）］となる。そして、バースト信号が立ち下がったときのベースバンドＩＱ信号の変化は、前述したＩＱ平面における円の半径の差として捉えれば、［（Ｅｂ／Ｅｐ）≒１／３］となる。
【００１３】
本発明は、このような知見に基づいてなされたものであって、受信した高周波信号を増幅して出力する増幅器と、この増幅器が出力した受信出力信号を所定の時定数に従って予め定めた調整レベル範囲に自動調整する自動利得調整器とを備え、この自動利得調整器が自動調整した上記受信出力信号からバースト信号を検出するバースト信号検出回路において、前述した目的を達成するべく、次のように構成したことを特徴としている。即ち、本発明に係るバースト信号検出回路は、前記受信出力信号の受信回数をカウントするカウンタと、前記増幅器が出力した受信出力信号のレベルを前記自動利得調整器の調整レベル範囲と比較するレベル判定手段と、このレベル判定手段が前記自動利得調整器の調整レベル範囲外のレベルの受信出力信号を検出したとき、該受信出力信号の継続時間を判定して、バースト信号の立ち上がりを検出するバースト立上がり検出手段と、前記レベル判定手段にて前記自動利得調整器の調整レベル範囲内のレベルの受信出力信号を検出したとき、所定のサンプリング周期毎に前記カウンタを歩進し、該カウンタが予め定めたカウンタ閾値を超えたとき、バースト信号の立ち下がりを検出するバースト立下がり検出手段とを備えることを特徴としている。
【００１４】
また、前記カウンタは、前記受信出力信号の複数のレベルにそれぞれ対応付けした複数のカウンタ群からなり、前記レベル判定手段にて前記自動利得調整器の調整レベルより小さなレベルの受信出力信号を検出したとき、所定のサンプリング周期毎に前記受信出力信号のレベルに相当するカウンタを歩進するよう構成されている。このカウンタは、前記サンプリング時間より長い時間周期で該カウンタを初期化するものとして構成されている。
【００１５】
このため、ベースバンド・アナログ信号をディジタル信号に変換するＡ／Ｄ変換器の出力信号にＤＣレベルのオフセットが重畳されていたとしても確実に、且つ短時間でバースト信号の立ち上がりおよび立ち下がりを高精度で検出することができる。
或いは、受信した高周波信号を増幅して出力する増幅器と、この増幅器が出力した受信出力信号を所定の時定数に従って予め定めた調整レベル範囲に自動調整する自動利得調整器と、この自動利得調整器が自動調整した上記受信出力信号からバースト信号を検出するバースト信号検出方法であって、前記増幅器が出力した前記受信出力信号のレベルが前記自動利得調整器の調整レベル範囲外のレベルであると判定した後、次いで該受信出力信号の継続した時間を判定して、バースト信号の立ち上がりを検出することを特徴としている。
【００１６】
また、前記増幅器が出力した受信出力信号のレベルが前記自動利得調整器の調整レベル範囲内のレベルであると判定した後、上記受信出力信号のレベル毎に該受信出力信号の複数のレベルにそれぞれ対応付けしたカウンタを所定のサンプリング時間毎に歩進し、次いで、このカウンタの値が予め定めた閾値を超えたとき、バースト立ち下がりであると判定することを特徴としている。
【００１７】
特に、前記カウンタは、前記サンプリング時間より長い時間周期で該カウンタを初期化するものとして構成される。
このため短時間で確実にバースト信号の立ち上がりおよび立ち下がりを高精度に検出することができるバースト信号検出方法を提供することができる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明に係るバースト信号検出回路について説明する。
図１は、本発明に係るバースト検出回路が適用される受信機の概略構成図である。この図において１は、高周波信号を取り込むアンテナであり、このアンテナ１から取り込まれた高周波信号は、不要な帯域の高周波信号を除去する帯域通過フィルタ（ＢＰＦ）２ａを介して、受信した高周波信号を増幅する高周波増幅器３へ与えられるようになっている。
【００１９】
この高周波増幅器３で増幅された受信信号は、ベースバンド信号に変換する周波数混合部４ａに与えられる。この周波数混合部４ａには、可変周波数発振器（例えば電圧制御発振器：ＶＣＯ）５ａの高周波信号が与えられて、受信信号をベースバンド信号の周波数に変換するよう構成されている。
そうして、周波数混合部４でベースバンド信号に変換された受信信号は、該ベースバンド信号に含まれている不要周波数成分を取り除く帯域通過フィルタ２ｂに与えられる。この帯域通過フィルタ２ｂにより不要周波数成分が取り除かれたベースバンド信号は、この信号を増幅して次段のベースバンド信号からＩ信号およびＱ信号を分離する直交信号復調器の入力信号として相応しいレベルになるよう増幅する中間周波増幅器６に与えられる。この中間周波増幅器６は、この中間周波増幅器６から出力される信号を監視して、その出力を一定レベルに維持する自動利得調整器（ＡＧＣ）７が設けられている。
【００２０】
こうして所定のレベルに調整されたベースバンド信号は、直交信号復調器の周波数混合部４ｂおよび４ｃに与えられるよう構成されている。この周波数混合部（４ｂ，４ｃ）には、可変周波数発振器（例えばＶＣＯ）５ｂの高周波信号が［９０］度の位相差を付ける移相回路８を介して与えられるようになっている。そうして、周波数混合部（４ｂ，４ｃ）によりＩ信号およびＱ信号に分離された直交信号は、該信号に含まれる不要周波数成分を除去する帯域通過フィルタ２ｃ，２ｄに与えられる。
【００２１】
尚、上述した受信機は、アンテナ１で受信した高周波信号を、周波数混合部４ａで中間周波数に一端変換した後、ベースバンドＩＱ信号を取り出すシングルコンバージョン方式を例示したものであるが、高周波信号を直接ベースバンド信号に変換するダイレクトコンバージョン方式や、複数の中間周波数に変換するコンバージョン方式（例えばトリプルコンバージョン方式）等であっても勿論構わない。
【００２２】
さて、このようにして作られたベースバンドＩＱ信号は、バースト信号立ち上がり検出回路およびバースト信号立ち下がり検出回路にそれぞれ与えられるようになっている。尚、本発明に係るバースト信号検出回路は、同期回路として構成されるものであり、後述するＡ／Ｄ変換器および加算器は、所定のタイミングで同期して動作するように構成されている。そして、後述する比較部およびデコーダの前段には、それぞれ入力される値を保持するフリップフロップが設けられている。これらの同期回路は、通常の技術であり本発明の特徴とする点をより明確にするため省略している。
【００２３】
まず、バースト立ち上がり検出回路１０は、図２に示すようにＩ信号およびＱ信号ともそれぞれ同じ回路構成を取っている。したがって、ここではＩ信号の立ち上がり検出回路について説明し、Ｑ信号の立ち上がり検出回路についてはその説明を略述する。
まず、前述したようにしてベースバンド信号から分離されたアナログ信号のＩ信号は、Ａ／Ｄ変換器１１によりディジタル信号に変換される。このディジタル信号は、例えば６ビットであれば６本のパラレル信号のデータとして取り出されるように構成されている。
【００２４】
そうしてＡ／Ｄ変換器１１でディジタル信号に変換されたデータは、その大きさを判定する比較部（１２ａ，１２ｂ）に与えられる。この比較部１２ａおよび比較部１２ｂには、それぞれベースバンドＩ信号の大きさを判定する基準値を保持する基準上限値設定部１３ａおよび基準下限値設定部１３ｂとが設けられている。この基準上限値設定部１３ａおよび基準下限値設定部１３ｂにそれぞれ設定される基準値は、後述するように自動利得調整器７によって中間周波増幅器６の出力信号が調整される受信出力信号レベルの範囲外のレベルが設定される。
【００２５】
そして、ベースバンドＩ信号の大きさＩｖが、基準上限値設定部１３ａに設定し値より大きい場合、比較部１２ａが出力する論理は真［１］であり、一方、ベースバンドＩ信号の大きさＩｖが基準上限値設定部１３ａに設定した値より小さい場合、比較部１２ａが出力する論理は偽［０］となるようになっている。また、ベースバンドＩ信号の大きさＩｖが、基準下限値設定部１３ｂに設定した値より大きい場合、比較部１２ｂが出力する論理は偽［０］であり、ベースバンドＩ信号の大きさＩｖが基準下限値設定部１３ｂに設定した値より小さい場合、比較部１２ｂが出力する論理は真［１］となるように構成されている。
【００２６】
そうして、比較部１２ａおよび比較部１２ｂから出力された信号の論理和をとるＯＲ回路１４ａが設けられている。このＯＲ回路１４ａの出力は、前述した基準値により、ベースバンドＩ信号の大きさＩｖが基準上限値設定部１３ａに設定した値より大きい場合、または基準下限値設定部１３ｂに設定した値より小さい場合のいずれかの条件のときに１が出力されるよう構成されている。
【００２７】
このＯＲ回路１４ａの出力は、所定の時間間隔でシフトする１ビット幅で３２ビット深さのシフトレジスタに与えられる。そして、このシフトレジスタの［０］ビット目は、シフトレジスタのシフトタイミングに同期して、該シフトレジスタの［０］ビット目を逐次加算する加算器１６に与えられるようになっている。
そして加算器１６は、シフトレジスタの［０］ビット目を逐次加算していくように構成されている。この加算器１６で得られた加算値は、シフトレジスタの［３１］ビット目の差を取る累算器１７に与えられている。この累算器１７は、加算器１６に逐次加算された加算値からシフトレジスタ１５の［３１］ビット目をデータを引くことにより、累算器１７から出力される値が、常にシフトレジスタ１５の［３２］ビット分を加算した値を得る役割を担っている。換言すれば累算器１７は、シフトレジスタ１５を［３２］ビット分シフトする時間分だけ、ＯＲ回路１４ａから出力される論理和の累積加算値を求めるものである。つまり、シフトレジスタ１５を［３２］ビット分シフトする時間分の平均値を求めるよう構成されている。
【００２８】
そして、累算器１７で累積加算された値は、比較部１８に与えられる。この比較部１８は、予め定めた閾値を保持する閾値設定部１９の値と比較されるよう構成されている。この閾値設定部１９に設定される値は、具体的には、ベースバンド信号の立ち上がりを確実に検出することができる閾値を予め評価を行って設定される。
【００２９】
なお、上述したバースト信号の立ち上がり検出回路１０は、ベースバンドＩ信号に関するものであるが、ベースバンドＱ信号についても、上述したバースト信号の立ち上がり検出回路１０と同じ回路が用いられる。そして、それぞれの立ち上がり検出回路１０が検出したバースト信号の立ち上がり検出信号の出力値の論理和を取るＯＲ回路１４ｂが設けられている。
【００３０】
上述したように構成されたバースト信号の立ち上がり検出回路の特徴とするところは、ベースバンドＩＱ信号のＡ／Ｄ変換器の出力の特定レベルの信号を所定時間検出して、この所定時間内におけるＡ／Ｄ変換器の出力信号の時間平均値が、予め定めた閾値を超えたときバースト信号の立ち上がりがあるものとしている点にある。
【００３１】
このよう構成されたバースト信号の立ち上がり検出回路において、本発明者はその検出性能を評価するため、シミュレーションを行った。具体的には、Ａ／Ｄ変換器１１のディジタル信号の出力ビット数を［６］ビットとした立ち上がり検出回路１０を模擬してシミュレーションを行った。つまり、Ａ／Ｄ変換器の出力が［６］ビットであるので、その出力値は［０〜６３］のいずれかの値を取ることになる。そして、無信号時には、ベースバンドＩＱ信号は、自動利得調整器７により調整される略中央の値、すなわち［３１］近傍の値となる。また、ここでは自動利得調整器７の調整レベルを［１６］〜［４６］の値を閾値として、その範囲内になるよう中間周波増幅器６にフィードバックをかけるものとする。
【００３２】
このとき、ベースバンド信号を受信すると、バースト立ち上がりによってベースバンドＩＱ信号は、前述したようにＩＱ平面上で無信号時に対して、約３倍の半径を有するＩＱ円周上に移行する。このため、Ａ／Ｄ変換器の出力下限値レベルは、［０］以下、或いは出力上限レベル［６３］を遥かに超えた領域に移行する。したがって、ベースバンドＩＱ信号のＡ／Ｄ変換器の出力値が特定の値を超えた信号の継続時間が、予め定めた閾値を超えたとき、立ち上がりバースト信号を検出することができる。
【００３３】
このことからバースト立ち上がり検出回路のＡ／Ｄ変換器１１の出力信号の基準上限値設定部１３ａの値を［５５］、基準下限値設定部１３ｂの値を［７］に設定したときの無信号期間（ノイズ期間）と、パケット区間のそれぞれについて、Ａ／Ｄ変換器１１が出力する信号レベルを計測して、そのヒストグラムを作成した。尚、パケット期間と無信号期間（ノイズ期間）との搬送波対雑音比（ｃａｒｅｅｒ  ｔｏ  ｎｏｉｓｅ  ｒａｔｉｏ）を［１０］ｄＢとし、ノイズは白色雑音を用いた。また、Ａ／Ｄ変換器１１にオフセットが含まれないものとした。
【００３４】
まずノイズ期間中において自動利得調整器７は、ベースバンドＩＱ信号の最大値が一定になるように中間周波増幅器６のゲインが調整されて保持される。このときＡ／Ｄ変換器１１の出力信号の値が、上述した基準上限値設定部１３ａに設定した［５５］以上の値となる場合、或いは、基準下限値設定部１３ｂに設定した［７］以下の値となる場合のそれぞれについて、その頻度をカウントした。このカウント値は、上述した累算器１７から出力される累積加算値に相当するものである。
【００３５】
まず、ノイズ（白色雑音）の場合、図３のヒストグラムに示すように累積加算器の値は、［１］となる頻度が最も多く、また累積加算器の最大値は、高々［５］までである。これは、上述したように自動利得調整器７は、ノイズ期間中、ベースバンドＩＱ信号の最大値が一定になるように中間周波増幅器６のゲインを調整して維持するためである。つまり、Ａ／Ｄ変換器１１の出力信号の値が、上述した基準上限値設定部１３ａに設定した［５５］および基準下限値設定部１３ｂに設定した［７］の範囲内に存在することによるためである。
【００３６】
一方、パケットの受信区間における累積加算値の値は、図４のヒストグラムに示すように［１８］、［１９］近傍の値となる頻度が最も高く下限値が［１０］、上限値が［３０］となる略正規分布に近い結果となった。これは、上述したように、ベースバンド信号の受信、即ちバースト立ち上がりによってベースバンドＩＱ信号が、ＩＱ平面上で無信号時に対して、約３倍の半径を有するＩＱ円周上に移行するためである。つまり、Ａ／Ｄ変換器１１の出力下限値レベルが、［０］以下または出力上限レベル［６３］を遥かに超えた領域に移行することによるものである。
【００３７】
したがって、この場合、累積加算値の値が［７］または［８］を閾値に設定すれば、該閾値以下の場合はノイズ区間であり、該閾値を超えたときがパケット区間であると判断することが可能である。また、このときＡ／Ｄ変換器１１にＤＣオフセットが重畳されたとしても、ノイズ区間で検出される累積加算値およびバースト立ち上がり時に検出される累積加算値と、該閾値との間にはマージン（差）があるため、ＤＣオフセットの影響を排除することができる。
【００３８】
このように、本発明に係るバースト検出回路によれば、ベースバンドＩＱ信号のＡ／Ｄ変換器１１の出力値が、自動利得調整器７の調整レベルを超えたときの継続時間によりバースト信号を検出しているので、Ａ／Ｄ変換器１１の出力にＤＣオフセットが重畳されていたとしても確実に、且つ高精度にバースト信号の立ち上がりを検出することができる。
【００３９】
次に、本発明に係るバースト立ち上がり検出方法について、図５乃至図７に示すフローチャートを用いて説明する。
まず演算部（図示せず）は、Ａ／Ｄ変換器１１から出力される出力レベルを変数ｇに格納する（ステップＳ１）。次に演算部は、予め用意された配列変数Ｒに格納された変数をそれぞれ一つずつシフトして格納し直す（ステップＳ２）。この配列変数Ｒに格納されている情報は、ステップＳ１で取り込んだデータが、後述する所定のデータ範囲にあるかどうかを示す情報であり、取り込んだデータ毎に順に格納されるようになっている。また、この配列変数Ｒは、ステップＳ１で取り込んだデータに関して所定のデータ範囲にあるかどうかを示す情報を常に最新値の［３２］個分だけ順次格納するようになっている。つまり、この配列変数Ｒに格納されている最も古いデータは、最新データの格納により順次破棄されるようになっている。具体的に配列変数Ｒは、図８に示すように変数Ｎをサフィックスとして構成されている。
【００４０】
詳しくは、ステップＳ２のデータシフトにおいて演算部は、まず配列変数のサフィックスとなる変数Ｎを初期化する（ステップＳ２ａ）。次に演算部は、変数Ｎで指し示される配列変数［Ｒ（Ｎ）］の値を変数［Ｎ＋１］が指し示す配列変数  ［Ｒ（Ｎ＋１）］の領域に移し替える（ステップＳ２ｂ）。次いで演算部は、変数Ｎの値を順にデクリメントして（ステップＳ２ｃ）、すべての配列変数の値を移し替えるまで上述した動作を繰り返す（ステップＳ２ｄ）。
【００４１】
このようにしてデータシフト（配列変数の移動）を行った後、演算部はステップＳ１で取り込んだデータが、予め定めたデータ範囲にあるかどうかを判定する（ステップＳ３）。
そしてステップＳ３で演算部は、これらの基準値とＡ／Ｄ変換器１１から出力されたＩ信号のレベル（変数ｇに格納されている）とを比較する。すると演算部は、受信したＩ信号のレベルが、Ｉ信号基準上限値より多いか、またはＩ信号基準下限値より小さい場合、配列変数Ｒ（０）に［１］を代入する（ステップＳ４）。この［１］は、Ｉ信号のレベルが、上述したＩ信号基準上限値ｉより多いか、またはＩ信号基準下限値ｈより小さいかを示す情報である。一方、ステップＳ３でＩ信号のレベルが、Ｉ信号基準上限値より小さく、且つＩ信号基準下限値より大きい場合、配列変数Ｒ（０）に［０］を代入する（ステップＳ５）。
【００４２】
そうして配列変数Ｒに格納された情報について、演算部はその総合計を求めて変数Ｘに格納する（ステップＳ６）。詳しくは、このステップＳ６で演算部が行うデータの加算は、まず配列変数のサフィックスとなる変数Ｎおよび配列変数の合計値を格納する変数Ｘをそれぞれ初期化する（ステップＳ６ａ）。そして演算部は、配列変数Ｒの値を読み出して変数Ｘに加える（ステップＳ６ｃ）。次いで変数Ｎの値を順次インクリメントして（ステップＳ６ｃ）、配列変数Ｒに格納されているすべての値が加算されるまで繰り返す（ステップＳ６ｄ）。
【００４３】
このようにして配列変数Ｒの総合計を求めた演算部は、この総合計を格納している変数Ｘの値が予め定めた閾値を超えていないか判定する（ステップＳ７）。そして該変数Ｘが、この閾値を超えている場合、演算部はバースト立ち上がりがあると判定する（ステップＳ８）。一方、ステップＳ７で閾値を超えていない場合、演算部はバースト立ち上がりがないと判定する（ステップＳ９）。
【００４４】
尚、上述したＩ信号基準上限値ｉおよびＩ信号基準下限値ｈは、次のように設定されるものである。例えばＡ／Ｄ変換器１１から出力されるデータが［６］ビットのディジタルデータであるとすると、その出力範囲は［０〜６３］の値をとる。ここで、自動利得調整器７は、中間周波増幅器６の出力レベルの調整範囲として［１６］および［４６］を閾値としてそれを超えないように該中間周波増幅器６の出力レベルを調整するものとすると、上述したようにバースト立ち上がり時におけるベースバンドＩＱ信号のＩＱ平面上におけるＩＱ信号を示す円の半径が増加することを考慮して、例えば、Ｉ信号基準上限値として［ｉ＝５５］、Ｉ信号基準下限値として［ｈ＝７］がそれぞれ閾値（基準値）として設定する。
【００４５】
かくして、このような手順に基づいて行われるバースト立ち上がり検出方法は、前述したようにバースト信号立ち上がり時には、ベースバンドＩＱ信号のＩＱ平面上のおける半径の位置が遥かに大きくなるという知見に基づいてなされるものであって、所定の時間内においてＡ／Ｄ変換器１１の出力データが予め定めた閾値を超えていないかどうかを判定してバースト立ち上がりの有無を検出するものとなっている。このため、ノイズなどの単発パルスが受信されたとしてもバースト立ち上がりと誤検出することがない。
【００４６】
また、バースト立ち上がりがあるときとないときとで、Ａ／Ｄ変換器１１の出力レベルが予め定めた閾値以下の場合はノイズ区間であり、該閾値を超えたときがパケット区間であると判断している。このため、Ａ／Ｄ変換器１１にＤＣオフセットが重畳されたとしても、検出される信号と閾値との間にはマージンがあり、ＤＣオフセットの影響を排除することができる。
【００４７】
このように、本発明に係るバースト検出方法によれば、ベースバンドＩＱ信号のＡ／Ｄ変換器１１の出力値が、自動利得調整器７の調整レベルを超えたときの継続時間によりバースト信号を検出しているので、Ａ／Ｄ変換器１１の出力にＤＣオフセットが重畳されていたとしても確実に、且つ高精度にバースト信号の立ち上がりを検出することができる。
【００４８】
次に、バースト立ち下がり検出回路について説明する。図９は、本発明に係るバースト立ち下がり検出回路である。この図において２０Ｉおよび２０Ｑは、Ｉ信号バースト立ち下がり検出回路およびＱ信号バースト立ち下がり検出回路である。このＩ信号バースト立ち下がり検出回路２０ＩおよびＱ信号のバースト立ち下がり検出回路２０Ｑは、それぞれ同じ回路構成をとるものとなっている。ここでは、Ｉ信号立ち下がり検出回路２０Ｉについて説明し、Ｑ信号立ち下がり比較部２０Ｑについては、その説明を略述する。
【００４９】
まず、前述したようにしてベースバンド信号から分離されたアナログ信号のＩ信号は、Ａ／Ｄ変換器２１Ｉによりディジタル信号に変換される。このディジタル信号は、例えば６ビットであれば、６本のパラレル信号のデータとして取り出されるようになっている。
このようにしてＡ／Ｄ変換器２１Ｉでディジタル信号に変換されたＩ信号は、その大きさを判定する比較部（２２ａ，２２ｂ）に与えられる。この比較部２２ａおよび比較部２２ｂには、それぞれベースバンドＩ信号の大きさを判定する基準値を保持する基準上限値設定部２３ａおよび基準下限値設定部２３ｂとが設けられている。ちなみに、基準上限値設定部２３ａの基準上限値ｃと基準下限値設定部２３ｂに設定した基準下限値ｂとは［ｃ＞ｂ］となるように設定される。
【００５０】
そうして、ベースバンドＩ信号の大きさ［Ｉｖ］が、基準上限値設定部２３ａに設定された基準上限値ｃより大きい場合、比較部２２ａが出力する論理は偽［０］であり、ベースバンドＩ信号の大きさ［Ｉｖ］が基準上限値ｃより小さい場合、比較部２２ａが出力する論理は真［１］となるよう構成されている。また、ベースバンドＩ信号の大きさ［Ｉｖ］が、基準下限値設定部２３ｂに設定された基準下限値ｂより大きい場合、比較部２２ｂが出力する論理は真［１］であり、ベースバンドＩ信号の大きさ［Ｉｖ］が基準下限値ｂより小さい場合、比較部２２ｂが出力する論理は偽［０］が出力されるようになっている。
【００５１】
また、前述したようにしてベースバンド信号から分離されたアナログ信号のＱ信号は、Ａ／Ｄ変換器２１Ｑによりディジタル信号に変換される。このディジタル信号は、例えば［６］ビットであれば、［６］本のパラレル信号のデータとして取り出されるよう構成されている。
このようにしてＡ／Ｄ変換器２１Ｑでディジタル変換されたＱ信号は、その大きさを判定する比較部（２２ｃ，２２ｄ）に与えられる。この比較部２２ｃおよび比較部２２ｄには、それぞれベースバンドＱ信号の大きさを判定する基準値を保持する基準上限値設定部２３ｃおよび基準下限値設定部２３ｄとが設けられている。ちなみに、基準上限値設定部２３ｃの基準上限値ｆと基準下限値設定部２３ｄに設定した基準下限値ｅとは、［ｆ＞ｅ］となるように設定される。
【００５２】
そうして、ベースバンドＱ信号の大きさ［Ｑｖ］が、基準上限値設定部２３ｃに設定された基準上限値ｆより大きい場合、比較部２２ｃが出力する論理は偽［０］であり、ベースバンドＱ信号の大きさ［Ｑｖ］が基準上限値ｆより小さい場合、比較部２２ｃが出力する論理は真［１］が出力される。また、ベースバンドＱ信号の大きさ［Ｑｖ］が、基準下限値設定部２３ｄに設定された基準下限値ｅより大きい場合、比較部２２ｄが出力する論理は真［１］であり、ベースバンドＱ信号の大きさ［Ｑｖ］が基準下限値ｅより小さい場合、比較部２２ｄが出力する論理は偽［０］が出力されるよう構成されている。
【００５３】
そして、それぞれの比較部（２２ａ，２２ｂ，２２ｃ，２２ｄ）の出力信号およびＩ信号のＡ／Ｄ変換器２１Ｉの出力には、それぞれの論理積を取るＡＮＤ回路２５ａ，２５ｂが設けられている。これらのＡＮＤ回路２５ａ，２５ｂは、Ａ／Ｄ変換器２１Ｉの出力を制御する役割を担っている。つまり、Ｉ信号の比較部（２２ａ，２２ｂ）により、Ｉ信号の大きさ［Ｉｖ］が［ｃ＞Ｉｖ＞ｂ］のとき、且つ、Ｑ信号の比較部（２２ｃ、２２ｄ）によりＱ信号の大きさ［Ｑｖ］が［ｆ＞Ｑｖ＞ｅ］のとき、Ｉ信号のＡ／Ｄ変換器２１Ｉの出力を次段のデコーダ２６に与えるようになっている。
【００５４】
つまり、図１０に示すＩＱ平面上で、原点Ｏを中心としてＩ軸における［ｃ］および［ｂ］、Ｑ軸における［ｆ］および［ｅ］とで形成される方形内の信号がデコーダ２６に与えられるよう構成されている。
このデコーダ２６は、先述したＡ／Ｄ変換器２１Ｉのディジタルデータ（パラレル信号）のビット数に等しい入力端子と、複数の出力端子を持つ回路であり、ＡＮＤ回路２５ｂから出力されたパラレル信号の値に対応付けられた一つの出力端子に信号を出力する復号器である。またデコーダ２６の複数の出力端子には、該デコーダ２６から出力される信号の出力回数を計数する加算器２７がそれぞれ設けられている。
【００５５】
この加算器２７は、デコーダ２６から出力される信号が真［１］のとき加算器２７の値を歩進（カウントアップ）するものであって、所定のサンプリング周期毎に加算器２７に入力された値を検出して加算器２７の値を更新する。尚、これら複数の加算器２７には、それぞれの加算器２７が加算して保持する値を上記サンプリング周期よりも長い時間周期で、初期化するリセット制御部２８のリセット信号がそれぞれ接続されている。
【００５６】
これら複数の加算器２７の加算値は、予め定めた閾値が設定された閾値設定部２９の値と比較する複数の比較部３０に、それぞれ与えられるよう構成されている。そして、これら複数の比較部３０は、閾値設定部２９に設定された閾値を超えた加算器２７の出力を検出したとき、真［１］を出力し、それ以外は偽［０］を出力するようになっている。ちなみに、閾値設定部２９に設定された閾値は、複数の比較部３０にそれぞれ与えられるよう構成されている。
【００５７】
そして、比較部３０の出力は、閾値設定部２９に設定された閾値を超えた加算器２７を検出するため、各比較部３０から出力された信号の論理和をとるＯＲ回路３１Ｉに与えられる。つまり、いずれか一つの加算器２７の値が、閾値設定部２９に設定された閾値を超えたとき、ＯＲ回路３１Ｉの信号が出力されるようになっている。
【００５８】
一方、Ｑ信号立ち下がり比較部３０は、上述したＩ信号のバースト立ち下がり検出回路２０Ｉと、その構成が同一であるため説明を省略するが、Ｑ信号のバースト立ち下がりにあっても図示しない閾値設定部に設定された閾値を超えた加算器がある場合、ＯＲ回路３１Ｑから、Ｑ信号のバースト立ち下がり検出信号が出力されるよう構成されている。
【００５９】
そうして、Ｉ信号立ち下がり検出回路２０ＩのＯＲ回路３１Ｉと、Ｑ信号立ち下がり比較部２０ＱのＯＲ回路３１Ｑとの出力信号との論理積を取るＡＮＤ回路５０に与えられるようになっている。そして、このＡＮＤ回路５０の出力は、ベースバンドＩＱ信号の立ち下がりを検出したときは、真［１］が出力される。このＡＮＤ回路５０は、ベースバンドＩＱ信号のゆっくりとした位相回転があった場合のバースト立ち下がりの誤検出を防止する役割を担っている。例えば、このベースバンドＩＱ信号のゆっくりとした位相回転は、サンプリング周期の前半の区間でＩ信号のみがＩＱ平面のＩ軸の中心付近に存在し、サンプリング周期の後半の区間でＱ信号のみがＩＱ平面のＱ軸の中心付近に存在する場合が相当する。
【００６０】
ところで、上述したように構成されたバースト信号の立ち下がり検出回路の特徴とするところは、ベースバンドＩＱ信号のＡ／Ｄ変換器２１Ｉ，２１Ｑの出力の特定領域の信号の存在を所定時間検出して、この所定時間内におけるＡ／Ｄ変換器２１Ｉ，２１Ｑの出力信号の値が、予め定めた閾値を超えたときバースト信号の立ち下がりがあるものとしている点にある。つまり、サンプリング区間中における受信信号の強度分布を表すヒストグラムを生成し、このヒストグラムの閾値が所定の閾値を超えたとき、バースト信号の立ち下がりがあると検出するものである。
【００６１】
そこで本発明者は、このように構成されたバースト信号の立ち下がり検出回路の検出性能を検出するため、シミュレーションを行った。
まずＱＰＳＫ変調を行ったパケットのバースト立ち下がり区間と無信号区間（ノイズ区間）とのそれぞれについて、Ａ／Ｄ変換器２１（２１Ｉ，２１Ｑ）が出力する信号レベルを計測して、そのヒストグラムを作成した。尚、パケット区間と無信号区間（ノイズ区間）との搬送波対雑音比（ｃａｒｅｅｒ  ｔｏ  ｎｏｉｓｅ  ｒａｔｉｏ）を［１０］ｄＢとし、ノイズは白色雑音とした。また、Ａ／Ｄ変換器２１（２１Ｉ，２１Ｑ）は、入力されたアナログ信号（Ｉ信号）を６ビットのディジタル信号に変換するものとする。
【００６２】
そして、自動利得調整器７は、パケット区間中のＡ／Ｄ変換器２１（２１Ｉ，２１Ｑ）の出力値が上限値［４６］および下限値［１６］を閾値として、その範囲内となるよう中間周波増幅器６の増幅度を自動調整するものとする。また、Ａ／Ｄ変換器２１（２１Ｉ，２１Ｑ）にオフセットが含まれない状態を想定した。
まず、ＱＰＳＫ変調を行ったパケットが立ち下がるときは、図１１のヒストグラムに示すように自動利得調整器７が持つ応答時間の遅れにより、Ａ／Ｄ変換器２１の出力レベルが、［２０］付近および［４０］付近にピークを生じる双瘤状態の分布となった。
【００６３】
一方、ノイズ区間（無信号区間）におけるＡ／Ｄ変換器２１の出力レベルは、［３１］をピークとしてその近傍に多数分布するという結果となった。これは、ノイズ区間において自動利得調整器７が、Ａ／Ｄ変換器２１の出力上限値［４６］および下限値［１６］を閾値として、その略中間の値である［３１］付近になるよう自動調整することによる。
【００６４】
つまり、ノイズ区間におけるＩＱ信号の分布は、ＩＱ平面上において上述した上限値および下限値との略中間の値である［３１］を中心として、半径［１６］の円周近傍に多くの信号が存在する結果となる。これは、上述したようにパケット期間中において自動利得調整器７は、ベースバンドＩＱ信号の最大値が一定になるように中間周波増幅器６のゲインが調整されて維持されるためである。
【００６５】
また、Ａ／Ｄ変換器２１の出力にＤＣ（直流）オフセットが生じて、例えばＡ／Ｄ変換器２１の出力値が［＋１０］されたものとすると、図１２に示すように上述したノイズ区間およびパケット区間のピークもそれぞれ［＋１０］ずつ変化している。この場合、それぞれの分布が［＋１０］されるだけであって、その波形分布に変化はない。
【００６６】
そこで発明者は、さらにＡ／Ｄ変換器２１が出力した出力信号について、同じレベルの出力信号が［１２８］サンプル期間、例えば（４５［ｎｓ］／サンプル）中に何回受信されるか、その頻度を求めた。まず、バースト立ち下がり区間にあっては、［１２８］サンプル期間中、同じ信号レベルの受信回数は、図１３のヒストグラムに示すように［５］回付近が多いという分布を示している。一方、パケットが立ち下がり、自動利得調整器７により中間周波増幅器６の増幅度が基準値に調整されたノイズ区間にあっては、［１２８］サンプル期間中、同じ信号レベルの受信回数は、図１４のヒストグラムに示すように［１６］、［１７］回が最も多いという分布を示すことが分かる。
【００６７】
このため閾値設定部２９に設定する加算器２７の閾値を、例えば［１０］にすれば、Ａ／Ｄ変換器２１が出力する同じレベルの信号が［１０］回以上であればバーストの立ち下がりであり、［１０］回以下であればバーストの立ち下がりではないと検出することができる。
また、上述したように本発明に係るバースト立ち下がり検出回路は、Ａ／Ｄ変換器２１が出力する信号レベルを直接検出する方法ではなく、同じレベルの信号を所定の時間内に何回受信するかということで、バースト信号の立ち下がりを検出している。このため、Ａ／Ｄ変換器２１の出力にＤＣオフセットが重畳されたとしても、Ａ／Ｄ変換器２１の出力レベルが全体にシフトするだけであって、同じレベルの信号の受信回数が変化するわけではない。このため、Ａ／Ｄ変換器の出力にＤＣオフセットが重畳されたとしても、誤検出することなく、バースト立ち下がりを検出することが可能である。
【００６８】
かくして、このように構成されたバースト立ち下がり検出回路によれば、ベースバンドＩＱ信号のＡ／Ｄ変換器の出力の特定領域の信号の存在を所定時間検出して、この所定時間内におけるＡ／Ｄ変換器の出力信号の値が、予め定めた閾値を超えたときバースト信号の立ち下がりを検出している。つまり、Ａ／Ｄ変換器の出力データをＡ／Ｄ変換された値のそれぞれに対して、独立した加算器によりカウントしている。このため、Ａ／Ｄ変換器の出力にＤＣオフセットがあったとしても、簡単な回路構成でありながら、確実にバースト立ち下がりを検出することができる。
【００６９】
次に、本発明に係るバースト立ち下がり検出方法について、図１５乃至図１９に示すフローチャートを用いて説明する。
まず、バースト立ち下がり検出装置の演算部（図示せず）は、ベースバンドＩＱ信号のレベルを変数ａおよび変数ｄにそれぞれ格納する（ステップＳ１１）。すると演算部は、受信したＩ信号およびＱ信号のレベルが所定のレベル内にあるかどうかを比較する（ステップＳ１２）。このステップＳ１２で演算部は、受信したＩＱ信号が、予め定めたレベル内にあるかどうかを判定する（ステップＳ１２ａ）。このステップＳ１２ａでは、予め定めたＩ信号基準下限値ｂおよびＩ信号基準上限値ｃの範囲内にあるかどうかを演算部が判定がなされる。そして演算部は、受信したＩ信号がＩ信号基準上限値ｃおよびＩ信号基準下限値ｂの範囲外である場合、このＩ信号が所定のレベルを逸脱しているものとする（ステップＳ１２ｂ）。
【００７０】
一方、受信したＩ信号が、予め定めたＩ信号基準上限値ｃおよびＩ信号基準下限値ｂの範囲内にある場合、演算部は、更に受信したＱ信号が予め定めたレベル内にあるかどうかを判定する（ステップＳ１２ｃ）。このステップＳ１２ｃでは、予め定めたＱ信号基準下限値ｅおよびＱ信号基準上限値ｆの範囲内にあるかどうかを演算部が判定するものである。そして、演算部は、受信したＱ信号が、Ｑ信号基準上限値ｆおよびＱ信号基準下限値ｅの範囲外である場合、所定のレベルを逸脱しているものとする（ステップＳ１２ｂ）。
【００７１】
一方、受信したＱ信号が、予め定めたＱ信号基準上限値ｆおよびＱ信号基準下限値ｅの範囲内にある場合、演算部は、受信したＩＱ信号は所定のレベル内であると判定する（ステップＳ１２ｄ）。
そうして、ステップＳ１２でＩＱ信号の比較がなされた後、ＩＱ信号が所定のレベルを逸脱していると判定された場合（ステップＳ１３）、バースト信号の立ち下がりはないと判定する（ステップＳ１４）。一方、ステップＳ１３で、ＩＱ信号が所定のレベル内である場合、演算部は、この受信信号のレベルに対応した配列変数をインクリメントする。
【００７２】
この配列変数Ｉは、図２０（ａ）に示すように受信信号のレベルをサフィックスａとしたもので、Ａ／Ｄ変換器２１Ｉの出力レベルの出力レベルに対応付けしたものとなっている。具体的には、Ａ／Ｄ変換器２１Ｉの出力が［６］ビットである場合、Ａ／Ｄ変換器２１Ｉが取り得る値は、［０〜６３］の［６４］通りである。配列変数Ｉは、この［６４］通りの取りうる値にそれぞれ対応した変数からなる配列変数である。この配列変数のサフィックスＮは、Ａ／Ｄ変換器２１Ｉが出力する値が代入される（Ｎ←ａ）。したがって、この配列変数Ｉ（Ｎ）には、受信レベルに対応した受信信号の受信回数がカウントされるようになっている（ステップＳ１５）。
【００７３】
このようにして、配列変数Ｉに格納された受信レベルの対応した受信信号の受信回数から、ステップＳ１６でＩ信号のバースト立ち下がり検出を行う。このステップＳ１６で行うバースト立ち下がり検出において演算部は、配列変数Ｉに格納されている値を順次調べて閾値を超えた配列変数の値の存在を確認するものである。
【００７４】
具体的には、配列変数Ｉ（０）から調べる閾値を超えていないかどうかを調べるため、演算部は、変数Ｎの値を［０］に初期化する。そして、演算部は、配列変数Ｉ（Ｎ）の値が閾値を超えていないかどうかを調べる（ステップＳ１６ｂ）。配列変数Ｉ（Ｎ）の値が閾値を超えていない場合、演算部は、次の配列変数の値が閾値を超えていないか調べるため、変数Ｎの値をインクリメントする（ステップＳ１６ｃ）。このとき、演算部は、変数Ｎの値が配列変数の最大値を超えていないかどうかを調べる（ステップＳ１６ｄ）。このステップＳ１６ｄで変数Ｎの値が配列変数の最大値を超えた場合は、バースト信号の立ち下がりがなかったと判定する（ステップ１６ｅ）。
【００７５】
一方、このステップＳ１６ｄで、変数Ｎの値が配列変数の最大値の範囲内の場合、更に次の配列変数の値を調べる（ステップＳ１６ｂ）。なお、演算部は、ステップＳ１６ｂで配列変数Ｉ（Ｎ）が閾値を超えていると判定したとき、Ｉ信号のバースト立ち下がりを検出したと判定する（ステップ１６ｆ）。
このようにして演算部は、Ｉ信号のバースト立ち下がりがないと判定したとき（ステップＳ１７）、バースト信号はなかったと判定する（ステップＳ１４）。
一方、ステップＳ１７で、バースト立ち下がりがあると判定した演算部は、更にＱ信号に関してもバースト立ち下がりがないか調べる（ステップＳ１８）。
【００７６】
次に演算部は、受信したＩＱ信号のレベルが所定のレベル内にあるかどうかを比較する（ステップＳ１８）。このステップＳ１８で演算部は、受信したＩＱ信号が、予め定めたレベル内にあるかどうかを判定する（ステップＳ１８ａ）。このステップＳ１８ａでは、予め定めたＩ信号基準下限値ｂ’およびＩ信号基準上限値ｃ’の範囲内にあるかどうかを演算部が判定する。ちなみに、このＩ信号基準下限値ｂ’およびＩ信号基準上限値ｃ’は、上述したステップＳ１２ａで判定したＩ信号基準下限値ｂおよびＩ信号基準上限値ｃとそれぞれ略等しい値が設定される。そして、受信したＩ信号が、Ｉ信号基準上限値ｃ’およびＩ信号基準下限値ｂ’の範囲外である場合、演算部は、このＩ信号が所定のレベルを逸脱しているものとする（ステップＳ１８ｂ）。
【００７７】
一方、受信したＩ信号が予め定めたＩ信号基準上限値ｃ’およびＩ信号基準下限値ｂ’の範囲内にある場合、演算部は、更に受信したＱ信号が、予め定めたレベル内にあるかどうかを判定する（ステップＳ１８ｂ）。このステップＳ１８ｂでは、予め定めたＱ信号基準下限値ｅ’およびＱ信号基準上限値ｆ’の範囲内にあるかどうかを演算部が判定するものである。
【００７８】
ちなみに、このＱ信号基準下限値ｅ’およびＱ信号基準上限値ｆ’は、上述したステップＳ１２ｂで判定したＱ信号基準下限値ｅおよびＱ信号基準上限値ｆとそれぞれ略等しい値が設定される。そして、演算部は、受信したＱ信号が、Ｑ信号上限値ｆ’およびＱ信号基準下限値ｅ’の範囲外である場合、所定のレベルを逸脱しているものとする（ステップＳ１８ｃ）。
【００７９】
一方、受信したＱ信号が、予め定めたＱ信号基準上限値ｆ’およびＱ信号基準下限値ｅ’の範囲内にある場合、演算部は、受信したＩＱ信号は所定のレベル内であると判定する（ステップＳ１８ｄ）。
そうして、ステップＳ２１でＩＱ信号の比較がなされた後、ＩＱ信号が所定のレベルを逸脱していると判定された場合（ステップＳ１９）、バースト信号の立ち下がりはないと判定する（ステップＳ１４）。一方、ステップＳ１９で、ＩＱ信号が所定のレベル内である場合、演算部は、この受信信号のレベルに対応した配列変数をインクリメントする。
【００８０】
ちなみに、この配列変数Ｑは、図２０（ｂ）に示すように受信信号のレベルをサフィックスｂとしたもので、Ａ／Ｄ変換器２１Ｑの出力レベルの出力レベルに対応付けられたものとなっている。具体的には、Ａ／Ｄ変換器２１Ｑの出力が［６］ビットである場合、Ａ／Ｄ変換器２１Ｑが取り得る値は、［０〜６３］の［６４］通りである。配列変数Ｑは、この［６４］通りの取りうる値にそれぞれ対応した変数からなる配列変数である。この変数Ｎには、Ａ／Ｄ変換器２１Ｑが出力する値が代入される（Ｎ←ｂ）。したがって、この配列変数Ｑ（Ｎ）には、受信レベルに対応した受信信号の受信回数がカウントされることになる（ステップＳ２０）。
【００８１】
このようにして、配列変数Ｑ（Ｎ）に格納された受信レベルの対応した受信信号の受信回数から、ステップＳ２１でＱ信号のバースト立ち下がり検出を行う。
このステップＳ２１で行うバースト信号の立ち下がり検出において演算部は、配列変数の値を順次調べて閾値を超えた変数の存在を確認する。
具体的には、配列変数Ｑ（０）から調べる閾値を超えていないかどうかを調べるため、演算部は、変数Ｎの値を［０］に初期化する。そして、演算部は、配列変数Ｑ（Ｎ）の値が閾値を超えていないかどうかを調べる（ステップＳ２１ｂ）。配列変数Ｑ（Ｎ）の値が閾値を超えていない場合、演算部は、次の配列変数の値が閾値を超えていないか調べるため、変数Ｎの値をインクリメントする（ステップＳ２１ｃ）。このとき、演算部は、変数Ｎの値が配列変数の最大値を超えていないかどうかを調べる（ステップＳ２１ｄ）。ステップＳ２１ｄで変数Ｎの値が配列変数の最大値を超えた場合は、バースト信号の立ち下がりがなかったと判定する（ステップ２１ｅ）。また、このステップＳ２１ｄで、変数Ｎの値が配列変数の最大値の範囲内の場合、更に次の配列変数の値を調べる（ステップＳ２１ｂ）。一方、演算部は、ステップＳ２１ｂで配列変数Ｑ（Ｎ）が閾値を超えていると判定したとき、Ｑ信号のバースト立ち下がりを検出したと判定する（ステップ２１ｆ）。
【００８２】
このようにして演算部は、Ｑ信号のバースト立ち下がりがないと判定したとき（ステップＳ２２）、バースト立ち下がりはなかったと判定する（ステップＳ１４）。一方、ステップＳ２２で、バースト立ち下がりがあると判定した演算部は、ベースバンドＩＱ信号の立ち下がりであると判定する（ステップＳ２３）。
そうして、バースト立ち下がりを判定した後、演算部は所定の時間が経過しているかどうかを判定する（ステップＳ２４）。この所定時間は、立ち下がり検出の周期を定めるものであり、上述した一連の動作中における配列変数Ｉ，Ｑに累積加算される加算値を、所定時間間隔で初期化する基準時間となるものである。
また、このステップＳ２４で、演算部は所定時間を経過したと判定したときは、配列変数Ｉ，Ｑを初期化する（ステップＳ２５）。
【００８３】
かくして、このような手順に基づいて行われるバースト立ち下がり検出方法によれば、Ａ／Ｄ変換器の出力データの変換値毎に、その受信回数を独立してカウントしている。つまり、所定のサンプリング区間におけるＡ／Ｄ変換器の出力レベルに対応したヒストグラムを生成して、このヒストグラムの最大値が、予め定めた閾値を超えたときバースト立ち下がりとしている。このため、Ａ／Ｄ変換器の出力にＤＣオフセットが重畳されていたとしても、確実、且つ高精度にバースト立ち下がりを検出することが可能となる。
【００８４】
【発明の効果】
以上述べたように、本発明のバースト信号検出回路および検出方法によれば、ベースバンドＩＱ信号のＡ／Ｄ変換器の出力にＤＣオフセットがあっても確実に、且つ短時間でバースト信号を高精度で検出することができる等の実用上多大なる効果が奏せられる。
【図面の簡単な説明】
【図１】無線パケット受信装置の概略構成を示す機能ブロック図。
【図２】本発明の一実施形態に係るバースト立ち上がり検出回路の概略構成を示す機能ブロック図。
【図３】本発明の一実施形態に係るバースト立ち上がり検出回路において、バースト立ち上がり検出時におけるＡ／Ｄ変換器の出力データの頻度を示すヒストグラム。
【図４】本発明の一実施形態に係るバースト立ち上がり検出回路において、ノイズ区間におけるＡ／Ｄ変換器の出力データの頻度を示すヒストグラム。
【図５】本発明の一実施形態に係るバースト立ち上がり検出方法を示すフローチャート。
【図６】図５に示すバースト立ち上がり検出方法におけるサブルーチンを示すフローチャート。
【図７】図５に示すバースト立ち上がり検出方法におけるサブルーチンを示すフローチャート。
【図８】本発明の一実施形態に係るバースト立ち上がり検出方法における配列変数のデータ構造を示す図。
【図９】本発明の一実施形態に係るバースト立ち下がり検出回路の概略構成を示す機能ブロック図。
【図１０】本発明の一実施形態に係るバースト信号検出回路のベースバンドＩＱ信号の自動利得調整器の調整範囲を示す図。
【図１１】ベースバンドＩＱ信号の立ち下がり区間時およびノイズ期間時におけるＡ／Ｄ変換器の出力値の発生頻度を表すヒストグラム。
【図１２】ベースバンドＩＱ信号にＤＣオフセットがある場合の立ち下がり区間時およびノイズ期間時におけるＡ／Ｄ変換器の出力値の発生頻度を表すヒストグラム。
【図１３】本発明の一実施形態に係るバースト立ち下がり検出回路において、バースト立ち下がり検出時におけるＡ／Ｄ変換器の出力データの頻度を示すヒストグラム。
【図１４】本発明の一実施形態に係るバースト立ち下がり検出回路において、ノイズ区間におけるＡ／Ｄ変換器の出力データの頻度を示すヒストグラム。
【図１５】本発明の一実施形態に係るバースト立ち下がり検出方法を示すフローチャート。
【図１６】図１５に示すバースト立ち下がり検出方法におけるサブルーチンを示すフローチャート。
【図１７】図１５に示すバースト立ち下がり検出方法におけるサブルーチンを示すフローチャート。
【図１８】図１５に示すバースト立ち下がり検出方法におけるサブルーチンを示すフローチャート。
【図１９】図１５に示すバースト立ち下がり検出方法におけるサブルーチンを示すフローチャート。
【図２０】本発明の一実施形態に係るバースト立ち下がり検出方法における配列変数のデータ構造を示す図。
【符号の説明】
１０              バースト立ち上がり検出回路
１１、２１        Ａ／Ｄ変換器
１２、２２、３０  比較部
１３、２３        基準値設定部
１５              シフトレジスタ
１６、２７        加算器
１７              累算器
１９、２９        閾値設定部
２０              バースト立ち下がり検出回路
２６              デコーダ
２８              リセット制御部
【図１】
2004254116.tif 000003
【図２】
2004254116.tif 000004
【図３】
2004254116.tif 000005
【図４】
2004254116.tif 000006
【図５】
2004254116.tif 000007
【図６】
2004254116.tif 000008
【図７】
2004254116.tif 000009
【図８】
2004254116.tif 000010
【図９】
2004254116.tif 000011
【図１０】
2004254116.tif 000012
【図１１】
2004254116.tif 000013
【図１２】
2004254116.tif 000014
【図１３】
2004254116.tif 000015
【図１４】
2004254116.tif 000016
【図１５】
2004254116.tif 000017
【図１６】
2004254116.tif 000018
【図１７】
2004254116.tif 000019
【図１８】
2004254116.tif 000020
【図１９】
2004254116.tif 000021
【図２０】
2004254116.tif 000022