(57)【要約】【課題】薄膜トランジスタを備えた液晶表示装置において、ガラス基板の端面に露出された引き出し線の腐食を防止する。【解決手段】液晶表示装置複数個分に対応する大きさのガラス基板１は、最終的には一点鎖線で示すカットライン２に沿って切断されることにより、各単体に分断される。そして、例えば、薄膜トランジスタ７のゲート電極に接続されたゲートライン８の右端部は、引き回し線１０、ゲートドライバ搭載領域１１内の接続パッド１２および引き出し線１３を介して、カットライン２の外側に配置された静電気対策用の共通ライン５に接続されている。この場合、引き出し線１３は、ＩＴＯからなる画素電極６と同一の材料によって同時に形成されている。そして、ＩＴＯは腐食しにくいため、ガラス基板１切断後に、ガラス基板１の端面に露出される引き出し線１３の腐食を防止することができる。【選択図】        図１
2004247533.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、該基板上にマトリックス状に配置された複数のアクティブ素子に少なくとも一部が接続された配線が設けられ、該配線から引き出された引き出し線の端面が前記基板の端面から露出されているアクティブマトリックスパネルにおいて、前記引き出し線の少なくともその端面側は腐食しにくい導電材料によって形成されていることを特徴とするアクティブマトリックスパネル。
【請求項２】
請求項１に記載の発明において、前記引き出し線は酸化物系透明導電材料によって形成されていることを特徴とするアクティブマトリックスパネル。
【請求項３】
請求項１に記載の発明において、前記引き出し線はＩＴＯによって形成されていることを特徴とするアクティブマトリックスパネル。
【請求項４】
請求項１に記載の発明において、前記アクティブ素子は薄膜トランジスタであり、前記配線は該薄膜トランジスタに接続されるゲートラインであることを特徴とするアクティブマトリックスパネル。
【請求項５】
請求項１に記載の発明において、前記アクティブ素子は薄膜トランジスタであり、前記配線は該薄膜トランジスタに接続されるドレインラインであることを特徴とするアクティブマトリックスパネル。
【請求項６】
請求項１に記載の発明において、前記配線はドライバが搭載される接続パッドに接続され、前記引き出し線は該接続パッドに接続されていることを特徴とするアクティブマトリックスパネル。
【請求項７】
請求項６に記載の発明において、前記接続パッドは、前記配線に連続して設けられた第１のパッド部と、該第１のパッド部上に前記引き出し線に連続して設けられた第２のパッド部とを少なくとも有することを特徴とするアクティブマトリックスパネル。
【請求項８】
請求項６に記載の発明において、前記引き出し線は、前記接続パッドに連続して設けられた第１の引き出し線と、該第１の引き出し線に接続された腐食しにくい導電材料からなる第２の引き出し線とを有することを特徴とするアクティブマトリックスパネル。
【請求項９】
請求項１に記載の発明において、前記配線はドライバが搭載される接続パッドに接続され、前記引き出し線は該接続パッド側とは反対側の前記配線に接続されていることを特徴とするアクティブマトリックスパネル。
【請求項１０】
請求項１に記載の発明において、前記アクティブ素子はスイッチング素子としての薄膜トランジスタであることを特徴とするアクティブマトリックスパネル。
【請求項１１】
請求項１０に記載の発明において、前記薄膜トランジスタに画素電極が接続されていることを特徴とするアクティブマトリックスパネル。
【請求項１２】
請求項１１に記載の発明において、前記引き出し線の少なくともその端面側は同一の平面上に設けられた前記画素電極と同一の材料によって形成されていることを特徴とするアクティブマトリックスパネル。
【請求項１３】
請求項１に記載の発明において、前記アクティブ素子は光電変換素子としての薄膜トランジスタであることを特徴とするアクティブマトリックスパネル。
【請求項１４】
請求項１３に記載の発明において、前記薄膜トランジスタは、光源側に配置された遮光性材料からなる第１のゲート電極と、光源側とは反対側に配置された透光性材料からなる第２のゲート電極との２つのゲート電極を備えていることを特徴とするアクティブマトリックスパネル。
【請求項１５】
請求項１４に記載の発明において、前記引き出し線の少なくともその端面側は同一の平面上に設けられた前記第２のゲート電極と同一の材料によって形成されていることを特徴とするアクティブマトリックスパネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はアクティブマトリックスパネルに関し、例えば、アクティブ素子として薄膜トランジスタを備えたアクティブマトリックスパネルに関する。
【０００２】
【従来の技術】
アクティブ素子として薄膜トランジスタを備えたアクティブマトリックスパネルでは、基板上に互いに交差して設けられたそれぞれ複数ずつのゲートラインとドレインラインとの各交点近傍に薄膜トランジスタが両ラインに接続されて設けられている。ところで、このようなアクティブマトリックスパネルを製造するとき、製造工程中の静電気に起因して両ライン間に電位差が生じると、薄膜トランジスタの特性が変化したり破壊したりするおそれがあるため、静電気対策を施している。
【０００３】
従来のこのようなアクティブマトリックスパネルには、薄膜トランジスタ等が設けられた本来の基板に連続して設けられた外部基板上に共通ラインを設け、この共通ラインにゲートラインおよびドレインラインをドライバ搭載用接続パッドおよび該接続パッドから引き出された引き出し線を介して接続し、静電気を帯びたとき、共通ラインを介してすべてのゲートラインおよびドレインラインが同電位となることにより、両ライン間に電位差が生じるのを防止し、そして最終的には本来の基板と外部基板との間で切断するようにしたものがある（例えば、特許文献１参照）。この場合、ドライバ搭載用接続パッドおよび引き出し線は、加工性や低抵抗値の要請から、これらに接続されたゲートラインまたはドレインラインと同一の材料例えばアルミニウムやアルミニウム合金からなるアルミニウム系金属あるいはクロムやモリブデン等の高融点金属によって形成されている。
【０００４】
【特許文献１】
特開平６−２０２１５２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、本来の基板と外部基板との間で切断すると、本来の基板上に残存する引き出し線が絶縁膜で覆われていても、腐食しやすい上記金属材料からなる引き出し線の端面が本来の基板の端面から露出されるため、この露出部分の汚染等に起因して、当該露出部分が腐食するおそれがある。そして、引き出し線の露出側からドライバ搭載用接続パッド側への腐食が進行し、ついにはドライバ搭載用接続パッドが腐食すると、ドライバとの電気的接続が断たれ、故障してしまう。
そこで、この発明は、基板の端面に露出された引き出し線の腐食を防止することができるアクティブマトリックスパネルを提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、基板上に、該基板上にマトリックス状に配置された複数のアクティブ素子に少なくとも一部が接続された配線が設けられ、該配線から引き出された引き出し線の端面が前記基板の端面から露出されているアクティブマトリックスパネルにおいて、前記引き出し線の少なくともその端面側は腐食しにくい導電材料によって形成されていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記引き出し線は酸化物系透明導電材料によって形成されていることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記引き出し線はＩＴＯによって形成されていることを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記アクティブ素子は薄膜トランジスタであり、前記配線は該薄膜トランジスタに接続されるゲートラインであることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記アクティブ素子は薄膜トランジスタであり、前記配線は該薄膜トランジスタに接続されるドレインラインであることを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記配線はドライバが搭載される接続パッドに接続され、前記引き出し線は該接続パッドに接続されていることを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記接続パッドは、前記配線に連続して設けられた第１のパッド部と、該第１のパッド部上に前記引き出し線に連続して設けられた第２のパッド部とを少なくとも有することを特徴とするものである。
請求項８に記載の発明は、請求項６に記載の発明において、前記引き出し線は、前記接続パッドに連続して設けられた第１の引き出し線と、該第１の引き出し線に接続された腐食しにくい導電材料からなる第２の引き出し線とを有することを特徴とするものである。
請求項９に記載の発明は、請求項１に記載の発明において、前記配線はドライバが搭載される接続パッドに接続され、前記引き出し線は該接続パッド側とは反対側の前記配線に接続されていることを特徴とするものである。
請求項１０に記載の発明は、請求項１に記載の発明において、前記アクティブ素子はスイッチング素子としての薄膜トランジスタであることを特徴とするものである。
請求項１１に記載の発明は、請求項１０に記載の発明において、前記薄膜トランジスタに画素電極が接続されていることを特徴とするものである。
請求項１２に記載の発明は、請求項１１に記載の発明において、前記引き出し線の少なくともその端面側は同一の平面上に設けられた前記画素電極と同一の材料によって形成されていることを特徴とするものである。
請求項１３に記載の発明は、請求項１に記載の発明において、前記アクティブ素子は光電変換素子としての薄膜トランジスタであることを特徴とするものである。
請求項１４に記載の発明は、請求項１３に記載の発明において、前記薄膜トランジスタは、光源側に配置された遮光性材料からなる第１のゲート電極と、光源側とは反対側に配置された透光性材料からなる第２のゲート電極との２つのゲート電極を備えていることを特徴とするものである。
請求項１５に記載の発明は、請求項１４に記載の発明において、前記引き出し線の少なくともその端面側は同一の平面上に設けられた前記第２のゲート電極と同一の材料によって形成されていることを特徴とするものである。
そして、この発明によれば、引き出し線の少なくともその端面側を腐食しにくい導電材料によって形成しているので、基板の端面に露出された引き出し線の腐食を防止することができる。
【０００７】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての液晶表示装置を説明するために示すもので、液晶表示装置複数個分に対応する大きさのガラス基板上にスイッチング素子（アクティブ素子）としての薄膜トランジスタ等が形成された状態における等価回路的平面図を示したものである。
【０００８】
液晶表示装置複数個分に対応する大きさのガラス基板１は、最終的には一点鎖線で示すカットライン２に沿って切断されることにより、カットライン２で囲まれた単体形成領域３からなる各単体に分断されるようになっている。単体形成領域３において二点鎖線で囲まれた領域は表示領域４となっている。ガラス基板１上の各単体形成領域３の右辺外側、下辺外側、左辺内側および上辺内側には共通ライン５が格子状に設けられている。
【０００９】
表示領域４には、マトリックス状に配置された複数の画素電極６と、これらの画素電極６にそれぞれ接続されたスイッチング素子としての複数の薄膜トランジスタ７と、行方向に配置され、薄膜トランジスタ７にゲート信号を供給する複数のゲートライン８と、列方向に配置され、薄膜トランジスタ７にドレイン信号を供給する複数のドレインライン９とが設けられている。
【００１０】
各ゲートライン８の右端部は、ガラス基板１上において表示領域４の右側に設けられた引き回し線１０、その右側の点線で示すゲートドライバ搭載領域１１内に設けられた出力側の接続パッド１２およびその右側に設けられた引き出し線１３を介して、その右側の共通ライン５に接続されている。
【００１１】
各ドレインライン９の下端部は、ガラス基板１上において表示領域４の下側に設けられた引き回し線１４、その下側の点線で示すドレインドライバ搭載領域１５内に設けられた出力側の接続パッド１６およびその下側に設けられた引き出し線１７を介して、その下側の共通ライン５に接続されている。
【００１２】
各ドライバ搭載領域１１、１５内にそれぞれ設けられた入力側の接続パッド１８、１９は、ガラス基板１上においてドレインドライバ搭載領域１５の右下側の各所定の箇所に設けられた外部接続端子２０に引き回し線２１を介して接続されている。各外部接続端子２０は、その下側に設けられた引き出し線２２を介して、その下側の共通ライン５に接続されている。
【００１３】
次に、図１に示す液晶表示装置の一部の具体的な構造の一例について、図２を参照して説明する。この場合、図２は薄膜トランジスタ７の部分および各出力側の接続パッド１２、１６の部分の断面図を示す。
【００１４】
まず、薄膜トランジスタ７の部分について説明する。ガラス基板１の上面の所定の箇所にはアルミニウム系金属、クロム系金属、モリブデン系金属等（以下、クロム等という。）からなるゲート電極２３が設けられている。ゲート電極２３を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜２４が設けられている。ゲート電極２３上におけるゲート絶縁膜２４の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜２５が設けられている。
【００１５】
半導体薄膜２５の上面の所定の箇所には窒化シリコンからなるチャネル保護膜２６が設けられている。チャネル保護膜２６の上面両側およびその両側における半導体薄膜２５の上面にはｎ型アモルファスシリコンからなるコンタクト層２７、２８が設けられている。各コンタクト層２７、２８の上面にはクロム等からなるドレイン電極２９およびソース電極３０が設けられている。
【００１６】
そして、ゲート電極２３、ゲート絶縁膜２４、半導体薄膜２５、チャネル保護膜２６、コンタクト層２７、２８、ドレイン電極２９およびソース電極により、薄膜トランジスタ７が構成されている。
【００１７】
ドレイン電極２９およびソース電極３０等を含むゲート絶縁膜２４の上面には窒化シリコンからなるオーバーコート膜３１が設けられている。オーバーコート膜３１の上面の所定の箇所にはＩＴＯ（酸化物系透明導電材料）からなる画素電極６が設けられている。画素電極６は、オーバーコート膜３１に設けられた開口部３２を介してソース電極３０に接続されている。
【００１８】
次に、ゲートドライバ搭載領域１１内の出力側の接続パッド１２について説明する。接続パッド１２は、ガラス基板１の上面の所定の箇所に設けられたクロム等からなる第１のパッド部１２ａと、その上のオーバーコート膜３１の上面に設けられたＩＴＯからなる第２のパッド部１２ｂとからなっている。この場合、第２のパッド部１２ｂは、オーバーコート膜３１およびゲート絶縁膜２４に設けられた開口部３３を介して第１のパッド部１２ａに接続されている。
【００１９】
次に、ドレインドライバ搭載領域１５内の出力側の接続パッド１６について説明する。接続パッド１６は、ゲート絶縁膜２４の上面の所定の箇所に設けられたクロム等からなる第１のパッド部１６ａと、その上のオーバーコート膜３１の上面に設けられたＩＴＯからなる第２のパッド部１６ｂとからなっている。この場合、第２のパッド部１６ｂは、オーバーコート膜３１に設けられた開口部３４を介して第１のパッド部１６ａに接続されている。
【００２０】
次に、代表として、ゲートドライバ搭載領域１１内の出力側の接続パッド１２およびその近傍の共通ライン５の部分について、図３および図４を参照して説明する。この場合、図３は接続パッド１２およびその近傍の共通ライン５の部分の平面図を示し、図４はそのＩＶ−ＩＶ線に沿う断面図を示す。
【００２１】
引き回し線１０は、ガラス基板１の上面にゲートライン８に連続して設けられたクロム等からなり、その右端部は方形状の接続パッド１２のクロム等からなる第１のパッド部１２ａの左辺中央部に連続されている。引き出し線１３は、オーバーコート膜３１の上面に設けられたＩＴＯからなり、その左端部は方形状の接続パッド１２のＩＴＯからなる第２のパッド部１２ｂの右辺中央部に連続され、その右端部は、その右側におけるオーバーコート膜３１の上面に設けられたＩＴＯからなる共通ライン５に連続されている。この場合、共通ライン５の全体は、オーバーコート膜３１の上面に設けられたＩＴＯのみからなっている。
【００２２】
そして、図３および図４において、ガラス基板１をカットライン２に沿って切断すると、引き出し線１３の切断面がガラス基板１の切断面から露出される。しかし、引き出し線１３は、腐食しにくいＩＴＯ（酸化物系透明導電材料）からなるため、切断面のみならず、全体が露出していても、腐食することはない。したがって、接続パッド１２のＩＴＯからなる第２のパッド部１２ｂも腐食することはない。また、接続パッド１２のクロム等からなる第１のパッド部１２ａも、その上の第２のパッド部１２ｂによって覆われているので腐食することはない。
【００２３】
このように、出力側の接続パッド１２が腐食することはないので、その上に搭載されるゲートドライバとの電気的接続を長期間に亘って安定良く維持することができる。このようなことは、図２に示すドレインドライバ搭載領域１５内の出力側の接続パッド１６についても同様である。また、図１に示す外部接続端子２０は、出力側の接続パッド１２、１６のいずれかと同様の構造にすると、腐食しにくいようにすることができる。
【００２４】
ここで、ゲートドライバ搭載領域１１内の出力側の接続パッド１２の第１のパッド部１２ａは、ガラス基板１の上面にゲート電極２３を含むゲートライン８および引き回し線１０をクロム等によって形成するとき、同時に形成する。ドレインドライバ搭載領域１５内の出力側の接続パッド１６の第１のパッド部１６ａは、ゲート絶縁膜２４の上面にドレイン電極２９およびソース電極３０を含むドレインライン９および引き回し線１４をクロム等によって形成するとき、同時に形成する。
【００２５】
また、ゲートドライバ搭載領域１１内の出力側の接続パッド１２の第２のパッド部１２ｂ、引き出し線１３、ドレインドライバ搭載領域１５内の出力側の接続パッド１６の第２のパッド部１６ｂ、引き出し線１７および共通ライン５は、オーバーコート膜３１の上面に画素電極６をＩＴＯによって形成するとき、同時に形成する。したがって、工程数が増加することはない。
【００２６】
なお、上記実施形態では、図４に示すように、接続パッド１２をクロム等からなる第１のパッド部１２ａ上にＩＴＯからなる第２のパッド部１２ｂを設けた２層構造とした場合について説明したが、これに限定されるものではない。例えば、図５に示す第１の変形例のように、接続パッド１２をクロム等、例えばクロム系金属からなる第１のパッド部１２ａ上にクロム等、例えばアルミニウム系金属からなる第２のパッド部１２ｂおよびＩＴＯからなる第３のパッド部１２ｃを設けた３層構造としてもよい。この場合、第２のパッド部１２ｂは、ドレインライン９等をクロム等、例えばアルミニウム系金属によって形成するとき、同時に形成する。また、接続パッド１６および外部接続端子２０も上記のような３層構造としてもよい。
【００２７】
また、上記実施形態では、図４に示すように、共通ライン５をＩＴＯのみからなる単層構造とした場合について説明したが、これに限定されるものではない。例えば、図６に示す第２の変形例のように、共通ライン５をクロム等、例えばクロム軽金属からなる第１のライン層５ａ、クロム等、例えばアルミニウム系金属からなる第２のライン層５ｂおよびＩＴＯからなる第３のライン層５ｃの３層構造としてもよい。また、共通ライン５を第１のライン層５ａおよび第３のライン層５ｃの２層構造としてもよく、また第２のライン層５ｂおよび第３のライン層５ｃの２層構造としてもよい。
【００２８】
また、共通ライン５をＩＴＯからなるライン層を有しない構造としてもよい。例えば、図７に示す第３の変形例のように、共通ライン５を、図６に示すクロム等、例えばクロム系金属からなる第１のライン層５ａおよびクロム等、例えばアルミニウム系金属からなる第２のライン層５ｂの２層構造とし、ＩＴＯからなる引き出し線１３の右端部１３ａをオーバーコート膜３１に設けられた開口部３５を介して共通ライン５（第２のライン層５ｂ）に接続するようにしてもよい。上記において、共通ライン５を第２のライン層５ｂのみとし、これに引き出し線１３の右端部１３ａをオーバーコート膜３１に設けられた開口部３５を介して接続するようにしてもよい。また、共通ライン５を第１のライン層５ａのみとし、これに引き出し線１３の右端部１３ａをオーバーコート膜３１およびゲート絶縁膜２４に設けられた開口部３５を介して接続するようにしてもよい。
【００２９】
（第２実施形態）
図８はこの発明の第２実施形態としての液晶表示装置を説明するために示す図１同様の等価回路的平面図を示し、図９はそのうちのゲートドライバ搭載領域内の出力側の接続パッドおよびその近傍の共通ラインの部分の断面図を示したものである。
【００３０】
この液晶表示装置において、図１および図４に示す場合と異なる点は、出力側の接続パッド１２がドライバ搭載用パッド部１２ｄおよび引き出し線接続用パッド部１２ｅを有する長さとした点である。つまり、オーバーコート膜３１およびゲート絶縁膜２４に、クロム等の単層からなる接続パッド１２を露出する開口部３３および３６を設け、該接続パッド１２の開口部３３から露出する部分をドライバチップの電極にボンディングされるドライバ搭載用パッド部１２ｄとし、接続パッド１２の開口部３６から露出する部分を引き出し線接続用パッド部１２ｅとしている。この場合、該引き出し線接続用パッド部１２ｅは、開口部３６を介してオーバーコート膜３１上に設けられた引き出し線１３に接続される。上記において、ドライバ搭載用パッド部１２ｄおよび引き出し線接続用パッド部１２ｅを離間せずに連続して設け、オーバーコート膜３１およびゲート絶縁膜２４に形成する開口部を１つとすることも可能である。すなわち、開口部から露出される接続パッド１２の一部に引き出し線１３を接続し、該接続パッド１２の残部をドライバチップのボンディング用パッド部とすることができる。
【００３１】
この場合、出力側の接続パッド１６および外部接続端子２０も同様な構造とすることができる。すなわち、図８に図示されるように、接続パッド１６にドライバ搭載用パッド部１６ｄおよび引き出し線接続用パッド部１６ｅを設け、ＩＴＯからなる引き出し線１７を開口部３７を介して引き出し線接続用パッド部１６ｅに接続する。また、外部接続端子２０に、ドライバ搭載用パッド部２０ｄおよび引き出し線接続用パッド部２０ｅを設け、ＩＴＯからなる引き出し線２２を開口部３８を介して引き出し線接続用パッド部２０ｅに接続する。
【００３２】
このようにした場合には、図９を参照して説明すると、接続パッド１２がクロム等、例えばクロム系金属からなる単層構造であるため、図４に示す場合と比較して、クロム等からなる第１のパッド部１２ａとＩＴＯからなる第２のパッド部１２ｂとの間のコンタクト抵抗が存在しない。この結果、ドライバチップをボンディングする際、表面抵抗を小さくすることができるので、高速駆動に対応することが可能となる。
【００３３】
（第３実施形態）
図８および図９に示す場合には、接続パッド１２、１６を含むドライバ搭載領域１１、１５とカットライン２との間に開口部３６、３７等を設けるため、額縁の幅が図１および図４に示す場合よりも大きくなってしまう。そこで、図１０に示すこの発明の第３実施形態としての液晶表示装置のように、ゲートライン８のドライバ搭載領域１１の対向側である左側に開口部３６を含む引き出し線１３を設け、この引き出し線１３の左端部をその左側の共通ライン５に接続し、またドレインライン９のドライバ搭載領域１５の対向側である上側に開口部３７を含む引き出し線１７を設け、この引き出し線１７の上端部をその上側の共通ライン５に接続すると、額縁の幅を小さくすることができる。
【００３４】
この場合、表示領域４の周囲にはシール部があり、このシール部およびシール部の内側の数ｍｍの範囲は配向不良領域となって非表示領域とされるため、ドライバ搭載領域１１、１５の対向側にＩＴＯからなる引き出し線１３、１７を設ければ、該引き出し線１３、１７をこのような非表示領域の全体或いは一部の領域に配置することが可能となるので、この非表示領域に配置された引き出し線１３、１７の長さ分だけ液晶表示装置の額縁の幅を小さくすることができる。なお、外部接続端子２０の場合には、その配置領域にある程度の余裕があるため、その近傍に開口部３８等を設けても、額縁の幅が大きくなることはない。
【００３５】
（第４実施形態）
図１に示す液晶表示装置では、製造工程中の静電気対策について効果があるが、カットライン２で各単体に切断した後では、静電気対策について効果がない。そこで、次に、カットライン２で各単体に切断した後でも静電気対策について効果があるこの発明の第４実施形態としての液晶表示装置について、図１同様の等価回路的平面図である図１１を参照して説明する。
【００３６】
この液晶表示装置において、図１に示す場合と異なる点は、ガラス基板１上の表示領域４の外側にリング状の短絡ライン４１を設け、短絡ライン４１の右辺とゲートドライバ搭載領域１１との間に複数の静電保護素子４２を短絡ライン４１の右辺およびゲートライン８の引き回し線１０に接続されて設け、短絡ライン４１の下辺とドレインドライバ搭載領域１５との間に複数の静電保護素子４３を短絡ライン４１の下辺およびドレインライン９の引き回し線１４に接続されて設けたことである。
【００３７】
この液晶表示装置では、静電保護素子４２、４３を備えているため、カットライン２で各単体に切断した後でも静電気対策について効果がある。次に、この場合の静電気対策について簡単に説明する。例えば、カットライン２で各単体に切断した後のガラス基板１の右端面あるいは下端面に外部から静電気が帯電すると、静電保護素子４２、４３が導通し、短絡ライン４１、全てのゲートライン８および全てのドレインライン９が同電位となり、これにより薄膜トランジスタ７の特性が変化したり破壊したりしないようにすることができる。
【００３８】
ここで、図１１に示す液晶表示装置では、短絡ライン４１の右辺がゲートライン８の引き回し線１０と交差し、短絡ライン４１の下辺がドレインライン９の引き回し線１４と交差する。そこで、短絡ライン４１の左辺、上辺、下辺はゲートライン８および引き回し線１０等と同時に形成し、短絡ライン４１の右辺はドレインライン９および引き回し線１４等と同時に形成する。
【００３９】
（第５実施形態）
図２および図４に示す液晶表示装置では、画素電極６、引き出し線１３および共通ライン５をオーバーコート膜３１の上面に設けているが、これに限定されるものではない。例えば、図１２および図１３に示すこの発明の第５実施形態としての液晶表示装置のように、ゲート絶縁膜２４の上面に画素電極６、引き出し線１３および共通ライン５を設けるようにしてもよい。この場合、画素電極６の一部はソース電極３０の上面の所定の箇所に設けられている。また、接続パッド１２の第２のパッド部１２ｂは、ゲート絶縁膜２４の上面にゲート絶縁膜２４に設けられた開口部３３ａを介して第１のパッド部１２ａに接続されて設けられている。さらに、接続パッド１６の第２のパッド部１６ｂは第１のパッド部１６ａの上面に設けられている。
【００４０】
なお、上記各実施形態において、ゲートライン８とドレインライン９とのうちのいずれか一方のみを共通ライン５に接続するようにしてもよい。また、ガラス基板１上にドライバ搭載領域１１、１５等を設けずに、ＴＣＰ（テープキャリアパッケージ）やＣＯＦ（チップオンフィルム）等と呼ばれる半導体装置を用いるようにしてもよい。
【００４１】
（第６実施形態）
この発明は、液晶表示装置に限らず、他の装置、例えば図１４に示すような指紋読取装置にも適用することができる。すなわち、図１４はこの発明の第６実施形態としての指紋読取装置を説明するために示すもので、指紋読取装置複数個分に対応する大きさのガラス基板上に光電変換素子（アクティブ素子）としての薄膜トランジスタ等が形成された状態における等価回路的平面図を示したものである。
【００４２】
この場合の光電変換素子としての薄膜トランジスタは、後で詳述するが、光源側に配置された遮光性材料からなる第１のゲート電極と、光源側とは反対側に配置された透光性材料からなる第２のゲート電極との２つのゲート電極を備えている。
【００４３】
さて、図１４に示すように、指紋読取装置複数個分に対応する大きさのガラス基板５１は、最終的には一点鎖線で示す格子状のカットライン５２に沿って切断されることにより、カットライン５２で囲まれた単体形成領域５３からなる各単体に分断されるようになっている。ガラス基板５１上において、行方向に延びるカットライン５２の下側には第１の共通ライン５４が設けられ、列方向に延びるカットライン５２の左側および右側には第２および第３の共通ライン５５、５６が設けられている。
【００４４】
単体形成領域５３のほぼ中央部には光電変換素子としての複数の薄膜トランジスタ５７がマトリックス状に配置されている。薄膜トランジスタ５７は、その具体的な構造については後で説明するが、トップゲート電極５８、ボトムゲート電極５９、ドレイン電極６０およびソース電極６１を備えている。
【００４５】
単体形成領域５３のほぼ中央部には、行方向に配置され、薄膜トランジスタ５７のトップゲート電極５８に接続された複数のトップゲートライン６２と、行方向に配置され、薄膜トランジスタ５７のボトムゲート電極５９に接続された複数のボトムゲートライン６３と、列方向に配置され、薄膜トランジスタ５７のドレイン電極６０に接続された複数のドレインライン６４と、列方向に配置され、薄膜トランジスタ５７のソース電極６１に接続された複数のソースライン６５とが設けられている。
【００４６】
薄膜トランジスタ５７、トップゲートライン６２、ボトムゲートライン６３、ドレインライン６４およびソースライン６５が配置された指搭載領域の最上層には透明導電層６６（図１５参照）が設けられている。透明導電層６６は、この上に指紋読み取りのために接触された指が静電気を帯びているとき、この静電気を逃がすためのものである。
【００４７】
各トップゲートライン６２の左端部は、ガラス基板５１上において透明導電層６６の左側に設けられた引き回し線６７、その左側の点線で示すトップゲートドライバ搭載領域６８内に設けられた出力側の接続パッド６９およびその左側に設けられた引き出し線７０を介して、その左側のカットライン５２の外側の第２の共通ライン５５に接続されている。
【００４８】
各ボトムゲートライン６３の右端部は、ガラス基板５１上において透明導電層６６の右側に設けられた引き回し線７１、その右側の点線で示すボトムゲートドライバ搭載領域７２内に設けられた出力側の接続パッド７３およびその右側に設けられた引き出し線７４を介して、その左側のカットライン５２の外側の第３の共通ライン５６に接続されている。
【００４９】
各ドレインライン６４の下端部は、ガラス基板５１上において透明導電層６６の下側に設けられた引き回し線７５、その下側の点線で示すドレインドライバ搭載領域７６内に設けられた出力側の接続パッド７７およびその下側に設けられた引き出し線７８を介して、その下側のカットライン５２の外側の第１の共通ライン５４に接続されている。
【００５０】
各ドライバ搭載領域６８、７２、７６内にそれぞれ設けられた入力側の接続パッド７９、８０、８１は、ガラス基板５１上においてドレインドライバ搭載領域７６の下側の各所定の箇所に設けられた外部接続端子８２に引き回し線８３を介して接続されている。各ソースライン６５は、共通引き回し線８４を介して１つの外部接続端子８２に接続されている。
【００５１】
透明導電層６６の所定の２箇所は、引き回し線８５を介して２つの外部接続端子８２に接続されている。各外部接続端子８２は、その下側に設けられた引き出し線８６を介して、その下側のカットライン５２の外側の第１の共通ライン５４に接続されている。
【００５２】
次に、図１４に示す指紋読取装置の一部の具体的な構造の一例について、図１５を参照して説明する。この場合、図１５は薄膜トランジスタ５７の部分および各出力側の接続パッド６９、７３、７７の部分の断面図を示す。
【００５３】
まず、薄膜トランジスタ５７の部分について説明する。ガラス基板５１の上面の所定の箇所にはクロム等からなるボトムゲート電極５９が設けられている。ボトムゲート電極５９を含むガラス基板５１の上面には窒化シリコンからなるボトムゲート絶縁膜８７が設けられている。ボトムゲート電極５９上におけるボトムゲート絶縁膜８７の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜８８が設けられている。
【００５４】
半導体薄膜８８の上面の所定の箇所には窒化シリコンからなるチャネル保護膜８９が設けられている。チャネル保護膜８９の上面両側およびその両側における半導体薄膜８８の上面にはｎ型アモルファスシリコンからなるコンタクト層９０、９１が設けられている。各コンタクト層９０、９１の上面にはクロム等からなるドレイン電極６０およびソース電極６１が設けられている。
【００５５】
ドレイン電極６０およびソース電極６１等を含むボトムゲート絶縁膜８７の上面には窒化シリコンからなるトップゲート絶縁膜９２が設けられている。半導体薄膜８８上におけるトップゲート絶縁膜９２の上面の所定の箇所にはＩＴＯ（酸化物系透明導電材料）からなるトップゲート電極５８が設けられている。トップゲート電極５８を含むトップゲート絶縁膜９２の上面には窒化シリコンからなるオーバーコート膜９３が設けられている。オーバーコート膜９３の上面の所定の箇所にはＩＴＯからなる透明導電層６６が設けられている。
【００５６】
そして、ボトムゲート電極５９、ボトムゲート絶縁膜８７、半導体薄膜８８、チャネル保護膜８９、コンタクト層９０、９１、ドレイン電極６０、ソース電極６１、トップゲート絶縁膜９２およびトップゲート電極５８により、薄膜トランジスタ５７が構成されている。
【００５７】
次に、トップゲートドライバ搭載領域６８内の出力側の接続パッド６９について説明する。接続パッド６９は、トップゲート絶縁膜９２の上面の所定の箇所に設けられたＩＴＯからなる第１のパッド部６９ａと、その上のオーバーコート膜９３の上面に設けられたＩＴＯからなる第２のパッド部６９ｂとからなっている。この場合、第２のパッド部６９ｂは、オーバーコート膜９３に設けられた開口部９４を介して第１のパッド部６９ａに接続されている。
【００５８】
次に、ボトムゲートドライバ搭載領域７２内の出力側の接続パッド７３について説明する。接続パッド７３は、ガラス基板５１の上面の所定の箇所に設けられたクロム等からなる第１のパッド部７３ａと、その上のボトムゲート絶縁膜８７の上面に設けられたクロム等からなる第２のパッド部７３ｂと、その上のトップゲート絶縁膜９２の上面に設けられたＩＴＯからなる第３のパッド部７３ｃと、その上のオーバーコート膜９３の上面に設けられたＩＴＯからなる第４のパッド部７３ｄとからなっている。
【００５９】
この場合、第２のパッド部７３ｂは、ボトムゲート絶縁膜８７に設けられた開口部９５を介して第１のパッド部７３ａに接続されている。第３のパッド部７３ｃは、トップゲート絶縁膜９２に設けられた開口部９６を介して第２のパッド部７３ｂに接続されている。第４のパッド部７３ｄは、オーバーコート膜９３に設けられた開口部９７を介して第３のパッド部７３ｃに接続されている。
【００６０】
次に、ドレインドライバ搭載領域７６内の出力側の接続パッド７７について説明する。接続パッド７７は、ボトムゲート絶縁膜８７の上面の所定の箇所に設けられたクロム等からなる第１のパッド部７７ａと、その上のトップゲート絶縁膜９２の上面に設けられたＩＴＯからなる第２のパッド部７７ｂと、その上のオーバーコート膜９３の上面に設けられたＩＴＯからなる第３のパッド部７７ｃとからなっている。
【００６１】
この場合、第２のパッド部７７ｂは、トップゲート絶縁膜９２に設けられた開口部９８を介して第１のパッド部７７ａに接続されている。第３のパッド部７７ｃは、オーバーコート膜９３に設けられた開口部９９を介して第２のパッド部７７ｂに接続されている。
【００６２】
次に、代表として、ボトムゲートドライバ搭載領域７２内の出力側の接続パッド７３およびその近傍の第２、第３の共通ライン５５、５６の部分について、図１６および図１７を参照して説明する。この場合、図１６は接続パッド７３およびその近傍の第２、第３の共通ライン５５、５６の部分の平面図を示し、図１７はそのＡ−Ａ線に沿う断面図を示す。
【００６３】
引き回し線７１は、ガラス基板１の上面に設けられたクロム等からなり、その右端部は方形状の接続パッド７３のクロム等からなる第１のパッド部７３ａの左辺中央部に連続されている。引き出し線７４は、オーバーコート膜９３の上面に設けられたＩＴＯからなり、その左端部は方形状の接続パッド７３のＩＴＯからなる第４のパッド部７３ｄの右辺中央部に接続され、その右端部は、オーバーコート膜９３の上面に設けられたＩＴＯからなる第３の共通ライン５６に連続されている。第１の共通ライン５６は、オーバーコート膜９３の上面に設けられたＩＴＯからなっている。
【００６４】
第２の共通ライン５５は、ガラス基板５１の上面の所定の箇所に設けられたクロム等からなる第１のライン層５５ａと、ボトムゲート絶縁膜８７の上面に設けられたクロム等からなる第２のライン層５５ｂと、その上のトップゲート絶縁膜９２の上面に設けられたＩＴＯからなる第３のライン層５５ｃとからなっている。
【００６５】
この場合、第２のライン層５５ｂは、ボトムゲート絶縁膜８７に設けられた開口部１００を介して第１のライン層５５ａに接続されている。第３のライン層５５ｃは、トップゲート絶縁膜９２に設けられた開口部１０１を介して第２のライン層５５ｂに接続されている。なお、第２の共通ライン５５は、第１〜第３のライン層５５ａ、５５ｂ、５５ｃのうちのいずれかの１層または２層によって構成するようにしてもよい。
【００６６】
ここで、図１４に示すように、第２の共通ライン５５と引き出し線７４とは互いに交差しているが、図１７に示すように、その間にオーバーコート膜９３が介在するため、短絡することはない。一方、図１４に示すように、第３の共通ライン５６と引き出し線７０とは互いに交差しているが、引き出し線７０を第２の共通ライン５５と同じ積層構造とすると、短絡することはない。
【００６７】
そして、図１６および図１７において、ガラス基板５１をカットライン５２に沿って切断すると、引き出し線７４の切断面がガラス基板５１の切断面から露出される。しかし、引き出し線７４は、腐食しにくいＩＴＯ（酸化物系透明導電材料）からなるため、切断面のみならず、全体が露出していても、腐食することはない。したがって、接続パッド７３のＩＴＯからなる第４のパッド部７３ｄおよび第３のパッド部７３ｃも腐食することはない。また、接続パッド７３のクロム等からなる第１のパッド部７３ａおよび第２のパッド部７３ｂも、その上の第３、第４のパッド部７３ｃ、７３ｄによって覆われているので腐食することはない。
【００６８】
このように、出力側の接続パッド７３が腐食することはないので、その上に搭載されるボトムゲートドライバとの電気的接続を長期間に亘って安定良く維持することができる。このようなことは、図１４に示すトッブゲートドライバ搭載領域６８内の出力側の接続パッド６９およびドレインドライバ搭載領域７６内の出力側の接続パッド７７についても同様である。また、図１４に示す外部接続端子８２は、例えばボトムゲートドライバ搭載領域７２内の出力側の接続パッド７３と同様の構造にすると、腐食しにくいようにすることができる。
【００６９】
ここで、図１５および図１６を参照して簡単に説明すると、パッド部７３ａおよびライン層５５ａは、ボトムゲート電極５９および引き回し線７１等をクロム等によって形成するとき、同時に形成する。パッド部７３ｂ、７７ａおよびライン層５５ｂは、ドレイン電極６０およびソース電極６１等をクロム等によって形成するとき、同時に形成する。パッド部６９ａ、７３ｃ、７７ｂおよびライン層５５ｃは、トップゲート電極５８等をＩＴＯによって形成するとき、同時に形成する。パッド部６９ｂ、７３ｄ、７７ｃ、引き出し線７４および第３の共通ライン５６は、透明導電層６６等をＩＴＯによって形成するとき、同時に形成する。したがって、工程数が増加することはない。
【００７０】
さらに、この発明は、アクティブマトリクス型の有機ＥＬにも適用することが可能である。アクティブマトリクス型の有機ＥＬの場合、各画素は、有機ＥＬと、アドレスラインおよびデータラインに接続され有機ＥＬに対して画像データ取込および遮断のスイッチング機能をなす薄膜トランジスタと、画像データ書き込み用、有機ＥＬ駆動用等の数個の薄膜トランジスタにより形成されるが、これらの薄膜トランジスタに接続されるアドレスライン、データライン、有機ＥＬ駆動用の電源ライン、制御信号用ライン等に接続される引き出し線をＩＴＯによって形成する構成とすることができる。
【００７１】
【発明の効果】
以上説明したように、この発明によれば、引き出し線の少なくともその端面側を腐食しにくい導電材料によって形成しているので、基板の端面に露出された引き出し線の腐食を防止することができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての液晶表示装置を説明するために示すもので、液晶表示装置複数個分に対応する大きさのガラス基板上にスイッチング素子としての薄膜トランジスタ等が形成された状態における等価回路的平面図。
【図２】図１に示す液晶表示装置のうちの薄膜トランジスタの部分および各出力側の接続パッドの部分の断面図。
【図３】図１に示す液晶表示装置のうちのゲートドライバ搭載領域内の出力側の接続パッドおよびその近傍の共通ラインの部分の平面図。
【図４】図３のＩＶ−ＩＶ線に沿う断面図。
【図５】第１の変形例を説明するために示す図４同様の断面図。
【図６】第２の変形例を説明するために示す図４同様の断面図。
【図７】第３の変形例を説明するために示す図３同様の平面図。
【図８】この発明の第２実施形態としての液晶表示装置を説明するために示す図１同様の等価回路的平面図。
【図９】図８に示す液晶表示装置のうちのゲートドライバ搭載領域内の出力側の接続パッドおよびその近傍の共通ラインの部分の断面図。
【図１０】この発明の第３実施形態としての液晶表示装置を説明するために示す図１同様の等価回路的平面図。
【図１１】この発明の第４実施形態としての液晶表示装置を説明するために示す図１同様の等価回路的平面図。
【図１２】この発明の第５実施形態としての液晶表示装置を説明するために示す図２同様の断面図。
【図１３】同第５実施形態としての液晶表示装置を説明するために示す図４同様の断面図。
【図１４】この発明の第６実施形態としての指紋読取装置を説明するために示すもので、指紋読取装置複数個分に対応する大きさのガラス基板上に光電変換素子としての薄膜トランジスタ等が形成された状態における等価回路的平面図。
【図１５】図１４に示す指紋読取装置のうちの薄膜トランジスタの部分および各出力側の接続パッドの部分の断面図。
【図１６】図１４に示す指紋読取装置のうちのボトムゲートドライバ搭載領域内の出力側の接続パッドおよびその近傍の第２、第３の共通ラインの部分の平面図。
【図１７】図１６のＡ−Ａ線に沿う断面図。
【符号の説明】
１  ガラス基板
２  カットライン
３  単体形成領域
４  表示領域
５  共通ライン
６  画素電極
７  薄膜トランジスタ
８  ゲートライン
９  ドレインライン
１０  引き回し線
１１  ゲートドライバ搭載領域
１３  出力側の接続パッド
１４  引き出し線
１５  ドレインドライバ搭載領域
１６  出力側の接続パッド
１７  引き出し線
１８、１９  入力側の接続パッド
２０  外部接続端子
２１  引き回し線
２２  引き出し線
【図１】
2004247533.tif 000003
【図２】
2004247533.tif 000004
【図３】
2004247533.tif 000005
【図４】
2004247533.tif 000006
【図５】
2004247533.tif 000007
【図６】
2004247533.tif 000008
【図７】
2004247533.tif 000009
【図８】
2004247533.tif 000010
【図９】
2004247533.tif 000011
【図１０】
2004247533.tif 000012
【図１１】
2004247533.tif 000013
【図１２】
2004247533.tif 000014
【図１３】
2004247533.tif 000015
【図１４】
2004247533.tif 000016
【図１５】
2004247533.tif 000017
【図１６】
2004247533.tif 000018
【図１７】
2004247533.tif 000019