(57)【要約】【課題】マルチチップモジュールのテスト設計を容易にする。【解決手段】各入出力セル１０６、１０７がマルチチップモジュール１０１の外部端子１０８にそれぞれ接続される複数の半導体チップ１０２、１０３と、入出力セルの状態を任意に設定するマルチチップモジュール用テスト回路１０４、１０５と、を備える。【選択図】　図１
2004085366.tif 000002
【特許請求の範囲】
【請求項１】
各入出力セルがマルチチップモジュールの外部端子にそれぞれ接続される複数の半導体チップと、
前記入出力セルの状態を任意に設定するテスト手段と、
を備えたことを特徴とするマルチチップモジュール。
【請求項２】
前記テスト手段は、前記外部端子を共有する全ての入出力セルの状態を制御することを特徴とする請求項１記載のマルチチップモジュール。
【請求項３】
前記テスト手段は、前記半導体チップの全ての入出力セルの状態を制御することを特徴とする請求項１記載のマルチチップモジュール。
【請求項４】
前記テスト手段は、
シフトレジスタ状に接続された第１段目のフリップフロップ群と、
前記第１段目のフリップフロップ群の出力を入力とする第２段目のフリップフロップ群と、
非テストモード時には通常の信号を選択し、テストモード時には前記第２段目のフリップフロップ群の出力を選択し、前記入出力セルに対して入出力制御信号を与えるセレクタと、
を備えることを特徴とする請求項１から３のいずれか一項記載のマルチチップモジュール。
【請求項５】
各入出力セルがマルチチップモジュールの外部端子にそれぞれ接続されるバウンダリスキャン設計された複数の半導体チップと、
前記入出力セルの状態を任意に設定する前記半導体チップに搭載されたバウンダリスキャン手段と、
を備えたことを特徴とするマルチチップモジュール。
【請求項６】
請求項１から５のいずれか一項記載のマルチチップモジュールに対してバーンインテストを行うマルチチップモジュールのテスト方法において、
複数の半導体チップに共有されない外部端子に接続された入出力セルに対して入出力制御信号をトグルさせ、複数の半導体チップに共有される外部端子に接続された入出力セルに対して各半導体チップの入出力セルの状態を排他的に制御しながら入出力制御信号をトグルさせることを特徴とするマルチチップモジュールのテスト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップを搭載するマルチチップモジュールおよびそのテスト方法に関する。
【０００２】
【従来の技術】
電子機器の多機能化が進み、複数のプロセッサ等を相互接続して構成したシステムが常用されるようになってきている。このようなシステムを実装する方式として、プロセッサ等の複数の半導体チップを１つのパッケージに搭載するマルチチップモジュールがコンパクトな実装として注目されている。
【０００３】
このようなマルチチップモジュールにおいては、搭載された半導体チップのテストの実施方法が技術的な課題となる。従来、マルチチップモジュールに搭載された半導体チップのテストを容易にする回路として、特開平５−１３６６２号公報に記載されているものがある。
【０００４】
図７は、上記従来のマルチチップモジュールのテスト回路の構成を示すブロック図である。図７において、マルチチップモジュール７０１にはプロセッサ等の半導体チップ７０２、７０３が搭載され、半導体チップ７０２の出力端子と半導体チップ７０３の入力端子はスイッチング用チップ７０４を介して接続されている。
【０００５】
スイッチング用チップ７０４は、半導体チップ７０３の入力端子への接続先として、半導体チップ７０２の出力端子または外部端子７０５を選択することにより、パッケージ内の各半導体チップ７０２および７０３のテストをそれぞれ独立に行うとしている。
【０００６】
【発明が解決しようとする課題】
しかしながら、この方法ではスイッチング用チップを挿入するために、マルチチップモジュールの設計工数が増え、マルチチップモジュールの面積が増大し、さらに積層型の場合はスイッチング用チップの挿入自体が困難であるという問題があった。
【０００７】
また、スイッチング用チップを挿入しない場合は、マルチチップモジュールのテスト設計において、ＤＣテスト、バーンインテスト、スキャンテスト、ファンクションテストなどの際に、共有される外部端子に関して、搭載される半導体チップの状態を考慮してバス衝突を避ける必要があり、設計が困難であるという問題があった。
【０００８】
さらに、マルチチップモジュールに搭載される半導体チップの組み合わせは複数存在することもあり、その都度の設計変更や追加も困難であるという問題があった。
【０００９】
本発明は、このような点に鑑みてなされたものであり、マルチチップモジュールのテスト設計を容易にするマルチチップモジュールおよびそのテスト方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この課題を解決するために、請求項１に係るマルチチップモジュールは、各入出力セルがマルチチップモジュールの外部端子にそれぞれ接続される複数の半導体チップと、前記入出力セルの状態を任意に設定するテスト手段と、を備える。
【００１１】
上記構成によれば、マルチチップモジュールのテストをする際にテスト用半導体チップの追加する必要が無く、外部端子を共有する入出力セルの状態を制御するだけで外部端子から容易に半導体チップの結合テストや信号のモニタを行うことができる。
【００１２】
請求項２に係るマルチチップモジュールは、請求項１記載のマルチチップモジュールにおいて、前記テスト手段は、前記外部端子を共有する全ての入出力セルの状態を制御する。
【００１３】
上記構成によれば、外部端子を共有する全ての入出力セルの状態を制御することができるため、外部端子を共有する入出力セルの状態を制御するだけで外部端子から容易に各半導体チップのアイソレーションテスト（ファンクションテスト、ＤＣテスト、スキャンテスト）、複数の半導体チップの結合テスト、バーンインテストを行うことができ、また、半導体チップ単体のテストパターンのヘッダに共有される外部端子の入出力制御を追加するだけでテストパターンを流用することができる。
【００１４】
請求項３に係るマルチチップモジュールは、請求項１記載のマルチチップモジュールにおいて、前記テスト手段は、前記半導体チップの全ての入出力セルの状態を制御する。
【００１５】
上記構成によれば、半導体チップの全ての入出力セルの状態を制御することができるため、半導体チップの組み合わせに依存しないマルチチップモジュールのテストを行うことができる。
【００１６】
請求項４に係るマルチチップモジュールは、請求項１から３のいずれか一項記載のマルチチップモジュールにおいて、前記テスト手段は、シフトレジスタ状に接続された第１段目のフリップフロップ群と、前記第１段目のフリップフロップ群の出力を入力とする第２段目のフリップフロップ群と、非テストモード時には通常の信号を選択し、テストモード時には前記第２段目のフリップフロップ群の出力を選択し、前記入出力セルに対して入出力制御信号を与えるセレクタと、
を備える。
【００１７】
上記構成によれば、入出力セルの制御を行うマルチチップモジュール用テスト回路を容易に実現することができる。
【００１８】
請求項５に係るマルチチップモジュールは、各入出力セルがマルチチップモジュールの外部端子にそれぞれ接続されるバウンダリスキャン設計された複数の半導体チップと、前記入出力セルの状態を任意に設定する前記半導体チップに搭載されたバウンダリスキャン手段と、を備える。
【００１９】
上記構成によれば、半導体チップにおいて一般的な設計であるバウンダリスキャン設計をするだけで、容易にマルチチップモジュールのテスト設計をすることができる。また、マルチチップモジュールのテストをする際に、共有される外部端子におけるバス衝突を避けるように制御するだけで、容易に各半導体チップのアイソレーションテスト（ファンクションテスト、ＤＣテスト、スキャンテスト）とバーンインテストを行うことができ、半導体チップ単体のテストパターンのヘッダに共有される外部端子の入出力制御を追加するだけでテストパターンを流用することができる。
【００２０】
請求項６に係るマルチチップモジュールのテスト方法は、請求項１から５のいずれか一項記載のマルチチップモジュールに対してバーンインテストを行うマルチチップモジュールのテスト方法において、複数の半導体チップに共有されない外部端子に接続された入出力セルに対して入出力制御信号をトグルさせ、複数の半導体チップに共有される外部端子に接続された入出力セルに対して各半導体チップの入出力セルの状態を排他的に制御しながら入出力制御信号をトグルさせる。
【００２１】
上記構成によれば、各半導体チップの内部回路をランダムに動作させても共有される外部端子のバス衝突を起こさずに、ストレスの与え難い入出力セルに容易に適切なストレスを与えることができるため、全ての半導体チップに同時にストレスを与えることでテスト時間を短縮することができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係るマルチチップモジュールの構成を示す図である。図１において、１０１はマルチチップモジュール、１０２、１０３は半導体チップ、１０４、１０５はマルチチップモジュール用テスト回路、１０６、１０７は入出力セル、１０８は外部端子である。
【００２３】
マルチチップモジュール１０１は、半導体チップ１０２、１０３を搭載し、半導体チップ１０２、１０３はそれぞれマルチチップモジュール用テスト回路１０４、１０５を内蔵し、半導体チップ１０２、１０３それぞれの入出力セル１０６、１０７は外部端子１０８を共有するように接続され、入出力セル１０６、１０７の入出力制御入力にはマルチチップモジュール用テスト回路１０４、１０５からの入出力制御信号が接続されている。
【００２４】
上記構成を有するマルチチップモジュールのテスト動作について説明する。マルチチップモジュール用テスト回路１０４、１０５は、入出力制御信号により、入出力セルの状態を、入力制御、出力制御、ハイインピーダンスのうちの任意の状態に設定することができる。
【００２５】
半導体チップ１０２のアイソレーションテスト時には、マルチチップモジュール用テスト回路１０５により入出力セル１０７をハイインピーダンスに制御することにより、入出力セル１０６とのバス衝突を回避し、外部端子１０８でテスト入力もしくはテストモニタを行う。
【００２６】
半導体チップ１０３のアイソレーションテスト時には、マルチチップモジュール用テスト回路１０４により入出力セル１０６をハイインピーダンスに制御することにより、入出力セル１０７とのバス衝突を回避し、外部端子１０８でテスト入力もしくはテストモニタを行う。
【００２７】
半導体チップ１０２と１０３の結合テスト時には、入出力セル１０７を入力制御し入出力セル１０６を出力制御するか、あるいは、入出力セル１０７を出力制御し入出力セル１０６を入力制御することにより、両者を結合してテストを行う。
【００２８】
図５は、マルチチップモジュール用テスト回路の構成を示す回路図である。図５において、５０１、５０２は入出力セルであり、５１６、５１７、５１８、５１９は、入出力セル５０１、５０２の出力制御信号と入力制御信号として、通常信号５０３、５０４、５０５、５０６もしくはフリップフロップ５１２、５１３、５１４、５１５の出力を選択するセレクタで、テストモード信号５０７により入力を切り替える。
【００２９】
フリップフロップ５１２、５１３、５１４、５１５は入出力セルの状態を確定するフリップフロップであり、全てのフリップフロップのクロックには同一系のロードクロック５２１が接続されている。また、５０８、５０９、５１０、５１１はシリアルに接続されているフリップフロップであり、同一系のシフトクロック５２０が接続されている。
【００３０】
上記構成を有するマルチチップモジュール用テスト回路の動作について説明する。通常動作を行う場合は、テストモード信号５０７によりセレクタ５１６、５１７、５１８、５１９において通常信号５０３、５０４、５０５、５０６が選択されるように固定する。
【００３１】
テストモードにおいて入出力セルを任意の状態に固定する場合は、まず、シフトクロック５２０により初段のフリップフロップ５０８、５０９、５１０、５１１に設定したい値を保持する。次に、ロードクロック５２１により次段のフリップフロップ５１２、５１３、５１４、５１５にデータを保持し、最後に、テストモード信号５０７でセレクタ５１６、５１７、５１８、５１９においてフリップフロップ側の出力を選択する。その後、状態を変えたいときは、以上の過程を繰り返すことで入出力セル５０１、５０２の状態を任意に設定することができる。
【００３２】
このように、マルチチップモジュールのテスト回路は簡単な回路で容易に実現することができる。なお、図５のマルチチップモジュールのテスト回路において、５０８、５０９、５１０、５１１、５１２、５１３、５１４、５１５はフリップフロップで構成されたが、ラッチ回路でもよい。
【００３３】
図６は、マルチチップモジュールのバーンインテスト方法を説明する図である。ここでは、マルチチップモジュールの１つの外部端子にｎ個の入出力セルが接続されている場合を想定しており、６０１は第１の工程で、６０２は第２の工程、６０３は第ｎの工程である。
【００３４】
第１の工程６０１では、ｎ個共有している第１の入出力セルのみを出力制御とし、残りの入出力セルは入力制御として内部回路をトグルさせる。第２の工程６０２では、ｎ個共有している第２の入出力セルのみを出力制御とし、残りの入出力セルは入力制御として内部回路をトグルさせる。第ｎの工程６０３では、ｎ個共有している第ｎの入出力セルのみを出力制御とし、残りの入出力セルは入力制御として内部回路をトグルさせる。それ以外の共有していない外部端子もランダムに動作させる。
【００３５】
このようなバーンインテスト方法によれば、共有する外部端子でバス衝突を起こすことなく、このような制御を行わない場合にはストレスを与えるのが困難な入出力セルに対して、容易に適切なストレスを与えることができ、全半導体チップに同時にストレスを与えることでテスト時間を短縮することができる。
【００３６】
このように、本実施の形態のマルチチップモジュールによれば、マルチチップモジュール用テスト回路を備えて入出力セルの状態を制御することにより、テスト困難なマルチチップモジュールの共有外部端子を介したテストを容易に実施することができる。
【００３７】
（実施の形態２）
図２は、本発明の実施の形態２に係るマルチチップモジュールの構成を示す図である。図２において、２０１はマルチチップモジュール、２０２、２０３は半導体チップ、２０４、２０５はバウンダリスキャン回路、２０６、２０７、２０８、２０９は入出力セル、２１０、２１１、２１２、２１３は外部端子である。
【００３８】
マルチチップモジュール２０１は、半導体チップ２０２、２０３を搭載し、半導体チップ２０２、２０３はそれぞれバウンダリスキャン回路２０４、２０５を内蔵し、半導体チップ２０２、２０３それぞれの入出力セル２０６、２０８は外部端子２１０を共有するように接続され、それぞれの入出力セル２０７、２０９は外部端子２１１を共有するように接続され、入出力セル２０６〜２０９の入出力制御入力にはバウンダリスキャン回路２０４、２０５からの入出力制御信号が接続されている。また、外部端子２１２、２１３はテスト端子として専用に割り当てられている。
【００３９】
上記構成を有するマルチチップモジュールのテスト動作につい説明する。半導体チップ２０２のアイソレーションテスト時には、バウンダリスキャン回路２０５を外部端子２１３から制御して入出力セル２０８、２０９をハイインピーダンスに制御することにより、入出力セル２０６、２０７とのバス衝突を回避し、外部端子２１０、２１１でテスト入力もしくはテストモニタを行う。
【００４０】
半導体チップ２０３のアイソレーションテスト時には、バウンダリスキャン回路２０４を外部端子２１２から制御して入出力セル２０６、２０７をハイインピーダンスに制御することにより、入出力セル２０８、２０９とのバス衝突を回避し、外部端子２１０、２１１でテスト入力もしくはテストモニタを行う。
【００４１】
このように、本実施の形態のマルチチップモジュールによれば、マルチチップモジュールのテスト設計をする際は、半導体チップにおいて一般的な設計であるバウンダリスキャン設計をするだけでよいため、テスト設計が容易である。
【００４２】
また、マルチチップモジュールのテストをする際は、容易に各半導体チップのアイソレーションテスト（ファンクションテスト、ＤＣテスト、スキャンテスト）を行うことができ、半導体チップ単体のテストパターンのヘッダに複数の半導体チップが共有する外部端子の入出力制御を追加するだけでテストパターンを流用することができる。
【００４３】
（実施の形態３）
図３は、本発明の実施の形態３に係るマルチチップモジュールの構成を示す図である。図３において、３０１はマルチチップモジュール、３０２、３０３は半導体チップ、３０４、３０５はマルチチップモジュール用テスト回路、３０６、３０７、３０８、３０９は入出力セル、３１０、３１１は外部端子である。
【００４４】
マルチチップモジュール３０１は、半導体チップ３０２、３０３を搭載し、半導体チップ３０２、３０３はそれぞれマルチチップモジュール用テスト回路３０４、３０５を内蔵し、半導体チップ３０２、３０３それぞれの入出力セル３０６、３０８は外部端子３１０を共有するように接続され、それぞれの入出力セル３０７、３０９は外部端子３１１を共有するように接続され、入出力セル３０６、３０７の入出力制御入力にはマルチチップモジュール用テスト回路３０４からの入出力制御信号が接続され、入出力セル３０８、３０９の入出力制御入力にはマルチチップモジュール用テスト回路３０５からの入出力制御信号が接続されている。ここで、入出力セル３０６、３０７、３０８、３０９は外部端子を共有する全ての入出力セルである。
【００４５】
上記構成を有するマルチチップモジュールのテスト動作について説明する。マルチチップモジュール用テスト回路３０４、３０５は、入出力制御信号により、入出力セルの状態を、入力制御、出力制御、ハイインピーダンスのうちの任意の状態に設定することができる。
【００４６】
半導体チップ３０２のアイソレーションテスト時には、マルチチップモジュール用テスト回路３０５により入出力セル３０８、３０９をハイインピーダンスに制御することにより、入出力セル３０６、３０７とのバス衝突を回避し、外部端子３１０、３１１でテスト入力もしくはテストモニタを行う。
【００４７】
半導体チップ３０３のアイソレーションテスト時には、マルチチップモジュール用テスト回路３０４により入出力セル３０６、３０７をハイインピーダンスに制御することにより、入出力セル３０８、３０９とのバス衝突を回避し、外部端子３１０、３１１でテスト入力もしくはテストモニタを行う。
【００４８】
半導体チップ３０２と３０３の結合テスト時には、入出力セル３０６を入力制御し入出力セル３０８を出力制御するか、あるいは、入出力セル３０６を出力制御し入出力セル３０８を入力制御し、また、入出力セル３０７と入出力セル３０９についても同様に制御することにより、両者を結合してテストを行う。
【００４９】
このように、本実施の形態のマルチチップモジュールによれば、マルチチップモジュールのテストをする際に、容易に各半導体チップのアイソレーションテスト（ファンクションテスト、ＤＣテスト、スキャンテスト）と結合テストを行うことができ、半導体チップ単体のテストパターンのヘッダに複数の半導体チップが共有する外部端子の入出力制御を追加するだけでテストパターンを流用することができる。
【００５０】
（実施の形態４）
図４は、本発明の実施の形態４に係るマルチチップモジュールの構成を示す図である。図４において、４０１はマルチチップモジュール、４０２、４０３は半導体チップ、４０４、４０５はマルチチップモジュール用テスト回路、４０６、４０７、４０８、４０９は入出力セル、４１０、４１１は外部端子である。
【００５１】
マルチチップモジュール４０１は、半導体チップ４０２、４０３を搭載し、半導体チップ４０２、４０３はそれぞれマルチチップモジュール用テスト回路４０４、４０５を内蔵し、半導体チップ４０２、４０３それぞれの入出力セル４０６、４０８は外部端子４１０を共有するように接続され、それぞれの入出力セル４０７、４０９は外部端子４１１を共有するように接続されている。
【００５２】
マルチチップモジュール用テスト回路４０４、４０５からの入出力制御信号は、それぞれ半導体チップ４０２、４０３の全ての入出力セルの入出力制御入力に接続され、任意の入出力セルの状態を、入力制御、出力制御、ハイインピーダンスのうちの任意の状態に設定することができる。
【００５３】
上記構成を有するマルチチップモジュールのテスト動作について説明する。半導体チップ４０２のアイソレーションテスト時には、マルチチップモジュール用テスト回路４０５により入出力セル４０８、４０９をハイインピーダンスに制御することにより、入出力セル４０６、４０７とのバス衝突を回避し、外部端子４１０、４１１でテスト入力もしくはテストモニタを行う。
【００５４】
半導体チップ４０３のアイソレーションテスト時には、マルチチップモジュール用テスト回路４０４により入出力セル４０６、４０７をハイインピーダンスに制御することにより、入出力セル４０８、４０９とのバス衝突を回避し、外部端子４１０、４１１でテスト入力もしくはテストモニタを行う。
【００５５】
半導体チップ４０２と４０３の結合テスト時には、入出力セル４０６を入力制御し入出力セル４０８を出力制御するか、あるいは、入出力セル４０６を出力制御し入出力セル４０８を入力制御し、また、入出力セル４０７と入出力セル４０９についても同様に制御することにより、両者を結合してテストを行う。
【００５６】
このように、本実施の形態のマルチチップモジュールによれば、マルチチップモジュールのテストをする際に、容易に各半導体チップのアイソレーションテスト（ファンクションテスト、ＤＣテスト、スキャンテスト）と結合テストを行うことができ、半導体チップ単体のテストパターンのヘッダに複数の半導体チップが共有する外部端子の入出力制御を追加するだけでテストパターンを流用することができる。
【００５７】
また、半導体チップの全ての入出力セルの状態をマルチチップモジュール用テスト回路から制御することができるため、半導体チップの組み合わせに依存しないマルチチップモジュールのテスト回路を実現することができる。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、半導体チップの入出力セルの状態を制御するテスト手段を備えることにより、マルチチップモジュールのテストをする際にテスト用半導体チップの追加する必要が無く、外部端子を共有する入出力セルの状態を制御するだけで外部端子から容易に半導体チップの結合テストや信号のモニタを行うことができ、テスト困難なマルチチップモジュールの共有外部端子を介したテストを容易に実施することができる
【００５９】
さらに本発明によれば、外部端子を共有する入出力セルの状態を制御するだけで外部端子から容易に各半導体チップのアイソレーションテスト（ファンクションテスト、ＤＣテスト、スキャンテスト）、複数の半導体チップの結合テスト、バーンインテストを行うことができ、また、半導体チップ単体のテストパターンのヘッダに共有される外部端子の入出力制御を追加するだけでテストパターンを流用することができる。
【００６０】
さらに本発明によれば、半導体チップがバウンダリスキャン回路を内蔵しバウンダリスキャン設計されている場合は、半導体チップにおいて一般的な設計であるバウンダリスキャン設計をするだけで、容易にマルチチップモジュールのテスト設計をすることができる。
【００６１】
さらに本発明によれば、マルチチップモジュールのバーンインテストにおいて、各半導体チップの内部回路をランダムに動作させても共有される外部端子のバス衝突を起こさずに、ストレスの与え難い入出力セルに容易に適切なストレスを与えることができ、全ての半導体チップに同時にストレスを与えることでテスト時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るマルチチップモジュールの構成を示す図。
【図２】本発明の実施の形態２に係るマルチチップモジュールの構成を示す図。
【図３】本発明の実施の形態３に係るマルチチップモジュールの構成を示す図。
【図４】本発明の実施の形態４に係るマルチチップモジュールの構成を示す図。
【図５】マルチチップモジュール用テスト回路の構成を示す回路図。
【図６】マルチチップモジュールのバーンインテスト方法を説明する図。
【図７】従来のマルチチップモジュールの構成を示すブロック図。
【符号の説明】
１０１、２０１、３０１、４０１　マルチチップモジュール
１０２、１０３、２０２、２０３、３０２、３０３、４０２、４０３　半導体チップ
１０４、１０５、３０４、３０５、４０４、４０５　マルチチップモジュール用テスト回路
１０６、１０７、２０６、２０７、２０８、２０９、３０６、３０７、３０８、３０９、
４０６、４０７、４０８、４０９　入出力セル
１０８、２１０、２１１、２１２、２１３、３１０、３１１、４１０、４１１外部端子
２０４、２０５　バウンダリスキャン回路
５０１、５０２　入出力セル
５０３、５０４、５０５、５０６　通常信号
５０７　テストモード信号
５０８、５０９、５１０、５１１、５１２、５１３、５１４、５１５　フリップフロップ
５１６、５１７、５１８、５１９　セレクタ
５２０　シフトクロック
５２１　ロードクロック
６０１　第１の工程
６０２　第２の工程
６０３　第ｎの工程
７０１　マルチチップモジュール
７０２、７０３　半導体チップ
７０４　スイッチング用チップ
７０５　外部端子
【図１】
2004085366.tif 000003
【図２】
2004085366.tif 000004
【図３】
2004085366.tif 000005
【図４】
2004085366.tif 000006
【図５】
2004085366.tif 000007
【図６】
2004085366.tif 000008
【図７】
2004085366.tif 000009