(57)【要約】【課題】スキューとジッタを含んだ信号から正しい信号を取り出すために、オーバーサンプリングしたデータ列から最も安定したデータ列を選択する。【解決手段】シリアルデータ再生回路が受信したシリアルデータを２システムクロック分のデータを記憶する手段と、伝送に用いられるスペシャルキャラクタ信号と前記記憶された２システムクロック分のデータとを比較する手段と、スペシャルキャラク信号と一致するパターンのデータの一致位置（シフトナンバ）を決定する手段を備え、該手段による決定された一致位置の情報に基づいてデータをサンプリングすることによりスキューを補正するように構成する。また、受信されたシリアルデータを３倍オーバーサンプリングし、オーバーサンプリングされたデータを３つのエッジ群に分け、それぞれの群において、前記のプロセスによりスペシャルキャラクタと一致するシフトナンバーを検出し、シフトナンバーの変化の最も少ないエッジ群を選択し、該エッジ群により映像信号を再生することにより、スキュー・ジッタ−補正を行う。【選択図】　　　　図３
2004088386.tif 000002
【特許請求の範囲】
【請求項１】
１システムクロック期間に複数のシリアルデータが伝送される伝送系からデータを受信する手段と、
受信した２システムクロック分のシリアル２進データを記憶する手段と、
伝送に用いられる特定パターン信号と前記記憶された２システムクロック分のシリアル２進データの連続した一部をなすデータ列とを比較する手段と、
伝送に用いられる特定パターン信号と一致する前記データ列を決定する手段を備え、
前記決定手段を用いて決定された前記データ列の２システムクロック分のシリアル２進データにおける位置情報に基づいてデータをサンプリングすることを特徴とするシリアルデータ再生回路。
【請求項２】
１システムクロック期間にシリアルデータが伝送される伝送系からデータを受信する手段と、
受信したシリアル２進データ信号をオーバーサンプリングする手段と、
該一連のオーバーサンプリングされた２進データから複数の一連の２進データ信号を抜き出す手段と、
２システムクロック分の前記抜き出された一連の２進データを記憶する手段と、
伝送に用いられるスペシャルキャラクタ信号と前記記憶された２システムクロック分の前記抜き出された一連の２進データの連続した一部をなすデータ列とを比較する手段と
特定パターンと一致するデータ列を決定する手段と、
該決定手段により決定された前記データ列の前記２システムクロック分のシリアル２進データにおける位置情報の持続・遷移を計算する手段とを備え、
前記計算の結果に基づいて、前記複数の一連のサンプリングされた２進データ信号のなかから最も安定した一連のサンプリングされた２進データ信号列を選択することを特徴とするシリアルデータ再生回路。
【請求項３】
前記オーバーサンプリング手段がｎ（ｎは整数）倍オーバーサンプリング手段であり、
該オーバーサンプリングされた２進データをオーバーサンプリングのタイミングに従いｎ群のデータに分割する手段と、
前記分割手段により分割されたｎ群毎に最もスペシャルキャラクタとの一致が持続されるデータ列を有する群を選択する手段と、
該選択手段により選択された群のデータを選択することを特徴とする請求項２記載のシリアルデータの再生回路。
【請求項４】
１システムクロック期間にシリアルデータが伝送される伝送系からデータを受信するステップと、
受信した２システムクロック分のシリアル２進データを記憶するステップと、
伝送に用いられる特定パターン信号と前記記憶された２システムクロック分のシリアル２進データの連続した一部をなすデータ列とを比較するステップと、
特定パターン信号と一致する前記データ列を決定するステップと、
前記決定された前記データ列の２システムクロック分のシリアル２進データにおける位置情報に基づいてデータをサンプリングするステップを有することを特徴とするシリアルデータ再生方法。
【請求項５】
１システムクロック期間にシリアルデータが伝送される伝送系からデータを受信するステップと、
受信したシリアル２進データ信号をオーバーサンプリングするステップと、
該一連のオーバーサンプリングされた２進データから複数の一連の２進データ信号を抜き出すステップと、
２システムクロック分の前記抜き出された一連の２進データを記憶するステップと、
伝送に用いられるスペシャルキャラクタ信号と前記記憶された２システムクロック分の前記抜き出された一連の２進データの連続した一部をなすデータ列とを比較するステップと
特定パターンと一致するデータ列を決定するステップと、
前記決定された前記データ列の前記２システムクロック分のシリアル２進データにおける位置情報の持続・遷移を計算するステップと、
前記計算の結果に基づいて、前記複数の一連のサンプリングされた２進データ信号のなかから最も安定した一連のサンプリングされた２進データ信号列を選択するステップを有することを特徴とするシリアルデータ再生方法。
【請求項６】
前記オーバーサンプリングステップがｎ倍オーバーサンプリングであり、
該オーバーサンプリングされた２進データをオーバーサンプリングのタイミングに従いｎ群のデータに分割するステップと、
前記分割ステップにより分割されたｎ群毎に最もスペシャルキャラクタとの一致が持続されるデータ列を有する群を選択するステップと、
該選択ステップにより選択された群のデータを選択するステップを有することを特徴とする請求項５記載のシリアルデータの再生方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、多重チャネルの受信されたシリアル信号のサンプリングにおいてスキュー、ジッタ−を補正するシリアルデータの再生回路及び再生方法に関する。
【０００２】
【従来の技術】
液晶モニターはパーソナルコンピュータのディスプレイ用として急速にＣＲＴに代わって使用されている。現在の液晶モニターはインタフェースにＶＧＡコネクタを使用しているが、ＶＧＡコネクタで接続されたシステムにおいては、機器内部の処理はデジタル信号で行い、伝送をアナログ信号で行うものである。ビデオ信号は高周波信号であるため、アナログ伝送系では信号が歪み、この歪んだ信号がそのまま液晶モニターに送られると、液晶の表示品質を低下させる。このため、最近デジタル伝送を行うＤＶＩ（Ｄｉｇｉｔａｌ　Ｖｉｓｕａｌ　Ｉｎｔｅｒｆａｃｅ）が注目されている。
【０００３】
図１０はビデオカード１１０と液晶コントローラ１２０をＤＶＩケーブル１３０で接続した図である。ビデオカード１１０はビデオコントローラ１１１、ＴＭＤＳ（Ｔｒａｎｓｉｔｉｏｎ　Ｍｉｎｉｍｉｚｅｄ　Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｓｉｇｎａｌｉｎｇ）送信機（エンコーダ）１１２及びＤＶＩコネクタ１１３からなり、液晶コントローラ１２０はＤＶＩコネクタ１２１、ＴＭＤＳ受信機（デコーダ）１２２及びパネルインタフェース１２３から構成されている。ＴＭＤＳはノイズの低減とＤＣバランスのための映像信号のデジタル伝送方式で、ビデオカード上の映像信号の出力回路とディスプレイ側の入力回路との間の映像信号の伝送方式（ＲＧＢ３対のデータ信号と１対のシステムクロック信号を用いる）を規定するものである。ＤＶＩコネクタを使用すると図１０の入力から液晶コントローラまでデジタル信号で伝送・処理される。
【０００４】
ＤＶＩを介してディスプレイ装置に入力されるシリアルデータのストリームをサンプリングする時に、クロックスキューの問題が発生する。クロックスキューは、シリアルデータをサンプリングする時点を決めるのに用いられるクロック信号の位相がシリアル信号の位相とずれている場合に発生する。クロックスキューは例えば、クロック信号を伝送するケーブルがシリアルデータ信号を伝送するケーブルと、材質、ケーブル長さ、密度の点で異なる場合に起こりやすい。
クロックスキューの問題を解決する技術が例えば特許３１１２６８８号公報に開示されている。この技術は３倍オーバーサンプリングしたシリアルデータを多数決判定により同期とデータの判別を行うものであるが、前記特許発明に係るシリアルデータ回復装置はＰＬＬ，多重ビットブロックアセンブリ、チャネル間同期回路等を備えるものであり、複雑な回路構成をとっており、このため、簡単な構成の回路が望まれていた。また、ジッタ成分の影響を受ける不安定なデータを多数決判断の基礎として用いるため、０，１判定結果の確からしさに問題があるので前記技術ではクロック自身の変動であるジッターの問題は解決できなかった。
【０００５】
【発明が解決しようとする課題】
ＤＶＩは３ｍから１０ｍと長いケーブル長が想定されており、ケーブルが長くなると送信側の性能の影響を受けやすくなり、データは、ジッタ−やスキューを含むものになる。
このようなジッター及びスキューは画像信号を表示装置で表示させる時、画像の揺れ及び画面の揺れを引き起こし、見にくさの大きな原因となる。
本発明はこのような課題を解決するためのものであって、その第１の目的は、ジッタ−及びスキューを解消させ、補正することである。また、第２の目的はジッター・スキュー補正を簡単な回路構成で実現することである。
【０００６】
【課題を解決するための手段】
請求項１の発明は、１システムクロック期間に複数のシリアルデータが伝送される伝送系からデータを受信する手段と、受信した２システムクロック分のシリアル２進データを記憶する手段と、伝送に用いられる特定パターン信号と前記記憶された２システムクロック分のシリアル２進データの連続した一部をなすデータ列とを比較する手段と、伝送に用いられる特定パターン信号と一致する前記データ列を決定する手段を備え、前記決定手段を用いて決定された前記データ列の２システムクロック分のシリアル２進データにおける位置情報に基づいてデータをサンプリングすることを特徴とするシリアルデータ再生回路である。
請求項２の発明は、１システムクロック期間にシリアルデータが伝送される伝送系からデータを受信する手段と、受信したシリアル２進データ信号をオーバーサンプリングする手段と、該一連のオーバーサンプリングされた２進データから複数の一連の２進データ信号を抜き出す手段と、２システムクロック分の前記抜き出された一連の２進データを記憶する手段と、伝送に用いられるスペシャルキャラクタ信号と前記記憶された２システムクロック分の前記抜き出された一連の２進データの連続した一部をなすデータ列とを比較する手段と特定パターンと一致するデータ列を決定する手段と、該決定手段により決定された前記データ列の前記２システムクロック分のシリアル２進データにおける位置情報の持続・遷移を計算する手段とを備え、前記計算の結果に基づいて、前記複数の一連のサンプリングされた２進データ信号のなかから最も安定した一連のサンプリングされた２進データ信号列を選択することを特徴とするシリアルデータ再生回路である。請求項３の発明は、前記オーバーサンプリング手段がｎ（ｎは整数）倍オーバーサンプリング手段であり、該オーバーサンプリングされた２進データをオーバーサンプリングのタイミングに従いｎ群のデータに分割する手段と、前記分割手段により分割されたｎ群毎に最もスペシャルキャラクタとの一致が持続されるデータ列を有する群を選択する手段と、該選択手段により選択された群のデータを選択することを特徴とする請求項２記載のシリアルデータの再生回路である。
請求項４の発明は、１システムクロック期間にシリアルデータが伝送される伝送系からデータを受信するステップと、受信した２システムクロック分のシリアル２進データを記憶するステップと、伝送に用いられる特定パターン信号と前記記憶された２システムクロック分のシリアル２進データの連続した一部をなすデータ列とを比較するステップと、特定パターン信号と一致する前記データ列を決定するステップと、前記決定された前記データ列の２システムクロック分のシリアル２進データにおける位置情報に基づいてデータをサンプリングするステップを有することを特徴とするシリアルデータ再生方法である。
請求項５の発明は、１システムクロック期間にシリアルデータが伝送される伝送系からデータを受信するステップと、受信したシリアル２進データ信号をオーバーサンプリングするステップと、該一連のオーバーサンプリングされた２進データから複数の一連の２進データ信号を抜き出すステップと、２システムクロック分の前記抜き出された一連の２進データを記憶するステップと、伝送に用いられるスペシャルキャラクタ信号と前記記憶された２システムクロック分の前記抜き出された一連の２進データの連続した一部をなすデータ列とを比較するステップと特定パターンと一致するデータ列を決定するステップと、前記決定された前記データ列の前記２システムクロック分のシリアル２進データにおける位置情報の持続・遷移を計算するステップと、前記計算の結果に基づいて、前記複数の一連のサンプリングされた２進データ信号のなかから最も安定した一連のサンプリングされた２進データ信号列を選択するステップを有することを特徴とするシリアルデータ再生方法である。
請求項６の発明は、前記オーバーサンプリングステップがｎ倍オーバーサンプリングであり、該オーバーサンプリングされた２進データをオーバーサンプリングのタイミングに従いｎ群のデータに分割するステップと、前記分割ステップにより分割されたｎ群毎に最もスペシャルキャラクタとの一致が持続されるデータ列を有する群を選択するステップと、該選択ステップにより選択された群のデータを選択するステップを有することを特徴とする請求項５記載のシリアルデータの再生方法である。
【０００７】
【発明の実施の形態】
本発明の実施の形態であるシリアルデータの再生回路を適用したＤＶＩ用ＩＣの概要を示す図１を参照して説明する。
図１は、ＤＶＩによりＲＧＢからなるデータ及びシステムクロックが転送される受信側の処理ブロックを示す。図において、ＤＶＩからＲＧＢ信号とシステムクロック信号が供給されると、各々の信号は一旦ラッチに保持される。シリアルデータの再生回路１はラッチ回路から供給されたシリアル信号についてジッタ−及びスキューを補正し同期を取り、次段のＴＭＤＳデコーダ回路２に供給する。ＴＭＤＳデコーダ回路２はＴＭＤＳエンコードされた信号をデコードし、水平、垂直同期信号と共にＲＧＢ信号をパネルインターフェース３に供給する。パネルインターフェース３はＴＭＤＳデコーダ２から供給された信号をディスプレーパネル用の信号に変更するためのインターフェースである。
【０００８】
本発明は前記再生回路１に関する発明で、ジッタ−、スキューを補正するために、データ信号中のブランキング期間中に使用される特定のスペシャルキャラクタを利用し、統計的に処理し、処理の結果得られた安定したデータ列を選択してデータの回復を行うものである。
【０００９】
そこでスペシャルキャラクタについて説明する。
図２はシリアル信号のタイミングチャートを示す。ＤＶＩの規格によれば、システムを駆動するのに使用する最小のクロックである１システムクロックに１０ビットのシリアル信号が転送される。映像表示期間中はＲＧＢデータが伝送され、ブランキング期間中には、次の４つのブランキングを表わす信号として１０ビットからなるスペシャルキャラクタが伝送される。
即ち、１１０１０１０１００
００１０１０１０１１
０１０１０１０１００
１０１０１０１０１１
本発明はこのスペシャルキャラクタを利用して映像信号再生時のスキュー補正、ジッタ−補正を行うものである。
【００１０】
図３は、本発明の実施の形態であるシリアルデータの再生回路の概略構成を示す。シリアルデータ再生回路１は、色信号のＲＧＢ毎に設けられており、各シリアルデータ再生システムは３倍のオーバーサンプラー４により３つのデータ群（エッジ１、エッジ２、エッジ３）を生成し、レジスタ５（以下数字ｎを以ってｎ、ｎ’及びｎ’’を代表させる）に供給する。システムクロック信号に従って該データはそれぞれ第２のレジスタ６に記憶され、新しく供給される１０ビットのデータと共にデータは２０ビットデータに拡張され、次段の同期検出・データ整列回路７に供給される。
【００１１】
同期検出・データ整列回路７は、供給された２０ビットデータとスペシャルキャラクタとのマッチングを行い、前記２０ビットデータの内、スペシャルキャラクタとマッチングした１０ビットデータをデータ選択回路へ、最適なシフトナンバーを遷移検出回路へそれぞれ出力する。遷移検出回路８はマッチするパターンの遷移回数と持続数を計算する。またエッジ比較・選択回路９はエッジ毎に統計処理を行い、最も安定したエッジを選択し出力する。データ選択回路１０は前記エッジ選択出力に基づいて最適の１０ビットデータを出力する。
【００１２】
図４はオーバーサンプラ４による３倍オーバーサンプリングの動作を示す図である。図４において、１システムクロック当たり受信シリアルデータは１０ビットシリアルデータからなり、ビット３からビット４までの１０ビットが、３倍オーバーサンプリングによってサンプリングされて、即ちクロック３１から３３、２１から２３、１１から１３、０１から０３、９１から９３、・・・４１から４３のオーバーサンプリングクロックに従ってサンプリングされて、３０個の２進値Ｓ３１、Ｓ３２、Ｓ３３、Ｓ２１，Ｓ２２，Ｓ２３、Ｓ１１、Ｓ１２、Ｓ１３、Ｓ０１，Ｓ０２，Ｓ０３、Ｓ９１，Ｓ９２，Ｓ９３、・・・Ｓ４１、Ｓ４２、Ｓ４３のデータが生成される。
【００１３】
これらデータを、エッジ１群、エッジ２群、エッジ３群と３つのグループに分ける。
エッジ１群は３倍オーバーサンプリングの最初のサンプリングパルスでサンプリングされたＳ３１、Ｓ２１、Ｓ１１、Ｓ０１，Ｓ９１、・・・Ｓ４１のデータ群であり、エッジ２群は３倍オーバーサンプリングの第２番目のサンプリングパルスでサンプリングされたＳ３２、Ｓ２２、Ｓ１２、Ｓ９２・・・Ｓ４２のデータ群であり、エッジ３群は３倍オーバーサンプリングの第３番目のサンプリングパルスでサンプリングされたＳ３３、Ｓ２３、Ｓ１３、Ｓ９３・・・Ｓ４３のデータ群である。
【００１４】
図５はレジスタ５及び６からなる２０ビットのレジスタと２０ビットのデータの内の連続した１０ビットのデータ列であるシフトナンバーとの関係を示す図である。
これらエッジ群は、それぞれ図５に示されるＤ０〜Ｄ９からなるレジスタ５，Ｄ１０〜Ｄ１９からなるレジスタ６に取込まれ、２０ビットに拡張され、さらに１０ビットごとのデータ列に整列される。
即ち、Ｄ０〜Ｄ９までのデータ列（これをシフト０という）、Ｄ１〜Ｄ１０までのデータ列（これをシフト１という）、Ｄ２〜Ｄ１１までのデータ列（これをシフト２という）、Ｄ３〜Ｄ１２までのデータ列（これをシフト３という）、・・・Ｄ１０〜Ｄ１９までのデータ（これをシフト９という）のデータ列が形成される。
【００１５】
図６は同期検出・データ整列回路構成を示す。図中、同期検出・データ整列回路７は９個のパターンマッチャー７０を備えており、前記供給されたシフト０〜９のデータ列はそれぞれパターンマッチャー７０に供給される。
パターンマッチャー７０は前記４つのスペシャルキャラクタを記憶しており、ブランキング期間に供給されるシフト０〜９のデータ列とスペシャルキャラクタを比較し、一致すればそのシフトナンバーにフラグを立てると共に信号１を生成する。不一致の時は信号０を生成し、各パターンマッチャーから出力ｐ０〜ｐ９を出力する。
ブランキング期間中にスペシャルキャラクタを受信し、正しく受信される時はスペシャルキャラクタと一致するパターンが存在する。
この時のスペシャルキャラクタとデータ列の一致位置、つまりスペシャルキャラクタと一致するシフトナンバーが決定される。このシフトナンバーに基づいて映像データを取込めば、スキューが補正された映像データとなる。
例えば、第５番目のパターンがスペシャルキャラクタの１つとマッチすると、シフト５にフラグを上げ、以降の映像表示期間に表示用データとしてシフト５のデータを取込む。
【００１６】
以上のようにして映像データはスキュー補正される。なお、スペシャルキャラクタと一致するパターンが無い時はそれまでのフラグの状態を維持する。前記出力信号は、次段の遷移検出回路８に供給される。
【００１７】
図７は遷移検出回路８の回路ブロックである。図中、遷移検出回路８は、状態カウンタ８０及び計算回路８１から構成され、状態カウンタ８０は状態遷移カウンタ８２及び状態維持カウンタ８３を備える。
前段のパターンマッチャー７０からの出力信号ｐ０−ｐ９がそれぞれ状態カウンタ８０に供給されると、状態維持カウンタはマッチするパターンが何回継続されて検知されるかをカウントし、状態遷移カウンタは各シフト毎にマッチするパターンの遷移をカウントする。
これらカウント結果ｍ、ｎを計算回路Ｓに供給する。
計算回路８１は、各シフト毎にスペシャルキャラクタにマッチした時間的長さを計算し、最もマッチする時間が長いと判定されたシフトナンバーを選択する。
【００１８】
以上の通り、同期検出・データ整列回路７においてこの中から前記ブランキング期間の特定のパターンであるスペシャルキャラクタを探し一致するパターンを検出し、シフトナンバーを決定する。このようにして、各エッジ毎に、シフトナンバーが選択され、スキューが補正された映像データをサンプリングすることができる。
次に遷移検出回路８において、こうして得られたマッチするパターンが何回継続されて検知されるか、または遷移されるかが計算される。
【００１９】
最適のエッジを選択するプロセスは、エッジ比較・選択回路９、データ選択回路１０を用いて実現される。
図８は３つのエッジから最適のエッジを選択する処理を示したフローである。始めにステップＳ９０でパターンマッチャーの結果が供給され、スキュー補正後の各データエッジがスペシャルキャラクタ（ＳＰＣ）に適合しているかのチェックを行う。
次にステップＳ９１で、パターンマッチャーが供給されて、各データエッジのシフトナンバーについてフラッグの立つビットが変化するか、維持されるかのチェックを行う。
続いてステップＳ９２において、各エッジ毎に設けられた１５ビットのシフトレジスタに、比較対象となるエッジの状態と比較して良否を検討し、良ければシフトレジスタに１を、悪ければシフトレジスタに０を入力する。
ステップＳ９３において、前記３つのシフトレジスタの中で１が多いシフトレジスタに対応するエッジを最適なエッジとする。
ステップＳ９４において選択されたエッジのデータを出力する。
【００２０】
一例をあげて説明すると、
ステップＳ９０での結果として、
スキュー補正後データエッジ１がスペシャルキャラクタに適合しており、スキュー補正後データエッジ２がスペシャルキャラクタに適合しており、スキュー補正後データエッジ３がスペシャルキャラクタに適合していないとする。この場合、エッジ３は正しくデータをサンプリングしていない。
また、ステップＳ９１での結果として、
エッジ１のシフトナンバーについてフラッグの立つビットが変化し、エッジ２のシフトナンバーについてフラッグの立つビットが維持され、エッジ３のシフトナンバーについてフラッグの立つビットが維持されたとする。この場合、エッジ１はスキュー、ジッターの影響を受けやすいといえる。
【００２１】
次にステップＳ９２において、
前記の結果にしたがって、各エッジの比較を行う。図９を用いてこの比較について説明する。
図９は前記３つのシフトレジスタ（１０１，１０２，１０３）の推移を示した図である。各上段のシフトレジスタは前段階のシフトレジスタの状態を、各下段のシフトレジスタは前記比較結果を受けて変化したシフトレジスタの状態を示す。
１　シフトレジスタ１０１について
シフトレジスタ１０１においては、エッジ１とエッジ２との比較を行う。前記ステップＳ９１でのエッジ１のシフトナンバーでフラグの立つビットが変化しているから、エッジ１から見てエッジ２の方がよいと判断される。前記規則に従ってエッジ１から見てエッジ２の方がよいから、０をシフトレジスタに入れる。
２　シフトレジスタ１０２について
シフトレジスタ１０２においては、エッジ２とエッジ３との比較を行う。前記ステップＳ９０で、エッジ３はスキュー補正後のデータがスペシャルキャラクタに合致しないから、エッジ２から見てエッジ３よりエッジ２の方がよいと判断される。前記規則に従って、エッジ２の方がエッジ３より良いから１をシフトレジスタに入れる。
【００２２】
３　シフトレジスタ１０３について
シフトレジスタ１０３は、エッジ３とエッジ１との比較を行う。前記ステップＳ９０でスキュー補正後のエッジ３はスペシャルキャラクタに合致しないから、エッジ３から見てエッジ１の方がよいと判断される。前記規則に従ってエッジ３から見てエッジ１のほうが良いから０をシフトレジスタに入れる。
【００２３】
ステップＳ９３において、前記３つのシフトレジスタのうち、シフトレジスタ１０１は０が多く、エッジ１とエッジ２を比較すると、エッジ２が良いと判断でき、シフトレジスタ１０２では１が多いので、エッジ２とエッジ３を比較すると、エッジ２が良いと判断される。また、シフトレジスタ１０３は０が多く、エッジ３とエッジ１を比較すると、エッジ１が良いと判断される。そこで、これら判断を総合するとエッジ２が最良のエッジと結論される。
ステップ９４において、選択されたエッジ２にしたがってデータが再生される。
【００２４】
【発明の効果】
特定のパターン信号であるスペシャルキャラクタを用いて、スキュー補正を行い、さらにオーバーサンプリングデータの中のエッジについて統計的処理を行い最も安定性の高いエッジを選択して、データをサンプリングするので、最も適正なデータを再生できる。
また、再生回路として、レジスタ、マッチング回路、カウンタ等単純な回路から構成できるので、コスト的にも設計の面からも極めて効果が高い。
【図面の簡単な説明】
【図１】本発明のシリアルデータ再生回路を適用したＤＶＩ用ＩＣの回路ブロック図である。
【図２】本発明におけるシリアルデータのタイミングチャートである。
【図３】本発明の実施形態であるシリアルデータの再生回路である。
【図４】オーバーサンプリングの動作を説明する図である。
【図５】レジスタとシフトナンバーの関係を表す図である。
【図６】同期検出・データ整列回路の回路構成を示す図である。
【図７】遷移検出回路の回路ブロック図である。
【図８】最適なエッジを選択する処理のフロー図である。
【図９】最適なエッジを選択するために用いられるシフトレジスタの動作を示す図である。
【図１０】ＤＶＩを用いたビデオカードと液晶コントローラとの接続を示すブロック図である。
【符号の説明】
１…シリアルデータの再生回路、２…ＴＮＤＳデコーダ、４…オーバーサンプラー、５，６…レジスタ、７…同期検出・データ整列回路、８…遷移検出回路。
【図１】
2004088386.tif 000003
【図２】
2004088386.tif 000004
【図３】
2004088386.tif 000005
【図４】
2004088386.tif 000006
【図５】
2004088386.tif 000007
【図６】
2004088386.tif 000008
【図７】
2004088386.tif 000009
【図８】
2004088386.tif 000010
【図９】
2004088386.tif 000011
【図１０】
2004088386.tif 000012