(57)【要約】【課題】液晶パネルのセルギャップを保持し、かつ気泡の発生を防止する。【解決手段】カラーフィルタ（ＣＦ）基板２０と薄膜トランジスタ（ＴＦＴ）基板３０との間に液晶層１０ａが挟まれた液晶パネル１０において、ドレインメタル層３７と画素電極４０とを接続するためのコンタクトホール３９部分にできた凹部を穴埋め用の柱層４１ａで埋める。それとともに、ＣＦ基板２０とＴＦＴ基板３０の間のセルギャップをセルギャップ保持用の柱層４１ｂで保持する。柱層４１ａ，４１ｂは、感光性樹脂を露光・現像してその感光性樹脂で同時形成する。これにより、コンタクトホール３９部分にできた凹部に気泡残りなどが発生せず、セルギャップが効果的に保持される信頼性の高い液晶パネル１０を効率的かつ低コストで製造できる。【選択図】        図１
2004295016.tif 000002
【特許請求の範囲】
【請求項１】
画素電極を駆動する薄膜トランジスタが形成された薄膜トランジスタ基板と、前記薄膜トランジスタ基板に対向配置される対向基板と、前記薄膜トランジスタ基板と前記対向基板とに挟まれた液晶層と、を有する液晶パネルにおいて、
前記薄膜トランジスタと前記画素電極とを接続するために形成されたコンタクトホールに前記画素電極を形成して生じた凹部を埋める穴埋め用の柱層と、
前記薄膜トランジスタ基板と前記対向基板との間のセルギャップを保持するセルギャップ保持用の柱層と、
を有することを特徴とする液晶パネル。
【請求項２】
前記セルギャップ保持用の柱層は、一定数の前記凹部に形成されて前記一定数の凹部を埋め、かつ前記一定数の凹部の位置で前記薄膜トランジスタ基板と前記対向基板との間のセルギャップを保持し、前記穴埋め用の柱層は、前記一定数の凹部以外の前記凹部を埋めることを特徴とする請求項１記載の液晶パネル。
【請求項３】
画素電極を駆動する薄膜トランジスタが形成された薄膜トランジスタ基板と、前記薄膜トランジスタ基板に対向配置される対向基板と、前記薄膜トランジスタ基板と前記対向基板とに挟まれた液晶層と、を有する液晶パネルの製造方法において、
前記薄膜トランジスタと前記画素電極とを接続するために形成されたコンタクトホールに前記画素電極を形成して生じた凹部を埋める穴埋め用の柱層と、前記薄膜トランジスタ基板と前記対向基板との間のセルギャップを保持するセルギャップ保持用の柱層と、を同時に形成する工程を有することを特徴とする液晶パネルの製造方法。
【請求項４】
前記薄膜トランジスタと前記画素電極とを接続するために形成された前記コンタクトホールに前記画素電極を形成して生じた凹部を埋める前記穴埋め用の柱層と、前記薄膜トランジスタ基板と前記対向基板との間のセルギャップを保持する前記セルギャップ保持用の柱層と、を同時に形成する工程においては、
基板全面に形成した感光性樹脂を露光して前記穴埋め用の柱層を形成する領域と前記セルギャップ保持用の柱層を形成する領域とに前記感光性樹脂を残すことによって、前記感光性樹脂からなる前記穴埋め用の柱層と前記セルギャップ保持用の柱層とを同時に形成することを特徴とする請求項３記載の液晶パネルの製造方法。
【請求項５】
前記薄膜トランジスタ基板または前記対向基板に一のカラーフィルタ層を形成する際に、前記セルギャップ保持用の柱層が形成される領域に対応した領域に他のカラーフィルタ層を前記一のカラーフィルタ層に積層して形成する工程を有することを特徴とする請求項３記載の液晶パネルの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶パネルおよびその製造方法に関し、特に薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）基板の画素電極とＴＦＴとのコンタクトをとるためのコンタクトホール部分にできた凹部が樹脂などを用いて埋められた構造を有する液晶パネルおよびその製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置が搭載する液晶パネルは、主に画素電極、画素電極を駆動するＴＦＴ、バスラインなどが形成されたＴＦＴ基板と、主に画素電極、カラーフィルタ（ＣＦ）などが形成されたＣＦ基板などの対向基板との間に液晶層が挟まれた構造を有し、各基板には偏光板が貼り付けられる。近年では、このような液晶パネルの形成にあたり、ＴＦＴ基板に樹脂を用いて４μｍ程度の厚膜の平坦化層を形成してバスラインによる横電界の影響を遮蔽して広開口率を実現している。
【０００３】
この平坦化層には、画素電極とＴＦＴとの間のコンタクトをとるために深いコンタクトホールが形成される。ＴＦＴ形成に続く平坦化層形成後に、ＴＦＴに達するコンタクトホールが形成され、平坦化層表面からコンタクトホール壁面、およびＴＦＴのドレイン電極上に画素電極となる透明導電膜層が形成され、画素電極とＴＦＴとがコンタクトされる。したがって、コンタクトホールの深さは平坦化層の膜厚と同じになり、ＴＦＴ基板には画素電極形成後のコンタクトホール部分に比較的深い凹部がそのまま残るようになる。このような凹部は、開口率を低下させないようにするため、その径ができるだけ小さくなるようにすることが好ましく、コンタクトホールは通常直径５μｍ程度に形成される。
【０００４】
このようにＴＦＴ基板に直径５μｍ、深さ４μｍといった小さくて深いコンタクトホールが形成されて画素電極形成後にそこに凹部ができると、このような凹部にはＣＦ基板との間に封入されている液晶が入り込みにくい。その結果、このような凹部が真空領域として残ったり、凹部内のガスが液晶層に移動したりして、液晶パネルの表示不良として現われる場合がある。また、液晶パネルは、外部から部分的に強い圧力がかけられると液晶セルのセルギャップが変化して一時的に真空領域や気泡が発生するが、圧力がかからなくなれば通常これらはすぐに消えてしまう。ところが、上記のような小さくて深い凹部が存在すると、その凹部に気泡が残り、これが液晶パネルの表示不良として現われる場合がある。
【０００５】
このような問題に対しては、従来、画素電極形成後のコンタクトホール部分にできた凹部を絶縁膜で埋めるようにした提案、セルギャップを保持するために凹部内に柱状スペーサを形成するようにした提案などがある（例えば特許文献１，２参照）。
【０００６】
【特許文献１】
特開平９−３０４７９３号公報
【特許文献２】
特開２００２−１６９１６６号公報
【０００７】
【発明が解決しようとする課題】
しかし、コンタクトホールに画素電極を形成することによってそのコンタクトホール部分にできた凹部を絶縁膜で埋めるためには、そのためのフォトリソ工程や、更には形成した絶縁膜を平坦化する平坦化工程などが必要となるため、工程数の増加やコストアップを招くという問題点があった。
【０００８】
また、セルギャップを保持するための柱状スペーサをすべての画素領域に存在する凹部に形成してしまうと、却ってＴＦＴ基板とＣＦ基板との間の位置関係に自由度がなくなって衝撃に対する柔軟性が失われ、液晶パネルの故障を引き起こし易くなる。また、ＴＦＴ基板とＣＦ基板との間の位置関係に自由度がなくなることで、温度環境の変化に伴う液晶の体積変化により液晶パネル内に真空領域や気泡が発生してしまい、表示不良を引き起こし易くなる。そのため、柱状スペーサは一定の間隔で配置して液晶パネル内で最適な柱密度になるよう形成される。しかし、その場合、柱状スペーサが形成されなかった凹部には依然気泡残りなどが発生してしまう。
【０００９】
凹部の穴埋めと柱状スペーサの形成をそれぞれ別個の工程で行なうようにすると、液晶パネル製造に要する工程数が増加し、その生産性を大幅に低下させてしまう。
【００１０】
本発明はこのような点に鑑みてなされたものであり、ＴＦＴ基板と対向基板との間のセルギャップが効果的に保持され、かつＴＦＴ基板の凹部に気泡残りなどが発生しないようにした液晶パネルおよびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に例示する構成によって実現可能な液晶パネルが提供される。本発明の液晶パネルは、画素電極を駆動する薄膜トランジスタが形成された薄膜トランジスタ基板と、前記薄膜トランジスタ基板に対向配置される対向基板と、前記薄膜トランジスタ基板と前記対向基板とに挟まれた液晶層と、を有する液晶パネルにおいて、前記薄膜トランジスタと前記画素電極とを接続するために形成されたコンタクトホールに前記画素電極を形成して生じた凹部を埋める穴埋め用の柱層と、前記薄膜トランジスタ基板と前記対向基板との間のセルギャップを保持するセルギャップ保持用の柱層と、を有することを特徴とする。
【００１２】
図１に示した液晶パネル１０によれば、穴埋め用の柱層４１ａが、コンタクトホール３９に画素電極４０を形成してコンタクトホール３９部分にできた凹部を埋め、セルギャップ保持用の柱層４１ｂが、例えばその凹部とは別の位置に形成されてＴＦＴ基板３０とこれに対向するＣＦ基板２０との間のセルギャップ保持に寄与する。これにより、液晶パネル１０は、その凹部が柱層４１ａで埋められて気泡残りなどが発生しなくなり、また、セルギャップが柱層４１ｂによって保持されるようになる。
【００１３】
また、本発明では、画素電極を駆動する薄膜トランジスタが形成された薄膜トランジスタ基板と、前記薄膜トランジスタ基板に対向配置される対向基板と、前記薄膜トランジスタ基板と前記対向基板とに挟まれた液晶層と、を有する液晶パネルの製造方法において、前記薄膜トランジスタと前記画素電極とを接続するために形成されたコンタクトホールに前記画素電極を形成して生じた凹部を埋める穴埋め用の柱層と、前記薄膜トランジスタ基板と前記対向基板との間のセルギャップを保持するセルギャップ保持用の柱層と、を同時に形成する工程を有することを特徴とする液晶パネルの製造方法が提供される。
【００１４】
このような液晶パネルの製造方法によれば、穴埋め用の柱層とセルギャップ保持用の柱層を例えば感光性樹脂などを用いて同時に形成することができるようになり、セルギャップが効果的に保持され、かつ凹部に気泡残りなどが発生しない液晶パネルを、少ない工程数でかつ低コストで製造することが可能になる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、第１の実施の形態について説明する。
【００１６】
図１は第１の実施の形態の液晶パネルの要部断面図である。ただし、図１には液晶パネルの１画素部分のみ図示している。
第１の実施の形態の液晶パネル１０は、対向するＣＦ基板２０とＴＦＴ基板３０とを有し、これら両基板間には液晶層１０ａが挟まれている。さらに、ＣＦ基板２０およびＴＦＴ基板３０の外面には図示しない偏光板が貼り付けられて液晶パネル１０が構成されている。
【００１７】
ＣＦ基板２０には、無アルカリガラスなどのガラス基板２１上のＴＦＴ基板３０との対向面側に、赤色を呈する樹脂（赤色樹脂）、緑色を呈する樹脂（緑色樹脂）または青色を呈する樹脂（青色樹脂）のＣＦ層２２ａが形成されている。さらに、そのＣＦ層２２ａ上には、部分的にＣＦ層２２ｂ，２２ｃが積層され、色重ね層２２が形成されている。この色重ね層２２には、後述するように、その製造上異なる色のＣＦが積層される。例えば、ＣＦ層２２ａが赤色樹脂で形成されている場合には、ＣＦ層２２ｂ，２２ｃはそれぞれ緑色樹脂、青色樹脂で形成される。また、このＣＦ基板２０には、ＴＦＴ基板３０との対向面側に、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの透明導電膜からなる共通電極（図示せず）が形成されており、さらに、ＣＦ基板２０には、ＴＦＴ基板３０との貼り合わせの際に、ポリイミドなどの高分子膜からなる配向膜（図示せず）が形成されるようになっている。
【００１８】
ＴＦＴ基板３０は、ガラス基板３１上にＡｌ−Ｎｄ／ＭｏＮ／Ｍｏからなるゲートメタル層３２が形成され、このゲートメタル層３２上にＳｉＮからなるゲート絶縁膜３３が形成されている。さらに、ＴＦＴ基板３０には、そのＴＦＴ部分のゲート絶縁膜３３上に、動作層としてアモルファスシリコン（ａ−Ｓｉ）層３４が形成され、ａ−Ｓｉ層３４上には、そのチャネル領域を保護するＳｉＮからなるチャネル保護膜層３５が形成されている。このような構造上に、チャネル保護膜層３５上の一部を除いて、オーミック接続のためのｎ＋ａ−Ｓｉ層３６を介してＴｉ／Ａｌ／ＭｏＮ／Ｍｏからなるドレインメタル層３７が形成されている。これにより、このＴＦＴ基板３０に逆スタガー型でＴＦＴが構成される。
【００１９】
このような構造の上に更にアクリル樹脂などの樹脂材料からなる平坦化層３８が膜厚約４μｍで形成され、この平坦化層３８には、ドレインメタル層３７に達する直径約５μｍのコンタクトホール３９が形成されている。なお、平坦化層３８は、ここでは膜厚約４μｍで形成しているが、その膜厚は約１μｍ〜約４μｍの範囲で変更可能である。また、コンタクトホール３９は、開口率を低下させないようできるだけその径が小さくなるようにすることが好ましい。
【００２０】
平坦化層３８上には、ＩＴＯなどの透明導電膜からなる画素電極４０が形成され、この画素電極４０は、１画素領域ごと平坦化層３８表面、コンタクトホール３９壁面およびドレインメタル層３７上に形成される。これにより、各画素領域で画素電極４０とＴＦＴのドレインメタル層３７とがコンタクトされ、また、画素電極４０形成後のコンタクトホール３９部分には凹部ができる。画素電極４０上には、コンタクトホール３９部分にできた凹部、およびＣＦ基板２０の色重ね層２２に対向する領域に、アクリル樹脂などの樹脂材料からなる柱層４１ａ，４１ｂがそれぞれ形成されている。ＣＦ基板２０との貼り合わせの際には、このようなアレイ基板上に配向膜（図示せず）が形成される。
【００２１】
上記構成のＣＦ基板２０とＴＦＴ基板３０とが貼り合わせられ、これら両基板間に液晶が封入されて液晶パネル１０が構成される。このような構成の液晶パネル１０では、ＴＦＴ基板３０の各画素領域のコンタクトホール３９部分にできた凹部に柱層４１ａが形成される。また、この液晶パネル１０の液晶セルは、ＣＦ層２２ａ，２２ｂ，２２ｃによる色重ね層２２とこれに対向する柱層４１ｂとの積層構造により、そのセルギャップが保持される。このように色重ね層２２を形成することにより、例え柱層４１ａ，４１ｂが同じ高さで形成されたとしても、コンタクトホール３９部分にできた凹部に形成されている柱層４１ａが無加圧状態ではＣＦ基板２０と接触しないようになっている。
【００２２】
このように、第１の実施の形態の液晶パネル１０は、コンタクトホール３９に画素電極４０を形成してコンタクトホール３９部分にできた凹部が柱層４１ａによって埋められる。さらに、この穴埋め用の柱層４１ａはセルギャップ保持には用いられず、穴埋め用の柱層４１ａとは別の位置に形成された柱層４１ｂによってセルギャップが保持される。このセルギャップ保持用の柱層４１ｂは、その形成位置がコンタクトホール３９部分にできた凹部の位置に制限されず、液晶パネル１０全体で最適な柱密度となるよう形成される。したがって、液晶注入後の気泡残りや部分加圧による発泡残りが発生せず、セルギャップが効果的に保持される信頼性の高い液晶パネル１０が実現される。
【００２３】
次に上記液晶パネル１０の製造方法について説明する。
まずＣＦ基板２０の製造方法について述べる。液晶パネル１０を構成するＣＦ基板２０は、ガラス基板２１上に、従来公知の方法で、赤色樹脂、緑色樹脂、青色樹脂をストライプ状に形成する。その際、ＴＦＴ基板３０に形成されるセルギャップ保持用の柱層４１ｂに対向するようになる領域には、ガラス基板２１上の１層目に形成した樹脂と異なる色の樹脂を順に重ねて形成するようにする。例えば、１列目に赤色樹脂を形成した場合には、その列の隣に緑色樹脂を形成する際に、赤色樹脂の列上でセルギャップ保持用の柱層４１ｂに対向するようになる領域にも緑色樹脂を形成し、さらに青色樹脂を形成する際に、赤色樹脂上に形成した緑色樹脂の上にも青色樹脂を形成する。これにより、セルギャップ保持用の柱層４１ｂに対向するようになる領域に色重ね層２２が形成される。この上にＩＴＯなどで共通電極が形成され、ＣＦ基板２の基本構造が形成される。
【００２４】
次にＴＦＴ基板３０の製造方法について述べる。ＴＦＴ基板３０は、ガラス基板３１上にＴＦＴを形成し、平坦化層３８を形成してコンタクトホール３９を形成し、画素電極４０を形成する工程までは、従来公知の方法で行なわれる。ここでは、それ以降に行なわれる柱層４１ａ，４１ｂの形成工程について図２から図４を参照して説明する。
【００２５】
図２は樹脂塗布工程の要部断面図、図３は露光工程の要部断面図、図４は現像工程の要部断面図である。
ＴＦＴ基板３０の柱層４１ａ，４１ｂの形成は、図２に示すように、画素電極４０まで形成されたアレイ基板の全面に、ネガ型感光性アクリル樹脂４２を膜厚約４μｍで塗布する。このネガ型感光性アクリル樹脂４２の塗布には、従来一般的なスピンコート法などを用いることができる。
【００２６】
続いて、図３に示すように、コンタクトホール３９が形成された直径５μｍの領域、およびセルギャップ保持用の柱層４１ｂを形成する直径２０μｍの領域が開口された遮光マスク４３を用いて露光し、柱層４１ａ，４１ｂを形成する領域のネガ型感光性アクリル樹脂４２を感光する。
【００２７】
露光後、ネガ型感光性アクリル樹脂４２を現像してポストキュアを行なうことにより、図４に示すように、画素電極４０形成後のコンタクトホール３９部分にできた凹部を埋める樹脂製の柱層４１ａと、セルギャップ保持用の樹脂製の柱層４１ｂが同時に形成される。これにより、ＴＦＴ基板３０の基本構造が形成される。
【００２８】
以降は、従来公知の方法と同様にして、配向膜をそれぞれ塗布したＴＦＴ基板３０とＣＦ基板２０とを貼り合わせ、両基板間に液晶を封入し、最後に偏光板を貼り付けて液晶パネル１０を完成させる。勿論、ＣＦ基板２０またはＴＦＴ基板３０上に液晶を滴下した後に両基板を貼り合わせることも可能である。
【００２９】
なお、ＴＦＴ基板３０の柱層４１ａの形成においては、ネガ型感光性アクリル樹脂４２の感光領域をコンタクトホール３９の径（開口断面積が最大になる部分の直径）と同サイズにしたが、露光時に感光領域と実際のコンタクトホール３９の位置との間に位置ずれが生じる可能性を考慮し、感光領域の直径が更に３μｍ程度大きめになるようにしてもよい。ただし、このようにコンタクトホール３９の径よりも大きめの柱層４１ａを形成すると、コンタクトホール３９部分にできた凹部から画素電極４０上にはみ出した部分がセルギャップ保持用の柱層４１ｂと同じ高さになる場合がある。凹部に形成する柱層４１ａをセルギャップ保持の目的で用いない場合には、前述したようにＣＦ基板２０側に色重ね層２２を形成しておき、柱層４１ａとＣＦ基板２０との間に隙間を確保する。色重ね層２２は必ずしも必要とならない場合もあるが、液晶パネル１０にある程度の変形自由度を持たせて効果的にセルギャップを保持するためには形成しておくことが好ましい。
【００３０】
また、ここでは柱層４１ａ，４１ｂをネガ型感光性アクリル樹脂４２を用いて形成したが、勿論、ポジ型感光性アクリル樹脂を用いて形成することも可能である。また、柱層４１ａ，４１ｂ形成には、感光性アクリル樹脂のほか、その他の感光性樹脂材料を用いることも可能である。
【００３１】
このように、上記製造方法によれば、コンタクトホール３９部分にできた凹部の穴埋め用の柱層４１ａと、セルギャップ保持用の柱層４１ｂを同時に形成することができる。したがって、液晶注入後の気泡残りや部分加圧による発泡残りが発生せず、さらに、適当な密度でセルギャップ保持用の柱層４１ｂが配置された液晶パネル１０を生産性良く製造することができる。
【００３２】
穴埋め用の柱層４１ａとセルギャップ保持用の柱層４１ｂの形成は、上記第１の実施の形態の液晶パネル１０のほか、種々の形態の液晶パネルに適用可能である。
【００３３】
次に第２の実施の形態について説明する。
図５は第２の実施の形態の液晶パネルの要部断面図である。ただし、図５には液晶パネルの１画素部分のみ図示し、また、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００３４】
第２の実施の形態の液晶パネル５０は、共通電極基板６０とＴＦＴ基板７０を貼り合わせ、両基板間に液晶層５０ａが挟まれた構造を有し、ＴＦＴ基板７０側にＣＦ層２２ａ，２２ｂ，２２ｃが形成されている点で第１の実施の形態の液晶パネル１０と相違する。
【００３５】
ＴＦＴ基板７０の対向基板である共通電極基板６０には、ガラス基板２１上に共通電極（図示せず）が形成されて基本構造が構成され、ＴＦＴ基板７０との貼り合わせの際には配向膜（図示せず）が形成される。
【００３６】
ＴＦＴ基板７０には、ガラス基板３１上に、ゲートメタル層３２、ゲート絶縁膜３３、ａ−Ｓｉ層３４、チャネル保護膜層３５が形成され、ｎ＋ａ−Ｓｉ層３６を介してドレインメタル層３７が形成されている。この上にＣＦ層２２ａおよび部分的にＣＦ層２２ｂ，２２ｃが積層されて色重ね層２２が形成され、オーバーコート（ＯＣ）層７１、画素電極４０が形成されている。ＯＣ層７１は、ＣＦ層２２ａ形成後、ＣＦ層２２ａにドレインメタル層３７に達するコンタクトホール７２が形成された後に形成され、さらに、このＯＣ層７１にドレインメタル層３７に達するコンタクトホール３９が形成される。画素電極４０は、ＯＣ層７１表面からコンタクトホール３９壁面およびドレインメタル層３７上に形成され、これにより、画素電極４０とドレインメタル層３７とがコンタクトされ、また、その結果、コンタクトホール３９部分に凹部ができる。画素電極４０上には、コンタクトホール３９部分にできた凹部および色重ね層２２直上の領域に、アクリル樹脂などの樹脂材料からなる柱層４１ａ，４１ｂがそれぞれ形成されている。
【００３７】
柱層４１ａ，４１ｂの形成は、第１の実施の形態において述べたのと同様に行なうことができる。すなわち、画素電極４０まで形成したアレイ基板に対し、ネガ型またはポジ型の感光性樹脂を塗布し、コンタクトホール３９部分にできた凹部を埋める柱層４１ａを形成する領域およびセルギャップ保持用の柱層４１ｂを形成する領域を露光して、現像処理を行なえばよい。これにより、柱層４１ａ，４１ｂを同時に形成することができる。
【００３８】
ただし、このようにＴＦＴ基板７０側にＣＦ層２２ａを形成する場合は、一般にＣＦ層のパターン形成精度が高くないため、ＣＦ層２２ａに形成されるコンタクトホール７２の径は１０μｍ程度と大きくなる。そのため、ＯＣ層７１にはそれに応じて径が大きくなったコンタクトホール３９が形成されるようになり、そのコンタクトホール３９部分にできる凹部が埋められるよう、感光性樹脂の感光領域もＣＦ層２２ａのコンタクトホール７２と同程度の大きさとすることが好ましい。また、ＣＦ層２２ａに重ねて形成するＣＦ層２２ｂ，２２ｃは必ずしも必要ではないが、セルギャップを効果的に保持するためには形成しておくことが好ましい。
【００３９】
このように第２の実施の形態の液晶パネル５０においても、第１の実施の形態と同様、画素領域内にあるコンタクトホール３９に画素電極４０を形成してコンタクトホール３９部分にできた凹部が柱層４１ａで埋められ、液晶注入後の気泡残りや部分加圧による発泡残りが発生しなくなる。さらに、共通電極基板６０とＴＦＴ基板７０との間のセルギャップは柱層４１ｂによって保持することができ、また、この柱層４１ｂは、その形成位置がコンタクトホール３９部分にできた凹部の位置に制限されず、液晶パネル５０内の適当な位置に適当な密度で配置することができる。これらの柱層４１ａ，４１ｂは、感光性樹脂の露光・現像処理により同時に形成することができ、液晶パネル５０を効率的に形成することができる。
【００４０】
次に第３の実施の形態について説明する。
図６は第３の実施の形態の液晶パネルの要部平面図、図７は図６のＡ−Ａ断面図である。ただし、図６および図７には液晶パネルの１画素部分のみ図示し、また、図５に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４１】
第３の実施の形態の液晶パネル８０は、共通電極基板６０ａとＴＦＴ基板７０ａを貼り合わせ、両基板間に液晶層８０ａが挟まれた構造を有し、共通電極基板６０ａに形成された共通電極上に誘電体層からなる突起６１が形成され、ＴＦＴ基板７０ａに形成された画素電極４０に２本のスリット７３が形成されている点で第２の実施の形態の液晶パネル５０と相違する。その他の構成は第２の実施の形態の液晶パネル５０と同じである。このように突起６１およびスリット７３を形成することにより、電圧印加時には突起６１およびスリット７３によって液晶パネル８０内の液晶分子が配向制御され、これにより広視野角が実現されるようになる。
【００４２】
この液晶パネル８０においても、そのＴＦＴ基板７０ａの柱層４１ａ，４１ｂは、第２の実施の形態の場合と同様、感光性樹脂の露光・現像処理により同時に形成することができる。垂直配向膜がそれぞれ塗布された共通電極基板６０ａおよびＴＦＴ基板７０ａは、パネル周辺シール形成後に貼り合わせられ、これらの間に負の誘電率異方性を有するネガ型液晶が注入され、最後に偏光板が貼り付けられて液晶パネル８０が形成される。
【００４３】
このように、第３の実施の形態の液晶パネル８０においても、画素領域内にあるコンタクトホール３９に画素電極４０を形成してコンタクトホール３９部分にできた凹部が柱層４１ａで埋められ、液晶注入後の気泡残りや部分加圧による発泡残りが発生しなくなる。さらに、共通電極基板６０ａとＴＦＴ基板７０ａとの間のセルギャップは柱層４１ｂによって保持することができ、また、この柱層４１ｂは液晶パネル８０内の適当な位置に適当な密度で配置することができる。柱層４１ａ，４１ｂは同時に形成することができ、液晶パネル８０を効率的に形成することができる。
【００４４】
なお、この第３の実施の形態の液晶パネル８０においては、突起６１とスリット７３を共に形成するようにしたが、いずれか一方のみ形成した場合であっても液晶分子の配向制御は可能であり、その場合でも柱層４１ａ，４１ｂの形成方法は何ら変わらない。
【００４５】
次に第４の実施の形態について説明する。
図８は第４の実施の形態の液晶パネルの要部平面図、図９は図８のＢ−Ｂ断面図である。ただし、図８および図９には液晶パネルの１画素部分のみ図示し、また、図５に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４６】
第４の実施の形態の液晶パネル９０は、共通電極基板６０とＴＦＴ基板７０ｂを貼り合わせ、両基板間に液晶層９０ａが挟まれた構造を有し、ＴＦＴ基板７０ｂの画素電極４０に多数の微細なスリット７４が形成されている点で第２の実施の形態の液晶パネル５０と相違する。その他の構成は第２の実施の形態の液晶パネル５０と同じである。この第４の実施の形態におけて形成されるスリット７４は、画素領域を少なくとも２以上に分割する方向に形成する。図９には、画素領域を４分割した場合を例示している。このように画素電極４０にスリット７４を形成することにより、電圧印加時には、スリット７４によって液晶パネル９０内の液晶分子が配向制御され、これにより広視野角が実現されるようになる。
【００４７】
この液晶パネル９０においても、そのＴＦＴ基板７０ｂの柱層４１ａ，４１ｂは、感光性樹脂の露光・現像処理により同時に形成することができる。
液晶パネル９０を形成する際には、まず、垂直配向膜をそれぞれ塗布した共通電極基板６０およびＴＦＴ基板７０ｂをパネル周辺シール形成後に貼り合わせる。そして、これらの間に紫外線硬化型モノマーを０．２ｗｔ％添加した負の誘電率異方性を有するネガ型液晶を注入する。続いて、液晶分子の閾値以上の電圧、例えばゲート電圧ＤＣ３０Ｖ、データ電圧ＤＣ１０Ｖ、コモン電圧ＤＣ５Ｖを印加することによって液晶分子を傾かせた状態とし、その状態で共通電極基板６０側から波長３００ｎｍ〜４５０ｎｍの紫外線を２０００ｍＪ照射する。これにより、紫外線硬化型モノマーからポリマーが形成され、電圧無印加状態での液晶分子の配向方向が決定される。最後に共通電極基板６０、ＴＦＴ基板７０ｂそれぞれに、偏光方向が液晶分子の配向方向と４５°の角度をなすようにクロスニコル配置で偏光板を貼り付け、液晶パネル９０を形成する。この第４の実施の形態の液晶パネル９０では、そのプレチルト角は約８６°になる。
【００４８】
このように、第４の実施の形態の液晶パネル９０においても、画素領域内にあるコンタクトホール３９に画素電極４０を形成してコンタクトホール３９部分にできた凹部が柱層４１ａで埋められ、液晶注入後の気泡残りや部分加圧による発泡残りが発生しなくなる。さらに、共通電極基板６０とＴＦＴ基板７０ｂとの間のセルギャップは柱層４１ｂによって保持することができ、また、この柱層４１ｂは液晶パネル９０内の適当な位置に適当な密度で配置することができる。柱層４１ａ，４１ｂは同時に形成することができ、液晶パネル９０を効率的に形成することができる。
【００４９】
次に第５の実施の形態について説明する。
図１０は第５の実施の形態の液晶パネルの要部断面図である。ただし、図１０には液晶パネルの１画素部分のみ図示し、また、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００５０】
第５の実施の形態の液晶パネル１００は、ＣＦ基板２０ａとＴＦＴ基板３０ａを貼り合わせ、両基板間に液晶層１００ａが挟まれた構造を有し、ＣＦ基板２０ａの色重ね層２２がＴＦＴ基板３０ａのコンタクトホール３９部分にできた凹部の位置に対応する領域に形成され、その凹部に形成される柱層４１ａによってセルギャップを保持させるようにしている点で第１の実施の形態の液晶パネル１０と相違する。この第５の実施の形態の場合、セルギャップ保持用に柱層を形成することは必ずしも必要とはならない。
【００５１】
ＴＦＴ基板３０ａの柱層４１ａの形成は、第１の実施の形態で述べた柱層４１ａ，４１ｂの形成と同様に行なうことができる。例えばこの図１０に示したＴＦＴ基板３０ａを形成する場合には、コンタクトホール３９が形成された領域のみ開口された遮光マスクを用いて、感光性樹脂を露光・現像し、柱層４１ａのみ形成すればよい。ただし、柱層４１ａのすべてに対してＣＦ基板２０ａに色重ね層２２を形成すると、セルギャップ保持に寄与する柱層４１ａの柱密度が必要以上に高くなってしまう。そのため、セルギャップ保持に適した柱密度になるよう選択した柱層４１ａの対向位置にのみ色重ね層２２を形成する。
【００５２】
このように、第５の実施の形態の液晶パネル１００においても、画素領域内にあるコンタクトホール３９に画素電極４０を形成してコンタクトホール３９部分にできた凹部が柱層４１ａで埋められ、液晶注入後の気泡残りや部分加圧による発泡残りが発生しなくなる。さらに、ＣＦ基板２０ａとＴＦＴ基板３０ａとの間のセルギャップも柱層４１ａによって保持することができ、また、この柱層４１ａは液晶パネル１００内の適当な位置に適当な密度で配置することができる。
【００５３】
次に第６の実施の形態について説明する。
図１１は第６の実施の形態の液晶パネルの要部断面図である。ただし、図１１には液晶パネルの１画素部分のみ図示し、また、図５に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００５４】
第６の実施の形態の液晶パネル１１０は、共通電極基板６０とＴＦＴ基板７０ｃを貼り合わせ、両基板間に液晶層１１０ａが挟まれた構造を有し、ＴＦＴ基板７０ｃのコンタクトホール３９の近傍に色重ね層２２が形成され、コンタクトホール３９部分にできた凹部に形成された柱層４１ａによってセルギャップを保持させるようにしている点で第２の実施の形態の液晶パネル５０と相違する。この第６の実施の形態の場合、セルギャップ保持用に柱層を形成することは必ずしも必要とはならない。
【００５５】
この液晶パネル１１０のＴＦＴ基板７０ｃの形成は、まず、ＣＦ層２２ａにコンタクトホール７２を形成した後、このコンタクトホール７２の縁部にＣＦ層２２ｂ，２２ｃを形成して色重ね層２２を形成する。ただし、色重ね層２２を形成する際には、液晶パネル１１０に形成される柱層４１ａの柱密度を考慮し、セルギャップ保持に用いる柱層４１ａの位置にのみ色重ね層２２を形成する。色重ね層２２の形成後、ＯＣ層７１を形成してコンタクトホール３９を形成し、画素電極４０を形成する。これにより、コンタクトホール３９部分には凹部ができる。そして、第２の実施の形態で述べたのと同様にして、コンタクトホール３９が形成された領域のみ開口された遮光マスクを用いて、感光性樹脂を露光・現像し、コンタクトホール３９部分にできた凹部に柱層４１ａを形成する。
【００５６】
このように、第６の実施の形態の液晶パネル１１０においても、画素領域内にあるコンタクトホール３９に画素電極４０を形成してコンタクトホール３９部分にできた凹部が柱層４１ａで埋められ、液晶注入後の気泡残りや部分加圧による発泡残りが発生しなくなる。さらに、共通電極基板６０とＴＦＴ基板７０ｃとの間のセルギャップは、柱密度を考慮して凹部に形成された柱層４１ａによって保持することができる。
【００５７】
なお、上記第１，第５，第６の実施の形態の液晶パネル１０，１００，１１０において、ＣＦ基板２０，２０ａ、共通電極基板６０に突起を設けて液晶分子の配向制御を行なうようにすることもでき、ＴＦＴ基板３０，３０ａ，７０ｃの画素電極４０に複数のスリットを設けて液晶分子の配向制御を行なうようにすることもできる。勿論、突起とスリットを両方とも設けて液晶分子の配向制御を行なってもよい。
【００５８】
また、上記第１〜第４の実施の形態の液晶パネル１０，５０，８０，９０において、セルギャップ保持用の柱層４１ｂは穴埋め用の柱層４１ａと同時に形成するようにしたが、ＣＦ基板２０あるいは共通電極基板６０，６０ａ側に形成することも可能である。上記第５，第６の実施の形態の液晶パネル１００，１１０においては、柱層４１ａをＣＦ基板２０ａ側、共通電極基板６０側に形成することも可能である。
【００５９】
また、以上の説明では、色重ね層を形成することによって、ＴＦＴ基板の穴埋め用にのみ形成された柱層とそれに対向するＣＦ基板または共通電極基板との間に隙間を確保するようにした。このほか、色重ね層を形成せず、感光性樹脂をハーフトーン露光し、穴埋め用とセルギャップ保持用とで膜厚の異なる柱層を形成することによってそのような隙間を確保できる構成とすることも可能である。
【００６０】
また、ハーフトーン露光のほか、柱層形成にポジ型感光性樹脂を用いた場合にはオーバー露光を利用して膜厚の異なる柱層を形成することも可能である。ポジ型感光性樹脂のオーバー露光では、穴埋め用の柱層を形成するような小さな領域における膜厚が、セルギャップ保持用の柱層を形成するような大きな領域における膜厚よりも薄くなり、穴埋め用とセルギャップ保持用とで膜厚の異なる柱層を形成することができる。
【００６１】
【発明の効果】
以上説明したように本発明では、薄膜トランジスタと画素電極とを接続するために形成されたコンタクトホールに画素電極を形成して生じた凹部を穴埋め用の柱層で埋めるとともに、薄膜トランジスタ基板と対向基板との間のセルギャップをセルギャップ保持用の柱層で保持するようにした。これにより、コンタクトホール部分にできた凹部に気泡残りなどが発生せず、かつセルギャップが効果的に保持される信頼性の高い液晶パネルを実現できる。
【００６２】
また、穴埋め用の柱層とセルギャップ保持用の柱層を同時に形成するようにしたので、コンタクトホール部分にできた凹部に気泡残りなどが発生せず、かつセルギャップが効果的に保持される信頼性の高い液晶パネルを、効率的かつ低コストで製造することができる。
【図面の簡単な説明】
【図１】第１の実施の形態の液晶パネルの要部断面図である。
【図２】樹脂塗布工程の要部断面図である。
【図３】露光工程の要部断面図である。
【図４】現像工程の要部断面図である。
【図５】第２の実施の形態の液晶パネルの要部断面図である。
【図６】第３の実施の形態の液晶パネルの要部平面図である。
【図７】図６のＡ−Ａ断面図である。
【図８】第４の実施の形態の液晶パネルの要部平面図である。
【図９】図８のＢ−Ｂ断面図である。
【図１０】第５の実施の形態の液晶パネルの要部断面図である。
【図１１】第６の実施の形態の液晶パネルの要部断面図である。
【符号の説明】
１０，５０，８０，９０，１００，１１０  液晶パネル
１０ａ，５０ａ，８０ａ，９０ａ，１００ａ，１１０ａ  液晶層
２０，２０ａ  ＣＦ基板
２１  ガラス基板
２２  色重ね層
２２ａ，２２ｂ，２２ｃ  ＣＦ層
３０，３０ａ，７０，７０ａ，７０ｂ，７０ｃ  ＴＦＴ基板
３１  ガラス基板
３２  ゲートメタル層
３３  ゲート絶縁膜
３４  ａ−Ｓｉ層
３５  チャネル保護膜層
３６  ｎ＋ａ−Ｓｉ層層
３７  ドレインメタル層
３８  平坦化層
３９，７２  コンタクトホール
４０  画素電極
４１ａ，４１ｂ  柱層
４２  ネガ型感光性アクリル樹脂
４３  遮光マスク
６０，６０ａ  共通電極基板
６１  突起
７１  ＯＣ層
７３，７４  スリット
【図１】
2004295016.tif 000003
【図２】
2004295016.tif 000004
【図３】
2004295016.tif 000005
【図４】
2004295016.tif 000006
【図５】
2004295016.tif 000007
【図６】
2004295016.tif 000008
【図７】
2004295016.tif 000009
【図８】
2004295016.tif 000010
【図９】
2004295016.tif 000011
【図１０】
2004295016.tif 000012
【図１１】
2004295016.tif 000013