(57)【要約】【課題】より低い基板温度においてドライエッチングを可能にするドライエッチング方法およびドライエッチング装置を提供する。【解決手段】ドライエッチング方法は、（ａ）チャンバ３内に固体シリコンソース３３ａ、３３ｂが配置されたエッチング装置１ａを準備する工程と、（ｂ）一又は複数の種類の化合物半導体３７ｂから構成される基板３７をチャンバ３内に置く工程と、（ｃ）ハロゲン元素を含むエッチングガス２６Ｘを用いて化合物半導体３７ｂをエッチングして被エッチ基板４１を形成する工程とを備える。このドライエッチング方法では、ハロゲン元素を含むエッチングガス２６Ｘ、並びに、シリコンイオン、シリコンラジカル、及びＳｉ化合物の少なくともいずれかを含む雰囲気３９中において化合物半導体３７ｂをエッチングして被エッチ基板４１を形成している。【選択図】　図１７
2004088062.tif 000002
【特許請求の範囲】
【請求項１】
一又は複数の種類の化合物半導体から構成される基板を準備する工程と、
ハロゲン元素を含むエッチングガス、並びに、シリコンイオン、シリコンラジカル、及びシリコン化合物の少なくともいずれかを含む雰囲気中において前記化合物半導体をエッチングして被エッチ基板を形成する工程と
を備えるドライエッチング方法。
【請求項２】
チャンバ内に固体シリコンソースが配置されたエッチング装置を準備する工程と、
一又は複数の種類の化合物半導体から構成される基板を前記チャンバ内に置く工程と、
ハロゲン元素を含むエッチングガスを用いて前記化合物半導体をエッチングして被エッチ基板を形成する工程と
を備えるドライエッチング方法。
【請求項３】
基板を前記チャンバ内に置く前記工程において、該基板は、サファイア製支持台を介して置かれている、請求項２に記載のドライエッチング方法。
【請求項４】
一又は複数の種類の化合物半導体から構成される基板を準備する工程と、
ハロゲン元素を含むエッチングガスとシリコン化合物ガスとを用いて前記化合物半導体をエッチングして被エッチ基板を形成する工程と
を備えるドライエッチング方法。
【請求項５】
前記シリコン化合物ガスは、ＳｉＦ４、ＳｉＣｌ４、及びＳｉＨＣｌ３の少なくともいずれかを含む、請求項４に記載のドライエッチング方法。
【請求項６】
エッチングする前記工程に先立って、レジストから構成されるマスク層を形成する工程を備え、
エッチングして被エッチ基板を形成する前記工程においては、前記マスク層を用いて前記化合物半導体をエッチングする、請求項１〜５のいずれかにドライエッチング方法。
【請求項７】
前記エッチングガスは、ＨＩ、ＢＣｌ３、ＨＢｒ、ＨＣｌ、ＣＣｌ４、及びＣｌ２の少なくともいずれかを含む、請求項１〜６のいずれかにドライエッチング方法。
【請求項８】
化合物半導体をエッチングするエッチング装置であって、
一対の電極と、
基板を支持するための基板支持部と、
ハロゲン元素を含むエッチングガスを供給するガスソースと、
前記一対の電極間に高周波電力を提供するための電源と、
前記一対の電極及び前記基板支持部を収容するプロセスチャンバと、
前記プロセスチャンバ内に設けられた一又は複数の固体シリコンソースと
を備える、ドライエッチング装置。
【請求項９】
前記基板支持部はサファイア製である、請求項８に記載のドライエッチング装置。
【請求項１０】
半導体基板の表面上に、ＩＩＩ−Ｖ族化合物半導体から構成される半導体素子と、前記半導体素子のための電極とを形成する工程と、
前記半導体基板の表面上に前記電極に接続する接続電極を形成する工程と、
前記半導体基板の裏面に感光性シートを貼り付け、前記感光性シートからエッチングマスクを形成する工程と、
前記エッチングマスクを用いてドライエッチングを行って前記半導体基板を貫通し前記接続電極に到達する孔を設ける工程と、
前記孔に前記接続電極に接続する配線部を形成する工程と、
前記半導体基板の裏面に前記配線部に接続する電極を形成する工程と、を備える、半導体装置の製造方法。
【請求項１１】
半導体基板の表面上に、ＩＩＩ−Ｖ族化合物半導体から構成される半導体素子と、前記半導体素子のための電極とを形成する工程と、
前記半導体基板の表面上に絶縁膜を形成する工程と、
前記絶縁膜上に前記電極に接続する接続電極を形成する工程と、
前記半導体基板の裏面に感光性シートを貼り付け、前記感光性シートからエッチングマスクを形成する工程と、
前記エッチングマスクを用いて前記半導体基板および前記絶縁膜をドライエッチングして、前記半導体基板を貫通し前記接続電極に到達する孔を設ける工程と、
前記孔に前記接続電極に接続する配線部を形成する工程と、
前記半導体基板の裏面に前記配線部に接続する電極を形成する工程と、を備える、半導体装置の製造方法。
【請求項１２】
前記接続電極を形成する工程と前記エッチングマスクを形成する工程との間に、
前記半導体基板の表面を保護する保護膜を該表面上に形成する工程と、
前記保護膜に接するように支持部材を前記半導体基板に貼り付ける工程と、
前記支持部材に貼り付けられた前記半導体基板の裏面を研磨して、前記半導体基板を薄くする工程と、を更に備える請求項１０または１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、ドライエッチング方法及びドライエッチング装置に関する。
【０００２】
【従来の技術】
化合物半導体デバイスを作製するためには、半導体膜の堆積及び半導体膜のエッチングといったプロセス技術が必要である。エッチングプロセスには、ウエットエッチングおよびドライエッチングがある。化合物半導体プロセスのウエットエッチングを用いると、エッチャントと半導体材料との組合せによって異方性或いは等方性のエッチングが様々に実現できる。
【０００３】
ドライエッチング装置は、特許文献１に記載されているように、チャンバ内にエッチングガスを供給しながら上部電極と下部電極との間に高周波電力を印加してプラズマを発生している。ドライエッチング装置では、処理するウエハを下部電極上に置き、プラズマによりエッチングを行っている。処理するウエハは、下部電極上に直接に置かれることも、或いはウエハを載せたウエハトレイ又はサセプタを下部電極上に載せることもある。シリコンウエハを処理でできるように設けられたエッチング装置では、シリコンウエハのサイズが化合物半導体ウエハのサイズに比べて大きいので、化合物半導体ウエハを処理するためにウエハトレイ又はサセプタが用いられる。
【０００４】
半導体のドライエッチングは、被エッチング材料とエッチングガスとの反応物である蒸気圧の高い化合物を形成することに行われる。しかしながら、シリコンと異なり、ＩＩＩ−Ｖ族化合物半導体では、シリコン系フッ化物のように蒸気圧の高い反応物が得られることは希である。そこで、化合物半導体では、次に様な手法を採用している。その一つは、エッチングにおいてウエハの温度を高めることであり、別の手法は、エッチングに用いるプラズマのエネルギを高めることである。
【０００５】
【特許文献１】
特開平２０００−０５８５１４号公報
【０００６】
【発明が解決しようとする課題】
発明者の知見によれば、ＩｎＰまたはＧａＡｓといった化合物半導体の領域をドライエッチングする際に基板温度を上げると、基板を比較的良好にドライエッチングできる。しかしながら、発明者の検討によれば、化合物半導体のドライエッチングの技術分野において、より低い基板温度においてドライエッチングを行いたいという要望がある。
【０００７】
そこで、本発明の目的は、より低い温度でドライエッチングを可能にするドライエッチング方法及びドライエッチング装置を提供することとし、また、表面電極と裏面電極の接続に用いられるヴィアホールを確実に所望の形状とできる半導体装置の製造方法を提供することとした。
【０００８】
【課題を解決するための手段】
本発明のドライエッチング方法は、（ａ）一又は複数の種類の化合物半導体から構成される基板を準備する工程と、（ｂ）　ハロゲン元素を含むエッチングガス、並びに、シリコンイオン、シリコンラジカル、及びシリコン化合物の少なくともいずれかを含む雰囲気中において、化合物半導体をエッチングして被エッチ基板を形成する工程とを備える。
【０００９】
また、本発明のドライエッチング方法は、（ａ）チャンバ内に固体シリコンソースが配置されたエッチング装置を準備する工程と、（ｂ）一又は複数の種類の化合物半導体から構成される基板をチャンバ内に置く工程と、（ｃ）ハロゲン元素を含むエッチングガスを用いて化合物半導体をエッチングして被エッチ基板を形成する工程とを備える。
【００１０】
さらに、本発明のドライエッチング方法は、（ａ）一又は複数の種類の化合物半導体から構成される基板を準備する工程と、（ｂ）ハロゲン元素を含むエッチングガス及びシリコン化合物ガスを用いて化合物半導体をエッチングして被エッチ基板を形成する工程とを備える。
【００１１】
これらのエッチング方法では、ハロゲン元素を含むエッチングガスに加えてシリコン物質をエッチング中に提供しているので、望まれない析出物がエッチング中に基板上に生成され難い。故に、より低い温度でドライエッチングを可能にするドライエッチング方法が提供される。
【００１２】
本発明の上記のいずれかのドライエッチング方法では、該基板は、サファイア製支持台を介して置かれているようにしてもよい。サファイア製支持台は、石英製支持台に比べて、エッチング中に発生される熱を被エッチ基板から放出するために好適である。また、サファイアの線膨張率は、石英に比べて、ＩＩＩ−Ｖ族化合物半導体の線膨張率に近い値である。故に、サファイア製支持台と被エッチ基板との間の応力の小さくできる。
【００１３】
上記のドライエッチング方法は、被エッチ基板を形成する工程に先立って、レジストから構成されるマスク層を形成する工程を備えてもより。被エッチ基板を形成する工程においては、マスク層を用いて化合物半導体をエッチングする。
【００１４】
より低い温度でドライエッチングを可能にするドライエッチング方法が提供されるので、エッチングマスク層をレジスト材で構成できる。
【００１５】
本発明のエッチング装置は、化合物半導体をエッチングするためのドライエッチング装置である。ドライエッチング装置は、一対の電極と、基板支持部と、ガスソースと、電源と、プロセスチャンバと、一又は複数の固体シリコンソースとを備える。固体シリコンソースは、プロセスチャンバ内に設けられている。或いは、ドライエッチング装置は、一対の電極と、基板支持部と、ガスソースと、電源と、プロセスチャンバと、プロセスチャンバ内にエッチング中にシリコン雰囲気を形成するためのガスを供給するガスソースとを備える。シリコン雰囲気中には、シリコンイオン、シリコンラジカル、シリコン化合物、及びシリコンを含むフラグメントの少なくともいずれかが含まれる。
【００１６】
これらのエッチング装置において、基板支持部は、基板を支持するように設けられている。ガスソースは、ハロゲン元素を含むエッチングガスを供給する。電源は、一対の電極間に高周波電力を提供するように設けられている。プロセスチャンバは、一対の電極及び基板支持部を収容する。
【００１７】
これらのエッチング装置では、ハロゲン元素を含むエッチングガスに加えてシリコン元素をエッチング中に提供できるので、望まれない析出物がエッチング中に基板上に生成され難い。故に、化合物半導体のドライエッチングをより低い温度で可能にするドライエッチング装置が提供される。
【００１８】
これらのエッチング装置において、基板支持部はサファイア製であることが好ましい。サファイア製の基板支持部は、石英製の基板支持部に比べて、エッチング中に被エッチ基板において発生する熱を放出するために好適である。また、サファイアの線膨張率は、石英に比べて、ＩＩＩ−Ｖ族化合物半導体の線膨張率に近い値である。故に、サファイア製の基板支持部と被エッチ基板との間の応力の小さくできる。
【００１９】
本発明の一側面に係る半導体装置の製造方法は、（ａ）半導体基板の表面上に、ＩＩＩ−Ｖ族化合物半導体から構成される半導体素子と、半導体素子のための電極とを形成する工程と、（ｂ）半導体基板の表面上に電極に接続する接続電極を形成する工程と、（ｃ）半導体基板の裏面に感光性シートを貼り付け、感光性シートからエッチングマスクを形成する工程と、（ｄ）エッチングマスクを用いてドライエッチングを行って半導体基板を貫通し接続電極に到達する孔を設ける工程と、（ｅ）上記の孔に接続電極に接続する配線部を形成する工程と、（ｆ）半導体基板の裏面に配線部に接続する電極を形成する工程と、を備える。
【００２０】
上記製造方法においては、感光性シートからエッチングマスクが形成される。感光性シートを利用しているため、十分な厚さを有するエッチングマスクが容易に形成される。よって、半導体基板を裏面からエッチングする際にドライエッチングを用いても、エッチング中にエッチングマスクが除去されてしまうのを防止できる。すなわち、半導体基板のエッチングにドライエッチングを用いることができることとなる。ドライエッチングによれば、半導体基板を貫通し接続電極に到達する孔の形状を所望の通りとできる。
【００２１】
本発明の他の側面に係る半導体装置の製造方法は、（ａ）半導体基板の表面上に、ＩＩＩ−Ｖ族化合物半導体から構成される半導体素子と、半導体素子のための電極とを形成する工程と、（ｂ）半導体基板の表面上に絶縁膜を形成する工程と、（ｃ）絶縁膜上に電極に接続する接続電極を形成する工程と、（ｄ）半導体基板の裏面に感光性シートを貼り付け、感光性シートからエッチングマスクを形成する工程と、（ｅ）エッチングマスクを用いて半導体基板および絶縁膜をドライエッチングして、半導体基板を貫通し接続電極に到達する孔を設ける工程と、（ｆ）孔に接続電極に接続する配線部を形成する工程と、（ｇ）半導体基板の裏面に配線部に接続する電極を形成する工程と、を備える。
【００２２】
このようにすれば、半導体基板と接続電極との間には絶縁膜が形成されるので、半導体基板と接続電極との間の容量を低減できる。よって、半導体装置の高周波特性を向上できる。また、半導体基板と絶縁膜とがエッチングされるため、半導体基板を貫通し接続電極に到達する孔を形成できる。
【００２３】
また、接続電極を形成する工程とエッチングマスクを形成する工程との間に、（ａ）半導体基板の表面を保護する保護膜を該表面上に形成する工程と、（ｂ）保護膜に接するように支持部材を半導体基板に貼り付ける工程と、（ｃ）支持部材に貼り付けられた半導体基板をその裏面から研磨して、半導体基板を薄くする工程と、を更に備えると好ましい。
【００２４】
このようにすれば、半導体基板を破損することなく薄くできる。半導体基板を薄くすれば、上記孔の形成に要する時間を短縮できる。このため、エッチング中にエッチングマスクがエッチングされて消失してしまうのが確実に防止される。
【００２５】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【００２６】
【発明の実施の形態】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体装置の製造方法、ドライエッチング方法およびドライエッチング装置に係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２７】
【発明の実施の形態】
以下、本発明に係る半導体装置の製造方法の好適な実施形態について図面を参照しながら説明する。本実施形態では、ＩｎＧａＡｓ／ＩｎＰ系のヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）の製造方法について説明する。なお、図面の説明においては、同一の要素には同一の符号を付し、重複する説明は省略する。
【００２８】
（第１の実施の形態）
初めに、製造されるＨＢＴの構成について説明する。図１（Ａ）は、ＨＢＴ１に形成されたＨＢＴの構成を示す平面図である。図１（Ｂ）は、図１（Ａ）中のＩ−Ｉ線に沿った断面を示す図である。図１（Ｂ）を参照すると、ＨＢＴ１は、ＩｎＧａＡｓから構成されるサブコレクタメサ３、コレクタ層４、ベース層５、およびエミッタコンタクトメサ７と、ＩｎＰから構成されるエミッタ層６とを有する。また、ＨＢＴ１は、半絶縁性ＩｎＰから構成されるウエハ２上に形成されている。
【００２９】
上記各層２〜７の材料、厚さ、添加不純物、およびキャリア濃度を例示すると表１に示す通りである。
【００３０】
【表１】
2004088062.tif 000003
表１において、ＩｎＧａＡｓのＩｎ組成比は、ＩｎＰから構成されるウエハ２に対して格子整合するように選択され、好ましくは０．５３である。ここで、格子整合とは半導体層の格子定数とＩｎＰの格子定数との差が概ね−０．１〜＋０．１％の場合を意味する。
【００３１】
ＨＢＴ１は、エミッタコンタクトメサ７上に設けられたエミッタ電極２１と、エミッタ層６上に設けられたベース電極２２と、サブコレクタメサ３上に設けられたコレクタ電極２３とを備える。
【００３２】
また、ＨＢＴ１は、ベース電極２２に接続する引き出し電極３２と、コレクタ電極２３に接続する引き出し電極３３とを有する。さらに、ＨＢＴ１は、Ａｕプラグ３２１を介してエミッタ電極２１に接続する引き出し電極３１とを有する。引き出し電極３１は、図１（Ａ）に示す通り、パッド部３１ａを有する。ＨＢＴ１はウエハ２の裏面に形成された裏面電極３４を有する。
【００３３】
ＨＢＴ１にはヴィアホール５１が設けられている。ヴィアホール５１は、金属プラグ５３で埋め込まれている。図１（Ａ），（Ｂ）から分かる通り、金属プラグ５３は、引き出し電極３１が有するパッド部３１ａと裏面電極３４とに接しており、これにより、引き出し電極３１と裏面電極３４とが電気的に接続される。
【００３４】
次に、図面を参照しながら、本実施形態によるＨＢＴ１の製造方法を説明する。図２（Ａ），　図２（Ｂ）、図３（Ａ），　図３（Ｂ）、図４（Ａ），　図４（Ｂ）、図５（Ａ），　図５（Ｂ）、図６（Ａ），　図６（Ｂ）、図７（Ａ）〜図７（Ｃ）、図１０（Ａ），　図１０（Ｂ）、図１１（Ａ），　図１１（Ｂ）、図１２（Ａ）および図１２（Ｂ）は、本製造方法の各主要工程におけるＨＢＴの断面を示す図である。これらの図は、図１と同様に、ＨＢＴ１を半導体結晶方位の〔０１−１〕方向に沿って切断した面を示す。
【００３５】
（エピタキシャル成長工程）
エピタキシャル成長工程について説明する。先ず、半絶縁性のＩｎＰからなるウエハ２を用意する。次いで、図２（Ａ）に示す通り、ウエハ２の（１００）面上に、サブコレクタ膜３０、コレクタ膜４０、ベース膜５０、エミッタ膜６０、エミッタコンタクト膜７０をこの順にエピタキシャル成長する。後の工程において、サブコレクタ膜３０からサブコレクタメサ３が形成され、コレクタ膜４０からコレクタ層４が形成され、ベース膜５０からベース層５が形成され、エミッタ膜６０からエミッタ層６が形成され、エミッタコンタクト膜７０からエミッタコンタクトメサ７が形成される。
【００３６】
これらの膜のエピタキシャル成長には、有機金属気相成長（Ｏｒｇａｎｏ−Ｍｅｔａｌｌｉｃ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ：ＯＭＶＰＥ）装置を使用される装置を使用できる。ＯＭＶＰＥ装置では、原料として、トリエチルガリウム（Ｔｒｉｅｔｈｙｌ　Ｇａｌｌｉｕｍ：ＴＥＧａ）、トリメチルインジウム（Ｔｒｉｍｅｔｈｙｌ　Ｉｎｄｉｕｍ：ＴＭＩｎ）、アルシン（ＡｓＨ３）、およびホスフィン（ＰＨ３）を用いることができる。また、エピタキシャル成長される半導体層の導電型およびキャリア濃度を調整するため、ｎ型不純物ドーピング原料としてシラン（ＳｉＨ４）を、ｐ型不純物ドーピング原料としてジエチル亜鉛（Ｄｉｅｔｈｙｌ　Ｚｉｎｃ：ＤＥＺｎ）または四臭化炭素（ＣＢｒ４）を用いることができる。
【００３７】
（エミッタコンタクトメサ形成工程）
図２（Ｂ）を参照すると、ウエハ２上にエミッタコンタクトメサ７が形成されている。エミッタコンタクトメサ７は以下のように形成される。まず、エミッタコンタクト膜７０上にレジスト膜を形成する。所定のパターンを有するフォトマスクを用いたフォトリソグラフィにより、レジスト膜に所定のパターンを形成しレジストマスクを得る。このレジストマスクは、平面形状が略矩形の島状のレジスト領域を有し、その矩形の一対の長辺が〔０１１〕方向に沿って伸び、短辺が〔０１−１〕方向に沿って伸びている。
【００３８】
次いで、上記のレジストマスクを用いてウエハ２をエッチングすることにより、図２（Ｂ）に示す通り、エミッタコンタクトメサ７が形成される。このとき、エッチング液として、リン酸（Ｈ３ＰＯ４）と過酸化水素水（Ｈ２Ｏ２）と純水（Ｈ２Ｏ）とがＨ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝５：１：４０の比率で混合された混合液（以下、エッチング液Ｐ）を使用できる。エッチング液Ｐは、いわゆるエッチング選択性を有している。すなわち、エミッタ膜６０（ＩｎＰ）に対するエッチング速度は、エミッタコンタクト膜７０（ＩｎＧａＡｓ）に対するエッチング速度よりも十分に小さい。そのため、エミッタコンタクト膜７０がエッチングされてエミッタ膜６０が露出した後には、エッチングの進行が非常に遅くなる。これにより、エッチングが実質上停止される。また、上記のエッチング液は、特定の結晶方位に沿う方向へのエッチング速度が速い、いわゆる異方性を有している。このため、エミッタコンタクトメサ７の結晶方位〔０１１〕の方向に伸びるエッジは逆メサ形状を有している。
【００３９】
（メサ形成工程）
図３（Ａ）を参照すると、サブコレクタ膜３０上に、コレクタ層４、ベース層５、およびエミッタ層６を含む主要部メサ１０が形成されている。主要部メサ１０は以下のように形成される。まず、エミッタコンタクトメサ７が設けられたエミッタ膜６０上にレジスト膜を形成する。次に、フォトリソグラフィにより、レジスト膜に所定パターンを形成しレジストマスクを得る。このレジストマスクは、エミッタコンタクトメサ７を覆うように形成される。このレジストマスクは、略矩形状であり、その矩形の一対の辺が〔０１１〕方位に沿って伸びている。
【００４０】
次いで、上記のレジストマスクを用いてエッチングを行う。このエッチングは２段階に行なわれる。先ず、塩酸と純水との混合液をエッチング液として、レジストマスクで覆われていない部分のエミッタ膜６０（ｎ型ＩｎＰ）を除去する。このエッチング液は選択性を有しているので、エミッタ膜６０がエッチングされてベース膜５０（ＩｎＧａＡｓ）が露出した後には、エッチングの進行が非常に遅くなり、事実上エッチングが停止される。これにより、先ず、エミッタ層６が得られる。
【００４１】
その後、上記のレジストマスクを残したまま、硫酸（Ｈ２ＳＯ４）と過酸化水素水（Ｈ２Ｏ２）と純水（Ｈ２Ｏ）とが、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：４００の比率で混合された混合液をエッチング液として用いて、ベース膜５０およびコレクタ膜４０の所定の部分を除去する。ここで、エッチング時間は、サブコレクタ膜３０が露出する程度の時間とされる。このエッチング時間は、予備実験を行って予め決定しておくと好ましい。また、サブコレクタ膜３０の上層部を１００ｎｍ程度オーバーエッチングすると好適である。このオーバーエッチングにより、エッチングされるべきサブコレクタ膜３０が確実に除去される。これまでの工程により、主要部メサ１０が形成される（図３（Ａ））。主要部メサ１０の一対の辺は結晶方位の〔０１１〕方向に沿って伸びている。
【００４２】
図３（Ｂ）を参照すると、サブコレクタメサ３が形成されている。サブコレクタメサ３は以下のように形成される。すなわち、主要部メサ１０が設けられたサブコレクタ膜３０上にレジスト膜を形成する。次に、フォトリソグラフィにより、レジスト膜に所定パターンを形成しレジストマスクを得る。このレジストマスクは、主要部メサ１０を覆うように形成される。このレジストマスクは、略矩形状であり、その矩形の一対の辺が〔０１１〕方位に沿って伸びている。
【００４３】
続いて、このレジストマスクを用いてエッチング液Ｐによりエッチングを行うと、サブコレクタメサ３が形成される。以上の手順により、メサ形成工程が終了する。
【００４４】
（電極形成工程）
図４（Ａ）および図４（Ｂ）を参照しながら、電極形成工程について説明する。サブコレクタメサ３までが形成されたウエハ２上に絶縁膜１１上に形成する。絶縁膜１１は、ＳｉＮからなることができ、例えばＣＶＤ法により形成される。また、絶縁膜１１の厚さは２５０ナノメートル程度とすることができる。続いて、絶縁膜１１上にレジスト膜を形成し、所定のリソグラフィによりエッチング用のレジストマスク６２を形成する。レジストマスク６２は、エミッタコンタクトメサ７、エミッタ層６、およびサブコレクタメサ３上にそれぞれ矩形の開口部を有する。次に、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ：ＲＩＥ）により、レジスト開口部に露出する絶縁膜１１を除去する。
【００４５】
図４（Ａ）に示す通り、レジストマスク６２を除去することなく真空蒸着法によりウエハ２上に金属多層膜９１を形成する。金属多層膜９１は、Ｔｉ膜、Ｐｔ膜、Ｔｉ膜、およびＡｕ膜といった膜がこの順に堆積されて形成されることができる。ここで、Ａｕ膜の厚さは１００ナノメートルであり、他の金属膜は２０ナノメートルとできる。次いで、レジストマスク６２を剥離すると、レジストマスク６２上の金属多層膜９１が除去されて、エミッタ電極２１、ベース電極２２、およびコレクタ電極２３が完成する（図４（Ｂ））。
【００４６】
各電極２１，２２，２３が形成された後、ウエハ２に対して、高純度窒素ガス雰囲気下で摂氏４００度、約１分間熱処理を行うと、これらの電極２１，２２，２３のオーム性接触が実現される。なお、ベース電極２２は、エミッタ層６上に形成されているが、エミッタ層６の厚さは１０ナノメートル程度であるため、ベース電極２２を構成する金属原子が熱処理中にエミッタ層６を通過してベース層５まで拡散するため、ベース層５と実質的に接続することとなる。
【００４７】
（引き出し電極形成工程）
次いで、電極２１，２２，２３の形成まで終了したウエハ２上に絶縁膜１２をプラズマＣＶＤ法により堆積する。絶縁膜１２は、絶縁膜１１と同様にＳｉＮといった無機絶縁物から構成されることができる。絶縁膜１２により、サブコレクタメサ３、主要部メサ１０、およびエミッタコンタクトメサ７の側面が不動態化されるとともに、外部からのナトリウムや水分の侵入が防止される。よって、ＨＢＴ１の信頼性が向上される。次に、所定のリソグラフィおよびエッチングにより、図５（Ａ）に示す通り、ベース電極２２およびコレクタ電極２３のそれぞれの上に開口部、すなわちスルーコンタクトを形成する。次いで、レジスト膜／ＳｉＯ２膜／レジスト膜といった三層マスクを形成し、真空蒸着法によりＴｉ、Ｐｔ、およびＡｕといった金属からなる金属膜を堆積する。堆積後、三層マスクを除去すると、図５（Ｂ）に示す通り、各スルーコンタクトが埋め込まれるとともに、各電極２２，２３に接続する引き出し電極３２，３３が形成される。引き出し電極３２はパッド部３２ａを有しており、引き出し電極３３はパッド部３３ａを有している（図１（Ａ）参照）。
【００４８】
図６（Ａ）を参照すると、引き出し電極３２，３３および絶縁膜１２上に絶縁膜１３が形成され、絶縁膜１３上にＳＯＧ（Ｓｐｉｎ−ｏｎ−ｇｌａｓｓ）膜１４が形成されている。絶縁膜１３は、絶縁膜１２と同様にＳｉＮといった無機絶縁物であることができる。
【００４９】
続いて、所定のリソグラフィおよびエッチングにより、エミッタ電極２１上にスルーコンタクト２１ａを形成する。このスルーコンタクト２１ａの形成に用いたレジストマスクを残したままＡｕを真空蒸着し、レジストマスクを除去すると、スルーコンタクト２１ａがＡｕプラグ３２１で埋め込まれる。この後、引き出し電極３２，３３と同様の手順により、エミッタ電極２１に接続する引き出し電極３１を形成する。この後、引き出し電極３１が形成されたウエハ２上に、絶縁膜１６を形成する。以上の手順により、エミッタ用の引き出し電極３１を形成する工程が終了する（図６（Ｂ））。なお、引き出し電極３１は、パッド部３１ａを有している。
【００５０】
（保護膜形成工程）
図７（Ａ）は、引き出し電極工程が終了した後のウエハ２を示す模式図である。図示の通り、ウエハ２の表面２ａには多数のＨＢＴが格子状に配置されている。以下の説明では、図７（Ａ）のようにウエハ２全体を示す図を適宜参照する。
【００５１】
図７（Ｂ）を参照すると、ウエハ２の表面２ａに保護膜２１が形成されている。この保護膜２１は、レジストから構成されることができる。保護膜２１は、ＨＢＴ表面の保護を保護するために設けられる。そのため、レジストから構成される場合であっても、保護膜２１にはいかなるパターンも形成されない。よって、保護膜２１は感光剤が添加されていない樹脂から構成されてもよい。ただし、保護膜２１は、後述するエッチングの工程において加熱されることとなるため、耐熱性に優れた材料から構成される必要がある。
【００５２】
（石英板貼り付け工程）
次いで、ウエハ２を支持部材としての石英板７１に貼り付ける。ここで使用する石英板７１は、０．５ミリメートル（ｍｍ）程度の厚さを有し、十分に平坦な表面を有する。ウエハ２は保護膜２１が石英板７１の表面に接触するように石英板７１上に貼り付けられており、図７（Ｃ）に示す通り、石英板７１上にはウエハ２の裏面２ｂが現れている。この石英板７１は、後述するウエハ２の裏面２ｂをラッピングする工程において、ウエハ２を保護する役割を果たす。
【００５３】
（研磨工程）
この後、ラッピング装置を用いてウエハ２の裏面２ｂを粗研磨し、ウエハ２を薄くする。粗研磨後のウエハ２の厚さは、１００マイクロメートル（μｍ）程度とすることができる。ウエハ２この程度の厚さとされても、ウエハ２は石英板７１に貼り付けられているため、破損するのが防止される。また、ウエハ２の厚さが１００マイクロメートル（μｍ）程度であれば、チップ化する際にウエハ２は容易に劈開される。また、ウエハ２を構成するＩｎＰは例えばＳｉに比べて熱伝導率が低いため、ウエハ２を薄くすることは、ＨＢＴのように発熱量の多いデバイスの放熱対策として有益である。
【００５４】
なお、ウエハ２の裏面２ｂを粗研磨した後、粗研磨面を平坦化するためにポリッシングを行っても良い。次の工程でエッチングにより当該裏面２ｂが平坦化されるが、予めポリッシングを行っておけば、ウエハ２の裏面２ｂは更に平坦化されることとなる。裏面２ｂが平坦なほど、後の工程においてウエハ２の裏面２ｂ上に形成される金属膜はこの裏面２ｂに対して強固に密着されることとなる。
【００５５】
ウエハ２の裏面２ｂの粗研磨或いはポリッシングの後、ウエハ２の裏面２ｂを洗浄して当該裏面２ｂに付着するスラリーを除去する。次いで、ウエハ２の裏面２ｂを塩酸系のエッチング液によりエッチングし、ウエハ２の裏面２ｂを平坦化する。
【００５６】
（ドライフィルムレジスト貼り付け工程）
次いで、ウエハ２の裏面２ｂ上にドライフィルムレジスト（以降、ＤＦＲ）を貼り付ける。ＤＦＲは、２０〜１００マイクロメートル（μｍ）程度の厚さを有する。また、ＤＦＲは感光性を有する。図８を参照すると、ＤＦＲ９０の両面には、保護フィルムＦＰが貼り付けられている。保護フィルムＦＰが貼り付けられたＤＦＲ９０は、ロールＲに巻かれている。
【００５７】
ＤＦＲ９０をウエハ２に貼り付ける際には、ラミネータを使用することができる。図９は、ラミネータの構成を示す概略図である。図示の通り、ラミネータ８１は、ＤＦＲ９０が巻かれたロールＲを取り付けるシャフト８２と、ＤＦＲ９０をウエハ２に押し付けるためのローラ８３ａと、ローラ８３ａと対となってウエハ２を送り出すためのローラ８３ｂと、保護フィルムＦＰをＤＦＲ９０から剥がすためのローラ８４ａと、剥がされた保護フィルムＦＰを巻き取るローラ８４ｂと、を備える。２つのローラ８３ａ，８３ｂの間には、石英板７１および石英板７１に貼り付けられたウエハ２が通り抜けられる程度の隙間が設けられている。２つのローラ８３ａ，８３ｂが互いに逆回転することにより、この隙間からウエハ２を送り出すことができる。また、ローラ８３ａ，８３ｂには加熱機構（図示せず）が設けられており、加熱機構によりローラ８３ａ，８３ｂは摂氏１００〜１２０度といった温度、好ましくは摂氏１０５度に維持される。
【００５８】
ＤＦＲ９０はロールＲから引き出されてローラ８３ａへと導かれる。ローラ８３ａへ至る前に、ローラ８４ａによりＤＦＲ９０の一方の面から保護フィルムＦＰが剥がされる。よって、ＤＦＲ９０の一方の面にはＤＦＲ９０そのものが露出し、他方の面は他の保護フィルムで覆われたままとなる。この後に、ＤＦＲ９０はローラ８３ａへ至る。このとき、保護フィルムＦＰが残る他方の面とローラ８３ａとが接している。このような状態で、ウエハ２の裏面２ｂがローラ８３ａに対面するようにウエハ２を上記の隙間に投入する。ウエハ２がこの隙間を通過する際、ＤＦＲ９０は、ローラ８３ａにより、ウエハ２に押し付けられるとともに加熱されてウエハ２に貼り付けられる。その後、石英板７１の大きさに合わせてＤＦＲ９０を切断すると、ＤＦＲ９０の貼り付けが終了する。
【００５９】
（エッチングマスク形成工程）
図１０（Ａ）を参照すると、ウエハ２の裏面２ｂにＤＦＲ９０が貼り付けられている。以下、ＤＦＲ９０からエッチングマスクの形成する手順を説明する。このエッチングマスクは、ウエハ２を貫通するとともに引き出し電極３１のパッド部３１ａに至るヴィアホールを形成するために用いられる。
【００６０】
まず、ＤＦＲ９０に対面するフォトマスクの位置合わせを行う。この位置合わせには、両面マスクアライナを使用できる。すなわち、図１０（Ｂ）に示す通り、石英板７１を通して、ＩｎＰの基礎吸収端波長（０．９１マイクロメートル（μｍ））よりも波長が長い赤外光ＬＲをウエハ２に照射する。この赤外光ＬＲの光源としては黒体放射光源を使用できる。赤外光ＬＲは、ウエハ２、ＤＦＲ９０、およびフォトマスクＭを透過する。ウエハ２には位置合わせマーク（図示せず）が予め設けられており、フォトマスクＭにもまたウエハ２の位置合わせマークと対照されるマークが設けられている。このため、石英板７１、ウエハ２、ＤＦＲ９０、およびフォトマスクＭを透過した赤外光ＬＲには、上記２つのマークのパターンを反映した暗部が生じる。これらの暗部が互いに重なり合うようフォトマスクＭの位置を調整することにより、ＤＦＲ９０に対面するフォトマスクＭがウエハ２に対して位置合わせされる。
【００６１】
位置合わせが終了した後、図１０（Ｃ）に示す通り、フォトマスクＭを通して露光光ＬＵをＤＦＲ９０に照射すると、フォトマスクＭのパターンがＤＦＲ９０に転写される。次いで、ＤＦＲ９０に残っていた保護フィルムＦＰを剥がし、炭酸ナトリウム（Ｎａ２ＣＯ３）を例えば０．７〜１．０体積パーセント（％）程度で含む現像液を用いてＤＦＲ９０を現像すると、露光された部分が現像液中へ溶解する。これにより、エッチングマスクが形成される。この後、ＤＦＲ９０に対してポストベークを行うと、エッチングマスク形成工程が終了する。
【００６２】
（ヴィアホール形成工程）
続いて、図１１（Ａ）及び図１１（Ｂ）を参照しながら、ヴィアホールを形成する工程を説明する。図１１（Ａ）及び図１１（Ｂ）は、本実施形態の各主要工程におけるＨＢＴの断面を示す図である。図１１（Ａ）を参照すると、ウエハ２の裏面上にＤＦＲ９０から形成されたエッチングマスク６３が設けられている。エッチングマスク６３は、略円筒状の開口部６３ａを有している。この開口部６３ａは、ウエハ２の表面に設けられたパッド部３１ａと向かい合うように設けられている。また、開口部６３ａの内径は５０〜８０マイクロメートル（μｍ）程度とすることができる。エッチングマスク６３を用いてエッチングを行うと、ヴィアホールが形成される。このエッチングには、プラズマエッチングや反応性イオンエッチングといったドライエッチング法が用いられる。以下では、プラズマエッチングの場合について説明する。エッチングマスク６３の開口部６３ａにはウエハ２が露出しているため、先ず、ウエハ２をエッチングする。このエッチングの条件を例示すると以下の通りである。
・ウエハ２の設定温度：摂氏１２０〜１６０度
・エッチングガス：沃化水素（ＨＩ）、２０〜４０　ｓｃｃｍ
・希釈ガス：アルゴン（Ａｒ）またはヘリウム（Ｈｅ）
・高周波周波数：１３．５６　ＭＨｚ
・プラズマパワー密度：１０　Ｗ／ｃｍ２
【００６３】
ウエハ２は、石英板７１に貼り付けられたまま、所定のエッチング装置内に載置され、上記の条件によりエッチングされる。このエッチングにより、ウエハ２を貫いて絶縁膜１１に到達する孔が形成される。続いて、絶縁膜１１，１２，１３をエッチングする。ここで、絶縁膜１１，１２，１３がＳｉＮから構成される場合、以下に例示するエッチング条件を用いることができる。
・ウエハ２の設定温度：常温
・エッチングガス：ＣＦ４、５〜３０　ｓｃｃｍ
・高周波周波数：１３．５６　ＭＨｚ
・プラズマパワー密度：５　Ｗ／ｃｍ２
【００６４】
以上のエッチングを行うと、ヴィアホール５１が形成される。ヴィアホール５１は、ウエハ２を貫通するとともに引き出し電極３１に到達している。ヴィアホール５１は、略円筒状に設けられており、その直径はエッチングマスク６３の開口部６３ａの内径と略等しい。この後、ポジ型レジスト用の現像液、アセトン、または２〜３体積パーセント（％）のＮａＯＨを用いてエッチングマスク６３を除去する。以上で、ヴィアホール５１形成工程が終了する（図１１（Ｂ））。
【００６５】
（ヴィアホール埋め込み工程）
次に、スパッタ法により、ウエハ２の裏面に金属膜５２を形成する（図１２（Ａ）参照）。この金属膜５２は、後に金メッキを行う際に種層として用いられる。金属膜５２は金から構成されることができる。金属膜５２の厚さは、０．１〜０．２マイクロメートル（μｍ）とすることができる。また、メッキの際にヴィアホール５１の内壁面にも確実に金を堆積するためには、金属膜５２が当該内壁面に堆積されると好ましい。ヴィアホール５１の内壁面にも確実に金属膜５２が堆積されるようにスパッタ装置およびスパッタ条件を適宜調整することができる。
【００６６】
金属膜５２が形成された後、電界メッキ法により金をこの金属膜５２上に堆積する。これにより、図１２（Ｂ）に示す通り、ヴィアホール５１が埋め込まれて金属プラグ５３が形成されるとともに、ウエハ２の裏面に金属膜５４が堆積される。金属膜５４の厚さは、２０〜３０マイクロメートル（μｍ）とできる。図１２（Ｂ）には、金属プラグ５３に空隙が形成されることなくヴィアホール５１が埋め込まれるに例を示したが、引き出し電極３１とウエハ２の裏面の金属膜５２との導通が確実であれば、金属プラグ５３には空隙が形成されていても構わない。また、ウエハ２の裏面に堆積された金属膜５４から裏面電極３４が形成される。
【００６７】
この後、ウエハ２から石英板７１を剥がし、ウエハ２表面の保護膜２１を除去する。次いで、ウエハ２に対してダイシングを行うと、ＨＢＴ１を有するＨＢＴ１が完成する。
【００６８】
上記の製造方法によれば、ウエハ２の裏面にＤＦＲ９０が貼り付けられてＤＦＲ９０からエッチングマスク６３が形成される。そして、エッチングマスク６３を用いてドライエッチングを行って、ヴィアホール５１が形成される。ヴィアホール５１は、１００マイクロメートル（μｍ）程度を超える深さを有する。上記の程度の深さを有するヴィアホール５１をドライエッチングにより形成する場合には、被エッチング材料とエッチングマスクとのエッチング速度比を大きくしても、エッチングマスクがエッチングされて薄くなるのを避けることはできない。最悪の場合には、エッチング中にエッチングマスクが除去されてしまう。そのため、エッチング後にも十分な厚さのエッチングマスクが残るようにレジスト膜を形成しておく必要がある。
【００６９】
レジスト液を回転塗布してレジスト膜を形成し、このレジスト膜からエッチングマスクを形成する場合には、例えば、粘度３００ｍＰａ・ｓのレジスト液を１０００回転／分で塗布した場合であっても、得られるレジスト膜の厚さは１０マイクロメートル（μｍ）程度である。更に厚いレジスト膜を形成しようとすれば、粘度が更に高いレジスト液を使用する、または、塗布時の回転数を更に下げる必要がある。しかし、粘度を３００ｍＰａ・ｓよりも高くすると、レジストコータのノズルから自動滴下するのが困難となる。また、回転数を下げると、レジスト膜の厚さの均一性を十分に確保できなくなってしまう
【００７０】
これに対し、本実施形態の製造方法によれば、厚さが２０〜１００マイクロメートル（μｍ）程度のＤＦＲ９０をウエハ裏面に貼り付け、ＤＦＲ９０からエッチングマスク６３を形成するため、十分な厚さのエッチングマスク６３が得られる。よって、ドライエッチングによりヴィアホールを形成することができる。
【００７１】
ドライエッチングによりヴィアホールを形成できれば、以下の効果が奏される。すなわち、ウエットエッチングの場合には、エッチングがウエハ面方向に進んでしまい、ヴィアホールの内径が大きくなってしまう場合がある。しかも、エッチングがウエハ面方向に進んだ結果、ＨＢＴ１を構成するサブコレクタメサ３がエッチング液に晒される場合もある。サブコレクタメサ３がエッチング液に晒されると、サブコレクタメサ３の結晶性に悪影響が生じるばかりでなく、エッチング液が残留すれば、ＨＢＴの信頼性が低下してしまう虞もある。
【００７２】
また、ウエットエッチングの場合にエッチング液がサブコレクタメサ３にまで到達するのを防ぐため、ヴィアホールが形成される位置をＨＢＴの主要部から遠ざけると、ＨＢＴの寸法が無用に大きくなってしまう。このため、１枚のウエハから製造されるＨＢＴの数が減少し、製造コストが増加してしまう。
【００７３】
これに対して、ドライエッチングによりヴィアホールを形成する場合には、エッチングがウエハ面方向に進むのを防止できるため、ヴィアホールの内径が無用に大きくなるが防止される。よって、サブコレクタメサ３が汚染されるのが防止される。しかも、ウエットエッチングの場合と異なり、ヴィアホールをＨＢＴの主要部から遠ざける必要もない。よって、ＨＢＴの寸法が無用に大きくなることはない。
【００７４】
また、本実施形態においては、ヴィアホール形成のためのエッチングの際、ウエハ２の温度は摂氏１２０度〜１６０度といった温度に維持される。ウエハ２をこの程度の温度に維持することにより、ＩｎＰのエッチング速度を速くできる。レジスト液から形成されたエッチングマスクでは、摂氏１５０度程度まで加熱されるとマスクパターンが変形してしまう場合があり、摂氏１６０度程度まで加熱されるとレジストが変質してしまいエッチング後にエッチングマスクを除去できないといった事態になる場合もある。すなわち、本実施形態の製造方法は、エッチング速度を早くできるという利点を有する。
【００７５】
さらに、本実施形態の製造方法により製造したＨＢＴでは、エミッタ電極２１は、Ａｕプラグ３２１および引き出し電極３１を介して裏面電極３４と接続されているため、裏面電極３４を接地することにより、エミッタ接地回路を容易に構成できる。しかも、金線といったワイヤを使用する必要がないため、寄生容量の発生がなく、よって、ＨＢＴの高周波特性が向上される。
【００７６】
以上、実施形態を参照しながら、本発明に係る半導体装置の製造方法を説明したが、本発明はこれに限られることなく、種々の変形が可能である。
【００７７】
ＩｎＰから構成されるウエハ２のエッチングには、ＣＨ４およびＣ２Ｈ６といった有機系ガス、ＢＣｌ３、Ｃｌ２、およびＳｉＣｌ４といった塩素系ガスを使用しても構わない。
【００７８】
金属プラグ５３の形成には、電界メッキ法に限らず、例えば蒸着法といった堆積方法を採用してもよい。しかし、ヴィアホール５１の深さが１００マイクロメートル（μｍ）程度を超えることを考慮すると、堆積速度が速く、且つ埋め込み性に優れた電界メッキ法が好適である。
【００７９】
以上説明したように、本発明の実施の形態は、ＩＩＩ−Ｖ族化合物半導体から構成される半導体装置の製造方法に関する。ＩＩＩ−Ｖ族化合物半導体の特徴として、シリコン（Ｓｉ）に比べキャリアの移動度が大きいことが挙げられる。この特徴を利用し、高速デジタル回路用のトランジスタおよびマイクロ波通信に利用されるトランジスタがＩＩＩ−Ｖ族化合物半導体から製造されている。
【００８０】
ＩＩＩ−Ｖ族化合物半導体から高周波特性に優れた半導体デバイスを製造できるとはいえ、所望の特性が発揮されるのを妨げる種々の要因がある。その一つとして接地電位の安定化が難しいことが挙げられる。従来、ＩＩＩ−Ｖ族化合物半導体からなる半導体デバイスにおいては、引き出し電極に設けられたボンディングパッドと外部接地回路とが金線により接続されている。しかし、このような接地方法では、金線による寄生インダクタンス成分が大きくなり、接地電位が安定化されない事態となっている。そのため、半導体デバイスが安定に動作しない場合がある。しかも、このような問題は、信号の周波数が高くなればなるほど、顕著である。このような問題を解決するため、例えばバイポーラトランジスタでは、基板を貫通するヴィアホールを設けるとともに、このヴィアホールを金属プラグで埋め込み、エミッタ電極またはボンディングパッドと基板裏面の電極とを導通させる方法が採用されている。基板裏面の電極を接地することにより、エミッタ電極は金属プラグを介して接地される。金線は使用されていないため、寄生インダクタンスが低減されることができる。
【００８１】
上記ヴィアホールの形成には、エッチング速度を比較的高くできるという理由から、ウエットエッチングが広く用いられている。しかしながら、本発明者らの知見によれば、ヴィアホールの内径を設計通りとするのが難しいという問題がある。ヴィアホールを形成する前には、ウエットエッチングにより基板の裏面が粗研磨されるとはいえ、粗研磨後の基板の厚さは１００マイクロメートル（μｍ）程度もある。この程度の厚さの基板をエッチングする場合、ウエットエッチングでは、エッチングが基板面方向に進んでしまい、設計通りの内径を有するヴィアホールが得られない場合があった。また、等方的なエッチングを可能とするエッチング液を用いても、基板が長い時間エッチング液に晒されるため、エッチングは半導体結晶構造を反映して進み、その結果、ヴィアホールは所望の形状とならないといった問題もある。したがって、本発明の実施の形態によれば、表面電極と裏面電極の接続に用いられるヴィアホールを確実に所望の形状とできる半導体装置の製造方法が望まれる。
【００８２】
以上説明したように、本発明の実施の形態に係る半導体装置の製造方法において、半導体基板の裏面に形成されるエッチングマスクは、感光性シートから形成される。このため、十分な厚さを有するエッチングマスクが容易に形成される。よって、半導体基板を裏面からエッチングしてヴィアホールを形成する際にドライエッチングを用いても、エッチング中にエッチングマスクが除去されてしまうのを防止できる。また、エッチング中の熱による変形も防止できる。すなわち、表面電極と裏面電極の接続に用いられるヴィアホールを形成する際に、ドライエッチングを用いることができる。ドライエッチングによれば、ヴィアホールの形状を設計の通りとするのが容易となる。すなわち、本発明の実施の形態によれば、表面電極と裏面電極の接続に用いられるヴィアホールを確実に所望の形状とできる半導体装置の製造方法が提供される。
【００８３】
尚、本実施の形態の半導体装置の製造方法におけるヴィアホールを形成するためのドライエッチングは、引き続く第２、第３及び第５の実施の形態において説明されるドライエッチング装置を用いて行われることができる。
【００８４】
（第２の実施の形態）
図１３は、本実施の形態に係るプラズマエッチング装置といったドライエッチング装置を示す概略図である。ドライエッチング装置１０１ａは、処理チャンバ１０３を備える。処理チャンバ１０３は、チャンバ本体部１０３ａ及び蓋部１０３ｂを有する。蓋部１０３ｂは、チャンバ本体部１０３ａを覆うようにチャンバ本体部１０３ａ上に配置されており、チャンバ本体部１０３ａ及び蓋部１０３ｂは、プラズマを形成するための領域を提供する。
【００８５】
処理チャンバ１０３内には、平行平板電極といった一対の電極１０５が設けられている。一対の電極１０５は、上部電極１０５ａと下部電極１０５ｂから構成される。一対の電極１０５の一方の電極（例えば、電極１０５ｂ）上には、ウェハＷといったワークピースを支持する支持台１０７が設置されている。支持台１０７の基板支持部１０７ａは、化合物半導体基板といったウエハを支持できるように基準面に沿って伸びている。電極１０５ａは、電源ユニット１０９の一端に接続されている。電源ユニット１０９は、マッチングネットワークといったインピーダンス整合回路１０９ａと、ＲＦジェネレータといった交流電源１０９ｂとを備える。交流電源１０９ｂの他端は、基準電位線１１３に接続されている。電極１０５ｂは、キャパシタ１０９ｃを介して基準電位線１１３に接続されている。交流電源１０９ｂは、一対の電極１０５間に高周波電力を供給する。この供給によって、処理チャンバ１０３内においてプロセスガスのプラズマが発生される。処理チャンバ１０３は、レジストが変性する温度未満に電極１０５ｂ又は基板支持部１０７ａの温度を保つための温度制御部１１１を有する。
【００８６】
処理チャンバ１０３は、処理チャンバ１０３内を減圧排気するための減圧排気手段１１５を有する。減圧排気手段１１５は、支持部１０７ａの背面に配置されたスロットルバルブ１１５ａ、ゲートバルブ１１５ｂ、およびターボ分子ポンプ１１５ｃをいった減圧ポンプを含む。これら１１５ａ〜１１５ｃは排気経路を形成する。
【００８７】
処理チャンバ１０３は、プロセスガスを処理チャンバ１０３内に導入するためのガス導入部１１７を備える。プロセスガスは、アルゴン（Ａｒ）ガスといった不活性ガスＡｒガス、ＨＩといったハロゲン化合物ガス（ハロゲン含有ガス）　を含む。
【００８８】
図１３に示すように、ガス導入部１１７は、ガス通路を介して一又は複数のノズル１１９を有している。ノズル１１９は、ガス導入部１１７が接続されたガス通路に接続され、蓋部１０３ｂの内側に設けられている。また、ノズル１１９は、一対の電極１０５間に設けられた領域１２１に向けて反応チャンバ１０３の内壁から突出している。
【００８９】
ガス導入部１１７は、プロセスガス供給源１２３に接続されている。プロセスガス供給源１２３は、例えば、ガス供給ライン１２５ａ〜１２５ｆ及びガス供給源１２６Ｗ、１２６Ｘを含む。ガス供給源１２６Ｗは、Ｈｅガス又はＡｒガスといった不活性ガスの供給源であり、ガス供給源１２６Ｘは、ヨウ化水素（ＨＩ）ガスといったハロゲンガス又はハロゲン化合物ガスのエッチングガス供給源である。各ガス供給ライン１２５ａ〜１２５ｆには、開閉バルブ１２７ａ、１２７ｂ及びマスフローコントローラ（ＭＦＣ）１２９ａ、１２９ｂが設けられている。開閉バルブ１２７ａ、１２７ｂは、ガス導入部１１７へのガスの供給を制御する。マスフローコントローラ（ＭＦＣ）１２９ａ、１２９ｂは、ガス導入部１１７に供給されるガスの流量を調整する。なお、ハロゲンガス又はハロゲン化合物ガスを例示的に示せば、ＨＩ、ＢＣｌ３、ＨＢｒ、ＨＣｌ、ＣＣｌ４、及びＣｌ２の少なくともいずれかを含む。
【００９０】
これら開閉バルブ１２７ａ、１２７ｂ及びＭＦＣ１２９ａ、１２９ｂは、制御装置１３０からの制御信号により制御される。また、制御装置１３０は、減圧排気手段１１５および電源ユニット１０９に接続されており、スロットルバルブ１１５ａ、ゲートバルブ１１５ｂ、ターボ分子ポンプ１１５ｃを制御する。
【００９１】
図１４（Ａ）は、図１３に示されたＩ−Ｉ線に沿ったドライエッチング装置の断面を示す図面である。図１４（Ｂ）は、図１４（ａ）に示されたＩＩ−ＩＩ線に沿ったドライエッチング装置の断面を部分的に示す図面である。図１４（Ａ）及び図１４（Ｂ）は、下部電極の近傍を詳細に示している。図１４（Ａ）及び図１４（Ｂ）を参照すると、支持台１０７は、ＳｉＯ２といった絶縁材料で形成されており、一対の電極１０５ａ、１０５ｂの間に位置している。本実施の形態では、支持台１０７は、電極１０５ｂ上に配置されており、クランプリングといった留め具１３１と電極１０５ｂとによって留められている。基板支持部１０７ａは、ワークピースＷの主面が電極１０５ａに向くように、その主面上にワークピースＷを搭載できるように設けられている。留め具１３１上には、一又は複数の固体シリコンソース１３３ａ〜１３３ｄが配置されている。固体シリコンソース１３３ａ〜１３３ｄの各々は、シリコン基板といったシリコン片であることができる。固体シリコンソース１３３ａ〜１３３ｄは、支持台１０７の軸に関して所定の対称性を示すように配置されている。或いは、シリコン供給源として、例えば、ドーナッツ形状、円環形状、又は支持台７の軸を回るループ形状の固体シリコンソースを留め具１３１上に配置してもよい。
【００９２】
図１５（Ａ）及び図１５（Ｂ）は、図１４（Ａ）及び図１４（Ｂ）に示された実施の形態における変形例を示す。図１５（ａ）は、図１３に示されたＩ−Ｉ線に相当する線に沿ったドライエッチング装置の断面を示す図面である。図１５（Ｂ）は、図１５（Ａ）に示されたＩＩＩ−ＩＩＩ線に沿ったドライエッチング装置の断面を示す図面である。図１５（Ａ）及び図１５（Ｂ）を参照すると、支持台１０７は、ＳｉＯ２といった絶縁材料で形成されており、一対の電極１０５ａ、１０５ｂの間に位置している。変形例では、固体シリコンソース１３３ａ〜１３３ｄの替わりに、一又は複数の固体シリコンソース１３５ａ〜１３５ｄが使用されている。固体シリコンソース１３５ａ〜１３５ｄは、絶縁性の支持台１０７上に配置されている。固体シリコンソース１３５ａ〜１３５ｄの各々は、シリコン基板といったシリコン片であることができる。固体シリコンソース１３５ａ〜１３５ｄは、支持台１０７の軸に関して所定の対称性を示すように配置されている。或いは、シリコン供給源として、例えば、ドーナッツ形状、円環形状、又は支持台７の軸を回るループ形状の固体シリコンソースを支持台１０７上に配置してもよい。
【００９３】
図１６（Ａ）及び図１６（Ｂ）は、図１３に示されたドライエッチング装置の別の変形例を示す図面である。ドライエッチング装置１０１ｃでは、チャンバ１０３の内壁面に固体シリコンソース１４７ａ〜１４７ｄを配置している。本変形例では、固体ソース源が内壁面上に部分的に配置されているが、軸Ａｘを囲むように配置されてもよい。
【００９４】
固体シリコンソース１３３ａ〜１３３ｄ、固体シリコンソース１３５ａ〜１３５ｄ及び固体シリコンソース１４７ａ〜１４７ｄは、エッチングされるべきワークピースＷの周囲に配置されている。この配置により、エッチング中に固体シリコンソースからプラズマ中にシリコンを供給することが可能になる。
【００９５】
以上説明したように、ドライエッチング装置１０１ａ〜１０１ｃにおいては、一又は複数の固体シリコンソースをプロセスチャンバ内に配置している。固体シリコンソースは、エッチング中にプラズマと作用してプラズマ中にシリコン（原子、イオン、ラジカル、シリコン化合物、及び／又はシリコン原子を含むフラグメントを少なくともいずれか含む物質又は化学種）を提供する。提供されたシリコンは、化合物半導体の構成元素とエッチングガスとの反応生成物と反応すると考えられる。発明者は、この反応によって、発明者がこれまで使用してきたエッチングレシピの温度摂氏１６０度よりも低い温度でドライエッチングを可能になっていると考えている。
【００９６】
図１７（Ａ）〜図１７（Ｃ）の各々は、図１３並びに図１４（Ａ）及び図１４（Ｂ）に示されたドライエッチング装置１０１ａを用いて、化合物半導体基板をエッチングする工程を示す。しかしながら、化合物半導体基板をエッチングするために、変形例として示されたドライエッチング装置１０１ｂ〜１０１ｄ及び後ほど説明されるエッチング装置１０１ｅを用いることもできる。
【００９７】
図１７（Ａ）に示されるように、チャンバ１０３内に固体シリコンソース１３３ａ〜１３３ｄが配置されたエッチング装置１０１ａを準備する。電極１０５ｂ上には、基板支持部１０７ａを介して基板１３７が配置されている。基板１３７は、絶縁物層１３７ａと、絶縁物層１３７ａ上に設けられた一叉は複数の化合物半導体層１３７ｂと、レジストといった感光性有機物（感光性樹脂）から構成されたマスク層１３７ｃとを有する。例えば、エッチングされる化合物半導体層は、ＩｎＰ半導体又はＧａＡｓ半導体といったＩＩＩ−Ｖ族化合物半導体から構成されることができる。
【００９８】
図１７（Ｂ）に示されるように、真空排気手段１１５を用いてチャンバ１０３内を減圧する。次いで、バルブ１２７ａ及び１２７ｂ並びにマスフローコントローラ１２９ａ及び１２９ｂを制御して、ＨＩといったエッチングガスを含むプロセスガスをチャンバ１０３内に供給する。続いて、交流電源１０９ｂを作動させて、一対の電極１０５の間にプロセスガスのプラズマ１３９を生成する。チャンバ１０３内では、プラズマ１３９に露出された半導体層１３７ｂの部分がエッチングされていく。エッチング中には、プラズマ１３９には、矢印Ａで示されるようにエッチングガスがエッチングガス源から供給されると共に、矢印Ｂで示されるようにシリコン物質が固体シリコン源１３３ａ、１３３ｂから供給される。シリコン物質は、エッチングガスが固体シリコン源１３３ａ〜１３３ｄに化学的に作用することにより生成され、例えば、シリコンイオン、シリコンラジカル、シリコン化合物、及びシリコンを含むフラグメントの少なくともいずれかを意味する。電極１０５ｂ、支持台１０７といった部品の温度は、摂氏１２０度以下（或いは、高くても摂氏１５０度以下）に保たれている。マスク層１３７ｃは、レジストといった感光性有機物（感光性樹脂）から構成されているけれども、エッチング中の基板温度の上昇に起因するダメージを受けることがない。この化合物半導体をエッチングする工程の後に、被エッチ基板１３７が得られる。
【００９９】
図１７（Ｃ）に示されるように、固体シリコン源を用いて基板１３７をエッチングする実験では、被エッチ基板１４１のエッチング領域１４１ａに針状析出物が観察されていない。また、エッチング工程の後に、剥離剤を用いてマスク層１３７ｃを除去できる。故に、エッチングによってマスク層１３７ｃに顕著な変質はない。しかしながら、固体シリコン源を用いることなく基板をエッチングする実験では、被エッチ基板のエッチング領域に針状析出物が観察されている。
【０１００】
（第３の実施の形態）
図１８は、別の実施の形態に係るプラズマエッチング装置といったドライエッチング装置を示す概略図である。図１９（Ａ）は、図１８に示されたＩＶ−ＩＶ線に沿った断面を示す図面である。図１９（Ｂ）は、図１９（Ａ）に示されたＶ−Ｖ線に沿った断面を示す図面である。
【０１０１】
ドライエッチング装置１０１ｄは、処理チャンバ１０３を備える。処理チャンバ１０３は、チャンバ本体部１０３ａと、蓋部１０３ｂとを有する。図１９（Ａ）及び図１９（Ｂ）を参照すると、ドライエッチング装置１０１ｄは、固体シリコンソースを備えていない。つまり、支持台１０７及び留め具１３１上には、固体シリコンソースが置かれていない。
【０１０２】
ドライエッチング装置１０１ｄでは、固体シリコンソースの代わりに追加のガス供給源１２６Ｙを備えている。すなわち、ドライエッチング装置１０１ｄでは、プロセスガス供給源１２４は、例えば、ガス供給ライン１２５ａ〜１２５ｆ及びガス供給源１２６Ｗ、１２６Ｘを含む。プロセスガス供給源１２４は、更に、ガス供給ライン１２５ｇ〜１２５ｉ及びガス供給源１２６Ｙを含む。ガス供給源１２６Ｙは、ＳｉＣｌ４ガスといったシリコン化合物ガスの供給源である。シリコン化合物ガスを例示的に示せば、ＳｉＦ４、ＳｉＣｌ４、及びＳｉＨＣｌ３がある。シリコン化合物ガスの一又は複数種を含む混合ガスを用いても良い。各ガス供給ライン１２５ｇ〜１２５ｉには、開閉バルブ１２７ｃ及びマスフローコントローラ（ＭＦＣ）１２９ｃが設けられている。開閉バルブ１２７ｃは、ガス導入部１１７へのガスの供給を制御する。ＭＦＣ１２９ｃは、ガス導入部１１７に供給されるガスの流量を調整する。これら開閉バルブ１２７ａ〜１２７ｃ及びＭＦＣ１２９ａ〜１２９ｃは、制御装置１３０からの制御信号により制御される。
【０１０３】
図２０（Ａ）〜図２０（Ｃ）の各々は、図１８並びに図１９（Ａ）及び図１９（Ｂ）に示されたドライエッチング装置１０１ｄを用いて、化合物半導体基板をエッチングする工程を示す。
図２０（Ａ）に示されるように、ハロゲン系エッチングガス及びシリコン化合物ガスを含むプロセスガスをチャンバ１０３内に供給できるエッチング装置１０１ｄを準備する。電極１０５ｂ上には、支持台１０７を介して基板１３７が配置されている。基板１３７は、既に説明したように、絶縁物層１３７ａと、一叉は複数の化合物半導体層１３７ｂと、マスク層１３７ｃとを有する。例えば、化合物半導体層１３７ｂは、ＩｎＰ半導体又はＧａＡｓといったＩＩＩ−Ｖ族化合物半導体から構成されることができる。
【０１０４】
図２０（Ｂ）に示されるように、真空排気手段１１５を用いてチャンバ１０３内を減圧する。次いで、バルブ１２７ａ〜１２７ｃ並びにマスフローコントローラ１２９ａ〜１２９ｃを制御して、ＨＩといったエッチングガス及びＳｉＣｌ４ガスといったシリコン化合物ガスを含むプロセスガスをチャンバ１０３内に供給する。続いて、交流電源１０９ｂを作動させて、一対の電極１０５の間にプロセスガスのプラズマ１４３を生成する。チャンバ１０３内では、プラズマ１４３に露出された半導体層１３７ｂの部分がエッチングされていく。エッチング中には、プラズマ１４３には、矢印Ｃで示されるようにエッチングガスがエッチングガス源から供給されると共に、矢印Ｄで示されるようにシリコン物質がシリコン化合物ガスから供給される。電極１０５ｂ、支持台１０７といった部品の温度は、摂氏１５０度未満に保たれている。マスク層１３７ｃは、レジストといった感光性有機物（感光性樹脂）から構成されているけれども、エッチング中の基板温度のためにダメージを受けることがない。この化合物半導体をエッチングする工程の後に、被エッチ基板１４５が得られる。
【０１０５】
図２０（Ｃ）に示されるように、ハロゲン系エッチングガス及びシリコン化合物ガスを用いて基板１３７をエッチングする実験では、被エッチ基板１４５のエッチング領域１４５ａに針状析出物が観察されていない。また、エッチング工程の後に、剥離剤を用いてマスク層１３７ｃを除去できる。故に、この実験においても、エッチングによってマスク層１３７ｃに顕著な変質はない。しかしながら、シリコン化合物ガスを用いることなくハロゲン系エッチングガスを用いて基板をエッチングする実験では、被エッチ基板のエッチング領域に針状析出物が観察されている。
【０１０６】
（第４の実施の形態）
図２１は、上記の実施の形態のドライエッチング方法を適用できる化合物半導体デバイスを製造する方法のための主要な工程を示す平面図である。
【０１０７】
デバイス形成工程
図２１を参照すると、化合物半導体デバイス１５０は、デバイス形成領域１５０ａと、ビア孔形成領域１５０ｂとを備える。デバイス形成領域１５０ａには、ヘテロ接合バイポーラトランジスタといった半導体素子１５２が形成されている。半導体素子１５２は、ＩＩＩ−Ｖ族化合物半導体から構成されている。ビア孔形成領域１５０ｂには、化合物半導体デバイス１５０の一方の面上の導電体と他方の面上の導電体とを接続するためのビア孔が形成されており、このビア孔には導電体が形成されている。ビア孔は、半導体基板を貫通している。引き続く説明では、ＩｎＰ基板上に形成されたヘテロ接合バイポーラトランジスタを説明するけれども、本実施の形態はこれに限定されるものではなく、例えば、ＩｎＰ基板又はＧａＡｓ基板上に形成されたトランジスタ、例えば電界効果トランジスタに対しても同様に適用できる。
【０１０８】
半導体素子１５２は、コレクタ領域１５２ａ、ベース領域１５２ｂ、エミッタ領域１５２ｃを備える。コレクタ領域１５２ａにはコレクタ電極１５４ａが接続されており、ベース領域１５２ｂにはベース電極１５４ｂが接続されており、エミッタ領域１５２ｃにはエミッタ電極１５４ｃが接続されている。図９に示される化合物半導体デバイス１５０では、エミッタ電極１５４ｃは、ビア孔形成領域１５０ｂに設けられている。
【０１０９】
マスク層形成工程
図２２は、ビア孔のためのマスク層を形成する工程を示す図面である。ＩｎＰウエハ１５６の裏面１５６ａ上にエッチングマスク層１５８を形成する。エッチングマスク層１５８は、ビア孔が形成されるべき領域に開口１５８ａを有している。エッチングマスク層１５８は、ドライフィルムレジスト膜といったレジスト膜を感光及び現像することにより成形できる。開口１５８ａは、ウエハ１５６の表面に設けられた電極１５４ｃに位置合わせされている。また、開口１５８ａの内径は、例えば５０〜８０マイクロメートル程度である。
【０１１０】
ビア孔形成工程
図２３は、ビア孔を形成する工程を示す図面である。図２３に示されるように、エッチングマスク層１５８を用いてエッチングを行うと、ビア孔が形成される。このエッチングは、図１３若しくは図１８に示されたドライエッチング装置、又は図１７若しくは図２０に示されたエッチング方法を用いて行うことができる。このエッチングにより、ウエハ１５６を貫いて絶縁膜１６０に到達する孔が形成される。エッチング条件を例示すれば、
・基板支持部の設定温度：摂氏１２０〜１６０度
・エッチングガス：沃化水素（ＨＩ）、２０〜４０　ｓｃｃｍ
・希釈ガス：アルゴン
・高周波周波数：１３．５６　ＭＨｚ
・プラズマパワー密度：１０　Ｗ／ｃｍ２
である。なお、シリコン化合物ガスＳｉＣｌ４の実施例では、このガスの流量は、２〜１０ｓｃｃｍである。また、固体シリコンソースを用いる実施例では、固体シリコンソースとしてシリコンウエハを用いている。
【０１１１】
次いで、電極１５４ｃが現れるまで、一又は複数の絶縁膜６０を、詳述すれば絶縁膜１６０ａ〜１６０ｄを、エッチングする。ここで、絶縁膜１６０ａ〜１６０ｄがＳｉＮ膜である場合、例示的なエッチング条件
・基板支持部の設定温度：常温
・エッチングガス：ＣＦ４、５〜３０　ｓｃｃｍ
・高周波周波数：１３．５６　ＭＨｚ
・プラズマパワー密度：５　Ｗ／ｃｍ２
を用いることができる。このエッチングの結果、ビア孔１６２が形成される。ビア孔１６２はウエハ１５６を貫通するとともに電極１５４ｃに到達している。この後、エッチングマスク層１５８を除去する。
【０１１２】
埋め込み工程
図２４は、ビア孔を導電体で埋め込む工程を示す図面である。ウエハ１５６の裏面１５６ａに金属膜１６４を形成する。例示すれば、金属膜１６４は、スパッタ法で堆積することができ、その膜の材料は金を含むことができ、その厚さは０．１〜０．２マイクロメートルである。この金属膜１６４は、金メッキを行うためのシード層として利用するために、ウエハ１５６の裏面並びにビア孔１６２の内壁面及び底面に形成される。金属膜１６４を形成した後に、メッキ法を用いて金属膜１６４上に導電体を形成して、ビア孔１６２を導電体で埋め込む。例示すれば、電界メッキ法により金を金属膜１６４上に堆積する。これにより、ビア孔１６２が埋め込まれて金属プラグ１６６ａといった導電体と、裏面１５６ａ上に導電膜１６６ｂが形成される。例示すれば、導電膜１６６ｂの厚さは２０〜３０マイクロメートルである。
【０１１３】
以上説明したドライエッチング方法においては、ハロゲン元素を含むエッチングガスを用いて、シリコン物質を含む雰囲気中において、一又は複数の種類の化合物半導体から構成される基板をドライエッチングして被エッチ基板を形成する。したがって、被エッチ基板のエッチング領域に針状析出物が観察されない。
【０１１４】
（第５の実施の形態）
ＩＩＩ−Ｖ族化合物半導体基板の基板ヴィアホールを形成するために、第２の実施の形態では、ドライエッチング装置が用いられている。引き続く説明では、半導体デバイスとしてヘテロバイポーラトランジスタを例示的に説明するけれども、本願に記載された発明は、ヘテロバイポーラトランジスタに限定的に適用されるものではなく、ヘテロバイポーラトランジスタ以外の半導体デバイス、例えば、ＭＥＳＦＥＴ、ダイオード、集積回路素子に適用される。
【０１１５】
図２５（Ａ）〜図２６（Ｃ）、図２７及び図２９は、本実施の形態に係る半導体装置を製造する方法を示す図面である。図２８は、本実施の形態に係る半導体装置を製造する方法に使用できるエッチング装置を示す図面である。
【０１１６】
図２（Ａ）〜図６（Ｂ）に示される製造工程により、ヘテロバイポーラトランジスタといった半導体デバイスをウエハ２の主面に形成してワークピースＷＰを準備する。図２５（Ａ）に示されるように、ワークピースＷＰは、半導体デバイスが設けられているデバイス形成面ＷＰａと、デバイス形成面ＷＰａに反対の裏面ＷＰｂとを有する。
【０１１７】
好適な実施例では、図２５（Ｂ）に示されるように、ワークピースＷＰは、サファイア製支持具１７１に貼り付けられる。サファイア製支持具１７１は、後ほど説明されるように、ドライエッチング装置（図２７の参照番号１０１ｅ）の電極上に置かれる支持台であることができる。サファイア製支持具１７１は、ワークピースＷＰのデバイス形成面の面積より大きな取付面を有しており、好適な実施例では、サファイア基板である。このサファイア基板は、例えば、０．５ミリメートル程度〜１ミリメートル程度の厚さを有している。サファイア基板の形状は、次工程の裏面フィルムレジストの形成等を考慮して、ワークピースＷＰ（例示すれば、ウエハ）の外形より大きい円形であることが好ましい。貼り付けは、摂氏１５０度以上の軟化点を有するワックスといった接着材１２２を用いて行われることが好ましい。
【０１１８】
また、図２５（Ｃ）に示されるように、貼り付けに先立って、デバイス形成面ＷＰａを保護するために、デバイス形成面ＷＰａ上に保護膜１２０を形成することが好ましい。保護膜としては、デバイス形成面ＷＰａの全面に形成されたレジストを用いることができる。このレジストの膜厚は、約２０マイクロメートル以上であることが好ましい。このレジストは、パターニング用の通常のレジストに比べて耐熱性の優れたものであれば、更に好適である。
【０１１９】
図２６（Ａ）に示されるように、貼り付け工程の後に、ワークピースＷＰの裏面ＷＰｂにフィルムレジスト１９０を形成する。フィルムレジスト１９０は、例えば、第１の実施の形態において説明したような工程により形成される。二層構造を有するドライフィルムレジストをロールから展開して、ワークピースＷＰの裏面ＷＰｂにドライフィルムレジストに貼り付ける。展開したドライフィルムレジストの一方の層を剥離して、ワークピースＷＰの裏面ＷＰｂにフィルムレジスト１９０を形成する。ワークピースＷＰの裏面ＷＰｂには、感光面が露出されたフィルムレジスト１９０が残る。フィルムレジスト１９０の厚さは、例えば、２０マイクロメートル以上の厚さであり、レジスト塗布器により塗布されるレジストの厚さより少なくとも１０倍程度厚い。
【０１２０】
図２６（Ｂ）に示されるように、フィルムレジストを形成した後に、ヴィア孔のパターンを転写するためのマスクＭとワークピースＷＰとを互いに目合わせする。この目合わせでは、ワークピースＷＰの電極に対してヴィア孔のパターンを位置合わせする。位置合わせのためのサンプリング光として、ＩｎＰ半導体基板といったワークピースＷＰの基板を透過する波長領域の光が選ばれる。０．９２マイクロメートルの基礎吸収端波長を有するＩｎＰ半導体基板に対しては、この波長より長い光（赤外光）を用いることができる。また、この波長の光は、サファイア製支持具１７１も透過する。このような波長領域の光ＬＲを目合わせに用いることにより、デバイス形成面に設けられた電極に、裏面ヴィア孔のためのマスクパターンを合わせることができる。
【０１２１】
図２６（Ｃ）に示されるように、マスクＭのアライメントが完了した後に、ワークピースＷＰの裏面ＷＰｂ上にレジストにマスクＭを通して光ＬＵを照射する。レジストを露光した後に現像すると、図２７に示されるようにエッチング用のレジストマスク１６３が形成される。
【０１２２】
図２７を参照すると、エッチング装置裏面ＷＰｂ上にレジストマスク１６３が形成されたワークピースがドライエッチング装置１０１ｅ内の電極上に置かれている。図２８を参照すると、ドライエッチング装置１０１ｅが示されている。ドライエッチング装置１０１ｅの構造は、既に説明されたドライエッチング装置１０１ａ〜１０１ｄにおける支持台１０７の代わりにサファイア製支持台１７１を備える。ワークピースＷＰは、基板支持部１７１ａ上に置かれている。ドライエッチング装置１０１ｅにおいて、上部電極１０５ａ及び下部電極１０５ｂの間にエッチングガスを導入して、この電極間に１３．５６ＭＨｚといた高周波電力を印加する。この電力により、エッチングガスのプラズマが発生して、プラズマ中のイオンは、電極１０５ａ、１０５ｂ間に電界により加速されてマスクパターンの開口に露出している基板に衝突する。この衝突により、基板のエッチングが進行する。
【０１２３】
ＩｎＰ半導体をエッチングするためのガスとしては、ハロゲンガスとシリコン含有ガスと不活性ガスとの混合ガスを用いることができる。ハロゲンガスとしては、沃化水素（ＨＩ）、塩化臭素（ＢｒＣｌ３）、臭化水素（ＢｒＨ）、塩化水素（ＨＣｌ）、四塩化炭素（ＣＣｌ４）、及び塩素（Ｃｌ２）等が例示される。シリコン含有ガスとしては、フッ化シリコン（ＳｉＦ４、ＳｉＨＦ３）、四塩化シリコン（ＳｉＣｌ４）等が例示される。不活性ガスとしては、アルゴン（Ａｒ）等が例示される。ＩｎＰ半導体のインジウム（Ｉｎ）は、ハロゲンと反応してエッチングされる。他方の元素である燐（Ｐ）は高い蒸気圧を示すので、混合ガスに混ざり該混合ガスと一緒に排気され、或いは燐（Ｐ）は混合ガス中の水素（Ｈ）又は炭素（Ｃ）との反応物となって除去される。混合ガス中のシリコン（Ｓｉ）は、反応生成物とさらに反応して蒸気圧の更に高いイオン種、ラジカル等になり、排気される。シリコン含有ガスからのシリコンに加えて、プロセスチャンバ内に設けられたシリコン基板からのシリコンを反応に利用して、化合物半導体のエッチングをすることが効果的である。各プロセスガスの供給は、マスフローコントローラにより制御される。エッチング条件を例示的に示せば、
供給ガス：沃化水素（ＨＩ）、ヘリウム（Ｈｅ）、四塩化シリコン（ＳｉＣｌ４）
流量比：　ＨＩ：Ｈｅ：ＳｉＣｌ４＝９：６：０．７
チャンバ内圧力：１パスカル
高周波パワー密度：５．７Ｗａｔｔ・ｃｍ−２　（１３．５６ＭＨｚ）
である。この条件における、ＩｎＰ半導体のエッチングレートは約２．０マイクロメートル／ｍｉｎである。厚さ１００マイクロメートルのＩｎＰ基板に裏面ヴィアホールを約５０分で形成できる。エッチング中のウエハ温度は、摂氏１７０度程度である。
【０１２４】
図２９を参照すると、エッチング装置１０１ｅにおいて、エッチングがほぼ終了したところを示している。エッチング中に、ワークピースＷＰに熱が発生する。この熱Ｈ１は、ワークピースＷＰから支持台１７１に伝搬する。熱Ｈ１は支持台１７１を広がるように伝搬する熱Ｈ２になる。熱Ｈ２は、支持台１７１から電極１０５ｂに伝搬する。
【０１２５】
以上のエッチングを行うと、ヴィアホール５１が形成される。ヴィアホール５１は、ウエハ２を貫通するとともに引き出し電極３１に到達している。ヴィアホール５１は、略円筒状に設けられており、その直径はエッチングマスク１６３の開口部６３ａの内径と略等しい。この後、エッチングマスク１６３を除去する。以上で、ヴィアホール５１形成工程が終了する。
【０１２６】
ＩｎＰまたはＧａＡｓといったＩＩＩ−Ｖ族化合物半導体の領域をドライエッチングする際に基板温度を上げると、基板を比較的良好にドライエッチングできる。しかしながら、化合物半導体のドライエッチングの技術分野において、より低い基板温度においてドライエッチングを行いたいという要望がある。その理由として、例えば、ＩＩＩ−Ｖ族化合物半導体の領域をドライエッチングする際に用いるマスクといった関連部材も高温のエッチング温度に耐え得るものを用いることが求められるからである。発明者は、いくつかの実験からから、ＩＩＩ−Ｖ族化合物半導体の領域をドライエッチングする際に基板をサファイア製支持具上に置くことが好適であることを見いだしている。
【０１２７】
また、サファイア材は可視光および赤外光に透明である。サファイア製支持具を用いれば、裏面ヴィアホールの形成のための目合わせも可能である。
【０１２８】
さらに、サファイア材の線膨張率はＩｎＰ半導体の線膨張率に近い。石英製支持具に代えて、サファイア製支持具を用いると、ウエハといったワークピースを支持具に貼り付けることができる。サファイア製支持具を用いると、支持具からウエハが剥がれにくい。ウエハ及び支持具の温度はエッチング中に上昇して、エッチング後に低下する。サファイア製支持具にウエハを貼り付けるので、エッチング中に生じた熱は、ワークピースからサファイア製支持具へ速やかに伝搬しやすい。
【０１２９】
またさらに、サファイア製支持具を用いると、エッチング中にウエハから支持具に熱が伝わりやすい。サファイア製支持具の支持部は、ワークピースの面積より大きいので、ワークピース全面から熱を放出させるために好適である。支持具のサファイア材の熱伝導性は、石英材の熱伝導性に比べて優れている。サファイア製支持具によれば、ワークピースからの熱が下部電極からより放出されやすい。ワークピースの温度の上昇すると、レジストパターンの変色が生じる。しかしながら、サファイア製支持具を用いるエッチングでは、レジストパターンの変色は見られない。
【０１３０】
さらにまた、エッチング装置においてサファイア製支持具を用いると下部電極からの放熱性が良好になる。故に、エッチングレートが大きいプロセスレシピを用いることができる。発明者の実験の結果によれば、ＩｎＰ半導体のエッチングレートを約１．２マイクロメートル／分から約２．０マイクロメートル／分に大きくできる。
【０１３１】
以上説明したように、本実施の形態によれば、より低い温度でドライエッチングを可能にするドライエッチング方法及びドライエッチング装置が提供される。
【０１３２】
化合物半導体の電子デバイスでは、基板ヴィアホールの形成を容易にするために、基板の厚みを薄くする。基板ヴィアホールにより、基板の表面に設けられた電界効果トランジスタ（ＦＥＴ）或いはヘテロジャンクションバイポーラトランジスタ（ＨＢＴ）といった電子素子に基板の裏面から基板ヴィアホールを介して電気的な経路を提供できる。基板ヴィアホールを用いることにより、化合物半導体基板上の配線（例えば電源線、接地線）の長さを短くできる。化合物半導体基板の基板ヴィアホールは、ウエットエッチング法を用いて形成されてきた。ウエットエッチングでは、エッチングが等方的な進行するので、基板ヴィアホールの径は、基板の厚みと同程度となる。基板上の電子素子の縮小化が進む一方で、基板ヴィアホールの径は縮小できない。故に、化合物半導体デバイスの縮小化を阻害する。
【０１３３】
本実施の形態によれば、化合物半導体基板の基板ヴィアホールをドライエッチング装置を用いて形成できる。ところが、基板ヴィアホールの形成にはマスク層が必要である。半導体プロセスで広く用いられているレジストを該マスクの材料として用いる製造プロセスでは、エッチング中にレジストが変質することを防ぐためにエッチング温度を摂氏１５０度程度以下にすることが好ましい。また、より高温のエッチングではマスク材と半導体基板とのエッチングレートの差が小さくなり、エッチングマスクのレジスト厚を大きくすることが必要になる。
【０１３４】
化合物半導体のためのドライエッチングでは、エッチングされる基板は、サセプタ或いはトレイといった石英製支持具上に置かれる。エッチング中に、化合物半導体基板はプラズマのエネルギにより加熱される。例えば、エッチングの選択比及びエッチングレートを所望の範囲にするためには、より増強されたプラズマをエッチングに用いる必要がある。基板は、この増強されたプラズマに曝されて、その温度は上昇する。
【０１３５】
石英材の線膨張率は、ＩｎＰ又はＧａＡｓといった化合物半導体の線膨張率に比べて一桁程度大きい。化合物半導体基板の厚さ、特に高周波デバイス用の化合物半導体基板の厚さは、数十マイクロメートル程度まで薄く加工されることに加えて、上記の化合物半導体の脆性が大きいので、化合物半導体基板の機械的な強度は小さくなっている。
【０１３６】
本実施の形態のエッチング装置は、サファイアから形成された支持台を備えているので、熱伝導、線膨張、光透過等の点において、基板ヴィアホールを形成するために好適である。
【０１３７】
本実施の形態は、該実施の形態に先立つ実施の形態にも適用できる。
【０１３８】
本実施の形態では、支持具としてサファイア材を用いたけれども、ダイアモンド材を用いることもできる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者により認識される。すなわち、本実施の形態に示された構成は例示であり、本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、本実施の形態では、支持台又は留め具上に固体シリコンソースを配置したけれども、プロセスチャンバ内に設けられていれば、固体シリコンソースの配置はこれに限定されるものではない。したがって、特許請求の範囲及びその精神の範囲から来る全ての修正および変更に権利を請求する。
【発明の効果】
以上説明したように、本発明のドライエッチング方法およびエッチング装置によれば、より低い温度においてドライエッチングを可能になる。
【図面の簡単な説明】
【図１】図１（Ａ）は、ＨＢＴ１に形成されたＨＢＴの構成を示す平面図である。図１（Ｂ）は、図１（Ａ）中のＩ−Ｉ線に沿った断面を示す図である。
【図２】図２（Ａ）及び図２（Ｂ）は、本実施形態による製造方法の各主要工程におけるＨＢＴの断面を示す図である。
【図３】図３（Ａ）及び図３（Ｂ）は、本実施形態による製造方法の各主要工程におけるＨＢＴの断面を示す図である。
【図４】図４（Ａ）及び図４（Ｂ）は、本実施形態による製造方法の各主要工程におけるＨＢＴの断面を示す図である。
【図５】図５（Ａ）及び図５（Ｂ）は、本実施形態による製造方法の各主要工程におけるＨＢＴの断面を示す図である。
【図６】図６（Ａ）及び図６（Ｂ）は、本実施形態による製造方法の各主要工程におけるＨＢＴの断面を示す図である。
【図７】図７（Ａ）〜図７（Ｃ）は、本実施形態による製造方法を説明する図である。
【図８】図８は、ドライフィルムレジストの概略図である。
【図９】図９は、ラミネータの構成を示す概略図である。
【図１０】図１０（Ａ）〜図１０（Ｃ）は、本実施形態による製造方法を説明する図である。
【図１１】図１１（Ａ）及び図１１（Ｂ）は、本実施形態による製造方法の各主要工程におけるＨＢＴの断面を示す図である。
【図１２】図１２（Ａ）及び図１２（Ｂ）は、本実施形態による製造方法の各主要工程におけるＨＢＴの断面を示す図である。
【図１３】図１３は、本実施の形態に係るドライエッチング装置を示す概略図である。
【図１４】図１４（Ａ）は、図１３に示されたＩ−Ｉ線に沿ったドライエッチング装置の断面を示す図面である。図１４（Ｂ）は、図１４（Ａ）に示されたＩＩ−ＩＩ線に沿ったドライエッチング装置の断面を示す図面である。
【図１５】図１５（Ａ）及び図１５（Ｂ）は、図１３に示されたドライエッチング装置の変形例を示す図面である。
【図１６】図１６（Ａ）及び図１６（Ｂ）は、図１３に示されたドライエッチング装置の別の変形例を示す図面である。
【図１７】図１７（Ａ）〜図１７（Ｃ）は半導体領域をエッチングする工程を示す図面である。
【図１８】図１８は、別の実施の形態に係るドライエッチング装置を示す概略図である。
【図１９】図１９（Ａ）は、図１に示されたＩＶ−ＩＶ線に沿った断面を示す図面である。図１９（Ｂ）は、図１９（Ａ）に示されたＶ−Ｖ線に沿った断面を示す図面である。
【図２０】図２０（Ａ）〜図２０（Ｃ）は半導体領域をエッチングする工程を示す図面である。
【図２１】図２１は、上記の実施の形態のドライエッチング方法を適用できる化合物半導体デバイスを製造する方法のための主要な工程を示す平面図である。
【図２２】図２２は、ビア孔のためのマスク層を形成する工程を示す図面である。
【図２３】図２３は、ビア孔を形成する工程を示す図面である。
【図２４】図２４は、ビア孔を導電体で埋め込む工程を示す図面である。
【図２５】図２５（Ａ）〜図２５（Ｃ）は、本実施の形態に係る半導体装置を製造する方法を示す図面である。
【図２６】図２６（Ａ）〜図２６（Ｃ）は、本実施の形態に係る半導体装置を製造する方法を示す図面である。
【図２７】図２７は、本実施の形態に係る半導体装置を製造する方法を示す図面である。
【図２８】図２８は、本実施の形態に係る半導体装置を製造する方法に使用できるエッチング装置を示す図面である。
【図２９】図２９は、本実施の形態に係る半導体装置を製造する方法を示す図面である。
【符号の説明】
１…ＨＢＴ、２…ウエハ、３…サブコレクタメサ、４…コレクタ層、５…ベース層、６…エミッタ層、７…エミッタコンタクトメサ、１０…主要部メサ、１１，１２，１３，１５，１６…絶縁膜、１４…ＳＯＧ膜、２１…エミッタ電極、２２…ベース電極、２３…コレクタ電極、２１ａ…スルーコンタクト、２１…保護膜、３０…サブコレクタ膜、３１，　３２、３３…引き出し電極、３１ａ，３２ａ，３３ａ…パッド部、３４…裏面電極、４０…コレクタ膜、５０…ベース膜、５１…ヴィアホール、５３…金属プラグ、６０…エミッタ膜、６２…レジストマスク、６３…エッチングマスク、７０…エミッタコンタクト膜、７１…石英板、８１…ラミネータ、９１…金属多層膜、３２１…Ａｕプラグ、１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ、１０１ｅ…ドライエッチング装置、１０３…処理チャンバ、１０３ａ…チャンバ本体部、１０３ｂ…蓋部、１０５…一対の電極、１０５ａ…上部電極、１０５ｂ…下部電極、１０７、１７１…支持台、１０９…電源ユニット、１１１…キャパシタ、１１５…減圧排気手段、１１７…ガス導入部、１１９…ノズル、１２０…保護膜、１２２…接着剤、１２３…プロセスガス供給源、１２５ａ〜１２５ｉ…ガス供給ライン、２６Ｗ、２６Ｘ、２６Ｙ…ガス供給源、１２７ａ、１２７ｂ、１２７ｃ…開閉バルブ、１２９ａ、１２９ｂ、１２９ｃ…マスフローコントローラ、１３１…留め具、１３３ａ〜１３３ｄ、１３５ａ〜１３５ｄ、１４７ａ〜１４７ｄ…固体シリコンソース
【図１】
2004088062.tif 000004
【図２】
2004088062.tif 000005
【図３】
2004088062.tif 000006
【図４】
2004088062.tif 000007
【図５】
2004088062.tif 000008
【図６】
2004088062.tif 000009
【図７】
2004088062.tif 000010
【図８】
2004088062.tif 000011
【図９】
2004088062.tif 000012
【図１０】
2004088062.tif 000013
【図１１】
2004088062.tif 000014
【図１２】
2004088062.tif 000015
【図１３】
2004088062.tif 000016
【図１４】
2004088062.tif 000017
【図１５】
2004088062.tif 000018
【図１６】
2004088062.tif 000019
【図１７】
2004088062.tif 000020
【図１８】
2004088062.tif 000021
【図１９】
2004088062.tif 000022
【図２０】
2004088062.tif 000023
【図２１】
2004088062.tif 000024
【図２２】
2004088062.tif 000025
【図２３】
2004088062.tif 000026
【図２４】
2004088062.tif 000027
【図２５】
2004088062.tif 000028
【図２６】
2004088062.tif 000029
【図２７】
2004088062.tif 000030
【図２８】
2004088062.tif 000031
【図２９】
2004088062.tif 000032