(57)【要約】【課題】外部から内蔵プログラムを読み出すことを困難にした上で、不正マイクロコンピュータの作成をさらに困難にした制御用ワンチップマイクロコンピュータを搭載した遊技機を提供する。【解決手段】遊技制御用マイクロコンピュータ５６には、ＣＰＵコア５６１、ＲＯＭ５４１およびＲＡＭ５４２等の基本的な構成要素とともに、セキュリティチェック回路５５０、検査モード認識回路５０１、入出力バッファ制御回路５０２および入出力バッファ５０３，５０４が内蔵され、さらに、リセット回路５６２が内蔵されている。検査モード認識回路５０１は、検査装置５００からの検査コードが正規のコードであれば、アドレスバスおよびデータバス上のデータを外部に出力可能にする。【選択図】　図３１
2004024450.tif 000002
【特許請求の範囲】
【請求項１】
内蔵するＲＯＭに格納されているプログラムにもとづいて遊技機の動作に関わる制御を実行するとともに、遊技機外部から入力される検査コードを認識可能な制御用ワンチップマイクロコンピュータを含む遊技機であって、
前記制御用ワンチップマイクロコンピュータは、少なくとも、
内蔵するＲＯＭに格納されているプログラムが正規のプログラムであるか否かを判定するチェック手段と、
遊技機の外部から入力される検査コードが正規の検査コードであると認識したときにアドレスバス上のアドレスデータおよびデータバス上のデータを外部に出力可能な状態に設定するデータ出力許可手段と、
当該制御用ワンチップマイクロコンピュータの外部からの所定の信号の入力にもとづいて該制御用ワンチップマイクロコンピュータの動作を初期化するためのリセット信号を生成するリセット回路とを内蔵した
ことを特徴とする遊技機。
【請求項２】
制御用ワンチップマイクロコンピュータは、外部から読み取り可能な遊技機固有の識別情報を記憶する記憶手段を、プログラムを格納するＲＯＭとは別に内蔵した
請求項１記載の遊技機。
【請求項３】
制御用ワンチップマイクロコンピュータは、遊技機に設けられている電気部品の制御状態を識別可能な試験信号を遊技機外部に出力するための試験信号出力回路を内蔵した
請求項１または請求項２記載の遊技機。
【請求項４】
制御用ワンチップマイクロコンピュータは、制御用ワンチップマイクロコンピュータが搭載されている基板とは異なる基板に搭載されている制御用マイクロコンピュータのＲＯＭに格納されているプログラムが正規のものであるか否かを認証するための認証回路を内蔵した
請求項１から請求項３のうちのいずれかに記載の遊技機。
【請求項５】
制御用ワンチップマイクロコンピュータは、遊技機の外部に設けられ遊技機と通信可能な外部機器に搭載されている制御用マイクロコンピュータのＲＯＭに格納されているプログラムが正規のものであるか否かを認証するための外部機器認証回路を内蔵した
請求項１から請求項４のうちのいずれかに記載の遊技機。
【請求項６】
データ出力許可手段は、プログラムを格納するＲＯＭの領域とは異なる領域に保持している照合用検査コードと遊技機の外部から入力された検査コードとを比較することによって該検査コードが正規の検査コードであるか否かを認識し、
前記照合用検査コードは、遊技機の外部から書き換え可能である
請求項１から請求項５のうちのいずれかに記載の遊技機。
【請求項７】
リセット回路は、制御用ワンチップマイクロコンピュータの外部から入力される所定の信号の入力にもとづくリセット信号の出力タイミングを変更可能に構成される
請求項１から請求項６のうちのいずれかに記載の遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、内蔵されているプログラムにもとづいて遊技機の動作に関わる制御を実行するとともに、遊技機外部から入力される検査コードを認識可能な制御用ワンチップマイクロコンピュータを含むパチンコ遊技機やスロット機等の遊技機に関する。
【０００２】
【従来の技術】
遊技機の一例として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、景品遊技媒体払出の条件が成立しやすくなる状態になることや遊技者に得点を与えたりすることである。
【０００４】
特別図柄を表示する可変表示部を備えた第１種パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態（特定遊技状態）に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
一般に、遊技機における遊技進行は制御用のプログラムを内蔵した制御用マイクロコンピュータを含む遊技制御手段によって制御される。そして、所定の条件（例えば可変表示開始の条件となる始動入賞）が成立すると乱数を発生させ、乱数値があらかじめ決められている所定値と一致すると「大当り」となる。また、景品遊技媒体を払い出す制御を行う払出制御手段が設けられ、払出制御手段は、一般に制御用マイクロコンピュータを含む。
【０００６】
【発明が解決しようとする課題】
上述したように、特定遊技状態等の遊技価値が付与されている場合には、遊技者が景品を得やすくなっている。そのために、不正に遊技価値を得ようとする行為が生ずることも考えられる。そのような行為として、例えば、マイクロコンピュータが実行する遊技制御プログラムを、「大当り」が発生しやすいように改変する行為がある。
【０００７】
改変された不正プログラムによって遊技制御が実行されないように、マイクロコンピュータには、プログラムが正当なものであるか否かを判定するセキュリティチェック機能が組み込まれている。そして、マイクロコンピュータは、セキュリティチェック機能によってプログラムが正当なものでないと判断された場合には、遊技制御プログラムを実行しないように構成されている。
【０００８】
しかし、プログラムを内蔵した正規のマイクロコンピュータを取り外して、大当りを生じさせやすい不正プログラムを内蔵したマイクロコンピュータを搭載してしまうといった不正行為が考えられる。そのような不正プログラムを内蔵したマイクロコンピュータでは、セキュリティチェック機能が存在しないか、または、存在しても不正プログラムを正当なプログラムと判定するように改変されている。従って、セキュリティチェック機能だけでは、不正プログラムによる遊技を防止することができないおそれがある。
【０００９】
さらに、内部アドレスバスや内部データバス上のデータをマイクロコンピュータの外部に出力しないようにして、マイクロコンピュータの外部から内蔵プログラムを読み出すことを不可能にしてプログラムの解析ができないようにし、その結果、不正プログラムの作成を困難にしたマイクロコンピュータも考案されている。しかし、アドレスバスやデータバスを介した内蔵プログラムの解析を困難にしても、プログラム自体はマイクロコンピュータの内部に存在するので、何らかの方法で内蔵プログラムが読み出されてしまう可能性がある。内蔵プログラムが読み出されてしまった場合には、そのプログラムを改変した不正プログラムを内蔵した不正マイクロコンピュータが作られてしまう。
【００１０】
そこで、本発明は、外部から内蔵プログラムを読み出すことを困難にした上で、不正マイクロコンピュータの作成をさらに困難にした制御用ワンチップマイクロコンピュータを搭載した遊技機を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明による遊技機は、内蔵するＲＯＭに格納されているプログラムにもとづいて遊技機の動作に関わる制御を実行するとともに遊技機外部から入力される検査コードを認識可能な制御用ワンチップマイクロコンピュータ（例えば遊技制御用マイクロコンピュータ５６や払出制御用マイクロコンピュータ３７１）を含む遊技機であって、制御用ワンチップマイクロコンピュータが、少なくとも、内蔵するＲＯＭ（例えばＲＯＭ３４１，５４１）に格納されているプログラムが正規のプログラムであるか否かを判定するチェック手段（例えばセキュリティチェック回路３３０，５５０）と、遊技機の外部から入力される検査コードが正規の検査コードであると認識したときにアドレスバス上のアドレスデータおよびデータバス上のデータを外部に出力可能な状態に設定するデータ出力許可手段（例えば検査モード認識回路３２１，５０１、入出力バッファ制御回路３２２，５０２、入出力バッファ３２３，３２４，５０３，５０４）と、制御用ワンチップマイクロコンピュータの外部からの所定の信号（図１３に示す例では、コンデンサの電位にもとづく電圧信号）の入力にもとづいて制御用ワンチップマイクロコンピュータの動作を初期化するためのリセット信号を生成するリセット回路（例えばリセット回路３８２，５６２）とを内蔵したことを特徴とする。
【００１２】
制御用ワンチップマイクロコンピュータが、外部から読み取り可能な遊技機固有の識別情報（例えばそれぞれのパチンコ遊技機を識別可能な識別情報（ＩＤコード））を記憶する記憶手段（例えばＩＣタグ４４１）を、プログラムを格納するＲＯＭとは別に内蔵してもよい。
【００１３】
制御用ワンチップマイクロコンピュータが、遊技機に設けられている電気部品の制御状態を識別可能な試験信号を遊技機外部に出力するための試験信号出力回路（例えば試験信号出力回路３９１〜３９ｎ，５８１〜５８ｎ）を内蔵してもよい。
【００１４】
制御用ワンチップマイクロコンピュータが、制御用ワンチップマイクロコンピュータが搭載されている基板とは異なる基板（例えば主基板３１に対する払出制御基板３７、払出制御基板３７に対する主基板３１、主基板３１または払出制御基板３７に対する演出制御基板８０）に搭載されている制御用マイクロコンピュータのＲＯＭに格納されているプログラムが正規のものであるか否かを認証するための認証回路（例えば認証回路３３２，５９２）を内蔵してもよい。
【００１５】
制御用ワンチップマイクロコンピュータが、遊技機の外部に設けられ遊技機と通信可能な外部機器（例えばカードユニット５０）に搭載されている制御用マイクロコンピュータ（例えばカードユニット制御用マイクロコンピュータ）のＲＯＭに格納されているプログラムが正規のものであるか否かを認証するための外部機器認証回路（例えば外部機器認証回路３３４）を内蔵してもよい。
【００１６】
データ出力許可手段が、プログラムを格納するＲＯＭの領域とは異なる領域（例えばＥＥＰＲＯＭ）に保持している照合用検査コードと遊技機の外部（例えば検査装置５００）から入力された検査コードとを比較することによって検査コードが正規の検査コードであるか否かを認識し、照合用検査コードが、遊技機の外部から書き換え可能（例えば検査モード認識回路３２１，５０１が検査装置５００の要求に応じてＥＥＲＲＯＭに記憶されている照合用検査コードを書き換える）であることが好ましい。
【００１７】
リセット回路が、制御用ワンチップマイクロコンピュータの外部から入力される所定の信号の入力にもとづくリセット信号（図２９に示す例では外部からリセット信号が直接入力される、すなわち所定の信号は外部からのリセット信号に相当）の出力タイミングを変更可能に構成（例えば図２９に示すように構成）されていてもよい。
【００１８】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。まず、遊技機の一例である第１種パチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図、図２は遊技盤の前面を示す正面図である。
【００１９】
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板と、それらに取り付けられる種々の部品（後述する遊技盤を除く。）とを含む構造体である。
【００２０】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と打球を発射する打球ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
【００２１】
遊技領域７の中央付近には、それぞれが識別情報としての図柄を可変表示する複数の可変表示部を含む可変表示装置（特別可変表示部）９が設けられている。可変表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。なお、可変表示部は固定的な領域であってもよいが、遊技進行中に、可変表示装置９の表示領域において移動したり大きさが変化してもよい。また、可変表示装置９には、始動入賞口１４に入った有効入賞球数すなわち始動入賞記憶数を表示する４つの特別図柄始動記憶表示エリア（始動記憶表示エリア）１８が設けられている。有効始動入賞（始動入賞記憶数が４未満のときの始動入賞）がある毎に、表示色を変化させる（例えば青色表示から赤色表示に変化させる）始動記憶表示エリア１８を１増やす。そして、可変表示装置９の可変表示が開始される毎に、表示色が変化している始動記憶表示エリア１８を１減らす（すなわち表示色をもとに戻す）。
【００２２】
なお、図柄表示エリアと始動記憶表示エリア１８とが区分けされて設けられているので、可変表示中も始動入賞記憶数が表示された状態とすることができる。また、始動記憶表示エリア１８を図柄表示エリアの一部に設けるようにしてもよく、この場合には、可変表示中は始動入賞記憶数の表示を中断するようにすればよい。また、この実施の形態では、始動記憶表示エリア１８を可変表示装置９に設けるようにしているが、始動入賞記憶数を表示する表示器（特別図柄始動記憶表示器）を可変表示装置９とは別個に設けるようにしてもよい。
【００２３】
可変表示装置９の下方には、始動入賞口１４としての可変入賞球装置１５が設けられている。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２４】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。開閉板２０は大入賞口を開閉する手段である。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域）に入った入賞球はＶ入賞スイッチ２２で検出され、開閉板２０からの入賞球はカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。
【００２５】
ゲート３２に遊技球が入賞しゲートスイッチ３２ａで検出されると、普通図柄始動入賞記憶が上限に達していなければ、所定の乱数値が抽出される。そして、普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態であれば、普通図柄表示器１０の表示の可変表示が開始される。普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態でなければ、普通図柄始動入賞記憶の値が１増やされる。普通図柄表示器１０の近傍には、普通図柄始動入賞記憶数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への入賞がある毎に、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始される毎に、点灯するＬＥＤを１減らす。なお、特別図柄と普通図柄とを一つの可変表示装置で可変表示するように構成することもできる。その場合には、特別可変表示部と普通可変表示部とは１つの可変表示装置で実現される。
【００２６】
この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって普通図柄の可変表示が行われ、可変表示は所定時間（例えば２９．２秒）継続する。そして、可変表示の終了時に左側のランプが点灯すれば当りとなる。当りとするか否かは、ゲート３２に遊技球が入賞したときに抽出された乱数の値が所定の当り判定値と一致したか否かによって決定される。普通図柄表示器１０における可変表示の表示結果が当りである場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になって遊技球が入賞しやすい状態になる。すなわち、可変入賞球装置１５の状態は、普通図柄の停止図柄が当り図柄である場合に、遊技者にとって不利な状態から有利な状態に変化する。
【００２７】
さらに、特別遊技状態としての確変状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数とのうちの一方または双方が高められ、遊技者にとってさらに有利になる。また、確変状態等の所定の状態では、普通図柄表示器１０における可変表示期間（変動時間）が短縮されることによって、遊技者にとってさらに有利になるようにしてもよい。
【００２８】
遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される飾りランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音や音声を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。
【００２９】
そして、この例では、左枠ランプ２８ｂの近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、天枠ランプ２８ａの近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００３０】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００３１】
打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、可変表示装置９において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、始動入賞記憶数を１増やす。
【００３２】
可変表示装置９における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄の組み合わせが大当り図柄（特定表示態様）であると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３３】
停止時の可変表示装置９における特別図柄の組み合わせが確率変動を伴う大当り図柄（確変図柄）の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態（特別遊技状態）となる。
【００３４】
次に、パチンコ遊技機１の裏面の構造について図３を参照して説明する。図３は、遊技機を裏面から見た背面図である。
【００３５】
図３に示すように、遊技機裏面側では、可変表示装置９、遊技盤６に設けられている各種装飾ＬＥＤ、始動記憶表示器１８および普通図柄始動記憶表示器４１、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１、球切れランプ５２、スピーカ２７等の演出用部品を制御する演出制御基板８０を含む可変表示制御ユニット４９と、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１とが設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７が設置されている。また、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０や発射制御基板９１が設けられている。
【００３６】
遊技機裏面において、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤３４が設置されている。
【００３７】
さらに、各基板（主基板３１や払出制御基板３７等）に含まれる記憶内容保持手段（例えば、電力供給停止時にもその内容を保持可能な変動データ記憶手段すなわちバックアップＲＡＭ）に記憶されたバックアップデータをクリアするための操作手段としてのクリアスイッチ９２１が搭載されたスイッチ基板１９０が設けられている。スイッチ基板１９０には、クリアスイッチ９２１と、主基板３１等の他の基板と接続されるコネクタ９２２が設けられている。
【００３８】
貯留タンク３８に貯留された遊技球は誘導レールを通り、賞球ケース４０Ａで覆われた球払出装置に至る。球払出装置の上部には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レールにおける上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構から遊技機に対して遊技球の補給が行われる。
【００３９】
入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払い出されて打球供給皿３が満杯になり、さらに遊技球が払い出されると、遊技球は余剰球受皿４に導かれる。さらに遊技球が払い出されると、満タンスイッチ４８（図３において図示せず）がオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに発射装置の駆動も停止する。
【００４０】
図４は、主基板３１を収容する遊技制御基板ボックスを簡略化して示す正面図である。主基板３１は、遊技機裏面において、遊技制御基板ボックスに収容されている。すなわち、収納手段としての遊技制御基板ボックスに主基板３１が収納され、それらが組み合わされた遊技制御ユニットの形で遊技機に取り付けられている。遊技制御基板ボックスは、主基板３１が収容されたボックス本体３１Ａが蓋部３１Ｂで覆われる構造である。蓋部３１Ｂは、取付部３１Ｄ，３１Ｅのそれぞれにおける１箇所の取付穴にねじ込まれたワンウェイねじとその他のねじ（図示せず）でボックス本体３１Ａに固着される。ワンウェイねじとは、ねじ締め方向にしか回らないねじである。従って、一旦締め付けるとねじを取り外すことはできない。
【００４１】
蓋部３１Ｂをボックス本体３１Ａから外して主基板３１を露出させようとする場合には、取付部３１Ｄ，３１Ｅにおけるワンウェイねじの取付部分（蓋部３１Ｂとの取付部分）を切断する必要がある。従って、取付部分の切断の履歴から主基板３１が露出された回数がわかる。管理者等が把握している取付部分の切断の履歴（回数）よりも実際の切断の回数が多い場合には、蓋部３１Ｂが不正に外されて主基板１３が露出され、遊技制御用マイクロコンピュータが不正マイクロコンピュータに交換された可能性があることがわかる。なお、取付部３１Ｄ，３１Ｅにはそれぞれ３箇所の取付穴が設けられているので、蓋部３１Ｂを３回まで外すことができる。
【００４２】
また、蓋部３１Ｂの不正取り外し防止のために、蓋部３１Ｂとボックス本体３１Ａとの間に、ホログラムがプリントされた封印シール３１Ｆ，３１Ｇが貼着される。封印シール３１Ｆ，３１Ｇを剥がすと蓋部３１Ｂおよびボックス本体３１Ａにホログラムが部分的に残るので、剥がされたことが一目でわかる。このことからも、蓋部３１Ｂをボックス本体３１Ａから不正に取り外して主基板３１を露出させようとしたことがわかる。
【００４３】
しかし、上記のような不正取り外し防止のための対策が施されていても、遊技制御基板ボックスごと不正に交換されてしまうと、不正交換されたことを判別することが容易でない。本発明では、後述するように、遊技制御基板ボックスが不正に交換されても、容易にそのことを判別することができる。
【００４４】
この実施の形態では、蓋部３１Ｂに、機種名シール３１ａと検査履歴シール３１ｂとが貼付されている。検査履歴シール３１ｂには、主基板３１の検査、修理、交換等の際に記入される「検査者」の欄と「検査日」の欄とが設けられているが、この例では、遊技機管理番号も記載されている。遊技機管理番号は、例えば遊技制御基板ボックスのユニット番号（各遊技制御ユニットに固有に付与された番号）である。
【００４５】
なお、主基板３１におけるコネクタ部分は蓋部３１Ｂの外部に露出している。図４に示された例では、識別情報入出力のためのコネクタ３１Ｃが例示されている。しかし、主基板３１には、他の基板等との接続のための他のコネクタも搭載されている。
【００４６】
また、図４には遊技制御基板ボックスが例示されているが、払出制御基板３７も、払出制御基板ボックスに収容されて、遊技機裏面に設置されている。
【００４７】
図５は、遊技制御基板ボックスの断面図である。図６はワンチップマイクロコンピュータである遊技制御用マイクロコンピュータ５６を示す正面図である。図７は、遊技制御用マイクロコンピュータ５６の断面図である。図５に示すように、遊技制御基板ボックスのボックス本体３１Ａの蓋体４０１には凹部４３０が設けられ、凹部４３０に対応する位置の遊技制御基板３１上にワンチップマイクロコンピュータである遊技制御用マイクロコンピュータ５６が搭載されている。
【００４８】
図６および図７に示すように、遊技制御用マイクロコンピュータ５６のパッケージ４４２の所定個所に凹部４４４が設けられている。凹部４４４の位置は、ＩＣチップ４４０およびＩＣリード４４３と干渉しない位置である。凹部４４４の内部にＩＤ発信器（ＩＣタグ）４４１が配置され、ＩＣタグ４４１は、合成樹脂４４５で遊技制御用マイクロコンピュータ５６のパッケージ４４２に一体不可分に封入される。ＩＣタグ４４１は、非接触型のＩＣカード内に埋め込まれて使用されるＩＣチップと同種のＩＣチップおよびアンテナ部を含むものである。ＩＣタグ４４１内のメモリ（例えばＥＥＰＲＯＭ）には、個別のパチンコ遊技機１ごとに異なり、それぞれのパチンコ遊技機１を識別可能な識別情報（ＩＤコード）が記憶されている。
【００４９】
図５に示すように、凹部４３０に、後述するＩＤ読取書込装置４５０のアンテナ部を位置させて、遊技制御用マイクロコンピュータ５６に一体不可分に設けられたＩＣタグ４４１の識別情報を読み取ったり、ＩＣタグ４４１に識別情報を書き込んだりすることができる。識別情報の読み書きは、電波によって非接触で行われる。
【００５０】
図８は、ＩＤ読取書込装置４５０を示す正面図である。ＩＤ読取書込装置４５０の本体４５１の先端部分には、識別情報書込要求信号や識別情報発信要求信号の送信および識別情報の受信を行うデータ送受信部４５２が設けられている。本体４５１の後端部分は手で握ることができるような形状になっている。ＩＤ読取書込装置４５０は、作業者が片手で握って持ち運べる程度に小型軽量に構成されている。
【００５１】
表示ＬＥＤ４５４は、データ送受信部４５２による識別情報等のデータの送受信が成功したか否かを表示する。表示パネル４５３には、カタカナ、英字、数字の文字を１０文字×２行表示することができる。操作者は、表示パネル４５３に表示される文字情報によって、識別情報の確認を行ったりメニューから作業内容を選択したりする。電源キー４５５は、ＩＤ読取書込装置４５０の電源をオンオフするためのキーである。下方向キー４５７および上方向キー４５８は、表示パネル４５３に表示されるカーソルを移動したり、メニューの表示ページを切り替えたりするためのキーである。取消キー４５９は、処理を途中で中断したり、メニューの階層をさかのぼって戻るためのキーである。決定キー４５６は、処理を実行したり、メニューを決定するためのものである。
【００５２】
このようなＩＤ読取書込装置４５０によって読み取られたＩＣタグ４４１内の識別情報は、例えばＩＤ読取書込装置４５０に接続される管理装置（例えばパーソナルコンピュータ）に転送される。管理装置は、各パチンコ遊技機１に設定されているはずの識別情報を記憶している。そして、記憶している識別情報とＩＤ読取書込装置４５０によって読み取られた識別情報とが一致していなければ、遊技制御用マイクロコンピュータ５６は、正規のマイクロコンピュータでないと判定する。
【００５３】
図９は、主基板３１における回路構成の一例を示すブロック図である。なお、図９には、払出制御手段を搭載した払出制御基板３７および演出制御手段を搭載した演出制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、およびクリアスイッチ９２１からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００５４】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示装置９における図柄の可変表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部装置に対して出力する情報出力回路６４が搭載されている。
【００５５】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ、ワークメモリとして使用される記憶手段としてのＲＡＭ、プログラムに従って制御動作を行うＣＰＵ（ＣＰＵコア）、および信号を入出力するためのＩ／Ｏポート（入出力ポート）部等を内蔵する遊技制御用マイクロコンピュータ５６を含む。なお、ＣＰＵはＲＯＭに格納されているプログラムに従って制御を実行するので、以下、ＣＰＵまたはマイクロコンピュータが実行する（または、処理を行う）ということは、具体的には、ＣＰＵがプログラムに従って制御を実行することである。このことは、主基板３１以外の他の基板に搭載されているＣＰＵまたはマイクロコンピュータについても同様である。
【００５６】
また、ＲＡＭは、その一部または全部が電源基板９１０において作成されるバックアップ電源によってバックアップされているバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭの一部または全部の内容は保存される。
【００５７】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ（打球ハンドル）５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、打球ハンドル５の操作量に応じた速度で遊技球が発射されるように制御される。
【００５８】
なお、この実施の形態では、演出制御基板８０に搭載されている演出制御手段が、遊技盤に設けられている普通図柄始動記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃの表示制御を行う。また、演出制御基板８０に搭載されている演出制御手段は、特別図柄を可変表示する可変表示装置９および普通図柄を可変表示する普通図柄表示器１０の表示制御も行う。
【００５９】
図１０は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図１０に示すように、満タンスイッチ４８からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｂに入力される。また、球切れスイッチ１８７からの検出信号も、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｂに入力される。また、払出カウントスイッチ３０１からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｂに入力される。払出カウントスイッチ３０１は、球払出装置９７から実際に払い出された遊技球を検出する。
【００６０】
払出制御基板３７の払出制御用ＣＰＵ（ＣＰＵコア）は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、球払出処理を停止する。
【００６１】
入賞があると、主基板３１の通信回路５９１から、払出指令信号（払出制御コマンド）として、賞球の払出要求を行うためのＲＥＱ信号（賞球リクエスト信号）および払い出すべき賞球個数を示す払出個数信号が出力される。払出個数信号は、通信回路３３１を介して払出制御用ＣＰＵに入力される。払出制御用ＣＰＵは、通信回路３３１を介してＲＥＱ信号および払出個数信号が入力すると、払出個数信号が示す個数の遊技球を払い出すために球払出装置９７を駆動する制御を行う。なお、主基板３１の通信回路５９１からは、電源確認信号も出力される。
【００６２】
また、払出制御基板３７において賞球の払出処理を実行しているときには、主基板３１には、払出制御基板３７の通信回路３３１を介して出力された払出処理中であることを示すＢＵＳＹ信号（賞球払出中信号）が入力される。また、払出制御用ＣＰＵは、払出禁止状態では、主基板３１に対して払出禁止信号を出力する。なお、この実施の形態では、払出制御用ＣＰＵは、１チップマイクロコンピュータ（払出制御用マイクロコンピュータ）におけるＣＰＵコアの部分であり、払出制御用マイクロコンピュータは、払出制御用ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏポートおよび通信回路等を内蔵している。従って、図１０に示す各Ｉ／Ｏポートおよび通信回路３３１は、払出制御用マイクロコンピュータに内蔵されている。
【００６３】
払出制御用ＣＰＵは、出力ポート３７２ｃを介して、賞球払出数を示す賞球情報信号および貸し球数を示す球貸し個数信号をターミナル基板（枠用外部端子基板と盤用外部端子基板とを含む）１６０に出力する。なお、出力ポート３７２ｃの外側に、ドライバ回路が設置されているが、図１０では記載省略されている。
【００６４】
また、払出制御用ＣＰＵは、出力ポート３７２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。さらに、出力ポート３７２ｆを介して、ランプの点灯／消灯を指示するための信号を賞球ランプ５１および球切れランプ５２に出力する。なお、払出制御基板３７の入力ポート３７２ｄには、エラー状態を解除するためのエラー解除スイッチ３７５からの検出信号が入力される。エラー解除スイッチ３７５は、ソフトウェアリセットによってエラー状態を解除するために用いられる。
【００６５】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、払出モータ２８９の回転位置を検出するための払出モータ位置センサからの検出信号が入力される。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられる。なお、出力ポート３７２ｃの外側に、ドライバ回路（モータ駆動回路）が設置されているが、図１０では記載省略されている。
【００６６】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、使用可表示ランプ１５１、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。インタフェース基板６６には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ６０、球貸し可ＬＥＤ６１、球貸しスイッチ６２および返却スイッチ６３が接続される。
【００６７】
インタフェース基板６６からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ６２が操作されたことを示す球貸しスイッチ信号および返却スイッチ６３が操作されたことを示す返却スイッチ信号が与えられる。また、カードユニット５０からインタフェース基板６６には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が通信回路３３５を介してやりとりされる。カードユニット５０と払出制御基板３７の間には、インタフェース基板６６が介在している。よって、接続信号（ＶＬ信号）等の信号は、図１０に示すように、インタフェース基板６６を介してカードユニット５０と払出制御基板３７の間でやりとりされることになる。
【００６８】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵは、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵは、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
【００６９】
そして、払出制御基板３７の払出制御用ＣＰＵは、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。そして、払出が完了したら、払出制御用ＣＰＵは、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。なお、カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。
【００７０】
カードユニット５０に対する電源基板９１０からの電力供給は、払出制御基板３７およびインタフェース基板６６を介して行われる。この例では、インタフェース基板６６内に配されているカードユニット５０に対するＡＣ２４Ｖの電源供給ラインに、カードユニット５０を保護するためのヒューズが設けられ、カードユニット５０に所定電圧以上の電圧が供給されないようにしている。
【００７１】
図１１は、電源基板９１０における直流電圧作成部分を示すブロック図である。電源基板９１０には、遊技機内の各電気部品制御基板や機構部品への電力供給を実行または遮断するための電源スイッチ９１４が設けられている。なお、電源スイッチ９１４は、遊技機において、電源基板９１０の外に設けられていてもよい。電源スイッチ９１４が閉状態（オン状態）では、交流電源（ＡＣ２４Ｖ）がトランス９１１の入力側（一次側）に印加される。トランス９１１は、交流電源（ＡＣ２４Ｖ）と電源基板９１０の内部とを電気的に絶縁するためのものであるが、その出力電圧もＡＣ２４Ｖである。また、トランス９１１の入力側には、過電圧保護回路としてのバリスタ９１８が設置されている。
【００７２】
電源基板９１０は、電気部品制御基板（主基板３１、払出制御基板３７および演出制御基板８０）と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶＳＬ（ＤＣ＋３０Ｖ）、ＶＬＰ（ＤＣ＋２４Ｖ）、ＶＤＤ（ＤＣ＋１２Ｖ）およびＶＣＣ（ＤＣ＋５Ｖ）を生成する。また、バックアップ電源（ＶＢＢ）すなわちバックアップＲＡＭに記憶内容を保持させるための記憶保持手段となるコンデンサ９１６は、ＤＣ＋５Ｖ（ＶＣＣ）すなわち各基板上のＩＣ等を駆動する電源のラインから充電される。また、＋５Ｖラインとバックアップ＋５Ｖ（ＶＢＢ）ラインとの間に、逆流防止用のダイオード９１７が挿入される。なお、ＶＳＬは、整流平滑回路９１４において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶＳＬは、ソレノイド駆動電源となる。また、ＶＬＰは、ランプ点灯用の電圧であって、整流回路９１２において、整流素子でＡＣ２４Ｖを整流することによって生成される。
【００７３】
電源電圧生成手段としてのＤＣ−ＤＣコンバータ９１３は、１つまたは複数のレギュレータＩＣ（図１１では２つのレギュレータＩＣ９２４Ａ，９２４Ｂを示す。）を有し、ＶＳＬにもとづいてＶＤＤおよびＶＣＣを生成する。レギュレータＩＣ（スイッチングレギュレータ）９２４Ａ，９２４Ｂの入力側には、比較的大容量のコンデンサ９２３Ａ，９２３Ｂが接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、ＶＳＬ、ＶＤＤ、ＶＣＣ等の直流電圧は、比較的緩やかに低下する。
【００７４】
図１２は、遊技制御用マイクロコンピュータ５６の構成を示すブロック図である。遊技制御用マイクロコンピュータ５６は、ＣＰＵコア５６１、ＲＯＭ５４１、ＲＡＭ５４２、遊技制御用マイクロコンピュータ５６にデータを入力するとともに遊技制御用マイクロコンピュータ５６からデータを出力するためのＩ／Ｏポート５７１〜５７ｎ、タイマ回路５６６およびウォッチドッグタイマ回路５６５を内蔵している。それらの間は、アドレスバス、データバスおよび制御信号バス（リード信号やライト信号を伝達するバス）で結ばれている。また、試験信号を出力するための出力ポートである試験信号出力回路５８１〜５８ｎも内蔵されている。試験信号出力回路５８１〜５８ｎにはデータバスが接続されている。さらに、アドレスバス上のアドレスデータをデコードして、チップセレクト信号（ＣＳ）を生成するアドレスデコード回路５６８が内蔵されている。チップセレクト信号は、Ｉ／Ｏポート５７１〜５７ｎおよび試験信号出力回路５８１〜５８ｎのそれぞれをアクティブにするための信号である。なお、Ｉ／Ｏポート５７１〜５７ｎのうちには、遊技制御用マイクロコンピュータ５６にデータを入力するための入力ポート（出力ポート機能を含まない）や、遊技制御用マイクロコンピュータ５６からデータを出力するための出力ポート（入力ポート機能を含まない）が含まれていてもよい。
【００７５】
また、ＣＰＵコア５６１のリセット入力に供給されるリセット信号を生成するリセット回路５６２、遊技制御用マイクロコンピュータ５６内で使用されるクロック信号（システムクロックや高速クロック信号など）を生成する発振回路５６３、電源電圧の低下を検出する電圧監視回路５６４、遊技制御処理において使用される乱数を生成する乱数発生回路５６９、他の基板に搭載されているマイクロコンピュータと通信を行う通信回路５９１、および他の基板に搭載されているＲＯＭ（マイクロコンピュータ内蔵ＲＯＭやマイクロコンピュータに外付けされるＲＯＭ）マイクロコンピュータの認証を行う認証回路５９２も内蔵されている。乱数発生回路５６９、通信回路５９１および認証回路５９２には、アドレスバス、データバスおよび制御信号バスが接続されている。
【００７６】
さらに、リセット信号がリセット解除を示すレベルになったときに、ＣＰＵコア５６１がＲＯＭ５４１に格納されている遊技制御用のプログラムを実行する前に、遊技制御用のプログラムが正当であるか否かをチェックするためのセキュリティチェックプログラムをＣＰＵコア５６１に実行させるセキュリティチェック回路５５０も内蔵されている。
【００７７】
また、検査装置５００が遊技機に接続されたときに、検査装置５００から出力される検査コードを認識する検査モード認識回路５０１が内蔵されている。検査モード認識回路５０１は、ＲＯＭ５４１およびＲＡＭ５４２とは異なる記憶手段である例えばＥＥＰＲＯＭを有する。その記憶手段には、照合用検査コードが設定されている。検査モード認識回路５０１は、検査装置５００から検査コードが入力されると、入力された検査コードと記憶している照合用検査コードとを比較し、それらが一致している場合には、その旨を入出力バッファ制御回路５０２に伝える。
【００７８】
遊技制御用マイクロコンピュータ５６には、入出力バッファ５０３，５０４が内蔵されている。入出力バッファ５０３は、入出力バッファ制御回路５０２から許可信号が出力されている場合には、データバスを遊技制御用マイクロコンピュータ５６の外部に出力可能な状態にする。また、入出力バッファ５０４は、入出力バッファ制御回路５０２から許可信号が出力されている場合には、アドレスバスを遊技制御用マイクロコンピュータ５６の外部に出力可能な状態にする。入出力バッファ制御回路５０２は、検査モード認識回路５０１から検査コードと照合用検査コードとが一致している旨の通知を受けると、入出力バッファ５０３，５０４に対して許可信号を出力する。入出力バッファ５０３，５０４がバス上のデータを出力可能にする状態が検査モードである。
【００７９】
従って、検査モード認識回路５０１が正規の（照合用検査コードと一致）検査コードを受けない限り、遊技制御用マイクロコンピュータ５６のデータバスおよびアドレスバス上のデータを遊技制御用マイクロコンピュータ５６の外部に取り出すことはできない。よって、ＲＯＭ５４１に格納されている遊技制御用のプログラムを外部に取り出すことは困難であり、その結果、遊技制御用のプログラムを解析して不正プログラムを作成し不正プログラムを搭載した不正マイクロコンピュータを作成することは困難である。
【００８０】
また、検査モード認識回路５０１が正規の検査コードを受けた場合には遊技制御用マイクロコンピュータ５６のデータバスおよびアドレスバス上のデータを遊技制御用マイクロコンピュータ５６の外部に取り出すことができるので、検査装置５００は、遊技制御用のプログラムの正当性を検証することができる。なお、制御信号バスを遊技制御用マイクロコンピュータ５６の外部に取り出すための入出力バッファも存在するが、図１２では記載省略されている。
【００８１】
なお、ここでは、検査装置５００からの検査コードがデータバスとは異なる経路で遊技制御用マイクロコンピュータ５６に入力されたが、検査コードを入出力バッファ回路５０３を介してデータバスから入力するようにしてもよい。その場合には、例えば、ＣＰＵコア５６１がリセット状態にある期間において、検査装置５００から入出力バッファ回路５０３に検査コードを入力する。そして、検査モード認識回路５０１は、入出力バッファ回路５０３から検査コードを入力する。
【００８２】
また、検査モードでは、遊技制御用マイクロコンピュータ５６を、検査コードの入力に応じて単にアドレスバスおよびデータバス上のデータを外部出力可能にするのではなく、他の状態にしてもよい。例えば、検査コードを入力したら、遊技制御用のプログラムを実行するのではなく外部からのアドレス指定に応じて指定されたアドレスのデータを出力する状態になるように構成してもよい。そのように構成されている場合には、検査装置５００を、検査モード認識回路５０１に至る遊技制御用マイクロコンピュータ５６の端子および入出力バッファ５０３，５０４に至る遊技制御用マイクロコンピュータ５６の端子に接続し、検査モード認識回路５０１に至る遊技制御用マイクロコンピュータ５６の端子に検査コードを与えた後、入出力バッファ５０４にアドレスデータ（ＲＯＭ５４１のアドレス）を与えつつ、入出力バッファ５０３からデータ（ＲＯＭ５４１のアドレスからのデータ）を入力することによって、ＲＯＭ５４１に格納されている遊技制御用のプログラムを読み出すことができる。そして、検査装置５００は、遊技制御用マイクロコンピュータ５６から読み出した遊技制御用のプログラムが正規のプログラムと一致していれば、遊技制御用マイクロコンピュータ５６が正当であると判断することができ、一致していなければ、遊技機に不正マイクロコンピュータが搭載されていると判断することができる。
【００８３】
また、検査モード認識回路５０１は検査装置５００からの要求に応じて、照合用検査コードを変更することができる。例えば、検査モード認識回路５０１が照合用検査コード変更要求のデータを認識するための回路を内蔵し、その回路が、検査装置５００から照合用検査コード変更要求のデータが入力されたことを認識したら、そのデータに続いて検査装置５００から出力される新たな照合用検査コードを記憶手段に格納する。このように、検査モード認識回路５０１が、プログラム格納するＲＯＭの領域とは異なる記憶手段（この例ではＥＥＰＲＯＭ）に保持している照合用検査コードと遊技機の外部から入力された検査コードとを比較することによって検査コードが正規の検査コードであるか否かを認識する場合、照合用検査コードが遊技機の外部から書き換え可能であることが好ましい。また、検査コードは暗号化されていてもよい。検査コードが暗号化されている場合には、検査モード認識回路５０１は、入力した検査コードを復号する回路を内蔵する。そして、復号後の検査コードと照合用検査コードとを比較する。
【００８４】
さらに、検査モード認識回路５０１が遊技制御用マイクロコンピュータ５６に固有の認証用識別情報を記憶手段（例えばＥＥＰＲＯＭ）に記憶し、検査モード認識回路５０１に、検査装置５００または検査装置とは異なる専用の照合機から認証用識別情報要求信号が入力されると、認証用識別情報を検査装置５００または照合機に出力するように構成してもよい。その場合、検査装置５００または照合機は、あらかじめ認識している正規の認証用識別情報と遊技制御用マイクロコンピュータ５６から出力された認証用識別情報とを比較することによって遊技制御用マイクロコンピュータ５６が正規のものか否かを判定することができる。この場合、検査装置５００または照合機と遊技制御用マイクロコンピュータ５６との間で入出力される情報は暗号化されていてもよいし、検査モード認識回路５０１が識別情報要求信号を入力すると、識別情報要求信号に対してあらかじめ記憶手段（例えばＥＥＰＲＯＭ）に記憶している演算式に従って演算を行った結果を返送するようにしてもよい。そして、記憶手段に記憶している認証用識別情報または演算式は外部から書き換え可能であるように構成されていてもよい。すなわち、検査モード認識回路５０１は、検査装置５００または照合機から新たな認証用識別情報または演算式を入力すると、記憶手段の内容を書き換えるように構成されていてもよい。このように、検査モード認識回路５０１が認証用識別情報または演算式を記憶している場合には、不正マイクロコンピュータの遊技機への搭載をさらに困難にしてセキュリティをさらに向上させることができる。
【００８５】
なお、ここでは、検査モード認識回路５０１が認証用識別情報または演算式を記憶している場合について説明したが、遊技制御用マイクロコンピュータ５６は、検査モード認識回路５０１とは別に、認証用識別情報または演算式を記憶して、検査装置５００または照合機の要求に応じて認証用識別情報または演算結果を出力する認証用の通信回路を内蔵してもよい。
【００８６】
図１３は、遊技制御用マイクロコンピュータ５６に内蔵され、ＣＰＵコア５６１をリセット（ＣＰＵの動作を初期化）するためのリセット信号を生成するリセット回路５６２の一構成例を示す回路図である。図１３に示す例では、外付けの抵抗とコンデンサとの間の電位がリセット回路５６２に導入され、リセット回路５６２において、その電位がリセット基準電位を上回ると、比較器６２１の出力がハイレベルになる。そして、比較器６２１の出力は、シュミットトリガタイプの２つの反転回路６２２，６２３で成形されて、ＣＰＵコア５６１に供給される。このように、この実施の形態では、リセット回路５６２が遊技制御用マイクロコンピュータ５６に内蔵されているので、遊技制御用マイクロコンピュータ５６の外にリセット回路を設置する必要はない。
【００８７】
図１４は、遊技制御用マイクロコンピュータ５６に内蔵されている乱数発生回路５６９の一構成例を示す回路図である。遊技制御が行われているときに、大当りとするか否かを決定する等のために複数種類の乱数を発生させることが必要になる。そのために、図１４に例示するように、複数種類の１６ビットカウンタを有する乱数発生回路５６９が遊技制御用マイクロコンピュータ５６に内蔵されている。各１６ビットカウンタは、発振回路５６３が生成する高速クロック信号（ＣＰＵコア５６１を動作させるためのシステムクロックよりも周波数が高いクロック信号）をカウントする。また、それぞれの１６ビットカウンタの初期値は異なっている。従って、各１６ビットカウンタのカウント値は互いにずれている。ＣＰＵコア５６１は、遊技制御用のプログラムに従って遊技制御を実行しているときに、乱数が必要になると、いずれかの１６ビットカウンタのカウント値を読み出して乱数の値とする。
【００８８】
図１５は、遊技制御用マイクロコンピュータ５６に内蔵されて、遊技制御用マイクロコンピュータ５６で使用されるクロック信号を生成する発振回路５６３の一構成例を示す回路図である。図１５に示す例では、外付けの水晶振動子およびコンデンサと、内蔵されている反転回路６３１，６３２とで発振部が構成されている。発振部が発振するクロック信号は乱数発生回路５６９に供給される高速クロック信号となる。また、分周回路６３３は、高速クロック信号を分周してシステムクロックを生成する。この実施の形態では、発振回路５６３が遊技制御用マイクロコンピュータ５６に内蔵されているので、遊技制御用マイクロコンピュータ５６の外に発振回路を設置する必要はない。
【００８９】
なお、この実施の形態では、水晶振動子およびコンデンサが遊技制御用マイクロコンピュータ５６に内蔵されていないが、水晶振動子等と、図１２に示された遊技制御用マイクロコンピュータ５６とを１つのパッケージに封入するようにしてもよい。また、図１５には、高速クロックとシステムクロックとを生成する発振回路５６３が例示されたが、分周回路の数を増やして、より多くの種類の周波数のクロック信号を生成するようにしてもよい。さらに、乱数発生回路５６９に供給される高速クロック信号を生成するための水晶振動子とシステムクロックを生成するための水晶振動子と別にしてもよい。水晶振動子を別にする場合には、乱数を生成するためのクロック信号とシステムクロックとを全く同期しないようにすることができ、乱数のランダム性を向上させることができる。
【００９０】
図１６は、遊技制御用マイクロコンピュータ５６に内蔵されている電圧監視回路５６４の一構成例を示す回路図である。電圧監視回路５６４は、電源基板９１０からのＶＳＬ電圧（ＤＣ＋３０Ｖ）を導入し、ＶＳＬ電圧を監視することによって遊技機への電力供給停止の発生を検出する。具体的には、ＶＳＬ電圧が所定値（この例では＋２２Ｖ）以下になったら、電力供給の停止が生ずるとして電源断信号を出力する（具体的にはローレベルにする。）。電源断信号は、割込コントローラ５６７のマスク不能割込入力（ＸＮＭＩ入力）またはマスク可能割込端子に入力される。電源断信号が例えばＸＮＭＩ入力に入力されるとマスク不能割り込みがかかり、マスク不能割込処理として電力供給停止時処理が実行される。ＣＰＵコア５６１は、電力供給停止時処理において、必要な情報（電力供給復旧時に、電力供給停止時の状態から遊技処理を続行するために必要な情報）をバックアップＲＡＭに確実に保存するための処理（例えばパリティデータの設定処理）を実行する。また、電力供給停止時処理を行ったことを示すフラグをセットする。
【００９１】
なお、電圧監視回路５６４が、ＶＳＬを監視するのではなく、遊技制御用マイクロコンピュータ５６等の動作電圧である＋５Ｖ（ＶＣＣ）を監視するように構成されていてもよい。ＶＣＣを監視する場合には、遊技制御用マイクロコンピュータ５６の駆動電圧を直接監視することになるので、正確に遊技機への電力供給停止の発生を検出することができる。
【００９２】
図１６に例示する構成では、外付けの抵抗とコンデンサとの間の電位が電圧監視回路５６４に導入され、電圧監視回路５６４において、その電位が監視電圧を下回ると、比較器６２１の出力がローレベルになる。そして、比較器６４１の出力は、シュミットトリガタイプの２つの反転回路６４２，６４３で成形されて、割込コントローラ５６７に供給される。このように、この実施の形態では、電圧監視回路５６４が遊技制御用マイクロコンピュータ５６に内蔵されているので、遊技制御用マイクロコンピュータ５６の外に電圧監視回路を設置する必要はない。
【００９３】
図１７は、遊技制御用マイクロコンピュータ５６に内蔵されている通信回路５９１の一構成例を示す回路図である。上述したように、この実施の形態では、遊技制御用マイクロコンピュータ５６から払出制御基板３７に対して、払出指令信号（払出制御コマンド）として、ＲＥＱ信号（賞球リクエスト信号）および払い出すべき賞球個数を示す払出個数信号が出力される。また、払出制御基板３７から遊技制御用マイクロコンピュータ５６には、払出処理中であることを示すＢＵＳＹ信号（賞球払出中信号）が出力される。
【００９４】
遊技制御用マイクロコンピュータ５６に内蔵されている通信回路５９１において、パラレル−シリアル変換器９５１は、払出制御基板３７に対する払出指令信号をシリアル信号に変換して払出制御基板３７に送信する。また、シリアル−パラレル変換器９５２は、払出制御基板３７からの信号をパラレルデータに変換して、バスを介してＣＰＵコア５６１に出力する。この実施の形態では、通信回路５９１が遊技制御用マイクロコンピュータ５６に内蔵されているので、遊技制御用マイクロコンピュータ５６の外に通信回路を設置する必要はない。
【００９５】
なお、この実施の形態では、主基板３１と払出制御基板３７との間で信号が１本の信号線によってシリアルデータとして送受信されるが、各信号のそれぞれに応じて信号線が存在するような信号方式を用いてもよい。その場合には、通信回路５９１は、Ｉ／Ｏポートと同様の構造になる。また、基板間での信号の減衰を防止するためのドライバ回路を設ける必要がある場合には、ドライバ回路を通信回路５９１に含めてもよい。
【００９６】
図１８は、遊技制御用マイクロコンピュータ５６に内蔵されている認証回路５９２の一構成例を示す回路図である。この実施の形態では、後述するように、遊技制御用マイクロコンピュータ５６が搭載されている主基板３１とは異なる基板である払出制御基板３７に搭載されている払出制御用マイクロコンピュータが、所定のタイミングで、主基板３１に対して認証用データの送信を要求する。認証回路５９２は、要求に応じて、ＲＯＭ５４１およびＲＡＭ５４２とは異なる記憶手段（例えばＥＥＰＲＯＭ）に記憶されている認証用データ＃１（９５１）を払出制御基板３７に送信する。
【００９７】
認証回路５９２は、払出制御基板３７からの認証用データと、ＲＯＭ５４１およびＲＡＭ５４２とは異なる記憶手段（例えばＥＥＰＲＯＭ）に記憶されている認証用データ＃２（９５２）とを比較して、それらが一致していなかったら、ＣＰＵコア５６１に対して認証不一致信号を出力する。また、一致していたら認証一致信号を出力する。ＣＰＵコア５６１は、認証不一致信号を受けたら遊技制御を停止する。記憶手段には、正規の払出制御用マイクロコンピュータが保持している認証用データと同じデータである認証用データ＃２（９５２）があらかじめ記憶されている。従って、払出制御基板３７からの認証用データと認証用データ＃２（９５２）とが不一致である場合には、正規の払出制御用マイクロコンピュータが払出制御基板３７に搭載されていないと判断することができる。よって、ＣＰＵコア５６１が認証不一致信号を受けたら遊技制御を停止することによって、不正な払出制御用マイクロコンピュータが払出制御基板３７に搭載されている場合に、遊技制御を停止することができる。その結果、不正な払出制御用マイクロコンピュータを遊技機に搭載するような不正行為を防止することができる。
【００９８】
図１８に例示する認証回路５９２は、払出制御基板３７から受信したシリアルデータの認証用データをパラレルデータに変換して比較器９５７に出力するとともに、認証用データ＃１（９５５）をシリアルデータに変換して払出制御基板３７に送信するパラレル−シリアル変換回路９５６と、パラレル−シリアル変換回路９５６のパラレル出力と認証用データ＃２（９５８）とを比較し、それらが一致していなかったらＣＰＵコア５６１に対して認証不一致信号または認証一致信号を送信する比較器９５７とを有する。
【００９９】
次に遊技機の動作について説明する。図１９は、主基板３１における遊技制御用マイクロコンピュータ５６が実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、リセット端子の入力レベルがハイレベルになると、遊技制御用マイクロコンピュータ５６は、ステップＳ１以降のメイン処理を開始する。メイン処理において、遊技制御用マイクロコンピュータ５６は、まず、内部状態を割込み禁止に設定し（ステップＳ１）、セキュリティチェックプログラムを実行する（ステップＳ１Ａ）。すなわち、図１２に示されたセキュリティチェック回路５５０を動作させる。セキュリティチェックプログラムによるチェック結果が不良（遊技制御用のプログラムが正規のものではない）であったら、ＣＰＵコア５６１は、以後の処理を行わない。
【０１００】
この実施の形態では、払出制御用マイクロコンピュータが遊技機の電源投入時に認証用データを送信するように構成されている。従って、遊技機の電源投入時に、図１８に示された認証回路５９２は認証一致信号または認証不一致信号を出力する。遊技制御用マイクロコンピュータ５６は、認証一致信号が入力されない場合には、以後の処理を行わない（ステップＳ１Ｂ）。
【０１０１】
なお、ステップＳ１Ｂにおいて、認証一致信号が入力されたら以後の処理を行わないようにしてもよい。また、この実施の形態では、電源投入時に払出制御用マイクロコンピュータとの間で認証処理が実行されるが、遊技制御処理が開始された後でも、認証処理を実行するようにしてもよい。
【０１０２】
ステップＳ１ＡおよびＳ１Ｂの処理が正常に完了すると、遊技制御用マイクロコンピュータ５６は必要な初期設定処理を行う。初期設定処理において、遊技制御用マイクロコンピュータ５６は、割込みモードを割込みモード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ回路、図１２に示されたタイマ回路５６６に相当）およびＰＩＯ（パラレル入出力ポート、図１２に示されたＩ／Ｏポート５７１〜５７ｎに相当）の初期化（ステップＳ５）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ６）。なお、割込みモード２は、遊技制御用マイクロコンピュータ５６が内蔵する特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込みベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込み番地を示すモードである。
【０１０３】
次いで、遊技制御用マイクロコンピュータ５６は、入力ポートを介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７）。その確認においてオンを検出した場合には、遊技制御用マイクロコンピュータ５６は、通常の初期化処理を実行する（ステップＳ１１〜ステップＳ１５）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、例えば、遊技店員は、クリアスイッチ９２１をオン状態にしながら遊技機に対する電力供給を開始する（例えば電源スイッチ９１４をオンする）ことによって、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。
【０１０４】
クリアスイッチ９２１がオンの状態でない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ８）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。そのような保護処理が行われていないことを確認したら、遊技制御用マイクロコンピュータ５６は初期化処理を実行する。
【０１０５】
この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。例えば、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【０１０６】
バックアップありを確認したら、遊技制御用マイクロコンピュータ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ９）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象となるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、遊技制御用マイクロコンピュータ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムとする。
【０１０７】
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ９では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっていることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理を実行する。
【０１０８】
チェック結果が正常であれば、遊技制御用マイクロコンピュータ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う（ステップＳ１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。
【０１０９】
初期化処理では、遊技制御用マイクロコンピュータ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１１）。なお、ＲＡＭの全領域を初期化せず、所定のデータ（例えば大当り判定用乱数を生成するためのカウンタのカウント値のデータ）をそのままにしてもよい。例えば、大当り判定用乱数を生成するためのカウンタのカウント値のデータをそのままにした場合には、不正な手段によって初期化処理が実行される状態になったとしても、大当り判定用乱数を生成するためのカウンタのカウント値が大当り判定値に一致するタイミングを狙うことは困難である。また、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、総賞球数格納バッファ、特別図柄プロセスフラグ、賞球中フラグ、球切れフラグ、払出停止フラグなど制御状態に応じて選択的に処理を行うためのフラグ）に初期値を設定する作業領域設定処理を行う（ステップＳ１２）。
【０１１０】
また、遊技制御用マイクロコンピュータ５６は、演出制御基板８０等（サブ基板）を初期化するための初期化コマンドを演出制御基板８０等に送信する処理を実行する（ステップＳ１４）。初期化コマンドとして、可変表示装置９に表示される初期図柄を示すコマンド等がある。
【０１１１】
そして、２ｍｓ毎に定期的にタイマ割込がかかるように遊技制御用マイクロコンピュータ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ１５）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０１１２】
初期化処理の実行（ステップＳ１１〜Ｓ１５）が完了すると、遊技制御用マイクロコンピュータ５６は、ループ処理を行う。すなわち、何の処理も行わない状態に入る。換言すれば、タイマ割込の発生を待っている状態になる。
【０１１３】
タイマ割込が発生すると、遊技制御用マイクロコンピュータ５６は、レジスタの退避処理（ステップＳ２０）を行った後、図２０に示すステップＳ２１〜Ｓ３３の遊技制御処理を実行する。遊技制御処理において、遊技制御用マイクロコンピュータ５６は、まず、スイッチ回路５８を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチの検出信号を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。
【０１１４】
次に、遊技制御用マイクロコンピュータ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１１５】
次いで、遊技制御用マイクロコンピュータ５６は、特別図柄に関する演出制御コマンドをＲＡＭ５４２の所定の領域に設定して演出制御コマンドを送出する処理を行う（特別図柄コマンド制御処理：ステップＳ２７）。また、普通図柄に関する演出制御コマンドをＲＡＭ５４２の所定の領域に設定して演出制御コマンドを送出する処理を行う（普通図柄コマンド制御処理：ステップＳ２８）。
【０１１６】
さらに、遊技制御用マイクロコンピュータ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２９）。
【０１１７】
また、遊技制御用マイクロコンピュータ５６は、入賞口スイッチ１６ａ，１７ａ，１８ａ，１９ａの検出信号に基づく賞球個数の設定等を行う賞球処理を実行する（ステップＳ３０）。具体的には、入賞口スイッチ１６ａ，１７ａ，１８ａ，１９ａのいずれかがオンしたことに基づく入賞検出に応じて、払出制御基板３７に賞球個数を示す払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用マイクロコンピュータは、賞球個数を示す払出制御コマンドに応じて球払出装置を駆動する。
【０１１８】
そして、遊技制御用マイクロコンピュータ５６は、始動入賞記憶数の増減をチェックする記憶処理を実行する（ステップＳ３１）。また、試験信号出力回路５８１〜５８ｎを介して試験信号端子に試験信号を出力する試験端子処理を実行する（ステップＳ３２）。さらに、所定の条件が成立したときにソレノイド回路に駆動指令を行う（ステップＳ３３）。可変入賞球装置９又は開閉板１１を開状態あるいは閉状態としたり、大入賞口１０内の遊技球通路を切り替えたりするために、主基板３０が備えるソレノイド回路は、駆動指令に応じてソレノイド９ａ，１１ａ，１２ａを駆動する。その後、レジスタの内容を復帰させ（ステップＳ３４）、割込み許可状態に設定する（ステップＳ３５）。
【０１１９】
以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理で遊技制御処理が実行されているが、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるようにしてもよい。また、図１９および図２０に示す処理は、遊技制御用マイクロコンピュータ５６が実行する遊技制御用のプログラム（ＲＯＭ５４１に格納されているプログラム）にもとづく処理である。
【０１２０】
図２１は、通信回路５９１が払出制御基板３７に送信する認証用データ＃１および払出制御基板３７から受信する認証用データ＃２と、主基板３１と払出制御基板３７との間で送受信される制御コマンドとの一例を示す説明図である。図２１に示す例では、認証用データや制御コマンドを構成する各データは、スタートビット（ローレベル）およびストップビット（ハイレベル）に挟まれた８ビットのデータとして送受信される。なお、ストップビットの長さは、データ１ビット分以上の長さである。２バイト以上のデータが続けて送信される場合には、各データの間に、１ビット分以上の長さのハイレベルの期間（ストップビットの期間）が置かれる。
【０１２１】
図２２は、試験信号出力回路５８１〜５８ｎから出力される試験信号の一例を示す説明図である。図２２には、遊技機に設けられている電気部品の制御状態を識別可能な試験信号として、普通図柄に関する試験信号、特別図柄に関する試験信号および特別遊技状態（例えば確変状態）に関する試験信号が例示されている。なお、図２２に示す例は一例であって、遊技機外部において、試験信号出力回路を介して試験信号端子から出力される試験信号を観測して遊技機の制御状態を認識しうる信号であれば、図２２に示された試験信号以外の信号を用いてもよいし、図２２に示された試験信号を含むより多くの試験信号を用いてもよい。
【０１２２】
図２３は、払出制御用マイクロコンピュータ３７１の構成を示すブロック図である。払出制御用マイクロコンピュータ３７１は、ＣＰＵコア３８１、ＲＯＭ３４１、ＲＡＭ３４２、払出制御用マイクロコンピュータ３７１にデータを入力するとともに払出制御用マイクロコンピュータ３７１からデータを出力するためのＩ／Ｏポート３７２〜３７ｎ、タイマ回路３８６およびウォッチドッグタイマ回路３８５を内蔵している。それらの間は、アドレスバス、データバスおよび制御信号バス（リード信号やライト信号を伝達するバス）で結ばれている。また、試験信号を出力するための出力ポートである試験信号出力回路３９１〜３９ｎも内蔵されている。試験信号出力回路３９１〜３９ｎにはデータバスが接続されている。さらに、アドレスバス上のアドレスデータをデコードして、チップセレクト信号（ＣＳ）を生成するアドレスデコード回路３８８が内蔵されている。チップセレクト信号は、Ｉ／Ｏポート３７２〜３７ｎおよび試験信号出力回路３９１〜３９ｎのそれぞれをアクティブにするための信号である。なお、Ｉ／Ｏポート３７２〜３７ｎのうちには、払出制御用マイクロコンピュータ３７１にデータを入力するための入力ポート（出力ポート機能を含まない）や、払出制御用マイクロコンピュータ３７１からデータを出力するための出力ポート（入力ポート機能を含まない）が含まれていてもよい。
【０１２３】
また、ＣＰＵコア３８１のリセット入力に供給されるリセット信号を生成するリセット回路３８２、払出制御用マイクロコンピュータ３７１内で使用されるクロック信号（システムクロックや高速クロック信号など）を生成する発振回路３８３、電源電圧の低下を検出する電圧監視回路３８４、他の基板に搭載されているマイクロコンピュータ（例えば遊技制御用マイクロコンピュータ５６）と通信を行う通信回路３３１、他の基板に搭載されているＲＯＭ（マイクロコンピュータ内蔵ＲＯＭやマイクロコンピュータに外付けされるＲＯＭ）の認証を行う認証回路３３２、打球ハンドル５に設けられているタッチセンサからの信号を入力してタッチセンサの状態を検知するタッチセンサ回路３３３、カードユニット５０との間で認証信号に関する通信を行いカードユニット５０に搭載されている制御用マイクロコンピュータのＲＯＭに格納されているプログラムが正規のものであるか否かを認証する外部機器認証回路３３４、およびカードユニット５０との間で通信を行う通信回路３３５も内蔵されている。通信回路３３１、認証回路３３２、タッチセンサ回路３３３、外部機器認証回路３３４および通信回路３３５には、アドレスバス、データバスおよび制御信号バスが接続されている。
【０１２４】
さらに、リセット信号がリセット解除を示すレベルになったときに、ＣＰＵコア５６１がＲＯＭ５４１に格納されている遊技制御用のプログラムを実行する前に、遊技制御用のプログラムが正当であるか否かをチェックするためのセキュリティチェックプログラムをＣＰＵコア５６１に実行させるセキュリティチェック回路３３０も内蔵されている。
【０１２５】
また、検査装置５００が遊技機に接続されたときに、検査装置５００から出力される検査コードを認識する検査モード認識回路３２１が内蔵されている。検査モード認識回路３２１は、ＲＯＭ３４１およびＲＡＭ３４２とは異なる記憶手段である例えばＥＥＰＲＯＭを有する。その記憶手段には、照合用検査コードが設定されている。検査モード認識回路３２１は、検査装置５００から検査コードが入力されると、入力された検査コードと記憶している照合用検査コードとを比較し、それらが一致している場合には、その旨を入出力バッファ制御回路３２２に伝える。
【０１２６】
払出制御用マイクロコンピュータ３７１には、入出力バッファ３２３，３２４が内蔵されている。入出力バッファ３２３は、入出力バッファ制御回路３２２から許可信号が出力されている場合には、データバスを払出制御用マイクロコンピュータ３７１の外部に出力可能な状態にする。また、入出力バッファ３２４は、入出力バッファ制御回路３２２から許可信号が出力されている場合には、アドレスバスを払出制御用マイクロコンピュータ３７１の外部に出力可能な状態にする。入出力バッファ制御回路３２２は、検査モード認識回路３２１から検査コードと照合用検査コードとが一致している旨の通知を受けると、入出力バッファ３２３，３２４に対して許可信号を出力する。入出力バッファ３２３，３３４がバス上のデータを出力可能にする状態が検査モードである。
【０１２７】
従って、検査モード認識回路３２１が正規の（照合用検査コードと一致）検査コードを受けない限り、払出制御用マイクロコンピュータ３７１のデータバスおよびアドレスバス上のデータを払出制御用マイクロコンピュータ３７１の外部に取り出すことはできない。よって、ＲＯＭ３４１に格納されている払出制御用のプログラムを外部に取り出すことは困難であり、その結果、払出制御用のプログラムを解析して不正プログラムを作成し不正プログラムを搭載した不正マイクロコンピュータを作成することは困難である。
【０１２８】
また、検査モード認識回路３２１が正規の検査コードを受けた場合には払出制御用マイクロコンピュータ３７１のデータバスおよびアドレスバス上のデータを払出制御用マイクロコンピュータ３７１の外部に取り出すことができるので、検査装置５００は、払出制御用のプログラムの正当性を検証することができる。なお、制御信号バスを払出制御用マイクロコンピュータ３７１の外部に取り出すための入出力バッファも存在するが、図２３では記載省略されている。
【０１２９】
なお、ここでは、検査装置５００からの検査コードがデータバスとは異なる経路で払出制御用マイクロコンピュータ３７１に入力されたが、検査コードを入出力バッファ回路３２３を介してデータバスから入力するようにしてもよい。その場合には、例えば、ＣＰＵコア３８１がリセット状態にある期間において、検査装置５００から入出力バッファ回路３２３に検査コードを入力する。そして、検査モード認識回路３２１は、入出力バッファ回路３２３から検査コードを入力する。
【０１３０】
また、検査モードでは、払出制御用マイクロコンピュータ３７１を、検査コードの入力に応じて単にアドレスバスおよびデータバス上のデータを外部出力可能にするのではなく、他の状態にしてもよい。例えば、検査コードを入力したら、払出制御用のプログラムを実行するのではなく外部からのアドレス指定に応じて指定されたアドレスのデータを出力する状態になるように構成してもよい。そのように構成されている場合には、検査装置５００を、検査モード認識回路３２１に至る払出制御用マイクロコンピュータ３７１の端子および入出力バッファ３２３，３２４に至る払出制御用マイクロコンピュータ３７１の端子に接続し、検査モード認識回路３２１に至る払出制御用マイクロコンピュータ３７１の端子に検査コードを与えた後、入出力バッファ３２４にアドレスデータ（ＲＯＭ３４１のアドレス）を与えつつ、入出力バッファ３２３からデータ（ＲＯＭ３４１のアドレスからのデータ）を入力することによって、ＲＯＭ３４１に格納されている遊技制御用のプログラムを読み出すことができる。そして、検査装置５００は、払出制御用マイクロコンピュータ３７１から読み出した払出制御用のプログラムが正規のプログラムと一致していれば、払出制御用マイクロコンピュータ３７１が正当であると判断することができ、一致していなければ、遊技機に不正マイクロコンピュータが搭載されていると判断することができる。
【０１３１】
また、検査モード認識回路３２１は検査装置５００からの要求に応じて、照合用検査コードを変更することができる。例えば、検査モード認識回路３２１が照合用検査コード変更要求のデータを認識するための回路を内蔵し、その回路が、検査装置５００から照合用検査コード変更要求のデータが入力されたことを認識したら、そのデータに続いて検査装置５００から出力される新たな照合用検査コードを記憶手段に格納する。このように、検査モード認識回路３２１が、プログラム格納するＲＯＭの領域とは異なる記憶手段（この例ではＥＥＰＲＯＭ）に保持している照合用検査コードと遊技機の外部から入力された検査コードとを比較することによって検査コードが正規の検査コードであるか否かを認識する場合、照合用検査コードが遊技機の外部から書き換え可能であることが好ましい。また、検査コードは暗号化されていてもよい。検査コードが暗号化されている場合には、検査モード認識回路３２１は、入力した検査コードを復号する回路を内蔵する。そして、復号後の検査コードと照合用検査コードとを比較する。
【０１３２】
さらに、検査モード認識回路３２１が払出制御用マイクロコンピュータ３７１に固有の認証用識別情報を記憶手段（例えばＥＥＰＲＯＭ）に記憶し、検査モード認識回路３２１に、検査装置５００または検査装置とは異なる専用の照合機から認証用識別情報要求信号が入力されると、認証用識別情報を検査装置５００または照合機に出力するように構成してもよい。その場合、検査装置５００または照合機は、あらかじめ認識している正規の認証用識別情報と払出制御用マイクロコンピュータ３７１から出力された認証用識別情報とを比較することによって払出制御用マイクロコンピュータ３７１が正規のものか否かを判定することができる。この場合、検査装置５００または照合機と払出制御用マイクロコンピュータ３７１との間で入出力される情報は暗号化されていてもよいし、検査モード認識回路３２１が識別情報要求信号を入力すると、識別情報要求信号に対してあらかじめ記憶手段（例えばＥＥＰＲＯＭ）に記憶している演算式に従って演算を行った結果を返送するようにしてもよい。そして、記憶手段に記憶している認証用識別情報または演算式は外部から書き換え可能であるように構成されていてもよい。すなわち、検査モード認識回路３２１は、検査装置５００または照合機から新たな認証用識別情報または演算式を入力すると、記憶手段の内容を書き換えるように構成されていてもよい。このように、検査モード認識回路３２１が認証用識別情報または演算式を記憶している場合には、不正マイクロコンピュータの遊技機への搭載をさらに困難にしてセキュリティをさらに向上させることができる。
【０１３３】
なお、ここでは、検査モード認識回路３２１が認証用識別情報または演算式を記憶している場合について説明したが、払出制御用マイクロコンピュータ３７１は、検査モード認識回路３２１とは別に、認証用識別情報または演算式を記憶して、検査装置５００または照合機の要求に応じて認証用識別情報または演算結果を出力する認証用の通信回路を内蔵してもよい。
【０１３４】
図２４は、払出制御用マイクロコンピュータ３７１に内蔵されている認証回路３３２の一構成例を示す回路図である。例えば、払出制御用マイクロコンピュータ３７１が搭載されている払出制御基板３７とは異なる基板である主基板３１に搭載されている遊技制御用マイクロコンピュータ５６が、所定のタイミングで、払出制御基板３７に対して認証用データの送信を要求するように構成されている場合には、認証回路３３２は、要求に応じて、ＲＯＭ３４１およびＲＡＭ３４２とは異なる記憶手段（例えばＥＥＰＲＯＭ）に記憶されている認証用データ＃２（３１１）を主基板３１に送信する。
【０１３５】
認証回路３３２は、主基板３１からの認証用データと、ＲＯＭ３４１およびＲＡＭ３４２とは異なる記憶手段（例えばＥＥＰＲＯＭ）に記憶されている認証用データ＃２（３１２）とを比較して、それらが一致していなかったら、ＣＰＵコア３８１に対して認証不一致信号を出力する。また、一致していたら認証一致信号を出力する。ＣＰＵコア３８１は、認証不一致信号を受けたら払出制御を停止する。記憶手段には、正規の遊技制御用マイクロコンピュータ５６が保持している認証用データと同じデータである認証用データ＃１（３１２）があらかじめ記憶されている。従って、主基板３１からの認証用データと認証用データ＃１（３１２）とが不一致である場合には、正規の遊技制御用マイクロコンピュータ５６が主基板３１に搭載されていないと判断することができる。よって、ＣＰＵコア３８１が認証不一致信号を受けたら払出制御を停止することによって、不正な遊技制御用マイクロコンピュータ５６が主基板３１に搭載されている場合に、払出制御を停止することができる。その結果、不正な遊技制御用マイクロコンピュータ５６を遊技機に搭載するような不正行為を防止することができる。
【０１３６】
なお、ここでは、主基板３１に搭載されている遊技制御用マイクロコンピュータ５６に内蔵されているＲＯＭに格納されているプログラムを認証する場合を説明したが、払出制御用マイクロコンピュータ３７１は、他の基板例えば演出制御基板８０に搭載されている制御用マイクロコンピュータに内蔵されているＲＯＭに格納されているプログラムを認証する認証回路を内蔵してもよい。また、遊技機に他の演出制御手段（例えば発光体を制御する発光体制御手段や音出力手段を制御する音制御手段）を搭載した制御基板があれば、その基板に搭載されている制御用マイクロコンピュータに内蔵されているＲＯＭに格納されているプログラムを認証する認証回路を内蔵してもよい。また、プログラムを格納したＲＯＭがマイクロコンピュータに内蔵されているのではなく外付けＲＯＭである場合には、そのような外付けＲＯＭに格納されているプログラムを認証する認証回路を内蔵してもよい。
【０１３７】
図２４に例示する認証回路３３２は、主基板３１から受信したシリアルデータの認証用データをパラレルデータに変換して比較器３１３に出力するとともに、認証用データ＃２（３１１）をシリアルデータに変換して主基板３１に送信するパラレル−シリアル変換回路３１２と、パラレル−シリアル変換回路３１２のパラレル出力と認証用データ＃１（３１２）とを比較し、それらが一致していなかったらＣＰＵコア３８１に対して認証不一致信号または認証一致信号を送信する比較器３１３とを有する。
【０１３８】
図２５は、カードユニット５０との認証用通信に関する通信線の接続状況を示すブロック図である。払出制御基板３７とカードユニット５０との間に、認証用通信を行うための通信線が設けられている。
【０１３９】
この実施の形態では、カードユニット５０に搭載されているカードユニット制御用マイクロコンピュータが、払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７１の認証処理（正当な払出制御用マイクロコンピュータ３７１であるか否かを判別する処理）を行う。そして、認証結果は、上位機器１００に送信される。なお、カードユニット５０と上位機機１００との間の通信線は、有線であってもよいし無線であってもよい。また、払出制御用マイクロコンピュータ３７１はカードユニット５０に搭載されているカードユニット制御用マイクロコンピュータの認証を行う。
【０１４０】
上位機器１００は、例えば、遊技店に設置されている管理コンピュータやカード使用数情報中継装置である。さらに、カード使用数情報中継装置は、カード管理会社に設置されているカード管理装置に、公衆回線等を介して遊技店に設置されている各パチンコ遊技機１に対する認証結果を送信するようにしてもよい。
【０１４１】
カードユニット５０が払出制御用マイクロコンピュータ３７１を認証する認証処理開始の契機は、例えば、カードユニット５０に電力を供給する電源が立ち上がってから所定時間（遊技機への電力供給開始後、払出制御用マイクロコンピュータ３７１が動作可能になる時間）が経過したとき、カードユニット５０が認証用のＩＣカードの挿入を検出したとき、カードユニット５０が管理コンピュータ等の外部機器１００から認証要求信号を受けたときである。また、それらの契機のうちの１つまたは２つのみを用いてもよいし、さらに多くに契機を用意してもよい。
【０１４２】
図２６は、払出制御用マイクロコンピュータ３７１に内蔵されている外部機器認証回路３３４の一構成例を示す回路図である。外部機器認証回路３３４は、カードユニット５０からの認証を要求するための認証要求データ（シリアルデータ）をパラレルデータに変換して演算回路３１８に出力するとともに、演算回路３１８の演算結果をシリアルデータに変換してカードユニット５０に送信するパラレル−シリアル変換器３１７を有する。また、演算回路３１８には、あらかじめ演算式が設定され、演算式にもとづいて、認証要求データに対して演算を行い、演算結果をパラレル−シリアル変換器３１７に出力する。
【０１４３】
カードユニット５０は、受信した演算結果が正当であれば、払出制御用マイクロコンピュータ３７１が正規なものであると判断する。受信した演算結果が正当でなければ、払出制御用マイクロコンピュータ３７１が正規なものでないと判断する。払出制御用マイクロコンピュータ３７１に内蔵されている認証回路３３２における演算回路３１８に設定されている演算式を解析することは一般には困難である。従って、演算式まで内蔵しＲＯＭ３４１の内容を改変した不正な払出制御用マイクロコンピュータを作成することは困難である。
【０１４４】
なお、演算回路３１８において、演算式は、例えばＥＥＰＲＯＭに格納される。従って、カードユニット５０から新たな演算式を受信してＥＥＰＲＯＭの内容を更新することによって、演算式を変更することもできる。例えば、定期的に演算式を変更することによって、不正な払出制御用マイクロコンピュータを遊技機に搭載して不正行為を行うことをより困難にすることができる。
【０１４５】
また、カードユニット認証回路３１９は、例えば遊技機への電源投入時に、カードユニット５０に対する認証用のデータを要求する要求信号を出力する。要求信号は、パラレル−シリアル変換器３１７を介してカードユニット５０に送信される。カードユニット５０は、要求信号を受信すると、あらかじめ記憶されている認証用データを遊技機に対して送信する。遊技機において、払出制御基板３７における払出制御用マイクロコンピュータ３７１において、外部機器認証回路３３４が認証用データを受信する。外部機器認証回路３３４におけるカードユニット認証回路３１９は、パラレル−シリアル変換器３１７を介してカードユニット５０からの認証用データを入力し、その認証用データと、あらかじめ記憶されている認証用データとを比較する。それらが不一致であれば、カードユニット５０に搭載されているカードユニット制御用マイクロコンピュータが不正マイクロコンピュータであると判断し、その旨をＣＰＵコア３８１に通知する。ＣＰＵコア３８１は、通知に応じて、例えば、払出制御を停止する。
【０１４６】
図２７は、認証用通信に関する通信線の接続状況の他の例を示すブロック図である。払出制御基板３７とカードユニット５０との間に、認証用通信を行うための通信線が設けられている。図２７に示す例では、カードユニット５０に搭載されているカードユニット制御用マイクロコンピュータが、払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７１の認証処理を行うとともに、払出制御用マイクロコンピュータ３７１を中継してデータの送受信を行うことによって、主基板３１に搭載されている遊技制御用マイクロコンピュータ５６の認証処理を行う。そして、認証結果は、上位機器１００に送信される。
【０１４７】
なお、カードユニット５０が認証を行った払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７１が、主基板３１に搭載されている遊技制御用マイクロコンピュータ５６の認証処理を行って、その認証結果をカードユニット５０に送信するようにしてもよい。また、図２７に破線で示すように、主基板３１とカードユニット５０との間に認証用の通信線を設け、カードユニット制御用マイクロコンピュータが、主基板３１に搭載されている遊技制御用マイクロコンピュータ５６に対する認証処理を直接行うようにしてもよい。
【０１４８】
図２８は、払出制御用マイクロコンピュータ３７１に内蔵され、遊技者が遊技機に対する操作を行っているか否か判断するためのタッチセンサ回路３３３の一構成例を示す回路図である。タッチセンサ回路３３３は、打球ハンドル５に設置されているタッチセンサおよび単発発射スイッチの出力を導入する。タッチセンサの出力は、発振回路３８３からのクロック信号でサンプリングを行うサンプリング回路３５１に入力される。また、論理積回路３５２は、発射許可信号が許可状態を示し、サンプリング回路３５１の出力がタッチセンサのオン状態を示し、単発発射スイッチの出力がオフ状態を示している場合には、発射制御信号をアクティブな状態にする。
【０１４９】
発射制御信号をアクティブな状態であると、払出制御基板３７または発射制御基板９１に設けられているモータ駆動回路の動作状態が許可状態になる。なお、発射許可信号は、例えば、ＣＰＵコア３８１が、払出制御を行っているときに、球切れスイッチ１８７および満タンスイッチ４８（図１０参照）がオフ状態を示しているときに出力している。このように、この実施の形態では、タッチセンサ回路３３３が払出制御用マイクロコンピュータ３７１に内蔵されているので、払出制御用マイクロコンピュータ３７１の外にタッチセンサ回路を設置する必要はない。
【０１５０】
払出制御用マイクロコンピュータ３７１に内蔵されているリセット回路３８３、発振回路３８３、電圧監視回路３８４および通信回路３３１の構成は、遊技制御用マイクロコンピュータ５６に内蔵されているそれらの構成と同じである（図１３、図１５、図１６および図１７参照）。
【０１５１】
また、払出制御用マイクロコンピュータ３７１に内蔵されている通信回路３３５（図２３参照）は、ＣＰＵコア３８１からのＰＲＤＹ信号およびＥＸＳ信号をカードユニット５０に送信するとともに、カードユニット５０からＶＬ信号、ＢＲＤＹ信号およびＢＲＱ信号を受信してＣＰＵコア３８１に出力する回路であるが、カードユニット５０に信号を出力するためのドライバ回路（増幅回路）や、カードユニット５０からの信号を増幅するレシーバ回路を内蔵する。さらに、通信回路３３５は、さらに、タイミング制御を行ってもよい。タイミング制御とは、例えば、カードユニット５０からＢＲＤＹ信号が出力されたら、ＣＰＵコア３８１を介在せずに独自にカードユニット５０にＢＲＱ信号を出力するといった制御である。このように、この実施の形態では、カードユニット５０と通信を行うための通信回路３３５が払出制御用マイクロコンピュータ３７１に内蔵されているので、払出制御用マイクロコンピュータ３７１の外に通信回路を設置する必要はない。
【０１５２】
なお、遊技制御用マイクロコンピュータ５６に内蔵されているリセット回路５６２や払出制御用マイクロコンピュータ３７１に内蔵されているリセット回路３８３の構成を図２９に示すように構成してもよい。図２９には、遊技制御用マイクロコンピュータ５６に内蔵されているリセット回路５６２Ａの構成が例示されている。リセット回路５６２Ａは、マイクロコンピュータの外部からリセット信号を導入するとともに、リセット信号を遅延する遅延回路５９５を有する。遅延回路５９５の遅延量は、例えば、ＣＰＵコア５６１によって設定されるように構成される。また、ＣＰＵコア５６１は、例えば、検査装置から遅延量を入力する。
【０１５３】
このような構成によれば、遊技機への電源投入時等に、遊技制御用マイクロコンピュータ５６の外部からリセット信号が入力されてからＣＰＵコア５６１が立ち上がるまでの時間を任意に設定することができる。すると、遊技制御用マイクロコンピュータ５６の外部において、ＣＰＵコア５６１が立ち上がるタイミングを検知しづらくなる。不正行為として、遊技制御用マイクロコンピュータ５６を不正にリセットしＣＰＵコア５６１が立ち上がってから所定時間後（大当り判定用乱数が大当り判定値と一致することになるタイミング）を狙って不正に始動入賞を生じさせるような行為があるが、ＣＰＵコア５６１が立ち上がるタイミングを検知しづらくすることによって、そのような不正行為を効果的に防止することができる。なお、遅延量は検査装置によって入力されるのではなく、例えば、遊技制御用マイクロコンピュータ５６が自律的にランダムなタイミングで変更していくようにしてもよい。
【０１５４】
図３０は、払出制御用マイクロコンピュータ３７１が実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、リセット端子の入力レベルがハイレベルになると、払出制御用マイクロコンピュータ３７１は、ステップＳ７０１以降のメイン処理を開始する。メイン処理では、払出制御用マイクロコンピュータ３７１は、まず、内部状態を割込み禁止に設定し（ステップＳ７０１）、セキュリティチェックプログラムを実行する（ステップＳ７０１Ａ）。すなわち、図２３に示されたセキュリティチェック回路３３０を動作させる。セキュリティチェックプログラムによるチェック結果が不良（払出制御用のプログラムが正規のものではない）であったら、ＣＰＵコア３８１は、以後の処理を行わない。
【０１５５】
ここでは、遊技制御用マイクロコンピュータが遊技機の電源投入時に認証用データを送信するように構成されているとする。従って、遊技機の電源投入時に、図２４に示された認証回路３３２は認証一致信号または認証不一致信号を出力する。払出制御用マイクロコンピュータ３７１は、認証一致信号が入力されない場合には、以後の処理を行わない（ステップＳ７０１Ｂ）。
【０１５６】
なお、ステップＳ７０１Ｂにおいて、認証一致信号が入力されたら以後の処理を行わないようにしてもよい。また、この実施の形態では、電源投入時に遊技制御用マイクロコンピュータとの間で認証処理が実行されるが、払出制御処理が開始された後でも、認証処理を実行するようにしてもよい。
【０１５７】
ステップＳ１ＡおよびＳ１Ｂの処理が正常に完了すると、払出制御用マイクロコンピュータ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用マイクロコンピュータ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、遊技制御用マイクロコンピュータ５６の場合と同様に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタック領域の先頭アドレスを設定する（ステップＳ７０３）。また、払出制御用マイクロコンピュータ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０４）、ＣＴＣ（図２３におけるタイマ回路３８６に相当）およびＰＩＯ（図２３におけるＩ／Ｏポート３７２〜３７ｎに相当）の初期化（ステップＳ７０５）を行った後に、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。
【０１５８】
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０１５９】
次いで、払出制御用マイクロコンピュータ３７１は、入力ポートを介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７０７）。その確認においてオンを検出した場合には、払出制御用マイクロコンピュータ３７１は、通常の初期化処理を実行する（ステップＳ７１１〜ステップＳ７１４）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、入力ポート３７２では、クリアスイッチ信号のオン状態はハイレベルである。また、例えば、遊技店員は、クリアスイッチ９２１をオン状態にしながら遊技機に対する電力供給を開始する（例えば電源スイッチ９１４をオンする）ことによって、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。
【０１６０】
なお、払出制御用マイクロコンピュータ３７１も、主基板３１の遊技制御用マイクロコンピュータ５６と同様に、スイッチの検出信号のオン判定を行う場合には、例えば、オン状態が少なくとも２ｍｓ（２ｍｓ毎に起動される処理の１回目の処理における検出直前に検出信号がオンした場合）継続しないとスイッチオンとは見なさないが、クリアスイッチ９２１のオン検出の場合には、１回のオン判定でオン／オフが判定される。
【０１６１】
クリアスイッチ９２１がオンの状態でない場合には、払出制御用マイクロコンピュータ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行う（ステップＳ７０８）。例えば、主基板３１のＣＰＵ５６の処理と同様に、遊技機への電力供給停止時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【０１６２】
バックアップありを確認したら、払出制御用マイクロコンピュータ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の停電等の電力供給の停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電力供給の停止時の状態に戻すことができないので、不足の停電等からの復旧時ではなく電源投入時に実行される初期化処理を実行する。
【０１６３】
チェック結果が正常であれば（ステップＳ７０９）、払出制御用マイクロコンピュータ３７１は、内部状態を電力供給停止時の状態に戻すための払出状態復旧処理を行う（ステップＳ７１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する。
【０１６４】
初期化処理では、払出制御用マイクロコンピュータ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１１）。そして、２ｍｓ毎に定期的にタイマ割込がかかるように払出制御用マイクロコンピュータ３７１に設けられているＣＴＣのレジスタの設定を行う（ステップＳ７１２）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１４）。
【０１６５】
この実施の形態では、払出制御用マイクロコンピュータ３７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、タイマ割込があったことを示すタイマ割込フラグがセットされる。そして、メイン処理において、払出制御用マイクロコンピュータ３７１は、タイマ割込フラグがセットされたことを検出したら（ステップＳ７１５）、タイマ割込フラグをリセットするとともに（ステップＳ７５１）、払出制御処理（ステップＳ７５１〜Ｓ７６１）を実行する。
【０１６６】
払出制御処理において、払出制御用マイクロコンピュータ３７１は、まず、入力ポートに入力される払出カウントスイッチ３０１等のスイッチがオンしたか否かを判定する（スイッチ処理：ステップＳ７５２）。
【０１６７】
次に、払出制御用マイクロコンピュータ３７１は、満タンスイッチ４８や球切れスイッチ１８７がオンしていたら払出禁止状態に設定し、満タンスイッチ４８および球切れスイッチ１８７がオフしていたら払出禁止状態の解除を行う（払出禁止状態設定処理：ステップＳ７５３）。また、主基板３１から受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５４）。さらに、プリペイドカードユニット制御処理を行う（ステップＳ７５５）。次いで、払出制御用マイクロコンピュータ３７１は、球貸し要求に応じて貸し球を払い出す制御を行う（ステップＳ７５６）。
【０１６８】
さらに、払出制御用マイクロコンピュータ３７１は、賞球を払い出す賞球制御処理を行う（ステップＳ７５７）。すなわち、出力ポートおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に対して駆動信号を出力し、所定の回転数分払出モータ２８９を回転させる払出モータ制御処理を行う（ステップＳ７５８）。
【０１６９】
次いで、遊技機外部に出力される球貸し個数信号を出力する処理等を行う（出力処理：ステップＳ７６０）。また、主基板３１からの払出制御コマンドを受信するコマンド受信処理を行う（ステップＳ７６１）。そして、ステップＳ７１５に戻る。
【０１７０】
払出制御用マイクロコンピュータ３７１は、例えば上記のように制御を実行するのであるが、図３０に示す処理は、払出制御用マイクロコンピュータ３７１が実行する払出制御用のプログラム（ＲＯＭ３４１に格納されているプログラム）にもとづく処理である。
【０１７１】
以上に説明したように、遊技制御用マイクロコンピュータ５６は、内蔵するＲＯＭに格納されているプログラムが正規のプログラムであるか否かを判定するセキュリティチェック回路５５０と、記憶している照合用検査コードと検査装置５００からの検査コードとを比較して検査コードが正規のコードであると認識したときにアドレスバス上のアドレスデータおよびデータバス上のデータを外部に出力可能な状態に設定する検査モード認識回路５０１および入出力バッファ制御回路５０２とを内蔵しているので、不正プログラムの内蔵を困難にするとともに、内蔵するＲＯＭのプログラムを外部で解析することを困難にすることによって偽造マイクロコンピュータの作成を困難にする。
【０１７２】
さらに、遊技制御用マイクロコンピュータ５６には、ＣＰＵコア５６１、ＲＯＭ５４１およびＲＡＭ５４２の他に、リセット回路５６２、発振回路５６３、電圧監視回路５６４、乱数発生回路５６９、通信回路５９１、認証回路５９２、アドレスデコード回路５６８、Ｉ／Ｏポート５７１〜５７ｎおよび試験信号出力回路５８１〜５８ｎも内蔵されている。遊技制御用マイクロコンピュータ５６をこのように構成することによって、主基板３１に実装する部品点数を少なくして主基板３１の面積を小さくすることができるとともに、遊技制御用マイクロコンピュータ５６の構造が複雑になることによって製造コストが上昇し結果として偽造マイクロコンピュータを作成しづらくする。
【０１７３】
なお、上記の実施の形態では、遊技制御用マイクロコンピュータ５６にリセット回路５６２、発振回路５６３、電圧監視回路５６４、乱数発生回路５６９、通信回路５９１、認証回路５９２、アドレスデコード回路５６８、Ｉ／Ｏポート５７１〜５７ｎおよび試験信号出力回路５８１〜５８ｎが内蔵されていたが、それらのうちの一部のみが、ＣＰＵコア５６１、ＲＯＭ５４１およびＲＡＭ５４２とともに内蔵されるように構成されてもよい。その場合でも、遊技制御用マイクロコンピュータ５６の構造が複雑になることによって製造コストが上昇し、偽造マイクロコンピュータを作成しづらくすることができる。
【０１７４】
また、払出制御用マイクロコンピュータ３７１は、内蔵するＲＯＭに格納されているプログラムが正規のプログラムであるか否かを判定するセキュリティチェック回路３３０と、記憶している照合用検査コードと検査装置５００からの検査コードとを比較して検査コードが正規のコードであると認識したときにアドレスバス上のアドレスデータおよびデータバス上のデータを外部に出力可能な状態に設定する検査モード認識回路３２１および入出力バッファ制御回路３２２とを内蔵しているので、不正プログラムの内蔵を困難にするとともに、内蔵するＲＯＭのプログラムを外部で解析することを困難にすることによって偽造マイクロコンピュータの作成を困難にする。
【０１７５】
さらに、払出制御用マイクロコンピュータ３７には、ＣＰＵコア３８１、ＲＯＭ３４１およびＲＡＭ３４２の他に、リセット回路３８２、発振回路３８３、電圧監視回路３８４、通信回路３３１、認証回路３３２、タッチセンサ回路３３３、外部機器認証回路３３４、通信回路３３５、アドレスデコード回路３８８、Ｉ／Ｏポート３７２〜３７ｎおよび試験信号出力回路３９１〜３９ｎも内蔵されている。払出制御用マイクロコンピュータ３７１をこのように構成することによって、払出制御基板３７の面積を小さくすることができるとともに、払出制御用マイクロコンピュータ３７１の構造が複雑になることによって製造コストが上昇し、結果として偽造マイクロコンピュータを作成しづらくする。
【０１７６】
なお、上記の実施の形態では、払出制御用マイクロコンピュータ３７１にリセット回路３８２、発振回路３８３、電圧監視回路３８４、通信回路３３１、認証回路３３２、タッチセンサ回路３３３、外部機器認証回路３３４、通信回路３３５、アドレスデコード回路３８８、Ｉ／Ｏポート３７２〜３７ｎおよび試験信号出力回路３９１〜３９ｎが内蔵されていたが、それらのうちの一部のみが、ＣＰＵコア３８１、ＲＯＭ３４１およびＲＡＭ３４２とともに内蔵されるように構成されてもよい。その場合でも、払出制御用マイクロコンピュータ３７１の構造が複雑になることによって製造コストが上昇し、偽造マイクロコンピュータを作成しづらくすることができる。
【０１７７】
例えば、図３１は、ＣＰＵコア５６１、ＲＯＭ５４１およびＲＡＭ５４２等の基本的な構成要素とともに、セキュリティチェック回路５５０、検査モード認識回路５０１、入出力バッファ制御回路５０２および入出力バッファ５０３，５０４が内蔵され、さらに、リセット回路５６２が内蔵された遊技制御用マイクロコンピュータ５６の構成を示すブロック図である。このように構成した場合でも、内蔵するＲＯＭのプログラムを外部で解析することを困難にすることによって偽造マイクロコンピュータの作成を困難にすることができるとともに、遊技制御用マイクロコンピュータ５６の構造が複雑になることによって製造コストが上昇し、偽造マイクロコンピュータを作成しづらくすることができる。なお、図３１に示すような構造にできることは、払出制御用マイクロコンピュータ３７１についても同様である。
【０１７８】
また、上記の実施の形態では、遊技機としてパチンコ遊技機を例にしたが、スロットマシン等の他の遊技機にも本発明を適用することができる。
【０１７９】
【発明の効果】
以上のように、請求項１記載の発明では、遊技機を、搭載されている制御用ワンチップマイクロコンピュータが、少なくとも、内蔵するＲＯＭに格納されているプログラムが正規のプログラムであるか否かを判定するチェック手段と、遊技機の外部から入力される検査コードが正規の検査コードであると認識したときにアドレスバス上のアドレスデータおよびデータバス上のデータを外部に出力可能な状態に設定するデータ出力許可手段と、制御用ワンチップマイクロコンピュータの外部からの所定の信号の入力にもとづいて当該制御用ワンチップマイクロコンピュータの動作を初期化するためのリセット信号を生成するリセット回路とを内蔵した構成にしたので、検査コードを知られない限り、内蔵されているプログラムを読み出すことが困難であって、不正マイクロコンピュータの作成を困難にすることができる。さらに、内蔵されているプログラムが読み出されたとしても、不正行為者はリセット回路という追加回路を組み込んだマイクロコンピュータを作成する必要があるので、不正マイクロコンピュータの作成をしづらくすることができる。
【０１８０】
請求項２記載の発明では、制御用ワンチップマイクロコンピュータが、外部から読み取り可能な遊技機固有の識別情報を記憶する記憶手段を、プログラムを格納するＲＯＭとは別に内蔵した構成であるから、不正マイクロコンピュータが遊技機に搭載されても、容易にそのことを発見することができる。
【０１８１】
請求項３記載の発明では、制御用ワンチップマイクロコンピュータが、遊技機に設けられている電気部品の制御状態を識別可能な試験信号を遊技機外部に出力するための試験信号出力回路を内蔵した構成であるから、不正行為者は試験信号出力回路という追加回路を組み込んだマイクロコンピュータを作成する必要があるので、不正マイクロコンピュータの作成をさらに困難にすることができる。
【０１８２】
請求項４記載の発明では、制御用ワンチップマイクロコンピュータが、制御用ワンチップマイクロコンピュータが搭載されている基板とは異なる基板に搭載されている制御用マイクロコンピュータのＲＯＭに格納されているプログラムが正規のものであるか否かを認証するための認証回路を内蔵した構成であるから、遊技機全体において、不正マイクロコンピュータが搭載されたことを容易に発見することができる。
【０１８３】
請求項５記載の発明では、制御用ワンチップマイクロコンピュータが、遊技機の外部に設けられ遊技機と通信可能な外部機器に搭載されている制御用マイクロコンピュータのＲＯＭに格納されているプログラムが正規のものであるか否かを認証するための外部機器認証回路を内蔵した構成であるから、遊技機と外部機器とを含めた全体において、不正マイクロコンピュータが搭載されたことを容易に発見することができる。
【０１８４】
請求項６記載の発明では、データ出力許可手段が、プログラムを格納するＲＯＭの領域とは異なる領域に保持している照合用検査コードと遊技機の外部から入力された検査コードとを比較することによって検査コードが正規の検査コードであるか否かを認識し、照合用検査コードが遊技機の外部から書き換え可能であるように構成されているので、内蔵プログラムを読み出すための検査コードが知られてしまう可能性が低減し、不正行為をさらに効果的に防止することができる。
【０１８５】
請求項７記載の発明では、リセット回路が、制御用ワンチップマイクロコンピュータの外部から入力される所定の信号の入力にもとづくリセット信号の出力タイミングを変更可能に構成されているので、制御用ワンチップマイクロコンピュータの外部から不正にリセット信号を入力して所定の遊技価値を不正に得ようとする不正行為を防止することができる。
【図面の簡単な説明】
【図１】パチンコ遊技機を正面からみた正面図である。
【図２】遊技盤の前面を示す正面図である。
【図３】遊技機を裏面から見た背面図である。
【図４】遊技制御基板ボックスを簡略化して示す正面図である。
【図５】遊技制御基板ボックスの断面図である。
【図６】遊技制御用マイクロコンピュータを示す正面図である。
【図７】遊技制御用マイクロコンピュータの断面図である。
【図８】ＩＤ読取書込装置を示す正面図である。
【図９】遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図１０】払出制御基板の回路構成例を示すブロック図である。
【図１１】電源基板の回路構成例を示すブロック図である。
【図１２】遊技制御用マイクロコンピュータの内部構成を示すブロック図である。
【図１３】リセット回路の一構成例を示すブロック図である。
【図１４】乱数発生回路の一構成例を示すブロック図である。
【図１５】発振回路の一構成例を示すブロック図である。
【図１６】電圧監視回路の一構成例を示すブロック図である。
【図１７】通信回路の一構成例を示すブロック図である。
【図１８】認証回路の一構成例を示すブロック図である。
【図１９】遊技制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。
【図２０】２ｍｓタイマ割込処理を示すフローチャートである。
【図２１】認証用データおよび制御コマンドの一例を示す説明図である。
【図２２】試験信号の一例を示す説明図である。
【図２３】払出制御用マイクロコンピュータの内部構成を示すブロック図である。
【図２４】認証回路の一構成例を示すブロック図である。
【図２５】カードユニットとの認証用通信に関する通信線の接続状況を示すブロック図である。
【図２６】外部機器認証回路の一構成例を示すブロック図である。
【図２７】カードユニットとの認証用通信に関する通信線の接続状況の他の例を示すブロック図である。
【図２８】タッチセンサ回路の一構成例を示すブロック図である。
【図２９】リセット回路の他の構成例を示すブロック図である。
【図３０】払出制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。
【図３１】リセット回路を内蔵する遊技制御用マイクロコンピュータの内部構成を示すブロック図である。
【符号の説明】
３１　　主基板（遊技制御基板）
３７　　払出制御基板
５０　　カードユニット
５６　　遊技制御用マイクロコンピュータ
３２１　検査モード認識回路
３２２　入出力バッファ制御回路
３２３，３２４　入出力バッファ
３３０　セキュリティチェック回路
３３１　通信回路
３３２　認証回路
３３３　タッチセンサ回路
３３４　外部機器認証回路
３３５　通信回路
３４１　ＲＯＭ
３４２　ＲＡＭ
３７１　払出制御用マイクロコンピュータ
３７２〜３７ｎ　Ｉ／Ｏポート
３８１　ＣＰＵコア
３８２　リセット回路
３８３　発振回路
３８４　電圧監視回路
３８８　アドレスデコード回路
３９１〜３９ｎ　試験信号出力回路
４４１　ＩＤ発信器（ＩＣタグ）
５０１　検査モード認識回路
５０２　入出力バッファ制御回路
５０３，５０４　入出力バッファ
５４１　ＲＯＭ
５４２　ＲＡＭ
５５０　セキュリティチェック回路
５６１　ＣＰＵコア
５６２　リセット回路
５６３　発振回路
５６４　電圧監視回路
５６８　アドレスデコード回路
５６９　乱数発生回路
５７１〜５７ｎ　Ｉ／Ｏポート
５８１〜５８ｎ　試験信号出力回路
５９１　通信回路
５９２　認証回路
【図１】
2004024450.tif 000003
【図２】
2004024450.tif 000004
【図３】
2004024450.tif 000005
【図４】
2004024450.tif 000006
【図５】
2004024450.tif 000007
【図６】
2004024450.tif 000008
【図７】
2004024450.tif 000009
【図８】
2004024450.tif 000010
【図９】
2004024450.tif 000011
【図１０】
2004024450.tif 000012
【図１１】
2004024450.tif 000013
【図１２】
2004024450.tif 000014
【図１３】
2004024450.tif 000015
【図１４】
2004024450.tif 000016
【図１５】
2004024450.tif 000017
【図１６】
2004024450.tif 000018
【図１７】
2004024450.tif 000019
【図１８】
2004024450.tif 000020
【図１９】
2004024450.tif 000021
【図２０】
2004024450.tif 000022
【図２１】
2004024450.tif 000023
【図２２】
2004024450.tif 000024
【図２３】
2004024450.tif 000025
【図２４】
2004024450.tif 000026
【図２５】
2004024450.tif 000027
【図２６】
2004024450.tif 000028
【図２７】
2004024450.tif 000029
【図２８】
2004024450.tif 000030
【図２９】
2004024450.tif 000031
【図３０】
2004024450.tif 000032
【図３１】
2004024450.tif 000033