(57)【要約】【課題】高速応答でかつ高率の繰返し駆動パルスにおいても、ミスヒットを大幅に減少し、各駆動パルスに対応した出力電流波形が安定的に発生されるカスケード回路式オン・オフ電流発生回路を得るにある。【解決手段】電力供給源と当該回路との間に接触・非接触を繰り返す独立の放電スイッチを介して電源に接続されかつ２個の３端子半導体素子を結合して電圧または電流を増幅するカスケード接続回路であって、前記電界効果トランジスタのゲート端子と前記バイポーラトランジスタのコレクタ端子との間に、コレクタ電流のバイアス電流を流す素子を接続し、前記電界効果トランジスタがオフの状態でも前記バイポーラトランジスタには常にコレクタ電流が流れるようにした微細放電加工電源におけるカスケード回路式オン・オフ電流発生装置。【選択図】　　　　図２
2004034247.tif 000002
【特許請求の範囲】
【請求項１】
電力供給源と当該回路との間に接触・非接触を繰り返す独立の放電スイッチを介して電源に接続されかつ２個の３端子半導体素子を結合して電圧または電流を増幅するカスケード接続回路であって、同カスケード接続回路は、バイポーラトランジスタをエミッダ接地としてベースとエミッタ間に駆動信号を与え、電界効果トランジスタをゲート接地としてゲートをＧｎｄレベルに固定され、前記電界効果トランジスタのソース端子は前記バイポーラトランジスタのコレクタ端子に接続され、前記バイポーラトランジスタのコレクタ電流が前記電界効果トランジスタのソース端子より電流を吸い取ることで前記電界効果トランジスタを駆動し、供給直流プラス電源から前記電界効果トランジスタのドレイン端子へ流れる出力電流を取り出す構成であり、
前記電界効果トランジスタのゲート端子と前記バイポーラトランジスタのコレクタ端子との間に、コレクタ電流のバイアス電流を流す素子を接続し、
前記電界効果トランジスタがオフの状態でも前記バイポーラトランジスタには常にコレクタ電流が流れるようにしたことを特徴とする微細放電加工電源におけるカスケード回路式オン・オフ電流発生装置。
【請求項２】
前記バイアス電流を流す素子は、インダクタンスを排した抵抗であることを特徴とする請求項１記載の微細放電加工電源におけるカスケード回路式オン・オフ電流発生装置。
【請求項３】
前記バイアス電流を流す素子は、インダクタンスを排した抵抗と定電流素子とを直列に接続したものであることを特徴とする請求項１記載の微細放電加工電源におけるカスケード回路式オン・オフ電流発生装置。
【請求項４】
前記バイアス電流値は、放電加工電流のピーク値の２０〜５％であることを特徴とする請求項１から請求項３の何れかひとつに記載の微細放電加工電源におけるカスケード回路式オン・オフ電流発生装置。
【請求項５】
前記バイポーラトランジスタはデプリージョン型の電界効果トランジスタに置換され、前記バイポーラトランジスタのコレクタ、ベース、エミッタの各端子はそれぞれ前記デプリージョン型電界効果トランジスタのドレイン、ゲート、ソース端子に代換えされたことを特徴とする請求項１から請求項３の何れかひとつに記載の微細放電加工電源におけるカスケード回路式オン・オフ電流発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は微細放電加工用電源装置に関し、特に、例えばナノ秒オーダの短パルス電流波形を発生する電子回路であって、接触・非接触状態を独立に繰り返す部分を直列に含むオン・オフ電流発生装置に関する。
【０００２】
【従来の技術】
周知のように、電源装置として広く用いられているカスケード回路は、高速応答に適している。すなわち、一般的なカスケード回路においては、１個はエミッタ接地回路とし、他の１個はベース接地回路とした２個の３端子半導体素子を直列に接続するものであり、高速応答でありながら、駆動電力が少なく、出力電流が大きいという優れた性能をもつ。
【０００３】
ところで、微細放電加工機において、加工表面粗さを良くし、かつ加工速度を上げたいという要求には、１回の放電当たりの通電電荷量を数ナノクーロンのレベルに押さえながら、高密度に繰り返すことが不可欠であり、加工パルス電流発生回路の性能が非常に重要になってきている。
【０００４】
つまり、微細放電加工機においては、非常に短いパルスを短い時間間隔で繰り返す必要があるから、加工用パルス電流の発生回路としてはカスケード回路が最適と考えらている。
【０００５】
【発明が解決しようとする課題】
しかしながら、実際にカスケード回路を放電加工機に適用してみると、都合の悪い事態が発生する。すなわち、このカスケード回路では、高速性は発揮されるけれども、加工電流パルスの波高値が安定しない難点がある。言い換えると、カスケード回路は時間間隔の長い加工電流パルスでは問題ないが、４０ｎｓｅ以下のパルス持続幅においてはスイッチング動作を正常に行わないいわゆるミスヒットが発生し始める。
【０００６】
このミスヒットの原因は放電回路の特有の動作状態によるものと考えられる。すなわち、半導体素子からみると、放電発生部は一種のスイッチであって、放電が発生しない状態では、このスイッチは”オフ状態”と等価であり、半導体素子に電源電圧は印加されない。
【０００７】
また、この半導体素子で構成されたスイッチは短絡状態になることや、正常放電状態もあり、加工時にはこれらの３通りの状態が非常に速く不規則に繰返されることになる。
本来的に半導体素子は電源電圧を印加したまま動作点を振る使い方を普通とするから、電源が切れた状態から接続状態に移行する際に、切れる直前の接続状態に対応する駆動条件にあった動作点に戻るには所定の時間遅れを必要とし、その間に次の駆動パルスが入力されると、正常なスイッチング動作は難しくなる。
【０００８】
本発明の目的は、微細放電加工用電源装置として用いる前述したカスケード回路において、高速応答でかつ高率の繰返し駆動パルスにおいても、ミスヒットを大幅に減少し、各駆動パルスに対応した出力電流波形が安定的に発生されるカスケード回路式オン・オフ電流発生回路を得るにある。
【０００９】
【課題を解決するための手段】
この目的を達成するため、本発明は、電力供給源と当該回路との間に接触・非接触を繰り返す独立の放電スイッチを介して電源に接続されかつ２個の３端子半導体素子を結合して電圧または電流を増幅するカスケード接続回路であって、同カスケード接続回路は、バイポーラトランジスタをエミッダ接地としてベースとエミッタ間に駆動信号を与え、電界効果トランジスタをゲート接地としてゲートをＧｎｄレベルに固定され、前記電界効果トランジスタのソース端子は前記バイポーラトランジスタのコレクタ端子に接続され、前記バイポーラトランジスタのコレクタ電流が前記電界効果トランジスタのソース端子より電流を吸い取ることで前記電界効果トランジスタを駆動し、供給直流プラス電源から前記電界効果トランジスタのドレイン端子へ流れる出力電流を取り出す構成であり、
前記電界効果トランジスタのゲート端子と前記バイポーラトランジスタのコレクタ端子との間に、コレクタ電流のバイアス電流を流す素子を接続し、
前記電界効果トランジスタがオフの状態でも前記バイポーラトランジスタには常にコレクタ電流が流れるようにした微細放電加工電源におけるカスケード回路式オン・オフ電流発生装置
を提案するものである。
【００１０】
また、後述する本発明の好ましい実施例においては、
１）前記バイアス電流を流す素子は、インダクタンスを排した抵抗である構成、
２）前記バイアス電流を流す素子は、インダクタンスを排した抵抗と定電流素子とを直列に接続した構成、
３）前記バイアス電流値は、放電加工電流のピーク値の２０〜５％である構成、
４）前記バイポーラトランジスタはデプリージョン型の電界効果トランジスタに置換され、前記バイポーラトランジスタのコレクタ、ベース、エミッタの各端子はそれぞれ前記デプリージョン型電界効果トランジスタのドレイン、ゲート、ソース端子に代換えされた構成
が説明される。
【００１１】
【作用】
一般的に電界効果トランジスタは、バイポーラトランジスタに比べて、電源のオン・オフの際の応答性が速いといわれている。このため、放電パルス電源のスイッチ素子としては電界効果トランジスタが多く使われているけれども、これを駆動するには、単体としてソース接地で使用するのが一般的である。しかし、電界効果トランジスタをゲート接地とし、ソース電極から電流を引き出す方が高速応答でき、幅のせまいパルスが発生させやすい。
【００１２】
ここで、ソース電流を吸い込むための半導体素子として、バイポーラトランジスタを適用する場合を考えると、バイポーラトランジスタはベース電圧が低く、高速ロジックＩＣと接続し易く、ＧＨｚクラスのものも安価に入手できる。
【００１３】
しかし、バイポーラトランジスタの欠点としては電荷蓄積効果があり、流れているコレクタ電流を即座にカットオフする動作とか、ベースからコレクタにベース駆動電流が流れている飽和状態からの復帰する動作には時間がかかる。
これらの理由から、放電加工機用のパルス発生のためのスイッチ素子としてのバイポーラトランジスタは、単独でエミッタ接地で使用することはなくなり、電界効果トランジスタで代換えされてしまっている。
【００１４】
しかし、前述したように電界効果トランジスタと組み合わせて使用する分にはメリットがある。その場合に注意すべき点は、バイポーラトランジスタを絶えずコレクタ電流が流れる状態にしておくことである。
つまり、本発明は、スイッチ素子としての電界効果トランジスタは完全なオン・オフを繰り返し、かつバイポーラトランジスタにはバイアス電流が流れ続けるような回路的工夫を提案するものである。
【００１５】
【発明の実施の形態】
以下、図面について本発明の実施例の詳細を説明する。
本発明の実施例の説明の前に一般的なカスケード型増幅回路を説明すると、図１は放電加工用電源装置として用いるカスケード回路を示している。
【００１６】
図１において、ＳＷＤ　は放電加工機の電極と被加工物とを模擬的に表わしていて、実際にはこのようなスイッチは存在しない。通常、ＳＷＤ　端子のプラス側は被加工物に、そのマイナス側は電極に置き換えられる。放電加工中は、短絡状態、オープンのままで全く電流が流れない状態、または、正常放電する場合もある。バイポーラトランジスタＴＲＳのベース端子は図のようなパルス波形で駆動され、同バイポーラトランジスタＴＲＳがオン・オフ動作されてＳＷＤ　端子部にパルス波形電流が出力される。
【００１７】
このような構成で電源装置としての機能は十分に発揮されるが、駆動パルスのパルスレートを上げると、パルス波形電流の発生が不規則になりはじめる。
このような状態でさらにパルスレートを上げると、２回に１回の割合でパルスが抜けてしまう事態が発生し、出力されるパルス波形電流ののピーク値も各パルスごとにばらついた状態に至る。
【００１８】
この原因は、バイポーラトランジスタＴＲＳの飽和動作によるものである。図１中の電界効果トランジスタＦＥＴはスイッチ動作をするので、バイポーラトランジスタＴＲＳの側から見ると、コレクタに電圧が正常に印加されないタイミングが存在することになる。
【００１９】
電界効果トランジスタＦＥＴのドレイン電流が切れた直後にまだしばらくバイポーラトランジスタＴＲＳのベースが駆動状態にある瞬間が存在する。この時、ベース電流は、正常時にはエミッタの方へだけ流れるはずのものが、コレクタの方への流れる。しかし、コレクタはカットオフした電界効果トランジスタＦＥＴのソースがつながっているだけであるから、この電流はどこにも流れず、コレクタ領域に蓄積することになる。この蓄積された電荷が、バイポーラトランジスタＴＲＳのベースに次の駆動パルスがきたときに、正常な動作を妨げる。すなわち、コレクタに蓄積された電荷がエミッタに掃けるまでの間は、電界効果トランジスタＦＥＴのソース端子から電流を吸い込むことはできないのである。駆動パルス幅が時間的に短くなると、コレクタに蓄積された電荷がエミッタに掃けている最中に駆動パルスが”オン”から”オフ”となってしまうので、後者の駆動パルスに対応した電界効果トランジスタＦＥＴの正常なドレイン出力電流が発生しないということが現実に発生する。
【００２０】
その次の駆動パルス時は、コレクタ領域中の電荷はすでに掃けているので、ドレイン出力電流は発生する。このように２度に１度はパルスが抜けてしまう。こうなると、電界効果トランジスタＦＥＴのドレイン出力電流の電流パルスのピークの値も一定せず。不規則に変動する。もっと飽和を強くすれば、３度に２度パルスが抜けるという事態もおこる可能性がある。
【００２１】
図２は本発明の第１実施例による図１対応回路図であり、図２と図１の比較から理解されるように、第１実施例によるオン・オフ電流発生装置の特徴は抵抗ＲＢ　を追加した点にある。つまり、第１実施例では、この抵抗ＲＢ　を通して、常時、バイポーラトランジスタＴＲＳにコレクタ電流を流し続けるためのバイアス電流を供給する。このバイアス電流は僅かでよく、電界効果トランジスタＦＥＴがカットオフ中にバイポーラトランジスタＴＲＳが飽和しない程度でよい。
【００２２】
このバイアス電流は具体的には次のように決めることができる。
一般のＭＯＳ型電界効果トランジスタＦＥＴはゲート電圧がソース電位に対し３Ｖではほとんど流れず、４Ｖ以上になると急激に流れる性質を利用する。すなわち、抵抗ＲＥ　の両端に発生する電圧を安全をみて約２．５Ｖ程度になるように定めればよい。
【００２３】
そして、抵抗ＲＢ　を通して流すバイポーラトランジスタＴＲＳのバイアス電流は放電加工機として機能させたいパルス電流の２０％〜５％を目処とすればよい。例として１０％とすれば、加工パルス電流が１Ａのものならば、０．１Ａとすればよいから、抵抗ＲＢ　は２．５Ｖ÷０．１Ａで２５Ωと決定できる。
【００２４】
バイポーラトランジスタＴＲＳのベース駆動電圧は、”Ｌｏｗ”時にはエミッタ電流を０．１Ａだけ流すようにしなければならないから、
ベース駆動”Ｌｏｗ”レベル電圧ＶＢ”ＬＯＷ”とエミッタ抵抗ＲＥ　との間には次式の関係をもたせればよい。
（ＶＢ”ＬＯＷ”−ＶＢＥ）／ＲＥ　＝０．１
ここにＶＢＥは、ベース・エミッタ間電圧であり、エミッタ電流が０．１Ａの時は約０．６Ｖである。
【００２５】
次に、加工パルス電流は１Ａにしたいので、
ベース駆動”Ｈｉｇｈ”レベル電圧ＶＢ”Ｈｉｇｈ”とエミッタ抵抗ＲＥ　との間には次式の関係を維持する必要がある。
（ＶＢ”Ｈｉｇｈ”−ＶＢＥ）／ＲＥ　＝１．０
ここにＶＢＥはベース・エミッタ間の電圧で、１Ａのエミッタ電流の時の約０．６６Ｖである。
【００２６】
図２の実施例の場合、ベース・エミッタ間電圧ＶＥＥ＝−１０Ｖであり、ベース駆動パルスを−９Ｖから−５．３４Ｖの範囲で与えているので、ベース駆動”Ｌｏｗ”レベル電圧ＶＢ”ＬＯＷ”とベース駆動”Ｈｉｇｈ”レベル電圧ＶＢ”Ｈｉｇｈ”は、それぞれ１Ｖと４．６６Ｖとなる。ここに、エミッタ抵抗ＲＥ　として”４Ω”を適用した。
【００２７】
したがって、バイポーラトランジスタＴＲＳのバイアス電流は０．１Ａ、加工パルス電流のピーク値は１Ａとなる。これで、バイポーラトランジスタＴＲＳのベース駆動電圧が”Ｌｏｗ”レベルの時は電界効果トランジスタＦＥＴは確実にカットオフし、またベース駆動電圧が”Ｈｉｇｈ”のときは加工パルス電流のピーク値１Ａの電流が出力できる。
厳密に言えば、バイポーラトランジスタＴＲＳのコレクタ電流は、バイアス電流と電界効果トランジスタＦＥＴのソース端子からの吸い込み電流の和であるから、バイアス電流は０．１Ａであるので、ソース端子吸い込み電流は０．９Ａとなる。本来なら加工パルス電流は”１Ａ”のつもりが、”０．９Ａ”しか流れないので、ＶＢ”Ｈｉｇｈ”を少し高めに再調整する必要がある。
【００２８】
図３は本発明の第２実施例によるオン・オフ電流発生装置を示し、第２実施例の特徴は、図２について説明した抵抗ＲＢ　の代わりに、抵抗ＲＢ　と定電流素子の直列接続を採用した点にある。すなわち、抵抗ＲＢ　の単独の場合は、バイポーラトランジスタＴＲＳのコレクタ電位によってバイアス電流が変化するけれども、この変化は動作が狂うほど大きいものではないが、変化しない方が望ましいのは当然である。
【００２９】
定電流素子としては、図３の右図に示すように、接合型の電界効果トランジスタＦＥＴをゲート端子とソース端子とを結合して２端子素子としたものを使用すればよい。このように結合された素子では、ピンチオフ効果によって両端電圧が大きく変化しても流れる電流は一定である。
【００３０】
図４本発明の第３実施例によるオン・オフ電流発生装置を示し、第３実施例の特徴は、図２及び図３で説明したバイポーラトランジスタＴＲＳの代わりに、デプリージョン型の電界効果トランジスタＦＥＴを採用した例である。ＧＨｚ　帯のマイクロ波を扱える素子として、ＧａＡｓ半導体からなる電界効果トランジスタＦＥＴが多数市販されている。これらの市販素子は、ゲート電圧がゼロボルトでもチャンネルができておりドレインからソースへ電流が流れる。ゲート電圧がソースに対しマイナス数ボルトでチャンネルが消滅し、ドレイン・ソース間は絶縁状態となる。その素子を使うにあたっては、バイポーラトランジスタと同じように絶えずバイアス電流を流しておかねばならないので、図１のような回路では性能を十分発揮することができないので、図２または図３のように抵抗ＲＢ　またはそれに付随する素子が必要である。
【００３１】
【発明の効果】
以上の説明から明らかなように、本発明によれば、スイッチ素子が完全にオン・オフを繰り返す高速応答のパルス回路であり、しかも良質の放電加工面の取得と加工速度の向上を両立できる放電加工用パルス電源を達成できる。
具体的にいえば、図２〜図４のいずれの実施例においても、パルス幅を短くしても安定にパルスを発生させることができ、従来の下限４０ｎｓｅｃ（ナノｓｅｃｏｎｄ）に対し、改良後１０ｎｓｅｃのパルス幅が可能となった。
【００３２】
図２〜図４のいずれの実施例においても、パルスレートを上げて安定にパルスを発生させることができ、従来の上限である６Ｍｐｐｓ（メガパルスｐｅｒ　ｓｅｃｏｎｄ）程度を４８Ｍｐｐｓまで大幅に上昇できると共に、ベース駆動を強くしても安定したパルスを発生でき、ベースのオーバードライブに対し動作安全領域が広くなった。
【００３３】
また、本発明の微細放電加工電源においては、使用できる電界効果トランジスタの選択範囲が広く、バイポーラトランジスタは低電圧のものでよい効果もある。
そして、本発明の第３実施例において、マイクロ波帯の電界効果トランジスタＦＥＴが使えることは、従来の放電加工機では考えられなかったことであり、１ｎｅｓｃ以下のパルス幅が可能である。これによって１回の放電当たりの通電電荷量は１ナノクローンを下回る微細放電加工が可能となり、加工表面が鏡面的に“美しく”なる。
【図面の簡単な説明】
【図１】一般的なカスケード回路式オン・オフ電流発生装置の回路図である。
【図２】本発明の第１実施例によるカスケード回路式オン・オフ電流発生装置の回路図である。
【図３】本発明の第２実施例によるカスケード回路式オン・オフ電流発生装置の回路図である。
【図４】本発明の第３実施例によるカスケード回路式オン・オフ電流発生装置の回路図である。
【符号の説明】
ＴＲＳ　　　　バイポーラトランジスタ
ＦＥＴ　　　　電界効果トランジスタ
【図１】
2004034247.tif 000003
【図２】
2004034247.tif 000004
【図３】
2004034247.tif 000005
【図４】
2004034247.tif 000006