(57)【要約】【課題】銅配線を有し、極低誘電率（ｋ）絶縁体を含み、高性能相互接続を実現する構造を提供する。【解決手段】配線は、ＳｉＬｋ（登録商標）またはＳｉＯ2 のような比較的耐久性のある低ｋ誘電体によって支持される。極低ｋであり堅固さに劣るギャップ充填誘電体が残りの構造内に配され、当該構造は、強度を得るための耐久層と相互接続の電気的性能を得るための極低ｋ誘電体とを結合させる。プロセス工程の間の極低ｋ誘電体のダメージおよび誘電率の増加を回避し、金属化学機械研磨工程の際に構造のデラミネーションを回避し、さらに、極低ｋ誘電体材料との相互作用から生じるフォトレジスト・ポイズニング問題の可能性を取り除く。【選択図】図２ｄ
2004146800.tif 000002
【特許請求の範囲】
【請求項１】
　集積回路内に相互接続構造を製造するためのエッチバックおよびギャップ充填方法であって、
　ａ）支持表面上に支持誘電体を付着する工程と、
　ｂ）前記支持表面から垂直距離分離れた下側表面を少なくとも一部が有する一組の相互接続開口を、前記支持誘電体内に形成する工程と、
　ｃ）導電相互接続材料で前記一組の相互接続開口を充填することによって一組の配線フィーチャを形成し、前記配線フィーチャの上部表面が前記支持誘電体の上部表面とほぼ共面になるように平坦化し、前記下側表面の下の前記支持誘電体の支持部によって前記配線フィーチャの少なくとも一部を支持する工程と、
　ｄ）前記配線フィーチャをマスクとして用いる方向性エッチングで前記支持誘電体をエッチングして、前記配線フィーチャの下の前記支持部の構造内にのみ前記支持誘電体を残す工程と、
　ｅ）前記一組の配線フィーチャの上にギャップ充填誘電体材料を付着して、前記一組の配線フィーチャの間のギャップを前記ギャップ充填誘電体で充填する工程と、
　ｆ）前記一組の配線フィーチャの上部表面が前記ギャップ充填誘電体の上部表面とほぼ共面になるまで前記ギャップ充填誘電体を平坦化する工程と、
を含む方法。
【請求項２】
　前記ギャップ充填誘電体を平坦化する工程は、化学機械研磨によって実行される請求項１記載の方法。
【請求項３】
　前記ギャップ充填誘電体を平坦化する工程は、第一のエッチング・プロセスおよび前記第一のエッチング・プロセスより低アグレッシブな第二のエッチング・プロセスより成るエッチング・プロセスと、
　終点検出システムを用いて前記第一のエッチング・プロセスを監視して前記一組の配線フィーチャが露出する前に前記第二のエッチング・プロセスへ切り替える工程と、
　前記一組の配線フィーチャの上部表面が前記ギャップ充填誘電体の上部表面とほぼ共面になるまで前記第二のエッチング・プロセスを持続する工程と、
をさらに含む請求項１記載の方法。
【請求項４】
　前記ギャップ充填誘電体を付着する工程の前に、前記一組の配線フィーチャの上にコンフォーマル封止層を付着する工程をさらに含む請求項２記載の方法。
【請求項５】
　前記封止層の材料は酸素および銅をブロックし、銅相互接続材料を前記配線フィーチャ内部に封止し、酸素を前記配線フィーチャに侵入させない請求項４記載の方法。
【請求項６】
　前記封止層の材料は、ＳｉＣＨ，ＳｉＮＣＨ，Ｓｉ3 Ｎ4 ，ＳｉＣＯＨ，およびＳｉＯ2より成るグループから選択される請求項５記載の方法。
【請求項７】
　前記配線フィーチャ上の前記ギャップ充填誘電体の厚さが基準量を下回ったときにエッチング切替信号を出力するインターフェロメトリ・システムによって前記監視を実行し、前記エッチング切替信号に応答して、前記第一のエッチング・プロセスを停止し、前記第二のエッチング・プロセスを開始する請求項３記載の方法。
【請求項８】
　前記ギャップ充填誘電体は、少なくともメチルシルセスキオキサン，ヒドリドシルセスキオキサン，および混合シルセスキオキサンを含むソリッドおよびポーラスのスピンオンガラス、シリコンと炭素，水素，酸素，および窒素のうちの少なくとも１つとを含むソリッドおよびポーラスのアモルファス水素化誘電体膜、少なくともポリイミド，ベンゾシクロブテン，ポリベンゾオキサゾール，および，ポリフェニレンエーテルを主成分とする芳香族熱硬化型ポリマを含むソリッドおよびポーラスのスピンオン有機誘電体、少なくともポリパラキシリレンを含むソリッドおよびポーラスの化学蒸着ポリマ、およびソリッドおよびポーラスのこれらの組み合せ、より成るグループから選択される請求項２記載の方法。
【請求項９】
　エッチングにより前記ギャップ充填誘電体を平坦化する工程の前に実行されるＣＭＰ工程をさらに含む請求項３記載の方法。
【請求項１０】
　基板を備え、前記基板は、前記基板の上に配された少なくとも１つの相互接続層を有し、前記相互接続層は、１組の導電バイアと、前記１組のバイアの上に配され前記１組のバイアに接続された１組の導電水平相互接続部材とを有し、前記水平相互接続部材は、第一の誘電率を有し前記１組のバイアの下側表面から前記水平相互接続部材の下側表面まで垂直に延び前記水平相互接続部材の下に水平に延びる支持誘電体によって支持され、
　ギャップ充填誘電体を備え、前記ギャップ充填誘電体は、前記第一の誘電率より値が低い第二の誘電率を有し、前記１組の水平相互接続部材の間のギャップを充填する構造。
【請求項１１】
　前記基板は、半導体デバイス・チップおよびチップ・キャリアより成るグループから選択される請求項１０記載の構造。
【請求項１２】
　前記水平相互接続部材は導電バリア材料と高導電充填材料とを含み、前記導電バリア材料は、Ｔｉ，Ｔａ，Ｃｒ，Ｗ，Ｚｒ，Ｈｆ，およびこれらの導電酸化物，窒化物，オキシナイトライド，炭窒化物（carbo-nitride），ケイ窒化物（silico-nitride）より成るグループから選択される請求項１０記載の構造。
【請求項１３】
　前記高導電充填材料は、Ｃｕ，Ａｌ，Ａｕ，およびＷより成るグループから選択される請求項１２記載の構造。
【請求項１４】
　前記支持誘電体材料は、ソリッドおよびポーラスの二酸化シリコン，ソリッドおよびポーラスのフッ化シリコンオキサイド、シリコンと炭素，酸素，水素および窒素のうちの少なくとも１つとを含むソリッドおよびポーラスのアモルファス水素化誘電体膜、テトラエチルオルソシリケート，メチルシルセスキオキサン，ヒドリドシルセスキオキサン，および混合セルセスキオキサンから準備されたソリッドおよびポーラスのスピンオンガラス膜、ソリッドおよびポーラスのダイアモンドライクカーボン、少なくともポリイミド，ベンゾシクロブテン，ポリベンゾオキサゾール，およびポリフェニレンエーテルを主成分とする芳香族熱硬化型ポリマのうちの１つを含むソリッドおよびポーラスのスピンオン有機誘電体、および少なくともポリパラキシリレンを含むソリッドおよびポーラスの化学蒸着ポリマ、より成るグループから選択される請求項１０記載の構造。
【請求項１５】
　前記低誘電率ギャップ充填誘電体は、前記支持誘電体と異なり、少なくともメチルシルセスキオキサン，ヒドリドシルセスキオキサン，および混合シルセスキオキサンを含むソリッドおよびポーラスのスピンオンガラス、シリコンと炭素，水素，酸素，および窒素のうちの少なくとも１つとを含むソリッドおよびポーラスのアモルファス水素化誘電体膜、少なくともポリイミド，ベンゾシクロブテン，ポリベンゾオキサゾール，ポリフェニレンエーテルを主成分とする芳香族熱硬化型ポリマを含むソリッドおよびポーラスのスピンオン有機誘電体、少なくともポリパラキシリレンを含むソリッドおよびポーラスの化学蒸着ポリマ、より成るグループから選択される請求項１０記載の構造。
【請求項１６】
　前記キャップ層は、前記１組の水平相互接続部材の上のみに形成される請求項１０記載の構造。
【請求項１７】
　（ａ）窒化シリコン，炭化シリコン，炭窒化シリコンのアモルファス水素化絶縁体膜、（ｂ）Ｔｉ，Ｔａ，Ｃｒ，Ｗ，Ｚｒ，Ｈｆ，これらの導電酸化物，窒化物，オキシナイトライド，炭窒化物，ケイ窒化物，およびこれらの組み合せ、（ｃ）Ｃｏ−Ｗ−Ｐ，Ｃｏ−Ｓｎ−Ｐ，Ｃｏ−Ｎｉ−Ｐ，およびＣｏ−Ｐの合金、（ｄ）グループ（ａ）からの絶縁膜と、グループ（ｂ）および（ｃ）からの導電膜との組み合せ、より成るグループから前記キャップ層が選択される請求項１６記載の構造。
【請求項１８】
　前記水平相互接続部材と前記ギャップ充填誘電体との上部表面を覆うキャップ層をさらに備える請求項１０記載の構造。
【請求項１９】
　第一のキャップ層が前記水平相互接続部材の上部表面上のみに形成され、第二のキャップ層が前記ギャップ充填誘電体の上部表面上と、前記水平相互接続部材の上部表面上とに形成される請求項１８記載の構造。
【請求項２０】
　（ａ）窒化シリコン，炭化シリコン，炭窒化シリコンのアモルファス水素化絶縁体膜、（ｂ）Ｔｉ，Ｔａ，Ｃｒ，Ｗ，Ｚｒ，Ｈｆ，これらの導電窒化物，酸化物，オキシナイトライド，炭窒化物，ケイ窒化物，およびこれらの組み合せ、（ｃ）Ｃｏ−Ｗ−Ｐ，Ｃｏ−Ｓｎ−Ｐ，Ｃｏ−Ｎｉ−Ｐ，およびＣｏ−Ｐの合金、（ｄ）グループ（ａ）からの絶縁膜とグループ（ｂ）および（ｃ）からの導電膜との組み合せ、より成るグループから前記第一のキャップ層が選択される請求項１９記載の構造。
【請求項２１】
　窒化シリコン，炭化シリコン，および炭窒化シリコンのアモルファス水素化絶縁体膜より成るグループから前記第二のキャップ層が選択される請求項１９記載の構造。
【請求項２２】
　相互の上に配された少なくとも２つの配線層と、最終レベルの相互接続配線層とを有する基板を備え、前記配線とバイアが第二の支持誘電体によって完全に囲まれる請求項１０記載の多重レベル構造。
【請求項２３】
　前記第二の支持誘電体は、二酸化シリコン，フッ化シリコンオキサイド、少なくともシリコン，炭素，酸素，水素，および窒素のうちの１つを含むアモルファス水素化誘電体膜、テトラエチルオルソシリケート，メチルシルセスキオキサン，ヒドリドシルセスキオキサン，および混合シルセスキオキサンから準備されたスピンオンガラス膜、ダイアモンドライクカーボン、少なくともポリイミド，ベンゾシクロブテン，ポリベンゾオキサゾール，ポリフェニレンエーテルを主成分とする芳香族熱硬化型ポリマを含むスピンオン有機誘電体、少なくともポリパラキシリレンを含む化学蒸着ポリマ、およびこれらの組み合せ、より成るグループから選択される請求項２２記載の構造。
【請求項２４】
　前記支持誘電体は、前記１組の導電バイアおよび前記１組の導電水平相互接続部材をまたがって横に延び、前記ギャップ充填誘電体は、前記支持誘電体の上方に限って前記水平相互接続部材間のギャップを充填する請求項１０記載の構造。
【請求項２５】
　前記支持誘電体の上部表面は、前記導電水平相互接続部材の底部表面と前記１組の導電バイアの底部表面との間に位置する請求項２４記載の構造。
【請求項２６】
　前記支持誘電体は、前記１組の導電水平相互接続部材の下を横に延び、前記ギャップ充填誘電体は、前記１組のバイアの前記上部表面のレベルに至るまで下方へ前記水平相互接続部材の間のギャップを充填する請求項１０記載の構造。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、高性能集積回路およびパッケージング集積回路における“ラインの後工程（ＢＥＯＬ）”相互接続に関する。
【背景技術】
【０００２】
　高性能マイクロプロセッサ，マイクロコントローラ，および通信チップは、論理演算，データの記憶と検索，制御信号の供給などのような様々な機能を実現するために用いられるアクティブ・トランジスタ・デバイス間に極めて高速の相互接続を必要とする。現在の超ＬＳＩをもたらしたトランジスタ・デバイス・テクノロジの進歩につれ、これら最新のチップの全体の動作速度が、チップ上の個々のデバイス間の相互接続配線における信号伝播遅延によって制限され始めた。相互接続の信号伝播遅延はＲＣ積に従属し、Ｒは相互接続配線の抵抗を示し、Ｃは、当該相互接続配線が埋め込まれる相互接続構造の全キャパシタンスを表す。相互接続配線材料としてＡｌの代わりに銅を使用することにより、ＲＣ積への抵抗寄与の低減が可能になった。超小型電子技術産業の目下の焦点は、チップ上に多層相互接続構造を形成する際に低誘電率（ｋ）絶縁体を使用することによって、相互接続キャパシタンスを低減することである。
【０００３】
　相互接続配線網をこのように小スケールに作成する従来の方法の１つは、図１に概略的に示すデュアルダマシン（ＤＤ）プロセスである。標準的なＤＤプロセスにおいて、２つの層１１１０，１１２０として図１ａに示される金属間誘電体（ＩＭＤ）を基板１１００上に塗布する。プロセス・フローの説明の明瞭さのために、バイア・レベル誘電体１１１０とライン・レベル誘電体１１２０とを別々に示す。一般的に、これら２つの層は、同一の絶縁膜または異なる絶縁膜で作成でき、前者の場合には、単一モノリシック層として付着される。歴史的に、双方の層は、プラズマＣＶＤ（ＰＥＣＶＤ）によって付着される二酸化シリコン（ＳｉＯ2 ）のような無機ガラスかまたはフッ化石英ガラス（ＦＳＧ）膜から作成される。ハード・マスク層あるいは層状スタック１１３０を任意に用いて後続のパターニング工程におけるエッチング選択性を促進し、ポリッシュ・ストップとして機能させる。配線相互接続網は２つのタイプのフィーチャから成る。すなわち、チップを一定距離横切るライン・フィーチャと、多重レベル・スタック内の相互接続の異なるレベルのラインを相互に接続するバイア・フィーチャとである。
【０００４】
　デュアル・ダマシン・プロセスにおいては、ライン１１５０およびバイア１１７０の位置は、“ライン・ファースト（line-first）”アプローチの一例としてリソグラフィで定められる。リソグラフィを用いてフォトレジスト１５００内にトレンチ・パターン１１５０を定め（図１ｂ）、フォトレジスト層１５１０内にバイア・パターン１１７０を定め（図１ｃ）そして、パターンを誘電体材料へ転写してバイア開口部１１８０を生成する（図１ｄ）。トレンチをエッチングし、フォトレジストを除去した後のデュアル・ダマシン・トレンチおよびバイア構造１１９０を図１ｅに示す。次に、このリセス構造１１９０を導電ライナ材料または材料スタック１２００でコーティングする。この導電ライナ材料または材料スタック１２００は、導体金属ラインおよびバイアを保護するために使われ、導体とＩＭＤとの間の接着層として機能する。次に、このリセスを、導電充填材料１２１０で、パターニングされた基板の表面の上まで充填する。充填は、銅の電気メッキによって最も一般的に達成されるが、他の方法例えば化学的蒸着（ＣＶＤ）そして他の材料例えばＡｌまたはＡｕを用いてもよい。次に、充填材料およびライナ材料を化学機械研磨（ＣＭＰ）して、ハード・マスクの表面と共面にする。この段階における構造を図１ｆに示す。キャップ材料１２２０をブランケット膜として付着し、図１ｇに示すように、露出した金属表面を不動体化し、金属とそれらの上に付着する追加のＩＭＤ層との間の拡散バリアとして機能させる。ＰＥＣＶＤによって付着した窒化シリコン膜，炭化シリコン膜，および炭窒化シリコン（silicon carbonitride）膜を、キャップ材料１２２０として典型的に用いる。このプロセス・シーケンスを、デバイス上のそれぞれのレベルの相互接続に対してくり返す。２つの相互接続フィーチャが同時に定められ、単一の研磨工程によって絶縁体内にはめ込まれた導体を形成するので、このプロセスはデュアル・ダマシン・プロセスと呼ばれる。
【０００５】
　キャパシタンスを下げるためには、ＰＥＣＶＤ二酸化シリコン・ベースの誘電体（ｋ＝３．６〜４．０）の代わりに、２．５〜３．０のｋ値を有する、有機ポリマ、Ｓｉ，Ｃ，ＯおよびＨを含有する低ｋＰＥＣＶＤ膜、およびスピンオンオルガノシリケートガラス（organo-silicate glass）のような低ｋ誘電体を使用することが必要である。これらの絶縁体に多孔性を導入することにより、ｋ値を２．２（超低ｋ）までそしてさらに２．０以下（極超低ｋ）までさらに低減することができる。簡潔さのために、本明細書においては、これらの超低ｋ材料および極超低ｋ材料を総合して極低ｋ材料と呼ぶ。可変範囲のｋ値をこの一組の極低ｋ材料によって実現できるが、上述したデュアル・ダマシン・プロセスによってこれらの材料を銅相互接続と組み合わせる点において種々の障害が存在する。
【０００６】
　第一に、これらの低ｋ誘電体は、二酸化シリコン膜またはＦＳＧ膜よりはるかに低い弾性率，破壊靱性，および結合力を有し、最新の銅相互接続で用いられる典型的なハード・マスク層に対するそれらの接着力もそれに伴い劣る。結果として、銅充填材のＣＭＰをデュアル・ダマシン相互接続ビルドの際に試みる場合、デラミネーションが、もろい低ｋ材料内で結合力に起因して、あるいは極低ｋ材料とハード・マスクとの間の界面において接着力に起因して、発生する。これは、ＤＤプロセスを、製造可能性および歩留りの観点から極めて非実用的にさせる。
【０００７】
　第二に、大部分の極低ｋ膜、特にオルガノシリケート・ベースのものは、プラズマ露光に極めて敏感である。というのは、Ｓｉ−有機基結合（例えばＳｉ−メチル）の酸化または裂開の相対的な容易さが、周囲の水分と反応して膜内にシラノール（Ｓｉ−ＯＨ）基を形成する場所（site）をもたらすからである。シラノールはＨ2 Ｏを吸収し、したがって膜の誘電率および誘電損率を著しく増加させ、極低ｋ膜に期待される性能利得を否定する。反応性イオンエッチングおよびプラズマエッチングは、上述したようなデュアル・ダマシン・トレンチおよびバイア構造の形成において、そして、極低ｋ材料のパターニングの際に用いられるフォトレジストの除去において、必要とされる重要な工程であるので、従来のデュアル・ダマシン集積の際にこの種の膜のプラズマ・ダメージを回避することは、不可能ではないとしても、極めて困難である。
【０００８】
　第三に、多くのオルガノシリケートは、微細な相互接続パターンを定めるために用いられる極めて高感度のフォトレジスト層と反応しやすく、レジストの描画および解像能力の劣化につながる。フォトレジスト・ポイズニングと呼ばれるこの現象は、これらの誘電体の事前に反応性イオンエッチングされた表面にリソグラフィを試みるときさらに悪化する（例えば、低ｋ誘電体膜に事前に反応性イオンエッチングされたトレンチ・パターンの上に塗布されたフォトレジストにバイア・パターンを定めるリソグラフィ工程またはその逆のリソグラフィ工程の際に、さらに悪化する）。
【０００９】
　加えて、デュアル・ダマシン相互接続構造の材料組成が実効誘電率（ｋｅｆｆ）を著しく劣化させる。これは、構造内の高ｋハード・マスク層およびキャップ層の存在による。（極低ｋ金属間誘電体を首尾よく集積できる場合には）極低ｋ金属間誘電体を用いて、実効ｋを低下させることができるが、達成可能なｋｅｆｆ低減は、図１に述べたハード・マスクおよびキャップ層について典型的に用いられる高ｋ誘電体層の存在によって制限される。したがって、例えば、ＩＭＤのｋが２．６５から２．２へ低減する場合（ｋの１７％の低減）、これらの高ｋ層からの寄与の影響のために、ｋｅｆｆは３．０４から２．６８へ低減するのみである（わずか１２％の低減）。極低ｋ誘電体の従来のＤＤ集積の他の問題は、誘電体層１１１０と１１２０との間に付着した（図１に示されない）任意の反応性イオンエッチング停止層の使用である。この層の機能は、２つの層の間のＲＩＥストップの働きをすることであり、したがって、ライン・トレンチのエッチング深さおよび底部表面トポグラフィのさらに好ましい制御を可能にすることである。これらのエッチ・ストップ層は、また、極低ｋ誘電体より高い誘電率を有し、したがって、エッチ・ストップ層を含むＤＤ構造のｋｅｆｆをさらに劣化させる。さらに、これらハード・マスク層，キャップ層およびエッチ・ストップ層の厚さは、将来の世代で予定される相互接続層およびＩＭＤの厚さの減少に比例しては減少しない。これは、これらの層の信頼できる機能がＩＭＤ厚さに依存しない最低限度の厚さを必要とするからである。その結果、これらの高ｋ層の好ましくない影響は、将来の超小型電子技術相互接続構造に必要とされるより微細なグラウンド・ルールでさらに悪化する。
【００１０】
　上述した問題の一部を課題とする従来のアプローチの１つは、Wagganerによる米国特許第６１４６９８６号である。この特許は、バイア開口部およびライン・トレンチを得るために仮の層間誘電体としてフォトレジストを使用し、バイア開口部およびライン・トレンチを金属で充填し、上述した標準的なデュアル・ダマシン・プロセスにおけるのと同様に平坦化し、金属の全周囲のフォトレジストを除去し、金属フィーチャの間および下に開いた全ての空間を極低ｋ誘電体膜で充填することを教示する。このアプローチは、プラズマ・プロセスに対する極低ｋ誘電体の露光を回避するが、極低ｋ誘電体は、一部のフォトレジスト・プロセスにさらされることになる。加えて、フォトレジストを除去した後に、支持体としてバイアのみを用いてラインが宙に浮いており、このラインは、扱うのに極めてもろく、支持レジストを除去するときに変形する見込が大きいという事実により、このプロセスは確実に製造できるというわけではない。さらに、支持を与えるために極低ｋ誘電体の充填プロセスはラインの下を充填しなければならず、これは達成するのが困難であると思われる。たとえこれが達成されたとしても、最良の最終構造はラインの周囲および下の至る所に物理的にもろい極低ｋ誘電体を有するにすぎず、これは、充填し平坦化した構造の上に次のレベルの相互接続を製造するときに標準的なデュアル・ダマシン研磨プロセスと同様のデラミネーション問題を生じさせることになる。
【００１１】
　したがって、従来の構造に付随する上述の問題を回避し、極低ｋ ＩＭＤ材料を用いて物理的に堅固かつより低いｋｅｆｆの相互接続構造を実現するために、代わりの集積方法が必要であることが明らかである。
【特許文献１】米国特許第６１４６９８６号
【発明の開示】
【発明が解決しようとする課題】
【００１２】
　用いられる様々なプロセス工程の間の極低ｋ誘電体のダメージおよび誘電率の増加を回避する必要性が存在する。金属化学機械研磨工程の際に構造のデラミネーションを回避する必要性も存在する。さらに、極低ｋ誘電体材料との相互作用から生じるフォトレジスト・ポイズニング問題の可能性を取り除く必要性が存在する。以下に詳細に述べる本発明の方法によってこれらの必要性を満たすことができる。
【課題を解決するための手段】
【００１３】
　本発明は、極低実効誘電率（ｋｅｆｆ）金属間誘電体膜を損ねる副次的構造を伴わない相互接続構造に関する。
【００１４】
　本発明の特徴は、相互接続構造におけるハード・マスク層，エッチ・ストップ層およびキャップ層の寄与を最小化するあるいは除去することにより極低ｋｅｆｆ構造を製造する集積方法である。
【００１５】
　本発明の他の特徴は、相対的に高誘電率のハード・マスクを使用し、続いてハード・マスクを除去して相互接続の層を製造することである。
【００１６】
　本発明のさらに他の特徴は、相互接続ラインの下に支持誘電体を与えて相互接続構造の物理的強度を高めることである。
【発明を実施するための最良の形態】
【００１７】
　本発明は、コンピュータ，マイクロプロセッサ，マイクロコントローラ，センサ，通信デバイスなどに用いられる極めて高性能の超小型チップに関する。特に、ここに説明する本発明の構造は、このようなチップ上の相互接続配線網に関連し、これらの配線に付随する信号伝播遅延を著しく減らす。ここに説明し要求する本発明の方法は、銅配線と極低誘電率誘電体とを用いてこれらの高性能相互接続網を製造するために必要な集積工程を与える。
【００１８】
　ここに教示する本発明の方法を“エッチバックおよびギャップ充填”（ＥＢＧＦ）集積スキームと呼ぶ。この方法は、上述しかつ図１に示した従来の工程より成るデュアル・ダマシン（ＤＤ）相互接続構造の製造から開始する。後述するように後に含まれることとなる極低ｋ誘電体と比べて好ましくはより堅固な金属間誘電体材料（ＩＭＤ）を用いてＤＤ構造を形成する。また、２つのＩＭＤ層１１１０と１１２０が同一であることが好ましい。ＥＢＧＦプロセスは、キャップ１２２０を付着する前のＤＤ構造から開始する。したがって、図２ａに示すように、開始時の構造は図１ｆに示す構造と同じである。最初に、ＤＤ層を有する基板を反応性イオンエッチング・チャンバへ入れ、適切な供給ガスおよびプラズマ条件を用いて、ハード・マスク・スタック１１３０とＩＭＤ層１１１０および１１２０を方向性エッチングする。ハード・マスクおよびＩＭＤを優先的により速い速度でエッチングする一方、銅ラインおよび導電ライナをエッチングしないようにエッチング・プロセスを選択する。
【００１９】
　その結果、図２ｂに示す構造となる。図２ｂの構造において、全てのハード・マスク・スタック１１３０とＩＭＤ層１１１０および１１２０のライン直下に位置しない領域とをエッチングして、相互接続ラインの下にあり相互接続バイアを包むＩＭＤのビーム状ライン支持領域２１２０（支持誘電体と称する）のみを残す。相互接続ライン１２１０は、相互接続バイアの高さと等しい垂直距離だけ支持表面の上部から隔てられた底部表面を有するので、支持領域２１２０は、当該垂直距離と等しい厚さでラインの大部分の下に延び、堅固な支持を与える。この断面において、２つの領域２１２０がバイアを挟む。バイアの前後においては、ライン支持領域がライン１２１０の全幅に延びることとなる。この工程を本発明のプロセスのエッチバック工程と呼び、堅固な支持誘電体材料のビームで支えられる相互接続配線およびバイアをもたらす。最初のＤＤ相互接続において用いられる配線金属は好ましくは銅であるが、他の材料例えばＡｌまたはＡｕを用いてもよい。用いられる支持金属間誘電体は、好ましくは、極低ｋ誘電体膜の形成に必要な温度（典型的には４００℃〜４５０℃）での耐熱性を有し、上述したＤＤ相互接続を形成するための容易な製造をもたらす有機ポリマである。追加の要件は、選択されたＩＭＤが、銅ラインまたは導電ライナ材料にダメージを与えることなく方向性プラズマ・エッチング・プロセスによって容易にエッチングできることである。このような有機ポリマの例は、例えば、Dow Chemical Companyによって製造されるスピンオン芳香族熱硬化型ポリマ（spin on aromatic thermoset polymer）であるＳｉＬｋ（登録商標），Honeywell Microelectronic Materialsによって製造されるスピンオン有機ポリマであるＦｌａｒｅTM，およびＰＥＣＶＤによって付着するアモルファス水素化（hydrogenated）ダイアモンドライクカーボン（ＤＬＣ）などである。他の材料例えばスピンオンガラス，酸化シリコン，フッ化シリコンオキサイドなどもこの堅固な支持層誘電体として用いることができる。多孔性誘電体が以下に述べる極低ｋ誘電体より物理的に堅固である限り、多孔性誘電体を支持誘電体として用いることもできる。
【００２０】
　ＳｉＬｋの場合には、エッチバック工程は、好ましくは、化成ガス（forming gas），窒素，Ｎ−Ｈプラズマ，または純水素プラズマのような還元剤を用いてもよい。酸素，ＣＯ2 ，および炭化フッ素の任意の追加をプラズマ供給ガスにさらに用いてエッチング選択性とエッチング・プロファイルとを最適化することもできる。
【００２１】
　次に、エッチバックした構造の任意のウェットクリーン（wet clean）およびベークアウト（bake out）を実行して、ライン間の残渣を除去してもよく、および／または、ラインの上に形成されることがある残渣もしくは不揮発性反応生成物を洗浄してもよい。ＳｉＬｋまたは同等の低ｋ材料の洗浄に用いられる有機溶媒を使用して、次の層の良好な接着に適したクリーン表面を残してもよい。
【００２２】
　表面を準備した後、任意のコンフォーマル封止層２２５０を付着してもよい。コンフォーマル封止層は、相互接続材料の上部と、ライナ材料の両側と、支持材料２１２０の両側と、下方の層の上部表面とを覆い、下方の層の上部表面は、ＩＬＤまたはキャップ層の上部とすることができる。封止層の材料は、ａ）Ｃｕ，ＩＬＤ，および支持ライナ材料に対する良好な接着性、ｂ）コンフォーマルな付着およびＣｕのカバレッジ、そしてｃ）続いて付着する最終ギャップ充填誘電体に対する良好な接着性を有することが必要である。
【００２３】
　適切な材料は、ＳｉＣＨ，ＳｉＮＣＨ，窒化物（Ｓｉ3 Ｎ4 ），ＳｉＣＯＨおよび酸化物（ＳｉＯ2 ）のアモルファス膜である。コンフォーマル層の厚さは銅を封止し酸素をブロックするのに十分とすることができ、例えば約５ｎｍ〜約２０ｎｍである。他のフィーチャへの短絡の危険を減らすために、好ましくは、コンフォーマル材料は絶縁体である。上の層から図示した層へ（バイアの底部において）コンタクトを開口する工程の際、バイアを開口するエッチング工程は、電気的コンタクトになる領域においてのみ絶縁コンフォーマル層を除去することになる。当業者は、この開示にかんがみて、他の材料をリストに加えることができる。コンフォーマル層のための付着プロセスは、例えば、良好な共形性（conformality）に適合した、原子層付着プロセス，化学的蒸着（ＣＶＤ）プロセス，またはプラズマＣＶＤプロセスとすることができる。
【００２４】
　銅が相互接続構造へシールされるので、信頼性が向上し、ＣＭＰプロセスまたはエッチング・プロセスによるライナへのダメージが減少する。有益なことに、コンフォーマル封止ライナ材料は、ＣＭＰおよびエッチングに関して、最終ギャップ充填材料より耐久性が高い。さらに、ライナは酸化および／または腐食から保護される。
【００２５】
　次の工程において、エッチバック工程で作られたエッチ・ギャップを所望の極低ｋ誘電体で充填する。好ましいギャップ充填プロセスは、以下のプロセスである。すなわち、適切なレオロジー特性、例えば粘性および表面張力を有するスピンオン誘電体前駆物質溶液を用いてギャップに完全に行き渡らせ、ギャップをぬらし、充填し、そしてライン上部を上塗りし、前駆物質が完全に硬化して極低ｋ誘電体膜を形成するときに少量のオーバーバーデンを有する表面上平坦化された構造をもたらす。充填した構造の完全性を保持するためには、硬化の際に著しい応力増加を伴わずにギャップを充填し平坦化する膜の能力が望ましい。加えて、隣接するライン間のライン間キャパシタンスを低減するためには、ギャップ充填誘電体（ＧＦＤ）のｋが支持誘電体２１２０のｋより著しく低いことが好ましい。このようなギャップ充填誘電体の例は、メチルシルセスキオキサン，ヒドリドシルセスキオキサン，テトラエチルオルソシリケート，およびこれらの混合物を主成分とするスピンオンガラス、ベンゾシクロブテンベースのポリマ、芳香族熱硬化型ポリマ、および誘電率を下げるよう制御されたレベルの多孔度を含むことによってこれらのスピンオン材料から誘導された多孔性スピンオン誘電体膜などである。適したＧＦＤ膜の市販の具体例は、Honeywell Microelectronic Materials Incによって製造されるNanoglassTM、IBM Corporationによって開発された材料であるDendriglassTM、およびDow Corning Incによって開発されたＸＬＫ（登録商標）誘電体である。上述したギャップ充填および平坦化に関する条件を満たす限り、他の極低ｋ材料および他の付着方法を用いてもよい。ギャップ充填後のこの段階における構造を図２ｃに示す。ここにおいて、ライン間のギャップ充填誘電体を２２３０で示し、オーバーバーデン領域を２２４０で示す。
【００２６】
　次に、ライン上部を覆う余分なＧＦＤオーバーバーデン２２４０を、ＣＭＰ，単一工程ＲＩＥまたは２工程ＲＩＥ，あるいはこれらの組み合わせによって除去し、図２ｄに示す構造を最終結果物とする。ここにおいて、ＧＦＤの上部表面は相互接続ラインの上部表面と共面であり、ＧＦＤの領域２２３０だけが、構造内に残存している。ＩＭＤ／ハード・マスク・スタックの上に配された銅のＣＭＰに容易には耐えられない極低ｋ誘電体膜の多くを、上述したＣＭＰプロセスによって直接研磨し平坦化できることが示された。
【００２７】
　ＣＭＰは十分に開発されているが、まばらに金属充填された一部の領域において金属ラインの周囲のＧＦＤをディッシングするという問題を免れない。次のレベル上の金属はディッシングされた領域に配置されやすく、短絡の問題が結果として生じる。代案は、ＣＭＰおよびＲＩＥの組合わせの使用である。充填工程の後、短時間タッチアップＣＭＰを用いて過充填された誘電体を全体的に平坦化し、図２ｃに示す構造を残す。ＲＩＥ工程は余分なＧＦＤを除去し、図２ｄに示す構造を残す。有益なことに、ＣＭＰは、相互接続およびそのコンフォーマル・コーティングと比べて比較的容易に研磨されるＧＦＤに対して直接実行される。たとえＧＦＤがもろいと認められていても、ＧＦＤは予想外にＣＭＰに適していることが分かった。ＧＦＤ材料の脆弱さを考慮すると、ＣＭＰスラリは化学的に非常にマイルドであることが好ましく、材料の除去は適度の機械的動作によって主に達成されるのが好ましい。
【００２８】
　代わりに、エッチング予測プロセスを用いる。このプロセスにおいて、放射線源２２４２が、誘電体に優先して金属相互接続の上部表面から反射する放射線ビームを出射する。検出器２２４４は反射した放射線を監視し、ＧＦＤの残存厚さが基準量を下回ったとき、制御部２２４６へエッチング切替信号を送る。汎用コンピュータとすることができる制御部２２４６は、次に、エッチング・システムを制御して、（より高速の材料除去を意味する）第一のアグレッシブ・エッチングから、ＧＦＤ２２３０を大きくはアタックすなわちディッシングしない第二の低アグレッシブ・エッチングへ切り替える。多くの一般的な検出手法を用いることができ、エッチング・ガスが金属と反応するときに放たれる反応生成物を検出する発光（optical emission）が簡単な手法である。この手法は光源の必要性を回避できるが、相互接続に対するダメージのリスクを伴う。好ましくは、終点予測システムを用いる。このシステムにおいて、上にある誘電体の厚さを監視し、エッチング・プロセスの１以上のパラメータ（例えば反応物ガス流量の低減，反応物ガス化学物質の変更，バイアス電圧の低減，または当業者に周知の他の手法）を変更して、金属の上部表面が露出する前に、エッチング速度を、第一の（高アグレッシブ）エッチング・プロセスから、低アグレッシブであり相互接続構造にアタックしないすなわちＧＦＤをディッシングしない第二のエッチング・プロセスへスローダウンさせる。化学物質または他のパラメータを低アグレッシブ・プロセスへ切り替えることにより、相互接続材料および／またはライナ材料へのダメージを避けることができ、同様にディッシング問題を避けることができる。スペクトル楕円偏光法，インターフェロメトリ（レーザ，発光，またはフィルタ・ブロード・バンド・ストローブ）のような手法を終点プロセスに用いることができるが、楕円偏光法と比べた光学上のアクセス要件の容易さのためにインターフェロメトリが好ましい。オーバーバーデン除去プロセスの選択は、スピード対コスト，ダメージ等のトレードオフに依存する。
【００２９】
　次に、図２ｄの得られたＥＢＧＦ構造を、キャップ層２２２０でキャップする。キャップ層２２２０は、従来の方法で用いられた層１２２０と同様であり、銅拡散バリアとして機能する。キャップ層は、拡散バリア機能を補足して、Ｃｕと上述した任意の封止バリアに由来する酸素とをブロックすることができる。任意の封止バリアが用いられないＥＢＧＦ構造において、当該キャップはこれらの機能を完全に提供する。実効誘電率のさらなる低減と関連して後述するように、様々なキャップ・オプションが可能である。次に、上述したデュアル・ダマシン・ビルド，エッチバック，およびギャップ充填のプロセスを必要に応じてくり返して図２ｅに示す多重レベル相互接続構造を形成する。ここに述べた本発明の方法は、従来のＤＤプロセスにおいて問題が生じやすかった極低ｋ誘電体の全てのプロセス工程または露出を回避したことに留意されたい。すなわち、極低ｋ誘電体のＲＩＥパターニング、極低ｋ誘電体とフォトレジストおよび可能なレジストのポイズニングとの間のコンタクト、そして誘電体スタック上金属からのＣＭＰデラミネーションである。加えて、以下の理由により、ＥＢＧＦ相互接続構造は最新のＤＤ構造と比べて低い実効誘電率を有する。（１）従来技術によっては実現できない極低ｋ誘電体の集積が可能になる。（２）極低ｋ膜がプラズマ・プロセス露光または他の過酷なプロセス露出によるダメージを受けないので極低ｋ膜のｋが保持される。（３）ＩＭＤより従来高ｋであるハード・マスク層および任意のエッチ・ストップ層が最終構造から除かれる。この方法は、極低ｋ誘電体を備え、用いられる堅固なライン支持材料に基づいて従来のＤＤ方法と比べて堅固な相互接続構造をもたらす。ライン支持材料２１２０は、ＧＦＤより高いｋ値を有し得るが、全体の相互接続キャパシタンスに及ぼすその影響はそれほど大きくない。というのは、ライン支持材料２１２０はラインの間ではなく下にのみ存在し、上述した３つの側面によってそれ以上に相殺されるからである。
【００３０】
　ラインの上にのみ存在するようにキャップを制限し、ライン間からキャップを除去することにより、相互接続構造の実効誘電率の追加の低減を実現できる。他のオプションは、相互接続ライン上の選択的キャップと、ラインおよびＧＦＤの全平坦化表面上の第２の低ｋ連続的キャップとの組み合せを含み、バリア機能をさらに拡張する。これらのオプションは、任意のコンフォーマル・バリア層を用いない場合に特に重要である。
【００３１】
　他の代替の実施形態において、構造の端から端まで、堅固な支持誘電体を部分的にのみエッチバックして、ライン・トレンチのちょうど底部まであるいは当該底部以下へ支持誘電体をリセスし上述したギャップ充填および平坦化を続けることによって、より堅固な支持を極低ｋ誘電体ギャップ充填材料へ与えることが可能である。選択的キャップおよび連続的キャップを備える得られた最終構造を、それぞれ図３ａおよび３ｂに示す。下部ＩＭＤ１１１０が図を横切ってずっと延び、水平方向の物理的強度を与える。これらの構造は、図２ｅに示す構造より物理的に堅固であるが、実効誘電率がわずかに高く、したがって相互接続性能がわずかに劣る。
【００３２】
　ギャップ充填材料が、エッチバック・プロセスによって生成されたナローギャップに確実に行き渡り充填できる必要があるという点において、本発明の方法および構造に用いられるギャップ充填材料の選択に対する要件が存在する。加えて、ギャップ充填材料が充填工程および任意の硬化工程の後に高度の平坦度を示すことが好ましい。当業者は、膜付着および硬化のプロセス・スケジュールとＣＭＰプロセス条件とを調整して、いくぶんもろい相互接続ラインへのダメージなしに最適のギャップ充填および平坦化を容易に実現できる。これら様々な要素の適切な選択により、エッチバックおよびギャップ充填方法によって、許容できる電気的歩留りを有する多重レベル相互接続構造をビルドすることができる。
【００３３】
　材料の選択に従って、パラメータは変化し得るので、実施者は、本開示の趣旨および範囲から外れることなしに、本開示にかんがみて、製造業者によって推奨されたプロセスを調整することができる。
【００３４】
　図４ａに示す従来の標準的なデュアル・ダマシン配線構造と図４ｂに示す本発明の方法のエッチバックおよびギャップ充填構造との実効誘電率をモデル化した。この計算は、それぞれのケースにおいて同様に作成された上方配線レベル（金属３）および下方配線レベル（金属１）の存在下において示される金属２レベルの配線をモデル化する。一定のレベル内の配線は、上方および下方のレベル内の配線と直交して延びると仮定される。横方向および垂直方向のキャパシタンスを計算して足す。典型的には、横方向のキャパシタンスを２回足して、同レベル内にある隣接する配線からの寄与を表す。それぞれのケースの総キャパシタンスを、ｋ値１を有すると仮定される空気で全ての誘電体を置き換えた同一構造について計算されたキャパシタンス値へ正規化する。双方の構造において、２．６５のｋを有する堅固な支持誘電体を、４．５のｋを有するキャップ層と共に用いる。本発明の構造に用いられるギャップ充填材料は２．１のｋを有する。計算に用いられた他方の従来構造のパラメータは以下のとおりである。すなわち、ハード・マスクの厚さ３５ｎｍ，ｋ＝４．５、キャップ層の厚さ５０ｎｍ，ｋ＝４．８、ライン・レベルおよびバイア・レベルの厚さそれぞれ３００ｎｍ、ラインの幅および間隔１３０ｎｍである。本計算によって、従来の構造に関して２．８５の実効ｋ値、そして本発明の構造に関して２．５の実効ｋ値がもたらされた。これは、性能の著しい向上を表す。より低ｋのギャップ充填誘電体を用いることにより、そして選択的キャップ層を用いることにより、さらなる向上が可能である。
【００３５】
　まとめとして、本発明の構成に関して以下の事項を開示する。
（１）集積回路内に相互接続構造を製造するためのエッチバックおよびギャップ充填方法であって、ａ）支持表面上に支持誘電体を付着する工程と、ｂ）前記支持表面から垂直距離分離れた下側表面を少なくとも一部が有する一組の相互接続開口を、前記支持誘電体内に形成する工程と、ｃ）導電相互接続材料で前記一組の相互接続開口を充填することによって一組の配線フィーチャを形成し、前記配線フィーチャの上部表面が前記支持誘電体の上部表面とほぼ共面になるように平坦化し、前記下側表面の下の前記支持誘電体の支持部によって前記配線フィーチャの少なくとも一部を支持する工程と、ｄ）前記配線フィーチャをマスクとして用いる方向性エッチングで前記支持誘電体をエッチングして、前記配線フィーチャの下の前記支持部の構造内にのみ前記支持誘電体を残す工程と、ｅ）前記一組の配線フィーチャの上にギャップ充填誘電体材料を付着して、前記一組の配線フィーチャの間のギャップを前記ギャップ充填誘電体で充填する工程と、ｆ）前記一組の配線フィーチャの上部表面が前記ギャップ充填誘電体の上部表面とほぼ共面になるまで前記ギャップ充填誘電体を平坦化する工程と、を含む方法。
（２）前記ギャップ充填誘電体を平坦化する工程は、化学機械研磨によって実行される上記（１）記載の方法。
（３）前記ギャップ充填誘電体を平坦化する工程は、第一のエッチング・プロセスおよび前記第一のエッチング・プロセスより低アグレッシブな第二のエッチング・プロセスより成るエッチング・プロセスと、終点検出システムを用いて前記第一のエッチング・プロセスを監視して前記一組の配線フィーチャが露出する前に前記第二のエッチング・プロセスへ切り替える工程と、前記一組の配線フィーチャの上部表面が前記ギャップ充填誘電体の上部表面とほぼ共面になるまで前記第二のエッチング・プロセスを持続する工程と、をさらに含む上記（１）記載の方法。
（４）前記ギャップ充填誘電体を付着する工程の前に、前記一組の配線フィーチャの上にコンフォーマル封止層を付着する工程をさらに含む上記（２）記載の方法。
（５）前記封止層の材料は酸素および銅をブロックし、銅相互接続材料を前記配線フィーチャ内部に封止し、酸素を前記配線フィーチャに侵入させない上記（４）記載の方法。
（６）前記封止層の材料は、ＳｉＣＨ，ＳｉＮＣＨ，Ｓｉ3 Ｎ4 ，ＳｉＣＯＨ，およびＳｉＯ2より成るグループから選択される上記（５）記載の方法。
（７）前記配線フィーチャ上の前記ギャップ充填誘電体の厚さが基準量を下回ったときにエッチング切替信号を出力するインターフェロメトリ・システムによって前記監視を実行し、前記エッチング切替信号に応答して、前記第一のエッチング・プロセスを停止し、前記第二のエッチング・プロセスを開始する上記（３）記載の方法。
（８）前記ギャップ充填誘電体は、少なくともメチルシルセスキオキサン，ヒドリドシルセスキオキサン，および混合シルセスキオキサンを含むソリッドおよびポーラスのスピンオンガラス、シリコンと炭素，水素，酸素，および窒素のうちの少なくとも１つとを含むソリッドおよびポーラスのアモルファス水素化誘電体膜、少なくともポリイミド，ベンゾシクロブテン，ポリベンゾオキサゾール，および，ポリフェニレンエーテルを主成分とする芳香族熱硬化型ポリマを含むソリッドおよびポーラスのスピンオン有機誘電体、少なくともポリパラキシリレンを含むソリッドおよびポーラスの化学蒸着ポリマ、およびソリッドおよびポーラスのこれらの組み合せ、より成るグループから選択される上記（２）記載の方法。
（９）エッチングにより前記ギャップ充填誘電体を平坦化する工程の前に実行されるＣＭＰ工程をさらに含む上記（３）記載の方法。
（１０）基板を備え、前記基板は、前記基板の上に配された少なくとも１つの相互接続層を有し、前記相互接続層は、１組の導電バイアと、前記１組のバイアの上に配され前記１組のバイアに接続された１組の導電水平相互接続部材とを有し、前記水平相互接続部材は、第一の誘電率を有し前記１組のバイアの下側表面から前記水平相互接続部材の下側表面まで垂直に延び前記水平相互接続部材の下に水平に延びる支持誘電体によって支持され、ギャップ充填誘電体を備え、前記ギャップ充填誘電体は、前記第一の誘電率より値が低い第二の誘電率を有し、前記１組の水平相互接続部材の間のギャップを充填する構造。
（１１）前記基板は、半導体デバイス・チップおよびチップ・キャリアより成るグループから選択される上記（１０）記載の構造。
（１２）前記水平相互接続部材は導電バリア材料と高導電充填材料とを含み、前記導電バリア材料は、Ｔｉ，Ｔａ，Ｃｒ，Ｗ，Ｚｒ，Ｈｆ，およびこれらの導電酸化物，窒化物，オキシナイトライド，炭窒化物（carbo-nitride），ケイ窒化物（silico-nitride）より成るグループから選択される上記（１０）記載の構造。
（１３）前記高導電充填材料は、Ｃｕ，Ａｌ，Ａｕ，およびＷより成るグループから選択される上記（１２）記載の構造。
（１４）前記支持誘電体材料は、ソリッドおよびポーラスの二酸化シリコン，ソリッドおよびポーラスのフッ化シリコンオキサイド、シリコンと炭素，酸素，水素および窒素のうちの少なくとも１つとを含むソリッドおよびポーラスのアモルファス水素化誘電体膜、テトラエチルオルソシリケート，メチルシルセスキオキサン，ヒドリドシルセスキオキサン，および混合セルセスキオキサンから準備されたソリッドおよびポーラスのスピンオンガラス膜、ソリッドおよびポーラスのダイアモンドライクカーボン、少なくともポリイミド，ベンゾシクロブテン，ポリベンゾオキサゾール，およびポリフェニレンエーテルを主成分とする芳香族熱硬化型ポリマのうちの１つを含むソリッドおよびポーラスのスピンオン有機誘電体、および少なくともポリパラキシリレンを含むソリッドおよびポーラスの化学蒸着ポリマ、より成るグループから選択される上記（１０）記載の構造。
（１５）前記低誘電率ギャップ充填誘電体は、前記支持誘電体と異なり、少なくともメチルシルセスキオキサン，ヒドリドシルセスキオキサン，および混合シルセスキオキサンを含むソリッドおよびポーラスのスピンオンガラス、シリコンと炭素，水素，酸素，および窒素のうちの少なくとも１つとを含むソリッドおよびポーラスのアモルファス水素化誘電体膜、少なくともポリイミド，ベンゾシクロブテン，ポリベンゾオキサゾール，ポリフェニレンエーテルを主成分とする芳香族熱硬化型ポリマを含むソリッドおよびポーラスのスピンオン有機誘電体、少なくともポリパラキシリレンを含むソリッドおよびポーラスの化学蒸着ポリマ、より成るグループから選択される上記（１０）記載の構造。
（１６）前記キャップ層は、前記１組の水平相互接続部材の上のみに形成される上記（１０）記載の構造。
（１７）（ａ）窒化シリコン，炭化シリコン，炭窒化シリコンのアモルファス水素化絶縁体膜、（ｂ）Ｔｉ，Ｔａ，Ｃｒ，Ｗ，Ｚｒ，Ｈｆ，これらの導電酸化物，窒化物，オキシナイトライド，炭窒化物，ケイ窒化物，およびこれらの組み合せ、（ｃ）Ｃｏ−Ｗ−Ｐ，Ｃｏ−Ｓｎ−Ｐ，Ｃｏ−Ｎｉ−Ｐ，およびＣｏ−Ｐの合金、（ｄ）グループ（ａ）からの絶縁膜と、グループ（ｂ）および（ｃ）からの導電膜との組み合せ、より成るグループから前記キャップ層が選択される上記（１６）記載の構造。
（１８）前記水平相互接続部材と前記ギャップ充填誘電体との上部表面を覆うキャップ層をさらに備える上記（１０）記載の構造。
（１９）第一のキャップ層が前記水平相互接続部材の上部表面上のみに形成され、第二のキャップ層が前記ギャップ充填誘電体の上部表面上と、前記水平相互接続部材の上部表面上とに形成される上記（１８）記載の構造。
（２０）（ａ）窒化シリコン，炭化シリコン，炭窒化シリコンのアモルファス水素化絶縁体膜、（ｂ）Ｔｉ，Ｔａ，Ｃｒ，Ｗ，Ｚｒ，Ｈｆ，これらの導電窒化物，酸化物，オキシナイトライド，炭窒化物，ケイ窒化物，およびこれらの組み合せ、（ｃ）Ｃｏ−Ｗ−Ｐ，Ｃｏ−Ｓｎ−Ｐ，Ｃｏ−Ｎｉ−Ｐ，およびＣｏ−Ｐの合金、（ｄ）グループ（ａ）からの絶縁膜とグループ（ｂ）および（ｃ）からの導電膜との組み合せ、より成るグループから前記第一のキャップ層が選択される上記（１９）記載の構造。
（２１）窒化シリコン，炭化シリコン，および炭窒化シリコンのアモルファス水素化絶縁体膜より成るグループから前記第二のキャップ層が選択される上記（１９）記載の構造。
（２２）相互の上に配された少なくとも２つの配線層と、最終レベルの相互接続配線層とを有する基板を備え、前記配線とバイアが第二の支持誘電体によって完全に囲まれる上記（１０）記載の多重レベル構造。
（２３）前記第二の支持誘電体は、二酸化シリコン，フッ化シリコンオキサイド、少なくともシリコン，炭素，酸素，水素，および窒素のうちの１つを含むアモルファス水素化誘電体膜、テトラエチルオルソシリケート，メチルシルセスキオキサン，ヒドリドシルセスキオキサン，および混合シルセスキオキサンから準備されたスピンオンガラス膜、ダイアモンドライクカーボン、少なくともポリイミド，ベンゾシクロブテン，ポリベンゾオキサゾール，ポリフェニレンエーテルを主成分とする芳香族熱硬化型ポリマを含むスピンオン有機誘電体、少なくともポリパラキシリレンを含む化学蒸着ポリマ、およびこれらの組み合せ、より成るグループから選択される上記（２２）記載の構造。
（２４）前記支持誘電体は、前記１組の導電バイアおよび前記１組の導電水平相互接続部材をまたがって横に延び、前記ギャップ充填誘電体は、前記支持誘電体の上方に限って前記水平相互接続部材間のギャップを充填する上記（１０）記載の構造。
（２５）前記支持誘電体の上部表面は、前記導電水平相互接続部材の底部表面と前記１組の導電バイアの底部表面との間に位置する上記（２４）記載の構造。
（２６）前記支持誘電体は、前記１組の導電水平相互接続部材の下を横に延び、前記ギャップ充填誘電体は、前記１組のバイアの前記上部表面のレベルに至るまで下方へ前記水平相互接続部材の間のギャップを充填する上記（１０）記載の構造。
【図面の簡単な説明】
【００３６】
【図１ａ】従来の銅相互接続を製造するためのデュアル・ダマシン・プロセス・フローを説明する図である。
【図１ｂ】従来の銅相互接続を製造するためのデュアル・ダマシン・プロセス・フローを説明する図である。
【図１ｃ】従来の銅相互接続を製造するためのデュアル・ダマシン・プロセス・フローを説明する図である。
【図１ｄ】従来の銅相互接続を製造するためのデュアル・ダマシン・プロセス・フローを説明する図である。
【図１ｅ】従来の銅相互接続を製造するためのデュアル・ダマシン・プロセス・フローを説明する図である。
【図１ｆ】従来の銅相互接続を製造するためのデュアル・ダマシン・プロセス・フローを説明する図である。
【図１ｇ】従来の銅相互接続を製造するためのデュアル・ダマシン・プロセス・フローを説明する図である。
【図２ａ】完全なエッチバックおよびギャップ充填プロセス・フローを用いる本発明の方法を説明し、極低実効誘電率を有する得られた相互接続構造を示す図である。
【図２ｂ】完全なエッチバックおよびギャップ充填プロセス・フローを用いる本発明の方法を説明し、極低実効誘電率を有する得られた相互接続構造を示す図である。
【図２ｃ】完全なエッチバックおよびギャップ充填プロセス・フローを用いる本発明の方法を説明し、極低実効誘電率を有する得られた相互接続構造を示す図である。
【図２ｄ】完全なエッチバックおよびギャップ充填プロセス・フローを用いる本発明の方法を説明し、極低実効誘電率を有する得られた相互接続構造を示す図である。
【図２ｅ】完全なエッチバックおよびギャップ充填プロセス・フローを用いる本発明の方法を説明し、極低実効誘電率を有する得られた相互接続構造を示す図である。
【図３ａ】部分的エッチバックおよびギャップ充填プロセス・フローを用いる本発明の方法を説明し、極低実効誘電率を有する得られた相互接続構造を示す図である。
【図３ｂ】部分的エッチバックおよびギャップ充填プロセス・フローを用いる本発明の方法を説明し、極低実効誘電率を有する得られた相互接続構造を示す図である。
【図４ａ】ｋ実効値計算に用いられる従来の構造を示す図である。
【図４ｂ】ｋ実効値計算に用いられる本発明に係る完全なエッチバック・ギャップ充填構造を示す図である。
【符号の説明】
【００３７】
　１１００　基板
　１１１０　金属間誘電体
　１１２０　金属間誘電体
　１１３０　ハード・マスク層あるいは層状スタック
　１１５０　ライン
　１１７０　バイア
　１１８０　バイア開口部
　１１９０　デュアル・ダマシン・トレンチおよびバイア構造
　１２００　導電ライナ材料または材料スタック
　１２１０　導電充填材料
　１２２０　キャップ材料
　１５００　フォトレジスト
　１５１０　フォトレジスト層
　２１２０　支持誘電体
　２２２０　キャップ層
　２２３０　ギャップ充填誘電体
　２２４０　オーバーバーデン領域
　２２４２　放射線源
　２２４４　検出器
　２２４６　制御部
　２２５０　コンフォーマル封止層
【図１ａ】
2004146800.tif 000003
【図１ｂ】
2004146800.tif 000004
【図１ｃ】
2004146800.tif 000005
【図１ｄ】
2004146800.tif 000006
【図１ｅ】
2004146800.tif 000007
【図１ｆ】
2004146800.tif 000008
【図１ｇ】
2004146800.tif 000009
【図２ａ】
2004146800.tif 000010
【図２ｂ】
2004146800.tif 000011
【図２ｃ】
2004146800.tif 000012
【図２ｄ】
2004146800.tif 000013
【図２ｅ】
2004146800.tif 000014
【図３ａ】
2004146800.tif 000015
【図３ｂ】
2004146800.tif 000016
【図４ａ】
2004146800.tif 000017
【図４ｂ】
2004146800.tif 000018