(57)【要約】【課題】半導体基板との接合性及び圧電膜の特性が優れたフィルムバルク弾性波共振器を提供する。【解決手段】図１（Ａ）で、フィルムバルク弾性波共振器は、半導体基板110と、該半導体基板110の上面に形成された少なくとも2層以上の下部電極140と、該下部電極140の上面に所定厚さに蒸着された圧電膜150と、該圧電膜150の上面に形成された少なくとも2層以上の上部電極160とからなる。複数のフィルムバルク弾性波共振器を直列及び並列に連結することで、送信/受信される周波数で所定帯域をフィルタリングするフィルムバルク弾性波フィルタ、及び該フィルムバルク弾性波フィルタの周辺に必要な受動素子を一つの半導体チップに集積して、デュプレクサフィルタを超小型化し得る。また、半導体パッケージも超小型になる。【選択図】図１
2004254325.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
該半導体基板の上面に形成された少なくとも2層以上の下部電極と、
該下部電極の上面に所定厚さに蒸着された圧電膜と、
該圧電膜の上面に形成された少なくとも2層以上の上部電極と、を含むことを特徴とするフィルムバルク弾性波共振器。
【請求項２】
前記下部電極又は前記上部電極は、チタニウム/モリブデン(Ti/Mo)、クロム/モリブデン(Cr/Mo)、チタニウム/タングステン(Ti/W)及びクロム/タングステン(Cr/W)中の、何れか一対により形成されることを特徴とする請求項１記載のフィルムバルク弾性波共振器。
【請求項３】
半導体基板と、
該半導体基板の上面に形成され、複数のフィルムバルク弾性波共振器が直列及び並列に接続された送信側フィルムバルク弾性波フィルタと、
該送信側フィルムバルク弾性波フィルタの一方側に形成され、複数のフィルムバルク弾性波共振器が直列及び並列に接続された受信側フィルムバルク弾性波フィルタと、
それら送信側フィルムバルク弾性波フィルタ及び受信側フィルムバルク弾性波フィルタの一方側に形成された複数の受動素子と、を含むことを特徴とするデュプレクサフィルタ。
【請求項４】
前記複数のフィルムバルク弾性波共振器と前記半導体基板間には、絶縁フィルムが更に形成されることを特徴とする請求項３記載のデュプレクサフィルタ。
【請求項５】
前記半導体基板の上面には、GPS用フィルムバルク弾性波フィルタが更に形成されることを特徴とする請求項３記載のデュプレクサフィルタ。
【請求項６】
半導体基板の上面に形成され、複数のフィルムバルク弾性波共振器が直列及び並列に接続された送信側及び受信側フィルムバルク弾性波フィルタを有する半導体チップと、
該半導体チップが装着されるように、所定空間のキャビティを有するセラミック本体と、該セラミック本体のキャビティの底面に形成されたグラウンド層と、該グラウンド層に接続されて、前記セラミック本体を貫通して形成された複数の導電体グラウンドバイアと、前記セラミック本体のキャビティの外周縁から下面まで形成された複数の信号配線と、から構成される基板と、
前記半導体チップと前記グラウンド層及び前記信号配線とを接続する複数の導電性ワイヤと、
前記半導体チップ及び前記導電性ワイヤが外部環境から保護されるように、前記基板のキャビティの上部を覆うリッドと、を含むことを特徴とする半導体パッケージ。
【請求項７】
半導体基板の上面に形成され、複数のフィルムバルク弾性波共振器が直列及び並列に接続された送信側及び受信側フィルムバルク弾性波フィルタを有する半導体チップと、
該半導体チップが搭載されるセラミック本体と、前記半導体チップが裏返されたまま、半田によりフリップチップ形態に接続されるように、前記セラミック本体の上面に形成される複数の配線パターンと、それら複数の配線パターンに接続されて、前記セラミック本体を貫通して形成された複数の導電グラウンドバイア及び信号導電バイアと、から構成される基板と、
前記半導体チップを外部環境から保護するように、前記セラミック本体の上面の半導体チップを密封する封止層と、を含むことを特徴とする半導体パッケージ。
【請求項８】
前記半導体チップには、複数の受動素子が更に形成されることを特徴とする請求項７記載の半導体パッケージ。
【請求項９】
前記基板は、低温同時焼成セラミック又は高温同時焼成セラミックから選択されることを特徴とする請求項７記載の半導体パッケージ。
【請求項１０】
前記基板は、複数の受動素子が形成された低温同時焼成セラミックであって、前記複数の受動素子は、前記低温同時焼成セラミックの内部に形成されることを特徴とする請求項７記載の半導体パッケージ。
【請求項１１】
前記封止層は、エポキシ又はポリマーから選択されることを特徴とする請求項７記載の半導体パッケージ。
【請求項１２】
前記半導体チップの下面と前記基板間には、前記半導体チップの下面に形成されたフィルムバルク弾性波フィルタの特性が低下しないように、エアギャップが更に形成されることを特徴とする請求項７記載の半導体パッケージ。
【請求項１３】
半導体基板の上面に形成され、複数のフィルムバルク弾性波共振器が直列及び並列に接続された送信及び受信フィルムバルク弾性波フィルタを有する半導体チップと、
該半導体チップが搭載される絶縁体と、前記半導体チップが裏返されたまま、半田によりフリップチップ形態に接続されるように、前記絶縁体の上面に形成される複数の配線パターンと、から構成される基板と、
前記半導体チップを外部環境から保護するように、前記絶縁体の上面の半導体チップを密封する封止層と、を含むことを特徴とする半導体パッケージ。
【請求項１４】
前記絶縁体は、高抵抗を有するシリコン、印刷回路基板又はセラミック中、何れか一つにより形成されることを特徴とする請求項１３記載の半導体パッケージ。
【請求項１５】
前記絶縁体の上面には、前記半導体チップに対応する領域に複数の受動素子が更に形成されることを特徴とする請求項１３記載の半導体パッケージ。
【請求項１６】
前記半導体チップの下面と前記基板の上面間には、前記半導体チップの下面に形成されたフィルムバルク弾性波フィルタ及び前記基板の上面に形成された受動素子の特性が低下しないように、エアギャップが更に形成されることを特徴とする請求項１５記載の半導体パッケージ。
【請求項１７】
前記絶縁体には、導電グラウンドバイア及び信号導電バイアが貫通形成され、前記導電グラウンドバイアは、前記絶縁体の上面に形成された複数の配線パターンに接続されることを特徴とする請求項１３記載の半導体パッケージ。
【請求項１８】
前記絶縁体の上面に形成された複数の配線パターンは、前記絶縁体の上面を沿って前記半導体チップの外側に延長されることを特徴とする請求項１３記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デュプレクサフィルタ(duplexer  filter)に係るもので、詳しくは、フィルムバルク弾性波共振器(Film  Bulk  Acoustic  Resonator；FBAR)を有するデュプレクサフィルタ及びその半導体パッケージに関するものである。
【背景技術】
【０００２】
一般に、フィルムバルク弾性波共振器は、圧電膜のバルク弾性波を利用したフィルタであって、周波数フィルタの大きさは、使用周波数帯域における電磁波の波長に比例するため、電磁波を利用した周波数フィルタは相対的に大きい。例えば、電磁波の周波数が1GHzの場合、一般の周波数フィルタの大きさは、約30cmであり、300GHzの場合は、約1mm程度である。しかし、圧電膜のバルク弾性波を利用すると、バルク弾性波の波長は、電磁波の波長に比べて1/10,000に小さくなり、圧電膜により電磁波がバルク弾性波に転換されるため、フィルタはバルク弾性波の波長に比例して小さくなる。即ち、バルク弾性波を利用した周波数フィルタの大きさは、数百ミクロン程度であって、バルク弾性波を利用した周波数フィルタは、半導体工程により一度に複数個、製造される。
【０００３】
図9(A)は、従来のバルク微細加工法(Bulk  Micromachining)により製造されたフィルムバルク弾性波共振器を示した図で、図示されたように、従来のバルク微細加工法により製造されたフィルムバルク弾性波共振器10は、バルク微細加工法により下部に所定のホール12が切削形成された半導体基板11と、該半導体基板11の上面に形成されてホール12を覆うフィルム13と、該フィルム13の上面に蒸着された下部電極14と、該下部電極14の露出面に形成された圧電膜15と、該圧電膜15の上面に蒸着された上部電極16と、から構成されている。
【０００４】
しかし、バルク微細加工法によりフィルムバルク弾性波共振器を製造する場合、半導体基板11に所定のホール12を形成するために、半導体基板11をエッチング溶液に長時間浸漬されなければならない。しかし、これによって、フィルムバルク共振器の製造に長時間かかるため、半導体基板の上面に製造された各フィルムバルク弾性波共振器をそれぞれ分離するとき、破損される危険性が大きいという問題点があった。
【０００５】
図9(B)は図9(A)の問題点を解決するために、従来の表面微細加工法(Surface  Micromachining)により製造されたフィルムバルク弾性波共振器を示した図で、図示されたように、表面微細加工法により製造されたフィルムバルク弾性波共振器20は、空気層22が上部に形成された半導体基板21と、該半導体基板21の空気層22の上部に形成された下部電極14と、該下部電極14の露出面に形成された圧電膜15と、該圧電膜15の上面に蒸着された上部電極16と、から構成されている。
【０００６】
このような従来の表面微細加工法により製造されたフィルムバルク弾性波共振器は、ホール12がないため、半導体チップを分離するとき、半導体チップが壊れ易くない。また、空気層22の面積が増えないため、半導体基板当りの半導体チップの個数が増加するという長所があった。しかし、従来の表面微細加工法により製造されたフィルムバルク弾性波共振器は、空気層22の上面に形成された下部電極14及び圧電膜15の応力の調節が非常に困難になることで、実際の歩留りが低いという短所があった。
【０００７】
図9(C)は、図9(B)の問題点を解決するために、従来の弾性波反射層32を使用して製造されたフィルムバルク弾性波共振器を示した図で、このとき、弾性波反射層32は、ブラッグリフレクター(Bragg  Reflector)とも称される。
【０００８】
図9(C)に示したように、弾性波反射層32を使用して製造されたフィルムバルク弾性波共振器30は、半導体基板31と、該半導体基板31の上面に蒸着された弾性波反射層32と、該弾性波反射層32の上面に蒸着された下部電極14と、該下部電極14の露出面に形成された圧電膜15と、該圧電膜15の上面に蒸着された上部電極16と、から構成されている。このとき、弾性波反射層32は、半導体基板31の表面に酸化膜(SiO2)及びタングステン(W)を順次蒸着して形成された層であり、下部電極14及び上部電極16は、モリブデン(Mo)を蒸着して形成された電極であり、そして圧電膜15は、ZnOやAlNをRFマグネトロンスパッタリングにより蒸着して形成された層である。
【０００９】
しかし、従来のフィルムバルク弾性波共振器10、20、30は、半導体基板11、21、31に下部電極14が単一層として形成されるため、下部電極14と半導体基板11、21、31との接合性が低下するという短所があった。かつ、半導体基板11、21、31の影響により、c-軸配向性(c-axis  orientation)を有する圧電膜15及び下部電極14を延長させることが困難であった。
【００１０】
以下、従来のフィルムバルク弾性波共振器を有するデュプレクサフィルタ、及びデュプレクサフィルタに接続されたインダクタ及びキャパシタのような複数の受動素子に対し、図10に基づいて説明する。
【００１１】
図10は従来のフィルムバルク弾性波共振器を有するデュプレクサフィルタ及び受動素子を示したブロック図であり、図示されるように、携帯電話などのアンテナに接続されたデュプレクサフィルタ40は、直列及び並列に接続された複数のフィルムバルク弾性波共振器10により構成され、所定の周波数帯域のみを通過させる送信側バンドパスフィルタ(Band-Pass  Filter)41及び受信側バンドパスフィルタ42と、それら送信側バンドパスフィルタ41と受信側バンドパスフィルタ42間に接続されたインダクタ及びキャパシタのような複数の受動素子43と、から構成される。このとき、符号Sはフィルムバルク弾性波共振器の直列接続状態を示し、Pはフィルムバルク弾性波共振器の並列接続状態を示したものである。
【００１２】
即ち、送信側バンドパスフィルタと受信側バンドパスフィルタとが一つの半導体チップに集積化されて、1mm×1mmより小さく製作される場合でも、デュプレクサフィルタは、送信側及び受信側バンドパスフィルタの周辺にインダクタ及びキャパシタのような複数の受動素子がそれぞれ配置され、ほぼ11mm×9mmの大きさを有する。
【００１３】
その結果、従来のデュプレクサフィルタは、携帯電話のような移動通信機器を超小型化するのに大きな障害となっており、そのため、従来のデュプレクサフィルタを、一つの半導体チップに集積化する技術及びパッケージングする技術が要求されている。
また、従来のデュプレクサフイルタとして、特許文献１がある。
【特許文献１】米国特許出願第6,559,735号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１４】
以上説明したように、従来のフィルムバルク弾性波共振器は、半導体基板に下部電極が単一層として形成されるため、下部電極と半導体基板との接合性が低下するという不都合な点があった。
また、半導体基板の影響を受けて、c-軸配向性を有する下部電極及び圧電膜を延長させることが困難であるという不都合な点があった。
また、従来のデュプレクサフィルタは、携帯電話のような移動通信機器を超小型化するのに大きな障害となるという不都合な点があった。
【００１５】
本発明は、このような従来の課題に鑑みてなされたもので、半導体基板との接合性及び圧電膜の特性にすぐれたフィルムバルク弾性波共振器を提供することを目的とする。
また、複数のフィルムバルク弾性波共振器を直列及び並列に接続することで、送信/受信される周波数で所定帯域をフィルタリングするフィルムバルク弾性波フィルタ、及び該フィルムバルク弾性波フィルタの周辺に必要な受動素子を一つの半導体チップに集積して、超小型化し得るデュプレクサフィルタを提供することを目的とする。
また、デュプレクサフィルタに適合し、かつ、デュプレクサフィルタを超小型化し得る半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１６】
このような目的を達成するため、本発明に係るフィルムバルク弾性波共振器は、半導体基板と、該半導体基板の上面に形成された少なくとも2層以上の下部電極と、該下部電極の上面に所定厚さに蒸着された圧電膜と、該圧電膜の上面に形成された少なくとも2層以上の上部電極と、から構成されることを特徴とする。
【００１７】
また、本発明に係るデュプレクサフィルタは、半導体基板と、該半導体基板の上面に形成され、複数のフィルムバルク弾性波共振器が直列及び並列に接続された送信側フィルムバルク弾性波フィルタと、該送信側フィルムバルク弾性波フィルタの一方側に形成され、複数のフィルムバルク弾性波共振器が直列及び並列に接続された受信側フィルムバルク弾性波フィルタと、それら送信側フィルムバルク弾性波フィルタ及び受信側フィルムバルク弾性波フィルタの一方側に形成された複数の受動素子と、から構成されることを特徴とする。
【００１８】
また、本発明に係る半導体パッケージは、半導体基板の上面に形成され、複数のフィルムバルク弾性波共振器が直列及び並列に接続された送信側及び受信側フィルムバルク弾性波フィルタを有する半導体チップと、該半導体チップが装着されるように、所定空間のキャビティを有するセラミック本体と、セラミック本体のキャビティの底面に形成されたグラウンド層と、該グラウンド層に接続されて、セラミック本体を貫通して形成された複数の導電グラウンドバイアと、セラミック本体のキャビティの外周縁から下面まで形成された複数の信号線と、から構成された基板と、半導体チップとグラウンド層及び信号線とを接続する複数の導電性ワイヤと、半導体チップ及び導電性ワイヤが外部環境から保護されるように、基板のキャビティの上部を覆うリッドと、から構成されることを特徴とする。
【００１９】
また、本発明に係る半導体パッケージは、半導体基板の上面に形成され、複数のフィルムバルク弾性波共振器が直列及び並列に接続された送信側及び受信側フィルムバルク弾性波フィルタを有する半導体チップと、該半導体チップが搭載されるセラミック本体と、半導体チップが裏返されたまま、半田（ソルダー）によりフリップチップ形態に接続されるように、セラミック本体の上面に形成される複数の配線パターンと、それら複数の配線パターンに接続されて、セラミック本体を貫通して形成された複数の導電グラウンドバイア及び信号導電バイアと、から構成された基板と、半導体チップを外部環境から保護するように、セラミック本体の上面の半導体チップを密封する封止層と、から構成されることを特徴とする。
【００２０】
また、本発明に係る半導体パッケージは、半導体基板の上面に形成され、複数のフィルムバルク弾性波共振器が直列及び並列に接続された送信及び受信フィルムバルク弾性波フィルタを有する半導体チップと、該半導体チップが搭載される絶縁体と、半導体チップが裏返されたまま、ソルダーによりフリップチップ形態に接続されるように、絶縁体の上面に形成される複数の配線パターンと、から構成された基板と、半導体チップを外部環境から保護するように、絶縁本体の上面の半導体チップを密封する封止層と、から構成されることを特徴とする。
【発明の効果】
【００２１】
本発明に係るフィルムバルク弾性波共振器においては、2層またはそれ以上の金属が順次蒸着されて下部電極になるため、下部電極と半導体基板との接合性及び下部電極の上面に蒸着される圧電膜の特性に優れているという効果がある。即ち、チタニウム(Ti)やクロム(Cr)が接合層及びバッファ層として使用されることで、半導体基板との接合性が最大となり、モリブデン(Mo)やタングステン(W)の上面に圧電膜が形成されることで、該圧電膜の特性が優れたものになる。
【００２２】
また、本発明に係るデュプレクサフィルタにおいては、一つの半導体チップにフィルムバルク弾性波共振器が直列及び並列に複数接続され、送信/受信される周波数で所定帯域をフィルタリングする、送信側フィルムバルク弾性波フィルタ及び受信側フィルムバルク弾性波フィルタを形成すると共に、それら送信側フィルムバルク弾性波フィルタ及び受信側フィルムバルク弾性波フィルタの周辺に複数の受動素子を一緒に形成することで、携帯電話などのアンテナに接続されるデュプレクサフィルタを超小型化し得るという効果がある。
【００２３】
また、本発明に係る半導体パッケージにおいては、半導体チップだけでなく、該半導体チップが搭載される基板の内側または表面に複数の受動素子を形成することで、デュプレクサフィルタの装着に適合し、かつ、半導体パッケージを超小型化し得るという効果がある。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態に対し、図面に基づいて説明する。
図1(A)は本発明に係るフィルムバルク弾性波共振器の第1実施形態を示した断面図である。図示されるように、本発明に係るフィルムバルク弾性波共振器100の第1実施形態は、半導体基板110と、該半導体基板110の上面に形成されたフィルム130と、該フィルム130の上面に形成された2層の下部電極140と、該2層の下部電極140の露出面に形成された圧電膜150と、該圧電膜150の上面に形成された2層の上部電極160と、から構成されている。下部電極140及び上部電極160は、2層以上形成することもできる。
【００２５】
以下、本発明に係るフィルムバルク弾性波共振器の第1実施形態の構成に対し、より詳しく説明する。
まず、半導体基板110は、シリコン(Si)、ガリウム砒素(GaAs)またはこれらと等価物の中の何れか一つにより形成されるが、特定の材質に限定されない。かつ、半導体基板110には、共振特性を最大にするために所定空間のホール120が切削形成される。
次いで、フィルム130は、絶縁体として半導体基板110の全面に形成され、半導体基板110のホール120を覆うように形成される。
【００２６】
次いで、下部電極140は、2層またはそれ以上の金属をフィルム130の上面に順次蒸着して形成される。例えば、下部電極140は、チタニウム/モリブデン(Ti/Mo)、クロム/モリブデン(Cr/Mo)、チタニウム/タングステン(Ti/W)及びクロム/タングステン(Cr/W)中、何れか一対をフィルム130の上面に順次蒸着して形成される。このとき、クロムやチタニウムは、接合層及びバッファ層として利用され、フィルム130との接合性を最大化する役割をし、クロムやチタニウム上に蒸着されるモリブデン(Mo)やタングステン(W)は、圧電膜150の特性を向上させる役割をする。
【００２７】
次いで、圧電膜150は、2層またはそれ以上の金属を蒸着して形成された下部電極140の上面に所定厚さに蒸着される。圧電膜150は、ZnO、AlNまたはこれらの等価物により形成されるが、特定の材質に限定されない。
最後に、上部電極160は、圧電膜150の上面に2層またはそれ以上の金属を順次蒸着して形成される。即ち、上部電極160は、チタニウム/モリブデン(Ti/Mo)、クロム/モリブデン(Cr/Mo)、チタニウム/タングステン(Ti/W)及びクロム/タングステン(Cr/W)中、何れか一対を圧電膜150の上面に順次蒸着して形成される。
【００２８】
図1(B)は本発明に係るフィルムバルク弾性波共振器の第2実施形態を示した断面図である。本発明に係るフィルムバルク弾性波共振器200の第2実施形態は、図1(A)に示したフィルムバルク弾性波共振器100と類似する部分が多いので、その相違点のみを説明する。
即ち、本発明に係るフィルムバルク弾性波共振器200の第2実施形態は、半導体基板110に加工し難いホール120の代わりに、所定深さの空気層210を下部電極140の下部に形成する。このとき、空気層210は、公知のように、犠牲層(図示せず)をエッチングして形成され、圧電膜150の特性を向上させる役割をする。勿論、下部電極140及び上部電極160は、2層またはそれ以上の金属を蒸着して形成することもできる。
【００２９】
また、図1(C)は本発明に係るフィルムバルク弾性波共振器の第3実施形態を示した断面図である。図示のように、本発明に係るフィルムバルク弾性波共振器300の第3実施形態は、図1(B)に示したフィルムバルク弾性波共振器200と類似する部分が多いので、その相違点のみを説明する。
即ち、本発明に係るフィルムバルク弾性波共振器300の第3実施形態は、半導体基板110にホール120や空気層210を形成することなく、下部電極140と半導体基板110間に多層の弾性波反射層310を形成する。該多層の弾性波反射層310は、酸化膜(SiO2)及びタングステン(W)を複数回、順次積層して形成することで、圧電膜150の特性を向上させる役割をする。かつ、下部電極140及び上部電極160は、2層またはそれ以上の金属を蒸着して形成することもできる。
【００３０】
以下、本発明に係るフィルムバルク弾性波共振器の第1〜第3実施形態中、何れか一つの共振器が適用されるデュプレクサフィルタに対し、図2(A)〜図3(B)に基づいて説明する。
図2(A)は本発明に係るフィルムバルク弾性波共振器を有するデュプレクサフィルタの第1実施形態を示したブロック図である。図示されるように、本発明に係るフィルムバルク弾性波共振器を有するデュプレクサフィルタの第1実施形態は、インダクタ及びキャパシタを有する低温同時焼成セラミック(Low  Temperature  Co-fired  Ceramic：LTCC)パッケージを利用して、フィルムバルク弾性波共振器を有するデュプレクサ[FBAR  Duplexer  for  USPCS(United  States  Personal  Communication  System)]、表面弾性波デュプレクサ[SAW(surface  acoustic  wave)  Duplexer  for  DCN(Digital  Cellular  Network)]及びＬＣダイプレクサ(LC  Diplexer)を一つのパッケージに構成して実装される。フィルムバルク弾性波共振器を有するデュプレクサ及びＬＣダイプレクサは、単一半導体チップとして実装される。
【００３１】
また、ＬＣダイプレクサは、低温同時焼成セラミック工程により製作されるか、または、半導体工程によりシリコン基板上に集積化され、表面弾性波デュプレクサは、石英基板またはニオブ酸リチウム基板上に製作される。このとき、フィルムバルク弾性波共振器を有するデュプレクサは、半導体工程によりシリコン基板上に集積化されるため、ＬＣダイプレクサとは集積化、即ち単一半導体チップとして実装されるが、表面弾性波デュプレクサとは単一パッケージングのみが可能である。よって、本発明に係るフィルムバルク弾性波共振器を有するデュプレクサフィルタの第1実施形態は、フィルムバルク弾性波共振器を有するデュプレクサ、表面弾性波デュプレクサ及びＬＣダイプレクサを一つの半導体パッケージに実装することで、小型化及び価格の低下を図ることができる。
【００３２】
図2(B)は本発明に係るフィルムバルク弾性波共振器を有するデュプレクサフィルタの第2実施形態を示したブロック図である。図示されるように、本発明に係るフィルムバルク弾性波共振器を有するデュプレクサフィルタの第2実施形態は、セルラーフォンに利用される表面弾性波デュプレクサの代りに、フィルムバルク弾性波共振器を有するデュプレクサ(FBAR  Duplexer  for  DCN)を使用することで、一つのパッケージに実装される。
【００３３】
図3(A)は本発明に係るフィルムバルク弾性波共振器を有するデュプレクサフィルタの第3実施形態を示したブロック図である。図示されるように、本発明に係るフィルムバルク弾性波共振器を有するデュプレクサフィルタの第3実施形態は、図2(B)の構造に、一般のGPS(Global  Positioning  System)用バンドパスフィルタ(FBAR  BPF  for  GPS)を一つの半導体パッケージにパッケージングして構成され、トリプルバンド(セルラー、PCS、GPS)用端末機に使用可能な構造である。また、ＬＣダイプレクサの代りに、LCトリプレクサ(LC  triplexer)が使用されるが、該LCトリプレクサは、アンテナから入力されたRF(Radio  Frequency)通信信号を相異なる周波数帯域[例えば、DCN(800MHz帯域)、PCS(1900MHz帯域)及びGPS(1500MHz帯域)]に分割する役割をする。かつ、LCトリプレクサは、インダクタ及びキャパシタにより構成されるか、または、インダクタ、キャパシタ及びスイッチにより構成される。
【００３４】
図3(B)は本発明に係るフィルムバルク弾性波共振器を有するデュプレクサフィルタの第4実施形態を示したブロック図である。図示されるように、本発明に係るフィルムバルク弾性波共振器を有するデュプレクサフィルタの第4実施形態は、図3(A)の構造に、一般のGPS用バンドパスフィルタを一つの半導体パッケージにパッケージングして構成され、トリプルバンド(セルラー、PCS、GPS)用端末機に使用可能な構造である。例えば、インダクタ及びキャパシタにより構成されたLCトリプレクサが、半導体工程によりシリコン基板上に集積化されるため、DCN用デュプレクサ及びGPS用バンドパスフィルタを、フィルムバルク弾性波共振器を利用して製作すると、図3(B)に示した全ての素子(FBAR  BPF  for  GPS、FBAR  Duplexer  for  USPCS、LC  triplexer、FBAR  Duplexer  for  DCN)は、シリコン基板上に集積化されて、単一半導体チップとして実装される。
【００３５】
以下、本発明に係るフィルムバルク弾性波共振器の第2実施形態が適用されたデュプレクサフィルタを、図4(A)〜(B)に基づいて説明する。
図4(A)は本発明に係るフィルムバルク弾性波共振器の第2実施形態を有するデュプレクサフィルタの第1実施形態を示した平面図である。図示されるように、デュプレクサフィルタ400の第1実施形態は、半導体基板440と、該半導体基板440に形成された送信側フィルムバルク弾性波フィルタ410及び受信側フィルムバルク弾性波フィルタ420と、から構成されている。
【００３６】
また、半導体基板440は、シリコン(Si)、ガリウム砒素(GaAs)またはこれらと等価物の中、何れか一つにより形成されるが、半導体基板440の材質は限定されない。
また、送信側フィルムバルク弾性波フィルタ410及び受信側フィルムバルク弾性波フィルタ420は、複数のフィルムバルク弾性波共振器200を半導体基板440に形成し、複数のフィルムバルク弾性波共振器200を直列及び並列に接続して形成される。
【００３７】
図4(B)は本発明に係るフィルムバルク弾性波共振器の第2実施形態を有するデュプレクサフィルタの第2実施形態を示した平面図である。図示されるように、デュプレクサフィルタ500の第2実施形態では、送信側フィルムバルク弾性波フィルタ410及び受信側フィルムバルク弾性波フィルタ420の一方側に、複数の受動素子430が追加的に形成される。受動素子430は、複数のインダクタ及びキャパシタであって、半導体基板440には、GPS用フィルムバルク弾性波フィルタ(図示せず)が追加的に形成される。
【００３８】
以下、図4(A)のフィルムバルク弾性波共振器のI-I'線断面を、図5に基づいて説明する。
図5は図4(A)のフィルムバルク弾性波共振器の一部を示した断面図である。図示されるように、複数のフィルムバルク弾性波共振器200は、一つの絶縁フィルム450上に形成されるか、または、絶縁フィルム450なしにそれぞれ形成される。フィルムバルク弾性波共振器200と半導体基板440間に空気層460が形成され、半導体基板440は、図1(A)〜(C)の半導体基板と同様な構造に形成される。
【００３９】
図6(A)は本発明に係るデュプレクサフィルタが装着された半導体パッケージの第1実施形態を示した断面図である。図示されるように、本発明に係るデュプレクサフィルタが装着された半導体パッケージ600の第1実施形態は、送信側及び受信側フィルムバルク弾性波フィルタ603、606を有する半導体チップ608と、該半導体チップ608が搭載された基板612と、半導体チップ608と基板612とを電気的に接続する複数の導電性ワイヤ602と、基板612の上面に接着剤604により接着されたリッド601と、から構成されている。
【００４０】
まず、半導体チップ608は、半導体基板607の上面に配置され、該半導体基板607の上面には、直列及び並列に接続された複数のフィルムバルク弾性波共振器を有する送信側及び受信側フィルムバルク弾性波フィルタ603、606がそれぞれ形成される。また、半導体基板607の上面には、インダクタ及びキャパシタのような複数の受動素子605が更に形成される。
【００４１】
また、基板612には、半導体チップ608が装着されるように、所定空間のキャビティ610を有するセラミック本体611が具備され、該セラミック本体611のキャビティ610の底面にはグラウンド層(Ground  Plane)614が形成され、該グラウンド層614に接続されて、セラミック本体611を貫通するように複数の導電グラウンドバイア(Conductive  Ground  Via)615が形成される。また、セラミック本体611のキャビティ610の外周面から下面までは複数の信号線613が形成される。基板612は、低温同時焼成セラミック(Low  Temperature  Co-fired  Ceramic：LTCC)または高温同時焼成セラミック(High  Temperature  Co-fired  Ceramic：HTCC)により形成されるが、基板612の材質は限定されない。
【００４２】
また、複数の導電性ワイヤ602は、半導体チップ608と信号線613またはグラウンド層614とを電気的に接続する。このとき、複数の導電性ワイヤ602は、ゴールドワイヤ、アルミニウムワイヤまたはこれらと等価物の一つから形成される。複数の導電性ワイヤ602の材質は限定されない。
また、リッド601は、基板612の上面に形成された接着剤604により接着され、半導体チップ608及び複数の導電性ワイヤ602などを外部環境から保護する役割をする。
【００４３】
図6(B)は本発明に係るデュプレクサフィルタが装着された半導体パッケージの第2実施形態を示した断面図である。図示されるように、本発明に係るデュプレクサフィルタが装着された半導体パッケージ700の第2実施形態は、送信側及び受信側フィルムバルク弾性波フィルタ603、606を有する半導体チップ608と、該半導体チップ608が搭載される基板612と、半導体チップ608と基板612とを電気的に接続する複数の導電性ワイヤ602と、基板612の上面に接着剤604により接着されたリッド601と、から構成されている。本発明に係るデュプレクサフィルタが装着された半導体パッケージ700の第2実施形態は、図6(A)に示した半導体パッケージ600と類似しているので、その相違点のみを説明する。
【００４４】
まず、半導体チップ608には、送信側及び受信側フィルムバルク弾性波フィルタ603、606のみが形成され、複数の受動素子605は形成されない。
一方、低温同時焼成セラミックを利用することで、基板612にインダクタ及びキャパシタのような複数の受動素子616が形成されるため、半導体チップ608に受動素子605を必ず形成する必要はない。
【００４５】
図7(A)は本発明に係るデュプレクサフィルタが装着された半導体パッケージの第3実施形態を示した断面図である。図示されるように、本発明に係るデュプレクサフィルタが装着された半導体パッケージ800の第3実施形態は、半導体チップ802と、半田（ソルダー）により半導体チップ802に接続される基板809と、該基板809の上面の半導体チップ802を封止する封止層801と、から構成されている。
【００４６】
また、半導体チップ802は、半導体基板805と、該半導体基板805の上面に複数のフィルムバルク弾性波共振器が直列及び並列に接続形成された送信側及び受信側フィルムバルク弾性波フィルタ804、806と、から構成されている。このとき、半導体チップ802の半導体基板805の表面には、インダクタ及びキャパシタのような複数の受動素子803が直接形成される。
【００４７】
また、基板809は、半導体チップ802が搭載されるセラミック本体810と、半導体チップ802が裏返されたまま、ソルダー807によりフリップチップ(Flip  chip)形態に接続されるように、セラミック本体810の上面に形成された複数の配線パターン808と、それら複数の配線パターン808に接続されて、セラミック本体810を貫通する複数の導電グラウンドバイア811及び信号導電バイア(signal  conductive  vias)813と、から構成される。このとき、基板809は、低温同時焼成セラミックまたは高温同時焼成セラミックにより形成される。
【００４８】
また、封止層801は、基板809の上部に形成された半導体チップ802を外部環境から保護するように、半導体チップ802を封止する。このとき、封止層801は、エポキシ、ポリマーまたはこれらと等価物の中、何れか一つにより形成されるが、このとき、封止層801の材質は限定されない。
一方、半導体チップ802の下面と基板809間には、半導体チップ802の下面に形成された送信側及び受信側フィルムバルク弾性波フィルタ804、806並びに受動素子803の特性が低下されないように、エアギャップ812が更に形成される。即ち、封止層801は、半導体チップ802の下面と基板809間には形成されない。
【００４９】
図7(B)は本発明に係るデュプレクサフィルタが装着された半導体パッケージの第4実施形態を示した断面図である。図示されるように、本発明に係るデュプレクサフィルタが装着された半導体パッケージ900の第4実施形態は、送信側及び受信側フィルムバルク弾性波フィルタ804、806を有する半導体チップ802と、該半導体チップ802が裏返されたまま搭載された基板809と、該基板809の上面の半導体チップ802を封止する封止層801と、から構成されている。このとき、本発明に係るデュプレクサフィルタが装着された半導体パッケージ900の第4実施形態は、図7(A)に示した半導体パッケージ800と類似しているので、その相違点のみを説明する。
【００５０】
まず、半導体チップ802には、送信側及び受信側フィルムバルク弾性波フィルタ804、806のみが形成され、複数の受動素子803は形成されない。
次いで、基板809には、低温同時焼成セラミックを利用することで、インダクタ及びキャパシタのような複数の受動素子814が形成されるため、半導体チップ802に受動素子803を必ず形成する必要はない。
【００５１】
また、図8(A)は本発明に係るデュプレクサフィルタが装着された半導体パッケージの第5実施形態を示した断面図である。図示されるように、本発明に係るデュプレクサフィルタが装着された半導体パッケージ1000の第5実施形態は、半導体チップ1002と、該半導体チップ1002が裏返されたまま接続された基板1009と、半導体チップ1002を封止する封止層1001と、から構成されている。
【００５２】
まず、半導体チップ1002は、半導体基板1004と、該半導体基板1004の上面に複数のフィルムバルク弾性波共振器が、直列及び並列に接続形成された送信側及び受信側フィルムバルク弾性波フィルタ1003、1005と、から構成される。
また、基板1009は、半導体チップ1002が搭載される絶縁本体1011と、該絶縁本体1011の上面に半導体チップ1002が裏返されたまま、ソルダー1007によりフリップチップ形態に接続して形成された複数の配線パターン1008と、から構成される。
【００５３】
基板1009の絶縁本体1011は、高抵抗を有するシリコン、印刷回路基板、セラミックまたはこれらと等価物の中、何れか一つにより形成されるが、絶縁本体1011の材質は限定されない。また、基板の絶縁本体1011の上面には、半導体チップ1002と対応する領域にインダクタ及びキャパシタのような複数の受動素子1006が更に形成される。
【００５４】
また、図8(A)に示したように、基板1009の絶縁本体1011には導電グラウンドバイア1010及び信号導電バイア1012が貫通形成され、導電グラウンドバイア1010は、絶縁本体1011の上面に形成された複数の配線パターン1008に接続される。
また、封止層1001は、半導体チップ1002を外部環境から保護するように、絶縁本体1011の上面の半導体チップ1002を密封する。
【００５５】
半導体チップ1002の下面と基板1009間には、半導体チップ1002の下面に形成されたフィルムバルク弾性波フィルタ1003、1005、及び基板1009の上面に形成された受動素子1006の特性が低下しないように、エアギャップ1013が更に形成される。即ち、半導体チップ1002と基板1009間の間隙には、封止層1001が形成されない。勿論、封止層1001は、エポキシ、ポリマーまたはこれらと等価物の中、何れか一つにより形成されるが、封止層1001の材質は限定されない。
【００５６】
また、図8(B)は本発明に係るデュプレクサフィルタが装着された半導体パッケージの第6実施形態を示した断面図である。本発明に係るデュプレクサフィルタが装着された半導体パッケージ1100の第6実施形態は、図8(A)に示した半導体パッケージ1000と類似しているので、その相違点のみを説明する。
【００５７】
図8(B)に示したように、本発明に係るデュプレクサフィルタが装着された半導体パッケージ1000の第6実施形態は、半導体チップ1002と、該半導体チップ1002が裏返されたまま接続される基板1009と、半導体チップ1002を封止する封止層1001と、から構成される。このとき、基板1009の絶縁本体1011の上面に形成された複数の配線パターン1008は、絶縁本体1011の上面を沿って半導体チップ1002の外側に延長される。また、基板1009の絶縁本体1011には、導電グラウンドバイア1010及び信号導電体バイアス1012が形成されない。
【図面の簡単な説明】
【００５８】
【図１】図１は、本発明に係るフィルムバルク弾性波共振器の実施形態を示した縦断面図で、(A)は第1実施形態を示した断面図、(B)は第2実施形態を示した断面図、(C)は第3実施形態を示した断面図である。
【図２】図２は、本発明に係るフィルムバルク弾性波共振器を有するデュプレクサフィルタの実施形態を示したブロック図で、(A)は第1実施形態を示したブロック図、(B)は第2実施形態を示したブロック図である。
【図３】図３は、本発明に係るフィルムバルク弾性波共振器を有するデュプレクサフィルタの実施形態を示したブロック図で、(A)は第3実施形態を示したブロック図、(B)は第4実施形態を示したブロック図である。
【図４】図４は、本発明に係るフィルムバルク弾性波共振器の第2実施形態を有するデュプレクサフィルタを示した平面図で、(A)は第1実施形態を示した平面図、(B)は第2実施形態を示した平面図である。
【図５】図５は、図4(A)のフィルムバルク弾性波共振器の一部を示した断面図である。
【図６】図６は、本発明に係るデュプレクサフィルタが装着された半導体パッケージを示した断面図で、(A)は第1実施形態を示した断面図、(B)は第2実施形態を示した断面図である。
【図７】図７は、本発明に係るデュプレクサフィルタが装着された半導体パッケージを示した断面図で、(A)は第3実施形態を示した断面図で、(B)は第4実施形態を示した断面図である。
【図８】図８は、本発明に係るデュプレクサフィルタが装着された半導体パッケージを示した断面図で、(A)は第5実施形態を示した断面図で、(B)は第6実施形態を示した断面図である。
【図９】図９は、従来の弾性共振器を示す図であって、(A)は従来のバルク微細加工法により製造されたフィルムバルク弾性波共振器を示した図で、(B)は従来の表面微細加工法により製造されたフィルムバルク弾性波共振器を示した図で、(C)は従来の弾性波反射層を利用して具現されたフィルムバルク弾性波共振器を示した図である。
【図１０】図１０は、従来のフィルムバルク弾性波共振器を有するデュプレクサフィルタ及び受動素子を示したブロック図である。
【符号の説明】
【００５９】
100、200、300：フィルムバルク弾性波共振器                  110：半導体基板
120：ホール                                                130：フィルム
140：下部電極                                               50：圧電膜
160：上部電極                                              210：空気層
310：弾性波反射層
【図１】
2004254325.tif 000003
【図２】
2004254325.tif 000004
【図３】
2004254325.tif 000005
【図４】
2004254325.tif 000006
【図５】
2004254325.tif 000007
【図６】
2004254325.tif 000008
【図７】
2004254325.tif 000009
【図８】
2004254325.tif 000010
【図９】
2004254325.tif 000011
【図１０】
2004254325.tif 000012