(57)【要約】【課題】駆動線の抵抗による電圧降下の影響が少なく、素子温度変動や電源電圧変動による信号のドリフトの少ない熱型赤外線固体撮像素子を提供すること。【解決手段】画素１に接続された第１の定電流源２の近傍に、バイアス線４１で共通接続された第２の定電流源４２を設け、第１の定電流源２と第２の定電流源４２の両端電圧を減算器４３で減算し、積分回路７によって一定時間積分して出力することにより、駆動線に現れる電圧分布をキャンセルする。また、画素電源６によって駆動される参照信号出力回路１８から、素子全体の温度に応じた参照信号をバイアス線４１に入力して、電源電圧変動と素子温度変動による信号のドリフトを減算器で減算し、外部に出力しないようにする。【選択図】        図１
2004233314.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１個以上が直列接続されたダイオードを有すると共に断熱構造と赤外線吸収構造を備えた画素が、２次元状に配列されて成る画素エリアと、前記画素の陽極を行毎に共通接続した複数の駆動線と、前記画素の陰極を列毎に共通接続すると共に、列毎の終端に第１の定電流化手段を備えた複数の信号線と、前記駆動線を順次選択し、選択した駆動線に画素用電源を接続する垂直走査回路と、前記信号線を順次選択し、選択した信号線から出力された画素信号を積分回路を介して外部に出力する水平駆動回路と、を備えた熱型赤外線固体撮像素子であって、
前記第１の定電流化手段と実質的に同一の電流を流す第２の定電流化手段を、前記信号線毎に設けると共に、
前記駆動線と略同一の抵抗を有するバイアス線によって、前記第２の定電流化手段の入力端を共通接続し、
前記第１の定電流化手段の両端電圧から前記第２の定電流化手段の両端電圧を減算器によって減算し、その減算器の出力を補正された画素信号として前記積分回路に入力することを特徴とする熱型赤外線固体撮像素子。
【請求項２】
前記減算器が、チョッパ型入力切替え回路から成ることを特徴とする請求項１に記載の熱型赤外線固体撮像素子。
【請求項３】
素子全体の温度に応じて変化する参照信号を前記バイアス線に出力する参照信号出力回路を備えたことを特徴とする請求項１又は２に熱型赤外線固体撮像素子。
【請求項４】
前記参照信号出力回路が、前記画素電源によって駆動されていることを特徴とする請求項３に記載の熱型赤外線固体撮像素子。
【請求項５】
前記参照信号出力回路と前記バイアス線の間に低域通過フィルタを備えたことを特徴とする請求項３又は４記載の熱型赤外線固体撮像素子。
【請求項６】
前記参照信号出力回路が、温度に応じて電気特性が変化する感温素子と、前記感温素子の陰極側に接続された第３の定電流化手段とを有し、前記第３の定電流化手段の両端電圧を参照信号として出力することを特徴とする請求項３乃至５のいずれか１項に記載の熱型赤外線固体撮像素子。
【請求項７】
前記参照信号出力回路が、Ｎ個（Ｎは自然数）の前記感温素子と、前記Ｎ個の感温素子の陰極側に共通に接続された１つの前記第３の定電流化手段とを有し、前記第３の定電流化手段が前記第１の定電流化手段のＮ倍の電流を流すことを特徴とする請求項６記載の熱型赤外線固体撮像素子。
【請求項８】
前記参照信号出力回路が、Ｎ個（Ｎは自然数）の前記感温素子と、前記感温素子の個々の陰極側に接続されたＮ個の前記第３の定電流化手段と、前記Ｎ個の第３の定電流化手段の両端電圧を平均化して参照信号として出力する平均化回路とを有することを特徴とする請求項６記載の熱型赤外線固体撮像素子。
【請求項９】
前記感温素子が、断熱構造と赤外線吸収構造の少なくとも一方を有しないことを除いて前記画素と実質同一構造の参照画素であることを特徴とする請求項６乃至８のいずれか１項に記載の熱型赤外線固体撮像素子。
【請求項１０】
前記感温素子が、サーミスタであることを特徴とする請求項６乃至８のいずれか１項に記載の熱型赤外線固体撮像素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、入射赤外線による温度変化を２次元配列された半導体センサで検出する熱型赤外線固体撮像素子に関し、特に、半導体センサからの電気信号を信号処理回路にて積分処理した後に出力する熱型赤外線固体撮像素子に関する。
【０００２】
【従来の技術】
一般的な熱型赤外線固体撮像素子では、断熱構造を有する画素を２次元に配列し、入射した赤外線によって画素の温度が変化することを利用して赤外線像を撮像する。非冷却型の熱型赤外線固体撮像素子の場合、画素を構成する温度センサには、ポリシリコン、アモルファスシリコン、炭化ケイ素や酸化バナジウム等のボロメータの他、ダイオードやトランジスタ等の半導体素子を用いたものが知られている。ダイオード等の半導体素子は、電気特性や温度依存性のバラツキが固体間で非常に小さいため、各画素の特性を均一にする上で有利である。
【０００３】
ダイオードを画素に用いた熱型赤外線固体撮像素子では、画素は２次元に配列されており、行ごとに駆動線によって接続され、列ごとに信号線によって接続されている。垂直走査回路とスイッチにより各駆動線が順番に選択され、選択された駆動線を介して電源から画素に通電される。画素の出力は信号線を介して積分回路に伝えられ、積分回路で積分及び増幅され、水平走査回路とスイッチによって順次出力端子へ出力される（例えば、非特許文献１参照）。
【０００４】
【非特許文献１】石川等、「従来のシリコンＩＣプロセスを用いた低コスト３２０×２４０非冷却ＩＲＦＰＡ」、Ｐａｒｔ  ｏｆ  ｔｈｅ  ＳＰＩＥ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  ｉｎｆｒａｒｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ  ＸＸＶ、１９９９年４月発行、Ｖｏｌ．３６９８、ｐ．５５６頁から５６４頁
【０００５】
【解決しようとする課題】
しかしながら、上記従来の熱型赤外線固体撮像素子では以下のような問題があった。
まず、各画素は行毎に設置された駆動線を通じて駆動されるが、駆動線の抵抗によって生じる電圧降下のため、各画素から読み取られる電圧が駆動線の終端側にいくに従って小さくなる。このため、駆動線の抵抗に応じたオフセット分布が撮像した画像に発生してしまう。また、熱型赤外線固体撮像素子の赤外光に対するレスポンス、即ち画素を構成するダイオードの両端電圧の変化は、駆動線における電圧降下成分にくらべはるかに小さいため、駆動線による電圧降下分布によって増幅器が飽和等をおこし、必要な増幅度を確保できない問題もある。
【０００６】
また、画素のレスポンスには赤外光のレスポンス以外に素子温度変化によるレスポンスも含まれる。そのため、素子温度制御を精密に行わないと、画像信号が素子温度変化とともにドリフトする現象が現れ、安定した画像取得ができない問題もある。即ち、画素を完全に断熱して赤外線による温度変化だけを検出することが理想であるが、実際には、基板の温度変化に伴って画素温度もある程度変化してしまう。このため、検出動作を行っているときに、赤外線撮像装置の環境温度が変化すると、その影響によって画素から読み取られる電圧も変化してしまう。この環境温度の変化による出力信号の変動は、入射赤外線による変化と区別がつかないため、赤外線の測定精度が低下し、安定した画像取得ができない、という問題が生じる。
【０００７】
さらに、素子の最終的な出力信号が画素を駆動する電源の電圧変動の影響を直接受けるため、出力信号が不安定となり易い。例えば、画素を定電流駆動させて画素の両端電圧の変化を信号として積分回路に読み出す場合、画素を駆動している電源自身の電圧が変動すると読み出される電圧も同じだけ変動するため、最終的に出力される信号の大きさも変動してしまう。
【０００８】
本発明は上記問題点に鑑みてなされたものであり、駆動線の抵抗による電圧降下の影響の少ない熱型赤外線固体撮像素子を提供することを目的とする。
さらに、電源電圧変動や素子温度変動による出力変動が少なく、安定した画像取得が可能な熱型赤外線固体撮像素子を提供することも目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本件発明に係る熱型赤外線固体撮像素子は、少なくとも１個以上が直列接続されたダイオードを有すると共に断熱構造と赤外線吸収構造を備えた画素が、２次元状に配列されて成る画素エリアと、前記画素の陽極を行毎に共通接続した複数の駆動線と、前記画素の陰極を列毎に共通接続すると共に、列毎の終端に第１の定電流化手段を備えた複数の信号線と、前記駆動線を順次選択し、選択した駆動線に画素用電源を接続する垂直走査回路と、前記信号線を順次選択し、選択した信号線から出力された画素信号を積分回路を介して外部に出力する水平駆動回路と、を備えた熱型赤外線固体撮像素子であって、
前記第１の定電流化手段と実質的に同一の電流を流す第２の定電流化手段を、前記信号線毎に設けると共に、前記駆動線と略同一の抵抗を有するバイアス線によって、前記第２の定電流化手段の入力端を共通接続し、
前記第１の定電流化手段の両端電圧から前記第２の定電流化手段の両端電圧を減算器によって減算し、その減算器の出力を補正された画素信号として前記積分回路に入力することを特徴とする。
【００１０】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。
実施の形態１．
図１は、本発明の実施の形態１に係る熱型赤外線固体撮像素子の回路構成を示す回路図である。複数個が直列接続されたダイオードを有し、赤外線吸収構造と断熱構造を備えた画素１が、２次元状に配列されて画素エリアを構成している。画素１の各行ごとに駆動線３が共通して接続されている。また、画素１の各列ごとに信号線１２が共通して接続され、各信号線１２の終端には定電流源２（＝第１の定電流源）が接続されている。垂直走査回路４とスイッチ５によって、各行の駆動線３に順次電圧が印加され、画素１が各行毎に順次駆動される。そして、１行分の画素１が駆動されている間に、水平駆動回路８とスイッチ９によって各列の画素が順次選択され、画素の出力が積分回路７を介して出力端子１０に順次読み出される。
【００１１】
画素１への通電は、選択された駆動線３を介して電源６によって行われる。画素１の陰極側に接続された信号線の終端には定電流源２が備えられているため、画素１は定電流駆動となる。定電流電源２の両端電圧は、電源６の電圧から画素１の両端の電圧と駆動線３での電圧降下を引いた値となる。このため、定電流源２の両端電圧を出力として読み出すことにより、画素１の両端電圧の変化、即ち、画素１に入射した赤外線量の変化を検出することができる。
【００１２】
従来の赤外線撮像素子では定電流源２の両端電圧を、そのまま積分回路７に入力して積分及び増幅を行っていた。ところが、駆動線３での電圧降下量は駆動線３の終端側になる程大きくなるため、定電流源２の両端電圧は各列毎に異なり、駆動線３の終端側になる程小さくなる。従って、定電流源２の両端電圧をそのまま積分回路７に出力すると、駆動線３の抵抗によるオフセット分布が撮像した画像に現れてしまう。
【００１３】
そこで、本実施の形態では、定電流源２の近傍に、定電流源２と実質的に同一の電流を流す定電流源４２（＝第２の定電流化手段）を信号線毎に設け、定電流源４２の入力端を駆動線３に平行に配置されたバイアス線４１によって共通接続している。バイアス線４１は、駆動線３と略同一の抵抗を持つように構成されている。そして、定電流源２と定電流源４２の各々の両端電圧を減算器４３に入力し、定電流源２の両端電圧から定電流源４１の両端電圧を減算してから、その減算された出力を積分回路７に入力する。
【００１４】
電流源２と電流源４２の流す電流は実質的に同一であり、駆動線３とバイアス線４１の抵抗は実質同じであるので、バイアス線４１における電圧降下は駆動線３における電圧降下と同じになる。従って、駆動線３の抵抗による電圧降下分布は、減算器４３で減算された後、積分回路７で積分されるので外部に出力されない。即ち、駆動線３の抵抗によって画像に現れるオフセット分布を解消することができる。また、駆動線３での電圧降下分布による増幅器の飽和を防止して必要な増幅度を容易に確保することができる。
【００１５】
また、バイアス線４１には、素子全体の温度に応じて変化する参照信号を出力する参照信号出力回路１８が、バッファアンプと低域通過フィルタを有するバイアス電源回路２１を介して接続されている。参照信号出力回路１８には、参照画素１８と、参照画素１８の陰極側に直列接続された定電流源２０（＝第３の定電流源）が備えられている。参照画素１８は、断熱構造と赤外線吸収構造の少なくとも一方を有しないことを除いて画素１と実質的に同一の構造を有し、素子温度の変化のみを検出できるようになっている。また、定電流源２０は、定電流源２と実質的に等しい電流が流れるように構成されている。
【００１６】
これにより、バイアス線４１には、素子全体の温度変動による信号ドリフトを校正するための基準信号が入力される。即ち、素子全体の温度変動によって画素と定電流源２の接続点に現れる電圧変動は、参照画素１９と定電流源２０の接続点における電圧変動と略同一となる。従って、素子温度変動による画素両端電圧のドリフト分は、減算器４３で減算されることになり、外部に出力されない。
【００１７】
さらに、本実施の形態では、参照信号出力回路１８が、画素１を駆動する電源６によって駆動されている。即ち、参照信号出力回路１８中の参照画素１９の陽極が画素１を駆動する電源６に接続されている。このため、バイアス線４１への入力は、電源電圧の変動によるドリフトを校正するための基準信号ともなる。従って、電源６の電圧変動によるドリフト分も、減算器４３で減算されることになり、外部に出力されない。
【００１８】
以下、本実施の形態に係る熱型赤外線撮像素子の各構成部分について詳細に説明する。
〔減算器４３〕
減算器４３は、２入力間の差分を出力できるものであれば良く、種々のものを用いることができる。本実施の形態では、チョッパ型入力切替え回路を減算器４３として用いる。図２に、チョッパ型入力切替え回路の一例を示す。この回路は、後段にインバータをつなぐことにより、Ａ／Ｄ変換機等において基準信号との比較結果を１もしくは０のデジタル信号として出力する比較器としてよく用いられる。本実施の形態では、比較器としてではなく、２入力の差信号を形成し、その値を次段の積分回路に伝えるというアナログ減算器として用いている。
【００１９】
図２において、入力端子５０には、画素１に接続した定電流源２の両端電圧
Ｖｐが入力され、入力端子５１には、バイアス線４１に接続した定電流源４２の両端電圧Ｖｒが入力される。そして、出力端子５２から出力電圧Ｖｏが出力される。入力端子５０、５１から入力された信号は、ＭＯＳスイッチ５３、５５によって結合容量５７に選択的に入力される。それぞれのＭＯＳスイッチ５３、５５には、ゲート端子５４、５６から制御信号が入力される。結合容量５７の出力端子側には、ＭＯＳスイッチ５８を経由してバイアス端子５９が接続され、バイアス電圧Ｖｂが入力される。ＭＯＳスイッチ５８のゲートに加えられる制御信号はＭＯＳスイッチ５５のそれと共通になっている。
【００２０】
図２に示すチョッパ型入力切替え回路の動作を説明する。まず、積分時間開始前に端子５６に制御信号を入力し、ＭＯＳスイッチ５５と５８を導通状態にする。その状態では結合容量５７の出力端子側の電極には、
Ｑ＝Ｃ（Ｖｂ−Ｖｒ）    −（１）
の電荷が発生する。ここでＣは、結合容量５７の容量値である。また、この状態で、出力端子５２の電圧Ｖｏは、
Ｖｏ＝Ｖｂ    −（２）
となっている。
【００２１】
次に、積分時間開始と同時にＭＯＳスイッチ５５と５８をＯＦＦにし、ＭＯＳスイッチ５３を導通状態にする。そうすると、結合容量５７の出力端子側の電極に発生する電荷Ｑ’は
Ｑ’＝Ｃ（Ｖｏ’−Ｖｐ）    −（３）
となる。このタイミングでは、出力端子５２は開放状態であるので、結合容量５７の電荷が保存される（即ち、Ｑ＝Ｑ’）。従って、出力端子５２に現れる電圧がＶｏからＶｏ’に変化することになる。このとき、（３）式と（４）式から、Ｖｏ’は次式で表される。
Ｖｏ’＝Ｖｂ＋（Ｖｐ−Ｖｒ）    −（４）
【００２２】
（４）式に示すように、積分時間における出力端子５２の電圧Ｖｏ’は、バイアス電圧Ｖｂに、定電流源２の電圧Ｖｐと定電流源４２の電圧Ｖｒの差信号を重畳したものになる。このようにして、減算器４３からゲート変調積分回路７に入力される信号は、画素１に対応する信号から、配線抵抗によるオフセット成分と温度ドリフト・電源ドリフトが除去されたものとなる。
【００２３】
このように、本発明におけるチョッパ型入力切替え回路では、２信号を選択的に入力可能な信号伝送経路において、信号伝送経路に直列に容量を入力すると共に、一方の信号の選択時に容量の出力側に所定のバイアス電圧を加え、他方の信号の選択時に容量の出力側を高インピーダンス状態とすることにより、２入力間の差信号を得る。このようなチョッパ型入力切替え回路によって減算器４３を構成することにより、信号出力回路の構成が簡易となり、熱型赤外線固体撮像素子の素子サイズや製造コストの増加を抑えながら、オフセット除去や温度ドリフト除去を実現することができる。
【００２４】
また、減算器４３としてチョッパ型入力切替え回路を用いれば、そのバイアス電圧Ｖｂを適切に選択することにより、積分回路７のバイアス電源を簡略化できる利点もある。即ち、従来の熱型赤外線固体撮像素子では、画素１と定電流源２によって積分回路７への入力電圧が決まるため、その入力電圧において積分回路７が適正に動作するように、積分回路７のバイアス電源を設計する必要があった。一方、本実施の形態によれば、積分回路７には、チョッパ型入力切替え回路４３から電圧Ｖｏ’が入力されるが、そのＶｏ’の大きさは、（４）式に示すように、チョッパ型入力切替え回路のバイアス電圧Ｖｂによって自由に制御することができる。従って、積分回路７に最適な入力電圧となるようにＶｏ’を制御すれば、積分回路７のバイアス電源の設計が容易となり、例えば、積分回路７のバイアス電源を省略してグランド接続することも可能となる。
【００２５】
尚、本実施の形態では、チョッパ型入力切替え回路のスイッチ５３、５５、５８としてＮ型ＭＯＳトランジスタを用いる場合を説明したが、Ｎ型ＭＯＳトランジスタに代えて、Ｐ型ＭＯＳトランジスタや両者を並列にした伝達ゲート構成を用いても良い。
【００２６】
〔画素１〕
図３（ａ）及び（ｂ）は、画素構造の一例を模式的に示す断面図及び斜視図である。温度センサとなるＰＮ接合ダイオード９０２は、２本の長い支持脚１１０１によってシリコン基板１１０２に設けられた中空部１１０３の上に支持されており、ダイオード９０２の電極配線１１０４が支持脚１１０１に埋め込まれている。中空部１１０３は、ダイオード９０２とシリコン基板１１０２との間の熱抵抗を高めて、断熱構造を形成している。
【００２７】
ダイオード９０２は、基板１１０２と独立した層にする必要があるので、ＳＯＩ基板を用いてＳＯＩ層上に形成されており、ＳＯＩ層下の埋め込み酸化膜は中空構造を支持する構造体の一部になっている。また、ダイオード部に熱的に接触している赤外線吸収構造１１０６が、図の上方から入射する赤外線を効率良く吸収できるように、支持脚１１０１の上方に張り出した構造となっている。尚、図２（ｂ）では下部の構造を判りやすくするため、図の前方の部分での赤外線吸収構造を除いて描いてある。
【００２８】
画素１に赤外線が入射すると、赤外線吸収構造１１０６を含めた画素１の全体によって吸収され、その吸収によって生じた熱がＰＮ接合ダイオード９０２に伝わる。ＰＮ接合ダイオード９０２の電流電圧特性は温度によって変化するため、ＰＮ接合ダイオードを定電流駆動して両端電圧をモニタすることにより、赤外線吸収量に応じた出力を得ることができる。熱型赤外線固体撮像素子では、画素１が２次元に多数配列されており、それらを順にアクセスしていく構造となっている。
【００２９】
このような素子では画素間の特性均一性が重要である。ダイオードの順方向電圧やその温度依存性は固体間のバラツキが非常に小さく、熱型赤外線撮像素子にとって温度センサにダイオードをもちいることは特性均一性を図る上で特に有効である。ＰＮ接合ダイオードは、感度を高めるために複数個が直列に接続することが好ましい。また、ＰＮ接合ダイオードにボロメータ膜等の適当な感温性の抵抗体を接続することによって感度を高めても良い。
【００３０】
〔参照信号出力回路〕
図１に示すように、参照信号出力回路１８は、画素エリア外に設けられた参照画素１９とそれに定電流を流す定電流源２０が直列接続された構成となっており、定電流源２０の両端電圧の差が出力される。参照画素１９は、赤外線が入射する画素エリアの外であって、画素エリアと実質的に同一基板上に形成されていることが好ましい。また、参照画素１９は、入射する赤外線に関係無く環境等による素子の温度変化だけを検出することができるように赤外線吸収構造あるいは断熱構造の何れか一方または両方を除いた構造となっている。断熱構造を有しない画素を形成するには、例えば、図３（ａ）及び（ｂ）に示した検出器の構造において、基板１１０２に中空部１１０３を形成しないか、あるいは支持脚１１０１の長さを画素１に比べ充分短くすれば良い。また、赤外線吸収構造を有しない画素を形成するには、例えば、図３（ａ）及び（ｂ）の画素１において赤外線吸収構造１１０６の形成を省略すれば良い。また、定電流源２０の電流は画素１に対する定電流源２と実質等しい電流とすることが好ましい。参照信号出力回路１８からは、赤外線吸収によらない素子の温度ドリフトを校正するための基準信号を出力することができる。
【００３１】
〔バイアス電源回路〕
参照信号出力回路１８の出力は、バイアス電源回路２１を介して、バイアス線４１に入力される。図４に、バイアス電源回路２の構成例を示す。図３の例において、バイアス電源回路２１は、バッファアンプ２９とその前後に設けられた低域通過フィルタ２８ａ及び２８ｂとから成る。このバッファ電源回路２１によって、参照信号出力回路１８の出力は低域通過フィルタ２８ａで雑音除去され、バッファ２９で電流駆動能力を上げ、再び低域通過フィルタ２８ｂで雑音除去されたのち、バイアス線４１に与えられる。
【００３２】
２つの低域通過フィルタ２８ａ及び２８ｂは、参照画素１９と定電流源２０の雑音をカットし温度ドリフト成分のみを抽出するためのものである。即ち、低域通過フィルタは、参照信号出力回路１９を設けることによる雑音の増大を防止する役割を果たしている。一般に、高Ｓ／Ｎを目指す赤外線検出器では、電源系の雑音は電源回路で充分低減されており、検出部からの雑音が装置の雑音主成分となる。従って、同一構成の画素１と参照画素１９の出力を減算器４３を通じて積分回路７に入力すると、両者の雑音は無相関であるので、雑音は従来の√２倍になる。一方、環境温度変化による検出部出力変化や、環境温度変化に伴う電源回路特性変動による電源電圧の変化は、その変動が一般に秒オーダ以上の緩やかなものである。したがって、それをモニタするバイアス電圧出力回路の帯域は、赤外線を検出する信号ラインに必要な帯域にくらべて充分狭くてもよい。そこで、参照信号出力回路１８の出力と減算器４３の入力端子の間に低域通過フィルタ２８ａ及び２８ｂを入れ、環境温度や電源回路のドリフト等による電圧変動のみを通過するようにすれば、参照信号出力回路１８による雑音増加を抑制することができる。
【００３３】
尚、このような赤外線固体撮像素子の画素にとっての雑音帯域幅の代表的な値は数ＫＨｚであるので、その１／１００以下にカットオフ周波数をきめておけば良い。電源電圧変動及び温度変動の観点からは、その変動周期は早くて秒オーダであるから数Ｈｚの帯域があれば十分である。また、本実施の形態では低域通過フィルタをバッファ２９の前後に挿入しているが、何れか一方だけでもよい。
【００３４】
低域通過フィルタ２８ａ及び２８ｂの回路構成例を、図５（ａ）及び（ｂ）に示す。以下に示す構成は、バッファアンプ２９の前後いずれの低域通過フィルタにも用いることができる。図５（ａ）の低域通過フィルタは、受動素子を用いたもので、抵抗もしくはリアクタンス３０と容量３１から成る。バッファアンプ２９の後側に挿入する低域通過フィルタ２８ｂとしては直流電圧降下がないリアクタンスの方が望ましい。一方、バッファアンプ２９の手前側に設ける低域通過フィルタ２８ａとしては、フィルタとしての特性が得られ易い抵抗を用いる方が望ましい。また、抵抗３０は、電源回路６の内部抵抗あるいはバッファアンプ２９の内部抵抗で代用してもよい。
【００３５】
図５（ｂ）の低域通過フィルタは、能動素子である演算増幅器２９を用いた積分回路であり、この回路構成も低域通過フィルタとして一般的であるので詳細な説明は省略する。
【００３６】
本発明における低域通過フィルタ２８ａ及び２８ｂは、図５（ａ）及び（ｂ）に例示するものに限定されるものではなく、他のフィルタ（例えば、スイッチトキャパシタ回路）を用いることもできる。また、低域通過フィルタは、バッファアンプ２９の前後いずれか一方だけに設けても良いが、その場合はバッファアンプ２９の前側のフィルタ（＝フィルタ２８ａ）を残すことが好ましい。バッファアンプ２９の後側には大きな電流が流れるため、フィルタでの電圧降下がバイアス電圧の変動の原因となるからである。
【００３７】
〔積分回路〕
画素１からの信号は、前述の減算器４３によって参照信号出力回路１８の信号が減算された後、積分回路７によって積分及び増幅される。積分回路７の一例を図６に示す。ＭＯＳトランジスタ１３は、積分トランジスタでゲートが入力端子になる。積分容量１４は、トランジスタ１５に接続されており、周期的にトランジスタ１５によりリセットされる。積分回路用バイアス線１１からはトランジスタ１３の動作点をきめるバイアス電圧が与えられる。ＭＯＳトランジスタ１３と積分容量１４とで、ゲート変調積分回路が構成されている。この積分回路の出力は、サンプルホールド（Ｓ／Ｈ）回路１６でサンプリングされ、バッファアンプ１７を介して出力される。
【００３８】
尚、本実施の形態では、回路構成を簡易なものとするため、積分トランジスタ１３のソースに接続されたバイアス線１１をグランド接続している。即ち、ソース電圧が０Ｖでも適切に動作するように積分トランジスタ１３のゲート電圧を設定することにより、積分トランジスタ１３のソースに接続するバイアス電源を省略している。前述の通り、積分トランジスタ１３へのゲート入力電圧（＝積分回路７への入力電圧）は、減算器４３の出力電圧Ｖｏ’によって決まる。そして減算器４３としてチョッパ型入力切替え回路を用いれば、そのバイアス電圧Ｖｂによって、出力電圧Ｖｏ’をある程度自由に制御することができる。そこで、積分トランジスタ１３がソース電圧０Ｖでも適切に動作するように減算器４３の出力Ｖｏ’を制御することにより、積分トランジスタ１３のソースに接続するバイアス電源が省略できる。
【００３９】
実施の形態２．
本実施の形態では、参照信号出力回路１８として、図７に示す構成を用いる他は、実施の形態１と同様にして熱型赤外線固体撮像素子を構成する。図７は、参照画素１９を複数個並列にし、その個数分だけ電流をました定電流源２２を直列接続したものである。即ち、Ｎ個の参照画素１９を並列に配置した場合には、定電流源２のＮ倍の電流を定電流源２２によって流すようにする。熱型赤外線固体撮像素子の温度は、有限の大きさをもつ素子領域内で分布をもつことがあるので、複数の参照画素１９を素子領域内に適当に分布設置すれば、その平均温度に反映した出力をとりだすことができる。
【００４０】
実施の形態３．
また、実施の形態２と同様の目的は、参照信号出力回路１８として、図８に示す構成を用いても実現できる。図８では、参照画素１９と定電流源２０が直列接続されたものを一組として、その組み合わせた構成そのものを素子領域内に適当に分布設置し、各々の出力を平均化回路２３で平均化するものである。尚、定電流源２０は、定電流源２と実質的に同一の電流を流すことが好ましい。平均化回路２３は、演算増幅器を用いた周知の回路である加算回路と除算回路の組み合わせで実現できる。
【００４１】
実施の形態４．
本実施の形態では、参照信号出力回路１８として、図９又は図１０に示す構成を用いる他は、実施の形態１から３と同様にして熱型赤外線固体撮像素子を構成する。図９の参照信号出力回路１８は、参照画素１９の代わりに、温度により抵抗が変化するサーミスタ２４を定電流源２５で定電流駆動させた例である。この構成では、バイアス電源回路２１内のバッファアンプ２９の出力電圧が実施の形態１の場合と同様になるように、サーミスタ２４の抵抗設定あるいは、定電流源２５の電流設定をすることが好ましい。また、バッファアンプ２９にレベルシフト動作を含めることによって、バッファ回路２９の出力電圧が実施の形態１の場合と同様になるようにしても良い。
【００４２】
また、図１０の参照信号出力回路１８は、図９の構成で定電流源２５の代わりに負荷抵抗２６を用い、サーミスタ２４を定電流駆動させた例である。この例でも、バッファ回路２９の出力電圧が実施の形態１の場合と同様になるように、サーミスタ２４と負荷抵抗２６の抵抗を設定し、あるいは、バッファアンプ２９にレベルシフト動作を含めることが好ましい。
【００４３】
実施の形態５．
図１１は、本発明に係る熱型赤外線固体撮像素子の他の実施形態である。定電流源２、２０及び４２に代えて、負荷抵抗３４、３５及び３６を用いた点を除けば、実施の形態１と同様である。負荷抵抗３４、３５及び３６の抵抗を実質的に同じにしておけば、実施の形態１の場合と同様の効果を得ることができる。
【００４４】
【発明の効果】
本発明によれば、画素に接続された第１の定電流源２近傍に、バイアス線で共通接続された第２の定電流源を設け、第１の定電流源と第２の定電流源の両端電圧を減算器４３で減算してから、積分回路によって積分するため、駆動線抵抗による電圧降下分布がバイアス線での電圧降下分布によってキャンセルされ、外部に出力されない。従って、駆動線の抵抗によるオフセット分布を解消することができる。また、駆動線での電圧降下分布による増幅器の飽和を防止して必要な増幅度を容易に確保することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態１に係る熱型赤外線固体撮像素子を示す回路図である。
【図２】図２は、減算器であるチョッパ型入力切替え回路の一例を示す回路図である。
【図３】図３（ａ）及び（ｂ）は、本実施の形態に係る熱型赤外線固体撮像素子の画素構造を示す断面図及び斜視図である。
【図４】図４は、参照信号出力回路に接続されたバイアス電源回路の一例を示す回路図である。
【図５】図５（ａ）及び（ｂ）は、低域通過フィルタの例を示す回路図である。
【図６】図６は、積分回路の例を示す回路図である。
【図７】図７は、実施の形態２で用いる参照信号出力回路を示す回路図である。
【図８】図８は、実施の形態３で用いる参照信号出力回路を示す回路図である。
【図９】図９は、実施の形態４で用いる参照信号出力回路を示す回路図である。
【図１０】図１０は、実施の形態４で用いる参照信号出力回路の別の例を示す回路図である。
【図１１】本発明の実施の形態５に係る熱型赤外線固体撮像素子を示す回路図である。
【符号の説明】
１  画素、２、２０，４２  定電流源、３  駆動線、４  垂直走査回路、６  電源、７  積分回路、８  水平走査回路、９  スイッチ、１０  出力端子、１２  信号線、１９  参照画素、２１  バイアス電源回路、４１  バイアス線、４３  減算器。
【図１】
2004233314.tif 000003
【図２】
2004233314.tif 000004
【図３】
2004233314.tif 000005
【図４】
2004233314.tif 000006
【図５】
2004233314.tif 000007
【図６】
2004233314.tif 000008
【図７】
2004233314.tif 000009
【図８】
2004233314.tif 000010
【図９】
2004233314.tif 000011
【図１０】
2004233314.tif 000012
【図１１】
2004233314.tif 000013