(57)【要約】【課題】基板仮想合わせライン上の中央Φ電極の幅が他のΦ電極の幅以上である固体撮像装置を提供する。【解決手段】半導体基板上に基板仮想合わせラインを設定し、複数の左側Φ電極のパターニングのための左側マスク上に左側マスク仮想合わせラインを設定する。そして、基板仮想合わせラインに対する半導体基板上に露光投影された左側マスク仮想合わせラインの合わせずれの左側マスク右方向最大ずれ幅と左側マスク左方向最大ずれ幅を決定する。左側マスク仮想合わせラインの右側に左側マスク左方向最大ずれ幅以上の幅を有し、左側に左側マスク右方向最大ずれ幅と複数の左側Φ電極の幅の半分の幅の和以上の幅を有する中央Φ電極のパターンを左側マスクに設ける。基板仮想合わせラインに対して、半導体基板に露光投影された左側マスク仮想合わせラインが重なるように左側マスクの左側Φ電極と中央Φ電極のパターンを露光投影する。【選択図】      図６
2004247326.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の帯状表面を含む前記半導体基板内に設けられた前記第１導電型と異なる導電型の半導体領域と、
前記半導体領域の上方に設けられ、前記帯状表面を前記帯状表面の幅方向に横断する左側Φ電極と、
前記半導体領域の上方で前記左側Φ電極から離れて設けられ、前記帯状表面を前記帯状表面の幅方向に横断し、前記帯状表面の長さ方向の幅が左側Φ電極の前記帯状表面の長さ方向の幅に等しい右側Φ電極と、
前記半導体領域の上方で前記左側Φ電極と前記右側Φ電極の間に設けられ、前記帯状表面を前記帯状表面の幅方向に横断し、前記帯状表面の長さ方向の幅が前記左側Φ電極の前記帯状表面の長さ方向の幅より広い中央Φ電極を有することを特徴とする固体撮像装置。
【請求項２】
前記左側Φ電極の下方に位置する前記帯状表面の第１辺に接し、前記半導体基板の表面を含む前記半導体基板内に設けられた前記第１導電型と異なる導電型の左側転送路と、
前記右側Φ電極の下方に位置する前記第１辺に接し、前記半導体基板１の表面を含む前記半導体基板内に設けられた前記第１導電型と異なる導電型の右側転送路と、
前記半導体基板の第１矩形表面を含む前記半導体基板内に設けられ、前記第１矩形表面の第２辺が前記第１辺と平行で、前記第２辺の中点が前記左側転送路に近接し、前記第１導電型と異なる導電型の左側画素と、
前記第１矩形表面と合同の前記半導体基板の第２矩形表面を含む前記半導体基板内に設けられ、前記第２矩形表面の第３辺が前記第１辺と平行で前記第２辺の延長線上に配置され、前記第３辺の中点が前記右側転送路に近接し、前記第１導電型と異なる導電型の右側画素と、
前記左側転送路と前記右側転送路の上方に設けられ、前記第２辺と前記第３辺の上方に平行に配置された第４辺を有する帯状のシフトゲート電極をさらに有することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第２辺の中点と前記第３辺の中点の距離は、左側Φ電極の前記帯状表面の長さ方向の幅の中点と右側Φ電極の前記帯状表面の長さ方向の幅の中点の距離より短いことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
半導体基板上に基板仮想合わせラインを設定することと、
複数の左側Φ電極のパターニングのための左側マスク上に、左側マスク仮想合わせラインを設定することと、
前記基板仮想合わせラインに対する前記半導体基板上に露光投影された左側マスク仮想合わせラインの合わせずれの左側マスク右方向最大ずれ幅と左側マスク左方向最大ずれ幅を決定することと、
左側マスク仮想合わせラインの右側に前記左側マスク左方向最大ずれ幅以上の幅と、左側に前記左側マスク右方向最大ずれ幅と前記複数の左側Φ電極の幅の半分の幅の和以上の幅を有する中央Φ電極のパターンを左側マスクに設けることと、
前記基板仮想合わせラインに対して、前記半導体基板に露光投影された前記左側マスク仮想合わせラインが重なるように、左側マスクの左側Φ電極と中央Φ電極のパターンを露光投影することを有することを特徴とする固体撮像装置の製造方法。
【請求項５】
複数の右側Φ電極のパターニングのための右側マスク上に、右側マスク仮想合わせラインを設定することと、
前記基板仮想合わせラインに対する前記半導体基板１上に露光投影された右側マスク仮想合わせラインの合わせずれの右側マスク右方向最大ずれ幅と右側マスク左方向最大ずれ幅を決定することと、
右側マスク仮想合わせラインの左側に前記右側マスク右方向最大ずれ幅以上の幅と、右側に前記右側マスク左方向最大ずれ幅と前記複数の右側Φ電極の幅の半分の幅の和以上の幅を有する中央Φ電極のパターンを右側マスクに設けることと、
前記基板仮想合わせラインに対して、前記半導体基板に露光投影された前記右側マスク仮想合わせラインが重なるように、右側マスクの右側Φ電極と中央Φ電極のパターンを露光投影することをさらに有することを特徴とする請求項４に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置を複数のショットに分けて露光する固体撮像装置の製造方法に関し、特に、アナログシフトレジスタのΦ電極の形成に関する。
【０００２】
【従来の技術】
固体撮像装置を含め大型の半導体装置の製造方法では、半導体装置を複数のショットに分けて露光しパターニングを行っている（例えば、特許文献１参照。）。
【０００３】
まず、図１５（ａ）に示すように、半導体基板４８において、基板仮想合わせラインＩ−Ｉの左側の領域４９に、左側マスク４６のパターン４７を露光投影するショットを放ち。次に、図１５（ｂ）に示すように、基板仮想合わせラインＩ−Ｉの右側の領域５０に、右側マスク５１のパターン５２を露光投影するショットを放つ。これらのことにより、半導体基板４８の全面を露光しパターニングをすることができる。
【０００４】
【特許文献１】
特開２００１−２１５７１７号公報（請求項１、図５）
【０００５】
【発明が解決しようとする課題】
固体撮像装置の右側半分で画像劣化が発生する場合があった。固体撮像装置は、図１６に示すように、ｐ型シリコン基板１と、画素４１乃至４４と、シフトゲート電極４５と、転送路３乃至６と、アナログシフトレジスタを有している。アナログシフトレジスタはｎ＋半導体領域２と、Φ電極３２乃至３５、３７乃至３９、５５を有している。画像劣化が発生した固体撮像装置では、図１６に示すように、基板仮想合わせラインＩ−Ｉ上に配置された中央Φ電極５５の幅ｄ５５が他のΦ電極３２乃至３５、３７乃至３９の幅ｄ２乃至ｄ５、ｄ７乃至ｄ９より細いことがわかった。
【０００６】
画素４１乃至４４に発生した蓄積電荷は、シフトゲート電極４５によって、転送路３乃至６を通って、Φ電極３２、３４、３７、３９の下方のｎ＋半導体領域２に移動する。そして、左隣のΦ電極３５、３３、５５、３８の下方のｎ＋半導体領域２に移動し、さらに、左隣のΦ電極３４、３２、３７の下方のｎ＋半導体領域２に移動する。このように、蓄積電荷は、左方向に移動していく。
中央Φ電極５５より右側のΦ電極３７、３９の下方に移動した蓄積電荷は、中央Φ電極５５の下方のｎ＋半導体領域２に移動し、通過する。
【０００７】
この中央Φ電極５５の下方のｎ＋半導体領域２の体積は、他のΦ電極３２乃至３５、３７乃至３９の下方のｎ＋半導体領域２の体積より小さいので、この中央Φ電極５５の下方のｎ＋半導体領域２に維持できる最大の電荷量は、他のΦ電極３２乃至３５、３７乃至３９の下方のｎ＋半導体領域２に維持できる最大の電荷量より小さい。中央Φ電極５５の下方のｎ＋半導体領域２に維持できる最大の電荷量より大きい蓄積電荷が移動すると、蓄積電荷を中央Φ電極５５の下方のｎ＋半導体領域２に維持できる最大の電荷量まで減少させる。これらのことにより、固体撮像装置の右側半分の画素４３、４４で生成した蓄積電荷は、中央Φ電極５５の下方のｎ＋半導体領域２で減少していると考えられた。
【０００８】
中央Φ電極５５の幅ｄ５５が他のΦ電極３２乃至３５、３７乃至３９の幅ｄ２乃至ｄ５、ｄ７乃至ｄ９より細いのは、固体撮像装置の製造方法において、図１５（ａ）の半導体基板４８の基板仮想合わせラインＩ−Ｉに対して、左側マスク４６のパターン４７、又は図１５（ｂ）の右側マスク５１のパターン５２の合わせずれが発生したためであると考えられた。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、基板仮想合わせラインＩ−Ｉ上の中央Φ電極５５の幅ｄ５５が他のΦ電極３２乃至３５、３７乃至３９の幅ｄ２乃至ｄ５、ｄ７乃至ｄ９以上である固体撮像装置を提供することにある。
【００１０】
また、本発明の目的は、基板仮想合わせラインＩ−Ｉ上の中央Φ電極５５の幅ｄ５５を他のΦ電極３２乃至３５、３７乃至３９の幅ｄ２乃至ｄ５、ｄ７乃至ｄ９以上に設定可能な固体撮像装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記問題点を解決するための本発明の第１の特徴は、第１導電型の半導体基板１と、この半導体基板の帯状表面を含む半導体基板１内に設けられた第１導電型と異なる導電型の半導体領域と、半導体領域の上方に設けられ帯状表面を帯状表面の幅方向に横断する左側Φ電極と、半導体領域の上方で左側Φ電極から離れて設けられ帯状表面を帯状表面の幅方向に横断し帯状表面の長さ方向の幅が左側Φ電極の帯状表面の長さ方向の幅に等しい右側Φ電極と、半導体領域の上方で左側Φ電極と右側Φ電極の間に設けられ帯状表面を帯状表面の幅方向に横断し帯状表面の長さ方向の幅が左側Φ電極の帯状表面の長さ方向の幅より広い中央Φ電極を有する固体撮像装置にある。
【００１２】
本発明の第２の特徴は、半導体基板上に基板仮想合わせラインを設定することと、  複数の左側Φ電極のパターニングのための左側マスク上に左側マスク仮想合わせラインＩＩを設定することと、基板仮想合わせラインに対する半導体基板上に露光投影された左側マスク仮想合わせラインの合わせずれの左側マスク右方向最大ずれ幅と左側マスク左方向最大ずれ幅を決定することと、左側マスク仮想合わせラインの右側に左側マスク左方向最大ずれ幅以上の幅と左側に左側マスク右方向最大ずれ幅と複数の左側Φ電極の幅の半分の幅の和以上の幅を有する中央Φ電極のパターンを左側マスクに設けることと、基板仮想合わせラインに対して、半導体基板に露光投影された左側マスク仮想合わせラインが重なるように左側マスクの左側Φ電極と中央Φ電極のパターンを露光投影することを有する固体撮像装置の製造方法にある。
【００１３】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態について説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。
【００１４】
（第１の実施の形態）
本発明の第１の実施の形態に係る固体撮像装置は、図１に示すように、半導体基板１、半導体領域２、左側Φ電極３２乃至３５、右側Φ電極３７乃至３９、中央Φ電極３１、左側転送路３、４、右側転送路５、６、左側画素４１、４２、右側画素４３、４４とシフトゲート電極４５を有する。第１の実施の形態では、まず、右側フォトマスクの合わせずれと左側フォトマスクの合わせずれのずれ量が、固体撮像装置の製造時にゼロであった場合について説明する。
【００１５】
半導体基板１には、ｐ型シリコン（Ｓｉ）基板を用いている。
【００１６】
半導体領域２は、半導体基板１の帯状表面を含む半導体基板１内に設けられる。従って、半導体領域２もこの帯状表面を有する。半導体領域２は、ｎ＋型シリコンの拡散領域である。
【００１７】
複数の左側Φ電極３２乃至３５は、半導体領域２の上方に設けられる。左側Φ電極３２乃至３５は、半導体領域２の帯状表面を帯状表面の幅方向に横断する。左側Φ電極３３乃至３５の半導体領域２の帯状表面の長さ方向の幅ｄ３乃至ｄ５は、左側Φ電極３２の半導体領域２の帯状表面の長さ方向の幅ｄ２に等しい。
【００１８】
複数の右側Φ電極３７乃至３９は、半導体領域２の上方で、左側Φ電極３２から離れて設けられる。右側Φ電極３７乃至３９は、半導体領域２の帯状表面を帯状表面の幅方向に横断する。右側Φ電極３７乃至３９の半導体領域２の帯状表面の長さ方向の幅ｄ７乃至ｄ９は、左側Φ電極３２の半導体領域２の帯状表面の長さ方向の幅ｄ２に等しい。
【００１９】
中央Φ電極３１は、半導体領域２の上方で左側Φ電極３２と右側Φ電極３７の間に設けられる。中央Φ電極３１は、基板仮想合わせラインＩ−Ｉ上に設けられる。中央Φ電極３１は、半導体領域２の帯状表面を帯状表面の幅方向に横断する。中央Φ電極３１の半導体領域２の帯状表面の長さ方向の幅ｄ２５は、左側Φ電極３２の半導体領域２の帯状表面の長さ方向の幅ｄ２より広い。
【００２０】
左側転送路３は、左側Φ電極３４の下方に位置する半導体領域２の帯状表面の第１辺に接する。左側転送路４は、左側Φ電極３２の下方に位置する半導体領域２の帯状表面の第１辺に接する。左側転送路４は、複数の左側転送路３、４の端部に配置される。左側転送路３、４の半導体領域２の帯状表面の第１辺に接する辺の中点は、半導体領域２の帯状表面の第１辺の左側Φ電極３２、３４の下方に位置する線分の中点に一致する。左側転送路３、４は、半導体基板１の表面を含む半導体基板１内に設けられる。左側転送路３、４は、ｎ＋型シリコンの拡散領域である。
【００２１】
右側転送路５は、右側Φ電極３７の下方に位置する半導体領域２の帯状表面の第１辺に接する。右側転送路６は、右側Φ電極３９の下方に位置する半導体領域２の帯状表面の第１辺に接する。右側転送路５は、複数の右側転送路５、６の端部に配置される。右側転送路５、６の半導体領域２の帯状表面の第１辺に接する辺の中点は、半導体領域２の帯状表面の第１辺の右側Φ電極３７、３９の下方に位置する線分の中点に一致する。右側転送路５、６は、半導体基板１の表面を含む半導体基板１内に設けられる。右側転送路５、６は、ｎ＋型シリコンの拡散領域である。
【００２２】
左側画素４１、４２は、半導体基板１の第１矩形表面を含む半導体基板１内に設けられる。従って、左側画素４１、４２もこの第１矩形表面を有する。左側画素４１、４２の第１矩形表面の第２辺は、半導体領域２の帯状表面の第１辺と平行である。左側画素４１の第１矩形表面の第２辺の中点は、左側転送路３に近接する。左側画素４２の第１矩形表面の第２辺の中点は、左側転送路４に近接する。左側画素４１、４２は、ｎ＋型シリコンの拡散領域である。
【００２３】
右側画素４３、４４は、左側画素４１、４２の第１矩形表面と合同の半導体基板１の第２矩形表面を含む。右側画素４３、４４は、この第２矩形表面を含む半導体基板１内に設けられる。右側画素４３、４４の第２矩形表面の第３辺は、半導体領域２の帯状表面の第１辺に平行である。右側画素４３の第２矩形表面の第３辺は、左側画素４１、４２の第１矩形表面の第２辺の延長線上に配置される。右側画素４３の第２矩形表面の第３辺の中点は、右側転送路５に近接する。右側画素４４の第２矩形表面の第３辺の中点は、右側転送路６に近接する。右側画素４３、４４は、ｎ＋型シリコンの拡散領域である。左側画素４２の第１矩形表面の第２辺の中点と右側画素４３の第２矩形表面の第３辺の中点の距離Ｄｔ２は、画素ピッチＤｔ１乃至Ｄｔ３に等しい。半導体領域２の帯状表面の長さ方向の左側Φ電極３２の幅ｄ２の中点と右側Φ電極３７の幅ｄ７の中点の距離は、画素ピッチＤｔ１乃至Ｄｔ３より長い。半導体領域２の帯状表面の長さ方向の左側Φ電極３２の幅ｄ２の中点と左側Φ電極３４の幅ｄ４の中点の距離は、画素ピッチＤｔ１乃至Ｄｔ３に等しい。半導体領域２の帯状表面の長さ方向の右側Φ電極３７の幅ｄ７の中点と右側Φ電極３９の幅ｄ９の中点の距離は、画素ピッチＤｔ１乃至Ｄｔ３に等しい。
【００２４】
シフトゲート電極４５は、左側転送路３、４と右側転送路５、６の上方に設けられる。シフトゲート電極４５は帯状であり、帯状のシフトゲート電極４５の第４辺は、左側画素４１、４２の第１矩形表面の第２辺と右側画素４３、４４の第２矩形表面の第３辺の上方で、かつ平行に配置される。
【００２５】
本発明の第１の実施の形態に係る固体撮像装置の製造方法を説明する。
【００２６】
まず、図２に示すように、ｐ型半導体基板１の表面を含む半導体基板１内に、帯状の半導体領域２、左側転送路３、４と右側転送路５、６を形成する。半導体基板１としては、シリコン基板を用いた。半導体領域２、左側転送路３、４と右側転送路５、６はｎ型シリコンである。複数の左側転送路３、４は、半導体領域２の第１辺に接する辺が一定の第１ピッチＤｂ１になるように半導体基板１の表面を含む前記半導体基板１内に配置する。
【００２７】
複数の右側転送路５、６は、半導体領域２の第１辺に接する辺が第１ピッチＤｂ１と等しい第２ピッチＤｂ３になるようにシリコン基板１の表面を含む前記半導体基板１内に配置する。左側転送路４は、複数の左側転送路３、４の端部に配置される。右側転送路５は、複数の右側転送路５、６の端部に配置される。左側転送路４と右側転送路５の半導体領域２の第１辺に接する辺の第３ピッチＤｂ２は、第１ピッチＤｂ１、第２ピッチＤｂ３より大きく設定する。
半導体基板１上で第３ピッチＤｂ２の中点を通る線を、基板仮想合わせラインＩ−Ｉに設定する。
【００２８】
複数の左側転送路３、４と複数の右側転送路５、６の半導体領域２の第１辺に接する辺に対向する辺の中点のピッチは、画素ピッチＤｔ１乃至Ｄｔ３に等しくする。すなわち、左側転送路３、４では、半導体領域２の第１辺に接する辺の中点より、その辺に対向する辺の中点は、距離Ｄ３、Ｄ４だけ基板仮想合わせラインＩ−Ｉに近くする。右側転送路５、６では、半導体領域２の第１辺に接する辺の中点より、その辺に対向する辺の中点は、距離Ｄ５、Ｄ６だけ基板仮想合わせラインＩ−Ｉに近くする。距離Ｄ３乃至Ｄ６の大きさは互いに等しくする。
【００２９】
図３に示すように、中央Φ電極３１と複数の左側Φ電極３２乃至３５のパターニングのための左側フォトマスク７上に、左側マスク仮想合わせラインＩＩ−ＩＩを設定する。なお、以下の説明では、理解を容易にするために、等倍の露光について説明する。以下の説明を縮小露光に適用するためには、その縮小露光の縮小率の逆数の倍率にフォトマスク７の寸法を拡大すればよい。基板仮想合わせラインＩ−Ｉに対する半導体基板１上に露光投影された左側マスク仮想合わせラインＩＩ−ＩＩの合わせずれの左側マスク右方向最大ずれ幅Ｓ１と左側マスク左方向最大ずれ幅Ｓ２を決定する。左側マスク右方向最大ずれ幅Ｓ１と左側マスク左方向最大ずれ幅Ｓ２は、露光装置の合わせ精度や露光装置の外界からの振動等によって大きさが変わるので、露光装置毎に測定を行い決定する。露光装置毎の測定値に対する最大値を左側マスク右方向最大ずれ幅Ｓ１と左側マスク左方向最大ずれ幅Ｓ２に設定する。また、左側マスク右方向最大ずれ幅Ｓ１と左側マスク左方向最大ずれ幅Ｓ２は等しくてもよい。
【００３０】
中央Φ電極３１の開口パターン１１を、左側マスク仮想合わせラインＩＩ−ＩＩの右側に、左側マスク左方向最大ずれ幅Ｓ２以上の幅を有するように設定する。開口パターン１１を、左側マスク仮想合わせラインＩＩ−ＩＩの左側に、左側マスク右方向最大ずれ幅Ｓ１と複数の左側Φ電極３２乃至３５の開口パターン１２乃至１５の幅ｄ２乃至ｄ５の半分の幅ｄ１１の和（Ｓ１＋ｄ１１）以上の幅を有するように設定する。従って、中央Φ電極３１の開口パターン１１の幅ｄ１は、開口パターン１２乃至１５の幅ｄ２乃至ｄ５の半分の幅ｄ１１、左側マスク右方向最大ずれ幅Ｓ１と左側マスク左方向最大ずれ幅Ｓ２の和（ｄ１１＋Ｓ１＋Ｓ２）以上の幅である。
【００３１】
図４に示すように、中央Φ電極３１と複数の右側Φ電極３７乃至３９のパターニングのための右側フォトマスク８上に、右側マスク仮想合わせラインＩＩＩ−ＩＩＩを設定する。基板仮想合わせラインＩ−Ｉに対する半導体基板１上に露光投影された右側マスク仮想合わせラインＩＩＩ−ＩＩＩの合わせずれの右側マスク右方向最大ずれ幅Ｓ３と右側マスク左方向最大ずれ幅Ｓ４を決定する。右側マスク右方向最大ずれ幅Ｓ３と右側マスク左方向最大ずれ幅Ｓ４は、露光装置毎に測定を行い決定する。露光装置毎の測定値に対する最大値を右側マスク右方向最大ずれ幅Ｓ３と右側マスク左方向最大ずれ幅Ｓ４に設定する。また、右側マスク右方向最大ずれ幅Ｓ３と右側マスク左方向最大ずれ幅Ｓ４は等しくてもよい。
【００３２】
中央Φ電極３１の開口パターン１６を、右側マスク仮想合わせラインＩＩＩ−ＩＩＩの左側に、右側マスク左方向最大ずれ幅Ｓ３以上の幅を有するように設定する。開口パターン１６を、右側マスク仮想合わせラインＩＩＩ−ＩＩＩの右側に、右側マスク右方向最大ずれ幅Ｓ３と複数の右側Φ電極３７乃至３９の開口パターン１７乃至１９の幅ｄ７乃至ｄ９の半分の幅ｄ１２の和（Ｓ４＋ｄ１２）以上の幅を有するように設定する。従って、中央Φ電極３１の開口パターン１６の幅ｄ６は、開口パターン１７乃至１９の幅ｄ７乃至ｄ９の半分の幅ｄ１２、右側マスク右方向最大ずれ幅Ｓ３と右側マスク左方向最大ずれ幅Ｓ４の和（ｄ１２＋Ｓ３＋Ｓ４）以上の幅である。
【００３３】
半導体基板１上にシリコン酸化膜を形成する。このシリコン酸化膜の上にｎ型のポリシリコン膜を形成する。さらに、このポリシリコン膜の上にフォトレジスト膜を形成する。図５に示すように、基板仮想合わせラインＩ−Ｉに対して、半導体基板１に露光投影された左側マスク仮想合わせラインＩＩ−ＩＩが重なるように、左側フォトマスク７の左側Φ電極３２乃至３５の開口パターン１２乃至１５と中央Φ電極３１の開口パターン１１を露光投影する。そして、半導体基板１上方のフォトレジスト膜に、左側Φ電極３２乃至３５の露光領域２２乃至２５と中央Φ電極３１の露光領域２１を形成する。
【００３４】
これらのことにより、中央Φ電極３１の露光領域２１は、基板仮想合わせラインＩ−Ｉの右側に、左側マスク左方向最大ずれ幅Ｓ２以上の幅ｄ２２を有する。露光領域２１は、基板仮想合わせラインＩ−Ｉの左側に、左側マスク右方向最大ずれ幅Ｓ１と複数の左側Φ電極３２乃至３５の露光領域２２乃至２５の幅ｄ２乃至ｄ５の半分の幅ｄ１１の和（Ｓ１＋ｄ１１）以上の幅ｄ２１を有する。左側転送路３、４の半導体領域２の帯状表面の第１辺に接する辺の中点は、半導体領域２の帯状表面の第１辺の左側Φ電極３２、３４の露光領域２２、２４の下方に位置する線分の中点に一致する。
【００３５】
図６に示すように、基板仮想合わせラインＩ−Ｉに対して、半導体基板１に露光投影された右側マスク仮想合わせラインＩＩＩ−ＩＩＩが重なるように、右側フォトマスク８の右側Φ電極３７乃至３９の開口パターン１７乃至１９と中央Φ電極３１の開口パターン１６を露光投影する。そして、半導体基板１上方のフォトレジスト膜に、右側Φ電極３７乃至３９の露光領域２７乃至２９と中央Φ電極３１の露光領域２６を形成する。
【００３６】
これらのことにより、中央Φ電極３１の露光領域２１と露光領域２６は一部が重なる。中央Φ電極３１の露光領域２６は、基板仮想合わせラインＩ−Ｉの左側に、右側マスク右方向最大ずれ幅Ｓ３以上の幅ｄ２３を有する。露光領域２６は、基板仮想合わせラインＩ−Ｉの右側に、右側マスク左方向最大ずれ幅Ｓ４と複数の右側Φ電極３７乃至３９の露光領域２７乃至２９の幅ｄ７乃至ｄ９の半分の幅ｄ１２の和（Ｓ４＋ｄ１２）以上の幅ｄ２４を有する。右側転送路５、６の半導体領域２の帯状表面の第１辺に接する辺の中点は、半導体領域２の帯状表面の第１辺の右側Φ電極３７、３９の露光領域２７、２９の下方に位置する線分の中点に一致する。
【００３７】
露光領域２１と露光領域２６による中央Φ電極３１の露光領域の幅ｄ２５は、幅ｄ２１と幅ｄ２４の和になる。従って、幅ｄ２５は、左側最大ずれ幅Ｓ／２の２倍Ｓ１と右側マスク左方向最大ずれ幅Ｓ４と左側Φ電極３２乃至３５の半分の幅ｄ１１と右側Φ電極３７乃至３９の半分の幅ｄ１２の和以上になる。ここで、左側Φ電極３２乃至３５と右側Φ電極３７乃至３９の幅ｄ２乃至ｄ５、ｄ７乃至ｄ９が互いに等しく、幅ｄとする。また、フォトマスクの最大ずれ幅Ｓ１乃至Ｓ４も互いに等しく、最大ずれ幅Ｓ／２とする。これより、幅ｄ２５は、幅ｄと最大ずれ幅Ｓ／２の２倍の和となる。最大ずれ幅Ｓ／２の２倍を幅Ｓとすると、この幅Ｓは左方向最大ずれ幅と右方向最大ずれ幅の和になる。この幅Ｓは、露光装置毎に存在し、正に値をとるので、幅ｄ２５は幅ｄより大きい。
【００３８】
次に、フォトレジストを現像し、露光領域２１乃至２９が現像される。フォトレジストをマスクに、ポリシリコン膜をエッチングする。そして、フォトレジストを除去する。図７に示すように、ポリシリコン膜からなる左側Φ電極３２乃至３５、右側Φ電極３７乃至３９と中央Φ電極３１が形成される。
【００３９】
半導体基板１にイオン注入を行い、図８に示すように、ｎ型シリコンの画素４１乃至４４を形成する。画素４１乃至４４は矩形にする。画素４１乃至４４の矩形の転送路３乃至６に対向する辺の中点は、転送路３乃至６に近接するように設定する。好ましくは、画素４１乃至４４の矩形の転送路３乃至６に対向する辺の中点は、転送路３至６の画素４１乃至４４に対向する辺の中点に近接していることが望ましい。
【００４０】
左側Φ電極３２乃至３５、右側Φ電極３７乃至３９と中央Φ電極３１の上を含めた半導体基板１の全面にシリコン酸化膜を形成する。このシリコン酸化膜の上にｎ型ポリシリコン膜を形成する。このポリシリコン膜をパターニングにて、図１に示すような、シフトゲート電極４５を形成する。以上により固体撮像装置が完成する。
【００４１】
以上より、中央Φ電極３１の幅ｄ２５は、左側Φ電極３２乃至３５の幅ｄ２乃至ｄ５、右側Φ電極３７乃至３９の幅ｄ７乃至ｄ９（幅ｄ）より大きくすることができる。中央Φ電極３１において、蓄積電荷の蓄積電荷量を減少させることはない。
【００４２】
次に、左側フォトマスク７の合わせずれと右側フォトマスク８の合わせずれが生じた場合について説明する。
【００４３】
固体撮像装置の製造方法に変更点はない。すなわち、基板仮想合わせラインＩ−Ｉに対して、半導体基板１に露光投影された左側マスク仮想合わせラインＩＩ−ＩＩが重なるように、左側フォトマスク７の左側Φ電極３２乃至３５の開口パターン１２乃至１５と中央Φ電極３１の開口パターン１１を露光投影する。しかし、図９に示すように、半導体基板１上方のフォトレジスト膜に、左側Φ電極３２乃至３５の露光領域２２乃至２５と中央Φ電極３１の露光領域２１を形成する際に、左側転送路３、４の半導体領域２の帯状表面の第１辺に接する辺の中点から、半導体領域２の帯状表面の第１辺の左側Φ電極３２、３４の露光領域２２、２４の下方に位置する線分の中点は、ずれ量Ｓ１１だけ右方向にずれている。
【００４４】
このことにより、中央Φ電極３１の露光領域２１の基板仮想合わせラインＩ−Ｉの右側の幅ｄ３２は、図５の幅ｄ２２にずれ量Ｓ１１を加えた幅になる。露光領域２１の基板仮想合わせラインＩ−Ｉの左側の幅ｄ３１は、図５の幅ｄ２１からずれ量Ｓ１１を引いた幅になる。
【００４５】
また、基板仮想合わせラインＩ−Ｉに対して、半導体基板１に露光投影された右側マスク仮想合わせラインＩＩＩ−ＩＩＩが重なるように、右側フォトマスク８の右側Φ電極３７乃至３９の開口パターン１７乃至１９と中央Φ電極３１の開口パターン１６を露光投影する。しかし、図１０に示すように、半導体基板１上方のフォトレジスト膜に、右側Φ電極３７乃至３９の露光領域２７乃至２９と中央Φ電極３１の露光領域２６を形成する際に、右側転送路５、６の半導体領域２の帯状表面の第１辺に接する辺の中点から、半導体領域２の帯状表面の第１辺の右側Φ電極３７、３９の露光領域２７、２９の下方に位置する線分の中点は、ずれ量Ｓ１２だけ左方向にずれている。
【００４６】
このことにより、中央Φ電極３１の露光領域２６の基板仮想合わせラインＩ−Ｉの左側の幅ｄ３３は、図６の幅ｄ２３にずれ量Ｓ１２を加えた幅になる。露光領域２６の基板仮想合わせラインＩ−Ｉの右側の幅ｄ３４は、図６の幅ｄ２４からずれ量Ｓ１２を引いた幅になる。
【００４７】
中央Φ電極３１の露光領域２１と露光領域２６は一部が重なる。露光領域２１と露光領域２６による中央Φ電極３１の露光領域の幅ｄ３５は、幅ｄ３１と幅ｄ３４の和になる。従って、幅ｄ３５は、幅ｄ２１からずれ量Ｓ１１を引いた幅と幅ｄ２４からずれ量Ｓ１２を引いた幅の和になる。幅ｄ２１と幅ｄ２４の和は、幅ｄ２５に等しく、幅ｄと最大ずれ幅Ｓ／２の２倍の和となる。ずれ量Ｓ１１とずれ量Ｓ１２はともに最大ずれ幅Ｓ／２より小さいので、幅ｄ３５は幅ｄより大きい。このように、合わせずれが生じた場合でも、中央Φ電極３１において、蓄積電荷の蓄積電荷量を減少させることはない。また、図１１に示すように、合わせずれが生じた場合でも、画素４１乃至４４の矩形の転送路３乃至６に対向する辺の中点は、転送路３乃至６に近接するように設定できる。このことにより、画素４１乃至４４で生成した蓄積電荷を容易に転送路３乃至６に引き出すことができる。なお、合わせずれが生じた場合でも、画素４１乃至４４の矩形の転送路３乃至６に対向する辺の中点を転送路３乃至６に近接して配置するために、転送路３乃至６の画素４１乃至４４に対向する辺の長さは、最大ずれ幅Ｓ／２の２倍以上であることが望ましい。
【００４８】
次に、合わせずれが生じた場合でも、中央Φ電極の幅ｄ２５、ｄ３５は幅ｄより大きいことを証明する。図１２（ａ）に示すように、合わせずれが生じた場合に、左側フォトマスク７の中央Φ電極３１の左側開口パターン１１の半導体基板１上の露光領域は、基板仮想合わせラインＩ−Ｉに対して、左シフトの位置から右シフトの位置までの範囲で移動する可能性がある。ここで、幅Ｓ／２は、左側フォトマスク７の最大ずれ幅Ｓ１、Ｓ２に等しいとする。なお、センタの位置は合わせずれが無い場合の位置である。
【００４９】
同様に、右側フォトマスク８の中央Φ電極３１の右側開口パターン１６の半導体基板１上の露光領域は、図１２（ｂ）に示すように、基板仮想合わせラインＩ−Ｉに対して、左シフトの位置から右シフトの位置までの範囲で移動する可能性がある。ここで、幅Ｓ／２は、右側フォトマスク８の最大ずれ幅Ｓ３、Ｓ４に等しいとする。なお、センタの位置は合わせずれが無い場合の位置である。
【００５０】
左側開口パターン１１の半導体基板１上の露光領域の位置が、左シフト、センタ、右シフトのそれぞれの場合について、右側開口パターン１６の半導体基板１上の露光領域の位置が、左シフト、センタ、右シフトのそれぞれの場合の中央Φ電極３１の幅ｄ２５、ｄ３５を、図１２に示すように求めた。これより、中央Φ電極３１の幅ｄ２５、ｄ３５の最小値は、幅ｄであることがわかる。中央Φ電極３１の幅ｄ２５、ｄ３５が幅ｄになるのは、左側開口パターン１１が右シフトの位置であり、右側開口パターン１６が左シフトの位置である場合に限られる。そして、実際に露光装置を用いて露光する場合に、左側開口パターン１１が右シフトの位置で露光され、かつ、右側開口パターン１６が左シフトの位置で露光されることは、確率的には無いことでは無いが、ほとんど起こらないと考えられる。以上から、第１の実施の形態の固体撮像装置では、合わせずれが生じた場合でも、中央Φ電極の幅ｄ２５、ｄ３５は幅ｄより大きいことが証明された。
【００５１】
第１の実施の形態の固体撮像装置では、アナログシフトレジスタで蓄積電荷量が減少することはない。また、画素ピッチＤｔ１乃至Ｄｔ３は一定である。基板仮想合わせラインＩ−Ｉの両側に配置された画素４２と４３の画素ピッチＤｔ２は、他の画素ピッチＤｔ１とＤｔ３に等しい。これらにより、固体撮像装置による画像取得によって画像が劣化することはない。これらを達成するために、第１の実施の形態の固体撮像装置では、転送路３乃至６を、画素４１乃至４４からアナログシフトレジスタの半導体領域２へ向かうに従って、基板仮想合わせラインＩ−Ｉから遠くなるように配置している。
【００５２】
（第２の実施の形態）
本発明の第２の実施の形態に係る固体撮像装置は、図１３と図１４に示すように、第１の実施の形態の固体撮像装置と比べて、転送路３乃至６が画素４１乃至４４から半導体領域２へ向かうに従って基板仮想合わせラインＩ−Ｉから遠くなることはなく、距離が一定である点が異なっている。
【００５３】
第２の実施の形態の固体撮像装置では、図１３に示すように、ずれ量ｄ１３とｄ１４の合わせずれが発生している。合わせずれが生じた場合でも、第１の実施の形態の固体撮像装置と同様に、中央Φ電極３６の幅ｄ３６を幅ｄより大きくすることができるので、アナログシフトレジスタで蓄積電荷量が減少することはない。
【００５４】
また、図１３の第２の実施の形態の固体撮像装置では、画素ピッチＤｔ１、Ｄｔ１２、Ｄｔ３が一定になるように設定している。基板仮想合わせラインＩ−Ｉの両側に配置された画素４２と４３の画素ピッチＤｔ１２は、他の画素ピッチＤｔ１とＤｔ３に等しいので、固体撮像装置による画像取得によって画像が劣化することはない。
【００５５】
画素ピッチＤｔ１、Ｄｔ１２、Ｄｔ３を一定に設定したことで、画素４１乃至４４の矩形の転送路３乃至６に対向する辺の中点と、転送路３乃至６の矩形の画素４１乃至４４に対向する辺の中点の距離は、図１３の場合より長くなる。しかし、画素４１乃至４４の矩形の転送路３乃至６に対向する辺の中点は、転送路３乃至６の矩形の画素４１乃至４４に対向する辺には近接する。このことによっても、画素４１乃至４４で生成した蓄積電荷を容易に転送路３乃至６に引き出すことができる。なお、合わせずれが生じた場合でも、画素４１乃至４４の矩形の転送路３乃至６に対向する辺の中点を転送路３乃至６に近接して配置するためには、転送路３乃至６の画素４１乃至４４に対向する辺の長さを、最大ずれ幅Ｓ／２の２倍以上にすればよい。
【００５６】
本発明は第１と第２の実施の形態に限られない。第１と第２の実施の形態では、左側フォトマスク７と右側フォトマスク８の２枚の場合について説明したが、フォトマスクは３枚以上であってもよい。この場合、基板仮想合わせラインＩ−Ｉの本数が増え、基板仮想合わせラインＩ−Ｉ毎に対応する中央Φ電極のフォトマスク上の開口パターンの構造を変更すればよい。
【００５７】
また、第１と第２の実施の形態では、中央Φ電極として、転送路３乃至６の上方に配置されていないΦ電極を選択した。そして、基板仮想合わせラインＩ−Ｉを転送路３乃至６が下方に配置されていないΦ電極上に設定した。これに限らず、中央Φ電極として、転送路３乃至６の上方に配置されたΦ電極を選択してもよい。そして、基板仮想合わせラインＩ−Ｉを転送路３乃至６が下方に配置されたΦ電極上に設定してもよい。その他、本発明の要旨を逸脱しない範囲で、様々に変形して実施することができる。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、基板仮想合わせライン上の中央Φ電極の幅が他のΦ電極の幅以上である固体撮像装置を提供できる。
【００５９】
また、本発明によれば、基板仮想合わせライン上の中央Φ電極の幅を他のΦ電極の幅以上に設定可能な固体撮像装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る固体撮像装置の上方からの透視図である。
【図２】第１の実施の形態に係る固体撮像装置の製造途中の上面図（その１）である。
【図３】第１の実施の形態に係る固体撮像装置のΦ電極の形成に使用する左側フォトマスク７の上面図である。
【図４】第１の実施の形態に係る固体撮像装置のΦ電極の形成に使用する右側フォトマスク８の上面図である。
【図５】第１の実施の形態に係る固体撮像装置の製造途中の上面図（その２）である。
【図６】第１の実施の形態に係る固体撮像装置の製造途中の上面図（その３）である。
【図７】第１の実施の形態に係る固体撮像装置の製造途中の上面図（その４）である。
【図８】第１の実施の形態に係る固体撮像装置の製造途中の上面図（その５）である。
【図９】第１の実施の形態に係る固体撮像装置のΦ電極の合わせずれが生じた場合の製造途中の上面図（その１）である。
【図１０】第１の実施の形態に係る固体撮像装置のΦ電極の合わせずれが生じた場合の製造途中の上面図（その２）である。
【図１１】第１の実施の形態に係る固体撮像装置のΦ電極の合わせずれが生じた場合の上方からの透視図である。
【図１２】第１の実施の形態に係る固体撮像装置の合わせずれによるΦ電極のゲート電極長の変動する範囲を説明するための図と表である。
【図１３】第２の実施の形態に係る固体撮像装置のΦ電極の合わせずれが生じていない場合で画素ピッチ一定の条件を解除した場合の上方からの透視図である。
【図１４】第２の実施の形態に係る固体撮像装置のΦ電極の合わせずれが生じている場合で画素ピッチが一定である場合の上方からの透視図である。
【図１５】固体撮像装置の製造方法のΦ電極の形成における合わせずれを説明するための図である。
【図１６】発明が解決しようとする課題を説明するための固体撮像装置の上方からの透視図である。
【符号の説明】
１  ｐ型シリコン基板
２  アナログシフトレジスタとなるｎ＋半導体領域
３乃至６  転送路となるｎ＋半導体領域
７、８  Φ電極形成用フォトマスク
１１乃至１９  開口
２１乃至２９  露光領域
３１乃至３９  Φ電極
４１乃至４４  画素（ｎ＋半導体領域）
４５  シフトゲート電極
【図１】
2004247326.tif 000003
【図２】
2004247326.tif 000004
【図３】
2004247326.tif 000005
【図４】
2004247326.tif 000006
【図５】
2004247326.tif 000007
【図６】
2004247326.tif 000008
【図７】
2004247326.tif 000009
【図８】
2004247326.tif 000010
【図９】
2004247326.tif 000011
【図１０】
2004247326.tif 000012
【図１１】
2004247326.tif 000013
【図１２】
2004247326.tif 000014
【図１３】
2004247326.tif 000015
【図１４】
2004247326.tif 000016
【図１５】
2004247326.tif 000017
【図１６】
2004247326.tif 000018