(57)【要約】【課題】出力トランジスタを外付けにした場合でも出力トランジスタの熱破壊を防止することができる直流安定化電源装置を提供する。【解決手段】外付け出力トランジスタ１の出力電流を検出する電流検出回路（電流検出抵抗Ｒ１、演算増幅器６）と、出力トランジスタ１の入出力間電圧を検出する演算増幅器９と、前記電流検出回路の出力と演算増幅器９の出力とを乗算する乗算回路１０と、乗算回路１０の出力に基づいて出力トランジスタ１のワッテージが一定値以上にならないように出力トランジスタ１を駆動する演算増幅器４のゲインを制御する保護回路（演算増幅器７、定電流源８、外付け抵抗Ｒ２）と、を備える直流安定化電源装置。【選択図】      図１
2004171359.tif 000002
【特許請求の範囲】
【請求項１】
入力した電圧を出力電圧に変換して出力する出力トランジスタと、
前記出力電圧の値が一定になるように前記出力トランジスタを制御する制御部と、
前記出力トランジスタの出力電流を検出する電流検出部と、
前記出力トランジスタの入出力間電圧を検出する電圧検出部と、
前記電流検出部の出力と前記電圧検出部の出力とを乗算する乗算部と、
前記乗算部の出力に基づいて前記出力トランジスタのワッテージを制限する保護部と、
を備えることを特徴とする直流安定化電源装置。
【請求項２】
少なくとも前記制御部が半導体集積回路に搭載され、前記出力トランジスタが前記半導体集積回路に対して外付けされる請求項１に記載の直流安定化電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流安定化電源装置に関するものである。特に入力した電圧を出力電圧に変換して出力する出力トランジスタを有する直流安定化電源装置に関するものである。
【０００２】
【従来の技術】
従来の直流安定化電源装置において、出力トランジスタの特性を変えて小電流出力でも大電流出力でも対応できるようにするために、外付け出力トランジスタを用いるタイプの直流安定化電源装置がある。
【０００３】
外付け出力トランジスタを有する従来の直流安定化電源装置の一回路構成例を図３に示す。外付け出力トランジスタであるｎチャネル形ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）１のドレインに直流電圧源２の正極側が接続され、直流電圧源２の負極側が接地される。ＭＯＳＦＥＴ１のソースは電流検出用抵抗Ｒ１を介して出力端子３に接続される。また、出力端子３に負荷抵抗ＲＬの一端が接続され、負荷抵抗ＲＬの他端が接地される。
【０００４】
直流電圧源２は電圧ＶＩＮを出力している。なお、電圧ＶＩＮの値は直流電圧源２として使用する電源が変わると変化する。例えば、直流電圧源２にバッテリーを用いるかＤＣアダプターを用いるかによって電圧ＶＩＮの値が異なってくる。ＭＯＳＦＥＴ１は電圧ＶＩＮからソース・ドレイン間電圧分だけ電圧降下した電圧をソースから出力する。なお、ＭＯＳＦＥＴ１のソース・ドレイン間電圧はゲートに送られてくる制御信号に応じて変化する。したがって、出力端子３の出力電圧Ｖｏは電圧ＶＩＮからＭＯＳＦＥＴ１のソース・ドレイン間電圧を引いた値となる（電流検出用抵抗Ｒ１における電圧降下は小さいのでここでは無視することとする）。出力電圧Ｖｏは演算増幅器４の負帰還により基準電圧ＶＲＥＦと同一の値になり、出力端子３から出力される。
【０００５】
また、電流検出用抵抗Ｒ１と出力端子３との接続ノードに演算増幅器４の反転入力端子が接続される。演算増幅器４の非反転入力端子に基準電圧源５の正極側が接続され、基準電圧源５の負極側が接地される。そして、演算増幅器４の出力端子がＭＯＳＦＥＴ１のゲートに接続される。
【０００６】
基準電圧源５は基準電圧ＶＲＥＦを出力している。演算増幅器４は出力電圧Ｖｏと基準電圧ＶＲＥＦとの差に応じた制御信号を出力する。これにより、負荷ＲＬが変動した場合や電圧ＶＩＮの値を変更した場合でも出力電圧Ｖｏを一定値に保つことができる。演算増幅器４の負帰還動作により出力電圧Ｖｏは基準電圧ＶＲＥＦと同一の値に決定される。
【０００７】
ただし、図３の直流安定化電源装置においては、負荷抵抗ＲＬに流れる出力電流Ｉｏが過電流になることを防止するために、ＭＯＳＦＥＴ１のドレイン電流に制限をかけており、ドレイン電流が大きくなる場合は出力電圧Ｖｏを小さくする。このドレイン電流を制限するための保護回路は、電流検出用抵抗Ｒ１、演算増幅器６、演算増幅器７、定電流源８、及び外付け抵抗Ｒ２によって構成される。
【０００８】
ＭＯＳＦＥＴ１と抵抗Ｒ１との接続ノードに演算増幅器６に非反転入力端子が接続され、抵抗Ｒ１と出力端子３と演算増幅器４との接続ノードに演算増幅器６の反転入力端子が接続される。そして、演算増幅器６の出力端子が演算増幅器７の非反転入力端子に接続される。
【０００９】
また、演算増幅器７の反転入力端子に定電流源７及び外付け抵抗Ｒ２の一端が接続される。定電流源７には定電圧Ｖｃが供給される。外付け抵抗Ｒ２の他端は接地される。演算増幅器７の出力端子から出力される信号が演算増幅器４のゲインを制御する。
【００１０】
このような構成の保護回路は次のように動作する。電流検出用抵抗Ｒ１にＭＯＳＦＥＴ１のソース電流が流れる。そして、演算増幅器６が電流検出用抵抗Ｒ１の両端電位差を検出し、その検出した電位差に応じた電圧信号を出力する。演算増幅器７は、演算増幅器６の出力と外付け抵抗Ｒ２の抵抗値で定まる電圧値との差に応じた制御信号を演算増幅器４に出力する。演算増幅器４は、演算増幅器７から出力される制御信号に応じてゲインを変化させ、ＭＯＳＦＥＴ１のドレイン電流が所定値以上にならないようにして出力電流Ｉｏの過電流を防止している。これにより、図３に示す従来の直流安定化電源装置のＩｏ−Ｖｏ特性は図４に示すようにフの字曲線になる。
【００１１】
なお、図３に示す従来の直流安定化電源装置は、演算増幅器４、演算増幅器６、演算増幅器７、及び定電流源８が一つの半導体集積回路に搭載されている。そして、その半導体集積回路に対して、ＭＯＳＦＥＴ１、電流検出用抵抗Ｒ１、及び外付け抵抗Ｒ２がそれぞれ外付けされている。
【００１２】
【特許文献１】
特開平８−１２３５６０号公報  （段落００１３−００１４、第２図）
【００１３】
【発明が解決しようとする課題】
図３の直流安定化電源装置は、上述したように出力電流Ｉｏの過電流を防止することができる。しかしながら、電圧ＶＩＮが変わったときでも出力電流Ｉｏの制限値は固定されているので、電圧ＶＩＮが大きくなってＭＯＳＦＥＴ１のソース・ドレイン間電圧が大きくなると、ＭＯＳＦＥＴ１において熱による破壊が発生してしまうことになる。
【００１４】
半導体集積回路内に出力トランジスタを設ける構成の直流安定化電源装置であればサーマルシャットダウンをかけることができ、出力トランジスタの熱破壊を防止することができるが、図３に示す従来の直流安定化電源装置は、出力トランジスタが外付けであるために出力トランジスタ近傍の温度を測ることができなかった。
【００１５】
なお、特許文献１に開示されている電源装置は、レギュレータである電源装置の電圧降下変動を小さくして、負荷装置に供給される電圧の安定化を図るものであり、レギュレータの構成部品であるＦＥＴの熱破壊を防止するものではない。
【００１６】
本発明は、上記の問題点に鑑み、出力トランジスタを外付けにした場合でも出力トランジスタの熱破壊を防止することができる直流安定化電源装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る直流安定化電源装置においては、入力した電圧を出力電圧に変換して出力する出力トランジスタと、前記出力電圧の値が一定になるように前記出力トランジスタを制御する制御回路と、前記出力トランジスタの出力電流を検出する電流検出回路と、前記出力トランジスタの入出力間電圧を検出する電圧検出回路と、前記電流検出回路の出力と前記電圧検出回路の出力とを乗算する乗算回路と、前記乗算回路の出力に基づいて前記出力トランジスタのワッテージを制限する保護回路と、を備える構成とする。
【００１８】
また、上記構成に加えて、少なくとも前記制御回路が半導体集積回路に搭載され、前記出力トランジスタが前記半導体集積回路に対して外付けされるようにしてもよい。
【００１９】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。本発明に係る直流安定化電源装置の一回路構成例を図１に示す。なお、図１において図３と同一の部分には同一の符号を付し詳細な説明を省略する。
【００２０】
図１に示す本発明に係る直流安定化電源装置は、図３に示す従来の直流安定化装置に新たに演算増幅器９及び乗算回路１０を設けた構成である。図１の直流安定化電源装置では、演算増幅器４、演算増幅器６、演算増幅器７、定電流源８、演算増幅器９、及び乗算回路１０が一つの半導体集積回路に搭載されている。そして、その半導体集積回路に対して、ＭＯＳＦＥＴ１、電流検出用抵抗Ｒ１、及び外付け抵抗Ｒ２がそれぞれ外付けされている。
【００２１】
演算増幅器９の非反転入力端子がＭＯＳＦＥＴ１のドレインと直流電圧源２との接続ノードに接続される。演算増幅器９の反転入力端子がＭＯＳＦＥＴ１のソースと抵抗Ｒ１と演算増幅器６の非反転入力端子との接続ノードに接続される。
【００２２】
また、演算増幅器６の出力端子と演算増幅器７の非反転入力端子とは、図３に示す従来の直流安定化電源装置のように直接接続されるのではなく、乗算回路１０を介して接続される。演算増幅器６の出力端子が乗算回路１０の一方の入力側に接続され、演算増幅器９の出力端子が乗算回路１０の他方の入力側に接続される。そして、乗算回路１０の出力側が演算増幅器７の非反転入力端子に接続される。
【００２３】
演算増幅器９はＭＯＳＦＥＴ１のソース・ドレイン間電圧を検出し、その検出した電圧に応じた電圧信号を出力する。また、演算増幅器６はＭＯＳＦＥＴ１のドレイン電流を検出し、その検出した電流に応じた電圧信号を出力する。乗算回路１０は、演算増幅器９の出力と演算増幅器６の出力とを乗算する。したがって、乗算回路１０の出力は、ＭＯＳＦＥＴ１のワッテージ（ｗａｔｔａｇｅ）に比例する。乗算回路１０の出力は演算増幅器７に送られる。
【００２４】
演算増幅器７は、乗算回路１０の出力すなわちＭＯＳＦＥＴ１のワッテージに比例した値と外付け抵抗Ｒ２の抵抗値で定まる電圧値との差に応じた制御信号を生成し、その制御信号を演算増幅器４に出力する。そして、ＭＯＳＦＥＴ１のワッテージが所定値以上にならないように、演算増幅回路７から出力される制御信号によって演算増幅器４のゲインが制御される。
【００２５】
したがって、図１に示す本発明に係る直流安定化電源装置のＶｏ−Ｉｏ特性は図２に示すようになる。図２は、電圧ＶＩＮを三水準変化させたそれぞれの場合についてのＶｏ−Ｉｏ特性を示している。
【００２６】
電圧ＶＩＮが最も大きい場合の特性曲線がＶｏ−Ｉｏ特性曲線１１であり、電圧ＶＩＮが二番目に大きい場合の特性曲線がＶｏ−Ｉｏ特性曲線１２であり、電圧ＶＩＮが最も小さい場合の特性曲線がＶｏ−Ｉｏ特性曲線１３である。
【００２７】
電圧ＶＩＮが大きいほど、ＭＯＳＦＥＴ１のソース・ドレイン間電圧が大きくなってＭＯＳＦＥＴ１のワッテージが所定値に達するドレイン電流が小さくなるので、出力電流Ｉｏの制限値が小さくなる（図２中のポイントＰ１、Ｐ２、Ｐ３参照）。
【００２８】
このように、電圧ＶＩＮの値が変化すれば、それに対応して出力電流Ｉｏの制限値も変化する。そして、Ｖｏ−Ｉｏ特性において、出力電流Ｉｏの制限がかかり始めたポイントから出力電圧Ｖｏが減少しているどのポイントを取っても、ＭＯＳＦＥＴ１のワッテージは外付け抵抗Ｒ２の抵抗値によって設定されるワッテージの値になる。すなわち、出力電流Ｉｏを制限している範囲では、外付け抵抗Ｒ２の抵抗値によって設定されるワッテージの値にそったＶｏ−Ｉｏ特性が得られる。これにより、ＭＯＳＦＥＴ１の熱破壊を防止することができる。
【００２９】
また、図１の本発明に係る直流安定化電源装置においては、ＭＯＳＦＥＴ１のドレイン電流とドレイン・ソース間電圧とを検出して、それらの検出値からＭＯＳＦＥＴ１のワッテージを求める方式を取るため、ＭＯＳＦＥＴ１自体の特性を考慮する必要がない。したがって、電流検出用抵抗Ｒ１、外付け抵抗Ｒ２、演算増幅器６、演算増幅器７、定電流源８、演算増幅器９、及び乗算回路１０によって構成される保護回路は、どのような種類のＦＥＴにも対応することができる。また、ＦＥＴの代わりに他のトランジスタを出力トランジスタとして用いても構わない。
【００３０】
また、図１の本発明に係る直流安定化電源装置は、ＭＯＳＦＥＴ１のワッテージ制限値を外付け抵抗Ｒ２の抵抗値によって設定しているので、外付け抵抗Ｒ２の種類を変えることで、容易にＭＯＳＦＥＴ１のワッテージ制限値を変更することができる。したがって、どのような種類の出力トランジスタにも対応することができる。さらに、電流検出抵抗Ｒ１も外付け抵抗であるので、出力トランジスタのドレイン電流に応じて電流検出抵抗Ｒ１の種類を変えることも容易である。
【００３１】
なお、電流検出用抵抗Ｒ１での電力損失を小さくするために、電流検出用抵抗Ｒ１の抵抗値は小さく設定される（通常数十ｍΩ〜数百ｍΩ）ので、演算増幅器６には高精度の演算増幅器を用いることが望ましい。一方、出力端子３に接続する負荷がショートして出力電圧Ｖｏが零になりＭＯＳＦＥＴ１のソース・ドレイン間電圧が非常に大きくなる場合があるので、演算増幅器９にはダイナミックレンジが大きい演算増幅器を用いることが望ましい。
【００３２】
また、本実施形態では出力トランジスタを外付けにした構成の直流安定化電源装置について説明したが、本発明に係る直流安定化電源装置はこれに限定されることはなく、半導体集積回路に出力トランジスタが内蔵される構成の直流安定化電源装置であっても構わない。
【００３３】
【発明の効果】
上記で説明した通り、本発明に係る直流安定化電源装置は、入力した電圧を出力電圧に変換して出力する出力トランジスタと、前記出力電圧の値が一定になるように前記出力トランジスタを制御する制御回路と、前記出力トランジスタの出力電流を検出する電流検出回路と、前記出力トランジスタの入出力間電圧を検出する電圧検出回路と、前記電流検出回路の出力と前記電圧検出回路の出力とを乗算する乗算回路と、前記乗算回路の出力に基づいて前記出力トランジスタのワッテージを制限する保護回路と、を備える構成としている。
【００３４】
このような構成にすることにより、出力トランジスタのワッテージが一定値以上にならないようにすることができるので、出力トランジスタを外付けにした場合でも出力トランジスタの熱による破壊を防止することができる。
【００３５】
また、上記構成に加えて、少なくとも前記制御回路が半導体集積回路に搭載され、前記出力トランジスタが前記半導体集積回路に対して外付けされるようにしてもよい。これにより、出力トランジスタのワッテージが一定値以上にならないようにすることができるので、外付け出力トランジスタの熱による破壊を防止することができる。
【図面の簡単な説明】
【図１】本発明に係る直流安定化電源装置の一回路構成例を示す図である。
【図２】図１に示す直流安定化電源装置のＶｏ−Ｉｏ特性を示す図である。
【図３】従来の直流安定化電源装置の一回路構成例を示す図である。
【図４】図３に示す直流安定化電源装置のＶｏ−Ｉｏ特性を示す図である。
【符号の説明】
１  ＭＯＳＦＥＴ
２  直流電圧源
３  出力端子
４、６、７、９  演算増幅器
５  基準電圧源
８  定電流源
１０  乗算回路
Ｒ１  電流検出用抵抗
Ｒ２  外付け抵抗
ＲＬ  負荷抵抗
【図１】
2004171359.tif 000003
【図２】
2004171359.tif 000004
【図３】
2004171359.tif 000005
【図４】
2004171359.tif 000006