(57)【要約】【課題】電力増幅効率が高いディジタル電力増幅器を提供する。【解決手段】本発明は、高低の電源ライン間に介挿された対をなす第１及び第２のスイッチング素子を、相補動作させ、オン動作しているスイッチング素子を切り替える際にはデッドタイムを設けて、ローパスフィルタへの電源供給を制御するディジタル電力増幅器に関する。スイッチング部では、高低の電源ライン間に、第１のスイッチング素子、第１のコイル、第２のコイル及び第２のスイッチング素子を直列に接続している。高電位電源ラインにカソードが、第２のコイルと第２のスイッチングとの間の接続点にアノードが接続された第１の高速ダイオードと、第１のスイッチング素子と第１のコイルとの接続点にカソードが、低電位電源ラインにアノードが接続された第２の高速ダイオードとを有する。第１及び第２のコイル間の接続点をローパスフィルタ側に接続する。【選択図】　　　図３
2004088578.tif 000002
【特許請求の範囲】
【請求項１】
高電位及び低電位の電源ライン間に直列に介挿された対をなす、ユニポーラトランジスタでなる第１及び第２のスイッチング素子を有するスイッチング部を少なくとも一対備え、対をなす上記第１及び第２のスイッチング素子を、基本的には、相補動作させると共に、オン動作しているスイッチング素子を切り替える際には、共にオフしているデッドタイムを設けて、ローパスフィルタへの電源供給を制御するディジタル電力増幅器において、
上記スイッチング部が、
高電位及び低電位の上記電源ライン間に、上記第１のスイッチング素子、第１のコイル、第２のコイル及び上記第２のスイッチング素子をこの順序で直列に接続していると共に、
高電位の上記電源ラインにカソードが接続され、アノードが上記第２のコイル及び上記第２のスイッチング素子間の接続点に接続された第１の高速ダイオードと、上記第１のスイッチング素子及び上記第１のコイル間の接続点にカソードが接続され、アノードが低電位の上記電源ラインに接続された第２の高速ダイオードとを備え、
上記第１のコイル及び上記第２のコイル間の接続点を、上記ローパスフィルタ側に接続している
ことを特徴とするディジタル電力増幅器。
【請求項２】
入力アナログ信号を増幅するアナログアンプと、コイル及び第１のコンデンサでなるローパスフィルタと、上記アナログアンプ出力をＰＷＭ信号に変換し、上記ローパスフィルタへの電源供給を制御するディジタルアンプブロックとを有するディジタル電力増幅器において、
上記ローパスフィルタのコイル及び第１のコンデンサ間の接続点電圧を上記アナログアンプにフィードバックするフィールドバック回路として、第２のコンデンサ及び抵抗の直列回路を適用し、この直列回路に、上記ローパスフィルタに負荷が接続されていない場合、又は、高インピーダンスの負荷が接続された際に生じる、上記ローパスフィルタの周波数応答特性の高域ピークのダンパ機能を持たせた
ことを特徴とするディジタル電力増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はディジタル電力増幅器に関し、例えば、オーディオアンプに適用し得るものである。
【０００２】
【従来の技術】
近年、電力増幅器（アンプ）のディジタル化が急速に進みつつある。特に、オーディオアンプにおいては、本格的な採用に目覚ましいものがある。ディジタル電力増幅器（いわゆるスイッチングアンプ）を搭載する機器としてはＤＶＤプレイヤ、ミニコンポ、テレビ受像器、パソコン、携帯電話機等がある。
【０００３】
図７は、従来のプラスマイナスの２電源のスイッチングアンプの負荷（スピーカ）周辺の構成を示すブロック図である。
【０００４】
トランスＴ、ダイオードＤ１及びＤ２、並びに、電源コンデンサＣ１及びＣ２で形成させた電源部によるプラスマイナスの２電源の電源ライン＋Ｂ、−Ｂ間には、例えば、ＦＥＴでなるスイッチング素子ＦＥＴ１及びＦＥＴ２が接続されている。スイッチング素子ＦＥＴ１及びＦＥＴ２間の接続点と、電源コンデンサＣ１及びＣ２間の接続点との間に、ローパスフィルタを構成するコイルＬ及びコンデンサＣが接続され、ローパスフィルタを構成するコンデンサＣに負荷となっているスピーカＳＰが並列に接続されている。
【０００５】
一対のスイッチング素子ＦＥＴ１及びＦＥＴ２は、アナログオーディオ信号を変換して得た１ビットのディジタル信号（ＰＷＭ信号）に応じて、基本的には、相補的にオンオフ制御されるものであり、図７は、スイッチング素子ＦＥＴ１がオン動作をしている状態を示している。このような一方のスイッチング素子ＦＥＴ１又はＦＥＴ２のオン動作により、ローパスフィルタを構成するコンデンサＣに対し、電源電流が順方向又は逆方向に流れ、それにより、適宜変化したコンデンサＣの両端電圧（当初の入力アナログオーディオ信号を増幅したものになっている）が負荷ＳＰに印加されるようになっている。
【０００６】
ここで、ローパスフィルタコイルＬの両端はそれぞれ、フィードバック抵抗Ｒ１及びＲ２を介して、入力アナログオーディオ信号を増幅するアナログアンプ部（図示せず）にフィードバックし、ローパスフィルタ出力を安定化させるようにしている。
【０００７】
また、オンしているスイッチング素子を切り替える際には、スイッチング素子のオンからオフへ遷移特性と、オフからオンへの遷移特性との相違によって、両スイッチング素子に渡って貫通電流が流れる。
【０００８】
これを防止するように、従来においては、オンしていたスイッチング素子をオフするタイミングを、オフしていたスイッチング素子をオンするタイミングより多少早めにするようにし、共にオフするデッドタイムを設けている。
【０００９】
【発明が解決しようとする課題】
ところで、ローパスフィルタによって不要高域を除去しており、フィードバック機能により安定化を図っているが、スイッチングアンプの場合、高インピーダンス負荷や無負荷時には、図８の周波数特性図に示すように、ローパスフィルタのカットオフ周波数近傍の高域に、ピークが発生するという課題がある。
【００１０】
そのため、図９に示すように、コンデンサＣＤ及び抵抗ＲＤでなるダンパを、ローパスフィルタコンデンサＣに並列に設けることが考えられる。しかし、このダンパにおいて、電力ロスが生じてしまうという課題が新たに生じる。
【００１１】
また、上述したように、一対のスイッチング素子ＦＥＴ１及びＦＥＴ２が同時にオン動作しないように（貫通電流を流さないように）、デッドタイムを設けている。
【００１２】
しかしながら、スイッチング素子としてＭＯＳＦＥＴを適用した場合には、内蔵ダイオード（ボディダイオード）があり、その逆回復が非常に遅い。そのため、高速でスイッチングした場合には、スイッチング素子を瞬時にはオフすることができず、スイッチング素子本体がオフでも、キャリア蓄積効果で内蔵ダイオードに逆電流が流れて、オンしたスイッチング素子からオフしたはずのスイッチング素子へ貫流電流が流れてします。
【００１３】
この内蔵ダイオードの動作の遅さに起因する貫流電流を防止する方法として、図１０に示すように、スイッチング素子に直列に逆流素子用の高速ダイオードＤ３、Ｄ４を設けると共に、スイッチング素子に並列に、逆起電圧のバイパス用の高速ダイオードＤ５、Ｄ６を設けることも行われている。逆起電圧のバイパス用の高速ダイオードＤ５、Ｄ６は、電源電流が流れているときにローパスフィルタコイルＬに蓄積されたエネルギーが、オンしていたスイッチング素子をオフした直後に、逆起電圧による電流として流れる経路を形成するものである。
【００１４】
しかしながら、逆流阻止用の高速ダイオードＤ３、Ｄ４を設けると、その高速ダイオードＤ３、Ｄ４による電圧ロスがり、効率が落ちるという課題がある。
【００１５】
そのため、従来より、電力増幅効率が高いディジタル電力増幅器が望まれている。
【００１６】
【課題を解決するための手段】
かかる課題を解決するため、第１の本発明は、高電位及び低電位の電源ライン間に直列に介挿された対をなす、ユニポーラトランジスタでなる第１及び第２のスイッチング素子を有するスイッチング部を少なくとも一対備え、対をなす上記第１及び第２のスイッチング素子を、基本的には、相補動作させると共に、オン動作しているスイッチング素子を切り替える際には、共にオフしているデッドタイムを設けて、ローパスフィルタへの電源供給を制御するディジタル電力増幅器において、上記スイッチング部が、高電位及び低電位の上記電源ライン間に、上記第１のスイッチング素子、第１のコイル、第２のコイル及び上記第２のスイッチング素子をこの順序で直列に接続していると共に、高電位の上記電源ラインにカソードが接続され、アノードが上記第２のコイル及び上記第２のスイッチング素子間の接続点に接続された第１の高速ダイオードと、上記第１のスイッチング素子及び上記第１のコイル間の接続点にカソードが接続され、アノードが低電位の上記電源ラインに接続された第２の高速ダイオードとを備え、上記第１のコイル及び上記第２のコイル間の接続点を、上記ローパスフィルタ側に接続していることを特徴とする。
【００１７】
また、第２の本発明は、入力アナログ信号を増幅するアナログアンプと、コイル及び第１のコンデンサでなるローパスフィルタと、上記アナログアンプ出力をＰＷＭ信号に変換し、上記ローパスフィルタへの電源供給を制御するディジタルアンプブロックとを有するディジタル電力増幅器において、上記ローパスフィルタのコイル及び第１のコンデンサ間の接続点電圧を上記アナログアンプにフィードバックするフィールドバック回路として、第２のコンデンサ及び抵抗の直列回路を適用し、この直列回路に、上記ローパスフィルタに負荷が接続されていない場合、又は、高インピーダンスの負荷が接続された際に生じる、上記ローパスフィルタの周波数応答特性の高域ピークのダンパ機能を持たせたことを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明によるディジタル電力増幅器の一実施形態を、図面を参照しながら詳述する。
【００１９】
図１は、この実施形態に係るディジタル電力増幅器の全体概略構成を示す一部ブロックを含む回路図であり、図２は、そのディジタルアンプブロック及び電源部の内部構成などを示す一部ブロックを含む回路図である。
【００２０】
図１において、演算増幅器構成の高速アナログアンプＯＰの非反転入力端子（＋）及び反転入力端子（−）はそれぞれ、抵抗Ｒ１０、Ｒ１１を介して接地されており、非反転入力端子にアナログオーディオ信号ＡＵＤが入力されるようになされており、入力されたアナログオーディオ信号ＡＵＤを増幅出力する。高速アナログアンプＯＰの反転入力端子は、後述するローパスフィルタ側からの帰還端子になっている。
【００２１】
高速アナログアンプＯＰからの増幅出力信号は、図２に詳細構成を示すディジタルアンプブロック１０に与えられる。ディジタルアンプブロック１０は、図２に詳細構成を示す電源部２０からの電源供給を受けて動作するものである。
【００２２】
電源部２０は、例えば、従来と同様に、トランスＴ、ダイオードＤ１及びＤ２、並びに、電源コンデンサＣ１及びＣ２で形成されている。トランスＴの１次巻線には、交流電源（例えば商用電源）ＡＣが印加される。トランスＴの２次巻線は、中間タップを有するものである。２次巻線の一端はダイオードＤ１のアノード、カソード及び電源コンデンサＣ１を介して中間タップに接続され、また、２次巻線の中間タップは、電源コンデンサＣ２、ダイオードＤ１のアノード及びカソードを介して２次巻線の他端に接続されており、これにより、一方の電源ラインに＋Ｂ（プラス電源）を、他方の電源ラインに−Ｂ（マイナス電源）を形成するようになされている。
【００２３】
ディジタルアンプブロック１０は、ＰＷＭ発生部１１や、ドライバ部１２や、スイッチング部１３を有する。
【００２４】
ＰＷＭ発生部１１は、三角波発生回路やコンパレータなどでなり、高速アナログアンプＯＰの出力信号と、内蔵する三角波発生回路が発生した三角波信号とを大小比較するなどして、高速アナログアンプＯＰの出力信号をＰＷＭ信号に変換するものである。ここで、ＰＷＭ発生部１１は、相補的なＰＷＭ信号（正相及び逆相のＰＷＭ信号）を形成する。なお、正相及び逆相のＰＷＭ信号は、例えば、完全な反転関係にあるものではなく、上述した貫通電流阻止に係るデッドタイムを考慮したものとなっている。
【００２５】
ドライバ部１２は、入力されたＰＷＭ信号に応じて、図３に詳細を示すスイッチング部１３内のスイッチング素子ＳＷ１、ＳＷ２を駆動するものである。
【００２６】
スイッチング部１３においては、図３に示すように、正負電源ライン＋Ｂ、−Ｂ間に、スイッチング素子ＳＷ１、コイルＬ１１、コイルＬ１２、スイッチング素子ＳＷ２がこの順序で接続されている。また、スイッチング素子ＳＷ１及びコイルＬ１１間の接続点は、高速ダイオードＤ１２のカソードに接続されており、この高速ダイオードＤ１２のアノードは負側の電源ライン−Ｂに接続されており、コイルＬ１２及びスイッチング素子ＳＷ２間の接続点は、高速ダイオードＤ１１のアノードに接続されており、この高速ダイオードＤ１１のカソードは正側の電源ライン＋Ｂに接続されている。そして、両コイルＬ１１及びＬ１２間の接続点が、ローパスフィルタコイルＬの一端に接続されている。
【００２７】
ローパスフィルタコイルＬのこの一端は、図１に示すように、フィードバック抵抗Ｒ１ｆを介して、高速アナログアンプＯＰの反転入力端子に接続されている。また、ローパスフィルタコイルＬの他端は、コンデンサＣｆ及び抵抗Ｒ２ｆの直列回路（フィードバック回路）を介して高速アナログアンプＯＰの反転入力端子に接続されている。
【００２８】
スイッチング素子ＳＷ１、ＳＷ２としては、例えば、ＭＯＳＦＥＴを適用する。この場合、両スイッチング素子ＳＷ１及びＳＷ２は、導電型が同一のもの（例えばＮＭＯＳ−ＦＥＴ同士）であっても良く、ＣＭＯＳ構成であっても良い。高速ダイオードＤ１１、Ｄ１２としては、スイッチング素子ＳＷ１、ＳＷ２の内蔵ダイオード（ボディダイオード）より高速動作する、例えば、ショットキーバリアダイオードを適用する。
【００２９】
負荷（スピーカ）ＳＰがローパスフィルタコンデンサＣに並列に接続されている点は、従来と同様である。
【００３０】
なお、この実施形態の場合、ローパスフィルタコンデンサＣには、並列には、カットオフ周波数近傍の高域ピークを抑圧するための、従来に係る図９に示したようなダンパは設けられていない。
【００３１】
以下、この実施形態における特徴的な構成における動作、機能を説明する。まず、スイッチング部１３の動作、機能を説明する。
【００３２】
スイッチング素子ＳＷ１だけがオンしている状態においては、図４に示すように、電源電流Ｉ１１が流れ、この際には、ローパスフィルタコイルＬだけでなく、スイッチング素子ＳＷ１に直列に接続されたコイルＬ１１にも、エネルギーが蓄積される。
【００３３】
ここで、オン状態のスイッチング素子を切り替える際のデッドタイム制御により、スイッチング素子ＳＷ１をオフすると（スイッチング素子ＳＷ２のオフ状態は継続）、ローパスフィルタコイルＬ及びコイルＬ１１の逆起電力により、蓄積エネルギーが、図５に示すような電流Ｉ１２となって流れる。すなわち、コイルＬ１１が、その逆起電力により電流を流そうとし、ローパスフィルタコイルＬによる逆起電力による電流を自コイルＬ１１の方に引き込むので、スイッチング素子ＳＷ２側に（スイッチング素子ＳＷ２の内蔵ダイオード側に）、ローパスフィルタコイルＬによる逆起電力による電流を流すことを阻止している。
【００３４】
言い換えると、図１０に示した従来に係る逆流阻止用のダイオードＤ４と同様な逆流阻止機能をコイルＬ１１が発揮している。
【００３５】
しかも、逆流阻止用のダイオードＤ４の場合には、電圧ロスが生じるが、コイルＬ１１の場合にはこのようなロスが生じない。なお、コイルＬ１１やＬ１２としては、例えば数μＨのものを適用する。
【００３６】
次に、ローパスフィルタを構成するコイルＬ及びコンデンサＣ間の接続点から、アナログアンプＯＰへのフィードバック回路として、コンデンサＣｆ及び抵抗Ｒ２ｆの直列回路を適用したことによる機能や作用について説明する。
【００３７】
コンデンサＣｆ及び抵抗Ｒ２ｆの直列回路は、従来に係る図９に示したダンパ（ＣＤ、ＲＤ）に機能を兼ねている。コンデンサＣｆ及び抵抗Ｒ２ｆの直列回路をフィードバック回路として適用することにより、制動効果がループゲイン倍に増強され、制動抵抗には高い抵抗が使用できて、従来回路（図９）に比較して電力ロスを大幅に削減することができる。例えば、抵抗Ｒ２ｆとして数十ｋΩのものを適用し、コンデンサＣｆとして１００ｐＦのものを適用する。
【００３８】
また、コンデンサＣｆ及び抵抗Ｒ２ｆの直列回路をフィードバック回路として適用することにより、高域の位相を９０度に抑え、ローパスフィルタで最大１８０度遅れる位相を９０度程度に抑え、発振を抑えることができる。
【００３９】
図６は、この実施形態に係るローパスフィルタの周波数特性を示すものであり、図８に示すようなカットオフ周波数近傍の高域のピークが抑えられていることが分かる。
【００４０】
以上のように、上記実施形態のディジタル電力増幅器によれば、スイッチング素子がボディダイオードを内蔵することにより、従来発生していた電圧ロスを抑えることができる。
【００４１】
また、上記実施形態のディジタル電力増幅器によれば、フィードバック回路にダンパ機能を持たせたことにより、ローパスフィルタコンデンサに並列に設けられていたダンパを不要とすることができ、従来に比べ、電力ロスを抑えることができる。
【００４２】
（Ｂ）他の実施形態
上記実施形態では、スイッチング素子がＭＯＳＦＥＴとして説明したが、内蔵ダイオードを有する他のユニポーラトランジスタ（例えばＭＥＳＦＥＴやＭＩＳＦＥＴなど）を適用している場合にも、本発明を適用することができる。
【００４３】
また、上記実施形態では、スイッチング素子対が一対の場合を示したが、スイッチング素子対を二対（又はそれ以上）含むディジタル電力増幅器でも、ボディダイオードによる貫通電流の害を、スイッチング素子に直列に接続された逆流阻止ダイオードと、それらに並列に設けられた高速ダイオードとで防止しようとしているものに対しては、上記実施形態のスイッチング部の構成を適用することができる。
【００４４】
さらに、上述実施形態では、スピーカを駆動するディジタル電力増幅器に適用した場合を例にとって説明したが、本発明はこれに限定されることなく、任意のディジタル電力増幅器に適用することができる。なお、負荷（上記実施形態でのローパスフィルタ及び負荷（スピーカ）の全体に相当する）が誘導性負荷であるときに、本発明によるスイッチング部を適用した効果が大きい。
【００４５】
【発明の効果】
以上のように、本発明によれば、従来のディジタル電力増幅器でロスが発生した箇所を改良したので、効率良く増幅させることができるのディジタル電力増幅器を実現できる。
【図面の簡単な説明】
【図１】実施形態のディジタル電力増幅器の全体構成を示す回路図である。
【図２】実施形態のディジタルアンプブロックの内部構成を示す回路図である。
【図３】実施形態のスイッチング部の内部構成を示す回路図である。
【図４】実施形態の一方のスイッチング素子だけがオンしている状態での電源電流経路の説明図である。
【図５】実施形態のオンしていたスイッチング素子をオフした直後のローパスフィルタコイルの逆起電圧による電流経路の説明図である。
【図６】実施形態のローパスフィルタの周波数特性を示す説明図である。
【図７】従来のディジタル電力増幅器のローパスフィルタ及びスイッチング部の周辺の構成を示す回路図である。
【図８】従来のローパスフィルタの周波数特性を示す説明図である。
【図９】従来のローパスフィルタの高域ピークの抑圧構成を示す回路図である。
【図１０】従来のスイッチング素子の内蔵ダイオードによる貫通電流の弊害の除去構成を示す回路図である。
【符号の説明】
１０…ディジタルアンプブロック、１３…スイッチング部、２０…電源部、Ｌ…ローパスフィルタコイル、ＯＰ…アナログアンプ、Ｃ…ローパスフィルタコンデンサ、ＳＰ…負荷（スピーカ）、Ｒ２ｆ…フィードバック抵抗、Ｃｆ…フィードバックコンデンサ、ＳＷ１、ＳＷ２…スイッチング素子、Ｄ１１、Ｄ１２…バイパス用高速ダイオード、Ｌ１、Ｌ２…貫通電流防止用コイル。
【図１】
2004088578.tif 000003
【図２】
2004088578.tif 000004
【図３】
2004088578.tif 000005
【図４】
2004088578.tif 000006
【図５】
2004088578.tif 000007
【図６】
2004088578.tif 000008
【図７】
2004088578.tif 000009
【図８】
2004088578.tif 000010
【図９】
2004088578.tif 000011
【図１０】
2004088578.tif 000012
【手続補正書】
【提出日】平成15年10月27日(2003.10.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】
入力アナログ信号を増幅するアナログアンプと、コイル及び第１のコンデンサでなるローパスフィルタと、上記アナログアンプ出力をＰＷＭ信号に変換し、上記ローパスフィルタへの電源供給を制御するディジタルアンプブロックとを有するディジタル電力増幅器において、
上記ローパスフィルタのコイル及び第１のコンデンサ間の接続点電圧を上記アナログアンプにフィードバックするフィードバック回路として、第２のコンデンサ及び抵抗の直列回路を適用し、この直列回路に、上記ローパスフィルタに負荷が接続されていない場合、又は、高インピーダンスの負荷が接続された際に生じる、上記ローパスフィルタの周波数応答特性の高域ピークのダンパ機能を持たせた
ことを特徴とするディジタル電力増幅器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
また、第２の本発明は、入力アナログ信号を増幅するアナログアンプと、コイル及び第１のコンデンサでなるローパスフィルタと、上記アナログアンプ出力をＰＷＭ信号に変換し、上記ローパスフィルタへの電源供給を制御するディジタルアンプブロックとを有するディジタル電力増幅器において、上記ローパスフィルタのコイル及び第１のコンデンサ間の接続点電圧を上記アナログアンプにフィードバックするフィードバック回路として、第２のコンデンサ及び抵抗の直列回路を適用し、この直列回路に、上記ローパスフィルタに負荷が接続されていない場合、又は、高インピーダンスの負荷が接続された際に生じる、上記ローパスフィルタの周波数応答特性の高域ピークのダンパ機能を持たせたことを特徴とする。