(57)【要約】【課題】環境変化に対して検出誤差が抑制される変位センサ用外部回路を提供する。【解決手段】この変位センサ用外部回路は、単一の第１導電体Ｌに対して変位可能に近接配置された第２導電体ＡＢを有する変位センサに接続される変位センサ用外部回路において、第１導電体Ｌの両端間に交流を供給する発振手段ＯＳＣと、第１導電体Ｌの両端間の電圧を整流及び平滑化して変位レベル電圧ＶＤＥＴＥＣＴを生成する第１回路列と、発振手段ＯＳＣの出力を整流及び平滑化して一定電圧ＶＤＵＭＭＹを生成する第２回路列と、第１及び第２回路列の出力が入力される差動増幅回路ＤＩＦ３とを備える。【選択図】　図１
2004085215.tif 000002
【特許請求の範囲】
【請求項１】
単一の第１導電体に対して変位可能に近接配置された第２導電体を有する変位センサに接続される変位センサ用外部回路において、
前記第１導電体両端間に交流を供給する発振手段と、
前記第１導電体両端間の電圧を整流及び平滑化する第１回路列と、
前記発振手段の出力を整流及び平滑化して一定電圧を生成する第２回路列と、
前記第１及び第２回路列の出力が入力される差動増幅回路と、
を備えることを特徴とする変位センサ用外部回路。
【請求項２】
前記第１及び第２回路列は、一方の入力端子に調整用基準電圧が入力される前段差動増幅回路を前記差動増幅回路の前段にそれぞれ備え、前記差動増幅回路の利得は１以下であることを特徴とする請求項１に記載の変位センサ用外部回路。
【請求項３】
単一の前記第１導電体は単一のコイルであり、前記第２導電体は前記コイル内に挿入される導電棒であることを特徴とする請求項１に記載の変位センサ用外部回路。
【請求項４】
変位センサを構成するコンデンサ両端間に交流を供給する発振手段と、
前記コンデンサ両端間の電圧を整流及び平滑化する第１回路列と、
前記発振手段の出力を整流及び平滑化して一定電圧を生成する第２回路列と、
前記第１及び第２回路列の出力が入力される差動増幅回路と、
を備えることを特徴とする変位センサ用外部回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、変位センサ用外部回路に関する。
【０００２】
【従来の技術】
電磁式の変位センサは、コイルと金属棒の相対位置関係によって変化するコイル両端間電圧の変化を検出し、金属棒の変位を検出するものである。従来の変位センサは特許２６６８７８５号公報に記載されている。この変位センサは、１個の一次コイル及び２個の二次コイルを有する差動変圧器を構成している。この変位センサでは、１個の二次コイルを検出用としてセンサ部に設け、ダミーコイルとしての他のコイルは外部に設けることで、センサ部の長さを短縮化している。
【０００３】
【発明が解決しようとする課題】
しかしながら、これらの二次コイルの設置される環境が同一でない場合、検出精度が大幅に劣化することとなる。例えば、センサ部における１つのコイルをエンジンバルブに装着し、もう１つのコイルをエンジン以外の箇所に装着した場合、コイル間に大きな温度差が生じるため、検出精度が劣化することとなる。また、センサ部のコイルと、ダミーコイルとを別のケース内に設けた場合、センサ部のコイルとダミーコイルを一体化した場合よりも構成が複雑となり価格が高くなる。
【０００４】
そこで、センサ部のコイル長を短くすることを目的として、１個のコイルを一定振幅及び一定周期の交流電流で駆動し、その両端間電圧の変化を検出する変位センサ用外部回路が考えられる。このような変位センサ用外部回路では、センサ部出力の温度変化をサーミスタによって補償することが考えられるが、この場合も出力に誤差が生じる。
【０００５】
この主な原因は、コイルからの検出信号の中に、コイルへの金属棒挿入量に対して、すなわち、変位量に対して、無関係な一定レベル信号が含まれているからである。この一定レベル信号が温度によって変化すると、変位センサ用外部回路の出力に大きな影響を与えることとなり、誤差が生じてしまう。しかも、この一定レベル信号は変位量に対して１桁以上、大きな値になることが普通である。
【０００６】
本発明は、このような問題に鑑みてなされたものであり、環境変化に対して検出誤差が抑制される変位センサ用外部回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の課題を解決するため、本発明に係る変位センサ用外部回路は、単一の第１導電体に対して変位可能に近接配置された第２導電体を有する変位センサに接続される変位センサ用外部回路において、前記第１導電体両端間に交流を供給する発振手段と、前記第１導電体両端間の電圧を整流及び平滑化する第１回路列と、前記発振手段の出力を整流及び平滑化して一定電圧を生成する第２回路列と、前記第１及び第２回路列の出力が入力される差動増幅回路とを備えることを特徴とする。なお、一定電圧とは、変位によっては変化しない一定値であり、環境変化によっては変動する電圧である。
【０００８】
本変位センサ用外部回路では、単一の第１導電体と第２導電体との間の変位に応じた電圧を第１回路列によって整流及び平滑することで検出し、温度等の環境変化による当該電圧の出力変動を第２回路列の出力と差動増幅回路によって補償するので、環境変化による検出誤差を抑制することができる。
【０００９】
また、前記第１及び第２回路列は、一方の入力端子に調整用基準電圧が入力される前段差動増幅回路を前記差動増幅回路の前段にそれぞれ備え、前記差動増幅回路の利得は１以下であることを特徴とする。環境変化に伴う２つの前段差動増幅回路の出力変動は、後段側の差動増幅回路で差分を出力することで相殺され、後段側の差動増幅回路の出力変動は増幅率を１以下に設定することで抑制される。
【００１０】
また、単一の前記第１導電体は単一のコイルであり、前記第２導電体は前記コイル内に挿入される導電棒であることを特徴とする。この場合、導電棒のコイルへの挿入量に応じて、コイル両端間の電圧が変化し、導電棒のコイルに対する相対変位を検出することができる。
【００１１】
また、変位センサが静電容量を利用するものである場合、本発明に係る変位センサ用外部回路は、変位センサを構成するコンデンサ両端間に交流を供給する発振手段と、前記コンデンサ両端間の電圧を整流及び平滑化する第１回路列と、前記発振手段の出力を整流及び平滑化して一定電圧を生成する第２回路列と、前記第１及び第２回路列の出力が入力される差動増幅回路とを備えることとしてもよい。
【００１２】
この場合、第１導電体と第２導電体との間の変位に応じた電圧を、第１回路列の出力を整流及び平滑することで検出し、温度等の環境変化による当該電圧の出力変動を第２回路列の出力と差動増幅回路によって補償するので、環境変化による検出誤差を抑制することができる。
【００１３】
【発明の実施の形態】
以下、実施の形態に係る変位センサについて説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
【００１４】
（第１実施形態）
まず、第１実施形態に係る変位センサ用外部回路について説明するが、この説明に先立って変位センサについて説明する。
【００１５】
図１は変位センサの縦断面図である。変位センサは、コイル（第１導電体）Ｌ内に配置された金属コアとしての導電棒（第２導電体）ＡＢの軸方向（矢印Ｚで示す）変位を、コイルＬの両端間の電圧に応じて検出する。コイルＬはソレノイドコイルである。なお、コイルの「両端」とは物理的両端ではなく、コイルの電気的な両端である。本例のコイルＬの数は１つである。また、本例の導電棒ＡＢはアルミニウム等の非磁性体からなる。
【００１６】
コイルＬの両端間には交流電源によって一定の振幅及び周波数を有する交流電流が供給されており、検出部によってコイル両端間電圧を検出することにより、コイルＬ内に配置された導電棒ＡＢの軸方向変位を測定することができる。
【００１７】
導電棒ＡＢはコイルＬの一方の開口ＯＰを介してコイルＬ内に挿入されている。基準位置Ｚ０からの導電棒ＡＢの変位を挿入量ΔＺとする。導電棒ＡＢの挿入量ΔＺに対するコイルＬのインダクタンス変化量ΔＬは、導電棒ＡＢ内で発生する単位長当たりの渦電流に略比例する。コイルのインダクタンスはＬ−ΔＬとなる。インダクタンスに応じてインピダンスは高くなるので、コイル両端の電圧Ｖｏは低くなる。すなわち、導電棒ＡＢの挿入量ΔＺを拡大すると、コイル両端間電圧Ｖｏは小さくなる。
【００１８】
コイルＬは下部容器Ｈ１内に配置されており、下部容器Ｈ１の上端開口部は上部容器Ｈ２に取り付けられるフランジを構成している。コイルＬの両端は上部容器Ｈ２内に設けられた端子Ｔ１，Ｔ２に電気的に接続されており、端子Ｔ１，Ｔ２は上部容器Ｈ２に取り付けられたソケットＳ内に図示しないコネクタを挿入することにより、外部回路に電気的に接続される。
【００１９】
図２は変位センサに接続される変位センサ用外部回路のブロック図である。
【００２０】
この回路は、コイルＬの両端Ｔ１，Ｔ２間に一定の振幅を有する交流電流を供給する交流電源（発振回路）ＯＳＣと、コイルＬの両端Ｔ１，Ｔ２に入力端子が接続された電圧検出回路（差動増幅回路）ＤＩＦを備えている。コイル両端間電圧ＶｏはコイルＬのインピダンスと電流に比例するので、電流の周波数と振幅を一定とすれば、インピダンスと電流を固定することができ、電圧検出回路ＤＩＦによってコイル両端間電圧Ｖｏ、すなわち導電棒挿入量ΔＺを精密に測定することができる。
【００２１】
コイルＬの一方の端子Ｔ２は電流検出用抵抗Ｒを介してグランドに接続されており、この抵抗Ｒを流れる電流が一定となるように、定電流回路ＣＣは端子Ｔ１に供給する電流を制御する。電圧検出回路ＤＩＦの出力であるコイル両端間電圧Ｖｏは、ノイズ除去やオフセットレベル調整等を行う出力処理回路ＰＲＯによって処理され、外部に出力される。
【００２２】
なお、本例の交流電源ＯＳＣは１００ｋＨｚ〜１ＭＨｚの周波数の正弦波を出力する。例えば、周波数は２００ｋＨｚとし、コイルＬの内部抵抗は１５Ω、コイルのインダクタンスは４００μＨ、コイルＬのインダクタンス変化量は０〜４０μＨとする。インダクタンス変化量ΔＬは挿入量ΔＺに比例する。なお、コイルの合計インダクタンスはＬ−ΔＬとなり、電圧Ｖｏは挿入量（リフト量）ΔＺに対して直線的に減少する。
【００２３】
出力処理回路ＰＲＯは、電圧検出回路ＤＩＦから出力される交流信号Ｖｏを全波又は半波整流し、整流後の信号をローパスフィルタで平滑化することで、交流信号の振幅に応じた直流レベル信号を得ている。この直流レベル信号はＡ／Ｄ変換器によってデジタル信号に変換され、ＣＰＵに入力される。交流信号又は直流レベル信号は適当な箇所でオフセットレベル調整することができる。
【００２４】
以下、出力処理回路ＰＲＯについて詳説する。
【００２５】
発振回路ＯＳＣの出力は定電流回路ＣＣに入力される。コイルＬの一端の端子Ｔ１と、他端の端子Ｔ２には定電流回路ＣＣが接続されており、端子Ｔ２は抵抗Ｒを介してグランド電位に接続されている。電圧検出回路ＤＩＦには、コイルの両端Ｔ１，Ｔ２の出力が入力される。
【００２６】
電圧検出回路ＤＩＦの出力電圧Ｖｏは、第１整流回路ＲＥＣ１に入力される。第１整流回路ＲＥＣ１の出力電圧はローパスフィルタからなる第１平滑回路ＬＰＦ１に入力される。第１平滑回路ＬＰＦ１からは、導電棒ＡＢのＺ軸変位に依存した電圧レベルを有する信号が出力される。第１平滑回路ＬＰＦ１から出力される変位レベル信号は、差動増幅回路（増幅率：Ａ倍）ＤＩＦ３に入力される。差動増幅回路ＤＩＦ３は、特定の信号と変位レベル信号とを比較して、その差分を出力する。特定の信号が変位に依存せず、且つ、回路定数に依存するものであれば、同相ノイズ成分が変位レベル信号から除去される。
【００２７】
差動増幅回路ＤＩＦ３に検出用回路列（第１回路列）からの変位レベル信号と共に入力される特定の信号は、ダミー回路列（第２回路列）によって生成される。このダミー回路列は、発振回路ＯＳＣの出力信号をコイルＬを介することなく適当に処理して、上述の差動増幅回路ＤＩＦ３に入力する。ダミー回路列は、発振回路ＯＳＣに順次接続された定数回路ＣＴ、整流回路ＲＥＣ２及び平滑回路ＬＰＦ２からなる。なお、定数回路ＣＴは、抵抗等の増幅率を調整するための回路であり、差動増幅回路から構成することもできる。
【００２８】
ダミー回路列においては、発振回路ＯＳＣの出力電圧の振幅及び周波数に応じた直流レベル信号が生成される。例えば、発振回路ＯＳＣの出力電圧の振幅や周波数が大きくなれば、コイルＬを流れる電流の振幅や周波数が大きくなるため、差動増幅回路ＤＩＦ３では、この特定の電圧が入力されることにより、オリジナルの変位レベル信号に含まれていたノイズ成分を除去したり、発振回路の出力変化を補償することができる。
【００２９】
差動増幅回路ＤＩＦ３の出力端子は、加算回路ＡＤにおける一方の入力端子に接続されており、ノイズ除去後の変位レベル信号には特定の直流レベルが加算される。加算回路ＡＤの入力側に接続された可変抵抗器ＶＲは、一定電圧Ｖｃを分割した一定電圧Ｖ１を加算回路ＡＤに入力している。すなわち、一定電圧Ｖ１が差動増幅回路ＤＩＦ３の出力に加算される。
【００３０】
加算回路ＡＤの出力側には後段回路ＡＳが接続されている。後段回路ＡＳはフィルター回路と各種補正回路等で構成してある。後段回路ＡＳの出力は本センサの出力となる。
【００３１】
図３はコイルＬの等価回路を示す回路図である。
【００３２】
この等価回路は、コイルＬのインダクタンス（Ｌ）、導電棒ＡＢによるインダクタンスの変化分ΔＬ、電流検出用抵抗Ｒ、インダクタンスＬの内部抵抗ｒを接続してなり、定電流回路ＣＣからコイルＬへの入力電圧Ｖｉ、コイルＬの出力電圧Ｖｏが図示の如く与えられる。
【００３３】
コイルＬの両端の電圧Ｖｏは（１）式で与えられる。なお、Ｖｏ及びＩは複素数であり、「ｊ」は虚数単位を示す。なお、発振回路ＯＳＣから出力されコイルＬに印加される交流信号の周波数を「ｆ」とする。角周波数「ω」と周波数「ｆ」とはω＝２πｆの関係を満たす。この交流信号はサイン波である。
【００３４】
【数１】
2004085215.tif 000003
【００３５】
妥当なコイルＬのインダクタンス（Ｌ）、インダクタンス変化量ΔＬ、内部抵抗ｒ、周波数ｆについて以下のように設定する。すなわち、Ｌ＝４００μＨ、ΔＬは０〜４０μＨ、ｒ＝１５Ω、ｆ＝２００ｋＨｚであるとする。
【００３６】
この場合、内部抵抗ｒは、リアクタンス成分ｊω（Ｌ−ΔＬ）に対して十分に小さな値となる。したがって、内部抵抗ｒはコイル両端間電圧Ｖｏに関しては無視することができる。したがって、コイル両端間電圧Ｖｏは以下の式を満たす。
【００３７】
【数２】
2004085215.tif 000004
【００３８】
交流電流Ｉの振幅及び周波数は一定であるとする。この場合、（２）式で与えられるコイル両端間電圧Ｖｏは、インダクタンスＬの変化分ΔＬに対して直線的に変化する。導電棒ＡＢのコイルＬへの挿入量を「ｘ」とし、単位挿入量に対するインダクタンスを「Ｌｏ」とすると、インダクタンス変化量ΔＬは、ΔＬ＝Ｌｏ・ｘで与えられる。
【００３９】
従って、（２）式で与えられるコイル両端間電圧Ｖｏは、（３）式で表現することができる。
【００４０】
【数３】
2004085215.tif 000005
【００４１】
（３）式から明らかなように、コイル両端間電圧Ｖｏは、挿入量ｘに対して直線的に減少する。ここで、便宜上、ｋｘ＝ＶＸとする。すなわち、ＶＸは挿入量ｘに比例する電圧降下値である。この場合、（３）式をＶＸを用いて表記すると、コイル両端間電圧Ｖｏは以下の式（４）で与えられる。
【００４２】
【数４】
2004085215.tif 000006
【００４３】
電圧検出回路ＤＩＦは、コイルＬの両端の電圧Ｖｏをグランド電位に対する交流電圧に変換し、整流回路ＲＥＣ１、平滑回路ＬＰＦ１は、電圧検出回路ＤＩＦからの出力電圧を整流、平滑して直流電圧に変換する。従って、平滑回路ＬＰＦ１の出力は、（４）式を直流に変換した電圧となる（図４の特性「ｂ」参照）。すなわち、出力電圧Ｖｏは定数項ＶＫ（図４の特性「ａ」参照）を有する。
【００４４】
差動増幅回路ＤＩＦ３は、電圧検出回路ＤＩＦの利得（増幅率）を１として、平滑回路ＬＰＦ１の出力信号電圧（変位レベル信号）ＶＤＥＴＥＣＴ（＝ＶＫ−ＶＸ）と、ダミー回路列における平滑回路ＬＰＦ２の出力信号電圧ＶＤＵＭＭＹとの差分を反転させて増幅する。差動増幅回路ＤＩＦ３の利得をＡとすると、差動増幅回路ＤＩＦ３の出力電圧ＶＯＵＴは以下の式で与えられる（図５参照）。なお、ここでは、各電圧は交流電圧の積分値、すなわち、直流成分を示すこととする。
【００４５】
【数５】
2004085215.tif 000007
【００４６】
ここで、定数項ＶＫと、ダミー回路列からの信号ＶＲとの大きさが等しければ、出力電圧ＶＯＵＴは零ボルトを始点として、ＶＸ（挿入量ｘ）に比例することとなる。したがって、零ボルトを出力電圧の始点とするためには、ダミー回路列の最終出力ＶＤＵＭＭＹの振幅を、検出側の定数項ＶＫに一致させればよい。
【００４７】
定数回路ＣＴは増幅回路で構成してあり、発振回路ＯＳＣから出力される交流電圧を多少増幅する。この利得は、コイルＬにおいて導電棒ＡＢが挿入されない状態、つまり、定数回路ＣＴの出力電圧の振幅が、（３）式においてｘ＝０の場合の電圧検出回路ＤＩＦの出力電圧と等しい振幅になるように設定する。
【００４８】
ダミー回路列側の整流回路ＲＥＣ２、平滑回路ＬＰＦ２の構成は、それぞれ、整流回路ＲＥＣ１、平滑回路ＬＰＦ１の構成と同一である。定数回路ＣＴからｓ出力される交流波形は、電圧検出回路ＤＩＦの（３）式における電圧ＶＫに等しくなる。
【００４９】
加算回路ＡＤは、差動増幅回路ＤＩＦ３の出力ＶＯＵＴに可変抵抗器ＶＲの出力電圧Ｖ１を加算して出力する。従って、加算回路ＡＤの出力電圧ＶＯＵＴ’は、以下の式で与えられる。
【００５０】
【数６】
2004085215.tif 000008
【００５１】
図６はＶ１＝０．５Ｖとした時のストロークｘ（ｍｍ）と出力電圧ＶＯＵＴ’の関係を示すグラフである。導電棒ＡＢを０ｍｍ〜８ｍｍのストロークで挿入した時の差動増幅回路ＤＩＦ３の出力は０．５Ｖ〜４．５Ｖになる。０ｍｍストロークにおける電圧を０．５Ｖに設定したのは、０Ｖ付近はＳ／Ｎ比が悪いためである。後段回路ＡＳは、バンドパスフィルターやコイルＬの温度補正回路やバッファ回路で構成してあるが、本回路の基本特性は差動増幅回路ＤＩＦ３の出力電圧ＶＯＵＴによって決定される。
【００５２】
ダミー回路列の効果について補足説明する。
【００５３】
発振回路ＯＳＣの出力電圧と定電流回路ＣＣの出力電流（（２）式、（３）式）とは比例するが、ダミー回路列がない場合に、ＶＫから一定電圧ＶＤＵＭＭＹ（ＣＯＮＳＴ）を減算しても、ＶＤＵＭＭＹ（ＣＯＮＳＴ）はＶＫに連動しているわけではないので、差動増幅回路ＤＩＦ３において、温度変化によるＶＤＵＭＭＹ（ＣＯＮＳＴ）の変化量がＡ倍に増幅されてしまう。このような非連動の一定電圧ＶＤＵＭＭＹ（ＣＯＮＳＴ）をレギュレータや定電圧ダイオードを用いて電源電圧Ｖｃから生成した場合、レギュレータや定電圧ダイオードは一般的に１ｍＶ／℃程度の温度ドリフトを有するため、Ｖｃ＝８ＶでＶＲ＝４Ｖとすると、１００℃の温度範囲でＶｃは１００ｍＶ、ＶＤＵＭＭＹ（ＣＯＮＳＴ）は５０ｍＶの変動が生じる。この場合、利得Ａ＝２０とすると、１０００ｍＶもの温度ドリフトが生じてしまう。
【００５４】
一方、本発明の変位センサ用外部回路では、定数回路ＣＴ、整流回路ＲＥＣ２及び平滑回路ＬＰＦ２からなるダミー回路列を備えている。発振回路ＯＳＣの振幅変化はＶＫの変化となり、レギュレータや定電圧ダイオードの変化は、ＶＤＵＭＭＹの変化となるが、ＶＫとＶＤＵＭＭＹの項はダミー回路列によって相殺されるため、上述のような温度ドリフトが抑制される。
【００５５】
図７は温度と差動増幅回路ＤＩＦ３の出力変化率の関係を示すグラフである。定数項は室温２５℃を基準にして設定した。変化率の定義は、出力電圧範囲４Ｖに対する電圧ドリフト量の割合である。「ｃ」はダミー回路列を用いない場合の特性、「ｄ」は上記ダミー回路列を用いた場合の特性を示す。
【００５６】
なお、上記では発振回路ＯＳＣの温度変化について説明したが、上述の回路は、発振回路ＯＳＣの経年変化や、電源をＯＮした時から発振振幅が安定するまでの時間が長くなる場合においても、検出精度の劣化を抑制する効果がある。
【００５７】
また、信号系回路としての電圧検出回路ＤＩＦから差動増幅回路ＤＩＦ３の前段までの回路と、定数回路ＣＴから差動増幅回路ＤＩＦ３の前段までの回路の回路機能は同一であるため、この回路の温度等による変化もキャンセルすることができる。
【００５８】
なお、上述の変位センサは導電棒ＡＢをＡｌからなる金属棒とし、その渦電流によるインダクタンス変化を用いて変位検出を行う構成について説明したが、導電体である金属棒を鉄やフェライトにして透磁率変化によるインダクタンス変化を利用して変位検出を行うこともできる。この場合、当然のことながら、金属棒のコイルＬへの挿入に比例してインダクタンスΔＬは増加するため、式（１）〜式（３）における−ΔＬを＋ΔＬにする必要がある。
【００５９】
また、上記ではインダクタンスの変化による変位センサについて説明したが、これを対向する一対の導電体でキャパシタを構成し、これを交流駆動しながら、その静電容量変化を検出する構成としても、上記外部回路は適用することができる。
【００６０】
この場合、変位センサを構成するコンデンサ両端間に交流を供給する発振手段と、前記コンデンサ両端間の電圧を整流及び平滑化する第１回路列と、前記発振手段の出力を整流及び平滑化して一定電圧を生成する第２回路列と、前記第１及び第２回路列の出力が入力される差動増幅回路とを備えることとなる。コイルＬをコンデンサの一方の電極に置換し、導電棒ＡＢをコンデンサの他方の電極に置換して読み替える。
【００６１】
この場合も、コンデンサの変位に応じた電圧を第１回路列の出力を整流及び平滑することで検出し、温度等の環境変化による当該電圧の出力変動を第２回路列の出力と差動増幅回路によって補償するので、環境変化による検出誤差を抑制することができる。
【００６２】
なお、本例の差動増幅回路ＤＩＦ３はグランド電位を挟んで正負の電源によって駆動されている。
【００６３】
（第２実施形態）
次に、第２実施形態に係る変位センサ用外部回路について説明する。
【００６４】
図８は変位センサ用外部回路のブロック図である。第１実施形態に係る変位センサ用外部回路との相違点は、差動増幅回路ＤＩＦ３が単一の電源によって駆動されている点と、差動増幅回路ＤＩＦ３の前段に増幅回路ＡＭ１，ＡＭ２が設けられている点と、第１実施形態における加算回路を省略している点である。その他の構成は同一である。
【００６５】
差動増幅回路ＤＩＦ３の２つの入力端子のそれぞれには、検出用回路列（ＤＩＦ，ＲＥＣ１，ＬＰＦ１，ＡＭ１）の出力電圧と、ダミー回路列（ＣＴ，ＲＥＣ２，ＬＰＦ２，ＡＭ２）の出力電圧とが入力される。
【００６６】
第１増幅回路ＡＭ１、第２増幅回路ＡＭ２及び差動増幅回路ＤＩＦ３は、単一の電源によって駆動される差動増幅回路であるとする。
【００６７】
第１増幅回路ＡＭ１の入力端子には、平滑回路ＬＰＦ１の出力電圧ＶＤＥＴＥＣＴと、参照基準電圧Ｖｒが入力される。第１増幅回路ＡＭ１は検出用回路列の出力電圧ＶＤＥＴＥＣＴと参照基準電圧Ｖｒの差分を何倍かに増幅して差動増幅回路ＤＩＦ３の一方の入力端子に出力する。
【００６８】
また、第２増幅回路ＡＭ２の入力端子には、ダミー回路列の出力電圧ＶＤＵＭＭＹと、参照基準電圧Ｖｒが入力される。第２増幅回路ＡＭ２は、検出用回路列の出力電圧ＶＤＵＭＭＹと参照基準電圧Ｖｒの差分を何倍かに増幅して差動増幅回路ＤＩＦ３の一方の入力端子に出力する。
【００６９】
第１及び第２増幅回路ＡＭ１，ＡＭ２はオペアンプを備え、それぞれの一方の入力端子は可変抵抗ＶＲＡに接続されている。可変抵抗ＶＲＡは電源電位Ｖｃとグランド電位との間に接続されており、増幅回路ＡＭ１，ＡＭ２の前記一方の入力端子には、この入力端子と可変抵抗ＶＲＡとの接続点の電位Ｖｒが与えられる。すなわち、可変抵抗ＶＲＡは定電圧Ｖｃを分割し、本例では電圧Ｖｒ＝０．５Ｖを作成し、この電位Ｖｒを第１及び第２増幅回路ＡＭ１，ＡＭ２を構成するオペアンプの入力端子に与えている。
【００７０】
図９は、第１増幅回路ＡＭ１、第２増幅回路ＡＭ２又は差動増幅回路ＤＩＦ３を構成する差動増幅回路の回路図である。同図中の分圧電位ＶＤは、第１増幅回路ＡＭ１及び第２増幅回路ＡＭ２においては、上述の分圧電位Ｖｒを示す。
【００７１】
まず、この差動増幅回路が図２に示した外部回路に用いられた場合を想定し、かかる場合に生じる問題点について説明する。
【００７２】
この場合、差動増幅回路（ＤＩＦ３）を構成するオペアンプＯＰ１の第１入力端子ＩＮ１は平滑回路ＬＰＦ１に接続され、第２入力端子ＩＮ２は基準電位にそれぞれ接続されることとなる。
【００７３】
オペアンプＯＰ１の第１入力端子ＩＮ１は、抵抗Ｒ１を介してオペアンプＯＰ１の反転入力端子に接続され、第２入力端子ＩＮ２は抵抗Ｒ３を介してオペアンプＯＰ１の非反転入力端子に接続されている。オペアンプＯＰ１の反転入力端子は抵抗Ｒ２を介してオペアンプＯＰ１の出力端子に接続されており、負帰還がかけられている。一方、オペアンプＯＰ１の非反転入力端子は抵抗Ｒ４を介して接地されている。
【００７４】
ここで、各抵抗Ｒ１〜Ｒ４の抵抗値をＲ１〜Ｒ４とすると、本例では、差動増幅回路の利得Ａ＝Ｒ２／Ｒ１＝Ｒ４／Ｒ３＝１８に設定してある。
【００７５】
第１入力端子ＩＮ１には電圧ＶＤＥＴＥＣＴ＝（ＶＫ−ＶＸ）が、第２入力端子ＩＮ２には電圧ＶＤＵＭＭＹ＝ＶＫが入力されている。したがって、差動増幅回路ＤＩＦ３のオペアンプＯＰ１の出力ＶＯＵＴは以下の式で与えられる。
【００７６】
【数７】
2004085215.tif 000009
【００７７】
しかしながら、この場合は抵抗Ｒ４のグランド電位が問題となる。すなわち、オペアンプＯＰ１に印加される電源が正電源（＋）と負電源（−）の場合には、電源電圧が温度等により変動してもグランド電位は変動しない。ところが、単一電源（８Ｖ）でオペアンプＯＰ１を駆動した場合、グランド電位としては、仮想グランド電位ＶＧとして８／２（Ｖ）＝４Ｖを用いることとなる。
【００７８】
電源電圧８Ｖが温度等により変動すると、仮想グランド電位ＶＧ（＝４Ｖ）も変動することとなる。この電位変動分は差動増幅回路ＤＩＦ３の利得Ａ（＝１８倍）だけ増幅されるので、差動増幅回路ＤＩＦ３は比較的大きな出力変動を生じる。
【００７９】
例えば、電源電圧８Ｖを与えるレギュレータの温度特性にも依存するが、これは約１ｍＶ／℃の温度ドリフトを有するため、仮想グランド電位４Ｖは、その半分の０．５ｍＶ／℃の温度ドリフトを有することとなり、差動増幅回路ＤＩＦ３の出力は、その１８倍、すなわち９ｍＶ／℃の電圧変動を行うこととなる。したがって、使用温度の範囲が５０℃である場合、４５０ｍＶの電位変動が生じる。
【００８０】
図８に示した外部回路は、以上のような単一電源の問題を解決している。
【００８１】
すなわち、この外部回路では、差動増幅回路ＤＩＦ３の利得を減少させ、その前段側に増幅回路を設けて、差動増幅回路ＤＩＦ３において差分を出力している。
【００８２】
すなわち、平滑回路ＬＰＦ１の出力電圧ＶＤＥＴＥＣＴ、第１増幅回路ＡＭ１の出力電圧ＶＤＥＴＥＣＴ（ＡＭ１）、平滑回路ＬＰＦ２の出力電圧ＶＤＵＭＭＹ、第２増幅回路ＡＭ２の出力電圧ＶＤＵＭＭＹ（ＡＭ２）、差動増幅回路ＤＩＦ３の出力電圧ＶＯＵＴは以下の式で与えられる。なお、増幅回路ＡＭ１，ＡＭ２における利得をＡ’とし、非反転入力側に入力を行うこととし、差動増幅回路ＤＩＦ３の利得Ａ＝１とする。
【００８３】
【数８】
2004085215.tif 000010
【００８４】
ここで、前段側の増幅回路ＡＭ１，ＡＭ２の仮想グランド電位の変動は、後段の差動増幅回路ＤＩＦ３によって相殺され、差動増幅回路ＤＩＦ３の仮想グランド電位の変動は、差動増幅回路ＤＩＦ３の利得が１であるため、小さく設定される。なお、差動増幅回路ＤＩＦ３の利得は１以下に設定することとしてもよい。したがって、温度等による仮想グランド電位の影響が除去され、正確な検出を行うことができる。なお、増幅回路ＡＭ１，ＡＭ２は反転入力を行うこともでき、符号反転のための増幅回路を別途設けることもできる。
【００８５】
以上のように、単一電源回路で仮想グランド電位ＶＧを必要とする差動増幅回路において、反転入力と非反転入力に接続される信号を２つの差動増幅回路（ＡＭ１，ＡＭ２）の各々の反転入力に接続する。
【００８６】
これら２つの差動増幅回路（ＡＭ１，ＡＭ２）の非反転入力は一定電圧或いは仮想グランド電位に接続し、２つの差動増幅回路（ＡＭ１，ＡＭ２）の出力は利得１以下の差動増幅回路ＤＩＦ３の第１入力端子ＩＮ１と第２入力端子ＩＮ２に接続することにより、電源電圧の変動による仮想グランド電位の変動或いは一定電圧の変動による変動分が増幅されて出力に現れるのを防止することができるという大きな効果がある。増幅回路ＡＭ１，ＡＭ２は非反転側に入力を行うこともできる。
【００８７】
すなわち、上記変位センサ用外部回路は、単一の第１導電体Ｌに対して変位可能に近接配置された第２導電体ＡＢを有する変位センサに接続される変位センサ用外部回路において、第１導電体Ｌの両端間に交流を供給する発振手段ＯＳＣと、第１導電体Ｌの両端間の電圧を整流及び平滑化して変位レベル電圧ＶＤＥＴＥＣＴを生成する第１回路列と、発振手段ＯＳＣの出力を整流及び平滑化して一定電圧ＶＤＵＭＭＹを生成する第２回路列と、第１及び第２回路列の出力が入力される差動増幅回路ＤＩＦ３とを備えることを特徴とする。
【００８８】
本変位センサ用外部回路では、単一の第１導電体Ｌと第２導電体ＡＢとの間の変位に応じた電圧を第１回路列の出力を整流及び平滑することで検出し、温度等の環境変化による当該電圧の出力変動を第２回路列の出力と差動増幅回路ＤＩＦ３によって補償するので、環境変化による検出誤差を抑制することができる。
【００８９】
また、第１及び第２回路列は、一方の入力端子に調整用基準電圧Ｖｒが入力される前段差動増幅回路ＡＭ１，ＡＭ２を差動増幅回路ＤＩＦ３の前段にそれぞれ備え、差動増幅回路ＤＩＦ３の利得は１以下であることを特徴とする。環境変化に伴う２つの前段差動増幅回路ＡＭ１，ＡＭ２の出力変動は、後段側の差動増幅回路ＤＩＦ３で差分を出力することで相殺され、後段側の差動増幅回路ＤＩＦ３の出力変動は増幅率を１以下に設定することで抑制される。
【００９０】
また、第１及び第２回路列は、一定電圧ＶＤＵＭＭＹと調整用基準電圧Ｖｒが入力される前段差動増幅回路ＡＭ１，ＡＭ２を差動増幅回路ＤＩＦ３の前段に備え、差動増幅回路ＤＩＦ３の利得（増幅率）は１以下である。環境変化に伴う２つの前段差動増幅回路ＡＭ１，ＡＭ２の出力変動は、後段側の差動増幅回路で差分を出力することで相殺され、後段側の差動増幅回路ＤＩＦ３の出力変動は増幅率を１以下に設定することで抑制される。
【００９１】
また、単一の第１導電体は単一のコイルＬであり、第２導電体はコイルＬ内に挿入される導電棒ＡＢであるので、導電棒ＡＢのコイルＬへの挿入量ｘに応じて、コイル両端間の電圧Ｖｏが変化し、導電棒ＡＢのコイルに対する相対変位を検出することができる。
【００９２】
【発明の効果】
本発明の変位センサ用外部回路によれば、環境変化に対して検出誤差を抑制することができる。
【図面の簡単な説明】
【図１】変位センサの縦断面図である。
【図２】変位センサに接続される変位センサ用外部回路のブロック図である。
【図３】コイルＬの等価回路を示す回路図である。
【図４】ストロークｘ（ｍｍ）と出力電圧Ｖｏ（Ｖ）の関係を示すグラフである。
【図５】ストロークｘ（ｍｍ）と出力電圧ＶＯＵＴ（Ｖ）の関係を示すグラフである。
【図６】ストロークｘ（ｍｍ）と出力電圧ＶＯＵＴ’の関係を示すグラフである。
【図７】温度と差動増幅回路ＤＩＦ３の出力変化率の関係を示すグラフである。
【図８】変位センサ用外部回路のブロック図である。
【図９】差動増幅回路の回路図である。
【符号の説明】
ＡＢ…導電棒、ＡＤ…加算回路、ＡＭ１，ＡＭ２…前段差動増幅回路、ＡＳ…後段回路、ＣＣ…定電流回路、ＣＴ…定数回路、ＤＩＦ…差動増幅回路、ＤＩＦ…電圧検出回路、ＤＩＦ３…差動増幅回路、Ｈ１…下部容器、Ｈ２…上部容器、ＩＮ１…入力端子、ＩＮ２…入力端子、Ｌ…コイル、ＬＰＦ１，ＬＰＦ２…平滑回路、ＯＰ…開口、ＯＰ１…オペアンプ、ＯＳＣ…発振回路、Ｒ…電流検出用抵抗、ｒ…内部抵抗、ＲＥＣ１，ＲＥＣ２…整流回路、Ｓ…ソケット、Ｔ１，Ｔ２…端子、ＶＲＡ…可変抵抗。
【図１】
2004085215.tif 000011
【図２】
2004085215.tif 000012
【図３】
2004085215.tif 000013
【図４】
2004085215.tif 000014
【図５】
2004085215.tif 000015
【図６】
2004085215.tif 000016
【図７】
2004085215.tif 000017
【図８】
2004085215.tif 000018
【図９】
2004085215.tif 000019