(57)【要約】【課題】従来の利得制限回路を用いた場合，クリップ回路により信号が制限されると波形を著しくひずませることとなり，特に音声データを取り扱う場合，その信号の歪が高調波として出力され聴感を悪化させてしまう。【解決手段】遅延素子３と，遅延素子３の出力信号の振幅を検出するレベル検出器４と，遅延素子３の出力信号にレベル検出器４の出力信号に応じた増幅度を持たせて出力させる増幅器６と，入力信号と増幅器６の出力の加（減）算した結果を遅延素子３に出力する加（減）算器２を備え、出力信号の利得制限を行う入力信号の振幅が大きくなるほど利得を下げて増幅することで，信号の振幅を抑え，クリップすることを防ぐ。【選択図】　図１
2004032362.tif 000002
【特許請求の範囲】
【請求項１】
遅延素子と，前記遅延素子の出力信号の振幅を検出する検出器と，前記遅延素子の出力信号に前記検出器の出力信号に応じた増幅度を持たせて出力させる増幅器と，入力信号と前記増幅器の出力の加（減）算した結果を前記遅延素子に出力する加（減）算器を備え、出力信号の利得制限を行うことを特徴とする利得制限回路。
【請求項２】
前記遅延素子としてローパスフィルタを用いることで，入力信号の低域成分の過大入力に対しても出力信号のクリップを防ぎ，滑らかな波形を出力することを特徴とする請求項１記載の利得制限回路。
【請求項３】
前記検出器において，検出した振幅値が設定値以下では前記増幅器の増幅度をゼロとする信号を，設定値以上では前記増幅器に前記検出器出力に応じた増幅度を持たせる信号を出力することで，設定値により入力信号の振幅に応じて出力信号の利得特性を変化させることを特徴とする請求項１記載の利得制限回路。
【請求項４】
前記検出器において，検出した信号の振幅値が大きくなるときには検出器の出力信号を素早く変化させ，検出した信号の振幅値が小さくなるときには検出器の出力信号をゆっくり変化させることで，過大な入力信号に対して出力信号のゲインを素早く抑え，過大入力信号後の出力信号のゲインを復帰をゆっくりと変化させることで滑らかな波形を出力できることを特徴とする請求項１記載の利得制限回路。
【請求項５】
フィルタ回路と，前記フィルタ回路の出力信号の振幅を検出する検出器と，前記フィルタ回路の出力信号に前記検出器で検出した振幅に応じた増幅度を持たせて出力させる増幅器と，入力信号と前記増幅器の出力の加（減）算した結果を前記フィルタ回路に出力する加（減）算器を備えたことを特徴とする利得制限回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，ディジタルオーディオ装置などに利用し，出力信号の過大出力を自動的に抑制するディジタル信号処理によるオーディオ信号の利得制限回路に関する。
【０００２】
【従来の技術】
図３において，従来の利得制限回路を示す。入力端子１からの入力信号を遅延素子３によりフィルタリングを行い特定の帯域信号を抽出し，得られた信号を増幅器７により増幅し，クリップ回路９により出力端子８で許容されている最大値以上，最小値以下が出力されないように信号振幅を制限する。
【０００３】
図４は図３で得られる入力信号振幅と出力信号振幅の関係を示す図である。入力信号がある一定レベルまでは増幅されているが，出力信号が許容されている最大値，または最小値に達するとそれ以上振幅が大きくならないので一定振幅を得ることとなる。
【０００４】
【発明が解決しようとする課題】
しかしながら，上記従来の利得制限回路を用いた場合，クリップ回路９により信号が制限されると波形を著しくひずませることとなり，特に音声データを取り扱う場合，その信号の歪が高調波として出力され聴感を悪化させてしまう。
【０００５】
本発明は、上記課題を解決するために，入力信号の振幅が大きくなるほど利得を下げて増幅することで，信号の振幅を抑え，クリップすることを防ぐ利得制限回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は，遅延素子と，前記遅延素子の出力信号の振幅を検出する検出器と，前記遅延素子の出力信号に前記検出器の出力信号に応じた増幅度を持たせて出力させる増幅器と，入力信号と前記増幅器の出力の加（減）算した結果を前記遅延素子に出力する加（減）算器を備え，出力信号の利得を制限する構成である。
【０００７】
本発明は上記した構成によって，入力信号の過大入力に対しても滑らかな利得制限特性を以って増幅効果を得ることができる。
【０００８】
【発明の実施の形態】
図１は本発明の一実施の形態に係る利得制限回路の構成を示すブロック図である。図１において、遅延素子３，増幅器７は図３に示したものと同じである。更に，加算器２，レベル検出器４，制御回路５，増幅器６により，利得制限のための帰還回路が構成される。
【０００９】
以上のように構成された本実施の形態の動作を以下に説明する。
【００１０】
まず，入力端子１より入力された信号は，加（減）算器２で増幅器６により生成された帰還信号と演算され，その演算結果が遅延素子３に入力される。ここで遅延素子３は，フィルタなどの帯域制限回路であり，その出力は増幅器７により増幅され出力端子８より出力される一方，レベル検出器４により遅延素子３の出力振幅を検出し，その検出結果より制御回路５で増幅器６の増幅度を決定する。
【００１１】
ここで，制御回路５は入力に対して定数を乗算させるのみで出力させても，利得制限の特性を得ることができる。増幅器６では、遅延素子３の出力信号を増幅し，加（減）算器２で入力端子１より入力された信号との演算結果を再び遅延素子３に入力させ帰還をかける。
【００１２】
このような構成により，入力端子１より過大信号が入力した時でも，その振幅レベルが大きいほど負帰還が多くかかるので、遅延素子３での出力振幅は抑えられ，負帰還の強さを制御回路５で適切に設定すれば，増幅器７で信号を増幅しても出力端子８の出力許容範囲を超えないようにすることができる。
【００１３】
図２は，本実施の形態において，制御回路５に閾値設定を持たせた場合の入力端子１と出力端子８での信号の振幅特性図であり，破線で示されている特性は増幅器７のみで得られる特性，実線は本実施の形態の特性である。以下に本実施の形態の動作を説明する。
【００１４】
まず、制御回路５にて，設定された閾値とレベル検出回路４で得られた振幅値を比較し，振幅値のほうが小さい時，つまり，入力端子１より入力される信号が小さい時は，制御回路５より増幅器６の増幅度をゼロとして帰還信号の生成を行わない。
【００１５】
このことにより，加（減）算器２で信号の振幅を減ずることなく遅延素子３を経由して増幅器７で増幅される。また制御回路５にて設定された閾値よりレベル検出器４で得られた振幅値の方が大きい場合，制御回路５で増幅器６の増幅度を設定することで帰還信号を生成し，加（減）算器２に入力することで帰還をかける。
【００１６】
つまり，制御回路５に閾値設定を持たせた場合，入力端子１からの信号振幅により利得制限を行うか，行わないかの決定をさせることができ，信号振幅が小さい場合は十分な増幅が行われ，大きくなると利得制限を行い、出力振幅を抑えることができる。ここで制御回路５は，レベル検出器４の出力に対して，演算を行う演算器や，対応した係数を出力するテーブルなどでも構成が可能である。
【００１７】
またレベル検出器４において，検出した信号の振幅値が大きくなるときには検出器の出力信号を素早く変化させ，検出した信号の振幅値が小さくなるときには検出器の出力信号をゆっくり変化させる回路，例えば検波回路を用いれば，この変化に合わせて増幅器６の増幅度を制御回路５により変化させることで，入力端子１に過大な信号が入力されても素早く帰還がかかり利得を制御することができる。
【００１８】
逆に入力端子１の信号振幅が急に小さくなるような場合，ゆっくり帰還を弱めることで，制限されていたゲインを徐々に復帰させることで滑らに振幅を変化させることができる。
【００１９】
尚、前記遅延素子としてローパスフィルタを用いることで，入力信号の低域成分の過大入力に対しても出力信号のクリップを防ぎ，滑らかな波形を出力することができる。
【００２０】
【発明の効果】
以上のように本発明は，遅延素子の出力に，その信号振幅レベルを検出し決定された増幅度を持たせた信号を遅延素子の入力部に負帰還させることにより遅延素子の出力で得られる振幅を制限させ増幅させることで，出力端子で許容されている振幅範囲内で滑らかな利得制限特性を以って増幅効果を得ることができる。また，クリップ回路のような高周波歪は発生しないので，特に音声信号の利得制限回路として有用である。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る利得制限回路の構成を示すブロック図
【図２】本実施の形態の利得制限回路の振幅特性図
【図３】従来の利得制限回路の構成を示すブロック図
【図４】従来の利得制限回路の振幅特性図
【符号の説明】
１　入力端子
２　加（減）算器
３　遅延素子
４　レベル検出器
５　制御回路
６　増幅器
７　増幅器
８　出力端子
【図１】
2004032362.tif 000003
【図２】
2004032362.tif 000004
【図３】
2004032362.tif 000005
【図４】
2004032362.tif 000006