(57)【要約】【課題】ドライバのスイッチング遅延を補正することによりレギュレーション等の諸特性を改善したスイッチング電源装置を提供する。【解決手段】電界効果トランジスタＴｒのスイッチングを制御するドライバ駆動信号を形成するための基準電圧Ｖｒｅｆを電界効果トランジスタＴｒのスイッチング立下り遅延時間ｔｄ２に基づきＶｒｅｆ’に補正することにより、ドライバ駆動信号の立下りタイミングを電界効果トランジスタＴｒのスイッチング立下り遅延時間ｔｄ２に対応して早め、これにより電界効果トランジスタＴｒの出力のスイッチング立下り遅延を補正する。【選択図】  図１
2004254372.tif 000002
【特許請求の範囲】
【請求項１】
三角波と所定の基準電圧とを比較回路で比較し、該比較回路の出力に基づきドライバ駆動信号を形成して、該ドライバ駆動信号により直流入力をスイッチングするドライバを駆動するスイッチング電源装置において、
前記ドライバの立下り遅延時間に基づき前記基準電圧を補正する補正回路を設け、
前記補正回路による前記基準電圧の補正により前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立下りタイミングを前記ドライバの立下がり遅延時間に対応して早めることにより前記ドライバの出力の立下り遅延を補正する
ことを特徴とするスイッチング電源装置。
【請求項２】
前記基準電圧は、
直流出力電圧に基づき設定される
ことを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記直流入力電圧を前記ドライバのスイッチングに同期して積分することにより前記三角波を出力する電圧電流変換回路を有し、
前記補正回路は、
前記三角波の傾きをＡ、前記ドライバの立下がり遅延時間ｔｄ２とするとき前記基準電圧をＡ・ｔｄ２だけ小さくなるように補正する
ことを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
前記ドライバの出力電流を検出して前記三角波を出力する電流波形検出回路を有し、
前記補正回路は、
前記三角波の傾きをＡ、前記ドライバの立下がり遅延時間ｔｄ２とするとき前記基準電圧をＡ・ｔｄ２だけ小さくなくように補正する
ことを特徴とする請求項１記載のスイッチング電源装置。
【請求項５】
前記ドライバ駆動信号形成回路は、
所定のクロック信号に基づきセットされ、前記比較回路の出力に基づきリセットされ、前記ドライバ駆動信号を出力するフリップフロップ回路
を有することを特徴とする請求項１記載のスイッチング電源装置。
【請求項６】
前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立下りタイミングを検出する第１の回路と、
前記ドライバの出力信号の立下りタイミングを検出する第２の回路と、
前記第１の回路の出力および前記第２の回路の出力に基づき前記ドライバの立下がり遅延時間を算出する算出回路と
を有し、
前記補正回路は、
前記算出回路で算出した前記ドライバの立下り遅延時間に基づき前記基準電圧を補正する
ことを特徴とする請求項１記載のスイッチング電源装置。
【請求項７】
三角波と所定の基準電圧とを比較回路で比較し、該比較回路の出力に基づきドライバ駆動信号を形成して、該ドライバ駆動信号により直流入力をスイッチングするドライバを駆動するスイッチング電源装置において、
前記ドライバの立下り遅延時間に基づき前記三角波を補正する補正回路を設け、
前記補正回路による前記三角波の補正により前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立下りタイミングを前記ドライバの立下がり遅延時間に対応して早めることにより前記ドライバの出力の立下り遅延を補正する
ことを特徴とするスイッチング電源装置。
【請求項８】
前記基準電圧は、
直流出力電圧に基づき設定される
ことを特徴とする請求項７記載のスイッチング電源装置。
【請求項９】
前記直流入力電圧を前記ドライバのスイッチングに同期して積分することにより前記三角波を出力する電圧電流変換回路を有し、
前記補正回路は、
前記三角波の傾きをＡ、前記ドライバの立下がり遅延時間ｔｄ２とするとき前記三角波をＡ・ｔｄ２だけ大きくなるようにバイアスして補正する
ことを特徴とする請求項７記載のスイッチング電源装置。
【請求項１０】
前記ドライバの出力電流を検出して前記三角波を出力する電流波形検出回路を有し、
前記補正回路は、
前記三角波の傾きをＡ、前記ドライバの立下がり遅延時間ｔｄ２とするとき前記三角波をＡ・ｔｄ２だけ大きくなるようにバイアスして補正する
ことを特徴とする請求項７記載のスイッチング電源装置。
【請求項１１】
前記直流入力電圧を前記ドライバのスイッチングに同期して積分することにより前記三角波を出力する電圧電流変換回路を有し、
前記補正回路は、
前記三角波の電圧をＶ１、前記三角波が前記基準電圧に達するまでの時間をＴｏｎ１、前記ドライバの立下がり遅延時間ｔｄ２とするとき前記三角波に（Ｖ１／Ｔｏｎ１−ｔｄ２）・ｔｄ２を加算する補正を行う
ことを特徴とする請求項７記載のスイッチング電源装置。
【請求項１２】
前記ドライバの出力電流を検出して前記三角波を出力する電流波形検出回路を有し、
前記補正回路は、
前記三角波の電圧をＶ１、前記三角波が前記基準電圧に達するまでの時間をＴｏｎ１、前記ドライバの立下がり遅延時間ｔｄ２とするとき前記三角波に（Ｖ１／Ｔｏｎ１−ｔｄ２）・ｔｄ２を加算する補正を行う
ことを特徴とする請求項７記載のスイッチング電源装置。
【請求項１３】
前記ドライバ駆動信号形成回路は、
所定のクロック信号に基づきセットされ、前記比較回路の出力に基づきリセットされ、前記ドライバ駆動信号を出力するフリップフロップ回路
を有することを特徴とする請求項７記載のスイッチング電源装置。
【請求項１４】
前記ドライバ駆動信号の立下りタイミングを検出する第１の回路と、
前記ドライバの出力信号の立下りタイミングを検出する第２の回路と、
前記第１の回路の出力および前記第２の回路の出力に基づき前記ドライバの立下り遅延時間を算出する算出回路と
を有し、
前記補正回路は、
前記算出回路で算出した前記ドライバの立下り遅延時間に基づき前記三角波を補正する
ことを特徴とする請求項７記載のスイッチング電源装置。
【請求項１５】
三角波と所定の基準電圧とを比較回路で比較し、該比較回路の出力に基づきドライバ駆動信号を形成して、該ドライバ駆動信号により直流入力をスイッチングするドライバを駆動するスイッチング電源装置において、
前記ドライバの遅延時間に基づき前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立ち上がりタイミングを補正する補正回路
を設けたことを特徴とするスイッチング電源装置。
【請求項１６】
前記補正回路は、
前記ドライバの立ち上がり遅延時間ｔｄ１、前記ドライバの立下がり遅延時間ｔｄ２とするとき、前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立ち上がりタイミングを時間（ｔｄ２−ｔｄ１）だけ遅延するように補正する
ことを特徴とする請求項１５記載のスイッチング電源装置。
【請求項１７】
前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立ち上がりタイミングを検出する第１の回路と、
前記ドライバの出力信号の立ち上がりタイミングをを検出する第２の回路と、
前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立下りタイミングを検出する第３の回路と、
前記ドライバの出力信号の立下りタイミングを検出する第４の回路と、
前記第１の回路の出力および前記第２の回路の出力に基づき前記ドライバの立ち上がり遅延時間ｔｄ１を算出する第１の算出回路と、
前記第３の回路の出力および前記第４の回路の出力に基づき前記ドライバの立下がり遅延時間ｔｄ２を算出する第２の算出回路と、
前記第１の算出回路の出力と前記第２の算出回路の出力に基づき時間（ｔｄ２−ｔｄ１）を算出する第３の算出回路と
を有し、
前記補正回路は、
前記第３の算出回路で算出した前記時間（ｔｄ２−ｔｄ１）に基づき前記ドライバ駆動信号の立ち上がりタイミングを補正する
ことを特徴とする請求項１５記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、三角波と所定の基準電圧とを比較回路で比較し、該比較回路の出力に基づきドライバ駆動信号を形成して、該ドライバ駆動信号により直流入力をスイッチングするドライバを駆動するスイッチング電源装置に関し、特に、前記ドライバのスイッチング遅延を補正することによりレギュレーション等の電源の諸特性を改善したスイッチング電源装置に関する。
【０００２】
【従来の技術】
従来、直流入力をスイッチング素子でスイッチングしてパルスに変換し、これを平滑回路で平滑して直流出力電圧を得るスイッチング電源装置としては、例えば、特許文献１乃至特許文献３に開示されたものが知られている。
【０００３】
【特許文献１】
特開平６−２０９５６９号公報
【特許文献２】
特開平９−３０８２４０号公報
【特許文献３】
特開平１１−２３５０３８号公報
【発明が解決しようとする課題】
ところで、上記従来のスイッチング電源装置においては、直流入力をスイッチングするドライバにスイッチング遅延があることが知られている。
【０００４】
例えば、図２３に示すように、スイッチング電源装置の入力電源Ｖｉｎをスイッチングするドライバである電界効果トランジスタＴｒに図２３（ａ）に示すようなドライバ駆動信号を加えてスイッチングを制御する場合、電界効果トランジスタＴｒには、立ち上がり遅延ｔｄ１と立下り遅延ｔｄ２があるので、図２３（ｂ）に示すように、電界効果トランジスタＴｒの出力の立ち上がりは、ドライバ駆動信号の立ち上がりタイミングに対して時間ｔｄ１だけ遅れ、立下りは、ドライバ駆動信号の立下りタイミングに対して時間ｔｄ２だけ遅れる。
【０００５】
そして、一般に、電界効果トランジスタＴｒは、その立下り遅延ｔｄ２の方が立ち上がり遅延ｔｄ１より大きいので、そのパルス幅も（ｔｄ２−ｔｄ１）だけ長くなる。
【０００６】
ここで、このパルス幅の伸びは、出力電圧のフィードバック制御によりある程度吸収することができるが、立下り遅延時間ｔｄ２は、レギュレーション等の電源の諸特性を悪化させる。
【０００７】
しかし、従来のこの種のスイッチング電源装置においては、上記電界効果トランジスタＴｒ等のドライバのスイッチング遅延に対して有効な対策を施したものがなかった。
【０００８】
そこで、この発明は、ドライバのスイッチング遅延を補正することによりレギュレーション等の諸特性を改善したスイッチング電源装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、三角波と所定の基準電圧とを比較回路で比較し、該比較回路の出力に基づきドライバ駆動信号を形成して、該ドライバ駆動信号によりドライバを駆動して直流入力をスイッチングするスイッチング電源装置において、前記ドライバの立下り遅延時間に基づき前記基準電圧を補正する補正回路を設け、前記補正回路による前記基準電圧の補正により前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立下りタイミングを前記ドライバの立下がり遅延時間に対応して早めることにより前記ドライバの出力の立下り遅延を補正することを特徴とする。
【００１０】
また、請求項２の発明は、請求項１の発明において、前記基準電圧は、直流出力電圧に基づき設定されることを特徴とする。
【００１１】
また、請求項３の発明は、請求項１の発明において、前記直流入力電圧を前記ドライバのスイッチングに同期して積分することにより前記三角波を出力する電圧電流変換回路を有し、前記補正回路は、前記三角波の傾きをＡ、前記ドライバの立下がり遅延時間ｔｄ２とするとき前記基準電圧をＡ・ｔｄ２だけ小さくなるように補正することを特徴とする。
【００１２】
また、請求項４の発明は、請求項１の発明において、前記ドライバの出力電流を検出して前記三角波を出力する電流波形検出回路を有し、前記補正回路は、前記三角波の傾きをＡ、前記ドライバの立下がり遅延時間ｔｄ２とするとき前記基準電圧をＡ・ｔｄ２だけ小さくなくように補正することを特徴とする。
【００１３】
また、請求項５の発明は、請求項１の発明において、前記ドライバ駆動信号形成回路は、所定のクロック信号に基づきセットされ、前記比較回路の出力に基づきリセットされ、前記ドライバ駆動信号を出力するフリップフロップ回路を有することを特徴とする。
【００１４】
また、請求項６の発明は、請求項１の発明において、前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立下りタイミングを検出する第１の回路と、前記ドライバの出力信号の立下りタイミングを検出する第２の回路と、前記第１の回路の出力および前記第２の回路の出力に基づき前記ドライバの立下がり遅延時間を算出する算出回路とを有し、前記補正回路は、前記算出回路で算出した前記ドライバの立下り遅延時間に基づき前記基準電圧を補正することを特徴とする。
【００１５】
また、請求項７の発明は、三角波と所定の基準電圧とを比較回路で比較し、該比較回路の出力に基づきドライバ駆動信号を形成して、該ドライバ駆動信号により直流入力をスイッチングするドライバを駆動するスイッチング電源装置において、前記ドライバの立下り遅延時間に基づき前記三角波を補正する補正回路を設け、前記補正回路による前記三角波の補正により前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立下りタイミングを前記ドライバの立下がり遅延時間に対応して早めることにより前記ドライバの出力の立下り遅延を補正することを特徴とする。
【００１６】
また、請求項８の発明は、請求項７の発明において、前記基準電圧は、直流出力電圧に基づき設定されることを特徴とする。
【００１７】
また、請求項９の発明は、請求項７の発明において、前記直流入力電圧を前記ドライバのスイッチングに同期して積分することにより前記三角波を出力する電圧電流変換回路を有し、前記補正回路は、前記三角波の傾きをＡ、前記ドライバの立下がり遅延時間ｔｄ２とするとき前記三角波をＡ・ｔｄ２だけ大きくなるようにバイアスして補正することを特徴とする。
【００１８】
また、請求項１０の発明は、請求項７の発明において、前記ドライバの出力電流を検出して前記三角波を出力する電流波形検出回路を有し、前記補正回路は、前記三角波の傾きをＡ、前記ドライバの立下がり遅延時間ｔｄ２とするとき前記三角波をＡ・ｔｄ２だけ大きくなるようにバイアスして補正することを特徴とする。
【００１９】
また、請求項１１の発明は、請求項７の発明において、前記直流入力電圧を前記ドライバのスイッチングに同期して積分することにより前記三角波を出力する電圧電流変換回路を有し、前記補正回路は、前記三角波の電圧をＶ１、前記三角波が前記基準電圧に達するまでの時間をＴｏｎ１、前記ドライバの立下がり遅延時間ｔｄ２とするとき前記三角波に（Ｖ１／Ｔｏｎ１−ｔｄ２）・ｔｄ２を加算する補正を行うことを特徴とする。
【００２０】
また、請求項１２の発明は、請求項７の発明において、前記ドライバの出力電流を検出して前記三角波を出力する電流波形検出回路を有し、前記補正回路は、前記三角波の電圧をＶ１、前記三角波が前記基準電圧に達するまでの時間をＴｏｎ１、前記ドライバの立下がり遅延時間ｔｄ２とするとき前記三角波に（Ｖ１／Ｔｏｎ１−ｔｄ２）・ｔｄ２を加算する補正を行うことを特徴とする。  また、請求項１３の発明は、請求項７の発明において、前記ドライバ駆動信号形成回路は、所定のクロック信号に基づきセットされ、前記比較回路の出力に基づきリセットされ、前記ドライバ駆動信号を出力するフリップフロップ回路を有することを特徴とする。
【００２１】
また、請求項１４の発明は、請求項７の発明において、前記ドライバ駆動信号の立下りタイミングを検出する第１の回路と、前記ドライバの出力信号の立下りタイミングを検出する第２の回路と、前記第１の回路の出力および前記第２の回路の出力に基づき前記ドライバの立下り遅延時間を算出する算出回路とを有し、前記補正回路は、前記算出回路で算出した前記ドライバの立下り遅延時間に基づき前記三角波を補正することを特徴とする。
【００２２】
また、請求項１５の発明は、三角波と所定の基準電圧とを比較回路で比較し、該比較回路の出力に基づきドライバ駆動信号を形成して、該ドライバ駆動信号により直流入力をスイッチングするドライバを駆動するスイッチング電源装置において、前記ドライバの遅延時間に基づき前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立ち上がりタイミングを補正する補正回路を設けたことを特徴とする。
【００２３】
また、請求項１６の発明は、請求項１５の発明において、前記補正回路は、前記ドライバの立ち上がり遅延時間ｔｄ１、前記ドライバの立下がり遅延時間ｔｄ２とするとき、前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立ち上がりタイミングを時間（ｔｄ２−ｔｄ１）だけ遅延するように補正することを特徴とする。
【００２４】
また、請求項１７の発明は、請求項１５の発明において、前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立ち上がりタイミングを検出する第１の回路と、前記ドライバの出力信号の立ち上がりタイミングをを検出する第２の回路と、前記ドライバ駆動信号形成回路から出力される前記ドライバ駆動信号の立下りタイミングを検出する第３の回路と、前記ドライバの出力信号の立下りタイミングを検出する第４の回路と、前記第１の回路の出力および前記第２の回路の出力に基づき前記ドライバの立ち上がり遅延時間ｔｄ１を算出する第１の算出回路と、前記第３の回路の出力および前記第４の回路の出力に基づき前記ドライバの立下がり遅延時間ｔｄ２を算出する第２の算出回路と、前記第１の算出回路の出力と前記第２の算出回路の出力に基づき時間（ｔｄ２−ｔｄ１）を算出する第３の算出回路とを有し、前記補正回路は、前記第３の算出回路で算出した前記時間（ｔｄ２−ｔｄ１）に基づき前記ドライバ駆動信号の立ち上がりタイミングを補正することを特徴とする。
【００２５】
【発明の実施の形態】
以下、この発明に係わるスイッチング電源装置の実施の形態を添付図面を参照して詳細に説明する。
【００２６】
図１は、この発明に係わるスイッチング電源装置の一実施の形態を示す回路図である。
【００２７】
図１に示すスイッチング電源装置は、ＯＣＣ（Ｏｎｅ−Ｃｙｃｌｅ  Ｃｏｎｔｒｏｌｌｅｄ）スイッチング回路と呼ばれる回路を採用するもので、Ｖｉｎは入力電圧、Ｔｒはスイッチング素子である電界効果トランジスタ（ドライバ）  、Ｄはフライホイールダイオード、Ｌはコイル（インダクタ）、Ｃ１はコンデンサ、Ｒ１およびＲ２は抵抗、Ｖｏｕｔは出力電圧、１０はこのスイッチング電源装置を制御する制御回路である。
【００２８】
また、制御回路１０は、電圧電流変換回路１１、フィードバックアンプ１２、補正回路１３、比較回路１４、クロック発生回路１５、フリップフロップ回路１６を具備して構成される。
【００２９】
ここで、電圧電流変換回路１１は、入力電圧Ｖｉｎおよびフリップフロップ回路１６の出力Ｑを入力し、入力電圧Ｖｉｎを電界効果トランジスタＴｒのスイッチングに同期して積分することにより電流波形信号を出力する。この電流波形信号は、入力電圧Ｖｉｎに対応する三角波信号である。この電圧電流変換回路１１の一例を図２に示す。
【００３０】
図２（ａ）に示すように、この電圧電流変換回路１１は、抵抗Ｒ、コンデンサＣ、インバータＩＮ、スイッチＳＷ１、抵抗Ｒ１１，Ｒ１２，Ｒ１３、オペアンプＡＰを具備し、抵抗Ｒを介して入力電圧Ｖｉｎを入力するとともに端子Ｔ１からフリップフロップ回路１６の出力Ｑを入力して、出力端子Ｔ２から入力電圧Ｖｉｎに対応する三角波信号を出力する同期積分回路として構成される。
【００３１】
すなわち、この図２（ａ）に示す電圧電流変換回路１１は、図２（ｂ）に示すように、端子Ｔ１に加わるフリップフロップ回路１６の出力Ｑがローレベルのときは、スイッチＳＷ１がオンして端子Ｔ１から出力される信号は零レベルとなるが、フリップフロップ回路１６の出力Ｑがローレベルからハイレベルになると、スイッチＳＷ１がオフし、コンデンサＣが入力電圧Ｖｉｎにより充電され、端子Ｔ２からは入力電圧Ｖｉｎを同期積分した三角波信号が出力される。
【００３２】
ここで、この端子Ｔ２から出力される三角波信号の値は、この電圧電流変換回路１１の積分時定数Ｃ・Ｒおよび入力電圧Ｖｉｎにより決定される。
【００３３】
なお、図２に示した構成において、スイッチＳＷ１はトランジスタ等のスイッチング素子で構成することができ、また、この電圧電流変換回路１１は、図２に示した構成に限らず、入力電圧Ｖｉｎを時間で積分する回路であれば他の周知の回路を用いても同様に構成することができる。
【００３４】
図１に戻り、フィードバックアンプ１２は、出力電圧Ｖｏｕｔを抵抗Ｒ１および抵抗Ｒ２で分圧したフィードバック信号が入力され、このフィードバック信号を基準電圧Ｖｒｅｆとして補正回路１３に出力する。
【００３５】
補正回路１３は、フィードバックアンプ１２から出力された基準電圧Ｖｒｅｆに対する所定の補正を行い補正された基準電圧Ｖｒｅｆ’として出力する。この補正回路１３における基準電圧Ｖｒｅｆの補正については後に詳述する。
【００３６】
比較回路１４は、正入力に電圧電流変換回路１１で変換された三角波信号、負入力に補正回路１３から出力された補正された基準電圧Ｖｒｅｆ’が加えられており、三角波信号のレベルが補正された基準電圧Ｖｒｅｆ’に達するとパルス信号を出力する。
【００３７】
フリップフロップ回路１６は、そのセット端子Ｓにクロック発生回路１５で発生されるクロック信号ＣＬＫ、そのリセット端子Ｒに比較回路１４の出力が加えられており、その出力端子Ｑから電界効果トランジスタＴｒをスイッチングするためのドライバ駆動信号を出力する。
【００３８】
図３は、図１に示したスイッチング電源装置の動作を説明する各部の波系図である。
【００３９】
図３において、図３（ａ）は、クロック発生回路１５から発生されるクロック信号ＣＬＫを示し、図３（ｂ）は、電圧電流変換回路１１の出力をフィードバックアンプ１２から出力される基準電圧Ｖｒｅｆおよびこれを補正回路１３で補正された基準電圧Ｖｒｅｆ’と共に示したものである。
【００４０】
また、図３（ｃ）は、比較回路１４の出力を示し、図３（ｄ）は、フリップフロップ回路１６の出力Ｑから出力されるドライバ駆動信号を示し、図３（ｅ）は、図３（ｄ）に示したドライバ駆動信号によりスイッチングが制御される電界効果トランジスタＴｒの出力を示す。
【００４１】
なお、図３（ｆ）は、図１に示した回路において、補正回路１３による補正を行わなかった場合の比較回路１４の出力を示し、図３（ｇ）は、この場合のフリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号を示し、図３（ｈ）は、図３（ｇ）に示したドライバ駆動信号によりスイッチングが制御される電界効果トランジスタＴｒの出力を示す。
【００４２】
図３（ｆ）乃至（ｈ）に示すように、図１に示した回路において、補正回路１３による補正を行わないと、比較回路１４からは、図３（ｆ）のタイミングで出力パルスが生じ、このパルスによりフリップフロップ回路１６は、セットされるので、フリップフロップ回路１６の出力端子Ｑからは、図３（ｇ）に示すドライバ駆動信号が生じる。
【００４３】
ここで、電界効果トランジスタＴｒは、立ち上がり遅延ｔｄ１と立下り遅延ｔｄ２とを有するので、電界効果トランジスタＴｒの出力は、図３（ｈ）に示すように図３（ｇ）に示すドライバ駆動信号に対して立ち上がりで時間ｔｄ１、立下りで時間ｔｄ２の遅延がそれぞれ生じる。また、電界効果トランジスタＴｒの出力は、図３（ｇ）に示したドライバ駆動信号に対してそのパルス幅が（ｔｄ２−ｔｄ１）だけ長くなる。
【００４４】
ここで、上記図１に示した回路においては、その出力電圧をフィードバックアンプ１２を介して基準電圧Ｖｒｅｆとしてフィードバックしているので、上記パルス幅の伸びは、このフィードバックにより吸収される。
【００４５】
そこで、この実施の形態のスイッチング電源装置においては、補正回路１３により上記基準電圧Ｖｒｅｆを上記電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応して小さい基準電圧Ｖｒｅｆ’に補正することで、電界効果トランジスタＴｒの立下り遅延を補正する。
【００４６】
すなわち、入力電圧をＶｉｎ、補正の対象となる電界効果トランジスタＴｒの立下り遅延時間をｔｄ２、電圧電流変換回路１１から出力される三角波信号の傾きをＡとすると、基準電圧Ｖｒｅｆを、
ΔＶｒｅｆ＝Ａ・ｔｄ２
だけ小さくなるようにすれば、図３（ｃ）に示すように、比較回路１４からは時間ｔｄ２だけ早く出力パルスが生じ、この結果、図３（ｄ）に示すように、フリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号は、時間ｔｄ２だけ早く立ち下がる。
【００４７】
そこで、補正回路１３では、
2004254372.tif 000003
の補正を行う。
【００４８】
なお、電圧電流変換回路１１から出力される三角波信号の傾きＡは、図２（ａ）の回路を採用した場合、この回路の積分時定数は、Ｃ・Ｒであるので
Ａ＝（Ｖｉｎ／Ｃ・Ｒ）
となる。
【００４９】
この場合、補正回路１３では、
2004254372.tif 000004
の補正を行う。
【００５０】
この結果、電界効果トランジスタＴｒの出力は、図３（ｅ）に示すように、図３（ｇ）に示した本来のドライバ駆動信号の立下りに一致して立下り、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２を補正することが可能になる。
【００５１】
この電界効果トランジスタＴｒの立下り遅延時間ｔｄ２の補正により、図１に示したスイッチング電源装置によれば、レギュレーション等の電源の諸特性が改善される。
【００５２】
図４は、上記補正回路１３の具体例を示す回路図である。
【００５３】
図４において、図４（ａ）は、上記補正回路１３の演算式をそのまま回路化したもので、この回路は、入力電圧Ｖｉｎと電界効果トランジスタＴｒの立下り遅延時間ｔｄ２とを乗算する乗算器１３１、乗算器１３１の出力をゲイン１／Ｃ・Ｒでゲイン制御するアンプ１３２、フィードバックアンプ１２からの基準電圧Ｖｒｅｆからアンプ１３２の出力を減算する減算器１３３から構成され、出力端子１３４から補正された基準電圧Ｖｒｅｆ’を得る。
【００５４】
また、図４（ｂ）は、上記図４（ａ）の回路を簡略化したもので、この回路は、入力電圧Ｖｉｎを入力し、ゲインが１／Ｃ・Ｒのアンプ１３５、アンプ１３５の出力を入力し、ゲインが電界効果トランジスタＴｒの立下り遅延時間ｔｄ２で制御されるゲイン可変アンプ１３６、フィードバックアンプ１２からの基準電圧Ｖｒｅｆからゲイン可変アンプ１３６の出力を減算する減算器１３７から構成される。
【００５５】
この図４（ｂ）に示す回路によっても、出力端子１３８から補正された基準電圧Ｖｒｅｆ’を得ることができ、この図４（ｂ）に示す回路によれば、補正回路１３を、アンプ１３５、ゲイン可変アンプ１３６、減算器１３７だけの簡単な回路から構成できる。
【００５６】
なお、上記実施の形態においては、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２を予め求めておいて、この立下り遅延時間ｔｄ２に基づき基準電圧Ｖｒｅｆの補正値ΔＶｒｅｆを算出するように構成したが、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２を直接検出して、基準電圧Ｖｒｅｆの補正値ΔＶｒｅｆにフィードバックするように構成してもよい。
【００５７】
図５は、このように構成したこの発明に係わるスイッチング電源装置の他の実施の形態を示す回路図である。なお、図５においては、図１に示した回路と同様の機能を有する部分には説明の便宜上図１で用いた符合と同一の符号を付する。
【００５８】
図５に示すスイッチング電源装置においては、制御回路２０内に、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２を直接検出する補正量検出回路２１を設け、この補正量検出回路２１の出力に基づき補正回路１３に加えられる立下り遅延時間ｔｄ２を制御するように構成したものである。その他の構成は、図１に示した構成と同様である。
【００５９】
図５において、補正量検出回路２１は、フリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号Ｐ１および電界効果トランジスタＴｒから出力されるドライバ出力信号Ｐ２を入力し、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応する制御信号Ｃｔｄ２を出力する。
【００６０】
この補正量検出回路２１から出力される制御信号Ｃｔｄ２は、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応する電圧信号を発生する可変電圧源２２に加えられ、この可変電圧源２２から発生される立下り遅延時間ｔｄ２に対応する電圧信号をフィードバック可変制御する。
【００６１】
このような構成によると、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２の変動に対しても対応することが可能になり、これにより電源の諸特性を更に改善することができる。
【００６２】
図６は、図５に示した補正量検出回路２１の具体的回路例を示した回路図である。
【００６３】
図６（ａ）に示す補正量検出回路２１は、フリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号Ｐ１を入力し、この立下りエッジのタイミングでパルス信号を出力する立下りエッジを検出回路２１１、電界効果トランジスタＴｒから出力されるドライバ出力信号Ｐ２を入力し、この立下りエッジのタイミングでパルス信号を出力する立下りエッジを検出回路２１２、立下りエッジを検出回路２１１の出力がセット端子Ｓに加えられ、立下りエッジを検出回路２１２の出力がリセット端子Ｒに加えられるフリップフロップ回路２１３、フリップフロップ回路２１３の出力端子Ｑから出力される信号をろ波するローパスフィルタ２１４から構成される。
【００６４】
ここで、フリップフロップ回路２１３は、ドライバ駆動信号Ｐ１の立下りタイミングでセットされ、ドライバ出力信号Ｐ２の立下りタイミングでリセットされるので、フリップフロップ回路２１３の出力端子Ｑからは、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応するパルス幅のパルス信号Ｐｄｔ２が出力される。
【００６５】
このフリップフロップ回路２１３の出力端子Ｑから出力されるパルス信号Ｐｄｔ２は、ローパスフィルタ２１４を通ることにより、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応する制御信号Ｃｔｄ２に変換されて出力される。
【００６６】
また、図６（ｂ）に示す補正量検出回路２１は、図６（ａ）に示す構成において、ローパスフィルタ２１４をカウンタ２１５に置き換えて構成したものである。
【００６７】
ここで、このカウンタ２１５は、フリップフロップ回路２１３の出力端子Ｑから出力されるパルス信号Ｐｄｔ２がハイレベル間、図示しない所定のクロックパルスを計数する。
【００６８】
このような構成によると、カウンタ２１５の計数値は、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応する値となり、このような構成によっても、カウンタ２１５の出力から電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応する制御信号Ｃｔｄ２を得ることができる。
【００６９】
図７は、この発明に係わるスイッチング電源装置の更に他の実施の形態を示す回路図である。なお、図７においても、図１に示した回路と同様の機能を有する部分には説明の便宜上図１で用いた符合と同一の符号を付する。
【００７０】
図７に示すスイッチング電源装置は、カレントモードと呼ばれる回路を採用するもので、Ｖｉｎは入力電圧、Ｔｒは電界効果トランジスタ、Ｄはフライホイールダイオード、Ｌはコイル（インダクタ）、Ｃ１はコンデンサ、Ｒ１およびＲ２は抵抗、Ｖｏｕｔは出力電圧、３０はこのスイッチング電源装置を制御する制御回路である。
【００７１】
また、制御回路３０は、電流波形検出回路３１、フィードバックアンプ１２、補正回路３２、比較回路１４、クロック発生回路１５、フリップフロップ回路１６を具備して構成される。
【００７２】
ここで、電流波形検出回路３１は、電界効果トランジスタＴｒの出力を入力し、電界効果トランジスタＴｒの出力電流に対応する三角波信号を出力する。ここで、この電流波形検出回路３１から出力される三角波信号の値は、電流波形検出回路３１の電流検出用抵抗の抵抗値Ｒおよびコイル（インダクタ）Ｌおよび入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔにより決定される。
【００７３】
フィードバックアンプ１２は、出力電圧Ｖｏｕｔを抵抗Ｒ１および抵抗Ｒ２で分圧したフィードバック信号が入力され、このフィードバック信号を基準電圧Ｖｒｅｆとして補正回路３２に出力する。
【００７４】
補正回路３２は、フィードバックアンプ１２から出力された基準電圧Ｖｒｅｆに対する所定の補正を行い補正された基準電圧Ｖｒｅｆ’として出力する。この補正回路３２における基準電圧Ｖｒｅｆの補正については後に詳述する。
【００７５】
比較回路１４は、正入力に電流波形検出回路３１から出力される三角波信号、負入力に補正回路３２から出力された補正された基準電圧Ｖｒｅｆ’が加えられており、三角波信号のレベルが補正された基準電圧Ｖｒｅｆ’に達するとパルス信号を出力する。
【００７６】
フリップフロップ回路１６は、そのセット端子Ｓにクロック発生回路１５で発生されるクロック信号ＣＬＫ、そのリセット端子Ｒに比較回路１４の出力が加えられており、その出力端子Ｑから電界効果トランジスタＴｒをスイッチングするためのドライバ駆動信号を出力する。
【００７７】
図８は、図７に示したスイッチング電源装置の動作を説明する各部の波系図である。
【００７８】
図８において、図８（ａ）は、クロック発生回路１５から発生されるクロック信号ＣＬＫを示し、図８（ｂ）は、電流波形検出回路３１から出力される三角波信号をフィードバックアンプ１２から出力される基準電圧Ｖｒｅｆおよびこれを補正回路３２で補正された基準電圧Ｖｒｅｆ’と共に示したものである。
【００７９】
また、図８（ｃ）は、比較回路１４の出力を示し、図８（ｄ）は、フリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号を示し、図８（ｅ）は、図８（ｄ）に示したドライバ駆動信号によりスイッチングが制御される電界効果トランジスタＴｒの出力を示す。
【００８０】
なお、図８（ｆ）は、図７に示した回路において、補正回路３２による補正を行わなかった場合の比較回路１４の出力を示し、図８（ｇ）は、この場合のフリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号を示し、図８（ｈ）は、図８（ｇ）に示したドライバ駆動信号によりスイッチングが制御される電界効果トランジスタＴｒの出力を示す。
【００８１】
図８（ｆ）乃至（ｈ）に示すように、図７に示した回路において、補正回路３２による補正を行わないと、比較回路１４からは、図８（ｆ）のタイミングで出力パルスが生じ、このパルスによりフリップフロップ回路１６は、セットされるので、フリップフロップ回路１６の出力端子Ｑからは、図８（ｇ）に示すドライバ駆動信号が生じる。
【００８２】
ここで、電界効果トランジスタＴｒは、立ち上がり遅延ｔｄ１と立下り遅延ｔｄ２とを有するので、電界効果トランジスタＴｒの出力は、図８（ｈ）に示すように図８（ｇ）に示すドライバ駆動信号に対して立ち上がりで時間ｔｄ１、立下りで時間ｔｄ２の遅延がそれぞれ生じる。また、電界効果トランジスタＴｒの出力は、図８（ｇ）に示したドライバ駆動信号に対してそのパルス幅が（ｔｄ２−ｔｄ１）だけ長くなる。
【００８３】
ここで、上記図７に示した回路においては、その出力電圧をフィードバックアンプ１２を介して基準電圧Ｖｒｅｆとしてフィードバックしているので、上記パルス幅の伸びは、このフィードバックにより吸収される。
【００８４】
そこで、この実施の形態のスイッチング電源装置においては、補正回路３２により上記基準電圧Ｖｒｅｆを上記電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応して小さい基準電圧Ｖｒｅｆ’に補正することで、電界効果トランジスタＴｒの立下り遅延を補正する。
【００８５】
すなわち、入力電圧をＶｉｎ、補正の対象となる電界効果トランジスタＴｒの立下り遅延時間をｔｄ２、電圧電流変換回路３１から出力される三角波信号の傾きをＡとすると、基準電圧Ｖｒｅｆを、
ΔＶｒｅｆ＝Ａ・ｔｄ２
だけ小さくなるようにすれば、図８（ｃ）に示すように、比較回路１４からは時間ｔｄ２だけ早く出力パルスが生じ、この結果、図８（ｄ）に示すように、フリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号は、時間ｔｄ２だけ早く立ち下がる。
【００８６】
そこで、補正回路３２では、
2004254372.tif 000005
の補正を行う。
【００８７】
なお、電圧電流変換回路３１から出力される三角波信号の傾きＡは、入力電圧をＶｉｎ、出力電圧をＶｏｕｔ、コイルＬのインダクタンスをＬ、補正の対象となる電界効果トランジスタＴｒの立下り遅延時間をｔｄ２、電流波形検出回路３１の電流検出用抵抗の抵抗値をＲとすると、
Ａ＝｛（Ｖｉｎ−Ｖｏｕｔ）／Ｌ｝・Ｒ
となる。
【００８８】
この場合、補正回路３２では、
2004254372.tif 000006
の補正を行う。
【００８９】
この結果、電界効果トランジスタＴｒの出力は、図８（ｅ）に示すように、図８（ｇ）に示した本来のドライバ駆動信号の立下りに一致して立下り、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２を補正することが可能になる。
【００９０】
この電界効果トランジスタＴｒの立下り遅延時間ｔｄ２の補正により、図７に示したスイッチング電源装置によれば、図１に示したスイッチング電源装置と同様に、レギュレーション等の電源の諸特性が改善される。
【００９１】
図９は、図７に示した補正回路３２の具体例を示す回路図である。
【００９２】
図９において、図９（ａ）は、上記補正回路３２の演算式をそのまま回路化したもので、この回路は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差を演算する減算器３２１、減算器３２１の出力をコイルＬのインダクタンスＬで除算する除算器３２２、除算器３２２の出力と電流波形検出回路３１の電流検出用抵抗の抵抗値Ｒとを乗算する乗算器３２３、乗算器３２３の出力と電界効果トランジスタＴｒの立下り遅延時間ｔｄ２とを乗算する乗算器３２４、フィードバックアンプ１２からの基準電圧Ｖｒｅｆから乗算器３２４の出力を減算する減算器３２５から構成され、出力端子３２６から補正された基準電圧Ｖｒｅｆ’を得る。
【００９３】
また、図９（ｂ）は、上記図９（ａ）の回路を簡略化したもので、この回路は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差を演算する減算器３２７、減算器３２７の出力を入力し、ゲインが１／Ｌのアンプ３２８、アンプ３２８の出力を入力し、ゲインが電界効果トランジスタＴｒの立下り遅延時間ｔｄ２で制御されるゲイン可変アンプ３２９、フィードバックアンプ１２からの基準電圧Ｖｒｅｆからゲイン可変アンプ４６の出力を減算する減算器３３０から構成され、この回路によっても、出力端子３３１から補正された基準電圧Ｖｒｅｆ’を得ることができる。
【００９４】
この回路によれば、補正回路３２を、減算器３２７、アンプ３２８、ゲイン可変アンプ３２９、加算器３３０だけの簡単な回路から構成できる。
【００９５】
図１０は、図７に示した回路において、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２を直接検出して、基準電圧Ｖｒｅｆの補正値ΔＶｒｅｆにフィードバックするように構成したこの発明に係わるスイッチング電源装置の他の実施の形態を示す回路図である。
【００９６】
なお、図１０においては、図７に示した回路と同様の機能を有する部分には説明の便宜上図７で用いた符合と同一の符号を付する。
【００９７】
図１０に示すスイッチング電源装置は、制御回路３０内に、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２を直接検出する補正量検出回路４１を設け、この補正量検出回路４１の出力に基づき補正回路３２に加えられる立下り遅延時間ｔｄ２を制御する。その他の構成は、図７に示した構成と同様である。
【００９８】
すなわち、図１０において、補正量検出回路４１は、フリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号Ｐ１および電界効果トランジスタＴｒから出力されるドライバ出力信号Ｐ２を入力し、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応する制御信号Ｃｔｄ２を出力する。
【００９９】
この補正量検出回路４１から出力される制御信号Ｃｔｄ２は、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応する電圧信号を発生する可変電圧源４２に加えられ、この可変電圧源４２から発生される立下り遅延時間ｔｄ２に対応する電圧信号をフィードバック可変制御する。
【０１００】
このような構成によると、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２の変動に対しても対応することが可能になり、これにより電源の諸特性を更に改善することができる。
【０１０１】
なお、図１０の補正量検出回路４１は、図６に示した補正量検出回路２１と同様の構成を採用することができる。
【０１０２】
図１１は、この発明に係わるスイッチング電源装置の更に他の実施の形態を示す回路図である。なお、図１１に示すスイッチング電源装置は、図５に示したスイッチング電源装置と同様にカレントモードと呼ばれる回路を採用するものであるが、図１に示したようなＯＣＣスイッチング回路と呼ばれる回路を採用しても同様に構成することができる。図１１においては、図７に示した回路と同様の機能を有する部分には説明の便宜上図７で用いた符合と同一の符号を付する。
【０１０３】
図１１に示すスイッチング電源装置においては、図７に示したスイッチング電源装置において、フィードバックアンプ１２の出力を補正回路３２で補正していたのに対して、電流波形検出回路３１の出力を補正回路５１で補正する。
【０１０４】
すなわち、図１１において、Ｖｉｎは入力電圧、Ｔｒは電界効果トランジスタ、Ｄはフライホイールダイオード、Ｌはコイル（インダクタ）、Ｃ１はコンデンサ、Ｒ１およびＲ２は抵抗、Ｖｏｕｔは出力電圧、５０はこのスイッチング電源装置を制御する制御回路である。
【０１０５】
また、制御回路５０は、電流波形検出回路３１、フィードバックアンプ１２、補正回路５１、比較回路１４、クロック発生回路１５、フリップフロップ回路１６を具備して構成される。
【０１０６】
ここで、電流波形検出回路３１は、電界効果トランジスタＴｒを入力し、電流検出抵抗の抵抗を用いて電圧に変換することにより、電界効果トランジスタＴｒの出力電流に対応する三角波信号を出力する。
【０１０７】
また、補正回路５１は、電流波形検出回路３１から出力された三角波信号Ｖ１に対して所定の補正を行い補正された三角波信号Ｖ２を出力する。この補正回路５１における三角波信号Ｖ１の補正については後に詳述する。
【０１０８】
また、比較回路１４は、正入力に補正回路５１で補正された三角波信号Ｖ２、負入力にフィードバックアンプ１２から出力された基準電圧Ｖｒｅｆが加えられており、補正された三角波信号Ｖ２のレベルが基準電圧Ｖｒｅｆに達するとパルス信号を出力する。その他の構成は、図７に示した回路と同様である。
【０１０９】
図１２は、図１１に示したスイッチング電源装置の動作を説明する各部の波系図である。
【０１１０】
図１２において、図１２（ａ）は、クロック発生回路１５から発生されるクロック信号ＣＬＫを示し、図１２（ｂ）は、補正回路５１から出力される補正された三角波信号Ｖ２を電流波形検出回路３１から出力される三角波信号Ｖ１およびフィードバックアンプ１２から出力される基準電圧Ｖｒｅｆと共に示したものである。
【０１１１】
また、図１２（ｃ）は、比較回路１４の出力を示し、図１２（ｄ）は、フリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号を示し、図１２（ｅ）は、図１２（ｄ）に示したドライバ駆動信号によりスイッチングが制御される電界効果トランジスタＴｒの出力を示す。
【０１１２】
なお、図１２（ｆ）は、図１１に示した回路において、補正回路５１による補正を行わなかった場合の比較回路１４の出力を示し、図１２（ｇ）は、この場合のフリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号を示し、図１２（ｈ）は、図１２（ｇ）に示したドライバ駆動信号によりスイッチングが制御される電界効果トランジスタＴｒの出力を示す。
【０１１３】
図１２（ｆ）乃至（ｈ）に示すように、図１１に示した回路において、補正回路５１による補正を行わないと、比較回路１４からは、図１２（ｆ）のタイミングで出力パルスが生じ、このパルスによりフリップフロップ回路１６は、セットされるので、フリップフロップ回路１６の出力端子Ｑからは、図１２（ｇ）に示すドライバ駆動信号が生じる。
【０１１４】
ここで、電界効果トランジスタＴｒは、立ち上がり遅延ｔｄ１と立下り遅延ｔｄ２とを有するので、電界効果トランジスタＴｒの出力は、図１２（ｈ）に示すように図１２（ｇ）に示すドライバ駆動信号に対して立ち上がりで時間ｔｄ１、立下りで時間ｔｄ２の遅延がそれぞれ生じる。ここで、電界効果トランジスタＴｒの出力は、図１２（ｇ）に示したドライバ駆動信号に対してそのパルス幅が（ｔｄ２−ｔｄ１）だけ長くなるが、上記図１１に示した回路においては、その出力電圧をフィードバックアンプ１２を介して基準電圧Ｖｒｅｆとしてフィードバックしているので、上記パルス幅の伸びは、このフィードバックにより吸収される。
【０１１５】
そこで、この実施の形態のスイッチング電源装置においては、補正回路５１により上記電流波形検出回路３１から出力される三角波信号Ｖ１を上記電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応して大きくなるように上にシフトした三角波信号Ｖ２に補正することで、電界効果トランジスタＴｒの立下り遅延を補正する。
【０１１６】
すなわち、補正回路５１では、電流波形検出回路３１から出力される三角波信号Ｖ１に対して電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応する値ΔＶｒｅｆのバイアスを付加して補正された三角波信号Ｖ２を形成する。
【０１１７】
これにより、図１２（ｃ）に示すように、比較回路１４からは時間ｔｄ２だけ早く出力パルスが生じ、この結果、図１２（ｄ）に示すように、フリップフロップ回路１６の出力Ｑから出力されるドライバ駆動信号は、時間ｔｄ２だけ早く立ち下がる。
【０１１８】
ここで、電流波形検出回路３１から出力される三角波信号Ｖ１の傾きをＡ、電界効果トランジスタＴｒの立下り遅延時間をｔｄ２とすると、補正回路５１では、
2004254372.tif 000007
の補正を行う。
【０１１９】
図１３は、上記補正回路５１の具体的回路例を示す図である。
【０１２０】
図１３（ａ）に示す回路は、電流波形検出回路３１から出力される三角波信号Ｖ１の傾きＡと電界効果トランジスタＴｒの立下り遅延時間ｔｄ２とを乗算器５１１で乗算し、この乗算器５１１の出力に電流波形検出回路３１から出力される三角波信号Ｖ１を加算器５１２で加算する。
【０１２１】
これにより出力端子５１３からは、電流波形検出回路３１から出力される三角波信号Ｖ１にＡ・ｔｄ２がバイアスされた補正された三角波信号Ｖ２が得られる。
【０１２２】
また、図１３（ａ）に示す回路は、電流波形検出回路３１から出力される三角波信号Ｖ１の傾きＡをゲインが電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に制御された可変ゲインアンプ５１４で増幅し、この可変ゲインアンプ５１４の出力に電流波形検出回路３１から出力される三角波信号Ｖ１を加算器５１５で加算する。
【０１２３】
この回路によっても出力端子５１６からは、電流波形検出回路３１から出力される三角波信号Ｖ１にＡ・ｔｄ２がバイアスされた補正された三角波信号Ｖ２を得ることができる。、
ここで、上記電圧電流変換回路３１から出力される三角波信号の傾きＡは、図１１の実施の形態の場合、入力電圧をＶｉｎ、出力電圧をＶｏｕｔ、コイルＬのインダクタンスをＬ、補正の対象となる電界効果トランジスタＴｒの立下り遅延時間をｔｄ２、電流波形検出回路３１の電流検出用抵抗の抵抗値をＲとすると、
Ａ＝｛（Ｖｉｎ−Ｖｏｕｔ）／Ｌ｝・Ｒ
となるが、この傾きＡは、電源方式によって決まる変数項であり、一般には、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔなどの関数となる。
【０１２４】
このような構成によると、電界効果トランジスタＴｒの出力は、図１２（ｅ）に示すように、図１２（ｇ）に示した本来のドライバ駆動信号の立下りに一致して立下り、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２を補正することが可能になる。
【０１２５】
この電界効果トランジスタＴｒの立下り遅延時間ｔｄ２の補正により、図７に示したスイッチング電源装置と同様に、レギュレーション等の電源の諸特性を改善することができる。
【０１２６】
なお、上記実施の形態においては、電流波形検出回路３１から出力される三角波信号Ｖ１に対して電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応する値ΔＶｒｅｆのバイアスを付加して補正したが、電流波形検出回路３１から出力される三角波信号Ｖ１の傾きＡを補正するようにしてもよい。
【０１２７】
図１４は、図１１に示したスイッチング電源装置の補正回路５１をこのように構成した場合の各部の波系図である。
【０１２８】
図１４において、図１４（ａ）は、クロック発生回路１５から発生されるクロック信号ＣＬＫを示し、図１４（ｂ）は、補正回路５１から出力される補正された三角波信号Ｖ２を電流波形検出回路３１から出力される三角波信号Ｖ１およびフィードバックアンプ１２から出力される基準電圧Ｖｒｅｆと共に示したものである。
【０１２９】
また、図１４（ｃ）は、比較回路１４の出力を示し、図１４（ｄ）は、フリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号を示し、図１４（ｅ）は、図１４（ｄ）に示したドライバ駆動信号によりスイッチングが制御される電界効果トランジスタＴｒの出力を示す。
【０１３０】
また、図１４（ｆ）は、この補正回路５１による補正を行わなかった場合の比較回路１４の出力を示し、図１４（ｇ）は、この場合のフリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号を示し、図１４（ｈ）は、図１４（ｇ）に示したドライバ駆動信号によりスイッチングが制御される電界効果トランジスタＴｒの出力を示す。
【０１３１】
このような構成において、図１４（ｂ）から明らかなように、補正回路５１における補正は、電圧電流変換回路３１から出力される三角波信号Ｖ１に高さΔＶｒｅｆの三角波を加算すればよい。
【０１３２】
すなわち、電圧電流変換回路３１から出力される三角波信号Ｖ１に加算する三角波を
Ｖ３＝Ｂ・ｔとすると（ここで、Ｂは加算する三角波の傾き、ｔは時間である）、
補正後の三角波信号Ｖ２は、
2004254372.tif 000008
となる。
【０１３３】
また、
ΔＶｒｅｆ＝Ａ・ｔｄ２
ΔＶｒｅｆ＝Ｂ・（Ｔｏｎ１−ｔｄ２）
である。
【０１３４】
ここで、Ｔｏｎ１は、電圧電流変換回路３１から出力される三角波信号Ｖ１がΔＶｒｅｆに達するまでの時間である。
【０１３５】
したがって、
Ｂ＝Ａ・ｔｄ２／（Ｔｏｎ１−ｔｄ２）
であるので、
2004254372.tif 000009
となる。
【０１３６】
よって、この場合、補正回路５１では上記補正を行えばよい。
【０１３７】
図１５は、上記式に基づく補正回路５１における補正を実現する回路例を示す図である。
【０１３８】
図１５においては、減算器６１１で、Ｔｏｎ１からｔｄ２を減算する演算を行い、除算器６１２で、電圧電流変換回路３１から出力される三角波信号Ｖ１を減算器６１１の出力で除算する演算を行う。
【０１３９】
そして、乗算器６１３で、除算器６１２の出力にｔｄ２を乗算し、加算器６１４で、電圧電流変換回路３１から出力される三角波信号Ｖ１に加算器６１４の出力を加算する演算を行う。
【０１４０】
これにより出力端子６１５から所望の補正された三角波信号Ｖ２を得ることができる。
【０１４１】
図１６は、図１１に示した回路において、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２を直接検出して、補正回路５１に加わるｔｄ２をフィードバック制御するように構成したこの発明に係わるスイッチング電源装置の他の実施の形態を示す回路図である。
【０１４２】
なお、図１６においても、図１１に示した回路と同様の機能を有する部分には説明の便宜上図１１で用いた符合と同一の符号を付する。
【０１４３】
図１６に示すスイッチング電源装置は、制御回路７０内に、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２を直接検出する補正量検出回路７１を設け、この補正量検出回路７１の出力に基づき補正回路５２に加えられる立下り遅延時間ｔｄ２を制御する。その他の構成は、図１１に示した構成と同様である。
【０１４４】
すなわち、図１６において、補正量検出回路７１は、フリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号Ｐ１および電界効果トランジスタＴｒから出力されるドライバ出力信号Ｐ２を入力し、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応する制御信号Ｃｔｄ２を出力する。
【０１４５】
この補正量検出回路７１から出力される制御信号Ｃｔｄ２は、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応する電圧信号を発生する可変電圧源７２に加えられ、この可変電圧源７２から発生される立下り遅延時間ｔｄ２に対応する電圧信号をフィードバック可変制御する。
【０１４６】
このような構成によると、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２の変動に対しても対応することが可能になり、これにより電源の諸特性を更に改善することができる。
【０１４７】
なお、図１６の補正量検出回路７１は、図６に示した補正量検出回路２１と同様の構成を採用することができる。
【０１４８】
また、この図１６に示す構成は、補正回路５１が、そのバイアス付加により補正を行う構成および傾き補正により補正を行う場合のどちらにも適用することができる。
【０１４９】
図１７は、この発明に係わるスイッチング電源装置の更に別の一実施の形態を示す回路図である。なお、図１１に示すスイッチング電源装置は、図５に示したスイッチング電源装置と同様にカレントモードと呼ばれる回路を採用するものであるが、図１に示したようなＯＣＣスイッチング回路と呼ばれる回路を採用しても同様に構成することができる。図１７においては、図７に示した回路と同様の機能を有する部分には説明の便宜上図７で用いた符合と同一の符号を付する。
【０１５０】
図１７に示す実施の形態においては、比較回路１４の前段で補正を行うのではなく、フリップフロップ１６から出力されるドライバ駆動信号に対して直接補正を行う。
【０１５１】
すなわち、図１７においては、フリップフロップ１６の出力端子Ｑと電界効果トランジスタＴｒとの間に補正回路８１を設ける。この補正回路８１は、電界効果トランジスタＴｒの立ち上がり遅延をｔｄ１、立下り遅延をｔｄ２とするとき、フリップフロップ１６の出力端子Ｑから出力されるドライバ駆動信号に対してその立ち上がりを時間（ｔｄ２−ｔｄ１）だけ遅延させる補正を行う。その他の構成は、図７に示した回路と同様である。
【０１５２】
この図１７に示す実施の形態は、全体の遅延は補正せずに、電界効果トランジスタＴｒから出力されるパルス信号のパルス幅を補償するものである。
【０１５３】
図１８は、上記図１７に示したスイッチング電源装置の動作を説明する波系図で、図１８（ａ）は、フリップフロップ１６の出力端子Ｑから出力されるドライバ駆動信号、図１８（ｂ）は、上記補正回路８１による補正を行わないときの電界効果トランジスタＴｒから出力されるパルス信号、図１８（ｃ）は、上記補正回路８１により補正されたドライバ駆動信号、図１８（ｄ）は、図１８（ｃ）の補正されたドライバ駆動信号による電界効果トランジスタＴｒから出力されるパルス信号を示す。
【０１５４】
図１８から明らかなように、図１７に示す補正回路８１では、フリップフロップ１６の出力端子Ｑから出力されるドライバ駆動信号の立ち上がりを時間（ｔｄ２−ｔｄ１）だけ遅延させる補正を行うので、電界効果トランジスタＴｒの出力の立ち上がりは、フリップフロップ１６の出力端子Ｑから出力されるドライバ駆動信号の立ち上がりタイミングに対してｔｄ２だけ遅れ、また、電界効果トランジスタＴｒの出力の立下りは、フリップフロップ１６の出力端子Ｑから出力されるドライバ駆動信号の立下りタイミングに対してｔｄ２だけ遅れるので、結局、電界効果トランジスタＴｒからは、全体としては、時間ｔｄ２だけ遅れるが、そのハルス幅は、フリップフロップ１６の出力端子Ｑから出力されるドライバ駆動信号のパルス幅Ｔが維持される。
【０１５５】
図１９は、図１８に示した補正回路８１の具体的回路例を示す図である。
【０１５６】
図１９において、端子Ｔ１には、フリップフロップ１６の出力端子Ｑから出力されるドライバ駆動信号が入力され、端子Ｔ２には、補正時間（ｔｄ２−ｔｄ１）に対応する電圧ｔｄが入力される。また、トランジスタＱ１およびＱ２はリミッタ回路を構成し、８０１は電流Ｉの定電流回路、８０２は、電流２Ｉの定電流回路である。また、８１０は、ｔｄ遅延回路、８２０は、アンド回路である。
【０１５７】
今、フリップフロップ１６の出力端子Ｑから出力されるドライバ駆動信号が図２０（ａ）に示すようにローレベルからハイレベルに立ち上がると、ｔｄ遅延回路８１０のスイッチＳＷがオフになり、コンデンサＣは、図２０（ｂ）に示すように定電流回路８０１を介して電圧ｔｄで対応する定電流Ｉで充電される。そして、このコンデンサＣの充電電圧Ａが電圧ＶＬ２に達すると、トランジスタＱ２によりこのコンデンサＣの充電電圧Ａは電圧ＶＬ２に維持される。
【０１５８】
次に、フリップフロップ１６の出力端子Ｑから出力されるドライバ駆動信号が図２０（ａ）に示すようにハイレベルからローレベルに立下がると、スイッチＳＷはオンし、コンデンサＣの充電電圧Ａは、図２０（ｂ）に示すように電圧ｔｄで対応する定電流（２Ｉ−Ｉ＝Ｉ）で定電流回路８０２を介して放電される。そして、このコンデンサＣの充電電圧Ａが電圧ＶＬ１に達すると、トランジスタＱ１によりこのコンデンサＣの充電電圧Ａは電圧ＶＬ１に維持される。
【０１５９】
このようにして、電圧Ａは、図２０（ｂ）に示すように左右対象の台形波になる。この台形波は、コンパレータ８０３で電圧ＶＬ１とＬＶ２の中間の基準電圧ＶＤで比較され、図２０（ｃ）に示すようにフリップフロップ１６の出力端子Ｑから出力されるドライバ駆動信号に対して時間ｔｄだけ遅延された信号Ｂになる。
【０１６０】
この信号Ｂとフリップフロップ１６の出力端子Ｑから出力されるドライバ駆動信号とはアンド回路８２０に加えられ、その結果、アンド回路８２０からは、立ち上がりだけ時間ｔｄ遅延した補正されたドライバ駆動信号が得られる。
【０１６１】
なお、このｔｄ遅延回路８１０は通常のシフトレジスタ等のディジタル回路を用いても容易に実現できる。
【０１６２】
図２１は、図１７に示した回路において、電界効果トランジスタＴｒに係る補正時間（ｔｄ２−ｔｄ１＝ｔｄ）を直接検出して、補正回路８１に加わるｔｄをフィードバック制御するように構成したこの発明に係わるスイッチング電源装置の他の実施の形態を示す回路図である。
【０１６３】
なお、図２１においても、図１７に示した回路と同様の機能を有する部分には説明の便宜上図１７で用いた符合と同一の符号を付する。
【０１６４】
図２１に示すスイッチング電源装置は、制御回路９０内に、電界効果トランジスタＴｒに係る補正時間ｔｄを直接検出する補正量検出回路９１を設け、この補正量検出回路９１の出力に基づき補正回路８１に加えられる補正時間ｔｄを制御する。その他の構成は、図１７に示した構成と同様である。
【０１６５】
すなわち、図２１において、補正量検出回路９１は、フリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号Ｐ１および電界効果トランジスタＴｒから出力されるドライバ出力信号Ｐ２を入力し、電界効果トランジスタＴｒに係る補正時間ｔｄに対応する制御信号Ｃｔｄを出力する。
【０１６６】
この補正量検出回路９１から出力される制御信号Ｃｔｄは、電界効果トランジスタＴｒに係る補正時間ｔｄに対応する電圧信号を発生する可変電圧源９２に加えられ、この可変電圧源９２から発生される補正時間ｔｄに対応する電圧信号をフィードバック可変制御する。
【０１６７】
このような構成によると、電界効果トランジスタＴｒの遅延時間ｔｄの変動に対しても対応することが可能になり、これにより電源の諸特性を更に改善することができる。
【０１６８】
図２２は、図２１に示した補正量検出回路９１の具体的回路例を示した回路図である。
【０１６９】
図２２（ａ）に示す補正量検出回路９１は、フリップフロップ回路１６の出力端子Ｑから出力されるドライバ駆動信号Ｐ１を入力し、この立下りエッジのタイミングでパルス信号を出力する立下りエッジを検出回路９１１−１、立ち上がりエッジのタイミングでパルス信号を出力する立ち上がりエッジを検出回路９１１−２、電界効果トランジスタＴｒから出力されるドライバ出力信号Ｐ２を入力し、この立下りエッジのタイミングでパルス信号を出力する立下りエッジを検出回路９１２−１、立ち上がりエッジのタイミングでパルス信号を出力する立ち上がりエッジを検出回路９１２−２、立下りエッジを検出回路９１１−１の出力がセット端子Ｓに加えられ、立下りエッジを検出回路９１２−１の出力がリセット端子Ｒに加えられるフリップフロップ回路９１３−１、立ち上がりエッジを検出回路９１１−２の出力がセット端子Ｓに加えられ、立ち上がりエッジを検出回路９１２−２の出力がリセット端子Ｒに加えられるフリップフロップ回路９１３−２、フリップフロップ回路９１３−１の出力端子Ｑから出力される信号をろ波するローパスフィルタ２１４−１、フリップフロップ回路９１３−２の出力端子Ｑから出力される信号をろ波するローパスフィルタ９１４−２、ローパスフィルタ９１４−１の出力からローパスフィルタ９１４−２の出力を減算する減算回路９１５から構成される。
【０１７０】
ここで、フリップフロップ回路９１３−１は、ドライバ駆動信号Ｐ１の立下りタイミングでセットされ、ドライバ出力信号Ｐ２の立下りタイミングでリセットされるので、フリップフロップ回路９１３の出力端子Ｑからは、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２に対応するパルス幅のパルス信号Ｐｄｔ２が出力される。
【０１７１】
また、フリップフロップ回路９１３−２は、ドライバ駆動信号Ｐ１の立ち上がりタイミングでセットされ、ドライバ出力信号Ｐ２の立ち上がりタイミングでリセットされるので、フリップフロップ回路９１３−２の出力端子Ｑからは、電界効果トランジスタＴｒの立ち上がり遅延時間ｔｄ１に対応するパルス幅のパルス信号Ｐｔｄ１が出力される。
【０１７２】
このフリップフロップ回路９１３−１、９１３−２の出力端子Ｑから出力されるパルス信号は、それぞれローパスフィルタ９１４−１、９１４−２を通り、減算器９１５で減算されることにより、電界効果トランジスタＴｒの遅延時間ｔｄ（＝ｔｄ２−ｔｄ１）に対応する制御信号Ｃｔｄに変換される。
【０１７３】
また、図２２（ｂ）に示す補正量検出回路９１は、図２２（ａ）に示す構成において、ローパスフィルタ９１４−１、９１４−２をそれぞれカウンタ６１９−１、９１６−２に置き換えて構成したものである。
【０１７４】
ここで、このカウンタ９１６−１、９１６−２は、フリップフロップ回路９１３−１、９１３−２の出力端子Ｑからそれぞれ出力されるパルス信号がハイレベル間、図示しない所定のクロックパルスを計数する。
【０１７５】
このような構成によると、カウンタ９１６−１、９１６−２の計数値は、電界効果トランジスタＴｒの立下り遅延時間ｔｄ２および立ち上がり遅延時間ｔｄ１に対応する値となり、このような構成によっても、減算器９１５の出力から電界効果トランジスタＴｒに関する遅延時間ｔｄに対応する制御信号Ｃｔｄを得ることができる。
【０１７６】
【発明の効果】
以上説明したようにこの発明によれば、スイッチング電源装置のスイッチング素子のスイッチング遅延を補正するように構成したので、これによりレギュレーション等のスイッチング電源装置の諸特性を改善することができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明に係わるスイッチング電源装置の一実施の形態を示す回路図である。
【図２】図１に示した電圧電流変換回路の一例を示す回路図である。
【図３】図１に示したスイッチング電源装置の動作を説明する各部の波系図である。
【図４】図１に示した補正回路の具体例を示す回路図である。
【図５】この発明に係わるスイッチング電源装置の他の実施の形態を示す回路図である。
【図６】図５に示した補正量検出回路の具体的回路例を示す回路図である。
【図７】この発明に係わるスイッチング電源装置の更に他の実施の形態を示す回路図である。
【図８】図７に示したスイッチング電源装置の動作を説明する各部の波系図である。
【図９】図７示した補正回路の具体例を示す回路図である。
【図１０】この発明に係わるスイッチング電源装置の更に他の実施の形態を示す回路図である。
【図１１】この発明に係わるスイッチング電源装置の更に他の実施の形態を示す回路図である。
【図１２】図１１に示したスイッチング電源装置の動作を説明する各部の波系図である。
【図１３】図１１示した補正回路の具体例を示す回路図である。
【図１４】図１１に示したスイッチング電源装置の他の動作を説明する各部の波系図である。
【図１５】図１４示した動作を実現する補正回路の具体例を示す回路図である。
【図１６】この発明に係わるスイッチング電源装置の更に他の実施の形態を示す回路図である。
【図１７】この発明に係わるスイッチング電源装置の更に他の実施の形態を示す回路図である。
【図１８】図１７に示したスイッチング電源装置の動作を説明する各部の波系図である。
【図１９】図１７に示した補正回路の具体例を示す回路図である。
【図２０】図１９に示した補正回路の動作を説明する波形図である。
【図２１】この発明に係わるスイッチング電源装置の更に他の実施の形態を示す回路図である。
【図２２】図２１に示した補正量検出回路の具体的回路例を示す回路図である。
【図２３】従来のスイッチング電源装置の問題点を説明する図である。
【符号の説明】
Ｖｉｎ    入力電圧
Ｔｒ    電界効果トランジスタ（スイッチング素子）
Ｄ    フライホイールダイオード
Ｌ    コイル（インダクタ）
Ｃ１    コンデンサ
Ｒ１、Ｒ２    抵抗
Ｖｏｕｔ    出力電圧
１０、２０、３０、４０、５０、７０、８０、９０    制御回路
１１    電圧電流変換回路
１２    フィードバックアンプ
１３、３２、５１、８１    補正回路
１４    比較回路
１５    クロック発生回路
１６    フリップフロップ回路
２０、４１、７１、９１    補正量検出回路
【図１】
2004254372.tif 000010
【図２】
2004254372.tif 000011
【図３】
2004254372.tif 000012
【図４】
2004254372.tif 000013
【図５】
2004254372.tif 000014
【図６】
2004254372.tif 000015
【図７】
2004254372.tif 000016
【図８】
2004254372.tif 000017
【図９】
2004254372.tif 000018
【図１０】
2004254372.tif 000019
【図１１】
2004254372.tif 000020
【図１２】
2004254372.tif 000021
【図１３】
2004254372.tif 000022
【図１４】
2004254372.tif 000023
【図１５】
2004254372.tif 000024
【図１６】
2004254372.tif 000025
【図１７】
2004254372.tif 000026
【図１８】
2004254372.tif 000027
【図１９】
2004254372.tif 000028
【図２０】
2004254372.tif 000029
【図２１】
2004254372.tif 000030
【図２２】
2004254372.tif 000031
【図２３】
2004254372.tif 000032