(57)【要約】【課題】ストレスマイグレーションによるビア下配線中のボイドの集中を抑制する配線接続構造を提供する。【解決手段】本発明の配線接続構造は、基板上に形成された銅層よりなる配線層３と、配線層３上に形成され、かつ配線層３に達するビア４ａを有する層間絶縁層４と、ビア４ａを通じて配線層３と電気的に接続され、かつ層間絶縁層４内に形成された銅層よりなる配線層６と、配線層６と層間絶縁層４との間に形成されたバリアメタル層５とを備えている。バリアメタル層５はビア４ａの底部において開口を有し、その開口を通して配線層６はビア４ａの底部において配線層３と直接接している。【選択図】        図１
2004273523.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、銅層よりなる第１の導電層と、
前記第１の導電層上に形成され、かつ前記第１の導電層に達する孔を有する絶縁層と、
前記絶縁層内に形成され、前記孔を通じて前記第１の導電層と電気的に接続された銅層よりなる第２の導電層と、
前記第２の導電層および前記孔と、前記絶縁層との間に形成されたバリアメタル層とを備え、
前記バリアメタル層は前記孔の底部において開口を有し、前記開口を通して前記第２の導電層は前記第１の導電層と直接接している、配線接続構造。
【請求項２】
基板上に形成された第１の配線部と、
前記基板上に形成され、かつ前記第１の配線部よりも線幅が大きい第２の配線部と、
前記第１および第２の配線部上に形成され、かつ前記第２の配線部に達する孔を有する絶縁層と、
前記孔を通じて前記第１の導電層と電気的に接続され、前記絶縁層内に形成された導電層とを備え、
前記第１の配線部は、メッキにより形成された銅層よりなっており、
前記第２の配線部は、銅層と少なくとも前記孔の真下領域に位置する金属層との２層構造を有している、配線接続構造。
【請求項３】
前記金属層は、スパッタ法により形成された銅層であることを特徴とする、請求項２に記載の配線接続構造。
【請求項４】
前記金属層は、アルミニウム合金層であることを特徴とする、請求項２に記載の配線接続構造。
【請求項５】
基板上に形成され、銅層よりなる第１の導電層と、
前記第１の導電層上に形成され、かつ前記第１の導電層に達する孔を有する絶縁層と、
前記絶縁層内に形成され、前記孔を通じて前記第１の導電層と電気的に接続された第２の導電層とを備え、
前記第１の導電層の前記孔の近傍にはスリットが形成されている、配線接続構造。
【請求項６】
前記第１の導電層は線幅が大きい第１の配線部と線幅の小さい第２の配線部とを有し、前記第２の導電層は線幅が小さい配線部を有しており、
前記第１の導電層の前記第２の配線部と前記第２の導電層の線幅が小さい配線部とが前記孔を通じて接続されており、
前記スリットは、前記第１の配線部と前記第２の配線部との接合部近傍であって前記第１の配線部内に形成されていることを特徴とする、請求項５に記載の配線接続構造。
【請求項７】
基板上に形成され、銅層よりなる第１の導電層と、
前記第１の導電層上に形成され、かつ前記第１の導電層に達する第１および第２の孔を有する絶縁層と、
前記第１の孔を通じて前記第１の導電層と電気的に接続され、かつ前記絶縁層内に形成された、他の素子に電気的に接続するための第２の導電層とを備え、
前記第２の孔は、前記第１の導電層を他の素子と電気的に接続しないダミーの孔として用いられる、配線接続構造。
【請求項８】
前記第２の孔を介して前記第１の導電層と電気的に接続され、かつ前記第１の導電層を他の素子と電気的に接続しないダミーの配線層をさらに備えたことを特徴とする、請求項７に記載の配線接続構造。
【請求項９】
前記第２の孔内を埋めこむ第３の導電層をさらに備え、
前記第３の導電層には前記第１の導電層以外の他の配線層が電気的に接続されていないことを特徴とする、請求項７に記載の配線接続構造。
【請求項１０】
前記第１の導電層は線幅が大きい第１の配線部を有し、前記第２の導電層は線幅が小さい第２の配線部を有しており、
線幅が大きい前記第１の配線部と線幅が小さい前記第２の配線部とが前記孔を通じて接続されていることを特徴とする、請求項７に記載の配線接続構造。
【請求項１１】
前記第１の導電層は線幅が大きい第１の配線部と線幅が小さい第２の配線部とを有し、前記第２の導電層は線幅が小さい第３の配線部を有しており、
線幅が小さい前記第２の配線部と線幅が小さい前記第３の配線部とが前記孔を通じて接続されていることを特徴とする、請求項７に記載の配線接続構造。
【請求項１２】
前記ダミーの孔として用いられる前記第２の孔は、線幅が大きい前記第１の配線部に達するように形成されていることを特徴とする、請求項１１に記載の配線接続構造。
【請求項１３】
前記ダミーの孔として用いられる前記第２の孔は、線幅が小さい前記第２の配線部に達するように形成されていることを特徴とする、請求項１１に記載の配線接続構造。
【請求項１４】
基板上に形成され、かつ線幅が大きい第１の配線部と線幅が小さい第２の配線部とを有し、かつ銅層よりなる第１の導電層と、
前記第１の導電層上に形成され、かつ線幅が小さい前記第２の配線部に達する孔を有する絶縁層と、
前記孔を通じて前記第１の導電層と電気的に接続され、かつ前記絶縁層内に形成された第２の導電層とを備え、
線幅が小さい前記第２の配線部は、前記第２の配線部と前記第１の配線部との接合部から前記孔までの間で折れ曲がっている、配線接続構造。
【請求項１５】
前記第２の配線部の折れ曲がり回数は１回であることを特徴とする、請求項１４に記載の配線接続構造。
【請求項１６】
前記第２の配線部の折れ曲がり回数は２回以上であることを特徴とする、請求項１４に記載の配線接続構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線接続構造に関するものであり、より具体的には半導体装置、液晶デバイスなどの電子デバイスの配線接続構造に関するものである。
【０００２】
【従来の技術】
従来の半導体装置における集積回路の金属配線には主にアルミニウム（Ａｌ）合金が用いられていたが、最先端デバイスでは、より低抵抗でエレクトロマイグレーション耐性の高い銅（Ｃｕ）配線が用いられてきている。このようなＣｕ配線を有する半導体装置は、たとえば特開２００１−１５６０７３号公報（特許文献１参照）、Ｅ．  Ｔ．  Ｏｇａｗａ  ｅｔ  ａｌ．，“Ｓｔｒｅｓｓ−Ｉｎｄｕｃｅｄ  Ｖｏｉｄｉｎｇ  Ｕｎｄｅｒ  Ｖｉａｓ  Ｃｏｎｎｅｃｔｅｄ  Ｔｏ  Ｗｉｄｅ  Ｃｕ  Ｍｅｔａｌ  Ｌｅａｄｓ”ＩＥＥＥ  ０２ＣＨ３７３２０  ４０ｔｈ  Ａｎｎｕａｌ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｒｅｌｉａｂｉｌｉｔｙ  Ｐｈｙｓｉｃｓ  Ｓｙｍｐｏｓｉｕｍ，  Ｄａｌｌａｓ，  Ｔｅｘａｓ，  ２００２，  ｐｐ．  ３１２−３２１（非特許文献１参照）などに開示されている。
【０００３】
このようなＣｕ配線を有する半導体装置の製造フローにはデュアルダマシン法およびシングルダマシン法がある。デュアルダマシン法においては、ビアおよび配線部分の溝がドライエッチングにより形成された後、バリアメタルおよびシードＣｕ膜が成膜され、電解メッキによりＣｕ膜が成膜される。その後、熱処理が加えられてＣｕ膜の膜質が安定化された後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によりＣｕ配線が形成される。
【０００４】
一方、シングルダマシン法では、ビアが開口された後、バリアメタルおよびシードＣｕ膜が成膜され、電解メッキによりＣｕ膜が成膜され、熱処理が加えられてＣｕ膜の膜質が安定化された後、ＣＭＰによりビア部のみにＣｕ膜が埋込まれる。その後、層間絶縁膜が成膜され、配線溝が写真製版およびドライエッチングにより形成され、バリアメタルおよびシードＣｕ膜が成膜され、電解メッキによりＣｕ膜が成膜され、熱処理を加えてＣｕ膜の膜質が安定化された後、メタルＣＭＰにより配線溝部のみＣｕ膜により埋込まれる。
【０００５】
【特許文献１】
特開２００１−１５６０７３号公報
【０００６】
【非特許文献１】
Ｅ．  Ｔ．  Ｏｇａｗａ  ｅｔ  ａｌ．，“Ｓｔｒｅｓｓ−Ｉｎｄｕｃｅｄ  Ｖｏｉｄｉｎｇ  Ｕｎｄｅｒ  Ｖｉａｓ  Ｃｏｎｎｅｃｔｅｄ  Ｔｏ  Ｗｉｄｅ  Ｃｕ  Ｍｅｔａｌ  Ｌｅａｄｓ”ＩＥＥＥ  ０２ＣＨ３７３２０  ４０ｔｈ  Ａｎｎｕａｌ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｒｅｌｉａｂｉｌｉｔｙ  Ｐｈｙｓｉｃｓ  Ｓｙｍｐｏｓｉｕｍ，  Ｄａｌｌａｓ，  Ｔｅｘａｓ，  ２００２，  ｐｐ．  ３１２−３２１
【０００７】
【発明が解決しようとする課題】
上記２つの方法には、通常、Ｃｕメッキが用いられているが、Ｃｕメッキ膜は膜中にマイクロボイドを多数含むことが知られている。また、ストレスマイグレーション試験を１００℃〜２５０℃の条件で行なうと、熱ストレスにより、上記ボイドが膜中を拡散し、ビア下部分に集まると考えられている。特に、下層配線の配線幅が１μｍ程度以上の太幅の場合に不良が発生しやすい。このようにボイドが集まると、ビア抵抗の増加、オープン、配線抵抗の増加、断線などが生じるおそれがある。
【０００８】
本発明は、上記のような問題点を解決するためになされたものであり、ストレスマイグレーションによるビア下配線中のボイドの集中を抑制する配線接続構造を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明の配線接続構造は、第１の導電層と、絶縁層と、第２の導電層と、バリアメタル層とを備えている。第１の導電層は基板上に形成され、銅層よりなっている。絶縁層は、第１の導電層上に形成され、かつ第１の導電層に達する孔を有している。第２の導電層は、絶縁層内に形成され、孔を通じて第１の導電層と電気的に接続された銅層よりなっている。バリアメタル層は、第２の導電層および孔と、絶縁層との間に形成されている。バリアメタル層は孔の底部において開口を有し、開口を通して第２の導電層は第１の導電層と直接接している。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００１１】
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を示す概略断面図である。図１を参照して、半導体基板（図示せず）上に層間絶縁層１が形成されている。この層間絶縁層１の表面には溝１ａが形成されている。この溝１ａ内壁に沿ってバリアメタル層２が形成されており、この溝１ａを埋め込むように銅層よりなる配線層（第１の導電層）３が形成されている。
【００１２】
この配線層３上には層間絶縁層４が形成されており、この層間絶縁層４には配線層３に達するビア（孔）４ａと溝４ｂとが形成されている。ビア４ａは溝４ｂの底部に形成されている。ビア４ａと溝４ｂとの壁面に沿ってバリアメタル層５が形成されている。ビア４ａと溝４ｂとを埋め込むように、かつビア４ａを通じて配線層３と電気的に接続するように、銅層よりなる配線層（第２の導電層）６が形成されている。このようにして配線層６は層間絶縁層４内に形成されている。
【００１３】
上記のバリアメタル層５は、ビア４ａの底部において開口を有しており、その開口を通して配線層６は配線層３と直接接している。層間絶縁層４上には、配線層６を覆うように絶縁層７が形成されている。
【００１４】
なお、バリアメタル層２、５は、たとえばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）のいずれかよりなる単層構造またはこれらの任意の組合わせよりなる積層構造である。
【００１５】
次に、本実施の形態の２つの製造方法について説明する。
図２および図３は、本発明の実施の形態１における半導体装置の第１の製造方法を工程順に示す概略断面図である。図２を参照して、半導体基板（図示せず）上に層間絶縁層１が形成される。この層間絶縁層１に溝１ａが形成される。溝１ａが形成された層間絶縁層１の表面全面にバリアメタル層２が形成された後、その溝１ａを埋め込むように銅層３が形成される。この銅層３は、銅のシード層を形成した後にメッキにより銅のメッキ層を成膜することにより形成される。この後、層間絶縁層１の表面が露出するまで、ＣＭＰによりバリアメタル層２と銅層３とが研磨除去される。これにより、バリアメタル層２と銅層３とが溝１ａ内にのみ残されて、メッキ銅層（メッキにより形成された銅層）よりなる配線層３が形成される。
【００１６】
この配線層３を覆うように層間絶縁層１上に層間絶縁層４が形成される。この層間絶縁層４の表面に、ドライエッチングによりビア４ａと溝４ｂとが形成される。ビア４ａは、溝４ｂの底部から延びて配線層３の表面を露出するように形成される。
【００１７】
このビア４ａと溝４ｂとが形成された層間絶縁層４の表面に、バリアメタル層５がたとえばスパッタ法により形成される。スパッタ法により形成したとき、バリアメタル層５の膜厚は、開口部のアスペクト比（深さ／ボトムサイズ）の差のため、Ｔ１＞Ｔ２＞Ｔ３となる。つまり、層間絶縁層４の上面におけるバリアメタル層５の膜厚Ｔ１は溝４ｂの底部における膜厚Ｔ２よりも大きく、その溝４ｂの底部における膜厚Ｔ２はビア４ａの底部における膜厚Ｔ３よりも大きくなる。この後、バリアメタル層５の全面にドライエッチングが施される。
【００１８】
図３を参照して、バリアメタル層５の膜厚はビア４ａの底部において薄くなるため、上記のドライエッチングにより、ビア４ａ底部のバリアメタル層５が消失する。これにより、ビア４ａ底部においてバリアメタル層５に開口が形成され、その開口から配線層３の表面が露出する。
【００１９】
図１を参照して、ビア４ａと溝４ｂとを埋め込むように銅層６が形成される。この銅層６は、銅のシード層を形成した後にメッキにより銅のメッキ層を成膜することにより形成される。この後、層間絶縁層４の表面が露出するまで、ＣＭＰによりバリアメタル層５と銅層６とが研磨除去される。これにより、バリアメタル層５と銅層６とがビア４ａおよび溝４ｂ内にのみ残されて、メッキ銅層よりなる配線層６が形成される。この後、配線層６を覆うように層間絶縁層４上に絶縁層７が形成される。
【００２０】
図４〜図７は、本発明の実施の形態１における半導体装置の第２の製造方法を工程順に示す概略断面図である。図４を参照して、層間絶縁層１と、溝１ａと、バリアメタル層２と、配線層３とは上記の第１の製造方法と同様に形成される。
【００２１】
この配線層３を覆うように層間絶縁層１上に層間絶縁層４が形成される。この層間絶縁層４の表面に、ドライエッチングにより溝４ｂが形成される。この溝４ｂが形成された層間絶縁層４の表面に、バリアメタル層５ａがたとえばスパッタ法により形成される。
【００２２】
図５を参照して、写真製版によりバリアメタル層５ａ上にレジストパターンが形成される。この後、そのレジストパターンをマスクとしてバリアメタル層５ａと層間絶縁層４とがドライエッチングにより選択的に除去される。これにより、溝４ｂの底部にビア４ａが形成され、そのビア４ａの底部において配線層３の表面が露出する。なお、ドライエッチングの後、レジストパターンはたとえばアッシングなどにより除去される。
【００２３】
図６を参照して、このビア４ａおよびバリアメタル層５ａ上に、バリアメタル層５ｂが形成される。バリアメタル層５の膜厚は、Ｔ４、Ｔ５＞Ｔ６となる。つまり、層間絶縁層４の上面および溝４ｂの底部ではバリアメタル層５ａと５ｂとが積層されているのに対し、ビア４ａの底部ではバリアメタル層５ｂのみである。このため、層間絶縁層４の上面および溝４ｂの底部におけるバリアメタル層５の各膜厚Ｔ４、Ｔ５は、ビア４ａの底部におけるバリアメタル層５の膜厚Ｔ６よりも大きくなる。この後、バリアメタル層５の全面にドライエッチングが施される。
【００２４】
図７を参照して、バリアメタル層５の膜厚はビア４ａの底部において薄くなるため、上記のドライエッチングにより、ビア４ａ底部のバリアメタル層５が消失する。これにより、ビア４ａ底部においてバリアメタル層５に開口が形成され、その開口から配線層３の表面が露出する。
【００２５】
図１を参照して、ビア４ａと溝４ｂとを埋め込むように銅層６が形成される。この銅層６は、銅のシード層を形成した後にメッキにより銅のメッキ層を成膜することにより形成される。この後、層間絶縁層４の表面が露出するまで、ＣＭＰによりバリアメタル層５と銅層６とが研磨除去される。これにより、バリアメタル層５と銅層６とがビア４ａおよび溝４ｂ内にのみ残されて、銅層よりなる配線層６が形成される。この後、配線層６上を覆うように層間絶縁層４上に絶縁層７が形成される。
【００２６】
本実施の形態によれば、図１に示すようにビア４ａの底部において、バリアメタル層５に設けられた開口を通じて配線層３と配線層６とが直接接している。配線層３と配線層６とは共に銅層であるため、配線層３と配線層６との接続部は同種金属同士の接続となる。このため、配線層３と配線層６との間にバリアメタル層５が介在した場合に生じる異種金属の接続に起因したビア４ａ下でのマイクロボイドの集中を抑制することが可能となる。
【００２７】
なお、ビア４ａ底部の周縁部においてバリアメタル層５は配線層３と接しているが、従来例と違い、ビア４ａの底部全体で配線層３と接してはいない。このため、本実施の形態ではボイドはビア４ａ底部の中央部まで広がらず、ストレス分布を小さくすることができる。よって、上述のとおり、従来例よりも、ビア４ａ下でのマイクロボイドの集中を抑制することが可能となる。
【００２８】
（実施の形態２）
図８は、本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。図８を参照して、半導体基板（図示せず）上に層間絶縁層１が形成されている。この層間絶縁層１の表面において、線幅が細い配線（細幅配線）用の溝１ａと線幅が太い配線（太幅配線）用の溝１ｂとが形成されている。この溝１ａ、１ｂの各々の内壁に沿ってバリアメタル層２が形成されている。溝１ａを埋め込むように、メッキにより形成された銅層よりなる細い幅の配線層（第１の配線部）３が形成されている。また溝１ｂを埋め込むように、メッキにより形成された銅層３と金属層３１との２層構造を有する太い幅の配線層（第２の配線部）が形成されている。太い幅の配線層は、細い幅の配線層よりも大きい線幅を有している。
【００２９】
この細い幅の配線層と太い幅の配線層とを覆うように層間絶縁層１上には層間絶縁層４が形成されており、この層間絶縁層４には太い幅の配線層に達するビア（孔）４ａと溝４ｂとが形成されている。ビア４ａは溝４ｂの底部に形成されている。太い幅の配線層の金属層３１はこのビア４ａの少なくとも真下領域に位置しており、ビア４ａの底部においてバリアメタル層５と接している。
【００３０】
ビア４ａと溝４ｂとの壁面に沿ってバリアメタル層５が形成されている。ビア４ａと溝４ｂとを埋め込むように、かつビア４ａを通じて太い幅の配線層と電気的に接続するように、Ｃｕ層よりなる配線層（導電層）６が形成されている。これにより、配線層６は層間絶縁層４内に形成されている。この配線層６を覆うように層間絶縁層４上には絶縁層７が形成されている。
【００３１】
なお、金属層３１は、たとえばタンタル、窒化タンタル、チタン、窒化チタン、窒化タングステンのいずれかよりなる単層構造またはこれらの任意の組合わせよりなる積層構造、アルミニウム合金層、あるいはスパッタ法により形成された銅層である。
【００３２】
また、バリアメタル層２、５は、たとえばタンタル、窒化タンタル、チタン、窒化チタン、窒化タングステンのいずれかよりなる単層構造またはこれらの任意の組合わせよりなる積層構造である。
【００３３】
次に、本実施の形態の製造方法について説明する。
図９は、本発明の実施の形態２における半導体装置の製造方法を示す概略断面図である。図９を参照して、半導体基板（図示せず）上に層間絶縁層１が形成される。この層間絶縁層１に、ドライエッチングにより線幅が細い配線（細幅配線）用の溝１ａと線幅が太い配線（太幅配線）用の溝１ｂとが形成される。この溝１ａ、１ｂの各々の内壁に沿うように層間絶縁層４の表面全面にバリアメタル層２が形成される。このバリアメタル層２上に、銅層３が形成される。この銅層３は、銅のシード層を形成した後にメッキにより銅のメッキ層を成膜することにより形成される。この銅層３上に、金属層３１が成膜される。
【００３４】
なお、銅層３は、溝１ａを完全に埋め込める膜厚で、かつ溝１ｂを完全には埋め込めない膜厚で形成されている。具体的には、銅層３は、その膜厚Ｔが溝１ｂの深さＤよりも小さく、かつ溝１ａの幅Ｌ１の半分の寸法（Ｌ１／２）以上で、かつ溝１ｂの幅Ｌ２の半分の寸法（Ｌ２／２）未満となるように形成される。つまり、溝１ａを銅層３で完全に埋め込むためには銅層３の膜厚ＴをＬ１／２以上にする必要があり、溝１ｂを銅層３で完全に埋め込まないためには、銅層３の膜厚Ｔを溝１ｂの深さＤよりも小さくするとともにＬ２／２未満にする必要がある。
【００３５】
この後、ＣＭＰ法により、層間絶縁層１の表面が露出するまで金属層３１と銅層３とが研磨除去される。これにより、図８に示すように溝１ａ内には銅層３のみが残されて細い幅の配線層が形成され、かつ溝１ｂ内には金属層３１と銅層３とが残されて太い幅の配線層が形成される。
【００３６】
この後、細い幅の配線層および太い幅の配線層を覆うように層間絶縁層１上に層間絶縁層４が形成される。この層間絶縁層４の表面であって、太い幅の配線層上に、ドライエッチングによりビア４ａと溝４ｂとが形成される。ビア４ａは、溝４ｂの底部から延び、金属層３１の表面を露出するように形成される。
【００３７】
このビア４ａと溝４ｂとが形成された層間絶縁層４の表面に、バリアメタル層５が形成され、ビア４ａと溝４ｂとを埋め込むように銅層６が形成される。この銅層６は、銅のシード層を形成した後にメッキにより銅のメッキ層を成膜することにより形成される。この後、層間絶縁層４の表面が露出するまで、ＣＭＰによりバリアメタル層５と銅層６とが研磨除去される。これにより、バリアメタル層５と銅層６とがビア４ａおよび溝４ｂ内にのみ残されて、銅層よりなる配線層６が形成される。この後、配線層６を覆うように層間絶縁層４上に絶縁層７が形成される。この製造方法によれば、銅層３からなる細い幅の配線層と、金属層３１と銅層３との２層構造を有する太い幅の配線層とを容易に形成することができる。
【００３８】
本実施の形態によれば、ビア４ａが接続される太い幅の配線層は銅層３と金属層３１との２層構造を有しており、その金属層３１にビア４ａが接続されている。このようにビア４ａの接続される部分が、マイクロボイドを多量に含むメッキ銅層ではないため、ストレスマイグレーションによりビア４ａ下へボイドが集まることを抑制することができる。
【００３９】
また、細い幅の配線層を銅層３のみで構成することができるため、細い幅の配線層の配線抵抗を低く維持することができ、抵抗上昇による性能劣化も生じない。
【００４０】
なお、金属層３１と銅層３との間に異種金属同士の接合が生じるが、金属層３１と銅層との接触面積は容易に増やすことができる。このため、その接触面積を増やすことにより、銅層３中のマイクロボイドが異種金属の接合部において局所的に集中することを抑制することができる。
【００４１】
また、図８はデュアルダマシン法により形成した構成について示しているが、本実施の形態においてはシングルダマシン法により形成される半導体装置においても同様に適用することができる。
【００４２】
また、金属層３１にスパッタ法により形成された銅層を用いた場合でも、スパッタ方により形成された銅層は、メッキにより形成された銅層よりもマイクロボイドが少ないため、上記と同様の効果が得られる。なお、メッキにより形成された銅層は、薬液中に含まれる塩素（Ｃｌ）、炭素（Ｃ）、硫黄（Ｓ）などの不純物を多く含んでいる。
【００４３】
（実施の形態３）
図１０は本発明の実施の形態３における半導体装置の構成を概略的に示す平面図であり、図１１は図１０のＸＩ−ＸＩ線に沿う概略断面図である。
【００４４】
図１０および図１１を参照して、本実施の形態の構成は、実施の形態１の構成と比較して、ビア４ａの底部においてバリアメタル層５に開口を形成する代わりに、配線層（第１の導電層）３にスリット４１が設けられている点において主に異なる。
【００４５】
このため、バリアメタル層５はビア４ａの底部全面において配線層３と接している。また、スリット４１とは、図１１に示すように太い幅の配線層３内で溝１ａの形成されていない領域であり、層間絶縁膜１が残っている領域である。このスリット４１がビア４ａとの接続部を挟むようにビア４ａの近傍にたとえば２つ形成されている。
【００４６】
なお、これ以外の構成については上記の実施の形態１の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。
【００４７】
本実施の形態によれば、スリット４１がビア４ａとの接続部を挟むように形成されているため、配線層３内のマイクロボイドがビア４ａとの接続部に集まるときの壁となる。このため、マイクロボイドはこの壁となるスリットを回り込まなければビア４ａ下に到達できなくなるため、ストレスマイグレーションによりビア４ａ下へマイクロボイドが集まることを抑制することができる。
【００４８】
なお、図１０においては配線層６と同方向（図中横方向）に延びるようにスリット４１を形成した場合について説明したが、図１２に示すようにスリット４１は配線層６と交差する方向（たとえば図中縦方向）に延びていてもよい。また、スリット４１は、図１３に示すようにビア４ａの接続部の四方を取囲むように設けられていてもよい。また、スリット４１は、図１４に示すようにビア４ａの接続部の三方を取囲む逆Ｕ字状のスリット４１と残りの一方に配置された直線状のスリット４１とからなっていてもよい。
【００４９】
（実施の形態４）
図１５は本発明の実施の形態４における半導体装置の構成を概略的に示す平面図であり、図１６は図１５のＸＶＩ−ＸＶＩ線に沿う概略断面図である。
【００５０】
図１５および図１６を参照して、本実施の形態の構成は、実施の形態１の構成と比較して、ビア４ａの底部においてバリアメタル層５に開口を形成する代わりに、層間絶縁層４にダミービア（ダミーの孔）４ｃが設けられている点において主に異なる。
【００５１】
このため、バリアメタル層５はビア４ａの底部全面において配線層３と接している。またダミービア４ｃは、配線層３を他の素子に電気的に接続するものではない。このダミービア４ｃの内壁に沿ってバリアメタル層５が形成されており、かつダミービア４ｃ内を埋め込むように銅層６が形成されている。この銅層６には配線層３以外の他の配線層が電気的に接続されていない。
【００５２】
なお、これ以外の構成については上記の実施の形態１の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。
【００５３】
本実施の形態によれば、配線層３と配線層６とを接続するためのビア４ａ以外に、ダミービア４ｃが設けられている。このため、配線層３内のマイクロボイドはビア４ａにのみ集中するのではなく、ビア４ａ側とダミービア４ｃ側とに分散される。これにより、ストレスマイグレーションによりビア４ａ下へマイクロボイドが集まることを抑制することができる。
【００５４】
なお、図１５においてはダミービア４ｃを１つ配置した構成について示したが、図１７〜図２０に示すようにダミービア４ｃは２個以上設けられてもよい。具体的には、図１７に示すようにビア４ａを挟むように２つのダミービア４ｃが配置されてもよく、図１８に示すようにビア４ａの三方を囲むように３つのダミービア４ｃが配置されてもよい。また、図１９に示すようにビア４ａの周囲を囲むようにたとえば７つのダミービア４ｃが配置されてもよく、図２０に示すように４つのダミービア４ｃが配置されてもよい。
【００５５】
また、図２１および図２２に示すようにダミービア４ｃは配線層３とダミー配線層６とを電気的に接続するものであってもよい。この場合、層間絶縁層４のダミービア４ｃ上にはダミー配線用の溝４ｄが形成されている。このダミービア４ｃとダミー配線用の溝４ｄとの内壁にはバリアメタル層５が形成されており、ダミービア４ｃとダミー配線用の溝４ｄとを埋め込むように銅層よりなるダミー配線層６が形成されている。このダミー配線層６は、配線層３を他の素子に電気的に接続するものではない。
【００５６】
なお、これ以外の構成については上記の図１５，図１６の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。
【００５７】
このようにダミービア４ｃとダミー配線６を設けた場合も、図１５，図１６と同様の効果が得られる。
【００５８】
（実施の形態５）
図２３は、本発明の実施の形態５における半導体装置の構成を概略的に示す平面図である。図２３を参照して、本実施の形態の構成は、実施の形態４の構成と比較して、ダミービア４ｃの配置位置において主に異なる。
【００５９】
配線層３は、線幅の大きい配線部３ａと、線幅が小さい配線部３ｂとを有している。配線層６は、配線層３の線幅が細い配線部３ｂにビア４ａを介して電気的に接続されている。ダミービア４ｃは、線幅が大きい配線部３ａと線幅が小さい配線部３ｂとの接続部Ｒとビア４ａとの間の線幅が小さい配線部３ｂ上に位置している。
【００６０】
なお、これ以外の構成については上記の実施の形態４の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。
【００６１】
本実施の形態によれば、配線層３、６を接続するためのビア４ａ以外に、ダミービア４ｃが設けられている。このため、配線層３内のマイクロボイドはビア４ａにのみ集中するのではなく、ビア４ａ側とダミービア４ｃ側とに分散される。これにより、ストレスマイグレーションによりビア４ａ下へボイドが集まることを抑制することができる。
【００６２】
また、線幅が大きい配線層３ａ内の多量のマイクロボイドはビア４ａ下に到達する前にダミービア４ｃ下に集まることになるため、ビア４ａ下へのボイドの集まりをさらに抑制することができる。
【００６３】
なお、図２４に示すようにダミービア４ｃが線幅の大きい配線層３ａ上に配置されていても、線幅の大きい配線部３ａと線幅の小さい配線部３ｂとの接続部Ｒの近傍に配置されていれば上記と同様の効果が得られる。
【００６４】
また、本実施の形態においてもダミービア４ｃを介してダミー配線層が配線層３に電気的に接続されていてもよく、またダミー配線層が設けられてなくてもよい。
【００６５】
（実施の形態６）
図２５は、本発明の実施の形態６における半導体装置の構成を概略的に示す平面図である。図２５を参照して、本実施の形態の構成は、実施の形態３の構成と比較して、スリット４１の配置位置において異なる。
【００６６】
配線層３は、線幅の大きい配線部３ａと、線幅の小さい配線部３ｂとを有している。配線層６は、配線層３の幅の細い配線部３ｂにビア４ａを介して電気的に接続されている。スリット４１は、線幅の大きい配線部３ａと線幅の小さい配線部３ｂとの接続部Ｒの近傍の線幅の大きい配線部３ａ上に位置している。
【００６７】
なお、これ以外の構成については上記の実施の形態３の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。
【００６８】
本実施の形態によれば、スリット４１が接続部Ｒの近傍に形成されているため、線幅の大きい配線層３ａ内の大量のマイクロボイドはこの壁となるスリット４１を回り込まなければビア４ａ下に到達することができない。このため、ストレスマイグレーションによりビア４ａ下へボイドが集まることを抑制することができる。
【００６９】
（実施の形態７）
図２６は、本発明の実施の形態７における半導体装置の構成を概略的に示す平面図である。図２６を参照して、本実施の形態の構成は、実施の形態５の構成と比較して、ダミービアを設ける代わりに、線幅の小さい配線部３ｂを折り曲げ部３ｂ１において１回折り曲げている点において異なる。この折り曲げ部３ｂ１は、接続部Ｒとビア４ａとの間に配置されている。
【００７０】
なお、これ以外の構成については上記の実施の形態５の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。
【００７１】
本実施の形態によれば、接続部Ｒとビア４ａとの間に折り曲げ部３ｂ１が配置されているため、線幅の大きい配線層３ａ内の多量のマイクロボイドはビア４ａ下に達し難くなる。このため、ストレスマイグレーションによりビア４ａ下へボイドが集まることを抑制することができる。
【００７２】
上記においては、折り曲げ部３ｂ１が１つの場合について説明したが、図２７に示すように、接続部Ｒとビア４ａとの間に２つ以上の折り曲げ部（たとえば２つの折り曲げ部３ｂ１、３ｂ２）が配置されていてもよい。
【００７３】
２つ以上の折り曲げ部を配置することにより、線幅の大きい配線層３ａ内の多量のマイクロボイドはビア４ａ下にさらに達し難くなる。このため、ストレスマイグレーションによりビア４ａ下へボイドが集まることをさらに抑制することができる。
【００７４】
なお、上記実施の形態において、銅層とは銅を主成分として含む材質よりなる層のことを意味しており、不可避の不純物を含む銅からなる層、銅の合金層などを含むものである。
【００７５】
なお、上記各実施の形態の構成が適宜組合わせられてもよい。また、上記においては、半導体装置の配線接続構造について説明したが、本発明は、半導体装置だけでなく液晶デバイスなどの電子デバイスの配線接続構造に広く適用することができる。
【００７６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７７】
【発明の効果】
本発明の配線接続構造によれば、孔の底部において、バリアメタル層に設けられた開口を通して第１の導電層と第２の導電層とは直接接している。第１の導電層と第２の導電層とは共に銅層であるため、第１の導電層と第２の導電層との接続部は同種金属同士の接続となる。このため、第１の導電層と第２の導電層との間にバリアメタルが介在した場合に生じる異種金属の接続に起因した孔下でのボイドの集中を抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置の構成を示す概略断面図である。
【図２】本発明の実施の形態１における半導体装置の第１の製造方法の第１工程を示す概略断面図である。
【図３】本発明の実施の形態１における半導体装置の第１の製造方法の第２工程を示す概略断面図である。
【図４】本発明の実施の形態１における半導体装置の第２の製造方法の第１工程を示す概略断面図である。
【図５】本発明の実施の形態１における半導体装置の第２の製造方法の第２工程を示す概略断面図である。
【図６】本発明の実施の形態１における半導体装置の第２の製造方法の第３工程を示す概略断面図である。
【図７】本発明の実施の形態１における半導体装置の第２の製造方法の第４工程を示す概略断面図である。
【図８】本発明の実施の形態２における半導体装置の構成を示す概略断面図である。
【図９】本発明の実施の形態２における半導体装置の製造方法を示す概略断面図である。
【図１０】本発明の実施の形態３における半導体装置の構成を示す概略平面図である。
【図１１】図１０のＸＩ−ＸＩ線に沿う概略断面図である。
【図１２】本発明の実施の形態３における半導体装置の他の構成を示す概略平面図である。
【図１３】本発明の実施の形態３における半導体装置のさらに他の構成を示す概略平面図である。
【図１４】本発明の実施の形態３における半導体装置のさらに他の構成を示す概略平面図である。
【図１５】本発明の実施の形態４における半導体装置の構成を示す概略平面図である。
【図１６】図１５のＸＶＩ−ＸＶＩ線に沿う概略断面図である。
【図１７】本発明の実施の形態４における半導体装置の他の構成を示す概略平面図である。
【図１８】本発明の実施の形態４における半導体装置のさらに他の構成を示す概略平面図である。
【図１９】本発明の実施の形態４における半導体装置のさらに他の構成を示す概略平面図である。
【図２０】本発明の実施の形態４における半導体装置のさらに他の構成を示す概略平面図である。
【図２１】本発明の実施の形態４における半導体装置の構成においてダミー配線を設けた構成を示す概略平面図である。
【図２２】図２１のＸＸＩＩ−ＸＸＩＩ線に沿う概略断面図である。
【図２３】本発明の実施の形態５における半導体装置の構成を示す概略平面図である。
【図２４】本発明の実施の形態５における半導体装置の他の構成を示す概略平面図である。
【図２５】本発明の実施の形態６における半導体装置の構成を示す概略平面図である。
【図２６】本発明の実施の形態７における半導体装置の構成を示す概略平面図である。
【図２７】本発明の実施の形態７における半導体装置の他の構成を示す概略平面図である。
【符号の説明】
１  層間絶縁層、１ａ，１ｂ  溝、２  バリアメタル層、３  銅層（または配線層）、３ａ，３ｂ  配線部、３ｂ１，３ｂ２  折り曲げ部、４  層間絶縁層、４ａ  ビア、４ｂ，４ｄ  溝、４ｃ  ダミービア、５，５ａ，５ｂ  バリアメタル層、６  銅層（または配線層，ダミー配線層）、７  絶縁層、３１  金属層、４１  スリット。
【図１】
2004273523.tif 000003
【図２】
2004273523.tif 000004
【図３】
2004273523.tif 000005
【図４】
2004273523.tif 000006
【図５】
2004273523.tif 000007
【図６】
2004273523.tif 000008
【図７】
2004273523.tif 000009
【図８】
2004273523.tif 000010
【図９】
2004273523.tif 000011
【図１０】
2004273523.tif 000012
【図１１】
2004273523.tif 000013
【図１２】
2004273523.tif 000014
【図１３】
2004273523.tif 000015
【図１４】
2004273523.tif 000016
【図１５】
2004273523.tif 000017
【図１６】
2004273523.tif 000018
【図１７】
2004273523.tif 000019
【図１８】
2004273523.tif 000020
【図１９】
2004273523.tif 000021
【図２０】
2004273523.tif 000022
【図２１】
2004273523.tif 000023
【図２２】
2004273523.tif 000024
【図２３】
2004273523.tif 000025
【図２４】
2004273523.tif 000026
【図２５】
2004273523.tif 000027
【図２６】
2004273523.tif 000028
【図２７】
2004273523.tif 000029