(57)【要約】【課題】形成された半導体装置に特性異常を生じる虞がなく、半導体装置の製造歩留を向上させることができる半導体基板及びその製造方法を提供する。【解決手段】ｎ型の第１のシリコン基板１２とｎ型の第２のシリコン基板１３を貼り合わせてなるもので、第１のシリコン基板１２と第２のシリコン基板１３の境界部分に、両シリコン基板の接着界面近傍でボロン濃度より高い濃度となっているりんの拡散領域１４が形成されている。【選択図】  図１
2004247537.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型の第１のシリコン基板とｎ型の第２のシリコン基板を貼り合わせてなる半導体基板において、前記第１のシリコン基板と第２のシリコン基板の境界部分に、所定濃度のりんの拡散領域が形成されていることを特徴とする半導体基板。
【請求項２】
前記りんの拡散領域は、前記第１のシリコン基板と第２のシリコン基板の接着界面近傍で、ボロン濃度より高い濃度となっていることを特徴とする請求項１記載の半導体基板。
【請求項３】
ｎ型の第１のシリコン基板とｎ型の第２のシリコン基板を貼り合わせる半導体基板の製造方法において、前記第１のシリコン基板の表面部分にりん層を形成した後、前記りん層を間に介在させるようにして前記第２のシリコン基板を貼り合わせ、所定時間、所定温度の加熱処理を施し前記第１のシリコン基板と第２のシリコン基板の境界部分に、所定濃度のりんの拡散領域を形成して前記両基板を接着することを特徴とする半導体基板の製造方法。
【請求項４】
前記第１のシリコン基板の表面に、拡散後の濃度が接着界面でボロンの濃度より高くなるようりん層を形成し、希釈ふっ化水素酸で処理した後、該第１のシリコン基板と第２のシリコン基板を共に洗浄処理してから貼り合わせ、約１１００℃、約２時間の結合加熱処理を施すことを特徴とする請求項３記載の半導体基板の製造方法。
【請求項５】
前記第１のシリコン基板と第２のシリコン基板の貼り合わせを、洗浄処理後、２時間以内に行うことを特徴とする請求項４記載の半導体基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２枚のシリコン基板を貼り合わせることによって形成した半導体基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来、抵抗率の異なる２枚のシリコンウェハを貼り合わせて１枚のウェハとし、この貼り合わせたウェハを用いてトランジスタ、ダイオード等を形成することが行われている。こうした貼り合わせたウェハは、例えば、以下に図９乃至図１２を参照して説明するようにして形成されていた。
【０００３】
すなわち、図９に示す第１の工程において、鏡面仕上げされたｎ型の高抵抗率の第１のシリコンウェハ１と、同じくｎ型の低抵抗率の第２のシリコンウェハ２を準備し、両シリコンウェハ１，２を塩酸、過酸化水素の混合水溶液を用いてそれぞれ前洗浄し、さらに希釈ふっ化水素酸による洗浄処理を施す。続いて、図１０に示す第２の工程において、洗浄処理された両シリコンウェハ１，２の鏡面同士を貼り合わせる。
【０００４】
次に、図１１に示す第３の工程において、貼り合わせた両シリコンウェハ１，２を、図示しない加熱処理室に入れ、加熱源３によって約１１００℃、約２時間の結合加熱処理して接着し、貼り合わせウェハ４を形成する。
【０００５】
そして、上記のようにして形成された貼り合わせウェハ４は、半導体装置の製造工程に投入され、トランジスタ、ダイオード等が形成され、半導体装置が製造される。
【０００６】
しかしながら上記の従来技術においては、貼り合わせウェハ４を形成する際、クリーンルーム環境中に通常存在するボロンによって、ｎ型の第１のシリコンウェハ１と第２のシリコンウェハ２の接着界面に不要なボロン汚染が起こることが考えられる。そして、この接着界面を汚染するボロンが、トランジスタ、ダイオード等の製造工程での加熱処理によって接着界面近傍の境界部分に取り込まれ、境界部分にｐ型の反転層を形成したり、反転を起こさないまでも異常な高抵抗層を形成してしまったりし、その結果、形成された半導体装置に特性異常を生じさせてしまう虞があり、また、これによって製造歩留の向上が困難となることが予想される。
【０００７】
すなわち、上記の第３の工程までを経て形成された貼り合わせウェハ４について、さらにトランジスタ、ダイオード等の製造工程での加熱処理と等価の加熱処理として、１２００℃、５時間の加熱処理を行ったところ、図１２の厚さ方向の広がり抵抗の分布図に示すように、接着界面近傍の境界部分に抵抗値が急激に増加、減少する符号Ｘで示す部分があり、ｐ型の反転層が形成されることが確認された。
【０００８】
【発明が解決しようとする課題】
上記のような状況に鑑みて本発明はなされたもので、その目的とするところは、形成された半導体装置に特性異常を生じる虞がなく、製造歩留を向上させることができる半導体基板及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体基板及びその製造方法は、ｎ型の第１のシリコン基板とｎ型の第２のシリコン基板を貼り合わせてなる半導体基板において、前記第１のシリコン基板と第２のシリコン基板の境界部分に、所定濃度のりんの拡散領域が形成されていることを特徴とするものであり、
さらに、前記りんの拡散領域は、前記第１のシリコン基板と第２のシリコン基板の接着界面近傍で、ボロン濃度より高い濃度となっていることを特徴とするものであり、
また、ｎ型の第１のシリコン基板とｎ型の第２のシリコン基板を貼り合わせる半導体基板の製造方法において、前記第１のシリコン基板の表面部分にりん層を形成した後、前記りん層を間に介在させるようにして前記第２のシリコン基板を貼り合わせ、所定時間、所定温度の加熱処理を施し前記第１のシリコン基板と第２のシリコン基板の境界部分に、所定濃度のりんの拡散領域を形成して前記両基板を接着することを特徴とする方法であり、
さらに、前記第１のシリコン基板の表面に、拡散後の濃度が接着界面でボロンの濃度より高くなるようりん層を形成し、希釈ふっ化水素酸で処理した後、該第１のシリコン基板と第２のシリコン基板を共に洗浄処理してから貼り合わせ、約１１００℃、約２時間の結合加熱処理を施すことを特徴とする方法であり、
さらに、前記第１のシリコン基板と第２のシリコン基板の貼り合わせを、洗浄処理後、２時間以内に行うことを特徴とする方法である。
【００１０】
【発明の実施の形態】
以下本発明の一実施形態を、図１乃至図８を参照して説明する。図１は半導体基板の断面図であり、図２は半導体基板製造工程における第１の工程の断面図であり、図３は同じく第２の工程の断面図であり、図４は同じく第３の工程の断面図であり、図５は半導体基板の厚さ方向の広がり抵抗の分布図であり、図６はボロン量の時間依存性を示す図であり、図７は洗浄後２時間放置したシリコン基板を貼り合わせた半導体基板の厚さ方向の広がり抵抗の分布図であり、図８は洗浄後５時間放置したシリコン基板を貼り合わせた半導体基板の厚さ方向の広がり抵抗の分布図である。
【００１１】
図１乃至図８において、１１は貼り合わせウェハの半導体基板であり、半導体基板１１はｎ型のシリコンウェハでなる第１のシリコン基板１２と、同じくｎ型のシリコンウェハでなる第２のシリコン基板１３とを、間に所定濃度のりんの拡散領域１４を設けるようにして形成されている。
【００１２】
また、上記の半導体基板１１は、次のような工程を経ることによって形成される。すなわち、図２に示す第１の工程において、先ず、少なくとも貼り合わせする片面が鏡面仕上げされたｎ型の直径が１２５ｍｍ、厚さが５２５μｍ、抵抗率が例えば１０００Ω・ｃｍと高いシリコンウェハの第１のシリコン基板１２と、同じく、少なくとも貼り合わせする片面が鏡面仕上げされたｎ型の直径が１２５ｍｍ、厚さが５２５μｍ、抵抗率が例えば０．００５Ω・ｃｍと第１のシリコン基板１２よりも低いシリコンウェハの第２のシリコン基板１３とを準備する。
【００１３】
次に、図３に示す第２の工程において、第１のシリコン基板１２の表面にりんを堆積させ、所定厚さのりん層１５を形成する。そして、りん層１５が形成された第１のシリコン基板１２を希釈ふっ化水素酸により洗浄処理する。続いて、第１のシリコン基板１２と第２のシリコン基板１３を塩酸、過酸化水素の混合水溶液を用いてそれぞれ前洗浄する。さらに希釈ふっ化水素酸による洗浄処理を施す。そして洗浄処理し乾燥状態とした後、直ぐに両シリコン基板１２，１３の鏡面同士を貼り合わせる。
【００１４】
次に、図４に示す第３の工程において、貼り合わされた両シリコン基板１２，１３を図示しない加熱処理室に入れ、加熱源１６によって約１１００℃、約２時間の結合加熱処理して接着し、接着界面の境界部分に所定濃度のりんの拡散領域１４が設けられた半導体基板１１を形成する。
【００１５】
そして、２枚のシリコン基板１２，１３を貼り合わせて形成された半導体基板１１は、半導体装置の製造工程に投入され、何回かの加熱処理が途中加えられてトランジスタ、ダイオード等が形成され、半導体装置が製造される。
【００１６】
また、上記のようにして形成された半導体基板１１は、第１のシリコン基板１２の表面に所定厚さのりん層１５を設け熱拡散処理してりんの拡散領域１４を形成し、拡散領域１４のりんの濃度が両シリコン基板１２，１３の接着界面近傍に取り込まれるボロンの濃度より高い濃度となるよう形成したものとなっている。このため、その厚さ方向の広がり抵抗の分布は、図５の分布図に示すように、２枚のシリコン基板１２，１３の接着界面近傍における広がり抵抗の変化が、高抵抗率の第１のシリコン基板１２から低抵抗率の第２のシリコン基板１３に向けて漸次低減し、急激に増加、減少したりする極値を持ったものでなく、略一方向の滑らかに変化する曲線を描くものとなっており、境界部分にｐ型の反転層あるいは異常な高抵抗層を有するものとなっていない。
【００１７】
これにより、上記の工程を経て形成された半導体基板１１を用いて形成した半導体装置は、良好な特性を有するものとなり、その製造歩留も高いものとなる。
【００１８】
一方、２枚のシリコン基板１２，１３を貼り合わせて半導体基板１１を形成するクリーンルーム環境について、そこに存在するボロンによる汚染がどのようなものであるか調べたところ、洗浄後のシリコン基板１２，１３に付着するボロン量は、その放置時間との関係が図６に示すようなものとなった。
【００１９】
そこで、上記と同じ様に、第１の工程において第１のシリコン基板１２と第２のシリコン基板１３とを準備し、第２の工程において塩酸、過酸化水素の混合水溶液を用いた前洗浄、さらに希釈ふっ化水素酸による洗浄処理が施された第１のシリコン基板１２と第２のシリコン基板１３を、クリーンルーム環境中に所定時間放置してから両シリコン基板１２，１３の鏡面同士を貼り合わせた。
【００２０】
そして、第３の工程において貼り合わされた両シリコン基板１２，１３を加熱処理室に入れ、加熱源１６によって約１１００℃、約２時間の結合加熱処理して接着し、半導体基板１１を形成する。さらに、形成した半導体基板１１に、トランジスタ、ダイオード等の製造工程での加熱処理と等価の加熱処理として、１２００℃、５時間の加熱処理を行った。
【００２１】
このように製造工程と等価の加熱処理を施した半導体基板１１について、その厚さ方向の広がり抵抗を測定したところ、次のような結果となった。すなわち、両シリコン基板１２，１３を、洗浄を行った後に２時間放置してから貼り合わせ、加熱処理を行ったものは、図７に示すように、２枚のシリコン基板１２，１３の接着界面近傍における広がり抵抗の変化が、図５に示すものと同様に、高抵抗率の第１のシリコン基板１２から低抵抗率の第２のシリコン基板１３に向けて漸次低減し、急激に増加、減少したりする極値を持ったものでなく、略一方向の滑らかに変化する曲線を描くもので、境界部分にｐ型の反転層あるいは異常な高抵抗層を有するものとなっていなかった。
【００２２】
また、両シリコン基板１２，１３を、洗浄を行った後に５時間放置してから貼り合わせ、加熱処理を行ったものは、２枚のシリコン基板１２，１３の接着界面近傍における広がり抵抗の変化が、図８に示すようになっており、２枚のシリコン基板１２，１３の接着界面近傍の境界部分に抵抗値が急激に増加、減少する符号Ｙで示す部分があり、ｐ型の反転層が形成された。
【００２３】
この結果、洗浄を終えた２枚のシリコン基板１２，１３は、５時間以上放置すると、これを用いて形成した半導体基板１１にはｐ型の反転層等が形成され、さらに、この半導体基板１１を用いて形成した半導体装置では、特性異常を生じる虞があり、製造歩留を向上させることもできない。このため、５時間を超えない範囲で貼り合わせる必要があり、洗浄後２時間以内に貼り合わせることが好ましく、これにより、良好な特性を有する半導体装置を、高い歩留で製造することができることが判明した。
【００２４】
【発明の効果】
以上の説明から明らかなように、本発明によれば、半導体装置を形成する際においても、形成した装置に特性異常を生じる虞がなく、また、その装置製造の歩留を向上させることができる等の効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す半導体基板の断面図である。
【図２】本発明の一実施形態に係る半導体基板製造工程における第１の工程の断面図である。
【図３】本発明の一実施形態に係る半導体基板製造工程における第２の工程の断面図である。
【図４】本発明の一実施形態に係る半導体基板製造工程における第３の工程の断面図である。
【図５】本発明の一実施形態における半導体基板の厚さ方向の広がり抵抗の分布図である。
【図６】本発明の一実施形態に係る環境でのボロン量の時間依存性を示す図である。
【図７】本発明の一実施形態に係る洗浄後２時間放置したシリコン基板を貼り合わせた半導体基板の厚さ方向の広がり抵抗の分布図である。
【図８】本発明の一実施形態に係る洗浄後５時間放置したシリコン基板を貼り合わせた半導体基板の厚さ方向の広がり抵抗の分布図である。
【図９】従来技術における半導体基板製造工程の第１の工程の断面図である。
【図１０】従来技術における半導体基板製造工程の第２の工程の断面図である。
【図１１】従来技術における半導体基板製造工程の第３の工程の断面図である。
【図１２】従来技術における半導体基板の厚さ方向の広がり抵抗の分布図である。
【符号の説明】
１２…第１のシリコン基板
１３…第２のシリコン基板
１４…拡散領域
１５…りん層
【図１】
2004247537.tif 000003
【図２】
2004247537.tif 000004
【図３】
2004247537.tif 000005
【図４】
2004247537.tif 000006
【図５】
2004247537.tif 000007
【図６】
2004247537.tif 000008
【図７】
2004247537.tif 000009
【図８】
2004247537.tif 000010
【図９】
2004247537.tif 000011
【図１０】
2004247537.tif 000012
【図１１】
2004247537.tif 000013
【図１２】
2004247537.tif 000014