(57)【要約】【課題】　ダイナミック型メモリセルがマトリックス配置されてなるメモリアレイの大記憶容量化と、そのリフレッシュ特性の改善を図った半導体装置を提供する。【解決手段】　ダイナミック型メモリセルがマトリックス配置されてなるメモリアレイ部が形成されるＰ型ウェル部には、そのリフレッシュ特性に最適な絶対値的に小さな電圧にされたバックバイアス電圧を供給し、外部端子に接続される入力回路又は出力回路のＮチャンネル型ＭＯＳＦＥＴが形成されるＰ型ウェル部には、アンダーシュート電圧を考慮した絶対値的に大きくされたバックバイアス電圧を供給する。【選択図】　　　図４
2004146054.tif 000002
【特許請求の範囲】
【請求項１】
　外部電圧を受ける入力端子と、
　前記外部電圧に従って内部電圧を形成する電圧形成回路とを具備し、
　前記内部電圧は負電圧であり、
　前記外部電圧が第１の電圧範囲である場合、前記内部電圧は前記外部電圧の変化に対して第１の変化率を有し、
　前記外部電圧が第２の電圧範囲である場合、前記内部電圧は前記外部電圧の変化に対して前記第１の変化率より小さな第２の変化率を有し、
　前記外部電圧が第２の電圧範囲である場合、前記内部電圧は前記外部電圧の変化に対して前記第２の変化率より大きな第３の変化率を有し、
　前記第２の電圧範囲は、前記第１の電圧範囲の電圧より大きく、
　前記第３の電圧範囲は、前記第２の電圧範囲の電圧より大きいことを特徴とする半導体装置。
【請求項２】
　請求項１において、
　前記第１の電圧範囲と前記第２の電圧範囲は、連続しており、
　前記第２の電圧範囲と前記第３の電圧範囲は、連続していることを特徴とする半導体装置。
【請求項３】
　請求項１又は２において、
　前記外部電圧が前記第２の電圧範囲内にある場合、前記半導体装置は通常動作を行い、
　前記外部電圧が前記第３の電圧範囲内にある場合、前記半導体装置はテスト動作を行うことを特徴とする半導体装置。
【請求項４】
　請求項３において、
　前記テスト動作は、バーインテスト動作であることを特徴とする半導体装置。
【請求項５】
　請求項１から４のいずれかにおいて、
　前記第２の変化率は０であることを特徴とする半導体装置。
【請求項６】
　請求項１から５のいずれかにおいて、
　前記第２の変化率と前記第３の変化率の大きさは同じであることを特徴とする半導体装置。
【請求項７】
　請求項１から６のいずれかにおいて、
　前記内部電圧は、前記半導体装置のＰ型ウェル領域に供給されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　この発明は、半導体装置に関し、特にダイナミック型メモリセルがマトリックス配置されてなるメモリアイレ部と、外部端子に接続される入出力回路とを備えたものに利用して有効な技術に関するものである。
【背景技術】
【０００２】
　三重ウェル構造によりＭＯＳＦＥＴのしきい値電圧を最適化したダイナミック型ＲＡＭが、日経マグロウヒル社発行１９８９年３月付『日経マイクロデバイス』頁５４〜頁５８により提案されている。このダイナミック型ＲＡＭでは、Ｎ基板を用いてメモリセルをＰ型ウェルとＮ型基板接合を利用して、ソフト・エラー耐性を向上させるとともに、入力ピンのアンダーシュートや周辺回路のＮチャンネル型ＭＯＳＦＥＴから発生する少数キャリアが原因で生じるメモリセルのデータ破壊を解消させ、メモリセルのデータ保護特性を改善させる。
【０００３】
　上記三重化ウェル構造では、素子の微細化と電源降圧に伴う基板効果の問題を解決するため、周辺回路を構成するＰチャンネル型ＭＯＳＦＥＴとＮチャンネル型ＭＯＳＦＥＴが形成されるウェル領域に、特性上最適なしきい値電圧に設定するようなバイアス電圧を供給する。これに対して、メモリアレイのＰ型ウェル領域には従来通りのバックバイアス電圧を印加する。
【非特許文献１】日経マグロウヒル社発行１９８９年３月付『日経マイクロデバイス』頁５４〜頁５８
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　素子の微細化に伴い、リフレッシュ特性が悪化する傾向にある。つまり、大記憶容量化のために素子を微細化していくと、リフレッシュ周期が短くなる傾向にあることが判明した。本願発明者において、このようなリフレッシュ特性を解析した結果、次のことが判明した。メモリセルが形成されるＰ型ウェル領域にバックバイアス電圧を供給するのは、アドレス選択用のスイッチＭＯＳＦＥＴのしきい値電圧を大きくし、ビット線とのカップリングによって非選択メモリセルのゲート電圧が浮き上がりスイッチＭＯＳＦＥＴがウィークリィにオン状態になってビット線のハイレベル又はロウレベルが記憶キャパシタに伝えられてしまうのを防ぐためである。従来は専らこのような観点からバックバイアス電圧が設定され、上述したダイナミック型ＲＡＭにおいても入力ピンのアンダーシュートを考慮した−３Ｖ程度ののような比較的大きな負のバイアス電圧ＶBBが与えるものである。
【０００５】
　しかしながら、素子の微細化に伴いメモリセル間のフィールド絶縁膜下のチャンネルストッパーとしてのＰ型不純物濃度が高くする必要があり、それと接合するように設けられるスイッチＭＯＳＦＥＴの蓄積ノード（記憶キャパシタ側）のソース，ドレイン拡散層とのＰＮ接合が高不純物濃度とされる。そのため、従来のようにメモリアレイが形成されるＰ型ウェル領域のバックバイアス電圧を高くすると、かかるＰＮ接合におけるリーク電流が大きくなって上述のようにリフレッシュ周期を短くしてしまう大きな原因になることが判明した。
【０００６】
　この発明の目的は、ダイナミック型メモリセルがマトリックス配置されてなるメモリアレイの大記憶容量化と、そのリフレッシュ特性の改善を図った半導体装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
　本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、ダイナミック型メモリセルがマトリックス配置されてなるメモリアレイ部が形成されるＰ型ウェル部には、そのリフレッシュ特性に最適な絶対値的に小さな電圧にされたバックバイアス電圧を供給し、外部端子に接続される入力回路又は出力回路のＮチャンネル型ＭＯＳＦＥＴが形成されるＰ型ウェル部には、アンダーシュート電圧を考慮した絶対値的に大きくされたバックバイアス電圧を供給する。
【発明の効果】
【０００８】
　上記した手段によれば、メモリアレイ部が形成されるＰ型ウェル領域には、必要最小にされたバックバイアス電圧しか供給されないから、キャパシタが接続されるソース，ドレイン領域とＰ型ウェルとの間に流れるリーク電流を低減させてリフレッシュ特性を改善しつつ、外部端子に対応した入力回路又は出力回路が形成されるＰ型ウェル領域にはアンダーシュート対策用のバックバイアス電圧が供給できる。
【発明を実施するための最良の形態】
【０００９】
　図１には、この発明が適用されたダイナミック型ＲＡＭの一実施例のブロック図が示されている。同図の各回路ブロックは、公知の半導体集積回路の製造技術よって、単結晶シリコンのような１個の半導体基板上において形成される。同図における各回路ブロックは、実際の半導体チップにおける幾何学的な配置に合わせて描かれている。本願において、ＭＯＳＦＥＴは絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）の意味で用いている。
【００１０】
　この実施例においては、メモリの大容量化に伴うチップサイズの大型化による制御信号やメモリアレイ駆動信号といった各種配線長が長くされることによって動作速度も遅くされてしまうのを防ぐ等のために、ＲＡＭを構成するメモリアレイ部とそのアドレス選択等を行う周辺部との配置に次のような工夫が行われている。
【００１１】
　同図において、チップの縦中央部と横中央部とから形作られる十文字エリアが設けられる。この十文字エリアには主に周辺回路が配置され、上記十文字エリアにより４分割されたエリアにはメモリアレイが配置される。すなわち、チップの縦方向と横方向の中央部に十文字状のエリアを設け、それにより４つに分割されたエリアにメモリアレイが形成される。特に制限されないが、上記４つのメモリアレイは、後述するようにそれぞれが約４Ｍビットの記憶容量を持つようにされる。これに応じて４つのメモリアレイ全体では、約１６Ｍビットの大記憶容量を持つものとされる。
【００１２】
　１つのメモリマットＭＥＭＯＲＹ　ＭＡＴは、横方向にワード線が延長するよう配置され、縦方向に一対からなる平行に配置される相補ビット線（データ線又はディジット線）が延長するよう配置される。メモリマットＭＥＭＯＲＹ　ＭＡＴは、センスアンプＳＡを中心にして左右に一対が配置される。センスアンプＳＡは、左右に配置される一対のメモリマットＭＥＭＯＲＹ　ＭＡＴに対して共通に用いられるという、いわゆるシェアードセンスアンプ方式とされる。
【００１３】
　上記４つに分割されたメモリアレイのうち、中央部側にＹ選択回路Ｙ−ＤＥＣＯＤＥＲがそれぞれ設けられる。Ｙ選択線はＹ選択回路Ｙ−ＤＥＣＯＤＥＲからそれに対応するメモリアレイの複数のメモリマットＭＥＭＯＲＹ　ＭＡＴ上を延長するよう延びて、各メモリマットＭＥＭＯＲＹ　ＭＡＴのカラムスイッチ用ＭＯＳＦＥＴのゲートのスイッチ制御を行う。
【００１４】
　上記チップの横方向の中央部のうち、左側の部分にはＸアドレスバッファＸ−ＡＤＤＲＥＳＳ　ＢＵＦＦＥＲ、Ｘ冗長回路Ｘ−ＲＥＤＵＮＤＡＮＣＹ　ＣＫＴ及びＸアドレスドライバＸ−ＡＤＤＲＥＳＳ　ＤＲＩＶＥＲ（論理段ＬＯＧＩＣ　ＳＴＥＰ）とからなるＸ系回路と、ＲＡＳ系制御信号回路ＲＡＳ　ＣＫＴ、ＷＥ系信号制御回路ＷＥ　ＳＹＳＴＥＭ、データ入力バッファＤＩＮ　ＢＵＦＦＥＲ及び内部降圧回路ＶＣＬ　ＬＩＭＩＴＥＲがそれぞれ設けられる。上記内部降圧回路ＶＣＬ　ＬＩＭＩＴＥＲはこのエリアの中央寄りに設けられ、約５Ｖのような外部電源ＶＣＣＥを受けて内部回路に供給される約３．３Ｖのような電圧に対応した定電圧ＶＣＬを形成する。
【００１５】
　上記チップの横方向の中央部のうち、右側の部分にはＹアドレスバッファＹ−ＡＤＤＲＥＳＳ　ＢＵＦＦＥＲ、Ｙ冗長回路Ｙ−ＲＥＤＵＮＤＡＮＣＹ及びＹアドレスドライバＹ−ＡＤＤＲＥＳＳ　ＤＲＩＶＥＲ（論理段ＬＯＧＩＣ　ＳＴＥＰ）とからなるＹ系回路と、ＣＡＳ系制御信号回路ＣＡＳ　ＣＫＴ及びテスト回路ＴＥＳＴ　ＦＵＮＣＴＩＯＮがそれぞれ設けられる。そのチップ中央部には、アドレスバッファやデコーダといったような周辺回路用の電源電圧ＶＣＬを形成する内部降圧回路ＶＤＬ　ＬＩＭＩＴＥＲが設けられる。
【００１６】
　上記のように、アドレスバッファとそれに対応したアドレス比較回路を含む冗長回路Ｘ，Ｙ−ＲＥＤＵＮＤＡＮＣＹ、制御クロック発生を行うＣＡＳ，ＲＡＳ系制御信号回路ＲＡＳ，ＣＡＳ　ＣＫＴ等を一個所に集中配置すると、例えば配線チャンネルを挟んでクロック発生回路と他の回路を振り分けること、言い換えるならば上記配線チャンネルを共用化することによって高集積化が可能になるとともに、アドレスドライバ（論理段）等に最短でしかも等距離で信号を伝えることができる。
【００１７】
　ＲＡＳ系制御回路ＲＡＳ　ＣＫＴは、ロウアドレスストローブ信号ＲＡＳＢを受けてＸアドレスバッファＸ−ＡＤＤＲＥＳＳ　ＢＵＦＦＥＲを活性化するために用いられる。ＸアドレスバッファＸ−ＡＤＤＲＥＳＳ　ＢＵＦＦＥＲに取り込まれたアドレス信号はＸ系の冗長回路Ｘ−ＲＥＤＵＮＤＡＮＣＹに供給される。ここで、記憶された不良アドレスとの比較が行われて、冗長回路への切り換えることの有無が判定される。その結果と上記アドレス信号とは、Ｘ系のプリデコーダに供給される。ここで、プレデコード信号が形成され、各メモリアレイに対応して設けられるＸアドレスドライバＤＶ２，ＤＶ３を介して、前記のようなメモリマットに対応して設けられるそれぞれのＸデコーダＸ−ＤＥＣＯＤＥＲに供給される。
【００１８】
　一方、上記ＲＡＳ系の内部信号は、ＷＥ系のコントロール回路ＷＥ　ＳＹＳＴＥＭとＣＡＳ系のコントロール回路ＣＡＳ　ＣＫＴに供給される。例えば、上記ＲＡＳＢ信号とカラムアドレスストローブ信号ＣＡＳＢ及びライトイネーブル信号ＷＥＢとの入力順序の判定から、自動リフレッシュモード（ＣＢＲ）、テストモード（ＷＣＢＲ）等の識別が行われる。テストモードのときには、テスト回路ＴＥＳＴ　ＦＵＮＣＴＩＯＮが活性化され、公開・標準化又は必要に応じて設けられる非公開の各テストモードにおいて、それぞれのタイミングで供給される特定のアドレス信号に従いテストファンクションが設定される。
【００１９】
　ＣＡＳ系の制御回路ＣＡＳ　ＣＫＴは、信号ＣＡＳＢを受けてＹ系の各種制御信号を形成するために用いられる。信号ＣＡＳＢのロウレベルへの変化に同期してＹアドレスバッファＹ−ＡＤＤＲＥＳＳ　ＢＵＦＦＥＲに取り込まれたアドレス信号は、Ｙ系の冗長回路Ｙ−ＲＥＤＵＮＤＡＮＣＹに供給される。ここで記憶された不良アドレスとの比較が行われて、冗長回路への切り換えの有無が判定される。その結果と上記アドレス信号は、Ｙ系のプリデコーダに供給される。プリデコーダは、プレデコード信号を形成する。このプリデコード信号は、４つからなる各メモリアレイ対応して設けられるＹアドレスドライバＤＶ１を介して、それぞれのＹデコーダＹ−ＤＥＣＯＤＥＲに供給される一方、上記ＣＡＳ系制御回路ＣＡＳ　ＣＫＴは、前記のようにＲＡＳＢ信号とＷＥＢ信号とを受けてその入力順序の判定からテストモードを判定すると、隣接するテスト回路ＴＥＳＴ　ＦＵＮＣＴＩＯＮを活性化させる。
【００２０】
　上記チップの縦方向の中央部のうち、上側の部分にはこのエリアの中心軸に対して左右対称的に合計１６個のメモリマットＭＥＭＯＲＹ　ＭＡＴと８個のセンスアンプＳＡがそれぞれ配置される。そのうち、左右４組ずつのメモリマットＭＥＭＯＲＹ　ＭＡＴとセンスアンプＳＡに対応して４個からなるメインアンプＭＡが設けられる。この他、この縦中央上部には、内部降圧電圧を受けてワード線選択用等の昇圧電圧発生回路ＶＣＨや、アドレス信号や制御信号等の入力信号に対応した入力パッドエリアが設けられる。
【００２１】
　この実施例では１つのブロックには８個のメモリマットＭＥＭＯＲＹ　ＭＡＴと４個のセンスアンプＳＡが配置され、上記縦軸を中心として左右対称的に合計１６個のメモリマットＭＥＭＯＲＹ　ＭＡＴと８個のセンスアンプＳＡが割り当てられる。この構成では、４個からなる少ないメインアンプＭＡを用いつつ、各センスアンプＳＡからの増幅信号を短い信号伝播経路によりメンアンプＭＡに伝えることができる。
【００２２】
　上記チップの縦方向の中央部のうち、下側の部分にもこのエリアの中心軸に対して左右対称的に合計１６個のメモリマットＭＥＭＯＲＹ　ＭＡＴと８個のセンスアンプＳＡがそれぞれ配置される。そのうち、左右４組ずつのメモリマットＭＥＭＯＲＹ　ＭＡＴとセンスアンプＳＡに対応して４個からなるメインアンプＭＡが設けられる。
【００２３】
　上記の他、この縦中央部には、内部降圧電圧を受けて基板に供給すべき負のバイアス電圧を形成する基板電圧発生回路ＶＢＢや、アドレス信号や制御信号等の入力信号に対応した入力パッドエリア及びデータ出力バッファ回路ＯＵＴＰＵＴ　ＢＵＦＦＥＲが設けられる。上記同様に４個のような少ない数からなるメインアンプＭＡを用いつつ、各センスアンプＳＡからの増幅信号を短い信号伝播経路によりメインアンプ７に伝えることができる。
【００２４】
　同図では省略されているが、上記縦中央部の領域には各種のボンディングパッドが配置される。これらのボンディングパッドの例としては外部電源供給用のパッドあり、入力のレベルマージンを大きくするため、言い換えるならば電源インピーダンスを低くするために回路の接地電位を供給するパッドは、合計で十数個と比較的多くほぼ一直線上に並んで配置される。これらの接地電位用パッドは、ＬＯＣ技術により形成される縦方向に延びる接地電位用リードに接続される。これら接地用パッドのうち、ワード線のクリア、ワードドライバの非選択ワード線のカップリングによる浮き上がり防止用のために特に設けられるたものや、センスアンプのコモンソース用として設けられもの等のように主として電源インピーダンスを下げる目的で設けられる。
【００２５】
　これにより、回路の接地電位は内部回路の動作に対して電源インピーダンスが低くされ、かつ上記のごとく複数種類に分けられた内部回路間の接地配線が、ＬＯＣリードフレームとボンディングワイヤとからなるローパスフィルタで接続されることになるからノイズの発生を最小に抑えるとともに、内部回路間の回路接地線ノイズの伝播も最小に抑えることができる。
【００２６】
　この実施例では、約５Ｖのような外部電源ＶＣＣに対応したパッドは、上記電圧変換動作を行う内部降圧回路ＶＣＬ，ＶＤＬ　ＬＩＭＩＴＥＲに対応してそれぞれ設けられる。これも上記同様に電源インピーダンスを低くするとともに、内部回路間の電圧（ＶＣＬ、ＶＤＬ及びＶＣＣ間）のノイズ伝播を低く抑えるためのものである。
【００２７】
　アドレス入力用のパッドと、ＲＡＳ、ＣＡＳ、ＷＥ及びＯＥのような制御信号用のバッドは上記中央部のエリアに配置される。この他にデータ入力用やデータ出力用のバッドやボンディングマスター用、モニタ用及びモニタ用パッド制御のために以下のパッドも設けられる。
【００２８】
　ボンディングマスター用としてはスタティックカラムモードを指定するためのもの、ニブルモード及び×４ビット構成時のライトマスク機能を指定するためのものがある。モニタ用としてはパッド各内部電圧ＶＣＬ、ＶＤＬ、ＶＬ、ＶＢＢ、ＶＣＨ及びＶＰＬをモニタするためのものがある。ＶＰＬのモニタは、ＶＰＬ調整が正しく行われたか否かをプロービングにおいて判定するものである。
【００２９】
　内部降圧回路ＶＣＬ　ＬＩＭＩＴＥＲは、約３．３Ｖのような周辺回路用電源電圧ＶＣＬを発生させる。内部降圧回路ＶＤＬ　ＬＩＭＩＴＥＲは、約３．３Ｖのようなメモリアレイ、すなわち、センスアンプＳＡに供給される電源電圧ＶＤＬを発生させる。昇圧回路ＶＣＨは上記内部電圧ＶＣＬを受けて約５．３Ｖに昇圧されたワード線の選択レベル、シェアードスイッチＭＯＳＦＥＴを選択するブースト電源電圧を形成する。基板電圧発生回路は、２つ設けられており、その一方は入出力回路を構成するＮチャンネル型ＭＯＳＦＥＴが形成されるＰ型ウェル領域に与えられる−２Ｖを発生させるものと、メモリマットＭＥＭＯＲＹ　ＭＡＴが形成されるＰ型ウェル領域に与えられる−１Ｖを発生させるものとからなる。プレート電圧発生回路ＶＰＬは、メモリセルのプレート電圧を発生させる。
【００３０】
　この実施例のダイナミック型ＲＡＭにおいて、Ｎチャンネル型ＭＯＳＦＥＴが形成されるＰ型ウェル領域は、それに供給されるバックバイアス電圧により分類すると３つに分けられる。第１のＰ型ウェル領域は、ダイナミック型メモリセルがマトリックス配置されてなるメモリアレイが形成されるものであり、第２のＰ型ウェル領域は、外部端子に接続される入力回路又は出力回路が形成されるものである。そして、残る第３のＰ型ウェル領域は、上記メモリアレイのの周辺回路であり、ダイナミック型メモリセルが接続されるデータ線をプリチャージするプリチャージ回路、センスアンプ、かかるセンスアンプとデータ線とを接続させるスイッチＭＯＳＦＥＴは周辺回路に含まれる。つまり、上記のメモリアレイとは、メモリセルのみがマトリックス配置される部分である。
【００３１】
　上記のように３つに分けられるＰ型ウェル領域は、物理的に３つ存在するという意味ではない。すなわち、メモリアレイが形成される第１のＰ型ウェル領域は、複数に分割されてなるメモリマットに対応して複数から構成される。同様に、周辺回路が形成される第３のＰ型ウェル領域は、上記メモリマットに対応して設けられるものや、アドレスデコーダ及び制御回路を構成する論理回路ブロック毎に対応して適宜に分けられた複数から構成される。そして、第２のＰ型ウェル領域は、外部端子に接続される入出力回路が、図１に示すようにメインアンプＭＡや電圧発生回路ＶＣＨ，ＶＢＢのような回路により分断されているので、それぞれが適宜に分けられる。
【００３２】
　上記メモリアレイが形成される第１のＰ型ウェル領域には、後述するような理由から、−１Ｖのような絶対値的に小さなバックバイアス電圧が供給される。これに対して、入出力回路が形成される第２のＰ型ウェル領域には、外部端子のアンダーシュートによってそれが伝えられる半導体領域と、Ｐ型ウェル領域との間が順バイアスされないような−２Ｖのように絶対値的に大きなバックバイアス電圧が供給される。そして、上記のメモリアレイ及び入出力回路以外の周辺回路が形成される第３のＰ型ウェル領域は、回路の接地電位が供給される。これにより、周辺回路のＭＯＳＦＥＴのしきい値電圧が小さくなり、動作の高速化が可能になる。特に、電源電圧を３．３Ｖのように低くするとともに、内部降圧回路により内部電圧を２．２Ｖ程度に低くしたものでは、このような低振幅の入力信号に対するＭＯＳＦＥＴのコンダクタンスが大きくなり、動作の高速化が可能になるものである。
【００３３】
　上記のように３つに分けられたＰ型ウェル領域のうち、周辺回路が形成される第３のＰ型ウェル領域には回路の接地電位が与えられるから基板バイアス発生回路が不要となり、残り２つの第１と第２のＰ型ウェル領域にそれぞれ別個のバックバイアスを供給するために、上記のように２つの基板バイアス電圧発生回路ＶＢＢが設けられる。
【００３４】
　図２には、この発明が適用されたダイナミック型ＲＡＭにおける制御信号に着目したブロック図が示されている。同図は、上記図１に示したレイアウト図に対応して描かれている。
【００３５】
　ＲＡＳ系のコントロール回路ＲＡＳ　ＣＯＮＴＲＯＬ（ＣＫＴ）は、信号ＲＡＳＢを受けてＸアドレスバッファＸ−ＡＤＤＲＥＳＳ　ＢＵＦＦＥＲを活性化するために用いられる。ＸアドレスバッファＸ−ＡＤＤＲＥＳＳ　ＢＵＦＦＥＲに取り込まれたアドレス信号はＸ系の冗長回路Ｘ−ＲＥＤＵＮＤＡＮＤＹ　ＣＫＴに供給される。ここで、記憶された不良アドレスとの比較が行われて、冗長回路への切り換えることの有無が判定される。
【００３６】
　その結果と上記アドレス信号とは、Ｘ系のプリデコーダＸ−ＰＲＥ　ＤＥＣ（Ｘ１，ＡＸｎ１）に供給される。ここで、ＸｉとＡＸｎｌからなるプレデコード信号が形成され、各メモリアレイに対応して設けられるＸアドレスドライバＸｉＢ、ＡＸｎｌを介して、前記のようなメモリマットＭＥＭＯＲＹ　ＭＡＴに対応して設けられるそれぞれのＸデコーダＸ−ＤＥＣに供給される。同図においては、１つのドライバのみが代表として例示的に示されている。
【００３７】
　一方、上記ＲＡＳ系の内部信号は、ＷＥ系のコントロール回路ＷＥ　ＣＯＮＴＲＯＬとＣＡＳ系のコントロール回路ＣＡＳ　ＣＯＮＴＲＯＬ（ＣＫＴ）に供給される。例えば、ＲＡＳＢ信号とＣＡＳＢ信号及びＷＥＢ信号との入力順序の判定から、自動リフレッシュモード（ＣＢＲ）、テストモード（ＷＣＢＲ）等の識別が行われる。テストモードのときには、テスト回路ＴＥＳＴ　ＦＵＮＣＴＩＯＮが活性化され、前記公開・標準化テストモードと非公開テストモードのそれぞれにのとき供給される特定のアドレス信号に従いテストファンクションが設定される。
【００３８】
　上記ＸアドレスバッファＸ−ＡＤＤＲＥＳＳ　ＢＵＦＦＥＲに取り込まれたアドレス信号のうち、メモリマットの選択を指示するアドレス信号はマット選択回路ＭＳｉＬ／Ｒに伝えられ、ここから各メモリアレイに設けられた複数のメモリマットＭＥＭＯＲＹ　ＭＡＴのうちいずれかが選択される。ここで、メモリマットＭＥＭＯＲＹ　ＭＡＴに対応して設けられるＣＳは、コモンソーススイッチＭＯＳＦＥＴである。
【００３９】
　４つのメインアンプＭＡは、それを中心にして左右対称的に設けられた合計８個のメモリマットからの４対の相補データ線（４ビット）に対応している。メモリマット選択信号ＭＳｉＬ／Ｒにより上記８つのメモリマットのうち１つが選ばれる。このような選択動作を行うのが単位マット制御回路ＵＭＣである。同図には、４対のメインアンプＭＡが１組として例示的に示されており、残り３組のメインアンプは破線によりブラックボックスとして示している。
【００４０】
　マット選択回路ＭＳｉＬ／Ｒは、４通りの選択信号ＭＳ０Ｌ／ＲないしＭＳ３Ｌ／Ｒを形成する。例えばＭＳ０Ｌが形成されると、ＭＳ０Ｌに対応した４つのメモリマットが選択される。これらの４つのメモリマットＭＳ０Ｌは、それぞれから４ビットの入出力ノードを持つからそれが上記４個づつのメインアンプＭＡに対応される。
【００４１】
　ＣＡＳ系のコントロール回路ＣＡＳ　ＣＯＮＴＲＯＬ（ＣＫＴ）は、信号ＣＡＳＢを受けてＹ系の各種制御信号を形成するために用いられる。信号ＣＡＳＢのロウレベルへの変化に同期してＹアドレスバッファＹ−ＡＤＤＲＥＳＳ　ＢＵＦＦＥＲに取り込まれたアドレス信号は、Ｙ系の冗長回路Ｙ−ＲＥＤＵＮＤＡＮＣＹ　ＣＫＴに供給される。ここで、記憶された不良アドレスとの比較が行われて、冗長回路への切り換えの有無が判定される。
【００４２】
　その結果と上記アドレス信号は、Ｙ系のプリデコーダＹ−ＰＲＥ　ＤＥＣ（Ｙ１，ＡＹｎ１）に供給される。ここで、ＹｉとＡＹｎｌからなるプレデコード信号が形成される。このプリデコード信号ＹｉとＡＹｎｌは、４つからなる各メモリアレイに対応して設けられるＹアドレスドライバ（最終段）ＹｉＢ、ＡＹｎｌを介して、それぞれのＹデコーダＹ−ＤＥＣに供給される。同図においては、１つのＹドライバＹｉＢ、ＡＹｎｌＢのみが代表として例示的に示されている。
【００４３】
　一方、上記ＣＡＳ系のコントール回路ＣＡＳ　ＣＯＮＴＲＯＬ（ＣＫＴ）は、前記のようにＲＡＳＢ信号とＷＥＢ信号とを受けてその入力順序の判定からテストモードを判定すると、隣接するテスト回路ＴＥＳＴ　ＦＵＮＣＴＩＯＮを活性化させる。
【００４４】
　同図では、省略されているが、アドレス信号や制御信号が供給されるボンディングパッドは、チップの中央部に集められて配置される。それ故、各パッドから対応する回路までの距離を短く、ほゞ均一にできる。これにより、この実施例のようなレイアウトを採ることによって、アドレス信号や制御信号の取り込みが高速に行われるとともに、多数ビットからなるアドレス信号にあっては多ビットからなるアドレス信号相互において生じるスキューを最小に抑えることができる。
【００４５】
　同図に示すように、センスアンプ（ＳＡ）用の電源ＶＤＬや周辺回路用電源ＶＣＬも、チップの中央部に配置されている。これにより、チップの４隅に配置される回路に対して等距離でしかも短い配線により各種電圧供給を行うことができるものとなる。また、各回路に応じて図示しないが、電圧安定化、言い換えるならば、電源インピーダンスを下げるための比較的大きな容量値を持つようなキャパシタがそれぞれの電源配線に沿って回路内に分散されて設けられる。
【００４６】
　図３には、基板バイアス発生回路の一実施例の回路図が示されている。この実施例の基板バイアス発生回路は、前記入出力回路が形成される第２のＰ型ウェル領域に供給される−２Ｖのような絶対値的に大きくされたバックバイアス電圧を形成する回路である。
【００４７】
　低消費電力で効率よく基板バイアス電圧を形成するために、上記−２Ｖのようなバックバイアス電圧が形成されるように、後述するような制御回路により上記−２Ｖより絶対値的にバイアス電圧が低下したときのように間欠的に発振パルスＯＳＣとＯＳＣＢを次のチャージポンプ回路に供給して、負のバックバイアス電圧ＶＢＢ１を発生させる。上記発振パルスＯＳＣとＯＳＣＢは、遅延回路を構成するインバータ回路Ｎ６〜Ｎ９とゲート回路Ｇ４及びＧ５と出力インバータ回路Ｎ１０により構成されるパルス生成回路によって、互いに逆相で、かつノンオーバーラップとされる。
【００４８】
　上記互いに逆相の発振パルスＯＳＣとＯＳＣＢは、交互に動作する２つのチャージポンプ回路に伝えられて、予備動作と出力動作とが交互に行われて負電圧を効率よく発生させる。すなわち、発振パルスＯＳＣがロウレベルのときには、インバータ回路Ｎ１とＮ２の出力がハイレベルとなり、このときにノードＡの電位の負電圧によりＰチャンネル型ＭＯＳＦＥＴＱ１とＱ２がオン状態であるためキャパシタＣ１とＸ２にそれぞれプリチャージが行われる。
【００４９】
　このとき、発振パルスＯＳＣＢはハイレベルであり、インバータ回路Ｎ３の出力信号のロウレベルによりその前のサイクルでチャージアップされたキャパシタＣ３の保持電圧が負電圧にされてＰチャンネル型のスイッチＭＯＳＦＥＴＱ７をオン状態にさせている。これにより、同様に発振パルスＯＳＣＢのハイレベルに対応したインバータ回路Ｎ４のロウレベルにより、キャパシタＣ４のノードＡの負電圧がスイッチＭＯＳＦＥＴＱ７を通してバックバイアス電圧ＶＢＢ１として出力されるものである。
【００５０】
　次に、発振パルスＯＳＣがハイレベルに変化に変化すると、インバータ回路Ｎ１の出力信号がロウレベルに変化し、上記前のチャージアップ動作によりキャパシタＣ３の保持電圧が負電圧にされてＰチャンネル型のスイッチＭＯＳＦＥＴＱ３をオン状態にさせる。これと同期して、インバータ回路Ｎ２の出力信号もロウレベルに変化し、キャパシタＣ２のノードＢの負電圧が上記オン状態のスイッチＭＯＳＦＥＴＱ３を通してバックバイアス電圧ＶＢＢ１として出力される。
【００５１】
　このとき、発振パルスＯＳＣＢはロウレベルであり、インバータ回路Ｎ３とＮ４の出力信号のハイレベルと、上記ノードＢの負電圧によりＰチャンネル型ＭＯＳＦＥＴＱ５とＱ６がオン状態にされているので、キャパシタＣ３とＱ４にはチャージアップが行われている。以下、発振パルスＯＳＣとＯＳＣＢが変化するときに、一方では負電圧出力動作が行われ、他方ではチャージアップ動作が行われて効率のよいチャージポンプ動作が行われる。
【００５２】
　Ｍ３は、マタスースライスにより形成されるメタル配線であり、ＭＯＳＦＥＴＱ３とＱ７をダイオード接続するようにもできる。このときには、上記キャパシタＣ１とＣ３により形成される負電圧が無効にされ、キャパシタＣ２又はＣ４により形成された負電圧がＭＯＳＦＥＴＱ３とＱ７のしきい値電圧分だけ低下して出力される。
【００５３】
　メモリアレイが形成される第１のＰ型ウェル領域に−１Ｖのようなバイアス電圧を供給する基板バイアス発生回路は、図３の回路と同様な回路により構成される。だだし、キャパシタＣ１〜Ｃ４をプリチャージさせるハイレベルを形成するインバータ回路Ｎ１〜Ｎ４は、その動作電圧が内部降圧回路により形成された定電圧とされる。例えば、外部端子から供給される電源電圧５Ｖのときには、前記のように約３．３Ｖのような定電圧ＶＤＬとされ、外部端子から供給される電源電圧が約３．３Ｖのときには内部降圧回路で形成された約２．２Ｖ程度の定電圧ＶＤＬとされる。
【００５４】
　上記のように外部端子から供給される電源電圧ＶＣＣＥが約５Ｖであって、内部降圧回路ＶＤＬが約３．３Ｖのときには、第１のＰ型ウェル領域に供給されるバイアス電圧を形成するチャージポンプ回路においては、上記マスタースライス方式によりＭ３の配線を前記のようなＭＯＳＦＥＴＱ３とＱ７をダイオード形態に接続する。これにより、これらのＭＯＳＦＥＴＱ３とＱ４のしきい値電圧によるレベル低下を利用して、上記のような−１Ｖのような絶対値的に小さくされたバイアス電圧を形成する。
【００５５】
　外部端子から供給される電源電圧ＶＣＣＥが約３．３Ｖであって、内部降圧回路ＶＤＬが約２．２Ｖのような低い電圧のときには、第１のＰ型ウェル領域に供給されるバイアス電圧を形成するチャージポンプ回路においては、上記マスタースライス方式によりＭ３の配線によりキャパシタＣ１とＣ３により形成された負電圧のスイッチング信号を形成し、これらＭＯＳＦＥＴＱ３とＱ７をスイッチ制御して、上記ような低電圧のときでも上記のような−１Ｖのようなバックバイアス電圧を効率よく形成する。
【００５６】
　ゲート回路Ｇ１〜Ｇ３は、その入力に供給される信号の組み合わせにより基板バイアス電圧が上記のように−２Ｖになるように間欠的に発振パルスＯＳＣとＯＳＣＢを出力させる。これにより、無駄な電流消費を抑えるととともに、基板バイアス電圧の定電化を行うようにされる。また、後述するように電源電圧を高くしてバーンインテストを行うこときに電源電圧の上昇に対応して基板バイアス電圧を高くされるようにする。上記メモリアレイの−１Ｖのような基板バイアス電圧を形成する基板バイアス回路においても、同様に定電圧化とバーインテスト時に対応してバイアス電圧を高くするような制御回路が設けられる。
【００５７】
　図４には、この発明に係るダイナミック型ＲＡＭにおける概略素子構造断面図が示されている。同図（Ａ）には、Ｎ型基板（Ｎ−ＳＵＢ）を用いる例が示され、同図（Ｂ）にはＰ型基板（Ｐ−ＳＵＢ）が用いられる例が示されている。
【００５８】
　同図（Ａ）においては、Ｎ型基板が用いられる。つまり、この実施例ではＮ型基板による３重ウェル構造とされる。Ｎ型基板Ｎ−ＳＵＢには、深いＰ型ウェルＰＷＥＬＬが形成される。この深いＰ型ウェルＰＷＥＬＬの中に、入出力部を構成するＮチャンネル型ＭＯＳＦＥＴが形成される第３のＰ型ウェル領域ＢＰと、Ｐチャンネル型ＭＯＳＦＥＴが形成されるＮ型ウェル領域ＢＮとが形成される。
【００５９】
　上記入出力部を構成するＰチャンネル型ＭＯＳＦＥＴが形成されるＮ型ウェル領域ＢＮには電源電圧ＶＣＣ又は昇圧電圧ＶＣＨが供給される。上記入出力部を構成するＮチャンネル型ＭＯＳＦＥＴが形成されるＰ型ウェル領域ＢＰには、図示ないけれども、前記のような基板バイアス発生回路により形成された−２Ｖのようなバイアス電圧が供給される。そして、入出力部が形成される深いＰ型ウェル領域には、回路の接地電位ＶＳＳが供給される。ガリードリングを構成するＮ型ウェル領域ＢＮには電源電圧ＶＣＣが供給されて、深いＰ型ウェル領域ＰＷＥＬＬにおける少数キャリアを吸収する。
【００６０】
　周辺回路を構成するＮチャンネル型ＭＯＳＦＥＴとＰチャンネル型ＭＯＳＦＥＴは、前記のような入出力部を構成する深いＰ型ウェル領域とは分離された深いＰ型ウェル領域ＰＷＥＬＬにそれぞれ形成された第３のＰ型ウェル領域ＢＰとＮ型ウェル領域ＢＮに形成される。周辺回路を構成するＰチャンネル型ＭＯＳＦＥＴが形成されるＮ型ウェル領域ＢＮには電源電圧ＶＣＣ又は昇圧電圧ＶＣＨが供給される。例えば、後述するように、昇圧電圧ＶＣＨによりワード線の選択信号を形成するワードドライバを構成するＰチャンネル型ＭＯＳＦＥＴが形成される第３のＮ型ウェル領域には昇圧電圧ＶＣＨが供給され、デコーダ等のような内部電源電圧で動作する回路を構成するＰチャンネル型ＭＯＳＦＥＴが形成されるＮ型ウェル領域には電圧ＶＣＣが供給される。そして、Ｎチャンネル型ＭＯＳＦＥＴが形成される第３のＰ型ウェル領域には、図示しないけれども、回路の接地電位ＶＳＳが与えられる。
【００６１】
　そして、メモリアイレが形成される第１のＰ型ウェル領域ＢＰは、上記Ｎ基板Ｎ−ＳＵＢに形成され、−１Ｖのような基板バイアス電圧ＶＢＢが供給される。このメモリアレイの周辺には深い一対のＰ型ウェル領域とそれに挟まれたＮ型基板Ｎ−ＳＵＢに設けられたＮ型ウェル領域ＢＮとにより構成されるガードリングが設けられる。
【００６２】
　同図（Ｂ）においては、Ｐ型基板が用いられる。つまり、この実施例ではＰ型基板による３重ウェル構造とされる。Ｐ型基板Ｐ−ＳＵＢには、深いＮ型ウェルＮＷＥＬＬが形成される。この深いＮ型ウェルＮＷＥＬＬの中に、入出力部を構成するＮチャンネル型ＭＯＳＦＥＴが形成される第３のＰ型ウェル領域ＢＰと、Ｐチャンネル型ＭＯＳＦＥＴが形成されるＮ型ウェル領域ＢＮとが形成される。
【００６３】
　上記入出力部を構成するＰチャンネル型ＭＯＳＦＥＴが形成されるＮ型ウェル領域ＢＮには電源電圧ＶＣＣ又は昇圧電圧ＶＣＨが供給される。上記入出力部を構成するＮチャンネル型ＭＯＳＦＥＴが形成されるＰ型ウェル領域ＢＰには、図示ないけれども、前記のような基板バイアス発生回路により形成された−２Ｖのようなバイアス電圧が供給される。そして、入出力部が形成される深いＰ型ウェル領域には、電源電圧ＶＣＣが供給される。ガリードリングを構成するＮ型ウェル領域ＢＮには電源電圧ＶＣＣが供給されて、Ｐ型ウェル領域ＢＰには回路の接地電位ＶＳＳが与えられる。基板Ｐ−ＳＵＢにも回路の接地電位ＶＳＳが与えられる。
【００６４】
　周辺回路を構成するＮチャンネル型ＭＯＳＦＥＴとＰチャンネル型ＭＯＳＦＥＴは、Ｐ型基板Ｐ−ＳＵＢ上に形成された第３のＰ型ウェル領域ＢＰとＮ型ウェル領域ＢＮに形成される。周辺回路を構成するＰチャンネル型ＭＯＳＦＥＴが形成されるＮ型ウェル領域ＢＮには電源電圧ＶＣＣ又は昇圧電圧ＶＣＨが供給される。例えば、後述するように、昇圧電圧ＶＣＨによりワード線の選択信号を形成するワードドライバを構成するＰチャンネル型ＭＯＳＦＥＴが形成される第３のＮ型ウェル領域には昇圧電圧ＶＣＨが供給され、デコーダ等のような内部電源電圧で動作する回路を構成するＰチャンネル型ＭＯＳＦＥＴが形成されるＮ型ウェル領域には電圧ＶＣＣが供給される。そして、図示しないけれども、Ｎチャンネル型ＭＯＳＦＥＴが形成される第３のＰ型ウェル領域ＢＰには回路の接地電位ＶＳＳが供給される。
【００６５】
　メモリアレイは、深いＮ型ウェル領域内に形成された第１のＰ型ウェル領域ＢＰに形成される。この第１のＰ型ウェル領域ＢＰには、−１Ｖのような基板バイアス電圧ＶＢＢが供給される。このメモリアレイの周辺には浅いＮ型ウェル領域ＢＮとそれを挟むように形成された一対の浅いＰ型ウェル領域とにより構成されりガードリングが設けられる。上記Ｎ型ウェル領域ＢＮには電源電圧ＶＣＣが供給され、Ｐ型ウェル領域ＢＰには回路の接地電位ＶＳＳが供給される。
【００６６】
　図５ないし図７には、この発明に係るダイナミック型ＲＡＭにおけるメモリマット部の一実施例の回路図が示されている。この実施例のメモリマットは、前記のようにシェアードセンスアンプ方式とされる。それ故、センスアンプを中心にして２つのメモリマットが配置される。
【００６７】
　図５には、センスアンプを構成するＰチャンネル型増幅ＭＯＳＦＥＴと、プリチャージ回路及びセンスアンプとその左側に設けられたメモリアレイのデータ線とを接続するスイッチＭＯＳＦＥＴが示されている。メモリアレイは、第１のＰ型ウェル領域ＢＰ１に形成される。この第１のＰ型ウェル領域には、上記のように−１Ｖのような絶対値的に小さな基板バイアス電圧が供給される。
【００６８】
　センスアンプを構成するＰチャンネル型増幅ＭＯＳＦＥＴは、Ｎ型ウェル領域ＢＮに形成される。そして、上記左側のメモリアイレのデータ線とセンスアンプとを接続させるＮチャンネル型のスイッチＭＯＳＦＥＴ、及びデータ線の短絡とハーフプリチャージ電圧の供給を行うＮチャンネル型のプリチャージＭＯＳＦＥＴ及び図６に示されたセンスアンプを構成するＮチャンネル型の増幅ＭＯＳＦＥＴとは第３のＰ型ウェル領域に形成される。上記第３のＰ型ウェル領域には、前記のように回路の接地電位が与えられる。
【００６９】
　図６には、上記Ｎチャンネル型の増幅ＭＯＳＦＥＴと、Ｐチャンネル型の増幅ＭＯＳＦＥＴ及び右側のメモリアイレとそのデータ線とセンスアンプとを接続させるＮチャンネル型のスイッチＭＯＳＦＥＴが示されている。この実施例では、センスアンプの入力オフセット補償のために、センスアンプが増幅動作開始時にはＮチャンネル型増幅ＭＯＳＦＥＴを先に動作状態にし、かかるＮチャンネル型増幅ＭＯＳＦＥＴのゲート，ソース間のしきい値電圧のバラツキをソース側に設けられたキャパシタを利用して補償させる。
【００７０】
　すなわち、キャパシタを通してソース電位を接地電位側に引き下げて第１段階の増幅動作を行い、増幅信号が大きくされると増幅ＭＯＳＦＥＴのソースと共通ソース線との間に設けられたＮチャンネル型ＭＯＳＦＥＴをオン状態にして通常の増幅動作を開始する。その後に、Ｐチャンネル型増幅ＭＯＳＦＥＴを動作状態にして、上記のようなＮチャンネル型増幅ＭＯＳＦＥＴの増幅動作によって低下したハイレベルを電源電圧レベルまで引き上げるようにする。
【００７１】
　上記Ｐチャンネル型増幅ＭＯＳＦＥＴは、Ｎ型ウェル領域に形成され、右側のメモリアレイのデータ線とセンスアンプとを接続させるＮチャンネル型のスイッチＭＯＳＦＥＴは、回路の接地電位が与えられる第３のＰ型ウェル領域に形成される。そして、メモリアレイは、第１のＰ型ウェル領域に形成される。この第１のＰ型ウェル領域には、上記同様に−１Ｖのような基板バイアス電圧が供給される。
【００７２】
　図７には、上記右側のメモリアレイとカラムスイッチが示されている。この実施例のように、センスアンプを挟んで形成される２つのメモリアレイの右端部にカラムスイッチを設けるものであるので、左側のメモリアレイの増幅信号は、そのときには非選択にされる右側のメモリアレイのデータ線を信号配線として用いて入出力線に接続させる。つまり、左側のメモリアレイの読み出しを行うときには、センスアンプが活性化された後に右側のメモリアレイ用のスイッチＭＯＳＦＥＴをオン状態にしてそのデータ線を信号線として利用して上記入出力線に伝えるようにするものである。右側のメモリアレイからの読み出しのときには、そのデータ線の信号が選択されたカラムスイッチＭＯＳＦＥＴを通して入出力線に伝えられる。上記のようなカラムスイッチは、Ｎチャンネル型ＭＯＳＦＥＴから構成される。これらのカラムスイッチＭＯＳＦＥＴも第３のＰ型ウェル領域に形成されており、回路の接地電位のようなバイアス電圧が与えられる。
【００７３】
　図８には、ワードドライバの一実施例の回路図が示されている。ワードドライバにおいては、記憶キャパシタへのフルライトを行うようにするため、ワード線の電位をセンスアンプの動作電圧に対して、メモリセルのアドレス選択用ＭＯＳＦＥＴのしきい値電圧分だけ高い電圧にする必要がある。それ故、動作電圧がＶＣＨのように昇圧された電圧とされる。これに対して、デコーダ等は内部降圧電圧を用いているのでレベル変換を行う必要がある。
【００７４】
　この実施例では、ゲート回路Ｇ１により信号ＡないしＣを解読して、メモリアレイ選択信号を形成する。この信号は、上記のように昇圧電圧ＶＣＨに対して低い電圧であるので、昇圧電圧ＶＣＨで動作するラッチ形態のゲート回路Ｇ２とＧ３及びインバータ回路Ｎ２によりレベル変換された信号ＷＰＨを形成する。
【００７５】
　選択されたメモリアレイにおいては、信号ＷＰＨがＶＣＨのようなハイレベルとなり、Ｐチャンネル型ＭＯＳＦＥＴをオフ状態にさせる。そして、デコーダ出力ＤＥＣ１〜ＤＥＣ３を受けるＮチャンネル型ＭＯＳＦＥＴが全てオン状態になってロウレベルの選択信号が形成される。これにより、ワードドライドを構成するＰチャンネル型ＭＯＳＦＥＴがオン状態になって、ワード線ＷＬｉをＶＣＨのようなハイレベルにする。このワード線ＷＬｉを受けるＰチャンネル型ＭＯＳＦＥＴは、帰還用のＰチャンネル型ＭＯＳＦＥＴであり、そのコンダクタンスが小さく形成されているのでワードドライバの入力信号が上記デコーダ出力ＤＥＣ１〜ＤＥＣ３によりロウレベルとされる。
【００７６】
　非選択のワード線は、ワード線のロウレベルを受ける帰還用のＰチャンネル型ＭＯＳＦＥＴがオン状態になっており、ワードドライバの入力信号をＶＣＨに固定している。非選択のメモリアレイでは、信号ＷＰＨがロウレベルにされておりワードドライバの入力をＶＣＨのようなハイレベルに固定している。
【００７７】
　このような周辺回路において、高電圧ＶＣＨレベルの信号を出力するＰチャンネル型ＭＯＳＦＥＴが形成されるＮ型ウェル領域ＢＮには、それに対応した高電圧ＶＣＨが供給される。つまり、図３に示すように、Ｎ型ウェル領域において、それが形成されるＰチャンネル型ＭＯＳＦＥＴのソースが供給される動作電圧に対応してＶＣＣ／ＶＣＨのようなバイアス電圧が与えられるものである。
【００７８】
　図９には、出力バッファの一実施例の回路図が示されている。この出力バッファは、出力制御回路と出力回路から構成される。出力回路は、Ｐチャンネル型出力ＭＯＳＦＥＴＱ１とＮチャンネル型出力ＭＯＳＦＥＴＱ２からなるＣＭＯＳ回路によって構成される。出力制御回路は、ゲート回路Ｇ１，Ｇ２とインバータ回路Ｎ１〜Ｎ３及び抵抗Ｒ１，Ｒ２から構成される。
【００７９】
　上記Ｎチャンネル型出力ＭＯＳＦＥＴＱ２は、第２のＰ型ウェル領域ＢＰ２に形成され、外部端子ＩＯ１から伝えられるアンダーシュートに対して、出力ＭＯＳＦＥＴＱ２のドレインと第２のＰ型ウェル領域が順バイアスされてしまうことがないように、例えば−２Ｖのような基板バイアス電圧ＶＢＢ１が供給される。Ｐチャンネル型出力ＭＯＳＦＥＴＱ１はＮ型ウェル領域に形成され、そのソースには電源電圧ＶＣＣＥが供給される。それ故、図示しないけれども、かかるＮ型ウェル領域には電源電圧ＶＣＣＥがバイアス電圧として供給される。
【００８０】
　これに対して、制御回路を構成するゲート回路Ｇ１，Ｇ２及びインバータ回路Ｎ１〜Ｎ３を構成するＮチャンネル型ＭＯＳＦＥＴは、第３のＰ型ウェル領域に形成され、前記のような回路の接地電位がバイアス電圧として与えられる。なお、上記制御回路を構成するＰチャンネル型ＭＯＳＦＥＴは、Ｎ型ウェル領域に形成され、その動作電圧に対応して電源電圧がバイアス電圧として与えられる。
【００８１】
　図１０には、この発明に係るダイナミック型ＲＡＭにおける一実施例の外部電圧と内部電圧との関係を示す特性図が示されている。この実施例では、外部端子から約３．３Ｖのような電源電圧ＶＣＣＥを用いる例が示されいてる。電源電圧ＶＣＣＥが３．３Ｖのときには、斜線を付したＡ領域で内部電圧が定電圧化されて動作させられる。つまり、電源電圧ＶＣＣＥが３．３Ｖを中心にして許容範囲で変動しても、メモリアレイの基板電圧Ｖbbmat は安定化される。そして、入出力部は基板電圧Ｖbb(I/O1)のように安定化してもよいし、基板電圧Ｖbb(I/O2)のように電源電圧に対応して変化させるてもよい。
【００８２】
　また、バーイン（エージング）テストのための加速試験を効率よく行うために、電源電圧ＶＣＣＥを通常の許容範囲を超えて高くしたときに、これらの電源電圧の上昇に伴い内部電圧も高くされる。すなわち、斜線を付した領域Ｂのようにバーインテスト用の電源電圧にすると、それに応じて内部電圧も高くされる。
【００８３】
　図１１には、この発明を説明するためのリフレッシュ特性図が示されている。リフレッシュ周期は、約１６Ｍビット又は６４Ｍビットのような多数のメモリセルの中において、最もリフレッシュ特性の悪いものにリフレッシュ周期を合わせ込む必要がある。同図において、基板バイアス電圧Ｖｂｂを浅くしていくと、リフレッシュ時間ｔＲＥＦが確実に長くなることが理解されよう。
【００８４】
　つまり、同じ特性のメモリセルにおいても、上記基板バイアス電圧を絶対値的に小さくしていくと、キャパシタに接続されたソース，ドレインと基板との間に加わる電圧が小さくなり、それに応じてリーク電流も低減される。約１６Ｍや６４Ｍビットのように記憶容量を増大させていくと、それに対応して記憶キャパシタの容量値も小さくなり、上記リーク電流が無視できなくなってしまうためである。そして、上記のような大記憶容量化を図ったものでは、いかに全てのメモリセルの特性を均一にすることは不可能に近く、１ビットあるいは数ビットのメモリセルにおいてリフレッシュ時間の短いものが存在し、それに対応してリフレッシュ周期を設定するために消費電流が増大してしまう。
【００８５】
　この発明では、基板バイアス電圧を必要最小に設定して、メモリセルのキャパシタに接続されたソース，ドレインと基板との間に加わる電圧が小さくしてリーク電流も低減させるとい構成により、大記憶容量化を図ったダイナミック型ＲＡＭのリフレッシュ周期を大幅に長くすることができ、それにより大幅な低消費電力化が可能になるものである。
【００８６】
　上記の実施例から得られる作用効果は、下記の通りである。すなわち、
　（１）ダイナミック型メモリセルがマトリックス配置されてなるメモリアレイ部が形成されるＰ型ウェル部には、そのリフレッシュ特性に最適な絶対値的に小さな電圧にされたバックバイアス電圧を供給し、外部端子に接続される入力回路又は出力回路のＮチャンネル型ＭＯＳＦＥＴが形成されるＰ型ウェル部には、アンダーシュート電圧を考慮した絶対値的に大きくされたバックバイアス電圧を供給することにより、リーク電流を低減させてリフレッシュ特性を改善しつつ、外部端子に対応した入力回路又は出力回路が形成されるＰ型ウェル領域にはアンダーシュート対策用を行うことができる。
【００８７】
　（２）上記メモリアレイ部及び入力回路又は出力回路のＮチャンネル型ＭＯＳＦＥＴ以外のＮチャンネル型ＭＯＳＦＥＴを第３のＰ型ウェル領域に形成し、回路の接地電位を供給することにより、低電圧としても動作の高速化ができる。
【００８８】
　（３）上記第１のＰ型ウェル領域に供給される第１のバックバイアス電圧を定電圧化された内部電圧により形成されたパルス信号を用いたチャージポンプ回路により形成することにより、基板バイアス電圧の定電圧化ができる。
【００８９】
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、ダイナミック型ＲＡＭのレイアウトは、前記図１の実施例に限定されるものではなく、種々の実施形態を採ることができるものである。同様に、基板バイアス発生回路や他の内部回路も種々の実施例形態を採ることができるものである。バイアス電圧は、内部回路で形成するもの他、必要に応じて外部から供給する構成としてもよい。周辺回路が形成されるＰ型ウェル領域は、前記のように回路の接地電位を供給するもの他、メモリアレイと同じバイアス電圧又は入出力回路と同じバイアス電圧を与えるようにしてもよい。
【００９０】
　この発明は、ダイナミック型ＲＡＭの他、ダイナミック型メモリセルがマトリック配置されてなるメモリアレイを備えたディジタル集積回路等の半導体集積回路装置に広く利用することができるものである。
【００９１】
　本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、ダイナミック型メモリセルがマトリックス配置されてなるメモリアレイ部が形成されるＰ型ウェル部には、そのリフレッシュ特性に最適な絶対値的に小さな電圧にされたバックバイアス電圧を供給し、外部端子に接続される入力回路又は出力回路のＮチャンネル型ＭＯＳＦＥＴが形成されるＰ型ウェル部には、アンダーシュート電圧を考慮した絶対値的に大きくされたバックバイアス電圧を供給することにより、リーク電流を低減させてリフレッシュ特性を改善しつつ、外部端子に対応した入力回路又は出力回路が形成されるＰ型ウェル領域にはアンダーシュート対策用を行うことができる。
【００９２】
　上記メモリアレイ部及び入力回路又は出力回路のＮチャンネル型ＭＯＳＦＥＴ以外のＮチャンネル型ＭＯＳＦＥＴを第３のＰ型ウェル領域に形成し、回路の接地電位を供給することにより、低電圧としても動作の高速化ができる。
【００９３】
　上記第１のＰ型ウェル領域に供給される第１のバックバイアス電圧を定電圧化された内部電圧により形成されたパルス信号を用いたチャージポンプ回路により形成することにより、基板バイアス電圧の定電圧化ができる。
【図面の簡単な説明】
【００９４】
【図１】この発明が適用されたダイナミック型ＲＡＭの一実施例を示すブロック図である。
【図２】この発明が適用されたダイナミック型ＲＡＭにおける制御信号に着目した一実施例のブロック図である。
【図３】基板バイアス発生回路の一実施例を示す回路図である。
【図４】この発明に係るダイナミック型ＲＡＭの一実施例を示す概略素子構造断面図である。
【図５】この発明に係るダイナミック型ＲＡＭにおけるメモリマット部の一実施例を示す一部回路図である。
【図６】この発明に係るダイナミック型ＲＡＭにおけるメモリマット部の一実施例を示す他の一部回路図である。
【図７】この発明に係るダイナミック型ＲＡＭにおけるメモリマット部の一実施例を示す残り一部回路図である。
【図８】この発明に係るダイナミック型ＲＡＭにおけるワードドライバの一実施例を示す回路図である。
【図９】この発明に係るダイナミック型ＲＡＭにおける出力バッファの一実施例を示す回路図である。
【図１０】この発明に係るダイナミック型ＲＡＭにおける一実施例を示す外部電圧と内部電圧との関係を示す特性図である。
【図１１】この発明を説明するためのリフレッシュ特性図である。
【符号の説明】
【００９５】
　ＭＥＭＯＲＹ　ＭＡＴ…メモリマット、ＳＡ…センスアンプ、Ｙ−ＤＥＣＯＤＥＲ…Ｙ選択回路（デコーダ）、Ｘ−ＡＤＤＲＥＳＳ　ＢＵＦＦＥＲ…Ｘアドレスバッファ、Ｘ−ＲＥＤＵＮＤＡＮＣＹ　ＣＫＴ…Ｘ冗長回路、Ｘ−ＡＤＤＲＥＳＳ　ＤＲＩＶＥＲ…Ｘアドレスドライバ、ＬＯＧＩＣ　ＳＴＥＰ…論理段、ＲＡＳ　ＣＫＴ…ＲＡＳ系制御回路、ＷＥ　ＳＹＳＴＥＭ…ＷＥ系制御回路、ＤＩＮ　ＢＵＦＦＥＲ…データ入力バッファ、ＶＣＬ　ＬＩＭＩＴＥＲ…内部降圧回路、Ｙ−ＡＤＤＲＥＳＳ　ＢＵＦＦＥＲ…Ｙアドレスバッファ、Ｙ−ＲＥＤＵＮＤＡＮＣＹ…Ｙ冗長回路、Ｙ−ＡＤＤＲＥＳＳ　ＤＲＩＶＥＲ…Ｙアドレスドライバ、ＣＡＳ　ＣＫＴ…ＣＡＳ系制御回路、ＴＥＳＴ　ＦＵＮＣＴＩＯＮ…テスト回路、ＶＤＬ　ＬＩＭＩＴＥＲ…内部降圧回路、ＤＶ２〜ＤＶ３…Ｘアドレスドライバ、Ｘ−ＤＥＣＯＤＥＲ…Ｘデコーダ、ＤＶ１…Ｙアドレスドライバ、ＶＣＨ…昇圧電圧発生回路、ＭＡ…メインアンプ、ＶＢＢ…基板電圧発生回路、ＯＵＴＰＵＴ　ＢＵＦＦＥＲ…データ出力バッファ、Ｑ１〜Ｑ６…ＭＯＳＦＥＴ、Ｎ１〜Ｎ１０…インバータ回路、Ｇ１〜Ｇ５…ゲート回路、Ｃ１〜Ｃ４…キャパシタ。Ｎ−ＳＵＢ…Ｎ型基板、Ｐ−ＳＵＢ…Ｐ型基板、ＰＷＥＬＬ…深いＰ型ウェル領域、ＮＷＥＬＬ…深いＮ型ウェル領域、ＢＰ１…第１のＰ型ウェル領域、ＢＰ２…第２のＰ型ウェル領域、ＢＰ３…第３のＰ型ウェル領域、ＢＮ…Ｎ型ウェル領域、ＢＰ…Ｐ型ウェル領域。
【図１】
2004146054.tif 000003
【図２】
2004146054.tif 000004
【図３】
2004146054.tif 000005
【図４】
2004146054.tif 000006
【図５】
2004146054.tif 000007
【図６】
2004146054.tif 000008
【図７】
2004146054.tif 000009
【図８】
2004146054.tif 000010
【図９】
2004146054.tif 000011
【図１０】
2004146054.tif 000012
【図１１】
2004146054.tif 000013