(57)【要約】【目的】直交変復調方式における耐雑音特性の改善。【構成】変調装置においては、情報入力ビットストリームを２つに分岐し、一方をＩチャネル用インタリーバ、他方をＱチャネル用インタリーバに送出する。２つのインタリーバにおいてはそれぞれ異なる順番となるような並べ替えを行った後、直交変調操作をし、送信する。復調装置においては、直交復調の後、復調されたＩ，Ｑシンボルを元に、シンボル毎の信頼性情報を計算し、得られた信頼性情報と該当するＩ，Ｑシンボルをそれぞれ乗算し、重み付けられたシンボルを得る。その後、Ｉ，Ｑ用それぞれのデ・インタリーバにより並べ戻した後、シンボル毎に加算し、復号情報を得る。【選択図】　　図４
2004032282.tif 000002
【特許請求の範囲】
【請求項１】
処理フレーム内の符号ビットストリームの順番をそれぞれ異なる順番に並び替える機能を有する２つのインタリーバを具備し、２つのインタリーバ出力の一方をＩチャネル、他方をＱチャネルとして、直交変調する機能を有する変調装置。
【請求項２】
送信機で変調された信号を受信し、復調する機能を有する直交復調器を具備し、復調されたＩチャネルデータＩ（ｉ）、ＱチャネルデータＱ（ｉ）、（ｉ＝１，２，・・・Ｎ：Ｎは処理フレーム長）から構成される信号ベクトルｒ（ｉ）＝Ｉ（ｉ）＋ｊ・Ｑ（ｉ）、（ｊは虚数単位）をもとに、ｒ（ｉ）の信頼性情報Ｐ（ｉ）を計算する機能を有する信頼性評価装置を具備する復調装置。
【請求項３】
請求項２記載のｒ（ｉ）の実数成分であるＩチャネルデータ、虚数成分であるＱチャネルデータそれぞれを請求項１記載のインタリーブ前の順番に並べ戻す機能を有する２つのデ・インタリーバと、これらデ・インタリーバと同一順序の並び替え機能を有する２つのデ・インタリーバにより、請求項２のＰ（ｉ）を２通りに並び替える機能を有する復調装置。
ここで、並び戻されたＩ、ＱチャネルデータはそれぞれＩ’（ｉ），Ｑ’（ｉ）、並び替えられた２つの信頼性情報のうち、Ｉチャネル用デ・インタリーバによって並び替えられたものをＰＩ（ｉ）、Ｑチャネル用デ・インタリーバによって並び替えられたものをＰＱ（ｉ），　ｉ＝１，２，・・・Ｎと呼称する。
【請求項４】
請求項３において計算されたＩ’（ｉ），Ｑ’（ｉ），ＰＩ（ｉ），ＰＱ（ｉ）を用い、
出力信号ｒｅ（ｉ）　←　Ｉ’（ｉ）×ＰＩ（ｉ）＋Ｑ’（ｉ）×ＰＱ（ｉ）　　とする信号処理機能を有する復調装置。
【請求項５】
請求項３において、シンボルの信頼性情報Ｐ（ｉ）の計算完了後、ｒｅＩ（ｉ）←Ｉ（ｉ）×Ｐ（ｉ）、ｒｅＱ（ｉ）←Ｑ（ｉ）×Ｐ（ｉ）の乗算を直ちにそれぞれ実行し、ｒｅＩ（ｉ），ｒｅＱ（ｉ）　　をそれぞれ前記デ・インタリーバＩ、デ・インタリーバＱにて元の順番に並び戻した後、シンボル単位で順番に加算し、復号データとして出力する機能を具備することにより請求項３では４個使用したデ・インタリーバを２個に削減した構成を特徴とする復調装置。
【請求項６】
請求項１記載の特徴を有する直交変調装置に加え、高速伝送機能を有する直交変調装置の２種類の変調装置を具備し、いずれか一方を選択使用する機能を具備した変調装置。
【請求項７】
請求項２、３、４記載の特徴を有する直交復調装置、もしくは請求項２、３記載の特徴を有する直交復調装置に加え、高速伝送機能を有する直交復調装置の２種類の復調装置を具備し、いずれか一方を選択使用する機能を具備した復調装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
移動を伴う微弱電力無線など信号の位相変動が発生し、雑音が多い環境で運用されるディジタル通信システムの変復調方式として有用である。
【０００２】
【従来の技術】
図７は一般的なＱＰＳＫ変調器の概略図である。
図８は一般的なＱＰＳＫ復調器の概略図である。
【０００３】
従来技術の作用動作の説明
図７に示す従来型ＱＰＳＫ変調器においては、＋１，−１から構成されるディジタルビットストリーム１をインタリーバ２にてビット並びを変更する。その後、シリアル−パラレル変換装置Ｓ／Ｐ　３にて入力ビットを交互に乗算装置４、７に振り分ける。乗算装置４においては、ローカル発振装置５が生成する搬送波とシリアル−パラレル変換装置Ｓ／Ｐ　３より割り振られたビット波形を乗算し、加算装置８に送出する。乗算装置７においては、位相シフタ６にて、ローカル発振装置５が生成する搬送波をπ／２だけ位相シフトし、シリアル−パラレル変換装置Ｓ／Ｐ　３より割り振られたビット波形と乗算し、加算装置８に送出する。加算装置８においては乗算装置４、７の出力信号を加算した後、アンテナ９より送信される。
図８に示す従来型ＱＰＳＫ復調器においては、アンテナ１０にて受信した無線信号をミキサ１１とミキサ１２に分岐し、ミキサ１１ではローカル発振装置１３が生成する搬送波と前記分岐信号を乗算し、パラレル−シリアル変換装置Ｐ／Ｓ　１５に送出する。ミキサ１２においては位相シフタ１４にてローカル発振装置１３が生成する搬送波をπ／２だけ位相シフトし、前記分岐信号と乗算し、パラレル−シリアル変換装置Ｐ／Ｓ　１５に送出する。パラレル−シリアル変換装置Ｐ／Ｓ　１５においてはミキサ１１、１２より送出されたビット値を交番しながら、デ・インタリーバ１６に対して送出する。デ・インタリーバ１６においては変調器のインタリーバ２にて並び替えられた順番を元に戻した後、閾値判定装置１７に送出され、ここで、０値と比較され、大きければ＋１、小さければ−１を出力し、復号化ディジタルビットストリーム１８として出力する。
【０００４】
【発明が解決しようとする課題】
本発明は、位相雑音を伴うディジタル通信システムにおける変調方式の耐雑音特性を改善することを課題とする発明である。
【０００５】
【発明考案の目的】
本発明は、図７、図８のような変復調装置を用いた通信システムに対し、新規の信号処理ステージを加えることにより前記の課題を解決し、位相雑音を伴うディジタル通信システムにおける耐雑音能力を向上させることを主目的とする。
【０００６】
【課題を解決するための手段】
前述した課題を解決するために、本発明の各請求項においては、以下に述べるような手段を講じた。
まず、請求項１の変調装置において、送信機は、処理フレーム内の符号ビットストリームの順番をそれぞれ異なる順番に並び替える機能を有する２つのインタリーバを具備し、２つのインタリーバ出力の一方をＩチャネル、他方をＱチャネルとして、直交変調する機能を有する変調装置を備える。
請求項２の復調装置においては、受信機は、送信機で変調された信号を受信し、復調する機能を有する直交復調装置を具備し、復調されたＩチャネルデータＩ（ｉ）、ＱチャネルデータＱ（ｉ）、（ｉ＝１，２，・・・Ｎ：Ｎは処理フレーム長）から構成される信号ベクトルｒ（ｉ）＝Ｉ（ｉ）＋ｊ・Ｑ（ｉ）、（ｊは虚数単位）をもとに、ｒ（ｉ）の信頼性情報Ｐ（ｉ）を計算する機能を有する信頼性評価装置を具備する復調装置を備える。
さらに請求項３に示されるように、請求項２記載のｒ（ｉ）の実数成分であるＩチャネルデータ、虚数成分であるＱチャネルデータそれぞれを請求項１記載のインタリーブ前の順番に並べ戻す機能を有する２つのデ・インタリーバと、これらデ・インタリーバと同一順序の並び替え機能を有する２つのデ・インタリーバにより、請求項２のＰ（ｉ）を２通りに並び替える機能を有する復調装置を構成している。
ここで並び戻されたＩ、ＱチャネルデータはそれぞれＩ’（ｉ），Ｑ’（ｉ）、並び替えられた２つの信頼性情報のうち、Ｉチャネル用デ・インタリーバによって並び替えられたものをＰＩ（ｉ）、Ｑチャネル用デ・インタリーバによって並び替えられたものをＰＱ（ｉ），Ｉ＝１，２，・・・Ｎと呼称する。
次に、本発明における復調器の信号処理の最終段として、請求項４に示すように、請求項３において計算されたＩ’（ｉ），Ｑ’（ｉ），ＰＩ（ｉ），ＰＱ（ｉ）を用い、出力信号ｒｅ（ｉ）　←　Ｉ’（ｉ）×ＰＩ（ｉ）＋Ｑ’（ｉ）×ＰＱ（ｉ）　　とする信号処理機能を有する構成とした。
請求項５においては復調スロットにおける平均受信電力が既知である場合、請求項３、４と同機能を持ちながら、請求項３よりもハードウェアリソースが少ない別構成を示した。信頼性評価装置における該当シンボルに対する信頼性情報の計算中は、受信信号をＦＩＦＯメモリに格納しておき、計算完了後、ＦＩＦＯメモリから読み出し、計算が完了した信頼性情報と乗算する構成とした。
次に、請求項６においては、請求項１記載の特徴を有する変調装置に加え、高速伝送機能を有する直交変調装置の２種類の変調装置を具備し、いずれか一方を選択使用する機能を具備する変調装置によって構成した。
最後に、請求項７においては、請求項２、３、４記載の特徴を有する復調装置、もしくは請求項２、３記載の特徴を有する復調装置に加え、高速伝送機能を有する直交復調器の２種類の復調装置を具備し、いずれか一方を選択使用する機能を具備する復調装置によって構成した。
【０００７】
【作用】
本発明によれば、前記対策を施すことにより、雑音に対するビットエラーレート特性が向上する。また、位相変調方式を採用した事により、ＢＰＳＫより位相変動に対する対策を講じ易いという特徴を有する。
【０００８】
【発明の実施の形態】
実施例１
図１は実施例１の変調装置図、図２は復調装置図である、
はじめに送信機において実装される図１の変調装置について説明する。
入力信号であり、［＋１，−１］の符号値によって構成されるディジタルビットストリーム２１を２分岐し、ディジタルビットストリーム２１で構成される処理フレーム内の符号ビットの順番をそれぞれ異なる順番に並び替える機能を有する２つのインタリーバＩ　２３、インタリーバＱ　２４に送出する。並び替え完了後、乗算装置２５、２６において、ローカル発振装置２７によって発生された搬送波、並びに位相シフタ２８によってπ／２　ｒａｄ　位相シフトされた搬送波と乗算され、直交変調される。変調完了後、加算装置２９に送出され、波形が重ね合わされた後アンテナ３０を通じて送信される。
次に、受信機において実装される図２の復調装置について説明する。
アンテナ４０において受信された受信信号を２分岐し、それぞれミキサ４１、４２において、ローカル発振装置４３によって発生された搬送波、並びに位相シフタ４４によってπ／２　ｒａｄ　位相シフトされた搬送波と乗算され、その後、ローパスフィルタＬＰＦ　５５、５６にて不要な高周波成分をろ波されることにより直交復調される。直交復調完了後、Ｉ、Ｑチャネルの同信号を２分岐し、一方はデ・インタリーバに、他方は信頼性評価装置４５に送出する。
デ・インタリーバは、変調時のインタリーバに対応するデ・インタリーバＩ　４６、Ｑ４９によってもとのデータ並びに戻し、乗算装置５０、５１に送出する。
他方、信頼性評価装置４５に送出されたＩ、Ｑチャネルの信号から、信頼性情報がシンボル単位で計算される。本発明における各シンボル毎の信頼性情報Ｒｅｌｙ（ｉ）は、平均振幅の大きさをＶｅｃｔＭｅａｎ、フレームシンボル長をＮとして次式（数１）にて与えられるものを使用した。但し、信頼性情報は雑音の確率分布に関する先見情報を予め分析することによって決定するのが望ましく、送受信機の動作環境によってはこれ以外にも好ましい評価式が存在し得る。
【数１】
2004032282.tif 000003
ただし、
【数２】
2004032282.tif 000004
平均振幅ＶｅｃｔＭｅａｎは、通常、信頼性評価装置内部において１フレーム分の受信情報をメモリに保存し、全受信ベクトルのＲｏｏｔ　ｍｅａｎ　ｓｑｕａｒｅを算出することにより決定される。また、Ａ，Ｂは、
【数３】
2004032282.tif 000005
と算出される。
尚、信頼性評価装置４５はＡＳＩＣもしくは、ＤＳＰ、ＣＰＵによって容易に実現可能である。
次に、Ｒｅｌｙ（ｉ），Ｉ＝１，２，・・・Ｎがデ・インタリーバＩ　４７、Ｑ　４８に送出される。尚、デ・インタリーバＩ　４７、Ｑ　４８はそれぞれ、デ・インタリーバＩ　４６、Ｑ４９と同一機能を有する。デ・インタリーバＩ４７、Ｑ４８にて信頼性情報の並び替えが行われた後、それぞれ乗算装置５０、５１に送出され、デ・インタリーバ４６，４９から送出されたデータと乗算され、重み付けが行われる。
加算装置５２においては、乗算装置５０，５１から送出された値の加算が行われる。その後、閾値判定装置５３に送出され、ここで、０値と比較され、大きければ＋１、小さければ−１を出力し、復号化ディジタルビットストリーム５４が得られる。
【０００９】
実施例２
実施例２の直交復調装置を図３を参照して説明する。
アンテナ８０、ミキサ８１、８２、ローカル発振装置８３、位相シフタ８４、ＬＰＦ９５、９６はそれぞれ実施例１の４０、４１、４２、４３、４４、５５、５６と同一である。本実施例は信頼性評価装置８５へ入力される信号の平均振幅の変動が少なく、また、既知であり、信頼性評価装置内部で、処理フレーム毎に信号の平均振幅の大きさを算出する必要がない場合に特に有効である。
ミキサ８１，８２から図５の結線に応じて、ＦＩＦＯメモリ　９３、９４、信頼性評価装置８５に送出される。ＦＩＦＯメモリ９３、９４は信頼性評価装置８５において１シンボルに対する信頼性情報の計算を完了するまでの間データを保持し、信頼性評価装置８５の出力タイミングと同期して出力され、その後、乗算装置８６、８７に送出される。乗算装置８６、８７ではそれぞれＦＩＦＯメモリ　９３　と信頼性評価装置８５の出力、ＦＩＦＯメモリ９４と信頼性評価装置８５の出力が乗ぜられ、その後デ・インタリーバＩ　８８、デ・インタリーバＱ８９に送出される。
本実施例の信頼性評価装置８５における各シンボル毎の信頼性情報Ｒｅｌｙ３（ｉ）は、既知である平均振幅の大きさをＶｅｃｔＭｅａｎ３として、次式にて与えられるものを使用した。但し、信頼性情報は雑音の確率分布に関する先見情報を予め分析することによって決定するのが望ましく、送受信機の動作環境によってはこれ以外にも好ましい計算式が存在し得る。
【数４】
2004032282.tif 000006
ただし、
Ａ３，Ｂ３は雑音の程度によって予め決定しておく正定数
【数５】
2004032282.tif 000007
デ・インタリーバＩ　　８８，Ｑ　８９の機能は実施例１のデ・インタリーバＩ　４６、デ・インタリーバＱ　４８と同機能である。デ・インタリーバＩ，Ｑで並び戻された後、加算装置９０にてシンボル毎に加算され、その後、閾値判定装置９１に送出され、ここで、０値と比較され、大きければ＋１、小さければ−１を出力し、復号化ディジタルビットストリーム９２が出力される。
【００１０】
実施例３
実施例３の直交変調装置と直交復調装置を図４、図５を参照して説明する。
先ず変調装置について説明する。
無線周波数機能ブロック１１５　を構成する、アンテナ１１２、ミキサ１０７、１０８、ローカル発振装置　１０９、π／２位相シフタ　１１０、加算装置　１１１　は、それぞれ実施例１　図　１の　３０、２５、２６、２７、２８、２９と同一機能を有する。
ベースバンド部は高速伝送用変調機能ブロック　１１３　と、耐雑音伝送用変調機能ブロック　１１４、それら選択のためのスイッチ　１０５、１０６により構成される。
高速伝送用変調機能ブロック　１１３　はインタリーバ　１０１　とシリアル／パラレル（Ｓ／Ｐ）変換装置　１０２により構成される。インタリーバ　１０１　はディジタルビットストリーム　１００のビット順序を並び替え、Ｓ／Ｐ変換装置１０２はインタリーバから送出される並び替えられたビットストリームをＩＣＨ、ＱＣＨに交互に振り分ける機能を有する。
耐雑音伝送用変調機能ブロック　１１４は実施例　１を示した図１のインタリーバＩ　２３、インタリーバ　Ｑ　２４と同一機能を有する。
次に、復調装置について説明する。
無線周波数機能ブロック１５０を構成する、アンテナ　１２０、ミキサ　１２１、１２２、ローカル発振装置　１２３、π／２位相シフタ　１２４、　ＬＰＦ　１２５、１２６　はそれぞれ実施例　１、図２　の４０、４１、　４２、　４３、　４４、　５５、　５６と同一機能を有する。
ベースバンド部は高速伝送用復調機能ブロック　１４５と、耐雑音伝送用復調機能ブロック１４６、これら機能ブロック選択のためのスイッチ　１２７、１２８、１４０、閾値判定装置　１４１　から構成される。
高速伝送用復調機能ブロック１４５はパラレル／シリアル（Ｐ／Ｓ）変換装置　１２９、デ・インタリーバ　１３０、により構成される。ＩＣＨ　とＱＣＨ　より送出される受信シンボルは　Ｐ／Ｓ変換装置　１２９　によりシリアルに変換され、その後、デ・インタリーバ　１３０　によって、変調装置の　インタリーバ　１０１　で並び替えられた順番をもとの並びに戻される。
耐雑音伝送用復調機能ブロック　１４６　を構成する信頼性評価装置　１３２、デ・インタリーバＩ　１３３、１３４、デ・インタリーバ　Ｑ　１３５、１３６、乗算装置　１３７、１３８、加算装置　１３９　は、それぞれ実施例　１　の４５、４６、４７、４８、４９、５０、５１、５２と同一機能を有する。
閾値判定装置　１４１　ではスイッチ　１４０　によって選択された機能ブロックからの出力の閾値判定を行い０より大きい場合は＋１を小さい場合は−１を出力して、復号化ディジタルビットストリーム１４２を得る。
【００１１】
【発明の効果】
本発明によれば、上述したように、位相雑音を伴うディジタル通信システムにおける変調方式の耐雑音特性を改善することが可能となった。
具体例としては、上述したように、変調方式としてＱＰＳＫ変調の後、６４倍拡散のＣｏｍｐｌｅｘ変調方式を用いた場合、提案方式による構成を採用しなかった場合との比較を行ったところ、図６に示したように、ＢＥＲ　１．０Ｅ−４達成時、３ｄＢ以上の雑音改善効果を確認することができた。
【図面の簡単な説明】
【図１】実施例１の直交変調装置である。
【図２】実施例１の直交復調装置である。
【図３】実施例２の直交復調装置である。
【図４】実施例３の直交変調装置図である。
【図５】実施例３の直交復調装置図である。
【図６】本発明における効果を示す図である。
【図７】従来型直交変調装置概略図である。
【図８】従来型直交復調装置概略図である。
【符号の説明】
１、２１、１００　　　　　　　　　　　　　ディジタルビットストリーム
１８、５４、１４２　　　　　　　　　　　　　復号化ディジタルビットストリーム
２、１０１　　　　　　　　　　　　　　　　　　　　　　　インタリーバ
２３、１０３　　　　　　　　　　　　　　　　　　　　　　　インタリーバＩ
２４、１０４　　　　　　　　　　　　　　　　　　　　　　　インタリーバＱ
１６、１３０　　　　　　　　　　　　　　　　　　　　　　　デ・インタリーバ
４６、４７、８８、１３３、１３４　　　　　　　　　　デ・インタリーバＩ
４８、４９、８９、１３５、１３６　　　　　　　　　　デ・インタリーバＱ
３、１０２　　　　　　　　　　　　　　　　　　　　　　　　シリアル／パラレル変換装置
１５、１２９　　　　　　　　　　　　　　　　　　　　　　　パラレル／シリアル変換装置
５０、５１、６８、６９、８６、８７、１３７、１３８　　　　乗算装置
８、２９、５２、７０、９０、１３９　　　　　　　　加算装置、
１７、５３、９１、１４１　　　　　　　　　　　　　　　閾値判定装置
９３、９４　　　　　　　　　　　　　　　　　　　　　　ＦＩＦＯメモリ
４、７、１１、１２、２５、２６、４１、４２、８１、８２、１０７　ミキサ
１０８、１２１、１２２
５、１３、２７、４３、８３、１０９、１２３　　　　　　　　　ローカル発振装置
６、１４、２８、４４、８４、８４、１１０、１２４　　　　　π／２位相シフタ
９、１０、３０、４０、８０、１１２、１２０　　　　　　　　　アンテナ装置
４５、８５、１３２　　　　　　　　　　　　　信頼性評価装置
５５、５６、９５、９６、１２５、１２６　　　　　　　　　　　　ローパスフィルタ
１１３　　　　　　　　　　　　　　　　　　　　　高速伝送用変調機能ブロック
１１４　　　　　　　　　　　　　　　　　　　　　耐雑音伝送用変調機能ブロック
１１５、１５０　　　　　　　　　　　　　　　　　　　　　　高周波機能ブロック
１４５　　　　　　　　　　　　　　　　　　　　　高速伝送用復調機能ブロック
１４６　　　　　　　　　　　　　　　　　　　　　耐雑音伝送用復調機能ブロック
【図１】
2004032282.tif 000008
【図２】
2004032282.tif 000009
【図３】
2004032282.tif 000010
【図４】
2004032282.tif 000011
【図５】
2004032282.tif 000012
【図６】
2004032282.tif 000013
【図７】
2004032282.tif 000014
【図８】
2004032282.tif 000015