(57)【要約】【課題】　フローティングゲートの電荷損失を防止することができる不揮発性メモリ装置及びその製造方法が開示される。【解決手段】　基板上に互いに平行な多数のフローティングゲートラインを形成する。前記フローティングゲートラインの間の基板をエッチングしてトレンチを形成し、前記トレンチ及び前記フローティングゲートラインの間のギャップに素子分離のためのギャップフィル絶縁膜を形成する。前記ギャップフィル縁膜上に移動性プラスイオンをゲッタリングするために不純物をイオン注入する。前記不純物イオン注入はリンＰを使用し、イオン注入の投射範囲Ｒｐは前記フローティングゲートラインの隣接部分に位置するようにして、前記ギャップフィル絶縁膜を通じてフローティングゲートに浸透する移動性プラスイオンをゲッタリングする。【選択図】　　　図５
2004146829.tif 000002
【特許請求の範囲】
【請求項１】
　基板上に互いに平行な多数のフローティングゲートラインを形成する段階と、
　前記フローティングゲートラインの間の基板をエッチングしてトレンチを形成する段階と、
　前記トレンチ及び前記フローティングゲートラインの間のギャップに素子分離のためのギャップフィル絶縁膜を形成する段階と、
　前記フローティングゲートライン及び前記ギャップフィル絶縁膜上にゲート間絶縁膜を介在した導電膜を形成する段階と、
　前記導電膜及び前記フローティングゲートラインをパターニングしてワードライン及び前記ワードラインに自己整列したフローティングゲートを形成する段階と、を含む不揮発性メモリ装置の製造方法において、
　前記ギャップフィル絶縁膜上に移動性プラスイオンをケッタリングするために、不純物をイオン注入する、ことを特徴とする不揮発性メモリ装置の製造方法。
【請求項２】
　前記不純物イオン注入はリンＰにする、ことを特徴とする請求項１に記載の不揮発性メモリ装置の製造方法。
【請求項３】
　前記不純物イオン注入は、エネルギーが１００ＫｅＶ以下の範囲で、ドーズ量は１．０×１０１３／ｃｍ２以上になるように調節する、ことを特徴とする請求項２に記載の不揮発性メモリ装置の製造方法。
【請求項４】
　前記不純物イオン注入は、イオン注入の投射範囲Ｒｐは前記フローティングゲートラインの隣接部分に位するようにする、ことを特徴とする請求項１に記載の不揮発性メモリ装置の製造方法。
【請求項５】
　前記ギャップフィル絶縁膜は化学気相蒸着法法で形成した酸化膜である、ことを特徴とする請求項１に記載の不揮発性メモリ装置の製造方法。
【請求項６】
　前記ワードラインに隣接した前記基板に不純物をイオン注入してソース及びドレイン領域を形成する段階をさらに含む、ことを特徴とする請求項１に記載の不揮発性メモリ装置の製造方法。
【請求項７】
　基板上にトンネル絶縁膜を介在した下部フローティングゲートライン及び研磨阻止膜パターンを形成する段階と、
　前記下部フローティングゲートラインの間の基板をエッチングしてトレンチを形成する段階と、
　前記トレンチ及び前記下部フローティングゲートラインの間のギャップに素子分離のためのギャップフィル絶縁膜を形成する段階と、
　前記研磨阻止膜パターンを除去して前記下部フローティングゲートラインの表面を露出させる段階と、
　前記露出した下部フローティングゲートライン及び前記ギャップフィル絶縁膜上に上部フローティングゲート導電膜を形成する段階と、
　前記上部フローティングゲート導電膜上にライン形態のハードマスク膜パターンを形成する段階と、
　前記ハードマスク膜パターンをエッチングマスクとして利用して前記上部フローティングゲート導電膜を前記ギャップフィル絶縁膜が露出するまでエッチングして、前記下部フローティングゲートライン上に上部フローティングゲートラインを形成する段階と、
　前記ハードマスク膜パターンを除去する段階と、
　前記下部フローティングゲートライン及び前記ギャップフィル絶縁膜上にゲート間絶縁膜を形成する段階と、
　前記ゲート間絶縁膜上に導電膜を形成する段階と、
　前記導電膜と前記上部及び下部フローティングゲートラインをパターニングしてワードライン及び前記ワードラインに自己整列したフローティングゲートを形成する段階と、を含む不揮発性メモリ装置の製造方法において、
　前記ギャップフィル絶縁膜内に移動性プラスイオンをゲッタリングするための不純物をイオン注入する、ことを特徴とする不揮発性メモリ装置の製造方法。
【請求項８】
　前期不純物イオン注入はリンＰにする、ことを特徴とする請求項７に記載の不揮発性メモリ装置の製造方法。
【請求項９】
　前記不純物イオン注入は、エネルギーが１００ＫｅＶ以下の範囲で、ドーズ量は１．０×１０１３／ｃｍ２以上になるように調節する、ことを特徴とする請求項７に記載の不揮発性メモリ装置の製造方法。
【請求項１０】
　前記不純物イオン注入は、イオン注入の投射範囲Ｒｐは前記下部フローティングゲートラインの隣接部分に位置するようにする、ことを特徴とする請求項７に記載の不揮発性メモリ装置の製造方法。
【請求項１１】
　前記不純物イオン注入は、前記下部フローティングゲートラインの間のギャップに素子分離のためのギャップフィル絶縁膜を形成した後に実施する、ことを特徴とする請求項７に記載の不揮発性メモリ装置の製造方法。
【請求項１２】
　前記不純物イオン注入は、前記研磨阻止膜パターンを除去した後に実施する、ことを特徴とする請求項７に記載の不揮発性メモリ装置の製造方法。
【請求項１３】
　前記不純物イオン注入は、前記ハードマスク膜パターンをエッチングマスクとして利用して前記上部フローティングゲート導電膜を前記ギャップフィル絶縁膜が露出するまでエッチングして、前記下部フローティングゲートライン上に上部フローティングゲートラインを形成する後に実施する、ことを特徴とする請求項７に記載の不揮発性メモリ装置の製造方法。
【請求項１４】
　前記不純物イオン注入は前記ハードマスク膜パターンを除去した後に実施する、ことを特徴とする請求項７に記載の不揮発性メモリ装置の製造方法。
【請求項１５】
　前記ハードマスク膜パターンの側壁にはスペーサを形成する段階をさらに含む、ことを特徴とする請求項７に記載の不揮発性メモリ装置の製造方法。
【請求項１６】
　前記上部ゲートラインは前記ギャップフィル絶縁膜と重畳する、ことを特徴とする請求項７に記載の不揮発性メモリ装置の製造方法。
【請求項１７】
　前記ギャップフィル絶縁膜は化学気相蒸着法で形成した酸化膜である、ことを特徴とする請求項７に記載の不揮発性メモリ装置の製造方法。
【請求項１８】
　前記ワードラインに隣接した前記基板に不純物をイオン注入してソース及びドレイン領域を形成する段階をさらに含む、ことを特徴とする請求項７に記載の不揮発性メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は不揮発性メモリ装置及びその製造方法に関するものであり、より詳細には、フローティングゲートの電荷損失を防止することができる不揮発性メモリ装置及びその製造方法に関するものである。
【背景技術】
【０００２】
　不揮発性メモリ装置において、データは電気的電荷(ｅｌｅｃｔｒｉｃａｌ　ｃｈａｒｇｅ)がフローティングゲートに蓄積されることによって貯蔵される。例えば、ｎ−チャンネルＥＥＰＲＯＭでは、フローティングゲートに電子が蓄積されることによって、トランジスタのしきい値電圧が変わる。
【０００３】
　このような不揮発性メモリ装置の信頼性評価基準では、外部環境変化に対してしきい値電圧を維持する機能と、フローティングゲートに電荷を保存する機能とがある。前者は、主に電荷のトンネリング過程で発生するトンネル酸化膜の劣化に従って、その機能が弱化する。後者は、フローティングゲートを囲む絶縁膜の欠陷による電荷損失及び移動性プラスイオンのような外部汚染源によって、その機能が弱化する。すなわち、フローティングゲートを囲む絶縁膜に位置するプラスイオン(例えば、水素イオン)がフローティングゲートに拡散して、フローティングゲートに蓄積された電子と結合することによって、フローティングゲートでは電荷の損失が発生し、これは、不揮発性メモリ装置の電荷保存性能を低下させる。
【０００４】
　このような電荷保存性能の低下を防止するためには、不揮発性メモリ装置を製造する工程段階で、汚染を減らすことが重要であり、これに加えて、フローティングゲート周辺の絶縁膜を通じてフローティングゲートに入ってくる移動性プラスイオン(例えば、Ｈ＋、Ｋ＋、Ｎａ＋)の浸透を防止する方法が必要である。特に、素子のサイズが減り、しきい値電圧を変化させるのに必要な電荷の個数が減るようになることによって、フローティングゲート周辺の移動性プラスイオンによる電荷保存性能の弱化は、重要な問題である。
【０００５】
　移動性プラスイオンの浸透を防止する方法では、フローティングゲート周辺にバリヤ膜を形成する方法と、フローティングゲート周辺の絶縁膜のプラスイオントラップ性質を有する水素ゲッタリング層を使用する方法とがある。水素ゲッタリング層は、ＰＳＧ膜、ＢＰＳＧ膜、ＰＴＥＯＳ蒸着酸化膜、ＢＰＴＥＯＳ蒸着酸化膜のようなリンＰがドーピングされた膜で形成する。水素ゲッタリング層内のリンＰは、ゲッタリング(ｇｅｔｔｅｒｉｎｇ) 效果が優れて、移動イオンを捕獲することによって、移動イオンがフローティングゲートに浸透することを防止する役割を果たす。
【０００６】
　不揮発性メモリの電荷損失を減少させるために、ゲート形成の後に、水素イオンがフローティングゲートに拡散することを防止するバリヤ層を形成する方法では、米国特許公報６，２８７，９１６号に“ＭＥＴＨＯＤ　ＦＯＲ　ＦＯＲＭＩＮＧ　Ａ　ＳＳＥＭＩＣＯＮＤＵＣＴＯＲ　ＤＥＶＩＣＥ　ＵＳＩＮＧ　ＬＰＣＶＤ　ＮＩＴＲＩＤＥ　ＴＯ　ＰＲＯＴＥＣＴ　ＦＬＯＡＴＩＮＧ　ＧＡＴＥ　ＦＲＯＭ　ＣＨＡＲＧＥ　ＬＯＳＳ”というタイトルで開示されたことがある。
【０００７】
　不揮発性メモリの電荷損失を減少させるために、ゲート形成の後に、水素ゲッタリング層をＰ−ドーピング膜で蒸着し、次に、水素含量が低いバリヤ層を形成し、リンをイオン注入する方法では、米国特許公報５，９４０，７３５号に“ＲＥＤＵＣＴＩＯＮ　ＯＦ　ＣＨＡＲＧＥ　ＬＯＳＳ　ＩＮ　ＮＯＮＶＯＬＡＴＩＬＥ　ＭＥＭＯＲＹ　ＣＥＬＬＳ　ＢＹ　ＰＨＯＳＰＨＯＲＵＳ　ＩＭＰＬＡＮＴＡＴＩＯＮ　ＩＮＴＯ　ＰＥＣＶＤＮＩＴＲＩＤＥ／ＯＸＹＮＩＴＲＩＤＥ　ＦＩＬＭＳ”というタイトルで開示されたことがある。
【０００８】
　一方、不揮発性メモリ装置で集積化が進行することによって、素子隔離のためにＬＯＣＯＳ工程に代えてＳＴＩ工程が使用されている。ＬＯＣＯＳ工程では、活性領域を限定するフィールド領域が熱酸化膜で形成される一方、ＳＴＩ工程では、トレンチをギャップフィルするＣＶＤ酸化膜を使用している。このようなギャップフィル酸化膜は、熱酸化膜と対比して密度が低い多孔性物質として多量のプラスイオンを含む。ギャップフィル酸化膜を含むプラスイオンはトレンチをギャップフィルし、ＣＭＰ工程を進行しながら発生したプラスイオンであり得る。または、メタルコンタクトを形成する時に発生したプラスイオンであり得る。結局、多様な原因によって発生したプラスイオンが、トレンチのギャップフィル酸化膜を伝達媒介体として、フローティングゲートに浸透して電荷を損失させ、電荷保全性能を低下させる。
【０００９】
【特許文献１】米国特許公報６，２８７，９１６号
【特許文献２】米国特許公報５，９４０，７３５号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
　本発明の目的は、上述のような問題点を解決するために案出されたものであり、多様な原因によって発生したプラスイオンがトレンチのギャップフィル酸化膜を通じてフローティングゲートに浸透することを抑制することができる不揮発性メモリ装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
　上述の目的を達成するために、本発明はトレンチのギャップフィル絶縁膜の性質を変化させて、移動性プラスイオンがギャップフィル酸化膜を通じてフローティングゲートに浸透することを抑制する。このために、ギャップフィル酸化膜にリンＰイオン注入を実施してプラスイオンのトラップサイトを形成する。
【００１２】
　詳細には、本発明の不揮発性メモリ装置の製造方法は、基板上に互いに平行な多数のフローティングゲートラインを形成する。次に、前記フローティングゲートラインの間の基板をエッチングしてトレンチを形成し、前記トレンチ及び前記フローティングゲートラインの間のギャップに素子分離のためのギャップフィル絶縁膜を形成する。次に、前記ギャップフィル絶縁膜上に移動性プラスイオンをゲッタリングするために、不純物をイオン注入する。前記不純物イオン注入はリンＰを使用し、イオン注入のエネルギーが１００ＫｅＶ以下の範囲でドーズ量は１．０×１０１３／ｃｍ２以上になるように調節する。イオン注入の投射範囲Ｒｐは前記フローティングゲートラインの隣接部分に位置するようにして、前記ギャップフィル絶縁膜を通じてフローティングゲートに浸透する移動性プラスイオンをゲッタリングするようにする。次に、前記フローティングゲートライン及び前記ギャップフィル絶縁膜上にゲート間絶縁膜を介在した導電膜を形成し、前記導電膜及び前記フローティングゲートラインをパターニングしてワードライン及び前記ワードラインに自己整列したフローティングゲートを形成する。
【００１３】
　また、本発明による不揮発性メモリ装置は、基板に活性領域を定義するトレンチフィールド領域が配置される。前記活性領域の所定の領域上にフローティングゲートが配置され、前記フローティングゲート及び前記トレンチフィールド領域をワードラインが横切る。前記フローティングゲートに隣接する前記トレンチフィールド領域には、リンＰにイオン注入して形成されたゲッタリング層が形成されている。
【発明の効果】
【００１４】
　本発明は、トレンチのギャップフィル絶縁膜にリンＰをイオン注入して、トレンチ絶縁膜からフローティングゲートに浸透する移動性プラスイオンに対するゲッタリング效果を高めて、信頼性がある不揮発性メモリ装置を製造することができる。
【００１５】
　また、本発明は既存の工程をそのまま利用し、かつトレンチ絶縁膜に移動性プラスイオンのトラップサイトを作って、電荷保存性能が優れた不揮発性メモリ装置を製造することができる。
【発明を実施するための最良の形態】
【００１６】
　上述の目的、特徴及び長所は、添付の図面と関連した次の詳細の説明を通じて、より明らかになるであろう。以下、添付の図面を参照して、本発明による望ましい一実施の形態を説明する。
【００１７】
　本発明の実施の形態は、ＮＯＲ型構造を有する不揮発性メモリ装置の製造方法に関するものであるが、ＮＡＮＤ型構造を有する不揮発性メモリ装置でも本発明が適用されることができることは、当業者に自明である。
【００１８】
　図１はＮＯＲ型構造のセルを示す平面図であり、図２はこれに対する等価回路図である。
【００１９】
　図１を参照すると、活性領域を定義するフィールド領域１２が配置される。活性領域の所定の領域にはフローティングゲート２２が配置される。前記活性領域及び前記フローティングゲート２２の間にはトンネル絶縁膜が介在されている。前記フローティングゲート２２は前記フィールド領域１２と一部重畳している。前記フローティングゲート２２及びフィールド領域１２上を横切るワードライン１４が配置されており、前記ワードライン３４が前記フローティングゲート２２を横切る領域は、トランジスタのコントロールゲートになる。前記フローティングゲート２２と前記コントロールゲートとの間には、ゲート間絶縁膜が介在されている。前記ワードライン３４の両側面の活性領域は不純物がイオン注入されて、ソース領域３６及びドレイン領域３８が配置される。前記ドレイン領域３８には、前記ワードライン３４と垂直に形成されたビットライン４２と連結されるコンタクト４０が配置される。図面符号‘３５’は、共通ソースを形成するためのマスクパターンを示す。
【００２０】
　以下、本発明の望ましい実施の形態によるＮＯＲ型の構造を有する不揮発性メモリ装置の製造方法を説明する。
【００２１】
　図３乃至図１２は、本発明の第１実施形態によるＮＯＲ型の不揮発性メモリ装置の製造方法を示す断面図である。図面符号‘Ａ’は、図１の平面図をＩ−Ｉ'に沿って切断したｙ軸断面図を示し、図面符号‘Ｂ’は、図１の平面図をＩＩ−ＩＩ'に沿って切断したｘ軸断面図を示す。
【００２２】
　図３を参照すると、基板２上にトンネル絶縁膜４、下部フローティングゲート導電膜６、及び研磨阻止膜８を順次に積層する。前記トンネル絶縁膜４はシリコン酸化膜で形成することができ、前記下部フローティングゲート導電膜６はポリシリコン膜で形成することができ、前記研磨阻止膜８はシリコン窒化膜ＳｉＮで形成することができる。前記研磨阻止膜８、前記下部ゲート導電膜６及びトンネル絶縁膜４を前記基板２の表面を露出するまで選択的にエッチングして、下部フローティングゲートライン６を形成する。前記下部フローティングゲートライン６は図面で示したように、ｙ軸に平行なラインである。続いて、前記下部フローティングゲートライン６の間の基板２をエッチングして、トレンチ１０を形成する。すなわち、１回のフォトリソグラフィ工程で下部フローティングゲート導電膜６をパターニングすると同時に、素子隔離のためのトレンチ１０を形成する。
【００２３】
　図４を参照すると、前記トレンチ１０を十分に満たし、前記研磨阻止膜パターン８の上部を覆うギャップフィル絶縁膜を積層する。前記ギャップフィル絶縁膜は化学気相蒸着法を使用して酸化膜で形成することができる。次に、ＣＭＰを使用して前記ギャップフィル絶縁膜を前記研磨阻止膜パターン８が露出するまで平坦化して、前記トレンチ１０及び前記下部フローティングゲートライン１２の間にギャップフィル絶縁膜１２を残留させる。このような素子隔離方法を、自己整列した浅いトレンチ隔離（Ｓｅｌｆ−Ａｌｉｇｎｅｄ　Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ、以下、ＳＡ−ＳＴＩ）と言う。ＳＡ−ＳＴＩは、高密度のセルアレイを実現する方法として、従来のＳＴＩ工程のコーナが薄くなる問題及びデントが発生する問題を解決することができる。
【００２４】
　図５を参照すると、前記ギャップフィル絶縁膜１２が形成された基板の全面にリンＰイオン注入を実施する。図面符号‘１３’は、リンＰがイオン注入されることを示す。前記ギャップフィル絶縁膜１２にはＣＭＰ工程で発生した多量の移動性プラスイオンを含むことができ、隣接する下部フローティングゲートライン６にプラスイオンを伝達することができる。したがって、前記ギャップフィル絶縁膜１２にリンＰにイオン注入してプラスイオンをトラップできるゲッタリング層を形成して、フローティングゲートの電荷保存性能を増加させることができる。リンＰイオン注入は、エネルギーが１００ＫｅＶ以下の範囲で、ドーズ量は１．０×１０１３／ｃｍ２以上になるように調節して、前記ギャップフィル絶縁膜１２でのイオン注入投射範囲Ｒｐが、前記下部フローティングゲートライン６の隣接部分に位置するようにする。
【００２５】
　図６を参照すると、前記研磨阻止膜パターン８を除去して、前記下部フローティングゲートライン６を露出させる。
【００２６】
　図７を参照すると、前記下部フローティングゲートライン６及び前記ギャップフィル絶縁膜１２上に、上部フローティングゲート導電膜１６及びハードマスク膜１８を順次に積層する。前記ハードマスク膜１８は、シリコン酸化膜、シリコン窒化膜、炭化珪素ＳｉＣ、ポリシリコン、金属酸化物、金属などで形成することができる。
【００２７】
　図７を参照すると、前記ハードマスク膜１８を通常のフォトリソグラフィ工程を使用して、前記ギャップフィル絶縁膜１２上の前記上部フローティングゲート導電膜１６が露出するまでパターニングする。前記ハードマスク膜パターン１８が形成された基板の全面にスペーサ絶縁膜を積層し、異方性乾式エッチングして前記ハードマスク膜パターン１８の側壁にスペーサ２０を形成することができる。前記スペーサ２０は、フォトリソグラフィ工程の限界寸法よりさらに小さいフローティングゲートの間の間隔を、確保するためである。
【００２８】
　図９を参照すると、前記ハードマスク膜パターン１８及び前記ハードマスク膜パターンの側壁に形成されたスペーサ２０をエッチングマスクとして利用して、前記上部フローティングゲート導電膜１６を前記ギャップフィル絶縁膜１２が露出するまで選択的にエッチングして、上部フローティングゲートライン１６を形成する。前記上部フローティングゲートライン１６は図面に示したように、ｙ軸に平行なラインであり、ｘ軸の両端は前記ギャップフィル絶縁膜１２と一部重畳している。
【００２９】
　図１０を参照すると、前記ハードマスク膜パターン１８及び前記スペーサ２０を除去する。前記下部フローティングゲートライン６及び上部フローティングゲートライン１６は、平面的にはｙ軸に平行なフローティングゲートライン２２になる。
【００３０】
　図１１を参照すると、前記フローティングゲートライン２２及び前記ギャップフィル絶縁膜１２上にゲート間絶縁膜２８を形成する。前記ゲート間絶縁膜２８は、ＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）膜で形成することができる。前記ゲート間絶縁膜２８は、不揮発性メモリ装置の読み出し書き込みの效率のために、重要な役割を果たすカップリング比を決めるようになる。したがって、前記フローティングゲートライン２２を下部フローティングゲートライン１６及び上部フローティングゲートライン２８で形成することによって、ゲート間絶縁膜２８の表面積が広くなり、結局、前記ゲート間絶縁膜２８のキャパシタンスが大きくなる。
【００３１】
　前記ゲート間絶縁膜２８上に導電膜３０を積層する。前記導電膜３０はポリシリコンで形成することができる。次に、前記導電膜３０の抵抗を低めるために、前記導電膜３０の上面にサリサイド（ｓａｌｉｃｉｄｅ）工程を進行して、シリサイド膜３２を形成することができる。前記シリサイド膜３２は、コバルトＣｏシリサイド膜、チタンＴｉシリサイド膜、ニッケルＮｉシリサイド膜、タングステンＷシリサイド膜、白金Ｐｔシリサイド膜、ハフニウムＨｆシリサイド膜、パラジウムＰｄシリサイド膜のうち選択されたいずれか一つのシリサイド膜で形成することができる。
【００３２】
　図１２を参照すると、通常のフォトリソグラフィ工程を利用して、前記シリサイド膜、導電膜３０、ゲート間絶縁膜２８、及びフローティングゲートライン２２を前記基板の表面を露出させるまでパターニングして、ワードライン３４及びフローティングゲート２２を形成する。前記ワードライン３４は図面に示したように、ｘ軸に平行なラインになり、前記ワードライン３４が前記フローティングゲート２２の上面を横切る場合には、コントロールゲートになる。
【００３３】
　次に、図１を参照すると、前記結果物にマスク膜パターン３５を形成する。前記マスク膜パターン３５及び前記ワードライン３４をエッチングマスクとして利用して、前記ギャップフィル絶縁膜１２を除去して、隣接接する活性領域を互いに連結し、同時に島の形象のフィールド領域１２を形成する。
【００３４】
　次に、前記マスク膜パターン３５を除去し、前記ワードライン３４及び前記フィールド領域１２をイオン注入マスクとして利用して、前記ワードライン３４の両側の活性領域に共通ソース領域３６及びドレイン領域３８を形成して、不揮発性メモリ装置を完成する。基板の全面に層間絶縁膜(図面には図示しない)を積層し、前記ドレイン領域３５を貫通するコンタクト４０を形成する。前記コンタクト４０と連結され、前記ワードライン３４と垂直なビットライン４２を形成する。
【００３５】
　図１３乃至図１５は、各々本発明の第２、３、４実施形態による不揮発性メモリ装置の製造方法を示す断面図である。第２、３、４実施形態は、上述の第１実施形態の不揮発性メモリ装置の製造方法と基本的に同一である。但し、ギャップフィル絶縁膜にリンＰイオン注入を実施する段階が異なる。
【００３６】
　図１３は本発明の第２実施形態を示す図面であり、リンＰイオン注入を、前記研磨阻止膜パターン８を除去して、前記下部フローティングゲートライン６及びギャップフィル絶縁膜１２が同時に露出した状態で、実施することを特徴とする。図面符号‘１４’はリンＰがイオン注入されることを示す。リンＰイオン注入は、エネルギーが１００ＫｅＶ以下の範囲で、ドーズ量は１．０×１０１３／ｃｍ２以上になるように調節して、前記ギャップフィル絶縁膜１２でのイオン注入投射範囲Ｒｐが、前記下部フローティングゲートライン６の隣接部分に位置するようにする。
【００３７】
　図１４は本発明の第３実施形態を示す図面であり、リンＰイオン注入を、前記ハードマスク膜パターン１８及びスペーサ２０を形成した後に、実施することを特徴とする。または、前記ハードマスク膜１８をパターニングした後と、前記スペーサ２０を形成する前に、実施することができる。図面符号‘２４’は、リンＰがイオン注入されることを示す。リンＰイオン注入は、エネルギーが１００ＫｅＶ以下の範囲で、ドーズ量は１．０×１０１３／ｃｍ２以上になるように調節して、前記ギャップフィル絶縁膜１２でのイオン注入投射範囲Ｒｐが、前記下部フローティングゲートライン６の隣接部分に位置するようにする。
【００３８】
　図１５は本発明の第４実施形態を示す図面であり、リンＰイオン注入を、前記ハードマスク膜パターン１８及び前記スペーサ２０を除去した後に実施する、ことを特徴とする。図面符号‘２６'は、リンＰがイオン注入されることを示す。リンＰイオン注入は、エネルギーが１００ＫｅＶ以下の範囲で、ドーズ量は１．０×１０１３／ｃｍ２以上になるように調節して、前記ギャップフィル絶縁膜１２でのイオン注入投射範囲Ｒｐが、前記下部フローティングゲートライン６の隣接部分に位置するようにする。
【００３９】
　以上の説明による本発明は、上述の実施形態及び添付の図面により限定されることはなく、本発明の技術的思想を逸脱しない範囲内で様々な置き換え、変形及び変更が可能であることは、本発明が属する技術分野で通常の知識を持つ者において明白である。
【図面の簡単な説明】
【００４０】
【図１】ＮＯＲ型構造のセルを示す平面図。
【図２】ＮＯＲ型構造のセルを示す等価回路図。
【図３】本発明の第１実施形態によるＮＯＲ型の不揮発性メモリ装置の製造方法を示す断面図。
【図４】本発明の第１実施形態によるＮＯＲ型の不揮発性メモリ装置の製造方法を示す断面図。
【図５】本発明の第１実施形態によるＮＯＲ型の不揮発性メモリ装置の製造方法を示す断面図。
【図６】本発明の第１実施形態によるＮＯＲ型の不揮発性メモリ装置の製造方法を示す断面図。
【図７】本発明の第１実施形態によるＮＯＲ型の不揮発性メモリ装置の製造方法を示す断面図。
【図８】本発明の第１実施形態によるＮＯＲ型の不揮発性メモリ装置の製造方法を示す断面図。
【図９】本発明の第１実施形態によるＮＯＲ型の不揮発性メモリ装置の製造方法を示す断面図。
【図１０】本発明の第１実施形態によるＮＯＲ型の不揮発性メモリ装置の製造方法を示す断面図。
【図１１】本発明の第１実施形態によるＮＯＲ型の不揮発性メモリ装置の製造方法を示す断面図。
【図１２】本発明の第１実施形態によるＮＯＲ型の不揮発性メモリ装置の製造方法を示す断面図。
【図１３】本発明の第２実施形態による不揮発性メモリ装置の製造方法を示す断面図。
【図１４】本発明の第３実施形態による不揮発性メモリ装置の製造方法を示す断面図。
【図１５】本発明の第４実施形態による不揮発性メモリ装置の製造方法を示す断面図。
【符号の説明】
【００４１】
　　　　　２　　基板
　　　　　４　　トンネル絶縁膜
　　　　　８　　研磨阻止膜
　　　　１２　　ギャップフィル絶縁膜
　　　　１８　　ハードマスク膜
　　　　２２　　フローティングゲート
　　　　２８　　ゲート間絶縁膜
　　　　３４　　ワードライン
　　　　４０　　コンタクト
　　　　４２　　ビットライン
【図１】
2004146829.tif 000003
【図２】
2004146829.tif 000004
【図３】
2004146829.tif 000005
【図４】
2004146829.tif 000006
【図５】
2004146829.tif 000007
【図６】
2004146829.tif 000008
【図７】
2004146829.tif 000009
【図８】
2004146829.tif 000010
【図９】
2004146829.tif 000011
【図１０】
2004146829.tif 000012
【図１１】
2004146829.tif 000013
【図１２】
2004146829.tif 000014
【図１３】
2004146829.tif 000015
【図１４】
2004146829.tif 000016
【図１５】
2004146829.tif 000017