(57)【要約】【課題】受信波をディジタル波形信号として記憶するＤＲＦＭ装置に関し、不要波成分を除いてデータ記憶部に記憶させる。【解決手段】受信波をＡ／Ｄ変換部２によりディジタル波形信号に変換してデータ記憶部４に記憶するＤＲＦＭ装置１であって、ＩＦＭ装置８等により計測した受信波の計測周波数データと、分析／制御装置９等からの所望周波数データとが弁別判定部６により比較一致した期間、データ弁別部３を制御して、ディジタル波形信号をデータ記憶部４に入力して記憶させる。又制御部７の制御に従ってデータ記憶部４から読出したデータをＤ／Ａ変換部５によりアナログ信号に変換して送信することができる。【選択図】　　　図１
2004085340.tif 000002
【特許請求の範囲】
【請求項１】
受信波をディジタル波形信号に変換してデータ記憶部に記憶するＤＲＦＭ装置に於いて、
前記受信波の周波数を計測した計測周波数データと、所望周波数データとが一致とした期間の前記ディジタル波形信号のみを前記データ記憶部に入力して記憶させるデータ弁別部を設けた
ことを特徴とするＤＲＦＭ装置。
【請求項２】
前記受信波の周波数を瞬時に計測して前記計測周波数データを出力するＩＦＭ装置を設けたことを特徴とする請求項１記載のＤＲＦＭ装置。
【請求項３】
前記受信波をディジタル波形信号に変換して複数チャネルの並列データに変換するＳ／Ｐ変換部と、該Ｓ／Ｐ変換部により変換された並列データをデータ記憶部に入力するか否かを制御するデータ弁別部と、前記Ｓ／Ｐ変換部により変換された並列データを入力して計測周波数データを出力する周波数計測部と、該周波数計測部からの計測周波数データと所望周波数データとが一致する期間、前記データ弁別部を制御して前記並列データを前記データ記憶部に入力させる弁別判定部とを備えたことを特徴とする請求項１記載のＤＲＦＭ装置。
【請求項４】
前記周波数計測部は、前記Ｓ／Ｐ変換部により変換されたそれぞれ異なる時間差の二つの並列データを入力して複素乗算する複素乗算回路と、該複素乗算回路の出力データをアドレスとして前記計測周波数データを出力する周波数データ変換テーブルとを有することを特徴とする請求項３記載のＤＲＦＭ装置。
【請求項５】
前記周波数計測部は、前記Ｓ／Ｐ変換部により変換された並列データについて設定した時間差を与えるようにタイミング調整する信号タイミング調整部と、該信号タイミング調整部により時間差が調整された前記並列データを入力して複素乗算する複素乗算回路と、該複素乗算回路の出力データをアドレスとして前記計測周波数データを出力する周波数データ変換テーブルとを有することを特徴とする請求項３記載のＤＲＦＭ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受信波の周波数を計測する計測機能と、周波数分別制御機能とを有し、受信波をディジタル波形信号として所望の信号成分のみをメモリに記憶するＤＲＦＭ（Ｄｉｇｉｔａｌ　Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　Ｍｅｍｏｒｙ）装置に関する。
【０００２】
【従来の技術】
アンテナからパルスレーダ波を送出し、反射波をアンテナで受信して目標物を探索するパルスレーダシステムが知られている。そのパルスレーダ波の数ＧＨｚ〜数１０ＧＨｚの周波数や数μｓ程度或いはそれ以下のパルス幅や繰り返し周期等を計測する為のＩＦＭ（瞬時周波数計測）受信機や、受信パルスレーダ波をディジタル波形信号に変換してメモリに記憶し、そのメモリからの読出しを制御して、受信パルスレーダ波に対する妨害波を送出できるＤＲＦＭ（ディジタル高周波メモリ）装置が知られている。
【０００３】
図７は前述のＩＦＭ受信機の概要を示し、６１は等化器、６２はディジタル周波数弁別器（ＤＦＤ；Ｄｉｇｉｔａｌ　Ｆｒｅｑｕｅｎｃｙ　Ｄｉｓｃｒｉｍｉｎａｔｏｒ）、６３はビデオアンプ、６４は到達時刻カウンタ、６５はパルス幅カウンタを示す。
【０００４】
パルスレーダ波を受信して増幅し、等化器６１により等化してビデオアンプ６３に入力すると共に、振幅制限する増幅器を介してディジタル周波数弁別器６２に入力する。そして、ビデオアンプ６３により処理したディジタル信号を、ディジタル周波数弁別器６２とタイミングカウンタ６４とパルス幅カウンタ６５とに入力し、ディジタル周波数弁別器６２により、受信パルスレーダ波の周波数データを求め、ビデオアンプ６３により帯域制限して増幅して受信パルスレーダ波の振幅データを求め、到達時刻カウンタ６４により、受信時刻を示すＴＯＡ（Ｔｉｍｅ　ｏｆ　Ａｒｒｉｖａｌ）データを求め、パルス幅カウンタ６５により、受信パルスレーダ波のパルス幅データを求める。
【０００５】
ＩＦＭ受信機のディジタル周波数弁別器（ＤＦＤ）６２は、図８に示す構成を有するもので、７１はフェーズマッチドパワーデバイダ、７２−１〜７２−ｎはディレイライン、７３−１〜７３−ｎはコレレータ、７４はディジタルエンコーダ、７５は温度補正ＰＲＯＭ（プログラマブルリードオンリーメモリ）、７６は温度センサ、７７は増幅器、７８はＡＤ変換器（Ａ／Ｄ）、８０はフェーズイディスクリミネータ、８１，８２は差動アンプ、８３，８４はビデオアンプ、８５，８６はＡＤ変換器（Ａ／Ｄ）を示す。
【０００６】
ディジタル周波数弁別器に於いては、入力された信号をフェーズマッチドパワーデバイダ７１により複数に分岐して、複数のコレレータ７３−１〜７３−ｎにそれぞれ直接及びディレイライン７２−１〜７２−ｎを介して入力する。各ディレイライン７２−１〜７２−ｎは、受信パルスレーダ波の周波数とノイズマージン等に従ってそれぞれの遅延時間が選定される。
【０００７】
各コレレータ７３−１〜７３−ｎに於いては、ディレイライン７２−１〜７２−ｎを介した信号と直接入力される信号とを用いてフェーズディスクリミネータ８０により位相検波し、差動アンプ８１，８２からｃｏｓ成分とｓｉｎ成分とを出力してビデオアンプ８３，８４に入力し、ビデオアンプ８３，８４の特性に従った積分出力信号を、ＡＤ変換器８５，８６によりディジタル信号に変換し、複数のコレレータ７３−１〜７３−ｎからの出力データをディジタルエンコーダ７４によりコード化し、ディレイライン７２−１〜７２−ｎ等の温度特性を補償する為に、温度センサ７６によって検出した温度に従って、温度補正ＰＲＯＭ７５から温度補正した周波数データを求めるものである。
【０００８】
図９は前述のＤＲＦＭ装置の概要を示すもので、９１はＡ／Ｄ変換部、９２はデータ記憶部、９３はＤ／Ａ変換部、９４は制御部、９５はＳ／Ｐ変換部、９６は並列メモリ部、９７はＰ／Ｓ変換部を示す。
【０００９】
データ記憶部９２の並列メモリ部９６に対するデータの書込み及び読出しを制御部９４により制御するもので、パルスレーダ波の受信信号をＡ／Ｄ変換器９１によりディジタル信号に変換してデータ記憶部９２に入力し、このデータ記憶部９２のＳ／Ｐ変換部９５により直列並列変換してデータ速度を低減した並列データを並列メモリ部９６に入力し、制御部９４の制御に従って記憶させる。そして、制御部９４の制御により並列メモリ部９６から読出した並列データをＰ／Ｓ変換部９７により並列直列変換してＤ／Ａ変換部９３に入力し、送信信号とする。この場合、制御部９４の制御により並列メモリ部９６から同一のデータを繰り返し読出したり、又は読出速度を順次変化させることにより、受信パルスレーダ波に対する妨害波を送出することが可能である。
【００１０】
【発明が解決しようとする課題】
受信パルスレーダ波は、所望の送信パルスレーダ波成分のみでなく、各種の雑音成分等の不要な成分を含むものとなる。即ち、従来の図９に示すＤＲＦＭ装置に於いては、受信パルスレーダ波をディジタル波形信号に変換して並列メモリ部に記憶させた場合に、不要な信号成分を含めて記憶することになる。従って、この並列メモリ部に記憶したディジタル波形信号を基に妨害波を送出する場合に、無効となる信号成分を含み、所望の信号成分を再生することが困難となる問題がある。
本発明は、受信パルスレーダ波の周波数を計測して所望の信号成分のみを記憶できるようにすることを目的とする。
【００１１】
【課題を解決するための手段】
本発明のＤＲＦＭ装置は、図１を参照して説明すると、受信波をディジタル波形信号に変換してデータ記憶部４に記憶するＤＲＦＭ装置であって、受信波の周波数を計測した計測周波数データと、所望周波数データとが一致とした期間のディジタル波形信号のみを、データ記憶部に入力して記憶させるデータ弁別部３を設けたものである。この場合、受信波の周波数を瞬時に計測して計測周波数データを出力するＩＦＭ装置８を設けることができる。
【００１２】
又受信波をディジタル波形信号に変換して複数チャネルの並列データに変換するＳ／Ｐ変換部と、このＳ／Ｐ変換部により変換された並列データをデータ記憶部に入力するか否かを制御するデータ弁別部と、Ｓ／Ｐ変換部により変換された並列データを入力して計測周波数データを出力する周波数計測部と、この周波数計測部からの計測周波数データと所望周波数データとが一致する期間、データ弁別部を制御して並列データをデータ記憶部に入力させる弁別判定部とを備えることができる。
【００１３】
又周波数計測部は、Ｓ／Ｐ変換部により変換されたそれぞれ異なる時間差の二つの並列データを入力して複素乗算する複素乗算回路と、複素乗算回路の出力データをアドレスとして計測周波数データを出力する周波数データ変換テーブルとを備えた構成とすることができる。又周波数計測部は、Ｓ／Ｐ変換部により変換された並列データについて設定した時間差を与えるようにタイミング調整する信号タイミング調整部と、この信号タイミング調整部により時間差が調整された並列データを入力して複素乗算する複素乗算回路と、複素乗算回路の出力データをアドレスとして計測周波数データを出力する周波数データ変換テーブルとを備えた構成とすることができる。
【００１４】
【発明の実施の形態】
図１は本発明の第１の実施の形態の説明図であり、１はＤＲＦＭ（ディジタル高周波メモリ）装置、２はＡ／Ｄ変換部、３はデータ弁別部、４はデータ記憶部、５はＤ／Ａ変換部、６は弁別判定部、７は制御部、８はＩＦＭ（瞬時周波数計測）装置、９は分析／制御装置を示す。以下受信波を受信パルスレーダ波として説明する。
【００１５】
図示を省略した受信装置からの受信パルスレーダ波をＡ／Ｄ変換部２によりディジタル波形信号に変換して、データ弁別部３に入力する。又受信パルスレーダ波をＩＦＭ装置８に入力して、受信パルスレーダ波の周波数を計測し、その計測周波数データを分析／制御装置９と弁別判定部６とに入力する。分析／制御装置９は、計測周波数データに対応して予め設定した所望の周波数範囲を示す所望周波数データを弁別判定部６に入力する。この弁別判定部６は、ＩＦＭ装置８からの計測周波数データと、分析／制御装置９からの所望周波数データとを基にデータ弁別部３を制御する。
【００１６】
データ弁別部３は、ゲート回路に相当し、Ａ／Ｄ変換部２により変換したディジタル波形信号をデータ記憶部４に入力するか否かを、弁別判定部６からの制御信号に従って制御するものである。この場合、弁別判定部６は、計測周波数データと所望周波数データとが一致した期間、データ弁別部３を介してディジタル波形信号をデータ記憶部４に入力して記憶させる。即ち、ノイズ等の不要波を除いて所望周波数成分がデータ記憶部４に記憶されることになる。
【００１７】
それにより、分析／制御装置９と制御部７との間の制御に従ってデータ記憶部４の読出制御を行い、Ｄ／Ａ変換部５によりアナログ信号に変換して送信する時、受信パルスレーダ波と同一周波数の信号又はその繰り返し信号又は読出タイミングを順次変化させて、受信パルスレーダ波に対する疑似反射波の信号を形成して送信することができる。
【００１８】
又ＩＦＭ装置８は、例えば、図７に示す従来のＩＦＭ受信機の周波数データを出力する為のディジタル振幅等化器６１とディジタル周波数弁別器６２とを含む構成とすることができる。又データ記憶部４に対しては、Ａ／Ｄ変換部２によりディジタル信号に変換し、且つ従来例と同様に直列並列変換した並列データを記憶させる構成とすることができる。この場合、データ弁別部３は、並列データに対してデータ記憶部４に入力するか否かを制御する構成とする。又データ記憶部４から読出した並列データを直列データに変換して、Ｄ／Ａ変換部５に入力し、アナログ信号に変換する構成とすることができる。
【００１９】
なお、データ弁別部３を前述の実施の形態のように、Ａ／Ｄ変換部２とデータ記憶部４との間に設けるのではなく、データ記憶部４とＤ／Ａ変換部５との間に設けることが考えられるが、その場合、受信パルスレーダ波と不要波成分とを含めてＡ／Ｄ変換部２により変換されたディジタル波形信号をデータ記憶部４に記憶し、そのデータ記憶部４から読出した後に、データ弁別部３により所望周波数帯域の成分をＤ／Ａ変換部５に入力して送信信号とすることになり、データ記憶部４からの読出制御に対する制約が大きくなる。これに対して、前述の実施の形態に於いては、所望周波数データと計測周波数データとが一致した期間の受信パルスレーダ波を変換したディジタル波形信号をデータ記憶部４に記憶することができるから、データ記憶部４の読出しについて各種の制御手段を適用することできる。
【００２０】
図２は本発明の第２の実施の形態の説明図であり、１１はＡ／Ｄ変換部、１２はＳ／Ｐ変換部、１３はデータ弁別部、１４は並列メモリ部、１５はＰ／Ｓ変換部、１６はＤ／Ａ変換部、１７は弁別判定部、１８は制御部、１９は分析／制御装置、２０は周波数計測部、２１−１〜２１−ｎは位相差検出部、２２は周波数データ変換部を示す。
【００２１】
受信パルスレーダ波をＡ／Ｄ変換部１１によりディジタル波形信号に変換し、Ｓ／Ｐ変換部１２により直列並列変換を行い、それによる並列データをデータ弁別部１３を介して並列メモリ部１４に入力する。又並列メモリ部１４は、図１のデータ記憶部４に相当するものであり、この並列メモリ部１４から読出した並列データをＰ／Ｓ変換部１５により直列データに変換し、Ｄ／Ａ変換部１６によりアナログ信号に変換して送信する
【００２２】
又周波数計測部２０は、図１に於けるＩＦＭ装置８の機能に相当し、複数の位相差検出部２１−１〜２１−ｎと、周波数データ変換部２２とを含む構成を有し、受信パルスレーダ波の周波数を瞬時に計測して、その計測周波数データを弁別判定部１７と分析／制御装置１９とに入力する。
【００２３】
Ｓ／Ｐ変換部１２は、例えば、Δｔ毎のサンプリングタイミングでサンプリングされたシリアルデータ列ｄｔ１　，ｄｔ２　，ｄｔ３　，・・，ｄｔｋ　，ｄｔｋ＋１　，ｄｔｋ＋２　，・・・，ｄｔ２ｋ，ｄｔ２ｋ＋１，ｄｔ２ｋ＋２，・・・，ｄｔ３ｋ，・・・について、チャネル１〜チャネルｋに直列並列変換するもので、チャネルｋの複数ビット構成の１番目のデータをＤ（ｋ，１）と表記すると、直列並列変換したチャネル１〜チャネルｋのデータは、Ｄ（１，１），Ｄ（２，１），Ｄ（３，１），・・・，Ｄ（ｋ，１），Ｄ（１，２），Ｄ（２，２），Ｄ（３，２），・・・，Ｄ（ｋ，２），Ｄ（１，３），Ｄ（２，３），・・・，Ｄ（ｋ，３），・・・と表すことができる。
【００２４】
データＤ（１，１）のｊΔｔ（但し、ｊ＝１，２，３，・・・であり、且つｊ＜ｋ）後のデータはＤ（１＋ｊ，１）であり、このｊだけ時間が離れたデータＤ（１，１）とＤ（１＋ｊ，１）とを用いて周波数計測を行うことができる。即ち、位相差検出部２１−１〜２１−ｎは、それぞれ二つの並列データＤ（１，１）とＤ（１＋ｊ，１）との位相差を求め、その位相差データを周波数データ変換部２２に入力して計測周波数データを出力する。
【００２５】
この場合の位相差検出部２１−１〜２１−ｎは、それぞれ異なる分析周波数Ｂｎに対応しており、この分析周波数Ｂｎは、入力する二つのチャネルのデータの組合せに依存した値となり、二つのチャネルのデータのサンプリング時間差Δｔは、Δｔ＝ｊ／ｆｓ（但し、ｆｓ＝サンプリング周波数）となるから、分析周波数帯域Ｂｍは、Ｂｍ＝１／Δｔ＝ｆｓ／ｊとなる。又最小の分析周波数帯域は、Ｂｍ（ｍｉｎ）＝１／Δｔ（ｍａｘ）＝ｆｓ／（ｋ−１）であるから、最小の分析周波数帯域は、直列並列変換したチャネル数ｋに依存することになる。
【００２６】
従来の図８に示すディジタル周波数弁別器のコレレータ７３−１〜７３−ｎ対応のディレイライン７２−１〜７２−ｎは、フェーズディスクリミネータ８０に入力する信号について、分析周波数Ｂｎの逆数１／Ｂｎに等しい遅延時間差を与えるものであり、この実施の形態に於ける周波数計測部２０は、ディレイライン７２−１〜７２−ｎに相当するアナログ素子を使用しないので、温度補正手段を省略することができる。
【００２７】
図３は、図２に示す本発明の第２の実施の形態の更に詳細な説明図を示すもので、受信パルスレーダ波をＩ，Ｑチャネルに復調した場合に相当する。同図に於いて、３１ａ，３１ｂはＡ／Ｄ変換部、３２ａ，３２ｂはＳ／Ｐ変換部、３３ａ，３３ｂは遅延回路、３４ａ，３４ｂはバッファ、３５は並列メモリ部、３６ａ，３６ｂはＰ／Ｓ変換部、３７ａ，３７ｂはＤ／Ａ変換部、３８はコンパレータ、３９は制御回路、４０は分析／制御装置、４１−１〜４１−Ｍは複素乗算回路、４２は周波数データ変換テーブルを示す。
【００２８】
受信Ｉｃｈ（Ｉチャネル）の信号と受信Ｑｃｈ（Ｑチャネル）の信号とをそれぞれＡ／Ｄ変換部３１ａ，３１ｂに入力してディジタル信号に変換し、Ｓ／Ｐ変換部３２ａ，３２ｂによりそれぞれ複数ビット構成の１〜１６チャネルの並列データに変換する。遅延回路３３ａ，３３ｂは、単一又は複数段のフリップフロップ等により構成され、周波数データ変換テーブル４２から計測周波数データと、分析／制御装置４０からの所望周波数データとがコンパレータ３８に入力されて、このコンパレータ３８からバッファ３４ａ，３４ｂを制御するまでの時間を補償する為のものである。
【００２９】
又バッファ３４ａ，３４ｂはゲート回路に相当した機能を有するもので、遅延回路３３ａ，３３ｂを介した並列データを並列メモリ部３５に入力するか否かを制御するものである。又並列メモリ部３５は、図１のデータ記憶部４に対応する構成であり、（１）〜（１６）で示すＩチャネル側の１６チャネル分と、Ｑチャネル側の１６チャネル分との並列データを順次記憶させる領域を有する場合を示す。又制御回路３９の制御によって並列メモリ部３５の各領域から順次読出した並列データをＰ／Ｓ変換部３６ａ，３６ｂにより直列データに変換し、Ｄ／Ａ変換部３７ａ，３７ｂによりＩ，Ｑチャネル対応のアナログ信号に変換する。
【００３０】
又複素乗算回路４１−１〜４１−Ｍは、Ｉ，Ｑチャネルのデータを並列に変換したチャネル１の並列データに対して他のチャネルの並列データを乗算する４個の乗算器と、乗算結果を加算する２個の加算器と、加算出力データを積分処理する２個の積分器とを含む構成を有し、図２に於ける位相差検出部２１−１〜２１−ｎの機能に相当する。又周波数データ変換テーブル４２は、複素乗算回路４１−１〜４１−Ｍの出力信号をアドレスとして計測周波数データを出力するリードオンリーメモリ（ＲＯＭ）による構成の場合を示し、図２に於ける周波数データ変換部２２の機能に相当するものである。従って、複素乗算回路４１−１〜４１−Ｍと周波数データ変換テーブル４２とにより、周波数計測部２０（図２参照）を構成している。
【００３１】
複素乗算回路４１−１〜４１−Ｍに於いては、二つの並列データＤｊ，Ｄｋについて、Ｄｊ×Ｄｋ＊　（＊印は複素共役を示す）の複素乗算を行う。この乗算結果は、入力信号の周波数ｆと分析周波数帯域Ｂｍとの比に応じた信号となる。例えば、入力信号がノイズ等を含まない純粋な信号の場合、
Ｄｊ＝Ａ×ｅｘｐ（ｊ２πｆｔ）
Ｄｋ＝Ａ×ｅｘｐ（ｊ２πｆ（ｔ−Δｔ）
＝Ａ×ｅｘｐ（ｊ２πｆ（ｔ−１／Ｂｍ））
として、
Ｄｊ×Ｄｋ＊　＝Ａ２　×ｅｘｐ（ｊ２πｆ／Ｂｍ）
となる。この場合、Ｄｊ×Ｄｋ＊　の位相値φ＝２πｆ／Ｂｍから、ｆ＝Ｂｍ×φ／２πとなる。即ち、分析周波数ｆが得られる為、複素乗算回路のステージ数Ｍは、Ｍ＝１とすることができる。
【００３２】
しかし、入力信号Ｄｊ，Ｄｋは共に誤差成分を含むものであるから、複素乗算回路の出力Ｄｊ×Ｄｋ＊　についても誤差を含むものとなり、分析周波数ｆも誤差を含むものとなる。この場合、複素乗算回路をＭステージ構成とし、１ステージ当たりの分析分解能を荒くすることにより、適切な誤差マージンを与えることができる。
【００３３】
従って、１ステージ当たりの分析周波数分解能はＢ／２（Ｂ＝分析周波数帯域）であり、Ｍステージ構成の分析周波数帯域Ｂｍ（ｍ＝１，２，・・，Ｍ）は、それぞれＢ，Ｂ／２，Ｂ／４，Ｂ／８，・・・，Ｂ／２（Ｍ−１）　として表すように分析周波数帯域を順次半分とし、且つ各ステージの複素乗算回路の周波数分解能ΔＢｍは、±Ｂ／２，±Ｂ／４，±Ｂ／８，・・・，±Ｂ／２Ｍ　とすると、分析周波数帯域Ｂｍは２値化したものとなる。この場合の最小周波数分解能は、±Ｂ／２Ｍ　であり、Ｂ／２Ｍ　≧ｆｓ／２ｋを満足する条件とする。又誤差マージンを前述の半分とする場合、分析周波数帯域Ｂｍは、Ｂ，Ｂ／４，Ｂ／１６，・・・，Ｂ／４（Ｍ−１）　となり、周波数分解能ΔＢｍは、±Ｂ／４，±Ｂ／１６，±Ｂ／６４，・・・，±Ｂ／４Ｍ　となる。
【００３４】
又複素乗算回路４１−１〜４１−Ｍの積分器により複素乗算結果を積分してＳ／Ｎの改善を図り、最小分析分解能を有するステージ（複素乗算回路４１−Ｍ）は、全ビットの値を出力し、それ以外のステージは、ＭＳＢ（最上位ビット）のみを出力する。即ち、複素乗算回路４１−１〜４１−（Ｍ−１）からは、ＩＭＳＢ，ＱＭＳＢとして示すように、Ｉ，Ｑチャネル対応のＭＳＢを出力し、複素乗算回路４１−Ｍからは、Ｉ，Ｑとして示すように、Ｉ，Ｑチャネル対応の全ビットの値を出力して、周波数データ変換テーブル４２に、リードアドレスとして入力する。
【００３５】
この周波数データ変換テーブル４２は、誤差マージン内の誤差による出力データ化けを予測計算した結果をテーブル化して、正しい周波数データを出力する構成とし、又入力データが誤差マージンを超える場合も想定し、最も確率の高い周波数データが得られるように構成する。
【００３６】
図４は周波数データ変換テーブルの作成方法の一例のフローチャートであり、ステップ（Ａ１）に於いては、Ｎステージの複素乗算回路について、入力周波数ｆに対するｎステージ目の複素乗算回路の出力応答Ｘｎ＝ＩＭＳＢ　，Ｙｎ＝ＱＭＳＢ　を、ｎ＝１〜Ｎについて計算し、周波数ｆに対する位相差０、＋４５°、−４５°の場合の複素乗算回路の出力Ｘｎ（０，ｆ），Ｙｎ（０，ｆ）とＸｎ（１，ｆ），Ｙｎ（１，ｆ）とＸｎ（２，ｆ），Ｙｎ（２，ｆ）とを算出する。
【００３７】
次のステップ（Ａ２）に於いては、Ｎステージの複素乗算回路の出力期待値ＣＯＤＥ（ｆ）を算出し、又同一周波数に於いて出力期待値ＣＯＤＥ（ｆ）が同一となる組合せの数Ｃ（ＣＯＤＥ（ｆ），ｆ）を求める。次のステップ（Ａ３）に於いては、出力期待値ＣＯＤＥ（ｆ）に対応するコース周波数データＦｃ（ＣＯＤＥ（ｆ））を決定し、ＣＯＤＥ（ｆ１）＝ＣＯＤＥ（ｆ２）となる周波数ｆ１，ｆ２が存在しない場合、Ｆｃ（ＣＯＤＥ（ｆ））＝ｆとし、存在する場合、ＣＯＤＥ（ｆ）が同一となる組合せ数Ｃ（ＣＯＤＥ（ｆ），ｆ）について、Ｃ（ＣＯＤＥ（ｆ１），ｆ１）とＣ（ＣＯＤＥ（ｆ２），ｆ２）との大小関係を比較し、大きい方をコース周波数データＦｃ（ＣＯＤＥ（ｆ））とする。
【００３８】
次のステップ（Ａ４）に於いては、最下位ステージ（図３に於いては、複素乗算回路４２−Ｍ）の複素乗算回路の出力Ｉ，Ｑによりファイン周波数データＦｆ（Ｉ，Ｑ）を、Ｆｆ（Ｉ，Ｑ）＝ｔａｎ−１（Ｑ／Ｉ）として求め、コース周波数データＦｃ（ＣＯＤＥ（ｆ））とファイン周波数データＦｆ（Ｉ，Ｑ）とを組合せて、周波数データ変換テーブルデータを作成する。
【００３９】
図５は本発明の第３の実施の形態の説明図であり、図２と同一符号は同一部分を示し、２３は信号タイミング調整部を示す。この信号タイミング調整部２３は、Ｓ／Ｐ変換部１２により変換された並列データに対して、それぞれ設定された遅延を与えて、位相差検出部に入力させるものである。即ち、位相差検出部に入力させる並列データＤ（ｋ，１），Ｄ（ｋ＋ｊ，１）の一方を、ｐ段のラッチ回路によりｐサンプル分の遅延を与えて、Ｄ（ｋ，１），Ｄ（ｋ＋ｊ，１＋ｐ）とする。この場合のｊ，ｐは、位相差検出部２１−１〜２１−ｎの分析周波数Ｂｎにより異なる値に設定される。
【００４０】
又信号タイミング調整部２３は、位相差検出部２１−１〜２１−ｎに対して入力する信号のタイミングを、前述のｐの値に拘らず同一となるように、前述のＤ（ｋ，１），Ｄ（ｋ＋ｊ，１＋ｐ）を共にラッチする構成を有するものである。そして、最大の遅延量をｐｍａｘとすると、ラッチ段数はｐｍａｘ−ｐとするものである。
【００４１】
位相差検出部２１−１〜２１−ｎの個数は、図２に示す実施の形態に於いては、Ｓ／Ｐ変換部１２により変換された並列データのチャネル数ｋ以上の個数とすることができないものであるが、図５に示す実施の形態に於いては、信号タイミング調整部２３による遅延時間調整により、二つの並列データ間の時間差を調整することができるから、位相差検出部の個数を増加することが可能となり、一層細かい分析帯域を有する構成とすることができる。
【００４２】図６は本発明の第３の実施の形態の詳細な説明図であり、図３と同一符号は同一部分を示し、４３は遅延回路を示す。この遅延回路４３は、図５に於ける信号タイミング調整部２３に対応するもので、Ｓ／Ｐ変換部３２ａ，３２ｂにより並列データに変換されたＤ（ｋ，１），Ｄ（ｋ＋ｊ，１）に対して、遅延回路４３により、Ｄ（ｋ，１），Ｄ（ｋ＋ｊ，１＋ｐ）となるように、一方の信号に対してｐサンプル分遅延させるものである。
【００４３】
この場合、複素乗算回路に入力するＩ，Ｑチャネル毎の二つの信号のサンプル時間差ΔＴは、ΔＴ＝（ｐ×ｋ＋ｊ）／ｆｓとなる。又分析周波帯域Ｂは、Ｂ＝１／ΔＴ＝ｆｓ／（（ｐ×ｋ＋ｊ）となる。又前述のように、並列データＤ（ｋ，１），Ｄ（ｋ＋ｊ，１＋ｐ）を共にラッチして、複素乗算回路への入力タイミングを調整する。従って、並列データのチャネル数ｋ以上のステージ数の複素乗算回路を設けて、高速に且つ正確な周波数データを求めることができる。
【００４４】
又本発明は、前述の各実施の形態にのみ限定されるものではなく、種々付加変更することが可能であり、前述の信号タイミング調整部２３又は遅延回路４３に於ける遅延タイミングを、図示を省略した外部から制御可能の構成とすることも可能である。
【００４５】
【発明の効果】
以上説明したように、本発明は、データ記憶部４の前段にデータ弁別部３を設け、受信パルスレーダ波等の受信波の計測周波数データと所望周波数データとが一致した期間のディジタル波形信号をデータ記憶部４に入力して記憶させるものである。従って、ノイズ成分等の不要波成分を含まない受信波成分をデータ記憶部４に記憶させることができるから、このデータ記憶部４の記憶データを用いた各種の分析処理や妨害波送出処理等が容易となる。
【００４６】
又Ｓ／Ｐ変換部により複数チャネルの並列データに変換し、その並列データの位相差を基に受信波の周波数を計測し、その計測周波数データと所望周波数データとが一致した期間の並列データを並列メモリ部等のデータ記憶部にデータ弁別部３を介して入力して記憶させるもので、周波数計測部は、従来のＩＦＭ受信機とは相違して、ディジタル回路により構成するものであるから、温度補正手段を必要とせず、又誤差を予め予測した計測周波数データをテーブル化することにより、精度の高い周波数データを高速で出力することができる。従って、データ記憶部４に受信波の中の所望の周波数のディジタル波形信号をデータ記憶部に記憶させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の第２の実施の形態の説明図である。
【図３】本発明の第２の実施の形態の詳細な説明図である。
【図４】周波数データ変換テーブル作成フローチャートである。
【図５】本発明の第３の実施の形態の説明図である。
【図６】本発明の第３の実施の形態の詳細な説明図である。
【図７】ＩＦＭ受信機の説明図である。
【図８】ディジタル周波数弁別器の説明図である。
【図９】ＤＲＦＭ装置の説明図である。
【符号の説明】
１　ＤＲＦＭ装置
２　Ａ／Ｄ変換部
３　データ弁別部
４　データ記憶部
５　Ｄ／Ａ変換部
６　弁別判定部
７　制御部
８　ＩＦＭ装置
９　分析／制御装置
１１　Ａ／Ｄ変換部
１２　Ｓ／Ｐ変換部
１３　データ弁別部
１４　並列メモリ部
１５　Ｐ／Ｓ変換部
１６　Ｄ／Ａ変換部
１７　弁別判定部
１８　制御部
１９　分析／制御装置
２０　周波数計測部
２１−１〜２１−ｎ　位相差検出部
２２　周波数データ変換部
【図１】
2004085340.tif 000003
【図２】
2004085340.tif 000004
【図３】
2004085340.tif 000005
【図４】
2004085340.tif 000006
【図５】
2004085340.tif 000007
【図６】
2004085340.tif 000008
【図７】
2004085340.tif 000009
【図８】
2004085340.tif 000010
【図９】
2004085340.tif 000011