(57)【要約】【課題】回路接続情報抽出部５により抽出される回路接続情報は、電源パッドから複数の機能ブロックに対して配線を分けて引き回される場合でも１つのネットとして取り扱われる。そのため、ＬＶＳ９はブロック毎に正しく分岐して配線を引いているか否かを検証することができない課題があった。【解決手段】座標点指定部１１により指定されたパッド上の座標点の直下に位置する導体図形から各機能ブロック上の座標点の直下に位置する導体図形まで等電位追跡を実施して、各分岐配線に所属する導体図形のリストを生成するリスト生成部１２を設け、そのリスト生成部１２により生成されたリストに含まれている導体図形を表示する。【選択図】　　　　図１
2004118348.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路を構成するパッド上の座標点を指定するとともに、そのパッドと分岐配線を介して接続されている複数の機能ブロック上の座標点を指定する指定手段と、上記指定手段により指定されたパッド上の座標点の直下に位置する導体図形から各機能ブロック上の座標点の直下に位置する導体図形まで等電位追跡を実施して、各分岐配線に所属する導体図形のリストを生成するリスト生成手段と、上記リスト生成手段により生成されたリストに含まれている導体図形を表示するリスト表示手段とを備えたレイアウト検証装置。
【請求項２】
リスト生成手段により生成された各分岐配線に所属する導体図形のリストを相互に比較し、複数のリストに重複して含まれている導体図形が存在する場合、その導体図形がショートエラー図形であるとして強調表示するショートエラー図形表示手段を設けたことを特徴とする請求項１記載のレイアウト検証装置。
【請求項３】
指定手段により指定された座標点の直下に位置する導体図形がパッドを表す導体図形ではない場合、その直下に位置する導体図形とパッドを表す導体図形が断線エラー図形であるとして強調表示する断線エラー図形表示手段を設けたことを特徴とする請求項１記載のレイアウト検証装置。
【請求項４】
リスト生成手段により生成されたリストに上層配線図形以外の拡散・ウエル図形が存在する場合、その拡散・ウエル図形がイリーガルエラー図形であるとして強調表示するイリーガルエラー図形表示手段を設けたことを特徴とする請求項１記載のレイアウト検証装置。
【請求項５】
指定手段は、パッドの図形をオーバーサイズして、そのパッドの図形と分岐配線の重なり部分を当該パッド上の座標点として指定することを特徴とする請求項１から請求項４のうちのいずれか１項記載のレイアウト検証装置。
【請求項６】
指定手段は、機能ブロックの図形をオーバーサイズして、その機能ブロックの図形と分岐配線の重なり部分を当該機能ブロック上の座標点として指定することを特徴とする請求項１から請求項５のうちのいずれか１項記載のレイアウト検証装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路を構成するパッドや機能ブロックのレイアウトを検証するレイアウト検証装置に関するものである。
【０００２】
【従来の技術】
図８は従来のレイアウト検証装置を示す構成図であり、図において、１は半導体集積回路の回路図データ（図９（ａ）を参照）を格納するメモリ、２は半導体集積回路のレイアウトデータ（図９（ｂ）を参照）を格納するメモリ、３はメモリ１に格納されている回路図データをレイアウト検証ソフトウエア（以下、ＬＶＳという）９が参照できる形式のデータ（以下、ネットリスト）に変換するネットリスタ、４はネットリスタ３により変換された回路図データのネットリスト、５はメモリ２に格納されているレイアウトデータからパッドと機能ブロック間等の接続関係を示す回路接続情報を抽出する回路接続情報抽出部、６は回路接続情報抽出部５により抽出された回路接続情報を格納するメモリ、７はメモリ６に格納されている回路接続情報をＬＶＳ９が参照できるネットリストに変換するネットリスタ、８はネットリスタ７により変換された回路接続情報のネットリスト、９は回路図データのネットリスト４と回路接続情報のネットリスト８を比較して、両者の一致を検証するＬＶＳ、１０はＬＶＳ９の検証結果である。
【０００３】
次に動作について説明する。
まず、半導体集積回路の設計者が回路図データを作成し、その回路図データをメモリ１に格納したのち、その回路図データに対応するレイアウトデータを作成して、そのレイアウトデータをメモリ２に格納する。
【０００４】
ネットリスタ３は、メモリ１から回路図データをリードし、その回路図データをＬＶＳ９が参照できる形式のデータ、即ち、ネットリスト４に変換する。
一方、回路接続情報抽出部５は、メモリ２からレイアウトデータをリードし、そのレイアウトデータからパッドと機能ブロック間等の接続関係を示す回路接続情報を抽出し、その回路接続情報をメモリ６に格納する。
ネットリスタ７は、メモリ６から回路接続情報をリードし、その回路接続情報をＬＶＳ９が参照できる形式のデータ、即ち、ネットリスト８に変換する。
【０００５】
ＬＶＳ９は、回路図データのネットリスト４と回路接続情報のネットリスト８を比較して両者の一致を検証し、その検証結果１０を出力する。
設計者は、ＬＶＳ９の検証結果１０が両者の不一致を示している場合、メモリ２に格納されているレイアウトデータを修正し、再度、ＬＶＳ９に対して比較検証を依頼する。なお、関連文献として特許文献１がある。
【０００６】
【特許文献１】
特開平１１−３４５８８３号公報
【０００７】
【発明が解決しようとする課題】
従来のレイアウト検証装置は以上のように構成されているので、回路接続情報抽出部５により抽出される回路接続情報は、図９（ｂ）に示すように、電源パッドから複数の機能ブロックに対して配線を分けて引き回される場合でも１つのネットとして取り扱われる（ネットと配線が１対１に対応している）。そのため、ＬＶＳ９はブロック毎に正しく分岐して配線を引いているか否かを検証することができない課題があった。
【０００８】
この発明は上記のような課題を解決するためになされたもので、あるパッドから複数の機能ブロックに対して配線を分けて引き回される場合でも、ブロック毎に正しく分岐して配線を引いているか否かを検証することができるレイアウト検証装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係るレイアウト検証装置は、指定手段により指定されたパッド上の座標点の直下に位置する導体図形から各機能ブロック上の座標点の直下に位置する導体図形まで等電位追跡を実施して、各分岐配線に所属する導体図形のリストを生成するリスト生成手段を設け、そのリスト生成手段により生成されたリストに含まれている導体図形を表示するようにしたものである。
【００１０】
この発明に係るレイアウト検証装置は、リスト生成手段により生成された各分岐配線に所属する導体図形のリストを相互に比較し、複数のリストに重複して含まれている導体図形が存在する場合、その導体図形がショートエラー図形であるとして強調表示するようにしたものである。
【００１１】
この発明に係るレイアウト検証装置は、指定手段により指定された座標点の直下に位置する導体図形がパッドを表す導体図形ではない場合、その直下に位置する導体図形とパッドを表す導体図形が断線エラー図形であるとして強調表示するようにしたものである。
【００１２】
この発明に係るレイアウト検証装置は、リスト生成手段により生成されたリストに上層配線図形以外の拡散・ウエル図形が存在する場合、その拡散・ウエル図形がイリーガルエラー図形であるとして強調表示するようにしたものである。
【００１３】
この発明に係るレイアウト検証装置は、パッドの図形をオーバーサイズして、そのパッドの図形と分岐配線の重なり部分を当該パッド上の座標点として指定するようにしたものである。
【００１４】
この発明に係るレイアウト検証装置は、機能ブロックの図形をオーバーサイズして、その機能ブロックの図形と分岐配線の重なり部分を当該機能ブロック上の座標点として指定するようにしたものである。
【００１５】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるレイアウト検証装置を示す構成図であり、図において、１１は半導体集積回路を構成するパッド上の座標点を指定するとともに、そのパッドと分岐配線を介して接続されている複数の機能ブロック上の座標点を指定する座標点指定部（指定手段）、１２は座標点指定部１１により指定されたパッド上の座標点の直下に位置する導体図形から各機能ブロック上の座標点の直下に位置する導体図形まで等電位追跡を実施して、各分岐配線に所属する導体図形のリストを生成するリスト生成部（リスト生成手段）、１３はリスト生成部１２により生成されたリストに含まれている導体図形を表示するリスト表示部（リスト表示手段）である。
【００１６】
１４はリスト生成部１２により生成された各分岐配線に所属する導体図形のリストを相互に比較するリスト比較部、１５はリスト比較部１４の比較結果が複数のリストに重複して含まれている導体図形が存在する旨を示している場合、その導体図形がショートエラー図形であるとして強調表示するショートエラー図形表示部である。なお、リスト比較部１４及びショートエラー図形表示部１５からショートエラー図形表示手段が構成されている。
図２はこの発明の実施の形態１によるレイアウト検証装置の処理内容を示すフローチャートである。
【００１７】
次に動作について説明する。
この実施の形態１では、例えば、半導体集積回路の設計者が、図９に示すように、電源パッドに接続されている配線を３つに分岐し、それらの分岐配線を機能ブロックＡ，Ｂ，Ｃに接続する回路図データとレイアウトデータを作成したものとして説明する。
まず、半導体集積回路の設計者は、回路図データとレイアウトデータを検証する際、座標点指定部１１を操作して、電源パッド上の座標点（ｘｐ，ｙｐ）を指定する（ステップＳＴ１）。
なお、図３の電源パッド上にある“×”は、設計者により指定された電源パッド上の座標点（ｘｐ，ｙｐ）を示している。
【００１８】
次に、半導体集積回路の設計者は、座標点指定部１１を操作して、機能ブロックＡ，Ｂ，Ｃ上に存在するピンの座標点を指定する（ステップＳＴ２）。
なお、図３の機能ブロックＡ上にある“×”は、設計者により指定された機能ブロックＡ上に存在するピンの座標点（ｘｂ，ｙｂ）である。
【００１９】
リスト生成部１２は、上記のようにして、電源パッド上の座標点（ｘｐ，ｙｐ）と、機能ブロックＡ，Ｂ，Ｃ上に存在するピンの座標点（ｘｂ，ｙｂ）等とが指定されると、レイアウトデータを参照して、電源パッド上の座標点（ｘｐ，ｙｐ）の直下に位置する導体図形と、機能ブロックＡ，Ｂ，Ｃ上に存在するピンの座標点の直下に位置する導体図形とを抽出する（ステップＳＴ３）。
図３の例では、電源パッド上の座標点の直下に位置する導体図形は、アルミ配線▲１▼（ＡＬ１＿ＩＤ１）であり、機能ブロックＡ上に存在するピンの座標点の直下に位置する導体図形は、アルミ配線▲２▼（ＡＬ２＿ＩＤ２５）である。
【００２０】
次に、リスト生成部１２は、電源パッド上の座標点の直下に位置する導体図形（アルミ配線▲１▼（ＡＬ１＿ＩＤ１））を起点にして、機能ブロックＡ上に存在するピンの座標点の直下に位置する導体図形（アルミ配線▲２▼（ＡＬ２＿ＩＤ２５））に到達するまで等電位追跡を実施することにより、アルミ配線▲１▼（ＡＬ１＿ＩＤ１）からアルミ配線▲２▼（ＡＬ２＿ＩＤ２５）に至る分岐配線に所属する導体図形の分岐配線リストＡを生成する（ステップＳＴ４）。
【００２１】
分岐配線リストのフォーマット＝ｌｉｓｔ（［信号名］，［パッド側図形情報ＩＤ］，［図形情報ＩＤ］，・・・，［機能ブロック側図形情報ＩＤ］）
分岐配線リストＡ＝ｌｉｓｔ（ＶＣＣ，ＡＬ１＿ＩＤ１，ＴＨ１＿ＩＤ１，・・・，ＡＬ２＿ＩＤ２５）
【００２２】
同様にして、電源パッド上の座標点の直下に位置する導体図形から、機能ブロックＢ，Ｃ上に存在するピンの座標点の直下に位置する導体図形に至る分岐配線に所属する導体図形の分岐配線リストＢ，Ｃを生成する。
分岐配線リストＢ＝ｌｉｓｔ（ＶＣＣ，ＡＬ１＿ＩＤ１，ＴＨ１＿ＩＤ２，ＡＬ２＿ＩＤ３０，・・・，ＡＬ２＿ＩＤ３５）
分岐配線リストＣ＝ｌｉｓｔ（ＶＣＣ，ＡＬ１＿ＩＤ１，ＴＨ１＿ＩＤ３，ＡＬ２＿ＩＤ３０，・・・，ＡＬ２＿ＩＤ４８）
【００２３】
リスト比較部１４は、リスト生成部１２が分岐配線リストＡ，Ｂ，Ｃを生成すると、分岐配線リストＡ，Ｂ，Ｃの要素を相互に比較して、同一の要素が複数の分岐配線リストに重複して存在していないかどうかを検証する（ステップＳＴ５）。
上記の分岐配線リストでは、ＡＬ２＿ＩＤ３０が分岐配線リストＢ，Ｃにおいて重複している。
【００２４】
ショートエラー図形表示部１５は、リスト比較部１４が比較検証した結果、同一の要素が複数の分岐配線リストに重複して存在している場合、その要素の導体図形は当該分岐配線においてショートしているものと判断して、その導体図形を含むショートエラー図形リストを生成し、その導体図形をショートエラー図形として強調表示する（ステップＳＴ６）。
上記の分岐配線リストでは、ＡＬ２＿ＩＤ３０が分岐配線リストＢ，Ｃにおいて重複しているので、下記に示すようなショートエラー図形リストを生成し、ＡＬ２＿ＩＤ３０が分岐配線リストＢ，Ｃにおけるショートエラー図形として強調表示する。例えば、ＡＬ２＿ＩＤ３０を他の導体図形と異なる色で表示する。
ショートエラー図形リスト＝ｌｉｓｔ（ＶＣＣ，ＡＬ２＿ＩＤ３０）
【００２５】
リスト表示部１３は、半導体集積回路の設計者から分岐配線の表示要求を受けると（ステップＳＴ７）、リスト生成部１２により生成された分岐配線リストＡ，Ｂ，Ｃに含まれている導体図形を表示する（ステップＳＴ８）。
例えば、分岐配線リストＡ，Ｂ，Ｃに含まれている導体図形を他の導体図形と異なる色で表示する。
【００２６】
以上で明らかなように、この実施の形態１によれば、座標点指定部１１により指定されたパッド上の座標点の直下に位置する導体図形から各機能ブロック上の座標点の直下に位置する導体図形まで等電位追跡を実施して、各分岐配線に所属する導体図形のリストを生成するリスト生成部１２を設け、そのリスト生成部１２により生成されたリストに含まれている導体図形を表示するように構成したので、あるパッドから複数の機能ブロックに対して配線を分けて引き回される場合でも、ブロック毎に正しく分岐して配線を引いているか否かを検証することができる効果を奏する。
また、この実施の形態１によれば、リスト生成部１２により生成された各分岐配線に所属する導体図形のリストを相互に比較し、複数のリストに重複して含まれている導体図形が存在する場合、その導体図形がショートエラー図形であるとして強調表示するように構成したので、分岐配線同士のショートを検出することができる効果を奏する。
【００２７】
なお、この実施の形態１では、電源パッド上の座標点（ｘｐ，ｙｐ）を指定するものについて示したが、これに限るものではなく、例えば、グランドパッド上の座標点を指定するようにしてもよい。
【００２８】
実施の形態２．
図４はこの発明の実施の形態２によるレイアウト検証装置を示す構成図であり、図において、図１と同一符号は同一又は相当部分を示すので説明を省略する。１６は座標点指定部１１により指定された座標点（ｘｐ，ｙｐ）の直下に位置する導体図形が電源パッド（またはグランドパッド）を表す導体図形ではない場合、その直下に位置する導体図形と電源パッド（またはグランドパッド）を表す導体図形が断線エラー図形であるとして強調表示する断線エラー図形表示部（断線エラー図形表示手段）である。
【００２９】
上記実施の形態１では、複数のリストに重複して含まれている導体図形が存在する場合、その導体図形がショートエラー図形であるとして強調表示するものについて示したが、半導体集積回路の設計者により指定された座標点（ｘｐ，ｙｐ）の直下に位置する導体図形が電源パッドではない場合（この場合、設計者が座標点の指定をミスしたことが想定される）、分岐配線が電源パッドに到達していないことが想定される。
【００３０】
そこで、この実施の形態２では、断線エラー図形表示部１６は、座標点指定部１１により指定された座標点（ｘｐ，ｙｐ）の直下に位置する導体図形が電源パッドを表す導体図形ではない場合、その直下に位置する導体図形（例えば、アルミ配線▲１▼（ＡＬ１＿ＩＤ１））と電源パッドを表す導体図形を含む断線エラー図形リストを生成し、それらの導体図形を断線エラー図形として強調表示する。例えば、その直下に位置する導体図形と電源パッドを表す導体図形を他の導体図形と異なる色で表示する。
断線エラー図形リスト＝ｌｉｓｔ（ＶＣＣ，ＡＬ１＿ＩＤ１）
【００３１】
この実施の形態２によれば、パッドと分岐配線間の断線を検出することができる効果を奏する。
なお、この実施の形態２では、座標点指定部１１により指定された座標点（ｘｐ，ｙｐ）の直下に位置する導体図形が電源パッドを表す導体図形ではない場合、その直下に位置する導体図形と電源パッドを表す導体図形を断線エラー図形として強調表示するものについて示したが、座標点指定部１１により指定された座標点（ｘｐ，ｙｐ）の直下に位置する導体図形が分岐配線ではない場合（この場合、設計者は正確に電源パッド上の座標点を指定したものと想定される）、その分岐配線が電源パッドと断線しているものと判断し、その分岐配線と電源パッドを表す導体図形を断線エラー図形として強調表示するようにしてもよい。
【００３２】
実施の形態３．
図５はこの発明の実施の形態３によるレイアウト検証装置を示す構成図であり、図において、図４と同一符号は同一又は相当部分を示すので説明を省略する。１７はリスト生成部１２により生成された分岐配線リストＡ，Ｂ，Ｃに上層配線図形以外の拡散・ウエル図形が存在する場合、その拡散・ウエル図形がイリーガルエラー図形であるとして強調表示するイリーガルエラー図形表示部（イリーガルエラー図形表示手段）である。
【００３３】
上記実施の形態２では、座標点指定部１１により指定された座標点（ｘｐ，ｙｐ）の直下に位置する導体図形が電源パッドを表す導体図形ではない場合、その直下に位置する導体図形と電源パッドを表す導体図形を断線エラー図形として強調表示するものについて示したが、イリーガルエラー図形表示部１７がリスト生成部１２により生成された分岐配線リストＡ，Ｂ，Ｃを参照して、上層配線図形（例えば、ゲート配線、アルミ配線、ビアホールなど）以外の拡散・ウエル図形（例えば、トランジスタの端子）が存在するか否かを判断する。
例えば、分岐配線リストＡ，Ｂ，Ｃに含まれている要素の名称の頭文字が“ＮＳＤ”や“ＮＷＥＬＬ”である場合には、拡散・ウエル図形であると判断する。
【００３４】
そして、イリーガルエラー図形表示部１７は、上層配線図形以外の拡散・ウエル図形が存在する場合、分岐配線が導体抵抗の大きい拡散・ウエルを経由して接続されていることになるため、その拡散・ウエル図形を表す導体図形を含むイリーガルエラー図形リストを生成し、その拡散・ウエル図形をイリーガルエラー図形として強調表示する。例えば、その拡散・ウエル図形を表す導体図形を他の導体図形と異なる色で表示する。
イリーガルエラー図形リスト＝ｌｉｓｔ（ＶＣＣ，ＮＳＤ＿ＩＤ１，ＮＷＥＬＬ＿ＩＤ３）
この実施の形態３によれば、分岐配線が導体抵抗の大きい拡散・ウエルを経由して接続されていることを検出することができる効果を奏する。
【００３５】
実施の形態４．
上記実施の形態１〜３では、半導体集積回路の設計者が座標点指定部１１を操作して、電源パッド（またはグランドパッド）上の座標点（ｘｐ，ｙｐ）を指定するものについて示したが、座標点指定部１１が自動的に電源パッド（またはグランドパッド）上の座標点（ｘｐ，ｙｐ）を指定するようにしてもよい。
【００３６】
即ち、座標点指定部１１は、レイアウトデータを参照して、図６に示すように、電源パッドの図形をオーバーサイズする。
そして、電源パッドの図形をオーバーサイズすると、その電源パッドの一部が分岐配線と重なるので、その重なり部分を当該電源パッドのピン図形として取り扱い、そのピン図形の任意の座標点を当該電源パッド上の座標点として指定するようにする。
この実施の形態４によれば、半導体集積回路の設計者による座標点の指定操作を省略することができる効果を奏する。
【００３７】
実施の形態５．
上記実施の形態１〜３では、半導体集積回路の設計者が座標点指定部１１を操作して、機能ブロック上の座標点を指定するものについて示したが、座標点指定部１１が自動的に機能ブロック上の座標点を指定するようにしてもよい。
【００３８】
即ち、座標点指定部１１は、レイアウトデータを参照して、図７に示すように、機能ブロックのセル枠をオーバーサイズする。
そして、機能ブロックのセル枠をオーバーサイズすると、その機能ブロックの一部が分岐配線と重なるので、その重なり部分を当該機能ブロックのピン図形として取り扱い、そのピン図形の任意の座標点を当該機能ブロック上の座標点として指定するようにする。
この実施の形態５によれば、半導体集積回路の設計者による座標点の指定操作を省略することができる効果を奏する。
【００３９】
【発明の効果】
以上のように、この発明によれば、指定手段により指定されたパッド上の座標点の直下に位置する導体図形から各機能ブロック上の座標点の直下に位置する導体図形まで等電位追跡を実施して、各分岐配線に所属する導体図形のリストを生成するリスト生成手段を設け、そのリスト生成手段により生成されたリストに含まれている導体図形を表示するように構成したので、あるパッドから複数の機能ブロックに対して配線を分けて引き回される場合でも、ブロック毎に正しく分岐して配線を引いているか否かを検証することができる効果がある。
【００４０】
この発明によれば、リスト生成手段により生成された各分岐配線に所属する導体図形のリストを相互に比較し、複数のリストに重複して含まれている導体図形が存在する場合、その導体図形がショートエラー図形であるとして強調表示するように構成したので、分岐配線同士のショートを検出することができる効果がある。
【００４１】
この発明によれば、指定手段により指定された座標点の直下に位置する導体図形がパッドを表す導体図形ではない場合、その直下に位置する導体図形とパッドを表す導体図形が断線エラー図形であるとして強調表示するように構成したので、パッドと分岐配線間の断線を検出することができる効果がある。
【００４２】
この発明によれば、リスト生成手段により生成されたリストに上層配線図形以外の拡散・ウエル図形が存在する場合、その拡散・ウエル図形がイリーガルエラー図形であるとして強調表示するように構成したので、分岐配線が導体抵抗の大きい拡散・ウエルを経由して接続されていることを検出することができる効果がある。
【００４３】
この発明によれば、パッドの図形をオーバーサイズして、そのパッドの図形と分岐配線の重なり部分を当該パッド上の座標点として指定するように構成したので、半導体集積回路の設計者による座標点の指定操作を省略することができる効果がある。
【００４４】
この発明によれば、機能ブロックの図形をオーバーサイズして、その機能ブロックの図形と分岐配線の重なり部分を当該機能ブロック上の座標点として指定するように構成したので、半導体集積回路の設計者による座標点の指定操作を省略することができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるレイアウト検証装置を示す構成図である。
【図２】この発明の実施の形態１によるレイアウト検証装置の処理内容を示すフローチャートである。
【図３】電源パッドと機能ブロックＡ間の分岐配線を示す説明図である。
【図４】この発明の実施の形態２によるレイアウト検証装置を示す構成図である。
【図５】この発明の実施の形態３によるレイアウト検証装置を示す構成図である。
【図６】電源パッド上の座標点の指定処理を示す説明図である。
【図７】機能ブロック上の座標点の指定処理を示す説明図である。
【図８】従来のレイアウト検証装置を示す構成図である。
【図９】回路図データとレイアウトデータを示す説明図である。
【符号の説明】
１１　座標点指定部（指定手段）、１２　リスト生成部（リスト生成手段）、１３　リスト表示部（リスト表示手段）、１４　リスト比較部（ショートエラー図形表示手段）、１５　ショートエラー図形表示部（ショートエラー図形表示手段）、１６　断線エラー図形表示部（断線エラー図形表示手段）、１７　イリーガルエラー図形表示部（イリーガルエラー図形表示手段）。
【図１】
2004118348.tif 000003
【図２】
2004118348.tif 000004
【図３】
2004118348.tif 000005
【図４】
2004118348.tif 000006
【図５】
2004118348.tif 000007
【図６】
2004118348.tif 000008
【図７】
2004118348.tif 000009
【図８】
2004118348.tif 000010
【図９】
2004118348.tif 000011