(57)【要約】　　　（修正有）【課題】　マスク設計時に表面トポグラフィを補償する手段によってプロセスの精度を向上させること、およびマスクを作成する前にマスクの光学的近接補正を行う方法を提供する。【解決手段】　半導体製造方法では、各フォトリソグラフィ・レベルについて３次元でトポグラフィのばらつきを解析し、クリティカルな寸法（ＣＤ）バイアスの補償をマスク・レイアウト作成に対する入力として決定する。既知のパターン密度、および個々のパターンに対するＣＭＰ平坦化長特性を使用して、特定のマスク設計用のトポグラフィのばらつきの精確な予測をダイ・レベルで行う。【選択図】　図６
2004118194.tif 000002
【特許請求の範囲】
【請求項１】
　半導体製造プロセスにおけるフィーチャ密度に起因するトポグラフィのばらつきを補償する方法であって、
　半導体層上の位置により、フィーチャ・パターン密度を決定する工程と、
　前記決定されたパターン密度の関数として平坦化長を確定する工程と、
　決定されたパターン密度および平坦化長に基づいてフォトリソグラフィ特性を設定する工程とを含む方法。
【請求項２】
　フォトリソグラフィ特性を設定する工程が、フォトレジストと、ステッパの応答設定を選択する工程を含む、請求項１に記載の方法。
【請求項３】
　ステッパの応答設定を選択する工程が、ステッパ焦点のフィーチャ・トポロジとの相関をとることを含む、請求項２に記載の方法。
【請求項４】
　各画素に対するフィーチャの高さを使用して、画素サイズにおけるマスク密度を計算する工程を含む、請求項３に記載の方法。
【請求項５】
　前記計算されたマスク密度を光学的近接補正に対するバイアス値として使用する工程を含む、請求項４に記載の方法。
【請求項６】
　処理済み半導体の密度プロファイルを得る工程と、前記密度プロファイルを３Ｄ表面の特徴に相関付ける工程を含む、請求項１に記載の方法。
【請求項７】
　半導体表面上のフィーチャの高さを決定するために３Ｄ表面の特徴を使用する工程を含む、請求項６に記載の方法。
【請求項８】
　半導体表面上のフィーチャ密度の関数としてマスク焦点を調整する工程を含む、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、一般に半導体製造の分野に関する。より詳細には、本発明は、３Ｄトポグラフィの非一様性を補償する、半導体ウェーハ表面上の選択的なフォトリソグラフィ・マスクの補正方法に関する。
【背景技術】
【０００２】
　フォトリソグラフィは、集積回路（ＩＣ）の製造に最もよく用いられる半導体ウェーハ処理技術の一つである。フォトリソグラフィは、半導体ウェーハ表面上にエッチングされる複雑な回路図のパターンを（すなわちフォトグラフィ転写により）形成するプロセスを含む。これらのパターンは、いくつかの重ね合わされた層を形成するための一連の露光および処理ステップによりウェーハ上に画定される。ＩＣデバイスの製造プロセスは、ウェーハ表面上にこれらのパターンを非常に精確に複製することにかかっている。
【０００３】
　各フォトリソグラフィ・ステップ中に、ウェーハ表面上に転写されるフォトマスク画像をゆがめる偏差が一般に導入される。これらの偏差は、転写されるパターンの特徴、ウェーハのトポロジ、および他の様々なプロセス・パラメータに依存する。プロセス偏差は、半導体デバイスの性能に悪影響を与える。周辺近傍の光強度に影響を与える、ウェーハの特定の近傍の光強度により引き起こされ、ウェーハ特性の寸法や形状に影響を与える偏差を、光学的近接効果と呼ぶ。光学的近接効果に対する様々な補償方法が、画像転写プロセスを改善する取組みの中で開発されてきた。当業者に知られている一方法が、光学的近接補正（ＯＰＣ）である。ＯＰＣは、光学的画像転写プロセスで起こる近接効果を補償する、選択的にバイアスを与えるマスク・パターンから構成される。
【０００４】
　ＯＰＣプロセスの一例は、設計におけるゲート領域を識別するものであり、この設計では、これらの領域の形状がその幾何的タイプによって分類される。これらの設計形状は、第２の設計形状と少なくとも一辺を共有する。分類された設計形状のグループ分けは、その幅によって実施される。ゲート領域として識別されたグループ分けされた設計形状に、次いで適用可能なＯＰＣに基づいて、バイアスを与える。市販のＯＰＣソフトウェアが入手可能であり、それを使用して、手を加えてないウェーハ上で理論的な画像補正により補正パターンを得る。しかしながら、このソフトウェアは、ウェーハのトポロジ補正、または他のプロセスにより引き起こされたクリティカル寸法（ＣＤ）のばらつきに対しては、有効ではない。
【０００５】
　ウェーハ表面上で光学的近接効果を引き起こす追加の問題には、ポリシリコンおよび反射防止被覆層の堆積後に形成されるウェーハ表面のトポグラフィがある。デバイス寸法が縮小するにつれ、フォトリソグラフィに使用される光の波長が短くなり、レンズの開口数が増大し、焦点深度の減少が引き起こされる。焦点深度は、露光されるウェーハ表面のステッパに対する関係を表す。利用可能な焦点深度の大部分は、非平面基板のトポグラフィのばらつきにより費やされる。トポグラフィのばらつきは、化学的機械研磨（ＣＭＰ）などの平坦化プロセスがウェーハ表面を平坦化するために実施された後でも存在する。上側表面の平面性の欠如は、半導体デバイス品質を悪化させる可能性があり、焦点深度がクリティカルなプロセス・パラメータになる。表面が平面でない場合には、表面全体を適切に焦点を合わせて露光するのは不可能である。したがって、フォトリソグラフィ・プロセス中に実現可能な最大分解能と利用可能な焦点深度の間でトレードオフがなされなければならない。利用可能な焦点深度により、フォトリソグラフィ・プロセスの全体的な性能が決まる。所与のトポグラフィ上で画像を複製する必要がある場合には、利用可能な焦点深度のほうが、実現可能な分解能よりも重要な要因となる可能性がある。したがって当技術分野では、これらの限界を克服するために、決定論的に予測されるトポグラフィ・マップ（パターン密度）をフォトリソグラフィ・プロセス中に測定されるＣＤ（すなわちスケール）に関連付ける３Ｄ　ＯＰＣモデル法が必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　本発明の目的のいくつかを挙げると、半導体製造プロセスを簡素化すること、製品歩留まり率を増大すること、より高精度の必要性を解決すること、マスク設計時に表面トポグラフィを補償する手段によってプロセスの精度を向上させること、および既知の３Ｄ表面マップ・データを利用して特定のマスクにどのようにバイアスを与えるかを予測するソフトウェア・シミュレーションを用いて、マスクを作成する前にマスクの光学的近接補正を行う方法を提供することがある。
【課題を解決するための手段】
【０００７】
　開示の方法のための処理では、決定論的に予測されたトポグラフィ・マップ（すなわちパターン密度）をフォトレジスト・システムの測定されたＣＤ（すなわちスケール）応答に関連付ける３Ｄ　ＯＰＣモデルを作成する。パターン密度とＣＭＰ平坦化長を利用して、特定のマスク設計に対するトポグラフィのばらつきの精確な予測を、ダイ・レベルで行う。焦点によるＣＤの損失を人為的に拡大することにより、ステッパおよびフォトレジストの焦点深度に対する要件を効果的に減らせるように、焦点のぼけ、およびマスク・バイアスに対するフォトレジストの応答の特徴を決める。ダイ・レベルでのトポグラフィのばらつきにより引き起こされる有効焦点変化の情報を利用して、すべてのラインおよびスペースにわたる広い焦点範囲に対するマスク補償を、仕様範囲内に維持する。３Ｄマスク密度データを使用して、ダイ中の各画素（ｐｉｘｅｌ）位置における高さ成分を決定する。出力された３Ｄ　ＯＰＣモデルをマスク製作に利用する。
【０００８】
　新規性があると考えられる本発明の特徴が、添付の特許請求の範囲に具体的に記載されている。しかしながら、本発明自体は、その構造についても動作方法についても、以下の説明および添付の図面を参照することにより、最もよく理解することができよう。
【発明を実施するための最良の形態】
【０００９】
　半導体の製造は、ウェーハ・ロット上で実施されるいくつかの重要なプロセスを含んでおり、その１つがフォトリソグラフィである。半導体材料は、これらのプロセスにより段階的に処理されるので、フォトリソグラフィを精確に実施することが極めて重要である。フォトリソグラフィにより、品質、生産歩留まり、および製造コストに直接に影響を及ぼすデバイス寸法が決まるからである。フォトリソグラフィはまた、絶縁物、導体、および半導体材料がいくつか重ね合わされた層を形成するための一連の露光／処理ステップ中でそれが繰り返されるので重要なプロセスである。
【００１０】
　フォトリソグラフィ・プロセスは複数または「１ロット」のウェーハ上で実施され、これらのウェーハはバッチ処理で製造される。代表的なフォトリソグラフィ・プロセスは、以下のステップを含んでいる。
・各ウェーハは、その表面上にフォトレジスト・パターン化プロセスを使用してパターン化される材料を有する（すなわち各ウェーハが、フォトレジストで被覆される）。
・マスクを用いてフォトレジスト上を露光して、紫外線などのエネルギー源でウェーハを露光し、フォトレジスト上に所望のパターンを作成する。
・現像溶液を用いてフォトレジストを現像する。
・適切なリソグラフィまたは定着方法により、パターン（すなわち画像）を安定させる。
・各ウェーハをエッチングする。
【００１１】
　フォトリソグラフィ・プロセス中にウェーハ表面に転写中のフォトマスク画像をゆがめる偏差が導入される場合がある（例えば、ウェーハ表面上に形成される画像は、フォトマスク画像の元の寸法および形状からずれている）。こうした偏差には、図１ａに示されるように、パターンおよび基板トポグラフィの既知の特徴に依存するものがある。化学気相成長（ＣＶＤ）プロセスを実施した後でウェーハを検査すると、ウェーハ表面内にひどいばらつきがしばしば見られる。パターン化された構造１０１、１０２の位置密度が、その結果生じる表面１０３の高さのばらつきに影響を与える。比較的近傍にパターン・レベルで高密度な構造１０１があると、孤立した構造１０２が存在する場合に比べて、表面の盛り上がりが広くなる。構造が存在しない場所では、表面は比較的陥凹している。
【００１２】
　ＣＶＤプロセスを実施した後、ウェーハに、表面の平坦化のために化学的機械研磨（ＣＭＰ）プロセスを施す。このＣＭＰプロセスにより、ウェーハがパッド上にある間、ウェーハに負荷力がかかる。次いで、研磨剤と反応性化学薬品を共に含むスラリーが表面上を通過する間に、パッドとウェーハを互いに逆方向に回転させる。図１ａに示すパターン化構造に対するＣＭＰの結果として得られる平坦化特性を図１ｂに示す。平坦化プロセス後にもトポグラフィのばらつきがある（すなわち、ＣＭＰ処理後の表面に沿って高さのばらつきがある）ことに留意されたい。孤立したフィーチャ１０２の近傍のＣＭＰ処理済み表面の高さのほうが、高密度フィーチャ・パターン１０１の近傍の高さよりも低い。表面の盛り上がりも、孤立構造より高密度パターン構造上でより広くなっている。この場合にも、パターン化フィーチャの存在しない区域は、比較的陥凹している。したがって、ＣＭＰ平坦化プロセスでは、ダイ中の同様な密度の区域にわたって一様性を最適化することができるだけである。その結果既知の高密度構造近傍とパターン化構造が存在しない場所近傍との間に生じる高さの違いによって、予測可能なトポグラフィのばらつきが生じる。
【００１３】
　これらのトポグラフィのばらつきは、図１ｃに示されるようにパターン化したフォトレジスト１０４、１０５上に残る。このばらつきは予測可能であり、図のようにパターン密度に依存する。予測可能なＣＭＰ表面のトポグラフィのばらつきは、パターン化フィーチャが全くないか限られている近傍と、高密度のパターン化フィーチャの近傍との間に存在する。ある部分には薄い酸化物被覆層があり、他の部分には厚いフィールド酸化物層があるウェーハ表面上に導電性ラインを形成するとき、導電性ラインが形成する幅は、これらの位置で（すなわち、薄い酸化物領域上か、または厚いフィールド酸化物領域上かで）異なっている。
【００１４】
　フォトリソグラフィでは、図２に示されるような、ウェーハ上にマスク・パターンを転写するステッパ・システム２００を使用している。ステッパ・システム２００の屈折光学系が、ウェーハ２０６のフォトレジスト層上にマスク画像を投影する。ステッパ・システム２００は、ある開口をもつ効率的な光源２０１と、集光レンズ・システム２０２と、マスク２０３と、投影レンズ・システム２０４と、処理中のウェーハ２０６上の個々のダイ２０７が露光されるウェーハ・ステージ２０５とを含んでいる。ステッパ装置は、すべてのダイが露光されるまで、ウェーハ２０６上の１つまたは複数のダイ２０７を一度に連続して処理する。フィルタ処理により、指定された波長のみに露光を制限することができる。集光システム２０２は、マスク２０３を貫通する光エネルギーを集中させ、このマスクは投影レンズ・システム２０４により縮小される。次いでこの縮小されたマスクが露光されるウェーハ・ダイ上に投影される。
【００１５】
　精度は、マスク上に配置するパターンを決める際に極めて重要である。例えば、いちばん低速なトランジスタが、半導体ウェーハ上に形成されるマイクロプロセッサなどのデバイスをしばしば制限する。ライン幅のばらつきの結果、トランジスタの速度がかなり変化する可能性がある。したがって、かかるばらつきを適切に補償できるように、様々なプロセス・ステップがステッパ領域の様々な位置で形成されるライン幅にどのように影響を与えるかを、前もって知っておくことが望ましい。
【００１６】
　精度に影響を与える１つの要因は、ステッパ・システム光学系と露光される基板の間の距離に関連した焦点深度である。焦点深度には、２つの主要な制限要素がある。第１の制限は、パターン化されたフォトレジストの形状が、焦点の正負両端の境界で変化する場合のプロファイルの変化である。しかしながら、この形状変化は通常主要な制限ではない。より影響の大きい第２の制限は、パターン化されたフォトレジストのスケールまたはＣＤがいつ仕様を超えるかである。利用可能な焦点深度の大部分は、一般にこれらのトポグラフィのばらつきにより、費やされる。図１ｂに示されるように、トポグラフィのばらつきは、平坦化プロセスの後でも存在する。利用可能な焦点深度によってフォトリソグラフィ・プロセスの全体性能が決まるので、利用可能な焦点深度と実現可能な最大分解能の間のトレードオフを決定しなければならない。
【００１７】
　図３に、ウェーハ表面のＣＤまたはスケールとステッパ焦点位置の間の関係を示す。ステッパ焦点とは、基板位置に対するステッパ・システム２００の焦点設定である。ステッパ焦点を基準位置の上または下に調整する（すなわち、基準位置に対して正方向または負方向に位置決めする）ことにより、異なる応答が生じる。ステッパ焦点位置に対するウェーハ・トポロジのＣＤまたはスケールのバイアスも、パターン密度に依存する。ステッパ焦点が密度の高い構造（例えば高密度ラインが存在する区域）上にある場合、ステッパ焦点が基準位置から離れるにつれて、ＣＤまたはスケールのバイアス値が増大する。しかしながら、ウェーハ表面が孤立構造（例えば１本のラインだけがある区域）上にある場合は、ステッパ焦点がその基準位置から離れるにつれて、ＣＤまたはスケールのバイアス値が減少する。
【００１８】
　ＣＭＰ平坦化長は、ＣＭＰプロセスがトポグラフィを平坦化する範囲を示す。平坦化長が長くなるほど、平坦化能力が向上し、この結果ダイ内部の異なる密度に対するトポロジの一様性が増す。最小および最大のトポグラフィ範囲における焦点位置の領域を決めることにより、前レベル・プロセスの平坦化長の寸法によって限定された（ａｎｃｈｏｒｅｄ）トポグラフィの結果を、予測することができる。これは、最適化された処理焦点を選ぶ際に役に立つ。図４に、基準焦点位置の周りでのトポグラフィまたは高さのばらつきの相関を示すが、このばらつきは、基準高さｚからの局所位置の偏差に等しい焦点のばらつきの等価性をもたらす。ステッパの焦点が変化するにつれて、異なる応答が得られる。
【００１９】
　フィーチャ寸法は、焦点とともに変化する。さらに重要なことには、この寸法変化はラインのピッチ（高密度構造と孤立構造の間の範囲）に依存する。ライン端部の寸法変化も、焦点に依存する。柱状体または鎖状体は、焦点の変化によって生じるライン端部の変化の影響を受けやすい構造の例である。最小および最大のトポグラフィ範囲にある領域上の位置を決定することにより、適切な処理上の焦点を選択することが可能になる。
【００２０】
　図５に、個々の密度プロファイルの空中画像マップを示す。密度プロファイルの下側に対応する３Ｄ表面プロットがある。同じ密度プロファイルを使用して他の２枚のウェーハに対しても反復されているが、このデータを調べることにより、使用したサンプリング・レートおよび測定ウィンドウが異なるにもかかわらず、表面マップと表面プロットの間に非常によい一致があることが推論される。本発明では、この３Ｄ表面プロット・データを利用して、ダイ画像中の各ｘ、ｙ位置に対するｚ値を得ている。
【００２１】
　開示の方法のための処理では、決定論的に予測されたトポグラフィ・マップ（すなわちパターン密度）を、そのトポグラフィに対するフォトレジスト・システムの測定されたＣＤ（またはスケール）の応答に関連付ける３Ｄ　ＯＰＣモデルを作成する。図６のプロセス・フローでは、パターン密度に関して引き出される予測を用いて、物理的プロセスをまず特徴付けている。このプロセスは、ＣＭＰ表面（すなわちパターン密度）を評価し、ブロック６００で、プロセスの平坦化長を確定することを含む。次いで、ブロック６０１で、これらの予測に基づいて、焦点に対する最適なフォトレジストおよびステッパＣＤの応答を決定する。このステッパ焦点を、図４に示されるように、ダイのトポロジまたは高さｚと相関を取る。ブロック６０２の入力マスク処理では、３Ｄトポグラフィ（すなわち各画素に対する高さｚ）を使用して、ＣＭＰ平坦化長の画素サイズの各ｘ、ｙ位置に対するマスク密度を計算する。次いで、ブロック６０３で、これらのＣＤバイアス値を使用して、トポロジのアンジュレイション（すなわち３Ｄ　ＯＰＣ用の入力として提供される）を補償し、所与のパターンの特徴を精確に反映するマスクを作成する。実際のトポグラフィのばらつきに対して、この精確な補償方法を使用することにより、プロセス余裕が効果的に増大する。
【００２２】
　本発明のいくつかの好ましい特徴だけを例として示してきたが、当業者には多くの修正形態および変更形態が思い浮かぶはずである。したがって、本発明の特許請求の範囲は、本発明の真の趣旨に含まれる、かかる修正形態および変更形態のすべてを包含するものであることが理解されよう。
【図面の簡単な説明】
【００２３】
【図１ａ】パターンの位置密度に基づいて既知のマスク構造を示す図である。
【図１ｂ】マスク構造に対するモデル化したＣＭＰ応答を示す平坦化の図である。
【図１ｃ】基板トポグラフィ上でのフォトレジストのパターン化を示す図である。
【図２】ステッパ・システム内の主要要素を示す構成図である。
【図３】ステッパ焦点に関して基準位置からバイアスする、高密度構造ＣＤと孤立構造ＣＤとの間の比較を示す図である。
【図４】トポグラフィに等価な焦点を示す図である。
【図５】ＣＭＰトポグラフィ・モデルの画像マップおよびその対応する３Ｄ表面プロットを示す図である。
【図６】本発明の上部レベルのプロセスの流れ図である。
【図１ａ】
2004118194.tif 000003
【図１ｂ】
2004118194.tif 000004
【図１ｃ】
2004118194.tif 000005
【図２】
2004118194.tif 000006
【図３】
2004118194.tif 000007
【図４】
2004118194.tif 000008
【図５】
2004118194.tif 000009
【図６】
2004118194.tif 000010