(57)【要約】【課題】有機ＥＬディスプレイにおいて、電気的特性の向上と装置の小型化は競争力のさらなる向上に資する。【解決手段】表示装置１０において、表示領域２０の周辺に配置される第１データ制御回路３０、第２データ制御回路３５、第１選択制御回路４０、第２選択制御回路４５のうち少なくとも一部は、電源供給領域５０と重なるように形成される。電源供給領域５０および陰極領域６０は、上記周辺の回路とは別の層において、広範囲にわたって設けられる。【選択図】　　　　図１
2004118015.tif 000002
【特許請求の範囲】
【請求項１】
画素回路と、画素回路を制御する表示制御回路と、画素回路の駆動に用いられる所定電圧の供給領域とを有し、
前記画素回路、表示制御回路、および供給領域は積層プロセスによって形成されるものであり、その積層方向において、前記表示制御回路の少なくとも一部が前記供給領域と重複するよう形成されたことを特徴とする表示装置。
【請求項２】
前記画素回路は行列状に配置されて表示領域を形成し、前記表示制御回路は前記行列状の配置に対して列方向にデータ信号を出力することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記画素回路は行列状に配置されて表示領域を形成し、前記表示制御回路は前記行列状の配置に対して行方向に選択信号を出力することを特徴とする請求項１に記載の表示装置。
【請求項４】
複数の画素回路を行列状に配置した表示領域と、
その表示領域の外に設けられ、前記複数の画素回路を行方向または列方向に制御する表示制御回路と、
前記複数の画素回路の駆動に用いられる所定電圧の供給領域と、
前記表示制御回路にて参照する信号および前記所定電圧を導入するために外部と本表示装置とを電気的に接続する部材と、
を有し、前記画素回路、表示制御回路、および供給領域は積層プロセスによって形成されるものであり、その積層方向において、前記表示制御回路の少なくとも一部が、前記接続する部材から表示領域へ至る間にて前記供給領域と重複するよう形成されたことを特徴とする表示装置。
【請求項５】
画素回路と、画素回路を制御する表示制御回路と、画素回路の駆動に用いられる所定電圧の供給領域とを有し、
前記画素回路、表示制御回路、および供給領域は複数層に亘って形成され、その積層方向において、前記表示制御回路の少なくとも一部が前記供給領域と重複するよう形成されたことを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は表示装置に関し、特にアクティブマトリックス型表示装置における電気的特性と設計自由度を向上させる技術に関する。
【０００２】
【従来の技術】
ノート型パーソナルコンピュータや携帯端末の普及が進んでいる。現在、これらの表示装置に主に使用されているのが液晶ディスプレイであり、次世代平面表示パネルとして期待されているのが有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイである。これらディスプレイの表示方法として中心に位置するのがアクティブマトリックス駆動方式である。この方式を用いたディスプレイは、アクティブマトリックス型ディスプレイと呼ばれ、画素は縦横に多数配置されてマトリックスを形成し、各画素にはスイッチ素子が配置される。映像データはスイッチ素子によって画素ラインごとに順次書き込まれる。有機ＥＬディスプレイは実用化のために様々な設計が提案されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−３２０５８号公報　（第４−６頁、第１図）
【特許文献２】
特開２００１−１０９３９５号公報　（第３−７頁、第１図）
【０００４】
【発明が解決しようとする課題】
有機ＥＬディスプレイは、主に画素が集合する表示領域とその周辺領域で構成される。周辺領域には表示制御回路、各信号線、電源供給線などが配置される。ここで、普及の途上にある有機ＥＬディスプレイにおいて、電気的特性の向上と装置の小型化は競争力を高める上で重要な要素となる。これらは設計次第では相反する要素となり得るものの、本発明者は実装方法の改善により両立できることを発見するに至った。
【０００５】
本発明はこうした状況に鑑みなされたものであり、その目的は電気的特性の向上と周辺回路の小型化を両立する点にある。別の目的は、電源における電圧降下を低減させて高品位な表示を得る点にある。さらに別の目的は、周辺領域における回路や信号を効率的に配置する点にある。さらに別の目的は、周辺回路や信号線をノイズや静電気から保護する点にある。
【０００６】
【課題を解決するための手段】
本発明のある実施の形態は表示装置である。この装置は、画素回路と、画素回路を制御する表示制御回路と、画素回路の駆動に用いられる所定電圧の供給領域とを有する。それら画素回路、表示制御回路、および供給領域は積層プロセスによって形成されるものであり、その積層方向において、表示制御回路の少なくとも一部が供給領域と重複するよう形成されている。
【０００７】
「画素回路」は、光学素子と、これを駆動する駆動素子と、光学素子の発光オンオフを切り替えるスイッチ素子と、を含む。光学素子としては、有機発光ダイオード（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ。以下、単に「ＯＬＥＤ」と表記する。）を主に想定する。駆動素子やスイッチ素子としては、金属酸化膜（ＭＯＳ：Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　）トランジスタや薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を主に想定する。画素回路は主に行列状に配置されて表示領域を形成する。
【０００８】
「表示制御回路」は、画素回路に輝度データを送出するデータ制御回路であってもよく、その場合、画素回路の行列状の配置に対して列方向に輝度データを出力してもよい。「列方向」は、表示面において水平方向および垂直方向に配置された複数の画素回路における垂直方向をいう。このデータ制御回路は、シフトレジスタ、バッファ、スイッチ回路を主に含み、これらの要素のうち少なくともいずれかが所定電圧の供給領域と重なって形成されてもよい。輝度データは、駆動素子に設定される輝度情報に関するデータであって、その光学素子が放つ光強度とは区別する。
【０００９】
「表示制御回路」は、画素回路へ選択信号を送出する選択制御回路であってもよく、その場合、画素回路の行列状の配置に対して行方向に選択信号を出力してもよい。「行方向」は、表示面において水平方向および垂直方向に配置された複数の画素回路における水平方向をいう。この選択制御回路は、シフトレジスタとバッファを主に含み、これらの要素のうち少なくともいずれかが所定電圧の供給領域と重なって形成されてもよい。選択信号は、輝度データの書込タイミングを示し、この選択信号に基づいて画素ラインの走査がなされる。選択信号は、スイッチ素子のオンオフを制御し、選択信号線は例えば画素の行ごとに個別に設けられる。
【００１０】
「積層方向」は、画素回路、表示制御回路、および供給領域が重なり合うときのその重なり方向を示す。前記供給領域が積層方向において前記表示制御回路の上に設けられてもよいし、下に設けられてもよい。「所定電圧」は、光学素子のアノード側とカソード側のいずれの電圧でもよく、電源電圧に限らず、接地電圧や負電圧でもよい。特に、電源電圧を配線する領域を表示制御回路とは別の層に設ける場合、より広いスペースがもたらされるので電源電圧の供給線を太くすることができる。これにより、電源の電圧降下を低減でき、表示品位を高めやすい。
【００１１】
表示制御回路と供給領域を別の層に設けると、表示領域の周辺領域において表示制御回路や電源供給線などの配置に必要なスペースを抑制できるので、狭額縁化を進めやすい。その結果、電源供給線や各信号線を外部と接続する場合にその配線長を短縮できる効果も生じる。さらに、表示制御回路に含まれる信号線や回路は電源領域と積層方向に近接することになり、それぞれに容量が生じるので、ノイズや静電気の信号への影響を低減できる。
【００１２】
本発明の別の形態もまた表示装置である。この装置は、複数の画素回路を行列状に配置した表示領域と、その表示領域の外に設けられ、複数の画素回路を行方向または列方向に制御する表示制御回路と、複数の画素回路の駆動に用いられる所定電圧の供給領域と、表示制御回路にて参照する信号および所定電圧を導入するために外部と本表示装置とを電気的に接続する部材と、を有する。画素回路、表示制御回路、および供給領域は積層プロセスによって形成されるものであり、その積層方向において、表示制御回路の少なくとも一部が、接続する部材から表示領域へ至る間にて供給領域と重複するよう形成されている。
【００１３】
「参照する信号」は、例えば輝度データ、クロック信号、およびスタート信号などである。「電気的に接続する部材」は、例えば外部入力端子であって、その端子から表示領域までの間にて電源供給領域と表示制御回路または参照する信号の配線領域との重なりが形成されてもよい。以上の構成においても、電源の電圧降下低減に基づく表示品位の向上、狭額縁化、ノイズや静電気からの保護の効果がある。
【００１４】
前記参照する信号が配線される領域の少なくとも一部が電源の供給領域と重複するよう形成されてもよい。これらが近接することにより容量が生じるので、ノイズや静電気の信号への影響を低減できる。特に、輝度データに対するノイズや静電気からの保護における意義は大きい。
【００１５】
前記接続する部材は、本表示装置の周囲に複数設けられてもよい。前記表示制御回路もまた前記接続する部材の数に応じて複数設けてもよい。前記参照する信号は、前記接続する部材と表示制御回路の数に応じてその数と配線する領域が定まる。前記複数の表示制御回路および前記複数の参照する信号の配線領域の少なくとも一部が、前記複数の接続する部材から表示領域へ至る間にて前記供給領域と重複するよう形成されてもよい。
【００１６】
前記接続する部材を本表示装置の上部または下部のいずれか一方、または双方に設けてもよい。上部および下部に一つずつ設けてもよいし、二つずつ設けてもよい。さらに、本表示装置の左右両側に設けてもよく、これらはそれぞれ陽極および陰極の電源供給用端子を含んでもよい。前記複数の接続する部材、前記複数の参照する信号の配線、前記複数の表示制御回路のそれぞれが設置される位置は、上下または左右の対称性が保たれるよう配置されてもよい。これらと前記供給領域とが垂直方向または水平方向に略均一に重なるよう形成されてもよい。
【００１７】
複数の画素回路で構成される表示領域を複数のサブ領域に分割し、それぞれを同時に表示制御できるよう輝度データおよび選択信号をサブ領域ごとに個別のタイミングで制御してもよい。前記表示領域の分割数、すなわち前記サブ領域の数に応じて前記表示領域の周囲に配置される表示制御回路の数と位置を定めてもよい。表示領域の分割数としては、表示制御回路や周辺の信号線の配置に対称性が保たれるように、例えば縦と横の分割を２×４の８分割と定めてもよい。前記複数のサブ領域のうち少なくとも一部は、前記供給領域と重なるように形成されてもよい。
【００１８】
本発明のさらに別の形態もまた表示装置である。この装置は、画素回路と、画素回路を制御する表示制御回路と、画素回路の駆動に用いられる所定電圧の供給領域とを有する。画素回路、表示制御回路、および供給領域は複数層に亘って形成され、その積層方向において、表示制御回路の少なくとも一部が供給領域と重複するよう形成されてもよい。
【００１９】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、などの間で変換したものもまた、本発明の態様として有効である。
【００２０】
【発明の実施の形態】
従来、画素回路、表示制御回路、表示制御回路が参照する信号の配線領域、および電圧の供給領域は、すべて同じ層に設けられていたのでそれぞれを重ねて配置することはできなかった。従来は、例えば表示制御回路と表示領域の間の位置など、周辺回路と重ならない位置に電圧の供給領域を設ける必要があった。本実施形態においては、電圧の供給領域を他の回路や領域とは別の層に設けたことにより、これらが積層プロセスにおいて複数層に亘って重なって形成される配置を実現する。こうした構成は、上述した通り電気的特性の向上と装置の小型化の両立に寄与する。
【００２１】
実施の形態においては、表示装置としてアクティブマトリックス型有機ＥＬディスプレイを想定し、特に電源電圧の供給領域を別の層に設けた例を説明する。
【００２２】
（第１実施形態）
図１は、第１実施形態における表示装置の構成を示す。表示装置１０において略中央に表示領域２０が設けられる。表示領域２０は、画素回路Ｐｉｘ１に示されるような多数の画素が行列状に並べられて構成される。その列方向に配線された複数のデータ線を通じて各画素に輝度データを出力する第１データ制御回路３０および第２データ制御回路３５は、表示領域２０の上下に設けられる。表示領域２０の行方向に配線された複数の選択線を通じて各画素へ輝度データの書込タイミング信号を出力する第１選択制御回路４０および第２選択制御回路４５は、それぞれ表示領域２０の左右側に設けられる。
【００２３】
電源供給領域５０は、外部入力端子に接続された電源電圧の供給線が配線された層であり、第１データ制御回路３０、第２データ制御回路３５、第１選択制御回路４０、第２選択制御回路４５、および各信号線のうち少なくとも一部と重なるように設けられる。すなわち、電源供給領域５０は各制御回路および信号線とは異なる層に設けられており、その層間が絶縁されている。したがって、図示するとおり表示領域２０の周辺のほぼ全面にわたって電源供給領域５０を配置でき、電源供給線を太くすることができるので、電圧降下を低減できる。電源供給領域５０は、第１主電源供給線５２、第２主電源供給線５４、第３主電源供給線５６、第４主電源供給線５８を介して第１外部入力端子７０、第２外部入力端子７１、第３外部入力端子７２、第４外部入力端子７３と接続される。
【００２４】
電源供給領域５０から表示領域２０の列方向に画素列と同数の電源供給線が配線される。表示領域２０においても電源供給線が別の層に設けられているので、その線を太く配線することができる。陰極領域６０は、第１データ制御回路３０、第２データ制御回路３５、表示領域２０を覆うように設けられる。この陰極領域６０もまた各回路とは異なる層に設けられ、その層間は絶縁されている。陰極領域６０は、第１陰極コンタクト８０、第２陰極コンタクト８１、第３陰極コンタクト８２、第４陰極コンタクト８３を介して第１外部入力端子７０、第２外部入力端子７１、第３外部入力端子７２、第４外部入力端子７３と接続される。
【００２５】
第１セット信号ＶＳＴ１、第１クロック信号ＣＫＶ１、第１電源ＶＶＤＤ１、および第２電源ＶＶＳＳ１は、第１外部入力端子７０から第１選択制御回路４０へそれぞれの信号線を通じて入力される。第２セット信号ＨＳＴ１、第２クロック信号ＣＫＨ１、第３電源ＨＶＤＤ１、および第４電源ＨＶＳＳ１は、第１外部入力端子７０から第１データ制御回路３０へそれぞれの信号線を通じて入力される。第１主データ線３２は、第１外部入力端子７０から入力された輝度データの信号を第１データ制御回路３０へ伝搬する。これら各信号線の少なくとも一部は、その配線領域が電源供給領域５０と重なっている。これによりノイズや静電気の影響を低減できる。特に、第１主データ線３２が伝搬すべき輝度データに対するノイズの影響を低減できる。
【００２６】
第３セット信号ＶＳＴ２、第３クロック信号ＣＫＶ２、第５電源ＶＶＤＤ２、および第６電源ＶＶＳＳ２は、第２外部入力端子７２から第２選択制御回路４５へそれぞれの信号線を通じて入力される。第４セット信号ＨＳＴ２、第４クロック信号ＣＫＨ２、第７電源ＨＶＤＤ２、および第８電源ＨＶＳＳ２は、第２外部入力端子７１から第２データ制御回路３５へそれぞれの信号線を通じて入力される。第２主データ線３７は、第２外部入力端子７１から入力された輝度データの信号を第２データ制御回路３５へ伝搬する。これらの各信号線もまた少なくとも一部の配線領域が電源供給領域５０と重なっており、ノイズや静電気の影響を低減できる。
【００２７】
図２は、表示領域２０に含まれる１画素分の回路構成を示す。画素Ｐｉｘ１は、スイッチ回路としての第１のトランジスタＴｒ１、駆動素子としての第２のトランジスタＴｒ２、および光学素子としてのＯＬＥＤ１を含む。電源供給線Ｖｄｄ１は、ＯＬＥＤ１を発光させるための電力を供給する。電源供給線Ｖｄｄ１は、第１、２のトランジスタＴｒ１、Ｔｒ２、ＯＬＥＤ１、データ線ＤＬ１とは別の層に設けられており、その層間は絶縁されている。電源供給線Ｖｄｄ１と第１、２のトランジスタＴｒ１、Ｔｒ２、ＯＬＥＤ１、データ線ＤＬ１とを積層することにより、電源供給線Ｖｄｄ１を２次元方向に太く配置することができ、電圧降下が低減される。
【００２８】
データ線ＤＬ１は、各画素回路に書き込むべき輝度データを伝搬する。例えば同じ列に含まれる画素回路は同一のデータ線に接続される。データ線ＤＬ１は、第２のトランジスタＴｒ２に設定すべき輝度データの信号を流す。選択線ＳＬ１は、第１のトランジスタＴｒ１のオンオフを制御する選択信号を伝搬する。
【００２９】
第１、２のトランジスタＴｒ１、Ｔｒ２はｎチャネルトランジスタである。第１のトランジスタＴｒ１は、ゲート電極が選択線ＳＬ１に接続され、ドレイン（またはソース）電極がデータ線ＤＬ１に接続され、ソース（またはドレイン）電極が第２のトランジスタＴｒ２のゲート電極に接続される。
【００３０】
第２のトランジスタＴｒ２は、ソース電極が電源供給線Ｖｄｄ１に接続され、ドレイン電極がＯＬＥＤ１のアノード電極に接続される。ＯＬＥＤ１のカソード電極は接地電位と同電位とされる。ＯＬＥＤ１は、第２のトランジスタＴｒ２のゲート電極に設定された輝度データに応じて発光する。
【００３１】
以上の構成によってなされる動作手順を以下説明する。まず、選択線ＳＬ１の選択信号がハイになると第１のトランジスタＴｒ１がオンとなり、データ線ＤＬ１の電位と第２のトランジスタＴｒ２のゲート電位が同電位になる。このとき、第１データ制御回路３０は、輝度データであればゼロに相当するデータを初期化用データとしてデータ線ＤＬ１に出力し、その値が第２のトランジスタＴｒ２に書き込まれる。これにより、ＯＬＥＤ１は電源供給線Ｖｄｄ１から遮断され初期化される。その直後に、実際に設定すべき輝度データをデータ線ＤＬ１に出力し、その値が第２のトランジスタＴｒ２に書き込まれる。これにより、第２のトランジスタＴｒ２のゲートソース電圧に応じた電流が流れ、その電流量に応じてＯＬＥＤ１が発光する。
【００３２】
図３は、第１データ制御回路の構成を示す。第１外部入力端子７０から入力された第２クロック信号ＣＫＨ１と第２セット信号ＨＳＴ１がデータ用シフトレジスタ１７０に送られる。データ用シフトレジスタ１７０は、各画素回路へ輝度データを送るタイミングでデータ用バッファ回路１７２へハイを出力する。データ用バッファ回路１７２からのハイの信号によりデータ用スイッチ回路１７４がオンとなり、第１主データ線３２から分離回路１７６を介して送られた輝度データが、オンになったスイッチを通じてデータ線ＤＬ１を流れる。
【００３３】
データ用スイッチ回路１７４に含まれるスイッチ素子はデータ線の数と同数設けられる。第１主データ線３２は、分離回路１７６によってＲＧＢ３本のデータ供給線に分離され、それぞれさらに８相の輝度データに分けられる。また、３色８相分である２４個のスイッチ素子を同時にオンしており、データ用シフトレジスタ１７０に含まれるシフトレジスタの数およびバッファ回路に含まれるバッファの数は、それぞれデータ用スイッチ回路１７４に含まれるスイッチ素子数の１／２４である。
【００３４】
データ用シフトレジスタ１７０に含まれる複数のシフトレジスタ、データ用バッファ回路１７２に含まれる複数のバッファ、およびデータ用スイッチ回路１７４に含まれる複数のスイッチ素子のうち、少なくとも一部が別の層に設けられた電源供給領域５０と積層方向に重なって形成される。
【００３５】
図４は、第１選択制御回路の構成を示す。第１選択制御回路４０において、選択用シフトレジスタ１８０は画素回路の行と同数のシフトレジスタを含み、選択用バッファ回路１８２もまた画素回路の行と同数のバッファを含む。選択用シフトレジスタ１８０に第１外部入力端子７０を介して第１セット信号ＶＳＴ１および第１クロック信号ＣＫＶ１が入力され、画素回路の各行に対して順次ハイの信号を出力し、これが選択用バッファ回路１８２を介して選択線ＳＬ１へ送られる。
【００３６】
選択用シフトレジスタ１８０に含まれる複数のシフトレジスタ、および選択用バッファ回路１８２に含まれる複数のバッファのうち、少なくとも一部が別の層に設けられた電源供給領域５０と積層方向に重なって形成される。
【００３７】
図５は、表示装置の断面図である。本図では、主に電源供給領域５０、第１データ制御回路３０、表示領域２０の重なりを示す。基板１００の上に、第１データ制御回路３０のデータ用スイッチ回路１７４に含まれるスイッチ素子であるトランジスタ（以下、データ制御用トランジスタという。）が設けられている。これは、基板１００の上にバリア絶縁膜１０２を介して第２ポリシリコン層１２８が積層され、さらにその上にゲート絶縁膜１０４、第１層間絶縁膜１０６、第２層間絶縁膜１０８が積層される。電源供給領域５０は、第２層間絶縁膜１０８の上に設けられる。
【００３８】
データ制御用トランジスタは、第２ポリシリコン層１２８と導通するように設けられた第３ソース／ドレイン電極１３０、第４ソース／ドレイン電極１３２と、ゲート絶縁膜１０４上に設けられた第２ゲート電極１２７とから構成される。第３ソース／ドレイン電極１３０、第４ソース／ドレイン電極１３２は第２ポリシリコン層１２８の上から第１層間絶縁膜１０６の上まで貫層する。このデータ制御用トランジスタと電源供給領域５０は、積層方向において重複しているとともに、第２層間絶縁膜１０８を介して絶縁されている。
【００３９】
電源供給領域５０の上には第３層間絶縁膜１１０、第４層間絶縁膜１１２が積層され、さらに第４層間絶縁膜１１２の上に陰極領域６０が設けられている。
【００４０】
表示領域２０においては、駆動素子としての第２のトランジスタＴｒ２が基板１００の上に設けられている。第２のトランジスタＴｒ２は、第２ソース／ドレイン電極１２２、第１ソース／ドレイン電極１２０と、第１ゲート電極１２４とから構成される。第２ソース／ドレイン電極１２２、第１ソース／ドレイン電極１２０は、基板１００上に積層された第１ポリシリコン層１２６の上に設けられ、第１ポリシリコン層１２６と導通する。第１ゲート電極１２４は、第１ポリシリコン層１２６の上に積層されたゲート絶縁膜１０４の上に設けられる。
【００４１】
第２ソース／ドレイン電極１２２は、第２層間絶縁膜１０８の上層に設けられた電源供給領域５０の電源供給線と、コンタクトを介して接続され導通する。電源供給領域５０の上には、第３層間絶縁膜１１０と第４層間絶縁膜１１２が積層され、その上に有機ＥＬ層１１４と陰極領域６０がさらに設けられる。有機ＥＬ層１１４は、その上面の陰極領域６０と全面的に接触する。
【００４２】
画素電極１１６は第３層間絶縁膜１１０の上に設けられ、有機ＥＬ層１１４はコンタクト部１１４ａを介して画素電極１１６と接続される。画素電極１１６は、コンタクト１１８を介して第１ソース／ドレイン電極１２０と接続される。これにより、電源供給領域５０の電源供給線が第２ソース／ドレイン電極１２２、第１ポリシリコン層１２６、第１ソース／ドレイン電極１２０、コンタクト１１８を介して画素電極１１６へ導通し、有機ＥＬ層１１４が発光する。
【００４３】
（第２実施形態）
図６は、第２実施形態における表示装置の構成を示す。本実施形態は、電源供給領域５０がデータ制御回路およびその回路と接続される各信号線などと積層方向に重複する面積が第１実施形態よりも狭い点で異なる。また、外部入力端子、データ制御回路、選択制御回路がそれぞれ一つで構成されている点でも第１実施形態と異なる。
【００４４】
本実施形態においても電源供給領域５０を各回路や各信号線と別の層に設けたことにより、電圧降下の低減、周辺回路の小型化、ノイズや静電気からの保護といった効果が得られる。また、第１データ制御回路３０には輝度データを伝搬する回路や信号線が多数配置されており、電源供給領域５０と重なる部分はノイズや静電気から保護される効果が大きい。
【００４５】
（第３実施形態）
図７は、第３実施形態における表示装置の構成を示す。本実施形態は、表示領域２０と重なる電源供給線Ｖｄｄが表示領域２０の列方向だけでなく行方向にも設けられ、網目状に形成されている点で第１実施形態と異なる。表示領域２０の各画素回路に含まれるトランジスタやＯＬＥＤとは異なる層に電源供給線が設けられているので、他の回路を干渉することなく太く配線できる。その上、縦横に配線するので、電源供給線の総面積を第１実施形態よりも広くでき、電圧降下の低減効果がより大きい。
【００４６】
（第４実施形態）
図８は、第４実施形態における表示装置の構成を示す。本実施形態は、外部入力端子が６個、データ制御回路が８個、選択制御回路が４個、陰極コンタクトが６個である点で第１〜３実施形態と異なる。第１外部入力端子７０には第１、２データ制御回路２３０、２３１、および第１選択制御回路２４０に入力する信号線、電源供給領域５０、第１陰極コンタクト８０が接続される。第２外部入力端子７１には第３、４データ制御回路２３２、２３３、および第２選択制御回路２４２に入力する信号線、電源供給領域５０、第２陰極コンタクト８１が接続される。第３外部入力端子７２には、第５、６データ制御回路２３４、２３５、および第３選択制御回路２４１に入力する信号線、電源供給領域５０、第３陰極コンタクト８２が接続される。第４外部入力端子７３には、第７、８データ制御回路２３６、２３７および第４選択制御回路２４３に入力する信号線、電源供給領域５０、第４陰極コンタクト８３が接続される。第５外部入力端子７４は電源供給領域５０および第５陰極コンタクト８４と接続され、第６外部入力端子７５は電源供給領域５０および第６陰極コンタクト８５と接続される。
【００４７】
本実施形態の表示領域２０は、複数の画素回路が縦横比２×４の８つのサブ領域２１〜２８に分割されている。８つのデータ制御回路と４つの選択制御回路がそれぞれ別個のサブ領域を分担することにより、輝度データを画素回路へ同時に書込める数を増加させている。こうした分割設計は処理の効率化だけでなく、各回路や信号線の配置レイアウトにも効率化をもたらす。すなわち、配線長を短縮化し、レイアウトの対称性を維持できる。図においては上下左右の対称性が保たれており、周辺回路の小型化に寄与する。また、電源供給領域５０を別の層に設けて他の回路を干渉させないため、表示領域２０を分割しても信号線の配線が容易である。
【００４８】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、その各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例を挙げる。
【００４９】
実施形態におけるスイッチ回路としてのトランジスタは、ふたつ以上直列におかれてもよい。その際、電流増幅率など、それらのトランジスタの特性を異ならせてもよい。例えば、駆動素子としてのトランジスタに近い側のトランジスタの電流増幅率を低めに設定すれば、漏れ電流を減らす効果が大きい。
【００５０】
さらに、これらのトランジスタと駆動用トランジスタの特性を変えてもよい。例えば、駆動用トランジスタの電流増幅率を小さくした場合、同じ輝度レンジに対応する設定データのレンジが広がるため、輝度の制御が容易になる。
【００５１】
【発明の効果】
本発明によれば、表示装置における電気的特性を向上させることができる。
【図面の簡単な説明】
【図１】第１実施形態における表示装置の構成を示す図である。
【図２】第１実施形態における表示領域に含まれる１画素分の回路構成を示す図である。
【図３】第１実施形態における第１データ制御回路の構成を示す図である。
【図４】第１実施形態における第１選択制御回路の構成を示す図である。
【図５】第１実施形態における表示装置の断面図である図である。
【図６】第２実施形態における表示装置の構成を示す図である。
【図７】第３実施形態における表示装置の構成を示す図である。
【図８】第４実施形態における表示装置の構成を示す図である。
【符号の説明】
１０　表示装置、　２０　表示領域、　３０　第１データ制御回路、　３２　第１主データ線、　３５　第２データ制御回路、　３７　第２主データ線、　４０　第１選択制御回路、　４５　第２選択制御回路、　５０　電源供給領域、　７０　第１外部入力端子、　７１　第２外部入力端子、　７２　第３外部入力端子、　７３　第４外部入力端子、　１７０　データ用シフトレジスタ、　１７２データ用バッファ回路、　１７４　データ用スイッチ回路、　１８０　選択用シフトレジスタ、　１８２　選択用バッファ回路。
【図１】
2004118015.tif 000003
【図２】
2004118015.tif 000004
【図３】
2004118015.tif 000005
【図４】
2004118015.tif 000006
【図５】
2004118015.tif 000007
【図６】
2004118015.tif 000008
【図７】
2004118015.tif 000009
【図８】
2004118015.tif 000010