(57)【要約】【課題】高精度の回路素子を用いることなく、低消費電流で、リプル除去率が非常に高く、応答の速い直流安定化電源回路を提供する。【解決手段】基準電圧とバイアス電流を発生する手段と、電圧出力を生成する電圧電流出力手段と、出力電圧の誤差ないし変動を検出する出力検出手段と、前記基準電圧に対する誤差電圧を増幅する誤差増幅手段と、前記電圧電流出力手段の電圧および前記基準電圧に応答して、前記電圧電流出力手段の出力または前記誤差増幅手段の出力を制御する起動制御手段とを有しており、該起動制御手段は、構成素子のサイズで定まる所定の内在閾値を有し、かつ、前記電圧電流出力手段の出力電圧に応じて電圧変換して保持する機能を有し、かつ、前記基準電圧の出力を定電流的に駆動する端子と前記誤差増幅器の出力を駆動制御する端子とを有し、前記電圧出力が前記の内在閾値に到達するまで駆動制御する。【選択図】      図１１
2004310541.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧とバイアス電流を発生する手段と、
電圧出力を生成する電圧電流出力手段と、
出力電圧の誤差ないし変動を検出する出力検出手段と、
前記基準電圧に対する誤差電圧を増幅する誤差増幅手段と、
前記電圧電流出力手段の電圧および前記基準電圧に応答して、前記電圧電流出力手段の出力または前記誤差増幅手段の出力を制御する起動制御手段とを有しており、
該起動制御手段は、構成素子のサイズで定まる所定の内在閾値を有し、かつ、前記電圧電流出力手段の出力電圧に応じて電圧変換して保持する機能を有し、かつ、前記基準電圧の出力を定電流的に駆動する端子と前記誤差増幅器の出力を駆動制御する端子とを有し、前記電圧出力が前記の内在閾値に到達するまで駆動制御することを特徴とする、直流安定化電源回路。
【請求項２】
基準電圧とバイアス電流を発生する手段と、
電圧出力を生成する電圧電流出力手段と、
出力電圧の誤差ないし変動を検出する出力検出手段と、
前記基準電圧に対する誤差電圧を増幅する誤差増幅手段と、
前記電圧電流出力手段の電圧および前記基準電圧に応答して、前記電圧電流出力手段の出力または前記誤差増幅手段の出力を制御する起動制御手段とを有しており、
該起動制御手段は、構成素子のサイズで定まる所定の内在閾値を有し、かつ、前記電圧電流出力手段の出力電圧に応じて電圧変換して保持する機能を有し、かつ、前記基準電圧の出力を定電流的に駆動する端子と前記誤差増幅器の出力を駆動制御する端子とを有し、前記電圧出力が前記の内在閾値に到達するまで駆動制御し、
出力過電流時に過電流検出信号を出力する過電流保護手段を有し、
該過電流検出信号によって、前記起動制御手段の前記基準電圧の出力を定電流的に駆動する端子は活性化され、前記誤差増幅器の出力を駆動する端子は非活性化されることを特徴とする、直流安定化電源回路。
【請求項３】
基準電圧の発生とバイアス電流の発生とをそれぞれ別個の独立した手段として構成したことを特徴とする、請求項１又は２に記載の直流安定化電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流安定化電源装置に関する。特に低動作電流でかつ高いリプル雑音除去率を達成する方法と回路に関するものである。
【０００２】
【従来の技術】
携帯電子機器に限らずその他の電子装置には通常、直流安定化電源回路が必ず複数個内蔵されている。デジタル回路用、高周波回路用、アナログ回路用などにそれぞれ適した特性の電源回路が配置されている。ちなみに携帯電話器の場合、送信部の電源のリプル除去率が悪いと通話明瞭度が劣化するので出来るだけ高いリプル除去率が求められる。デジタルコード化された無線通信手段であっても、送受信はキャリア信号をアナログ的に変調復調するので電源リプル雑音はエラー率に悪い影響をもたらす。従来の技術によればたとえば−８０ｄＢのリプル除去率を達成するためには十分な動作電流数１００μＡも流せば可能であった。いくつかの発明が提案されているが、低動作電流を大幅に減らしてかつ高リプル除去率を実現する提案は未だなされていない。
【０００３】
世界中で動作している電子装置の数は数十億の単位と推定される。ちなみに１つの電源回路が２００μＡで動作しているとすると、５０億個で１，０００，０００Ａの電流を流していることになり、３Ｖで動作しているとすると３０００ＫＷの電力が消費されている計算になる。
【０００４】
本発明はあらゆる電子装置に使われる直流電圧安定化回路の消費電流を劇的に下げてかつ特性も向上して、地球のエネルギー節減に貢献しようとするものである。以下、図面を参照しつつ、従来技術および従来技術下での回路理論について考察する。
【０００５】
［従来例１］
図１は、従来のＣＭＯＳ型安定化電源回路の構成例である（特許文献１参照。）。
【０００６】
図１では、１，２が電源供給端子を示し、３は出力端子を示す。５０が基準電圧Ｖｒｅｆを発生する基準電圧回路、６０は動作電流を定めるバイアス電流発生回路、１００は基準電圧に対する誤差電圧を増幅する誤差増幅回路、３０は電源回路の出力を生成する電圧出力回路、４０は出力電圧の変動を検出し分圧する出力分圧回路である。
【０００７】
この従来の安定化電源回路の具体例が図２に示されている（特許文献２参照。）。誤差増幅器１００は２段構成で、差動増幅回路１０が１段目、位相反転増幅器２０が２段目である。３０は出力回路例、４０は出力分圧回路例を示す。
【０００８】
図３は、図１の従来例回路における直流特性を示すグラフで、横軸に電源電圧Ｖｄｄをとり、縦軸に回路全体の動作電流３１と出力トランジスタＰ４のゲート電圧３２、出力電圧Ｖｏｕｔ３３、基準電圧Ｖｒｅｆ３４をとって、特性が示されている。
【０００９】
図４は、図３の出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆの特性を１００００倍に拡大して示したグラフである。図４（ａ）の曲線４１は出力電圧Ｖｏｕｔの特性曲線、図４（ｂ），（ｃ），（ｄ）の曲線４２，４３，４４は基準電圧Ｖｒｅｆの特性曲線をそれぞれ示す。
【００１０】
図４の基準電圧曲線４２に見られるように、一般的には基準電圧源は正の電源電圧係数を持ち、電源電圧が上がるとその出力も増加する性質を持っている。これはリプル除去には非常に具合が悪く、低周波域のリプル除去率は基準電圧の電源依存係数が大きく影響する。電源電圧係数をゼロにすることは不可能ではないが、トリミングや特殊な電圧係数素子を用いる必要があるので、広く普及している半導体製造方法では非常に高価なものになってしまう。
【００１１】
【特許文献１】
特開平１１−３３８５５９号公報（第６図）
【特許文献２】
特開２０００−２８４８４３号公報（第８図）。
【００１２】
［従来回路の理論的考察］
出力電圧を理論的に考察すると、出力電圧Ｖｏｕｔは次の式で表される。
【００１３】
Ｖｏｕｔ＝Ｖｒｅｆ＊（Ａｖ／１＋Ｋ＊Ａｖ）＋Ｓｏ……………（１）
Ｖｒｅｆは基準電圧、Ａｖは誤差増幅器の電圧利得、Ｋは分圧回路の分圧比、Ｓｏは誤差増幅器のシステムオフセット電圧を示す。
【００１４】
基準電圧Ｖｒｅｆは電源電圧Ｖｄｄの変動の影響を受けるので、その変化率はＶｒｅｆの電源電圧係数ΔＶｒｅｆ＝（δＶｒｅｆ／δｖ）／Ｋで表される。
【００１５】
Ｋは出力分圧抵抗の分圧比なのでＫ＜１であり、Ｖｒｅｆに乗ってきたリプルΔＶｒｅｆはフィルタで除去しないと高いＰＳＲＲ（Ｐｏｗｅｒ  ＳｕｐｐｌｙＲｅｊｅｃｔｉｏｎ  Ｒａｔｉｏ，電源がたとえば１Ｖ変化した時の出力変化の割合を示す。ちなみに１ｍＶ変化すればＰＳＲＲは１ｍＶ／１Ｖ＝−６０ｄＢとなる。）が実現できないが、Ｖｒｅｆのリプルは非常に低い周波数から高い周波数まで含まれるので、フィルタには大きな時定数が要求されていて、全部の周波数帯域を除去するフィルタは同一の半導体チップ上に集積することは実現できていない。
【００１６】
図４（ｂ）において、基準電圧Ｖｒｅｆの特性曲線４２では、電源電圧Ｖｄｄが４Ｖ〜５Ｖ（０ｄＢ）の間で約１０μＶ（−１００ｄＢ）増加している。Ｖｏｕｔ４１は約１００μＶ（−８０ｄＢ）増加している。
【００１７】
基準電圧Ｖｒｅｆの電源電圧依存性（δＶｒｅｆ／δｖ）は、基準電圧回路の種類によって大きな差がある。図４（ｂ）の基準電圧曲線４２は、図７（ａ）に示される回路の場合を示している。図７（ｂ）、（ｃ）の回路の場合をそれぞれ図４（ｃ），（ｄ）の基準電圧曲線４３，４４に示す。ちなみに基準電圧曲線４３では、δＶｒｅｆ／δｖは約（−８０ｄＢ）、４４はδＶｒｅｆ／δｖは約（−６４ｄＢ）である。
【００１８】
基準電圧源の重要な要素として、電源立ち上がり時の過渡応答特性がある。図７において（ｂ）と（ｃ）の回路は動作安定点が２箇所あるので、電源電圧の立ち上がり時間と負荷容量によっては電圧を発生しない場合がある。
【００１９】
Ｋは出力分圧回路の分圧比で次式に示される。
【００２０】
Ｋ＝Ｒ１／Ｒ１＋Ｒ２
Ｒ１，Ｒ２は出力分圧回路の抵抗であり、ポリシリコンで製造すれば電源電圧Ｖｄｄの影響を無視できるので、Ｖｄｄの変化率は考えないことにする。Ｋの値は出力電圧を決める分圧値であり、基準電圧Ｖｒｅｆは０．２Ｖから０．８Ｖが一般的であり極端に小さな値や大きな値は設定できないので、リプル低減には限定的にしか寄与しないといえる。図４（ｃ）の基準電圧曲線４３の例でみると、Ｋ＝０．２の場合、δＶｒｅｆ／δｖは約１００μＶだから
ΔＶｒｅｆ＝１００μＶ／０．２＝５００μＶと大きく劣化している。この解決策として本発明における構成があげられる。基準電圧源の電源として安定化出力を入力すれば大幅にΔＶｒｅｆが改善することが期待できる。
【００２１】
Ｓｏはシステムオフセット電圧を表していて、回路構成上不可避的に発生するもので、従来採用されなかった考え方で、実験値からその存在を仮定して導入した。経験的に電源電圧Ｖｄｄの影響を受けると知られており、たいていはプラスの係数を有するが、マイナス傾斜に出来ると重要な働きをすることを式（１）は示している。
【００２２】
Ｓｏの電源電圧係数ΔＳｏ＝δＳｏ／δｖ
Ａｖは回路全体の増幅率でオープンループ利得あり、当然電源電圧Ｖｄｄ依存性があるので、変化率は次の微分式で表される。
【００２３】
ΔＡｖ＝（δＡｖ／δｖ）／（１＋ＫＡｖ）２
ちなみにＡｖ＝１００００倍（８０ｄＢ）、Ｋ＝０．５、電源電圧が１Ｖ上昇すると１００００倍から１２０００倍に変化すると、δＡｖ＝２０００倍、δＶ＝１ｖとなり
ΔＡｖ＝８０ｘ１０−６
Ｖｒｅｆ＝１．２Ｖのとき、リプル成分は９６μＶ（−８０．５ｄＢ）に相当して無視できるレベルでないことがわかる。
【００２４】
以上の理論的考察から、合計の出力電圧Ｖｏｕｔのリプル成分は次式で表される。
【００２５】
ΔＶｏｕｔ＝ΔＶｒｅｆ＋Ｖｒｅｆ＊ΔＡｖ＋ΔＳｏ……………（２）。
【００２６】
［動作安定度の考察］
次に安定度に関し、各増幅段の利得と極点、ゼロ点、の周波数理論式を検討する。
【００２７】
ここでは次のテキストを参考にした：
ＡＮＡＬＯＧ  ＩＮＴＥＧＲＡＴＥＤ  ＣＩＲＣＵＩＴ  ＤＥＳＩＧＮ，  ＢＹ  ＪＯＨＮＳ  ａｎｄ  ＭＡＲＴＩＮ，  ＪＯＨＮ  ＷＩＬＥＹ  ＆  ＳＯＮＳ，  ＩＮＣ．  ２２３−２２４頁。
【００２８】
図２において、誤差増幅器１００の１段目の作動増幅回路１０、２段目の位相反転回路２０、出力トランジスタも増幅作用を有するので、３段目として電圧利得をそれぞれＡｖ１，Ａｖ２，Ａｖ３すると
Ａｖ＝Ａｖ１＊Ａｖ２＊Ａｖ３であり、
ｉ番目の増幅段の利得をＡｖｉは次式で表される。
【００２９】
Ａｖｉ＝Ｇｍｉ＊Ｚｏｉ……………（３）
ただし、Ｇｍｉ、Ｚｏｉはｉ段目の増幅器のコンダクタンスと出力インピーダンスである。
【００３０】
Ｚｏｉ＝Ｒｐｉ／／Ｒｎｉ／／Ｃｏｉ
ただし、Ｒｐｉ／／Ｒｎｉ／／Ｃｏｉはｉ段目の出力Ｐ形トランジスタの出力抵抗Ｒｐｉと、Ｎ形トランジスタの出力抵抗Ｒｎｉと、ｉ段目出力の容量分Ｃｏｉとの並列インピーダンスをあらわす。例としてｉ段目のＰ−ＦＥＴの出力抵抗は、ドレインゲート電圧をＶｄｇｉ、閾値をＶｔｐｉとすると、その出力抵抗Ｒｐｉは次式となる。
【００３１】
Ｒｐｉ＝α（Ｌｉ／Ｉｄｉ）√（Ｖｄｇｉ＋Ｖｔｐｉ）……………（４）
ただし、α，Ｌｉ，Ｉｄｉはそれぞれ補正係数で、大体５ｘ１０６√Ｖ／ｍ、ｉ番目のトランジスタのチャネル長、ドレイン電流である。
【００３２】
また、ｉ段目の増幅器のコンダクタンスは次式で表される。
【００３３】
Ｇｍｉ＝√｛２μｐ  Ｃｏｘ（Ｗｉ／Ｌｉ）Ｉｄｉ｝………（５）
ただし、μｐ，Ｃｏｘ，ＷｉはそれぞれＰ形ＦＥＴのキャリア移動度、ゲート酸化膜の単位容量、ｉ番目のトランジスタｉのチャネル幅である。
【００３４】
次に周波数特性を考察する。
【００３５】
１段目、２段目、３段目の増幅回路はそれぞれＦｐｉの周波数で極点を持つ。
【００３６】
Ｆｐｉ＝１／２π＊Ｚｏｉ……………（６）
各段の出力は周波数Ｆｐｉで増幅度が−６ｄＢ／オクターブで減衰し始める。
【００３７】
リプル雑音除去率に関して、前述の式（２）から、出力電圧Ｖｏｕｔのリプル成分を小さくするためには、増幅率Ａｖが大きければ大きいほどよいことがわかる。（５）式からわかるように、回路利得を高くするためにはドレイン電流Ｉｄｉをある程度大きくすれば効果があることが推定できる。一方、式（４）はドレイン電流Ｉｄｉを小さくすると出力インピーダンスがあがって利得が上昇することを示している。また式（４）と（６）はドレイン電流Ｉｄｉを下げると極周波数が下がって、高い周波数まで利得が伸びないことを示している。
【００３８】
この段階では安定度やリプル除去率を考察するにはまだ不十分であり、周波数特性にはさらにゼロ点の存在が関係する。極点周波数では利得が−６ｄＢ／オクターブで減衰してゼロ点周波数では＋６ｄＢ／オクターブで上昇するが、通常は極点周波数が低いので利得は平坦な特性を示す。
【００３９】
図２の従来の回路では、もっとも大きく位相や利得の周波数特性に２つのゼロ点がある。第１のゼロ点周波数Ｆｚ１は次式で示すように、出力平滑コンデンサＣ３と負荷抵抗Ｒ３で定まる。
【００４０】
Ｆｚ１＝１／２π＊Ｒ３＊Ｃ３……………（７）
第２のゼロ点周波数は非常に重要である。出力トランジスタＰ４の出力回路は、集積化電源回路においては太さ２５μから３０μの太さの金線で接続されていて、長さが１ｍｍから３ｍｍなら数十ミリオームから百数十ミリオームの抵抗を有する。金線の両端はアルミパッドとリード線に圧着されている部分で数十ミリオームの接触抵抗と寄生抵抗を有する。合計抵抗Ｒｏｇ＝１００ｍΩから２００ｍΩの抵抗を有している。また平滑用出力コンデンサＣ３の等価直列抵抗ＥＳＲも大きく関係する。第２のゼロ点周波数Ｆｚ２は次式で決まる。
【００４１】
Ｆｚ２＝１／２π＊（Ｒｏｇ＋ＥＳＲ）＊Ｃ３……………（８）
ただし、ＥＳＲは出力平滑コンデンサＣ３の等価抵抗である。
【００４２】
［ゼロ点周波数考察］
Ｃ３は一般的には１０００ｐＦから１０μＦが広く利用される。Ｒ３は負荷電流によって大きく変動する。例えば１０Ωから１００ＫΩ程度とし、Ｒｏｇは２００ｍΩ、ＥＳＲ＝２０ｍΩとすると、
Ｆｚ１＝０．１５Ｈｚ．．．１．５ＭＨｚ
Ｆｚ２＝７２ＫＨｚ．．．．７．２ＭＨｚ
Ｆｚ１は動作中の出力電流に依存して大きく移動する。負荷電流が大きいときは非常に高い周波数に、無負荷状態では低い周波数に移動して、位相回転が低い周波数から生じて不安定状態が出来やすい。
【００４３】
Ｆｚ２は一度各部の値を設定すれば負荷電流には依存しないが、出力平滑コンデンサの等価抵抗ＥＳＲはコンデンサの種類によって大きく変化する。ケミカルコンデンサや電解コンデンサでは数オームから数十オーム、タンタルコンデンサで１Ωから数オーム、セラミック系コンデンサで数ミリオームから数百ミリオームと言われている。従って使用するコンデンサの種類によって動作が不安定になる事がある。Ｆｚ２は、後で詳しく述べるが、ちょうど位相遅れが１８０度のあたりの位相特性に影響するので安定度にとって重要な要素である。
【００４４】
［安定度と極点周波数の具体例考察］
安定化電源回路の安定度は、極点周波数が互いに離れていれば安定であるとされている。例えば１０倍程度離れていると問題が起きないとされている。格段の極点周波数の具体例を検討してみる。
【００４５】
１段目の極点周波数Ｆｐ１は、Ｒｏ１＝３００ＫΩ．．．１５０ＫΩ，Ｃｏ１＝０．１−０．２ｐＦ，Ｆｐ１＝数百キロヘルツから数メガヘルツ程度になる。周波数が高いので安定度に関して比較的問題になりにくく、Ｃｏ１が小さいので位相補償を行うための追加する容量が少なくてすみ、位相補償をかける場所として最適である。図２のＰ３のゲートドレイン間に容量と抵抗の直列回路を付加することで、安定な誤差増幅器が構成できる。しかし、従来の回路ではこの位相補償が大きい場合、高周波域においてＰＳＲＲ特性を大きく犠牲にしてしまうことが一般的に知られている。
【００４６】
２段目の極点周波数Ｆｐ２は、Ｒｏ２＝５０ＫΩ．．．１００ＫΩ，Ｃｏ２＝１５０ｐＦ．．．．２５０ｐＦ，Ｆｐ２＝数キロヘルツから１０数キロヘルツである。Ｃｏ２は出力トランジスタのゲート容量と追加容量Ｃ２の和である。出力電流規格つまり出力トランジスタサイズで変化するが、大きな出力トランジスタの回路では最初から大きな容量がＣｏ２に入ってしまう。動作中はほぼ固定しているが、次に述べるＦｐ３との位置関係で問題になる。
【００４７】
３段目の極点Ｆｐ３は最終段の極点周波数で、Ｒｏ３が負荷電流によって大きく変化するので、動作中に大きく変動する。無負荷のときはＲｏ３が出力分圧抵抗と等しくなって、出力分圧抵抗が大きいと数百ヘルツまで下がり、低い周波数から位相が回転するので、位相余裕が少なくなって不安定になるおそれが出てくる。そのために出力分圧抵抗を低くしてアイドリング電流を流しておいてこれを回避する。しかしこのことが、回路電流を極端に低減できない理由の一つでもある。
【００４８】
極点周波数Ｆｐ３は、大きな負荷電流が流れるときは１５０ＫＨｚ程度まで上昇する。このとき２段目の極点周波数ＦＰ２に接近してかつ利得が大きいと動作が不安定なるので、Ｆｐ２をずらす必要が生じる。Ｆｐ２を高くすることは、このままの回路構成では不可能なので、従来はＣ２を増加してＦｐ２を下げる対策が一般的である。しかしこの方法は、出力ＦＥＴ  Ｐ４のゲートに数ピコファラッドから数百ピコファラッドのコンデンサを付加するので、電源リプル雑音がＰＤノードから出力電圧端子Ｖｏｕｔに抜けてしまい、リプル雑音除去が犠牲になることが避けがたい。さらにパルス的な変化への応答に際して、付加されたコンデンサの充放電をすばやく行うために、出力トランジスタＰ４を駆動するトランジスタＰ３には、十分な動作電流を流しておく必要がある。
【００４９】
このように従来の回路構成では、良好なリプル雑音除去率例えば１０ＫＨｚで−８０ｄＢ以上の特性および良好な安定度を得るためには、十分な動作電流とアイドリング電流を流す必要があることが上述の理論的考察からも推定される。
【００５０】
［従来回路のシミュレーション特性］
図５と図６は従来の回路で、動作電流を大きくした場合と減らした場合の利得−周波数特性、位相−周波数およびＰＳＲＲ特性をシミュレーションにより求めたグラフを示している。特性曲線５１，５２，５３は出力電圧Ｖｏｕｔの利得−周波数特性を示し、曲線５４，５５，５６は位相−周波数特性を示し、特性曲線６１，６２，６３はＰＳＲＲ特性を示す。特性曲線５１，５４、６１は動作電流が１００μＡ以上の時、特性曲線５２，５５、６２は動作電流が２μＡ以下の時をそれぞれ示す。位相余裕度は回路の安定度を測る指数であるが、利得が１もしくは０ｄＢの時の１８０度からの位相差で定義される。利得１の周波数で１８０度の遅れ位相から位相が４０度以上離れていれば、安定であり、発振しないとされている。利得余裕度も回路の安定度を測る指数であるが、出力信号の位相が１８０度遅れた時の利得の減衰割合で定義される。１８０度位相が遅れた時の周波数で利得が１２ｄＢ以上減衰していれば、安定であり、発振しないとされている。以下、位相余裕度について検討を行う。
【００５１】
図５では、特性曲線５４は、０ｄＢを横切る周波数１５ＫＨｚ付近で、位相余裕が約６０度で十分な余裕がある。特性曲線５１は、動作電流が十分大きいときのＰＳＲＲ特性で、良好なＰＳＲＲ−９０ｄＢが得られていることを示している。
【００５２】
ところが、特性曲線５２が０ｄＢの時に特性曲線５５はすでに２００度を過ぎていて、特性曲線５５が１８０度を横切る周波数２０ＫＨｚ付近で、特性曲線５２はまだ十分な利得４０ｄＢを有していて、この付近の周波数で発振することを示している。つまり従来の回路では、動作電流を減らしていくと、位相の回転が低い周波数からおきて利得も下がらず、安定動作できなくなることを示してしている。
【００５３】
特性曲線５３，５６，６２は動作電流を２μＡ以下に減らした時、Ｃ３を１００μＦと大きくして、位相特性を改善して安定度を高めた回路の特性である。Ｃ３を大きくしたので、第３極点周波数Ｆｐ３が大幅に下がって、利得が４０ｄＢ程度低下している。第２ゼロ点周波数Ｆｚ２は、大きなＣ３のために１ＫＨｚと１０ＫＨｚの間に設定されて、位相遅れを抑えて安定度を大きく改善している。特性曲線５３の利得０ｄＢのとき、特性曲線５６は位相余裕約５０度があることを示している。このように極点とゼロ点を調整すれば従来の回路方式でも、動作電流を大幅に下げて安定度を確保して安定化電源回路を作ることは可能であるが、Ｃ３に大きな容量値が必要なので小型機器には採用できないことと、結果としてＰＳＲＲは大幅に低下してしまう問題がある。図６の特性曲線６２は、特性曲線５３，５６に対応するＰＳＲＲ特性で、６１に比べて１０ＫＨｚ付近で約３０ｄＢ以上も特性が劣化していることを示している。
【００５４】
特性曲線６３は、図２における従来例の回路で動作電流を２μＡ以下にした場合のＰＳＲＲ特性を比較のために示す。２段増幅構成なので利得が不足して、良好な特性が得られていないことを示している。
【００５５】
以上の考察から、従来の回路方式では非常に安定度の良い基準電圧源を利用して、かつ誤差増幅器の動作電流を十分大きくしないと、良好なリプル除去率は達成できなかった。
【００５６】
リプル除去については携帯電話や無線ＬＡＮの市場拡大に応じて数多くの提案がされている。大まかに以下に大別される。
【００５７】
（１）極点ゼロ点周波数の最適化と利得増大による方法
ＵＳＰ５６３１５９３，ＵＳＰ６３０４１３１、特開２００１−１９５１３８、特開２０００−２８４８４３、特開平４−２６３３０３、特開平５−３５３４４（２）基準電圧源と誤差増幅器を自分の安定化電圧で動作させる方法
ＵＳＰ５８８９３９３
（３）極点ゼロ点周波数を負荷状態で適応制御する方法
ＵＳＰ６２４６２２１、特開２０００−４７７３８
（４）リプルフィルタで除去する方法。
【００５８】
特開平８−２７２４６１、ＵＳＰ５１３０５７９、ＵＳＰ４３２７３１９
（５）リアクトルトランスでキャンセルする方法
ＵＳＰ５６６８４６４，特開２００１−３３９９３７
（６）基準電圧源を自分の安定化電圧で動作させる方法
特開平５−３５３４４、特開２００２−１８２７５８、特開２００２−１８２７５８
分類（１）は、近年最も多く提案されているもので、リプル除去特性が非常に優れているが電流増幅器を追加するので素子数が増加することと基本的には理論的に動作電流を激減させることは出来ない問題は残っている。
【００５９】
分類（２）は、起動時にもとの電源から自分で安定化した安定化出力に切り替える瞬間に不安定状態が必ず出現して、動作開始から出力が安定するまでの時間が長くなる点が問題である。近年の携帯電話などの応用では、電力を節約するために電源が間欠的に動作しているので、起動に時間がかるのは致命的である。また誤差増幅器と出力トランジスタの間に正確なレベルシフト回路が必要になるので、動作電流がそこでも増加することになり、低消費電流は実現出来ない。
【００６０】
分類（３）は分類（１）と同様、誤差増幅器の設計理論は従来のまま適用されるので、動作電流が減らせないことと、負荷電流が変化の激しい非常に雑音を多く含む性質があり、それをフィードバックするとリプル除去特性を阻害することになる問題を含んでいる。
【００６１】
分類（４）は、リプル成分が数Ｈｚから高周波領域までの周波数帯域を含み、特に低い周波数のリプルをフイルタで取り除くためには大きな時定数が不可欠であり、半導体基板上に集積するのには、大きなコスト上昇なしには実現不可能である。
【００６２】
分類（５）は、大きなリアクトルトランスは集積化不可能なので問題にならない。
【００６３】
分類（６）は分類上（２）と相似であるが、基準電圧源のみに自らの安定化出力電圧を供給するので、回路構成が簡単になる可能性がある。基準電圧源に高精度な回路が不要であり、大きなＰＳＲＲ改善効果が得られるが、デメリットも多い。一番の欠点は、電源立ち上がりの時、起動しない問題を持っていることである。第二は、正帰還による動作不安定問題である。これらの問題を解決するために、多くの追加回路素子が必要になる。以下にこの分類（６）について詳しく述べる。
【００６４】
［従来の起動制御回路の問題点］
図９は、従来の基準電源切り替え式安定化電源回路図を示す。図９において、１００は誤差増幅器を示し、その回路例を図１７に示し、図中１０は１段目の差動増幅回路、２０は２段目の位相反転回路を示す。Ｐ１、Ｐ２はＰ−ＦＥＴ、Ｎ１からＮ４はＮ−ＦＥＴをそれぞれ示す。Ｃ１とＲ４は容量と抵抗で位相補償を実現している。図９において、３０は出力回路で、図１８にその回路例、４０が誤差検出分圧回路で、図１９がその回路例、５０が基準電圧回路で、図７にその回路例、８０が起動制御回路、８１が切り替えＰ−ＦＥＴスイッチである。
【００６５】
起動制御回路８０はいろいろな実現方法があるが、典型的な回路例が図２０に示され、図中Ｎ２０１からＮ２０６はＮ−ＦＥＴ、Ｐ２０１からＰ２０９はＰ−ＦＥＴを示す。図２０の５１は基準電圧源兼用バイアス電流源、１１はヒステリシスつきコンパレータ回路、２１はバッファ回路を示す。基本的な動作は入力端子ＩＮに安定化電源の出力電圧Ｖｏｕｔを与え、基準電圧源５１の電圧よりも低いときには出力Ｑはローレベルで図９の切り替えスイッチ８１のトランジスタＰ２をＯＮし、電源電圧Ｖｄｄを図９の基準電圧発生回路５０に供給して基準電圧を起動させる。図９の出力電圧Ｖｏｕｔが立ち上がって図２０の基準電圧源５１の電圧よりも高くなると、図９の切り替えスイッチ８１のトランジスタＰ１オフ、トランジスタＰ２オンにして、安定化出力電圧Ｖｏｕｔを供給する。たとえば図９の基準電圧発生回路５０の電源電圧特性が多少悪くても、安定化された電圧入力によって基準電圧は簡単に−１０μＶ（−１００ｄＢ）程度の安定度が得られる。
【００６６】
つまり図７の（ｂ）（ｃ）の基準電圧回路の電源電圧特性は（ａ）に比べてよくないが、標準的なデジタル回路の製造工程と同じ工程で製造することができるので望ましいが、加工寸法がサブミクロンよりもさらに小さくなると、図７（ａ）の回路のように、デプレションＦＥＴは閾値Ｖｔｈの制御が困難となってくるので、使用が困難になると予測されている。したがって（ｂ）（ｃ）の基準電圧回路を使って、低消費電流、高精度のＰＳＲＲの優れた安定化電源を実現することが大いに望まれる。
【００６７】
図８（ａ），（ｂ），（ｃ）は、図７（ａ），（ｂ），（ｃ）における基準電圧回路の２０ｍＳのゆっくりした電源立ち上がり時の過渡応答特性曲線を示す。特性曲線８１，８２，８３が図７（ａ），（ｂ），（ｃ）の基準電圧回路にそれぞれ対応して示されている。特性曲線８１は遅れなく応答しているが、特性曲線８２，８３は大きく遅れて応答していることを示している。これは後述する起動時の問題に関係してくるもので、最悪時には基準電圧回路から出力が出ない状態が出現する。
【００６８】
図１０（ａ），（ｂ），（ｃ）に、図９の従来の基準電源切り替え式安定化電源回路の過渡応答動作波形を示す。図中横軸は時間軸、電源電圧Ｖｄｄは立ち上がり時間５μＳのステップ波形を示し、１０１，１０２，１０３は出力電圧Ｖｏｕｔの波形、１０４は基準電圧ＶＲの波形をそれぞれ示す。
【００６９】
図中１０（ａ）の波形１０１は電源電圧Ｖｄｄが６Ｖと高い時の応答波形であり、出力電圧Ｖｏｕｔが振動して起動していることを示している。これは切り替えスイッチの切り替わるときのリンギング振動がすぐ収束しないためと推測される。図１０（ｂ）の波形１０２は図２の誤差増幅回路において安定度を確保するために、位相補償容量Ｃ１を９ｐＦと３倍大きくした時の波形を示していて、リンギング時間は波形１０１より短くなっている。つまり図９、従来の構成例においては、振動を抑えるためには大きな位相補償容量が不可欠であることを示していて、これは前述の安定度の考察で述べたように、ＰＳＲＲ特性が高周波領域で大きく劣化することを意味している。
【００７０】
図１０（ｃ）の波形１０３は電源電圧Ｖｄｄが２．２Ｖと低いときの応答特性であり、出力電圧Ｖｏｕｔ１０３が大きく遅れて起動していて、基準電圧ＶＲ１０４も大きく遅れて立ち上がっていることを示している。これは図８の基準電圧発生回路の過渡応答波形に見られるように、基準電圧回路の大きな起動時間によるものと推定されるが、この現象が顕著になると、基準電圧ＶＲが起動せず、出力電圧Ｖｏｕｔも起動しない電源として致命的な問題が起きる。
【００７１】
このように従来の切り替え式起動制御回路では、基準電圧回路のタイプにかかわらず起動が不安定になる状態が存在していて、所望の電源電圧範囲で安定に動作させることは非常に困難であった。つまり電源電圧Ｖｄｄのごく狭い範囲の動作ならば安定動作が可能であるが、動力源が電池などの広い電圧範囲には安定動作が困難であった。それを解決するためには数多くの付加的回路素子が必要と思われ、経済的とはいえなかった。このような理由から、従来の基準電圧の電源切り替え式は効果が期待できる割には実用化されている製品が非常に少ないのが現実である。
【００７２】
本発明は上記分類（６）の方法を前述の問題を解決して実用化する方法を提案するものである。
【００７３】
【発明が解決しようとする課題】
本発明の課題は、標準的な製造工程で、低消費電流で、高精度の回路素子を用いることなく出力電圧のリプル除去率が非常に高く、安定度が優れたＰＳＲＲ特性の良好な電圧安定化電源回路を提供することである。
【００７４】
【課題を解決するための手段】
請求項１記載の発明の直流安定化電源回路は、
基準電圧とバイアス電流を発生する手段と、
電圧出力を生成する電圧電流出力手段と、
出力電圧の誤差ないし変動を検出する出力検出手段と、
前記基準電圧に対する誤差電圧を増幅する誤差増幅手段と、
前記電圧電流出力手段の電圧および前記基準電圧に応答して、前記電圧電流出力手段の出力または前記誤差増幅手段の出力を制御する起動制御手段とを有しており、
該起動制御手段は、構成素子のサイズで定まる所定の内在閾値を有し、かつ、前記電圧電流出力手段の出力電圧に応じて電圧変換して保持する機能を有し、かつ、前記基準電圧の出力を定電流的に駆動する端子と前記誤差増幅器の出力を駆動制御する端子とを有し、前記電圧出力が前記の内在閾値に到達するまで駆動制御する特徴を有している。
【００７５】
さらに、請求項２に記載の発明の直流安定化電源回路は、
基準電圧とバイアス電流を発生する手段と、
電圧出力を生成する電圧電流出力手段と、
出力電圧の誤差ないし変動を検出する出力検出手段と、
前記基準電圧に対する誤差電圧を増幅する誤差増幅手段と、
前記電圧電流出力手段の電圧および前記基準電圧に応答して、前記電圧電流出力手段の出力または前記誤差増幅手段の出力を制御する起動制御手段とを有しており、
該起動制御手段は、構成素子のサイズで定まる所定の内在閾値を有し、かつ、前記電圧電流出力手段の出力電圧に応じて電圧変換して保持する機能を有し、かつ、前記基準電圧の出力を定電流的に駆動する端子と前記誤差増幅器の出力を駆動制御する端子とを有し、前記電圧出力が前記の内在閾値に到達するまで駆動制御し、
出力過電流時に過電流検出信号を出力する過電流保護手段を有し、
該過電流検出信号によって、前記起動制御手段の前記基準電圧の出力を定電流的に駆動する端子は活性化され、前記誤差増幅器の出力を駆動する端子は非活性化されることを特徴としている。
【００７６】
また、請求項３に記載の発明は、請求項１又は２に記載の直流安定化電源回路において、
基準電圧の発生とバイアス電流の発生とをそれぞれ別個の独立した手段として構成したことを特徴としている。
【００７７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００７８】
［第１の実施例］
図１１は、本発明の起動制御安定化電源回路の構成図を示す。図１１において１００は誤差増幅器を示し、図１７がその回路例、３０は出力回路で、図１８にその回路例、４０が誤差検出分圧回路で、図１９がその回路例、５０が基準電圧発生回路で、図７にその回路例を示す。これらの構成要素は従来例図９に用いられているものと同じである。図中９０が本発明の起動制御回路で、図９の従来例にある切り替えスイッチ８１は存在しない。出力電圧Ｖｏｕｔは起動制御回路９０のＩＮ端子に接続されている。起動制御回路９０の回路例を図１２に示す。図１２において、Ｐ１２１，Ｐ１２２，Ｐ１２３はＰ−ＦＥＴ，Ｎ１２１，Ｎ１２２，Ｎ１２３はＮ−ＦＥＴを示す。１２０は電圧変換保持回路を構成しており、入力端子ＩＮに安定化出力電圧Ｖｏｕｔが印加され、トランジスタのサイズ比で設定された反転閾値を越えると電源電圧Ｖｄｄのレベルまで出力を変換して保持する。本発明の起動制御回路９０の反転閾値は入力の立ち上がり時にはＰ１２１とＮ１２１、立下り時にはＰ１２２とＮ１２２のサイズ比とコンダクタンスで決まるので、従来例のように別途に閾値を用意する必要がない。従来の起動制御回路８０における、図２０の５１の基準電圧回路とバイアス回路は不要である。また、Ｐ１２１とＰ１２２はラッチ回路を形成しているので、ＩＮ端子の電圧と電源電圧との差がＰ−ＦＥＴとＮ−ＦＥＴの閾値の合計よりも小さい領域では、ラッチ後は定常的に電流が流れないので消費電流を増やすこともない。従来の図２０の起動制御回路では必ず動作電流が必要であり、全体の動作電流に追加される。
【００７９】
図１２において１２１は、定電流駆動の基準電圧発生回路５０の出力基準電圧ＶＲを定電流的に駆動するＶＲ駆動回路である。定電流源Ｉ１２１により定電流的動作を付加して電圧依存性を緩和している。図中１２２は誤差増幅器１００の出力を起動時に制御して、出力電圧が早く立ち上がるように駆動するＰＤ駆動スイッチである。つまり起動時に誤差増幅器１００の出力インピーダンスを低くして、電圧電流出力がすばやく応答するよう補助している。
【００８０】
図１２の定電流源Ｉ１２１を実現する手段は一般的な高抵抗であってもよいし、定電流制御されるカレントミラートランジスタでもよいし、ゲートソース電位差がほぼ一定に制御されたチャンネル長の大きなトランジスタにより定電流的動作をするようにしたものでもよい。
【００８１】
図１３（ａ），（ｂ），（ｃ），（ｄ）は、Ｖｄｄ＝４Ｖ時の図１２の起動制御回路の動作をシミュレーションにより求めた動作特性である。波形１３４、１３３、１３２、１３１はそれぞれＩＮ端子の入力電圧、回路の動作電流ＩＤＤ、ノードＱの出力電圧、ノードＱＸの出力電圧、を示す。入力端子ＩＮの電圧１３４の立ち上がりが約１．５ＶでＱ出力電圧１３２が急に立ち上がり、ＱＸ出力電圧１３１が反転し、ＩＮ入力電圧がハイレベルの時は波形１３３で示されるように、ＩＤＤ動作電流はほとんどゼロである。さらに起動制御回路として望ましい性質は、Ｑ出力電圧１３２がＱＸ出力電圧１３１のように矩形波状に反転しないで、ＩＮ入力電圧のレベルに応じた中間レベルを経由して変化していることである。なぜなら図１２において、Ｑ出力電圧１３２が基準電圧回路を駆動するＶＲ駆動回路１２１に接続されているので、ＩＮ入力電圧のレベルつまり安定化電源の出力電圧Ｖｏｕｔが低い時は強く駆動して、出力電圧Ｖｏｕｔが起動してある程度以上高くなると、弱く駆動する動作が安定起動に望ましい性質である。Ｑ出力電圧１３２が出力電圧Ｖｏｕｔに比例した中間レベルの電圧を出力することにより、それを実現している。
【００８２】
図１３においてＱ出力電圧１３２、ＱＸ出力電圧１３１は、入力電圧１３４の１．４Ｖの立下りで再び反転していている。立下りの反転閾値は前述のようにサイズ比で決まるので、ヒステリシスを持たせることができる。ＩＮ入力端子電圧１３４がハイレベルになると、ＶＲ駆動回路１２１とＰＤ駆動スイッチ１２２は駆動動作を停止して、高インピーダンス状態になる。つまりＩＮ入力端子電圧１３４がハイレベルになってしまえば、動作電流も消費せず、ＶＲ駆動回路１２１、ＰＤ駆動スイッチ１２２の出力端子も高インピーダンスとなって、何の作用もしなくなり、理想的な起動制御回路が実現される。
【００８３】
本発明の起動制御回路９０は、図１２に示すように、回路素子数が、図２０の従来の起動制御回路が切り替えスイッチを含めて１７素子であるのに比べてわずか７素子と半分以下に節減できている。したがって、回路面積の低減に大きな効果がある。
【００８４】
図１４（ａ），（ｂ）に、本発明の安定化電源回路例図１１の動作波形を示す。横軸は時間軸、電源電圧Ｖｄｄは図示されていないが、立ち上がりが５μＳのステップ波形で印加されている。波形１４１，１４２は出力電圧Ｖｏｕｔ、１４３，１４４は基準電圧発生回路５０の出力基準電圧を示す。波形１４１と１４３、１４２と１４４はそれぞれ、電源電圧Ｖｄｄが出力基準電圧よりも大きい６Ｖの場合と電源電圧が出力基準電圧とほぼ同じ２．２Ｖの時の波形を示す。誤差増幅器１００の位相補償容量は３ｐＦであり、従来例のように３倍に大きくする必要はない。電源電圧６Ｖの時、出力基準電圧１４１はオーバーシュートもアンダーシュートも無く、立ち上がり時間も最大５μＳ程度と実用上すばらしい立ち上がり波形を示す。電源電圧Ｖｄｄ＝２．２Ｖの時も、出力電流による電圧降下が曲線１４２に見られるように、リンギングや起動遅れも無く起動時の問題は解決されていることがわかる。
【００８５】
本発明の実施例によれば、起動時に図１１の基準電圧発生回路５０の基準電圧出力端子ＶＲを直接的に定電流的に駆動制御するので、電源電圧依存性を緩和して基準電圧ＶＲを立ち上げることが可能である。図１２のＶＲ駆動回路１２１で、基準電圧ＶＲの強制駆動制御が停止する入力電圧すなわち起動制御回路の反転閾値を図１１の基準電圧回路５０の出力電圧が安定する電圧よりも高く設定すれば、起動に失敗することがないので、起動を１００％保証することができる。基準電圧回路５０の出力が安定する電圧は、前述の図７の回路例において、（ａ）はＮ−ＦＥＴの閾値電圧、（ｂ）（ｃ）はＮ−ＦＥＴとＰ−ＦＥＴの閾値電圧の合計とおおむね等しいことがわかっているので、あらかじめ起動制御回路９０の反転閾値を設定することが可能である。また、本発明の起動制御回路９０は従来例の切り替えスイッチ８１がないので、電源電圧が高いときでも基準電圧回路５０の電源入力が大きく変化することがなく、基準電圧発生回路の出力にリンギングを発生させることがない。
【００８６】
ここでいう定電流的とは、前述のように理想的な定電流である必要はなく、電源電圧Ｖｄｄの依存性が緩和された駆動回路であればよい。電源電圧Ｖｄｄの大小にかかわらず起動開始時には強い駆動力を有し、目標の電圧に近づいたら駆動力が弱まるのが望ましい。これはゲートがハイとローで制御される単体のトランジスタでは実現できない。なぜなら、単体トランジスタは、電源電圧が大きいときは大きな電流を流して急激に基準電圧を立ち上げてオーバーシュートを生じ、電源電圧が小さいときは小さな電流しか流さず、基準電圧の起動が遅れるかまたは起動しないことになるからである。
【００８７】
図１５は、本発明におけるＰＳＲＲ特性と従来例のＰＳＲＲ特性を示すシミュレーションにより求め、縦軸に減衰量、横軸に周波数をとって示す。図中１５１は本発明の実施例図１１のＰＳＲＲ特性、１５２は図１１において基準電圧発生回路５０のＶＤＤ入力を安定化電圧Ｖｏｕｔではなく電源ライン電圧Ｖｄｄに接続した場合、つまり基準電圧回路が電源ラインに接続される従来例のＰＳＲＲ特性を示す。曲線１５２は−５３ｄＢ程度のＰＳＲＲを示しているが、曲線１５１は最高−１１２ｄＢにも到達している。本発明の実施例では、なんと５９ｄＢも改善されている。
【００８８】
前述の式（２）において、基準電圧回路に起因するリプル成分ΔＶｒｅｆは３つの要素のうちの１つの要素でしかないが、図１５の特性例で見る限り、大きなウエイトを占めていることがわかる。
【００８９】
［第２の実施例］
図１６は本発明の第２実施例の回路略図を示す。図１６において１００は誤差増幅器で、その回路例を図１７に示す。３０は出力回路で、その回路例を図１８に示す。４０は誤差検出分圧回路で、その回路例を図１９に示す。９０は本発明の起動制御回路で、図９の従来例にある切り替えＰ−ＦＥＴスイッチ８１は存在しない。５０は基準電圧発生回路で、起動制御回路９０と接続されている、６０はバイアス電流発生回路で、基準電圧発生回路とは別に設けられていて、起動制御回路９０と接続されていない。第２の実施例はバイアス電流発生回路６０が分離されていることを除けば、起動制御回路９０の動作は実施例１と同様である。
【００９０】
［第３の実施例］
本発明の起動制御動作はひとつ矛盾点がある。それは過電流保護機能を付加すると、本発明の起動制御の動作が過電流保護の動作と矛盾することである。本発明の起動制御は、出力電圧が起動していないときはそれを速く起動させるよう動作する。一方過電流保護は、出力電流が一定以上になると出力電圧を低下させて出力電流を制限するよう動作する。そのためその矛盾を解消する回路機能が必要になる。
【００９１】
図２１は本発明の第３実施例の構成図を示す。図２１において、過電流検出保護回７０が付加された安定化電源回路を示し、誤差増幅器１００、出力回路３０、出力分圧回路４０、基準電圧発生回路５０を示し、それぞれの回路例は実施例１と同じである。図２３は過電流検出保護回路７０の回路例である。図において２３１は電流検出回路、２３２は電流検出保持回路を示す。端子ＰＤには図２１の出力回路３０のＰ−ＦＥＴゲートと同じ信号が供給され、Ｐ２３３，Ｐ２３６は出力回路３０のＰ−ＦＥＴ  Ｐ３とカレントミラーを形成しているので、おおむねＦＥＴサイズに比例した電流が流れる。その電流はＲ２３１、Ｒ２３４に流れて、Ｎ−ＦＥＴのゲート電圧が上昇して、それぞれＮ−ＦＥＴであるＮ２３２、Ｎ２３３が一定以上の電流を検出してオン状態になり、次にＰ２３４、Ｐ２３５がオン状態に転移してＰＤ端子を電源電圧Ｖｄｄ側に引っ張って、出力電流Ｉｏｕｔを制限すると同時に、電流検出保持回路２３２が小さな電流に固定して保持する。出力電流Ｉｏｕｔが保持電流以下になって過電流状態が解除されるか、電源電圧Ｖｄｄがリセットされるまでその状態を保持して、出力回路３０が熱破壊されるのを防止する。その際に過電流検出出力端子ＤＯはプラス側電位の所定の電圧を出力する。
【００９２】
図２１の９１は本発明の起動制御回路で、図２２にその回路例を示す。図２２においては第１の実施例の図１２の回路例に比べて、Ｎ−ＦＥＴであるＮ１２４と過電流検出信号端子ＫＩが追加されている。過電流検出信号は過電流時に特別な制御を行う信号で、過電流検出信号端子ＫＩには過電流検出回路７０から出力されるＤＯ端子が接続されている。Ｎ１２４はＮ−ＦＥＴで、過電流検出信号を受けて出力過電流状態時にラッチ１２０の状態が戻るのを阻止して起動動作を禁止して、ＰＤ駆動回路１２２が働くのを禁止している。ラッチ回路構成なので、その状態を保持するのは簡単で、Ｎ１２４がＮ１２２よりも低インピーダンスであれば、Ｎ１２２がオン状態と等価な状態を保持できるため、Ｎ１２２の制御信号は電源電圧目いっぱいに変化する信号である必要がない。
【００９３】
図２４は、過電流動作中の起動制御回路の動作をシミュレーションにより求めた波形図である。横軸は時間軸で、図２１の回路例において出力端子Ｖｏｕｔに接続される抵抗Ｒ３を徐々に減少させていって、過電流状態を発生させて後、抵抗Ｒ３を再び増加させて出力電流を減少させる動作をシミュレーションにより求めている。図２４（ｂ）において出力電流Ｉｏｕｔの特性曲線２４３が徐々に増加していき、過電流状態を検出して後、保持電流を保持して一定時間経てから徐々に負荷電流を減少させて過電流状態から復帰している。波形２４１は出力電圧、波形２４２は基準電圧、波形２４４は誤差増幅器の出力電圧、波形２４５は過電流保護回路７０の検出信号出力、波形２４６は起動制御回路のＱノードの出力電圧波形、波形２４７は起動制御回路の電圧変換回路のＱＸノードの出力電圧をそれぞれ示す。
【００９４】
出力電流波形２４３が徐々に増加して、急激に低い保持電流に変化したところで過電流が検出され、図２４ｆの出力電圧の波形２４１の電圧値も低くなって、ジュール熱の発生を防止して出力回路３０が破壊するのを防いでいる。このとき、図２２のＱＸノードの電圧波形２４７の電圧もローレベルに変化して、起動制御回路のＶＲ駆動回路１２１を少し低いレベルで活性化しておき、低い基準電圧を発生して過電流が解除されたときにすばやく起動できるように活性化されている。正常動作よりも低い基準電圧を発生させておくことは、過電流状態が解除されたときに出力がオーバーシュートしないために非常に重要な動作機能であり、起動制御回路図２２のＶＲ駆動回路１２１の出力インピーダンスを一定値以上にすれば、簡単に実現可能である。
【００９５】
図２４（ｅ）のＱＸノードの波形２４６は、図２４（ｄ）の過電流検出信号波形２４５のプラス電圧によってローレベルのままであり、図２２起動制御回路のＰＤ駆動回路１２２は非活性状態のままであるので、２４４−ＰＤ信号は過電流保護回路７０から制御を受けて出力回路３０をオフ状態近くに保持している。つまり、図２２起動制御回路は最小の追加素子Ｎ１２４で複雑な機能を実現していて、大変大きな効果が得られている。同等の機能は論理回路で実現可能であるが、信号レベルがそろっていないことや、論理状態の数から推定して図２２の回路に比べて多くの素子が必要になると推定される。
【００９６】
したがって、本発明に用いられる起動制御回路は動作の深刻な矛盾をわずかひとつの素子追加で完璧に解決していて、非常に効果が著しい。
【００９７】
【発明の効果】
このように本発明は、少ない素子数で従来の切り替え方式の起動回路の問題を解決してＰＳＲＲ特性を顕著に改善している。起動時の安定度はもとより、回路素子数も大幅に減少し、簡易的な定電流源の場合たとえば高抵抗素子、何よりも電源電圧Ｖｄｄが低いときには起動制御回路の消費電流がほぼゼロにできることが特に効果的である。さらに基準電圧回路に特殊な製造法の素子を使用しないので、標準的なデジタル集積回路の製造工程で実現できる。本発明は、基準電圧回路のタイプを特定するものではなく、いかなる基準電圧回路にも適用可能である。
【図面の簡単な説明】
【図１】従来の安定化電源回路の一例を示すブロック図である。
【図２】従来の安定化電源回路の一例を示す回路図である。
【図３】従来の安定化電源回路の出力電圧対電源電圧特性の一例を示す図。
【図４】図３のスケールを１００００倍に拡大した図である。
【図５】従来の安定化電源回路の出力の利得−周波数特性および位相−周波数特性を示す図である。
【図６】従来の安定化電源回路のＰＳＲＲ特性を示す。
【図７】（ａ）〜（ｃ）は基準電圧源の回路図である。
【図８】基準電圧回路の過渡応答特性を示す図である。
【図９】従来の切り替え式安定化電源の回路略図である。
【図１０】従来の切り替え式安定化電源の過渡応答特性を示す図である。
【図１１】本発明の実施例１の全体ブロック図である。
【図１２】本発明の起動制御回路の回路例を示す図である。
【図１３】本発明の起動制御回路の動作特性曲線を示す図である。
【図１４】本発明の安定化電源回路の動作特性曲線を示す図である。
【図１５】本発明と従来例のＰＳＲＲ特性曲線を示す図である。
【図１６】本発明の実施例２の全体ブロック図である。
【図１７】誤差増幅回路例を示す図である。
【図１８】電圧電流出力回路の回路例を示す図である。
【図１９】誤差検出分圧回路の回路例を示す図である。
【図２０】従来の起動制御回路例を示す図である。
【図２１】本発明の実施例３の全体ブロック図である。
【図２２】本発明の過電流保護対応起動制御回路の回路例を示す図である。
【図２３】過電流検出保護回路の回路例を示す図である。
【図２４】本発明の過電流保護対応起動制御回路の動作特性曲線を示す図である。
【符号の説明】
１，２  電圧供給端子
３  出力端子
１０  差動増幅回路
２０  位相反転増幅器
３０  出力回路
４０  出力分圧回路
５０  基準電圧発生回路
６０  バイアス電流発生回路
７０  過電流保護回路
８０  従来の起動制御回路
８１  切り替えスイッチ回路
９０，９１  本発明の起動制御回路
１００  誤差増幅器
【図１】
2004310541.tif 000003
【図２】
2004310541.tif 000004
【図３】
2004310541.tif 000005
【図４】
2004310541.tif 000006
【図５】
2004310541.tif 000007
【図６】
2004310541.tif 000008
【図７】
2004310541.tif 000009
【図８】
2004310541.tif 000010
【図９】
2004310541.tif 000011
【図１０】
2004310541.tif 000012
【図１１】
2004310541.tif 000013
【図１２】
2004310541.tif 000014
【図１３】
2004310541.tif 000015
【図１４】
2004310541.tif 000016
【図１５】
2004310541.tif 000017
【図１６】
2004310541.tif 000018
【図１７】
2004310541.tif 000019
【図１８】
2004310541.tif 000020
【図１９】
2004310541.tif 000021
【図２０】
2004310541.tif 000022
【図２１】
2004310541.tif 000023
【図２２】
2004310541.tif 000024
【図２３】
2004310541.tif 000025
【図２４】
2004310541.tif 000026