(57)【要約】【課題】スナバ抵抗の容量アップ、自己消弧型素子のｄｉ／ｄｔ抑制用の付加回路、自己消弧型素子の耐量アップなどを必要とせず、装置の低価格化を図ることが可能な自己消弧型素子のスナバ回路を提供する。【解決手段】スナバ抵抗Ｒｓの直流Ｐ側への配線を、ブリッジ直近に配置せず、直流コンデンサＣｄの端子近傍のＰ側に配線する。これにより、自己消弧型素子Ｑ１のターンオン時の電流経路は点線で示すようになり、スナバ抵抗Ｒｓと自己消弧型素子Ｑ１との間に直流回路のインダクタンス分Ｌｓが入るので、直流回路のインダクタンス分Ｌｓによりターンオン時のｄｉ／ｄｔが抑制され、ｄｉ／ｄｔ抑制用の付加回路が不要となる。【選択図】　図１
2004088941.tif 000002
【特許請求の範囲】
【請求項１】
自己消弧型素子のクランプ型スナバ回路において、自己消弧型素子がターンオフする際にスナバコンデンサに蓄えられた過電圧を直流コンデンサ電圧まで放電するスナバ抵抗の直流側の配線が直流コンデンサの端子近傍に配線されることを特徴とする自己消弧型素子のスナバ回路。
【請求項２】
単相ブリッジまたは三相ブリッジを構成する自己消弧型素子のスナバ回路において、ブリッジの直流正極側にスナバダイオードのアノード端子を接続し、前記スナバダイオードのカソード端子とスナバコンデンサの一方の端子を接続し、前記スナバコンデンサのもう一方の端子とブリッジの直流負極側を接続し、前記スナバダイオードのカソード端子とスナバ抵抗の一方の端子を接続し、前記スナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の正極側に配線することを特徴とする自己消弧型素子のスナバ回路。
【請求項３】
単相ブリッジまたは三相ブリッジを構成する自己消弧型素子のスナバ回路において、ブリッジの直流負極側にスナバダイオードのカソード端子を接続し、前記スナバダイオードのアノード端子とスナバコンデンサの一方の端子を接続し、前記スナバコンデンサのもう一方の端子とブリッジの直流正極側を接続し、前記スナバダイオードのアノード端子とスナバ抵抗の一方の端子を接続し、前記スナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の負極側に配線することを特徴とする自己消弧型素子のスナバ回路。
【請求項４】
単相ブリッジまたは三相ブリッジを構成する自己消弧型素子のスナバ回路において、
正極側アームの自己消弧型素子のコレクタ端子とスナバコンデンサの一方の端子を接続し、前記スナバコンデンサのもう一方の端子とスナバダイオードのアノード端子を接続し、前記スナバダイオードのカソード端子と前記正極側アームの自己消弧型素子のエミッタ端子を接続し、前記スナバダイオードのアノード端子とスナバ抵抗の一方の端子を接続し、前記スナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の負極側に配線するとともに、
負極側アームの自己消弧型素子のエミッタ端子とスナバコンデンサの一方の端子を接続し、前記スナバコンデンサのもう一方の端子とスナバダイオードのカソード端子を接続し、前記スナバダイオードのアノード端子と前記負極側アームの自己消弧型素子のコレクタ端子を接続し、前記スナバダイオードのカソード端子とスナバ抵抗の一方の端子を接続し、前記スナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の正極側に配線すること
を特徴とする自己消弧型素子のスナバ回路。
【請求項５】
自己消弧型素子と、中性点ダイオードと、直流正極と中性点間および中性点と直流負極間に接続される直流コンデンサとを具備する３レベルインバータを構成する自己消弧型素子のスナバ回路において、
３レベルインバータの中性点ダイオードの中点側に第１のスナバダイオードのカソード端子を接続し、前記第１のスナバダイオードのアノード端子と第１のスナバコンデンサの一方の端子を接続し、前記第１のスナバコンデンサのもう一方の端子と３レベルインバータの直流正極側を接続し、前記第１のスナバダイオードのアノード端子と第１のスナバ抵抗の一方の端子を接続し、前記第１のスナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の中性点側に配線するとともに、
３レベルインバータの中性点ダイオードの中点側に第２のスナバダイオードのアノード端子を接続し、前記第２のスナバダイオードのカソード端子と第２のスナバコンデンサの一方の端子を接続し、前記第２のスナバコンデンサのもう一方の端子と３レベルインバータの直流負極側を接続し、前記第２のスナバダイオードのカソード端子と第２のスナバ抵抗の一方の端子を接続し、前記第２のスナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の中性点側に配線すること
を特徴とする自己消弧型素子のスナバ回路。
【請求項６】
自己消弧型素子と、中性点ダイオードと、直流正極と中性点間および中性点と直流負極間に接続される直流コンデンサとを具備する３レベルインバータを構成する自己消弧型素子のスナバ回路において、
直流正極側に第１のスナバダイオードのアノード端子を接続し、前記第１のスナバダイオードのカソード端子と第１のスナバコンデンサの一方の端子を接続し、前記第１のスナバコンデンサのもう一方の端子と中性点ダイオードの中点側を接続し、前記第１のスナバダイオードのカソード端子と第１のスナバ抵抗の一方の端子を接続し、前記第１のスナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の正極側に配線するとともに、
直流負極側に第２のスナバダイオードのカソード端子を接続し、前記第２のスナバダイオードのアノード端子と第２のスナバコンデンサの一方の端子を接続し、前記第２のスナバコンデンサのもう一方の端子と中性点ダイオードの中点側を接続し、前記第２のスナバダイオードのアノード端子と第２のスナバ抵抗の一方の端子を接続し、前記第２のスナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の負極側に配線すること
を特徴とする自己消弧型素子のスナバ回路。
【請求項７】
請求項１乃至請求項６のいずれかに記載の自己消弧型素子のスナバ回路において、スナバ抵抗とスナバコンデンサ容量から決定される放電時定数を自己消弧型素子の最小ターンオフ間隔より小さくすることを特徴とする自己消弧型素子のスナバ回路。
【請求項８】
自己消弧型素子のスナバ回路において、スナバコンデンサから電流が流れ出る向きのダイオードを介して接続された第２のコンデンサを具備し、前記第２のコンデンサをスナバコンデンサより高い電圧に充電しておくことを特徴とする自己消弧型素子のスナバ回路。
【請求項９】
請求項１乃至請求項７のいずれかに記載の自己消弧型素子のスナバ回路において、スナバ抵抗と直列に、スナバコンデンサから直流コンデンサへ電流が流れる向きにダイオードを接続したことを特徴とする自己消弧型素子のスナバ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自己消弧型素子のスナバ回路に関する。
【０００２】
【従来の技術】
図８は、従来の自己消弧型素子のスナバ回路を表す図である。同図に示すように、自己消弧型素子のスナバ抵抗Ｒｓの配線は単相ブリッジまたは三相ブリッジのブリッジ近くの直流Ｐ（正極）側に配線されている。
【０００３】
また、特開平８―１９６０８３号公報には、自己消弧型素子のスナバ回路を有するとともに、自己消弧型素子がターンオフした際に発生するスパイク電圧を抑制する過電圧抑制回路を備えたインバータ回路が記載されているが、この回路においても、スナバ回路の抵抗Ｒｓおよび過電圧抑制回路の抵抗Ｒｃの一端は、直流コンデンサ（図示されていないが、図示のＰ、Ｎ端子に接続される）の端子近傍ではなく、ブリッジ近傍に配線されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の自己消弧型素子のスナバ回路は次のような問題がある。Ｐ（正極）側アーム、Ｎ（負極）側アームの上下アーム間の転流動作の際に、みかけ上短時間のＰＮ間の短絡現象が発生し、スナバ抵抗ＲｓにスナバコンデンサＣｓ電圧が印加されスナバ抵抗Ｒｓの損失が増加する現象があった。また、スナバ抵抗Ｒｓを低抵抗とした場合、自己消弧型素子がターンオンした際の突入電流の値、および、ｄｉ／ｄｔが大となり、自己消弧型素子が、ターンオン時に破壊する可能性があった。
【０００５】
また、スナバコンデンサＣｓが小容量の場合、事故時などに自己消弧型素子に印加される電圧が上昇し、自己消弧型素子の電圧耐量を超え破損する可能性があった。
【０００６】
上記の現象のためスナバ抵抗Ｒｓの容量アップ、自己消弧型素子のｄｉ／ｄｔ抑制用の付加回路、または、自己消弧型素子の耐量アップなどによる価格の増加を招いていた。
【０００７】
本発明は、従来のこのような点に鑑みて為されたもので、スナバ抵抗の容量アップ、自己消弧型素子のｄｉ／ｄｔ抑制用の付加回路、自己消弧型素子の耐量アップなどを必要とせず、装置の低価格化を図ることが可能な自己消弧型素子のスナバ回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る自己消弧型素子のスナバ回路は、自己消弧型素子のクランプ型スナバ回路において、自己消弧型素子がターンオフする際にスナバコンデンサに蓄えられた過電圧を直流コンデンサ電圧まで放電するスナバ抵抗の直流側の配線が直流コンデンサの端子近傍に配線されることを特徴とする。
【０００９】
このような構成の本発明によれば、直流回路のインダクタンス分により自己消弧型素子のターンオン時のｄｉ／ｄｔが抑制され、自己消弧型素子のターンオンｄｉ／ｄｔ耐量以下に抑制するための付加回路が不要となる。
【００１０】
ここで、スナバ抵抗とスナバコンデンサ容量から決定される放電時定数を自己消弧型素子の最小ターンオフ間隔より小さくするような構成とすることもできる。
【００１１】
このように、スナバ抵抗とスナバコンデンサ容量から決定される放電時定数を自己消弧型素子の最小ターンオフ間隔より小さくすることにより、自己消弧型素子がターンオフする際に発生するスナバコンデンサの電圧上昇を短い時間で放電することができ、自己消弧型素子が連続でターンオンする際に自己消弧型素子に印加される電圧を低減することができる。
【００１２】
また、スナバ抵抗と直列に、スナバコンデンサから直流コンデンサへ電流が流れる向きにダイオードを接続することもできる。
【００１３】
このような構成とすれば、スナバコンデンサを低抵抗化することによりスナバコンデンサと直流コンデンサ間の共振電流が流れることをダイオードにより防止することができる。
【００１４】
更に、本発明は、自己消弧型素子のスナバ回路において、スナバコンデンサから電流が流れ出る向きのダイオードを介して接続された第２のコンデンサを具備し、第２のコンデンサをスナバコンデンサより高い電圧に充電しておくことを特徴とする。
【００１５】
このような構成の本発明によれば、第２のコンデンサ電圧以上の電圧値にスナバコンデンサ電圧が上昇しようとした際に、第２のコンデンサ側に電流が流れ、スナバコンデンサと第２のコンデンサの容量がトータルでスナバコンデンサとして動作し、スナバコンデンサ電圧の上昇を低減することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して詳細に説明する。なお、以下の図において、同符号は同一部分または対応部分を示す。
【００１７】
（第１の実施形態）
図１は、本発明の第１の実施形態を示す回路図である。なお、図１では単相ブリッジ構成の回路図を記述したが、三相ブリッジ構成でも直流ＰＮ間に接続するスナバ回路として同様に動作する。
【００１８】
図１では、自己消弧型素子Ｑ１、Ｑ２、Ｑ３、Ｑ４により単相ブリッジ回路を構成している。
【００１９】
単相ブリッジ回路のＰＮ間にスナバコンデンサＣｓ、スナバダイオードＤｓ、スナバ抵抗Ｒｓから成るクランプスナバ回路が接続されている。すなわち、ブリッジの直流Ｐ側にスナバダイオードＤｓのアノード端子を接続し、スナバダイオードＤｓのカソード端子とスナバコンデンサＣｓの一方の端子を接続し、スナバコンデンサＣｓのもう一方の端子とブリッジの直流Ｎ側を接続し、スナバダイオードＤｓのカソード端子とスナバ抵抗Ｒｓの一方の端子を接続し、スナバ抵抗Ｒｓのもう一方の端子を直流コンデンサＣｄの端子近傍のＰ側に配線している。また、直流コンデンサＣｄからブリッジ回路までは直流回路のブスまたは配線によるインダクタンスＬｓがある。
【００２０】
自己消弧型素子Ｑ１がターンオフすると、直流回路のインダクタンスＬｓに流れていた電流が変化し、直流回路のインダクタンスＬｓに蓄えられていたエネルギーがスナバコンデンサＣｓに流入し、ターンオフ時に発生する過電圧として自己消弧型素子Ｑ１に印加される。
【００２１】
また、スナバ抵抗Ｒｓは自己消弧型素子のターンオフ時に発生したスナバコンデンサＣｓの電圧上昇を直流コンデンサＣｄの電圧まで放電する目的で使用される。
【００２２】
スナバ抵抗Ｒｓの直流Ｐ側への配線を、図８に示す従来例のように、ブリッジ直近に配置した場合、自己消弧型素子Ｑ１のターンオンの際にスナバ抵抗Ｒｓを介してスナバコンデンサＣｓより流れる電流のｄｉ／ｄｔが大となる。
【００２３】
そこで、この実施形態においては、スナバ抵抗Ｒｓの直流Ｐ側への配線を直流コンデンサＣｄの端子近傍としている。このように、スナバ抵抗Ｒｓの直流Ｐ側への配線を直流コンデンサＣｄの端子近傍にした場合、自己消弧型素子Ｑ１のターンオン時の電流経路は点線で示すようになり、スナバ抵抗Ｒｓと自己消弧型素子Ｑ１との間に直流回路のインダクタンス分Ｌｓが入るので、直流回路のインダクタンス分Ｌｓによりターンオン時のｄｉ／ｄｔが抑制され、自己消弧型素子Ｑ１のターンオンｄｉ／ｄｔ耐量以下に抑制するための付加回路が不要となる。
【００２４】
（第２の実施形態）
図２は、本発明の第２の実施形態を示す回路図である。
【００２５】
同図に示すように、自己消弧型素子Ｑ１、Ｑ２、Ｑ３、Ｑ４により単相ブリッジ回路を構成し、ブリッジの直流Ｎ側にスナバダイオードＤｓのカソード端子を接続し、スナバダイオードＤｓのアノード端子とスナバコンデンサＣｓの一方の端子を接続し、スナバコンデンサＣｓのもう一方の端子とブリッジの直流Ｐ側を接続し、スナバダイオードＤｓのアノード端子とスナバ抵抗Ｒｓの一方の端子を接続し、スナバ抵抗Ｒｓのもう一方の端子を直流コンデンサＣｄの端子近傍のＮ側に配線している。
【００２６】
この図２に示す第２の実施形態において、図１に示す第１の実施形態と異なる点は、スナバ回路のスナバダイオードＤｓとスナバコンデンサＣｓのＰ、Ｎの配置、およびスナバ抵抗Ｒｓの直流コンデンサＣｄへの接続位置が異なる点である。
【００２７】
その他の動作、および効果については第１の実施形態と同様である。例えば、自己消弧型素子Ｑ２のターンオン時の電流経路は点線で示すようになり、直流回路のインダクタンス分Ｌｓによりターンオン時のｄｉ／ｄｔが抑制される。
【００２８】
（第３の実施形態）
図３は、本発明の第３の実施形態を示す回路図である。
【００２９】
この図３に示す第３の実施形態は、各アーム毎にクランプスナバ回路を接続した実施形態である。
【００３０】
すなわち、図３に示すように、Ｐ側アームの自己消弧型素子Ｑ１のコレクタ端子とスナバコンデンサＣｓの一方の端子を接続し、スナバコンデンサＣｓのもう一方の端子とスナバダイオードＤｓのアノード端子を接続し、スナバダイオードＤｓのカソード端子とＰ側アームの自己消弧型素子Ｑ１のエミッタ端子を接続し、スナバダイオードＤｓのアノード端子とスナバ抵抗Ｒｓの一方の端子を接続し、スナバ抵抗ＲＳのもう一方の端子を直流コンデンサＣｄの端子近傍のＮ側に配線している。
【００３１】
また、Ｎ側アームの自己消弧型素子Ｑ２のエミッタ端子とスナバコンデンサＣｓの一方の端子を接続し、スナバコンデンサＣｓのもう一方の端子とスナバダイオードのＤｓカソード端子を接続し、スナバダイオードＤｓのアノード端子とＮ側アームの自己消弧型素子Ｑ２のコレクタ端子を接続し、スナバダイオードＣｓのカソード端子とスナバ抵抗Ｒｓの一方の端子を接続し、スナバ抵抗ｒｓのもう一方の端子を直流コンデンサＣｄの端子近傍のＰ側に配線している。
【００３２】
この第３の実施形態においても、スナバ抵抗Ｒｓの配線を直流コンデンサＣｄ直近へ接続することにより第１、第２の実施例と同じ効果がある。例えば、自己消弧型素子Ｑ１のターンオン時の電流経路は点線で示すようになり、直流回路のインダクタンス分Ｌｓによりターンオン時のｄｉ／ｄｔが抑制される。
【００３３】
（第４の実施形態）
図４は、本発明の第４の実施形態を示す回路図である。
【００３４】
この図４に示す第４の実施形態は、３レベルインバータの場合の実施形態である。直流Ｐ（正極）−Ｏ（中性点）間、及びＯ（中性点）−直流Ｎ（負極）間にクランプスナバ回路が接続されている。
【００３５】
すなわち、図４に示すように、自己消弧型素子Ｑ１、Ｑ２、Ｑ３、Ｑ４と、中性点ダイオードＤ１、Ｄ２と、直流Ｐ（正極）−Ｏ（中性点）間、及びＯ（中性点）−直流Ｎ（負極）間に接続される直流コンデンサＣｄにより３レベルインバータを構成している。
【００３６】
そして、３レベルインバータの中性点ダイオードＤ１、Ｄ２の中点Ｏ側に第１のスナバダイオードＤｓのカソード端子を接続し、第１のスナバダイオードＤｓのアノード端子と第１のスナバコンデンサＣｓの一方の端子を接続し、第１のスナバコンデンサＣｓのもう一方の端子と３レベルインバータの直流Ｐ側を接続し、第１のスナバダイオードＤｓのアノード端子と第１のスナバ抵抗Ｒｓの一方の端子を接続し、第１のスナバ抵抗Ｒｓのもう一方の端子を直流コンデンサＣｄの端子近傍のＯ側に配線している。
【００３７】
また、３レベルインバータの中性点ダイオードＤ１、Ｄ２の中点Ｏ側に第２のスナバダイオードＤｓのアノード端子を接続し、第２のスナバダイオードＤｓのカソード端子と第２のスナバコンデンサＣｓの一方の端子を接続し、第２のスナバコンデンサＣｓのもう一方の端子と３レベルインバータの直流Ｎ側を接続し、第２のスナバダイオードｄｓのカソード端子と第２のスナバ抵抗Ｒｓの一方の端子を接続し、第２のスナバ抵抗Ｒｓのもう一方の端子を直流コンデンサＣｄの端子近傍のＯ側に配線している。
【００３８】
この第４の実施形態において、スナバ抵抗Ｒｓの配線をブリッジ側ではなく、直流コンデンサＣｄの近傍側に配置することにより自己消弧型素子のターンオン時のｄｉ／ｄｔを抑制することができる。例えば、自己消弧型素子Ｑ１及びＱ２のターンオン時の電流経路は点線で示すようになり、直流回路のインダクタンス分Ｌｓによりターンオン時のｄｉ／ｄｔが抑制される。
【００３９】
（第５の実施形態）
図５は、本発明の第５の実施形態を示す回路図である。
【００４０】
この図５に示す第５の実施形態も、３レベルインバータの場合の実施形態である。直流Ｐ（正極）−Ｏ（中性点）間、及びＯ（中性点）−直流Ｎ（負極）間にクランプスナバ回路が接続されている。
【００４１】
すなわち、図５に示すように、自己消弧型素子Ｑ１、Ｑ２、Ｑ３、Ｑ４と、中性点ダイオードＤ１、Ｄ２と、直流Ｐ（正極）−Ｏ（中性点）間、及びＯ（中性点）−直流Ｎ（負極）間に接続される直流コンデンサＣｄにより３レベルインバータを構成している。
【００４２】
そして、直流Ｐ側に第１のスナバダイオードＤｓのアノード端子を接続し、第１のスナバダイオードＤｓのカソード端子と第１のスナバコンデンサＣｓの一方の端子を接続し、第１のスナバコンデンサＣｓのもう一方の端子と中性点ダイオードＤ１、Ｄ２の中点Ｏ側を接続し、第１のスナバダイオードＤｓのカソード端子と第１のスナバ抵抗Ｒｓの一方の端子を接続し、第１のスナバ抵抗Ｒｓのもう一方の端子を直流コンデンサＣｄの端子近傍のＰ側に配線している。
【００４３】
また、直流Ｎ側に第２のスナバダイオードＤｓのカソード端子を接続し、第２のスナバダイオードのＤｓアノード端子と第２のスナバコンデンサＣｓの一方の端子を接続し、第２のスナバコンデンサＣｓのもう一方の端子と中性点ダイオードＤ１、Ｄ２の中点Ｏ側を接続し、第２のスナバダイオードＤｓのアノード端子と第２のスナバ抵抗Ｒｓの一方の端子を接続し、第２のスナバ抵抗Ｒｓのもう一方の端子を直流コンデンサＣｄの端子近傍のＮ側に配線している。
【００４４】
すなわち、図５に示す第５の実施形態において図４に示す第４の実施形態と異なる点は、スナバ回路のスナバダイオードＤｓとスナバコンデンサＣｓのＰ、Ｎの配置、および、スナバ抵抗Ｒｓの直流コンデンサへの接続位置が異なる点である。その他の動作、効果は図４に示す第４の実施形態と同様である。例えば、自己消弧型素子Ｑ１及びＱ２のターンオン時の電流経路は点線で示すようになり、直流回路のインダクタンス分Ｌｓによりターンオン時のｄｉ／ｄｔが抑制される。
【００４５】
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。
【００４６】
この第６の実施形態は、図１〜図５に示す第１〜第５の実施形態において、スナバ抵抗Ｒｓを低抵抗とし、スナバ抵抗ＲｓとスナバコンデンサＣｓの容量から決定される放電時定数を自己消弧型素子の最小ターンオフ間隔より小さくしたことを特徴としている。
【００４７】
このように、スナバ抵抗Ｒｓを低抵抗とすることにより、自己消弧型素子がターンオフ後次のターンオフ動作までに自己消弧型素子のターンオフに起因するスナバコンデンサ電圧の上昇分を確実に放電することができる。
【００４８】
スナバ抵抗Ｒｓの直流側の配線をブリッジ直近に接続した場合、自己消弧型素子のターンオン時の電流ピークが大となるため、自己消弧型素子の耐量以下で使用するためには、スナバ抵抗Ｒｓの値を小さくできないが、直流側の配線を直流コンデンサＣｄ近傍で配線することにより直流回路のインダクタンス分Ｌｓによりターンオン時のｄｉ／ｄｔが低減されスナバ抵抗Ｒｓを低抵抗とすることができる。
【００４９】
（第７の実施形態）
図６は、本発明の第７の実施形態を示す回路図である。
【００５０】
この図６に示す第７の実施形態においては、第２のコンデンサＣｓ２を、スナバコンデンサＣｓと、第２のダイオードＤｓ２を介して接続する。第２のコンデンサＣｓ２を、充電回路ＣＨを用いて直流電圧より高い任意の充電電圧に充電しておく。充電回路ＣＨは、例えばダイオード整流器とトランスとＡＣ電源などから成る周知の充電回路で構成し、例えば直流コンデンサ電圧が２５００Ｖのとき、第２のコンデンサＣｓ２をこれより少し高い３０００Ｖ程度に充電するものとする。
【００５１】
例えば、自己消弧型素子Ｑ１がターンオフした際にスナバコンデンサＣｓ電圧が第２のコンデンサＣｓ２の充電電圧以上となった際に第２のダイオードＤｓ２を介してスナバコンデンサＣｓの充電電流が第２のコンデンサＣｓ２に分流する。第２のコンデンサＣｓ２の容量をスナバコンデンサＣｓより充分に大きい容量とした場合、スナバコンデンサＣｓの電圧は第２のコンデンサＣｓ２の電圧にクランプされ、電圧の上昇を抑制することができる。
【００５２】
この回路により、自己消弧型素子の電圧耐量以下にスナバコンデンサＣｓの電圧をクランプすることができる。
【００５３】
なお、図６においては、スナバコンデンサＣｓの直流側の配線をブリッジ直近に接続したものにおいて、第２のコンデンサＣｓ２を、スナバコンデンサＣｓと、第２のダイオードＤｓ２を介して接続し、第２のコンデンサＣｓ２を、充電回路ＣＨを用いて直流電圧より高い任意の充電電圧に充電する構成を示しているが、上記各実施形態の構成とこの第７の実施形態の構成を組み合わせ、上記各実施形態のようにスナバコンデンサＣｓの直流側の配線を直流コンデンサＣｄ近傍で配線するとともに、第２のコンデンサＣｓ２を、スナバコンデンサＣｓと、第２のダイオードＤｓ２を介して接続し、第２のコンデンサＣｓ２を、充電回路ＣＨを用いて直流電圧より高い任意の充電電圧に充電することとしてもよい。
【００５４】
（第８の実施形態）
図７は、本発明の第８の実施形態を示す回路図である。
【００５５】
この第８の実施形態では、自己消弧型素子のクランプ型スナバ回路において、スナバ抵抗と直列に、スナバコンデンサから直流コンデンサへ電流が流れる向きに共振電流防止用のダイオードを接続したことを特徴としている。
【００５６】
図７は、図１に示す第１の実施形態の回路におけるスナバ抵抗Ｒｓと直列に、スナバコンデンサＣｓから直流コンデンサＣｄへ電流が流れる向きに共振電流防止用のダイオードＤｓａを接続した場合を示しているが、上記第２〜第６の実施形態の回路におけるスナバ抵抗Ｒｓと直列に、スナバコンデンサＣｓから直流コンデンサＣｄへ電流が流れる向きに共振電流防止用のダイオードＤｓａを接続してもよい。
【００５７】
この構成によれば、スナバ抵抗Ｒｓを低抵抗化することによりスナバコンデンサＣｓと直流コンデンサＣｄ間の共振電流が流れることを、共振電流防止用のダイオードＤｓａにより防止することができる。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、自己消弧型素子のターンオン時にスナバ回路から流れ込む電流のｄｉ／ｄｔを抑制でき、また、スナバ抵抗とスナバコンデンサ容量から決定される放電時定数を自己消弧型素子の最小ターンオフ間隔より小さくすることにより、自己消弧型素子のターンオフ後、次のターンオフまでにスナバコンデンサの電圧上昇分を直流コンデンサ電圧まで放電することができる。また、スナバコンデンサに第２のダイオードを介して接続され直流コンデンサより高い電圧に充電された第２のコンデンサにより、自己消弧型素子ターンオフ時のスナバコンデンサ電圧の上昇をクランプすることができる。
【００５９】
これらの効果により、自己消弧型素子ターンオン時のｄｉ／ｄｔの抑制回路が不要、またはｄｉ／ｄｔ耐量の大きい素子を使用する必要がなくなるという効果がある。また、自己消弧型素子としては耐電圧の高い素子を使用する必要がなくなり、装置の低価格化が実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の回路図。
【図２】本発明の第２の実施形態の回路図。
【図３】本発明の第３の実施形態の回路図。
【図４】本発明の第４の実施形態の回路図。
【図５】本発明の第５の実施形態の回路図。
【図６】本発明の第７の実施形態の回路図。
【図７】本発明の第８の実施形態の回路図。
【図８】従来のスナバ回路の回路図。
【符号の説明】
Ｑ１、Ｑ２、Ｑ３、Ｑ４…自己消弧型素子
Ｃｓ…スナバコンデンサ
Ｄｓ…スナバダイオード
Ｒｓ…スナバ抵抗
Ｃｄ…直流コンデンサ
Ｌｓ…直流回路のブスまたは配線のインダクタンス分
Ｃｓ２…第２のコンデンサ
Ｄｓ２…第２のダイオード
ＣＨ…第２のコンデンサの充電回路
Ｄｓａ…共振電流防止用のダイオード
【図１】
2004088941.tif 000003
【図２】
2004088941.tif 000004
【図３】
2004088941.tif 000005
【図４】
2004088941.tif 000006
【図５】
2004088941.tif 000007
【図６】
2004088941.tif 000008
【図７】
2004088941.tif 000009
【図８】
2004088941.tif 000010