(57)【要約】【課題】マーク配置領域の占有率増大を抑制し、一つの決まった形状を有してプロセス変動に対処可能な測定用のマークを有する半導体装置及びその製造方法、フォトマスクを提供する。【解決手段】外側のボックスマークは多重ボックスマークＢＭＫ１となっている。内側のボックスマークＢＭＫ２は、多重ボックスマークＢＭＫ１上を被覆する金属部材ＭＬ上において形成され、多重ボックスマークＢＭＫ１との位置合わせに関係する合わせ用マークであり、ここでは方形のレジストパターンである。多重ボックスマークＢＭＫ１は、半導体基板上方の絶縁膜ＩＬ上に複数の幅の異なる帯状の方形枠（Ｆ１〜Ｆ４）を四重に配しており、複数の幅の異なる溝ＴＲ１〜ＴＲ４内に金属部材ＰＭを配して構成される。【選択図】    図１
2004273612.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上における所定の露光パターンと前の工程で形成されたパターンとの位置合わせの精度が検査されるためのマークを備え、
前記マークは、前記半導体基板上の所定層に形成された複数の幅の異なる帯状の多重ボックスマークと、前記所定層より上層に形成された合わせ用マークを含むことを特徴とする半導体装置。
【請求項２】
前記多重ボックスマークはより幅の大きいマークが幅の小さいマークの外側または内側に配されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記多重ボックスマークは少なくとも絶縁膜を側面とする溝内に金属部材を配した構造となっていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
半導体基板における所定の絶縁膜に対し複数の幅の異なる溝を上方からみて多重に形成する工程と、
少なくとも前記溝それぞれを覆うように第１の導電層を形成する工程と、
前記絶縁膜上の前記第１の導電層を除去し、前記溝それぞれに前記第１の導電層を残すことによって、上方からみて複数の幅の異なる帯状の多重ボックスマークを形成する工程と、
前記絶縁膜上及び前記第１の導電層上に第２の導電層を形成する工程と、
前記第２の導電層上に前記多重ボックスマークとの位置合わせに関係するフォトレジストパターンを形成する工程と、
前記多重ボックスマークと前記フォトレジストパターンとを光学的に観察して前記半導体基板上における所定の露光パターンと前の工程で形成されたパターンとの位置合わせの精度を検査する工程と、を具備したことを特徴とする半導体装置の製造方法。
【請求項５】
前記溝は、より幅の大きいものを幅の小さいものの外側または内側に設けることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
位置合わせ精度測定パターンを含むフォトマスクにおいて、前記位置合わせ精度測定パターンは所定領域に複数箇所設けられ、一つが幅の異なる帯状の多重の等辺四辺形パターンとなっていることを特徴とするフォトマスク。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置製造に係り、特に半導体ウェハへの集積回路のパターンを順次重ねて露光していく際の位置合わせの精度向上を目的とした測定用のマークを有する半導体装置及びその製造方法、フォトマスクに関する。
【０００２】
【従来の技術】
ＬＳＩ製造に必要な回路パターンは、複数のフォトマスクパターンによって半導体ウェハに順次露光される。例えば、所定のフォトマスク（レチクル）がセットされた縮小投影露光装置（図示せず）は、ウェハ上の被投影領域を次々とずらしながら繰り返しパターンを投影露光する。これにより、半導体ウェハ内に所定個数分の集積回路チップ領域を取得する。
【０００３】
集積回路チップ領域どうしはスクライブライン領域を隔てて離間している。一般に、スクライブライン領域内には、露光すべき複数種類のパターンを合わせ込む位置合わせマーク（アライメントマーク）が設けられている。その他、製造上の製品検査または評価に関る専用の構成（ＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔａｒｙ  Ｇｒｏｕｐ  ））などのパターンも設けられる。
【０００４】
上述のように、集積回路チップ領域の一つの領域に複数回のパターン露光がなされる際、前の工程で形成された位置合わせマークに従って重ね合わされる。この結果、露光パターンの重ね合わせ（アライメント）誤差が生じることは周知である。そこで、製造ライン中の任意の半導体ウェハに対し、パターン位置の合わせずれが許容範囲内にあるか否かを検査装置にて検査する。
【０００５】
従来、検査の際に利用される測定用マークは、重ね合わせの下層側としては前工程で使用された金属（例えばタングステン）が埋め込まれた帯状の方形パターンであり、上層としては上記方形パターン内に納まる方形のレジストパターンで構成される。前者の帯状の方形パターンが外側のボックスマーク、後者の方形のレジストパターンは内側のボックスマークと呼ばれる。これらボックスマークは検査装置にて光学的に観察され、内側のボックスマークと外側のボックスマークの位置ずれ量を測定する（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開平８−２９８２３７（第３，４頁、図１，図２）。
【０００７】
【発明が解決しようとする課題】
ＣＭＰ（化学的機械的研磨）技術の導入により、外側のボックスマークが認識困難になる場合がある。これは外側のボックスマークを構成する金属（例えばタングステン）の研磨量、すなわちＣＭＰによって削り取られる量や、スパッタ堆積の量にばらつきがあることに起因する。対策として、ボックスマークをより多数配置したり、他の形状のものを付加したりする。つまり、測定用マークはあらゆる条件を考慮し一つの形状に絞っても、プロセス変動によって認識不能になる懸念がある。結局、より複数、または多種のボックスマークの配置で対処する他なかった。
【０００８】
本発明は、上記のような事情を考慮してなされたもので、マーク配置領域の占有率増大を抑制し、一つの決まった形状を有してプロセス変動に対処可能な測定用のマークを有する半導体装置及びその製造方法、フォトマスクを提供しようとするものである。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体基板上における所定の露光パターンと前の工程で形成されたパターンとの位置合わせの精度が検査されるためのマークを備え、前記マークは、前記半導体基板上の所定層に形成された複数の幅の異なる帯状の多重ボックスマークと、前記所定層より上層に形成された合わせ用マークを含むことを特徴とする。
【００１０】
上記本発明に係る半導体装置によれば、プロセスの多様性に対して対応可能な複数の幅の異なる帯状の多重ボックスマークを配する。これにより、多重ボックスマーク中に、その時々のプロセス変動に対して、比較的認識し易い帯状マークが少なくとも一つは得られるようにした。位置合わせ精度の検査のための安定した測定に寄与する。
【００１１】
なお、上記本発明に係る半導体装置において、前記多重ボックスマークはより幅の大きいマークが幅の小さいマークの外側または内側に配されていることを特徴とする。幅の小さいマークの方が位置合わせ測定時の精度は高いので、測定に最適な位置に配される。より幅の大きいマークはマーク形成時のダミーを兼ねると共に上記幅が小さいマークでの測定が困難になった場合に利用される。
【００１２】
また、上記本発明に係る半導体装置において、前記多重ボックスマークは少なくとも絶縁膜を側面とする溝内に金属部材を配した構造となっていることを特徴とする。ＣＭＰ（化学的機械的研磨）技術を伴うマークの形成に適している。
【００１３】
本発明に係る半導体装置の製造方法は、半導体基板における所定の絶縁膜に対し複数の幅の異なる溝を上方からみて多重に形成する工程と、少なくとも前記溝それぞれを覆うように第１の導電層を形成する工程と、前記絶縁膜上の前記第１の導電層を除去し、前記溝それぞれに前記第１の導電層を残すことによって、上方からみて複数の幅の異なる帯状の多重ボックスマークを形成する工程と、前記絶縁膜上及び前記第１の導電層上に第２の導電層を形成する工程と、前記第２の導電層上に前記多重ボックスマークとの位置合わせに関係するフォトレジストパターンを形成する工程と、前記多重ボックスマークと前記フォトレジストパターンとを光学的に観察して前記半導体基板上における所定の露光パターンと前の工程で形成されたパターンとの位置合わせの精度を検査する工程と、を具備したことを特徴とする。
【００１４】
上記本発明に係る半導体装置の製造方法によれば、所定形状で幅の異なる各溝に第１の導電層を埋め込んで多重ボックスマークを形成する。多重ボックスマーク中には、その時々のプロセス変動に対し、比較的認識し易い帯状マークが一つは得られる。位置合わせの精度を検査する工程で認識し易い最適な帯状マークを利用することにより安定した測定に寄与する。このような多重ボックスマークとしたことで、従来に比べ個数を多く設ける必要がなくなり、マーク配置のスペース効率をより向上させる。
【００１５】
なお、上記本発明に係る半導体装置の製造方法において、前記溝は、より幅の大きいものを幅の小さいものの外側または内側に設けることを特徴とする。幅の小さい溝はマーク化した際、位置合わせ測定時の精度は高くなる。よって、測定に最適な位置に配される。より幅の大きい溝は、マーク化される際のダミーを兼ねる。仮に上記幅が小さい溝のマーク化が正常でない場合に、より幅の大きい溝の方が正常にマーク化される可能性が高い。
【００１６】
本発明に係るフォトマスクは、位置合わせ精度測定パターンを含むフォトマスクにおいて、前記位置合わせ精度測定パターンは所定領域に複数箇所設けられ、一つが幅の異なる帯状の多重の等辺四辺形パターンとなっていることを特徴とする。
【００１７】
上記本発明に係るフォトマスクによれば、多重の等辺四辺形パターン中には、プロセスの多様性に対して対応できるよう各種寸法が準備される。これにより、その時々のプロセス変動に対し比較的認識し易いマークを一つは得られるようにする。これにより、このような多重の等辺四辺形パターンとしたことで、従来に比べ個数を多く設ける必要がなくなり、マーク配置のスペース効率をより向上させる。
【００１８】
【発明の実施の形態】
図１（ａ），（ｂ）は、本発明の一実施形態に係る半導体装置に用いられる位置合わせ精度測定マークを示す平面図及び１Ｂ−１Ｂ線に沿う断面図である。図の位置合わせ精度測定マークは、半導体基板上における所定領域、例えば半導体ウェハのスクライブライン領域あるいは半導体チップ領域の空き領域に配置されている。外側のボックスマークは多重ボックスマークＢＭＫ１となっている。内側のボックスマークＢＭＫ２は、多重ボックスマークＢＭＫ１より上層に形成される多重ボックスマークＢＭＫ１との位置合わせに関係する合わせ用マークであり、ここでは方形のレジストパターンである。
【００１９】
多重ボックスマークＢＭＫ１は、全体的に２０〜３０μｍの１辺を有する多重方形枠で、例えば半導体基板上方の絶縁膜ＩＬを側面とする複数の幅の異なる溝ＴＲ１〜ＴＲ４内に金属部材（例えば主にタングステン）ＰＭを配した構成である。これにより、多重ボックスマークＢＭＫ１は、絶縁膜ＩＬ上に複数の幅の異なる帯状の方形枠（Ｆ１〜Ｆ４）を四重に配した構成となっている。多重ボックスマークＢＭＫ１における帯状の方形枠Ｆ１〜Ｆ４の各幅Ｗ１〜Ｗ４の大きさは、枠Ｆ１の幅Ｗ１が最も小さく０．３〜０．５μｍの間の所定幅でなる。外側の枠ほど幅が大きくなり、枠Ｆ４の幅Ｗ４の大きさが３．０〜６．０μｍの間の所定幅でなる。内側のボックスマークＢＭＫ２は１辺が１０μｍ程度であり、多重ボックスマークＢＭＫ１上を被覆する金属部材ＭＬ上において枠Ｆ１内に納まるように配されている。
【００２０】
上記実施形態によれば、多重ボックスマークＢＭＫ１は、プロセスの多様性に対して対応可能な複数の幅の異なる帯状の枠で構成される。これにより、多重ボックスマークＢＭＫ１中に、その時々のプロセス変動に対して、比較的認識し易い帯状マークが少なくとも一つは得られるようにした。例えば、枠Ｆ１とボックスマークＢＭＫ２の四方の間隔（ｘ１，ｘ２，ｙ１，ｙ２）を測定することが最も好ましいが、プロセスの関係上、認識、測定が困難であったなら、別の枠（Ｆ２〜Ｆ４）とボックスマークＢＭＫ２の四方の間隔を測定すればよい。これにより、位置合わせの検査のための安定した測定に寄与する。
【００２１】
図２（ａ）〜（ｅ）は、それぞれ本発明の一実施形態に係る半導体装置の製造方法を示す断面図であり、前記図１のような、位置合わせ精度測定マークの構成を実現する工程を示す断面図である。
図２（ａ）に示すように、例えば半導体基板１１上にポリシリコン層１２を形成し、フォトリソグラフィ技術を経てパターニングする。ポリシリコン層１２は図示しない他の領域ではゲートや配線等に相当する。次に、半導体基板１１及びポリシリコン層１２上に層間絶縁膜１３を形成する。層間絶縁膜１３は例えば酸化膜をＣＶＤ（化学気相成長）法により堆積し、リフロー法等を利用してある程度平坦化する。層間絶縁膜１３は図１（ｂ）中の絶縁膜ＩＬに相当する。
【００２２】
次に、図２（ｂ）に示すように、層間絶縁膜１３に対しフォトリソグラフィ技術、異方性エッチング技術を経て、複数の幅の異なる溝ＴＲ１〜ＴＲ４を上方からみて多重枠状に形成する。溝ＴＲ１〜ＴＲ４の形成時において、図示しない他の領域ではコンタクトホールが形成される。
【００２３】
次に、図２（ｃ）に示すように、層間絶縁膜１３上に溝ＴＲ１〜ＴＲ４を覆う金属部材ＰＭを形成する。金属部材ＰＭは、例えばバリアメタルの被覆を含んだタングステンプラグである。金属部材ＰＭはエッチバック法またはＣＭＰ（化学的機械的研磨）法により平坦化除去される。これにより、金属部材ＰＭは溝ＴＲ１〜ＴＲ４内にのみ残り、上方からみて複数の幅の異なる帯状の多重ボックスマークＢＭＫ１が形成される。多重ボックスマークＢＭＫ１は複数の幅の異なる帯状の方形枠（Ｆ１〜Ｆ４）を四重に配した構成となる（図１（ａ）参照）。
【００２４】
次に、図２（ｄ）に示すように、層間絶縁膜１３上及び金属部材ＰＭ上に金属部材ＭＬを形成する。金属部材ＭＬはアルミニウムを主成分とした任意の配線層である。この金属部材ＭＬ上にフォトレジスト膜を形成し、フォトリソグラフィ工程によりフォトレジスト膜のパターンを形成する。これが金属部材ＭＬ上において多重ボックスマークＢＭＫ１の方形枠Ｆ１内に納まるように配される内側のボックスマークＢＭＫ２となる。他の領域ではこのフォトレジスト膜のパターンが金属部材ＭＬによる配線形成のマスクパターンとなる。
【００２５】
このように重ねて形成された外側の多重ボックスマークＢＭＫ１及び内側のボックスマークＢＭＫ２をレーザー光等により走査する。例えば各マークのパターンエッジにおける反射光を画像処理することにより、マークＢＭＫ１の枠Ｆ１とボックスマークＢＭＫ２の四方の間隔（ｘ１，ｘ２，ｙ１，ｙ２）を測定する（図１（ａ）参照）。プロセスの関係上、認識、測定が困難であったなら、別の枠（Ｆ２〜Ｆ４）とボックスマークＢＭＫ２の四方の間隔を測定すればよい。これにより、位置合わせ精度の検査のための安定した測定に寄与する。
【００２６】
上記実施形態の方法によれば、所定形状で幅の異なる各溝ＴＲ１〜ＴＲ４に金属部材ＰＭを埋め込んで多重ボックスマークＢＭＫ１を形成する。特に、ＣＭＰ法を経て多重ボックスマークＢＭＫ１が形成される場合、幅の大きい溝は、マーク化される際のダミーを兼ねる。仮に幅が小さい方の溝のマーク化が正常でない場合に、より幅の大きい溝の方が正常にマーク化される可能性が高い。これにより、多重ボックスマークＢＭＫ１中には、その時々のプロセス変動に対し、方形枠Ｆ１〜Ｆ４のうち比較的認識し易いものが一つは得られる。そこで、位置合わせの精度を検査する工程では認識し易い最適なマークを利用することができる。
この結果、安定した測定に寄与する。また、このような多重ボックスマークＢＭＫ１としたことで、従来に比べ個数を多く設ける必要がなくなり、マーク配置のスペース効率をより向上させる。
【００２７】
図３は、本発明の一実施形態に係るフォトマスクの要部の構成を示す平面図である。ここでのフォトマスクＰＭＳＫは、例えばチップ領域ＣＨＩＰのスクライブライン領域ＳＬの複数箇所において、一つが幅の異なる帯状の多重の等辺四辺形でなるマスクパターンＰ１〜Ｐ４が形成されている。マスクパターンＰ１〜Ｐ４は、図２で示されるような多重ボックスマークＢＭＫ１に係る各溝ＴＲ１〜ＴＲ４形成用のマスクパターンである。チップ領域ＣＨＩＰやスクライブライン領域ＳＬ内にはマスクパターンＰ１〜Ｐ４と共に形成されるその他のパターンがあるが、ここでは省略している。
【００２８】
図４（ａ），（ｂ）は、本発明の他の実施形態に係る半導体装置に用いられる位置合わせ精度測定マークを示す平面図及び４Ｂ−４Ｂ線に沿う断面図である。図の位置合わせ精度測定マークは、半導体基板上における所定領域、例えば半導体ウェハのスクライブライン領域あるいは半導体チップ領域の空き領域に配置されている。図１（ａ），（ｂ）と同様の箇所には同一の符号を付して説明は省略する。この実施形態では、外側のマークは枠状ではないものの前記図１と同様に絶縁膜ＩＬ上に複数の幅の異なる帯状ライン（Ｌ１〜Ｌ４）を四重に配した多重ボックスマークＢＭＫ１となっている。内側のボックスマークＢＭＫ２は、前記図１と同様に方形のレジストパターンである。
【００２９】
上記実施形態によれば、多重ボックスマークＢＭＫ１は、プロセスの多様性に対して対応可能な複数の幅の異なる帯状で構成される。これにより、多重ボックスマークＢＭＫ１中に、その時々のプロセス変動に対して、比較的認識し易い帯状マークが少なくとも一つは得られるようにした。例えば、帯状ラインＬ１とボックスマークＢＭＫ２の四方の間隔（ｘ１，ｘ２，ｙ１，ｙ２）を測定することが最も好ましいが、プロセスの関係上、認識、測定が困難であったなら、別の帯状ライン（Ｌ２〜Ｌ４）とボックスマークＢＭＫ２の四方の間隔を測定すればよい。これにより、位置合わせ精度の検査のための安定した測定に寄与する。
【００３０】
上記図４（ａ），（ｂ）の位置合わせ精度測定マークの構成を実現する方法は、前記図２（ａ）〜（ｅ）と同様である。ただし、複数の幅の異なる溝ＴＲ１〜ＴＲ４の形成において、枠状に形成するのではなく、多重の帯状ライン（Ｌ１〜Ｌ４）の形状を実現するように形成することになる。また、このときのフォトマスクのパターンも図示しないが多重の帯状ライン（Ｌ１〜Ｌ４）の形状を実現するように形成することになる。
【００３１】
以上説明したように、本発明によれば、所定形状で幅の異なる帯状の多重ボックスマークを形成する。特に、金属部材を埋め込み、ＣＭＰ法を経て多重ボックスマークが形成される場合、幅の大きい溝は、マーク化される際のダミーを兼ねる。仮に幅が小さい方の溝のマーク化が正常でない場合に、より幅の大きい溝の方が正常にマーク化される可能性が高い。これにより、多重ボックスマーク中には、その時々のプロセス変動に対し、比較的認識し易いマークが一つは得られる。なお、上記実施形態に関し、多重ボックスマークは四重であったが、これに限らず、二重、三重、あるいは五重以上の配置も考えられる。また、最も小さい幅のマークの内側にもそれより幅広のマークを設けるようにしてもよい。
【００３２】
このように、多重ボックスマークを設ければ、位置合わせの精度を検査する工程では認識し易い最適なマークを利用することができる。これにより安定した測定に寄与する。また、このような多重ボックスマークとしたことで、従来に比べ個数を多く設ける必要がなくなり、マーク配置のスペース効率をより向上させる。この結果、マーク配置領域の占有率増大を抑制し、一つの決まった形状を有してプロセス変動に対処可能な測定用のマークを有する半導体装置及びその製造方法、フォトマスクを提供することができる。
【図面の簡単な説明】
【図１】一実施形態に係る位置合わせ精度測定マークを示す各図。
【図２】図１の構成を実現するための工程を順に示す各断面図。
【図３】一実施形態に係るフォトマスクの要部の構成を示す平面図。
【図４】他の実施形態に係る位置合わせ精度測定マークを示す各図。
【符号の説明】
１１…半導体基板、１２…ポリシリコン層、１３…層間絶縁膜、ＢＭＫ１…多重ボックスマーク、ＢＭＫ２…ボックスマーク、ＩＬ…絶縁膜、ＴＲ１〜ＴＲ４…溝、Ｆ１〜Ｆ４…方形枠、Ｗ１〜Ｗ４…各幅、ＰＭ，ＭＬ…金属部材、ＣＨＩＰ…チップ領域、ＳＬ…スクライブライン領域、Ｌ１〜Ｌ４…帯状ライン。
【図１】
2004273612.tif 000003
【図２】
2004273612.tif 000004
【図３】
2004273612.tif 000005
【図４】
2004273612.tif 000006