(57)【要約】【課題】ディスプレイ装置の表示可能な階調の間隔が等間隔でない場合、誤差拡散処理とディザ処理を併用して擬似的に階調を増加させることが難しい。【解決手段】ディスプレイ装置１０３に入力する画像信号のビット数ｂに対して、少なくともＬｏｇ２（ｎ×ｍ）≦Δｂを満たすΔｂ分だけ画像信号のビット数を増加させるビット数拡張手段１００と、ディザ処理によって擬似的に階調数をほぼ（ｎ×ｍ）倍することを想定し階調数ｃの（ｎ×ｍ）倍の階調に画像信号を制限する階調制限テーブルと、制限された差分を表示誤差として誤差拡散処理を行う階調制限手段１０１と、画像信号に依存するディザ要素を用いて画像信号のディザ処理を行いその後（ｎ×ｍ）で除して最終的にｂビットｃ階調の画像信号に変換するレベル変換手段１０４とを有することを特徴とする。【選択図】　図１
2004088404.tif 000002
【特許請求の範囲】
【請求項１】
表示可能な階調の間隔が一定でない特性を有するディスプレイ装置に入力する画像信号のビット数に対して、少なくとも
Ｌｏｇ２（ｎ×ｍ）≦Δｂ　　（ｍ、ｎは自然数）
を満たすΔｂ分だけ画像信号のビット数を増加させて第１の画像信号として出力するビット数拡張手段と、
前記ディスプレイ装置の表示可能な階調を（ｎ×ｍ）倍した階調に対して、各階調間を（ｎ×ｍ）等分した階調に出力を制限する階調制限テーブルと、
前記第１の画像信号を前記階調制限テーブルの階調に制限して第２の画像信号として出力するとともに、制限によって生じた差分を表示誤差として誤差拡散処理を行う階調制限手段と、
前記第２の画像信号に基づいて決定したディザマトリクス（ｎ×ｍ）の各ディザ要素を用いて前記第２の画像信号のディザ処理を行い、第３の画像信号として出力するディザ処理手段と、
前記第３の画像信号を（ｎ×ｍ）で除して前記ディスプレイ装置で表示可能なビット数および階調に変換するレベル変換手段とを有する画像処理装置。
【請求項２】
前記表示可能な階調を（ｎ×ｍ）倍した階調の各階調間を（ｎ×ｍ）等分するために挿入された（ｎ×ｍ−１）個の階調に対して、小さい方から
ｉ＝２、３、・・・、ｎ×ｍ
としたとき、ｉ番目の階調が、前記表示可能な階調を（ｎ×ｍ）倍した階調の大きい方の値に繰り上がる確率が
（ｉ−１）／（ｎ×ｍ）
であり、小さい方の値に繰り下がる確率が
｛（ｎ×ｍ）−（ｉ−１）｝／（ｎ×ｍ）
となるようにディザマトリクスのディザ要素の値を設定したことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記表示可能な階調を（ｎ×ｍ）倍した階調の大きい方の値に前記ｉ番目の階調が繰り上がる場合には、前記表示可能な階調を（ｎ×ｍ）倍した階調の大きい方の値と前記ｉ番目の階調との差を前記ディザ要素の値とし、
前記表示可能な階調を（ｎ×ｍ）倍した階調の小さい方の値に前記ｉ番目の階調が繰り下がる場合には、前記表示可能な階調を（ｎ×ｍ）倍した階調の小さい方の値と前記ｉ番目の階調との差に負号を付して前記ディザ要素の値とすることを特徴とする請求項２に記載の画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示可能な階調が離散的で、かつ階調の間隔が等間隔でない特性を有するディスプレイ装置の中間調表示を行うための画像処理装置に関する。
【０００２】
【従来の技術】
プラズマディスプレイパネル（ＰＤＰ）、液晶表示装置等のディスプレイ装置において、表示可能な階調（以下、表示階調と略記する）の数が十分でない場合、滑らかな中間調の表現が難しく、階調間の境界が地図の等高線のような模様（いわゆる偽輪郭）として観測され、画像表示品質を著しく劣化させる。この場合、擬似的に階調数を増加させる手法として誤差拡散処理やディザ処理が知られている。
【０００３】
以下に誤差拡散処理とディザ処理を併用する場合の一般的な手法について、図面を参照しながら説明する。例として、入力画像信号が８ビット２５６階調、ディスプレイ装置の表示階調が５ビット３２階調、ディザ処理手段のディザマトリクス（ｎ×ｍ）がｎ＝２、ｍ＝２とする。このとき、ここで用いられるディスプレイ装置の表示階調の間隔は等間隔である。
【０００４】
図６において、誤差拡散回路８０２は８ビットの画像信号８０１を入力し下位１ビット信号について誤差拡散処理を行った後、上位７ビットを次のディザ回路８０３に送る。ディザ回路８０３は、この７ビット信号にディザ処理を行い５ビット化した画像信号をディスプレイ装置８０４に出力する。
【０００５】
まず、誤差拡散処理について説明する。いま、図７に示す画素Ｐ０の信号処理を行うものとする。このとき画素Ｐ０の１ライン前の画素Ｐ１、Ｐ２、Ｐ３および直前画素Ｐ４の表示誤差、すなわち下位１ビットの値に、それぞれ図７に示すような所定の重み付け処理を行い、画素Ｐ０の入力画像信号に加算する。また、画素Ｐ０の表示誤差である下位１ビットに、所定の重み付け処理を行い周囲の画素Ｐ５、Ｐ６、Ｐ７、Ｐ８へ拡散する。図７の実線矢印は周囲の画素からＰ０に加算される誤差を表し、点線矢印はＰ０から周囲の画素に拡散する誤差を表している。また、矢印に付随した数値はそれぞれの重み付けの大きさを表す。図８は誤差拡散回路のブロック図である。ブロック内のＴは１画素遅延回路、Ｈは１ライン遅延回路を表し、各遅延回路に続く各ブロックの数値はそれぞれの重み付けの大きさを表す。図８に示すように、この加算した結果のうち上位７ビットをディザ回路８０３に出力する。下位１ビットの誤差分については、７／１６を画素Ｐ０の次の画素Ｐ５に、３／１６を画素Ｐ０の左下の画素Ｐ６に、５／１６を画素Ｐ０の直下の画素Ｐ７に、また、３／１６を画素Ｐ０の左下の画素Ｐ８にそれぞれ加算する。このような加算を個々の画素に対して行うことで、誤差を周辺画素に拡散する。
【０００６】
次に、ディザ回路８０３での信号処理について説明する。図９（ａ）は２×２ディザマトリクスの配列を示し、左上のディザ要素をｄ１、右下をｄ２、左下をｄ３、右上をｄ４としている。図９（ｂ）は、図９（ａ）においてｄ１＝０、ｄ２＝１、ｄ３＝２、ｄ４＝３としたものである。図９（ｃ）は誤差拡散回路８０２で処理した後の７ビット画像信号の一例である。ディザ回路８０３はこれに図９（ｂ）に示すディザ要素を各々加算する。加算結果を図９（ｄ）に示すが、この信号は７ビットであるので下位２ビットを切り捨てて図９（ｅ）とし、最終的には上位５ビットのみを取出すことで図９（ｆ）の値を得る。
【０００７】
ここで行ったディザ処理の原理は次のとおりである。もとの７ビットのうち、下位の２ビットが０、すなわち２進数表示でＸＸＸＸＸ００（Ｘ＝１または０）であった場合は、どのディザ要素を加算されても上位５ビットは増加しない。例えば、画像信号が２０のときには２進数表示で００１０１００であり、ディザ要素３は０００００１１であるので、これらを加算すると００１０１１１となり上位５ビットは増加しない。ディザ要素が２および１の場合も同様である。
【０００８】
もとの７ビットのうち、下位の２ビットが１であった場合は、ディザ要素が３である場合にのみ上位５ビットは繰り上がる。例えば、画像信号が２１であるときには、２進数表示で００１０１０１でありディザ要素３は０００００１１であるのでこれらを加算すると２４、すなわち００１１０００となり上位５ビットは繰り上がる。ディザ要素が３である確率は１／４であるので、この場合に上位５ビットが繰り上がる確率は１／４である。
【０００９】
同様に、もとの７ビットのうち下位２ビットが２であった場合は、ディザ要素が３と２のときに上位５ビットは繰り上がる。ディザ要素が３または２である確率はそれぞれ１／４であるので、この場合に上位５ビットが繰り上がる確率は２／４である。
【００１０】
さらに、もとの７ビットのうち下位２ビットが３であった場合は、ディザ要素が３、２および１であるときに上位５ビットは繰り上がり、その確率は３／４である。
【００１１】
従って、例えば、もとの７ビットが２１である場合には、１／４の確率で繰り上げられ２４となり、それ以外の場合は最後に切り捨てられ２０となるので、ディザ処理後の画像の平均的な階調は２４×１／４＋２０×３／４＝２１となる。以上のようにして最終的に５ビットで擬似的にもとの７ビットが表現できることになる。
【００１２】
この例では、（ｎ×ｍ）＝（２×２）のディザマトリクスで、４つのディザ要素ｄ１〜ｄ４を持つので２ビット（４階調）分を擬似的に表現している。もし、（ｎ×ｍ）＝（４×４）のディザマトリクスを使用した場合は、１６のディザ要素を持つので４ビット（１６階調）分を擬似的に表現することができる。
【００１３】
【発明が解決しようとする課題】
上述の階調補正方法は、あくまでも表示階調の間隔が等間隔なディスプレイ装置に対して良好に中間調画像を表示するためのものである。一方、表示階調の間隔が等間隔でないディスプレイ装置の場合にはこのような画像処理方法では有効ではない。例えば、表示階調が０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５の８ビット１３階調のようなディスプレイ装置の場合、使用するディザマトリクスが上述と同様であれば階調の値が１３以上ではディザ処理を行っても繰り上がりが発生せず効果がない。また階調の値が３以下では繰り上がりが大きすぎ逆に画質劣化を招く。これは４つのディザ要素ｄ１〜ｄ４の値が固定化しているためである。
【００１４】
これに対して、特開平８−２８６６３４号公報には、複数個の画素単位が二次元状のマトリクス形式に配置されているディスプレイ装置において、入力された画像信号に応じたディザパターンを加算した後、誤差拡散処理を行う中間調表示方法が開示されている。この方法では、誤差拡散のしきい値を入力信号とタイミングジェネレータからの信号によって、それぞれ階調毎、ドット毎およびライン毎に変化できるように構成している。そして、誤差拡散処理を行う前の入力画像信号の階調に応じて最適なディザパターンを選択することにより、常に固定されたディザパターンを挿入する従来の中間調表示方法に比べてフリッカや固定模様等の発生を抑制できる。しかしながら、この例では、階調を向上するためではなく、誤差拡散のしきい値を千鳥状に散らしてフリッカを防止するためにディザ処理を使用している。従って、ディスプレイ装置の表示階調数が十分でなく、かつ階調の間隔が等間隔でないディスプレイ装置の場合には十分な中間調表示が行えないという課題がある。
【００１５】
本発明は、このような表示階調の数が十分でないディスプレイ装置においても滑らかな中間調の表現を可能とするものである。
【００１６】
【課題を解決するための手段】
上記の目的を達成するために本発明の画像処理装置は、ディスプレイ装置に入力する画像信号のビット数ｂに対して、少なくとも
Ｌｏｇ２（ｎ×ｍ）≦Δｂ
を満たすΔｂ分だけ画像信号のビット数を増加させるビット数拡張手段と、後でディザ処理によって擬似的に階調数をほぼ（ｎ×ｍ）倍することを想定し階調数ｃのほぼ（ｎ×ｍ）倍の階調に画像信号を制限する階調制限テーブルと、制限された差分を表示誤差として誤差拡散処理を行う階調制限手段と、画像信号に依存するディザ要素を用いて画像信号のディザ処理を行いその後（ｎ×ｍ）で除することで最終的にｂビットｃ階調の画像信号に変換するレベル変換手段とを有することを特徴とする。
【００１７】
【発明の実施の形態】
すなわち、請求項１に記載の発明は、表示可能な階調の間隔が一定でない特性を有するディスプレイ装置に入力する画像信号のビット数に対して、少なくとも
Ｌｏｇ２（ｎ×ｍ）≦Δｂ　　（ｍ、ｎは自然数）
を満たすΔｂ分だけ画像信号のビット数を増加させて第１の画像信号として出力するビット数拡張手段と、ディスプレイ装置の表示可能な階調を（ｎ×ｍ）倍した階調に対して、各階調間を（ｎ×ｍ）等分した階調に出力を制限する階調制限テーブルと、第１の画像信号を階調制限テーブルの階調に制限して第２の画像信号として出力するとともに、制限によって生じた差分を表示誤差として誤差拡散処理を行う階調制限手段と、第２の画像信号に基づいて決定したディザマトリクス（ｎ×ｍ）の各ディザ要素を用いて第２の画像信号のディザ処理を行い、第３の画像信号として出力するディザ処理手段と、第３の画像信号を（ｎ×ｍ）で除してディスプレイ装置で表示可能なビット数および階調に変換するレベル変換手段とを有する画像処理装置である。
【００１８】
また、請求項２に記載の発明は、請求項１において、表示可能な階調を（ｎ×ｍ）倍した階調の各階調間を（ｎ×ｍ）等分するために挿入された（ｎ×ｍ−１）個の階調に対して、小さい方から
ｉ＝２、３、・・・、ｎ×ｍ
としたとき、ｉ番目の階調が、表示可能な階調を（ｎ×ｍ）倍した階調の大きい方の値に繰り上がる確率が
（ｉ−１）／（ｎ×ｍ）
であり、小さい方の値に繰り下がる確率が
｛（ｎ×ｍ）−（ｉ−１）｝／（ｎ×ｍ）
となるようにディザマトリクスのディザ要素の値を設定したことを特徴とする画像処理装置である。
【００１９】
また、請求項３に記載の発明は、請求項２において、表示可能な階調を（ｎ×ｍ）倍した階調の大きい方の値にｉ番目の階調が繰り上がる場合には、表示可能な階調を（ｎ×ｍ）倍した階調の大きい方の値とｉ番目の階調との差をディザ要素の値とし、表示可能な階調を（ｎ×ｍ）倍した階調の小さい方の値にｉ番目の階調が繰り下がる場合には、表示可能な階調を（ｎ×ｍ）倍した階調の小さい方の値とｉ番目の階調との差に負号を付してディザ要素の値とすることを特徴とする画像処理装置である。
【００２０】
以下、本発明の一実施の形態について図面を用いて詳細に説明する。
【００２１】
（実施の形態１）
実施の形態１の画像処理装置について、以下にその構成を動作とともに説明する。本実施の形態は、入力画像信号が８ビット２５６階調、ディザ処理手段のディザマトリクス（ｎ×ｍ）がｎ＝２、ｍ＝２、さらにディスプレイ装置の表示階調が８ビット１３階調であり、かつ表示階調の間隔が等間隔でない場合を例として説明する。ここで、具体的な表示階調は（０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５）であるとする。
【００２２】
図１において、８ビットの入力画像信号（画像信号Ａ）１０６は、ビット数拡張手段１００で１０ビットの画像信号Ｂに変換される。次に画像信号Ｂは、階調制限手段１０１で１０ビットのまま４９階調に階調制限された画像信号Ｃに変換される。さらに画像信号Ｃはディザ処理手段１０２でディザ処理を行って１０ビットの画像信号Ｄに変換される。そして画像信号Ｄは、レベル変換手段１０４において８ビット１３階調の画像信号Ｅに変換され、最終的にこの画像信号Ｅに基づきディスプレイ装置１０３で画像が表示される。
【００２３】
それぞれの処理について以下に説明する。
【００２４】
ビット数拡張手段１００は図２に示すように逆ガンマ補正回路２００と第１の誤差拡散回路２０１から構成される。逆ガンマ補正回路２００は、８ビットの画像信号Ａ（ｘ＝０〜２５５）に対し、次式にしたがって逆ガンマ補正し１２ビットの画像信号（ｙ＝０〜４０９５）に変換する。
【００２５】
ｙ＝（ｘ／２５５）＾２．２×４０９５
ここで、８ビットから１２ビットへと増加したのは、画像信号のダイナミックレンジ（最大階調と階調１との比）であり、階調数そのものが増加したのではないことに注意されたい。表現できる階調は２５６種類のｘの値（ｘ＝０〜２５５）に対応した２５６種類のｙの値である。
【００２６】
次に、第１の誤差拡散回路２０１は、逆ガンマ補正後の１２ビット画像信号のうち下位２ビットを表示誤差として第１の誤差拡散処理を行い、１０ビットの画像信号（画像信号Ｂ）として出力する。第１の誤差拡散処理については従来の技術とほぼ同様であるので詳細な説明は省略する。ただし、従来の技術では８ビット入力信号の下位１ビットを拡散し上位７ビットを出力信号とする例について述べたが、本実施の形態では１２ビット入力信号の下位２ビットを拡散し上位１０ビットを出力信号としている。
【００２７】
次に階調制限手段１０１について説明する。
【００２８】
本実施の形態で用いられるディスプレイ装置の表示階調は次の８ビット１３階調（０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５）である。これらを４倍し１０ビットで表現すると（０、４、１２、２８、５２、９２、１４８、２２４、３２８、４６０、６２０、８０８、１０２０）となる。以下これを４倍率表示階調と略記する。ここで、それぞれの階調間を４等分するように３つの階調を等間隔で挿入すると１０ビット４９階調（０、１、２、３、４、６、８、１０、１２、１６、２０、２４、２８、３４、４０、４６、５２、６２、７２、８２、９２、１０６、１２０、１３４、１４８、１６７、１８６、２０５、２２４、２５０、２７６、３０２、３２８、３６１、３９４、４２７、４６０、５００、５４０、５８０、６２０、６６７、７１４、７６１、８０８、８６１、９１４、９６７、１０２０）が得られる。以下これを４倍拡張表示階調と略記する。４倍拡張表示階調は、後でディザ処理手段１０２を用いて擬似的に階調を４倍に増やすことを見越してなされている。
【００２９】
階調制限手段１０１は、１０ビット画像信号Ｂを上記の４９個の４倍拡張表示階調に制限する。図３は、階調制限手段１０１の回路ブロック図である。ブロック内のＴは１画素遅延回路、Ｈは１ライン遅延回路を表す。階調制限手段１０１は、階調制限テーブル３０１を用いて出力画像信号Ｃを４倍拡張表示階調に制限するとともに、入力画像信号Ｂと階調制限された信号の差を表示誤差として第２の誤差拡散動作を行う。いま、ある１つの画素Ｐ０に注目し、対応する１０ビット画像信号Ｂを入力したとする。このとき画素Ｐ０の１ライン前の画素Ｐ１、Ｐ２、Ｐ３および直前画素Ｐ４の表示誤差それぞれに図３に示した所定の重み、すなわち１／１６、５／１６、３／１６および７／１６を掛けて画素Ｐ０の入力信号に加算する。そしてこの加算した信号を階調制限テーブル３０１の数値、すなわち４倍拡張表示階調と比較し、加算した信号に最も近い数値を画像信号Ｃとして出力する。それとともに、もとの信号と出力した信号との差を表示誤差として、７／１６を画素Ｐ０の次の画素Ｐ５に、３／１６を画素Ｐ０の左下の画素Ｐ６に、５／１６を画素Ｐ０の直下の画素Ｐ７に、１／１６を画素Ｐ０の右下の画素Ｐ８にそれぞれ拡散する。
【００３０】
階調制限テーブル３０１の構成は、例えば、入力信号に対して画像信号Ｃと表示誤差を出力するＲＯＭテーブルでもよく、また、入力信号に対して画像信号Ｃを出力するＲＯＭと、入力信号から画像信号Ｃを減じて表示誤差を算出する減算回路の組合せでもよい。
【００３１】
次にディザ処理手段１０２について説明する。
【００３２】
ディザ要素決定回路４０１は、画像信号Ｃに基づいて決定したディザ要素をディザ回路４００に出力する。図４に示すように画像信号Ｃのとり得る４９階調の各々に対しディザ要素（ｄ１〜ｄ４）の値が決まっている。本実施の形態で用いられるディザ要素は以下のように決定する。まず、４倍拡張表示階調のうち、４倍率表示階調に一致する階調に対しては４つのディザ要素を全て０とする。そうでない場合はまず、それぞれの階調毎に以下の方法でｐ、ｑ２つの数値を求める。ｐは４倍率表示階調のうち当該階調以下で最も大きい階調と当該階調との差に負号（マイナス）をつけたものであり、ｑは４倍率表示階調のうち当該階調以上で最も小さい階調と当該階調との差である。例えば、画像信号Ｃが８２である場合は、８２以下で最も大きい４倍率表示階調５２と当該階調８２との差３０に負号をつけたものは−３０でありこれがｐの値である。また、８２以上で最も小さい４倍率表示階調９２と当該階調８２との差１０がｑの値である。ｐ、ｑの値が求まれば次のようにして各ディザ要素を求める。４倍率表示階調間を４等分するために挿入された３つの階調のうち、最も小さい階調に対しては４つのディザ要素のうち３つをｐに残り１つをｑに、２番目に小さい階調に対しては４つのディザ要素のうち２つをｐに他の２つをｑに、３番目に小さい階調に対しては４つのディザ要素のうち１つをｐに他の３つをｑにする。例えば、画像信号Ｃが８２である場合は、４倍率表示階調５２と９２の間に挿入された３つの階調６２、７２、８２の中で３番目に小さい階調となるのでｐ＝−３０とｑ＝１０を用いてｄ１＝−３０、ｄ２＝１０、ｄ３＝１０、ｄ４＝１０である。ここで、送られてきた画像信号Ｃがディザマトリクスのｄ４に対応する位置であった場合には、ディザ回路４００へ出力される値は１０となる。
【００３３】
次に図５を用いてディザ回路４００での信号処理について説明する。図５（ａ）は本実施の形態で用いられるディザマトリクスの配列であり、マトリクスの左上のディザ要素をｄ１、右下をｄ２、左下をｄ３、右上をｄ４としている。説明のために各画素毎の画像信号Ｃが、図５（ｃ）のようになっていると仮定する。このときそれぞれの画像信号Ｃに対応するディザ要素は図４の表により決定され、図５（ｂ）のように表される。ディザ回路４００は、各画素毎に画像信号Ｃとそれに対応するディザ要素とを加算し画像信号Ｄとして出力する。これら２つの値を加算した結果を図５（ｄ）に示す。これが画像信号Ｄである。このようにディザ要素を画像信号Ｃに応じて最適に決定し、画像信号Ｄに変換される。
【００３４】
ここで行ったディザ処理の結果を、４倍率表示階調である５２と９２との間を例に説明する。画像信号Ｃの値が５２の場合、４つのディザ要素が全て０であるので信号は変化せず５２のままである。画像信号Ｃの値が６２の場合、４つのディザ要素のうちｄ１からｄ３は−１０で、ｄ４のみが３０であるので５２になる確率は３／４であり９２になる確率は１／４である。その結果、５２×３／４＋９２×１／４＝６２となるので、平均して６２が得られたことになる。画像信号Ｃの値が７２の場合、ディザ要素のうちｄ１とｄ２が−２０で、ｄ３とｄ４が２０であるので５２になる確率は２／４であり９２になる確率も２／４であり、平均して７２が得られる。同様に画像信号Ｃの値が８２の場合、５２になる確率は１／４であり９２になる確率が３／４となり、平均して８２が表示される。このようにして本来のディザ処理の原理どおりに擬似的な階調表現がなされており、これらは他の階調間でも同様である。
【００３５】
次にレベル変換手段１０４について説明する。画像信号で使用されている階調は、４倍率表示階調に必ず含まれている。従ってレベル変換手段１０４は画像信号Ｄを単純に４で除するだけでよい。図５（ｆ）が４で除した結果である。以上のように画像信号Ｄは最終的にディスプレイ装置で表示可能な８ビット１３階調の画像信号Ｅに変換される。
【００３６】
ここで、一般にデジタル信号を４で除するには下位２ビットを切り捨てて他のビットを２ビット分シフトするだけであるから、本実施の形態によればレベル変換手段１０４は配線の接続だけで実現でき、実質的な付加回路をまったく必要としない。従って回路の簡素化が図れ、画像信号処理装置の低コスト化が図れる。
【００３７】
以上のような画像処理により、表示階調が離散的で、かつ階調の間隔が等間隔でない特性を有するディスプレイ装置においても、誤差拡散処理とディザ処理を併用して良好な中間調画像を表示することができる。例えば、ＴＦＴ駆動する液晶表示装置、ＳＴＮ液晶材料を用いてドットマトリクス方式で駆動する液晶表示装置、あるいはサブフィールド法を用いることで画像のコントラストが低下したり偽輪郭が発生するようなＰＤＰ装置等に対して、良好な中間調を表示できるようになる。
【００３８】
特に本発明ではビット数拡張手段を用いて画像データを１０ビットに拡張している。これは表示階調の間隔が１であっても、その間を４等分し３つの階調を挿入することによってディザ処理の効果を確実に得るためである。ここで用いたディスプレイ装置の表示階調は、０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５であり、低輝度部分で階調の間隔が小さくなっている。視覚的にも低輝度部分の輝度変化に対する感度が高いため、特に階調０と１の間、１と３の間の階調を忠実に再現することが重要となり、これを実現するためにビット数拡張手段が不可欠となっている。
【００３９】
なお、本実施の形態では、入力画像信号を８ビット、ディザマトリクスを２×２、表示階調数が１３階調であるとして説明した。このとき画像信号を４倍拡張表示階調である４９階調に制限したのはディザマトリクスの要素の個数が４（＝２×２）であることに起因していた。また、ディスプレイ装置で表現可能な８ビット１３階調を４倍した１０ビット１３階調を用いたのは正確に４等分した４９階調を作り出すためである。また、ビット数拡張手段で画像信号を８ビットから１０ビットへと階調数を拡張したのも同様の理由からである。
【００４０】
しかしながら本発明はこれに限定されるものではない。一般的に、入力画像信号がｂビット、ディザマトリクスを（ｎ×ｍ）、表示階調の数がｃとした場合、ビット数拡張手段において入力画像のビット数を
ｂ＋ｌｏｇ２（ｎ×ｍ）
に拡張し、続く階調制限手段において、表示階調ｃを（ｎ×ｍ）倍した階調（以下ｍｎ倍率表示階調と略記する）に対し、その階調間を（ｎ×ｍ）等分した階調（以下、ｍｎ倍拡張表示階調と略記する）に制限し、続くディザ回路においてディザマトリクスを加算し、続くレベル変換回路においてディスプレイ装置でｍｎ倍率表示階調をしきい値として切り捨て、その後（ｎ×ｍ）で除することによりディスプレイ装置において表示するための画像信号とすることができる。
【００４１】
ここで使用するディザマトリクスは以下の式にしたがって求める。
【００４２】
ディスプレイ装置の表示階調を
｛０、・・・、ｒ、ｓ、・・・｝
であるとする。このときｍｎ倍率表示階調は
｛０、・・・、（ｎ×ｍ）×ｒ、（ｎ×ｍ）×ｓ、・・・｝
となる。（ｎ×ｍ）×ｒと（ｎ×ｍ）×ｓとの間をｎ×ｍ等分する階調は
（ｎ×ｍ）×ｒ、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×１、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×２、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×３、・・・、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｉ−１）、・・・、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−１）
となる。
【００４３】
ここで、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｉ−１）は、（ｎ×ｍ）×ｒと（ｎ×ｍ）×ｓとの間を（ｎ×ｍ）等分した階調のうち（ｎ×ｍ）×ｒを１番目として小さい階調からｉ番目の階調であることを示す。これらの記号を用て、ｉ番目の階調に対する各ディザ要素を次のように設定する。
【００４４】
ｄ（ｎ×ｍ−０）＝（ｓ−ｒ）×｛（ｎ×ｍ）−（ｉ−１）｝
ｄ（ｎ×ｍ−１）＝（ｓ−ｒ）×｛（ｎ×ｍ）−（ｉ−１）｝
・
・
ｄ（ｎ×ｍ−（ｉ−２））＝（ｓ−ｒ）×｛（ｎ×ｍ）−（ｉ−１）｝
ｄ（ｎ×ｍ−（ｉ−１））＝−（ｓ−ｒ）×（ｉ−１）
・
・
ｄ２＝−（ｓ−ｒ）×（ｉ−１）
ｄ１＝−（ｓ−ｒ）×（ｉ−１）
例えば本実施の形態で使用した例で、ｍ＝２、ｎ＝２、ｒ＝１３、ｓ＝２３とすると、階調制限テーブルの５２（ｉ＝１）に対するディザ要素は、
ｄ４＝−（２３−１３）×（１−１）＝０
ｄ３＝−（２３−１３）×（１−１）＝０
ｄ２＝−（２３−１３）×（１−１）＝０
ｄ１＝−（２３−１３）×（１−１）＝０
となる。また、階調制限テーブルの６２（ｉ＝２）に対するディザ要素は、
ｄ４＝（２３−１３）×｛（２×２）−（２−１）｝＝３０
ｄ３＝−（２３−１３）×（２−１）＝−１０
ｄ２＝−（２３−１３）×（２−１）＝−１０
ｄ１＝−（２３−１３）×（２−１）＝−１０
となる。また、階調制限テーブルの７２（ｉ＝３）に対するディザ要素は、
ｄ４＝（２３−１３）×｛（２×２）−（３−１）｝＝２０
ｄ３＝（２３−１３）×｛（２×２）−（３−１）｝＝２０
ｄ２＝−（２３−１３）×（３−１）＝−２０
ｄ１＝−（２３−１３）×（３−１）＝−２０
となる。また、階調制限テーブルの８２（ｉ＝４）に対するディザ要素は、
ｄ４＝（２３−１３）×｛（２×２）−（４−１）｝＝１０
ｄ３＝（２３−１３）×｛（２×２）−（４−１）｝＝１０
ｄ２＝（２３−１３）×｛（２×２）−（４−１）｝＝１０
ｄ１＝−（２３−１３）×（３−１）＝−３０
となり図４の表に一致することがわかる。
【００４５】
【発明の効果】
このような構成とすることにより、表示階調が離散的であり、かつそれぞれの階調の間隔が等間隔でない階調表示特性を有するディスプレイ装置に対しても、擬似的に連続的な階調表現が可能となり良好な中間調表示が行える画像表示装置が実現できる。また、ディザマトリクスのディザ要素の値を簡略化することでディザ要素出力手段のメモリ容量やディザ回路の回路規模を小さくできるため、画像処理装置の低コスト化が図れる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における画像処理装置の回路ブロック図
【図２】本発明の実施の形態１における画像処理装置のビット数拡張手段の回路ブロック図
【図３】本発明の実施の形態１における画像処理装置の階調制限手段の回路ブロック図
【図４】本発明の実施の形態１におけるディザ要素の値を示す図
【図５】本発明の実施の形態１におけるディザ処理手段およびレベル変換手段の動作を説明するための図
【図６】従来の技術における画像処理装置の回路ブロック図
【図７】従来の技術における誤差拡散の処理内容を説明するための図
【図８】従来の技術における誤差拡散回路のブロック図
【図９】従来の技術におけるディザ回路のブロック図
【符号の説明】
１００　ビット数拡張手段
１０１　階調制限手段
１０２　ディザ処理手段
１０３，８０４　ディスプレイ装置
１０４　レベル変換手段
１０６　入力画像信号（画像信号Ａ）
２００　逆ガンマ補正回路
２０１　第１の誤差拡散回路
３０１　階調制限テーブル
４０１　ディザ要素決定回路
８０１　画像信号
８０２　誤差拡散回路
８０３　ディザ回路
【図１】
2004088404.tif 000003
【図２】
2004088404.tif 000004
【図３】
2004088404.tif 000005
【図４】
2004088404.tif 000006
【図５】
2004088404.tif 000007
【図６】
2004088404.tif 000008
【図７】
2004088404.tif 000009
【図８】
2004088404.tif 000010
【図９】
2004088404.tif 000011