(57)【要約】【課題】センサエレメント部に掛ける電圧やＣＶ変換回路の出力の増幅率を単純に上げる事なく、Ｓ／Ｎの高い出力電圧を得る容量式物理量検出装置を提供する事。【解決手段】センサエレメント部１０とＣＶ変換回路２０と第一〜第四までのサンプリングホールド回路３１、３２、４１、４２と、第一、第二差動増幅器３３、４３と、第三差動増幅器５１とを備え、センサエレメント部１０に掛かる搬送波ＦＥ１、ＦＥ２が正相状態の時と逆相状態の時に各々サンプリングホールドした４つの電圧値を２組ずつ第一、第二差動増幅器３３、４３にて差動増幅し、更に第三差動増幅器５１にて第一、第二差動増幅器３３、４３の出力を差動増幅する事により、最終的な出力をノイズが低く、増幅度の高いものにする事が出来る。【選択図】図４
2004233102.tif 000002
【特許請求の範囲】
【請求項１】
互いに逆相の搬送波が印加され、物理量の変化に応じて容量が変化するセンサエレメント部と、
前記センサエレメント部の容量変化を電圧に変換し出力するＣＶ変換手段と、
前記ＣＶ変換手段からの出力を増幅する増幅手段とを備えた容量式物理量検出装置であって、
前記増幅手段は、第一、第二、第三の増幅手段からなり、
前記第一の増幅手段は、第一、第二のサンプリングホールド手段と、第一の差動増幅手段とからなり、
前記第二の増幅手段は、第三、第四のサンプリングホールド手段と、第二の差動増幅手段とからなり、
前記第一乃至第四のサンプリングホールド手段は、前記ＣＶ変換手段からの出力を所定のタイミングに従ってサンプリングホールドし、
前記第一の差動増幅手段は、前記第一並びに第二のサンプリングホールド手段がサンプリングホールドした２つの電圧値の合算値と、基準電圧値との差分を増幅し、前記第三の増幅手段を構成する第三の差動増幅手段の反転入力端子に出力し、
前記第二の差動増幅手段は、前記第三並びに第四のサンプリングホールド手段がサンプリングホールドした２つの電圧値の合算値と、基準電圧値との差分を増幅し、前記第三の差動増幅手段の非反転入力端子に出力するものであって、
前記第三の差動増幅手段は、前記第一、第二の差動増幅手段からの出力の差分を更に増幅し出力する事を特徴とする容量式物理量検出装置。
【請求項２】
前記第一、第二の差動増幅手段が有する各々の非反転入力端子と出力端子との間に、第一、第二スイットキャパシタ手段をそれぞれ接続した事を特徴とする請求項１に記載の容量式物理量検出装置。
【請求項３】
前記第一、第二差動増幅手段の非反転入力端子と出力端子との間に接続される前記スイッチトキャパシタ手段に並列にコンデンサを接続した事を特徴とする請求項２に記載の容量式物理量検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、加速度、角速度、圧力等の物理量を検出する容量式物理量検出装置に関する。
【０００２】
【従来の技術】
従来、この種の検出装置としては加速度や角速度などの物理的なエネルギーによって容量が変化するセンサエレメント部と、このセンサエレメント部の容量変化を電圧に変換するＣＶ変換回路とを備え、センサエレメント部に掛かった物理的エネルギーの量を電圧に変換する事で検出するようにしたものがある（例えば、特許文献１参照）。このような検出装置は主として、車両に搭載されるエアバック装置を初めとする車両用安全装置などに用いられ、例えば車両が衝突した際に急激に発生する加速度を検出する手段として用いられる他、車両がカーブなどを走行した際に発生する緩やかな加速度を検出する検出する手段としても用いられる。
【０００３】
当該検出装置は、車両が衝突した際などのように急激に発生する加速度を検出する手段として用いる場合、以下の理由で発生する加速度を検出しやすい。すなわち、センサエレメント部に掛かる衝突時の加速度は通常１０〜５０Ｇほどの大きさとなるので、例えばセンサエレメント部が０〜５Ｖで駆動するものだとすると、１Ｇを検出する場合、約１００ｍＶの電圧を検出すれば良い事になる。つまり検出するべき電圧が比較的大きい値となるので検出しやすい。
【０００４】
【特許文献１】
特開平８−１４５７１７号公報
【０００５】
【発明が解決しようとする課題】
しかし、車両のカーブ走行などの際にセンサエレメント部に掛かる比較的緩やかな加速度を検出する場合は、以下の理由で発生する加速度を検出しにくい。すなわちセンサエレメント部に掛かる加速度はカーブの場合、通常０．１〜０．５Ｇほどの大きさしかなく、上述した駆動電圧（０〜５Ｖ）のセンサエレメント部を用いた場合、例えば０．１Ｇを検出する場合などは、約１ｍＶの大きさしかない電圧を検出しなければならない。このようにカーブ走行など比較的緩やかに発生した小さな加速度を検出する場合は、検出する電圧が小さい値となるので検出しにくかった。
【０００６】
上述した問題に対する従来からの対応策としては、例えばセンサエレメント部の感度を上げると言う手法があった。しかしセンサエレメント部の感度を単純に上げる（すなわちセンサエレメント部を構成する固定電極と可動電極とに印加する電圧を上げる事）と、固定電極と可動電極とが接触し固着してしまうスティキングと言う現象が発生する可能性も同時に高まってしまい、センサエレメント部の製品としての信頼性が低下してしまうと言う問題が生じていた。
【０００７】
また別の対応策としては、ＣＶ変換回路が出力する電圧をアンプなどによって増幅すると言う手法があった。しかし、単純に出力電圧をアンプなどによって増幅する処理を行うと、同時にノイズも増幅されてしまい、Ｓ／Ｎ比の低い出力電圧しか取得出来ないと言う問題が生じていた。
【０００８】
本発明は、上記の点を鑑みてなされたものである。すなわちセンサエレメント部に掛ける電圧やＣＶ変換回路からの出力の増幅率を単純に上げる事なく、Ｓ／Ｎの高い出力電圧を得る事が出来る容量式物理量検出装置を提供する事を目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の容量式物理量検出装置は、互いに逆相の搬送波が印加され、物理量の変化に応じて容量が変化するセンサエレメント部と、前記センサエレメント部の容量変化を電圧に変換し出力するＣＶ変換手段と、前記ＣＶ変換手段からの出力を増幅する増幅手段とを備えた容量式物理量検出装置であって、前記増幅手段は、第一、第二、第三の増幅手段からなり、前記第一の増幅手段は、第一、第二のサンプリングホールド手段と、第一の差動増幅手段とからなり、前記第二の増幅手段は、第三、第四のサンプリングホールド手段と、第二の差動増幅手段とからなり、前記第一乃至第四のサンプリングホールド手段は、前記ＣＶ変換手段からの出力を所定のタイミングに従ってサンプリングホールドし、前記第一の差動増幅手段は、前記第一並びに第二のサンプリングホールド手段がサンプリングホールドした２つの電圧値の合算値と、基準電圧値との差分を増幅し、前記第三の増幅手段を構成する第三の差動増幅手段の反転入力端子に出力し、前記第二の差動増幅手段は、前記第三並びに第四のサンプリングホールド手段がサンプリングホールドした２つの電圧値の合算値と、基準電圧値との差分を増幅し、前記第三の差動増幅手段の非反転入力端子に出力するものであって、前記第三の差動増幅手段は、前記第一、第二の差動増幅手段からの出力の差分を更に増幅し出力する事を特徴とする。
【００１０】
この発明により、ＣＶ変換手段からの出力を２段階に差動増幅する事が可能となり、センサエレメント部に掛ける電圧やＣＶ変換手段での増幅率を上げる事なく、Ｓ／Ｎの高い出力を得る事が出来る。
【００１１】
請求項２に記載の容量式物理量検出装置は、前記第一、第二差動増幅手段が有する各々の非反転入力端子と出力端子との間に、第一、第二スイットキャパシタ手段をそれぞれ接続した事を特徴とする。
【００１２】
請求項１に示す第一、第二差動増幅手段の帰還部分に抵抗器を用いる場合には、その抵抗値が数ＧΩになり、大型の抵抗器を用いる事になるが、請求項２に記載の発明のように、帰還部分を抵抗器ではなく、スイッチトキャパシタ回路に置き換える事により、これらを当該検出装置の回路構成を小さくする事が出来る。
【００１３】
請求項３に記載の容量式物理量検出装置は、第一、第二の差動増幅手段の非反転入力端子と出力端子との間に接続されるスイッチトキャパシタ手段に並列にコンデンサを接続した事を特徴とする。
【００１４】
この発明により、並列に接続したコンデンサにてローパスフィルタを構成する事ができ、最終的な出力から高周波成分を低減する事が出来、よりＳ／Ｎ比の高い出力を得る事が出来る。
【００１５】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は、本発明の一実施形態に係る容量式の加速度センサ１００の構成を示す。この加速度センサ１００は、センサエレメント部１０と、ＣＶ変換回路２０と増幅回路６０とからなり、増幅回路６０は、第一増幅回路３０、第二増幅回路４０そして、第三増幅部５０とからなる。ここでセンサエレメント部１０は請求項で示すセンサエレメント部、ＣＶ変換回路２０は請求項で示すＣＶ変換手段、増幅回路６０は請求項で示す増幅手段、第一増幅回路３０は請求項で示す第一の増幅手段、第二増幅回路４０は請求項で示す第二の増幅手段、第三増幅手段５０は請求項で示す第三の増幅手段にそれぞれ相当する。
【００１６】
センサエレメント部１０は、実際は固定電極１１、１３と物理量（例えば加速度、ヨーレートなど）に応じて変位する可動電極１２とで構成される構造を等価回路で示している。固定電極１１と可動電極１２との間に第一のコンデンサ（容量をＣ１とする）が形成され、固定電極１３と可動電極１２との間に第二のコンデンサ（容量をＣ２とする）が形成されており、容量Ｃ１、Ｃ２の差に応じて生じた電荷を可動電極１２から取り出すように構成されている。第一、第二のコンデンサＣ１、Ｃ２は電気的に直列に接続されており、固定電極１１、１３には、可動電極１２の共振周波数より十分高い周波数で反転する互いに逆相の搬送波ＦＥ１、ＦＥ２がそれぞれ印加される。本実施形態で示すセンサエレメント部１０の駆動電圧２ＶＧＡは０〜５Ｖのものとするが、これ以外の駆動電圧レンジのものでも良い。
【００１７】
ＣＶ変換回路２０は、センサエレメント部１０の容量Ｃ１、Ｃ２の差の変化を電圧に変換するもので、演算増幅器２１、スイッチ２１ａ、コンデンサ２１ｂそして駆動電圧２ＶＧＡの中間電圧ＶＧＡが与えられる基準電圧端子２１ｃなどから構成されている。演算増幅器２１の反転入力端子は、可動電極１２に接続されており、反転入力端子と出力端子との間には、スイッチ２１ａおよびコンデンサ２１ｂが並列に接続されている。
【００１８】
第一増幅回路３０並びに第二増幅回路４０は、ともにサンプリングホールド回路と差動増幅器からなり、第一増幅回路３０は、第一サンプリングホールド回路３１、第二サンプリングホールド回路３２、第一差動増幅器３３とからなる。第二増幅回路４０は、第三サンプリングホールド回路４１、第四サンプリングホールド回路４２、第二差動増幅器４３とからなる。
【００１９】
上述した４つの各サンプリングホールド回路３１、３２、４１そして４２はともに同じ構成であり、例として第一サンプリングホールド回路３１の構成を説明する。
【００２０】
第一サンプリングホールド回路３１はまず、スイッチ３１ａ、３１ｂ、３１ｅ、３１ｆと、コンデンサ３１ｄと、所定の基準電圧（例えばＶＧＡやアース電圧）が与えられる基準電圧端子３１ｃ、３１ｇとからなり、スイッチ３１ａは、ＣＶ変換回路２０の出力端子に接続するとともに、スイッチ３１ｅとそのスイッチ開閉動作が連動している。スイッチ３１ｅは、第一差動増幅器３３の非反転入力端子に接続している。
【００２１】
また、抵抗３３ａは、第一差動増幅器３３の反転入力端子とその出力端子との間に接続されており、この帰還部分に用いる帰還抵抗には例えば数ＧΩの高抵抗が用いられる。
【００２２】
さらに、スイッチ３１ｂと３１ｆはそれぞれ基準電圧端子３１ｃと３１ｇとにそれぞれ接続しており、スイッチ開閉動作が連動している。この２つの組の連動するスイッチの動作は図３の（ａ）ならびに（ｂ）で示す。図３（ａ）はスイッチ３１ｂ、３１ｆが開いている状態の時に、スイッチ３１ａ、３１ｅが閉じてコンデンサ３１ｄにＣＶ変換回路２０からの出力を充電している状態を表している模式図である。
【００２３】
また図３（ｂ）は、スイッチ３１ａ、３１ｅが開いている状態の時にスイッチ３１ｂ、３１ｆが閉じ、コンデンサ３１ｄに基準電圧端子３１ｃ、３１ｇからの基準電圧を充電している状態を表している模式図である。この２組のスイッチの開閉動作のタイミングは図示しないタイミング手段からのタイミング信号に基づいて行われている。上述した２組のスイッチ開閉動作は第一サンプリングホールド回路３１に関する説明であるが、第二〜第四サンプリングホールド回路３２、４１そして４２も同様であるので説明を省略する。
【００２４】
第一増幅回路３０の第一サンプリングホールド回路３１と第二サンプリングホールド回路３２とでサンプリングホールドされた電圧はポイントＰ１で合算され、第一差動増幅器３３の反転入力端子に入力される。この第一増幅器３３の非反転入力端子には基準電圧端子３３ｂから基準電圧ＶＧＡが入力される。そして第一サンプリングホールド回路３１と第二サンプリングホールド回路３２とがサンプリングホールドした電圧の合算電圧と、基準電圧ＶＧＡとの差分を増幅し、第三増幅回路５０に出力する。
【００２５】
第二増幅回路４０の構成も上述した第一増幅回路３０の構成とほぼ同様なので説明を省略するが、第二増幅回路４０の出力端子は第三増幅回路５０の非反転入力端子に接続している。
【００２６】
第三増幅回路５０は、第一増幅回路３０、第二増幅回路４０の出力側（すなわち第一差動増幅器３３、第二差動増幅器４３の出力側）に位置している。第三増幅回路５０は、第三差動増幅回路５１と、帰還抵抗５１ａ、基準電圧ＶＧＡが与えられる基準電圧端子５１ｂとからなり、第一増幅回路３０からの出力電圧ＶＯＵＴ１を第三差動増幅回路５１の反転入力端子へ、第二増幅回路４０の出力電圧ＶＯＵＴ２と、基準電圧端子５１ｂからの基準電圧ＶＡＧとの合算電圧を、第三差動増幅回路５１の非反転入力端子へそれぞれ入力している。そして第一増幅回路３０からの出力電圧ＶＯＵＴ１と、第二増幅回路４０の出力電圧ＶＯＵＴ２と、基準電圧端子５１ｂからの基準電圧ＶＡＧとの合算電圧との差分を増幅し最終出力電圧Ｖｏとして出力している。
【００２７】
次に上述した構成の図１に示す回路の概略作動を説明する。固定電極１１、１３に印加される互いに逆相の搬送波ＦＥ１、ＦＥ２が反転する毎に、固定電極１１、１３間の電圧印加方向が反転し、可動電極１２に容量Ｃ１、Ｃ２の差に応じて生じる電荷が変化する。その為図２（ｈ）に示すようにＣＶ変換回路２０の出力電圧ＶＳ１（ＶＳ２）は、基準電圧ＶＡＧ（横破線）を中心として上昇方向と下降方向とに大きく変化する。
【００２８】
この可動電極１２における電荷発生状態を正確に検出する為に、搬送波ＦＥ１、ＦＥ２の所定反転タイミング（例えば時点ｔ１、ｔ７など）に対応してスイッチ２１ａを一定時間だけＯＮし、コンデンサ２１ｂをリセットすると共に、出力電圧ＶＳ１（ＶＳ２）を基準電圧ＶＡＧに固定する。
【００２９】
そして一定時間後（例えば時点ｔ２、ｔ８）にスイッチ２１ａをＯＦＦし、可動電極１２に生じる電荷に応じた出力電圧ＶＳ１（ＶＳ２）をＣＶ変換回路２０より出力させ、例えば時点ｔ３、ｔ９において、その出力電圧ＶＳ１（ＶＳ２）をそれぞれ第一、第二サンプルホールド回路３１、４１にホールドさせる。
【００３０】
その後、搬送波ＦＥ１、ＦＥ２が時点ｔ４、ｔ１０にて反転する事により、ＣＶ変換回路２０の出力電圧ＶＳ１（ＶＳ２）が下降方向（上昇方向）に大きく変化し、その出力電圧ＶＳ１（ＶＳ２）を時点ｔ５、ｔ１１において、それぞれ第三、第四サンプルホールド回路４１、４２にホールドさせている。
【００３１】
そこで第一、若しくは第二差動増幅回路３３、４３では、図２（ｉ）（ｊ）に示すように、第一、第二若しくは第三、第四サンプルホールド回路３１、３２、４１、４２のホールド電圧が順次合算されて出力電圧ＶＯＵＴ１若しくはＶＯＵＴ２が形成される。
【００３２】
第三増幅回路５０は、図２（ｋ）に示すように、それらの出力電圧ＶＯＵＴ１、ＶＯＵＴ２を差動増幅する事により、出力電圧範囲を略倍増させた出力電圧Ｖｏを得るようにしたものである。
【００３３】
以下、回路作動を電圧の変化に沿って説明する。なお、本実施形態で言う所の正相状態とはＦＥ１がＨｉ状態、ＦＥ２がＬｏｗ状態の事を言い、逆相状態とはＦＥ１がＬｏｗ状態、ＦＥ２がＨｉ状態の事を言う。
【００３４】
図２の搬送波ＦＥ１とＦＥ２とが正相状態であるφ１期、時点ｔ３において、第一サンプリングホールド回路３１のスイッチ３１ａとスイッチ３１ｅとが閉じる。するとＣＶ変換回路２０から出力された出力電圧ＶＳ１がコンデンサ３１ｄにて充電される。この時充電された電荷Ｑ３１ｄは以下の数式で表される。
【００３５】
【数１】Ｑ３１ｄ＝Ｃ３１ｄ×｛（ＶＳ１−ＶＡＧ）−（ＶＡＧ−ＶＡＧ）｝
（ＶＡＧ＝基準電圧  Ｃ３１ｄ＝コンデンサ３１ｄの静電容量）
同様に、搬送波ＦＥ１とＦＥ２とが反転したタイミング、即ち逆相状態であるφ２期で、時点ｔ５において第二サンプリングホールド回路３２のスイッチ３２ａとスイッチ３２ｅとが閉じる。この時にコンデンサ３２ｄに充電される出力電圧ＶＳ２の電荷Ｑ３２ｄは以下の数式で表される。
【００３６】
【数２】Ｑ３２ｄ＝Ｃ３２ｄ×｛（ＶＡＧ−ＶＳ２）−（ＶＡＧ−ＶＡＧ）｝
（Ｃ３２ｄ＝コンデンサ３２ｄの静電容量）
上述した数式数１と数２とから、第一差動増幅器３３が出力する出力電圧ＶＯＵＴ１は以下の数式で表される。
【００３７】
【数３】ＶＯＵＴ１＝ＶＡＧ＋（ＶＳ２−ＶＳ１）
すなわち、基準電圧ＶＡＧにＶＳ２とＶＳ１との差をプラスされた値が第一差動増幅器３３からの出力電圧ＶＯＵＴ１となる。基準電圧ＶＧＡにプラスされるので、図２に示す第一増幅回路３０の出力電圧ＶＯＵＴ１は、基準電圧ＶＧＡを示す線から上昇方向に向かって示される。
【００３８】
次に搬送波ＦＥ１とＦＥ２とが再度反転、すなわち当初の正相状態になったタイミングφ３期では、いずれのスイッチも閉じない。これはこれ以上４つのコンデンサ、すなわち３１ｂ、３２ｂ、４１ｂそして４２ｂに余分な電荷を溜めない為と、φ４期へ移行するまでの待機期間である。
【００３９】
φ３期が終了し、φ４期に移ると、時点ｔ９において第三サンプリングホールド回路４１のスイッチ４１ａとスイッチ４１ｅが閉じる。この時コンデンサ４１ｄに充電される出力ＶＳ２の電荷Ｑ４１ｄは、以下の数式で表される。
【００４０】
【数４】Ｑ４１ｄ＝Ｃ４１ｄ×｛（ＶＳ２−ＶＡＧ）−（ＶＡＧ−ＶＡＧ）｝
（Ｃ４１ｄ＝コンデンサ４１ｄの容量）
φ４期が終了し、φ５期に移ると、時点ｔ１１において第四サンプリングホールド回路４２のスイッチ４２ａとスイッチ４２ｅが閉じる。この時、出力電圧ＶＳ１がコンデンサ４２ｄに充電される。この時の電荷Ｑ４２ｄは以下の数式で表される。
【００４１】
【数５】Ｑ４２ｄ＝Ｃ４２ｄ×｛（ＶＡＧ−ＶＳ１）−（ＶＡＧ−ＶＡＧ）｝
（Ｃ４２ｄ＝コンデンサ４２ｄの静電容量）
上述した数式数４と数５とから、第二差動増幅器４３が出力する出力電圧ＶＯＵＴ２は以下の数式で表される。
【００４２】
【数６】ＶＯＵＴ２＝ＶＡＧ−（ＶＳ２−ＶＳ１）
すなわち、基準電圧ＶＡＧからＶＳ２とＶＳ１との差がマイナスされた値が第一差動増幅器３３からの出力電圧ＶＯＵＴ２となる。基準電圧ＶＧＡからマイナスされるので、図２に示す第二増幅回路４０の出力電圧ＶＯＵＴ２は、基準電圧ＶＧＡを示す線から下降方向に向かって示される。
【００４３】
またφ５期が終了し、φ６期に移ると、いずれのスイッチも閉じない。これもφ３期と同様にこれ以上４つのコンデンサ３１ｄ、３２ｄ、４１ｄそして４２ｄに余分な電荷を溜めない為と、φ６期へ移行するまでの待機期間である。そしてφ１期〜φ６期までのタイミングで第一差動増幅器３３、第二差動増幅器４３の出力動作が一巡し一周期となり、φ６期から再度φ１期へ戻る。
【００４４】
次に上述した第一差動増幅器３３と第二差動増幅器４３とから出力されるＶＯＵＴ１とＶＯＵＴ２の差を増幅する第三増幅器５０の作動を説明する。第一差動増幅器３３から出力されたＶＯＵＴ１は第三増幅器５０を構成する第三差動増幅器５１の反転入力端子に入力される。
【００４５】
一方、第二差動増幅器４３から出力されたＶＯＵＴ２は、基準電圧端子５１ｂから出力される基準電圧ＶＡＧと合算され、第三差動増幅器５１の非反転入力端子に入力される。この時第三差動増幅器５１が増幅し出力するＶＯＵＴ３は以下の数式で表される。
【００４６】
【数７】ＶＯＵＴ３＝ＶＡＧ−２（ＶＳ２−ＶＳ１）
すなわち、基準電圧ＶＡＧからＶＳ２とＶＳ１との差分の２倍値をマイナスした値が第三差動増幅器５１からの出力電圧Ｖｏとなる。基準電圧ＶＧＡからマイナスされたので、図２に示す第三増幅器５０の出力電圧Ｖｏは、基準電圧ＶＧＡを示す線から下降方向に向かって示される。また、第二差動増幅器４３からの出力よりも最終的には約２倍の幅で基準電圧値を示す線より下方に描かれる。これは第一、第二差動増幅器３３、４３からの出力よりも約２倍感度の良い出力が得られている事を示す。しかし、第一、第二差動増幅器３３、４３においても、また第三差動増幅器５１においても、反転入力端子と非反転入力端子との入力の差を増幅しているだけなので、ノイズは増幅した回数に関係なく、当初発生したノイズ量のままである。
（第二実施形態）
上述した第一実施形態では第一、第二差動増幅器３３、４３の帰還部分が抵抗器３３ａ、４３ａであった。しかし、この帰還部分の抵抗器３３ａ、４３ａは実際には数ＧΩの抵抗器を用いなければなくなる。すなわち
【００４７】
【数８】ＣＶ＝Ｉ×Ｔｓ
【００４８】
【数９】Ｉ×Ｔｓ＝Ｉ／ｆｓ
（Ｃはコンデンサ静電容量  Ｖは電圧  Ｉは電流  Ｔｓは周期  ｆｓは周波数）
【００４９】
【数１０】Ｒ＝Ｖ／Ｉ（Ｒは帰還抵抗成分）
よって
【００５０】
【数１１】Ｒ＝１／Ｃ×ｆｓ
となる。
【００５１】
従来からの加速度センサの駆動周波数ｆｓはおおよそ数ｋＨｚ（１０−３Ｈｚ）程度であり、コンデンサＣはおおよそ数ｐＦ（１０−１２Ｆ）程度のものを用いる事から、帰還抵抗成分Ｒはおおよそ数Ｇ（１０９Ω）Ω程度のものとなる。これは実際には非常に大型で、かつ高価格部品である。この為この帰還抵抗器３３ａ、４３ａを他の構成、例えばスイッチトキャパシタ回路３３ｃ、４３ｃなどに置き換える事で、加速度センサを小型でかつ廉価に構成する事が出来る。図４は帰還抵抗器３３ａ、４３ａをスイッチトキャパシタ回路３３ｃ、４３ｃに置き換えた加速度センサ２００の回路図である。ここでスイッチトキャパシタ回路３３ｃ、４３ｃを第一サンプリングホールド回路３１、第三サンプリングホールド回路４１と同じスイッチ動作、または第二サンプリングホールド回路３２、第四サンプリングホールド回路４２と同じスイッチ動作をするように構成する事で第一、第二差動増幅回路３３、４３の帰還部分の抵抗成分Ｒを数ＧΩ程度の抵抗器が接続されている回路と等価な構成にする事が出来る。
（変形例）
上述した第一、第二実施形態の第一、第二差動増幅器３３、４３の帰還部分にコンデンサを帰還抵抗器またはスイットキャパシタ回路に並列に接続し、ローパスフィルタを構成する事で、第一差動増幅器、第二差動増幅器３３、４３の出力から高周波成分を低減する事が出来る。
【００５２】
図５は第二実施形態の加速度センサ２００の第一差動増幅器３３、４３の帰還部分に接続されるスイッチトキャパシタ回路３３ｃ、４３ｃに並列にコンデンサ３３ｄ、４３ｄを接続した構成を示した回路図である。
【００５３】
上述した構成と作動とにより、センサエレメント部１０に掛かる電圧やＣＶ変換回路２０の出力の増幅率を単純に上げる事なく、Ｓ／Ｎの高い出力電圧を得る事が出来る。
【図面の簡単な説明】
【図１】第一実施形態にかかる容量式物理量検出装置１００の回路構成を示す回路図である。
【図２】第一実施形態にかかる容量式物理量検出装置１００の各部の信号波形図である。
【図３】第一サンプリングホールド回路３１のスイッチ開閉動作を示した説明図であり、（ａ）は搬送波ＦＥ１、ＦＥ２が正相状態の時のスイッチ開閉状態を、（ｂ）は搬送波ＦＥ１、２が逆相状態の時のスイッチ開閉状態をそれぞれ示したものである。
【図４】第二実施形態にかかる容量式物理量検出装置２００の回路構成を示す回路図である。
【図５】第二実施形態にかかる容量式物理量検出装置２００の変形例の回路構成を示す回路図である。
【符号の説明】
１０        センサエレメント部１０（センサエレメント部）
２０        ＣＶ変換回路２０（ＣＶ変換手段）
３０        第一増幅回路（第一の増幅手段）
３１        第一サンプリングホールド回路（第一のサンプリングホールド手段）
３２        第二サンプリングホールド回路（第二のサンプリングホールド手段）
３３        第一差動増幅器（第一の差動増幅手段）
４０        第二増幅回路（第二の増幅手段）
４１        第三サンプリングホールド回路（第三のサンプリングホールド手段）
４２        第四サンプリングホールド回路（第四のサンプリングホールド手段）
４３        第二差動増幅器（第二の差動増幅手段）
５０        第三増幅回路（第三の増幅手段）
６０        増幅回路（増幅手段）
１００      第一実施形態にかかる加速度センサ
２００      第二実施形態にかかる加速度センサ
【図１】
2004233102.tif 000003
【図２】
2004233102.tif 000004
【図３】
2004233102.tif 000005
【図４】
2004233102.tif 000006
【図５】
2004233102.tif 000007