(57)【要約】【課題】高い周波数まで利用でき、スイッチオン時の挿入損失が少なく、しかもスイッチオフ時の信号遮断性能の高い高周波スイッチおよびそれを用いた電子装置を提供する。【解決手段】２つの端子１３、１４間に設けられた主線路電極１２と、一端が主線路電極１２の側縁に接続されるとともに他端が接地されたスタブ線路電極１５と、スタブ線路電極１５の幅方向に隣接して設けられたグランド電極１６とを備え、スタブ線路電極１５の少なくとも一端側の側縁とグランド電極１６の間の基板部分に、スタブ線路電極１５およびグランド電極１６の下まで延在する半導体活性層１９を形成するとともに、半導体活性層１９上にスタブ線路電極１５の長手方向に沿って伸びるゲート電極２０を設けてＦＥＴ構造を形成する。【選択図】　　　　　　図１
2004088715.tif 000002
【特許請求の範囲】
【請求項１】
２つの端子間に設けられた主線路電極と、一端が前記主線路電極の側縁に接続されるとともに他端が接地されたスタブ線路電極と、該スタブ線路電極の幅方向に隣接して設けられたグランド電極とを備え、
前記スタブ線路電極の少なくとも一端側の側縁と前記グランド電極の間の基板部分に、前記スタブ線路電極および前記グランド電極の下まで延在する半導体活性層が形成されるとともに、
前記スタブ線路電極および前記グランド電極の間の前記半導体活性層上に前記スタブ線路電極の長手方向に沿って伸びるゲート電極が設けられることによってＦＥＴ構造が形成されていることを特徴とする高周波スイッチ。
【請求項２】
前記スタブ線路電極の一端側から他端側までの側縁と前記グランド電極の間の基板部分に、前記スタブ線路電極および前記グランド電極の下まで延在する半導体活性層が形成されるとともに、
前記スタブ線路電極および前記グランド電極の間の前記半導体活性層上に前記スタブ線路電極の長手方向に沿って伸びるゲート電極が設けられることによってＦＥＴ構造が形成されていることを特徴とする、請求項１に記載の高周波スイッチ。
【請求項３】
前記ＦＥＴ構造が、前記スタブ線路電極の両側縁に形成されていることを特徴とする、請求項１または２に記載の高周波スイッチ。
【請求項４】
前記ＦＥＴ構造の形成されたスタブ線路電極は、前記グランド電極とともにコプレーナウェーブガイドを形成していることを特徴とする、請求項１ないし３のいずれかに記載の高周波スイッチ。
【請求項５】
前記ＦＥＴ構造の形成されたスタブ線路電極は、流れる高周波信号に対して略９０°の電気長になるように形成されていることを特徴とする、請求項１ないし４のいずれかに記載の高周波スイッチ。
【請求項６】
複数の前記ＦＥＴ構造の形成されたスタブ線路電極の一端が、前記主線路電極の側縁に接続されていることを特徴とする、請求項１ないし５のいずれかに記載の高周波スイッチ。
【請求項７】
２つの前記ＦＥＴ構造の形成されたスタブ線路電極の一端が、前記主線路電極の幅方向両側から対向して接続されていることを特徴とする、請求項６に記載の高周波スイッチ。
【請求項８】
複数の前記ＦＥＴ構造の形成されたスタブ線路電極の一端が、前記主線路電極側縁に、その長手方向に関して所定の間隔を空けて接続されていることを特徴とする、請求項６に記載の高周波スイッチ。
【請求項９】
複数の前記ＦＥＴ構造の形成されたスタブ線路電極の一端が、前記主線路電極側縁に、その長手方向に関して流れる高周波信号に対して電気長で略９０°の間隔を空けて接続されていることを特徴とする、請求項８に記載の高周波スイッチ。
【請求項１０】
請求項１ないし９に記載の高周波スイッチを複数備え、該複数の高周波スイッチの一端同士を、それぞれ最も近い前記ＦＥＴ構造の形成されたスタブ線路電極の接続点までの高周波信号に対する電気長が略９０°の主線路電極を介して互いに接続したことを特徴とする高周波スイッチ。
【請求項１１】
前記ゲート電極が、前記スタブ線路電極の一端側から引き出されていることを特徴とする、請求項１ないし１０のいずれかに記載の高周波スイッチ。
【請求項１２】
請求項１ないし１１に記載の高周波スイッチを用いたことを特徴とする電子装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波スイッチおよびそれを用いた電子装置、特にミリ波帯の信号のスイッチングに用いられる高周波スイッチおよびそれを用いた電子装置に関する。
【０００２】
【従来の技術】
ミリ波帯の信号の切換などに用いられるスイッチとしては、一般にＰＩＮダイオードを用いたスイッチが使用されるが、比較的低い周波数においてはＦＥＴを用いたスイッチが使用されることもある。その中でも、特に高周波信号の通る線路そのものをＦＥＴのドレインやソースとして利用するスイッチがあり、例えば特許文献１、特許文献２、特許文献３、特許文献４などに具体例が開示されている。
【０００３】
特許文献１（従来例１）には、信号線路を、その幅方向に横切る複数のスリットで複数のドレイン用電極に分割するとともに、そのスリットに同じく信号線路の幅方向に伸びるソース用電極とゲート用電極（線路）を形成することによって、信号線路の一部をＦＥＴとして用いる高周波スイッチが開示されている（例えば図１３）。なお、各ドレイン用電極は金属配線により接続される。そして、ＦＥＴのドレイン・ソース間には、信号周波数においてＦＥＴのオフ容量と並列共振するインダクタンス素子が接続されている。
【０００４】
従来例１においては、信号線路そのものはＦＥＴが形成されている部分も含めて直流的には常に導通状態にある。そして、ＦＥＴがオン状態になることによって、信号線路とグランド間に接続された回路のインピーダンスが小さくなってほぼ短絡状態になる。その結果、信号線路の一部が略接地状態となって高周波信号は反射され、導通が阻止される。逆にＦＥＴがオフの時には、ＦＥＴのオフ容量とインダクタンス素子との並列共振によって、信号線路とグランド間に接続された回路の高周波信号の周波数におけるインピーダンスが無限大になる。これは、高周波信号の周波数においては信号線路に何も接続されていないことを意味するので、高周波信号は導通する。このようにしてスイッチ動作がなされる。
【０００５】
特許文献２（従来例２）には、信号線路の一部（ドレイン電極として機能する）において、その長手方向に沿って隣接してグランド電極（ソース電極として機能する）が形成され、両者の隙間に信号線路の長手方向に沿って伸びるゲート電極が形成された高周波スイッチが開示されている（例えば図６）。
【０００６】
従来例２においては、ＦＥＴがオフの時には、ドレインとして動作する信号線路の一部は単なる信号線路として動作するために、高周波信号は信号線路を導通する。一方、ＦＥＴがオンの時には、ドレインとして動作する信号線路の一部はグランド電極と接続されることになるため、信号線路の一部が実質的に接地されたことになり、高周波信号は反射され、導通が阻止される。
【０００７】
特許文献３（従来例３）には、従来例１と同様のＦＥＴ構成（図８、並列共振用のインダクタンス素子はない）と、同様の構成でＦＥＴのドレイン、ソース、ゲートが信号線路の線路方向に伸びるように構成したもの（図１）が開示されている。
【０００８】
従来例３においても、ＦＥＴのオン時に信号線路の一部が実質的に接地状態になって高周波信号を阻止するという点で、従来例２と同様の動作が行われる。
【０００９】
そして、特許文献４（従来例４）には、信号線路の主線路に１／４波長のスタブを接続し、さらにスタブの先端をドレイン電極とするとともにソース電極を接地してＦＥＴを形成したもの（図２、図６）が開示されている。そして、ＦＥＴをオン、オフすることによってスタブを１／４波長のショートスタブあるいはオープンスタブとして動作させている。
【００１０】
従来例４においても、ＦＥＴのオフ時にスタブが１／４波長のオープンスタブになり、信号線路の一部が高周波信号の周波数において実質的に接地状態になって高周波信号を阻止するという点で、従来例２や３と同様の動作が行われる。
【００１１】
【特許文献１】
特開平６−２３２６０１号公報
【特許文献２】
特開平１０−４１４０４号公報
【特許文献３】
特開２０００−２９４５６８号公報
【特許文献４】
特開２０００−３３２５０２号公報
【００１２】
【発明が解決しようとする課題】
ところで、従来例１においては、ＦＥＴのオン時の導通抵抗を小さくする必要があるが、そのためには信号線路の分割数を増やしてゲート電極の数を増やしてＦＥＴの総ゲート幅を大きくする必要がある。総ゲート幅を大きくすると必然的にＦＥＴのオフ容量が大きくなるために、それにしたがって並列共振のためのインダクタンス素子のインダクタンス値を小さくする必要がある。しかしながら、インダクタンス値の精度を保ったままインダクタンス素子の形状を小さくするのには限界がある。そして、信号周波数が高くなるほどインダクタンス値を小さくする必要があるため、この構成は信号周波数が高くなるほど使用しにくくなるという問題を含んでいる。
【００１３】
一方、従来例２においては、共振現象を利用していないために上記のような信号周波数が高くなると使用しにくくなるという問題はない。しかしながら、従来例１においては、信号線路の中のスイッチオン時に高周波信号が流れる主線路自身がＦＥＴのドレイン電極となっている。ドレイン電極は少なくとも一部が半導体活性層上に形成されるために、これは主線路の一部が半導体活性層上に形成されるということを意味する。この半導体活性層にも線路の一部として高周波信号が流れるが、半導体活性層はドレイン電極に比べると抵抗の高い導体であるために、これは主線路の抵抗が大きくなることを意味する。したがって、従来例１のような主線路自身がＦＥＴのドレイン電極になっているスイッチにおいては、それが主線路の挿入損失を増加させる原因になるという問題もある。
【００１４】
また、ＦＥＴの単位長さあたり（単位ゲート幅あたり）のオン抵抗は、ＦＥＴの断面構造を変更することで低減することができるが、これは必ずしも容易ではない。そして、単位長さあたりのオン抵抗を変えられない場合には、ＦＥＴオン時に主線路を十分に接地させるためにはＦＥＴのゲート幅を大きくする必要がある。ＦＥＴのゲート幅を大きくするということは信号線路の長手方向にゲート電極を伸ばすということを意味し、これは同時にドレイン電極が長くなることを意味する。これはスイッチが主線路の長手方向に大型化することを意味する。そして、ドレイン電極は半導体活性層上に形成された高周波信号が流れる主線路でもあるため、上述したような主線路の挿入損失を増加させる傾向をさらに強めることになる。
【００１５】
次に、従来例３は、従来例１と基本的な構成は同じであり、同様の問題を有している。
【００１６】
最後に、従来例４においては、高周波信号の流れる主線路はドレイン電極にはなっていないので、スイッチオン時の挿入損失が増えるという問題はない。しかしながら、スタブの端部を十分に低い抵抗値で接地させるためにはＦＥＴのゲート幅を長くする必要がある。そして、ＦＥＴのゲート幅を長くすると、ＦＥＴのオフ時におけるドレイン・ソース間の容量が増える。これは、ＦＥＴのオフ時にオープンスタブの先端とグランドとの間に大きな容量が存在することを意味する。オープンスタブの先端に大きな容量が存在すると、オープンスタブの共振周波数は低下するため、ショートスタブのときの共振周波数とは異なるものになる可能性が高い。オープンスタブとショートスタブの共振周波数を同じにできないということはスイッチとして正常に機能しないということを意味し、大きな問題となる。
【００１７】
本発明は上記の問題点を解決することを目的とするもので、高い周波数まで利用でき、スイッチオン時の挿入損失が少なく、しかもスイッチオフ時の信号遮断性能の高い高周波スイッチおよびそれを用いた電子装置を提供する。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明の高周波スイッチは、２つの端子間に設けられた主線路電極と、一端が前記主線路電極の側縁に接続されるとともに他端が接地されたスタブ線路電極と、該スタブ線路電極の幅方向に隣接して設けられたグランド電極とを備え、
前記スタブ線路電極の少なくとも一端側の側縁と前記グランド電極の間の基板部分に、前記スタブ線路電極および前記グランド電極の下まで延在する半導体活性層が形成されるとともに、前記スタブ線路電極および前記グランド電極の間の前記半導体活性層上に前記スタブ線路電極の長手方向に沿って伸びるゲート電極が設けられることによってＦＥＴ構造が形成されていることを特徴とする。
【００１９】
さらには、前記スタブ線路電極の一端側から他端側までの側縁と前記グランド電極の間の基板部分に、前記スタブ線路電極および前記グランド電極の下まで延在する半導体活性層が形成されるとともに、前記スタブ線路電極および前記グランド電極の間の前記半導体活性層上に前記スタブ線路電極の長手方向に沿って伸びるゲート電極が設けられることによってＦＥＴ構造が形成されていることを特徴とする。
【００２０】
また、前記ＦＥＴ構造が、前記スタブ線路電極の両側縁に形成されていることを特徴とする。
【００２１】
また、前記ＦＥＴ構造の形成されたスタブ線路電極は、前記グランド電極とともにコプレーナウェーブガイドを形成していることを特徴とする。
【００２２】
そして、前記ＦＥＴ構造の形成されたスタブ線路電極は、流れる高周波信号に対して略９０°の電気長になるように形成されていることを特徴とする。
【００２３】
また、本発明の高周波スイッチは、複数の前記ＦＥＴ構造の形成されたスタブ線路電極の一端が、前記主線路電極の側縁に接続されていることを特徴とする。
【００２４】
また、２つの前記ＦＥＴ構造の形成されたスタブ線路電極の一端が、前記主線路電極の幅方向両側から対向して接続されていることを特徴とする。
【００２５】
あるいは、複数の前記ＦＥＴ構造の形成されたスタブ線路電極の一端が、前記主線路電極側縁に、その長手方向に関して所定の間隔を空けて接続されていることを特徴とする。さらには、複数の前記ＦＥＴ構造の形成されたスタブ線路電極の一端が、前記主線路電極側縁に、その長手方向に関して流れる高周波信号に対して電気長で略９０°の間隔を空けて接続されていることを特徴とする。
【００２６】
また、本発明の高周波スイッチは、上記の高周波スイッチを複数備え、該複数の高周波スイッチの一端同士を、それぞれ前記ＦＥＴ構造の形成されたスタブ線路電極の接続点までの高周波信号に対する電気長が略９０°の主線路電極を介して互いに接続したことを特徴とする。
【００２７】
また、本発明の高周波スイッチにおいては、前記ゲート電極が、前記スタブ線路電極の一端側から引き出されていることを特徴とする。
【００２８】
そして、本発明の電子装置は、上記の高周波スイッチを用いたことを特徴とする。
【００２９】
このように構成することにより、本発明の高周波スイッチにおいては、高い周波数まで利用でき、スイッチオン時の挿入損失が少なく、しかもスイッチオフ時の信号遮断性能が高くなる。
【００３０】
また、本発明の電子装置においては、低消費電力化や誤動作の低減を図ることができる。
【００３１】
【発明の実施の形態】
図１に、本発明の高周波スイッチの一実施例の平面図を示す。また図２に、図１のＡ−Ａ断面拡大図を示す。
【００３２】
図１において、高周波スイッチ１０は、半導体基板１１上に形成されたコプレーナウェーブガイドからなる主線路１７とスタブ１８を有する。主線路１７は主線路電極１２およびその幅方向両側に形成されたグランド電極１６からなり、一端および他端はそれぞれ端子１３および１４に接続されている。スタブ１８は、スタブ線路電極１５およびその幅方向両側に形成されたグランド電極１６からなり、一端が主線路１７に接続され、他端がグランド電極１６に接続されることによって接地されている。より正確に言えば、スタブ１８は、そのスタブ線路電極１５の一端が主線路１７の主線路電極１２の側縁に接続され、他端がグランド電極１６に接続されている。さらに、スタブ１８のスタブ線路電極１５の長さは、スタブ１８に流れる高周波信号に対して９０°の電気長になるように設定されている。
【００３３】
半導体基板１１には、スタブ１８の一端から他端にかけてのスタブ線路電極１５とグランド電極１６の間において半導体活性層１９が形成されている。半導体活性層１９はスタブ線路電極１５やグランド電極１６の下まで延在している。なお、半導体基板１１の半導体活性層１９が形成されている部分以外は実質的に絶縁体となっている。
【００３４】
スタブ１８のスタブ線路電極１５とグランド電極１６の間において、半導体活性層１９上にはスタブ線路電極１５の長手方向に沿って伸びるゲート電極２０が形成されている。ゲート電極２０はスタブ線路電極１５の他端側からゲート電圧入力端子２１に接続されている。ゲート電極２０からゲート電圧入力端子２１に達するまでの配線にグランド電極１６と重なる部分があるが、この領域においては両者は間に絶縁層を介するなどして絶縁されているものとする。ゲート電極２０は、図１においては線で表記されているが、実際には図２に示すようにある程度の幅を持った電極である。
【００３５】
また、図１および図２においては、主線路電極１２は全て半導体基板１１上に直接形成されているが、半導体基板１１の非活性部分は必ずしも十分な絶縁体とは限らないので、不要なリークを防止するために主線路電極１２と半導体基板１１との間に絶縁膜を設けることが望ましい。
【００３６】
図２のＡ−Ａ断面拡大図に示すように、半導体活性層１９の形成された領域においては、ゲート電極２０を挟んで両側に電極が形成されていることから、全体としてＦＥＴ構造となっていることがわかる。その際、スタブ線路電極１５をドレインとすればグランド電極１６がソースになる。もちろん逆でも構わない。なお、ゲート電極１５と半導体活性層１９との接続はショットキ接続にしておき、線路電極１５やグランド電極１６と半導体活性層１９との接続はオーミック接続にしておく必要がある。そして、ゲート電極２０の下の半導体活性層１９中には空乏層２２が形成される。
【００３７】
このように構成された高周波スイッチ１０において、ドレインとソース（スタブ線路電極１５とグランド電極１６）の直流電位を例えば０Ｖにしておき、さらにゲート電極２０の直流電位を０Ｖに設定すると、ゲートがドレインおよびソースに対してバイアスされない状態になって空乏層２２が小さくなるためにドレインとソースは半導体活性層１９を介してスタブ線路電極１５の長手方向全体に渡ってほぼ短絡される。
【００３８】
この状態における高周波スイッチ１０の等価回路を図３に示す。図３において、Ｒｓｔはスタブ線路電極１５の単位長さあたりの抵抗成分であり、Ｒｏｎはスタブ線路電極１５の単位長さあたりのＦＥＴ部分のオン抵抗である。ＲｓｔやＲｏｎは小さい値であり、しかも直列及び並列に多数のＲｓｔやＲｏｎを有するため、高周波スイッチ１０は等価的には図４に示すように、主線路電極１２がスタブ線路電極１５のスタブ線路電極１５の付根部分（主線路電極１２と接続された位置）で実質的にグランド電極１６と短絡されたものとなる。すなわち、主線路１７が、その途中で接地された状態になる。
【００３９】
この状態においては、高周波スイッチ１０を流れる高周波信号は、この接地点でほぼ全反射され一端から他端へ伝搬されなくなる。すなわち、端子１３と１４の間はオフ状態になる。
【００４０】
一方、ドレインとソース（スタブ線路電極１５とグランド電極１６）の直流電位を例えば０Ｖにしておき、さらにゲート電極２０の直流電位を例えば−３Ｖに設定すると、ゲートがドレインおよびソースに対して逆バイアス状態になるために空乏層２２が大きくなって半導体活性層１９が分断され、ドレインとソースは遮断される。
【００４１】
この状態における高周波スイッチ１０の等価回路を図５に示す。ＦＥＴ部分が遮断されるために、高周波スイッチ１０は主線路電極１２に単にスタブ線路電極１５が接続されただけのものになる。そして、スタブ線路電極１５は、流れる高周波信号に対して９０°の電気長を有する他端短絡のスタブであるため、主線路電極１２との接続点からスタブを見ると理想的には無限大のインピーダンスになる。そのため、高周波スイッチ１０は信号周波数においては等価的には図６に示すように主線路電極１２のみからなるものとなる。
【００４２】
この状態においては、高周波スイッチ１０を流れる高周波信号は自由に伝搬できる。すなわち、端子１３と１４の間はオン状態になる。
【００４３】
このように、高周波スイッチ１０においては、ゲート電極２０に印加する直流電圧によって端子１３と端子１４の間でスイッチ動作をさせることができる。
【００４４】
ここで、図７に高周波スイッチ１０のオン時およびオフ時における通過特性Ｓ２１および反射特性Ｓ１１を示す。図７において、実線が高周波スイッチ１０がオンの時の特性で、破線がオフの時の特性である。
【００４５】
図７よりわかるように、高周波スイッチ１０がオンの時には、高周波信号の周波数である７６ＧＨｚにおいて通過特性Ｓ２１は非常に小さくなり、反射特性Ｓ１１は約−３５ｄＢとなって、十分な信号通過特性が得られている。一方、高周波スイッチ１０がオフの時には、７６ＧＨｚにおいて通過特性Ｓ２１が約−８ｄＢ、反射特性Ｓ１１が約−４ｄＢとなって、ほぼ満足できるな信号遮断特性が得られている。
【００４６】
このように構成された高周波スイッチ１０においては、ＦＥＴの一部として利用されているのはスタブ線路電極１５だけで、主に高周波信号の流れる主線路電極１２はＦＥＴの一部にはなっていない。そのため、従来例１ないし３のような、スイッチオン時に高周波信号が半導体活性層からなる抵抗の高い導体を流れるために主線路の挿入損失が増加するという問題は発生しない。
【００４７】
また、スタブ線路電極１５は主線路電極１２に対して直交する方向に伸びるため、従来例２のようなスイッチが主線路の長手方向に大型化するという問題も発生しない。
【００４８】
さらに、スタブ線路電極１５はＦＥＴがオフの時にはショートスタブとして機能するがＦＥＴがオンの時にはスタブとしては機能しない。すなわち、ＦＥＴがオンの時に主線路電極１２の一部が接地されるのは、共振によるものではない。そのため、スタブ線路電極１５の長さはＦＥＴがオフの時に９０°の電気長を有するショートスタブとして動作することだけを考えて設定すればよく、ＦＥＴがオンの時のことは考慮する必要はない。したがって、従来例４のような問題も発生しない。
【００４９】
また、主線路電極１２の一部の接地に共振を利用しないということは、接地状態が特定の信号周波数でのみ有効であるというような周波数特性を有していないということを意味する。そのため、ＦＥＴがオンになって高周波スイッチ１０がオフになるときには、広い周波数範囲でオフ状態が維持されることになる。すなわち、高いアイソレーション特性が得られる。
【００５０】
なお、ここでのアイソレーション特性とは、スイッチオフ時のＳ２１を意味し、これがデシベル表示で大きいほど（絶対値で小さいほど）アイソレーション特性が優れているとみなす。
【００５１】
従来例４の場合にはスイッチオフの時に共振によって主線路電極の一部を接地ことよりわかるように特定の周波数に限定して高周波スイッチとして動作するので、この点においても本発明の高周波スイッチ１０は優れた性能を備えている。なお、高周波スイッチがオンの時に関しては、本発明も従来例４もともにスタブの共振を利用しているため、性能的な差はない。
【００５２】
ところで、図１に示した高周波スイッチ１０において、ＦＥＴがオンの時に主線路電極１２をスタブ線路電極１５の接続された位置で実質的に接地するためには、スタブ線路電極１５の一端から他端にかけての全体にＦＥＴが形成されている必要はない。少なくともスタブ線路電極１５の一端側、すなわち主線路電極１２と接続されている側がある程度の長さに渡ってＦＥＴになっていて、ＦＥＴオン時に十分に低い抵抗値で接地できれば十分である。
【００５３】
そこで図８に、本発明の高周波スイッチの別の実施例の平面図を示す。図８において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。なお、ＦＥＴ部分の断面図については図２と同じであるため省略する。
【００５４】
図８に示した高周波スイッチ３０は、高周波スイッチ１０におけるスタブ１８に代えてスタブ３１を有する。スタブ３１において、半導体活性層３２はスタブ３１の一端側約半分におけるスタブ線路電極１５とグランド電極１６の間に形成されている。そして、スタブ３１のスタブ線路電極１５とグランド電極１６の間において、半導体活性層３２上にはスタブ線路電極１５の長手方向に沿って伸びるゲート電極３３が半導体活性層３２を横切って形成されている。ゲート電極３３はゲート電圧入力端子２１に接続されている。なお、ゲート電極３３は半導体活性層３２上だけでなく、スタブ線路電極１５とグランド電極１６の間の半導体活性層になっていない部分の上にも形成されているが、半導体活性層３２上以外に形成された部分はＦＥＴとして動作せず単なる信号線路として機能するので、ここではゲート電極とはみなさない。
【００５５】
このように構成された高周波スイッチ３０においても、ＦＥＴ構造になっている部分は高周波スイッチ１０の場合と同じように動作する。そこで、ＦＥＴをオンにしたときの高周波スイッチ３０の等価回路を図９に示す。図９において、図３と同一もしくは同等の部分には同じ記号を付している。
【００５６】
図９において、スタブ線路電極１５のうちのＦＥＴの一部になっていない部分は線路１５’として残っているが、主線路電極１２と接続されている一端側は高周波スイッチ１０の場合と同様に多数の多数のＲｓｔやＲｏｎを介してグランド電極１６と接続された状態になっている。したがって、高周波スイッチ３０は高周波スイッチ１０と同様に等価的には主線路電極１２がスタブ線路電極１５の付根部分で実質的に接地されたものとなる。すなわち、主線路１７が、その途中で接地された状態になる。
【００５７】
そして、この状態においては、高周波スイッチ３０を流れる高周波信号は、この接地点でほぼ全反射され一端から他端へ伝搬されなくなる。すなわち、端子１３と１４の間はオフ状態になる。
【００５８】
一方、ＦＥＴがオフの時には、ＦＥＴ部分が遮断されるために、高周波スイッチ３０は主線路電極１２に単にスタブ線路電極１５が接続されただけのものになる。そして、スタブ線路電極１５は、流れる高周波信号に対して９０°の電気長を有する他端短絡のスタブであるため、高周波スイッチ３０は信号周波数においては等価的には主線路電極１２のみからなるものとなる。
【００５９】
この状態においては、高周波スイッチ３０を流れる高周波信号は自由に伝搬できる。すなわち、端子１３と１４の間はオン状態になる。
【００６０】
なお、ゲート電極の長さ（ゲート幅）は、スタブ線路電極１５の一端側においてＦＥＴオン時にグランド電極１６との十分な短絡状態を実現できる長さであればよい。したがって、高周波スイッチ３０のようなスタブ線路電極の長さの半分に限定されるものではなく、半分以下でも半分以上でも構わない。
【００６１】
また、ＦＥＴオフ時には、ドレインとソース間にはオフ容量が分布的に存在する。そのため、スタブ線路電極１５とグランド電極１６の間の分布容量は、半導体活性層３２の存在する部分と存在しない部分で異なる。また、線路電極１５の分布的なインダクタンス成分も半導体活性層上に位置するかどうかで厳密には異なる。そのため、スタブ３１においては場所によって特性インピーダンスが異なることも考えられる。したがって、スタブ３１の長さや幅はこのようなスタブ３１の特性インピーダンスの部分的な変化も考慮して決定する必要がある。
【００６２】
実際問題として、この場合のスタブは、スタブ線路電極の全長だけでなく、ＦＥＴ部分とそうでない部分とでスタブ線路電極の幅を変えたり、グランド電極との間隔を変えたりして電気長を調整することも十分に考えられる。
【００６３】
ところで、高周波スイッチ３０においては、高周波スイッチ１０に比べてゲート電極の長さであるゲート幅が短い。そのため、ＦＥＴ部分のドレイン・ソース間に形成されるオフ容量も小さくなる。このオフ容量は高周波スイッチ１０や３０のスイッチング動作の速さを決める時定数に関係する。すなわち、オフ容量が小さいほど時定数が小さくなりスイッチング動作が速くなる。したがって、高周波スイッチ３０は高周波スイッチ１０に比べて高速なスイッチング動作に対応できるというすぐれたメリットを備えている。
【００６４】
また、一般的にゲート電極は直線状に形成されるのが普通で、ゲート電極を折り曲げて形成するのは必ずしも容易ではない。そのため、高周波スイッチ１０においては、スタブ１８のスタブ線路電極１５は直線状に形成せざるを得ない。この場合、高周波スイッチの小型化が難しくなる可能性がある。
【００６５】
これに対して高周波スイッチ３０においては、ゲート電極３３はスタブ線路電極１５の一端側のみに沿って形成されていればよい。そのため、図１０に概略図で示すように、スタブ線路電極１５におけるゲート電極３３の形成されていない他端側を折り曲げることが可能になる。そして、これによって高周波スイッチの小型化が可能になる。
【００６６】
このように、高周波スイッチ３０においては、高周波スイッチ１０と比較して、より高速なスイッチング動作ができ、またスタブを折り曲げることができるためにさらなる小型化を図ることができるというメリットを備えている。
【００６７】
なお、高周波スイッチ１０や高周波スイッチ３０においては、スタブ線路電極の両側にＦＥＴ構造を形成しているが、片側のみに形成しても構わない。この場合はＦＥＴオン時の抵抗値が少し大きくなるが、この点を除けば上述の実施例とほぼ同様の作用効果を奏することができる。
【００６８】
また、高周波スイッチ１０や高周波スイッチ３０においては、主線路やスタブが対称形のコプレーナウェーブガイドであるとして、スタブにおいては対称形のコプレーナウェーブガイドのためのグランド電極をＦＥＴのソース電極として利用していた。しかしながら、主線路やスタブは対称形のコプレーナウェーブガイドに限られるものではなく、例えばグランド電極が片側にしかない非対称型のコプレーナウェーブガイドでもよい。あるいは、マイクロストリップ線路などの線路電極に沿ったグランド電極を備えていない他の伝送線路であっても構わない。但し、その場合にはスタブ線路電極に隣接してグランド電極を別途設ける必要がある。また、それと同時に、隣接して形成されるグランド電極によってスタブの特性インピーダンスが理想的なマイクロストリップ線路の場合に比べて変化するため、スタブ線路電極の長さを決める際には、その点を考慮する必要がある。但し、これらの点を除けば、高周波スイッチとしては上述の実施例とほぼ同様の作用効果を得ることができる。
【００６９】
以下、上述のＦＥＴ構造が形成されたスタブを利用した高周波スイッチの他の実施例について説明する。なお、以下の実施例においては、高周波スイッチ３０におけるスタブ構造を採用するが、もちろん高周波スイッチ１０におけるスタブ構造でも構わないものである。
【００７０】
まず、図１１に、本発明の高周波スイッチのさらに別の実施例の概略図を示す。図１１は特徴部分のみを示すために簡略化した図で、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００７１】
図１１に示した高周波スイッチ４０において、４１、４２はＦＥＴ構造が形成されたスタブのスタブ線路電極を意味している。線路の両側の線はゲート線路を意味している。なお、グランド電極やゲート電圧入力端子については記載を省略している。
【００７２】
図１１に示すように、高周波スイッチ４０においては、２つのスタブ線路電極４１、４２が、主線路電極１２の側縁に幅方向両側から互いに対向して設けられている。このように構成された高周波スイッチ４０において、スタブ線路電極４１、４２を含むスタブは、それぞれ高周波スイッチ３０におけるスタブ３１と同じ機能を果たす。
【００７３】
そのため、高周波スイッチ４０のオン・オフに対応して２つのスタブのＦＥＴを同時にオフ・オンさせることによって、高周波スイッチオフ時に主線路電極１２をその途中で接地した状態にすることができる。しかも、高周波スイッチ３０の場合は主線路電極１２の所定の位置の片側の側縁だけが接地されたのに対して、高周波スイッチ４０においては主線路電極１２の所定の位置の両側の側縁が同時に接地される。これは、その点が高周波スイッチ３０の場合に比べて半分の抵抗値を介して接地されることを意味し、高周波スイッチ４０のオフ時の遮断状態をより完全なものにできることを意味する。すなわち、アイソレーション特性をさらに向上させることができる。
【００７４】
また、見方を変えれば、もしも接地抵抗が同じで構わないのであれば、各スタブのゲート電極の長さ（ゲート幅）をより短くできることを意味する。ゲート幅を短くできるということは、上述のようにスイッチング動作をさらに高速化できることを意味する。また、スタブ線路電極４１、４２の中のゲート電極が形成されているために直線状でなければならない部分が短くなり、スタブ形状の自由度が増し、高周波スイッチのさらなる小型化を図れることを意味する。
【００７５】
このように、高周波スイッチ４０においては、オフ時の高周波信号の遮断性能をさらに向上させることができ、あるいはスイッチング動作を高速化させたり小型化を図ったりすることができる。
【００７６】
また、図１２に、本発明の高周波スイッチのさらに別の実施例の概略図を示す。図１２は特徴部分のみを示すために簡略化した図で、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００７７】
図１２に示した高周波スイッチ５０において、５１、５２はＦＥＴ構造が形成されたスタブのスタブ線路電極を意味している。線路の両側の線はゲート線路を意味している。なお、グランド電極やゲート電圧入力端子については記載を省略している。
【００７８】
図１２に示すように、高周波スイッチ５０においては、２つのスタブ線路電極５１、５２が、主線路電極１２の片側の側縁の、主線路電極１２の長手方向に電気長で９０°離れた位置に接続して設けられている。このように構成された高周波スイッチ５０において、スタブ線路電極５１、５２を含むスタブは、それぞれ高周波スイッチ３０におけるスタブ３１と同じ機能を果たす。
【００７９】
そのため、高周波スイッチ５０のオン・オフに対応して２つのスタブのＦＥＴを同時にオフ・オンさせることによって、高周波スイッチオフ時に主線路電極１２をその途中の２カ所で接地した状態にすることができる。このように２カ所を接地することによって、各スタブのゲート電極の長さが短くて１カ所の接地では必ずしも十分ではないような場合でも、より完全に高周波信号を反射させて高周波スイッチ５０を遮断させることができる。しかも、２つのスタブが主線路電極１２の長手方向に電気長で９０°離れた位置に接続して設けられているため、一方のスタブから見た他方のスタブのインピーダンスは無限大となり、実質的には見えなくなるため、一方のスタブでの反射信号が他方のスタブの特性、特に接地状態に悪影響を与えることがない。
【００８０】
ここで、図１３に、高周波スイッチ５０のオン時およびオフ時における通過特性Ｓ２１および反射特性Ｓ１１を示す。図１３において、実線が高周波スイッチ５０がオンの時の特性で、破線がオフの時の特性である。
【００８１】
図１３よりわかるように、高周波スイッチ５０がオンの時には、高周波信号の周波数である７６ＧＨｚにおいて通過特性Ｓ２１は損失が非常に小さくなって０ｄＢに近くなり、反射特性Ｓ１１は−４０ｄＢ以下となって、十分な信号通過特性が得られている。一方、高周波スイッチ５０がオフの時には、７６ＧＨｚにおいて通過特性Ｓ２１が約−１９ｄＢ、反射特性Ｓ１１が約−４ｄＢとなって、高周波スイッチ１０に比べて通過量がさらに少なくなり、十分な信号遮断特性が得られている。
【００８２】
このように、高周波スイッチ５０においては、スイッチオフ時の遮断特性をさらに向上させることができる。
【００８３】
なお、高周波スイッチ５０においてはＦＥＴ構造が形成されたスタブを２つ用いているが、各スタブが主線路電極１２の長手方向に電気長で９０°ずつ離れた位置に接続して設けられるのであれば、スタブの数は３つ以上でも構わないものである。
【００８４】
また、高周波スイッチ５０においては、各スタブは主線路電極１２の片側の側縁のみに接続して設けられているが、それぞれどちら側の側縁に接続して設けられていても構わないものである。
【００８５】
ところで、高周波スイッチ５０においては、相互の影響を避けるために２つのスタブを主線路電極１２の長手方向に電気長で９０°離れた位置に接続して設けるとしたが、各スタブをさらに近接して設けたものも考えられる。
【００８６】
そこで、図１４に、本発明の高周波スイッチのさらに別の実施例の概略図を示す。図１４も特徴部分のみを示すために簡略化した図で、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００８７】
図１４に示した高周波スイッチ６０において、６１、６２、６３、６４はいずれもＦＥＴ構造が形成されたスタブのスタブ線路電極を意味している。線路の両側の線はゲート線路を意味している。なお、グランド電極やゲート電圧入力端子については記載を省略している。
【００８８】
図１４に示すように、高周波スイッチ６０においては、４つのスタブ線路電極６１、６２、６３、６４が、主線路電極１２の片側の側縁の、それぞれ主線路電極１２の長手方向に電気長で１６°離れた位置に接続して設けられている。各スタブ線路電極の長さは、信号周波数において電気長で１１０°に設定されている。また、主線路の特性インピーダンスは７５Ωに、スタブの特性インピーダンスは３５Ωに設定されている。このように構成された高周波スイッチ６０において、スタブ線路電極６１、６２、６３、６４を含むスタブは、それぞれ高周波スイッチ３０におけるスタブ３１と同じ機能を果たす。
【００８９】
高周波スイッチ６０においても、そのオン・オフに対応して４つのスタブのＦＥＴを同時にオフ・オンさせることによって、高周波スイッチオフ時に主線路電極１２をその途中の４カ所で接地した状態にすることができる。このように４カ所を接地することによって、２カ所の場合よりもさらに接地状態を十分なものにして、より完全に高周波信号を反射させて高周波スイッチ６０を遮断させることができる。
【００９０】
なお、高周波スイッチ６０においては、主線路電極１２の長手方向に関する各スタブの間隔が１６°となっている。そのため、各スタブが相互に見えなくなって相互の悪影響を避けられるというメリットはない。しかしながら、逆に、ＦＥＴオフ（スイッチオン）時における反射特性において周波数帯域が広がって他の周波数でも整合が取れるようになるというメリットがある。また、スタブの間隔が短いために高周波スイッチの長手方向のサイズを小さくすることができる。さらに、主線路の長さが短くなるためにスイッチオン時の挿入損失の低減を図ることができる。
【００９１】
また、スタブの数が多いために、ＦＥＴオン時における、各スタブ間での高周波信号の反射と各スタブの接地抵抗とによって、各スタブにおける電力消費が増えてスイッチオフ時の挿入損失が大きくなるというメリットがある。
【００９２】
ここで、図１５に、高周波スイッチ６０のオン時およびオフ時における通過特性Ｓ２１および反射特性Ｓ１１を示す。図１５において、実線が高周波スイッチ６０がオンの時の特性で、破線がオフの時の特性である。
【００９３】
図１５よりわかるように、高周波スイッチ６０がオンの時には、高周波信号の周波数である７６ＧＨｚにおいて通過特性Ｓ２１は損失が非常に小さくなって０ｄＢに近くなり、反射特性Ｓ１１は広い帯域で−１５ｄＢ以下となって、十分な信号通過特性が得られている。一方、高周波スイッチ６０がオフの時には、７６ＧＨｚにおいて通過特性Ｓ２１が約−３３ｄＢ、反射特性Ｓ１１が約−３ｄＢとなって、高周波スイッチ１０に比べて通過量が大幅に少なくなり、十分な信号遮断特性が得られていることがわかる。
【００９４】
なお、スイッチオン時の反射特性Ｓ１１において谷が２つ存在するのはスタブの数を多くしているからである。この谷の周波数、間隔、谷と谷の間の反射量などの特性は、スタブ間隔、スタブの長さや特性インピーダンス、主線路の特性インピーダンスを適宜調整することによって設定できる。高周波スイッチ６０においてスタブ長さを電気長で１１０°に設定したのはこのためである。
【００９５】
このように、高周波スイッチ６０においては、オフ時の遮断特性をさらに向上させることができる。
【００９６】
なお、高周波スイッチ６０においては、スタブ間の間隔を１６°としているが、これは１つの例であって、必要に応じて自由に設定して構わない。また、スタブの数についても２つ以上であれば自由に設定して構わない。
【００９７】
さらに、高周波スイッチ６０においては、主線路電極１２の片側側縁のみにスタブを接続しているが、例えば図１６に示す高周波スイッチ７０のように両側側縁にスタブを接続しても構わない。特に、高周波スイッチ７０のように交互にスタブを接続する場合には、片側側縁のみにスタブを接続する場合に比べてスタブ間の間隔をさらに狭くすることができ、高周波スイッチのさらなる小型化を図ることも可能になる。
【００９８】
上記の各実施例においては、２つの端子間を導通させたり遮断したりするいわゆるＳＰＳＴ（Ｓｉｎｇｌｅ　Ｐｏｌｅ　Ｓｉｎｇｌｅ　Ｔｈｒｏｕｇｈ、１対１）スイッチの例について説明してきたが、本発明の高周波スイッチを複数個用いれば、いわゆるＳＰｘＴ（Ｓｉｎｇｌｅ　Ｐｏｌｅ　ｘ　Ｔｈｒｏｕｇｈ、１対多）スイッチを構成することもできる。
【００９９】
図１７に、本発明の高周波スイッチのさらに別の実施例の概略図を示す。図１７は特徴部分のみを示すために簡略化した図で、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【０１００】
図１７に示した高周波スイッチ８０においては、図１４に示した高周波スイッチ６０を２つ用いて、その一端同士を接続して３番目の端子としたものである。図１７において、一方の高周波スイッチ６０の一端は端子８１に接続され、他方のの高周波スイッチ６０の一端は端子８２に接続され、２つの高周波スイッチ６０の他端同士は互いに接続されるとともに端子８３に接続されている。そして、その接続点から各高周波スイッチ６０における最も近いスタブ線路電極の接続点までの主線路電極１２の長さを、高周波信号に対する電気長が略９０°になるように設定している。
【０１０１】
このように構成された高周波スイッチ８０においては、各高周波スイッチ６０がそれぞれ低損失なスイッチとして動作する。しかも、接続点から各高周波スイッチ６０における最も近いスタブ線路電極の接続点までの主線路電極１２の長さを、高周波信号に対する電気長が略９０°になるように設定しているために、一方の高周波スイッチ６０がオンで他方の高周波スイッチ６０がオフの時に、オフ状態の高周波スイッチ６０が主線路電極１２に対して無限大のインピーダンスを持つように見える。すなわち、オフ状態の高周波スイッチ６０が存在しないのと同じことになる。そのため、不整合やスイッチオン時の挿入損失の少ないＳＰＤＴ（Ｓｉｎｇｌｅ　Ｐｏｌｅ　Ｄｕａｌ　Ｔｈｒｏｕｇｈ、１対２）スイッチが実現できる。
【０１０２】
なお、上記の実施例においては２つの高周波スイッチ６０の他端同士の接続点から各高周波スイッチ６０における最も近いスタブ線路電極の接続点までの主線路電極１２の長さを、高周波信号に対する電気長が略９０°になるように設定したが、これは各スタブのＦＥＴがオンの時のグランドとの間の抵抗値が十分に小さい理想的な状態の場合である。実際にはこの部分の線路電極１２の長さが電気長で約８０°になることも考えられる。
【０１０３】
なお、高周波スイッチ８０においてはＳＰＤＴスイッチを実現しているが、例えば３つ以上の高周波スイッチ６０を用いて同様な方法でＳＰｘＴスイッチを構成することも可能である。
【０１０４】
ところで、上記の各実施例は図１に示した高周波スイッチ１０の構造を基本構造としている。そして、高周波スイッチ１０においては、スイッチをオフする場合、すなわちＦＥＴ部分をオンする場合には、ゲートの直流電位をドレインやソースと同じ０Ｖにしてゲートがドレインおよびソースに対してバイアスされない状態にするとしている。しかしながら、ゲートをバイアスしない状態においても空乏層は存在する。そこで、ゲートをドレインやソースに対して順バイアスにすることによって空乏層をさらに小さくすることが考えられる。
【０１０５】
ゲートをドレインやソースに対して順バイアスにするとゲート電流が流れる。ゲート幅が長い場合、ゲート電極には抵抗が存在するためにゲート電圧入力端子に近い位置と遠い位置では電位差が生じる。その結果、図１８に示すように、ゲート電圧入力端子に近いほどドレインやソースとの電位差が大きくなって流れるゲート順方向電流も多くなるという傾向が生じる。ゲート順方向電流が多い部分ほど空乏層は小さく、そのためドレインとソースの間の抵抗もより小さい。これを高周波スイッチ１０に当てはめれば、スタブ線路電極１５の単位長さあたりのＦＥＴ部分のオン抵抗Ｒｏｎは、スタブ線路電極１５の一端側（主線路電極１２と接続されている側）の方が大きく、他端側の方が小さくなる。これは、少なくともスタブ線路電極１５の一端側を十分に低い抵抗値で接地できればよいという本発明のポイントから見れば必ずしも理想的とは言えない。
【０１０６】
そこで、図１９に、この点を改善した本発明の高周波スイッチのさらに別の実施例の平面図を示す。図１９において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。なお、ＦＥＴ部分の断面図についても図２と同じであるため省略する。
【０１０７】
図１９に示した高周波スイッチ１０’において、高周波スイッチ１０との違いは、ゲート電極２０がスタブ線路電極１５の一端側から引き出されてゲート電圧入力端子２１に接続されている点だけである。このゲート電極引き出し構成において、ゲート電極２０からゲート電圧入力端子２１に達するまでの配線に主線路電極１２およびグランド電極１６と重なる部分があるが、この領域においてはエアーブリッジ構造で一方が他方を跨いでいたり、間に絶縁層を介するなどして両者は絶縁されているものとする。
【０１０８】
このように構成された高周波スイッチ１０’において、ドレインとソース（スタブ線路電極１５とグランド電極１６）の直流電位を例えば０Ｖにしておき、さらにゲート電極２０の直流電位を例えば＋１Ｖに設定すると、ゲートがドレインおよびソースに対して順バイアス状態になって空乏層２２が小さくなるためにドレインとソースは半導体活性層１９を介してスタブ線路電極１５の長手方向全体に渡ってほぼ短絡される。
【０１０９】
しかも、ゲートをドレインおよびソースに対して順バイアス状態にする場合には、上述のようにゲート電圧入力端子に近いほど単位長さあたりのＦＥＴ部分のオン抵抗Ｒｏｎが小さくなるので、高周波スイッチ１０’においてはスタブ線路電極１５の一端側ほど良好な短絡状態が得られる。その結果、高周波スイッチ１０’においては高周波スイッチ１０の場合よりも良好なオフ状態を実現することができる。なお、スイッチのオン状態においては、ゲートをドレインおよびソースに対して逆バイアス状態にするので高周波スイッチ１０と１０’で特性的な違いはない。
【０１１０】
このように、高周波スイッチ１０’の構成を採用すると、スイッチオフ時の遮断特性を向上させることができる。そして、この構成はスタブ線路電極の一端側の短絡状態を良くするものであるため、図８に示した高周波スイッチ３０の場合でも同様に適用することができ、同様の効果を得ることができる。
【０１１１】
また、このゲート電極引き出し構成を採用することによって１つのスタブ線路電極あたりのスイッチオフ時の遮断特性を向上させることができるため、複数のスタブ線路電極を用いるスイッチにおいても特性を向上させることができる。すなわち、例えば図１４に示した高周波スイッチ６０に高周波スイッチ１０’のゲート電極引き出し構成を採用する場合、より少ないスタブ線路電極の数で同等のアイソレーション特性が得られるようになる。そして、スタブ線路電極の数を少なくできるということは、その分だけ高周波スイッチの面積を小さくできることを意味する。また、スタブ線路電極の数を少なくできるということは、その分だけスイッチオン時の挿入損失を小さくできることも意味する。そして、この効果は高周波スイッチ１０や６０のようなＳＰＳＴスイッチに限られるものではなく、図１７に示す高周波スイッチ８０のようなＳＰＤＴスイッチを含むＳＰｘＴスイッチにおいても同様に得ることができるものである。
【０１１２】
最後に、図２０に、本発明の電子装置の一実施例のブロック図を示す。図２０において、電子装置９０はレーダー装置で、送受信回路９１、本発明の高周波スイッチ９２、および４つのアンテナ９３、９４、９５、９６から構成されている。このうち、高周波スイッチ９２は、４つの高周波スイッチを内蔵した１入力４出力の高周波スイッチで、各内蔵スイッチは１つずつ順にオン状態になり、オン状態の内蔵スイッチを介して送受信回路９１といずれかのアンテナが接続され、信号の送信および受信がなされる。４つのアンテナ９３、９４、９５、９６はいずれもその指向方向が異なっており、高周波スイッチ９２の内蔵スイッチを切り換えることによって４つの方向に関するレーダーとして動作させることができる。
【０１１３】
このように構成された電子装置９０においては、本発明の高周波スイッチ９２を用いているために、スイッチオン時の挿入損失が少ないために信号の損失を少なくして低消費電力化を図ることができる。また、スイッチオフ時の遮断特性に優れているために、異なる方向にレーダー波を放射したり異なる方向の物体を検知するといった誤動作も少なくなる。
【０１１４】
なお、図２０においては電子装置としてレーダー装置を示したが、本発明の高周波スイッチを用いたものであればどのような電子装置であっても構わないものである。
【０１１５】
【発明の効果】
本発明の高周波スイッチにおいては、２つの端子間に設けられた主線路電極と、一端が主線路電極の側縁に接続されるとともに他端が接地されたスタブ線路電極と、スタブ線路電極の幅方向に隣接して設けられたグランド電極とを備え、スタブ線路電極の少なくとも一端側の側縁とグランド電極の間の基板部分に、スタブ線路電極およびグランド電極の下まで延在する半導体活性層が形成されるとともに、スタブ線路電極およびグランド電極の間の半導体活性層上にスタブ線路電極の長手方向に沿って伸びるゲート電極が設けられることによってＦＥＴ構造が形成される。
【０１１６】
そして、このＦＥＴをオンすることによって主線路電極の一部を接地して主線路電極を流れる高周波信号を遮断し、ＦＥＴをオフすることによって主線路電極に流れる高周波信号を導通させるスイッチとして動作させることができる。
【０１１７】
しかも、本発明の高周波スイッチにおいては、主線路電極をＦＥＴの一部にしていないために、スイッチオン時の挿入損失を低くすることができる。また、周波数特性のない接地状態が実現されるため、スイッチオフ時に安定して高周波信号を遮断することができる。その結果、高いアイソレーション特性を得ることができる。
【０１１８】
また、本発明の電子装置によれば、本発明の高周波スイッチを用いることによって、低消費電流化と誤動作の低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の高周波スイッチの一実施例を示す平面図である。
【図２】図１の高周波スイッチのＡ−Ａ断面拡大図である。
【図３】図１の高周波スイッチのオフ時の等価回路図である。
【図４】図１の高周波スイッチのオフ時の実質的な等価回路図である。
【図５】図１の高周波スイッチのオン時の等価回路図である。
【図６】図１の高周波スイッチのオン時の実質的な等価回路図である。
【図７】図１の高周波スイッチのスイッチ特性を示す特性図である。
【図８】本発明の高周波スイッチの別の実施例を示す平面図である。
【図９】図８の高周波スイッチのオフ時の実質的な等価回路図である。
【図１０】図８の高周波スイッチのバリエーションを示す平面図である。
【図１１】本発明の高周波スイッチのさらに別の実施例を示す平面図である。
【図１２】本発明の高周波スイッチのさらに別の実施例を示す平面図である。
【図１３】図１２の高周波スイッチのスイッチ特性を示す特性図である。
【図１４】本発明の高周波スイッチのさらに別の実施例を示す平面図である。
【図１５】図１４の高周波スイッチのスイッチ特性を示す特性図である。
【図１６】本発明の高周波スイッチのさらに別の実施例を示す平面図である。
【図１７】本発明の高周波スイッチのさらに別の実施例を示す平面図である。
【図１８】ゲート電極上の位置とゲート順方向電流の関係を示す特性図である。
【図１９】本発明の高周波スイッチのさらに別の実施例を示す平面図である。
【図２０】本発明の電子装置の一実施例を示すブロック図である。
【符号の説明】
１０、３０、４０、５０、６０、７０、８０、１０’…高周波スイッチ
１１…半導体基板
１２…主線路電極
１３、１４、８１、８２、８３…端子
１５、４１、４２、５１、５２、６１、６２、６３、６４、７１、７２、７３、７４…スタブ線路電極
１６…グランド電極
１７…主線路
１８、３１…スタブ
１９、３２…半導体活性層
２０、３３…ゲート電極
２１…ゲート電圧入力端子
２２…空乏層
９０…電子装置
【図１】
2004088715.tif 000003
【図２】
2004088715.tif 000004
【図３】
2004088715.tif 000005
【図４】
2004088715.tif 000006
【図５】
2004088715.tif 000007
【図６】
2004088715.tif 000008
【図７】
2004088715.tif 000009
【図８】
2004088715.tif 000010
【図９】
2004088715.tif 000011
【図１０】
2004088715.tif 000012
【図１１】
2004088715.tif 000013
【図１２】
2004088715.tif 000014
【図１３】
2004088715.tif 000015
【図１４】
2004088715.tif 000016
【図１５】
2004088715.tif 000017
【図１６】
2004088715.tif 000018
【図１７】
2004088715.tif 000019
【図１８】
2004088715.tif 000020
【図１９】
2004088715.tif 000021
【図２０】
2004088715.tif 000022