(57)【要約】【課題】　多孔質絶縁膜の導入により配線間容量を低減しつつ、多孔質絶縁膜の導入にともなう密着不良や絶縁膜の機械的特性低下を抑制する。【解決手段】　半導体基板上に多孔質ＭＳＱ膜１４を設け、この上に非多孔質ＭＳＱ膜１７を形成する。多孔質ＭＳＱ膜１４および非多孔質ＭＳＱ膜１７を、Ｓｉ、Ｏ、Ｃを含む共通の膜材料により構成する。【選択図】　図２
2004146798.tif 000002
【特許請求の範囲】
【請求項１】
　半導体基板と、該半導体基板上に形成された、多孔質膜およびこれに接する非多孔質膜からなる絶縁膜とを有し、
　前記多孔質膜および前記非多孔質膜が、実質的に同一組成の膜であることを特徴とする半導体装置。
【請求項２】
　半導体基板と、該半導体基板上に形成された、多孔質膜およびこれに接する非多孔質膜からなる絶縁膜とを有し、
　前記多孔質膜および前記非多孔質膜は、いずれもＳｉ、ＯおよびＣを含むことを特徴とする半導体装置。
【請求項３】
　半導体基板と、該半導体基板上に形成された、多孔質部を含み実質的に均一組成からなる絶縁膜とを有し、
　空孔部が、前記絶縁膜中、上面近傍および下面近傍のうち少なくとも一方において相対的に低密度に分布していることを特徴とする半導体装置。
【請求項４】
　請求項１または２に記載の半導体装置において、
非多孔質膜が、多孔質膜の上部に設けられたことを特徴とする半導体装置。
【請求項５】
　請求項３に記載の半導体装置において、
前記絶縁膜の上面近傍において、前記空孔部が相対的に低密度に分布していることを特徴とする半導体装置。
【請求項６】
　請求項１乃至５いずれかに記載の半導体装置において、
前記絶縁膜における多孔質部分に含まれる孔の平均径が１ｎｍ以上であることを特徴とする半導体装置。
【請求項７】
　請求項１乃至６いずれかに記載の半導体装置において、
前記絶縁膜中に金属配線が設けられ、該金属配線の上面と前記絶縁膜の上面とが同一面内にあることを特徴とする半導体装置。
【請求項８】
　半導体基板上に、多孔質膜および前記多孔質膜と実質的に同一組成の非多孔質膜がこの順で積層した絶縁膜を形成する工程と、
前記絶縁膜を選択的に除去して凹部を形成する工程と、
前記凹部を埋め込むように金属膜を形成する工程と、
前記多孔質膜が露出しないように前記金属膜を研磨またはエッチバックし、前記凹部以外の領域に形成された金属膜を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
　半導体基板上に、Ｓｉ、ＯおよびＣを含む多孔質膜と、Ｓｉ、ＯおよびＣを含む非多孔質膜とがこの順で積層した絶縁膜を形成する工程と、
前記絶縁膜を選択的に除去して凹部を形成する工程と、
前記凹部を埋め込むように金属膜を形成する工程と、
前記多孔質膜が露出しないように前記金属膜を研磨またはエッチバックし、前記凹部以外の領域に形成された金属膜を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
　半導体基板上に、実質的に均一組成からなる多孔質構造の絶縁膜を形成する工程を含む半導体装置の製造方法であって、前記絶縁膜を形成する際、成膜条件を調整することにより空孔部の密度を変化させることを特徴とする半導体装置の製造方法。
【請求項１１】
　半導体基板上に、テンプレートを含む第１の膜およびテンプレートを含まない第２の膜がこの順で積層した絶縁膜を形成する工程と、
　前記絶縁膜を選択的に除去して凹部を形成する工程と、
　前記第１の膜を加熱処理し、前記テンプレートを分解または除去することにより前記第１の膜を多孔質化する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
　請求項８乃至１１いずれかに記載の半導体装置の製造方法において、
　前記絶縁膜を、ＣＶＤ法により成膜室から取り出すことなく一貫して形成し、
　前記絶縁膜における多孔質部分を形成する段階ではテンプレートを含む成膜ガスを用い、非多孔質部分を形成する段階ではテンプレートを実質的に含まない成膜ガスを用いることを特徴とする半導体装置の製造方法。
【請求項１３】
　請求項１０に記載の半導体装置の製造方法において、
前記絶縁膜をＣＶＤ法により形成し、成膜ガスを変更することにより空孔部の密度を変化させることを特徴とする半導体装置の製造方法。
【請求項１４】
　請求項１０または１３に記載の半導体装置の製造方法において、
前記絶縁膜の上面近傍において前記空孔部が相対的に低密度に分布するように前記成膜条件を調整することを特徴とする半導体装置の製造方法。
【請求項１５】
　請求項１１に記載の半導体装置の製造方法において、さらに、前記凹部を埋め込むように金属膜を形成する工程と、前記絶縁膜の表面が露出するまで前記金属膜を研磨またはエッチバックし、前記凹部以外の領域に形成された金属膜を除去する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、多孔質構造の絶縁膜を備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
　半導体集積回路のデザインルールの縮小にともない配線遅延の問題が顕著になってきている。こうした問題に対応するため、近年、多孔質構造の採用による層間絶縁膜の低誘電率化が盛んに検討されている。多孔質絶縁膜の採用は、絶縁膜材料の選択とともに低誘電率化の技術として重要な位置を占めている。
【０００３】
　しかしながら絶縁膜を多孔質化した場合、その上部または下部に隣接する他の膜との密着性が充分に得られないことがあった。また、絶縁膜を多孔質化すると一般に膜強度が低下し、クラックや膜剥がれが発生することがあった。特に、配線形成時のＣＭＰ（化学的機械的研磨）工程において多孔質膜に負荷が加わると、多孔質膜が損傷しやすい。こうしたことから、多孔質膜上に、加工性のよいＳｉＯ２膜等の保護膜を形成する手法が提案されている（非特許文献１）。
【０００４】
　非特許文献１には、図１に示す配線構造が記載されている。この配線構造は、配線間絶縁膜１２に下層配線１１が埋設され、その上部にＳｉＣＮからなる銅拡散防止膜１３、多孔質構造の低誘電率膜４０、ＳｉＣＮからなる保護膜１８が積層している。この積層膜中にバリアメタル１９、銅膜２０からなる上層配線およびビアプラグが形成されている。
【０００５】
　ところが、この配線構造では、低誘電率膜４０とＳｉＣＮからなる保護膜１８との間の密着性が必ずしも充分に得られず、これらの膜の界面で膜剥がれが生じることがあった。また、多孔質膜の孔の部分に上層の高誘電率膜材料が侵入し、多孔質膜の誘電率の上昇を招くことがあった。
【非特許文献１】ＩＩＴＣ２００２プロシーディング集　２００２年６月３日発行　(Proceedings of the IEEE 2002 International Interconnects, 2002.6.3, "CVD Barriers for Cu with Ultra Low-k: Integration and Reliability", J.C.Lin etc.)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　こうした事情に鑑み本発明は、多孔質絶縁膜の導入により配線間容量を低減しつつ、多孔質絶縁膜の導入にともなう密着不良、絶縁膜の機械的特性低下、あるいは製造工程の煩雑化を低減することを目的とする。
【課題を解決するための手段】
【０００７】
　本発明に係る第一の半導体装置は、半導体基板と、該半導体基板上に形成された、多孔質膜およびこれに接する非多孔質膜からなる絶縁膜とを有し、前記多孔質膜および前記非多孔質膜が、実質的に同一組成の膜であることを特徴とする。
【０００８】
　この半導体装置は、多孔質膜を構成する化合物と非多孔質膜を構成する化合物とが実質的に同一な組成を有しているため、多孔質膜と非多孔質膜との親和性が向上し、良好な密着性が得られる。これにより、従来、課題となっていた多孔質と隣接する膜との密着性不良が解消され、信頼性の高い半導体装置が提供される。上記化合物は、通常、高分子の形態をとるが、この場合、主骨格が共通するものであることが好ましい。重合度は異なっていても良い。多孔質膜および非多孔質膜は、いずれも有機化合物、特に有機珪素化合物により構成された有機膜であることが好ましい。このようにすれば、これらの膜の親和性が安定的に向上し、膜間密着性を向上させることができる。
【０００９】
　本発明に係る第二の半導体装置は、半導体基板と、該半導体基板上に形成された、多孔質膜およびこれに接する非多孔質膜からなる絶縁膜とを有し、前記多孔質膜および前記非多孔質膜は、いずれもＳｉ、ＯおよびＣを含むことを特徴とする。
【００１０】
　この半導体装置は、多孔質膜および非多孔質膜がいずれもＳｉ、ＯおよびＣを含んでいるため、膜同士の親和性が向上し、良好な密着性が得られる。それぞれの膜の材料は同一であっても異なっていてもよいが、主骨格が共通するものとすれば、膜同士の親和性がより一層向上し、密着性改善効果が顕著となる。Ｓｉ、ＯおよびＣを含む膜としては、ＭＳＱ（メチルシルセスキオキサン）、ＭＨＳＱ（メチルハイドロシルセスキオキサン）等の塗布膜や、ＳｉＯＣ等のＣＶＤ膜等が例示される。
【００１１】
　上述した第一および第二の半導体装置において、非多孔質膜は、多孔質膜の上部にあっても下部にあってもよい。非多孔質膜を多孔質膜の上部に配置する場合は、非多孔質膜は保護膜としての機能を果たし、ＣＭＰ等の加工や成膜工程を実施した際の多孔質膜の損傷を抑制することができ、効果的である。
【００１２】
　また、上述の半導体装置において、多孔質膜および非多孔質膜の比誘電率の差が１以下とする構成を採用することができる。こうすることにより、非多孔質膜の膜材料が多孔質膜中の空孔部に滲入した場合にも多孔質膜の比誘電率の上昇を抑制することができる。
【００１３】
　本発明に係る第三の半導体装置は、半導体基板と、該半導体基板上に形成された、多孔質部を含み実質的に均一組成からなる絶縁膜とを有し、空孔部が、前記絶縁膜中、上面近傍および下面近傍のうち少なくとも一方において相対的に低密度に分布していることを特徴とする。すなわち、絶縁膜の上面近傍および下面近傍のうち少なくとも一方における空孔部の密度が、前記絶縁膜の内部における空孔部の密度よりも低くなっている。この絶縁膜は、内部に空孔部を有しているため低い比誘電率を有する一方、上面近傍および下面近傍のうち少なくとも一方において空孔部が相対的に低密度に分布しているため、隣接する膜との密着性に優れる。このため、半導体装置の信頼性を顕著に改善することができる。
【００１４】
　この半導体装置において、前記絶縁膜の上面近傍および下面近傍のうち少なくとも一方を非多孔質構造とすることができる。こうすることにより、隣接する膜に対する良好な密着性がより一層良好となる。また、当該絶縁膜へ隣接する膜の材料が滲入し絶縁膜の比誘電率が上昇することを効果的に抑制できる。
【００１５】
　絶縁膜中の空孔部の密度は任意の分布とすることができる。たとえば半導体基板側から上部に向かうにつれて減少するようにすれば、絶縁膜上部が保護膜としての機能を有することとなり、低誘電率で安定な構造の絶縁膜とすることができる。
【００１６】
　以上述べた半導体装置において、上記絶縁膜中に金属配線が設けられ、この金属配線の上面と絶縁膜の上面とが同一面内に位置する構成を採用することができる。かかる構成を採用する場合、金属配線の加工工程等において、絶縁膜の上面に一定の負荷がかかる。たとえば金属配線をＣＭＰにより形成する場合、金属配線を構成する金属膜と同時に上記絶縁膜も研磨される。こうしたことから、絶縁膜表面部の機械的強度を高めることが望まれるところ、本発明に係る絶縁膜の表面は、空孔部の密度が低くなっており、通常の多孔質膜を用いた場合に比べてＣＭＰ耐性が顕著に向上する。
【００１７】
　上記半導体装置における絶縁膜をＣＶＤ膜とすることができる。絶縁膜中の多孔質部分および非多孔質部分をともにＣＶＤ膜とすることにより、両者の間の密着性がより確実に向上する。また、成膜室から取り出すことなく一貫工程で積層膜を形成することが可能となり、製造安定性も向上する。
【００１８】
　本発明に係る第一の半導体装置の製造方法は、半導体基板上に、多孔質膜および前記多孔質膜と実質的に同一組成の非多孔質膜がこの順で積層した絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して凹部を形成する工程と、前記凹部を埋め込むように金属膜を形成する工程と、前記多孔質膜が露出しないように前記金属膜を研磨またはエッチバックし、前記凹部以外の領域に形成された金属膜を除去する工程と、を含むことを特徴とする。
【００１９】
　この製造方法では、多孔質膜および非多孔質膜が実質的に同一組成の膜となっているため、多孔質膜と非多孔質膜との親和性が向上し、良好な密着性が得られる。また、多孔質膜が露出しないように金属膜を研磨またはエッチバックするため、絶縁膜の膜質を損なうことなく、凹部に埋設された金属膜を形成することができる。
【００２０】
　本発明に係る第二の半導体装置の製造方法は、半導体基板上に、Ｓｉ、ＯおよびＣを含む多孔質膜と、Ｓｉ、ＯおよびＣを含む非多孔質膜とがこの順で積層した絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して凹部を形成する工程と、前記凹部を埋め込むように金属膜を形成する工程と、前記多孔質膜が露出しないように前記金属膜を研磨またはエッチバックし、前記凹部以外の領域に形成された金属膜を除去する工程と、を含むことを特徴とする。
【００２１】
　この製造方法では、多孔質膜および非多孔質膜がいずれもＳｉ、ＯおよびＣを含むため、多孔質膜と非多孔質膜との親和性が向上し、良好な密着性が得られる。また、多孔質膜が露出しないように金属膜を研磨またはエッチバックするため、絶縁膜の膜質を損なうことなく、凹部に埋設された金属膜を形成することができる。
【００２２】
　本発明に係る第三の半導体装置の製造方法は、半導体基板上に、実質的に均一組成からなる多孔質構造の絶縁膜を形成する工程を含む半導体装置の製造方法であって、前記絶縁膜を形成する際、成膜条件を調整することにより空孔部の密度を変化させることを特徴とする。
【００２３】
　この製造方法によれば、絶縁膜中の空孔密度を任意に制御でき、たとえば、膜の上面近傍および下面近傍のうち少なくとも一方において空孔部が相対的に低密度に分布する構造を容易に形成することができる。空孔部が絶縁膜の上面近傍において相対的に低密度に分布するように成膜条件を調整すれば、当該絶縁膜上部の加工工程において、絶縁膜表面が保護層としての役割を果たし、半導体装置の信頼性が向上する。
【００２４】
　上記多孔質構造の絶縁膜を形成する方法としては様々な方法を採用することができる。たとえば、上記絶縁膜をＣＶＤ法等の気相成長により成膜することとし、成膜途中で、成膜ガス等の成膜条件を調整することにより空孔部の密度を変化させることができる。成膜前半で多孔質化しやすい成膜ガスを用い、成膜後半で多孔質化しにくいガスを用いれば、膜中で空孔密度が変調した絶縁膜を形成することができる。
【００２５】
　また、テンプレートを導入しながら絶縁膜を成膜し、テンプレートの導入量を成膜途中で経時的に変化させる方法も有効である。成膜後、テンプレートを分解または除去することにより絶縁膜を多孔質化する。この場合、成膜方法はＣＶＤ法等の気相成長のほか、スピンコート法を用いることもできる。
【００２６】
　本発明に係る第四の半導体装置の製造方法は、半導体基板上に、テンプレートを含む第１の膜およびテンプレートを含まない第２の膜がこの順で積層した絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して凹部を形成する工程と、前記第１の膜を加熱処理し、前記テンプレートを分解または除去することにより前記第１の膜を多孔質化する工程と、を含むことを特徴とする。
【００２７】
　この製造方法によれば、第１の膜および第２の膜を連続的に成膜した後、第１の膜を多孔質化する手順としているため、低誘電率で良好な密着性を示す絶縁膜を、簡便な工程で製造安定性良く形成することができる。
【００２８】
　上記第四の半導体装置の製造方法において、さらに、前記凹部を埋め込むように金属膜を形成する工程と、前記絶縁膜の表面が露出するまで前記金属膜を研磨またはエッチバックし、前記凹部以外の領域に形成された金属膜を除去する工程とを含む構成とすることもできる。このような構成とした場合、絶縁膜内部の多孔質部分を露出させることなく金属膜を研磨またはエッチバックできるため、絶縁膜の膜質を損なうことなく凹部に埋設された金属膜を形成することができる。なお、この製造方法を含め、本発明に係る製造方法における「凹部」は、具体的には、配線溝、接続孔、パッド形成用凹部等を意味する。
【００２９】
　本発明に係る半導体装置の製造方法において、前記絶縁膜を、ＣＶＤ法により成膜室から取り出すことなく一貫して形成し、前記絶縁膜における多孔質部分を形成する段階ではテンプレートを含む成膜ガスを用い、非多孔質部分を形成する段階ではテンプレートを実質的に含まない成膜ガスを用いるようにしてもよい。こうすることにより、多孔質部分および非多孔質部分を含む絶縁膜を、良好な製造安定性にて作成することができる。
【００３０】
　本発明における「多孔質」とは、テンプレートの使用や成膜ガスの選択により意図的に形成したポーラス構造をいう。誘電率低減の観点から、孔のサイズは平均径（直径）で１ｎｍ以上とすることが好ましい。平均径は、たとえば、膜の断面を電子顕微鏡観察する方法等により測定できる。
【発明の効果】
【００３１】
　以上説明したように本発明によれば、多孔質絶縁膜の導入により配線間容量を低減しつつ、多孔質絶縁膜の導入にともなう密着不良、絶縁膜の機械的特性低下、あるいは製造工程の煩雑化といった課題を有効に解決することができる。
【発明を実施するための最良の形態】
【００３２】
　図２は本発明に係る配線構造の一例を示す図である。この配線構造では、層間絶縁膜をスピンオン法により形成し、銅配線をデュアルダマシン法により形成している。
【００３３】
　図２（Ａ）の配線構造は、不図示のシリコン基板上に、配線間絶縁膜１２、銅拡散防止膜１３、多孔質ＭＳＱ膜１４および非多孔質ＭＳＱ膜１７が積層した構造となっている。配線間絶縁膜１２中に下層配線１１が設けられ、銅拡散防止膜１３、多孔質ＭＳＱ膜１４および非多孔質ＭＳＱ膜１７からなる絶縁膜中に、銅膜２０およびバリアメタル１９からなる上層配線およびビアプラグが設けられている。下層配線１１および上層配線はビアホールにより接続されている。
【００３４】
　多孔質ＭＳＱ膜１４は、多孔質構造の絶縁膜である。具体的には、ＭＳＱ、ＭＨＳＱ、ＨＳＱ等のシロキサン構造を有する塗布系膜を多孔質化したもの、ＳｉＯＣ膜等のＣＶＤ膜を多孔質化したもの等を用いることができる。なお、ＳｉＯＣ膜は、ＳｉＯＣＨ膜と表記されることもあり、構成元素としては通常、Ｓｉ、Ｏ、ＣおよびＨを含む。多孔質構造の塗布系膜は以下のようにして形成することができる。すなわち、絶縁膜構成材料のプリカーサとテンプレートを含む溶液を基板上にスピンコートし、その後、熱処理により多孔質化することによって形成することができる。一方、多孔質構造のＣＶＤ膜は、成膜ガス等、成膜条件を適宜に選択することにより形成することができる。
【００３５】
　非多孔質ＭＳＱ膜１７は、非多孔質構造の絶縁膜である。この絶縁膜は多孔質ＭＳＱ膜１４の保護膜である。銅膜２０をデュアルダマシン法により形成するプロセスにおいて、銅膜２０の上面と同一平面にある絶縁膜の上面に負荷がかかる。図２（Ａ）の構造では、この負荷のかかる部分が多孔質ＭＳＱ膜１４ではなく非多孔質ＭＳＱ膜１７となっているため、ＣＭＰに対する耐性が顕著に改善される。
【００３６】
　非多孔質ＭＳＱ膜１７はまた、多孔質ＭＳＱ膜１４とその上部の膜との間に介在し、層間絶縁膜の密着性を向上させうる密着膜としても機能する。非多孔質ＭＳＱ膜１７と多孔質ＭＳＱ膜１４は、同一組成の有機珪素化合物を構成成分として含んでいることが望ましく、その有機珪素化合物を主成分として含んでいることがより望ましい。こうすることにより、これらの膜間の密着性がさらに良好となる。また、非多孔質ＭＳＱ膜１７と多孔質ＭＳＱ膜１４が、いずれもＳｉ、ＯおよびＣを含む化合物、たとえばポリオルガノシロキサンを含む構成としてもよい。それぞれの絶縁膜に含まれるポリオルガノシロキサンは同一であっても異なっていてもよいが、主骨格が共通するものとすれば、膜同士の親和性がより一層向上し、密着性改善効果が顕著となる。
【００３７】
　なお、非多孔質ＭＳＱ膜１７の具体的材料としては、ＭＳＱ、ＭＨＳＱ、ＨＳＱ等のシロキサン構造を有する塗布系膜、ＳｉＯＣ等のＣＶＤ膜等を用いることができる。
【００３８】
　図２（Ｂ）の配線構造は、層間絶縁膜として塗布膜を用いた他の例である。図示した配線構造は、バリアメタル１９の下面に接するようにエッチング阻止膜１５を有し、その上に多孔質ＭＳＱ膜を有する点が図２（Ａ）の構造と相違する。他の部分の構成は図２（Ａ）と同様である。
【００３９】
　エッチング阻止膜１５は、銅膜２０の配線溝形成のためのエッチングを行う際のオーバーエッチングを阻止する役割を果たす。エッチング阻止膜１５は、たとえばＳｉＮ、ＳｉＯＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等により構成することができる。
【００４０】
　図２（Ａ）および図２（Ｂ）の構造において、非多孔質ＭＳＱ膜１７上にＳｉＣ、ＳｉＣＮ、ＳｉＯ２等の保護膜を設けても良い。これにより、銅膜２０形成時のＣＭＰ耐性をさらに高めることができる。
【００４１】
　図３は、本発明に係る配線構造の他の例を示す図である。この配線構造では、層間絶縁膜をＣＶＤ法により形成し、銅配線をデュアルダマシン法により形成している。
【００４２】
　図３（Ａ）は、図２（Ａ）と同様の層構造であるが、塗布膜ではなくＣＶＤ膜により層間絶縁膜を形成している。図３（Ａ）の配線構造は、不図示のシリコン基板上に、配線間絶縁膜２２、銅拡散防止膜２３、多孔質ＳｉＯＣ膜２４および非多孔質ＳｉＯＣ膜２７が積層した構造となっている。配線間絶縁膜２２中に下層配線１１が設けられ、その上部の積層膜中に、銅膜２０およびバリアメタル１９からなる上層配線およびビアプラグが設けられている。下層配線１１および上層配線はビアホールにより接続されている。多孔質ＳｉＯＣ膜２４と非多孔質ＳｉＯＣ膜２７はいずれもＣＶＤ法により形成されるので、途中で成膜ガス等、成膜条件を変更して連続形成することもできる。こうすることにより、膜間の密着性がより一層良好となる。また、成膜条件を適宜選択することにより多孔質ＳｉＯＣ膜２４から非多孔質ＳｉＯＣ膜２７にかけて空孔密度が連続的に変化する構造とすることもできる。
【００４３】
　図３（Ｂ）は、図３（Ａ）と同様の層構造であるが、バリアメタル１９の下面に接するようにエッチング阻止膜２５を有し、その上に多孔質ＳｉＯＣ膜２６を有する点が相違する。他の部分の構成は図３（Ａ）と同様である。
【００４４】
　図３（Ｃ）は、銅拡散防止膜２３の上面、エッチング阻止膜２５の上面および下面に、それぞれ非多孔質ＳｉＯＣ膜２７を設けている。このため、多孔質膜と他の膜との間の密着性が特に良好となる。ＣＶＤ膜の多孔質では、成膜ガスを切り替える等、比較的簡易な操作で膜の空孔分布を制御することが可能となる。図３（Ｃ）の構造はこうした空孔分布の制御技術を用いることで比較的容易に実現することができる。なお、成膜ガスの切り替えの際は、いったん成膜室内の雰囲気をパージし、その後、新しい成膜ガスを導入する方法と、パージをせずに新しい成膜ガスを導入する方法のいずれを採用してもよい。前者の場合、膜の界面が明瞭に現れ、膜組成の制御が容易となる。後者の場合、前の工程で用いた成膜ガスのメモリ効果により空孔密度の高い部分と低い部分との間で、空孔密度が漸次的に変化する構造となる。このようにすれば界面が明瞭に現れる場合よりもさらに膜強度が向上させることが可能となる。なお、図示した構造において、複数の非多孔質ＳｉＯＣ膜２７のうち一部を省略することもできる。
【００４５】
　以下、本発明に係る半導体装置の製造方法の一例について図面を参照して説明する。各実施の形態における多孔質構造は、いずれも、テンプレートの使用や成膜ガスの選択により意図的に形成されるものであり、平均径１ｎｍ以上の空孔を含む構造を有する。
【００４６】
　第一の実施の形態
　図４〜５は、図２（Ａ）に示した配線構造の製造方法を示す工程断面図である。本実施形態では、デュアルダマシンプロセスにより銅配線が多層に積層した配線構造を形成する。層間絶縁膜は、ＣＶＤ−ＳｉＯＣ膜を用いる。
【００４７】
　まず以下の工程１〜工程３を実施し、図４（Ａ）の状態とする。
【００４８】
　工程１
　不図示のシリコン基板上に、銅膜およびバリアメタルからなる下層配線１１および配線間絶縁膜２２を形成した後、その上に、プラズマＣＶＤ法を用いて銅拡散防止膜２３（膜厚：５０ｎｍ）を形成する。銅拡散防止膜２３を構成する材料としては、ＳｉＮ、ＳｉＯＮ、ＳｉＣ、ＳｉＣＮ等が挙げられる。本実施形態ではＳｉＮを用いる。ＳｉＮ膜の原料ガスとしては、モノシランとアンモニアを含む混合ガス、ジクロロシランとアンモニアを含む混合ガスなどを用いることができる。成膜温度は３００℃〜６００℃とする。銅拡散防止膜２３としてＳｉＣＮを用いる場合の原料ガスは、例えばトリメチルシランとアンモニアなどが挙げられ、成膜温度は３００℃〜６００℃とする。
【００４９】
　工程２
　銅拡散防止膜２３上に、プラズマＣＶＤ法により多孔質ＳｉＯＣ膜２４（ｋ＝２．０〜２．５）を成膜する。膜厚は、たとえば４００〜７００ｎｍとする。成膜ガスとして、以下の（Ａ）、（Ｂ）および（Ｃ）成分を含む混合ガスを用いることができる。
（Ａ）オルガノシランまたはオルガノシロキサン
（Ｂ）Ｎ２Ｏ、Ｏ２、Ｏ３、ＣＯ２等の酸化剤
（Ｃ）テンプレート
このような混合ガスを用い、成膜条件を適宜に調整することによって空孔部を適度に含む多孔質ＳｉＯＣ膜２４を形成することができる。
空孔部の密度は、オルガノシランの種類を適宜に選択することにより調整することができる。成膜温度は、たとえば３００℃〜５００℃の範囲内で選択する。
　（Ａ）成分のオルガノシランとしては、たとえば、ＲｎＳｉＨ４−ｎ（Ｒはアルキル基、ｎは１以上４以下の整数）で表されるオルガノシラン等が挙げられる。
　（Ｃ）成分のテンプレートとしては、たとえば、シリコン含有単位と、熱的に不安定な非シリコン含有単位とを含むシクロアルケン類を用いることができる。
　シリコン含有単位としては、メチルシロキシ（CH3-SiH2-O-）単位、ジメチルシロキシ（（CH3)2-SiH-O-）単位等が挙げられる。
　熱的不安定基を有する非シリコン含有単位としては、ジオキシニル（-(-CH=CH-O-CH=CH-O-) -)、フラニル（-(-CH=CH-CH=CH-O-)-)、フルベニル（-(-CH=CH-CH=CH-C(CH2)-)-)、およびこれらがフッ素置換されたものが挙げられる。
　こうした単位を有するシクロアルケン類の具体例としては、メチルシリル−１，４−ジオキシニルエーテル、２−メチルシロキサニルフラン、３−メチルシロキサニルフラン、２，５−ビス（メチルシロキシ）−１，４−ジオキシン、３，４−ビス（メチルシロキサニル）フラン、２，３−ビス（メチルシロキサニル）フラン、２，４−ビス（メチルシロキサニル）フラン、２，５−ビス（メチルシロキサニル）フラン、１−メチルシロキサニルフルベン、２−メチルシロキサニルフルベン、６−メチルシロキサニルフルベン、ビス（メチルシロキサニル）フルベン、ジメチルシリル−１，４−ジオキシニルエーテル、２−ジメチルシロキサニルフラン、３−ジメチルシロキサニルフラン、２，５−ビス（ジメチルシロキシ）−１，４−ジオキシン、３，４−ビス（ジメチルシロキサニル）フラン、２，３−ビス（ジメチルシロキサニル）フラン、２，４−ビス（ジメチルシロキサニル）フラン、２，５−ビス（ジメチルシロキサニル）フラン、１−ジメチルシロキサニルフルベン、２−ジメチルシロキサニルフルベン、６−ジメチルシロキサニルフルベン、ビス（ジメチルシロキサニル）フルベン、２，４，６−トリシラオキサン及びシクロ−１，３，５，７−テトラシリレン−２，６−ジオキシ−４，８−ジメチレン、およびこれらのフッ素置換体が挙げられ、これらのうち一種または二種以上を組み合わせて用いることができる。
【００５０】
　工程３
　多孔質ＳｉＯＣ膜２４が形成された基板を成膜装置から取り出し、ファーネスアニールを行う。これにより多孔質ＳｉＯＣ膜２４を安定化した膜に変換することができる。アニール温度は、成膜温度を超える温度とすることが好ましく、たとえば３００〜５００℃とする。
【００５１】
　工程４
　多孔質ＳｉＯＣ膜２４上に非多孔質ＳｉＯＣ膜２７（膜厚：５０〜３５０ｎｍ、ｋ＝２．９）を形成する。非多孔質ＳｉＯＣ膜２７の膜厚は、多孔質ＳｉＯＣ膜２４の膜厚に応じて適宜設定される。非多孔質ＳｉＯＣ膜２７の形成には、多孔質ＳｉＯＣ膜と同様の形成方法が望ましく、本実施形態ではプラズマＣＶＤ法を用いる。非多孔質ＳｉＯＣ膜２７の形成に際しては、テンプレートを含まない点を除いて多孔質ＳｉＯＣ膜２４を形成したのと同じガスを用いることができるし、多孔質ＳｉＯＣ膜２４の成膜とは異なる種類の成膜ガスを用いてもよい。
【００５２】
　以上の工程を経て図４（Ａ）の状態とする。つづいて、以下に示す工程５〜８を実施する。
【００５３】
　工程５
　通常の露光法によりレジストパターン４５を形成し、非多孔質ＳｉＯＣ膜２７と多孔質ＳｉＯＣ膜２４を、異方性エッチングによりビアホールを開口する。その後に、酸素プラズマ処理によって、レジストパターン４５を除去する（図４（Ｂ））。
【００５４】
　工程６
　通常の露光法によりレジストパターン４６を形成し、非多孔質ＳｉＯＣ膜２７を、異方性エッチングにより配線溝４７を形成する（図５（Ａ））。その後、レジストパターン４６を除去する。
【００５５】
　工程７
　銅拡散防止膜２３をエッチバックし、ビアホールを下層配線１１に到達させる。このときのエッチバックは、銅拡散防止膜２３を５０ｎｍ程度エッチングするとともに、非多孔質ＳｉＯＣ膜２７を７０ｎｍ程度エッチングする（図５（Ｂ））。また、エッチバックの条件を変更することによって、銅拡散防止膜２３に対する非多孔質ＳｉＯＣ膜２７のエッチング選択比を制御することも可能である。
【００５６】
　工程８
　以上の工程で形成した配線溝およびビアホールを埋め込むようにバリアメタル１９（５０ｎｍ）を形成した後、銅膜２０（７００ｎｍ）を堆積する。本実施形態ではバリアメタル１９としてＴａを用いるが、その他、Ｔｉ、ＴｉＮ、ＴａＮ、ＴｉＷ、ＴａＷ、ＷＮを単独または複合して用いることができる。バリアメタル１９の成膜は、通常、ＣＶＤ法を用いるが、スパッタリング法を用いてもよい。一方、銅膜２０の成膜は、本実施形態ではめっき法を用いるが、そのほか、ＣＶＤ法、スパッタリング法等を用いることもできる。
【００５７】
　つづいてＣＭＰによりシリコン酸化膜上のバリアメタル１９および銅膜２０を研磨し、ビアプラグおよび上層配線を形成する。研磨の終点は非多孔質ＳｉＯＣ膜２７の表面が露出した時点とする。以上により、図５（Ｃ）に示す配線構造が得られる。
【００５８】
　この配線構造は、層間絶縁膜の大部分が低い誘電率の多孔質ＳｉＯＣ膜２４により構成されているため、配線間の寄生容量を効果的に低減することができる。また、多孔質ＳｉＯＣ膜２４上に非多孔質ＳｉＯＣ膜２７が形成されているため、図５（Ｃ）のＣＭＰ工程において多孔質ＳｉＯＣ膜２４の損傷を防止することができる。さらに、多孔質ＳｉＯＣ膜２４および非多孔質ＳｉＯＣ膜２７が、いずれも同一組成の化合物により構成されているため、両膜の間の界面密着性は良好である。この配線構造の上部には銅拡散防止膜等が形成されるが、非多孔質ＳｉＯＣ膜２７はこれらの膜との密着性も良好である。
【００５９】
　第二の実施の形態
　本実施形態では、第一の実施の形態の工程２〜４に代えて以下の工程２’を行う。
【００６０】
　工程２’
　銅拡散防止膜１３上に、プラズマＣＶＤ法を用いて多孔質ＳｉＯＣ膜２４（膜厚：４００〜７００ｎｍ）および非多孔質ＳｉＯＣ膜２７（膜厚：５０〜３５０ｎｍ）を形成する。それぞれの膜の成膜ガスは第一の実施の形態と同様であるが、本実施形態では、基板を成膜装置から取り出すことなく、成膜ガスを変更し、連続的にこれらの膜を形成する。たとえば、以下の方法により成膜を行うことができる。
成膜ガスとして、以下の（Ａ）、（Ｂ）および（Ｃ）成分を含む混合ガスを用いることができる。
（Ａ）オルガノシランまたはオルガノシロキサン
（Ｂ）Ｎ２Ｏ、Ｏ２、Ｏ３、ＣＯ２等の酸化剤
（Ｃ）テンプレート
　多孔質ＳｉＯＣ膜２４および非多孔質ＳｉＯＣ膜２７の成膜に際しては、（Ａ）成分および（Ｂ）成分を流す。多孔質ＳｉＯＣ膜２４の成膜時には、さらに（Ｃ）成分のテンプレートを導入する。非多孔質ＳｉＯＣ膜２７の成膜工程に移行する際、テンプレートの導入を中止する。
　なお、成膜ガス変更の際は、いったん成膜室内の雰囲気をパージし、その後、新しい成膜ガスを導入してもよいし、パージを行わずに徐々に成膜ガス組成が変化するようにしてもよい。後者の方法によれば、孔の密度が漸次的に変化する傾斜構造の膜を得ることができる。
【００６１】
　その後、第一の実施の形態における工程５および工程６を実施し、つづいて、以下の工程６’を行う。
【００６２】
　工程６’
　図４（Ｂ）の状態からレジスト除去後、基板を炉に投入し、ファーネスアニールを行う。これにより、多孔質ＳｉＯＣ膜２４中に残存する低分子化合物等を、ビアホールを介して揮発させることができる。これにより多孔質ＳｉＯＣ膜２４の膜特性が安定化する。アニール温度は成膜温度を超える温度とすることが好ましく、たとえば３００〜５００℃とする。
【００６３】
　本実施形態では、多孔質ＳｉＯＣ膜と非多孔質ＳｉＯＣが連続的に形成されるため、工程数を削減することができる上、絶縁膜の強度も一層良好となる。
【００６４】
　工程２’において、パージ後、新しい成膜ガスを導入した場合は、図４〜図５に示すように、多孔質ＳｉＯＣ膜２４および非多孔質ＳｉＯＣ膜２７からなる明確な２層構造が得られる。これに対し、パージをせずに成膜ガスを切り替えた場合、これらの膜の界面は明瞭に現れず、絶縁膜中の空孔部の密度が、半導体基板側から上部に向かうにつれて漸次的に減少する構造となる。
【００６５】
　空孔部の密度が基板側から上部に向かうにつれ連続的に減少する構造の絶縁膜を形成するためには、成膜ガスを段階的に切り替えてもよい。こうすることにより、低い誘電率および優れた層間密着性をあわせ持つ絶縁膜を安定的に製造できる。
　本実施形態では、テンプレートの供給および停止により多孔質と非多孔質の各構造を作り分ける方法を示したが、テンプレートの供給量を変化させることにより、孔密度を調整することもできる。こうすることにより、絶縁膜中、上面近傍および下面近傍のうち少なくとも一方において空孔部が相対的に低密度に分布した構造を容易に形成することができる。図９は、こうした構造の一例である。図中、絶縁膜２９は、基板側から上部に向かって空孔密度が徐々に減少する傾斜構造の膜である。絶縁膜２９の上面は配線と同一レベルにあり、この部分では非多孔質構造となっている。このような構造とすることにより、当該絶縁膜と隣接する膜との間の密着性を向上させることができる。また、絶縁膜形成後、ＣＭＰのような機械加工工程を実施しても絶縁膜の損傷を最小限に抑えることができる。
【００６６】
　第三の実施の形態
　本実施形態では、デュアルダマシンプロセスにより銅配線が多層に積層した配線構造を形成する。層間絶縁膜としてはスピンオン法によるＭＳＱ膜を用いる。
【００６７】
　まず、以下の工程１〜工程４を実施し、図６（Ａ）の状態とする。
【００６８】
　工程１
　銅からなる下層配線１１および配線間絶縁膜１２上に、プラズマＣＶＤ法を用いて銅拡散防止膜１３（膜厚：５０ｎｍ）を形成する。銅拡散防止膜１３を構成する材料としては、ＳｉＮ、ＳｉＯＮ、ＳｉＣ等が挙げられる。本実施形態ではＳｉＮを用いる。ＳｉＮ膜の原料ガスとしては、モノシランとアンモニアを含む混合ガス、ジクロロシランとアンモニアを含む混合ガスなどを用いることができる。成膜温度は３００℃〜６００℃とする。銅拡散防止膜１３としてＳｉＣを用いる場合の原料ガスは、例えばトリメチルシランとアンモニアなどが挙げられ、成膜温度はたとえば３００℃〜４５０℃とする。
【００６９】
　工程２
　銅拡散防止膜１３上に、シリカ系プリカーサおよびテンプレートを含む膜材料を用い、スピンオン法によりＭＳＱ膜を形成する。膜厚は、その後に形成される非多孔質ＭＳＱ膜の膜厚との関係により適宜設定され、通常、４００〜７００ｎｍの範囲の厚みが選択される。
　シリカ系プリカーサとしては、たとえばオルガノシロキサン、オルガノシラン、シロキサンなどのＳｉＯＣまたはＳｉＯＣＨを有する有機シリコン化合物を用いることができる。
　テンプレートとしては、たとえば、リン、チタン、ジルコニウム、アルミニウムのような金属原子を含む金属キレート化合物や界面活性剤もしくはＧｅＯ２のような無機化合物ナノ粒子を用いることができる。
【００７０】
　工程３
　テンプレートを除去し多孔質化するために熱処理を施す。これにより、ＭＳＱ膜が多孔質ＭＳＱ膜１４に変換する。なお熱処理温度は成膜温度を超える温度とすることが好ましく、たとえば２００〜４５０℃とする。
【００７１】
　工程４
　多孔質ＭＳＱ膜１４上に、シリカ系プリカーサを含みテンプレートを含まない膜材料を用い、スピンオン法により非多孔質ＭＳＱ膜１７（膜厚：５０〜３５０ｎｍ）を形成する。非多孔質ＳｉＯＣ膜１７の膜厚は、多孔質ＳｉＯＣ膜１４の膜厚に応じて適宜設定される。シリカ系プリカーサは、多孔質ＭＳＱ膜１４の形成に用いたものと同様のものを用いてもよいし、異なる種類のものを用いてもよい。
【００７２】
　以上の工程を経て図６（Ａ）の状態とする。つづいて第一の実施の形態と同様にして、以下に示す工程５〜８を実施する。
【００７３】
　工程５
　レジストパターン４５を形成し、異方性エッチングによりビアホールを開口する。その後に、酸素プラズマ処理によって、レジストパターン４５を除去する（図６（Ｂ））。
【００７４】
　工程６
　レジストパターン４６を形成し、異方性エッチングによりダマシン配線用溝配線溝４７を開口する（図７（Ａ））。
【００７５】
　工程７
　レジストパターン４６を除去した後、銅拡散防止膜１３をエッチバックし、ビアホールを下層配線１１に到達させる（図７（Ｂ））。
【００７６】
　工程８
　以上の工程で形成した配線溝およびビアホールを埋め込むようにバリアメタル１９（５０ｎｍ）を形成した後、銅膜２０（７００ｎｍ）を堆積する。その後、ＣＭＰによりシリコン酸化膜上のバリアメタル１９および銅膜２０を研磨し、ビアプラグおよび上層配線を形成する。研磨の終点は非多孔質ＭＳＱ膜１７の表面が露出した時点とする。以上により、図７（Ｃ）に示す配線構造が得られる。
【００７７】
　この配線構造は、層間絶縁膜の大部分が低い誘電率の多孔質膜により構成されているため、配線間の寄生容量を効果的に低減することができる。また、ＣＭＰ耐性、層間密着性にも優れる。
【００７８】
　第四の実施の形態
　本実施形態は、層間絶縁膜としてスピンオン法によるＭＳＱ膜を用い、第三の実施の形態と同様の配線構造を形成する。本実施形態では、層間絶縁膜の形成工程を簡便にし、工程数を削減している。
【００７９】
　本実施形態では、第三の実施の形態における工程１および２を実施した後、工程３の多孔質化する熱処理を省略する。つづいて工程４を実施して図８（Ａ）の状態とする。図８（Ａ）では、銅拡散防止膜１３上に、テンプレートを含むＭＳＱ膜３０が形成されている。
【００８０】
　その後、工程５を実施し、異方性エッチングによりビアホールを開口する。酸素プラズマ処理によってレジストパターン４５を除去した後、本実施形態では、基板を熱処理し、テンプレートを除去してＭＳＱ膜３０を多孔質化する。これにより、ＭＳＱ膜３０を多孔質ＭＳＱ膜１４に変換する（図８（Ｂ））。なお熱処理温度は成膜温度を超える温度とすることが好ましく、たとえば２００〜４５０℃とする。
【００８１】
　その後、第三の実施の形態と同様にして工程６以降を行い、配線構造を形成する。
【００８２】
　本実施形態では、ＭＳＱ膜の成膜を連続工程で行うことができるので、工程数を削減することができる。
【００８３】
　以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、その各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。たとえば、上記実施の形態ではデュアルダマシン法による配線構造の形成を例に挙げて説明したが、シングルダマシン法による配線やプラグ形成工程に適用することもできる。
【００８４】
　また、絶縁膜や配線、バリアメタル等の材料についても、上記のものに限られず、適宜に選択することができる。たとえば第三および第四の実施の形態において、ＭＳＱ膜に代えてＭＳＱおよびＭＨＳＱの混合材料からなる膜とすることもできる。また、絶縁膜中の多孔質膜と非多孔質膜の境界部分も図示したものに限られず任意の位置とし、両者の膜厚比を適宜に調整することができる。
【図面の簡単な説明】
【００８５】
【図１】従来の半導体装置の概略断面図である。
【図２】本発明に係る半導体装置の一例を示す概略断面図である。
【図３】本発明に係る半導体装置の一例を示す概略断面図である。
【図４】本発明に係る半導体装置の製造方法の一例を示す工程断面図である。
【図５】本発明に係る半導体装置の製造方法の一例を示す工程断面図である。
【図６】本発明に係る半導体装置の製造方法の一例を示す工程断面図である。
【図７】本発明に係る半導体装置の製造方法の一例を示す工程断面図である。
【図８】本発明に係る半導体装置の製造方法の一例を示す工程断面図である。
【図９】本発明に係る半導体装置の一例を示す概略断面図である。
【符号の説明】
【００８６】
１１・・・下層配線、１２・・・配線間絶縁膜、１３・・・銅拡散防止膜、１４・・・多孔質ＭＳＱ膜、１５・・・エッチング阻止膜、１６・・・多孔質ＭＳＱ膜、１７・・・非多孔質ＭＳＱ膜、１９・・・バリアメタル、２２・・・配線間絶縁膜、２３・・・銅拡散防止膜、２４・・・多孔質ＳｉＯＣ膜、２５・・・エッチング阻止膜、２６・・・多孔質ＳｉＯＣ膜、２７・・・非多孔質ＳｉＯＣ膜、２９・・・絶縁膜、４５・・・レジストパターン、４６・・・レジストパターン、４７・・・配線溝。
【図１】
2004146798.tif 000003
【図２】
2004146798.tif 000004
【図３】
2004146798.tif 000005
【図４】
2004146798.tif 000006
【図５】
2004146798.tif 000007
【図６】
2004146798.tif 000008
【図７】
2004146798.tif 000009
【図８】
2004146798.tif 000010
【図９】
2004146798.tif 000011