(57)【要約】【課題】表面に微細構造体が形成された素子基板の表面に、高い信頼性で塗布膜を形成可能な基板処理方法、および、高い信頼性で分割可能な基板処理方法を提供する。【解決手段】ＭＥＭＳデバイスを構成する表面構造体１０１’が形成された基板１００上に、レジスト膜１２０をスキャン塗布法を用いて形成する。次いで、レジスト膜１２０をパターニングした後、レジスト膜１２０をマスクとしてドライエッチングにより基板１００を複数の断片（ダイス）に分割する。【選択図】　図５
2004098245.tif 000002
【特許請求の範囲】
【請求項１】
表面に微細構造体を備える素子基板を処理する基板処理方法であって、
前記素子基板の表面上に薬液を、滴下ノズルから滴下する工程と、
前記素子基板と前記滴下ノズルとを相対的に移動させて、前記素子基板の表面に液状膜を形成する工程と、
前記液状膜に熱処理を施し、塗布膜を形成する工程と、
を備える、ことを特徴とする基板処理方法。
【請求項２】
前記塗布膜は有機レジスト材料から構成され、
さらに、前記塗布膜を、前記素子基板の表面をドライエッチングするためのレジストマスクとして用いるエッチング工程を備える、ことを特徴とする請求項１に記載の基板処理方法。
【請求項３】
前記塗布膜は、絶縁膜を構成する、ことを特徴とする請求項１に記載の基板処理方法。
【請求項４】
前記塗布膜は無機絶縁材料から構成され、
さらに、前記塗布膜を、前記素子基板の表面をドライエッチングするためのハードマスクとして用いるエッチング工程を備える、ことを特徴とする請求項１に記載の基板処理方法。
【請求項５】
前記エッチング工程では、前記素子基板が複数の部分に分割されるようにエッチングする、ことを特徴とする請求項２に記載の基板処理方法。
【請求項６】
表面に微細構造体を備える素子基板上にレジスト膜を形成する工程と、
前記レジスト膜をパターニングする工程と、
前記レジスト膜をマスクとして、前記素子基板が複数の部分に分割されるようにドライエッチングする工程と、
を備える、ことを特徴とする基板処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表面に微細構造体が形成された素子基板を処理する基板処理方法に関する。
【０００２】
【従来の技術】
近年、ＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ）と呼ばれる微細な３次元構造を有する電子デバイスが開発されている。このようなＭＥＭＳデバイスとして、例えば、ＲＦスイッチ、光スイッチ、加速度センサ、圧力センサ、レゾネータ、アクチュエータ等のデバイスが開発されている。
【０００３】
例えば、ＭＥＭＳデバイスは、自由端を有する可動構造、いわゆるカンチレバーを備える。例えば、図１に示すような、２本のＲＦ信号線の間の接続を切り替えるＲＦスイッチは、ＲＦ信号線の一方に接続され、他方のＲＦ信号線の上方まで延びる、導体からなるカンチレバーを備える。
【０００４】
他方のＲＦ信号線に、例えば、正電圧が印加されたときにその表面に発生する正電荷によって、カンチレバー先端の表面には負電荷が発生し、両者の間に静電吸引力が発生する。この力により、カンチレバーは下方に湾曲する。カンチレバーの先端には絶縁体が設けられており、絶縁体と他方のＲＦ信号線とが接触すると、容量結合により２本のＲＦ信号線は高周波的に接続される。電圧印加が停止されると静電力は消失し、カンチレバーはその弾性により他方のＲＦ信号線から離間する。このように、ＲＦスイッチは、２本のＲＦ信号線の間の高周波接続のオン・オフを切り替える。
【０００５】
【発明が解決しようとする課題】
上記のようなＭＥＭＳデバイスの製造においては、下記（１）および（２）に示すような問題がある。
【０００６】
（１）ＭＥＭＳデバイスの製造工程では、カンチレバー等の表面微細構造体を形成した後に、さらに、成膜、エッチング等を行う場合がある。例えば、図１に示すようなＲＦスイッチでは、カンチレバーを形成した後、基板にトレンチを形成し、トレンチ内に金属を埋め込み、電極パッドを形成する。
【０００７】
トレンチの形成は、通常以下のように行われる。まず、基板表面上にＳＯＧ（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ）膜をスピン塗布し、次いで、ＳＯＧ膜上にレジスト膜をスピン塗布する。次いで、レジスト膜を露光・現像してパターニングする。さらに、レジスト膜をマスクとしてＳＯＧ膜をエッチングする。最後に、ＳＯＧ膜をハードマスクとして基板表面をエッチングし、トレンチを形成する。
【０００８】
上記のように、ＳＯＧ膜およびレジスト膜は、スピン塗布によって形成する。しかし、このスピン塗布工程において、発生する遠心力により基板表面の微細構造体がダメージを受ける場合がある。このため、歩留まりが低下し、製造コストが増大するおそれがある。
【０００９】
このようなスピン塗布時の微細構造体の破壊を防ぐためには、保護構造あるいは支持構造を設けて、カンチレバー等の微細構造を保護あるいは支持する方法が有効である。しかし、このような保護／支持構造を形成し、そして、これらを除去する工程は、工程数を増大させ、製造コストの増大をもたらす。
【００１０】
また、ハードマスクの形成に限らず、上記のように構造体を形成した後に、絶縁膜を成膜する場合にも同様の問題が生じる。すなわち、構造体を形成した後に、例えば、カンチレバーの下側に形成された溝を埋め込むように絶縁膜を形成する場合、溝内に均一に成膜できない場合がある。例えば、ＰＶＤを用いた場合にはカンチレバーの陰になる部分に成膜できず、また、ＣＶＤを用いた場合には原料ガスがカンチレバーの裏側に回り込みにくく、ボイドが形成されやすい。従って、このような絶縁膜を形成する場合には、カンチレバーの下方にも均一に成膜されるように、スピン塗布法を用いることとなる。しかし、上記のように、スピン塗布法を用いた場合には構造体がダメージを受けやすい。
【００１１】
このように、表面に微細な構造体を有するＭＥＭＳデバイス等の半導体デバイスの製造には、スピン塗布工程において表面構造体がダメージを受けやすく、製造コストが増大するおそれがあった。
【００１２】
（２）ＭＥＭＳデバイスチップの基板からの切り出し（ダイシング）は、通常、ダイシングソーを用いた切削加工により行われる。
【００１３】
通常、ダイシングは、基板表面を膜等で保護して行うため、切削粉の付着は防止可能である。しかし、表面に微細構造を有するＭＥＭＳデバイスの場合、この方法は採用できず、微細構造が基板表面に露出した状態でダイシングする場合がある。この場合、通常と同様の処理を行うと、切削粉が微細構造に付着しやすく、高い歩留まりが得られず、製造コストの増大を招く。
このように、表面に微細な構造体を有するＭＥＭＳデバイス等の半導体デバイスの製造には、ダイシング工程において高い歩留まりが得られず、製造コストが増大するおそれがあった。
【００１４】
上記事情を鑑みて、本発明は、製造コストの低減が可能な、表面に微細構造体が形成された素子基板を処理する基板処理方法を提供することを目的とする。
また、本発明は、表面に微細構造体が形成された素子基板の表面に、高い信頼性で塗布膜を形成可能な基板処理方法を提供することを目的とする。
さらに、本発明は、表面に微細構造体が形成された素子基板を、高い信頼性で分割可能な基板処理方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点に係る基板処理方法は、
表面に微細構造体を備える素子基板を処理する基板処理方法であって、
前記素子基板の表面上に薬液を、滴下ノズルから滴下する工程と、
前記素子基板と前記滴下ノズルとを相対的に移動させて、前記素子基板の表面に液状膜を形成する工程と、
前記液状膜に熱処理を施し、塗布膜を形成する工程と、
を備える、ことを特徴とする。
【００１６】
上記方法において、例えば、前記塗布膜は有機レジスト材料から構成され、
さらに、前記塗布膜を、前記素子基板の表面をドライエッチングするためのレジストマスクとして用いるエッチング工程を備えてもよい。
上記方法において、例えば、前記塗布膜は絶縁膜を構成する。
【００１７】
上記方法において、例えば、前記塗布膜は無機絶縁材料から構成され、
さらに、前記塗布膜を、前記素子基板の表面をドライエッチングするためのハードマスクとして用いるエッチング工程を備えてもよい。
【００１８】
上記方法において、前記エッチング工程では、前記素子基板が複数の部分に分割されるようにエッチングするようにしてもよい。
【００１９】
上記目的を達成するため、本発明の第２の観点に係る基板処理方法は、
表面に微細構造体を備える素子基板上にレジスト膜を形成する工程と、
前記レジスト膜をパターニングする工程と、
前記レジスト膜をマスクとして、前記素子基板が複数の部分に分割されるようにドライエッチングする工程と、
を備える、ことを特徴とする。
【００２０】
【発明の実施の形態】
（第１の実施の形態）
本実施の第１の形態にかかる基板処理方法について、以下、図面を参照して説明する。
第１の実施の形態では、ＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ）デバイスが形成された基板を製造する場合について説明する。
【００２１】
第１の実施の形態に係るＭＥＭＳデバイスは、シリコン単結晶からなる基板１００に、例えば、図１に示すようなＲＦスイッチ１０１が形成されて構成されている。ＲＦスイッチ１０１は、シリコン窒化膜等からなる絶縁膜１０２を介して形成されている。
【００２２】
図１に示すＲＦスイッチ１０１は、絶縁膜１０２上に形成された導体層からなる２本のＲＦ信号線１０３ａ、１０３ｂを隔てる位置に設けられ、これらの接続のオン・オフを切り替える。ＲＦスイッチ１０１は、ＲＦ信号線の一方１０３ａに接続され、他方のＲＦ信号線１０３ｂの上方まで延びるカンチレバー１０４を備える。カンチレバー１０４は、所定の弾性を有する導体材料から構成されている。また、カンチレバー１０４の先端の他方のＲＦ信号線と対向する部分には、絶縁体１０５が配置されている。
【００２３】
また、カンチレバー１０４の近傍には、絶縁膜１０２を貫通し、基板１００の表面に形成されたトレンチ１０６に、導体が埋め込まれて構成されたパッド電極１０７が設けられている。パッド電極１０７は、ＲＦスイッチ１０１の外部入力端を構成し、ＲＦ信号線１０３ａ、１０３ｂのいずれか一方に接続されている。
【００２４】
ＲＦスイッチ１０１は以下のように動作する。まず、他方のＲＦ信号線１０３ｂに、例えば、正電圧が印加されると、その表面には正電荷が発生する。このとき、カンチレバー１０４の表面には負電荷が誘起され、両者の間に静電吸引力が発生する。この力により、カンチレバー１０４は下方に湾曲する。カンチレバー１０４の先端の絶縁体１０５と、他方のＲＦ信号線１０３ｂと、が接触すると、容量結合により２本のＲＦ信号線１０３ａ、１０３ｂは高周波的に接続される。電圧印加が停止されると静電力は消失し、カンチレバー１０４はその弾性により他方のＲＦ信号線１０３ｂから離間する。このようにして、ＲＦスイッチ１０１は、２本のＲＦ信号線１０３ａ、１０３ｂの間の高周波接続のオン・オフを切り替える。
【００２５】
以下、上記ＲＦスイッチ１０１のようなＭＥＭＳデバイスを構成する基板１００に、トレンチ１０６を形成する方法について説明する。図２（ａ）〜（ｄ）および図３（ｅ）〜（ｈ）に製造工程図を示す。
【００２６】
まず、図２（ａ）に示すように、図１に示すような３次元表面構造体１０１’が形成された基板１００を用意する。なお、理解を容易なものとするため、図（ａ）〜（ｄ）および図３（ｅ）〜（ｈ）において、表面構造体１０１’は、網掛け部をもって表す。
【００２７】
次いで、図２（ｂ）に示すように、用意した表面構造体１０１’が形成された基板１００上に、ＳＯＧ（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ）膜１１０を形成する。ここで、ＳＯＧ膜１１０は、いわゆるスキャン塗布法を用いて形成する。
【００２８】
スキャン塗布法では、図４に示すように、シラノール等の有機材料等の薬液を滴下ノズル１１１から基板１００の表面に滴下する。滴下ノズル１１１は、基板１００に対して、所定パターンで相対的に移動される。滴下ノズル１１１は、例えば、Ｙ方向を往復しつつ、Ｘ方向に進むように相対移動される。滴下ノズル１１１は、基板１００の表面全体に、所定厚さの液状膜１１０’が形成されるように、所定速度で相対移動される。このようにして、スキャン塗布法により、基板１００の表面上には、液状膜１１０’が形成され、引き続いて熱処理を行うことにより、液状膜１１０’中の樹脂が重合したＳＯＧ膜１１０が形成される。
【００２９】
上記スキャン塗布法を用いたＳＯＧ膜１１０の形成では、一般的なスピン塗布法を用いる場合と異なり、基板１００を高速で移動させることなくＳＯＧ膜１１０を形成することができる。すなわち、スキャン塗布法では、滴下ノズル１１１を移動させる場合には、基板１００を移動させる必要はなく、また、基板１００を移動させる場合においても、高速移動させることはない。
【００３０】
このため、基板１００の表面に形成された構造体１０１’が、基板１００の高速移動あるいは高速回転に基づく遠心力によりダメージを受けることは実質的に防がれる。よって、液状のＳＯＧ膜１１０’の形成工程における歩留まりの低下は防がれる。
【００３１】
ＳＯＧ膜１１０の形成の後、図２（ｃ）に示すように、ＳＯＧ膜１１０の上にレジスト膜１１２を形成する。レジスト膜１１２の形成は、スキャン塗布法を用いたレジスト液の液状膜の形成工程と、これに続く熱処理工程と、によって行われる。
【００３２】
ＳＯＧ膜１１０と同様に、液状膜の形成をスキャン塗布法を用いて行うことにより、スピン塗布法を用いた場合の遠心力による基板１００の表面構造体１０１’のダメージは回避され、レジスト液状膜の形成工程における歩留まりの低下は避けられる。
【００３３】
次いで、図２（ｄ）に示すように、レジスト膜１１２を露光・現像して、パターニングし、図３（ｅ）に示すように、開口１１２ａを形成する。
【００３４】
次いで、パターニングしたレジスト膜１１２をマスクとして、ＳＯＧ膜１１０をドライエッチングし、開口１１０ａを形成する。ドライエッチングには、例えば、ＣＨＦ３、ＣＦ４等のＣＦ系ガスを用いた反応性イオンエッチング（ＲＩＥ）によって行う。
【００３５】
ＳＯＧ膜１１０のエッチングの後、図３（ｆ）に示すように、レジスト膜１１２をアッシングにより除去する。アッシングは、酸素ガスを用いてプラズマエッチングにより行う。
ここで、アッシングの後、クリーニングを行ってもよい。
【００３６】
続いて、パターニングされたＳＯＧ膜１１０をハードマスクとして、図３（ｇ）に示すように、基板１００の表面に絶縁膜１０２を貫通するトレンチ１０６をドライエッチングにより形成する。ドライエッチングは、ＮＦ３、ＳＦ６等のガスを用いたＲＩＥによって行う。エッチングにより、所定深さのトレンチ１０６が形成される。
【００３７】
次いで、図３（ｈ）に示すように、ハードマスクとしてのＳＯＧ膜１１０をドライエッチングにより除去する。エッチングには、例えば、ＣＨＦ３、ＣＦ４等のＣＦ系ガスが用いられる。
【００３８】
ハードマスクの除去後、純水によるクリーニングと、引き続く、超臨界ＣＯ２を用いた乾燥を行う。
【００３９】
トレンチ１０６内には、その後、導体が埋め込まれ、これによりパッド電極１０７が形成される。以上のようにして、図１に示すような、ＲＦスイッチが形成される。
【００４０】
以上説明したように、第１の実施の形態では、ＳＯＧ膜１１０およびレジスト膜１１２の形成工程において、スキャン塗布法を用いて液状膜を形成している。このようにスピン塗布法を用いず、基板１００を高速回転あるいは高速移動させずに成膜することから、基板１００の表面構造体１０１’への、遠心力によるダメージは回避される。
【００４１】
また、勿論、表面構造体１０１’へのダメージが回避可能であることから、表面構造体１０１’の保護／支持構造は必要とされず、従って、実質的に少ない工程数での製造が可能となる。このようなことから、実質的に高い歩留まりで、かつ、実質的に低い製造コストでの製造が可能となる。
【００４２】
上記第１の実施の形態では、基板１００の表面にハードマスクあるいはレジストマスクを形成する場合について説明した。しかし、上記例に限らず、本発明の方法は、微細構造が形成された基板１００の表面に膜を形成するどのような場合にも適用可能である。
【００４３】
例えば、被処理基板の表面に、カンチレバーのような構造体の下方に形成された溝を埋め込むように絶縁膜を形成する場合にも有効に適用可能である。この場合、構造体のダメージを回避しつつ、成膜されづらい上記のような溝内にも、液状の塗布膜が回り込み、ボイド等の少ない均一な絶縁膜を形成できる。
【００４４】
（第２の実施の形態）
以下、本発明の第２の実施の形態に係る基板処理方法について、図面を参照して説明する。
第２の実施の形態では、ＭＥＭＳデバイスが形成された基板を複数の部分に分割する、すなわち、ダイシングする場合を例として説明する。ＭＥＭＳデバイスは、例えば、図１に示すようなＲＦスイッチ１０１が基板１００に形成されて構成される。
【００４５】
図５（ａ）〜（ｆ）に、第２の実施の形態に係る基板の処理工程図を示す。なお、理解を容易なものとするため、図５（ａ）〜（ｆ）において、図１と同一の部分には同一の符号を付し、説明を省略する。
【００４６】
まず、図５（ａ）に示すような、ＭＥＭＳデバイスを構成する表面構造体１０１’が形成された基板１００を用意する。基板１００は、シリコン単結晶基板から構成されている。
【００４７】
次いで、図５（ｂ）に示すように、基板１００の表面にレジスト膜１２０を、液状膜の形成および引き続く熱処理によって形成する。ここで、液状膜の形成は、第１の実施の形態と同様に、スキャン塗布法を用いて行う。このため、表面構造体１０１’のダメージは避けられ、レジスト膜１２０の形成工程に基づく歩留まりの低下は防がれる。
【００４８】
次いで、レジスト膜１２０を露光・現像し、パターニングして、図５（ｃ）に示すような開口１２０ａを形成する。レジスト膜１２０のパターニングの後、図５（ｄ）に示すように、基板１００は、粘着シート１２１に粘着される。粘着シート１２１の外周は、図示しないフレームに保持されている。
【００４９】
続いて、基板１００を粘着シート１２１に貼り付けた状態で、レジスト膜１２０をマスクとして、基板１００をエッチングにより複数部分に分割する（ダイシングする）。エッチングは、例えば、ＳＦ６を用いたプラズマドライエッチングによって行う。
【００５０】
図５（ｅ）に示すように、基板１００の分割は、その全厚を切断するように、いわゆるフルカットで行われる。粘着シート１２１は、ダイシングに一般に用いられる、エッチングガスに不活性な樹脂材料から構成され、切断後においても基板１００は粘着シート１２１に粘着される。
【００５１】
このように、基板１００の分割処理（ダイシング）は、ドライエッチングによって行われる。従って、ダイシングソーで切削処理する場合のように切削粉は発生せず、切削粉による表面構造体１０１’のダメージを防ぎつつ分割処理を行うことができる。このため、基板１００の分割処理を、高い歩留まりで行うことができる。
【００５２】
エッチングの後、図５（ｆ）に示すように、基板１００表面のレジスト膜１２０を酸素ガスでアッシングする。アッシングの後、粘着シート１２１に粘着された基板１００は純水で洗浄される。
【００５３】
乾燥後、分割された基板１００の断片（ダイス）は、粘着シート１２１の粘着力が除去された後、断片毎にピックアップされる。以上で、基板の分割工程（ダイシング工程）は終了する。
【００５４】
以上説明したように、第２の実施の形態では、ドライエッチングにより、基板１００の分割処理を行っている。このため、ダイシングソーを用いた切削処理によってダイシングした場合とは異なり、切削粉は発生しない。よって、切削粉の微細構造への付着による歩留まりの低下を実質的に無くし、製造コストの低減を図ることができる。
【００５５】
また、エッチングマスクに用いるレジスト膜１２０を、スキャン塗布法を用いて形成することから、レジスト膜１２０の形成工程における表面構造体１０１’のダメージを回避することができ、歩留まりの低下は防がれる。
【００５６】
本発明は、上記実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記実施の形態の変形態様について、説明する。
【００５７】
上記実施の形態では、エッチングガスとして、フッ素系ガスを用いるものとした。しかし、使用するエッチングガスは、上記例に限られない。エッチングガスとしては、例えば、ＳＦ６、ＮＦ３、Ｆ２、ＣＦ４、Ｃ２Ｆ６等のフッ素系ガス、または、Ｃｌ２、ＢＣｌ４等の塩素系ガス、あるいはこれらの混合ガスを使用することができる。また、上記ハロゲン系ガスに、Ｏ２、Ｏ３、ＮＯ２、Ｎ２Ｏ、Ｈ２Ｏ、ＣＯ等を添加してもよい。また、勿論、Ａｒ、Ｎｅ、Ｘｅ、Ｈｅ等を添加してもよい。
【００５８】
上記実施の形態では、ＭＥＭＳ素子を備えたシリコン半導体基板の加工処理を行う場合について説明した。しかし、本発明は、ＭＥＭＳ素子以外の素子が形成された基板に適用することができ、特に、表面に微細構造が形成された基板の加工に好適に適用可能である。
【００５９】
また、上記例では、基板は、単結晶シリコンから構成されるものとした。しかし、本発明は、これに限らず、多結晶基板や、ＳｉＧｅ、ＧａＰ、ＩｎＰ、ＧａＡｓ、ＡｌＮ、ＺｎＳｅ、ＣｄＴｅ等の化合物半導体基板や、また、上記半導体材料と、絶縁材料と、を積層した、いわゆるＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板、多層ＳＯＩ基板にも適用可能である。
【００６０】
さらに、半導体基板に限らず、ガラス基板等の他の基板の加工にも、本発明は好適に適用可能である。
【００６１】
【発明の効果】
本発明によれば、製造コストの低減が可能な、表面に微細構造体が形成された素子基板を処理する基板処理方法が提供される。
また、本発明によれば、表面に微細構造体が形成された素子基板の表面に、高い信頼性で塗布膜を形成可能な基板処理方法が提供される。
さらに、本発明によれば、表面に微細構造体が形成された素子基板を、高い信頼性で分割可能な基板処理方法が提供される。
【図面の簡単な説明】
【図１】ＭＥＭＳＲＦスイッチの構成を示す図である。
【図２】本発明の第１の実施の形態にかかる基板処理方法の工程を示す図である。
【図３】本発明の第１の実施の形態にかかる基板処理方法の工程を示す図である。
【図４】スキャン塗布法を示す図である。
【図５】本発明の第２の実施の形態にかかる基板処理方法の工程を示す図である。
【符号の説明】
１００　基板
１０１　ＲＦスイッチ
１０１’　表面構造体
１１０　ＳＯＧ膜
１１２、１２０　レジスト膜
【図１】
2004098245.tif 000003
【図２】
2004098245.tif 000004
【図３】
2004098245.tif 000005
【図４】
2004098245.tif 000006
【図５】
2004098245.tif 000007