(57)【要約】【課題】カラーの画像データをＰＣＩバス経由で取得するデータ転送装置において、消費電力を低減する。【解決手段】メモリ２に格納されている画像データをＰＣＩバス３を介して転送するデータ転送装置４に、ＰＣＩバス３によるデータ転送を制御するＰＣＩＩ／Ｆ部６と、ＰＣＩＩ／Ｆ部６との間でデータのＤＭＡ転送を行う複数のＤＭＡＣ８と、各ＤＭＡＣ８が取得したデータを個別に保存する複数のＲＡＭ９と、上記複数のＤＭＡＣ８からの入出力要求に対するアービトレーションを行い、ＰＣＩＩ／Ｆ６との間でデータを転送するＤＭＡアービタ７とを設け、ＰＣＩＩ／Ｆ部６と、ＤＭＡアービタ７と、各ＤＭＡＣ８及び各ＲＡＭ９に個別にクロックを供給し、かつその各クロックを独立して停止する。【選択図】　　　図１
2004118234.tif 000002
【特許請求の範囲】
【請求項１】
メモリに格納されているデータをＰＣＩバスを介して転送するデータ転送装置であって、
前記ＰＣＩバスによるデータ転送を制御するＰＣＩインターフェース部と、
前記ＰＣＩインターフェース部との間でデータのＤＭＡ転送を行う複数のＤＭＡコントローラと、
該各ＤＭＡコントローラが取得したデータを個別に保存する複数の記憶部と、
前記複数のＤＭＡコントローラからの入出力要求に対するアービトレーションを行い、前記ＰＣＩインターフェース部との間でデータを転送するＤＭＡアービタとを有し、
前記ＰＣＩインターフェース部と、ＤＭＡアービタと、各ＤＭＡコントローラ及び各記憶部に個別にクロックが供給され、かつその各クロックが独立して停止することを特徴とするデータ転送装置。
【請求項２】
前記各ＤＭＡコントローラへの前記クロックの供給を前記ＤＭＡアービタによって制御することを特徴とする請求項１記載のデータ転送装置。
【請求項３】
請求項１又は２記載のデータ転送装置において、
前記ＰＣＩインターフェース部及び前記ＤＭＡアービタへの前記クロック供給を制御するレジスタ制御部を設けたことを特徴とするデータ転送装置。
【請求項４】
請求項１乃至３のいずれか一項記載のデータ転送装置において、
前記記憶部は、複数個に分割された各メモリにより所定の記憶容量を確保し、該分割された各メモリに個別にクロックが供給され、かつ各クロックが独立して停止することを特徴とするデータ転送装置。
【請求項５】
前記各メモリへの前記クロックの供給を前記各ＤＭＡコントローラによって制御することを特徴とする請求項４記載のデータ転送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＰＣＩバスを介して消費電力を低減してデータ転送を行い得るデータ転送装置に関する。
【０００２】
【従来の技術】
近年における情報技術の進展に伴い様々な情報が電子化されている。それにより、情報量の多いデータ、例えば画像データが電子機器同士の間で転送されることがある。その場合は、ＤＭＡ（Ｄｉｒｅｃｔ　ｍｅｍｏｒｙ　ａｃｃｅｓｓ）転送によることが望ましい。このＤＭＡ転送を行うためのバスとして、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ　Ｃｏｍｐｏｎｅｎｔ　Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスを使用することがある。ＰＣＩバスは、低速から高速まで広い帯域に対応できることから、従来から広く使用され、パーソナルコンピュータの周辺機器を接続する標準バスとして利用されている。
ＰＣＩバスは、最大で１３３Ｍバイト／秒の高速データ転送が可能であるためＰＣＩバスを採用するとシステムメモリとＩ／Ｏデバイスとの間のデータ転送を高速に行うことができるが、この高速データ転送実現のため、３３ＭＨｚの高速なバスクロックが使用されている。このことがコンピュータの消費電力を高める一因となっていた。
【０００３】
従来、この消費電力が高くなることを改善する技術に関し、周辺デバイスに特別な機能を実装することなくバスクロックを制御して、消費電力低減を可能にする技術があった（例えば、特許文献１参照。）。
また、ＰＣＩバスを監視してアイドル状態であるか否かを検出する手段と、ＰＣＩバスの使用見込みの有無を検出する手段とを設け、これらの検出結果に基づきＰＣＩバスクロックの停止を行うことにより、ＰＣＩバスクロックを制御して消費電力を低減する技術もあった（例えば、特許文献２参照。）。
【０００４】
【特許文献１】
特開平１１−５３０４９号公報（第１−３頁）
【特許文献２】
特開２００２−７３１６号公報（第２頁）
【０００５】
【発明が解決しようとする課題】
しかし、メモリ内に存在するカラーの画像データをＰＣＩバス経由で取得するデータ転送装置では、ＰＣＩバスと直接接続されるＰＣＩインターフェース回路と、対応する色の分だけ設けられたＰＣＩイニシエータＤＭＡ回路と、それらを調停するアービタ回路とが必要であり、また、取得した画像データを一時的に保存しておくメモリも、対応する色ごとに必要である。そのため、このようなデータ転送装置では、回路規模が増大してしまうことは必至であり、それに伴い消費電力も増えてしまう。
【０００６】
この発明は、上記の問題点を解決するためになされたもので、メモリ内の画像データをＰＣＩバス経由で取得するデータ転送装置において、消費電力を低減することを目的とする。
【０００７】
【課題を解決するための手段】
この発明は、上記の目的を達成するため、メモリに格納されているデータをＰＣＩバスを介して転送するデータ転送装置であって、上記ＰＣＩバスによるデータ転送を制御するＰＣＩインターフェース部と、上記ＰＣＩインターフェース部との間でデータのＤＭＡ転送を行う複数のＤＭＡコントローラと、その各ＤＭＡコントローラが取得したデータを個別に保存する複数の記憶部と、上記複数のＤＭＡコントローラからの入出力要求に対するアービトレーションを行い、上記ＰＣＩインターフェース部との間でデータを転送するＤＭＡアービタとを有し、上記ＰＣＩインターフェース部と、ＤＭＡアービタと、各ＤＭＡコントローラ及び各記憶部に個別にクロックが供給され、かつその各クロックが独立して停止するデータ転送装置を特徴とする。
【０００８】
このデータ転送装置は、上記各ＤＭＡコントローラへの上記クロックの供給を上記ＤＭＡアービタによって制御するとよい。
上記ＰＣＩインターフェース部及び上記ＤＭＡアービタへの上記クロック供給を制御するレジスタ制御部を設けたものが好ましい。
また、上記記憶部は、複数個に分割された各メモリにより所定の記憶容量を確保し、その分割された各メモリに個別にクロックが供給され、かつ各クロックが独立して停止するとよい。
さらに、各メモリへの上記クロックの供給を上記各ＤＭＡコントローラによって制御するとよい。
【０００９】
【発明の実施の形態】
以下、この発明の実施の形態を図面に基づいて詳細に説明する。
図１はこの発明によるデータ転送装置４と、ＰＣＩバス３と、メモリコントローラ１と、メモリ２とを互いに接続した構成を示すブロック図である。
メモリコントローラ１は、図示しない回路から入力する要求により作動して、メモリ２に対してデータの読書き制御を実行する。メモリ２は、メモリコントローラ１に接続され、その制御にしたがい例えば、画像データ等を格納する。ＰＣＩバス３はメモリコントローラ１と、データ転送装置４とを接続して画像データ等のデータを転送する。
データ転送装置４は、データ転送に必要な設定等を行うＣＰＵ５が接続されている。また、その内部には、ＰＣＩインターフェース（Ｉ／Ｆ）６と、ＤＭＡ（Ｄｉｒｅｃｔ　ｍｅｍｏｒｙ　ａｃｃｅｓｓ）アービタ７と、ＰＣＩイニシエータＤＭＡコントローラ（以下「ＤＭＡＣ」という）８と、ＲＡＭ９と、出力部１０と、レジスタ制御回路１１とを有している。
【００１０】
ＰＣＩＩ／Ｆ６は、ＰＣＩバス３によるデータ転送を制御する。ＤＭＡアービタ７は、複数（図面では、Ｙｅｌｌｏｗ（Ｙ），Ｍａｇｅｎｔａ（Ｍ），Ｃｙａｎ（Ｃ），Ｂｌａｃｋ（Ｋ）の４つ）設けられたＤＭＡＣ８の後述するＤＭＡ−Ｙ８ａ〜ＤＭＡ−Ｋ８ｄからの入出力要求に対するアービトレーションを行い、ＰＣＩＩ／Ｆ６にデータの入出力を要求する。ここで、アービトレーションとは、ＰＣＩＩ／Ｆ６に対するデータの入出力要求が複数ある場合に、それらを調停してそれぞれの要求を満たしていくことを意味している。
ＤＭＡＣ８は、メモリ２内のカラーの画像データに対応するためＹ，Ｍ，Ｃ，Ｋの各色毎に複数個設けられ、そのそれぞれは、ＤＭＡ−Ｙ８ａ，ＤＭＡ−Ｍ８ｂ，ＤＭＡ−Ｃ８ｃ，ＤＭＡ−Ｋ８ｄとなっている。ＲＡＭ９は、ＤＭＡＣ８が受信したデータを格納するメモリであって、ＤＭＡＣ８に対応して各色毎に複数設けられ、それぞれは、ＲＡＭ−Ｙ９ａ，ＲＡＭ−Ｍ９ｂ，ＲＡＭ−Ｃ９ｃ，ＲＡＭ−Ｋ９ｄとなっている。出力部１０は、受信したデータを最終的に機器インターフェース（Ｉ／Ｆ）１２に出力する回路であって、ＤＭＡＣ８に対応して各色毎に複数設けられ、それぞれがＲｅａｄ−Ｙ１０ａ，Ｒｅａｄ−Ｍ１０ｂ，Ｒｅａｄ−Ｃ１０ｃ，Ｒｅａｄ−Ｋ１０ｄとなっている。
【００１１】
レジスタ制御回路１１は、ＣＰＵ５からの書込みや読出し要求を受けてＤＭＡ転送などのレジスタ設定を行い、後述するようにクロック供給を制御する回路である。
図２は、以上の構成を有するデータ転送装置４の内部を流れるクロック信号の系統図である。データ転送装置４は、クロックＰＣＩＣＬＫをアンプ２０を介してオアゲート１３と、オアゲート群１５，１８，１９にそれぞれ入力している。オアゲート群１５，１８，１９は、それぞれ色ごとに４つのオアゲート（１５ｙ，１５ｍ，１５ｃ，１５ｋ，１８ｙ，１８ｍ，１８ｃ，１８ｋ，１９ｙ，１９ｍ，１９ｃ，１９ｋ）を有している。
オアゲート１３には、クロックＰＣＩＣＬＫとともに、レジスタ制御回路１１から停止信号ｓｔｏｐ−ｐｃｉを入力している。この停止信号ｓｔｏｐ−ｐｃｉは、オアゲート１３でクロックＰＣＩＣＬＫと論理和がとられているので、“１”になることがクロックＰＣＩＣＬＫの停止を意味している。つまり、停止信号ｓｔｏｐ−ｐｃｉが“１”になると、ＰＣＩＩ／Ｆ６及びＤＭＡアービタ７に供給されるクロックｃｌｋ−ｐｃｉが“１”になり、停止することになる。こうしてレジスタ制御回路１１がＰＣＩＩ／Ｆ６及びＤＭＡアービタ７へのクロック供給を制御している。
【００１２】
また、ＤＭＡアービタ７が各色毎に停止信号ｓｔｏｐ−ｙ，ｓｔｏｐ−ｍ，ｓｔｏｐ−ｃ，ｓｔｏｐ−ｋをオアゲート群１５の各オアゲート１５ｙから１５ｋに出力していて、その各停止信号が“１”になると各色のＤＭＡＣ８、すなわち、ＤＭＡ−Ｙ８ａ，ＤＭＡ−Ｍ８ｂ，ＤＭＡ−Ｃ８ｃ，ＤＭＡ−Ｋ８ｄに入力するクロックｃｌｋ−ｙ，ｃｌｋ−ｍ，ｃｌｋ−ｃ，ｃｌｋ−ｋが停止している。つまり、各色のＤＭＡＣ８は、入力するクロックを個別に停止できるようになっている。
さらに、ＤＭＡ−Ｙ８ａ，ＤＭＡ−Ｍ８ｂ，ＤＭＡ−Ｃ８ｃ，ＤＭＡ−Ｋ８ｄは、それぞれ停止信号ｓｔｏｐ−ｙｌ，ｓｔｏｐ−ｙｕ，ｓｔｏｐ−ｍｌ，ｓｔｏｐ−ｍｕ，ｓｔｏｐ−ｃｌ，ｓｔｏｐ−ｃｕ，ｓｔｏｐ−ｋｌ，ｓｔｏｐ−ｋｕを各色のＲＡＭ９、すなわちＲＡＭ−Ｙ９ａ，ＲＡＭ−Ｍ９ｂ，ＲＡＭ−Ｃ９ｃ，ＲＡＭ−Ｋ９ｄに出力していて、その各停止信号が“１”になると、各色のＲＡＭ９に入力するクロックｃｌｋ−ｙｌ，ｃｌｋ−ｙｕ，ｃｌｋ−ｍｌ，ｃｌｋ−ｍｕ，ｃｌｋ−ｃｌ，ｃｌｋ−ｃｕ，ｃｌｋ−ｋｌ，ｃｌｋ−ｋｕが停止するようになっている。このように、データ転送装置４は、各色毎に設けた回路について、そのそれぞれに個別にクロックを供給し、その各クロックを独立して停止することができるので、ＰＣＩバス３が使用中であり、作動していても、使用していない回路に関しては独立してクロックを停止することができる。これにより、必要のないクロックの供給を無くし消費電力を下げることができる。
【００１３】
次に、以上のようにして各クロックを停止させる手順について、図３に示すタイミングチャートを参照しつつ具体的に説明する。
レジスタ制御回路１１は、ＣＰＵ５からプリント開始のコマンド“ＰｒｉｎｔＳｔａｒｔ”を受信すると停止信号ｓｔｏｐ−ｐｃｉを解除する。これにより、ＰＣＩＩ／Ｆ６及びＤＭＡアービタ７にクロックｃｌｋ−ｐｃｉが出力される。データ転送装置４は、Ｙ，Ｍ，Ｃ，Ｋの４色同時に画像データの転送を行うように構成されているが、以下の説明では、まず，ＹのＤＭＡＣ８、すなわちＤＭＡ−Ｙ８ａからのデータ転送要求がＤＭＡアービタ７によって選択されたものとする。
【００１４】
ＤＭＡアービタ７は、ＤＭＡ−Ｙ８ａに権利を渡した（データ転送要求を受け入れた）ので、停止信号ｓｔｏｐ−ｙを“１”の状態から解除して、ＤＭＡ−Ｙ８ａにクロックｃｌｋ−ｙを供給する。その結果として、ＰＣＩバス３上はＹの画像データのＤＭＡ転送が行われる。そのＹの画像データのＤＭＡ転送が終了すると、ＤＭＡ−Ｙ８ａから図示しない終了を示す信号がＤＭＡアービタ７に出力されるので、それを受けたＤＭＡアービタ７が停止信号ｓｔｏｐ−ｙを再び“１”にしてクロックｃｌｋ−ｙを停止する。次に、ＤＭＡアービタ７は、ＤＭＡ−Ｍ８ｂに権利を渡すので、停止信号ｓｔｏｐ−ｍを解除し（図３にはｓｔｏｐ−ｍを図示しない）、ＤＭＡ−Ｍ８ｂにクロックｃｌｋ−ｍを供給する。以下、その他の色（Ｃｙａｎ（Ｃ），Ｍａｇｅｎｔａ（Ｍ））に関しても同様なことを行う。以上の動作を複数回繰り返すことにより、すべての色につき画像データのＤＭＡ転送を行う。そして、１ページ分の画像データのＤＭＡ転送が終了すると、レジスタ制御回路１１から停止信号ｓｔｏｐ−ｐｃｉを“１”にセットして出力することにより、クロックｃｌｋ−ｐｃｉを“１”にして、供給されるすべてのクロックを停止する。
【００１５】
以上のように、データ転送装置４は、ＤＭＡアービタ７でＤＭＡＣ８に供給するクロックの制御を行うことによって、ＤＭＡＣ８へクロックを供給している時間を最適化することができ、これにより、消費電力を下げることが出来る。また、レジスタ制御回路１１によってＰＣＩＩ／Ｆ６及びＤＭＡアービタ７のクロックｃｌｋ−ｐｃｉを制御することにより、データ転送時以外はクロックを止めることができるから、消費電力を下げることが出来る。
図５は、ＤＭＡＣ８と、ＤＭＡＣ８によるデータのＤＭＡ転送で受信したデータを一時的に格納するＲＡＭ９の構成を示すブロック図である。例えば、ＤＭＡ−Ｙ８ａが発生するメモリアドレスが０〜２５５であるとする。その場合、メモリアドレスを示す信号ｍａは８ｂｉｔ幅、つまりｍａ［７：０］となる。ところが、この発明によるデータ転送装置ではＲＡＭ９を分割するので、例えば、ＲＡＭ９を２つに分割すると、各メモリのメモリアドレスは０〜１２７となる。よってメモリアドレスを示す信号ｍａは７ｂｉｔとなる。そして、図に示すように、ｍａ［６：０］をそれぞれ接続し、それぞれのライトイネーブル信号ｍｗｅ−ｙｌ、ｍｗｅ−ｙｕによりどちらのメモリＲＡＭ−ＹＬ，ＲＡＭ−ＹＵに書くかを制御する。なお、図５はＲＡＭ−Ｙ（メモリ）をＲＡＭ−ＹＬとＲＡＭ−ＹＵに２分割する場合を示しているが、１つのＲＡＭ−Ｙをアドレス０−６３として４分割にしたり、それ以上に分割してもよい。
【００１６】
次に、分割後のそれぞれのメモリに供給するクロックをどのように停止するかについて、図４に示すタイミングチャートを参照して説明する。ここでは、データ転送装置４は、Ｙｅｌｌｏｗ（Ｙ）のデータを連続して転送するものとする。データ転送装置４は、ＰＣＩバス３からＹの画像データを受信すると、メモリアドレスｍａを０からインクリメントしながら、ｍｗｅ−ｙｌをアサートして、ＲＡＭ−Ｙ９ａのＲＡＭ−ＹＬに書込みを行う。ＤＭＡＣ８はどちらのメモリに書込みを行うか分かっているので、そのＲＡＭ−ＹＬに書込みを行う時だけ停止信号ｓｔｏｐ−ｙｌを解除する。この時、ＤＭＡＣ８はｓｔｏｐ−ｙｕを“１”にセットしたままにして、ＲＡＭ−ＹＵ側へのクロックｃｌｋ−ｙｕ供給を停止している。次のＰＣＩバス３からのデータ転送においても同様なことを行う。
【００１７】
この時点でメモリアドレスが“１２８”まで転送が行われているので、次にＰＣＩバス３からのデータ転送があった場合、ＤＭＡＣ８は、ＲＡＭ−ＹＵ側にライトイネーブルｍｅｗ−ｙｕをアサートしてデータを書込む。クロックに関してもｓｔｏｐ−ｙｕを解除してｃｌｋ−ｙｕを供給し、ｃｌｋ−ｙｌの供給を停止することにより、ＲＡＭ−ＹＬ側へのクロック供給を停止している。つまり、ＤＭＡＣ８が、自らが発生するメモリアドレスによって分割したうちのどちらのメモリに書込むかを判断し、その判断結果からクロックも制御することによって、書込みを行っていないメモリに対するクロック供給を停止することが出来る。メモリをさらに細かく分割した場合も、アドレスの判断箇所が変わるだけで、同様なことを行えばいい。
【００１８】
このように、データ転送装置４は、メモリ（ＲＡＭ９）を色毎に分割し、さらにその色毎のメモリを２分割又はそれ以上に分割することにより、分割したメモリ毎のきめ細かな電力制御が可能となるから、それにより消費電力を下げることできる。また、回路規模の大きいメモリのクロックを停止することにより、大幅に消費電力を下げることもできる。
なお，上述の説明では、データ転送装置４が扱うデータをカラーの画像データとし、ＤＭＡＣ８をＹ色用、Ｍ色用、Ｃ色用、Ｋ色用にして４つ設けているが、この発明は、データが画像データではなくても複数のＤＭＡＣ８を必要とするデータ転送装置にも適用可能である。
【００１９】
【発明の効果】
以上説明してきたように、この発明によれば、カラーの画像データをＰＣＩバス経由で取得するデータ転送装置において、使用していない回路に関しては独立してクロックを停止するため、消費電力を低減することができる。
【図面の簡単な説明】
【図１】この発明によるデータ転送装置と、ＰＣＩバスと、メモリコントローラと、メモリを互いに接続した構成を示すブロック図である。
【図２】データ転送装置の内部を流れるクロック信号の系統図である。
【図３】各クロックを停止させる手順を示すタイミングチャートである。
【図４】分割後のそれぞれのメモリに供給するクロックを停止するための動作を示すタイミングチャートである。
【図５】ＤＭＡＣと、ＤＭＡＣによるデータのＤＭＡ転送で受信したデータを一時的に格納するＲＡＭの構成を示すブロック図である。
【符号の説明】
１：メモリコントローラ　　　　　　　　　２：メモリ
３：ＰＣＩバス　　　　　　　　　４：データ転送装置
５：ＣＰＵ　　　　　　　　　　　　６：ＰＣＩＩ／Ｆ
７：ＤＭＡアービタ　　　　　８：ＤＭＡコントローラ
９：ＲＡＭ　　　　　　　　　　　　　　１０：出力部
１１：レジスタ制御回路　　　　　　１２：機器Ｉ／Ｆ
１３：オアゲート　　１５，１８，１９：オアゲート群
【図１】
2004118234.tif 000003
【図２】
2004118234.tif 000004
【図３】
2004118234.tif 000005
【図４】
2004118234.tif 000006
【図５】
2004118234.tif 000007