(57)【要約】【課題】本発明は、半導体装置及びその製造方法に関し、特に、基板に設けられたランドに半田付け固定される表面実装型半導体装置及びその製造方法を提供することを目的とする。【解決手段】配線基板１１上に形成された部品ランド１２上にリード端子３の一部に形成された半田接合部２１を搭載し、部品ランド１２と半田接合部２１の半田付けを行うことにより、表面実装型半導体装置１０は配線基板上１１に固定される。又、リード端子３の一部に設けられた半田接合部２１により挟まれる領域には樹脂バリ１９を形成せず、リード端子３の部品ランド１２に当接する部分以外に樹脂バリ１９を残した構成とした。【選択図】    図３
2004273672.tif 000002
【特許請求の範囲】
【請求項１】
隣接して突出する複数のリード端子を備え、前記複数のリード端子を配線基板上に形成されたランドに半田付けして前記配線基板に搭載するようにした半導体装置において、前記複数のリード端子にはタイバー切断痕が形成されておらず、かつ、前記複数のリード端子に挟まれた領域には、封止樹脂による樹脂バリが形成されていることを特徴とする半導体装置。
【請求項２】
前記複数のリード端子は、各々、前記配線基板上に形成されたランドと半田付けされる半田接合部を有しており、前記複数のリード端子に挟まれた領域のうち、前記ランドと当接する前記半田接合部により挟まれる部分以外の領域に前記封止樹脂による樹脂バリが形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半田接合部の形状が、略台形、略三角形、又は略半円形のうちから選択されたいずれか１つの形状であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
請求項２または３に記載の半導体装置の前記リード端子に形成された前記半田接合部を前記配線基板上に形成されたランド上に半田付けすることにより、前記半導体装置を前記配線基板上に搭載したことを特徴とする電子機器。
【請求項５】
半導体素子が電気的に接続されるように搭載される搭載片と、上記搭載片から一方向に隣接して突出するように延設され、配線基板上に形成されたランドと半田付けされる半田接合部が形成された複数のリード端子と、前記リード端子の一部を連結し支持するタイバーとを有するリードフレームを、前記リード端子間に入り込むダムブロックを設けたモールド金型でクランプし、前記モールド金型内に樹脂を充填することにより前記半導体素子が搭載された前記搭載片を樹脂封止するとともに、前記複数のリード端子に挟まれた領域に樹脂バリを形成し、かつ、前記タイバーを前記リードフレームから切除することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に基板に設けられたランドにはんだ付け固定される表面実装型半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、リードフレームに半導体素子をマウント（搭載）し、上記マウント箇所周辺を樹脂封止する表面実装型半導体装置（又は、樹脂封止型の半導体装置）が量産されている。この表面実装型半導体装置のリード端子を基板上に設けられたランド上にはんだ付けし、固定する場合、一般的には、リフロー半田法により半田付け固定されるが、特に、同一基板面に挿入型半導体装置も半田付け固定する場合には、フロー半田法により表面実装型半導体装置も半田付けし、固定される。しかしながら、近年は、高密度実装化に伴い、表面実装型半導体装置には多数のリード端子が非常に狭い間隔で設けられているため、上記半田付けを行う際に、いくつかの問題点が生じている。
【０００３】
図８は、従来の半導体装置の平面図である。図８において、リードフレーム４は、半導体素子１を搭載するための載置片２と、外部接続用のリード端子３と、リード端子３の一部を連結し支持するタイバー７とを有している。ここで、リード端子３の一端は、横枠６に接続・支持され、複数のリードフレーム４が横枠６に並置されている。又、８はボンディングワイヤーであり、リード端子３と搭載片２に搭載された半導体素子１は、当該ボンディングワイヤー８により電気的に接続されている。又、５は封止樹脂であり、半導体素子１が搭載されたリードフレーム４の搭載片２と、半導体素子１とワイヤーボンディングされたリード端子３の一部が封止樹脂５にて封止されている。９は封止樹脂５にて樹脂封止される際に、リード端子３の間に発生する樹脂バリである。
【０００４】
図９は、図８に示した従来の半導体装置からタイバーを切断した後の平面図である。ここで、図９の半導体装置は、図８のタイバー７を切断するとともに、リード端子３間に発生していた樹脂バリ９を除去した構成となっている。尚、１７はタイバー切断痕、１８は前記樹脂バリ９を除去した部分を示している。
【０００５】
図１０は、図９に示した従来の半導体装置にリード端子フォーミングを行った後の斜視図であり、図１１は、図１０のＸ−Ｙ断面図である。図１０において、１０は表面実装型半導体装置であり、１１は配線基板である。又、１２は配線基板１１上に形成された部品ランドであり、当該部品ランド１２上にリード端子３の一部に形成された半田接合部１４を搭載し、部品ランド１２と半田接合部１４の半田付けを行うことにより、表面実装型半導体装置１０は配線基板１１上に固定される。尚、１３は半田ブリッジ防止用ランド、１５は接続半田フィレットであり、当該接続半田フィレット１５は、図１１に示す様に、配線基板１１上に形成された部品ランド１２の表面上に大きく広がる様に形成されている（例えば、実用新案文献１参照）。
【０００６】
ここで、上述した基板１１に形成された部品ランド１２上に表面実装型半導体装置１０を半田付け固定する方法として、リフロー半田法とフロー半田法がある。前者の場合、まず、各ランド１２にクリーム半田を一定厚に印刷塗布し、その上にリード端子３に形成された半田接合部１４を載置した後、リフロー炉で加熱する。すると、リフロー加熱されたクリーム半田中の半田が溶融され、ランド１２と半田接合部１４とが半田接合される。後者の場合、まず、各ランド１２に接着剤を塗布し、その上にリード端子３に形成された半田接合部１４を載置し、接着固定した後、溶融半田の中を表面実装型半導体装置１０をくぐらせることにより、はんだフィレット１５が生じ、ランド１２とリード端子３とが半田付け固定される。
【０００７】
リフロー半田法の場合は、半田が半田接合部１４のみに塗布されるため、半田ブリッジは発生しにくいが、フロー半田法の場合は、リード端子３全体に半田が塗布されてしまうため、半田ブリッジが発生し易くなる。そこで、この様なブリッジの発生を防止するために、配線基板１１に半田ブリッジ防止用ランド１３を設けたり、リード端子３がランド１２と当接するはんだ接合部１４に凹部を設けることにより、半田接合部分における半田ブリッジの発生をある程度防止するものが提案されている（例えば、実用新案文献２参照）。
【０００８】
【実用新案文献１】
実開平５−７７９４８号公報（図１−図６）
【実用新案文献２】
実開平７−３１４５号公報（図１−図２）
【０００９】
【発明が解決しようとする課題】
しかし、上記構成では、塗布された半田の量が多く、上記半田ブリッジ防止用ランド１３や上記凹部により余分な半田が吸収できない場合には、図１４に示す様に、クリーム半田が溶融された際に、半田接合部１５に挟まれた領域に半田ブリッジ１６が発生する。特に、フロー半田法の場合は、半田フィレット１５が部品ランド１２の表面上に大きく広がるため、半田接合部１５に挟まれた領域に半田ブリッジ１６が発生し易い。又、タイバー切断痕１７に挟まれた領域は、リード端子３の他の部分に挟まれた領域よりも隣接するリード間隔が狭いため、図１２に示す様に、半田ブリッジ１６が発生し易くなる。又、その他のリード端子間の領域であっても、図１３に示す様に、リード端子３に挟まれた領域の隙間に溶融半田が入り込み、半田ブリッジ１６が発生する。特に、フロー半田法の場合は、溶融半田が半導体装置全体にがかかってしまうため、半田の塗布量を加減することができない。その結果、リード端子３が非常に狭い間隔で設けられている半導体装置では、隣接するリード端子３に挟まれる領域で半田ブリッジ１６が特に発生し易いと言える。
【００１０】
本発明は、上記問題点を解決し、配線基板上に形成されたランドとリード端子に形成された半田接合部を半田接合する際に、リード端子間における半田ブリッジの発生をより確実に防止することができる半導体装置、及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明は、隣接して突出する複数のリード端子を備え、複数のリード端子を配線基板上に形成されたランドに半田付けして配線基板に搭載するようにした半導体装置において、複数のリード端子にはタイバー切断痕が形成されておらず、かつ、複数のリード端子に挟まれた領域には、封止樹脂による樹脂バリが形成されていることを特徴とする。
【００１２】
この構成によると、従来はタイバー切断痕までしか形成されなかった樹脂バリが、リード端子間全体に形成される。
【００１３】
又、本発明は、複数のリード端子は、各々、配線基板上に形成されたランドと半田付けされる半田接合部を有しており、複数のリード端子に挟まれた領域のうち、ランドと当接する半田接合部により挟まれる部分以外の領域に封止樹脂による樹脂バリが形成されていることを特徴とする。この構成によると、半田接合部以外のリード端子間全体に樹脂バリが形成される。
【００１４】
又、本発明は、半田接合部の形状が、略台形、略三角形、又は略半円形のうちから選択されたいずれか１つの形状であることを特徴とする。
【００１５】
この構成によると、フロー半田法により形成される半田フィレットの底面積が小さくなるため、半田接合時における半田接合部の側面への半田の入り高さが低くなる。
【００１６】
又、本発明は、半導体素子が電気的に接続されるように搭載される搭載片と、搭載片から一方向に隣接して突出するように延設され、配線基板上に形成されたランドと半田付けされる半田接合部が形成された複数のリード端子と、リード端子の一部を連結し支持するタイバーとを有するリードフレームを、リード端子間に入り込むダムブロックを設けたモールド金型でクランプし、モールド金型内に樹脂を充填することにより半導体素子が搭載された搭載片を樹脂封止するとともに、複数のリード端子に挟まれた領域に樹脂バリを形成し、かつ、タイバーを前記リードフレームから切除することを特徴とする。
【００１７】
この構成によると、タイバーは、タイバー切断工程により、リードフレームから完全に切除され、リード端子の間にはタイバー切断痕が残らない。封止樹脂による樹脂バリは、タイバー切断痕に引っかかることなく、リード端子間の領域のうち、半田接合部の間以外の領域にまで形成される。
【００１８】
又、本発明は、電子機器において、上記半導体装置のリード端子に形成された半田接合部を配線基板上に形成されたランド上に半田付けすることにより、半導体装置を配線基板上に搭載したことを特徴とする。
【００１９】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態を詳細に説明する。図１は、本発明の実施形態に係る半導体装置の平面図であり、図８、図９に示した従来の半導体装置と同一構成部材には同一符号を付けて示している。
【００２０】
図１において、リードフレーム４は、半導体素子１が電気的に接続されるように搭載される載置片２と、搭載片２から一方向に隣接して突出するように延設された複数の外部接続用のリード端子３と、リード端子３の一部を連結し支持するタイバー２０とを有している。ここで、タイバー２０は、図８に示した従来技術の半導体装置におけるタイバー７と異なり、横枠６に近い位置に形成されており、その形成位置は、タイバー切断工程によりタイバー２０がフレーム４から完全に切除される位置となっている。
【００２１】
又、図８において説明した従来技術と同様に、リード端子３の一端は、横枠６に接続・支持され、複数のリードフレーム４が横枠６に並置されている。又、８はボンディングワイヤーであり、搭載片２に搭載された半導体素子１とリード端子３は、当該ボンディングワイヤー８により電気的に接続されている。又、５は封止樹脂であり、半導体素子１が搭載されたリードフレーム４の搭載片２と、半導体素子１とワイヤーボンディングされたリード端子３の一部が封止樹脂５にて封止されている。又、１９は封止樹脂５にて樹脂封止される際に、リード端子３の間に発生する樹脂バリである。
【００２２】
図２は、図１に示した本実施形態の半導体装置からタイバーを切除した後の平面図である。ここで、上述のごとく、タイバー２０は、横枠６に近い位置に形成されており、その形成位置は、タイバー切断工程によりリードフレーム４から完全に切除される位置に形成されているため、図９に示した従来技術とは異なり、図２に示されたリード端子３にはタイバー切断痕７が形成されていない。又、一般的に、樹脂封止工程が終了すると、リードフレーム面に付着している樹脂バリを除くためのホーニング処理が行われるが、本実施形態では、当該処理は行われず、リード端子３により挟まれている領域に発生している樹脂バリ１９は除去されていない。
【００２３】
図３は、図２に示した本実施形態の半導体装置にリード端子フォーミングを行った後の斜視図であり、図４は、図３のＸ−Ｙ断面図である。図３において、１０は表面実装型半導体装置であり、１１は配線基板、１３は半田ブリッジ防止用ランドである。又、１２は配線基板上に形成された部品ランドであり、リード端子３の一部に形成された半田接合部２１を当該部品ランド１２上に搭載し、部品ランド１２と半田接合部２１の半田付けを行うことにより、表面実装型半導体装置１０は配線基板上１１に固定される。
【００２４】
又、上述のごとく、複数のリード端子３に挟まれた領域には、封止樹脂による樹脂バリ１９が形成されているが、図２、及び図３に示す様に、複数のリード端子３により挟まれた領域のうち、リード端子３の一部に設けられた半田接合部２１に挟まれた領域には樹脂バリ１９は形成されていない。即ち、当該リード端子３のランド１２に当接する前記半田接合部２１により挟まれる部分以外の領域に樹脂バリ１９を残した構成となっている。半田接合部２１の断面形状は、図４（ａ）に示す様に、上辺２４が下辺２３よりも長い略台形形状１６となっており、接続半田フィレット２２は、略台形形状１６の下辺２３に沿って部品ランド１２上に形成されている。この様に、半田接合部２１の断面形状１６が、下辺２３が上辺２４よりも短い略台形形状となっているため、図４（ａ）に示す半田フィレット２２の底面積は、図１１に示した従来技術における半田フィレット１５の底面積より小さくなっている。尚、当該半田接合部２１の略台形形状１６の形成は、プレス加工によりリード端子３を形成する際、これと同時にリード端子３の半田接合部２１においてもプレス加工を施して形成する方法、或いは該リード端子３の少なくとも半田接合部２１の厚みを通常より厚めに形成しておいて、所望の切削加工を施して形成する方法等により行う。
【００２５】
次に、上記構成のリードフレーム４を用いて、図３に示した表面実装型半導体装置１０を配線基板１１上に搭載した電子機器２５を製造する方法について、以下に説明する。
【００２６】
まず、図１に示す様に、リードフレーム４に半導体素子１をダイボンド及びワイヤーボンディングによって搭載する。その後、図５（ｂ）に示したモールド金型上型３０、及び図５（ａ）に示したモールド金型下型３１により、リードフレーム４をセットアップし、図６、及び図７に示す様に、モールド金型上型３０、及びモールド金型下型３１でリードフレーム４をクランプする。尚、図７は、図６のＡ−Ａ断面図である。
【００２７】
次に、モールド金型上型３０、及びモールド金型下型３１が互いに接触することによって形成される、図７に示されたモールド金型内空間としてのキャビティ３３内に、エポキシ樹脂やポリイミド樹脂等からなる封止樹脂としてのモールド樹脂を供給する。キャビティ３３内の全空間にモールド樹脂を充填し終えると、モールド樹脂を硬化させて被覆封止工程が完了するが、図５（ｂ）に示した本実施形態におけるモールド金型下型３１には、図２、図３に示すリード端子３によって挟まれた領域のうち、半田接合部２１の間の領域に樹脂バリ１９が形成されない様に、ダムブロック３２が設けられており、図６、図７に示す様に、このダムブロック３２がリード端子３の間に入り込む様に、モールド金型上型３０、及びモールド金型下型３１でリードフレーム４がクランプされている。又、上述のごとく、タイバー２０は、横枠６に近い位置に形成されており、その形成位置は、タイバー切断工程によりリードフレーム４から完全に切除される位置に形成されている。従って、図９に示す様に、従来技術においては、タイバー切断痕１７までしか樹脂バリ９は形成できなかったが、本実施形態においては、図２、図３に示す様に、封止樹脂による樹脂バリ１９は、タイバー切断痕に引っかかることなく、リード端子３によって挟まれた領域のうち、前記半田接合部２１により挟まれた部分以外の領域にまで形成されることになる。又、本実施形態においては、前述のごとく、樹脂バリ１９を除くためのホーニング処理は行わず、リード端子３の間に発生している樹脂バリ１９は除去せずに残しておく。
【００２８】
リードフレーム４をモールド金型上型３０、及びモールド金型下型３１から取り外すと、図１に示す様に、横枠６に接続・支持された複数のリードフレーム４が横枠６に並置され、かつ、半導体素子１が搭載された搭載片２、及びリード端子４の一部が樹脂封止された状態で、図１に示す複数の樹脂封止型半導体装置２６を得ることができる。又、この際、上述の複数のリード端子３に挟まれた領域に樹脂バリ１９が形成される。次に、タイバー２０及び横枠６を、リード端子４との境界線に沿って切断すると、タイバー２０、及び横枠６がリードフレーム４から切断され、図２に示す樹脂封止型半導体装置２６を得ることができる。
【００２９】
次に、表面実装型半導体装置１０のリード端子３に形成された半田接合部２１を配線基盤１１上に形成された部品ランド１２上に半田付けすることにより、当該表面実装型半導体装置１０を配線基板１１上に搭載し、図３に示す電子機器２５を形成する。部品ランド１２上に表面実装型半導体装置１０を半田付け固定する方法としては、従来技術で説明した様に、リフロー半田法とフロー半田法がある。前者の場合は、まず、各ランド１２にクリーム半田を一定厚に印刷塗布し、その上にリード端子３に形成された半田接合部２１を載置した後、リフロー炉で加熱する。すると、リフロー加熱されたクリーム半田中の半田が溶融され、ランド１２と半田接合部２１とが半田接合される。後者の場合、まず、各ランド１２に接着剤を塗布し、その上にリード端子３に形成された半田接合部２１を載置し、接着固定した後、溶融半田の中を表面実装型半導体装置１０をくぐらせることにより、半田フィレット２２が生じ、部品ランド１２とリード端子３とが半田付け固定され、図３に示す電子機器２５が形成される。
【００３０】
以上より、本実施形態によれば、半田接合部２１の断面形状は、図４（ａ）に示す様に、上辺２４が下辺２３よりも長い略台形形状１６となっており、接続半田フィレット２２は、部品ランド１２上に、略台形形状１６の下辺２３に沿って形成されている。従って、半田フィレット２２の底面積は、図１１に示した従来技術における半田フィレット１５の底面積より小さくなるため、半田接合時における半田接合部２１の側面への半田の入り高さが低くなり、その結果、リフロー半田法で半田付けを行う際に、半田塗布量が過剰となっても、隣接する部品ランド１２の間、及び半田接合部２１の間における半田ブリッジの発生を確実に回避することができる。又、フロー半田法で半田付けを行う際に、リード端子３の全体に溶融半田がかかったとしても、上記と同様の理由により、隣接する部品ランド１２の間、及び半田接合部２１の間における半田ブリッジの発生を確実に回避することができる。
【００３１】
尚、図４（ｂ）、（ｃ）に示す様に、半田接合部２１の断面形状を、略三角形状２８、又は略半円形状２９とした構成としても良い。この場合も、図４（ａ）に示した半田接合部２１の断面形状を略台形形状１６にした場合と同様に、半田フィレット２２の底面積が小さくなるため、半田接合時における半田接合部２１の側面への半田の入り高さが低くなり、その結果、リフロー半田法、又はフロー半田法で半田付けを行う際の、隣接する部品ランド１２の間、及び半田接合部２１の間における半田ブリッジの発生を確実に回避することができる。
【００３２】
又、本実施形態によれば、上述のごとく、タイバー２０は、横枠６に近い位置に形成されており、その形成位置は、タイバー切断工程により、リードフレーム４から完全に切除される位置に形成されているため、タイバー２０及び横枠６を、リード端子３との境界線に沿って切断すると、図２、図３に示す様に、リード端子３の間にはタイバー切断痕が残らない。その結果、封止樹脂による樹脂バリ１９は、図２、図３に示す様に、タイバー切断痕に引っかかることなく、リード端子３の間の領域のうち、半田接合部２１により挟まれる部分以外の領域にまで形成されることになる。従って、従来においては、タイバー切断痕の存在により、リード端子間に隙間が生じていたため、その隙間に溶融半田が入り込み、隣接するリード端子３の間に半田ブリッジが発生していたが、本実施形態においては、フロー半田法で半田付けを行う際に、リード端子３の全体に溶融半田がかかったとしても、隣接するリード端子３の間における半田ブリッジの発生を確実に回避することができる。
【００３３】
又、本実施形態においては、基板１１上に形成されたランド１２に半田付け固定される半田接合部２１に挟まれた領域には樹脂バリ１９を形成しないため、リード端子３により挟まれる領域のうち、半田接合部２１に挟まれた部分以外の領域に樹脂バリ１９を形成したとしても、従来技術と同様の半田付け強度を得る事ができる。
【００３４】
又、本実施形態においては、半導体装置を配線基板１１上に半田付けし、搭載する電子機器２５において、半導体装置として前記表面実装型半導体装置２５を用いることにより、リフロー半田法、又はフロー半田法を用いる際に、半田ブリッジの発生を防ぐことができる。
【００３５】
尚、本発明は、上記実施の形態に限定されるものではなく、本発明の趣旨に基づいて各部の構造、形状等を適宜変更することが可能であり、それらを本発明の範囲から除外するものではない。
【００３６】
例えば、上記樹脂封止された表面実装型半導体装置には、スモール・アウトライン・パッケージやデュアル・インライン・パッケーシ等の樹脂封止型パッケージを備えたメモリーＩＣや、トランジスタ等の半導体装置全般を含めることができる。又、本発明は、メモリーＩＣに限らず、他の用途の半導体装置全般に適用することができる。
【００３７】
【発明の効果】
以上、説明した様に、本発明によれば、表面実装型半導体装置のリフロー半田、及び、フロー半田による半田ブリッジをより確実に防止できる。又、リード端子間の狭ピッチ化が可能になり、配線基板に対するより高密度な部品実装が可能となるため、表面実装型半導体装置を搭載する電子機器の小型化が可能になる。
【図面の簡単な説明】
【図１】は、本発明の実施形態における半導体装置の平面図である。
【図２】は、図１に示した本実施形態における半導体装置からタイバーを切除した後の平面図である。
【図３】は、図２に示した本実施形態おける半導体装置にリード端子フォーミングを行った後の斜視図である。
【図４】は、図３のＸ−Ｙ断面図である。
【図５】は、本発明の実施形態におけるモールド金型上型、及びモールド金型下型の構成を示す概略図である。
【図６】は、本発明の実施形態におけるリードフレームを、図５に示したモールド金型上型、及びモールド金型下型によりクランプした状態を示す概略図である。
【図７】は、図６のＡ−Ａ断面図である。
【図８】は、従来の半導体装置の平面図である。
【図９】は、図８に示した従来の半導体装置からタイバーを切断した後の平面図である。
【図１０】は、図９に示した従来の半導体装置にリード端子フォーミングを行った後の斜視図である。
【図１１】は、図１０のＸ−Ｙ断面図である。
【図１２】は、従来の半導体装置において発生した半田ブリッジを説明するための斜視図である。
【図１３】は、従来の半導体装置において発生した半田ブリッジを説明するための斜視図である。
【図１４】は、従来の半導体装置において発生した半田ブリッジを説明するための斜視図である。
【符号の説明】
１      半導体素子
２      載置片
３      リード端子
４      リードフレーム
５      封止樹脂
６      横枠
７      タイバー
８      ボンディングワイヤー
９      樹脂バリ
１０    表面実装型半導体素子
１１    配線基盤
１２    部品ランド
１３    半田ブリッジ防止用ランド
１４    半田接合部
１５    接続半田フィレット
１６    半田ブリッジ
１７    タイバー切断痕
１９    樹脂バリ
２０    タイバー
２１    半田接合部
２２    接続半田フィレット
２５    電子機器
２６    樹脂封止型半導体装置
３０    モールド金型上型
３１    モールド金型下型
３２    ダムブロック
【図１】
2004273672.tif 000003
【図２】
2004273672.tif 000004
【図３】
2004273672.tif 000005
【図４】
2004273672.tif 000006
【図５】
2004273672.tif 000007
【図６】
2004273672.tif 000008
【図７】
2004273672.tif 000009
【図８】
2004273672.tif 000010
【図９】
2004273672.tif 000011
【図１０】
2004273672.tif 000012
【図１１】
2004273672.tif 000013
【図１２】
2004273672.tif 000014
【図１３】
2004273672.tif 000015
【図１４】
2004273672.tif 000016