(57)【要約】【課題】基板上の特定エリアを選択的に清浄化すること、清浄化速度を短縮すること、数ｎｍ以上の物理的エッチングでＡｕ表面の接合性を大幅に向上すること。【解決手段】スパッタリング装置の下部電極の清浄化エリアに対応した位置に磁石を配置した。【効果】配置した磁石の上部空間に局所的な高密度プラズマエリアが形成され、その直下のワーク部が優先的にスパッタエッチングされ、低温・短時間で選択的な清浄化処理が可能となった。【選択図】  図１
2004247622.tif 000002
【特許請求の範囲】
【請求項１】
真空容器と、真空容器内の上下に配置された放電用の電極と、真空容器内を排気する排気ポンプと、真空容器内に放電用ガスを供給するガス導入機構と、大気圧から減圧するときの排気時とガス導入時の排気時で排気速度を切り替える可変バルブ機構と、放電用電極に電圧を印加する高周波電源とを有し、下部電極に搭載するワークの清浄化したい領域の上部空間に磁場を形成する機構を備えていることを特徴とするスパッタクリーニング装置。
【請求項２】
第１項において、ワークの清浄化エリアに対応した位置の下部電極内部に永久磁石または電磁石を内蔵していることを特徴とするスパッタクリーニング装置。
【請求項３】
第１項において、下部電極がＣｕまたはＡｌで構成され、電極の表面がＡｌ，Ｔｉ，Ｃ，Ｓｉ，有機材のいずれかの材料で覆われていることを特徴とするスパッタクリーニング装置。
【請求項４】
第２項において、下部電極における磁石の配置が、磁石端面からワークの清浄化したい表面までの距離が３〜３０ｍｍの範囲、望ましくは５〜１５ｍｍの範囲に入っていることを特徴とするスパッタクリーニング装置。
【請求項５】
真空容器と、真空容器内の上下に配置された放電用の電極と、真空容器内を排気する排気ポンプと、真空容器内に放電用ガスを供給するガス導入機構と、大気圧から減圧するときの排気時とガス導入時の排気時で排気速度を切り替える可変バルブ機構と、放電用電極に電圧を印加する高周波電源とを有し、ワークを搭載する下部電極がスパッタ率の小さい材質で構成され、上部電極の形状がワークの清浄化エリアに対応して凹凸面が形成されていることを特徴とするスパッタクリーニング装置。
【請求項６】
第１及び第５項において、スパッタエッチングするワークを下部電極の所定の位置に自動供給する機構を備えていることを特徴とするスパッタクリーニング装置。
【請求項７】
第６項において、少なくとも部材表面がＡｌ，Ｔｉ，Ｃ，Ｓｉ，有機材料のいずれかで構成されたトレイでチップの供給が行われる機構となっていることを特徴とするスパッタクリーニング装置。
【請求項８】
真空容器と放電用の電極と排気ポンプとガス導入機構と排気速度調整の可変バルブ機構と高周波電源と放電エリアへの磁場形成機構を備えたスパッタクリーニング装置を用い、ワークセット，真空排気，Ａｒガス導入，放電処理，大気開放，ワーク取出しの工程フローで行う清浄化処理において、ワークセット後の真空排気過程で、容器内の到達圧力が放電時のＡｒガス圧より高い時点からＡｒガスの導入を開始することを特徴とするスパッタクリーニング方法。
【請求項９】
接続リード表面にＡｕめっきを施した有機基板とＡｕバンプを形成したチップをフリップチップ接合するための前処理方法において、有機基板のＡｕめっき膜のスパッタエッチング厚さを５ｎｍ〜Ａｕめっき膜厚の１／２の範囲、スパッタ放電時間を≧４秒とすることを特徴とするスパッタクリーニング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップをＡｕ／Ａｕの超音波接合あるいは熱圧着によって配線基板上にフリップチップ搭載するプロセスの前処理装置に係り、Ａｕバンプを形成した半導体チップ及びＡｕがメタライズされた接続端子を有する配線基板の各Ａｕ接合表面を、低パワーかつ短時間の条件で必要な領域を集中的に清浄化処理可能なスパッタクリーニング装置に関する。
【０００２】
【従来の技術】
従来において、平行平板の電極構造を持つ高周波スパッタリング装置が一般的に知られている。この装置は、真空排気機構、放電用ガス導入機構，高周波放電機構からなり、減圧された放電用ガス雰囲気下で金属製の平行平板電極に高周波の高電圧を印加し、電極間に存在するガス分子を電子とイオンに乖離させてプラズマを発生させ、プラズマ中のイオンを電界によって加速してターゲットに衝突させ、ターゲット表面の原子や分子を物理的にスパッタリングするもので、片側の電極では物理的エッチングが行われ、片側の基板ではスパッタされた粒子の付着によって成膜が行われる。
【０００３】
この原理を応用した減圧下の平行平板電極型プラズマクリーニング装置がいくつか開示されている。清浄化作用として、上記に既述した単純な物理的エッチングによる作用の他に、プラズマ状態にして活性化した酸素や水素などの反応ガスの化学作用を利用するものなども開示されている。最も一般的な平行平板電極型プラズマクリーニング装置は、電極が単純な金属板を上下に配置した構造のもので、プラズマを電極間全面に発生させて電極と同サイズの領域を均一に清浄化処理できる装置である。処理速度は、電極間に投入する電力を電極サイズで除した単位面積当りの電力にほぼ比例し、処理速度を上げるためには投入電力を上げる必要があるが、プラズマ温度が上昇する現象を伴う。
【０００４】
一方、この装置が使われる電子部品の組立工程において、清浄化処理される部材は半導体チップを搭載する配線基板である。この基板は、清浄化したい接続端子が局所的に配置された狭いエリアと有機レジスト膜が形成された広いエリアが混在している。基板を下部電極に載せて高周波放電させると、清浄化エリアの表面がスパッタクリーニングされるが、同時に有機レジスト膜表面や上下の電極表面からも原子や分子などの粒子がスパッタされ、それらの粒子が清浄化したい面に再付着して汚染を生じる現象が発生する。通常は、スパッタエッチによる清浄化作用がスパッタ粒子の再付着現象に比べてはるかに比率が大きいため、今までの清浄化処理において問題は無かった。しかし、清浄化の到達レベルは再付着がある場合と無い場合で差があることは事実であり、実際に、基板の清浄化処理したいエリアの近傍にスパッタ率の高い材料が配置されている場合には、必要なレベルの清浄化ができないことが認識されている。これに対処するため、プラズマ発生領域を上部電極に設けたシールド部材で制限するという工夫をしたものや、キャップをかぶせてプラズマが照射されるのを防ぐ工夫をした方法が開示されている（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開平７−２８３１９９号公報（請求項１等）
【０００６】
【発明が解決しようとする課題】
従来の平行平板型のプラズマクリーニング装置では、広い領域を均一に清浄化処理できる反面、イオン化率が小さいためにエッチング処理速度が遅く、清浄化に要する放電時間が長くなって、量産工程での生産性が上がらないという問題がある。また、放電電力を上げて処理速度を上げようとすると発生するプラズマ温度が上昇し、清浄化したい基板の温度を上昇させて基板の熱的ダメージを招いたり、基板から放出される汚染源となるガスを増大させて清浄化処理環境を悪化させて、必要な清浄化面が得られないという問題がある。
【０００７】
また従来のシールド構造により清浄化エリアを制限する方式は、実際上、放電を狭い空間に安定して発生させることが困難で、基板の所定箇所を選択的にかつ安定して清浄化処理することが難しいことが判明した。また、キャップを被せる方法は、ワーク毎の処理が必要で生産性が上がらず、清浄化面より高い位置にキャップがあることによって放電空間が変わってプラズマ分布が不均一となり、必要箇所の効率的なスパッタクリーニングができなくなるという問題がある。
【０００８】
本発明の目的は、半導体チップを搭載する配線基板や半導体デバイスのスパッタクリーニングにおいて、ワーク温度を上げずに必要個所のみ選択的に高速で清浄化処理できる生産性の高いスパッタクリーニング装置を提供することである。
【０００９】
また、本発明の他の目的は、スパッタクリーニング過程におけるワークの清浄化エリアへの再汚染を最小限に抑えて、清浄度レベルの高い清浄化処理を可能とし、Ａｕ／Ａｕ接合によりフリップチップ実装する半導体装置の組立歩留まりの向上や実装信頼性を大幅に向上できるスパッタクリーニング装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明においては、低いイオン化率により処理速度が遅いという問題に対して、基板搭載側の下電極内部に永久磁石を配置した。この配置した磁石の磁場によって下部電極直上のプラズマ密度が上昇し、下部電極に搭載したワークの清浄化処理速度の向上が図れるのである。同時にプラズマ領域が下部電極側に集中するため、プラズマ全体の平均温度を低く抑えられ、プラズマからの輻射熱によるワークの温度上昇を抑えて処理速度を向上できるのである。これらのことから、ワークの熱的損傷を防いで、生産性の高い清浄化処理が可能となるのである。
【００１１】
また、本発明では、下部電極側にのみかつワークの清浄化すべきエリアに対応する位置にのみ磁石を配置し、同時に放電電極部材や搬送系の部材などプラズマに曝される部材の表面をスパッタ率の低い部材で構成した。まず、下部電極側にのみ磁石を配置したことにより、上部電極のスパッタ率を下部電極のスパッタ率に比べて２桁近く小さくでき、次に磁石の局所的配置により、基板の清浄化しない領域のスパッタ率を清浄化したい領域のスパッタ率に比べて１桁近く低くでき、さらにプラズマに曝される各種部材の表面をスパッタされ難い材質にしたことにより、周辺部材のスパッタ率をさらに低くした。これら個々の効果の総和により、清浄化エリア以外の領域からのスパッタ粒子の発生を大幅に低減できて、清浄化エリアへの汚染粒子の再付着を減少でき、ワーク表面の高い清浄度レベルを得ることができるのである。
【００１２】
また、ワークの必要個所にのみ高密度プラズマが発生する構成としたことにより、必要個所以外の領域のスパッタによる表面変質を低減でき、スパッタクリーニングの物理的ダメージも低減できるという効果が得られる。
【００１３】
また、従来では、生産性を上げるためは放電電源や放電機構の大容量化が必要であったが、本発明ではそれが不要となり、装置コストの上昇を抑制できるという効果も得られる。
【００１４】
【発明の実施の形態】
以下、本発明の実施例を図面を用いて詳細に説明する。
【００１５】
図１は、本発明によるスパッタクリーニング装置の構成を示す一実施例である。図において、下部真空容器１内には周辺と絶縁材７で電気的に遮断された下部電極５が配置され、その下部電極内部には磁石６が所定の位置に配置されている。上下に動いて開閉可能な上部真空容器２には、下部電極５に対応する位置に平板状の上部電極４が配置され、上部真空容器と下部真空容器が接する気密封止部には、ゴム製のＯリング３が配置されている。下部真空容器には、排気用の真空ポンプ１１が可変バルブ１２を介してパイプで連結され、可変バルブと下部真空容器の間にリークバルブ１３を有するリーク用ガス導入パイプが連結されている。また、下部真空容器の排気口とは別の場所に放電用ガス導入機構１９が連結されている。１８は放電ガス容器である。放電用高周波電源の一方の電極はマッチング回路を介して下部電極に接続され、他方の電極は上部真空容器に接続されている。上下電極間に高周波電圧を印加した場合、磁石を配置した上部空間領域に高密度のプラズマが形成され、他の領域に比べてその領域が優先的にスパッタリングされることになる。
【００１６】
本実施例によれば、局所的な高密度プラズマの発生によって効率的にスパッタされる領域を必要な箇所に限定でき、電極間への投入電力が小さい条件で清浄化処理を効率よく行える。このため、ワークの温度上昇を抑えた清浄化処理が可能となり、ワークの熱的損傷を防ぐことが可能となる。また、スパッタ速度の向上が図れ、生産性を大幅に向上することができる。さらに、不要な箇所のスパッタリングを減少でき、スパッタリングダメージの低減や再付着汚染物のスパッタ量の低減によって清浄化レベルの向上が図れる。短時間の清浄化処理と清浄化レベルの向上によって、清浄化処理品の接合性を大幅に向上でき、その結果として本発明の装置で前処理して組み立てた半導体装置の信頼性を大幅に向上できるのである。
【００１７】
図１の実施例において、上部電極を熱伝導性と電気伝導性とスパッタ率が低い特性を持つＡｌで構成し、下部電極を熱伝導性と電気伝導性に特に優れるＣｕで構成し、かつそのＣｕ電極の表面にＡｌ，Ｔｉ，Ｃ，Ｓｉ，有機材料のいずれかを薄くコーティングした構造とした。
【００１８】
本実施例によれば、上下の電極材料のスパッタ率がＡｕに比べて非常に低いため、スパッタされた電極材料による接合面の汚染がほとんど無くなり、清浄化処理品の接合性を大幅に向上できて、本発明の装置で処理してＡｕ／Ａｕ接合した半導体装置の信頼性を大幅に向上できるのである。
【００１９】
図２は、本発明による下部電極の構造の一実施例である。図において、下部電極２１は、内部空間を形成した銅製の下電極部品２９と、その内部空間に配置された磁石２４と、磁石を固定するためのスペーサ部品３１と、内部空間に蓋をしてワークを搭載する上電極部品３２から構成されている。上電極部品のワーク搭載面にはＰＴＦＥ（ポリテトラフルオロエチレン）樹脂３３がコーティングされており、搭載するワークであるトレイ外形２３，チップ外形２２，ワーク基板２６，個片基板外形２５，基板上の清浄化エリアが描かれている。磁石３０の配置はチップ及び基板の清浄化エリアに対応しており、磁極が上下の方向で固定されている。磁石の上面からスパッタする清浄化処理面までの距離は、５〜２０ｍｍの範囲に納まるように設計されている。近すぎる場合は、スパッタ速度が速くなるものの清浄化エリア内でのスパッタ率の分布が顕著となり、均一な処理ができなくなるという問題があり、遠い場合は漏洩磁束密度がちいさくなってスパッタ速度が遅くなるためである。下部電極断面図には、ワークとの位置関係を示すためにワーク基板２６の断面図を描いている。ワーク基板２６の上面は、チップ接続用リード２８が形成されたエリアとメッキレジスト２７が形成されたエリアに分かれ、リード形成エリアが清浄化したいエリアである。図３及び図４は、図２の下部電極に搭載するチップトレイ及び多連基板の一実施例である。図３において、３５：トレイ，３７：チップ，３８：Ａｕバンプである。トレイは導電性樹脂，Ａｌ，Ｔｉなどのスパッタ率の低い金属，鉄系金属表面にＣや有機樹脂をコートした材料で形成されている。また図４において、４１：多連基板外形，４２：個片基板外形，４３：レジスト塗布エリア，４４：レジスト開口部，４５：接続リード，４６：位置決め用スルーホールである。レジスト開口部は、搭載するチップサイズより大きいサイズであり、開口部内の接続リードはチップのバンプ電極と対応する位置に形成され、表面にＡｕめっきが施されている。
【００２０】
本実施例によれば、複数の多連基板の必要個所のみをプラズマ密度分布の制御により選択的にスパッタクリーニングできるため、基板の熱的ダメージを最小限に抑えて、かつ接合阻害物となるＡｕ以外のスパッタ粒子の再付着を防止して、短時間に清浄化処理できる。また、チップトレイのチップ搭載エリアにプラズマを集中させ、かつトレイの材質を低スパッタ率の材質で構成しているため、Ａｕバンプへの接合阻害物のスパッタ粒子の再付着を大幅に低減でき、接合性に優れかつ清浄度の高い清浄化処理が可能となる。これらのことによって、Ａｕめっきリード形成基板とＡｕバンプ形成チップのＡｕ／Ａｕフリップチップ接合における接合強度レベルを大幅に向上でき、組立工程における接合部の断線不良率を低減して半導体モジュールや半導体パッケージ部品の組立歩留まりを大幅に向上できるのである。
【００２１】
また、複数の多連基板と複数のチップトレイを１バッチで同時に処理できるため、組立工程における清浄化処理のスループットをチップと個片基板の１組当りで２秒以下に短縮でき、フリップチップ接合工程の２〜３秒に対してネックとならず、生産性と信頼性に優れたフリップチップ接合工法を実現できるのである。
【００２２】
また、チップをトレイ単位で処理可能なため、組立工程の搬送機構が簡単になり、装置のコストアップを抑えられるという効果もある。
【００２３】
図５は、本発明によるスパッタクリーニング装置を用いた清浄化処理工程の動作フローを示す。通常、待機状態ではチャンバー内が真空は排気された状態に置かれている。この状態から清浄化処理作業に移る場合、チャンバー内を大気圧に戻して開放し、基板やチップトレイのワークをセットする。大気圧に戻した後のチャンバー開放動作を無駄なく行うため、チャンバー内の圧力を検出して開放動作の開始を始めるシーケンスにしている。ワークセット後の真空排気は、チャンバー上蓋の動作位置を検出して、真空排気のバルブを開く動作に移る。チャンバー内の圧力が所定圧力になったら、Ａｒガスの導入を行い、次に排気速度を遅くするバルブを絞る操作に移る。Ａｒガス圧が所定の値に達したら放電を開始し、所定時間経過後に放電を停止する。放電停止と共にＡｒガスの導入停止と排気バルブの閉動作に入り、リークガスの導入を開始する。以後、最初に述べた動作に入り、チャンバー解放後にワーク取出し動作を加えて、前述の動作を繰り返して作業を行う。本実施例では、各動作の開始時点をチャンバー内の圧力や、チャンバーの動作位置を検出して判断していたが、時間で設定することも可能である。
【００２４】
本実施例によれば、清浄化処理の一連の動作の間の無駄な待機時間を最小限にすることができ、清浄化処理時間の大幅な短縮が図れる。
【００２５】
また、チャンバー内を真空排気している途中からＡｒガスを導入したことにより、所定のＡｒガス圧に達する時間を短縮でき、清浄化処理時間の短縮が図れる。
【００２６】
図６は、従来のプラズマクリーニングによる清浄化処理と本発明のスパッタクリーニングによる清浄化処理の接合性評価結果を示す。ワークの表面清浄化処理を行わなかった場合の接合性は、極めて低く、アンダーフィル充填後の電気的導通試験で全て断線不良が確認された。接合性は、引き剥がし試験後の基板側の接合痕跡の有無を確認して評価した結果である。接合痕跡は、Ａｕバンプの一部が基板に付着しているときに観察されるもので、金属的な接合が行われていたことを意味する。観察の結果、痕跡が全接合点の８０％未満の場合を×、８０−９９％を△、１００％を○で評価した。従来法の場合、スパッタ条件が２００Ｗ−８０秒の条件では、基板温度の上昇によって有機系のガス放出が増大してＡｕ表面の十分な清浄化が困難なため、接合性が不十分で高い不良率を示した。一方、２００Ｗ−８秒の条件も、十分な接合性が得られなかった。良好な接合性が得られたのは、下部電極に磁石を配置してスパッタ領域を制限しかつスパッタ速度を上げた場合に限られることが確認された。
【００２７】
図７は、本発明によるスパッタクリーニングの適性条件を検討した結果の一例である。放電時間が１秒以下の条件では、放電開始の不安定性の影響が見られ、接合性にばらつきのあることが判明し、放電時間として４秒以上が望ましいことが確認された。エッチング深さを初期のＡｕ膜厚の３／４までスパッタリングすると、Ａｕ膜面の凹凸が激しくなることと、結晶方位によりエッチングされやすい部分のＡｕ膜残り厚さが非常に薄くなり一部下地も露出することなどの現象によって、接合性の低下が確認された。
【００２８】
従って本実施例より、マグネトロンスパッタリングによる表面清浄化処理の
Ａｕ／Ａｕ接合に対する有効性が確認され、適正条件として放電時間：≧４秒、Ａｕスパッタエッチ深さ：５ｎｍ〜１５０ｎｍあるいはＡｕ膜厚の１／２の範囲が推奨できる。
【００２９】
図８は、本発明によるスパッタクリーニング装置の放電電極構成を示す他の一実施例である。図において、下部真空容器５１内には周辺と絶縁材５７，６３で電気的に遮断された下部電極５６が配置され、その下部電極内部には磁極を上下逆に配置した磁石対５８が所定の位置に配置されている。磁石対の下側には透磁率の高い金属板５９が配置されている。上部電極板５３は下部電極より大きいサイズで構成され、上部電極の高さを調節するため固定部にスペーサ５４が入る構造となっている。放電時にプラズマ密度が高くなるエリアは磁石対の上部空間で、高密度プラズマエリア６１の大きさは磁石対の間隙を調節して変更可能な構造としている。
【００３０】
本実施例によれば、高密度プラズマ発生エリアを磁石対の間隙調整で自由に変更可能であるため、ワークの清浄化したいエリアの大きさが変わった場合でも新たに電極を作製することなく、磁石配置の変更で対応が可能なため、設備コストを低くできるという効果がある。
【００３１】
図９は、本発明によるスパッタクリーニング装置の放電電極構成を示す他の一実施例である。図において、下部真空容器７１内には周辺と絶縁材７５で電気的に遮断された下部電極７４が配置されている。上部電極７３には、ワークの清浄化したいエリアに対応した突起が形成されている。プラズマ放電は、電極間距離が所定範囲の領域に発生する性質があるため、突起部周辺でプラズマ密度が高くなり、清浄化したいエリアの選択的なスパッタクリーニングが行える。上部の突起電極部のスパッタ率も上昇するが、電極材質をスパッタ率の低いＡｌ，Ｔｉ，Ｃ，Ｓｉ，有機材などの材質にして、スパッタ率を低減して汚染を防止している。
【００３２】
本実施例によれば、上部放電電極の形状のみの変更で清浄化エリアのスパッタ率を上げられるため、低コストの装置で、清浄化処理を行えるという効果がある。
【００３３】
図１０は、本発明によるスパッタクリーニング装置の下部電極の磁石は位置の他の実施例を示す。チップトレイのチップ数が４×４＝１６ヶのものを２トレイ、１０個の個片基板をまとめた多連基板を３基板一括で処理できる電極構造である。放電電力は、プラズマを斜線でハッチングした磁石２４のある領域に集中できるため、下部電極の大きさにあまり依存しない小さい電力で処理可能であった。また、下部電極の磁石の縦構造の配置として、ワーク表面と磁石表面の距離が、７．５ｍｍ  となる位置に配置した。図１１は、５０ｍｍ角のチップトレイに対応させた磁石に対する磁石上の磁場強度分布を示す。磁石に近いとエッジ部の磁場強度が高くなり、遠ざかるとエッジ周辺が中央部に比べて磁場強度が低くなる傾向を示す。５０ｍｍ角のエリアを集中的にかつ均一にスパッタクリーニングできる距離は、磁場の強度分布から、７．５ｍｍ  が最適であることが分かる。
【００３４】
本実施例によれば、磁石の最適配置によって必要個所のみを均一にかつ集中的にスパッタクリーニングできるため、清浄化処理のスループットを向上できて生産性の高いＡｕ／Ａｕ接合によるフリップチップ実装プロセスを実現できる。同時に、基板ダメージを防いで、フリップチップ実装の組立歩留まりを向上でき、かつ信頼性を大幅に高くできるのである。
【００３５】
【発明の効果】
以上詳述したように、本発明によれば、スパッタクリーニング装置の下部電極内の所定位置に磁石を配置し、かつ構成部材の表面をスパッタ率の低い材質で構成したことにより、清浄化したいワークの温度を上げずに必要個所のみ選択的にかつ高速で清浄化処理できるようになり、半導体製品の生産性を大幅に高めることが可能となるのである。また、スパッタクリーニング過程におけるワークの清浄化エリアへの再汚染を最小限に抑えて清浄度レベルの高い清浄化処理を可能とし、Ａｕ／Ａｕ接合によりフリップチップ実装する半導体装置の組立歩留まりの向上や実装信頼性を大幅に向上可能なスパッタクリーニング装置を提供できるのである。
【図面の簡単な説明】
【図１】本発明のスパッタクリーニング装置の構成の一実施例。
【図２】本発明の下部電極構成の一実施例。
【図３】本発明の下部電極に搭載するチップトレイの一実施例。
【図４】本発明の下部電極に搭載する多連基板の一実施例。
【図５】本発明のスパッタクリーニング装置の動作フローの一例。
【図６】従来及び本発明のスパッタクリーニング処理の評価結果。
【図７】本発明のスパッタクリーニング方法の条件の検討結果。
【図８】本発明の放電電極構成の一実施例。
【図９】本発明の放電電極構成の一実施例。
【図１０】本発明の下部電極の磁石配置の一実施例。
【図１１】磁石上面からの距離に依存した磁場分布の計算結果。
【符号の説明】
１，５１，７１…下部真空容器、２，５２，７２…上部真空容器、３…Ｏリング、４，７３…上部電極、５，２１，５６，７４，８１…下部電極、６，２４…磁石、７，５７，６３，７５…絶縁材、８，７７…高密度プラズマ、９，６４，７８…ワーク、１０…清浄化エリア、１１…排気ポンプ、１２…可変バルブ、１３…リークバルブ、１４…高周波電源、１５…マッチングボックス、１６…配線、１７…アース、１８…放電ガス容器、１９…ガス導入機構、２２…チップ外形、２３，８３…トレイ外形、２５，４２，８５…個片基板外形、２６…ワーク基板、２７…メッキレジスト、２８…接続用リード、２９…下電極部品、３０，８２，８４…磁石、３１…スペーサ部品、３２…上電極部品、３３…ＰＴＦＥ（ポリテトラフルオロエチレン）樹脂、３５…トレイ、３６…チップ収納部、３７…チップ、３８…Ａｕバンプ、４１…多連基板、４３…レジスト塗布エリア、４４…レジスト開口部、４５…接続リード、４６…スルーホール、５３…上部電極板、５４…スペーサ、５５…固定治具、５８…磁石対、５９…金属板、６０…磁力線、６１…高密度プラズマエリア、６２…下部電極リード、７６…低スパッタ率材料、８６…多連基板外形。
【図１】
2004247622.tif 000003
【図２】
2004247622.tif 000004
【図３】
2004247622.tif 000005
【図４】
2004247622.tif 000006
【図５】
2004247622.tif 000007
【図６】
2004247622.tif 000008
【図７】
2004247622.tif 000009
【図８】
2004247622.tif 000010
【図９】
2004247622.tif 000011
【図１０】
2004247622.tif 000012
【図１１】
2004247622.tif 000013