(57)【要約】【課題】ＰＣＩ−Ｘバスを用いたデータ転送時に、受信データをバッファに貯め込む時間を最小限に抑え、待ち時間の短縮を図る。【解決手段】ＰＣＩ−Ｘバス２００に接続され、ＰＣＩ−Ｘ２００バス上で実行されるトランザクションにより他のデバイス２１０からデータを受信し、デバイス固有の処理を行うＰＣＩ−Ｘデバイス１３０であって、トランザクションにて指定されたアドレス情報とカウント情報とを保持し、データフェーズを受信する毎にこれらの情報を更新するデータ転送制御回路１３２と、受信したデータを一次的に蓄えるデータバッファ１３５とを有し、トランザクションにおける最初のデータ受信時、または、ＰＣＩ−Ｘデバイス１３０で規定される規定量の境界を越えるデータの受信時に、受信中のデータの処理を開始する。【選択図】  図２
2004310428.tif 000002
【特許請求の範囲】
【請求項１】
ＰＣＩ−Ｘバスに接続され、該ＰＣＩ−Ｘバス上で実行されるトランザクションにより他のデバイスからデータを受信し、デバイス固有の処理を行うＰＣＩ−Ｘデバイスであって、
トランザクションにて指定されたアドレス情報とカウント情報とを保持し、データフェーズを受信する毎にこれらの情報を更新するデータ転送制御回路と、
受信したデータを一次的に蓄えるデータバッファとを有し、
該トランザクションにおける最初のデータ受信時、または、該ＰＣＩ−Ｘデバイスで規定される規定量の境界を越えるデータの受信時に、該受信中のデータの処理を開始することを特徴とするＰＣＩ−Ｘデバイス。
【請求項２】
ＰＣＩ−Ｘバスに接続され、該ＰＣＩ−Ｘバス上で実行されるトランザクションにより他のデバイスからデータを受信し、デバイス固有の処理を行うＰＣＩ−Ｘデバイスであって、
前記ＰＣＩ−Ｘバスを制御するＰＣＩ−Ｘバス制御回路と、
受信したデータを一次的に蓄えるデータバッファと、
データ転送に関する前記データバッファの管理を行うデータ転送制御回路と、
リクエスト情報を生成するリクエスト情報生成回路と、
該リクエスト情報を格納するリクエストバッファとを有し、
前記データ転送制御回路は、トランザクションにて指定されたアドレス情報と残カウント情報を保持し、データフェーズを受信する毎にこれらの情報を各々更新するアドレスレジスタ及びカウントレジスタと、前記アドレスレジスタとカウントレジスタの値とＰＣＩ−Ｘバス制御回路からのデータ受信タイミングから、前記リクエストバッファ及び前記データバッファの書き込みタイミングを生成するバッファ書き込み制御部とを有することを特徴とするＰＣＩ−Ｘデバイス。
【請求項３】
前記ＰＣＩ−Ｘデバイスは、無効データパターンを生成するポイゾンデータ生成回路を有し、前記ＰＣＩ−Ｘバス上の転送異常を検出した際には、前記ポイゾンデータ生成回路にて生成された無効データパターンをデータとして処理することを特徴とする請求項１または２記載のＰＣＩ−Ｘデバイス。
【請求項４】
ＰＣＩ−Ｘバスに接続されたデバイス間において、ＰＣＩ−Ｘバス上で実行されるトランザクションにより一方のデバイスから他方のデバイスへデータを転送するデータ転送方式において、
前記他方のデバイスは、トランザクションにて指定されたアドレス情報とカウント情報を保持し、データフェーズを受信する毎にこれらの情報を更新するとともに、受信したデータを一次的に蓄積し、該トランザクションにおける最初のデータ受信時、または、該デバイスで規定される規定量の境界を越えるデータの受信時に、該受信中のデータの処理を開始することを特徴とするＰＣＩ−Ｘにおけるデータ転送方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＣＩ−Ｘバスを用いてデータ転送を行うデータ転送方式に関し、特に、データ転送における待ち時間を最短とするデータ転送方式及びＰＣＩ−Ｘデバイスに関する。
【０００２】
【従来の技術】
従来、パーソナルコンピュータやワークステーションなどの情報処理装置においては、各種Ｉ／Ｏアダプタカード（デバイス）を接続するためのインターフェイスとして、ＰＣＩ（Ｐｅｒｉｆｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスや、その拡張仕様であるＰＣＩ−Ｘバスが広く用いられている。
【０００３】
ＰＣＩバスにおけるトランザクションでは、アドレスフェーズに続き、１つ、もしくは、複数のデータフェーズが連続し、バースト転送が可能である。一般的に、ＰＣＩバスに接続されるデバイスは、トランザクションを発行してデータ転送を行う必要がある場合には、リクエスト信号を発行してＰＣＩバスの使用権を要求し、グラント信号を受信することでＰＣＩバスの使用権を獲得する。ＰＣＩバスの使用権を得たデバイスは、ＰＣＩバスを介して転送開始アドレス情報と、それに続いて複数のデータを転送する。
【０００４】
トランザクションを発行するデバイスは、マスターデバイス、トランザクションを受信するデバイスは、ターゲットデバイスと呼ばれているが、マスターデバイスとターゲットデバイスとの間のバースト転送においては、マスターデバイス及びターゲットデバイスが各々自分の都合のよいタイミングでＷＡＩＴサイクルを挿入することができる。従って、データを受信する側のデバイスでは、データを貯め込むためのデータバッファを備え、一定量のデータが貯まった段階でデータを処理する。
【０００５】
【発明が解決しようとする課題】
従来のデータ転送では、ＰＣＩバス仕様におけるデータフェーズ中のＷＡＩＴサイクルの挿入を考慮し、データの受信処理においては、受信側のデバイス仕様で規定される規定量のデータがバッファに蓄積されたことを確認してデータを処理していた。この処理方式では、規定量のデータをバッファに書き込む（貯め込む）ための時間が必要になり、それが遅延時間となるため、レテンシ性能が悪化する要因となっていた。
【０００６】
そこで、本発明は、上記従来のデータ転送方式における問題点に鑑みてなされたものであって、ＰＣＩ−Ｘバスを用いたデータ転送時において、受信データをバッファに貯め込むための時間を最小限に抑え、待ち時間の短縮を図ることができるＰＣＩ−Ｘデバイス及びＰＣＩ−Ｘにおけるデータ転送方式を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、ＰＣＩ−Ｘバスに接続され、該ＰＣＩ−Ｘバス上で実行されるトランザクションにより他のデバイスからデータを受信し、デバイス固有の処理を行うＰＣＩ−Ｘデバイスであって、トランザクションにて指定されたアドレス情報とカウント情報とを保持し、データフェーズを受信する毎にこれらの情報を更新するデータ転送制御回路と、受信したデータを一次的に蓄えるデータバッファとを有し、該トランザクションにおける最初のデータ受信時、または、該ＰＣＩ−Ｘデバイスで規定される規定量の境界を越えるデータの受信時に、該受信中のデータの処理を開始することを特徴とする。
【０００８】
そして、本発明によれば、受信データのデータバッファへの貯め込みを待つことなく、受信データのデータバッファへの書き込み（貯め込み）と読み出し（データの処理）とを平行して処理することができるため、受信データをデータバッファに貯め込むための時間を最小限に抑え、レテンシ性能を向上させることができる。
【０００９】
また、本発明は、ＰＣＩ−Ｘバスに接続され、該ＰＣＩ−Ｘバス上で実行されるトランザクションにより他のデバイスからデータを受信し、デバイス固有の処理を行うＰＣＩ−Ｘデバイスであって、前記ＰＣＩ−Ｘバスを制御するＰＣＩ−Ｘバス制御回路と、受信したデータを一次的に蓄えるデータバッファと、データ転送に関する前記データバッファの管理を行うデータ転送制御回路と、リクエスト情報を生成するリクエスト情報生成回路と、該リクエスト情報を格納するリクエストバッファとを有し、前記データ転送制御回路は、トランザクションにて指定されたアドレス情報と残カウント情報を保持し、データフェーズを受信する毎にこれらの情報を各々更新するアドレスレジスタ及びカウントレジスタと、前記アドレスレジスタとカウントレジスタの値とＰＣＩ−Ｘバス制御回路からのデータ受信タイミングから、前記リクエストバッファ及び前記データバッファの書き込みタイミングを生成するバッファ書き込み制御部とを有することを特徴とする。
【００１０】
上記構成において、ＰＣＩ−Ｘバス制御回路は、ＰＣＩ−Ｘバスのプロトコル制御を行うと同時に、ＰＣＩ−Ｘバスから受信したトランザクションの情報をデータ転送制御回路に転送する。データ転送制御回路は、ＰＣＩ−Ｘバス制御回路から受信したトランザクション情報をコマンドレジスタ、アドレスレジスタ、カウントレジスタに保持するとともに、ＰＣＩ−Ｘバス上でのデータフェーズの発生に伴い、アドレスレジスタを加算更新、カウントレジスタを減算更新することで、現在の転送データに関するアドレスと残カウントを管理する。また、データ転送制御回路のバッファ書き込み制御部は、ＰＣＩ−Ｘバスより受信したデータのデータバッファへの書き込みタイミングと、リクエスト情報のリクエストバッファへの書き込み制御を行う。リクエスト情報生成回路は、データ転送制御回路のコマンドレジスタ、アドレスレジスタ、カウントレジスタを基に、受信データを処理するための処理情報としてリクエスト情報を生成する。データ転送制御回路のバッファ書き込み制御部は、ＰＣＩ−Ｘバス上でのトランザクションにおける最初のデータ受信時、または、該デバイスで規定される規定量の境界を越えるデータの受信時のタイミングでリクエスト情報をリクエストバッファへ書き込むように制御する。
【００１１】
これにより、リクエストバッファへのリクエスト情報の書き込みをデータバッファへの受信データの書き込みより先行して行い、リクエスト情報の処理にあたっては、受信データのバッファへの書き込み（貯め込み）とバッファからの読み出し（データの処理）とを平行して実施できるよう制御することで、受信データをバッファに貯め込むための時間を最小限に抑え、待ち時間の短縮を図ることができる。
【００１２】
前記ＰＣＩ−Ｘデバイスは、無効データパターンを生成するポイゾンデータ生成回路を有し、前記ＰＣＩ−Ｘバス上の転送異常を検出した際には、前記ポイゾンデータ生成回路にて生成された無効データパターンをデータとして処理するようにすることもできる。これによって、ＰＣＩ−Ｘバス上の転送状態を監視し、データ転送の異常が検出された場合には、ポイゾンデータ生成回路にて無効データパターンを生成し、該データを受信データとして処理することで、転送データの異常を通知することができる。
【００１３】
さらに、本発明は、ＰＣＩ−Ｘバスに接続されたデバイス間において、ＰＣＩ−Ｘバス上で実行されるトランザクションにより一方のデバイスから他方のデバイスへデータを転送するデータ転送方式において、前記他方のデバイスは、トランザクションにて指定されたアドレス情報とカウント情報を保持し、データフェーズを受信する毎にこれらの情報を更新するとともに、受信したデータを一次的に蓄積し、該トランザクションにおける最初のデータ受信時、または、該デバイスで規定される規定量の境界を越えるデータの受信時に、該受信中のデータの処理を開始することを特徴とする。
【００１４】
これによって、受信データのデータバッファへの貯め込みを待たずに、受信データのデータバッファへの書き込みと読み出しとを平行して処理することができ、受信データをデータバッファに貯め込むための時間を最小限に抑え、レテンシ性能を向上させることができる。
【００１５】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１６】
図１は、本発明にかかるＰＣＩ−Ｘデバイス及びＰＣＩ−Ｘにおけるデータ転送方式の一実施の形態として、情報処理装置におけるホスト−ＰＣＩバスブリッジに本発明を適用した場合のシステム構成を示す。
【００１７】
演算処理装置１１０と、主記憶装置１２０と、ホスト−ＰＣＩバスブリッジ１３０とは、システムバス１００を介して接続される。ホスト−ＰＣＩバスブリッジ１３０と、各種デバイス（Ｉ／Ｏアダプタカード）２１０とは、ＰＣＩ−Ｘバス２００を介して接続される。デバイス２１０は、その配下にＩ／Ｏインタフェイス４００を備える。
【００１８】
デバイス２１０は、その配下のＩ／Ｏインタフェイス４００から受信したデータを、ＰＣＩ−Ｘバス２００にトランザクションを発行してホスト−ＰＣＩバスブリッジ１３０へ送信し、ホスト−ＰＣＩバスブリッジ１３０では、デバイス２１０より受信したデータを、システムバス１００上のトランザクションとして発行できるようにリクエスト情報を生成し、システムバス１００を介して主記憶装置１２０へ転送する。
【００１９】
図２は、本発明を適用したホスト−ＰＣＩバスブリッジ１３０におけるＰＣＩ−Ｘバス側のデータ受信部の構成の概要を示す。
【００２０】
ＰＣＩ−Ｘバス制御回路１３１は、ＰＣＩ−Ｘバス２００に接続され、ＰＣＩ−Ｘバス２００のプロトコル制御とデータの送受信制御とを行う。また、ＰＣＩ−Ｘバス制御回路１３１は、データ転送制御回路１３２に接続され、ＰＣＩ−Ｘバス２００から受信したトランザクション情報をデータ転送制御回路１３２に転送する。
【００２１】
データ転送制御回路１３２は、ＰＣＩ−Ｘバス２００から受信したトランザクションに関する情報を保持するレジスタとして、コマンド情報を保持するコマンドレジスタ１３２ｂ、アドレス情報を保持するアドレスレジスタ１３２ｃ、バイトカウント情報を保持するカウントレジスタ１３２ｄとを有する。データ転送制御回路１３２のアドレスレジスタ１３２ｃは、データを受信する度に加算更新され、カウントレジスタ１３２ｄはデータを受信する度に減算更新され、ＰＣＩ−Ｘバス２００で現在の転送されているデータに関するアドレスと残カウントとを管理している。また、データ転送制御回路１３２は、ＰＣＩ−Ｘバス２００から受信したデータをデータバッファ１３５へ書き込む制御と、リクエスト情報生成回路１３３で生成されたリクエスト情報のリクエストバッファ１３４への書き込み制御とを行うバッファ書き込み制御部１３２ａを有する。
【００２２】
リクエスト情報生成回路１３３は、データ転送制御回路１３２が有するコマンドレジスタ１３２ｂ、アドレスレジスタ１３２ｃ、カウントレジスタ１３２ｄの情報を参照することで、ＰＣＩ−Ｘバス２００から受信した受信データの処理に必要なリクエスト情報を生成する。リクエスト情報生成回路１３３で生成されたリクエスト情報は、リクエストバッファ１３４へ書き込まれる。ＰＣＩ−Ｘバス２００より受信した受信データは、データバッファ１３５へ書き込まれる。
【００２３】
ポイゾンデータ生成回路１３６は、データ転送制御回路１３２のバッファ書き込み制御部１３２ａからの要求に応じて、ポイゾンデータ（無効データであり、異常なデータであることを識別可能なパターン）を生成する。
【００２４】
受信データ処理回路１３９は、リクエストバッファ１３４とデータバッファ１３５とに接続され、リクエストバッファ１３４からリクエスト情報を取り出し、データバッファ１３５内のデータを処理する。
【００２５】
次に、図１のデバイス２１０がマスターデバイスで、ホスト−ＰＣＩバスブリッジ１３０がターゲットデバイスとなるＰＣＩ−Ｘバス２００上のメモリライトトランザクションの動作について、図１及び図２を参照しながら説明する。本メモリライトトランザクションは、デバイス２１０がホスト−ＰＣＩバスブリッジ１３０を介して主記憶装置１２０へデータを書き込むための転送である。
【００２６】
ＰＣＩ−Ｘバス２００の使用権を得たデバイス２１０は、ＰＣＩ−Ｘバス２００上にてメモリライトトランザクションを開始する。メモリライトトランザクションの最初のフェーズは、アドレスフェーズであり、本アドレスフェーズでは、データの書き込み先となる主記憶装置１２０のアドレス情報とコマンド情報とが示される。
【００２７】
前記アドレスフェーズに続く次のフェーズは、アトリビュートフェーズであり、本アトリビュートフェーズでは、マスターデバイスのＩＤ情報や、該メモリライトトランザクションで行うべきデータ転送長（カウント値）等の情報が示される。
【００２８】
前記アトリビュートフェーズに続く次のフェーズは、ターゲットレスポンスフェーズであり、本ターゲットレスポンスフェーズは、ターゲットデバイスとなるホスト−ＰＣＩバスブリッジ１３０の応答待ちのフェーズであり、特に、転送される情報は存在しない。
【００２９】
前記ターゲットレスポンスフェーズに続くフェーズは、データフェーズであり、デバイス２１０が主記憶装置１２０へ書き込むべきデータがバースト転送として示される。ＰＣＩ−Ｘバスの仕様では、一度バーストデータ転送が開始されると、途中でＷＡＩＴサイクルを挿入することはできず、また、カウント値で示されるデータを転送するか、ＡＤＢ（ａｌｌｏｗａｂｌｅ  ｄｉｓｃｏｎｎｅｃｔ  ｂｏｕｎｄａｒｙ）とよばれるアドレス境界でしか転送を中断（ディスコネクト）することはできない。
【００３０】
ＰＣＩ−Ｘバス制御回路１３１は、ＰＣＩ−Ｘバス２００上のプロトコル全般を制御し、デバイス２１０がＰＣＩ−Ｘバス２００上に出力したアドレス、コマンド、カウント情報をデータ転送制御回路１３２に送出する。また、ＰＣＩ−Ｘバス制御回路１３１は、データフェーズにて受信したデータをデータバッファ１３５に送出するとともに、データ転送制御回路１３２にデータ受信通知を送出する。
【００３１】
データ転送制御回路１３２は、ＰＣＩ−Ｘバス制御回路１３１から受信したトランザクションに関する情報を、コマンドレジスタ１３２ｂ、アドレスレジスタ１３２ｃ、カウントレジスタ１３２ｄに保持する。また、データ転送制御回路１３２は、ＰＣＩ−Ｘバス制御回路１３１から受信したデータ受信通知に基づいて、アドレスレジスタ１３２ｃを加算更新、カウントレジスタ１３２ｄを減算更新することで、ＰＣＩ−Ｘバス２００で現在の転送されているデータに関する転送アドレスと残カウント値とを管理する。データ転送制御回路１３２内のバッファ書き込み制御部１３２ａは、ＰＣＩ−Ｘバス制御回路１３１から受信したデータ受信通知からデータバッファ１３５への受信データ書き込みタイミング信号を生成する。また、データ受信通知、アドレスレジスタ１３２ｃ、カウントレジスタ１３２ｄの値からリクエストバッファ１３４へのリクエスト情報書き込みタイミング信号を生成する。
【００３２】
リクエスト情報生成回路１３３は、データ転送制御回路１３２内のコマンドレジスタ１３２ｂ、アドレスレジスタ１３２ｃ、カウントレジスタ１３２ｄの値から受信データ処理回路１３９で処理されるリクエスト情報を生成する。リクエスト情報には、システムバス１００上に転送されるトランザクションの諸情報として、アドレス、コマンド、転送サイズなどが含まれている。リクエスト情報生成回路１３３にて生成されたリクエスト情報は、リクエストバッファ１３４に送出される。
【００３３】
受信データ処理回路１３９は、リクエストバッファ１３４に格納されたリクエスト情報を受信し、該当する受信データをデータバッファ１３５から取り出すことでデータを処理する。本実施例では、受信データ処理回路１３９は、システムバス１００へのトランザクション発行制御を行う。
【００３４】
本発明にかかるデータ転送方式では、ＰＣＩ−Ｘバス仕様における以下の規定に着眼し、リクエストバッファ１３４へのリクエスト情報の書き込みタイミングを最適化することで待ち時間性能の改善を図る。
【００３５】
（１）データ転送長（バイトカウント）を転送開始時に認識できる。
従来のデータ転送方式では、リクエスト情報を生成する際に、リクエスト情報に含まれる転送サイズの生成に関しては、実際に受信したデータ数を計数しなければ生成することができなかった。従って、リクエスト情報を生成する場合には、受信データを一旦データバッファに貯め込んで、規定量のデータが揃うか、転送の終了を示された段階でしかリクエスト情報を生成することができなかった。
【００３６】
一方、本発明のデータ転送方式では、転送制御回路１３２内に設けたカウントレジスタ１３２ｄの値が、常に現在ＰＣＩ−Ｘバス２００で転送されているデータに関する残カウント値を示しているため、転送されてくる後続のデータ量を常に予測することができる。従って、リクエスト情報における転送サイズの生成に関しては、データバッファにデータを貯め込みながら受信データを計数して算出する必要がなく、データを受信する前から転送サイズを生成することが可能となる。
【００３７】
（２）最初のデータフェーズ以降は、ＷＡＩＴサイクルを挿入することができない。
従来のデータ転送方式では、バースト転送の途中で任意にＷＡＩＴサイクルが挿入される可能性があるため、データバッファへの書き込みレートを保証することができなかった。従って、データバッファからのデータを読み出す場合には、受信データを一旦データバッファに貯め込み、規定量のデータが揃うか、転送の終了を示されるまではデータバッファからデータを読み出すことができなかった（データアンダーラン防止のため）。
【００３８】
一方、本発明のデータ転送方式では、最初のデータフェーズ以降は、ＷＡＩＴサイクルが挿入されないことが保証されるため、データバッファ１３５への書き込みレートを保証することができる。従って、
”データバッファへの書き込みレート≧データバッファの読み出しレート”
の関係が成り立つホスト−ＰＣＩバスブリッジ１３０においては、データバッファ１３５への書き込みと読み出しとを平行して処理することが可能となる。
【００３９】
（３）データ転送中断（ディスコネクト）可能な境界アドレス（ＡＤＢ：ａｌｌｏｗａｂｌｅ  ｄｉｓｃｏｎｎｅｃｔ  ｂｏｕｎｄａｒｙ）の設定
リクエスト情報における最大転送サイズをＡＤＢの１／ｎ（ｎ＝１，２，４，８，…）に設定することで、バイトカウントで示される転送量に満たない状態で転送が中断されるような場合においても、先行して生成したリクエスト情報に関するデータは保証される。
【００４０】
上記のような特性を考慮し、データ転送制御回路１３２内のバッファ書き込み制御部１３２ａは、最初のデータを受信した、もしくは、規定量（リクエスト情報における最大転送サイズ：ブロック）を越えるデータを受信したタイミングで、リクエスト情報をリクエストバッファ１３４へ書き込むよう制御する。そして、データバッファ１３５への貯め込みを待つことなく登録されたリクエスト情報がリクエストバッファ１３４から取り出され、受信データ処理回路１３９にて処理される際には、受信データのデータバッファ１３５への書き込み（貯め込み）と読み出し（データの処理）は、平行して処理される。このような制御を実施することにより、受信データをデータバッファ１３５に貯め込むための時間を最小限に抑え、待ち時間の短縮を図る。
【００４１】
図３は、従来技術におけるデータ転送処理方式と本発明のデータ転送方式の違いを時間軸で示したものである。
【００４２】
従来のデータ転送処理方式では、ＰＣＩバス仕様におけるデータサイクル中のＷＡＩＴサイクルの挿入を考慮して、データの受信処理においては、規定量のデータがバッファに貯まったことを確認した後に受信データを処理していた。例えば、ＰＣＩバスからアドレスに続く一連のデータを受信する際に、受信したデータを、随時データバッファに書き込み、規定量となる１ブロック分のデータを受信し終えたタイミングでリクエストバッファへリクエスト情報を書き込むよう制御していた。
【００４３】
従って、１ブロック分のデータ受信完了に伴うリクエストバッファへの書き込み後に該ブロックに関するデータ処理が開始されるため、データバッファへの１ブロック分の受信データ書き込み（貯め込み）時間が遅延時間として発生し、レテンシ性能を悪化させていた。
【００４４】
一方、本発明のデータ転送方式では、従来のデータ転送方式に比べて、データバッファへの受信データの書き込み（貯め込み）時間として発生する遅延時間を最小とすることができるので、レテンシ性能を改善することができる。
【００４５】
また、データ転送制御回路１３２内のバッファ書き込み制御部１３２ａでは、前述したＰＣＩ−Ｘ仕様の規定が満たされないようなデータ転送中の異常状態（ＷＡＩＴサイクルの挿入、及び、ＡＤＢ以外でのディスコネクト等）を検出し、ポイゾンデータ生成回路１３６に対して無効データパターン生成通知を指示する。この無効データパターン生成通知を受信したポイゾンデータ生成回路１３６は、転送データとして無効データパターンを転送するよう制御する。本無効データパターンは、そのシステム仕様に基づいてデータを処理する全装置が不正なデータであることを認識できるものであり、ＰＣＩ−Ｘバス上の転送異常による不正データであることを他の装置で通知することができ、適切な例外処理を起動させることができる。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、ＰＣＩ−Ｘバスを用いたデータ転送時において、受信データをバッファに貯め込むための時間を最小限に抑え、待ち時間の短縮を図ることができるＰＣＩ−Ｘデバイス及びＰＣＩ−Ｘにおけるデータ転送方式を提供することができる。
【図面の簡単な説明】
【図１】本発明にかかるＰＣＩ−Ｘデバイス及びＰＣＩ−Ｘにおけるデータ転送方式の一実施の形態を説明するためのシステム構成図である。
【図２】図１のシステム構成のＰＣＩ−Ｘバスデータ受信部制御回路の構成図である。
【図３】従来技術と本発明のデータ転送方式の違いと効果を説明するための図である。
【符号の説明】
１００        システムバス
１１０        演算処理装置
１２０        主記憶装置
１３０        ホスト−ＰＣＩブリッジ
１３１        ＰＣＩ−Ｘバス制御回路
１３２        データ転送制御回路
１３２ａ    バッファ書き込み制御部
１３２ｂ    コマンドレジスタ
１３２ｃ    アドレスレジスタ
１３２ｄ    カウントレジスタ
１３３        リクエスト情報生成回路
１３４        リクエストバッファ
１３５        データバッファ
１３６        ポイゾンデータ生成回路
１３９        受信データ処理回路
２００        ＰＣＩ−Ｘバス
２１０        デバイス
４００        Ｉ／Ｏインタフェイス
【図１】
2004310428.tif 000003
【図２】
2004310428.tif 000004
【図３】
2004310428.tif 000005