(57)【要約】【課題】液状材料を用いた液滴吐出方式によって薄膜デバイスを構成する薄膜を形成し、特に半導体膜内に不純物原子を拡散させる不純物含有半導体膜の形成方法、トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器を提供すること。【解決手段】基材１０上に、ソース領域１４Ｓ及びドレイン領域１４Ｄと、チャネル領域１４Ｃと、ゲート絶縁膜１６と、ゲート電極１８とが順次配置されたトランジスタを製造する方法において、ソース領域１４Ｓ及びドレイン領域１４Ｄを形成する工程は、所定の層に覆われた半導体膜１４の少なくとも一部を露出させる工程と、不純物原子を含有する液状材料１９を半導体膜１４の露出部分に接触配置させる工程と、液状材料１９を熱処理して不純物含有薄膜を形成する工程と、不純物含有薄膜から不純物原子を半導体膜１４内に拡散させる工程とを具備することを特徴とする。【選択図】  図２
2004247468.tif 000002
【特許請求の範囲】
【請求項１】
不純物原子を含有する液状材料と半導体膜とを接触配置させる工程と、
該液状材料を熱処理して不純物含有薄膜を形成する工程と、
前記不純物含有薄膜から前記不純物原子を前記半導体膜内に拡散させる工程と、
を有することを特徴とする不純物含有半導体膜の形成方法。
【請求項２】
前記液状材料を接触配置する際に、該液状材料を液滴状に吐出する液滴吐出方式を用いることを特徴とする請求項１に記載の不純物含有半導体膜の形成方法。
【請求項３】
前記不純物含有薄膜と前記半導体膜とを接触配置させた状態で、熱処理を施して、前記不純物原子を前記半導体膜内に拡散させることを特徴とする請求項１又は請求項２に記載の不純物含有半導体膜の形成方法。
【請求項４】
前記熱処理は、強光を照射することにより行われることを特徴とする請求項１又は請求項２に記載の不純物含有半導体膜の形成方法。
【請求項５】
基材上に、ソース領域及びドレイン領域と、チャネル領域と、ゲート絶縁膜と、ゲート電極とが順次配置されたトランジスタを製造する方法において、
前記ソース領域及び前記ドレイン領域を形成する工程は、
所定の層に覆われた半導体膜の少なくとも一部を露出させる工程と、
不純物原子を含有する液状材料を前記半導体膜の露出部分に接触配置させる工程と、
前記液状材料を熱処理して不純物含有薄膜を形成する工程と、
該不純物含有薄膜から前記不純物原子を前記半導体膜内に拡散させる工程と、
を具備することを特徴とするトランジスタの製造方法。
【請求項６】
前記ゲート電極の少なくとも一面を陽極酸化させる工程を具備し、
前記半導体膜の少なくとも一部を露出させる工程は、前記ゲート電極の陽極酸化した面をマスクとして、前記ゲート絶縁膜の一部をエッチングすることにより行うことを特徴とする請求項５に記載のトランジスタの製造方法。
【請求項７】
前記ゲート電極の少なくとも一面を陽極酸化させる工程を具備し、
前記半導体膜の少なくとも一部を露出させる工程は、前記ゲート電極の陽極酸化した面をマスクとして、前記ゲート絶縁膜の一部と前記半導体膜の一部とをエッチングすることにより行うことを特徴とする請求項５に記載のトランジスタの製造方法。
【請求項８】
前記液状材料を接触配置する際に、該液状材料を液滴状に吐出する液滴吐出方式を用いることを特徴とする請求項５から請求項７のうちいずれかに記載のトランジスタの製造方法。
【請求項９】
前記液状材料は、リン原子又はボロン原子を含むＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）を含有していることを特徴とする請求項５から請求項８のうちいずれかに記載のトランジスタの製造方法。
【請求項１０】
前記液状材料は、リン原子又はボロン原子とＳｉ原子を含むシクロシランを含有していることを特徴とする請求項５から請求項８のうちいずれかに記載のトランジスタの製造方法。
【請求項１１】
前記不純物含有薄膜と前記半導体膜とを接触配置させた状態で、熱処理を施して、前記不純物原子を前記半導体膜内に拡散させることを特徴とする請求項５から請求項１０のうちいずれかに記載のトランジスタの製造方法。
【請求項１２】
前記熱処理は、強光を照射することにより行われることを特徴とする請求項５から請求項１１のうちいずれかに記載のトランジスタの製造方法。
【請求項１３】
基材上に、ソース領域及びドレイン領域と、チャネル領域と、ゲート絶縁膜と、ゲート電極とが順次配置されたトランジスタであって、
請求項５から請求項１２のうちいずれかに記載の製造方法で製造されることを特徴とするトランジスタ。
【請求項１４】
前記ソース領域及び前記ドレイン領域の膜厚は、前記チャネル領域の膜厚よりも大きいことを特徴とする請求項１３に記載のトランジスタ。
【請求項１５】
前記ゲート電極は、該ゲート電極と、ソース領域及びドレイン領域とを電気的に絶縁する陽極酸化膜を有していることを特徴とする請求項１３又は請求項１４に記載のトランジスタ。
【請求項１６】
請求項１３から請求項１５のうちいずれかに記載のトランジスタを用いたことを特徴とする集積回路。
【請求項１７】
画素電極と、該画素電極のスイッチング用の薄膜トランジスタとを備える電気光学装置であって、
前記薄膜トランジスタは、請求項１３から請求項１５のうちいずれかに記載のトランジスタを用いたことを特徴とする電気光学装置。
【請求項１８】
電気光学装置を表示手段として備える電子機器であって、前記電気光学装置は、請求項１７に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不純物含有半導体膜の形成方法、トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器に関する。
【０００２】
【従来の技術】
通常、薄膜デバイスは、導電膜、絶縁膜、及び半導体膜等の薄膜で構成されたトランジスタを具備しており、特に、液晶表示装置等に採用される薄膜デバイスでは、加えて透明導電膜が使用される。
これらの薄膜を機能的に分類した場合、絶縁膜は、下地絶縁膜、ゲート絶縁膜、層間絶縁膜、保護膜などに分類され、導電膜は、ゲート電極、ソース・ドレイン電極、画素電極などの電極に用いられる導電膜と、配線として用いられる導電膜とに分類される。このような絶縁膜及び導電膜の形成には、主にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタ法が採用されてきた。半導体膜は、主にアモルファスシリコン膜やポリシリコン膜のシリコン膜が用いられている。シリコン膜の形成方法としては、モノシランガスやジシランガスを用いた熱ＣＶＤ法やプラズマＣＶＤ、光ＣＶＤ等が採用されており、一般的には、ポリシリコン膜の形成には熱ＣＶＤが用いられ、また、アモルファスシリコンの形成にはプラズマＣＶＤが用いられている。
【０００３】
更に、半導体膜は、ソース、ドレイン、チャネルと呼ばれる領域を有しており、チャネル領域近傍の電界の作用によって、ソース、ドレイン領域間で電子の移動が生じ、所望のスイッチング特性が得られるようになっている。このようなソース・ドレイン領域は、ボロンイオン又はリンイオン等の不純物をシリコン膜内に注入することによって形成され、最も一般的な形成方法としては、イオン打ち込み法が用いられる。
また、その他にもいくつかの技術が開示されている。例えば、ソース、ドレイン領域にイオン打ち込み法によって不純物を導入した後にレーザーアニール法によって不純物を活性化する方法（例えば、特許文献１）、その他には、ソース、ドレイン領域にレーザ光線を照射して雰囲気中の不純物を半導体層中に導入する方法（例えば、特許文献２）、その他には、不純物を含むガスを用いたプラズマ処理により、表面の特定領域に不純物拡散層を形成し、その上に半導体層を形成した後にレーザ光の照射により半導体層に不純物拡層を形成する方法（例えば、特許文献３）、その他には、半導体膜上に不純物含有のスピンオングラス膜を形成し、レーザ光の照射により半導体層に不純物拡散層を形成する方法（例えば、特許文献４）等が挙げられる。
【０００４】
【特許文献１】
特開平６−２７５６４１号公報
【特許文献２】
特開平９−１２９８８８号公報
【特許文献３】
特開平８−７８６９９号公報
【特許文献４】
特開平８−３１６４８２号公報
【０００５】
【発明が解決しようとする課題】
ところが、従来のＣＶＤ法やスパッタ法においては、真空装置を用いること、基板加熱を必要とすること、プラズマ等の電源が必要となること、基板以外の装置内壁等の不要な部分にも成膜されその膜が剥がれて異物欠陥の原因となる等の特徴が起因し、生産性が低い、欠陥が多く歩留まりが悪い、表面の凹凸部での膜厚が不均一となる、配線パターンでは段差部で断線する等の課題があった。これらの課題は、結果的にＣＶＤ法やスパッタ法で製造された薄膜デバイスのコストアップにつながる。
また、特許文献１に記載の技術においては、イオン打ち込み法を用いるために、下地膜にダメージを与えてしまうと共に、大型な装置を要するため、装置のコストアップを招いてしまうという問題がある。
また、特許文献２に記載の技術においては、不純物含有の雰囲気を作り出すには、毒性、可燃性のガスが必要となり、当該ガスの漏洩等を抑制しつつ安全性を確保するための装置が大掛かりになってしまい、結果的に装置のコストアップを招いてしまうという問題がある。
また、特許文献３に記載の技術においては、プラズマを生成するための電源が必要になり、装置のコストアップを招いてしまうという問題がある。
また、特許文献４に記載の技術においては、適用範囲に限界があり、例えば、逆スタガ構造のＴＦＴ（薄膜トランジスタ）の形成が困難であるという問題がある。
【０００６】
本発明は、上記事情を鑑みてなされたもので、液状材料を用いた液滴吐出方式によって薄膜デバイスの薄膜を形成し、特に半導体膜内に不純物原子を拡散させる不純物含有半導体膜の形成方法、トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、本発明の不純物含有半導体膜の形成方法においては、不純物原子を含有する液状材料と半導体膜とを接触配置させる工程と、該液状材料を熱処理して不純物含有薄膜を形成する工程と、不純物含有薄膜から不純物原子を半導体膜内に拡散させる工程とを有することを特徴としている。
上記の方法によれば、不純物原子を含有する液状材料と半導体膜とが接触配置した状態で、熱処理が施され、液状材料に含まれる溶剤が除去され、不純物含有薄膜が半導体膜上に残留した状態となる。更に、熱処理を施すことによって、不純物が半導体膜内に拡散する。従って、スピンコート法等の容易な塗布方法と、熱処理によって、不純物含有半導体膜の形成を行うことが可能となる。真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストで、半導体膜内への不純物原子の拡散を行い、不純物含有半導体膜を形成することが可能となる。
また、イオン打ち込み法を用いることなく、更にプラズマ処理を行うことなく、不純物原子を半導体膜内に拡散することができるので、大型な装置が不要になり、装置のコストダウンを達成することができる。また、不純物含有の雰囲気を作り出す必要がなく、従って毒性及び可燃性のガスが不要にできる。また、半導体膜の下地膜へのダメージを防ぐことができる。
【０００８】
本発明の不純物含有半導体膜の形成方法においては、液状材料を接触配置する際に、該液状材料を液滴状に吐出する液滴吐出方式を用いることを特徴としている。
上記の方法によれば、液滴吐出方式で液状材料を半導体膜に塗布して不純物含有半導体膜を形成するので、液状材料を所望の領域だけに塗布することができ、液状材料を節約させることが可能となる。
【０００９】
本発明の不純物含有半導体膜の形成方法においては、不純物含有薄膜と半導体膜とを接触配置させた状態で、熱処理を施して、不純物原子を半導体膜内に拡散させることを特徴としている。
上記の方法によれば、熱処理によって、半導体膜への不純物原子の拡散を効率的に行い、不純物含有半導体膜の結晶化と兼ねて行うことができる。
【００１０】
本発明の不純物含有半導体膜の形成方法においては、熱処理は、強光を照射することにより行われることを特徴としている。
ここで、強光を照射する処理方法としては、レーザアニール、ランプアニール及びフラッシュアニール等の光を照射する処理方法が挙げられる。
上記の方法によれば、強光を用いることによって、高温、かつ、微小時間で熱を加えることができるので、更に効率的に半導体膜への不純物原子の拡散を行い、不純物含有半導体膜の結晶化を施すことができると共に、ガラス基板等の他の膜に悪影響を及ぼすことが少ないという効果がある。また、これらのアニール法は短時間ではあるが、半導体膜を高温にすることが出来るため、半導体膜の結晶性を向上させる効果を併せ持つ。
【００１１】
本発明のトランジスタの製造方法においては、基材上に、ソース領域及びドレイン領域と、チャネル領域と、ゲート絶縁膜と、ゲート電極とが順次配置されたトランジスタを製造する方法において、ソース領域及びドレイン領域を形成する工程は、所定の層に覆われた半導体膜の少なくとも一部を露出させる工程と、不純物原子を含有する液状材料を半導体膜の露出部分に接触配置させる工程と、液状材料を熱処理して不純物含有薄膜を形成する工程と、該不純物含有薄膜から不純物原子を半導体膜内に拡散させる工程とを具備することを特徴としている。
上記の方法によれば、不純物原子を含有する液状材料と半導体膜の露出部分とが接触配置した状態で、熱処理が施され、液状材料に含まれる溶剤が除去され、不純物含有薄膜が半導体膜上に残留した状態となる。更に、熱処理を施すことによって、不純物が半導体膜内に拡散する。従って、スピンコート法等の容易な塗布方法と、熱処理によって、露出した半導体膜にソース領域及びドレイン領域を形成することが可能となる。真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストで、半導体膜内への不純物原子の拡散を行い、ソース領域及びドレイン領域を形成することが可能となる。
また、イオン打ち込み法を用いることなく、更にプラズマ処理を行うことなく、不純物原子を半導体膜内に拡散することができるので、大型な装置が不要になり、装置のコストダウンを達成することができる。また、不純物含有の雰囲気を作り出す必要がなく、従って毒性及び可燃性のガスが不要にできる。また、半導体膜の下地膜へのダメージを防ぐことができる。
【００１２】
本発明のトランジスタの製造方法においては、ゲート電極の少なくとも一面を陽極酸化させる工程を具備し、半導体膜の少なくとも一部を露出させる工程は、ゲート電極の陽極酸化した面をマスクとして、ゲート絶縁膜の一部をエッチングすることにより行うことを特徴としている。
ここで、陽極酸化とは、ゲート電極が形成された基材をクエン酸溶液等に浸漬し、かつゲート電極に電流を流すことで、ゲート電極表面に酸化膜が形成されることである。
上記の方法によれば、陽極酸化によってゲート電極表面に絶縁膜を形成することができる。また、ゲート電極の陽極酸化した面をマスクとして、ゲート絶縁膜の一部をエッチングするので、フォトレジスト塗布工程、露光工程及び現像工程等が省略され、工程の簡略化ができる。
【００１３】
本発明のトランジスタの製造方法においては、ゲート電極の少なくとも一面を陽極酸化させる工程を具備し、半導体膜の少なくとも一部を露出させる工程は、ゲート電極の陽極酸化した面をマスクとして、ゲート絶縁膜の一部と半導体膜の一部とをエッチングすることにより行うことを特徴としている。
上記の方法によれば、ゲート電極の陽極酸化した面をマスクとして、ゲート絶縁膜の一部と半導体膜の一部とをエッチングするので、フォトレジスト塗布工程、露光工程及び現像工程等が省略され、更に工程の簡略化ができる。
【００１４】
本発明のトランジスタの製造方法においては、液状材料を接触配置する際に、該液状材料を液滴状に吐出する液滴吐出方式を用いることを特徴としている。
上記の方法によれば、液滴吐出方式で液状材料を半導体膜に塗布してソース領域及びドレイン領域を形成するので、液状材料を所望の領域だけに塗布することができ、液状材料を節約させることが可能となる。
【００１５】
本発明のトランジスタの製造方法においては、液状材料は、リン原子又はボロン原子を含むＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）を含有していることを特徴としている。
上記の方法によれば、Ｎ型又はＰ型の高濃度不純物領域を形成することができると共に、量産ラインを従来に比較して極めて少ない投資で構築することができ、また、製造装置のスループットを高くし、製造コストを大幅に削減することができる。
【００１６】
本発明のトランジスタの製造方法においては、液状材料は、リン原子又はボロン原子とＳｉ原子を含むシクロシランを含有していることを特徴としている。
上記の方法によれば、Ｎ型又はＰ型の高濃度不純物領域を形成することができると共に、量産ラインを従来に比較して極めて少ない投資で構築することができ、また、製造装置のスループットを高くし、製造コストを大幅に削減することができる。
【００１７】
本発明のトランジスタの製造方法においては、不純物含有薄膜と半導体膜とを接触配置させた状態で、熱処理を施して、不純物原子を半導体膜内に拡散させることを特徴としている。
上記の方法によれば、熱処理によって、半導体膜への不純物原子の拡散を効率的に行い、ソース領域及びドレイン領域の結晶化を施すことができ、好適なソース領域及びドレイン領域を形成することが可能となる。
【００１８】
本発明のトランジスタの製造方法においては、不純物含有薄膜と半導体膜とを接触配置させた状態で、アニール処理を施して、不純物原子を半導体膜内に拡散させることを特徴としている。
ここで、強光を照射する処理方法としては、レーザアニール、ランプアニール及びフラッシュアニール等の光を照射する処理方法が挙げられる。
上記の方法によれば、強光を用いることによって、高温、かつ、微小時間で熱を加えることができるので、更に効率的に半導体膜への不純物原子の拡散を行い、ソース領域及びドレイン領域の結晶化を施すことができると共に、ガラス基板等の他の膜に悪影響を及ぼすことが少ないという効果がある。また、これらのアニール法は短時間ではあるが、半導体膜を高温にすることが出来るため、半導体膜の結晶性を向上させる効果がある。
【００１９】
本発明のトランジスタにおいては、基材上に、ソース領域及びドレイン領域と、チャネル領域と、ゲート絶縁膜と、ゲート電極とが順次配置されたトランジスタであって、先に記載の製造方法で製造されることを特徴としている。
上記の構成によれば、液滴吐出方式等の容易な塗布方法でソース領域及びドレイン領域の形成を行うことが可能となる。また、真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストでトランジスタを形成することが可能となる。
【００２０】
本発明のトランジスタにおいては、ソース領域及びドレイン領域の膜厚は、チャネル領域の膜厚よりも大きいことを特徴としている。
上記の構成によれば、ソース領域及びドレイン領域に形成するコンタクトホールに導電性材料を埋設した際には、良好な導電性を得ることが可能となる。また、チャネル領域がソース領域及びドレイン領域よりも薄くなり、好適なスイッチング特性を得ることが可能となる。
【００２１】
本発明のトランジスタにおいては、ゲート電極は、該ゲート電極と、ソース領域及びドレイン領域とを電気的に絶縁する陽極酸化膜を有していることを特徴としている。
上記の構成によれば、陽極酸化膜によってゲート電極と、ソース領域及びドレイン領域とが電気的に絶縁され、良好な絶縁性を得ることが可能となる。
【００２２】
本発明の集積回路においては、先に記載のトランジスタを用いたことを特徴としている。
上記の構成によれば、低コストのトランジスタを備えた集積回路を形成することが可能となる。
【００２３】
本発明の電気光学装置においては、画素電極と、該画素電極のスイッチング用の薄膜トランジスタとを備える電気光学装置であって、薄膜トランジスタは、先に記載のトランジスタを用いたことを特徴としている。
上記の構成によれば、低コストのトランジスタを備えた薄膜トランジスタを形成することができ、即ち、低コストの電気光学装置を形成することが可能となる。
【００２４】
本発明の電子機器においては、電気光学装置を表示手段として備える電子機器であって、電気光学装置は、先に記載の電気光学装置を備えることを特徴としている。
上記の構成によれば、電気光学装置が低コストとなるので、電子機器も低コストとすることが可能となる。
【００２５】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態による不純物含有半導体膜の形成方法、トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器について詳細に説明する。
【００２６】
〔第１の実施形態〕
（トランジスタの構造の説明）
トランジスタの基本的な構造例として、図３（ｎ）にコプレナ型の多結晶シリコンを用いた薄膜トランジスタ（以下、ＴＦＴと表記する）の断面図を示す。図３（ｎ）において、ガラス基板１０上に第１絶縁膜１２が形成され、その上に多結晶シリコンＴＦＴが形成されている。シリコン膜（半導体膜）１４は、シリコン膜１４に不純物原子が拡散されたソース領域（不純物含有半導体膜）１４Ｓ及びドレイン領域（不純物含有半導体膜）１４Ｄと、ソース領域１４Ｓとドレイン領域１４Ｄとの間のチャネル領域（半導体膜）１４Ｃとで構成される。
更に、チャネル領域１４Ｃの上方には第２絶縁膜（ゲート絶縁膜）１６、更に、当該第２絶縁膜１６上に陽極酸化膜１８ａを有したゲート電極１８が形成されている。また、第３絶縁膜２０に形成された開口部を介して、ドレイン電極２２がドレイン領域１４Ｄに接続され、ソース電極２４がソース領域１４Ｓに接続される。最上層の保護膜２６は省略されることもある。
なお、第１絶縁膜１２はガラス基板１０からの汚染を防ぎ、シリコン膜１４が形成される表面状態を整えることを目的としているが、省略されることもある。
【００２７】
図３（ｎ）は、基本的なＴＦＴの構造を示すものであり、ＴＦＴが適用されるデバイスによりＴＦＴ構造のバリエーションは非常に多岐にわたっている。例えば、表示装置に適用されるコプレナ型のＴＦＴにおいては、表示装置の開口率を上げるためにドレイン電極２２とソース電極（ソース線）２４の間に層間絶縁膜を設けて、ドレイン電極２２とソース電極（ソース線）２４の間隔を狭める構造とすることができる。或いは、ゲート電極１８に接続される図示しないゲート線やソース線２４の配線抵抗の低減や配線の冗長化を目的として、前記ゲート線とソース線２４とを多層膜とすることができる。これらの改良構造はいずれも、図３（ｎ）の基本構造に対して、ＴＦＴを構成する薄膜の積層数が増える場合がほとんどである。
【００２８】
（絶縁膜の形成方法）
図４は、液体を塗布し熱処理することにより薄膜、例えば、絶縁膜を形成する塗布型絶縁膜形成装置を示す。塗布された後に熱処理されることで絶縁膜となる液体として、ポリシラザン（Ｓｉ−Ｎ結合を有する高分子の総称である）を挙げることができる。ポリシラザンのひとつは、［ＳｉＨ２ＮＨ］ｎ（ｎは正の整数）であり、ポリペルヒドロシラザンと言われる。この製品は、クラリアントジャパン社より市販されている。なお、［ＳｉＨ２ＮＨ］ｎ中のＨがアルキル基（例えばメチル基、エチル基など）で置換されると、有機ポリシラザンとなり、無機ポリシラザンとは区別されることがある。本実施形態では、無機ポリシラザンを使用することが好ましい。ポリシラザンをキシレンなどの液体に混合して、基板上に、例えばスピンコートする。この塗布膜は、水蒸気または酸素を含む雰囲気で熱処理することにより、ＳｉＯ２に転化する。
【００２９】
また、塗布された後に熱処理することで絶縁膜となる液体として、ＳＯＧ（Ｓｐｉｎ−Ｏｎ−Ｇｌａｓｓ）膜を挙げることもできる。該ＳＯＧ膜は、シロキサン結合を基本構造とするポリマーで、アルキル基を有する有機ＳＯＧとアルキル基を持たない無機ＳＯＧがあり、アルコールなどが溶媒として使用される。ＳＯＧ膜は平坦化を目的としてＬＳＩの層間絶縁膜に使用されている。有機ＳＯＧ膜は酸素プラズマ処理に対してエッチングされ易く、無機ＳＯＧ膜は数百ｎｍの膜厚でもクラックが発生し易すいなどの問題があり、単層で層間絶縁膜などに使用されることは殆どなく、ＣＶＤ絶縁膜の上層の平坦化層として利用される。この点、ポリシラザンはクラック耐性が高く、また耐酸素プラズマ性があり、単層でもある程度厚い絶縁膜として使用可能である。したがって、ここではポリシラザンを使用する場合について説明する。
【００３０】
図４において、ローダ１０１は、カセットに収納されている複数枚のガラス基板を一枚づつ取り出し、スピンコータ１０２にガラス基板１０を搬送する。スピンコータ１０２では、図６に示すように、ステージ１３０上にガラス基板１０が真空吸着され、ディスペンサ１３４のノズル１３６からポリシラザン１３８がガラス基板１０上に滴下される。滴下されたポリシラザン１３８はガラス基板１０の中央部に広がる。ポリシラザンとキシレンの混合液はキャニスター缶と呼ばれる容器に入れられており、図４、図６に示す液体保管部１０５に保管される。ポリシラザンとキシレンの混合液は、液体保管部１０５から供給管１４０を介してディスペンサ１３４に供給され、ガラス基板１０上に塗布される。更に、ステージ１３０の回転により、図７に示すように、ポリシラザン１３８がガラス基板１０の全面に引き延ばされて塗布される。
【００３１】
図４に示す制御部１０６では、ステージ１３０の回転数や回転時間が制御され、数秒間で１０００ｒｐｍまで回転数が上昇し、１０００ｒｐｍで２０秒程度保持され、更に数秒後に停止する。この塗布条件にて、ポリシラザンの塗布膜の膜厚は約７００ｎｍとなる。次に、ガラス基板１０は第１熱処理部１０３Ａに搬送され、水蒸気雰囲気で温度３００〜５００℃、１０〜６０分間熱処理され、ＳｉＯ２に変成される。この熱処理は、温度制御部１０７で制御される。
【００３２】
ここで、ゲート絶縁膜である第２絶縁膜１６は、ＴＦＴの電気的特性を左右する重要な絶縁膜であり、膜厚、膜質と同時にシリコン膜との界面特性も制御されなければならない。したがって、ゲート絶縁膜１６の塗布形成前のシリコン膜１４の表面状態を清浄にする第１熱処理部１０３Ａと、上記ポリシラザン等の材料を絶縁膜に変成する第２熱処理部１０３Ｂとを設けている。この第２熱処理部１０３Ｂでは、第１熱処理部１０３Ａでの熱処理温度より高い４００〜５００℃にて３０〜６０分の熱処理を行うか、あるいは、レーザアニール、またはランプアニールなどの高温短時間の熱処理を行うのが望ましい。
【００３３】
各熱処理部１０３Ａ、１０３Ｂは、塗布型絶縁膜形成装置の処理能力を高くするため、スピンコータ１０２のタクトタイムと熱処理時間が整合するように、熱処理部の長さや該炉内の基板収容枚数が設定される。ポリシラザンが混合される液体には、例えばキシレンが用いられ、また変成時に水素やアンモニアなどが発生するため、少なくともスピンコータ１０２と第２熱処理部１０３Ｂには、排気設備１０８が必要となる。熱処理され絶縁膜が形成されたガラス基板１０は、アンローダ１０４でカセットに収納される。
【００３４】
図４に示す塗布型絶縁膜形成装置は、従来のＣＶＤ装置に比較して、装置構成が著しく簡単であり、従って装置価格が格段に安くなる。しかもＣＶＤ装置に比較してスループットが高く、メンテナンスが簡単であり装置の稼動率が高いなどの特徴がある。この特徴により、前記塗布型絶縁膜形成装置で製造された薄膜デバイスを使用する画像表示装置や電子機器のコストを大幅に低減することができる。前記塗布型絶縁膜形成装置では、図３（ｊ）に示す第１絶縁膜１２、第２絶縁膜１６、第３絶縁膜２０、保護膜２６の全ての絶縁膜を成膜することが可能となる。また、ドレイン電極２２とソース配線２４との間に絶縁膜を追加形成する場合に、その追加の絶縁膜を図４の装置を利用して塗布膜に形成することで、絶縁膜表面を平坦化する効果もあり、特に有効である。
【００３５】
なお、界面特性に関して言えば、塗布絶縁膜に比べて真空雰囲気で形成されるＣＶＤ膜の方が制御し易いため、高性能なＴＦＴが要求される場合には、ＴＦＴを構成する絶縁膜のうちゲート絶縁膜はＣＶＤ膜で形成し、その他の絶縁膜を本発明による塗布絶縁膜で形成してもよい。また、本実施形態では、塗布方法としてスピンコート法を採用したが、例えば、ロールコート法、カーテンコート法、ディップコート法、スプレー法、もしくは、液滴吐出方式等の方法で基板上に塗布膜を形成することも可能である。
【００３６】
（シリコン膜の形成方法）
図５に、液状材料を塗布し、熱処理することによりシリコン膜（半導体膜）を形成する塗布型シリコン膜形成装置を示す。塗布型シリコン膜形成装置は、ローダ１０１と、液滴吐出方式の塗布装置を有する成膜室１１０と、塗布されたケイ素化合物からシリコン膜への変成を行う第１の熱処理部１０３Ａと、シリコン膜の緻密化を行う第２の熱処理部１０３Ｂと、アンローダ１０４とがインライン接続している。成膜室１１０には、液状材料を保管する塗布液保管部１０５が接続されている。
【００３７】
シリコン膜を形成するために、液状材料が含むケイ素化合物は、一般式ＳｉｎＸｍ（ここで、ｎは５以上の整数を表し、ｍはｎ又は２ｎ−２又は２ｎの整数を表し、Ｘは水素原子及び／又はハロゲン原子を表す）で表される環系を有するケイ素化合物である。特に、上記一般式ＳｉｎＸｍのケイ素化合物として、ｎが５以上２０以下であるものが好ましく、ｎが５または６であるものがより好ましい。ｎが５より小さい場合、ケイ素化合物自体が環構造による歪みにより不安定となるため取り扱いが難しくなり、またｎが２０より大きい場合、ケイ素化合物の凝集力に起因して溶液中での溶解性が低下し、実際に使用可能な溶媒の選択性が狭くなる。また、本発明におけるシリコン膜形成において使用されるケイ素化合物は、上記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を必須成分とする溶液を用いるが、該溶液に、ｎ−ペンタシラン、ｎ−ヘキサシラン、ｎ−ヘプタシラン等のケイ素化合物が含まれていてもよい。また、塗布後に熱処理することによりシリコン膜となる液体として、例えば、シクロシランを挙げることができる。
【００３８】
上記ケイ素化合物溶液の濃度は、１〜８０重量％程度であり、所望のシリコン膜厚に応じて調整することができる。前記濃度が８０％を超えると析出しやすく均一な塗布膜が得られない。前記ケイ素化合物溶液は、目的の機能を損なわない範囲で必要に応じてフッ素系、シリコン系、ノニオン系等の表面張力調節剤を微量添加することができる。ノニオン系表面張力調節剤は、溶液の塗布対象物への濡れ性を良好化し、塗布した膜のレベルリング性を改良し、塗布膜のぶつぶつの発生、ゆず肌の発生等の防止に役立つものである。
【００３９】
また、上記ケイ素化合物溶液の粘度は、通常１〜１００ｍＰａ・ｓの範囲のものであり、塗布位置や目的の塗布膜厚に応じて適宜選択することができる。１００ｍＰａ・ｓを超えると均一な塗布膜を得ることが困難になる。
【００４０】
更に、上記一般式ＳｉｎＸｍのケイ素化合物を溶媒に溶解した溶液を基板に塗布する。上記溶液に使用する溶媒は、通常、室温での蒸気圧が０．００１〜１００ｍｍＨｇのものを用いる。蒸気圧が１００ｍｍＨｇより高い場合には、コーティングで塗布膜を形成する場合に溶媒が先に蒸発してしまい良好な塗布膜を形成することが困難になることがある。一方、蒸気圧が０．００１ｍｍＨｇより低い溶媒の場合、乾燥が遅くなりケイ素化合物のコーティング膜中に溶媒が残留し易くなり、後工程の熱処理にも良好のシリコン膜が得られがたいことがある。また、溶媒は、ケイ素化合物の溶解性と、溶液の安定性の点で、炭化水素系の溶媒、またはエーテル系溶媒が好ましく、更に好ましい溶媒としては、炭化水素系溶媒が挙げられる。
【００４１】
成膜室１１０にて液状材料を塗布された基板は、第１熱処理部１０３Ａにて、塗布絶縁膜形成の場合と同様な熱処理条件にて熱処理される。このとき、塗布膜中の溶媒が除去され、環ケイ素化合物が開環し、更にケイ素化合物が分解し固体のシリコン膜が基板に形成される。更に、第２熱処理部１０３Ｂにて、前記基板は、第１熱処理部１０３Ａでの熱処理温度より高い温度で熱処理される。この熱処理は、レーザアニール又はランプアニールにより短時間で行う。加熱温度は、レーザアニールの場合は約８００〜１５００℃、加熱時間は、１０〜８０ｎｓ程度が好ましく、ランプアニールの場合には、約５００〜１０００℃、１ｍｓ〜５ｓ（秒）程度が好ましい。この第２熱処理部１０３Ｂにて再度熱処理することで、第１熱処理部１０３Ａのみで熱処理されたものと比較して、シリコン膜の結晶性、緻密性及び他の膜との密着性が向上する。
【００４２】
（シリコン膜への不純物拡散方法）
次に、シリコン膜への不純物拡散方法（不純物含有半導体膜の形成方法）について説明する。この不純物拡散方法は、図５に示す装置を用いて行うことができる。このとき、図５の塗布液保管部１０５に保管される液状材料には不純物原子が含まれており、本実施形態の液状材料としては、リン原子又はボロン原子を含むＳＯＧ膜を不純物含有塗布液として用いている。Ｎ型の高濃度不純物領域を形成する場合は、エタノール及び酢酸エチルを溶媒としてＳｉ濃度が数ｗｔ％となるようにシロキサンポリマーを含有する液体に、該液体１００ｍｌあたり数百μｇのＰ２Ｏ５を含有するＳＯＧ膜を不純物含有塗布液として使用する。このような不純物含有塗布液を液滴吐出方式により基板上のシリコン膜に塗布する。
なお、ＳＯＧ膜に代わって、リン原子又はボロン原子とシリコン原子を含むシクロシランを用いてもよい。
【００４３】
更に、図５における第１の熱処理部１０３Ａにて熱処理すれば、シリコン膜上に不純物含有半導体膜が形成され、結晶化する。この熱処理においては、成膜室１１０と、第１の熱処理部１０３Ａとは、不活性ガス雰囲気にする必要がある。
また、更に図５の第２の熱処理部１０３Ｂにて、ランプアニールやレーザアニール等の高温短時間の熱処理を行うと、効率的にシリコン膜内にリン原子が拡散し、不純物含有半導体膜は結晶化すると共に、ガラス基板等の他の膜に悪影響を及ぼすことが少ない。
このように熱処理が施されたＴＦＴ基板は最後にアンローダ１０４でカセットに収納される。
この不純物拡散方法では、塗布工程及び高温短時間のアニール工程とも１分以内の処理が可能であり、非常に高い生産性を有する。なお、熱処理工程は数１０分程度必要であるが熱処理炉の長さや構造を工夫することによりタクト時間が削減される。
【００４４】
（導電膜の形成方法）
次に、導電性粒子を含有した液状材料を塗布して塗布導電膜を形成する方法について説明する。この塗布導電膜は、図５に示す装置を用いて製造することができる。このとき、図５の塗布液保管部１０５に保管される液状材料は、金属などの導電性物質の微粒子を液体例えば有機溶媒に分散させたものを用いる。例えば、粒径８〜１０ｎｍの銀微粒子をテルピネオールやトルエンなどの有機溶媒に分散させたものを、基板上に液滴吐出方式により塗布する。
【００４５】
更に、図５における第１の熱処理部１０３Ａにて、２５０〜３００℃で熱処理すれば、数百ｎｍの導電膜を得ることができる。導電性物質の微粒子には、そのほかにＡｕ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｏ、Ｃｒ、ＩＴＯなどがあり、塗布型導電膜形成装置により導電膜を形成することができる。得られた導電膜は、微粒子の集合であり非常に活性であるため、成膜室１１０と、第１の熱処理部１０３Ａとは、不活性ガス雰囲気にする必要がある。
【００４６】
また、塗布導電膜の抵抗値はバルクの抵抗値に比べると１桁程度高くなることがある。この場合には、図５の第２の熱処理部１０３Ｂにて、塗布導電膜を３００〜５００℃にて更に熱処理すると、導電膜の抵抗値が低下する。このとき同時に、ＴＦＴのソース領域と、塗布導電膜で形成したソース配線とのコンタクト抵抗、更にはドレイン領域と、塗布導電膜で形成したドレイン電極とのコンタクト抵抗を低減することができる。第２の熱処理部１０３Ｂにて、ランプアニールやレーザアニールなどの高温短時間の熱処理を行うと、塗布導電膜の低抵抗化とコンタクト抵抗の低減をより効果的に行うことができる。また、異種の金属を多層形成して、信頼性を向上させることもできる。Ａｇ等の卑金属は比較的空気中で酸化され易いので、その上に空気中で酸化されにくいＡｌやＣｕなどの貴金属を形成するとよい。
【００４７】
（液状材料の塗布方法）
図８から図１０は、薄膜を形成するための液状材料やフォトエッチング時のマスクに使用されるレジスト等の液体を塗布する塗布装置を示す図である。本実施形態では、塗布する液体としてレジスト液を例に挙げて説明する。レジスト液塗布に限らず、もちろん上述した各種塗布膜の形成にも利用できる。
【００４８】
図８において、ステージ３０１上に基板３０２が真空吸着されている。液状材料は、液体保管部３０７から供給管３０６を通してディスペンサヘッド３０４に供給される。液状材料は、更に、ディスペンサヘッド３０７に設けられた複数のノズル３０５から、基板３０２上に非常に多くのドット３０３として塗布される。
【００４９】
図９にノズル３０５の詳細断面図を示す。図９は、液滴吐出方式プリンタのヘッドと同様な構造であり、ピエゾ素子の振動で液状材料を吐出するようになっている。液状材料は、入り口部３１１から供給口３１２を介してキャビティ部３１３に溜まる。振動板３１５に密着しているピエゾ素子３１４の伸縮により該振動板３１５が動き、キャビティ３１３の体積が減少または増加する。液状材料は、キャビティ３１３の体積が減少するときノズル口３１６から吐出され、キャビティ３１３の体積が増加するとき、液状材料は、供給口３１２からキャビティ３１３に供給される。ノズル口３１６は、例えば、図１０に示すように２次元的に複数個配列されており、図８に示したように、基板３０２またはディスペンサ３０４が相対的に移動することによって、基板全面に液状材料がドット状に塗布される。
【００５０】
図１０において、ノズル口３１６の配列ピッチは、横方向ピッチＰ１が数１００μｍ、縦方向ピッチＰ２が数ｍｍである。ノズル口３１６の口径は数１０μｍ乃至数１００μｍである。一回の吐出量は数１０〜数１００ｎｇで、吐出される液状材料の液滴の大きさは直径数１０〜数１００μｍである。ドット状に塗布される液状材料は、ノズル３０５から吐出された直後は数１００μｍの円形である。液状材料を基板全面に塗布する場合は、前記ドット３０３のピッチも数１００μｍとし、回転数が数百−数千ｒｐｍで数秒間基板を回転すれば、均一な膜厚の塗布膜が得られる。塗布膜の膜厚は基板の回転数や回転時間だけでなく、ノズル口３１６の口径及びドット３０３のピッチによっても制御可能である。
【００５１】
この液状材料の塗布方式は、液体塗布方式であり、基板全面にドット状に塗布されるため、ドット３０３間の液状材料のない部分に液状材料が塗布されるように基板を移動例えば回転させればよいので、液状材料を効率的に使用することができる。なお、従来のスピンコート法では液状材料の使用効率は数％以下であるが、本方式では５０％以上とすることができる。この方式は、前述した塗布液にて形成される絶縁膜、シリコン膜、導電膜の形成に適用できるので、画像表示装置や電子機器のコスト低減に非常に大きな効果をもたらすものである。
【００５２】
また、液滴吐出方式の液体塗布において、ノズル口３１６の口径は更に小さくすることができるので、１０〜２０μｍ幅の線状から島状のパターンに塗布することも可能である。この技術をシリコン膜や導電膜の形成に用いれば、フォトリソグラフィー工程が不要な直接描画が可能となる。ＴＦＴのデザインルールが数１０μｍ程度であれば、この直接描画と塗布方式の薄膜形成技術を組み合わせることにより、ＣＶＤ装置、スパッタ装置、イオン打ち込みやイオンドーピング装置、露光装置、エッチング装置を使用しない液晶表示装置の製造が可能となる。即ち、液滴吐出方式の液体塗布装置と、レーザアニール装置やランプアニール装置などの熱処理装置のみで液晶表示装置を製造することが可能となる。
【００５３】
（トランジスタの製造方法）
本実施形態ではスタガ型トランジスタを備えたＴＦＴを一例として、図１から図３を用いて、トランジスタの製造方法について説明する。
図１（ａ）に示すようにガラス基板１０上に、第１絶縁膜１２が形成される。第１絶縁膜１２は、例えば、ポリシラザンを溶媒に混合した第１の液状材料をスピンコート法により塗布され、熱処理によりＳｉＯ２に転化されて形成される。
【００５４】
次に、フォトエッチング工程によりシリコン膜形成領域がパターニングされる。第１絶縁膜１２の上には、第１レジスト膜１７ａが形成され、該第１レジスト膜１７ａのパターンに合わせて第１レジスト膜１７ａと第１絶縁膜１２のシリコン膜領域がエッチングされる。この後、第１レジスト膜１７ａの表面をフッ素含有のガスを用いたプラズマで処理して撥液性にしても良い。被膜の形成後、シリコン原子が含有された第２の液状材料は、図１（ｂ）に示すように、液滴吐出方式によりシリコン膜領域に向けて滴下される。第１レジスト膜１７ａの表面は、プラズマの作用で撥液性を有し、更に、第２の液状材料が接触する第１絶縁膜１２の表面は親液性を有するので、第２の液状材料は、スムースにシリコン膜領域に進入することが可能となる。第２の液状材料の塗布の終了後、熱処理によって、第２の液状材料に含有していた有機溶剤が除去される。この熱処理の加熱温度は約１００℃、加熱時間は数分間である。
【００５５】
図１（ｃ）に示すように、熱処理後、第１レジスト膜１７ａは、剥離され、更に、第１の熱処理及び第２の熱処理によって、シリコン塗布膜は固体化され、シリコン膜１４が形成される。
【００５６】
図１（ｄ）に示すように、シリコン膜１４の形成後、後にゲート絶縁膜１６となる第２絶縁層１６ａが形成される。第２絶縁層１６ａは、下層の絶縁膜と同様に、例えば、ポリシラザンを溶媒に混合した第１の液状材料をスピンコート法により塗布され、熱処理によりＳｉＯ２に転化されて形成される。
【００５７】
図１（ｅ）に示すように、第２絶縁層１６ａ形成後、図１（ｂ）と同様に、フォトエッチング工程によりゲート電極形成領域がパターニングされる。第２絶縁層１６ａ上には、第２レジスト膜１７ｂが形成され、ゲート電極形成領域がパターニングされる。このとき、第２レジスト膜１７ｂの表面上にプラズマ処理しても良い。被膜の形成後、金等の金属粒子が含有された第３の液状材料は、液滴吐出方式によりゲート電極形成領域に向けて滴下される。第２レジスト膜１７ｂの表面は、プラズマの作用で撥液性を有し、更に、第３の液状材料が接触する第２絶縁層１６ａの表面は親液性を有するので、第３の液状材料は、スムースにゲート電極形成領域に進入することが可能となる。第３の液状材料の塗布の終了後、熱処理により第３の液状材料に含有していた有機溶剤が除去される。この熱処理の加熱温度は、約１００℃、加熱時間は、数分間である。
【００５８】
図１（ｆ）に示すように、熱処理後、第２レジスト膜１７ｂは剥離され、更に第２の熱処理によって、ゲート電極膜は微密化され、ゲート電極１８が形成される。ゲート電極１８の形成後、ゲート電極１８に陽極酸化膜１８ａが形成される。ここで、陽極酸化は、ゲート電極１８が形成されたガラス基板１０をクエン酸溶液に浸漬した状態で、ゲート電極１８の端子に電圧を印加して電流を流すことで行われる。
【００５９】
更に、図１（ｇ）に示すように陽極酸化膜１８ａが形成されたゲート電極１８をマスクとして、ゲート電極１８の下層の第２絶縁層１６ａを除いて、第２絶縁層１６ａがエッチングにより除去され、シリコン膜１４が露出する。
また、更に図２（ｈ）に示すように液滴吐出方式を用いて、シリコン膜１４にリン原子を含むＳＯＧ膜を有した不純物塗布液（不純物原子を含有する液状材料）１９を塗布し、シリコン膜１４と不純物塗布液１９とを接触配置させる。ここで、前述の熱処理を施すことによって不純物塗布液１９に含有していた有機溶剤が除去される。また更に、熱処理及びアニール処理を施すことによって不純物原子がシリコン膜１４へ拡散すると共に、結晶化し、ソース領域１４Ｓ及びドレイン領域１４Ｄが形成される。図２（ｉ）に示すように、第１絶縁膜１２上にソース領域１４Ｓ、ドレイン領域１４Ｄ及びチャネル領域１４Ｃとが形成され、ソース領域１４Ｓとドレイン領域１４Ｄの膜厚は、チャネル領域１４Ｃの膜厚よりも大きくなる。
【００６０】
図２（ｊ）に示すように、ソース領域１４Ｓ、ドレイン領域１４Ｄ及びチャネル領域１４Ｃが形成された後に、層間絶縁膜となる第３絶縁膜２０が形成される。第３絶縁膜２０は、下層の絶縁膜と同様に、例えば、ポリシラザンを溶媒に混合した第１の液状材料をスピンコート法により塗布され、熱処理によりＳｉＯ２に転化されて形成される。ここで、更に熱処理を加え、各種絶縁膜の緻密化と、注入した不純物の活性化を図る。
【００６１】
図２（ｋ）に示すように、第３絶縁膜２０上には、コンタクトホールを形成するための第３レジスト膜１７ｃが形成され、シリコン膜１４の表面までエッチングをし、コンタクトホールを開口する。
【００６２】
図２（ｌ）に示すように、コンタクトホール形成後、更に第３レジスト膜１７ｃ上に追加露光してソース電極及びドレイン電極の形成領域をパターニングし、第３絶縁膜２０の表面までエッチングを行う。
【００６３】
図３（ｍ）に示すように、電極パターン領域形成後、液滴吐出方式を用いて、銀等の金属粒子が含有された第４の液状材料が、ソース・ドレイン各電極形成領域に向けて滴下される。第３レジスト膜１７ｃの表面は、プラズマの作用で撥液性を有し、更に、第４の液状材料が接触する第３絶縁膜２０の表面は親液性を有するので、第４の液状材料は、スムースにソース・ドレイン各電極領域に進入することが可能となる。第４の液状材料の塗布の終了後、第１の熱処理によって、第４の液状材料に含有していた有機溶剤が除去され、固体状の金属膜が形成される。この熱処理の加熱温度は、約１００℃、加熱時間は、数分間である。
【００６４】
図３（ｎ）に示すように、熱処理後、第３レジスト膜１７ｃは、剥離され、更に、第２の熱処理によって、金属膜は焼成され、低抵抗のソース電極２４とドレイン電極２２とが形成される。電極形成後、最上層に保護膜（保護用絶縁層）２６が形成される。
【００６５】
なお、本第１の実施形態では、アクティブマトリクス型ＴＦＴを例に挙げて薄膜デバイスを説明したが、同じアクティブマトリクス基板としてＭＩＭ（金属−絶縁−金属）、ＭＩＳ（金属−絶縁−シリコン）などの他の２端子、３端子素子を画素スイッチング素子とするものにも同様に適用できる。例えばＭＩＭを用いたアクティブマトリクス基板の薄膜積層構造は半導体層を含まず、導電層と絶縁層のみで構成されるが、この場合にも本発明を適用できる。更には、本発明はアクティブマトリクス基板にのみでなく、単純マトリクス型の各種表示装置にも適用できる。また、表示要素としても液晶によらずに、例えば、ＥＬ（エレクトロルミネッセンス）や電気泳動などの表示要素を有する表示装置にも適用できる。更には、メモリ機能、信号処理機能、センサ機能、撮像機能などＴＦＴを含む各種半導体デバイスなど、導電層と絶縁層を含み、更には半導体層を含む種々の薄膜積層構造を有する薄膜デバイスに本発明を適用可能である。
【００６６】
上述したように、このトランジスタの製造方法によれば、スピンコート法等の容易な塗布方法で、露出したシリコン膜１４にソース領域１４Ｓ及びドレイン領域１４Ｄを形成することが可能となる。真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストで、半導体膜内への不純物原子の拡散を行い、不純物含有半導体膜を形成することが可能となる。
また、陽極酸化によってゲート電極１８の表面に陽極酸化膜１８ａを形成することができる。また、ゲート電極１８の陽極酸化した面をマスクとして、第２絶縁層１６ａをエッチングするので、フォトレジスト塗布工程、露光工程及び現像工程等が省略され、工程の簡略化ができる。
また、ゲート電極１８の陽極酸化した面をマスクとして、第２絶縁層１６ａをエッチングするので、フォトレジスト塗布工程、露光工程及び現像工程等が省略され、更に工程の簡略化ができる。
また、液滴吐出方式で不純物塗布液１９をシリコン膜１４に塗布してソース領域１４Ｓ及びドレイン領域１４Ｄを形成するので、不純物塗布液１９を所望の領域だけに塗布することができ、不純物塗布液１９を節約させることが可能となる。
また、Ｎ型又はＰ型の高濃度不純物領域を形成することができると共に、ＳＯＧ膜は、量産ラインを従来に比較して極めて少ない投資で構築することができ、また、製造装置のスループットを高くし、製造コストを大幅に削減することができる。ここで、リン原子又はボロン原子とＳｉ原子を含むシクロシランを用いても、同様の効果が得られる。
また、熱処理によって、シリコン膜１４への不純物原子の拡散を効率的に行い、ソース領域１４Ｓ及びドレイン領域１４Ｄの結晶化を施すことができ、好適なソース領域１４Ｓ及びドレイン領域１４Ｄを形成することが可能となる。
また、アニール処理によって、高温で、かつ、微小時間だけ熱を加えることができるので、更に効率的に半導体膜への不純物原子の拡散を行い、ソース領域１４Ｓ及びドレイン領域１４Ｄの結晶化を施すことができると共に、ガラス基板１０等の他の膜に悪影響を及ぼすことが少ないという効果がある。
【００６７】
また、上記の製造方法で製造されたトランジスタによれば、上記の製造方法と同様の効果が得られると共に、ソース領域１４Ｓとドレイン領域１４Ｄの膜厚は、チャネル領域１４Ｃの膜厚よりも大きいので、ソース領域１４Ｓ及びドレイン領域１４Ｄに形成するコンタクトホールに導電性材料を埋設した際には、良好な導電性を得ることが可能となる。また、チャネル領域１４Ｃがソース領域１４Ｓ及びドレイン領域１４Ｄよりも薄くなり、好適なスイッチング特性を得ることが可能となる。また、陽極酸化膜１８ａによってゲート電極１８と、ソース領域１４Ｓ及びドレイン領域１４Ｄとが電気的に絶縁され、良好な絶縁性を得ることが可能となる。
【００６８】
〔第２の実施形態〕
（トランジスタの製造方法）
本実施形態においては、本発明のトランジスタの別の製造方法について説明し、第１の実施形態と異なる工程を説明し、図１から図３と同一工程は一連の流れのみを説明する。また、図１から図３と同一要素には同一符号を付している。
【００６９】
図１（ａ）から図１（ｆ）に示すように、ガラス基板１０上に第１絶縁膜１２、シリコン膜１４、第２絶縁層１６ａ、ゲート電極１８が形成され、更にゲート電極１８に陽極酸化膜１８ａが形成される。
【００７０】
次に、図１１（ａ）に示すように陽極酸化膜１８ａが形成されたゲート電極１８をマスクとして、ゲート電極１８の下層の第２絶縁層１６ａを除いて第２絶縁層１６ａがエッチングにより除去されると共に、ゲート電極１８の下層のシリコン膜１４を除いてシリコン膜１４が一括してエッチングされる。
これによって、第１絶縁膜１２上にシリコン膜１４、第２絶縁膜１６、ゲート電極１８が同幅で形成され、シリコン膜１４が露出する。
【００７１】
続いて、図１１（ｂ）に示すように液滴吐出方式を用いて、シリコン膜１４にリン原子を含むＳＯＧ膜を有した不純物塗布液１９を塗布し、シリコン膜１４の側面と不純物塗布液１９とを接触配置させる。ここで、前述の熱処理を施すことによって不純物塗布液１９に含有していた有機溶剤が除去される。また更に、熱処理及びアニール処理を施すことによって不純物原子がシリコン膜１４へ拡散すると共に、結晶化し、ソース領域１４Ｓ及びドレイン領域１４Ｄが形成される。図１１（ｃ）に示すように、第１絶縁膜１２上にソース領域１４Ｓ、ドレイン領域１４Ｄ及びチャネル領域１４Ｃとが形成され、ソース領域１４Ｓとドレイン領域１４Ｄの膜厚は、チャネル領域１４Ｃの膜厚よりも大きくなる。
更に、続いて図２（ｊ）から図３（ｎ）に示すように、第３絶縁膜２０、ソース電極２４、ドレイン電極２２、保護膜（保護用絶縁層）２６が形成される。
【００７２】
上述したように、本実施形態のトランジスタの製造方法であっても、実施形態１と同様の効果が得られる。
【００７３】
〔第３の実施形態〕
次に、本発明を電気光学装置である液晶表示装置用のアクティブマトリクス基板に適用し、特に、画素電極を液滴吐出方式による導電性塗布膜にて形成する実施形態について説明する。
【００７４】
（透明電極の形成方法）
液滴吐出方式法による塗布ＩＴＯ膜を用いた透明電極の形成方法について説明する。この塗布ＩＴＯの成膜も、図５と同じ装置を用いて実施できる。本実施形態で用いる液状材料は、有機インジウムと有機スズとがキシロール中に９７：３の比率で８％配合された液状のもの（たとえば、旭電化工業株式会社製の商品名：アデカＩＴＯ塗布膜／ＩＴＯ−１０３Ｌ）である。なお、液状材料としては、有機インジウムと有機スズとの比が９９：１から９０：１０までの範囲にあるものを使用することができる。
【００７５】
液状材料は、図５の塗布液保管部１０５に保管され、成膜室１１０にて液滴吐出方式の塗布装置により基板上に吐出され、塗布膜が形成される。形成後、該塗布膜の熱処理が実施されるが、熱処理条件は下記の通り設定する。まず、図５の第１の熱処理部１０３Ａにて、２５０〜４５０℃の空気中あるいは酸素雰囲気中で３０分から６０分の第１の熱処理を行う。次に、第２の熱処理部１０３Ｂにて、２００〜４００℃の水素含有雰囲気中で３０〜６０分の第２の熱処理を行う。
【００７６】
上記の結果、有機成分が除去され、インジウム酸化物と錫酸化物の混合膜（ＩＴＯ膜）が形成される。熱処理により、膜厚が約５０〜約２００ｎｍのＩＴＯ膜は、シート抵抗が１０２〜１０４Ω／□で、光透過率が９０％以上となり、画素電極として十分な性能を備えたＩＴＯ膜とすることができる。前記第１の熱処理後のＩＴＯ膜のシート抵抗は１０５〜１０６Ω／□のオーダであるが、前記第２の熱処理のよりシート抵抗は１０２〜１０４Ω／□のオーダまで低下する。
【００７７】
（液晶表示装置の第１の実施形態）
図１２は、液晶表示装置用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図１３は、そのＩ−Ｉ′線に相当する位置での断面図である。
【００７８】
図１２及び図１３において、液晶表示装置用のアクティブマトリクス基板４００は、絶縁基板４１０上がデータ線Ｓｎ，Ｓｎ＋１…と走査線Ｇｍ，Ｇｍ＋１とによって複数の画素領域４０２に区画形成され、各画素領域４０２の各々に対してはＴＦＴ４０４が形成されている。
【００７９】
ＴＦＴ４０４は、ソース領域４１４とドレイン領域４１６との間にチャネルを形成するためのチャネル領域４１７、該チャネル領域４１７にゲート絶縁膜４１３を介して対峙するゲート電極４１５、該ゲート電極４１５の表面側に形成された層間絶縁膜４２１、該層間絶縁膜４２１のコンタクトホール４２１Ａを介してソース領域４１４に電気的接続するソース電極４３１、及び層間絶縁膜４２１のコンタクトホール４２１Ｂを介してドレイン領域４１６に電気的接続するＩＴＯ膜からなる画素電極４４１を有している。ソース電極４３１はデータ線Ｓｎ，Ｓｎ＋１…の一部であり、ゲート電極４１５は走査線Ｇｍ、Ｇｍ＋１…の一部である。
【００８０】
画素電極４４１は、ソース電極（データ線）４３１と同様、層間絶縁膜４２１の表面に形成される。このため、これらの電極同士が短絡しないように、画素電極４４１は、データ線Ｓｎ、Ｓｎ＋１と平行な外周縁４４１Ａ、４４１Ｂがデータ線Ｓｎ、Ｓｎ＋１よりもかなり内側に位置するように構成されている。
【００８１】
図１４（ａ）〜（ｄ）、図１５（ａ）〜（ｃ）は、本実施形態のアクティブマトリクス基板の製造方法を示す工程断面図である。アクティブマトリクス基板４００の製造方法では、まず、図１４（ａ）に示すように、絶縁基板４１０として汎用の無アルカリガラスを用いる。
【００８２】
まず、絶縁基板４１０を清浄化した後、絶縁基板４１０の上にＣＶＤ法やＰＶＤ法によりシリコン酸化膜などからなる下地保護膜４１１を形成する。ＣＶＤ法としては、たとえば減圧ＣＶＤ法（ＬＰＣＶＤ法）やプラズマＣＶＤ法（ＰＥＣＶＤ法）などがある。ＰＶＤ法としては、たとえばスパッタ法などがある。なお、下地保護膜４１１は、絶縁基板４１０に含まれる不純物や該基板表面の清浄度などにより省略することも可能である。
【００８３】
次に、ＴＦＴ４０４の能動層となるべき真性のシリコン膜などの半導体膜４０６を形成する。この半導体膜４０６もＣＶＤ法やＰＶＤ法により形成できる。このようにして得られる半導体膜４０６は、そのままアモルファスシリコン膜としてＴＦＴのチャネル領域などの半導体層として用いることができる。また、半導体膜１２０は、図１４（ｂ）に示すように、レーザ光などの光学エネルギーまたは電磁エネルギーを短時間照射して結晶化を進めてもよい。
【００８４】
次に、所定のパターンをもつレジストマスクを形成した後、このレジストマスクを用いて半導体膜４０６をパターニングし、図１４（ｃ）に示すように、島状の半導体膜４１２とする。半導体膜４１２にパターニングし、半導体膜４１２に対して液滴吐出法によって不純物塗布液を吐出し、熱処理又はアニール処理を施すことで、ソース領域４１４及びドレイン領域４１６を形成する。不純物イオンが導入されなかった部分はチャネル領域４１７となる。その後は、ＰＶＤ法やＣＶＤ法などでゲート絶縁膜４１３を形成する。
【００８５】
次に、ゲート電極となるアルミニウム膜などの薄膜をスパッタ形成する。通常はゲート電極とゲート配線とは、同一の金属材料などで同一の工程により形成される。ゲート電極となる薄膜を堆積した後、図１４（ｄ）に示すように、パターニングを行い、ゲート電極４１５を形成する。このとき走査線も形成される。ここで、チャネル領域４１７は、ゲート電極４１５下のみに形成される自己整合構造となるが、オフセットゲート構造やＬＤＤ構造のＴＦＴを構成してもよい。
【００８６】
次に、図１５（ａ）に示すように、シリコン酸化膜からなる層間絶縁膜４２１をＣＶＤ法あるいはＰＶＤ法で形成する。イオン注入と層間絶縁膜４２１の形成後、３５０℃程度以下の適当な熱環境下にて数十分から数時間の熱処理を施して注入イオンの活性化及び層間絶縁膜４２１の焼き締めを行う。
【００８７】
次に、図１５（ｂ）に示すように、層間絶縁膜４２１のうち、ソース領域４１４及びドレイン領域４１６に相当する位置にコンタクトホール４２１Ａ及び４２１Ｂを形成する。次に、ソース電極を形成するためのアルミニウム膜などをスパッタ形成した後、それをパターニングして、ソース電極４３１を形成する。このときデータ線も形成される。
【００８８】
次に、図１５（ｃ）に示すように、層間絶縁膜４２１の表面全体にＩＴＯ膜４０８を塗布成膜する。この塗布成膜にあたっては、液状材料の塗布材を用いることができ、かつ、液滴吐出方式法による塗布ができる。この第３の実施形態でも、絶縁基板４１０の表面側に塗布した膜については、溶剤を乾燥、除去した後、熱処理（焼成）を行う。このとき熱処理条件としては、たとえば、２５０〜４５０℃の空気中あるいは酸素雰囲気中で３０〜６０分の第１の熱処理を行った後、２００〜４００℃の水素含有雰囲気中で３０〜６０分の第２の熱処理を行う。その結果、有機成分が除去され、インジウム酸化物と錫酸化物の混合膜（ＩＴＯ膜）が形成される。
【００８９】
熱処理により、膜厚が約５０〜約２００ｎｍのＩＴＯ膜は、シート抵抗が１０２Ω／□〜１０４Ω／□で、光透過率が９０％以上となり、画素電極４４１として十分な性能を備えたＩＴＯ膜とすることができる。第１の熱処理後のＩＴＯ膜のシート抵抗は１０５〜１０６Ω／□のオーダであるが、第２の熱処理のよりシート抵抗は１０２〜１０４Ω／□のオーダまで低下する。
【００９０】
ＩＴＯ膜４０８を形成した後、パターニングして、図１３に示すように、画素電極４４１を形成すると、各画素領域４０２にＴＦＴ４０４が形成される。したがって、走査線Ｇｍを介して供給される制御信号によってＴＦＴ４０４を駆動すれば、画素電極４４１と対向基板（図示せず）との間に封入されている液晶セルには、データ線ＳｎからＴＦＴ４０４を介して画像情報が書き込まれ、所定の表示を行うことができる。
【００９１】
このように、第３の実施形態では、画素電極４４１を形成するためのＩＴＯ膜とソース領域４１４及びドレイン領域４１６を形成するにあたって、液状の塗布材を、大型基板の処理に適している液滴吐出方式法などの塗布成膜法によって塗布したため、イオン注入装置のような高価な装置が不要となると共に、スパッタ法などの真空系を備えた大がかりな成膜装置を必要とする成膜法と違って、安価な成膜装置で成膜できる。
【００９２】
しかも、塗布成膜法よれば、図１９（ｂ）に示すように、画素電極４４１を構成するための液状またはペースト状の塗布材を、層間絶縁膜４２１の表面に塗布した際に塗布材がコンタクトホール４２１Ｂをスムースに埋めるので、画素電極４４１の表面形状は下層側の凹凸などの影響を受けにくい。それ故、表面に段差のない平坦な画素電極４４１（導電膜）を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生を防止できる。よって、この第３実施例によれば、表示品位が向上する。
【００９３】
これに対して図１９（ａ）のように、画素電極をスパッタＩＴＯ膜４５０で形成すると、このスパッタＩＴＯ膜４５０が形成される面の段差にならってスパッタＩＴＯ膜４５０が形成されてしまう。スパッタＩＴＯ膜４５０の表面に形成される段差は、不安定なラビングとリバースチルトドメインの原因となって、表示品質を低下させてしまう。
【００９４】
更に、スパッタＩＴＯ膜４５０は、コンタクトホール４２１Ｂを全て埋め込むように形成することが困難であるので、そこに開口部が形成されてしまう。この開口部の存在も、不安定なラビングとリバースチルトドメインの原因となる。したがって、図１９（ｂ）のように塗布ＩＴＯ膜にて画素電極４４１を形成することが有用である。
【００９５】
〔第４の実施形態〕
（液晶表示装置の第２の実施形態）
図１６は、液晶表示装置用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図１７は、そのＩＩ−ＩＩ′線に相当する位置での断面図である。
【００９６】
図１６及び図１７において、第４の実施形態に係る液晶表示装置用のアクティブマトリクス基板４０１上の薄膜デバイス構造が、第３の実施形態のアクティブマトリクス基板４００上の薄膜デバイス構造と相違する点は下記の通りである。まず、この第４の実施形態では、層間絶縁膜を、ゲート電極４１５の表面側において、下層側に位置する下層側層間絶縁膜４２１と、該下層側層間絶縁膜４２１の表面に形成された上層側層間絶縁膜４２２との２層構造としている。ここで、ソース電極４３１は、下層側層間絶縁膜４２１の表面に形成され、下層側層間絶縁膜４２１のコンタクトホール４２１Ａを介してソース領域４１４に電気的接続している。
【００９７】
これに対して、画素電極４４１は上層側層間絶縁膜４２２の表面に形成され、上層側層間絶縁膜４２２及び下層側層間絶縁膜４２１のコンタタトホール４２２Ａを介してドレイン領域４１６に電気的接続している。このように画素電極４４１はソース電極４３１と異なる層に構成されているので、これらの電極同士が短絡することはない。
【００９８】
そこで、第４の実施形態では、図１６からわかるように、いずれの画素領域４０２においても、画素電極４４１は、データ線Ｓｎ、Ｓｎ＋１と平行な２辺の外周縁４４１Ａ、４４１Ｂが、隣接画素間においてデータ線Ｓｎ、Ｓｎ＋１の上方に位置するように形成されている。また、画素電極４４１は、走査線Ｇｍ、Ｇｍ＋１に平行な２辺の外周縁４４１Ｃ、４４１Ｄが、隣接画素間において走査線Ｇｍ、Ｇｍ＋１の上方に位置するように形成されている。すなわち、画素電極４４１は、その一部がデータ線Ｓｎ、Ｓｎ＋１及び走査線Ｇｍ、Ｇｍ＋１の上方に被さっている。従って、画素電極４４１の４辺の外周縁４４１Ａ〜４４１Ｄと、データ線Ｓｎ，Ｓｎ＋１、走査線Ｇｍ，Ｇｍ＋１との間には、平面から見て隙間がない。それ故、データ線Ｓｎ、Ｓｎ＋１、走査線Ｇｍ、Ｇｍ＋１は、それら自身がブラックマトリクスとして機能する。この結果、ブラックマトリクス層形成のための工程数を増やさなくても、高品位の表示を行うことができる。
【００９９】
このようなアクティブマトリクス基板４０１の製造方法は、第３の実施形態で説明した図１４（ａ）〜図１４（ｄ）が共通する。そこで、以下の説明では、図１４（ｄ）に示す工程を行った以降の工程について、図１８（ａ）〜（ｄ）を参照して説明する。
【０１００】
まず、図１８（ａ）に示すように、ソース領域４１４、ドレイン領域４１６、チャネル領域４１７、ゲート絶縁膜４１３、及びゲート電極４１５を形成した後、ゲート電極４１５の表面側に、シリコン酸化膜からなる下層側層間絶縁膜４２１をＣＶＤ法あるいはＰＶＤ法で形成する。
【０１０１】
次に、図１８（ｂ）に示すように、下層側層間絶縁膜４２１のうち、ソース領域４１４に相当する位置にコンタクトホール４２１Ａを形成する。次に、ソース電極４３１及びデータ線を形成するためのアルミニウム膜をスパッタ形成した後、それをパターニングして、ソース電極４３１及びデータ線Ｓｎ、Ｓｎ＋１…を形成する。
【０１０２】
次に、図１８（ｃ）に示すように、下層側層間絶縁膜４２１の表面にシリコン酸化膜からなる上層側層間絶縁膜４２２をＣＶＤ法あるいはＰＶＤ法で形成する。次に、下層側層間絶縁膜４２１及び上層側層間絶縁膜４２２のうち、ドレイン領域４１６に相当する位置にコンタクトホール４２２Ａを形成する。次に、図１８（ｄ）に示すように、層間絶縁膜４２２の表面全体にＩＴＯ膜４０９を塗布成膜する。
【０１０３】
この塗布成膜にあたっても、第１から第３実施形態と同様、液状の塗布材を用いることができ、液滴吐出方式法で塗布することができる。また、この第４の実施形態でも、塗布したＩＴＯ膜４０９については、上述した第１、第２の熱処理が実施され、シート抵抗が低下される。
【０１０４】
しかる後に、ＩＴＯ膜４０９をパターニングして、図１７に示すように、画素電極４４１を形成する。この際に、図１６を参照して説明したように、いずれの画素領域２においても、画素電極４４１の４辺の外周縁４４１Ａ〜４４１Ｄが隣接する画素間においてデータ線Ｓｎ、Ｓｎ＋１、走査線Ｇｍ、Ｇｍ＋１に被さるようにパターニングされる。通常、データ線及び走査線は金属膜で形成されるので、これらのデータ線及び走査線が遮光膜となり、ブラックマトリクスとして利用できる。それ故、工程数を増やさなくても高品位の表示を行うことができる。
【０１０５】
しかも、画素領域４４１がデータ線及び走査線に被さるまでその形成範囲を最大限拡張したので、画素領域４０２の開口率が高い。これによって表示の輝度が向上する。また、この第４の実施形態では、画素電極４４１を形成するためのＩＴＯ膜を形成するにあたって、液状の塗布材を、大型基板の処理に適している液滴吐出方式法によって絶縁基板４１０上に塗布したため、図１９（ｂ）に示すように、画素電極４４１は下層側が凹部となっている部分ではその分厚く、凸部となっている部分ではその分薄く形成される。従って、データ線に起因する凹凸が画素電極４４１の表面に反映されない。それ故、表面に段差のない平坦な画素電極４４１を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生を防止できる。このような利点は、走査線の上層側においても同様である。よって、本発明によれば、表示品位が向上する。
【０１０６】
更に、画素電極４４１を形成するためのＩＴＯ膜を形成するにあたって、液状の塗布材をスピンコート法によって絶縁基板４１０上に塗布するため、スパッタ法などといった真空系を備えた大がかりな成膜装置を必要とする成膜法と違って、安価な成膜装置で成膜できる。
【０１０７】
しかも、塗布成膜法は段差被覆性に優れているので、下層側に下層側層間絶縁膜４２１及び上層側層間絶縁膜４２２のコンタクトホール４２１Ａ、４２２Ａが存在していても、その大きな凹凸は画素電極４４１（ＩＴＯ膜）の表面形状に影響を及ぼさない。すなわち、下層側層間絶縁膜４２１及び上層側層間絶縁膜４２２からなる２層構造の層間絶縁膜を形成したため、コンタクトホール４２１Ａ、４２２Ａに起因する凹凸が大きくても、表面に段差のない平坦な画素電極４４１を形成できる。従って、画素電極４４１がドレイン領域４１６に直接接続する構造を採用でき、下層側層間絶縁膜４２１と上層側層間絶縁膜４２２との層間にドレイン領域４１６に電気的接続する中継電極（ビア）を形成しなくてもよい分、製造工程を簡略化できる。
【０１０８】
なお、第４の実施形態でも、画素電極４４１を形成するにあたって、液状の塗布材からＩＴＯ膜を形成したため、液滴吐出方式法を用いたが、ペースト状の塗布材を用いれば印刷法を用いてＩＴＯ膜を形成することができる。更に、ペースト状の塗布材を用いればスクリーン印刷を利用することもできるので、画素電極４４１を形成すべき領域のみにペースト状の塗布材を印刷し、それに乾燥、熱処理を行ったものをそのまま画素電極４４１として用いてもよい。この場合にはエッチングによるＩＴＯ膜に対するパターニングが不要であるため、製造コストを大幅に低減できるという利点がある。
【０１０９】
また、第３及び第４の実施形態のいずれでも、層間絶縁膜のコンタクトホールの存在が画素電極４４１の表面形状に影響を及ぼしやすいプレーナ型のＴＦＴを例に説明したが、逆スタガ型等のＴＦＴにおいても、下層側に凹凸のある領域に画素電極を形成する場合に本発明を適用すれば、かかる凹凸が画素電極の表面形状に及ぼす影響を除去することができる。
【０１１０】
〔第５の実施形態〕
（液晶表示装置の第３の実施形態）
第５の実施形態の構造として、図１６のＩＩ−ＩＩ’断面が第４の実施形態の１７とは異なる構造を図２０に示す。第５の実施形態においても、層間絶縁膜４２０は、下層側に位置する下層側層間絶縁膜４２１と、この下層側層間絶縁膜４２１の表面上に積層された上層側層間絶縁膜４２２との２層構造になっている。
【０１１１】
図２０に示す構造が図１７と異なる点として、画素電極４４１が、上層側層間絶縁膜４２２の表面にスパッタ形成されたスパッタＩＴＯ膜４４６（導電性スパッタ膜）と、このスパッタＩＴＯ膜４４６の表面上に塗布成膜された塗布ＩＴＯ膜４４７（導電性透明塗布膜）との２層構造になっている点である。したがって、塗布ＩＴＯ膜４４７は、その下層側に位置するスパッタＩＴＯ膜４４６を介してドレイン領域４１６に電気的接続している。スパッタＩＴＯ膜４４６と塗布ＩＴＯ膜４４７とは、後述するように一括してパターニング形成されたものであるため、それらの形成領域は同一である。この点以外の構造は図１７と同じであるので、図１７で用いた符号と同一符号を付して、その詳細な説明を省略する。
【０１１２】
この第５の実施形態の構造においても、その平面的レイアウトは、第４の実施形態で説明した図１６と同一となるので、データ線Ｓｎ、Ｓｎ＋１…及び走査線Ｇｍ、Ｇｍ＋１…は、それら自身がブラックマトリクスとして機能する。したがって、工程数を増やさなくても高品位の表示を行うことができる。
【０１１３】
第４の実施形態において、ドレイン領域４１６にコンタクトする塗布ＩＴＯ膜４４７は、スパッタＩＴＯ膜に比較してのコンタクト抵抗が高い傾向にある。第５の実施形態では、塗布ＩＴＯ膜４４７はあくまで、スパッタＩＴＯ膜４４６を介してドレイン領域４１６に電気的接続しているので、コンタクト抵抗が大きいという問題点を解消できる利点がある。
【０１１４】
このようなアクティブマトリクス基板４０１の製造方法を、図２１（ａ）〜（ｅ）及び図２２（ａ）〜（ｅ）を参照して説明する。ここで、図２１（ａ）〜（ｅ）は、第４の実施形態の工程を示す図１４（ａ）〜（ｄ）及び図１８（ａ）と同じであるので、その説明を省略する。また、図２２（ｂ）、（ｃ）は、第４の実施形態の工程を示す図１８（ｂ）、（ｃ）と同一である。
【０１１５】
図２２（ａ）は、図２２（ｂ）の前工程としてのレジストパターン形成工程を示している。図２２（ｂ）に示すソース電極４３１及びソース線を形成するために、図２２（ａ）ではアルミニウム膜４６０をスパッタ法により形成している。その後、このアルミニウム膜４６０の上に、パターニングされたレジストマスク４６１を形成している。このレジスト膜４６１を用いてアルミニウム膜４６０をエッチングすることで、図２２（ｂ）に示すようにソース電極４３１及びデータ線が形成される。
【０１１６】
次に、図２２（ｃ）に示すように、下層側層間絶縁膜４２１の表面にシリコン酸化膜からなる上層側層間絶縁膜４２２をＣＶＤ法あるいはＰＶＤ法で形成する。イオン注入と層間絶縁膜４２０の形成後、３５０℃程度以下の適当な熱環境下にて数十分から数時間の熱処理を施して注入イオンの活性化、及び層間絶縁膜４２０（下層側層間絶縁膜４２１及び上層側層間絶縁膜４２２）の焼き締めを行う。
【０１１７】
次に、下層側層間絶縁膜４２１及び上層側層間絶縁膜４２２のうち、ドレイン領域４１６に相当する位置にコンタクトホール４２２Ａを形成する。次に、図２２（ｄ）に示すように、下層側層間絶縁膜４２１及び上層側層間絶縁膜４２２からなる層間絶縁膜４２０の表面全体にスパッタ法によりスパッタＩＴＯ膜４４６（導電性スパッタ膜）を形成する。
【０１１８】
続いて、図２２（ｅ）に示すように、スパッタＩＴＯ膜４４６の表面上に塗布ＩＴＯ膜４４７（導電性透明塗布膜）を形成する。この塗布ＩＴＯ膜４４７の形成にあたっては、第３及び第４の実施形態と同一のプロセス条件を採用できる。この第５の実施形態に表面側に塗布した液状またはペースト状の塗膜については、溶剤を乾燥、除去した後、熱処理装置内で熱処理を行う。
【０１１９】
熱処理条件としては、例えば、温度が２５０〜５００℃、好ましくは２５０〜４００℃の空気中あるいは酸素含有雰囲気中または非還元性雰囲気中で３０〜６０分の第１の熱処理（焼成）を行った後、温度が２００℃以上、好ましくは２００〜３５０℃の水素含有の還元性雰囲気中で３０〜６０分の第２の熱処理を行う。いずれの場合でも、第１の熱処理で安定化した皮膜が熱劣化しないように、第２の熱処理での処理温度は第１の熱処理での処理温度よりも低く設定する。
【０１２０】
このような熱処理を行うと、有機成分が除去されるとともに、塗膜はインジウム酸化物と錫酸化物の混合膜（塗布ＩＴＯ膜４４７）となる。その結果、膜厚が約５０〜約２００ｎｍの塗布ＩＴＯ膜４４７は、シート抵抗が１０２〜１０４Ω／□で、光透過率が９０％以上となり、スパッタＩＴＯ膜４４６とともに十分な性能を備えた画素電極４４１を構成することができる。しかる後に、基板温度が２００℃以下になるまで絶縁基板４１０を第２の熱処理を行った還元性雰囲気中または窒素ガスなどの非酸化性雰囲気中、あるいはその他の非酸化性雰囲気中に保持し、基板温度が２００℃以下になった以降、絶縁基板４１０を熱処理装置から大気中に取り出す。
【０１２１】
このように、絶縁基板４１０の温度が約２００℃以下に低下した後に大気にさらすのであれば、水素含有雰囲気下での第２の熱処理での還元により低抵抗化した皮膜が再び酸化してしまうことを防止できるので、シート抵抗の小さな塗布ＩＴＯ膜４４７を得ることができる。絶縁基板４１０を熱処理装置から大気中に取り出すときの温度は、塗布ＩＴＯ膜４４７の再酸化を防止するためには１００℃以下であることがより望ましい。塗布ＩＴＯ膜４４７の比抵抗は膜中の酸素欠陥が多い程低くなるので、大気中の酸素によって塗布ＩＴＯ膜４４７の再酸化が起きると比抵抗が増大するからである。
【０１２２】
このようにしてスパッタＩＴＯ膜４４６及び塗布ＩＴＯ膜４４７を形成した後、図２２（ｅ）に示すようにレジストマスク４６２を形成し、それらを一括して王水系やＨＢｒなどのエッチング液で、またはＣＨ４などを用いたドライエッチングによりパターニングして、図２０に示すように、画素電極４４１を形成する。これにより、各画素領域４０２のそれぞれにＴＦＴが形成される。したがって、走査線Ｇｍを介して供給される制御信号によってＴＦＴを駆動すれば、画素電極４４１と対向基板（不図示）との間に封入されている液晶には、データ線ＳｎからＴＦＴを介して画像情報が書き込まれ、所定の表示を行うことができる。
【０１２３】
また、本実施形態では、画素電極４４１を形成するにあたっては塗布ＩＴＯ膜４４７を用いている。この塗布成膜法は段差被覆性に優れているので、図３３（ｂ）に示すように、塗布ＩＴＯ膜４４７を構成するための液状またはペースト状の塗布材は、コンタクトホール４２２Ａに起因して生じたスパッタＩＴＯ膜４４６表面の凹凸などをスムースに埋める。また、塗布材を絶縁基板４１０上に塗布すると、塗布ＩＴＯ膜４４７は凹部となっている部分ではその分厚く、凸部となっている部分ではその分薄く形成される。
【０１２４】
したがって、データ線４３１に起因する凹凸も画素電極４４１の表面に反映されない。走査線４１５の上層側においても同様である。それ故、表面に段差のない平坦な画素電極４４１を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。よって、本発明によれば、表示品位が向上する。
【０１２５】
一方、図３３（ａ）のように、画素電極をスパッタＩＴＯ膜４４６のみで形成すると、このスパッタＩＴＯ膜４４６が形成される面の段差にならってスパッタＩＴＯ膜４４６が形成されてしまう。スパッタＩＴＯ膜４４６の表面に形成される段差は、不安定なラビングとリバースチルトドメインの原因となって、表示品質を低下させてしまう。しかも、スパッタＩＴＯ膜４４６は、コンタクトホール４２２Ａを全て埋め込むように形成することが困難であるので、そこに開口部が形成されてしまう。この開口部の存在も、不安定なラビングとリバースチルトドメインの原因となる。従って、塗布ＩＴＯ膜４４７を形成することが有用である。
【０１２６】
また、第５の実施形態のように、画素電極４４１とソース電極４３１とを異なる層間に形成することを目的に層間絶縁膜４２０を２層構造とした場合には、コンタクトホール４２２Ａのアスペクト比が大きくなるが、塗布ＩＴＯ膜４４７を用いると、平坦な画素電極４４１を形成できるという効果が顕著である。また、スパッタＩＴＯ膜４４６は塗布ＩＴＯ膜４４７に比較してレジストマスクとの密着性が悪いという傾向にあるが、本実施形態では、塗布ＩＴＯ膜４４７の表面にレジストマスク４６２を形成するので、パターニング精度が低くなるという問題点も生じない。それ故、高精細パターンをもつ画素電極４４１を構成できる。
【０１２７】
〔第６の実施形態〕
（液晶表示装置の第４の実施形態）
図２３は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図２４はそのＩＩＩ−ＩＩＩ′線に相当する位置での断面図である。なお、この第６の実施形態において、第５の実施形態と共通する部分については同一の符号を付してそれらの説明を省略する。
【０１２８】
図２３において、この第６に実施形態に係る液晶表示用のアクティブマトリクス基板４０１も、絶縁基板４１０上がデータ線４３１と走査線４１５とによって複数の画素領域４０２に区画形成され、各画素領域４０２の各々に対してはＴＦＴが形成されている。
【０１２９】
この第６の実施形態の構造においても、その平面的レイアウトはスパッタＩＴＯ膜を除いて、第４及び第５実施形態で説明した図１６と同一となるので、データ線Ｓｎ、Ｓｎ＋１…及び走査線Ｇｍ、Ｇｍ＋１…は、それら自身がブラックマトリクスとして機能する。従って、工程数を増やさなくても高品位の表示を行うことができる。
【０１３０】
この第６の実施形態が第５の実施形態と相違する点は、スパッタＩＴＯ膜４５６と塗布ＩＴＯ膜４５７とは、後述するように別々にパターニング形成されたものであるため、それらの形成領域は相違し、塗布ＩＴＯ膜４５７の形成領域はスパッタＩＴＯ膜４５６の形成領域よりも広くなっている。ここで、第５の実施形態のように、塗布ＩＴＯ膜とスパッタＩＴＯ膜とを同一の領域に形成する場合には、両ＩＴＯ膜を一括してパターニングすることができる。即ち、レジストマスクは、それとの密着性のよい塗布ＩＴＯ膜の表面にのみ形成され、レジストマスクとの密着性のわるいスパッタＩＴＯ膜の表面に形成する必要はなかった。それ故、高精細パターンを達成できる。
【０１３１】
これに対して第６の実施形態の場合には、スパッタＩＴＯ膜の表面にもレジストマスクを形成する必要が生ずる。しかし、塗布ＩＴＯ膜がスパッタＩＴＯ膜の形成領域よりも広い領域に形成されている場合には、たとえスパッタＩＴＯ膜とレジストマスクとの密着性がわるくてパターニング精度が低くても、レジストマスクとの密着性がよい塗布ＩＴＯ膜のパターニング精度が最終的なパターンを規定するので、高精細パターンを達成できる。
【０１３２】
このような構成のアクティブマトリクス基板４０１の製造方法は、第５の実施形態で説明した図２１（ａ）〜図２１（ｅ）に示す工程が共通し、更に、図２５（ａ）〜（ｃ）の工程も共通する。そこで、以下の説明では、図２５（ｄ）に示す工程以降の工程のみについて、図２５（ｄ）〜（ｆ）を参照して説明する。
【０１３３】
図２５（ｃ）では、下層側層間絶縁膜４２１の表面にシリコン酸化膜からなる上層側層間絶縁膜４２２が形成され、かつ、コンタクトホール４２２Ａが形成されている。
【０１３４】
次に、図２５（ｄ）に示すように、下層側層間絶縁膜４２１及び上層側層間絶縁膜４２２からなる層間絶縁膜４２０の表面全体にスパッタ法によりＩＴＯ膜４５６（導電性スパッタ膜）を形成する。ここまでの工程も第５の実施形態と同様である。但し、この第６の実施形態では、スパッタＩＴＯ膜４５６だけをまず王水系やＨＢｒなどのエッチング液、またはＣＨ４などを用いたドライエッチングによりパターニングする。即ち、スパッタＩＴＯ膜４５６を形成した後、図２５（ｄ）に示すように、レジストマスク４６４を形成し、それをパターニングする。このレジストマスク４６４を使用してスパッタＩＴＯ膜４５６をエッチングして、図３１（Ｅ）に示すように、画素電極４４１の形成予定領域よりも狭い領域にスパッタＩＴＯ膜４５６を残す。
【０１３５】
次にスパッタＩＴＯ膜４５６の表面側に塗布ＩＴＯ膜４５７（導電性透明塗布膜）を形成する。この塗布ＩＴＯ膜４５７の形成にあたっても、上述した各実施形態にて説明した塗布材を用いることができる。
【０１３６】
このようにして塗布ＩＴＯ膜４５７を形成した後、図２５（Ｆ）に示すように、レジストマスク４６２を形成し、それを王水系やＨＢｒなどのエッチング液、またはＣＨ４などを用いたドライエッチングによりパターニングして、図２４に示すように、画素電極４４１を形成する。
【０１３７】
この第６の実施形態の構造においても、第５の実施形態の構造と同様の効果を奏することができる。特に、ドレイン領域４１６にコンタクトする塗布ＩＴＯ膜４５７は、スパッタＩＴＯ膜に比較してのコンタクト抵抗が高い傾向にあるが、第６の実施形態では塗布ＩＴＯ膜４５７はあくまで、スパッタＩＴＯ膜４５６を介してドレイン領域４１６に電気的接続しているので、コンタクト抵抗が大きいという問題点を解消できる利点がある。また、スパッタＩＴＯ膜４５６は薄くてよいため、たとえレジストマスク４６４との密着性が悪くても短時間のエッチングで済むので、パターニングに支障がない。また、パターニング精度の高い塗布ＩＴＯ膜４５７に対するパターニング精度が画素電極４４１の最終的なパターン精度を規定するので、高精細パターンを達成できる。
【０１３８】
〔第７の実施形態〕
（液晶表示装置の第５の実施形態）
図２６は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図２７は、そのＩＶ−ＩＶ′線に相当する位置での断面図である。
【０１３９】
この第７の実施形態の特徴的構造は、画素電極４４１は上層側層間絶縁膜４２２の表面に塗布成膜された塗布ＩＴＯ膜４６８（導電性透明塗布膜）から構成され、この塗布ＩＴＯ膜４６８は、下層側層間絶縁膜４２１の表面にスパッタ法により形成されたアルミニウム膜からなる中継電極４６６に対して、上層側層間絶縁膜４２２のコンタクトホール４２２Ａを介して電気的に接続されている。また、中継電極４６６は下層側層間絶縁膜４２１のコンタクトホール４２１Ｂを介してドレイン領域４１６に電気的に接続されている。従って、画素電極４４１は、その下層側に位置する中継電極４６６を介してドレイン領域４１６に電気的接続していることになる。
【０１４０】
ここで、中継電極４６６はアルミニウム膜であり、光透過性がないので、開口率を低下させないように、その形成領域はコンタクトホール４２１Ｂの内部及び周囲に限定されている。
【０１４１】
このような構成のアクティブマトリクス基板４０１の製造方法は、第５の実施形態で説明した図２１（ａ）〜図２１（ｅ）に示す工程が共通する。そこで、以下の説明では、図２１（ｅ）に示す工程の後に行う工程のみについて図２８（ａ）〜（ｄ）を参照して説明する。
【０１４２】
図２８（ａ）に示すように、下層側層間絶縁膜４２１のうち、ソース領域４１４及びドレイン領域４１６に相当する位置にコンタクトホール４２１Ａ、４２１Ｂを形成した後、ソース電極４３１及びデータ線を形成するためのアルミニウム膜４６０（導電性スパッタ膜／金属膜）をスパッタ形成する。
【０１４３】
次に、レジストマスク４７０を形成し、このレジストマスク４７０を用いてアルミニウム膜４６０をパターニングする。この結果、図２８（ｂ）に示すように、ソース電極４３１、データ線、及び中継電極４６６を同時形成する。
【０１４４】
次に、図２８（ｃ）に示すように、下層側層間絶縁膜４２１の表面にシリコン酸化膜からなる上層側層間絶縁膜４２２をＣＶＤ法あるいはＰＶＤ法で形成する。次に、上層側層間絶縁膜４２２のうち、中継電極４６６に相当する位置（ドレイン領域４１６に相当する位置）にコンタクトホール４２２Ａを形成する。
【０１４５】
次に、図２８（ｄ）に示すように、下層側層間絶縁膜４２１及び上層側層間絶縁膜４２２からなる層間絶縁膜４２０の表面全体に塗布ＩＴＯ膜４６８（導電性透明塗布膜）を形成する。この塗布ＩＴＯ膜４６８の形成にあたっても、上述した各実施形態にて説明した塗布材を用いることができる。
【０１４６】
このようにしてＩＴＯ膜４６８を形成した後、レジストマスク４６２を形成し、それをパターニングして、図２７に示すように、画素電極４４１を形成する。この際にも、図２６からわかるように、データ線Ｓｎ、Ｓｎ＋１…及び走査線Ｇｍ、Ｇｍ＋１…からなるブラックマトリクスを構成できる。しかも、画素領域４０２の開口率が高くなり、表面に段差のない平坦な画素電極４４１を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。
【０１４７】
また、塗布ＩＴＯ膜４６８からなる画素電極４４１はスパッタＩＴＯ膜などに比較してドレイン領域４１６（シリコン膜）とのコンタクト抵抗が高い傾向にあるが、この第７の実施形態では、塗布ＩＴＯ膜４６８がスパッタ形成したアルミニウム膜からなる中継電極４６６を介してドレイン領域４１６に電気的接続しているので、コンタクト抵抗が大きいという問題点も解消できる。
【０１４８】
なお、本実施形態では、中継電極４６６としてアルミニウムを用いたが、アルミニウムと高融点金属、或いはそれら金属シリサイドとの２層膜を中継電極４６６に用いれば、塗布ＩＴＯ膜４６８とのコンタクト抵抗をより低く抑えることができる。即ち、タングステンやモリブデンなどの高融点金属はアルミニウムに比して酸化されにくいため、酸素を多量に含む塗布ＩＴＯ膜４６８と接触しても酸化されることがない。それ故、中継電極４６６と塗布ＩＴＯ膜４６８とのコンタクト抵抗を低く保つことができる。
【０１４９】
〔第８の実施形態〕
（液晶表示装置の第６の実施形態）
図２９は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図３０は、そのＶ−Ｖ′線に相当する位置での断面図である。
【０１５０】
この第８の実施形態は、図１１及び図１２に示す第３の実施形態の構造を改良し、中継電極４８０により塗布ＩＴＯ膜４４１とドレイン領域４１６との電気的接続を確保した点に特徴がある。
【０１５１】
図２９において、この第８の実施形態に係るアクティブマトリクス基板４０１も、絶縁基板４１０上がデータ線４３１と走査線４１５とによって複数の画素領域４０２に区画形成され、各画素領域４０２の各々に対してはＴＦＴ（画素スイッチング用の非線型素子）が形成されている。ここで、画素電極の平坦化やそのコンタクト抵抗の低減だけを目的とするのであれば、以下のように構成できる。即ち、図３０に示すように、第８の実施形態では、層間絶縁膜４２１は、１層のシリコン酸化膜だけからなっている。
【０１５２】
塗布ＩＴＯ膜から成る画素電極４４１は、その下層側において層間絶縁膜４２１の表面にスパッタ法により形成されたアルミニウム膜（導電性スパッタ膜／金属膜）からなる中継電極４８０の表面側に形成されている。したがって、画素電極４４１は中継電極４８０を介してドレイン領域４１６に電気的に接続されている。ここでも、中継電極４８０はアルミニウム膜であり、光透過性がないので、その形成領域はコンタクトホール４２１Ｂの内部及びその周囲のみに限定されている。
【０１５３】
この第８の実施形態では、画素電極４４１はソース電極４３１と同一の層間に構成されているので、これらの電極同士が短絡しないように配置される。（図２９、図３０参照）
【０１５４】
このような構成のアクティブマトリクス基板４０１の製造方法は、第５の実施形態で説明した図２１（ａ）〜図２１（ｅ）に示す工程が概ね共通する。そこで、以下の説明では、図２１（ｅ）に示す工程の後に行う工程のみについて図３１（ａ）〜図３１（ｃ）を参照して説明する。
【０１５５】
図３１（ａ）に示すように、層間絶縁膜４２１のうち、ソース領域４１４及びドレイン領域４１６に相当する位置にコンタクトホール４２１Ａ，４２１Ｂを形成する。
【０１５６】
次に、ソース電極４３１及びデータ線を形成するためのアルミニウム膜４６０をスパッタ形成した後、レジストマスク４７０を形成する。
【０１５７】
次に、レジストマスク４７０を用いてアルミニウム膜４６０をパターニングして、図３１（ｂ）に示すように、ソース電極４３１、データ線、及び中継電極４８０を形成する。
【０１５８】
次に、図３１（ｃ）に示すように、層間絶縁膜４２１の表面側全体に塗布ＩＴＯ膜４８２（導電性透明塗布膜）を形成する。この塗布ＩＴＯ膜４８２を形成するにあたっても、上述した各実施例の塗布材を用いることができる。
【０１５９】
このようにして塗布ＩＴＯ膜４８２を形成した後、レジストマスク４８４を形成し、それを用いてＩＴＯ膜４８２をパターニングして、図３０に示すように、画素電極４４１を形成する。
【０１６０】
この第８の実施形態でも画素電極４４１を形成するにあたっては、段差被覆性に優れている塗布成膜法を用いるため、表面に段差のない平坦な画素電極４４１を形成できる。したがって、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。また、中継電極が介在することで、塗布成膜法により形成したＩＴＯ膜からなる画素電極４４１とドレイン領域４１６とのコンタクト抵抗が高くなる問題を解消できる。
【０１６１】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、第７及び第８の実施形態では、工程数を最小限とするという観点から中継電極４６６、４８０をソース電極４３１及びデータ線と同時形成してそれらと同一材質からなる金属膜（アルミニウム膜）から構成した。これに代えて、図３２（ａ）に示すように、層間絶縁膜４２０を下層側層間絶縁膜４２１及び上層側層間絶縁膜４２２から構成した場合に、塗布成膜により形成したＩＴＯ膜からなる画素電極４４１及び導電性スパッタ膜から形成した中継電極４８６の双方を、上層側層間絶縁膜４２２の表面上に形成してもよい。
【０１６２】
このように構成した場合には、第７の実施形態と違って、画素電極４４１の形成領域を拡張できるので、データ線及び走査線をブラックマトリクスとして利用できる。また、中継電極４８６（導電性スパッタ膜）をソース電極４３１と異なる工程で形成することになるので、その材質についてはソース電極４３１と同一の金属材料、あるいは異なる材料のいずれであってもよい。
【０１６３】
また、第７及び第８の実施形態ではいずれも、層間絶縁膜のコンタクトホールの存在が画素電極の表面形状に影響を及ぼしやすいプレーナ型のＴＦＴを例に説明したが、逆スタガ型等のＴＦＴに本発明を適用することも可能である。特に、凹凸のある領域の上に画素電極を形成せざるを得ない場合に、本発明のように塗布成膜により形成した導電性透明塗布膜を用いた画素電極を形成すれば、かかる凹凸が画素電極の表面形状に及ぼす影響を除去することができる。
【０１６４】
例えば、図３２（ｂ）に示す逆スタガ型のＴＦＴにおいて、画素電極４４１に塗布ＩＴＯ膜を用いれば、画素電極４４１表面の平坦化を図ることができる。図３２（ｂ）に示すＴＦＴでは、絶縁基板４１０の表面側に下地保護膜４１１、ゲート電極４１５、ゲート絶縁膜４１３、チャネル領域４１７を構成する真性のアモルファスシリコン膜、及びチャネル保護用の絶縁膜４９０がこの順序で積層されている。チャネル保護用の絶縁膜４９０の両側には高濃度Ｎ型のアモルファスシリコン膜がソース・ドレイン領域４１４、４１６が構成され、これらのソース・ドレイン領域４１４、４１６の表面にはクロム、アルミニウム、チタンなどのスパッタ膜からなるソース電極４３１及び中継電極４９２が構成されている。
【０１６５】
更に、それらの表面側には層間絶縁膜４９４及び画素電極４４１が構成されている。ここで、画素電極４４１は塗布ＩＴＯ膜から構成されているので、表面が平坦である。また、画素電極４４１は、層間絶縁膜４４１のコンタクトホールを介して中継電極４９６に電気的接続している。即ち、画素電極４４１は、スパッタ膜からなる中継電極４９６を介してドレイン領域４１６に電気接続しているため、塗布ＩＴＯ膜からなる画素電極４４１はドレイン領域４１６（シリコン膜）とのコンタクト抵抗が高いという問題を解消できる。更に、画素電極４４１は、ソース電極４３１と異なる層間に構成されているため、これらの電極が短絡することがない。それ故、画素電極４４１がデータ線や走査線（不図示）に被さる位まで画素電極４４１を広い領域に形成できるので、データ線や走査線自身をブラックマトリクスとして利用できるとともに、画素領域の開口率を高めることができる。
【０１６６】
更に、画素電極を形成するにあたって、液状の塗布材から塗布ＩＴＯ膜を形成するため液滴吐出方式法を用いたが、ペースト状の塗布材を用いれば印刷法を用いて塗布ＩＴＯ膜を形成することができる。更に、ペースト状の塗布材を用いればスクリーン印刷を利用することもできるので、画素電極を形成すべき領域のみにペースト状の塗布材を印刷し、それに乾燥、熱処理を行ったものをそのまま画素電極として用いてもよい。この場合にはエッチングによるＩＴＯ膜に対するパターニングが不要であるため、製造コストを大幅に低減できるという利点がある。
【０１６７】
なお、第３の実施形態〜第８の実施形態は、画素電極を塗布膜にて形成する例を説明したが、第１実施例にて説明した通り、画素電極以外の絶縁膜、導電層、半導体膜、不純物含有半導体膜のいずれか或いは全てを塗布膜にて形成できることは言うまでもない。
【０１６８】
〔第９の実施形態〕
（電子機器）
上述の実施形態の液晶表示装置を用いて構成される電子機器は、図３４に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、液晶パネルなどの表示パネル１００６、クロック発生回路１００８及び電源回路１０１０を含んで構成される。
【０１６９】
表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路１００２は、クロック発生回路１００８からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路１００４は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。
【０１７０】
このような構成の電子機器として、図３５に示す液晶プロジェクタ、図３６に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、図３７に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【０１７１】
図３５に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば３板プリズム方式の光学系を用いている。図３５において、プロジェクタ１１００では、白色光源のランプユニット１１０２から射出された投写光がライトガイド１１０４の内部で、複数のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶パネル１１１０Ｒ、１１１０Ｇ及び１１１０Ｂに導かれる。そして、それぞれの液晶パネル１１１０Ｒ、１１１０Ｇ及び１１１０Ｂによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、レッドＲ及びブルーＢの光が９０°曲げられ、グリーンＧの光が直進するので各色の画像が合成され、投写レンズ１１１４を通してスクリーンなどにカラー画像が投写される。
【０１７２】
図３６に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示画面１２０６とを有する。
図３７に示すページャ１３００は、金属製フレーム１３０２内に、液晶表示基板１３０４、バックライト１３０６ａを備えたライトガイド１３０６、回路基板１３０８、第１及び第２のシールド板１３１０、１３１２、２つの弾性導電体１３１４，１３１６、及びフィルムキャリアテープ１３１８を有する。２つの弾性導電体１３１４，１３１６及びフィルムキャリアテープ１３１８は、液晶表示基板１３０４と回路基板１３０８とを接続するものである。
【０１７３】
ここで、液晶表示基板１３０４は、２枚の透明基板１３０４ａ，１３０４ｂの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図３４に示す駆動回路１００４、あるいはこれに加えて表示情報処理回路１００２を形成することができる。液晶表示基板１３０４に搭載されない回路は、液晶表示基板の外付け回路とされ、図３７の場合には回路基板１３０８に搭載できる。
【０１７４】
図３７はページャの構成を示すものであるから、液晶表示基板１３０４以外に回路基板１３０８が必要となるが、電子機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板１３０４である。あるいは、液晶表示基板１３０４を筺体としての金属フレーム１３０２に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。更に、バックライト式の場合には、金属製フレーム１３０２内に、液晶表示基板１３０４と、バックライト１３０６ａを備えたライトガイド１３０６とを組み込んで、液晶表示装置を構成することができる。
【０１７５】
これらに代えて、図３８に示すように、液晶表示基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテープ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
【図面の簡単な説明】
【図１】第１実施形態の薄膜トランジスタの製造過程を示す断面図。
【図２】第１実施形態の薄膜トランジスタの製造過程を示す断面図。
【図３】第１実施形態の薄膜トランジスタの製造過程を示す断面図。
【図４】第１実施形態のスピンコータによる塗布膜形成装置の構成図。
【図５】第１実施形態の液滴吐出方式による塗布膜形成装置の構成図。
【図６】第１実施形態の液体塗布装置の構成図。
【図７】図６の液体塗布装置による処理後の状態を示す概略説明図。
【図８】第１実施形態の他の液体塗布装置の構成図。
【図９】図８の液体塗布装置の部分拡大図。
【図１０】図８の液体塗布装置の部分拡大図。
【図１１】第２実施形態の薄膜トランジスタの製造過程を示す断面図。
【図１２】第３実施形態のアクティブマトリクス基板を拡大した平面図。
【図１３】図１２のＩ−Ｉ′線に相当する位置で切断した断面図。
【図１４】図１２のアクティブマトリクス基板の製造方法を示す断面図。
【図１５】図１４に示す工程以降に行う各工程を示す断面図。
【図１６】第４実施形態のアクティブマトリクス基板を拡大した平面図。
【図１７】図１６のＩＩ−ＩＩ′線で切断した断面図。
【図１８】図１６のアクティブマトリクス基板の製造方法を示す断面図。
【図１９】比較例及びコンタクトホール付近の縦断面図。
【図２０】図１６のＩＩ−ＩＩ′線で切断した第５実施形態の縦断面図。
【図２１】図２０のアクティブマトリクス基板の製造方法を示す断面図。
【図２２】図２１の工程に引き続き実施される工程を示す断面図。
【図２３】第６実施形態のアクティブマトリクス基板を拡大した平面図。
【図２４】図２３のＩＩＩ−ＩＩＩ′線で切断した断面図。
【図２５】図２３のアクティブマトリクス基板の製造方法を示す断面図。
【図２６】第７実施形態のアクティブマトリクス基板を拡大した平面図。
【図２７】図２６のＩＶ−ＩＶ′線で切断した断面図。
【図２８】図２６のアクティブマトリクス基板の製造方法を示す断面図。
【図２９】第８実施形態のアクティブマトリクス基板を拡大した平面図。
【図３０】図２９のＶ−Ｖ′線に相当する位置での断面図である。
【図３１】図２９のアクティブマトリクス基板の製造方法を示す断面図。
【図３２】他の実施形態のアクティブマトリクス基板の説明図。
【図３３】比較例及びコンタクトホール付近の縦断面図。
【図３４】第９実施形態の電子機器が有する液晶表示装置のブロック図。
【図３５】図３４の液晶表示装置を用いたプロジェクターの概略断面図。
【図３６】パーソナルコンピュータの概略説明図。
【図３７】ページャの組立分解斜視図。
【図３８】ＴＣＰを有する液晶表示装置を示す概略説明図。
【符号の説明】
１０  ガラス基板、１２、４１１  第１絶縁膜、１４、４０６  シリコン膜（半導体膜）、１４Ｃ、４１７  チャネル領域、１４Ｄ、４１６  ドレイン領域、１４Ｓ、４１４  ソース領域、１６、４１３  第２絶縁膜（ゲート絶縁膜）、１６ａ  第２絶縁層、１７ａ  第１レジスト膜（レジスト層）、１７ｂ  第２レジスト膜（レジスト層）、１７ｃ  第３レジスト膜（レジスト層）、１８、４１５  ゲート電極、１８ａ  陽極酸化膜、１９  不純物塗布液、２０  第３絶縁膜、４２１  層間絶縁膜、２２、４４１  ドレイン電極、画素電極、２４、４３１  ソース電極、２６  保護膜（保護用絶縁層）、３０５  ノズル（液状液滴吐出ノズル）、３１６  ノズル口（吐出口）、４００  アクティブマトリクス基板、４０４  薄膜トランジスタ、Ｇｍ  走査線、Ｓｎ  データ線
【図１】
2004247468.tif 000003
【図２】
2004247468.tif 000004
【図３】
2004247468.tif 000005
【図４】
2004247468.tif 000006
【図５】
2004247468.tif 000007
【図６】
2004247468.tif 000008
【図７】
2004247468.tif 000009
【図８】
2004247468.tif 000010
【図９】
2004247468.tif 000011
【図１０】
2004247468.tif 000012
【図１１】
2004247468.tif 000013
【図１２】
2004247468.tif 000014
【図１３】
2004247468.tif 000015
【図１４】
2004247468.tif 000016
【図１５】
2004247468.tif 000017
【図１６】
2004247468.tif 000018
【図１７】
2004247468.tif 000019
【図１８】
2004247468.tif 000020
【図１９】
2004247468.tif 000021
【図２０】
2004247468.tif 000022
【図２１】
2004247468.tif 000023
【図２２】
2004247468.tif 000024
【図２３】
2004247468.tif 000025
【図２４】
2004247468.tif 000026
【図２５】
2004247468.tif 000027
【図２６】
2004247468.tif 000028
【図２７】
2004247468.tif 000029
【図２８】
2004247468.tif 000030
【図２９】
2004247468.tif 000031
【図３０】
2004247468.tif 000032
【図３１】
2004247468.tif 000033
【図３２】
2004247468.tif 000034
【図３３】
2004247468.tif 000035
【図３４】
2004247468.tif 000036
【図３５】
2004247468.tif 000037
【図３６】
2004247468.tif 000038
【図３７】
2004247468.tif 000039
【図３８】
2004247468.tif 000040