(57)【要約】【課題】暗電流の発生を抑制すると共に、小型化が可能な固体撮像素子を提供する。【解決手段】半導体基板４０の表面領域に互いに略平行に延在して形成されたＰ型の分離領域４６と、複数の分離領域４６によって区画されたＮ型のチャネル領域４８と、チャネル領域４８に略直行し互いに略平行に延在して配置された複数の転送電極５２とを有し、チャネル領域４６の幅は、転送電極５２に電圧を印加することによってチャネル領域５２にポテンシャル井戸が形成される幅であって、転送電極５２−２，５２−３下の幅Ｗ２が転送電極５２−１下の幅Ｗ１よりも狭いことを特徴とする固体撮像素子によって上記課題を解決することができる。【選択図】        図２
2004247696.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面に所定の間隔を隔てて互いに略平行に配置され、前記半導体基板と同一導電型を有する複数のチャネル領域と、
隣接する前記チャネル領域の間で各チャネル領域間を電気的に分離する複数の分離領域と、
前記半導体基板上に前記チャネル領域及び前記分離領域と交差する方向に延在して互いに略平行に配列される複数の転送電極と、を備え、
前記複数のチャネル領域は、前記複数の転送電極の１乃至複数本に亘って第１の幅に形成される第１の領域及び前記第１の幅よりも狭い第２の幅に形成される第２の領域が交互に配置されると共に、前記第１の領域及び前記第２の領域を含んだ各チャネル領域で、その幅が基板深さ方向に対してポテンシャル障壁を形成させるよりも狭く設定されていることを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子において、
前記ポテンシャル障壁が前記チャネル領域と前記半導体基板との境界付近に形成されることを特徴とする固体撮像素子。
【請求項３】
請求項１又は２に記載の固体撮像素子において、
前記複数の転送電極は、前記適数本毎の転送電極下のチャネル領域に受光画素の１つが割り当てられることを特徴とする固体撮像素子。
【請求項４】
半導体基板の一主面に前記半導体基板と同一導電型の不純物を注入して半導体領域を形成する第１の工程と、
前記半導体基板上に互いに略平行に配列される複数の転送電極を形成する第２の工程と、
前記半導体領域に前記複数の転送電極と交差する方向で、且つ、互いに略平行に所定の間隔を隔てて前記半導体基板と逆導電型の不純物を注入して複数の分離領域を形成し、隣接する前記分離領域の間にチャネル領域を規定する第３の工程と、を有し、
前記第３の工程は、前記チャネル領域に前記複数の転送電極の１乃至複数本に亘って第１の幅に形成される第１の領域及び前記第１の幅よりも狭い第２の幅に形成される第２の領域を交互に配置すると共に、前記第１の領域及び前記第２の領域を含む前記チャネル領域の幅を基板深さ方向に対してポテンシャル障壁を形成させるよりも狭く設定することを特徴とする固体撮像素子の製造方法。
【請求項５】
請求項４に記載の固体撮像素子の製造方法において、
前記第３の工程は、前記分離領域の不純物濃度及び拡散深さの少なくとも一方を調整することにより、前記ポテンシャル障壁を前記チャネル領域と前記半導体基板との境界付近に形成させることを特徴とする固体撮像素子の製造方法。
【請求項６】
半導体基板の一主面に前記半導体基板と同一導電型の不純物を注入して半導体領域を形成する第１の工程と、
前記半導体領域に前記半導体基板と逆導電型の不純物を所定の間隔を隔てて互いに略平行に注入して複数の分離領域を形成すると共に、隣接する前記分離領域の間にチャネル領域を規定する第２の工程と、
前記半導体基板上に前記複数の分離領域と交差し、互いに略平行に配列される複数の転送電極を形成する第３の工程と、を有し、
前記第２の工程は、前記チャネル領域に前記複数の転送電極の１乃至複数本に亘って第１の幅に形成される第１の領域及び前記第１の幅よりも狭い第２の幅に形成される第２の領域を交互に配置すると共に、前記第１の領域及び前記第２の領域を含む前記チャネル領域の幅を基板深さ方向に対してポテンシャル障壁を形成させるよりも狭く設定することを特徴とする固体撮像素子の製造方法。
【請求項７】
請求項６に記載の固体撮像素子の製造方法において、
前記第２の工程は、前記分離領域の不純物濃度及び拡散深さの少なくとも一方を調整することにより、前記ポテンシャル障壁を前記チャネル領域と前記半導体基板との境界付近に形成させることを特徴とする固体撮像素子の製造方法。
【請求項８】
半導体基板の主面に所定の間隔を隔てて互いに略平行に配置され、前記半導体基板と同一導電型を有する複数のチャネル領域と、隣接する前記チャネル領域の間で各チャネル領域間を電気的に分離する複数の分離領域と、前記半導体基板上に前記チャネル領域及び前記分離領域と交差する方向に延在して互いに略平行に配列される複数の転送電極と、を有し、前記複数のチャネル領域が、前記複数の転送電極の１乃至複数本に亘って第１の幅に形成される第１の領域及び前記第１の幅よりも狭い第２の幅に形成される第２の領域が交互に配置されると共に、前記第１の領域及び前記第２の領域を含んだ各チャネル領域で、その幅が基板深さ方向に対してポテンシャル障壁を形成させるよりも狭く設定される固体撮像素子の駆動方法において、
実質的に同一の電位を前記複数の転送電極のそれぞれに与えて露光を行い、前記複数のチャネル領域の前記第１の領域に入射光に応じた情報電荷を蓄積する蓄積ステップと、
周期的に電位が変動するクロックパルスを前記複数の転送電極に与えて、前記複数のチャネル領域の第１の領域に蓄積された情報電荷を転送する転送ステップと、を有することを特徴とする固体撮像素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フレーム転送方式の固体撮像素子、固体撮像素子の製造方法及び固体撮像素子の駆動方法に関する。
【０００２】
【従来の技術】
図７は、フレーム転送方式のＣＣＤ固体撮像素子の構成を示す概略図である。
フレーム転送方式のＣＣＤ固体撮像素子は、撮像部１０ｉ、蓄積部１０ｓ、水平転送部１０ｈ及び出力部１０ｄから基本的に構成される。撮像部１０ｉには、光電変換素子列を兼ねる垂直シフトレジスタが蓄積部１０ｓに向かう方向に延在して互いに平行に配置される。撮像部１０ｉに入射した光は、各光電変換素子によって情報電荷に変換され、垂直転送されて蓄積部１０ｓに出力される。蓄積部１０ｓは、撮像部１０ｉの垂直シフトレジスタに連続する遮光された垂直シフトレジスタから構成される。情報電荷は一旦蓄積部１０ｓに保持された後、１行ずつ水平転送部１０ｈへ転送される。水平転送部１０ｈは、出力部１０ｄに向かう方向に延在する１行の水平シフトレジスタから構成される。水平転送部１０ｈは、蓄積部１０ｓから転送された情報電荷を受けて、情報電荷を１画素単位で出力部１０ｄへ転送する。出力部１０ｄは１画素毎の電荷量を電圧値に変換し、その電圧値の変化がＣＣＤ出力として取り出される。
【０００３】
図８は、従来のＣＣＤ固体撮像素子の撮像部１０ｉの構造を示す平面図である。また、図９は、図８に示す撮像部１０ｉをＸ−Ｘ方向に切り取った構造を示す断面図である。
【０００４】
Ｎ型の半導体基板２０に、Ｐ型の不純物が添加されたＰウェル２２が形成される。このＰウェル２２の表面領域に、Ｎ型の不純物が高濃度に添加されたＮウェル２４が形成される。Ｎウェル２４には、所定の間隔Ｗｃをもって互いに平行にＰ型の不純物が添加された分離領域２６が配置される。分離領域２６は幅Ｗｄを有する。Ｎウェル２４は、隣接する分離領域２６によって電気的に区画され、分離領域２６に挟まれた領域が情報電荷の転送経路であるチャネル領域２８となる。
【０００５】
Ｎウェル２４上には絶縁膜３０が設けられ、この絶縁膜３０を介してチャネル領域２８の延在方向に直行して複数の転送電極３２が互いに平行に配置される。これらの転送電極３２には、例えば、隣接する３つの転送電極３２−１，３２−２，３２−３の組合せ毎に３相の転送クロックφ１〜φ３が印加され、転送電極３２−１，３２−２，３２−３の下にあるチャネル領域２８のポテンシャルが制御されて情報電荷が転送される（例えば、特開２００１−１５６２８４号公報）。
【０００６】
図１０は、チャネル領域２８における深さ方向のポテンシャルの変化を示す図である。
【０００７】
転送電極３２に半導体基板２０に対して正電位を印加した場合、転送電極３２と絶縁膜３０との界面から除々にポテンシャルが低下し、Ｎウェル２４内でポテンシャルの極小値をとる。ポテンシャルの極小値を超えると、再びポテンシャルは上昇してＰウェル２２でポテンシャルの極大値をとり、半導体基板２０に向かってポテンシャルは低下する。その結果、Ｎウェル２４内にポテンシャル井戸が形成され、情報電荷の蓄積が可能となる。ここで、ポテンシャル井戸の蓄積許容量を超える情報電荷が発生した場合には、過剰な電荷はＮウェル２４とＰウェル２２との間のポテンシャル障壁を越えて半導体基板２０に排出される。
【０００８】
このような構成を有するＣＣＤ固体撮像素子の中には、撮像部１０ｉに情報電荷を蓄積する際に、全ての転送電極に負電位を印加してゲートをオフ状態にするＡＧＰ（Ａｌｌ  Ｇａｔｅ  Ｐｉｎｎｉｎｇ）という技術が用いられている。ＡＧＰでは、チャネル領域２８の表面付近にホールが集まり半導体基板２０と絶縁膜３０との界面に存在する界面準位にピンニング（ｐｉｎｎｉｎｇ）される。このピンニングされたホールで界面準位が満たされることによって露光期間中に生ずる暗電流を低減し、暗電流に伴って発生するブルーミングを防ぐことができることが知られている。
【０００９】
【特許文献１】
特開２００１−１５６２８４号公報
【００１０】
【発明が解決しようとする課題】
ＣＣＤ固体撮像素子はデジタルカメラやカメラ付き携帯電話に用いられており、カメラの解像度を向上するために画素密度を増加させ、消費電力を低減する等の利点からＣＣＤ固体撮像素子の小型化が求められている。
【００１１】
しかしながら、ＣＣＤ固体撮像素子を小型化するためにチャネル領域２８の幅Ｗｃを狭くしていくと、分離領域２６によるチャネル領域２８への影響が大きくなり、チャネル領域２８のＮウェル２４内におけるポテンシャルのプロファイルが変化する狭チャネル効果を生ずる。その結果、チャネル領域２８から半導体基板２０にかけて形成されるポテンシャル井戸の状態が変化し、ＣＣＤ固体撮像素子の特性が劣化する問題を生ずる。
【００１２】
本発明は、上記従来技術の問題を鑑み、特性の劣化を伴うことなくチャネル領域を狭小化することによって小型化を可能とすると共に、ＡＧＰ動作が可能である固体撮像素子、固体撮像素子の製造方法及び固体撮像素子の駆動方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決できる本発明は、半導体基板の主面に所定の間隔を隔てて互いに略平行に配置され、前記半導体基板と同一導電型を有する複数のチャネル領域と、隣接する前記チャネル領域の間で各チャネル領域間を電気的に分離する複数の分離領域と、前記半導体基板上に前記チャネル領域及び前記分離領域と交差する方向に延在して互いに略平行に配列される複数の転送電極とを備え、前記複数のチャネル領域は、前記複数の転送電極の１乃至複数本に亘って第１の幅に形成される第１の領域及び前記第１の幅よりも狭い第２の幅に形成される第２の領域が交互に配置されると共に、前記第１の領域及び前記第２の領域を含んだ各チャネル領域で、その幅が基板深さ方向に対してポテンシャル障壁を形成させるよりも狭く設定されていることを特徴とする固体撮像素子である。
【００１４】
ここで、前記ポテンシャル障壁が前記チャネル領域と前記半導体基板との境界付近に形成されることが好適である。
【００１５】
また、前記複数の転送電極は、前記適数本毎の転送電極下のチャネル領域に受光画素の１つが割り当てられることが好適である。
【００１６】
上記課題を解決できる本発明の別の態様は、半導体基板の一主面に前記半導体基板と同一導電型の不純物を注入して半導体領域を形成する第１の工程と、前記半導体基板上に互いに略平行に配列される複数の転送電極を形成する第２の工程と、前記半導体領域に前記複数の転送電極と交差する方向で、且つ、互いに略平行に所定の間隔を隔てて前記半導体基板と逆導電型の不純物を注入して複数の分離領域を形成し、隣接する前記分離領域の間にチャネル領域を規定する第３の工程とを有し、前記第３の工程は、前記チャネル領域に前記複数の転送電極の１乃至複数本に亘って第１の幅に形成される第１の領域及び前記第１の幅よりも狭い第２の幅に形成される第２の領域を交互に配置すると共に、前記第１の領域及び前記第２の領域を含む前記チャネル領域の幅を基板深さ方向に対してポテンシャル障壁を形成させるよりも狭く設定することを特徴とする固体撮像素子の製造方法である。
【００１７】
この本発明の固体撮像素子の製造方法において、前記第３の工程は、前記分離領域の不純物濃度及び拡散深さの少なくとも一方を調整することにより、前記ポテンシャル障壁を前記チャネル領域と前記半導体基板との境界付近に形成させることが好適である。
【００１８】
また、上記課題を解決できる本発明の別の態様は、半導体基板の一主面に前記半導体基板と同一導電型の不純物を注入して半導体領域を形成する第１の工程と、前記半導体領域に前記半導体基板と逆導電型の不純物を所定の間隔を隔てて互いに略平行に注入して複数の分離領域を形成すると共に、隣接する前記分離領域の間にチャネル領域を規定する第２の工程と、前記半導体基板上に前記複数の分離領域と交差し、互いに略平行に配列される複数の転送電極を形成する第３の工程とを有し、前記第２の工程は、前記チャネル領域に前記複数の転送電極の１乃至複数本に亘って第１の幅に形成される第１の領域及び前記第１の幅よりも狭い第２の幅に形成される第２の領域を交互に配置すると共に、前記第１の領域及び前記第２の領域を含む前記チャネル領域の幅を基板深さ方向に対してポテンシャル障壁を形成させるよりも狭く設定することを特徴とする固体撮像素子の製造方法である。
【００１９】
この固体撮像素子の製造方法において、前記第２の工程は、前記分離領域の不純物濃度及び拡散深さの少なくとも一方を調整することにより、前記ポテンシャル障壁を前記チャネル領域と前記半導体基板との境界付近に形成させることが好適である。
【００２０】
また、上記課題を解決できる本発明の別の態様は、半導体基板の主面に所定の間隔を隔てて互いに略平行に配置され、前記半導体基板と同一導電型を有する複数のチャネル領域と、隣接する前記チャネル領域の間で各チャネル領域間を電気的に分離する複数の分離領域と、前記半導体基板上に前記チャネル領域及び前記分離領域と交差する方向に延在して互いに略平行に配列される複数の転送電極と、を有し、前記複数のチャネル領域が、前記複数の転送電極の１乃至複数本に亘って第１の幅に形成される第１の領域及び前記第１の幅よりも狭い第２の幅に形成される第２の領域が交互に配置されると共に、前記第１の領域及び前記第２の領域を含んだ各チャネル領域で、その幅が基板深さ方向に対してポテンシャル障壁を形成させるよりも狭く設定される固体撮像素子の駆動方法において、実質的に同一の電位を前記複数の転送電極のそれぞれに与えて露光を行い、前記複数のチャネル領域の前記第１の領域に入射光に応じた情報電荷を蓄積する蓄積ステップと、周期的に電位が変動するクロックパルスを前記複数の転送電極に与えて、前記複数のチャネル領域の第１の領域に蓄積された情報電荷を転送する転送ステップと、を有することを特徴とする。
【００２１】
【発明の実施の形態】
＜固体撮像素子の構造＞
本発明の実施の形態におけるＣＣＤ固体撮像素子について図を参照して詳細に説明する。本実施の形態におけるＣＣＤ固体撮像素子の全体構成は、図７と同様に、撮像部１０ｉ、蓄積部１０ｓ、水平転送部１０ｈ及び出力部１０ｄから基本的に構成される。
【００２２】
図１に、本実施の形態におけるＣＣＤ固体撮像素子の撮像部１０ｉの平面図を示す。また、図２には、撮像部１０ｉをＸ−Ｘ線上及びＹ−Ｙ線上で切断した断面構造を示す。
【００２３】
Ｎ型の半導体基板４０の表面領域に、Ｎ型の不純物が高濃度に添加されたＮウェル４４が形成される。半導体基板４０としては、例えば、シリコン基板、砒化ガリウム基板等の一般的な半導体材料を用いることができる。半導体基板４０に含まれるＮ型の不純物濃度は、１０１４／ｃｍ３以上１０１６／ｃｍ３以下とすることが好適である。また、Ｎウェル４４に添加されるＮ型不純物には砒素（Ａｓ）、燐（Ｐ）、アンチモン（Ｓｂ）等を用いることができ、Ｎウェル４４内の不純物濃度は１０１６／ｃｍ３以上１０１８／ｃｍ３以下とすることが好適であり、さらに１０１６／ｃｍ３以上１０１７／ｃｍ３以下とすることがより好適である。
【００２４】
Ｎウェル４４には、所定の間隔をもって互いに平行にＰ型の不純物が添加された分離領域４６が配置される。Ｎウェル４４は、隣り合う２つの分離領域４６によって電気的に区画され、この分離領域４６によって区画された領域が情報電荷の転送経路であるチャネル領域４８となる。
【００２５】
本実施の形態におけるＣＣＤ固体撮像素子では、分離領域４６の一部の幅が広く形成され、分離領域４６によって区画されるチャネル領域４８の一部に幅が狭い部分が形成される点に構造上の特徴を有する。図１では、チャネル領域４８のうち転送電極５２−１が設けられるチャネル領域４８が狭い幅Ｗ１を有し、残りのチャネル領域４８が広い幅Ｗ２を有する。
【００２６】
分離領域４６の幅は、ＣＣＤ固体撮像素子を小型化するためにはできるだけ狭い方が良いが、分離領域４６の不純物を十分に活性化するために０．１μｍ以上であることが好適である。一方、チャネル領域４８の幅Ｗ１，Ｗ２は、チャネル領域４８に狭チャネル効果を生ずる程度に狭くする。すなわち、本実施の形態においては、あえて狭チャネル効果を積極的に発生させ、チャネル領域４８と半導体基板４０との境界付近のポテンシャルを上昇させる。ここでは、チャネル領域４８の幅は１μｍ以上２μｍ以下であることが好適である。
【００２７】
分離領域４６に添加されるＰ型不純物はボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等を用いることができ、分離領域４６内の不純物濃度は１０１７／ｃｍ３以上１０１８／ｃｍ３以下とすることが好適であり、さらに１０１８／ｃｍ３以上１０１９／ｃｍ３以下とすることがより好適である。
【００２８】
Ｎウェル４４上には、絶縁膜５０が設けられる。絶縁膜５０としては、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜等のシリコン系材料の他、酸化チタン系材料等の高誘電体材料を用いることができる。
【００２９】
この絶縁膜５０を介してチャネル領域４８の延在方向に直行して複数の転送電極５２が互いに平行に配置される。転送電極５２には、金属、多結晶シリコン等の導電性材料を用いることができる。これらの転送電極５２には、例えば、連続する３つの転送電極５２−１，５２−２，５２−３の組合せ毎に３相の転送クロックφ１〜φ３が印加され、転送電極５２−１，５２−２，５２−３下にあるチャネル領域４８のポテンシャル井戸の深さが制御されて情報電荷が転送される。
【００３０】
図３（ａ）は、チャネル領域４８の中心付近における深さ方向へのポテンシャルの状態を示す図であり、図３（ｂ）は、チャネル領域４８における転送方向へのポテンシャルの状態を示す図である。ここでは、基板電圧として、例えば、７Ｖ、転送電極への電圧として、例えば、−５Ｖが印加され、チャネル領域４８の幅Ｗ１及びＷ２の比がＷ１／Ｗ２＝０．７程度である場合について説明する。
【００３１】
広い幅Ｗ２を有するチャネル領域４８のポテンシャルは、図３（ａ）のラインＡで示されるように、チャネル領域４８を挟む分離領域４６に添加されたＰ型不純物の影響を受け、表面から遠ざかるに従って低下してＮウェル４４内で極小値を取り、Ｎウェル４４と半導体基板４０との界面に向かって再び上昇する。その結果、基板深さ方向に対してポテンシャル障壁が形成され、このポテンシャル障壁によって区画されたポテンシャル井戸に電荷が蓄積される。なお、ポテンシャル障壁が形成される位置は、分離領域４６の不純物濃度や拡散深さを調整することにより制御することができる。例えば、チャネル領域４８の蓄積電荷量や、絶縁膜との界面に対するポテンシャル障壁の位置を考慮すると、ポテンシャル障壁は、図３（ａ）に示すように、チャネル領域４８と半導体基板４０との境界付近に形成されるのが好ましく、シミュレーションの結果、先に示した分離領域４６の不純物濃度であれば、分離領域４６の深さをチャネル領域４８の深さの略半分とするのが望ましいことが分かった。
【００３２】
一方、狭い幅Ｗ１を有するチャネル領域４８のポテンシャルも、図３（ａ）のラインＢのように、Ｎウェル４４内にポテンシャル井戸７２を形成する。ただし、狭い幅Ｗ１を有するチャネル領域４８は広い幅Ｗ２を有するチャネル領域４８よりも分離領域４６に添加されたＰ型不純物の影響を強く受けるため、狭い幅Ｗ１を有するチャネル領域４８のポテンシャル井戸７２の底部は広い幅Ｗ２を有するチャネル領域４８のポテンシャル井戸７０の底部よりも高い電位を示すこととなる。
【００３３】
このため、図３（ｂ）に示すように、チャネル領域４８の幅を分離領域４６からの影響が及ぶ程度に狭くすると共に、狭い幅Ｗ１と広い幅Ｗ２との異なる幅とすることによって、転送電極５２−１，５２−２，５２−３に等しい電圧を印加した場合に、転送方向（図１における縦方向）に沿ってチャネル領域４８内でポテンシャル差が発生し、このポテンシャル差によって、チャネル幅の広い領域にポテンシャル井戸を形成することができる。本実施の形態におけるＣＣＤ固体撮像素子では、このポテンシャル井戸の底部の電位の違いを利用して情報電荷を蓄積し、ＡＧＰ動作を行うことができる。
【００３４】
なお、本実施の形態では撮像部１０ｉの構造について説明を行ったが、同様の構造を蓄積部１０ｓの垂直シフトレジスタに適用することも可能である。
【００３５】
＜固体撮像素子の製造方法＞
図４は、本実施の形態におけるＣＣＤ固体撮像素子の製造方法のプロセスフロー図である。ここでは、ＣＣＤ固体撮像素子の撮像部１０ｉのみの製造方法を説明するが、他の構成部分については一般的なＣＣＤ固体撮像素子の製造方法を適用することができる。以下では、半導体基板４０としてシリコン基板を用いた例について説明を行う。
【００３６】
半導体基板４０の表面における素子を形成する領域にＮ型の不純物を拡散させる。例えば、Ｎ型不純物を燐（Ｐ）とすることができる。このＮ型不純物導入工程により、半導体基板４０の表面領域にＮウェル４４が形成される（図４（ａ））。ここで、Ｎウェル４４内の実効的なＮ型不純物濃度が１０１６／ｃｍ３以上１０１８／ｃｍ３以下となるようにすることが好適である。
【００３７】
続いて、基板上に絶縁膜５０として酸化シリコン膜を形成する。この絶縁膜５０上に多結晶シリコン膜を積層し、この多結晶シリコン膜をパターンニングすることによって転送電極５２を形成する（図４（ｂ））。
【００３８】
次に、転送電極５０が形成された半導体基板上にレジストを塗布して露光して、レジストパターン６０を形成する。このレジストパターン６０は、分離領域４６を形成するＰ型不純物のイオン注入に対するマスクとなり、このレジストパターン６０を異なる幅で開口するように形成することによって、Ｎウェル４４内に異なる幅Ｗ１，Ｗ２を有するチャネル領域４８を形成することができる。ここで、分離領域４６の幅は０．１μｍ以上とし、チャネル領域４８の幅Ｗ１，Ｗ２は１μｍ以上２μｍ以下とし、分離領域４６内のＰ型不純物濃度は１０１６／ｃｍ３以上１０２０／ｃｍ３以下とすることが好適である（図４（ｃ））。
【００３９】
＜固体撮像素子の駆動方法＞
次に、本実施の形態のＣＣＤ固体撮像素子における撮像部１０ｉの撮像時及び情報電荷転送動作時の駆動方法について説明する。図５は、撮像部１０ｉを構成する垂直シフトレジスタにおける電位分布図である。図５には、時刻ｔ０〜ｔ７の各時刻におけるチャネル領域４８のポテンシャル井戸の底部の電位変化が示されている。また、図６は、図５の動作に対応する転送クロックφ１〜φ３のタイミングチャートである。
【００４０】
時刻ｔ０〜ｔ１では、撮像が行われる。撮像時には、転送クロックφ１〜φ３の全てに同一の負のオフ電圧が印加され、この際のチャネル領域４８内のポテンシャル分布は図３（ｂ）に示す通りである。
【００４１】
広い幅Ｗ２を有するチャネル領域４８におけるポテンシャル井戸の底部の電位は狭い幅Ｗ１を有するチャネル領域４８におけるポテンシャル井戸の底部の電位よりも低く維持される。すなわち、図５の時刻ｔ０に示すように、転送電極５２−１の下の狭い幅Ｗ１を有するチャネル領域４８における電位７０に比べて転送電極５２−２，５２−３の下の広い幅Ｗ２を有するチャネル領域４８における電位５２は低くなる。そのため、時刻ｔ１に示すように、撮像部１０ｉに入射した光によって各画素に発生した情報電荷７４は広い幅Ｗ２を有するチャネル領域４８に蓄積される。
【００４２】
ここで、ポテンシャル井戸の蓄積許容量を超える情報電荷が発生した場合には、過剰な電荷はＮウェル４４と半導体基板４０との間のポテンシャル障壁を越えて半導体基板４０の深部に排出される。
【００４３】
一方、転送クロックφ１〜φ３の全てに同一の負のオフ電圧が印加されることによって、転送電極５２−１，５２−２，５２−３の下の絶縁膜５０とチャネル領域４８との界面に存在する界面準位に正電荷が捕獲され、いずれのチャネル領域４８もピンニング状態となりＡＧＰ動作での撮像が行われる。このピンニングされた正電荷で界面準位が満たされることによって露光期間中に生ずる暗電流を低減し、暗電流に伴って発生するブルーミングを防ぐことができる。
【００４４】
撮像が終了すると、情報電荷７４が蓄積部１０ｓに向けて垂直転送される。時刻ｔ２において、転送クロックφ２がオン電圧とされ、転送電極５２−２の下のチャネル領域４８に深いポテンシャル井戸７６が形成されると、転送電極５２−３の下の浅いポテンシャル井戸７２に蓄積されていた情報電荷７４は転送電極５２−２の下に集められる。転送クロックφ２をオン電圧に維持したまま、転送クロックφ３がオン電圧にされ（時刻ｔ３）、次に転送クロックφ２がオフ電圧にされると、情報電荷７４は転送電極５２−３の下に移動する（時刻ｔ４）。続いて、転送クロックφ３をオン電圧に維持したまま、転送クロックφ１がオン電圧にされ（時刻ｔ５）、次に転送クロックφ３がオフ電圧にされると、情報電荷７４は転送電極５２−１の下に移動する（時刻ｔ６）。さらに、転送クロックφ１をオン電圧に維持したまま、転送クロックφ２がオン電圧にされ（時刻ｔ７）、次に転送クロックφ１がオフ電圧にされると、情報電荷７４は転送電極５２−２の下に移動する。これらの動作を繰り返すことによって、情報電荷７４をチャネル領域４８に沿って蓄積部１０ｓに垂直転送することができる。
【００４５】
なお、本実施の形態における駆動方法においては、撮像時における転送クロックφ１〜φ２に印加される電圧を同一の負電圧としたが、狭い幅Ｗ１を有するチャネル領域４８と広い幅Ｗ２を有するチャネル領域４８とのポテンシャル井戸の底部の電位に差をもたせることができる電圧であれば良い。
【００４６】
【発明の効果】
本発明によれば、ＣＣＤ固体撮像素子において特性の劣化を伴うことなくチャネル領域を狭小化することができる。また、ＣＣＤ固体撮像素子をＡＧＰ動作させることが可能となり、撮像時における暗電流の発生を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における固体撮像素子の撮像部の構成を示す平面図である。
【図２】本発明の実施の形態における固体撮像素子の撮像部の構成を示す断面図である。
【図３】固体撮像素子のチャネル領域の深さ方向へのポテンシャルプロファイルを示す図である。
【図４】本発明の実施の形態における固体撮像素子の製造方法のプロセスフローを示す図である。
【図５】本発明の実施の形態における固体撮像素子の駆動時におけるチャネル領域の電位分布の時間変化を示す図である。
【図６】本発明の実施の形態における固体撮像素子の駆動時における各転送電極に印加される転送クロックを示す図である。
【図７】ＣＣＤ固体撮像素子の構成を示す概略図である。
【図８】従来の固体撮像素子の撮像部の構成を示す平面図である。
【図９】従来の固体撮像素子の撮像部の構成を示す断面図である。
【図１０】従来の固体撮像素子のチャネル領域のポテンシャルプロファイルを示す図である。
【符号の説明】
１０ｉ  撮像部、１０ｓ  蓄積部、１０ｈ  水平転送部、１０ｄ  出力部、２０，４０  半導体基板、２２  Ｐウェル、２４，４４  Ｎウェル、２６，４６  分離領域、２８，４８  チャネル領域、３０，５０  絶縁膜、３２，５２  転送電極、６０  レジストパターン、７０  電位、７２  電位（ポテンシャル井戸）、７４  情報電荷、７６  ポテンシャル井戸。
【図１】
2004247696.tif 000003
【図２】
2004247696.tif 000004
【図３】
2004247696.tif 000005
【図４】
2004247696.tif 000006
【図５】
2004247696.tif 000007
【図６】
2004247696.tif 000008
【図７】
2004247696.tif 000009
【図８】
2004247696.tif 000010
【図９】
2004247696.tif 000011
【図１０】
2004247696.tif 000012