(57)【要約】      （修正有）【課題】簡単な工程で、ホールの充填と同時に微細な配線パターンを基板上に形成する配線基板の作製法を提供する。【解決手段】基板に所定のサイズのホール１５を形成する工程と、ホール内壁および基板上にめっきシード層１２を形成する工程と、めっきシード層上に所定のレジストパターン１３を形成する工程と、ホール内部および基板上にめっき層１４を形成する工程と、基板上のめっき層をレジストパターンが露出する所望の厚さに薄化する工程と、レジストパターンおよびシード層を除去して基板上に配線パターンを形成するとともに、ホール内を充填したコンタクト１６を形成する工程とを含む。【選択図】  図３
2004247549.tif 000002
【特許請求の範囲】
【請求項１】
基板に所定のサイズのホールを形成する工程と、
前記ホール内壁および基板上にめっきシード層を形成する工程と、
前記めっきシード層上に所定のレジストパターンを形成する工程と、
前記ホール内部および基板上にめっき層を形成する工程と、
前記基板上のめっき層を、前記レジストパターンが露出する所望の厚さに薄化する工程と、
前記レジストパターンおよびシード層を除去して、前記基板上に配線パターンを形成するとともに、前記ホール内を充填したコンタクトを形成する工程と
を含むことを特徴とする配線基板の作製方法。
【請求項２】
前記基板の裏面を、前記コンタクトの底面が露出するまで研磨してスルーホールを形成する工程をさらに含むことを特徴とする請求項１に記載の配線基板の作製方法。
【請求項３】
前記めっき層を薄化する工程は、薄化後のレジストパターンのアスペクト比が１以下となるように薄化することを特徴とする請求項１に記載の配線基板の作製方法。
【請求項４】
前記薄化工程は、機械研磨によることを特徴とする請求項１に記載の配線基板の作製方法。
【請求項５】
基板上に１以上の絶縁層と、１以上の配線層とを交互に形成して積層構造を形成する工程と、
前記積層構造に、前記配線層のいずれかに到達する異なるアスペクト比の複数のホールを一括して形成する工程と、
前記ホール内および積層構造表面にめっきシード層を形成する工程と、
前記めっきシード層上に所定のレジストパターンを形成する工程と、
前記ホール内部および積層構造上にめっき層を形成する工程と、
前記積層構造上のめっき層を、前記レジストパターンが露出する所望の厚さに薄化する工程と、
前記レジストパターンおよびシード層を除去して、前記積層構造上に配線パターンを形成すると同時に、前記ホール内を充填した異なるアスペクト比の複数のコンタクトを形成する工程と
を含むことを特徴とする多層配線基板の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線基板の作製方法に関し、特に半導体集積回路等を搭載するパッケージ基板の配線形成技術に関する。
【０００２】
【従来の技術】
デジタルネットワークを利用した情報化社会の発達につれ、携帯情報端末やデジタル家電を中心とした電子機器が著しく発展している。その結果、半導体装置に対する多機能化や高性能化に対する要求が高まり、１チップに高度なシステム機能を詰め込んだＳｏＣ（システム・オン・チップ）が注目を集めている。
【０００３】
ＳｏＣは、従来ボード上で実現してきたシステムを、ひとつのシリコンチップ上で実現するもので、低消費電力、高性能、実装面積の低減というメリットが大きく、半導体ビジネスの主流となっている。
【０００４】
最近、ＳｏＣと同等の機能を実現する手段として注目されているのが、ＳｉＰ（システム・イン・パッケージ）である。ＳｉＰは、複数のＬＳＩを単一のパッケージに封止してシステム化を実現したものであり、最終的にはＳｏＣと同等の機能を低コストで提供することを目指すものである。このような考え方は古くからあり、複数のＬＳＩや受動部品を単一のパッケージに封止するハイブリッドＩＣや、汎用大型コンピュータの高速化を実現する手段として開発されたＭＣＭ（マルチチップ・モジュール）もＳｉＰの一種と考えられる。ハイブリッドＩＣやＭＣＭは大変高価であり、ＳｏＣに対する優位性に乏しく、主流技術とはならなかった。そしてＳｏＣもまた、開発の長期化や、様々なシステム機能をひとつのチップ上に結合するための開発リスクが問題となり始め、ＳｏＣと同等の機能を短期間、低コストで実現できそうなＳｉＰに期待がかかっている。
【０００５】
ＳｉＰの実現に求められる実装基板では、上下接続のためのスルーホールと薄膜配線層が必要とされる。パッケージの小型化の要求に応じるために、あるいはスルーホールの形成やめっき充填の困難性を軽減するために、基板の厚さを５０μｍ〜３００μｍ程度に薄化する必要がある。しかし、最初から薄い基板を用いると取り扱いが難しくなるため、基板に所望の径と深さのビアホールを形成し、めっきシード層を形成した後にビア内をめっき充填し、基板裏面からビア底が露出するまで基板を薄化する方法がある。めっき形成時に、めっき層はビア内だけでなく基板表面にも形成されるので、あらかじめ基板表面にレジストで配線パターンを作っておくことによって、めっき後にレジストを剥離しシード層を除去して金属配線とすることができる（たとえば、特許文献１および２参照）。
【０００６】
図１は、上述した従来の配線形成工程を示す図である。図１（ａ）に示すように、基板１０１にビアホール１０５を形成後、ビアホール１０５内壁および基板１０１の表面にめっきシード層１０２を形成し、配線用レジスト１０３をパターニングする。次に図１（ｂ）に示すように、レジスト１０３をガイドとして、電界めっきによりビアホール１０５内および基板１０１にめっき層１０４を形成する。次に図１（ｃ）に示すように、レジスト１０３を剥離し、シード層１０２を除して、充填ビア１０６と配線１０７を形成する。
【０００７】
【特許文献１】
特開平１１−２６９３７号公報
【０００８】
【特許文献２】
特開２００２−１６１５５号公報
【０００９】
【発明が解決しようとする課題】
しかし、この方法によると、配線１０７の厚さ（ｔ）と幅（ｗ）が、ビアホール１０５のホール径と深さに依存してしまう。ビアホール１０５内に充填めっきを行うと、基板１０１表面に形成されるめっき層１０４の厚さはビアホール１０５の半径以上の厚さになる。たとえば、ビアホールの直径を５０μｍに設定すると、基板１０１表面のめっき層１０４の厚さは２５μｍ程度にまでなる。レジスト１０３は、めっきのオーバーハングを防止するために、それ以上の厚さのものを選択する必要がある。
【００１０】
さらに、レジストの解像度はアスペクト１程度であるため、形成できる配線幅がレジスト厚さに限定されてしまう。結果として、配線１０７の幅がめっき層１０４の厚さと同程度にまで広がり、配線１０７の微細化が大きく制限される。所望の配線幅と厚さを達成するためにビアホール１０５の径を小さくすると、ホールのアスペクト比（深さと径の比）が非常に大きくなり、めっきシード層１０２の形成をコストの高いＣＶＤ法などに頼らざるを得なくなる。そのうえ、ビアホール１０５内のめっき充填も困難になり、ボイドなど欠陥の発生する確率が高くなる。つまり、めっき充填によるビアあるいはコンタクトの形成と、微細配線の形成を両立させることができない。
【００１１】
ホール径を狭めることなく配線を微細化する方法として、図２に示すように、めっき層を形成した後にレジストで配線パターンを定義するという方法も考えられる。まず図２（ａ）に示すように、基板１０１にビアホール１０５を形成後、シード層１０２を形成してめっき層１０４を形成する。図２（ｂ）に示すように、めっき層１４上に配線用レジスト１０３をパターニングする。図２（ｃ）に示すように、レジスト１０３をマスクにめっき層１０４とシード層１０２をエッチングする。図２（ｄ）に示すようにレジスト１０３を除去して、配線パターン１０７と充填ビア１０６を形成する。
【００１２】
この方法では、所望の厚さのレジストを選択して所望の配線幅にレジスト１０３をパターニングすることができる。しかし、めっき層１０４が厚いと、図２（ｃ）のエッチング工程でかなりのオーバーエッチとなる。また、配線幅の微細化に合わせて配線１０７の膜厚を低減しようとすると、図２（ａ）のめっき層１０４形成後か、図２（ｄ）の配線１０７の形成後に、ＣＭＰなどの高コストで時間のかかるプロセスが必要となる。特に、基板上に堆積しためっき層の厚さを考えると、所望の配線厚さまで低減する制御が困難である。
【００１３】
別の代替方法として、ダマシンプロセスにより、コンタクトホール（あるいはビアホール）と配線溝を形成してめっき充填した後に研磨すると、微細な配線とコンタクト（あるいはビア）を同時に形成することができる。しかし、ホールの加工と、配線溝の加工という２段階の加工を必要とし、工程が増える上に、誘導結合プラズマ（ＩＣＰ）などの高コストのドライプロセスが必要となる。
【００１４】
そこで本発明は、低いコストかつ簡単な工程で、ホールの充填と微細配線の形成を同時に実現することのできる配線基板の作製方法を提供することを目的とする。
【００１５】
また、一度のホール加工で、多層配線間を接続するコンタクトと上部配線パターンとを同時に形成することのできる多層配線基板の作製方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第１の側面において、配線基板の作製方法は、
（ａ）基板に所定のサイズのホールを形成する工程と、
（ｂ）ホール内壁および基板上にめっきシード層を形成する工程と、
（ｃ）めっきシード層上に所定のレジストパターンを形成する工程と、
（ｄ）ホール内部および基板上にめっき層を形成する工程と、
（ｅ）基板上のめっき層をレジストパターンが露出する所望の厚さに薄化する工程と、
（ｆ）レジストパターンおよびシード層を除去して、基板上に配線パターンを形成するとともに、ホール内を充填したコンタクトを形成する工程と
を含む。
【００１７】
このような配線基板の作製方法によると、ホールのサイズやレジストの解像度に制限されることなく、一度のホール加工と、一度のめっき形成で微細配線パターンとコンタクトを同時に形成することができる。
【００１８】
配線基板の形成方法は、基板の裏面を、コンタクトの底面が露出するまで研磨してスルーホールを形成する工程をさらに含んでもよい。これにより、微細配線とスルーホールを有する両面配線基板が容易に実現する。
【００１９】
導体層を薄化する工程は、薄化後の前記レジストパターン（すなわち配線間レジスト）のアスペクト比が１以下となるように薄化することが望ましい。これにより、レジストの剥離が確実になるとともに、配線パターンの形状を正確に維持したまま配線厚さを薄く制御することができる。
【００２０】
半発明の別の側面では、多層配線基板の作製方法を提供する。多層配線基板の作製方法は、
（ａ）基板上に１以上絶縁層と、１以上の配線層とを交互に形成して積層構造を形成する工程と、
（ｂ）積層構造に、前記配線層のいずれかに到達する異なるアスペクト比の複数のホールを一括して形成する工程と、
（ｃ）ホール内および積層構造表面にめっきシード層を形成する工程と、
（ｄ）めっきシード層上に所定のレジストパターンを形成する工程と、
（ｅ）ホール内部および積層構造上にめっき層を形成する工程と、
（ｆ）前記積層構造上のめっき層を、レジストパターンが露出する所望の厚さに薄化する工程と、
（ｇ）レジストパターンおよびシード層を除去して、積層構造上に配線パターンを形成すると同時に、ホール内を充填した異なるアスペクト比の複数のコンタクトを形成する工程とを含む。
【００２１】
このような方法によれば、多機能化、システム化に適した高配線密度の多層配線基板を、低コストかつ簡単な工程で作製することができる。
【００２２】
いずれの側面においても、幅１μｍ〜１０μｍ、高さが５μｍ〜１０μｍ程度あるいは高さが５μｍの微細配線を、動作の信頼性を確保できる径の充填ビアやコンタクトの形成と両立させて、同時に形成できる。また、高コストのドライエッチングの工程を、極力少なくすることができる。
【００２３】
本発明のその他の特徴、効果については、以下で図面を参照して述べる詳細な説明によりいっそう明確になる。
【００２４】
【発明の実施の形態】
図３は、本発明の第１実施形態に係る配線形成工程を示す。図３に示される配線形成工程は、配線基板の作製工程の一部をなすものである。第１実施形態では、基板に充填ビアと配線パターンを同時に形成し、裏面研磨により充填ビアからスルーホールを形成する例に基づいて、微細配線の形成工程を説明する。
【００２５】
まず、図３（ａ）に示すように、基板１１にビアホール１５を形成し、ビアホール１５の内壁および基板１１の表面に、めっきシード層１２を形成する。基板１１は、用途に応じてアルミナや窒化アルミニウムなどのセラミック基板、シリコン基板、フレキシブル基板などを適宜選択する。ビアホール１５は、図３の例ではＩＣＰ（誘導結合プラズマ）エッチングにより、直径５０μｍ、深さ２００μｍに形成する。もちろんこの例に限られず、設計に応じてホール径は１０μｍ〜１００μｍ、深さは５０μｍ〜３００μｍに設定することができる。めっきシード層１２は、たとえばスパッタリングにより５ｎｍ〜１００ｎｍの厚さに形成する。シード層１２の材料としては、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、貴金属、あるいはこれらの組み合わせを適宜選択することができるが、第１実施形態では銅（Ｃｕ）配線を形成するものとする。
【００２６】
配線シード層１２形成後に、配線形成用のめっきレジストをパターニングしてレジストパターン１３を形成する。レジストパターン１３は、たとえばドライフィルムレジストをローラで貼り付け、露光、現像により配線を区画する形状にパターニングすることにより形成される。レジストフィルムの厚さは、本発明の配線形成方法では特に気にする必要はなく、任意の厚さのフィルムを使用できるが。図３の例では５μｍ程度の厚さのフィルムを使用する。レジストフィルムを現像する際に、基板の表面を下にして現像液に浸す。これにより、ビアホール１５内に現像液が侵入することを防止し、後工程でビアホール１５内のめっき充填を確実にすることができる。
【００２７】
次に、図３（ｂ）に示すように、めっき層１４を電界めっきにより形成する。上述したように、第１実施形態では、めっき層１４は銅（Ｃｕ）の金属導体層である。めっき層１４は、シード層１２上にレジストパターン１３が形成された基板１１を、フェイスダウンでめっき漕（不図示）に浸漬し、基板１１をカソード、めっき液中の被着金属イオンをアノードとすることによって、シード層１２上に形成される。めっき層１４は、ビアホール１５の中を埋め込むと同時に、基板１１表面からも成長して、レジストパターン１３の全体を覆う。図３の例では、ビアホール１５の直径を５０μｍに設定したので、基板１１上に２５μｍ程度の厚さのめっき層１４が形成されることになる。
【００２８】
次に、図３（ｃ）に示すように、めっき層１４をレジストパターン１３が露出する所望の厚さに薄化および平坦化する。薄化および平坦化は、レジストパターン１３に摩擦熱によるダメージを与えないものであれば、研磨レートやコストを加味のうえ、機械的研磨、ＣＭＰ，エッチバック等の化学的研磨など、任意の方法を採用することができる。第１実施形態では、ダイヤモンドバイトによる機械的研磨を採用する。ダイヤモンドバイトを用いた機械研磨は、低コストかつ研磨レートが高く、研磨誤差も小さい。また、レジストパターン１３の露出がめっき層１４の研磨の指標となり、厚さ制御が容易になる。第１実施形態では、ダイヤモンドバイトにより、めっき層１４とレジストパターン１３とを一括して、３μｍの厚さに薄膜化する。薄膜化、平坦化されためっき層１４は、次工程で基板１１の配線パターンを形成することになる。
【００２９】
機械研磨は、ダイヤモンドバイトの使用に限定されず、研磨布紙、砥粒などを用いて行ってもよい。また、めっき金属のエッチング液を用いたエッチバック（化学的研磨）やＣＭＰを採用した場合でも、レジストパターン１３をめっき層１４の薄化の指標として、制御性よく薄化することができる。
【００３０】
図４は、図３（ｃ）の工程で、サークルＡで示される薄化されたレジストパターン１３の拡大図である。薄化後のレジストパターン（配線間レジスト）１３のアスペクト比は、１以下であることが望ましい。ここで、アスペクト比は、レジストパターンの厚さとパターン幅の比（厚さ（ｔ）／幅（ｗ））である。アスペクト比が１より大きくなると、レジストの剥離が難しくなる。配線間にレジストが残ると、その部分でめっきシード層のエッチングが困難になり、シード層が除去されずショートの原因となる。
【００３１】
第１実施形態では、レジストパターン１３をめっき層１４とともに、ダイヤモンドバイトで所望の配線厚さまで薄膜化するので、配線間レジストのアスペクト比を容易に１未満とすることができる。
【００３２】
次に、図３（ｄ）に戻って、レジストパターン（配線間レジスト）１３を剥離し、シード層１２をエッチング除去する。レジストパターン１３は、たとえばアルカリ剥離液で剥離する。シード層１２は、塩化第二鉄、塩化第二銅などの銅エッチング液により除去する。シート層１２の膜厚は５ｎｍ〜１００ｎｍであり、薄膜化後のめっき層１４と比較しても極めて薄いので、シード層１２のエッチング除去が配線に大きな影響を及ぼすことはない。レジストパターン１３およびシード層１２を除去することにより、基板１１上に配線パターン１９が残り、同時に、充填ビア１６が形成される。
【００３３】
配線パターン１９および充填ビア１６の形成後、図示はしないが、基板１１の裏面から充填ビア１６の底面が露出するまで研磨してスルーホールを形成する。シリコンウエハから配線基板を形成する場合は、ウエハに充填ビアと配線パターンを形成後、裏面を研磨してスルーホールを形成し、必要に応じて裏面に金属配線、あるいは金属パッドを形成したあと、所定のサイズ（たとえば２ｃｍ×２ｃｍあるいは５ｃｍ×５ｃｍなど）に切り出す。こうして得られた配線基板は両面配線基板として用いられ、たとえば、複数種類のチップを搭載して樹脂封止され、システム・イン・パッケージを構成する。
【００３４】
従来の方法では、基板上の配線幅や配線厚さは、ビアホールの径および深さにより制限されていたが、第１実施形態の方法によれば、レジスト現像の解像度次第で、所望のレベルに配線を微細化できる。配線幅を１μｍ〜１０μｍ、配線厚さも５μｍ以下にすることができるが、配線厚さを５〜１０μｍの範囲に設定してもよい。
【００３５】
また、一度のめっき形成と一度の研磨工程で、配線パターンを所望の厚さに制御することができ、簡単な工程で微細配線と充填ビアを同時に形成することができる。
【００３６】
さらに、ダマシンプロセスと比較して、２重の溝（スルーホールと配線溝）を形成する手間が不要であり、プロセスが簡素化され、より低コストでスルーホールと微細配線の同時形成が実現できる。
【００３７】
図５〜図７は、本発明の第２実施形態に係る多層配線の形成工程を示す図である。このような多層配線の形成は、多層配線基板の作製工程の一部に含まれる。半導体パッケージの端子数の増加や端子ピッチの縮小化につれて、配線密度のさらなる向上が求められ、多層配線基板に対する需要は高い。第２実施形態では、第１実施形態と同様の手法を採用して、多層配線間を接続するコンタクトホールと上部配線とを一括形成する工程を説明する。特に、コンタクトをとる配線層に応じて、直径および深さ（アスペクト比）の異なる複数のコンタクトホールを、上部配線の形成と同時に一括形成することのできる配線形成方法を説明する。
【００３８】
まず、図５（ａ）に示すように、下層配線回路パターン２７ａが形成された基板２１上に、多層の配線層を形成する。具体的には、基板２１上に第１絶縁層２６ａを形成し、第１絶縁層２６ａ上に第２配線パターン２７ｂを有する第２配線層を形成する。第２配線パターン２７ａを覆って第２絶縁層２６ｂを形成し、第２絶縁層２６ｂ上に第３配線パターン２７ｃを有する第３配線層を形成する。さらに第３配線パターン２７ｃを覆って第３絶縁層２６ｃを形成する。
【００３９】
図５の例では、基板２１上に線幅５μｍ、厚さ５μｍ以下の微細な下層配線回路パターン２７ａが形成されているものとする。基板２１および下層配線回路パターン２７ａ上に、たとえば液体樹脂を平面塗布し、加熱硬化させて第１樹脂絶縁層２６ａを形成する。第１絶縁層２６ａの厚さは、用途、設計に応じて適宜決定されるが、第２実施形態では５〜２０μｍの厚さとする。液体樹脂の代わりに、たとえばエポキシ系の接着ドライフィルムを用いてもよい。この場合は、ドライフィルムを加熱圧着させ、硬化させる。
【００４０】
第１絶縁層２６ａ上に、スパッタリングにより５ｎｍ〜１００ｎｍの薄い金属シード層を形成し、第２配線パターン２７ａの形状に合わせためっきレジストパターンを形成し、所望の厚さまでめっき成長させる。めっき成長後、レジストとシード層を剥離除去して第２配線パターン２７ａを形成する。第２樹脂絶縁層２６ｂ、第３配線パターン２７ｃ、第３樹脂絶縁層２６ｃも同様にして形成する。
【００４１】
次に、図５（ｂ）に示すように、各配線層における所定の配線パターンに到達するコンタクトホール２５を形成する。第２実施形態の例では、たとえば基板２１上の所定の下層回路パターン２７ａに到達する第１コンタクトホール２５ａと、第２配線層の所定の第２配線パターン２７ｂに到達する第２コンタクトホール２５ｂと、第３配線層の所定の第３配線パターン２７ｃに到達する第３コンタクトホール２５ｃを形成する。第１〜第３のコンタクトホール２５ａ〜２５ｃの直径および深さ（アスペクト比）はそれぞれ異なり、各コンタクトホールの径は、コンタクトをとる配線間の設計に応じて適宜設定される。このような異なるアスペクト比のコンタクトホール２５ａ〜２５ｃを、レーザ加工により一括して形成する。レーザとしては、エキシマレーザ、ＹＡＧレーザ、炭酸ガスレーザなどを用いることができる。
【００４２】
コンタクトホール２５ｃが目的とする第３配線パターン２７ｃに到達したならば、金属配線パターン２７ｃがストッパとなって、コンタクトホール２５ｃについてはレーザ加工がストップする。その他のコンタクトホール２５ａおよび２５ｂについては、第２樹脂絶縁層２６ｂでレーザ加工がさらに進行する。コンタクトホール２５ｂが、目的とする第２配線パターン２７ｂに到達したなら、この金属配線パターン２７ｂがストッパとなってレーザ加工の進行がストップする。残りのコンタクトホール２５ａのレーザ加工がさらに進み、基板２１上の下層回路配線パターン２７ａに到達した時点で、レーザ加工を終了する。
【００４３】
次に、図５（ｃ）に示すように、コンタクトホール２５ａ、２５ｂ、２５ｃの内壁および第３絶縁層２６ｃの表面を覆う金属シード層２２をスパッタリングにより形成する。第３絶縁層上に、金属シード層２２を介してめっきレジストパターン２３を形成する。めっきレジストパターン２３は、たとえば第１実施形態と同様に、ドライレジストフィルムを加熱圧着し、露光後、フェイスダウンで現像液に浸漬して形成する。
【００４４】
次に、図６（ｄ）に示すように、めっき層２４を形成する。めっき層２４は、コンタクトホール２５ａ、２５ｂ、２５ｃを埋め込み、レジストパターン２３を覆って、全面に形成される。
【００４５】
次に、図６（ｅ）に示すように、めっき層２４をレジストパターン２３が露出する所望の配線厚さに一括して機械研磨し、薄化する。
【００４６】
最後に、図６（ｆ）に示すように、レジストパターン２３をアルカリ剥離液で剥離し、シード層２２をエッチング除去することにより、多層配線層の最上層に位置する上部配線２９と、各配線層の間を接続するコンタクト２８ａ、２８ｂ、２９ｃが同時に形成される。なお、図示はしないが、基板２１にはスルーホールが形成され、裏面にも金属配線あるいは金属パッドが形成されるものとする。
【００４７】
第２実施形態の方法では、多層配線の各配線層が所望の膜厚、配線幅に微細化できるとともに、所望のアスペクト比のコンタクトホールを一括して形成し、上部配線と複数種類のコンタクトを同時に形成することができる。結果として、低コストかつ簡単な工程で、多層配線基板作成の効率が大幅に向上する。
【００４８】
２層以上にわたるコンタクトの形成において、各層でホール形成とホール充填を繰り返す必要がなく、多層コンタクトの形成が簡易になる。
【００４９】
図７は、第１および第２実施形態で作成した配線基板、あるいは多層配線基板の適用例を示す。図７（ａ）は、積み重ね型のシステム・イン・パッケージであるスタックＭＣＰ（マルチチップ・パッケージ）への適用例、図７（ｂ）は水平配置型のシステム・イン・パッケージであるプレーンＭＣＰへの適用例である。本発明の方法により作成された薄型の微細配線基板（あるいは多層配線基板）８０上に、複数種類のチップ８１ａ、８１ｂ、８１ｃが搭載されて、基板８０上でシステムを構成する。チップ８１ａ（図７（ｂ）の例ではチップ８１ａ、８１ｂ）は、バンプ８５を介して基板８０に接続され、また、ワイヤボンディング８３によりパッケージのリード（不図示）に接続される。基板８０、チップ８１ａ、８１ｂ、８１ｃ、ワイヤボンディング８３等、全体を樹脂８９で封止してパッケージが完成する。
【００５０】
本発明の第１実施形態および第２実施形態の配線形成方法によれば、微細配線基板あるいは高密度多層配線基板が簡単な工程で作製されるので、これらのシステム・イン・パッケージに好適である。
【００５１】
最後に、以上の説明に関して、以下の付記を開示する。
（付記１）  基板に所定のサイズのホールを形成する工程と、
ホール内壁および基板上にめっきシード層を形成する工程と、
めっきシード層上に所定のレジストパターンを形成する工程と、
ホール内部および基板上にめっき層を形成する工程と、
基板上のめっき層を、レジストパターンが露出する所望の厚さに薄化する工程と、
レジストパターンおよびシード層を除去して、基板上に配線パターンを形成するとともに、ホール内を充填したコンタクトを形成する工程と
を含むことを特徴とする配線基板の作製方法。
（付記２）  基板の裏面を、コンタクトの底面が露出するまで研磨してスルーホールを形成する工程をさらに含むことを特徴とする付記１に記載の配線基板の作製方法。
（付記３）  めっき層を薄化する工程は、薄化後のレジストパターンのアスペクト比が１以下となるように薄化することを特徴とする付記１に記載の配線基板の作製方法。
（付記４）  基板上に絶縁層を形成する工程をさらに含み、
前記ホールは絶縁層に形成され、前記配線パターンは絶縁層上に形成されることを特徴とする付記１に記載の配線基板の作製方法。
（付記５）  前記薄化工程は、機械研磨によることを特徴とする付記（１）に記載の配線基板の作製方法。
（付記６）  前記基板上の配線パターンの厚さは、前記コンタクトの半径よりも小さいことを特徴とする付記１に記載の配線基板の作製方法。
（付記７）  基板上に１以上の絶縁層と、１以上の配線層とを交互に形成して積層構造を形成する工程と、
前記積層構造に、前記配線層のいずれかに到達する異なるアスペクト比の複数のホールを一括して形成する工程と、
ホール内および積層構造表面にめっきシード層を形成する工程と、
めっきシード層上に所定のレジストパターンを形成する工程と、
ホール内部および積層構造上にめっき層を形成する工程と、
積層構造上のめっき層を、レジストパターンが露出する所望の厚さに薄化する工程と、
レジストパターンおよびシード層を除去して、積層構造上に配線パターンを形成すると同時に、ホール内を充填した異なるアスペクト比の複数のコンタクトを形成する工程と
を含むことを特徴とする多層配線基板の作製方法。
（付記８）  絶縁層は樹脂絶縁層であり、異なるアスペクト比のホールは、前記いずれかの配線層に形成された金属配線に到達するように、レーザ加工により一括形成することを特徴とする付記７に記載の多層配線基板の作製方法。
（付記９）基板に所定のサイズのホールを形成する工程と、
ホール内壁および基板上にめっきシード層を形成する工程と、
めっきシード層上に所定のレジストパターンを形成する工程と、
ホール内部および基板上にめっき層を形成する工程と、
基板上のめっき層を、レジストパターンが露出する所望の厚さに薄化する工程と、
レジストパターンおよびシード層を除去して、基板上に配線パターンを形成するとともに、ホール内を充填したコンタクトを形成する工程と、
前記配線パターンが形成された基板上に半導体チップを搭載して基板と接続する工程と、
前記基板および半導体チップを封止する工程と
を含むパッケージ製造方法。
【００５２】
【発明の効果】
以上述べたように、本発明によれば、低コストかつ簡単な工程で、微細配線とコンタクト（充填ビア）とを同時に形成することができる。
【００５３】
さらに、多層配線基板において、低コストかつ簡単な工程で、異なるアスペクト比のコンタクトと上部配線とを同時に形成することができる。
【図面の簡単な説明】
【図１】従来の配線形成工程を示す図である。
【図２】図１の配線形成方法における問題を解決するために考えられる微細配線形成工程を示す図である。
【図３】本発明の第１実施形態に係る微細配線形成工程を示す図である。
【図４】図３の方法において、最終的な配線間レジストのアスペクト比を説明するための拡大図である。
【図５】本発明の第２実施形態に係る多層配線基板の配線形成工程を示す図（その１）である。
【図６】本発明の第２実施形態に係る多層配線基板の配線形成工程を示す図（その２）であり、図５（ｃ）に続く工程を示す図である。
【図７】本発明が適用されるシステム・イン・パッケージの構成例を示す図である。
【符号の説明】
１１、２１  基板
１２、２２  めっきシード層
１３、２３  めっきレジストパターン
１４、２４  めっき層（導体層）
１５  ビアホール
１９、２９  上部配線パターン
２５ａ、２５ｂ、２５ｃ  コンタクトホール
２６ａ、２６ｂ、２６ｃ  樹脂絶縁膜
２７ａ、２７ｂ、２７ｃ  配線パターン
【図１】
2004247549.tif 000003
【図２】
2004247549.tif 000004
【図３】
2004247549.tif 000005
【図４】
2004247549.tif 000006
【図５】
2004247549.tif 000007
【図６】
2004247549.tif 000008
【図７】
2004247549.tif 000009