(57)【要約】【課題】サージ破壊を効果的に防止することができる半導体装置を提供する。【解決手段】本発明の半導体装置は、内部回路部と、前記内部回路部のサージ破壊を防止するための第１および第２の保護回路部２００，４００と、電源端子および信号端子と、を含む。第１の保護回路部２００は、前記信号端子と電気的に接続されている。第２の保護回路部４００は、前記電源端子と電気的に接続されている。第１の保護回路部２００は、第２の保護回路部４００よりも耐圧が低い。【選択図】        図１
2004247455.tif 000002
【特許請求の範囲】
【請求項１】
内部回路部と、
前記内部回路部のサージ破壊を防止するための第１および第２の保護回路部と、
電源端子および信号端子と、を含み、
前記第１の保護回路部は、前記信号端子と電気的に接続され、
前記第２の保護回路部は、前記電源端子と電気的に接続され、
前記第２の保護回路部は、前記第１の保護回路部よりも耐圧が低い、半導体装置。
【請求項２】
請求項１において、
前記第２の保護回路部は、前記第１の保護回路部よりもリーク電流の量が多い、半導体装置。
【請求項３】
請求項１または２において、
前記信号端子および前記第１の保護回路部を複数含み、
１つの前記信号端子にそれぞれ、１つの前記第１の保護回路部が電気的に接続されている、半導体装置。
【請求項４】
請求項１ないし３のいずれかにおいて、
前記第１および第２の保護回路部はそれぞれ、バイポーラトランジスタと、ツェナーダイオードとを含み、
前記第１の保護回路部において、前記バイポーラトランジスタと、前記ツェナーダイオードとが、前記信号端子に対して電気的に並列接続され、
前記第２の保護回路部において、前記バイポーラトランジスタと、前記ツェナーダイオードとが、前記電源端子に対して電気的に並列接続されている、半導体装置。
【請求項５】
請求項４において、
前記第１および第２の保護回路部はそれぞれ、第１導電型の第１領域に形成され、かつ、それぞれ、
第２導電型の第１不純物領域および第２不純物領域と、
前記第１不純物領域に連続する第２導電型の第３不純物領域と、
前記第３不純物領域と接合する第１導電型の第４不純物領域と、を含み、
前記バイポーラトランジスタは、前記第１不純物領域からなるエミッタ領域と、前記第２不純物領域からなるコレクタ領域と、前記第１領域からなるベース領域とを含み、
前記ツェナーダイオードは、前記第３不純物領域と、前記第４不純物領域とからなる、半導体装置。
【請求項６】
請求項５において、
前記第２の保護回路部の第４不純物領域における第１導電型の不純物の濃度は、前記第１の保護回路部の第４不純物領域における第１導電型の不純物の濃度より大きい、半導体装置。
【請求項７】
請求項５または６において、
前記第２の保護回路部の第３不純物領域における第２導電型の不純物の濃度は、前記第１の保護回路部の第３不純物領域における第２導電型の不純物の濃度より大きい、半導体装置。
【請求項８】
請求項５ないし７のいずれかにおいて、
前記第２の保護回路部における前記第３不純物領域と前記第４不純物領域との接合面積は、前記第１の保護回路部における前記第３不純物領域と前記第４不純物領域との接合面積より小さい、半導体装置。
【請求項９】
請求項５ないし８のいずれかにおいて、
前記第２の保護回路部の前記第４不純物領域の膜厚は、前記第１の保護回路部の前記第４不純物領域の膜厚よりも小さい、半導体装置。
【請求項１０】
請求項１ないし９のいずれかにおいて、
前記信号端子は、信号入力端子、信号出力端子、および信号入出力端子のいずれかである、半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、サージ破壊耐性に優れた半導体装置に関する。
【０００２】
【背景技術】
半導体装置において、信号入力端子、信号出力端子、あるいは信号入出力端子に静電気等のサージが印加されて、内部回路が破壊されることがある。このようなサージ破壊を防止するために、半導体装置には一般に、保護回路が設置されている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００１−１６８２０６号公報
【０００４】
【発明が解決しようとする課題】
本発明の目的は、サージ破壊を効果的に防止することができる保護回路部を含む半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の半導体装置は、
内部回路部と、
前記内部回路部のサージ破壊を防止するための第１および第２の保護回路部と、
電源端子および信号端子と、を含み、
前記第１の保護回路部は、前記信号端子と電気的に接続され、
前記第２の保護回路部は、前記電源端子と電気的に接続され、
前記第２の保護回路部は、前記第１の保護回路部よりも耐圧が低い。
【０００６】
本発明の半導体装置によれば、前記第１の保護回路部について、静電気等のサージから内部回路部をより確実に保護することができるとともに、リーク電流の極端な増加を防止することができるため、消費電力の増大を防止することができる。したがって、半導体装置の低消費電力化を担保することができる。詳しくは、本実施の形態の欄にて説明する。
【０００７】
本発明の半導体装置については、以下の態様（Ａ）〜（Ｄ）を挙げることができる。
【０００８】
（Ａ）前記第２の保護回路部について、前記第１の保護回路部よりもリーク電流の量を多くすることができる。
【０００９】
（Ｂ）前記信号端子および前記第１の保護回路部を複数含み、１つの前記信号端子にそれぞれ、１つの前記第１の保護回路部を電気的に接続できる。
【００１０】
（Ｃ）前記信号端子は、信号入力端子、信号出力端子、および信号入出力端子のいずれかであることができる。
【００１１】
（Ｄ）前記第１および第２の保護回路部はそれぞれ、バイポーラトランジスタと、ツェナーダイオードとを含み、前記第１の保護回路部において、前記バイポーラトランジスタと、前記ツェナーダイオードとを、前記信号端子に対して電気的に並列接続させ、前記第２の保護回路部において、前記バイポーラトランジスタと、前記ツェナーダイオードとを、前記電源端子に対して電気的に並列接続させることができる。
【００１２】
この場合、前記第１および第２の保護回路部はそれぞれ、第１導電型の第１領域に形成され、かつ、それぞれ、
第２導電型の第１不純物領域および第２不純物領域と、
前記第１不純物領域に連続する第２導電型の第３不純物領域と、
前記第３不純物領域と接合する第１導電型の第４不純物領域と、を含み、
前記バイポーラトランジスタは、前記第１不純物領域からなるエミッタ領域と、前記第２不純物領域からなるコレクタ領域と、前記第１領域からなるベース領域とを含み、
前記ツェナーダイオードは、前記第３不純物領域と、前記第４不純物領域とからなることができる。
【００１３】
また、この場合、以下の態様（ａ）〜（ｄ）をとることができる。
【００１４】
（ａ）前記第２の保護回路部の第４不純物領域における第１導電型の不純物の濃度を、前記第１の保護回路部の第４不純物領域における第１導電型の不純物の濃度より大きくすることができる。
【００１５】
（ｂ）前記第２の保護回路部の第３不純物領域における第２導電型の不純物の濃度を、前記第１の保護回路部の第３不純物領域における第２導電型の不純物の濃度より大きくすることができる。
【００１６】
（ｃ）前記第２の保護回路部における前記第３不純物領域と前記第４不純物領域との接合面積を、前記第１の保護回路部における前記第３不純物領域と前記第４不純物領域との接合面積より小さくすることができる。
【００１７】
（ｄ）前記第２の保護回路部の前記第４不純物領域の膜厚を、前記第１の保護回路部の前記第４不純物領域の膜厚よりも小さくすることができる。
【００１８】
【発明の実施の形態】
次に、本発明にかかる半導体装置の一実施の形態について説明する。
【００１９】
図１は、本実施の形態の半導体装置を模式的に示す平面図であり、図２は、本実施の形態の半導体装置の等価回路である。図２に示す等価回路は、図１に示す半導体装置のうち、第１および第２の保護回路部２００，４００および内部回路部の一部を示している。また、図３は、図２に示す半導体装置の一部を模式的に示す断面図であり、図４〜図６は、図３に示す半導体装置の一変形例を模式的に示す断面図である。
【００２０】
本実施の形態では一例として、図１に示すように、内部回路部が表示駆動回路（ドライバ）を含む場合について説明する。また、本実施の形態では、第１導電型をＰ型とし、第２導電型をＮ型とした例について述べる。
【００２１】
１．半導体装置の構造
［平面構造］
本実施の形態の半導体装置は、図１に示すように、半導体装置７００は、論理回路部（表示駆動回路）８００、第１および第２の保護回路部２００，４００、およびパッド３００，５００，６００を含む。論理回路部８００、第１および第２の保護回路部２００，４００、およびパッド３００，５００，６００は、半導体基板１０（例えばシリコン基板）上に形成されている。
【００２２】
なお、図１において、論理回路部８００の左側の領域１０００に、第１および第２の保護回路部２００，４００、およびパッド３００，５００，６００が設置されている。また、論理回路部８００の右側の領域２０００に、出力パッド９００と、この出力パッド９００（信号出力端子）と電気的に接続された保護回路部１１００が設置されている。図１の領域１０００，２０００においては、複数のパッドおよび複数の保護回路部がそれぞれ、Ｙ方向に配列されている。具体的には、図１では、領域１０００において、第２の保護回路部４００およびパッド５００，６００を斜線で示している。すなわち、領域１０００において、パッドのうち斜線で示されていないものはパッド３００であり、保護回路部のうち斜線で示されていないものは第１の保護回路部２００である。
【００２３】
論理回路部８００は、内部回路部の一部を構成する。具体的には、表示駆動回路である論理回路部８００は、表示データＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、電極駆動回路、およびデータ書込回路（いずれも図示せず）を含む。前記表示データＲＡＭは、互いに交差するロウ（ｒｏｗ）アドレス線およびカラム（ｃｏｌｕｍｎ）アドレス線により特定される記憶領域（メモリセル）を含む。前記電極駆動回路は、表示データＲＡＭに記憶された表示データに基づいて、表示部の電極（信号電極、セグメント電極）を駆動させる。前記データ書込回路は、前記表示データＲＡＭへの表示データの書き込みを制御する。
【００２４】
パッド（入力パッド）３００は、入力ライン３１０に接続されている。このパッド３００は、信号入力端子（図示せず）と電気的に接続されている。また、パッド（接地パッド）５００は接地ライン５１０（ＶＳＳ）と電気的に接続されている。さらに、パッド（電源パッド）６００は電源ライン６１０（ＶＤＤ）に接続されている。このパッド６００は、電源端子（図示せず）と電気的に接続されている。パッド３００，５００，６００にはボンディングがなされる。すなわち、これらのパッドは電極の一例である。
【００２５】
第１の保護回路部２００は、図２に示すように、パッド３００と電気的に接続されている。すなわち、第１の保護回路部２００は、パッド３００を介して信号入力端子と電気的に接続されている。また、この第１の保護回路部２００は、図２に示すように、接地ライン５１０（ＶＳＳ）と入力ライン３１０との間に設けられている。
【００２６】
この第１の保護回路部２００は、図１に示すように、パッド３００の近傍に設けられている。本実施の形態の半導体装置７００においては、１つの信号入力端子につき、１つのパッド３００が設けられ、かつ、１つのパッド３００につき、１つの第１の保護回路部２００が設けられている。すなわち、１つのパッド３００につき、１つの第１の保護回路部２００が設けられている。
【００２７】
具体的には、この第１の保護回路部２００は、バイポーラトランジスタ２１０およびツェナーダイオード２２０を含む。より具体的には、バイポーラトランジスタ２１０と、ツェナーダイオード２２０とが、パッド３００（信号入力端子）に対して電気的に並列接続されている。この第１の保護回路部２００は、トランジスタ形成部３２０（図２参照）を含む内部回路部が、静電気等のサージにより破壊されるのを防ぐ機能を有する。この第１の保護回路部２００の動作については後述する。
【００２８】
トランジスタ形成部３２０は、内部回路部の一部を構成する。具体的には、このトランジスタ形成部３２０は、信号入力端子からパッド３００を経て送信された信号の入力を制御する。このトランジスタ形成部３２０は、複数のＭＯＳトランジスタを含む。図２では、ＭＯＳトランジスタ１００，１１０が示されている。
【００２９】
第２の保護回路部４００は、図１に示すように、パッド６００の近傍に設けられている。この第２の保護回路部４００は、図２に示すように、パッド６００と電気的に接続されている。すなわち、第２の保護回路部４００は、パッド６００を介して電源端子と電気的に接続されている。また、この第２の保護回路部４００は、電源ライン（ＶＤＤ）６１０と接地ライン５１０（ＶＳＳ）との間に設けられている。
【００３０】
具体的には、この第２の保護回路部４００は、バイポーラトランジスタ４１０およびツェナーダイオード４２０を含む。より具体的には、バイポーラトランジスタ４１０と、ツェナーダイオード４２０とが、パッド６００（電源端子）に対して電気的に並列接続されている。すなわち、この第２の保護回路部４００は、バイポーラトランジスタとツェナーダイオードとを含む点で、第１の保護回路部２００と同様の構成を有する。
【００３１】
また、この第２の保護回路部４００もまた、第１の保護回路部２００と同様に、トランジスタ形成部３２０（図２参照）が、静電気等のサージによって破壊されるのを防ぐ機能を有する。この第２の保護回路部４００の動作については後述する。
【００３２】
［断面構造］
次に、図３を用いて、第１および第２の保護回路部２００，４００の断面構造を説明する。図３に示す第１および第２の保護回路部２００，４００は、図２に示す等価回路の一部である。
【００３３】
第１保護回路部２００は、半導体基板１０に設けられた第１領域１１に形成されている。また、第２の保護回路部４００は、半導体基板１０に設けられた第１領域２１に形成されている。第１領域１１，２１はＰ型ウエルからなる。第１領域１１，２１には、所定のパターンの素子分離領域１２が形成され、第１領域１１，２１のうち素子分離領域１２以外の領域には、後述するＰ型およびＮ型不純物領域が形成されている。素子分離領域１２は、例えば選択酸化法やＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法によって形成される。
【００３４】
第１および第２の保護回路部２００，４００は、図２に示すように、同様の回路構成を有する。一方、第２の保護回路部４００の第４不純物領域１５６は、第１の保護回路部２００の第４不純物領域５６と比較して、Ｐ型不純物の濃度が大きい点で、第１の保護回路部２００と第２の保護回路部４００とは異なる構成を有する。第４不純物領域５６，１５６以外の構成要素は、第１および第２の保護回路部２００，４００は同様である。
【００３５】
（１）第１の保護回路部２００の各構成要素
第１の保護回路部２００は前述したように、バイポーラトランジスタ２１０およびツェナーダイオード２２０を含む。
【００３６】
バイポーラトランジスタ２１０は、Ｎ型の第１不純物領域４０からなるエミッタ領域と、Ｎ型の第２不純物領域６０からなるコレクタ領域と、Ｐ型の第１領域１１からなるベース領域とから構成される。また、第１不純物領域４０と第２不純物領域６０との間には、ツェナーダイオード２２０が設けられている。さらに、このツェナーダイオード２２０と第２不純物領域領域６０との間には、素子分離領域１２が設けられている。
【００３７】
ツェナーダイオード２２０は、Ｎ型の第３不純物領域５４と、Ｐ型の第４不純物領域５６とからなる。第４不純物領域５６は、第３不純物領域５４の下部と接合している。
【００３８】
第１の保護回路部２００において、第１不純物領域４０は、パッド３００と電気的に接続されている。また、第１不純物領域４０とトランジスタ形成部３２０とは、パッド３００（信号入力端子）に対して電気的に並列接続されている。さらに、第２不純物領域６０は接地されている。また、第１，第２および第３不純物領域４０，６０，５４の上面にはシリサイド層３６が形成されている。
【００３９】
（２）第２の保護回路部４００の各構成要素
第２の保護回路部４００は前述したように、バイポーラトランジスタ４１０およびツェナーダイオード４２０を含む。第２の保護回路部４００について、第１の保護回路部２００と同様の構成を有する部分については説明を省略する。
【００４０】
バイポーラトランジスタ４１０の構成は、第１の保護回路部２００のバイポーラトランジスタ２１０と同様である。すなわち、バイポーラトランジスタ４１０は、Ｎ型の第１不純物領域４０からなるエミッタ領域と、Ｎ型の第２不純物領域６０からなるコレクタ領域と、Ｐ型の第１領域２１からなるベース領域とから構成される。
【００４１】
ツェナーダイオード４２０は、Ｎ型の第３不純物領域５４と、Ｐ型の第４不純物領域１５６とからなる。第４不純物領域１５６は、第３不純物領域５４の下部と接合している。
【００４２】
第２の保護回路部４００において、第１不純物領域４０は、パッド６００と電気的に接続されている。また、第１不純物領域４０とともにトランジスタ形成部３２０が、パッド６００に対して電気的に並列接続されている。
【００４３】
前述したように、第４不純物領域１５６におけるＰ型不純物の濃度は、第１の保護回路部２００の第４不純物領域５６と比較して大きい。これにより、第２の保護回路部４００のツェナーダイオード４２０のツェナー電圧は、第１の保護回路部２００のツェナーダイオード２２０のツェナー電圧より小さい。すなわち、ツェナーダイオード２２０よりもツェナーダイオード４２０のほうが、より低い電圧でツェナーブレークダウンする。したがって、第２の保護回路部４００は、第１の保護回路部２００よりも耐圧が低い。なお、本明細書において、「ツェナー電圧」とは、ツェナーダイオードがブレークダウンするのに最低限必要な電圧をいう。
【００４４】
また、半導体装置のリーク電流の量と、保護回路部の耐圧との関係を図７に示す。図７に示すように、一般に、保護回路部の耐圧が小さくなるほど、半導体装置のリーク電流の量は増加する。したがって、図７を参照すると、第２の保護回路部４００は、第１の保護回路部２００よりも耐圧が低いことから、第２の保護回路部４００は、第１の保護回路部２００よりもリーク電流の量が多い。
【００４５】
本発明の半導体装置は、公知の半導体装置の形成工程により形成することができる。例えば、半導体基板１０にＰ型不純物をドープして第１領域１１，２１を形成した後、素子分離領域１２を形成し、続いて素子分離領域１２間に、前述した不純物領域４０，５４，５６，６０，１５６をそれぞれ形成する。さらに、これらの不純物領域上にシリサイド層３６を形成することにより、本発明の半導体装置が得られる。これらの工程は、例えば、トランジスタ形成部３２０内に含まれるトランジスタの形成工程と同じ工程を採用できる。
【００４６】
［保護回路部の動作］
次に、第１および第２の保護回路部２００，４００の動作を、図２および図３を用いて説明する。
【００４７】
まず、静電気等のサージによる電流（以下、「電流」とする）によって、パッド３００に負極性の高電圧パルスが印加された場合、該電流は入力ライン３１０を通った後、第１の保護回路部２００のツェナーダイオード２２０がツェナーブレークダウンする。よって、電流は、第１の保護回路部２００の第１不純物領域４０を経てツェナーダイオード２２０を流れる。これによる電圧降下によって、バイポーラトランジスタ２１０がオン状態となる。その結果、電流は、第１の保護回路部２００内において、第１不純物領域４０、第１領域１１、および第２不純物領域６０を経て、接地ライン５１０へと放電される。
【００４８】
一方、前記電流によって、パッド６００に負極性の高電圧パルスが印加された場合、該電流は電源ライン６１０を通った後、第２の保護回路部４００のツェナーダイオード４２０がツェナーブレークダウンする。よって、電流は、第２の保護回路部４００の第１不純物領域４０を経てツェナーダイオード４２０を流れる。これによる電圧降下によって、バイポーラトランジスタ４１０がオン状態となる。その結果、電流は、第２の保護回路部４００内において、第１不純物領域４０、第１領域２１、および第２不純物領域６０を経て、接地ライン５１０へと放電される。
【００４９】
２．作用効果
本実施の形態にかかる半導体装置によれば、以下の作用効果を有する。
【００５０】
（１）一般に、保護回路部の耐圧が小さい程、より低い電圧でツェナーブレークダウンするため、サージ破壊耐性を高めることができる。しかしながら、保護回路部の耐圧を小さくすると、リーク電流が増加するため、低消費電力化の妨げとなる。したがって、リーク電流の極端な増加を防止しつつ、サージ破壊耐性を維持することが重要である。
【００５１】
本実施の形態の半導体装置７００によれば、第２の保護回路部４００は、第１の保護回路部２００よりも耐圧が低い。また、図１に示すように、各入力パッド３００（信号入力端子）はそれぞれ、対応する第１の保護回路部２００と電気的に接続されている。パッド３００の数（信号入力端子の数）は、論理回路部８００に導入される信号の数および種類等によって決定される。このため、原則として、信号入力端子の数や種類が増えるにつれて、設置されるパッド３００および第１の保護回路部２００の数は増加する。
【００５２】
これに対して、電源端子は一般的に、論理回路部８００の電源電圧の数に応じて設定される。すなわち、論理回路部８００の電源電圧が１つである場合、電源端子は１つ設けられ、電源電圧が２つである場合、電源端子は２つ設けられる。
【００５３】
ところで、前述したように、保護回路部の耐圧を下げれば、サージ破壊耐性を高めるができる。しかしながら、すべての信号入力端子に接続されている第１の保護回路部２００の耐圧を下げた場合、リーク電流の量が増加するため、低消費電力化の妨げとなる。特に、入力信号の数が多い場合、それに伴って、設置される第１の保護回路部２００の数も多いため、第１の保護回路部２００の耐圧を下げた場合、リーク電流の量が劇的に増加するため、低消費電力化が困難となる。
【００５４】
これに対して、本実施の形態の半導体装置７００においては、第２の保護回路部４００の耐圧が第１の保護回路部２００の耐圧よりも小さい。これにより、第１の保護回路部２００について、静電気等のサージから内部回路部をより確実に保護することができるとともに、リーク電流の極端な増加を防止することができるため、消費電力の増大を防止することができる。したがって、半導体装置７００の低消費電力化を担保することができる。
【００５５】
（２）第２の保護回路部４００の第４不純物領域１５６は、第１の保護回路部２００の第４不純物領域５６よりも、Ｐ型不純物の濃度が大きい。このため、第２の保護回路部４００の第４不純物領域１５６−第１領域２１間では、第１の保護回路部２００の第４不純物領域５６−第１領域１１間よりも低い電圧にて電流が流れるようになる。
【００５６】
３．変形例
次に、本実施の形態の変形例について説明する。図４〜図６はそれぞれ、本実施の形態の一変形例の半導体装置の要部を模式的に示す断面図であり、図３に示す断面と同じ断面を示している。すなわち、図４〜図６に示す変形例では、平面図および等価回路は、図１および図２に示す本実施の形態の半導体装置と同様であるため、詳しい説明は省略する。また、図４〜図６に示す変形例において、本実施の形態の半導体装置と同様の構成を有する部分については、詳しい説明は省略する。
【００５７】
なお、図４〜図６に示す変形例はいずれも、本実施の形態の半導体装置７００（図３参照）と比較して、第２の保護回路部４００が第１の保護回路部２００よりも耐圧が小さくなるようにするための手段が異なる。
【００５８】
（１）変形例１
図４に示す変形例１の半導体装置は、第２の保護回路部４００の第３不純物領域１５４におけるＮ型不純物の濃度が、第１の保護回路部２００の第３不純物領域５４におけるＮ型不純物の濃度よりも大きい点で、本実施の形態の半導体装置７００と異なる構成を有する。この構成によれば、第１の保護回路部２００のツェナー電圧と比較して、第２の保護回路部４００のツェナー電圧をより小さくすることができるため、第１の保護回路部４００の耐圧をより小さくすることができる。これにより、静電気等のサージから内部回路部をさらに確実に保護することができる。
【００５９】
（２）変形例２
図５に示す変形例２の半導体装置は、第２の保護回路部４００の第４不純物領域２５６の膜厚が、第１の保護回路部２００の第４不純物領域５６の膜厚よりも小さい点で、本実施の形態の半導体装置７００と異なる構成を有する。この構成によれば、第１の保護回路部２００のツェナー電圧と比較して、第２の保護回路部４００のツェナー電圧をより小さくすることができるため、第１の保護回路部４００の耐圧をより小さくすることができる。これにより、静電気等のサージから内部回路部をさらに確実に保護することができる。
【００６０】
（３）変形例３
図６に示す変形例３の半導体装置は、第２の保護回路部４００における第３不純物領域３５４と第４不純物領域３５６との接合面積が、第１の保護回路部２００における第３不純物領域５４と第４不純物領域５６との接合面積より小さい点で、本実施の形態の半導体装置７００と異なる構成を有する。この構成によれば、第１の保護回路部２００のツェナー電圧と比較して、第２の保護回路部４００のツェナー電圧をより小さくすることができるため、第１の保護回路部４００の耐圧をより小さくすることができる。これにより、静電気等のサージから内部回路部をさらに確実に保護することができる。
【００６１】
また、本発明は上記実施の形態に限定されず、本発明の要旨の範囲で種々の態様を取り得る。したがって、本実施の形態において、各層の導電型を逆にした場合であっても、本発明を適用することができる。
【００６２】
また、例えば、本実施の形態の半導体装置７００においては、パッド３００と電気的に接続される信号端子が信号入力端子である場合を示したが、信号入力端子のかわりに、信号出力端子または信号入出力端子を用いることもできる。すなわち、本実施の形態においては、パッド３００が信号入力端子と電気的に接続されている場合について述べたが、かわりに、パッド３００が、信号出力端子または信号入出力端子と電気的に接続されている場合についても本発明を適用することができる。この場合、トランジスタ形成部３２０は、信号出力端子または信号入出力端子へと出力する信号を制御する機能を有する。
【００６３】
さらに、例えば、本実施の形態の半導体装置７００においては、第１および第２の保護回路部２００，４００がそれぞれ別々のウエル（第１領域）１１，２１に形成されている場合を示したが、これらは同じウエル内に形成することもできる。
【図面の簡単な説明】
【図１】本実施の形態の半導体装置を模式的に示す平面図である。
【図２】本実施の形態の半導体装置の等価回路である。
【図３】図２に示す半導体装置の一部を模式的に示す断面図である。
【図４】図３に示す半導体装置の一変形例を模式的に示す断面図である。
【図５】図３に示す半導体装置の一変形例を模式的に示す断面図である。
【図６】図３に示す半導体装置の一変形例を模式的に示す断面図である。
【図７】半導体装置のリーク電流の量と保護回路部の耐圧との関係を模式的に示すグラフである。
【符号の説明】
１０  半導体基板、  １１，２１  第１領域（ベース領域）、  １２  素子分離領域、  ３６  シリサイド層、  ４０  第１不純物領域（コレクタ領域）、  ５４，１５４，３５４  第３不純物領域、  ５６，１５６，２５６，３５６  第４不純物領域、  ６０  第２不純物領域（エミッタ領域）、  １００  Ｎチャネル型ＭＯＳトランジスタ、  １１０  Ｐチャネル型ＭＯＳトランジスタ、  ２００  第１の保護回路部、  ２１０，４１０  バイポーラトランジスタ、  ２２０，４２０  ツェナーダイオード、  ２３０，４３０  抵抗、  ３００  入力パッド、  ３１０  入力ライン、  ３２０  トランジスタ形成部、  ４００  第２の保護回路部、  ５００  接地パッド、  ５１０  接地ライン、  ６００  電源パッド、  ６１０  電源ライン、  ７００  半導体装置、  ８００  論理回路部、９００  出力パッド、  １０００，２０００  領域、  １１００  保護回路部
【図１】
2004247455.tif 000003
【図２】
2004247455.tif 000004
【図３】
2004247455.tif 000005
【図４】
2004247455.tif 000006
【図５】
2004247455.tif 000007
【図６】
2004247455.tif 000008
【図７】
2004247455.tif 000009