(57)【要約】【課題】  アドレス駆動部の保護機能を有する映像ディスプレイ装置を提供する。【解決手段】  アドレス電極及びデータ電極を備えるパネルと、映像入力信号を前記パネルが有する解像度に合うように変換するスケーラーと、前記スケーラーからの映像信号に応答して前記アドレス電極及び前記データ電極をそれぞれ駆動するアドレス駆動部及びデータ駆動部、及び前記スケーラーから出力される映像信号の変化をライン単位で比較し、該比較結果によって前記スケーラーから出力される映像信号の階調を可変させ、前記アドレス駆動部の動作回数を可変する階調制御部とを有する映像ディスプレイ装置を提供する。【選択図】      図７
2004310044.tif 000002
【特許請求の範囲】
【請求項１】
アドレス電極及びデータ電極を備えるパネルと；
映像入力信号を前記パネルが有する解像度に合うように変換するスケーラーと；
前記スケーラーからの映像信号に応答して前記アドレス電極及び前記データ電極をそれぞれ駆動するアドレス駆動部及びデータ駆動部と；
前記スケーラーから出力される映像信号の変化をライン単位で比較し、該比較結果によって前記スケーラーから出力される映像信号の階調を可変させ、前記アドレス駆動部の動作回数を可変する階調制御部とを含むことを特徴とするアドレス駆動部の保護機能を有する映像ディスプレイ装置。
【請求項２】
前記階調制御部は、
前記スケーラーから出力される映像信号を所定の時間遅延させるライン遅延部と；
前記ライン遅延部と前記スケーラーから出力される映像信号に備えられるピクセル間の階調をそれぞれ比較するライン比較部と；
前記ライン比較部で比較された前記ピクセル間の階調差の回数を計数するカウンタと；
前記カウンタでの計数結果によって前記スケーラーを制御して前記スケーラーから出力される映像信号の階調を可変させる階調可変部とを含むことを特徴とする請求項１に記載のアドレス駆動部の保護機能を有する映像ディスプレイ装置。
【請求項３】
前記所定の時間は、前記スケーラーから出力される映像信号が有する周期であることを特徴とする請求項２に記載のアドレス駆動部の保護機能を有する映像ディスプレイ装置。
【請求項４】
前記階調可変部は、
所定の段階別に前記階調を減少させるための階調データを格納する階調データ格納部と；
前記カウンタから出力される計数値に応答して前記階調データ格納部に格納されている階調データのうちの対応する階調データが前記スケーラーに出力されるように前記階調データ格納部を制御するマイコンとを含むことを特徴とする請求項２に記載のアドレス駆動部の保護機能を有する映像ディスプレイ装置。
【請求項５】
前記ライン単位で出力される前記映像信号を構成するそれぞれの画素データのオン／オフパターンを検出し、前記検出されたパターンを前記階調可変部に印加することで前記階調可変部をして前記スケーラーから出力される映像信号の階調を可変させるようにするピクセルパターン検出部を更に含むことを特徴とする請求項１に記載のアドレス駆動部の保護機能を有する映像ディスプレイ装置。
【請求項６】
アドレス電極及びデータ電極を備えるパネルと、映像入力信号を前記パネルが有する解像度に合うように変換するスケーラー、及び前記スケーラーからの映像信号に応答して前記アドレス電極及び前記データ電極を駆動するアドレス駆動部及びデータ駆動部と、を備える映像ディスプレイ装置における前記アドレス駆動部を保護する方法であって、
前記スケーラーから出力される映像信号の変化をライン別に比較するステップと；
前記比較結果によって前記スケーラーから出力される映像信号の階調を可変するステップと；
前記可変された階調によって前記アドレス駆動部の駆動回数を可変するステップとを含むことを特徴とするアドレス駆動部の保護方法。
【請求項７】
前記階調を可変するステップは、
前記スケーラーからの映像信号をライン単位で比較し、前記ラインを構成するそれぞれのピクセル間の階調変化の発生回数を計数するステップと；
前記計数された回数によって前記スケーラーから出力される映像信号の階調を可変するステップとを含むことを特徴とする請求項６に記載のアドレス駆動部の保護方法。
【請求項８】
前記計数するステップは、
前記スケーラーから出力される映像信号を所定の時間遅延させるステップと；
前記スケーラーから出力される映像信号と、前記所定の時間遅延された映像信号に備えられるピクセル間の階調をそれぞれ比較するステップと；
前記ピクセル間の階調差の発生回数を計数するステップとを含むことを特徴とする請求項７に記載のアドレス駆動部の保護方法。
【請求項９】
前記所定の時間は、前記スケーラーから出力される映像信号が有する周期であることを特徴とする請求項８に記載のアドレス駆動部の保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関し、特に、アドレス駆動部の保護機能を有するプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置は、複数の放電セルをマトリクス状に配列し、これを選択的に発光させることにより画像データを復元するディスプレイの一種であって、プラズマディスプレイ装置を構成するそれぞれの放電セルは、放電を維持するための放電維持電圧を必要とする。これにより、プラズマディスプレイ装置を構成するそれぞれの放電セルには、高圧の放電維持電圧が印加され、他のディスプレイ装置（例えば、ＣＲＴ、ＬＣＤ等）に比べて高い電力消耗が発生するようになる。
【０００３】
図１は、プラズマディスプレイ装置を構成する放電セルに対する垂直断面図を示す。同図に示す放電セルは、ＡＣ型放電セルであって、二つのガラス基板１０、１１が向かい合うように配置され、二つのガラス基板１０、１１の上基板１０には、放電維持電極１２、１３が配置され、下基板１１にはアドレス電極１４が配置される。また、上基板１０に配置される二つの放電維持電極１２、１３間には誘電層１５が形成され、誘電層１５上には酸化マグネシウム（ＭｇＯ）膜からなる保護層１７が形成される。また、上基板１０と下基板１１との間には、放電気体（例えば、ヘリウム、ネオン、キセノンまたはこれらの混合気体）が通常３００〜５００ｔｏｒｒの圧力で充填される。このような構造の放電セルは、上基板１０に形成される放電維持電極１２、１３に高圧のパルスを印加する時、放電維持電極１２、１３間に発生する放電により発光し、誘電層１５に所定の電荷を蓄積する。この結果、誘電層１５に蓄積された電荷量の分放電維持電極１２、１３に印加される電圧が小さてもよい。この時、放電維持電極１２、１３に蓄積される電荷量は、誘電層１５が有する誘電率に比例し、誘電層１５に蓄積された電荷は、通常、壁電荷という。
【０００４】
図２は、図１に示された放電セルの放電特性を示すグラフである。同図に示すように、放電セルを発光させる放電開始電圧が放電維持電圧より遥かに高いことが分かる。放電維持電圧は、放電セルを持続して発光可能にする電圧であって、放電開始電圧により誘電層１５に蓄積された電荷が形成する電圧により通常、放電開始電圧に比べて低い電圧を有する。これは、放電セルが有する電気的特性であって放電セルを構成する誘電層１５に蓄積された電荷量が大きいほど放電維持電圧は低くなる。
【０００５】
図３は、既に常用化されたプラズマパネルの構造図であって、図１に示された放電セルにより構成されるプラズマパネルの分解斜視図である。この構造は、隔壁２０ａ〜２０ｄで画成される放電空間内に並んで形成された放電維持電極１２ａ〜１３ｃと、これらと向かい合って交差するデータ電極から構成される。隔壁２０ａ〜２０ｄ間に形成される蛍光層２１ａ〜２１ｃは、図１で説明したように放電維持電極１２ａ〜１３ｃに印加される高圧のパルスにより放電される紫外線により刺激されて可視光線を生成する。それぞれの隔壁２０ａ〜２０ｄは、それぞれの蛍光層２１ａ〜２１ｃから発生する可視構成が相互影響を及ぼすことがないようにする。
【０００６】
一方、前記のような構造を有するプラズマパネルは、パネルを構成するそれぞれの放電セルをオン／オフして画像を表現するため、一般のブラウン管（例えば、ＣＲＴ）とは異なってデジタル方式で駆動される。ＣＲＴでは、それぞれの画素に走査される電子ビームの強度を線形変化させることにより蛍光体の発光強度を調節しているのに対し、プラズマパネルでは、放電維持電圧を印加する放電維持期間を調節することによりこれを具現する。以下、図面を参照してプラズマパネルの輝度調整及びそれによる電力消耗を説明する。
【０００７】
図４は、プラズマパネルの輝度表示方法を説明するための図である。同図における横軸は時間を表わし、縦軸は水平走査線数を表わす。同図に示された輝度表示方法は８ビット輝度具現方法であって、１つのフィールドを８つのサブフィールドに分け、それぞれのサブフィールドは、リセット期間、アドレス期間、放電維持期間に分けられて構成される。リセット期間は、プラズマパネルを初期化する期間であり、アドレス期間は、プラズマパネルの所定の箇所を選択する期間であり、放電維持期間は、プラズマパネルの選択された箇所で発光する期間である。アドレス期間には、放電維持電極１２、１３にそれぞれ＋５０Ｖと−１５０Ｖを印加する。この結果、放電維持電極１２、１３間の電圧差により放電維持期間の間放電セルが発光するようになる。
【０００８】
放電維持期間は、それぞれ異なる発光期間（例えば、１Ｔ：２Ｔ：４Ｔ：８Ｔ：１６Ｔ：３２Ｔ：６４Ｔ：１２８Ｔ）を有するサブフィールドを選択的に点灯することにより設定され、それぞれ異なる発光期間を有するサブフィールドの点灯によって固有の輝度値を有するようになる。例えば、１２７という輝度を得るためには、Ｔ１（サブフィールド）〜Ｔ７までのサブフィールドを順次に点灯すればよい。即ち、それぞれのサブフィールドが有する階調値を合わせると、１＋２＋４＋８＋１６＋３２＋６４＝１２７階調を有する。このような方法で８つのサブフィールドをすべて使用する場合、２５６段階の輝度（２８）が表示可能になる。
【０００９】
図５は、従来のプラズマディスプレイ装置のブロック概念図である。同図に示されたプラズマディスプレイ装置は、アナログ−デジタル変換部（Ａ／Ｄ）４０、スケーラー５０、プラズマパネル駆動部６０、及びプラズマパネル（ＰＤＰパネル）７０を有する。
【００１０】
アナログ−デジタル変換部（Ａ／Ｄ変換部）４０は、Ｒ、Ｇ、Ｂフォーマットを有する外部映像信号またはパーソナルコンピューター（図示せず）からのＲ、Ｇ、Ｂフォーマットを有する映像信号を印加されデジタル信号に変換する。
【００１１】
スケーラー５０は、アナログ−デジタル変換部（Ａ／Ｄ）４０から出力されるデジタル映像信号をプラズマパネル（ＰＤＰパネル）７０が有する画面サイズに合うように変換する。
【００１２】
プラズマパネル駆動部６０は、スケーラー５０で変換されたデジタル映像信号を入力され、これをプラズマパネル（ＰＤＰパネル）７０を駆動するための信号に変換する。例えば、プラズマパネル（ＰＤＰパネル）７０を構成する放電セルを選択するためのアドレスパルス及びデータパルスを生成する。
【００１３】
図６は、図５に示されたプラズマパネルの概略的な構造を示す図である。同図に示されたプラズマパネルは、アドレス駆動部７１、データ駆動部７２、及び放電セル７３〜７８を備える。アドレス駆動部７１とデータ駆動部７２は、プラズマパネル駆動部６０から印加されるアドレスパルス及びデータパルスにそれぞれ応答して所定の放電セル７３~７８を選択する。一方、アドレスパルスによりライン１の放電セルのいずれもが選択されず、ライン２の放電セルのいずれもが選択される場合、ライン２の放電セルには、アドレス駆動部７１から印加される所定の電圧を有するアドレスパルスが印加されるのに対し、ライン１には、アドレスパルスが印加されない。この結果、ライン１とライン２には電位差による寄生キャパシタンス（Ｃｐ）が生成される。この時、寄生キャパシタンス（Ｃｐ）によりアドレス駆動部７１からライン２へのパルスの印加時、寄生キャパシタンス（Ｃｐ）が有する容量によってはライン２により多くの電流を印加する必要があるため、アドレス駆動部７１では不要な電流を更に供給しなければならず、このような負荷の増大によってアドレス駆動部７１が損傷を受けるという不具合がある。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、前記のような従来の問題点を解決するためになされたものであって、その目的は、アドレス駆動部の保護機能を有する映像ディスプレイ装置を提供することである。
【課題を解決するための手段】
【００１５】
前記目的を達成するための本発明に係るアドレス駆動部の保護機能を有する映像ディスプレイ装置は、アドレス電極及びデータ電極を備えるパネルと、映像入力信号を前記パネルが有する解像度に合うように変換するスケーラーと、前記スケーラーからの映像信号に応答して前記アドレス電極及び前記データ電極をそれぞれ駆動するアドレス駆動部及びデータ駆動部、及び前記スケーラーから出力される映像信号の変化をライン単位で比較し、該比較結果によって前記スケーラーから出力される映像信号の階調を可変させ、前記アドレス駆動部の動作回数を可変する階調制御部とを含むことを特徴とする。
【００１６】
前記階調制御部は、前記スケーラーから出力される映像信号を所定の時間遅延させるライン遅延部と、前記ライン遅延部と前記スケーラーから出力される映像信号に備えられるピクセル間の階調をそれぞれ比較するライン比較部と、前記ライン比較部で比較された前記ピクセル間の階調差の回数を計数するカウンタ、及び前記カウンタでの計数結果によって前記スケーラーを制御して前記スケーラーから出力される映像信号の階調を可変させる階調可変部とを含むことが好ましい。
【００１７】
前記所定の時間は、前記スケーラーから出力される映像信号が有する周期であることが好ましい。
【００１８】
前記階調可変部は、所定の段階別に前記階調を減少させるための階調データを格納する階調データ格納部、及び前記カウンタから出力される計数値に応答して前記階調データ格納部に格納されている階調データのうちの対応する階調データが前記スケーラーに出力されるように前記階調データ格納部を制御するマイコンとを含むことが好ましい。
【００１９】
好ましくは、前記ライン単位で出力される前記映像信号を構成するそれぞれの画素データのオン／オフパターンを検出し、前記検出されたパターンを前記階調可変部に印加することで前記階調可変部をして前記スケーラーから出力される映像信号の階調を可変させるようにするピクセルパターン検出部を更に含む。
【００２０】
前記目的を達成するためのアドレス電極及びデータ電極を備えるパネルと、映像入力信号を前記パネルが有する解像度に合うように変換するスケーラー、及び前記スケーラーからの映像信号に応答して前記アドレス電極及び前記データ電極を駆動するアドレス駆動部及びデータ駆動部と、を備える映像ディスプレイ装置における前記アドレス駆動部を保護する方法は、前記スケーラーから出力される映像信号の変化をライン別に比較するステップと、前記比較結果によって前記スケーラーから出力される映像信号の階調を可変するステップ、及び前記可変された階調によって前記アドレス駆動部の駆動回数を可変するステップとを含むことを特徴とする。
【００２１】
前記階調を可変するステップは、前記スケーラーからの映像信号をライン単位で比較し、前記ラインを構成するそれぞれのピクセル間の階調変化の発生回数を計数するステップ、及び前記計数された回数によって前記スケーラーから出力される映像信号の階調を可変するステップとを含むことが好ましい。
【００２２】
前記計数するステップは、前記スケーラーから出力される映像信号を所定の時間遅延させるステップと、前記スケーラーから出力される映像信号と、前記所定の時間遅延された映像信号に備えられるピクセル間の階調をそれぞれ比較するステップ、及び前記ピクセル間の階調差の発生回数を計数するステップとを含むことが好ましい。
【００２３】
前記所定の時間は、前記スケーラーから出力される映像信号が有する周期であることが好ましい。
【００２４】
本発明の上述した目的及び特徴は、添付した図面を参照して、本発明の好適な実施例を詳細に説明することにより、より明らかになる。
【発明の効果】
【００２５】
以上で説明したように、本発明は、ＰＤＰパネルを駆動するためのアドレス駆動部に寄生するキャパシタンスを減少させることにより、アドレス駆動部に過負荷がかかることを防ぐことでアドレス駆動部の損傷を防ぐという効果を奏する。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して本発明を詳細に説明する。
【実施例】
【００２７】
図７は、本発明に係るアドレス駆動部の保護機能を有する映像ディスプレイ装置の好適な一実施例に係るブロック概念図である。同図に示された映像ディスプレイ装置は、アナログ−デジタル変換部（Ａ／Ｄ）１００、スケーラー２００、ライン遅延部３１０、ピクセルパターン検出部３２０、ライン比較部３３０、カウンタ３４０、階調制御部３５０、駆動制御部４００、及びＰＤＰパネル５００を有する。
【００２８】
アナログ−デジタル変換部１００は、チューナー（図示せず）またはパーソナルコンピューター（図示せず）から印加されるアナログ映像信号（Ｒ、Ｇ、Ｂ信号）をデジタル映像信号に変換する。
【００２９】
スケーラー２００は、デジタル映像信号をＰＤＰパネル５００が有する解像度に合わせて変換する。通常、チューナー（図示せず）またはパーソナルコンピューター（図示せず）からアナログ−デジタル変換部（Ａ／Ｄ）１００に印加されるアナログ映像信号は、それぞれ６４０×４８０、及び８００×６００の解像度を有するのに対し、ＰＤＰのような映像ディスプレイ装置は、８５２×４８０の解像度を有する。これにより、スケーラー２００は、アナログ−デジタル変換部（Ａ／Ｄ）１００から出力されるデジタル映像信号の解像度をＰＤＰパネル５００が有する解像度（例えば、８５２×４８０）に合うように変換する。また、スケーラー２００は、階調処理部２１０を内蔵し、印加されるデジタル映像信号の階調を可変することができる。スケーラー２００における入力されるデジタル映像信号の階調を可変する方法は、図４で既に詳細に説明したため、以下では、その説明を省略する。
【００３０】
駆動制御部４００は、スケーラー２００で所定の解像度（例えば、８５２×４８０）に合わせて変換されたデジタル映像信号を入力され、ＰＤＰパネル５００を駆動するための信号に変換する。ＰＤＰパネル５００には、アドレス駆動部５１０とデータ駆動部５２０が備えられ、アドレス駆動部は、スケーラー２００からライン単位で出力されるデジタル映像信号に応答してＰＤＰパネル５００を構成するそれぞれのラインを選択的にイネーブルさせるためのアドレスパルスを生成し、データ駆動部は、アドレス駆動部５１０で選択されたラインに当る映像情報（例えば、８５２画素に対する映像情報）によってアドレスパルスを生成してＰＤＰパネル５００に供給する。駆動制御部４００は、スケーラー２００から出力されるデジタル映像信号に対応するアドレス情報とデータ情報をそれぞれアドレス駆動部５１０とデータ駆動部５２０に供給する。ＰＤＰパネル５００は、かかるアドレスパルスとデータパルスに応答して映像を表示する。
【００３１】
以下、図８Ａのパターン図を参照して、ライン遅延部３１０、ライン比較部３３０、カウンタ３４０、及び階調制御部３５０を説明するための図である。ライン遅延部３１０は、スケーラー２００からライン単位で出力されるデジタル映像信号を所定の時間遅延させる。ライン遅延部３１０は、入力されるデジタル映像信号が有する周期分の時間を遅延させる。これにより、ライン比較部３３０には、スケーラー２００からリアルタイムで直接印加されるデジタル映像信号と１周期遅延されたデジタル映像信号が印加される。
【００３２】
ライン比較部３３０は、スケーラー２００からリアルタイムで直接印加されるデジタル映像信号と１周期遅延されたデジタル映像信号をライン単位で比較する。
【００３３】
図８Ａは、ＰＤＰパネル５００を構成する画素の一部を示す図であって、ライン比較部３３０の動作を説明している。同図に示された画素のライン１に位置する画素５３０〜５３５は、アドレス駆動部５１０で選択されて“ｏｎ”状態にあり、ライン２に位置する画素５４０〜５４５は“ｏｆｆ”状態にある。それぞれの画素５３０〜５４５は、対応するアドレスライン（例えば、５３０ａ、５３１ａ、５４１ａ等）に印加されるアドレスパルスにより選択される。この時、ライン１とライン２にそれぞれ備えられるアドレスライン間には少量のキャパシタンスが形成され、ライン１とライン２との間における電位差の発生時、キャパシタンスの容量が増大するようになる。図８Ａを参照すると、ライン比較部３３０は、スケーラー２００から出力されるライン１に当るデジタル映像信号と、ライン遅延部３１０で１周期遅延されたライン２に当るデジタル映像信号を印加される。その後、ライン１とライン２に位置する画素のうちの垂直方向に同一の位置にある画素（例えば、５３０と５４０）を相互比較する。この比較の結果、相互異なると論理“１”を有するパルスをカウンタ３４０に出力し、相互同一であると論理“０”を有するパルスをカウンタ３４０に出力する。
【００３４】
カウンタ３４０は、ライン１が有する周期の間ライン比較部３３０で論理“ハイ”を有する出力値の個数をカウントする。
【００３５】
例えば、図８Ａに示すように画素５３０〜５４５が配置される場合、カウンタ３４０は、ライン比較器３３０から論理“ハイ”を有する６つのパルスを印加され、これを計数する。
【００３６】
階調可変部３５０は、所定の時間単位でカウンタ３４０から印加されるパルスの個数によってスケーラー２００を制御することでスケーラー２００から出力されるデジタル映像信号の階調を可変させる。
【００３７】
好ましくは、階調可変部３５０は、階調データ格納部３５２、及びマイコン３５１を有する。階調データ格納部３５２は、スケーラー２００に内蔵されている階調処理部２１０で表現する階調の段階を減少するためのデータ値を有する。
【００３８】
マイコン３５１は、カウンタ３４０から出力されるカウント値によって階調データ格納部３５２から階調処理部２１０に印加される階調データを選択する。
【００３９】
次の表１は、カウンタ３４０から出力されるパルスの個数によって階調データ格納部３５２から選択される階調データ及びそれによってスケーラー２００から出力されるデジタル映像信号の階調変化を表わすものである。
【００４０】
【表１】
2004310044.tif 000003
前記表１から分かるように、スケーラー２００に印加されるデジタル映像信号の最初の階調が２５６レベルである場合、即ち、それぞれのサブフィールド（２０〜２７）値がいずれも“１”である時、階調データ格納部３５２から印加される階調データ（例えば、−１、−２、−３等）により階調処理部２１０から出力されるデジタル映像信号の階調値は減少する。階調データが−３である場合、スケーラー２００から出力されるデジタル映像信号の階調は２５２レベル（００１１１１１１）であって、元の階調２５２と大きな差をみせていない。この時、サブフィールド（２０及び２１）は、ターンオフする。これにより、スケーラー２００から出力されるデジタル映像信号によりアドレス駆動部５１０からアドレスパルスを出力する時、サブフィールド（２０及び２１）に当る期間では、アドレス駆動部５１０から当該サブフィールドを駆動するためのアドレスパルスがＰＤＰパネル５００に印加されない。即ち、アドレス駆動部５１０の動作回数が減少し、アドレス駆動部５１０に備えられるアドレスラインに電圧及び電流が印加されないため、アドレスラインに寄生するキャパシタンス５３１ｂ値が減少し、寄生キャパシタンス値による電流消耗も減少する。従って、アドレス駆動部５１０がＰＤＰパネル５００にアドレスを印加する時、アドレスラインに寄生するキャパシタンスにより発生する無効電流を減少することによりアドレス駆動部５１０を保護するようになる。
【００４１】
図８Bは、ピクセルパターン検出部３２０の動作を説明するための図である。ピクセルパターン検出部３２０は、スケーラー２００からライン単位で出力される映像信号のそれぞれを比較して映像信号の遷移回数を検出する。例えば、図８Bに示すように、ライン１に配置される映像データ５３０と映像データ５３１間のオン／オフパターンを検出する。図８Bでは、合わせて５回のパターン転換が発生する。このようなパターン転換は、それぞれの映像データ５３０〜５３２を駆動するためのアドレスライン５３０ａ〜５３２ａ間における寄生キャパシタンスを増大させる。例えば、アドレスライン５３０ａとアドレスライン５３１ａがそれぞれオン／オフの時、２つのアドレスライン５３０ａ及び５３１ａが有する電位差により所定の寄生キャパシタンスが生成される。ピクセルパターン検出部３２０は、このようなパターン転換が発生する回数を検出してマイコン３５１に印加し、マイコン３５１は、ピクセルパターン検出部３２０で検出されたパターン転換の回数によって階調データ格納部３５２に格納されている階調データをスケーラー２００に内蔵されている階調処理部２１０に送り、スケーラー２００から出力されるデジタル映像信号の階調値を下げる。前記ピクセルパターン検出過程は、スケーラー２００からライン単位で出力される映像信号の各ライン毎に行われ、階調処理部２１０での階調減少方法は、前記表１と同じ方法を用いる。この結果、アドレス駆動部５１０が表現すべきサブフィールドの数が減少するため、アドレス駆動部の負荷が減少する。
【００４２】
図９は、本発明に係るアドレス駆動部の保護方法の好適な一実施例を示すフローチャートである。まず、ライン遅延部３１０は、スケーラー２００からライン単位で出力されるデジタル映像信号をライン単位で出力されるデジタル映像信号が有する周期分遅延させる（Ｓ１００）。次いで、ライン比較部３３０は、スケーラー２００から出力される映像信号とライン遅延部３１０から出力される映像信号を構成するそれぞれの画素が有する階調を比較する（Ｓ２００）。図８Ａに示すように、ライン１とライン２に備えられる画素のうちの画素５３０と画素５４０、画素５３１と画素５４１、画素５３２と画素５４２をそれぞれ比較し、その階調差を検出する。同様に、残りの画素に対しても同一の方法で階調差を比較する。図８Ａでは、計６つの画素を比較し、これをカウンタ３００で計数すると、そのカウント値は６になる（Ｓ３００）。マイコン３５１は、前記カウント値によって階調データ格納部３５２を制御してスケーラー２００内の階調処理部２１０を制御する。この結果、階調処理部２１０は、デジタル映像信号を出力する時、階調データによってサブフィールドを１つずつ減少させることでアドレス駆動部５１０の駆動回数を減少させる。
【００４３】
即ち、アドレス駆動部５１０がＰＤＰパネル５００にアドレスを印加する時、アドレスラインに寄生するキャパシタンスにより発生する無効電流を減少させるため、アドレス駆動部５１０の過負荷による損傷を防ぐことができるようになる。
【００４４】
本発明は、前述したように、ＰＤＰパネルを駆動するためのアドレス駆動部に寄生するキャパシタンスを減少させることにより、アドレス駆動部に過負荷がかかることを防ぐ。
【００４５】
以上では、本発明の好適な実施例について図示し説明したが、本発明は、上述した特定の実施例に限定されるものではなく、請求の範囲で請求する本発明の要旨を逸脱することなく当該発明の属する技術分野における通常の知識を有する者であれば誰でも各種の変形実施が可能であることはもとより、そのような変更は、請求の範囲記載の範囲内にあることは自明である。
【図面の簡単な説明】
【００４６】
【図１】プラズマディスプレイ装置を構成する放電セルに対する垂直断面図である。
【図２】図１に示された放電セルの放電特性を示すグラフである。
【図３】既に常用化されたプラズマパネルの構造図である。
【図４】プラズマパネルの輝度表示方法を説明するための図である。
【図５】従来のプラズマディスプレイ装置のブロック概念図である。
【図６】図５に示されたプラズマパネルの概略的な構造を示す図である。
【図７】本発明に係るアドレス駆動部の保護機能を有する映像ディスプレイ装置の好適な一実施例に係るブロック概念図である。
【図８Ａ】図７のライン比較部の比較過程を説明するための図である。
【図８Ｂ】図７のライン比較部の比較過程を説明するための図である。
【図９】本発明に係るアドレス駆動部の保護方法の好適な一実施例を示すフローチャートである。
【符号の説明】
【００４７】
１００  アナログ−デジタル変換部
２００  スケーラー
２１０  階調処理部
３１０  ライン遅延部
３２０  ドットパターン検出部
３３０  ライン比較部
３４０  カウンタ
３５０  階調制御部
３５１  マイコン
３５２  階調データ格納部
４００  駆動制御部
５００  ＰＤＰパネル
５１０  アドレス駆動部
５２０  データ駆動部
【図１】
2004310044.tif 000004
【図２】
2004310044.tif 000005
【図３】
2004310044.tif 000006
【図４】
2004310044.tif 000007
【図５】
2004310044.tif 000008
【図６】
2004310044.tif 000009
【図７】
2004310044.tif 000010
【図８Ａ】
2004310044.tif 000011
【図８Ｂ】
2004310044.tif 000012
【図９】
2004310044.tif 000013