(57)【要約】【課題】簡単なプロセスで規則的な微小突起を制御性良く得ることによって、低電圧駆動が可能で、かつ、大面積対応が容易な、均一性、安定性に優れた高品質な電子放出素子の製造方法を提供すること。【解決手段】導電性基板（１０１）に微粒子（１０２）を規則正しく二次元最密状に配列させ（ａ）、配列した微粒子（１０２）をマスクとして、導電性材料または半導体材料を成膜する（ｂ）。配列した微粒子の「隙間」（開口部：ハッチング部分）に基板に密着してきちんと導電性材料または半導体材料が成膜される。微粒子の一部または全部をウェットエッチング、研磨などで除去すると、非常に規則正しく、形状や大きさの非常に揃った導電性材料や半導体材料による微小な突起（略三角柱など）が得られ、高品質な電子放出素子として好適である。【選択図】      図１
2004273296.tif 000002
【特許請求の範囲】
【請求項１】
導電性基板上に導電性材料または半導体材料を形成してなる電子放出素子の製造方法において、
前記導電性基板上に微粒子を規則的に２次元配列させる工程と、
前記導電性基板に対し微粒子側から導電性材料または半導体材料を成膜する工程と、
前記２次元配列した粒子の一部または全部、および微粒子表面に付着した導電性材料または半導体材料を除去する工程
を含むことを特徴とする電子放出素子の製造方法。
【請求項２】
前記微粒子が、シリカ、アルミナ、酸化チタン、酸化ジルコニウム、五酸化タンタル、酸化ガドリニウム、酸化イットリウム、またはポリスチレンのうちの一つであることを特徴とする請求項１記載の電子放出素子の製造方法。
【請求項３】
前記導電性材料または半導体材料が、タングステン、シリコン、窒化チタン、またはアモルファスカーボンのうちの一つであることを特徴とする請求項１または２記載の電子放出素子の製造方法。
【請求項４】
前記導電性材料または半導体材料を成膜する工程は、成膜に寄与する成分の基板に対する入射角度が垂直または垂直に近く、かつ、その入射角度の分布が小さい手法を用いることを特徴とする請求項１から３のいずれか１項に記載の電子放出素子の製造方法。
【請求項５】
前記成膜に寄与する成分の基板に対する入射角度が垂直または垂直に近く、かつ、その入射角度の分布が小さい手法は、バイアスプラズマＣＶＤ、コリメートスパッタ、ロングスロースパッタ、またはＥＣＲスパッタのうちの一つであることを特徴とする請求項４に記載の電子放出素子の製造方法。
【請求項６】
前記導電性材料または半導体材料を成膜する工程は、成膜に寄与する成分の基板に対する入射角度の分布が大きく垂直入射性の小さい手法を用いることを特徴とする請求項１から３のいずれか１項に記載の電子放出素子の製造方法。
【請求項７】
前記成膜に寄与する成分の基板に対する入射角度の分布が大きく垂直入射性の小さい手法は、プラズマＣＶＤ、熱ＣＶＤ、スパッタリング、またはイオンビームスパッタリングのうちの一つであることを特徴とする請求項６記載の電子放出素子の製造方法。
【請求項８】
導電性基板上に成膜された導電性材料または半導体材料の膜厚と同じ程度の厚さまで前記微粒子を厚み方向で除去することを特徴とする請求項１から７のいずれか１項に記載の電子放出素子の製造方法。
【請求項９】
前記厚み方向で除去する手段がウェットエッチングであることを特徴とする請求項８記載の電子放出素子の製造方法。
【請求項１０】
前記厚み方向で除去する手段が研磨であることを特徴とする請求項８記載の電子放出素子の製造方法。
【請求項１１】
前記微粒子を２次元に配列する工程は、前記微粒子が分散した分散液を基板上に供給する処理を含むことを特徴とする請求項１から１０のいずれか１項に記載の電子放出素子の製造方法。
【請求項１２】
前記微粒子を分散させた分散液の液性を、基板および微粒子に合わせたｐＨの制御により制御することを特徴とする請求項１１記載の電子放出素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表面伝導型電子放出素子の製造方法に係り、特に、微粒子をマスクとして導電性材料または半導体材料を形成して、その後、微粒子とともに微粒子表面上に付着した導電性材料または半導体材料を除去して得られる規則的微細突起を有する電子放出素子の製造方法に関するものである。本発明は、規則正しく配列した微細な突起を容易に得ることができるので、表面処理や表面修飾などの加工法に応用可能である。
【０００２】
【従来の技術】
一般に、大面積対応の電子放出素子として、基板上に形成された小面積の薄膜に、膜内に平行に電流を流すことにより、電子放出が生じる現象を利用する、いわゆる表面伝導型電子放出素子が提案されている。従来このような電子放出素子の製造方法は、以下のようなものであった。
【０００３】
つまり、通常の電子放出機能を発現させるために、基板に形成した電子放出材料からなる薄膜に対し、あらかじめフォーミングと呼ばれる通電処理によって電子放出部を形成するものである。すなわち、薄膜の膜内に平行な方向で電流を流し、これによって発生するジュール熱により、薄膜を局所的に破壊、変形させることによって電子放出部を形成していた。
【０００４】
しかしながら、このような製造方法においては、薄膜の局所的な破壊、変形を制御することは不可能で、同一素子の面内均一性はもちろん、素子間での放電電流のばらつきが発生することに対しては制御できないという問題があった。これらの問題は、薄膜の局所的な破壊、変形によって発生する微細突起の大きさや配列位置を全く制御できないということに起因しているものである。
【０００５】
このような微細な突起を配列して電子放出素子を形成する従来の技術としては以下に示すようなものが知られている。
【０００６】
ａ）特開平９−３５６２１号公報（特許文献１）
特許文献１に記載された技術では、基板上に相対向する電極間の基板表面上に、規則的に配列された微小突起物を設け、該微小突起物側面および基板表面に隣接するように電子放出材料よりなる微粒子を配置し、規則的パターンを有する導電性微粒子の島状構造を形成して電子放出部としている。
【０００７】
ｂ）特開平９−２７４８４９号公報（特許文献２）
特許文献２に記載された技術では、（１１１）主面を持つＳｉ基板上にＳｉ酸化膜、タングステン（Ｗ）膜を順に形成し、通常のフォトエッチング工程によりＳｉ酸化膜およびＷ膜の一部を円柱状にエッチングしてＳｉ基板の一部を露出させる。
【０００８】
露出したＳｉ基板の中央部分に金（Ａｕ）粒子を設置し、ＡｕとＳｉ基板の一部を反応させてＡｕＳｉ合金を形成する。ＳｉＣｌ４と水素の混合気体をＳｉ基板に約２５分接触させ、Ｓｉエピタキシャル成長により８００ｎｍの高さのＳｉ柱を形成した後Ｓｉ基板を王水等に浸すことにより、ＡｕＳｉ合金を除去し、微小径の柱状構造を形成する。
【０００９】
ｃ）特開２００２−１００２８０号公報（特許文献３）
特許文献３に記載された技術では、電子源アレイは、アルミニウム基板の一面側を陽極酸化してなる細孔を備えた表面膜と、陽極酸化されずに残ったカソード電極層との重層構造体、並びにカーボンナノチューブなどの微細繊維状物質から構成されている。
【００１０】
表面層であるアルミナ膜に形成される複数の細孔は規則的で、その伸長方向が揃っており、上記微細繊維状物質はいずれもこの細孔の伸長方向に沿って配列されている。また、微細繊維状物質の分散液中に重層構造体を浸漬し、所定の磁界を印加することで、微細繊維状物質を配向させ、細孔内に誘引することができる。
【００１１】
また、微粒子を規則正しく２次元配列する技術としては、次のものがある。
ｄ）特許第２８２８３７４号明細書（特許文献４）
特許文献４には、微粒子の液状分散媒体を基板表面に展開して液体薄膜を形成し、液厚を粒子径サイズと同等かそれより小さくし、液が蒸発する際の横方向に働く表面張力により微粒子を２次元で凝集させて配列を行なう技術が開示されている。
【００１２】
【特許文献１】
特開平９−３５６２１号公報
【特許文献２】
特開平９−２７４８４９号公報
【特許文献３】
特開２００２−１００２８０号公報
【特許文献４】
特許第２８２８３７４号明細書
【００１３】
【解決しようとする課題】
上記特開平９−３５６２１号公報（特許文献１）に記載されたものは、収束イオンビームなどの高エネルギービームやエッチングなどにより、基板上に規則的に配列された微小突起物を設け、これらの微小突起物に接触するように電子放材料からなる微粒子を配置して、電子放出素子を形成する技術であるが、微小突起物を先に形成、その後に微小突起物に接触して電子放出材料となる微粒子を配置するものであり、また、電子放出部が微小突起物に接触して配置された微粒子であるため、先に述べた問題点、すなわち、同一素子の面内均一性はもちろん、素子間での放電電流のばらつきが発生する問題に対しては全く解決されていないことがわかる。
【００１４】
すなわち、微細突起の発生が収束イオンビームなどの高エネルギービームやエッチングなどの技術を用いているために、微細突起の大きさや配列位置については全く制御できないという大きな欠点を有するものである。
【００１５】
また、特開平９−２７４８４９号公報（特許文献２）に記載されたものは、（１１１）主面を持つＳｉ基板上にＳｉ酸化膜、タングステン（Ｗ）膜を順に形成し、通常のフォトエッチング工程によりＳｉ酸化膜およびＷ膜の一部を直径約０．８μｍの円柱状にエッチングしてＳｉ基板の一部を露出させ、露出したＳｉ基板の中央部分に金（Ａｕ）粒子を設置し、ＡｕとＳｉ基板の一部を反応させてＡｕＳｉ合金を形成し、ＳｉＣｌ４と水素の混合気体をＳｉ基板に約２５分接触させ、Ｓｉエピタキシャル成長により８００ｎｍの高さのＳｉ柱を形成した後Ｓｉ基板を王水等に浸すことにより、ＡｕＳｉ合金を除去し、微小径の柱状構造を形成するというものである。
【００１６】
確かに、特許文献２の技術によれば、制御された位置に、微小な突起物を形成することは可能であるが、
大きな工程だけをみても
・２種類の膜の成膜工程
・フォトリソグラフィー工程
・ドライエッチング工程
・金粒子設置工程
・エピタキシャル工程
・ウェットエッチング工程
と、かなり複雑な工程を経ないと実現できない技術である。
【００１７】
さらに、規則性、および、その微細寸法を決定する主要因は、フォトリソグラフィー工程とエッチング工程の実力ということになり、微細なパターンを形成するためには、設備投資もかなり高額にならざるをえないという問題点を有する技術である。
【００１８】
また、特開２００２−１００２８０号公報（特許文献３）においては、電子源アレイの構成として、アルミニウム基板の一面側を陽極酸化してなる細孔を備えた表面膜と、陽極酸化されずに残ったカソード電極層との重層構造体、並びにカーボンナノチューブなどの微細繊維状物質から構成されている。
【００１９】
表面層であるアルミナ膜に形成される複数の細孔は規則的で、その伸長方向が揃っており、上記微細繊維状物質はいずれもこの細孔の伸長方向に沿って配列されている。また、微細繊維状物質の分散液中に重層構造体を浸漬し、所定の磁界を印加することで、微細繊維状物質を配向させ、細孔内に誘引することができる。
【００２０】
特許文献３の大きな特徴は、細孔の形成技術として、アルミニウムの陽極酸化を利用している点である。確かに、アルミニウムの陽極酸化技術は、フォトリソグラフィー工程やエッチング工程を用いることなく、規則的な細孔を容易に得られる技術として、最近注目されている技術であるが、大面積に応用するためには、均一性の確保など、まだまだ解決しなければならない問題を多くかかえている技術であることは否定できない。
【００２１】
さらに、この特許文献３の技術では、電子放出材料としてカーボンナノチューブを用いることを特徴としているが、カーボンナノチューブはまだまだ高価な材料である。さらにカーボンナノチューブを磁界の印加で配向させることは、技術的な検討はされているが、細孔に入れた状態で配向させることは、現状では歩留まりが期待できないという致命的な問題を有する技術である。
【００２２】
本発明の目的は、上記問題点を解消し、簡単なプロセスで規則的な微小突起を制御性良く得ることによって、低電圧駆動が可能で、かつ、大面積対応が容易な、均一性、安定性に優れた高品質な電子放出素子の製造方法を提供することである。
【００２３】
本発明は、上記目的を達成するために、次のような構成を採用した。以下、請求項毎の特徴を述べる。
【００２４】
ａ）請求項１記載の発明は、導電性基板上に導電性材料または半導体材料を形成してなる電子放出素子の製造方法において、導電性基板上に微粒子を規則的に２次元配列させる工程と、導電性基板に対し微粒子側から導電性材料または半導体材料を成膜する工程と、２次元配列した粒子の一部または全部、および微粒子表面に付着した導電性材料または半導体材料を除去する工程を含むことを特徴とする。
【００２５】
ｂ）請求項２記載の発明は、前記微粒子が、シリカ、アルミナ、酸化チタン、酸化ジルコニウム、五酸化タンタル、酸化ガドリニウム、酸化イットリウム、ポリスチレンのうちの一つであることを特徴とし、請求項３記載の発明は、導電性材料または半導体材料が、タングステン、シリコン、窒化チタン、またはアモルファスカーボンのうちの一つであることを特徴としている。
【００２６】
ｃ）請求項４記載の発明は、導電性材料または半導体材料を成膜する工程は、成膜に寄与する成分の基板に対する入射角度が垂直または垂直に近く、かつ、その入射角度の分布が小さい手法を用いることを、また請求項５記載の発明は、該手法が、バイアスプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学的気相成長法）、コリメートスパッタ、ロングスロースパッタ、またはＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｓｅ：電子サイクロトロン共鳴）スパッタのうちの一つであることを特徴としている。
【００２７】
ｄ）請求項６記載の発明は、導電性材料または半導体材料を成膜する工程は、成膜に寄与する成分の基板に対する入射角度の分布が大きく垂直入射性の小さい手法を用いることを特徴とし、請求項７記載の発明は、該手法が、プラズマＣＶＤ、熱ＣＶＤ、スパッタリング、またはイオンビームスパッタリングのうちの一つであることを特徴としている。
【００２８】
ｅ）請求項８記載の発明は、前記導電性基板上に成膜された導電性材料または半導体材料の膜厚と同じ程度の厚さまで前記微粒子を厚み方向で除去することを特徴とし、請求項９記載の発明は、厚み方向で除去する手段がウェットエッチングであることを、請求項１０記載の発明は、厚み方向で除去する手段が研磨であることを特徴としている。
【００２９】
ｆ）請求項１１記載の発明は、上記において、微粒子を２次元に配列する工程が、微粒子が分散した分散液を基板上に供給する処理を含むことを特徴とし、請求項１２記載の発明は、該微粒子を分散させた分散液の液性を、基板および微粒子に合わせたｐＨの制御により制御することを特徴としている。
【００３０】
【発明の実施の形態】
（発明の構成・動作）
以下、本発明の構成および動作について図面を用いて詳細に説明する。
図１は、本発明による電子放出素子の製造方法について工程の概略を模式的に示した図である。
【００３１】
図１（ａ）は、導電性基板（１０１）に微粒子（１０２）を規則正しく二次元最密状に配列させた様子を示す図である。このように微粒子を規則正しく２次元配列させる技術は、上述した特許第２８２８３７４号明細書（特許文献４）に提案されている公知の技術を用いれば容易に実現できるものである。
【００３２】
図１（ｂ）は、微粒子（１０２）を規則正しく配列する工程が完了したものを上面から見た様子を模式的に示した図である。この図では、配列した微粒子（１０２）がマスクとなるために、一般的なフォトリソグラフィー技術で言うところの開口部はハッチングで示した（１０３）の領域となる。つまり、この領域のみが、基板に密着して導電性材料または半導体材料が成膜されることになる。
【００３３】
次に、公知の手段を用いて、導電性材料または半導体材料を成膜する。このようにして成膜したあとの様子を模式的に示したのが図２である。微粒子をマスクにして成膜することになるために、当然微粒子の表面にも導電性材料または半導体材料による成膜（２０４）が形成されるが、本発明において重要な点は、配列した微粒子の「隙間」に基板に密着してきちんと導電性材料または半導体材料が成膜されることである。
【００３４】
次の工程として、公知の手段によって、微粒子の一部または全部を除去する。微粒子の除去は、ウェットエッチングでもよいし、研磨を用いてもよい。例えば、導電性基板にシリコンウエハ、微粒子としてシリカ、成膜する導電性材料としてタングステンを用いた場合には、微粒子の除去にはフッ酸を用いれば他の材料に対し影響を与えることなく容易にシリカ微粒子のみの除去ができる。
【００３５】
また、微粒子として、ポリスチレンを用いた場合には、トルエンやＴＨＦ（テトラヒドロフラン）などの有機溶媒を用いることによって、容易に微粒子のみを除去できる。図３（ａ），（ｂ）は、このようにして微粒子のみを除去したあとの状態を模式的に示した図である。
【００３６】
同図からもわかるように、規則正しく配列した微粒子によって形成された隙間も当然規則正しく形成され、そこに形成された導電性材料や半導体材料による微小な突起も、非常に規則正しく、また、形状や大きさの非常に揃ったものとなる。
【００３７】
このとき使う成膜方法によって、形成される微小な突起の形状が若干異なる。以下、図３を参照して、成膜方法と微小な突起の形状について説明する。
【００３８】
一般的に、成膜に寄与する成分の基板に対する入射角度が垂直または垂直に近く、かつ、その入射角度の分布が小さい手法である場合には、微粒子の影になった部分には、成膜に寄与する成分が到達する確率は低くなるので、先に述べた、上面から見た時の開口部を忠実に反映した、非常に微細でシャープな形状の突起となる。
【００３９】
このときの突起の様子を示したものが図３（ａ）であり、略三角柱形状の突起となる。導電性基板（３０１）上に、微粒子マスクの開口部を忠実に反映した導電性材料または半導体材料からなる微小な突起（３０４）は規則正しく形成される。
【００４０】
微細なパターン形状の突起を得ることが優先課題の場合には、このような成膜手法を用いるとよい。これらを実現する成膜手法としては、バイアスプラズマＣＶＤ、コリメートスパッタ、ロングスロースパッタ、ＥＣＲスパッタなどがあるので、適宜選択して用いればよい。
【００４１】
それに対し、成膜に寄与する成分の基板に対する入射角度の分布が大きく垂直入射性の小さい手法である場合には、微粒子の影になった部分にも成膜に寄与する成分が回り込む現象が起きる。その結果、微粒子の隙間に形成された導電性材料や半導体材料は、若干すそを引いた形状の突起となる。このときの様子を示したものが図３（ｂ）である。
【００４２】
図３（ｂ）に示した如く、導電性基板（３０１’）上に、微粒子マスクの隙間を通って若干回り込みながら成膜された導電性材料または半導体材料からなる微小な突起（３０４’）は、すそを引いた略三角錐形状を有する突起として規則正しく形成される。
【００４３】
このような成膜手法によって形成されたすそを引いた形状（略三角錐）を有する突起は、微細な形状という面では、図３（ａ）の場合よりも若干劣るが、その反面、基板との設置面積が増大することから、基板との密着性に優れ、また、電気的な安定性の向上も期待できる。
【００４４】
このような特性を重視したい場合には、このような成膜手法を用いればよい。これらを実現する成膜手法としては、プラズマＣＶＤ、熱ＣＶＤ、スパッタリング、イオンビームスパッタリングなどがある。
【００４５】
上記構成は、導電性基板（３０１，３０１’）に微粒子を規則正しく二次元最密状に配列させて微小な突起（３０４，３０４’）を形成させた場合の例であるが、図４に示すように、微粒子（４０２）を規則正しく二次元行列状に配列させ、上記と同様に開口部（４０３）を利用して微小な突起を設けるようにしてもよい。
【００４６】
このときの突起の様子を示したものが図５（ａ）であり、略四角柱形状の突起となる。導電性基板（５０１）上に、微粒子マスクの開口部（４０３）を忠実に反映した導電性材料または半導体材料からなる微小な突起（５０４）は規則正しく形成される。微細なパターン形状の突起を得ることが優先課題の場合には、このような成膜手法を用いるとよい。これらを実現する成膜手法としては、図３（ａ）の場合と同様に、バイアスプラズマＣＶＤ、コリメートスパッタ、ロングスロースパッタ、ＥＣＲスパッタなどがあるので、適宜選択して用いればよい。
【００４７】
それに対し、成膜に寄与する成分の基板に対する入射角度の分布が大きく垂直入射性の小さい手法である場合には、微粒子の影になった部分にも成膜に寄与する成分が回り込む現象が起きる。その結果、微粒子の隙間に形成された導電性材料や半導体材料は、若干すそを引いた形状の突起となる。このときの様子を示したものが図５（ｂ）である。
【００４８】
図５（ｂ）に示した如く、導電性基板（５０１’）上に、微粒子マスクの隙間を通って若干回り込みながら成膜された導電性材料または半導体材料からなる微小な突起（５０４’）は、すそを引いた略四角錐形状を有する突起として規則正しく形成される。
【００４９】
このような成膜手法によって形成されたすそを引いた形状（略四角錐）を有する突起は、微細な形状という面では、図５（ａ）の場合よりも若干劣るが、その反面、基板との設置面積が増大することから、基板との密着性に優れ、また、電気的な安定性の向上も期待できる。
【００５０】
このような特性を重視したい場合には、このような成膜手法を用いればよい。これらを実現する成膜手法としては、図３（ｂ）の場合と同様に、プラズマＣＶＤ、熱ＣＶＤ、スパッタリング、イオンビームスパッタリングなどがある。
【００５１】
図３および図５は、微粒子を全部除去した場合の例であるが、必ずしも、微粒子を全部除去しなくとも、電子放出素子として機能するだけではなく、さらに、違った利点も得られる。つまり、成膜する導電性材料または半導体材料の膜厚を、微粒子の半径程度とし、成膜後に、微粒子を表面側からエッチングして、ちょうど微粒子膜の半分程度を除去する。
【００５２】
図６は、微粒子膜の半分程度を除去した場合の模式的を示す図である。
同図に示したように、配列した微粒子（６０２）の隙間に導電性材料または半導体材料（６０４）がその隙間を埋めるように形成されており、微粒子膜の半分程度を除去したことによって、導電性基板（６０１）上に微小な突起のみが存在する形状ではなく、半分程度の膜厚で残った微粒子膜の隙間に導電性材料または半導体材料（６０４）が存在する構造となる。このような構造を実現することにより、機械的強度、および、電気的強度に優れた電子放出素子が得られる。
【００５３】
以上述べたような工程を経て形成された電子放出素子においては、導電性基板に電圧を印加することによって、微小な突起から、容易に電子が放出される。また、微小な突起は、その形状や大きさが非常に揃っており、また、その配置位置も規則正しく配置されていることから、大面積の電子放出素子であっても、全面の電子放出特性が均一で、信頼性、耐久性に優れた電子放出素子となる。
【００５４】
このような、微小な突起を規則正しく形成することは、当然、従来の技術である、フォトリソグラフィー工程、ドライエッチング工程を駆使すれば、実現可能なことである。しかしながら、微小な突起のサイズを非常に微細にしようと思うと、高解像度のフォトリソグラフィー工程、同時に、微細パターンを実現するドライエッチング工程が必要となり、どちらの技術がかけても実現できず、技術的な困難さが増加するばかりでなく、非常に高価な製造装置が必要になるという大きな問題点を有する。
【００５５】
しかしながら、本発明を用いれば、どの程度微細なパターンを形成できるかは、用いる微粒子のサイズで決定できるものであり、現状では、数１００ｎｍ程度の球状微粒子は容易に得ることができ、それを規則正しく配列させることも容易な技術である。
【００５６】
このような微粒子配列体をマスクとして用いる本発明では、微粒子配列の隙間が重要な寸法決定要因であるために、数１００ｎｍ程度の球状微粒子配列体の隙間となると、数１０ｎｍ程度の規則的パターンは容易に得られるものである。
【００５７】
このような極微細なパターンを従来のフォトリソグラフィー工程で実現使用とすると非常に困難で、高コストにならざるを得ないものである。このように、本発明は、入手しやすい材料を用いて、かつ、実現容易な技術を用いて、非常に簡単なプロセスで、規則正しく配列した微小な突起を制御性良く形成することができる非常に有効な技術である。
【００５８】
なお、図３または図５などにおいて、微粒子が配列されていない周辺部分については特に触れなかったが、微粒子がない部分には微小な突起と同じ高さの導電性材料または半導体材料の膜が形成される。しかしながら、この周辺部分の成膜された導電性材料または半導体材料の膜は上面の面積が広いため発生する電界強度は微小な突起に比較して非常に小さいため放電性能には特に影響しない。したがって、周辺部に形成された導電性材料または半導体材料の膜はそのままにしておいても問題は生じないが、取り除いてもよいことはいうまでもない。
【００５９】
さらに、本発明は、高品質の微粒子配列を、分散液を用いることにより実現することを特徴のひとつとしている、すなわち、乾燥状態では、凝集しやすくなる超微粒子であっても、分散液という状態の利点を最大限に利用し分散性を向上させることにより凝集を防ぎ、ｐＨの制御、例えば添加するイオン種を適切に選択、制御することにより、等電点の関係を利用することができる。その結果、高品質の微粒子配列が得られるものである。
【００６０】
この点についてさらに詳細に説明する。
一般に、例えば金属酸化物からなる微粒子を水中に浸漬すると、微粒子は正または負の電荷を持ち、電界が存在すると対向する電場を有する方向へ移動する。この現象が電気泳動現象である。この電気泳動現象によって、微粒子の水中における荷電すなわち界面電位（ゼータ電位）の存在を知ることができる。
【００６１】
この界面電位は微粒子−水系のｐＨによって大きく変化する。一般に横軸に水系のｐＨを、縦軸に界面電位をとると、界面電位は水系のｐＨによって変化し、界面電位「０」を切る点の水系のｐＨを「等電点」と定義される。
【００６２】
この現象から、一般的に金属酸化物微粒子表面の界面電位は、酸性側では正、アルカリ側では負の極性を取る。しかし、この等電点は材料によって大きく異なり、例えば、コロイダルシリカでは「２．０」、酸化チタン（合成ルチル）では「６．７」、α−アルミナでは「９．０」という値が紹介されている。
【００６３】
つまり、等電点から離れるほど界面電位が大きくなり、酸性側にいくほど界面電位の値は正の大きい方に向かい、また逆に、アルカリ側にいくほど界面電位の値は負の大きい方に向かう。
【００６４】
これはｐＨで制御することができるものである。ｐＨの制御は、酸やアルカリの添加で、制御性よくコントロールできるものである。
【００６５】
本発明では、この現象を積極的に利用するものであり、分散液の状態で微粒子の凝集を効果的に防ぐことができるものである。この結果、分散液を基板に供給した際にも、微粒子が凝集しない状態で存在するために、その後の配列の工程において、高品質の配列状態を容易に実現できるものである。この現象は、乾式プロセスでは得られない利点といえる。
【００６６】
以下、具体的実施例を用いて更に詳細に説明する。
（実施例１）
（１）微粒子マスクの形成
導電性基板として４インチＰ型単結晶シリコンウエハ、微粒子として粒径が１μｍのシリカを用いた。シリカを５％の濃度で純水中に分散させて、それを４インチＰ型単結晶シリコンウエハ上に全面に滴下し、室温２４℃、湿度８０％の雰囲気で乾燥させた。この条件で、２次元に最密充填したシリカの集積体が得られることは、事前の実験で確認している。
【００６７】
（２）電子放出材料の形成
本実施例では、電子放出材料としてタングステンを用いた。形成方法は、タングステンターゲットを有するコリメートスパッタリング法を用いた。コリメーターは、対辺が１／２インチの正六角形の形状を有するセルの集合体で、アスペクト比は「２」のものを用いた。この成膜手法により１分間成膜を行なった。
【００６８】
（３）微粒子マスクの除去
電子放出材料の成膜後、サンプルを１５％フッ酸に３分間浸漬して、微粒子マスクを全部除去した。
【００６９】
（４）特性評価
以上の工程により得られた電子放出素子の表面ＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ：走査型顕微鏡）観察を行なった。表面には、高さが約０．４μｍの微小な突起が規則正しく形成されている様子が確認できた。
【００７０】
また、基板に対し、３００Ｖの直流電界を印加したところ、各微小突起から電子が放出されていることが確認できた。また、得られた電子放出素子の電子放出特性の面内分布を調べるために、４インチの電子放出素子において、中心と、中心から３０ｍｍ離れた上下左右の４点、計５点の位置において電子放出強度を調べたとところ、そのばらつきは０．８％であった。
【００７１】
また、同一条件で電子放出素子を１０個形成し、すべて評価したところ、素子間のばらつきは１．２％と非常に良好であった。
【００７２】
（実施例２）
（１）微粒子マスクの形成
上記実施例１と同様に、導電性基板として４インチＰ型単結晶シリコンウエハ、微粒子として粒径が１μｍのシリカを用いた。シリカを５％の濃度で純水中に分散させて、それを４インチＰ型単結晶シリコンウエハ上に全面に滴下し、室温２４℃、湿度８０％の雰囲気で乾燥させた。この条件で、２次元に最密充填したシリカの集積体が得られることは、事前の実験で確認している。
【００７３】
（２）電子放出材料の形成
上記実施例１とは異なり、本実施例では電子放出材料として窒化チタンを用いた。また、形成方法として窒化チタンターゲットを有するロングスロースパッタリング法を用いた。ターゲットと基板の距離は６００ｍｍの装置構成である。この成膜手法により２分間成膜を行なった。
【００７４】
（３）微粒子マスクの除去
上記実施例１と同様に電子放出材料の成膜後、サンプルを１５％フッ酸に３分間浸漬して微粒子マスクを全部除去した。
【００７５】
（４）特性評価
以上の工程により得られた電子放出素子の表面ＳＥＭ観察を行なった。表面には、高さが約０．５μｍの微小な突起が規則正しく形成されている様子が確認できた。また、基板に対し、３００Ｖの直流電界を印加したところ、各微小突起から電子が放出されていることが確認できた。
【００７６】
また、得られた電子放出素子の電子放出特性の面内分布を調べるために、４インチの電子放出素子において、中心と、中心から３０ｍｍ離れた上下左右の４点、計５点の位置において電子放出強度を調べたとところ、そのばらつきは０．８％であった。
【００７７】
また、同一条件で電子放出素子を１０個形成し、すべて評価したところ、素子間のばらつきは１．２％と非常に良好であった。
【００７８】
（実施例３）
（１）微粒子マスクの形成
本実施例では、これまでの実施例とは異なり、微粒子として酸化チタンを用い、かつ分散液を酸性とした。以下に詳細に説明する。純水５００ｍＬにアルミナ微粒子（平均粒径＝２μｍ）を１５ｍｇ液中に分散させ、更に液性を酸性に制御するために、塩酸を２００μＬ添加した。分散液のｐＨは「２．５５」であった。
【００７９】
このようにする理由は、以下のことによる。つまり、酸化チタン微粒子の等電点は一般的に「６．７」といわれているので、純水のように、中性（ｐＨ＝７．０）の溶液では界面電位はほとんど「０」に近い。従って、酸化チタン微粒子を制御性良くマイグレーションさせるには、液性を酸性側もしくはアルカリ性側にして、界面電位を大きくすることが有効である。本発明のごとく、溶液系を用いることにより、液性も制御が可能となり、幅広い材料への応用が可能となるものである。
【００８０】
また、実施例１とは異なり、導電性基板として５０ｍｍ×５０ｍｍ  厚さ０．５ｍｍのチタンを用いた。また、微粒子として粒径が２μｍの酸化チタンを用いた。
【００８１】
酸化チタン微粒子を分散させた分散液を５０ｍｍ×５０ｍｍ  厚さ０．５ｍｍのチタン基板上に全面に滴下し、室温２４℃、湿度８０％の雰囲気で乾燥させた。この条件で、２次元に最密充填した酸化チタンの集積体が得られることは、事前の実験で確認している。
【００８２】
（２）電子放出材料の形成
実施例２と同様に、本実施例では電子放出材料として窒化チタンを用いた。ただし、形成方法として実施例２とは異なり、窒化チタンをターゲットとするＥＣＲスパッタリング法を用いた。この成膜手法により２分間成膜を行なった。
【００８３】
（３）微粒子マスクの除去
本実施例では、導電性基板であるチタンや、電子放出材料である窒化チタンに損傷を与えることなく、酸化チタン微粒子のみを除去する手段として、アルカリエッチングの手法を用いた。すなわち、１規定の水酸化カリウム水溶液に、３分間浸漬し、酸化チタン微粒子の全部を除去した。
【００８４】
（４）特性評価
以上の工程により得られた電子放出素子の表面ＳＥＭ観察を行なった。表面には、高さが約０．５μｍの微小な突起が規則正しく形成されている様子が確認できた。また、基板に対し、３００Ｖの直流電界を印加したところ、各微小突起から電子が放出されていることが確認できた。
【００８５】
また、得られた電子放出素子の電子放出特性の面内分布を調べるために、５０ｍｍ×５０ｍｍの大きさの電子放出素子において、中心と、中心から３０ｍｍ離れた上下左右の４点、計５点の位置において電子放出強度を調べたとところ、そのばらつきは０．９％であった。
【００８６】
また、同一条件で電子放出素子を１０個形成し、すべて評価したところ、素子間のばらつきは１．５％と非常に良好であった。
【００８７】
（実施例４）
（１）微粒子マスクの形成
本実施例では、導電性基板として４インチＰ型単結晶シリコンウエハ、微粒子として粒径が１μｍのポリスチレンを用いた。ポリスチレンを６％の濃度で純水中に分散させて、それを４インチＰ型単結晶シリコンウエハ上に全面に滴下し、室温２４℃、湿度８０％の雰囲気で乾燥させた。この条件で、２次元に最密充填したシリカの集積体が得られることは、事前の実験で確認している。
【００８８】
（２）電子放出材料の形成
本実施例では、電子放出材料として、水素化アモルファスシリコンを用いた。また、その形成方法は、モノシランと水素を原料ガスとする一般的なプラズマＣＶＤ法を用いた。基板温度は１５０℃とした。この成膜手法により４分間成膜を行なった。
【００８９】
（３）微粒子マスクの除去
本実施例においては、これまでのような金属酸化物の微粒子を用いているわけではないので、酸、アルカリによる除去は適さない。有機溶媒が有効である。そこで本実施例ではアセトンを用いた。アセトン中に１０分間浸漬し、ポリスチレン微粒子を全部除去した。
【００９０】
（４）特性評価
以上の工程により得られた電子放出素子の表面ＳＥＭ観察を行なった。表面には、高さが約０．４μｍの微小な突起が規則正しく形成されている様子が確認できた。また、基板に対し、３００Ｖの直流電界を印加したところ、各微小突起から電子が放出されていることが確認できた。
【００９１】
また、得られた電子放出素子の電子放出特性の面内分布を調べるために、４インチの電子放出素子において、中心と、中心から３０ｍｍ離れた上下左右の４点、計５点の位置において電子放出強度を調べたとところ、そのばらつきは０．８％であった。
【００９２】
また、同一条件で電子放出素子を１０個形成し、すべて評価したところ、素子間のばらつきは１．２％と非常に良好であった。
【００９３】
（実施例５）
（１）微粒子マスクの形成
本実施例では、導電性基板として４インチＰ型単結晶シリコンウエハ、微粒子として粒径が１μｍのポリスチレンを用いた。ポリスチレンを６％の濃度で純水中に分散させて、それを４インチＰ型単結晶シリコンウエハ上に全面に滴下し、室温２４℃、湿度８０％の雰囲気で乾燥させた。この条件で、２次元に最密充填したシリカの集積体が得られることは、事前の実験で確認している。
【００９４】
（２）電子放出材料の形成
本実施例では、ＣＯ２とＣＨ４を原料としたＥＣＲ−ＣＶＤ法によって得られるアモルファスカーボンを電子放出材料として用いた。
【００９５】
（３）微粒子マスクの除去
本実施例では、これまでの実施例とは異なり、微粒子マスクを全部除去するのではなく、１部を除去する方法をとった。すなわち、ＴＨＦ（テトラヒドロフラン）を入れた容器をドラフトチャンバー内に静置し、上記の電子放出材料の形成まで完了したサンプルを、精密駆動ステージを有する固定スタンドにセットする。
【００９６】
ポリスチレン微粒子マスクの約半分の厚さが除去される位置までサンプルを移動し、５分保持する。この工程により、図５に示したような、ポリスチレン微粒子マスクがもとの約半分の厚さになって残り、ポリスチレン微粒子マスクの隙間にアモルファスカーボンが充填されたような構造体が得られた。
【００９７】
（４）特性評価
以上の工程により得られた電子放出素子の表面ＳＥＭ観察を行なった。表面には、高さが約０．４μｍの微小な突起が規則正しく形成されている様子が確認できた。また、基板に対し、３００Ｖの直流電界を印加したところ、各微小突起から電子が放出されていることが確認できた。
【００９８】
また、得られた電子放出素子の電子放出特性の面内分布を調べるために、４インチの電子放出素子において、中心と、中心から３０ｍｍ離れた上下左右の４点、計５点の位置において電子放出強度を調べたとところ、そのばらつきは０．８％であった。
【００９９】
また、同一条件で電子放出素子を１０個形成し、すべて評価したところ、素子間のばらつきは１．２％と非常に良好であった。さらに、耐久性の評価のために、連続で２４０時間動作させたが、放電電流は７．５％低下したにとどまった。このことから、耐久性、安定性に優れた電子放出素子が得られた。
【０１００】
【発明の効果】
以下、本発明の効果を請求項毎に述べる。
（１）請求項１における効果
請求項１においては、導電性基板上に導電性材料または半導体材料を形成してなる電子放出素子の製造方法が、導電性基板上に微粒子を規則的に２次元配列させる工程と、導電性基板に対し粒子側から導電性材料または半導体材料を成膜する工程と、２次元配列した粒子の一部または全部および微粒子表面に付着した導電性材料または半導体材料を除去する工程を含むために、微細でかつ、規則正しく配列した微小突起を簡単なプロセスで精度良く形成することができる。
【０１０１】
（２）請求項２における効果
請求項２においては、用いる微粒子がシリカ、アルミナ、酸化チタン、酸化ジルコニウム、五酸化タンタル、酸化ガドリニウム、酸化イットリウム、ポリスチレンのうちの一つであるために、形状が真球に近く、粒径のばらつきが小さい微粒子を入手しやすく、高精度に配列したパターンが容易に得られる。
【０１０２】
（３）請求項３における効果
請求項３においては、導電性材料または半導体材料が、タングステン、シリコン、窒化チタン、アモルファスカーボンの一つであるために、信頼性、耐久性が高く、電子放出効率に優れた電子放出素子を容易に製造することができる。
【０１０３】
（４）請求項４における効果
請求項４においては、前記導電性材料または半導体材料の成膜手法が、成膜に寄与する成分の基板に対する入射角度が垂直または垂直に近く、かつ、その入射角度の分布が小さい手法であるために、微粒子マスクを忠実に反映した微小突起を精度良く形成することができる。
【０１０４】
（５）請求項５における効果
請求項５においては、成膜に寄与する成分の基板に対する入射角度が垂直または垂直に近く、かつ、その入射角度の分布が小さい手法が、バイアスプラズマＣＶＤ、コリメートスパッタ、ロングスロースパッタ、ＥＣＲスパッタのうちの一つであるために、プロセスの安定性、制御性に優れた製造方法を容易に得ることができる。
【０１０５】
（６）請求項６における効果
請求項６においては、導電性材料または半導体材料の成膜手法が、成膜に寄与する成分の基板に対する入射角度の分布が大きく垂直入射性の小さい手法であるために、成膜に寄与する成分がマスクとする微粒子の背面にまで回りこみ、基板との密着性に優れた微小突起を有する電子放出素子を容易に製造することができる。
【０１０６】
（７）請求項７における効果
請求項７においては、成膜に寄与する成分の基板に対する入射角度の分布が大きく垂直入射性の小さい手法が、プラズマＣＶＤ、熱ＣＶＤ、スパッタリング、イオンビームスパッタリングのうちの一つであるために、プロセスの安定性、制御性に優れた製造方法を容易に得ることができる。
【０１０７】
（８）請求項８における効果
請求項８においては、導電性基板上に成膜された導電性材料または半導体材料の膜厚と同じ程度の厚さまで粒子層を厚み方向で除去するために、強度が向上し、信頼性、耐久性に優れた電子放出素子を容易に製造することができる。
【０１０８】
（９）請求項９における効果
請求項９においては、マスクとした微粒子を厚み方向で除去する手段がウェットエッチングであるために、比較的簡単なプロセスで、寸法精度の制御性に優れた製造方法を得ることができる。
【０１０９】
（１０）請求項１０における効果
請求項１０においては、厚み方向で除去する手段が研磨であるために、比較的簡単なプロセスで、寸法精度の制御性に優れた製造方法を得ることができる。
【０１１０】
（１１）請求項１１における効果
請求項１１においては、微粒子を２次元に配列する工程が、微粒子が分散した分散液を基板に供給する処理を含むために、簡単なプロセスで、高精度に配列したパターンが容易に得られる。
【０１１１】
（１２）請求項１２における効果
請求項１２においては、微粒子を分散させた分散液の液性を、基板および微粒子に合わせてｐＨを制御することによって制御するので、欠陥が無く高規則性を有する微粒子マスクを容易に得ることができ、その結果、非常に規則正しく配列した微小突起を確実に得ることができる。
【図面の簡単な説明】
【図１】導電性基板に微粒子を規則正しく二次元最密状に配列させた様子を示す図である。
【図２】微粒子上に、導電性材料または半導体材料を成膜したあとの様子を模式的に示す図である。
【図３】図２の状態から微粒子のみを除去したあとの状態を模式的に示した図である。
【図４】導電性基板に微粒子を規則正しく二次元行列状に配列させた様子を示す図である。
【図５】図４に導電性材料または半導体材料を成膜した後、微粒子のみを除去したあとの状態を模式的に示した図である。
【図６】微粒子膜の半分程度を除去した場合の模式的を示す図である。
【符号の説明】
１０１，２０１，３０１，３０１’，５０１，５０１’，６０１：導電性基板、
１０２，２０２，６０２：微粒子、
１０３：開口部、
２０４，６０４：導電性材料または半導体材料、
３０４，３０４’，５０４，５０４’：微小な突起。
【図１】
2004273296.tif 000003
【図２】
2004273296.tif 000004
【図３】
2004273296.tif 000005
【図４】
2004273296.tif 000006
【図５】
2004273296.tif 000007
【図６】
2004273296.tif 000008