(57)【要約】【課題】定電圧回路の出力回路を構成するＮチャネルＭＯＳＦＥＴは、外部から高い電圧やノイズが侵入した場合、破壊してしまう場合うがある。これを防止するために保護ダイオードを用いると、電子回路の面積が増大してしまう。【解決手段】第１の電源と第２の電源との間に設け、第３の電源電圧を出力する定電圧回路において、その定電圧回路の出力回路を構成するＮチャネルＭＯＳＦＥＴを保護回路付きの構造とする。保護回路付きＮチャネルＭＯＳＦＥＴは、ＮチャネルＭＯＳＦＥＴとダイオードとからなり、ＮチャネルＭＯＳＦＥＴのソースとバルクとを第２の電源に接続するとともにダイオードのアノードに接続し、ドレインを第３の電源に接続するとともにダイオードのカソードに接続する。【選択図】      図１
2004295706.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源と第２の電源との間に設け、第３の電源電圧を出力する定電圧回路において、
ＮチャネルＭＯＳＦＥＴとダイオードとを備え、
前記ＮチャネルＭＯＳＦＥＴは、ソースとバルクとを前記第２の電源に接続するとともに前記ダイオードのアノードに接続し、
前記ＮチャネルＭＯＳＦＥＴは、ドレインを前記第３の電源に接続するとともに前記ダイオードのカソードに接続することを特徴とする定電圧回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は定電圧回路に関するものである。さらに詳しくは、定電圧回路の出力回路に関するものである。
【０００２】
【従来の技術】
今日、携帯用の腕時計や電子機器は、主電源として電池や充電可能な二次電池を用い、電子回路を駆動するものが多い。そして電子回路は発振回路を内在し、この発振回路の発振周波数を用いて、基準クロックを作成するものが多い。
【０００３】
そこで、発振回路は、半導体基板上に構成されたその内部回路が、この半導体基板と別の箇所に設けられた水晶振動子と端子を介して接続されている。このため、端子を介して外部から侵入する高い電圧やノイズから内部回路を保護するために、内部回路に接続する端子には保護回路が設けられている。
【０００４】
保護回路は、端子と電源線あるいは接地線との間に設置し、端子から電源線あるいは接地線に電流を流し、外部から侵入する高い電圧やノイズを低い電圧にクランプする。保護回路は、トランジスタやダイオードや抵抗などの素子で構成している。例えば、ＰＮ接合を持つダイオードと抵抗とを組み合わせたものが知られている。保護回路にダイオードを用いた場合は、そのＰＮ接合容量が保護回路の容量成分となり、この容量成分を保護回路の寄生容量と呼ぶ。一般にこの寄生容量が大きければ外部から侵入する高い電圧やノイズには強くなる。
【０００５】
保護回路の動作は電子回路の保護に関しては必要不可欠のものであるが、この保護回路の動作によって電子回路に影響が起きる場合がある。例えば、発振回路の誤動作である。
すなわち、保護回路が動作すると、電源線などに電流を流すことから、電子回路の電源電圧は保護回路の動作に合わせて変動する。電源電圧が変動すると、保護回路の寄生容量の値も変動を引き起こし、この容量変化によって発振回路の発振周波数が変動してしまうという問題があった。
【０００６】
このような問題に関しては、従来より多くの技術が提案されている。（例えば、特許文献１参照）
【０００７】
［特許文献１の説明；図３］
以下に特許文献１に示す従来の技術の電子回路について図を用いて説明する。特許文献１に示す従来の回路は、定電圧回路と保護回路の構成を示している。図３を用いて説明する。
【０００８】
図３は特許文献１に示す従来の技術の定電圧回路と保護回路の構成を示すものである。
図３に示す従来技術の要点は、保護回路を電源線に接続するのではなく電子回路内に設けた定電圧回路の出力に接続したことである。以下に説明する。
【０００９】
特許文献１に示す従来の技術の電子回路は、ＶＤＤの電位を供給する第１の電源１０１とＶＳＳの電位を供給する第２の電源１０２とＶＲＥＧの電位を供給する第３の電源１０３と、水晶振動子１０と水晶発振回路４０と内部回路２５０と、保護回路４と、定電圧回路２６０と、端子３８０とで構成している。
第１の電源１０１と第２の電源１０２とから、定電圧回路２６０でＶＲＥＧの電位を作成し、第３の電源１０３に供給している。
【００１０】
保護回路４は、第１のダイオード３と第２のダイオード２とで構成している。第３の電源１０３は、定電圧回路２６０にて作られる定電圧の電源である。
保護回路４は、第１のダイオード３のアノードを端子３８０に接続し、カソードを第１の電源１０１に接続している。第２のダイオード２のアノードを第３の電源１０３に接続し、カソードを端子３８０に接続している。
【００１１】
水晶発振回路４０は、半導体基板上に構成された内部回路２５０が、この半導体基板と別の箇所に設けられた水晶振動子１０と端子３８０を介して接続されている。このため、端子３８０を介して外部から侵入する高い電圧やノイズから内部回路２５０を保護するために端子３８０には保護回路４を設けている。
端子３８０から侵入する高い電圧やノイズを、その極性に応じて第１の電源または第３の電源へ電流を流すことで低い電圧にクランプし、半導体基板上に構成された電子回路の保護を行う。
【００１２】
特許文献１に示す保護回路４は、第１の電源１０１と第３の電源１０３との間に設けている。第３の電源１０３は定電圧回路２６０の出力であるから、保護回路４の動作によって第３の電源１０３の電圧が変動することはなく、保護回路４の寄生容量の値が変化することによる内部回路２５０の誤動作を防止することができる。
【００１３】
ところで、電源には容量成分がある。電源の容量成分とは、例えば、電源に電池などを用いた場合はその容量を指し、特許文献１に示した従来の技術の場合は、定電圧回路２６０において定電圧を出力する出力回路（図示しない）の容量成分を指す。この電源の容量成分が大きいほどノイズや電位変動に強い電源であるといえる。
【００１４】
特許文献１に示した従来の技術は、保護回路４を第２の電源１０２に接続せず第３の電源１０３に接続することで、保護回路の寄生容量の値の変化による内部回路の誤動作を防止しているが、第３の電源１０３は、定電圧回路２６０にて作成されていることから、第２の電源１０２に比べ、電源の容量成分が小さく、新たな問題が発生してしまう。
すなわち、特許文献１に示した従来の電子回路においては、電源の容量成分が小さいため、端子３８０を介して外部から高い電圧やノイズが侵入した場合には、保護回路４が動作しても、その高い電圧に比して容量成分が小さすぎ、外部から侵入した高い電圧やノイズが十分に減衰できない。このため、定電圧回路２６０の出力回路自身が破壊されてしまうと言う問題である。
【００１５】
［特許文献１の説明：図４〜図５］
以下にその詳細を図４と図５と図６とを用いて説明する。図４は、定電圧回路２６０と保護回路４と端子３８０と、第１の電源１０１と第２の電源１０２と第３の電源１０３との接続を示したものである。図５は、定電圧回路２６０の構成を示したものである。図６は定電圧回路２６０と保護回路４との接続をさらに詳しく説明したものである。
【００１６】
図４において、定電圧回路２６０の出力である第３の電源１０３と第１の電源１０１との間に保護回路４が接続しているのが分かる。端子３８０と第１の電源１０１との間に第１のダイオード３が接続し、端子３８０と第３の電源１０３との間に第２のダイオード２が接続している。
図５において、定電圧回路２６０は、基準電圧回路２７０と、差動増幅回路２８０と出力回路２９０とで構成している。
図６において、定電圧回路２６０の出力回路部分は、差動増幅回路２８０と出力回路２９０と保護回路４と端子３８０と第１の電源１０１と第２電源１０２との接続をで構成している。
出力回路２９０は、電圧設定回路５と発振防止容量６と出力ドライバとして動作するＮチャネルＭＯＳＦＥＴ１００とで構成している。ＮチャネルＭＯＳＦＥＴ１００は、ソースとバルクとを第２の電源１０２に接続し、ドレインを第３の電源１０３に接続し、ゲートを発振防止容量６に接続している。
出力回路２９０は、差動増幅回路２８０からの信号を受け、第３の電源１０３に供給するＶＲＥＧの電位を作成する。
【００１７】
図６に示す端子３８０に外部から高い電圧やノイズが侵入した場合、プラス極性の高い電圧やノイズは、第１のダイオード３が順方向動作を行い、低い電圧にクランプする。端子３８０に侵入する高い電圧やノイズがマイナス極性の場合は、第２のダイオード２が順方向動作を行い、低い電圧にクランプする。このとき、第２の電源１０２からＮチャネルＭＯＳＦＥＴ１００を介して端子３８０に電流が流れる。このため、このＮチャネルＭＯＳＦＥＴ１００が破壊してしまう。
【００１８】
特許文献１に示した電子回路の構成では、保護回路４の第２のダイオ−ド２のアノードを第２の電源１０２から作成される定電圧の第３の電源１０３に接続することにより、第２の電源１０２の電圧変動によるダイオード２の寄生容量の変化を効果的に抑制することができるが、出力回路２９０の第３の電源１０３を出力するＮチャネルＭＯＳＦＥＴ１００が破壊されてしまうことに関しては、その対策はなんらなされていなかった。
【００１９】
この問題を解決するために、多くの提案がなされている。（例えば、特許文献２）
【００２０】
［特許文献２の説明；図７］
特許文献２に示した従来の技術を説明する。特許文献２に示した従来の電子回路は図７を用いて説明する。
図７は特許文献２に示した従来の定電圧回路と保護回路の構成を示したものである。特許文献１示した従来の技術と同一の構成には同一の符号を付与しており、説明を省略する。
特許文献２に示す従来の技術の要点は、特許文献１に示す従来の電子回路に、第３のダイオード８と第４のダイオード９を設けたことである。
【００２１】
第３のダイオード８は、アノードを第３の電源１０３に接続し、カソードを第１の電源１０１に接続する。第４のダイオード９はアノードを第２の電源１０２に接続し、カソードを第３の電源１０３に接続している。すなわち、第３のダイオード８と第４のダイオード９とは電源間に設置されるものである。
【００２２】
次に動作を説明する。特許文献２に示した従来の技術は、端子３８０から侵入する高い電圧やノイズの極性が、マイナス極性の場合において効果を発揮する。したがって、この場合についてのみ説明する。
マイナス極性の高い電圧やノイズが端子３８０に印加すると、第２のダイオード２は順方向動作を行うが、このときに、特許文献１に示す従来の技術とは異なり、第４のダイオード９を介して第２の電源１０２から端子３８０に電流を流す。
すなわち、ＮチャネルＭＯＳＦＥＴ１００をバイパスするために、ＮチャネルＭＯＳトランジスタ１００が破壊されることはない。
【００２３】
特許文献２に示した従来の技術は、ＮチャネルＭＯＳＦＥＴ１００に第４のダイオード９を並列に接続することで、ＮチャネルＭＯＳＦＥＴ１００に流れる大きな電流をバイパスすることができる。加えて、第３のダイオード８も設けていることから、第３の電源１０３の電源の容量を増加させ、ノイズに強い電子回路を構成することができるという効果がある。
しかしながら、特許文献２に示した従来の技術において、第３のダイオード８と第４のダイオード９とは、外部からの高い電圧やノイズに対向するために、ダイオードの面積を大きくする必要がある。
半導体基板に設ける電子回路は、微細化することで半導体基板への集積度を上げる。このことから、ダイオードの面積増加は半導体基板の電子回路の面積を圧迫してしまうという問題があった。
【００２４】
【特許文献１】
特開平１１―２８９２２２号公報（第９頁、第３図）
【特許文献２】
特開２００１―２５７５３６号公報（第３頁、第１図）
【００２５】
【発明が解決しようとする課題】
保護ダイオードを端子と定電圧回路の出力との間に設けることにより、この保護回路の動作による電源電圧の変動が原因でおこる内部回路の誤動作は防止することができる。しかし、この構成では、保護回路の動作によって、定電圧回路の出力回路が破壊されてしまうという問題があった。
これを解決するために、定電圧回路の内部回路と並列に別に保護ダイオードを設け、電流経路を増やすことと、定電圧回路の電源出力に容量成分を増加させることで、定電圧回路の出力回路の破壊は防止することができた。
しかしながら、この方法では、保護ダイオードの面積が電子回路の面積を圧迫してしまうという欠点があった。
【００２６】
本発明の目的は、上記課題を解決しようとするもので、定電圧回路の出力回路のＮチャネルＭＯＳＦＥＴに保護ダイオードの機能を持たせた定電圧回路を提供するものである。
【００２７】
【課題を解決するための手段】
上記目的を達成するための本発明の要旨は、第１の電源と第２の電源との間に設け、第３の電源電圧を出力する定電圧回路において、ＮチャネルＭＯＳＦＥＴとダイオードとを備え、ＮチャネルＭＯＳＦＥＴは、ソースとバルクとを第２の電源に接続するとともにダイオードのアノードに接続し、ＮチャネルＭＯＳＦＥＴは、ドレインを第３の電源に接続するとともにダイオードのカソードに接続することを特徴とする。
【００２８】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を詳述する。図１は本発明の実施の形態における定電圧回路の回路図ある。図２は本発明の実施の形態における保護回路付きＮチャネルＭＯＳＦＥＴを示す平面図である。なお、従来の技術と同一の構成においては同一の番号を付与し、説明を省略する。
【００２９】
本発明の要点は、定電圧回路の出力回路のＮチャネルＭＯＳＦＥＴに保護ダイオードと同等の機能を持たせ、図７に示した特許文献２の電子回路に採用されている第３のダイオード８と第４のダイオード９とを不要にしたところである。保護回路と同等な機能とは、通常のＭＯＳＦＥＴより高い電圧や高い電流の通電に耐えうることを意味している。本発明の構成を図に基づいて説明する。
【００３０】
図１に本発明の実施の形態における定電圧回路は、差動増幅回路２８０と出力回路２９０と保護回路４とから構成する。出力回路２９０は、発振防止容量６と保護回路付きＮチャネルＭＯＳＦＥＴ１とを有している。保護回路付きＮチャネルＭＯＳＦＥＴ１は、ソースとバルクとを第２の電源１０２に接続し、ドレインを第３の電源１０３に接続し、ゲートを発振防止容量６に接続している。
【００３１】
次に図２を用いて本発明の特徴を説明する。保護回路付きＮチャネルＭＯＳＦＥＴ１は、Ｐウエル領域２１４を他のＰウェル領域（図示せず）と独立して設け、保護回路付きＮチャネルＭＯＳＦＥＴ１を囲うようにガードバンド領域２１５を設ける。
保護回路付きＮチャネルＭＯＳＦＥＴ１のソース領域２１２を延設し、ガードバンド領域２１５と接続する。ガードバンド領域はＰウェル領域２１４の電位を安定にする役割を持っていることから、このような構成とすることによって、ソース領域とバルク領域とが接続した構造となる。
【００３２】
金属配線２０１とソース領域２１２とをコンタクトホール２０６を介して接続し、金属配線２０３とドレイン領域２１３とをコンタクトホール２０７を介して接続し、金属配線２０２とゲート電極２０５とをコンタクトホール２０４を介して接続する。
【００３３】
以上のような構成とすることにより、保護回路付きＮチャネルＭＯＳＦＥＴ１には、ガードバンド領域２１５をアノードとし、ドレイン領域２１３をカソードとするダイオードが付加されたことになる。この構成によって、保護回路付きＮチャネルＭＯＳＦＥＴ１は通常のＮチャネルＭＯＳＦＥＴに対して、破壊耐量が向上する。
【００３４】
さらに、保護回路付きＮチャネルＭＯＳＦＥＴ１は次のような構成とすることによって、さらに破壊耐量を向上させることができる。
コンタクトホール２０６とソース領域２１２の端部とは距離２０８で離間し、コンタクトホール２０６とソース領域２１２のゲート電極２０５の端部とは距離２０９で離間して設ける。
コンタクトホール２０７とドレイン領域２１３の端部とは距離２１１で離間し、コンタクトホール２０７とドレイン領域２１３のゲート電極２０５の端部とは距離２１０で離間して設ける。
【００３５】
このような構成とすることで、この保護回路付きＮチャネルＭＯＳＦＥＴ１は高い電圧や高い電流に対して格別に強くすることができる。
【００３６】
保護回路付きＮチャネルＭＯＳＦＥＴ１の電流はチャネルを通してドレイン領域２１３とソース領域２１２との間で流れる。この電流によって、保護回路付きＮチャネルＭＯＳＦＥＴ１が破壊に至るのは、通電による熱破壊であることが知られている。
この熱破壊を防止するには、ゲート電極２０５と、ソース領域２１２とドレイン領域２１３とに設けるコンタクトホールとを離間すればよい。
このような構成にすることにより、例えば、ドレイン領域２１３において、コンタクトホール２７０とドレイン領域２１３とが接する部分と、ゲート電極２０５との間に抵抗成分ができ、電流の集中を緩和する。
ソース領域２１２における距離２０９とドレイン領域２１３における距離２１０とは、距離２１０方が大きい。これは、ドレイン領域２１３が図１に示す第３の電源１０３に接続されているためであって、例えば、保護回路４の動作によってドレイン領域２１３に不測のノイズなどが伝播された場合であっても、前出の抵抗成分により電流の集中を緩和することができる。
【００３７】
発明者が検討したところによると、ゲート電極２０５の幅２２０を１．０μｍとした場合、距離２０８を１．５μｍ以上、距離２０９を２．５μｍ以上、距離２１１を２．０μｍ以上、距離２１０を３．０μｍ以上とした場合、この保護回路付きＮチャネルＭＯＳＦＥＴ１の破壊はなくなった。
無論、この寸法は半導体基板に設ける電子回路の集積度に応じて変更できるが、距離２１０は幅２２０に対して３倍以上としたところ、保護回路付きＮチャネルＭＯＳＦＥＴ１の破壊耐量が向上した。
【００３８】
【発明の効果】
本発明によれば、電源電圧ＶＳＳが変動しても、保護回路に接続された定電圧ＶＲＥＧが変動しないため、保護回路を構成するダイオードのＰＮ接合部分で寄生容量値の変化を抑制でき、さらに別途に電源ＶＳＳに接続する保護ダイオードを設けることなく、定電圧回路の出力回路のＮチャネルＭＯＳトランジスタの破壊を防ぐことが出来た。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す半導体装置の回路図である。
【図２】本発明の実施の形態を示す半導体装置の平面図である。
【図３】特許文献１に示す従来の定電圧回路と保護回路との構成を示す回路図である。
【図４】特許文献１に示す従来の定電圧回路と保護回路４とを説明する図である。
【図５】特許文献１に示す従来の定電圧回路を説明する図である。
【図６】特許文献１に示す従来の定電圧回路を説明する図である。
【図７】特許文献２に示す従来の定電圧回路を説明する図である。
【符号の説明】
１  保護回路付きＮチャネルＭＯＳトランジスタ
２  第２のダイオード
３  第１のダイオード
４  保護回路
５  電圧設定回路
６  発振防止容量
８  第３のダイオード
９  第４のダイオード
１０  水晶振動子
４０  水晶発振回路
１００  ＮチャネルＭＯＳトランジスタ
１０１  第１の電源
１０２  第２の電源
１０３  第３の電源
２０１  金属配線
２０２  金属配線
２０３  金属配線
２０４  コンタクトホール
２０５  ゲート電極
２０６  コンタクトホール
２０７  コンタクトホール
２０８  距離
２０９  距離
２１０  距離
２１１  距離
２１２  ソース領域
２１３  ドレイン領域
２１４  Ｐウエル領域
２１５  ガードバンド領域
２２０  ゲート電極２０５の幅
２５０  内部回路
２６０  定電圧回路
２７０  基準電圧回路
２８０  差動増幅回路
２９０  出力回路
３８０  端子
【図１】
2004295706.tif 000003
【図２】
2004295706.tif 000004
【図３】
2004295706.tif 000005
【図４】
2004295706.tif 000006
【図５】
2004295706.tif 000007
【図６】
2004295706.tif 000008
【図７】
2004295706.tif 000009