(57)【要約】【課題】静電容量のバラツキを抑えた、低静電容量の積層セラミックコンデンサの製造方法を提供する。【解決手段】下外層部、内層部、上外層部を形成するセラミックグリーンシート１をそれぞれ備えたキャリアフィルムを平行に搬送し、それぞれのキャリアフィルムを順に打ち抜いて積層枚数に基づいて積み込み金型２０に所定回数積層する。前記内層部を形成するセラミックグリーンシート１には、第１、第２の内部電極パターン３ａ，３ｂを交互に印刷し、さらに所定位置に追加積層用の内部電極パターンと積層枚数調整用セラミックグリーンシートとなる内部電極非形成部３ｃを設ける。追加積層用の内部電極パターンは、内部電極非形成部３ｃの直後に印刷し、形状を内部電極非形成部３ｃの直前の内部電極パターンと同じにする。【選択図】　図１
2004146513.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２の内部電極パターンを有しないセラミックグリーンシートを所定枚数積層して下外層部を形成する工程と、
該下外層部の上面側に、第１、第２の内部電極パターンを備えたセラミックグリーンシートを、前記第１、第２の内部電極パターンを印刷した後に、前記第１、第２の内部電極パターンが交互に配置されるように積層して内層部を形成する工程と、
該内層部の上面側に、前記第１、第２の内部電極パターンを有しないセラミックグリーンシートを所定枚数積層して上外層部を形成する工程とを含み、前記内層部の積層枚数が前記下外層部および上外層部の積層枚数よりも少ない積層セラミック電子部品の製造方法であって、
前記内層部における第１または第２の内部電極パターンを備えるセラミックグリーシート上に、同じ内部電極パターンを備えた追加のセラミックグリーンシートを積層し、前記内層部の積層枚数を、前記下外層部および上外層部の積層枚数以上にしたことを特徴とする積層セラミック電子部品の製造方法。
【請求項２】
前記追加のセラミックグリーンシートと該追加のセラミックグリーンシートが積層されるセラミックグリーンシートとの間に、前記第１、第２の内部電極パターンが形成されていない積層枚数調整用セラミックグリーンシートを積層する請求項１に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、内部電極とセラミック層とが交互に積層形成された内層部を、セラミック層で形成された外層部で挟み込む構造の積層セラミック電子部品の製造方法、特に内層部の内部電極パターンを備えるセラミックグリーンシートの積層枚数が外層部の内部電極パターンを有しないセラミックグリーンシートの積層枚数よりも少ない積層セラミック電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
積層セラミック電子部品の一例である積層セラミックコンデンサは、内部電極とセラミック層とが交互に積層形成された内層部をセラミック層で積層形成された上下外層部で挟み込んだ構造のセラミック焼結体に、内部電極に導通する外部電極を設けて構成されている。
【０００３】
このようなセラミック焼結体は以下の方法で形成される。
まず、焼結することでセラミック層となる内部電極パターンを形成していないセラミックグリーンシートを所定枚数積層して下外層部を形成し、該下外層部の上面側に、内部電極パターンが形成されたセラミックグリーンシートを積層して内層部を形成する。さらに、この内層部の上面側に、内部電極パターンを形成していないセラミックグリーンシートを積層して上外層部を形成することで、マザー基板を形成する。
【０００４】
次に、このマザー基板を、それぞれがセラミック焼結体となる大きさに切断して焼結することで、複数のセラミック焼結体を形成する。さらに、セラミック焼結体の内部電極が露出する端部に外部電極を設けることで、積層セラミックコンデンサを構成する。
【０００５】
ところで、積層セラミックコンデンサは、殆どの電子回路に使用されており、その需要は年々増加の一途を辿っている。このため、生産量の増加が必要であり、大量生産するための各種技術が考案されている。
【０００６】
このような大量生産に対応した従来の製造方法では、まず、予め内部電極パターンが形成されている複数のセラミックグリーンシートが配置されているキャリアフィルムと、内部電極パターンが形成されていない複数のセラミックグリーンシートが配置されているキャリアフィルムとをそれぞれロール状に保管しておく。次に、このロールから各キャリアフィルムをそれぞれ平行に搬送して、セラミックグリーンシートを裁断吸着ユニットに供給する。裁断吸着ユニットでは、予め設定された積層パターンに応じて、内部電極パターンが形成されているセラミックグリーンシート、または内部電極パターンが形成されていないセラミックグリーンシートのいずれかを選択的に裁断、吸着し、積層域に移動させる。このように、順次セラミックグリーンシートを裁断、積層することで積層体を形成し、プレスすることでマザー基板を形成する（例えば、特許文献１参照。）。
【０００７】
【特許文献１】
特公平５−８１４０４号公報
【０００８】
【発明が解決しようとする課題】
しかし、前述の構成からなるマザー基板の製造方法では、予め表面に内部電極パターンが形成されているセラミックグリーンシートを用いており、このセラミックグリーンシートが表面に設けられたキャリアフィルムがロール状で保管されている。このため、保管中に内部電極パターンに亀裂やカケ等が生じてしまい、積層セラミックコンデンサに形成された状態で、内部構造欠陥を発生する可能性があった。
【０００９】
そこで、内部電極パターンを形成したセラミックグリーンシートを一旦保管せずに、内部電極パターン形成工程と積層工程とを並行して連続的に行うことで、このような問題を解決することが考えられる。
【００１０】
すなわち、図４に示すように、内部電極パターンを形成していないセラミックグリーンシート１が下外層部積層部に搬送された積み込み金型２０内に所定枚数積層されて下外層部１１１ａを形成する（図４（ａ））。この工程と並行して、第１の内部電極パターン３ａおよび第２の内部電極パターン３ｂが印刷されている。
【００１１】
積み込み金型２０は内層部積層部に搬送され、第１の内部電極パターン３ａおよび第２の内部電極パターン３ｂが印刷された後のセラミックグリーンシート１が積み込み金型２０内に交互に積層されて、下外層部１１１ａの上に内層部１１０が形成される（図４（ｂ））。
【００１２】
さらに、積み込み金型２０は上外層部積層部に搬送され、内部電極パターンを形成していないセラミックグリーンシート１が積み込み金型２０内に所定枚数積層されて、内層部１１０の上に上外層部１１１ｂが形成される（図４（ｃ））。
【００１３】
その後、積み込み金型２０はプレス機に搬送され、所定の圧力、温度でプレスされてマザー基板が形成される。このように、内部電極パターンの印刷とセラミックグリーンシートの積層とを連続して行うことにより、内部電極パターンを積層する直前に形成することができるので、内部電極パターンの亀裂、カケなどを防止することができる。また、内部電極パターンの印刷工程、セラミックグリーンシートの積層工程、プレス工程を連続して行うことができるので、作業効率を向上させることができる。
【００１４】
ところが、このような積層セラミックコンデンサを形成するためのマザー基板の製造方法においては、さらに以下に示す解決すべき課題が存在することが分かった。すなわち、図４のマザー基板の製造方法では、下外層部積層部、内層部積層部、上外層部積層部と順に積み込み金型２０が搬送され、それぞれでセラミックグリーンシートが積層されていく機構になっている。すなわち、任意の積み込み金型２０が内層部積層部に搬送されて、第１および第２の内部電極パターン３ａ，３ｂが形成されたセラミックグリーンシート１が積層されている時には、次の積み込み金型２０は下外層部積層部において内部電極が形成されていないセラミックグリーンシート１が積層されているというように、連続的に作業が行われている。
【００１５】
しかし、低静電容量の積層セラミックコンデンサでは、このような製造方法を用いると、連続して製造されるもののうちで、後で製造されたマザー基板から作成される積層セラミックコンデンサほど静電容量のバラツキが大きくなるという問題が生じた。この問題について検討した結果、低静電容量の積層セラミックコンデンサの構造によって、印刷工程に不具合が生じることが分かった。
【００１６】
すなわち、図５に示すような、低静電容量の積層セラミックコンデンサ１００では、内層部１１０の積層枚数が、下外層部１１１ａおよび上外層部１１１ｂの積層枚数よりも少ない。例えば、図５に示す積層セラミックコンデンサでは、内層部が５層、下外層部、上外層部のそれぞれが８層で形成されている。このような構造では、内層部１１０を構成するのに必要な枚数のセラミックグリーンシートを積層する時間が、下外層部１１１ａ、上外層部１１１ｂを構成するのに必要な枚数のセラミックグリーンシートを積層する時間よりも短くなる。このため、第１、第２の内部電極パターン３ａ，３ｂが形成されたセラミックグリーンシート１の積層が一時停止する。
【００１７】
このように、第１、第２の内部電極パターン３ａ，３ｂの積層が一時停止すると、これに関連して設置された印刷機では、印刷が一時停止する。印刷版上に供給されている内部電極パターン用の導電ペーストは経時的に乾燥していくが、印刷が一時停止すると、さらに乾燥の影響を受けやすい。印刷停止時間と印刷された内部電極パターンのバラツキとの関係を示す表およびグラフを図６に示す。
【００１８】
図６（ａ）は印刷停止時間と印刷再開後の内部電極パターンの面積のバラツキとの関係を示す表であり、（ｂ）はそのグラフである。
【００１９】
図６から分かるように、印刷停止時間が長くなるほど、内部電極パターンの印刷精度が低下していく。特に、この例の場合では、印刷停止時間が１２秒を超えると、印刷精度は大きく低下していく。このように、内部電極パターンの印刷精度が低下すると、積層セラミックコンデンサ１００を形成した際に、内層部１１０を構成する各内部電極１０１ａの面積が一定とならず、静電容量のバラツキが大きくなり、静電容量不良が多く発生してしまう。これは、図５のように内部電極の積層枚数の少ない低静電容量の積層セラミックコンデンサでは特に問題となるものである。
【００２０】
また、内層部の積層枚数を増加させるために、内部電極パターンが形成されていないセラミックグリーンシートを、互いに対向する内部電極間に追加で積層すると、この追加されたセラミックグリーンシートを挟む両内部電極間の静電容量が低くなり、積層セラミックコンデンサの静電容量が大きく変化してしまう。
【００２１】
この発明の目的は、静電容量のバラツキを抑えた、低静電容量の積層セラミックコンデンサの製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
この発明は、積層セラミックコンデンサの内層部における第１または第２の内部電極パターンを備えるセラミックグリーシート上に、同じ内部電極パターンを備えた追加のセラミックグリーンシートを積層することで、内層部の積層枚数を、下外層部および上外層部の積層枚数以上にすることを特徴としている。
【００２３】
この構成では、内層部の積層枚数を多くするために内部電極パターンが形成されたセラミックグリーンシートが追加で積層されても、追加されるセラミックグリーンシートの内部電極パターンは、積層するセラミックグリーンシートの内部電極パターンと同じ形状であり、積層セラミックコンデンサに形成された状態で同じ外部電極に導通するので、これらの内部電極パターンから形成される内部電極同士は同電位となり、積層セラミックコンデンサの静電容量は変化しない。また、内層部の積層枚数が下外層部および上外層部以上に増加するので、内層部を構成するセラミックグリーンシートに内部電極パターンを形成するための印刷手段は、内部電極パターンを印刷し続けることができ、内部電極パターン用導電ペーストの乾燥による影響を低減する。
【００２４】
また、この発明は、内部電極パターンが形成されている追加のセラミックグリーンシートと該追加のセラミックグリーンシートが積層されるセラミックグリーンシートとの間に、内部電極パターンが形成されていない積層枚数調整用セラミックグリーンシートを積層することを特徴としている。
【００２５】
この構成では、積層枚数調整用セラミックグリーンシートを同電位となる内部電極パターン間に追加することで、静電容量を変化させることなく、さらに容易に内層部の積層枚数が増加させられる。
【００２６】
【発明の実施の形態】
本発明の実施形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサの製造方法について、図を参照して説明する。
図１は、本実施形態に係る積層セラミックコンデンサを形成するためのマザー基板の製造方法を示した概要図である。
図２は、本実施形態に係る製造方法を用いて製造した内層部が７層の積層セラミックコンデンサの内部構造を示す側面断面図およびその部分拡大図である。
【００２７】
図３は、本実施形態に係る製造方法を用いて製造した内層部が９層の積層セラミックコンデンサの内部構造を示す側面断面図およびその部分拡大図である。
【００２８】
図１に示すように、内部電極パターンを形成していないセラミックグリーンシート１が下外層部積層部に搬送された積み込み金型２０内に所定枚数（本実施形態では４枚）積層されて下外層部１１１ａを形成する（図１（ａ））。この工程と並行して、第１の内部電極パターン３ａおよび第２の内部電極パターン３ｂが印刷されている。
【００２９】
積み込み金型２０は内層部積層部に搬送され、第１の内部電極パターン３ａおよび第２の内部電極パターン３ｂが印刷された後のセラミックグリーンシート１が積み込み金型２０内に積層されて内層部１１０が形成される。このとき、第１の内部電極パターン３ａ、第２の内部電極パターン３ｂ、内部電極が形成されていない追加のシート３ｃ、第２の内部電極パターン３ｂ、第１の内部電極パターン３ａの順に５枚のセラミックグリーンシート１が積層される（図１（ｂ））。
【００３０】
さらに、積み込み金型２０は上外層部積層部に搬送され、内部電極パターンを形成していないセラミックグリーンシート１が積み込み金型２０内に所定枚数（本実施形態では４枚）積層されて内層部の上に上外層部１１１ｂが形成される（図１（ｃ））。
【００３１】
このような製造方法を用いることにより、任意の積み込み金型において、例えば、下外層部積層部で下外層部１１１ａのセラミックグリーンシート１が積層されている時には、既に下外層部１１１ａが積み込み金型内に積層されている別の積み込み金型２０において内層部積層部で内層部１１０のセラミックグリーンシート１が積層されることになる。すなわち、内層部の積層枚数が５枚と上下外層部の４枚に比べて多くなっているため、内層部の積層時間の方が長くなる。そのため、上下外層部の積層が終了するまで印刷を停止する必要が無く、不所望の乾燥による、内部電極印刷パターンの面積のバラツキを抑制することができる。
【００３２】
なお、積み込み金型２０内に積層された積層体は、プレス機により所定の圧力、温度でプレスされることで、マザー基板が形成される。このように形成されたマザー基板をそれぞれが積層セラミックコンデンサとなる大きさに切断して焼結することで、複数のセラミック焼結体を形成し、該セラミック焼結体に外部電極を設けることで、積層セラミックコンデンサを形成する。
【００３３】
図２に示す積層セラミックコンデンサは上記と同様の製造方法によって作成されたものであり、内層部１１０、下外層部１１１ａ、および上外層部１１１ｂのそれぞれが７層の合計２１層で構成されている。内層部１１０は、最下層から内部電極１０１ａを備えたセラミック層、内部電極１０１ｂを備えたセラミック層、内部電極１０１ａを備えたセラミック層、本発明の積層枚数調整用セラミックシートからなるセラミック層１２０、本発明の追加に積層される内部電極パターンからなる内部電極１０１ａを備えたセラミック層、内部電極１０１ｂを備えたセラミック層、セラミック層の順に積層構成されている。ここで、内部電極１０１ａは第１の内部電極パターン３ａから形成され、内部電極１０１ｂは第２の内部電極パターン３ｂから形成されている。
【００３４】
このような構成とすると、下から３層目の内部電極１０１ａと５層目の追加積層の内部電極１０１ａとは、同じ端子電極１０２ａに接続しているので同電位となり、これらの電極間で静電容量を生じない。このため、この間に挿入されたセラミック層１２０（積層枚数調整用セラミックグリーンシート）は積層セラミックコンデンサの静電容量に影響しない。このような積層構造にするためには、内部電極非形成部３ｃを設ける前後の内部電極パターンを同じパターンで印刷しておけばよい。
【００３５】
さらに、各内部電極１０１ａとこれらの上下に積層される内部電極１０１ｂは略同じ形状に形成されており、かつ、これらの間のセラミック層が略同じ厚みであるので、２層目の内部電極１０１ｂと３層目のセラミック層と内部電極１０１ａとから構成される静電容量Ｃ２３と、５層目の内部電極１０１ａと６層目のセラミック層と内部電極１０１ｂとから構成される静電容量Ｃ５６とは、同じ静電容量となる。
【００３６】
また、本実施形態での静電容量Ｃ５６は、４層目および５層目が無い状態（図５に示した従来の構造）での３層目の内部電極１０１ａと６層目のセラミック層と内部電極１０１ｂとから構成される静電容量と同じ静電容量となる。これにより、図５に示した従来構造の積層セラミックコンデンサと図２に示した本実施形態に係る積層セラミックコンデンサとは、略同じ静電容量を有する。
【００３７】
図２に示した構造、および図５に示した構造で、複数種類の静電容量である積層セラミックコンデンサを形成した結果を表１に示す。
【００３８】
【表１】
2004146513.tif 000003
【００３９】
表１に示すように、本実施形態に示した方法で製造した積層セラミックコンデンサの静電容量は、従来工法で製造した積層セラミックコンデンサの静電容量と比較して、１５ｐＦ以上では殆ど差はなく、１０ｐＦ以下の低静電容量のものであっても約２〜４％の静電容量の差しかない。積層セラミックコンデンサでは、通常の製造工程内で４％程度の製造誤差は生じるので、本実施形態に示した方法を用いても、従来方法を用いた場合と略同じ静電容量を得ることができる。
【００４０】
また、図３に示す積層セラミックコンデンサは、内層部１１０が９層で構成され、下外層部１１１ａ、および上外層部１１１ｂのそれぞれが６層であり、合計２１層で構成されている。
【００４１】
内層部１１０は、最下層から、内部電極１０１ａを備えたセラミック層、内部電極１０１ｂを備えたセラミック層、内部電極１０１ａを備えたセラミック層、本発明の積層枚数調整用セラミックシートからなるセラミック層１２０、本発明の追加に積層される内部電極パターンからなる内部電極１０１ａを備えたセラミック層、内部電極１０１ｂを備えたセラミック層、本発明の積層枚数調整用セラミックシートからなるセラミック層１２０、本発明の追加に積層される内部電極パターンからなる内部電極１０１ｂを備えたセラミック層、セラミック層の順に積層構成されている。
【００４２】
このような構成とすると、下から３層目の内部電極１０１ａと５層目の追加積層の内部電極１０１ａとは、同じ端子電極１０２ａに接続しているので同電位となり、これらの電極間で静電容量を生じない。また、これらの内部電極１０１ａとこれらに上下して積層される内部電極１０１ｂとはそれぞれ略同じ形状に形成されており、かつ、これらの間のセラミック層が同じ厚みであるので、２層目の内部電極１０１ｂと３層目のセラミック層と内部電極１０１ａとから構成される静電容量Ｃ２３と、５層目の内部電極１０１ａと６層目のセラミック層と内部電極１０１ｂとから構成される静電容量Ｃ５６とは、同じ静電容量となる。また、下から７層目の内部電極１０１ｂと９層目の追加積層の内部電極１０１ｂとは、同じ端子電極１０２ｂに接続しているので同電位となり、これらの電極間でも静電容量は生じない。
【００４３】
また、二つの積層枚数調整用のセラミック層１２０を、異なる位置に積層されているそれぞれ別の内部電極間（同電位となる内部電極間）に挿入することで、静電容量を変化させずに積層枚数を増加することができる。
【００４４】
さらに、図３に示した積層セラミックコンデンサは、図２に示した積層セラミックコンデンサと同様に、静電容量に無関係の同電位部および積層枚数調整用のセラミック層を除けば図５に示した従来構造の積層セラミックコンデンサと同じ構造となるので、略同じ静電容量を得ることができる。
【００４５】
次に、図２、図３及び従来の構造の図５のそれぞれに示した積層セラミックコンデンサに用いるマザー基板を、前述の製造方法で製造した場合の、内層部、下外層部、上外層部の積層枚数および印刷機の稼働状態を表２に示す。
【００４６】
【表２】
2004146513.tif 000004
【００４７】
図２に示した構造とすることにより、内層部の積層枚数が、下外層部、上外層部の積層枚数と同じになるので印刷機が殆ど停止しなくなる。ここで、殆ど停止しないとは、それぞれの積層機がすべて同じ枚数のセラミックグリーンシートを積層しているので、機械間積層速度に誤差があった場合、例えば、内層部１１０用の積層機が早く積層し終わった場合等に生じる微少時間の停止が発生することを示す。なお、通常は機械間積層速度に差はないため、印刷停止は殆ど発生しない。さらに、図３に示した構造とすることにより、内層部の積層枚数が、下外層部、上外層部の積層枚数よりも多くなるので印刷機は全く停止しなくなる。これにより、内部電極パターン用の導電ペーストが乾燥し、内部電極パターンの形成面積がばらつくことを抑制することができる。
【００４８】
以上のように、本実施形態に示したような積層構造および製造方法を用いることで、内部電極パターンの印刷面積のバラツキが抑制されて、静電容量のバラツキが少ない低静電容量の積層セラミックコンデンサを製造することができる。
【００４９】
なお、本実施形態では、積層枚数調整用のセラミックグリーンシートを、図２の場合では１層、図３の場合ではそれぞれ１層づつ計２層、追加で積層している。これは、印刷機における１回当たりの停止時間をできる限り短くするためであり、極力追加積層するセラミックグリーンシートは１層づつであることが望ましい。ただし、内部電極パターンの印刷状態に応じて、１回当たり２層以上の積層枚数調整用セラミックグリーンシートを追加積層してもよい。
【００５０】
また、上記実施形態では、積層セラミックコンデンサを例に用いて説明したが、これに限るものではなく、例えば、積層バリスタ等、積層型の電子部品全般に適用できるものである。
【００５１】
【発明の効果】
この発明によれば、積層セラミック電子部品の内層部における所定の内部電極パターンを備えるセラミックグリーシート上に、この内部電極パターンと同じ形状の内部電極パターンを備えた追加のセラミックグリーンシートを積層することにより、これらの内部電極パターンから形成される内部電極同士は同電位となり、静電容量は変化しない。また、内層部の積層枚数を下外層部および上外層部以上に増加させることにより、内層部を構成する内部電極パターンを形成するための印刷機が停止せず、内部電極パターン用導電ペーストの乾燥による影響を抑制することができる。これにより、製造される積層電子部品の特性のバラツキが抑制される。例えば、積層セラミックコンデンサの静電容量のバラツキが小さくなり、静電容量不良の発生を抑制することができる。
【００５２】
また、この発明によれば、追加のセラミックグリーンシートと該追加のセラミックグリーンシートが積層されるセラミックグリーンシートとの間に、内部電極パターンが形成されていない積層枚数調整用セラミックグリーンシートを積層することにより、静電容量を変化させることなく内層部の積層枚数を増加することができ、所望の積層枚数に調整することが容易となる。
【図面の簡単な説明】
【図１】発明の実施形態に係る積層セラミックコンデンサを形成するためのマザー基板の製造方法を示す概要図
【図２】発明の実施形態に係る製造方法を用いて製造した積層セラミックコンデンサの内部構造を示す側面断面図およびその部分拡大図
【図３】発明の実施形態に係る製造方法を用いて製造した積層セラミックコンデンサの内部構造を示す側面断面図およびその部分拡大図
【図４】本発明の前提となるマザー基板の製造方法を示す概要図
【図５】低静電容量の積層セラミックコンデンサの側面断面図
【図６】印刷停止時間と印刷再開後の内部電極パターンの面積のバラツキとの関係を示す表およびグラフ
【符号の説明】
１−セラミックグリーンシート
３ａ，３ｂ−内部電極パターン
３ｃ−内部電極非形成部
２０−積み込み用金型
１００−積層セラミックコンデンサ
１０１ａ，１０１ｂ−内部電極
１０２ａ，１０２ｂ−外部電極
１１０−内層部
１１１ａ−下外層部
１１１ｂ−上外層部
【図１】
2004146513.tif 000005
【図２】
2004146513.tif 000006
【図３】
2004146513.tif 000007
【図４】
2004146513.tif 000008
【図５】
2004146513.tif 000009
【図６】
2004146513.tif 000010