(57)【要約】【課題】従来の耐圧とオン電圧の特性の限界を超えた特性を有するバイポーラ型半導体装置を実現する。【解決手段】本発明を具現化したＩＧＢＴは、半導体領域の裏面側に形成されたコレクタ電極２と、コレクタ電極２に接するｐ＋型コレクタ領域４と、ｎ−型ドリフト領域１０と、ｐ＋型コレクタ領域４とｎ−型ドリフト領域１０の間に位置するとともに、ｐ＋型コレクタ領域４にｎ＋型バッファ領域６を介して隣合うｐ型領域８と、半導体領域の表面側に形成されたエミッタ電極１６と、エミッタ電極１６に接するｎ＋型エミッタ領域１８と、ｎ−型ドリフト領域１０とｎ＋型エミッタ領域１８の間に形成された領域（オン時にチャネルとなる領域）を含むｐ型ボディ領域１２，１４と、ｐ−型ボディ領域１２にゲート絶縁膜２０を介して隣合うゲート電極２２を備えている。【選択図】　図１
2004146679.tif 000002
【特許請求の範囲】
【請求項１】
厚さが１０μｍ以下の第１導電型の第１領域と、第２導電型領域と、第１領域と第２導電型領域の間に位置するとともに、第１領域に第１導電型でない領域を介して隣合う第１導電型の第２領域を備えたバイポーラ型半導体装置。
【請求項２】
厚さが１０μｍ以下の第１導電型の第１領域と、第２導電型領域と、オン状態では第２導電型領域を通って第２導電型キャリアが流入するとともに第１領域から第１導電型でない領域を通って第１導電型キャリアが流入する第１導電型の第２領域を備えたバイポーラ型半導体装置。
【請求項３】
第１導電型の第１領域と、第２導電型領域と、第２導電型領域に接するとともに、第１領域に第１導電型でない領域を介して隣合い、かつ、第１領域の頂面積よりも頂面積が広い第１導電型の第２領域を備えたバイポーラ型半導体装置。
【請求項４】
第１導電型の第１領域と、第２導電型領域と、オン状態では第２導電型領域を通って第２導電型キャリアが流入するとともに第１領域から第１導電型でない領域を通って第１導電型キャリアが流入し、かつ、第１領域の頂面積よりも頂面積が広い第１導電型の第２領域を備えたバイポーラ型半導体装置。
【請求項５】
第２領域の厚さが、第１導電型キャリアの拡散長以下であることを特徴とする請求項１〜４のいずれかに記載のバイポーラ型半導体装置。
【請求項６】
第２領域が、所定高さの領域に部分的に形成されていることを特徴とする請求項１〜５のいずれかに記載のバイポーラ型半導体装置。
【請求項７】
第２領域は、厚さが不均一であることを特徴とする請求項１〜５のいずれかに記載のバイポーラ型半導体装置。
【請求項８】
第２領域の不純物濃度が濃度勾配を有することを特徴とする請求項１〜７のいずれかに記載のバイポーラ型半導体装置。
【請求項９】
半導体領域の一方の主面側に形成されたコレクタ電極と、
コレクタ電極に接するとともに厚さが１０μｍ以下の第１導電型のコレクタ領域と、
第２導電型のドリフト領域と、
コレクタ領域とドリフト領域の間に位置するとともに、コレクタ領域に第１導電型でない領域を介して隣合う第１導電型領域と、
半導体領域の他方の主面側に形成されたエミッタ電極と、
エミッタ電極に接する第２導電型のエミッタ領域と、
ドリフト領域とエミッタ領域の間に形成された領域を含む第１導電型のボディ領域と、
ボディ領域にゲート絶縁膜を介して隣合うゲート電極を備えた絶縁ゲート型バイポーラトランジスタ。
【請求項１０】
請求項１〜８のいずれかに記載のバイポーラ型半導体装置の製造方法であって、
第２導電型の半導体基板の一方の主面側から第１導電型不純物のイオン注入を行った後、活性化処理を行うことで、第１導電型の第１領域及び第２領域を形成することを特徴とするバイポーラ型半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バイポーラ型半導体装置とその製造方法に関する。バイポーラ型半導体装置としては、バイポーラトランジスタ、サイリスタ、ダイオード等が例示される。バイポーラトランジスタには、絶縁ゲート型バイポーラトランジスタ（以下では適宜「ＩＧＢＴ」という）、バイポーラモード静電誘導トランジスタ（以下では適宜「ＢＳＩＴ」という）が含まれる。
【０００２】
【従来の技術と発明が解決しようとする課題】バイポーラ型半導体装置の一例として、上記したＩＧＢＴがある。図２２に、従来の３つの構造のＩＧＢＴの耐圧とオン電圧の特性を概略的に示す。図２２のＡは、ドリフト領域とコレクタ領域の間に高不純物濃度のバッファ領域が形成された、いわゆる「パンチスルー構造」のＩＧＢＴの特性を示す。図２２のＢは、低不純物濃度のバッファ領域が形成された、いわゆる「フィールドストップ構造」のＩＧＢＴの特性を示す。図２２のＣは、バッファ領域が形成されていない、いわゆる「ノンパンチスルー構造」のＩＧＢＴの特性を示す。なお、図２２は、各構造のＩＧＢＴのドリフト領域の厚さと比抵抗を一定とした場合の特性を示す。
【０００３】
ＩＧＢＴに例示されるバイポーラ型半導体装置では、耐圧が高く、オン電圧が低いことが本来的には望ましい。パンチスルー構造のＩＧＢＴは、図２２のＡに示すように、耐圧を高くすることができるが、その反面、オン電圧が高くなってしまう。ノンパンチスルー構造のＩＧＢＴは、図２２のＣに示すように、オン電圧を低くすることができるが、その反面、耐圧が低くなってしまう。フィールドストップ構造のＩＧＢＴは、図２２のＢに示すように、パンチスルー構造とノンパンチスルー構造の中間的な特性を示す。
いずれの構造にしても、耐圧を高くしようとすると、オン電圧が高くなってしまい、逆に、オン電圧を低くしようとすると、耐圧が低くなってしまう。このように、耐圧とオン電圧はトレードオフの関係がある。そして、従来のＩＧＢＴにでは、図２２の特性Ａ〜Ｃに示すように、実現できる耐圧とオン電圧に構造上の物理的な限界がある。
【０００４】
ところで、近年は、例えば特許文献１に記載されているようなコレクタ領域を薄くした構造の（特許文献１の例では１μｍ以下）ＩＧＢＴが現れている。コレクタ領域を薄くすると、コレクタ領域の厚さを数百μｍと厚くした場合に比べてターンオフ時間を短くできるという有用な効果が得られる。その反面、コレクタ領域を薄くすると、コレクタ領域から注入できるキャリアの量が少なくなってしまうため、オン電圧が高くなってしまう。
これに対し、オン電圧を低くするための方策として、コレクタ領域の不純物濃度を高くすると、オン電圧を低くすることはできるが、その反面、耐圧が低くなってしまう。これに対し、耐圧を高くするための方策として、上記したように高不純物濃度のバッファ領域が形成されたパンチスルー構造にすることが挙げられる。しかし、パンチスルー構造にすると、上記したように耐圧を高くすることができるが、その反面、オン電圧が高くなってしまう。
このため、コレクタ領域を薄くした構造では、ターンオフ時間を短くできるという利点を享受しながら、オン電圧が高くなってしまうという欠点を、耐圧を低下させずに補える技術の実現が望まれる。
【０００５】
【特許文献１】
特公平６−４８７２９号公報（第２頁、第１図）
【０００６】
以上ではＩＧＢＴを例にして説明したが、上記した問題は、他のバイポーラ型半導体装置についても生じ得る。
【０００７】
本発明は、従来の耐圧とオン電圧の特性の限界を超えた特性を有するバイポーラ型半導体装置を実現することを目的とする。
本発明はまた、ターンオフ時間が短く、しかも、耐圧を高く保持しながらオン電圧が低いバイポーラ型半導体装置を実現することを他の目的とする。
【０００８】
【課題を解決するための手段及び作用と効果】本発明を具現化したバイポーラ型半導体装置は、厚さが１０μｍ以下の第１導電型の第１領域と、第２導電型領域と、第１領域と第２導電型領域の間に位置するとともに、第１領域に第１導電型でない領域を介して隣合う第１導電型の第２領域を備えている。また、本発明を具現化した他のバイポーラ型半導体装置は、厚さが１０μｍ以下の第１導電型の第１領域と、第２導電型領域と、オン状態では第２導電型領域を通って第２導電型キャリアが流入するとともに第１領域から第１導電型でない領域を通って第１導電型キャリアが流入する第１導電型の第２領域を備えている。
【０００９】
これらの半導体装置のように、上記した第２領域を備えると、第２導電型領域（ドリフト領域等）を通って第１導電型の第２領域に流入した第２導電型キャリアが、第２領域に溜められる。第２領域に溜まった第２導電型キャリアの存在が、第１領域（コレクタ領域等）から第２領域、ひいては第２導電型領域への第１導電型キャリアの流入を促進する働きをする。このため、オン電圧を低下させることができる。しかも、第２領域を設けても、第２領域は、第２導電型領域と同様に耐圧保持領域として機能するため、耐圧を低下させることには基本的にならない。また、第１領域の厚さが１０μｍと薄いので、ターンオフ時間も短い。
【００１０】
上記の作用は、第１領域の厚さが数百μｍと厚い場合にも生じ得るが、第１領域の厚さが厚い場合には第１領域からの第１導電型キャリアの供給量が多いため、上記の作用が相対的に小さな効力しか持たない。このため、第２領域を設けることによるオン電圧の低減効果はそれほど現れない。これに対し、これらの半導体装置のように、第１領域の厚さが１０μｍ以下と薄い場合には第１領域からの第１導電型キャリアの供給量が少ないため、上記の作用が相対的に大きな効力を持つ。このため、第２領域を設けることによるオン電圧の低減効果が大きく現れる。
【００１１】
このように、これらの半導体装置によると、ターンオフ時間が短く、しかも、耐圧を高く保持しながらオン電圧を低くすることができる。
別の表現をすると、これらの半導体装置によると、従来の耐圧とオン電圧の特性の限界を超えた特性を得ることができる。
【００１２】
本発明を具現化した他のバイポーラ型半導体装置は、第１導電型の第１領域と、第２導電型領域と、第２導電型領域に接するとともに、第１領域に第１導電型でない領域を介して隣合い、かつ、第１領域の頂面積よりも頂面積が広い第１導電型の第２領域を備えている。また、本発明を具現化した他のバイポーラ型半導体装置は、第１導電型の第１領域と、第２導電型領域と、オン状態では第２導電型領域を通って第２導電型キャリアが流入するとともに第１領域から第１導電型でない領域を通って第１導電型キャリアが流入し、かつ、第１領域の頂面積よりも頂面積が広い第１導電型の第２領域を備えている。
【００１３】
これらの半導体装置では、第２領域の頂面積は、第１領域の頂面積よりも広い。逆にいうと、第１領域の頂面積は、第２領域の頂面積よりも狭い。この場合にも、第１領域の厚さが薄い場合と同様に、第１領域から供給される第１導電型キャリアの量が少なくなる。よって、これらの半導体装置においても、第２領域を備えることで、上記した第１領域の厚さが薄い構造の半導体装置と同様の作用効果を得ることができる。
【００１４】
前記第２領域の厚さは、第１導電型キャリアの拡散長以下であることが好ましい。
前記第２領域を所定高さの領域に面的に広がるように形成してもよいが、第２領域を所定高さの領域に部分的に形成することもできる。第２領域は、ストライプ状やアイランド状に分散して形成してもよい。
前記第２領域の厚さは均一であることがよいが、第２領域の厚さを不均一にすることもできる。
前記第２領域の不純物濃度は均一であってもよいが、濃度勾配を形成することもできる。濃度勾配は、第２領域の厚さ方向の勾配であってもよいし、厚さ方向に垂直な方向の勾配であってもよいし、その両方であってもよいし、その他の方向の勾配であってもよい。
【００１５】
前記第１導電型でない領域は、第２導電型であることが好ましいが、第２導電型でもない真性の半導体領域であってもよい。
前記第２領域は、第２導電型領域の内部（中間高さ等）にも形成できる。
前記第２領域は、他の領域を挟んで複数層形成していてもよい。
【００１６】
本発明は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）に具現化することもできる。このＩＧＢＴは、半導体領域の一方の主面側に形成されたコレクタ電極と、コレクタ電極に接するとともに厚さが１０μｍ以下の第１導電型のコレクタ領域と、第２導電型のドリフト領域と、コレクタ領域とドリフト領域の間に位置するとともに、コレクタ領域と第１導電型でない領域を介して隣合う第１導電型領域と、半導体領域の他方の主面側に形成されたエミッタ電極と、エミッタ電極に接する第２導電型のエミッタ領域と、ドリフト領域とエミッタ領域の間に形成された領域を含む第１導電型のボディ領域と、ボディ領域にゲート絶縁膜を介して隣合うゲート電極を備えている。
【００１７】
上記ＩＧＢＴは、第１導電型のコレクタ領域に隣接して第２導電型のコレクタショート領域を形成したコレクタショート構造にしてもよい。
【００１８】
本発明は、表面注入型のＩＧＢＴに具現化することもできる。この表面注入型のＩＧＢＴは、半導体領域の一方の主面側に形成されたエミッタ電極と、エミッタ電極に接する第２導電型のエミッタ領域と、第２導電型のドリフト領域と、エミッタ領域とドリフト領域の間に形成された領域を含む第１導電型のボディ領域と、ボディ領域にゲート絶縁膜を介して隣合うゲート電極と、半導体領域の前記一方の主面側に形成された注入ゲート電極と、注入ゲート電極に接する第１導電型のキャリア注入領域と、ドリフト領域に接するとともに、キャリア注入領域に第１導電型でない領域を介して隣合い、かつ、キャリア注入領域の頂面積よりも頂面積が広い第１導電型領域を備えている。
【００１９】
本発明は、バイポーラモード静電誘導トランジスタ（ＢＳＩＴ）に具現化することもできる。このＢＳＩＴは、半導体領域の一方の主面側に形成されたエミッタ電極と、エミッタ電極に接する第２導電型のエミッタ領域と、第２導電型のドリフト領域と、エミッタ領域とドリフト領域の間に形成された領域を含む第１導電型のボディ領域と、エミッタ領域の両側方の位置に形成された第１導電型の第１領域と、半導体領域の前記一方の主面側に形成されているとともに、第１領域に接するゲート電極と、ドリフト領域に接するとともに、第１領域に第１導電型でない領域を介して隣合い、かつ、第１領域の頂面積よりも頂面積が広い第１導電型の第２領域を備えている。
【００２０】
本発明は、サイリスタに具現化することもできる。このサイリスタは、厚さが１０μｍ以下の第１導電型第１領域と、第２導電型第１領域と、第１導電型第１領域と第２導電型第１領域の間に位置するとともに、第１導電型第１領域に第１導電型でない領域を介して隣合う第１導電型第２領域と、第２導電型第１領域に接する第１導電型第３領域と、第１導電型第３領域に接する第２導電型第２領域を備えている。
【００２１】
本発明は、上記したバイポーラ型半導体装置の製造方法にも具現化できる。この製造方法では、第２導電型の半導体基板の一方の主面側から第１導電型不純物のイオン注入を行った後、活性化処理を行うことで、第１導電型の第１領域及び第２領域を形成する。
【００２２】
上記したバイポーラ型半導体装置の製造方法において、第１導電型の第２領域を所定高さの領域に部分的に形成する場合は、第２導電型の半導体基板の一方の主面の一部にマスクを設けた状態でその主面側から第１導電型不純物のイオン注入を行った後、活性化処理を行うことで、第１導電型の第２領域を所定高さの領域に部分的に形成することが好ましい。あるいは、第２導電型の半導体基板の一方の主面側から第１導電型不純物のイオン注入を行った後、レーザを部分的に照射して第１導電型不純物を部分的に活性化させることで、第１導電型の第２領域を部分的に形成することが好ましい。
【００２３】
【発明の実施の形態】
（第１実施例）　図１に示す第１実施例のＩＧＢＴは、半導体領域の裏面側に形成されたコレクタ電極２と、コレクタ電極２に接するｐ＋型コレクタ領域４と、ｎ−型ドリフト領域１０と、ｐ＋型コレクタ領域４とｎ−型ドリフト領域１０の間に位置するとともに、ｐ＋型コレクタ領域４にｎ＋型バッファ領域６を介して隣合うｐ型領域８と、半導体領域の表面側に形成されたエミッタ電極１６と、エミッタ電極１６に接するｎ＋型エミッタ領域１８と、ｎ−型ドリフト領域１０とｎ＋型エミッタ領域１８の間に形成された領域（オン時にチャネルとなる領域）を含むｐ型ボディ領域１２，１４と、ｐ−型ボディ領域１２にゲート絶縁膜２０を介して隣合うゲート電極２２を備えている。
図１の断面構造は基本的には紙面垂直方向に連続しているが、図示しない断面でゲート電極２２は外部配線に接続されている。図１に示す断面構造は紙面左右方向に周期的に繰返されている。なお、指示線の指示箇所を明瞭にするために、図面の右半分ではハッチングを省略している。
【００２４】
別の表現をすると、第１実施例のＩＧＢＴは、オン状態では、ｎ＋型エミッタ領域１８から、ｐ−型ボディ領域１２のチャネルとｎ−型ドリフト領域１０を通ってｐ型領域８にエレクトロンが流入するとともに、ｐ＋型コレクタ領域４からｎ＋型バッファ領域６を通ってｐ型領域８にホールが流入するように構成されている。
【００２５】
さらに別の表現をすると、第１実施例のＩＧＢＴは、コレクタ電極２と、これに接するｐ＋型コレクタ領域４と、これに接するｎ＋型バッファ領域６と、これに接するｐ型領域８と、これに接するｎ−型ドリフト領域１０と、これに接するｐ型ボディ領域１２，１４と、これに接するｎ＋型エミッタ領域１８と、ｎ＋型エミッタ領域１８及びｐ＋型ボディ領域（コンタクト領域）１４に接するエミッタ電極１６と、ボディ領域１２のうちｎ−型ドリフト領域１０とｎ＋型エミッタ領域１８の間に形成された領域（オン時にチャネルとなる領域）にゲート絶縁膜２０を介して隣合うゲート電極２２を備えている。
【００２６】
ゲート電極２２は、ｎ＋型エミッタ領域１８とｐ−型ボディ領域１２を貫いてｎ−型ドリフト領域１０まで達するトレンチ内にゲート絶縁膜２０で覆われた状態で埋込まれたトレンチゲート電極である。
【００２７】
ｐ型領域８は、ほぼ均一な厚さで厚さ方向に垂直な方向（図１の紙面垂直方向及び紙面左右方向）に伸びている。
ｐ型領域８の厚さは、ホールの拡散長以下であることが好ましい。この態様によると、ＩＧＢＴをほぼ確実にオンさせることができる。また、ｐ型領域８の存在がターンオフ時間に与える影響も少ない。
ｐ型領域８の厚さを厚くするほど、ｎ−型ドリフト領域１０から流入するエレクトロンを溜められるので、ｐ＋型コレクタ領域４からのホールの注入を促進でき、オン電圧を低くできる。この意味では、ｐ型領域８の厚さは、ホールの拡散長を上限として、厚ければ厚いほどよい。しかし、ｐ型領域８を厚くし過ぎると、エレクトロンが抜けにくくなるので、ターンオフ時間が長くなる。また、ｐ型領域８を厚くし過ぎると、ｐ型領域８にかかる電界が大きくなり、ウエハ状態のＩＧＢＴを個々のＩＧＢＴに分けたときに、端面から電流がリークする恐れがある。
よって、以上の点を考慮すると、ｐ型領域８の厚さはホールの拡散長の１０分の１以下であることが好ましく、３０分の１以下であることがより好ましい。本実施例では、ホールの拡散長を約１００μｍとみなし、ｐ型領域８の厚さを、ホールの拡散長の１００分の１の約１μｍとしている。
【００２８】
第１実施例では、ｐ型領域８の不純物濃度の分布はほぼ均一である。ｐ型領域８の不純物濃度は、１×１０１２／ｃｍ３以上で１×１０１５／ｃｍ３以下であることが好ましく、１×１０１３／ｃｍ３以上で２×１０１４／ｃｍ３以下であることがより好ましい。本実施例では、ｐ型領域８の不純物濃度を約８×１０１３／ｃｍ３としている。
【００２９】
ｐ＋型コレクタ領域４の厚さは、１０μｍ以下であれば、ターンオフ時間を十分に短くすることができる。しかし、薄過ぎると供給できるホールの量が少なくなり過ぎるので、ｐ＋型コレクタ領域４の厚さは、０．１μｍ以上であることが好ましい。これらを考慮したｐ＋型コレクタ領域４のより好ましい厚さの範囲は０．１μｍ以上で５μｍ以下であり、よりさらに好ましい厚さの範囲は０．５μｍ以上で１μｍ以下である。本実施例では、ｐ＋型コレクタ領域４の厚さを約１μｍとしている。
【００３０】
耐圧とオン電圧のトレードオフの関係を考慮すると、ｎ＋型バッファ領域６の厚さは０．５μｍ以上で１μｍ以下であることが好ましい。ｎ＋型バッファ領域６の不純物濃度は、１×１０１５／ｃｍ３以上で１×１０１８／ｃｍ３以下であることが好ましい。本実施例では、ｎ＋型バッファ領域６の厚さを約１μｍ、不純物濃度を約５×１０１７／ｃｍ３としている。
【００３１】
第１実施例のＩＧＢＴの動作を説明する。エミッタ電極１６を接地した状態でゲート電極２２とコレクタ電極２に正電圧を印加して、ＩＧＢＴをオンさせる。すると、ゲート電極２２とゲート絶縁膜２０を介して隣合うｐ−型ボディ領域１２にｎ型チャネルが形成される。この結果、エレクトロンがｎ＋型エミッタ領域１８からｎ型チャネルとｎ−型ドリフト領域１０を通ってｐ型領域８に流入する。ｐ型領域８に流入したエレクトロンは、ｐ型領域８とｎ−型バッファ領域６の間のポテンシャルの障壁によってｐ型領域８に溜められる。ｐ型領域８に溜まったエレクトロンの存在が、ｐ＋型コレクタ領域４からｐ型領域８、ひいてはドリフト領域１０へのホールの流入を促進する働きをする。よって、ｎ−型ドリフト領域１０でのホールとエレクトロンによる伝導度変調現象を活発化させることができる。このため、このようなｐ型領域８を形成しない場合に比べて、オン電圧を低下させることができる。
第１実施例のように、ｐ型領域８の厚さが薄い場合には、ｐ型領域８からのホールの供給量が少ないため、上記の作用が相対的に大きな効力を持つ。このため、ｐ型領域８を設けることによるオン電圧の低減効果が大きく現れる。
【００３２】
しかも、ｐ型領域８を設けても、ｐ型領域８は、ｎ−型ドリフト領域１０と同様に耐圧保持領域として機能するため、耐圧を低下させることには基本的にならない。また、ｐ＋型コレクタ領域４の厚さが薄いので、エレクトロンがｐ＋型コレクタ領域４を通って半導体領域の裏面側に抜け易く、ターンオフ時間が短い。従来一般的に用いられていたｐ＋型コレクタ領域４の厚さが数百μｍと厚い構造では、ターンオフ時間を短くするために、ｎ＋型バッファ領域６等にキャリアのライフタイムを短くするための欠陥層を形成する場合もあったが、そのような欠陥層を形成しなくても、ターンオフ時間が短い。
【００３３】
第１実施例のＩＧＢＴによると、ターンオフ時間が短く、しかも、耐圧を高く保持しながらオン電圧を低くすることができる。
【００３４】
図２に、第１実施例のＩＧＢＴと、従来の３つの構造のＩＧＢＴの耐圧とオン電圧の特性を概略的に示す。図２のＡ〜Ｃは、〔従来の技術と発明が解決しようとする課題〕の欄で説明した図２２のＡ〜Ｃと同様に、それぞれ「パンチスルー構造」、「フィールドストップ構造」、「ノンパンチスルー構造」のＩＧＢＴの特性を示す。
先に説明したように、従来の３つの構造では、図２の特性Ａ〜Ｃに示すように、実現できる耐圧とオン電圧に構造上の物理的な限界がある。
これに対し、第１実施例によると、上記したように、従来に比べて、耐圧を低下させずにオン電圧を低下させることができる。よって、別の表現をすると、第１実施例によると、図２のＤに示すように、従来の耐圧とオン電圧の特性の限界を超えた特性を得ることができる。
【００３５】
次に、第１実施例のＩＧＢＴの製造方法の一例を図３を参照して説明する。
まず、ｎ−型シリコン単結晶基板（ＦＺ基板、ＭＣＺ基板、ＣＺ基板等）２４を用意する（図３（ａ）参照）。なお、ｎ−型基板２４は、シリコン基板に限らず、ＳｉＣ等のシリコン系材料や、他の材料によって形成されていてもよい。このｎ−型基板２４に、トレンチ、ｐ型ボディ領域１２，１４、ｎ＋型エミッタ領域１８、エミッタ電極１６を形成する。トレンチには、ゲート絶縁膜２０を介してゲート電極２２を埋め込む（図３（ａ）参照）。
【００３６】
次に、ｎ−型基板２４の裏面側からボロン等のｐ型不純物を所定深さの領域にイオン注入する（図３（ｂ）参照）。なお、裏面側からみたときに、このｐ型不純物がイオン注入された領域よりも深い領域であって、かつ、ｐ型ボディ領域１２，１４よりも浅い領域はｎ−型ドリフト領域１０となる（図３（ｂ）参照）。次に、ｎ−型基板２４の裏面側から、上記したｐ型不純物をイオン注入した領域よりも浅い領域にリン等のｎ型不純物をイオン注入する（図３（ｃ）参照）。次に、ｎ−型基板２４の裏面側から、上記したｎ型不純物をイオン注入した領域よりも浅い領域にボロン等のｐ型不純物をイオン注入する（図３（ｄ）参照）。
【００３７】
次に、イオン注入した不純物を活性化させる処理を行う。例えば、熱処理（炉アニール等）を行う。この結果、最初にｐ型不純物をイオン注入した領域にｐ型領域８が形成され、ｎ型不純物をイオン注入した領域にｎ＋型バッファ領域６が形成され、最後にｐ型不純物をイオン注入した領域にｐ＋型コレクタ領域４が形成される（図３（ｅ）参照）。次に、ｐ＋型コレクタ領域４の裏面側に、その裏面に接するようにコレクタ電極２を形成する（図３（ｅ）参照）。
なお、上記の製造方法において、不純物をイオン注入する順序は適宜変更してもよい。
【００３８】
上記の製造方法によると、基板にエピタキシャル層を積層することなく第１実施例のＩＧＢＴを製造できる。一般にエピタキシャル層を形成するのはコスト高となる。これに対し、上記の製造方法によると、安価な基板を用意し、その基板に不純物をイオン注入し、その不純物を活性化させることで各領域を形成できる。このため、低コストで第１実施例のＩＧＢＴを製造できる。
【００３９】
但し、基板に１つ以上のエピタキシャル層を積層することで１つ以上の領域を形成してもよい。例えば、ｐ型ボディ領域１２，１４、ｎ＋型エミッタ領域１８等を形成した基板に、ｎ−型ドリフト領域１０となるエピタキシャル層、ｐ型領域８となるエピタキシャル層、ｎ＋型バッファ領域６となるエピタキシャル層、ｐ＋型コレクタ領域４となるエピタキシャル層を順次積層するようにしてもよい。
【００４０】
（第２実施例）　図４に示す第２実施例のＩＧＢＴのように、バッファ領域７をｐ型でもｎ型でもない、真性の半導体領域（ｉ（ｉｎｔｒｉｎｓｉｃ）型領域）によって形成してもよい。
第２実施例によっても、ｐ型領域８にエレクトロンを溜めることができ、そのエレクトロンの存在によってｐ＋型コレクタ領域４からのホールの注入を促進でき、オン電圧を低減できる。
【００４１】
なお、ｉ型領域の内部にｎ型領域あるいはｐ型領域を部分的に形成してもよい。また、バッファ領域は、ｎ型領域、ｐ型領域、真性の半導体領域に限らず、活性化されていない不純物を含むような領域であってもよい。また、バッファ領域、ｐ型領域８、ｎ−型ドリフト領域１０に、キャリアのライフタイムを短縮させる欠陥層が形成されていてもよい。欠陥層を意図的に形成する場合は、プロトンやヘリウム等をイオン注入することで形成するとよい。
【００４２】
（第３実施例）　図５に示す第３実施例のＩＧＢＴのように、ｐ型領域８を下側のｎ−型ドリフト領域１０ｘと上側のｎ−型ドリフト領域１０ｙの間に形成してもよい。この構成は、１つのｎ−型ドリフト領域１０の内部にｐ型領域８が形成されているとも言えるし、２つのｎ−型ドリフト領域１０の間にｐ型領域８が形成されているとも言える。
【００４３】
（第４実施例）　図６に示す第４実施例のＩＧＢＴのように、ｎ＋型バッファ領域６上に、ｐ型領域８とｎ−型ドリフト領域１０の互層構造を複数（図６では、ｐ型領域８ａとｎ−型ドリフト領域１０ａ、及びｐ−型領域８ｂとｎ−型ドリフト領域１０ｂの２つ）繰返すようにしてもよい。
第４実施例によると、エレクトロンが溜まる箇所を複数（図６では、ｐ型領域８ａ，８ｂの２つ）にできるので、ｐ＋型コレクタ領域４からのホールの注入をより促進でき、オン電圧をより低減できる。
【００４４】
（第５実施例）　図７に示す第５実施例のＩＧＢＴでは、ｐ型領域８ｃが、所定高さの領域（この例ではｎ−型ドリフト領域１０とｎ＋型バッファ領域６の間の領域）に部分的に形成されている。より具体的には、ｐ型領域８ｃは、所定高さの領域の紙面垂直方向にストライプ状に形成されているとともに、紙面左右方向に間欠的に形成されている。
【００４５】
第５実施例では、ｐ型領域８ｃが形成されている部分にはエレクトロンが溜まるので、ｐ＋型コレクタ領域４からのホールの注入を促進できる。よって、オン電圧を低くできる。一方、ｐ型領域８ｃに挟まれたｎ−型ドリフト領域１０の部分では、ターンオフ時に、ｎ−型ドリフト領域１０側から流入するエレクトロンをｐ＋型コレクタ領域４側に抜け易くすることができる。よって、ターンオフ時間を短くすることができる。
このため、第５実施例によると、ｐ型領域８ｃの大きさや形状等を調整することで、オン電圧とターンオフ時間をよりきめ細かく設定できる。
【００４６】
次に、第５実施例のＩＧＢＴの製造方法の一例を図８を参照して説明する。
まず、第１実施例の場合と同様に、ｎ−型基板２４を用意し、このｎ−型基板２４に、ｐ型ボディ領域１２，１４等を形成する（図８（ａ）参照）。次に、ｎ−型基板２４の裏面側に所定間隔を置いて間欠的に保護膜２３を形成する。次に、ｎ−型基板２４の裏面側からボロン等のｐ型不純物を、保護膜２３の間から、所定深さの領域にイオン注入する。この結果、その所定深さの領域に、ｐ型不純物が部分的にイオン注入される（図８（ａ）参照）。
【００４７】
次に、ｎ−型基板２４の裏面側から、上記したｐ型不純物をイオン注入した領域よりも浅い領域にリン等のｎ型不純物をイオン注入する（図８（ｂ）参照）。次に、ｎ−型基板２４の裏面側から、上記したｎ型不純物をイオン注入した領域よりも浅い領域にボロン等のｐ型不純物をイオン注入する（図８（ｃ）参照）。次に、イオン注入した不純物を活性化させる処理を行う。例えば、熱処理（炉アニール等）を行う。この結果、所定深さの領域にｐ型領域８ｃが部分的に間欠的に形成されるとともに、ｎ＋型バッファ領域６、ｐ＋型コレクタ領域４が形成される（図８（ｄ）参照）。次に、第１実施例の場合と同様に、コレクタ電極２を形成する（図８（ｄ）参照）。
【００４８】
第５実施例のＩＧＢＴの製造方法の他の一例を図９を参照して説明する。
まず、ｎ−型基板２４を用意し、このｎ−型基板２４に、ｐ型ボディ領域１２，１４等を形成する（図９（ａ）参照）。次に、ｎ−型基板２４の裏面側からリン等のｎ型不純物を所定深さの領域にイオン注入する。次に、ｎ−型基板２４の裏面側から、上記したｎ型不純物をイオン注入した領域よりも浅い領域にボロン等のｐ型不純物をイオン注入する。次に、イオン注入した不純物を活性化させる処理を行う。この結果、ｎ＋型バッファ領域６、ｐ＋型コレクタ領域４が形成される（図９（ａ）参照）。
【００４９】
次に、ｎ−型基板２４の裏面側から、ｎ＋型バッファ領域６よりも深い領域にボロン等のｐ型不純物をイオン注入する（図９（ｂ）参照）。次に、そのｐ型不純物を部分的に活性化させる処理を行う。この例では、ｎ−型基板２４の裏面側から、照射面がドット状のＹＡＧレーザやエキシマレーザ等でレーザ光を照射し、ｎ＋型バッファ領域６よりも深い領域に注入されたｐ型不物を部分的に活性化させる。この結果、所定深さの領域にｐ型領域８ｃが部分的に間欠的に形成される（図９（ｃ）参照）。次に、第１実施例の場合と同様に、コレクタ電極２を形成する（図９（ｃ）参照）。
【００５０】
これらの製造方法によると、比較的容易に、しかも所望の領域に精度良くｐ型領域を部分的に形成することができる。
【００５１】
（第６実施例）　図１０に示す第６実施例のＩＧＢＴでは、ｐ−型領域８βの厚さが不均一である。より詳細には、厚さ方向に垂直な方向（図示左右方向）に周期的に厚さを異ならせて形成されている。
第６実施例によっても、第５実施例と類似の作用効果が得られる。即ち、ｐ型領域８βのうち厚い部分にはエレクトロンが溜まり易いので、ｐ＋型コレクタ領域４からのホールの注入を促進できる。よって、オン電圧を低下させることができる。一方、ｐ型領域８βのうち薄い部分では、ターンオフ時に、ｎ−型ドリフト領域１０側から流れてくるエレクトロンをｐ＋型コレクタ領域４側に抜け易くすることができる。よって、ターンオフ時間を短くすることができる。
このため、ｐ型領域８の厚さ分布を調整することで、オン電圧とターンオフ時間をよりきめ細かく設定できる。
【００５２】
（第７実施例）　図１１に示す第７実施例のＩＧＢＴでは、ｎ−型ドリフト領域１０ｘ、１０ｙの間に、厚さが不均一な（より詳細には、厚さ方向に垂直な方向（図示左右方向）に周期的に厚さを異ならせた）ｐ型領域８γが形成されている。
【００５３】
第６及び第７実施例のｐ型領域８β、８γは、例えば以下のようにして形成できる。まず、所定厚さのｐ型領域を厚さ方向に垂直な方向に一様に形成する。次に、厚さを薄くしたい部分にプロトン、重水素、３重水素等をイオン注入する。あるいは、リン等のｎ型不純物をイオン注入してもよい。次に、イオン注入した不純物を活性化させる処理を行い、ｐ型領域の一部をｎ型化することによってｐ型領域の厚さを薄くする。ｐ型領域をｎ型化する部分を周期的に選択することで、厚さ方向に垂直な方向に周期的に厚さが異なるｐ型領域８β、８γを形成できる。
【００５４】
（第８実施例）　図１２に示す第８実施例のＩＧＢＴは、ｐ型領域８αの不純物濃度が厚さ方向に垂直な方向に濃度勾配を有する。
第８実施例によっても、第５及び第６実施例と類似の作用効果が得られる。即ち、ｐ型領域８αのうち、不純物濃度が濃い部分にはエレクトロンが溜まり易いので、ｐ＋型コレクタ領域４からのホールの注入を促進できる。この結果、オン電圧を低下させることができる。一方、ｐ型領域８αのうち、不純物濃度が薄い部分では、ターンオフ時に、ｎ−型ドリフト領域１０側から流れてくるエレクトロンをｐ＋型コレクタ領域４側に抜け易くすることができる。この結果、ターンオフ時間を短くすることができる。
このため、ｐ型領域８αの濃度勾配の分布を調整することで、オン電圧とターンオフ時間をよりきめ細かく設定できる。
なお、濃度勾配は、厚さ方向に形成されていてもよいし、厚さ方向に垂直な方向と厚さ方向の両方に形成されていてもよいし、その他の方向に形成されていてもよい。
【００５５】
（第９実施例）　図１３に示す第９実施例のＩＧＢＴは、ｐ型領域８αのみならず、ｐ＋型コレクタ領域４α、ｎ−型バッファ領域６α、ｎ−型ドリフト領域１０αも濃度勾配を有する。
第９実施例によると、各領域８α、４α、６α、１０αの濃度勾配を調整することで、オン電圧、耐圧、ターンオフ時間等の特性をよりきめ細かく設定できる。
【００５６】
（第１０実施例）　図１４に示す第１０実施例のＩＧＢＴでは、ｐ型領域が中濃度領域８ｘと低濃度領域８ｙによって構成され、これらの領域８ｘ，８ｙが厚さ方向に垂直な方向（図示左右方向）に交互に繰返して形成されている。
第１０実施例によっても、第８実施例と類似の作用効果が得られる。
【００５７】
（第１１実施例）　図１５に示す第１１実施例のＩＧＢＴでは、ｐ＋型コレクタ領域４に挟まれるように、ｎ＋型領域３が形成されている。このｎ＋型領域３は、ｎ＋型バッファ領域６とコレクタ電極２に接している。このように、第１１実施例は、いわゆるコレクタショート構造となっている。
第１１実施例のようなｎ＋型領域３を形成すると、ＩＧＢＴのオン時にｐ＋型コレクタ領域４からのホールの注入を抑制できる。よって、ＩＧＢＴのターンオフ時間をより短くできる。
【００５８】
（第１２実施例）　図１６に示す第１２実施例のＩＧＢＴのように、ｎ＋型領域３はコレクタ電極２に接していなくてもよい。また、ｎ＋型バッファ領域６に接していなくてもよい。ｐ＋型コレクタ領域４中に部分的に形成されていてもよい。これらの場合もコレクタショート構造といえる。
【００５９】
（第１３実施例）　図１７に示す第１３実施例は、本発明を表面注入型ＩＧＢＴに具現化したものである。この表面注入型ＩＧＢＴは、半導体領域の表面側に形成されたエミッタ電極１６と、エミッタ電極１６に接するｎ＋型エミッタ領域１８と、ｎ−型ドリフト領域１０と、ｎ＋型エミッタ領域とｎ−型ドリフト領域１０の間に形成された領域を含むｐ型ボディ領域１２，１４と、ｐ−型ボディ領域１２にゲート絶縁膜２０を介して隣合うゲート電極２２と、半導体領域の表面側に形成された注入ゲート電極５０と、注入ゲート電極５０に接するｐ＋型ホール注入領域５２と、ｎ−型ドリフト領域１０に接するとともに、ｐ＋型ホール注入領域５２にｎ−型ドリフト領域１０を介して隣合い、かつ、ｐ＋型ホール注入領域５２の頂面積Ｍ１よりも広い頂面積Ｍ２（実際にはＭ２よりもさらに広い）を持つｐ型領域８を備えている。本実施例では、ｐ＋型ホール注入領域５２の深さ（拡散深さ）は、１〜５μｍである。
【００６０】
このＩＧＢＴでは、表面側に注入ゲート電極５０とｐ＋型ホール注入領域５２、及びエミッタ電極１６とｎ＋型エミッタ領域１８が形成されており、表面側からホールとエレクトロンの両方が注入される構造となっている。
このＩＧＢＴでは、第１実施例等のＩＧＢＴのようなｎ＋型バッファ領域６に接するｐ＋型コレクタ領域は形成されていない。ｎ＋型バッファ領域６の裏面に直接に電極２が接している。
【００６１】
第１３実施例のように、基板の片面側（この例では表面側）からホールとエレクトロンの両方を注入する構造では、図１に示した第１実施例のように基板の表面側と裏面側からそれぞれエレクトロンとホールを注入する構造であり、裏面側の全体に広がったコレクタ領域４からホールを注入する構造に比べると、図１７に示すように、ホールを注入する領域５２の頂面積Ｍ１を小さくせざるを得ない。また、このホール注入領域５２の拡散深さもそれほど深くできない。よって、ホール注入領域５２から供給されるホールの量も少ない。このため、第１３実施例によると、第１実施例と同様に、ｐ型領域８を設けることによるオン電圧の低減効果が大きく得られ、第１実施例と類似の作用効果が得られる。
【００６２】
（第１４実施例）　図１８に示す第１４実施例は、本発明をＢＳＩＴに具現化したものである。このＢＳＩＴは、半導体領域の表面側に形成されたエミッタ電極５４と、エミッタ電極５４に接するｎ＋型エミッタ領域５６と、ｎ−型ドリフト領域１０と、ｎ＋型エミッタ領域５６とｎ−型ドリフト領域１０の間に形成された領域を含むｐ−型ボディ領域１２と、ｎ＋型エミッタ領域５６の両側方の位置に形成されたｐ＋型ホール注入領域５９と、半導体領域の表面側に形成されているとともに、ｐ＋型ホール注入領域５９に接するゲート電極５８と、ｎ−型ドリフト領域１０に接するとともに、ｐ＋型ホール注入領域５９にｎ−型ドリフト領域１０を介して隣合い、かつ、ｐ＋型ホール注入領域５９の頂面積Ｍ３よりも広い頂面積Ｍ４（実際にはＭ４よりもさらに広い）を持つｐ型領域８を備えている。
このＢＳＩＴでも、第１３実施例の表面注入型ＩＧＢＴと同様に、ｐ＋型コレクタ領域は形成されていない。また、第１実施例のようなトレンチゲート電極は設けられていない。
【００６３】
第１４実施例の場合も、第１３実施例と同様に、ホール注入領域５９から供給されるホールの量は少ない。このため、第１４実施例によると、第１実施例と同様に、ｐ型領域８を設けることによるオン電圧の低減効果が大きく得られ、第１実施例と類似の作用効果が得られる。
【００６４】
（第１５実施例）　図１９に示す第１５実施例は、本発明をサイリスタに具現化したものである。このサイリスタは、電極３２と、電極３２に接するｐ＋型第１領域３４と、ｎ−型第１領域４０と、ｐ＋型第１領域３４とｎ−型第１領域４０の間に位置するとともに、ｐ＋型第１領域３４にｎ＋型バッファ領域３６を介して隣合うｐ型第２領域３８と、ｎ−型第１領域４０に接するｐ型第３領域４２，４４と、ｐ−型第３領域４２に接するｎ＋型第２領域４６と、ｎ＋型第２領域４６に接する電極４８を備えている。ｐ＋型第１領域３４、ｎ＋型バッファ領域３６、ｐ型第２領域３８の厚さや不純物濃度はそれぞれ、第１実施例（図１参照）のｐ＋型コレクタ領域４、ｎ＋型バッファ領域６、ｐ型領域８の厚さや不純物濃度と同様に設定すればよい。
【００６５】
第１５実施例のｐ＋型第１領域３４も、第１実施例（図１参照）のｐ＋型コレクタ領域４と同様に薄いので、ｐ＋型第１領域３４から供給されるホールの量は少ない。このため、第１５実施例によると、第１実施例と同様に、ｐ型第２領域３８を設けることによるオン電圧の低減効果が大きく得られ、第１実施例と類似の作用効果が得られる。
【００６６】
（第１６実施例）　図２０に示す第１６実施例は、本発明をダイオードに具現化したものである。このダイオードは、ｐ＋型第１領域１２と、ｎ＋型第２領域６と、ｐ＋型第１領域１２とｎ＋型第２領域６の間に位置するとともに、ｐ＋型第１領域１２にｎ−型第１領域１０を介して隣合うｐ型第２領域８を備えている。ｐ＋型第１領域１２とｐ型第２領域８の厚さや不純物濃度はそれぞれ、第１実施例（図１参照）のｐ＋型コレクタ領域４とｐ型領域８の厚さや不純物濃度と同様に設定すればよい。
【００６７】
第１６実施例のｐ＋型第１領域１２も、第１実施例のｐ＋型コレクタ領域４（図１参照）と同様に薄いので、ｐ＋型第１領域１２から供給されるホールの量は少ない。このため、第１６実施例によると、第１実施例と同様に、ｐ型第２領域８を設けることによるオン電圧の低減効果が大きく得られ、第１実施例と類似の作用効果が得られる。
【００６８】
（第１７実施例）　図２１に示す第１７実施例も、本発明をダイオードに具現化したものである。このダイオードは、ｐ＋型第１領域４と、ｎ−型領域１０と、ｐ＋型第１領域４とｎ−型領域１０の間に位置するとともに、ｐ＋型第１領域４にｎ＋型領域６を介して隣合うｐ型第２領域８を備えている。ｐ＋型第１領域４、ｎ＋型バッファ領域６、ｐ型第２領域８の厚さや不純物濃度はそれぞれ、第１実施例（図１参照）のｐ＋型コレクタ領域４、ｎ＋型バッファ領域６、ｐ型領域８の厚さや不純物濃度と同様に設定すればよい。
【００６９】
第１７実施例のｐ＋型第１領域４も、第１実施例（図１参照）のｐ＋型コレクタ領域４と同様に薄いので、ｐ＋型第１領域４から供給されるホールの量は少ない。このため、第１７実施例によると、第１実施例と同様に、ｐ型第２領域８を設けることによるオン電圧の低減効果が大きく得られ、第１実施例と類似の作用効果が得られる。
【００７０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本発明は、上記したＩＧＢＴ等に限らず、基本的な構造のバイポーラトランジスタに具現化することもできる。
本発明は上記したように、ＩＧＢＴ等の電圧駆動型素子や、サイリスタ等の電流駆動型素子の両方に適用できる。
本発明は上記したように、半導体領域の表裏両面から別個に第１導電型キャリアと第２導電型キャリアが注入されて伝導度変調が生じる素子（第１実施例等のＩＧＢＴ、第１５実施例のサイリスタ、第１６実施例等のダイオード等）と、半導体領域の片面から第１導電型キャリアと第２導電型キャリアの両方が注入されて伝導度変調が生じる素子（第１３実施例の表面注入型ＩＧＢＴ、第１４実施例のＢＳＩＴ等）の両方に適用できる。
上記の多くの実施例ではトレンチゲート構造を採用しているが、プレーナゲート構造の場合にも適用することができる。
上記実施例の構造では、導電型のｐとｎを入換えてもよいのは勿論である。
【００７１】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】本発明の第１実施例のＩＧＢＴの断面図を示す。
【図２】第１実施例と従来の３つの構造のＩＧＢＴの耐圧とオン電圧の特性を概略的に示す。
【図３】本発明の第１実施例のＩＧＢＴの製造方法の一例の説明図を示す。
【図４】本発明の第２実施例のＩＧＢＴの断面図を示す。
【図５】本発明の第３実施例のＩＧＢＴの断面図を示す。
【図６】本発明の第４実施例のＩＧＢＴの断面図を示す。
【図７】本発明の第５実施例のＩＧＢＴの断面図を示す。
【図８】本発明の第５実施例のＩＧＢＴの製造方法の一例の説明図を示す。
【図９】本発明の第５実施例のＩＧＢＴの製造方法の他の一例の説明図を示す。
【図１０】本発明の第６実施例のＩＧＢＴの断面図を示す。
【図１１】本発明の第７実施例のＩＧＢＴの断面図を示す。
【図１２】本発明の第８実施例のＩＧＢＴの断面図を示す。
【図１３】本発明の第９実施例のＩＧＢＴの断面図を示す。
【図１４】本発明の第１０実施例のＩＧＢＴの断面図を示す。
【図１５】本発明の第１１実施例のＩＧＢＴの断面図を示す。
【図１６】本発明の第１２実施例のＩＧＢＴの断面図を示す。
【図１７】本発明の第１３実施例の表面注入型ＩＧＢＴの断面図を示す。
【図１８】本発明の第１４実施例のＢＳＩＴの断面図を示す。
【図１９】本発明の第１５実施例のサイリスタの断面図を示す。
【図２０】本発明の第１６実施例のダイオードの断面図を示す。
【図２１】本発明の第１７実施例のダイオードの断面図を示す。
【図２２】従来の３つの構造のＩＧＢＴの耐圧とオン電圧の特性を概略的に示す。
【符号の説明】
２：コレクタ電極
４：ｐ＋型コレクタ領域
６：ｎ＋型バッファ領域
８：ｐ型領域
１０：ｎ−型ドリフト領域
１２，１４：ｐ型ボディ領域
１６：エミッタ電極
１８：ｎ＋型エミッタ領域
２０：ゲート絶縁膜
２２：ゲート電極
【図１】
2004146679.tif 000003
【図２】
2004146679.tif 000004
【図３】
2004146679.tif 000005
【図４】
2004146679.tif 000006
【図５】
2004146679.tif 000007
【図６】
2004146679.tif 000008
【図７】
2004146679.tif 000009
【図８】
2004146679.tif 000010
【図９】
2004146679.tif 000011
【図１０】
2004146679.tif 000012
【図１１】
2004146679.tif 000013
【図１２】
2004146679.tif 000014
【図１３】
2004146679.tif 000015
【図１４】
2004146679.tif 000016
【図１５】
2004146679.tif 000017
【図１６】
2004146679.tif 000018
【図１７】
2004146679.tif 000019
【図１８】
2004146679.tif 000020
【図１９】
2004146679.tif 000021
【図２０】
2004146679.tif 000022
【図２１】
2004146679.tif 000023
【図２２】
2004146679.tif 000024