(57)【要約】【課題】  ガラス基板等の基板上に表示装置だけではなく駆動回路や制御回路を一体化したシステムオンパネルでは、入力装置を同一基板に構成することで、更なる高機能化が期待される。通常の半導体装置における入力は、ボタン状の入力装置を指などで押す、あるいは接触することによって行われる。このとき、対向基板にガラスを用いる場合が多いが、直接ガラスでボタンを形成して配置することはその材質上容易ではない。本発明は外付けの入力装置を用いることなく入力操作ができる半導体装置を安価に提供することを目的とする。【解決手段】  基板上の１対の電極と、電極間に挿入される誘電体から可変容量を構成し、物理的あるいは電気的な力で可変容量の電気容量を変化させることによって外部入力を検出する。具体的には同一基板上に可変容量とセンスアンプを設け可変容量の電気容量の変化を可変容量が読み取り、入力に応じた信号を制御回路に送る。【選択図】  図１
2004295881.tif 000002
【特許請求の範囲】
【請求項１】
１対の電極と当該１対の電極の間に挟まれた誘電体とから構成される可変容量と、
表示装置とを絶縁基板上に有し、
前記可変容量の電気容量の変化を電気信号に変換する手段を有することを特徴とする半導体装置。
【請求項２】
１対の電極と当該１対の電極の間に挟まれた誘電体とから構成される複数の可変容量と、
表示装置とを絶縁基板上に有し、
前記可変容量の電気容量の変化を電気信号に変換する手段を有することを特徴とする半導体装置。
【請求項３】
１対の電極と当該１対の電極の間に挟まれた誘電体とから構成される可変容量と、
前記可変容量の電気容量の変化を検出する入力回路と、
表示装置とを絶縁基板上に有することを特徴とする半導体装置。
【請求項４】
１対の電極と当該１対の電極の間に挟まれた誘電体とから構成される複数の可変容量と、
前記可変容量の電気容量の変化を検出する入力回路と、
表示装置とを絶縁基板上に有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか１項において、
前記誘電体は外部より圧力を加えることにより変形する材料でなることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか１項において、
前記表示装置及び前記入力回路は前記絶縁基板上に形成された薄膜トランジスタにより構成されることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか１項において、
前記誘電体は前記１対の電極と、シール材とにより囲まれていることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか１項において、
前記誘電体は前記表示装置に用いている液晶であることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか１項において、
前記絶縁基板はガラスであることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項８のいずれか１項において、
前記絶縁基板はプラスチックであることを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項１０のいずれか１項において、
前記１対の電極のうち少なくとも片方の電極はガラス基板上に構成されていることを特徴とする半導体装置。
【請求項１２】
請求項１乃至請求項１０のいずれか１項において、
前記１対の電極のうち少なくとも片方の電極はプラスチック基板上に構成されていることを特徴とする半導体装置。
【請求項１３】
請求項１乃至請求項１２のいずれか１項において、
前記可変容量は一列に配置されていることを特徴とする半導体装置。
【請求項１４】
請求項１乃至請求項１３のいずれか１項において、
前記可変容量は２次元格子状に配置されていることを特徴とする半導体装置。
【請求項１５】
請求項１乃至請求項１３のいずれか１項において、
前記可変容量は２次元的にランダムに配置されていることを特徴とする半導体装置。
【請求項１６】
請求項１乃至請求項１５のいずれか１項において、
前記可変容量の電気容量の変化は、物理的な力を印加させることで生じることを特徴とする半導体装置。
【請求項１７】
請求項１乃至請求項１５のいずれか１項において、
前記可変容量の電気容量の変化は、電気信号を印加させることで生じることを特徴とする半導体装置。
【請求項１８】
請求項１乃至請求項１７のいずれか１項に記載の前記半導体装置は、ゲーム機、ビデオカメラ、頭部取り付け型のディスプレイ、ＤＶＤプレーヤー、パーソナルコンピュータ、携帯電話、カーオーディオ、カードビューアから選ばれた一つであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基板上に表示装置及び制御回路が設けられた半導体装置に関する。特に、ガラス、プラスチックなどの絶縁基板上に薄膜トランジスタ（以下ＴＦＴと表記する）で構成された表示装置及び制御回路を有する半導体装置に関する。
【背景技術】
【０００２】
近年、ガラス基板もしくはプラスチック基板などの絶縁基板上に液晶表示装置等の表示装置だけではなく駆動回路や制御回路を一体化したいわゆるシステムオンパネルに対する期待が高まっている。ここで制御回路とは、ＣＰＵ、メモリ、コントローラ等を指す。
【０００３】
このようなシステムオンパネルにより、半導体装置の軽量化、低価格化、小型化、低消費電力化、信頼性向上等が期待されている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
システムオンパネルでは、キーボードをはじめとする入力装置を同一基板に構成することで、更なる高機能化が期待される。これは、入力装置を外付けとする場合、その接続部分が小型化の妨げとなり、また信頼性のボトルネックの大きな要因にもなるからである。
【０００５】
通常の半導体装置における入力は、ボタン状の入力装置を指などで押す、あるいは接触することによって行われる。
【０００６】
しかし、例えば液晶表示装置では対向基板にガラスを用いる場合が多いが、このガラス基板上に入力装置を一体形成しようとすると直接ガラスでボタンを形成して配置することとなり、これは材質の性質上容易ではない。
【０００７】
また、対向基板にプラスチックなどを用いた場合においても、表示装置にボタンを作り込む行程が増えてしまい、そのため歩留まりの低下や信頼性の低下などが生じることになってしまう。
【０００８】
本発明は上記問題点を鑑みてなされたものであり、外付けの入力装置を用いることなく入力操作ができる半導体装置を安価に提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。
【００１０】
図３（Ａ）のように基板３０１上の第１の電極３０５と対向基板３０２上の第２の電極３０４と誘電体３０６から構成される可変容量３０７と、可変容量３０７の電気容量の変化によって外部入力を検出する回路とからなる入力回路を基板３０１上に形成する。
【００１１】
図３（Ｂ）のように対向基板３０２を押すことによって誘電体３０６が変形すると可変容量３０７の電気容量が変化する。この電気容量の変化を基板３０１上で構成したセンスアンプ３０３で読み取る（図３（Ｃ））。
【００１２】
このときセンスアンプ３０３の感度が十分高ければ入力によって生じる可変容量３０７の電気容量の変化がわずかなものであっても入力として検出することができる。
【００１３】
このような構成をとる事により、
１対の電極と当該１対の電極の間に挟まれた誘電体とから構成される可変容量と、
表示装置とを絶縁基板上に有し、
前記可変容量の電気容量の変化を電気信号に変換する手段を有することを特徴とする半導体装置が提供される。
【００１４】
また、
１対の電極と当該１対の電極の間に挟まれた誘電体とから構成される複数の可変容量と、
表示装置とを絶縁基板上に有し、
前記可変容量の電気容量の変化を電気信号に変換する手段を有することを特徴とする半導体装置が提供される。
【００１５】
また、
１対の電極と当該１対の電極の間に挟まれた誘電体とから構成される可変容量と、
前記可変容量の電気容量の変化を検出する読み出し回路と、
表示装置とを絶縁基板上に有することを特徴とする半導体装置が提供される。
【００１６】
また、
１対の電極と当該１対の電極の間に挟まれた誘電体とから構成される複数の可変容量と、
前記可変容量の電気容量の変化を検出する読み出し回路と、
表示装置とを絶縁基板上に有することを特徴とする半導体装置が提供される。
【００１７】
上記の半導体装置で用いる前記誘電体は外部より圧力を加えることにより変形する材料でなることを特徴とすることができる。
【００１８】
上記の半導体装置は絶縁基板上に形成された薄膜トランジスタにより構成されることを特徴とすることができる。
【００１９】
また、上記の半導体装置で用いる可変容量を構成する誘電体は１対の電極と、シール材とにより囲まれていることを特徴とすることができ、その誘電体は表示装置に用いている液晶であることを特徴とすることができる。
【００２０】
また、上記の半導体装置で用いる絶縁基板はガラスであること、あるいはプラスチックであることを特徴とすることができる。
【００２１】
また、上記の半導体装置で用いる第２の電極はガラス基板上に構成されていること、あるいはプラスチック基板上に構成されていることを特徴とすることができる。
【００２２】
また、上記の半導体装置で用いる可変容量の配列は一列であってもよいし、２次元格子状、あるいは２次元的にランダムに配置されていてもよい。
【００２３】
また、上記の半導体装置で用いる可変容量の電気容量の変化は物理的な力を印加させることで生じることを特徴としてもよいし、電気信号を印加することで生じることを特徴としてもよい。
【００２４】
そして、上記の半導体装置を用いたゲーム機、ビデオカメラ、頭部取り付け型のディスプレイ、ＤＶＤプレーヤー、パーソナルコンピュータ、携帯電話、カーオーディオ、カードビューアが提供される。
【発明の効果】
【００２５】
この発明により、従来の製造工程を増やすことなく、ガラス上に外部入力・演算及び制御・駆動回路及び表示部を一体に形成することができ、外付けの入力装置を用いることなくガラス上のシステムオンパネルを扱うことができる。このため、装置の小型化及び動作の信頼性の向上に寄与する。
【００２６】
また、外部入力検出に用いる液晶はパネル表示部に用いる液晶と同じ物を用いることができ、電極も表示部の電極と同じものを用いることができる。よって、外部入力検出に用いる部分は表示部の形成と同時に行うことができ、製造工程の簡略化、面積の縮小及び歩留まりの向上に寄与する。
【発明を実施するための最良の形態】
【００２７】
本発明における実施の形態を図１を用いて説明する。図１は、入力回路の回路図である。本実施の形態では指などの接触による圧力変化を入力情報として電気信号に変換する例を説明する。これらの回路は全て絶縁基板上に構成される。
【００２８】
入力回路の動作について、図１（Ａ）を用いて説明する。図１（Ａ）において、１０１は可変容量で、誘電体とそれを挟む電極からなる。１０２はリセット用スイッチ、１０３はセンスアンプである。可変容量１０１の入力側の電極にはＶＤＤが印加されている。
【００２９】
センスアンプ１０３による入力情報の検出は、まずリセット用スイッチ１０２をオフ状態とする。このときに入力情報の変化により可変容量１０１の電気容量が変化すると、センスアンプ１０３の端子Ａに印加される電圧もまた変化する。その変化した電圧とセンスアンプ１０３の端子Ｂに印加されている参照用電圧Ｖｒ１との電位差により出力を決定する。
【００３０】
なお、センスアンプ１０３を安定に動作させるために、入力情報検出前にリセット操作を行う。これはリセット用スイッチ１０２をオン状態とし、センスアンプ１０３の端子ＡにＶｒ２を印加する。
【００３１】
また、入力情報を検出しない場合においても、リセット操作は適宜行う。これはフロート状態のセンスアンプ１０３の端子Ａはリーク電流などによって徐々に電圧が変化するためである。
【００３２】
このような入力情報の検出に対する出力の時間変化の一例を図２に示す。
【００３３】
また、図１（Ｂ）のようにセンスアンプ１０３の端子Ａには他に、接地した容量１０４を接続してもよい。このような形態とすることでより安定した動作を図ることができ好ましい。
【００３４】
なお、センスアンプ１０３の入力側に接続する回路は、外部からの入力によって可変容量１０３の電気容量が変化する構造であればどのような構造でも構わない。以上のような入力回路を同一基板上に形成することで、軽量・薄型な高機能表示装置を安価に作製することが可能である。
【００３５】
以下に、本発明の実施例について記載する。
【実施例１】
【００３６】
本実施例では、前記実施の形態に示した入力回路を用いた表示装置について、図４を用いて説明する。
【００３７】
図４においてＣＰＵ４０２、画像処理回路４０３、表示部４０４、第１の電極４０６、４０７、第２の電極４１２、４１３、読み出し回路４０８及び４０９であり、これらが基板４０１上に一体形成されている。なお、第１の電極４０６、４０７と第２の電極４１２、４１３とそれらの間に挿入される誘電体４１４、４１５により可変容量４１６、４１７が構成される。入力は対向基板４０５の表面に圧力をかけることによって行う。
【００３８】
対向基板４０５を通して可変容量４１６、４１７に圧力がかかると、誘電体４１４、４１５の形状が変化し、可変容量４１６、４１７の電気容量が変化する。その電気容量の変化を読み出し回路４０８または４０９が読み取り、結果に応じた制御をインターフェース回路４１１、ＣＰＵ４０２、画像処理回路４０３で行う。
【００３９】
対向基板４０５の材料としてはガラスもしくはプラスチック、または透明の弾力性のある絶縁性基板を用いることができる。この中でも弾力性に優れ加工が容易であることからプラスチック基板を用いる事が特に好ましい。
【００４０】
誘電体４１４、４１５は液晶、またはそのほかの誘電率が高く、弾力性のある材料を用いることができる。それらを封じるシール材には、表示部で液晶を封じるのに用いるものと同じものを用いることができる。
【００４１】
本実施例では入力領域数が２つの例を示したが、個数は自由に決めることができる。また、入力領域の形状も自由に決めることができる。
【００４２】
以上のように表示装置を構成することで、半導体装置の小型化、軽量化、高機能化が図れる。
【実施例２】
【００４３】
本実施例では、実施の形態で示した入力回路を用いた表示装置のうち、実施例１とは異なる構造のものを図５を用いて説明する。
【００４４】
図５（Ａ）において、第１および第２の電極とそれらの間に挿入される誘電体からなる可変容量５０１〜５０３、読み出し回路５０４〜５０６、ＣＰＵ、ＲＡＭ、画像処理回路、インターフェース回路から構成されるコントローラ回路５０７、表示部５０８であり、これらが基板５００上に一体形成されている。入力は対向基板５０９の表面、特に入力領域５１０〜５１２に圧力をかけることによって行う。
【００４５】
図５（Ｂ）において、可変容量５０２、読み出し回路５０５及びコントローラ回路５０７の断面図であり、読み出し回路５０５及びコントローラ回路５０７の上部に可変容量５０２が形成されている。可変容量５０２は第１の電極５１３、第２の電極５１４とそれらの間に挿入される誘電体５１５からなり、対向基板５０９に圧力がかかると、誘電体５１５の形状が変化して可変容量５０２の電気容量が変化する。その電気容量の変化を読み出し回路５０５が読み取り、結果に応じた制御をコントローラ回路５０７で行う。
【００４６】
対向基板５０９の材料としてはガラスもしくはプラスチック、または透明の弾力性のある絶縁性基板を用いることができる。この中でも弾力性に優れ加工が容易であることからプラスチック基板を用いる事が特に好ましい。
【００４７】
誘電体５１５は液晶、またはそのほかの誘電率が高く、弾力性のある材料を用いることができる。それらを封じるシール材５１６には、表示部で液晶を封じるのに用いるものと同じものを用いることができる。
【００４８】
本実施例では入力領域数が３つの例を示したが、個数は自由に決めることができる。また、入力領域の形状も自由に決めることができる。
【００４９】
以上のように表示装置を構成することで、半導体装置表面における入力部の割合が大きくなり入力の利便性を高めることができる。またコントローラ部と読み出し回路を効率良く配置する事で必要な面積を小さくすることができ、半導体装置の小型化、軽量化、高機能化が図れる。
【実施例３】
【００５０】
本実施例では、実施の形態で示した入力回路を用いた表示装置のうち、実施例１及び実施例２とは異なる構造のものを図１５を用いて説明する。
【００５１】
図１５において、入力領域１５０７の下にある第１の電極１５０８および基板１５０１上に形成した第２の電極１５０３、それらの間に挿入される誘電体からなる可変容量１５０２、ここに図示しない読み出し回路を基板１５０１上に２次元状に配列し、ＣＰＵ、ＲＡＭ、画像処理回路、インターフェース回路から構成されるコントローラ回路１５０４、表示部１５０５とともに基板１５０１上に一体形成されている。入力は対向基板１５０６の表面、特に入力領域１５０７に圧力をかけることによって行う。
【００５２】
対向基板１５０６を通して可変容量１５０２に圧力がかかると、可変容量１５０２内の誘電体の形状が変化し、可変容量１５０２の電気容量が変化する。その電気容量の変化を読み出し回路が読み取り、結果に応じた制御をコントローラ回路１５０４は行う。
【００５３】
対向基板１５０６の材料としてはガラスもしくはプラスチック、または透明の弾力性のある絶縁性基板を用いることができる。この中でも弾力性に優れ加工が容易であることからプラスチック基板を用いる事が特に好ましい。
【００５４】
可変容量１５０２内の誘電体には液晶、またはそのほかの誘電率が高く、弾力性のある材料を用いることができる。なお、液晶表示装置の場合では、誘電体１５０２のように個々に可変容量を形成する必要はなく、第２の電極１５０３を形成した基板１５０１と第１の電極１５０８を形成した対向基板１５０６との間を全て液晶で充填してもよい。それらを封じるシール材には、表示部で液晶を封じるのに用いるものと同じものを用いることができる。
【００５５】
本実施例では入力領域は対向基板１５０６上の入力領域１５０７をはじめ９箇所となっているが、これは一例であって、形状および個数を制限するものではない。
【００５６】
可変容量１５０２及び読み出し回路の配列は格子状に配置してもよいし、ランダムに配置してもよい。また各可変容量の入力領域の面積は自由に決定することができる。
【００５７】
以上のように表示装置を構成することで、入力部を増やすことができ、例えばキーボードのような多数の入力部を有する表示装置を形成することができる。これにより半導体装置の高機能化を図ることができる。
【実施例４】
【００５８】
本実施例では、同一基板上に画素部および画素部周辺に設ける駆動回路のＴＦＴを同時に作製する方法について図１０乃至図１２を用いて説明する。なお、例として液晶表示回路の作製工程を挙げるが、もちろん本発明は液晶表示装置に限定されるものではない。
【００５９】
まず、図１０（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る、もしくは耐熱性プラスチックからなる基板３００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜３００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜３００２ａを１０〜２００nm（好ましくは５０〜１００nm）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜３００２ｂを５０〜２００nm（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では下地膜３００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【００６０】
島状半導体層３００３〜３００６は、非晶質構造を有する半導体膜をレーザ結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層３００３〜３００６の厚さは２５〜８０nm（好ましくは３０〜６０nm）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００６１】
レーザ結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザを用いる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザ光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３０Hzとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０kHzとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μm、例えば４００μmで線状に集光したレーザ光を基板全面に渡って照射し、この時の線状レーザ光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００６２】
次いで、島状半導体層３００３〜３００６を覆うゲート絶縁膜３００７を形成する。ゲート絶縁膜３００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０nmの厚さの酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とO2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）、電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００６３】
そして、ゲート絶縁膜３００７上にゲート電極を形成するための第１の導電膜３００８と第２の導電膜３００９とを形成する。本実施例では、第１の導電膜３００８をＴａで５０〜１００nmの厚さに形成し、第２の導電膜３００９をＷで１００〜３００nmの厚さに形成する。
【００６４】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することができる。また、α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０nm程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることができる。
【００６５】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩcm以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩcmを実現することができる。
【００６６】
なお、本実施例では、第１の導電膜３００８をＴａ、第２の導電膜３００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成しても良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いても良い。本実施例以外の組み合わせの一例で望ましいものとしては、第１の導電膜３００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜３００９をＷとする組み合わせ、第１の導電膜３００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜３００９をＡｌとする組み合わせ、第１の導電膜３００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜３００９をＣｕとする組み合わせ等が挙げられる。
【００６７】
また、ＬＤＤを小さくして済むような場合は、Ｗ単層などの構成にしても良いし、構成は同じでも、テーパー角を立てることによって、ＬＤＤの長さを小さくすることができる。
【００６８】
次に、レジストによるマスク３０１０〜３０１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００[W]のＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【００６９】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層３０１７〜３０２２（第１の導電層３０１７ａ〜３０２２ａと第２の導電層３０１７ｂ〜３０２２ｂ）を形成する。このとき、ゲート絶縁膜３００７においては、第１の形状の導電層３０１７〜３０２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域３０１６が形成される。（図１０（Ｂ））
【００７０】
続いて、図１０（Ｃ）に示すように、レジストマスク３０１０〜３０１５は除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層３０２４〜３０２９（第１の導電層３０２４ａ〜３０２９ａと第２の導電層３０２４ｂ〜３０２９ｂ）を形成する。このとき、ゲート絶縁膜３００７においては、第２の形状の導電層３０２４〜３０２９で覆われない領域はさらに２０〜５０nm程度エッチングされ薄くなった領域３０２３が形成される。
【００７１】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びTa膜共にエッチングされる。しかし、この混合ガスに適量のO2を添加するとCF4とO2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【００７２】
そして第１のドーピング処理を行い、Ｎ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を６０〜１００keVとして行う。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層３０２４〜３０２９がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域３０３０〜３０３３が形成される。第１の不純物領域３０３０〜３０３３には１×１０20〜１×１０21atoms/cm3の濃度範囲でＮ型を付与する不純物元素を添加する。（図１０（Ｃ））
【００７３】
そして、図１１（Ａ）に示すようにＰ型ＴＦＴと画素部ＴＦＴになる部分をレジストマスク３０３４、３０３５で覆った上での第２のドーピング処理を行う。このとき、画素部ＴＦＴは全てレジストマスクで覆わずに外側を開けてドーピングを行う。第２のドーピング処理は、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてＮ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０keVとし、１×１０13atoms/cm2のドーズ量で行い、図１０（Ｂ）で島状半導体層に形成された第１の不純物領域３０３０〜３０３３内に新たな不純物領域３０３６〜３０３８を形成する。ドーピングは、第２の形状の導電層３０２４、３０２８を不純物元素に対するマスクとして用い、レジストマスクで覆われていないところの第１の導電層３０２４ａ、３０２８ａの下側の領域の半導体層にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域３０３９、３０４０が形成される。この第３の不純物領域３０３９、３０４０に添加されたリン（Ｐ）の濃度は、第１の導電層３０２４ａ、３０２８ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層３０２４ａ、３０２８ａのテーパー部と重なる半導体層において、第１の導電層３０２４ａ、３０２８ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【００７４】
そして、図１１（Ｂ）に示すように、Ｐ型ＴＦＴを形成する島状半導体層３００４と保持容量を形成する島状半導体層３００６に、第１の導電型とは逆の導電型の第４の不純物領域３０４３、３０４４を形成する。第２の形状の導電層３０２５ｂ、３０２８ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、Ｎ型ＴＦＴを形成する島状半導体層３００３、および画素部ＴＦＴ３００５はレジストマスク３０４１、３０４２で全面を被覆しておく。ドーピングは、第２の形状の導電層３０２５、３０２８を不純物元素に対するマスクとして用い、レジストマスクで覆われていないところの第１の導電層３０２５ａ、３０２８ａの下側の領域の半導体層にも不純物元素が添加されるようにドーピングする。こうして、第５の不純物領域３０４５、３０４６が形成される。不純物領域３０４３と３０４４にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度が２×１０20〜２×１０21atoms/cm3となるようにする。
【００７５】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層３０２４〜３０２７がゲート電極として機能する。また、３０２９は島状のソース信号線として機能する。３０２８は容量配線として機能する。
【００７６】
レジストマスク３０４１、３０４２を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。ただし、第３の形状の導電層３０２４〜３０２９に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜３０４７（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【００７７】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００７８】
次いで、第１の層間絶縁膜３０４７は酸化窒化シリコン膜から１００〜２００nmの厚さで形成する。その上にアクリルなどの有機絶縁物材料から成る第２の層間絶縁膜３０４８を形成する。また、第２の層間絶縁膜３０４８として有機絶縁物材料の代わりに無機材料を用いることもできる。無機材料としては無機ＳｉＯ2やプラズマＣＶＤ法で作製したＳｉＯ2（ＰＣＶＤ‐ＳｉＯ2）、ＳＯＧ（Spin on Glass；塗布珪素酸化膜）等が用いられる。２つの層間絶縁膜を形成した後にコンタクトホールを形成するためのエッチング工程を行う。
【００７９】
そして、駆動回路部において島状半導体層のソース領域とコンタクトを形成するソース配線３０４９、３０５０ドレイン領域とコンタクトを形成するドレイン配線３０５１、を形成する。また、画素部においては、接続電極３０５２、画素電極３０５３、３０５４を形成する（図１２（Ａ））。この接続電極３０５２により、ソース信号線３０２９は、書き込み用ＴＦＴと電気的な接続が形成される。なお、画素電極３０５３、３０５４及び保持容量は隣り合う画素のものである。
【００８０】
なお、本実施例では、書き込み用ＴＦＴは、ダブルゲート構造で示したが、シングルゲート構造やトリプルゲート構造でも構わないし、マルチゲート構造でも構わない。
【００８１】
以上のようにして、Ｎ型ＴＦＴ、Ｐ型ＴＦＴを有する駆動回路部と、書き込み用ＴＦＴ、保持容量を有する画素部とを同一の基板上に形成することができる。本明細書中ではこのような基板をアクティブマトリクス基板と呼ぶ。
【００８２】
本実施例は、ブラックマトリクスを用いることなく、画素電極間の隙間を遮光することができるように、画素電極の端部をソース信号線や書き込み用ゲート信号線と重なるように配置されている。
【００８３】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を５枚（島状半導体層パターン、第１配線パターン（ソース信号線、容量配線）、Ｐ型領域のマスクパターン、コンタクトホールパターン、第２配線パターン（画素電極、接続電極含む））とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【００８４】
続いて、図１２（Ｂ）の状態のアクティブマトリクス基板を得た後、アクティブマトリクス基板上に配向膜３０５５を形成しラビング処理を行う。
【００８５】
一方、対向基板３０５６を用意する。対向基板３０５６にはカラーフィルタ層３０５７〜３０５９、オーバーコート層３０６０を形成する。カラーフィルタ層はＴＦＴの上方で赤色のカラーフィルタ層３０５７と青色のカラーフィルタ層３０５８とを重ねて形成し遮光膜を兼ねる構成とする。少なくともＴＦＴと、接続電極と画素電極との間を遮光する必要があるため、それらの位置を遮光するように赤色のカラーフィルタと青色のカラーフィルタを重ねて配置することが好ましい。
【００８６】
また、接続電極３０５２に合わせて赤色のカラーフィルタ層３０５７、青色のカラーフィルタ層３０５８、緑色のカラーフィルタ層３０５９とを重ね合わせてスペーサ３０６４を形成する。各色のカラーフィルタはアクリル樹脂に顔料を混合したもので１〜３[μm]の厚さで形成する。これは感光性材料を用い、マスクを用いて所定のパターンに形成することができる。スペーサ３０６４の高さはオーバーコート層３０６０の厚さ１〜４μmを考慮することにより２〜７μm、好ましくは４〜６μmとすることができ、この高さによりアクティブマトリクス基板と対向基板とを貼り合わせた時のギャップを形成する。オーバーコート層３０６０は光硬化型または熱硬化型の有機樹脂材料で形成し、例えば、ポリイミドやアクリル樹脂などを用いる。
【００８７】
スペーサ３０６４の配置は任意に決定すれば良いが、例えば図１２（Ｂ）で示すように接続電極上に位置が合うように対向電極３０６１上に配置すると良い。また、駆動回路部のＴＦＴ上にその位置を合わせてスペーサ３０６４を対向電極３０６１上に配置しても良い。スペーサ３０６４は駆動回路部の全面に渡って配置しても良いし、ソース配線およびドレイン配線を覆うようにして配置しても良い。
【００８８】
オーバーコート層３０６０を形成した後、対向電極３０６１をパターニング形成し、配向膜３０６２を形成した後ラビング処理を行う。
【００８９】
そして、画素部と駆動回路部が形成されたアクティブマトリクス基板と対向基板とをシール剤３０６５で貼り合わせる。シール剤３０６５にはフィラーが混入され、このフィラーとスペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料３０６３を注入し、封止剤（図示せず）によって完全に封止する。液晶材料３０６３には公知の液晶材料を用いれば良い。このようにして図１２（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。
【００９０】
なお、上記の行程により作成されるアクティブマトリクス型液晶表示装置におけるＴＦＴはトップゲート構造をとっているが、ボトムゲート構造のＴＦＴやその他の構造のＴＦＴに対しても本実施例は容易に適用され得る。
【００９１】
本実施例は、実施の形態及び実施例１乃至実施例３と自由に組み合わせて実施することが可能である。
【実施例５】
【００９２】
本実施例では、実施の形態で示した入力回路を用いた表示装置のうち、実施例１乃至実施例３とは異なる構造のものを図６を用いて説明する。
【００９３】
入力回路にパルスなどで周期的にリセットをかけるような場合、リセット直前の出力を保持するようにする必要がある。そのため、図６に示すようにリセット用の電圧としてＶＨ、ＶＬの２種類を用意し、それぞれの制御スイッチを６０２、６０３とする。
【００９４】
誘電体を用いた可変容量６０４にかかる圧力が大（出力１）の状態では６０３を閉じることでセンスアンプ６０１にＶＨを入力するようにし、可変容量６０４にかかる圧力が小（出力０）の状態では６０２を閉じることでセンスアンプ６０１にＶＬを入力するようにする。これにより、リセット直前の出力を保持できる。
【００９５】
また、１入力に対しこのような回路を複数設けて、それぞれ異なるＶｒｅｆを有するようにし、それぞれのＶｒｅｆと変化した電圧を対比させることにより、二値ではなく、多値の出力が可能となる。図７においてはそれぞれ異なる電圧を持つＶｒｅｆ１〜Ｖｒｅｆ３を参照電圧として有するセンスアンプ７０１〜７０３と、各センスアンプのリセット用のスイッチ７０４〜７０９、誘電体を用いた可変容量７１０〜７１２と入力部７１３から構成される。
【００９６】
可変容量７１０、７１１、７１２は同じ電気容量を持ち、かつ入力部７１３からの入力がそれぞれに均等にかかるように各可変容量を設置する。
【００９７】
入力部７１３からの入力が生じたときに、可変容量の電気容量が変化することでセンスアンプ７０１〜７０３にかかる電圧が変化する。このときその電圧がそれぞれの参照電圧Ｖｒｅｆ１〜３を上回ったときにそれぞれ出力Ｖｏｕｔ１〜３がＨＩＧＨとなる。
【００９８】
ここで参照電圧Ｖｒｅｆ１〜３がＶｒｅｆ１＞Ｖｒｅｆ２＞Ｖｒｅｆ３であったとすると、入力の強さによって出力は「すべてＬＯＷ」、「Ｖｏｕｔ３がＨＩＧＨで残りはＬＯＷ」、「Ｖｏｕｔ２とＶｏｕｔ３がＨＩＧＨでＶｏｕｔ１がＬＯＷ」、「すべてＨＩＧＨ」の４値を持つことになる。
【００９９】
図７においてはセンスアンプの数を３つとして、４値の出力を持つ構造になっているが、もちろん数は自由に設定することができる。
【０１００】
また、センスアンプを２つに分け、各センスアンプで高電位用のリセット信号と低電位用のリセット信号を入力することで可変容量の値が大きく変化する場合、つまり、入力部を押した時と離した時に、それぞれを判定し、信号を生成することが可能となる。図８において、同じ参照電圧を有するセンスアンプ８０１及び８０２、リセット用のスイッチ８０３、８０４と誘電体を用いた可変容量８０５、８０６で構成される回路である。
【０１０１】
可変容量８０５と８０６は同じ電気容量を持ち、共通の入力部８０７によって容量を変化させることができる。センスアンプ８０１は低電位リセット信号ＶＬによって、センスアンプ８０２は高電位リセット信号ＶＨによって周期的にかつ同時にリセットをかけることで、リセット期間中の圧力の変化もセンスすることができる。その動作を図９に示す。
【０１０２】
このようにすると、可変容量が増加する場合にはＶｏｕｔ１がＨｉｇｈとなり、可変容量が減少する場合にはＶｏｕｔ２がＬｏｗとなることで、可変容量の値が大小どちらに変化しても、判定することが可能となる。
【０１０３】
以上のように表示装置を構成することで、リセット期間中も入力の変化を読み取ることができるため信頼性が向上し、また一つの入力部に対して多値が可能なためより細かい入力を行うことができる。このことにより半導体装置の高機能化を図ることができる。
【０１０４】
本実施例は、実施の形態及び実施例１乃至実施例４と自由に組み合わせて実施することが可能である。
【実施例６】
【０１０５】
本実施例では、実施の形態で示した入力回路を用いた具体的な例を示す。
【０１０６】
入力方法には、レベルセンスとエッジセンスの２通りが考えられる。図１に示した回路を用いると、押す時にだけセンスアンプからＨｉｇｈの信号が出力されるため、エッジセンシティブである。一方、押している期間はＨｉｇｈの信号が維持される場合は、レベルセンシティブである。
【０１０７】
図６にはレベルセンシティブな入力回路の例を示す。同回路では、リセットされる入力電位をＶＬとＶＨの２種類を用意し、センスアンプ６０１の出力によってＶＬとＶＨのいずれかを選択することで、リセット直前の出力を保持する構成とした。
【０１０８】
図６において、ＶＬとＶＨはそれぞれ参照電圧Ｖｒｅｆより低い電位と高い電位であり、スイッチ６０２が導通するとセンスアンプ出力はＬｏｗ、スイッチ６０３が導通するとセンスアンプ出力はＨｉｇｈとなる。スイッチ６０２、６０３の制御信号として、センスアンプ６０１の出力とリセット信号の論理積、およびセンスアンプ６０１の出力反転信号とリセット信号の論理積をそれぞれ用いることで、リセット直前の出力を保持する構成とすることができる（図示せず）。
【０１０９】
また、１入力に対し、このような回路を複数設けて、それぞれが異なる参照電圧を有する構成とすることで、可変容量の変化を多段階で判定することが可能となる。図７においてはそれぞれ異なる電圧を持つＶｒｅｆ１〜Ｖｒｅｆ３を参照電圧として有するセンスアンプ７０１〜７０３と、各センスアンプのリセット用のスイッチ７０４〜７０９、誘電体を用いた可変容量７１０〜７１２と入力部７１３から構成される。
【０１１０】
可変容量７１０、７１１、７１２は同じ電気容量を持ち、かつ入力部７１３からの入力がそれぞれに均等にかかるように各可変容量を設置する。
【０１１１】
入力部７１３からの入力が生じたときに、可変容量の電気容量が変化することでセンスアンプ７０１〜７０３にかかる電圧が変化する。このときその電圧がそれぞれの参照電圧Ｖｒｅｆ１〜３を上回ったときにそれぞれ出力Ｖｏｕｔ１〜Ｖｏｕｔ３がＨＩＧＨとなる。
【０１１２】
ここで参照電圧Ｖｒｅｆ１〜Ｖｒｅｆ３がＶｒｅｆ１＞Ｖｒｅｆ２＞Ｖｒｅｆ３であったとすると、入力の強さによって出力は「すべてＬＯＷ」、「Ｖｏｕｔ３がＨＩＧＨで残りはＬＯＷ」、「Ｖｏｕｔ２とＶｏｕｔ３がＨＩＧＨでＶｏｕｔ１がＬＯＷ」、「すべてＨＩＧＨ」の４値を持つことになる。
【０１１３】
図７においてはセンスアンプの数を３つとして、４値の出力を持つ構造になっているが、もちろん数は自由に設定することができる。
【０１１４】
また、抵抗手段を用いることで、リセット信号を用いない構成とすることも可能である。そのような回路構成例を図１６に示す。図１６（Ａ）の回路は、可変容量１６０１、抵抗１６０２、センスアンプ１６０３を有し、図１に示した回路において、リセット用スイッチの代わりに抵抗素子を接続した構成となっている。
【０１１５】
また、図１６（Ｂ）は図６に示した回路において、リセット用スイッチの代わりに抵抗素子を接続し、センスアンプ出力に従っていずれかの抵抗素子を選択する構成となっている。なお、可変容量１６０４、スイッチ１６０５、抵抗１６０６、スイッチ１６０７、抵抗１６０８、インバータ１６０９、センスアンプ１６１０をこの回路は有する。
【０１１６】
図１７には、各入力回路のタイミングチャートを示す。図１７（Ａ）は、可変容量素子の容量、図１７（Ｂ）は図１に示した回路のセンスアンプへの入力と出力、およびリセット信号、図１７（Ｃ）は図６に示した回路のセンスアンプへの入力と出力、およびリセット信号、図１７（Ｄ）は図１６（Ａ）に示した回路のセンスアンプへの入力と出力、図１７（Ｅ）は図１６（Ｂ）に示した回路のセンスアンプへの入力と出力、をそれぞれ表す。
【０１１７】
図１７は、入力部をしばらく押した場合のタイミングチャートを想定しており、図１７（Ａ）では、可変容量が一定期間増加している。このような入力に対し、図１および図１６（Ａ）に示した回路の出力信号は、可変容量が増加する時にＨｉｇｈのパルスが出力されるエッジセンス型の振る舞いを示す。一方、図６および図１６（Ｂ）に示した回路の出力信号は、可変容量が増加している期間、Ｈｉｇｈのパルスが出力されるレベルセンス型振る舞いを示す。
【０１１８】
本実施例では、入力回路の具体例をいくつか示したが、本発明の表示装置を構成する際には、その用途に応じた回路構成を選択すればよい。もちろん、上述した入力回路に限らず、他の回路構成を用いても構わない。本実施例は、実施の形態及び実施例１乃至実施例５と自由に組み合わせて実施することが可能である。
【実施例７】
【０１１９】
本実施例では、実施の形態で示した入力回路を用いた表示装置のうち、実施例１乃至実施例３、実施例６とは異なる構造のものを図１４を用いて説明する。
【０１２０】
図１４は、入力に用いる液晶をとは別のディスプレイの表示に用いた例である。
【０１２１】
図１４においてガラスまたはプラスチックを用いた基板１４０１上に表示部１４０２、ＣＰＵおよび画像処理回路、駆動回路などを含むコントローラ１４０３、入力と表示を兼ねる入力部１４０４〜１４０７、対向基板１４０８から構成される。
【０１２２】
もちろん、入力部の個数はこの実施例によらず、自由に設定する事ができる。
【０１２３】
入力部１４０４〜１４０７は２つの電極とそれを挟む液晶で構成される。上部電極をＩＴＯなどの透明電極にして、表示用の駆動回路を導入することにより、入力に用いる液晶を表示に用いる事ができる。
【０１２４】
このような構成をとることによって、表示部１４０２の他に表示部を増やす事ができる。
【０１２５】
例えば、入力部が複数あるような表示装置で、入力部分を発光させて明示させることなどが可能となり、半導体装置の高機能化に寄与することができる。
【０１２６】
本実施例は、実施の形態及び実施例１乃至実施例６と自由に組み合わせて実施することが可能である。
【実施例８】
【０１２７】
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図１３に示す。
【０１２８】
図１３（Ａ）は液晶ディスプレイもしくはＯＬＥＤディスプレイであり、筐体１３０１、支持台１３０２、表示部１３０３などによって構成されている。本発明は表示部１３０３に適用が可能である。
【０１２９】
図１３（Ｂ）はビデオカメラであり、本体１３１１、表示部１３１２、音声入力１３１３、操作スイッチ１３１４、操作スイッチ１３１５、バッテリー１３１６、受像部１３１７などによって構成されている。本発明は表示部１３１７を有する表示装置に適用が可能である。
【０１３０】
図１３（Ｃ）はノート型のパーソナルコンピュータであり、本体１３２１、筐体１３２２、表示部１３２３、キーボード１３２４などによって構成されている。本発明は表示部１３２３を有する表示装置に適用が可能である。
【０１３１】
図１３（Ｄ）は携帯情報端末であり、本体１３３１、表示部１３３２、操作ボタン１３３３、外部インターフェース１３３４などによって構成されている。本発明は表示部１３３２を有する表示装置に適用が可能である。
【０１３２】
図１３（Ｅ）は音響再生装置、具体的には車載用のオーディオ装置であり、本体１３４１、表示部１３４２、操作スイッチ１３４３、１３４４などによって構成されている。本発明は表示部１３４２を有する表示装置に適用が可能である。また、今回は車載用オーディオ装置を例に上げたが、携帯型もしくは家庭用オーディオ装置に用いても良い。
【０１３３】
図１３（Ｆ）はデジタルカメラであり、本体１３５１、表示部（Ａ）１３５２、接眼部１３５３、操作スイッチ１３５４、表示部（Ｂ）１３５５、バッテリー１３５６などによって構成されている。本発明は表示部（Ａ）１３５２および表示部（Ｂ）１３５５を有する表示装置に適用が可能である。
【０１３４】
図１３（Ｇ）は携帯電話であり、本体１３６１、音声出力部１３６２、音声入力部１３６３、表示部１３６４、操作スイッチ１３６５、アンテナ１３６６などによって構成されている。本発明は表示部１３６４を有する表示装置に適用が可能である。
【０１３５】
これらの電子機器に使われる表示装置はガラス基板だけでなく耐熱性のプラスチック基板を用いることもできる。それによってよりいっそうの軽量化を図ることができる。
【０１３６】
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
【０１３７】
本実施例は、実施の形態及び実施例１乃至実施例７と自由に組み合わせて実施することが可能である。
【図面の簡単な説明】
【０１３８】
【図１】本発明の実施形態を示した図。
【図２】入力に対する出力の時間変化の一例を示した図。
【図３】課題解決の手段を示した図。
【図４】本発明の実施例を示した図。
【図５】本発明の実施例を示した図。
【図６】本発明の実施例を示した図。
【図７】本発明の実施例を示した図。
【図８】本発明の実施例を示した図。
【図９】本発明の実施例における入力に対する出力の時間変化の一例を示した図。
【図１０】本発明のTFT作成におけるプロセスの例を示した図。
【図１１】本発明のTFT作成におけるプロセスの例を示した図。
【図１２】本発明のTFT作成におけるプロセスの例を示した図。
【図１３】本発明を用いた電子機器の一例を示した図。
【図１４】本発明の実施例を示した図。
【図１５】本発明の実施例を示した図。
【図１６】本発明の実施例を表した図。
【図１７】本発明の実施例における入力に対する出力の時間変化の一例を表した図。
【図１】
2004295881.tif 000003
【図２】
2004295881.tif 000004
【図３】
2004295881.tif 000005
【図４】
2004295881.tif 000006
【図５】
2004295881.tif 000007
【図６】
2004295881.tif 000008
【図７】
2004295881.tif 000009
【図８】
2004295881.tif 000010
【図９】
2004295881.tif 000011
【図１０】
2004295881.tif 000012
【図１１】
2004295881.tif 000013
【図１２】
2004295881.tif 000014
【図１３】
2004295881.tif 000015
【図１４】
2004295881.tif 000016
【図１５】
2004295881.tif 000017
【図１６】
2004295881.tif 000018
【図１７】
2004295881.tif 000019