(57)【要約】【課題】改良された過渡試験を提供する。【解決手段】サンプリング経路３０は、試験信号２０を第１の閾値Ｖth1と比較し、第１の比較信号５０Ａを供給する第１の比較器５０、複数の連続する第１のタイミングマークからなる第１のタイミング信号７０とともに第１の比較信号５０Ａを入力として受信する第１のサンプリング装置６０を備える。基準経路２００は、試験信号２０を第２の閾値Ｖth2と比較し、第２の比較信号１００Ａを供給する第２の比較器１００、複数の連続する第２のタイミングマークからなる第２のタイミング信号２７０とともに第２の比較信号１００Ａを入力として受信する第２のサンプリング装置２６０を備える。解析器８０が、サンプリング経路３０および基準経路２００の双方の出力を受信し、合同解析するために設けられる。【選択図】図１
2004061510.tif 000002
【特許請求の範囲】
【請求項１】
　試験信号を受信するサンプリング経路であって、
　　前記試験信号を第１の閾値と比較し、比較結果として第１の比較信号を供給する第１の比較器と、
　　複数の連続する第１のタイミングマークからなる第１のタイミング信号とともに前記第１の比較信号を入力として受信するとともに、１つ以上の前記第１のタイミングマークについて第１の比較信号の値を得る第１のサンプリング装置と、
　を有するサンプリング経路と、
　前記試験信号を受信する基準経路であって、
　　前記試験信号を第２の閾値と比較し、比較結果として第２の比較信号を供給する第２の比較器と、
　　複数の連続する第２のタイミングマークからなる第２のタイミング信号とともに前記第２の比較信号を入力として受信するとともに、１つ以上の前記第２のタイミングマークについて第２の比較信号の値を得る第２のサンプリング装置と、
　を有する基準経路と、
　前記サンプリング経路および前記基準経路の双方の出力を受信して合同解析するための解析器と、
を備えている、ディジタル試験信号を解析するための信号解析装置。
【請求項２】
　前記第１のサンプリング装置が、１つ以上の個別の第１のタイミングマークにわたるあるいは関連する前記第１の比較信号の１つ以上の導出値を表わす第１のサンプリング信号を出力として供給し、かつ／または、
　前記第２のサンプリング装置が、１つ以上の個別の第２のタイミングマークにわたるあるいは関連する前記第２の比較信号の１つ以上の導出値を表わす第２のサンプリング信号を出力として供給する、
　請求項１記載の信号解析装置。
【請求項３】
　前記第１および第２のタイミング信号が、相互に所定の関係を持って供給され、それにより前記第１および第２のタイミングマークの対応するマーク間にも所定の関係が存在する、請求項２記載の信号解析装置。
【請求項４】
　前記第１および第２のタイミング信号がクロック信号から得られる、請求項１乃至３のいずれか１項に記載の信号解析装置。
【請求項５】
　前記解析器が、合同解析用に、前記第１および第２の閾値とともに、サンプリング経路および基準経路の双方の出力に関する情報を用いる、請求項１乃至４のいずれか１項に記載の信号解析装置。
【請求項６】
　前記試験信号における個々の状態の確実な検出を得るために、前記第２のタイミング信号とともに第２の閾値電圧が供給され、かつ／または、前記第１のタイミング信号とともに前記第１の閾値電圧が、前記試験信号の挙動を完全にあるいは部分的に解析するために変更される、請求項１乃至５のいずれか１項に記載の信号解析装置。
【請求項７】
　前記第１および第２の比較器の少なくとも一方が、前記試験信号を個々の閾値と比較し、前記試験信号が前記閾値より大きい場合は第１の値を、また前記試験信号が前記閾値より小さい場合は第２の値を比較信号として供給する、請求項１乃至６のいずれか１項に記載の信号解析装置。
【請求項８】
　前記第１および第２の比較器が、前記試験信号を１つの閾値と比較して１つの比較信号を供給する１つの比較器によって提供される、請求項１乃至７のいずれか１項に記載の信号解析装置。
【請求項９】
　前記解析器が、前記基準経路の出力を用いて、それを前記サンプリング経路の出力と比較する、請求項１乃至８のいずれか１項に記載の信号解析装置。
【請求項１０】
　前記解析器が、前記第１および第２のサンプリング装置によって決定された対応サンプルを互いに直接比較することによって直接比較を提供する、請求項９記載の信号解析装置。
【請求項１１】
　前記試験信号が、エラーを示すことなく、基本的に既知の予想試験信号からある範囲まで逸脱することがあり、そのような逸脱が、好ましくはデータプロトコルあるいはスクランブル処理の少なくとも一方から生じ、前記解析器が、前記第２のサンプリング装置の出力と組み合わせた前記基本的に既知の予想試験信号から予想試験信号を生成し、該予想試験信号を前記サンプリング経路の出力と直接比較する、請求項９記載の信号解析装置。
【請求項１２】
　前記解析器が、前記基本的に既知の予想試験信号において前記第２のサンプリング装置の出力パターンを検出することによって前記予想試験信号を生成する、請求項１１記載の信号解析装置。
【請求項１３】
　前記試験信号を受信して前記第１および第２のタイミングマークの少なくとも一方を導出するためのクロック再生器をさらに備えている、請求項１記載の信号解析装置。
【請求項１４】
　前記解析器が、前記試験信号に関するビット誤り率の値を決定する、請求項１乃至１３のいずれか１項に記載の信号解析装置。
【請求項１５】
（ａ）試験信号を第１の閾値と比較し、比較結果として第１の比較信号を供給するステップと、
（ｂ）複数の連続する第１のタイミングマークからなる第１のタイミング信号とともに前記第１の比較信号を入力として受信し、１つ以上の前記第１のタイミングマークについて第１の比較信号の値を導出するステップと、
（ｃ）前記試験信号を第２の閾値と比較し、比較結果として第２の比較信号を供給するステップと、
（ｄ）複数の連続する第２のタイミングマークからなる第２のタイミング信号とともに前記第２の比較信号を入力として受信し、１つ以上の前記第２のタイミングマークについて第２の比較信号の値を導出するステップと、
（ｅ）前記ステップ（ｂ）および（ｄ）の出力を受信し、好ましくは前記ステップ（ｂ）および（ｄ）の出力を比較することによって前記ステップ（ｂ）および（ｄ）の出力を合同解析するステップと、
　を含む、ディジタル試験信号を解析する方法。
【請求項１６】
　前記ステップ（ｅ）が、前記ステップ（ｂ）および（ｄ）で決定された対応するサンプルを互いに直接比較するステップを含む、請求項１５記載の方法。
【請求項１７】
　前記試験信号が、エラーを表わすことなく、基本的に既知の予想試験信号からある範囲まで逸脱することがあり、そのような逸脱が、好ましくはデータプロトコルあるいはスクランブル処理の少なくとも一方から生じ、前記ステップ（ｅ）が、前記第２のサンプリング装置の出力と組み合わせた前記基本的に既知の予想試験信号から予想試験信号を生成して該予想試験信号を前記サンプリング経路の出力と直接比較するステップを含む、請求項１５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、ディジタル信号の過渡的挙動の特性評価（characterization）に関する。
【背景技術】
【０００２】
　ディジタル信号の過渡的挙動、すなわち論理０から論理１へあるいはその逆の特性評価は、この種のディジタル回路の製造だけでなく設計にとっても重要性を増してきており、例えば欧州特許出願第０１１０６６３２．１号に開示されていて、その教示は本明細書に参照により組み込まれるものとする。被試験デバイス（ＤＵＴ）を試験するには、通常１つ以上の刺激信号をＤＵＴに印加し、刺激信号に対する１つ又は複数の応答信号を検出し（例えば、検出応答信号を予想応答信号と比較することで）解析する。
【０００３】
　ディジタル回路の標準的な特性評価には、いわゆるビット誤り率（ＢＥＲ）すなわち考察対象のディジタル信号の全数に対するエラーを含むディジタル信号の比率を求めることが必要とされる。共に本出願人Ａｇｉｌｅｎｔ　Ｔｅｃｈｎｏｌｏｇｉｅｓ社による、Ａｇｉｌｅｎｔ（登録商標）８１２５０ＰａｒＢＥＲＴプラットフォームやＡｇｉｌｅｎｔ（登録商標）Ｅ４８７５Ａユーザソフトウェア及び測定ソフトウェア付きといったビット誤り率試験器（ＢＥＲＴ）は、解析器の閾値および遅延にわたる掃引を用いて生成した二次元視覚的表示としていわゆるＢＥＲアイダイアグラムの測定に用いられる。その結果が、複数のサンプリング点に関するサンプリング点依存ＢＥＲ値を備えたアイパターンである。
【０００４】
　各サンプリング点は、クロック信号（通常は刺激信号を発生するためのシステムクロック、あるいは、刺激信号または応答信号から得られるクロック信号）上の対応する遷移に対する相対的（例えば遅延）時間と、応答信号と比較する閾値とによって決定される。サンプリング点の最大数は通常、解析器の分解能に依存する。測定時間を減少させるため、サンプリング点の数は通常出来る限り少なく保たれる。ＢＥＲアイダイアグラムは、アイ内のサンプリング点の位置に応じてＢＥＲ値を予想することのできる情報をもたらす。ジッタ、レベルノイズ（level noise）、位相マージン、および、クオリティファクタ（Ｑ値）などのパラメータは、ＢＥＲアイダイアグラムから算出することができる。
【０００５】
【特許文献１】欧州特許出願第０１１０６６３２．１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　本発明の一つの目的は、改良された過渡試験を提供することにある。この目的は、独立請求項により解決される。好適な実施形態は、従属請求項により示される。
【課題を解決するための手段】
【０００７】
　本発明によれば、（例えばＤＵＴから供給される）ディジタル試験信号を解析する信号解析装置は、試験信号を受信するサンプリング経路および基準経路の双方と、サンプリング経路および基準経路の双方の出力を受信し、合同解析（joint analysis）するように適合された解析器を備える。
【０００８】
　サンプリング経路は、試験信号を第１の閾値（例えば閾値電圧）と比較し、比較結果として第１の比較信号を供給する第１の比較器を備える。第１のサンプリング装置は、複数の連続する第１のタイミングマークからなる第１のタイミング信号とともに第１の比較信号を入力として受信する。第１のサンプリング装置は、１つ以上（かつ好ましくは各々）の第１のタイミングマークについて第１の比較信号値を導出するようになっている。サンプリング装置は、個別の第１のタイミングマークにわたるあるいはそれに関連して導出された第１の比較信号値を表わす第１のサンプリング信号を出力として供給する。
【０００９】
　基準経路は、試験信号を第２の閾値（例えば閾値電圧）と比較し、比較結果として第２の比較信号を供給する。第２のサンプリング装置は、複数の連続する第２のタイミングマークからなる第２のタイミング信号とともに第２の比較信号を入力として受信する。第２のサンプリング装置は、１つ以上（かつ好ましくは各々）の第２のタイミングマークについて第２の比較信号値を導出するようになっている。このサンプリング装置は、個別の第２のタイミングマークにわたるあるいはそれに関連して導出された第２の比較信号値を表わす第２のサンプリング信号を出力として供給する。
【００１０】
　第１及び第２のタイミング信号は互いに所定関係をもって供給され、これにより第１及び第２のタイミングマークの対応するものどうしの間に所定の関係がまた存在するようにしてある。好ましくは、第１及び第２のタイミング信号は共に（共通の）クロック信号から得られる。１つ以上の適当なタイミング器を、クロック信号からのタイミングマークからなる個別タイミング信号を生成するよう設けることもできる。
【００１１】
　解析器は、第１及び第２のタイミング信号だけでなく第１及び第２のサンプリング装置からの第１及び第２のサンプリング信号もまた受信する。解析器は第１と第２のサンプリング信号からの出力の合同解析をもたらし、それに関して（thereby）第１及び第２の閾値とともに個別の第１及び第２のタイミング信号に関する情報を用いる。
【００１２】
　一実施形態では、第２のタイミング信号とともに第２の閾値電圧が、試験信号における個々の状態の確実な検出を得る（すなわち測定不確実性を最小化する）ために供給される。好ましくは、第２の閾値電圧と第２のタイミング信号は、試験信号用に導出されたアイダイアグラムのほぼ中間部で試験信号をサンプリングするよう供給される。好ましくは、第２の閾値電圧は試験信号のハイ状態とロー状態の間の差電圧のほぼ半分に選択する。好ましくは、第２のタイミング信号のタイミングマークは、第２のタイミング信号の同じ方向の二つの遷移（立ち上がりエッジ又は立ち下がりエッジのいずれか）のほぼ中間にあるよう設けられる。好ましくは、第２のタイミング信号のタイミングマークは、試験信号に関連する信号クロックの半周期分だけ、信号クロック又は試験信号のうちの少なくとも一方の立ち上がりエッジ又は立ち下がりエッジのどちらかに対して遅延される。
【００１３】
　基準経路のサンプリングが、試験信号における状態の確実な検出を達成するために提供されるのが望ましい一方で、サンプリング経路内のサンプリング点は、試験信号の挙動を完全にあるいは部分的に解析するために変更されるのが望ましい。
【００１４】
　一実施形態では、第１及び第２の比較器はそれぞれ試験信号を個別閾値（第１あるいは第２の閾値）と比較し、試験信号が閾値を超える場合は第１の値を、また試験信号が閾値に満たない場合は第２の値を比較信号として供給する。
【００１５】
　一実施形態では、第１及び第２の比較器に代え、１個の比較器しか用いない。この１個の比較器は入力として試験信号を受信し、試験信号を一つの閾値と比較し、そこから比較信号をもたらす。比較信号はそこで、位相制御器だけでなくサンプリング装置へも入力として供給される。しかしながら、２つの独立した比較器と閾値を用いることで、個々の閾値は独立して可変することができる。このことは、サンプリング装置による各可能な閾値（第１の比較器とともに第１の閾値により決定される）におけるサンプリングを依然として可能にしたまま、試験信号から第２のサンプリング信号を安全に導出するのに好都合と言えよう。
【００１６】
　一実施形態では、解析器は基準経路の出力を用いてそれをサンプリング経路の出力と比較する。この比較は、直接にあるいは間接に行なうことができる。前者（直接比較）の場合、第１及び第２のサンプリング装置によって決定される対応サンプルを互いに直接比較する。換言すれば、第１のサンプリング装置の出力が検出応答信号を表わすのに対し、基準経路の出力は予想応答信号を表わすものと見なされる。対応サンプル内の偏差は、エラーを表わす。対応サンプルは、両サンプルが信号クロックの１周期内で検出されることを意味する。好ましくは、解析器は対応サンプリング点について第１と第２のサンプリング信号を比較する。
【００１７】
　後者（すなわち間接比較）の場合、解析器は基本的に予想応答信号に関する情報を有するが、予想応答信号における許容偏差および変動が、例えば１０ギガビットイーサネット（登録商標）（１０ＧｂＥ）やＸＡＵＩなどのデータプロトコルから生ずる場合がある。例えば、プロトコルは、この種の装置の入力と出力との間のわずかな周波数差から例えば生ずるデータワード間に未知数のアイドルセル（idle cell）を挿入することを可能にすることがある。出力データレートが入力データレートを超える場合は、その差異を調整すべく装置はアイドルセルを挿入することになる。出力データレートが入力データレートよりも小さい場合は、装置はアイドルセルを取り除くことになる。さらに、データストリーム中で同じビットが長期に亙って持続するのを取り除くのにスクランブル処理を用いることもある。スクランブラの初期位相がスクランブル処理されたデータストリームに影響を及ぼし、しばしば未知であるが故にスクランブル処理データの内容を予め規定することはできない。このことは、予想応答信号の進路のみ基本的には知り得るが、いくつかの変化が許容されることを意味する。この種の「許容変動」を考慮せずに、この種のプロトコルに準拠しビット誤りを示さない実際の応答信号をエラーを含むよう試験することができる。何故なら「静的」な予想応答信号（すなわち許容変動を考慮しない）と実際の予想応答信号とは一致しないからである。
【００１８】
　この種の間接比較の場合、第２のサンプリング装置の出力は、第２のサンプリング装置の出力と組み合わせて基本的に既知の予想応答信号から予想応答信号を生成するのに用いられる。このことは、例えば、基本的に既知の予想応答信号内で第２のサンプリング装置の出力パターンを検出することで達成することができる。こうして、例えばアイドルセルが検出でき、実際の予想応答信号を生成することができる。
【００１９】
　一実施形態では、データストリームはデコードすなわちデスクランブル処理され（de-scrambled）、その後に、アイドルセルまたは制御文字の位置およびタイプが検出される。これらの制御文字とアイドルセルは、次に、生の予想データ信号に挿入される。その後、受信データストリーム内で検出されるスクランブラの初期位相を用いてコード化とスクランブル処理が行われる。
【００２０】
　一実施形態では、信号解析装置は、試験信号を受信するクロック再生器をさらに備える。クロック再生器は、試験信号を受信し、そこから発生クロック信号を導出する。発生クロック信号はさらに１つ以上のタイミング器に供給され、タイミングマーク（サンプリング装置により適用される）からなるタイミング信号を生成する。クロック再生器は、好ましくは欧州特許出願第０２０１６５９９．９号に開示される如く実施することができ、その教示は本願明細書中に参照により組み込まれるものとする。
【００２１】
　一実施形態では、クロック再生器は第３の閾値に対して試験信号を比較し、比較結果として第３の比較信号を供給する第３の比較器を有する。しかしながら、第３の比較器の代わりに、クロック再生器は第２の比較器から第２の比較信号を受信することもできる。
【００２２】
　一実施形態では、クロック再生器はさらにクロック発生器と位相制御器を含む。クロック発生器は、試験信号に関連する信号クロックとほぼ同じ周波数を有するクロック信号を発生する。クロック発生器が周波数調整可能であるさらなる実施形態では、クロック再生器は、クロック発生器の周波数を信号クロックの周波数にほぼ調整するための周波数補正器をさらに備える。
【００２３】
　位相制御器は、（クロック発生器が発生する）クロック信号だけでなく、（第２あるいは第３の比較器から）個々の比較信号もまた受信し、両者間の位相差を判定する。位相制御器は、発生クロック信号と比較信号との間の位相偏差を最小化するようにクロック発生器を制御する。別の実施形態では、クロック信号は、第２の比較信号をリターン・ツー・ゼロ（ＲＺ）信号へ変換し、この信号をフィルタ（好ましくは帯域通過又はノッチフィルタ）に供給してクロック信号を抽出することで得られる。試験信号からクロック信号を得るための公知の他の方式を、しかるべく適用することもできる。
【００２４】
　発生クロック信号は、好ましくはさらにクロック信号としてタイミング器に供給してタイミングマークを生成する。各タイミング器は、好ましくはクロック信号内の遷移（好ましくは立ち上がりエッジ又は立ち下がりエッジのいずれか）からタイミングマークを導出する。各タイミング器は、好ましくはさらにクロック信号における対応遷移に対するタイミングマークの変更を可能にする。好ましくは、タイミングマークは対応遷移に対して遅延させることができる。これは、例えばクロック信号を受信し、クロック信号の位相を（好ましくは可変に）シフトさせて位相シフトしたクロック信号をサンプリング装置に供給するよう適合された位相シフト器あるいは遅延器によって達成することができる。これにより、クロック信号の遷移に対してタイミングマークを遅延できるようになる。
【００２５】
　クロック再生を用いる代わりに、試験信号とほぼ同じ周波数を有する別のクロック源を用いることもでき、例えばユーザは外部発生クロック、例えばＤＵＴの駆動に用いる外部発生クロックを適用することもできる。
【００２６】
　ディジタル試験信号が差動信号でもよいことは明白である。その場合には、好ましくは欧州特許出願第０２０１５４３２．４号に開示されたレベルシフト器を適用する。この文書の教示、特にレベルシフト器に関するものは、本明細書に参照により組み込まれるものとする。
【００２７】
　本発明は、その一部あるいは全体を１つ以上の適当なソフトウェアプログラムにより実施あるいはサポートすることができ、それらは任意種のデータ保持媒体に記憶するか、さもなければそれにより供給することができ、任意の適切なデータ処理器内であるいはそれにより実行することができる。
【００２８】
　添付図面と連携して考察したときに下記の詳細な説明を参照することで、本発明の他の目的及び付随する多くの利点は容易に理解され、かつより良好に理解されよう。
【発明を実施するための最良の形態】
【００２９】
　図１中、ディジタル試験信号２０（例えばＤＵＴから供給される）を解析する信号解析装置１０は、試験信号２０を受信するサンプリング経路３０および基準経路２００の双方と、サンプリング経路３０および基準経路２００の双方の出力を受信して合同解析（joint analysis）するよう適合された解析器８０を備える。
【００３０】
　サンプリング経路３０は、第１の閾値（Ｖｔｈ１）に対して試験信号２０を比較し、比較結果として第１の比較信号５０Ａを供給する第１の比較器５０を備える。第１の比較器５０は、試験信号が閾値を超える場合に第１の値（好ましくはハイ信号）、また試験信号が閾値に満たない場合は第２の値（好ましくはロー信号）を比較信号５０Ａとして供給する。
【００３１】
　第１のサンプリング装置６０は、複数の連続するタイミングマークからなる第１のタイミング信号７０と共に第１の比較信号５０Ａを入力として受信する。第１のサンプリング装置６０は、１つ以上（で好ましくは各々）の第１のタイミングマークについて第１の比較信号の値を導出するようになっている。第１のサンプリング装置６０は、個別のタイミングマークにわたる第１の比較信号５０Ａの導出値を表わす第１のサンプリング信号６０Ａを出力として供給する。
【００３２】
　基準経路２００は、試験信号２０を第２の閾値（Ｖｔｈ２）と比較し、比較結果として第２の比較信号１００Ａを供給する第２の比較器１００を備える。第２の比較器１００は、試験信号が閾値を超える場合は第１の値を、また試験信号が閾値に満たない場合は第２の値を、第２の比較信号１００Ａとして供給する。
【００３３】
　第２のサンプリング装置２６０は、複数の連続するタイミングマークからなる第２のタイミング信号とともに第２の比較信号１００Ａを入力として受信する。第２のサンプリング装置２６０は、１つ以上（で好ましくは各々）の第２のタイミングマークについて第２の比較信号の値を導出するようになっている。第２のサンプリング装置２６０は、個別のタイミングマークにわたる第２の比較信号１００Ａの導出値を表わす第２のサンプリング信号２６０Ａを出力として供給する。
【００３４】
　次に、第１と第２のサンプリング信号６０Ａ，２６０Ａは、（例えばサンプリング信号６０Ａをメモリ９０に記憶されている予想応答信号と比較するため）解析器８０によるさらなる解析を（直接あるいは更なる処理後に）受ける。さらに、解析器８０は、サンプリング信号６０Ａまたは２６０Ａを（例えば後の解析のためにメモリ９５内に）記憶することができる。
【００３５】
　随意選択的ではあるが、受信信号のデータレートを低減するため、解析器８０の入力前にデマルチプレクサ６５，２６５と分周器７５，２７５を結合させることもできる。しばしば、ＢＥＲ論理回路は例えばＦＰＧＡなどのより低速のディジタル回路に実装され、かくして高速データストリームは幾つかのより低速の信号に分けられる。この手順は、逆多重化（demultiplexing）あるいは逆直列化（desirializing）と呼ばれ、デマルチプレクサ６５，２６５を用いて行われる。分周器７５，２７５はデマルチプレクサ６５，２６５を制御し、より低速のクロックを解析器８０へ送る。
【００３６】
　第１のタイミング信号７０と第２のタイミング信号２７０は、相互に所定の関係をもって供給され、これにより第１と第２のタイミングマークの対応するものどうしの間に所定の関係がまた存在する。図１の例では、第１と第２のタイミング信号７０，２７０は共に（共通）クロック信号２８０から得られる。１つ以上の適当なタイミング器を設け、クロック信号２８０からのタイミングマークからなる個別タイミング信号を生成することもできる。本例では、第１のタイミング器１１０がクロック信号２８０から第１のタイミング信号を生成し、その一方でクロック信号２８０は第２のタイミング信号２７０として直接供給される。また一方、クロック信号２８０は初期クロック信号２９０から第２のタイミング器２８５により生成される。初期クロック信号は、提供されたクロック源（例えば試験信号の信号クロック）か、あるいは後述する如くオプションのクロック再生器３００により生成されるクロック信号から選択することができる。各タイミング器は、その受信クロック信号内の遷移から（好ましくは立ち上がりエッジあるいは立ち下がりエッジのいずれか一方から）タイミングマークを導出し、さらに対応遷移に対しタイミングマークを制御可能に遅延することで受信クロック信号内の対応遷移に対しタイミングマークを変更させることもできる。
【００３７】
　解析器８０は、第１及び第２のタイミング信号７０，２７０だけでなく第１及び第２のサンプリング信号６０Ａ，２６０Ａもまた受信する。解析器８０は第１及び第２のサンプリング信号６０Ａ，２６０Ａの合同解析をもたらし、それに関して、第１及び第２の閾値Ｖｔｈ１，Ｖｔｈ２とともに個別の第１及び第２のタイミング信号７０，２７０についての情報を用いる。
【００３８】
　本実施形態では、第２の閾値電圧と第２のタイミング信号は、試験信号に関して得られるアイダイアグラムのほぼ中間部で試験信号をサンプリングするよう提供される。第２の閾値電圧は、試験信号のハイ状態とロー状態のほぼ中間にあるよう選択してある。第２のタイミング信号２７０のタイミングマークは、クロック再生ループによってデータ周期の中間部にあるように設定されるか、あるいは外部クロックを用いた場合に遅延器２８５を用いてデータ周期の中間部にくるように遅延され得る。かくして、基準経路のサンプリングは好ましくは試験信号における状態の確実な検出を達成するよう提供され、一方で、サンプリング経路内のサンプリング点は試験信号の挙動を完全にあるいは部分的に解析すべく可変することができる。
【００３９】
　解析器は、第１と第２のサンプリング信号６０Ａ，２６０Ａを直接的に又は間接的に比較する。直接比較では、第１及び第２のサンプリング装置よって決定される対応するサンプルが互いに直接比較され、それによって基準経路の出力は予想応答信号を表わすものと見なされる。
【００４０】
　間接比較では、解析器８０は基本的には予想応答信号に関する情報を有するが、予想応答信号の許容偏差や変動が、例えばデータプロトコルから生ずることもある。解析器８０は、基本的に既知の予想応答信号（メモリ９０に記憶されている）とともに第２のサンプリング装置２６０の出力２６０Ａを用いて予想応答信号を生成する。解析器８０は、好ましくは基本的に既知の予想応答信号において出力２６０Ａのパターンを検出する。かくして、例えばアイドルセルを検出でき、実際の予想応答信号を生成することができる。
【００４１】
　基準経路（２６０Ａ）および試験信号経路（６０Ａ）の使用は、解析器（８０）内で交換可能である。
【００４２】
　随意選択的なクロック再生器３００を、ここでさらに説明するものとする。ここでの例におけるクロック再生器３００は、クロック発生器３０５と位相制御器３１０とを有する。クロック発生器３０５は、試験信号２０に関連する信号クロックとほぼ同じ周波数を有するクロック信号３０５Ａを発生する。位相制御器３１０は、クロック信号３０５Ａだけでなく第２の比較信号１００Ａを受信し、両者の間の位相差を決定する。位相制御器の出力３２０は、発生クロック信号３０５Ａと第２の比較信号１００Ａとの間の位相偏差を最小化するようクロック発生器３０５を制御する。ループフィルタ３３０を、例えば図１に示す例の如く挿入して、ループの応答を安定化し、ループが発振しないようにすることもできる。
【００４３】
　第１の閾値Ｖｔｈ１を変化させることで、サンプリング装置６０は各可能な閾値をサンプリングできるようになる。クロック信号２８０あるいは２９０の対応遷移に対するタイミングマークの相対的時間（例えば遅延）を可変すると、その時間軸に沿った試験信号２０のさらなる解析が可能になる。かくして、試験信号２０のアイダイアグラムを求めることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態の一例を示す図である。
【符号の説明】
【００４５】
１０：信号解析装置
３０：サンプリング経路
５０：第１の比較器
６０：第１のサンプリング装置
６５，２６５：デマルチプレクサ
７５，２７５：分周器
８０：解析器
９０，９５：メモリ
１００：第２の比較器
１１０：第１のタイミング器
２００：基準経路
２６０：第２のサンプリング装置
２８５：第２のタイミング器
３００：クロック再生器
３０５：クロック発生器
３１０：位相制御器
３３０：ループフィルタ
【図１】
2004061510.tif 000003