(57)【要約】【課題】ＭＯＳＦＥＴ構造形成面とは反対側の裏面に高温熱処理を要するｎバッファ層を有する高耐圧縦型パワーＭＯＳＦＥＴ構造を備える半導体装置を製造する場合に、特に１００Ｖ以下の順方向耐圧不良を少なくすることにより、順方向耐圧の良品率を改善でき、高い生産効率を可能にする半導体装置の製造方法の提供。【解決手段】ｎ導電型半導体基板の一方の主面側への熱酸化膜形成工程と、他方の主面側へのｎ導電型不純物のイオン注入による導入工程と、前記不純物を１１００℃以上の熱処理により拡散させてｎ＋バッファ層を形成する工程と、前記一方の主面側の前記熱酸化膜へのパターニング工程と、その後に行われる一方の主面側にＭＯＳＦＥＴ構造を形成する工程とを含む半導体装置の製造方法において、前記一方の主面側の前記熱酸化膜へのパターニング工程を、前記他方の主面側へのｎ導電型不純物イオン注入による導入工程の後に行なう半導体装置の製造方法。【選択図】          図１
2004273772.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型半導体基板の一方の主面側への熱酸化膜形成工程と、他方の主面側への第一導電型不純物の導入工程と、前記不純物を１１００℃以上の熱処理により拡散させてバッファ層を形成する工程と、前記一方の主面側の前記熱酸化膜へのパターニング工程と、その後に行われる一方の主面側にＭＯＳＦＥＴ構造を形成する工程とを含む半導体装置の製造方法において、前記一方の主面側の前記熱酸化膜へのパターニング工程を、前記他方の主面側への第一導電型不純物の導入工程の後に行なうことを特徴とする半導体装置の製造方法。
【請求項２】
前記一方の主面側の前記熱酸化膜へのパターニング工程を、前記不純物の導入工程の後であって、バッファ層を形成する工程の前に行なうことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記一方の主面側の前記熱酸化膜へのパターニング工程を、前記不純物の導入工程の後であって、バッファ層を形成する工程の後に行なうことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
半導体装置が縦型ＭＯＳＦＥＴ構造を備えることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記パターニング工程により処理された一方の主面側の熱酸化膜がフィールド酸化膜として用いられる膜であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＳ（フィールドストップ）型構造を有する高耐圧ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の縦型ＭＯＳＦＥＴ構造を備える半導体装置の電気特性を改良するための製造方法に関する。
【０００２】
【従来の技術】
従来、数百Ｖから数千Ｖクラスの高耐圧素子で、縦型ＭＯＳＦＥＴ構造を備えるＩＧＢＴなどの半導体装置は、通常、低比抵抗の厚いシリコン基板上に高比抵抗エピタキシャル層を形成したウェハーを用いて、所要の平面パターンと深さ方向プロファイルをもった不純物拡散層を作り込み、一方の面（表面）側にゲート、エミッタ、他方の面（裏面）側にコレクタ等の金属電極をそれぞれ形成して製造される。
近年、１５０μｍ〜２００μｍ程度の薄いシリコン基板を用いてＩＧＢＴ等を製造することが可能になったため、前述したような高価なエピタキシャルウェハーではなく、安価なＦＺ（フローテイングゾーン法により作成された結晶）シリコン基板を用いてもＩＧＢＴを製造できるようになった。特に、特に耐圧２５００Ｖを超える高耐圧ＩＧＢＴでは、高比抵抗部に必要な厚さは２５０μｍ以上、耐圧４５００Ｖでは４５０μｍ以上となるので、高価なエピタキシャルウェハーを用いる必然性は小さく、安価なＦＺシリコン基板が用いられる。
【０００３】
しかし、実際には、ＦＺシリコン基板を用いた前記高耐圧ＩＧＢＴにおいても、順方向耐圧が確保される範囲でオン電圧等の電気特性をよくするためには、シリコン基板の厚さ（特にｎドリフト層）は可能な範囲で薄い方が望ましいので、シリコン基板の裏面側にｎ＋バッファ層を形成する方法等により前記ｎドリフト層をできるかぎり薄くするように設計されることが多い。また、プロセス工程の簡略化のメリットがあるため、エピタキシャルウェハーも採用されている。このような薄いｎドリフト層とそれを可能にするｎ＋バッファ層を備えた高耐圧ＩＧＢＴは順方向電圧を保持する時に、空乏層がｎ＋バッファ層（またはフィールドストップ層）に到達するので、パンチスルー型（ＰＴ型）ＩＧＢＴまたはフィールドストップ型（ＦＳ型）ＩＧＢＴなどと呼ばれることがある。
【０００４】
図５に前記ＦＳ型ＩＧＢＴのシリコンウェハーの要部断面図を示す。このＩＧＢＴは、比抵抗３３０Ω・ｃｍで、４５０μｍ厚のＦＺ−ｎ型シリコン基板１００において一方の主面１０１側に、フィールド酸化膜４１とｐベース層４２と、このｐベース層４２表面に配置されるｎ＋エミッタ層４３とを備える。さらに前記基板をｎドリフト層４０として、このドリフト層４０と前記ｎ＋エミッタ層４３とに挟まれる前記ｐベース層４２表面のチャネル領域上に形成されるゲート絶縁膜４４と、このゲート絶縁膜４４上に積層されるゲート電極４５と、さらにその上に形成される層間絶縁膜４６とを備える。またさらに、層間絶縁膜４６上に被着され、前記ｎ＋エミッタ層４３とｐベース層４２とに跨る表面領域上に位置する層間絶縁膜４６に対して開口されたコンタクトホールで、エミッタ表面にコンタクトするＡｌ−Ｓｉ膜からなるエミッタ電極４７等を備えることにより、前記一方の主面１０１側にＭＯＳＦＥＴ構造が形成される。また、ｎ型シリコン基板１００に対して裏面側の他方の主面１０２にはドリフト層４０側からｎ＋バッファ層４８とｐ＋コレクタ層４９が、この順に形成され、さらに前記ｐ＋コレクタ層４９の表面にコレクタ電極５０が形成されることにより、前記ＩＧＢＴが形成される。
【０００５】
前記ｎ＋バッファ層４８はＩＧＢＴの順方向耐圧を確保する上で、重要な役割を持っており、所要の不純物濃度と厚さにコントロールするように形成される。例えば、２５００Ｖ以上の順方向耐圧阻止時においては、前記ｎドリフト層４０に拡がる空乏層を保持するために、前記ｎ＋バッファ層４８は十数μｍの厚さを必要とする。ところが、前記ｎ＋バッファ層４８を十数μｍの厚さに形成するには、１１００〜１２００℃程度の高温で数十時間の熱処理を必要とするので、前記一方の主面側にＭＯＳＦＥＴ構造（エミッタ金属電極４７の形成を後工程に変えたとしても）の形成後、このような高温熱処理を行うと、ゲート構造が影響を受け、前記ＭＯＳＦＥＴ構造に関連する電気特性が変化または劣化する。従って、前記ＭＯＳＦＥＴ構造が変化または劣化しないようにするには、前記のような高温熱処理を伴うｎ＋バッファ層４８の形成を前記ＭＯＳＦＥＴ構造の形成前に行う必要がある。
【０００６】
このような構成のＩＧＢＴウェハーについて、ＦＺ−Ｓｉ基板を用いた場合の従来の製造プロセスを以下、簡略に説明する。図４の（ａ）乃至（ｈ）により、ＦＺ結晶を用いたＦＳ型ＩＧＢＴのシリコンウェハー工程について、特に、前述したようにＭＯＳＦＥＴ構造の形成前に行われる前記図５におけるｎ＋バッファ層４８の形成までの工程を順に示す。
（ａ）前記ＦＺ−ｎ型シリコン基板１００に酸化性雰囲気で１１００から１２００℃程度の熱処理を施し、
（ｂ）膜厚１μｍ程度の熱酸化膜４１を基板の両主面に形成する。
（ｃ）ＭＯＳＦＥＴ構造の形成のために、一方の主面１０１側の酸化膜４１に所要のパターニングを施し、他方の主面１０２側の熱酸化膜４１をすべて除去する。
（ｄ）イオン注入の際の不純物をスクリーンするためのスクリーン酸化膜４１１を熱処理により厚さ５００オングストロームで両面に形成する。
（ｅ）基板１００の一方の主面１０１に保護樹脂膜４１２（フォトレジスト等）を塗布形成し、
（ｆ）他方の主面１０２側から前記ｎ＋バッファ層４８の形成のためにリンイオン注入４８１する。
（ｇ）保護樹脂膜４を除去し、リンイオンを活性化後、
（ｈ）１１００〜１２００℃で熱処理し、前記イオン注入したリンを基板内部に拡散させることにより、所定の深さとしたｎ＋バッファ層４８を形成する。
【０００７】
その後のＭＯＳＦＥＴ構造を形成する工程は、通常どおり行う。例えば、前述の図５に示す符号を用いると、ゲート酸化膜４４の形成後、その上にポリシリコン膜４５を堆積し、パターニング後にセルフアライメントによりボロンをイオン注入し、温度１１５０℃、処理時間２００分の熱処理を加えてｐベース層４２を形成する。さらにｐベース層内にｎ＋エミッタ層４３を形成し、その後、層間絶縁膜４６の形成後、この膜４６の、前記ｐベース層４２と前記ｎ＋エミッタ層４３とに跨る表面上にコンタクトホールを形成し、被着されたＡｌ−Ｓｉ膜とコンタクトさせてエミッタ電極４７を、およびゲート電極部にコンタクトさせたゲートＡｌ電極をそれぞれパターニングにより形成する。その後、必要に応じてポリイミド膜等の表面保護膜を被着する。
【０００８】
次に他方の主面１０２側のｎ＋バッファ層４８表面に、ボロンイオンの注入−低温アニール処理を施してｐ＋アノード層の形成とその表面を覆うコレクタ電極を金属膜の被着により形成してＩＧＢＴとする。このような工程順により形成されたＩＧＢＴによれば、一方の主面１０１側におけるＭＯＳＦＥＴ構造の形成に先立って、高温熱処理を要する他方の主面１０２側の厚いｎ＋バッファ層４８が形成されているので、ＭＯＳＦＥＴ構造への悪影響は避けられる。
以上説明したＩＧＢＴはＦＳ（フィールドストップ）型ＩＧＢＴとよばれ、既によく知られている（特許文献１の００３３段落、特許文献３）。
【０００９】
さらに、ｎ型シリコン基板の一方の主面側にシリコン窒化膜を形成してから他方の主面側にｎ＋層とｐ＋層をエピタキシャル成長させることにより、基板中のスリップ転位を低減し、オートドーピングを防止することに関する発明も既によく知られている（特許文献２）。
【００１０】
【特許文献１】
特開２００２−２９９３４６号公報
【特許文献２】
特開平８−７８６７９号公報
【特許文献３】
特開２００２−３２４８０７号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、前記工程により作成されたＩＧＢＴ素子について、その順方向耐圧分布を測定したところ、所定の設計耐圧どころか、１００Ｖすら満たさない耐圧不良の比率が高く、生産効率が悪いという問題のあることが判明した。
本発明は、以上説明した問題点に鑑みてなされたものであり、本発明の目的は、ＭＯＳＦＥＴ構造形成面とは反対側の裏面に高温熱処理を要するバッファ層を有する高耐圧縦型パワーＭＯＳＦＥＴ構造を備える半導体装置を製造する場合に、特に１００Ｖ以下の順方向耐圧不良を少なくすることにより、順方向耐圧の良品率を改善でき、高い生産効率を可能にする半導体装置の製造方法の提供である。
【００１２】
【課題を解決するための手段】
請求項１記載の発明によれば、前記目的は、第一導電型半導体基板の一方の主面側への熱酸化膜形成工程と、他方の主面側への第一導電型不純物の導入工程と、前記イオン注入層を１１００℃以上の熱処理により拡散させてバッファ層を形成する工程と、前記一方の主面側の前記熱酸化膜へのパターニング工程と、その後に行われる一方の主面側にＭＯＳＦＥＴ構造を形成する工程とを含む半導体装置の製造方法において、前記一方の主面側の前記熱酸化膜へのパターニング工程を、前記他方の主面側への第一導電型不純物の導入工程の後に行なう半導体装置の製造方法とすることにより、達成される。
【００１３】
請求項２記載の発明によれば、前記一方の主面側の前記熱酸化膜へのパターニング工程を、前記不純物の導入工程の後であって、バッファ層を形成する工程の前に行なう請求項１記載の半導体装置の製造方法とすることが好ましい。
請求項３記載の発明によれば、前記一方の主面側の前記熱酸化膜へのパターニング工程を、前記不純物の導入工程の後であって、バッファ層を形成する工程の後に行なう請求項１記載の半導体装置の製造方法とすることが望ましい。
請求項４記載の発明によれば、半導体装置が縦型ＭＯＳＦＥＴ構造を備える請求項１乃至３のいずれか一項に記載の半導体装置の製造方法とすることが好ましい。
【００１４】
請求項５記載の発明によれば、前記パターニング工程により処理された一方の主面側の熱酸化膜がフィールド酸化膜として用いられる膜である請求項１乃至４のいずれか一項に半導体装置の製造方法とすることが望ましい。
【００１５】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法に関し、図を用いて詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例に限定されるものではない。
本発明にかかるＩＧＢＴは、同一ロット（または同一プロセス）で作成された多くの素子チップについて、その順方向耐圧分布を測定したところ、所定の設計耐圧はおろか、１００Ｖすら満たさない耐圧不良の比率が高いという前述した問題点を改善する過程において生まれた。
【００１６】
そこで、本発明にかかる４５００Ｖ以上の順方向耐圧を有する、ＦＺシリコン基板を用いた高耐圧ＩＧＢＴの製造プロセスを徹底的に調べた。まず、この高耐圧ＩＧＢＴは本来、厚いシリコン基板を必要とするが、オン電圧を小さくするために、Ｓｉ基板の他方の主面側へのｎ＋バッファ層４８の形成することにより、ドリフト層（高抵抗層）およびＳｉ基板を薄くすることを可能にしたものである。そのｎ＋バッファ層４８の形成のために、不純物源としてのリンをイオン注入する際に、シリコン基板の前記一方の主面側を下向きにして、シリコン基板をイオン注入装置のウェハー搬送部に載置して処理するので、前記一方の主面側には、耐圧欠陥または不良の発生原因となりやすい接触痕が発生しやすい。特に前記熱酸化膜がパターニングされ、シリコン基板表面が露出している場合に問題となり易いことが判明した。このような接触痕の発生自体は前述の特許文献３（特開２００２−３２４８０７号公報）によっても知られている。
【００１７】
前にも述べたように、高耐圧のＩＧＢＴをエピタキシャルウェハーではなく、ＦＺ結晶のような安価なＳｉ基板を用い、かつ、オン電圧を小さくするにはフィールドストップ（ＦＳ）構造を採る必要があるので、ＭＯＳＦＥＴ構造の形成面とは反対側の裏面側に、十数μｍの厚さのｎバッファ層を高温熱処理で形成する必要がある。耐圧を４５００ＶのＩＧＢＴを設計するには、ｎバッファ層の厚さを十数μｍ以上にする必要がある。この場合、熱処理条件は１１５０℃で、３０時間以上を必要とする。
しかしながら、熱酸化膜にＭＯＳＦＥＴ構造の形成のためにパターニングを加えてから、裏面側にリンイオンをイオン注入により導入し、高温熱処理を加えると、前記パターニングされた面をイオン注入装置の搬送部分に乗せる際に、前記装置とＳｉ基板のパターニング面との接触により発生したＳｉ面に接触痕（深さ１μｍ前後が多い）は、Ｓｉ面に保護用としてフォトレジスト膜などの有機樹脂膜４１２が設けられていても、その発生を防止するには充分ではなく、また、イオン注入の前に形成されるスクリーン酸化膜４１１も厚さがせいぜい５００オングストローム程度の薄膜なので、前記接触痕を防ぐための保護膜としては充分でないことがわかった。
【００１８】
前述のように、ＭＯＳＦＥＴ構造の形成の際に、前工程における熱酸化膜のパターニング後のＳｉ面につけられた接触痕がｐベース層４２の形成後のｐｎ接合面に凹凸として残るため、ＩＧＢＴの順方向耐圧の印可時に前記ｐｎ接合面の凹凸部に電界集中が生じた結果、１００Ｖ以下の耐圧になることを突き止めた。
従って、前述の１００Ｖ以下の耐圧不良のＩＧＢＴの直接原因は前記ｐベース層のｐｎ接合の凹凸にあり、このｐん接合の凹凸の原因は露出Ｓｉ面にできた前記接触痕にあるから、この接触痕を作らないようにすればよいと考えた。そのような前記接触痕を作らない製造プロセスを説明する。
【００１９】
図１は本発明にかかる半導体装置の製造方法について、ＩＧＢＴ用Ｓｉ基板を用いて、最初から一方の主面側に形成された熱酸化膜へのパターニングまでを工程順に示すプロセス断面図、図２は、前記図１に示す半導体装置の製造方法について、その続きの工程であって、前記ＩＧＢＴ用Ｓｉ基板を用いて、一方の主面側に形成された熱酸化膜へのパターニングからエミッタ電極の形成工程までを工程順に示すプロセス断面図、図３は、前記図１、２に示す半導体装置の製造方法について、その続きの工程であって、エミッタ電極の形成工程とコレクタ電極の形成工程までを示す。
【００２０】
以下、図１、図２、図３に沿って、本発明にかかる半導体装置の製造方法を説明する。
（ａ）ＦＺ−ｎ型Ｓｉ基板１００を用意し、
（ｂ）１１００℃の高温熱処理し、厚さ１μｍ程度の熱酸化膜２を両主面に形成する。
（ｃ）Ｓｉ基板１００のいずれか一方の主面１０１に保護用の樹脂膜３を塗布形成する。樹脂膜３は通常２〜３μｍでもよいが、さらに厚くしてもよい。
（ｄ）樹脂膜３をマスクとして、裏面（他方の主面とする）側の熱酸化膜２を除去する。
（ｅ）前記Ｓｉ基板１００の一方の主面１０１を下側にして、イオン注入装置にセットし、他方の主面１０２からリンを不純物源として、イオン注入する。前記（ｄ）と（ｅ）の工程の間に、樹脂膜３の除去、スクリーン酸化膜形成、樹脂膜３の再塗布形成を追加することもよい。この場合は工程数が増えるが、イオン注入時における汚染のスクリーニング効果を期待できる。
（ｆ）リンイオンをイオン注入後、樹脂膜３を除去し、
（ｇ）１１５０℃で３０時間の熱処理により、十数μｍの深さで、基板より高濃度のｎ＋バッファ層とする。
（ｈ）一方の主面１０１側の熱酸化膜２にＭＯＳＦＥＴ構造形成のためのパターニングをリソグラフィにより行う。（ｈ）工程を（ｇ）工程の前に行ってもよい。ここで、工程（ｂ）〜（ｄ）では熱酸化によって、Ｓｉ基板１００の両面に酸化膜を形成し、裏面の酸化膜を除去しているが、ＣＶＤ法などにより一方の面のみに酸化膜を形成してもよい。ただし、一般的には、熱酸化膜の方が半導体特性の観点から安定した性質を示す酸化膜が得られ易いので、有利である。
続いて図２によれば、
（ｉ）Ｓｉ基板の一方の主面側にゲート酸化膜７を形成し、ポリシリコン膜を堆積させる。ｐベース層１０を形成するためのパターニングをリソグラフィーにより形成し、ボロンをイオン注入し、セルフアライニングによりｐベース層１０を形成する。エミッタ領域形成のためにリソグラフィによるパターニングを行い、砒素をイオン注入し、エミッタ領域を形成する。
（ｊ）層間絶縁膜１２を、高温ＣＶＤ酸化膜とＢＰＳＧ（Ｂｏｒｏ  Ｐｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜などにより形成し、エミッタ領域との接触のためのコンタクトホールをリソグラフィなどにより開口する。
（ｋ）Ａｌ−Ｓｉ電極膜を被覆して、エミッタ電極、ゲート電極をパターニングにより形成する。
【００２１】
さらに、図３によれば、
（ｌ）他方の主面側のｎバッファ層面に、ボロンをイオン注入する。その後、４００℃程度の熱処理により、注入したボロンイオンの活性化を行い、コレクタ層を形成する。
（ｍ）金属膜によるコレクタ電極を形成することにより、本発明にかかる高耐圧ＩＧＢＴができる。
以上説明した本発明にかかる半導体装置の製造方法により作った順方向耐圧４５００ＶのＩＧＢＴについて、順方向耐圧を測定したところ、耐圧４５００Ｖ以上の良品が従来の製造方法では、約３６％であったが、本発明では約７０％に改善された。このうち、耐圧不良品について、調べたところ、特に耐圧１００Ｖ以下の不良品比率が、従来の製造方法で約３１％もあったが、本発明では４％以下に減少していることがわかった。この結果、この耐圧１００Ｖ以下の不良品は、前述した従来の製造方法において、ｎ＋バッファ層をイオン注入により形成する前に熱酸化膜のパターニングをして、Ｓｉ面が露出した状態に近い状態で、リンイオンの注入をする際に、イオン注入装置との接触により生じたＳｉ面のキズに起因するものであることが推測される。
【００２２】
【発明の効果】
本発明によれば、ＭＯＳＦＥＴ構造形成面とは反対の裏面に高温熱処理を要するｎ＋バッファ層を備える高耐圧縦型パワーＭＯＳＦＥＴ構造を備える半導体装置を製造する場合に、特に１００Ｖ以下の順方向耐圧不良を少なくすることができる。その結果、順方向耐圧の良品率を改善でき、高い生産効率を可能にする半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明にかかる製造工程を示す図
【図２】本発明にかかる図１に続く製造工程を示す図
【図３】本発明にかかる図２に続く製造工程を示す図
【図４】従来の製造工程を示す図
【図５】ＦＳ型ＩＧＢＴの断面図
【符号の説明】
１    半導体基板
２    熱酸化膜
３    樹脂膜
５    イオン注入
６    ｎバッファ層
７    ゲート酸化膜
９    ポリシリコン膜（ゲート電極）
１０  ｐベース層
１１  エミッタ層
１２  層間絶縁膜
１３  エミッタ電極
１４  コレクタ層
１５  コレクタ電極
１０１一方の主面
１０２他方の主面。
【図１】
2004273772.tif 000003
【図２】
2004273772.tif 000004
【図３】
2004273772.tif 000005
【図４】
2004273772.tif 000006
【図５】
2004273772.tif 000007