(57)【要約】【課題】第２ＴＦＴによるＥＬ素子駆動電流制御を効果的に行う。【解決手段】第２ＴＦＴ２１のゲート長Ｌを周辺ＴＦＴのゲート長Ｌに比べ大きくする。これによって、第２ＴＦＴ２１により小さな電流まで精度よく制御することができる。【選択図】　　　　図２
2004061774.tif 000002
【特許請求の範囲】
【請求項１】
有機ＥＬ素子を複数マトリクス状に配置した有機ＥＬパネルであって、
各有機ＥＬ素子に対応して設けられ、対応する有機ＥＬ素子へ供給する駆動電流を制御する駆動トランジスタと、
有機ＥＬ素子が配置される表示領域の周辺に配置され、有機ＥＬ素子の駆動トランジスタを制御するための信号を出力する周辺トランジスタと、
を有し、
前記駆動トランジスタのゲート長を前記周辺トランジスタのゲート長に比べ大きくすることを特徴とする有機ＥＬパネル。
【請求項２】
有機ＥＬ素子を複数マトリクス状に配置した有機ＥＬパネルであって、
各有機ＥＬ素子に対応して設けられ、対応する有機ＥＬ素子へ供給する駆動電流を制御する駆動トランジスタと、
有機ＥＬ素子が配置される表示領域の周辺に配置され、有機ＥＬ素子の駆動トランジスタを制御するための信号を出力する周辺トランジスタと、
を有し、
前記駆動トランジスタのゲート長Ｌ／ゲート幅Ｗを前記周辺トランジスタのゲート長Ｌ／ゲート幅Ｗに比べ大きくすることを特徴とする有機ＥＬパネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ素子を複数マトリクス状に配置した有機ＥＬパネルに関する。
【０００２】
【従来の技術】
従来より、フラットディスプレイパネルの１つとして、有機ＥＬディスプレイパネルが知られている。この有機ＥＬディスプレイパネルは、液晶ディスプレイパネル（ＬＣＤ）とは異なり、自発光であり、明るく見やすいフラットディスプレイパネルとしてその普及が期待されている。
【０００３】
この有機ＥＬディスプレイは、有機ＥＬ素子を画素として、これを多数マトリクス状に配置して構成される。また、この有機ＥＬ素子の駆動方法としては、ＬＣＤと同様にパッシブ方式とアクティブ方式があるが、ＬＣＤと同様にアクティブマトリクス方式が好ましいとされている。すなわち、画素毎にスイッチ素子を設け、そのスイッチ素子のオンオフを制御して、各画素の表示をコントロールするアクティブマトリクス方式の方が画素毎のスイッチ素子のないパッシブ方式より高精細の画面を実現でき好ましい。
【０００４】
図４に、従来の薄膜トランジスタ（ＴＦＴ）を利用した有機ＥＬパネルにおける画素回路の構成例を示す。有機ＥＬパネルは、このような画素をマトリクス配置して構成される。
【０００５】
行方向に伸びるゲートラインＧＬには、ゲートラインＧＬによって選択されるｎチャンネル薄膜トランジスタである第１ＴＦＴ１０のゲートが接続されている。この第１ＴＦＴ１０のドレインには列方向に伸びるデータラインＤＬが接続されており、そのソースには他端が容量ラインＳＬに接続された補助容量ＣＳが接続されている。また、第１ＴＦＴ１０のソースと補助容量ＣＳの接続点は、ｐチャンネル薄膜トランジスタである第２ＴＦＴ２１のゲートに接続されている。そして、この第２ＴＦＴ２１のソースが電源ＶＬに接続され、ドレインが有機ＥＬ素子ＥＬに接続されている。なお、有機ＥＬ素子ＥＬの他端はカソード電源ＶＣに接続されている。
【０００６】
そして、垂直ドライバ回路６０によって、ゲートラインＧＬがハイレベルにセットされる。すなわち、ゲートラインＧＬは画素の水平ライン毎に設けられており、これが順次Ｈレベルにセットされる。これによって、ＨレベルにセットされたゲートラインＧＬにゲートが接続されている第１ＴＦＴ１０がすべてオンする。
【０００７】
一方、データラインＤＬは、水平ドライバ回路６２が接続されており、この水平ドライバ６２は表示すべきビデオ信号（データ）がビデオ信号ラインに供給されるタイミングで、ビデオ信号ラインとデータラインＤＬを接続する。
【０００８】
従って、ゲートラインＧＬがＨレベルの時に第１ＴＦＴ１０がオンとなり、そのときのデータラインＤＬのデータが補助容量ＣＳに保持される。そして、この補助容量ＣＳに維持されているデータ（電位）に応じて第２ＴＦＴ２１がオンされ、第２ＴＦＴ２１がオンしている場合に有機ＥＬ素子ＥＬに電流が流れ、発光する。
【０００９】
また、図５に示すように、ゲートラインＧＬを制御する垂直ドライバ回路６０およびデータラインＤＬを制御する水平ドライバ回路６２は、有機ＥＬ素子がマトリクス配置される表示領域の周辺に配置されている。なお、有機ＥＬパネルで必要な電源、各種信号などは表示領域の周辺に配置されたインタフェース６４を介し供給される。
【００１０】
ここで、第２ＴＦＴ２１は、容量に保持された電圧に応じた電流を広範囲に安定して流すことが要求される。また、電流量をなるべく抑え、低消費電力を実現したいという要求がある。
【００１１】
このため、この第２ＴＦＴ２１についての電源電圧を低く設定することが考えられる。これによって、第２ＴＦＴに流す電流を小さくでき、かつ電流量の調整の範囲を維持することができる。
【００１２】
【発明が解決しようとする課題】
しかし、第２ＴＦＴ２１の電源電圧を低くすると、有機ＥＬ素子のバラツキや第２ＴＦＴ２１のバラツキに基づいて発光量制御がうまくいかなくなるという問題もあった。
【００１３】
本発明は、上記課題に鑑みなされたものであり、第２ＴＦＴの動作を十分なものに維持することができる有機ＥＬパネルを提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、有機ＥＬ素子を複数マトリクス状に配置した有機ＥＬパネルであって、各有機ＥＬ素子に対応して設けられ、対応する有機ＥＬ素子へ供給する駆動電流を制御する駆動トランジスタと、有機ＥＬ素子が配置される表示領域の周辺に配置され、有機ＥＬ素子の駆動トランジスタを制御するための信号を出力する周辺トランジスタと、を有し、前記駆動トランジスタのゲート長を前記周辺トランジスタのゲート長に比べ大きくすることを特徴とする。
【００１５】
このように、本発明によれば、駆動トランジスタのゲート長が大きく設定されている。そこで、駆動トランジスタから有機ＥＬ素子に供給する電流量を小さくすることができ、かつ広範囲で確実な電流量制御が行える。
【００１６】
また、有機ＥＬ素子を複数マトリクス状に配置した有機ＥＬパネルであって、各有機ＥＬ素子に対応して設けられ、対応する有機ＥＬ素子へ供給する駆動電流を制御する駆動トランジスタと、有機ＥＬ素子が配置される表示領域の周辺に配置され、有機ＥＬ素子の駆動トランジスタを制御するための信号を出力する周辺トランジスタと、を有し、前記駆動トランジスタのゲート長Ｌ／ゲート幅Ｗを前記周辺トランジスタのゲート長Ｌ／ゲート幅Ｗに比べ大きくすることを特徴とする。
【００１７】
これによっても、駆動トランジスタのゲート長が大きく設定されている。そこで、電流量を小さくすることができ、かつ広範囲で確実な電流量制御が行える。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。図１は、本実施形態に係る回路における画素部分の概略構成を示す平面図である。なお、この回路構成は、上述の図４と同一である。
【００１９】
列（垂直）方向にはデータラインＤＬおよび電源ラインＶＬが所定間隔で配置され、行（水平）方向にはゲートラインＧＬが所定間隔で配置され、これらデータラインＤＬと、ゲートラインＧＬ、電源ラインＶＬで区画された画素エリアに第１、第２ＴＦＴ（駆動トランジスタ）１０、２１、容量ＣＳ、有機ＥＬ素子５０が設けられている。
【００２０】
データラインＤＬは、例えば、アルミから構成され、これに第１ＴＦＴ１０のドレインがコンタクト１２によって接続されている。ここで、データラインＤＬの画素領域の右上に当たる部分には内側に向けて突出する突出部１２ａが設けられており、ここにコンタクト１２が形成されている。
【００２１】
第１ＴＦＴ１０は、ガラス基板上に設けられたポリシリコンからなる半導体層１４を有しており、データラインＤＬの突出部１２ａの下方に半導体層１４の一端が延びここが厚み方向に延びるコンタクト１２によって突出部１２ａに接続されている。
【００２２】
第１ＴＦＴ１０は、このコンタクト１２がドレイン領域になっている。そして、この半導体層１４は、水平方向に延び、その上方にはゲート絶縁膜を介し、２つのゲート電極１６が配置されている。このゲート電極１６は例えばＭｏ、Ｃｒなどで形成されるゲートラインＧＬから下方（内側）に向けて突出形成されている。半導体層１４は、ゲート電極１６の下方の半導体層１４がチャネル領域になっており、ドレイン領域と反対側の端部がソース領域になっている。
【００２３】
半導体層１４はそのまま延び容量ＣＳの一方側の電極となっている。この容量ＣＳは、半導体層１４と、これに誘電体層を介し対向する容量電極からなっており、この容量電極は容量ラインＳＬの一部として形成されている。容量ラインも例えばＭｏ、Ｃｒなどで形成される。
【００２４】
ポリシリコンからなる半導体層１４は、容量ＣＳの電極の部分からそのまま下方に延びアルミで接続された一対のコンタクト１８ａ、１８ｂを介し第２ＴＦＴ２１のゲート電極２０に接続される。なお、ゲート電極２０は、例えばＭｏで形成される。ここで、第２ＴＦＴ２１は、半導体層２２を有しており、この半導体層２２の両端部が電源ラインＶＬに接続されるドレイン領域、中央部が有機ＥＬ素子５０に接続されるソース領域、ドレイン領域とソース領域の間であってその上方にゲート絶縁膜を介しゲート電極２０が配置される部分がチャネル領域になっている。
【００２５】
また、第２ＴＦＴ２１を構成する半導体層２２は、電源ラインＶＬに沿って延びる細長い形状をしている。そして、その上下端の一対のドレイン領域の厚み方向の上方に電源ラインＶＬの一部が突出して一対の突出部２４ａ、２４ｂが形成され、ここにコンタクト２６ａ、２６ｂがそれぞれ形成されて電源ラインＶＬと第２ＴＦＴ２１の一対のドレイン領域との接続が行われる。
【００２６】
ここで、本実施形態においては、図２に模式的に示すように、第２ＴＦＴ２１のゲート長Ｌは、周辺ドライバ回路に用いる周辺ＴＦＴ（周辺トランジスタ）に比べ長くしている。ここで、この周辺ＴＦＴとしては、ゲートラインＧＬや、データラインＤＬの選択を制御するための垂直ドライバ回路や水平ドライバ回路のシフトレジスタを構成するＴＦＴが挙げられる。なお、周辺ドライバ回路には、各種のＴＦＴが利用されるが、これらは基本的にすべて同一のプロセスで形成され、そのサイズも基本的には同一である。
【００２７】
周辺ＴＦＴは、スイッチング動作を行うものであり、第２ＴＦＴとは異なる電源（Ｖｄｄ）により高速動作する。従って、そのゲート長Ｌは、小さいものが好適である。
【００２８】
一方、第２ＴＦＴ２１は、そのゲート電圧の制御により、有機ＥＬ素子５１への電流量を制御して表示輝度の制御を行うものである。従って、所定の範囲の電流量を正確に制御できる必要がある。本実施形態の第２ＴＦＴ２１では、ゲート長Ｌが長くなっている。そこで、低電流領域においても、ゲート電圧による電流量制御を確実に行えるという効果が得られる。このようにゲート長Ｌを大きくすると、ＴＦＴの動作が遅くなる。しかし、第２ＴＦＴは、補助容量ＣＳに保持される電圧によって、通常１フレームの期間同一の電流を流し続ける。従って、スイッチのオンオフ動作が高速である必要がなく、ゲート長Ｌを大きくすることで、好適な特性を得ることができる。
【００２９】
なお、図２において第２ＴＦＴ２１は、並列接続される２つのトランジスタの内、１つのトランジスタのみを示している。
【００３０】
ここで、第２ＴＦＴ２１のゲート長Ｌを設定する場合、次の条件を満足する必要がある。
【００３１】
（ｉ）画素の第２ＴＦＴに流れる電流Ｉｄｓは、周辺ＴＦＴに比べ微小な電流であり、有機材料に応じたオン電流（Ｉｏｎ：白表示）と、オフ電流（Ｉｏｆｆ：黒表示）が存在し、適切な階調表示の場合、Ｉｏｎ／Ｉｏｆｆ≧１００を満足する必要がある。
【００３２】
（ｉｉ）そして、このような広範囲の電流制御を現在開発されている有機材料で形成される有機ＥＬ素子を駆動する第２ＴＦＴ２１において実現するには、バラツキや劣化特性を考慮し、電源ラインＶＬの電圧として所定の最低電源電圧ＰＶｄｄｍｉｎと、最短ゲート長Ｌｍｉｎが必要である。また、オン電流Ｉｏｎを流せる最大電源電圧ＰＶｄｄｍａｘと最長ゲート長Ｌｍａｘも存在する。
【００３３】
上述のような条件を満足するためには、図３に斜線で示すように、第２ＴＦＴ２１を有効な動作範囲内で動作させるために、適切なゲート長Ｌの許容範囲が存在する。そして、このゲート長Ｌは、周辺トランジスタにおいて適切なゲート長と比べ必ず長くなる。従って、本実施形態に係る第２ＴＦＴ２１により、好適な階調制御が行え、かつ周辺トランジスタにおいて、十分な高速動作を維持することができる。また、周辺トランジスタは、電源をＶｄｄとし、ゲート電圧で決まる最大駆動電流Ｉｄｓｍａｘで動作する。
【００３４】
さらに、周辺トランジスタにおいて、十分な電流を得、また第２駆動ＴＦＴ２１においてＩｏｎを確保するためには、ゲート幅Ｗとしてほぼ同一のものが必要であり、第２ＴＦＴ２１のゲート長Ｌ／ゲート幅Ｗを周辺回路におけるＴＦＴのゲート長Ｌ／ゲート幅Ｗに比べ大きくすることが必要になる。
【００３５】
なお、周辺トランジスタのゲート幅Ｗ／ゲート長Ｌは５〜５００μｍ／１〜１０μｍ，第２駆動ＴＦＴのゲート幅Ｗ／ゲート長Ｌは５〜１０μｍ／１０〜１００μｍ程度が好ましい。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、駆動トランジスタのゲート長を大きくまたはゲート幅／ゲート長比を小さく設定する。そこで、電流量を小さくすることができ、かつ広範囲で確実な電流量制御が行える。
【図面の簡単な説明】
【図１】実施形態に係る第２ＴＦＴを含む画素の構成を示す図である。
【図２】第２ＴＦＴと周辺ＴＦＴの構成を示す図である。
【図３】適切なゲート長の示す図である。
【図４】画素回路の構成を示す図である。
【図５】有機ＥＬパネルの全体構成を示す図である。
【符号の説明】
２１　第２ＴＦＴ、６０　垂直ドライバ回路、６２　水平ドライバ回路。
【図１】
2004061774.tif 000003
【図２】
2004061774.tif 000004
【図３】
2004061774.tif 000005
【図４】
2004061774.tif 000006
【図５】
2004061774.tif 000007