(57)【要約】【課題】薄膜化した半導体装置を高い歩留りで製造することのできる半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、（ａ）半導体基板上方にはんだ接合用突起を備えた半導体ウエハのはんだ接合用突起を備えた表面上に、はんだ接合用突起間の空間を充填し、半導体ウエハに対して第１の接着力を示す樹脂層を形成する工程と、（ｂ）前記樹脂層に対して前記第１の接着力より大きい第２の接着力を示す背面研削テープを、前記樹脂層上に貼着する工程と、（ｃ）前記半導体基板の背面を研削する工程と、（ｄ）前記半導体ウエハから前記背面研削テープを剥離し、この時前記樹脂層を前記背面研削テープと共に剥離する工程とを含む。【選択図】  図１
2004273604.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上方にはんだ接合用突起を備えた半導体ウエハのはんだ接合用突起を備えた表面上に、はんだ接合用突起間の空間を充填し、半導体ウエハに対して第１の接着力を示す樹脂層を形成する工程と、
（ｂ）前記樹脂層に対して前記第１の接着力より大きい第２の接着力を示す背面研削テープを、前記樹脂層上に貼着する工程と、
（ｃ）前記半導体基板の背面を研削する工程と、
（ｄ）前記半導体ウエハから前記背面研削テープを剥離し、この時前記樹脂層を前記背面研削テープと共に剥離する工程と、
を含む半導体装置の製造方法。
【請求項２】
前記工程（ｃ）は、前記半導体基板の厚さを前記はんだ接合用突起の高さよりも小さくなるまで前記半導体基板の背面を研削し、前記工程（ｄ）は、研削した前記半導体基板の背面を支持面上に支持して前記背面研削テープを剥離する請求項１記載の半導体装置の製造方法。
【請求項３】
さらに、
（ｅ）前記半導体ウエハを支持面上に支持し、前記半導体ウエハを半導体チップにダイシングする工程、
を含む請求項２記載の半導体装置の製造方法。
【請求項４】
（ａ）半導体基板上方にはんだ接合用突起を備えた半導体ウエハのはんだ接合用突起を備えた表面上に、フラックス機能を付与され、半導体ウエハに対して第１の接着力を示す樹脂層を形成する工程と、
（ｂ）前記樹脂層に対して前記第１の接着力より低い第２の接着力を示す背面研削テープを、前記樹脂層上に貼着する工程と、
（ｃ）前記半導体基板の背面を研削する工程と、
（ｄ）前記背面研削テープを前記樹脂層から剥離する工程と、
（ｅ）前記樹脂層を備えた前記半導体ウエハを回路基板上にフリップチップ実装する工程と、
を含む半導体電子部品の製造方法。
【請求項５】
前記回路基板は、はんだ接合用金属層パターンを有し、前記工程（ｅ）は前記はんだ接合用突起を接合温度で溶融させ、前記金属層パターンに接合する請求項４記載の半導体電子部品の製造方法。
【請求項６】
前記樹脂層は前記接合温度より低い軟化点を有し、前記工程（ｅ）は前記半導体基板と前記回路基板との間の空間をボイドなく前記樹脂層で満たす請求項５記載の半導体電子部品の製造方法。
【請求項７】
前記工程（ｅ）は、前記樹脂層を前記半導体基板側面には回り込ませない請求項６記載の半導体電子部品の製造方法。
【請求項８】
（ａ）半導体基板上方にはんだ接合用突起を備え、はんだ接合用突起間をフラックス機能を備えた樹脂層が充填する複数の半導体チップを準備する工程と、
（ｂ）前記複数の半導体チップをはんだ接合用金属パターンを有する回路基板上にフリップチップ実装する工程と、
（ｃ）前記回路基板上の前記複数の半導体チップをポッティング樹脂で覆う工程と、
（ｄ）前記ポッティング樹脂、前記複数の半導体チップの背面を研磨する工程と、
を含む半導体電子部品の製造方法。
【請求項９】
さらに、
（ｅ）背面を研削した前記複数の半導体チップの該背面に共通の放熱板を取り付ける工程、
を含む請求項８記載の半導体電子部品の製造方法。
【請求項１０】
はんだ接合用金属パターンを有する回路基板と、
半導体基板上方にはんだ接合用突起を備え、前記回路基板の金属パターン上にフリップチップ実装された複数の半導体チップと、
前記複数の半導体チップの各々と、前記回路基板との間の空間を充填する樹脂層と、
前記複数の半導体チップの側面を覆うポッティング樹脂と、
を有する半導体電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置又は半導体電子部品の製造方法と半導体電子部品とに関し、特に半導体基板の背面を研削した、半導体装置または半導体電子部品の製造方法と半導体電子部品とに関する。
【０００２】
【従来の技術】
半導体チップを回路基板上に直接フリップチップ実装することにより、電子部品の厚さを低減することができる。フリップチップ実装のため、半導体チップには複数のはんだ接合用突起（バンプ）が形成され、エポキシ回路基板等の回路基板上に形成されたはんだ接合用金属層パターン（ランド）にはんだ接合される。
【０００３】
ＩＣカード等の最終製品の厚さを薄くするためには、回路基板の厚さを薄くすると共に、フリップチップ実装する半導体チップの厚さを薄くすることが望まれる。半導体ウエハは、通常約５００μｍ〜１０００μｍの厚さを有するが、半導体集積回路として機能する領域は表面から高々２〜３μｍの層である。
【０００４】
すなわち、半導体チップの厚さ数百μｍの内電気的に利用されている厚さはごく一部、例えば１％以下であり、残りの厚さは物理的支持力を提供するために用いられている。最終製品の電気的機能が確保され、物理的支持力が満足されれば、半導体チップの厚さは、薄ければ薄いほど最終製品の薄型化に有効である。
【０００５】
半導体ウエハをウエハとして扱う工程においては、半導体ウエハはウエハとしての支持力を有することが望ましい。しかし、半導体ウエハをスクライビングして多数の半導体チップとして取り扱う工程においては、ウエハレベルの支持力は不必要となる。すなわち、半導体基板を薄膜化する可能性が増大する。半導体基板を薄くすることにより、ＩＣカード等の最終製品を薄くすることが可能となる。
【０００６】
以下、半導体チップをフリップチップ実装する技術の具体例を説明する。
特開２０００−１８８３０８は、フリップチップボンディングされる半導体チップの上面に形成される複数のボンディングパッドの均一性を高めるため、半導体ウエハの接続部にはんだボールを埋め込み、はんだボールを埋め込む樹脂層の一部を除去すると共に、はんだボールの表面を露出させ、導電面を露出させることにより、半導体電子部品を効率的に製造する方法を提案している。
【０００７】
特開２００１−１６８１２４は、バンプを形成した半導体ウエハ表面上に、粘着層を備えた保護テープを貼付し、保護テープと半導体ウエハとの密着性を高めた後、半導体ウエハの背面を研削する方法を提案している。
【０００８】
特開２００２−１１８１４７は、バンプを備えた半導体ウエハ上に、基材テープ上に樹脂層を備えたテープを貼り付け、半導体基板背面を研削し、その後樹脂層を半導体基板表面上に残し、基材テープのみを剥離する方法を提案している。
【０００９】
特開２０００−３１１８５は、はんだ層を備えた半導体ウエハ表面上にフラックス層を塗布し、はんだ層をリフローして丸め込み、その表面上にバックグラインド用テープ貼着し、半導体ウエハ背面をバックグラインドし、その後テープを剥離し、フラックス層を除去する方法を提案している。なお、はんだ層をリフローして丸め込んだ後、一旦フラックス層を除去し、レジスト等の保護層を形成し、その上にバックグラインド用テープを貼着することも提案している。
【００１０】
特開２００１−１６８２７５は、回路基板上に複数の半導体チップをフリップチップ実装し、複数の半導体チップの背面を共通に研削し、薄膜化することを提案している。
【００１１】
【特許文献１】
特開２０００−１８８３０８号公報
【特許文献２】
特開２００１−１６８１２４号公報
【特許文献３】
特開２００２−１１８１４７号公報
【特許文献４】
特開２０００‐３１１８５号公報
【特許文献５】
特開２００１−１６８２７５号公報
【００１２】
【発明が解決しようとする課題】
以上説明したように、半導体チップを薄膜化する種々の技術が提案されている。しかしながら、高い歩留りで欠陥のない半導体チップを製造することは容易でなかった。
【００１３】
バンプ形式のウエハの厚さを薄くする方法は、特開２００１−１６８１２４、特開２００２−１１８１４７に開示されているが、特開２００１−１６８１２４では粘着層がバンプ間を充填しウエハの保持力を維持するが、バンプ高さが、１００μｍ以上と高くなると充填性が不十分となり易い。バンプ高さ１００μｍの時、例えばウエハ厚を８０μｍ以下に研削する場合、研削中の振動でウエハが割れる事がしばしば発生する。
【００１４】
特開２００２−１１８１４７では研削後、樹脂層を除去する必要があるが、ウエハ厚が２００μｍ未満のものは割れ易く、浸漬工程や乾燥工程で割れが発生し易い。ウエハ厚が１００μｍ未満の物では研削後、ウエハ背面全体を保持する樹脂除去処理は困難である。
【００１５】
ウエハ研削後にはんだバンプを転写する方法も考案できるが、ウエハ厚が１００μｍ未満の場合表面の配線や保護膜等の応力でウエハは大きく反っており、ウエハの固定が困難である。
【００１６】
本発明の目的は、薄膜化した半導体装置を高い歩留りで製造することのできる半導体装置の製造方法を提供することである。
本発明の他の目的は、薄膜化した半導体装置を備えた電子部品を高い歩留りで製造する製造方法を提供することである。
【００１７】
本発明のさらに他の目的は、薄膜化した半導体装置を複数個備えた半導体電子部品を提供することである。
【００１８】
【課題を解決するための手段】
本発明の１観点によれば、（ａ）半導体基板上方にはんだ接合用突起を備えた半導体ウエハのはんだ接合用突起を備えた表面上に、はんだ接合用突起間の空間を充填し、半導体ウエハに対して第１の接着力を示す樹脂層を形成する工程と、（ｂ）前記樹脂層に対して前記第１の接着力より大きい第２の接着力を示す背面研削テープを、前記樹脂層上に貼着する工程と、（ｃ）前記半導体基板の背面を研削する工程と、（ｄ）前記半導体ウエハから前記背面研削テープを剥離し、この時前記樹脂層を前記背面研削テープと共に剥離する工程と、を含む半導体装置の製造方法が提供される。
【００１９】
本発明の他の観点によれば、（ａ）半導体基板上方にはんだ接合用突起を備えた半導体ウエハのはんだ接合用突起を備えた表面上に、フラックス機能を付与され、半導体ウエハに対して第１の接着力を示す樹脂層を形成する工程と、（ｂ）前記樹脂層に対して前記第１の接着力より低い第２の接着力を示す背面研削テープを、前記樹脂層上に貼着する工程と、（ｃ）前記半導体基板の背面を研削する工程と、（ｄ）前記背面研削テープを前記樹脂層から剥離する工程と、（ｅ）前記樹脂層を備えた前記半導体ウエハを回路基板上にフリップチップ実装する工程と、を含む半導体電子部品の製造方法が提供される。
【００２０】
本発明のさらに他の観点によれば、（ａ）半導体基板上方にはんだ接合用突起を備え、はんだ接合用突起間をフラックス機能を備えた樹脂層が充填する複数の半導体チップを準備する工程と、（ｂ）前記複数の半導体チップをはんだ接合用金属パターンを有する回路基板上にフリップチップ実装する工程と、（ｃ）前記回路基板上の前記複数の半導体チップをポッティング樹脂で覆う工程と、（ｄ）前記ポッティング樹脂、前記複数の半導体チップの背面を研磨する工程と、を含む半導体電子部品の製造方法が提供される。
【００２１】
本発明の他の観点によれば、はんだ接合用金属パターンを有する回路基板と、半導体基板上方にはんだ接合用突起を備え、前記回路基板の金属パターン上にフリップチップ実装された複数の半導体チップと、前記複数の半導体チップの各々と、前記回基板との間の空間を充填する樹脂層と、前記複数の半導体チップの側面を覆うポッティング樹脂と、を有する半導体電子部品が提供される。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。
図１（Ａ）〜（Ｆ）は、本発明の第１の実施例による半導体装置の製造方法を示す断面図である。
【００２３】
図１（Ａ）に示すように、半導体素子を形成した半導体基板１０の表面には、パッド電極１１が形成されている。パッド電極１１の周辺部を覆うように、カバー樹脂層１２が形成される。パッド電極１１の表面から、カバー樹脂層１２の上に延在するように、金属層１４が形成される。金属層１４は、その上にはんだ層を形成し、溶融してにはんだバンプ１６を形成する際、はんだバンプ１６の径を制限する機能を有する層である。
【００２４】
図１（Ｂ）は、半導体基板１０の構成例を概略的に示す。シリコン基板２１の表面には、シャロートレンチアイソレーション（ＳＴＩ）による素子分離領域２２が形成されている。素子分離領域２２は、シリコン基板２１の表面に多数の活性領域を画定する。活性領域には、ｐ型ウエルＷｐ及びｎ型ウエルＷｎが形成される。ｐ型ウエルＷｐには、ｎチャネルトランジスタＴｎが形成され、ｎ型ウエルＷｎには、ｐチャネルトランジスタＴｐが形成される。
【００２５】
トランジスタのゲート電極を覆って、第１層間絶縁膜２３が形成され、第１層間絶縁膜を貫通するビア孔が形成される。ビア孔には、例えばタングステンプラグ等の導電性プラグ２４が形成される。第１層間絶縁膜２３の表面上に、第１配線層２５が形成され、第２層間絶縁膜２６で覆われる。第２層間絶縁膜２６に必要な接続孔を形成し、第２配線層２７が形成される。第２配線層２７は、第３層間絶縁膜２８で覆われる。
【００２６】
このようにして、多層配線を形成した後、最上層としてパッシベーション層２９が形成され、パッシベーション層２９の表面上に、パッド電極１１が形成される。パッド電極１１の周辺部を覆うように、カバー樹脂層１２が形成されている。
【００２７】
図１（Ａ）に戻って、はんだバンプ１６を覆うように、樹脂層２ａを形成する。樹脂層２ａは、バンプ間の充填性がよい柔軟な材料を用いる。溶媒に溶融した樹脂材料を用いることにより、半導体ウエハに過度の応力を印加することなく、充填性のよい樹脂層を形成できる。又、樹脂層２ａは、ベーキング後半導体ウエハ１に対して適度の接着性を有する。
【００２８】
樹脂層２ａは、例えば扇化学製ＳＭＰ−１００、日立化成製ＨＩＭＡＬ、太陽インキ製ＫＳＳＺ等で形成することができる。樹脂層２ａは、例えばスピンコート、印刷充填、ラミネート等により形成する。粘度調整、取扱いが簡便な印刷充填法がより好ましい。
【００２９】
図１（Ｃ）に示すように、樹脂層２ａの溶媒を蒸発させ、樹脂を乾燥させると、厚さの減少した樹脂層２ｂが得られる。例えば、図１（Ａ）の状態で、高さ１００μｍのバンプ１６を埋め込むように、厚さ１４０μｍの樹脂層２ａを形成する。ベーキングを行ない溶媒を蒸発させた後、樹脂層２ｂは厚さ約９０μｍになる。はんだバンプ１６の表面は、樹脂層２ｂで薄く覆われている。
【００３０】
図１（Ｄ）に示すように、乾燥させた樹脂層２ｂの表面上に、背面研削用テープ４を貼り付ける。背面研削テープ４は、樹脂層２ｂと半導体ウエハとの接着力よりも、テープ４と樹脂層２ｂとの接着力の大きいように材料を選択する。背面研削テープは、例えば三井化学製スーパーソフトテープで構成できる。樹脂層２ｂがバンプ間を充填し、その上にテープ４を貼り付けることにより、半導体ウエハは強固に保持され、背面研削工程を行なうことが可能になる。半導体基板１０の背面を研削し、例えば厚さ６０μｍまで薄膜化する。
【００３１】
図１（Ｅ）に示すように、研削工程の後、半導体ウエハを接着性を有する支持表面３０の上に保持し、テープ４を半導体ウエハから剥離する。この時、樹脂層２ｂはテープ４に対し、半導体ウエハよりも強い力で接着されているため、テープ４と共に剥離される。
【００３２】
図１（Ｆ）に示すように、支持表面３０に保持された半導体ウエハに対してダイシング工程を行ない、各半導体チップに分離する。その後、半導体チップを支持表面３０から分離する。本実施例に従い、通常の剥離条件を用い、バンプ間を充填した樹脂をテープと共に剥離することができた。
【００３３】
この技術はウエハレベルのＣＳＰの背面研削にも応用できる。ウエハレベルのＣＳＰの一形態である、Ｓｉｍｐｌｉｆｉｅｄ  Ｓｕｐｅｒ  ＣＳＰで、高さ２５０μｍ、ピッチ５００μｍのはんだバンプをウエハ全体に形成した。このバンプ付ウエハを用い図１（Ａ）の様にはんだバンプ１６を覆うように樹脂層２ａを厚さ３００μｍで形成する。ベーキングを行ない溶媒を蒸発させた後、樹脂層２ｂは厚さ約２００μｍになる。又、はんだバンプ１６の表面は樹脂層２ｂで薄く覆われている。
【００３４】
図１（Ｄ）に示す様にこのウエハ表面に、背面研削用テープを貼り付け、厚さ２００μｍまで研削する。図１（Ｅ）に示す様に、研削後、このウエハを接着性を有する支持表面３０上に保持し、テープ４と共に樹脂層をウエハから剥離する。
【００３５】
図２（Ａ）〜（Ｄ）、図３（Ｅ）〜（Ｈ）は、本発明の第２の実施例による電子部品の製造方法を示す断面図である。
図２（Ａ）に示すように、前述同様のはんだバンプ付半導体ウエハ１の表面にバンプ間を充填する樹脂層５ａを塗膜する。例えば、印刷により樹脂層５ａの塗膜を行ない、バンプをほぼ埋め込んだ状態で樹脂層５ａを形成する。例えば、高さ２５０μｍのはんだバンプ１６を埋め込んで、厚さ約３００μｍの樹脂層５ａを形成する。本実施例において塗膜する樹脂は、カルボン基等のフラックス機能が付与され、Ｂステージ状態で保持でき、背面研削後に研削用テープをピールする際、半導体ウエハ上にそのまま残る程度の接着性を半導体ウエハとの間で有する樹脂である。
【００３６】
図２（Ｂ）に示すように、樹脂層５ａをベーキングし、乾燥させる。乾燥した樹脂層５ｂは、例えば厚さ約２３０μｍになる。１１０℃でベークすることにより樹脂をＢステージ化できる。樹脂層５ｂは、半導体ウエハに対し、強い第１の接着力を有し、その上に貼り付けられるテープに対しては第１の接着力よりも弱いが、背面研削を可能とする接着力を示す材料である。例えば、樹脂層５ａとして住友ベークライト製ウエハレベルアンダーフィル材料を用いることができる。
【００３７】
図２（Ｃ）に示すように、ベーキングした樹脂層５ｂの表面上に、背面研削用テープ４を貼り付ける。背面研削テープ４は、例えば三井化学製スーパーソフトテープで構成できる。この状態で、半導体基板１０の背面研削を行ない、例えば厚さ２００μｍにする。
【００３８】
図２（Ｄ）に示すように、半導体ウエハの背面を支持表面３０上に支持し、テープ４を剥離する。樹脂層５ｂは、強い接着力で半導体ウエハに接着しており、テープ４のみが剥離される。その後、前述の実施例同様ダイシング工程を行ない、半導体ウエハから個々の半導体チップを分離する。
【００３９】
図３（Ｅ）は、図２（Ｄ）の工程を経て作成した半導体チップを、フリップチップ実装するために裏返した状態を示す。
図３（Ｆ）に示すように、絶縁基板６１にバンプ接着用ランド等の配線層６２を形成した回路基板６の上に、薄膜化した半導体基板１０ｘを有する半導体チップを配置する。
【００４０】
図３（Ｇ）に示すように、半導体チップを下方に押圧しつつ加熱する。はんだバンプ１６はリフロー、変形して扁平なはんだバンプ１６ｃとなり、接着面積を増加させる。この時、樹脂層５ｂも変形し、５ｃの状態となる。
【００４１】
図３（Ｈ）に示すように、加熱、押圧を続けることにより、樹脂５ｃが回路基板６の表面にボイドなく密着し、バンプ１６ｄが半導体チップ上の金属層１４と回路基板６上のランド６２間を低抵抗で接続する。樹脂層５ｄは、半導体チップと回路基板間の空間をボイドなく充填するが、半導体チップ側面においては若干側方に張り出すものの、半導体基板の側面は覆わない。
【００４２】
本実施例において、半導体チップは、半導体基板の厚さが薄いにもかかわらず、アンダーフィル樹脂層の機械強度で補強されているため、ハンドリングで半導体チップが破壊することが防止される。通常のフリップチップボンダーで実装することも、パッケージの搭載に用いる実装装置で実装することも可能である。
【００４３】
Ｂステージ状態の樹脂を温度８０〜１００℃で搭載すると、タック性が発現し、搭載時に位置ずれすることが防止される。はんだリフロー時には、アンダーフィル樹脂の持つフラックス機能により、チップは回路基板に効率的に実装される。又、アンダーフィル樹脂をそのまま残せるため、搭載後のアンダーフィル充填工程を省略することができる。
【００４４】
図４（Ａ）〜（Ｄ）は、本発明の第３の実施例による電子部品の製造方法を示す断面図である。
先ず、２（Ａ）、（Ｂ）に示すように、半導体ウエハ上にフラックス機能を付与した樹脂層５ｂを塗布する。背面研削することなく、図２（Ｄ）に示すように、ダイシングを行ない、半導体ウエハから半導体チップを分離する。
【００４５】
図４（Ａ）に示すように、絶縁基板６１と配線６２とを含む回路基板６の上に、複数の半導体チップ３ａ、３ｂをフリップチップ実装する。各半導体チップにおける半導体基板１０は、背面研削されておらず初期の厚さを有する。
【００４６】
図４（Ｂ）に示すように、ポッティング樹脂７で半導体チップ３ａ、３ｂを覆い、チップ間の間隙を充填する。
図４（Ｃ）に示すように、ポッティング樹脂７で覆われた状態の半導体チップ３ａ、３ｂの背面を研削する。ポッティング樹脂７は、１ＧＰａ以上のヤング率を有するものを選択する。ヤング率が高いと、半導体チップの研削面に欠けを発生させることが防止される。半導体基板がポッティング樹脂内に埋め込まれた構造で研削工程を行なうため、チップ裏面に欠け等が生じ難い。
図４（Ｄ）に示すように、必要に応じ研削した半導体チップ裏面に放熱板８を取り付ける。放熱特性が改善できるト共に、半導体電子部品の機械的強度を補強することもできる。
【００４７】
以上実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。例えば、種々の変更、改良、組み合せが可能なことは当業者に自明であろう。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、欠陥を生じさせることを低減しつつ、半導体装置又は電子部品の薄膜化を実現することが可能である。ウエハ厚が薄くなった事により放熱効果が増し、熱特性に優れた半導体部品を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体装置の製造方法の主要工程を示す断面図である。
【図２】本発明の第２の実施例による電子部品の製造方法の主要工程を示す断面図である。
【図３】本発明の第２の実施例による電子部品の製造方法の主要工程を示す断面図である。
【図４】本発明の第３の実施例による電子部品の製造方法を概略的に示す断面図である。
【符号の説明】
１  半導体ウエハ
２  樹脂層
３  半導体チップ
４  背面研削用テープ
６  回路基板
７  ポッティング樹脂
８  放熱板
１０  半導体基板
１１  パッド電極
１２  カバー樹脂層
１４  金属層
１６  はんだバンプ
６１  絶縁基板
６２  配線
【図１】
2004273604.tif 000003
【図２】
2004273604.tif 000004
【図３】
2004273604.tif 000005
【図４】
2004273604.tif 000006