(57)【要約】【課題】熱膨張係数差によって半導体素子と配線基板との間に生じてしまう応力を緩和できるようにした半導体装置及びその製造方法を提供する。【解決手段】複数のパッド電極を素子形成面の周縁部に有する半導体素子１と、所定の銅配線層を有し、この半導体素子１の素子形成面側を支持する中継基板５と、一端を半導体素子１のパッド電極に接合され、他端を半導体素子１と向かい合う中継基板５上の銅配線層に接合されたバンプ１１とを備え、中継基板５は、半導体素子１の角部を平面視で内側外側から挟み込み、且つその角部に沿ったＬ字状のスリット部７Ａ及び７Ｂを備えたものである。【選択図】  図５
2004247464.tif 000002
【特許請求の範囲】
【請求項１】
複数の端子部を素子形成面の周縁部に有する半導体素子と、
所定の配線パターンを有し、前記半導体素子の素子形成面側を支持する配線基板と、
一端を前記半導体素子の端子部に接合され、他端を当該半導体素子と向かい合う配線基板の配線パターンに接合された導電部材とを備え、
前記配線基板は、
前記半導体素子の角部を平面視で内側外側から挟み込み、且つその角部に沿ったＬ字状の溝部またはスリット部を少なくとも一対備えていることを特徴とする半導体装置。
【請求項２】
前記導電部材は、
前記溝部またはスリット部によって内側と外側から挟み込まれていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記溝部またはスリット部は、
前記半導体素子の角部に対してＲ状であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記配線基板を第１の配線基板とすると共に、前記導電部材を第１の導電部材とし、さらに前記溝部またはスリット部を第１の溝部またはスリット部としたとき、
所定の配線パターンを有し、前記第１の配線基板の半導体素子が取り付けられた面の反対側を支持する第２の配線基板と、
一端を前記第１の配線基板の配線パターンに接合され、他端を当該第１の配線基板と向かい合う第２の配線基板の配線パターンに接合された第２の導電部材とを備え、
前記第２の配線基板は、
平面視で前記第１の配線基板の角部に沿ったＬ字状の第２の溝部またはスリット部を備えたことを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
複数の端子部を素子形成面の周縁部に有する半導体素子の該素子形成面側を所定の配線パターンを有する配線基板に取り付ける工程と、
前記半導体素子の端子部に導電部材の一端を接合すると共に、他端を当該半導体素子と向かい合う配線基板の配線パターンに接合する工程と、
前記半導体素子の角部を平面視で内側外側から挟み込み、且つその角部に沿うようなＬ字状の溝部またはスリット部を前記配線基板に少なくとも一対形成する工程、とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、ＢＧＡ等のエリアレイパッケージを有するＬＳＩに適用して好適な半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ等の電子機器に搭載される半導体装置はますます高集積化しつつある。これに伴って、半導体装置の多ピン化、狭ピッチ化も進みつつあり、ＢＧＡ（ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）等のエリアアレイパッケージが普及しつつある。
【０００３】
図１１は従来例に係る半導体装置９０の構成例を示す断面図である。この半導体装置９０は、ＢＧＡ型のＬＳＩである。この半導体装置９０では、シリコンチップからなる半導体素子（図示せず）の素子形成面側が中継基板９２に実装され、表面実装された半導体素子が樹脂パッケージ９３によって封止されている。
図１１に示す中継基板９２は、ガラス布にエポキシ樹脂を含浸させたガラスエポキシプリプレグと、パターニングされた銅配線層とが多層に積み重ねられて形成されたものである。中継基板９２の最上面とした最下面は銅配線層である。また、最上面から最下面までの各銅配線層は、内壁面がめっき処理されたスルーホールによって、必要に応じて接続されている。図１１に示すように、この中継基板９２は板状であり、その表面は平らである。
【０００４】
この中継基板９２の最上面にある銅配線層と、中継基板９２に表面実装された半導体素子間の電気的接続は、バンプによって行なわれる（例えば、特許文献１参照。）。このバンプは、はんだからなるものである。
また、図１１に示すように、この中継基板９２の下面は、ガラスエポキシプリプレグからなるプリント配線基板９４に実装されている。このプリント配線基板９４の上面には、複数の配線パターン（図示せず）が設けられており、プリント配線基板９４上面の配線パターンと、中継基板９２の最下面にある銅配線層とがボール電極によって電気的に接続されている（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開平１１−１３５６７５号公報
【特許文献２】
特開２０００−１００８６６号公報
【特許文献３】
特開平１０−１８９８１５号公報
【特許文献４】
特開平１０−１５０１１７号公報
【特許文献５】
特開平６−３４２９６６号公報
【０００６】
【発明が解決しようとする課題】
ところで、従来例に係る半導体装置９０によれば、半導体素子はシリコンチップからなり、中継基板９２はガラスエポキシプリプレグからなるので、半導体素子９１と中継基板９２との間で熱膨張係数の整合性がとれていない。
このため、ボール電極をプリント配線基板９４上面の配線パターンに接合するはんだリフロー等の加熱工程では、半導体素子９１と中継基板９２はそれぞれ異なる膨張率で膨張してしまい、半導体素子９１と中継基板９２を電気的に接続するバンプに過大な応力が負荷されてしまうといった問題があった。バンプにかかる応力が大きいと、バンプ自体が壊れるおそれがあり、半導体素子９１と中継基板９２との電気的接続の信頼性が低下してしまうという問題があった。
【０００７】
そこで、本発明は、このような従来技術の問題点を解決したものであって、熱膨張係数差によって半導体素子と配線基板との間に生じてしまう応力を緩和できるようにした半導体装置及びその製造方法の提供を目的とする。
【０００８】
【課題を解決するための手段】
上記した課題を解決するために、本発明に係る第１の半導体装置は、複数の端子部を素子形成面の周縁部に有する半導体素子と、所定の配線パターンを有し、半導体素子の素子形成面側を支持する配線基板と、一端を半導体素子の端子部に接合され、他端を当該半導体素子と向かい合う配線基板の配線パターンに接合された導電部材とを備え、配線基板は、半導体素子の角部を平面視で内側外側から挟み込み、且つその角部に沿ったＬ字状の溝部またはスリット部を少なくとも一対備えていることを特徴とするものである。
【０００９】
本発明に係る第２の半導体装置は、上述した第１の半導体装置において、導電部材は、この溝部またはスリット部によって内側と外側から挟み込まれていることを特徴とするものである。
本発明に係る第３の半導体装置は、上述した第１、第２の半導体装置において、この溝部またはスリット部は、半導体素子の角部に対してＲ状であることを特徴とするものである。
【００１０】
本発明に係る第４の半導体装置は、上述した第１〜第３の半導体装置において、この配線基板を第１の配線基板とすると共に、この導電部材を第１の導電部材とし、さらにこの溝部またはスリット部を第１の溝部またはスリット部としたとき、所定の配線パターンを有し、第１の配線基板の半導体素子が取り付けられた面の反対側を支持する第２の配線基板と、一端を第１の配線基板の配線パターンに接合され、他端を当該第１の配線基板と向かい合う第２の配線基板の配線パターンに接合された第２の導電部材とを備え、第２の配線基板は、平面視で第１の配線基板の角部に沿ったＬ字状の第２の溝部またはスリット部を備えたことを特徴とするものである。
【００１１】
ここで、半導体素子はシリコンからなり、配線基板はガラスエポキシプリプレグやセラミック等のシリコン以外の材料からなることが普通である。このため、半導体素子と配線基板とでは熱膨張係数が異なり、はんだリフロー等の加熱工程では、半導体素子と配線基板は異なる膨張率で膨張してしまう。また、半導体素子は、シリコンウェハが矩形にダイシングされて形成されることが通常である。このため、半導体素子の中で最も寸法長の大きい対角線上の一端、即ち半導体素子の角部周辺で、半導体素子と配線基板との間に特に大きな応力が生じる。
【００１２】
本発明に係る第１〜第４の半導体装置によれば、半導体素子の素子形成面側を支持する配線基板には、この半導体素子の角部を平面視で内側外側から挟み込み、且つその角部に沿ったＬ字状の溝部またはスリット部が少なくとも一対設けられている。従って、特に、半導体素子の角部にかかる応力を緩和することができ、半導体素子と配線基板との電気的接続の信頼性を向上させることができる。
【００１３】
本発明に係る半導体装置の製造方法は、複数の端子部を素子形成面の周縁部に有する半導体素子の該素子形成面側を所定の配線パターンを有する配線基板に取り付ける工程と、この半導体素子の端子部に導電部材の一端を接合すると共に、他端を当該半導体素子と向かい合う配線基板の配線パターンに接合する工程と、半導体素子の角部を平面視で内側外側から挟み込み、且つその角部に沿うようなＬ字状の溝部またはスリット部を配線基板に少なくとも一対形成する工程、とを有することを特徴とするものである。
【００１４】
本発明に係る半導体装置の製造方法によれば、半導体素子の角部の内側と外側で、この半導体素子にかかる応力を緩和することができ、半導体素子と配線基板間の電気的接続の信頼性を向上させることができる。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態について説明する。
図１は本発明の実施の形態に係る半導体装置１００の構成例を示す概念図である。この半導体装置１００は、ＢＧＡ型のパッケージを有するＬＳＩである。この半導体装置１００は、素子形成面の周縁部に複数のバッド電極を有する半導体素子と、この半導体素子を封止する樹脂パッケージ３と、銅配線層を有して半導体素子の素子形成面側を支持する中継基板（インターポーザ）５と、一端を半導体素子の端子部であるパッド電極に接合され、他端を中継基板５の最上面にあってパッド電極と向かい合う銅配線層に接合されたバンプとを備えている。また、この半導体装置１００は、プリント配線基板９と、一端を中継基板５の最下面にある銅配線層に接合され、他端をこの中継基板５と向かい合うプリント配線基板９上面の配線パターンに接合されたボール電極とを備えている。
【００１６】
図２は半導体素子１におけるバンプ１１の配置例を示す概念図である。図２における実線外枠は、樹脂パッケージ３の輪郭を示す。また、図２における破線内枠は、樹脂パッケージによって封止された半導体素子１の輪郭を示す。
半導体素子１は、例えばシリコンウェハの素子形成面側に多数の集積回路素子を形成した後に、このシリコンウェハを集積回路素子毎に１個１個矩形にダイシングして形成されたものである。この半導体素子１の大きさは、例えば縦×横×厚さ＝８ｍｍ×８ｍｍ×１００μｍ程度である。樹脂パッケージ３の大きさは、例えば縦×横×厚さ＝１０ｍｍ×１０ｍｍ×１ｍｍ程度である。
【００１７】
また、この半導体素子１の素子形成面の周縁部には、複数のパッド電極が設けられている。パッド電極とは、集積回路を保護する保護膜から、この集積回路素子を構成するＭＯＳトランジスタのソース・ドレインや、ゲート電極等をそれぞれ引き出す端子部である。これらのパッド電極も含めて半導体素子１は樹脂パッケージ３に覆われている。
【００１８】
バンプ１１は、図２に示すように、この半導体素子１の素子形成面側の周縁部に多数設けられている。これらのバンプ１１は、その一端が上述したパッド電極に接続し、その他端が樹脂パッケージ３から僅かに露出している。バンプ１１の横列の寸法幅をＷＢＵＭＰとしたとき、ＷＢＵＭＰ＝１ｍｍ程度である。
図３は中継基板５の構成例を示す平面図である。この中継基板５は、ガラス布にエポキシ樹脂を含浸させたガラスエポキシプリプレグと、パターニングされた銅配線層とが多層に積み重ねられて形成されたものである。例えば、この中継基板５は、Ｌｉｎｅ／Ｓｐａｃｅが１２５μｍ／１２５μｍ程度の銅配線層とガラスエポキシプリプレグとを交互に４〜６層程度積み重ねて形成したものである。
【００１９】
図示しないが、中継基板５の最上面と最下面には銅配線層が設けられている。また、最上面から最下面までの各銅配線層は、内壁面がめっき処理されたスルーホールによって、必要に応じて接続されている。この中継基板の略中央部に半導体素子が表面実装される。以下で、この半導体素子が表面実装される位置を半導体素子取付け位置３１ともいう。
【００２０】
図３に示すように、中継基板５には、半導体素子の角部を平面視で内側外側から挟み込み、且つその角部に沿ったＬ字状のスリット部（貫通溝部）７Ａ及び７Ｂが４対設けられている。スリット部７Ａ及び７Ｂの両方ともその輪郭は、中継基板５の縁部と平行であり、スリット部７Ａ及び７Ｂの角部分は中継基板５の対角線上に位置している。また、スリット部７Ｂは、スリット部７Ａの内側に設けられている。
【００２１】
中継基板５の大きさは、例えば縦×横×厚さ＝２０ｍｍ×２０ｍｍ×１ｍｍ程度である。また、スリット部７Ａ及び７Ｂは、半導体素子を支持するために必要な強度を損なわず、かつ中継基板５にある銅配線のとり回しが妨げられない程度の大きさに形成されている。例えば、スリット部７Ａの辺部分の長さと幅をそれぞれＬＡ、ＷＡとしたとき、ＬＡ＝５ｍｍ、ＷＡ＝１ｍｍである。スリット部７Ｂの辺部分の長さと幅をそれぞれＬＢ、ＷＢとしたとき、ＬＢ＝２ｍｍ、ＷＢ＝０．４ｍｍである。さらに、図５に示すように、スリット部７Ａ及び７Ｂの辺部分間の離隔距離をＬＡＢとしたとき、ＬＡＢ＝３ｍｍ程度である。図４に示すように、スリット部７Ａは樹脂パッケージ３から露出し、スリット部７Ｂは樹脂パッケージによって覆われる。
【００２２】
プリント配線基板９は、ガラス布にエポキシ樹脂を含浸させたガラスエポキシプリプレグを基体とし、この基体上に配線パターン（図示せず）を備えたものである。また、図４に示すように、プリント配線基板９には、中継基板５の角部に沿ってＬ字状のスリット部１７が設けられている。スリット部１７の輪郭は、中継基板５の縁部に平行である。このスリット部は、半導体素子と中継基板５を支持するために必要な強度を損なわず、かつ配線パターンのとり回しの妨げにならない程度の大きさに形成されている。例えば、スリット部１７の辺部分の長さと幅をそれぞれＬ、Ｗとしたとき、Ｌ＝１０ｍｍ、Ｗ＝２ｍｍである。また、スリット部１７と中継基板５間の離隔距離をＬ´としたとき、Ｌ´＝４ｍｍ程度である。
【００２３】
ところで、本発明に係る半導体装置１００によれば、図５に示すように、半導体素子１と中継基板５とを電気的に接続するバンプ１１は、中継基板５に設けられたスリット部７Ａ及び７Ｂによって、内側と外側から挟み込まれている。
この構造によって、はんだリフロー等の加熱工程において、半導体素子１と中継基板５とが異なる膨張率で膨張し、バンプ１１を内側または外側へ押し出すような応力が生じた場合でも、この応力はスリット部７Ａ及び７Ｂによってある程度吸収される。従って、バンプ１１にかかる応力を緩和することができるので、半導体素子１と中継基板５間の電気的接続の信頼性を向上させることができる。
【００２４】
また、中継基板５がセラミックからなり、プリント配線基板９がガラスエポキシプリプレグからなる場合には、両部材の熱膨張係数が異なるので、上記の加熱工程において、特に中継基板５とプリント配線基板９との間に応力が生じてしまう。この場合には、この応力はスリット部１７（図４参照）によってある程度吸収される。従って、ボール電極１３にかかる応力を緩和することができ、中継基板５とプリント配線基板９間の電気的接続の信頼性を向上させることができる。
【００２５】
この実施形態では、中継基板５は本発明の第１の配線基板に対応し、プリント配線基板９は本発明の第２の配線基板に対応している。また、バンプ１１は本発明の第１の導電部材に対応し、ボール電極１３は本発明の第２の導電部材に対応している。さらに、スリット部７Ａ及び７Ｂは本発明の第１のスリット部に対応し、スリット部１７は本発明の第２のスリット部に対応している。
【００２６】
なお、この実施形態では、本発明の第１、第２の配線基板に有機系のガラスエポキシプリプレグを使用する場合について説明したが、これに限られることはない。本発明の第１、第２の配線基板はその一方、またはその両方が、例えば無機系のセラミック配線板でもよい。これらの場合でも、半導体素子１と中継基板５との熱膨張係数の差によって、バンプ１１にかかる応力をスリット部７Ａ及び７Ｂで緩和することができる。
【００２７】
また、この実施形態では、スリット部７Ａ及び７Ｂが平面視でＬ字状であり、その角部が中継基板５の対角線上にある場合について説明したが、スリット部７Ａ及び７Ｂの角部は、図６に示すように、半導体素子取付位置３１の角部に対してＲ状に湾曲していても良い。また、スリット部１７の角部も、図７に示すように、Ｒ状に湾曲させても良い。これらの場合には、スリット部７Ａ及び７Ｂや、スリット部１７の角部（特異点）がなくなるので、中継基板５やプリント配線基板９の割れの可能性を低減することができる。
【００２８】
次に、本発明の実施形態に係る半導体装置１００の製造方法について説明する。
図８（Ａ）〜（Ｃ）と、図９は半導体装置１００の製造方法（その１、２）を示す工程図である。ここでは、図１に示した半導体装置１００を図８（Ａ）〜（Ｃ）と、図９の工程図に沿って説明する。従って、図８（Ａ）〜（Ｃ）と、図９において、図１と対応する部分には、同一符号を付す。
【００２９】
まず始めに、図８（Ａ）に示すように、ガラス布にエポキシ樹脂を含浸させたガラスエポキシプリプレグと、パターニングされた銅配線層とが多層に積み重ねられて形成された中継基板５´を用意する。この中継基板５´の製造は、周知のビルドアップ配線板技術を応用して行なう。
次に、図８（Ｂ）に示すように、スリット部７Ａ及び７Ｂとなる領域を開口し、その他の領域を覆うような感光性樹脂パターン１９を中継基板５´上に形成する。この感光性樹脂パターン１９の形成は、フォトリソグラフィ技術を用いて行なう。
【００３０】
そして、この感光性樹脂パターン１９をマスクにして、中継基板５にプラズマエッチングを施す。これにより、図８（Ｃ）に示すように、中継基板５を貫通するスリット部１７Ａ及び１７Ｂを形成する。
同様に、プリント配線基板上にもスリット部１７（図４参照）となる領域を開口するような感光性樹脂パターン（図示せず）を形成する。そして、この感光性樹脂パターンをマスクにしてプリント配線基板にプラズマエッチングを施して、プリント配線基板を貫通するスリット部１７を形成する。
【００３１】
その後、図９に示すように、半導体素子１の素子形成面側を中継基板５上に取り付けて、半導体素子１と中継基板５上とをバンプで接続する。このとき、スリット部７Ａ及び７Ｂを目印にして半導体素子の取付け位置を確認すると良い。これにより、半導体素子１の中継基板５への取付けミスを低減することができる。次に、中継基板５に取り付けられた半導体素子１を樹脂パッケージで封止する。
【００３２】
さらに、半導体素子１が取り付けられた中継基板５をプリント配線基板９上に取り付けて、中継基板５とプリント配線基板９をボール電極で接続する。このとき、スリット部１７を目印にして中継基板の取付け位置を確認すると良い。これにより、中継基板５のプリント配線基板９への取付けミスを低減することができる。このようにして、図１に示した半導体装置１００を完成させる。
【００３３】
本発明に係る半導体装置１００の製造方法によれば、図５に示したように、半導体素子１の角部に対応する領域であって、バンプ１１を内側と外側から挟み込むように中継基板５にスリット部７Ａ及び７Ｂを形成している。従って、バンプ１１の内側と外側の両側で、このバンプ１１にかかる応力を緩和することができ、半導体素子１と中継基板５間の電気的接続の信頼性を向上させることができる。
【００３４】
なお、この実施形態では、中継基板５に応力緩和用のスリット部７Ａ及び７Ｂを形成する場合について説明したが、図１０に示すように、この中継基板５には、スリット部ではなく、中継基板５を貫通しない溝部７Ａ´及び７Ｂ´を形成しても良い。この場合には、上述したスリット部７Ａ及び７Ｂと、中継基板５における位置、大きさ（深さを除く）が同じくなるように、溝部７Ａ´及び７Ｂ´を形成する。これにより、バンプ１１は、溝部７Ａ´及び７Ｂ´によって内側と外側から挟み込まれるので、バンプ１１にかかる応力を緩和することができ、半導体素子１と中継基板５間の電気的接続の信頼性を向上させることができる。また、溝部７Ａ´及び７Ｂ´を中継基板５の中層部分で止めるように形成することで、中継基板５の下層部分では、銅配線層のパターン形状を溝部の位置に関係なく決定することができる。これにより、スリット部７Ａ及び７Ｂを形成する場合と比べて、半導体装置１００を小さく形成することができる。
【００３５】
溝部７Ａ´及び７Ｂ´の形成方法は、例えば図８（Ｂ）において、中継基板５´上に感光性樹脂パターン１９を形成し、この感光性樹脂パターン１９をマスクにして、中継基板５´をハーフエッチングする。プラズマエッチングのエッチング時間を、スリット部７Ａ及び７Ｂを形成する際のエッチング時間の半分程度に設定することで、中継基板５´の中層部分まで溝部７Ａ´及び７Ｂ´を形成することができる。
【００３６】
同様に、この実施形態では、プリント配線基板９に応力緩和用のスリット部１７を形成する場合について説明したが、このプリント配線基板９には、スリット部ではなく、プリント配線基板９を貫通しない溝部を形成しても良い。ボール電極１３にかかる応力を緩和することができ、中継基板５とプリント配線基板９間の電気的接続の信頼性を向上させることができる。
【００３７】
また、この実施形態では、スリット部７Ａ及び７Ｂや、溝部７Ａ´及び７Ｂ´をプラズマエッチングによって形成する場合について説明したが、スリット部や溝部の形成手段はプラズマエッチングに限られることはない。例えば図８（Ａ）において、配線パターンを形成した後の中継基板５´や、プリント配線基板にドリルを当てて研削し、スリット部や溝部を形成しても良い。また、中継基板５´や、プリント配線基板９に金型を押し当てて型抜きし、スリット部や溝部を形成しても良い。さらに、レーザ等を用いてスリット部や溝部を形成しても良い。ドリルや、金型、レーザ等を用いる場合には、図８（Ｂ）に示したような感光性樹脂パターン１９は不要となるので、プラズマエッチングと比べて、スリット部や溝部の形成工程を短縮化することができる。
【図面の簡単な説明】
【図１】実施形態に係る半導体装置１００の構成例を示す概念図。
【図２】バンプ１１の配置例を示す概念図。
【図３】中継基板５の構成例を示す平面図。
【図４】半導体装置１００の構成例を示す平面図。
【図５】半導体装置１００の構成例を示すＸ１−Ｘ２矢視断面図。
【図６】中継基板５の他の例を示す平面図。
【図７】半導体装置１００の他の例（その１）を示す平面図。
【図８】半導体装置１００の製造方法（その１）を示す工程図。
【図９】半導体装置１００の製造方法（その２）を示す工程図
【図１０】半導体装置１００の他の例を示す断面図。
【図１１】従来例に係る半導体装置９０の構成例を示す概念図。
【符号の説明】
１  半導体素子、３  樹脂パッケージ、５、５´  中継基板、７Ａ、７Ｂ、１７  スリット部、７Ａ´、７Ｂ´  溝部、９  プリント配線基板、１１  バンプ、１３  ボール電極、１５  配線パターン、１９  感光性樹脂パターン、１００半導体装置
【図１】
2004247464.tif 000003
【図２】
2004247464.tif 000004
【図３】
2004247464.tif 000005
【図４】
2004247464.tif 000006
【図５】
2004247464.tif 000007
【図６】
2004247464.tif 000008
【図７】
2004247464.tif 000009
【図８】
2004247464.tif 000010
【図９】
2004247464.tif 000011
【図１０】
2004247464.tif 000012
【図１１】
2004247464.tif 000013