(57)【要約】【課題】簡易な構成でありながら、使用されるメモリ領域の大きさがその都度変化する場合などでもリフレッシュ動作における十分に有効な低消費電力化を達成することのできる記憶装置およびそれに用いられるリフレッシュ制御回路ならびにリフレッシュ方法を提供する。【解決手段】リフレッシュ制御回路３０は、メモリセルアレイ１１のメモリ領域を複数のサブメモリ領域にあらかじめ区分しておき、それらのサブメモリ領域のうち情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに対して情報のリフレッシュを行い、不使用状態にあってリフレッシュを必要としないサブメモリ領域についてはリフレッシュを行わない、という制御を実行する。【選択図】      図１
2004273029.tif 000002
【特許請求の範囲】
【請求項１】
情報をメモリ領域に記憶し、前記メモリ領域に記憶された情報を増幅して前記メモリ領域に再度書き込むことによって、前記情報をリフレッシュして継続的に保持する、ダイナミック型の記憶装置であって、
前記メモリ領域を複数のサブメモリ領域にあらかじめ区分しておき、前記複数のサブメモリ領域のうち、前記情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに、前記情報のリフレッシュを行う、リフレッシュ制御回路を備えたことを特徴とする記憶装置。
【請求項２】
情報を記憶するメモリセルアレイと、前記メモリセルアレイに記憶されている情報を増幅して前記メモリセルアレイに再度書き込むことによって前記情報をリフレッシュして継続的に保持するリフレッシュ回路とを有する、ダイナミック型のメモリセルアレイを備えた記憶装置であって、
前記メモリセルアレイのメモリ領域におけるアドレス空間を複数のサブメモリ領域にあらかじめ区分しておき、前記複数のサブメモリ領域のうち、前記情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに前記情報のリフレッシュを行うように、前記リフレッシュ回路の動作を制御する、リフレッシュ制御回路を備えたことを特徴とする記憶装置。
【請求項３】
前記リフレッシュ制御回路が、前記サブメモリ領域ごとに、使用状態にあるか否かに関するデータと各アドレスに対して入力されるリフレッシュアドレスデータとの論理積を演算し、前記演算結果に基づいて、前記リフレッシュ回路による前記サブメモリ領域ごとのリフレッシュを行うか否かの制御を行うことを特徴とする請求項２記載の記憶装置。
【請求項４】
前記メモリセルアレイには、ロウデコーダが付設されており、前記メモリセルアレイにおけるアドレスのうち前記リフレッシュが行われるロウアドレスが前記ロウデコーダによって指定されるように設定されており、
前記リフレッシュ制御回路が、前記メモリセルアレイと前記ロウデコーダとの間に介挿されて、前記リフレッシュが行われるロウアドレスを指定する前記ロウデコーダの機能に介入して前記サブメモリ領域ごとのリフレッシュを行うか否かの制御を行うように設定されていることを特徴とする請求項２記載の記憶装置。
【請求項５】
前記メモリセルアレイには、ロウデコーダが付設されており、前記メモリセルアレイにおけるアドレスのうち前記リフレッシュが行われるロウアドレスが前記ロウデコーダによって指定されるように設定されており、
前記リフレッシュ制御回路が、前記ロウデコーダに内設されて、前記リフレッシュが行われるロウアドレスを指定する前記ロウデコーダの機能に介入して前記サブメモリ領域ごとのリフレッシュを行うか否かの制御を行うように設定されていることを特徴とする請求項２記載の記憶装置。
【請求項６】
前記メモリセルアレイには、ロウデコーダおよびリフレッシュアドレスカウンタが付設されており、前記メモリセルアレイにおけるアドレスのうち前記リフレッシュが行われるロウアドレスが前記ロウデコーダおよび前記リフレッシュアドレスカウンタによって指定されるように設定されており、
前記リフレッシュ制御回路が、前記リフレッシュアドレスカウンタに付設されて、前記リフレッシュアドレスカウンタによる前記リフレッシュが行われるロウアドレスの出力機能に介入して前記サブメモリ領域ごとのリフレッシュを行うか否かの制御を行うように設定されていることを特徴とする請求項２記載の記憶装置。
【請求項７】
前記メモリセルアレイには、ロウデコーダおよびリフレッシュアドレスカウンタが付設されており、前記メモリセルアレイにおけるアドレスのうち前記リフレッシュが行われるロウアドレスが前記ロウデコーダおよび前記リフレッシュアドレスカウンタによって指定されるように設定されており、
前記リフレッシュ制御回路が、前記リフレッシュアドレスカウンタに内設されて、前記リフレッシュアドレスカウンタによる前記リフレッシュが行われるロウアドレスの出力機能に介入して前記サブメモリ領域ごとのリフレッシュを行うか否かの制御を行うように設定されていることを特徴とする請求項２記載の記憶装置。
【請求項８】
前記メモリセルアレイには、ロウデコーダおよびマルチプレクサならびにリフレッシュアドレスカウンタがこの順で接続されており、前記メモリセルアレイにおけるアドレスのうち前記リフレッシュが行われるロウアドレスが前記リフレッシュアドレスカウンタおよび前記マルチプレクサならびに前記ロウデコーダによって指定されるように設定されており、
前記リフレッシュ制御回路が、前記リフレッシュアドレスカウンタと前記マルチプレンサとの間に介挿されて、前記リフレッシュアドレスカウンタから前記マルチプレクサを介してロウデコーダへと伝送される前記リフレッシュが行われるロウアドレスの出力に介入して前記サブメモリ領域ごとのリフレッシュを行うか否かの制御を行うように設定されていることを特徴とする請求項２記載の記憶装置。
【請求項９】
前記メモリセルアレイには、ロウデコーダおよびマルチプレクサならびにリフレッシュアドレスカウンタがこの順で接続されており、前記メモリセルアレイにおけるアドレスのうち前記リフレッシュが行われるロウアドレスが前記リフレッシュアドレスカウンタおよび前記マルチプレクサならびに前記ロウデコーダによって指定されるように設定されており、
前記リフレッシュ制御回路が、前記マルチプレンサに内設されて、前記リフレッシュアドレスカウンタから前記マルチプレクサを介してロウデコーダへと伝送される前記リフレッシュが行われるロウアドレスの出力に介入して前記サブメモリ領域ごとのリフレッシュを行うか否かの制御を行うように設定されていることを特徴とする請求項２記載の記憶装置。
【請求項１０】
前記メモリ領域が、異なった種類の内容の情報をそれぞれ異なったメモリ領域ごとに記憶するようにあらかじめ区分されており、前記区分された複数のメモリ領域のうちの少なくとも一つのメモリ領域が、前記複数のサブメモリ領域にさらに区分されていることを特徴とする請求項２記載の記憶装置。
【請求項１１】
情報をメモリ領域に記憶し、前記メモリ領域に記憶された情報を増幅して前記メモリ領域に再度書き込むことによって、前記情報をリフレッシュして継続的に保持する、ダイナミック型の記憶装置に用いられるリフレッシュ制御回路であって、
前記メモリ領域を複数のサブメモリ領域にあらかじめ区分しておき、前記複数のサブメモリ領域のうち、前記情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに、前記情報のリフレッシュを行う制御を行うことを特徴とするリフレッシュ制御回路。
【請求項１２】
情報を記憶するメモリセルアレイと、前記メモリセルアレイに記憶されている情報を増幅して前記メモリセルアレイに再度書き込むことによって前記情報をリフレッシュして継続的に保持するリフレッシュ回路とを有する、ダイナミック型のメモリセルアレイを備えた記憶装置に用いられるリフレッシュ制御回路であって、
前記メモリセルアレイのメモリ領域におけるアドレス空間を複数のサブメモリ領域にあらかじめ区分しておき、前記複数のサブメモリ領域のうち、前記情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに前記情報のリフレッシュを行うように、前記リフレッシュ回路の動作を制御することを特徴とするリフレッシュ制御回路。
【請求項１３】
前記リフレッシュ制御回路が、前記サブメモリ領域ごとに、使用状態にあるか否かに関するデータと各アドレスに対して入力されるリフレッシュアドレスデータとの論理積を演算し、前記演算結果に基づいて、前記リフレッシュ回路による前記サブメモリ領域ごとのリフレッシュを行うか否かの制御を行うことを特徴とする請求項１２記載のリフレッシュ制御回路。
【請求項１４】
前記メモリ領域が、異なった種類の内容の情報をそれぞれ異なったメモリ領域ごとに記憶するようにあらかじめ区分されており、前記区分された複数のメモリ領域のうちの少なくとも一つのメモリ領域が、前記複数のサブメモリ領域にさらに区分されていることを特徴とする請求項１２記載のリフレッシュ制御回路。
【請求項１５】
情報をメモリ領域に記憶し、前記メモリ領域に記憶された情報を増幅して前記メモリ領域に再度書き込むことによって、前記情報をリフレッシュして継続的に保持する、ダイナミック型の記憶装置における記憶のリフレッシュ方法であって、
前記メモリ領域を複数のサブメモリ領域にあらかじめ区分しておき、前記複数のサブメモリ領域のうち、前記情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに、前記情報のリフレッシュを行うことを特徴とするリフレッシュ方法。
【請求項１６】
ダイナミック型のメモリセルアレイを備えた記憶装置における、前記メモリセルアレイに記憶されている情報を増幅して前記メモリセルアレイに再度書き込むことによって前記情報をリフレッシュして継続的に保持する、リフレッシュ方法であって、
前記メモリセルアレイのメモリ領域におけるアドレス空間を複数のサブメモリ領域にあらかじめ区分しておき、前記複数のサブメモリ領域のうち、前記情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに前記情報のリフレッシュを行うことを特徴とするリフレッシュ方法。
【請求項１７】
前記サブメモリ領域ごとに、前記情報のリフレッシュを行う際に使用状態にあるか否かに関するデータと各アドレスに対して入力されるリフレッシュアドレスデータとの論理積を演算し、前記演算結果に基づいて、前記サブメモリ領域ごとでリフレッシュを行うか否かの制御を行うことを特徴とする請求項１６記載のリフレッシュ方法。
【請求項１８】
前記メモリ領域を、異なった種類の内容の情報をそれぞれ異なったメモリ領域ごとに分別して記憶するようにあらかじめ区分しておき、前記区分した複数のメモリ領域のうちの少なくとも一つのメモリ領域を、前記複数のサブメモリ領域にさらに区分して、その各々のサブメモリ領域ごとについて前記情報のリフレッシュの制御を行うことを特徴とする請求項１６記載のリフレッシュ方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＤＲＡＭのようなダイナミック型の記憶装置およびそれに用いられるリフレッシュ制御回路ならびにリフレッシュ方法に関する。
【０００２】
【従来の技術】
従来より、コンピュータ装置などに使用される記憶装置として、ダイナミック型の記憶装置が用いられている。その典型的なものとしては、いわゆるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のような半導体記憶デバイスがある。
【０００３】
このＤＲＡＭのようなダイナミック型の記憶装置では、読み出し動作が行われるごとに、あるいは種々の寄生容量や自然放電に因って、図９に一例を示したような、ワード線９０３によってオンオフが制御されるトランジスタ素子９０１をスイッチング素子として用いて、ビット線９０２を介してデータ（電荷）の書き込みや読み出しが制御されるように設定された概要構成のメモリセル９００のキャパシタ（電気容量部）９０４に保持されている電荷量が減少して行き、一定値未満になると記憶内容が喪失する（いわゆる揮発する）ので、それまでメモリセルに保持していた電荷を増幅して再度書き込むという、いわゆるリフレッシュ動作が必要である。
【０００４】
この種のダイナミック型の記憶装置の典型例であるＤＲＡＭ８００は、図１０に模式的に簡略化して示したように、情報を電荷の保持／非保持による２進数で記憶するダイナミック型の記憶素子（メモリセル）８０２をアレイ状に配置した記憶アレイ部８０１と、この記憶アレイ部８０１と外部の記憶制御装置８１０との間に設けられて、記憶制御装置８１０からの命令信号等に応じて記憶アレイ部８０１からの情報の読み出しや記憶アレイ部８０１への情報の書き込み等を制御する記憶制御部８２０とを、その主要部として備えている。
【０００５】
この種の記憶装置（ＤＲＡＭ８００）は、外部の記憶制御装置８１０からのリフレッシュ要求に基づいてリフレッシュ動作を行うオートリフレッシュ機能と、外部の記憶制御装置８１０から状態を設定すれば、その後は所定の時間ごと、あるいは保持電荷量が所定値以下になるなど、設定条件になると自動的にリフレッシュ動作を実行するセルフリフレッシュ機能とを備えている。
【０００６】
ＤＲＡＭのようなダイナミック型の記憶装置における、セルフリフレッシュ時のリフレッシュ動作は、記憶保持時間を  ｔＲＥＦ、記憶アドレス全体をリフレッシュするのに必要なアドレス数をｍとすると、  ｔＲＥＦ／ｍの時間、例えば  ｔＲＥＦ＝６４［ｍｓ］，ｍ＝４０９６とすると、１５．６［μｓ］毎に１回のタイミングで行われる。
【０００７】
このようなセルフリフレッシュ機能は、パーソナルコンピュータや携帯電話などのような電源として小型で容量が限られているバッテリを使用して記憶内容を長時間保持することが要請される電子機器に用いられるＤＲＡＭなどにおけるリフレッシュ方法として、一般に採用されている場合が多い。
【０００８】
ところで、上記のようなセルフリフレッシュ機能では、メモリセルに保持されていた電荷を増幅して再び元のメモリセルに書き込む動作を行っているので、その増幅を行う際に電気エネルギを必要とする。従って、そのための電力を電源系から消費することになる。パーソナルコンピュータや携帯電話などのような電子機器では限られた容量のバッテリなどの電源を長時間に亘って追充電することなく使用できるようにすることが要請されるので、ＤＲＡＭなどで行われるセルフリフレッシュ機能に対しては低消費電力化が強く要請されている。
【０００９】
そこで、従来の技術では、セルフリフレッシュ時の消費電流を減らすために、記憶制御部８２０にはモードレジスタ８２１を設けて、このモードレジスタ８２１に設定した制御内容に基づいて、所定のメモリ領域のみにセルフリフレッシュを行うという方法が提案されている。
【００１０】
例えば、特許文献１では、セルフリフレッシュを行う際に、メモリセルアレイの全てのアドレス毎に使用領域か否かを記憶しておき、未使用（使用領域ではない）アドレスについてはリフレッシュを行わないようにする、という発明が提案されている。そのさらに具体的な態様としては、全アドレス空間のうちの使用領域と未使用領域との境界アドレスを記憶しておき、その境界アドレス以降の未使用領域についてはリフレッシュを行わないようにする、というものである。但し、この発明は、低消費電力化を第１に主要な目的としたものではなく、むしろデータ処理速度の低下を防ぐことを目的としたものである。このため、この特許第２８２９９９８号による技術では、必ずしも低消費電力化を達成できるとは限らない。
【００１１】
あるいは、この種のリフレッシュ機能を制御するという従来の技術としては、例えば図１１および図１２に模式的に示したようなものもある。すなわち、２ビットの情報を格納するモードレジスタ８２１の制御方法の設定内容とセルフリフレッシュを行うメモリ領域との対応関係を定めておくと共に、全アドレス空間をメモリ領域Ａ，メモリ領域Ｂ，メモリ領域Ｃ，メモリ領域Ｄのような複数のメモリ領域にあらかじめ区分しておき、この記憶装置の起動時にモードレジスタ８２１の内容を書き込むようにしておく。そして、例えばモードレジスタ８２１の内容が“１１”の場合には、メモリ領域Ａのみ、すなわち記憶装置のメモリ領域全体のうちの上部１／４の部分のみについてはセルフリフレッシュを実行するが、他の部分についてはセルフリフレッシュを実行しない（その回のセルフリフレッシュを省略する）。このようにすることにより、図１２に示したように、アドレス空間全体の１／４の領域のみにセルフリフレッシュ動作が行われるだけとなるので、そのときのセルフリフレッシュ動作に要する消費電流は、アドレス空間全体をセルフリフレッシュする場合と比較して、約１／４に削減することができる、というものである。
【００１２】
あるいは、例えば特許文献２では、ＤＲＡＭ，ＳＲＡＭ，不揮発性メモリ素子を一つのパッケージにモジュール化することで、記憶容量が大きくかつデータ保持電流の少ないメモリを安価に実現するという技術が提案されている。
【００１３】
【特許文献１】
特許第２８２９９９８号（特許請求の範囲および発明の詳細な説明全体）
【特許文献２】
特開２００１−３４４９６７号公報（特許請求の範囲および発明の詳細な説明全体）
【００１４】
【発明が解決しようとする課題】
しかしながら、特許文献１によって提案された技術では、メモリセルアレイの全てのアドレス毎に使用領域か否かを記憶するようにしているので、そのための記憶手段やその記憶手段からデータを読み出して全てのアドレスに亘ってリフレッシュが必要か否かを判別し制御するための手段が極めて繁雑なものとなるという問題がある。しかも、メモリセルアレイは益々大容量化する傾向にあるため、アドレスの個数がさらに増大するので、それらの全てのアドレスについて使用領域か否かを記憶し判別するたの手段は、さらに益々繁雑なものとならざるを得ないという問題もある。
【００１５】
また、より具体的な態様としては、全アドレス空間のうちの使用領域と未使用領域との境界アドレスを記憶しておき、その境界アドレス以降の未使用領域についてはリフレッシュを行わないようにしているが、このような手法では、境界アドレス以前の領域はリフレッシュを行い境界アドレス以降の領域はリフレッシュを行わないというように、全アドレス空間を、境界アドレスを境目にして２領域のみにしか区分できないので、例えば全アドレス空間を４つのメモリ領域に区分して、そのうちの上から２番目のメモリ領域と３番目のメモリ領域とのみを使用し、それらについてのみをリフレッシュする、といった制御を実現することはできない。
【００１６】
また、そのような特許文献１によって提案された発明による技術のバリエーションとも言える、図１１および図１２に模式的に示したようなリフレッシュ方法では、モードレジスタ８２１の設定を電源投入時またはシステムリセット等の初期設定時に行っているので、例えばＯＳのようなあらかじめ最低限記憶保持すればよいメモリ領域が分かっている場合には有効であるが、例えばユーザ領域のように実際に必要とされて使用される領域が記憶するデータの大きさに依存してその都度変化する場合などでは、現実に使用されるメモリ領域の大きさが電源投入時またはシステムリセット等の初期設定時の設定からずれたものとなり、有効にメモリ領域を活用することができない、あるいは効果的に低消費電力化を達成できない場合があるという問題がある。
【００１７】
例えば、初期設定時にはメモリ領域Ａのみにリフレッシュを行うように設定しておいた場合には、記憶すべきデータ量が多くなってメモリ領域Ａを全部使用してさらにメモリ領域Ｂまで使用しようとしても、そのメモリ領域Ｂについてはリフレッシュを行わないように設定されているのだから、そのメモリ領域Ｂは実質的に使用できないことになる。
【００１８】
あるいはまた、特許文献１によって提案された発明による技術では、例えばメモリ領域Ａ，メモリ領域Ｃ，メモリ領域Ｄは未使用状態で、メモリ領域Ｂのみが使用状態であるといった場合には、境界アドレスはメモリ領域Ｂの末端にあるので、本当はリフレッシュを行わなくてもよいメモリ領域Ａについてもリフレッシュを行ってしまうこととなり、無駄なリフレッシュも行う場合があるので、十分に有効な低消費電力化を達成することができない。このことは図１１および図１２に示した技術についても同様である。
【００１９】
また、特許文献２にて提案された技術では、ＤＲＡＭ素子，ＳＲＡＭ素子，不揮発性メモリ素子を一つのパッケージにモジュール化しているが、個々の素子では低消費電力化は行われていないので、実質的には、そのうちのＤＲＡＭ素子のようなダイナミック型の記憶装置における低消費電力化は達成できないことは言うまでもない。しかも、一つのパッケージ内にＤＲＡＭ素子，ＳＲＡＭ素子，不揮発性メモリ素子をモジュール化しているので、その全体的な構成が極めて繁雑なものとなってしまう虞がある。
【００２０】
本発明はこのような問題点に鑑みてなされたもので、その目的は、簡易な構成でありながら、使用されるメモリ領域の大きさがその都度変化する場合などでもリフレッシュ動作における十分に有効な低消費電力化を達成することのできる記憶装置およびそれに用いられるリフレッシュ制御回路ならびにリフレッシュ方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明による第１の記憶装置は、情報をメモリ領域に記憶し、そのメモリ領域に記憶された情報を増幅してメモリ領域に再度書き込むことによって、情報をリフレッシュして継続的に保持する、ダイナミック型の記憶装置であって、メモリ領域を複数のサブメモリ領域にあらかじめ区分しておき、複数のサブメモリ領域のうち、情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに情報のリフレッシュを行うリフレッシュ制御回路を備えている。
【００２２】
本発明による第２の記憶装置は、情報を記憶するメモリセルアレイと、そのメモリセルアレイに記憶されている情報を増幅してメモリセルアレイに再度書き込むことによって情報をリフレッシュして継続的に保持するリフレッシュ回路とを有する、ダイナミック型のメモリセルアレイを備えた記憶装置であって、メモリセルアレイのメモリ領域におけるアドレス空間を複数のサブメモリ領域にあらかじめ区分しておき、複数のサブメモリ領域のうち情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに情報のリフレッシュを行うようにリフレッシュ回路の動作を制御する、リフレッシュ制御回路を備えている。
【００２３】
本発明による第１のリフレッシュ制御回路は、情報をメモリ領域に記憶し、そのメモリ領域に記憶された情報を増幅してメモリ領域に再度書き込むことによって、情報をリフレッシュして継続的に保持する、ダイナミック型の記憶装置に用いられるリフレッシュ制御回路であって、メモリ領域を複数のサブメモリ領域にあらかじめ区分しておき、それら複数のサブメモリ領域のうち情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに対して情報のリフレッシュを行う制御を行うものである。
【００２４】
本発明による第２のリフレッシュ制御回路は、情報を記憶するメモリセルアレイと、そのメモリセルアレイに記憶されている情報を増幅してメモリセルアレイに再度書き込むことによって情報をリフレッシュして継続的に保持するリフレッシュ回路とを有する、ダイナミック型のメモリセルアレイを備えた記憶装置に用いられるリフレッシュ制御回路であって、メモリセルアレイのメモリ領域におけるアドレス空間を複数のサブメモリ領域にあらかじめ区分しておき、複数のサブメモリ領域のうち情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに情報のリフレッシュを行うように、リフレッシュ回路の動作を制御するものである。
【００２５】
本発明による第１のリフレッシュ制御方法は、情報をメモリ領域に記憶し、そのメモリ領域に記憶された情報を増幅してメモリ領域に再度書き込むことによって、情報をリフレッシュして継続的に保持する、ダイナミック型の記憶装置における記憶のリフレッシュ方法であって、メモリ領域を複数のサブメモリ領域にあらかじめ区分しておき、複数のサブメモリ領域のうち情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに対して情報のリフレッシュを行う、というものである。
【００２６】
本発明による第２のリフレッシュ制御方法は、ダイナミック型のメモリセルアレイを備えた記憶装置における、メモリセルアレイに記憶されている情報を増幅してメモリセルアレイに再度書き込むことによって情報をリフレッシュして継続的に保持する、リフレッシュ方法であって、メモリセルアレイのメモリ領域におけるアドレス空間を複数のサブメモリ領域にあらかじめ区分しておき、それら複数のサブメモリ領域のうち情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに情報のリフレッシュを行う、というものである。
【００２７】
本発明による第１の記憶装置または第１のリフレッシュ制御回路もしくは第１のリフレッシュ制御方法では、メモリ領域を複数のサブメモリ領域にあらかじめ区分しておき、複数のサブメモリ領域のうち情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに対して情報のリフレッシュを行い、リフレッシュを行う際に使用状態になくて当該リフレッシュを必要としないサブメモリ領域についてはリフレッシュを行わないようにしているので、そのようなリフレッシュが不必要である部分についてのリフレッシュを省略して、少なくともその分の消費電力の削減が達成される。
【００２８】
本発明による第２の記憶装置または第２のリフレッシュ制御回路もしくは第２のリフレッシュ制御方法では、メモリセルアレイのメモリ領域におけるアドレス空間を複数のサブメモリ領域にあらかじめ区分しておき、それら複数のサブメモリ領域のうち情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに情報のリフレッシュを行い、リフレッシュを行う際に使用状態になくて当該リフレッシュを必要としないサブメモリ領域についてはリフレッシュを行わないようにしているので、そのようなリフレッシュが不必要である部分についてのリフレッシュを省略して、少なくともその分の消費電力の削減が達成される。
【００２９】
ここで、本発明による第１の記憶装置または第１のリフレッシュ制御回路もしくは第１のリフレッシュ制御方法については、情報をメモリ領域に記憶し、そのメモリ領域に記憶された情報を増幅してメモリ領域に再度書き込むことによって、情報をリフレッシュして継続的に保持する、ダイナミック型の記憶装置またはリフレッシュ制御回路もしくはリフレッシュ制御方法に適用可能である。よって、その適用可能な記憶装置としては、かならずしもＤＲＡＭのようなメモリセルにおける電荷の保持／非保持の状態によって２値的に情報を記憶する記憶装置のみには限定されないことは言うまでもない。しかし、より具体的な態様としては、既存の記憶装置の種類のうちでは、ＤＲＡＭのような、情報を記憶するメモリセルアレイと、そのメモリセルアレイに記憶されている情報を増幅してメモリセルアレイに再度書き込むことによって情報をリフレッシュして継続的に保持するリフレッシュ回路とを有する、ダイナミック型のメモリセルアレイを備えた半導体記憶デバイスなどに好適なものである。すなわち、本発明による第２の記憶装置または第２のリフレッシュ制御回路もしくは第２のリフレッシュ制御方法は、そのようなダイナミック型のメモリセルアレイを備えた記憶装置に好適なものである。
【００３０】
なお、上記のリフレッシュ制御回路は、サブメモリ領域ごとに使用状態にあるか否かに関するデータと各アドレスに対して入力されるリフレッシュアドレスデータとの論理積を演算し、その演算結果に基づいて、リフレッシュ回路によるサブメモリ領域ごとのリフレッシュを行うか否かの制御を行うようにしてもよい。
このようにすることにより、リフレッシュ制御回路の主要部の構成が簡易なものとなるので望ましいからである。
【００３１】
また、メモリセルアレイには、ロウデコーダが付設されており、メモリセルアレイにおけるアドレスのうちリフレッシュが行われるロウアドレスがロウデコーダによって指定されるように設定されており、リフレッシュ制御回路をメモリセルアレイとロウデコーダとの間に介挿して、リフレッシュが行われるロウアドレスを指定するロウデコーダの機能に介入してサブメモリ領域ごとのリフレッシュを行うか否かの制御を行うようにしてもよい。あるいはリフレッシュ制御回路をロウデコーダに内設（内蔵）するようにしてもよい。
【００３２】
このようにすることにより、既存の一般的な回路構成の記憶装置のなかに、回路系の繁雑化を引き起こすことなく簡易にリフレッシュ制御回路を付加することが可能となり望ましいからである。
【００３３】
あるいは、メモリセルアレイには、ロウデコーダおよびリフレッシュアドレスカウンタが付設されており、メモリセルアレイにおけるアドレスのうちリフレッシュが行われるロウアドレスがロウデコーダおよびリフレッシュアドレスカウンタによって指定されるように設定されており、リフレッシュ制御回路をリフレッシュアドレスカウンタに付設して、リフレッシュアドレスカウンタによるリフレッシュが行われるロウアドレスの出力機能に介入してサブメモリ領域ごとのリフレッシュを行うか否かの制御を行うようにしてもよい。あるいはリフレッシュ制御回路をリフレッシュアドレスカウンタに内設するようにしてもよい。
【００３４】
このようにすることにより、既存の一般的な回路構成の記憶装置のなかに、回路系の繁雑化を引き起こすことなく簡易にリフレッシュ制御回路を付加することが可能となり望ましいからである。
【００３５】
あるいは、メモリセルアレイには、ロウデコーダおよびマルチプレクサならびにリフレッシュアドレスカウンタがこの順で接続されており、メモリセルアレイにおけるアドレスのうちリフレッシュが行われるロウアドレスがリフレッシュアドレスカウンタおよびマルチプレクサならびにロウデコーダによって指定されるように設定されており、リフレッシュ制御回路をリフレッシュアドレスカウンタとマルチプレクサとの間に介挿して、リフレッシュアドレスカウンタからマルチプレクサを介してロウデコーダへと伝送されるリフレッシュが行われるロウアドレスの出力に介入してサブメモリ領域ごとのリフレッシュを行うか否かの制御を行うようにしてもよい。あるいはリフレッシュ制御回路をマルチプレクサに内設するようにしてもよい。
【００３６】
このようにすることにより、既存の一般的な回路構成の記憶装置のなかに、回路系の繁雑化を引き起こすことなく簡易にリフレッシュ制御回路を付加することが可能となり望ましいからである。
【００３７】
また、上記のメモリ領域が、異なった種類の内容の情報をそれぞれ異なったメモリ領域ごとに記憶するようにあらかじめ区分されている場合には、その区分された複数のメモリ領域のうちの少なくとも一つのメモリ領域が、複数のサブメモリ領域にさらに区分されているようにしてもよい。
【００３８】
このようにすることにより、例えばユーザー領域として区分された（割り振られた）メモリ領域をさらに複数のサブメモリ領域に細分して、その個々のサブメモリ領域ごとで、リフレッシュを行う際に使用されている状態であるか否か、換言すればリフレッシュが実際に必要であるか否かによって、リフレッシュを行うか省略してよいかを判別することができるようになる。延いては、リフレッシュが不必要な状態にあるメモリ領域については当該リフレッシュを行わないようにすると共にリフレッシュが必要な状態にあるメモリ領域については当該リフレッシュが行われることになり、常に全メモリ領域を情報の記憶のために使用可能にすると共に不必要なリフレッシュに起因した電力消費を削減することが可能となる。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００４０】
図１は、本発明の一実施の形態に係る記憶装置の概要構成を模式的に簡略化して表したものである。なお、本発明に係るリフレッシュ方法はこの記憶装置の動作あるいは作用によって具現化されるものであり、また本発明に係るリフレッシュ制御回路はこの記憶装置の内部に組み込まれて用いられるものであるから、以下、それらを併せて説明する。
【００４１】
この記憶装置は、メモリセルアレイ１１と、リフレッシュ回路２０と、リフレッシュ制御回路３０と、データ読出／書込回路４０とから、その主要部が構成されている、例えばＤＲＡＭのようなダイナミック型の記憶装置である。なお、リフレッシュ回路２０、リフレッシュ制御回路３０、データ読出／書込回路４０は、一纏めにして記憶制御部５０として総称することができる。
【００４２】
メモリセルアレイ１１は、図９に一例を模式的に示したよう概要構成のメモリセルをアレイ状に配設してなるものである。このメモリセルアレイ１１は、外部の記憶制御装置６０から伝送されて来たデータ（情報）を記憶するが、保持している電荷が自然に減少していくかまたはデータの読み出しの際に外部に引き抜かれてしまうので、所定のタイミングごとにリフレッシュを行うか、または個々のメモリセルに保持されている電荷が所定のレベル未満になるとリフレッシュを行うことが必要なものとなっている。このメモリセルアレイ１１については、従来の一般的なＤＲＡＭのようなダイナミック型の記憶装置に用いられているものと同様である。
【００４３】
データ読出／書込回路４０は、この記憶装置の外部の記憶制御装置６０から伝送されて来たデータ、および書き込みまたは読み出しの命令の信号に基づいて、その伝送されて来たデータを、メモリセルアレイ１１における該当するアドレスに書き込む機能と、メモリセルアレイ１１に記憶されているデータを読み出す機能とを果たすものである。このデータ読出／書込回路４０についても、メモリセルアレイ１１へのデータの書き込みおよびメモリセルアレイ１１からのデータの読み出しを行う機能については基本的に、従来の一般的なＤＲＡＭのようなダイナミック型の記憶装置に用いられているものと同様である。
【００４４】
リフレッシュ回路２０は、メモリセルアレイ１１に記憶されているデータを、例えば一定のリフレッシュ周期ごとのような所定のタイミングごとに増幅してメモリセルアレイ１１に再度書き込むことによって、データをリフレッシュして継続的に保持する機能を基本的に有するものである。但し、後述するようなリフレッシュ制御回路３０によってその動作が制御されて、リフレッシュ動作を行う際に未使用で実質的にリフレッシュを行う必要のないメモリ領域内のメモリセルについては、リフレッシュを行わないように設定されている。このリフレッシュ回路２０は、データ読出／書込回路４０を介して、上記のようなデータのリフレッシュを行うようにしてもよく、あるいはデータ読出／書込回路４０とは別系統で、直接にメモリセルアレイ１１に対して上記のようなデータのリフレッシュを行うようにしてもよいが、データ読出／書込回路４０を介して、あるいはデータ読出／書込回路４０と共働してデータのリフレッシュを行うのが、より一般的であることは言うまでもない。
【００４５】
リフレッシュ制御回路３０は、メモリセルアレイ１１のメモリ領域におけるアドレス空間を複数のサブメモリ領域にあらかじめ区分しておき（分掌しておき）、それら複数のサブメモリ領域のうち、リフレッシュを行う際の直前までに使用状態にあって当該リフレッシュを必要とするデータ（電荷）が保持されている状態のメモリセルが存在しているサブメモリ領域のみに対してはデータのリフレッシュを行うが、使用されていない状態にあってデータ（電荷）を保持しているメモリセルが全く存在しておらず、従ってリフレッシュを必要としないメモリ領域については、当該リフレッシュは行わないようにする、という制御を行うものである。
【００４６】
このリフレッシュ制御回路３０の主要部は、さらに詳細には、図２に一例を示したようなものとすることが可能である。このリフレッシュ制御回路３０は、使用メモリ領域レジスタ３１と、複数のサブメモリ領域にそれぞれ対応した個数の（複数の）ＡＮＤ回路素子３２ａ，３２ｂ，３２ｃ，３２ｄとを備えている。なお、ここでは説明および図示の簡潔化を図るために、メモリセルアレイ１１の全メモリ領域はＡ，Ｂ，Ｃ，Ｄの４つのサブメモリ領域に区分されているものとして説明する。
【００４７】
使用メモリ領域レジスタ３１は、サブメモリ領域Ａ，Ｂ，Ｃ，Ｄにそれぞれ対応したＡ，Ｂ，Ｃ，Ｄという４ビットのメモリ使用領域情報を格納する。このメモリ使用領域情報は、外部の記憶制御装置６０からこの記憶装置に対して伝送されて来る書き込みデータやその際のアドレスデータ、あるいは書き込みの命令または読み出しの命令のためのコマンド信号等から求めることができる。
【００４８】
より具体的には、例えば、リフレッシュ動作を行うに際して、その直前の書き込みまたは読み出しの際に、サブメモリ領域Ａのアドレスの一つでも使用状態にあれば、そのサブメモリ領域Ａについてのメモリ使用領域情報は、「使用状態にある」という旨の情報として「１」が、使用メモリ領域レジスタ３１のＡのビット内に格納（記憶）される。あるいはリフレッシュ動作を行うに際して、その直前の書き込みまたは読み出しの際に、サブメモリ領域Ａの全てのアドレスについて不使用状態にあれば、そのサブメモリ領域Ａについてのメモリ使用領域情報は、「不使用状態にある」という旨の情報として「０」が、使用メモリ領域レジスタ３１のＡのビット内に格納される。
【００４９】
複数の（ここでは４つの）ＡＮＤ回路素子３２ａ，３２ｂ，３２ｃ，３２ｄは各々、セルフリフレッシュ起動信号と使用メモリ領域レジスタ３１の出力との論理積を行って、それぞれセルフリフレッシュ動作信号Ａ，Ｂ，Ｃ，Ｄの出力／非出力を行う。セルフリフレッシュ起動信号は、例えば図１では図示しないセルフリフレッシュタイマあるいはリフレッシュアドレスカウンタなどから出力される、セルフリフレッシュの対象となるアドレスを指定するための信号で、例えばＡ，Ｂ，Ｃ，Ｄ，Ａ，Ｂ，Ｃ，Ｄ…のような順序で、「１」が出力される。
【００５０】
これらのＡＮＤ回路素子３２ａ，３２ｂ，３２ｃ，３２ｄでは、使用メモリ領域レジスタ３１に格納されているメモリ使用領域情報のデータ（「１」または「０」）と、順次に所定のタイミングで（例えば周期的に）入力されるセルフリフレッシュ起動信号（「１」）との論理積を演算する。その演算結果が「１」の場合、換言すればセルフリフレッシュ起動信号「１」が入力されたときにメモリ使用領域情報のデータがサブメモリ領域の使用状態を示す「１」である場合には、１×１＝１となって、これがセルフリフレッシュ動作信号として出力される。しかしセルフリフレッシュ起動信号「１」が入力されたときにメモリ使用領域情報のデータがサブメモリ領域の不使用状態を示す「０」である場合には、１×０＝０となるので、この場合にはセルフリフレッシュ動作信号は出力されない。すなわち、図３に模式的に一覧表としてまとめて示したように、メモリ使用領域情報のデータがビットＡ＝１の場合にはサブメモリ領域Ａがセルフリフレッシュの対象となり、メモリ使用領域情報の情報がビットＢ＝１の場合にはサブメモリ領域Ｂがセルフリフレッシュの対象となり、メモリ使用領域情報のデータがビットＣ＝１の場合にはサブメモリ領域Ｃがセルフリフレッシュの対象となり、メモリ使用領域情報のデータがビットＤ＝１の場合にはサブメモリ領域Ｄがセルフリフレッシュの対象となり…というように、４つのサブメモリ領域Ａ，Ｂ，Ｃ，Ｄは、当該セルフリフレッシュの直前までの使用状態に対応してそれぞれ個別に独立してセルフリフレッシュを行うか否かが制御される。
【００５１】
さらに具体的には、例えば、セルフリフレッシュを行うに際してその直前までに、サブメモリ領域Ｂのみが使用状態でありサブメモリ領域Ａ，Ｃ，Ｄについては不使用状態であった場合を一例にとると、この場合、使用メモリ領域レジスタ３１に格納されているデータはＡ＝０，Ｂ＝１，Ｃ＝０，Ｄ＝０であるから、サブメモリ領域Ｂのビットにおける論理積のみが１×１＝１となって、セルフリフレッシュ動作信号Ｂのみが出力される。そしてリフレッシュ回路２０では、そのセルフリフレッシュ動作信号Ｂを受けて、サブメモリ領域Ｂのみに対してセルフリフレッシュが行われ、その他のサブメモリ領域Ａ，Ｃ，Ｄについてはセルフリフレッシュは行われない（敢えて省略される）。
【００５２】
このように、記憶保持する必要のある使用状態のサブメモリ領域についてはセルフリフレッシュを行い、記憶保持する必要のない不使用状態のサブメモリ領域についてはセルフリフレッシュを行わないようにすることが可能となり、その結果、不要なセルフリフレッシュに起因した消費電力の大幅な削減を達成することができる。
【００５３】
［第１の実施例］
図４は、第１の実施例に係る記憶装置（ＤＲＡＭ）の概要構成を表したものである。このＤＲＡＭは、クロックバッファ１と、コマンドデコーダ２と、タイミングジェネレータ３と、温度検出手段４と、セルフリフレッシュタイマ５と、リフレッシュアドレスカウンタ６と、ロウアドレスラッチ７と、カラムアドレスラッチ８と、マルチプレクサ９と、ロウデコーダ１０と、メモリセルアレイ１１と、センスアンプ１２と、カラムデコーダ１３と、データ入出力バッファ１４と、リフレッシュ制御回路３０とを、その主要部として備えている。ここで、上記のセルフリフレッシュタイマ５、リフレッシュアドレスカウンタ６、ロウアドレスラッチ７、カラムアドレスラッチ８、マルチプレクサ９、ロウデコーダ１０、センスアンプ１２、カラムデコーダ１３が、総括的に、実施の形態において述べたリフレッシュ回路２０に概略相当し、また上記のロウアドレスラッチ７、カラムアドレスラッチ８、マルチプレクサ９、ロウデコーダ１０、センスアンプ１２、カラムデコーダ１３が、総括的に、実施の形態において述べたデータ書込／読出回路４０に概略相当する。
【００５４】
クロックバッファ１は、外部からのクロック信号を受信して内部回路に分配する。コマンドデコーダ２は、外部からのコマンド信号を解読してライト（書き込み）、リード（読み出し）、オートリフレッシュなどの動作を判別する。タイミングジェネレータ３は、内部動作に必要な各種タイミングを発生する。温度検出手段４は、このＤＲＡＭの内部あるいはメモリセルアレイ１１近傍などの温度を検出する。
【００５５】
セルフリフレッシュタイマ５は、セルフリフレッシュモード時のリフレッシュ動作間隔を決定するクロックを発生する。リフレッシュアドレスカウンタ６は、外部からのオートリフレッシュおよびセルフリフレッシュ時にリフレッシュ動作を行う毎にカウンタ値を＋１ずつカウントアップして行き、リフレッシュ時のロウアドレスを順次に出力する。
【００５６】
ロウアドレスラッチ７およびカラムアドレスラッチ８は、外部から時分割で送られて来るアドレス信号を、ロウアドレスとカラムアドレスとに別けて一時的に格納する。
【００５７】
マルチプレクサ９は、リフレッシュアドレスと通常動作時（書き込みや読み出しなどの動作時）のロウアドレスとのいずれかを、そのときのコマンド信号等に基づいて選択する。ロウデコーダ１０は、全部でｍ行のロウアレイ（ｍ本のロウライン）のうちから一度に１行（１本）を選択する。
【００５８】
メモリセルアレイ１１は、電荷の保持／非保持の状態によって２値的に情報を記憶するメモリセルを、ｍ行のロウ（Ｒｏｗ  ）×ｎ列のカラム（Ｃｏｌｕｍｎ）の直交アレイ状に配設してなるもので、１行のロウが選択されると、これに接続されているｎ個のメモリセルのそれぞれに情報として保持されている電荷をセンスアンプ１２へと読み出す（引き出す）。このとき、実質的に電荷を保持していないメモリセルについては「０」という情報を読み出すものと見做すことができることは言うまでもない。
【００５９】
センスアンプ１２は、メモリセルから情報として読み出された電荷を所定のゲインで増幅してデータ信号化して出力する。カラムデコーダ１３は、ｎ列（ｎ本）のカラムのうちから、外部からのデータ信号およびアドレス信号に基づいて、そのデータ信号に相当するカラムを選択する。
【００６０】
データ入出力バッファ１４は、ライト（書き込み）動作時にはそのとき書き込むべきデータをセンスアンプ１２へと入力するバッファとして機能し、リード（読み出し）動作時にはそのとき読み出されたデータを外部へと出力するバッファとして機能する。
【００６１】
ここまで説明した、リフレッシュ制御回路３０を含まない、いわゆる一般的なＤＲＡＭ構成におけるリード動作では、外部からのアドレス信号の指定するロウアドレスに基づいてメモリセルアレイ１１内の１行のロウラインが選択される。
そしてそのロウラインに接続されているｎ列（ｎ個）の各カラムごとのメモリセルに保持されていたデータ（電荷の有無として保持された情報）が読み出され、センスアンプ１２によって増幅される。そしてこのセンスアンプ１２によって増幅された各カラムのデータは、カラムデコーダ１３によって１列で１組のデータ信号（リードデータ）として纏められて選択され、データ入出力バッファ１４を介して、外部へと出力される。
【００６２】
また、ライト（書き込み）動作では、メモリセルアレイ１１に記憶されているデータを、各ロウ毎に読み出して、センスアンプ１２で増幅した後、カラムデコーダ１３で指定したカラムラインごとに、それに接続さている各メモリセルの保持する情報をそれぞれ外部からのライトデータで置き換えることで、書き込み（書き換え）を行う。
【００６３】
リフレッシュ制御回路３０は、ロウデコーダ１０とメモリセルアレイ１１との間に介挿されて、リフレッシュ動作時には、メモリセルアレイ１１のメモリ領域におけるアドレス空間を複数のサブメモリ領域としてあらかじめ区分して、それらを各々個別にリフレッシュ制御できるように分掌しておき、それら複数のサブメモリ領域のうち、リフレッシュを行う際の直前までに使用状態にあってそのときのリフレッシュを必要とするデータが保持されている状態のメモリセルが存在しているサブメモリ領域のみに対してはデータのリフレッシュを行うが、使用されていない状態にあってデータを保持しているメモリセルが全く存在しておらず、従ってリフレッシュを必要としないメモリ領域については、そのときのリフレッシュは行わないようにする、という制御を行う。他方、データの読み出しまたは書き込みなどの通常動作時には、そのときのロウデコーダ１０としての通常のロウ選択の機能（例えば線順次に１行ずつロウを選択して行く動作など）を妨げることのないように、メモリセルアレイ１１に対するロウデコーダ１０の機能には介入しないようにする。
【００６４】
図５は、この第１の実施例のＤＲＡＭにおけるリフレッシュ制御回路３０の主要部を抜き出して表したものである。なお、この図５では、図示およびその説明の簡潔化を図るために、各サブメモリ領域がそれぞれ５本のロウラインを有しているものとし、サブメモリ領域Ａ，Ｂ，Ｃ，Ｄのうちの、サブメモリ領域Ａについてのみを抜き出して示して説明するものとする。実際のロウラインの本数（行数）はさらに多数であることは言うまでもない。
【００６５】
この第１の実施例のリフレッシュ制御回路３０は、図２で説明したような構成の使用メモリ領域レジスタ３１およびＡＮＤ回路３２ａ，ｂ，ｃ，ｄを備えたリフレッシュ制御回路３０の本体と、その出力を受けて、リフレッシュ時に当該サブメモリ領域Ａに対するリフレッシュを行うようにそのサブメモリ領域Ａ内のロウを選択するか、それともロウデコーダ１０がそのサブメモリ領域Ａ内のロウの選択を指定していても、そのときのロウデコーダ１０による選択に介入して、サブメモリ領域Ａ内のロウを選択しないか（省略するか）か、のうちのいずれか一方を選択する、リフレッシュ選択部３３とを備えている。
【００６６】
その動作は、例えばサブメモリ領域Ａが使用状態で、リフレッシュ制御回路３０の本体からの出力がサブメモリ領域Ａ＝「１」である場合には、リフレッシュ選択部３３内の各ロウのＡＮＤ回路３４ａ，ｂ，ｃ，ｄの一方の端子にはそれぞれその「１」が入力されている。そしてロウデコーダ１０から通常のセルフリフレッシュモードとして各ロウに対して線順次に選択を指定する「１」がＡＮＤ回路３４ａ，ｂ，ｃ，ｄの他方の端子に入力されると、ＡＮＤ回路３４ａ，ｂ，ｃ，ｄではその論理積が１×１＝１となるので、通常のセルフリフレッシュが行われる。
【００６７】
しかしサブメモリ領域Ａが不使用状態で、リフレッシュ制御回路３０の本体からの出力がサブメモリ領域Ａ＝「０」である場合には、リフレッシュ選択部３３内の各ロウのＡＮＤ回路３４ａ，ｂ，ｃ，ｄの一方の端子にはそれぞれその「０」が入力されている。そしてロウデコーダ１０から通常のセルフリフレッシュモードとして各ロウに対して線順次に選択を指定する「１」がＡＮＤ回路３４ａ，ｂ，ｃ，ｄの他方の端子に入力されると、ＡＮＤ回路３４ａ，ｂ，ｃ，ｄではその論理積が１×０＝０となるので、このサブメモリ領域Ａではセルフリフレッシュは行われない。
【００６８】
そして、通常の読み出し動作時または書き込み動作時には、リフレッシュ制御回路３０の本体が、サブメモリ領域Ａ，Ｂ，Ｃ，Ｄの全てに対して「１」を出力することで、ロウデコーダ１０からメモリセルアレイ１１に対しての選択に介入しないようにすることができる。
【００６９】
なお、リフレッシュ制御回路３０の本体やリフレッシュ選択部３３は、ロウデコーダ１０の内部に配設してもよく、あるいは図６に一例を示したように、各サブメモリ領域のリフレッシュ選択部３３ごとに、その内部に、当該サブメモリ領域に対する制御を行うリフレッシュ制御回路３０の一部分を（例えばサブメモリ領域Ａ用のリフレッシュ選択部３３内にはリフレッシュ制御回路３０のうちの使用メモリ領域レジスタ３１のサブメモリ領域Ａ用の部分（Ａビット）およびＡＮＤ回路３４ａを内設する、というように）、それぞれ分けて配設してもよい。
【００７０】
［第２の実施例］
図７は、この第２の実施例に係る記憶装置（ＤＲＡＭ）の概要構成を表したものである。この第２の実施例では、リフレッシュ制御回路３０をリフレッシュアドレスカウンタ６に付設した場合の一例について説明する。なお、第１の実施例と同様の部位については、同一の符号を付して同一の名称で呼ぶものとし、その詳細な説明については説明の簡潔化を図るために省略する。
【００７１】
この第２の実施例のリフレッシュ制御回路３０では、リフレッシュアドレスカウンタ６によるリフレッシュが行われるロウアドレスの出力機能に対してリフレッシュ制御回路３０が介入することによって、サブメモリ領域ごとのリフレッシュを行うか否かの制御を行う。
【００７２】
さらに詳細には、図２に示したようなリフレッシュ制御回路３０が、リフレッシュアドレスカウンタ６に付設されている。そして、例えば当該リフレッシュが行われる際に使用状態にあったのがサブメモリ領域Ａおよびサブメモリ領域Ｃであり、サブメモリ領域Ｂおよびサブメモリ領域Ｄは不使用状態であったとすると、このときリフレッシュ制御回路３０はリフレッシュアドレスカウンタ６の出力機能に対して介入して、例えばサブメモリ領域Ａに対するセルフリフレッシュ動作信号Ａおよびサブメモリ領域Ｃに対するセルフリフレッシュ動作信号Ｃとして「１」をリフレッシュアドレスカウンタ６に入力し、サブメモリ領域Ｂに対するセルフリフレッシュ動作信号Ｂおよびサブメモリ領域Ｄに対するセルフリフレッシュ動作信号Ｄとして「０」をリフレッシュアドレスカウンタ６に入力する。
【００７３】
その入力に対応して、リフレッシュアドレスカウンタ６では、サブメモリ領域Ａ内のロウアドレスおよびサブメモリ領域Ｃ内のロウアドレスは「１」に対応して出力するが、サブメモリ領域Ｂ内のロウアドレスおよびサブメモリ領域Ｄ内のロウアドレスは「０」に対応して出力しないように設定されている。
【００７４】
このように、リフレッシュ時のロウアドレス選択という観点では第１の実施例の場合よりも前段側（源流側）でリフレッシュ動作の制御への介入を行うようにすることも可能である。
【００７５】
なお、リフレッシュ制御回路３０は、リフレッシュアドレスカウンタ６の内部に配設してもよいことは言うまでもない。
【００７６】
また、通常動作時には、第１の実施例の場合と同様に、リフレッシュ制御回路３０によるリフレッシュアドレスカウンタ６の出力への介入は停止するようにすればよいことは言うまでもない。
【００７７】
［第３の実施例］
図８は、この第３の実施例に係る記憶装置（ＤＲＡＭ）の概要構成を表したものである。なお、第１の実施例と同様の部位については、同一の符号を付して同一の名称で呼ぶものとし、その詳細な説明については説明の簡潔化を図るために省略する。
【００７８】
この第３の実施例では、リフレッシュ制御回路３０をマルチプレクサ９とロウデコーダ１０との間、またはリフレッシュアドレスカウンタ６とマルチプレクサ９との間に設けて、リフレッシュ時にアドレスを指定するためにリフレッシュアドレスカウンタ６からマルチプレクサ９を介してロウデコーダ１０へと入力される、デコード化される前のデータ（２進数コード）について、それがデコードされる前の段階で（換言すればロウデコーダ１０へと入力される前の段階で）、リフレッシュ制御回路３０が介入することで、不使用状態のサブメモリ領域についてはリフレッシュを行わないようにする。
【００７９】
例えばサブメモリ領域Ｂが３２番目のロウ（ワード線）から６４番目のロウまでと設定されており、そのサブメモリ領域Ｂ内の各ロウのメモリセルについては当該リフレッシュ時に不使用状態であったためリフレッシュを省略するという場合についてを一例として挙げると、３２番目のロウに対応した２進数コード＝０１０００００から６４番目のロウに対応した２進数コード＝１００００００までのコードについては（例えば０１０１０００など）、リフレッシュ制御回路３０がマルチプレクサ９の出力またはリフレッシュアドレスカウンタ６の出力に介入して、ロウデコーダ１０へと出力しないようにする。
【００８０】
なお、通常動作時には、第１の実施例の場合と同様に、リフレッシュ制御回路３０によるリフレッシュアドレスカウンタ６やマルチプレクサ９への介入は停止するようにすればよいことは言うまでもない。
【００８１】
以上の第１の実施例，第２の実施例，第３の実施例に、より具体的に示したように、一般的な構成のＤＲＡＭの内部に、本発明の実施の形態に係るリフレッシュ制御回路３０を作り込んだ構成とすることにより、リフレッシュを行う際に不使用状態にあってリフレッシュを行うことが不必要であるメモリ領域については、そのときのリフレッシュを省略して、少なくともその分の低消費電力化を達成することができる。しかも、そのようなリフレッシュの制御を行うためのリフレッシュ制御回路３０を、記憶装置の全体的な回路構成の繁雑化を引き起こすことなしに、一般的な構成のＤＲＡＭのような記憶装置の内部に付加することができる。
【００８２】
なお、リフレッシュを行う際に不使用状態にあってリフレッシュを行うことが不必要であるメモリ領域についてのリフレッシュを省略する具体的な態様としては、上記の第１の実施例，第２の実施例，第３の実施例のみには限定されないことは言うまでもない。上記の各実施例では、いずれも、ロウ（ロウライン、あるいは換言すればワード線）の選択を制御することで、リフレッシュを行うことが不必要であるメモリ領域についてのリフレッシュを省略するようにしているが、リフレッシュの際のロウの選択については通常のセルフリフレッシュの場合と同様に線順次に選択して行くようにする一方、リフレッシュを行うことが不必要であるサブメモリ領域内のロウについては選択されてカラムデコーダによって一旦読み出されても、センスアンプ１２で増幅することはしない、というようにしてもよい。このようにすることにより、リフレッシュを行うことが不必要であるサブメモリ領域内のロウについてもリフレッシュ時に一旦は読み出しているので、その分の電気的エネルギは消費するが、センスアンプ１２で増幅をしていないので（増幅は省略しているので）、その増幅の際に従来は消費されていた消費電力分は少なくとも削減することができる。その他、種々の態様が可能であることは言うまでもない。
【００８３】
【発明の効果】
以上説明したように、本発明の記憶装置またはリフレッシュ制御回路もしくはリフレッシュ制御方法によれば、メモリ領域を複数のサブメモリ領域にあらかじめ区分しておき、複数のサブメモリ領域のうち情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに対して情報のリフレッシュを行い、リフレッシュを行う際に使用状態になくて当該リフレッシュを必要としないサブメモリ領域についてはリフレッシュを行わないようにしたので、リフレッシュが不必要である部分についてのリフレッシュを省略して、少なくともその分の消費電力の削減を達成することができる。しかもそのようなリフレッシュ動作の制御を行うリフレッシュ制御回路は、請求項３ないし９のいずれかに記載したような簡易なものとすることにより、記憶装置全体の主要部の構成の繁雑化を回避することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る記憶装置の概要構成を表した図である。
【図２】リフレッシュ制御回路の主要部の構成を表した図である。
【図３】使用メモリ領域レジスタ内の各ビットに保持されている情報内容とセルフリフレッシュを行う対象となる領域との関係を表した図である。
【図４】第１の実施例に係る記憶装置であるＤＲＡＭの概要構成を表した図である。
【図５】第１の実施例の記憶装置であるＤＲＡＭにおけるリフレッシュ制御回路３０の主要部を抜き出して表した図である。
【図６】第１の実施例の記憶装置であるＤＲＡＭにおけるリフレッシュ制御回路３０の主要部のバリエーションの一つを表した図である。
【図７】第２の実施例に係る記憶装置であるＤＲＡＭの概要構成を表した図である。
【図８】第３の実施例に係る記憶装置であるＤＲＡＭの概要構成を表した図である。
【図９】従来の一般的なＤＲＡＭにおけるメモリセルの概要構成の一例を表した図である。
【図１０】従来の一般的なＤＲＡＭの概要構成を表した図である。
【図１１】従来の技術の記憶装置におけるモードレジスタに保持されている情報内容とセルフリフレッシュを行う対象となる領域との関係を表した図である。
【図１２】従来の技術の記憶装置におけるセルフリフレッシュ動作についてのタイミングチャートである。
【符号の説明】
６…リフレッシュアドレスカウンタ、７…ロウアドレスラッチ、８…カラムアドレスラッチ、９…マルチプレクサ、１０…ロウデコーダ、１１…メモリセルアレイ、１２…センスアンプ、１３…カラムデコーダ、２０…リフレッシュ回路、３０…リフレッシュ制御回路、４０…データ書込／読出回路、５０…記憶制御部
【図１】
2004273029.tif 000003
【図２】
2004273029.tif 000004
【図３】
2004273029.tif 000005
【図４】
2004273029.tif 000006
【図５】
2004273029.tif 000007
【図６】
2004273029.tif 000008
【図７】
2004273029.tif 000009
【図８】
2004273029.tif 000010
【図９】
2004273029.tif 000011
【図１０】
2004273029.tif 000012
【図１１】
2004273029.tif 000013
【図１２】
2004273029.tif 000014