(57)【要約】【課題】ＡｌＣｕ層に欠損を発生させることなくエレクトロマイグレーション耐性を高めた電子デバイスの製造方法を提供する。【解決手段】素子が形成された半導体基板上に形成されたプラズマ酸化膜上に、ＴｉＮバリア層１１０、下部Ｔｉ金属層１２０、ＡｌＣｕ１３０層、ＴｉＮキャップ層１４０からなるＡｌＣｕ合金配線１００を形成する。熱処理を行うことにより、ＡｌＣｕ層１３０のＡｌと下部Ｔｉ金属層１２０のＴｉとから、ＡｌＣｕ層１３０の下部に下部ＡｌＴｉ合金層１５０を形成し、その後にビアホール１７０を形成する。ビアホール１７０から、ＡｌＣｕ層１３０を介さずに下部ＡｌＴｉ合金層１５０に達する電流パスが確保されているため、エレクトロマイグレーション耐性を高くすることができる。【選択図】        図１
2004247381.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）下地上に、Ｔｉ原子を含むバリア層を形成する工程と、
（ｂ）前記バリア層上に下部Ｔｉ金属層を形成する工程と、
（ｃ）前記下部Ｔｉ金属層上にＡｌＣｕ層を形成する工程と、
（ｄ）前記ＡｌＣｕ層上に、Ｔｉ原子を含むキャップ層を形成する工程と、
（ｅ）前記工程（ａ）〜（ｄ）で形成されたＡｌＣｕ合金配線に熱処理を施すことにより前記ＡｌＣｕ層下部に下部ＡｌＴｉ合金層を形成する工程と、
（ｆ）熱処理を施された前記ＡｌＣｕ合金配線上に層間絶縁膜を形成する工程と、
（ｇ）前記層間絶縁膜、前記キャップ層を貫通させ前記ＡｌＣｕ層下部の前記下部ＡｌＴｉ合金層に達するようにビアホールを形成する工程と、
（ｈ）前記ビアホールの内面に、Ｔｉ原子を含むビアホールバリア層を形成する工程と、
（ｉ）前記ビアホールバリア層内部にプラグ材料を充填しプラグを形成する工程と
を備えることを特徴とする電子デバイスの製造方法。
【請求項２】
（ａ）下地上に、Ｔｉ原子を含むバリア層を形成する工程と、
（ｂ）前記バリア層上に下部Ｔｉ金属層を形成する工程と、
（ｃ）前記下部Ｔｉ金属層上にＡｌＣｕ層を形成する工程と、
（ｄ）前記ＡｌＣｕ層上に、Ｔｉ原子を含むキャップ層を形成する工程と、
（ｅ）前記工程（ａ）〜（ｄ）で形成されたＡｌＣｕ合金配線に熱処理を施すことにより前記ＡｌＣｕ層下部に下部ＡｌＴｉ合金層を形成する工程と、
（ｆ）熱処理を施された前記ＡｌＣｕ合金配線上に層間絶縁膜を形成する工程と、
（ｇ−１）前記層間絶縁膜、前記キャップ層を貫通させ前記ＡｌＣｕ層に達するようにビアホールを形成する工程と、
（ｇ−２）前記ビアホールの内面に、ビアホールＴｉ金属層を形成する工程と、
（ｈ）前記ビアホールＴｉ金属層の内面に、Ｔｉ原子を含むビアホールバリア層を形成する工程と、
（ｉ）前記ビアホールバリア層内部にプラグ材料を充填しプラグを形成する工程と
（ｉ−１）熱処理を施すことにより前記ＡｌＣｕ層と前記ビアホールＴｉ金属層とから前記ＡｌＣｕ層の上部に上部ＡｌＴｉ合金領域を形成する工程と
を備えることを特徴とする電子デバイスの製造方法。
【請求項３】
（ａ）下地上に、Ｔｉ原子を含むバリア層を形成する工程と、
（ｂ）前記バリア層上に下部Ｔｉ金属層を形成する工程と、
（ｃ）前記下部Ｔｉ金属層上にＡｌＣｕ層を形成する工程と、
（ｄ）前記ＡｌＣｕ層上に、Ｔｉ原子を含むキャップ層を形成する工程と、
（ｅ）前記工程（ａ）〜（ｄ）で形成されたＡｌＣｕ合金配線に熱処理を施すことにより前記ＡｌＣｕ層下部に下部ＡｌＴｉ合金層を形成する工程と、
（ｆ）熱処理を施された前記ＡｌＣｕ合金配線上に層間絶縁膜を形成する工程と、
（ｇ−３）前記層間絶縁膜を貫通させ前記ＡｌＣｕ層に達し且つ配線構造がボーダーレスになるようにビアホールを形成する工程と、
（ｇ−４）前記ビアホールの内面に、ビアホールＴｉ金属層を形成する工程と、
（ｈ）前記ビアホールＴｉ金属層の内面に、Ｔｉ原子を含むビアホールバリア層を形成する工程と、
（ｉ）前記ビアホールバリア層内部にプラグ材料を充填しプラグを形成する工程と、
（ｉ−２）熱処理を施すことにより前記ＡｌＣｕ層と前記ビアホールＴｉ金属層とから前記ＡｌＣｕ層の側部に側部ＡｌＴｉ合金領域を形成する工程と
を備えることを特徴とする電子デバイスの製造方法。
【請求項４】
（ａ）下地上に、Ｔｉ原子を含むバリア層を形成する工程と、
（ｂ）前記バリア層上に下部Ｔｉ金属層を形成する工程と、
（ｃ）前記下部Ｔｉ金属層上にＡｌＣｕ層を形成する工程と、
（ｃ−１）前記ＡｌＣｕ層上に上部Ｔｉ金属層を形成する工程と、
（ｄ−１）上部Ｔｉ金属層上に、Ｔｉ原子を含むキャップ層を形成する工程と、
（ｅ−１）前記工程（ａ）〜（ｄ−１）で形成されたＡｌＣｕ合金配線に熱処理を施すことにより、前記ＡｌＣｕ層上部と下部とに、上部ＡｌＴｉ合金層と下部ＡｌＴｉ合金層とをそれぞれ形成する工程と、
（ｆ）熱処理を施された前記ＡｌＣｕ合金配線上に層間絶縁膜を形成する工程と、
（ｇ−５）前記層間絶縁膜を貫通させ、前記キャップ層に達するようにビアホールを形成する工程と、
（ｈ）前記ビアホールの内面に、Ｔｉ原子を含むビアホールバリア層を形成する工程と、
（ｉ）前記ビアホールバリア層内部にプラグ材料を充填しプラグを形成する工程と
を備えることを特徴とする電子デバイスの製造方法。
【請求項５】
請求項２に記載の電子デバイスの製造方法であって、
前記工程（ｉ）と前記工程（ｉ−１）とが、同一の工程において行われる
ことを特徴とする電子デバイスの製造方法。
【請求項６】
請求項３に記載の電子デバイスの製造方法であって、
前記工程（ｉ）と前記工程（ｉ−２）とが、同一の工程において行われる
ことを特徴とする電子デバイスの製造方法。
【請求項７】
請求項１乃至請求項６のいずれかに記載の電子デバイスの製造方法であって、
前記工程（ｅ）又は（ｅ−１）が、前記ＡｌＣｕ層および前記キャップ層にＮ２雰囲気中での４００〜４５０℃での熱処理を１５〜３０分施す工程
を備えることを特徴とする電子デバイスの製造方法。
【請求項８】
請求項１乃至請求項４のいずれかに記載の電子デバイスの製造方法であって、
前記下部ＡｌＴｉ合金層の厚みが、前記ＡｌＣｕ層の厚みの１／４以上になるように形成されることを特徴とする電子デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子デバイスの製造方法に関し、特に、多層配線構造を有する電子デバイスの製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子の高集積化に伴い、多層配線構造における微細化が必須となり、Ａｌ合金配線においても、エレクトロマイグレーション耐性に優れた微細配線が要求されている。このような要求に応えるための従来のＡｌ合金を用いた多層配線構造について、以下に説明する。
【０００３】
まず基板上に下地酸化膜を形成する。次に、下地酸化膜の上に、１０ｎｍのＴｉＮバリア層、１０ｎｍのＴｉ金属層、２５０ｎｍのＡｌＣｕ層、６０ｎｍのＴｉＮキャップ層の順にスパッタ法により形成することにより、ＡｌＣｕ合金配線を形成する。
【０００４】
次に、写真製版処理によりレジストマスクを形成し、ドライエッチングにより所望の形状にＡｌＣｕ合金配線をパターニングする。
【０００５】
次に、４００℃で１５分程度の熱処理を行うことにより、ＡｌＣｕ層のＡｌとＴｉ金属層のＴｉとから、ＡｌＣｕ層の下部に下部ＡｌＴｉ合金層を形成する。
【０００６】
次に、ＴｉＮキャップ層の上即ちＡｌＣｕ合金配線の上に、層間絶縁膜を形成する。
【０００７】
次に、層間絶縁膜にビアホールを形成する。このビアホールは、その底面がＴｉＮキャップ層の上もしくはＴｉＮキャップ層の中にあるような深さに形成される。次に、ビアホールの内面に、膜厚が７０ｎｍのビアホールＴｉＮバリア層をスパッタ法により形成する。
【０００８】
次に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｏｎ）法によりビアホール内部へプラグ材料としてのＷのデポジションを行い、ビアホールを充填する。
【０００９】
次に、層間絶縁膜上に堆積したＴｉＮおよびＷをＣＭＰ（Ｃｈｅｍｉｃａｌ  ａｎｄ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等により除去し、Ｗプラグを形成する。
【００１０】
以上の手順を繰り返しＡｌＣｕ合金配線と層間絶縁膜とを積み重ねて形成していくことにより、ＡｌＣｕ合金多層配線構造が形成される。このような多層配線構造を有する電子デバイスの例は、例えば、特許文献１に示されている。
【００１１】
【特許文献１】
特開２０００−１１４３７６号公報
【００１２】
【発明が解決しようとする課題】
従来の多層配線構造は、以上のような構造であったため、ＡｌＣｕ層の実効膜厚が薄くなり、エレクトロマイグレーション耐性が低下してしまうという問題点があった。すなわち、ビアホールからＡｌＣｕ合金配線に流れ込む電子は、抵抗の低いＡｌＣｕ層に選択的に流れ込むが、ＡｌＣｕ層は実効膜厚が薄くなっているため、ビアホール近傍のＡｌＣｕ層でまずエレクトロマイグレーションが発生する。そのため、今度は電子が選択的にＴｉＮキャップ層に流れ込み発熱と抵抗上昇が発生し、ビアホール近傍のＴｉＮキャップ層が溶失し断線に至ってしまうという問題点があった。
【００１３】
また、特許文献１には、ＷプラグがＴｉＮキャップ層を貫通してＴｉＮキャップ層下部のＡｌＣｕ層と接触することにより、エレクトロマイグレーション耐性を高めた電子デバイスの製造方法が開示されている。しかし、特許文献１に記載された製造方法においては、層間絶縁膜を形成するときの温度の上昇に伴いＡｌＣｕ層に楔状の欠損が発生し、断線を引き起こしてしまう場合があるという問題点があった。
【００１４】
本発明は以上の問題点を解決するためになされたものであり、ＡｌＣｕ層に欠損を発生させることなくエレクトロマイグレーション耐性を高めた電子デバイスの製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
請求項１に記載の発明に係る電子デバイスの製造方法は、（ａ）下地上に、Ｔｉ原子を含むバリア層を形成する工程と、（ｂ）前記バリア層上に下部Ｔｉ金属層を形成する工程と、（ｃ）前記下部Ｔｉ金属層上にＡｌＣｕ層を形成する工程と、（ｄ）前記ＡｌＣｕ層上に、Ｔｉ原子を含むキャップ層を形成する工程と、（ｅ）前記工程（ａ）〜（ｄ）で形成されたＡｌＣｕ合金配線に熱処理を施すことにより前記ＡｌＣｕ層下部に下部ＡｌＴｉ合金層を形成する工程と、（ｆ）熱処理を施された前記ＡｌＣｕ合金配線上に層間絶縁膜を形成する工程と、（ｇ）前記層間絶縁膜、前記キャップ層を貫通させ前記ＡｌＣｕ層下部の前記下部ＡｌＴｉ合金層に達するようにビアホールを形成する工程と、（ｈ）前記ビアホールの内面に、Ｔｉ原子を含むビアホールバリア層を形成する工程と、（ｉ）前記ビアホールバリア層内部にプラグ材料を充填しプラグを形成する工程とを備えることを特徴とする。
【００１６】
請求項２に記載の発明に係る電子デバイスの製造方法は、（ａ）下地上に、Ｔｉ原子を含むバリア層を形成する工程と、（ｂ）前記バリア層上に下部Ｔｉ金属層を形成する工程と、（ｃ）前記下部Ｔｉ金属層上にＡｌＣｕ層を形成する工程と、（ｄ）前記ＡｌＣｕ層上に、Ｔｉ原子を含むキャップ層を形成する工程と、（ｅ）前記工程（ａ）〜（ｄ）で形成されたＡｌＣｕ合金配線に熱処理を施すことにより前記ＡｌＣｕ層下部に下部ＡｌＴｉ合金層を形成する工程と、（ｆ）熱処理を施された前記ＡｌＣｕ合金配線上に層間絶縁膜を形成する工程と、（ｇ−１）前記層間絶縁膜、前記キャップ層を貫通させ前記ＡｌＣｕ層に達するようにビアホールを形成する工程と、（ｇ−２）前記ビアホールの内面に、ビアホールＴｉ金属層を形成する工程と、（ｈ）前記ビアホールＴｉ金属層の内面に、Ｔｉ原子を含むビアホールバリア層を形成する工程と、（ｉ）前記ビアホールバリア層内部にプラグ材料を充填しプラグを形成する工程と（ｉ−１）熱処理を施すことにより前記ＡｌＣｕ層と前記ビアホールＴｉ金属層とから前記ＡｌＣｕ層の上部に上部ＡｌＴｉ合金領域を形成する工程とを備えることを特徴とする。
【００１７】
請求項３に記載の発明に係る電子デバイスの製造方法は、（ａ）下地上に、Ｔｉ原子を含むバリア層を形成する工程と、（ｂ）前記バリア層上に下部Ｔｉ金属層を形成する工程と、（ｃ）前記下部Ｔｉ金属層上にＡｌＣｕ層を形成する工程と、（ｄ）前記ＡｌＣｕ層上に、Ｔｉ原子を含むキャップ層を形成する工程と、（ｅ）前記工程（ａ）〜（ｄ）で形成されたＡｌＣｕ合金配線に熱処理を施すことにより前記ＡｌＣｕ層下部に下部ＡｌＴｉ合金層を形成する工程と、（ｆ）熱処理を施された前記ＡｌＣｕ合金配線上に層間絶縁膜を形成する工程と、（ｇ−３）前記層間絶縁膜を貫通させ前記ＡｌＣｕ層に達し且つ配線構造がボーダーレスになるようにビアホールを形成する工程と、（ｇ−４）前記ビアホールの内面に、ビアホールＴｉ金属層を形成する工程と、（ｈ）前記ビアホールＴｉ金属層の内面に、Ｔｉ原子を含むビアホールバリア層を形成する工程と、（ｉ）前記ビアホールバリア層内部にプラグ材料を充填しプラグを形成する工程と、（ｉ−２）熱処理を施すことにより前記ＡｌＣｕ層と前記ビアホールＴｉ金属層とから前記ＡｌＣｕ層の側部に側部ＡｌＴｉ合金領域を形成する工程とを備えることを特徴とする。
【００１８】
請求項４に記載の発明に係る電子デバイスの製造方法は、（ａ）下地上に、Ｔｉ原子を含むバリア層を形成する工程と、（ｂ）前記バリア層上に下部Ｔｉ金属層を形成する工程と、（ｃ）前記下部Ｔｉ金属層上にＡｌＣｕ層を形成する工程と、（ｃ−１）前記ＡｌＣｕ層上に上部Ｔｉ金属層を形成する工程と、（ｄ−１）上部Ｔｉ金属層上に、Ｔｉ原子を含むキャップ層を形成する工程と、（ｅ−１）前記工程（ａ）〜（ｄ−１）で形成されたＡｌＣｕ合金配線に熱処理を施すことにより、前記ＡｌＣｕ層上部と下部とに、上部ＡｌＴｉ合金層と下部ＡｌＴｉ合金層とをそれぞれ形成する工程と、（ｆ）熱処理を施された前記ＡｌＣｕ合金配線上に層間絶縁膜を形成する工程と、（ｇ−５）前記層間絶縁膜を貫通させ、前記キャップ層に達するようにビアホールを形成する工程と、（ｈ）前記ビアホールの内面に、Ｔｉ原子を含むビアホールバリア層を形成する工程と、（ｉ）前記ビアホールバリア層内部にプラグ材料を充填しプラグを形成する工程とを備えることを特徴とする。
【００１９】
【発明の実施の形態】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る電子デバイスにおけるＡｌＣｕ合金配線１００を示す図である。
【００２０】
まず、図２に示すように、例えば素子が形成された半導体基板（図示しない）とその上に形成された下部絶縁膜としてのプラズマ酸化膜（図示しない）とを備える下地上に、約１０ｎｍのＴｉＮバリア層１１０、約１０ｎｍの下部Ｔｉ金属層１２０、約２５０ｎｍのＡｌＣｕ１３０ａ層、約６０ｎｍのＴｉＮキャップ層１４０の順にスパッタ法により形成することにより、ＡｌＣｕ合金配線１００ａを形成する。
【００２１】
次に、写真製版処理によりレジストマスクを形成し、ドライエッチングにより所望の形状にＡｌＣｕ合金配線１００をパターニングする。このとき、レジストマスクとしては、膜厚が約６５０ｎｍであるＫｒＦレジストを用いてもよい。またドライエッチングは、Ｃｌ２／ＢＣｌ３の混合ガスを用いたプラズマによる異方性エッチングを行ってもよい。
【００２２】
次に、約４００℃で１５分程度のＮ２シンタリングによる熱処理を行うことにより、ＡｌＣｕ層１３０ａのＡｌと下部Ｔｉ金属層１２０のＴｉとから、ＡｌＣｕ層１３０ａの下部に下部ＡｌＴｉ合金層１５０を形成する。ここで、図１に示されるように下部ＡｌＴｉ合金層１５０の上面は平らではないが、この面をならしてできる平面と下部ＡｌＴｉ合金層１５０の底面との距離を下部ＡｌＴｉ合金層１５０の膜厚とする。また同様に、ＡｌＣｕ層１３０の底面は平らではないが、この面をならしてできる平面とＡｌＣｕ層１３０の上面との距離をＡｌＣｕ層１３０の膜厚とする。このとき、下部ＡｌＴｉ合金層１５０の膜厚は、およそ５０〜１５０ｎｍの膜厚に形成される。またＡｌＣｕ層１３０の膜厚は、ＡｌＣｕ層１３０ａの膜厚に比べ，およそ１００〜２００ｎｍに減少する。
【００２３】
次に、ＴｉＮキャップ層１４０の上即ちＡｌＣｕ合金配線１００ａの上に、ＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）等のプラズマＣＶＤ法を用いて酸化膜を形成した後に、この酸化膜をＣＭＰにより平坦化し、膜厚が約７５０ｎｍである層間絶縁膜１６０を形成する。
【００２４】
次に、層間絶縁膜１６０上に、ＫｒＦレジスト（図示しない）を膜厚が約６５０ｎｍになるように塗布する。塗布されたＫｒＦレジストに写真製版処理を行うことにより、径がφ０．２０μｍ程度のビアホールレジストマスク（図示しない）を形成する。その後にドライエッチングを行うことにより、層間絶縁膜１６０に、図１に示すようなビアホール１７０を形成する。このビアホール１７０は、ＴｉＮキャップ層１４０およびＡｌＣｕ層１３０を貫通して、下部ＡｌＴｉ合金層１５０に達している。またドライエッチングとしては、Ｃ５Ｆ８／Ｏ２／Ａｒ／ＣＯの混合ガスを用いたプラズマによる異方性エッチングを行ってもよい。
【００２５】
次に、ビアホール１７０の内面に、膜厚が約７０ｎｍのビアホールＴｉＮバリア層１８０をスパッタ法により形成する。
【００２６】
次に、ＣＶＤ法によりビアホール１７０内部へプラグ材料としてのＷのデポジションを行い、ビアホール１７０を充填する。
【００２７】
次に、層間絶縁膜１６０上に堆積したＴｉＮおよびＷをＣＭＰ法等により除去し、Ｗプラグ１９０を形成することにより、ＡｌＣｕ合金配線１００が形成される。
【００２８】
以上の手順を繰り返しＡｌＣｕ合金配線１００と層間絶縁膜１６０とを積み重ねて形成していくことにより、ＡｌＣｕ合金多層配線構造（図示しない）が形成される。
【００２９】
動作において、ビアホール１７０からＡｌＣｕ合金配線１００に流れ込む電子は、比抵抗が約３μΩ／ｃｍ２と小さいＡｌＣｕ層１３０に選択的に流れ込むため、ビアホール１７０近傍のＡｌＣｕ層１３０でまずエレクトロマイグレーションが発生する。しかし、この構造においては、ビアホール１７０から、ＡｌＣｕ層１３０を介さずに下部ＡｌＴｉ合金層１５０に達する電流パスが確保されている。従って、その後は、電子は、比抵抗が約３０μΩ／ｃｍ２とＡｌＣｕ層１３０の次に小さい下部ＡｌＴｉ合金層１５０に流れ込むため、断線は発生しない。
【００３０】
また、層間絶縁膜１６０を形成する前に、熱処理により下部ＡｌＴｉ合金層１５０の形成を行っているので、層間絶縁膜１６０を形成するときにＡｌＣｕ層１３０に欠損が発生しない。この理由は、次のように考えられる。
【００３１】
まず、下部ＡｌＴｉ合金層１５０は、ＡｌＣｕ層１３０や下部Ｔｉ金属層１２０に比較して、熱膨張が小さいと考えられる。従って、層間絶縁膜１６０を形成する前に熱処理が行われた場合には、ＡｌＣｕ層１３０と下部Ｔｉ金属層１２０とは、下部ＡｌＴｉ合金層１５０を形成することにより、体積の変化を抑えることができる。一方、熱処理による下部ＡｌＴｉ合金層１５０の形成を行わずに層間絶縁膜１６０を形成した場合について説明する。層間絶縁膜１６０を形成するときには温度は約４００℃にまで上昇するため、ＡｌＣｕ合金配線１００の体積は膨張する。このとき、ＡｌＣｕ層１３０と下部Ｔｉ金属層１２０とは、下部ＡｌＴｉ合金層１５０を形成することにより、体積の変化を抑えようとする。しかし、下部ＡｌＴｉ合金層１５０が十分に形成されていない状態で、酸化膜が堆積されるので、ＡｌＣｕ合金配線１００の側壁近傍部分の体積が局部的に膨張した状態で固定されてしまう。そのため、この状態で温度を下降させたとき、ＡｌＣｕ合金配線１００の側壁近傍部分の体積が収縮し、楔状の欠損が発生してしまうと考えられる。
【００３２】
実験の結果、形成される下部ＡｌＴｉ合金層１５０の膜厚が、下部ＡｌＴｉ合金層１５０の形成により膜厚が減少した後のＡｌＣｕ層１３０の膜厚の約１／４以上である場合に、ＡｌＣｕ層１３０の欠損を防ぐことができることが分かっている。また、Ｎ２シンタリングによる熱処理が、処理時間が４００〜４５０℃、温度が１５〜３０分の範囲である場合に、減少した後のＡｌＣｕ層１３０の膜厚の約１／４以上の膜厚を有する下部ＡｌＴｉ合金層１５０を形成できることが分かっている。
【００３３】
このように、本実施の形態にかかる電子デバイスの製造方法においては、ビアホール１７０から、ＡｌＣｕ層１３０を介さずに下部ＡｌＴｉ合金層１５０に達する電流パスが確保されているため、エレクトロマイグレーション耐性を高くすることができる。また、層間絶縁膜１６０を形成する前に、熱処理により下部ＡｌＴｉ合金層１５０の形成を行っているので、層間絶縁膜１６０を形成するときのＡｌＣｕ層１３０の欠損を防ぐことができる。
【００３４】
本発明を適用できる電子デバイスの例としては、ＤＲＡＭやＳＲＡＭ等の半導体装置や、液晶装置や、磁気ヘッド等が挙げられる。
【００３５】
＜実施の形態２＞
図３は、本発明の実施の形態２に係る電子デバイスにおけるＡｌＣｕ合金配線２００を示す図である。図３において、図１と同様の要素については同一の符号を付してしてあるので、それらのここでの詳細な説明は省略する。
【００３６】
まず、実施の形態１と同様の工程により、層間絶縁膜１６０の形成までを行う。
【００３７】
次に、層間絶縁膜１６０上に、ＫｒＦレジスト（図示しない）等を膜厚が約６００ｎｍになるように塗布する。塗布されたＫｒＦレジスト上に、写真製版処理を行うことにより、径がφ０．２０μｍ程度のビアホールレジストマスク（図示しない）を形成する。その後にドライエッチングを行うことにより、層間絶縁膜１６０に、ビアホール２１０を形成する。このビアホール２１０は、ＴｉＮキャップ層１４０を貫通してＡｌＣｕ層１３０に達しＡｌＣｕ層１３０の途中で止まっている。
【００３８】
次に、ビアホール２１０の内面に、膜厚が約３０ｎｍのビアホールＴｉ金属層２２０と、膜厚が約５０ｎｍのビアホールＴｉＮバリア層１８０とを、スパッタ法により形成する。
【００３９】
次に、ＣＶＤ法によりビアホール２１０内部へプラグ材料としてのＷのデポジションを行い、ビアホール２１０を充填する。このＣＶＤは、約４３０℃で行われる。このとき、ビアホール２１０の底面近傍において、ＡｌＣｕ層１３０上部のＡｌとビアホールＴｉ金属層２２０のＴｉとが反応することにより、上部ＡｌＴｉ合金領域２３０が形成される。この上部ＡｌＴｉ合金領域２３０は、その下部が下部ＡｌＴｉ合金層１５０に達している。
【００４０】
次に、層間絶縁膜１６０上に堆積したＴｉＮおよびＷをＣＭＰ法等により除去し、Ｗプラグ１９０を形成することにより、ＡｌＣｕ合金配線２００が形成される。
【００４１】
以上の工程を繰り返しＡｌＣｕ合金配線２００と層間絶縁膜１６０とを積み重ねて形成していくことにより、ＡｌＣｕ合金多層配線構造（図示しない）が形成される。
【００４２】
このように、本実施の形態にかかる電子デバイスの製造方法においては、ビアホール２１０の深さが浅い分だけエッチング量を減らすことができるため、実施の形態１の効果に加えて、レジストの膜厚を薄くすることができ写真製版の精度が向上するという効果を有する。
【００４３】
＜実施の形態３＞
図４は、本発明の実施の形態３に係る電子デバイスにおけるＡｌＣｕ合金配線３００を示す図である。図４において、図１，３と同様の要素については同一の符号を付してしてあるので、それらのここでの詳細な説明は省略する。
【００４４】
まず、実施の形態１と同様の工程により、層間絶縁膜１６０の形成までを行う。
【００４５】
次に、層間絶縁膜１６０上に、ＫｒＦレジスト（図示しない）等を膜厚が約５６５ｎｍになるように塗布する。塗布されたＫｒＦレジスト上に、写真製版処理を行うことにより、径がφ０．２０μｍ程度のビアホールレジストマスク（図示しない）を形成する。このビアホールレジストマスクは、エッチングにより形成されるビアホール３１０がＡｌＣｕ合金配線１００に対してボーダーレス構造になるような位置に形成される。そしてドライエッチングを行うことにより、層間絶縁膜１６０に、ビアホール３１０を形成する。このビアホール３１０は、ＡｌＣｕ合金配線１００の側面に接触しており、その底面がＡｌＣｕ層１３０の底面付近になるような深さに達している。
【００４６】
次に、ビアホール３１０の内面に、膜厚が約２０ｎｍのビアホールＴｉ金属層２２０と、膜厚が約５０ｎｍのビアホールＴｉＮバリア層１８０とを、スパッタ法により形成する。
【００４７】
次に、ＣＶＤ法によりビアホール３１０内部へプラグ材料としてのＷのデポジションを行い、ビアホール３１０を充填する。このＣＶＤは、約４３０℃で行われる。このとき、ＡｌＣｕ合金配線３００と接触する、ビアホール３１０の側面近傍において、ＡｌＣｕ層１３０側部のＡｌとビアホールＴｉ金属層２２０のＴｉとが反応することにより、側部ＡｌＴｉ合金領域３２０が形成される。この側部ＡｌＴｉ合金領域３２０は、その下部が下部ＡｌＴｉ合金層１５０に達している。
【００４８】
次に、層間絶縁膜１６０上に堆積したＴｉＮおよびＷをＣＭＰ法等により除去し、Ｗプラグ１９０を形成することにより、ＡｌＣｕ合金配線３００が形成される。
【００４９】
以上の工程を繰り返しＡｌＣｕ合金配線３００と層間絶縁膜１６０とを積み重ねて形成していくことにより、ＡｌＣｕ合金多層配線構造（図示しない）が形成される。
【００５０】
このように、本実施の形態にかかる電子デバイスの製造方法においては、ビアホール３１０は、ＡｌＣｕ合金配線１００の側面に接触しているため、実施の形態１の効果に加えて、ビアホールＴｉ金属層２２０に含まれるＴｉが少ない場合にも、形成される側部ＡｌＴｉ合金領域３２０が確実に下部ＡｌＴｉ金属層１５０に達することができるという効果を有する。従って、スループットを向上させることができる。
【００５１】
＜実施の形態４＞
図５は、本発明の実施の形態４に係る電子デバイスにおけるＡｌＣｕ合金配線４００を示す図である。図５，６において、図１，２と同様の要素については同一の符号を付してしてあるので、それらのここでの詳細な説明は省略する。
【００５２】
まず、図６に示すように、例えば素子が形成された半導体基板（図示しない）とその上に形成された下部絶縁膜としてのプラズマ酸化膜（図示しない）とを備える下地上に、約１０ｎｍのＴｉＮバリア層１１０、約１０ｎｍの下部Ｔｉ金属層１２０、約２５０ｎｍのＡｌＣｕ層１３０ａ、約２０ｎｍの上部Ｔｉ金属層４１０、約４０ｎｍのＴｉＮキャップ層１４０の順にスパッタ法により形成することにより、ＡｌＣｕ合金配線４００ａを形成する。
【００５３】
次に、写真製版処理によりレジストマスクを形成し、ドライエッチングにより所望の形状にＡｌＣｕ合金配線１００をパターニングする。このとき、レジストマスクとしては、膜厚が約６５０ｎｍであるＫｒＦレジストを用いてもよい。またドライエッチングは、Ｃｌ２／ＢＣｌ３の混合ガスを用いたプラズマによる異方性エッチングを行ってもよい。
【００５４】
次に、約４００℃で１５分程度のＮ２シンタリングによる熱処理を行うことにより、ＡｌＣｕ層１３０のＡｌと下部Ｔｉ金属層１２０のＴｉとから、ＡｌＣｕ層１３０ａの下部に下部ＡｌＴｉ合金層１５０を形成する。このとき、下部ＡｌＴｉ合金層１５０の膜厚は、およそ５０〜１５０ｎｍの膜厚に形成される。また同時に、ＡｌＣｕ層１３０ａのＡｌと上部Ｔｉ金属層４１０のＴｉとからも、ＡｌＣｕ層１３０ａの上部に上部ＡｌＴｉ合金層４２０が形成される。このとき、上部ＡｌＴｉ合金層４１０の膜厚は、およそ１００〜２００ｎｍの膜厚に形成される。従って、多くの箇所で下部ＡｌＴｉ合金層１５０と上部ＡｌＴｉ合金層４２０とが接触する状態になる。
【００５５】
次に、ＴｉＮキャップ層１４０の上即ちＡｌＣｕ合金配線４００ａの上に、ＨＤＰ等のプラズマＣＶＤ法を用いて酸化膜を形成した後に、この酸化膜をＣＭＰにより平坦化し、膜厚が約７５０ｎｍである層間絶縁膜１６０を形成する。
【００５６】
次に、層間絶縁膜１６０上に、ＫｒＦレジスト（図示しない）を膜厚が約５６５ｎｍになるように塗布する。塗布されたＫｒＦレジストに写真製版処理を行うことにより、径がφ０．２０μｍ程度のビアホールレジストマスク（図示しない）を形成する。その後にドライエッチングを行うことにより、層間絶縁膜１６０に、図５に示すようなビアホール１７０を形成する。このビアホール１７０は、ＴｉＮキャップ層１４０を貫通する必要はなく、その底面がＴｉＮキャップ層１４０に達しその上もしくはその中にあるような深さに形成されておればよい。またドライエッチングとしては、Ｃ５Ｆ８／Ｏ２／Ａｒ／ＣＯの混合ガスを用いたプラズマによる異方性エッチングを行ってもよい。
【００５７】
次に、ビアホール１７０の内面に、膜厚が約７０ｎｍのビアホールＴｉＮバリア層１８０をスパッタ法により形成する。
【００５８】
次に、ＣＶＤ法により、ビアホール１７０内部へプラグ材料としてのＷのデポジションを行い、ビアホール１７０を充填する。
【００５９】
次に、層間絶縁膜１６０上に堆積したＴｉＮおよびＷをＣＭＰ法等により除去し、Ｗプラグ１９０を形成することにより、ＡｌＣｕ合金配線４００が形成される。
【００６０】
以上の工程を繰り返しＡｌＣｕ合金配線４００と層間絶縁膜１６０とを積み重ねて形成していくことにより、ＡｌＣｕ合金多層配線構造（図示しない）が形成される。
【００６１】
このように、本実施の形態にかかる電子デバイスの製造方法においては、ビアホール１７０がＴｉＮキャップ層１４０を貫通する必要はなく、その底面がＴｉＮキャップ層１４０に達しその上もしくはその中にあるような深さに形成されておればよい。よって、層間絶縁膜１６０の膜厚が大きい場合にも、エッチング量を増やす必要がない。従って、実施の形態１の効果に加えて、ＣＭＰ法等による層間絶縁膜１６０の膜厚のばらつきに対するビアホール１７０の深さのマージンを大きくすることができるという効果を有する。
【００６２】
【発明の効果】
以上、説明したように、請求項１に記載の発明に係る電子デバイスの製造方法においては、ビアホールから、ＡｌＣｕ層を介さずに下部ＡｌＴｉ合金層に達する電流パスが確保されているため、エレクトロマイグレーション耐性を高くすることができる。また、層間絶縁膜を形成する前に、熱処理により下部ＡｌＴｉ合金層の形成を行っているので、層間絶縁膜を形成するときのＡｌＣｕ層の欠損を防ぐことができる。
【００６３】
また、請求項２に記載の発明に係る電子デバイスの製造方法においては、ビアホールは、ＴｉＮキャップ層を貫通してＡｌＣｕ層に達しＡｌＣｕ層の途中で止まっている。従ってビアホールの深さが浅い分だけエッチング量を減らすことができるため、請求項１に記載の発明に係る電子デバイスの製造方法の効果に加えて、レジストの膜厚を薄くすることができ写真製版の精度が向上させることができるという効果を有する。
【００６４】
また、請求項３に記載の発明に係る電子デバイスの製造方法においては、ビアホールは、ＡｌＣｕ合金配線の側面に接触しているため、ビアホールＴｉ金属層に含まれるＴｉが少ない場合にも、形成される側部ＡｌＴｉ合金領域が確実に下部ＡｌＴｉ金属層に達することができる。従って、請求項１に記載の発明に係る電子デバイスの製造方法の効果に加えて、スループットを向上させることができるという効果を有する。
【００６５】
また、請求項４に記載の発明に係る電子デバイスの製造方法においては、ビアホールの底面がＴｉＮキャップ層に達しその上もしくはその中にあるような深さに形成されておればよい。従って、請求項１に記載の発明に係る電子デバイスの製造方法の効果に加えて、ＣＭＰ法等による層間絶縁膜の膜厚のばらつきに対するビアホールの深さのマージンを大きくすることができるという効果を有する。
【図面の簡単な説明】
【図１】実施の形態１に係る電子デバイスにおけるＡｌＣｕ合金配線１００を示す図である。
【図２】実施の形態１に係る電子デバイスにおけるＡｌＣｕ合金配線１００ａを示す図である。
【図３】実施の形態２に係る電子デバイスにおけるＡｌＣｕ合金配線２００を示す図である。
【図４】実施の形態３に係る電子デバイスにおけるＡｌＣｕ合金配線３００を示す図である。
【図５】実施の形態４に係る電子デバイスにおけるＡｌＣｕ合金配線４００を示す図である。
【図６】実施の形態４に係る電子デバイスにおけるＡｌＣｕ合金配線４００ａを示す図である。
【符号の説明】
１００，１００ａ，２００，３００，４００，４００ａ  ＡｌＣｕ合金配線、１１０  ＴｉＮバリア層、１２０  下部Ｔｉ金属層、１３０，１３０ａ  ＡｌＣｕ層、１４０  ＴｉＮキャップ層、１５０  下部ＡｌＴｉ合金層、１６０  層間絶縁膜、１７０，２１０，３１０  ビアホール、１８０  ビアホールＴｉＮバリア層、１９０  Ｗプラグ、２２０  ビアホールＴｉ金属層、２３０  上部ＡｌＴｉ合金領域、３２０  側部ＡｌＴｉ合金領域、４１０  上部Ｔｉ金属層、４２０上部ＡｌＴｉ合金層。
【図１】
2004247381.tif 000003
【図２】
2004247381.tif 000004
【図３】
2004247381.tif 000005
【図４】
2004247381.tif 000006
【図５】
2004247381.tif 000007
【図６】
2004247381.tif 000008