(57)【要約】【課題】増幅器の待機状態から動作開始状態に遷移する際に、ポップノイズが生じないようにする。【解決手段】本発明の増幅回路は、入力信号路Ｌと電源電圧ＶＤＤとの間に接続されたスイッチングトランジスタＱ１０と、スイッチングトランジスタＱ１０のオン／オフを制御する電圧が印加される制御端子Ｔ３と、入力信号路の電圧に応じて出力トランジスタのうち一方のトランジスタを制御する制御手段Ｑ１６、Ｑ１７とを有する。更にコンデンサＣ２を含む時定数回路を有するとともに制御端子Ｔ３にスイッチングトランジスタＱ１０をオフにする電圧が与えられたときには制御手段による出力トランジスタの制御を時定数回路に応じた時間遅延して実行させる遅延制御回路を有する。【選択図】　　　図１
2004088419.tif 000002
【特許請求の範囲】
【請求項１】
電源とグランド間に逆導電型の一対の出力トランジスタを直列に接続する一方、それらのトランジスタの接続中点を出力端子に接続するとともに第１のコンデンサを介して入力信号路に接続して成る出力回路と、
前記入力信号路の電圧に応じて前記出力トランジスタを制御する出力回路制御手段と、
前記入力信号路と電源との間に接続されたスイッチング素子と、
前記スイッチング素子のオン／オフを制御する信号が印加される制御端子と、
第２のコンデンサを含む時定数回路を有するとともに前記制御端子に接続されていて、前記制御端子に前記スイッチング素子をオフする信号が与えられたときに前記出力回路制御手段による出力トランジスタの制御を前記時定数回路に応じた時間遅延して除々に実行させる遅延制御回路と、
から成る増幅回路。
【請求項２】
前記第１のコンデンサと第２のコンデンサとのペア性がとられていることを特徴とする請求項１に記載の増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はオーディオ機器のパワー回路等で用いられる増幅回路に関するものである。
【０００２】
【従来の技術】
図２は従来の増幅回路を示している。電源が投入されている状態（従って、ＶＤＤが印加されている状態）で増幅回路の動作を不作動にしておくときは、制御端子Ｔ３にローレベル電圧を入力する。これによって、トランジスタＱ７、Ｑ１０がオンして、トランジスタＱ８、Ｑ９がオフとなる。このとき、定電流源Ａ１〜Ａ５はオフにしておく。つまり増幅回路は不作動になる。
【０００３】
一方、トランジスタＱ１０がオンしていることにより、ａ点の電圧は略電源電圧ＶＤＤになっている。従って、トランジスタＱ１１、Ｑ１４はオフである。トランジスタＱ１４のオフにより低レベルアンプ１は不作動になっている。また、定電流源Ａ２がオフであるためトランジスタＱ１３には電流ＩＢが流れ込まず、トランジスタＱ１１から電流ＩＢが与えられないとともにトランジスタＱ１６からも電流ＩＣが流れない。従って、トランジスタＱ１６とＱ１７はオフであり、トランジスＱ２２、Ｑ２３もオフとなる。また定電流源Ａ４はオフであるためトランジスタＱ１８、Ｑ１９、Ｑ２０、Ｑ２１はオフである。従って、出力端子ＯＵＴはハイインピーダンスになっている。
【０００４】
次に、制御端子Ｔ３にハイレベルを入力すると、増幅回路は動作状態となる。つまり、このとき、定電流源Ａ１、Ａ２、Ａ３、Ａ４、Ａ５がオン、トランジスタＱ７、Ｑ１０がオフとなり、トランジスタＱ８、Ｑ９がオンするので、初段増幅器Ｑ１、Ｑ２で増幅された信号電流がａ点側へ伝送され、また、トランジスタＱ１３へ流れる電流ＩＢはトランジスタＱ１１とＱ１６から与えられる。そのため、高レベルアンプ２も動作可能な状態となる。
【０００５】
【発明が解決しようとする課題】
ところで、制御端子Ｔ３にローレベルを印加している状態（増幅回路の不作動状態）からＴ３にハイレベルを印加して増幅回路を動作状態にするとき、スピーカからは一時的にポップノイズが生じる。これは制御端子Ｔ３にハイレベルを印加すると、トランジスタＱ１０、Ｑ７がオフした後、電流ＩＡが流れてａ点の電圧が通常動作時の電圧になるまでの間、トランジスタＱ１１、Ｑ１４に流れる電流は通常動作時より少なくなる。このため電流ＩＢはＩＣにより供給され、トランジスタＱ１６、Ｑ１７、Ｑ２２、Ｑ２３に電流が流れるため出力端子ＯＵＴがハイインピーダンス状態からいったんグランド電位になった後に動作可能状態になるからである。
本発明はこのような問題を解消した増幅回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため本発明の増幅器は、電源とグランド間に逆導電型の一対の出力トランジスタを直列に接続する一方、それらのトランジスタの接続中点を出力端子に接続するとともに第１のコンデンサを介して入力信号路に接続して成る出力回路と、
前記入力信号路の電圧に応じて前記出力トランジスタを制御する出力回路制御手段と、
前記入力信号路と電源との間に接続されたスイッチング素子と、
前記スイッチング素子のオン／オフを制御する信号が印加される制御端子と、
第２のコンデンサを含む時定数回路を有するとともに前記制御端子に接続されていて、前記制御端子に前記スイッチング素子をオフする信号が与えられたときに前記出力回路制御手段による出力トランジスタの制御を前記時定数回路に応じた時間遅延して除々に実行させる遅延制御回路と、から成る。
尚、後述する図１の実施形態でいえば、電源電圧ＶＤＤとグランド間に逆導電型の一対の出力トランジスタＱ２１、Ｑ２３を直列に接続する一方、それらのトランジスタＱ２１、Ｑ２３の接続中点を出力端子ＯＵＴに接続するとともに第１のコンデンサＣ１を介して入力信号路Ｌに接続して成る出力回路と；前記入力信号路Ｌと電源電圧ＶＤＤとの間に接続されたスイッチングトランジスタＱ１０と；前記スイッチングトランジスタＱ１０のオン／オフを制御する電圧が印加される制御端子Ｔ３と；前記入力信号路Ｌの電圧に応じて前記出力トランジスタＱ２１、Ｑ２３のうち一方のトランジスタＱ２３を制御する制御手段Ｑ１６、Ｑ１７と；第２のコンデンサＣ２を含む時定数回路を有するとともに前記制御端子Ｔ３に接続されていて、前記制御端子Ｔ３に前記スイッチングトランジスタＱ１０をオフにする電圧が与えられたときに前記制御手段Ｑ１６、Ｑ１７による出力トランジスタの制御を前記時定数回路に応じた時間遅延して実行させる遅延制御回路３と；から成っている。
【０００７】
【発明の実施の形態】
図１の本実施形態では、図２の従来例に対し、ポップノイズ防止のための遅延制御回路３を追加接続している。この遅延制御回路３は制御端子Ｔ３に接続されたインバータ４とＰチャンネル型ＭＯＳトランジスタＱ３０を有している。トランジスタＱ３０のソースは電源電圧ＶＤＤに接続され、ドレインは定電流源５に接続されている。
【０００８】
ＰチャンネルＭＯＳトランジスタＱ３１とＱ３２はカレントミラー回路を構成し、その一方のトランジスタＱ３１のソースは直接電源電圧ＶＤＤに接続され、他方のトランジスタＱ３２のソースは抵抗Ｒ１を介して電源電圧ＶＤＤに接続されている。また、トランジスタＱ３１、Ｑ３２のゲートは定電流源５とトランジスタＱ３０のドレインに接続されている。インバータ４の出力はソースがグランドに接続されたＮチャンネル型ＭＯＳトランジスタＱ３３のゲートに接続されており、トランジスタＱ３３のドレイン・ソース間にはコンデンサＣ２が接続されている。
【０００９】
トランジスタＱ３２のドレインとコンデンサＣ２の接続ノードＫはＰチャンネルＭＯＳトランジスタＱ３４のゲートに接続されている。トランジスタＱ３４のソースは電源電圧ＶＤＤに接続され、ドレインは高レベルアンプ２のトランジスタＱ１６、Ｑ１７のゲートに結合されている。
【００１０】
次に、本実施形態において、不作動状態から制御端子Ｔ３にハイレベルを印加して増幅回路を動作状態にする際の遅延制御回路３の動作を説明する。今、制御端子Ｔ３にハイレベルが印加されたとき、トランジスタＱ３３はオフとなる。一方、トランジスタＱ３０はオフ、トランジスタＱ３１、Ｑ３２がオンする。このため、コンデンサＣ２は定電流源５、トランジスタＱ３１、Ｑ３２、抵抗Ｒ１によって構成されるカレントミラー回路とコンデンサＣ２によって決まる時定数に従って充電される。その結果、トランジスタＱ３４は制御端子Ｔ３にハイレベルが印加された時点から遅れてオフとなる。
【００１１】
換言すると、制御端子Ｔ３にハイレベルが印加されることによって出力端子ＯＵＴの電圧がハイインピーダンスからいったんグランド電位になった後、通常動作電圧になる現象は先にも一言したように制御端子Ｔ３をローレベル状態からハイレベルを印加した時、電流ＩＢを補うように電流ＩＣがトランジスタＱ１６から流れ、トランジスタＱ１７、Ｑ２２、Ｑ２３をオンしていること、及びそれらのオン状態が制御端子Ｔ３にハイレベルを印加してから、ａ点の電位が通常状態になるまでの時間を経た後に、オフ状態となるためであるので、本発明では制御端子Ｔ３にハイレベルが印加されてａ点の電圧が通常動作時の電圧になるまでの間、上記電流ＩＣの代わりに電流ＩＥを別途遅延制御回路３から供給してやることによってトランジスタＱ１６、Ｑ１７を徐々にオンするようにするというものである。
【００１２】
制御端子Ｔ３にローレベルを印加した際は遅延制御回路の動作によりトランジスタＱ１６、Ｑ１７はオフであるので、トランジスタＱ２３がオフのままとなっていて、増幅回路の不作動時に出力端子ＯＵＴはハイインピーダンスとなる。そして、制御端子Ｔ３にハイレベルを印加したときは、コンデンサＣ２と、カレントミラー回路（トランジスタＱ３１、Ｑ３２、電流源５、抵抗１とによって構成）の充電時定数に従ってコンデンサＣ２が充電され、トランジスタＱ３４が徐々にオフとなり、出力端子ＯＵＴの電圧を入力信号に応じた値に徐々に変化させる。つまり、増幅回路を動作させるべく制御端子Ｔ３にハイレベルを印加した時点から所定の時間をかけてトランジスタＱ１６、Ｑ１７、Ｑ２２、Ｑ２３のオフ状態を解除するのである。このようにすることによって、増幅器の動作開始時に出力端子ＯＵＴがハイインピダンス状態からいったんグランド電位を経て通常動作電圧になることが無くなり、ポップノイズは生じにくくなる。
【００１３】
なお、遅延制御回路３は増幅回路部分とともに同じＬＳＩチップ上に形成できる。上記第１のコンデンサＣ１は位相補償用として機能するが、第２のコンデンサＣ２を同じ種類のもの（同一チップに形成する場合は同一の種類となる）で構成することによって、互いのペア性を良くとることができる。そして、ペア性が良いと、予め設計した第１のコンデンサ側の時定数と、第２のコンデンサＣ２側での時定数（遅延制御回路の時定数）とのマッチングがとり易くバラツキに強いものとなり、ポップノイズの阻止精度を向上できる。
【００１４】
【発明の効果】
以上の通り、本発明によれば、増幅器の待機状態から動作開始状態に遷移する際に、ポップノイズが生じないという効果がある。特に、第１、第２のコンデンサのペア性をとることにより、前記ポップノイズの阻止精度が向上する。
【図面の簡単な説明】
【図１】従来の増幅回路を示す回路図
【図２】本発明の実施形態に係る増幅回路の回路図
【符号の説明】
３　　　遅延制御回路
ＶＤＤ　　電源電圧
Ｑ１０　スイッチングトランジスタ
Ｔ３　　制御端子
Ｑ２１　出力トランジスタ
Ｑ２３　出力トランジスタ
Ｃ１　　　第１のコンデンサ
Ｃ２　　　第２のコンデンサ
【図１】
2004088419.tif 000003
【図２】
2004088419.tif 000004