(57)【要約】【課題】スルーレートを小さくすることなく演算増幅器の発振を防止できるデータ側ドライバを提供する。【解決手段】演算増幅器２０の発振防止用位相補償容量素子として、立ち下がり波形の出力時用に容量値を設定したＮウェル容量素子からなる位相補償容量素子３０と立ち上がり波形の出力時用に容量値を設定したＮウェル容量素子からなる位相補償容量素子４０とを切替えスイッチ５０，６０を介してＮウェル容量素子のゲート側端子とウェル側端子とを逆並列に接続している。そして、２ｎ−１番目と２ｎ番目のデータ線に対応した２個の演算増幅器２０のうち、立ち上がり波形の出力時の演算増幅器２０に位相補償容量素子４０を接続するとともに、立ち下がり波形の出力時の演算増幅器２０に位相補償容量素子３０を接続するようにしている。【選択図】　図１
2004061985.tif 000002
【特許請求の範囲】
【請求項１】
液晶パネルのデータ線に接続される演算増幅器と、演算増幅器に接続されるＮウェル容量素子からなる位相補償容量素子とを備えた液晶表示装置の駆動回路において、
容量値の相異なる２個１組の前記位相補償容量素子を有し、
前記演算増幅器が立ち下がり波形を出力するとき、前記２個１組の位相補償容量素子のうち容量値が大きい位相補償容量素子が接続されるとともに、前記演算増幅器が立ち上がり波形を出力するとき、前記２個１組の位相補償容量素子のうち容量値が小さい位相補償容量素子が、前記容量値が大きい位相補償容量素子に対しＮウェル容量素子の端子を逆方向にして接続されることを特徴とする液晶表示装置の駆動回路。
【請求項２】
前記演算増幅器が、立ち上がり波形と立ち下がり波形を交互に出力することを特徴とする請求項１記載の液晶表示装置の駆動回路。
【請求項３】
前記立ち上がり波形と立ち下がり波形を奇数データ線と偶数データ線とで互い違いに出力する２個１組の前記演算増幅器に、前記２個１組の位相補償容量素子が互い違いに接続されることを特徴とする請求項２記載の液晶表示装置の駆動回路。
【請求項４】
前記立ち上がり波形と立ち下がり波形を出力するデータ線１本に対応して１個の前記演算増幅器に前記２個１組の位相補償容量素子が交互に接続されることを特徴とする請求項２記載の液晶表示装置の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置の駆動回路に関し、特に演算増幅器に接続された位相補償容量素子がＮウェル容量素子からなる液晶表示装置の駆動回路に関する。
【０００２】
【従来の技術】
アクティブマトリックス方式の液晶表示装置の液晶表示モジュールは、図３に示すように、液晶パネル（ＬＣＤパネル）１と、半導体集積回路装置（以下、ＩＣという）からなる制御回路（以下、コントローラという）２と、ＩＣからなる複数個の走査側駆動回路（以下、走査側ドライバという）３およびデータ側駆動回路（以下、データ側ドライバという）４とを具備している。液晶パネル１は、詳細を図示しないが、透明な画素電極および薄膜トランジスタ（ＴＦＴ）を配置した半導体基板と、面全体に１つの透明な電極を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなり、対向基板電極に所定の電圧（以下、コモン電圧Ｖｃｏｍという）を供給するとともに、スイッチング機能を持つＴＦＴを制御することにより各画素電極に所定の電圧を印加し、各画素電極と対向基板電極との間の電位差により液晶の透過率を変化させて画像を表示するものである。ここで、画像を中間調表示（階調表示）するために各画素電極には所定の電圧として可変の電圧（以下、階調電圧という）が印加される。半導体基板上には、各画素電極へ印加する階調電圧を送るデータ線と、ＴＦＴのスイッチング制御信号（走査信号）を送る走査線とが配線されている。
【０００３】
コントローラ２は、入力側がＰＣ（パソコン）５に接続され、出力側が走査側ドライバ３およびデータ側ドライバ４に接続されている。走査側ドライバ３およびデータ側ドライバ４の出力側は、液晶パネル１の走査線およびデータ線にそれぞれ接続されている。走査側ドライバ３およびデータ側ドライバ４は、製造上の制限よりチップサイズが制限され、従って、ＩＣ１個で出力できる走査線およびデータ線に対応する出力数も制限され、液晶パネル１のサイズが大きい場合、それぞれ複数個を液晶パネル１の外周に配置する必要がある。例えばＸＧＡ（１０２４×７６８画素）カラー表示の液晶パネルの場合の各ドライバ３，４のモジュールへの実装は、
▲１▼走査側ドライバ３は、７６８本のゲート線を駆動する必要があり、例えば１９２本分の駆動能力を有する場合、４個必要とし、液晶パネル１の左側外周にカスケード接続で片側配置される。
▲２▼データ側ドライバ４は、１画素をカラー表示するためにデータ線はＲ（赤）、Ｇ（緑）、Ｂ（青）用の３本が必要なため、１０２４×３＝３０７２本のデータ線を駆動する必要があり、例えば、３８４本分の駆動能力を有する場合、８個を必要とし、液晶パネル１の上側外周にカスケード接続で片側配置される。
尚、図示しないが、対向基板電極には、コモン電圧Ｖｃｏｍを供給するための電源回路が接続されている。
【０００４】
ＰＣ５から画像データが液晶表示モジュールのコントローラ２に送られ、コントローラ２から走査側ドライバ３には、クロック信号等が各走査側ドライバ３に並列に送られ、垂直同期用のスタート信号ＳＴＶが初段の走査側ドライバ３に送られ、カスケード接続された次段以降の走査側ドライバ３に順次転送されていく。また、コントローラ２からデータ側ドライバ４には、クロック信号等のタイミング信号やデータ信号が各データ側ドライバ４に並列に送られ、水平同期用のスタート信号ＳＴＨが初段のデータ側ドライバ４に送られ、カスケード接続された次段以降のデータ側ドライバ４に順次転送されていく。そして、走査側ドライバ３から各走査線にはパルス状の走査信号が送られ、走査線に印加された走査信号がハイレベルのとき、その走査線につながるＴＦＴが全てオンとなり、そのときデータ側ドライバ４からデータ線に送られた階調電圧が、オンとなったＴＦＴを介して画素電極に印加される。このとき、図示しない電源回路から対向基板電極にコモン電圧Ｖｃｏｍが供給される。そして、走査信号がローレベルとなり、ＴＦＴがオフ状態に変化すると、画素電極と対向基板電極との電位差は、次の階調電圧が画素電極に印加されるまでの間保持される。そして、各走査線に順次走査信号を送ることにより、全ての画素電極に所定の階調電圧が印加され、フレーム周期で階調電圧の書き替えを行うことにより画像を表示することができる。
【０００５】
データ側ドライバ４により各画素電極を駆動するとき、液晶固有の特性から対向基板電極の電位に対して交流駆動する必要がある。代表的な交流駆動方法として、データ側ドライバ４からの階調電圧を１走査線を駆動する期間（以下、１水平期間という）ごとにコモン電圧Ｖｃｏｍに対して正電圧と負電圧を、１走査線単位で切り換えるライン反転駆動法や、１画素電極単位で切り換えるドット反転駆動法がある。ライン反転駆動法は、データ側ドライバ４からの階調電圧を、例えば、＋５Ｖ以下の低電圧に設定し、コモン電圧Ｖｃｏｍを１水平期間ごとに変化させることにより極性反転して交流駆動する方法である。これに対して、ドット反転駆動法は、コモン電圧Ｖｃｏｍを一定電圧に固定し、データ側ドライバ４からの階調電圧としてコモン電圧Ｖｃｏｍに対して、極性が正の電圧（以下、正極性階調電圧という）と、極性が負の電圧（以下、負極性階調電圧という）をそれぞれ対称となるように設定して、正極性階調電圧と負極性階調電圧を１水平期間ごとに交互に供給する方法である。例えば、６４階調表示の場合、正極性階調電圧ＶＰ１〜ＶＰ６４としてＶｃｏｍ＜ＶＰ６４＜…＜ＶＰ１、および負極性階調電圧ＶＮ１〜ＶＮ６４としてＶｃｏｍ＞ＶＮ６４＞…＞ＶＮ１で、正極性階調電圧ＶＰ１〜ＶＰ６４と負極性階調電圧ＶＮ１〜ＶＮ６４とがコモン電圧Ｖｃｏｍに対してそれぞれ対称に設定される。そして、正極性階調電圧ＶＰ１〜ＶＰ６４のうちのひとつの階調電圧ＶＰｘと、負極性階調電圧ＶＮ１〜ＶＮ６４のうちのひとつの階調電圧ＶＮｘとが１水平期間ごとに交互に供給される。
【０００６】
以下に、データ側ドライバ４の従来例として、ドット反転駆動法を用いたデータ側ドライバ１００について、液晶パネルのデータ線３８４本分を駆動し、６４階調表示する能力を有するものとして、図４を参照して説明する。データ側ドライバ１００は、３８４本の各データ線に対応して、画像データとしてｍ＝６ビットのデータ信号ＤＡＴＡを供給することにより、２のｍ乗＝６４階調の正極性および負極性階調電圧ＶＰ１〜ＶＰ６４、ＶＮ１〜ＶＮ６４のうちデータ信号ＤＡＴＡの論理に対応した１つの階調電圧ＶＰｘ、ＶＮｘを１水平期間ごとに極性が交互にかつ２ｎ−１（奇数）番目（ｎ＝１〜１９２）のデータ線と２ｎ（偶数）番目のデータ線とで互い違いとなるようにして出力するもので、３８４本の各データ線に対応して、データ信号ＤＡＴＡをシリアル／パラレル変換し、さらに１水平期間ごとに極性が交互にかつ２ｎ−１番目のデータ線と２ｎ番目のデータ線とで互い違いの階調電圧ＶＰｘ、ＶＮｘにデジタル／アナログ変換して出力する前段回路部１０と、データ線３８４本に対応して前段回路部１０からの階調電圧ＶＰｘ，ＶＮｘを駆動能力を上げて出力する３８４個のボルテージホロワ接続の演算増幅器２０と、演算増幅器２０の発振を防止するための位相補償容量素子３０とを備えている。
【０００７】
次にデータ側ドライバ１００を液晶パネルに接続したときの動作を図５を参照して説明する。ある１水平期間において、前段回路部１０に極性制御信号ＰＯＬが“ハイ”レベルで供給され、３８４本の各データ線に対応するｍ＝６ビットのデータ信号ＤＡＴＡがシリアルに取り込まれ、内部で、パラレルに変換され、ストローブ信号ＳＴＢに同期して、２ｎ−１番目のデータ線に対応して６４階調の階調電圧ＶＰ１〜ＶＰ６４のうちのひとつの階調電圧ＶＰｘにアナログ変換されるとともに、２ｎ番目のデータ線に対応して６４階調の階調電圧ＶＮ１〜ＶＮ６４のうちのひとつの階調電圧ＶＮｘにアナログ変換され、各演算増幅器２０で各階調電圧ＶＰｘ、ＶＮｘの駆動能力を上げて出力Ｓ１、Ｓ２、…、Ｓ３８４として液晶パネルの対応する各データ線に供給される。
【０００８】
次の１水平期間において、前段回路部１０に極性制御信号ＰＯＬが“ロウ”レベルで供給され、３８４本の各データ線に対応するｍ＝６ビットのデータ信号ＤＡＴＡがシリアルに取り込まれ、内部で、パラレルに変換され、ストローブ信号ＳＴＢに同期して、２ｎ−１番目のデータ線に対応して６４階調の階調電圧ＶＮ１〜ＶＮ６４のうちのひとつの階調電圧ＶＮｘにアナログ変換されるとともに、２ｎ番目のデータ線に対応して６４階調の階調電圧ＶＰ１〜ＶＰ６４のうちのひとつの階調電圧ＶＰｘにアナログ変換され、各演算増幅器２０で各階調電圧ＶＰｘ、ＶＮｘの駆動能力を上げて出力Ｓ１、Ｓ２、…、Ｓ３８４として液晶パネルの対応する各データ線に供給される。
【０００９】
【発明が解決しようとする課題】
ところで、上述したように演算増幅器２０の発振防止のための位相補償容量素子３０が用いられているが、位相補償容量素子３０としてＮウェル容量素子を用いた場合について、以下、説明する。Ｎウェル容量素子は、図６に示すように、Ｐ型半導体基板１１に形成されたＮウェル層１２にＮ＋拡散層１３が形成され、Ｎ＋拡散層１３間のＮウェル層１２上にゲート酸化膜を介してゲート電極１４が形成されるとともに、ゲート電極１４にゲート側端子１５が接続され、Ｎ＋拡散層にウェル側端子１６が接続されて構成されている。このＮウェル容量素子は、図７に示すような電圧依存性を有する。すなわち、ゲート側端子１５とウェル側端子１６に電圧を印加した場合、ウェル側端子１６を基準電位として閾値電圧以上の正電圧で容量が最大となり、閾値電圧より低くなると容量が減少し、ある電圧以下の負電圧になると容量が最小となる。
【００１０】
一方、データ側ドライバ１００に用いられる演算増幅器２０は、各出力Ｓ１、Ｓ２、…、Ｓ３８４から正極性階調電圧ＶＰｘと負極性階調電圧ＶＮｘを１水平期間ごとに交互に出力するために、立ち上がり波形および立ち下がり波形の両出力を高速にできるものが用いられ、具体的回路の一例として、例えば、図８に示す演算増幅器２０が用いられる。この図８に示す演算増幅器２０は、特開平９−９３０５５号公報に記載されている。そして、図８において、位相補償容量素子３０は、演算増幅器２０の差動段出力、すなわち、ＭＯＳトランジスタＭ１４のゲートと出力端子Ｖｏｕｔ間に接続されるが、ＭＯＳトランジスタＭ１４のゲートと出力端子Ｖｏｕｔ間の電位差は、図９に示すように、出力端子Ｖｏｕｔを基準電位として立ち下がり波形の出力時に正側で大となり、立ち上がり波形の出力時に負側で小となる。従って、位相補償容量素子３０として、図６に示すＮウェル容量素子を用いる場合、立ち下がり波形の出力時に、ＭＯＳトランジスタＭ１４のゲートと出力端子Ｖｏｕｔ間の大きな正側の電位差が、Ｎウェル容量素子のゲート側端子１５とウェル側端子１６間にウェル側端子１６を基準電位として正電圧で印加され、立ち上がり波形の出力時に、ＭＯＳトランジスタＭ１４のゲートと出力端子Ｖｏｕｔ間の小さな負側の電位差が、Ｎウェル容量素子のゲート側端子１５とウェル側端子１６間にウェル側端子１６を基準電位として負電圧で印加されるようにするため、ゲート側端子１５がＭＯＳトランジスタＭ１４のゲートに接続され、ウェル側端子１６が出力端子Ｖｏｕｔに接続されて構成される。尚、図８では、位相補償容量素子３０をゲート側が太線、ウェル側が細線で表示されたＮウェル容量素子として表示している。
【００１１】
上述のようにＮウェル容量素子を位相補償容量素子として用いた場合において、位相補償容量素子の容量値を立ち下がり波形の出力時に必要とする容量値に合わせて決めた場合、立ち上がり波形の出力時の容量が必要とする容量値より小さくなる虞があり、最悪の場合、演算増幅器２０が発振する。また、逆に立ち上がり波形の出力時に必要とする容量値に合わせて決めた場合、立ち下がり波形の出力時の容量値が必要とする容量値より大きくなる虞がある。この場合、演算増幅器２０の立ち下がり波形の出力時のスルーレートを小さくするという不都合が生じることになる。また、容量値は、ドライバＩＣのチップ面積を小さくするいう観点から、できる限り小さくする必要があり、容量値が必要とする容量値より大きくなるということは、これに反する。
【００１２】
従って、本発明は上記の問題点を解決するためになされたもので、演算増幅器に接続されるＮウェル容量素子からなる位相補償容量素子の容量値を立ち上がり波形の出力時と立ち下がり波形の出力時のそれぞれにおいて、必要とする適切な容量値とすることができる液晶表示装置の駆動回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
（１）本発明の液晶表示装置の駆動回路は、液晶パネルのデータ線に接続される演算増幅器と、演算増幅器に接続されるＮウェル容量素子からなる位相補償容量素子とを備えた液晶表示装置の駆動回路において、容量値の相異なる２個１組の位相補償容量素子を有し、演算増幅器が立ち下がり波形を出力するとき、２個１組の位相補償容量素子のうち容量値が大きい位相補償容量素子が接続されるとともに、演算増幅器が立ち上がり波形を出力するとき、２個１組の位相補償容量素子のうち容量値が小さい位相補償容量素子が、容量値が大きい位相補償容量素子に対しＮウェル容量素子の端子を逆方向にして接続されることを特徴とする。
（２）本発明の液晶表示装置の駆動回路は、上記（１）項において、演算増幅器が、立ち上がり波形と立ち下がり波形を交互に出力することを特徴とする。
（３）本発明の液晶表示装置の駆動回路は、上記（２）項において、立ち上がり波形と立ち下がり波形を奇数データ線と偶数データ線とで互い違いに出力する２個１組の演算増幅器に上記２個１組の位相補償容量素子が互い違いに接続されることを特徴とする。
（４）本発明の液晶表示装置の駆動回路は、上記（２）項において、立ち上がり波形と立ち下がり波形を出力するデータ線１本に対応して１個の演算増幅器に上記２個１組の位相補償容量素子が交互に接続されることを特徴とする。
【００１４】
【発明の実施の形態】
以下に、本発明に基づき、第１実施例のドット反転駆動法を用いたデータ側ドライバ２００について、液晶パネルのデータ線３８４本分を駆動し、６４階調表示する能力を有するものとして、図１を参照して説明する。尚、図４に示したデータ側ドライバ１００と同一部分は同一符号を付して、重複する説明を省略する。
データ側ドライバ２００は、３８４本の各データ線に対応して、画像データとしてｍ＝６ビットのデータ信号ＤＡＴＡを供給することにより、２のｍ乗＝６４階調の正極性および負極性階調電圧ＶＰ１〜ＶＰ６４、ＶＮ１〜ＶＮ６４のうちデータ信号ＤＡＴＡの論理に対応した１つの階調電圧ＶＰｘ、ＶＮｘを１水平期間ごとに極性が交互にかつ２ｎ−１（奇数）番目（ｎ＝１〜１９２）のデータ線と２ｎ（偶数）番目のデータ線とで互い違いとなるようにして出力するもので、前段回路部１０と、３８４個のボルテージホロワ接続の演算増幅器２０と、各１９２個の位相補償容量素子３０，４０と、各１９２個の切替えスイッチ５０，６０とを備えている。位相補償容量素子３０，４０は、それぞれ図６に示すＮウェル容量素子で構成される。位相補償容量素子３０は、２ｎ−１番目と２ｎ番目のデータ線に対応した２個の演算増幅器２０のうち、立ち下がり波形の出力時の演算増幅器２０のＭＯＳトランジスタＭ１４のゲートにゲート側端子１５が、および出力端子Ｖｏｕｔにウェル側端子１６が、切替えスイッチ５０，６０を介して接続され、その容量値は、立ち下がり波形の出力時の演算増幅器２０が発振しないレベルに設定される。位相補償容量素子４０は、２ｎ−１番目と２ｎ番目のデータ線に対応した２個の演算増幅器２０のうち、立ち上がり波形の出力時の演算増幅器２０のＭＯＳトランジスタＭ１４のゲートにウェル側端子１６が、および出力端子Ｖｏｕｔにゲート側端子１５が、切替えスイッチ５０，６０を介して接続され、その容量値は、立ち上がり波形の出力時の演算増幅器２０が発振しないレベルに設定される。このとき、位相補償容量素子の容量値は、立ち下がり波形を出力するときよりも立ち上がり波形を出力するときの方が小さくて済むので、ゲート側端子１５とウェル側端子１６間にウェル側端子１６を基準電位として正電圧を印加したときの容量値は、位相補償容量素子３０より位相補償容量素子４０の方が小さく設定される。切替えスイッチ５０，６０は、外部から供給される極性制御信号ＰＯＬにより切替えられる。
【００１５】
次にデータ側ドライバ２００を液晶パネルに接続したときの動作を図５を参照して説明する。ある１水平期間において、前段回路部１０に極性制御信号ＰＯＬが“ハイ”レベルで供給され、３８４本の各データ線に対応するｍ＝６ビットのデータ信号ＤＡＴＡがシリアルに取り込まれ、内部で、パラレルに変換され、ストローブ信号ＳＴＢに同期して、２ｎ−１番目のデータ線に対応して６４階調の階調電圧ＶＰ１〜ＶＰ６４のうちのひとつの階調電圧ＶＰｘにアナログ変換されるとともに、２ｎ番目のデータ線に対応して６４階調の階調電圧ＶＮ１〜ＶＮ６４のうちのひとつの階調電圧ＶＮｘにアナログ変換され、各演算増幅器２０で各階調電圧ＶＰｘ、ＶＮｘの駆動能力を上げて出力Ｓ１、Ｓ２、…、Ｓ３８４として液晶パネルの対応する各データ線に供給される。このとき、各切替えスイッチ５０，６０に極性制御信号ＰＯＬが“ハイ”レベルで供給され、２ｎ−１番目のデータ線に対応する演算増幅器２０に位相補償容量素子４０が接続されるとともに２ｎ番目のデータ線に対応する演算増幅器２０に位相補償容量素子３０が接続される。
【００１６】
次の１水平期間において、前段回路部１０に極性制御信号ＰＯＬが“ロウ”レベルで供給され、３８４本の各データ線に対応するｍ＝６ビットのデータ信号ＤＡＴＡがシリアルに取り込まれ、内部で、パラレルに変換され、ストローブ信号ＳＴＢに同期して、２ｎ−１番目のデータ線に対応して６４階調の階調電圧ＶＮ１〜ＶＮ６４のうちのひとつの階調電圧ＶＮｘにアナログ変換されるとともに、２ｎ番目のデータ線に対応して６４階調の階調電圧ＶＰ１〜ＶＰ６４のうちのひとつの階調電圧ＶＰｘにアナログ変換され、各演算増幅器２０で各階調電圧ＶＰｘ、ＶＮｘの駆動能力を上げて出力Ｓ１、Ｓ２、…、Ｓ３８４として液晶パネルの対応する各データ線に供給される。このとき、各切替えスイッチ５０，６０に極性制御信号ＰＯＬが“ロウ”レベルで供給され、２ｎ−１番目のデータ線に対応する演算増幅器２０に位相補償容量素子３０が接続されるとともに２ｎ番目のデータ線に対応する演算増幅器２０に位相補償容量素子４０が接続される。
【００１７】
以上、第１実施例で説明したように、立ち下がり波形の出力時用に容量値を設定したＮウェル容量素子からなる位相補償容量素子３０と立ち上がり波形の出力時用に容量値を設定したＮウェル容量素子からなる位相補償容量素子４０とを切替えスイッチ５０，６０を介してＮウェル容量素子のゲート側端子とウェル側端子とを逆並列に接続している。そして、２ｎ−１番目と２ｎ番目のデータ線に対応した２個の演算増幅器２０のうち、立ち上がり波形の出力時の演算増幅器２０に位相補償容量素子４０を接続するとともに、立ち下がり波形の出力時の演算増幅器２０に位相補償容量素子３０を接続するようにしている。その結果、立ち上がり波形および立ち下がり波形のそれぞれの出力時に適合したＮウェル容量素子の容量値を設定でき、容量値が小さ過ぎることにより演算増幅器が発振することや、逆に必要以上に大き過ぎてスルレートが小さくなるという不都合を防止でき、また、データ側ドライバのチップ面積を小さくすることができる。
【００１８】
次に、第２実施例のライン反転駆動法を用いたデータ側ドライバ３００について、液晶パネルのデータ線３８４本分を駆動し、６４階調表示する能力を有するものとして、図２を参照して説明する。尚、図１に示したデータ側ドライバ２００と同一部分は同一符号を付して、重複する説明を省略する。データ側ドライバ３００は、コモン電圧Ｖｃｏｍを１水平期間ごとに変化させることにより極性反転して交流駆動するコモン反転駆動法に用いられるため、正極性および負極性の２種類の階調電圧が不要で、３８４本の各データ線に対応して、画像データとしてｍ＝６ビットのデータ信号ＤＡＴＡを供給することにより、２のｍ乗＝６４階調の階調電圧Ｖ１〜Ｖ６４のうちデータ信号ＤＡＴＡの論理に対応した１つの階調電圧Ｖｘを各データ線に１水平期間ごとに出力するもので、３８４本の各データ線に対応して、データ信号ＤＡＴＡをシリアル／パラレル変換し、１水平期間ごとに階調電圧Ｖｘにデジタル／アナログ変換して出力する前段回路部７０と、３８４個のボルテージホロワ接続の演算増幅器２０と、各３８４個の位相補償容量素子３０，４０と、各３８４個の切替えスイッチ８０，９０とを備えている。位相補償容量素子３０，４０は、それぞれ図６に示すＮウェル容量素子で構成される。各位相補償容量素子３０は、各演算増幅器２０の立ち下がり波形の出力時にゲート側端子１５がＭＯＳトランジスタＭ１４のゲートに、およびウェル側端子１６が出力端子Ｖｏｕｔに、切替えスイッチ８０，９０を介して接続され、その容量値は、各演算増幅器２０が立ち下がり波形の出力時に発振しないレベルに設定される。各位相補償容量素子４０は、各演算増幅器２０の立ち上がり波形の出力時にゲート側端子１５が出力端子Ｖｏｕｔに、およびウェル側端子１６がＭＯＳトランジスタＭ１４のゲートに、切替えスイッチ８０，９０を介して接続され、その容量値は、各演算増幅器２０が立ち上がり波形の出力時に発振しないレベルに設定される。このとき、位相補償容量素子の容量値は、立ち下がり波形を出力するときよりも立ち上がり波形を出力するときの方が小さくて済むので、ゲート側端子１５とウェル側端子１６間にウェル側端子１６を基準電位として正電圧を印加したときの容量値は、位相補償容量素子３０より位相補償容量素子４０の方が小さく設定される。切替えスイッチ８０，９０は、外部から供給される極性制御信号ＰＯＬにより切替えられる。
【００１９】
次にデータ側ドライバ３００を液晶パネルに接続したときの動作を説明する。ある１水平期間において、前段回路部７０に極性制御信号ＰＯＬが“ハイ”レベルで供給され、３８４本の各データ線に対応するｍ＝６ビットのデータ信号ＤＡＴＡがシリアルに取り込まれ、内部で、パラレルに変換され、ストローブ信号ＳＴＢに同期して、各データ線に対応して６４階調の階調電圧Ｖ１〜Ｖ６４のうちのひとつの階調電圧Ｖｘにアナログ変換され、各演算増幅器２０で各階調電圧Ｖｘの駆動能力を上げて出力Ｓ１、Ｓ２、…、Ｓ３８４として液晶パネルの対応する各データ線に供給される。このとき、コモン電圧Ｖｃｏｍは、負電圧が供給され、各演算増幅器２０は立ち上がり波形を出力することになる。このとき、各切替えスイッチ８０，９０に極性制御信号ＰＯＬが“ハイ”レベルで供給され、各演算増幅器２０に位相補償容量素子４０が接続される。
【００２０】
次の１水平期間において、前段回路部７０に極性制御信号ＰＯＬが“ロウ”レベルで供給され、３８４本の各データ線に対応するｍ＝６ビットのデータ信号ＤＡＴＡがシリアルに取り込まれ、内部で、パラレルに変換され、ストローブ信号ＳＴＢに同期して、各データ線に対応して６４階調の階調電圧Ｖ１〜Ｖ６４のうちのひとつの階調電圧Ｖｘにアナログ変換され、各演算増幅器２０で各階調電圧Ｖｘの駆動能力を上げて出力Ｓ１、Ｓ２、…、Ｓ３８４として液晶パネルの対応する各データ線に供給される。このとき、コモン電圧Ｖｃｏｍは、正電圧が供給され、各演算増幅器２０は立ち下がり波形を出力することになる。このとき、各切替えスイッチ８０，９０に極性制御信号ＰＯＬが“ロウ”レベルで供給され、演算増幅器２０に位相補償容量素子３０が接続される。
【００２１】
以上、第２実施例で説明したように、立ち下がり波形の出力時用に容量値を設定したＮウェル容量素子からなる位相補償容量素子３０と立ち上がり波形の出力時用に容量値を設定したＮウェル容量素子からなる位相補償容量素子４０とを切替えスイッチ８０，９０を介してＮウェル容量素子のゲート側端子とウェル側端子とを逆並列に接続している。そして、各データ線に対応した演算増幅器２０に、立ち上がり波形の出力時に位相補償容量素子４０を接続するとともに、立ち下がり波形の出力時に位相補償容量素子３０を接続するようにしている。その結果、立ち上がり波形および立ち下がり波形のそれぞれの出力時に適合したＮウェルの容量値を設定でき、容量値が小さ過ぎることにより演算増幅器が発振することや、逆に必要以上に大き過ぎてスルレートが小さくなるという不都合を防止できる。
【００２２】
【発明の効果】
本発明に係わる液晶表示装置の駆動回路によれば、演算増幅器に接続されるＮウェル容量素子からなる位相補償容量素子を、容量値の相異なる２個１組の位相補償容量素子で構成し、演算増幅器が立ち下がり波形を出力するとき、２個１組の位相補償容量素子のうち容量値が大きい位相補償容量素子を接続するとともに、演算増幅器が立ち上がり波形を出力するとき、２個１組の位相補償容量素子のうち容量値が小さい位相補償容量素子を、容量値が大きい位相補償容量素子に対しＮウェル容量素子の端子を逆方向にして接続するので、容量値が小さ過ぎることにより演算増幅器が発振することや、逆に必要以上に大き過ぎてスルレートが小さくなるという不都合を防止できる。さらに、立ち上がり波形と立ち下がり波形を奇数データ線と偶数データ線とで互い違いに出力する２個１組の演算増幅器に２個１組の位相補償容量素子が互い違いに接続される液晶表示装置の駆動回路では、チップ面積を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例であるデータ側ドライバの要部回路図。
【図２】本発明の第２実施例であるデータ側ドライバの要部回路図。
【図３】液晶表示装置の概略構成図。
【図４】従来のデータ側ドライバの要部回路図。
【図５】図４のデータ側ドライバの回路動作を示すタイミング図。
【図６】Ｎウェル容量素子の概略断面を示す図。
【図７】図６のＮウェル容量素子のバイアス電圧依存特性を示す図。
【図８】図１、２および図５のデータ側ドライバに用いられる演算増幅器の一例の回路図。
【図９】図８に示す演算増幅器のＮウェル容量素子の接続点における電位の変化を示す図。
【符号の説明】
２００、３００　データ側ドライバ
１０、７０　前段回路部
２０　演算増幅器
３０、４０　位相補償容量素子
５０、６０、８０、９０　切替えスイッチ
【図１】
2004061985.tif 000003
【図２】
2004061985.tif 000004
【図３】
2004061985.tif 000005
【図４】
2004061985.tif 000006
【図５】
2004061985.tif 000007
【図６】
2004061985.tif 000008
【図７】
2004061985.tif 000009
【図８】
2004061985.tif 000010
【図９】
2004061985.tif 000011