(57)【要約】【課題】ドライバＩＣに供給されるクロック、データ及びスタートパルスのタイミングずれを防止する。【解決手段】表示装置は、コントローラ１０３から出力された、クロック、データ、スタートパルスを、入力端子を介して受け取り、受け取ったクロック、データ、スタートパルスを内部回路２０２１を介することなくスイッチ２０３１に同一経路にて供給し、受け取ったクロック、データ、スタートパルスをスイッチ２０３１を介して出力端子に供給するドライバＩＣを備える。【選択図】      図２
2004233580.tif 000002
【特許請求の範囲】
【請求項１】
スタートパルス、データ及びクロックを出力するコントローラと、カスケード接続された複数のドライバとを備えた表示装置であって、
前記複数のドライバのそれぞれは、前記スタートパルスを受けるスタートパスル入力端子、前記データを受けるデータ入力端子、前記クロックを受けるクロック入力端子、前記受け取ったスタートパルスを出力するスタートパルス出力端子、前記受け取ったデータを出力するデータ出力端子、前記受け取ったクロックを出力するクロック出力端子、及び前記スタートパルスに応答して前記入力されたデータを前記クロックに同期して取り込む内部回路を備えることを特徴とする表示装置。
【請求項２】
前記スタートパルス入力端子及び前記スタートパルス出力端子、前記データ入力端子及び前記データ出力端子、前記クロック入力端子及び前記クロック出力端子は、それぞれ前記内部回路を介することなく電気的に接続されていることを特徴とする請求項１記載の表示装置。
【請求項３】
前記コントローラは、前記複数のドライバに対してそれぞれスタート信号を出力することを特徴とする請求項１記載の表示装置。
【請求項４】
前記複数のドライバは、カスケード接続された後段のドライバに信号を伝達する為のスイッチを有し、スイッチ制御信号によって前記スタートパルス入力端子を前記スタートパルス出力端子、前記データ入力端子を前記データ出力端子、前記クロック入力端子を前記クロック出力端子に接続することを特徴とする請求項１記載の表示装置。
【請求項５】
前記内部回路は、最初に供給されたスタートパルスに応答して、前記最初に供給されたスタートパルスを次段のドライバに伝えない為に非導通状態となっていたスイッチを導通させる為のスイッチ制御信号を出力することを特徴とする請求項４記載の表示装置。
【請求項６】
前記ドライバは、前記スタートパルス入力端子、前記クロック入力端子、前記データ入力端子に接続された第１の位相調整回路を備え、入力された前記スタートパルス、前記クロック、前記データは、前記第１の位相調整回路を介して位相調整された後、前記スタートパルス出力端子、前記クロック出力端子、前記データ出力端子に供給されることを特徴とする請求項２記載の表示装置。
【請求項７】
前記ドライバは、前記スタートパルス出力端子、前記クロック出力端子、前記データ出力端子に接続された第２の位相調整回路を備え、前記第１の位相調整回路を介して供給された前記スタートパルス、前記クロック、前記データを位相調整した後、前記スタートパルス出力端子、前記クロック出力端子、前記データ出力端子に供給することを特徴とする請求項６記載の表示装置。
【請求項８】
前記ドライバは、設定レジスタを有し、前記設定レジスタへの設定データは、前記データ入力端子を介して行われることを特徴とする請求項１記載の表示装置。
【請求項９】
前記ドライバは、さらに自己認識回路を備え、前記自己認識回路は、スタートパルスが所定の値になったことに応答して設定データ用制御信号を出力し、前記データ入力端子から供給された前記設定データを前記設定レジスタに書込むことを許可することを特徴とする請求項８記載の表示装置。
【請求項１０】
前記ドライバは、前記コントローラから出力された画素データを取り込むための第１の自己認識回路と、前記コントローラから出力された設定データを取り込むための第２の自己認識回路を備えることを特徴とする請求項１記載の表示装置。
【請求項１１】
前記第１の自己認識回路は、前記スタートパルスの個数が第１の値になったことに応答してデータ線上の前記画素データを内部回路に取り込むことを許可し、前記第２の自己認識回路は、前記スタートパルスの個数が第２の値になったことに応答して前記データ線上の前記設定データを設定レジスタに書き込むことを許可することを特徴とする請求項１０記載の表示装置。
【請求項１２】
前記ドライバは、前記スタートパルス入力端子、前記クロック入力端子、前記データ入力端子に接続された第１の位相調整回路を備え、入力された前記スタートパルス、前記クロック、前記データは、前記第１の位相調整回路を介して位相調整された後、前記スタートパルス出力端子、前記クロック出力端子、前記データ出力端子に供給されることを特徴とする請求項１０記載の表示装置。
【請求項１３】
前記ドライバは、前記スタートパルス出力端子、前記クロック出力端子、前記データ出力端子に接続された第２の位相調整回路を備え、前記第１の位相調整回路を介して供給された前記スタートパルス、前記クロック、前記データを位相調整した後、前記スタートパルス出力端子、前記クロック出力端子、前記データ出力端子に供給することを特徴とする請求項１２記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置に関し、特にカスケード接続された複数のドライバＩＣを有する表示装置に関する。
【０００２】
【従来の技術】
近年、表示パネルが大型化し、カスケード接続された複数のドライバＩＣによって駆動される表示装置が注目されている。
このような、表示装置には、従来技術として図１２に示すようなものが一般的に知られている。（例えば、特許文献１参照）
図１２に示される表示装置は、スタートパルス、表示データ、クロックを出力するＬＣＤコントローラと、スタートパルスに応答してクロックに同期した表示データを取り込み表示パネルを表示データに基づいて駆動する複数のドライバＩＣとから構成されている。
【０００３】
ドライバＩＣは、ＬＣＤコントローラから供給されるスタートパルスに応答してデータの取り込みを開始し、クロック信号に同期してデータを取りこむ。データの取り込みが終了するとドライバＩＣは、次のドライバＩＣに対してスタートパルスを出力する。
【０００４】
このように、ドライバＩＣは、次段のドライバＩＣに対してスタートパルスを発生して、複数のドライバＩＣは次々にデータを取り込み、表示パネルを駆動している。
【０００５】
【特許文献１】
特開平１１−１９４７４８号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来技術に示した液晶表示装置では、ＬＣＤコントローラから１段目のドライバＩＣにデータ、クロック及びスタート信号が供給されているが、スタート信号は、１水平期間に１回のみ１段目のドライバに供給され、２段目以降のドライバＩＣには、ＬＣＤコントローラからのデータ、クロック及び前段のドライバＩＣからのスタート信号が供給されている。すなわち、２段目以降のドライバＩＣは、前段のドライバＩＣによって生成されたスタート信号に基づいてデータをクロック信号に同期して取り込んでいる。このとき、２段目以降のドライバＩＣにおいては、データとクロックとは伝送経路がほぼ同一のため同期が取れているものの、これらと、内部回路によって発生されているスタート信号とは同期が取れていないため、データ及びクロックとスタート信号との間のタイミングずれが発生した場合、誤ったデータの取り込みを行なってしまうという問題が起る。この問題は、クロックの周波数が高くなればなるほど顕在化する。
【０００７】
したがって、本願発明は、各ドライバＩＣに供給されるスタート信号、データ、クロックの同期が取れ、確実にＬＣＤコントローラからの供給されたデータを取りこむことができる表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の表示装置は、スタートパルス、データ及びクロックを出力するコントローラと、カスケード接続された複数のドライバとを備えた表示装置であって、前記複数のドライバのそれぞれは、前記スタートパルスを受けるスタートパスル入力端子、前記データを受けるデータ入力端子、前記クロックを受けるクロック入力端子、前記受け取ったスタートパルスを出力するスタートパルス出力端子、前記受け取ったデータを出力するデータ出力端子、前記受け取ったクロックを出力するクロック出力端子、及び前記スタートパルスに応答して前記入力されたデータを前記クロックに同期して取り込む内部回路を備えることを特徴とする。
【０００９】
このように、ドライバがスタートパルス、データ、クロックを受け取り、当該ドライバを介して次段のドライバへ出力しているため、各信号の伝達経路が同一となり位相ずれが少なくなる。
【００１０】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
【００１１】
【実施例】
本発明の第１の実施例について、図１を参照しながら説明する。
【００１２】
本発明の表示装置を含むシステムは、液晶やプラズマ等の表示パネル１００、表示パネル１００に画素データを供給するソースドライバ１０１、表示パネル１００の水平方向の一走査線に対応した画素のゲートを駆動してソースドライバ１０１からのデータを画素に供給するゲートドライバ１０２、ソースドライバ１０１にスタートパルスＳ、データＤ、クロックＣを供給すると共に、ゲートドライバ１０２に走査水平同期信号等を供給するコントローラ１０３とから構成される。
【００１３】
ソースドライバ１０１は、カスケード接続されたドライバＩＣ２０１１〜２０１ｎにより構成される。ドライバＩＣ２０１１は、コントローラ１０３からのスタートパルスＳ、データＤ、及びクロックＣを受け、ドライバＩＣ２０１２へこれらの信号を伝達し、ドライバ２０１２ＩＣ以降のドライバＩＣは、ドライバＩＣ２０１ｎまでこれらの信号を前段のドライバから受け取り後段のドライバＩＣに供給する。
【００１４】
ドライバＩＣ２０１１は、図２に示すように、コントローラ１０３からのスタートパルスを受けるスタートパルス入力端子、データを受けるデータ入力端子、クロックを受けるクロック入力端子、内部回路２０２１、スイッチ２０３１、次段のドライバ２０１２にスタートパルスを出力するスタートパルス出力端子、データを出力するデータ出力端子、クロックを出力する出力端子とを備える。
【００１５】
ここで、スタートパルスはスタートパルス入力端子からスタートパルス出力端子まで、データはデータ入力端子からデータ出力端子まで、クロックはクロック入力端子からクロック出力端子まで、それぞれドライバＩＣ内の配線に及びスイッチ２０３１によって伝達されている。すなわち、これらの信号のいずれも、内部回路２０２１を介して出力端子に供給されることはない。したがって、従来のように、スタートパルスとデータ及びクロックとの間で、伝達経路が異なることに起因する同期ずれが起ることは無く、データ取り込みの信頼性が向上すると共に、高いクロック周波数に対応したドライバＩＣを実現することができる。
【００１６】
次に、第１の実施例の表示装置の動作について説明する。
【００１７】
本発明のドライバＩＣは、上述のとおり、スタートパルスをドライバＩＣ内にて発生させていない。したがって、各ドライバＩＣへのスタートパルスは、図３に示すように、コントローラ１０３により発生・供給される。コントローラ１０３は、例えば、ドライバＩＣがＮ個、カスケード接続されている場合、スタートパルスをＮ回発生させる。
【００１８】
なお、各ドライバＩＣは、スタートパルスの立ち上がりに応答してデータを取り込むが、コントローラ１０３から送られて来たデータは、スタートパルスが立ち上がった後のクロックの立ち上がり及び立ち下がりのエッジに応答して取り込まれるものとする。そのため、コントローラ１０３は、図３に示すタイミングにて、クロックＣ、データＤ、スタートパルスＳを出力する。なお、スタートパルスの立ち上がりからクロックの立ち上がりまで、マージンが必要な場合（クロックが高速の場合）には、スタートパルスの立ち上がりから、ｎクロック（ｎは１以上）後のクロック立ち上がりで、データの取り込みを行なうようにしても良い。
【００１９】
コントローラ１０３から出力された、クロックＣ、データＤ、スタートパルスＳは、１段目のドライバＩＣ２０１１のクロック入力端子、データ入力端子、スタートパルス入力端子に供給される。ドライバＩＣ２０１１は、内部回路２０２１により、１番目のスタートパルスに応答して、クロックの両エッジに同期してデータを取りこむと共に、入力されたクロック、データ、スタートパルスを内部回路を介することなく、スイッチ２０３１に伝達される。スタートパルスを受け取った内部回路２０２１は、図４に示すように、スタートパルスに応答して入力されたデータをクロックのエッジに同期して取り込むと共に、所定数のデータが取りこまれたことに応答してスイッチ２０３１を活性化する制御信号を出力する。制御信号は、内部回路２０２１内の図示しないシフトレジスタが所定数のデータを取り込んだことに応答して発生させることができる。なお、制御信号は、次のスタートパルスが伝達されるよりも前に発生させる必要性があるが、マージンを含めて、次のスタートパルスが伝達される数クロック前に活性化されるのが望ましい。このように、スイッチ２０３１によって、スタートパルス、データ、クロックの伝達が制御される為、次段のドライバＩＣ２０１２には、図４に示すように、２番目のスタートパルス及び、当該パルスに応答したデータ、クロックが供給されることになる。
【００２０】
ここで、次のスタートパルス（２番目のスタートパルス）が入力された時、１段目のドライバＩＣ２０１１は既にデータを受け取っているため、当該スタートパルスによって動作しないように制御する必要性がある。そこで、内部回路のデータの取り込みを制御する為に、最初に入力されたスタートパルスに応答して内部回路制御信号を出力する回路が必要になる。このような回路は、図５（ａ）に示すように、スタートパルスが入力されたことによってセットされるＳ−Ｒラッチ５０１及びスタートパルス及びＳ−Ｒラッチの入力を受け論理和をとって内部回路制御信号を出力するＯｒゲート５０２によって構成することができる。ＯＲゲート５０２は、スタートパルスがハイレベルになったことに応答してハイレベルを出力すると共に、Ｓ−Ｒラッチ５０１は、スタートパルスがハイレベルになったことに応答して出力をローレベルからハイレベルにする。その結果、セットされたＳ−Ｒラッチ５０１により、ＯＲゲート５０２の入力の一端は、リセットされるまでの間、ハイレイベル固定となり内部回路に供給される内部回路制御信号は変化しなくなる。ここで、内部回路が内部回路制御信号のレベル変化によって動作するように構成されているものとすれば、最初に入力されたスタートパルスによって内部回路は、データを取り込み、次のスタートパルスが入力された時にはデータを取り込まないように制御することが可能となる。
【００２１】
さらに、図５（ｂ）に示すように自己認識回路５０３、データレジスタ５０４を用いることによって、データ上の設定データを各ドライバＩＣの設定レジスタ５０５に取り込ませることができる。自己認識回路５０３には、スタートパルスが入力されるが、上述のとおり、Ｎ個のドライバＩＣがカスケードに接続されている場合、１段目のドライバＩＣにはＮ個のスタートパルスが入力され、２段目のドライバＩＣにはＮ−１個、Ｎ段目のドライバＩＣには１個のスタートパルスが入力される。したがって、自己認識回路５０３によりカウントされるスタートパルスの数によって、各ドライバＩＣは、自分が何段目に接続されているのか認識することができる。そのため、図６に示すように、コントローラが出力するＮ＋１番目のスタートパルス及び設定データを用いて、各ドライバＩＣに設定データを取り込ませることが可能となる。このとき、１段目のドライバＩＣ内の自己認識回路５０３は、Ｎ＋１個目のスタートパルスをカウントすると、データレジスタ５０４を活性化する信号を出力する。活性化信号を受け取ったデータレジスタ５０４は、入力される設定データをクロック信号に同期して取り込み、取り込んだ設定データを、設定レジスタ５０５に転送する。このようにして、ドライバＩＣの設定を変更することが可能となる。他のドライバＩＣにおいてもカウントするスタートパルスの個数が変化するだけで、図７に示すように、同様の動作により、設定レジスタに新たな設定データを書込むことができる。
【００２２】
このように、表示データと設定データとをスタートパルスに同期して送ることにより、１水平期間において、これら異なるデータを共通のデータ線を用いて送ることが可能となる。これにより、設定データを他の配線を用いて送る必要がなくなり、ドライバＩＣの外部端子数を減少させることが可能となる。設定データとしては、例えば、表示パネルを駆動するアンプの駆動能力、駆動する端子数、ガンマ補正値等がある。
【００２３】
このような、自分を認識する為の自己認識回路５０３は、例えば、図８に示すように、カウンタ回路８０１、ＩＤ保持回路、比較器８０３、ＡＮＤゲート８０４によって構成することもできる。以下、簡単に各構成要素の動作を説明する。
【００２４】
カウンタ回路８０３は、スタートパルスの個数をカウントし、カウント値を比較器８０３の一方の入力端に供給する。ＩＤ保持回路８０２は、外部端子から供給されるＩＤ値または、カウンタ回路を介して供給されるＩＤ値を保持し、保持したＩＤ値を比較器８０３の他方の入力端に供給する。
【００２５】
比較器８０３は、カウント値及びＩＤ値を比較し、不一致の場合にはローレベルを出力しＡＮＤゲート８０４の出力をローレベル固定にし、一致の場合にはハイレベルを出力しＡＮＤゲート８０４の出力にスタートパルスを出力させる。
【００２６】
このＩＤ保持回路８０２にＩＤ値を設定する方法としては、外部端子から直接データを書き込む方法、ヒューズを使いドライバＩＣ毎ハードウエア固定に設定する方法等があるが、外部端子を使う場合書き込みのための端子が増加し、またハードウエア固定の場合設計の自由度が低下するため、端子を増やすことなく柔軟性を持たせた設定方法が好ましい。
【００２７】
そこで、前回の水平期間に送られたスタートパルスをカウントし、このときのカウンタ回路のカウント値をＩＤ保持回路に記憶することにより、端子を増加させること無く、またドライバＩＣの接続個数に関係なく各ＩＤ保持回路にＩＤ値を設定することができる。具体的には、コントローラ１０３が、前回の水平期間に送ったスタートパルスを各々のドライバＩＣのカウンタ回路にカウントさせ、水平期間終了時に保持しているカウント値をＩＤ保持回路に転送することによって行うことができる。たとえば、Ｎ個のドライバＩＣが接続されている場合、１段目のドライバＩＣのＩＤ保持回路の値はＮ、２段目のドライバＩＣのＩＤ保持回路の値はＮ−１、Ｎ段目のドライバＩＣのＩＤ保持回路の値は１となる。また、ブランキング期間を利用してダミーのスタートパルスを送り、当該スタートパルスをカウントさせ、ブランキング期間の終了と共にＩＤ保持回路にカウント値を転送することによっても設定することができる。
【００２８】
このように、入力されたスタートパルス、データ、及びクロックをドライバＩＣにおいて同様の伝送経路にて次のドライバＩＣに対して出力することにより、各信号間のタイミングずれを解消することが可能となり、ドライバＩＣを含んだ表示装置の信頼性が向上する。また、ドライバＩＣ内のスイッチにより、データが次々に伝達されて行くため、最初から全てのドライバＩＣが駆動されることがなく、最終段のドライバＩＣまでスタートパルスを伝達する為の信号線、データを伝達するためのデータ線、クロックを伝達する為の信号線をすべて駆動する必要がなく、順次駆動されることになる。したがって、従来のように接続された表示装置に比べ消費電力を低減することができる。なお、各ドライバＩＣは、各信号線上の信号を減衰させることなく伝達するために、信号線の途中に図示しない増幅用のバッファを備えているものとする。
【００２９】
次に、本発明の第２の実施例について、以下に詳述する。
【００３０】
第１の実施例では、ドライバＩＣ内にスイッチを設け、内部回路からの活性化信号によってスイッチを導通させ、後段のドライバＩＣにスタートパルス、データ及びクロックを伝達していたが、本実施例では、図９に示すように、内部回路が第１及び第２の自己認識回路９０３１、９０３２を備えている点が異なる。この第１及び第２の自己認識回路９０３１は、図８に示した回路と同様の構成を有するため、図８の回路を利用して説明する。
【００３１】
第１の自己認識回路９０３１は、カウンタ回路８０１によりクロックパルスをカウントたカウント値と、外部設定端子から供給されＩＤ保持回路８０２に設定される値とを比較器８０３により比較し、一致した場合に内部回路制御信号をオアゲート８０４を介して出力する。この内部回路制御信号に応答して、内部回路９０２１は、供給されたデータをクロックに同期して取り込む。したがって、１段目のドライバＩＣの第１の自己認識回路のＩＤ保持回路には、１番目のスタートパルスでデータを取り込むように”１”が設定され、Ｎ段目のドライバＩＣのＩＤ保持回路には、Ｎ番目のスタートパルスでデータを取り込むように”Ｎ”が設定される。
【００３２】
第２の自己認識回路９０３２は、第１の実施例で説明した自己認識回路と同様に、カウンタ回路８０１によりクロックパルスをカウントしたカウント値と、ＩＤ保持回路８０２に設定された値とを比較器８０３で比較し、図５（ｂ）に示すデータレジスタ５０４に対してデータレジスタ制御信号を出力する。したがって、各ドライバＩＣの第２の自己認識回路のＩＤ保持回路には、設定データを取り込むために、例えば”Ｎ＋１”が設定され、Ｎ＋１番目のスタートパルスで送られてくる設定データを一斉に取り込むことができる。
【００３３】
このように、二つの自己認識手段を備えることにより、画素データを送る為に使用されているデータ線を使って設定データを送ることができる。また、スタートパルスを伝達する信号線及びクロックを伝達する信号線も共有することができる。また、外部設定端子から第１及び第２の自己認識回路のＩＤ保持回路の値を設定できる為、ドライバＩＣの個数が変わった場合でも設定値の変更のみで対応させることができるため、全てのドライバＩＣの構成を同一にすることができ設計を簡略化することができる。なお、設定値を固定することができる場合には、端子数を減らす為、それぞれのＩＤ保持回路に固定値を設定しておくこともできる。
【００３４】
なお、第２の実施例においても、第１の実施例と同様に、入力されたスタートパルス、データ、及びクロックをドライバＩＣにおいて同様の伝送経路にて次のドライバＩＣに対して出力することにより、各信号間のタイミングずれを解消することが可能となり、ドライバＩＣを含んだ表示装置の信頼性が向上する。
【００３５】
このように、第１及び第２の実施例において、各信号間のタイミングずれを解消することができるが、外部から入力されてくる信号が、外部での各信号線の取り回し、抵抗、容量等により、既にずれている場合もある。したがって、入力された信号のずれを補正する為に、第２の実施例では、図１０に示すようにドライバＩＣ９０１１の入力端子側に位相調整回路１００１を設け位相を合わせることにより、内部回路９０２１に取り込まれるデータの信頼性を向上させることができる。
【００３６】
また、ドライバＩＣ９０１１内の配線の取り回し、抵抗、容量により入力された各信号の位相が出力端子の近傍では、ずれている場合もある。したがって、出力端子の近傍に位相調整回路１００２を設けることにより、ドライバＩＣ９０１１内での位相ずれを低減することが可能となる。したがって、ドライバＩＣの内部配線による位相ずれと、当該ドライバＩＣの出力端子から次段のドライバＩＣへの外部配線とが蓄積することが無くなり、各ドライバＩＣで取り込まれるデータの信頼性が向上する。
【００３７】
なお、第１の実施例にも同様に、図１１に示すように、ドライバＩＣ１１１１の入力端子側に位相調整回路１００１を設け、さらに、出力端子側の位相調整回路１００２を設けることによって同様の効果を得ることができる。このとき、１００２の活性化信号として、第１の実施例のスイッチ２０３１を活性化させる信号を利用することによって、位相調整回路１００２をスイッチとして兼用することが可能となる。
【００３８】
なお、第１の実施例では、設定データがデータレジスタを介して設定レジスタに書込まれるものについて説明したが、設定データを取りこみ設定レジスタに書込む他の手段に置き換えても良い。
【００３９】
また、ドライバＩＣが自分の接続位置を認識する為に自己認識回路または、第１の自己認識回路及び第２の自己認識回路を用いたが、接続位置を認識することができる他の手段に置き換えても良い。
【００４０】
また、内部回路制御信号を出力する回路としてＳ−Ｒラッチ及びＯＲゲートを用いた回路を使用したが、同様の機能を実現することができる他の回路に置き換えても良い。
【００４１】
また、データ、スタートパルス、クロックを供給するコントローラと、これら信号を受ける複数のドライバＩＣとを備える表示装置であれば、液晶表示装置、プラズマ表示装置等、あらゆる表示装置に適用することができる。
【００４２】
【発明の効果】
このように、本発明によれば、ドライバＩＣがクロック、データ及びスタートパルスを受け取り、次段のドライバＩＣに対してこれら信号を内部回路を介することなく伝達する為、各信号間のタイミングずれを解消することができ、誤ったデータの取り込みを防止することができる。
【図面の簡単な説明】
【図１】本発明の表示装置のシステム図
【図２】第１の実施例を示す図
【図３】第１の実施例のコントローラから出力される各信号のタイミング図
【図４】第１の実施例のドライバＩＣにおける各信号のタイミング図
【図５】（ａ）内部回路制御回路、（ｂ）設定データ取り込み回路
【図６】第１の実施例のコントローラから出力される設定データを含む各信号のタイミング図
【図７】第１の実施例のドライバＩＣにおける各信号のタイミング図
【図８】自己認識回路の構成図
【図９】本発明の第２の実施例を示す図
【図１０】本発明の第２の実施例の変形例を示す図
【図１１】本発明の第１の実施例の変形例を示す図
【図１２】従来の表示装置を示す図
【符号の説明】
１００  液晶表示パネル
１０１  ソースドライバ
１０１１〜１０１ｎ、２０１１、２０１２、９０１１、９０１２、１１１１、１１１２  ドライバＩＣ
１０２  ゲートドライバ
１０３  ＬＣＤコントローラ
２０２１、２０２２、９０２１、９０２２、１１２１、１１２２  内部回路
２０３１、２０３２  スイッチ
５０３  自己認識回路
５０５  設定レジスタ
８０１  カウンタ回路
８０２  ＩＤ保持回路
８０３  比較器
８０４  オアゲート
９０３１、９０３３  第１の自己認識回路
９０３２、９０３４  第２の自己認識回路
１００１、１００２、１００３、１００４  位相調整回路
【図１】
2004233580.tif 000003
【図２】
2004233580.tif 000004
【図３】
2004233580.tif 000005
【図４】
2004233580.tif 000006
【図５】
2004233580.tif 000007
【図６】
2004233580.tif 000008
【図７】
2004233580.tif 000009
【図８】
2004233580.tif 000010
【図９】
2004233580.tif 000011
【図１０】
2004233580.tif 000012
【図１１】
2004233580.tif 000013
【図１２】
2004233580.tif 000014