(57)【要約】【課題】ΣΔ変調された１ビットオーディオ信号を伝送する際には、該１ビットオーディオ信号の低域成分がアナログオーディオ信号成分であるので、ディジタル回路に電源変動や輻射ノイズを発生させてしまい、高品質のディジタル伝送を妨げる。【解決手段】位相変調部４は、ΣΔ変調器３からの１ビットオーディオ信号Ｓ１を位相変調する。位相復調部９は、伝送路８が通した位相変調部４からの位相変調信号を復調する。【選択図】　図１
2004032734.tif 000002
【特許請求の範囲】
【請求項１】
シグマデルタ変調により得られた１ビット信号を伝送部を通して伝送する信号伝送装置において、
上記１ビット信号を位相変調する位相変調手段と、
上記伝送部が通した上記位相変調手段からの位相変調信号を復調する位相復調手段と
を備えることを特徴とする信号伝送装置。
【請求項２】
上記位相変調手段は、上記１ビット信号入力時の伝送レートに等しいクロックで上記１ビット信号の正相出力及び逆相出力を出力した後、これらの信号を上記クロックの倍のレートで交互に出力して上記位相変調信号を生成することを特徴とする請求項１記載の信号伝送装置。
【請求項３】
上記位相復調手段は、上記クロックに応じて上記位相変調信号を復調することを特徴とする請求項１記載の信号伝送装置。
【請求項４】
上記位相復調手段は、上記伝送部を通して伝送された上記位相変調信号から上記クロックに対応したクロックを抽出し、この抽出クロックを使って上記位相変調信号を復調することを特徴とする請求項１記載の信号伝送装置。
【請求項５】
上記位相復調手段は、上記伝送部を通して伝送された上記位相変調信号から上記１ビット信号の正相出力及び逆相出力を復調することを特徴とする請求項１記載の信号伝送装置。
【請求項６】
シグマデルタ変調により得られた１ビット信号を伝送部を通して伝送する信号伝送方法において、
上記１ビット信号入力時の伝送レートに等しいクロックで上記１ビット信号の正相出力及び逆相出力を出力した後、これらの信号を上記クロックの倍のレートで交互に出力して上記位相変調信号を生成する位相変調工程と、
上記位相変調工程からの位相変調信号を上記クロックに応じて復調する位相復調工程と
を備えることを特徴とする信号伝送方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シグマデルタ変調された１ビット信号を伝送する信号伝送装置及び方法に関する。
【０００２】
【従来の技術】
一般的に、音声信号をディジタル化する方法としては、アナログオーディオ信号を例えばサンプリング周波数４４．１ＫＨｚ、データ語長１６ビットのマルチビットオーディオ信号に変換する方法が知られている。
【０００３】
これに対して、近時ではシグマデルタ（ΣΔ）変調と呼ばれる方法で音声信号をディジタル化して得られた１ビットオーディオ信号をそのままアナログオーディオ信号に変換することが考えられるようになった。
【０００４】
ΣΔ変調された１ビットオーディオ信号は、従来のマルチビットオーディオ信号に使われてきたデータのフォーマットに比べて、例えばサンプリング周波数が４４．１ＫＨｚの６４倍でデータ語長が１ビットというように、非常に高いサンプリング周波数と短いデータ語長といった形をしており、広い伝送可能周波数帯域を特長にしている。また、ΣΔ変調により１ビットオーディオ信号であっても、６４倍というオーバーサンプリング周波数に対して低域であるオーディオ帯域において、高いダイナミックレンジをも確保できる。
【０００５】
この特徴を生かしてΣΔ変調によって得られた１ビットオーディオ信号は、高音質のレコーダーやデータ伝送に応用することができる。
【０００６】
ΣΔ変調回路自体はとりわけ新しい技術ではなく、回路構成がＩＣ化に適していて、また比較的簡単にＡＤ変換の精度を得ることができることから従来からＡ／Ｄコンバータの内部などではよく用いられている回路である。
【０００７】
ΣΔ変調により得られた上記１ビットオーディオ信号は、簡単なアナログローパスフィルターを通すことによって、アナログオーディオ信号に戻すことができる。
【０００８】
【発明が解決しようとする課題】
ところで、この１ビットオーディオ信号は１と０の純然たるデジタル信号でありながら、アナログローパスフィルターを通すことによって、アナログオーディオ信号に戻すことができることからもわかるようにその低域成分はアナログオーディオ信号成分そのものである。
【０００９】
例えば、オーケストラ音楽を５０ＫＨｚまで分析した結果を図１３に示し、上記１ビットオーディオ信号の低域成分のアナログオーディオ信号成分化を説明する。この図１３は、上記５０ＫＨｚまでのオーケストラ音楽のスペクトル分析図である。３０ＫＨｚ以上でレベルが上昇していくのはΣΔ変調時のノイズシェイプ成分であり、それ以下がアナログオーディオ信号成分である。このようにΣΔ変調された１ビットオーディオ信号は１と０のデジタル信号そのものでありながらその低域成分はアナログオーディオ信号成分となる。
【００１０】
したがって、それらを伝送するデジタル回路にアナログオーディオ信号成分も流れることになり、それらを伝送することによるデジタル回路の電源変動や輻射ノイズはアナログオーディオ信号と非常に相関の高いものとなり、伝送されるデジタル信号自身が電源変動により振幅方向に変調を受け、その結果アナログオーディオ信号成分に非常に相関の高いジッタ変動が発生するので音の品質を落とすことになる。これは、デジタル信号は１と０の判定にあたってあるスレシュホールドに対する信号振幅値の大小を基準にしているため、電源変動により振幅値が微小変動をうけると、そのスレシュホールドを超えるタイミングがかわることになり、結果ジッタ変動が発生することによる。
【００１１】
また、アナログオーディオ部にデジタル回路による輻射ノイズが混入して悪影響を与えたりすることにもなる。この輻射ノイズにはアナログオーディオ信号成分も含まれているのでＤ／Ａされた信号に対してそのＤ／Ａ以前のタイミングでおなじアナログオーディオ信号成分が輻射ノイズによりアナログオーディオ部に混入され、特に有害である。
【００１２】
本発明は、上記実情に鑑みてなされたものであり、ΣΔ変調された１ビットディジタル信号を伝送する際、アナログオーディオ信号成分を抑制して高品質なディジタル信号伝送を可能とする信号伝送装置及び方法の提供を目的とする。
【００１３】
【課題を解決するための手段】
本発明に係る信号伝送装置は、上記課題を解決するために、シグマデルタ変調により得られた１ビット信号を位相変調手段で位相変調して位相変調信号とし、位相復調手段で復調する。
【００１４】
ここで、上記位相変調手段は、上記１ビット信号入力時の伝送レートに等しいクロックで上記１ビット信号の正相出力及び逆相出力を出力した後、これらの信号を上記クロックの倍のレートで交互に出力して上記位相変調信号を生成する。
【００１５】
また、本発明に係る信号伝送方法は、上記課題を解決するために、シグマデルタ変調により得られた１ビット信号を位相変調して位相変調信号とし、この位相変調信号を復調する。
【００１６】
【発明の実施の形態】
以下、本発明に係る信号伝送装置及び方法の実施の形態について説明する。
【００１７】
先ず、第１の実施形態について図１〜図４を参照しながら説明する。この第１の実施形態は、シグマデルタ変調により得られた１ビットオーディオ信号を伝送路８を通して伝送する１ビットオーディオ信号伝送装置１であり、シグマデルタ（ΣΔ）変調器３からの１ビットオーディオ信号Ｓ１を位相変調する位相変調部４と、伝送路８が通した位相変調部４からの位相変調信号Ｓ３を復調する位相復調部９とを備えてなる。
【００１８】
ΣΔ変調器３は、図２に示すような構成となる。すなわち、入力端子２から入力されるアナログオーディオ信号Ｓ０は、加算器１１を介して積分器１２に供給される。この積分器１２からの積分値は比較器１３に供給され、上記アナログオーディオ信号Ｓ０の中点電位と比較されて１サンプル期間毎に１ビット量子化処理されて１ビットオーディオ信号Ｓ１として出力される。
【００１９】
この１ビットオーディオ信号Ｓ１が１サンプル遅延器１４に供給されて１サンプル期間分遅延される。この遅延信号が１ビットのＤ／Ａ変換器１５でアナログ信号に変換されて加算器１１に供給されて、上記アナログオーディオ信号Ｓ０に加算される。そして比較器１３から出力される１ビットオーディオ信号Ｓ１が位相変調部４に供給される。
【００２０】
位相変調部４は、ＤフリップフロップよりなるＤラッッチ５と、切り換えスイッチ６よりなる。Ｄラッチ５は、クロック入力端子７から供給される上記１ビットオーディオ信号入力時の伝送レートに等しいクロックＣＫ１により上記１ビットオーディオ信号Ｓ１の正相出力Ｓ２及び逆相出力Ｓ＊２を出力する。切り換えスイッチ６は、上記正相出力Ｓ２及び逆相出力Ｓ＊２を上記クロックＣＫ１に応じて交互に出力して位相変調信号Ｓ３を生成する。
【００２１】
上記クロックＣＫ１は、例えばコンパクトディスクで使われている標本化周波数４４．１ＫＨｚ（＝ＦＳ）の６４倍のクロック（以後、６４ＦＳクロックと記す。）である。すなわち、ΣΔ変調器３でΣΔ変調されて出力された１ビットオーディオ信号Ｓ１の伝送レートをＦＳの６４倍とすると、この６４ＦＳのデータレートで位相変調部４に入力された１ビットオーディオ信号Ｓ１は、６４ＦＳクロックＣＫ１により例えば立ち上がりエッジでＤラッチ５によりラッチされる。
【００２２】
位相復調部９もＤラッチよりなり（以下、Ｄラッチ９とする。）、位相変調部４から伝送された上記６４ＦＳクロックＣＫ１の立ち上がりエッジにより伝送路８を介して伝送された位相変調信号Ｓ３をラッチしている。
【００２３】
このような構成の１ビットオーディオ信号伝送装置１の動作を図３のタイミングチャートを参照しながら説明する。
【００２４】
ΣΔ変調器３からの１ビットオーディオ信号入力Ｓ１は、クロック入力端子７から供給される６４ＦＳクロックＣＫ１の立ち上がりエッジでＤラッチ５によりラッチされる。Ｄラッチ５は、正端子Ｑから正相出力Ｓ２を切り換えスイッチ６の被選択端子ａに、また反転端子Ｑバー（Ｑ＊と記す。）から逆相出力Ｓ＊２を切り換えスイッチ６の被選択端子ｂに供給する。
【００２５】
切り換えスイッチ６は、６４ＦＳクロックＣＫ１が“１”の時にＤラッチ５の逆相出力Ｓ＊２を、また６４ＦＳクロックが“０”の時に正相出力Ｓ２を交互に配置して位相変調信号Ｓ３を生成するように、可動切り換え片ｃを被選択端子ａ又は被選択端子ｂに切り換える。
【００２６】
この位相変調信号Ｓ３は、従来、正相の１ビットオーディオ信号のみを伝送路で伝送する際に、該１ビットオーディオ信号の低域成分がアナログオーディオ信号成分化していることにより生じたジッタ発生や、輻射ノイズ発生による信号品質の劣化を防ぐことができる。
【００２７】
位相変調とは、データが“１”の時は上向きに、“０”の時は下向きに極性反転を行う変調方式で、変調後のデータレートを変調前の２倍とすると、“１”の時は０１に、“０”の時は１０にデータ変換されることになる。この変換はΣΔ変調された１ビットオーディオ信号にとって、その信号に対して逆相の信号を、変調後のデータレートで１ビット遅延させて混合させることと等価であり、そのデータレートに対して十分低域であるアナログオーディオ信号成分は逆相でキャンセルされて、そのレベルが十分抑圧される。またこの位相変調は前述の極性反転とは逆の位相、つまりデータが“１”の時は１０に、“０”の時は０１にデータ変換してもよい。
【００２８】
位相変調信号Ｓ３は、伝送路８を通って位相復調部であるＤラッチ９に供給される。Ｄラッチ９は、６４ＦＳクロックＣＫ２により立ち上がりエッジで上記位相変調信号Ｓ３をラッチすることにより、正相出力に相当する１ビットオーディオ信号出力のみをラッチすることができ、結果として位相復調したことになり、もとの１ビットオーディオ信号入力Ｓ１と同じ１ビットオーディオ信号出力Ｓ４を出力端子１０から出力することができる。
【００２９】
図４を用いてこの１ビットオーディオ信号伝送装置１の効果を説明する。この図４は、位相変調された１ビットオーディオ信号のスペクトル分析図である。その低域成分は打ち消されて十分低いレベルになっているのがわかる。このことより、この位相変調された１ビットオーディオ信号を処理するデジタル回路の電源変動や輻射ノイズはアナログオーディオ信号に対して相関の十分低いものとなるので、１ビットオーディオ信号を高品質のうちに伝送できる。また、アナログオーディオ部への悪影響の排除を可能とするのである。
【００３０】
次に、第２の実施形態について図５及び図６を参照しながら説明する。この第２の実施形態も、シグマデルタ変調により得られた１ビットオーディオ信号を伝送部を通して伝送する１ビットオーディオ信号伝送装置１５であるが、位相変調部１６が上記第１の実施形態の１ビットオーディオ信号伝送装置１の位相変調部４と異なる。特に、位相変調部１６内でも、シフトレジスタ１７を上記切り換えスイッチ６の代わりに用いている点が異なる。
【００３１】
シフトレジスタ１７は、６４ＦＳクロックＣＫ１で入力されるデータのロード及びシフトを制御し、１２８ＦＳクロックＣＫ３で位相変調した１ビットオーディオ信号Ｓ５を伝送路８へ送出している。
【００３２】
このシフトレジスタ１７は、同期ロードであるので６４ＦＳクロックＣＫ１が“１”の時、１２８ＦＳクロックＣＫ３の立ち上がりエッジで、Ｄラッチ５の正相出力Ｓ２及び逆相出力Ｓ＊２を入力端子Ｈ及び入力端子Ｇからロードし、６４ＦＳクロックＣＫ１が“０”の時、１２８ＦＳクロックＣＫ３の立ち上がりエッジで上記正相出力Ｓ２及び逆相出力Ｓ＊２をシフトする。こうして図６に示す位相変調信号Ｓ５が生成される。
【００３３】
位相復調部となるＤラッチ９では、６４ＦＳクロックＣＫ２の立ち上がりエッジで伝送路８を介して伝送された位相変調信号Ｓ５をラッチすることにより位相復調出力となる１ビットオーディオ信号Ｓ６を出力端子１０から出力する。
【００３４】
したがって、この１ビットオーディオ信号伝送装置１５でもデジタル回路の電源変動や輻射ノイズを防ぐことができ、１ビットオーディオ信号を高品質のうちに伝送できる。また、アナログオーディオ部への悪影響の排除を可能とするのである。
【００３５】
この第２の実施形態となる１ビットオーディオ信号伝送装置１５１では、位相復調部９に位相変調部１６側から伝送されてきた上記６４ＦＳクロックＣＫ１を用いて位相変調信号Ｓ５を復調しているが、図７に示すようなクロック自己抽出回路１９を用いて、伝送路８を介して伝送された位相変調信号Ｓ５から６４ＦＳクロックＣＫ２を抽出し、この６４ＦＳクロックＣＫ２を用いて位相変調信号Ｓ５を復調してもよい。
【００３６】
クロック自己抽出回路１９は、位相変調信号Ｓ５よりビットクロック成分を抽出し、ＰＬＬをロックすることによりビット同期をかける方法であり、従来から電子計算機のＭＴ（Ｍａｇｎｅｔｉｃ　Ｔａｐｅ）装置等に採用されている。
【００３７】
ところで、従来のマルチビットオーディオ信号では、デジタルミュートされたデータはオールゼロであり、その信号に位相変調をかけると１０１０１０・・・というふうに“１”と“０”が反転し続けるだけのパターンになってしまい、その場合、オール“１”の場合の０１０１０１・・・と区別がつかずデータビット同期がかけられないという事態が起こった。つまり、図７において位相変調信号ｓ５に対して６４ｆｓクロックＣＫ２の周波数同期はかかるが位相同期がかからず、Ｄラッチ９においてラッチしたデータが正しいのか、逆相なのか判別できないということになる。
【００３８】
しかし、ここで扱う１ビットオーディオ信号では長期間“１”が出続けるとか“０”が出続けるとかとかということがなく、さらにはデジタルミュートされてもデータは１０１０１０・・・とか１００１０１１０・・・とかのパターンなので、このデータを位相変調してもビットクロック成分を抽出することと、その位相変調信号のデータビット同期をかけることが可能となる。例えば１００１１を位相変調すると０１１０１００１０１というパターンになり、同じ符号が２度連続する箇所がもとのデータの変化点であることが分かる。
【００３９】
また、１ビットオーディオ信号伝送装置１５の変形例としては、位相復調部９を図８に示すような位相復調部２０とした１ビットオーディオ信号伝送装置を考慮してもよい。
【００４０】
この変形例の位相復調部２０は、図５における位相復調部９に差動出力を持たせたものである。伝送路８を介して伝送された位相変調信号Ｓ５は、図９に示すように、Ｄラッチ２１により６４ＦＳクロックＣＫ２の立ち上がりエッジで正相の部分がラッチされ、Ｄラッチ２２によりインバータ２５で反転された６４ＦＳクロックＣＫ４の立ち下がりエッジで逆相の部分がラッチされる。
【００４１】
さらに、Ｄラッチ２３で上記正相部分となるＤラッチ２１の出力が、Ｄラッチ２４で上記逆相部分となるＤラッチ２２の出力が６４ＦＳクロックＣＫ２の立ち上がりエッジでラッチしなおされ、タイミングを同期されることにより、１ビット正相信号出力Ｓ７と、１ビット逆相信号出力Ｓ＊７とが得られる。
【００４２】
そこで、この位相復調部２０の後段に上記１ビット正相信号出力Ｓ７と上記１ビット逆相信号出力Ｓ＊７とを差動入力とした差動増幅部を設けることにより、伝送路８で何らかの理由により混入した外来ノイズも打ち消すことができる。
【００４３】
さらにまた、１ビットオーディオ信号伝送装置１５の他の変形例としては、図１０に示すような位相復調部２６を用いた１ビットオーディオ信号伝送装置を考慮してもよい。
【００４４】
この他の変形例の位相復調部２６は、アナログの非巡回形（ＦＩＲ）フィルタに位相復調機能を兼ねさせたものである。この位相復調部２６は、４タップのアナログＦＩＲフィルタを兼ねている。入力端子２７から供給される位相変調信号Ｓ５はＤラッチ２９、３０、３１、３２、３３及び３４においてクロック入力端子２８から供給される１２８ＦＳクロックＣＫ５に同期してシフトレジストされていく。そして、Ｄラッチ３６において位相変調信号Ｓ５が、Ｄラッチ３７、３８及び３９においてＤラッチ３０、３２及び３４の出力が６４ＦＳクロックＣＫ２でラッチされることにより位相復調が行われる。位相復調された出力は、抵抗４０、４１、４３及び４４とコンデンサ４５とによってＤ／Ａ変換される。
【００４５】
したがって、この位相復調部２６は、Ｄ／Ａ変換の直前で位相変調信号Ｓ５を位相復調するので高品質のＤ／Ａ変換出力を導出することができる。
【００４６】
また、この位相復調部２６の前段に、本件出願人が既に特願平７−３１３３４６号により出願した信号処理装置で用いた、１ビットデータに含まれるエラーを検出するエラー検出手段と、このエラー検出手段にて検出したエラーに基づいてエラー発生期間にわたりＦＩＲフィルタの出力をホールドし、かつエラー回復後遅延した信号を発生するホールド信号発生手段を備えさせ、上記ホールド信号の発生期間中上記ＦＩＲフィルタのシフト動作を禁止することで、前値ホールドを行わせるようにしてもよい。またさらに、この位相復調部２６は、図８に示した差動出力形の位相復調部にも応用できる。
【００４７】
次に、第３の実施形態について図１１及び図１２を参照しながら説明する。この第３の実施形態も、ΣΔ変調により得られた１ビットオーディオ信号を伝送部を通して伝送する１ビットオーディオ信号伝送装置５１であるが、内部で同一の直流バイアス電圧のかかった二つのΣΔ変調器５６及び５８にアナログオーディオ信号と位相が反転された反転アナログオーディオ信号とを入力して得た二つの出力をΣΔ変調時の２倍のレートで交互に配置して変調信号Ｓ２を生成する変調部５４と、伝送路６３が通した変調部５４からの上記変調信号Ｓ２を復調する復調部６４とを備えてなる。
【００４８】
変調部５４は、入力端子５２からの入力アナログオーディオ信号Ｓ０に直流バイアス電圧を印加する第１の加算器５５と、位相反転器５３が入力端子５２からの入力アナログオーディオ信号Ｓ０の位相を反転して得た位相反転信号Ｓ＊０に直流バイアス電圧を印加する第２の加算器５７と、第１の加算器５５からの加算出力にΣΔ変調処理を施す上記第１のΣΔ変調器５６と、第２の加算器５７からの加算出力にΣΔ変調処理を施す上記第２のΣΔ変調器５８と、第１のΣΔ変調器５６からの１ビットオーディオデータＳ１と第２のΣΔ変調器５８からの１ビットオーディオデータＳ＊１とを切り換えて出力するシフトレジスタ５９とを備えてなる。
【００４９】
ここで、ΣΔ変調器５６、５８は、上記図２に示すような構成となる。ここでは説明を省略する。
【００５０】
シフトレジスタ５９は、図１２に示すような６４ＦＳクロックＣＫ１で入力されるデータのロード及びシフトを制御し、１２８ＦＳクロックＣＫ３で変調１ビットオーディオ信号Ｓ２を伝送路６３へ送出している。このシフトレジスタ５９は、上記シフトレジスタ１０と同様に、同期ロードであるので入力端子６１からの６４ＦＳクロックＣＫ１が“１”の時、クロック入力端子６２からの１２８ＦＳクロックＣＫ３の立ち上がりエッジで、ΣΔ変調器５６の正出力Ｓ１及びΣΔ変調器５８の反転出力Ｓ＊１とを入力端子Ｈ及び入力端子Ｇからロードし、６４ＦＳクロックＣＫ１が“０”の時、１２８ＦＳクロックＣＫ３の立ち上がりエッジで上記正出力Ｓ１及び逆相出力Ｓ＊１をシフトする。
【００５１】
復調部となるＤラッチ６４では、６４ＦＳクロックＣＫ２の立ち上がりエッジで伝送路６３を介して伝送された位相変調信号Ｓ２をラッチすることにより復調出力となる１ビットオーディオ信号Ｓ３を出力端子６５から出力する。
【００５２】
したがって、この１ビットオーディオ信号伝送装置５１でもデジタル回路の電源変動や幅射ノイズを防ぐことができ、１ビットオーディオ信号を高品質のうちに伝送できる。また、アナログオーディオ部への悪影響の排除を可能とするのである。
【００５３】
この第３の実施形態となる１ビットオーディオ信号伝送装置５１では、Ｄラッチ１個のみにより構成される復調部６４を用いているが、上記図８に示した復調部２０を用いてもよい。
【００５４】
そして、この復調部２０の後段に上記１ビット正信号出力Ｓ７と上記１ビット反転信号出力Ｓ＊７とを差動入力とした差動増幅部を設けることにより、伝送路６３で何らかの理由により混入した外来ノイズも打ち消すことができる。
【００５５】
また、この復調部２０を用いれば、ΣΔ変調器５６で発生するトーン現象によるノイズを抑えるために上記ＤＣバイアス電圧を用いることができ、さらにこの上記ＤＣバイアス電圧を以下に説明するようにアナログオーディオ信号への復調前に除去することができる。
【００５６】
第１の加算器５５及び第２の加算器５７が電圧入力端子６０を介して供給されるＤＣバイアス電圧を上記入力アナログオーディオ信号Ｓ０及び上記位相反転信号Ｓ＊０に印加するのは、次段のΣΔ変調器で発生するトーンという現象の発生を避けるためにも有効である。
【００５７】
このトーンという現象は、（ＲｏｂｅｒｔＣ．Ｌｅｄｚｉｕｓ　：　Ｔｈｅ　Ｂａｓｉｓ　ａｎｄ　Ａｒｃｈｉｔｅｃｔｕｒｅｆｏｒ　ｔｈｅ　Ｒｅｄｕｃｔｉｏｎ　ｏｆ　Ｔｏｎｅｓ　ｉｎ　ａ　Ｓｉｇｍａ−Ｄｅｌｔａ　ＤＡＣ　：　ＩＥＥＥ　ＶＯＬ．４０，ＮＯ．７，ＪＵＬＹ１９９３）に開示されているように、“０”付近でアイドリングノイズを発生する現象である。このトーンによるノイズは、人間には可聴帯域のノイズとなって聞こえてしまう。これは、ΣΔ変調回路が“０”の入力を無理矢理１ビット化しようとすることにより発生する。したがって、トーン現象により発生したノイズを含んだ１ビットディジタルデータをアナログオーディオ信号として再生する際には除去しなければならない。このノイズを除去するために上記ＤＣバイアス電圧をΣΔ変調器５６の入力信号となるアナログオーディオ信号Ｓ０に印加している。
【００５８】
しかし、このＤＣバイアス電圧は、１ビットオーディオ信号をアナログオーディオ信号として再生する際には除去しなければならない。仮に、このＤＣバイアス電圧を除去しないで残したままにしておくと、Ｄ／Ａ変換されて得られたアナログオーディオ信号を一旦ミュート後、ミュート解除した際、アナログオーディオ信号に急峻なパルス状のノイズが含まれてしまう。また、スピーカにＤＣバイアスが残ったままのアナログオーディオ信号の供給を継続すると、スピーカのコイルはＤＣバイアス分により発熱するので、最悪スピーカを破壊してしまうことになる。
【００５９】
そこで、変調部２０で得られた上記１ビット正信号出力Ｓ７と、１ビット反転信号出力Ｓ＊７とを差動入力とすれば、ＤＣバイアス電圧を除去できる。
【００６０】
【発明の効果】
本発明に係る信号伝送装置は、シグマデルタ変調により得られた１ビット信号を位相変調手段で位相変調して位相変調信号とし、位相復調手段で復調するので、ΣΔ変調された１ビットディジタル信号を伝送する際、アナログオーディオ信号成分を抑制して高品質なディジタル信号伝送を可能とする。
【００６１】
また、本発明に係る信号伝送方法は、シグマデルタ変調により得られた１ビット信号を位相変調して位相変調信号とし、この位相変調信号を復調するので、ΣΔ変調された１ビットディジタル信号を伝送する際、アナログオーディオ信号成分を抑制して高品質なディジタル信号伝送を可能とする。
【図面の簡単な説明】
【図１】本発明に係る信号伝送装置及び方法の第１の実施形態となる１ビットオーディオ信号伝送装置のブロック図である。
【図２】上記１ビットオーディオ信号伝送装置が伝送しようとする１ビットオーディオ信号を出力するΣΔ変調器３のブロック図である。
【図３】上記１ビットオーディオ信号伝送装置の動作を説明するためのタイミングチャートである。
【図４】上記１ビットオーディオ信号伝送装置の効果を示すスペクトル分析図である。
【図５】本発明に係る信号伝送装置及び方法の第２の実施形態となる１ビットオーディオ信号伝送装置のブロック図である。
【図６】上記図５に示した１ビットオーディオ信号伝送装置の動作を説明するためのタイミングチャートである。
【図７】上記図５に示した１ビットオーディオ信号伝送装置の位相復調部にクロック自己抽出回路を設けたブロック図である。
【図８】上記図５に示した１ビットオーディオ信号伝送装置の変形例の位相復調部のブロック図である。
【図９】上記図８に示した変形例の動作を説明するためのタイミングチャートである。
【図１０】上記図５に示した１ビットオーディオ信号伝送装置の他の変形例の位相復調部のブロック図である。
【図１１】本発明に係る信号伝送装置及び方法の第３の実施形態となる１ビットオーディオ信号伝送装置のブロック図である。
【図１２】上記図１１に示した第３の実施形態となる１ビットオーディオ信号伝送装置の動作を説明するためのタイミングチャートである。
【図１３】ΣΔ変調された１ビットオーディオ信号のスペクトル分析図である。
【符号の説明】
１　１ビットオーディオ信号伝送装置、３　ΣΔ変調部、４　位相変調部、５Ｄラッチ、６　切り換えスイッチ、８　伝送路、９　位相復調部（Ｄラッチ）、１５　１ビットオーディオ信号伝送装置、１６　位相変調部、１７　シフトレジスタ
【図１】
2004032734.tif 000003
【図２】
2004032734.tif 000004
【図３】
2004032734.tif 000005
【図４】
2004032734.tif 000006
【図５】
2004032734.tif 000007
【図６】
2004032734.tif 000008
【図７】
2004032734.tif 000009
【図８】
2004032734.tif 000010
【図９】
2004032734.tif 000011
【図１０】
2004032734.tif 000012
【図１１】
2004032734.tif 000013
【図１２】
2004032734.tif 000014
【図１３】
2004032734.tif 000015