(57)【要約】【課題】ディジタルメモリを備えた液晶表示装置において、静止画表示時において更なる低消費電力化を達成する。【解決手段】静止画表示期間の先頭から少なくとも２フレームを静止画データの書き込みフレームとすることにより、メモリ制御信号及びコモン信号の立ち上がり時間を垂直ブランキング期間より長くした場合でも、ＤＭ１８に正常な静止画データが書き込めるようにした。【選択図】　　　図１
2004045520.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の走査線及び複数の信号線、このマトリクスの各格子毎に配置された画素電極、前記走査線に供給される走査信号により前記信号線と前記画素電極間を導通させて前記信号線に供給された第１の映像データを前記画素電極に書き込む、前記各格子毎に設けられた画素スイッチ素子、前記画素電極に書き込む第２の画像データを保持するディジタルメモリを有するアレイ基板と、前記画素電極と対向して形成されたコモン電極を有する対向基板と、前記２つの基板間に保持された表示層とを備えた平面表示装置に対して、通常表示期間では、前記信号線に供給された第１の映像データを前記画素電極に書き込むことで表示を行い、静止画表示期間では、前記ディジタルメモリに保持させた第２の映像データを前記画素電極に書き込むことで表示を行う平面表示装置の駆動方法において、
前記静止画表示期間の先頭から少なくとも２フレームを前記第２の映像データの前記ディジタルメモリへの書き込みフレームとし、
且つ前記静止画表示期間では、前記ディジタルメモリから前記第２の映像データを取り出すためのメモリ制御信号の立ち上がり時間、及び前記コモン電極に与えるコモン信号の立ち上がり時間を、少なくとも垂直ブランキング期間よりも長くすることを特徴とする平面表示装置の駆動方法。
【請求項２】
前記ディジタルメモリは、内部に保持する第２の画像データを出力／反転出力として取り出すための２つのメモリスイッチを有するものであり、
前記メモリ制御信号により、前記２つのメモリスイッチをフレーム周期で交互にオンして、前記ディジタルメモリに保持された前記第２の画像データを交互に出力／反転出力として取り出して前記画素電極に書き込むことを特徴とする請求項１に記載の平面表示装置の駆動方法。
【請求項３】
前記静止画表示期間では、フレーム周期で前記第２の映像データの極性と前記コモン信号の極性とを互いに逆極性となるように反転させることを特徴とする請求項１又は２に記載の平面表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、携帯電話や電子ブック等に使用される高画質、低消費電力な平面表示装置の駆動方法に関し、詳しくはディジタルメモリを備えた液晶表示装置の駆動方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置は、軽量、薄型、低消費電力という利点を活かして携帯電話や電子ブック等の小型情報端末のディスプレイとして普及しつつある。このような小型情報端末は、一般にバッテリー駆動されることから、低消費電力化が重要な課題となっている。
【０００３】
とくに携帯電話においては、待ち受け時間中に低消費電力で表示できることが求められている。これを実現するための技術として、例えば特開２００１−２６４８１４号公報には、画素内にディジタルメモリを設け、待ち受け時（以下、静止画表示時）には、液晶を交流駆動するための交流駆動回路のみを動作させ、前記ディジタルメモリに保持したデータを用いて静止画表示を行い、この間、他の周辺駆動回路を止めるように構成された液晶表示装置が開示されている。これによれば、静止画表示の間は交流駆動回路のみをフレーム周期で動作させればよいため、消費電力の低減を図ることが可能となっている。
【０００４】
【発明が解決しようとする課題】
上記特開２００１−２６４８１４号の液晶表示装置では、静止画表示の間に交流駆動回路のみをフレーム周期で動作させる際、ディジタルメモリからデータを取り出すためのメモリ制御信号の立ち上がり時間と、コモン電極に与えるコモン信号の立ち上がり時間をそれぞれ長くすることにより、信号発生回路の消費電力を下げ、更に消費電力の低減を図っている。
【０００５】
しかしながら、メモリ制御信号やコモン信号の立ち上がり時間は、通常の中間調表示や動画表示（以下、通常表示）から静止画表示へ切り替わる際のブランキング期間内に納める必要がある。メモリ制御信号の立ち上がり時間がブランキング期間よりも長くなると、静止画データの書き込みフレームで、ディジタルメモリに正常に静止画データを書き込めなくなる、いわゆる書き込みエラーが生じるからである。このように、従来方式においては、立ち上がり時間の最大値が通常表示時のブランキング期間により制限を受けることになるため、立ち上がり時間をこのブランキング時間よりも長くすることができず、静止画表示時において更なる低消費電力化を達成することが難しいという課題があった。
【０００６】
ちなみに、メモリ制御信号やコモン信号の立ち上がり時間を長くするのに合わせて、通常表示時のブランキング期間を長くすることも考えられる。この場合、静止画データの書き込みエラーはなくなるが、通常表示時における書き込みクロックの周波数が高くなるため、通常表示時の消費電力が増えてしまうことになり、有効な解決策にはならない。
【０００７】
この発明の目的は、通常表示時の消費電力を増やすことなしに、静止画表示時において更なる低消費電力化を達成することができる平面表示装置の駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、請求項１の発明は、マトリクス状に配置された複数の走査線及び複数の信号線、このマトリクスの各格子毎に配置された画素電極、前記走査線に供給される走査信号により前記信号線と前記画素電極間を導通させて前記信号線に供給された第１の映像データを前記画素電極に書き込む、前記各格子毎に設けられた画素スイッチ素子、前記画素電極に書き込む第２の画像データを保持するディジタルメモリを有するアレイ基板と、前記画素電極と対向して形成されたコモン電極を有する対向基板と、前記２つの基板間に保持された表示層とを備えた平面表示装置に対して、通常表示期間では、前記信号線に供給された第１の映像データを前記画素電極に書き込むことで表示を行い、静止画表示期間では、前記ディジタルメモリに保持させた第２の映像データを前記画素電極に書き込むことで表示を行う平面表示装置の駆動方法において、前記静止画表示期間の先頭から少なくとも２フレームを前記第２の映像データの前記ディジタルメモリへの書き込みフレームとし、且つ前記静止画表示期間では、前記ディジタルメモリから前記第２の映像データを取り出すためのメモリ制御信号の立ち上がり時間、及び前記コモン電極に与えるコモン信号の立ち上がり時間を、少なくとも垂直ブランキング期間よりも長くすることを特徴とする平面表示装置の駆動方法である。
【０００９】
好ましい形態として、前記メモリ制御信号の立ち上がり時間と立ち下がり時間、及び前記コモン信号の立ち上がり時間と立ち下がり時間を、少なくとも垂直ブランキング期間よりも長くする。
【００１０】
好ましい形態として、立ち上がり時間を少なくとも垂直ブランキング期間よりも長くしたメモリ制御信号とコモン信号を、静止画表示期間直前の垂直ブランキング期間から供給する。
【００１１】
請求項２の発明は、請求項１において、前記ディジタルメモリは、内部に保持する第２の画像データを出力／反転出力として取り出すための２つのメモリスイッチを有するものであり、前記メモリ制御信号により、前記２つのメモリスイッチをフレーム周期で交互にオンして、前記ディジタルメモリに保持された前記第２の画像データを交互に出力／反転出力として取り出して前記画素電極に書き込むことを特徴とする。
【００１２】
請求項３の発明は、請求項１又は２において、前記静止画表示期間では、フレーム周期で前記第２の映像データの極性と前記コモン信号の極性とを互いに逆極性となるように反転させることを特徴とする。
【００１３】
【発明の実施の形態】
以下、この発明に係わる平面表示装置の駆動方法を、ディジタルメモリを備えたアクティブマトリクス型液晶表示装置の駆動方法に適用した場合の実施形態について説明する。
【００１４】
なお、本実施形態においては、通常表示において中間調表示や動画表示を行うための第１の映像データを動画データという。また、静止画表示において黒表示又は白表示を行うための第２の映像データ（二値データ）を静止画データという。また、前記動画データと静止画データを総称して映像データという。
【００１５】
図２は、本実施形態に係わるアクティブマトリクス型液晶表示装置の回路構成図であり、図３は図２の概略断面図である。
【００１６】
この液晶表示装置１００は、複数の表示画素１０が形成された表示画素部１１０、走査線駆動回路１２０及び信号線駆動回路１３０により構成されている。
【００１７】
この実施形態の走査線駆動回路１２０及び信号線駆動回路１３０は、アレイ基板１０１（図３）上において、後述する信号線１１、走査線１２及び画素電極１３と一体に形成されている。ただし、走査線駆動回路１２０及び信号線駆動回路１３０は、図示しない外部回路基板上に配置されていてもよい。
【００１８】
表示画素部１１０は、アレイ基板１０１上に複数本の信号線１１及びこれと交差する複数本の走査線１２が図示しない絶縁膜を介してマトリクス状に配置されており、前記マトリクスの各格子毎に表示画素１０が形成されている。
【００１９】
表示画素１０は、画素電極１３、画素スイッチ素子１４、コモン電極１５、液晶層１６、ディジタルメモリスイッチ回路（以下、ＤＭスイッチ回路）１７及びディジタルメモリ（以下、ＤＭ）１８により構成されている。
【００２０】
表示画素１０において、画素スイッチ素子１４のソースは信号線１１に、ゲートは走査線１２に、ドレインは画素電極１３にそれぞれ接続されている。また画素電極１３はＤＭスイッチ回路１７を介してＤＭ１８に接続されており、そのＤＭスイッチ回路１７のゲートはメモリ制御信号線１９に、ソースは画素電極１３に、ドレインはＤＭ１８にそれぞれ接続されている。なお、画素電極１３には電気的に並列に図示しない補助容量が接続されている。
【００２１】
また、メモリ制御信号線１９は、後述するように１９ａ，１９ｂとして２本配線されているが、図３では説明を容易にするために１本のメモリ制御信号線１９として図示している。
【００２２】
各画素電極１３はアレイ基板１０１上に形成されている。また、すべての画素電極１３と相対する共通のコモン電極１５は対向基板１０２（図３）上に形成されている。コモン電極１５には、図示しない外部回路基板上に配置された信号発生回路から、表示モードに応じて所定電位のコモン信号が与えられている。
【００２３】
本実施形態では、通常表示期間において、Ｈライン反転駆動により動画データの書き込みを行っているため、１水平走査期間毎に動画データと逆極性となるようにコモン信号の極性を反転させている。また、静止画表示期間では静止画データと逆極性となるようにコモン信号の極性をフレーム周期で反転させている。この静止画表示期間では、低消費電力化のために、コモン信号の立ち上がり時間及び立ち下がり時間（以下、単に立ち上がり時間という）を垂直ブランキング期間よりも長くしている。なお、コモン信号の立ち上がり時間のみを長くした場合でも、消費電力を低減することができる。
【００２４】
また、画素電極１３とコモン電極１５の間には表示層として液晶層１６が保持され、アレイ基板１０１及び対向基板１０２の周囲はシール材１０３により封止されている。なお、図３では配向膜や偏光板などの図示は省略している。
【００２５】
走査線駆動回路１２０は、シフトレジスタ１２１及び図示しないバッファ回路などで構成されており、図示しない外部回路基板上に配置されたコントロールＩＣからコントロール信号として供給されるＹクロック信号（垂直クロック信号）、Ｙスタート信号（垂直スタート信号）に基づいて、各走査線１２に対し一水平走査期間毎に走査信号を出力する。この走査信号により走査線１２はオンレベルとなり、その走査線１２に接続するすべての画素スイッチ素子１４はオン（導通）状態となる。
【００２６】
走査線駆動回路１２０では、通常表示時には、走査信号を供給して走査線１２を順にオンレベルとし、静止画表示時には、すべての走査線１２をオフレベルとする。なお、メモリ制御信号線１９には、前記コントロールＩＣから図示しない信号発生回路を介して伝送されたメモリ制御信号が供給されている。
【００２７】
前記コントロールＩＣは、表示モードに応じて、メモリ制御信号線１９にオン又はオフレベルのメモリ制御信号を供給し、ＤＭスイッチ回路１７のオン／オフを制御している。
【００２８】
本実施形態では、通常表示時には、メモリ制御信号線１９をオフレベルとし、静止画表示時には、メモリ制御信号線１９をフレーム周期で交互にオン／オフレベルとしている。このとき、低消費電力化のため、オンレベルとなるメモリ制御信号では、信号パルスの立ち上がり時間及び立ち下がり時間（以下、単に立ち上がり時間という）を、垂直ブランキング期間よりも長くしている。なお、メモリ制御信号の立ち上がり時間のみを長くした場合でも、消費電力を低減することができる。
【００２９】
上記メモリ制御信号やコモン信号の立ち上がり時間は、前記信号発生回路の出力インピーダンスを増やし、電流を絞ることで長くすることができる。
【００３０】
信号線駆動回路１３０は、シフトレジスタ１３１、ＡＳＷ（アナログスイッチ）１３２などで構成されており、図示しないコントロールＩＣからコントロール信号としてＸクロック信号（水平クロック信号）、Ｘスタート信号（水平スタート信号）が供給されると共に、前記コントロールＩＣからビデオバス１３３を通じて映像データが供給されている。信号線駆動回路１３０では、Ｘクロック／Ｘスタート信号に基づいて、シフトレジスタ１３１からＡＳＷ１３２にオン・オフ信号を供給することにより、ビデオバス１３３から供給される映像データを信号線１１にサンプリングする。
【００３１】
ここで、通常表示を行う場合の動作について簡単に説明する。走査線駆動回路１２０から走査信号を出力して、各走査線１２を一水平走査期間毎に上から順にオンレベルとすると、オンレベルとなった走査線１２に接続するすべての画素スイッチ素子１４をオン状態となる。これと同期して信号線１１に動画データをサンプリングすると、サンプリングされた動画データは画素スイッチ素子１４を通じて画素電極１３に書き込まれる。この動画データは画素電極１３とコモン電極１５（及び図示しない補助容量）との間に書き込み電圧として充電され、この書き込み電圧の大きさに応じて液晶層１６が応答することで各表示画素１０からの透過光量が制御される。このような書き込み動作を一フレーム期間内にすべての走査線１２について実施することにより、一画面分の映像が完成する。
【００３２】
次に、表示画素１０の回路構成について説明する。図４は、表示画素１０の回路構成図であり、図２及び図３と同等部分を同一符号で示している。
【００３３】
ＤＭスイッチ回路１７は、２つのスイッチ素子２１、２２で構成され、ＤＭ１８の出力端子２７及び反転出力端子２８と、画素電極１３との間に挿入されている。ＤＭスイッチ回路１７において、スイッチ素子２１のゲートはメモリ制御信号線１９ａに接続され、スイッチ素子２２のゲートはメモリ制御信号線１９ｂにそれぞれ接続されている。そして、メモリ制御信号線１９ａ、１９ｂに対し図示しないコントロールＩＣからメモリ制御信号が供給されることで、スイッチ素子２１、２２は独立して制御される。
【００３４】
ＤＭ１８は、２つのインバータ回路２３、２４と、ＤＭ内部スイッチ素子２５で構成されている。このうち、ＤＭ内部スイッチ素子２５は、画素スイッチ素子１４とは逆チャンネルのスイッチ素子であり、これら２つのスイッチ素子はＣＭＯＳトランジスタで構成されている。また、ＤＭ内部スイッチ素子２５のゲートは、画素スイッチ素子１４のゲートと同じ走査線１２に接続され、ここに供給される走査信号により同時にオン／オフが制御される。ただし、画素スイッチ素子１４とＤＭ内部スイッチ素子２５のオン／オフは互いに反転の関係にある。すなわち、画素スイッチ素子１４がオンすると、ＤＭ内部スイッチ素子２５はオフとなり、画素スイッチ素子１４がオフすると、ＤＭ内部スイッチ素子２５はオンとなる。
【００３５】
インバータ回路２３，２４の正極性側と負極性側には、それぞれ図示しない正電源配線と負電源配線が接続され、図示しない電源回路からＨｉｇｈ電源電圧とＬｏｗ電源電圧が供給されている。後述する静止画書き込みフレームにおいて、ＤＭ１８の出力端子２７から入力した静止画データが黒表示に対応する書き込み電圧とすると、例えば、インバータ回路２３の出力側にはＨｉｇｈ電源電圧が保持され、インバータ回路２４の出力側にはＬｏｗ電源電圧が保持される。また、入力した静止画データが白表示に対応する書き込み電圧とすると、例えば、インバータ回路２３の出力側にはＬｏｗ電源電圧が保持され、インバータ回路２４の出力側にはＨｉｇｈ電源電圧が保持される。このようにして、各表示画素１０毎に、黒表示又は白表示に対応する電源電圧が静止画データとして保持されることになる。
【００３６】
次に、上記ように構成された液晶表示装置１００の動作を図１に示す信号波形のタイミングチャートを参照しながら説明する。
【００３７】
通常表示期間では、メモリ制御信号線１９ａ、１９ｂをともにオフレベルとし、ＤＭスイッチ回路１７をオフ状態とする。この間は、走査線駆動回路１２０及び信号線駆動回路１３０に対し、それぞれＸ／Ｙのクロック信号、スタート信号、及び動画データを供給して駆動を行うことにより、フルカラーによる中間調／動画表示を行う。この通常表示期間では、一水平走査期間毎に走査線駆動回路１２０から順に走査信号が出力されるため、動画データは水平１ライン毎に書き込まれる。なお、通常表示期間におけるＨライン反転駆動では、動画データは水平１ライン毎に順番に極性が反転され、これに同期してコモン信号の極性も反転される。
【００３８】
一方、通常表示から静止画表示に切り替える際は、静止画表示期間の先頭から２フレームを静止画データの書き込みフレームとし、同一の静止画データを２フレーム続けて書き込んでいる。すなわち、画素スイッチ素子１４が走査信号によりオン状態となっている２フレームの間に、信号線１１に静止画データをサンプリングし、これを画素スイッチ素子１４及びスイッチ素子２１を通じてＤＭ１８に書き込んでいる。この２フレームでは、メモリ制御信号線１９ａをオンレベル、メモリ制御信号線１９ｂをオフレベルとする。
【００３９】
ＤＭ１８に静止画データを書き込んだ後は、走査線１２をオフレベルとし、画素スイッチ素子１４をオフ、ＤＭ内部スイッチ素子２５をオンとする。これにより、インバータ回路２３，２４はループ接続される。先に説明したように、インバータ回路２３，２４のそれぞれの出力側に保持されたＨｉｇｈ電源電圧、Ｌｏｗ電源電圧は、このループ回路の中で保持されることになる。
【００４０】
静止画データ書き込み後の静止画表示期間においては、メモリ制御信号線１９ａをオフレベル、メモリ制御信号線１９ｂをオンレベルとして、ＤＭ１８に保持されている静止画データを、オン状態のＤＭ内部スイッチ素子２５から出力端子２７を通じて取り出す。この静止画データは、ＤＭスイッチ回路１７のスイッチ素子２１を通じて画素電極１３に書き込まれる。また静止画表示期間、図示しないコントロールＩＣから走査線駆動回路１２０及び信号線駆動回路１３０へのコントロール信号や映像データの供給は停止している。
【００４１】
静止画表示期間において、画素電極１３に書き込まれた静止画データは、短時間であればこの状態で保持することもできるが、長時間保持すると直流成分により液晶層１６が劣化するため、静止画表示期間においても交流駆動する必要がある。本実施形態では、静止画表示期間において、フレーム周期でメモリ制御信号線１９ａ、同１９ｂを交互にオンレベルとすることによって、スイッチ素子２１、２２を交互にオンし、この周期に合わせてコモン電極１５に与えるコモン信号の極性を反転させることで交流駆動を実現している。
【００４２】
このように、スイッチ素子２１、２２を交互にオンすることで、画素電極１３の電位はＨｉｇｈ電源電位／Ｌｏｗ電源電位が交互に出力され、これと同期させてコモン電極１５の電位をＨｉｇｈ電源／Ｌｏｗ電源間でシフトすることにより、コモン電極１５と極性が同じ表示画素１０では液晶層１６に電圧がかからず、逆極性の表示画素１０では液晶層１６に電圧がかかるため、黒又は白の二値表示を行うことができる。
【００４３】
上記のような駆動方法によれば、静止画表示期間において、表示画素部１１０で動作しているのは、低周波数のメモリ制御信号線１９とコモン電極１５だけであるため、静止画表示期間では、低消費電力でマルチカラー表示を行うことができる。
【００４４】
また本実施形態では、静止画表示期間の先頭から２フレームを静止画データの書き込みフレームとしているため、オンレベルとなるメモリ制御信号及びコモン信号の立ち上がり時間を垂直ブランキング期間よりも長くした場合に、１フレーム目で静止画データをＤＭ１８へ十分に書き込むことが出来なかったとしても、２フレームで同一の静止画データの書き込みが行われるため、ＤＭ１８に正常な静止画データを書き込むことができる。
【００４５】
したがって、通常表示時のブランキング期間を長くしたときのように、通常表示時の消費電力を増やすことなしに、静止画表示時において更なる低消費電力化を達成することができる。
【００４６】
なお、本実施形態では、静止画表示期間の先頭から２フレームを静止画データの書き込みフレームとした例について示したが、先頭の３フレーム又はそれ以上の数フレームを静止画データの書き込みフレームとしてもよい。
【００４７】
また、画素電極１３を金属薄膜で構成された光反射型の画素電極とした場合はバックライトが不要となるため、バックライトを用いた透過型の構成に比べて、さらに低消費電力での駆動が可能となる。ちなみに、対角５ｃｍ、２５万画素の液晶パネルについてフレーム周波数６０Ｈｚで静止画表示を行ったところ、静止画表示期間（待ち受け時）の消費電力を１．３ｍＷとすることができた。さらに、静止画データの書き込みを２フレームで行うと共に、図示しない信号発生回路の出力インピーダンスを増やし、電流を絞ることでメモリ制御信号やコモン信号の立ち上がり時間を長くしたところ、静止画データの書き込みエラーを生じることなしに、静止画表示期間の消費電力を０．５ｍＷとすることができた。
【００４８】
また、本実施形態では、表示層として液晶層を備えた液晶表示装置の駆動方法として説明したが、本発明は、その他の表示層を備えた平面表示装置にも適用することができる。例えば、電極基板上に有機ＥＬを形成した構造の平面表示装置、或いは対向配置された２の電極基板間に有機ＥＬを保持した構造の平面表示装置にも適用することができる。
【００４９】
【発明の効果】
以上説明したように、この発明に係わる平面表示装置の駆動方法では、静止画表示期間の先頭から少なくとも２フレームを静止画データの書き込みフレームとしたため、メモリ制御信号とコモン信号の立ち上がり時間を長くした場合でも、ディジタルメモリに正常な静止画データを書き込むことができる。したがって、通常表示時のブランキング期間を長くしたときのように、通常表示時の消費電力を増やすことなしに、静止画表示時において更なる低消費電力化を達成することができる。
【図面の簡単な説明】
【図１】液晶表示装置の動作を示す信号波形のタイミングチャート。
【図２】実施形態に係わるアクティブマトリクス型液晶表示装置の回路構成図。
【図３】図２の概略断面図。
【図４】表示画素の回路構成図。
【符号の説明】
１０…表示画素、１１…信号線、１２…走査線、１３…画素電極、１４…画素スイッチ素子、１８…ディジタルメモリ（ＤＭ）、１９…メモリ制御信号線、１１０…表示画素部、１２０…走査線駆動回路、１３０…信号線駆動回路
【図１】
2004045520.tif 000003
【図２】
2004045520.tif 000004
【図３】
2004045520.tif 000005
【図４】
2004045520.tif 000006