(57)【要約】【課題】正確な書き込みデータを行いつつ、書き込み動作に要する時間を減少する。【解決手段】供給される電流に応じて発光する発光素子を備える発光ディスプレイにおいて、発光素子（１４）を発光させるための駆動電流を発生する駆動電流発生素子（１０）と、発光素子での発光量についてのデータに応じた電圧信号及び電流信号が、順次供給されるデータライン（ＤＬ）と、データラインに接続され、発光量についてのデータに応じた電圧信号及び電流信号に基づいた充電電圧を順次保持する電圧保持素子（Ｃ）と、を備える。電圧保持素子に保持された電流信号に基づく充電電圧に応じて前記駆動電流発生素子が発生する駆動電流を発光素子に供給することで、発光量についてのデータ応じた正確な駆動電流の発生を可能とすると共に、電圧保持素子へのデータ書き込みに要する時間を短縮することを可能とする。【選択図】図１
2004318093.tif 000002
【特許請求の範囲】
【請求項１】
供給される電流に応じて発光する発光素子を備える発光ディスプレイにおいて、
前記発光素子を発光させるための駆動電流を発生する駆動電流発生素子と、
前記発光素子での発光量についてのデータに応じた電圧信号及び電流信号が、順次供給されるデータラインと、
前記データラインに接続され、前記発光量についてのデータに応じた前記電圧信号及び前記電流信号に基づいた充電電圧を順次保持する電圧保持素子と、
を備え、
前記電圧保持素子に保持された前記電流信号に基づく充電電圧に応じて前記駆動電流発生素子が発生する駆動電流に応じて前記発光素子が発光することを特徴とする発光ディスプレイ。
【請求項２】
請求項１に記載の発光ディスプレイにおいて、
前記データラインに供給された前記電圧信号に基づいて前記電圧保持素子が充電され、
前記電圧信号の次に供給される前記電流信号に基づいて、前記駆動電流発生素子が前記駆動電流を発生し、かつ該駆動電流発生素子の前記駆動電流発生時に前記電圧保持素子が再充電されることを特徴とする発光ディスプレイ。
【請求項３】
請求項１又は２に記載の発光ディスプレイにおいて、
前記データラインに、それぞれ発光量についてのデータに応じた前記電圧信号及び前記電流信号を順次切り換えて供給する切換回路を備えることを特徴とする発光ディスプレイ。
【請求項４】
請求項１〜請求項３のいずれか一つに記載の発光ディスプレイにおいて、
前記駆動電流発生素子は、ゲートに供給される電圧に応じた駆動電流を発生する駆動トランジスタであり、
前記電圧保持素子は、前記駆動トランジスタのゲートに接続されて、ゲート電圧を保持する保持容量素子であり、
前記駆動トランジスタと前記発光素子との間には、前記駆動トランジスタからの前記駆動電流を前記発光素子に供給するか否かを制御する駆動電流制御トランジスタを有し、
前記駆動トランジスタと、前記駆動電流制御トランジスタとの接続部と、前記データラインとの間には第１書き込み制御トランジスタが接続され、
前記データラインと、前記駆動トランジスタのゲートとの間には、第２書き込み制御トランジスタが接続されていることを特徴とする発光ディスプレイ。
【請求項５】
請求項４に記載の発光ディスプレイの駆動方法であって、
前記データラインに前記電圧信号が供給されている期間中に前記第２書き込み制御トランジスタをオンして、前記駆動トランジスタの前記ゲートに一端が接続されている前記保持容量素子に前記電圧信号を書き込み、
前記データラインに前記電流信号が供給されている期間中に、前記第１書き込み制御トランジスタ及び前記第２書き込み制御トランジスタをオンし、前記第１書き込み制御トランジスタを介して前記駆動トランジスタに前記電流信号の電流値に等しい前記駆動電流を流し、かつ、該駆動電流が流れているときの前記駆動トランジスタの前記ゲート電圧を前記保持容量素子に書き込み、
前記第１及び第２書き込み制御トランジスタをオフし、かつ前記駆動電流制御トランジスタをオンさせて、該駆動電流制御トランジスタを介して、前記保持容量素子に書き込まれた前記電流信号の電流値に等しい前記駆動電流を前記発光素子に供給することを特徴とする発光ディスプレイの駆動方法。
【請求項６】
請求項４に記載の発光ディスプレイにおいて、
マトリクス状に配置された複数の画素のそれぞれが、前記発光素子を有し、
前記データラインは、前記マトリクスの各列の画素に対して複数設けられ、
前記マトリクスの隣接行の画素が、複数の前記データラインの内、異なるデータラインにぞれぞれ接続されていることを特徴とする発光ディスプレイ。
【請求項７】
請求項６に記載の発光ディスプレイにおいて、
前記複数の画素のそれぞれは、さらに前記駆動トランジスタと、前記保持容量素子と、前記第１及び第２書き込み制御トランジスタと、前記駆動電流制御トランジスタとを有し、
前記マトリクスの各行に対して、電圧書き込み用の選択ラインと電流書き込み用の選択ラインがそれぞれ設けられており、
前記電圧書き込み用の選択ラインには、前記第２書き込み制御トランジスタのゲートが接続され、
前記電流書き込み用の選択ラインには、前記第１書き込み制御トランジスタのゲートが接続されていることを特徴とする発光ディスプレイの駆動方法。
【請求項８】
請求項１〜請求項３のいずれか一つに記載の発光ディスプレイにおいて、
マトリクス状に配置された複数の画素のそれぞれが、前記発光素子を有し、
前記データラインは、前記マトリクスの各列の画素に対して複数設けられ、
前記マトリクスの隣接行の画素が、複数の前記データラインの内、異なるデータラインにぞれぞれ接続されていることを特徴とする発光ディスプレイ。
【請求項９】
請求項８に記載の発光ディスプレイにおいて、
前記マトリクスの各行に対して、電圧書き込み用の選択ラインと電流書き込み用の選択ラインがそれぞれ設けられていることを特徴とする発光ディスプレイ。
【請求項１０】
エレクトロルミネッセンス表示回路であって、
ゲートに供給される電圧に応じた駆動電流を発生する駆動トランジスタと、
前記駆動トランジスタからの駆動電流によって駆動されるエレクトロルミネッセンス素子と、
前記駆動トランジスタと前記エレクトロルミネッセンス素子の間に接続され、前記駆動トランジスタからの前記駆動電流を前記エレクトロルミネッセンス素子に供給するか否かを制御する駆動電流制御トランジスタと、
前記駆動トランジスタと、前記駆動電流制御トランジスタとの接続部に一端が接続され、他端がデータラインに接続された第１書き込み制御トランジスタと、
前記データラインに一端が接続され、他端が前記駆動トランジスタのゲートに接続された第２書き込み制御トランジスタと、
前記駆動トランジスタのゲートに接続され、ゲート電圧を保持する保持容量と、
を有し、
前記データラインには、発光量についてのデータに応じたデータ電圧信号およびデータ電流信号を順次供給し、
前記駆動電流制御トランジスタおよび前記第１書き込み制御トランジスタをオフし、前記データラインにデータ電圧信号が供給されている時に、前記第２書き込み制御トランジスタをオンして、前記保持容量に前記データ電圧信号を書き込み、
前記データラインにデータ電流信号が供給されているときに、前記第１書き込み制御トランジスタをオンして、前記駆動トランジスタ及び前記第１書き込み制御トランジスタを介し、前記データラインに前記データ電流信号を流し、同時に前記第２書き込み制御トランジスタを介して、前記保持容量に前記データ電流信号に対応した電圧を書き込み、
次に、前記第１および第２書き込み制御トランジスタをオフし、前記駆動電流制御トランジスタをオンして、前記保持容量に書き込まれた電圧に応じた駆動電流を駆動トランジスタに発生させ、該駆動電流を前記駆動電流制御トランジスタを介してエレクトロルミネッセンス素子に供給して発光させることを特徴とするエレクトロルミネッセンス表示回路。
【請求項１１】
マトリクス状に配置された各画素にエレクトロルミネッセンス素子を有し、各画素の発光を制御して表示を行うエレクトロルミネッセンスディスプレイであって、
前記マトリクスの各列に対応して複数本のデータラインが配置され、前記マトリクスの行毎に、この複数本のデータラインのうちの異なるデータラインが、対応する画素に接続され、
前記マトリクスの各列の画素に対しては、表示データを前記複数のデータラインから順次供給することを特徴とするエレクトロルミネッセンスディスプレイ。
【請求項１２】
請求項１１に記載のエレクトロルミネッセンスディスプレイにおいて、
前記複数本のデータラインに対しては、それぞれ、表示データについてのデータ電圧信号およびデータ電流信号の両方が切り換えて供給可能であり、
各画素にデータ電圧と、データ電流を順次供給して各画素の表示を制御することを特徴とするエレクトロルミネッセンスディスプレイ。
【請求項１３】
請求項１１又は請求項１２にエレクトロルミネッセンスディスプレイにおいて、
前記マトリクスの各行には、それぞれ２本の制御ラインが設けられ、
前記各画素は、前記２つの制御ラインによって制御される複数のトランジスタを有し、
前記２つの制御ラインによって、前記各画素に対するデータ電圧信号の書き込みおよびデータ電流信号の書き込みを制御することを特徴とするエレクトロルミネッセンスディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＬ素子を駆動するためのデータに応じて発生された、データ電圧と、データ電流の両方に応じてＥＬ素子の発光を制御するＥＬ表示回路に関する。
【背景技術】
【０００２】
自発光素子であるエレクトロルミネッセンス（Electroluminescence：以下ＥＬ）素子を各画素に発光素子として用いたＥＬ表示装置は、自発光型であると共に、薄く消費電力が小さい等の有利な点があり、液晶表示装置（ＬＣＤ）やＣＲＴなどの表示装置に代わる表示装置として注目されている。
【０００３】
特に、ＥＬ素子を個別に制御する薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を各画素に設け、画素毎にＥＬ素子を制御するアクティブマトリクス型ＥＬ表示装置では、高精細な表示が可能である。
【０００４】
このアクティブマトリクス型ＥＬ表示装置では、基板上に複数本のゲートラインが行方向に延び、複数本のデータライン及び電源ラインが列方向に延びており、各画素は有機ＥＬ素子と、選択ＴＦＴ、駆動用ＴＦＴ及び保持容量を備えている。ゲートラインを選択することで選択ＴＦＴをオンし、データライン上のデータ電圧を保持容量に充電し、この電圧で駆動ＴＦＴをオンして電源ラインからの電力を有機ＥＬ素子に流している。
【０００５】
また、特許文献１には、各画素において、制御用のトランジスタとしてｐチャンネルの２つのＴＦＴを追加し、データラインに表示データに応じたデータ電流を流す回路が示されている。
【０００６】
この特許文献１に記載の画素回路を図５に示す。このように、ｓｃａｎＡにゲートが接続されたｎチャンネルＴＦＴ（選択ＴＦＴ）３の一端が電流Ｉｗを流すデータラインｄａｔａに接続され、他端はｐチャンネルＴＦＴ１およびｐチャンネルＴＦＴ（駆動ＴＦＴ）４の一端に接続されている。ＴＦＴ１は、他端が電源ラインＶｄｄに接続され、ゲートが有機ＥＬ素子ＯＬＥＤ駆動用のｐチャンネルＴＦＴ２のゲートに接続されている。また、ＴＦＴ４は、他端がＴＦＴ１およびＴＦＴ２のゲートに接続されている。そして、ＴＦＴ４のゲートは、ｓｃａｎＢに接続されている。
【０００７】
この構成では、ｓｃａｎＡをＨｉｇｈレベルとしてＴＦＴ３をオンするとともに、ｓｃａｎＢをＬｏｗレベルとしてＴＦＴ４をオンする。そして、データラインＤＬに表示データに応じた電流Ｉｗを流す。これによって、ＴＦＴ４のオンによりＴＦＴ１はそのゲートソース間が短絡され、電流Ｉｗが電圧に変換され、その電圧がＴＦＴ１、２のゲートに設定される。そして、ＴＦＴ３、４がオフされた後は、ＴＦＴ２のゲート電圧は補助容量Ｃによって保持されるため、その後も電流Ｉｗに対応した電流がＴＦＴ２に流れ、この電流がＯＬＥＤに供給され、電流量に応じてＯＬＥＤが発光する。そして、ｓｃａｎＢをＬｏｗとすることで、ＴＦＴ１がオンして、そのゲート電圧が上昇し、補助容量Ｃが放電されてデータがイレーズされ、ＴＦＴ１、ＴＦＴ２がオフする。
【０００８】
この回路によれば、ＴＦＴ１に電流が流れることで、この電流が電圧に変換されてＴＦＴ１及びＴＦＴ２のゲート電圧が決定され、そのゲート電圧に応じてＴＦＴ２の電流量が決定される。従って、ＴＦＴ２の電流量をデータ電流Ｉｗに対し設定できる。
【０００９】
しかし、この特許文献１に示された回路では、データ電流ＩｗをＴＦＴ１に流して駆動ＴＦＴ２のゲート電圧を設定している。従って、ＴＦＴ２に流れる電流が必ずしもデータ電流に応じたものとなる保証はなく、間接指定方式と呼ばれている。
【００１０】
一方、非特許文献１には、データラインにデータ電流を流し、このデータ電流を駆動ＴＦＴに流した状態で、補助容量に設定する構成の回路が記載されている。すなわち、この方式では、駆動ＴＦＴのゲート電圧がデータ電流によって直接決定されるため、直接指定方式と呼ばれている。
【００１１】
この非特許文献１に記載の回路を図６に示す。電源Ｖｄｄには、ｐチャンネルの駆動ＴＦＴ５のソースが接続され、そのドレインには、ｐチャンネルＴＦＴ６を介し有機ＥＬ素子ＯＬＥＤのアノードが接続され、ＯＬＥＤのカソードがグランドに接続されている。
【００１２】
また、駆動ＴＦＴ５のゲートは、ｐチャンネルＴＦＴ７を介しデータラインＤＬに接続されると共に、補助容量Ｃを介し電源ラインＶｄｄに接続されている。さらに、駆動ＴＦＴ５とＴＦＴ６との接続点は、ＴＦＴ８を介し、データラインＤＬに接続されている。
【００１３】
そして、ＴＦＴ６のゲートには、行方向に伸びるリードラインＲｅａｄが接続され、ＴＦＴ７、８のゲートには、同じく行方向に伸びるライトラインＷｒｉｔｅが接続されている。
【００１４】
この回路においては、まずデータラインＤＬに表示データに応じたデータ電流を供給している状態で、ライトラインＷｒｉｔｅをＬｏｗレベルにして、ＴＦＴ７、８をオンし、リードラインＲｅａｄをＨｉｇｈにしてＴＦＴ６をオフにする。これによって、データラインＤａｔａに流れるデータ電流Ｉｄａｔａが、電源Ｖｄｄから駆動ＴＦＴ５、ＴＦＴ８を介し流れ、そのときＴＦＴ７がオンとなっているため、ＴＦＴ５のゲート電圧がＴＦＴ５にＩｄａｔａが流れている時の電圧にセットされ、この電圧が補助容量Ｃに保持される。
【００１５】
その後、ライトラインＷｒｉｔｅをＨｉｇｈ、リードラインＲｅａｄをＬｏｗに設定することで、ＴＦＴ７、８はオフし、ＴＦＴ６がオンする。ＴＦＴ５は補助容量Ｃによって保持された電圧にゲート電圧が維持されるため、電流Ｉｄａｔａと同一の電流を流し続ける。
【００１６】
このようにして、データ電流Ｉｄａｔａに対応する電流Ｉｏｌｅｄを有機ＥＬ素子ＯＬＥＤに流し発光させることができる。特に、この回路においては、実際に駆動ＴＦＴ５に、表示データに応じたデータ電流Ｉｄａｔａを流して補助容量Ｃにデータ電圧を書き込む。従って、有機ＥＬ素子ＯＬＥＤの駆動電流Ｉｏｌｅｄを正確に設定ができる。
【００１７】
【特許文献１】特開２００１−１４７６５９号公報
【非特許文献１】R.Hattori et. al., IECE TRANS. ELCTRON., Vol. E83-C, No.5, pp.779-782, May(2000)
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上述のように、直接指定方式によれば、より正確な有機ＥＬ素子の駆動電流制御が行える。
【００１９】
しかし、この回路では、最小ビデオデータに相当する電流値（最小電流）をそのまま補助容量Ｃに書き込む。階調数が少ないときには、この最小電流値をある程度大きな値にすることができたが、高精細な表示を行うために、階調数を多くすると、最小電流値が非常に小さなものなる。このような小さな電流に対応したデータ電流に応じて補助容量の充電電圧を確実に設定するためには、１画素についてのデータの書き込みに要する時間がかなり大きくなってしまう。従って、この直接指定方式では、画素数が多く、階調数が多い表示を行うことが困難であった。
【００２０】
なお、間接指定方式では、ＴＦＴ１とＴＦＴ２のサイズ（比）を変更しておくことで、最小ビデオデータに相当する書き込み電流を比較的大きく設定することができ、書き込み時間を小さくできる。しかし、上述のように、この間接指定方式では、書き込みデータの正確性という点で直接指定方式に劣る。
【００２１】
本発明は、正確な書き込みデータを行いつつ、書き込み動作に要する時間を減少することに関する。
【課題を解決するための手段】
【００２２】
本発明は、供給される電流に応じて発光する発光素子を備える発光ディスプレイにおいて、前記発光素子を発光させるための駆動電流を発生する駆動電流発生素子と、前記発光素子での発光量についてのデータに応じた電圧信号及び電流信号が、順次供給されるデータラインと、前記データラインに接続され、前記発光量についてのデータに応じた前記電圧信号及び前記電流信号に基づいた充電電圧を順次保持する電圧保持素子と、を備え、前記電圧保持素子に保持された前記電流信号に基づく充電電圧に応じて前記駆動電流発生素子が発生する駆動電流に応じて前記発光素子が発光する。
【００２３】
本発明の他の態様では、上記発光ディスプレイにおいて、前記データラインに供給された前記電圧信号に基づいて前記電圧保持素子が充電され、前記電圧信号の次に供給される前記電流信号に基づいて、前記駆動電流発生素子が前記駆動電流を発生し、かつ該駆動電流発生素子の前記駆動電流発生時に前記電圧保持素子が再充電される。
【００２４】
本発明の他の態様では、上記発光ディスプレイにおいて、前記データラインに、それぞれ発光量についてのデータに応じた前記電圧信号及び前記電流信号を順次切り換えて供給する切換回路を備える。
【００２５】
このように、電圧保持素子において、データラインに設定された電圧を保持した後、データラインに設定された電流に応じた電圧を保持する。
【００２６】
データラインに電圧を設定することで、電圧保持素子の充電電圧を早期に所定電圧に設定し、その後にデータラインに設定される電流により電圧保持素子の充電電圧を正確に設定することができる。
【００２７】
本発明の他の態様では、上記発光ディスプレイにおいて、前記駆動電流発生素子は、ゲートに供給される電圧に応じた駆動電流を発生する駆動トランジスタであり、前記電圧保持素子は、前記駆動トランジスタのゲートに接続されて、ゲート電圧を保持する保持容量素子であり、前記駆動トランジスタと前記発光素子との間には、前記駆動トランジスタからの前記駆動電流を前記発光素子に供給するか否かを制御する駆動電流制御トランジスタを有し、前記駆動トランジスタと、前記駆動電流制御トランジスタとの接続部と、前記データラインとの間には第１書き込み制御トランジスタが接続され、前記データラインと、前記駆動トランジスタのゲートとの間には、第２書き込み制御トランジスタが接続されている。
【００２８】
本発明の他の態様では、上記発光ディスプレイにおいて、マトリクス状に配置された複数の画素のそれぞれが、前記発光素子を有し、前記データラインは、前記マトリクスの各列の画素に対して複数設けられ、前記マトリクスの隣接行の画素が、複数の前記データラインの内、異なるデータラインにぞれぞれ接続されている。
【００２９】
本発明の他の態様では、上記発光ディスプレイにおいて、前記複数の画素のそれぞれは、さらに前記駆動トランジスタと、前記保持容量素子と、前記第１及び第２書き込み制御トランジスタと、前記駆動電流制御トランジスタとを有し、前記マトリクスの各行に対して、電圧書き込み用の選択ラインと電流書き込み用の選択ラインがそれぞれ設けられており、前記電圧書き込み用の選択ラインには、前記第２書き込み制御トランジスタのゲートが接続され、前記電流書き込み用の選択ラインには、前記第１書き込み制御トランジスタのゲートが接続されている。
【００３０】
本発明の他の態様では、上記発光ディスプレイの駆動方法であって、前記データラインに前記電圧信号が供給されている期間中に前記第２書き込み制御トランジスタをオンして、前記駆動トランジスタの前記ゲートに一端が接続されている前記保持容量素子に前記電圧信号を書き込み、前記データラインに前記電流信号が供給されている期間中に、前記第１書き込み制御トランジスタ及び前記第２書き込み制御トランジスタをオンし、前記第１書き込み制御トランジスタを介して前記駆動トランジスタに前記電流信号の電流値に等しい前記駆動電流を流し、かつ、該駆動電流が流れているときの前記駆動トランジスタの前記ゲート電圧を前記保持容量素子に書き込み、前記第１及び第２書き込み制御トランジスタをオフし、かつ前記駆動電流制御トランジスタをオンさせて、該駆動電流制御トランジスタを介して、前記保持容量素子に書き込まれた前記電流信号の電流値に等しい前記駆動電流を前記発光素子に供給する。
【００３１】
また、本発明の他の態様では、エレクトロルミネッセンス表示回路であって、ゲートに供給される電圧に応じた駆動電流を発生する駆動トランジスタと、前記駆動トランジスタからの駆動電流によって駆動されるエレクトロルミネッセンス素子と、前記駆動トランジスタと前記エレクトロルミネッセンス素子の間に接続され、前記駆動トランジスタからの前記駆動電流を前記エレクトロルミネッセンス素子に供給するか否かを制御する駆動電流制御トランジスタと、前記駆動トランジスタと、前記駆動電流制御トランジスタとの接続部に一端が接続され、他端がデータラインに接続された第１書き込み制御トランジスタと、前記データラインに一端が接続され、他端が前記駆動トランジスタのゲートに接続された第２書き込み制御トランジスタと、前記駆動トランジスタのゲートに接続され、ゲート電圧を保持する保持容量と、を有し、前記データラインには、発光量についてのデータに応じたデータ電圧信号およびデータ電流信号を順次供給し、前記駆動電流制御トランジスタおよび前記第１書き込み制御トランジスタをオフし、前記データラインにデータ電圧信号が供給されている時に、前記第２書き込み制御トランジスタをオンして、前記保持容量に前記データ電圧信号を書き込み、前記データラインにデータ電流信号が供給されているときに、前記第１書き込み制御トランジスタをオンして、前記駆動トランジスタ及び前記第１書き込み制御トランジスタを介し、前記データラインに前記データ電流信号を流し、同時に前記第２書き込み制御トランジスタを介して、前記保持容量に前記データ電流信号に対応した電圧を書き込み、次に、前記第１および第２書き込み制御トランジスタをオフし、前記駆動電流制御トランジスタをオンして、前記保持容量に書き込まれた電圧に応じた駆動電流を駆動トランジスタに発生させ、該駆動電流を前記駆動電流制御トランジスタを介してエレクトロルミネッセンス素子に供給して発光させる。
【００３２】
また、本発明の他の態様では、マトリクス状に配置された各画素にエレクトロルミネッセンス素子を有し、各画素の発光を制御して表示を行うエレクトロルミネッセンスディスプレイであって、前記マトリクスの各列に対応して複数本のデータラインが配置され、前記マトリクスの行毎に、この複数本のデータラインのうちの異なるデータラインが、対応する画素に接続され、前記マトリクスの各列の画素に対しては、表示データを前記複数のデータラインから順次供給する。
【００３３】
このように、複数本のデータラインを設けることで、複数行の画素に対し、データを同時に書き込むことができ、全体としての書き込み時間を短縮することができる。
【００３４】
また、本発明の他の態様では、上記エレクトロルミネッセンスディスプレイにおいて、前記複数本のデータラインに対しては、それぞれ、表示データについてのデータ電圧信号およびデータ電流信号の両方が切り換えて供給可能であり、各画素にデータ電圧と、データ電流を順次供給して各画素の表示を制御することもできる。
【００３５】
また、本発明の他の態様では、上記エレクトロルミネッセンスディスプレイにおいて、前記マトリクスの各行には、それぞれ２本の制御ラインが設けられ、前記各画素は、前記２つの制御ラインによって制御される複数のトランジスタを有し、前記２つの制御ラインによって、前記各画素に対するデータ電圧信号の書き込みおよびデータ電流信号の書き込みを制御してもよい。
【発明の効果】
【００３６】
以上説明したように、本発明によれば、電圧保持素子において、データラインに設定された電圧を保持した後、データラインに設定された電流に応じた電圧を保持する。データラインに電圧を設定することで、電圧保持素子の充電電圧を早期に所定電圧に設定し、その後にデータラインに設定される電流により電圧保持回路の充電電圧を正確に設定することができる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の実施形態について、図面に基づいて説明する。
【００３８】
図１は、実施形態の構成を示す図であり、電源Ｖｄｄには、ｐチェンネルのＴＦＴ１０のソースが接続され、そのドレインには、ｎチャンネルＴＦＴ１２を介し有機ＥＬ素子１４のアノードが接続され、有機ＥＬ素子１４のカソードがグランドに接続されている。
【００３９】
また、ＴＦＴ１０のゲートは、ｐチャンネルＴＦＴ１６によりデータラインＤＬに（ＤＬ１、ＤＬ２）接続されると共に、補助容量Ｃを介し、電源ラインＶｄｄに接続されている。さらに、ＴＦＴ１０とＴＦＴ１２との接続点は、ＴＦＴ１８を介し、データラインＤＬに接続されている。
【００４０】
そして、ＴＦＴ１８のゲートには、行方向に伸びるライトラインＷｒｉｔｅＶが接続され、ＴＦＴ１６、１２のゲートには、同じく行方向に伸びるライトラインＷｒｉｔｅＶが接続されている。
【００４１】
また、本実施形態においては、データラインＤＬとして、第１データラインＤＬ１と、第２データラインＤＬ２の２本を各列（カラム）に対応して設けてある。そして、ＴＦＴ１６、ＴＦＴ１８が、１行おきに第１データラインＤＬ１と、第２データラインＤＬ２に交互に接続されている。
【００４２】
また、第１および第２データラインＤＬ１、ＤＬ２は、それぞれスイッチＳＷ１、ＳＷ２を介し、電流ビデオ信号Ｉｖｉｄｅｏおよび電圧動作信号Ｖｏｐｅのいずれかが切り換え供給されるようになっている。なお、スイッチＳＷ１は、信号ＳＷ１−ＩがＨｉｇｈの時にＩｖｉｄｅｏを選択し、ＳＷ１−ＶがＨｉｇｈの時にＶｏｐｅを選択する。また、スイッチＳＷ２は、信号ＳＷ２−ＩがＨｉｇｈの時にＩｖｉｄｅｏを選択し、ＳＷ２−ＶがＨｉｇｈの時にＶｏｐｅを選択する。
【００４３】
このような回路における各種制御クロックについて、図２に基づいて説明する。まず、２つのクロックＣＫＶ１、ＣＫＶ２は、１つおきの行（水平ライン）の画素回路へ供給する信号の制御のために、１Ｈ（１水平期間）毎に相補的にＨｉｇｈ，Ｌｏｗを繰り返す。すなわち、クロックＣＫＶ１がＨｉｇｈの期間はクロックＣＫＶ２がＬｏｗとなり、これを繰り返す。
【００４４】
各行毎のライト信号ＷｒｉｔｅＶ−１，Ｖ−２，Ｖ−３，・・・は、それぞれ２Ｈ期間Ｌｏｗになるが、このＬｏｗとなるタイミングが隣接行間において１Ｈ期間ずつ順次ずれている。ＣＫＶ１がＨｉｇｈとなるタイミングから２クロック期間ＷｒｉｔｅＶ−１がＬｏｗとなり、これに対し１Ｈ期間ずれて、ＷｒｉｔｅＶ−２、ＷｒｉｔｅＶ−３が順次Ｌｏｗとなる。
【００４５】
また、ライト信号ＷｒｉｔｅＩ−１，Ｉ−２，Ｉ−３，・・・は、それぞれライト信号ＷｒｉｔｅＶ−１，Ｖ−２，Ｖ−３のＬｏｗの後半の１Ｈ期間にＬｏｗとなる。
【００４６】
そして、スイッチＳＷ１の制御信号ＳＷ１−Ｖは、ライト信号ＷｒｉｔｅＶ−１，Ｖ−３，Ｖ−５，・・・がＬｏｗの期間の前半にＨｉｇｈとなり、データラインＤＬ１をＶｏｐｅに接続し、スイッチＳＷ２の制御信号ＳＷ２−Ｖは、ライト信号ＷｒｉｔｅＶ−２，Ｖ−４，Ｖ−６，・・・がＬｏｗの期間の前半にＨｉｇｈとなり、データラインＤＬ１をＶｏｐｅに接続する。
【００４７】
また、スイッチＳＷ１の制御信号ＳＷ１−Ｉは、ライト信号ＷｒｉｔｅＩ−１，Ｉ−３，Ｉ−５，・・・がＬｏｗの期間にＨｉｇｈとなり、データラインＤＬ２をＩｖｉｄｅｏに接続し、スイッチＳＷ２の制御信号ＳＷ２−Ｉは、ライト信号ＷｒｉｔｅＩ−２，Ｉ−４，Ｉ−６，・・・がＬｏｗの期間にＨｉｇｈとなり、データラインＤＬ２をＩｖｉｄｅｏに接続する。
【００４８】
ここで、このような信号による各画素回路の動作について１つの画素（図における上の画素）における動作を例に説明する。
【００４９】
ＳＷ１−ＶがＨｉｇｈとなることによって、スイッチＳＷ１がＶｏｐｅを選択する。また、ＷｒｉｔｅＶ−１がＬｏｗであり、ＷｒｉｔｅＩ−１がＨｉｇｈであることによって、ＴＦＴ１２，ＴＦＴ１８がオフ、ＴＦＴ１６がオンとなり、Ｖｏｐｅが補助容量Ｃに充電され、ＴＦＴ１０のゲート電位にセットされる。
【００５０】
ここで、このＶｏｐｅは、その画素についての輝度データ（ＲＧＢ別のデータであれば、ＲＧＢ別の輝度データ）に基づいた電圧値であり、この電圧の供給によって、補助容量Ｃの充電は早期に完了する。
【００５１】
次に、ＳＷ１−ＶがＬｏｗとなりＳＷ１−ＩがＨｉｇｈとなる。これによってスイッチＳＷ１がＩｖｉｄｅｏを選択する。また、ＷｒｉｔｅＶ−１がＬｏｗを維持するが、ＷｒｉｔｅＩ−１がＬｏｗとなることによって、ＴＦＴ１８がオンし、電源ＶｄｄからＴＦＴ１０のソース−ドレイン、ＴＦＴ１８のソース−ドレインを介し、電流Ｉｖｉｄｅｏが流れる。そして、この電流ＩｖｉｄｅｏがＴＦＴ１０を流れている状態におけるＴＦＴ１０のゲート電圧が補助容量Ｃに書き込まれる。ここで、上述のようにＴＦＴ１０のゲート電圧はＶｏｐｅにより、予備的にセットされており、Ｉｖｉｄｅｏによる充放電量はわずかであり、多階調表示における小さな最小輝度電流によっても、早期に充放電を完了することができる。
【００５２】
このようにして、輝度データの書き込みが終了し、次に、ＷｒｉｔｅＶ−１、ＷｒｉｔｅＩ−１がＨｉｇｈとなる。これによって、ＴＦＴ１２がオンになり、電源Ｖｄｄからの電流が有機ＥＬ素子１４に流れる。上述のように、ＴＦＴ１０のゲート電圧は、Ｉｖｉｄｅｏが流れているときの電圧にセットされ、この電圧が補助容量Ｃにより保持されている。そこで、有機ＥＬ素子１４に流れる電流がＩｖｉｄｅｏと同一になる。
【００５３】
このように、本実施形態においては、ＴＦＴ１０にＩｖｉｄｅｏを流してそのゲート電位をセットする直接指定方式であり、正確な電流制御を行うことができる。そして、ゲート電圧を予めＶｏｐｅによってセットすることができるため、輝度データの書き込みに要する時間を大幅に短縮して、多階調の表示にも容易に対応することができる。
【００５４】
次に、入力する電圧Ｖｏｐｅについて、図３に基づいて説明する。この電圧Ｖｏｐｅは、ビデオ情報を直接意味する電圧ではなく、有機ＥＬ素子１４に流す輝度情報である電流信号Ｉｏｌｅｄを流すＴＦＴ１０の動作点を設定するための電圧情報である。すなわち、輝度情報に対応し、かつデータラインＤＬに流す電流Ｉｖｉｄｅｏは、有機ＥＬ素子１４に流れる電流Ｉｏｌｅｄとほぼ等しいはずである（Ｉｖｉｄｅｏ≒Ｉｏｌｅｄ）。そして、ＴＦＴ１０、１８をＯＮして、Ｉｖｉｄｅｏを流している時であれば、Ｖｏｐｅは、これらのオン抵抗をＶｄｄから減算した値であり、Ｖｏｐｅ＝Ｖｄｄ−（Ｖｓｄ＋ＶTFT18）となる。また、有機ＥＬ素子１４に電流Ｉｏｌｅｄを流しているときであれば、ＴＦＴ１２のオン抵抗ＶTFT12と、有機ＥＬ素子のオン抵抗Ｖｏｌｅｄと、ＴＦＴ１０のゲートドレイン間電圧Ｖｇｄの和、すなわちＶｏｐｅ＝Ｖｏｌｅｄ＋ＶTFT12＋Ｖｇｄとなる。
【００５５】
このようにして、Ｖｏｐｅは決定できる。そして、有機ＥＬ素子１４や、各ＴＦＴの特性は予め分かっているため、輝度信号に応じてたＶｏｐｅを求めることができる。そこで、画素設計を行う際に、予めシミュレーションにより、入力輝度信号をＶｏｐｅに変換するための関係曲線を求めておき、この曲線に基づき変換を行う回路を設け、この出力をＶｏｐｅとして供給すればよい。
【００５６】
また、本実施形態では、データラインＤＬ１に並列して、データラインＤＬ２を有している。そして、垂直方向に並ぶ各画素は、１行ごと交互にデータラインＤＬ１、ＤＬ２に接続され、列方向の各画素には、クロックＣＫＶ１の１Ｈ分（１水平走査期間分）ずれたタイミングで、Ｖｏｐｅの書き込み、Ｉｖｉｄｅｏの書き込みが行われる。従って、垂直方向の各画素の有機ＥＬ素子１４の発光開始タイミングは、それぞれ１Ｈ分ずれる。そして、ＤＬ１は、２Ｈで１ライン目の画素へのデータを書き込んだ後、次の２Ｈで３ライン目の画素へのデータの書き込みを行い、これを奇数行の画素に順次行う。また、ＤＬ２は、２ライン目の画素へのデータを書き込んだ後、４ライン目の画素へのデータの書き込みを行い、これを偶数の画素に順次行う。そして、１行目の画素へのデータ書き込みに対し、２行目の画素へのデータ書き込みは、１Ｈだけ後になっている。そこで、１行目の画素から、下の行に向けて１Ｈ毎に順次書き込みが行われることになる。このため、１画素についてのデータ書き込みにはＶｏｐｅの書き込みに１Ｈ、Ｉｖｉｄｅｏの書き込みに１Ｈの合計２クロックを要するが、１列のデータ書き込みに要する時間は、１ラインに１Ｈでデータ書き込みを行った場合と同様となる。
【００５７】
なお、上述の説明では、１列の画素についてのみ説明したが、実際には、１Ｈ期間に、１行分の全画素についての電圧（Ｖｏｐｅ）書き込みを順次行い、次の１Ｈ期間に１行分の全画素についての電流（Ｉｖｉｄｅｏ）書き込みを行う。そして、１つの行の画素に対して、電流書き込みを行っている場合には、次の行の画素に対して、電圧書き込みを並列して行う。
【００５８】
特に、電圧書き込みは、１Ｈの期間で１行（１水平ライン）の全画素分のＶｏｐｅをＤＬ１またはＤＬ２に順次出力する点順次方式とし、電流書き込みは、１Ｈの期間に１ラインの全画素分のＩｖｉｄｅｏをＤＬ１またはＤＬ２の一度に載せて行う線順次方式とすることが好適である。また、電流書き込みについては、１行上の画素を水平方向に複数のブロックに分割し、このブロックごとにそのブロック内のＤＬ１またはＤＬ２にＩｖｉｄｅｏのデータを並行してのせるブロック順次方式で行ってもよい。この場合、ブロックの数Ｎ（Ｎ：水平方向での分割数）は、１Ｈ期間を電流書き込み時間で割った数で決定する。例えば、電流書き込み時間をｔｗとすると、Ｎ＝１Ｈ÷ｔｗとなる。これによって、確実に電流書き込みを終了することができる。
【００５９】
図４には、上述のような信号を各画素回路に供給するための周辺回路の構成を示してある。水平シフトレジスタ３０は、１水平ラインの各画素へのデータ書き込みのタイミングを制御する信号を出力する。すなわち、１画素毎にビデオデータ（この場合には、Ｖｏｐｅ）に応じたタイミングのドットクロックＣＫＨ１、ＣＫＨ２により、Ｈｉｇｈレベル（ＳＴＨ：水平スタートパルス）を１ドットクロックの期間毎に転送し、水平方向の画素を順次選択する信号を出力する。
【００６０】
この水平シフトレジスタ（ＨＳＲ）３０の出力は、１列に対応して２つ設けられたアンドゲートＡＮＤ１、２に入力される。アンドゲートＡＮＤ１には、ＣＫＶ１が入力され、アンドゲートＡＮＤ２には、ＣＫＶ２が入力されている。そこで、ＣＫＶ１がＨｉｇｈの際には、ＡＮＤ１から活性化クロック（Ｈクロック）が出力され、ＣＫＶ２がＨｉｇｈの時にＡＮＤ２から活性化クロックが出力される。
【００６１】
ＡＮＤ１の出力は、スイッチＳＷ１−Ｖの制御信号となり、ＡＮＤ２の出力は、スイッチＳＷ２−Ｖの制御信号となる。スイッチＳＷ１−Ｖは、Ｖｏｐｅと、ＤＬ１を接続し、スイッチＳＷ２−Ｖは、Ｖｏｐｅと、ＤＬ２を接続する。従って、ＣＫＶ１がＨｉｇｈである１Ｈの期間時には、ＳＷ１−ＶがオンになりＤＬ１に画素毎に変化するＶｏｐｅが供給される。また、ＣＫＶ１がＬｏｗとなり、ＣＫＶ２がＨｉｇｈとなる１Ｈの期間においては、ＳＷ２−Ｖがオンになり、ＶｏｐｅがＤＬ２に供給される。
【００６２】
一方、このＶｏｐｅがＤＬ２に供給されている１Ｈ期間においては、ＳＷ１−Ｉがオンになり、ＤＬ１には、Ｉｖｉｄｅｏが供給される。ここで、このＩｖｉｄｅｏは、点順次の供給ではなく、線順次またはブロック順次のデータである。そこで、画素毎に変化するビデオデータに基づく電流を、１Ｈ期間、該当する列の各画素に流す必要がある。このためには、水平の画素数に対応した電流源を設け、ここからそれぞれ電流を発生し、これをＳＷ１−Ｉ、ＳＷ２−Ｉなどから出力する。
【００６３】
また、外部回路などから供給されるビデオ信号が電圧信号であれば、これをサンプリングし、サンプリングした値によって、電流を発生するようにしてもよい。すなわち、電圧信号を所望の補助容量に充電し、この補助容量に充電された電圧でトランジスタを駆動して電流を発生すれば、これが各列のＩｖｉｄｅｏの電流源として機能する。
【００６４】
また、垂直方向には、ＣＫＶ１、ＣＫＶ２が入力される垂直シフトレジスタ３２（ＶＳＲ１〜ＶＳＲｎ）が設けられている。垂直シフトレジスタ３２は、ＣＫＶ１、ＣＫＶ２に応じて、例えば垂直スタートパルス（ＳＴＶ）を順次転送し、各行のレジスタがそれぞれ２Ｈ期間、Ｈｉｇｈレベルとなる選択信号を出力する。また、この選択信号がＨｉｇｈレベルとなるタイミングは、１水平ライン毎に１Ｈ期間だけずれており、これによって上の行の選択信号がＨｉｇｈレベルになっている後半の１Ｈ期間には、１行下のラインの選択信号もＨｉｇｈレベルとなる。
【００６５】
１行の選択信号は、インバータＩＮＶにより反転されたＷｒｉｔｅＶ−１として出力されると共に、次の行の選択信号が入力されるナンドゲートＮＡＮＤを介し、ＷｒｉｔｅＩ−１が出力される。選択信号は、順次２つずつＨｉｇｈレベルとなるため、図２に示したＷｒｉｔｅＶ−１，２、３、・・、ＷｒｉｔｅＩ−１，２，３，・・・がそれぞれ１つの垂直シフトレジスタ３２の出力に基づいて、各行に出力される。
【００６６】
このようにして、図４の回路によって、図２に示した信号が出力され、上述した各画素の表示動作が行われる。特に、本実施形態の回路によれば、各画素の表示において、点順次で電圧信号Ｖｏｐｅが補助容量Ｃに書き込まれ、その後１Ｈの期間において、電流信号Ｉｖｉｄｅｏを駆動ＴＦＴ１０に流した状態での駆動ＴＦＴ１０のゲート電圧を補助容量Ｃに書き込む。そして、その後の１Ｈの期間補助容量Ｃに書き込まれた電圧によって駆動ＴＦＴ１０に流れる電流が有機ＥＬ素子１４に流れ発光する。このように、予め補助容量Ｃに電圧書き込みを行うため、データの書き込みに必要な時間が少なくてよく、多階調のデータを比較的短い時間で補助容量Ｃに書き込むことができる。そして、実際に補助容量Ｃに書き込まれるデータは、電流Ｉｖｉｄｅｏを駆動ＴＦＴ１０に流して決定される直接指定方式であり、非常に正確なデータ書き込みを行うことができる。
【００６７】
なお、上述の例では、データラインを２本として、１Ｈ期間電流によるデータ書き込みを行ったが、データラインは２本に限らず、それ以上にしてもよい。例えば、３本として２Ｈの期間電流によるデータ書き込みを行ってもよい。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施形態に係る発光ディスプレイの画素回路の構成を示す図である。
【図２】本発明の実施形態に係る回路動作を説明するための制御クロックのタイミングチャートである。
【図３】Ｖｏｐｅを説明する図である。
【図４】本発明の実施形態に係る周辺回路の構成を示す図である。
【図５】従来の間接指定の画素回路の構成を示す図である。
【図６】従来の直接指定の画素回路の構成を示す図である。
【符号の説明】
【００６９】
１０，１２，１６，１８  ＴＦＴ、１４  有機ＥＬ素子、３０  水平シフトレジスタ（ＨＳＲ）、３２  垂直シフトレジスタ（ＶＳＲ）、Ｃ  補助容量。
【図１】
2004318093.tif 000003
【図２】
2004318093.tif 000004
【図３】
2004318093.tif 000005
【図４】
2004318093.tif 000006
【図５】
2004318093.tif 000007
【図６】
2004318093.tif 000008