(57)【要約】【課題】ヘテロ接合電界効果トランジスタの電子供給層上に電子供給層よりも平均原子量の大きなバリア層を形成した結晶構造において、バリア層より上の絶縁膜もしくは半導体層を選択に除去する際のドライエッチングによって結晶内に侵入する反応性イオン等のプラズマ損傷を抑制することを目的したヘテロ接合電界効果トランジスタの製造方法を提供すること。【解決手段】ヘテロ接合電界効果トランジスタの結晶構造において、少なくともバリア層の平均原子量が電子供給層より大きな材料ぼどデバイス電気的特性劣化を抑制効果が得られ、電子移動度及びシートキャリア濃度低下率を９０％以上の抑制効果を得るためには、電子供給層の原子量に対して１．５倍以上の原子量の大きなバリア層を挿入することで、ドライエッチングによって結晶内に侵入したエッチングガス起源によるＦ，Ｓ，Ｃｌ等の反応性イオンを抑制する効果が得られることを特徴とするヘテロ接合電界効果トランジスタの製造方法である。【選択図】  図６
2004281720.tif 000002
【特許請求の範囲】
【請求項１】
ヘテロ接合電界効果トランジスタの電子供給層上に電子供給層を組成する平均原子量よりも１．５倍以上大きい原子から構成されるバリア層を積層する工程、該バリア層上部よりも上部に積層された半導体層もしくは絶縁膜層を選択的にドライエッチングする工程を含むことを特徴とするヘテロ電界効果トランジスタの製造方法。
【請求項２】
前記電子供給層上としてＡｌＧａＮ電子供給層を用い、バリア層としてＩｎＧａＰ，ＧａＡｓ，ＡｌＧａＡｓ，  ＩｎＡｌＡｓ，ＩｎＡｓ，ＴｌＰ，ＴｌＡｓ，ＡｌＢｉ，ＧａＢｉ，ＩｎＳｂ，ＩｎＢｉ，ＴｌＳｂ，ＴｉＢｉのうちより選ばれたバリア層を積層する工程、該バリア層上部よりも上部に積層された半導体層もしくは絶縁膜層を選択的にドライエッチングする工程を含むことを特徴とする請求項１のヘテロ電界効果トランジスタの製造方法。
【請求項３】
前記電子供給層上としてＡｌＧａＡｓ，ＩｎＧａＰ，ＩｎＡｌＡｓ，ＩｎＰ，ＩｎＧａＡｓＰ層のうちより選ばれた電子供給層を用い、バリア層としてＴｌＰ，ＴｌＡｓ，ＡｌＢｉ，  ＧａＢｉ，ＩｎＳｂ，ＩｎＢｉ，ＴｌＳｂ，ＴｉＢｉのうちより選ばれたバリア層を積層する工程、該バリア層上部よりも上部に積層された半導体層もしくは絶縁膜層を選択的にドライエッチングする工程を含むことを特徴とする請求項１のヘテロ電界効果トランジスタの製造方法。
【請求項４】
該バリア層より上にある絶縁膜もしくは半導体層を選択的に除去する工程には、少なくともフッ素もしくは塩素を含むエッチングガスをドライエッチング法に用いることを特徴とする請求項１の半導体装置の製造方法。
【請求項５】
フッ素もしくは塩素を含むエッチングガスとしてパーフルオロコンパウンド、六弗化硫黄ＳＦ６、塩素Ｃｌ２、塩素を含む四塩化珪素ＳｉＣｌ４、三塩化ホウ素ＢＣｌ３のうち少なくとも１のガスを含むドライエッチング法に用いることを特徴とする請求項４の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合電界効果トランジスタ（ＨＪＦＥＴ：Ｈｅｔｅｒｏ  Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の製造方法に関する。
【０００２】
【従来の技術】
ＨＪＦＥＴは高周波特性に優れており、一層の高性能化のためには、ゲート長短縮及びゲート・ソース間の距離短縮を図るための製造法の開発が必要である。
【０００３】
図１は従来のｎ型ＡｌＧａＡｓ電子供給層１０５とＩｎＧａＡｓチャネル層１０４のヘテロ界面に蓄積する２次元電子ガスを利用した電界効果トランジスタの構成を示す断面図であり、例えば、応用物理（ｖｏｌ．７１，ｎｏ．３，２００２，解説：ＧａＡｓ系高速電子デバイス）に示される。
【０００４】
１０１は半絶縁性ＧａＡｓ基板、１０２は高抵抗であるＧａＡｓあるいはＡｌＧａＡｓ等からなるバッファ層、１０３は高濃度にドーピングされたｎ型ＡｌＧａＡｓ電子供給層、１０４は不純物濃度が低い電子輸送特性に優れたＩｎＧａＡｓチャネル層、１０５は少なくとも一部にｎ型不純物をドーピングされたｎ型ＡｌＧａＡｓからなる電子供給層、１０６はＳｉプレーナドーピング層、１０７はソース抵抗低減のためのＧａＡｓカバー層、１０８は１０９のＧａＡｓキャップ層をドライエッチングによって選択的に除去するためのエッチングストッパー層、１０９はＧａＡｓキャップ層、１１０はドレイン電極、１１１はソース電極、１１２はキャップ層、ＧａＡｓカバー層１０７を選択的にエッチングするための絶縁膜、１１３はゲート電極である。
【０００５】
図２は上記従来ＨＪＦＥＴのゲートリセスによる製造工程を示す工程断面図である。先ず、図２（ａ）に示すように、半絶縁性ＧａＡｓ基板２０１上にノンドープＡｌＧａＡｓバッファ層２０２、ｎ型ＡｌＧａＡｓ電子供給層２０３、ＩｎＧａＡｓチャネル層２０４、ｎ型ＡｌＧａＡｓ電子供給層２０５、ｎ型ＧａＡｓカバー層２０７、ｎ型ＡｌＧａＡｓエッチングストッパー層２０８、ｎ型ＧａＡｓキャップ層２０９を順次積層する。
【０００６】
なお、ＡｌＧａＡｓ電子供給層２０５の成長途中に、Ｓｉプレーナドーピング２０６を形成する。
【０００７】
この構造は有機金属気相成長法により成長しており、成長原料にはトリメチルガリウム（ＣＨ３）３Ｇａ、トリメチルアルミニウム（ＣＨ３）３Ａｌ、トリメチルインジウム（ＣＨ３）３Ｉｎ、アルシンＡｓＨ３、ドーパント原料としてはジシランＳｉ２Ｈ６が通常使用される。
【０００８】
次いで、図２（ｂ）に示すように、ＧａＡｓキャップ層２０９上にドレイン電極２１０とソース電極２１１を形成する。そして、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により絶縁膜２１２を堆積させる。その後、電子ビーム法により形成したレジスト（不図示）をマスクに絶縁膜２１２をヘキサフルオロエタンＣ２Ｆ６、オクタフルオロシクロブデンＣ４Ｆ８及びトリフロロメタンＣＨＦ３等のパーフルオロコンパウンド（ＰＦＣ）ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により第１の開口部２１３を形成する。
【０００９】
そして、図２（ｃ）に示すように、ＧａＡｓキャップ層２０９を選択的にドライエッチングし、第２の開口部２１４を形成する。
【００１０】
なお、塩素Ｃｌ２及び四塩化珪素ＳｉＣｌ４等の塩素系ガスと四弗化メタンＣＦ４及び六弗化硫黄ＳＦ６等のＰＦＣガスとの混合エッチングガスを用いたＲＩＥでは、ＡｌＧａＡｓをほとんどエッチングすることができないので、ＡｌＧａＡｓエッチングストッパー層２０８の表面でドライエッチングが止まる。
【００１１】
さらに、図２（ｄ）に示すように、ＡｌＧａＡｓエッチングストッパー層２０８をウエットエッチングで取り除き、ＧａＡｓカバー層２０７を上記ドライエッチングと同様なエッチング材料ガスを用いた異方的なドライエッチングとウエットエッチングにより、選択的に除去し、第３の開口部２１５を形成する。
【００１２】
その後、ＡｌＧａＡｓ電子供給層２０５上にゲート電極２１６を形成する。
【００１３】
この方法は、ゲート電極２１６とソース・ドレイン間の空隔を小さくすることができるため広く採用されている。
【００１４】
【発明が解決しようとする課題】
しかしながら、デバイスの高性能化を目的とした電子供給層の高濃度薄層化によるゲート・チャネル間の距離短縮により、上述の図２（ｂ）絶縁膜ＲＩＥと図２（ｃ）ＧａＡｓキャップ層の選択ＲＩＥ及び図２（ｄ）ＧａＡｓカバー層の異方的な選択ＲＩＥの３つのドライエッチングにおいてエッチングガス起源によるフッ素（Ｆ）及び塩素（Ｃｌ）等の反応性イオン侵入によるデバイスの電気的特性劣化という問題が生じている。または、ＩｎＰ系ＨＪＦＥＴは、ｎドープＩｎＡｌＡｓ中のＳｉドナーがＦの侵入により不活性化される現象が報告され話題となっている。（応用物理６６，１５１（１９９７）、応用物理６７，１３９（１９９８））
このプラズマ損傷によるデバイスの電気的特性劣化については、以下に説明する。図３のプラズマ損傷評価用のＨＪＦＥＴ結晶構造を用いて、Ｖａｎ  ｄｅｒ  Ｐａｕｗ法によるホール効果測定を行い、プラズマ損傷の評価を行うことができる。これはＧａＡｓカバー層３０８上の絶縁膜及びＧａＡｓカバー層３０８をエッチングする際のプラズマ損傷により、ＩｎＧａＡｓチャネル層３０３の２次元電子ガスの電子移動度及びシートキャリア濃度が影響するためである。
【００１５】
図４は上記のプラズマ損傷によるデバイスの電気的特性劣化を明らかにするため、上記試料のホール効果測定による電子移動度及びシートキャリア濃度の関係からＨＪＦＥＴのゲートリセス加工におけるデバイス電気的特性評価を行った結果の一例である。図４はプラズマ損傷の無いウエットエッチングで結晶表面を徐々に除去した場合の変化を基準線として図中に実線で示した。通常、ＨＪＦＥＴではキャップ層及び電子供給層等の表面層がウエットエッチングにより除去されドナーが減少すると、イオン化不純物が作るクーロンポテンシャルに対するスクリーニング効果が小さくなるため移動度が低下する。
【００１６】
そして、ＧａＡｓカバー層３０８をウエットエッチング処理により選択的に除去した損傷のない場合と絶縁膜ＲＩＥ後の場合について比較を行った。
【００１７】
ウエットエッチングは、ＧａＡｓカバー層３０８が除去されたことにより、基準線上を電子移動度及びシートキャリア濃度が減少した。これに対して、絶縁膜ＲＩＥ後の場合は、ＧａＡｓカバー層３０８がエッチングされていないもかかわらず、電子移動度及びシートキャリア濃度はエッチング前の初期値と比較すると電子移動度約５５％低下、シートキャリア濃度約３７％低下を示した。よって、この電子移動度及びシートキャリア濃度の低下が絶縁膜ＲＩＥにおけるプラズマ損傷によるデバイスの電気的特性劣化である。
【００１８】
次に、絶縁膜ＲＩＥによる電気的特性劣化の要因を明らかにするため、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）による深さ方向分析を行った。図５は、特に濃度変化が大きかったＦのプロファイルの結果である。
【００１９】
この結果からドライエッチング後の表面付近のＦ濃度が急激に増加しており、絶縁膜ＲＩＥ後の劣化要因は、エッチングガス起源によるＦイオンの侵入によるものと考えられる。
【００２０】
【発明を解決するための手段】
上記課題は、ドライエッチングによって結晶表面に侵入するエッチングガス起源によるＦ，Ｓ，Ｃｌ等の反応性イオンを抑制するため図６に示すような電子供給層上に電子供給層より平均原子量の大きいバリア層を挿入したＨＪＦＥＴ結晶構造とすることで問題を解決できる。
それでは、バリア層による効果を明らかにするため、図７にＩｎ０．２５Ａｌ０．７５Ａｓ，  Ｉｎ０．５Ａｌ０．５Ａｓ，ＩｎＡｓ，ＩｎＳｂバリア層７０８を挿入したＨＪＦＥＴ結晶構造の評価用試料を用い、従来構造と同様の評価を行った結果を図８に示す。
先ず、図４の場合と同様に、初期値及びウエットエッチングによる基準線を測定した。そして、ＧａＡｓカバー層７１０、ＡｌＧａＡｓストッパ層７０９及びバリア層７０８をウエットエッチング処理により選択的に除去した損傷のない場合とバリア層を挿入した試料の絶縁膜ＲＩＥ後の場合について比較を行った。
この結果、Ｉｎ０．２５Ａｌ０．７５Ａｓバリア層はエッチング前の初期値と比較すると電子移動度約７５％低下、シートキャリア濃度約５０％低下を示した。これはバリア層無しと比較すると抑制されているものの、選択ウエットエッチングより低くく、まだ、バリア層として十分な抑制効果は得られていない。しかし、ＩｎＡｓ，ＩｎＳｂバリア層の場合、バリア層による抑制効果が徐々に得られ、特に、原子量の大きいＩｎＳｂバリア層は、電子移動度が約９８％低下、シートキャリア濃度約９５％低下と大きく抑制する結果を示した。
【００２１】
次に、図９は上記の電子移動度及びシートキャリア濃度の低下を抑制する効果を明らかにするため、ＦのＳＩＭＳによる深さ方向分析を行った結果である。
【００２２】
この結果、表面付近のＦ濃度が急激に増加したバリア層無し場合と比較して、バリア層を挿入した試料ではＦ濃度が低くく、特に、ＩｎＳｂバリア層を用いた場合は、エッチング前の初期値とほぼ同じレベルまで低下する。
【００２３】
以上のように、バリア層は電子供給層に比して原子量の大きな原子からなる層を用いることが効果的であることが判明した。このバリア効果を電子供給層の平均原子量とバリア層の平均原子量の比で比較したものが図１０である。
【００２４】
ここで、平均原子量とは、化合物を組成する原子の原子量を、組成に応じて加重平均した値で下式で表される。
【００２５】
例えば、化合物ＡｘＢｙの場合、Ａの原子量をａ，Ｂの原子量をｂとした場合、Ｍ＝ａｘ＋ｂｙ／ｘ＋ｙであり、ＧａＡｓ化合物の平均原子量は、Ｇａ原子量６９とＡｓ原子量７５の平均で平均原子量は７２となる。また、ＡｌＺＧａ１−Ｚ（Ｚ：混晶比）化合物の原子量はＡｌとＧａＩＩＩ族とＡｓＶ族の比が１対１、Ａｌ原子量２７であるから、ＡｌＺＧａ１−ＺＡｓ（Ｚ：混晶比）平均原子量＝（Ａｌ原子量）・Ｚ／２＋（Ｇａ原子量）・（Ｚ−１）／２＋  （Ａｓ原子量）／２より求めることができる。
以上の計算式から、Ａｌ０．３Ｇａ０．７Ａｓ化合物の平均原子量は６６となる。
【００２６】
更に、図１０に電子供給層平均原子量のバリア層平均原子量に対する比と電子移動度低下率及びシートキャリア濃度低下率の関係を示す。低下率はエッチング前を１００％として、エッチング後の電子移動度及びシートキャリア濃度からエッチング前の電子移動度及びシートキャリア濃度を割った値でパーセント率を示したものである。
【００２７】
この結果、バリア層の平均原子量が大きいぼど電子移動度及びシートキャリア濃度低下率を抑制する効果が得られており、ＨＪＦＥＴの高周波特性向上及び高相互コンダクタンス等における高性能化や高信頼化を達成するには９０％以上の電子移動度及びシートキャリア濃度低下率を抑制しなければならず、これにはＡｌＧａＡｓ電子供給層の平均原子量に対して１．５倍以上の平均原子量から構成されたバリア層が必要であり、ＡｌＧａＡｓ電子供給層の場合はＩｎＳｂ以上の平均原子量の大きなバリア層である。そして、ＩｎＡｌＡｓ，ＩｎＰ，ＩｎＧａＰ，ＩｎＧａＡｓＰ電子供給層の平均原子量に対して１．５倍以上のバリア層はＡｌＧａＡｓ電子供給層と同様に、ＩｎＳｂ以上のバリア層を用いる必要がある。また、ＴｌＡｓはＩｎＳｂ以上の抑制効果が得られる。さらに、ＡｌＧａＮ電子供給層の場合ＩｎＧａＰバリア層以上の平均原子量の大きなバリア層が必要である。
【００２８】
以上の結果はＦを含むドライエッチングの場合であるが他の反応性イオン、例えばＳ，Ｃｌを含むエッチングガスを用いた場合も同様な効果がある。
【００２９】
【発明の実施の形態】
本発明をＨＪＦＥＴ製造に用いた実施の形態を以下に図面を参照して説明する。
（実施例１）
先ず、第１の実施例として図１１に本発明に係わるＧａＡｓ系ＨＪＦＥＴの製造法の工程断面図を示す。
図１１（ａ）に示すように、半絶縁性ＧａＡｓ基板１１０１上にノンドープＡｌＧａＡｓバッファ層１１０２、Ｓｉをドープしたｎ型ＡｌＧａＡｓ電子供給層１１０３、不純物濃度が低い電子輸送特性に優れたＩｎＧａＡｓチャネル層１１０４、Ｓｉをドープしたｎ型ＡｌＧａＡｓ電子供給層１１０５、ｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きい第１のＩｎＳｂバリア層１１０７、Ｓｉをドープした第１のｎ型ＡｌＧａＡｓエッチングストッパー層１１０８、Ｓｉをドープしたｎ型ＧａＡｓカバー層１１０９、ｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きな第２のＩｎＳｂバリア層１１１０、Ｓｉをドープした第２のｎ型ＡｌＧａＡｓエッチングストッパー層１１１１、Ｓｉをドープしたｎ型ＧａＡｓキャップ層１１１２を順次積層する。
【００３０】
なお、ＡｌＧａＡｓ電子供給層１１０５の成長途中に、ＳｉをドーピングしたＳｉプレーナドーピング１１０６を形成する。
【００３１】
この構造は有機金属気相成長法により成長しており、成長原料にはトリメチルガリウム（ＣＨ３）３Ｇａ、トリメチルアルミニウム（ＣＨ３）３Ａｌ、トリメチルインジウム（ＣＨ３）３Ｉｎ、アルシンＡｓＨ３、ドーパント原料としてはジシランＳｉ２Ｈ６を使用した。
【００３２】
次いで、ウエットエッチングで素子分離を行った後、図１１（ｂ）に示すように、ｎ型ＧａＡｓキャップ層１１１２上にソース電極１１１３とドレイン電極１１１４を形成する。そして、プラズマＣＶＤ法により絶縁膜１１１５を堆積させる。その後、電子ビーム法により形成したレジスト（不図示）をマスクに絶縁膜１１１５をヘキサフルオロエタンＣ２Ｆ６及びトリフロロメタンＣＨＦ３のＰＦＣガスを用いたＲＩＥ法により第１の開口部１１１６を形成する。
【００３３】
そして、図１１（ｃ）に示すように、ｎ型ＧａＡｓキャップ層１１１２を選択的にドライエッチングし、第２の開口部１１１７を形成する。四塩化珪素ＳｉＣｌ４及び六弗化硫黄ＳＦ６の混合エッチング材料ガスでは、ＡｌＧａＡｓをほとんどエッチングすることができないので、第２のｎ型ＡｌＧａＡｓエッチングストッパー層１１１１の表面でエッチングが止まる。
【００３４】
そして、図１１（ｄ）に示すように、第２のｎ型ＡｌＧａＡｓエッチングストッパー層１１１１とｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きな第２のＩｎＳｂバリア層１１１０をウエットエッチングで取り除き、ｎ型ＧａＡｓカバー層１１０９を上記ドライエッチングと同様なエッチングガスを用いた異方的なドライエッチングで除去する。
【００３５】
その後、クエン酸系ウエットエッチング液を用いて、第１のｎ型ＡｌＧａＡｓエッチングストッパー層１１０８及びｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きな第１のＩｎＳｂバリア層１１０７を選択的にエッチングし、第３の開口部１１１８を形成する。
【００３６】
なお、ｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きな第１のＩｎＳｂバリア層もしくは第２のＩｎＳｂバリア層１１１０は  ドライエッチングにおけるエッチングガス起源によるＦ及びＣｌ等の反応性イオン侵入を抑制することによりデバイス電気的特性の劣化を抑制することができる。
【００３７】
その後、図１１（ｅ）に示すように、ＡｌＧａＡｓ電子供給層１１０５上にゲート電極１１１９を形成する。
上記の結晶構造及びプロセスを用いてＨＪＦＥＴを作製し，ＤＣ（Ｖｇ−Ｉｄｓ）特性の評価を行った結果、ゲート長０．１５μｍ  ＨＪＦＥＴにおいて相互コンダクタンス６５０ｍＳ／ｍｍと高性能ＨＪＦＥＴの製造が可能となった。
（実施例２）
次は、先ず、第２の実施例として図１１に本発明に係わるＩｎＰ系ＨＪＦＥＴの製造法の工程断面図を示す。
図１２（ａ）に示すように、ＩｎＰ基板１２０１上にノンドープＩｎＡｌＡｓバッファ層１２０２、不純物濃度が低い電子輸送特性に優れたＩｎＧａＡｓチャネル層１２０３、ＩｎＡｌＡｓスペーサ層１２０４、Ｓｉをドープしたｎ型ＩｎＡｌＡｓ電子供給層１２０５、ＩｎＡｌＡｓバリア層１２０６、ｎ型ＩｎＡｌＡｓ電子供給層１２０５よりも原子量の大きなＩｎＳｂバリア層１２０７、ＩｎＡｌＡｓエッチングストッパー層１２０８、Ｓｉをドープしたｎ型ＩｎＧａＡｓキャップ層１２０９を順次積層する。
【００３８】
この構造は有機金属気相成長法により成長しており、成長原料にはトリメチルガリウム（ＣＨ３）３Ｇａ、トリメチルアルミニウム（ＣＨ３）３Ａｌ、トリメチルインジウム（ＣＨ３）３Ｉｎ、アルシンＡｓＨ３、ドーパント原料としてはジシランＳｉ２Ｈ６を使用した。
【００３９】
次いで、ウエットエッチングで素子分離を行った後、図１２（ｂ）に示すように、ｎ型ＩｎＧａＡｓキャップ層１２０９にドレイン電極１２１０とソース電極１２１１を形成する。そして、プラズマＣＶＤ法により絶縁膜１２１２を堆積させる。その後、電子ビーム法により形成したレジスト（不図示）をマスクに絶縁膜１２１２をヘキサフルオロエタンＣ２Ｆ６及びトリフロロメタンＣＨＦ３のＰＦＣガスを用いたＲＩＥ法により第１の開口部１２１３を形成する。
【００４０】
そして、図１２（ｃ）に示すように、ｎ型ＩｎＧａＡｓキャップ層１２０９を選択的に除去し、第２の開口部１２１４を形成する。四塩化珪素ＳｉＣｌ４、シランＳｉＦ４及び臭化水素ＨＢｒもしくはＨＢｒ及びフッ素Ｆ２の混合エッチングガスを用いた場合、ＩｎＡｌＡｓをほとんどエッチングすることができないので、ＩｎＡｌＡｓエッチングストッパー層１２０８の表面でエッチングが止まる。
【００４１】
更に、図１２（ｄ）に示すように、ＩｎＡｌＡｓエッチングストッパー層１２０８とｎ型ＩｎＡｌＡｓ電子供給層１２０５よりも原子量の大きなＩｎＳｂバリア層１２０７をウエットエッチングで取り除き、第３の開口部１２１５を形成する。
【００４２】
なお、ＩｎＰ系ＨＥＭＴの製造工程のドライエッチングにおけるエッチングガス起源によるＦ，Ｃｌ反応性イオン侵入を抑制することによりデバイス電気的特性の劣化を抑制することができる。
上記の結晶構造及びプロセスを用いてＨＪＦＥＴを作製し，ＤＣ（Ｖｇ−Ｉｄｓ）特性の評価を行った結果、ゲート長０．１５μｍ  ＨＪＦＥＴにおいて相互コンダクタンスが従来構造の約１３０％に向上し、高性能のＨＪＦＥＴの製造が可能となった。
以上の実施例においては、電子供給層ＡｌＧａＡｓ，ＩｎＡｌＡｓ、バリア層としてＩｎＳｂを用いた例を示したが、この他に電子供給層平均原子量のバリア層平均原子量に対する比が１．５倍以上、例えば、ＡｌＧａＮ電子供給層はバリア層としてＩｎＧａＰ，ＧａＡｓ，ＡｌＧａＡｓ，  ＩｎＡｌＡｓ，ＩｎＡｓ，ＴｌＰ，ＴｌＡｓ，ＡｌＢｉ，ＧａＢｉ，ＩｎＳｂ，ＩｎＢｉ，ＴｌＳｂ，ＴｉＢｉを用い、ＡｌＧａＡｓ，ＩｎＧａＰ，ＩｎＡｌ
Ａｓ，ＩｎＰ，ＩｎＧａＡｓＰ層のうちより選ばれた電子供給層はバリア層としてＴｌＰ，ＴｌＡｓ，ＡｌＢｉ，  ＧａＢｉ，ＩｎＳｂ，ＩｎＢｉ，ＴｌＳｂ，ＴｉＢｉを用いると更に効果的である。
【００４３】
【発明の効果】
以上本発明によれば、ＨＪＦＥＴの電子供給層上に電子供給層よりも原子量の大きなバリア層を形成したＨＪＦＥＴ結晶構造において、バリア層より上の絶縁膜もしくは半導体層を選択に除去する際のドライエッチングにおいて結晶内に侵入する反応性イオン等のプラズマ損傷を抑制できる。
そして、上記のＨＪＦＥＴ製造方法を用いることにより、ドライエッチングのプラズマ損傷によるデバイス電気特性の劣化を抑制できることから高性能ＨＪＦＥＴの製造が可能となり工業上の利益が大きい。
【図面の簡単な説明】
【図１】従来のＨＪＦＥＴ断面模式図。
【図２】従来のＨＪＦＥＴの製造工程。
【図３】プラズマ損傷評価用のＨＪＦＥＴ。
【図４】ドライエッチングによるデバイス電気的特性劣化（ホール測定）。
【図５】ＳＩＭＳによる深さ方向分析。
【図６】本発明によるＨＪＦＥＴ。
【図７】新構造におけるプラズマ損傷評価用のＨＪＦＥＴ。
【図８】新構造におけるドライエッチングによるデバイス電気的特性劣化（ホール測定）。
【図９】新構造におけるＳＩＭＳによる深さ方向分析。
【図１０】バリア層の原子量と電子移動度低下率及びシートキャリア濃度低下率の関係
【図１１】本発明によるＧａＡｓ系ＨＪＦＥＴの製造工程。
【図１２】本発明によるＩｎＰ系ＨＪＦＥＴの製造工程。
【符号の説明】
１０１：半絶縁性ＧａＡｓ基板
１０２：ＧａＡｓあるいはＡｌＧａＡｓバッファ層
１０３：ｎ型ＡｌＧａＡｓ電子供給層
１０４：ＩｎＧａＡｓチャネル層
１０５：ｎ型ＡｌＧａＡｓ電子供給層
１０６：Ｓｉプレーナドーピング層
１０７：ＧａＡｓカバー層
１０８：ｎ型ＡｌＧａＡｓストッパ層
１０９：ｎ型ＧａＡｓキャップ層
１１０：ドレイン電極
１１１：ソース電極
１１２：絶縁膜
１１３：ゲート電極
２０１：半絶縁性ＧａＡｓ基板
２０２：ＡｌＧａＡｓバッファ層
２０３：ｎ型ＡｌＧａＡｓ電子供給層
２０４：ＩｎＧａＡｓチャネル層
２０５：ｎ型ＡｌＧａＡｓ電子供給
２０６：プレーナドーピング層
２０７：ｎ型ＧａＡｓカバー層
２０８：ｎ型ＡｌＧａＡｓストッパ層
２０９：ｎ型ＧａＡｓキャップ層
２１０：ドレイン電極
２１１：ソース電極
２１２：絶縁膜
２１３：第１の開口部
２１４：第２の開口部
２１５：第３の開口部
２１６：ゲート電極
３０１：半絶縁性ＧａＡｓ基板
３０２：ＧａＡｓバッファ層
３０３：ＩｎＧａＡｓチャネル層
３０４：ＡｌＧａＡｓスペーサ層
３０５：ｎ型ＡｌＧａＡｓ電子供給
３０６：プレーナドーピング層
３０７：ＡｌＧａＡｓストッパ層
３０８：ＧａＡｓカバー層
６０１：半絶縁性ＧａＡｓ基板
６０２：ＡｌＧａＡｓバッファ層
６０３：ｎ型ＡｌＧａＡｓ電子供給層
６０４：ＩｎＧａＡｓチャネル層
６０５：ｎ型ＡｌＧａＡｓ電子供給
６０６：プレーナドーピング層
６０７：ｎ型ＡｌＧａＡｓ電子供給層６０５よりも原子量の大きな第１のＩｎＳｂバリア層
６０８：第１のｎ型ＡｌＧａＡｓストッパ層
６０９：ｎ型ＧａＡｓカバー層
６１０：ｎ型ＡｌＧａＡｓ電子供給層６０５よりも原子量の大きな第２のＩｎＳｂバリア層
６１１：第２のｎ型ＡｌＧａＡｓストッパ層
６１２：ＧａＡｓキャップ層
６１３：ソース電極
６１４：ドレイン電極
６１５：絶縁膜
６１６：ゲート電極
７０１：半絶縁性ＧａＡｓ基板
７０２：ＧａＡｓバッファ層
７０３：ＩｎＧａＡｓチャネル層
７０４：ＡｌＧａＡｓスペーサ層
７０５：ｎ型ＡｌＧａＡｓ電子供給
７０６：プレーナドーピング層
７０７：ＡｌＧａＡｓストッパ層
７０８：ｎ型ＡｌＧａＡｓ電子供給層７０５よりも原子量の大きなバリア層（Ｉｎ０．２５Ａｌ０．７５Ａｓ，  Ｉｎ０．５Ａｌ０．５Ａｓ，ＩｎＡｓ，ＩｎＳｂ）
７０９：ＡｌＧａＡｓストッパ層
７１０：ＧａＡｓカバー層
１１０１：半絶縁性ＧａＡｓ基板
１１０２：ＡｌＧａＡｓバッファ層
１１０３：ｎ型ＡｌＧａＡｓ電子供給層
１１０４：ＩｎＧａＡｓチャネル層
１１０５：ｎ型ＡｌＧａＡｓ電子供給
１１０６：プレーナドーピング層
１１０７：ｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きな第１のＩｎＳｂバリア層
１１０８：第１のｎ型ＡｌＧａＡｓストッパ層
１１０９：ｎ型ＧａＡｓカバー層
１１１０：ｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きな第２のＩｎＳｂバリア層
１１１１：第２のｎ型ＡｌＧａＡｓストッパ層
１１１２：ＧａＡｓキャップ層
１１１３：ソース電極
１１１４：ドレイン電極
１１１５：絶縁膜
１１１６：第１の開口部
１１１７：第２の開口部
１１１８：第３の開口部
１１１９：ゲート電極
１２０１：ＩｎＰ基板
１２０２：ＩｎＡｌＡｓバッファ層
１２０３：ＩｎＧａＡｓチャネル層
１２０４：ＩｎＡｌＡｓスペーサ層
１２０５：ｎ型ＩｎＡｌＡｓ電子供給層
１２０６：ＩｎＡｌＡｓバリア層
１２０７：ｎ型ＩｎＡｌＡｓ電子供給層１２０５よりも原子量の大きなＩｎＳｂバリア層
１２０８：ＩｎＡｌＡｓストッパ層
１２０９：ｎ型ＩｎＧａＡｓキャップ層
１２１０：ドレイン電極
１２１１：ソース電極
１２１２：絶縁膜
１２１３：第１の開口部
１２１４：第２の開口部
１２１５：第３の開口部
１２１６：ゲート電極。
【図１】
2004281720.tif 000003
【図２】
2004281720.tif 000004
【図３】
2004281720.tif 000005
【図４】
2004281720.tif 000006
【図５】
2004281720.tif 000007
【図６】
2004281720.tif 000008
【図７】
2004281720.tif 000009
【図８】
2004281720.tif 000010
【図９】
2004281720.tif 000011
【図１０】
2004281720.tif 000012
【図１１】
2004281720.tif 000013
【図１２】
2004281720.tif 000014