(57)【要約】【課題】ＭＯＳ型の固体撮像素子に関し、受光面全面について光照射による電荷の蓄積開始を同時に行なうとともに蓄積終了についても受光面全面について同時に行ない、さらに、電荷の蓄積と信号の読出しとを同時に行なう。【解決手段】光の照射を受けて電荷を発生する電荷発生領域１３を有する、所定の基板上に形成された受光部１００と、電荷蓄積領域で発生した電荷の転送を受けて該電荷を蓄積するホールポケット２４を有し、蓄積した電荷量に応じた信号を生成する検出部２００と、電荷発生領域１３とホールポケット２４との間に電位障壁を除去自在に形成することにより、電荷発生領域で発生した電荷のホールポケットへの転送を制御する転送制御手段と、電荷蓄積領域に蓄積した電荷の排出経路上に電位障壁を除去自在に形成することにより、電荷蓄積領域に蓄積した電荷の排出を制御する第１の排出制御手段とを備えた。【選択図】　　　　図２
2004087963.tif 000002
【特許請求の範囲】
【請求項１】
光の照射を受けて電荷を発生する電荷発生領域を有する、所定の基板上に形成された受光部と、
前記電荷発生領域で発生した電荷の転送を受けて該電荷を蓄積する電荷蓄積領域を有し、蓄積した電荷量に応じた信号を生成する検出部と、
前記電荷発生領域と前記電荷蓄積領域との間に電位障壁を除去自在に形成することにより、該電荷発生領域で発生した電荷の該電荷蓄積領域への転送を制御する転送制御手段と、
前記電荷蓄積領域に蓄積した電荷の排出経路上に電位障壁を除去自在に形成することにより、該電荷蓄積領域に蓄積した電荷の排出を制御する第１の排出制御手段とを備えたことを特徴とする固体撮像素子。
【請求項２】
前記第１の排出制御手段は、前記電荷蓄積領域に蓄積した電荷を、前記基板側に排出するものであることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記電荷発生領域で発生した電荷の排出経路上に電位障壁を除去自在に形成することにより、該電荷発生領域で発生した電荷の排出を制御する第２の排出制御手段を備えたことを特徴とする請求項１記載の固体撮像素子。
【請求項４】
前記第２の排出制御手段は、前記電荷発生領域で発生した電荷を、表面側に排出するものであることを特徴とする請求項３記載の固体撮像素子。
【請求項５】
前記基板は所定の第１導電型の基板であり、前記電荷発生領域および前記電荷蓄積領域は、いずれも、前記基板上に形成された第２導電型の第１ウェル領域内に形成された第１導電型の領域であって、
前記受光部は、前記電荷発生領域を有するとともに、該電荷発生領域の表層を覆って広がる第２導電型のカソード領域を有するダイオードからなり、
前記検出部は、前記電荷蓄積領域を有するとともに、前記第１のウェル領域の一部が該電荷蓄積領域と前記受光部との間に延在してなるトランスファゲート領域と、該電荷蓄積領域内に形成された第２導電型のソース領域と、前記カソード領域と前記ソース領域とを繋ぐように前記トランスファ領域と前記電荷蓄積領域との表層に形成された第１チャネル領域と、該第１のチャネル領域の上に絶縁層を挟んで配置されたゲート電極とを備えるとともに、前記カソード領域をドレイン領域として前記ダイオードと兼用した電界効果トランジスタからなることを特徴とする請求項１記載の固体撮像素子。
【請求項６】
前記第１の電荷排出手段は、前記基板上の、前記第１のウェル領域の一部が延在した領域を挟んで前記電荷蓄積領域に対向する位置に形成された、第１導電型の第２のウェル領域を有するものであることを特徴とする請求項５記載の固体撮像素子。
【請求項７】
前記ソース領域は、前記電荷蓄積領域で取り囲まれるように該電荷蓄積領域の中央部に形成されたものであって、
前記ゲート電極は、前記ソース領域を取り巻くリング状に形成されたものであることを特徴とする請求項５記載の固体撮像素子。
【請求項８】
前記第２の電荷排出手段が、前記電荷発生層に繋がるとともに該電荷発生層に繋がる部分以外は周囲および底部が第２導電型の領域で囲まれてなる第１導電型の電荷抜取領域を有し、該電荷発生層で発生した電荷を該電荷抜取領域を経由して表面側に排出するものであることを特徴とする請求項５記載の固体撮像素子。
【請求項９】
所定の第１導電型の基板上に形成された第２導電型の第１のウェル領域内に形成された第１導電型の、光の照射を受けて電荷を発生する電荷発生領域と、該電荷発生領域の表層を覆って広がる第２導電型のカソード領域とを有するダイオードと、
前記第１のウェル領域と同一のウェル領域内に形成された第１導電型の、前記電荷発生領域で発生した電荷の転送を受けて該電荷を蓄積する電荷蓄積領域と、前記第１のウェル領域が該電荷蓄積領域と前記ダイオードとの間に延在してなるトランスファゲート領域と、該電荷蓄積領域内に形成された第２導電型のソース領域と、前記カソード領域と前記ソース領域とを繋ぐように前記トランスファ領域と前記電荷蓄積領域との表層に形成された第１チャネル領域と、該第１のチャネル領域の上に絶縁層を挟んで配置されたゲート電極とを備えるとともに、前記カソード領域をドレイン領域として前記ダイオードと兼用した、前記電荷蓄積領域に蓄積した電荷量に応じて変化した閾値電圧に応じた信号を生成する電界効果トランジスタと、
前記電荷発生領域と前記電荷蓄積領域との間に電位障壁を除去自在に形成することにより、該電荷発生領域で発生した電荷の該電荷蓄積領域への転送を制御する転送制御手段と、
前記電荷蓄積領域に蓄積した電荷の排出経路上に電位障壁を除去自在に形成することにより、該電荷蓄積領域に蓄積した電荷の排出を制御する第１の排出制御手段と、
前記電荷発生領域で発生した電荷の排出経路上に電位障壁を除去自在に形成することにより、該電荷発生領域で発生した電荷の排出を制御する第２の排出制御手段とを備えた固体撮像素子が二次元的に複数配備された固体撮像装置であって、
前記ゲート電極が所定の第１の方向に延在して該第１の方向に並ぶ複数の固体撮像素子のゲート電極同士を繋ぎ、
前記ソース領域が前記第１の方向とは交わる第２の方向に延びる配線に接続されることにより該第２の方向に並ぶ複数の固体撮像素子のソース領域同士が接続されたものであることを特徴とする固体撮像素子。
【請求項１０】
前記転送制御手段は、前記電荷発生領域と前記電荷蓄積領域との間に、二次元的に配列された複数の固体撮像素子について電位障壁を同時に取り除くものであり、
前記第１の排出制御手段は、前記電荷蓄積領域に蓄積した電荷の排出経路上に、電位障壁を、前記第１の方向に並ぶ複数の固体撮像素子については同時に、かつ前記第２の方向に並ぶ複数の固体撮像素子については順次取り除くものであり、
前記第２の電荷排出手段は、前記電荷発生領域で発生した電荷の排出経路上の電位障壁を、二次元的に配列された複数の固体撮像素子について同時に形成するものであることを特徴とする請求項９記載の固体撮像素子。
【請求項１１】
光の照射を受けて電荷を発生する電荷発生領域を有する所定の基板上に形成された受光部と、
前記電荷発生領域で発生した電荷の転送を受けて該電荷を蓄積する電荷蓄積領域を有し、蓄積した電荷量に応じた信号を発生する検出部と、
前記電荷発生領域と前記電荷蓄積領域との間に電位障壁を除去自在に形成することにより、該電荷発生領域で発生した電荷の該電荷蓄積領域への転送を制御する転送制御手段と、
前記電荷蓄積領域に蓄積した電荷の排出経路上に電位障壁を除去自在に形成することにより、該電荷蓄積領域に蓄積した電荷の排出を制御する第１の排出制御手段と、
前記電荷発生領域で発生した電荷の排出経路上に電位障壁を除去自在に形成することにより、該電荷発生領域で発生した電荷の排出を制御する第２の排出制御手段とを備えた固体撮像素子の駆動方法であって、
前記第２の排出制御手段に、前記電荷発生領域で発生した電荷の排出経路上に電位障壁を形成させることにより、前記電荷発生領域で発生した電荷の該電荷発生領域への蓄積を開始させる第１ステップと、
前記転送制御手段に、前記電荷発生領域と前記電荷蓄積領域との間に形成されている電位障壁を取り除かせることにより該電荷発生領域で発生した電荷を該電荷蓄積領域に転送させる第２ステップと、
前記転送制御手段に、前記電荷発生領域と前記電荷蓄積領域との間に電位障壁を形成することにより該電荷発生領域から該電荷蓄積領域への電荷の転送を禁止する第３ステップと、
前記検出部に、前記電荷蓄積領域に蓄積した電荷量に応じて変化した閾値電圧に応じた第１の信号を生成させる第４ステップと、
前記第１の排出制御手段に、前記電荷蓄積領域に蓄積した電荷の排出経路上に形成されている電位障壁を取り除かせることにより該電荷蓄積領域に蓄積した電荷を排出させる第５ステップと、
前記第１の排出制御手段に、前記電荷蓄積領域に蓄積した電荷の排出経路上に電位障壁を形成させる第６ステップと、
前記第３ステップの実行と同時あるいは該第３ステップを実行した後の任意のタイミングで、前記第２の排出制御手段に、前記電荷発生領域で発生した電荷の排出経路上の電位障壁を取り除かせる第７のステップとを有することを特徴とする固体撮像素子の駆動方法。
【請求項１２】
前記第６ステップを実行した後、前記検出部に、前記電荷蓄積領域に蓄積した電荷が排出された後の閾値電圧に応じた第２の信号を生成させる第８ステップを有することを特徴とする請求項１２記載の固体撮像素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳ型の固体撮像素子、ＭＯＳ型の固体撮像素子を用いた固体撮像装置、およびＭＯＳ型の固体撮像素子の駆動方法に関する。
【０００２】
【従来の技術】
近年、電子スチルカメラやビデオカメラ等の各種装置に固体撮像素子（イメージセンサ）が広く採用されている。イメージセンサには、代表的にＣＣＤ型イメージセンサとＭＯＳ型イメージセンサがあるが、今日では、それらの装置に組み込まれているイメージセンサはＣＣＤ型のイメージセンサが主流である。その理由としては、ＣＣＤ型イメージセンサの方がＭＯＳ型イメージセンサと比べ、光に対する感度が高いことや、受光面上に配列された多数の受光素子について、ある同一の時刻から次の同一の時刻までの間に照射された光量に応じた信号を得ることができることなどが挙げられる。これと比べ、従来の一般的なＭＯＳ型イメージセンサは、ＣＣＤ型イメージセンサと比べ、光感度が低く、また受光面上に二次元的に配列された多数の受光素子は、各ライン上に配列され受光素子ごとに電荷蓄積のタイミングがずれ、画像に歪みが生じる場合がある。
【０００３】
ここで、光感度に関しては、ＭＯＳ型イメージセンサに１つの提案がなされている（特許文献１参照）。光信号検出用ＭＯＳトランジスタのチャネル領域の下部に、光の照射により発生した電荷を蓄積する領域を設け、その領域に蓄積した電荷量に応じてＭＯＳトランジスタの閾値が変化することを利用して光信号を得るというものである。この提案によると、それ以前のＭＯＳ型イメージセンサと比べ光感度が格段に向上する。
【０００４】
また、ＭＯＳ型イメージセンサに関し、二次元的に配列された多数の受光素子について同時に電荷蓄積を行なうことによって画像の歪みをなくす点についても提案されている（特許文献２参照）。
【０００５】
【特許文献１】
特許第２９３５４９２号公報
【０００６】
【特許文献２】
特開２００２−１３４７２９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記特許文献２に開示された技術は、電荷の蓄積と蓄積された電荷に応じた信号の読出しを同時に行なうことができない。すなわち、電荷の蓄積と信号の読出しとを交互に行なう必要があり、受光素子数が多くなると信号の読出しにかなりの時間がかかり、したがって静止画の撮影は行なうことができるものの、動画撮影の場合は、フィールドレート（フレームレート）を下げずに蓄積時間を確保して光感度をさらに向上させることができないという問題がある。
【０００８】
本発明は、上記事情に鑑み、受光面全面について光照射による電荷の蓄積開始を同時に行なうとともに蓄積終了についても受光面全面について同時に行ない、さらに、電荷の蓄積と信号の読出しとを同時に行なうことができるＭＯＳ型イメージセンサを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成する本発明の固体撮像素子は、光の照射を受けて電荷を発生する電荷発生領域を有する、所定の基板上に形成された受光部と、
電荷発生領域で発生した電荷の転送を受けて該電荷を蓄積する電荷蓄積領域を有し、蓄積した電荷量に応じた信号を生成する検出部と、
電荷発生領域と電荷蓄積領域との間に電位障壁を除去自在に形成することにより、電荷発生領域で発生した電荷の電荷蓄積領域への転送を制御する転送制御手段と、
電荷蓄積領域に蓄積した電荷の排出経路上に電位障壁を除去自在に形成することにより、電荷蓄積領域に蓄積した電荷の排出を制御する第１の排出制御手段とを備えたことを特徴とする。
【００１０】
本発明の固体撮像素子は、電荷発生領域と電荷蓄積領域との間に電位障壁を除去自在に形成する転送制御手段を備えたため、その電位障壁を取り除いて、電荷発生領域で光照射により発生した電荷を電荷蓄積領域に転送し、その電位障壁を再度形成することにより、電荷発生領域に次のフィールド（フレーム）の電荷蓄積を行なわせながら、その電荷蓄積と同時に、電荷蓄積領域に蓄積された電荷に応じた信号を読み出すことができる。
【００１１】
この電荷蓄積領域に転送されて蓄積された電荷は、上記第１の排出制御手段により、典型的には基板側に排出される。
【００１２】
ここで、上記本発明の固体撮像素子において、上記電荷発生領域で発生した電荷の排出経路上に電位障壁を除去自在に形成することにより、その電荷発生領域で発生した電荷の排出を制御する第２の排出制御手段を備えることが好ましい。
【００１３】
この第２の排出制御手段を備えると、シャッタ時間（電荷蓄積開始タイミングから電荷蓄積終了タイミングまでの時間）を自在に制御することができる。
【００１４】
すなわち、上記第２の排出制御手段が電位障壁を形成することにより電荷発生領域で発生した電荷の排出を停止したタイミングから、前記転送制御手段が電位障壁を取り除くことにより電荷発生領域で発生した電荷を電荷蓄積領域に転送し、その後その電荷発生領域と電荷蓄積領域との間の電位障壁を再度形成するタイミングまでが、シャッタ時間となる。
【００１５】
ここで、上記第２の排出制御手段は、電荷発生領域で発生電荷を、基板側に排出するものであってもよいが、上記第２の排出制御手段は、電荷発生領域で発生した電荷を、表面側に排出するものであることが好ましい。
【００１６】
電荷発生領域で発生した電荷を基板側に抜き取ろうとすると、基板の電位が律則となって電位障壁を十分高く設定しあるいは電荷発生領域の電荷を十分に排出することが難しい場合もあり得る。
【００１７】
この点、電荷発生領域で発生した電荷を表面側から排出する構造の場合、電荷発生領域で発生した電荷を、基板の電位にはとらわれずにその基板の電位とは別の電位を印加して排出することができ、十分な高さの電位障壁を構築するとともにその電荷発生領域で発生した電荷を十分に排出する構造を容易に作り上げることができる。
【００１８】
ここで、上記本発明の固体撮像素子において、上記基板は所定の第１導電型の基板であり、電荷発生領域および電荷蓄積領域は、いずれも、その基板上に形成された第２導電型の第１ウェル領域内に形成された第１導電型の領域であって、上記受光部は、電荷発生領域を有するとともに、その電荷発生領域の表層を覆って広がる第２導電型のカソード領域を有するダイオードからなり、
上記検出部は、電荷蓄積領域を有するとともに、上記第１のウェル領域の一部が電荷蓄積領域と上記受光部との間に延在してなるトランスファゲート領域と、電荷蓄積領域内に形成された第２導電型のソース領域と、カソード領域とソース領域とを繋ぐようにトランスファ領域と電荷蓄積領域との表層に形成された第１チャネル領域と、その第１のチャネル領域の上に絶縁層を挟んで配置されたゲート電極とを備えるとともに、上記カソード領域をドレイン領域として上記ダイオードと兼用した電界効果トランジスタからなるものであってもよい。
【００１９】
ここで、第１導電型はＰ型とＮ型のうちの一方であり、第２導電型はＰ型とＮ型のうちのもう一方である。
【００２０】
この場合に、上記第１の電荷排出手段は、基板上の、上記第１のウェル領域の一部が延在した領域を挟んで電荷蓄積領域に対向する位置に形成された、第１導電型の第２のウェル領域を有するものであることが好ましい。
【００２１】
この構造により、電荷蓄積領域に蓄積した電荷の排出が容易となる。
【００２２】
また、上記ソース領域は、上記電荷蓄積領域で取り囲まれるように電荷蓄積領域の中央部に形成されたものであって、上記ゲート電極は、ソース領域を取り巻くリング状に形成されたものであってもよい。
【００２３】
また、上記の具体的な構成においても、電荷発生領域で発生した電荷の排出経路上に電位障壁を除去自在に形成することにより、電荷発生領域で発生した電荷の排出を制御する第２の排出制御手段を備えることが好ましく、この場合、その第２の電荷排出手段が、電荷発生層に繋がるとともにその電荷発生層に繋がる部分以外は周囲および底部が第２導電型の領域で囲まれてなる第１導電型の電荷抜取領域を有し、電荷発生領域で発生した電荷を電荷抜取領域を経由して表面側から排出するものであることが好ましい。
【００２４】
また、上記目的を達成する本発明の固体撮像装置は、
所定の第１導電型の基板上に形成された第２導電型の第１のウェル領域内に形成された第１導電型の、光の照射を受けて電荷を発生する電荷発生領域と、その電荷発生領域の表層を覆って広がる第２導電型のカソード領域とを有するダイオードと、
上記第１のウェル領域と同一のウェル領域内に形成された第１導電型の、電荷発生領域で発生した電荷の転送を受けてその電荷を蓄積する電荷蓄積領域と、上記第１のウェル領域が電荷蓄積領域と上記ダイオードとの間に延在してなるトランスファゲート領域と、電荷蓄積領域内に形成された第２導電型のソース領域と、カソード領域とソース領域とを繋ぐようにトランスファ領域と電荷蓄積領域との表層に形成された第１チャネル領域と、その第１のチャネル領域の上に絶縁層を挟んで配置されたゲート電極とを備えるとともに、上記カソード領域をドレイン領域として上記ダイオードと兼用した、電荷蓄積領域に蓄積した電荷量に応じて変化した閾値電圧に応じた信号を生成する電界効果トランジスタと、
電荷発生領域と電荷蓄積領域との間に電位障壁を除去自在に形成することにより、電荷発生領域で発生した電荷の電荷蓄積領域への転送を制御する転送制御手段と、
電荷蓄積領域に蓄積した電荷の排出経路上に電位障壁を除去自在に形成することにより、電荷蓄積領域に蓄積した電荷の排出を制御する第１の排出制御手段と、
電荷発生領域で発生した電荷の排出経路上に電位障壁を除去自在に形成することにより、電荷発生領域で発生した電荷の排出を制御する第２の排出制御手段とを備えた固体撮像素子が二次元的に複数配備された固体撮像素子であって、
上記ゲート電極が所定の第１の方向に延在してその第１の方向に並ぶ複数の固体撮像素子のゲート電極同士を繋ぎ、
上記ソース領域が上記第１の方向とは交わる第２の方向に延びる配線に接続されることによりその第２の方向に並ぶ複数の固体撮像素子のソース領域同士が接続されたものであることを特徴とする。
【００２５】
ここで、上記転送制御手段は、電荷発生領域と電荷蓄積領域との間に、二次元的に配列された複数の固体撮像素子について電位障壁を同時に取り除くものであり、
上記第１の排出制御手段は、電荷蓄積領域に蓄積した電荷の排出経路上に、電位障壁を、前記第１の方向に並ぶ複数の固体撮像素子については同時に、かつ上記第２の方向に並ぶ複数の固体撮像素子については順次取り除くものであり、
上記第２の電荷排出手段は、電荷発生領域で発生した電荷の排出経路上の電位障壁を、二次元的に配列された複数の固体撮像素子について同時に形成するものであることが好ましい。
【００２６】
さらに、上記目的を達成する本発明の固体撮像素子の駆動方法は、
光の照射を受けて電荷を発生する電荷発生領域を有する所定の基板上に形成された受光部と、
電荷発生領域で発生した電荷の転送を受けてその電荷を蓄積する電荷蓄積領域を有し、蓄積した電荷量に応じた信号を発生する検出部と、
電荷発生領域と電荷蓄積領域との間に電位障壁を除去自在に形成することにより、電荷発生領域で発生した電荷の電荷蓄積領域への転送を制御する転送制御手段と、
電荷蓄積領域に蓄積した電荷の排出経路上に電位障壁を除去自在に形成することにより、電荷蓄積領域に蓄積した電荷の排出を制御する第１の排出制御手段と、
電荷発生領域で発生した電荷の排出経路上に電位障壁を除去自在に形成することにより、電荷発生領域で発生した電荷の排出を制御する第２の排出制御手段とを備えた固体撮像素子の駆動方法であって、
上記第２の排出制御手段に、電荷発生領域で発生した電荷の排出経路上に電位障壁を形成させることにより、電荷発生領域で発生した電荷の電荷発生領域への蓄積を開始させる第１ステップと、
上記転送制御手段に、電荷発生領域と電荷蓄積領域との間に形成されている電位障壁を取り除かせることにより電荷発生領域で発生した電荷を電荷蓄積領域に転送させる第２ステップと、
上記転送制御手段に、電荷発生領域と電荷蓄積領域との間に電位障壁を形成することにより電荷発生領域から電荷蓄積領域への電荷の蓄積を禁止する第３ステップと、
上記検出部に、電荷蓄積領域に蓄積した電荷量に応じて変化した閾値電圧に応じた第１の信号を生成させる第４ステップと、
上記第１の排出制御手段に、電荷蓄積領域に蓄積した電荷の排出経路上に形成されている電位障壁を取り除かせることにより電荷蓄積領域に蓄積した電荷を排出させる第５ステップと、
上記第１の排出制御手段に、電荷蓄積領域に蓄積した電荷の排出経路上に電位障壁を形成させる第６ステップと、
上記第３ステップの実行と同時あるいはその第３ステップを実行した後の任意のタイミングで、上記第２の排出制御手段に、電荷発生領域で発生した電荷の排出経路上の電位障壁を取り除かせる第７のステップとを有することを特徴とする。
【００２７】
ここで、上記本発明の固体撮像素子の駆動方法において、上記第６ステップを実行した後、上記検出部に、電荷蓄積領域に蓄積した電荷が排出された後の閾値電圧に応じた第２の信号を生成させる第８ステップを有することが好ましい。
【００２８】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００２９】
図１は、本発明の一実施形態としてのＭＯＳ型固体撮像素子の配列状態を示した平面図である。
【００３０】
この図１に示すＭＯＳ型固体撮像素子１０は、受光部１００と検出部２００とがペアとなって構成されており、この受光部１００と検出部２００とからなるＭＯＳ型固体撮像素子１０が二次元的に多数配列されている。
【００３１】
図２は、図１に示す一点鎖線Ａ−Ａに沿う、ＭＯＳ型固体撮像素子１つ分の断面図、図３は、図２に示すＭＯＳ型固体撮像素子１つ分の断面のうちの、オーバフロードレインの部分の拡大断面図である。
【００３２】
このＭＯＳ型固体撮像素子１０は、図２に示すように、Ｐ型の基板１１上にＮウェル１２が形成されており、受光部１００においては、そのＮウェル１１内に光照射を受けて電荷（ホール）を発生するＰ型の電荷発生領域（ＰＤ）１３が形成されている。また、この電荷発生領域１３の表層を覆うように、Ｎ型のカソード領域１４が広がり、さらにその表層には、絶縁膜１５が形成されている。カソード領域１４は、検出部２００に形成されたＭＯＳトランジスタのドレイン領域を兼ねている。図２には、カソード領域１４にドレインコンタクト１６が接続されているように示されているが、これは解かり易さのためであり、このドレインコンタクト１６は、実際は、図１に示すように、ソースコンタクト１７と縦方向に交互に並ぶ位置に形成されている。この受光部１００は、Ｐ型の電荷発生領域１３とＮ型のカソード領域１４とによりフォトダイオードが形成されている。
【００３３】
また、この受光部１００には、電荷発生領域１３と繋ったＰ型の電荷抜取領域１８が形成されている。この電荷抜取領域１８は、図３に示すように、電荷発生領域１３に繋がる部分以外は、その周囲がＮ型の素子分離領域１９とＮ型のカソード領域１４で取り囲まれるとともに、底部がＮ型のウェル１２で覆われている。ドレイン領域１４および素子分離領域１９は、電荷発生領域１３の回りに広く広がっており、図１に示すドレインコンタクト１６の下部にも広がっている。電荷抜取層１８は、さらに、Ｐ型の領域２０、ポリシリコン２１およびメタル２２を介してオーバフロードレインコンタクト２３に接続されている。このメタル２２は、絶縁層３０上に形成されており、絶縁層３０に形成されたコンタクトホール３０ａを経由してポリシリコン２１に接続されている。さらに、Ｐ型の領域２０はその周囲がＮ型のチャネル領域３４で囲まれている。電荷発生領域１３で発生したプラス電荷（ホール）は、オーバフロードレインコンタクト２３に例えばＶｅｌｓ＝Ｌｏｗ（例えば、−５．０Ｖ）の電圧が印加されると、電荷抜取領域１８を経由してオーバフロードレインコンタクト２３から排出され、電荷発生領域１３の電荷が空になる。一方、オーバフロードレインコンタクト２３に例えばＶｅｌｓ＝Ｈｉｇｈ（例えば、３．３Ｖ，０．０Ｖ）の電圧が印加されると、電荷発生層１８と電荷発生領域１３との間に電位障壁が形成され、電荷発生領域１３で発生した電荷は排出されずにその電荷発生領域にとどまる状態となる。ここで、オーバフロードレイン領域は、その本来の目的である電荷発生領域１３に局所的に強い光照射が行なわれて、当該領域の光発生電荷が溢てブルーミングの発生を防止する機能を有するものであり、従って上記Ｖｅｌｓ＝Ｈｉｇｈにおいても上記ブルーミング成分を排出できるように設定される。
【００３４】
また、検出部２００には、図２に示すように、ホールポケット（ＨＰＫ）２４が形成されている。このホールポケット２４は、Ｎウェル１２上に形成されたＰ型の領域であり、電荷発生領域１３で発生した電荷（ホール）の転送を受けて蓄積する。電荷発生領域１３とホールポケット２４との間には、Ｎウェル１２の一部が延在したトランスファ領域１２ａが形成されている。また、ホールポケット２４の中央部には、その周囲がホールポケット２４に取り囲まれるようにしてＮ型のソース領域２５が形成されており、そのソース領域２５にはソースコンタクト１７が接続されている。さらに、ホールポケット２４とトランスファ領域１２ａの表層には、カソード領域１４とソース領域とを繋ぐようにＮ型チャネル領域２６が形成されている。そのチャネル領域２６の表層には絶縁膜１５が広がり、チャネル領域２６との間に絶縁膜１５を挟んだ位置にポリシリコンからなるゲート２７が形成されている。そのゲート２７は、ゲートコンタクト２８に接続されている。
【００３５】
ホールポケット２４には、電荷発生領域１３から転送されてきた電荷が洩れ出さないように蓄積しておく必要があり、このため、このホールポケット２４は、その底部および周囲がＮ型のウェル１２（トランスファゲート領域１２ａ）で取り囲まれており、ゲート２７は、図１に示すように、中央にソースコンタクト１７用の孔が空いたドーナッツ状に形成されている。このゲート２７は、図１の左右方向に並ぶ素子のゲート同士がポリシリコンでライン状に連結されている。また、基板１１上の、Ｎ型のウェル１２の一部が延在した領域１２ｂを挟んでホールポケット２４に対向する位置に、Ｐ型のウェル領域２９が形成されている。このＰ型のウェル領域２９は、ホールポケット２４に蓄積された電荷（ホール）を基板１１側に排出するのに役立つ。検出部２００には、このようなゲート、ドレイン（フォトダイオードのカソードと兼用）、およびソースからなるＭＯＳトランジスタが構成されている。
【００３６】
詳細は後述するが、ゲートコンタクト２８、ドレインコンタクト１６、およびソースコンタクト１７への電圧のかけ方によって、電荷発生領域１３とホールポケット２４との間の電位障壁が取り除かれて、電荷発生領域１３で発生してその電荷発生領域に溜まっていた電荷（ホール）がホールポケット２４に転送され、それらのコンタクト２８，１６，１７への電圧のかけ方を変えることにより電荷発生領域１３とホールポケット２４との内に電位障壁が形成されてそれらの間での電荷（ホール）の転送が禁止される。
【００３７】
ホールポケット２４に電荷（ホール）が蓄積するとその蓄積量に応じてこの検出部２００のＭＯＳトランジスタの閾値電圧が変化し、そのソース−ドレイン間を流れる電流がその閾値電圧に応じて変化し、その電流に応じて変化するソース電位を検出することにより、ホールポケット２４に蓄積した電荷量、すなわち電荷発生領域で発生した電荷量、さらに言えば電荷発生領域に照射した光の光量に応じた信号を得ることができる。
【００３８】
さらに、ゲートコンタクト２８、ドレインコンタクト１６、およびソースコンタクト１７に印加する電圧によって、ホールポケット２４に蓄積していた電荷（ホール）がＰ型ウェル領域２９を経由して基板１１に排出される。
【００３９】
図１に示す平面図において、オーバフロードレインコンタクト２３には、二次元的に配列された多数の固体撮像素子のいずれについても同じ電圧を印加すればよく、したがってそれら多数の素子のオーバフロードレインコンタクト２３は全て共通の端子に接続される。またドレインコンタクト１６も同様であり、二次元的に配列された多数の固体撮像素子のドレインコンタクト１６が全て共通の端子に接続される。これに対し、ソースコンタクト１７は、図１に縦方向に並ぶ固体撮像素子のソースコンタクトが縦に延びる配列（図示せず）によって相互に接続される。前述したように、ゲート２７は、図１の横方向に延びるポリシリコンによって、横方向に並ぶ固体撮像素子のゲートが相互に接続されている。
【００４０】
図４及び図５は、図１〜図３に示すＭＯＳ型固体撮像素子の動作と、そのＭＯＳ型固体撮像素子への印加電圧との関係を示す図、図６は、各種動作時の電荷（ホール）の動きを示す図である。
【００４１】
まず、図４に基づいて、本発明の固体撮像素子における撮影フィールド（或いはフレーム）毎の動作について説明する。本発明の固体撮像素子における電子シャッタ動作としては、代表的に図４における電子シャッタ（ａ）、（ｂ）及び（ｃ）の動作を採りうる。
【００４２】
電子シャッタ（ａ）の動作は、固体撮像素子が毎フィールド（フレーム）毎に電荷蓄積及び電荷読出しを並行して行なわせる動作であり、図２に示すオーバーフロードレイン電圧ＶｅｌｓをＨｉｇｈ状態としたまま、各フィールドの垂直帰線期間内において、電荷発生領域１３とホールポケット２４との間の電位障壁のみをＨｉｇｈ状態→Ｌｏｗ状態→Ｈｉｇｈ状態に制御させることによって、それまでに電荷発生領域１３における光照射により発生・蓄積した電荷（ホール）をホールポケット２４に転送・蓄積して映像信号の読み出しを行なう動作を示している。これを更に詳細に示せば、図４の電子シャッタ（ａ）において、先行するフィールド０（フレーム０）期間に電荷発生領域１３で発生・蓄積された電荷が、垂直帰線期間においてホールポケツト２４に転送され、その後のフィールド１（フレーム１）期間において映像信号として読出しが行なわれるとともに、電荷発生領域１３に光照射により電荷（ホール）を発生・蓄積するようになっている。このように、電荷発生領域１３に次のフィールド（フレーム）の電荷蓄積を行なわせながら、その電荷蓄積と同時に、電荷蓄積領域に蓄積された電荷に応じた信号を読み出すことができる。
【００４３】
電子シャッタ（ｂ）の動作は、上記した電子シャッタ（ａ）の動作に加えて、図２に示す電荷発生領域１３における光照射により発生・蓄積した電荷（ホール）をホールポケツト２４に転送・蓄積した直後から、任意のタイミングまでオーバーフロードレイン電圧ＶｅｌｓをＬｏｗ状態としてそれまでに電荷発生領域１３における光照射により発生・蓄積した電荷（ホール）を電荷抜取領域１８に抜き取り、しかる後オーバーフロードレイン電圧ＶｅｌｓをＨｉｇｈ状態にしてそれ以降の電荷発生領域１３における光照射により発生・蓄積した電荷（ホール）を蓄積するようにしたものである。このようにすることにより、電荷発生領域１３に次のフィールド（フレーム）の電荷蓄積を行なわせながら、その電荷蓄積と同時に、電荷蓄積領域に蓄積された電荷に応じた信号を読み出すことができるとともに、任意の時聞における電荷発生領域１３における光照射により発生・蓄積した電荷（ホール）を蓄積することができる。
【００４４】
更に、電子シャッタ（ｃ）の動作は、上記した電子シャッタ（ｂ）の動作に加えて、フィールド０（フレーム０）において電荷発生領域１３における光照射により発生・蓄積した電荷（ホール）をホールポケツト２４に転送・蓄積することを省き、この電荷（ホール）の発生・蓄積を次のフィールド１（フレーム１）期間中継続して行なわせ、次の垂直帰線期間においてホールポケツト２４に転送され、その後のフィールド２（フレーム２）期間において映像信号として読出しを行なわせるようにしたものである。これにより、フィールド（フレーム）期間を越えた長時間の電子シャッタを行なわせることが可能となる。
【００４５】
図４に示した電子シャッタ（ａ）〜（ｃ）のいずれにおいても、全てのセルにおける電荷発生領域１３における光照射により発生・蓄積した電荷（ホール）を一斉にホールポケット２４に転送・蓄積することができ、更に、（ｂ）及び（ｃ）においては全てのセルにおける電荷発生領域１３における光照射によリ発生・蓄積した電荷（ホール）を任意のタイミングまで電荷抜取領域１８に抜き取り、しかる後全てのセルにおけるオーバーフロードレイン電圧ＶｅｌｓをＨｉｇｈ状態にしてそれ以降の電荷発生領域１３における光照射により発生・蓄積した電荷（ホール）を蓄積するようにすることができるので、全てのセルにおける光照射時間を一致させる電子シャッタ動作が可能となる。又、電子シャッタ（ａ）〜（ｃ）のいずれにおいても、電荷発生領域１３に次のフィールド（フレーム）の電荷蓄積を行なわせながら、その電荷蓄積と同時に、電荷蓄積領域に蓄積された電荷に応じた信号を読み出すことができる。
【００４６】
図５は、図４に示す動作を更に詳細に説明するための図面である。ＭＯＳ型固体撮像素子は図１に示すように二次元的に配列されており、ある１つのタイミングでは、図１の横方向に延びるライン（ゲートが接続されて横方向に並ぶライン：１水平ライン）が選択され、その水平ラインにおける縦方向に並ぶセルは順次に選択される。図４に示す選択セルは、今着目している時点において選択されているラインに接続されているセルをいい、非選択セルは、その選択されるラインとは別の水平ラインに接続されているセルをいう。
【００４７】
また、図５「ゲート」、および「ドレイン」は、それぞれ図２に示すゲートコンタクト２８、およびドレインコンタクト１６に印加される、それぞれゲート電圧Ｖｇ、ドレイン電圧Ｖｄを示しており、「ソース」は、ソースコンタクト１７に印加する、あるいは、ソースコンタクト１７から読み出されるソース電圧Ｖｓを示しており、さらに「シャッタ」は、オーバーフロードレインコンタクト２３部に印加されるオーバーフロードレイン電圧Ｖｅｌｓを示している。
【００４８】
図２に示す電荷発生領域１３で発生し、該領域１３に蓄積された電荷（ホール）をホールポケット２４に転送するには、図５の左端に示すように、選択セル、非選択セルのいずれについても、ゲート電圧Ｖｇ＝０．０Ｖ、ドレイン電圧Ｖｄ＝６．０Ｖ、ソース電圧Ｖｓ＝１．２Ｖが印加される。オーバーフロードレイン電圧Ｖｅｌｓは、シャッタ（ａ）およびシャッタ（ｂ）（これらは、図４における電子シャッタ（ａ）および（ｂ）に対応している。）ともに、電荷発生領城１３で発生した電荷が（プルーミングとして作用する過剰電荷を除いて）電荷抜取領域１８側から洩れるのが防止されるよう、Ｖｅｌｓ＝３．３Ｖに保たれている。
【００４９】
上記のように、ゲート電圧Ｖｇ＝０．０Ｖ、ドレイン電圧Ｖ＝６．０Ｖ、ソース電圧Ｖｓ＝１．２Ｖ（図６に示すＶｇ＝Ｌｏｗの状態）が印加されると電荷発生領域１３とホールポケツト２４との間の電位障壁が取り除かれて、図６に実線の矢印で示すように、電荷発生領域１３における光照射により発生した電荷（ホール）がホールポケツト２４に転送される。この転送の動作は、選択セルと非選択セルとで区別なく、二次元的に配列された全てのセルについて一斉に同時に行なわれる。図２においては、図示を省略しているが、セルは電荷発生領域１３部分を除いて表面にアルミニューム等の金属層が積層され、遮光されているので、ホールポケツト２４に転送された電荷はこれ以上の光照射を受けることがなく、転送電荷が保存される。
【００５０】
上記の電荷発生領域１３における光照射により発生した電荷（ホール）のホールポケット２４への転送が終わると、代表的には選択セルおよび非選択セルにおけるゲート電圧が共に、Ｖｇ＝Ｍｉｄｄｌｅ（選択セルにおいてはＶｇ＝３、３Ｖ、非選択セルにおいてはＶｇ＝２．０Ｖ）以上の設定がなされ（図６参照）、これ以降、次のフィールド（フレーム）における転送期間に至るまで、Ｖｇ＝Ｌｏｗ（０．０Ｖ）に設定されることはない、従って全てのセルの読み出し期間中、選択セルおよび非選択セル共に、新たに電荷発生領域１３における光照射により発生した電荷（ホール）のホールポケツト２４への転送が行なわれることはない。
【００５１】
次に、各セルのホールポケツトに蓄積した電荷（ホール）の量に応じた信号の読み取りが行なわれる。最初に第１の読出しライン（第１水平ライン）に接続されたセルの読み出しが行なわれ、次に第２の読出しライン（第２水平ライン）に接続されたセルの読出しが行なわれ、順に最終の読出しライン（最終水平ライン）に接続されたセルの読出しが行なわれて、図４に示す１つのフィールド（フレーム）の読出しが完了する。（図５においては、読出しライン１、２およびｎが例示されている。）読み出しは、各ラインごとに２回行なわれ、ここではそれら２回の読出しを読出し（Ｓ）と読出し（Ｎ）として区別している。読出し（Ｓ）は、ホールポケツト２４に電荷（ホール）が蓄積されているときの読出しであり、読出し（Ｎ）は、ホールポケット２４の電荷（ホール）を排出した後のノイズ成分（バックグランド成分）の読出しである。
【００５２】
読出し（Ｓ）では、選択セル、非選択セル共に、ドレイン電圧Ｖｄ＝３．３Ｖが印加されるが、ゲート電圧に関しては選択セルについてはゲート電圧Ｖｇ＝３．３Ｖ、非選択セルについてはＶｇ＝２．０Ｖが印加される。ゲート電圧Ｖｇ＝２．０Ｖが印加された非選択セルについてはオフ状態（非導通状態）にとどまり、ゲート電圧Ｖｇ−３、３Ｖが印加された選択セルについては、その選択セルのホールポケツトに蓄積された電荷（ホール）の量に応じて変化した閾値電圧に応じた電圧がソースにあらわれる。図５に示す例では、読出しライン１に接続されたセルのうちの１つのセルにソース電圧としてＶｓ＝２．８Ｖが検出されたことが示されている。
【００５３】
次に「クリア」が行なわれる。この「クリア」は選択セルのホールポケツトに蓄積している電荷（ホール）の排出である。このときには非選択セルに関しては、そのホールポケツトに蓄積している電荷（ホール）は排出されずにそのままそのホールポケツトに、蓄積され続けている必要がある。この「クリア」では、これを達成するためにー例では、選択セルのゲート電圧Ｖｇを一旦２．０Ｖとした後ハイインピーダンス状態とし、ドレインもハイインピーダンス状態としてソース電圧Ｖｓ＝６．０Ｖとする。こうすると、選択セルのゲート電圧Ｖｇ＝８．０Ｖ、ドレイン電圧Ｖｄ＝６．０Ｖ（図５に示すＶｇ＝Ｈｉｇｈの状態）となり、その選択セルのホールポケツト２４に蓄積していた電荷（ホール）は図２に示すＰ型ウェル領域２９を経由して基板１１側に排出される。これに対し、非選択セルに関しては、ゲートはハイインピーダンス状態にはされずにゲート電圧Ｖｇ−２．０Ｖが引加されたままの状態に保たれる（図５に示すＶｇ＝Ｍｉｄｄｌｅ＝２．０Ｖの状態となる）。こうすることにより、非選択セルについては、その非選択セルのホールポケットに蓄積されていた電荷は排出されずにそのホールポケツトにとどまることになる。
【００５４】
この「クリア」の後、「クリア」前の「読出し（Ｓ）」と同様にして今度は「読出し（Ｎ）」が行なわれる。図５に示すように、前記「読出し（Ｓ）」と同様に、ゲート電圧Ｖｇ＝３．３Ｖが印加された選択セルについては、その選択セルの「クリア」されたホールポケット状態における閾値電圧に応じた電圧がソースにあらわれる。図５に示す例では、上記「読出し（Ｓ）」が出力されたセルにソース電圧としてＶｓ＝２．０Ｖが検出されたことが示されている。図示を省略しているが、本発明における読み出し回路においては、上記の「読出し（Ｓ）」におけるソース電圧（Ｖｓ＝２．８Ｖ）と、「読出し（Ｎ）」におけるソース電圧（Ｖｓ＝２．０Ｖ）の差分０．８Ｖが映像信号成分として出力されることとなる。
【００５５】
以上の「読出し（Ｓ）」、「クリア」および「読出し（Ｎ）」は水平帰線期間内に行なわれ、その後「水平走査」が行なわれる。
【００５６】
この「水平走査」は、今回選択された還択セルに関し読み出した信号を順次に送り出す走査を言う。この「水平走査」が終了すると、今回選択されたラインの次のラインが選択されて、その新たに選択されたラインに並ぶ選択セルについて前記と同様の読出しが行なわれる。このようにして全てのラインについて読出しが終了すると、図４に示す１つのフィールド（フレーム）の読出しが完了し、次のフィールド（フレーム）読出しのための「転送」が行なわれることとなる。（図４の「電子シャッタ（ａ）」および「電子シャッタ（ｂ）」参照。）
ここで、図５の「シャッタ（ａ）」および「シャッタ（ｂ）」に注目されたい。上述のように、これらは図４の「電子シャッタ（ａ）」および「電子シャッタ（ｂ）に各々対応している。図５の「シャッタ（ａ）」においては転送終了後の読出しライン１の水平消去期間（「読出し（Ｓ）」、「クリア」および「読出し（Ｎ）」期間）中、オーバーフロードレイン電圧Ｖｅｌｓが３．３Ｖが維持されており、これは、電荷発生領域１３で発生しそこに蓄積された電荷（ホール）をホールポケツト２４に転送した直後から、電荷発生領域１３では次のフィールド（フレーム）のための電荷発生・蓄積が開始されていることを意味する。これは、通常のカメラでいうところのシャッタが開いた状態に相当する。
【００５７】
尚、「読出しライン１」において、大半の時間を占める「水平走査」期間中は、オーバーフロードレイン電圧Ｖｅｌｓ＝０．０Ｖに変更されているが、この理由は、「水平走査」期間中はドレイン電圧Ｖｄ＝１．２Ｖに変更されているためＶｅｌｓ＝３．３Ｖに保つことができないことおよびＶｄ＝１．２Ｖに変更されていることからＶｅｌｓ＝０．０Ｖに変更しても、電荷発生領域１３で発生した電荷の排出が防止されるからである。図５の「シャッタ（ａ）」においては、以下同様にして最終読出しラインに至るまで、オーバーフロードレインから電荷の排出を行なうことなく電荷発生領域１３では次のフィールド（フレーム）のための電荷発生・蓄積が行なわれて、図４の「電子シャッタ（ａ）」の動作が行なわれる。
【００５８】
これに対して、図５の「シャッタ（ｂ）」においては、転送終了時にオーバーフロードレイン電圧Ｖｅｌｓが３．３ＶからＶｅｌｓ＝−５．０Ｖに変化している。これは、そのタイミング以降、電荷発生領域１３で発生した電荷をオーバーフロードレインコンタクト２３から排出することを意味している。これは図６におけるＶｅｌｓ＝Ｌｏｗの状態に相当し、電荷発生領域で発生した電荷（ホール）を一点鎖線の矢印で示すように排出する工程を意味し、通常のカメラでいうところの、シャッタが閉じた状態に相当する。このようにして、任意の「読出しラインｎ」の直前まで、電荷発生領域１３で発生した電荷をオーバーフロードレインコンタクト２３から排出することが繰り返される。ー方、「読出しラインｎ」以降、次のフィールド（フレーム）の「転送」に至る最終ラインまで、前記した「シャッタ（ａ）」の動作、即ち水平消去期間中、オーバーフロードレイン電圧Ｖｅｌｓが３．３Ｖに変更され、「水平走査」期間中は、オーバーフロードレイン電圧Ｖｅｌｓ＝０．０Ｖに変更されるが、これは、「読出しラインｎ」以降、最終読出しラインに至るまで、オーバーフロードレインから電荷の排出を行なうことなく電荷発生領域１３では次のフィールド（フレーム）のための電荷発生・蓄積が行なわれて、図４の「電子シャッタ（ｂ）」の動作が行なわれる。このようにして、図４の「電子シャッタ（ｂ）」に示すように、全セルに亘って同時の露光時間の１フィールド（１フレーム）期間より短い時間シャッタを実現できる。尚、「読出しラインｎ」のタイミングは任意に設定することが可能であるので、任意の露光時間を実現することができる。
【００５９】
更に、図４の「電子シャッタ（ｃ）」によれぱ、フィールド０（フレーム０）と、フィールド１（フレーム１）間における、図５左端に示す「転送」工程を省略して、「電子シャッタ（ｂ）」の呼応低を行なうことにより、１フィールド（１フレーム）期間より長い任意の露光時間を実現することも可能である。勿論、「電子シャッタ（ｃ）」において、フィールド２（フレーム２）に記載のＶｅｌｓ＝Ｌｏｗ期間をＶｅｌｓ＝Ｈｉｇｈ状態に変更すれば、フィールド（フレーム）期間の整数倍の露光時間に固定された長時間シャッタ機能を実現することが可能となる。
【００６０】
図７は、固体撮像素子のオーバフロードレインの別の例を示す図である。
【００６１】
図２、図３の場合、オーバフロードレインコンタクト２３が接続されたメタル２２は、ポリシリコン２１を介してＰ型の領域２０に接続されているが、図７の場合、ポリシリコン２１にコンタクトホール２１ａが形成され、メタル２２がＰ型領域２０に直接に接続されている。
【００６２】
図８は、固体撮像素子のオーバフロードレインのさらに別の例を示す図である。
【００６３】
図２、図３に示すオーバフロードレインおよび図７に示すオーバフロードレインの場合、Ｐマイナス（Ｐ−）の電荷抜取領域１８の表層部分にＰプラス（Ｐ＋）の領域が埋め込まれ、電荷発生領域１３で発生した電荷（ホール）は電荷抜取領域１８を経由し、さらにＰプラスの領域２０を経由して排出されるが、図８に示すオーバフロードレインでは、図２、図３および図７のＰマイナス（Ｐ−）の領域１８が省かれ、Ｐプラス（Ｐ＋）の領域２０が本発明にいう電荷抜取領域となっている。このＰプラス（Ｐ＋）の領域２０が電荷発生領域１３に繋がるとともに、その周辺および底部は、電荷発生領域１３に繋がる部分以外Ｎ型の領域で取り囲まれている。また、この図７に示す構造の場合、図２および図３、あるいは図７に示すポリシリコン２１は省かれるとともに、Ｐ型の領域２０は、図７と同様にメタル領域２２に直接に接続されている。
【００６４】
このように、電荷を表面側に抜き取るためのオーバフロードレインは様々な構造のものが考えられる。
【００６５】
尚、これまで説明してきた実施形態は、オーバフロードレインを有する固体撮像素子に関するものであるが、シャッタ速度が一定でよいときは、オーバフロードレインの構造（本発明にいう第２の電荷排出手段）は不用である。また、オーバフロードレインに関しては、電荷発生領域の電荷（ホール）を表面側に排出する構造について説明したが、電荷発生領域の電荷を基板側に排出する構造のものであってもよい。
【００６６】
さらに、上述の実施形態では、本発明にいう第１導電型、第２導電型としてそれぞれＰ型、Ｎ型を選んだときの構造について説明したが、本発明は、本発明にいう第１導電型、第２導電型としてそれぞれＮ型、Ｐ型を選んだ構造のものであってもよい。
【００６７】
【発明の効果】
以上、説明したように、本発明によれば受光面全面について光照射による電荷の蓄積開始を同時に行なうとともに蓄積終了についても受光面全面について同時に行ない、さらに、電荷の蓄積と信号の読出しとを同時に行なうことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態としてのＭＯＳ型固体撮像素子の配列状態を示した平面図である。
【図２】図１に一点鎖線Ａ−Ａに沿う、ＭＯＳ固体撮像素子１つ分の断面図である。
【図３】図２に示すＭＯＳ固体撮像素子１つ分の断面のうちの、オーバフロードレインの部分の拡大断面図である。
【図４】図１〜図３に示すＭＯＳ固体撮像素子の動作と、そのＭＯＳ固体撮像素子への印加電圧との関係を示す図である。
【図５】図４の詳細を示す図である。
【図６】各種動作時の電荷（ホール）の動きを示す図である。
【図７】固体撮像素子のオーバフロードレインの別の例を示す図である。
【図８】固体撮像素子のオーバフロードレインのさらに別の例を示す図である。
【符号の説明】
１０　　ＭＯＳ型固体撮像素子
１１　　基板
１２　　Ｎウェル
１２ａ　　トランスファ領域
１３　　電荷発生領域
１４　　カソード領域
１５　　絶縁膜
１６　　ドレインコンタクト
１７　　ソースコンタクト
１８　　電荷抜取領域
１９　　素子分離領域
２０　　Ｐ型の領域
２１　　ポリシリコン
２２　　メタル
２３　　オーバフロードレインコンタクト
２４　　ホールポケット
２５　　ソース領域
２６　　チャネル領域
２７　　ゲート
２８　　ゲートコンタクト
２９　　ウェル領域
３０　　絶縁層
１００　　受光部
２００　　検出部
【図１】
2004087963.tif 000003
【図２】
2004087963.tif 000004
【図３】
2004087963.tif 000005
【図４】
2004087963.tif 000006
【図５】
2004087963.tif 000007
【図６】
2004087963.tif 000008
【図７】
2004087963.tif 000009
【図８】
2004087963.tif 000010