(57)【要約】【課題】インクジェット記録ヘッド用基板において、電気熱変換体を駆動するスイッチ素子におけるブレークダウン等を防止する。【解決手段】複数の電気熱変換体２４に対して共通に接続されるとともに駆動電源に接続し、複数の電気熱変換体２４に対して電力を供給する第１の配線（駆動電源（ＶＨ）用の配線）と、各スイッチング素子３０のソース領域を接地電位に接続するための第２の配線（高電圧グラウンド用配線（ＧＮＤＨ））と、を備える場合に、第１の配線の抵抗よりも第２の配線の抵抗を小さくする。【選択図】　　　　図７
2004074505.tif 000002
【特許請求の範囲】
【請求項１】
複数個の電気熱変換体と、前記複数の電気熱変換体に対して共通に接続されるとともに駆動電源に接続し、前記複数の電気熱変換体に対して電力を供給するための第１の配線と、前記複数の電気熱変換体を接地電位に接続するための第２の配線と、該第２の配線と前記電気熱変換体との間に設けられ、前記複数個の電気熱変換体に通電するための複数個のスイッチング素子と、を第１導電型の半導体基体上に備えたインクジェット記録ヘッド用基板において、
前記スイッチング素子は、
前記半導体基体の一主表面に設けられた第２導電型の第１の半導体領域と、
チャネル領域を提供するため、前記半導体基体の前記表面であって、かつ、前記第１の半導体領域に隣接して設けられるとともに、前記第１の半導体領域よりも不純物濃度の高い半導体からなる第１導電型の第２の半導体領域と、
前記第２の半導体領域の前記半導体基体と対向する表面に部分的に設けられた第２導電型のソース領域と、
前記第１の半導体領域の前記半導体基体と対向する表面に部分的に設けられた第２導電型のドレイン領域と、
前記チャネル領域上にゲート絶縁膜を介して設けられたゲート電極と、
を有する絶縁ゲート型電界効果トランジスタであり、
前記ドレイン領域側に接続された前記第１の配線の配線抵抗よりも前記ソース領域側に接続された前記第２の配線の配線抵抗を小さくしたことを特徴とする、インクジェット記録ヘッド用基板。
【請求項２】
複数個の電気熱変換体と、前記複数の電気熱変換体に対して共通に接続されるとともに駆動電源に接続し、前記複数の電気熱変換体に対して電力を供給するための第１の配線と、前記複数の電気熱変換体を接地電位に接続するための第２の配線と、該第２の配線と前記電気熱変換体との間に設けられ、前記複数個の電気熱変換体に通電するための複数個のスイッチング素子と、が半導体基体に集積化されたインクジェット記録ヘッド用基板において、
前記半導体基体は、ｐ型領域を主体とするものであり、
前記スイッチング素子は、
前記半導体基体のｐ型領域表面に設けられたｎ型半導体領域と、
チャネル領域を提供するため、該ｎ型半導体領域を貫通して前記半導体基体のｐ型領域表面に至り、かつ、前記ｎ型半導体領域よりも不純物濃度の高い半導体からなるｐ型半導体領域と、
前記ｐ型半導体領域の表面側に部分的に設けられた高濃度のｎ型ソース領域と、
前記ｎ型半導体領域の表面側に部分的に設けられた高濃度のｎ型ドレイン領域と、
前記チャネル領域上にゲート絶縁膜を介して設けられたゲート電極と、
を有する絶縁ゲート型電界効果トランジスタであり、
前記ドレイン領域側に接続された前記第１の配線の配線抵抗よりも前記ソース領域側に接続された前記第２の配線の配線抵抗を小さくしたことを特徴とする、インクジェット記録ヘッド用基板。
【請求項３】
前記第２の半導体領域が、前記半導体基体に隣接して形成されている請求項１に記載のインクジェット記録ヘッド用基板。
【請求項４】
前記第１の配線の配線幅より前記第２の配線幅が大きい、請求項１乃至３に記載のインクジェット記録ヘッド用基板。
【請求項５】
前記ソース領域と前記ドレイン領域が横方向に交互に配置されている請求項１乃至４のいずれか１項に記載のインクジェット記録ヘッド用基板。
【請求項６】
前記ソース領域を間に挟んで２つの前記ゲート電極が配されている請求項１乃至４のいずれか１項に記載のインクジェット記録ヘッド用基板。
【請求項７】
前記複数の電気熱変換体の配列方向と前記複数のスイッチング素子の配列方向が平行である請求項１乃至４のいずれか１項に記載のインクジェット記録ヘッド用基板。
【請求項８】
一つの前記電気熱変換素子に対して少なくとも２つの前記絶縁ゲート型電界効果トランジスタの前記ドレイン領域が接続されているとともに、前記複数個の絶縁ゲート電界効果トランジスタの前記ソース領域は共通に接続されている、請求項１または２に記載のインクジェット記録ヘッド用基板。
【請求項９】
前記絶縁ゲート型電界効果トランジスタの実効チャンネル長が、前記第２の半導体領域と前記ソース領域との横方向の不純物拡散量の差で決定される、請求項１または２に記載のインクジェット記録ヘッド用基板。
【請求項１０】
前記電気熱変換体は、電気的に直列に接続された複数の発熱素子を有しており、前記直列に接続された複数の発熱素子が隣接して配置されていることを特徴とする請求項１乃至４のいずれか１項にインクジェット記録ヘッド用基板。
【請求項１１】
前記発熱素子の直列に接続される個数が２である請求項１０に記載のインクジェット記録ヘッド用基板。
【請求項１２】
前記電気熱変換体は、比抵抗が４５０μΩ・ｃｍ以上のタンタル窒化シリコン材料で形成され、シート抵抗が７０Ω／□以上であることを特徴とする、請求項１乃至１１のいずれか１項に記載のインクジェット記録ヘッド用基板。
【請求項１３】
前記電気熱変換体に対応した吐出口が形成されている請求項１乃至１２のいずれか１項に記載のインクジェット記録ヘッド用基板と、前記電気熱変換体により前記吐出口から吐出される液体を収容する液体収容器と、を有するインクジェット記録ヘッド。
【請求項１４】
請求項１３に記載のインクジェット記録ヘッドと、前記インクジェット記録ヘッドの前記電気熱変換体にエネルギを供給するとともに駆動制御信号を供給する制御器と、を備えたことを特徴とするインクジェット記録装置。
【請求項１５】
前記電気熱変換体にエネルギを供給する電源には、前記インクジェット記録ヘッドを動かすモータヘの電源と同一電圧を用いることを特徴とする、請求項１４に記載のインクジェット記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、吐出口よりインク液滴を吐出させることにより記録などを行うインクジェット記録ヘッドに用いられ、吐出エネルギーを発生する電気熱変換体とその電気熱変換体を駆動するためのスイッチング素子とこれらのスイッチング素子を制御するロジック回路などを有するインクジェット記録ヘッド用基板と、そのようなインクジェット記録ヘッド用基板を有するインクジェット記録ヘッドと、このインクジェット記録ヘッドを用いたインクジェット記録装置と、に関する。
【０００２】
【従来の技術】
熱を用いてインクを吐出口から吐出するインクジェット記録方法にしたがい、各種出力用の端末などとして用いられるインクジェット記録装置には、インクジェット記録ヘッドが搭載される。このインクジェット記録ヘッドには、電気熱変換素子（ヒータ）と、この電気熱変換素子をスイッチする素子（以下、スイッチング素子）と、そのスイッチング素子を駆動するためのロジック回路とを同一基体上に形成したインクジェット記録ヘッド用基板が用いられている。
【０００３】
図２１は、従来の構成によるインクジェット記録ヘッドの一部分を示す模式的な断面図である。単結晶シリコンからなる半導体基体９０１に、ｐ型のウエル領域９１２、高不純物濃度のｎ型のドレイン領域９０８、低不純物濃度のｎ型の電界緩和ドレイン領域９１６、高不純物濃度のｎ型のソース領域９０７、およびゲート電極９１４が形成され、これらによってＭＩＳ型電界効果トランジスタを用いたスイッチング素子９３０を形成している。さらに半導体基体９０１の表面には、蓄熱層９１７および絶縁層としての酸化シリコン層、熱抵抗層９１８としての窒化タンタル膜、配線９１９としてのアルミニウム合金膜、および保護層９２０としての窒化シリコン膜が設けられており、以上で記録ヘッドの基体９４０を形成している。ここでは符号９５０が発熱部となり、発熱部９５０に対向するインク吐出部９６０からインクが吐出される。また、天板９７０は基体９４０と協働して液路９８０を画成している。
【０００４】
【発明が解決しようとする課題】
ところで、前記構造の記録ヘッドおよびスイッチング素子に対して、これまで数多くの改良が加えられてきたが、近年、製品に対して、高速駆動化（より多くの電気熱変換体の配置）、省エネルギ化（電気熱変換体での電力消費率の向上、高電圧駆動）、高集積化（電気熱変換体、平行して配置されるスイッチング素子の配列密度の向上）、低コスト化（１電気熱変換体当たりのスイッチング素子等のサイズ小型化によるチップサイズの小型化による１ウエハ当たりの実質的な取り個数向上、本体のモータ電源電圧（例えば２０〜３０Ｖ）と電気熱変換素子駆動電圧との同一電圧化）、および高性能化（高速スイッチング等によるパルス制御性向上など）がより一層求められるようになった。
【０００５】
しかしながら、電気熱変換素子のような負荷を駆動させるために必要となる大電流下においては、従来のＭＩＳ型電界効果トランジスタ９３０を機能させると、ドレイン−ウエルのｐｎ逆バイアス接合部が高電界に耐えられずリーク電流を発生させ、スイッチング素子として要求される耐圧を満足することができなかった。さらに、スイッチング素子として使用されるＭＩＳ型電界効果トランジスタのオン抵抗が大きいと、ここでの電流の無駄な消費によって、電気熱変換素子を駆動するために必要な電流が得られなくなるという解決すべき課題があった。
【０００６】
それに対して、小型化が可能なＤＭＯＳ（二重拡散ＭＯＳ）トランジスタをドライバとして用いることが、近年提案されている。しかしながら後述するように、ＤＭＯＳトランジスタは、ドレイン耐圧は高いものの、ソース−基板間の耐圧がそれほど高くない。そのため、ＤＭＯＳトランジスタを電気熱変換体のためのスイッチング素子として用いた場合、電気熱変換体に流れる電流とグラウンド配線抵抗との積によるソース電圧の上昇から、ソース−基板間でブレークダウンが発生する可能性がある。
【０００７】
そこで本発明の目的は、大電流を流すことができ、高耐圧で高速駆動、省エネルギー、高集積化可能で印字装置全体でも低コスト実現可能という特徴を有するＤＭＯＳトランジスタを提供するとともに、このＤＭＯＳトランジスタを電気熱変換体のためのスイッチング素子として用いた場合に考慮しなくてはならない、ソース−基板ブレークダウンを防止する手段を提供することにある。
【０００８】
【課題を解決するための手段】
本発明のインクジェット記録ヘッド用基板は、複数個の電気熱変換体と、前記複数の電気熱変換体に対して共通に接続されるとともに駆動電源に接続し、前記複数の電気熱変換体に対して電力を供給するための第１の配線と、前記複数の電気熱変換体を接地電位に接続するための第２の配線と、該第２の配線と前記電気熱変換体との間に設けられ、前記複数個の電気熱変換体に通電するための複数個のスイッチング素子と、を第１導電型の半導体基体上に備えたインクジェット記録ヘッド用基板において、前記スイッチング素子は、前記半導体基体の一主表面に設けられた第２導電型の第１の半導体領域と、チャネル領域を提供するため、前記半導体基体の前記表面であって、かつ、前記第１の半導体領域に隣接して設けられるとともに、前記第１の半導体領域よりも不純物濃度の高い半導体からなる第１導電型の第２の半導体領域と、前記第２の半導体領域の前記半導体基体と対向する表面に部分的に設けられた第２導電型のソース領域と、前記第１の半導体領域の前記半導体基体と対向する表面に部分的に設けられた第２導電型のドレイン領域と、前記チャネル領域上にゲート絶縁膜を介して設けられたゲート電極と、を有する絶縁ゲート型電界効果トランジスタであり、前記ドレイン領域側に接続された前記第１の配線の配線抵抗よりも前記ソース領域側に接続された前記第２の配線の配線抵抗を小さくしたことを特徴とする。
【０００９】
このような本発明のインクジェット記録ヘッド用基体は、典型的には、半導体基体としてｐ型半導体領域を主体とするものを使用する。例えば、本発明のインクジェット記録ヘッド用基体は、複数個の電気熱変換体と、前記複数の電気熱変換体に対して共通に接続されるとともに駆動電源に接続し、前記複数の電気熱変換体に対して電力を供給するための第１の配線と、前記複数の電気熱変換体を接地電位に接続するための第２の配線と、該第２の配線と前記電気熱変換体との間に設けられ、前記複数個の電気熱変換体に通電するための複数個のスイッチング素子と、が半導体基体に集積化されたインクジェット記録ヘッド用基板において、前記半導体基体は、ｐ型領域を主体とするものであり、前記スイッチング素子は、前記半導体基体のｐ型領域表面に設けられたｎ型半導体領域と、チャネル領域を提供するため、該ｎ型半導体領域を貫通して前記半導体基体のｐ型領域表面に至り、かつ、前記ｎ型半導体領域よりも不純物濃度の高い半導体からなるｐ型半導体領域と、前記ｐ型半導体領域の表面側に部分的に設けられた高濃度のｎ型ソース領域と、前記ｎ型半導体領域の表面側に部分的に設けられた高濃度のｎ型ドレイン領域と、前記チャネル領域上にゲート絶縁膜を介して設けられたゲート電極と、を有する絶縁ゲート型電界効果トランジスタであり、前記ドレイン領域側に接続された前記第１の配線の配線抵抗よりも前記ソース領域側に接続された前記第２の配線の配線抵抗を小さくしたことを特徴とする。
【００１０】
本発明においては、前記第２の半導体領域が、前記半導体基体に隣接して形成されているとよい。
【００１１】
また、前記第１の配線の配線幅より前記第２の配線幅を大きくするとよい。前記ソース領域と前記ドレイン領域が横方向に交互に配置されているとよい。前記ソース領域を間に挟んで２つの前記ゲート電極が配されているとよい。前記複数の電気熱変換体の配列方向と前記複数のスイッチング素子の配列方向が平行であるとよい。一つの前記電気熱変換素子に対して少なくとも２つの前記絶縁ゲート型電界効果トランジスタの前記ドレイン領域が接続されているとともに、前記複数個の絶縁ゲート電界効果トランジスタの前記ソース領域は共通に接続されているとよい。前記絶縁ゲート型電界効果トランジスタの実効チャンネル長が、前記第２の半導体領域と前記ソース領域との横方向の不純物拡散量の差で決定されるとよい。
【００１２】
さらに、前記電気熱変換体は、電気的に直列に接続された複数の発熱素子を有し、前記直列に接続された複数の発熱素子が隣接して配置されているとよい。ここで典型的には、前記発熱素子の直列に接続される個数は２である。前記電気熱変換体は、比抵抗が４５０μΩ・ｃｍ以上のタンタル窒化シリコン材料で形成され、シート抵抗が７０Ω／□以上であるようにすることが好ましい。
【００１３】
インクジェット記録ヘッドの前記電気熱変換体にエネルギを供給する電源には、前記インクジェット記録ヘッドを動かすモータヘの電源と同一電圧を用いることが好ましい。
【００１４】
【発明の実施の形態】
次に、本発明の好ましい実施の形態について、図面を参照して説明する。
【００１５】
（実施形態１）
まず、図１〜図４を参照して、本発明の実施形態１の液体吐出装置用のインクジェット記録ヘッド用基板について詳細に説明する。
【００１６】
ｐ型の半導体基体１に、ｎ型のウエル領域２（第１の半導体領域）と、ゲート電極４と、ｐ型のベース領域６（第２の半導体領域）と、ｎ型のソース領域７と、ｎ型のドレイン領域８、９と、コンタクト１１と、ソース電極１２と、ドレイン電極１３とが形成されている。図示一点鎖線で囲む領域はスイッチング素子３０としての絶縁ゲート型電界効果トランジスタを示している。図４の等価回路に示されるように、ソース接地されたスイッチング素子としての絶縁ゲート型電界効果トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のドレインに、負荷としての電気熱変換体３１〜３３の一端がそれぞれ接続している。電気熱変換体３１〜３３の他端は、共通に、電気熱変換体用の電源電圧ＶＨに接続している。絶縁ゲート型電界効果トランジスタＴｒｌ、Ｔｒ２、Ｔｒ３のゲートには、ゲート電圧ＶＧを印加するためのスイッチ３４〜３６が接続している。
【００１７】
電気熱変換体３１〜３３は、半導体基体１の主表面上に、薄膜プロセスによって、集積化され配列されている。同様に、スイッチング素子Ｔｒｌ〜Ｔｒ３は、半導体基体１の主表面に配列されている。必要に応じて、電気熱変換体とスイッチング素子の配列方向を互いに平行にすれば、より集積度を上げることができる。また、この場合には、図１〜３に示すようにスイッチング素子を配列することが好ましいものである。ここでは、電気熱変換体に接続されるトランジスタの構造が全て同じであり、しかも、トランジスタアレイ内におけるトランジスタ間には専用の素子分離領域を必要としない構成を採用している。
【００１８】
１セグメントは、ドレイン領域を間に挟んで２つのゲート電極と２つのソース領域が配された構成となっており、このうちソース領域は隣接するセグメントと共有化されている。
【００１９】
図３に示す例では、２つのセグメントのドレインを電気熱変換体の一方の端子に接続し、共通ソースを０Ｖ（接地電位）のような相対的に低い基準電圧を供給する低基準電圧源（ＧＮＤＨ）に接続している。電気熱変換体の他方の端子は、例えば＋１０〜＋３０Ｖ程度の相対的に高い基準電圧（電源電圧）ＶＨを供給する電源に接続されている。
【００２０】
このインクジェット記録ヘッド用基板の動作について、その概略を説明する。ｐ型半導体基体１及びソース領域７に、例えば接地電位のような基準電圧を与える。そして、電気熱変換体３１〜３３の一方の端子には、高い電源電圧ＶＨを供給する。このうち、例えば、電気熱変換体３１のみに電流を流す場合には、スイッチ３４のみをオンして、スイッチング素子Ｔｒｌを構成する２つのセグメントのトランジスタのゲート４にゲート電圧ＶＧを供給して、スイッチング素子Ｔｒｌをオンする。そうすると、電源端子から電気熱変換体３１、スイッチング素子Ｔｒｌを通して接地端子に電流が流れ、電気熱変換体３１において、熱が発生する。そして、周知のとおり、この熱が液体の吐出に利用される。
【００２１】
本実施形態においては、図２に示すように、予め十分深く形成したウエル領域２を横方向に分離する形にベース領域６を形成する。このウエル領域２とベース領域６はそれぞれトランジスタ３０において、ドレインとチャネルの役割を果たすこととなる。そのため、通常のＭＯＳトランジスタのように、チャネルとなる半導体領域を形成した後にドレインを形成した場合の構造とは逆に、ドレインを形成した後にチャネルを形成することから、ドレインの不純物濃度（ここでは、第１の半導体領域２のドナー濃度）をチャネルの不純物濃度（ここでは、第２の半導体領域６のアクセプター濃度）より低く設定することが可能である。トランジスタの耐電圧はこのドレインの耐電圧で決定され、その耐電圧は通常、ドレインの濃度が低いほど、ドレインの深さが深いほど高くなる。このため、本実施形態によれば、定格電圧を高く設定でき、大電流化を可能とし、高速動作を実現できる。
【００２２】
また、本実施形態によるトランジスタ３０の実効チャネル長は、ベース領域６とソース領域７との不純物の横方向拡散量の差で決定される。この横方向拡散量は物理的係数に基づき決定されるため、実効チャネル長は従来より短く設定でき、オン抵抗を低減することができる。このオン抵抗の低減は、単位寸法あたりの電流を流せる量を大きくすることにつながり、高速動作、省エネルギ、および高集積化が可能となる。
【００２３】
また、ソース領域７を間に挟んで２つのゲー卜電極４が配されており、このベース領域６とソース領域７は、後述のように、どちらもゲート電極４をマスクとして自己整合的に形成できるため、アライメントによる寸法差を生じることがなく、スイッチング素子（トランジスタ）３０をしきい値のばらつきなく製造することができ、高歩留りを実現し、高信頼性を得られる。
【００２４】
また、ウエル領域２を完全に分離するように、ベース領域６が、下地のｐ型半導体基体１に到達し、ベース領域の底部が基体１に隣接するに十分な深さを持つように形成されている。この構造のため、各セグメントの各ドレインを個々に電気的に分離できる。よって、図１〜３のように、専用の素子分離領域を配置することなく、ソース領域７とドレイン領域８、９とを横方向に交互に配置しても、各スイッチング素子の動作が妨げられない。
【００２５】
また、図１及び図２には示されていないが、ｐ型半導体基体１の電位を取出すための拡散層が形成されており、この拡散層とｐ型半導体基体１を介して、ベース領域２を所定の電位に保持することができる。図３では電位取出し用の拡散層は、ｐ型半導体基体１の電位を画定するグラウンド配線（ＧＮＤＬ）と接続するものとしている。
【００２６】
図３、図４に示した形態では、並列接続されたトランジスタの２つのドレイン（２つのセグメント）が、独立して駆動可能な一つの負荷に接続された例を示している。そして、ゲートに負荷を駆動するためのオン信号が与えられると、トランジスタがオン状態となり、一つのドレインからその両側にあるチャネルを通して共通化されたソースに電流が流れるように構成されている。前述したとおり、隣接セグメント間では、境界にあるソースを共通に使うことができる。これにより、本実施形態のトランジスタをアレイ状に配置し、液体吐出装置として使用する場合に、各トランジスタ間に特別に、ｐｎ接合分離用の半導体や、ＬＯＣＯＳやトレンチ分離用の誘電体などからなる、専用の素子分離領域などを形成する必要がなく、図２、３に示すような簡単な層横成で、大電流を流せる高集積化されたインクジェット記録ヘッド用基板を実現でき、低コスト化が可能となる。
【００２７】
加えて、ｐ型の半導体基体１にドレインから流れるリーク電流を十分に抑制できる。
【００２８】
ここで、インクジェット記録ヘッド用基板に搭載されるスイッチング素子３０としての絶縁ゲート型電界効果トランジスタを上述の構成（ＤＭＯＳトランジスタ）にすることにより、新たに考慮すべき課題を本発明者は発見した。
【００２９】
すなわち、ソース領域と基板との間の耐圧の低下である。これはインクジェット記録ヘッド用基板特有の問題であると考えられる。
【００３０】
これについて、以下に詳細に説明する。
【００３１】
図５は、インクジェット記録ヘッド用基板上での各素子の配置を示す平面図である。このインクジェット記録ヘッド用基板２１は、略矩形状を有し、中央部に、長手方向に延びる貫通孔としてインク供給口２０が形成されている。インク供給口２０の両側に沿って、複数の電気熱変換体２４（図３、図４での電気熱変換体３１〜３３に対応）が設けられている。この電気熱変換体２４は、インク供給口２０を介してこのインクジェットヘッド用基板２１の紙面裏面側から供給されてきた液体（インク）を加熱して発泡させ、電気熱変換体に対面して設けられている吐出口からインク液滴を吐出させるためのものである。電気熱変換体２４をはさんでインク供給口２０の反対側には、各電気熱変換体３４ごとに、スイッチング素子３０が設けられている。さらに、インクジェットヘッド用基板２１には、ロジック回路部２３と、記録装置本体部側から電源と信号とをこのインクジェットヘッド用基板２１に供給するための複数のパッド２２とが設けられている。ロジック回路部２３は、パッド２２を介して記録装置本体側から信号が与えられた際に、その信号に基づいて各スイッチング素子３０のオン／オフを制御する、ロジック回路を含んでいる。
【００３２】
ここで、図３について上記では、単にｐ型半導体基体１及びソース領域７に、接地電位のような基準電圧を与えて、電気熱変換体３１〜３３の一方の端子には、高い基準電圧（電源電圧）ＶＨを供給する場合の動作について説明したが、図５に示したような実際のインクジェット記録ヘッド用基板においては、数１００ノズル分の電気熱変換体が一列に配置されており、それら全ての電気熱変換体へ供給されるエネルギが一定となるべく、配線抵抗の合わせ込みがなされている。
【００３３】
図５にも示されるように、パッド２２から各電気熱変換体２４への配線長は、電気熱変換体２４ごとに異なっており、そのままの状態では、配線の抵抗も異なることとなる。配線抵抗が異なると、電気熱変換体２４での発熱量も異なることとなって、吐出口ごとのインク吐出量の不均一を生じさせることの原因となる。。したがって、インクジェット記録ヘッド用基板においては、異なる配線長であっても各電気熱変換体ごとの配線抵抗ができるだけ揃うように配線幅を段階的に変えるなどの手法を採用して、配線抵抗の合わせ込みが行われているのである。そして、このような配線抵抗の合わせ込みは、もともと相対的に配線抵抗が高かった電気熱変換体を基準として行われるものであり、その結果、全体としては電気熱変換体の配線抵抗が、比較的高く設定されることになる。
【００３４】
図３、図４においては、電源電圧ＶＨ側のパッド２２から電気熱変換体３１〜３３に到る上述の配線抵抗がそれぞれ抵抗ＲＶＨで示されている。
【００３５】
電気熱変換体３１〜３３とそれに対応するスイッチング素子３０（トランジスタＴｒ１〜Ｔｒ３）とは近接して配置されており、その間の配線抵抗は無視できる。そして、トランジスタＴｒ１〜Ｔｒ３のソースからグラウンド（ＧＮＤ）用のパッド２２までの配線抵抗が抵抗ＲＳで示されている。特にトランジスタＴｒ１〜Ｔｒ３側の配線抵抗Ｒｓは、スイッチング素子３０に対するソース抵抗として作用する。その結果、その抵抗値と電気熱変換体に流れる電流（すなわちスイッチング素子３０のドレイン電流）との積によって表わされる電位差が、スイッチング素子３０のソース領域と電気熱変換体グラウンド（ＧＮＤＨ）の端子（図３参照）の間に発生する。一方、上記のｐ型半導体基体１の電位を確定するグラウンド配線（ＧＮＤＬ）は電気熱変換体とは独立した配線となっており、電気熱変換体に流れる電流による電位の変化は、この配線では基本的には起こらない。したがって、通常のインクジェット記録ヘッド用基板の形態においては、ｐ型半導体基体１すなわちスイッチング素子３０のｐ型ベース領域６（第２の半導体領域）とスイッチング素子３０のソース領域７との間のｐｎ接合に、電気熱変換体を駆動した際には、逆バイアスが印加される形態となっている。なお、電気熱変換体グラウンド（ＧＮＤＨ）と基体電位確定用のグラウンド配線（ＧＮＤＬ）とは図示破線で示すように電気的には接続されるものの、その接続箇所は、インクジェット記録ヘッド用基板上ではなく、一般に、記録装置本体側である。そのため、電気熱変換体グラウンド（ＧＮＤＨ）配線の引き回しによる配線抵抗、およびそれによる電位発生が無視できないのである。
【００３６】
ここで本発明においては、上述したようにＤＭＯＳトランジスタ構造を採用し、スイッチング素子３０において、高耐圧、省エネルギ、小型化を達成すべく、ウエル領域２に対してｐ型ベース領域６（第２の半導体領域）での不純物濃度が高くなっている。この構造は、高耐圧、省エネルギ、小型化につながるが、その一方で、ｐ型不純物濃度が比較的高いために、ソース領域７とｐ型ベース領域６の間の逆バイアス耐圧は従来に比べて低下する。
【００３７】
図６は、スイッチング素子３０として上述したＤＭＯＳトランジスタを用いる場合においてソース領域と基板との間の耐圧を考慮することの必要性について、従来のＭＩＳ型電界効果トランジスタを用いる場合と対比しながら、説明する図である。
【００３８】
図６（ａ）は従来のＭＩＳ型電界効果トランジスタの断面構成を示している。このＭＩＳ型電界効果トランジスタは、図２１を用いて示したものと同じであるが、図６（ａ）では、基板電位を与えるためのｐ＋拡散層９０９がｐ型ウエル領域９０２の領域表面の一部に設けられていることが明示されている。このｐ＋拡散層９０９は、基板電位を確定するためのグラウンド配線（ＧＮＤＬ）に接続されている。
【００３９】
一方、図６（ｂ）は、上述した本実施形態でのスイッチング素子３０の断面構成を示す図であり、ここでは、図１〜図３を用いて示したものと同じスイッチング素子３０が描かれている。ただし、半導体基体１の電位を固定するために、ソース領域を形成するためのものとは別にベース領域６が形成され、このベース領域６の領域表面の一部に、電位取出し用のｐ＋拡散層１９が設けられていることが明示されている。
【００４０】
図６（ａ）に示す従来のＭＩＳ型電界効果トランジスタ（スイッチング素子）では、ソース領域９０７と電気熱変換体用のグラウンド配線（ＧＮＤＨ）との間の配線抵抗によりソース領域９０７の電位が持ち上がって、ソース領域９０７と基板９０１（ｐ型ウエル領域９０２）との間のｐｎ接合領域に逆電位が印加される状態となっても、ｐ型のウエル領域９０２側でのｐ型不純物濃度が低いため、このｐｎ接合領域での耐圧に問題は生じていなかった。
【００４１】
一方、図６（ｂ）に示す本実施形態のスイッチング素子３０でも、ソース電位が基板１より高い場合には、ｎ型のソース領域７とｐ型のベース領域６との間のｐｎ接合に逆バイアスが印加されることとなり、ｎ型のソース領域７は半導体基体１から電気的に分離されることになる。ここで、ＤＭＯＳトランジスタであるこのスイッチング素子３０では、チャネルを形成するｐ型ベース領域６がｐ型の半導体基体１と接続する構成を有し、ｐ型ベース領域におけるｐ型不純物濃度が、図６（ａ）などに示した従来のスイッチング素子におけるｐ型ウェル領域９０２における不純物濃度よりも高くなっている。そのため、本実施形態のスイッチング素子３０では、ソース領域７とベース領域６（半導体基体１）との間のｐｎ接合の逆耐圧が、図６（ａ）に示す従来のスイッチング素子におけるソース領域９０７とｐ型ウェル領域９０２（半導体基体９０１）との間のｐｎ接合の逆耐圧よりも小さくなってしまった。そのためＧＤＮＨ配線の配線抵抗Ｒｓと電気熱変換体に流れる電流との積によって表わされる電圧（ソース電位）を抑える考慮が必要となるのである。
【００４２】
そこでこの実施形態では、スイッチング素子の逆バイアス耐圧が低下傾向にあることに対応すべく、図７に示すように、電気熱変換体２４にエネルギを供給する電源電圧（ＶＨ）側配線すなわち電気熱変換体用パワー配線２９Ａの配線抵抗値ＲＶＨに比べて、スイッチング素子３０のソース領域に接続されて最終的に記録装置本体のグラウンドに接続されることとなる電気熱変換体用グラウンド（ＧＮＤＨ）配線２９Ｂの配線抵抗値ＲＳが小さくなるように構成することとした。
【００４３】
これにより基板上の配線パターンを集積する限られたエリア内で、配線をレイアウトする際に耐圧の問題を効果的に低減することができる。
【００４４】
図７は、図５の拡大部を拡大した図に相当する。このように配線抵抗値を設定するためには、図６に示すように、配線を構成しているＡｌ（アルミニウム）などの配線幅を、ＶＨ側の配線２９Ａに比べてＧＮＤＨ側の配線２９Ｂで幅広とすることにした。電源電圧（ＶＨ）側配線２９Ａは、電源電圧用のパッド２２Ａに接続し、電気熱変換体用グラウンド（ＧＮＤＨ）配線２９Ｂは、ＧＮＤＨ用のパッド２２Ｂに接続している。その結果、パッド２２Ａは、ＶＨ配線２９Ａの配線抵抗ＲＶＨを介して電気熱変換体２４に接続し、パッド２２Ｂは、ＧＮＤＨ配線２９Ｂの配線抵抗ＲＳを介してスイッチング素子３０のソースに接続することになる。さらに、基板電位を接地電位に固定するためのＧＮＤＬ配線２９Ｃが設けられ、この配線２９ＣはＧＮＤＬ用のパッド２２Ｃに接続している。ここでＧＮＤＨ配線２９Ｂには大電流が流れるが、ＧＮＤＬ配線２９Ｃには大電流は流れない。
【００４５】
さらにこの実施形態では、ＧＮＤＨ配線２９Ｂの抵抗値を下げるだけでなく、本発明の特徴を生かして電気熱変換体２４に供給する電源電圧値を上げるとともに、電気熱変換体の抵抗値を高く設定することで、電気熱変換体で消費するエネルギを実質的に変えることなく、ＶＨ配線２９ＡおよびＧＮＤＨ配線２９Ｂに流れる電流値を下げる形態も採用した。電気熱変換体２４の抵抗値を高くするために、この実施形態では、電気熱変換体の材料として、従来の窒化タンタルの代わりに、タンタル窒化シリコンなどの比抵抗が高くて熱に対しても抵抗値が安定している材料を採用した。そのような材料での比抵抗は、従来の４５０μΩ・ｃｍ未満に対して４５０μΩ・ｃｍ以上となる。本実施形態では、電気熱変換体２４の形状を従来と同じとしたときに、電気熱変換体材料として比抵抗が８００〜１０００μΩ・ｃｍのものを採用することにより、電気熱変換体のシート抵抗値が２００Ω／□となるようにした。
【００４６】
抵抗値を上げる別の手法として、図８に示すように、１つのスイッチング素子３０に対して分離された発熱素子を２つ以上有し、これらの発熱素子が電気的には直列に接続されるとともに隣接して配置するように、電気熱変換体２４を構成するというものがある。図示した例では、２つ発熱素子２４Ａ、２４Ｂが設けられている。ここで発熱素子とは、電気熱変換体と同様の構成を有し、液体（インク）に対して吐出エネルギーを付与するものであるが、複数個集合することによって、１つの電気熱変換体と同様の機能を発揮するもののことをいう。電気熱変換体２４の前面に形成される吐出口は、一般に真円か真円に近い楕円形状であり、そのため、電気熱変換体による発熱面としては、あまりに細長い形状は好ましくないことになる。発熱面としての形状に対する制約を満たしつつ、電気熱変換体２４の抵抗値を向上するためには、このように、複数の発熱素子２４Ａ、２４Ｂが電気的には直列に接続するとともに配置としては隣接するようにし、全体としてみたときには１つの正方形に近い発熱面を形成するようにすることが好ましい。
【００４７】
このように構成することで、発泡に寄与する領域は、従来のものから大きな変化がない正方形の形状に近い形態ながら、電気熱変換体としての抵抗値は従来の４倍程度とすることが可能になった。
【００４８】
図９は、図８の構成に対応する等価回路図である。パッド２２Ｃから電位固定用のグラウンド（ＧＮＤＬ）配線２９Ｃを介して、スイッチング素子３０の基板電位が与えられ、パッド２２Ｂは電気熱変換体用グラウンド（ＧＮＤＬ）配線２９Ｂの配線抵抗ＲＳを介してスイッチング素子３０のソースに接続し、パッド２２Ａは電気熱変換体用パワー配線２９Ａの配線抵抗ＲＶＨを介して電気熱変換体２４に接続していることが示されている。上述したように、ＲＳ＜ＲＶＨである。
【００４９】
次に、従来の電気熱変換体に印加していた電圧、従来の抵抗値に対して、本実施形態の構成を採用することにより、具体的にどの程度、省エネルギが達成されたかについて説明する。
【００５０】
従来のインクジェット記録装置においては、電気熱変換体に対して１６〜１９Ｖの電源電圧が用いられていたが、本実施形態においては、スイッチング素子として上述したＤＭＯＳトランジスタが使用できるようになったため、電気熱変換体に対する電源電圧として、印字装置（記録装置）本体のモータに対する電源電圧と同一あるいはそれと同程度の２０〜３０Ｖを使用することができる。ここでは、２４Ｖの印加電圧とした。この場合、電気熱変換体の抵抗値を変えない場合、電源電圧の上昇に伴なって流れる電流が増加して電気熱変換体での消費エネルギーが増大するだけでなく、電気熱変換体にエネルギを供給する配線での抵抗によってスイッチング素子のソース電位（対ｐ型基板）が上昇することで、スイッチング素子におけるソース−ウエル（基板）間の耐圧も厳しくなる。そこで本実施の形態では、電気熱変換体を構成する抵抗体薄膜として、従来のシート抵抗が１００Ω／□のものはなくて２００Ω／□のものを使用した。電気熱変換体のサイズとしては、３７×３７μｍのものを用いた。また、電気熱変換体への配線の抵抗は、電源接続側が３０Ω（ここで３０Ωは電気熱変換体近傍の電源側の電極配線部からインクジェット記録ヘッド用基板のパッドまでを測定）、スイッチング素子のソース側は１０Ω（ここで１０Ωはスイッチング素子のソース近傍の配線部からインクジェット記録ヘッド用基板のパッドまでを測定）であるとした。この条件では、スイッチング素子をオンとすることで電流は約１００ｍＡ流れるが、ソース側の配線抵抗１０Ωで発生する電圧は約１Ｖであり、この程度のソース電圧であれば、ソースと基板との耐圧に対して問題なく対応できた。
【００５１】
電気熱変換体の抵抗を大きくする別の例として、１２×２７μｍのサイズの発熱素子領域を電気的には直列に２個形成し、配置の上では約３μｍの間隔で隣接するようにすることで電気熱変換体を構成し、ほぼ、２７×２７μｍのサイズ相当とした。この場合、電気熱変換体としてシート抵抗が約８０Ω／□のものを用いたが、抵抗値としては４．５倍の約３６０Ωとなり、シート抵抗２００Ω／□を用いたものより高い抵抗値を実現することができ、流れる電流をさらに小さくすることができた。こうすることで、スイッチング素子におけるソース−基板間の耐圧範囲にソース電位を抑えることができるとともに、配線部の抵抗によるロスを低減でき、全体としての省エネルギも同時に達成することができた。
【００５２】
（実施形態２）
本発明の実施形態２による液体吐出装置用の半導体装置（インクジェット記録ヘッド用基板）の基本構成は、上述した実施形態１と同じである。両者の主たる相違点は、ドレイン領域８、９の位置とその形成工程である。
【００５３】
図１０は、実施形態２による液体吐出装置用のインクジェット記録ヘッド用基板の平面構成を、図１１は断面構成を示している。
【００５４】
そして、このインクジェット記録ヘッド用基板の製造方法は、概略、複数個の電気熱変換体と、前記複数個の電気熱変換体に電流を流すための複数個のスイッチング素子とが第１導電型の半導体基体に集積化された、半導体装置の製造方法において、前記第１導電型の半導体基体１の一主表面に第２導電型の半導体層２を形成する工程（図１１の（ａ））と、前記半導体層上にゲート絶縁膜２０３を形成する工程と、前記ゲート絶縁膜上にゲート電極４を形成する工程（１の（ｂ））と、前記ゲート電極をマスクとして第１導電型の不純物をドーピングする工程（図１１の（ｃ））と、前記第１導電型の不純物を前記第２導電型の半導体層よりも深くなるように拡放して半導体領域６を形成する工程（図１１の（ｄ））と、前記ゲート電極をマスクとして前記半導体領域６の表面側に第２導電型のソース領域７を、また前記第２導電型の半導体層２の表面側に第２導電型のドレイン領域８、９を形成する工程（図１１の（ｅ））とを有することを特徴とするものである。以下詳述する。
【００５５】
まず、図１１の（ａ）に示すように、ｐ型半導体基体１を用意して、ウエルを形成すべき領域に選択的に、ｎ型の不純物を導入して、ｐ型半導体基体１の表面に、ｎ型のウエル領域２を形成する。このｎ型のウエル領域２はｐ型半導体基体１全面に形成することもできる。
【００５６】
また、ｎ型のウエル領域２をｐ型半導体基体１全面に形成する場合はエビタキシャル成長法を用いることも可能である。
【００５７】
次に、図１１の（ｂ）に示すように、ｎ型のウエル領域２上に、例えば水素燃焼酸化により膜厚約５０ｎｍのゲート酸化膜（ゲート絶縁膜）２０３を成長させ、ゲート酸化膜２０３上に、例えばＬＰＣＶＤ（減圧化学気相堆積）法により、膜厚約３００ｎｍの多結晶シリコンを堆積する。この多結晶シリコンにはＬＰＣＶＤ法で堆積すると同時に例えばリンをドーピングしたり、または堆積後に、例えばイオン打ち込み法や固相拡敢法を用いて例えばリンをドーピングして、所望の配線抵抗値となるようにする。その後、フォトリソグラフィーによリバターニングを行ない、多結晶シリコン膜をエッチングする。これによりＭＩＳ型電界効果トランジスタのゲート電極４が形成できる。
【００５８】
次に、図１１の（ｃ）に示すように、フォトリソグラフィーによリバターニングを行なってホトレジストからなるイオン打ち込み用マスク（不図示）を形成し、またゲート電極４をもマスクとして用いて、選択的にｐ型の不純物、例えばポロンをイオン打ち込みして、不純物層２０５を形成する。
【００５９】
次に、図１１の（ｄ）に示すように、電気炉で例えば１１００℃で、６０分の熱処理を行ない、ウエル領域２を電気的に横方向に分離するための深さ２．２μｍ程度のべ一ス領域６を形成する。この実施形態では、この熱処理はウエル領域２を完全に分離するように、ベース領域６がウエル領域２よりも深くなるように設計することが重要であり、熱処理の条件はウエル領域２の深さ、濃度、不純物の種類、また不純物層２０５の濃度、および不純物の種類に応じて決定される。本発明に用いられるベース領域６の深さは、例えば、１μｍ〜３μｍ程度の範囲から選択可能であり、ベース領域６の濃度は最表面で、１×１０１５／ｃｍ３〜１×１０１９／ｃｍ３程度の範囲から選択可能である。
【００６０】
次に、図１１の（ｅ）に示すように、ゲート電極４をマスクとして、ソース領域７、第１のドレイン領域８、および第２のドレイン領域９を、例えばヒ素をイオン打ち込みして形成する。こうして、ソース領域７及びドレイン領域８、９はゲート電極と自己整合しつつ若干オーバーラップして形成される。
【００６１】
次に、図１１の（ｆ）に示すように、フォトリソグラフィーによりバターニングを行なって、ホトレジストのマスク（不図示）を形成し、例えばイオン打ち込み法により、ベース電極取出し用の拡散層１０を形成する。このベース電極取出し用の拡散層１０は必ずしも必要としないが、回路設計上、あった方が望ましい。また、信号処理回路としてｐ型のＭＩＳ型電界効果トランジスタを同時に作り込む場合は、拡敢層１０をこのように形成しても、工程が増えることはない。その後、例えば９５０℃にて３０分の熱処理を行ない、ソース領域７、第１のドレイン領域８、第２のドレイン領域９、およびベース電極取出し用の拡散層１０を活性化させる。
【００６２】
その後、図示していないが、ＣＶＤ（化学気相堆積）法により酸化膜を堆積して、層間絶縁膜を形成し、コンタクト１１（図１０を参照）用のコンタクトホールを開口し、導電体を堆積させ、バターニングすることにより、配線を形成する。そして、必要に応じて多層配線を行ない、集積回路としてインクジェット記録ヘッド用基板を完成させる。
【００６３】
電気熱変換体は、この配線形成工程において、周知の薄膜プロセスを用いて作製され、基体１上に集積化される。このときの回路構成は前述した実施形態と同じである。
【００６４】
本実施の形態では、ゲート電極をイオン打ち込み用のマスクに用いて、べ一ス領域６、ソース領域７、ドレイン領域８、９を形成したので、これらの領域がゲート電極に対して整合して形成され、スイッチング素子アレイの高集積化、各素子の特性の均一化が達成されている。また、ソース領域７とドレイン領域８、９が同じ工程で形成できるので、製造コスト抑制にも寄与する。
【００６５】
図１〜図１１に示した本発明の各実施形態の製造方法により製造されたインクジェット記録ヘッド用基板をインクジェット記録ヘッドのような液体吐出装置に組込んだ場合のその記録ヘッドの一部分の断面構造の一例を図１２に示す。ここで、単結晶シリコンからなるｐ型の半導体基体１に、ｎ型のウエル領域２、ゲート電極４、ｐ型のべース領域６、ｎ型のソース領域７、ｎ型のドレイン領域８が設けられ、これらでＭＩＳ（金属絶縁半導体）型電界効果トランジスタ３０を形成している様子を模式的に示しているが、前述したように、各トランジスタ（又はセグメント）間には、専用の素子分離領域を配することなくアレイ状に配列することが好ましいものである。
【００６６】
また、半導体基体１上には、蓄熱層および絶縁層として機能する酸化シリコンなどの絶縁層８１７、窒化タンタル膜、窒化ケイ素タンタルなどの発熱抵抗層８１８、アルミニウム合金膜などの配線８１９、および窒化シリコン膜などの保護層８２０が形成されており、これらにより記録ヘッドの基体９４０が構成されている。ここでは、符号８５０が発熱部となり、インク吐出部８６０からインクが吐出される。また、天板８７０は基体９４０と協働して液路８８０を画成している。
【００６７】
以上説明した本発明の各実施形態の作用について説明する。
【００６８】
図１３及び図１４は、あるＭＩＳ型電界効果トランジスタアレイの平面図及び断面図である。半導体基体１内に作り込んだこれらのＭＩＳ型電界効果トランジスタを単独または複数個、同時に動作させることによって、マトリクス状に結線されている電気熱変換素子間の電気的分離性を保つことができる。ここで、半導体基体１に、ゲート電極４、ｎ型のソース領域７、ｎ型のドレイン領域８、もう一つのｎ型のドレイン領域９、コンタクト１１、ソース電極１２、ドレイン電極１３、およびｎ型の電界緩和ドレイン領域１５が設けられていることが示されている。
【００６９】
しかしながら、電気熱変換素子を駆動させるために必要となる大電流においては、上記のような従来のＭＩＳ型電界効果トランジスタアレイを機能させると、ドレイン−ウエル間（ここではドレインと半導体基体間）のｐｎ逆バイアス接合部は高電界に耐えられず、リーク電流を発生させ、上記電気熱変換素子駆動用インクジェット記録ヘッド用基板として要求される耐電圧を満足することができなかった。さらに、大電流で使用されるために、ＭＩＳ型電界効果トランジスタのオン抵抗が大きいと、ここでの電流の無駄な消費によって、電気熱変換素子が機能するために必要な電流が得られなくなる。
【００７０】
また、上記の耐電圧を向上させるためには、図１５の平面図、図１６の断面図に示すようなＭＩＳ型電界効果トランジスタアレイが考えられる。ここでは、ｐ型の半導体基体１に対し、ｎ型のウエル領域２、ゲー卜電極４、ｐ型のベース領域１０６、ｎ型のソース領域７、ｎ型のドレイン領域８、もう一つのｎ型のドレイン領域９、べース電極取出し用の拡散層１０、コンタクト１１、ソース電極１２、ドレイン電極１３が設けられている。
【００７１】
このＭＩＳ型電界効果トランジスタの構造は、通常の構造とは異なり、ドレインの中にチャネルを作り込むことによって耐電圧を決定しているドレインの深さを深く、また低濃度で作り込むことが可能となり、耐電圧を向上できる。
【００７２】
しかしながら、アレイ状にこのＭＩＳ型電界効果トランジスタを配置すると、各トランジスタのドレインが唯一の共通半導体層で形成されることになり、全てのドレイン電位が共通電位となってしまうため、独立してスイッチング動作させなければならないスイッチング素子間に専用の素子分離領域を設けて、ドレインを分離しなければ、電気熱変換素子間の電気的分離が保てない。また、そのような素子分離領域を新たに形成しようとすると、プロセスが複雑になって、コストアップとなり、さらに素子を形成する面積も大きくなってしまう。そのため、図１５、図１６に示すようなＭＩＳ型電界効果トランジスタの構造は、液体吐出装置用のトランジスタアレイには不向きである。
【００７３】
一方、以上説明した本発明の各実施形態のインクジェット記録ヘッド用基板によれば、ドレインの濃度をチャネルの濃度より低く設定でき、かつドレインを十分深く形成できるため、高耐電圧により大電流化を可能とし、低いオン抵抗による高速動作を可能とし、延いては高集積化と省エネルギー化が実現できる。また、複数個のトランジスタによるアレイ状の構成を必要とするインクジェット記録ヘッド用基板においても、コストを上げることなく、素子間の分離が容易に可能となる。
【００７４】
実際に、本発明とそれと同程度の単体素子特性を持つ図１５、図１６に示した構造のＭＩＳ型電界効果トランジスタを、電気的分離が保てるように素子分離領域を設け、同じあるデザインルールで、かつ同じマスク枚数で実際にレイアウトすると、図１５、図１６に示す技術によるＭＩＳ型電界効果トランジスタは、１つのセグメントを形成するためにアレイの配列方向に１２．０μｍ必要なのに対し、図１、図２に示す本発明の構造を用いたＭＩＳ型電界効果トランジスタ場合は、アレイの配列方向の長さが６．０μｍと１／２で形成できる。この寸法比（図１５、図１６の構造のアレイの配列方向の長さを基準とした場合の図１、図２の構造のもののアレイの配列方向の長さの比率）は、上記デザインルールが徹細になればなるほど、小さくなる傾向にある。
【００７５】
＜液体吐出装置＞
本発明の液体吐出装置の一例としてインクジェットプリンタ（インクジェット記録装置）の例を挙げて説明する。
【００７６】
図１７は、本発明によるインクジェット記録装置の記録ヘッドを構成する半導体装置（インクジェット記録ヘッド用基板）の回路構成を示す図である。この半導体装置としては前述した全ての実施形態により製造された装置を用いることができる。
【００７７】
図１７において、インクジェット記録ヘッド用基板２１上に多数の電気熱変換体２４が設けられており、電気熱変換体２４の一端は駆動電源ＶＨに共通に接続し、他端は、それぞれ、電気熱変換体２４ごとに設けられたスイッチング素子３０を介して接地されている。インクジェット記録ヘッド用基板２１上には、ラッチ回路４０３、シフトレジスタ４０４が設けられている。さらに、同時に駆動される電気熱変換体２４の数を少なくし瞬時に流れる電流を小さくすることにより記録装置本体電源装置の小型化をはかる目的などで、電気熱変換群を所定個数ごとのブロックに分割し、ブロックを単位として分割駆動を行うために設けられるデコーダ等の時分割駆動ブロック選択用ロジック４０５、ヒステリシス特性を有するロジック系バッファ４０６などが、インクジェット記録ヘッド用基板２１上に形成されている。入力信号としては、シフトレジスタを動かすためのクロック、画像データを直列（シリアル）で受け取る画像データ入力、ラッチ回路でデータを保持させるためのラッチクロック、ブロック選択のためのブロックイネーブル信号、パワートランジスタのオン時間すなわち電気熱変換体を駆動している時間を外部からコントロールするためのヒートパルス、ロジック回路駆動電源（５Ｖ）、接地（ＧＮＤ）線、駆動電源ＶＨがあり、それぞれ、基板上のパッド４０７，４０８，４０９，４１０，４１１，４１２，４１３および４１４を介して入力される。さらに、各スイッチング素子３０ごとに、ヒートパルス、ラッチ４０３の出力、およびデコーダ４０５からの出力の論理積（ＡＮＤ）をとってその結果によってスイッチング素子３０を制御し、駆動パルスが電気熱変換体２４を流れるようにするアンド（ＡＮＤ）回路４２０が設けられている。パッド４０８から入力したデジタル画像信号は、シフトレジスタ４０４によって、並列に並び替えられ、ラッチ回路４０３にラッチされる。論理ゲートがイネーブルになると、ラッチ回路４０３にラッチされた信号に応じて、スイッチング素子３０がオン又はオフ状態となり、選択された電気熱変換体２４に電流を流す。
【００７８】
上述した各実施形態のトランジスタは、このスイッチング素子として好適に用いられる。そして、スイッチング素子アレイ内のスイッチング素子間は前述したとおり、専用の素子分離領域を形成せず、スイッチング素子アレイと電気熱変換体アレイとの間や、スイッチング素子アレイと論理ゲート（又はラッチ回路やシフトレジスタ）との間などの複数のアレイ間には、フィールド絶縁膜のような素子分離領域を設けることが好ましいものである。
【００７９】
図１８は、インクジェットヘッドの摸式図である。図１７の回路が作製されたインクジェット記録ヘッド用基体２１上には、電流が流れることで熱を発生し、その熱によって発生する気泡によって吐出口５３からインクを吐出するための電気熱変換体（ヒータ）２４が複数列状に配されている。この電気熱変換素子のそれぞれには、配線電極５４が設けられており、配線電極の一端側は前述したスイッチング素子３０に電気的に接続されている。電気熱変換体２４に対向する位置に設けられた吐出口５３へインクを供給するための流路５５がそれぞれの吐出口５３に対応して設けられている。これらの吐出口５３および流路５５を構成する壁が溝付き部材５６に設けられており、これらの溝付き部材５６を前述のインクジェット記録ヘッド用基板２１に接続することで流路５５と複数の流路にインクを供給するための共通液室５７が設けられている。
【００８０】
図１９は、本発明のインクジェット記録ヘッド用基板２１を組み込んだインクジェット記録ヘッドの構造を示すもので、枠体５８にインクジェット記録ヘッド用基板２１が組み込まれている。このインクジェット記録ヘッド用基板上には前述のような吐出口５３や流路５５を横成する部材５６が取り付けられている。そして、装置側からの電気信号を受け取るためのコンタクトパッド５９が設けられており、フレキシブルプリント配線基板６０を介してインクジェット記録ヘッド用基板２１に、装置本体の制御器から各種駆動信号となる電気信号が供給される。
【００８１】
図２０は、本発明のインクジェット記録ヘッドが適用されるインクジェット記録装置ＩＪＲＡの概観図である。
【００８２】
駆動モータ５０１３の正逆回転に連動して駆動力伝達ギア５０１１、５００９を介して回転するリードスクリュー５００５のら線溝５００４に対して係合するキャリッジＨＣは、インクジェット記録ヘッドが着脱自在に搭載されるものであって、ピン（不図示）を有し、矢印ａ、ｂ方向に往復移動される。５００２は紙押え板であり、キャリッジ移動方向にわたって、典型的には紙であるプリント媒体をプリント媒体搬送手段であるプラテン５０００に対して押圧する。５００７、５００８はフォトカプラでキャリッジのレバー５００６のこの域での存在を確認してモータ５０１３の回転方向切換等を行うためのホームポジション検知手段である。５０１６はインクジェット記録ヘッドの前面をキャップするキャップ部材５０２２を支持する部材で、５０１５はこのキャップ内を吸引する吸引手段でキャップ内開口５０２３を介してインクジェット記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらは支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることはいうまでもない。また、５０１２は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム５０２０の移動に伴って移動し、駆動モータからの駆動力がクラッチ切換等の公知の伝達手段で移動制御される。
【００８３】
これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側領域にきたときにリードスクリュー５００５の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の作動を行うようにすれば、本例には何れも適用できる。上述における各構成は単独でも複合的に見ても優れた発明であり、本発明にとって好ましい構成例を示している。
【００８４】
なお、本装置にはインクジェット記録ヘッド（インクジェット記録ヘッド用基板）に対して発熱体を駆動するための駆動信号やその他の信号を供給するための信号供給手段を備えている。
【００８５】
【発明の効果】
以上説明したように本発明は、インクジェット記録ヘッド用基板において、複数の電気熱変換体に対して共通に接続されるとともに駆動電源に接続し、複数の電気熱変換体に対して電力を供給する第１の配線（駆動電源（ＶＨ）用の配線）と、各スイッチング素子のソース領域を接地電位に接続するための第２の配線（高電圧グラウンド用配線（ＧＮＤＨ））と、を備える場合に、第１の配線の抵抗よりも第２の配線の抵抗を小さくしたことにより、スイッチング素子としてＤＭＯＳトランジスタのようなソース−基板（ウエル）間の耐圧が比較的小さい素子を用いた場合であっても、スイッチング素子におけるブレークダウンを確実に美防止できる、という効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態１のインクジェット記録ヘッド用基体の部分平面図である。
【図２】図１に示すインクジェット記録ヘッド用基体の断面図である。
【図３】図１に示すインクジェット記録ヘッド用基体の動作回路を示す図である。
【図４】図１に示すインクジェット記録ヘッド用基体の等価回路図である。
【図５】実施形態１のインクジェット記録ヘッドの平面図である。
【図６】ＤＭＯＳトランジスタにおけるソース−基板間の耐圧を説明する図である。
【図７】図６の要部拡大図である。
【図８】電気熱変換体の別の構成例を示す図６の要部の別の拡大図である。
【図９】図８の構成を示す等価回路図である。
【図１０】実施形態２のインクジェット記録ヘッド用基板の平面構成を示す平面図である。
【図１１】図１０に示すインクジェット記録ヘッド用基板の断面図である。
【図１２】インクジェット記録ヘッドの一部分の断面構造を示す断面図である。
【図１３】ＭＩＳ型電界効果トランジスタアレイの平面図である。
【図１４】図１３に示すＭＩＳ型電界効果トランジスタアレイの断面図である。
【図１５】別のＭＩＳ型電界効果トランジスタアレイの平面図である。
【図１６】図１５に示すＭＩＳ型電界効果トランジスタアレイの断面図である。
【図１７】インクジェット記録ヘッド用基板に設けられる回路を示すブロック図である。
【図１８】図１に示したインクジェット記録ヘッド用基板を用いたインクジェット記録ヘッドの概略構成図である。
【図１９】図１８に示したインクジェット記録ヘッドの斜視図である。
【図２０】図１８および図１９に示したインクジェット記録ヘッドを用いたインクジェット記録装置の構成例を示す斜視図である。
【図２１】従来の構成によるインクジェット記録ヘッドの一部分を示す模式的な断面図である。
【符号の説明】
１　　ｐ型半導体基体
２　　ｎ型ウエル領域
４　　ゲート電極
６　　ｐ型ベース領域
７　　ｎ型ソース領域
８，９　　ｎ型ドレイン領域
１１　　コンタクト
１２　　ソース電極
１３　　ドレイン電極
２０　　インク供給口
２１　　インクジェット記録ヘッド用基板
２２、２２Ａ〜２２Ｃ　　パッド
２３　　ロジック回路部
２４、３１〜３３　　電気熱変換体
２４Ａ、２４Ｂ　　発熱素子
３４〜３６　　スイッチ
３０　　スイッチング素子
５３　　吐出口
【図１】
2004074505.tif 000003
【図２】
2004074505.tif 000004
【図３】
2004074505.tif 000005
【図４】
2004074505.tif 000006
【図５】
2004074505.tif 000007
【図６】
2004074505.tif 000008
【図７】
2004074505.tif 000009
【図８】
2004074505.tif 000010
【図９】
2004074505.tif 000011
【図１０】
2004074505.tif 000012
【図１１】
2004074505.tif 000013
【図１２】
2004074505.tif 000014
【図１３】
2004074505.tif 000015
【図１４】
2004074505.tif 000016
【図１５】
2004074505.tif 000017
【図１６】
2004074505.tif 000018
【図１７】
2004074505.tif 000019
【図１８】
2004074505.tif 000020
【図１９】
2004074505.tif 000021
【図２０】
2004074505.tif 000022
【図２１】
2004074505.tif 000023