(57)【要約】【課題】サーマルヘッドの物理的転送時間に依存しない方法で、目的の最小通電時間及び階差の最小値を決定出来るようにする。【解決手段】各ドット毎の階調を表わす下位ｎビットより２のｎ乗個のデコードデータを求める手段、２のｎ乗個のデコードデータを複数ドットについてグループ化し、２のｎ乗個の第１のビットプレーンを作成する手段、各第１のビットプレーンについて、初期化時間に第１のビットプレーンのデコード値に依存した時間を加えた時間、第１のビットプレーンに応じたパターンの信号を素子に与える手段、各ドット毎の階調を表わす下位ｎビットを除いた各ビットをビットの重み毎にグループ化して、第２のビットプレーンを作成する手段、各第２のビットプレーンについて、第２のビットプレーンの重みに依存した時間だけ、第２のビットプレーンに応じたパターンの信号を素子に与える手段を備える。【選択図】        図２
2004255814.tif 000002
【特許請求の範囲】
【請求項１】
各ドット毎の階調を表わす２進数の下位ｎビット（ｎは１以上の整数）をデコードして、２のｎ乗個のデコードデータを求める手段と、
前記２のｎ乗個のデコードデータを複数ドットについてグループ化して、２のｎ乗個の第１のビットプレーンを作成する手段と、
各第１のビットプレーンについて、全ての第１のビットプレーン間で共通な初期化時間に該第１のビットプレーンのデコード値に依存した時間を加えた時間だけ、該第１のビットプレーンに応じたパターンの信号を素子に与える手段と、
前記各ドット毎の階調を表わす前記２進数の前記下位ｎビットを除いた各ビットをビットの重み毎にグループ化して、少なくとも１つの第２のビットプレーンを作成する手段と、
各第２のビットプレーンについて、該第２のビットプレーンの重みに依存した時間だけ、該第２のビットプレーンに応じたパターンの信号を前記素子に与える手段と、
を備えることを特徴とする階調制御方式。
【請求項２】
各ドット毎の階調を表わす２進数の下位ｎビット（ｎは１以上の整数）をデコードして、２のｎ乗個のデコードデータを求める手段と、
前記２のｎ乗個のデコードデータを複数ドットについてグループ化して、２のｎ乗個の第１のビットプレーンを作成する手段と、
各第１のビットプレーンについて、全ての第１のビットプレーン間で共通な初期化時間に該第１のビットプレーンのデコード値に依存した時間を加えた時間から全ての第１のビットプレーン間で共通な無条件時間だけ差し引いた時間だけ、該第１のビットプレーンに応じたパターンの信号を素子に与える手段と、
前記無条件時間だけ、全ビット有効パターンの信号を前記素子に与える手段と、
前記各ドット毎の階調を表わす前記２進数の前記下位ｎビットを除いた各ビットをビットの重み毎にグループ化して、少なくとも１つの第２のビットプレーンを作成する手段と、
各第２のビットプレーンについて、該第２のビットプレーンの重みに依存した時間だけ、該第２のビットプレーンに応じたパターンの信号を前記素子に与える手段と、
を備えることを特徴とする階調制御方式。
【請求項３】
請求項１又は２に記載の階調制御方式において、
前記初期化時間とは、記録媒体を発色領域まで至らせるための時間であることを特徴とする階調制御方式。
【請求項４】
請求項１又は２に記載の階調制御方式において、
前記初期化時間は、各ビットプレーンの転送時間よりも長いことを特徴とする階調制御方式。
【請求項５】
請求項１又は２に記載の階調制御方式において、
各ドットの使用履歴に応じた信号を前記素子に与える手段を更に備えることを特徴とする階調制御方式。
【請求項６】
請求項１乃至５のいずれか１項に記載の階調制御方式を備えることを特徴とするサーマルプリンタ。
【請求項７】
各ドット毎の階調を表わす２進数の下位ｎビット（ｎは１以上の整数）をデコードして、２のｎ乗個のデコードデータを求めるステップと、
前記２のｎ乗個のデコードデータを複数ドットについてグループ化して、２のｎ乗個の第１のビットプレーンを作成するステップと、
各第１のビットプレーンについて、全ての第１のビットプレーン間で共通な初期化時間に該第１のビットプレーンのデコード値に依存した時間を加えた時間だけ、該第１のビットプレーンに応じたパターンの信号を素子に与えるステップと、
前記各ドット毎の階調を表わす前記２進数の前記下位ｎビットを除いた各ビットをビットの重み毎にグループ化して、少なくとも１つの第２のビットプレーンを作成するステップと、
各第２のビットプレーンについて、該第２のビットプレーンの重みに依存した時間だけ、該第２のビットプレーンに応じたパターンの信号を前記素子に与えるステップと、
を備えることを特徴とする階調制御方法。
【請求項８】
各ドット毎の階調を表わす２進数の下位ｎビット（ｎは１以上の整数）をデコードして、２のｎ乗個のデコードデータを求めるステップと、
前記２のｎ乗個のデコードデータを複数ドットについてグループ化して、２のｎ乗個の第１のビットプレーンを作成するステップと、
各第１のビットプレーンについて、全ての第１のビットプレーン間で共通な初期化時間に該第１のビットプレーンのデコード値に依存した時間を加えた時間から全ての第１のビットプレーン間で共通な無条件時間だけ差し引いた時間だけ、該第１のビットプレーンに応じたパターンの信号を素子に与えるステップと、
前記無条件時間だけ、全ビット有効パターンの信号を前記素子に与えるステップと、
前記各ドット毎の階調を表わす前記２進数の前記下位ｎビットを除いた各ビットをビットの重み毎にグループ化して、少なくとも１つの第２のビットプレーンを作成するステップと、
各第２のビットプレーンについて、該第２のビットプレーンの重みに依存した時間だけ、該第２のビットプレーンに応じたパターンの信号を前記素子に与えるステップと、
を備えることを特徴とする階調制御方法。
【請求項９】
請求項７又は８に記載の階調制御方法において、
前記初期化時間とは、記録媒体を発色領域まで至らせるための時間であることを特徴とする階調制御方法。
【請求項１０】
請求項７又は８に記載の階調制御方法において、
前記初期化時間は、各ビットプレーンの転送時間よりも長いことを特徴とする階調制御方法。
【請求項１１】
請求項７又は８に記載の階調制御方法において、
各ドットの使用履歴に応じた信号を前記素子に与えるステップを更に備えることを特徴とする階調制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数階調の印刷等を制御するための階調制御方式及び階調制御方法に関し、特に、サーマルプリンタ等に用いられる階調制御方式及び階調制御方法に関する。
【０００２】
【従来の技術】
近年、例えばＰＯＳ（Ｐｏｉｎｔ  Ｏｆ  Ｓａｌｅｓ）端末等に接続される小型サーマルプリンタが発券するレシートの内容について、通常の売上登録結果の明細表示の他に商品広告や販売促進に関するメッセージ等を表示することが多い。従って、レシート印刷自体も２色感熱紙を用いた２色印刷化やインクジェット方式を用いた多色印刷を行うなど、レシートそのものに対して表現力が求められる傾向にある。一方で、一般的な感熱紙と比較し２色用紙やインク代等のランニングコストに対する顧客の要求は厳しく、２色化や多色化レシートの普及が進みにくいという問題がある。
【０００３】
なお、本発明に関連する先行技術文献として、以下に示すものがある。
【０００４】
【特許文献１】
特開平１１−１１５２３４号
【特許文献２】
特開平０４−２２０３５８号
【０００５】
【発明が解決しようとする課題】
そこで、現在の一般的な感熱紙を用いたサーマルプリンタを用い多階調の階調印刷を実現することで、例えば写真入りの商品広告やスタンプ印字等によりレシートに表現力を持たせることが行われれている。
【０００６】
従来、各ドット毎に熱エネルギーを重畳させ、感熱紙の発色特性を用いて濃度階調印刷を行うサーマルプリンタにおいては、例えば、特許文献１の図３の様に、階調度に応じて同じドットを複数回数印加する必要がある。例えばｎ階調の印字データであれば、最大でｎ−１回だけ重ねて印加動作を行うことで熱エネルギーを重畳させる方法である。この場合は階調数が多くなるに従い、サーマルヘッドへの転送回数も多くなるという問題がある。より具体的には、１ドットラインに印加するために必要な時間が階調数に比例して長くなるため次のラインに用紙搬送を行う動作が待たされることになる。つまり階調数が多くなるほど、印字速度を遅くしなければならないという問題があった。
【０００７】
一方で、特許文献２の様に２進数の階調値表現のままそれを通電データとしてサーマルヘッドへ転送し、通電時間自体にビット重みを付けるという方法がある。この方法の場合は、先の方法と異なりｎ階調の印加を行う場合は、それを表現するビットの数だけヘッドへ転送すれば良いことになるが、サーマルヘッドに対するデータ転送時間という物理的制約により、１階調ごとの通電時間の差がデータ転送時間に制限されてしまうという問題がある。より具体的には、図８に示すこの従来の方法のタイムチャートを用いて説明すると、例えばサーマルヘッドへデータをシリアル転送するのに必要な時間を、３２μｓｅｃとすると、あるデータをラッチしてから次のデータをラッチする迄の間隔を少なくとも３２μｓｅｃ以上必要となる。図８で言うと、データＰＴ０をラッチしている間に次のデータであるＰＴ１を転送する必要がありこの転送時間が３２μｓｅｃだとすればＰＴ０をラッチしてからＰＴ１をラッチする迄の時間は３２μｓｅｃ以上必要ということである。つまりこの場合はデータＰＴ０の通電時間が、最小でも３２μｓｅｃ必要となってしまうことを示しており、この問題は特に次の場合に顕在化される。図２は一般的な感熱紙の熱エネルギー対発色濃度特性であるが、例えば前述の理由により最小階差の設定に制限があり、１階差当たりＴ８時間で階調制御を行うものとすると、図の通り階調印刷を行う上で最も重要で細分化したい中間調の発色領域において、各階調ごとの発色濃度差が大きくなってしまう。従ってこの濃度差が滑らかに階調印刷することを阻害する一因になっているという問題があった。
なお、この問題は特許文献１においても同様の問題が存在することは言うまでもない。
【０００８】
従って、本発明は、この様な従来の問題を解決すべくサーマルヘッドの物理的転送時間に依存しない方法で、目的の最小通電時間及び階差の最小値を決定出来る階調制御方式及び階調制御方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の第１の観点によれば、各ドット毎の階調を表わす２進数の下位ｎビット（ｎは１以上の整数）をデコードして、２のｎ乗個のデコードデータを求める手段と、前記２のｎ乗個のデコードデータを複数ドットについてグループ化して、２のｎ乗個の第１のビットプレーンを作成する手段と、各第１のビットプレーンについて、全ての第１のビットプレーン間で共通な初期化時間に該第１のビットプレーンのデコード値に依存した時間を加えた時間だけ、該第１のビットプレーンに応じたパターンの信号を素子に与える手段と、前記各ドット毎の階調を表わす前記２進数の前記下位ｎビットを除いた各ビットをビットの重み毎にグループ化して、少なくとも１つの第２のビットプレーンを作成する手段と、各第２のビットプレーンについて、該第２のビットプレーンの重みに依存した時間だけ、該第２のビットプレーンに応じたパターンの信号を前記素子に与える手段と、を備えることを特徴とする階調制御方式が提供される。
【００１０】
本発明の第２の観点によれば、各ドット毎の階調を表わす２進数の下位ｎビット（ｎは１以上の整数）をデコードして、２のｎ乗個のデコードデータを求める手段と、前記２のｎ乗個のデコードデータを複数ドットについてグループ化して、２のｎ乗個の第１のビットプレーンを作成する手段と、各第１のビットプレーンについて、全ての第１のビットプレーン間で共通な初期化時間に該第１のビットプレーンのデコード値に依存した時間を加えた時間から全ての第１のビットプレーン間で共通な無条件時間だけ差し引いた時間だけ、該第１のビットプレーンに応じたパターンの信号を素子に与える手段と、前記無条件時間だけ、全ビット有効パターンの信号を前記素子に与える手段と、前記各ドット毎の階調を表わす前記２進数の前記下位ｎビットを除いた各ビットをビットの重み毎にグループ化して、少なくとも１つの第２のビットプレーンを作成する手段と、各第２のビットプレーンについて、該第２のビットプレーンの重みに依存した時間だけ、該第２のビットプレーンに応じたパターンの信号を前記素子に与える手段と、を備えることを特徴とする階調制御方式が提供される。
【００１１】
本発明の第１又は第２の観点による階調制御方式において、前記初期化時間とは、記録媒体を発色領域まで至らせるための時間であることが好ましい。
【００１２】
本発明の第１又は第２の観点による階調制御方式において、前記初期化時間は、各ビットプレーンの転送時間よりも長いことが好ましい。
【００１３】
本発明の第１又は第２の観点による階調制御方式は、各ドットの使用履歴に応じた信号を前記素子に与える手段を更に備えていてもよい。
【００１４】
本発明の第３の観点によれば、本発明の第１又は第２の観点による階調制御方式を備えることを特徴とするサーマルプリンタが提供される。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について詳細に説明する。以下では、サーマルプリンタの階調制御方式及び階調制御方法について説明するが、本発明による階調制御方式及び階調制御方法は適用対象がサーマルプリンタに限定されるものではない。
【００１６】
［実施形態１］
まず、本発明の実施形態１について説明する。
【００１７】
実施形態１のサーマルプリンタの階調制御方式、及びサーマルヘッドの階調制御方法は、濃度階調を行うサーマルプリンタ及びサーマルヘッドに関して、２進数で表現された階調値の値を予め判別して、その各ビットごとに重み付けられた通電時間の一部を適宜変更することで、サーマルヘッドへの物理的な転送時間を考慮する必要なく目的の階差が得られる通電制御を行うことを特徴とする。
【００１８】
図１において、例えば４ビットで表現される１６階調の２進数データを取得した場合、（Ｂ）の様に通電データとして各ビットをビットプレーンＴ３、Ｔ２、Ｔ１及びＴ０ｉにＲＡＭ上にそのまま展開する。この時２進数データのビット０の値を検査し、その値が０であれば付加的に設けたビットプレーンＴｉに１をセットし、検査した値が１であればビットプレーンＴｉに０をセットすることで有効ビットプレーンの選択を行う。この操作を１ドットラインの全ドットに対して行った後、ビットプレーンＴｉ、Ｔ０ｉ、Ｔ１、Ｔ２、Ｔ３を順番にサーマルヘッドへ転送して印加動作を行う。各ビットプレーンの通電時間は２進数データの各ビット重みに依存し、２のべき乗×最小階差となる通電時間で与えられる。本例の場合、最小階差を１６μｓｅｃに設定しており、４ビットの２進数であることからビットプレーンＴ３は１２８μｓｅｃ、ビットプレーンＴ２は６４μｓｅｃ、ビットプレーンＴ１は３２μｓｅｃとなる。ここでビットプレーンＴ０ｉに関しては最小階差値である１６μｓｅｃではなく、初期通電時間Ｔｉが予め加えられた値としておく。本例の場合は初期通電時間Ｔｉは１００μｓｅｃであり故にＴ０ｉは１１６μｓｅｃ（＝１００μｓｅｃ＋１６μｓｅｃ）となる。一方、ビットプレーンＴｉについても通電し、この通電時間を１００μｓｅｃとする。この状態で前記の通りビット０の値を判断し、ビットプレーンＴ０ｉ及びビットプレーンＴｉ内の各ビットを決定することによりサーマルヘッドへの物理的転送時間が如何なる時間であっても、それに制限されずに最小階差１６μｓｅｃ（＝１１６μｓｅｃ−１００μｓｅｃ）の階調制御が可能となる。
【００１９】
次に実施形態１の構成について説明する。図３は本発明の実施形態１のブロック図である。ＣＰＵ１は、ＲＯＭ２に格納されたプログラムに従い受信した２進数データを、図１（Ｂ）の様に各ビットプレーンごとに展開すると同時に、その階調値の値を検査し、その各ビットに重み付けられた通電時間を適宜変更する操作を行う。
【００２０】
また、各ビットプレーンの展開処理が完了した時点でサーマルヘッドインタフェースＬＳＩ４の内部に設けられたパラレル／シリアル変換回路４１に対して各ビットプレーンの転送を行う。ＲＯＭ２は、２進数データを各ビット毎にビットプレーンとして展開する方法と、その値を検査し有効ビットプレーンを選択する方法とを実現するプログラム、及び各ビットに重み付けられる通電時間のタイマ値が格納されている。ＲＡＭ３は各ビットプレーン展開後の階調データを格納するワークエリア３１と、ビットプレーン展開、選択処理をＣＰＵ１が行うためのワークエリア３２が設けられている。受信バッファ６はホストコンピュータ又は他の画像形式から２進数に変換する手段から受信される２進数形式の元データが一時的に格納される。尚、実施形態１では便宜上２進数形式のデータを直接受信する様に記載しているが、他の画像形式を直接受信しＣＰＵ１が２進数形式に変換する処理を行い以降の処理を行うことも出来るものとする。サーマルヘッドインタフェースＬＳＩ４はサーマルヘッドを直接制御するための回路である。パラレル／シリアル変換回路４１は例えばデータバス等のパラレルデータをシリアルデータに変換するための回路である。タイマ回路４２は、２進数で表現されたｎビットの階調データの各ビットに対して重み付けられた通電時間を設定値としてカウントし、後段のヘッド制御信号生成回路４３にそのタイミングを与える。ヘッド制御信号生成回路４３は、前記タイマ回路４２により生成された印加タイミングに従いサーマルヘッド５のタイミング制御を行う。サーマルヘッド５は発熱素子５２により、感熱紙に対して熱エネルギーを与え発色させる機構部である。
【００２１】
シフトレジスタ５１は発熱素子５２が持つ素子数に対応するビット長を持ち、前記のパラレル／シリアル変換回路４１によりシリアル変換された２値の印字データを、ヘッド制御信号生成回路４３により生成されたシフトクロックにより順次シフトした後、同じく生成されるデータラッチ信号により、発熱素子５２の発熱体全素子に向けて並列にラッチする。この時、例えば通電ドットに対するデータは１、非通電ドットに対するデータは０となっており、発熱素子５２内部で各素子に接続された駆動回路をそれぞれオン、オフする様な働きを持つ。一般的なサーマルヘッドの制御タイミングを図９に示す。本発明は図９の様な制御タイミングを変形して実現する。
【００２２】
尚、サーマルヘッドインタフェースＬＳＩ４は便宜上ＬＳＩとしているが、外部に同様の構成要素を持つ回路でも実現出来る。
【００２３】
次に、本発明の実施形態１の動作について図を参照して説明する。図１は本発明の動作を示す図であり、例として全１６階調のうち４階調目を印字する時の概念図である。
【００２４】
いま、サーマルヘッドの端から１ドット目を階調４の階調度を持った２進数データを受信し印字を行うものと仮定する。まず図３のＣＰＵ１は受信データを受信バッファ６より取り出し、図１（Ｂ）の様に取得した４ビットのデータを各ビット毎に分解する。具体的にはビット３の値をビットプレーンＴ３、ビット２の値をビットプレーンＴ２、ビット１の値をビットプレーンＴ１、ビット０の値をビットプレーンＴ０ｉという様に展開していく。ここで各ビットプレーンはサーマルヘッド５の発熱体素子数に対応したビット長とある一定の印字ライン数分の大きさを持つ２次元の領域であり、前記の通り階調度を表現するのに必要なビット毎にそれぞれ１つのビットプレーンを持たせる様にする。実施形態１の場合は、４ビットで表現される階調数であるため少なくとも４つのビットプレーンが存在し、いま１ドット目を印字するのであるから、各ビットプレーン共に１ドット目に対応する位置にそのままの値をセットする。更に、２進数データを各ビットプレーンに展開する過程でビット０の値を検査する。検査された値が０であればもうひとつの別のビットプレーンであるビットプレーンＴｉの１ドット目に対応する位置に１をセットする。これとは逆に検査された値が１であれば、ビットプレーンＴｉの対応する位置に０をセットする。これらの操作を発熱素子５２の全ドットに対応する印字データについて行い、ＲＡＭ３内部の階調データ格納領域３２に保持しておき、次の印字ラインについても同様の操作を行い保持していく。この様にして一定の印字データが蓄積された時点で、保持されている階調データを１ドットラインごとに各ビットプレーン順にパラレル／シリアル変換回路４１に転送していく。ヘッド制御信号生成回路４３は、前記転送が開始されるとそれに同期してサーマルヘッド５内部のシフトレジスタ５１に対しシフトクロック信号を出力しデータを次々にシフトインさせていく。１ドットライン、つまり発熱素子５２が持つ全ての発熱体の数だけデータシフトが終了すると、発熱体を駆動させるためにヘッド制御信号生成回路４３はデータラッチ信号を出力する。それと同時に印加許可信号を有効にすることで実際に発熱体に通電が開始される。また同時に次のビットプレーンの転送を開始し同様にシフトイン動作を開始する。この時、印加許可信号は全てのビットプレーンの転送が完了するまで有効状態を保持しておく。転送するデータは例えば通電ドットの場合は１、非通電ドットの場合は０にセットされることから、転送データの通電、非通電時間は各ビットプレーンでデータをラッチさせておく時間に相当する。従って、ラッチ信号を出力するタイミングを各ビットプレーンの転送ごとにタイマ回路４２にセットすれば各ビットプレーンの通電時間を制御出来る。本発明はこの方式を用いて実現する。
【００２５】
ところで通電時間については、階差の最小時間と２進数データの各ビットの重みに対応して決定し、２のべき乗×最小階差で求めるものとする。例えば実施形態１の場合は最小階差を１６μｓｅｃに設定するものと仮定し、４ビットの２進数データであるから、この場合ビット３、つまりビットプレーンＴ３に対応する通電時間は２の３乗×１６μｓｅｃ＝１２８μｓｅｃ、ビットプレーンＴ２の通電時間は２の２乗×１６μｓｅｃ＝６４μｓｅｃ、ビットプレーンＴ１の通電時間は２の１乗×１６μｓｅｃ＝３２μｓｅｃとなる。ここで、ビットプレーンＴ０ｉについては、２の０乗×１６μｓｅｃとしない。図２に感熱紙の発色特性カーブを示す。図２に示す通り一般的な感熱紙は加える熱エネルギーが一定量を越えるまでは殆ど発色しない傾向にある。ところがその後エネルギーを加え続けると急峻な立ち上がりで発色濃度が変化し、更に加えていくと濃度は飽和状態となる。この様な特性から何も印字しない状態の０階調目から１階調目の階差のみを大きくする必要があることから、通常は階調制御を行うための通電制御とは別に、熱エネルギー量が一定量に到達するまでの通電時間が必ず必要である。本発明においてはその通電時間に相当する初期通電時間を最小通電時間に加えたものを、第一階調目の値として設定する。つまり実施形態１の場合、先のビットプレーンＴ０ｉは最小階差の１６μｓｅｃに初期通電時間Ｔｉ＝１００μｓｅｃを加えた１１６μｓｅｃを設定する。ここで初期通電時間Ｔｉは、前記の通りビットプレーンＴｉとして、ビットプレーンＴ０ｉと排他的な関係を持つビットプレーンとして別に持っておく。ビットプレーンＴｉの通電時間は初期通電時間Ｔｉと同一の１００μｓｅｃとする。この様な構成で例えば実施形態１の場合、受信した２進数データのビット０の値により、前記の様にビットプレーンＴ０ｉとビットプレーンＴｉにセットする値を排他的に切り替えることで、ビット０に重み付けられる通電時間のどちらを有効にするかを制御することが出来る。
【００２６】
具体的には、前記の通りビットプレーン展開された各データを印加する場合は次の通りとなる。まず階調度４に対応するデータとして０１００という値を受信しているので、各ビットプレーンへの展開方法は前記方法の通りビットプレーンＴ３のドット１を示す位置に０をセットする。同様にビットプレーンＴ２は１をセット、ビットプレーンＴ１は０をセット、ビットプレーンＴ０ｉは０をセット、ビットプレーンＴｉは１がセットされる。例えば実施形態１の場合は１を通電データ、０を非通電データとして定義すると、通電ビットプレーンはビットプレーンＴ２とビットプレーンＴｉになる。故にビットプレーンＴ２の通電時間６４μｓｅｃと、ビットプレーンＴ０ｉの通電時間１００μｓｅｃの合計値である１６４μｓｅｃが階調度４での通電時間となる。次に例えば階調度５の場合は、２進数データのビット０が１であるため同様に操作するとビットプレーンＴ２とビットプレーンＴ０ｉのみに１がセットされることから、ビットプレーンＴ２の６４μｓｅｃとビットプレーンＴ０ｉの１１６μｓｅｃの合計値である１８０μｓｅｃが階調度５の通電時間となる。従って、階調度５の通電時間と階調度４の通電時間の差は１６μｓｅｃ（＝１８０μｓｅｃ−１６４μｓｅｃ）となる。この例の通り、ビットプレーンＴ０ｉとビットプレーンＴｉを２進数データの値によって有効ビットプレーンを切り替える操作を行うことで実施形態１での目的の最小階差である１６μｓｅｃが生成できることになる。なおこの動作を示したタイムチャートを図４に示す。
【００２７】
なお、実施形態１では１６階調を例にとり最小階差を１６μｓｅｃとして構成及び動作を説明したが、本発明においてはこの限りではない。
【００２８】
また、実施形態１を示す図１及び図４においてヘッドに対する転送順序が記載されているが転送順序はこの限りではない。
【００２９】
［実施形態２］
次に本発明の実施形態２について説明する。図５は、例えば８μｓｅｃの階差にて１６階調の階調度を生成する場合の概念図である。図５を参照すると、４階調目のデータとして０１００というデータを受信し、ビット３の値をビットプレーンＴ３にセットし、ビット２の値をビットプレーンＴ２にセットした後、ビット１とビット０の値を検査して、それらの値に応じて図５（ａ）に示すようにビットプレーンＴｉ１１、Ｔｉ１０、Ｔｉ０１及びＴｉ００のうちの何れかに１をセットする。本例の場合は、ビット１及びビット０は００であることからビットプレーンＴｉ００に１をセットし、その他のビットプレーンＴｉ１１、Ｔｉ１０及びＴｉ０１には０をセットする。その後、全てのビットプレーンＴ３、Ｔ２、Ｔｉ１１、Ｔｉ１０、Ｔｉ０１及びＴｉ００をドットライン毎に順番にサーマルヘッド５に転送する。
【００３０】
図５（ａ）に示すビットプレーンＴ３、Ｔ２、Ｔｉ１１、Ｔｉ１０、Ｔｉ０１及びＴｉ００の通電時間をまとめると以下の様になる。
【００３１】
2004255814.tif 000003
である。
【００３２】
従って、階調ｎに対応する通電時間は、１００μｓｅｃ＋ｎ×８μｓｅｃとなることがわかる。
【００３３】
この様にすることで、最大階調値における通電時間十分に確保しつつ、階差をより小さくしていくことが可能となる。
【００３４】
実施形態２では、下位２ビットをデコードして、４つのビットプレーンを得たこととなる。この観点からみると、実施形態１では、下位１ビットをデコードして、２つのビットプレーンを得たこととなる。従って、実施形態１及び２を一般化して、下位ｎビットをデコードして、２のｎ乗個のビットプレーンを得て、実施形態１及び２と同様な構成及び方法を用いることができる。
【００３５】
［実施形態３］
次に本発明の実施形態３について説明する。図６に示すのは、例えば８μｓｅｃの階差にて１６階調の階調度を生成する場合の他の実施形態である。図５に示す実施形態２の場合の様に、最大階調値における通電時間を十分確保しつつ階差をより小さくしていく場合においては、初期通電時間を内包するビットプレーン数が多くなる。これにより１ドットラインの搬送周期に対する各ビットプレーンの通電、非通電時間の合計時間（実施形態２では、Ｔ３＋Ｔ２＋Ｔｉ１１＋Ｔｉ１０＋Ｔｉ０１＋Ｔｉ００）が長くなってしまい、より高速な印字速度の実現を妨げてしまう可能性がある。そこで、この初期通電時間を内包するＴｉ１１、Ｔｉ１０、Ｔｉ０１及びＴｉ００のうちで最も短いタイマー値から、例えば、サーマルヘッド５の転送時間等により決定される物理的に確保が必要な時間を差し引く。そして、差し引いて得られる残りの時間を新たに設けるベースビットプレーンＴＢのタイマ値として別に設け、無条件にベースビットプレーンＴＢの時間だけ通電するとともに、ビットプレーンＴｉ１１、Ｔｉ１０、Ｔｉ０１及びＴｉ００からその残りの時間を減ずる。具体的には、図５（ａ）を参照すると、Ｔｉ１１、Ｔｉ１０、Ｔｉ０１及びＴｉ００のうちで最も小さい値は、Ｔｉ００の１００μｓｅｃである。いま、サーマルヘッド５の転送時間が３２μｓｅｃかかると仮定すると、１００μｓｅｃ−３２μｓｅｃ＝６８μｓｅｃの時間をビットプレーンＴＢのタイマ値としてセットし、Ｔｉ００を３２μｓｅｃとする。同様に、Ｔｉ１１、Ｔｉ１０及びＴｉ０１から６８μｓｅｃを差し引いて、Ｔｉ１１＝５６μｓｅｃ、Ｔｉ１０＝４８μｓｅｃ、Ｔｉ０１＝４０μｓｅｃとする。
【００３６】
これから処理するデータが通電ドットであればベースビットプレーンの該当ドットには無条件に１をセットする。その後、全ビットプレーンのデータをドットライン毎に順番にサーマルヘッドへ転送し、各ドット設定していた通電時間分だけ通電する。
【００３７】
この様にすることにより、最大階調値における通電時間を十分に確保したまま、全体の通電、非通電時間の合計時間を短くできるため、より高速な印字動作が可能となる。
【００３８】
実施形態３では、下位２ビットをデコードして、４つのビットプレーンを得たこととなる。従って、実施形態２を一般化して、下位ｎビットをデコードして、２のｎ乗個のビットプレーンを得て、実施形態３と同様な構成及び方法を用いることができる。
【００３９】
［実施形態４］
次に本発明の実施形態４について説明する。図７は実施形態４のタイムチャートである。図７によると本発明の階調制御を行うためのデータ転送部分ＰＴｉ、ＰＴ０ｉ、ＰＴ１、ＰＴ２、ＰＴ３の他に、熱履歴制御用のデータ転送部分Ｒ１がある。熱履歴制御とは、特願２００２−２１９８３０号（本願出願時未公開、出願人同一）の明細書にもある様に過去の通電履歴を参照し、これから印加するドットに対する熱エネルギー量を補正する方法であり、本発明に対してもこれを適用することでより高精度な階調印刷が可能となる。具体的には図７においてあるドットに着目した場合、過去に何も印字していない状態、又は通電履歴として管理されない程度に前ラインとの印字間隔が空いている場合において、（１）の履歴データＲ１には１をセットし、通電時間としてＴＲ１により印加される。つまり十分にサーマルヘッドが冷却され初期温度に戻っているものと想定して、階調制御された通電時間に対してＴＲ１時間加えることで熱エネルギーを重畳させる。次に同一ドットを印加すると仮定すると、サーマルヘッドに対して前ライン印加時における蓄熱の影響が残っているものと考えられ、履歴データＲ１を０として履歴データを通電しないという様な制御を行う。
【００４０】
なお、実施形態４では熱履歴制御の制御要因は１要因、つまり過去の通電履歴を１ドットしか管理していないが、実際は通電履歴を複数ドット管理することでより高品位な印字を行うことが可能となる。
【００４１】
また、本実施形態の動作を示す図７について、階調制御部分の後に履歴制御を行う図になっているが、履歴制御を行うタイミングについてはこの限りではない。
【００４２】
また、本発明は、サーマルプリンタに適用できるばかりでなく、他の種類のプリンタや画像表示装置にも適用することができる。
【００４３】
【発明の効果】
第１の効果は、感熱紙の発色特性において最も濃度変化の大きい領域に対して通電時間を細分化し、中間調部分の発色を精密に制御することで、より滑らかな階調印刷が実現出来ることにある。
【００４４】
その理由は、感熱紙が発色を開始するまでに必要な初期通電時間を通電時間の最小値に加えて制御することで、例えば、サーマルヘッドにシリアルデータ転送する際に必ず発生する物理的な転送時間などにより、最小階差を決定づける最小通電時間が制限されなくなるからである。
【００４５】
第２の効果は、様々な感熱紙の種類や、使用するサーマルヘッド、外気温に応じて変化する発色特性に対しても柔軟に階調制御が対応出来ることにある。
【００４６】
その理由は、第一の効果の理由にもあるとおり、最小階差が制限される要因がなくなることと、２進数データの値を検査してその階差をソフトウェアで決定することが出来るため発色特性の変化にも柔軟に対応出来ることになるからである。
【図面の簡単な説明】
【図１】本発明の実施形態１による階調制御方式を説明するための概念図である。
【図２】サーマルプリンタにおける熱エネルギ対発色濃度特性を示すグラフである。
【図３】本発明の実施形態１による階調制御方式を含むサーマルプリンタの構成を示すブロック図である。
【図４】本発明の実施形態１による階調制御方式の動作を説明するためのタイミング図である。
【図５】本発明の第２の実施形態による階調制御方式を説明するための概念図である。
【図６】本発明の第３の実施形態による階調制御方式を説明するための概念図である。
【図７】本発明の実施形態４による階調制御方式の動作を説明するためのタイミング図である。
【図８】従来例による階調制御方式の動作を説明するための第１のタイミング図である。
【図９】従来例による階調制御方式の動作を説明するための第２のタイミング図である。
【符号の説明】
１  ＣＰＵ
２  ＲＯＭ
３  ＲＡＭ
３１  データ展開用ワークエリア
３２  ビットプレーン格納用ワークエリア
４  サーマルヘッドインターフェースＬＳＩ
４１  パラレル／シリアル変換回路
４２  タイマ回路
４３  ヘッド制御信号生成回路
５  サーマルヘッド
５１  シフトレジスタ
５２  発熱素子
６  ＲＡＭ受信バッファ
【図１】
2004255814.tif 000004
【図２】
2004255814.tif 000005
【図３】
2004255814.tif 000006
【図４】
2004255814.tif 000007
【図５】
2004255814.tif 000008
【図６】
2004255814.tif 000009
【図７】
2004255814.tif 000010
【図８】
2004255814.tif 000011
【図９】
2004255814.tif 000012