(57)【要約】【課題】電気特性に優れ、微細化、狭ピッチ化された多層配線基板およびその製造方法を提供する。【解決手段】コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板において、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、コア基板用のコア材がシリコン、セラミックス、ガラスから選ばれ、前記コア基板は導電材料により表裏の導通がなされた複数のスル−ホ−ルを備え、前記コア基板の一方の面に、導電性金属箔上に導電性円錐状バンプを形成し、該バンプをプリプレグに貫通させ、該バンプの先端側に導電性金属箔を重ね、積層プレスした後、前記導電性金属箔をパターンエッチングして形成した配線基板が少なくとも１層積層され、前記コア基板の他方の面に絶縁層を介してビルドアップ配線層が形成されていることを特徴とする。【選択図】  図１
2004193295.tif 000002
【特許請求の範囲】
【請求項１】
コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板において、
前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、コア基板用のコア材がシリコン、セラミックス、ガラスから選ばれ、前記コア基板は導電材料により表裏の導通がなされた複数のスル−ホ−ルを備えるとともに、
前記コア基板の一方の面に、導電性金属箔上に導電性ペーストを印刷して円錐状バンプを形成し、該バンプをプリプレグに貫通させ、該バンプの先端側に導電性金属箔を重ね、積層プレスした後、前記導電性金属箔をパターンエッチングして形成した配線基板が少なくとも１層積層されており、
前記コア基板の他方の面に絶縁層を介してビルドアップ配線層が形成されていることを特徴とする多層配線基板。
【請求項２】
前記導電性金属箔をパターンエッチングして形成した配線基板を積層した側の前記コア基板表面に、受動部品回路が形成されていることを特徴とする請求項１に記載の多層配線基板。
【請求項３】
前記受動部品回路がキャパシタおよび／またはインダクタおよび／またはレジスタであることを特徴とする請求項２に記載の多層配線基板。
【請求項４】
前記コア基板に積層する前記導電性金属箔をパターンエッチングして形成した配線基板に用いる導電性バンプの半導体チップ搭載側のバンプ径が、前記コア基板側のバンプ径よりも大きいことを特徴とする請求項１に記載の多層配線基板。
【請求項５】
コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板の製造方法において、
前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、シリコン、セラミックス、ガラスのいずれかから選ばれたコア材に、所定の大きさの微細孔を穿孔する工程と、
前記微細孔を設けたコア基板の他方の面を研磨し、前記微細孔を露出させてスル−ホ−ルとする工程と、
前記スル−ホ−ルを導電材料により導電性スル−ホ−ルとする工程と、前記導電性スル−ホ−ルの穿孔側のコア基板上に、導電性金属箔上に導電性ペーストを印刷して円錐状バンプを形成し、該バンプをプリプレグに貫通させ、該バンプの先端側に導電性金属箔を重ね、積層プレスした後、前記導電性金属箔をパターンエッチングして形成した配線基板が少なくとも１層積層する工程と、
前記コア基板の他方の面に絶縁層を介してビルドアップ配線層を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
【請求項６】
コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板の製造方法において、
前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、シリコン、セラミックス、ガラスのいずれかから選ばれたコア材に、所定の大きさの微細孔を穿孔する工程と、
前記微細孔の少なくとも内壁に導電材料により導電性を付与する工程と、
前記導電性を付与した微細孔の穿孔側のコア基板上に、導電性金属箔上に導電性ペーストを印刷して円錐状バンプを形成し、該バンプをプリプレグに貫通させ、該バンプの先端側に導電性金属箔を重ね、積層プレスした後、前記導電性金属箔をパターンエッチングして形成した配線基板を少なくとも１層積層する工程と、前記コア基板の他方の面を研磨し、前記導電性を付与した微細孔を露出させて導電性スル−ホ−ルとする工程と、
前記コア基板の研磨した面に絶縁層を介してビルドアップ配線層を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
【請求項７】
前記コア材に微細孔を穿孔する方法が、ＩＣＰ−ＲＩＥ法もしくはサンドブラスト法によるものであることを特徴とする請求項５もしくは６に記載の多層配線基板の製造方法。
【請求項８】
請求項５ないし７のいずれかに記載の多層配線基板の製造方法において、前記コア基板上に、前記導電性金属箔をパターンエッチングして形成した配線基板を少なくとも１層積層する工程の前に、
前記穿孔形成側のコア基板表面に受動部品回路を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層配線基板とその製造方法に関し、特に半導体チップを搭載するための高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体パッケ−ジの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求はますます強くなっている。このため、ＬＳＩを直接プリント配線板に実装したり、あるいはＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）をプリント配線板に実装するようになってきた。そしてプリント配線板も高密度化に対応するために、配線層およびビア（Ｖｉａ）を１層づつ絶縁層を介して多層に積み上げていくビルドアップ配線技術で作製した多層配線基板を使用するようになってきた。
【０００３】
多層配線基板は、基板上下の導体間を電気的に接続するスル−ホ−ルが設けられており、サブトラクティブ法やアディティブ法で作製した低密度配線を有する両面基板を多層化してコア基板としている。しかし、従来のスル−ホ−ルはドリル加工で孔開けされており、微細化の点で孔径に制限があること、さらに貫通したスル−ホ−ルであることにより、多層基板においては所望する２つの導体間の接続のための孔にとどまらず、本来不要な他の部分の導体層にも孔が開いてしまうので、その部分の配線形成ができなくなり、配線設計の自由度を限定してしまうという問題があった。また、スル−ホ−ル部のめっきの導通は、導体線幅の微細化に伴い、信頼性に問題を生じていた。
このため、コア基板の製造方法として種々の配線方法が提案、実施されるようになり、これらのコア基板の上に配線層を形成した多層配線基板が用いられている（例えば、特許文献１、特許文献２参照）。また、本発明者による出願もある（例えば、特許文献３、特許文献４参照）。
【０００４】
【特許文献１】
特開平５−１４４９７８号公報
【特許文献２】
特開平１１−３４５９３３号公報
【特許文献３】
特願２００２−２０２１２３号
【特許文献４】
特願２００２−２０２１２４号
【０００５】
【発明が解決しようとする課題】
しかしながら、コア基板の配線の微細化、狭ピッチ化と共に、コア基板上にビルドアップ法により設ける多層配線層の線幅もより微細な配線が求められるようになり、狭ピッチ化、高密度配線の要求はますます強くなり、公知の従来のコア基板上に従来のプロセスで配線層を形成した多層配線基板では、求められる電気特性と高密度配線のための微細化の要求に対応できなくなっているという問題点がある。
そこで、本発明はこのような問題点を解消するためになされたものである。その目的は、電気特性に優れ、微細化、狭ピッチ化された多層配線基板およびその製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上記の課題を解決するために、請求項１の発明に係わる多層配線基板は、コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板において、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、コア基板用のコア材がシリコン、セラミックス、ガラスから選ばれ、前記コア基板は導電材料により表裏の導通がなされた複数のスル−ホ−ルを備えるとともに、前記コア基板の一方の面に、導電性金属箔上に導電性ペーストを印刷して円錐状バンプを形成し、該バンプをプリプレグに貫通させ、該バンプの先端側に導電性金属箔を重ね、積層プレスした後、前記導電性金属箔をパターンエッチングして形成した配線基板が少なくとも１層積層されており、前記コア基板の他方の面に絶縁層を介してビルドアップ配線層が形成されているようにしたものである。
【０００７】
請求項２の発明に係わる多層配線基板は、前記導電性金属箔をパターンエッチングして形成した配線基板を積層した側の前記コア基板表面に受動部品回路が形成されているようにしたものである。
【０００８】
請求項３の発明に係わる多層配線基板は、前記受動部品回路がキャパシタおよび／またはインダクタおよび／またはレジスタであるようにしたものである。．
【０００９】
請求項４の発明に係わる多層配線基板は、前記コア基板に積層する前記導電性金属箔をパターンエッチングして形成した配線基板に用いる導電性バンプの半導体チップ搭載側のバンプ径が、前記コア基板側のバンプ径よりも大きいようにしたものである。
【００１０】
請求項５の発明に係わる多層配線基板の製造方法は、コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板の製造方法において、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、シリコン、セラミックス、ガラスのいずれかから選ばれたコア材に、所定の大きさの微細孔を穿孔する工程と、前記微細孔を設けたコア基板の他方の面を研磨し、前記微細孔を露出させてスル−ホ−ルとする工程と、前記スル−ホ−ルを導電材料により導電性スル−ホ−ルとする工程と、前記導電性スル−ホ−ルの穿孔側のコア基板上に、導電性金属箔上に導電性ペーストを印刷して円錐状バンプを形成し、該バンプをプリプレグに貫通させ、該バンプの先端側に導電性金属箔を重ね、積層プレスした後、前記導電性金属箔をパターンエッチングして形成した配線基板を少なくとも１層積層する工程と、前記コア基板の他方の面に絶縁層を介してビルドアップ配線層を形成する工程と、を有するようにしたものである。
【００１１】
請求項６の発明に係わる多層配線基板の製造方法は、コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板の製造方法において、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、シリコン、セラミックス、ガラスのいずれかから選ばれたコア材に、所定の大きさの微細孔を穿孔する工程と、前記微細孔の少なくとも内壁に導電材料により導電性を付与する工程と、前記導電性を付与した微細孔の穿孔側のコア基板上に、導電性金属箔上に導電性ペーストを印刷して円錐状バンプを形成し、該バンプをプリプレグに貫通させ、該バンプの先端側に導電性金属箔を重ね、積層プレスした後、前記導電性金属箔をパターンエッチングして形成した配線基板を少なくとも１層積層する工程と、前記コア基板の他方の面を研磨し、前記導電性を付与した微細孔を露出させて導電性スル−ホ−ルとする工程と、前記コア基板の研磨した面に絶縁層を介してビルドアップ配線層を形成する工程と、を有するようにしたものである。
【００１２】
請求項７の発明に係わる多層配線基板の製造方法は、前記コア材に微細孔を穿孔する方法が、ＩＣＰ−ＲＩＥ法もしくはサンドブラスト法によるようにしたものである。
【００１３】
請求項８の発明に係わる多層配線基板の製造方法は、請求項５ないし７のいずれかに記載の多層配線基板の製造方法において、前記コア基板上に、前記導電性金属箔をパターンエッチングして形成した配線基板を少なくとも１層積層する工程の前に、前記穿孔形成側のコア基板表面に受動部品回路を形成する工程と、を有するようにしたものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
本発明の多層配線基板は、コア基板と、このコア基板の一方の面に、銅箔等の導電性金属上に導電性ペーストを印刷して円錐状バンプを形成し、該バンプをプリプレグに貫通させた後、突き当て側に銅箔等の導電性金属箔を重ね、積層プレスを行って形成した配線基板、いわゆるＢ２  ｉｔ（登録商標、Ｂｕｒｉｅｄ  Ｂｕｍｐ  Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ、（株）東芝で開発されＢ−スクェア・イットと呼ばれる）法と称される方法で製造された配線基板が積層されており、コア基板の他方の面には絶縁層を介してビルドアップ配線層が形成されているものである。
【００１５】
（多層配線基板）
図１は、本発明の多層配線基板の一実施形態を模式的に示す部分縦断面図である。図１において、多層配線基板１はコア基板２と、このコア基板２の一方の面に積層されたＢ２  ｉｔ法で製造された少なくとも１層よりなる配線基板３と、コア基板２の他方の面に絶縁層を介して形成されたビルドアップ配線層４とを備えている。
【００１６】
多層配線基板１を構成するコア基板２は、導電材料でコア基板表裏の導通がなされた複数の導電性スル−ホ−ル５が形成されており、コア基板２の片面あるいは両面には配線層が設けられており、コア基板２のＢ２  ｉｔ法で製造された配線基板３側には受動部品回路２ｃが設けられている。
Ｂ２  ｉｔ法で製造された配線基板３は、絶縁性基体６と、その絶縁性基体６を貫通して形成された複数の導電性バンプ７と、絶縁性基体６の両面に形成された配線層よりなる。本発明においては、コア基板上の配線およびコア基板に積層する側のＢ２ｉｔ法で製造した配線基板の配線密度を高くするためには、導電性バンプの半導体チップ搭載側のバンプ径が、コア基板側のバンプ径よりも大きいことが好ましい。
【００１７】
コア基板２上の他方の面に設けられたビルドアップ配線層４は、配線層４を構成する配線８ａ、８ｂが、電気絶縁層９ａ、９ｂを介し、導電性のビア１０ａ、１０ｂにてコア基板２の所定の導電性スル−ホ−ルもしくは配線部に接続されている。
【００１８】
本発明では、多層配線基板１上に設けるそれぞれの微細な多層配線層の位置精度を保つために、コア基板２はＸＹ方向（コア基板２の表面に平行な平面）の熱膨張係数が２〜２０ｐｐｍの範囲にある材料が用いられる。このようなコア材２’としては、シリコン、セラミックス、ガラスから選ぶことができる。コア基板２の上記のコア材２’において、シリコンは微細加工に好適で精密なスル−ホ−ル加工に適しており、セラミックス、ガラスは比較的安価で寸法安定性に優れ製造工程中で変形が少ないという長所を有しており、所望の特性に応じて上記の材料を選択することが可能である。
【００１９】
コア基板２のスル−ホ−ル５は、その内径は表裏が略同一であるストレ−ト形状、一端の開口径が他端の開口径よりも大きいテ−パ−形状、中央部の内径が両端の開口径と異なる形状等、いずれであってもよい。
【００２０】
コア基板２の導電性スル−ホ−ル５に用いられる導電材料としては、銅ペ−ストや銀ペ−スト等の公知の導電性ペ−ストを充填する方法と、スル−ホ−ルの内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してから、電解めっきにより銅、銀、金、ニッケル等の導電材料からなる導通部とする方法とが用いられる。
なお、本発明における導電性スル−ホ−ル５は、スル−ホ−ル内壁面が導電材料で覆われているがスル−ホ−ルの中央部は空隙がある場合、およびスル−ホ−ル部がすべて導電材料で充填されて埋まっている場合のいずれも含めるものである。
【００２１】
コア基板２の配線層２ａ、２ｂおよびコア基板２上に設けたビルドアップ配線層４の配線層８ａ、８ｂおよびビア１０ａ、１０ｂの材質は、銅、銀、金、クロム等の導電材料とすることができる。Ｂ２ｉｔ法による配線基板の配線層は、通常、銅が用いられる。また、電気絶縁層９ａ、９ｂ、９ｃの材質は、はんだリフロ−温度である２５０℃以下で熱硬化可能な感光性絶縁材料が用いられ、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
【００２２】
本発明の多層配線基板は、コア基板の表面に受動部品回路２ｃが形成されているのを好ましい形態としている。受動部品回路としては、キャパシタ、インダクタおよびレジスタが好ましい。特に、デカップリングキャパシタを薄膜回路で形成するのが好ましい。すなわち、半導体チップ内部で発生するスイッチングノイズは、ＩＣの誤動作の要因として問題となるが、そのスイッチングノイズの低減には、デカップリングキャパシタを電源端子と接地端子の間で、ＩＣのできるだけ近くに設けるのが効果的である。本発明では、Ｂ２ｉｔ法で製造した配線基板を積層した側のコア基板表面に、内部回路としてデカップリングキャパシタを形成することにより、Ｂ２ｉｔ法で製造した配線基板上に搭載する半導体チップとの距離が近くなり、電源配線の延長に伴うインピ−ダンスの増加を生じることがなく、ノイズを低減し、内部回路を安定して高速動作させることができ、さらにチップサイズの増大も抑えることが可能である。
キャパシタ材料としては、高誘電体率材料としてＳｒＴｉＯ３  、ＳｒＢａＴｉＯ２  、ＰｂＴｉＯ３  、ＢａＴｉＯ３  等をスパッタリングや蒸着成膜したり、Ｓｉ３  Ｎ４  等をＣＶＤ成膜することにより得られる。
【００２３】
（多層配線基板の製造方法）
図２およびそれに続く図３は、図１に示した本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図であり、図４およびそれに続く図５は、本発明の他の実施形態に関わる多層配線基板の製造方法を示す工程図である。
【００２４】
本発明の多層配線基板の製造方法では、コア材としては、前述のように、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内にある材料で、シリコン、セラミックス、ガラスが用いられる。コア基板の厚さは、５０〜３００μｍの範囲で用いるのが好ましく、スル−ホ−ルは開口径を５０〜５００μｍとするのが好ましい。これらのコア材にスル−ホ−ルを形成する方法としては、コア材の材質特性に応じて、ドリル加工、炭酸ガスレ−ザやＹＡＧレ−ザによるレ−ザ加工、ドライエッチング加工、サンドブラスト加工が用いられるが、微細孔を形成できる点ではＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ−Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：誘導結合プラズマ−反応性イオンエッチング）法によるドライエッチング加工が好ましく、生産性の点ではサンドブラスト加工が好ましい。
前記の各加工方法でスル−ホ−ルを形成する場合、ドライエッチング加工、サンドブラスト加工では、コア材の加工面側にマスクパタ−ンを形成し、このマスクパタ−ンをマスクとして孔開け加工を行なう方法が用いられる。
【００２５】
（第１の実施形態）
図２およびそれに続く図３に基づいて、本発明の製造方法の第１の実施形態について説明する。
図２および図３はコア基板にシリコンを用いた場合に好適な製造方法であり、コア基板となるコア材２２’の一方の面にマスク材で所定のマスクパタ−ン２１を形成する（図２（ａ））。次に、このマスクパタ−ン２１をマスクとしてＩＣＰ−ＲＩＥ法により、コア材２２’に所定の深さまで微細孔２５’を穿孔する（図２（ｂ））。エッチング時のマスク材料としては、ドライエッチング耐性のある通常のノボラック系樹脂を用いたポジ型フォトレジストを用いてもよいし、シリコンとエッチング選択比がとれる酸化シリコン、窒化シリコン等のシリコン薄膜や、チタン、タングステン等の金属薄膜を予め成膜し、フォトエッチング法でパタ−ン化してマスク材として用いてもよい。
エッチングに際しては、通常市販されているＩＣＰ−ＲＩＥ装置を用いることができる。エッチングガスとしては、ＳＦ６  、ＣＦ４  、Ｃ２  Ｆ６  、Ｃ３  Ｆ８  等のフッ素系ガス等を用いることができる。また、エッチング速度を速めるために、マスク材に影響しない範囲内で酸素や窒素を微量に混合することも可能である。
【００２６】
コア材２２’に所定の深さまで微細孔を孔開け加工したら、次に、コア材２２’からマスクパタ−ン２１を除去し、コア材２２’の他方の面を研磨して、微細孔２５’を所定の開口径でコア材２２’の表面に露出させてスル−ホ−ル２５を形成する（図２（ｃ））。コア材２２’の研磨は、バックグラインドや研磨等により行うことができる。
【００２７】
スル−ホ−ル２５形成後、コア材が半導体であるシリコンの場合には、スル−ホ−ル内壁面またはスル−ホ−ル内壁面とシリコンの表裏全面に絶縁層を形成するのが好ましい。
例えば、コア材がシリコンの場合、熱酸化によりスル−ホ−ルを含むコア材表面に酸化シリコンの絶縁膜を形成できる。また、プラズマＣＶＤ法等の真空成膜法を用いて、コア材表面に酸化シリコン、窒化シリコン等の絶縁層を形成することができる。さらに、塗布方法により、スピンオングラス（ＳＯＧ）、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材表面に塗布し熱硬化させて、絶縁膜を形成するすることができる。
【００２８】
次に、図２（ｄ）に示すように、スル−ホ−ル内に導電材料を充填して表裏の導通をとり、導電性スル−ホ−ル２６とする。スル−ホ−ル内に充填する導電材料としては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができ、スル−ホ−ル内への充填は、スクリ−ン印刷等により行うことができる。また、スル−ホ−ルの内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してから電解めっきにより銅、銀、金、ニッケル等の導電材料からなる導通部とし、導電性スル−ホ−ル２６とすることもできる。
【００２９】
次に、コア材２２’の一方の面に、受動部品回路２２ｃを形成する。受動部品回路２２ｃとしてはキャパシタ、インダクタ、レジスタが形成される。キャパシタ等の受動部品回路はマスキングして真空蒸着あるいはスパッタリングする方法により所定の位置にパタ−ン化して形成する。
【００３０】
コア基板の片面あるいは両面に設ける配線プロセスとしては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。この配線形成は、受動部品回路と同じ側に設ける場合には、Ｂ２  ｉｔ法で別途作製した配線基板の積層前に行なうが、コア基板の他方の面に配線形成する場合には、Ｂ２  ｉｔ法の配線基板をコア基板に積層する前に形成することも、あるいは積層後に形成することも可能である。例えば、コア材の片面に、真空成膜法により、アルミニウム、銅等の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線層２２ｂを形成し、受動部品回路２２ｃとの接続を行い、コア材の他方の面に同様にして配線層２２ａを形成し、コア基板の表面に配線層２２ａ、２２ｂと受動部品回路２２ｃが設けられ、表裏の配線が導電性スル−ホ−ル２６で接続したコア基板２２が得られる。（図２（ｅ））。
【００３１】
次に、上記のコア基板２２の受動部品回路２２ｃが形成された側の基板表面に、Ｂ２  ｉｔ法で別途作製した配線基板２３を絶縁層を介して積層する（図３（ｆ））。絶縁層としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ法でパタ−ニングし、加熱プレスすることにより積層される。配線基板２３は、既にＢ２  ｉｔ法で絶縁性基体２７の表裏に配線層が設けられ、導電性バンプ２８を介して表裏接続している。
【００３２】
ここで、Ｂ２  ｉｔ法による配線基板の製造方法について図面により説明する。図６は、Ｂ２  ｉｔ法の配線基板製造方法を説明する工程概観図である。図６（ａ）に示すように、銅箔６５ａ上にスクリ−ン印刷法により銀ペ−ストを印刷し、乾燥して、導電性バンプ６８として銅箔６５ａ上の所定位置に形成する。導電性バンプ６８は絶縁層であるプリプレグ６７を貫通するように先端が尖った円錐形状に形成する。
次に、温度９５〜１１５℃程度の温度条件において、形成した導電性バンプ６８をガラスクロス入りエポキシプリプレグ等のプリプレグ６７に貫通させると、導電性バンプの先端はガラスクロスを突き抜ける。続いて、突き当て用の銅箔６５ｂを重ね、プリプレグ６７が硬化する温度、圧力で積層プレスし、図６（ｂ）に示すように、所定部分が導電性バンプで導通した導通基板６３’を形成する。この後、図６（ｃ）に示すように、表裏の銅箔をパタ−ンエッチングして配線層６７ａ、６７ｂを形成し、Ｂ２  ｉｔ法による両面配線基板６３を得る。銅箔およびガラスクロス入りプリプレグの厚さは任意に設定できるが、例えば、銅箔として１８μｍ、プリプレグとして１００μｍが例示できる。
以下、必要に応じて同様の工程を行なうことにより、Ｂ２  ｉｔ法による２層以上の多層化した配線基板を形成することができる。
【００３３】
次に、コア基板の他方の面に絶縁層を介してビルドアップ配線層を形成する。
まず、Ｂ２  ｉｔ法による配線基板２３が積層されたコア基板２２を準備し、コア基板２２の配線層２２ａを覆って、絶縁層となる感光性樹脂をスピンナ−塗布法等により塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層２９ａを形成する。これらの感光性樹脂としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
【００３４】
次に、セミ・アディティブ法により配線層を形成する。すなわち、絶縁層２９ａが形成された基板に、スパッタリング法等の真空成膜法により、配線層２２ａが絶縁層２９ａから露出している部分および絶縁層２９ａを含む全面に、めっき下地用の導電性薄膜層を形成する。導電性薄膜層は銅、銀、ニッケル等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。
【００３５】
続いて、めっき用の感光性レジストをスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ンを形成する。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１μｍ〜１０μｍ程度が用いられる。続いて、電解めっきによりレジスト開口部に銅、銀、金等の導電体を数μｍの厚さにめっきし、めっき金属層を形成する。
【００３６】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビア３０ａおよび配線層３１ａを有する配線層を得る。
【００３７】
さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。すなわち、次の絶縁層２９ｂを形成し、続いて、次のビア３０ｂおよび配線層３１ｂを形成する（図３（ｇ））。図３（ｇ）は、配線層３１ｂ表面に絶縁層２９ｃまでを形成したビルドアップ配線層２４を示すものである。
【００３８】
上記のようにして製造した本発明の多層配線基板２０は、図３（ｇ）に示すように、コア基板の受動部品回路２２ｃを形成した面には、Ｂ２  ｉｔ法で作製した配線基板２３が設けられ、コア基板の他方の面にビルドアップ配線層２４が設けられている。
【００３９】
本発明の多層配線配線基板の製造方法では、ビルドアップ配線層をめっき法でビア、および配線層を形成するので、微細配線パタ−ンを安定して形成することが可能である。また、本発明の多層配線基板の製造方法では、ビルドアップ配線層のビア構造を、ビアの上にビアが重なったスタック構造にすることが可能であり、配線を高密度化できるという利点がある。
さらに、本発明の多層配線基板の製造方法では、コア基板のスル−ホ−ルとＢ２  ｉｔ法による配線基板の導電性バンブとビルドアップ配線層のビア部を重ねることにより、さらに配線を高密度化でき、高密度構造の配線設計の自由度をさらに大きくすることができ、高密度配線形成に有利である。
【００４０】
次に、本発明の製造方法による多層配線基板の電気特性を調べたところ、内蔵させたキャパシタをデカップリングキャパシタとして用いることにより、実装密度を低下させることなく、キャパシタを電子部品として外付けするよりも、スイッチングノイズを大幅に低減できることが確認された。
【００４１】
（第２の実施形態）
図４およびそれに続く図５は、サンドブラスト法でスル−ホ−ルを形成する場合を例示しており、コア基板用のコア材４２’の一方の面に所定のマスクパタ−ン４１を形成し（図４（ａ））、このマスクパタ−ン４１をマスクとしてサンドブラストによりコア材４２’に所定の大きさで微細孔４５’を穿孔する（図４（ｂ））。本発明では、貫通孔とせず、一定の深さまで穿孔した段階で、サンドブラスト加工を止めている。
【００４２】
次に、コア材４２’からマスクパタ−ンを除去し、微細孔内に導電材料４５を充填する（図４（ｃ））。微細孔内に充填する導電材料４５としては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができ、微細孔内への充填は、スクリ−ン印刷等により行うことができる。また、微細孔の内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してから電解めっきにより銅、銀、金、ニッケル等の導電材料からなる導通部とすることもできる。
【００４３】
サンドブラス法でスル−ホ−ルを形成する場合には、スル−ホ−ルがテ−パ−を有するので、開口径の大きい面からのスル−ホ−ル内壁面への導電材料の付着が容易になり、スル−ホ−ルの導通化工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
【００４４】
なお、導電材料４５を微細孔内に充填する前に、微細孔の内壁面やコア材の片面もしくは両面に絶縁層を形成してもよい。例えば、コア材が半導体材料であるシリコンの場合には、熱酸化法、ＣＶＤ法、あるいはスパッタリング法等の真空成膜法を用いて、コア材の表面にシリコン酸化膜やシリコン窒化膜を形成することができる。
【００４５】
次に、図４（ｄ）に示すように、コア材の導電材料４５を微細孔内に充填した側の表面に、受動部品回路４２ｃを形成する。受動部品回路４２ｃとしてはキャパシタ、インダクタ、レジスタが形成される。キャパシタ等の受動部品回路はマスキングして真空蒸着あるいはスパッタリングする方法により所定の位置にパタ−ン化して形成する。
【００４６】
コア基板の片面あるいは両面に設ける配線プロセスとしては、実施形態１と同様に、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。この配線形成は、受動部品回路４２ｃと同じ側に設ける場合には、Ｂ２  ｉｔ法による配線基板の積層前に行なうが、コア基板の他方の面に形成する場合には、Ｂ２  ｉｔ法の配線基板をコア基板に積層した後に形成することも可能である。図４（ｄ）では、受動部品回路４２ｃと共に、配線層４２ｂが形成されている。
【００４７】
次に、上記のコア材４２’の受動部品回路４２ｃが形成された側に、Ｂ２  ｉｔ法で別途作製した配線基板４３を絶縁層を介して積層する。Ｂ２  ｉｔ法は実施形態１で説明した方法と同じである。絶縁層としては、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ法でパタ−ニングし、加熱プレスすることにより積層される（図４（ｅ））。配線基板４３のコア材４２’と積層する側には既に配線層４２ｂが形成され絶縁層を介してコア基板と接続される。
【００４８】
次に、コア材の他方の面を研磨して微細孔を露出させて導電性のスル−ホ−ル４６とし、所望する厚さとしたコア基板４２とする（図５（ｆ））。コア材の研磨は、研磨装置等により行なうことができる。サンドブラスト加工の場合には、スル−ホ−ルがテ−パ−状なので、一定厚さまで研磨することにより、微細孔を所定の開口径で露出させて導電性スル−ホ−ル４６を形成することができる。
【００４９】
次に、コア基板４２の研磨した側に配線層を形成する。コア基板表面の配線プロセスとしては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。例えば、コア材の表面に、真空成膜法により、アルミニウム、銅等の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線層４２ａを形成し、Ｂ２  ｉｔ法で作製した配線基板４３を一方の面に積層したコア基板４２を得る（図５（ｇ））。
【００５０】
次に、上記のようにして製造したコア基板４２の配線層４２ａを形成した面に、実施形態１に記載の工程と同様の工程を行い、図５（ｈ）に示すように、コア基板の他方の面にビルドアップ配線層４４を有する多層配線基板４０が形成される。
【００５１】
【実施例】
（実施例１）
コア材として、厚さ６２５μｍのシリコン基板を準備し、このコア材の一方の面にプラズマＣＶＤ法で窒化シリコンを５μｍの厚さに成膜した。次に、窒化シリコン膜上に、ポジ型フォトレジスト（東京応化工業（株）ＯＦＰＲ−８００）を塗布し、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりレジストパタ−ンを形成した。次に、ＣＦ４  をエッチングガスとして、レジストパタ−ンから露出している窒化シリコンをドライッチングし、レジストを専用剥離液で剥膜し、窒化シリコンによるマスクパタ−ンを形成した。マスクパタ−ンは直径が１００μｍである円形開口を１５０〜５００μｍピッチで形成したものであった。
【００５２】
次に、ＩＣＰ−ＲＩＥ装置により窒化シリコン膜のマスクパタ−ンから露出しているシリコンを、エッチングガスにＳＦ６  を用いて、３５０μｍの深さにトレンチエッチングした。
【００５３】
次いで、微細孔側に粘着テ−プを貼り、ダイヤモンドグラインダ−によりシリコン基板を３００μｍの厚さにまで研削し、微細孔を貫通したスル−ホ−ルとした。本実施例では、ほぼ垂直のスル−ホ−ルが得られた。
【００５４】
次いで、スル−ホ−ルが形成されたシリコン基板を熱酸化処理し、スル−ホ−ル内壁面を含むコア材表面に酸化シリコン膜および窒化シリコン膜からなる絶縁膜を形成した。次に、銅ペ−ストをスクリ−ン印刷法によりスル−ホ−ル内に充填し、硬化処理（１７０℃、２０分間）した。その後、コア材の表面から突出している銅ペ−ストを研磨して除去し、コア材の表面とスル−ホ−ル内に充填したペ−ストとが同一面となるようにしたコア材を得た。このコア材は、開口径が１００μｍで、導電材料により表裏の導通がされていた。
【００５５】
次に、ＲＦマグネトロンスパッタリング装置を用いて、酸化シリコン膜を有する側のコア材上にＳｒＢａＴｉＯ３  をマスキングしてスパッタリングし、受動部品回路としてキャパシタを形成した。続いて、スパッタリングによりコア材の両面にそれぞれ銅の薄膜（０．２μｍ厚）を形成し、さらに銅を電解めっきして３μｍの厚さとした後、フォトリソグラフィ法によりコア材の両面に配線層を形成したコア基板を得た。配線層は所定のスル−ホ−ル内の導電性ペ−スト上、およびキャパシタ上に一部重なって接続されるようにした。
【００５６】
次に、上記のコア基板のキャパシタが形成された側の基板表面に、Ｂ２  ｉｔ法で別途作製した配線基板を絶縁層を介して積層した。
Ｂ２  ｉｔ法で作製した配線基板は、厚さ１８μｍの銅箔上の所定位置に銀ペ−ストを印刷し、乾燥して先端が尖った円錐形状を有する導電性バンプを形成した。次に、温度１１０℃にて、銅箔上に形成した導電性バンプを厚さ２００μｍのガラスクロス入りプリプレグ（ガラス・エポキシ複合材料）に貫通させると、導電性バンプの先端はガラスクロスを突き抜けるので、これに突き当て用の厚さ１８μｍの銅箔を重ね、積層プレスし、プリプレグを硬化させて、所定部分が導電性バンプで導通した基板を作製した。導電性バンプの径は、下層部で３７０μｍ、上部で３４０μｍ、ランド径は６００μｍとした。この後、表裏の銅箔をパタ−ンエッチングして、両面配線基板とした。
コア基板との間の絶縁層としては、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をパタ−ニングし、加熱プレスすることにより積層した。配線基板の積層する側には既にＢ２  ｉｔ法で銅の配線パタ−ンが形成されており、絶縁層を介してコア基板と接続するようにした。
【００５７】
次に、Ｂ２  ｉｔ法による配線基板を積層したコア基板の反対側の面に、セミ・アディティブ法によりビルドアップ配線層を形成した。すなわち、コア基板上に絶縁層としてベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をパタ−ニングして形成し、次いで、スパッタリングにより、基板全面に、めっき下地用の導電性薄膜層を形成した。導電性薄膜層は銅を、０．５μｍ程度の厚さに設けた。
【００５８】
続いて、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナ−塗布し、第１層の配線パタ−ンを有するフォトマスクを用いて、露光し、現像して５μｍ厚さのレジストパタ−ンを形成した。続いて、電解めっきによりレジスト開口部に銅を４μｍの厚さにめっきした。
【００５９】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビアおよび配線パタ−ンを有する１層目の配線層を得た。
【００６０】
同じようにして２層目の配線を形成し、その上にパタ−ン化した絶縁層を設けてビルドアップ配線層とし、シリコン基板をコア基板として、コア基板の一方の側にＢ２  ｉｔ法による配線パタ−ンを有し、他方の側にビルドアップ配線層を有する多層配線基板を得た。
【００６１】
次に、本発明の製造方法による多層配線基板の電気特性を調べたところ、内蔵させたキャパシタをデカップリングキャパシタとして用いることにより、実装密度を低下させることなく、キャパシタを電子部品として外付けするよりも、スイッチングノイズを大幅に低減できることが確認された。
【００６２】
（実施例２）
コア材として、厚さ４００μｍのガラス基板を準備し、このコア材の一方の面に感光性ドライフィルムレジスト（東京応化工業（株）製オーディールＢＦ４０５）をラミネ−トし、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりマスクパタ−ンを形成した。また、マスクパタ−ンは直径が１５０μｍである円形開口が３００〜５００μｍピッチで形成したものであった。
【００６３】
次に、このマスクパタ−ンをマスクとして、サンドブラスト法によりコア材に微細孔を穿孔した。この微細孔は、開口径が１５０μｍ、深さが３００μｍ、底部の内径が８０μｍであり、テ−パ−形状を有するものであった。続いて、マスクパタ−ンをアセトンでコア材から除去した。
【００６４】
次に、コア材の微細孔にスクリ−ン印刷法により銅ペ−ストを充填し、１７０℃、２０分間熱処理し、その後、コア材の表面に硬化突出した銅ペ−ストを研磨により除去し、銅ペ−スト表面とコア材表面とが同一表面となるようにした。
【００６５】
次に、ＲＦマグネトロンスパッタリング装置を用いて、酸化シリコン膜を有する側のコア材上にＳｒＢａＴｉＯ３  をマスキングしてスパッタリングし、受動部品回路としてキャパシタを形成した。続いて、銅により導電層（０．２μｍ厚）を形成し、続いて電解めっきにより銅を５μｍの厚さにした後、フォトリソグラフィ法により配線層を形成した。配線層は所定のスル−ホ−ル内の導電性ペ−スト上、およびキャパシタ上に一部重なって接続されるようにした。
【００６６】
次に、上記のコア材の微細孔の開口側に、Ｂ２  ｉｔ法で別途作製した配線基板を絶縁層を介して積層した。絶縁層としては、ベンゾシクロブテン樹脂をパタ−ニングし、加熱プレスすることにより積層した。配線基板の積層する側には既にＢ２  ｉｔ法で銅の配線層が形成されており、絶縁層を介してコア材の配線層と接続するようにした。
【００６７】
その後、コア材の他方の面を研削装置により研磨してコア材の厚さを３００μｍにすると共に、コア材の研磨面に、一方の開口径が１５０μｍ、他方の開口径が１００μｍであるテ−パ−形状のスル−ホ−ルを備え、かつ、導電材料により表裏の導通がされた導電性スル−ホ−ルを形成した。
【００６８】
次に、コア材の研磨した表面に銅をスパッタリングして、パタ−ニングして配線層を設けたコア基板を形成した。
【００６９】
次に、実施例１と同様にして、銅配線層の上に絶縁層を設け、絶縁層を介して２層目の配線を形成し、次いで絶縁層を介して３層目の配線を形成し、ガラス基板をコア基板とし、コア基板の一方の側にキャパシタを設け、その上にＢ２  ｉｔ法による配線層を有しコア基板の、他方の側にビルドアップ配線層を有する多層配線基板を得た。
【００７０】
本発明の製造方法による多層配線基板の電気特性を調べたところ、実施例１と同じく、内蔵させたキャパシタをデカップリングキャパシタとして用いることにより、スイッチングノイズを大幅に低減できることが確認された。
【００７１】
【発明の効果】
以上詳述したように、本発明によれば、多層配線基板を構成するコア基板が熱膨張係数の小さい材料により構成され、コア基板は導電材料により表裏の導通がなされた複数の導通部を備えており、スル−ホ−ルもしくは導電性バンプによる導通部の占める領域が小さいので、ビルドアップ配線層形成側のスペ−スが十分に確保され、配線設計の自由度が高いという利点がある。
さらに、本発明の多層配線基板を構成するビルドアップ配線層は、フォトリソグラフィ法とめっき法によりビアおよび配線パタ−ンを形成するので、微細線幅、狭ピッチの配線が可能である。また、多層配線のビアをスタック構造とすることができるため、高密度配線が可能となる。
【００７２】
また、キャパシタ等の受動部品回路をＩＣを取り付ける近くのコア基板上に設けることにより、ノイズを低減し、内部回路を安定して高速動作させることができ、さらにチップサイズの増大も抑えることが可能である。
本発明のコア基板とビルドアップ配線層で形成された多層配線基板は、微細化、高密度化により高性能の電気特性を有しながらも、小型化、軽量化できるので、多方面の用途に使用可能である。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を模式的に示す部分縦断面図
【図２】本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図
【図３】図２に続く本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図
【図４】本発明の他の実施形態に関わる多層配線基板の製造方法を示す工程図
【図５】図３に続く本発明の他の実施形態に関わる多層配線基板の製造方法を示す工程図
【図６】本発明の多層配線基板を構成するコア基板に積層するＢ２ｉｔ法による配線基板の製造を説明する工程図
【符号の説明】
１、２０、４０  多層配線基板
２、２２、４２  コア基板
２’、２２’、４２’    コア材
２ａ、２ｂ、２２ａ、２２ｂ、４２ａ、４２ｂ  配線層
２ｃ、２２ｃ、４２ｃ  受動部品回路
３、２３、４３  Ｂ２ｉｔ法で製造した配線基板
４、２４、４４  ビルドアップ配線層
５、２６、４６  導電性スル−ホ−ル
６、２７、４７  絶縁性基体
６ａ、６ｂ、２７ａ、２７ｂ、４７ａ、４７ｂ  配線層
７、２８、４８  導電性バンプ
８ａ、８ｂ、３１ａ、３１ｂ、５１ａ、５１ｂ  配線層
９ａ、９ｂ、９ｃ、２９ａ、２９ｂ、４９ａ、４９ｂ  絶縁層
１０ａ、１０ｂ、３０ａ、３０ｂ、５０ａ、５０ｂ  ビア
２１、４１  マスクパタ−ン
２５’、４５’    微細孔
２５  スル−ホ−ル
６３  配線基板
６３’    導通基板
６５ａ、６５ｂ  銅箔
６７  プリプレグ
６７ａ、６７ｂ  配線層
６８  導電性バンプ
【図１】
2004193295.tif 000003
【図２】
2004193295.tif 000004
【図３】
2004193295.tif 000005
【図４】
2004193295.tif 000006
【図５】
2004193295.tif 000007
【図６】
2004193295.tif 000008