(57)【要約】【課題】所望のターン数を有する積層チップインダクタを容易に製造でき、且つターン数の少ない場合にも良好な直流重畳特性が得られるようにする。【解決手段】複数の磁性体層を積層し、磁性体層間を積層方向に導通させる互いに略平行な複数の導体路３０を２列設け、隣接する導体路３０同士の間にダミーホール３１を形成する。また、所定の磁性体層に複数の配線パターン２０ａを配列するとともに、隣接する配線パターン同士の間にダミーパターン２１ａを形成する。ダミーホール３１およびダミーパターン２１ａは非磁性体又は低透磁率部材であるため、漏れ磁束を抑えられ、直流重畳特性が改善される。また、ターン数が少ない場合でも、同じスルーホールを形成する金型やレザー照射装置を用いて製造可能となる。【選択図】  図１
2004193512.tif 000002
【特許請求の範囲】
【請求項１】
複数の磁性体層を積層し、磁性体層間を積層方向に導通させる互いに略平行な複数の導体路を２列設け、第１列の導体路と第２列の導体路との間を所定の磁性体層に配列した複数の配線パターンで導通させて、前記導体路と配線パターンとによってコイルを形成した積層チップインダクタにおいて、
前記列をなす複数の導体路の隣接する導体路同士の間、前記導体路による列の外側、前記複数の配線パターンの隣接する配線パターン同士の間、前記配線パターンによる配列部の外側、のいずれかに非磁性体または前記磁性体層より透磁率の低い部材からなる磁性調整部を形成したことを特徴とする積層チップインダクタ。
【請求項２】
前記複数の導体路の隣接する導体路同士の間または前記導体路による列の外側の磁性調整部は、前記複数の磁性体層を積層方向に通る空洞スルーホールからなる、または該スルーホール内に非磁性体材料を充填した構造からなる請求項１に記載の積層チップインダクタ。
【請求項３】
前記配線パターン同士の間または前記配線パターンによる配列部の外側の磁性調整部は、非磁性体または前記磁性体層より透磁率の低い低透磁率材料のパターンを印刷形成したものである請求項１または２に記載の積層チップインダクタ。
【請求項４】
前記複数の導体路の隣接する導体路同士の間および前記複数の配線パターンの隣接する配線パターン同士の間の磁性調整部をそれぞれ導電体で構成するとともに、該磁性調整部でコイルを構成し、該コイルを前記導体路と配線パターンによるコイルに対して並列接続した請求項１に記載の積層チップインダクタ。
【請求項５】
前記導体路とそれに隣接する磁性調整部との間隔または前記配線パターンとそれに隣接する磁性調整部との間隔を１００μｍ以下とした請求項１〜４のいずれかに記載の積層チップインダクタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、コイルの軸方向が磁性体層の面方向を向くように、磁性体層の積層体内にコイルを設けた積層チップインダクタに関するものである。
【０００２】
【従来の技術】
従来、積層型チップインダクタの１つの形態として、セラミック磁性体層を積層するとともに、コイルの軸が磁性体層の面方向を向くように、すなわち積層方向に直交する方向を向くように、その積層体の内部にコイルを形成した構造が採られている（例えば、特許文献１）。その例を図１２の（Ａ），（Ｂ）に示す。ここで（Ａ）は外観斜視図、（Ｂ）はその上面図である。但し最外層である保護層は省略している。
【０００３】
図１２において、３０は積層体の積層方向（縦方向）に伸びる導体路であり、磁性体層間を積層方向に導通させる互いに略平行な複数の導体路３０を２列設けている。そして、磁性体層の上層と下層に複数の帯状の配線パターン２０を形成している。これらの複数の配線パターン２０が２列の導体路の間を接続して全体にコイルを形成している。これらの導体路３０は、各磁性体層に開けたスルーホール内に導電ペーストを充填し積層方向に導通させることよって構成している。
【０００４】
また、配線パターン２０は、磁性体層に導電ペーストをスクリーン印刷することによって形成している。
【０００５】
通常、図１２に示したような閉磁路構造のコイルでは、直流電流を流した時にインダクタンスが低下するという直流重畳特性を持つために、このようなコイルの設計では、直流電流の通電時にインダクタンスが極力低下しないようにその構造を決めている。
【０００６】
一般的には、直流重畳特性は、最短磁路長（コイル長）に関係があり、コイル長を大きくするほど直流重畳特性は良好となる。そのため、ターン数の少ないコイルでは、コイル長を大きくするために、図１２の（Ａ），（Ｂ）に示した状態から（Ｃ），（Ｄ）に示すようにコイルピッチを広げる設計を行っている。ここで（Ｃ）は積層チップインダクタの斜視図、（Ｄ）はその上面図である。また図１１は、図１２の（Ｃ），（Ｄ）に示した積層チップインダクタの分解斜視図である。ここで１０ａ，１０ｂに配線パターン２０ａ，２０ｂを形成している。１０ｃはこの２つの磁性体層１０ａ，１０ｂの間に積層される磁性体層であり、積層方向に導通させる導体路３０を構成することになる。また、１１は保護層である。
【０００７】
一般にインダクタ部品では、種々のインダクタンス定数を得るために、ターン数や磁性体材料の透磁率、コイルの巻径等を定めるが、ターン数を変える方法が最も簡単で一般的であった。図１２に示したような構造の積層チップインダクタにおいてもターン数を変えることによって所望のインダクタンス値を得るように設計されていた。たとえば、４．５×３．２ｍｍサイズの積層チップインダクタでのターン数とそれにより得られるインダクタンスとの関係は次の表１の通りである。
【０００８】
〔表１〕
─────────────────────────────────
ターン数          ８．５    １２．５    １７．５    ２５．５
─────────────────────────────────
インダクタンス  １０μＨ    ２２μＨ    ４７μＨ  １００μＨ
─────────────────────────────────
【０００９】
【特許文献１】
特開２００１−１０２２１８公報
【００１０】
【発明が解決しようとする課題】
ところが、従来構造の積層チップインダクタにおいては、直流重畳特性の最適化設計を行っても、磁性体層の積層による積層体の長手方向の寸法すなわちチップの長手方向の寸法でコイル長が制約されるため、直流重畳特性の最適化にも限界があった。
【００１１】
また、種々のインダクタンス値を得るためにターン数を変える場合、各磁性体層に開けるスルーホールの数を変える必要があった。このようなスルーホール加工は、金型で打ち抜く方法やレザービームの照射によって焼失させる方法等があるが、その加工効率を向上させるために、これらを一括して行うのが一般的であった。そのため一括加工用の金型やレーザ照射装置等を専用に用意している。したがって、スルーホールの数を変えて種々のインダクタンス値のシリーズを作るには、各インダクタンス値ごとに専用の金型やレーザ照射装置をそれぞれ用意しなければならなかった。または、量産性を無視して、スルーホールを１つずつ加工するといった極めて加工効率の低い方法で加工しなければならなかった。
【００１２】
この発明の目的は、上述の問題を解消して所望のターン数を有する積層チップインダクタを容易に製造でき、且つターン数の少ない場合にも良好な直流重畳特性が得られるようにした積層チップインダクタを提供することにある。
【００１３】
【課題を解決するための手段】
この発明は、複数の磁性体層を積層し、磁性体層間を積層方向に導通させる互いに略平行な複数の導体路を２列設け、第１列の導体路と第２列の導体路との間を所定の磁性体層に配列した複数の配線パターンで導通させて、導体路と配線パターンとによってコイルを形成した積層チップインダクタにおいて、前述の問題を解消するために、列をなす複数の導体路の隣接する導体路同士の間、導体路による列の外側、複数の配線パターンの隣接する配線パターン同士の間、配線パターンによる配列部の外側、のいずれかに非磁性体または磁性体層より透磁率の低い部材からなる磁性調整部を形成したことを特徴としている。
このように磁性調整部分を形成したことによりコイルのピッチが広くなっても、漏れ磁束の増大が抑制されて、直流重畳特性の劣化が抑えられる。
【００１４】
また、この発明は、前記磁性調整部分を、複数の磁性体層を積層方向に通る空洞スルーホールにすること、または該スルーホール内を更に非磁性体材料で充填した構造にすることを特徴としている。この構造により、導体路としてのスルーホールを形成する工程と同時に、複数の導体路の隣接する導体路同士の間に非磁性体または低透磁率の磁性調整部分を容易に形成できる。
【００１５】
また、この発明は、前記配線パターン同士の間または前記配線パターンによる配列部の外側の磁性調整部を、非磁性体または磁性体層より透磁率の低い低透磁率材料のパターンを印刷形成したことを特徴としている。この構造により、磁性調整部分を配線パターンと同様の印刷形成により容易に形成することができる。
【００１６】
また、この発明は、前記複数の導体路の隣接する導体路同士の間および前記複数の配線パターンの隣接する配線パターン同士の間の磁性調整部をそれぞれ導電体で構成するとともに、該磁性調整部でコイルを構成し、該コイルを前記導体路と配線パターンによるコイルに対して並列接続したことを特徴としている。この構造により、インダクタンス値の低い品種であっても良好な直流重畳特性が得られ、且つ直流抵抗を下げることができる。
【００１７】
また、この発明は、前記導体路とそれに隣接する磁性調整部との間隔または前記配線パターンとそれに隣接する磁性調整部との間隔を１００μｍ以下としたことを特徴としている。後に示すようにこの構造により良好な直流重畳特性が得られる。
【００１８】
【発明の実施の形態】
第１の実施形態に係る積層チップインダクタについて図１〜図６を参照して説明する。
図１は積層チップインダクタ主要部の構造を示す斜視図および上面図である。図２は全体の分解斜視図、図３は積層チップインダクタの外観斜視図である。  図２において１０ａ，１０ｂはそれぞれ配線パターン２０ａ，２０ｂおよびダミーパターン２１ａ，２１ｂを形成した磁性体層である。１０ｃは２つの磁性体層１０ａ−１０ｂ間に積層される複数の磁性体層である。１１は最外層の保護層である。
【００１９】
磁性体層１０ａ，１０ｂには、帯状の配線パターン２０ａ，２０ｂを配列している。また、これらの配線パターン２０ａ，２０ｂの隣接する配線パターン同士の間にダミーパターン２１ａ，２１ｂを配列している。
【００２０】
これらの配線パターンを形成した磁性体層１０ａ，１０ｂおよびその間に積層する磁性体層１０ｃには、層間を積層方向に導通させる互いに略平行な複数の導体路３０およびダミーホール３１を交互に配置した列を２列設けている。第１列（例えば図において手前側の列），第２列（例えば図において後方側の列）ともに８つの導体路と８つのダミーホールを設けている。また、第１列の導体路３０と第２列の導体路３０との間を配線パターン２０ａ，２０ｂで導通させている。この構造により、導体路３０と配線パターン２０ａ，２０ｂとで全体にコイルを構成している。後述するように、ダミーホールにも導電性を付与しているので、ダミーホールも「導体路」ではある。但し、この例ではダミーパターン２１ａ，２１ｂの両端はダミーホール３１に達していない。
【００２１】
磁性体層１０ａには、配列した複数の配線パターン２０ａのうち両端の配線パターンに導通する引き出しパターン２２を形成している。
【００２２】
さて図１〜図３に示した積層チップインダクタの製造方法は次の通りである。まず、磁性体層１０ｃ用のフェライトグリーンシート上に複数のスルーホールを等ピッチで２列分直線状に配列する。ここで直径８０μｍのスルーホールを２００μｍピッチで１６個を一列分として加工する。これらのスルーホールの全てにスクリーン印刷方法等の方法で導電ペーストを充填する。この時の印刷パターンはスルーホールの径より広い１００μｍとする。この導電ペースト充填済みの磁性体層１０ｃを所定枚数積層し加圧プレスする。これにより、スルーホール部分で磁性体層間を積層方向に導通させる導体路３０およびダミーホール３１を構成する。
【００２３】
次に、磁性体層１０ａ，１０ｂ用のフェライトグリーンシート上に導電ペーストをスクリーン印刷することによって、配線パターン２０およびダミーパターン２１を形成する。
【００２４】
その後、上記磁性体層１０ｃによる積層体の上下に磁性体層１０ａ，１０ｂおよびさらにその外側に保護層１１を重ねた状態で加圧プレスして各層を圧着する。その後は従来の積層チップインダクタの加工方法と同様に焼成してフェライト焼結体とし、さらにその両端部分に外部電極となる導電ペーストを塗布し焼き付けた後メッキ処理することによって完成体を得る。
【００２５】
図１〜図３に示した例では８ターンのコイルを構成したが、コイルのターン数が変わってもスルーホールの形成位置および数は変わらない。たとえばターン数が１６ターンの場合には、磁性体層１０ａ，１０ｂに設けるパターンを全て配線パターンとして作用させ、全てのスルーホールを導体路３０として用いる。ターン数が１６ターンより少なくなるほど、磁性体層１０ａ，１０ｂに形成するパターンのうちダミーパターンとして用いる数を増すとともに、ダミーホールとして作用させるスルーホールの数を増す。また、８ターンのとき、図１・図２に示したように、ダミーパターンの数が配線パターンの数に等しくなり、ダミーホールの数が導体路の数に等しくなる。８ターンより少ない場合には、ダミーパターンが配線パターンより多くなり、またダミーホールが導体路より多くなることになる。但し、いずれの場合でもコイルの始端と終端の導体路３０は２列に配列したスルーホールのうち最も外側のスルーホールを用いる。
【００２６】
このようにターン数の異なるコイルでも、同じ金型や同じレーザ照射装置を用いて作成したフェライトグリーンシートを用いて製造することができる。
【００２７】
この例では、ダミーホール内に導電ペーストを充填したが、ダミーホール内に何も充填せずに単なる空洞としてもよい。また、例えばカーボン等の有機材料をスルーホール内に充填し、焼成時にそれを焼失させて空洞を形成してもよい。また、磁性調整部とするスルーホール内にガラス等の非磁性体を充填してもよい。さらに、磁性体層の透磁率より低い透磁率の磁性材料を充填してもよい。
【００２８】
また、この例では、ダミーパターンとして導電ペーストを印刷したが、配線パターン間のフェライトグリーンシート部分を開口させて複数のフェライトグリーンシートを積層することによって、開口部の連続による空洞部分を磁性調整部として設けてもよい。また、磁性体層の透磁率より低い透磁率の磁性材料によるダミーパターンを印刷形成してもよい。
【００２９】
また、この例では、ダミーパターン２１ａ，２１ｂの両端がダミーホール３１に達していないが、ダミーパターン２１ａ，２１ｂおよびダミーホール３１が共に導電性を備えていて、第１列のダミーホール３１と第２列のダミーホール３１との間をダミーパターン２１ａ，２１ｂで電気的に接続してもよい。
【００３０】
また図２に示した例ではダミーパターン２１ａ，２１ｂを配線パターン２０ａ，２０ｂを形成した磁性体層１０ａ，１０ｂと同じ層にのみ形成したが、複数層に亘って同じ位置にダミーパターン２１を形成してもよい。例えば中間の磁性体層１０ｃにダミーパターン２１を形成してもよい。
【００３１】
次に、前記ダミーパターンおよびダミーホールによる直流重畳特性の改善効果について示す。
ここでは、３．２×１．６ｍｍ、高さ１．６ｍｍのサイズで試作した結果を示す。前述したように、２００μｍピッチで１００μｍ径ランドのスルーホールを１６個２列分加工したフェライトグリーンシートを用い、８ターンとなるように配線したコイルを作成した。この場合のスルーホール間のギャップは１００μｍである。また、隣接する配線パターンのギャップを３００μｍにしたものと１００μｍにしたものを作成した。さらに比較のために、ダミーパターンおよびダミーホール共に設けない従来構造の積層チップインダクタも作成した。
【００３２】
図５は得られるインダクタンス値と直流電流の重畳によってインダクタンス値Ｌが１０％低下する時の直流電流値の結果を示している。図４の（Ａ）は図５（Ａ）の左上欄（従来構造）、（Ｂ）はその右上欄、（Ｃ）はその左下欄、（Ｄ）はその右下欄（第１の実施形態の構造）のそれぞれの対応するパターンを示している。また、図５の（Ｂ）は、従来構造でターン数を変化させたときのインダクタンス値と、直流電流の重畳によってインダクタンス値Ｌが１０％低下する時の直流電流値の結果を示している。
【００３３】
このようにこの実施形態では、従来構造に比べ、インダクタンス値が１０％低下する時点での直流通電電流値が約８０％（６０ｍＡ→１１０ｍＡ）増加している。直流電流の重畳しない時のインダクタンス値は低下する傾向があるが、図５の（Ｂ）に示したように、同等のインダクタンス値となる従来構造の７ターンのものと比較しても直流重畳特性は約５０％（７５ｍＡ→１１０ｍＡ）改善されている。
【００３４】
図６は直流電流重畳によるインダクタンス値Ｌの低下の様子を概略的に示している。この発明によれば、従来Ｕで示されるような特性がＰのように改善できる。
このようにして、導体路とそれに隣接するダミーホールとの間隔または配線パターンとそれに隣接するダミーパターンとの間隔を１００μｍ以下とすることによって、直流重畳特性が十分に改善される。
【００３５】
次に、第２の実施形態に係る積層チップインダクタの主要部の構造を図７に示す。図７において１０ａ，１０ｂは配線パターン２０ａ，２０ｂを形成した磁性体層である。その他の磁性体層１０ｃおよび保護層１１については図２に示したものと同様である。導体路３０およびダミーホール３１の形成位置関係も図２に示したものと同様であるが、この例では配線パターン２０ａ，２０ｂの線幅を太くして配線パターン間の間隙を狭くしている。この構造により、隣接配線パターン間の間隙および隣接導体路間の間隙が小さくなり、漏れ磁束が小さくなって直流重畳特性が改善できる。
【００３６】
なお、図７の例ではターン数を８ターンとしたが、導体路３０として用いるスルーホールの位置を定め、２列の導体路間を接続する配線パターン２０ａ，２０ｂのパターンを定めることによって最大１６ターンまでターン数を増すことができる。もっとも、ターン数が１６のときには従来構造と同じとなる。逆に、配線パターン２０ａ，２０ｂの数を減らすとともに線幅をさらに太くすることによってターン数を少なくすることができる。
【００３７】
次に、第３の実施形態に係る積層チップインダクタについて図８・図９を参照して説明する。図８は積層チップインダクタの分解斜視図、図９はその外観斜視図である。図８において、１０ａ，１０ｂはそれぞれ配線パターン２０ａ，２０ｂおよびダミーパターン２１ａ，２１ｂを形成した磁性体層である。１０ｃは２つの磁性体層１０ａ−１０ｂ間に積層される複数の磁性体層である。１１は最外層の保護層である。１０ｄは複数の磁性体層のうち略中央位置に積層する磁性体層であり、引き出しパターン２２を形成している。第１の実施形態では、複数の配線パターン同士の間に磁性調整部としてのダミーパターンを設けたが、この図８に示す例では配線パターン２０ａ，２０ｂによる配列部の外側にダミーパターン２１ａ，２１ｂを形成している。また導体路３０による列の外側にダミーホール３１を配列している。このような構造の積層チップインダクタについても図２に示したものと同様の磁性体層を用いる。すなわち直径８０μｍのスルーホールを２００μｍピッチで１６個を一列として２列分形成する。図２に示した例では、これらの複数のスルーホールを２ピッチ間隔で導体路として用い、８ターンのコイルを形成したが、図８の例では、中央の８本×２列分のスルーホールを導体路３０として用いて８ターンのコイルを形成している。帯状の配線パターン２０ａ，２０ｂもそれに合わせて形成している。配線パターン２０ａ，２０ｂを形成した磁性体層１０ａ，１０ｂで挟まれる中間部分の複数の磁性体層１０ｃ，１０ｄにも導体路と共にダミーホール３１を設けている。このような構造により、配線パターン２０ａ，２０ｂおよび導体路３０によるコイルの軸方向の両端部に磁性調整部が存在することになる。この構造により、コイル長が短くても、上記磁性調整部がコイルによって生じる磁束の通過を抑制するので、磁束は磁路断面積の広い積層チップインダクタの両端近くを通る大きなループを描くことになる。そのため最短磁路長を長くとることができ、直流重畳特性が改善できる。また、同じ金型や同じレーザ照射装置等を用いてターン数の異なった積層チップインダクタを製造することができる。
【００３８】
また、この実施形態ではコイルの全線路長が短くなるので直流抵抗分を小さくできる。また、配線部のパターンを単純化できるのでフェライトグリーンシートの積層ずれや印刷ずれによる誤配線やパターン同士のショート等の不具合の発生を防止することができる。
【００３９】
次に、第４の実施形態に係る積層チップインダクタについて図１０を参照して説明する。
この例では、１６本×２列のスルーホールを全て導体路として用い、磁性体層１０ａ，１０ｂに線路パターン２０ａ，２０ａ′，２０ｂ，２０ｂ′をそれぞれ形成している。これらの配線パターンのうち、配線パターン２０ａ，２０ｂは、２ピッチ間隔で飛ばされたピッチ間の導体路３０間を接続するように配置している。また、配線パターン２０ａ′，２０ｂ′は、２ピッチ間隔で飛ばされたピッチ間の導体路３０′間を接続するように配置している。そして、引き出しパターン２２で２つのコイルの両端を共通に接続している。これにより８ターンの２つのコイルを２重螺旋状に配置するとともに並列接続した構造を得る。
【００４０】
このような構造により、複数の導体路３０の隣接する導体路同士の間に存在する導体路３０′が磁性調整部として作用し、複数の配線パターン２０ａ，２０ｂ同士の間に存在する配線パターン２０ａ′，２０ｂ′が磁性調整部として作用する。そのため、直流重畳特性が改善される。また、コイルが並列巻となることによって直流抵抗分が低減できる。
【００４１】
この例ではそれぞれ８ターンのコイルを２本並列接続することによってインダクタンス値を低下させずに直列抵抗分を半減させたが、磁性調整部をインダクタンス値を得るコイルとして用いるかどうかを適宜自由に選択でき、８ターン以下であれば、並列巻コイルとして作用する配線パターンおよび導体路以外に磁性調整部としてのダミーパターンおよびダミーホールを設ければよい。
【００４２】
また、並列巻きコイルと単巻きコイルを共に設けて、全体のコイルのターン数を変えてもよい。このことによりインダクタンス値の微調整も可能となる。
【００４３】
なお、並列巻にするコイルの本数は２本に限らず、ターン数が少ない場合には、隣接する導体路同士の間および隣接する配線パターン同士の間に複数本の導体路や配線パターンを形成して３本以上のコイルを並列巻にしてもよい。
【００４４】
このようにして、直流重畳特性を改善するとともに、ターン数の異なるコイルでも、同じ金型や同じレーザ照射装置を用いて製造することができる。
【００４５】
【発明の効果】
この発明によれば、列をなす複数の導体路の隣接する導体路同士の間、導体路による列の外側、複数の配線パターンの隣接する配線パターン同士の間、配線パターンによる配列部の外側、のいずれかに非磁性体または磁性体層より透磁率の低い部材からなる磁性調整部を形成したことにより、コイルのピッチが広くなっても、漏れ磁束の増大が抑制されて、直流重畳特性の劣化が抑えられる。
【００４６】
また、この発明によれば、磁性調整部分を、複数の磁性体層を積層方向に通る空洞スルーホールとすることにより、または該スルーホール内を更に非磁性体材料で充填することにより、導体路の形成と同時に磁性調整部分を形成することができ、製造コストが嵩むこともない。
【００４７】
また、この発明によれば、配線パターン同士の間または配線パターンによる配列部の外側の磁性調整部を、非磁性体または磁性体層より透磁率の低い低透磁率材料のパターンを印刷形成したことにより、磁性調整部分を配線パターンと同時に形成することができ、製造コストが嵩むこともない。
【００４８】
また、この発明によれば、複数の導体路の隣接する導体路同士の間および複数の配線パターンの隣接する配線パターン同士の間の磁性調整部をそれぞれ導電体で構成するとともに、該磁性調整部でコイルを構成し、該コイルを導体路と配線パターンによるコイルに対して並列接続したことにより、インダクタンス値の低い品種であっても良好な直流重畳特性が得られ、且つ直流抵抗を下げることができる。
【００４９】
また、この発明によれば、導体路とそれに隣接する磁性調整部との間隔または配線パターンとそれに隣接する磁性調整部との間隔を１００μｍ以下としたことにより、良好な直流重畳特性が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る積層チップインダクタの主要部の斜視図および平面図
【図２】同積層チップインダクタの分解斜視図
【図３】同積層チップインダクタの外観斜視図
【図４】ダミーパターンとダミーホールの効果を調べるための幾つかの積層チップインダクタの構成を示す図
【図５】４種類の積層チップインダクタのインダクタンス値および直流重畳特性を示す図
【図６】直流重畳特性の改善効果の例を示す図
【図７】第２の実施形態に係る積層チップインダクタの主要部の斜視図
【図８】第３の実施形態に係る積層チップインダクタの主要部の分解斜視図
【図９】同積層チップインダクタの外観斜視図
【図１０】第４の実施形態に係る積層チップインダクタの主要部の分解斜視図
【図１１】従来の積層チップインダクタの分解斜視図
【図１２】従来の積層チップインダクタの構成を示す主要部の斜視図および平面図
【符号の説明】
１０−磁性体層
１１−保護層
２０−配線パターン
２１−ダミーパターン
２２−引き出しパターン
３０−導体路
３１−ダミーホール
【図１】
2004193512.tif 000003
【図２】
2004193512.tif 000004
【図３】
2004193512.tif 000005
【図４】
2004193512.tif 000006
【図５】
2004193512.tif 000007
【図６】
2004193512.tif 000008
【図７】
2004193512.tif 000009
【図８】
2004193512.tif 000010
【図９】
2004193512.tif 000011
【図１０】
2004193512.tif 000012
【図１１】
2004193512.tif 000013
【図１２】
2004193512.tif 000014