(57)【要約】【課題】素子の動作信頼性を向上させることが可能なフラッシュメモリ素子のフローティングゲート形成方法を提供する。【解決手段】第１ポリシリコン膜を形成した後、ＳｉＨ４ガスを流入させて自然酸化膜を分解(decomposition)させ、Ｎ２アニール工程によって、分解されたＨ２ガス及びＯ２ガスがＮ２ガスと反応してアウトガス（ガス抜け）されるようにし、ＳｉＨ４ガス及びＰＨ３ガスを流入させて第２ポリシリコン膜を形成することにより、第１ポリシリコン膜と第２ポリシリコン膜との界面内の自然酸化膜を除去する。【選択図】  図５
2004193583.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にトンネル酸化膜及び第１ポリシリコン膜を形成する段階と、
前記第１ポリシリコン膜及び前記トンネル酸化膜の所定の領域をエッチングした後、露出した前記半導体基板を所定の深さにエッチングしてトレンチを形成する段階と、
前記トレンチが埋め込まれるように全体構造上に酸化膜を形成した後、前記酸化膜を研磨して素子分離膜を形成する段階と、
前記第１ポリシリコン膜上に成長する自然酸化膜を分解させ、アニール工程によって、分解された物質をアウトガスさせた後、第２ポリシリコン膜を形成する段階と、
前記第２ポリシリコン膜及び第１ポリシリコン膜とをパターニングしてフローティングゲートを形成する段階とを含んでなることを特徴とするフラッシュメモリ素子のフローティングゲート形成方法。
【請求項２】
前記素子分離膜を形成した後、ＨＦ溶液、希釈したＨＦ溶液又はＲＣＡを用いて前記第１ポリシリコン膜の表面をクリーニングする段階をさらに含むことを特徴とする請求項１記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項３】
前記自然酸化膜の分解は反応炉の温度及び圧力をそれぞれ５１０〜５９０℃及び２００〜６００ｍＴｏｒｒ程度に保った状態でＳｉＨ４ガスを０.１〜１.９ＳＬＭ程度流入させ、５分〜２０分間反応させてＳｉＨ４とＳｉＯ２をそれぞれＳｉとＨ２、ＳｉとＯ２に分解することを特徴とする請求項１記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項４】
前記アニール工程は、前記反応炉の温度及び圧力をそれぞれ７５０〜９５０℃及び１００〜３００ｍＴｏｒｒ程度に保った状態でＮ２ガスを０.１〜１.９ＳＬＭ程度流入させ、５分〜２０分間反応させてＨ２ガスとＯ２ガスがＮ２ガスと反応させてアウトガスされるようにすることを特徴とする請求項１記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項５】
前記第２ポリシリコン膜は、前記反応炉の温度及び圧力をそれぞれ５１０〜５９０℃及び２００〜６００ｍＴｏｒｒ程度に保った状態でＳｉＨ４ガスとＰＨ３ガスとの混合ガスを０.５〜２.０ＳＬＭ程度流入させ、２０分〜４０分間反応させて形成することを特徴とする請求項１記載のフラッシュメモリ素子のフローティングゲート形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリ素子のフローティングゲート形成方法に係り、特に、第１ポリシリコン膜を形成した後、ＳｉＨ４ガスを流入させて自然酸化膜を分解(decomposition)させ、Ｎ２アニール工程によって、分解されたＨ２ガス及びＯ２ガスがＮ２ガスと反応してアウトガス（ガス抜け）されるようにし、ＳｉＨ４ガス及びＰＨ３ガスを流入させて第２ポリシリコン膜を形成することにより、第１ポリシリコン膜と第２ポリシリコン膜との界面内の自然酸化膜を除去してデータフラッシュメモリ素子の特性を向上させることが可能なフラッシュメモリ素子のフローティングゲート形成方法に関する。
【背景技術】
【０００２】
０.１１５μｍデータフラッシュメモリ素子のフローティングゲートは第１及び第２ポリシリコン膜の二重ポリシリコン膜から構成されているが、これはプログラム、消去などのメカニズムによって電子が移動する重要な役割をする。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、第１及び第２ポリシリコン膜がエクスシチュー(ex-situ)工程で形成されるため、第１ポリシリコン膜と第２ポリシリコン膜との界面に自然酸化膜が発生する。
【０００４】
以下、現在開発中の０.１１５μｍデータフラッシュメモリ素子のフローティングゲート形成方法を図１の（ａ）及び（ｂ）に基づいて説明する。
【０００５】
図１の（ａ）を参照すると、半導体基板１１上にトンネル酸化膜１２及び第１ポリシリコン膜１３を形成した後、その上部に窒化膜１４を形成する。素子分離マスクを用いたリソグラフィ工程及びエッチング工程で窒化膜１４をパターニングする。パターニングされた窒化膜１４をマスクとして第１ポリシリコン膜１３及びトンネル酸化膜１２をエッチングした後、露出した半導体基板１１を所定の深さだけエッチングしてトレンチを形成する。トレンチが埋め込まれるように、全体構造上に酸化膜１５を形成する。
【０００６】
図１（ｂ）を参照すると、酸化膜１５を研磨した後、第１ポリシリコン膜１３上の窒化膜１４をエッチングして素子分離膜を形成する。その後、全体構造上に第２ポリシリコン膜１６を形成した後、第２ポリシリコン膜１６及び第１ポリシリコン膜１３をパターニングしてフローティングゲートを形成する。ところで、第１ポリシリコン膜１３と第２ポリシリコン膜１６が連続工程で形成されるのではないので、これらの間の界面に自然酸化膜１７が存在する。
【０００７】
このような工程でフローティングゲートを形成することにより、第１ポシリコオン膜と第２ポリシリコン膜との界面に自然酸化膜が存在するが、これにより、素子動作の際に電子が自然酸化膜にトラップされる問題が発生し、自然酸化膜にトラップされた電子によりセルのしきい値電圧が低下するビットフェイル(bit fail)が発生する。さらに、自然酸化膜が寄生キャパシタとして作用して初期印加された電圧が降下する現象が発生する。これは、フラッシュメモリ素子の重要な特性であるセルのしきい値電圧分布において、全体的な均一性を低下させて素子の特性を悪化させる。
【０００８】
ところで、第１ポリシリコン膜の表面をクリーニングした後、第２ポリシリコン膜を形成するまで工程時間が遅延する場合、自然酸化膜の厚さがさらに増加し、第１ポリシリコン膜の表面をクリーニングするにも拘わらず自然酸化膜が成長する。その理由は、クリーニング工程を行っても、化学物質によるケミカル酸化膜が少量存在して完全に除去することが難しいためである。
【０００９】
図２は消去動作の際にセルのしきい値電圧とセル数との関係を示すグラフであって、Ａで表示された部分のセルは全般的にセルのしきい値電圧が低下したセルであり、これをビットフェイルテール(bit fail tail)という。
【００１０】
図３は第１ポリシリコン膜の表面のクリーニング有無によるリンのドーピングプロファイルを確認するためにＳＩＭＳプロファイルを観察した結果を示すグラフである。Ａはサーマルバジェットを与えていないアモルファスシリコン膜を蒸着したウェーハを示すものである。第２ポリシリコン膜のバルク内のリン濃度は約３.２Ｅ２０ａｔｏｍｓ／ｃｃを示し、第１ポリシリコン膜内へのリン拡散は未だ発生していない状態を示す。Ｂは第１ポリシリコン膜の表面をクリーニングした状態であって、第１ポリシリコン膜と第２ポリシリコン膜との界面の自然酸化膜が１８Å程度の厚さに成長した場合、第１ポリシリコン膜内のリン濃度と第２ポリシリコン膜内のリン濃度とがほぼ同等の水準を示している。Ｃは第１ポリシリコン膜の表面をクリーニングしていない状態であって、第１ポリシリコン膜と第２ポリシリコン膜との界面に３０Å以上の自然酸化膜が成長し、第１ポリシリコン膜内のリン濃度は約５.６Ｅ１９ａｔｏｍｓ／ｃｃであり、第２ポリシリコン膜内のリン濃度はわずかその半分水準である約１.１Ｅ２０ａｔｏｍｓ／ｃｃである。上述したように第１ポリシリコン膜と第２ポリシリコン膜との界面に自然酸化膜の厚さが増加するにつれて、リンのドーピングプロファイルに大きい差が生ずる。
【００１１】
本発明の目的は、第１ポリシリコン膜と第２ポリシリコン膜との間に成長する自然酸化膜を完全に除去することができて素子の動作信頼性を向上させることが可能なフラッシュメモリ素子のフローティングゲート形成方法を提供することにある。
【００１２】
本発明の他の目的は、第１ポリシリコン膜を形成した後、ＳｉＨ４ガスを流入させて自然酸化膜を分解させ、Ｎ２アニール工程によって、分解された自然酸化膜のＨ２ガス及びＯ２ガスがＮ２ガスと反応してアウトガスされるようにした後、第２ポリシリコン膜を形成することにより、第１ポリシリコン膜と第２ポリシリコン膜との界面内の自然酸化膜を完全に除去することが可能なフラッシュメモリ素子のフローティングゲート形成方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明は、半導体基板上にトンネル酸化膜及び第１ポリシリコン膜を形成する段階と、前記第１ポリシリコン膜及び前記トンネル酸化膜の所定の領域をエッチングした後、露出した前記半導体基板を所定の深さにエッチングしてトレンチを形成する段階と、前記トレンチが埋め込まれるように全体構造上に酸化膜を形成した後、前記酸化膜を研磨して素子分離膜を形成する段階と、ＳｉＨ４ガスを流入させて前記第１ポリシリコン膜上の自然酸化膜を分解させ、Ｎ２アニール工程によって、分解された物質をアウトガスさせた後、第２ポリシリコン膜を形成する段階と、前記第２ポリシリコン膜及び第１ポリシリコン膜とをパターニングしてフローティングゲートを形成する段階とを含んでなる、フラッシュメモリ素子のフローティングゲート形成方法を提供する。
【発明の効果】
【００１４】
本発明によれば、第１ポリシリコン膜を形成した後ＳｉＨ４ガスを流入させ、ＳｉＨ４とＳｉＯ２をそれぞれＳｉとＨ２、ＳｉとＯ２に分解させ、Ｎ２アニール工程によって、分解されたＨ２ガス及びＯ２ガスがＮ２ガスと反応してアウトガスされるようにし、ＳｉＨ４ガス及びＰＨ３ガスを流入させて第２ポリシリコン膜を形成することにより、第１ポリシリコン膜と第２ポリシリコン膜との界面内の自然酸化膜を除去してデータフラッシュメモリ素子の特性を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照して本発明の実施例をより詳細に説明する。本発明は、下記の実施例に限定されるものではなく、様々な変形実現が可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。一方、図面上において、同一の符号は同一の要素を示す。
【００１６】
図４の（ａ）ないし（ｃ）は本発明に係るフラッシュメモリ素子のフローティングゲート形成方法を説明するために順次示した素子の断面図である。図５は第２ポリシリコン膜を形成するための工程レシピである。次に、図４及び図５を参照して本発明に係るフラッシュメモリ素子のフローティングゲート形成方法を説明する。
【００１７】
図４の（ａ）を参照すると、半導体基板２１上にトンネル酸化膜２２及び第１ポリシリコン膜２３を形成した後、その上部に窒化膜２４を形成する。この際、第１ポリシリコン膜２３は３００〜７００Å程度の厚さに形成する。素子分離マスクを用いたリソグラフィ工程及びエッチング工程で窒化膜２４をパターニングする。パターニングされた窒化膜２４をマスクとして第１ポリシリコン膜２３及びトンネル酸化膜２２をエッチングした後、露出した半導体基板２１を所定の深さにエッチングしてトレンチを形成する。トレンチが埋め込まれるように全体構造上に酸化膜２５を形成する。
【００１８】
図４の（ｂ）を参照すると、酸化膜２５を研磨した後、第１ポリシリコン膜２３上の窒化膜２４をエッチングして素子分離膜を形成する。その後、クリーニング工程を行い、第１ポリシリコン膜２３の表面に成長する自然酸化膜を最小化する。この際、クリーニング工程によっても自然酸化膜が完全に除去されず、ケミカル酸化膜が存在し、ＨＦ溶液、希釈したＨＦ溶液又はＲＣＡを用いてクリーニング工程を行う。一方、ＨＦ溶液を用いてクリーニング工程を行うと、ケミカル酸化膜の成長を最小化しながら疎水性の表面を形成することができ、ＲＣＡを用いてクリーニング工程を行うと、欠陥及びパーティクルの生成を最小化することができる。
【００１９】
図４（ｃ）及び図５を参照すると、図５に示した工程レシピによって反応炉の温度及び圧力をそれぞれ５１０〜５９０℃及び２００〜６００ｍＴｏｒｒ程度に保った状態で、ＳｉＨ４ガスを０.１〜１.９ＳＬＭ程度流入させ、５分〜２０分間反応させて化学式１によってＳｉＨ４及びＳｉＯ２を分解させる。
【００２０】
そして、反応炉の温度及び圧力をそれぞれ７５０〜９５０℃及び１００〜３００ｍＴｏｒｒ程度に保った状態で、Ｎ２ガスを０.１〜１.９ＳＬＭ程度流入させ、５分〜２０分程度反応させて化学式２によってＨ２ガスとＯ２ガスがＮ２ガスと反応してアウトガスされるようにする。
【００２１】
また、反応炉の温度及び圧力をそれぞれ５１０〜５９０℃及び２００〜６００ｍＴｏｒｒ程度に保った状態で、ＳｉＨ４ガスとＰＨ３ガスとの混合ガスを０.５〜２.０ＳＬＭ程度流入させ、２０分〜４０分間反応させて第２ポリシリコン膜２６を形成する。
【００２２】
前記ＳｉＨ４ガスを用いた分解及びＮ２アニールを用いたアウトガスによって第１ポリシリコン膜２３上にシリコン膜が１０〜３０Å程度の厚さに再成長し、ＳｉＨ４ガスとＰＨ３ガスとの混合ガスによって第２ポリシリコン膜２６の全厚が６００〜２００００Å程度となるようにする。
【００２３】
そして、第２ポリシリコン膜２６及び第１ポリシリコン膜２３をパターニングしてフローティングゲートを形成する。
(化１)
【００２４】
ＳｉＨ４  → Ｓｉ＊＋２Ｈ２  
ＳｉＯ２ → Ｓｉ＊＋Ｏ  
(化２)
【００２５】
Ｎ２ → Ｎ＊＋Ｎ＊  
Ｎ＊＋２Ｈ２ → ＮＨ３(outgassing)  
Ｎ＊＋Ｏ → ＮＯ(outgassing)  
上述したように、本発明によれば、第１ポリシリコン膜を形成した後ＳｉＨ４ガスを流入させ、ＳｉＨ４とＳｉＯ２をそれぞれＳｉとＨ２、ＳｉとＯ２に分解させ、Ｎ２アニール工程によって、分解されたＨ２ガス及びＯ２ガスがＮ２ガスと反応してアウトガスされるようにし、ＳｉＨ４ガス及びＰＨ３ガスを流入させて第２ポリシリコン膜を形成することにより、第１ポリシリコン膜と第２ポリシリコン膜との界面内の自然酸化膜を除去してデータフラッシュメモリ素子の特性を向上させることができる。
【産業上の利用可能性】
【００２６】
本発明は、フラッシュメモリ素子のフローティングゲートを形成する場合に利用することができる。
【図面の簡単な説明】
【００２７】
【図１】（ａ）及び（ｂ）は従来のデータフラッシュメモリ素子のフローティングゲート形成方法を説明するために順次示した素子の断面図である。
【図２】消去動作時のセルのしきい値電圧とセル数との関係を示すグラフである。
【図３】第１ポリシイコン膜の表面のクリーニング有無によるリンのドーピングプロファイルを示すグラフである。
【図４】（ａ）ないし（ｃ）は本発明に係るフラッシュメモリ素子のフローティングゲート形成方法を説明するために順次示した素子の断面図である。
【図５】本発明に係る第２ポリシリコン膜を形成するための工程レシピである。
【符号の説明】
【００２８】
１１、２１  半導体基板
１２、２２  トンネル酸化膜
１３、２３  第１ポリシリコン膜
１４、２４  窒化膜
１５、２５  酸化膜
１６、２６  第２ポリシリコン膜
１７  自然酸化膜
【図１】
2004193583.tif 000003
【図２】
2004193583.tif 000004
【図３】
2004193583.tif 000005
【図４】
2004193583.tif 000006
【図５】
2004193583.tif 000007