(57)【要約】【課題】  マスクにおけるマスクパターンの変更または修正の時間を短縮する。【解決手段】フォトマスクＰＭ５を構成するマスク基板１上に、集積回路パターン転写用のメタルからなる遮光パターン２ａの他に、レジスト膜からなるハーフトーンパターン３ｃを設けた。ハーフトーンパターン３ｃは、露光光の位相を反転させる位相調整用のパターンである。また、ハーフトーンパターン３ｃを透過する光の透過率は、ハーフトーンパターン３ｃを透過する前の露光光の約２〜１０％程度であり、ハーフトーンパターン３ｃは実質的に遮光部として機能する。【選択図】  図３１
2004226995.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を有することを特徴とするフォトマスクの製造方法：
（ａ）マスク基板上に集積回路パターン転写用のメタルからなる遮光パターンを形成する工程、
（ｂ）前記マスク基板上に第１のレジスト膜を堆積する工程、
（ｃ）前記第１のレジスト膜上に第２のレジスト膜を堆積する工程、
（ｄ）前記第２のレジスト膜をパターン加工することにより遮光パターンを形成する工程、
（ｅ）前記第２のレジスト膜からなる遮光パターンをエッチングマスクとして、第１のレジスト膜をパターン加工する工程。
【請求項２】
請求項１記載のフォトマスクの製造方法において、前記第１のレジスト膜は、透過光に位相差を生じさせる位相調整膜であることを特徴とするフォトマスクの製造方法。
【請求項３】
マスク基板に、集積回路パターン転写用のメタルからなる遮光パターンおよび前記集積回路パターン転写用のレジスト膜からなるハーフトーンパターンとを有することを特徴とするフォトマスク。
【請求項４】
マスク基板に、集積回路パターン転写用のメタルからなる遮光パターン、前記集積回路パターン転写用の位相シフタおよび前記集積回路パターン転写用のパターンであって前記位相シフタの周辺を取り囲むように設けられたレジスト膜からなる遮光パターンを有することを特徴とするフォトマスク。
【請求項５】
マスク基板に、集積回路パターン転写用のレジスト膜からなる遮光パターンおよび前記レジスト膜とは異なる材料からなる前記集積回路パターン転写用のハーフトーンパターンを有することを特徴とするフォトマスク。
【請求項６】
マスク基板に、集積回路パターン転写用のレジスト膜からなるハーフトーンパターンおよび前記レジスト膜とは異なる材料からなる前記集積回路パターン転写用のハーフトーンパターンを有することを特徴とするフォトマスク。
【請求項７】
マスク基板に、集積回路パターン転写用のレベンソン型位相シフトパターンおよび集積回路パターン転写用のレジスト膜からなる遮光パターンを有することを特徴とするフォトマスク。
【請求項８】
マスク基板に、集積回路パターン転写用のレベンソン型位相シフトパターン、前記集積回路パターン転写用の位相シフタおよび前記集積回路パターン転写用のパターンであって前記位相シフタの周辺を取り囲むように設けられたレジスト膜からなる遮光パターンを有することを特徴とするフォトマスク。
【請求項９】
マスク基板上に、集積回路パターン転写用のメタルからなる遮光パターンと、前記集積回路パターン転写用のパターンであって、第１のレジスト膜上に第２のレジスト膜が積み重ねられてなるレジストパターンとを有し、前記第１、第２のレジスト膜のいずれか一方によりハーフトーンパターンが形成されていることを特徴とするフォトマスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトマスクの製造方法およびフォトマスク技術に関し、特に、リソグラフィ技術に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば半導体集積回路装置の製造においては、微細パターンを半導体ウエハ上に転写する方法として、リソグラフィ技術が用いられる。リソグラフィ技術においては、主に投影露光装置が用いられ、投影露光装置に装着したフォトマスク（以下、単にマスクという）のパターンを半導体ウエハ（以下、単にウエハという）上に転写してデバイスパターンを形成する。
【０００３】
本発明者が検討した通常のマスクのマスクパターンは、透明石英基板上に形成されたクロム（Ｃｒ）等の遮光膜をパターン加工することで形成される。この遮光膜のパターン加工は、例えば次の通りである。まず、遮光膜上に電子線感応レジストを塗布し、その電子線感応レジストに電子線描画装置にて所望のパターンを描画した後、現像により所望の形状のレジストパターンを形成する。続いて、そのレジストパターンをエッチングマスクとしてドライエッチングやウエットエッチングで遮光膜をパターン加工した後、レジストパターンの除去および洗浄等を順に行い、所望の形状の遮光パターンを透明石英基板上に形成している。
【０００４】
また、近年のリソグラフィの解像度向上を目的として種々のマスク構造が提案されている。例えば特開平４−１３６８５４号公報には、単一透明パターンの解像度向上手段として、ハーフトーン型位相シフトマスクを用いる技術が開示されている（特許文献１参照）。この技術では、単一透明パターンの周囲を半透明にして、すなわち、マスクの遮光部を半透明にした状態で、その半透明部を通過するフォトレジストの感度以下の僅かな光と、透明パターンを通過する光の位相を反転させるようにしている。半透明膜を通過した光は、主パターンである透明パターンを通過した光に対して位相が反転しているため、その境界部で位相が反転し、境界部での光強度が零（０）に近づく。これにより、相対的に透明パターンを通過した光の強度と、パターン境界部の光強度との比は大きくなり半透明膜を用いない技術に比べコントラストの高い光強度分布が得られる。このハーフトーン型位相シフトマスクは、上記通常のマスクの遮光膜がハーフトーン位相シフト膜に変更されたものであって、上記通常のマスクの製造工程とほぼ同じ工程で製造される。
【０００５】
また、例えば特開平５−２８９３０７号公報には、マスクの製造工程の簡略化および高精度化を目的として、遮光膜をレジスト膜で形成する技術が開示されている（特許文献２参照）。この方法は、通常の電子線感応レジストや光感応レジストが、波長200ｎｍ程度以下の真空紫外光を遮光するという性質を利用したものである。この方法によれば遮光膜のエッチング工程やレジストの除去工程が不要となるので、マスクのコスト低減、寸法精度向上、欠陥低減が可能である。
【０００６】
また、例えば特開昭５５−２２８６４号公報には、金属膜および有機物質層を積層してなるパターンを有するリソグラフィ用マスク技術について記載があり、ガラス基板の主面上のクロム層をパターン加工するためのフォトレジストパターンに対してアルゴンイオンを照射し、そのフォトレジストパターンをクロム層パターンに固着することにより、露光光に対する遮蔽効果を向上させる技術が開示されている（特許文献３参照）。
【０００７】
また、例えば特開昭６０−８５５２５号公報には、修復すべき欠陥を有するマスク上にホトレジストを塗布した後、そのホトレジストにおいてマスクを修復すべき微小領域に集束荷電粒子ビームを照射することにより炭素被膜化させて不透明状態とする技術が開示されている（特許文献４参照）。
【０００８】
また、例えば特開昭５４−８３３７７号公報には、ホトマスクの局部的な不良個所に不透明エマルジョンを埋め込むことでパターンの修正を行う技術が開示されている（特許文献５参照）。
【特許文献１】特開平４−１３６８５４号公報
【特許文献２】特開平５−２８９３０７号公報
【特許文献３】特開昭５５−２２８６４号公報
【特許文献４】特開昭６０−８５５２５号公報
【特許文献５】特開昭５４−８３３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところが、上記マスク技術においては、以下の課題があることを本発明者らは見出した。
【００１０】
すなわち、マスク上のマスクパターンの変更または修正に素早く対応できない、という課題がある。半導体集積回路装置の製造工程においては、顧客からの要求仕様に沿った半導体チップ構成を実現するために、製品開発時や製造時に顧客の要求のために、メモリの情報書き換えのために、特性調整のために、あるいは不良回路救済のために、回路パターンを変更または修正する場合がある。例えば特開昭６３−２７４１５６号公報には、ＲＯＭ（Read Only Memory）を内蔵する半導体集積回路装置の製造においてＲＯＭへの情報書き込みのために配線を頻繁に変更することが必要であることが記載されている。しかし、通常のマスクでは、その設計変更や修正のたびに、マスク基板を用意し、クロム膜の堆積およびパターン加工を行わなければならないので、マスクの製造に時間がかかる。このため、顧客の要求仕様に合った半導体集積回路装置を開発または製造するのに多大な時間と労力とを必要とする。
【００１１】
また、マスクの遮光パターンをレジスト膜で形成する上記技術においては、マスクを実際に半導体集積回路装置の製造工程で用いる際の問題点やそのマスクの製造上の問題点及びその対策について開示されておらず、例えば次の課題がある。
【００１２】
第１は、マスクのアライメントマーク、パターン測定マークまたは製品判定マーク等のような各種情報検出等に用いる所定のパターンの検出が困難である、という課題である。例えば現在使用されているマスク欠陥検査装置や露光装置等においては、マスクのアライメントにハロゲンランプ等を主に用いている。したがって、マスクを欠陥検査装置や露光装置等に装着する場合に、マスク上の検出マークがレジスト膜パターンによって形成されていると、レジスト膜では光透過率が高く、高いコントランストを得ることができないので、パターンの検出が困難である。このため、マスクと欠陥検査装置や露光装置等とのアライメントが困難になり、良好な検査や露光ができなくなる課題がある。
【００１３】
第２は、マスクを欠陥検査装置や露光装置等に装着する際に異物が発生する、という課題である。上記技術においては、マスクを欠陥検査装置や露光装置等に装着する際に、マスクのレジスト膜が欠陥検査装置や露光装置等のマスク固定部材（例えば真空固定）に直接接触することになるので、レジスト膜が欠けたり削れたりすることで異物が発生する。この異物が、例えば検査装置や露光装置のレンズの表面に付着したり、チャンバ内を汚染したり、半導体ウエハの表面に付着することに起因して、パターンの検査精度や転写精度の劣化を招いたり、パターンの短絡不良や開放不良等のような不良が発生したりするので、半導体集積回路装置の信頼性および歩留まりが低下する課題がある。
【００１４】
第３は、マスク上にペリクルを張り付ける場合に、その張り付け部にレジスト膜が存在するとペリクルを上手く張り付けられない、ペリクルが剥離し易くなる、ペリクル剥離の際に異物が発生する課題である。
【００１５】
本発明の目的は、マスクにおけるマスクパターンの変更または修正時間を短縮することのできる技術を提供することにある。
【００１６】
また、本発明の目的は、レジスト膜を遮光膜として機能させるマスクにおいて、情報検出能力を向上させることのできる技術を提供することにある。
【００１７】
また、本発明の目的は、レジスト膜を遮光膜として機能させるマスクを用いた露光処理において、異物の発生を抑制または防止することのできる技術を提供することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２０】
すなわち、本発明は、（ａ）マスク基板上に集積回路パターン転写用のメタルからなる遮光パターンを形成する工程、（ｂ）前記マスク基板上に第１のレジスト膜を堆積する工程、（ｃ）前記第１のレジスト膜上に第２のレジスト膜を堆積する工程、（ｄ）前記第２のレジスト膜をパターン加工することにより遮光パターンを形成する工程、（ｅ）前記第２のレジスト膜からなる遮光パターンをエッチングマスクとして、第１のレジスト膜をパターン加工する工程を有するものである。
【００２１】
また、本願において開示される発明のうち、他のものの概要を簡単に説明すれば、次のとおりである。
【００２２】
すなわち、本発明は、マスク基板の一部に、集積回路パターン転写用のレジスト膜からなる遮光パターンを形成する工程を有するものである。
【００２３】
また、本発明は、マスク基板に集積回路パターン転写用のメタルからなる遮光パターンを形成する工程、マスク基板に集積回路パターン転写用のレジスト膜からなる遮光パターンを形成する工程を有するものである。
【００２４】
また、本発明は、前記集積回路パターン転写用のメタルからなる遮光パターンを形成する工程時に、前記マスク基板の主面の周辺部にメタルからなる遮光パターンを形成するものである。
【００２５】
また、本発明は、前記マスク基板の主面の周辺部におけるメタルからなる遮光パターンにペリクルを接触固定するものである。
【００２６】
また、本発明は、前記マスク基板の主面の周辺部におけるメタルからなる遮光パターンに開口部を設けるものである。
【００２７】
また、本発明は、マスク基板に集積回路パターン転写用のメタルからなる遮光パターンを形成する工程、前記マスク基板に集積回路パターン転写用のレジスト膜からなる遮光パターンを形成する工程を有するものである。
【００２８】
また、本発明は、マスク基板に、集積回路パターン転写用のメタルからなる遮光パターンおよび前記集積回路パターン転写用のレジスト膜からなる遮光パターンを有するものである。
【発明の効果】
【００２９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1).本発明によれば、マスク基板の一部に集積回路パターン転写用のレジスト膜からなる遮光パターンを形成することにより、マスクのパターンの変更または修正時間を短縮することが可能となる。
(2).本発明によれば、マスク基板の主面の周辺部にメタルからなる遮光部を設け、その遮光部に開口部を設けることで情報検出用パターンを形成することにより、レジスト膜を遮光部として機能させるマスクにおいて、情報検出能力を向上させることが可能となる。
(3).本発明によれば、マスク基板の主面の周辺部にメタルからなる遮光部を設けたことにより、レジスト膜を遮光膜として機能させるマスクを用いた露光処理において、異物の発生を抑制または防止することが可能となる。
【発明を実施するための最良の形態】
【００３０】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００３１】
１．マスク（光学マスク）：基板上に光を遮光するパターンや光の位相を変化させるパターンを形成したものである。実寸の数倍のパターンが形成されたレチクルも含む。基板上とは、基板上面、基板上面に近接した内部領域または上空領域を含む（上面に近接した別の基板上に配置しても良い）。マスクの第１の主面とは、上記光を遮蔽するパターンや光の位相を変化させるパターンが形成された面であり、マスクの第２の主面とは第１の主面とは反対側の面のことを言う。通常のマスク（バイナリマスク）とは、基板上に光りを遮光するパターンと光を透過するパターンとでマスクパターンを形成した一般的なマスクのことを言う。
【００３２】
２．マスクのパターン面を以下の領域に分類する。転写されるべき集積回路パターンが配置される領域「集積回路パターン領域」、ペリクルに覆われている領域「ペリクルカバー領域」、集積回路パターン領域以外のペリクルカバー領域「集積回路パターン周辺領域」、ペリクルに覆われていない外部領域「周辺領域」、周辺領域のうち、光学的パターンが形成されている内側の領域「周辺内部領域」、その他の周辺領域で真空吸着等に使用される部分「周辺外部領域」。
【００３３】
３．マスク遮光材料に関して「メタル」と言うときは、クロム、酸化クロム、その他の金属および金属の化合物等を指し、広くは金属元素を含む単体、化合物、複合体等で遮光作用のあるものを含む。
【００３４】
４．「遮光領域」、「遮光膜」、「遮光パターン」と言うときは、その領域に照射される露光光のうち、４０％未満を透過させる光学特性を有することを示す。
一般に数％から３０％未満のものが使われる。一方、「透明」、「透明膜」、「光透過領域」、「光透過パターン」と言うときは、その領域に照射される露光光のうち、６０％以上を透過させる光学特性を有することを示す。一般に９０％以上のものが使用される。メタルまたはレジスト膜で形成された遮光領域、遮光膜および遮光パターンの上位概念を遮光部と言う。
【００３５】
５．ハーフトーンマスク：位相シフトマスクの一種でシフタと遮光膜を兼用するハーフトーン膜の透過率が１％以上、４０％未満で、それが無い部分と比較したときの位相シフト量が光りの位相を反転させるハーフトーンシフタを有するものである。
【００３６】
６．レベンソン型位相シフトマスク：遮光領域で隔てられた隣り合う開口の位相を相互に反転させて、その干渉作用によって鮮明な像を得ようとする位相シフトマスクの一種である。
【００３７】
７．通常照明：非変形照明のことで、光強度分布が比較的均一な照明を言う。
【００３８】
８．変形照明：中央部の照度を下げた照明であって、斜方照明、輪帯照明、４重極照明、５重極照明等の多重極照明またはそれと等価な瞳フィルタによる超解像技術を含む。
【００３９】
９．解像度：パターン寸法は投影レンズの開口数ＮＡ（Numerical Aperture）と露光波長λで規格かして表現できる。異なる波長や異なるレンズＮＡを用いる場合は、解像度Ｒは、Ｒ＝Ｋ１・λ／ＮＡで表されるので換算して用いれば良い。ただし、焦点深度ＤもＤ＝Ｋ２・λ／（ＮＡ）2で表されるので、焦点深度は異なる。
【００４０】
１０．半導体の分野では紫外線は以下のように分類する。波長が４００ｎｍ程度未満で、５０ｎｍ程度以上を紫外線、３００ｎｍ以上を近紫外線、３００ｎｍ未満、２００ｎｍ以上を遠紫外線、２００ｎｍ未満を真空紫外線。なお、本願の主な実施の形態は２００ｎｍ未満の真空紫外線領域を中心に説明するが、以下の実施例で説明するような変更を行えば、２５０ｎｍ未満、２００ｎｍ以上のＫｒＦエキシマレーザによる遠紫外域でも可能であることは言うまでもない。また、１００ｎｍ未満、５０ｎｍ以上の紫外線の短波長端領域でも本発明の原理を適用することは同様に可能である。
【００４１】
１１．スキャンニング露光：細いスリット状の露光帯を、半導体ウエハとフォトマスク（又はレチクル、本願でフォトマスクと言うときはレチクルも含む広い概念を示す）に対して、スリットの長手方向と直交する方向に（斜めに移動させてもよい）相対的に連続移動（走査）させることによって、フォトマスク上の回路パターンを半導体ウエハ上の所望の部分に転写する露光方法である。
【００４２】
１２．ステップアンドスキャン露光：上記スキャンニング露光とステッピング露光を組み合わせてウエハ上の露光すべき部分の全体を露光する方法であり、上記スキャンニング露光の下位概念に当たる。
【００４３】
１３．半導体集積回路ウエハ（半導体集積回路基板）またはウエハ（半導体基板）とは、半導体集積回路の製造に用いるシリコン単結晶基板（一般にほぼ平面円形状）、サファイア基板、ガラス基板その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板を言う。
【００４４】
１４．デバイス面とは、ウエハの主面であってその面にフォトリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面を言う。
【００４５】
１５．マスキング層：一般にレジスト膜を言うが、無機マスクや非感光性の有機物マスク等も含むものとする。
【００４６】
１６．転写パターン：マスクによってウエハ上に転写されたパターンであって、具体的には上記フォトレジストパターンおよびフォトレジストパターンをマスクとして実際に形成されたウエハ上のパターンを言う。
【００４７】
１７．レジストパターン：感光性の有機膜をフォトリソグラフィの手法により、パターニングした膜パターンを言う。なお、このパターンには当該部分に関して全く開口のない単なるレジスト膜を含む。
【００４８】
１８．ホールパターン：ウエハ上で露光波長と同程度又はそれ以下の二次元的寸法を有するコンタクトホール、スルーホール等の微細パターン。一般には、マスク上では正方形またはそれに近い長方形あるいは八角形等の形状であるが、ウエハ上では円形に近くなることが多い。
【００４９】
１９．ラインパターン：所定の方向に延在する帯状のパターンをいう。
【００５０】
２０．カスタム回路パターン：例えばカスタムＩ／Ｏ回路、カスタム論理回路等のような顧客の要求によって設計変更が行われる回路を構成するパターンをいう。
【００５１】
２１．冗長回路パターン：集積回路に形成された予備の回路と不良の回路とを交換するための回路を構成するパターンを言う。
【００５２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００５３】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００５４】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００５５】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００５６】
また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin-Film-Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
【００５７】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００５８】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために遮光パターンや位相シフトパターンにハッチングを付す場合もある。
【００５９】
また、本実施の形態においては、電界効果トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略す。
【００６０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００６１】
（実施の形態１）
図１（ａ）は、本発明の一実施の形態のフォトマスクの平面図、（ｂ）はフォトマスクを所定の装置に装着した時の（ａ）のＡ−Ａ線の断面図である。
【００６２】
本実施の形態１のマスクＰＭ１は、例えば実寸の１〜１０倍の寸法の集積回路パターンの原画を縮小投影光学系等を通してウエハに結像して転写するためのレチクルである。ここには、半導体チップの周辺が遮光部となる場合のマスクであって、ウエハ上でポジ型のレジスト膜を用いラインパターンを形成する場合のマスクが例示されている。
【００６３】
このマスクＰＭ１のマスク基板１は、例えば平面四角形に形成された厚さ６ｍｍ程度の透明な合成石英ガラス板等からなる。マスク基板１の主面中央には、平面長方形状の光透過開口領域が形成され、マスク基板１の主面が露出されている。この光透過開口領域は、上記集積回路パターン領域を形成している。この集積回路パターン領域においてマスク基板１の主面上には、ウエハ上に集積回路パターンを転写するための遮光パターン２ａ，３ａが配置されている。ここでは、遮光パターン２ａ，３ａがウエハ上のラインパターンとして転写される場合が例示されている。
【００６４】
本実施の形態においては、遮光パターン２ａは通常のマスクと同様にメタルで構成されているが、集積回路パターン領域内における一部の領域ＲＥ（破線で示す領域）の遮光パターン３ａがレジスト膜で形成されている。したがって、後述するように領域ＲＥの遮光パターン３ａは、比較的簡単に除去することができる。そして、新たな遮光パターン３ａを簡単にしかも短時間のうちに形成することが可能となっている。この遮光パターン３ａを形成するレジスト膜は、例えばＫｒＦエキシマレーザ光（波長２４８ｎｍ）、ＡｒＦエキシマレーザ光（波長１９３ｎｍ）またはＦ2レーザ光（波長１５７ｎｍ）等のような露光光を吸収する性質を有しており、メタルで形成される遮光パターン２ａとほぼ同様の遮光機能を有している。このレジスト膜の材料等の構造については後述する。なお、レジスト膜によって遮光パターンを形成する技術については、本願発明者らによる特願平１１−１８５２２１号（平成１１年６月３０日出願）に記載がある。
【００６５】
このマスク基板１の主面において集積回路パターン領域の外周は遮光パターン２ｂによって覆われている。遮光パターン２ｂは、上記集積回路パターン領域の外周からマスク基板１の外周にわたって平面枠状に形成されており、例えば上記遮光パターン２ａと同じメタルで、同じパターン加工工程において形成されている。遮光パターン２ａ，２ｂは、例えばクロムまたはクロム上に酸化クロムが堆積されてなる。ただし、遮光パターン２ａ，２ｂの材料は、これに限定されるものではなく種々変更可能であり、例えばタングステン、モリブデン、タンタルまたはチタン等のような高融点金属、窒化タングステン等のような窒化物、タングステンシリサイド（ＷＳｉｘ）やモリブデンシリサイド（ＭｏＳｉｘ）等のような高融点金属シリサイド（化合物）、あるいはこれらの積層膜を用いても良い。本実施の形態のマスクＰＭ１の場合は、レジスト膜で形成される遮光パターン３ａを除去した後、そのマスク基板１を洗浄し再度使用する場合があるので、遮光パターン２ａ，２ｂには耐剥離性や耐摩耗性に富む材料が好ましい。タングステン等の高融点金属は、耐酸化性および耐摩耗性に富み、耐剥離性に富むので、遮光パターン２ａ，２ｂの材料として好ましい。
【００６６】
遮光パターン２ｂ上において略八角形の枠内領域は、上記ペリクルカバー領域を示している。すなわち、ここでは、マスクＰＭ１のマスク基板１の主面側に、ペリクルＰＥがペリクル貼り付けフレームＰＥｆを介して接合されている場合が例示されている。ペリクルＰＥは、透明な保護膜を持つ構成体であり、マスクＰＭ１に異物が付着することを避けるためにマスク基板１の主面あるいは主面および裏面から一定の距離を隔てて設けられている。この一定の距離は、保護膜表面上の付着異物と異物のウエハへの転写性を考慮して設計されている。
【００６７】
このペリクル張り付けフレームＰＥｆの基部は、マスクＰＭ１の遮光パターン２ｂに直接接触した状態で接合固定されている。これにより、ペリクル張り付けフレームＰＥｆの剥離を防止できる。また、ペリクル張り付けフレームＰＥｆの取り付け位置にレジスト膜が形成されていると、ペリクルＰＥの取り付け取り外しの際に、レジスト膜が剥離し異物発生の原因となる。ペリクル張り付けフレームＰＥｆを遮光パターン２ｂに直接接触させた状態で接合することにより、そのような異物発生を防止できる。
【００６８】
ペリクルカバー領域において、上記集積回路パターン領域を除いた領域は、集積回路パターン周辺領域を示している。この集積回路パターン周辺領域には、マスクＰＭ１の情報検出用のマークパターン４ａが形成されている。このマークパターン４ａは、電子線描画装置を用いてマスクＰＭ１上に所定のパターンを描画する際に、マスクＰＭ１から直接マスクＰＭ１の位置情報を検出するためのパターンである。すなわち、電子線描画装置を用いてマスクＰＭ１の集積回路パターン領域に所定の集積回路パターンを描画する際に、そのマスクＰＭ１のマークパターン４ａを何秒かに１回の割合で読み取り、パターン描画用の電子線の照射位置を補正（調整）しながらパターン描画を行う。これにより、電子線描画装置によるパターン描画位置精度を向上させることが可能となる。このようなマークパターン４ａを設けたのは、例えば次の理由からである。
【００６９】
すなわち、通常の電子線描画装置においてはマスクへの描画処理は真空中で行う。真空中におけるマスクの保持は、図２に模式的に示すように、電子線描画装置の移動ステージ上のマスク保持部２００の３点ピン２００ａにマスクＰＭ１またはマスクＰＭ１の装着されたカセット２０１を押し付け、押し付けピン２００ｂで機械的に固定している。ここで、通常の電子線描画装置においては、描画中の電子線の位置ドリフトによるパターン描画位置ずれを防止する目的でマスク保持部２００に取り付けられた、位置検出用のマークパターン２００ｍを描画中に複数回検出し、位置ずれを補正している。マスク保持部２００（ステージ）のマスクＰＭ１は上述のように機械的に固定されているのでマスク保持部２００のマークパターン２００ｍとマスクＰＭ１との相対的な位置関係は一定なはずであるが、実際には高速で移動するステージの衝撃により、マークパターン２００ｍとマスクＰＭ１との間にわずかな位置ずれが生じる場合がある。このため、電子線描画工程中にマスクＰＭ１の位置をマークパターン２００ｍから読み取っているにもかかわらず、描画パターンに位置ずれが生じてしまう。そこで、マスクＰＭ１自体に位置補正用のマークパターン４ａを配置し、マスクＰＭ１自体からその位置を直接検出するようにした。これにより、上記マスクＰＭ１の保持のずれも含めて補正することができるので、パターンの配列誤差を低減することができる。このようなマークパターン４ａは、例えば当該パターン位置が光透過領域になっているか、遮光領域になっているかによって構成され、そこに照射された位置検出ビームまたは検出光の反射状態によって情報の検出がなされるようになっている。位置検出手段は、電子線描画装置の電子線を使用するもの、レーザライタによるレーザ光を使用するものまたは他の方式を用いることができる。特に位置精度の高い装置の適用が望ましい。このマークパターン４ａは、前記マスク製造における共通遮光パターンの形成工程時に形成することもできるし、マスクブランクスの製造工程時に形成することも有効である。
【００７０】
図１のペリクルカバー領域の外側は周辺領域を示している。この周辺領域には、マスクＰＭ１の情報検出用のマークパターン４ｂが形成されている。マークパターン４ｂは、例えばアライメント用のマークやマスク製造で用いる校正用のマーク等として使用される。アライメント用のマークは、検査装置や露光装置等の所定の装置にフォトマスクＰＭ１を装着した際に、マスクＰＭ１の位置を検出することでマスクＰＭ１と検査装置や露光装置等とのアライメントを行うために用いるマークである。また、校正用のマークは、パターン合わせずれ、パターンの形状状態またはパターン転写精度を測定する際に用いるマークである。
【００７１】
このマークパターン４ｂは、光透過パターンによって形成されている。すなわち、マークパターン４ｂは、遮光パターン２ｂの一部が除去され、その下層の透明なマスク基板１の一部が露出されることで形成されている。このため、マスクＰＭ１の位置検出に通常のハロゲンランプ等を用いる露光装置を用いた場合においても、マークパターン４ｂを透過した光のコントラストを充分に得ることができるので、マークパターン４ｂの認識能力を向上させることができる。このため、マスクＰＭ１と露光装置との相対的な位置合わせを、容易に、しかも高い精度で行うことが可能となる。本発明者の検討結果によれば、上記通常のマスクと同等の位置合わせが可能となった。なお、上記マークパターン４ａ，４ｂは、ウエハ上に転写されない。
【００７２】
本実施の形態においては、この周辺領域にパターン形成用のレジスト膜が形成されていない。この周辺領域にレジスト膜が形成されていると、そのレジスト膜がマスクＰＭ１を検査装置や露光装置等に装着した際の機械的衝撃等によって剥離したり削れたりすることで異物が発生する。しかし、本実施の形態によれば、周辺領域にレジスト膜が存在しないので、レジスト膜の剥離や削れ等を防止でき、レジスト膜の剥離等に起因する異物発生の不具合等を防止することができた。
【００７３】
また、マスクＭＰ１は、上記検査装置や露光装置等の装着部５が、マスクＰＭ１の遮光パターン２ｂに直接接触した状態で検査装置や露光装置等に設置されるようになっている。図１（ａ）の太枠で示す領域５Ａは装着部５が接触する領域を示している。このようにマスクＰＭ１を検査装置や露光装置等に装着したとしても、遮光パターン２ｂ上にはレジスト膜が形成されていないので、レジスト膜の剥離や削れに起因する異物は発生しない。また、遮光パターン２ｂを構成するメタルは固いのでメタルの剥離や削れに起因する異物の発生もない。なお、装着部５は真空吸着機構を有するものが例示されている。
【００７４】
次に、図１のマスクＰＭ１の製造方法の一例を図３および図４により説明する。
【００７５】
まず、図３（ａ）に示すように、例えば厚さ約６mmの透明な合成石英基板からなるマスク基板１を用意する。この段階では、マスク基板１の主面上に、遮光パターン２ａ，２ｂが通常のマスクと同じ方法で既に形成されている。すなわち、この遮光パターン２ａ，２ｂは、マスク基板１ａの主面上に、遮光性の高いメタル膜をスパッタリング法等によって堆積した後、これをフォトリソグラフィー技術およびエッチング技術によってパターニングすることで形成されている。この遮光パターン２ａ，２ｂを形成する際にエッチングマスクとして用いるレジスト膜としては、ポジ型のレジスト膜を使用する。その方が、電子線等による描画面積を小さくでき、描画時間を短縮できるからである。遮光パターン２ａ，２ｂのパターン加工後はそのポジ型のレジスト膜を除去する。
【００７６】
続いて、図３（ｂ）に示すように、そのマスク基板１の主面上全面に、例えばＫｒＦエキシマレーザ、ＡｒＦエキシマレーザまたはＦ2レーザ光等のような露光光を吸収する性質を持つレジスト膜３をスピンコート法等によって塗布する。このレジスト膜３は電子線に感応するレジスト膜である。ここではノボラック系レジスト膜を、例えば１５０ｎｍの膜厚で形成した。
【００７７】
続いて、位置合わせマークを用いて位置合わせを行った後、図３（ｃ）に示すように、通常のマスクの製造工程における所望パターンの形成方法と同じ電子線描画方法を用いて、レジスト膜３からなる遮光パターン３ａを形成した。ここで、後述する電子線の帯電に対する対策を行った。また、マスクＰＭ１の周辺部は投影露光装置に対する接触部となるので、レジスト膜３は除去されるようにし、機械的衝撃によるレジスト膜３の剥離や削れ等に起因する異物の発生を防止した。
【００７８】
このレジスト膜３としては、例えばα-メチルスチレンとα−クロロアクリル酸の共重合体、ノボラック樹脂とキノンジアジド、ノボラック樹脂とポリメチルペンテン−1−スルホン、クロロメチル化ポリスチレン等を主成分とするものを用いた。ポリビニルフェノール樹脂等のようなフェノール樹脂やノボラック樹脂にインヒビタおよび酸発生剤を混合した、いわゆる化学増幅型レジスト等を用いることができる。ここで用いるレジスト膜３の材料としては、投影露光装置の光源に対し遮光特性をもち、マスク製造工程における、パターン描画装置の光源、例えば電子線あるいは２３０ｎｍ以上の光に感度を有する特性を持っていることが必要であり、前記材料に限定されるものではなく種々変更可能である。また、膜厚も１５０ｎｍに限定されるものではなく、上記条件を満足する膜厚で良い。
【００７９】
代表的な電子線レジスト膜の分光透過率を図４に示す。ポリフェノール系、ノボラック系樹脂を約１００ｎｍの膜厚に形成した場合は、例えば１５０ｎｍ〜２３０ｎｍ程度の波長で透過率がほぼ０であり、例えば波長１９３ｎｍのＡｒＦエキシマレーザ光、波長１５７ｎｍのＦ2レーザ等に十分なマスク効果を有する。ここでは、波長２００ｎｍ以下の真空紫外光を対象にしたが、これに限定されない。波長２４８ｎｍのＫｒＦエキシマレーザ光等のようなマスク材は他の材料を用いるか、レジスト膜に光吸収材や光遮蔽材を添加することが必要である。また、レジスト膜で形成される遮光パターン３ａを形成した後、露光光照射に対する耐性を向上させる目的での熱処理工程の付加や予め紫外光を強力に照射する、いわゆるレジスト膜のハードニング処理を行うのも有効である。
【００８０】
また、レジスト膜３は、例えばネガ型のレジスト膜とした。これは、マスクＰＭ１をＱ−ＴＡＴ（Quick Turn Around Time）で作成できるからである。すなわち、集積回路パターン領域の外側にレジスト膜を残しておくと前記したように異物発生の原因となるので、その外側のレジスト膜を除去しておく必要がある。したがって、ここで、ポジ型のレジスト膜とすると集積回路パターン領域の外周の大半の部分をも電子線描画しなければならず時間がかかる。しかし、ネガ型のレジスト膜を用いれば、マスク基板１の主面内において相対的に面積の小さい領域を描画すれば良く、描画面積を小さくでき、描画時間を短くできる。
【００８１】
また、図１のマスクＰＭ１の製造方法の他の一例を図５および図６により説明する。上記通常のマスクを製造する場合は、遮光パターン形成用のレジストパターンを電子線描画装置等によって描画する際に、その遮光パターン形成用の金属膜をアースとすることにより電子線描画時に発生する電子の帯電を防止できるので、帯電防止処理は不要である。しかし、本実施の形態のマスクＰＭ１を製造する場合は、レジスト膜３に電子線描画装置を用いて遮光パターンを形成する際に、マスク基板１もレジスト膜３も絶縁体なので、照射された電子が逃げ場を失い帯電し、レジストパターン（すなわち、遮光パターン３ａ）の形成に悪影響を及ぼす場合がある。そこで、例えば次のようにしてマスクＰＭ１を製造する。
【００８２】
まず、図５（ａ）に示すように、マスク基板１の主面上に透明導電膜７ａを堆積する。透明導電膜７ａとしては、例えばＩＴＯ（インジウム−ティン−オキサイド）膜を用いることができる。この透明導電膜７ａは加工する必要は無い。続いて、その透明導電膜７ａ上に上記したように通常のマスクの遮光パターンの形成方法と同様にして遮光パターン２ａ，２ｂを形成する。続いて、図５（ｂ）に示すように、この透明導電膜７ａ上に、前記レジスト膜３を前記実施の形態１と同様に塗布する。透明導電膜７ａはアースＥＡと電気的に接続される。その後、上記と同様に電子線描画装置を用いてレジスト膜３に所定のパターン（遮光パターン３ａ）を描画する。この際、マスク基板１に照射された電子を透明導電膜７ａを通じてアースＥＲに逃がすことができるので、電子の帯電に起因するレジストパターンの形状劣化や位置ずれ不良等の不具合を抑制または防止することが可能となる。その後、現像処理および洗浄処理を経て図５（ｃ）に示すマスクＰＭ１を製造する。
【００８３】
また、上記と同様の目的から次のようにしても良い。まず、図６（ａ）に示すように、既に遮光パターン２ａ，２ｂが形成されたマスク基板１を用意した後、図６（ｂ）に示すように、その主面上に上記レジスト膜３を塗布する。続いて、レジスト膜３上に水溶性導電有機膜７ｂを塗布する。水溶性導電有機膜７ｂとしては、例えばエスペーサ（昭和電工KK製）やアクアセーブ（三菱レーヨン社製）等を用いた。その後、水溶性導電有機膜７ｂとアースＥＡとを電気的に接続した状態で、上記パターン描画のための電子線描画処理を行った。その後、レジスト膜３の現像処理時に水溶性導電有機膜７ｂも除去した。上記の方法により電子線の帯電を防止でき、パターン形状の異常やパターンの位置ずれ等の不具合を防止できた。このようにして図６（ｃ）に示すマスクＰＭ１を製造する。
【００８４】
このようなマスクＰＭ１においては、レジスト膜からなる遮光パターン３ａの酸化防止を目的として、パターン面を窒素（Ｎ2）等の不活性ガス雰囲気に保つことも有効である。また、遮光パターン３ａを形成するためのレジスト膜のパターン描画は上記電子線描画方法に限らず、例えば２３０ｎｍ以上の紫外線（例えばｉ線（波長３６５ｎｍ））によりパターンを描画すること等も可能である。なお、本発明の趣旨は、レジスト膜を直接マスク（遮光パターン）として用いることにあり、実用的なマスクの構造を提供するものである。したがって、遮光対象波長、レジスト材料、マスク基板材料は他のものを用いても良い。
【００８５】
このマスクＰＭ１を用い縮小投影露光装置によって図７に示すウエハ８上にパターンを転写した。図７（ａ）はウエハ８の要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図を示している。被投影基板となるウエハ８は、例えばシリコン単結晶からなり、その主面上には絶縁膜９ａが堆積されている。絶縁膜９ａ上の全面には導体膜１０ａが堆積されている。さらに、その導体膜１０ａ上には、ＡｒＦに感光性を持つ通常のポジ型のレジスト膜１１ａが、例えば３００ｎｍ程度の膜厚で堆積されている。
【００８６】
縮小投影露光装置の投影光は、例えば波長１９３ｎｍのＡｒＦエキシマレーザ光を用い、投影レンズの開口数ＮＡは、例えば０．６８、光源のコヒーレンシσは、例えば０．７を用いた。縮小投影露光装置とマスクＰＭ１とのアライメントは、上記マスクＰＭ１のマークパターン４ｂを検出することで行った。ここでのアライメントには、例えば波長６３３ｎｍのヘリウム−ネオン（Ｈｅ−Ｎｅ）レーザ光を用いた。この場合、マークパターン４ｂを透過した光のコントラストが充分にとれるので、マスクＰＭ１と露光装置との相対的な位置合わせを、容易に、しかも高い精度で行うことができた。
【００８７】
その後、通常の露光方法によってマスクＰＭ１上の集積回路パターンをウエハ８の主面上に投影した。そして、通常の熱処理、現像工程を経て、図８に示すレジストパターン１１ａ１を形成した。図８（ａ）はウエハ８の要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。領域ＲＥはレジスト膜で形成された遮光パターン３ａが転写された領域を示している。その後、そのレジストパターン１１ａ１をエッチングマスクとして、導体膜１０ａに対してエッチング処理を施すことにより、図９に示すように導体膜パターン１０ａ１を形成した。図９（ａ）はウエハ８の要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。この結果、上記通常のマスクを用いた露光時とほぼ同じパターン転写特性が得られた。例えば０．１９μmラインアンドスペースが０．４μmの焦点深度で形成できた。
【００８８】
この露光処理で用いた縮小投影露光装置の一例を図１０に示す。縮小投影露光装置１２の光源１２ａから発する露光光はフライアイレンズ１２ｂ、照明形状調整アパーチャ１２ｃ、コンデンサレンズ１２ｄ１，１２ｄ２およびミラー１２ｅを介してマスクＰＭ１を照射する。露光光源としては、上記したように、例えばＫｒＦ、ＡｒＦエキシマレーザまたはＦ2レーザ光等を用いる。マスクＰＭ１は、遮光パターン２ａ，２ｂが形成された主面を下方（ウエハ８側）に向けた状態で縮小投影露光装置１２に載置されている。したがって、上記露光光は、マスクＰＭ１の裏面側から照射される。これにより、マスクＰＭ１上に描かれたマスクパターンは、投影レンズ１２ｆを介して試料基板であるウエハ８上に投影される。マスクＰＭ１の主面には、上記ペリクルＰＥが場合によって設けられている。なお、マスクＰＭ１は、マスク位置制御手段１２ｇで制御されたマスクステージ１２ｈの上記装着部５において真空吸着され、位置検出手段１２ｉにより位置合わせされ、その中心と投影レンズ１２ｆの光軸との位置合わせが正確になされている。
【００８９】
ウエハ８は，試料台１２ｊ上に真空吸着されている。試料台１２ｊは、投影レンズ１２ｆの光軸方向、すなわちＺ軸方向に移動可能なＺステージ１２ｋ上に載置され、さらにＸＹステージ１２ｍ上に搭載されている。Ｚステージ１２ｋおよびＸＹステージ１２ｍは、主制御系１２ｎからの制御命令に応じてそれぞれの駆動手段１２ｐ１，１２ｐ２によって駆動されるので，所望の露光位置に移動可能である。その位置はＺステージ１２ｋに固定されたミラー１２ｑの位置として、レーザ測長器１２ｒで正確にモニタされている。さらに、位置検出手段１２ｉには、例えば通常のハロゲンランプが用いられている。すなわち、特別な光源を位置検出手段１２ｉに用いる必要がなく（新しい技術や難しい技術を新たに導入する必要性がなく）、いままで通りの縮小投影露光装置を用いることができる。したがって、本実施の形態のような新規なマスクＰＭ１を用いるからといって製品のコストが増加することもない。また、上記主制御系１２ｎはネットワーク装置と電気的に接続されており、縮小投影露光装置１２の状態の遠隔監視等が可能となっている。露光方法としては、例えばステップアンドリピート露光方法またはステップアンドスキャニング露光方法のいずれを用いても良い。
【００９０】
次に、例えばツイン・ウエル方式のＣＭＩＳ（Complimentary MIS）回路を有する半導体集積回路装置の製造工程に本発明の技術思想を適用した場合を図１１〜図１４により説明する。
【００９１】
図１１は、その製造工程中におけるウエハ８の要部断面図である。ウエハ８は、例えば平面略円形状の薄板からなる。ウエハ８を構成する半導体基板８ｓは、例えばｎ-形のＳｉ単結晶からなり、その上部には、例えばｎウエルＮＷＬおよびｐウエルＰＷＬが形成されている。ｎウエルＮＷＬには、例えばリン（Ｐ）またはヒ素（Ａｓ）が導入されている。また、ｐウエルＰＷＬには、例えばホウ素が導入されている。
【００９２】
この半導体基板８ｓの主面には、例えば酸化シリコン膜からなる分離用のフィールド絶縁膜９ｂがＬＯＣＯＳ（Local Oxidization of Silicon）法等によって形成されている。なお、分離部は溝型としても良い。すなわち、半導体基板８ｓの厚さ方向に掘られた溝内に絶縁膜を埋め込むことで分離部を形成しても良い。このフィールド絶縁膜９ｂによって囲まれた活性領域には、ｎＭＩＳＱｎおよびｐＭＩＳＱｐが形成されている。
【００９３】
ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート絶縁膜９ｃは、例えば酸化シリコン膜からなり、熱酸化法等によって形成されている。また、ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート電極１０ｂは、ウエハ８の主面上に、例えば低抵抗ポリシリコンからなるゲート形成用の導体膜をＣＶＤ法等によって堆積した後、その膜を、上記縮小投影露光装置１２およびフォトマスクＰＭ１を用いたフォトリソグラフィ技術と通常のエッチング技術とによってパターン加工することで形成されている。特に限定されないが、ゲート長は、例えば０．１８μｍ程度である。
【００９４】
ｎＭＩＳＱｎのソースまたはドレインを形成する半導体領域１３は、ゲート電極１０ｂをマスクとして、例えばリンまたはヒ素を半導体基板８ｓにイオン注入法等によって導入することにより、ゲート電極１０ｂに対して自己整合的に形成されている。また、ｐＭＩＳＱｐのソースまたはドレインを形成する半導体領域１４は、ゲート電極１０ｂをマスクとして、例えばホウ素を半導体基板８ｓにイオン注入法等によって導入することにより、ゲート電極１０ｂに対して自己整合的に形成されている。
【００９５】
ただし、上記ゲート電極１０ｂは、例えば低抵抗ポリシリコンの単体膜で形成されることに限定されるものではなく種々変更可能であり、例えば低抵抗ポリシリコン膜上にタングステンシリサイドやコバルトシリサイド等のようなシリサイド層を設けてなる、いわゆるポリサイド構造としても良いし、例えば低抵抗ポリシリコン膜上に、窒化チタンや窒化タングステン等のようなバリア導体膜を介してタングステン等のような金属腹を設けてなる、いわゆるポリメタル構造としても良い。
【００９６】
まず、このような半導体基板８ｓ上に、図１２に示すように、例えば酸化シリコン膜からなる層間絶縁膜９ｄをＣＶＤ法等によって堆積した後、その上面にポリシリコン膜をＣＶＤ法等によって堆積する。続いて、そのポリシリコン膜を、上記縮小投影露光装置１２およびマスクＰＭ１を用いたフォトリソグラフィ技術および通常のエッチング技術によってパターニングした後、そのパターニングされたポリシリコン膜の所定領域に不純物を導入することにより、ポリシリコン膜からなる配線１０ｃおよび抵抗１０ｄを形成する。
【００９７】
その後、図１３に示すように、半導体基板８ｓ上に、例えば酸化シリコン膜からなるＳＯＧ（Spin On Glass)膜９ｅを塗布法等によって堆積した後、層間絶縁膜９ｄおよびＳＯＧ膜９ｅに半導体領域１３，１４および配線１０ｃの一部が露出するようなコンタクトホール１５を上記縮小投影露光装置１２およびマスクＰＭ１を用いたフォトリソグラフィ技術および通常のエッチング技術によって穿孔する。さらに、半導体基板８ｓ上に、例えばアルミニウム（Ａｌ）またはＡｌ合金等からなる金属膜をスパッタリング法等によって堆積した後、その金属膜を上記縮小投影露光装置１２およびマスクＰＭ１を用いたフォトリソグラフィ技術および通常のエッチング技術によってパターニングすることにより、図１４に示すように、第１層配線１０ｅを形成する。これ以降は、第１層配線１０ｅと同様に第２層配線以降を形成し、半導体集積回路装置を製造する。なお、ここでは、上記各フォトリソグラフィ工程において、形成しようとするパターンに対応したマスクパターン（遮光パターンおよび光透過パターン）を形成するものとする。
【００９８】
次に、本実施の形態のマスクＰＭ１を用いた半導体集積回路装置の製造方法の応用例について説明する。ここでは、半導体集積回路装置のパターンを部分的に修正または変更する場合の対処の仕方について説明する。
【００９９】
半導体集積回路装置の開発期や製造時においては、集積回路パターンの一部に修正や変更等が生じる場合がある。そのような場合、通常のマスクでは、新たなマスク基板を用意して、その上にメタル膜を堆積し、そのメタル膜をパターン加工することになる。このため、その修正や変更の作業は手間や時間のかかる面倒な作業となる。しかも、仮に製造されたマスクのパターンに不良が存在していた場合、不良の程度にもよるが一般的にそのマスクを使用することはできないので、そのマスクを破棄せざるを得ないし、新たなマスク基板を用意して最初からマスクを製造し直さなければならない。このため、無駄の多い不経済な作業となる場合がある。
【０１００】
これに対して本実施の形態のマスクＰＭ１を用いた場合には、次のように対処できる。まず、図１のマスクＰＭ１上のレジスト膜で形成された遮光パターン３ａを図１５に示すように除去する。図１５（ａ）は、遮光パターン３ａ除去後のマスクＰＭ１の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図を示している。マスクＰＭ１上には、メタルで形成された遮光パターン２ａ，２ｂは残されているが、領域ＲＥの遮光パターン３ａは除去され、領域ＲＥは光透過領域となっている。
【０１０１】
レジスト膜からなる遮光パターン３ａは、例えばｎ−メチル−２−ピロリドン有機溶剤によって剥離した。この他、加熱したアミン系有機溶剤またはアセトンにより遮光パターン３ａを剥離しても良い。テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液、オゾン硫酸または過酸化水素水と濃硫酸との混合液により除去することも可能である。ＴＭＡＨ水溶液を用いる場合には、その濃度を５％程度にするとメタル（遮光パターン２ａ，２ｂ）を侵すことなくレジスト膜（遮光パターン３ａ）を剥離することができたので好ましい。
【０１０２】
また、レジスト膜（遮光パターン３ａ）を除去する別の方法として酸素プラズマアッシング法を用いることも可能である。この方法は、特に、マスクＰＭ１上のレジスト膜（遮光パターン３ａ）に対して上記レジスト膜のハードニング処理を施している場合に有効である。ハードニング処理を施しているレジスト膜（遮光パターン３ａ）は硬化しており、上記化学的な除去方法では充分に除去できない場合が生じるからである。
【０１０３】
また、遮光パターン３ａをピーリングによって機械的に剥離しても良い。すなわち、マスクＰＭ１の遮光パターン３ａの形成面に粘着テープを張り付けた後、その粘着テープを剥がすことにより、遮光パターン３ａを剥離する。この場合、ほとんど有機溶剤を用いないし、また、真空状態を形成する必要もないので、遮光パターン３ａを、比較的容易に、しかも短時間のうちに剥離することが可能となる。
【０１０４】
レジスト膜（遮光パターン３ａ）の除去工程後、洗浄処理を施すことにより、マスクＰＭ１の表面の異物を除去する。ここでの洗浄では、例えばオゾン硫酸洗浄およびブラシ洗浄処理の組合せを用いたが、異物除去能力が高く、メタル（遮光パターン２ａ、２ｂ）を侵さない方法であれば、この方法に限定されず種々変更可能である。
【０１０５】
その後、図１６に示すように、領域ＲＥに、図１の領域ＲＥに示した遮光パターン３ａの一群とは形状の異なる所望の遮光パターン３ａの一群をレジスト膜によって形成する。この遮光パターン３ａの形成方法は、マスクＰＭ１の製造方法で説明したのと同じなので説明を省略する。このマスクＰＭ１のパターンを前記縮小投影露光装置１２等（図１０参照）を用いてウエハ上に転写した場合を図１７に示す。図１７（ａ）はウエハ８の要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。このように領域ＲＥに図９で示したのとは形状の異なる導体膜パターン１０ａ１の一群を形成することができる。
【０１０６】
このように、本実施の形態のマスクＰＭ１の場合には、マスクＰＭ１の一部の遮光パターン３ａをレジスト膜で形成したことにより、マスクＰＭ１の一部分（領域ＲＥ）のパターンに修正や変更が生じた場合、半導体集積回路装置の製造工程で一般的に行われているフォトリソグラフィと同じ要領で、遮光パターン３ａを除去し、遮光パターン３ａを形成し直せば良いので、その修正や変更を、簡単に、しかも極めて短時間のうちに行うことが可能となる。すなわち、マスクＰＭ１の製造期間を大幅に短縮することが可能となる。したがって、このマスクＰＭ１を半導体集積回路装置の開発や製造に用いることにより、半導体集積回路装置の開発や製造の時間を大幅に短縮させることが可能となる。
【０１０７】
また、マスクＰＭ１のパターンの修正または変更に際しては、新たなマスク基板１を用意する必要もないし、最初から作り直す必要もない。しかも、製造されたマスクの遮光パターン３ａに不良が存在していたら、再度、遮光パターン３ａを除去し、パターン加工し直せば良い。このため、マスクＰＭ１の製造の工程数を大幅に減らすことが可能な上、マスクＰＭ１の製造で必要とされる材料を極めて少なくすることが可能となる。このため、マスクＰＭ１の製造コストを大幅に低減させることが可能となる。したがって、このマスクＰＭ１を半導体集積回路装置の開発や製造に用いることにより、半導体集積回路装置のコストを大幅に低減させることが可能となる。
【０１０８】
図１８〜図２０は、本発明の技術思想を適用して有効な半導体集積回路装置の半導体チップ８ｃ１〜８ｃ３の一例を示している。半導体チップは、ウエハ８から切り出された平面四角形状の半導体の小片である。なお、マスク上において遮光パターンをレジスト膜で形成する領域にハッチングを付す。
【０１０９】
図１８の半導体チップ８ｃ１には、ＳＲＡＭ（Static Random Access Memory）、ＤＲＡＭ（Dynamic Random Access Memory）、ＤＳＰ（Digital Signal Processor）、マイクロプロセッサ、ＭＰＥＧ（Moving Picture Experts Group）およびＬｏｇｉｃ等の回路領域が配置されている場合が例示されている。Ｌｏｇｉｃは、顧客の要求等により変更され易いので、Ｌｏｇｉｃの回路領域のパターンを形成するためのマスク上の遮光パターンをレジスト膜で形成する。すなわち、マスクＰＭ１の領域ＲＥに、Ｌｏｇｉｃの回路領域のパターンを形成するマスクパターンをレジスト膜（遮光パターン３ａ）で形成する。それ以外の回路領域のパターンを形成するためのマスクＰＭ１上の遮光パターンをメタルで形成する。
【０１１０】
図１９の半導体チップ８ｃ２には、ＰＣＩ制御回路、Ｉ／Ｆ制御回路、ＭＣＵ、プログラムＲＯＭ、データＲＡＭ（ＳＲＡＭ等）およびカスタム論理回路等の回路領域が配置されている場合が例示されている。このうち、Ｉ／Ｆ制御回路、プログラムＲＯＭおよびカスタム論理回路のパターンを形成するためのマスク上の遮光パターンをレジスト膜で形成する。すなわち、マスクＰＭ１の３つの領域ＲＥを設け、その各々に、Ｉ／Ｆ制御回路、プログラムＲＯＭおよびカスタム論理回路のパターンを形成するマスクパターンをレジスト膜（遮光パターン３ａ）で形成する。それ以外の回路領域のパターンを形成するためのマスクＰＭ１上の遮光パターンをメタルで形成する。Ｉ／Ｆ制御回路においては、例えばＩＥＥＥ（アイ・トリプル・イー）１３９４、ＵＳＢ（Universal Serial Bus）、ＳＣＳＩ（Small Computer System Interface）、ＡＧＰ（Accelerated Graphics Port）、Ｅｔｈｅｒ（イーサ）、Ｆｉｂｅｒ−ｃｈａｎｎｅｌ（ファイバーチャンネル）等のようにインターフェースの規格が異なる場合にパターン形状が異なるからである。また、プログラムＲＯＭにおいては、後述するようにプログラムを書き換える必要が生じるからである。ここではＲＯＭの目（メモリセル）部分に対してマスク上の遮光パターンをレジスト膜で形成することを例示できる。また、カスタム論理回路は、例えばゲートアレイまたはスタンダードセルに代表されるように顧客の要求に応じて回路パターンを変更する場合が生じるからである。
【０１１１】
図２０の半導体チップ８ｃ３には、ＣＰＵ（Central Processing Unit）、メモリ、アプリケーションロジック回路、カスタムＩ／Ｏ（Input/Output）回路、アナログ回路およびカスタム論理回路が配置されている場合が例示されている。このうち、カスタムＩ／Ｏ回路およびカスタム論理回路のパターンを形成するためのマスク上の遮光パターンをレジスト膜で形成する。すなわち、マスクＰＭ１の領域ＲＥを２箇所に設け、その各々に、カスタムＩ／Ｏ回路およびカスタム論理回路のパターンを形成するマスクパターンをレジスト膜（遮光パターン３ａ）で形成する。それ以外の回路領域のパターンを形成するためのマスクＰＭ１上の遮光パターンをメタルで形成する。カスタムＩ／Ｏ回路は、上記したＩ／Ｆ制御回路と同様の理由からである。
【０１１２】
（実施の形態２）
本実施の形態２においては、マスクの変形例を説明する。それ以外は、前記実施の形態１と同じである。
【０１１３】
図２１に示すマスクＰＭ２は、半導体チップの周辺輪郭が遮光部となる場合のマスクであって、ウエハ上でポジ型のレジスト膜を用いラインパターンを形成する場合のマスクを例示している。なお、図２１（ａ）はマスクＰＭ２の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図を示している。
【０１１４】
マスクＰＭ２における集積回路パターン領域の遮光パターン２ａ，３ａは前記実施の形態１と同じである。また、このマスクＰＭ２を用いてウエハ上に転写されるパターンも前記図８、図９等に示したのと同じである。ここでは、マスクＰＭ２の集積回路パターン領域の外周に、それを取り囲むように、例えばメタルで形成された帯状の遮光パターン２ｃが形成されている。そして、その外側の大半は、遮光膜が除去されて光透過領域となっている。マスクＰＭ２の周辺領域のマークパターン４ａ，４ｂは、メタルの遮光パターンで形成されている。したがって、検出光のコントラストを充分にとることができるので、マークの検出感度および検出精度を向上させることが可能となっている。
【０１１５】
遮光パターン２ａ，２ｃおよびマークパターン４ａ，４ｂは、例えば同じメタル材料で、同じパターン加工工程時に形成されている。このマスク基板１上における遮光パターン２ａ，２ｃおよびマークパターン４ａ，４ｂの形成に際しては、エッチングマスクとしてネガ型のレジスト膜を用いる。これは、マスクＰＭ２をＱ−ＴＡＴで作成することができるからである。すなわち、集積回路パターン領域の外側にレジスト膜を残しておくと前記したように異物発生の原因となるので、その外側のレジスト膜を除去しておく必要があるが、ここで、ポジ型のレジスト膜とすると集積回路パターン領域の内部および外周の大半の部分を電子線描画しなければならず時間がかかる。しかし、ネガ型のレジスト膜を用いれば、マスク基板１の主面内において相対的に面積の小さい遮光パターン２ａ，２ｃおよびマークパターン４ａ，４ｂの領域を描画すれば良く、描画面積を小さくでき、描画時間を短くできる。
【０１１６】
ペリクルＰＥのペリクル張り付けフレームＰＥｆの基部は、マスク基板１に直接接触した状態で接合されている。したがって、前記実施の形態１と同様にペリクル張り付けフレームＰＥｆの剥離を防止できる。露光装置の装着部５もマスク基板１に直接接触した状態となる。したがって、前記実施の形態１と同様にレジスト剥離等に起因する異物発生を抑制または防止できる。
【０１１７】
マスクＰＭ２の遮光パターン３ａの変更方法も前記実施の形態１と同じである。図２２および図２３を用いて簡単に説明すると次の通りである。なお、図２２および図２３の（ａ）はマスクＰＭ２の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【０１１８】
まず、図２１に示したマスクＰＭ２の領域ＲＥの遮光パターン３ａを図２２に示すように前記実施の形態１と同様にして除去する。素子転写領域Ｄ１〜Ｄ３の遮光パターン２ａおよび遮光パターン２ｃはメタルで形成されているので残される。続いて、図２３に示すように、前記実施の形態１と同様にしてマスクＰＭ２の領域ＲＥに、図２１に示したのとは形状の異なる遮光パターン３ａをレジスト膜で形成する。ここでは、上記のように遮光パターン３ａを形成するレジスト膜としてネガ型のレジストを使用した。
【０１１９】
このような本実施の形態２においても前記実施の形態１と同様の効果が得られる。
【０１２０】
（実施の形態３）
本実施の形態３においては、マスクの変形例を説明する。それ以外は、前記実施の形態１と同じである。
【０１２１】
図２４に示すマスクＰＭ３は、ウエハ上でネガ型のレジスト膜を用いラインパターンを形成する場合のマスクを例示している。なお、図２４（ａ）はマスクＰＭ３の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図を示している。
【０１２２】
マスクＰＭ３のマスク基板１の主面は、ほぼ全面的にメタルで形成された遮光膜２ｄで覆われている。この遮光膜２ｄは、前記した遮光パターン２ａ〜２ｃと同じ材料のものである。マスクＰＭ３の集積回路パターン領域内の素子転写領域Ｄ１〜Ｄ３においては、遮光膜２ｄの一部が除去されて光透過パターン１６ａが形成されている。また、集積回路パターン領域内の領域ＲＥは、遮光膜２ｄが平面四角形状に部分的に除去され光透過開口領域が形成されており、代わりにレジスト膜で形成された遮光膜３ｂで覆われている。そして、その遮光膜３ｂの一部が除去されて光透過パターン１６ｂが形成されている。レジスト膜の遮光膜３ｂの外周の一部は遮光膜２ｄの一部上に積み重なっている。遮光膜３ｂのレジスト材料は、前記実施の形態１で説明した遮光パターン３ａのレジスト材料と同じである。ここでは、光透過パターン１６ａ，１６ｂがウエハ上のラインパターンとして転写される場合が例示されている。すなわち、光透過パターン１６ａ，１６ｂのパターンがウエハ上に転写される。また、マスクＰＭ３のマークパターン４ａ，４ｂは、前記実施の形態１と同様に、光透過パターンで形成されている。すなわち、遮光膜２ｄの一部を除去すること形成されている。したがって、検出光のコントラストを充分にとることができるので、マークの検出感度および検出精度を向上させることができる。
【０１２３】
このマスク基板１上における遮光膜２ｄの加工（すなわち、光透過パターン１６ａ、領域ＲＥの光透過開口領域およびマークパターン４ａ，４ｂの形成）に際しては、ポジ型のレジスト膜を用いる。これは、マスクＰＭ３をＱ−ＴＡＴで作成することができるからである。すなわち、ここでネガ型のレジスト膜を使用すると集積回路パターン領域の内外の大半を電子線描画しなければならず時間がかかるからである。
【０１２４】
ペリクルＰＥのペリクル張り付けフレームＰＥｆの基部は、マスク基板１上のメタルで形成された遮光膜２ｄに直接接触した状態で接合されている。したがって、前記実施の形態１、２と同様にペリクル張り付けフレームＰＥｆの剥離を防止できる。露光装置の装着部５もメタルで形成された遮光膜２ｄに直接接触した状態となる。したがって、前記実施の形態１、２と同様にレジスト剥離等に起因する異物発生を抑制または防止できる。
【０１２５】
マスクＰＭ３の光透過パターン１６ｂの変更方法も前記実施の形態１、２と同じである。これを図２５および図２６を用いて簡単に説明すると次の通りである。なお、図２５および図２６の（ａ）はマスクＰＭ３の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【０１２６】
まず、図２４に示すマスクＰＭ３の領域ＲＥのレジスト膜で形成される遮光膜３ｂを図２５に示すように前記実施の形態１、２と同様にして除去することにより、領域ＲＥの光透過開口領域１６ｃを露出する。この際、メタルの遮光膜２ｄは残されるので、素子転写領域Ｄ１〜Ｄ３の光透過パターン１６ａは、図２４のままである。光透過開口領域１６ｃは、例えば平面四角形状に開口されており、その領域からはマスク基板１の主面が露出されている。
【０１２７】
続いて、マスクＰＭ３の主面（遮光膜２ｄの形成された面）上に遮光パターン形成用のレジスト膜を塗布する。このレジスト膜は、ネガ型のレジスト膜を使用した。これは、マスクＰＭ３をＱ−ＴＡＴで作成できるからである。すなわち、ここで、ポジ型のレジスト膜を使用すると集積回路パターン領域の内外において電子線を描画しなければならず描画に時間がかかるが、ネガ型を用いれば描画面積を縮小でき、描画時間を短縮できるからである。続いて、そのレジスト膜の遮光領域を形成する部分に電子線等を照射してパターンを描画し、現像処理を施すことにより、図２６に示すように、領域ＲＥに遮光膜３ｂおよびその一部が除去されてなる光透過パターン１６ｂを形成する。
【０１２８】
このような本実施の形態３においても前記実施の形態１、２と同様の効果が得られる。
【０１２９】
（実施の形態４）
本実施の形態４においては、ウエハ上の一つまたは一群のパターンを、複数枚のマスクを重ね合わせて露光することにより形成する、いわゆる重ね合わせ露光技術に本発明を適用した場合について説明する。それ以外は、前記実施の形態１〜３と同じである。
【０１３０】
図２７は、本実施の形態４で用いる第１のマスクＰＭ４１の一例を示している。このマスクＰＭ４１の集積回路パターン領域には、例えば平面逆Ｌ字状の光透過開口領域１６ｄが形成されている。光透過開口領域１６ｄには、集積回路パターンをウエハ上に転写するためのメタルの遮光パターン２ａが形成されている。ここではウエハ上にラインパターンを転写するマスクＰＭ４１が例示されている。この光透過開口領域１６ｄの周囲は、その大半がマスク基板１の外周にわたってメタルの遮光膜２ｅで覆われている。領域ＲＥも遮光膜２ｅで覆われている。第１のマスクＰＭ４１において、マークパターン４ｂおよびペリクルについては前記実施の形態３と同じである。
【０１３１】
このマスクＰＭ４１は、半導体集積回路装置において、パターンの修正や変更が基本的に行われない定形パターン群で構成される回路（前記図１８〜図２０参照）のパターンを転写するマスクとして用いる。ここで、遮光パターン２ａと遮光膜２ｅとは同じ材料からなるが、ここでは、遮光パターン２ａおよび遮光膜２ｅの材料としてクロムや酸化クロム以外の材料としなくても良い。このマスクＰＭ４１は、通常のマスクと同じ使い方をするからである。すなわち、パターンの変更を行わないので、遮光パターン２ａや遮光膜２ｅには通常のマスクに要求される耐性があれば良いからである。もちろん、マスクＰＭ４１の遮光パターンをレジスト膜で形成しても良い。
【０１３２】
図２８は、本実施の形態４で用いる第２のマスクＰＭ４２の一例を示している。このマスクＰＭ４２においては、その集積回路パターン領域の領域ＲＥに、例えば平面四角形状の光透過開口領域１６ｅが形成されている。光透過開口領域１６ｅには、集積回路パターンをウエハ上に転写するための前記レジスト膜の遮光パターン３ａが形成されている。ここではウエハ上にラインパターンを転写するマスクＰＭ４２が例示されている。この光透過開口領域１６ｅの周囲は、その大半がマスク基板１の外周にわたってメタルの遮光膜２ｆで覆われている。遮光膜２ｆは、前記実施の形態１等で説明した遮光パターン２ａと同じ材料からなる。第２のマスクＰＭ４１においても、マークパターン４ｂおよびペリクルについては前記実施の形態３と同じである。
【０１３３】
このマスクＰＭ４２は、半導体集積回路装置において、パターンの修正や変更が行われるパターン群で構成される回路（前記図１８〜図２０参照）のパターンを転写するマスクとして用いる。第２のマスクＰＭ４２での遮光パターン３ａの修正や変更の仕方も前記実施の形態１〜３と同じである。これを図２９および図３０を用いて簡単に説明すると次の通りである。なお、図２９および図３０の（ａ）はマスクＰＭ４２の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【０１３４】
まず、図２８に示すマスクＰＭ４２の領域ＲＥのレジスト膜で形成される遮光パターン３ａを図２９に示すように前記実施の形態１〜３と同様にして除去する。この際、メタルの遮光膜２ｆは残される。続いて、マスクＰＭ４２の主面（遮光膜２ｆの形成された面）上に遮光パターン形成用のレジスト膜を塗布する。このレジスト膜は、ネガ型のレジスト膜を使用した。これは、マスクＰＭ１をＱ−ＴＡＴで作成できるからである。すなわち、集積回路パターン領域の外側にレジスト膜を残しておくと前記したように異物発生の原因となるので、その外側のレジスト膜を除去しておく必要がある。したがって、ここで、ポジ型のレジスト膜とすると集積回路パターン領域の外周の大半の部分をも電子線描画しなければならず時間がかかる。しかし、ネガ型のレジスト膜を用いれば、マスク基板１の主面内において相対的に面積の小さい遮光パターン３ａの領域のみを描画すれば良く、描画面積を小さくでき、描画時間を短くできる。続いて、そのレジスト膜の遮光領域を形成する部分に電子線等を照射してパターンを描画し、現像処理を施すことにより、図３０に示すように、領域ＲＥに図２８で示した遮光パターン３ａとは形状の異なる遮光パターン３ａを形成する。もちろん、マスクＰＭ４１，ＰＭ４２の遮光部（遮光パターン、遮光領域）を全てクロム等のようなメタルで作成しても、マスクＰＭ４２の変更だけで済むので、マスク製造においてＱ−ＴＡＴを達成することが可能となる。
【０１３５】
このような第１，第２のマスクＰＭ４１，ＰＭ４２を用いてウエハ上にパターンを転写する方法を図７等を用いて説明すると、例えば次のとおりである。
【０１３６】
まず、前記図７に示したように、ウエハ８上に形成された導体膜１０ａ上にポジ型のレジスト膜１１ａを塗布した後、そのレジスト膜１１ａに図２７に示した第１のマスクＰＭ４１のマスクパターンを図１０に示した縮小投影露光装置１２により転写する。この際、第１のマスクＰＭ４１の光透過開口領域１６ｄは露光光が透過するので、レジスト膜１１ａにおいて、その光透過開口領域１６ｄに対応する領域は露光される。しかし、第１のマスクＰＭ４１の領域ＲＥは遮光膜２ｅで覆われているので、レジスト膜１１ａにおいて、その領域ＲＥに対応する領域は露光されない。
【０１３７】
続いて、そのレジスト膜１１ａを除去せず、今度は、そのレジスト膜１１ａに図２８に示した第２のマスクＰＭ４２のマスクパターンを図１０に示した縮小投影露光装置１２により転写する。この際は、第１のマスクＰＭ４１とは逆に、レジスト膜１１ａにおいて第２のマスクＰＭ４２の領域ＲＥに対応する領域のみが露光される。
【０１３８】
その後、レジスト膜１１ａに現像処理等を施すことにより、導体膜１０ａ上に第１，第２のマスクＰＭ４１，ＰＭ４２のマスクパターンを反映するレジストパターンを形成する。その後、そのレジストパターンをエッチングマスクとして導体膜１０ａにエッチング処理を施すことにより、導体膜パターンを形成する。半導体集積回路装置の開発や製造工程中に第２のマスクＰＭ４２の領域ＲＥに修正や変更が生じたら上記したようにして第２のマスクＰＭ４２上の遮光パターン３ａを作成し直せば良い。
【０１３９】
このような本実施の形態４によれば、前記実施の形態１〜３で得られた効果の他に以下の効果を得ることが可能となる。
【０１４０】
すなわち、同一のマスクに、あまり修正や変更の無い遮光パターン２ａと、修正や変更のある遮光パターン３ａとを形成した場合には、パターンの修正や変更の際に、修正や変更の無い微細な遮光パターン２ａに対してもレジスト膜（遮光パターン３ａ）の剥離処理や洗浄処理が施されるので、その遮光パターン２ａが劣化したり剥離したりする場合がある。これに対して、本実施の形態４においては、あまり修正や変更のないパターンを転写する第１のマスクＰＭ４１と、修正や変更のあるパターンを転写する第２のマスクＰＭ４２とにマスクを分けたことにより、パターンの修正や変更の際に、修正や変更の無い微細な遮光パターン２ａに対してはレジスト膜の剥離処理や洗浄処理が施されないで済むので、その遮光パターン２ａが劣化したり剥離したりすることがない。また、第２のマスクＰＭ４２には、微細な遮光パターン２ａが無いので、その遮光パターン２ａの劣化や剥離を気にせず、遮光パターン３ａの剥離や洗浄処理を施すことができる。したがって、マスクの寿命および信頼性を向上させることができる。
【０１４１】
（実施の形態５）
本実施の形態５は、マスクの変形例を説明するものであって、半透明位相シフトマスク（前記ハーフトーンマスク）に本発明を適用した場合を説明するものである。
【０１４２】
図３１は、本実施の形態５のマスクＰＭ５を示している。マスクＰＭ５の集積回路パターン領域の一部の光透過領域に、集積回路パターンを転写するためのハーフトーンパターン３ｃが形成されている。このハーフトーンパターン３ｃは、前記実施の形態１等で説明した遮光パターン３ａを形成したレジスト膜３で形成されているが、露光光に対して半透明であり、かつ、露光光の位相を反転させる膜厚に調整されている。なお、ハーフトーンパターン３ｃは、マスク基板１において、遮光パターン２ａ，２ｂと同一面上に形成されている。
【０１４３】
図３１（ｂ）は、本実施の形態５のマスクＰＭ５の裏面側から照射した露光光の位相反転の様子を示している。ハーフトーンパターン３ｃを通過した露光光は、透明部（光透過領域）を通過した露光光に対して位相が１８０度反転している。すなわち、それら露光光の位相が逆になっている。また、ハーフトーンパターン３ｃの透過率は、ハーフーンパターン３ｃを透過する前の露光光の約２〜１０％程度の光強度である。したがって、ハーフトーンパターン３ｃは、実質的に遮光部として作用するが、転写されるパターンの境界部を鮮明にする効果がある。なお、ハーフトーンパターン３ｃのパターン加工方法およびパターン変更方法は前記実施の形態１〜４の遮光パターン３ａのパターン加工方法および変更方法と同じである。
【０１４４】
ＡｒＦエキシマレーザを露光光源とした場合は、マスクとなるレジスト膜での吸収が大きいので、上記２〜１０％程度の透過率と位相反転とを同時に実現するには、ハーフトーンパターン３ｃ形成用のレジスト膜に対して調整が必要である。一方、波長１５７ｎｍのＦ2レーザ光を露光光源とした場合はレジスト膜での吸収が小さくなるため上記２〜１０％程度の透過率と位相反転とを同時に実現するには有利である。
【０１４５】
本実施の形態５においても、前記実施の形態１〜４と同様の効果が得られる。
【０１４６】
（実施の形態６）
本実施の形態６は、前記実施の形態５のマスクの変形例を説明するものである。
【０１４７】
前記実施の形態５においては、ハーフトーンパターンの膜厚によって位相差を設定しているので、その厚さを所定の範囲とする必要性があり、レジスト膜のハーフトーンパターンを透過する光の強度の設定が難しくなる場合がある。
【０１４８】
そこで、本実施の形態６においては、上記光の位相差をレジスト膜のハーフトーンパターンの膜厚のみで設定するのではなく、その膜厚と、マスク基板に溝を掘り、その深さ（すなわち、その溝の形成部におけるマスク基板の厚さ）とを調節することで位相差を設定するようにしたものものである。これにより、前記実施の形態５で得られた効果の他に、以下の効果を得ることが可能となる。すなわち、ハーフトーンパターンを透過する光の強度設定を容易にすることができる。また、ハーフトーンパターンを形成する材料の選択の幅を増やすことができる。
【０１４９】
図３２（ａ）は本実施の形態６のマスクＰＭ６の具体例を示している。このマスクＰＭ６においては、レジスト膜のハーフトーンパターン３ｄは、前記実施の形態５のハーフトーンパターン３ｃと同じ材料からなるが、その厚さをハーフトーンパターン３ｃよりも薄い半透明膜で形成し、そのハーフトーンパターン３ｄの厚さと、マスク基板１ａに形成された溝１８の部分におけるマスク基板１ａの厚さとで透過光の位相反転を実現した。
【０１５０】
ハーフトーンパターン３ｄは、例えば厚さ５０ｎｍ程度のノボラック系樹脂によって形成した。その結果、ハーフトーンパターン３ｄの透過率は５％になった。ただし、その透過率は５％に限定されるものではなく種々変更可能であり、例えば２〜２０％程度の範囲において目的に応じた選定が可能である。この場合の位相反転は約９０度であった。このため、マスク基板１に約９０ｎｍの深さの溝１８を掘込み、マスクＰＭ６を透過した露光光に合計で約１８０度の位相反転が得られるようにした。このハーフトーンパターン３ｄの膜厚は上記したものに限定されるものではなく種々変更可能であり、材料の屈折率、露光波長等に応じて位相が反転するように調整すれば良い。
【０１５１】
このようなマスクＰＭ６の形成方法は、例えば次のとおりである。まず、前記実施の形態５等と同様にして、図３２（ｂ）に示すように、マスク基板１上に、遮光パターン２ａ，２ｂおよびハーフトーンパターン３ｄを形成する。続いて、その遮光パターン２ａ，２ｂおよびハーフトーンパターン３ｄをエッチングマスクとして、そこから露出するマスク基板１を上記深さ分だけ選択的にエッチング除去する。これにより、図３２（ａ）に示した溝１８をハーフトーンパターン１７ｂに対して自己整合的に形成する。このようにして本実施の形態６においては、例えば５％の透過率のハーフトーンパターン３ｄを有するマスクＰＭ６を製造することができた。なお、図３２（ａ）の例示においては、マスクの製造工程を簡略化するために、溝１８の形成時にマークパターン４ｂ領域におけるマスク基板１もエッチング除去され掘り込まれているが、この領域のマスク基板１部分をエッチング除去しないようにすることもできる。また、マスクＰＭ６において、ハーフトーンパターン３ｄの修正や変更を行う場合は、溝１８を形成する前に行う。
【０１５２】
本実施の形態６においても、前記実施の形態１〜５と同様の効果が得られる。
【０１５３】
（実施の形態７）
本実施の形態７は、前記実施の形態５、６のマスクの変形例を説明するものである。
【０１５４】
本実施の形態７においては、前記実施の形態６で説明した課題を解決するために、前記露光光の位相をハーフトーンパターンのみで調整するのではなく、そのハーフトーンパターンに対して平面的に重なる別の膜を設けることで調整するものである。これにより、本実施の形態７によれば、前記実施の形態６と同様に、ハーフトーンパターンを透過する光の強度設定を容易にすることができる。また、ハーフトーンパターンを形成する材料の選択の幅を増やすことができる。
【０１５５】
図３３（ａ）は、本実施の形態７におけるマスクＰＭ７の具体例を示している。このマスクＰＭ７においては、前記実施の形態６と同様のレジスト膜のハーフトーンパターン３ｄと、マスク基板１との間に、例えば酸化シリコン膜からなる透明な位相調整膜１９を設け、ハーフトーンパターン３ｄと位相調整膜１９との膜厚を調整することによって上記位相反転を実現している。
【０１５６】
このようなマスクＰＭ７の形成方法は、例えば次のとおりである。まず、図３３（ｂ）に示すように、マスク基板１の主面上に、例えば酸化シリコン膜からなる位相調整膜１９をスパッタリング法、ＣＶＤ（Chemical Vapor Deposition ）法または塗布法等によって形成する。続いて、その上に、前記実施の形態５、６等と同様に、遮光パターン２ａ，２ｂおよびハーフトーンパターン３ｄを形成する。その後、上記のようにハーフトーンパターン３ｄのみでは、位相反転が約９０度であったので、ハーフトーンパターン３ｄおよび遮光パターン２ａ，２ｂをエッチングマスクとして、その下層の位相調整膜１９を、例えば９０ｎｍ程度掘り込み、合計で約１８０度の位相反転が得られるようにした。この際、マスク基板１をエッチングストッパとしても良い。このようにして、図３３（ａ）に示したマスクＰＭ７を製造する。本実施の形態７においても、例えば５％の透過率のハーフトーン型のマスクＰＭ７を製造できた。なお、ハーフトーンパターン３ｄの膜厚は前記実施の形態６と同様にこれに限定されるものではない。また、本実施の形態７においてもマスクの製造工程を簡略化するために、位相調整膜１９のパターニング時にマークパターン４ｂ領域における位相調整膜１９もエッチング除去されているが、この領域の位相調整膜１９部分をエッチング除去しないようにすることもできる。また、この場合、マスクＰＭ７のハーフトーンパターン３ｄの修正や変更は、位相調整膜１９に対してエッチング処理をする前に行うことが好ましい。
【０１５７】
本実施の形態７においても、前記実施の形態１〜６と同様の効果が得られる。
【０１５８】
（実施の形態８）
本実施の形態８は、前記実施の形態５〜７におけるマスクおよびその製造方法の変形例を説明するものである。
【０１５９】
本実施の形態８のマスクの製造方法の一例を図３４によって説明する。
【０１６０】
まず、図３４（ａ）に示すように、前記実施の形態１〜７と同様にして、マスク基板１の主面上に、前記遮光パターン２ａ，２ｂおよびマークパターン４ｂ等を形成する。続いて、図３４（ｂ）に示すように、マスク基板１の主面上に、上記遮光パターン２ａ，２ｂおよびマスク基板１の主面を覆うように、露光光に透明なレジスト膜２０を塗布し、さらに、その上に前記実施の形態５で使用したような遮光性を有するレジスト膜３を薄膜で形成し半透明とした。ここでは、透明なレジスト膜２０として、例えばポジ型を示すＰＧＭＡ24（ポリグリシジルメタクリレート）等を用いた。また、遮光性のレジスト膜３は、例えばネガ型を示す厚さ５０ｎｍ程度のノボラック系樹脂によって形成した。その後、レジスト膜３に所望の集積回路パターンを電子線等によって描画した。ここでも、前記帯電防止処理を行った。その後、通常の現像処理を行い、レジスト膜３を現像することにより、図３４（ｃ）に示すように、レジスト膜３で形成されたハーフトーンパターン３ｅを形成する。
【０１６１】
次いで、マスク基板１の主面に対して通常の露光処理を施して遮光性を有するハーフトーンパターン３ｅから露出するレジスト膜２０部分を露光した後、現像処理を行うことにより、図３４（ｄ）に示すように、ハーフトーンパターン３ｅに対して自己整合的にレジスト膜２０で構成される位相調整膜を形成する。このようにしてマスクＰＭ８を製造した。
【０１６２】
このマスクＰＭ８においては、ハーフトーンパターン３ｅの下にのみレジスト膜２０（位相調整膜）が設けられている。マスクＰＭ８を透過する露光光の位相調整は、ハーフトーンパターン３ｅとレジスト膜２０（位相調整膜）との膜厚で調節されている。これにより、ハーフトーンパターン３ｅおよびレジスト膜２０（位相調整膜）の積層パターン領域を透過した光と、マスク基板１のみを透過した光とで位相を１８０度反転させることができた。また、その積層パターン領域の透過率は５％程度となった。すなわち、前記実施の形態６，７等と同様に、例えば５％の透過率のハーフトーンパターン３ｅを有するマスクＰＭ８を製造することができた。また、この場合は、ハーフトーンパターン３ｅの修正や変更は、レジスト膜２０をパターン加工した後でも良い。すなわち、そのパターン変更を行う場合には、ハーフトーンパターン３ｅおよびレジスト膜２０の両方を除去し、再度、レジスト膜２０の塗布からやり直せば良い。
【０１６３】
本実施の形態８においても、前記実施の形態１〜７と同様の効果が得られる。
【０１６４】
（実施の形態９）
本実施の形態９は、マスクの変形例を説明するものであって、通常のハーフトーンマスクと、前記実施の形態５〜８のようなレジスト膜を用いたハーフトーンマスクとの組合せ例を説明するものである。
【０１６５】
図３５は、本実施の形態９のマスクＰＭ９の具体例を示している。マスクＰＭ９は、ハーフトーンパターンで配線等のようなラインパターンをウエハに転写するマスクを例示している。ここでは、マスク基板１の主面上の集積回路パターン領域に、例えばＭｏＳｉＯｘまたはＭｏＳｉＯＮ等からなる通常のハーフトーンパターン２１ａと、前記実施の形態５〜８で説明したレジスト膜からなるハーフトーンパターン３ｃとがパターン形成されている。ハーフトーンパターン３ｃの膜厚は、位相反転に必要な膜厚と、前記実施の形態５〜８と同様に所望の遮光性を満足する膜厚とした。したがって、透過光の位相差は、１８０度に限らず、５４０度、９００度等種々選定可能である。
【０１６６】
図３５（ｂ）は、マスクＰＭ９の裏面側から照射した露光光の位相反転の様子を示している。ハーフトーンパターン３ｃ，２１ａを通過した露光光は、透明部（光透過領域）を通過した露光光に対して位相が１８０度反転している。すなわち、それら露光光の位相が逆になっている。
【０１６７】
次に、マスクＰＭ９の製造方法の一例を図３６により説明する。
【０１６８】
まず、図３６（ａ）に示すように、マスク基板１の主面上に、例えばＭｏＳｉＯｘまたはＭｏＳｉＯＮ等からなるハーフトーン膜２１を、例えばスパッタリング法またはＣＶＤ法によって堆積した後、その上に、前記遮光膜用のメタルからなる遮光膜２をスパッタリング法等によって堆積する。続いて、その遮光膜２およびハーフトーン膜２１を通常のフォトリソグラフィ技術およびエッチング技術によってパターン加工することにより、図３６（ｂ）に示すように、ハーフトーンパターン２１ａ、遮光パターン２ｂおよびマークパターン４ｂを形成する。その後、図３６（ｃ）に示すように、ハーフトーンパターン２１ａの形成領域以外の遮光パターン２ｂを覆うようにレジスト膜２２を形成した後、これをエッチングマスクとして、そこから露出する遮光膜２を除去することにより、図３６（ｄ）に示すように、ハーフトーンパターン２１ａを露出させる。その後、図３６（ｅ）に示すように、遮光マスク用のレジスト膜３を塗布した後、所定の位置に電子線等を照射することにより、図３５に示したレジスト膜３で構成されるハーフトーンパターン３ｃを形成する。ハーフトーンパターン３ｃの修正や変更方法は、前記実施の形態１等と同じである。
【０１６９】
本実施の形態９においても、前記実施の形態１〜７と同様の効果が得られる。
【０１７０】
（実施の形態１０）
本実施の形態１０は、マスクの変形例を説明するものであって、レベンソン型の位相シフトマスクと、前記実施の形態１〜４のレジスト膜を用いた遮光パターンマスクとの組合せ例を説明するものである。
【０１７１】
図３７は、本実施の形態１０のマスクＰＭ１０の具体例を示している。ここでは、配線等のようなラインパターンをウエハ上に転写するマスクＰＭ１０が例示されている。マスクＰＭ１０の主面上の集積回路パターン領域には、レベンソン型位相シフトパターン領域（図３７（ａ）の左側）と、前記実施の形態１〜４等で説明したレジスト膜の遮光パターン３ａの形成領域（図３７（ａ）の右側）とが配置されている。
【０１７２】
レベンソン型位相シフトパターン領域には、複数のメタルの遮光パターン２ａと、その遮光パターン２ａを挟んで隣接する光透過パターン１６ｆと、その隣接する光透過パターン１６ｆの一方に配置された位相シフタ２２ａとが配置されている。位相シフタ２２ａは、例えば溝型シフタとされている。溝型シフタとして、溝の幅方向の一部を遮光パターン２ａの下部にオーバーハングさせる構造を採用することもできる。これにより、パターン転写精度を向上させることができる。図３７（ｂ）は、マスクＰＭ１０の裏面側から照射した露光光の位相反転の様子を示している。位相シフタ２２ａを通過した露光光は、位相シフタ２２ａの無い光透過パターン１６ｆを通過した露光光に対して位相が１８０度反転している。すなわち、それら露光光の位相が逆になっている。一方、遮光パターン３ａは、前記実施の形態１等で説明したのと同じである。したがって、遮光パターン３ａの修正や変更を容易に行える。
【０１７３】
このようなマスクＰＭ１０は、ＤＲＡＭ等のようなメモリを有する半導体集積回路装置に適用することが好ましい。ＤＲＡＭ等のメモリを有する半導体集積回路装置においては、メモリセル領域における素子や配線の微細化が進められている。このため、ワード線やデータ線あるいはホールパターンの形成に際しては、レベンソン型位相シフトマスクを使用しなければパターンの転写ができない場合がある。一方、メモリセル領域以外の周辺回路領域や他の論理回路領域ではレベンソン型位相シフトマスクを使用しなくても良いが、顧客の要求や製品の仕様によって周辺回路や論理回路のパターンが種々変更される場合がある。マスクＰＭ１０は、その両方の要求に対応できる。すなわち、メモリセル領域側では微細な素子や配線のパターンを転写でき、メモリセル領域以外の回路では種々のパターン形状の変更に柔軟に短時間のうちに対向できる。その修正、変更は、位相シフタ用の溝を形成した後の段階から可能なので、マスク製造時間の短縮が図れる。それ以外は、本実施の形態１０においても、前記実施の形態１〜９と同様の効果を得ることができる。
【０１７４】
（実施の形態１１）
本実施の形態１１は、マスクの変形例を説明するものであって、通常のレベンソン型の位相シフトマスクと、前記実施の形態１〜４のレジスト膜の遮光パターンで構成したレベンソン型位相シフトマスクとの組合せ例を説明するものである。
【０１７５】
図３８は、本実施の形態１１のマスクＰＭ１１の具体例を示しており、配線等のようなラインパターンをウエハ上に転写するマスクＰＭ１１が例示されている。マスクＰＭ１１の主面上の集積回路パターン領域には、レベンソン型位相シフトパターン領域（図３８の左側）と、前記実施の形態１〜４等で説明したレジスト膜の遮光パターン３ａで構成したレベンソン型位相シフトパターン領域（図３８の右側）とが配置されている。
【０１７６】
図３８の左側のレベンソンが位相シフトパターン領域は、前記実施の形態１０と同じなので説明を省略する。図３８の右側には、例えば感光性ＳＯＧ膜等のような感光性透明膜で形成される位相シフタ２２ｂがパターン形成されている。また、その位相シフタ２２ｂの側面および側面近傍を覆うようにレジスト膜の遮光パターン３ａがパターン形成されている。この遮光パターン３ａによりマスク基板１の主面の一部が露出される光透過パターン１６ｇと位相シフタ２２ｂの上面の一部が露出される光透過パターン１６ｈとが形成されている。そして、互いに隣接する光透過パターン１６ｇ，１６ｈを透過した各々の光の位相は互いに１８０度反転している。
【０１７７】
このようなマスクＰＭ１１を製造するには、まず、マスク基板１の主面上に、メタルからなる遮光パターン２ａ，２ｂを通常のマスクと同様に形成した後、マスク基板１の主面の所定部分に溝を掘り、位相シフタ２２ａを形成する。続いて、マスク基板１の主面上に、感光性ＳＯＧ膜等を塗布し、これをフォトリソグラフィ技術によってパターン加工することで、位相シフタ２２ｂを形成する。その後、マスク基板１の主面上に、前記遮光膜形成用のレジスト膜を塗布した後、これをフォトリソグラフィ技術によってパターン加工することで遮光パターン３ａを形成する。
【０１７８】
本実施の形態１１においても、前記実施の形態１〜９と同様の効果を得ることができる。
【０１７９】
（実施の形態１２）
本実施の形態１２は、マスクの変形例を説明するものであって、通常のマスクと、前記実施の形態１１のレジスト膜の遮光パターンで構成したレベンソン型位相シフトマスクとの組合せ例を説明するものである。
【０１８０】
図３９は、本実施の形態１１のマスクＰＭ１２の具体例を示しており、配線等のようなラインパターンをウエハ上に転写するマスクＰＭ１２が例示されている。マスクＰＭ１２の主面上の集積回路パターン領域には、通常のマスクのパターン領域（図３９の左側）と、前記実施の形態１１で説明したレジスト膜の遮光パターン３ａで構成したレベンソン型位相シフトパターン領域（図３９の右側）とが配置されている。マスクＰＭ１２の製造方法は、前記実施の形態１１とほぼ同じで、溝型の位相シフタ２２ａの形成工程が無いことが異なる。
【０１８１】
本実施の形態１２においても、前記実施の形態１〜９と同様の効果を得ることができる。
【０１８２】
（実施の形態１３）
本実施の形態１３は、マスクの変形例を説明するものである。
【０１８３】
前記したように、本実施の形態のマスクにおいては、マスク上のパターンを除去するので、メタルで形成される遮光パターンにある程度の耐性が要求される。そこで、本実施の形態１３においては、メタルで形成される遮光パターンの表面に保護膜を形成する。
【０１８４】
図４０（ａ）は、本実施の形態１３のマスクＰＭ１３断面の具体例を示している。マスク基板１上に形成されたメタルの遮光パターン２ａ，２ｂの表面（すなわち、遮光パターン２ａ，２ｂの上面および側面）およびマスク基板１の主面には、例えば酸化シリコン等からなる薄い保護膜２３が被着されている。これにより、マスクＰＭ１３のレジスト膜（遮光パターン３ａ）剥離および洗浄処理に際して、遮光パターン２ａ，２ｂを保護することができる。このため、遮光パターン２ａ，２ｂの耐性を向上させることができる。特に、微細な集積回路パターンを転写するための遮光パターン２ａが形成されている場合、保護膜２３が遮光パターン２ａの表面全体を覆う本構造は、遮光パターン２ａの耐剥離性を向上させる上で好ましい。保護膜２３は、遮光パターン２ａ，２ｂのパターン加工後に、例えばＣＶＤ法またはスパッタリング等によって形成されている。レジスト膜の遮光パターン３ａは、その保護膜２３上にパターン形成されている。図４０（ｂ）は、遮光パターン３ａを除去した状態を示している。新たな遮光パターンを形成するには、前記実施の形態１と同様に遮光パターン形成用のレジスト膜を塗布し、これに電子線等を用いてパターンを描画すれば良い。なお、この構造は、前記実施の形態１〜１２のいずれのマスクについても適用できる。
【０１８５】
本実施の形態１３においては、前記実施の形態１〜１２で得られる効果の他に、マスクＰＭ１３の寿命を向上させることができる、という効果を得ることが可能となる。
【０１８６】
（実施の形態１４）
本実施の形態１４は、前記実施の形態１３の変形例を説明するものである。
【０１８７】
図４１（ａ）は、本実施の形態１４のマスクＰＭ１４断面の具体例を示している。本実施の形態１４においては、保護膜２３が、遮光パターン２ａ，２ｂの上面のみに被着されている場合が例示されている。この場合の保護膜２３は、マスク基板１上に遮光膜をスパッタリング法によって堆積した後、その上に、保護膜２３をＣＶＤ法またはスパッタリング法等によって堆積し、さらに、遮光膜をパターン加工することで遮光パターン２ａ，２ｂを形成する際に同時に形成される。それ以外は、前記実施の形態１３と同じである。図４１（ｂ）は、遮光パターン３ａを除去した状態を示している。この場合も遮光パターン２ａ，２ｂの耐性を向上させることができ、マスクＰＭ１４の寿命を向上させることが可能となる。
【０１８８】
（実施の形態１５）
本実施の形態１５は、マスクの変形例を説明するものである。
【０１８９】
本発明者の検討によれば、前記集積回路パターンやマークパターンを形成するためのレジスト膜の遮光パターンをマスク基板の主面上に形成した後、その主面上に、その遮光パターンを覆う透明な保護膜を形成することも有効であることが分かった。これにより、上記レジスト膜で形成される遮光パターンの機械的強度を向上させることができる。また、保護膜によって酸素を遮断することにより、レジスト膜で形成される遮光パターンの膜質の変化を防止することができる。
【０１９０】
図４２は、その具体例を示している。マスクＰＭ１５を構成するマスク基板１の主面上全面には、例えば酸化シリコン膜または塗布ケイ素化合物からなる保護膜２４が形成されている。保護膜２４を酸化シリコン膜等とする場合は、例えばスパッタリング法やＣＶＤ法によって形成すれば良い。また、保護膜２４を塗布ケイ素化合物とする場合は、その塗布後に、例えば１００〜２００°程度の熱処理を施すと良い。
【０１９１】
また、本実施の形態１５のマスクＰＭ１５においては、保護膜２４が、遮光パターン２ａ，２ｂ，３ａを覆うように、マスク基板１の主面上全面に堆積されている。すなわち、マスクＰＭ１５を検査装置や露光装置等に装着する場合、マスクＰＭ１５の保護膜２４が検査装置や露光装置等の装着部に接する構造となる。したがって、前記実施の形態１〜１４と同様に、検査装置や露光装置等の装着部５がマスク基板１上のレジスト膜のパターン（遮光パターン３ａ等）に直接接することがないので、その装着に起因するレジスト膜の剥離や削れを防止でき、それに起因する異物の発生を防止できる。なお、この構造は、前記実施の形態１〜１４のフォトマスクにも適用できる。
【０１９２】
（実施の形態１６）
本実施の形態１６においては、マスク上にメタルの遮光パターンとレジスト膜の遮光パターンとを形成した場合に生じる問題およびそれを解決する手段について説明する。
【０１９３】
図４３（ａ）は、ウエハ上において互いに隣接する複数のラインパターンを転写するマスクの要部平面図であって、そのラインパターンを転写するメタルの遮光パターン２ａとレジスト膜の遮光パターン３ａとの接続部を示している。また、図４３（ｂ）は（ａ）のＡ−Ａ線の断面図を示している。
【０１９４】
ここでは、遮光パターン２ａ，３ａが位置ずれ無く重なっている場合が例示されている。しかし、遮光パターン２ａ，３ａは、それぞれ別々にパターン加工するものであるから、必ずしもこのように位置合わせ良く配置できるわけではなく、図４４（ａ）に示すように、パターンの幅方向にずれてしまう場合もある。このようにパターンがずれてしまうと、隣接パターン間隔ｄ１を確保することができないとう問題が生じる。また、図４４（ｂ）に示すように、孤立した遮光パターン２ａ，３ａの重なり部分であっても、各々のパターンがその幅方向に大幅にずれてしまい充分な接続状態を確保できない場合もある。
【０１９５】
そこで、図４５に示すように、本実施の形態１６のマスクＰＭ１６においては、本来、メタルの遮光パターン２ａと、レジスト膜の遮光パターン３ａとを接続すべき箇所であっても所定の条件に該当する場合、メタルの遮光パターン２ａと、レジスト膜の遮光パターン３ａとを離して配置するようにした。
【０１９６】
図４６（ａ）は、本実施の形態１６のマスクＰＭ１６において、メタルの遮光パターン２ａと、レジスト膜の遮光パターン３ａとの位置関係がパターン幅方向にずれて配置されてしまった場合を示している。図４６（ｂ）は、そのマスクＰＭ１６を用いてウエハ８上の導体膜パターン１０ａ１を形成した場合の平面図を示している。また、図４６（ｃ）は（ｂ）のＡ−Ａ線の断面図を示している。ところで、本来、導体膜パターン１０ａ１，１０ａ１は接続されなければならないので、図４７（ａ）〜（ｃ）に示すように、導体膜パターン１０ａ１，１０ａ１をその上層の導体膜パターン１０ｆで接続するようにした。図４７（ａ）は導体膜パターン１０ａ１，１０ａ１の相対的位置関係が良好な場合を示し、（ｂ）はずれてしまった場合を示し、（ｃ）は（ａ），（ｂ）のＡ−Ａ線の断面図を示している。導体膜パターン１０ａ１，１０ａ１の各々は、絶縁膜９ｂに形成されたスルーホール２５を通じて導体膜パターン１０ｆに電気的に接続され互いに電気的に接続されている。
【０１９７】
（実施の形態１７）
本実施の形態１７は、前記実施の形態１６で説明した課題を解決するための別の手段を説明するものである。
【０１９８】
本実施の形態１７においては、メタルの遮光パターンおよびレジスト膜の遮光パターンの両方または一方において、その各々の接続部を他のパターン部分よりも幅広とした。図４８は、その具体例を示している。図４８（ａ）はマスクＰＭ１７の要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図を示している。ここでは、メタルの遮光パターン２ａの端部が、他の部分よりも幅広となっている。レジスト膜の遮光パターン３ａの端部は、メタルの遮光パターン２ａの幅広部分と重なるようになっている。これにより、メタルの遮光パターン２ａと、レジスト膜の遮光パターン３ａとの相対的位置が多少ずれたとしても各々のパターンの重なり量を充分に確保することができる。マスクＰＭ１７によって転写されるパターンを図４９に示す。メタルの遮光パターン２ａで転写された導体膜パターン１０ａ１と、レジスト膜の遮光パターン３ａで転写された導体膜パターン１０ａ１との接続部分には幅広部分が形成されるが、双方は設計通り接続されている。なお、図４９（ａ）はウエハの要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【０１９９】
また、他の方法として、遮光パターン２ａ，３ａの重なり量を、パターンの位置合わせ精度以上としても良い。
【０２００】
（実施の形態１８）
本実施の形態１８は、前記実施の形態１７の変形例を説明するものである。
【０２０１】
本実施の形態１８においては、図５０に示すように、マスクＰＭ１８のメタルの遮光パターン２ａおよびレジスト膜の遮光パターン３ａの両方において、各々の接続部分を幅広とした。図５０（ａ）は遮光パターン２ａ，３ａが位置合わせ良く配置された場合を示し、（ｂ）は遮光パターン２ａ，３ａがその幅方向にずれて配置された場合を示している。この場合もメタルの遮光パターン２ａと、レジスト膜の遮光パターン３ａとの相対的位置が多少ずれたとしても各々のパターンの重なり量を充分に確保することができる。また、この場合は、遮光パターン２ａ，３ａの端部の太らせ量を小さくできるので、隣接ピッチの狭い転写パターンの転写にも使用できる。
【０２０２】
（実施の形態１９）
本実施の形態１９においては、例えばゲートアレイやスタンダードセル等のようなＡＳＩＣ（Application Specific IC）の製造に本発明の技術思想を適用した場合について説明する。
【０２０３】
図５１は、本実施の形態１９の半導体チップ８ｃ４の構成例を示している。半導体チップ８ｃ４の主面には、メモリ部、ＩＦ制御部、ＣＰＵ部、アプリケーションロジック回路およびアナログ部が配置されている。半導体チップ８ｃ４において、これらの回路群の外周には、複数の入出力回路領域２６が半導体チップ８ｃ４の外周に沿って並んで配置されている。各入出力回路領域２６には、入力回路、出力回路または入出力双方法回路等が配置されている。さらに、その外周には、各入出力回路領域２５毎にボンディングパッドＢＰが配置されている。
【０２０４】
このうち、ＩＦ制御部およびアプリケーションロジック回路は、顧客の要求等により修正や変更が生じ易い。そこで、その部分をゲートアレイ化し、かつ、前記実施の形態１〜１８で説明したようにその部分を転写するマスク上の遮光パターンをレジスト膜で形成するようにした。また、それ以外の回路領域のパターンを転写するマスク上の遮光パターンをメタルで形成した。
【０２０５】
図５２（ａ）は、上記ＩＦ制御部およびアプリケーションロジック回路に配置された基本セルＢＣの平面図、（ｂ）は（ａ）の断面図を示している。ＩＦ制御部およびアプリケーションロジック回路の形成領域には、例えば複数の基本セルＢＣが全面に敷き詰められて配置されている（いわゆるＳＯＧ構造：Sea Of Gate）。基本セルＵＣは、例えば２個のｎＭＩＳＱｎおよび２個のｐＭＩＳＱｐで構成されている。ゲート電極１０ｂは、ｎＭＩＳＱｎおよびｐＭＩＳＱｐに共有されており、双方の領域に跨って配置されている。電源配線１０ＶDDは、高電位（例えば３．３Ｖまたは１．８Ｖ程度）側の電源配線であり、電源配線１０ＶSSは、低電位（例えば０Ｖ程度）側の電源配線である。電源配線１０ＶDD，１０ＶSSは、ゲート電極１０ｂに交差し、かつ、ｎウエルＮＷＬおよびｐウエルＰＷＬの延在方向に沿うように配置されている。なお、ｎＭＩＳＱｎおよびｐＭＩＳＱｐの縦構造については、前記実施の形態１で説明したので、説明を省略する。
【０２０６】
このような基本セルＢＣの段階までは形成されている。また、基本セルＢＣの段階までのパターンの形状は定まっているので、この基本セルＢＣのパターンは、通常のマスクでパターン形成する。所望の回路は、この上層の配線層、コンタクトホールおよびスルーホールの配置によって構成する。図５２（ｃ）は、第１層配線１０ｅ、第２層配線１０ｇおよび第３層配線１０ｈを形成した後の断面図を示している。第２層配線１０ｇは、層間絶縁膜９ｆに穿孔されたスルーホール２７ａを通じて第１層配線１０ｅと電気的に接続されている。また、第３層配線１０ｈは、層間絶縁膜９ｇに穿孔されたスルーホール２７ｂを通じて第２層配線１０ｇと電気的に接続されている。このような第１〜第３層配線１０ｅ，１０ｇ，１０ｈのパターン形状、コンタクトホール１５およびスルーホール２７ａ、２７ｂの配置は、顧客の要求により種々変更される場合があるので、それらのパターン形成に際しては、レジスト膜で形成された遮光パターンを有するマスクを用いる。
【０２０７】
次に、マスク上のパターンの変更の一例を説明する。
【０２０８】
図５３は、上記基本セルＢＣを用いて形成されたＮＡＮＤ回路ＮＤを例示している。図５３（ａ）はＮＡＮＤ回路ＮＤのシンボル図、（ｂ）はその回路図、（ｃ）はそのレイアウト平面図を示している。ここには、２つの入力Ｉ１，Ｉ２および１つの出力Ｆを有するＮＡＮＤ回路ＮＤが例示されている。
【０２０９】
図５３（ｃ）に示すように、入力Ｉ１，Ｉ２に接続された配線１０ｉ，１０ｉは、それぞれコンタクトホール１５ａ，１５ａを通じてゲート電極１０ｂ，１０ｂと電気的に接続されている。電源配線１０ＶDDは、コンタクトホール１５ｂ，１５ｃを通じて両方のｐＭＩＳＱｐの半導体領域１４と電気的に接続されている。配線１０ｊは、コンタクトホール１５ｄを通じて両方のｐＭＩＳＱｐに共有の半導体領域１４と電気的に接続されている。また、配線１０ｊは、コンタクトホール１５ｅを通じて一方のｎＭＩＳＱｎの半導体領域１３と電気的に接続されている。さらに、電源配線１０ＶSSは、コンタクトホール１５ｆを通じて一方のｎＭＩＳＱｎの半導体領域１３と電気的に接続されている。なお、図５３ではコンタクトホール１５ａ〜１５ｆの平面形状が四角形状で示されているが、実際には一般的に略円形状になる。
【０２１０】
このＮＡＮＤ回路ＮＤのコンタクトホールおよび配線のパターンを転写するためのマスクにおけるパターンの要部平面図の一例を図５４（ａ）、（ｂ）に示す。なお、図５４（ａ）、（ｂ）のマスクは別々のものなので、双方の位置関係が分かるようにＸ−Ｙ軸を表示した。
【０２１１】
図５４（ａ）は、図５３（ｃ）のコンタクトホール１５ａ〜１５ｆをウエハ上に転写するためのマスクＰＭ１９Cのパターンを例示している。遮光膜３ｆは、前記実施の形態１等で説明した遮光パターン３ａと同一のレジスト材料で形成されている。遮光膜３ｆには、部分的に遮光膜３ｆが除去されて平面四角形状の微細な光透過パターン１６ｇが複数箇所に開口されている。光透過パターン１６ｇがコンタクトホール１５ａ〜１５ｆを形成するパターンである。マスク上のパターンをウエハ上に転写する際、ウエハ上ではポジ型のレジスト膜を使用する。
【０２１２】
図５４（ｂ）は、図５３（ｃ）の配線１０ｉ，１０ｊおよび電源配線１０ＶDD，１０ＶSSをウエハ上に転写するためのマスクＰＭ１９Lのパターンを例示している。遮光膜３ｇは、前記実施の形態１等で説明した遮光パターン３ａと同一のレジスト材料で形成されている。遮光膜３ｇには、部分的に遮光膜３ｇが除去されて光透過パターン１６ｈが複数箇所に開口されている。光透過パターン１６ｈが配線１０ｉ，１０ｊおよび電源配線１０ＶDD，１０ＶSSを形成するパターンである。マスク上のパターンをウエハ上に転写する際、ウエハ上ではネガ型のレジスト膜を使用する。
【０２１３】
図５５は、上記基本セルＢＣを用いて形成された２入力のＮＯＲ回路ＮＲを例示している。図５５（ａ）はＮＯＲ回路ＮＲのシンボル図、（ｂ）はその回路図、（ｃ）はそのレイアウト平面図を示している。ここでは、図５３（ｃ）のＮＡＮＤ回路構成と異なる部分を説明する。
【０２１４】
図５５（ｃ）に示すように、電源配線１０ＶDDは、コンタクトホール１５ｂを通じて一方のｐＭＩＳＱｐの半導体領域１４と電気的に接続されている。配線１０ｋは、コンタクトホール１５ｇを通じて一方のｐＭＩＳＱｐの半導体領域１４と電気的に接続されている。また、配線１０ｋは、コンタクトホール１５ｈを通じて両方のｎＭＩＳＱｎの共有の半導体領域１３と電気的に接続されている。さらに、電源配線１０ＶSSは、コンタクトホール１５ｆ，１５ｉを通じて両方のｎＭＩＳＱｎの半導体領域１３と電気的に接続されている。なお、図５５でもコンタクトホール１５ａ，１５ｂ，１５ｆ、１５ｇ〜１５ｉの平面形状が四角形状で示されているが、実際には一般的に略円形状になる。
【０２１５】
このＮＯＲ回路ＮＲのコンタクトホールおよび配線のパターンを転写するためのマスクにおけるパターンの要部平面図の一例を図５６（ａ）、（ｂ）に示す。なお、図５６（ａ）、（ｂ）のマスクは別々のものなので、双方の位置関係が分かるようにＸ−Ｙ軸を表示した。
【０２１６】
図５６（ａ）は、図５５（ｃ）のコンタクトホール１５ａ，１５ｂ，１５ｆ、１５ｇ〜１５ｉをウエハ上に転写するためのマスクＰＭ１９Cのパターンを例示している。遮光膜３ｈは、前記実施の形態１等で説明した遮光パターン３ａと同一のレジスト材料で形成されている。遮光膜３ｈには、遮光膜３ｈが部分的に除去されて平面四角形状の微細な光透過パターン１６ｉが複数箇所に開口されている。光透過パターン１６ｉがコンタクトホール１５ａ，１５ｂ，１５ｆ、１５ｇ〜１５ｉを形成するパターンである。マスク上のパターンをウエハ上に転写する際、ウエハ上ではポジ型のレジスト膜を使用する。
【０２１７】
図５６（ｂ）は、図５５（ｃ）の配線１０ｉ，１０ｋおよび電源配線１０ＶDD，１０ＶSSをウエハ上に転写するためのマスクＰＭ１９Lのパターンを例示している。遮光膜３ｉは、前記実施の形態１等で説明した遮光パターン３ａと同一のレジスト材料で形成されている。遮光膜３ｉには、遮光膜３ｉが部分的に除去されて光透過パターン１６ｊが複数箇所に開口されている。光透過パターン１６ｊが配線１０ｉ，１０ｋおよび電源配線１０ＶDD，１０ＶSSを形成するパターンである。マスク上のパターンをウエハ上に転写する際、ウエハ上ではネガ型のレジスト膜を使用する。
【０２１８】
このような図５４および図５６のマスクＰＭ１９C，ＰＭ１９Lのパターン変更は、前記実施の形態１等で説明したの同様に行えば良い。例えば図５４のマスクＰＭ１９CのＮＡＮＤ回路用のパターンを、図５６のマスクＰＭ１９CのＮＯＲ回路用のパターンに変更するには、図５４のマスクＰＭ１９C上の遮光膜３ｆを除去した後、マスク基板上に新たに前記遮光膜形成用のレジスト膜を塗布し、そのレジスト膜にＮＯＲ回路用のパターンを電子線または紫外線等により描画することにより、図５６のマスクＰＭ１９Cの遮光膜３ｈおよび光透過パターン１６ｉを形成すれば良い。すなわち、ＮＡＮＤ回路からＮＯＲ回路に、逆にＮＯＲ回路からＮＡＮＤ回路にパターンを容易に、短時間のうちに変更することができる。したがって、そのマスクを用いる半導体集積回路装置の開発および製造時間を大幅に短縮できる。また、材料費および工程費を下げられるので、半導体集積回路装置のコストを大幅に低減することが可能となる。このため、少量生産の半導体集積回路装置であってもコスト低減を実現することが可能となる。
【０２１９】
このように本実施の形態１９においても前記実施の形態１等と同様の効果が得られる。
【０２２０】
（実施の形態２０）
本実施の形態２０においては、例えばマスクＲＯＭの製造に本発明の技術思想を適用した場合について説明する。
【０２２１】
マスクＲＯＭでは、メモリセルが１つのＭＩＳで形成されることから大容量のメモリを実現できる。また、書き込み動作が不要なため全体の回路構成をシンプルにすることができる。しかし、顧客の要求に応じてメモリの内容が変わるので、ＴＡＴが他のＲＯＭ（例えばＥＥＰＲＯＭ（Electric Erasable Programmable Read Only Memory））に比べて長くなる。また、顧客の多種多様なＲＯＭコード毎に異なったマスクを作成しなければならないので、少量生産のときには製品コストが高くなるという問題がある。そこで、本実施の形態２０においては、上記ベースデータを基礎として、メモリセル領域部分の変更を伴う各種パターンを、上記レジスト膜を遮光パターンとするマスクを用いて転写することにより、メモリ内容を変更するようにした。なお、マスクにおいて、メモリセル領域以外の領域のパターンを転写するパターンは、メタルからなる遮光パターンで形成した。もちろん、その集積回路パターンの全てをレジスト膜からなる遮光パターンで形成しても良い。
【０２２２】
図５７は、マスクＲＯＭのベースデータを示しており、（ａ）はメモリセル領域のレイアウト平面図、（ｂ）はその回路図、（ｃ）は（ａ）のＡ−Ａ線の断面図を示している。ここでは、イオン注入プログラム方式のマスクＲＯＭが例示されている。データ線１０ｍは、コンタクトホール１５ｊを通じて半導体領域１３と電気的に接続されている。ゲート電極１０ｂは、ワード線ＷＬの一部で形成されている。データ線１０ｍとワード線ＷＬとの交点近傍の１つのｎＭＯＳＱｎによって１つのメモリセルが形成されている。このイオン注入プログラム方式のＲＯＭでは、メモリセルを構成するｎＭＩＳＱｎのチャネル領域に不純物を導入するか否かで、ｎＭＩＳＱｎのしきい値電圧を高いタイプ（ワード線ＷＬがハイレベルでも導通しない程度に高い）と、しきい値電圧の低いタイプ（ワード線ＷＬがハイレベルで導通）とに作り分け、それを情報の“０”，“１”に対応させる方式である。このベースデータのパターンの転写は、前記メタルを遮光パターンとするマスクを使用した。もちろん、そのベースデータのパターンをレジスト膜からなる遮光パターンで形成しても良い。
【０２２３】
次に、マスクＲＯＭでの情報書き換え方法の一例を図５８〜図６０により説明する。なお、図５８〜５９の各図において、（ａ）はマスクの要部平面図、（ｂ）はメモリの情報書き込み用のパターンを示すマスクＲＯＭのメモリセル領域のレイアウト平面図、（ｃ）は情報書き込み工程時の図５７（ａ）のＡ−Ａ線に相当する部分の断面図を示している。
【０２２４】
まず、図５８では、（ａ）に示すマスクＰＭ２０を用いて、データベース上に（ｂ）に示す開口パターン２８ａを形成し、（ｃ）に示すように、開口パターン２８ａから露出する半導体基板８ｓに不純物をイオン注入することにより、メモリ情報を書き込む場合を例示している。マスクＰＭ２０の遮光膜３ｊは、前記実施の形態１の遮光パターン３ａと同じレジスト材料からなる。遮光膜３ｊの一部は除去されて平面四角形状の光透過パターン１６ｋが開口されている。この光透過パターン１６ｋは、ウエハ８上のレジスト膜１１ｂに開口パターン２８ａを形成するパターンとなっている。レジスト膜１１ｂは、ポジ型のレジストを用いている。なお、情報書き込みのための不純物注入工程は、ゲート電極１０ｂ（すなわち、ワード線ＷＬ）の形成工程前に行う。その不純物としては、ｎＭＩＳＱｎのしきい値を高くしたい場合は、例えばホウ素を導入すれば良いし、ｎＭＩＳＱｎのしきい値を低くしたい場合は、例えばリンまたはヒ素を導入すれば良い。
【０２２５】
次に、図５９では、（ａ）に示すマスクＰＭ２０を用いて、データベース上に（ｂ）に示す開口パターン２８ｂ，２８ｃを形成し、（ｃ）に示すように、開口パターン２８ｂ，２８ｃから露出する半導体基板８ｓに不純物をイオン注入することにより、メモリ情報を書き込む場合を例示している。マスクＰＭ２０の遮光膜３ｋは、前記実施の形態１の遮光パターン３ａと同じレジスト材料からなる。遮光膜３ｋの一部は除去されて平面四角形状の２個の光透過パターン１６ｍ，１６ｎが開口されている。この光透過パターン１６ｍ，１６ｎは、ウエハ８上のレジスト膜１１ｂに開口パターン２８ｂ，２８ｃを形成するパターンとなっている。
【０２２６】
次に、図６０では、（ａ）に示すマスクＰＭ２０を用いて、データベース上に（ｂ）に示す開口パターン２８ｄを形成し、（ｃ）に示すように、開口パターン２８ｄから露出する半導体基板８ｓに不純物をイオン注入することにより、メモリ情報を書き込む場合を例示している。マスクＰＭ２０の遮光膜３ｍは、前記実施の形態１の遮光パターン３ａと同じレジスト材料からなる。遮光膜３ｍの一部は除去されて光透過パターン１６ｐｍ開口されている。この光透過パターン１６ｐは、ウエハ８上のレジスト膜１１ｂに開口パターン２８ｄを形成するパターンとなっている。
【０２２７】
このような図５８〜図６０のマスクＰＭ２０のパターン変更は、前記実施の形態１等で説明したの同様に行えば良い。例えば図５８のマスクＰＭ２０のパターンを、図５９のマスクＰＭ２０のパターンに変更するには、図５８のマスクＰＭ２０上の遮光膜３ｊを除去した後、マスク基板上に新たに前記遮光膜形成用のレジスト膜を塗布し、そのレジスト膜の所定位置に電子線または紫外線等を照射することにより、図５９のマスクＰＭ２０の遮光膜３ｋおよび光透過パターン１６ｍ，１６ｎを形成すれば良い。これにより、多品種のマスクＲＯＭを効率的に製造することができる。また、多品種のマスクＲＯＭのＴＡＴを大幅に短縮できる。また、材料費および工程費を下げられるので、少量生産であってもマスクＲＯＭのコストを大幅に下げることが可能となる。
【０２２８】
このように本実施の形態２０においても前記実施の形態１等と同様の効果が得られる。
【０２２９】
（実施の形態２１）
本実施の形態２１は、前記実施の形態２０の変形例であって、前記実施の形態２０のマスクＲＯＭとは異なる情報書き換え方式を説明するものである。
【０２３０】
図６１は、本実施の形態２１のマスクＲＯＭのベースデータを示しており、（ａ）はメモリセル領域のレイアウト平面図、（ｂ）はその回路図、（ｃ）は（ａ）のＡ−Ａ線の断面図を示している。ここでは、コンタクトホールプログラム方式のマスクＲＯＭが例示されている。このコンタクトホールプログラム方式のＲＯＭでは、半導体領域１３とデータ線１０ｍとを接続するコンタクトホール（図６１（ｂ）の破線）のレイアウトの仕方でプログラムを行う方式である。本実施の形態２１においても、ベースデータのパターンの転写は、前記メタルを遮光パターンとするマスクを使用した。
【０２３１】
次に、マスクＲＯＭでの情報書き換え方法の一例を図６２〜図６５により説明する。なお、図６２，図６４および図６５の各図において、（ａ）はマスクの要部平面図、（ｂ）はメモリの情報書き込み用のパターンを示すマスクＲＯＭのメモリセル領域のレイアウト平面図、（ｃ）はその回路図、（ｄ）は（ｂ）のＡ−Ａ線の断面図を示している。
【０２３２】
まず、図６２では、（ａ）に示すマスクＰＭ２１を用いて、データベース上に（ｂ）に示すコンタクトホール１５ｋを形成し、（ｃ）、（ｄ）に示すように、所定のｎＭＩＳＱｎの半導体領域１３とデータ線１０ｍとを接続することにより、メモリ情報を書き込む場合を例示している。
【０２３３】
マスクＰＭ２１の遮光膜３ｐは、前記実施の形態１の遮光パターン３ａと同じレジスト材料からなる。遮光膜３ｐの一部は除去されて平面四角形状の光透過パターン１６ｍが開口されている。この光透過パターン１６ｍは、ウエハ８上のレジスト膜にコンタクトホール１５ｋ形成用の開口パターンを形成するパターンとなっている。このコンタクトホール１５ｋの形成方法は、前記実施の形態１等で説明したのと同じである。簡単に説明すると次の通りである。まず、図６３（ａ）に示すように、絶縁膜９ｄ上に、ポジ型のレジスト膜１１ｂを塗布した後、そのレジスト膜１１ｂに上記図６２のマスクＰＭ２１を用いてパターンを転写し、現像処理等を施すことで開口パターン２８ｅを形成する。続いて、そのレジスト膜１１ｂをエッチングマスクとして、エッチング処理を施すことにより、図６３（ｂ）に示すように、絶縁膜９ｄに、半導体基板８ｓの一部が露出するようなコンタクトホール１５ｋを形成する。
【０２３４】
次に、図６４では、（ａ）に示すマスクＰＭ２１を用いて、データベース上に（ｂ）に示す２個のコンタクトホール１５ｍ，１５ｎを形成し、（ｃ）、（ｄ）に示すように、所定のｎＭＩＳＱｎの半導体領域１３とデータ線１０ｍとを接続することにより、メモリ情報を書き込む場合を例示している。マスクＰＭ２１の遮光膜３ｑは、前記実施の形態１の遮光パターン３ａと同じレジスト材料からなる。遮光膜３ｑの一部は除去されて平面四角形状の光透過パターン１６ｑが開口されている。この光透過パターン１６ｑは、ウエハ８上のレジスト膜にコンタクトホール１５ｍ，１５ｎおよびワード線コンタクトホール形成用の開口パターンを形成するパターンとなっている。このコンタクトホール１５ｍ，１５ｎおよびワード線コンタクトホールの形成方法は、前記図６３（ａ），（ｂ）で説明したのと同じなので説明を省略する。
【０２３５】
次に、図６５では、（ａ）に示すマスクＰＭ２１を用いて、データベース上に（ｂ）に示す３個のコンタクトホール１５ｋ，１５ｍ，１５ｎを形成し、（ｃ）、（ｄ）に示すように、所定のｎＭＩＳＱｎの半導体領域１３とデータ線１０ｍとを接続することにより、メモリ情報を書き込む場合を例示している。マスクＰＭ２１の遮光膜３ｒは、前記実施の形態１の遮光パターン３ａと同じレジスト材料からなる。遮光膜３ｒの一部は除去されて平面四角形状の光透過パターン１６ｒが開口されている。この光透過パターン１６ｒは、ウエハ８上のレジスト膜にコンタクトホール１５ｋ，１５ｍ，１５ｎおよびワード線コンタクトホール形成用の開口パターンを形成するパターンとなっている。このコンタクトホール１５ｋ，１５ｍ，１５ｎおよびワード線コンタクトホールの形成方法は、前記図６３（ａ），（ｂ）で説明したのと同じなので説明を省略する。
【０２３６】
このような図６２、図６４および図６５のマスクＰＭ２１のパターン変更は、前記実施の形態１等で説明したの同様に行えば良い。例えば図６２のマスクＰＭ２１のパターンを、図６４のマスクＰＭ２１のパターンに変更するには、図６２のマスクＰＭ２１上の遮光膜３ｐを除去した後、マスク基板上に新たに前記遮光膜形成用のレジスト膜を塗布し、そのレジスト膜の所定位置に電子線または紫外線等を照射することにより、図６４のマスクＰＭ２１の遮光膜３ｑおよび光透過パターン１６ｑを形成すれば良い。これにより、前記実施の形態２０と同様に、多品種のマスクＲＯＭを効率的に製造することができる。また、多品種のマスクＲＯＭのＴＡＴを大幅に短縮できる。また、材料費および工程費を下げられるので、少量生産であってもマスクＲＯＭのコストを大幅に下げることが可能となる。
【０２３７】
このように本実施の形態２１においても前記実施の形態１等と同様の効果が得られる。
【０２３８】
（実施の形態２２）
本実施の形態２２は、前記実施の形態２０の変形例であって、前記実施の形態２０とは異なる構造のマスクＲＯＭを説明するものである。
【０２３９】
図６６は、本実施の形態２２のＮＡＮＤ型のマスクＲＯＭの一部を示している。メモリセルを構成する複数のｎＭＩＳＱｎが半導体領域１３を介して並列に接続されている。プログラム方式は、イオン注入方式が採られている。すなわち、イオン注入された部分のｎＭＩＳＱｎ（メモリセル）がデプレッション型となり、イオン注入されていない部分のｎＭＩＳＱｎ（メモリセル）がエンハンスメント型となり、これらがそれぞれ情報の“０”，“１”に対応するようになっている。
【０２４０】
図６６では、ｎＭＩＳＱｎｄのチャネル領域に不純物が導入されデプレッション型となっている場合が例示されている。メモリの情報書き込み用のパターンを示す開口パターン２８ｆは、ｎＭＩＳＱｎｄにプログラム（不純物イオン注入）を行う際のイオン注入マスクの開口パターンを示している。なお、半導体領域１３ＶSSは、低電位（例えば０Ｖ＝ＧＮＤ）側の電源配線としての機能も有している。
【０２４１】
本実施の形態２２におけるマスク上のパターンの変更方法やプログラムのためのウエハへの選択的な不純物の導入方法は、前記実施の形態２０と同じなので説明を省略する。
【０２４２】
本実施の形態２２においても、前記実施の形態２１と同様の効果を得ることが可能となる。
【０２４３】
（実施の形態２３）
本実施の形態においては、前記したレジスト膜を遮光パターンとするマスクを用いて半導体集積回路装置の特性調整を行う場合について説明する。
【０２４４】
図６７および図６８は、ウエハ上に形成される半導体集積回路装置内の回路であって、その特性調整を行う回路を例示している。
【０２４５】
図６７は、直列に接続された複数の抵抗Ｒ１〜Ｒｎによる特性調整の回路図を示している。回路（例えば半導体集積回路装置のＣＰＵ等）に接続された端子Ｔａと、各抵抗Ｒ１〜Ｒｎに接続された端子Ｔｂ１〜Ｔｂｎとの接続状態を接続部Ｊ１によって変えることで回路全体の抵抗値を変えるようになっている。
【０２４６】
また、図６８は、直列に接続された複数のコンデンサＣ１〜Ｃｎによる特性調整の回路図を示している。回路に接続された端子Ｔａと、各Ｃ１〜Ｃｎに接続された端子Ｔｂ１〜Ｔｂｎとの接続状態を接続部Ｊ１によって変えることで回路全体の容量値を変えるようになっている。
【０２４７】
半導体集積回路装置の開発時等においては、上記のような抵抗や容量の値を種々変えることで、例えば信号のタイミング調整等のような半導体集積回路装置の特性調整を行う場合がある。このようなパターンを転写する際に通常のマスクを用いる場合には、図６７および図６８の回路図からも分かるように変更部分（接続部Ｊ１）自体は小さいにもかかわらず、調整の度にマスクを製造し直さなければならない。したがって、マスクの製造に時間がかかるので、半導体集積回路装置の開発期間を長くなる。また、無駄が多く、材料費および工程費が増加するので、半導体集積回路装置のコストも高くなる。
【０２４８】
そこで、本実施の形態においては、マスクにおいて、上記接続部Ｊ１を転写する部分をレジスト膜を遮光パターンにより形成するようにした。図６９（ａ）は、ウエハ上に形成される上記端子Ｔａ，Ｔｂ１〜Ｔｂｎ部分の平面図を模式的に示している。ここでは、端子Ｔａは、端子Ｔｂ１〜Ｔｂｎのいずれとも接続されていない。図６９（ｂ）は、（ａ）の端子Ｔａ，Ｔｂ１〜Ｔｂｎを転写するためのマスクＰＭ２３上の遮光パターン２ｇを示している。遮光パターン２ｇは、前記実施の形態１等で説明した遮光パターン２ａと同じくメタルで構成されている。これをベースデータとする。ここで、例えば図７０（ａ）に示すように、端子Ｔａと端子Ｔｂ１とを接続したい場合には、図７０（ｂ）に示すように、マスクＰＭ２３のマスク基板１の主面（メタルの遮光パターン２ｇが形成された面）上において、端子Ｔａ，Ｔｂ１の接続部Ｊ１に相当する位置に、レジスト膜の遮光パターン３ｓを形成すれば良い。遮光パターン３ｓのレジスト材料、形成方法および変更方法は前記実施の形態１で説明したのと同じである。このため、端子Ｔａと、端子Ｔｂ１〜Ｔｂｎとの接続変更を、容易に、短時間のうちに、しかも低コストで行うことが可能となる。したがって、半導体集積回路装置の開発時間を大幅に短縮できる。また、半導体集積回路装置のコストを低減することが可能となる。
【０２４９】
このような本実施の形態２３においても、前記実施の形態１等と同様の効果を得ることが可能となる。
【０２５０】
（実施の形態２４）
本実施の形態においては、前記したレジスト膜を遮光パターンとするマスクを用いて半導体集積回路装置の論理回路を冗長する技術について説明する。
【０２５１】
図７１は、ウエハ上に形成される冗長回路を例示している。接続部Ｊ２をどのように接続するかによって端子Ｔｃ１〜Ｔｃ３間の接続状態を変えて冗長を行うようになっている。なお、ＩＮＶはインバータ回路である。
【０２５２】
このような冗長回路構成においても、パターンを転写する際に通常のマスクを用いると、変更部分（接続部Ｊ２）自体は小さいにもかかわらず、冗長のためにマスクを製造し直さなければならない。このため、マスクの製造に時間がかかるので、半導体集積回路装置の開発および製造期間が長くなる。また、無駄が多く、材料費および工程費が増加するので、半導体集積回路装置のコストも高くなる。
【０２５３】
そこで、本実施の形態においては、マスクにおいて、上記接続部Ｊ２を転写する部分をレジスト膜を遮光パターンにより形成するようにした。図７２（ａ）は、ウエハ上に形成される上記端子Ｔｃ１〜Ｔｃ３の部分の平面図を模式的に示している。ここでは、端子Ｔｃ２は、端子Ｔｃ１，Ｔｃ３のいずれとも接続されていない。図７２（ｂ）は、（ａ）の端子Ｔｃ１〜Ｔｃ３を転写するためのマスクＰＭ２４上のメタルの遮光パターン２ｇを示している。これをベースデータとする。ここで、例えば図７３（ａ）に示すように、端子Ｔｃ１と端子Ｔｃ２とを接続したい場合には、図７３（ｂ）に示すように、マスクＰＭ２４のマスク基板１の主面（メタルの遮光パターン２ｇが形成された面）上において、端子Ｔｃ１，Ｔｃ２の接続部Ｊ２に相当する位置に、レジスト膜の遮光パターン３ｓを形成すれば良い。遮光パターン３ｓのレジスト材料、形成方法および変更方法は前記実施の形態１で説明したのと同じである。このため、端子Ｔｃ１〜Ｔｃ３の接続変更を、容易に、短時間のうちに、しかも低コストで行うことが可能となる。したがって、半導体集積回路装置の開発および製造時間を大幅に短縮できる。また、半導体集積回路装置のコストを低減することが可能となる。
【０２５４】
このような本実施の形態２４においても、前記実施の形態１等と同様の効果を得ることが可能となる。
【０２５５】
（実施の形態２５）
本実施の形態においては、前記実施の形態で説明したマスクの製造工程およびそのマスクを用いた半導体集積回路装置の製造工程における一連の流れの一例について説明する。
【０２５６】
通常のマスクの製造工程においては、マスク基板の主面上全面にクロム等の遮光膜や前記した半透明膜（ハーフトーン膜）が形成された基板（マスクブランクス）の製造工程と、そのマスクブランクスに半導体集積回路形成用のパターンを形成するマスク製造工程に分割できる。時にはその両者は別々の部署で製造される。
【０２５７】
本実施の形態のマスクの製造工程においては、マスクブランクスの製造工程、マスク基板の外周部に種々の投影露光装置で共通に用いられるパターンを形成する共通遮光パターンおよび集積回路パターンを形成する共通デバイスパターンの形成工程、レジストパターン形成工程に分割される。それぞれの工程は別の部署、別の会社で製造される場合がある。
【０２５８】
例えば図７４（ａ）は、上記共通遮光パターンおよび共通デバイスパターンの形成工程を示している。共通パターンは、製造する半導体集積回路装置毎や、露光処理の際に用いる投影露光装置に応じて種々準備することができる。まず、共通遮光パターン（図１のマスクＰＭ１等では遮光パターン２ａ，２ｂに該当）を形成する（工程１００）。続いて、欠陥の有無を検査する（工程１０１）。ここで、欠陥が無い場合には、共通遮光パターンおよび共通デバイスパターン形成段階での完成した共通マスクとしてストックする（工程１０２）。一方、欠陥が有る場合は、修正等を行い（工程１０３）、修正後にストックする（工程１０２）。
【０２５９】
このように本実施の形態のマスク製造においては、マスクの製造工程中においてマスク基板をストックしておくことができるので、半導体集積回路装置の製造および開発時間を大幅に短縮できる。通常のマスクの場合は、マスク基板の途中工程で基板をストックすることができないので、遮光膜等の堆積（マスクブランクス製造工程）から所定パターンのパターニングまでを一貫して行わなければならない。これに対して、本実施の形態においては、共通遮光パターンおよび共通デバイスパターンの製造工程までに製造されたマスクをストックしておくことができる。このため、半導体集積回路装置の開発や製造にあたり、具体的な集積回路パターン（デバイスパターン）の形成に際しては、そのストックされた段階からマスクの製造を開始することができるので、マスクの製造時間を短縮することができる。このため、集積回路パターンを形成する工程を短時間で終了することができる。したがって、本発明の技術思想は、前記したように、例えば品種展開の頻度が高いロジックデバイス用のマスクの製造に特に好適である。また、図７４（ａ）の段階のマスクの場合、前記領域ＲＥのメタル膜は除去してしまうので、その領域にピンホール等の欠陥があっても問題にならない。このため、マスクブランクスの品質管理を緩和でき、マスクブランクスの歩留りを大幅に向上できる。
【０２６０】
次いで、図７４（ｂ）は、前記共通マスク上にレジスト膜による遮光パターンを形成する工程を示している。まず、上記共通マスクの集積回路パターン領域に、前記したようにしてデバイス製造用のレジスト膜の遮光パターン（図１のマスクＰＭ１等では遮光パターン３ａに該当）を形成する（工程１０４）。続いて、そのマスク基板に対して欠陥検査や寸法検査等の検査を行う（工程１０５）。この検査に合格した場合は、マスクの完成となる（工程１０６）。しかし、検査の結果、規格から外れた不合格のフォトマスクは前記レジスト膜の遮光パターンを除去し（工程１０７）、再利用される（工程１０８）。このように本実施の形態においては、共通マスクを再利用できる。すなわち、デバイス製造用の遮光パターンが金属膜で形成された場合、これを除去して再利用することはマスクの品質を確保する観点等から難しい。これに対して、本実施の形態のようにレジスト膜を除去して再利用することは、時間も掛からないし、また、マスクの品質を落とさずに容易に可能である。したがって、資源の有効活用が可能となる。
【０２６１】
次いで、図７４（ｃ）は、前記完成したマスクを半導体集積回路装置の製造工程に用い、ウエハ上にパターンを転写する工程を示している。ここでは、完成したマスクを用いてウエハ上に集積回路パターンを転写する（工程１０９）。そして、マスクが劣化して使用できなくなった場合や半導体集積回路装置の一部に変更が生じた場合等においては、マスクを再度、レジスト除去再生工程（工程１０８）に送り、共通マスクとして再利用する。
【０２６２】
このように本実施の形態によれば、マスクの製造から半導体集積回路装置の製造工程にわたってマスクの再利用が可能となる。したがって、半導体集積回路装置の開発や製造期間の短縮が可能となる。また、無駄な材料や工程を低減することができるので、半導体集積回路装置のコストを大幅に低減することが可能となる。
【０２６３】
（実施の形態２６）
本実施の形態においては、前記マスクを用いた半導体集積回路装置の製造工程における応用例について説明する。
【０２６４】
ここでは、ロット毎にトリミングを行う場合について説明する。すなわち、大量生産の中で多数ロットの半導体集積回路装置の特性の平均的な特性変動情報を、続くロットの半導体集積回路装置の配線層形成工程にフィードバックし配線を修正することで、半導体集積回路装置の特性調整を行う。この配線修正を、レジスト膜の遮光パターンを有するマスクによって行う。
【０２６５】
図７５は、その流れを例示している。素子形成工程３０１では、ウエハ上に所定の集積回路素子を形成する。続く配線層形成工程（工程３０２）では、ウエハ上に配線を形成することで集積回路を形成する。ここで、半導体集積回路装置の全ての配線層を形成し、半導体集積回路装置の製造が完了した後、ウエハ上の各半導体集積回路装置の電気的特性を試験する（工程３０３）。その際、得られた半導体集積回路装置の特性の平均的な特性変動情報を、試験を行ったロットに続く半導体集積回路装置の配線層形成工程にフィードバックする。その情報に基づいて、マスク上の配線形成用のパターンの寸法や形状等を変更する（工程３０４）。そのマスクとして前記実施の形態で説明したレジスト膜を遮光パターンとするマスクを用いる。そして、そのマスクを用いて、続くロットの半導体集積回路装置の配線層を形成する。これにより、ロット毎の半導体集積回路装置のトリミングを行う。
【０２６６】
このようにすることで、電気的特性の揃った信頼性の高い半導体集積回路装置を短期間のうちに提供することが可能となる。また、トリミングのためのマスクのパターン変更に際して、無駄な材料や無駄な工程を省けるので、信頼性の高い半導体集積回路装置を低コストで提供できる。
【０２６７】
（実施の形態２７）
本実施の形態は、前記実施の形態２６の変形例を説明するものである。ここでは、配線層形成工程の途中の工程で半導体集積回路装置の特性試験を行い、そこで得られた情報を、その後の配線層形成工程にフィードフォワードすることで、半導体集積回路装置の特性調整を行うものである。
【０２６８】
図７６は、その流れを例示している。まず、素子形成工程（工程３０１）後、配線層形成工程（工程３０２ａ）を経る。ここでは、最終配線層形成工程に到る前に（その後に配線層を形成する工程がまだある段階で）、ウエハ上の半導体集積回路装置に対して電気的特性試験を行う（工程３０３）。その際、得られた半導体集積回路装置の特性情報に基づいて、続く最終配線層形成工程（工程３０２ｂ）で用いるマスク上の配線形成用のパターンの寸法や形状等を変更する（工程３０４）。最終配線層とは、例えば半導体チップの外部端子として機能するボンディングパッドを形成する層またはその一つ前の配線層を言う。そのマスクとして前記実施の形態で説明したレジスト膜を遮光パターンとするマスクを用いる。そして、そのマスクを用いて、ウエハ上の最終配線層のパターンを形成する。このようにして半導体集積回路装置のトリミングを行うことにより、前記実施の形態２６と同様の効果を得ることが可能となる。
【０２６９】
本実施の形態における発明の技術思想は、配線層形成工程中において、半導体集積回路装置の特性を試験し、そこで測定された特性情報を、その後に続く配線層形成工程に伝送し、その特性情報に基づいて、前記マスクを用いてトリミングを行うことであり、その情報を上記最終配線層形成工程に伝送する限定されるものではない。例えば上記特性情報を、その後の最終配線層以外の配線層形成工程に伝送しても良いし、複数の配線層形成工程に伝送しても良い。また、例えばウエハの段階で封止工程を行う、いわゆるウエハプロセスパッケージ技術では、ボンディングパッド形成後に再配線を行う構造のものがあるが、その再配線層の形成工程に、上記した特性情報を伝送し、再配線層形成工程で前記マスクを用いてトリミングを行うようにしても良い。
【０２７０】
（実施の形態２８）
本実施の形態２８においては、顧客情報を、マスク上のレジスト膜の遮光パターンでウエハ上に形成する場合について説明する。
【０２７１】
半導体集積回路装置の製造工程においては、例えば顧客名、番号、ロット番号、製造年月日、品種、グレードまたはバージョン等のような情報を、可能な限りウエハまたは半導体チップの一部に書き込んでおくことが好ましい。そのようにすれば、製造された製品の電気的特性、パターン変更状況等が分かり、半導体集積回路装置の特性試験や選別等がし易くなるからである。しかし、通常のマスクでは、マスクの製造に時間やコストがかかるので、あまり詳しい情報まで書き込むことはできない。そこで、本実施の形態においては、顧客情報を、前記レジスト膜の遮光パターンを用いたマスクにより転写するようにした。これにより、短時間で、低コストで、詳細な顧客情報をウエハ上に転写することが可能となる。
【０２７２】
図７７は、半導体集積回路装置の製造工程の流れを示している。配線形成工程３０２に際して、レジスト膜の遮光パターンを用いたマスクにより顧客情報を転写する。ウエハ完成（工程３０３）に際して、顧客情報を光学的に読み取り、情報を管理する。その後、組立工程３０４を経て最終試験を行う（工程３０５）。その際、上記顧客情報を自動的に参照することにより、その半導体集積回路装置に合ったテストプログラムを自動的に認識して回路の動作テストを行う。したがって、より正確な試験を行うことが可能となる。
【０２７３】
図７８（ａ）は、ウエハ８の要部平面図を示している。顧客情報は、半導体チップ８ｃ内（領域３０ａ）または隣接する半導体チップ８ｃ間の切断領域（領域３０ｂ）に形成する。図７８（ｂ），（ｃ）は、領域３０ａまたは領域３０ｂに形成された顧客情報パターンを例示している。また、図７８（ｄ）は、（ｂ）のＡ−Ａ線の断面図を例示している。図７８（ｂ）は、複数の導体膜パターン１０ｎを平行に並べて配置することでバーコードを形成したものである。また、図７８（ｃ）は、導体膜パターン１０ｐによって文字や数字等を形成したものである。導体膜パターン１０ｎ，１０ｐは、配線パターンと同時に形成される。
【０２７４】
また、図７９は、図７８（ｂ）の導体膜パターン１０ｎを形成するのに用いたマスクの一例を示している。図７９（ａ）は、前記実施の形態２のマスクＰＭ２の一部に、顧客情報形成用の遮光パターン３ｔをレジスト膜で形成した場合を例示している。遮光パターン３ｔは、前記遮光パターン３ａと同じ形成工程時に同じ材料で形成されている。また、図７９（ｂ）は、前記実施の形態３のマスクＰＭ３の一部に、顧客情報形成用の光透過パターン１６ｓを形成した場合を例示している。光透過パターン１６ｓは、遮光膜３ｕの一部を除去することで形成されている。遮光膜３ｕは、前記遮光膜３ｂと同じ形成工程時に同じ材料で形成されている。また、遮光膜３ｕの光透過パターン１６ｓは、遮光膜３ｂに光透過パターン１６ｂを形成する際に同時に形成されている。
【０２７５】
また、レジストの遮光パターンによって簡単な回路のパターンを形成し、半導体チップの所定のボンディングパッド（あるいはパッケージング後のリードピン）から「０」と「１」の２値信号を読み取れるようにしても良い。これにより、組立工程後の半導体集積回路装置の試験工程に際して、上記顧客情報を半導体集積回路装置から電気的に読み取ることができるので、その半導体集積回路装置に合ったテストプログラムを自動的に認識して回路の動作テストを行うことが可能となる。上記回路の構成としては、例えばボンディングパッド（あるいはリード）と、半導体チップ内の電源端子（高電位または低電位（０Ｖ））との接続を行うか否かによって、あるいは高低いずれの電源端子と接続するかによって、そのパッド（あるいはリード）に「１」または「０」を割り当てる。その接続パターン部分を、前記実施の形態２３，２４で説明したように、レジスト膜の遮光パターンで形成する。これにより、マスク上において情報を簡単に書き込み、また、書き換えることができる。もちろん、レジスト膜の遮光パターンで、半導体チップに簡単な回路を構成することにより、リードに上記顧客情報用の２値信号が出力されるようにしても良い。
【０２７６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０２７７】
例えば前記実施の形態においては、配線を通常の配線構造とした場合について説明したが、これに限定されるものではなく、例えば絶縁膜に形成された配線または孔用の溝内に導体膜を埋め込むことで配線を形成する、いわゆるダシマン法またはデュアルダマシン法によって形成しても良い。
【０２７８】
また、前記実施の形態においては、半導体集積回路基板として半導体単体からなる半導体基板を用いた場合について説明したが、これに限定されるものではなく、例えば絶縁層上に薄い半導体層を設けてなるＳＯＩ（Silicon On Insulator）基板、半導体基板上にエピタキシャル層を設けてなるエピタキシャル基板を用いても良い。
【０２７９】
また、前記実施の形態においてマークパターンをレジスト膜で形成する場合に、そのレジスト膜にマーク検出光（例えば欠陥検査装置のプローブ光（露光波長よりも長波長の光であり、例えば波長５００ｎｍ：情報検出光））を吸収する吸収材を添加しておいても良い。
【０２８０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路装置の製造に適用した場合について説明したが、それに限定されるものではなく、例えば例えば液晶基板や磁気ヘッド等のような他の電子装置（電子回路装置）等の製造方法にも適用できる。
【産業上の利用可能性】
【０２８１】
本発明は、半導体集積回路や精密機器の製造業に適用できる。
【図面の簡単な説明】
【０２８２】
【図１】（ａ）は本発明の一実施の形態であるフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図２】フォトマスク上に所定のパターンを描画する際のフォトマスクの保持手段を模式的に示す説明図である。
【図３】（ａ）〜（ｃ）は図１のフォトマスクの製造工程中における断面図である。
【図４】代表的な電子線レジスト膜の分光透過率を示すグラフ図である。
【図５】（ａ）〜（ｃ）は図１のフォトマスクの製造工程の変形例であって、その製造工程中における断面図である。
【図６】（ａ）〜（ｃ）は図１のフォトマスクの製造工程の変形例であって、その製造工程中における断面図である。
【図７】図１のフォトマスクを用いた半導体集積回路装置の製造工程であって、（ａ）は半導体ウエハの要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図８】図７に続く工程であって、（ａ）は半導体ウエハの要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図９】図８に続く工程であって、（ａ）は半導体ウエハの要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図１０】本実施の形態で用いた縮小投影露光装置の一例の説明図である。
【図１１】図１のフォトマスクを用いた具体的な半導体集積回路装置の製造工程中の要部断面図である。
【図１２】図１１に続くフォトマスクを用いた具体的な半導体集積回路装置の製造工程中の要部断面図である。
【図１３】図１２に続くフォトマスクを用いた具体的な半導体集積回路装置の製造工程中の要部断面図である。
【図１４】図１３に続くフォトマスクを用いた具体的な半導体集積回路装置の製造工程中の要部断面図である。
【図１５】（ａ）はレジスト膜で形成された遮光パターンの修正変更工程時における図１のフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図１６】図１５に続く工程であって、（ａ）はレジスト膜で形成された遮光パターンの修正変更工程時における図１のフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図１７】（ａ）は図１６のフォトマスクにより転写されたパターンを示す半導体ウエハの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図１８】本実施の形態のフォトマスクを開発または製造時に用いて有効な半導体チップの一例の平面図である。
【図１９】本実施の形態のフォトマスクを開発または製造時に用いて有効な半導体チップの他の例の平面図である。
【図２０】本実施の形態のフォトマスクを開発または製造時に用いて有効な半導体チップのさらに他の例の平面図である。
【図２１】（ａ）は本発明の他の実施の形態であるフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図２２】（ａ）はレジスト膜で形成された遮光パターンの修正変更工程時における図２１のフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図２３】（ａ）はレジスト膜で形成された遮光パターンの修正変更工程時における図１のフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図２４】（ａ）は本発明の他の実施の形態であるフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図２５】（ａ）はレジスト膜で形成された遮光パターンの修正変更工程時における図２４のフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図２６】（ａ）はレジスト膜で形成された遮光パターンの修正変更工程時における図１のフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図２７】（ａ）は本発明の他の実施の形態である第１のフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図２８】（ａ）は本発明の他の実施の形態である第２のフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図２９】（ａ）はレジスト膜で形成された遮光パターンの修正変更工程時における図２８のフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図３０】（ａ）はレジスト膜で形成された遮光パターンの修正変更工程時における図２８のフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図３１】（ａ）は本発明の他の実施の形態であるフォトマスクの断面図、（ｂ）は（ａ）のフォトマスクの各部を透過した露光光の位相反転の様子を示すフォトマスクの断面図である。
【図３２】（ａ）は本発明の他の実施の形態であるフォトマスクの断面図、（ｂ）は（ａ）のフォトマスクの製造工程中の断面図である。
【図３３】（ａ）は本発明の他の実施の形態であるフォトマスクの断面図、（ｂ）は（ａ）のフォトマスクの製造工程中の断面図である。
【図３４】（ａ）〜（ｄ）は本発明の他の実施の形態であるフォトマスクの製造工程中の断面図である。
【図３５】（ａ）は本発明の他の実施の形態であるフォトマスクの断面図、（ｂ）は（ａ）のフォトマスクの各部を透過した露光光の位相反転の様子を示すフォトマスクの断面図である。
【図３６】（ａ）〜（ｅ）は図３５のフォトマスクの製造工程中の断面図である。
【図３７】（ａ）は本発明の他の実施の形態であるフォトマスクの断面図、（ｂ）は（ａ）のフォトマスクの各部を透過した露光光の位相反転の様子を示すフォトマスクの断面図である。
【図３８】本発明の他の実施の形態であるフォトマスクの断面図である。
【図３９】本発明の他の実施の形態であるフォトマスクの断面図である。
【図４０】（ａ）は本発明の他の実施の形態であるフォトマスクの断面図、（ｂ）は（ａ）のフォトマスクのパターン修正変更時の断面図である。
【図４１】（ａ）は本発明の他の実施の形態であるフォトマスクの断面図、（ｂ）は（ａ）のフォトマスクのパターン修正変更時の断面図である。
【図４２】（ａ）は本発明の他の実施の形態であるフォトマスクの断面図、（ｂ）は（ａ）のフォトマスクを露光装置に装着した際の説明図である。
【図４３】（ａ）は本発明の他の実施の形態であるフォトマスクのメタルによる遮光パターンとレジスト膜による遮光パターンとの接続部の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図４４】（ａ）および（ｂ）は本発明の他の実施の形態であるフォトマスクにおいてメタルによる遮光パターンとレジスト膜による遮光パターンとの間に位置ずれが生じた場合の説明図である。
【図４５】（ａ）は本発明の他の実施の形態であるフォトマスクのメタルによる遮光パターンとレジスト膜による遮光パターンとの接続部の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図４６】（ａ）は図４５のフォトマスクにおいてメタルによる遮光パターンとレジスト膜による遮光パターンとの位置がずれた場合を示す説明図、（ｂ）は（ａ）のフォトマスクを用いて半導体ウエハに転写されたパターンの平面図、（ｃ）は（ｂ）のＡ−Ａ線の断面図である。
【図４７】（ａ）および（ｂ）は図４６（ｂ）の上層のパターン層をも示した半導体ウエハの要部平面図、（ｃ）は（ａ）および（ｂ）のＡ−Ａ線の断面図である。
【図４８】（ａ）は本発明の他の実施の形態であるフォトマスクのメタルによる遮光パターンとレジスト膜による遮光パターンとの接続部の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図４９】（ａ）は図４８のフォトマスクを用いて半導体ウエハに転写されたパターンの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図５０】（ａ）は本発明の他の実施の形態であるフォトマスクのメタルによる遮光パターンとレジスト膜による遮光パターンとの接続部の要部平面図、（ｂ）は（ａ）のメタルによる遮光パターンとレジスト膜による遮光パターンとが位置ずれした場合を示す要部平面図である。
【図５１】本発明の他の実施の形態である半導体チップの平面図である。
【図５２】（ａ）は図５１の半導体チップにおける基本セルの平面図、（ｂ）は（ａ）の要部断面図、（ｃ）は（ｂ）に配線層を形成した場合の半導体チップの要部断面図である。
【図５３】（ａ）は図５１の半導体チップに形成されるＮＡＮＤ回路のシンボル図、（ｂ）は（ａ）の回路図、（ｃ）は（ｂ）のパターンレイアウトを示す要部平面図である。
【図５４】（ａ）および（ｂ）は、本発明の他の実施の形態のフォトマスクであって、図５３の回路パターンを転写する際に用いるフォトマスクの要部平面図である。
【図５５】（ａ）は図５１の半導体チップに形成されるＮＯＲ回路のシンボル図、（ｂ）は（ａ）の回路図、（ｃ）は（ｂ）のパターンレイアウトを示す要部平面図である。
【図５６】（ａ）および（ｂ）は、本発明の他の実施の形態のフォトマスクであって、図５５の回路パターンを転写する際に用いるフォトマスクの要部平面図である。
【図５７】（ａ）はマスクＲＯＭの要部平面図、（ｂ）は（ａ）の回路図、（ｃ）は（ａ）のＡ−Ａ線の断面図である。
【図５８】（ａ）は本発明の他の実施の形態のフォトマスクであって、図５７のマスクＲＯＭにイオン注入によってデータ書き込みのためのパターンを半導体ウエハ上に転写する際に用いるフォトマスクの要部平面図、（ｂ）は（ａ）のフォトマスクで転写されるパターンの位置を示す半導体ウエハの要部平面図、（ｃ）は（ａ）のデータ書き込み時の様子を示す半導体ウエハの断面図である。
【図５９】（ａ）は本発明の他の実施の形態のフォトマスクであって、図５７のマスクＲＯＭにイオン注入によってデータ書き込みのためのパターンを半導体ウエハ上に転写する際に用いるフォトマスクの要部平面図、（ｂ）は（ａ）のフォトマスクで転写されるパターンの位置を示す半導体ウエハの要部平面図、（ｃ）は（ａ）のデータ書き込み時の様子を示す半導体ウエハの断面図である。
【図６０】（ａ）は本発明の他の実施の形態のフォトマスクであって、図５７のマスクＲＯＭにイオン注入によってデータ書き込みのためのパターンを半導体ウエハ上に転写する際に用いるフォトマスクの要部平面図、（ｂ）は（ａ）のフォトマスクで転写されるパターンの位置を示す半導体ウエハの要部平面図、（ｃ）は（ａ）のデータ書き込み時の様子を示す半導体ウエハの断面図である。
【図６１】（ａ）は他のマスクＲＯＭの要部平面図、（ｂ）は（ａ）の回路図、（ｃ）は（ａ）のＡ−Ａ線の断面図である。
【図６２】（ａ）は本発明の他の実施の形態のフォトマスクであって、図６１のマスクＲＯＭにデータ書き込みのためのコンタクトホールパターンを半導体ウエハ上に転写する際に用いるフォトマスクの要部平面図、（ｂ）は（ａ）のフォトマスクで転写されるパターンの位置を示す半導体ウエハの要部平面図、（ｃ）は（ｂ）の回路図、（ｄ）は（ｂ）のＡ−Ａ線の断面図である。
【図６３】（ａ）および（ｂ）は図６２のコンタクトホールの形成方法を説明するための半導体ウエハの要部断面図である。
【図６４】（ａ）は本発明の他の実施の形態のフォトマスクであって、図６１のマスクＲＯＭにデータ書き込みのためのコンタクトホールパターンを半導体ウエハ上に転写する際に用いるフォトマスクの要部平面図、（ｂ）は（ａ）のフォトマスクで転写されるパターンの位置を示す半導体ウエハの要部平面図、（ｃ）は（ｂ）の回路図、（ｄ）は（ｂ）のＡ−Ａ線の断面図である。
【図６５】（ａ）は本発明の他の実施の形態のフォトマスクであって、図６１のマスクＲＯＭにデータ書き込みのためのコンタクトホールパターンを半導体ウエハ上に転写する際に用いるフォトマスクの要部平面図、（ｂ）は（ａ）のフォトマスクで転写されるパターンの位置を示す半導体ウエハの要部平面図、（ｃ）は（ｂ）の回路図、（ｄ）は（ｂ）のＡ−Ａ線の断面図である。
【図６６】（ａ）は本発明の他の実施の形態であるマスクＲＯＭの要部平面図、（ｂ）は（ａ）の回路図、（ｃ）は（ａ）のＡ−Ａ線の断面図である。
【図６７】本発明の他の実施の形態である半導体集積回路装置の特性調整の説明図である。
【図６８】本発明の他の実施の形態である半導体集積回路装置の特性調整の説明図である。
【図６９】（ａ）は半導体ウエハ上における図６７または図６８の端子のパターンを模式的に示す説明図、（ｂ）は（ａ）のパターンの転写に用いるフォトマスクの要部平面図である。
【図７０】（ａ）は半導体ウエハ上における図６７または図６８の端子のパターンの説明図、（ｂ）は（ａ）のパターンの転写に用いるフォトマスクの要部平面図である。
【図７１】本発明の他の実施の形態である半導体集積回路装置の冗長構成の説明図である。
【図７２】（ａ）は半導体ウエハ上における図７１の端子のパターンを模式的に示す説明図、（ｂ）は（ａ）のパターンの転写に用いるフォトマスクの要部平面図である。
【図７３】（ａ）は半導体ウエハ上における図７１の端子のパターンの説明図、（ｂ）は（ａ）のパターンの転写に用いるフォトマスクの要部平面図である。
【図７４】（ａ）〜（ｃ）は発明の他の実施の形態である半導体集積回路装置の製造工程で用いるフォトマスクにおける一連の流れの一例の説明図である。
【図７５】本発明の他の実施の形態である半導体集積回路装置の製造工程の説明図である。
【図７６】本発明の他の実施の形態である半導体集積回路装置の製造工程の説明図である。
【図７７】本発明の他の実施の形態である半導体集積回路装置の製造工程の説明図である。
【図７８】（ａ）は本発明の他の実施の形態である半導体集積回路装置の製造工程中のは半導体ウエハの要部平面図、（ｂ）および（ｃ）は半導体ウエハ上に転写された情報の記述例を示す半導体ウエハの要部平面図、（ｄ）は（ｂ）のＡ−Ａ線の断面図である。
【図７９】（ａ）および（ｂ）は本発明の他の実施の形態であるフォトマスクであって、図７８（ｂ）の情報を転写する際に用いたフォトマスクの要部平面図である。
【符号の説明】
【０２８３】
１  マスク基板
２  遮光膜
２ａ  遮光パターン
２ｂ  遮光パターン
２ｃ  遮光パターン
２ｄ  遮光膜
２ｅ  遮光膜
２ｆ  遮光膜
２ｇ  遮光パターン
３  レジスト膜
３ａ  遮光パターン
３ｂ  遮光膜
３ｃ  ハーフトーンパターン
３ｄ  ハーフトーンパターン
３ｅ  ハーフトーンパターン
３ｆ〜３ｉ  遮光膜
３ｊ，３ｋ，３ｍ  遮光膜
３ｐ〜３ｒ  遮光膜
３ｓ  遮光パターン
３ｔ  遮光パターン
３ｕ  遮光膜
４ａ  マークパターン
４ｂ  マークパターン
５  装着部
５Ａ  領域
６ａ  レジスト膜
７ａ  透明導電膜
７ｂ  水溶性導電有機膜
８  半導体ウエハ
８ｓ  半導体基板
８ｃ１〜８ｃ３  半導体チップ
９ａ  絶縁膜
９ｂ  フィールド絶縁膜
９ｃ  ゲート絶縁膜
９ｄ  層間絶縁膜
９ｅ  ＳＯＧ膜
９ｆ  層間絶縁膜
１０ａ  導体膜
１０ａ１  導体膜パターン
１０ｂ  ゲート電極
１０ｃ  配線
１０ｄ  抵抗
１０ｅ  第１層配線
１０ｆ  導体膜パターン
１０ｇ  第２層配線
１０ｈ  第３層配線
１０ｉ〜１０ｋ  配線
１０ＶDD  電源配線
１０ＶSS  電源配線
１０ｍ  データ線
１０ｎ  導体膜パターン
１１ａ  レジスト膜
１１ａ１  レジストパターン
１２  縮小投影露光装置
１２ａ  光源
１２ｂ  フライアイレンズ
１２ｃ  照明形状調整アパーチャ
１２ｄ１，１２ｄ２  コンデンサレンズ
１２ｅ  ミラー
１２ｆ  投影レンズ
１２ｇ  マスク位置制御手段
１２ｈ  マスクステージ
１２ｉ  位置検出手段
１２ｊ  試料台
１２ｋ  Ｚステージ
１２ｍ  ＸＹステージ
１２ｎ  主制御系
１２ｐ１，１２ｐ２  駆動手段
１２ｑ  ミラー
１２ｒ  レーザ測長器
１３  半導体領域
１４  半導体領域
１５  コンタクトホール
１５ａ〜１５ｉ  コンタクトホール
１５ｊ  コンタクトホール
１５ｋ，１５ｍ，１５ｎ  コンタクトホール
１６ａ  光透過パターン
１６ｂ  光透過パターン
１６ｃ  光透過開口領域
１６ｄ  光透過開口領域
１６ｅ  光透過開口領域
１６ｆ  光透過パターン
１６ｇ〜１６ｊ  光透過パターン
１６ｋ  光透過パターン
１６ｍ，１６ｎ，１６ｐ〜１６ｒ  光透過パターン
１６ｓ  光透過パターン
１８  溝
１９  位相調整膜
２０  レジスト膜
２１  ハーフトーン膜
２１ａ  ハーフトーンパターン
２２ａ，２２ｂ  位相シフタ
２３  保護膜
２４  保護膜
２５  スルーホール
２６  入出力回路領域
２７ａ，２７ｂ  スルーホール
２８ａ〜２８ｅ  開口パターン
２００  マスク保持部
２００ａ  ３点ピン
２００ｂ  押し付けピン
２００ｍ  マークパターン
ＰＭ１〜ＰＭ３，ＰＭ４〜ＰＭ２１，ＰＭ２３，ＰＭ２４  フォトマスク
ＰＭ４１  第１のフォトマスク
ＰＭ４２  第２のフォトマスク
ＰＭ１９Ｃ  フォトマスク
ＰＭ１９Ｌ  フォトマスク
ＷＬ  ワード線
ＰＥ  ペリクル
ＰＥｆ  ペリクル張り付けフレーム
ＥＡ  アース
ＮＷＬ  ｎウエル
ＰＷＬ  ｐウエル
Ｑp  ｐＭＩＳ
Ｑn  ｎＭＩＳ
Ｄ１〜Ｄ３  素子転写領域
ＢＣ  基本セル
ＮＤ  ＮＡＮＤ回路
ＮＲ  ＮＯＲ回路
ＩＮＶ  インバータ回路
Ｒ１〜Ｒｎ  抵抗
Ｃ１〜Ｃｎ  コンデンサ
Ｔａ  端子
Ｔｂ１〜Ｔｂｎ  端子
Ｔｃ１〜Ｔｃ３  端子
Ｊ１，Ｊ２  接続部
【図１】
2004226995.tif 000003
【図２】
2004226995.tif 000004
【図３】
2004226995.tif 000005
【図４】
2004226995.tif 000006
【図５】
2004226995.tif 000007
【図６】
2004226995.tif 000008
【図７】
2004226995.tif 000009
【図８】
2004226995.tif 000010
【図９】
2004226995.tif 000011
【図１０】
2004226995.tif 000012
【図１１】
2004226995.tif 000013
【図１２】
2004226995.tif 000014
【図１３】
2004226995.tif 000015
【図１４】
2004226995.tif 000016
【図１５】
2004226995.tif 000017
【図１６】
2004226995.tif 000018
【図１７】
2004226995.tif 000019
【図１８】
2004226995.tif 000020
【図１９】
2004226995.tif 000021
【図２０】
2004226995.tif 000022
【図２１】
2004226995.tif 000023
【図２２】
2004226995.tif 000024
【図２３】
2004226995.tif 000025
【図２４】
2004226995.tif 000026
【図２５】
2004226995.tif 000027
【図２６】
2004226995.tif 000028
【図２７】
2004226995.tif 000029
【図２８】
2004226995.tif 000030
【図２９】
2004226995.tif 000031
【図３０】
2004226995.tif 000032
【図３１】
2004226995.tif 000033
【図３２】
2004226995.tif 000034
【図３３】
2004226995.tif 000035
【図３４】
2004226995.tif 000036
【図３５】
2004226995.tif 000037
【図３６】
2004226995.tif 000038
【図３７】
2004226995.tif 000039
【図３８】
2004226995.tif 000040
【図３９】
2004226995.tif 000041
【図４０】
2004226995.tif 000042
【図４１】
2004226995.tif 000043
【図４２】
2004226995.tif 000044
【図４３】
2004226995.tif 000045
【図４４】
2004226995.tif 000046
【図４５】
2004226995.tif 000047
【図４６】
2004226995.tif 000048
【図４７】
2004226995.tif 000049
【図４８】
2004226995.tif 000050
【図４９】
2004226995.tif 000051
【図５０】
2004226995.tif 000052
【図５１】
2004226995.tif 000053
【図５２】
2004226995.tif 000054
【図５３】
2004226995.tif 000055
【図５４】
2004226995.tif 000056
【図５５】
2004226995.tif 000057
【図５６】
2004226995.tif 000058
【図５７】
2004226995.tif 000059
【図５８】
2004226995.tif 000060
【図５９】
2004226995.tif 000061
【図６０】
2004226995.tif 000062
【図６１】
2004226995.tif 000063
【図６２】
2004226995.tif 000064
【図６３】
2004226995.tif 000065
【図６４】
2004226995.tif 000066
【図６５】
2004226995.tif 000067
【図６６】
2004226995.tif 000068
【図６７】
2004226995.tif 000069
【図６８】
2004226995.tif 000070
【図６９】
2004226995.tif 000071
【図７０】
2004226995.tif 000072
【図７１】
2004226995.tif 000073
【図７２】
2004226995.tif 000074
【図７３】
2004226995.tif 000075
【図７４】
2004226995.tif 000076
【図７５】
2004226995.tif 000077
【図７６】
2004226995.tif 000078
【図７７】
2004226995.tif 000079
【図７８】
2004226995.tif 000080
【図７９】
2004226995.tif 000081