(57)【要約】【課題】ＳＯＩ構造や歪みＳＧＯＩ基板を用いることによりＦＥＴ性能の向上が可能となるが、その製造方法は煩雑で複雑であり歩留まりの低下やコスト上昇等の問題を引き起こしていた。【解決手段】本発明では、Ｓｉとは格子間隔の異なる結晶性の金属酸化物を用いることにより、ＦＥＴ特性の改善とその製造工程の大幅な簡略化を可能とする、ＳＯＩ構造で、且つ、歪みＳｉチャネル層を有する電界効果トランジスタとその製造方法を提供する。【選択図】  図１
2004281594.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、この半導体基板上に形成され前記半導体基板と格子間隔の異なる第１の結晶質の金属酸化物層と、この第１の結晶質の金属酸化物層上に形成されたチャネル領域となる歪み半導体層と、このチャネル領域上に形成されたゲート絶縁膜とゲート電極と、前記チャネル領域の側部に配置され形成されたソース・ドレイン領域とを含むことを特徴とする電界効果トランジスタ。
【請求項２】
前記第１の結晶質の金属酸化物層上に形成され、前記第１の結晶質の金属酸化物層と同種の金属を含む第２の結晶質の金属酸化物層をさらに含むことを特徴とする請求項１記載の電界効果トランジスタ。
【請求項３】
前記半導体基板上に形成された非晶質層を含むことを特徴とする請求項１、２記載の電界効果トランジスタ。
【請求項４】
前記第１及び第２の結晶質の金属酸化物層は、少なくとも一種類以上の希土類元素を含む希土類酸化物からなることを特徴とする請求項１乃至３記載の電界効果トランジスタ。
【請求項５】
前記第１及び第２の結晶質の金属酸化物層は、Ｃｅ、Ｄｙ、Ｙ、Ｇｄ、Ｌａ、Ｐｒのいずれか一種類以上の金属元素を含むことを特徴とする請求項１乃至４記載の電界効果トランジスタ。
【請求項６】
半導体基板上に第１の金属酸化物層を形成する工程と、酸素を含む雰囲気中で熱処理を行い、前記金属酸化物層を結晶質とするとともに、前記半導体基板と前記金属酸化物層との間に非晶質層を形成する工程と、前記金属酸化物層上にチャネル領域となる半導体層を形成する工程と、前記チャネル領域上にゲート絶縁膜とゲート電極を形成する工程と、前記チャネル領域の側部に配置されるソース・ドレイン領域を形成する工程を含むことを特徴とする電界効果トランジスタの製造方法。
【請求項７】
前記第１の金属酸化物層上に前記金属酸化物層と同種の金属を含む第２の金属酸化物層をさらに堆積する工程と、この第２の金属酸化物層上にチャネル領域となる半導体層を形成する工程を含むことを特徴とする請求項６記載の電界効果トランジスタの製造方法。
【請求項８】
前記半導体基板上に第１の金属酸化物層を形成する工程において、前記金属酸化物層を前記半導体基板に直接接合させたことを特徴とする請求項７、８記載の電界効果トランジスタの製造方法。
【請求項９】
前記第１、第２の金属酸化物層は、少なくとも一種類以上の希土類元素を含む希土類酸化物からなることを特徴とする請求項６乃至８記載の電界効果トランジスタの製造方法。
【請求項１０】
前記第１、第２の金属酸化物層は、Ｃｅ、Ｄｙ、Ｙ、Ｇｄ、Ｌａ、Ｐｒのいずれか一種類以上の金属元素を含むことを特徴とする請求項６乃至９記載の電界効果トランジスタの製造方法。
【請求項１１】
前記半導体基板と前記第１の金属酸化物層との間に非晶質層を形成する熱処理において、雰囲気中の酸素分圧を１  ×１０−８  Ｔｏｒｒから１Ｔｏｒｒの範囲に設定したことを特徴とする請求項６乃至１０記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩ（Ｓｉ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）構造で、且つ、歪みＳｉチャネル層を有するＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）及びその製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩの高速化・高集積化は、スケーリング則によるＭＯＳＦＥＴの微細化により実現されてきた。スケーリング則は、ゲート絶縁膜の厚さやゲート長等のＭＯＳＦＥＴサイズを長さ方向と横方向で同時に縮小することで、微細化時に素子の特性を正常に保ち性能を上げることを可能にした。しかし、微細化が進み、ＭＯＳＦＥＴサイズが原子サイズに近づいているために、微細化の効果に物理的限界が見え始めており、微細化に代わる新たなＦＥＴの性能向上のための技術が模索されている。
【０００３】
より高性能なＦＥＴを実現する一つの手段として、ＳＯＩ（Ｓｉ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）技術がある。従来のバルクＳｉ上のＭＯＳＦＥＴと比較して、ＳＯＩデバイスでは動作速度の高速化、低消費電力化が可能である。ＭＯＳＦＥＴに利用されるＳＯＩ構造の作製方法としては、酸素イオン注入を用いるＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）と２種類のはり合わせ法（Ｕｎｉｂｏｎｄ、ＥＬＴＲＡＮ）という３つの手法が開発されている（非特許文献１参照）。ＳＩＭＯＸ法では、Ｓｉ基板に酸素イオン打ち込みを行った後、１３００℃程度の高温で３−６時間の熱処理を行い、ＳＯＩ構造が作製される。はり合わせ法では、Ｓｉ基板上にＩｎｓｕｌａｔｏｒとなる酸化膜（ＢＯＸ：Ｂｕｒｉｅｄ  ＯＸｉｄｅ）を形成し、支持用のＳｉ基板をはり合わせた後、チャネル層となる数１０  ｎｍから１００  ｎｍの厚みのＳｉを残してＳｉ基板を剥離するという工程が必要である。このように、従来の方法によりＳＯＩ構造を作製する場合には、煩雑で長時間の工程を必要とする。また、煩雑な工程はＦＥＴ形成プロセス歩留まりの低下をも引き起こし、コスト上昇は深刻な問題となっていた。
【０００４】
ＦＥＴ特性を向上させる他の手段として、Ｓｉに応力を加えた歪みＳｉチャネルを用いる方法がある。歪みＳｉ−ＦＥＴでは、バンド構造の変化などに起因するキャリアの移動度の向上が報告されている（非特許文献２参照）。ｎ−ＭＯＳＦＥＴの場合には、チャネル層のＳｉに引っ張り応力を与えることにより電子の移動度を高めることが可能である。一方、ｐ−ＭＯＳＦＥＴの場合には、チャネル層のＳｉに引っ張り応力、または、圧縮応力のどちらでもよいが、応力を与えることにより正孔の移動度を高めることが可能である。
【０００５】
歪みＳｉを得るためには、Ｓｉより格子定数がわずかに大きいＳｉＧｅ層を作製し、その上に薄膜Ｓｉ層を積層する方法が用いられている。当初は、Ｇｅ原子を３０％程度混ぜたＳｉＧｅ層をＳｉ基板上に成長し、その上に歪みＳｉ層が形成されていた（非特許文献３、４参照）。しかし、この方法ではＳｉＧｅの格子を緩和させるために数μｍ程度の厚さにまで積層させる必要があり、成膜に時間が掛かるという難点があった。さらに、Ｓｉ基板上に積層したＳｉＧｅ層が転位の発生を伴って緩和しているため、多くの貫通転位がＳｉチャネル層にまで伝搬して結晶品質が低下するという問題があった。このような問題点を解決するために、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）を用いて、ＳｉＧｅ層に埋め込み酸化層を形成したＳＧＯＩ（ＳｉＧｅ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板が提案されている（非特許文献５参照）。この方法を用いて作製したＭＯＳＦＥＴの断面構造を図２７に示す。まず、Ｓｉ基板２１上にＧｅ組成を傾斜させながら、Ｇｅ組成１０％〜４０％程度のＳｉＧｅ層２２を形成する。次に、この試料に酸素イオンを注入した後、１３５０℃で６時間の熱処理を行う。このＳＩＭＯＸ工程により、ＳｉＧｅ層中に厚さ１００  ｎｍの埋め込み酸化膜（ＳｉＯ２）２３が形成されるとともに、格子歪みが緩和されたＳｉＧｅ層２４が形成されてＳＧＯＩ基板となる。続いて、このＳＧＯＩ基板の表面を溶液処理して水素終端させて、ＳｉＧｅバッファ層２５を堆積したのち、歪みＳｉチャネル層２６が形成される。ＳｉＧｅ層２４の薄膜化とＧｅ濃度の高濃度化のために、ＳＩＭＯＸ工程の後に、さらに熱酸化を行う方法も提案されている（非特許文献６参照）。続いて、ゲート絶縁膜（ＳｉＯ２）２８とゲート電極２９、及び、ソース・ドレイン領域２７ａ、２７ｂを形成することにより、ＳＧＯＩ基板上のＭＯＳＦＥＴが完成する。
【０００６】
上記のような方法で作製したＳＧＯＩ基板上のｎ−ＭＯＳＦＥＴ、ｐ−ＭＯＳＦＥＴの特性が理論的、実験的に報告されている（非特許文献２参照）。このなかで、歪みを持たないＳｉをチャネル層に用いたＭＯＳＦＥＴにおける移動度に対するＳＧＯＩ基板上に作製した歪みＳｉをチャネル層に用いたＭＯＳＦＥＴにおける移動度の向上の割合（移動度の向上率）が、ＳＧＯＩ基板におけるＧｅ組成の関数として示されている。ｎ−ＭＯＳＦＥＴでは、Ｇｅ組成の増加とともに電子移動度の向上率は増加し、Ｇｅ組成が１５％以上では向上率はほぼ１．６で飽和することが理論的に予想されている。実際に作製した歪みＳｉ−ＭＯＳＦＥＴでも電子移動度の向上率は１．５から１．８の値を示し、理論値と実験値は良い一致を示している。一方、ｐ−ＭＯＳＦＥＴでは理論的には正孔移動度の向上率はＧｅ組成にほぼ比例して増加し、Ｇｅ組成が３０％では２．４程度になると予想されている。しかし、実験的にはＧｅ組成３０％のｐ−ＭＯＳＦＥＴにおける正孔移動度の向上率は１．５程度しか得られておらず、その原因はわかっていない。また、ＳＧＯＩ基板ではＳｉに引張り歪みのみしか与えることができないので、圧縮歪みによる正孔移動度の変化については調べられていない。
【０００７】
ＳＧＯＩ基板を用いて歪みＳｉ層を作製するには、上記のような煩雑で長時間の工程を必要とする。また、煩雑な工程はＦＥＴ形成プロセス歩留まりの低下をも引き起こし、コスト上昇は深刻な問題である。また、ｎ−ＭＯＳＦＥＴでは理論予測に近い電子移動度の向上が実験的に得られているが、ｐ−ＭＯＳＦＥＴでは実験的に得られた正孔移動度の向上率は理論予測より劣っているという問題がある。さらに、歪みＳｉ層の薄膜化が進むと、ＳｉＧｅ層から拡散したＧｅによる散乱の効果が顕著になりキャリア移動度が劣化するといった問題も抱えている。
【０００８】
【非特許文献１】
米原、近江、中山、坂口、佐藤、山方、柳田、柿崎、応用物理  ７１巻、１１０２（２００２）．
【非特許文献２】
Ｓ．  Ｔａｋａｇｉ，  ＩＥＩＣＳ  Ｔｒａｎｓ．  Ｅｌｅｃｔｒｏｎ．  Ｅ８５−Ｃ，  １０６４（２００２）．
【非特許文献３】
Ｇ．  Ａｂｓｔｒｅｉｔｅｒ，  Ｈ．  Ｂｒｕｇｇｅｒ，  Ｔ．  Ｗｏｌｆ，  Ｈ．  Ｊｏｒｋｅ  ａｎｄ  Ｈ．  Ｊ．  Ｈｅｒｚｏｇ，  Ｐｈｙｓ．  Ｒｅｖ．  Ｌｅｔｔ．  ５４，  ２４４１  （１９８５）．
【非特許文献４】
Ｄ．  Ｋ．  Ｎａｙａｋ，  Ｊ．  Ｃ．  Ｓ．  Ｗｏｏ，  Ｊ．  Ｓ．  Ｐａｒｋ，  Ｋ．  Ｌ．  Ｗａｎｇ  ａｎｄ  Ｋ．  Ｐ．  ＭａｃＷｉｌｌｉａｍｓ，  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  ６２，  ２８５３  （１９９３）．
【非特許文献５】
杉山、応用物理  ６９巻、１３１５（２０００）．
【非特許文献６】
Ｔ．  Ｔｅｚｕｋａ，  Ｎ．  Ｓｕｇｉｙａｍａ，  Ｔ．  Ｍｉｚｕｎｏ，  Ｍ．  Ｓｕｚｕｋｉ  ａｎｄ  Ｓ．  Ｔａｋａｇｉ，  Ｅｘｔ．  Ａｂｓｔ．  Ｉｎｔ．  Ｃｏｎｆ．  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｅｖｉｃｅｓ  ａｎｄ  Ｍａｔｅｒｉａｌｓ，  Ｓｅｎｄａｉ，  ｐ．４７２（２０００）．
【０００９】
【発明が解決しようとする課題】
上記のように、ＬＳＩ性能のさらなる向上を目指して、ＳＯＩ構造や歪Ｓｉ−ＦＥＴのようにトランジスタ構造に新しい工夫が導入されている。しかし従来型のＳＯＩ構造やＳＧＯＩ基板を用いた作製方法では、ＦＥＴ形成工程が煩雑化・複雑化するために歩留まりが低下しコスト上昇等の問題を引き起こしている。また、ＳＧＯＩ基板上に作製した歪みＳｉチャネル層のｐ−ＭＯＳＦＥＴでは実験的に得られた正孔移動度の向上率は理論予測より劣っているという問題がある。さらに、歪みＳｉ層の薄膜化に伴い、ＳｉＧｅ層から拡散したＧｅによる散乱の効果が顕著になり、キャリア移動度が劣化するといった問題も抱えていた。
【００１０】
本発明は、上記事情を考慮してなされたものであって、ＳＯＩ構造で、且つ、歪みＳｉチャネル層を有する電界効果トランジスタの製造方法に係り、Ｓｉとは格子間隔の異なる結晶性の金属酸化物を用いることにより、ＦＥＴ特性の改善とその製造工程の大幅な簡略化を可能とする電界効果トランジスタ及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の発明は、半導体基板と、この半導体基板上に形成され前記半導体基板と格子間隔の異なる第１の結晶質の金属酸化物層と、この第１の結晶質の金属酸化物層上に形成されたチャネル領域となる歪み半導体層と、このチャネル領域上に形成されたゲート絶縁膜とゲート電極と、前記チャネル領域の側部に配置され形成されたソース・ドレイン領域とを含むことを特徴とする電界効果トランジスタである。
【００１２】
また、本発明の第２の発明は、前記第１の結晶質の金属酸化物層上に形成され、前記第１の結晶質の金属酸化物層と同種の金属を含む第２の結晶質の金属酸化物層をさらに含むことを特徴とする電界効果トランジスタである。
【００１３】
また、本発明の第３の発明は、前記半導体基板上に形成された非晶質層を含むことを特徴とする電界効果トランジスタである。
【００１４】
また、本発明の第４の発明は、前記第１及び第２の結晶質の金属酸化物層は、少なくとも一種類以上の希土類元素を含む希土類酸化物からなることを特徴とする電界効果トランジスタである。
【００１５】
また、本発明の第５の発明は、前記第１及び第２の結晶質の金属酸化物層は、Ｃｅ、Ｄｙ、Ｙ、Ｇｄ、Ｌａ、Ｐｒのいずれか一種類以上の金属元素を含むことを特徴とする電界効果トランジスタである。
また、本発明の第６の発明は、半導体基板上に第１の金属酸化物層を形成する工程と、酸素を含む雰囲気中で熱処理を行い、前記金属酸化物層を結晶質とするとともに、前記半導体基板と前記金属酸化物層との間に非晶質層を形成する工程と、前記金属酸化物層上にチャネル領域となる半導体層を形成する工程と、前記チャネル領域上にゲート絶縁膜とゲート電極を形成する工程と、前記チャネル領域の側部に配置されるソース・ドレイン領域を形成する工程を含むことを特徴とする電界効果トランジスタの製造方法である。
【００１６】
また、本発明の第７の発明は、前記第１の金属酸化物層上に前記金属酸化物層と同種の金属を含む第２の金属酸化物層をさらに堆積する工程と、この第２の金属酸化物層上にチャネル領域となる半導体層を形成する工程を含むことを特徴とする電界効果トランジスタの製造方法である。
【００１７】
また、本発明の第８の発明は、前記半導体基板上に第１の金属酸化物層を形成する工程において、前記金属酸化物層を前記半導体基板に直接接合させたことを特徴とする電界効果トランジスタの製造方法である。
【００１８】
また、本発明の第９の発明は、前記第１、第２の金属酸化物層は、少なくとも一種類以上の希土類元素を含む希土類酸化物からなることを特徴とする電界効果トランジスタの製造方法である。
【００１９】
また、本発明の第１０の発明は、前記第１、第２の金属酸化物層は、Ｃｅ、Ｄｙ、Ｙ、Ｇｄ、Ｌａ、Ｐｒのいずれか一種類以上の金属元素を含むことを特徴とする電界効果トランジスタの製造方法である。
【００２０】
また、本発明の第１１の発明は、前記半導体基板と前記第１の金属酸化物層との間に非晶質層を形成する熱処理において、雰囲気中の酸素分圧を１  ×１０−８  Ｔｏｒｒから１Ｔｏｒｒの範囲に設定したことを特徴とする電界効果トランジスタの製造方法である。
【００２１】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
（第１実施形態）
本発明の第１の実施形態によるＭＯＳＦＥＴの断面構造を図１に示す。この実施形態によるＭＯＳＦＥＴは、Ｓｉからなる半導体基板１上に非晶質層２を介して結晶性の金属酸化物３が形成され、この表面にチャネル層４が形成され、このチャネル層４の両側に、チャネル層４と導電型が異なるソース領域５ａおよびドレイン領域５ｂが形成された構成となっている。また、チャネル層４上にはＳｉＯ２などの酸化物からなるゲート絶縁膜６が形成されている。金属酸化物３の格子間隔がＳｉとは異なるため、チャネル層４におけるＳｉは金属酸化物３から応力を受けて歪みＳｉ層が形成されている。ゲート絶縁膜６上には、ポリシリコンや金属などからなるゲート電極７が形成されている。つまり、本実施形態においては、チャネル層４におけるＳｉの格子間隔は半導体基板１におけるＳｉの格子間隔と異なるように構成されている。
【００２２】
次に、本発明によるｎ−ＭＯＳＦＥＴの製造方法について図２乃至図４を参照して説明する。まず、図２（ａ）に示すように、（００１）面方位を持つＳｉ基板１の表面を、例えば、希フッ酸処理により水素で終端化して電子ビーム蒸着装置に導入し、基板温度を例えば５００℃とし、Ｌａ２Ｏ３を蒸着源として非晶質の金属酸化物３であるＬａ２Ｏ３を２０  ｎｍ蒸着した。酸素分圧を１×１０−７  Ｔｏｒｒに精密に制御することにより、Ｌａ２Ｏ３の膜質を向上させた。このとき、Ｓｉ基板１と金属酸化物３との間には、Ｓｉ基板１の表面が酸化されてＳｉＯ２層０．５  ｎｍが形成されていることを透過型電子顕微鏡（ＴＥＭ）で確認した。Ｓｉは酸素と反応してＳｉＯ２を形成しやすく、金属酸化物をＳｉ上に堆積するとこのようなＳｉＯ２やシリケートなどの非晶質の界面層が形成されることが知られている。
【００２３】
次に、このＳｉ基板１をアニール炉に導入し、雰囲気ガスは窒素ガスをベースとして酸素分圧を１×１０−３  Ｔｏｒｒに設定し、例えば、９００℃で３０秒の急速加熱処理を行った。この処理を行うことにより、非晶質であった金属酸化膜３は、Ｌａ２Ｏ３単結晶である結晶質に変化した。非晶質のＬａ２Ｏ３は、界面Ｓｉの格子配置を核として結晶化が進行し単結晶となる。Ｌａ２Ｏ３では格子点のエネルギーが低い、つまり、非晶質の状態であるより結晶質となり格子点にＬａ原子が存在するほうがエネルギー的に安定なために、適切な熱処理条件を選定すると単結晶Ｌａ２Ｏ３に相変化させることが可能である。これは、本発明者らの実験により始めて明らかとなったことである。
【００２４】
ここでは、熱処理を行う前の図２（ａ）の状態における金属酸化物３が非晶質である例を示したが、金属酸化物全体が非晶質になっている必要はなくその一部に結晶質が含まれていてもよい。金属酸化物３に結晶質部分が含まれているときは、その結晶質の格子配置と界面Ｓｉの格子配置の両方を核として結晶化が進み単結晶となる。また、熱処理前の金属酸化物３は多結晶膜やエピタキシャル膜のような結晶質であってもよい。熱処理前に金属酸化物３が結晶質である場合は、熱処理によってもその結晶性は保たれており、結晶質における格子配置に基づき単結晶となる。さらに、熱処理前の金属酸化物３は単結晶であってよく、熱処理により単結晶性は変化しない。
【００２５】
図２（ｂ）に示すように、熱処理により非晶質であった金属酸化膜３がＬａ２Ｏ３単結晶になるとともに、Ｓｉ基板１と金属酸化物３との間には非晶質である酸化膜（ＳｉＯ２）２が１０  ｎｍ形成された。もともと、Ｓｉ基板１と金属酸化物３との間にはＳｉＯ２層０．５  ｎｍが存在したが、熱処理により雰囲気ガス中からＬａ２Ｏ３を通過して界面に拡散してＳｉと結合しＳｉＯ２となるため、その厚さが１０  ｎｍに増加したものである。これは、Ｌａ２Ｏ３が余剰な酸素を透過させやすいという性質を持つためである。Ｓｉ基板１と金属酸化物３との間に形成される非晶質層は、熱処理温度が高い場合やアニール時間が長いときには、金属酸化物の金属元素を数％程度含むシリケート（例えば、Ｌａシリケート）となる場合もある。つまり、非晶質のＬａ２Ｏ３を少なくとも酸素を含む雰囲気中で熱処理を行うことにより、金属酸化膜の単結晶化と非晶質の酸化膜やシリケートの形成を同時に行うことが可能であるということが明らかとなった。
【００２６】
Ｌａ２Ｏ３の単結晶はＣ−希土類構造を持つ立方晶となる。Ｃ−希土類構造の単位格子は陰イオンが欠けた８個のホタル石構造の単位格子を組み合せによって構成されている。Ｃ−希土類構造を持つ酸化物はＡ２Ｏ３型となり、８個すべてのホタル石構造の単位格子から対角線上にある２個の酸素イオンが抜けている。バルクＬａ２Ｏ３の格子定数は１．１４  ｎｍである。この１／２の値をＳｉの格子定数（０．５４３  ｎｍ）と比較すると、バルクＬａ２Ｏ３の格子定数はＳｉより約５％大きい。熱処理を行った後の図２（ｂ）の状態におけるＬａ２Ｏ３の格子定数を微少角入射Ｘ線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価したところ、Ｌａ２Ｏ３の界面に平行方向の格子定数はＳｉに対して＋１．３％であり、界面に垂直方向の格子定数はＳｉに対して８％大きくなっていることが確認された。Ｌａ２Ｏ３は完全には緩和した状態にはならず、基板であるＳｉからの影響を受けて圧縮歪みを受けていることがわかった。これは、Ｌａ２Ｏ３の厚みが２０  ｎｍと薄く、結晶化する際の核となったＳｉの格子定数の影響が残留しているためである。Ｓｉ基板１と金属酸化物３との間に形成される非晶質がＬａシリケートとなった場合でも、Ｌａ２Ｏ３が圧縮歪みを受けているという状態は酸化膜（ＳｉＯ２）の場合と同じであった。
【００２７】
本実施形態では、金属酸化物３であるＬａ２Ｏ３を２０  ｎｍ蒸着しているが、この金属酸化物の厚さの選定は重要である。薄すぎる場合には単結晶化しても、その上に形成したＳｉに十分な歪みを与えることができない。一方、厚すぎる場合には、熱処理により単結晶化ができない。先に説明したように、非晶質のＬａ２Ｏ３は界面Ｓｉの格子配置を核として結晶化が進行し単結晶となる。しかし、非晶質層が厚いときには非晶質層の内部でも結晶核が形成されてしまうため、単結晶とはならず結晶方位の異なるグレインが存在することになる。実験結果より、熱処理前の金属酸化物３が非晶質の場合、その適切な厚さの範囲は、１０  ｎｍから１００  ｎｍであることが明らかとなった。
【００２８】
次に、図２（ｃ）に示すように、ＣＶＤ法を用いて金属酸化物３（Ｌａ２Ｏ３）上にチャネル層４となるＳｉを７０  ｎｍエピタキシャル成長させた。このような比較的厚いＳｉチャネル層を用いた場合、チャネル層のすべては空乏化せず、一部分だけが空乏化するので、部分空乏型素子と呼ばれる。このときのチャネル層４におけるＳｉの界面に平行方向の格子定数はＬａ２Ｏ３の界面に平行方向の格子定数と等しくなり、Ｓｉには＋１．３％の引張り歪みがあることが確認された。これは、Ｓｉより格子定数の大きいＬａ２Ｏ３とチャネル層のＳｉとの結合によりＳｉの格子に引張り応力が加わるためである。
【００２９】
次に、Ｓｉ基板１上に素子分離領域８を形成した後（図３（ｄ）参照）、ゲート絶縁膜６となるＳｉＯ２  （例えば、２  ｎｍ）とゲート電極７となるポリシリコン膜を全面に堆積する（図３（ｅ）参照）。続いて、図３（ｆ）に示すように、ゲート絶縁膜６およびポリシリコン膜７を、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル層４上のゲート絶縁膜６とゲート電極７を加工する。その後、ゲート電極７をマスクとしてイオン注入と熱工程を行うことにより、砒素元素を不純物導入したソース・ドレイン領域５ａ、５ｂを形成する（図３（ｆ）参照）。さらに、ＣＶＤ法によりＳｉＯ２膜９を全面に堆積する（図４（ｇ）参照）。次に、図４（ｈ）に示すように、ソース・ドレイン領域５ａ、５ｂ上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極１０ａ、１０ｂおよびゲート電極１１が形成され、ｎ−ＭＯＳＦＥＴが完成する。ＳＯＩ構造のＦＥＴでは基板浮遊効果により、閾値電圧の変動やドレイン電流のドレイン電圧依存性（Ｉｄ−Ｖｄ特性）にキンクを生じる場合がある。基板浮遊効果を除去するためには、ボディコンタクトを設置することが有効である。本実施形態では記述していないが、必要に応じて、ボディコンタクトを設置してもよい。
【００３０】
今回我々が発明した図２乃至図４に示した製造方法で作製したＬａ２Ｏ３上のｎ−ＭＯＳＦＥＴと、従来の方法でＳＧＯＩ基板上に作製された図２７に示すようなｎ−ＭＯＳＦＥＴの特性を比較した。ＳＧＯＩ基板におけるＧｅ組成は３０％とした。チャネル層Ｓｉの歪み量は＋１．３％であり、上記の方法で作製したＬａ２Ｏ３上のＳｉチャネルにおける歪み量と同じである。図５にユニバーサルカーブと比較してＳＧＯＩ基板上に作製した歪みＳｉ−ＭＯＳＦＥＴと本発明によるＬａ２Ｏ３上に作製した歪みＳｉ−ＭＯＳＦＥＴにおける実効電界強度と電子移動度の関係を示す。ＳＧＯＩ基板上のＭＯＳＦＥＴではユニバーサルカーブに対する電子移動度の向上率は１．６であった。一方、図５に示すようにＬａ２Ｏ３上のＭＯＳＦＥＴでは向上率はさらに高く、１．８であることがわかった。
【００３１】
チャネル層の歪み量が同じであるにも拘らず、Ｌａ２Ｏ３上のＭＯＳＦＥＴの方がユニバーサルカーブに対する電子移動度の向上率が高い要因について微少角入射Ｘ線回折法を用いて調べた。その結果、チャネル層における歪みＳｉの結晶性に違いがあることがわかった。ＳＧＯＩ基板上のＭＯＳＦＥＴにおける歪みＳｉ層の（２２０）面におけるＸ線回折スペクトルの半値幅は０．１８°であった。一方、Ｌａ２Ｏ３上のＭＯＳＦＥＴにおける歪みＳｉ層の半値幅は０．１３°と狭いことがわかった。つまり、ＳＧＯＩ基板上の歪みＳｉ層では、ＳｉＧｅ層が転位の発生を伴って緩和しているため貫通転位の一部がＳｉチャネル層にまで伝搬して結晶性が低下していた。本発明による方法では、結晶性の高いＬａ２Ｏ３の実現が可能であり、その上に形成したＳｉにも転位が発生することがなく高い結晶性が得られるため、Ｘ線回折の半値幅が非常に狭いことがわかった。このように、Ｌａ２Ｏ３上のＭＯＳＦＥＴにおける歪みＳｉ層の結晶性が高いことに起因して、図５に示すような高い電子移動度の向上率が実現できることが明らかとなった。また、寿命試験から、Ｌａ２Ｏ３上のＭＯＳＦＥＴは高い信頼性を有することも確かめられた。
【００３２】
従来の技術で述べたように、ＳＩＭＯＸ工程を用いたＳＯＩ構造やＳＧＯＩ基板の作製方法では、埋め込み酸化膜を形成するためにＳｉＧｅ層に酸素イオンを注入した後、約１３００℃で６時間程度という高温、且つ、長時間の熱処理を行う必要があった。一方、本発明による製造方法によれば、酸素イオンを注入する必要はなく、酸素を含む雰囲気中で熱処理を行い、例えば、９００℃、３０秒という比較的低温で、且つ、非常に短い時間で金属酸化膜の結晶化と酸化膜の形成を同時に行うことができる。ＳＯＩ構造で、且つ、歪みＳｉチャネル層を有するＦＥＴ形成プロセスの大幅な簡便化と時間短縮が可能であり、コストの低減を図れることは明白である。また、金属酸化膜の結晶性を高めることによりその上に形成するチャネル層の歪みＳｉにおける結晶性も向上し、ＦＥＴ特性の大幅な改善も可能となる。後述するように、この製造方法における大きなポイントは、金属酸化物の選定と熱処理を行う雰囲気中の酸素分圧の設定にある。
【００３３】
本発明の第１の実施形態では、金属酸化物としてＬａ２Ｏ３を例にして述べたが、希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることが望ましいことがわかった。希土類酸化物は、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、熱処理により高い単結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。希土類金属酸化物のなかで、どの金属酸化物を選定するかは、Ｓｉに引っ張り応力を与えたいのか、圧縮応力を与えたいのかによる。ｎ−ＭＯＳＦＥＴを作製する場合には、引っ張り応力が加わったＳｉにおいて電子の移動度が向上するので、Ｓｉより格子定数の大きな金属酸化物を選定する。例えば、希土類元素を１種類のみ含む希土類金属酸化物では、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３を用いることができる。一方、ｐ−ＭＯＳＦＥＴを作製する場合には、引っ張り、または、圧縮のどちらの応力においても正孔の移動度は向上するので、Ｓｉと格子定数の異なる金属酸化物を選定すればよい。また、与えたい応力に応じて、金属酸化物の格子定数を選定する。引っ張り歪みを与えたい場合には、例えば、希土類元素を１種類のみ含む希土類金属酸化物では、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３を用いることができる。圧縮歪みを与えたい場合には、例えば、希土類元素を１種類のみ含む希土金属類酸化物では、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＣｅＯ２、Ｇｄ２Ｏ３、Ｄｙ２Ｏ３、Ｔｂ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｙｂ２Ｏ３、Ｌｕ２Ｏ３を用いることができる。１種類のみの金属元素を含む金属酸化物で所望の格子定数と応力を実現できないときには、２種類以上の金属元素を含む金属酸化物を用いればよい。例えば、ＥｕとＤｙの２元素を含む（ＥｕｘＤｙ１−ｘ）２Ｏ３を用いることにより、金属酸化物のＳｉに対する格子定数の変化を０から−１．８％の間で任意に変化させることができる。また、結晶性の金属酸化物はＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉｘＺｒ１−ｘ）Ｏ３、ＳｒＣｅＯ３、ＢａＺｒＯ３などのペロブスカイト構造を持つ酸化物でも良い。これらのぺロブスカイト構造酸化物では、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。また、Ｓｒ（ＴｉｘＺｒ１−ｘ）Ｏ３を例にとるとＴｉとＺｒの比ｘを制御することにより格子定数の制御が可能であり、所望の歪み量に合わせて組成を決定する。さらに、本発明では金属酸化物に窒素が添加された金属酸窒化物も用いることができる。
【００３４】
次に、熱処理を行う雰囲気中の酸素分圧について説明する。第１の実施形態においては、Ｌａ２Ｏ３は窒素ガスをベースとして酸素分圧を１×１０−３  Ｔｏｒｒに設定して熱処理を行った。Ｌａ２Ｏ３における熱処理時の酸素分圧と形成される非晶質ＳｉＯ２層の厚さの関係を図６に示す。熱処理温度は９００℃、熱処理時間は３０  ｓとした。酸素分圧に対するＳｉＯ２層形成の様子は、（Ａ）酸素分圧＜１×１０−８  Ｔｏｒｒ、（Ｂ）酸素分圧：１×１０−３〜１  Ｔｏｒｒ、（Ｃ）酸素分圧＞１  Ｔｏｒｒの３つの領域に分けることができる。（Ａ）領域では、図７（ａ）に示すように、酸素分圧が低いために、Ｓｉ基板１とＬａ２Ｏ３層３との界面に拡散する酸素の絶対量も少なくＳｉＯ２層は形成されない。領域（Ｂ）では、酸素分圧が適当なためＳｉ基板１とＬａ２Ｏ３層３との界面に均一にＳｉＯ２層２が形成されるのが確認され、その厚さは酸素分圧の上昇とともに厚くなっていった（図７（ｂ）参照）。このとき、熱処理温度が１０００℃以上の場合には、界面層２は非晶質のＬａシリケートとなる。熱処理の温度としては、シリサイドを形成させないために、５００〜１２００℃の範囲に設定することが望ましいことが実験的に確認された。一方、領域（Ｃ）では酸素の分圧が高すぎるために、Ｌａ２Ｏ３とＳｉとの反応が起こり界面には島状のＬａシリケートの結晶核４が部分的に形成され、界面の平坦性が極めて劣化することが明らかとなった（図７（ｃ）参照）。以上、述べたように、熱処理時における酸素分圧を１×１０−８  Ｔｏｒｒから１  Ｔｏｒｒの範囲に設定することにより、界面を平坦に保ったまま良質のＳｉＯ２層またはシリケート層などの非晶質層を形成できることがわかった。特に、希土類酸化物を金属酸化物として用いたときには、この範囲に酸素分圧を設定することが望ましいことが明らかとなった。最適な熱処理時間は、熱処理温度と用いる金属酸化物の種類により決まる。熱処理温度を５００〜１２００℃に設定した場合には、熱処理時間はおおよそ３０秒から２０分の間に設定することが好ましいことがわかった。
【００３５】
また、結晶性の金属酸化物はＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉｘＺｒ１−ｘ）Ｏ３、ＳｒＣｅＯ３、ＢａＺｒＯ３などのペロブスカイト構造を持つ酸化物でも良いことを述べた。このようなペロブスカイト構造を持つ酸化物を用いた場合には、熱処理時における適当な酸素分圧の範囲は広く、１×１０−８  Ｔｏｒｒから１０  Ｔｏｒｒ程度まで界面の平坦性を保ったままＳｉＯ２層の形成が可能であった。適当な酸素分圧は用いる金属酸化物の種類や組成により若干異なる。
【００３６】
第１の実施形態では、結晶性の金属酸化物の成膜方法として、電子ビーム蒸着法を用いた場合を示したが、成膜方法はＣＶＤ法、スパッタ法、分子線エピタキシー（ＭＢＥ）法など他の成膜方法を用いてもよい。また、ゲート絶縁膜６としてはＳｉＯ２を用いたが、Ｈｆシリケート、Ｚｒシリケート、ＨｆＳｉＯＮ、ＺｒＳｉＯＮなど非晶質の高誘電体ゲート絶縁膜を用いることも可能である。また、結晶性の金属酸化物を用いてもよい。例えば、歪みＳｉ層にエピタキシャル成長したＬａ２Ｏ３の単結晶を用いてゲート絶縁膜とすることも出来る。この場合、チャネル層のＳｉはゲート絶縁膜からも引っ張り応力を受けることになり、より高い信頼性が期待できる。また、ゲート電極７としてはポリシリコン膜を用いたが、ＴｉＮやＷＳｉｘなどを用いたメタル電極でもよい。
（第２実施形態）
次に、本発明の第２の実施形態によるｎ−ＭＯＳＦＥＴの製造方法について図８乃至図１０を参照して説明する。まず、図８（ａ）に示すように、（１１１）面方位を持つＳｉ基板１の表面を、例えば、希フッ酸処理により水素で終端化して電子ビーム蒸着装置に導入し、基板温度を例えば５００℃とし、Ｐｒ６Ｏ１１を蒸着源として結晶質の金属酸化物３ａであるＰｒ２Ｏ３を２０  ｎｍ蒸着した。このとき、酸素分圧を１×１０−６  Ｔｏｒｒに精密に制御することにより、Ｐｒ２Ｏ３の配向性を高めて結晶性を向上させた。Ｓｉ基板１と金属酸化３ａとの間には、Ｓｉ基板１の表面が酸化されてＳｉＯ２層０．５  ｎｍが形成されていた。微少角入射Ｘ線回折評価より、Ｐｒ２Ｏ３層は（１１１）方向に配向した単結晶であり、径５０  ｎｍ〜１００  ｎｍ程度のグレインを持つことを確認した。また、微少角入射Ｘ線回折法と透過型電子顕微鏡による電子線回折パターンの解析から格子定数を評価したところ、Ｐｒ２Ｏ３の界面に平行方向の格子定数はＳｉの格子定数と同じであるが、Ｐｒ２Ｏ３の界面に垂直方向の格子定数はＳｉに対して約３％大きくなっていた。Ｃ−希土類構造を持つのバルクＰｒ２Ｏ３の格子定数は１．１０４  ｎｍである。この１／２の値をＳｉの格子定数と比較すると、バルクＰｒ２Ｏ３の格子定数はＳｉより約１．７％大きいことに起因する。つまり、Ｐｒ２Ｏ３の界面に平行方向の格子定数はＳｉとの結合によりＳｉから応力を受けて縮むが、一方、界面に垂直方向の格子定数は、平行方向に縮む分を含めて伸びるため、バルクの格子定数差（１．７％）より伸び分は大きく約３％となる。この状態においては金属酸化物３ａにはＳｉから応力が働き、Ｐｒ２Ｏ３には圧縮歪みが掛かっている。
【００３７】
次に、このＳｉ基板１をアニール炉に導入し、雰囲気ガスは窒素ガスをベースとして酸素分圧を１×１０−２  Ｔｏｒｒに設定し、例えば、８００℃で６０秒の急速加熱処理を行った。この処理を行うことにより、Ｓｉ基板１と金属酸化物３ａとの間には、非晶質である酸化膜（ＳｉＯ２）２が１２  ｎｍ形成された（図８（ｂ）参照）。もともと、Ｓｉ基板１と金属酸化物３ａとの間にはＳｉＯ２層０．５  ｎｍが存在したが、この熱処理により雰囲気ガス中から酸素がＰｒ２Ｏ３を通過して界面に拡散してＳｉと結合しＳｉＯ２となるため、その厚さが１２  ｎｍに増加した。Ｐｒ２Ｏ３が余剰な酸素を透過させやすいという性質を持つためである。この熱処理によってもＰｒ２Ｏ３の単結晶性は保たれており、Ｐｒ２Ｏ３の界面に平行方向の格子定数はＳｉに対して＋０．７％であり、界面に垂直方向の格子定数はＳｉに対して２％大きくなっていることが確認された。これは、非晶質である酸化膜２が導入されることにより、基板ＳｉとＰｒ２Ｏ３との結合が切れるために、Ｐｒ２Ｏ３が内包していた歪みの一部が緩和されてバルクの格子定数に近づくためである。しかし、Ｐｒ２Ｏ３の厚みが２０  ｎｍと薄く、Ｓｉの格子定数の影響が残留しているために、Ｐｒ２Ｏ３は完全には緩和せず圧縮歪みが一部残留している。Ｓｉ基板１と金属酸化物３ａとの間に形成される非晶質である層は、アニール温度が高い場合やアニール時間が長いときには、金属酸化物の金属元素を数％程度ふくむシリケート（例えば、Ｐｒシリケート）となる場合があるが、金属酸化物の格子定数の緩和が起こるという効果は酸化膜（ＳｉＯ２）と同じであった。
【００３８】
次に、この基板を再び電子ビーム蒸着装置に導入し、基板温度を例えば５００℃とし、Ｐｒ６Ｏ１１を蒸着源として結晶質の金属酸化物３ｂであるＰｒ２Ｏ３を１００  ｎｍ蒸着した。このとき、酸素分圧を１×１０−６  Ｔｏｒｒに精密に制御することにより、Ｐｒ２Ｏ３の単結晶性を保って成膜できる。Ｐｒ２Ｏ３を合計の膜厚で１２０  ｎｍ積層した後の図８（ｃ）の状態における表面近傍のＰｒ２Ｏ３の格子定数を微少角入射Ｘ線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価したところ、Ｐｒ２Ｏ３の界面に平行方向の格子定数はＳｉに対して＋１．７％であり、界面に垂直方向の格子定数もＳｉに対して＋１．７％であることが確認された。Ｐｒ２Ｏ３を厚膜化することにより、完全に格子緩和した状態になっていることを示している。Ｓｉとの格子定数差があまり大きくない金属酸化物を用いる場合にはチャネル層のＳｉに十分な歪みを与えるためには、金属酸化物を完全に緩和させることが重要である。
【００３９】
上記のような２回の成膜と熱処理を組み合せた手法を用いず、図８（ｂ）の工程において金属酸化膜３ａを厚膜化すると、格子緩和は起こるがＳｉとＰｒ２Ｏ３との格子定数差に起因するミスフィット転位が発生する。このようなミスフィット転位が存在するとこの上に形成する歪みＳｉに貫通転位が発生し、移動度の顕著な劣化を引き起こす。金属酸化物の種類と格子定数にも依存するが、熱処理前の金属酸化膜３ａが結晶質の場合、その厚さはおおよそ１０  ｎｍから５０  ｎｍの範囲が適切である。金属酸化物３ｂの厚さは十分に格子緩和が起こるような厚さであれば良く、金属酸化物の種類と格子定数にも依存するが、５０  ｎｍから５００  ｎｍの範囲が適切である。このように、熱処理を挟んだ２回の成膜を行いＰｒ２Ｏ３の厚膜化することにより、転位を発生させること無く結晶性がよく、且つ、格子緩和した金属酸化膜を実現できることが本発明により明らかとなった。
【００４０】
次に、図９（ｄ）に示すように、ＣＶＤ法を用いて金属酸化物３ｂ（Ｐｒ２Ｏ３）上にチャネル層４となるＳｉを７０  ｎｍエピタキシャル成長させた。このような比較的厚いＳｉチャネル層を用いた場合、チャネル層のすべては空乏化せず、一部分だけが空乏化するので、部分空乏型素子と呼ばれる。このときのチャネル層４におけるＳｉの界面に平行方向の格子定数はＰｒ２Ｏ３の界面に平行方向の格子定数と等しくなり、Ｓｉには＋１．７％の引張り歪みがあることが確認された。これは、Ｓｉより格子定数の大きいＰｒ２Ｏ３とチャネル層のＳｉとの結合によりＳｉの格子に応力が加わるためである。
【００４１】
次に、Ｓｉ基板１上に素子分離領域８を形成した後（図９（ｅ）参照）、次に、ゲート絶縁膜６となるＳｉＯ２  （例えば、２  ｎｍ）とゲート電極７となるポリシリコン膜を全面に堆積する（図９（ｆ）参照）。続いて、ゲート絶縁膜６およびポリシリコン膜７を、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル層４上のゲート絶縁膜６とゲート電極７を加工する。その後、ゲート電極７をマスクとしてイオン注入と熱工程を行うことにより、砒素元素を不純物導入したソース・ドレイン領域５ａ、５ｂを形成する（図１０（ｇ）参照）。さらに、ＣＶＤ法によりＳｉＯ２膜９を全面に堆積する（図１０（ｈ）参照）。次に、図１０（ｉ）に示すように、ソース・ドレイン領域５ａ、５ｂ上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極１０ａ、１０ｂおよびゲート電極１１が形成され、ｎ−ＭＯＳＦＥＴが完成する。
【００４２】
図８乃至図１０に示した製造方法で作製したＰｒ２Ｏ３上のｎ−ＭＯＳＦＥＴと、従来の方法でＳＧＯＩ基板上に作製された図２７に示すようなｎ−ＭＯＳＦＥＴの特性を比較した。ＳＧＯＩ基板におけるＧｅ組成は４３％とした。チャネル層Ｓｉの歪み量は＋１．７％であり、上記の方法で作製したＰｒ２Ｏ３上のＳｉチャネルにおける歪み量と同じである。ＳＧＯＩ基板上に作製した歪みＳｉ−ＭＯＳＦＥＴではユニバーサルカーブに対する電子移動度の向上率は１．６であった。一方、Ｐｒ２Ｏ３上のＭＯＳＦＥＴでは向上率は１．８と高いことがわかった。チャネル層の歪み量が同じであるにも拘らず、Ｐｒ２Ｏ３上のＭＯＳＦＥＴの方が電子移動度の向上率が高いのは、チャネル層における歪みＳｉの結晶性がよいためであることがわかった。また、寿命試験から、Ｐｒ２Ｏ３上のＭＯＳＦＥＴは高い信頼性を有することも確かめられた。
【００４３】
なお、上記の実施例ではＰｒを用いた酸化物について述べたが、希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることが望ましいことがわかった。希土類酸化物は、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、高い単結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。また、結晶性の金属酸化物はＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉｘＺｒ１−ｘ）Ｏ３、ＳｒＣｅＯ３、ＢａＺｒＯ３などのペロブスカイト構造を持つ酸化物でも良い。これらのぺロブスカイト構造酸化物でも、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。さらに、本発明では、金属酸化物に窒素を添加した金属酸窒化物を用いることもできる。
（第３実施形態）
次に、本発明によるｐ−ＭＯＳＦＥＴの製造方法について図１１乃至図１３を参照して説明する。まず、図１１（ａ）に示すように、（１１１）面方位を持つＳｉ基板１の表面を、例えば、希フッ酸処理により水素で終端化してＭＢＥ装置に導入する。基板温度を例えば５００℃とし、金属Ｄｙを蒸発源として用いてＳｉ基板上にＤｙを０．６モノレイヤ蒸着した後、オゾン（Ｏ３）分圧を１×１０−５  Ｔｏｒｒとして酸素原料を供給して、結晶質の金属酸化物３ａであるＤｙ２Ｏ３を２０  ｎｍ蒸着した。このとき、酸素分圧を１×１０−５  Ｔｏｒｒに精密に制御することにより、Ｄｙ２Ｏ３の配向性を高めて結晶性を向上させた。断面ＴＥＭ観察から、Ｓｉ基板１と金属酸化３ａとの間には、ＳｉＯ２層が形成されること無くＤｙ２Ｏ３はＳｉに直接接合していることが確認された。界面形成時の状態を原子層レベルで制御することで、金属酸化物３ａをＳｉに直接接合させるが可能となった。微少角入射Ｘ線回折評価からＤｙ２Ｏ３層は（１１１）方向に配向した単結晶であり、平面ＴＥＭ観察からグレインバンダリーは観測されず完全な単結晶となっていることが確認された。実施形態２で述べたように、界面にＳｉＯ２などの非晶質層が存在すると金属酸化物３が単結晶であっても径５０  ｎｍ〜１００  ｎｍ程度のグレインが存在する。一方、Ｓｉに直接接合した金属酸化物では、Ｓｉ基板１の単結晶性を引き継いで成膜されるため、単結晶性の高い金属酸化物３ａが実現できることが明らかとなった。微少角入射Ｘ線回折法と透過型電子顕微鏡による電子線回折パターンの解析から格子定数を評価したところ、Ｄｙ２Ｏ３の界面に平行方向の格子定数はＳｉの格子定数と同じであるが、Ｄｙ２Ｏ３の界面に垂直方向の格子定数はＳｉに対して約３％小さくなっていた。Ｃ−希土類構造を持つのバルクＤｙ２Ｏ３の格子定数は１．０６７  ｎｍである。この１／２の値をＳｉの格子定数と、比較するとバルクのＤｙ２Ｏ３の格子定数はＳｉより約１．７％小さいことに起因する。つまり、Ｄｙ２Ｏ３の界面に平行方向の格子定数はＳｉとの結合によりＳｉから応力を受けて伸びるが、一方、界面に垂直方向の格子定数は、平行方向に伸びる分を含めて縮むため、バルクの格子定数差（−１．７％）より縮み分は大きく約−３％となる。この状態においては金属酸化物３ａにはＳｉから応力が働き、Ｄｙ２Ｏ３には引張り歪みが掛かっている。
【００４４】
次に、このＳｉ基板１をアニール炉に導入し、雰囲気ガスは窒素ガスをベースとして酸素分圧を１  Ｔｏｒｒに設定し、例えば、１０００℃で６０秒の急速加熱処理を行った。この処理を行うことにより、Ｓｉ基板１と金属酸化物３ａとの間には、非晶質であるＤｙシリケート２が１３  ｎｍ形成された（図１１（ｂ）参照）。熱処理により雰囲気ガス中から酸素がＤｙ２Ｏ３を通過して界面に拡散してＳｉと結合するとともに、Ｄｙが拡散してＤｙシリケートとなる。このとき、Ｄｙ２Ｏ３の界面に平行方向の格子定数はＳｉに対して−０．７％であり、界面に垂直方向の格子定数はＳｉに対して−２％であることが確認された。これは、非晶質であるＤｙシリケート２が導入されることにより、基板ＳｉとＤｙ２Ｏ３との結合が切れるために、Ｄｙ２Ｏ３が内包していた歪みの一部が緩和されてバルクの格子定数に近づくためである。しかし、Ｄｙ２Ｏ３の厚みが２０  ｎｍと薄く、Ｓｉの格子定数の影響が残留しているために、Ｄｙ２Ｏ３は完全には緩和せず引張り歪みが一部残留している。
【００４５】
次に、この基板を再びＭＢＥ装置に導入し、基板温度を例えば５００℃とし、ＤｙとＯ３を蒸着原料として結晶質の金属酸化物３ｂであるＤｙ２Ｏ３を１５０  ｎｍ蒸着した。このとき、酸素分圧を１×１０−５  Ｔｏｒｒに精密に制御することにより、Ｄｙ２Ｏ３の単結晶性を保つことができる。Ｄｙ２Ｏ３を合計の膜厚で１７０  ｎｍ積層した後の図１１（ｃ）の状態における表面近傍のＤｙ２Ｏ３の格子定数を微少角入射Ｘ線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価したところ、Ｄｙ２Ｏ３の界面に平行方向の格子定数はＳｉに対して−１．７％であり、界面に垂直方向の格子定数もＳｉに対して−１．７％であることが確認された。Ｄｙ２Ｏ３を厚膜化することにより、完全に格子緩和した状態になっていることが確認された。
【００４６】
上記のような２回の成膜と熱処理を組み合せた手法を用いず、図１１（ｂ）の工程において金属酸化膜３ａを厚膜化すると、格子緩和は起こるがＳｉとＤｙ２Ｏ３との格子定数差に起因するミスフィット転位が発生する。特に、Ｓｉに直接接合した単結晶の金属酸化物ではミスフィット転位が発生しやすい。ミスフィット転位が存在するとこの上に形成する歪みＳｉに貫通転位が発生し、移動度の顕著な劣化を引き起こす。金属酸化物の種類と格子定数にも依存するが、熱処理前の金属酸化膜３ａが単結晶の場合、その厚さは、おおよそ１０  ｎｍから３０  ｎｍの範囲が適切である。金属酸化物３ｂの厚さは十分に格子緩和が起こるような厚さであれば良く、金属酸化物の種類と格子定数にも依存するが、５０  ｎｍから５００  ｎｍの範囲が適切である。このように、熱処理を挟んだ２回の成膜を行いＤｙ２Ｏ３の厚膜化することにより、転位やグレインバンダリーを発生させること無く単結晶性が優れ、且つ、格子緩和した金属酸化膜を実現できることが本発明により明らかとなった。
【００４７】
次に、図１２（ｄ）に示すように、ＣＶＤ法を用いて金属酸化物３ｂ（Ｄｙ２Ｏ３）上にチャネル層４となるＳｉを１００  ｎｍエピタキシャル成長させた。このときのチャネル層４におけるＳｉの界面に平行方向の格子定数はＤｙ２Ｏ３の界面に平行方向の格子定数と等しくなり、Ｓｉには−１．７％の圧縮歪みがあることが確認された。これは、Ｓｉより格子定数の小さいＤｙ２Ｏ３とチャネル層のＳｉとの結合によりＳｉの格子に応力が加わるためである。また、上述のようにＳｉに直接接合させた金属酸化物では単結晶性が高いために、この金属酸化物上に形成した歪みＳｉの単結晶性も非常に高くなり、転位が観測されなかった。
【００４８】
次に、Ｓｉ基板１上に素子分離領域８を形成した後（図１２（ｅ）参照）、次に、ゲート絶縁膜６となるＳｉＯ２  （２  ｎｍ）とゲート電極７となるポリシリコン膜を全面に堆積する（図１２（ｆ）参照）。続いて、ゲート絶縁膜６およびポリシリコン膜７を、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル層４上のゲート絶縁膜６とゲート電極７を加工する。その後、ゲート電極７をマスクとしてイオン注入と熱工程を行うことにより、ボロン元素を不純物導入したソース・ドレイン領域５ａ、５ｂを形成する（図１３（ｇ）参照）。さらに、ＣＶＤ法によりＳｉＯ２膜９を全面に堆積する（図１３（ｈ）参照）。次に、図１３（ｉ）に示すように、ソース・ドレイン領域５ａ、５ｂ上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極１０ａ、１０ｂおよびゲート電極１１が形成され、ｐ−ＭＯＳＦＥＴが完成する。
【００４９】
今回我々が発明した図１１乃至１３に示した製造方法で作製したＤｙ２Ｏ３上のｐ−ＭＯＳＦＥＴと、従来の方法でＳＧＯＩ基板上に作製された図２７に示すようなｐ−ＭＯＳＦＥＴの特性を比較した。ＳＧＯＩ基板におけるＧｅ組成は４３％とした。チャネル層Ｓｉの歪み量は＋１．７％であり、上記の方法で作製したＤｙ２Ｏ３上のＳｉチャネルにおける歪みの加わる方向は反対であるが、歪み量は同じである。ＳＧＯＩ基板上に作製した歪みＳｉ−ＭＯＳＦＥＴではユニバーサルカーブに対する正孔移動度の向上率は１．２であった。一方、Ｄｙ２Ｏ３上のＭＯＳＦＥＴでは向上率は２．０と高いことがわかった。この値はかなり理論的予測に近い値である（非特許文献２参照）。Ｄｙ２Ｏ３上のＭＯＳＦＥＴの方が電子移動度の向上率が高いのは、Ｄｙ２Ｏ３の単結晶性が高くチャネル層における歪みＳｉの単結晶性も非常に良いためと、ＳＧＯＩ基板では実現することの出来ない圧縮歪みをＳｉに与えることができたためである。また、寿命試験から、Ｄｙ２Ｏ３上のＭＯＳＦＥＴは高い信頼性を有することも確かめられた。
【００５０】
なお、上記の実施例ではＰｒを用いた酸化物について述べたが、希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることが望ましいことがわかった。希土類酸化物は、Ｓｉへの直接接合が可能であるとともに、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、高い単結晶性をもつ膜が実現できることを確認した。また、結晶性の金属酸化物はＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉｘＺｒ１−ｘ）Ｏ３、ＳｒＣｅＯ３、ＢａＺｒＯ３などのペロブスカイト構造を持つ酸化物でも良い。これらのペロブスカイト構造酸化物でも、Ｓｉへの直接接合が可能であるとともに、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。
（第４実施形態）
次に、本発明の第４の実施形態によるｎ−ＭＯＳＦＥＴの製造方法について図１４乃至図１６を参照して説明する。まず、図１４（ａ）に示すように、（１００）面方位を持つＳｉ基板１の表面を、例えば、希フッ酸処理により水素で終端化してスパッタ装置に導入し、基板温度を例えば７００℃とし、ＳｒＴｉＯ３を蒸着源として結晶質の金属酸化物３ａであるＳｒＴｉＯ３を１０  ｎｍ蒸着した。このとき、酸素分圧を１×１０−６  Ｔｏｒｒに精密に制御することにより、ＳｒＴｉＯ３の配向性を高めて結晶性を向上させた。Ｓｉ基板１と金属酸化３ａとの間には、Ｓｉ基板１の表面が酸化されてＳｉＯ２層１  ｎｍが形成されていた。微少角入射Ｘ線回折評価より、ＳｒＴｉＯ３層は（００１）方向に配向し、Ｓｉの結晶方位に対して４５°回転して形成された単結晶であることが確認された。平面ＴＥＭ観察より、径２０  ｎｍ〜５０  ｎｍ程度のグレインを持つことがわかった。また、微少角入射Ｘ線回折法と透過型電子顕微鏡による電子線回折パターンの解析から格子定数を評価したところ、４５°回転したＳｒＴｉＯ３の界面に平行方向の格子定数はＳｉの格子定数（０．５４３  ｎｍ）と同じであるが、ＳｒＴｉＯ３の界面に垂直方向の格子定数はＳｉに対して約４％大きくなっていた。ペロブスカイト構造を持つのバルクＳｒＴｉＯ３の格子定数は０．３９  ｎｍであり、４５°回転したときには格子定数は√２倍（０．５５２  ｎｍ）となる。この値をＳｉの格子定数と比較すると、バルクＳｒＴｉＯ３の格子定数はＳｉより約１．７％大きい。よって、ＳｒＴｉＯ３の界面に平行方向の格子定数はＳｉとの結合によりＳｉから応力を受けて縮むが、一方、界面に垂直方向の格子定数は、平行方向に縮む分を含めて伸びるため、バルクの格子定数差（１．７％）より伸び分は大きく約４％となる。この状態においては金属酸化物３ａにはＳｉから応力が働き、ＳｒＴｉＯ３には圧縮歪みが掛かっている。
【００５１】
次に、このＳｉ基板１をアニール炉に導入し、雰囲気ガスはアルゴンガスをベースとして酸素分圧を１×１０−２  Ｔｏｒｒに設定し、例えば、８００℃で６０秒の急速加熱処理を行った。この処理を行うことにより、Ｓｉ基板１と金属酸化物３ａとの間には、非晶質である酸化膜（ＳｉＯ２）２が１３  ｎｍ形成された（図１４（ｂ）参照）。もともと、Ｓｉ基板１と金属酸化物３ａとの間にはＳｉＯ２層１  ｎｍが存在したが、この熱処理により雰囲気ガス中から酸素がＳｒＴｉＯ３を通過して界面に拡散してＳｉと結合しＳｉＯ２となるため、その厚さが１３  ｎｍに増加した。このとき、ＳｒＴｉＯ３の界面に平行方向の格子定数はＳｉに対して＋０．７％であり、界面に垂直方向の格子定数はＳｉに対して２％大きくなっていることが確認された。これは、非晶質である酸化膜２が導入されることにより、基板ＳｉとＳｒＴｉ２Ｏ３との結合が切れるために、ＳｒＴｉＯ３が内包していた歪みの一部が緩和されてバルクの格子定数に近づくためである。しかし、ＳｒＴｉＯ３の厚みが１０  ｎｍと薄く、Ｓｉの格子定数の影響が残留しているために、ＳｒＴｉＯ３は完全には緩和せず圧縮歪みが一部残留している。Ｓｉ基板１と金属酸化物３ａとの間に形成される非晶質である層は、アニール温度が高い場合やアニール時間が長いときには、金属酸化物の金属元素を数％程度ふくむシリケートとなる場合があるが、金属酸化物の格子定数の緩和が起こるという効果は酸化膜（ＳｉＯ２）と同じであった。
【００５２】
次に、この基板を再びスパッタ装置に導入し、基板温度を例えば７００℃とし、ＳｒＴｉＯ３を蒸着源として結晶質の金属酸化物３ｂであるＳｒＴｉＯ３を３００  ｎｍ蒸着した。このとき、酸素分圧を１×１０−６  Ｔｏｒｒに精密に制御することにより、ＳｒＴｉＯ３の単結晶性を保って成膜できる。ＳｒＴｉＯ３を合計の膜厚で３１０  ｎｍ積層した後の図１４（ｃ）の状態における表面近傍のＳｒＴｉＯ３の格子定数を微少角入射Ｘ線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価したところ、ＳｒＴｉＯ３の界面に平行方向の格子定数はＳｉに対して＋１．７％であり、界面に垂直方向の格子定数もＳｉに対して１．７％大きくなっていることが確認された。ＳｒＴｉＯ３を厚膜化することにより、完全に格子緩和した状態になっていることを示している。Ｓｉとの格子定数差があまり大きくない金属酸化物を用いる場合にはチャネル層のＳｉに十分な歪みを与えるためには、金属酸化物を完全に緩和させることが重要である。
【００５３】
次に、図１５（ｄ）に示すように、ＣＶＤ法を用いて金属酸化物３ｂ（ＳｒＴｉＯ３）上にチャネル層４となるＳｉを１５  ｎｍエピタキシャル成長させた。このように歪みＳｉ層が薄い場合は、チャネル全体が空乏化するチャネル完全空乏型素子となる。チャネル層４におけるＳｉの界面に平行方向の格子定数はＳｒＴｉＯ３の界面に平行方向の格子定数と等しくなり、Ｓｉには＋１．７％の引張り歪みがあることが確認された。これは、Ｓｉより格子定数の大きいＳｒＴｉＯ３とチャネル層のＳｉとの結合によりＳｉの格子に引張り応力が加わるためである。
【００５４】
次に、Ｓｉ基板１上に素子分離領域８を形成した後（図１５（ｅ）参照）、次に、ゲート絶縁膜６となるＳｉＯ２  （２  ｎｍ）とゲート電極７となるポリシリコン膜を全面に堆積する（図１５（ｆ）参照）。続いて、ゲート絶縁膜６およびポリシリコン膜７を、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル層４上のゲート絶縁膜６とゲート電極７を加工する。その後、ゲート電極７をマスクとしてイオン注入と熱工程を行うことにより、砒素元素を不純物導入したソース・ドレイン領域５ａ、５ｂを形成する（図１６（ｇ）参照）。さらに、ＣＶＤ法によりＳｉＯ２膜９を全面に堆積する（図１６（ｈ）参照）。次に、図１６（ｉ）に示すように、ソース・ドレイン領域５ａ、５ｂ上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極１０ａ、１０ｂおよびゲート電極１１が形成され、ｎ−ＭＯＳＦＥＴが完成する。
【００５５】
図１４乃至図１６に示した製造方法で作製したＳｒＴｉＯ３上のｎ−ＭＯＳＦＥＴと、従来の方法でＳＧＯＩ基板上に作製された図２７に示すようなｎ−ＭＯＳＦＥＴの特性を比較した。ＳＧＯＩ基板におけるＧｅ組成は４３％とした。チャネル層の厚さは１５  ｎｍ、チャネル層Ｓｉの歪み量は＋１．７％であり、上記の方法で作製したＳｒＴｉＯ３上のＳｉチャネルの場合と同じである。ＳＧＯＩ基板上に作製した歪みＳｉ−ＭＯＳＦＥＴではユニバーサルカーブに対する電子移動度の向上率は０．８であり、移動度は低下していることがわかった。歪みＳｉ層の薄膜に伴いＳｉＧｅ層から拡散したＧｅによる散乱の効果が顕著になり、電子移動度が劣化したためである。一方、ＳｒＴｉＯ３上のＭＯＳＦＥＴでは向上率は１．８と高いことがわかった。金属酸化物における金属と酸素の結合は強いために、金属や酸素がＳｉチャネル層へ拡散することはない。このため、薄膜の歪みＳｉチャネル層においても移動度の劣化が起こらないことが確認された。ＳｒＴｉＯ３上のＭＯＳＦＥＴにおける電子移動度の向上率が高いのは、チャネル層における歪みＳｉの結晶性がよいためでもある。また、寿命試験から、ＳｒＴｉＯ３上のＭＯＳＦＥＴは高い信頼性を有することも確かめられた。このように、ＳＧＯＩ基板を用いた歪みＳｉにおいてＧｅ拡散による移動度の劣化が顕著になるような極薄膜の歪みＳｉを用いた完全空乏型素子において、本発明による方法は非常に有用であることが明らかとなった。
【００５６】
なお、上記の実施例では、結晶性の金属酸化物としてＳｒＴｉＯ３を用いた例を示したが、ＳｒＺｒＯ３、Ｓｒ（ＴｉｘＺｒ１−ｘ）Ｏ３、ＳｒＣｅＯ３、ＢａＺｒＯ３などのペロブスカイト構造を持つ他の酸化物でも良い。これらのぺロブスカイト構造酸化物では、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。また、希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることもできる。希土類酸化物は、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、高い単結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。また、金属酸化物に窒素を添加した金属酸窒化物を用いることもできる。
（第５実施形態）
次に第５の実施形態である電界効果トランジスタの製造方法について図１７乃至図１９を用いて説明する。本実施形態では、ｎ型、ｐ型両チャネル領域を持つＣＭＯＳＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳＦＥＴ）の製造方法を示す。
【００５７】
まず、パターニングを行うことによりｎ−ＭＯＳＦＥＴとなる領域にのみに開口部を設けた後、（００１）面方位を持つＳｉ基板１の表面を希フッ酸処理により水素で終端化して電子ビーム蒸着装置に導入し、基板温度を例えば５００℃とし、Ｎｄ２Ｏ３を蒸着源として非晶質の金属酸化物３ａであるＮｄ２Ｏ３を１００  ｎｍ蒸着した。酸素分圧を１×１０−７  Ｔｏｒｒに精密に制御することにより、Ｎｄ２Ｏ３の膜質を向上させた。このとき、Ｓｉ基板１と金属酸化物３ａとの間には、Ｓｉ基板１の表面が酸化されてＳｉＯ２層１  ｎｍが形成されていることを透過型電子顕微鏡（ＴＥＭ）で確認した。ｎ−ＭＯＳＦＥＴとなる領域以外に堆積したＮｄ２Ｏ３を除去した後、パターニングを行うことによりｐ−ＭＯＳＦＥＴとなる領域に開口部を設けた。その後、Ｓｉ基板１の表面を水素で終端化して電子ビーム蒸着装置に導入し、基板温度を例えば５００℃とし、Ｙ２Ｏ３とＧｄ２Ｏ３を蒸着源として非晶質の金属酸化物３ｂである（ＹＧｄ）２Ｏ３を１００  ｎｍ蒸着した。このとき、ＹとＧｄの組成比はＹ：Ｇｄ＝９：１とした。酸素分圧を１×１０−７  Ｔｏｒｒに精密に制御することにより、（ＹＧｄ）２Ｏ３の膜質を向上させた。このとき、Ｓｉ基板１と金属酸化物３ｂとの間には、Ｓｉ基板１の表面が酸化されてＳｉＯ２層１  ｎｍが形成されていることを透過型電子顕微鏡（ＴＥＭ）で確認した。ｐ−ＭＯＳＦＥＴとなる領域以外に堆積した（ＹＧｄ）２Ｏ３を除去すると、図１７（ａ）に示したように、ｎ−ＭＯＳＦＥＴ領域にはＮｄ２Ｏ３が形成され、ｐ−ＭＯＳＦＥＴ領域には（ＹＧｄ）２Ｏ３が形成された構造となる。
【００５８】
次に、このＳｉ基板１をアニール炉に導入し、雰囲気ガスは窒素ガスをベースとして酸素分圧を１×１０−３  Ｔｏｒｒに設定し、９００℃で３０秒の急速加熱処理を行った。この処理を行うことにより、非晶質であった金属酸化膜３ａと３ｂは、単結晶質に変化した。図１７（ｂ）に示すように、熱処理により非晶質であった金属酸化膜３ａ、３ｂがＮｄ２Ｏ３単結晶、（ＹＧｄ）２Ｏ３単結晶になるとともに、Ｓｉ基板１と金属酸化物３ａ、３ｂとの間には非晶質である酸化膜（ＳｉＯ２）２が１１  ｎｍ形成された。もともと、Ｓｉ基板１と金属酸化物３ａ、３ｂとの間にはＳｉＯ２層１  ｎｍが存在したが、熱処理により雰囲気ガス中から金属酸化膜を通過して界面に拡散してＳｉと結合しＳｉＯ２となるため、その厚さが１１  ｎｍに増加したものである。
【００５９】
Ｎｄ２Ｏ３の単結晶はＣ−希土類構造を持つ立方晶となる。バルクＮｄ２Ｏ３の格子定数は１．１１  ｎｍである。この１／２の値をＳｉの格子定数（０．５４３  ｎｍ）と比較すると、バルクＮｄ２Ｏ３の格子定数はＳｉより約２％大きい。また、（ＹＧｄ）２Ｏ３の単結晶はＣ−希土類構造を持つ立方晶となる。バルクＹ２Ｏ３とＧｄ２Ｏ３の格子定数はそれぞれ１．０６  ｎｍと１．０８  ｎｍである。２種類以上の希土類金属元素が含まれる金属酸化物の格子定数はその組成比によりほぼ決まり、ＹとＧｄの組成比はＹ：Ｇｄ＝９：１としたので、（ＹＧｄ）２Ｏ３格子定数は１．０６２  ｎｍとなった。この１／２の値をＳｉの格子定数（０．５４３  ｎｍ）と比較すると、バルク（ＹＧｄ）２Ｏ３の格子定数はＳｉより約２％小さい。熱処理を行った後の図１７（ｂ）の状態におけるＮｄ２Ｏ３と（ＹＧｄ）２Ｏ３の格子定数を微少角入射Ｘ線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価した。Ｎｄ２Ｏ３の界面に平行方向の格子定数はＳｉに対して＋１．５％であり、界面に垂直方向の格子定数もＳｉに対して３％大きくなっていることが確認された。Ｎｄ２Ｏ３は完全に緩和した状態にはならず、基板であるＳｉからの影響を受けて圧縮歪みを受けていることがわかった。（ＹＧｄ）２Ｏ３の界面に平行方向の格子定数はＳｉに対して−１．５％であり、界面に垂直方向の格子定数もＳｉに対して３％小さくなっていることが確認された。（ＹＧｄ）２Ｏ３は完全に緩和した状態にはならず、基板であるＳｉからの影響を受けて引張り歪みを受けていることがわかった。
【００６０】
次に、図１７（ｃ）に示すように、ＣＶＤ法を用いて金属酸化物３ａ、３ｂ上にチャネル層４となるＳｉを１００  ｎｍエピタキシャル成長させた。このときのチャネル層４におけるＳｉの界面に平行方向の格子定数は金属酸化物の界面に平行方向の格子定数と等しくなり、ｎ−ＭＯＳＦＥＴ領域となる歪みＳｉ層４ａでは＋１．５％の引張り歪みがあり、ｐ−ＭＯＳＦＥＴ領域となる歪みＳｉ層４ｂには−１．５％の圧縮歪みがあることが確認された。これは、Ｓｉと格子定数の異なる金属酸化物３ａ、３ｂとチャネル層Ｓｉとの結合によりＳｉの格子に応力が加わるためである。
【００６１】
次に、Ｓｉ基板１上に素子分離領域８を形成した後（図１８（ｄ）参照）、ゲート絶縁膜６となるＳｉＯ２  （例えば、２  ｎｍ）とゲート電極７となるポリシリコン膜を全面に堆積する（図１８（ｅ）参照）。続いて、ゲート絶縁膜６およびポリシリコン膜７を、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル層４ａ、４ｂ上のゲート絶縁膜６ａ、６ｂとゲート電極７ａ、７ｂを加工する。その後、ゲート電極７ａ、及び、７ｂをマスクとして、ｐ−ＭＯＳＦＥＴ領域にはボロン元素、ｎ−ＭＯＳＦＥＴ領域には砒素元素のイオン打ち分けをして、熱工程を行うことにより、不純物を導入したソース・ドレイン領域５ａ、５ｂ、５ｃ、５ｄを形成する（図１８（ｆ）参照）。さらに、ＣＶＤ法によりＳｉＯ２膜９を全面に堆積する（図１９（ｇ）参照）。次に、図１９（ｈ）に示すように、ソース・ドレイン領域５ａ、５ｂ、５ｃ、５ｄ上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極１０ａ、１０ｂ、１０ｃ、１０ｄおよびゲート電極１１ａ、１１ｂが形成され、ｎ−ＭＯＳＦＥＴとｐ−ＭＯＳＦＥＴが完成する。
【００６２】
以上述べたような製造方法で作製した金属酸化物上のＣＭＯＳＦＥＴと、ＳＧＯＩ基板上のＣＭＯＳＦＥＴとの特性を比較した。ＳＧＯＩ基板のＧｅ組成は、３８％として歪みＳｉチャネル層における歪み量は＋１．５％とした。図２０に、２種類のＣＭＯＳＦＥＴにおけるゲート遅延時間のドレイン電圧（Ｖｄｄ）依存性を示す。電圧全域に渡って遅延時間は金属酸化物上のＣＭＯＳＦＥＴがＳＧＯＩ基板上のＣＭＯＳＦＥＴを下回っており、金属酸化物上にＣＭＯＳＦＥＴを作製することにより遅延時間（τ）の大幅な低減できていることがわかる。ＳＧＯＩ基板上のＣＭＯＳＦＥＴでは、ｎ−ＭＯＳＦＥＴ、ｐ−ＭＯＳＦＥＴともに引っ張り歪みしか与えることができないために、電子移動度は向上しているが正孔移動度を十分に向上させることができない。一方、金属酸化物上のＣＭＯＳＦＥＴでは、ｎ−ＭＯＳＦＥＴのチャネルＳｉ層には引っ張り歪み、ｐ−ＭＯＳＦＥＴのチャネルＳｉ層には圧縮歪みをかけているために、電子、正孔共に移動度が大幅に向上している。以上のように、本発明によれば、ｎ−ＭＯＳＦＥＴ、ｐ−ＭＯＳＦＥＴだけでなく、その複合のＣＭＯＳにおいても、Ｓｉとの格子間隔が異なる金属酸化物を用いることにより歪みＳｉチャネル層の歪み方向と歪み量の制御が可能となり、ＣＭＯＳＦＥＴ特性の大幅な改善が可能となる。
【００６３】
本発明の第５の実施形態では、金属酸化物としてＮｄ２Ｏ３と（ＹＧｄ）２Ｏ３を例にして述べたが、希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることが望ましいことがわかった。希土類酸化物は、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、熱処理により高い単結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。また、結晶性の金属酸化物はＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉｘＺｒ１−ｘ）Ｏ３、ＳｒＣｅＯ３、ＢａＺｒＯ３などのペロブスカイト構造を持つ酸化物でも良い。これらのぺロブスカイト構造酸化物では、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。また、Ｓｒ（ＴｉｘＺｒ１−ｘ）Ｏ３を例にとるとＴｉとＺｒの比ｘを制御することにより格子定数の制御が可能であり、所望の歪み量に合わせて組成を決定する。
（第６実施形態）
次に、本発明の第６の実施形態による電界効果トランジスタの製造方法について図２１乃至図２３を参照して説明する。本実施形態では、しきい値電圧の制御を行うバックゲート層を設けたチャネル完全空乏型素子の製造方法を示す。
【００６４】
まず、図２１（ａ）に示すように、（１００）面方位を持つＳｉ基板１上にバックゲート層２となるＧｅ層を形成する。Ｇｅ層の厚さは、後に金属酸化膜層で埋め込まれる厚さであればよい。次に、バックゲート層２で部分以外の不要なＧｅ層をＲＩＥ法などで選択的に除去する（図２１（ｂ）参照）。バックゲートとして用いる層は、ここでは、Ｇｅを用いたがＡｌなどの他の金属でもよい。また、ここでは、Ｇｅ層２をＳｉ基板２上に設けたが、予めバックゲートとなる部分のＳｉ基板にトレンチ部を設け、そこにＧｅ層を埋設してもよい。また、バックゲート層として用いる部分だけではなく、回路の配線などもこの段階で作製しておいてもよい。
【００６５】
次にＳｉ基板１の表面を、例えば、希フッ酸処理により水素で終端化して電子ビーム蒸着装置に導入し、基板温度を例えば５００℃とし、Ｌａ２Ｏ３を蒸着源として非晶質の金属酸化物３であるＬａ２Ｏ３を１００  ｎｍ蒸着した。このとき、酸素分圧を１×１０−７  Ｔｏｒｒに精密に制御することにより、Ｌａ２Ｏ３の膜質を向上させた。Ｓｉ基板１と金属酸化３との間には、Ｓｉ基板１の表面が酸化されてＳｉＯ２層０．５  ｎｍが形成されていた。
【００６６】
次に、このＳｉ基板１をアニール炉に導入し、雰囲気ガスは窒素ガスをベースとして酸素分圧を１×１０−３  Ｔｏｒｒに設定し、例えば８００℃で３０秒の急速加熱処理を行った。この処理を行うことにより、非晶質であった金属酸化膜３は、Ｌａ２Ｏ３単結晶である結晶質に変化した。さらに、Ｓｉ基板１と金属酸化物３との間には非晶質である酸化膜（ＳｉＯ２）４が１０  ｎｍ形成された。もともと、Ｓｉ基板１と金属酸化物３との間にはＳｉＯ２層０．５  ｎｍが存在したが、熱処理により雰囲気ガス中からＬａ２Ｏ３を通過して界面に拡散してＳｉと結合しＳｉＯ２となるため、その厚さが１０  ｎｍに増加したものである。Ｌａ２Ｏ３が余剰な酸素を透過させやすいという性質を持つためである。
【００６７】
Ｌａ２Ｏ３の単結晶はＣ−希土類構造を持つ立方晶となる。バルクＬａ２Ｏ３の格子定数は１．１４  ｎｍである。この１／２の値をＳｉの格子定数（０．５４３  ｎｍ）と比較すると、バルクＬａ２Ｏ３の格子定数はＳｉより約５％大きい。熱処理を行った後の図２２（ｄ）の状態におけるＬａ２Ｏ３の格子定数を微少角入射Ｘ線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価したところ、Ｌａ２Ｏ３の界面に平行方向の格子定数はＳｉに対して＋２％であり、界面に垂直方向の格子定数はＳｉに＋８％大きくなっていることが確認された。Ｌａ２Ｏ３は完全には緩和した状態にはならず、基板であるＳｉからの影響を受けて圧縮歪みを受けていることがわかった。これは、Ｌａ２Ｏ３の厚みが１００  ｎｍと薄く、Ｓｉの格子定数の影響が残留しているためである。
【００６８】
次に、図２２（ｅ）に示すように、ＣＶＤ法を用いて金属酸化物３（Ｌａ２Ｏ３）上にチャネル層５となるＳｉを１５  ｎｍエピタキシャル成長させた。このような薄いＳｉチャネル層を用いた場合、チャネル層のすべては空乏化するので完全空乏型素子と呼ばれる。このときのチャネル層５におけるＳｉの界面に平行方向の格子定数はＬａ２Ｏ３の界面に平行方向の格子定数と等しくなり、Ｓｉには＋２％の引張り歪みがあることが確認された。これは、Ｓｉより格子定数の大きいＬａ２Ｏ３とチャネル層のＳｉとの結合によりＳｉの格子に引張り応力が加わるためである。
【００６９】
次に、Ｓｉ基板１上に素子分離領域６を形成した後、ゲート絶縁膜７となるＳｉＯ２  （例えば、２  ｎｍ）とゲート電極８となるポリシリコン膜を全面に堆積する（図２２（ｆ）参照）。続いて、ゲート絶縁膜７およびポリシリコン膜８を、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル層５上のゲート絶縁膜７とゲート電極８を加工する。その後、ゲート電極８をマスクとしてイオン注入と熱工程を行うことにより、砒素元素を不純物導入したソース・ドレイン領域９ａ、９ｂを形成する（図２３（ｇ）参照）。さらに、ＣＶＤ法によりＳｉＯ２膜１０を全面に堆積する。次に、ソース・ドレイン領域９ａ、９ｂ上、及び、バックゲート層２にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極１１ａ、１１ｂ、ゲート電極１２、バックゲート電極が１３形成され、ｎ−ＭＯＳＦＥＴが完成する（図２３（ｈ）参照）。
【００７０】
図２１乃至図２３に示した製造方法で作製したＬａ２Ｏ３上のｎ−ＭＯＳＦＥＴにおけるチャネル層Ｓｉの歪み量は＋２％であり、ユニバーサルカーブと比較して電子移動度の向上率は１．８と高いことが確認された。ＳＧＯＩ基板上に作製した歪みＳｉ−ＭＯＳＦＥＴでは、歪みＳｉ層の薄膜に伴いＳｉＧｅ層から拡散したＧｅによる散乱の効果が顕著になり、電子移動度が劣化することが知られている。しかし、本発明による方法では金属や酸素がＳｉチャネル層へ拡散することはなく高い電子移動度の向上が実現できる。また、バックゲート層によるしきい値の制御が良好に行われることを確認した。以上のように、本発明によれば、作製工程が複雑で、コスト上昇を引き起こしていたバックゲート層をもつ完全空乏型素子の製造方法の大幅な簡略化とコストダウンが可能となる。
【００７１】
本発明の第６の実施形態では、金属酸化物としてＬａ２Ｏ３を例にして述べたが、希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることができる。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、熱処理により高い単結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。また、結晶性の金属酸化物はＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉｘＺｒ１−ｘ）Ｏ３、ＳｒＣｅＯ３、ＢａＺｒＯ３などのペロブスカイト構造を持つ酸化物でも良い。これらのぺロブスカイト構造酸化物では、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。また、Ｓｒ（ＴｉｘＺｒ１−ｘ）Ｏ３を例にとるとＴｉとＺｒの比ｘを制御することにより格子定数の制御が可能であり、所望の歪み量に合わせて組成を決定する。さらに、本発明では金属酸化物に窒素が添加された金属酸窒化物も用いることができる。
（第７実施形態）
次に、本発明の第７の実施形態による電界効果トランジスタの製造方法について図２４乃至図２６を参照して説明する。本実施形態では、フローティングボディ構造を持つチャネル完全空乏型ｎ−ＭＯＳＦＥＴ素子を用いたＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄａｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の製造方法を示す。
【００７２】
まず、図２４（ａ）に示すように、（１００）面方位を持つＳｉ基板１の表面を、例えば、希フッ酸処理により水素で終端化してスパッタ装置に導入し、基板温度を例えば７００℃とし、Ｌａ２Ｏ３を蒸着源として非晶質の金属酸化物３であるＬａ２Ｏ３を２０  ｎｍ蒸着した。このとき、酸素分圧を１×１０−７  Ｔｏｒｒに精密に制御することにより、Ｌａ２Ｏ３の膜質を向上させた。Ｓｉ基板１と金属酸化３との間には、Ｓｉ基板１の表面が酸化されてＳｉＯ２層０．５  ｎｍが形成されていた。
【００７３】
次に、このＳｉ基板１をアニール炉に導入し、雰囲気ガスは窒素ガスをベースとして酸素分圧を１×１０−３  Ｔｏｒｒに設定し、例えば、８００℃で３０秒の急速加熱処理を行った。この処理を行うことにより、非晶質であった金属酸化膜３は、Ｌａ２Ｏ３単結晶である結晶質に変化した。さらに、Ｓｉ基板１と金属酸化物３との間には非晶質である酸化膜（ＳｉＯ２）２が１０  ｎｍ形成された（図２４（ｂ）参照）。もともと、Ｓｉ基板１と金属酸化物３との間にはＳｉＯ２層０．５  ｎｍが存在したが、熱処理により雰囲気ガス中からＬａ２Ｏ３を通過して界面に拡散してＳｉと結合しＳｉＯ２となるため、その厚さが１０  ｎｍに増加したものである。これは、Ｌａ２Ｏ３が余剰な酸素を透過させやすいという性質を持つためである。
【００７４】
Ｌａ２Ｏ３の単結晶はＣ−希土類構造を持つ立方晶となる。バルクＬａ２Ｏ３の格子定数は１．１４  ｎｍである。この１／２の値をＳｉの格子定数（０．５４３  ｎｍ）と比較すると、バルクＬａ２Ｏ３の格子定数はＳｉより約５％大きい。熱処理を行った後の図２４（ｃ）の状態におけるＬａ２Ｏ３の格子定数を微少角入射Ｘ線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価したところ、Ｌａ２Ｏ３の界面に平行方向の格子定数はＳｉに対して＋２％であり、界面に垂直方向の格子定数はＳｉに＋８％大きくなっていることが確認された。Ｌａ２Ｏ３は完全には緩和した状態にはならず、基板であるＳｉからの影響を受けて圧縮歪みを受けていることがわかった。これは、Ｌａ２Ｏ３の厚みが２０  ｎｍと薄く、Ｓｉの格子定数の影響が残留しているためである。
【００７５】
次に、図２４（ｃ）に示すように、ＣＶＤ法を用いて金属酸化物３（Ｌａ２Ｏ３）上にチャネル層４となるＳｉを１５  ｎｍエピタキシャル成長させた。このような薄いＳｉチャネル層を用いた場合、チャネル層のすべては空乏化するので完全空乏型素子と呼ばれる。このときのチャネル層４におけるＳｉの界面に平行方向の格子定数はＬａ２Ｏ３の界面に平行方向の格子定数と等しくなり、Ｓｉには＋２％の引張り歪みがあることが確認された。これは、Ｓｉより格子定数の大きいＬａ２Ｏ３とチャネル層のＳｉとの結合によりＳｉの格子に引張り応力が加わるためである。
【００７６】
次に、Ｓｉ基板１上に素子分離領域８を形成した後（図２５（ｄ）参照）、ゲート絶縁膜６となるＳｉＯ２  （例えば、２  ｎｍ）とゲート電極７となるポリシリコン膜を全面に堆積する（図２５（ｅ）参照）。続いて、ゲート絶縁膜６およびポリシリコン膜７を、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル層４上のゲート絶縁膜６とゲート電極７を加工する。その後、ゲート電極７をマスクとしてイオン注入と熱工程を行うことにより、砒素元素を不純物導入したソース・ドレイン領域５ａ、５ｂを形成する（図２５（ｆ）参照）。さらに、ＣＶＤ法によりＳｉＯ２膜９を全面に堆積する（図２５（ｇ）参照）。次に、ソース・ドレイン領域５ａ、５ｂ上、及び、ゲート電極上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することにより、ソース・ドレイン電極１０ａ、１０ｂ、ゲート電極１１が形成され、ｎ−ＭＯＳＦＥＴ完全空乏型素子が完成する（図２６（ｈ）参照）。
【００７７】
図２６（ｈ）に示すように、ソース電極は接地されたソースライン（ＳＬ）に、ドレイン電極はビットライン（ＢＬ）に、ゲート電極はワードライン（ＷＬ）に、それぞれ接続される。“１”状態を書き込むときは、ＷＬに高い電圧を掛けた後ＢＬに正電圧を印加して、トランジスタを飽和状態で動作させることによりインパクトイオン化が起こし、正孔をボディ（チャネル部）に蓄積させる。“１”状態では、トランジスタのしきい値はマイナス側にシフトしている。次に、“０”状態を書き込むときは、ＷＬに正電圧を印加してＢＬに負電圧を印加することにより、正孔を放出させる。“０”状態では、トランジスタのしきい値は”１“状態より、プラス側になる。このように、フローティングボディ構造を持つチャネル完全空乏型素子を用いたＤＲＡＭでは、”１”状態と”０”状態ではしきい値が異なるので、読み込み電圧を印加したときのドレイン電流が異なるため、その状態を読み取ることができる。
【００７８】
図２４乃至図２６に示したような製造方法で作製したフローティングボディ構造を持つチャネル完全空乏型素子を用いたＤＲＡＭでは、”１”状態と”０”状態とのしきい値の差は３００ｍＶであり、ドレイン電流の比は３と良好な値が得られた。また、”１”状態の書き込み時間は５  ｎｓ、”０”状態の書き込み時間は１  ｎｓ以下であり、高速動作が確認された。さらに、寿命試験から、高い信頼性を有することも確認された。以上のように、本発明によれば、従来の方法では作製工程が複雑で、コスト上昇を引き起こしていたチャネル完全空乏型素子を用いたＤＲＡＭの製造方法の大幅な簡略化とコストダウンが可能となる。また、Ｓｉ基板全面にＳＯＩ構造を作る必要はなく、部分的に金属酸化物を堆積してチャネル完全空乏型素子を用いたＤＲＡＭを配置することが可能であり、ＬＳＩにおける素子配置に自由度が向上する。
【００７９】
本発明の第７の実施形態では、金属酸化物としてＬａ２Ｏ３を例にして述べたが、希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることができる。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、熱処理により高い単結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。また、結晶性の金属酸化物はＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉｘＺｒ１−ｘ）Ｏ３、ＳｒＣｅＯ３、ＢａＺｒＯ３などのペロブスカイト構造を持つ酸化物でも良い。これらのぺロブスカイト構造酸化物では、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。また、Ｓｒ（ＴｉｘＺｒ１−ｘ）Ｏ３を例にとるとＴｉとＺｒの比ｘを制御することにより格子定数の制御が可能であり、所望の歪み量に合わせて組成を決定する。さらに、本発明では金属酸化物に窒素が添加された金属酸窒化物も用いることができる。
【００８０】
なお、第１〜第７の実施形態においては面方位が（００１）、または、（１１１）のＳｉ基板上にＭＯＳＦＥＴを形成したが、面方位は（００１）、（１１１）のいずれでもよい。また、ＭＯＳＦＥＴが形成されるＳｉ基板は面方位が（１１０）であっても良いし、上記面方位から多少角度がずれていても良い。
【００８１】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００８２】
【発明の効果】
以上述べたように、本発明によれば、従来のＳＯＩ構造やＳＧＯＩ基板の作製のような複雑な製造方法を用いることなく、Ｓｉとは格子間隔の異なる結晶性の金属酸化物を用いることにより、ＦＥＴ特性の大幅な改善とその製造方法の大幅な簡略化を可能とする、ＳＯＩ構造で、且つ、歪みＳｉチャネル層を有する電界効果トランジスタとその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるＭＯＳＦＥＴの構成を示す断面図。
【図２】本発明の第１実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図３】本発明の第１実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図４】本発明の第１実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図５】本発明の第１実施形態及び比較例のＭＯＳＦＥＴによる実効電界強度と電子移動度の関係を示す特性図。
【図６】本発明の第１実施形態による酸素分圧と熱処理によって形成されたＳｉＯ２膜との厚さの関係を示す特性図。
【図７】本発明の第１実施形態による熱処理後の金属酸化物／Ｓｉ界面の形状を示す模式図。
【図８】本発明の第２実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図９】本発明の第２実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１０】本発明の第２実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１１】本発明の第３実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１２】本発明の第３実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１３】本発明の第３実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１４】本発明の第４実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１５】本発明の第４実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１６】本発明の第４実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１７】本発明の第５実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１８】本発明の第５実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１９】本発明の第５実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２０】本発明の第５実施形態及び比較例のＣＭＯＳＦＥＴによる、ドレイン電圧と遅延時間の関係を示す特性図。
【図２１】本発明の第６実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２２】本発明の第６実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２３】本発明の第６実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２４】本発明の第７実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２５】本発明の第７実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２６】本発明の第７実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２７】従来のＳＧＯＩ基板上のＭＯＳＦＥＴの構成を示す断面図。
【符号の説明】
１  Ｓｉからなる半導体基板
２  酸化膜、非晶質層
３  金属酸化物
４  チャネル層
５ａ  ソース領域
５ｂ  ドレイン領域
６  ゲート絶縁膜
７  ゲート電極
【図１】
2004281594.tif 000003
【図２】
2004281594.tif 000004
【図３】
2004281594.tif 000005
【図４】
2004281594.tif 000006
【図５】
2004281594.tif 000007
【図６】
2004281594.tif 000008
【図７】
2004281594.tif 000009
【図８】
2004281594.tif 000010
【図９】
2004281594.tif 000011
【図１０】
2004281594.tif 000012
【図１１】
2004281594.tif 000013
【図１２】
2004281594.tif 000014
【図１３】
2004281594.tif 000015
【図１４】
2004281594.tif 000016
【図１５】
2004281594.tif 000017
【図１６】
2004281594.tif 000018
【図１７】
2004281594.tif 000019
【図１８】
2004281594.tif 000020
【図１９】
2004281594.tif 000021
【図２０】
2004281594.tif 000022
【図２１】
2004281594.tif 000023
【図２２】
2004281594.tif 000024
【図２３】
2004281594.tif 000025
【図２４】
2004281594.tif 000026
【図２５】
2004281594.tif 000027
【図２６】
2004281594.tif 000028
【図２７】
2004281594.tif 000029