(57)【要約】【課題】ＳＯＩ基板のドライエッチングを行う際に上面側も除電することができ、プラズマダメージを引き起こすことなく、シリコン層を効率的にドライエッチングする技術を提供する。【解決手段】対向配置された上部電極５および下部電極３の間に、絶縁体層上にシリコン層が形成されたＳＯＩ基板４を前記シリコン層が上になるように前記下部電極上に配置して前記シリコン層をドライエッチングする方法において、前記シリコン層と下部電極とを導通させた状態でドライエッチングを行う。シリコン層と下部電極との導通を、シリコンからなる治具１１を介して行うことが好ましい。【選択図】　　図１
2004087907.tif 000002
【特許請求の範囲】
【請求項１】
対向配置された上部電極および下部電極の間に、絶縁体層上にシリコン層が形成されたＳＯＩ基板を前記シリコン層が上になるように前記下部電極上に配置して前記シリコン層をドライエッチングする方法において、前記シリコン層と下部電極とを導通させた状態でドライエッチングを行うことを特徴とするＳＯＩ基板のドライエッチング方法。
【請求項２】
前記シリコン層と下部電極との導通を、前記シリコン層の外周部で行うことを特徴とする請求項１に記載されたＳＯＩ基板のドライエッチング方法。
【請求項３】
前記シリコン層と下部電極との導通を、シリコンからなる治具を介して行うことを特徴とする請求項１または請求項２に記載されたＳＯＩ基板のドライエッチング方法。
【請求項４】
少なくとも、対向配置された上部電極および下部電極と、該上部電極および下部電極が設けられた処理室と、該処理室にプロセスガスを導入するガス導入管と、前記上部電極および下部電極の間に高周波電力を供給する高周波電源とを具備し、前記下部電極上に配置された基板をドライエッチングする装置であって、前記基板の上面の外周部と前記下部電極とを導通させる治具が設けられていることを特徴とするドライエッチング装置。
【請求項５】
前記治具が、シリコンからなるリング形状のものであることを特徴とする請求項４に記載されたドライエッチング装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの製造分野等において適用されるドライエッチングに関し、より具体的には、埋め込み酸化膜等の絶縁体層上にシリコン層が形成されたＳＯＩ基板をドライエッチングする際にプラズマダメージが発生するのを防止あるいは低減させる技術に関するものである。
【０００２】
【従来の技術】
近年の半導体デバイスにおいて、低消費電力化・高速化等の観点からＳＯＩ基板（ＳＯＩウエーハ）が着目され、実際に製品化が進められている。また、当然のことながら、ＳＯＩ基板を用いたデバイス作製においても一般的なシリコンウエーハの場合と同様に微細化が進められており、エッチングを行う場合にはプラズマを用いたドライプロセスが必要となっている。
【０００３】
ドライエッチングを行う装置としては、例えば図３に示されるような平行平板型のドライエッチング装置２１が知られている。この装置２１では、処理室２内に対向配置された上部電極５と下部電極３等が具備されており、シリコンウエーハやＳＯＩ基板をエッチング処理する際には、ＣＦ４等のプロセスガスをガス導入管８、ガス導入口７、ガス噴出口２０を経て処理室２内に導入するとともに、高周波電源６により上部電極５と下部電極３の間に高周波電力を印加する。これにより、上部電極５と下部電極３の間にプラズマを発生させ、生成したラジカルや荷電粒子が、下部電極３上の基板４に照射されて基板４表面のドライエッチングが行われる。
【０００４】
埋め込み酸化膜等の絶縁体層を有するＳＯＩ基板をドライエッチングする際、特に平行平板型ドライエッチング装置のように基板近傍でプラズマを形成するドライエッチング装置では、荷電粒子により絶縁体層上のシリコン層（「活性層」あるいは「ＳＯＩ層」とも言う）に電荷が蓄積されて、いわゆるプラズマダメージを受ける場合がある。
【０００５】
ＳＯＩ基板の電荷の蓄積を防ぐ方法として、特開２００１−３５１９０４号公報では、ＳＯＩ層を下面側として配置し、ドライエッチングにより上面よりＳＯＩ基板の埋め込み酸化膜を除去する際、ＳＯＩ基板の下面の外周部を絶縁性のサセプタで支持してドライエッチングを行う工程とＳＯＩ基板の下面全体に導電性の板を接触させて除電を行う工程を繰り返す方法や、導電性の下部電極上にＳＯＩ層を上面としてＳＯＩ基板を配置しながらドライエッチングを行う方法が開示されている。これらの方法によれば、ＳＯＩ基板に帯電した電荷が導電性の板や下部電極を介して放出され、酸化膜のエッチング速度を均一にすることができるとされている。
【０００６】
【発明が解決しようとする課題】
ところが、特開２００１−３５１９０４号公報に開示されているようなドライエッチング工程と除電工程を交互に行う方法では、除電する際にエッチングを中断する必要があるため、効率的でなく、また、導電性の板の接触を繰り返すことで基板表面を汚染してしまうおそれがある等の問題がある。
また、特開２００１−３５１９０４号公報に開示されているいずれの方法でも、配置されたＳＯＩ基板の下面側に位置する層の除電を行うことはできても、エッチングされる上面側が除電されず、プラズマダメージを引き起こし易いという問題がある。すなわち、支持基板と薄いシリコン層の間に埋め込み酸化膜が形成されたＳＯＩ基板では、酸化膜が絶縁体層となるが、シリコン層を上にしてドライエッチングを行う場合、ドライエッチングの際の荷電粒子により酸化膜上のシリコン層に電荷が蓄積され、酸化膜にダメージを与えたり、ＳＯＩ層上に形成されている素子を電気的に破壊してしまうなどのプラズマダメージを引き起こすことになる。
【０００７】
このような問題に鑑み、本発明では、ＳＯＩ基板のドライエッチングを行う際に上面側も除電することができ、プラズマダメージを引き起こすことなく、シリコン層を効率的にドライエッチングする技術を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記目的を達成するため、本発明によれば、対向配置された上部電極および下部電極の間に、絶縁体層上にシリコン層が形成されたＳＯＩ基板を前記シリコン層が上になるように前記下部電極上に配置して前記シリコン層をドライエッチングする方法において、前記シリコン層と下部電極とを導通させた状態でドライエッチングを行うことを特徴とするＳＯＩ基板のドライエッチング方法を提供する（請求項１）。
このようにＳＯＩ基板のシリコン層と下部電極とを導通させた状態でドライエッチングを行えば、ＳＯＩ基板のシリコン層と支持基板が同電位となり、シリコン層に蓄積される電荷を支持基板側に逃すことができる。従って、シリコン層に電荷が蓄積されず、プラズマダメージを防いであるいは低減してドライエッチングを行うことができる。
【０００９】
この場合、前記シリコン層と下部電極との導通を、前記シリコン層の外周部で行うことが好ましい（請求項２）。
このようにシリコン層の外周部で下部電極との導通を行えば、デバイス作製上の不都合がほとんどなく、中央部におけるデバイス形成領域を汚染することなしに、シリコン層中の電荷を支持基板側に逃すことができる。
【００１０】
また、前記シリコン層と下部電極との導通を、シリコンからなる治具を介して行うことが好ましい（請求項３）。
このようにシリコンからなる治具を介して導通を行えば、治具が消耗して飛散しても、シリコン層を汚染することがない。
【００１１】
さらに本発明によれば、少なくとも、対向配置された上部電極および下部電極と、該上部電極および下部電極が設けられた処理室と、該処理室にプロセスガスを導入するガス導入管と、前記上部電極および下部電極の間に高周波電力を供給する高周波電源とを具備し、前記下部電極上に配置された基板をドライエッチングする装置であって、前記基板の上面の外周部と前記下部電極とを導通させる治具が設けられていることを特徴とするドライエッチング装置が提供される（請求項４）。
【００１２】
このように基板の上面の外周部と下部電極とを導通させる治具が設けられたドライエッチング装置であれば、ＳＯＩ基板のシリコン層を上にしてドライエッチングする場合でも、酸化膜等の絶縁体層より上のシリコン層の電荷を下部電極に逃して、酸化膜等へのプラズマダメージを防いでドライエッチングを行うことができる。
【００１３】
この場合、前記治具が、シリコンからなるリング形状のものであることが好ましい（請求項５）。
このようなシリコンからなるリング形状の治具であれば、治具がエッチングされて消耗したとしても、ＳＯＩ基板のシリコン層を汚染せず、また、同じ材質であるため、温度分布等にも悪影響を及ぼすこともない。
【００１４】
以下、本発明についてさらに詳しく説明する。
本発明者は、ＳＯＩ基板のドライエッチングについて鋭意研究を行った。
従来の一般的なドライエッチング装置では、図３に示したように、下部電極上に基板を配置し、基板表面にプラズマを照射することでエッチングが進行する。
このとき、基板表面には荷電粒子が衝突して電荷を帯びることになるが、ＳＯＩ構造をもたない通常のシリコンウェーハであれば、ウェーハを支持しているチャック（下部電極）とシリコンウエーハが同電位であり、電荷が蓄積されることはない。
【００１５】
しかしながら、ＳＯＩ基板のシリコン層をドライエッチングする場合、図２に示されるようにシリコン層の下に絶縁体層である酸化膜が存在しているため、プラズマエッチングで生じた表面の電荷が蓄積されて、チャージングダメージの影響が顕著に現れてしまう。そこで本発明者は、荷電粒子を用いたドライエッチング中であっても、絶縁体上のシリコン層に電荷が蓄積されにくい装置構造を鋭意検討した。その結果、基板表面側と下部電極（あるいは支持基板側）とを導通させて表面（ＳＯＩ層）に蓄積した電荷を逃す機構とすれば、シリコン層のプラズマダメージを防止することができると考えた。
【００１６】
さらに具体的には、ドライエッチング処理する基板の上面の外周部に接触する治具を設け、この治具と、基板を保持するステージ（下部電極）を電気的に接続させて、ＳＯＩ基板のシリコン層と支持基板とを同電位にすることで、シリコン層の電荷が緩和されることを見出し、本発明を完成するに至った。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。
図１は、本発明に係るドライエッチング装置の一例を示したものである。このドライエッチング装置１は、一般的なドライエッチング装置と同様、対向配置された上部電極５および下部電極３と、該上部電極５および下部電極３が設けられた処理室２と、該処理室２にプロセスガスを導入するガス導入管８と、前記上部電極５および下部電極３の間に高周波電力を供給する高周波電源６とを具備している。さらにこの装置１には、ドライエッチングを行う際に下部電極３上に配置された基板４の上面の外周部と下部電極３とを導通させる治具１１が設けられている。
【００１８】
基板４と下部電極３とを導通させる治具１１（以下、単に「治具」という）は、単結晶シリコンからなり、ＳＯＩ基板を囲むリング形状となっている。そして、図１に見られるように、治具１１の上部は内側に突出して基板４上面の外周部と接する一方、下面は下部電極３と接しているため、基板４の上面と下部電極３とが導通された状態となり、基板４上面に蓄積される電荷を下部電極に逃すことができるようになっている。
【００１９】
なお、治具１１は、導電性の点では金属製とした方が優れるが、基板４のドライエッチングを行う際に治具自体もエッチングされるので、金属製の治具とすると金属汚染源となるおそれがある。また、上部電極と金属製の治具の間で放電が発生し、異常放電によりエッチングが進行しなかったり、エッチング均一性が崩れるなどの問題も生じるおそれがある。
【００２０】
一方、シリコン製の治具４とした場合、エッチングにより消耗するが、処理するＳＯＩ基板のシリコン層を汚染するのを防ぐことができるし、原則として処理するＳＯＩ基板と同材質であるので、熱伝導度、膨張率等も同じであり、温度分布等にも悪影響を及ぼすこともない。また、シリコン製の治具は、金属製のものより抵抗値が高く導電性に劣るが、シリコン層の電荷を下部電極に逃すだけであるので、シリコン程度の導電性で十分である。このように、エッチング特性、汚染の防止、導電性等の観点から、治具は主としてシリコンからなるものが好ましく、単結晶シリコン製や多結晶シリコン製とすることができる。
なお、シリコン製の治具とした場合、ＳＯＩ基板のシリコン層に比べてはるかに厚く、消耗はごくわずかであるが、長期間使用し続けると消耗するため、定期的な交換は必要である。
【００２１】
このようなシリコン製の治具は、シリコンウエーハの製造と同様、例えばチョクラルスキー法によりシリコン単結晶棒を育成し、この単結晶棒から切り出して製造することができる。なお、治具は導電性に優れていることが好ましく、例えば、シリコン単結晶の育成の際にボロンや砒素等のドーパントをドープして抵抗率を小さくすることが好ましい。
【００２２】
次に、上記のようなドライエッチング装置１を用いてＳＯＩ基板のシリコン層（ＳＯＩ層）をドライエッチングする場合について具体的に説明する。
図２は、ドライエッチング処理するＳＯＩ基板の一例を示している。このＳＯＩ基板４は、支持基板（シリコンウエーハ）１２上に埋め込み酸化膜１３が形成されており、埋め込み酸化膜１３上には薄いシリコン層（活性層）１４が形成されている。さらに、活性層１４上には、フォトリソグラフィーによるレジストパターン１５が形成されている。なお、活性層１４の外周部には、フォトリソグラフィー時に周辺露光ないしリンスを行い、図２のようにレジスト１５が除去されていれば、ＳＯＩ基板４の上面の外周部に治具１１を接触させ易いため望ましい。
【００２３】
このようなＳＯＩ基板４をドライエッチングする際には、図１に示されるように、シリコン層１４が上になるように下部電極上に配置し、レジスト１５が形成されていない基板４の外周部と、下部電極３の両方に接するように治具１１をセットする。これにより、シリコン層１４と下部電極３（及び支持基板１２）とが治具１１を介して導通した状態となる。なお、治具１１は、デバイス形成領域を除く基板４の外周部と接触するようにすることが好ましく、具体的には基板４の外周端部から５ｍｍ以内、特に３ｍｍ以内で接触することが好ましい。こうすることで、デバイス形成領域に悪影響を及ぼすこともない。
【００２４】
そして、ＣＦ４等のプロセスガス（反応ガス）をガス導入管８、ガス導入口７を経て、上部電極５のガス噴出口２０から処理室２内に導入するとともに、高周波電源６により上部電極５と下部電極３の間に高周波電力を印加する。これにより、両電極５，３間にプラズマが発生してラジカルや荷電粒子が生成し、ＳＯＩ基板４のレジストマスクされていない部分のシリコン層１４がドライエッチングされることになる。なお、処理室２内の余剰ガスは排気管９を通じて真空ポンプ１０により排出される。
【００２５】
このようにドライエッチングを行うと、シリコン層１４と下部電極３（及び支持基板１２）が導通されているので、ドライエッチング中、シリコン層１４中の電荷は治具１１を介して下部電極３側（支持基板１２側）に逃されることになる。従って、シリコン層１４に電荷が蓄積されず、ＳＯＩ基板４のシリコン層１４と支持基板１２が同電位となり、プラズマダメージを防止あるいは低減させてドライエッチングを行うことができる。
【００２６】
【実施例】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例及び比較例）
試料として、ｐ型、１Ωｃｍのシリコンウェーハを用いて作製された、直径２００ｍｍ、シリコン層の厚さ１５０ｎｍ、埋め込み酸化膜の厚さ１５０ｎｍのＳＯＩ基板を用意した。このＳＯＩ基板の埋め込み酸化膜の耐圧を評価するため、図３に示すような従来のドライエッチング装置２１と、図１に示すような本発明に係るドライエッチング装置１をそれぞれ用い、シリコン層を一旦全面除去するようにドライエッチングを行った。
【００２７】
なお、本発明に係るドライエッチング装置１において、ＳＯＩ基板のシリコン層の外周部と下部電極に接触して導通させる治具はリング状のシリコン単結晶製とし、導通を高めるため、治具の導電型はｐ型、抵抗率は０．０１Ωｃｍとした。また、治具はシリコン層の上面の外周端部から５ｍｍの部分全体と下部電極が接触する構造とした。
また、エッチング条件は、反応ガス：ＣＦ４／Ｏ２＝１９０／１０ｓｃｃｍ、Ｒｆ：３００Ｗ、圧力：３００ｍＴｏｒｒとした。
【００２８】
シリコン層除去完了は、プラズマ発光によるＥＰＤ（Ｅｎｄ　Ｐｏｉｎｔ　Ｄｅｔｅｃｔｏｒ）を用いて確認した。
その後、ＳＯＩ層が除去された酸化膜上にリンドープのポリシリコン（Ｐｏｌｙ−Ｓｉ）をＣＶＤにより堆積した後、フォトリソグラフィーを行い、１ｍｍ角（面積：１ｍｍ２）の電極を形成した。なお、電極形成のためのポリシリコンのエッチングはフッ酸＋硝酸のウエット工程を用いた。
【００２９】
この後、Ｐｏｌｙ−Ｓｉを電極として、埋め込み酸化膜の破壊電界強度を測定した。その結果、平均破壊電界強度で、従来のエッチング装置を用いた場合は、６ＭＶ／ｃｍであったが、本発明に係るドライエッチング装置を用いた場合は７ＭＶ／ｃｍであった。特に、従来のドライエッチング装置２１を用いてドライエッチングを行った場合、基板の外周部での破壊電界強度低下が顕著であったが、本発明に係るドライエッチング装置１を用いてドライエッチングを行った場合、基板の外周部での破壊電界強度低下が改善された。
【００３０】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施形態では、ＳＯＩ基板のシリコン層と下部電極とを導通させる治具としてリング形状のものについて説明したが、治具の形状はこれに限定されず、ＳＯＩ基板のシリコン層と下部電極に同時に接触して導通させ得るものであれば良く、例えば、ＳＯＩ基板の上面の外周部を数ヶ所おさえるような形状の治具としても良い。
【００３１】
また、ドライエッチング処理するＳＯＩ基板も特に限定されず、絶縁性の支持基板上にシリコン層が形成されたもの、酸化膜を介してシリコン基板同士を貼り合わせて得られるもの、シリコン基板内に酸素をイオン注入後、熱処理してシリコン基板内部にＳｉＯ２層を形成させて得られるものなど、あらゆるＳＯＩ基板のドライエッチングに適用することができる。
【００３２】
【発明の効果】
本発明によれば、ＳＯＩ基板のシリコン層と下部電極（及び支持基板）とを導通させた状態でドライエッチングを行うため、シリコン層に電荷が蓄積されず、プラズマダメージが防止あるいは低減されたドライエッチングが可能になる。従って、ＳＯＩ基板を用いたデバイス作製においてデバイス歩留まりが向上し、コストを低下させることが可能となる。
【図面の簡単な説明】
【図１】本発明に係るドライエッチング装置の一例の断面概略図である。
【図２】ドライエッチングが施されるＳＯＩ基板の一例の概略断面図である。
【図３】従来のドライエッチング装置の一例の断面概略図である。
【符号の説明】
１…ドライエッチング装置、　２…処理室、　３…下部電極、
４…ＳＯＩ基板、　５…上部電極、　６…高周波電源、　７…ガス導入口、
８…ガス導入管、　９…排気管、　１０…真空ポンプ、
１１…ＳＯＩ基板と下部電極とを導通させる治具、　１２…支持基板、
１３…埋め込み酸化膜（絶縁体層）、
１４…シリコン層（活性層、ＳＯＩ層）、　１５…レジストパターン、
２０…ガス噴出口、　２１…ドライエッチング装置。
【図１】
2004087907.tif 000003
【図２】
2004087907.tif 000004
【図３】
2004087907.tif 000005