(57)【要約】【課題】本発明は、突起電極間に絶縁膜を形成する場合の多層回路基板の製造方法に関し、高価なマスクや残渣を除去するための洗浄等を必要とせず、容易に突起電極間に絶縁膜を配設することのできる多層回路基板の製造方法を提供することを目的とする。【解決手段】多層回路基板である多層ビルドアップ基板８０上に、突起電極２１を形成後に、突起電極２１上が形成された多層ビルドアップ基板８０上の全面に感光性樹脂３１を塗布する。このとき感光性樹脂３１は、突起電極２１上には突起電極２１間と比べて薄く形成される。次に、感光性樹脂３１の表面を突起電極２１上に形成された感光性樹脂３１が除去されるだけの露光量で露光、現像を行うと、突起電極２１間に感光性樹脂３１を配設して絶縁でき、かつ、バンプ７１を形成するための突起電極上２１部を露出させることができる。【選択図】　　　図１３
2004087801.tif 000002
【特許請求の範囲】
【請求項１】
基板上に突起電極を形成する工程と、
前記基板上に前記突起電極を覆うように感光性樹脂膜を形成する工程と、
前記感光性樹脂膜の全面を露光する工程と、
前記感光性樹脂膜の表面を溶解し、前記突起電極を露出させる工程とよりなることを特徴とする回路基板の製造方法。
【請求項２】
前記露光工程は、前記感光性樹脂膜の表面部分のみを感光させるような露光量で実行されることを特徴とする請求項１記載の回路基板の製造方法。
【請求項３】
前記感光性樹脂膜は、前記突起電極の高さと略同じ厚みに形成されることを特徴とする請求項１または２記載の回路基板の製造方法。
【請求項４】
前記突起電極を露出させる工程により、前記突起電極間には前記感光性樹脂膜が残るように形成されることを特徴とする請求項１乃至３のいずれか一項記載の回路基板の製造方法。
【請求項５】
前記感光性樹脂膜は、感光性エポキシ樹脂、感光性ポリイミド樹脂、感光性ポリベンゾオキサザール樹脂、感光性ビスマレイミド樹脂、感光性ポリキノリン樹脂、感光性ベンゾシクロブテン樹脂、感光性シアネート樹脂、感光性アラミド樹脂、感光性アクリル樹脂、感光性フェノール樹脂、感光性尿素樹脂、感光性メラニン樹脂及び感光性ジアリルフタレート樹脂からなる群から選択される樹脂よりなることを特徴とする請求項１乃至４のいずれか一項記載の回路基板の製造方法。
【請求項６】
突起電極を担持した回路基板と、
前記回路基板上に、前記突起電極を露出するように形成された樹脂絶縁膜とよりなり、
前記絶縁樹脂膜は、感光性樹脂よりなることを特徴とする回路基板。
【請求項７】
基板本体上に形成された絶縁膜と、配線層と、電極とを設けた多層配線構造からなる回路基板において、
前記多層配線構造の内部には、前記電極を露出するように形成された樹脂絶縁膜を設けたことを特徴とする回路基板。
【請求項８】
前記多層配線構造上には、絶縁膜と、配線層とが積層された構造が形成されることを特徴とする請求項７記載の回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般に回路基板の製造方法に関し、特に突起電極を担持し、突起電極の周囲に絶縁膜を有する回路基板の製造方法に関する。
【０００２】
【従来の技術】
ビルドアップ基板、ＭＣＭ基板、インターポーザ及びプリント基板等は一般に多層回路基板より形成される。多層回路基板のプロセスに用いるワニス材料には、感光性ワニス材料と非感光性ワニス材料がある。
【０００３】
感光性ワニス材料を用いたプロセスとして、ＭＣＭ−Ｄと呼ばれるフォトビア開口とスパッタ法及び電解メッキ法による配線形成を特徴としたプロセスがある。このプロセスは、層間接続部に感光性樹脂をマスク露光及び現像により形成し、スパッタ法によりシード層を形成し、レジスト膜のパターニング後にメッキを行い、層間接続部ビア及び配線に導体形成するものである。感光性ワニス材料を用いたプロセスとしては、ダマシンプロセスを用いることが一般的である。このプロセスはパッド及びビアをあらかじめスパッタ法と電解メッキ法により作成し、それらの上部に樹脂を成膜する。その後、ストッパー層を形成後にＣＭＰ法により研磨を行うことで、接続ビアの頭出しと平坦化を行うものである。
【０００４】
多層回路基板の最上層には、他の電子部品と接続するための突起電極が形成される。これら突起電極間が繋がっているとショート等の不具合を起こす。そのため、回路基板表面には、突起電極間を絶縁する絶縁膜を形成する必要がある。一般的に、突起電極間には酸化膜等の絶縁膜が配設される。
【０００５】
かかる基板上に形成された突起電極を絶縁する方法としては、基板及び突起電極の全面に無機あるいは有機の絶縁膜を成膜し、さらにエッチング法、レーザー照射、研磨などによりパターニングして、突起電極を露出させる方法がある。
【０００６】
【発明が解決しようとする課題】
しかし、エッチング法により突起電極間に無機絶縁膜を形成する場合には、真空プロセスを要するＣＶＤ工程、スパッタ工程、あるいはドライエッチング工程を用いるためスループットが低下する。また、エッチングを行う前にレジスト膜のパターニングを行う必要があり、そのためのマスク工程が必要となる。マスク工程ではマスクアラインメント工程が含まれる上、接触露光法を使うためマスクが損傷しやすく、さらにマスクは突起電極のレイアウトが変更される毎に作成する必要があるため、コストアップに繋がる。さらに、突起電極の高さが数十μｍ以上の場合には、突起電極の側壁底部の角部における絶縁膜の回り込み不足による絶縁信頼性の低下などという問題がある。
【０００７】
これに対し、基板表面に有機絶縁膜を形成し、これにレーザーを用いて開口部を形成する技術も提案されているが、この場合には、基板内の開口部数に比例してプロセス時間が長くなる。また、ビーム径の制約から最小加工径が５０μｍφ程度であり、微細な開口を形成することができない。さらに、開口底部には、樹脂が炭化した残渣が残存するため、開口後には薬液処理が必要となるという問題点がある。研磨を用いた場合には、研磨による傷や研磨屑が発生しやすく、またプロセスコストが高い。さらに、樹脂に対して研磨に耐えうる高い強度及び密着性が要求されるため樹脂の選択性が狭いという問題点がある。
【０００８】
そこで本発明は、上記実情に鑑みなされたもので、高価なマスクや残渣を除去するための洗浄等を必要とせず、容易に突起電極間に絶縁膜を配設することのできる多層回路基板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は上記課題を、基板上に突起電極を形成する工程と、前記基板上に前記突起電極を覆うように感光性樹脂膜を形成する工程と、前記感光性樹脂膜の全面を露光する工程と、前記感光性樹脂膜の表面を溶解し、前記突起電極を露出させる工程とよりなることを特徴とする回路基板の製造方法により、解決する。
【００１０】
上記構成において、前記露光工程は、前記感光性樹脂膜の表面部分のみを感光させるような露光量で実行されるように形成してもよい。また、前記感光性樹脂膜は、前記突起電極の高さと略同じ厚みに形成してもよい。
【００１１】
上記構成において、前記突起電極を露出させる工程により、前記突起電極間には前記感光性樹脂膜が残るように形成してもよい。さらに、前記感光性樹脂膜は、感光性エポキシ樹脂、感光性ポリイミド樹脂、感光性ポリベンゾオキサザール樹脂、感光性ビスマレイミド樹脂、感光性ポリキノリン樹脂、感光性ベンゾシクロブテン樹脂、感光性シアネート樹脂、感光性アラミド樹脂、感光性アクリル樹脂、感光性フェノール樹脂、感光性尿素樹脂、感光性メラニン樹脂及び感光性ジアリルフタレート樹脂からなる群から選択される樹脂を用いてもよい。
【００１２】
また、本発明は上記課題を、突起電極を担持した回路基板と、前記回路基板上に、前記突起電極を露出するように形成された樹脂絶縁膜とよりなり、前記絶縁樹脂膜は、感光性樹脂よりなることを特徴とする回路基板により解決する。
【００１３】
また、本発明は上記課題を、絶縁膜と、配線層と、電極とを設けた多層配線構造からなる回路基板において、前記多層配線構造の内部には前記電極を露出するように樹脂絶縁膜を形成してもよい。
【００１４】
上記構成において、前記多層配線構造上には、絶縁膜と、配線層とが積層された構造を形成してもよい。
（作用）
図１〜図２は、本発明の原理図を示した図である。
【００１５】
本発明の特徴は、図１に示すように基板３５０上に突起電極３６１を覆うように感光性樹脂３７１を形成した後に、感光性樹脂３７１の全面を露光して感光性樹脂３７１の表面を溶解し、図２に示すように突起電極３６１を露出させて突起電極３６１間に絶縁層となる感光性樹脂３７１を配設することにある。
【００１６】
その際、本発明は、基板３５０上に塗布工程により感光性樹脂３７１を突起電極３６１上に形成した場合に、この突起電極３６１上の感光性樹脂３７１の膜厚が基板３５０上の突起電極３６１に塗布される感光性樹脂３７１の膜厚と突起電極３６１の高さとの比にほぼ対応することを利用し、感光性樹脂３７１の膜厚を、露光現像工程によりわずかに減少させることにより、突起電極３６１を感光性樹脂３７１から露出させるものである。
【００１７】
従って、本発明を実施する上で感光性樹脂の露光量は重要である。そこで、本発明者が実施例を行うにあたり実験した露光量と感光性樹脂の残膜率の実験結果について説明する。
【００１８】
なお、実験にはネガ型感光性樹脂としては日本ゼオン社製のポリイミド材料であるＺＦＰＩ−５５００を用い、ポジ型感光性樹脂としては日産化学社製のポリイミド材料であるＲＮ−９０２を用いた。
【００１９】
始めに、ネガ型感光性樹脂として日本ゼオン社製のポリイミド材料であるＺＦＰＩ−５５００を用いて行った実験方法について説明する。
【００２０】
図３〜図７は、ネガ型感光性樹脂を用いた場合の実験の工程を示した図である。
【００２１】
図３に示すように、Ｓｉ基板２５０上にネガ型感光性ポリイミド膜２６１としてＺＦＰＩ−５５００を回転数２１００ｒｐｍ、処理時間３０秒の条件で塗布を行う。
【００２２】
次に、図示していないクリーンオーブン内で温度６０℃、処理時間３０分の条件でネガ型感光性ポリイミド膜２６１の仮乾燥を行う（図４参照）。
【００２３】
次に、図５に示すように、ネガ型感光性ポリイミド膜２６１の露光、現像処理を行う。また、露光条件は４００，２４０，２００，１６０，１４０，１２０，１００，８８，８０，７２，６４ｍＪの１１条件について行う。
【００２４】
次に、図６に示すように、窒素雰囲気中において、温度４００℃、処理時間２時間の条件でベーク処理を行う。
【００２５】
その後、図７に示すように、ネガ型感光性ポリイミド膜２６１の膜厚測定を行い、膜厚データを基に残膜率（％）を算出する。
【００２６】
次に、残膜率（％）の算出方法について説明する。
【００２７】
４００ｍＪの露光量でネガ型感光性ポリイミド膜２６１の露光を行った場合、露光前と現像後のネガ型感光性ポリイミド膜２６１の厚みに差はない。つまり、ネガ型感光性ポリイミド膜２６１の場合、４００ｍＪよりも弱い露光量で露光を行った場合のみ、現像工程でネガ型感光性ポリイミド膜２６１が現像される。
【００２８】
従って、本実験では残膜率（％）を、４００ｍＪのベーク処理後のネガ型感光性ポリイミド膜２６１の膜厚Ａ（以下、膜厚Ａ）を基に、他の露光条件で露光してベーク処理を行った時の膜厚Ｂとの比で表すこととする。つまり、膜厚Ａの時の残膜率は１００％とする。よって、例えば、膜厚Ａが１０μｍ、膜厚Ｂが８μｍの場合の残膜率（％）は８０％となる。
【００２９】
次に、ネガ型感光性樹脂として日本ゼオン社製のポリイミド材料であるＺＦＰＩ−５５００を用いて行った実験結果について説明する。
【００３０】
表１は、ネガ型感光性ポリイミド膜を用いた場合の実験結果を示したものである。また、図８は、表１の実験データをグラフ化した図である。
【００３１】
【表１】
2004087801.tif 000003
表１から、ネガ型感光性ポリイミド膜２６１の場合、露光量が減少すると共に残膜率（％）も低下することが分かる。
【００３２】
次に、ポジ型感光性樹脂として日産化学社製のポリイミド材料であるＲＮ−９０２を用いて行った実験方法について図３〜図７を用いて説明する。
【００３３】
なお、以下の説明においては図３〜図７の図中のネガ型感光性ポリイミド膜２６１をポジ型感光性ポリイミド膜に置き換えて説明を行う。
【００３４】
図３において、Ｓｉ基板２５０上に、ネガ型感光性ポリイミド膜２６１の代わりにポジ型感光性ポリイミド膜であるＲＮ−９０２を回転数３５００ｒｐｍ、処理時間２０秒の条件で塗布を行う。
【００３５】
次に、図示していないホットプレート内で温度８０℃、処理時間２０分の条件でポジ型感光性ポリイミド膜の仮乾燥を行う（図４参照）。
【００３６】
次に、図５に示すように、ポジ型感光性ポリイミド膜の露光、現像処理を行う。また、露光条件は１，１０，４０，５０，７０，１００，２００，４００，５００，７００，１０００ｍＪの１１条件について行う。
【００３７】
次に、図６に示すように、窒素雰囲気中において、温度３５０℃、処理時間３０分の条件でベーク処理を行う。
【００３８】
その後、図７に示すように、ポジ型感光性ポリイミド膜の膜厚測定を行い、膜厚データを基に残膜率（％）を算出する。
【００３９】
次に、残膜率（％）の算出方法について説明する。
【００４０】
１ｍＪの露光量でポジ型感光性ポリイミド膜の露光を行った場合、露光前と現像後のポジ型感光性ポリイミド膜の厚みに差はない。つまり、ポジ型感光性ポリイミド膜２６１の場合、１ｍＪよりも強い露光量で露光を行った場合のみ、現像工程でポジ型感光性ポリイミド膜が現像される。
【００４１】
従って、本実験では残膜率（％）を、０ｍＪのベーク処理後のポジ型感光性ポリイミド膜の膜厚Ａ（以下、膜厚Ａ）を基に、他の露光条件で露光してベーク処理を行った時の膜厚Ｂとの比で表すこととする。つまり、膜厚Ａの時の残膜率は１００％とする。よって、例えば、膜厚Ａが１０μｍ、膜厚Ｂが８μｍの場合の残膜率（％）は８０％となる。
【００４２】
次に、ポジ型感光性樹脂としては日産化学社製のポリイミド材料であるＲＮ−９０２を用いて行った実験結果について説明する。
【００４３】
表２は、ポジ型感光性ポリイミド膜を用いた場合の実験結果を示したものである。また、図９は、表２の実験データをグラフ化した図である。
【００４４】
【表２】
2004087801.tif 000004
表２から、ポジ型感光性ポリイミド膜の場合、露光量が増加すると共に残膜率（％）も低下することが分かる。
【００４５】
本実験による感光性樹脂を多層回路基板上に形成された突起電極上に成膜する場合、突起電極上に形成される感光性樹脂が突起電極間に形成される感光性樹脂の膜厚よりも薄くなる。この感光性樹脂の膜厚差を利用して、基板上に形成された感光性樹脂を全面露光後、現像することにより、容易に突起電極間に絶縁膜を配設することができ、かつ、突起電極を露出させることができる。
【００４６】
【発明の実施の形態】
以下、図面に基づいて本発明の実施例を説明する。
（第１の実施形態）
図１０〜図１２は、突起電極間にネガ型感光性ポリイミド膜であるＺＦＰＩ−５５００を配設する本発明の第１の実施形態による多層回路基板の製造方法を示したものである。
【００４７】
図１０に示すように、Ｓｉ基板２００上にＣｒ膜２１１を８０ｎｍの厚さに形成し、さらにＣｕ膜２１２をめっきシード層として５００ｎｍの厚さに形成後、Ｃｕ膜２１２上に高さ２０μｍ、直径が５０μｍのＣｕ突起電極２２１を電解めっき法により形成する。
【００４８】
次に、ネガ型感光性ポリイミド膜であるＺＦＰＩ−５５００を回転数２１００ｒｐｍ、処理時間３０秒の条件でＣｕ突起電極２２１上に、Ｃｕ膜２１２を覆うように、約５ミクロンの厚さに塗布する。また、ネガ型感光性ポリイミド膜の塗布方法は、ラミネート、回転塗布またはスキージ印刷塗布のいずれかの方法であればネガ型感光性ポリイミド膜の塗布が可能である。
【００４９】
その後、クリーンオーブン内で温度６０℃、処理時間３０分の条件でネガ型感光性ポリイミド膜２３１の仮乾燥を行い、図１１に示したような構造となる。このときの、Ｃｕ突起電極２２１上のネガ型ポリイミド膜２３１の膜厚Ｃは４μｍであった。また、Ｃｕ突起電極２２１間の膜厚Ｄは１０μｍであった。
【００５０】
なお本発明では、前記樹脂膜の厚さは電極の高さと略同じに形成することができる。この場合、電極の高さと樹脂膜の厚さの比は約１：１になる。
【００５１】
このように、感光性樹脂を凹凸形状に塗布した場合、凸部の感光性樹脂の膜厚は凹部と比べて薄くなる。この感光性樹脂の膜厚差を利用して、突起電極上に形成された感光性樹脂を全面露光後、現像することにより、突起電極上の感光性樹脂を除去することで、容易に突起電極間に絶縁膜を配設することができ、かつ、突起電極上にバンプを形成するために突起電極を露出させることができる。
【００５２】
従って、本実施例のＳｉ基板２００上のＣｕ突起電極２２１上にバンプを形成するためには、Ｃｕ突起電極２２１上に形成された４μｍのネガ型ポリイミド膜２３１を除去して、Ｃｕ突起電極２２１を露出させる必要がある。
【００５３】
そこで次に、Ｃｕ突起電極２２１上に形成された４μｍのネガ型ポリイミド膜２３１を除去するのに必要な露光量である１１０ｍＪ（表１参照）を、露光装置を用いてネガ型ポリイミド膜２３１の表面に照射する。
【００５４】
次に、現像処理を行い、その後窒素雰囲気中において、温度４００℃、処理時間２時間の条件でベーク処理を行なう。それにより、図１２に示すように、Ｃｕ突起電極２２１間にネガ型ポリイミド膜２３１が配設され、かつ、Ｃｕ突起電極２２１の上部３０１が露出された構造とすることができる。
【００５５】
このような製造方法を適用することにより、エッチング法を用いて加工する場合には必要であったマスクや、レーザーを用いた場合に必要であった残渣除去のための薬液処理工程も必要としないため、容易に安価なプロセスコストで突起電極表面を露出させ、かつ、突起電極間にネガ型ポリイミド膜を配設することができる。それにより、突起電極間の絶縁ができ、突起電極間のショート等の不具合を防ぐことができる。
【００５６】
なお、本実施形態ではＳｉ基板２００上に形成された２０μｍの高さのＣｕ突起電極２２１上に、Ｃｕ突起電極２２１間の膜厚Ｄが１０μｍとなるようなネガ型ポリイミド膜２３１を成膜したが、突起電極の高さと感光性樹脂の膜厚との比が、約１：１になるように感光性樹脂を塗布することで同様な効果を得ることができる。また、本実施形態では感光性樹脂として、ネガ型感光性ポリイミド膜を適用したが、ポジ型感光性ポリイミド膜を用いても同様に、容易に突起電極表面を露出させ、かつ、突起電極間にポジ型ポリイミド膜を配設することができる。（第２の実施形態）
本発明に係る多層回路基板の製造方法の第１の実施形態を、ビルドアップ基板やＬＳＩチップと組み合わせても良い。
【００５７】
図１３は、本発明の第２の実施形態による多層回路基板の構造を示したものである。
【００５８】
同図に示すように、多層ビルドアップ基板８０の上下主面に突起電極２１が配設されており、突起電極２１上にはバンプ７１が形成されている。また上主面上には、突起電極２１にバンプ７１を介してＬＳＩチップ９１が接合されている。
【００５９】
図１３の多層ビルドアップ基板は多数の配線層を積層した構成を有し、さらに一の配線層と他の配線層とが、ビアコンタクトにより接続されているのがわかる。
【００６０】
多層ビルドアップ基板８０の上下主面上には、突起電極２１間の部分を覆うように感光性樹脂３１が配設されており、突起電極２１間を絶縁した構成となっている。それにより、突起電極間の絶縁ができ、突起電極間のショート等の不具合を防ぐことができる。このように、ビルドアップ基板やＬＳＩチップと組み合わせて構成しても良い。
（第３の実施形態）
本発明に係る多層回路基板の製造方法の第１の実施形態を、ビルドアップ基板，ＬＳＩチップ，ヒートシンク等と組み合わせても良い。
【００６１】
図１４は、本発明の第３の実施形態によるＭＣＭ基板の構造を示したものである。
【００６２】
同図に示すように、多層ビルドアップ基板８０の一方の面にはヒートシンク１５１を、他方の面には突起電極２１上に形成されたバンプ７１を介して複数のＬＳＩチップを配設した構成となっている。また、突起電極２１間には感光性樹脂３１が配設されており、突起電極２１間を絶縁した構成となっている。それにより、突起電極２１間の絶縁ができ突起電極２１間のショート等の不具合を防ぐことができる。このように、ＭＣＭ基板に適用しても良い。
（第４の実施形態）
本発明に係る多層回路基板の製造方法の第１の実施形態を、シリコンインターポーザに適用しても良い。
【００６３】
図１５は、本発明の第４の実施形態によるシリコンインターポーザの構造を示したものである。
【００６４】
同図に示すように、Ｓｉ基板１１内部にはスルービア４１が配設され、Ｓｉ基板１１上には強誘電体キャパシタ５１が形成されている。強誘電体キャパシタ５１の上部には、絶縁膜６１が形成され、その内部及び上部には突起電極２１が配設されている。突起電極２１の上部にはバンプが形成され、突起電極２１間には感光性樹脂３１が配設されており、突起電極２１間を絶縁した構成となっている。それにより、突起電極間の絶縁ができ突起電極間のショート等の不具合を防ぐことができる。
【００６５】
このように、シリコンインターポーザに適用しても良い。
（第５の実施形態）
本発明に係る多層回路基板の製造方法の第４の実施形態であるシリコンインターポーザ上に複数のＬＳＩチップを混載しても良い。
【００６６】
図１６は、本発明の第５の実施形態によるシリコンインターポーザ上に複数のＬＳＩチップを積載した場合の平面図を示したものである。
【００６７】
同図に示すように、シリコンインターポーザ１００上に、ロジックとＳＲＡＭ１１１と、フラッシュメモリー１２１と、アナログ回路１３１とを混載させるような構成としても良い。
【００６８】
なお、シリコンインターポーザ上に混載させるＬＳＩチップは上記ＬＳＩチップに限定されない。
（第６の実施形態）
図１７〜図２３は、スタックビア構造にネガ型感光性ポリイミド膜であるＺＦＰＩ−５５００を配設する本発明の第６の実施形態による多層配線構造の製造方法を示したものである。
【００６９】
図１７に示すように、基板３１０上にＣｒ膜３１１を８０ｎｍの厚さに形成し、さらにＣｕ膜３１２をめっきシード層として５００ｎｍの厚さに形成する。
【００７０】
次に、Ｃｕ膜３１２上にレジスト膜３２１を塗布後に、クリーンオーブン内にて温度８０℃で３０分間プリキュアを行った。次に、配線及びパッド形成用のマスク（図示せず）を用いて４００ｍＪ／ｃｍ２の条件で露光後に現像して、図１８に示すような開口部Ｈと開口部Ｉを配設する。開口部Ｈは配線パターン形成用の開口部で幅は１０μｍ、開口部Ｉはパッド形成用の開口部で幅は８０μｍである。続いて、硫酸銅メッキを行い、開口部Ｈ，Ｉの内部にＣｕ膜を形成後に、レジスト膜３２１を除去して、図１９に示すようなＣｕ配線パターン３３１とＣｕパッド３３２を形成する。Ｃｕ配線パターン３３１とＣｕパッド３３２の高さＫは共に約５μｍである。
【００７１】
次に、Ｃｕ配線パターン３３１と、Ｃｕパッド３３２と、Ｃｕ膜３１２との上にレジスト膜を塗布後、クリーンオーブン内にて温度６０℃、処理時間３０分の条件でプリキュアを行った。次に、ビア形成用マスク（図示せず）を用いて４００ｍＪ／ｃｍ２の条件で露光後に現像して、図２０に示すような開口部Ｊを配設する。続いて、硫酸銅メッキを行い、開口部Ｊの内部にＣｕ膜を形成後に、レジスト膜３２２を除去して、図２１に示すようなＣｕビアパターン３４１，３４２を形成する。Ｃｕビアパターン３４１，３４２の高さＬは約５μｍである。
【００７２】
続いて、図２２に示すように、ネガ型感光性ポリイミド膜３５１であるＺＦＰＩ−５５００を回転数１０００ｒｐｍ、処理時間３０秒でスピンコート後、クリーンオーブン内にて温度６０℃、処理時間３０分の条件でプリキュアを行った。
【００７３】
次に、ネガ型感光性ポリイミド膜３５１の表面を２００ｍＪ／ｃｍ２の条件で露光後に、現像液ＺＰＩＤを用いてスプレー現像を行う。その後、イソプロパノール液を用いて２分間のリンス処理を行い、図２３に示すように、ビアの上部３０２を露出させて、窒素雰囲気中にて温度４００℃、処理時間１２０分の処理条件を行い、ネガ型感光性ポリイミド膜３５１の硬化を行う。ネガ型感光性ポリイミド膜３５１の硬化後の膜厚Ｍは、９．８μｍであった。
【００７４】
その後、２層目以降も同様な方法で１０層まで形成した結果、スタックビア内導通性能及びスタックビア間の絶縁性能が確認でき、Ｃｕ配線及びＣｕビアの配線信頼性が良い多層配線構造を得ることができた。
【００７５】
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００７６】
（付記１）　基板上に突起電極を形成する工程と、
前記基板上に前記突起電極を覆うように感光性樹脂膜を形成する工程と、
前記感光性樹脂膜の全面を露光する工程と、
前記感光性樹脂膜の表面を溶解し、前記突起電極を露出させる工程とよりなることを特徴とする回路基板の製造方法。
【００７７】
（付記２）　前記露光工程は、前記感光性樹脂膜の表面部分のみを感光させるような露光量で実行されることを特徴とする付記１記載の回路基板の製造方法。
【００７８】
（付記３）　前記感光性樹脂膜は、前記突起電極の高さと略同じ厚みに形成されることを特徴とする付記１または２記載の回路基板の製造方法。
【００７９】
（付記４）　前記突起電極を露出させる工程により、前記突起電極間には前記感光性樹脂膜が残るように形成されることを特徴とする付記１乃至３のいずれか一項記載の回路基板の製造方法。
【００８０】
（付記５）　前記感光性樹脂膜は、ポジ型膜であることを特徴とする付記１乃至４のいずれか一項記載の回路基板の製造方法。
【００８１】
（付記６）　前記感光性樹脂膜は、ネガ型膜であることを特徴とする付記１乃至５のいずれか一項記載の回路基板の製造方法。
【００８２】
（付記７）　前記感光性樹脂膜は、感光性エポキシ樹脂、感光性ポリイミド樹脂、感光性ポリベンゾオキサザール樹脂、感光性ビスマレイミド樹脂、感光性ポリキノリン樹脂、感光性ベンゾシクロブテン樹脂、感光性シアネート樹脂、感光性アラミド樹脂、感光性アクリル樹脂、感光性フェノール樹脂、感光性尿素樹脂、感光性メラニン樹脂及び感光性ジアリルフタレート樹脂からなる群から選択される樹脂よりなることを特徴とする付記１乃至６のいずれか一項記載の回路基板の製造方法。
【００８３】
（付記８）　突起電極を担持した基板と、
前記基板上に、前記突起電極を露出するように形成された樹脂絶縁膜とよりなり、
前記絶縁樹脂膜は、感光性樹脂よりなることを特徴とする回路基板。
【００８４】
（付記９）　前記突起電極はサブミクロン〜数十ミクロンの高さを有し、前記樹脂絶縁膜は、前記突起電極の高さとの比が１：１となるような膜厚に形成されることを特徴とする付記８記載の回路基板。
【００８５】
（付記１０）　前記突起電極は、前記基板の第１の主面上に形成された第１の突起電極と、前記第１の主面に対向する第２の主面上に形成された第２の突起電極とを含み、前記感光性樹脂膜は、前記第１の主面上に前記第１の突起電極を露出するように形成された第１の感光性樹脂膜と、前記第２の主面上に前記第２の突起電極を露出するように形成された第２の感光性樹脂膜とを含むことを特徴とする付記８または９記載の回路基板。
【００８６】
（付記１１）　前記基板は、前記第１の主面から前記第２の主面まで延在する貫通口と、前記貫通口中に設けられ、前記第１の主面から前記第２の主面まで延在する導体プラグとを含むことを特徴とする付記８乃至１０のいずれか一項記載の回路基板。
【００８７】
（付記１２）　基板本体上に形成された絶縁膜と、配線層と、電極とを設けた多層配線構造からなる回路基板において、
前記多層配線構造の内部には、前記電極を露出するように形成された樹脂絶縁膜を設けたことを特徴とする回路基板。
【００８８】
（付記１３）　前記多層配線構造上には、絶縁膜と、配線層とが積層された構造が形成されることを特徴とする付記１２記載の回路基板。
【００８９】
（付記１４）　前記回路基板は、半導体チップを担持することを特徴とする付記８乃至１３のいずれか一項記載の回路基板。
【００９０】
（付記１５）　前記回路基板は、複数の半導体チップを担持することを特徴とする付記８乃至１４のいずれか一項記載の回路基板。
【発明の効果】
本発明によれば、多層回路基板上に形成された突起電極間を絶縁して、かつ、突起電極上部にバンプを形成するための方法として、感光性樹脂を突起電極が形成された基板上の全面に塗布した場合に突起電極上の感光性樹脂の膜厚が突起電極間の膜厚よりも薄く形成されることを用いて、感光性樹脂塗布後に全面露光、現像処理を行うことで、突起電極間に感光性樹脂を配設して絶縁でき、かつ、バンプを形成するために突起電極上部を露出させることができる。
【図面の簡単な説明】
【図１】本発明の原理図（その１）である。
【図２】本発明の原理図（その２）である。
【図３】本発明のネガ型感光性樹脂を用いた場合の実験の工程図（その１）である。
【図４】本発明のネガ型感光性樹脂を用いた場合の実験の工程図（その２）である。
【図５】本発明のネガ型感光性樹脂を用いた場合の実験の工程図（その３）である。
【図６】本発明のネガ型感光性樹脂を用いた場合の実験の工程図（その４）である。
【図７】本発明のネガ型感光性樹脂を用いた場合の実験の工程図（その５）である。
【図８】表１の実験データに対応する図である。
【図９】表２の実験データに対応する図である。
【図１０】本発明の第１の実施形態による多層回路基板の製造方法を示した図（その１）である。
【図１１】本発明の第１の実施形態による多層回路基板の製造方法を示した図（その２）である。
【図１２】本発明の第１の実施形態による多層回路基板の製造方法を示した図（その３）である。
【図１３】本発明の第２の実施形態による多層回路基板の構造を示した図である。
【図１４】本発明の第３の実施形態によるＭＣＭ基板の構造を示した図である。
【図１５】本発明の第４の実施形態によるシリコンインターポーザの構造を示した図である。
【図１６】本発明の第５の実施形態によるシリコンインターポーザ上に複数のＬＳＩチップを積載した場合の平面図である。
【図１７】本発明の第６の実施形態による多層配線構造の製造方法を示した図（その１）である。
【図１８】本発明の第６の実施形態による多層配線構造の製造方法を示した図（その２）である。
【図１９】本発明の第６の実施形態による多層配線構造の製造方法を示した図（その３）である。
【図２０】本発明の第６の実施形態による多層配線構造の製造方法を示した図（その４）である。
【図２１】本発明の第６の実施形態による多層配線構造の製造方法を示した図（その５）である。
【図２２】本発明の第６の実施形態による多層配線構造の製造方法を示した図（その６）である。
【図２３】本発明の第６の実施形態による多層配線構造の製造方法を示した図（その７）である。
【符号の説明】
１１、２００、２５０　Ｓｉ基板
２１　突起電極
３１　感光性樹脂
４１　スルービア
５１　強誘電体キャパシタ
６１　絶縁膜
７１　バンプ
８０　多層ビルドアップ基板
９１　ＬＳＩチップ
１００　シリコンインターポーザ
１１１　ロジックとＳＲＡＭ
１２１　フラッシュメモリー
１３１　アナログ回路
１４１　ＤＲＡＭ
１５１　ヒートシンク
２１１，３１１　Ｃｒ膜
２１２，３１２　Ｃｕ膜
２２１　Ｃｕ突起電極
２３１、２６１、３５１　ネガ型感光性ポリイミド膜
３０１、３０２　上部
３１０　基板
３２１、３２２　レジスト膜
３３１　Ｃｕ配線パターン
３３２　Ｃｕパッド
３４１，３４２　Ｃｕビア
【図１】
2004087801.tif 000005
【図２】
2004087801.tif 000006
【図３】
2004087801.tif 000007
【図４】
2004087801.tif 000008
【図５】
2004087801.tif 000009
【図６】
2004087801.tif 000010
【図７】
2004087801.tif 000011
【図８】
2004087801.tif 000012
【図９】
2004087801.tif 000013
【図１０】
2004087801.tif 000014
【図１１】
2004087801.tif 000015
【図１２】
2004087801.tif 000016
【図１３】
2004087801.tif 000017
【図１４】
2004087801.tif 000018
【図１５】
2004087801.tif 000019
【図１６】
2004087801.tif 000020
【図１７】
2004087801.tif 000021
【図１８】
2004087801.tif 000022
【図１９】
2004087801.tif 000023
【図２０】
2004087801.tif 000024
【図２１】
2004087801.tif 000025
【図２２】
2004087801.tif 000026
【図２３】
2004087801.tif 000027