(57)【要約】【課題】薄型かつ面積的にも小さい低コストの配線モジュールおよび配線モジュールを低コストに、簡便に、薄く製造する方法、さらに小型かつ低コストの半導体回路装置を提供することを目的とする。【解決手段】導体金属突起からなる配線パターンと前記突起間の溝を埋める絶縁層とを具備する配線モジュールとして構成し、適宜強度保持パターンを入れたり、絶縁層にガラスやセラミックスを用いたり、突起配線上に薄膜多層配線を形成する。導体金属突起は、プレス加工で形成することができ、バックエッチングで導体金属を薄くすることもできる。以上のような配線モジュールをプリント基板等に搭載し、半導体回路装置を形成する。【選択図】  図１
2004281723.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体やチップ型部品を搭載するための配線モジュールであって、少なくとも導体金属突起からなる配線パターンと、前記突起間の溝を埋める絶縁層とを具備する配線モジュール。
【請求項２】
配線パターン以外に、導体金属を用いたモジュール強度確保のためのパターンを有することを特徴とする請求項１に記載の配線モジュール。
【請求項３】
前記絶縁層がガラスもしくはセラミックスによって構成されることを特徴とする請求項１に記載の配線モジュール。
【請求項４】
前記金属突起からなる配線パターンの上に、さらにビアを有する絶縁樹脂層を介して薄膜配線層を単層もしくは多層に形成したことを特徴とする請求項１に記載の配線モジュール。
【請求項５】
少なくとも導体金属基板に配線パターンとなる突起をプレス加工によって形成する工程と、絶縁層をコートして前記突起間の溝を埋める工程と、突起上の余分な絶縁層を除去して突起を露出する工程と、突起裏面から配線パターン以外の部分を除去する工程とを具備する配線モジュールの製造方法。
【請求項６】
少なくとも導体金属基板に配線パターンとなる突起を形成する工程と、絶縁層をコートして前記突起間の溝を埋める工程と、突起上の余分な絶縁層を除去して突起を露出する工程と、突起裏面から配線パターン以外の部分を除去する工程と、突起背面から配線パターンをエッチングにより薄くする工程とを具備する配線モジュールの製造方法。
【請求項７】
請求項１に記載の配線モジュールに半導体もしくはチップ型の受動部品を搭載して成る半導体回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体やチップ型受動部品を搭載するための配線モジュールおよびその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）等の携帯型電子機器の急速な普及と携帯電話へのメモリーやデジタルカメラの搭載に代表される高機能化のために、電子部品はさらなる小型化，薄型化，軽量化が求められている。
【０００３】
こうした中、半導体をプリント基板へ実装する技術は急速な進歩を遂げ、現在も各社から様々な実装形態が提案されている。半導体単体の実装で現在主流となっているのは、樹脂基板もしくはセラミックス基板に半導体をワイヤボンディングで実装し、プリント基板へは、樹脂基板（もしくはセラミックス基板）に格子状に配置されたバンプによって接続を行う方法で、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）と呼ばれ、特に接続バンプを狭ピッチ化したＦＢＧＡ（Ｆｉｎｅ  ｐｉｔｃｈ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ  ）の採用が進んでいる。さらに、ワイヤボンディングをバンプにし、パッケージ面積を半導体同等サイズにまで近づけたＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）の採用も進んでいる。
【０００４】
さらなる高密度実装のために複数の半導体をシステム化する技術が開発されているが、複数チップを１チップ化するＳＯＣ（Ｓｙｓｔｅｍ  Ｏｎ  ａ  Ｃｈｉｐ）は、小型化には有利なものの、設計ルールの異なるチップを１チップ化するのに非常に長い開発期間を必要とし、１年で数回のモデルチェンジが行われる電子機器への適用は困難である。そこで複数チップを実装によりシステム化するＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  ａＰａｃｋａｇｅ）技術が、注目されている。ＳＩＰ技術では、設計ルールの異なる既存チップを搭載して短期間でシステム化できる上、チップコンデンサ，インダクタといったチップ型受動部品とのシステム化も容易で、多様化したニーズに対応しやすいという利点を有する。
【０００５】
ＳＩＰ技術において半導体やチップ型部品を搭載するための支持基板として、樹脂基板，金属基板，セラミックス基板などが用いられる。樹脂基板や金属基板は、基板に絶縁性接着剤を介して銅はくを貼り付けて用いるのが一般的である。一方、セラミックス基板は、グリーンシートに導体ペーストを印刷したものを多層積層焼成して用いるのが一般的である。さらに、特開２００１−２５０８８７号公報には、これら支持基板をなくした配線モジュールが公開されている。この基板レス構造は、３５μｍ〜３００μｍの導電箔に回路素子を搭載し、絶縁性樹脂でモールドして全体強度を確保した後に、導電箔をエッチング等によって分離する方法である。
【０００６】
【特許文献１】
特開２００１−２５０８８７号公報（［００２１］，［００２５］段落等）
【０００７】
【発明が解決しようとする課題】
従来のＳＩＰ用樹脂基板や金属基板には、支持体として基板を用いるため、一般に５００μｍ以上の基板厚みがあり、強度面から薄型化しにくいという問題があった。またスルーホール形成工程が必要でコストがかかる上、特に金属基板では、スルーホールの壁面の絶縁処理が困難であるという問題があった。一方、セラミックス基板も厚膜技術を用いて多層化しているので、５００μｍ以上の基板厚みが普通であり、薄くするともろい材料なので割れ・欠けが生じ易いという問題があった。特開２００１−２５０８８７号公報の基板レス構造は、薄型化の点では優れるが、半導体チップはワイヤーボンディングによって接続されていて実装面積が大きい。また、モールドするまで、導電箔にパターンが切れないために、部品搭載がしにくいという問題があった。
【０００８】
本発明は、以上の点を鑑みて、薄型かつ面積的にも小さい低コストの配線モジュールおよび配線モジュールを低コストに、簡便に、薄く製造する方法、さらに小型かつ低コストの半導体回路装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の目的の一つである前記薄型かつ面積的にも小さい低コストの配線モジュールは、複数の半導体やチップ型部品を搭載するための配線モジュールであって、少なくとも導体金属突起からなる配線パターンと、前記突起間の溝を埋める絶縁層とを具備する配線モジュールによって実現される。金属導体厚みは特に限定するものではないが、強度的に８０μｍ〜３００μｍが好ましい。配線パターンだけでは、配線モジュールの全体強度が小さい場合には、配線パターン以外に、導体金属を用いて枠や桟などの強度確保のためのパターンを形成するのが好ましい。また、突起間の溝を埋める絶縁層には、樹脂層でも差し支えないが、ガラスもしくはセラミックスを用いると、配線モジュールの全体強度を高める効果があり好ましい。以上のような、配線モジュールの強度確保は、薄型化を可能とする。
【００１０】
また、本発明の配線モジュールは、従来例の基板レス構造に搭載されていない、エリアアレイ配置の端子を有する半導体チップを搭載し、実装面積を低減できる。
【００１１】
また、前記金属突起からなる配線パターンの上に、さらにビアを有する絶縁樹脂層を介して薄膜配線層を単層もしくは多層に形成することによって、金属突起配線パターンより微細でかつ１層配線では不可能な接続を可能とし、実装面積を低減できる。さらに、ディスクリート部品として配線モジュールに搭載していたチップ型受動部品をこの薄膜多層配線中に薄膜コンデンサ，薄膜インダクタ，薄膜抵抗として取り込むこともできる。本発明の金属突起配線パターンは、２次元パターンであり、単に隣接して搭載された部品どうしの接続だけではなく、平面的により複雑な接続，上層配線との接続，パッド電極形成などを実現するもので、高密度の配線が可能である。
【００１２】
なお、本配線モジュールは、従来ＳＩＰ基板で別々に形成されていた配線パターンと導通ビアを一括して形成でき構造として低コスト化に有利な構造である。
【００１３】
本発明の目的の一つである配線モジュールの低コストの製造方法は、少なくとも導体金属基板に配線パターンとなる突起をプレス加工によって形成する工程と、絶縁層をコートして前記突起間の溝を埋める工程と、突起上の余分な絶縁層を除去して突起を露出する工程と、突起裏面から配線パターン以外の部分を除去する工程とを具備する配線モジュールの製造方法によって実現される。すなわち、本方法によれば、プレス加工によって、印刷やエッチングに対し低コストで配線形成が可能である。ただし、突起幅すなわち配線幅は、金属厚みの約６０％が下限である。一方、エッチングを用いれば、１０μｍレベルの非常に微細な突起形成が可能であり、求められる配線密度によっては、エッチングを用いても良い。さらに、本発明では、最初に配線形成を行うため、位置決めがしやすく、部品搭載が容易である。
【００１４】
本発明の目的の一つである配線モジュールを薄く製造する方法は、少なくとも導体金属基板に配線パターンとなる突起を形成する工程と、絶縁層をコートして前記突起間の溝を埋める工程と、突起上の余分な絶縁層を除去して突起を露出する工程と、突起裏面から配線パターン以外の部分を除去する工程と、突起背面から配線パターンをエッチングにより薄くする工程とを具備する配線モジュールの製造方法によって実現される。すなわち、途中プロセスでのハンドリングを考慮して、金属導体厚みを目標寸法より厚めに作っておき、絶縁層形成後最後にエッチングで薄くすることにより、途中で壊すことなく、薄い配線モジュールを得ることができる。
【００１５】
本発明の目的の一つである小型かつ低コストの半導体回路装置は、少なくとも導体金属突起からなる配線パターンと、前記突起間の溝を埋める絶縁層とを具備する配線モジュールに、複数の半導体やチップ型部品を搭載することにより実現できる。すなわち、薄くて面積の小さい低コストの配線モジュールを用いることにより、半導体回路装置の小型化，低コスト化が実現できる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。
【００１７】
（実施の形態１）
図１は、本発明の配線モジュールの一実施の形態のモデル図を示す。図１（ａ）配線モジュールを上から見た図であり、配線モジュール１には突起配線２が２次元パターンとして形成されており、その上に、チップコンデンサ３，チップインダクタ４，チップ抵抗５といったチップ型受動部品と半導体チップ６が電気的接続を保ちつつ、搭載されている。本図のＡ−Ａ′ラインでの断面を表したものが図１（ｂ）である。突起配線２の間を接続するように絶縁層７が形成されており、半導体チップ６は、はんだバンプ８によって接続されている。図２（ａ）は、図１（ａ）の部品搭載前の配線モジュール１を上から見た図であり、ＢＧＡタイプの半導体チップを搭載するように、半導体チップ接続用パッド９が格子状に形成されている。本図のＡ−Ａ′ラインでの断面を表したものが図２（ｂ）である。なお、図１，図２はあくまでもモデル図であり、実際の配線はより微細で複雑であり、パッド数も多いが、本発明の意図するところは同じである。
【００１８】
次に図１，図２に示した配線モジュールの製造方法を説明する。図３に本発明の配線モジュールの製造手順を断面図で示す。図３（ａ）にあるように、まず、導体金属基板１０を用意する。本実施の形態では、４２アロイ（Ｆｅ５８％Ｎｉ４２％の合金）を用いた。大きさは５０ｍｍ角で厚みは１００μｍのものとした。本発明の配線モジュールでは、突起部が導電路として用いられるので導体金属材料として低抵抗のものが好ましく、他にＣｕやＡｌを用いてもよい。次にプレス加工を用いて、図３（ｂ）のように突起１１の形成を行った。本突起は、配線として用いるため、２次元的なパターンで形成した。突起は、幅１００μｍで、隣接する突起間のピッチを最小１００μｍとし、段差５０μｍとした。一般に、金属厚みに対し、６０％に近い配線幅までプレス加工可能であるが、多段の加工が必要になる。本実施の形態では、金属厚みと配線幅を同等とすることにより、エッチング法に比較して低コストで配線形成することができた。次に図３（ｃ）のように絶縁層７として、この上にＰｂＯ−Ｂ２Ｏ３系ガラスペーストを印刷し、１２０℃乾燥後、４５０℃で焼成を行った。４２アロイは、熱膨脹率が小さいため、ガラスとの密着は良好である。次にラッピングマシンを用いた面研磨によって図３（ｄ）のように突起表面を絶縁層から露出させた。突起については、ガラスとともに表面を数μｍ削って、配線モジュールとして平坦性が出るようにした。最後にレジストマスクと塩化第２鉄液を用いた一般的なエッチング方法により、図３（ｅ）のように配線モジュール突起裏面のパターニングを行い、配線パターンどうしの電気的絶縁を確保した。なお、図３では５ｍｍ角の単独配線モジュールの断面を示しているが、実際には１００個の配線モジュールが５０ｍｍ角基板に同時形成されており、ダイシングして個片化して用いられる。最後に図３（ｆ）のように突起配線パターンを目標に位置決めを行い、半導体チップ６，チップコンデンサ３，チップインダクタ４を搭載し、はんだ接続を行った。ここで、部品搭載は、ダイシングの前であっても後であっても構わない。
【００１９】
以上により、配線と導通ビアの一括形成が可能であり、従来のＳＩＰ基板へのスルーホール形成・導通化・配線層成膜・配線層パターニングといった一連の工程の短縮が可能であり、低コストでＳＩＰ用配線モジュールが形成できる。さらに、ガラス絶縁層の形成は、本発明の全体強度を高めており、特開２００１−２５０８８７号公報の基板レス構造とほぼ同等の薄型化を実現している。また本発明の配線モジュールは、図１（ｂ）のように、エリアアレイ配置の端子を有する半導体チップを搭載し、特開２００１−２５０８８７号公報のワイヤーボンドを用いた半導体チップ接続と比較して、実装面積的により小型化が可能である。さらに、部品搭載は突起配線を目標に位置決めできるため、容易に行うことができる。
【００２０】
（実施の形態２）
本発明の別の一実施の形態を図を用いて説明する。図４に本発明の配線モジュールの製造手順を断面図で示す。図４（ａ）にあるように、まず、導体金属基板１０を用意する。本実施の形態では、Ｃｕ板を用いた。大きさは５０ｍｍ角で厚みは２００μｍのものとした。次にレジストマスクと塩化第２鉄液を用いた一般的なエッチング方法により、図４（ｂ）のように突起を形成した。エッチング法を用いる場合は、金属板厚は、プレス加工による破断を考慮しなくてよいので、５０μｍ程度の薄いものまで用いることができる。突起は、幅３０μｍで、隣接する突起間のピッチを最小３０μｍとし、段差３０μｍとした。エッチング法を用いた場合、微細加工を行うことが可能で、絶縁層として充填性の良いものを用いるなど後工程でのプロセスを最適化すれば、１０μｍ配線ピッチまで形成可能である。なお、本突起も、前記実施の形態と同じく配線として用いるため、２次元的なパターンで形成した。次に図４（ｃ）のようにセラミックスの絶縁層７を形成した。本実施の形態ではＡｌ２Ｏ３を電着を用いて形成した。塗布方法は熔射でも差し支えない。さらに、絶縁層としては、ガラスを用いてもよいし、ポリイミドやエポキシなどの樹脂を用いることもできる。本実施の形態では、Ａｌ２Ｏ３を用いたことにより配線モジュールとしての強度が増しており、セラミックスコートは、本発明のような薄型配線モジュールに好適である。次に図４（ｄ）のようにラッピングマシーンにより、絶縁層の研磨と突起の表面露出を行った。突起については、Ａｌ２Ｏ３とともに表面を数μｍ削って、配線モジュールとして平坦性が出るようにした。本突起上にさらに図４（ｅ）のように薄膜多層配線を形成した。まず、全面にＣｒ５０ｎｍ，Ｃｕ３μｍのスパッタを行い、有機レジストを塗布，露光，現像して配線パターンとなる部分を覆った後、配線パターン以外を塩化第２鉄液と過マンガン酸を用いて除去し、レジスト剥離を行って、薄膜配線１２を形成した。配線幅，配線ピッチはそれぞれ２０μｍとした。配線形成は、めっきとスパッタを併用してもよいし、無電解めっきを用いてもよい。有機絶縁層１３は、ポリイミド樹脂を塗布，現像，露光して形成し、上下の導通は、ポリイミド樹脂にビア孔を開けてめっきでＣｕを形成することにより導通ビア１４を形成して行った。以上の配線形成と絶縁層形成を繰り返すことにより多層配線を形成した。途中、誘電体としてＴａ２Ｏ５を室温スパッタ成膜して電極で上下を挟むことにより、薄膜コンデンサ１５を形成した。誘電体のパターニングは、ドライエッチングによって行った。また、薄膜インダクタ１６を配線のパターニングと同時にスパイラルパターンを形成することにより行った。薄膜抵抗１７については、Ｔａ２Ｎ  のスパッタにより形成した。薄膜抵抗のパターニングもドライエッチングによって行った。ここで、誘電体としては、Ａｌ２Ｏ３，Ｓｉ３Ｎ４，ＳｒＴｉＯ３，ＢａＴｉＯ３，ＰｂＴｉＯ３  などの他の物質を用いてもよく、その形成方法もゾルーゲル法やＣＶＤ法などの他の形成方法を用いてもよい。さらに抵抗としてもＣｒ−ＳｉＯ，Ｔｉ−Ａｌ−Ｎ，Ｎｉ−Ｃｒなど他の物質を用いてもよく、その形成方法も特に限定するものではない。薄膜多層配��を形成した後、図４（ｆ）のようにレジストマスクと塩化第２鉄液を用いた一般的なエッチング方法により、ピン１８を形成するとともに、導体金属の配線ごとの分離を行った。次に、プリント基板１９には挿入実装により接続を行った。最後に、図４（ｈ）のように薄膜多層配線上に半導体チップとチップ型受動部品の搭載を行った。これを上から見た図が図５であり、図４（ｈ）は図５のＡ−Ａ′断面に相当する。プリント基板１９に複数のチップを搭載した配線モジュール２０が実装されている。プリント基板にはメモリ半導体２１や論理半導体２２がリード端子２３により接続されている。
【００２１】
以上、薄膜多層配線を形成したことによって、金属突起パターン１層では不可能な微細な配線が可能となった。また、従来、ディスクリート部品として搭載されてきたチップ型受動部品を薄膜多層配線中に薄膜コンデンサ，薄膜インダクタ，薄膜抵抗として取り込むことができ、薄型で面積的にも小さい配線モジュールとすることができた。さらに、薄くて面積の小さい低コストの配線モジュールを用いることにより、半導体回路装置としても小型化，低コスト化することができた。
【００２２】
（実施の形態３）
本発明の別の一実施の形態を図を用いて説明する。本実施の形態では、実施の形態２と同じ材料を用い、製造方法も同じ方法を用いて、薄膜多層配線の形成まで行った。図６に本実施の形態の配線モジュールの製造方法を断面図にて示す。図６（ａ）が薄膜多層配線まで形成した状態である。次に図６（ｂ）のようにチップコンデンサ３と半導体チップ６をはんだを用いて搭載した。続いて、金型を用いてキャビティを形成し、オルソクレゾールノボラック型エポキシ樹脂組成物を１８０℃で圧入して搭載部品を封止した。金型を外した状態が図６（ｃ）であり、モールド樹脂２４によって、搭載部品は配線モジュールに強固に固定されている。なお、モールド樹脂としてはビフェニール系樹脂組成物など、別材料を用いてもよく、封止方法も上記トランスファーモールド法に限定されるものではない。次にエッチングによって、図６（ｄ）のようにピン形成を行った。この際、モールド樹脂で搭載部品が固定されているので、配線モジュールを裏返してエッチングを行っても、搭載部品が取れることが無く、ハンドリングが容易である。最後に図６（ｅ）のようにプリント基板１９への搭載を行った。図７にプリント基板に配線モジュールを実装した状態を斜視図で示す。導体金属と薄膜多層配線の部分２５の上にモールド部分２６が形成されている。モールド部分２６の内部には半導体チップ６，チップコンデンサ３，チップインダクタ４が封止されている。なお、図面上モールド樹脂は、透明に描かれている。モールドした配線モジュール全体がプリント基板１９に挿入実装され、プリント基板にはメモリ半導体２１や論理半導体２２が混載されている。
【００２３】
以上、搭載部品のトランスファーモールドは、本発明の必須とするものではないが、配線モジュールの強度確保とハンドリング性向上に効果がある。
【００２４】
（実施の形態４）
本発明の別の一実施の形態を図を用いて説明する。図８（ａ）は導体金属基板に突起を形成した状態を上から見た図であり、図８（ｂ）はそのＡ−Ａ′断面である。本実施の形態では、突起配線２の他に枠および桟の形で形成した強度保持のためのパターン２７を形成した。突起上に薄膜配線を形成した後、チップコンデンサ３，チップインダクタ４，半導体チップ６を搭載した状態が図８（ｃ）であり、図８（ｄ）はそのＡ−Ａ′断面である。以下、図面を用いて図８に示した配線モジュールの製造方法をさらに詳しく述べる。
【００２５】
図９に本実施の形態の配線モジュールの製造方法を断面図を用いて示す。導体金属基板として銅−インバー（Ｆｅ６４％Ｎｉ３６％合金）−銅のクラッド材を用いた。容積比は２０：６０：２０のものを用い、熱膨脹率は５３×１０−７／℃で、銅単体の３分の１以下であり、一般のガラスと同等である。大きさは５０ｍｍ角で厚みは１００μｍのものとした。次にプレス加工を用いて、図９（ａ）のように突起１１の形成を行った。本突起は、配線かつ強度保持パターンとして用いるための２次元的なパターンである。突起は、幅１００μｍで、隣接する突起間のピッチを最小１００μｍとし、段差５０μｍとした。次に図９（ｂ）のように絶縁層７として、この上にＳｉＯ２  −ＺｎＯ系ガラスペーストを印刷し、１２０℃乾燥後、８５０℃で焼成を行った。本ガラスペーストは、熱膨脹率が導体金属基板とほぼ等しいので、剥離を生じない。ガラスペーストは、特に組成を限定するものではないが、導体金属との熱膨脹率が合ったものを選ぶことが好ましい。次にラッピングマシンを用いた面研磨によって図９（ｃ）のように突起表面を絶縁層から露出させた。突起については、ガラスとともに表面を数μｍ削って、金属表面酸化膜を除去するとともに、配線モジュールとして平坦性が出るようにした。次に実施の形態２で述べたのと同じ方法で、図９（ｄ）のように薄膜配線を形成した。強度保持のための突起については、電気的接続を取るための、薄膜配線は形成しない。また、薄膜多層配線により、強度保持パターンで隔てられた部分同士が電気的に接続されている。次に、レジストマスクで裏面凹部を覆い、塩化第２鉄液を用いて、裏面全体にバックエッチングを施した。バックエッチング後の状態を図９（ｅ）に示す。これにより、１００μｍの金属厚みを５０μｍに低減した。さらに、エッチング法により、図９（ｆ）のように配線モジュール突起裏面のパターニングを行い、配線パターンどうしの電気的絶縁を確保した。全体の薄膜化と配線分離は、どちらを先に行っても差し支えない。なお、図９は単独配線モジュールの断面を示しているが、実施の形態１で述べたのと同様に、ダイシングして個片化して用いられる。次に図９（ｇ）のように突起配線パターンを目標に位置決めを行い、半導体チップ，チップ型受動部品を搭載し、はんだ接続を行った。ここで、部品搭載は、ダイシングの前であっても後であっても構わない。最後に配線モジュールをプリント基板１９にはんだを用いて実装した。実装した状態の断面図を図９（ｈ）に、斜視図を図１０に示す。
【００２６】
以上、強度保持用パターンにより薄型の配線モジュールが製造工程中で折れたりすることなく製造できた。さらにバックエッチングによって、プレス加工時のハンドリング性などのために薄くするのが困難な導体金属部分を、５０μｍまで薄くすることが可能となった。また、薄膜配線は、突起配線だけでは強度保持パターンと交差してしまう部分同士を３次元的に接続することを可能とした。薄膜配線を配線モジュール上に形成すると、実装レイアウト設計の自由さが広がり、配線モジュール面積の低減に効果がある。
【００２７】
（実施の形態５）
本発明の別の一実施の形態を図を用いて説明する。本実施の形態では、実施の形態４と同じ基板と絶縁層を用い、同じ製造手順で図９（ｆ）に相当する部品搭載前の状態まで形成した。図１１に本実施の形態の配線モジュールの製造方法を断面図を用いて示す。図１１（ａ）の状態は、図９（ｆ）に相当する。次に図１１（ｂ）のように突起配線パターンを目標に位置決めを行い、半導体チップ，チップ型受動部品を搭載し、はんだ接続を行った。この半導体チップの上に、図１１（ｃ）のように積層用半導体２８を搭載し、ワイヤーボンディングによって上下の半導体の接続を行った。さらに、図１１（ｄ）のようにモールド樹脂２４によって実施の形態３と同じ方法により搭載部品を覆った後、図１１（ｅ）のように配線モジュールをプリント基板１９にはんだを用いて実装した。半導体の種類については、論理用であっても、メモリ用のものであっても差し支えない。本実施の形態のように半導体チップを積層することにより、平面状に半導体チップを並置するより実装面積を低減でき、面積的に小さい配線モジュールを形成することが可能である。
【００２８】
【発明の効果】
本発明の導体金属突起からなる配線パターンと前記突起間の溝を埋める絶縁層とを具備する配線モジュールは、薄い導体金属を用い、適宜強度保持パターンを入れたり、絶縁層にガラスやセラミックスを用いるなどして、強度をさらに高めて、適宜導体金属のバックエッチングを行い、薄い配線モジュールとすることができる。また、本発明の配線モジュールは、微細配線が可能で、エリアアレイ端子の半導体チップを搭載でき、薄膜多層配線により３次元の接続と薄膜受動素子の搭載が可能でモジュール面積も低減できる。突起形成は配線形成とビア形成を兼ねたプロセスであり、突起自体プレス加工で容易に形成することができ、非常に低コストに配線モジュールが形成できる。突起を位置目標とした部品搭載も可能で、製造も容易である。本発明の配線モジュールを用いれば、さらに小型かつ低コストの半導体回路装置を提供できる。
【図面の簡単な説明】
【図１】部品搭載した本発明の配線モジュールのモデル図。
【図２】本発明の配線モジュールのモデル図。
【図３】本発明の配線モジュールの製造手順。
【図４】本発明の配線モジュールの製造手順。
【図５】本発明の配線モジュールおよび半導体回路装置のモデル図。
【図６】本発明の配線モジュールの製造手順。
【図７】本発明の配線モジュールおよび半導体回路装置のモデル図。
【図８】本発明の配線モジュールのモデル図。
【図９】本発明の配線モジュールの製造手順。
【図１０】本発明の配線モジュールおよび半導体回路装置のモデル図。
【図１１】本発明の配線モジュールの製造手順。
【符号の説明】
１…配線モジュール、２…突起配線、３…チップコンデンサ、４…チップインダクタ、５…チップ抵抗、６…半導体チップ、７…絶縁層、８…はんだバンプ、９…半導体チップ接続用パッド、１０…導体金属基板、１１…突起、１２…薄膜配線、１３…有機絶縁層、１４…導通ビア、１５…薄膜コンデンサ、１６…薄膜インダクタ、１７…薄膜抵抗、１８…ピン、１９…プリント基板、２０…配線モジュール、２１…メモリ半導体、２２…論理半導体、２３…リード端子、２４…モールド樹脂、２５…導体金属と薄膜多層配線を表す部分、２６…モールド部分、２７…強度保持のためのパターン、２８…積層用半導体。
【図１】
2004281723.tif 000003
【図２】
2004281723.tif 000004
【図３】
2004281723.tif 000005
【図４】
2004281723.tif 000006
【図５】
2004281723.tif 000007
【図６】
2004281723.tif 000008
【図７】
2004281723.tif 000009
【図８】
2004281723.tif 000010
【図９】
2004281723.tif 000011
【図１０】
2004281723.tif 000012
【図１１】
2004281723.tif 000013