(57)【要約】【課題】手間がかかららなくて、簡単、容易で、精度良く基板の表面および側面に配線パターンを形成できる電子回路基板およびその製造方法を提供する。【解決手段】セラミックス基板１１の厚み方向に側面配線パターンを形成するための貫通孔１２を形成した後、この基板１１の表面および貫通孔１２の周壁面に金属薄膜１３を形成する。この後、所定の配線パターンとなるようにホトレジスト１４，１５をパターンニングして、パターンニングされた金属薄膜１３上に金メッキ膜１６を形成するようにしている。これにより、表面の配線パターンと側面の配線パターンとを同時に形成することが可能となる。この結果、手間がかかららなくて、簡単、容易で、精度良く基板の表面および側面に配線パターンを形成できる電子回路基板１０が得られるようになる。【選択図】　図７
2004087914.tif 000002
【特許請求の範囲】
【請求項１】
セラミックス基板の少なくとも表面と側面に配線パターンが形成された電子回路基板であって、
前記配線パターンが形成された少なくとも一面の配線パターンを形成するメタライズ層の表面は当該メタライズ層が形成された基板表面と同一平面上かあるいは当該基板表面よりも後退した平面上にあることを特徴とする電子回路基板。
【請求項２】
前記メタライズ層は少なくとも金属薄膜と金属メッキ膜とを備えていることを特徴とする請求項１に記載の電子回路基板。
【請求項３】
セラミックス基板の少なくとも表面と側面に配線パターンを形成する電子回路基板の製造方法であって、
前記セラミックス基板の厚み方向に側面配線パターンを形成するための貫通孔を形成する貫通孔形成工程と、
前記セラミックス基板の表面および前記貫通孔の周壁面に金属薄膜を形成する金属薄膜形成工程と、
前記金属薄膜をホトリソグラフィーにより所定の配線パターンにパターンニングするホトリソグラフィー工程と、
前記所定の配線パターンにパターンニングされた金属薄膜上に金属メッキ膜を形成する金属メッキ工程と、
前記金属薄膜の不要部を除去する金属薄膜除去工程とを備えたことを特徴とする電子回路基板の製造方法。
【請求項４】
前記側面配線パターンを前記貫通孔の下部へのホトレジストのディップにより形成するようにしたことを特徴とする請求項３に記載の電子回路基板の製造方法。
【請求項５】
前記金属薄膜をスパッタリング法により成膜するようにしたことを特徴とする請求項３または請求項４に記載の電子回路基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子部品チップを実装する電子回路基板に係り、特に、セラミックス基板の少なくとも表面と側面に配線パターンが形成された電子回路基板およびその製造方法に関する。
【０００２】
【従来の技術】
光ディバイス用パッケージの内部に実装される小型電子回路基板として、半導体レーザダイオード（ＬＤ）や半導体フォトダイオード（ＰＤ）が直接実装されるマウント基板がある。この種のマウント基板としては、基板の表面および側面に配線パターンが形成されたものが知られている。このような基板の表面および側面に配線パターンが形成された従来の電子回路基板は、例えば、図８に示すような工程を経て以下のようにして作製されていた。即ち、まず、図８（ａ）に示すように、セラミックス基板２１の一面（上面）に図示しない下地金属薄膜を真空蒸着法などにより成膜した。
【０００３】
この後、この下地金属薄膜上に所定の配線パターンが形成されるようにホトリソグラフィー技術によりレジストをパターンニングした。ついで、この基板２１のに金属メッキを施して、所定の配線パターンにパターンニングされた下地金属薄膜上に金属メッキ膜を成膜した。この後、このセラミックス基板２１を短冊状に切断して複数の短冊基板２２，２２，・・・とした。ついで、この短冊基板２２の金属メッキ膜が形成された面が横向きになるように、短冊基板２２を９０度回転させて、図８（ｂ）に示すように、短冊基板２２を配列した。
【０００４】
ついで、短冊基板２２の一面（先に金属メッキ膜が形成された面とは９０度直角の面）に、下地金属薄膜を真空蒸着法などにより成膜した後、この下地金属薄膜上に所定の配線パターン２３が形成されるようにホトリソグラフィー技術によりレジストをパターンニングした。この後、この短冊基板２２に金属メッキを施して、所定の配線パターンにパターンニングされた下地金属薄膜上に金属メッキ膜を成膜した。これにより、図８（ｃ）に示すような、側面にも配線パターン２３が形成された短冊基板２２となる。
【０００５】
これを所定の大きさに切断することにより、表面および側面に所定の配線パターンが形成された図８（ｄ）に示すような回路基板（マウント基板）２４が得られることとなる。しかしながら、上述のような作製方法にあっては、セラミックス基板２１を短冊状に切断して複数の短冊基板２２とした後、この短冊基板２２の側面を所定の配線パターンにパターンニングする必要がある。
【０００６】
このため、製造工程が複雑で、手間が係り、この種の回路基板を作製するために長時間を要するという問題を生じた。また、表面に形成された配線パターンと側面に形成された配線パターンとの位置合わせの精度を向上させるために、短冊基板２２を１本ずつパターンニングする必要があるため、非常に手間が係って、この種の回路基板が高価になるという問題を生じた。
【０００７】
そこで、１本ずつの短冊基板にパターンニングする必要がない製造方法が特開平５−２９１４２７号公報にて提案されるようになった。この特開平５−２９１４２７号公報にて提案された方法においては、まず、図９（ａ）に示すように、基板３１に所定の間隔を置いて所定の深さの溝３２をダイシングにより加工する。ついで、図９（ｂ）に示すように、基板３１の表面及び両側面にＣｒ／Ｐｔ／Ａｕの順に金属蒸着膜３３を蒸着する。この後、金属蒸着膜上にホトレジストパターンを形成した後、Ｃｒ／Ｐｔ／Ａｕをイオンミリングによりドライエッチングを行ない、所定の配線パターンを形成する。
【０００８】
ついで、図９（ｃ）に示すように基板３１の裏面を平坦に研摩して、短冊状基板３４とした。ついで、基板３１から短冊状に分離した短冊状基板３４を配線パターンがある部分を横に並べてからホトレジストを塗布して、先に表面に形成した配線位置に重ね合わせてホトレジストパターンを形成した。ついで、ホトレジストパターンをマスクにしてＣｒ／Ｐｔ／Ａｕをドライエッチングして側面の配線パターンを形成し、ホトレジストを除去する。これにより、図９（ｄ）に示すように、短冊状基板３４の側面に配線パターン３５が形成されることとなる。そして、この短冊状基板３４をダイシングすることにより、図９（ｅ）に示すような表面および側面に所定の配線パターンが形成された回路基板（マウント基板）３６が得られることとなる。
【０００９】
【発明が解決しようとする課題】
ところが、特開平５−２９１４２７号公報にて提案された作製方法にあっては、セラミックス基板を短冊状に切断して複数の短冊基板とした後、この短冊基板の側面に所定の配線パターンにパターンニングする必要がある。このため、製造工程が複雑で、手間が係り、この種の回路基板を作製するために長時間を要するという問題を生じた。また、表面に形成された配線パターンと側面に形成する配線パターンとの位置合わせの精度を向上させるためには、短冊基板を１本ずつパターンニングする必要がある。このため、非常に手間が係って、この種の基板が高価になるという問題を生じた。
【００１０】
そこで、本発明は上記問題点を解決するためになされたものであって、手間がかかららなくて、簡単、容易で、精度良く基板の表面および側面に配線パターンを同時に形成できる電子回路基板およびその製造方法を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の電子回路基板の製造方法は、セラミックス基板の厚み方向に側面配線パターンを形成するための貫通孔を形成する貫通孔形成工程と、セラミックス基板の表面および貫通孔の周壁面に金属薄膜を形成する金属薄膜形成工程と、金属薄膜をホトリソグラフィーにより所定の配線パターンにパターンニングするホトリソグラフィー工程と、所定の配線パターンにパターンニングされた金属薄膜上に金属メッキ膜を形成する金属メッキ工程と、金属薄膜の不要部を除去する金属薄膜除去工程とを備えるようにしている。
【００１２】
このように、セラミックス基板の厚み方向に側面配線パターンを形成するための貫通孔を形成した後、この基板の表面および貫通孔の周壁面に金属薄膜を形成し、ホトリソグラフィーにより所定の配線パターンにパターンニングして、パターンニングされた金属薄膜上に金属メッキ膜を形成すると、表面の配線パターンと側面の配線パターンとを同時に形成することが可能となる。このため、手間がかかららなくて、簡単、容易で、精度良く基板の表面および側面に配線パターンを形成できる電子回路基板が得られるようになる。
【００１３】
ここで、側面配線パターンは貫通孔の下部へのホトレジストのディップにより形成するようにすれば、簡単、容易で、精度良く基板の側面に配線パターンを形成できるようになる。また、金属薄膜をスパッタリング法により成膜すると、貫通孔の周壁面にも金属薄膜を形成することが可能となる。
【００１４】
この場合、表面および側面に配線パターンが形成されたセラミックス基板から、個別の電子回路基板として切断するに際して、貫通孔を横切るように切断線を設定すると、貫通孔内に形成された配線パターンの表面は、セラミックス基板の周壁面よりも凹んだ位置に位置するようになる。これにより、配線パターンが形成された少なくとも一面の配線パターンを形成するメタライズ層の表面は、当該メタライズ層が形成された基板表面と同一平面上か、あるいは当該基板表面よりも後退した平面上にある電子回路基板が得られることとなる。この結果、このメタライズ層の表面に電子部品をハンダ付けした場合に、ハンダがはみ出して隣接するメタライズ層に接触することが防止できるようになる。
【００１５】
【発明の実施の形態】
ついで、本発明の電子回路基板の一実施の形態を図１〜図７に基づいて説明するが、本発明はこれに限定されるものでなく、その要旨を変更しない範囲で適宜変更して実施することができる。なお、図１は本発明の電子回路基板を製造するための第１工程を模式的に示す図であり、図１（ａ）は正面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’断面を拡大して示す断面図である。図２は本発明の電子回路基板を製造するための第２工程を模式的に示す図であり、図２（ａ）は正面図であり、図２（ｂ）は図２（ａ）のＡ−Ａ’断面を拡大して示す断面図である。図３は本発明の電子回路基板を製造するための第３工程を模式的に示す図であり、図３（ａ）は正面図であり、図３（ｂ）は図３（ａ）のＡ−Ａ’断面を拡大して示す断面図である。
【００１６】
図４は本発明の電子回路基板を製造するための第４工程を模式的に示す図であり、図４（ａ）は正面図であり、図４（ｂ）は図４（ａ）のＡ−Ａ’断面を拡大して示す断面図である。図５は本発明の電子回路基板を製造するための第５工程を模式的に示す図であり、図５（ａ）は正面図であり、図５（ｂ）は図５（ａ）のＡ−Ａ’断面を拡大して示す断面図である。図６は本発明の電子回路基板を製造するための第６工程を模式的に示す図であり、図６（ａ）は正面図であり、図６（ｂ）は図６（ａ）のＡ−Ａ’断面を拡大して示す断面図である。図７は本発明の電子回路基板を製造するための第７工程を模式的に示す図であり、図７（ａ）は図６（ａ）の一部を拡大して示す正面図であり、図７（ｂ）は図７（ａ）の切断線Ｘ−ＸおよびＹ１−Ｙ１、Ｙ２−Ｙ２から切断して作製された電子回路基板を示す斜視図である。
【００１７】
まず、大面積（例えば、幅および長さが７６．２ｍｍ×７６．２ｍｍで、厚みが１ｍｍのもの）のセラミックス基板（例えば、９６％Ａｌ２Ｏ３）１１を用意した。この後、図１（ａ）に示すように、所定の形状で、所定の配列となるようにレーザー加工機（その位置決め精度が±５μｍ以内になるように設定されている）により穿孔加工を施した。これにより、図１（ｂ）に示すように、このセラミックス基板１１の厚み方向に貫通する複数の貫通孔１２を形成した。なお、この貫通孔１２は側面配線パターンを形成するために設けており、後の成膜工程により配線パターンが形成されて側面配線パターンが形成されることとなる。
【００１８】
ついで、これらの複数の貫通孔１２が形成されたセラミックス基板１１をスパッタリング装置内に配置した。この後、スパッタリング装置内に連結された真空ポンプを作動して、スパッタリング装置内を真空状態に保持した。ついで、スパッタリング装置内にアルゴン（Ａｒ）ガスを導入するとともに、スパッタリング装置内の所定の位置に配置されたＣｒターゲットとセラミックス基板１１との間に直流高電圧を印加した。これにより、イオン化したアルゴンはターゲット（Ｃｒ）に衝突して、はじき飛ばされたターゲット物質（Ｃｒ）はセラミックス基板１１の表面および各貫通孔１２の周壁面に付着する。
【００１９】
この結果、セラミックス基板１１の表面および各貫通孔１２の周壁面にＣｒスパッタ膜（例えば、膜厚が０．０３μｍになるようにした）が形成されることとなる。この後、上述と同様に、スパッタリング装置内の所定の位置に配置されたＣｕターゲットとセラミックス基板１１との間に直流高電圧を印加して、Ｃｒスパッタ膜が形成されたセラミックス基板１１の表面および各貫通孔１２の周壁面にＣｕスパッタ膜（例えば、膜厚が０．２μｍになるようにした）を成膜した。これにより、図２（ａ），（ｂ）に示すように、セラミックス基板１１の表面および各貫通孔１２の周壁面にＣｒスパッタ膜とＣｕスパッタ膜とからなる金属膜１３が形成されることとなる。
【００２０】
ついで、金属膜１３が形成されたセラミックス基板１１の表面にホトレジストを塗布もしくはドライフィルムを用いてレジスト膜を形成し、所定の配線パターンになるように露光（なお、露光時の位置決め精度が±５μｍ以内になるように設定している）した後、現像した。これにより、図３（ａ），（ｂ）に示すように、金属膜１３が形成されたセラミックス基板１１の表面に所定の配線パターンが形成されるレジスト膜１４が形成されることとなる。一方、セラミックス基板１１の裏面が下側になるようにしてホトレジスト液に浸漬してレジストディップした。この後、各貫通孔１２の周壁面に所定の配線パターンが形成されるように露光した後、現像した。これにより、図４（ａ），（ｂ）に示すように、各貫通孔１２の周壁面下部にレジスト膜１５が形成されることとなる。
【００２１】
ついで、このセラミックス基板１１を図示しない金メッキ槽内に配置して金メッキを施した。これにより、図５（ａ），（ｂ）に示すように、レジストがパターンニングされていない金属膜１３の上に金メッキ膜１６が形成されることとなる。ついで、先に形成したレジスト膜１４，１５を除去した後、レジスト膜１４，１５が除去された部位の金属膜１３をエッチングにより除去した。これにより、図６（ａ），（ｂ）に示すように、セラミックス基板１１の表面および各貫通孔１２の周壁面に所定の配線パターンの金属膜（Ｃｒスパッタ膜とＣｕスパッタ膜）１３が形成され、この上に積層して金メッキ膜１６が形成されることとなる。
【００２２】
ついで、図７（ａ）に示すように、セラミックス基板１１を切断線Ｘ−Ｘに沿って切断して電子回路基板が横一列に並んだ短冊状基板とした後、この短冊状基板を切断線Ｙ１−Ｙ１およびＹ２−Ｙ２に沿って切断することにより、図７（ｂ）に示すような個々に切り離された電子回路基板１０が作製されることとなる。この場合、図７（ａ）に示すように、貫通孔１２を横切るように切断線Ｙ２−Ｙ２を設定すると、貫通孔１２内に形成された配線パターンとなる金メッキ膜１６の表面は、図７（ｂ）に示すように、セラミックス基板１１の側壁の表面よりも凹んだ位置に位置するようになる。これにより、この金メッキ膜１６の表面に電子部品をハンダ付けした場合に、ハンダがはみ出して隣接する金メッキ膜１６に接触することが防止できるようになる。
【００２３】
【発明の効果】
上述したように、本発明においては、セラミックス基板１１の厚み方向に側面配線パターンを形成するための貫通孔１２を形成した後、この基板１１の表面および貫通孔１２の周壁面に金属薄膜１３を形成する。この後、所定の配線パターンとなるようにホトレジスト１４，１５をパターンニングして、パターンニングされた金属薄膜１３上に金メッキ膜１６を形成するようにしている。これにより、表面の配線パターンと側面の配線パターンとを同時に形成することが可能となる。この結果、手間がかかららなくて、簡単、容易で、精度良く基板の表面および側面に配線パターンを形成できる電子回路基板１０が得られるようになる。
【００２４】
なお、上述した実施の形態においては、Ｃｒ膜（Ｃｒスパッタ膜）とＣｕ膜（Ｃｕスパッタ膜）を形成する成膜法としてスパッタリング法を適用する例について説明したが、成膜法としては、スパッタリング法以外に、真空蒸着法、有機金属気相法（ＭＯＣＶＤ法）、レーザアブレージョン法、イオンプレーティング法等の他の成膜法を適用してＣｒ膜あるいはＣｕ膜を形成するようにしてもよい。
【図面の簡単な説明】
【図１】本発明の電子回路基板を製造するための第１工程を模式的に示す図であり、図１（ａ）は正面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ断面を拡大して示す断面図である。
【図２】本発明の電子回路基板を製造するための第２工程を模式的に示す図であり、図２（ａ）は正面図であり、図２（ｂ）は図２（ａ）のＡ−Ａ’断面を拡大して示す断面図である。
【図３】本発明の電子回路基板を製造するための第３工程を模式的に示す図であり、図３（ａ）は正面図であり、図３（ｂ）は図３（ａ）のＡ−Ａ’断面を拡大して示す断面図である。
【図４】本発明の電子回路基板を製造するための第４工程を模式的に示す図であり、図４（ａ）は正面図であり、図４（ｂ）は図４（ａ）のＡ−Ａ’断面を拡大して示す断面図である。
【図５】本発明の電子回路基板を製造するための第５工程を模式的に示す図であり、図５（ａ）は正面図であり、図５（ｂ）は図５（ａ）のＡ−Ａ’断面を拡大して示す断面図である。
【図６】本発明の電子回路基板を製造するための第６工程を模式的に示す図であり、図６（ａ）は正面図であり、図６（ｂ）は図６（ａ）のＡ−Ａ’断面を拡大して示す断面図である。
【図７】本発明の電子回路基板を製造するための第７工程を模式的に示す図であり、図７（ａ）は図６（ａ）の一部を拡大して示す正面図であり、図７（ｂ）は図７（ａ）の切断線Ｘ−ＸおよびＹ１−Ｙ１、Ｙ２−Ｙ２から切断して作製された電子回路基板を示す斜視図である。
【図８】従来例の電子回路基板を製造するための工程を模式的に示す図である。
【図９】他の従来例の電子回路基板を製造するための工程を模式的に示す図である。
【符号の説明】
１０…電子回路基板、１１…セラミックス基板、１２…貫通孔、１３…金属薄膜、１３…銅スパッタ膜、１４…レジスト膜、１５…レジスト膜、１６…金メッキ膜
【図１】
2004087914.tif 000003
【図２】
2004087914.tif 000004
【図３】
2004087914.tif 000005
【図４】
2004087914.tif 000006
【図５】
2004087914.tif 000007
【図６】
2004087914.tif 000008
【図７】
2004087914.tif 000009
【図８】
2004087914.tif 000010
【図９】
2004087914.tif 000011