(57)【要約】【課題】アクティブマトリクス基板に対して斜め方向から入射する光等を、開口率を低下させることなく、確実に遮光することができる。【解決手段】液晶表示装置のアクティブマトリクス基板１０において、第３層間絶縁膜２１の上面は平坦になっており、また、第１層間絶縁膜１７の層厚部上に設けられた第２層間絶縁膜１９および第３層間絶縁膜２１の各側面は、第１層間絶縁膜１７の各側面に連続した垂直面になっており、第１層間絶縁膜１７、第２層間絶縁膜１９および第３層間絶縁膜２１の両側の各側面は、それぞれ、側部遮光層２３によって覆われており、各側部遮光層２３は、容量電極１５の下方に位置する多結晶Ｓｉ膜３１部部の各側方およびゲート配線１２の各側方に沿うように、所定の形状にパターニングされている。【選択図】　図１
2004045576.tif 000002
【特許請求の範囲】
【請求項１】
透明基板上にマトリクス状に設けられた複数の薄膜トランジスタと、
各薄膜トランジスタを覆うように設けられた絶縁膜を介して、各薄膜トランジスタのチャネル領域に対向した状態で、それぞれが平行に設けられた複数のゲート配線と、
各ゲート配線を覆うように設けられた絶縁膜を介して、各ゲート配線とは直交するようにそれぞれが平行に設けられており、前記各薄膜トランジスタのソース領域にそれぞれ接続された複数の信号配線と、
各信号配線を覆うように設けられた絶縁膜を介して、マトリクス状に設けられており、それぞれが前記各薄膜トランジスタのドレイン領域にそれぞれ接続された複数の透明な画素電極とを具備するアクティブマトリクス基板が、液晶層を挟んで対向基板に対向配置された液晶表示装置であって、
各薄膜トランジスタを構成する半導体層の少なくとも一部の領域の側方に、該半導体層に沿って、前記透明基板に対して垂直な状態で、側部遮光層が設けられていることを特徴とする液晶表示装置。
【請求項２】
前記半導体層の下方に、該半導体層を下側から覆うように、絶縁膜を介して、下部遮光層が設けられている請求項１に記載の液晶表示装置。
【請求項３】
前記側部遮光層が、前記下部遮光層に接している請求項２に記載の液晶表示装置。
【請求項４】
前記信号配線の上方に、絶縁膜を介して上部遮光層が設けられている請求項１に記載の液晶表示装置。
【請求項５】
前記側部遮光層が、該側部遮光層に近接したゲート配線の一部領域の側方に、該ゲート配線の領域に沿った状態に配置されている請求項１に記載の液晶表示装置。
【請求項６】
前記側部遮光層が、該側部遮光層に近接した信号配線の一部領域の側方に、該信号配線の領域に沿った状態に配置されている請求項１に記載の液晶表示装置。
【請求項７】
前記下部遮光層の下方に、絶縁膜を介して、付加容量電極が設けられており、該付加容量電極と前記下部遮光層とによって付加容量が形成されるようになっている請求項２に記載の液晶表示装置。
【請求項８】
前記下部遮光層および前記半導体層の間に、絶縁膜を介して、付加容量電極が設けられており、該付加容量電極と前記下部遮光層とによって付加容量が形成されるようになっている請求項２に記載の液晶表示装置。
【請求項９】
前記付加容量電極が、前記半導体層のドレイン領域に接続されている請求項７または８に記載の液晶表示装置。
【請求項１０】
前記側部遮光層が、前記付加容量電極に接している請求項８に記載の液晶表示装置。
【請求項１１】
前記半導体層がＬＤＤ構造である請求項１に記載の液晶表示装置。
【請求項１２】
前記側部遮光層が、ポリシリコンである請求項１に記載の液晶表示装置。
【請求項１３】
前記側部遮光層が、金属または金属シリサイドである請求項１に記載の液晶表示装置。
【請求項１４】
前記側部遮光層が、金属または金属シリサイドとポリシリコンの２層構造である請求項１に記載の液晶表示装置。
【請求項１５】
請求項１に記載の液晶表示装置の製造方法であって、
前記透明基板上に、前記薄膜トランジスタおよび該薄膜トランジスタを覆う第１絶縁膜を形成して、前記ゲート配線を形成する工程と、
該ゲート配線を覆うように第２絶縁膜を形成する工程と、
前記側部遮光層が設けられる領域における第２該絶縁膜を除去して、前記透明基板に垂直な側壁を有する段差を形成する工程と、
前記側部遮光層を構成する材料を該段差を覆うように成膜して、ドライエッチングによって、その段差の側壁に沿った部分に前記側部遮光層を形成する工程と、
を包含することを特徴とする液晶表示装置の製造方法。
【請求項１６】
前記段差を形成する工程の前に、前記第２絶縁膜の表面を平坦化する工程をさらに包含する請求項１５に記載の液晶表示装置の製造方法。
【請求項１７】
前記平坦化する工程が、化学的機械研磨によって行われる請求項１６に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置およびその製造方法に関し、特に、プロジェクタ用のように、大光量を要する小型高精細の液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置として、画素電極がマトリクス状に配置されたアクティブマトリクス基板と、対向電極が設けられた対向基板とを、液晶層を挟んで対向配置して構成されたアクティブマトリクス型が知られている。このような液晶表示装置では、通常、アクティブマトリクス基板には、各画素電極に電圧を印加するために、薄膜トランジスタ（ＴＦＴ）がそれぞれ設けられている。
【０００３】
このようなアクティブマトリクス型液晶表示装置は、プロジェクタ用としても使用されている。しかしながら、プロジェクタ用の液晶表示装置では、使用に際して、大光量を必要とするために、アクティブマトリクス基板に設けられた薄膜トランジスタ（ＴＦＴ）に光が照射されることによって、ＴＦＴにリーク電流が発生するおそれがある。リーク電流が発生すると、コントラストの低下、クロストークの発生等によって画質が劣化するおそれがある。このような問題を解決するために、アクティブマトリクス基板に、ＴＦＴに光が入射しないように、ＴＦＴの上方であって画素電極の下方に遮光層を設けるとともに、ＴＦＴの下方にも遮光層を設けた液晶表示装置が、例えば、特開２００１−２４２４４３号公報に開示されている。この液晶表示装置の構成を図４１〜４３に示す。
【０００４】
図４１（ａ）および（ｂ）は、それぞれ、前記公報に開示された液晶表示装置の要部の概略平面図、図４２は、図４１のＡ−Ａ線における断面図、図４３は、図４１のＢ−Ｂ線における断面図である。なお、図４１（ａ）および（ｂ）は、それぞれ、遮光層の配置が明確になるように表現したものであり、同様の構成になっている
この液晶表示装置は、図４２および図４３に示すように、アクティブマトリクス基板１１０と、対向基板１４０との間に、液晶層１５０が設けられて構成されている。
【０００５】
対向基板１４０は、石英ガラスによって構成された透明基板１４１における液晶層１５０側に透明電極１４２が設けられて、この透明電極１４２上に配向膜１４３が積層されている。
【０００６】
アクティブマトリクス基板１１０は、石英ガラスによって構成された透明基板１１１を有しており、この透明基板１１１上に、図４１に示すように、相互に平行に設けられた複数のゲート配線１１２と、各ゲート配線１１２とはそれぞれが直交するように設けられた複数の信号配線１１３とを有している。
【０００７】
各ゲート配線１１２と各信号配線１１３とによって囲まれた領域には、画素電極１１４が、それぞれ設けられている。
【０００８】
また、各ゲート配線１１２の近傍には、各ゲート配線１１２と平行に、容量電極１１５がそれぞれ設けられている。各容量電極１１５は、ゲート配線１１２よりも幅広に形成されている。
【０００９】
各ゲート配線１１２とそれぞれ交差する各信号配線１１３の下方には、ＴＦＴを構成するＮ型の多結晶Ｓｉ膜１３１が設けられている。この多結晶Ｓｉ膜１３１は、信号配線１１３よりも小さな幅方向寸法であって、ゲート配線１１２と交差するように信号配線１１３に沿って延出して、その延出側の側部が容量電極１１５の下方に位置している。
【００１０】
図４２および図４３に示すように、各信号配線１１３の下方、および、容量電極１１５の下方に設けられた多結晶Ｓｉ膜１３１の下方の領域には、下部遮光層１１６（図４１（ｂ）参照）がそれぞれ配置されている。各下部遮光層１１６は、透明基板１１１上に設けられており、信号配線１１５の下方に配置された帯状の多結晶Ｓｉ膜１３１よりも幅が広い帯状であって、多結晶Ｓｉ膜１３１を下側から覆うように、しかも、容量電極１１５の下方に配置された多結晶Ｓｉ膜１３１と、容量電極１１５およびその近傍のゲート配線１１２との間に形成された間隙を覆うように形成されている。
【００１１】
透明基板１１１上には、下部遮光層１１６を覆うように、透明基板１１１の全面にわたって第１層間絶縁膜１１７が積層されている。
【００１２】
第１層間絶縁膜１１７上には、前述した多結晶Ｓｉ膜１３１が設けられており、第１層間絶縁膜１１７の層厚部上に、多結晶Ｓｉ膜１３１を覆う第２層間絶縁膜（ゲート絶縁膜）１１９が積層されている。そして、第２層間絶縁膜１１９上に設けられたゲート配線１１２および容量電極１１５を覆うように、第３層間絶縁膜１２１が、第２層間絶縁膜１１９上に積層されている。
【００１３】
第２層間絶縁膜１１９上には、前述した信号配線１１３が所定のパターンで設けられるとともに、図４３に示すように、容量電極１１５の下方に設けられた多結晶Ｓｉ膜１３１に積層されるように、引き出し電極１２６が、長方形状のパターンで形成されている。
【００１４】
信号配線１１３の下方に配置された多結晶Ｓｉ膜１３１における容量電極１１５側の端部とは反対側の端部の上方（図４１参照）の第３層間絶縁膜１２１および第２層間絶縁膜１１９に、第１コンタクトホール１２７が形成されており、この第１コンタクトホール１２７内に信号配線１１３と同様の導電材料が充填されてることによりＴＦＴのソース電極１３３が形成されている。ソース電極１３３は、信号配線１１３と多結晶Ｓｉ膜１３１のソース領域１３１ｂとを電気的に接続している。
【００１５】
引き出し電極１２６の下方であって多結晶Ｓｉ膜１３１の上方の第３層間絶縁膜１２１および第２層間絶縁膜１１９には、第２コンタクトホール１２８が形成されており、この第２コンタクトホール１２８内に引き出し電極１２６と同様の導電材料が充填されることにより、ＴＦＴのドレイン電極１３４が形成されている。ドレイン電極１３４は、引き出し電極１２６と多結晶Ｓｉ膜１３１のドレイン領域１３１ｃとを電気的に接続している。
【００１６】
第３層間絶縁膜１２１上には、信号配線１３および引き出し電極２６を覆うように、第１平坦化膜１２５が設けられている。上部遮光層１１８は、導電性材料によって構成されている（図４１（ａ）参照）。
【００１７】
引き出し電極１２６を覆う第１平坦化膜１２５には、上部遮光層１１８の下方に、第３コンタクトホール１２５ａが設けられており、この第３コンタクトホール１２５ａを介して、上部遮光層１１８が引き出し電極１２６に電気的に接続されている。
【００１８】
第１平坦化膜１２５上には、第２平坦化膜１２９が設けられており、第２平坦化膜１２９には、各画素電極１１４の下方であって、引き出し電極１２６と上部遮光層１１８とを電気的に接続する第３コンタクトホール１２５ａの近傍に、第４コンタクトホール１２９ａが形成されており、この第４コンタクトホール１２９ａを介して、各画素電極１１４が、上部遮光層１１８にそれぞれ接続されている。
【００１９】
第２平坦化膜１２９上には、全ての画素電極１１４を覆うように、配向膜１３６が形成されている。
【００２０】
このようなアクティブマトリクス基板１１０は、所定の間隔をあけて、対向基板１４０と対向配置される。この場合、アクティブマトリクス基板１１０の配向膜１３６および対向基板１４０の配向膜１４３同士が相互に対向されて、両配向膜１３６および１４３の間に液晶層１５０が設けられることにより、液晶表示装置とされる。
【００２１】
このような構成の液晶表示装置は、次のように製造される。まず、石英ガラスによって構成された透明基板１１１上に、Ｐ（リン）がドーピングされた多結晶Ｓｉ膜及びＷＳｉ膜を順次成膜した後、これらの膜をパターニングして下部遮光層１１６を形成する。次に、例えばＣＶＤ法により、透明基板１１１の全面に、ＳｉＯ２膜からなる第１層間絶縁膜１１７を成膜する。次に、例えばＣＶＤ法により透明基板１１１の全面に多結晶Ｓｉ膜１３１を成膜して、所定形状にパターニングする。次に、例えばＣＶＤ法により、透明基板１１の全面に、ＳｉＯ２膜からなる第２層間絶縁膜（ゲート絶縁膜）１１９を成膜して、所定形状にパターニングする。その後、透明基板１１１の全面に、Ｐがドープされた多結晶Ｓｉ膜及びＷＳｉ膜を順次成膜して、これらの膜をパターニングすることにより、ゲート配線１１２および付加容量素子用の容量電極１１５を形成する。
【００２２】
次に、例えばＣＶＤ法により、透明基板１１１の全面に、例えばＳｉＯ２膜からなる第３層間絶縁膜１２１を成膜する。その後、この第３層間絶縁膜１３１及び第２層間絶縁膜１１９の所定部分をエッチング除去して第１および第２のコンタクトホール１２７および１２８を形成する。次に、透明基板１１１の全面に、ＷＳｉ膜、またはＡｌ膜及びＷＳｉ膜を順次成膜して、これらの膜を所定形状にパターニングすることにより、引出し電極１２６および信号配線１１３を形成する。
【００２３】
このような状態になると、例えば常圧ＣＶＤ法により、透明基板１１１の全面にＳｉＯ２膜からなる層間絶縁膜を成膜する。その後、例えばプラズマＣＶＤ法により、透明基板１１の全面にＳｉＮ膜を成膜して所定形状にパターニングする。
【００２４】
次に、例えばＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、透明基板１１１の全面に、ＳｉＯ２からなる平坦化用の第１平坦化膜１２５を成膜する。この第１平坦化膜１２５の膜厚は、例えば２５００ｎｍとされる。
【００２５】
その後、第１平坦化膜１２５をＣＭＰ法により、例えば２２００ｎｍの厚さになるように研磨して平坦化する。このＣＭＰによる平坦化後の残留段差レベルは、０．５μｍ以下、条件次第では０．１μｍ以下とすることができる。
【００２６】
次に、第１平坦化膜１２５の所定部分をエッチング除去して第４コンタクトホール１２５ａを形成する。その後、例えば蒸着法、スパッタリング法等により、透明基板１１の全面にＴｉ膜を成膜して、所定形状にパターニングすることにより、導電性の上部遮光層（ブラックマトリクス）１１８を形成する。
【００２７】
次に、上部遮光層１１８の上に中間膜を介して第２平坦化膜１２９を形成する。中間膜としては、例えばＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法によるＳｉＯ膜が用いられる。そして、この中間膜上にＳＯＧ法によって第２の平坦化膜１２９が形成される。第２の平坦化膜１２９はＣＭＰで形成してもよい。
【００２８】
次に、第２平坦化膜１２９の所定部分をエッチング除去して第４コンタクトホール１２９ａを形成する。その後、基板全面にＩＴＯ膜を、例えば７０ｎｍの膜厚になるように成膜して、所定形状にパターニングすることによって画素電極１１４を形成する。
【００２９】
このようにしてアクティブマトリクス基板１１０が得られると、アクティブマトリクス基板１１０は、所定の間隔をあけて、対向基板１４０と対向配置される。この場合、アクティブマトリクス基板１１０の配向膜１３６および対向基板１４０の配向膜１４３同士が相互に対向されて、両配向膜１３６および１４３の間に液晶層１５０が設けられることにより、液晶表示装置とされる。
【００３０】
このような構成の液晶表示装置では、上部遮光層（ブラックマトリクス）１１８は、対向基板１４０側からアクティブマトリクス基板１１０内に入射する光を遮光するようになっており、下部遮光層１１６は、アクティブマトリクス基板１１０における透明基板１１１の裏面、透明基板１１１から一旦、出射された光が光学系によって反射される光を遮光するようになっている。
【００３１】
【発明が解決しようとする課題】
しかしながら、上部遮光層（ブラックマトリクス）１１８および下部遮光層１１６によって、ＴＦＴに入射する光を確実に遮光するためには、上部遮光層１１８および下部遮光層１１６を広く形成すればよい。しかしながら、上部遮光層１１８および下部遮光層１１６を広く形成することによって、液晶層１５０における光が透過する部分、即ち開口部の面積が小さくなり、開口率が低下することになる。開口率を確保するために、上部遮光層１１８および下部遮光層１１６を適当な大きさに設定すると、アクティブマトリクス基板１１０に対して斜め方向から入射する光、透明基板１１１の裏面からの入射光、光学系からの反射光等を確実に遮光することができない。さらには、ＴＦＴの上下に位置する上部遮光層１１８および下部遮光層１１６との間において、光が多重反射することによって、ＴＦＴに光が入射するおそれもある。
【００３２】
本発明は、このような問題を解決するものであり、その目的は、アクティブマトリクス基板に対して斜め方向から入射する光、アクティブマトリクス基板の裏面から入射する光、光学系からの反射光、さらには、ＴＦＴの上下に位置する各遮光層との間において多重反射することによってＴＦＴに入射する光等を、開口率を低下させることなく、遮光することができる液晶表示装置及びその製造方法を提供することにある。
【００３３】
【課題を解決するための手段】
本発明は、透明基板上にマトリクス状に設けられた複数の薄膜トランジスタと、各薄膜トランジスタを覆うように設けられた絶縁膜を介して、各薄膜トランジスタのチャネル領域に対向した状態で、それぞれが平行に設けられた複数のゲート配線と、各ゲート配線を覆うように設けられた絶縁膜を介して、各ゲート配線とは直交するようにそれぞれが平行に設けられており、上記各薄膜トランジスタのソース領域にそれぞれ接続された複数の信号配線と、各信号配線を覆うように設けられた絶縁膜を介して、マトリクス状に設けられており、それぞれが上記各薄膜トランジスタのドレイン領域にそれぞれ接続された複数の透明な画素電極とを具備するアクティブマトリクス基板が、液晶層を挟んで対向基板に対向配置された液晶表示装置であって、各薄膜トランジスタを構成する半導体層の少なくとも一部の領域の側方に、上記半導体層に沿って、上記透明基板に対して垂直な状態で、側部遮光層が設けられていることを特徴とする。
【００３４】
上記半導体層の下方に、上記半導体層を下側から覆うように、絶縁膜を介して、下部遮光層が設けられている。
【００３５】
上記側部遮光層が、上記下部遮光層に接している。
【００３６】
上記信号配線の上方に、絶縁膜を介して上部遮光層が設けられている。
【００３７】
上記側部遮光層が、上記側部遮光層に近接したゲート配線の一部領域の側方に、上記ゲート配線の領域に沿った状態に配置されている。
【００３８】
上記側部遮光層が、上記側部遮光層に近接した信号配線の一部領域の側方に、上記信号配線の領域に沿った状態に配置されている。
【００３９】
上記下部遮光層の下方に、絶縁膜を介して、付加容量電極が設けられており、上記付加容量電極と上記下部遮光層とによって付加容量が形成されるようになっている。
【００４０】
上記下部遮光層および上記半導体層の間に、絶縁膜を介して、付加容量電極が設けられており、上記付加容量電極と上記下部遮光層とによって付加容量が形成されるようになっている。
【００４１】
上記付加容量電極が、上記半導体層のドレイン領域に接続されている。
【００４２】
上記側部遮光層が、上記付加容量電極に接している。
【００４３】
上記半導体層がＬＤＤ構造である。
【００４４】
上記側部遮光層が、ポリシリコンである。
【００４５】
上記側部遮光層が、金属または金属シリサイドである。
【００４６】
上記側部遮光層が、金属または金属シリサイドとポリシリコンの２層構造である。
【００４７】
本発明は、液晶表示装置の製造方法であって、上記透明基板上に、上記薄膜トランジスタおよび上記薄膜トランジスタを覆う第１絶縁膜を形成して、上記ゲート配線を形成する工程と、上記ゲート配線を覆うように第２絶縁膜を形成する工程と、上記側部遮光層が設けられる領域における第２上記絶縁膜を除去して、上記透明基板に垂直な側壁を有する段差を形成する工程と、上記側部遮光層を構成する材料を上記段差を覆うように成膜して、ドライエッチングによって、その段差の側壁に沿った部分に上記側部遮光層を形成する工程と、を包含することを特徴とする。
【００４８】
上記段差を形成する工程の前に、上記第２絶縁膜の表面を平坦化する工程をさらに包含する。
【００４９】
上記平坦化する工程が、化学的機械研磨によって行われる。
【００５０】
本発明の液晶表示装置は、このように側部遮光層が設けられているために、薄膜トランジスタに入射する光を、確実に遮光することができる。これにより、薄膜トランジスタの光リーク電流を著しく低減することができる。特に大光量の元で使用するプロジェクタ用液晶表示装置において、光リーク電流によるコントラスト低下、クロストーク等の劣化のない優れた表示品位が得られる。
【００５１】
【発明の実施の形態】
以下、本発明の実施の形態を、図面に基づいて説明する。
【００５２】
＜実施形態１＞
図１（ａ）は、本発明の液晶表示装置の実施の形態の要部の平面図、図２は、図１のＡ−Ａ線における断面図である。なお、図１（ｂ）は、後述する下部遮光層１６の配置を示す平面図であり、図１（ａ）の平面図と同様の構成になっいる。
【００５３】
この液晶表示装置は、図２および図３に示すように、アクティブマトリクス基板１０と、対向基板４０との間に、液晶層５０が設けられて構成されている。
【００５４】
対向基板４０は、石英ガラスによって構成された透明基板４１における液晶層５０側に透明電極４２が設けられて、この透明電極４２上に配向膜４３が積層されている。
【００５５】
アクティブマトリクス基板１０は、石英ガラスによって構成された透明基板１１を有しており、この透明基板１１上に、図１に示すように、相互に平行に設けられた複数のゲート配線１２と、各ゲート配線１２とはそれぞれが直交するように設けられた複数の信号配線１３とを有している。
【００５６】
各ゲート配線１２と各信号配線１３とによって囲まれた領域には、画素電極１４が、それぞれ設けられている。
【００５７】
また、各ゲート配線１２の近傍には、各ゲート配線１２と平行に、容量電極１５がそれぞれ設けられている。各容量電極１５は、ゲート配線１２よりも幅広に形成されている。
【００５８】
各ゲート配線１２とそれぞれ交差する各信号配線１３の下方には、ＴＦＴを構成するＮ型の多結晶Ｓｉ膜３１が設けられている。この多結晶Ｓｉ膜３１は、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ：低濃度不純物拡散）構造になっており、信号配線１３よりも小さな幅方向寸法であって、ゲート配線１２と交差するように信号配線１３に沿って延出して、その延出側の側部が容量電極１５の下方に位置している。容量電極１５の下方に位置する多結晶Ｓｉ膜３１は、容量電極１５の下方において、容量電極１５の幅寸法よりも若干小さな幅寸法で、容量電極１５に沿って側方に延出している。
【００５９】
図２および図３に示すように、各信号配線１３の下方、および、容量電極１５の下方に設けられた多結晶Ｓｉ膜３１の下方の領域には、下部遮光層１６がそれぞれ配置されている。各下部遮光層１６は、図１（ｂ）に網掛け模様で示すように、透明基板１１上に設けられており、信号配線１５の下方に配置された帯状の多結晶Ｓｉ膜３１よりも幅が広い帯状であって、多結晶Ｓｉ膜３１を下側から覆うように、しかも、容量電極１５の下方に配置された多結晶Ｓｉ膜３１と、容量電極１５およびその近傍のゲート配線１２との間に形成された間隙を覆うように形成されている。
【００６０】
透明基板１１上には、下部遮光層１６を覆うように、透明基板１１の全面にわたって第１層間絶縁膜１７が積層されている。第１層間絶縁膜１７は、下部遮光層１６の各側縁部を除く中央部上に積層された部分が、他の部分よりも厚くなっており、従って、第１層間絶縁膜１７には、透明基板１１に対して垂直な側面部を有する段差が形成されている。
【００６１】
第１層間絶縁膜１７の層厚部の幅方向中央部上には、前述した多結晶Ｓｉ膜３１が設けられており、第１層間絶縁膜１７の層厚部上に、多結晶Ｓｉ膜３１を覆う第２層間絶縁膜（ゲート絶縁膜）１９が積層されている。そして、第２層間絶縁膜１９上に設けられたゲート配線１２および容量電極１５を覆うように、第３層間絶縁膜２１が、第２層間絶縁膜１９上に積層されている。
【００６２】
ＬＤＤ構造のＴＦＴを構成する多結晶Ｓｉ膜３１は、ゲート配線１２の下方がチャネル領域３１ａになっている。
【００６３】
第３層間絶縁膜２１の上面は平坦になっており、また、第１層間絶縁膜１７の層厚部上に設けられた第２層間絶縁膜１９および第３層間絶縁膜２１の各側面は、第１層間絶縁膜１７の各側面に連続した垂直面になっている。
【００６４】
第１層間絶縁膜１７、第２層間絶縁膜１９および第３層間絶縁膜２１の両側の各側面は、それぞれ、側部遮光層２３によって覆われている。各側部遮光層２３は、図１（ａ）および（ｂ）に太い点線で示すように、容量電極１５の下方に位置する多結晶Ｓｉ膜３１部部の各側方およびゲート配線１２の各側方に沿うように、所定の形状にパターニングされている。各側部遮光層２３の上面は、それぞれ、第３層間絶縁膜２１の上面に連続した水平な平坦面になっている。
【００６５】
第１層間絶縁膜１７における層厚部以外の部分上には、側部遮光層２３とは適当な間隔をあけて、ダミー絶縁膜２４が設けられている。ダミー絶縁膜２４の上面は、第３層間絶縁膜２１および側部遮光層２３の上面と同一の水平な平坦面になっている。
【００６６】
透明基板１１上には、ダミー絶縁膜２４、第３層間絶縁膜２１および各側部遮光層２１を覆うように、第４層間絶縁膜２５が設けられている。この第４層間絶縁膜２５は、ダミー絶縁膜２４と各側部遮光層２３との間を埋め込んでおり、その上面は、全体にわたって水平な平坦面になっている。
【００６７】
第４層間絶縁膜２５上には、前述した信号配線１３が所定のパターンで設けられるとともに、図３に示すように、容量電極１５の下方に設けられた多結晶Ｓｉ膜３１に積層されるように、引き出し電極２６が、長方形状のパターンで形成されている。
【００６８】
引き出し電極２６の下方であって多結晶Ｓｉ膜３１の上方の第２層間絶縁膜１９、第３層間絶縁膜２１および第４層間絶縁膜２５には、第２コンタクトホール２８が形成されており、この第２コンタクトホール２８内に引き出し電極２６と同様の導電材料が充填されることにより、ＴＦＴのドレイン電極３４が形成されている。ドレイン電極３４は、引き出し電極２６と多結晶Ｓｉ膜３１のドレイン領域３１ｃとを電気的に接続している。
【００６９】
また、信号配線１３の下方に配置された多結晶Ｓｉ膜３１における容量電極１５側の端部とは反対側の端部の上方（図１参照）の第２層間絶縁膜１９、第３層間絶縁膜２１および第４層間絶縁膜２５に、第１コンタクトホール２７が形成されており、この第１コンタクトホール２７内に信号配線１３と同様の導電材料が充填されてることによりＴＦＴのソース電極３３が形成されている。ソース電極３３は、信号配線１３と多結晶Ｓｉ膜３１のソース領域３１ｂとを電気的に接続している。
【００７０】
多結晶Ｓｉ膜３１におけるチャネル領域３１ａとドレイン領域３１ｃとの間、および、チャネル領域３１ａとソース領域３１ｂとの間の多結晶Ｓｉ膜３１のそれぞれの領域は、低濃度不純物拡散（ＬＤＤ）領域（Ｎ−）３１ｄになっている。
【００７１】
第４層間絶縁膜２５上には、信号配線１３および引き出し電極２６を覆うように、第５層間絶縁膜２９が設けられている。この第５層間絶縁膜２９の上面は、全体にわたって水平な平坦面になっている。
【００７２】
第５層間絶縁膜２９上には、信号配線１３およびゲート配線１２を覆うように、また、容量電極１５を覆うように、上部遮光層１８が所定の形状にパターニングされて設けられている（図１（ａ）にてハッチングで示す）。上部遮光層１８は、導電性材料によって構成されている。
【００７３】
引き出し電極２６を覆う第５層間絶縁膜２９には、上部遮光層１８の下方に、第３コンタクトホール２９ａが設けられており、第３コンタクトホール２９ａを介して、上部遮光層１８が引き出し電極２６に電気的に接続されている。
【００７４】
第５層間絶縁膜２９上には、上部遮光層１８を覆うように、第６層間絶縁膜３２が設けられており、第６層間絶縁膜３２上に、画素電極１４が、所定のパターンで形成されている。画素電極１４は、隣接する信号配線１３間および隣接するゲート配線１２間に位置するようにそれぞれ設けられている。各画素電極１４は、相互に近接したゲート配線１２と容量電極１５との間に、隣接する画素電極１４の間隔が位置するように、各ゲート配線１２および各容量電極１５と重なった状態になっている。
【００７５】
第６層間絶縁膜３２には、各画素電極１４の下方であって、引き出し電極２６と上部遮光層１８とを電気的に接続する第３コンタクトホール２９ａの近傍に、第４コンタクトホール３２ａが形成されており、この第４コンタクトホール３２ａを介して、各画素電極１４が、上部遮光層１８にそれぞれ接続されている。
【００７６】
第６層間絶縁膜３２上には、全ての画素電極１４を覆うように、配向膜３６が形成されている。
【００７７】
このようなアクティブマトリクス基板１０は、所定の間隔をあけて、対向基板４０と対向配置される。この場合、アクティブマトリクス基板１０および対向基板４０の配向膜３６および４３同士が相互に対向されて、両配向膜３６および４３の間に液晶層５０が設けられることにより、本発明の液晶表示装置とされる。
【００７８】
図４は、アクティブマトリクス基板１０に設けられた薄膜トランジスタ（ＴＦＴ）の概略構成図である。第１層間絶縁膜１７上に設けられた多結晶Ｓｉ膜３１は、第２層間絶縁膜１９によって覆われており、多結晶Ｓｉ膜３１におけるほぼ中央部に対応した第３層間絶縁膜２１上に、ゲート配線１２が設けられている。
ゲート配線１２に対向する多結晶Ｓｉ膜３１の領域が、チャネル領域３１ａになっている。
【００７９】
第１層間絶縁膜１７上には、ゲート配線１２および第２層間絶縁膜１９を覆うように、第３層間絶縁膜２１および第４層間絶縁膜２５が積層状態で設けられており、多結晶Ｓｉ膜３１の各端部のソース領域３１ｂおよびドレイン領域３１ｃに対応した第３層間絶縁膜２１および第４層間絶縁膜２５にコンタクトホール２７および２８がそれぞれ形成されている。そして、各コンタクトホール２７および２８内に、ソース電極３３およびドレイン電極３４がそれぞれ形成されている。
【００８０】
多結晶Ｓｉ膜３１は、チャネル領域３１ａと、ソース領域３１ｂおよびドレイン電極３１ｃとのそれぞれの間の領域が、低濃度不純物拡散（ＬＤＤ）領域（Ｎ−）３１ｄになっている。
【００８１】
図５（ａ）〜（ｆ）および図６（ａ）〜（ｅ）は、それぞれ、図１〜図３に示す液晶表示装置におけるアクティブマトリクス基板１０の製造工程を示す断面図であり、図３に示す断面に対応している。
【００８２】
まず、石英ガラスによって構成された透明基板１１（図５（ａ）参照）上に、Ｐ（リン）がドーピングされた多結晶Ｓｉ膜を５０ｎｍの厚さで成膜するとともに、ＷＳｉ膜を１００ｎｍの厚さで順次成膜する。その後、これらの多結晶Ｓｉ膜およびＷＳｉ膜をパターニングして、図５（ａ）に示すように、所定のパターンの下部遮光層１６を形成する。
【００８３】
次に、ＣＶＤ法によって、透明基板１１の全面にわたって、ＳｉＯ２膜からなる第１層間絶縁膜１７を、例えば４００ｎｍで成膜する。これにより、図５（ａ）に示すように、下部遮光層１６が第１層間絶縁膜１７によって覆われた状態になる。
【００８４】
このような状態になると、ＣＶＤ法により、透明基板１１の全面にわたって、多結晶Ｓｉ膜を５０ｎｍを成膜してパターニングするすることにより、図５（ａ）に示すように、下部遮光層１６上に、ＴＦＴを構成する多結晶Ｓｉ膜３１を所定の形状で形成する。多結晶Ｓｉ膜３１は、下方の下部遮光層１６にて下面が覆われるように形成される。
【００８５】
次に、例えば、ＣＶＤ法により、透明基板１１の全面にわたって、ＳｉＯ２膜からなる第２層間絶縁膜（ゲート絶縁膜）１９を８０ｎｍの厚さで成膜する。
【００８６】
その後、透明基板１１の全面にわたって設けられた第２層間絶縁膜１９上に、Ｐがドープされた多結晶Ｓｉ膜およびＷＳｉ膜を、それぞれ１５０ｎｍの厚さで、順次、成膜した後に、これらの膜をパターニングすることにより、図５（ａ）に示すように、ゲート配線１２および付加容量素子用の容量電極１５を所定の形状に形成する。
【００８７】
このような状態になると、図５（ｂ）に示すように、ゲート配線１２および容量電極１５をマスクとして、イオン注入により、ＴＦＴを構成する多結晶Ｓｉ膜３１に不純物を注入する。この場合、例えば、Ｐ（リン）が１×１０１３ｃｍ−２程度、注入される。
【００８８】
その後、イオン注入により、多結晶Ｓｉ膜３１のソース領域３１ｂおよびドレイン領域３１ｃに、レジストをマスクとして不純物をそれぞれ注入する。この場合、例えば、Ｐ（リン）が３×１０１５ｃｍ−２程度、注入される。これにより、ゲート配線１２の下方領域でチャネル領域３１ａと、ドレイン領域３１ｃおよびソース領域３１ｂとの間に、低濃度不純物拡散領域３１ｄがそれぞれ形成される。
【００８９】
次に、図５（ｃ）に示すように、ＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、透明基板１１の全面にわたって、ＳｉＯ２膜からなる第３層間絶縁膜２１を成膜する。この場合、第３層間絶縁膜２１は、厚さ５００ｎｍ程度のゲート配線１２および容量電極１５を覆って形成されるが、ゲート配線１２および容量電極１５の厚さよりも厚く、例えば、６００ｎｍ程度の厚さで形成されるように成膜される。
【００９０】
次いで、図５（ｄ）に示すように、例えば、ゲート配線１２上に第３層間絶縁膜２１が厚さ２００ｎｍで残るように、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ：化学的機会研磨）によって研磨して、第３層間絶縁膜２１の表面を平坦にする。
【００９１】
この場合のＣＭＰは、例えば、研磨布（例えば商品名「ＩＣ−１４００−０５０Ａ２」）およびＣＭＰ研磨クロス（例えば商品名「ｓｕｐｒｅｍｅＲＮ−Ｈ２４ＰＪ」）、スラリ（例えばキャボット社製の商品名「セミスパース２５」の１／２希釈品である商品名「セミスパート１２」）を使用して、研磨液流量を１５０ｓｃｃｍ、研磨ヘッド圧力を８ｐｓｉ、キャリア回転数を３２ｒｐｍ、プラテン回転数を２８ｒｐｍとして実施される。
【００９２】
このような状態になると、一般的なフォトリソ技術および異方性ドライエッチングによって、図５（ｅ）に示すように、下部遮光層１６の各側縁部の上方および下部遮光層１６の外側の領域の上方部分の第３層間絶縁膜２１、第２層間絶縁膜１９、および、第１層間絶縁膜１７を除去して、下部遮光層１６の各側縁部上に、透明基板１１に対してほぼ垂直な側壁を有する段差を形成する。この場合、側壁の高さは８００ｎｍとされる。
【００９３】
次に、図５（ｆ）に示すように、透明基板１１の全面にわたって、Ｐ（リン）がドーピングされた多結晶Ｓｉ膜およびＷＳｉ膜を、それぞれ、１００ｎｍの厚さで、順次、成膜して多結晶Ｓｉ膜およびＷＳｉ膜の積層構造２３ａを形成する。　その後、異方性ドライエッチングによって、図６（ａ）に示すように、段差の側壁に沿って設けられた部分にのみ、多結晶Ｓｉ膜およびＷＳｉ膜の積層構造２３ａを残すことにより、側部遮光層２３を形成する。
【００９４】
その後、図６（ｂ）に示すように、ＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、透明基板１１の全面にわたって、ＳｉＯ２膜からなるダミー絶縁膜２４を、側部遮光層２３の高さ８００ｎｍ程度と同程度の８００ｎｍ程度のほぼ一定の膜厚で成膜した後に、このダミー層間絶縁膜２４をパターニングすることにより、図６（ｃ）に示すように、下部遮光層１６の各側縁部上に、側部遮光層２３がそれぞれ露出する溝部２４ａを形成する。
【００９５】
その後、ＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、図６（ｄ）に示すように、透明基板１１の全面にわたって、ＳｉＯ２膜によって構成された第４層間絶縁膜２５を、例えば１．５μｍ程度の厚さで成膜する。これにより、ダミー絶縁膜２４と側部遮光層２３との間に形成された溝部２４ａが、ＳｉＯ２膜の第４層間絶縁膜２５によって埋め込まれた状態になる。その後、溝部２４ａ内の第４層間絶縁膜２５の表面を平坦化する。さらに、異方性ドライエッチングによって、図６（ｅ）に示すように、所定の膜厚の第５層間絶縁膜２９を表面が平坦な状態に形成する。なお、第５層間絶縁膜２９は、ＣＭＰによって表面が平坦な状態に形成してもよい。
【００９６】
次いで、この第５層間絶縁膜２９、第３層間絶縁膜２１および第２層間絶縁膜１９の所定部分をエッチング除去して、多結晶Ｓｉ膜３１に到達する一対の第１および第２コンタクトホール２７および２８を形成する。次に、透明基板１１の全面にわたって、１５０ｎｍの厚さのＴｉＷ膜、４００ｎｍの厚さのＡｌ膜および１００ｎｍの厚さのＴｉＷ膜を、順次、成膜して、これらの膜を、第１および第２のコンタクトホール２７および２８内に積層することによって、第１および第２ンタクトホール２７および２８内に、ドレイン電極３４およびソース電極３３を形成する。そして、第４層間絶縁膜２５上にＴｉＷ膜、Ａｌ膜、ＴｉＷ膜を積層して所定形状にパターニングすることによって、ドレイン電極３４に接続された引き出し電極２６およびソース電極３３に接続された信号配線１３を、それぞれ、第４層間絶縁膜２５上に形成する。
【００９７】
その後、ＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、透明基板１１の全面にわたって、信号線１３よりも厚く、例えば８００ｎｍの厚さの第５層間絶縁膜２９を成膜する。次に、この第５層間絶縁膜２９を、ＣＭＰによって、所定の厚さ、例えば５００ｎｍ程度になるまで研磨して、表面を平坦化する。
【００９８】
次に、第５層間絶縁膜２９の所定部分をエッチング除去して、引出し電極２６に達する第３のコンタクトホール２９ａを形成する。次いで、例えば蒸着法、スパッタリング法等により、透明基板１１の全面にわたって、厚さ１２５ｎｍのＴｉＷ膜を、第３のコンタクトホール２９ａ内および第５層間絶縁膜２９の表面に成膜した後に、このＴｉＷ膜をパターニングすることにより、第３のコンタクトホール２９ａを介して引出し電極２４６接続された導電性の上部遮光層１８を形成する。
【００９９】
このような状態になると、　例えばＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、透明基板１０の全面にわたって、例えば５００ｎｍの厚さの第６層間絶縁膜３２を成膜する。次に、その第６層間絶縁膜３２を、ＣＭＰによって、所定の厚さ、例えば２００ｎｍの厚さになるまで研磨して、表面を平坦化する。
【０１００】
その後、第６層間絶縁膜３２の所定部分をエッチング除去して、導電性の上部遮光層１８に達する第４のコンタクトホール３２ａを形成する。次に、透明基板１１の全面にわたって、例えば１００ｎｍの厚さのＩＴＯ膜を成膜した後に、そのＩＴＯ膜をパターニングすることにより、マトリクス状に配置された複数の画素電極１４を形成する。このような状態になると、第６層間絶縁膜３２上に、全ての画素電極１４を覆うように、配向膜３６が形成される。
【０１０１】
これにより、図１〜図３に示すアクティブマトリクス基板１０が得られる。このようなアクティブマトリクス基板１０に対して対向基板４０を、所定の間隔をあけて対向配置して、両者の間に液晶層５０を注入することにより、液晶表示装置とされる。
【０１０２】
このような構成の液晶表示装置は、各ＴＦＴを構成する多結晶Ｓｉ膜３１の側方には、ゲート配線１２の下方の一部領域を除いて、透明基板１１に対して垂直状態で側部遮光層２３が設けられているために、例えば、透明基板１１を介して下方から斜め方向に入射する光（図２の一点鎖線参照）、光学系からの反射光等が、側部遮光層２３によって遮光されて、多結晶Ｓｉ膜３１に入射するおそれがない。従って、多結晶Ｓｉ膜３１に光が入射することにより、チャネル領域３１ａにリーク電流が発生することを確実に防止することができる。
【０１０３】
特に、上部遮光層１８のエッジ、あるいは、下部遮光層１６のエッジから多結晶Ｓｉ膜３１に入射する光、あるいは、上部遮光層１８および下部遮光層１６にて多重反射する光が、多結晶Ｓｉ膜３１に入射することを、側部遮光層２３によって防止することができるために、これによっても、ＴＦＴにおけるリーク電流の発生を確実に防止することができる。
【０１０４】
下部遮光層１６、上部遮光層１８、側部遮光層２３の材料としては、半導体装置、高温または低温ポリシリコン液晶装置において一般的に用いられる、加工が容易なポリシリコンを用いることができる。ポリシリコンのみでは遮光性は劣るが、金属もしくは金属シリサイド、または、金属もしくは金属シリサイドとポリシリコンとの２層構造を用いることにより、より遮光性が向上する。金属としては、Ｗ、Ｍｏ、Ｐｔ、Ｐｄ、Ｔｉ、Ｃｒ、あるいはそれらの化合物を用いることができる。
【０１０５】
各遮光層１６、１８、２３としては、４００ｎｍ〜５００ｎｍの光に対して、透過率が５０％以下、より好ましくは１０％以下にすることが、ＴＦＴの光リーク電流を低減するために好ましい。また、遮光層１６、１８、２３の膜厚は、１０〜１０００ｎｍ、より好ましくは、１００〜４００ｎｍとされる。
【０１０６】
側部遮光層２３は、第３層間絶縁層２１に段差を形成した後に、側部遮光層２３を構成する材料を成膜した後に、異方性のドライエッチングして、段差に沿って成膜された材料を残すことによって側部遮光層２３とされる。この場合、第３層間絶縁層２１の表面に段差を形成する前に平坦化するのが望ましい。その理由は、側部遮光層２３を形成する部分以外の部分に段差が存在すると、その段差部分に沿って遮光膜が形成されるからである。第３層間絶縁膜２１は、具体的には、ＣＭＰで平坦化することが好ましい。
【０１０７】
また、各側部遮光層２３は、下部遮光層１６の側縁部上に第１層間絶縁膜１７を介して、透明基板１１に対して垂直状態で設けることにより、電気的に浮遊状態とする構成に限らず、例えば、図７および図８に示すように、下部遮光層１６の側縁部表面上に、直接、各側部遮光層２３を、透明基板１１に対して垂直状態で設けることにより、側部遮光層２３を下部遮光層１６の表面と同電位に固定するようにしてもよい。この場合には、側部遮光層が下部遮光層１６と電気的に固定された状態になっているために、側部遮光層２３が周辺部分との寄生容量によるＴＦＴ特性の変動が抑制される。
【０１０８】
この場合には、図５（ｅ）に示す工程において、第３層間絶縁膜２１、第２層間絶縁膜１９、第１層間絶縁膜１７を、下部遮光層１６の各側縁部表面が露出するまで、一般的なフォトリソ技術および異方性ドライエッチングによって除去すればよい。
【０１０９】
その後、図９（ａ）に示すように、透明基板１１の全面にわたって、Ｐ（リン）　がドーピングされた多結晶Ｓｉ膜およびＷＳｉ膜を、それぞれ、１００ｎｍの厚さで、順次、成膜して多結晶Ｓｉ膜およびＷＳｉ膜の積層構造２３ａを形成し、異方性ドライエッチングによって、図９（ｂ）に示すように、段差に沿って設けられた部分にのみ、多結晶Ｓｉ膜およびＷＳｉ膜の積層構造２３ａを残すことにより、側方遮光遮光層２２が形成される。
【０１１０】
以下、前述の工程と同様の工程によって、アクティブマトリクス基板１０が形成される。
【０１１１】
＜実施形態２＞
側部遮光層２３は、ＴＦＴの多結晶Ｓｉ層３１およびその多結晶Ｓｉ膜３１の上方に設けられるゲート配線１２の側方に形成する構成に限らず、図１０および図１１に示すように、多結晶Ｓｉ層３１の上方に形成される信号配線１３の側方にも設けるようにしてもよい。
【０１１２】
このような構成のアクティブマトリクス基板１０は、次のように製造される。まず、石英ガラスによって構成された透明基板１１上に、Ｐ（リン）がドーピングされた多結晶Ｓｉ膜を５０ｎｍの厚さで成膜するとともに、ＷＳｉ膜を１００ｎｍの厚さで順次成膜した後、これらの多結晶Ｓｉ膜およびＷＳｉ膜をパターニングして、所定のパターンの下部遮光層１６を形成する。
【０１１３】
次に、ＣＶＤ法によって、透明基板１１の全面にわたって、ＳｉＯ２膜からなる第１層間絶縁膜１７を、例えば４００ｎｍで成膜する。
【０１１４】
このような状態になると、ＣＶＤ法により、透明基板１１の全面にわたって、多結晶Ｓｉ膜を５０ｎｍを成膜して、所定の形状にパターニングするすることにより、下部遮光層１６上に、ＴＦＴを構成する多結晶Ｓｉ膜３１を所定の形状で形成する。
【０１１５】
次に、例えば、ＣＶＤ法により、透明基板１１の全面にわたって、ＳｉＯ２膜からなる第２層間絶縁膜（ゲート絶縁膜）１９を８０ｎｍの厚さで成膜する。
【０１１６】
その後、透明基板１１の全面にわたって設けられた第２層間絶縁膜１９上に、Ｐがドープされた多結晶Ｓｉ膜およびＷＳｉ膜を、それぞれ１５０ｎｍの厚さで、順次、成膜した後に、これらの膜をパターニングすることにより、図１２（ａ）に示すように、ゲート配線１２および付加容量素子用の容量電極１５を所定の形状で形成する。
【０１１７】
このような状態になると、ゲート配線１２および容量電極１５をマスクとして、イオン注入により、ＴＦＴを構成する多結晶Ｓｉ膜３１に不純物を注入する。
【０１１８】
その後、イオン注入により、多結晶Ｓｉ膜３１のソース領域３１ｂおよびドレイン領域３１ｃに、レジストをマスクとして不純物をそれぞれ注入する。この場合、例えば、Ｐ（リン）が３×１０１５ｃｍ−２程度、注入される。これにより、ゲート配線１２の下方領域でチャネル領域３１ａと、ドレイン領域３１ｃおよびソース領域３１ｂとの間に、低濃度不純物拡散領域３１ｄがそれぞれ形成される。
【０１１９】
次に、ＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、透明基板１１の全面にわたって、ＳｉＯ２膜からなる第３層間絶縁膜２１を、例えば、６００ｎｍ程度の厚さで形成されるように成膜される。
【０１２０】
次いで、例えば、ゲート配線１２上に第３層間絶縁膜２１が厚さ２００ｎｍで残るように、ＣＭＰによって研磨して、第３層間絶縁膜２１の表面を平坦にする。
【０１２１】
このような状態になると、第３層間絶縁膜２１および第２層間絶縁膜１９の所定部分をエッチング除去して、図１２（ｂ）に示すように、多結晶Ｓｉ膜３１のソース領域３１ｂおよびドレイン領域３１ｃに到達する第１コンタクトホール２７および第２コンタクトホール２８を形成する。
【０１２２】
次に、透明基板１１の全面に、１５０ｎｍのＴｉＷ膜、４００ｎｍのＡｌ膜及び１００ｎｍＴｉＷ膜を順次成膜した後、これらの膜を、所定の形状にパターニングすることにより、第１コンタクトホール２７内にソース電極３３を形成し、第２コンタクトホール２８内にドレイン電極３４を形成するとともに、第３層間絶縁膜２１上に引出し電極２６および信号配線１３を形成する。
【０１２３】
その後、ＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、図１２（ｃ）に示すように、透明基板１１の全面に、信号配線１３よりも厚く、例えば８００ｎｍの第４層間絶縁膜２５を成膜して、ＣＭＰによって、所定の厚さになるまで、例えば、６００ｎｍ程研磨して、図１２（ｄ）に示すように、第４層間絶縁膜２５の表面を平坦化する。
【０１２４】
このような状態になると、一般的なフォトリソ技術および異方性ドライエッチングによって、図１２（ｅ）に示すように、下部遮光層１６の各側縁部の上方および下部遮光層１６の外側の領域の上方部分の第４層間絶縁膜２５、第３層間絶縁膜２１、第２層間絶縁膜１９、および、第１層間絶縁膜１７を除去して、下部遮光層１６の各側縁部上に、ほぼ垂直な段差を形成する。この場合、段差の高さは１．８μｍになる。
【０１２５】
次に、図１２（ｆ）に示すように、１５０ｎｍのＴｉＷ膜２３ｂを成膜した後、異方性ドライエッチングすることにより、段差に沿ってＴｉＷ膜２３ｂを残すことによって、多結晶Ｓｉ膜３１およびゲート配線１２の側方のみならず、信号配線１３の側方にも側部遮光層２３が形成される。
【０１２６】
このような状態になると、ＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、透明基板１１の全面にＳｉＯ２膜からなる絶縁膜を、段差と同程度の１．８μｍ程度の膜厚になるように成膜する。その後、成膜された絶縁膜を、パターニングすることにより、図１３（ｂ）に示すように、側部遮光層２３がそれぞれ露出する溝部２４ａが形成されたダミー絶縁膜２４を形成する。
【０１２７】
その後、ＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、透明基板１１の全面に、ＳｉＯ２膜からなる層間絶縁膜を、例えば１．５μｍの厚さに成膜して、ダミー層間絶縁膜２４と側部遮光層２３との間の溝部２４ａを埋め込み、表面を平坦化する。さらに、異方性ドライエッチングによって、所定の膜厚の層間絶縁膜を形成して、表面が平坦になった第５層間絶縁膜２９を形成する。第５層間絶縁膜２９は、このような方法に代えて、ＣＭＰを用いて表面を平坦化してもよい。
【０１２８】
次に、第５層間絶縁膜２９の所定部分をエッチング除去して、第３のコンタクトホール２９ａを形成する。その後、例えば蒸着法、スパッタリング法等により透明基板１１の全面に、１２５ｎｍの厚さのＴｉＷ膜を成膜した後に、このＴｉＷ膜をパターニングして、導電性の上部遮光層１８を形成する。
【０１２９】
このような状態になると、　例えばＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により透明基板１１の全面に、絶縁膜を、例えば５００ｎｍの厚さに成膜する。次に、その絶縁膜の表面をＣＭＰによっで所定の厚さ、例えば２００ｎｍ程研磨することにより、表面を平坦化して、第６層間絶縁膜３２を形成する。
【０１３０】
その後、第６層間絶縁膜３２の所定部分をエッチング除去して、第４のコンタクトホール３２ａを形成する。次に、透明基板１１の全面にＩＴＯ膜を、例えば１００ｎｍの厚みに成膜した後に、ＩＴＯ膜を所定形状にパターニングすることにより、複数の画素電極１４をマトリクス状に形成する。このような状態になると、第６層間絶縁膜３２上に、全ての画素電極１４を覆うように、配向膜３６が形成される。
【０１３１】
これにより、多結晶Ｓｉ膜３１およびゲート配線１２と、その上方の信号配線１３との側方にわたって、側部遮光層２３が形成された図１０および図１１に示す断面形状のアクティブマトリクス基板１０が得られる。このようなアクティブマトリクス基板１０に対して対向基板４０を、所定の間隔をあけて対向配置して、両者の間に液晶層５０を注入することにより、液晶表示装置とされる。
【０１３２】
なお、本実施形態においても、側部遮光層２３は、下部遮光層１６の側縁部上に第１層間絶縁膜１７を介して、透明基板１１に対して垂直状態で設ける構成に限らず、図１４および図１５に示すように、下部遮光層１６の側縁部表面上に、直接、各側部遮光層２３を、透明基板１１に対して垂直状態で設けるようにしてもよい。
【０１３３】
この場合には、図１２（ｅ）に示す工程において、第４層間絶縁膜２４、第３層間絶縁膜２１、第２層間絶縁膜１９、第１層間絶縁膜１７を、下部遮光層１６の各側縁部表面が露出するまで、一般的なフォトリソ技術および異方性ドライエッチングによって除去すればよい。
【０１３４】
その後、図１６（ａ）に示すように、透明基板１１の全面にわたって、１５０ｎｍのＴｉＷ膜２３ｂを成膜した後、異方性ドライエッチングすることにより、段差に沿ってＴｉＷ膜２３ｂを残すことによって、多結晶Ｓｉ膜３１およびゲート配線１２の側方のみならず、信号配線１３の側方にも側部遮光層２３が形成される。
【０１３５】
以下、前述の工程と同様の工程によって、アクティブマトリクス基板１０が形成される。
【０１３６】
＜実施形態３＞
図１７（ａ）は、薄膜トランジスタを構成する多結晶Ｓｉ膜３１の下方に設けられる下部遮光層１６の下方に、絶縁膜を介して付加容量電極を設ける実施形態３の構成を示す概略平面図、図１８は、図１７のＡ−Ａ線に沿った断面図、図１９は、図１７のＢ−Ｂ線に沿った断面図である。なお、図１７（ｂ）は、下部遮光層１６の配置を示す平面図であり、図１７（ａ）とは同様の構成になっている。
【０１３７】
この実施形態３におけるアクティブマトリクス基板１０では、多結晶Ｓｉ膜３１の上方に、ゲート配線１２に近接して平行に設けられた容量電極１５に代えて、透明基板１１上に、付加容量電極３７が所定のパターンで設けられている。この付加容量電極３７は、信号配線１３の下方を覆うように設けられるとともに、相互に近接した容量電極１５およびゲート配線１２の下方全体を覆うように設けられている。付加容量電極３７は、透明基板１１の全面に設けられた容量絶縁膜３８によって覆われており、容量絶縁膜３８上に、下部遮光層１６が、所定の形状にパターニングされて設けられている。
【０１３８】
下部遮光層１６は、前記実施形態１におけるアクティブマトリクス基板１０と同様に、第１層間絶縁膜１７によって覆われており、第１層間絶縁膜１７における下部遮光層１６を覆う層厚部上に、ＴＦＴを構成する多結晶Ｓｉ膜３１が所定の形状にパターニングされて設けられている（図１７（ｂ）参照）。多結晶Ｓｉ膜３１は、図１７に示すように、ゲート配線１２と平行に側方に延出する部分が、図１に示す実施形態の容量電極１５に比較して短く、また、その幅寸法も小さくなっている。
【０１３９】
第１層間絶縁膜１７の層厚部上には、多結晶Ｓｉ膜３１を覆う第２層間絶縁膜（ゲート絶縁膜）１９が積層されている。そして、第２層間絶縁膜１９上にゲート配線１２および容量電極１５が所定形状にパターニングされて設けられており、ゲート配線１２および容量電極３７が、第２層間絶縁膜１９上に積層された第３層間絶縁膜２１によって覆われている。
【０１４０】
第２層間絶縁膜１９および第３層間絶縁膜２１の各側面も、前記実施形態１と同様に、第１層間絶縁膜１７の各側面に連続した垂直面になっており、第１層間絶縁膜１７、第２層間絶縁膜１９および第３層間絶縁膜２１の両側の各側面が、それぞれ、側部遮光層２３によって覆われている。各側部遮光層２３は、容量電極３７の下方に位置する多結晶Ｓｉ膜３１部部の各側方およびゲート配線１２の各側方に沿うように、所定の形状にパターニングされている（図１７（ａ）および（ｂ）に太い点線で示す）。各側部遮光層２３の上面は、それぞれ、第３層間絶縁膜２１の上面に連続した水平な平坦面になっている。
【０１４１】
第１層間絶縁膜１７における層厚部以外の部分上には、側部遮光層２３とは適当な間隔をあけて、ダミー絶縁膜２４が設けられている。ダミー絶縁膜２４の上面は、第３層間絶縁膜２１および側部遮光層２３の上面と同様の水平な平坦面になっている。
【０１４２】
透明基板１１上には、ダミー絶縁膜２４、第３層間絶縁膜２１および各側部遮光層２１を覆うように、第４層間絶縁膜２５が設けられている。この第４層間絶縁膜２５は、ダミー絶縁膜２４と各側部遮光層２３との間を埋め込んでおり、その上面は、全体にわたって水平な平坦面になっている。
【０１４３】
第４層間絶縁膜２５上には、前述した信号配線１３が所定のパターンで設けられるとともに、設けられるとともに、引き出し電極２６が、多結晶Ｓｉ膜３１および付加容量電極３７に重なるように、長方形状のパターンで形成されている。
【０１４４】
引き出し電極２６の下方であって多結晶Ｓｉ膜３１のドレイン領域の上方には、第２層間絶縁膜１９、第３層間絶縁膜２１および第４層間絶縁膜２５を貫通するように、第１コンタクトホール２７が形成されており、この第１コンタクトホール２７内に引き出し電極２６と同様の導電材料が充填されることにより、ＴＦＴのドレイン電極３４が形成されている。ドレイン電極３４は、引き出し電極２６と多結晶Ｓｉ膜３１のドレイン領域３１ｃとを電気的に接続している。
【０１４５】
引き出し電極２６は、多結晶Ｓｉ膜３１の側方上にまで延出しており、付加容量電極３７上の領域に、第２層間絶縁膜１９、第３層間絶縁膜２１、第４層間絶縁膜２５および容量絶縁膜３８を貫通するように、第５コンタクトホール３９が形成されており、この第５コンタクトホール３９内に引き出し電極２６と同様の導電材料が充填されることにより、引き出し電極２６と付加容量電極３７とが電気的に接続されている。
【０１４６】
その他の構成は、図１〜３に示す実施形態１における液晶表示装置のアクティブマトリクス基板１０の構成と同様になっている。
【０１４７】
このような構成の液晶表示装置は、次のように製造される。まず、透明基板１１上に、Ｐがドーピングされた多結晶Ｓｉ膜を、例えば１００ｎｍの膜厚で成膜した後に、所定形状にパターニングして、図２０（ａ）に示すように、付加容量電極３７を形成する。次に、図２０（ｂ）に示すように、例えばＣＶＤ法によって、透明基板１１の全面に、ＳｉＯ２膜からなる容量絶縁膜３８を、例えば５０ｎｍの膜厚で成膜する。
【０１４８】
このような状態になると、Ｐがドーピングされた多結晶Ｓｉ膜を５０ｎｍの膜厚で成膜した後に、ＷＳｉ膜を１００ｎｍの膜厚で成膜し、これらの膜を所定形状にパターニングすることにより、図２０（ｃ）に示すように、下部遮光層１６を形成する。
【０１４９】
その後、ＣＶＤ法により基板全面にＳｉＯ２膜からなる第１層間絶縁膜１７を、例えば４００ｎｍ成膜する。次に、ＣＶＤ法によって透明基板１１の全面に多結晶Ｓｉ膜３１を、５０ｎｍの膜厚に形成して、所定形状にパターニングする。
【０１５０】
その後の工程は、図５および図６（ａ）〜（ｄ）に示す実施形態１の液晶表示装置におけるアクティブマトリクス基板１０の製造工程と、容量電極１５を形成しないこと以外は同様になっている。
【０１５１】
透明基板１１の全面にわたって、ＳｉＯ２膜によって構成された第４層間絶縁膜２５が、例えば１．５μｍ程度の厚さで成膜されると（図６（ｄ）参照）、図２１（ａ）に示すように、第４層間絶縁膜２５、第３層間絶縁膜２１および第２層間絶縁膜１９の所定部分をエッチング除去して、多結晶Ｓｉ膜３１のソース領域３１ｂおよびドレイン領域３１ｃにそれぞれ到達する一対の第１および第２コンタクトホール２７および２８を形成する。
【０１５２】
その後、図２１（ｂ）に示すように、多結晶Ｓｉ膜３１に重なっていない付加容量電極３７の領域に到達するように、第４層間絶縁膜２５、第３層間絶縁膜２１、第２層間絶縁膜１９、第１層間絶縁膜１７、および容量絶縁膜３７の所定部分をエッチング除去して、第５コンタクトホール３９を形成する。
【０１５３】
次に、透明基板１１の全面にわたって、１５０ｎｍの厚さのＴｉＷ膜、４００ｎｍの厚さのＡｌ膜および１００ｎｍの厚さのＴｉＷ膜を、順次、成膜して、これらの膜を、第１および第２のコンタクトホール２７および２８内と、第５コンタクトホール３９内にそれぞれ積層することによって、第１および第２ンタクトホール２７および２８内に、ドレイン電極３４およびソース電極３３をそれぞれ形成するとともに、付加容量電極３７に電気的に接続された接続部分を形成する。そして、第４層間絶縁膜２５上に、ＴｉＷ膜、Ａｌ膜、ＴｉＷ膜を積層して所定形状にパターニングすることによって、ドレイン電極３４および第５コンタクトホール３９内の接続部分に接続された引き出し電極２６と、ソース電極３３に接続された信号配線１３とを、それぞれ、第４層間絶縁膜２５上に形成する。
【０１５４】
その後、透明基板１１の全面にわたって、第５層間絶縁膜２９を成膜して表面を平坦化した後に、第５層間絶縁膜２９の所定部分をエッチング除去して、引出し電極２６に達する第３のコンタクトホール２９ａを形成する。次いで、厚さ１２５ｎｍのＴｉＷ膜を、第３のコンタクトホール２９ａ内および第５層間絶縁膜２９の表面に成膜した後に、このＴｉＷ膜をパターニングすることにより、第３のコンタクトホール２９ａを介して引出し電極２４に接続された導電性の上部遮光層１８を形成する。
【０１５５】
このような状態になると、　例えばＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、透明基板１０の全面にわたって、例えば５００ｎｍの厚さの第６層間絶縁膜３２を成膜して、その表面を平坦化する。
【０１５６】
その後、第６層間絶縁膜３２の所定部分をエッチング除去して、導電性の上部遮光層１８に達する第４のコンタクトホール３２ａを形成する。次に、透明基板１１の全面にわたって、例えば１００ｎｍの厚さのＩＴＯ膜を成膜した後に、そのＩＴＯ膜をパターニングすることにより、図２１（ｄ）に示すように、マトリクス状に配置された複数の画素電極１４を形成する。このような状態になると、第６層間絶縁膜３２上に、全ての画素電極１４を覆うように、配向膜３６が形成される。
【０１５７】
これにより、図１７〜図１９に示すアクティブマトリクス基板１０が得られる。このようなアクティブマトリクス基板１０に対して対向基板４０を、所定の間隔をあけて対向配置して、両者の間に液晶層５０を注入することにより、液晶表示装置とされる。
【０１５８】
なお、本実施形態３においても、各側部遮光層２３を電気的に浮遊状態とする構成に限らず、例えば、図２２および図２３に示すように、少なくともいずれか一方の側部遮光層２３を、下部遮光層１６の側縁部表面上に、直接、透明基板１１に対して垂直状態で設けることにより、側部遮光層２３を下部遮光層１６の表面と同電位に固定するようにしてもよい。この場合には、側部遮光層２３が下部遮光層１６と同電位に電気的に固定されるために、側部遮光層２３が周辺部分との寄生容量によってＴＦＴの特性が変動することを抑制し得る。
【０１５９】
＜実施形態４＞
下部遮光層１６の下方に付加容量電極３７を設ける実施形態３において、側部遮光層２３を、ＴＦＴの多結晶Ｓｉ層３１における一部領域の側方、および、その多結晶Ｓｉ膜３１の上方に設けられるゲート配線１２の側方に設ける構成に限らず、図２４および図２５に示すように、多結晶Ｓｉ層３１の上方に形成される信号配線１３の側方に達するように設けてもよい。
【０１６０】
この場合は、実施形態３と同様に、まず、透明基板１１上に、Ｐがドーピングされた多結晶Ｓｉ膜を、例えば１００ｎｍの膜厚で成膜した後に、所定形状にパターニングして、付加容量電極３７を形成する。次に、例えばＣＶＤ法によって、透明基板１１の全面に、ＳｉＯ２膜からなる容量絶縁膜３８を、例えば５０ｎｍの膜厚で成膜する。
【０１６１】
このような状態になると、Ｐがドーピングされた多結晶Ｓｉ膜を５０ｎｍの膜厚で成膜した後に、ＷＳｉ膜を１００ｎｍの膜厚で成膜し、これらの膜を所定形状にパターニングすることにより、下部遮光層１６を形成する。
【０１６２】
その後、ＣＶＤ法により基板全面にＳｉＯ２膜からなる第１層間絶縁膜１７を、例えば４００ｎｍ成膜する。次に、ＣＶＤ法によって透明基板１１の全面に多結晶Ｓｉ膜３１を、５０ｎｍの膜厚に形成して、所定形状にパターニングする。
【０１６３】
その後の工程は、図１２および図１３（ａ）〜（ｃ）に示す実施形態２の液晶表示装置におけるアクティブマトリクス基板１０の製造工程と、容量電極１５を形成しないこと以外は同様になっている。
【０１６４】
その後の工程は、図２１（ａ）〜（ｄ）に示す工程と同様である。
【０１６５】
この場合にも、図２６および図２７に示すように、少なくともいずれか一方の側部遮光層２３を、下部遮光層１６の側縁部表面上に、直接、透明基板１１に対して垂直状態で設けることにより、側部遮光層２３を下部遮光層１６の表面と同電位に固定するようにしてもよい。この場合には、側部遮光層２３が下部遮光層１６と同電位に電気的に固定されるために、側部遮光層２３が周辺部分との寄生容量によってＴＦＴの特性が変動することを抑制し得る。
【０１６６】
＜実施形態５＞
図１７〜図１９に示す実施形態３の液晶表示装置におけるアクティブマトリクス基板１０において、付加容量電極３７と下部遮光層１６との配置を反対にするようにしてもよい。すなわち、図２８および２９に示すように、透明基板１１上に下部遮光層１６を、所定形状にパターニングして形成して、容量絶縁膜３８にて覆った後に、容量絶縁膜３８上に、付加容量電極３７を所定の形状にパターニングして形成する。そして、付加容量電極３７を第１層間絶縁膜１７にて覆った状態で、第１層間絶縁膜１７上に、多結晶Ｓｉ膜３１を所定形状にパターニングして形成して、その上方に配置される引き出し電極２４と、下部遮光層１６の上方に位置する付加容量電極３７とが、第５コンタクトホール３９内の導電体を介して、電気的に接続されている。その他の構成は、図１７〜図１９に示す実施形態３の液晶表示装置の構成と同様になっている。
【０１６７】
この場合は、まず、透明基板１１上に、Ｐがドーピングされた多結晶Ｓｉ膜を５０ｎｍの膜厚で成膜した後に、ＷＳｉ膜を、例えば１００ｎｍの膜厚で成膜する。そして、これらの膜を、所定形状にパターニングして、下部遮光層１６を形成する。
【０１６８】
次に、例えばＣＶＤ法によって、透明基板１１の全面に、ＳｉＯ２膜からなる第１層間絶縁膜１７を、例えば５０ｎｍの膜厚で成膜する。その後、Ｐがドーピングされた多結晶Ｓｉ膜を１００ｎｍの膜厚で成膜した後に、所定の形状にパターニングして付加容量電極３７を形成する。次に、例えばＣＶＤ法によって、透明基板１１の全面に、ＳｉＯ２膜からなる容量絶縁膜を５０ｎｍの膜厚で成膜して、容量絶縁膜３８を形成する。
【０１６９】
その後、ＣＶＤ法により透明基板１１の全面にＳｉＯ２膜からなる第１層間絶縁膜１７を、例えば４００ｎｍの膜厚で成膜する。
【０１７０】
このような状態になると、ＣＶＤ法によって第１層間絶縁膜１７上に透明基板１１の全面にわたって、多結晶Ｓｉ膜を５０ｎｍの膜厚に形成して、所定形状にパターニングする。
【０１７１】
その後の工程は、第５コンタクトホール３９を、下部遮光層１６の上方に設けられた付加容量電極３７に達するように形成すること以外は、実施形態３と同様の工程によって、液晶表示装置が製造される。
【０１７２】
なお、本実施形態５においても、各側部遮光層２３を電気的に浮遊状態とする構成に限らず、例えば、図３０および図３１に示すように、各側部遮光層２３を、付加容量電極３７の側縁部表面上に、直接、透明基板１１に対して垂直状態で設けることにより、側部遮光層２３を付加容量電極３７の表面と同電位に固定するようにしてもよい。この場合には、側部遮光層２３が付加容量電極３７と同電位に電気的に固定されるために、側部遮光層２３と周辺部分との寄生容量によってＴＦＴの特性が変動することを抑制し得る。
【０１７３】
＜実施形態６＞
下部遮光層１６の上方に付加容量電極３７を設ける実施形態５において、側部遮光層２３を、ＴＦＴの多結晶Ｓｉ層３１における一部領域の側方、および、その多結晶Ｓｉ膜３１の上方に設けられるゲート配線１２の側方に設ける構成に限らず、図３２に示すように、多結晶Ｓｉ層３１の上方に形成される信号配線１３の側方に達するように設けてもよい。
【０１７４】
この場合は、まず、透明基板１１上に、Ｐがドーピングされた多結晶Ｓｉ膜を５０ｎｍの膜厚で成膜した後に、ＷＳｉ膜を、例えば１００ｎｍの膜厚で成膜する。そして、これらの膜を、所定形状にパターニングして、下部遮光層１６を形成する。
【０１７５】
次に、例えばＣＶＤ法によって、透明基板１１の全面に、ＳｉＯ２膜からなる第１層間絶縁膜１７を、例えば５０ｎｍの膜厚で成膜する。その後、Ｐがドーピングされた多結晶Ｓｉ膜を１００ｎｍの膜厚で成膜した後に、所定の形状にパターニングして付加容量電極３７を形成する。次に、例えばＣＶＤ法によって、透明基板１１の全面に、ＳｉＯ２膜からなる容量絶縁膜を５０ｎｍの膜厚で成膜して、容量絶縁膜３８を形成する。
【０１７６】
その後、ＣＶＤ法により透明基板１１の全面にＳｉＯ２膜からなる第１層間絶縁膜１７を、例えば４００ｎｍの膜厚で成膜する。
【０１７７】
このような状態になると、ＣＶＤ法によって第１層間絶縁膜１７上に透明基板１１の全面にわたって、多結晶Ｓｉ膜を５０ｎｍの膜厚に形成して、所定形状にパターニングする。
【０１７８】
その後の工程は、第５コンタクトホール３９を、下部遮光層１６の上方に設けられた付加容量電極３７に達するように形成すること以外は、実施形態２と同様の工程によって、液晶表示装置が製造される。
【０１７９】
なお、本実施形態６においても、各側部遮光層２３を電気的に浮遊状態とする構成に限らず、例えば、図３３に示すように、各側部遮光層２３を、付加容量電極３７の側縁部表面上に、直接、透明基板１１に対して垂直状態で設けることにより、側部遮光層２３を付加容量電極３７の表面と同電位に固定するようにしてもよい。この場合には、側部遮光層２３が付加容量電極３７と同電位に電気的に固定されるために、側部遮光層２３と周辺部分との寄生容量によってＴＦＴの特性が変動することを抑制し得る。
【０１８０】
＜実施形態７＞
前記実施形態４では、下部遮光層１６の下方に付加容量電極３７を設けて、付加容量電極３７と引き出し電極２６とを、直接、接続する構成になっていたが、付加容量電極３７を、ゲート配線１２と同一の層に設けられる導電部を介して接続するようにしてもよい。
【０１８１】
この実施形態７の具体的な構成を、図３４および図３５に示す。図３４（ａ）は、本実施形態の液晶表示装置の要部の平面図、図３５は、図３４のＡ−Ａ線における断面図である。本実施形態７の液晶表示装置は、図１９に示す実施形態３の液晶表示装置において、透明基板１１上に設けられた付加容量電極３７が、第２層間絶縁膜１９、第１層間絶縁膜１７、容量絶縁膜３８を貫通する第５コンタクトホール３９内に設けられた導電部３７ａに電気的に接続されており、この導電部３７ａが、第６コンタクトホール２９ｂ内に設けられた引き出し電極２６の導電部と電気的に接続されている。その他の構成は、図１９に示す実施形態３の液晶表示装置と同様になっている。なお、図３４（ｂ）は、下部遮光層１６の配置を示しており、図３４（ａ）の構成と同様である。
【０１８２】
このような構成の液晶表示装置は、次のように製造される。まず、図３６（ａ）に示すように、石英ガラスによって構成された透明基板１１上に、Ｐがドーピングされた多結晶Ｓｉ膜を、例えば１００ｎｍの膜厚に成膜して、所定形状にパターニングすることによって、付加容量電極３７を形成する。その後、例えばＣＶＤ法によって、透明基板１１の全面にＳｉＯ２膜からなる容量絶縁膜３８を５０ｎｍの膜厚に成膜する。
【０１８３】
次に、Ｐがドーピングされた多結晶Ｓｉ膜を５０ｎｍの膜厚に成膜した後に、ＷＳｉ膜を１００ｎｍの膜厚で成膜して、これらの膜を所定形状にパターニングすることにより、下部遮光層１６を形成する。
【０１８４】
その後、ＣＶＤ法によって、透明基板１１の全面に、ＳｉＯ２膜からなる第１層間絶縁膜１７を、例えば４００ｎｍの膜厚に成膜する。
【０１８５】
このような状態になると、例えば、ＣＶＤ法によって、透明基板１１の全面に、多結晶Ｓｉ膜３１を５０ｎｍの膜厚に成膜した後に、多結晶Ｓｉ膜３１を所定形状にパターニングする。次に、例えばＣＶＤ法によって、透明基板１１の全面にＳｉＯ２膜を８０ｎｍの膜厚に成膜して第２層間絶縁膜１９（ゲート絶縁膜）とする。これにより、図３６（ａ）に示す状態になる。
【０１８６】
その後、図３６（ｂ）に示すように、付加容量電極３７に達するように、第２層間絶縁膜１９、第１層間絶縁膜１７、容量絶縁膜３８を貫通する第５コンタクトホール３９を形成する。
【０１８７】
このような状態になると、透明基板１１の全面にＰがドープされた多結晶Ｓｉ膜を１５０ｎｍの膜厚に成膜するとともに、ＷＳｉ膜を１５０ｎｍの膜厚に成膜して、これらの膜を所定形状にパターニングすることにより、図３６（ｃ）に示すように、第２層間絶縁膜上にゲート配線１２を形成するとともに、第５コンタクトホール３９内に、付加容量電極３７に接続された導電部３７ａを形成する。
【０１８８】
その後、実施形態１における液晶表示装置の製造方法と同様にして、液晶表示装置とされる。すなわち、ＴＦＴを構成する多結晶Ｓｉ膜３１に不純物を注入した後に、プラズマＣＶＤ法により、透明基板１１の全面にわたって、ＳｉＯ２膜からなる第３層間絶縁膜２１を成膜し、第３層間絶縁膜２１を所定形状にパターニングして、下部遮光層１６の側縁部上および容量絶縁膜３８上に、側部遮光層２３をそれぞれ形成し、さらにその後に、ダミー絶縁膜２４を成膜してパターニングした後に、第４層間絶縁膜を形成して表面を平坦化することによって、図３６（ｄ）に示す状態とされる。
【０１８９】
その後、図３７（ａ）に示すように、多結晶Ｓｉ膜３１のソース領域およびドレイン領域がそれぞれ露出するように、第１および第２のコンタクトホール２７および２８をそれぞれ形成するとともに、付加容量電極３７の導電部３７ａが露出するように、第６のコンタクトホール２９ｂを形成する。
【０１９０】
次に、透明基板１１の全面にわたって、導電膜を形成して、図３７（ｂ）に示すように、第１および第２のコンタクトホール２７および２８内にソース電極３３およびドレイン電極３４をそれぞれ形成するとともに、第６コンタクトホール２９ｂ内に、付加容量電極３７の導電部３７ａに接続された導電部を形成し、さらに、第４層間絶縁膜２５上に、ソース電極３３に接続された信号配線１６を形成するとともに、ドレイン電極３４および第６コンタクトホール２９ｂ内の導電部に接続された引き出し電極２６を形成する。
【０１９１】
その後、プラズマＣＶＤ法により、図３７（ｃ）に示すように、第５層間絶縁膜２９を成膜して、引出し電極２６に達する第３のコンタクトホール２９ａを形成した後に、例えば蒸着法、スパッタリング法等により、透明基板１１の全面にわたって、導電性の膜を成膜して所定形状にパターニングすることにより、引出し電極２４６接続された導電性の上部遮光層１８を形成する。このような状態になると、プラズマＣＶＤ法により、透明基板１０の全面にわたって、第６層間絶縁膜３２を成膜した後に、導電性の上部遮光層１８に達する第４のコンタクトホール３２ａを形成し、その後に、透明基板１１の全面にわたって、ＩＴＯ膜を成膜した後に、そのＩＴＯ膜をパターニングすることにより、マトリクス状に配置された複数の画素電極１４を形成する。
【０１９２】
その後は、実施形態１と同様に、第６層間絶縁膜３２上に、全ての画素電極１４を覆うように、配向膜３６が形成されて、アクティブマトリクス基板１０とされる。
【０１９３】
これにより、図１〜図３に示すアクティブマトリクス基板１０が得られる。このようなアクティブマトリクス基板１０に対して対向基板４０を、所定の間隔をあけて対向配置して、両者の間に液晶層５０を注入することにより、液晶表示装置とされる。
【０１９４】
本実施形態７においても、図３８に示すように、側部遮光層２３を、多結晶Ｓｉ層３１の上方に形成される信号配線１３の側方に達するように設けてもよい。
【０１９５】
＜実施形態８＞
本実施形態の液晶表示装置では、図１〜３に示す実施形態１の液晶表示装置において、アクティブマトリクス基板１０の第５層間絶縁膜２９上に設けられた上部遮光層１８に代えて、図３９に示すように、対向基板４０に遮光層４４が設けられている。この遮光層４４は、信号配線１３およびゲート配線１２を覆うように、また、容量電極１５を覆うように設けられている。この遮光層４４は特に導電性である必要はない。
【０１９６】
本実施形態では、アクティブマトリクス基板１０の第６層間絶縁膜３２上に設けられた画素電極１４は、第６層間絶縁膜３２および第５層間絶縁膜２９に設けられたコンタクトホール３２ｂによって、引き出し電極２６に直接接続されている。その他の構成は、図１〜３に示す実施形態１の液晶表示装置の構成と同様になっている。
【０１９７】
＜実施形態９＞
なお、上記各実施形態では、図４に示すように、一般的なＬＤＤ構造のＮ型のＴＦＴについて説明したが、図４０に示すように、ゲート配線（ゲート電極）１２が２つ以上設けられたマルチゲート型のＬＤＤ構造のＴＦＴであってもよい。このマルチゲート型のＬＤＤ構造のＴＦＴでは、多結晶Ｓｉ膜３１における各ゲート配線１２の直下の一方のチャネル領域３１ａとドレイン領域３１ｃとの間、および、他方のチャネル領域３１ａとソース領域３１ｂとの間のそれぞれの領域が、低濃度不純物拡散（ＬＤＤ）領域（Ｎ−）３１ｄになっている。また、一対のゲート配線１２の間の中央部の領域が、高濃度不純物領域（Ｎ＋）３１ｅになっており、この高濃度不純物領域３１ｅと各チャネル領域３１ａとの間に低濃度不純物領域（Ｎ−）３１ｄがそれぞれ設けられている。このような構成のマルチゲート型のＬＤＤ構造のＴＦＴでは、ゲート配線１２が１つの場合に比べて、リーク電流が低下する。
【０１９８】
なお、いずれの場合も、ＬＤＤ構造のＴＦＴは、Ｎ型に限らずＰ型であってもよい。
【０１９９】
【発明の効果】
本発明の液晶表示装置は、このように側部遮光層が設けられているために、薄膜トランジスタに入射する光を、確実に遮光することができる。これにより、薄膜トランジスタの光リーク電流を著しく低減することができる。特に大光量の元で使用するプロジェクタ用液晶表示装置において、光リーク電流によるコントラスト低下、クロストーク等の劣化のない優れた表示品位が得られる。
【０２００】
本発明の液晶表示装置の製造方法は、このような液晶表示装置を容易に、また、確実に製造することができる。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）は、それぞれ本発明の液晶表示装置の実施の形態の一例を示す要部の平面図である。
【図２】図１のＡ−Ａ線に沿った断面図である。
【図３】図１のＢ−Ｂ線に沿った断面図である。
【図４】その液晶表示装置に使用されるＴＦＴの概略構成を示す断面図である。
【図５】（ａ）〜（ｆ）は、それぞれ、その液晶表示装置の製造工程を示す断面図である。
【図６】（ａ）〜（ｅ）は、それぞれ、図５に連続する液晶表示装置の製造工程を示す断面図である。
【図７】本発明の液晶表示装置の他の例を示す要部の断面図であり、図１のＡ−Ａ線に対応している。
【図８】図７に示す液晶表示装置他の断面図であり、図１のＢ−Ｂ線に対応している。
【図９】（ａ）および（ｂ）は、図７および図８に示す液晶表示装置の製造工程を示す断面図であり、図８の断面に対応している。
【図１０】本発明の液晶表示装置の他の例を示す要部の断面図であり、図１のＡ−Ａ線に対応している。
【図１１】図１０に示す液晶表示装置他の断面図であり、図１のＢ−Ｂ線に対応している。
【図１２】（ａ）〜（ｆ）は、それぞれ、図１０および図１１に示す液晶表示装置の製造工程を示す断面図であり、図１１の断面に対応している。
【図１３】（ａ）〜（ｄ）は、それぞれ、図６に連続する液晶表示装置の製造工程を示す断面図である。
【図１４】本発明の液晶表示装置の他の例を示す要部の断面図であり、図１のＡ−Ａ線に対応している。
【図１５】図１４に示す液晶表示装置他の断面図であり、図１のＢ−Ｂ線に対応している。
【図１６】（ａ）および（ｂ）は、図１４および図１５に示す液晶表示装置の製造工程を示す断面図であり、図８の断面に対応している。
【図１７】（ａ）および（ｂ）は、それぞれ、本発明の液晶表示装置の実施の形態のさらに他の例を示す要部の平面図である。
【図１８】図１７のＡ−Ａ線に沿った断面図である。
【図１９】図１７のＢ−Ｂ線に沿った断面図である。
【図２０】（ａ）〜（ｃ）は、それぞれ、その液晶表示装置の製造工程を示す断面図である。
【図２１】（ａ）〜（ｄ）は、それぞれ、図２０に連続する液晶表示装置の製造工程を示す断面図である。
【図２２】本発明の液晶表示装置の他の例を示す要部の断面図であり、図１７のＡ−Ａ線に対応している。
【図２３】図２２に示す液晶表示装置他の断面図であり、図１７のＢ−Ｂ線に対応している。
【図２４】本発明の液晶表示装置の他の例を示す要部の断面図であり、図１７のＡ−Ａ線に対応している。
【図２５】図２４に示す液晶表示装置他の断面図であり、図１７のＢ−Ｂ線に対応している。
【図２６】本発明の液晶表示装置の他の例を示す要部の断面図であり、図１７のＡ−Ａ線に対応している。
【図２７】図２６に示す液晶表示装置他の断面図であり、図１７のＢ−Ｂ線に対応している。
【図２８】本発明の液晶表示装置の他の例を示す要部の断面図であり、図１７のＡ−Ａ線に対応している。
【図２９】図２８に示す液晶表示装置他の断面図であり、図１７のＢ−Ｂ線に対応している。
【図３０】本発明の液晶表示装置の他の例を示す要部の断面図であり、図１７のＡ−Ａ線に対応している。
【図３１】図３０に示す液晶表示装置他の断面図であり、図１７のＢ−Ｂ線に対応している。
【図３２】本発明の液晶表示装置の他の例を示す要部の断面図であり、図１７のＡ−Ａ線に対応している。
【図３３】図３２に示す液晶表示装置の他の断面図であり、図１７のＢ−Ｂ線に対応している。
【図３４】（ａ）および（ｂ）は、それぞれ、本発明の液晶表示装置の実施の形態のさらに他の例を示す要部の平面図である。
【図３５】図３４のＡ−Ａ線に沿った断面図である。
【図３６】（ａ）〜（ｄ）は、それぞれ、その液晶表示装置の製造工程を示す断面図である。
【図３７】（ａ）〜（ｃ）は、それぞれ、図３６に連続する液晶表示装置の製造工程を示す断面図である。
【図３８】本発明の液晶表示装置の他の例を示す要部の断面図であり、図３４のＡ−Ａ線に対応している。
【図３９】本発明の液晶表示装置の他の例を示す要部の断面図であり、図３４のＡ−Ａ線に対応している。
【図４０】（ａ）および（ｂ）は、それぞれ、本発明の液晶表示装置に使用されるＴＦＴの他の例を示す断面図である。
【図４１】（ａ）および（ｂ）は、それぞれ、従来の液晶表示装置の一例を示す要部の平面図である。
【図４２】図４１のＡ−Ａ線に沿った断面図である。
【図４３】図４１のＢ−Ｂ線に沿った断面図である。
【符号の説明】
１０　アクティブマトリクス基板
１１　透明基板
１２　ゲート配線
１３　信号配線
１４　画素電極
１６　下部遮光層
１７　第１層間絶縁膜
１８　上部遮光層
１９　第２層間絶縁膜
２１　第３層間絶縁膜
２３　側部遮光層
２４　ダミー絶縁膜
２５　第４層間絶縁膜
２６　引き出し電極
２７　第１コンタクトホール
２８　第２コンタクトホール
２９　第５層間絶縁膜
２９ａ　第３コンタクトホール
３１　多結晶Ｓｉ膜
３１ａ　チャネル領域
３１ｂ　ソース領域
３１ｃ　ドレイン領域
３１ｄ　低濃度不純物拡散（ＬＤＤ）領域
３２　第６層間絶縁膜
３２ａ　第４コンタクトホール
３３　ソース領域
３４　ドレイン領域
３６　配向膜
３７　付加容量電極
３８　容量絶縁膜
４０　対向基板
５０　液晶層
【図１】
2004045576.tif 000003
【図２】
2004045576.tif 000004
【図３】
2004045576.tif 000005
【図４】
2004045576.tif 000006
【図５】
2004045576.tif 000007
【図６】
2004045576.tif 000008
【図７】
2004045576.tif 000009
【図８】
2004045576.tif 000010
【図９】
2004045576.tif 000011
【図１０】
2004045576.tif 000012
【図１１】
2004045576.tif 000013
【図１２】
2004045576.tif 000014
【図１３】
2004045576.tif 000015
【図１４】
2004045576.tif 000016
【図１５】
2004045576.tif 000017
【図１６】
2004045576.tif 000018
【図１７】
2004045576.tif 000019
【図１８】
2004045576.tif 000020
【図１９】
2004045576.tif 000021
【図２０】
2004045576.tif 000022
【図２１】
2004045576.tif 000023
【図２２】
2004045576.tif 000024
【図２３】
2004045576.tif 000025
【図２４】
2004045576.tif 000026
【図２５】
2004045576.tif 000027
【図２６】
2004045576.tif 000028
【図２７】
2004045576.tif 000029
【図２８】
2004045576.tif 000030
【図２９】
2004045576.tif 000031
【図３０】
2004045576.tif 000032
【図３１】
2004045576.tif 000033
【図３２】
2004045576.tif 000034
【図３３】
2004045576.tif 000035
【図３４】
2004045576.tif 000036
【図３５】
2004045576.tif 000037
【図３６】
2004045576.tif 000038
【図３７】
2004045576.tif 000039
【図３８】
2004045576.tif 000040
【図３９】
2004045576.tif 000041
【図４０】
2004045576.tif 000042
【図４１】
2004045576.tif 000043
【図４２】
2004045576.tif 000044
【図４３】
2004045576.tif 000045