(57)【要約】【課題】マイグレーションの発生を防止し得る半導体チップ、その製造方法、信頼性の高い半導体実装基板、電子デバイスおよびこれを備える電子機器を提供すること。【解決手段】本発明の半導体チップ１は、配線パターン２１１が形成された基板２と、配線パターン２１１の一部に接触するよう設けられた複数の端子３と、隣接する端子３同士の間隙を埋めるよう、かつ、端子３の高さより低くなるよう設けられた樹脂層８とを有している。端子３は、その高さの１０〜９０％が樹脂層８から露出しているのが好ましく、その厚さ方向に沿って、横断面積がほぼ一定であるのが好ましい。端子３は、複数の金属層３１、３２、３３の積層体で構成され、複数の金属層のうち、最も基板２側に位置する金属層３１は、ＮｉまたはＮｉを含む合金を主成分とする金属で構成されているのが好ましい。【選択図】図４
2004193517.tif 000002
【特許請求の範囲】
【請求項１】
配線パターンが形成された基板と、
前記配線パターンの一部に接触するよう設けられた複数の端子と、
隣接する前記端子同士の間隙を埋めるよう、かつ、厚さが前記端子の高さより低くなるよう設けられた樹脂層とを有することを特徴とする半導体チップ。
【請求項２】
前記端子と前記樹脂層とは、密着している請求項１に記載の半導体チップ。
【請求項３】
前記端子は、その高さの１０〜９０％が前記樹脂層から露出している請求項１または２に記載の半導体チップ。
【請求項４】
前記端子は、その高さ方向に沿って、横断面積がほぼ一定である請求項１ないし３のいずれかに記載の半導体チップ。
【請求項５】
前記端子は、複数の金属層の積層体で構成されている請求項１ないし４のいずれかに記載の半導体チップ。
【請求項６】
複数の前記金属層のうち、最も前記基板側に位置する金属層は、ＮｉまたはＮｉを含む合金を主成分とした金属で構成されている請求項５に記載の半導体チップ。
【請求項７】
配線パターンが形成された基板と、
前記配線パターンの一部に接触するよう設けられた複数の端子とを有し、
前記端子を形成するために用いたマスクの少なくとも一部が、隣接する前記端子同士の間隙に残存しており、該マスクの残存物を前記端子の間での絶縁材として用いたことを特徴とする半導体チップ。
【請求項８】
基板の配線パターンが形成された側の面に、複数の貫通孔を有するマスクを形成する工程と、
前記貫通孔内に、前記配線パターンに接触する端子を形成する工程と、
前記マスクの厚さ方向の一部を除去することにより、前記端子の前記基板と反対側の端部を前記マスクから露出させることを特徴とする半導体チップの製造方法。
【請求項９】
前記マスクは、複数のマスク層で構成される請求項８に記載の半導体チップの製造方法。
【請求項１０】
複数の前記マスク層は、マスク形状が一括して形成される請求項９に記載の半導体チップの製造方法。
【請求項１１】
前記端子は、その高さが、複数のマスク層のうち、最も前記基板側に位置するマスク層の厚さより高くなるよう形成される請求項９または１０に記載の半導体チップの製造方法。
【請求項１２】
前記マスクは、フォトリソグラフィー法により形成される請求項８ないし１１のいずれかに記載の半導体チップの製造方法。
【請求項１３】
前記マスクの残存物は、前記半導体チップを配線基板に実装する前に除去されない請求項８ないし１２のいずれかに記載の半導体チップの製造方法。
【請求項１４】
前記端子の形成に先立って、前記マスクの表面付近を硬化させる工程を有する請求項８ないし１３のいずれかに記載の半導体チップの製造方法。
【請求項１５】
前記硬化は、前記マスクに紫外線を照射することにより行われる請求項１４に記載の半導体チップの製造方法。
【請求項１６】
前記端子は、無電解メッキ法により形成される請求項８ないし１５のいずれかに記載の半導体チップの製造方法。
【請求項１７】
前記マスクの除去は、エッチング法により行われる請求項８ないし１６のいずれかに記載の半導体チップの製造方法。
【請求項１８】
請求項１ないし７のいずれかに記載の半導体チップが、配線基板に実装されてなることを特徴とする半導体実装基板。
【請求項１９】
前記半導体チップと前記配線基板との間隙は、封止材により封止されている請求項１８に記載の半導体実装基板。
【請求項２０】
前記封止材は、前記樹脂層との密着性の高い材料で構成されている請求項１９に記載の半導体実装基板。
【請求項２１】
請求項１８ないし２０のいずれかに記載の半導体実装基板を備えることを特徴とする電子デバイス。
【請求項２２】
請求項２１に記載の電子デバイスを備えることを特徴とする電子機器。
【請求項２３】
表示部を備える請求項２２に記載の電子機器。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化に伴って、半導体チップの高密度実装の必要性が高まっており、半導体チップの端子（配線基板の端子）の間隔が狭くなる（狭ピッチ化する）傾向にある。
【０００３】
半導体チップの実装では、半導体チップの端子と、これに対応する配線基板の端子とを接合する方法が用いられる。
【０００４】
そして、半導体チップと配線基板との間隙は、封止用樹脂（アンダーフィル材やＮＣＰ）により封止されている（例えば、特許文献１参照。）。
【０００５】
しかしながら、狭ピッチ化が進むにつれて、隣接する端子同士の間にまで、十分に封止用樹脂を充填することが困難となる傾向にある。このように、隣接する端子同士の間に、十分に封止用樹脂が充填されない場合、もしくは、封止樹脂と半導体チップとの密着性が悪く剥離を生ずる場合、端子の周囲に空隙が生じ、この空隙に水分が侵入すると、隣接する端子同士の間でマイグレーションが発生して、ショートするという不都合が生じることがある。
【０００６】
かかる不都合は、特に、半導体チップ側の端子周辺で生じやすい。
【０００７】
【特許文献１】
特開２００２−１５８２４８号公報（段落番号０１６８、図１９）
【０００８】
【発明が解決しようとする課題】
本発明の目的は、マイグレーションの発生を防止し得る半導体チップ、その製造方法、信頼性の高い半導体実装基板、電子デバイスおよびこれを備える電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
このような目的は、下記の本発明により達成される。
【００１０】
本発明の半導体チップは、配線パターンが形成された基板と、
前記配線パターンの一部に接触するよう設けられた複数の端子と、
隣接する前記端子同士の間隙を埋めるよう、かつ、厚さが前記端子の高さより低くなるよう設けられた樹脂層とを有することを特徴とする。
これにより、マイグレーションの発生を防止することができる半導体チップを提供することができる。
【００１１】
本発明の半導体チップでは、前記端子と前記樹脂層とは、密着していることが好ましい。
これにより、マイグレーションの発生を防止する効果をより向上させることができる。
【００１２】
本発明の半導体チップでは、前記端子は、その高さの１０〜９０％が前記樹脂層から露出していることが好ましい。
これにより、マイグレーションの発生を防止する効果をより向上させることができる。
【００１３】
本発明の半導体チップでは、前記端子は、その高さ方向に沿って、横断面積がほぼ一定であることが好ましい。
これにより、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化（端子の配線密度の高密度化）に対応することができる。
【００１４】
本発明の半導体チップでは、前記端子は、複数の金属層の積層体で構成されていることが好ましい。
これにより、各種目的に応じた端子を形成することができる。
【００１５】
本発明の半導体チップでは、複数の前記金属層のうち、最も前記基板側に位置する金属層は、ＮｉまたはＮｉを含む合金を主成分とした金属で構成されていることが好ましい。
これらのものは、硬度が高くかつ導電性に優れ、また、配線パターンの構成材料との密着性も高い。
【００１６】
本発明の半導体チップは、配線パターンが形成された基板と、
前記配線パターンの一部に接触するよう設けられた複数の端子とを有し、
前記端子を形成するために用いたマスクの少なくとも一部が、隣接する前記端子同士の間隙に残存しており、該マスクの残存物を前記端子の間での絶縁材として用いたことを特徴とする。
これにより、製造工程数の削減や製造コストの低減を図ることができる。
【００１７】
本発明の半導体チップの製造方法は、基板の配線パターンが形成された側の面に、複数の貫通孔を有するマスクを形成する工程と、
前記貫通孔内に、前記配線パターンに接触する端子を形成する工程と、
前記マスクの厚さ方向の一部を除去することにより、前記端子の前記基板と反対側の端部を前記マスクから露出させることを特徴とする。
これにより、マイグレーションの発生を防止し得る半導体チップが得られる。
【００１８】
本発明の半導体チップの製造方法では、前記マスクは、複数のマスク層で構成されることが好ましい。
これにより、半導体チップの端子の基板と反対側の端部をより容易にマスクから露出（突出）させることができる。
【００１９】
本発明の半導体チップの製造方法では、複数の前記マスク層は、マスク形状が一括して形成されることが好ましい。
これにより、製造工程数の削減や製造コストの低減を図ることができる。
【００２０】
本発明の半導体チップの製造方法では、前記端子は、その高さが、複数のマスク層のうち、最も前記基板側に位置するマスク層の厚さより高くなるよう形成されることが好ましい。
これにより、半導体チップの端子の基板と反対側の端部を、より容易にマスクから露出させることができる。
【００２１】
本発明の半導体チップの製造方法では、前記マスクは、フォトリソグラフィー法により形成されることが好ましい。
これにより、端子同士の間隔（ピッチ）をより小さくすることができるとともに、形状および位置精度のよいマスクパターンが形成できる。
【００２２】
本発明の半導体チップの製造方法では、前記マスクの残存物は、前記半導体チップを配線基板に実装する前に除去されないことが好ましい。
端子を形成するために用いたマスクの残存物を樹脂層に用いることにより、製造工程数の削減や製造コストの低減を図ることができる。
【００２３】
本発明の半導体チップの製造方法では、前記端子の形成に先立って、前記マスクの表面付近を硬化させる工程を有することが好ましい。
これにより、次工程以降における各種処理に対するマスクの耐性（強度）を向上させることができる。
【００２４】
本発明の半導体チップの製造方法では、前記硬化は、前記マスクに紫外線を照射することにより行われることが好ましい。
これにより、大掛かりな設備を必要とせず、容易かつ確実にマスクの表面付近を硬化させることができる。
【００２５】
本発明の半導体チップの製造方法では、前記端子は、無電解メッキ法により形成されることが好ましい。
これにより、配線パターン上に直接端子を形成することが可能であるため、製造コストを低減することができ、また、半導体チップの隣接する端子同士の間隔（ピッチ）をより小さくすることができる。
【００２６】
本発明の半導体チップの製造方法では、前記マスクの除去は、エッチング法により行われることが好ましい。
ドライエッチング法によれば、マスクの除去を、短時間で、かつ、エッチング量の制御を精度よく行うことができ、また、ウェットエッチング法によれば、大掛かりな設備を必要とせず、マスクの除去を比較的容易に行うことができるという利点がある。
【００２７】
本発明の半導体実装基板は、本発明の半導体チップが、配線基板に実装されてなることを特徴とする。
これにより、信頼性の高い半導体実装基板が得られる。
【００２８】
本発明の半導体実装基板では、前記半導体チップと前記配線基板との間隙は、封止材により封止されていることが好ましい。
これにより、半導体チップと配線基板との間隙への水分（湿気）の侵入防止等の各種効果が発揮される。
【００２９】
本発明の半導体実装基板では、前記封止材は、前記樹脂層との密着性の高い材料で構成されていることが好ましい。
これにより、半導体チップと配線基板との間隙を封止材により封止する効果をより向上させることができる。
【００３０】
本発明の電子デバイスは、本発明の半導体実装基板を備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
【００３１】
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【００３２】
本発明の電子機器では、表示部を備えることが好ましい。
本発明の電子機器は、特に、各種の表示機能を有する電子機器に適用するのが好ましい。
【００３３】
【発明の実施の形態】
本発明の半導体チップには、ベアチップ（個別のチップおよびウェハの双方）および半導体パッケージのいずれのものをも含む。
以下、本発明の半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器を添付図面に示す好適実施形態に基づいて詳細に説明する。
【００３４】
図１は、本発明の半導体実装基板の全体構成を示す縦断面図であり、図２は、実装前の本発明の半導体チップおよび配線基板の構成を示す縦断面図である。以下の説明では、図１および図２中の上側を「上」、下側を「下」と言う。
図１に示す半導体実装基板（半導体装置）１００は、本発明の半導体チップ１が配線基板４に実装され、半導体チップ１と配線基板４との間に形成される間隙７が封止材（アンダーフィル材やＮＣＰ）９で封止されてなるものである。
【００３５】
図２に示すように、本発明の半導体チップ１は、基板２と、基板２の一方の面（下面）２１側に設けられた複数の端子（バンプ）３と、樹脂層８とを有している。
基板２は、例えば、Ｓｉ等の半導体材料で構成されている。基板２の厚さ（平均）は、特に限定されないが、好ましくは、３０〜１０００μｍ程度とされる。また、基板２は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
【００３６】
この基板２の一方の面２１側には、集積回路（図示せず）が形成され、この集積回路は、パッシベーション膜（絶縁膜）２１２で覆われている。そして、このパッシベーション膜２１２から、集積回路の配線パターン２１１の一部が露出しており、かかる配線パターン２１１の露出部（パッド）に接触するように端子３が配設されている。
【００３７】
配線パターン２１１は、例えば、Ａｌ、Ｃｕ、Ｗ、Ｍｏ、Ｓｉまたはこれらを含む合金等で構成されている。さらに、この配線パターン２１１上には、例えば無電解メッキ法等により、Ｎｉメッキ、Ａｕメッキ等が施されている。
また、パッシベーション膜２１２は、例えば、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ−Ｎ）、ポリイミド、その他の酸化物、窒化物、酸化窒化物等で構成されている。このパッシベーション膜２１２は、これらの材料の単層膜であってもよく、２層以上が積層された多層膜であってもよい。
なお、集積回路は、基板２の他方の面２２側に形成されていてもよく、面２１側および面２２側の双方に形成されていてもよい。また、基板２が複数の層の積層体で構成される場合には、集積回路は、基板２の内部に形成されていてもよい。
【００３８】
端子３は、複数の金属層の積層体（本実施形態では、第１の金属層３１、第２の金属層３２および第３の金属層３３の３層）で構成されている。端子３を複数の金属層の積層体で構成することにより、各種目的に応じた端子３を形成することができる。
第１の金属層３１は、最も基板２側に位置し、端子３の本体を構成する部分である。この第１の金属層３１は、配線パターン２１１と相互拡散しにくい材料（バリアメタル）で構成されているのが好ましい。また、隣接する端子３同士の間隔（ピッチ）が小さくなった場合、比較的硬質の材料で構成されているのが好ましい。これにより、端子３全体として変形しにくいため、隣接する端子３同士の接触を防ぐことができる。
【００３９】
第１の金属層３１の構成材料としては、例えば、Ｎｉ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｓｎ、Ｐ、Ｂまたはこれらを含む合金等が挙げられるが、これらの中でも、特に、ＮｉまたはＮｉを含む合金を主成分にした金属であるのが好ましい。これらのものは、配線パターン２１１とのバリアメタル性に優れ、さらに、硬度が高くかつ導電性に優れ、また、前述したような配線パターン２１１の構成材料との密着性も高い。
【００４０】
また、第２の金属層３２および第３の金属層３３は、種々の目的で設けることができるが、本実施形態では、第３の金属層３３は、後述する配線基板４の端子６との密着性（接合性）を向上させる目的で設けられ、第２の金属層３２は、第１の金属層３１と第３の金属層３３との密着性を向上させる目的で設けられている。
【００４１】
この場合、第２の金属層３２の構成材料としては、例えば、Ｃｕ、Ａｕまたはこれらを含む合金等が挙げられる。
また、第３の金属層３３の構成材料としては、例えば、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｉｎ、Ｚｎまたはこれらを含む合金等が挙げられる。
【００４２】
端子３は、それぞれ、ほぼ等しい厚さ（高さ）に設定されており、その厚さ（平均）は、特に限定されないが、好ましくは、１５〜２５μｍ程度とされる。
また、端子３は、その厚さ方向に沿って、横断面積がほぼ一定となるように形成されている。これにより、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化（端子の配線密度の高密度化）に対応することができる。
【００４３】
なお、端子３を複数の金属層の積層体で構成する場合、２層または４層以上であってもよい。また、第２の金属層３２および第３の金属層３３は、必要に応じて設けるようにすればよく、省略することもできる。すなわち、端子３は、第１の金属層３１と第２の金属層３２とで構成される２層構成のものであってもよく、第１の金属層３１のみで構成される単層のものであってもよい。
これらの隣接する端子３同士の間隙には、この間隙を埋めるようにして、樹脂層（充填材層）８が設けられている。
【００４４】
ここで、半導体チップを配線基板に実装する際には、半導体チップと配線基板との間隙に封止材（アンダーフィル材やＮＣＰ）が充填されるが、隣接する端子同士の間にまで、十分に封止材が充填されない場合、もしくは、封止樹脂と半導体チップとの密着性が悪く剥離を生ずる場合、端子の周囲に空隙が生じ、この空隙に水分が侵入すると、隣接する端子同士の間でマイグレーションが発生して、ショートするという不都合が生じることがある。特に、かかる不都合は、半導体チップ側の端子周辺で生じやすい。
【００４５】
本発明者は、かかる不都合を防止すべく、鋭意検討を重ねた結果、予め、隣接する端子３同士の間隙に、これらの間での絶縁材となる樹脂層８を設ければ、前記不都合を好適に防止することができるとの考えに至り、本発明を完成するに至った。すなわち、樹脂層８は、隣接する端子３同士の間でのマイグレーションの発生を防止する機能を有している。これにより、半導体実装基板の高い信頼性が確保される。
また、樹脂層８は、各端子３と密着するように設けられている。これにより、端子３周辺への水分の侵入をより確実に防止することができ、その結果、隣接する端子３同士の間でのマイグレーションの発生をより確実に防止することができる。
【００４６】
この樹脂層８は、その高さ（厚さ）が端子３の高さより低くなるように形成されている。これにより、半導体チップ１を配線基板４に実装する際に、対応する端子同士が接触するのを妨げることなく、これらの接合を確実に行うことができる。
具体的には、樹脂層８は、端子３がその高さの１０〜９０％程度が露出（突出）するような厚さで設けられているのが好ましく、１０〜５０％程度が露出するような厚さで設けられているのがより好ましい。これにより、前述したような効果がより顕著に発揮される。
【００４７】
樹脂層８は、主として絶縁材料で構成されている。この絶縁材料としては、例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルペンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリロニトリル−ブタジエン−スチレン共重合体（ＡＢＳ樹脂）、アクリロニトリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオキシメチレン、ポリビニルアルコール（ＰＶＡ）、エチレン−ビニルアルコール共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン（ＰＥＫ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルイミド、ポリアセタール（ＰＯＭ）、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、ポリブタジエン系、トランスポリイソプレン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン、ポリケイ皮酸ビニル、ポリビニルアジドベンザジル、アクリルアミド、ｏ−キノンジアジドノボラック樹脂、ノボラック樹脂等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
なお、この樹脂層８および端子３の形成方法、すなわち、本発明の半導体チップ１の製造方法については、後に詳述する。
【００４８】
一方、図２に示す配線基板４は、基板５と、基板５の一方の面（上面）５１側に設けられた複数の端子６とを有している。
基板５は、例えば、各種ガラス、各種セラミックス、Ｓｉ等の半導体材料、各種樹脂材料、またはこれらを任意に組み合わせたもの等で構成されている。
基板５の厚さ（平均）は、特に限定されないが、好ましくは、２０μｍ〜３ｍｍ程度とされる。
【００４９】
また、基板５は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板５の一方の面５１側には、例えば、Ａｕ、Ｓｎ、Ｃｕ、ＩＴＯまたはこれらを含む合金等で構成される配線パターン６０が形成され（設けられ）ている。そして、この配線パターン（リード）６０の端部が各端子６を構成している。
【００５０】
なお、配線パターン６０は、基板２が複数の層の積層体で構成される場合には、基板５の内部に形成されていてもよい。
以上のような配線基板４に、半導体チップ１を、それらの対応する端子３、６同士が接合するように実装し、半導体チップ１と配線基板４との間隙７を封止材（アンダーフィル材）９により封止して、本発明の半導体実装基板１００とする。
【００５１】
端子３と端子６との接合は、例えば、接合すべき端子同士を位置あわせした後、半導体チップ１および配線基板４の一方または双方を加熱して端子３の一部を溶融または軟化した後、硬化（固化）することにより行うことができる。
この加熱は、例えば、ボンディングツールによる加熱や、リフロー（熱風、赤外線等による加熱）等により行うことができる。
【００５２】
加熱の温度（加熱温度）は、特に限定されないが、好ましくは、２００〜５００℃程度、より好ましくは、２５０〜４５０℃程度とされる。
また、この加熱の時間（加熱時間）も、特に限定されないが、好ましくは、１〜５０秒程度、より好ましくは、１〜１０秒程度とされる。
さらに、この加熱の際には、必要に応じて、例えば、加圧や、高周波、超音波等の付与等を併用するようにしてもよい。
【００５３】
なお、半導体チップ１を配線基板４に実装（接続）する際には、端子３の基板２と反対側の端部３０に、端子３の構成材料より融点の低い低融点金属を主材料とする低融点金属層を設けるようにしてもよい。
低融点金属としては、例えば、半田または鉛フリー半田、銀ろう、銅ろう、燐銅ろう、黄銅ろう、アルミろう、ニッケルろうのようなろう材が好適に使用される。低融点金属は、比較的低温（例えば、１５０〜２５０℃程度）で溶融するので、端子３と端子６との接合（接続）に際し、加熱温度を低くすることができ、その結果、半導体チップ１および配線基板４の面方向および厚さ方向への膨張を、それぞれ、小さくすることができ、接合すべき端子同士の位置ズレを防止することができる。このため、接合すべき端子同士を確実に接合することができ、半導体チップ１と配線基板４との接合信頼性（接続信頼性）をより向上させることができる。なお、ここで、鉛フリー半田とは、実質的に鉛を含まないか、または、鉛を含む場合でも、その含有量が極めて少ない半田のことを言う。
【００５４】
以上のようにして、半導体チップ１の各端子３と、これに対応する配線基板４の端子６とを接合した状態では、半導体チップ１の基板２と配線基板４の基板５との間には、間隙７が形成されている。換言すれば、接合された端子３および６と、これに隣接する接合された端子３および６との間に間隙７が存在する。この間隙７に、封止材９を充填して、封止する。
【００５５】
間隙７への封止材９の充填方法は、特に限定されないが、例えば、半導体チップ１の縁部からノズル等を用いて封止材９を供給、充填する方法を用いることができる。半導体チップ１の縁部に供給された封止材９は、毛細管現象により間隙７のほぼ全域に展開され、間隙７が封止される。かかる方法によれば、比較的容易に、間隙７に封止材９を充填することができる。
間隙７に封止材９を充填（封止）することにより、間隙７への水分（湿気）の侵入防止、半導体チップ１と配線基板４との密着性（接合強度）の向上、半導体チップ１および配線基板４の保護等の効果が発揮される。
【００５６】
封止材９は、前記樹脂層８との密着性が高い材料で構成されているのが好ましい。このような材料としては、樹脂材料を主とするものが好ましく、特に、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ケトン樹脂等の熱硬化性樹脂またはその前駆体（未硬化または半硬化の熱硬化性樹脂）を主材料とするものが好ましい。これにより、前記効果がより顕著に発揮される。
また、封止材９中には、カップリング剤、着色剤、難燃剤、低応力成分、離型剤、酸化防止剤、無機フィラー等の各種添加剤が配合（混合）されていてもよい。
【００５７】
間隙７に充填された熱硬化性樹脂の前駆体による封止材９は、必要時に硬化させる。この封止材９の硬化は、好ましくは加熱（例えば、１００〜３００℃程度）により行われるが、その他、例えば、紫外線、電子線、放射線等の照射により硬化させる方法もある。
なお、封止材９は、半導体チップ１の端子３と、これに対応する配線基板４の端子６とを接合するのに先立って、半導体チップ１の面２１側および／または配線基板４の面５１側に供給しておき、半導体チップ１を配線基板４に積層するようにしてもよい。
このような構成により、前述のような材料で構成される封止材９は、適度な粘着性（または接着性）を有することから、接合すべき端子同士の位置決めを行う際に、この位置決めをより容易かつ確実に行うことができるという利点がある。
【００５８】
また、この場合、封止材９には、導電性粒子を含むものを用いることもできる。これにより、半導体チップ１の端子３や配線基板４の端子６に、高さのバラツキがある場合等でも、半導体チップ１を配線基板４に実装した際に、このバラツキに起因して生じる端子３、６間の隙間（ギャップ）を導電性粒子により補うことができ、その結果、各端子３とこれに対応する端子６とを確実に接合し、導通させることができるという利点がある。
このような導電性粒子としては、例えば、Ｎｉ、Ｓｎ、Ａｇ、Ａｕ、Ｃｕまたはこれらを含む合金等の各種金属材料で構成される粒子、各種樹脂材料で構成された粒子の表面を前記の金属材料で被覆したもの等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００５９】
次に、本発明の半導体チップの製造方法について説明する。
＜第１実施形態＞
まず、本発明の半導体チップの製造方法の第１実施形態について説明する。
図３および図４は、それぞれ、本発明の半導体チップの製造方法の第１実施形態を示す工程図（縦断面図）である。なお、以下の説明では、図３および図４中の上側を「上」、下側を「下」と言う。
第１実施形態の半導体チップ１の製造方法は、マスクの形成工程と、マスクの硬化工程と、パッシベーション膜の除去工程と、端子の形成工程と、マスクの除去工程とを有している。以下、各工程について、順次説明する。
【００６０】
[１Ａ]  マスク（レジスト層）の形成工程
基板２の配線パターン２１１が形成された側の面（図３中、上面）に、マスクを形成する。マスクとしては、例えば、フォトリソグラフィー法、インクジェット印刷法、スクリーン印刷法等により形成されたものが挙げられるが、特に、フォトリソグラフィー法により形成されたものが好ましい。マスクをフォトリソグラフィー法により形成することにより、端子３を形成するための間隔（ピッチ）をより小さくすることができ、さらに形状および位置精度がよいという利点がある。
【００６１】
なお、以下では、フォトリソグラフィー法により形成されたレジスト層をマスクとして用いる場合を代表に説明する。
まず、基板２の一方の面（図３中、上面）２１側に配線パターン２１１が形成された基板２を用意する。なお、図示の構成では、配線パターン２１１を含み、基板２の一方の面２１の全面が、パッシベーション膜２１２で覆われている。
【００６２】
次に、図３（Ａ）に示すように、この基板２の面２１側に、すなわち、パッシベーション膜２１２上に、レジスト材料１０を供給する。
レジスト材料１０の供給方法としては、特に限定されないが、例えば、液体タイプのものの場合には、スピンコート法、ディッピング法、スプレーコート法等を用いることができ、ドライフィルムタイプのものの場合には、基板２へ直接圧着する方法等を用いることができる。
【００６３】
このレジスト材料１０は、主として感光性樹脂で構成されている。この感光性樹脂は、光照射部分が硬化するネガタイプ、光照射部分が溶解するポジタイプの双方を用いることができる。
ネガタイプの感光性樹脂としては、例えば、ポリケイ皮酸ビニル、ポリビニルアジドベンザジル、アクリルアミド、ポリイミド、ノボラック樹脂を主成分とするもの（例えば、酸発生剤や架橋剤を含有するノボラック樹脂のような化学増幅型樹脂）等が挙げられ、一方、ポジタイプの感光性樹脂としては、例えば、ｏ−キノンジアジドノボラック樹脂、ポリイミド等が挙げられる。
なお、本実施形態では、レジスト材料１０としてネガタイプの感光性樹脂を使用する場合を一例に説明する。
【００６４】
次に、図３（Ｂ）に示すように、形成すべき端子３の形状に対応したマスクＭを用いて、レジスト材料１０に露光した後、硬化していない部分のレジスト材料１０を除去（現像）する。
これにより、図３（Ｃ）に示すように、複数の貫通孔１１１を有するレジスト層１１が形成される。貫通孔１１１は、基板２に対してほぼ垂直、かつ、横断面積が厚さ方向に沿ってほぼ一定となっている。
レジスト層１１の厚さは、形成すべき端子３の高さに応じて、適宜設定すればよく、特に限定されないが、前記範囲の高さの端子３を形成する場合には、例えば、２０〜３０μｍ程度（好ましくは、２５〜３０μｍ程度）とされる。
【００６５】
［２Ａ］  マスク（レジスト層）の硬化工程
次に、得られたレジスト層１１の表面付近を硬化させる。この硬化方法としては、例えば、紫外線、電子線、放射線等の照射、または、加熱等の方法が挙げられるが、これらの中でも、特に、紫外線の照射による方法が好ましい。かかる方法によれば、大掛かりな設備を必要とせず、容易かつ確実にレジスト層１１の表面付近を硬化させることができる。
レジスト層１１の表面付近を硬化させておくことにより、後の工程［３Ａ］および［４Ａ］における処理に対するレジスト層１１の耐性（強度）を向上させることができる。
【００６６】
また、前記の硬化方法には、２種以上を組み合わせて用いることができ、例えば、レジスト層１１の表面付近を紫外線により硬化（仮硬化）させて、レジスト形状が変化しないようにした後、レジスト層１１全体を加熱により硬化（本硬化）させることができる。これにより、後の工程［Ａ４］における処理に対するレジスト層１１の耐性（強度）を、より向上させることができる。
【００６７】
［３Ａ］  パッシベーション膜の除去工程
次に、レジスト層１１の貫通孔１１１に対応する位置のパッシベーション膜２１２を除去する。これにより、図４（Ｄ）に示すように、配線パターン２１１の一部を貫通孔１１１内に露出させる。
このパッシベーション膜２１２の除去方法としては、例えば、ＣＦ４、ＣＨＦ３、酸素またはこれらを含む混合ガスをプラズマガスとして用いるドライエッチング法、アルカリ溶液や酸溶液（弱フッ酸液）のようなエッチング液を用いるウェットエッチング法、レーザー加工等が挙げられる。また、これらの方法は、任意の２種以上を組み合わせて用いることもできる。
なお、例えば、パッシベーション膜２１２が形成されていない基板２や、予め、端子３を形成すべき部分の配線パターン２１１がパッシベーション膜２１２から露出している基板２等を用いる場合には、本工程［３Ａ］を省略することができる。
【００６８】
［４Ａ］  端子の形成工程
次に、第１の金属層３１、第２の金属層３２および第３の金属層３３を、この順で、貫通孔１１１内に形成する。これらの金属層３１、３２、３３は、それぞれ、貫通孔１１１に沿って、貫通孔１１１の形状に対応して形成される。これにより、図４（Ｅ）に示すように、貫通孔１１１内に配線パターン２１１に接触する端子３が形成される。なお、前述したように、第２の金属層３２および第３の金属層３３は、必要に応じて設けるようにすればよく、これらは、省略することもできる。
【００６９】
端子３の形成方法としては、例えば、無電解メッキ、電解メッキ等の湿式メッキ法、熱ＣＶＤ、プラズマＣＶＤ、レーザーＣＶＤ等の化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法、ディッピング法、印刷法、溶射等が挙げられるが、これらの中でも、特に、無電解メッキ法が好ましい。
【００７０】
以下、無電解めっき法を用いて端子３を形成する方法について、詳述する。
なお、以下では、第１の金属層３１としてＮｉ層（ニッケル層）を形成する場合を一例として説明する。Ｎｉ層は、Ａｕ層（金層）と比べてコストが低く、かつ、短時間に形成できるという利点を有している。
まず、配線パターン２１１がＡｌ（アルミニウム）で構成されている場合には、配線パターン２１１の貫通孔１１１内に露出した部分に、アルカリ性のＺｎ（亜鉛）溶液を使用して、配線パターン２１１上にジンケート処理を施す。すなわち、Ａｌ（配線パターン２１１）の表面をＺｎに置換する。
【００７１】
また、配線パターン２１１の表面にＺｎを析出させるときに、配線パターン２１１をアルカリ性のＺｎ溶液に浸した後に、置換したＺｎを硝酸によって溶解させ、再びアルカリ性のＺｎ溶液に浸してもよい。
また、配線パターン２１１にジンケート処理を施す前には、パッシベーション膜２１２の残さを所定の溶液（例えば弱フッ酸溶液）で溶解しておくことが好ましい。
【００７２】
さらに、パッシベーション膜２１２の残さを溶解した後には、配線パターン２１１をアルカリ性の溶液に浸して、配線パターン２１１の露出部の酸化膜を除去することが好ましい。
以上のような処理により、Ａｌ（配線パターン２１１）の表面を良好にＺｎに置換することができる。
【００７３】
次に、表面をＺｎで置換した配線パターン２１１上に無電解Ｎｉメッキ液を供給し、ＺｎとＮｉの置換反応を経て、Ｎｉ層を配線パターン２１１上に形成する。また、このとき、メッキ液を９０℃程度に加熱（加温）するようにしてもよい。
Ｎｉ層の高さ（厚さ）は、作業温度（メッキ液の温度）、作業時間（メッキ時間）、メッキ液の量、メッキ液のｐＨ、メッキ回数（ターン数）等のメッキ条件を設定することにより調整することができる。
なお、配線パターン２１１とＮｉ層との間（界面付近）には、配線パターン２１１の表面に置換したＺｎが残っていてもよい。
【００７４】
上述とは別に、ジンケート処理を行わずに、Ａｌで構成された配線パターン２１１上に、Ｐｄ（パラジウム）等の還元剤を含む溶液を供給した後、無電解Ｎｉメッキ液を供給して、Ｐｄ等を核としてＮｉを析出させ、配線パターン２１１上にＮｉ層を形成してもよい。
また、配線パターン２１１がＣｕ（銅）を含む材料で構成されている場合には、例えば配線パターン２１１上にＮｉ層を形成する際に、Ｐｄ等の還元剤を含む溶液を配線パターン２１１上に供給した後、無電解Ｎｉメッキ液を供給することにより、Ｐｄ等を核としてニッケルを析出させればよい。
なお、第１の金属層３１を、その他の金属（上述したＡｕ、Ｃｕ等）で構成する場合には、所定の溶液（例えばＡｕメッキ液またはＣｕメッキ液）に、基板２を浸漬することにより行うことができる。この場合、溶液には、アルカリ性のものを使用してもよいし、溶液を加熱（加温）してもよい。
【００７５】
次に、第１の金属層３１の上面（表面）に、第２の金属層３２形成用の無電解メッキ液を供給し、第２の金属層３２を形成する。さらに、第２の金属層３２の上面（表面）に、第３の金属層３３形成用の無電解メッキ液を供給し、第３の金属層３３を形成する。
なお、第２の金属層３２は、前述したようにＣｕ、Ａｕまたはこれらを含む合金で構成することができるが、特に、Ｓｎで構成される第３の金属層３３を無電解メッキで形成する場合には、第２の金属層３２は、Ｃｕで構成することが好ましい。
【００７６】
また、Ｓｎを主成分とする合金（低融点金属）で構成される第３の金属層３３を、無電解メッキ法に代えて、ディッピング法や印刷法を用いて形成する場合には、第２の金属層３２は、Ａｕで構成することが好ましい。
また、端子３の基板２と反対側の端部（第３の金属層３３の上面）に、Ｓｎを主成分とした低融点金属（第４の金属層）を設ける場合には、第３の金属層３３をＳｎで構成することが好ましい。
【００７７】
また、第３の金属層３３を省略して端子３を２層構成とする場合であっても、第２の金属層３２を、Ｃｕ、Ａｕまたはこれらを含む合金で構成することにより、端子３の先端部分（第２の金属層３２）を使用して、配線基板４の端子６との電気的接続を良好にすることができる。特に、第２の金属層３２をＡｕで構成すると、端子３は、その基板２と反対側の端部にのみＡｕ層（第２の金属層３２）を有することになるので、Ａｕ層に濡れ易いろう材（半田等）を用いて配線基板４の端子６との接合を行う場合には、ろう材が溶融時に端子３の外側に広がりにくくすることができる。
【００７８】
このようなマスクの形成工程、マスクの硬化工程、パッシベーション膜の除去工程、端子の形成工程を用いて端子３を形成することにより、隣接する端子３同士の間隔（ピッチ）をより小さく（例えば、１０〜３０μｍ程度）することができる。これにより、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化（端子の配線密度の高密度化）に対応することができる。
なお、各金属層３１、３２、３３のうちの１層または２層を、異なる形成方法を用いて形成するようにしてもよい。
また、端子３は、レジスト層１１の高さ（厚さ）とほぼ等しいか、または、レジスト層１１の高さより低くなるように形成する。
【００７９】
このように、レジスト層１１（マスク）を用いて端子３を形成することにより、端子３が貫通孔１１１を超えて横方向（面方向）に広がって形成されることを確実に防止することができる。このため、隣接する端子３同士の間隔（ピッチ）をより狭く設定した場合でも、これらが不本意に接触してしまうのを防止することができ、所望の間隔となるように端子３を正確に形成することができるとともに、端子３をレジスト層１１（すなわち、得られる樹脂層８）に確実に密着するように形成することができる。
【００８０】
また、前記工程［３Ａ］および本工程［４Ａ］において、レジスト層１１を兼用することにより、各工程毎にマスクを設ける手間を省略することができるという利点がある。
なお、本工程［４Ａ］に各種メッキ法を用いる場合には、必要に応じて、本工程［４Ａ］に先立って、メッキ液から半導体チップ１を保護するための保護膜を半導体チップ１の裏面や側面に形成するようにしてもよい。
【００８１】
［５Ａ］  マスク（レジスト層）の除去工程
次に、レジスト層１１の厚さ方向の一部を除去する。これにより、図４（Ｆ）に示すように、端子３の基板２と反対側の端部３０を、レジスト層１１から露出（突出）させるとともに、隣接する端子３同士の間隙には、レジスト層１１（マスク）の一部を残存させ、このレジスト層１１の残存物を樹脂層８とする。
【００８２】
レジスト層１１の除去方法としては、例えば、酸素プラズマガスのようなプラズマガスを用いるドライエッチング法、有機系剥離液や、アルカリ溶液や酸溶液のようなエッチング液を用いるウェットエッチング法、レーザー加工等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。これらの中でも、レジスト層１１の除去方法としては、特に、エッチング法が好ましい。
【００８３】
ドライエッチング法によれば、レジスト層１１の除去を、短時間で、かつ、エッチング量の制御を精度よく行うことができるという利点がある。また、ウェットエッチング法によれば、大掛かりな設備を必要とせず、レジスト層１１の除去を比較的容易に行うことができるという利点がある。
また、ウェットエッチング法を用いる場合、エッチング液には、端子３を実質的に溶解しないような組成のものを選択するようにするのが好ましい。具体的には、エッチング液として有機系溶液を用いる場合には、例えば、有機アミン系、ジメチルスルホキシド系、セロソルブ系、ｎ−メチルピロリドン系等の有機材料、アルカリ溶液を用いる場合には、ＫＯＨ、ＮａＯＨ、アンモニア水などの無機アルカリ系、ＴＭＡＨなどの有機アルカリ系等が、一方、酸溶液を用いる場合には、例えば、硫酸と過酸化水素水との混合溶液等が好適である。
【００８４】
以上のような工程を経て、本発明の半導体チップ１が得られる。本発明の半導体チップ１は、レジスト層１１（マスク）の残存物である樹脂層８を除去することなく、配線基板４へ実装される。換言すれば、本発明では、樹脂層８（レジスト層１１の残存物）は、半導体チップ１を配線基板４に実装する前に除去されることがない。
【００８５】
このように、本発明では、半導体チップ１の端子３を形成するために用いたレジスト層１１（マスク）の残存物を、端子３の間での絶縁材として機能（マイグレーションの発生を防止）する樹脂層８に用いることにより、端子３を形成した後（端子３の形成に用いたマスクを一旦除去した後）、隣接する端子３同士の間隙に樹脂を充填して樹脂層８を形成する場合に比べて、製造工程数の削減や製造コストの低減を図ることができるという利点がある。
なお、端子３の基板２の反対側の端部３０に、低融点金属層を設ける場合には、低融点金属層は、前記工程［Ａ５］に先立って、除去前のレジスト層１１を用いて、例えば印刷法により形成するようにしてもよく、前記工程［Ａ５］の後に、例えば、ディッピング法を用いて形成するようにしてもよい。
【００８６】
＜第２実施形態＞
次に、本発明の半導体チップの製造方法の第２実施形態について説明する。
図５および図６は、それぞれ、本発明の半導体チップの製造方法の第２実施形態を示す工程図（縦断面図）である。なお、以下の説明では、図５および図６中の上側を「上」、下側を「下」と言う。
【００８７】
以下、第２実施形態について説明するが、前記第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第２実施形態では、マスクとして２層のレジスト層（マスク層）の積層体を用い、それ以外は、前記第１実施形態とほぼ同様である。以下、各工程について、順次説明する。
【００８８】
［１Ｂ］  マスク（レジスト層）の形成工程
まず、基板２の一方の面（図３中、上面）２１側に配線パターン２１１が形成された基板２を用意する。なお、図示の構成では、配線パターン２１１を含み、基板２の一方の面２１の全面が、パッシベーション膜２１２で覆われている。
次に、図５（Ａ）に示すように、パッシベーション膜２１２上に、第１のレジスト材料１０ａと第２のレジスト材料１０ｂとを、この順で積層するようにして供給する。
【００８９】
これらのレジスト材料は、同じタイプのものを用いるのが好ましい。これにより、露光および現像を、第１のレジスト材料１０ａおよび第２のレジスト材料１０ｂに対して一括して行うことができる。このため、製造工程数の削減や製造コストの低減を図ることができる。
なお、本実施形態では、レジスト材料１０ａおよびレジスト材料１０ｂとしてネガタイプの感光性樹脂を使用する場合を一例に説明する。
【００９０】
次に、前記第１実施形態と同様のマスクＭを用いて、第１のレジスト材料１０ａおよび第２のレジスト材料１０ｂに対して、露光および現像を一括して行う。これにより、図５（Ｃ）に示すように、基板２側の第１のレジスト層（第１のマスク層）１１ａと、第１のレジスト層１１ａに接触する第２のレジスト層（第２のマスク層）１１ｂとで構成され、複数の貫通孔１１１を有するレジスト層（マスク）１１’が形成される。
【００９１】
第１のレジスト層１１ａおよび第２のレジスト層１１ｂの厚さは、それぞれ、特に限定されないが、前記範囲の高さの端子３を形成する場合には、例えば、次のようにすることができる。
すなわち、第１のレジスト層１１ａの厚さ（平均）は、２〜２３μｍ程度であるのが好ましい。また、第２のレジスト層１１ｂの厚さ（平均）は７〜２８μｍ程度であるのが好ましい。
【００９２】
［２Ｂ］  マスク（レジスト層）の硬化工程
前記工程［２Ａ］と同様の工程を行う。
［３Ｂ］  パッシベーション膜の除去工程
前記工程［３Ａ］と同様の工程を行う。これにより、図６（Ｄ）に示すように、配線パターン２１１の一部を貫通孔１１１内に露出させる。
【００９３】
［４Ｂ］  端子の形成工程
前記工程［４Ａ］と同様の工程を行う。これにより、図６（Ｅ）に示すように、端子３を形成する。
このとき、端子３の高さが第１のレジスト層１０ａ（最も基板２側に位置するマスク層）の厚さより高くなるよう形成する。これにより、次工程［５Ｂ］において、端子３の基板２と反対側の端部３０を、より容易にレジスト層１１’から露出（突出）させることができる。
【００９４】
［５Ｂ］  マスク（レジスト層）の除去工程
前記工程［５Ａ］と同様の工程を行い、本実施形態では、第２のレジスト層１１ｂを除去する。これにより、図６（Ｆ）に示すように、端子３の基板２と反対側の端部３０をレジスト層１１’から露出させるとともに、第１のレジスト層１１ａのほぼ全てを残存させ、この第１のレジスト層１１ａを樹脂層８とする。
第１のレジスト層１１ａと第２のレジスト層１１ｂとの組合せは、本工程［６Ｂ］で用いる除去方法に応じて、適宜選択するようにすればよい。
【００９５】
ウェットエッチング法により第２のレジスト層１１ｂを除去する場合には、第１のレジスト層１１ａのエッチングレートを、第２のレジスト層１１ｂのエッチングレートよりも小さいもの、あるいは、第１のレジスト層１１ａを、第２のレジスト１１ｂを除去し得るエッチング液に対して耐性を有するものとするのが好ましい。これにより、エッチング条件の厳密な管理を省略することができるので、第２のレジスト層１１ｂを比較的容易に除去することができる。
この場合の組み合せの一例としては、例えば、第１のレジスト材料１０ａとしてポリイミドを、第２のレジスト材料１０ｂとしてノボラック樹脂を用いる組み合せが挙げられる。
【００９６】
また、ドライエッチング法により第２のレジスト層１１ｂを除去する場合には、第１のレジスト層１１ａのエッチングレートを、第２のレジスト層１１ｂのエッチングレートよりも小さいものとするのが好ましい。これにより、厳密なエッチング条件の管理を省略することができるので、第２のレジスト層１１ｂを比較的容易に除去することができる。
【００９７】
この場合の組み合せの一例としては、例えば、第１のレジスト材料１０ａとして、ノボラック樹脂やポリエチレン系樹脂を主成分とするものを、第２のレジスト材料１０ｂとして、ポリメチルメタクリレート（ＰＭＭＡ）、ポリヘキサフルオロブチルメタクリレート（ＦＢＭ）、ポリブチレンスルフォン（ＰＢＳ）のような非芳香族系樹脂を用いる組み合せが挙げられる。
【００９８】
なお、第２のレジスト層１１ｂは、端子３の基板２と反対側の端部３０が、第２のレジスト層１１ｂから露出する程度に除去すればよく、必ずしも、その全てを除去しなくてもよい。
また、レジスト層（マスク）は、２層構成のものに限定されず、３層以上の構成のものであってもよい。
以上説明したように、マスクとして複数のマスク層の積層体で構成されるものを用いることにより、端子３の基板２と反対側の端部３０をより容易にマスクから露出（突出）させることができる。
【００９９】
次に、本発明の半導体実装基板１００を備える電子デバイス、すなわち、本発明の電子デバイスについて説明する。
以下では、本発明の電子デバイスを表示装置に適用した場合を一例に説明する。
図７は、本発明の電子デバイスを表示装置に適用した場合の実施形態を示す断面図である。なお、以下の説明では、図７中の上側を「上」、下側を「下」と言う。
【０１００】
図７に示す表示装置（電気光学装置）３００は、透過型の液晶表示装置であり、表示パネル（表示部）２００と、本発明の半導体実装基板１００と、図示しないバックライトとを有している。
表示パネル２００は、枠状のシール材２３０を介して貼りあわされた第１パネル基板２２０と、第１パネル基板２２０に対向する第２パネル基板２４０と、これらで囲まれる空間に封入された液晶を含む液晶層２７０とを有している。
【０１０１】
第１パネル基板２２０および第２パネル基板２４０は、それぞれ、例えば、ガラス基板で構成されている。これらのパネル基板２２０、２４０の液晶層２７０側の面には、それぞれ、例えばＩＴＯ等で構成される透明電極２１０、２５０が設けられている。これらの透明電極２１０、２５０を介して、液晶層２７０に電圧が印加される。
【０１０２】
また、第１パネル基板２２０の下面および第２パネル基板２４０の上面（いずれも液晶層２７０と反対側の面）には、それぞれ、偏光板２６０、２８０が設けられている。
また、第１パネル基板２２０は、第２パネル基板２４０から張り出した部分（張出領域２０１）を有している。この張出領域２０１にまで、各透明電極２１０、２５０が延在して設けられている。
【０１０３】
半導体実装基板（可撓性回路基板）１００は、配線基板４と、この配線基板４に実装された半導体チップ１とを有している。
配線基板４は、可撓性を有する基板５の一方の面（図７中、上面）５１に配線パターン（リード）６０が形成され、その一端部（図７中、左側）において、配線パターン６０が下方を向くように長手方向の途中で折り曲げられている。
そして、この一端部において、配線パターン６０と張出領域２０１に延在する各透明電極２１０、２５０の端部とが、導電性粒子４１０を含む異方性導電性材料（異方性導電性ペースト、異方性導電性膜）４００を介して接続されている。
【０１０４】
また、配線パターン６０の面方向の中央部には、配線パターン６０の端部により端子６が形成されており、この端子６に半導体チップ１の端子３が接合（接続）されている。
これにより、各透明電極２１０、２５０と半導体チップ１との電気的導通が得られている。
半導体チップ１は、表示パネル２００の駆動用ＩＣとして設けられており、各透明電極２１０、２５０への電圧の印加量、印加パターン等を制御する。この半導体チップ１の駆動制御により、表示パネル２００では、所望の情報（静止画および動画の双方を含む画像）が表示される。
【０１０５】
なお、本発明の電子デバイスは、図示の表示装置３００への適用に限定されず、例えば、有機または無機ＥＬ表示装置、電気泳動表示装置等の他の表示装置、インクジェット記録ヘッド等の液滴吐出用ヘッド等に適用することもできる。
そして、このような電子デバイスを備える本発明の電子機器は、各種の電子機器に適用することができる。
【０１０６】
以下、本発明の電子機器について、図８〜図１０に示す実施形態に基づき、詳細に説明する。
図８は、本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ１１００は、表示ユニット１１０６が前述の表示装置３００を備えており、表示パネル（表示部）２００の表示面が表示ユニット１１０６の前面に向くよう配置されている。
【０１０７】
図９は、本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６とともに、前述の表示装置３００を備えている。
表示装置３００の表示パネル（表示部）２００は、操作ボタン１２０２と受話口１２０４との間において、その表示面が携帯電話機１２００の前面に向くよう配置されている。
【０１０８】
図１０は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
【０１０９】
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、前述の表示装置３００の表示パネル（表示部）２００が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、表示パネル２００は、被写体を電子画像として表示するファインダとして機能する。
また、ケース１３０２の正面側（図１０においては裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
【０１１０】
撮影者が表示パネル２００に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリ１３０８に転送・格納される。
また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図１０に示されるように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリ１３０８に格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成になっている。
【０１１１】
なお、本発明の電子機器は、図８のパーソナルコンピュータ（モバイル型パーソナルコンピュータ）、図９の携帯電話、図１０のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンタ）、ラップトップ型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ等に適用することができる。
【０１１２】
以上述べたように、本発明によれば、予め、半導体チップの隣接する端子同士の間隙を埋めるように樹脂層が設けられているので、半導体チップを配線基板に実装した後に、半導体チップと配線基板との間隙に充填される封止材（アンダーフィル材）の充填が十分でなくでも、マイグレーションの発生を確実に防止することができる。また、設けられた樹脂と封止材の密着性がよいため、密着性不良による剥離から生ずる、空隙に起因するマイグレーションの発生についても、確実に防止することができる。これにより、高い信頼性が確保される。
また、樹脂層には、端子を形成するために用いたマスクの残存物を用いるため、製造工程数の削減や製造コストの低減を図ることができる。
【０１１３】
以上、本発明の半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器を図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではなく、各構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することができる。
例えば、本発明の半導体チップの製造方法では、必要に応じて、任意の目的の工程を追加することもできる。
【図面の簡単な説明】
【図１】本発明の半導体実装基板の全体構成を示す縦断面図である。
【図２】実装前の本発明の半導体チップおよび配線基板の構成を示す縦断面図である。
【図３】本発明の半導体チップの製造方法の第１実施形態を示す工程図（縦断面図）である。
【図４】本発明の半導体チップの製造方法の第１実施形態を示す工程図（縦断面図）である。
【図５】本発明の半導体チップの製造方法の第２実施形態を示す工程図（縦断面図）である。
【図６】本発明の半導体チップの製造方法の第２実施形態を示す工程図（縦断面図）である。
【図７】本発明の電子デバイスを表示装置に適用した場合の実施形態を示す断面図である。
【図８】本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
【図９】本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
【図１０】本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。
【符号の説明】
１‥‥半導体チップ  ２‥‥基板  ２１、２２‥‥面  ２１１‥‥配線パターン  ２１２‥‥パッシベーション膜  ３‥‥端子  ３０‥‥端部  ３１、３２、３３‥‥金属層  ４‥‥配線基板  ５‥‥基板  ５１‥‥面  ６‥‥端子  ６０‥‥配線パターン  ７‥‥間隙  ８‥‥樹脂層  ９‥‥封止材  １０‥‥レジスト材料  １０ａ‥‥第１のレジスト材料  １０ｂ‥‥第２のレジスト材料  １１、１１’‥‥レジスト層  １１ａ‥‥第１のレジスト層  １１ｂ‥‥第２のレジスト層  １１１‥‥貫通孔  １００‥‥半導体実装基板  ２００‥‥表示パネル２０１‥‥張出領域  ２１０‥‥透明電極  ２２０‥‥第１パネル基板  ２３０‥‥シール材  ２４０‥‥第２パネル基板  ２５０‥‥透明電極  ２６０、２８０‥‥偏光板  ２７０‥‥液晶層  ３００‥‥表示装置  ４００‥‥異方性導電性材料  ４１０‥‥導電性粒子  １１００‥‥パーソナルコンピュータ  １１０２‥‥キーボード  １１０４‥‥本体部  １１０６‥‥表示ユニット  １２００‥‥携帯電話機  １２０２‥‥操作ボタン  １２０４‥‥受話口  １２０６‥‥送話口  １３００‥‥ディジタルスチルカメラ  １３０２‥‥ケース（ボディー）  １３０４‥‥受光ユニット  １３０６‥‥シャッタボタン  １３０８‥‥メモリ  １３１２‥‥ビデオ信号出力端子  １３１４‥‥データ通信用の入出力端子  １４３０‥‥テレビモニタ  １４４０‥‥パーソナルコンピュータ  Ｍ‥‥マスク
【図１】
2004193517.tif 000003
【図２】
2004193517.tif 000004
【図３】
2004193517.tif 000005
【図４】
2004193517.tif 000006
【図５】
2004193517.tif 000007
【図６】
2004193517.tif 000008
【図７】
2004193517.tif 000009
【図８】
2004193517.tif 000010
【図９】
2004193517.tif 000011
【図１０】
2004193517.tif 000012