(57)【要約】【課題】高性能な強磁性単電子素子と、この強磁性単電子素子を用いた集積化により高集積密度化が可能な記憶素子を提供する。【解決手段】分子線エピタキシー法、化学的気相成長法、真空蒸着法またはスパッタ法により強磁性体材料１，２，３を絶縁性基板上に形成し、陽極酸化法、自然酸化法またはプラズマ酸化法により絶縁体４を作成することで２つの強磁性体材料１，３及び強磁性体材料２，３を直列接続して強磁性トンネル接合１ａ，１ｂを作成し、その両端の一方をソース電極６とし、他方をドレイン電極７とする。この２つの強磁性トンネル接合の間を中央電極５とし、中央電極５とゲート電極８とを抵抗体とキャパシタンスからなる直列回路により結合して構成される。ソース電極６、ドレイン電極７および中央電極５の磁化方向は矢印で示し、ゼロ磁場では反強磁性的に配列し、外部磁場の印加により強磁性的配列をとる。【選択図】            図１
2004281548.tif 000002
【特許請求の範囲】
【請求項１】
強磁性トンネル接合を直列につなぐ接続部の中央電極からゲート電極をとる３端子構造の強磁性単電子素子において、ゲート電極と中央電極とを抵抗体とキャパシタンスからなる直列回路により結合することを特徴とする強磁性単電子素子。
【請求項２】
絶縁性基板上に形成された複数領域の強磁性体材料のうち、２つの異なる領域の強磁性体材料に絶縁体を介在して作成される２つの強磁性トンネル接合と、この２つの強磁性トンネル接合を直列接続し、その両端の一方をソース電極に、他方をドレイン電極にし、２つの強磁性トンネル接合の間を中央電極とし、該中央電極とゲート電極とを抵抗体とキャパシタンスからなる直列回路により結合することを特徴とする強磁性単電子素子。
【請求項３】
強磁性体材料は分子線エピタキシー法、化学的気相成長法、真空蒸着法またはスパッタ法により作成し、絶縁体は陽極酸化法、自然酸化法またはプラズマ酸化法により作成し、ソース電極、ドレイン電極および中央電極の磁化方向は、ゼロ磁場では反強磁性的に配列し、外部磁場の印加により強磁性的配列をとるように構成したことを特徴とする請求項２記載の強磁性単電子素子。
【請求項４】
絶縁性基板上に形成された複数領域の強磁性体材料のうち、２つの異なる領域の強磁性体材料に絶縁体を介在して作成される２つの強磁性トンネル接合と、この２つの強磁性トンネル接合を直列接続し、その両端の一方をソース電極に、他方をドレイン電極にし、２つの強磁性トンネル接合の間を中央電極とし、該中央電極とゲート電極とを抵抗体とキャパシタンスからなる直列回路により結合する強磁性単電子素子において、ゲート電圧（電荷）のみを記憶量としたことを特徴とする記憶素子。
【請求項５】
絶縁性基板上に形成された複数領域の強磁性体材料のうち、２つの異なる領域の強磁性体材料に絶縁体を介在して作成される２つの強磁性トンネル接合と、この２つの強磁性トンネル接合を直列接続し、その両端の一方をソース電極に、他方をドレイン電極にし、２つの強磁性トンネル接合の間を中央電極とし、該中央電極とゲート電極とを抵抗体とキャパシタンスからなる直列回路により結合する強磁性単電子素子において、ゲート電圧（電荷）と外部磁場（スピン）を記憶量としたことを特徴とする記憶素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は強磁性単電子素子とこれを用いた記憶素子に関する。
【０００２】
【従来の技術】
近年、極微細構造の強磁性トンネル接合のトンネル磁気抵抗効果（ＴＭＲ）を利用した単電子素子が提案され、磁気ＲＡＭへの応用が検討されているが、従来の３端子構造のゲート電極への接続は静電的に行われている。図１０に従来型の構造である容量結合型強磁性単電子素子の回路図を示す。
【０００３】
図１０において、強磁性単電子素子は強磁性体材料１，２，３を絶縁性基板上に形成し、絶縁体を作成することで２つの強磁性体材料１，３及び強磁性体材料２，３を直列接続して強磁性トンネル接合を作成し、その両端をソース電極６とドレイン電極７、２つの強磁性トンネル接合の間を中央電極５とし、中央電極５に接するようにキャパシタンス（容量値Ｃｇ）１０を形成したゲート電極８で構成される。その中央電極５は背景電荷Ｑｏが存在している。そしてこのような強磁性単電子素子に関連する技術内容としては、本発明者が既に学会誌において紹介したものがある（例えば、非特許文献１参照。）。
【０００４】
【非特許文献１】
日本応用磁気学会誌、２５（２００１）白樫、竹村、ｐ．７８３−７８６
【０００５】
【発明が解決しようとする課題】
従来の強磁性単電子素子は、ゲート電極と中央電極とを、キヤパシタンスを配置することで静電的に結合させる容量結合型ゲート構造であった。この構造の強磁性単電子素子をロジックやメモリーに使うという試みがあるが、従来の容量結合でゲート電極をとるやり方では接続部の電荷による動作点が不安定であると共に、この容量結合型強磁性単電子素子を用いてメモリなどの記憶素子を構成する場合、１ビットの記憶に対して複数の容量結合型強磁性単電子素子を必要としており、回路設計の複雑化や作製方法の難易化を招いていた。本発明は、従来の強磁性単電子素子に比べ高性能な強磁性単電子素子と、この強磁性単電子素子を用いた集積化により高集積密度化が可能な記憶素子を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、この発明の請求項１に係る強磁性単電子素子は、強磁性トンネル接合を直列につなぐ接続部の中央電極からゲート電極をとる３端子構造の強磁性単電子素子において、ゲート電極と中央電極とを抵抗体とキャパシタンスからなる直列回路により結合する構成とした。
【０００７】
この発明の請求項２に係る強磁性単電子素子は、絶縁性基板上に形成された複数領域の強磁性体材料のうち、２つの異なる領域の強磁性体材料に絶縁体を介在して作成される２つの強磁性トンネル接合と、この２つの強磁性トンネル接合を直列接続し、その両端の一方をソース電極に、他方をドレイン電極にし、２つの強磁性トンネル接合の間を中央電極とし、該中央電極とゲート電極とを抵抗体とキャパシタンスからなる直列回路により結合する構成とした。
【０００８】
この発明の請求項３に係る強磁性単電子素子は、絶縁性基板上に形成された複数領域の強磁性体材料のうち、２つの異なる領域の強磁性体材料に絶縁体を介在して作成される２つの強磁性トンネル接合と、この２つの強磁性トンネル接合を直列接続し、その両端の一方をソース電極に、他方をドレイン電極にし、２つの強磁性トンネル接合の間を中央電極とし、該中央電極とゲート電極とを抵抗体とキャパシタンスからなる直列回路により結合する強磁性単電子素子の強磁性体材料は分子線エピタキシー法、化学的気相成長法、真空蒸着法またはスパッタ法により作成し、絶縁体は陽極酸化法、自然酸化法またはプラズマ酸化法により作成し、ソース電極、ドレイン電極および中央電極の磁化方向は、ゼロ磁場では反強磁性的に配列し、外部磁場の印加により強磁性的配列をとるように構成した。
【０００９】
これにより、本発明の強磁性単電子素子は、強磁性体材料と絶縁体からなる非常に微細な強磁性トンネル接合を直列に２つ形成し、その間に形成された中央電極とゲート電極とを抵抗体とキャパシタンスの直列回路により結合させることで、従来の容量結合型強磁性単電子素子に比べ高性能なＲＣ結合型強磁性単電子素子を実現でき、集積回路を作製した際には、その動作特性の安定にも寄与できる。また、ゲート電圧または外部磁場に対するドレイン電流の変化にヒステリシスが得られる。
【００１０】
この発明の請求項４に係る記憶素子は、絶縁性基板上に形成された複数領域の強磁性体材料のうち、２つの異なる領域の強磁性体材料に絶縁体を介在して作成される２つの強磁性トンネル接合と、この２つの強磁性トンネル接合を直列接続し、その両端の一方をソース電極に、他方をドレイン電極にし、２つの強磁性トンネル接合の間を中央電極とし、該中央電極とゲート電極とを抵抗体とキャパシタンスからなる直列回路により結合する強磁性単電子素子において、ゲート電圧（電荷）のみを記憶量とした構成とした。
【００１１】
これにより、その素子特性に、ゲート電圧に対するドレイン電流の変化にメモリ機能として必要なヒステリシス特性を含んでいるので、ＲＣ結合型強磁性単電子素子自身がメモリ素子として動作可能であり、中央電極での電荷状態をメモリ量として動作させることでゲート電圧で１ビットの記憶動作ができる記憶素子を得ることができる。
【００１２】
この発明の請求項５に係る記憶素子は、絶縁性基板上に形成された複数領域の強磁性体材料のうち、２つの異なる領域の強磁性体材料に絶縁体を介在して作成される２つの強磁性トンネル接合と、この２つの強磁性トンネル接合を直列接続し、その両端の一方をソース電極に、他方をドレイン電極にし、２つの強磁性トンネル接合の間を中央電極とし、該中央電極とゲート電極とを抵抗体とキャパシタンスからなる直列回路により結合する強磁性単電子素子において、ゲート電圧（電荷）と外部磁場（スピン）を記憶量とした構成とした。
【００１３】
これにより、ゲート電圧または外部磁場の有無に対するドレイン電流の変化にメモリ機能として必要なヒステリシス特性を含んでいるので、ＲＣ結合型強磁性単電子素子自身がメモリ素子として動作可能であり、中央電極での磁化状態と電荷状態をメモリ量として動作させることで、各々で２状態（１ビット）ずつ計４状態（２ビット）の多値メモリ型記憶素子として動作させることが可能となる。この強磁性単電子素子を用いた集積化により高集積密度化が可能な記憶素子を実現することができる。
【００１４】
【発明の実施の形態】
本発明の実施形態を図１乃至図９に基づいて以下に詳述する。図１は本発明に係わる強磁性単電子素子の構造を示し、図２にその回路図を示している。図において、図１０と同一物には同一符号を付している。
【００１５】
分子線エピタキシー法、化学的気相成長法、真空蒸着法またはスパッタ法により強磁性体材料１，２，３を絶縁性基板上に形成し、陽極酸化法、自然酸化法またはプラズマ酸化法により絶縁体４を作成することで２つの強磁性体材料１，３及び強磁性体材料２，３を直列接続して、強磁性体材料と絶縁体からなる微細な強磁性トンネル接合１ａ、１ｂを２つ直列に形成し、その両端の一方をソース電極６とし、他方をドレイン電極７とする。この２つの強磁性トンネル接合１ａ、１ｂの間を中央電極５とし、中央電極５に接するように抵抗体（抵抗値Ｒ）９とキャパシタンス（容量値Ｃ）１０の直列回路を形成しゲート電極８とすることでＲＣ結合型強磁性単電子素子が構成される。
【００１６】
そして、ソース電極６、ドレイン電極７および中央電極５の磁化方向は矢印で示し、ゼロ磁場では反強磁性的に配列し、外部磁場の印加により強磁性的配列をとる。また、各々の強磁性トンネル接合でのトンネル接合抵抗は、スピン依存トンネル効果により決まり、強磁性配列ではＲｐ、反強磁性配列ではＲａｐとなる（Ｒｐ＜Ｒａｐ）。
【００１７】
図３には本発明の強磁性単電子素子の第１の構成例を示し、斜め蒸着法により、強磁性トンネル接合を形成する強磁性体材料同士を絶縁体を介して一部重なるように形成した例である。図３（Ａ）は平面図、（Ｂ）はＡ−Ａ’断面図、（Ｃ）はＢ−Ｂ’断面図を示す。絶縁性基板の上に強磁性体材料を形成し、絶縁体を介在させて２つの強磁性トンネル接合を作成している。また、ゲート電極の中間部の面積を小さくすることにより抵抗体の部分を形成し、中央電極とゲート電極の間にキャパシタンスの部分を形成して、中央電極とゲート電極をＲＣ結合する。
【００１８】
図４は本発明の強磁性単電子素子の第２の構成例を示し、強磁性トンネル接合を形成する強磁性体材料を重ならないように形成した例である。図３と同様に、図４（Ａ）は平面図、（Ｂ）はＡ−Ａ’断面図、（Ｃ）はＢ−Ｂ’断面図を示す。絶縁性基板の上に強磁性体材料を形成し、局所酸化法を用いて、絶縁体を介在させて２つの強磁性トンネル接合を作成している。また、ゲート電極の中間部の面積を小さくすることにより抵抗体の部分を形成し、中央電極とゲート電極の間にキャパシタンスの部分を形成して、中央電極とゲート電極をＲＣ結合する。
【００１９】
本発明の、抵抗体ＲとキヤパシタンスＣからなるＲＣ直列回路によりゲート電極と中央電極とを結合させたＲＣ結合型強磁性単電子素子では、ＲＣ直列回路での電荷の緩和特性が中央電極の電荷状態に影響を与え、素子特性（ドレイン電流や中央電極の電位など）を検討したところ、素子制御パラメータ（ドレイン電圧やゲート電圧）に対してヒステリシスを示すことが見出された。
【００２０】
これは、ＲＣ結合型強磁性単電子素子では、従来の容量結合型強磁性単電子素子と比較して、ヒステリシス特性という全く新しい素子機能を付加できることを意味している。このヒステリシス特性を利用することで、１つのＲＣ結合型強磁性単電子素子により、複数の情報を記憶することが可能な多値記憶素子を実現することができる。
【００２１】
次に、本発明のＲＣ結合型強磁性単電子素子の動作がヒステリシス特性を有する点について、図５〜図７を参照して説明する。図５は本発明のＲＣ結合型強磁性単電子素子に電圧、電流等の緒元を記入した回路図、図６は外部印加磁場との関係によるＲＣ結合型強磁性単電子素子の構造を示し、図６（Ａ）は強磁性配列時の構造、図６（Ｂ）は反強磁性配列時の構造を示す。また、図７はこの素子のゲート電圧Ｖｇとドレイン電流ｌｄの関係を図示している。
【００２２】
図５及び図６において、図１、図２と同一物には同一符号を付している。強磁性体材料１，２，３を絶縁性基板上に形成し、陽極酸化法、自然酸化法またはプラズマ酸化法により絶縁体４を作成することで２つの強磁性体材料１，３及び強磁性体材料２，３を直列接続して、強磁性体材料と絶縁体からなる微細な強磁性トンネル接合１ａ、１ｂを２つ直列に形成し、その両端の一方をソース電極６とし、他方をドレイン電極７とする。この２つの強磁性トンネル接合１ａ、１ｂの間を中央電極５とし、中央電極５に接するように抵抗体（抵抗値Ｒ）９とキャパシタンス（容量値Ｃ）１０の直列回路を形成しゲート電極８とすることでＲＣ結合型強磁性単電子素子が構成される。
【００２３】
そして、ソース電極６、ドレイン電極７および中央電極５の磁化方向は矢印で示し、図６（Ａ）のように、外部磁場の印加により強磁性的配列をとり、図６（Ｂ）のように、ゼロ磁場では反強磁性的に配列する。ソース電極６とドレイン電極７の間には２つの強磁性トンネル接合１ａ，１ｂがあり、各々の強磁性トンネル接合でのトンネル接合抵抗はスピン依存トンネル効果により決まり、強磁性配列では電子がトンネルし易く、反強磁性配列では電子はトンネルし難くなる。
【００２４】
このことから、強磁性配列での強磁性トンネル接合１ａ，１ｂのトンネル接合抵抗をそれぞれＲｐ１、Ｒｐ２、反強磁性配列での強磁性トンネル接合１ａ，１ｂのトンネル接合抵抗をそれぞれＲａｐ１、Ｒａｐ２とすると、Ｒｐ１＜Ｒａｐ１、Ｒｐ２＜Ｒａｐ２となる。従って、強磁性配列時ではよりドレイン電流が多く流れ、反強磁性配列時ではドレイン電流が抑制されることになる。
【００２５】
図７の実線は、外部磁場の印加によりソース電極６、ドレイン電極７および中央電極５の磁化方向が全て同じ向きに揃った際、即ち、図６（Ａ）の強磁性配列時の特性を示している。一方、外部磁場を加えない時、即ち、図６（Ｂ）の構造の状態（ゼロ磁場）では、一般的に、ソース電極６、ドレイン電極７および中央電極５の磁化方向は、磁気エネルギーを最小とするために反平行状態となり、反強磁性配列を取る。破線はこの反強磁性配列時での特性を示している。
【００２６】
いま、図７において、ゲート電圧を約６５ｍＶから９０ｍＶの範囲で掃引することを考える。素子に外部磁場を与え、ソース電極、ドレイン電極および中央電極の磁化方向を強磁性配列とした状態（図６（Ａ））での実線の特性に注目し、ゲート電圧を約６５ｍＶから増加させていくと、ドレイン電流は「状態“１”」のラベルに添って増加し、８０ｍＶ付近を過ぎて急激に電流が減少し、更にゲート電圧を増加させるとドレイン電流は再び増加する特性を示す。
【００２７】
次に、ゲート電圧を９０ｍＶから減少させると、ドレイン電流は「状態“２”」のラベルに添って減少し、７３ｍＶ付近で急激に電流が増加し、更にゲート電圧を減少させるとドレイン電流は先の「状態“１”」の特性を逆にたどりながら減少する特性を示すことになる。
【００２８】
このように、ドレイン電流はゲート電圧の掃引方向に対してヒステリシス特性を示す。このとき、「状態“１”」を“１”の書き込み、「状態“２”」を“０”の書き込み、と定義してやれば、“０”と“１”の２つの状態（２値）、つまり１ビットの情報を記憶することができる。
【００２９】
この状態の読み出しには、書き込みの後、仮にゲート電圧を７８ｍＶに固定したとすると、そのときのドレイン電流を読みとることで記憶された状態を判別することが出来る。例えば、“１”を書き込んだのであれば（「状態“１”」）ドレイン電流は約１００ｎＡを示し、“０”を書き込んだのであれば（「状態“２”」）ドレイン電流は約７０ｎＡを示すことになる。
【００３０】
更に、この状態から、素子に印加していた外部磁場をゼロにし、ソース電極、ドレイン電極および中央電極の磁化方向を反強磁性配列としたときには（図６（Ｂ））、素子の特性は実線から破線にシフトする。この状態においても、先の実線の時と同じく、ゲート電圧の掃引により２つの状態、即ち、「状態“３”」と「状態“４”」の２値を記憶することができる。
【００３１】
図８は、ＲＣ結合型強磁性単電子素子のメモリ動作回路を示し、図５と同一物には同一符号を付している。これより、素子のソース電極６を接地し、ドレイン電極７とゲート電極８にバイアス電圧を印加することで、ＲＣ  結合型強磁性単電子素子をメモリとして動作させることができる。
【００３２】
図９は、本発明のＲＣ結合型強磁性単電子素子のメモリ動作時の波形を示している。今、素子に外部磁場を印加し、素子の各電極を強磁性配列とさせ、その状態でゲート電圧を７８ｍＶを基準に９０ｍＶと６５ｍＶの間で掃引すると、６５ｍＶの掃引で状態“１”を、９０ｍＶの掃引で状態“２”を記憶（書き込む）することができる。また、動作時間が１０ｎｓｅｃの時に外部磁場の印加を止め、素子を反強磁性配列状態にすると、同様のゲート電圧掃引で、今度は状態“３”と状態  “４”の記憶（書き込み）が可能となる。
【００３３】
これらより、ゲート電圧の掃引と、外部磁場のオン／オフを組み合わせることで、「状態“１”」から「状態“４”」までの４つの状態（４値）、即ち２ビットの情報（“００”、“０１”、“１０”、“１１”）を１つのＲＣ結合型強磁性単電子素子で記憶することが可能となる。
【００３４】
換言すれば、１つのＲＣ結合型強磁性単電子素子は、ゲート電圧（電荷）のみを記憶量としたときには１ビット（２値）記憶素子となり、ゲート電圧（電荷）と外部磁場（スピン）を記憶量としたときには２ビット（４値）記憶素子となる。このように、１つのＲＣ結合型強磁性単電子素子で多値記憶素子を構成することができれば、単電子素子を用いた記憶素子において問題とされていた集積化による高集積密度化の回路設計の複雑化や作製方法の難易化を大幅に低減させることが可能となる。
【００３５】
【発明の効果】
以上のように、本発明のＲＣ結合型ゲート構造を有する強磁性単電子素子は、従来の容量結合型強磁性単電子素子に比べ高性能な強磁性単電子素子を実現でき、本発明の強磁性単電子素子を用いて集積回路を作製した際には、その動作特性の安定にも寄与できる。
【００３６】
また、その素子特性に、メモリ機能として必要なヒステリシス特性を含んでいるので、ＲＣ結合型強磁性単電子素子自身がメモリ素子として動作可能であり、本発明を、中央電極での磁化状態と電荷状態をメモリ量として動作させることで、各々で２状態（１ビット）ずつ計４状態（２ビット）の多値メモリ型記憶素子として動作させることが可能となり、１つの素子により、複数の情報を記憶することが可能な多値記憶素子を実現することができる。そしてこの強磁性単電子素子を用いた集積化により高集積密度化が可能な記憶素子を実現することができる。
【図面の簡単な説明】
【図１】本発明のＲＣ結合型の強磁性単電子素子の構造図。
【図２】本発明のＲＣ結合型の強磁性単電子素子の回路図。
【図３】本発明の強磁性単電子素子の第１の構成例図。
【図４】本発明の強磁性単電子素子の第２の構成例図。
【図５】本発明のＲＣ結合型強磁性単電子素子の回路図。
【図６】本発明のＲＣ結合型強磁性単電子素子の構造図。
【図７】本発明のＲＣ結合型強磁性単電子素子のゲート電圧Ｖｇとドレイン電流ｌｄの関係図。
【図８】本発明のＲＣ結合型強磁性単電子素子のメモリ動作回路図。
【図９】本発明のＲＣ結合型強磁性単電子素子のメモリ動作時の波形。
【図１０】従来の容量結合型強磁性単電子素子の回路図。
【符号の説明】
１，２，３                強磁性体材料
４                                絶縁体
５                                中央電極
６                                ソース電極
７                                ドレイン電極
８                                ゲート電極
９                                抵抗体
１０                            キャパシタンス
【図１】
2004281548.tif 000003
【図２】
2004281548.tif 000004
【図３】
2004281548.tif 000005
【図４】
2004281548.tif 000006
【図５】
2004281548.tif 000007
【図６】
2004281548.tif 000008
【図７】
2004281548.tif 000009
【図８】
2004281548.tif 000010
【図９】
2004281548.tif 000011
【図１０】
2004281548.tif 000012