(57)【要約】【課題】積層した半導体チップの相互間を接続するための深い孔を精度良くエッチング加工できる半導体装置及びその製造方法を提供する。【解決手段】半導体装置は、第１の半導体チップ６に形成され、最下層の配線層と同一層に形成された接触パッド１２と、接触パッド上に形成された接続手段１３と、接続手段上に形成された電極取り出し用パッド７と、パッド７上に形成され、半導体チップ６表面から露出し且つ配線パターンに接続された金属ポスト８と、半導体チップ６裏面に形成され、金属ポストに対向する位置に形成され、前記接触パッド下に形成されたホール６ａと、第２の半導体チップ９に形成された電極取り出し用パッド７と、パッド７上に形成され、半導体チップ９表面から露出し且つホール内に挿入され、接触パッドに接続された金属ポスト８と、基板１の表面上、半導体チップ６，９が封止された樹脂１１と、を具備する。【選択図】        図１
2004281981.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面上にフェイスダウンで第１の半導体チップが配置され、第１の半導体チップの裏面上にフェイスダウンで第２の半導体チップが配置された半導体装置であって、
前記基板の表面に形成された配線パターンと、
前記基板の裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、
前記第１の半導体チップに形成され、最下層の配線層と同一層に形成された接触パッドと、
前記接触パッド上に形成された接続手段と、
前記接続手段上に形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出し且つ前記配線パターンに接続された第１の導電ポストと、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置に形成され、前記接触パッド下に形成されたホールと、
前記第２の半導体チップに形成された第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出し且つ前記ホール内に挿入され、前記接触パッドに接続された第２の導電ポストと、
前記基板の表面上、第１及び第２の半導体チップが封止された樹脂と、
を具備する半導体装置。
【請求項２】
前記接触パッドと前記第２の導電ポストとは銀ペースト又は金ペーストを介して接続されている請求項１に記載の半導体装置。
【請求項３】
第１の半導体チップの裏面上にフェイスダウンで第２の半導体チップが配置された半導体装置であって、
前記第１の半導体チップに形成され、最下層の配線層と同一層に形成された接触パッドと、
前記接触パッド上に形成された接続手段と、
前記接続手段上に形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出した第１の導電ポストと、
前記第１の導電ポスト上に形成された実装用外部端子と、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置に形成され、前記接触パッド下に形成されたホールと、
前記第２の半導体チップに形成され第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出し且つ前記ホール内に挿入され、前記接触パッドに接続された第２の導電ポストと、
を具備する半導体装置。
【請求項４】
第１の半導体チップの裏面上にフェイスダウンで第２の半導体チップが配置された半導体装置であって、
前記第１の半導体チップに形成され、最下層の配線層と同一層に形成された接触パッドと、
前記接触パッド上に形成された接続手段と、
前記接続手段上に形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出した第１の導電ポストと、
前記第１の導電ポスト上に形成された実装用外部端子と、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置に形成され、前記接触パッド下に形成されたホールと、
前記第２の半導体チップに形成された第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出した第２の導電ポストと、
前記第２の導電ポスト上に形成され、前記ホール内に挿入され、前記接触パッドに接続された外部端子と、
を具備する半導体装置。
【請求項５】
前記第１及び第２の半導体チップの側面及び第２の半導体チップの裏面を覆う補強材をさらに具備する請求項３又は４に記載の半導体装置。
【請求項６】
前記ホールの内側面に覆われた絶縁膜をさらに具備する請求項１〜５のうちのいずれか一項に記載の半導体装置。
【請求項７】
前記導電ポストの側面に覆われた絶縁膜をさらに具備する請求項１に記載の半導体装置。
【請求項８】
表面に形成された配線パターンと、裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、を有する基板と、前記基板の表面上にフェイスダウンで配置された第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域の最下層の配線層と同一層に接触パッドを形成し、前記接触パッド上に接続手段を形成し、前記接続手段上に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置のホールをエッチング加工又はレーザ加工により形成することにより前記接触パッドを露出させて第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記第２の導電ポストを前記ホール内に挿入し、前記第２の導電ポストを前記接触パッドに接続し、前記第１の半導体チップを基板の表面上にフェイスダウンで配置し、前記第１の導電ポストを前記配線パターンに接続する工程と、
前記基板の表面上、第１及び第２の半導体チップを樹脂で封止する工程と、
を具備する半導体装置の製造方法。
【請求項９】
第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域の最下層の配線層と同一層に接触パッドを形成し、前記接触パッド上に接続手段を形成し、前記接続手段上に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置のホールをエッチング加工又はレーザ加工により形成することにより前記接触パッドを露出させ、前記第１の導電ポスト上に実装用外部端子を形成することにより第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記第２の導電ポストを前記ホール内に挿入し、前記第２の導電ポストを前記接触パッドに接続する工程と、
を具備する半導体装置の製造方法。
【請求項１０】
第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域の最下層の配線層と同一層に接触パッドを形成し、前記接触パッド上に接続手段を形成し、前記接続手段上に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置のホールをエッチング加工又はレーザ加工により形成することにより前記接触パッドを露出させ、前記第１の導電ポスト上に実装用外部端子を形成することにより第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成し、前記第２の導電ポスト上に外部端子を形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記外部端子を前記ホール内に挿入し、前記外部端子を前記接触パッドに接続する工程と、
を具備する半導体装置の製造方法。
【請求項１１】
前記エッチング加工は、前記第１の半導体チップの裏面にマスクパターンを形成し、前記マスクパターンをマスクとして第１の半導体チップの単結晶Ｓｉ部分を、アルカリ系水溶液を用いてウエットエッチングすることにより前記ホールを形成するものである請求項８〜１０のうちのいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係わり、特に、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）レベルに小型化された半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話や情報端末機器類の小型化に伴い、プリント回路基板等への搭載部品の小型、軽量化が要求され、ＬＳＩ等の半導体装置も、チップ積層構造でＣＳＰレベルの高密度実装が要求される。従来、例えば、特開平１１−２０４７２０号公報には、図１０に示すような実装用外部端子５３を有する絶縁基板５５上に、ダイシングされた第１及び第２の半導体チップ５１，５２の素子形成面を上側にして絶縁性接着層５７，５９で重ね合わせ、各々の電極パッドからＡｕ，Ａｌ等のワイヤー５４を用いて前記絶縁基板５５上の配線部５８に接続させた後、樹脂５６で封止するスタックドレベルのＣＳＰ型半導体装置が開示されている。
【０００３】
しかし、上述した半導体装置では、ワイヤーを用いているため、ワイヤーの膨らみなどから半導体チップの多層化による高密度化が困難であり、ワイヤーボンディング装置の能力からワイヤーピッチの制限、又空間でのワイヤー形状コントロールが困難で、パッケージの薄型化も困難であり、大型ＬＳＩの多ピンパッケージには不向きであり、コストも高いという問題がある。
【０００４】
そこで最近は、電極貫通型の３次元スタックＣＳＰ型半導体装置が提案されている。この半導体装置は次のように製造される。半導体チップの表面からシリコン基板まで到達する垂直な細くて深い孔（深さ７０〜１００μｍ／太さ約３０μｍ）をエッチングにより形成し、この深い孔内に絶縁層、メタル密着層、シード層、更にメッキによるＣｕ層等を埋め込むことで該深い孔内に貫通電極を形成し、更に裏面から研削又はエッチングにより前記貫通電極の頭出しを行うことにより半導体チップが作製される。このようにして作製された半導体チップを３次元に積層し、この積層した半導体チップの相互間を貫通電極で接続することにより、各々の半導体チップの導通をとる。そして、これら積層した半導体チップをインターポーザ基板上に配置し、インターポーザ基板の上面と共に樹脂により封止することで、電極貫通型の３次元スタックＣＳＰ型半導体装置が製造される。
【０００５】
【発明が解決しようとする課題】
しかしながら、このような半導体装置では、半導体チップ表面からシリコン基板まで到達する垂直な細くて深い孔を形成するためのエッチング工程が必要となる。このエッチング工程では、シリコン酸化膜などの層間絶縁膜及び単結晶のＳｉ基板をエッチングする必要があるが、Ｓｉ基板のサイドエッチで層間絶縁膜のひさしが発生することがあり、深い孔を精度良くエッチング加工することは困難である。特に、Ｓｉ基板の上の層間絶縁膜などの部分をエッチング加工することが容易ではない。このため、歩留まりや信頼性が低く、コスト的に不具合が多く、安定供給が困難であるという問題がある。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、積層した半導体チップの相互間を接続するための深い孔を精度良くエッチング加工できる半導体装置及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、基板の表面上にフェイスダウンで第１の半導体チップが配置され、第１の半導体チップの裏面上にフェイスダウンで第２の半導体チップが配置された半導体装置であって、
前記基板の表面に形成された配線パターンと、
前記基板の裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、
前記第１の半導体チップに形成され、最下層の配線層と同一層に形成された接触パッドと、
前記接触パッド上に形成された接続手段と、
前記接続手段上に形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出し且つ前記配線パターンに接続された第１の導電ポストと、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置に形成され、前記接触パッド下に形成されたホールと、
前記第２の半導体チップに形成された第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出し且つ前記ホール内に挿入され、前記接触パッドに接続された第２の導電ポストと、
前記基板の表面上、第１及び第２の半導体チップが封止された樹脂と、
を具備する。
【０００８】
また、本発明に係る半導体装置において、前記接触パッドと前記第２の導電ポストとは銀ペースト又は金ペーストを介して接続されていることも可能である。
【０００９】
本発明に係る半導体装置は、第１の半導体チップの裏面上にフェイスダウンで第２の半導体チップが配置された半導体装置であって、
前記第１の半導体チップに形成され、最下層の配線層と同一層に形成された接触パッドと、
前記接触パッド上に形成された接続手段と、
前記接続手段上に形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出した第１の導電ポストと、
前記第１の導電ポスト上に形成された実装用外部端子と、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置に形成され、前記接触パッド下に形成されたホールと、
前記第２の半導体チップに形成され第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出し且つ前記ホール内に挿入され、前記接触パッドに接続された第２の導電ポストと、
を具備する。
【００１０】
本発明に係る半導体装置は、第１の半導体チップの裏面上にフェイスダウンで第２の半導体チップが配置された半導体装置であって、
前記第１の半導体チップに形成され、最下層の配線層と同一層に形成された接触パッドと、
前記接触パッド上に形成された接続手段と、
前記接続手段上に形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出した第１の導電ポストと、
前記第１の導電ポスト上に形成された実装用外部端子と、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置に形成され、前記接触パッド下に形成されたホールと、
前記第２の半導体チップに形成された第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出した第２の導電ポストと、
前記第２の導電ポスト上に形成され、前記ホール内に挿入され、前記接触パッドに接続された外部端子と、
を具備する。
【００１１】
また、本発明に係る半導体装置においては、前記第１及び第２の半導体チップの側面及び第２の半導体チップの裏面を覆う補強材をさらに具備することも可能である。
また、本発明に係る半導体装置においては、前記ホールの内側面に覆われた絶縁膜をさらに具備することも可能である。
また、本発明に係る半導体装置においては、前記導電ポストの側面に覆われた絶縁膜をさらに具備することも可能である。
【００１２】
本発明に係る半導体装置の製造方法は、表面に形成された配線パターンと、裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、を有する基板と、前記基板の表面上にフェイスダウンで配置された第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域の最下層の配線層と同一層に接触パッドを形成し、前記接触パッド上に接続手段を形成し、前記接続手段上に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置のホールをエッチング加工又はレーザ加工により形成することにより前記接触パッドを露出させて第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記第２の導電ポストを前記ホール内に挿入し、前記第２の導電ポストを前記接触パッドに接続し、前記第１の半導体チップを基板の表面上にフェイスダウンで配置し、前記第１の導電ポストを前記配線パターンに接続する工程と、
前記基板の表面上、第１及び第２の半導体チップを樹脂で封止する工程と、
を具備する。
【００１３】
上記半導体装置の製造方法によれば、第１の半導体チップ領域において最下層の配線層と同一層に接触パッドを形成し、この接触パッドの上に接続手段を形成し、この接続手段の上に第１の電極取り出し用パッドを形成し、第１の電極取り出し用パッドの上に第１の導電ポストを形成している。このため、第１の半導体チップ領域の裏面の第１の導電ポストに対向する位置にホールを設ける際、接触パッドが露出するまで第１の半導体チップ領域をエッチングすれば良く、接触パッドより上の絶縁膜をエッチングする必要がない。このため、何段、何種類にもなる絶縁膜の開孔工程を減らすことができ、従来の半導体装置のようにＳｉ基板のサイドエッチで層間絶縁膜のひさしが発生することも無い。従って、ホールを寸法精度、形状精度良くエッチング加工することが可能となる。
【００１４】
本発明に係る半導体装置の製造方法は、第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域の最下層の配線層と同一層に接触パッドを形成し、前記接触パッド上に接続手段を形成し、前記接続手段上に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置のホールをエッチング加工又はレーザ加工により形成することにより前記接触パッドを露出させ、前記第１の導電ポスト上に実装用外部端子を形成することにより第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記第２の導電ポストを前記ホール内に挿入し、前記第２の導電ポストを前記接触パッドに接続する工程と、
を具備する。
【００１５】
本発明に係る半導体装置の製造方法は、第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域の最下層の配線層と同一層に接触パッドを形成し、前記接触パッド上に接続手段を形成し、前記接続手段上に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置のホールをエッチング加工又はレーザ加工により形成することにより前記接触パッドを露出させ、前記第１の導電ポスト上に実装用外部端子を形成することにより第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成し、前記第２の導電ポスト上に外部端子を形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記外部端子を前記ホール内に挿入し、前記外部端子を前記接触パッドに接続する工程と、
を具備する。
【００１６】
また、本発明に係る半導体装置の製造方法において、前記エッチング加工は、前記第１の半導体チップの裏面にマスクパターンを形成し、前記マスクパターンをマスクとして第１の半導体チップの単結晶Ｓｉ部分を、アルカリ系水溶液を用いてウエットエッチングすることにより前記ホールを形成するものであることも可能である。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る第１の実施の形態による半導体装置を概略的に示す断面図である。
この半導体装置はインターポーザ基板１を有しており、このインターポーザ基板１の上面には配線パターン２が形成されている。インターポーザ基板１の下面にはパッド４が形成されており、パッド４の下には実装用外部端子としてのハンダバンプ３が配置されている。ハンダバンプ３はパッド４に接続されており、パッド４は接続部材５を介して配線パターン２に電気的に接続されている。
【００１８】
インターポーザ基板１の上面上にはフェイスダウンボンディングにより第１の半導体チップ６が配置されている。第１の半導体チップ６の能動面下（下面）には電極取り出し用パッド７が配置されており、電極取り出し用パッド７の下には外部端子としての金属ポスト（導電ポスト）８が形成されている。この金属ポスト８はインターポーザ基板１の配線パターン２に接続されている。
【００１９】
前記電極取り出し用パッド７の上には裏面への引き出し専用の接続手段１３を介して接触パッド１２が配置されている。第１の半導体チップ６の裏面（能動面と逆側の面）には金属ポスト８に対向する位置にホール（深い孔）６ａが形成されている。このホール６ａによって接触パッド１２が露出している。
【００２０】
第１の半導体チップ６の裏面上にはフェイスダウンボンディングにより第２の半導体チップ９が配置されている。第２の半導体チップ９は第１の半導体チップ６と同様に構成されている。即ち、第２の半導体チップ９の能動面下（下面）には電極取り出し用パッド７が配置されており、電極取り出し用パッド７の下には外部端子としての金属ポスト（導電ポスト）８が形成されている。この金属ポスト８は第１の半導体チップ６のホール（深い孔）６ａによって露出した接触パッド１２に接続されている。前記電極取り出し用パッド７の上には裏面への引き出し専用の接続手段１３を介して接触パッド１２が配置されている。第２の半導体チップ９の裏面には金属ポスト８に対向する位置にホール６ａが形成されている。このホール６ａによって接触パッド１２が露出している。
【００２１】
第２の半導体チップ９の裏面上にはフェイスダウンボンディングにより第３の半導体チップ１０が配置されている。第３の半導体チップ１０は第１の半導体チップ６と同様に構成されている。即ち、第３の半導体チップ１０の能動面下（下面）には電極取り出し用パッド７が配置されており、電極取り出し用パッド７の下には外部端子としての金属ポスト（導電ポスト）８が形成されている。この金属ポスト８は第２の半導体チップ９のホール（深い孔）６ａによって露出した接触パッド１２に接続されている。前記電極取り出し用パッド７の上には裏面への引き出し専用の接続手段１３を介して接触パッド１２が配置されている。第３の半導体チップ１０の裏面には金属ポスト８に対向する位置にホール６ａが形成されている。このホール６ａによって接触パッド１２が露出している。
【００２２】
インターポーザ基板１の上面上、第１〜第３の半導体チップ６，９，１０及び金属ポスト８は封止樹脂１１によりモールド成形されている。
尚、本実施の形態では、最上層に積層した第３の半導体チップ１０にもホール６ａを形成しているが、最上層の半導体チップにホールは必ずしも必要なく、ホールを形成しない第３の半導体チップを用いることも可能である。
【００２３】
また、本実施の形態では、金属ポスト８を用いているが、金属以外の導電物からなる導電ポストを用いることも可能である。
【００２４】
次に、図１に示す半導体装置を製造する方法について図２及び図３を参照しつつ説明する。図２は、図１に示す第１の半導体チップの金属ポスト及び接触パッドの付近を部分的に拡大した断面図である。図３は、図２の次の工程を示す断面図である。
まず、図２に示すように、半導体基板（半導体ウエーハ）１４を準備する。この半導体基板１４の内部には、ＭＯＳトランジスタ等の半導体素子、これと電気的に接続された各種金属配線、層間絶縁膜などが形成されている。
【００２５】
次いで、前記半導体基板１４の上にスパッタリングにより密着層（バリア層）を形成し、この密着層上に第１のＡｌ合金膜を堆積する。次いで、第１のＡｌ合金膜及び密着層をパターニングすることにより、前記半導体基板１４の上には最下層の配線層である第１のＡｌ合金配線１２ａ及び接触パッド１２が形成される。
次いで、第１のＡｌ合金配線１２ａ及び接触パッド１２の上にシリコン酸化膜からなる第１の層間絶縁膜１５をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。次いで、第１の層間絶縁膜１５をエッチングすることにより、第１の層間絶縁膜１５には第１のＡｌ合金配線１２ａ及び接触パッド１２それぞれの上に位置する接続孔が形成される。
【００２６】
次に、前記接続孔内及び第１の層間絶縁膜１５上にＴｉ，ＴａやＷ等もしくはその合金もしくはその窒化膜でなる密着層（図示せず）をスパッタリングし、更にＣＶＤ法によりＷ膜を堆積する。次いで、第１の層間絶縁膜１５上に存在するＷ膜と密着層をＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）により研磨除去する。これにより、前記接続孔内にはＷ膜が埋め込まれたＷプラグ１６ａ，１６ｂが形成される。Ｗプラグ１６ａは接触パッド１２に電気的に接続され、Ｗプラグ１６ｂは第１のＡｌ合金配線１２ａに電気的に接続される。
【００２７】
この後、Ｗプラグ１６ａ，１６ｂ及び第１の層間絶縁膜１５の上に第２のＡｌ合金膜をスパッタリングにより堆積し、第２のＡｌ合金膜をパターニングすることにより、Ｗプラグ１６ａ，１６ｂの上には第２のＡｌ合金配線１７ａ，１７ｂが形成される。
次いで、第２のＡｌ合金配線１７ａ，１７ｂ及び第１の層間絶縁膜１５の上にシリコン酸化膜からなる第２の層間絶縁膜１８をＣＶＤ法により形成する。次いで、第２の層間絶縁膜１８をエッチングすることにより、第２の層間絶縁膜１８には第２のＡｌ合金配線１７ａ，１７ｂそれぞれの上に位置する接続孔が形成される。
【００２８】
次に、前記接続孔内及び第２の層間絶縁膜１８上にＴｉ，ＴａやＷ等もしくはその合金もしくはその窒化膜でなる密着層（図示せず）をスパッタリングし、更にＣＶＤ法によりＷ膜を堆積する。次いで、第２の層間絶縁膜１８上に存在するＷ膜と密着層をＣＭＰにより研磨除去する。これにより、前記接続孔内にはＷ膜が埋め込まれたＷプラグ１９ａ，１９ｂが形成される。Ｗプラグ１９ａは第２のＡｌ合金配線１７ａに電気的に接続され、Ｗプラグ１９ｂは第２のＡｌ合金配線１７ｂに電気的に接続される。
【００２９】
この後、Ｗプラグ１９ａ，１９ｂ及び第２の層間絶縁膜１８の上に第３のＡｌ合金膜をスパッタリングにより堆積し、第３のＡｌ合金膜をパターニングすることにより、Ｗプラグ１９ａ，１９ｂの上には第３のＡｌ合金配線２０ａ，２０ｂが形成される。第３のＡｌ合金配線２０ａ，２０ｂそれぞれはＷプラグ１９ａ，１９ｂに電気的に接続される。
【００３０】
次いで、第３のＡｌ合金配線２０ａ，２０ｂ及び第２の層間絶縁膜１８の上にシリコン酸化膜からなる第３の層間絶縁膜２１をＣＶＤ法により形成する。次いで、第３の層間絶縁膜２１をエッチングすることにより、第３の層間絶縁膜２１には第３のＡｌ合金配線２０ａ，２０ｂそれぞれの上に位置する接続孔が形成される。
【００３１】
次に、前記接続孔内及び第３の層間絶縁膜２１上にＴｉ，ＴａやＷ等もしくはその合金もしくはその窒化膜でなる密着層をスパッタリングし、更にＣＶＤ法によりＷ膜を堆積する。次いで第３の層間絶縁膜２１上に存在するＷ膜と密着層をＣＭＰにより研磨除去する。これにより、前記接続孔内にはＷ膜が埋め込まれたＷプラグ２２ａ，２２ｂが形成される。Ｗプラグ２２ａは第３のＡｌ合金配線２０ａに電気的に接続され、Ｗプラグ２２ｂは第３のＡｌ合金配線２０ｂに電気的に接続される。
【００３２】
この後、Ｗプラグ２２ａ，２２ｂ及び第３の層間絶縁膜２１の上に第４のＡｌ合金膜をスパッタリングにより堆積し、第４のＡｌ合金膜をパターニングすることにより、Ｗプラグ２２ａ，２２ｂの上には第４のＡｌ合金膜からなる電極取り出し用パッド配線７が形成される。電極取り出し用パッド７はＷプラグ２２ａ，２２ｂに電気的に接続される。
【００３３】
このようにして電極取り出し用パッド７は、裏面への引き出し専用の接続手段１３を介して接触パッド１２に電気的に接続される。接続手段１３は、Ｗプラグ１６ａ，１９ａ，２２ａ、第２及び第３のＡｌ合金配線１７ａ，２０ａによって構成されている。但し、このような構成の引き出し専用の接続手段１３は単なる一例であり、適宜変更して実施することも可能である。例えば、Ｗプラグの部分をＡｌ合金膜とすることも可能である。
【００３４】
次に、電極取り出し用パッド７を含む全面上にシリコン窒化膜からなるパッシベーション膜２６をＣＶＤ法により形成する。次いで、パッシベーション膜２６をエッチングすることにより、パッシベーション膜２６には電極取り出し用パッド７上に位置する開孔部が形成される。
【００３５】
次いで、開孔部内及びパッシベーション膜２６上にＴｉ、Ｔａ、Ｗ等の高融点金属、その合金もしくはその窒化膜からなる密着層２３をスパッタリングにより形成する。次いで、この密着層２３の上に続けてＣｕシード層２４をスパッタリングする。
【００３６】
この後、Ｃｕシード層２４及び密着層２３の上にフォトレジスト膜（図示せず）を塗布、もしくはフォトフィルム（図示せず）を貼り、これらを露光、現像することにより、Ｃｕシード層２４上にはポスト領域が開孔されたレジストパターンが形成される。次いで、このレジストパターンをマスクとして開孔内のＣｕシード層２４上にＣｕ層を選択メッキ法により形成する。これにより、Ｃｕシード層上にはＣｕ層からなる金属ポスト８が形成される。尚、Ｃｕメッキ膜からなる金属ポストは厚みや寸法の制御が比較的に容易である。次いで、金属ポスト８上にメッキ法によりＮｉ又はＡｕなどからなる異種金属キャップ２５を形成する。次に、レジストパターンを剥離した後、金属ポスト８及びＣｕシード層２４をマスクとして密着層２３をエッチングする。
【００３７】
次に、金属ポスト８を含む全表面を保護テープ（図示せず）で覆い、半導体ウエーハ１４の裏面を研削して該ウエーハを所定の厚みにする。次いで、半導体ウエーハ１４の裏面上に感光性のポリイミド膜２７を塗布し、このポリイミド膜２７を露光、現像することにより、ウエーハ１４の裏面側の金属ポスト８に対向する位置に開孔部を有するポリイミドパターン２７が形成される。
【００３８】
次いで、このポリイミドパターン２７をマスクとして単結晶Ｓｉ部分をアルカリ系水溶液（例えばＫＯＨ）によりウエットエッチング又はＣｌ２ガス、ＨＢｒガス、ＳＦ６ガス又はこれらの混合ガスを用いてドライエッチングする。これにより、ウエーハ１４の裏面には深い孔６ａが形成され、この深い孔６ａによって接触パッド１２が露出される。このようにしてウエーハレベルでチップ表面に金属ポスト８を形成し、チップ裏面に深い孔６ａを形成した後、電気特性をチェックする。この後、ウエーハをダイシング工程でチップ毎に分割する。
【００３９】
上述したように単結晶Ｓｉ部分をウエットエッチングするとテーパー状のホールが形成されるので、金属ポストの配置マージンを増やすことができ、Ｓｉと金属ポストのショーとを防ぐことができる。従って、歩留まりを向上させることができる。
【００４０】
尚、本実施の形態では、深い孔６ａを形成する際、エッチングマスクとしてポリイミド膜２６を用いているが、これに限定されるものではなく、他のエッチングマスク、例えば両面アライナーを用いた厚いフォトシートをマスクとして用いても良いし、酸化膜などのハードマスクを用いても良いし、他の加工方法、例えばレーザを用いて深い孔を形成しても良い。但し、酸化膜などのハードマスクを用いる場合、このハードマスクをパターニングするためのフォトリソグラフィ工程及びエッチング工程の分だけ工程数が多くなる。また、レーザを用いて深い孔を形成する場合はマスクレスで加工することが可能である。
【００４１】
この後、分割された良品チップを重ねて積み上げる。つまり、図１に示すように、第１〜第３の半導体チップ６，９，１０を重ね、第１の半導体チップ６のホール６ａ内に第２の半導体チップ９の金属ポスト８を挿入し、この金属ポスト８を第１の半導体チップの接触パッド１２に接続し、第２の半導体チップ９のホール６ａ内に第３の半導体チップ１０の金属ポスト８を挿入し、この金属ポスト８を第２の半導体チップの接触パッド１２に接続する。接触パッド１２と金属ポスト８とを接続した状態は図３に示すようなものとなる。尚、金属ポスト８と接触パッド１２との接続は、銀ペースト又は金ペーストを用いて行うことが好ましい。また、接触パッド１２の下側に形成されている密着層（バリア層）は、金属ポストをＡｌ等との低温共晶で接着する場合には除去することが好ましい。尚、半導体チップ６、９、１０間に絶縁接着剤や接着シート（図示せず）を配置すれば、チップ間のストレス緩衝、補強もしくは水分の侵入を防ぎ信頼性向上も図る事が出来る。
【００４２】
次いで、インターポーザ基板１を準備し、第１の半導体チップ６の金属ポスト８をインターポーザ基板１の配線パターン２に接続する。次いで、第１〜第３の半導体チップ及びインターポーザ基板１の上面を封止樹脂１１によりモールド成形する。次いで、インターポーザ基板１の下面のパッド４にハンダバンプ３を取り付ける。このようにして半導体装置が形成される。
【００４３】
上記第１の実施の形態によれば、第１〜第３の半導体チップ６，９，１０において半導体基板１４の上の最下層の配線層と同一層に接触パッド１２を形成し、この接触パッド１２の上に裏面への引き出し専用の接続手段１３を形成し、この接続手段１３の上に電極取り出し用パッド７を形成し、電極取り出し用パッド７の上に外部端子として金属ポスト８を形成している。このため、半導体基板１４の裏面の金属ポスト８に対向する位置に深い孔６ａを設ける際、接触パッド１２が露出するまで半導体基板１４をエッチングすれば良く、接触パッド１より上の絶縁膜をエッチングする必要がない。このため、何段、何種類にもなる絶縁膜の開孔工程を減らすことができ、従来の半導体装置のようにＳｉ基板のサイドエッチで層間絶縁膜のひさしが発生することも無い。従って、深い孔６ａを寸法精度、形状精度良くエッチング加工することが可能となり、加工マージンを増加させることができる。よって、歩留まりを向上でき、コストを低減できる。
【００４４】
また、本実施の形態では、接触パッド１２を裏面への引き出し専用の接続手段１３と電極取り出し用パッド７によって金属ポスト８に接続している。このため、第１の半導体チップ６の深い孔６ａ内の接触パッド１２に第２の半導体チップ９の金属ポスト８を直接接続させることができ、第２の半導体チップ９の深い孔６ａ内の接触パッド１２に第３の半導体チップ１０の金属ポスト８を直接接続させることができる。つまり、半導体チップの裏面から接触パッド１２まで到達する深い孔６ａを形成し、他の半導体チップ表面の金属ポスト８を接触パッド１２に接触させるように積み上げることができる。従って、第１〜第３の半導体チップの相互間の導通をとりながら各々の半導体チップを同じ方向に重ね合わせた積層３次元ＣＳＰを形成することができる。
【００４５】
尚、上記第１の実施の形態では、第１〜第３の半導体チップ６，９，１０に金属ポストをメッキ膜により形成しているが、これに限定されるものではなく、第１〜第３の半導体チップに金属ポストをハンダボールにより形成することも可能である。
また、本実施の形態では、インターポーザ基板１の上に３つの半導体チップを積層した半導体装置としているが、インターポーザ基板の上に２つ又は４つ以上の半導体チップを積層した半導体装置とすることも可能である。
【００４６】
図４は、図２の金属ポスト、電極取り出し用パッド及びホールの部分の変形例を示す断面図であり、図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図２に示すようにホール６ａを形成した後、ポリイミドパターンを除去し、半導体ウエーハ１４の裏面上に感光性のポリイミド膜２８を塗布し、このポリイミド膜２８を露光、現像することにより、ホール６ａ内の接触パッド１２下に開孔部を形成し、この開孔部によって接触パッド１２を露出させ、金属ポストとの接触領域を確保する。次いで、ポリイミド膜を２００〜３００℃の温度で熱処理する。
【００４７】
上記変形例によれば、ホール６ａの内側面をポリイミド膜で覆っているため、ホール６ａ内に金属ポストを挿入し、この金属ポストと接触パッド１２を接続する際、金属ポストが位置ずれしてホール６ａの内側面に金属ポストが接触しても、接触リークが発生することを防止できる。従って、半導体チップをフェイスダウンで積層して組み立てる際のマージンを増加させることができる。このため、歩留まりや信頼性を向上させることができる。
【００４８】
尚、上記変形例では、ホール６ａの内側面をポリイミド膜で覆っているが、ホールの内側面を他の絶縁膜を覆うことも可能であり、例えば、ＣＶＤ法により形成したシリコン酸化膜又はシリコン窒化膜でホールの内側面を覆うことも可能である。
【００４９】
また、上記変形例では、金属ポストとホールの内側面との接触リークの発生を防止するためにホールの内側面を絶縁膜で覆っているが、ホールの内側面は絶縁膜で覆うことなく、金属ポストの側面を絶縁膜（例えば樹脂、ポリイミド、シリコン酸化膜、シリコン窒化膜など）で覆うことにより、接触リークの発生を防止することも可能である。
【００５０】
図５は、図１に示す半導体装置を製造する他の方法を示す断面図であり、図５は、図１に示す第１の半導体チップの金属ポスト及び接触パッドの付近を部分的に拡大した断面図である。
まず、図２に示す半導体基板（半導体ウエーハ）１４と同様のものを準備する。
【００５１】
次いで、前記半導体基板１４の上にＣＶＤ法により例えばシリコン窒化膜からなる第１のエッチングストッパー膜２９を形成し、第１のエッチングストッパー膜２９上にＣＶＤ法によりシリコン酸化膜からなる第１の層間絶縁膜３０を形成する。次いで、第１の層間絶縁膜３０及び第１のエッチングストッパー膜２９をエッチングする。これにより、第１の層間絶縁膜３０には配線用溝及びパッド用溝が形成される。
【００５２】
次いで、配線用溝内、パッド用溝内及び第１の層間絶縁膜３０上にＴａＮ、ＴｉＷ又はＴｉＮからなる密着層（バリア層）３１をスパッタリングにより形成する。次いで、この密着層３１上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝内及びパッド用溝内に電解メッキ法によりＣｕ層を形成する。
【００５３】
この後、第１の層間絶縁膜３０上に存在するＣｕ層、Ｃｕシード層及び密着層３１をＣＭＰ法により研磨除去する。これにより、第１の層間絶縁膜３１の配線用溝内及びパッド用溝内にＣｕ層が埋め込まれ、配線用溝内には最下層の配線層であるＣｕ配線３２ａが形成され、パッド用溝内には接触パッド３２ｂが形成される。この接触パッド３２ｂは図１に示す接触パッド１２に相当するものである。
【００５４】
次いで、接触パッド３２ｂ及びＣｕ配線３２ａの上にＣＶＤ法により例えばシリコン窒化膜からなる第２のエッチングストッパー膜３３を形成する。次いで、第２のエッチングストッパー膜３３上にＣＶＤ法によりシリコン酸化膜からなる第２の層間絶縁膜３４を堆積し、第２の層間絶縁膜３４上にＣＶＤ法によりシリコン窒化膜からなる第３のエッチングストッパー膜３５を形成する。この後、第３のエッチングストッパー膜３５の上にシリコン酸化膜からなる第３の層間絶縁膜３６を堆積する。
【００５５】
次に、第３の層間絶縁膜３６、第３のエッチングストッパー膜３５及び第２の層間絶縁膜３４をエッチングする。これにより、第２、第３の層間絶縁膜３４，３６及びエッチングストッパー膜３５には接続孔が形成される。この後、第２及び第３のエッチングストッパー膜３３，３５をストッパーとして第３の層間絶縁膜３６をエッチングする。これにより、第３の層間絶縁膜３６には配線用溝が形成され、配線用溝は前記接続孔に繋げられる。
【００５６】
次に、第１及び第２のエッチングストッパー膜３３，３５をエッチングした後、接続孔内、配線用溝内及び第３の層間絶縁膜３６上に密着層（バリア層）３７をスパッタリングにより形成する。次いで、この密着層３７上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝内及び接続孔内に電解メッキ法によりＣｕ層を形成する。
【００５７】
この後、第３の層間絶縁膜３６上に存在するＣｕ層、Ｃｕシード層及び密着層３７をＣＭＰ法により研磨除去する。これにより、第２の層間絶縁膜３４の接続孔内及び第３の層間絶縁膜３６の配線用溝内にＣｕ層が埋め込まれ、配線用溝内にはＣｕ配線３８ａ，３８ｂが形成される。このようにして接触パッド３２ｂ上には裏面への引き出し専用の接続手段１３が形成される。
【００５８】
次に、Ｃｕ配線３８ａ，３８ｂを含む全面上にシリコン窒化膜からなる第４のエッチングストッパー膜３９をプラズマＣＶＤ法により形成する。次いで、第４のエッチングストッパー膜３９上にＣＶＤ法によりシリコン酸化膜からなる第４の層間絶縁膜４０を堆積し、第４の層間絶縁膜４０上にＣＶＤ法によりシリコン窒化膜からなる第５のエッチングストッパー膜４１を形成する。この後、第５のエッチングストッパー膜４１の上にシリコン酸化膜からなる第５の層間絶縁膜４２を堆積する。
【００５９】
次に、第５の層間絶縁膜４２、第５のエッチングストッパー膜４１及び第４の層間絶縁膜４０をエッチングする。これにより、第４、第５の層間絶縁膜４０，４２及びエッチングストッパー膜４１には接続孔が形成される。この後、第４及び第５のエッチングストッパー膜３９，４１をストッパーとして第５の層間絶縁膜４２をエッチングする。これにより、第５の層間絶縁膜４２にはパッド用溝が形成され、パッド用溝は前記接続孔に繋げられる。
【００６０】
次に、第４及び第５のエッチングストッパー膜３９，４１をエッチングした後、接続孔内、パッド用溝内及び第５の層間絶縁膜４２上に密着層（バリア層）４３をスパッタリングにより形成する。次いで、この密着層４３上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、パッド用溝内及び接続孔内に電解メッキ法によりＣｕ層を形成する。
【００６１】
この後、第５の層間絶縁膜４２上に存在するＣｕ層、Ｃｕシード層及び密着層４３をＣＭＰ法により研磨除去する。これにより、第４の層間絶縁膜４０の接続孔内及び第５の層間絶縁膜４２のパッド用溝内にＣｕ層が埋め込まれ、パッド用溝内には電極取り出し用パッド７が形成される。電極取り出し用パッド７は接続手段１３に電気的に接続されると共にＣｕ配線３８ａに電気的に接続される。
【００６２】
次に、電極取り出し用パッド７を含む全面上にシリコン窒化膜からなるパッシベーション膜４４をＣＶＤ法により形成する。次いで、パッシベーション膜４４をエッチングすることにより、パッシベーション膜４４には電極取り出し用パッド７上に位置する開孔部が形成される。次いで、開孔部内及びパッシベーション膜４４上にＴｉ、Ｔａ、Ｗ等の高融点金属、その合金もしくはその窒化膜からなる密着層２３をスパッタリングにより形成する。次いで、この密着層２３の上に続けてＣｕシード層２４をスパッタリングする。
【００６３】
この後、Ｃｕシード層２４及び密着層２３の上にフォトレジスト膜（図示せず）を塗布、もしくはフォトフィルム（図示せず）を貼り、これらを露光、現像することにより、Ｃｕシード層２４上にはポスト領域が開孔されたレジストパターンが形成される。次いで、このレジストパターンをマスクとして開孔内のＣｕシード層２４上にＣｕ層を選択メッキ法により形成する。これにより、Ｃｕシード層上にはＣｕ層からなる金属ポスト８が形成される。次いで、金属ポスト８上にメッキ法によりＮｉ又はＡｕなどからなる異種金属キャップ２５を形成する。次に、レジストパターンを剥離した後、金属ポスト８及びＣｕシード層２４をマスクとして密着層２３をエッチングする。
【００６４】
次に、半導体ウエーハ１４の裏面を研削して該ウエーハを所定の厚みにする。次いで、半導体ウエーハ１４の裏面上に感光性のポリイミド膜２７を塗布し、このポリイミド膜２７を露光、現像することにより、ウエーハ１４の裏面側の金属ポスト８に対向する位置に開孔部を有するポリイミドパターン２７が形成される。
【００６５】
次いで、このポリイミドパターン２７をマスクとして単結晶Ｓｉ部分をアルカリ系水溶液（例えばＫＯＨ）によりウエットエッチング又はＣｌ２ガス、ＨＢｒガス、ＳＦ６ガス又はこれらの混合ガスを用いてドライエッチングする。これにより、ウエーハ１４の裏面には深い孔６ａが形成され、この深い孔６ａによって接触パッド３２ｂ下の密着層３１が露出される。次いで、電気特性をチェックし、ウエーハをダイシング工程でチップ毎に分割する。
【００６６】
上記の方法においても図１に示す半導体装置と同様のものを製造することができ、同様の作用効果を得ることができる。
【００６７】
図６は、図５の金属ポスト、電極取り出し用パッド、接触パッド及びホールの部分の変形例を示す断面図であり、図５と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図６に示すようにホール６ａを形成した後、ポリイミドパターンを除去し、半導体ウエーハ１４の裏面上に感光性のポリイミド膜２８を塗布し、このポリイミド膜２８を露光、現像することにより、ホール６ａ内の接触パッド３２ｂ下に開孔部を形成し、この開孔部によって接触パッド３２ｂを露出させ、金属ポストとの接触領域を確保する。次いで、ポリイミド膜を２００〜３００℃の温度で熱処理する。
【００６８】
上記変形例によれば、ホール６ａの内側面をポリイミド膜で覆っているため、ホール６ａ内に金属ポストを挿入し、この金属ポストと接触パッド１２を接続する際、金属ポストが位置ずれしてホール６ａの内側面に金属ポストが接触しても、接触リークが発生することを防止できる。従って、半導体チップをフェイスダウンで積層して組み立てる際のマージンを増加させることができる。このため、歩留まりや信頼性を向上させることができる。
【００６９】
図７は、本発明に係る第２の実施の形態による半導体装置を概略的に示す断面図である。
この半導体装置は第１の半導体チップ４５を有しており、第１の半導体チップ４５の能動面下（下面）には電極取り出し用パッド７が配置されている。電極取り出し用パッド７の下には金属ポスト（導電ポスト）８が形成されている。この金属ポスト８の側面及び第１の半導体チップ４５の下面にはエポキシ等の封止樹脂４６が形成されており、金属ポスト８の上面は封止樹脂４６から露出している。この露出した金属ポスト８の上面上にはハンダボールなどの外部端子４７が形成されている。
【００７０】
前記電極取り出し用パッド７の上には裏面への引き出し専用の接続手段１３を介して接触パッド３２ｂが配置されている。第１の半導体チップ４５の裏面（能動面と逆側の面）には金属ポスト８に対向する位置にホール（深い孔）６ａが形成されている。このホール６ａによって接触パッド３２ｂが露出している。
【００７１】
第１の半導体チップ４５の裏面上にはフェイスダウンボンディングにより第２の半導体チップ４８が配置されている。第２の半導体チップ４８は第１の半導体チップ４５と同様に構成されている。即ち、第２の半導体チップ４８の能動面側（下面側）には電極取り出し用パッド７が配置されている。電極取り出し用パッド７の下には金属ポスト（導電ポスト）８が形成されている。この金属ポスト８の側面及び第２の半導体チップ４８の下面にはエポキシ等の封止樹脂４６が形成されており、金属ポスト８の上面は封止樹脂４６から露出している。この露出した金属ポスト８の上面上にはハンダボールなどの外部端子４７が形成されている。この外部端子４７は第１の半導体チップのホール６ａ内に挿入されており、このホール６ａ内の接触パッド３２ｂに前記外部端子４７が直接接続されている。前記電極取り出し用パッド７の上には裏面への引き出し専用の接続手段１３を介して接触パッド３２ｂが配置されている。第２の半導体チップ４８の裏面（能動面と逆側の面）には金属ポスト８に対向する位置にホール（深い孔）６ａが形成されている。このホール６ａによって接触パッド３２ｂが露出している。
【００７２】
第２の半導体チップ４８の裏面上にはフェイスダウンボンディングにより第３の半導体チップ４９が配置されている。第３の半導体チップ４９は第１の半導体チップ６と同様に構成されている。即ち、第３の半導体チップ４９の能動面側（下面側）には電極取り出し用パッド７が配置されている。電極取り出し用パッド７の下には金属ポスト（導電ポスト）８が形成されている。この金属ポスト８の側面及び第３の半導体チップ４９の下面にはエポキシ等の封止樹脂４６が形成されており、金属ポスト８の上面は封止樹脂４６から露出している。この露出した金属ポスト８の上面上にはハンダボールなどの外部端子４７が形成されている。この外部端子４７は第２の半導体チップのホール６ａ内に挿入されており、このホール６ａ内の接触パッド３２ｂに前記外部端子４７が直接接続されている。前記電極取り出し用パッド７の上には裏面への引き出し専用の接続手段１３を介して接触パッド３２ｂが配置されている。第３の半導体チップ４９の裏面（能動面と逆側の面）には金属ポスト８に対向する位置にホール（深い孔）６ａが形成されている。ホール６ａによって接触パッド３２ｂが露出している。
【００７３】
尚、本実施の形態では、最上層に積層した第３の半導体チップ４９にもホール６ａを形成しているが、最上層の半導体チップにホールは必ずしも必要なく、ホールを形成しない第３の半導体チップを用いることも可能である。
また、本実施の形態では、金属ポスト８を用いているが、金属以外の導電物からなる導電ポストを用いることも可能である。
【００７４】
次に、図７に示す半導体装置を製造する方法について図８を参照しつつ説明する。図８は、図７に示す第１及び第２の半導体チップの金属ポスト、電極取り出し用パッド及び接触パッドの付近を部分的に拡大した断面図である。
図８に示す半導体基板（半導体ウエーハ）１４の上に金属ポスト８を形成し、この金属ポスト８上に異種金属キャップ２５を形成する工程までは、図５に示す他の方法と同様であるので、説明を省略する。
【００７５】
次いで、パッシベーション膜４４及び金属ポスト８を覆うようにモールド装置によりエポキシ等の封止樹脂４６をモールドする。次いで、この封止樹脂４６をグラインダー（図示せず）で所望量研削する。ここで、所望量とは、金属ポストの頭部（上部）が露出する程度の研削量である。
【００７６】
次に、金属ポスト８を含む全表面を保護テープ（図示せず）で覆い、半導体ウエーハ１４の裏面を研削して該ウエーハを所定の厚みにする。次いで、第１の実施の形態と同様の方法で、ウエーハ１４の裏面に深い孔６ａを形成し、この深い孔６ａによって接触パッド３２ｂ下の密着層３１が露出される。このようにしてウエーハレベルでチップ表面に金属ポスト８を形成し、チップ裏面に深い孔６ａを形成した後、電気特性をチェックする。
【００７７】
この後、金属ポスト８の露出部分にフラックス（図示せず）を塗布した後、自動搭載機でハンダボール４７を必要な金属ポスト上に搭載する。次いで、金属ポスト及びハンダボール４７に１７０〜２００℃程度の熱処理を行う。これにより、金属ポスト８上にはハンダボール４７が融着される。
【００７８】
尚、ハンダボール４７は、径１５０〜３００μｍでＰｂ／Ｓｎ６０〜７０ｗｔ％の材料からなるＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）用のものを使用することが好ましい。また、ハンダボールの大きさは用途に応じて適宜選択可能である。ハンダ組成はＡｇ／Ｓｎ系やＣｕやＢｉを含むＰｂレス材料を用いることも可能である。
【００７９】
この後、スクライブラインに沿ってダイシングソーやレーザを用いて樹脂４６及び半導体ウエーハを切断することにより、第１の半導体チップ４５を作製することができる。
次に、分割された良品チップである第１〜第３の半導体チップを重ねて積み上げる。つまり、図７に示すように、第１〜第３の半導体チップ４５，４８，４９を重ね、第１の半導体チップ４５のホール６ａ内に第２の半導体チップ４８の外部端子４７を挿入し、この外部端子４７を第１の半導体チップの接触パッド３２ｂに接続し、第２の半導体チップ４８のホール６ａ内に第３の半導体チップ４９の外部端子４７を挿入し、この外部端子４７を第２の半導体チップの接触パッド３２ｂに接続する。接触パッド３２ｂと外部端子４７とを接続した状態は図８に示すようなものとなる。尚、外部端子４７と接触パッド３２ｂとの接続は、銀ペースト又は金ペーストを用いて行うことが好ましい。また、接触パッド３２ｂの下側に形成されている密着層（バリア層）は、外部端子４７としてＡｇＳｎ等の低温融着金属（ハンダ類）や導電接着剤を用いた場合には除去することが好ましい。これにより、接触パッドも金属ポストもＣｕで構成されるので、外部端子で容易に又確実な低抵抗な接続が可能となる。
【００８０】
このようにして図７に示す半導体装置を製造し、この半導体装置はそのまま回路基板などに搭載することができる。
尚、上記第２の実施の形態は、次のように変形して実施することも可能である。本実施の形態において、図７に示す第２及び第３の半導体チップ４８，４９に代えて図１に示す第２及び第３の半導体チップ９，１０を用いることも可能である。つまり、第２及び第３の半導体チップ４８，４９それぞれのハンダボール４７を金属ポストに変更して実施することも可能である。
【００８１】
また、第１の半導体チップ４５の裏面と第２の半導体チップ４８の封止樹脂４６の表面との間に接着剤を配置し、この接着剤によって第１の半導体チップと第２の半導体チップとを確実に固定することも可能である。また、第２の半導体チップ４８の裏面と第３の半導体チップ４９の封止樹脂４６の表面との間に接着剤を配置し、この接着剤によって第２の半導体チップと第３の半導体チップとを確実に固定することも可能である。これらの接着剤はチップ間の補強の他に、ストレス緩衝、もしくは水分の侵入を防ぎ信頼性向上を図る事も出来る。
【００８２】
また、ホール６ａの内側面をポリイミド膜、シリコン酸化膜又はシリコン窒化膜などの絶縁膜で覆うことも可能である。これにより、ホール６ａ内に外部端子４７を挿入し、この外部端子４７と接触パッド３２ｂを接続する際、外部端子が位置ずれしてホール６ａの内側面に外部端子が接触しても、接触リークが発生することを防止できる。従って、半導体チップをフェイスダウンで積層して組み立てる際のマージンを増加させることができる。このため、歩留まりや信頼性を向上させることができる。
【００８３】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
また、本実施の形態では、第１の半導体チップ４５の金属ポスト８にハンダボール等の外部端子４７を形成し、インターポーザ基板を用いることなく、半導体装置を直接回路基板等に搭載することができる。従って、第１の実施の形態に比べてより小型化が可能となる。
【００８４】
図９は、本発明に係る第３の実施の形態による半導体装置を概略的に示す断面図であり、図７と同一部分には同一符号を付し、異なる部分についてのみ説明する。
本実施の形態による半導体装置は、図７に示す半導体装置の側面及び裏面をモールド樹脂などの補強材５０で覆うことにより、第１〜第３の半導体チップ４５，４８，４９を確実に固定し、補強するものである。
【００８５】
上記第３の実施の形態においても第２の実施の形態と同様の効果を得ることができる。
尚、本発明は上記の実施の形態に限定されず、種々変更して実施することが可能である。例えば、上述した半導体装置はメモリーやロジックなどの種々のＬＳＩに適用することが可能である。また、前記半導体装置を搭載する一例として電子機器のプリント基板が挙げられ、このプリント基板には半導体装置の回路に応じて配線がパターニングされており、この半導体装置は実装工程でプリント基板の必要位置に搭載される。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置を概略的に示す断面図。
【図２】図１に示す第１の半導体チップの一部を拡大した断面図。
【図３】図１に示す第１及び第２の半導体チップの一部を拡大した断面図。
【図４】図２の示す半導体装置の変形例を示す断面図。
【図５】図１に示す半導体装置を製造する他の方法を示す断面図。
【図６】図５の金属ポストなどの部分の変形例を示す断面図。
【図７】第２の実施の形態による半導体装置を概略的に示す断面図。
【図８】図７に示す第１及び第２の半導体チップの一部を拡大した断面図。
【図９】第３の実施の形態による半導体装置を概略的に示す断面図。
【図１０】従来の半導体装置の一例を概略的に示す断面図。
【符号の説明】
１…インターポーザ基板、２…配線パターン、３…ハンダバンプ、４…パッド、５…接続部材、６…第１の半導体チップ、６ａ…深い孔（ホール）、７…電極取り出し用パッド、８…金属ポスト、９…第２の半導体チップ、１０…第３の半導体チップ、１１…封止樹脂、１２…接触パッド、１２ａ…第１のＡｌ合金配線、１３…接続手段、１４…半導体基板（半導体ウエーハ）、１５…第１の層間絶縁膜、１６ａ，１６ｂ…Ｗプラグ、１７ａ，１７ｂ…第２のＡｌ合金配線、１８…第２の層間絶縁膜、１９ａ，１９ｂ…Ｗプラグ、２０ａ，２０ｂ…Ｗプラグ、２１…第３の層間絶縁膜、２２ａ，２２ｂ…Ｗプラグ、２３…密着層、２４…Ｃｕシード層、２５…異種金属キャップ、２６…パッシベーション膜、２７，２８…ポリイミド膜、２９…第１のエッチングストッパー膜、３０…第１の層間絶縁膜、３１…密着層（バリア層）、３２ａ…Ｃｕ配線、３２ｂ…接触パッド、３３…第２のエッチングストッパー膜、３４…第２の層間絶縁膜、３５…第３のエッチングストッパー膜、３６…第３の層間絶縁膜、３７…密着層（バリア層）、３８ａ，３８ｂ…Ｃｕ配線、３９…第４のエッチングストッパー膜、４０…第４の層間絶縁膜、４１…第５のエッチングストッパー膜、４２…第５の層間絶縁膜、４３…密着層（バリア層）、４４…パッシベーション膜、４５…第１の半導体チップ、４６…封止樹脂、４７…外部端子、４８…第２の半導体チップ、４９…第３の半導体チップ、５０…補強材
【図１】
2004281981.tif 000003
【図２】
2004281981.tif 000004
【図３】
2004281981.tif 000005
【図４】
2004281981.tif 000006
【図５】
2004281981.tif 000007
【図６】
2004281981.tif 000008
【図７】
2004281981.tif 000009
【図８】
2004281981.tif 000010
【図９】
2004281981.tif 000011
【図１０】
2004281981.tif 000012