(57)【要約】【課題】半導体チップ等へのダメージやクレータリングの発生を抑制し、信頼性の高い接合を可能にするバンプ構造、半導体チップ、信頼性の高い半導体チップの実装方法、信頼性の高い電子デバイス、および該電子デバイスを備える電子機器を提供すること。【解決手段】本発明の半導体チップ１Ａは、基板２と、基板２上に形成された電極パッド３と、パッシベーション膜４と、バンプ５とを備えている。バンプ５は、第１の層５１と、第１の層５１の形成領域の内側に形成され、かつ第１の層５１よりも形成領域の面積が小さい第２の層５２と、第２の層５２の形成領域の内側に形成され、かつ第２の層５２よりも形成領域の面積が小さい第３の層５３とがこの順に積層されてなる。第１の層５１の形成領域の面積をＳ１［μｍ２］、第２の層５２の形成領域の面積をＳ２［μｍ２］としたとき、Ｓ２／Ｓ１＜１の関係を満足する。【選択図】図１
2004193301.tif 000002
【特許請求の範囲】
【請求項１】
基材上に、少なくとも２層以上のバンプ層が積層された多層構造を有するバンプ構造であって、
第１のバンプ層と、
前記第１のバンプ層の前記基材に対向する面とは反対の面側に形成された第２のバンプ層とを有し、
前記第２のバンプ層の形成領域は、前記第１のバンプ層の形成領域の内側にあり、かつ、前記第１のバンプ層の形成領域の面積より、小さい面積であることを特徴とするバンプ構造。
【請求項２】
前記第１のバンプ層と前記第２のバンプ層とが隣接するものであって、前記第１のバンプ層の形成領域の面積をＳ１［μｍ２］、前記第２のバンプ層の形成領域の面積をＳ２［μｍ２］としたとき、Ｓ２／Ｓ１＜１の関係を満足する請求項１に記載のバンプ構造。
【請求項３】
前記第１のバンプ層と前記第２のバンプ層とが隣接するものであって、１個の前記第１のバンプ層の表面に、複数個の前記第２のバンプ層が形成されている請求項１または２に記載のバンプ構造。
【請求項４】
前記第１のバンプ層の平面形状と、前記第２のバンプ層の平面形状とが相似である請求項１ないし３のいずれかに記載のバンプ構造。
【請求項５】
前記第１のバンプ層の平面形状と、前記第２のバンプ層の平面形状とが非相似である請求項１ないし４のいずれかに記載のバンプ構造。
【請求項６】
前記第２のバンプ層の前記基材に対向する面とは反対の面側に、第３のバンプ層を有しており、
前記第３のバンプ層の形成領域は、前記第２のバンプ層の形成領域の内側にあり、かつ、前記第２のバンプ層の形成領域の面積より、小さい面積である請求項１ないし５のいずれかに記載のバンプ構造。
【請求項７】
前記第２のバンプ層と前記第３のバンプ層とが隣接するものであって、前記第２のバンプ層の形成領域の面積をＳ２［μｍ２］、前記第３のバンプ層の形成領域の面積をＳ３［μｍ２］としたとき、Ｓ３／Ｓ２＜１の関係を満足する請求項６に記載のバンプ構造。
【請求項８】
前記第２のバンプ層と前記第３のバンプ層とが隣接するものであって、１個の前記第２のバンプ層の表面に、複数個の前記第３のバンプ層が形成されている請求項６または７に記載のバンプ構造。
【請求項９】
前記第１のバンプ層の平面形状と、前記第３のバンプ層の平面形状とが相似である請求項６ないし８のいずれかに記載のバンプ構造。
【請求項１０】
前記第１のバンプ層の平面形状と、前記第３のバンプ層の平面形状とが非相似である請求項６ないし９のいずれかに記載のバンプ構造。
【請求項１１】
前記第２のバンプ層の平面形状と、前記第３のバンプ層の平面形状とが相似である請求項６ないし１０のいずれかに記載のバンプ構造。
【請求項１２】
前記第２のバンプ層の平面形状と、前記第３のバンプ層の平面形状とが非相似である請求項６ないし１１のいずれかに記載のバンプ構造。
【請求項１３】
基材上に、少なくとも３層以上のバンプ層が積層された多層構造を有するバンプ構造であって、
バンプを構成する任意の２つのバンプ層について、前記基材に近い側の層の形成領域の面積が、前記基材から遠い側の層の形成領域の面積より大きく、かつ、前記基材から遠い側の層の形成領域が、前記基材に近い側の層の形成領域の内側にあることを特徴とするバンプ構造。
【請求項１４】
前記バンプ層のうち、少なくとも前記基材から最も離れた側に形成された層は、主としてＡｕまたはＡｕ合金で構成されたものである請求項１ないし１３のいずれかに記載のバンプ構造。
【請求項１５】
前記バンプ層のうち少なくとも一層は、メッキ法により形成されたものである請求項１ないし１４のいずれかに記載のバンプ構造。
【請求項１６】
前記メッキ法は、電解メッキである請求項１ないし１５のいずれかに記載のバンプ構造。
【請求項１７】
前記メッキ法は、無電解メッキである請求項１ないし１６のいずれかに記載のバンプ構造。
【請求項１８】
前記バンプ層のうち少なくとも一層は、形成領域の形状が略多角形のものである請求項１ないし１７のいずれかに記載のバンプ構造。
【請求項１９】
前記バンプ層のうち少なくとも一層は、形成領域の形状が略円形のものである請求項１ないし１８のいずれかに記載のバンプ構造。
【請求項２０】
請求項１ないし１９のいずれかに記載のバンプ構造が形成されていることを特徴とする半導体チップ。
【請求項２１】
請求項１ないし１９のいずれかに記載のバンプ構造を有する半導体チップを配線基板に実装する半導体チップの実装方法であって、
前記半導体チップのバンプと、これに対応する前記配線基板の端子とが接触するように位置決めする工程と、
加熱・加圧により、対応する前記バンプと前記端子とを接合する工程とを有することを特徴とする半導体チップの実装方法。
【請求項２２】
請求項２０に記載の半導体チップを備えることを特徴とする電子デバイス。
【請求項２３】
請求項２１に記載の半導体チップの実装方法により半導体チップが実装された配線基板を備えることを特徴とする電子デバイス。
【請求項２４】
請求項２２または２３に記載の電子デバイスを備えることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バンプ構造、半導体チップ、半導体チップの実装方法、電子デバイスおよび電子機器に関する。
【０００２】
【従来の技術】
集積回路等が形成された半導体チップを、配線基板にＡｕ−Ａｕ接合によりＦＣＢ（Ｆｌｉｐ  ｃｈｉｐ  ｂｏｎｄｉｎｇ）実装する場合、半導体チップの電極であるＡｌパッド上に形成されるバンプとしては、メッキバンプまたはスタッドバンプが用いられている。そして、前記のようなバンプが形成された半導体チップを配線基板に実装する際には、バンプが形成された面（能動面）を配線基板に対向させ、超音波接続方式または加熱加圧接続方式により、バンプを変形させることで接続が行われる（例えば、特許文献１、特許文献２参照。）。
【０００３】
ところが、Ａｕ−Ａｕ接合による場合には、端子同士を変形させて接合することから、この接合の際に行われる加熱・加圧を、高温かつ高荷重で行う必要がある。この際、バンプとＡｌパッドとの接触面周辺で、Ａｌパッド、その下層の材質およびＡｌパッド周辺に配されたパッシベーション膜等にダメージを与え易い。
【０００４】
例えば、スタッドバンプの場合、バンプ形成にはコストおよびタクトがかかる上、小さいサイズの半導体チップの場合は、ウェハの処理に長時間かかるため、最初にバンプ形成されたチップでは最後の方のチップに比べ、Ａｌパッドとバンプとの界面でＡｕ−Ａｌ合金化が進み易い。Ａｕ−Ａｌ合金化が進んでしまうと、Ａｌパッドへのダメージによるクレータリング（Ｓｉクラック）が特に発生し易くなる。
【０００５】
また、従来のＡｕメッキバンプの場合、ウェハ処理ができ工程的に有利であるが、スタッドバンプに比べて硬度が高いため、接合にはより高温、高荷重によるボンディングが要求される。さらに実装時のバンプ変形により、狭ピッチの場合、スタッドバンプに比べ、ショート不良の発生率が高くなる。ショート不良の防止のためにバンプサイズをＡｌパッドより小さくすることも考えられるが、この場合、シェア強度が低下し、外部から衝撃が加わった場合、当該衝撃がＡｌパッドへそのままかかるため、Ａｌパッド下層でのクレータリングが特に発生し易くなる。
【０００６】
【特許文献１】
特開平５−３３５３１６号公報（第２頁）
【特許文献２】
特開平６−７７２３２号公報（第２頁）
【０００７】
【発明が解決しようとする課題】
本発明の目的は、半導体チップ等へのダメージやクレータリングの発生を抑制し、信頼性の高い接合を可能にするバンプ構造、半導体チップ、信頼性の高い半導体チップの実装方法、信頼性の高い電子デバイス、および、かかる電子デバイスを備える電子機器を提供することにある。
【０００８】
【発明を解決するための手段】
このような目的は、下記の本発明により達成される。
本発明のバンプ構造は、基材上に、少なくとも２層以上のバンプ層が積層された多層構造を有するバンプ構造であって、
第１のバンプ層と、
前記第１のバンプ層の前記基材に対向する面とは反対の面側に形成された第２のバンプ層とを有し、
前記第２のバンプ層の形成領域は、前記第１のバンプ層の形成領域の内側にあり、かつ、前記第１のバンプ層の形成領域の面積より、小さい面積であることを特徴とする。
これにより、基材へのダメージやクレータリングの発生を抑制し、信頼性の高い接合が可能になる。
【０００９】
また、前記第１のバンプ層と前記第２のバンプ層とが隣接するものであって、前記第１のバンプ層の形成領域の面積をＳ１［μｍ２］、前記第２のバンプ層の形成領域の面積をＳ２［μｍ２］としたとき、Ｓ２／Ｓ１＜１の関係を満足するのが好ましい。
これにより、基材へのダメージやクレータリングの発生をより効果的に防止・抑制することができる。
【００１０】
また、前記第１のバンプ層と前記第２のバンプ層とが隣接するものであって、１個の前記第１のバンプ層の表面に、複数個の前記第２のバンプ層が形成されているのが好ましい。
これにより、基材へのダメージやクレータリングの発生を抑制し、信頼性の高い接合が可能になる。
【００１１】
また、本発明では、前記第１のバンプ層の平面形状と、前記第２のバンプ層の平面形状とを相似にすることができる。
これにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。特に、基材および、該基材に接合される相手材の形状等に応じて、このように、第１のバンプ層、第２のバンプ層の平面形状を選択することにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。
【００１２】
また、本発明では、前記第１のバンプ層の平面形状と、前記第２のバンプ層の平面形状とを非相似にすることができる。
これにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。特に、基材および、該基材に接合される相手材の形状等に応じて、このように、第１のバンプ層、第２のバンプ層の平面形状を選択することにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。
【００１３】
また、本発明のバンプ構造は、前記第２のバンプ層の前記基材に対向する面とは反対の面側に、第３のバンプ層を有しており、
前記第３のバンプ層の形成領域は、前記第２のバンプ層の形成領域の内側にあり、かつ、前記第２のバンプ層の形成領域の面積より、小さい面積であるのが好ましい。
これにより、基材へのダメージやクレータリングの発生を抑制し、信頼性の高い接合が可能になる。
【００１４】
また、前記第２のバンプ層と前記第３のバンプ層とが隣接するものであって、前記第２のバンプ層の形成領域の面積をＳ２［μｍ２］、前記第３のバンプ層の形成領域の面積をＳ３［μｍ２］としたとき、Ｓ３／Ｓ２＜１の関係を満足するのが好ましい。
これにより、基材へのダメージやクレータリングの発生を抑制し、信頼性の高い接合が可能になる。
【００１５】
また、本発明のバンプでは、前記第２のバンプ層と前記第３のバンプ層とが隣接するものであって、１個の前記第２のバンプ層の表面に、複数個の前記第３のバンプ層が形成されているのが好ましい。
これにより、基材へのダメージやクレータリングの発生を抑制し、信頼性の高い接合が可能になる。
【００１６】
また、本発明では、前記第１のバンプ層の平面形状と、前記第３のバンプ層の平面形状とを相似にすることができる。
これにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。特に、基材および、該基材に接合される相手材の形状等に応じて、このように、第１のバンプ層、第３のバンプ層の平面形状を選択することにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。
【００１７】
また、本発明では、前記第１のバンプ層の平面形状と、前記第３のバンプ層の平面形状とを非相似にすることができる。
これにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。特に、基材および、該基材に接合される相手材の形状等に応じて、このように、第１のバンプ層、第３のバンプ層の平面形状を選択することにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。
【００１８】
また、本発明では、前記第２のバンプ層の平面形状と、前記第３のバンプ層の平面形状とを相似にすることができる。
これにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。特に、基材および、該基材に接合される相手材の形状等に応じて、このように、第２のバンプ層、第３のバンプ層の平面形状を選択することにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。
【００１９】
また、本発明では、前記第２のバンプ層の平面形状と、前記第３のバンプ層の平面形状とを非相似にすることができる。
これにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。特に、基材および、該基材に接合される相手材の形状等に応じて、このように、第２のバンプ層、第３のバンプ層の平面形状を選択することにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。
【００２０】
また、本発明のバンプ構造は、基材上に、少なくとも３層以上のバンプ層が積層された多層構造を有するバンプ構造であって、
バンプを構成する任意の２つのバンプ層について、前記基材に近い側の層の形成領域の面積が、前記基材から遠い側の層の形成領域の面積より大きく、かつ、前記基材から遠い側の層の形成領域が、前記基材に近い側の層の形成領域の内側にあることを特徴とする。
これにより、基材へのダメージやクレータリングの発生を抑制し、信頼性の高い接合が可能になる。
【００２１】
また、前記バンプ層のうち、少なくとも前記基材から最も離れた側に形成された層は、主としてＡｕまたはＡｕ合金で構成されたものであるのが好ましい。
これにより、接合後の密着性が向上し、また導電性にも優れたものとなる。
また、前記バンプ層のうち少なくとも一層は、メッキ法により形成されたものであるのが好ましい。
これにより、微細な形状のバンプ層を比較的容易に形成することができる。
【００２２】
本発明では、前記メッキ法を電解メッキとすることができる。
これにより、比較的速い成膜速度で、微細な形状のバンプ層を高い精度で形成することができる。
また、本発明では、前記メッキ法を無電解メッキとすることができる。
これにより、微細な形状のバンプ層をより高い精度で形成することができる。
【００２３】
また、本発明では、前記バンプ層のうち少なくとも一層を、形成領域の形状が略多角形のものとすることができる。
これにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。特に、基材および、該基材に接合される相手材の形状等に応じて、このように、バンプ層の平面形状を選択することにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。
【００２４】
また、本発明では、前記バンプ層のうち少なくとも一層を、形成領域の形状が略円形のものとすることができる。
これにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。特に、基材および、該基材に接合される相手材の形状等に応じて、このように、バンプ層の平面形状を選択することにより、半導体チップ等へのダメージやクレータリングの発生をより効果的に防止・抑制し、また、より信頼性の高い接合が可能となる。
また、本発明の半導体チップは、前記バンプ構造が形成されていることを特徴とする。
これにより、配線基板等に対して優れた接合信頼性で接合し得る半導体チップが得られる。
【００２５】
また、本発明の半導体チップの実装方法は、前記バンプ構造を有する半導体チップを配線基板に実装する半導体チップの実装方法であって、
前記半導体チップのバンプと、これに対応する前記配線基板の端子とが接触するように位置決めする工程と、
加熱・加圧により、対応する前記バンプと前記端子とを接合する工程とを有することを特徴とする。
これにより、半導体チップへのダメージやクレータリングの発生を抑制し、半導体チップと配線基板との高い接合信頼性が得られる。
また、電子デバイスは、前記半導体チップを備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
【００２６】
また、本発明の電子デバイスは、前記半導体チップの実装方法により半導体チップが実装された配線基板を備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
また、本発明の電子機器は、前記電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【００２７】
【発明の実施の形態】
以下、本発明のバンプ構造、半導体チップ、半導体チップの実装方法、電子デバイスおよび電子機器の好適な実施形態について説明する。
以下では、本発明のバンプ構造を半導体チップに適用した場合を一例に説明する。
また、本発明における半導体チップには、ベアチップ（個別のチップおよびウェハの双方）および半導体パッケージのいずれのものをも含む。
【００２８】
（第１の実施形態）
まず、本発明のバンプ構造、半導体チップの第１の実施形態について、添付図面に基づいて説明する。図１は、本発明の半導体チップの一例を示す断面図であり、図２は、図１に示す半導体チップのうち、バンプの部分のみを抜き出して示した平面図、図３、図４は、本発明のバンプ構造の製造方法の一例を示す断面図、図５は、本発明のバンプ構造の他の一例を示す平面図、図６は、本発明のバンプ構造の他の一例を示す平面図である。なお、以下の説明では、図１中の上側を「上」、下側を「下」と言う。
【００２９】
図１に示す半導体チップ１Ａは、基板２と、基板２上に形成された電極パッド３と、パッシベーション膜４と、バンプ５とを備える。なお、半導体チップ１Ａにおいて、電極パッド３が形成される側の面を能動面という。
基板２は、例えば、Ｓｉ等の半導体材料で構成されている。また、基板２は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板２の一方の面２１には、集積回路（図示せず）が形成され、この集積回路の配線パターンの一部に接触するように電極パッド３が配設されている。電極パッド３は、例えば、Ａｌから構成される。
【００３０】
パッシベーション膜４は、例えば、半導体チップ１を腐食等から保護する保護膜として機能するものである。パッシベーション膜４の構成材料としては、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド等が挙げられる。パッシベーション膜４は、電極パッド３の外周部を覆うとともに、基板２の面２１のうち、電極パッド３にて覆われていない部分を覆っている。
バンプ５は、半導体チップ１Ａを、通常、後述するような配線基板６に接合する際の接合端子となるものであり、パッシベーション膜４から露出している電極パッド３を覆うように形成されている。
【００３１】
本発明において、バンプ５は、少なくとも２層以上のバンプ層が積層された多層構造を有するものである。
本実施形態では、バンプ５は、第１の層５１と、第２の層５２と、第３の層５３とが、この順に、基板２の表面に積層された多層構造体として形成されている。
【００３２】
そして、本発明では、バンプ５を構成する少なくとも２つの層において、以下のような関係を満足する点に特徴を有する。
すなわち、本発明では、バンプを構成する２つの層の間で、基材に近い側に形成されたバンプ層（第１のバンプ層）の形成領域の面積が、基材から遠い側に形成されたバンプ層（第２のバンプ層）の形成領域の面積より大きく、かつ、前記基材から遠い側の層の形成領域が、前記基材に近い側の層の形成領域の内側にあることを特徴とする。このような関係を満足することにより、具体的には後述するが、例えば、半導体チップ１Ａを配線基板６に接合する際における、半導体チップへのダメージ、クレータリングの発生等を防止・抑制することができ、信頼性の高い接合が可能となる。また、バンプ５を多層構造とすることで、バンプ５の高さを、比較的容易に従来よりも高くすることができるため、半導体チップ１Ａの熱疲労特性に対する応力緩和の効果も得られる。また、第２のバンプ層の形成領域が第１のバンプ層の形成領域の内側にあることにより、例えば、後述するような半導体チップ１Ａの実装時において、変形したバンプ５のはみ出し等の発生を効果的に防止することができる。
【００３３】
上記のような関係は、バンプを構成する層のうち少なくとも２層（第１の層５１と第２の層５２、第２の層５２と第３の層５３、または第１の層５１と第３の層５３）の間で満足するものであればよいが、バンプを構成する層のうち３層以上の層の間で満足するものであるのが好ましく、バンプを構成する全ての層の間で満足するものであるのがより好ましい。これにより、前述した効果はさらに顕著なものとなる。
【００３４】
図示の構成では、第２の層（第２のバンプ層）５２の形成領域は、第１の層（第１のバンプ層）５１の形成領域の内側にあり、かつその面積が第１の層（第１のバンプ層）５１の形成領域より小さく、また、第３の層（第３のバンプ層）５３の形成領域は、第２の層（第２のバンプ層）５２の形成領域の内側にあり、かつその面積が第２の層（第２のバンプ層）５２の形成領域より小さい。
【００３５】
特に、第１の層５１の形成領域の面積をＳ１［μｍ２］、第２の層５２の形成領域の面積をＳ２［μｍ２］としたとき、Ｓ２／Ｓ１＜１の関係を満足するのが好ましく、０．１≦Ｓ２／Ｓ１≦０．９の関係を満足するのがより好ましい。このような関係を満足することにより、例えば、半導体チップ１Ａを配線基板６に接合する際における、半導体チップへのダメージ、クレータリングの発生をより効果的に防止することができ、特に信頼性の高い接合が可能となる。
【００３６】
また、第２の層５２の形成領域の面積をＳ２［μｍ２］、第３の層５３の形成領域の面積をＳ３［μｍ２］としたとき、Ｓ３／Ｓ２＜１の関係を満足するのが好ましく、０．１≦Ｓ３／Ｓ２≦０．９の関係を満足するのがより好ましい。このような関係を満足することにより、例えば、半導体チップ１Ａを配線基板６に接合する際における、半導体チップへのダメージ、クレータリングの発生等をより効果的に防止することができ、特に信頼性の高い接合が可能となる。
【００３７】
また、図２に示すように、本実施形態では、第１の層５１、第２の層５２、第３の層５３は、いずれも、形成領域の形状が略多角形状（略正方形状）を有している。
また、本実施形態では、第１の層５１の平面形状と、第２の層５２の平面形状と、第３の層５３の平面形状とが、相似である。
【００３８】
バンプ５の構成材料としては、例えば、Ａｕ、Ａｕ合金、Ｃｕ、Ｐｂ、Ｎｉ、Ａｇ、Ｓｎやこれらを含む合金等が挙げられ、これらから選択される１種または２種以上を組み合わせて用いることができるが、中でも、ＡｕまたはＡｕ合金が好ましい。主としてＡｕまたはＡｕ合金で構成されたバンプ５は、導電性に優れ、また、後述するような、配線基板６の端子８との密着性も高い。
【００３９】
また、バンプ５を構成する各層は、実質的に同一の材料で構成されたものであってもよいし、異なる材料で構成されたものであってもよい。バンプ５を構成する層のうち少なくとも１層が他の層と異なる材料で構成されたものである場合、少なくとも、配線基板６との接合面となる最上段のバンプ層（ここでは第３の層５３）が、ＡｕまたはＡｕ合金から構成されているのが好ましい。
このようなバンプ５は、メッキ法、印刷法（例えば、スクリーン印刷等）等、いかなる方法で形成されたものであってもよいが、メッキ法で形成されたものであるのが好ましい。メッキ法を用いることにより、微細な形状のバンプ層を比較的容易に形成することができる。
【００４０】
メッキ法としては、例えば、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、熱ＣＶＤ、プラズマＣＶＤ、レーザーＣＶＤ等の化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法等が挙げられる。
この中でも、電解メッキを用いた場合には、比較的速い成膜速度で、微細な形状のバンプ層を高い精度で形成することができる。
また、無電解メッキを用いた場合には、微細な形状のバンプ層をより高い精度で形成することができる。
【００４１】
以下、フォトリソグラフィー法によりバンプ５を形成する方法の一例を、図３、図４に基づいて詳細に説明する。
［１］  第１の樹脂層の形成（第１の工程）
まず、図３（Ａ）に示すように、基板２（基材）の、電極パッド３およびパッシベーション膜４が形成された面に、主として樹脂材料で構成された第１の樹脂層（第１のレジスト層）９１を形成する。第１の樹脂層９１の形成方法としては、例えば、樹脂組成物を塗布する塗布法、スピンコート、印刷法等が挙げられる。
【００４２】
第１の樹脂層９１の形成に用いる樹脂材料としては、例えば、感光性樹脂が挙げられ、光照射部分が硬化するネガタイプ、光照射部分が溶解するポジタイプのいずれであってもよい。ネガタイプの感光性樹脂としては、ポリケイ皮酸ビニル、ポリビニルアジドベンザジル、アクリルアミド等が挙げられ、ポジタイプの樹脂としてはｏ−キノンジアジドノボラック樹脂等が挙げられる。なお、ここでは、第１の樹脂層９１を構成する樹脂材料としてネガタイプの感光性樹脂を使用した場合を例にして説明する。
第１の樹脂層９１の厚さは、特に限定されないが、通常、第１の層（第１のバンプ層）５１と、ほぼ同じ厚さであるのが好ましい。
【００４３】
［２］  開口部の形成工程（第２の工程）
次に、第１の樹脂層９１に、第１の層（第１のバンプ層）５１に対応する領域の少なくとも一部を覆うマスクを用いて露光を行い、硬化していない部分の樹脂を除去（現像）することにより、図３（Ｂ）に示すように、第１の樹脂層９１に開口部９１１が形成される。この開口部９１１は電極パッド３の上方に、当該電極パッド３の上面に対して略垂直に立ち上がる内周面を有して形成される。開口部９１１の平面形状は、通常、第１の層５１の形成領域の形状に対応するものである。
【００４４】
［３］  第１の層（第１のバンプ層）の形成（第３の工程）
次に、図３（Ｃ）に示すように、前記工程で第１の樹脂層９１が除去され、露出した基材（電極パッド３およびパッシベーション膜４が形成された基板２）上に、第１の層（第１のバンプ層）５１を形成する。
第１の層５１の形成方法は、特に限定されないが、前述したようなメッキ法が好ましい。
【００４５】
［４］  第２の樹脂層の形成（第４の工程）
次に、図３（Ｄ）に示すように、第１の樹脂層９１および第１の層５１の表面に、主として樹脂材料で構成された第２の樹脂層（第２のレジスト層）９２を形成する。第２の樹脂層９２の形成方法としては、例えば、樹脂組成物を塗布する塗布法、スピンコート、印刷法等が挙げられる。
また、第２の樹脂層９２の形成に用いる樹脂材料としては、例えば、前記第１の樹脂層９１の形成に用いる樹脂材料と同様のものが挙げられる。
第２の樹脂層９２の厚さは、特に限定されないが、通常、第２の層（第２のバンプ層）５２と、ほぼ同じ厚さであるのが好ましい。
【００４６】
［５］  開口部の形成工程（第５の工程）
次に、第２の樹脂層９２に、第２の層（第２のバンプ層）５２に対応する領域の少なくとも一部を覆うマスクを用いて露光を行い、硬化していない部分の樹脂を除去（現像）することにより、図３（Ｅ）に示すように、第２の樹脂層９２に開口部９２１が形成される。この開口部９２１は第１の層（第１のバンプ層）５１の上方に、当該第１の層５１の上面に対して略垂直に立ち上がる内周面を有して形成される。開口部９２１の平面形状は、通常、第２の層５２の形成領域の形状に対応するものである。
【００４７】
［６］  第２の層（第２のバンプ層）の形成（第６の工程）
次に、図４（Ｆ）に示すように、前記工程で第２の樹脂層９２が除去され、露出した第１の層（第１のバンプ層）５１上に、第２の層（第２のバンプ層）５２を形成する。
第２の層５２の形成方法は、特に限定されないが、前述したようなメッキ法が好ましい。
【００４８】
［７］  第３の樹脂層の形成（第７の工程）
次に、図４（Ｇ）に示すように、第２の樹脂層９２および第２の層５２の表面に、主として樹脂材料で構成された第３の樹脂層（第３のレジスト層）９３を形成する。第３の樹脂層９３の形成方法としては、例えば、樹脂組成物を塗布する塗布法、スピンコート、印刷法等が挙げられる。
また、第３の樹脂層９３の形成に用いる樹脂材料としては、例えば、前記第１の樹脂層９１の形成に用いる樹脂材料と同様のものが挙げられる。
第３の樹脂層９３の厚さは、特に限定されないが、通常、第３の層（第３のバンプ層）５３と、ほぼ同じ厚さであるのが好ましい。
【００４９】
［８］  開口部の形成工程（第８の工程）
次に、第３の樹脂層９３に、第３の層（第３のバンプ層）５３に対応する領域の少なくとも一部を覆うマスクを用いて露光を行い、硬化していない部分の樹脂を除去（現像）することにより、図４（Ｈ）に示すように、第３の樹脂層９３に開口部９３１が形成される。この開口部９３１は第２の層（第２のバンプ層）５２の上方に、当該第１の層５１の上面に対して略垂直に立ち上がる内周面を有して形成される。開口部９３１の平面形状は、通常、第２の層５２の形成領域の形状に対応するものである。
【００５０】
［９］  第３の層（第３のバンプ層）の形成（第９の工程）
次に、図４（Ｉ）に示すように、前記工程で第３の樹脂層９３が除去され、露出した第２の層（第２のバンプ層）５２上に、第３の層（第３のバンプ層）５３を形成する。
第３の層５３の形成方法は、特に限定されないが、前述したようなメッキ法が好ましい。
【００５１】
［１０］  残存する第１の樹脂層、第２の樹脂層および第３の樹脂層の除去（第１０の工程）
その後、図４（Ｊ）に示すように、残存する第１の樹脂層９１、第２の樹脂層９２および第３の樹脂層９３を除去することにより、バンプ５を有する半導体チップ１Ａが得られる。これらの樹脂層の除去方法とは、特に限定されないが、例えば、物理的に剥離する方法、剥離液を用いて樹脂層を剥離する方法、樹脂層を溶解して除去する方法等が挙げられる。いずれにおいても、各バンプ層（第１の層５１、第２の層５２および第３の層５３）、電極パッド３、パッシベーション膜４等に損傷を与えずに樹脂層を除去する必要がある。したがって、剥離液、エッチング液は、このような点から選択される。具体的には、剥離液としては、例えば、有機アミン、ジメチルスルホキシド等の有機溶剤、ＫＯＨ等のアルカリ溶液、硫酸と過酸化水素水との混合溶液等の無機系溶剤が挙げられる。また、樹脂層を溶解して除去する場合には、通常、酸性の液体が用いられる。
【００５２】
なお、上記の説明では、流動性を有する材料を用いてレジストを形成するものとして説明したが、レジストとしては、例えば、ドライフィルム等を用いてもよい。
また、以上の説明では、形成領域の形状が略正方形のバンプ層が積層されてなる場合を例に挙げて説明したが、本発明はこれに限定されるものではない。
【００５３】
例えば、バンプ５を構成するバンプ層は、形成領域の形状が略長方形、略三角形、略六角形等の略多角形状等であってもよいし、また、図５に示すように、バンプ層（図示の構成では、第２の層５２および第３の層５３）は、略円柱形状を有するもの（すなわち、形成領域の形状が略円形）であってもよい。なお、バンプ５を構成するバンプ層のうち第１の層５１は、電極パッド３の形状に合わせた形状（ここでは正方形状）であるのが好ましい。
【００５４】
また、各バンプ層は、すべてが同じ形状（相似）であってもよいし、異なる形状（非相似）のバンプ層を組み合わせてもよい。例えば、図５に示すように、第１の層５１の形成領域の形状を正方形状とし、かつ第２の層５２の形成領域の形状と第３の層５３の形成領域の形状とを円形状（すなわち、第１の層５１は、第２の層５２および第３の層５３と非相似であり、第２の層５２と第３の層５３とは相似）としたり、図６に示すように、第１の層５１の形成領域の形状と第２の層５２の形成領域の形状とを正方形状とし、かつ第３の層５３の形成領域の形状を円形状（すなわち、第１の層５１と第２の層５２とは相似であり、第３の層５３は、第１の層５１および第２の層５２と非相似）とすることができる。
また、以上の説明では、第１の層、第２の層および第３の層が積層形成されてなる３層構造のバンプを例に挙げて説明したが、これに限定されるものではなく、２層構造のバンプや、４層以上の多層構造を有するバンプでもよい。
【００５５】
（第２の実施形態）
つぎに、本発明のバンプ構造、半導体チップの第２の実施形態について、添付図面に基づいて説明する。なお、第１の実施形態で説明した半導体チップ１Ａと同様の部分については、その詳細な説明を省略する。
図７は、本実施形態の半導体チップの一例を示す断面図であり、図８は、図７に示す半導体チップのうち、バンプの部分のみを抜き出して示した平面図、図９は、本発明のバンプ構造の他の一例を示す平面図、図１０は、本発明のバンプ構造の他の一例を示す平面図、図１１は、本発明のバンプ構造の他の一例を示す平面図、図１２は、本発明のバンプ構造の他の一例を示す平面図である。なお、以下の説明では、図７中の上側を「上」、下側を「下」と言う。
【００５６】
図７および図８に示すように、本実施形態に係る半導体チップ１Ｂでは、１個の略正方形状の第１の層５１の形成領域の内側に、第１の層５１よりも小さい略正方形状の第２の層５２が複数個（ここでは４個）形成され、それぞれの第２の層５２の形成領域の内側に、第２の層５２よりも小さい略正方形状の第３の層５３が形成されている。
【００５７】
４個の第２の層５２は、互いに所定の間隔をおいて均等に配置されている。すなわち、互いに離間した（それぞれがつながっていない）４個の第２の層５２が形成されている。
同様に、４個の第３の層５３は、互いに所定の間隔をおいて均等に配置されている。すなわち、互いに離間した（それぞれがつながっていない）４個の第３の層５３が形成されている。
【００５８】
このように、２段目以降のバンプ層を複数個有するものにすることにより、半導体チップ１Ｂを配線基板６に実装する際に、接合箇所が複数存在することになり、後述するような実装をより確実に行うことができる。すなわち、接触不良の発生をより効果的に防止したり、接合強度を向上させることができる。
例えば、半導体チップ１Ｂと配線基板６との接合面が大きい、すなわち、電極パッド３の面積が大きい場合に、電極パッド３を覆うように第１の層５１を形成し、その上に第２の層５２および第３の層５３を、それぞれ複数個形成することは、接合箇所を増やしてより確実な実装を行うために特に効果的である。
【００５９】
もちろん、このような場合にも、バンプ５を、面積が次第に小さくなるような多層構造とすることで、例えば、半導体チップ１Ｂを配線基板６に接合する際における、半導体チップへのダメージ、クレータリングの発生等を防止・抑制することができ、信頼性の高い接合が可能となる。また、バンプ５を多層構造とすることで、バンプ５の高さを、比較的容易に従来よりも高くすることができるため、半導体チップ１Ｂの熱疲労特性に対する応力緩和の効果も得られる。また、隣接する２つの層について、基材から離れた側の層の形成領域が、基材側に設けられた層の形成領域の内側にあることにより、例えば、後述するような半導体チップの実装時において、変形したバンプ部のはみ出し等の発生を効果的に防止することができる。
なお、上記の説明では、形成領域の形状が略正方形のバンプ層が積層されてなる場合を例に挙げて説明したが、本発明はこれに限定されるものではない。
【００６０】
例えば、バンプ５を構成するバンプ層は、形成領域の形状が略長方形、略三角形、略六角形等の略多角形状等であってもよいし、また、図９に示すように、バンプ層（図示の構成では、第２の層５２および第３の層５３）は、略円柱形状を有するもの（すなわち、形成領域の形状が略円状）であってもよい。なお、バンプ５を構成するバンプ層のうち第１の層５１は、電極パッド３の形状に合わせた形状（ここでは正方形状）であるのが好ましい。
【００６１】
また、各バンプ層は、すべてが同じ形状（相似）であってもよいし、異なる形状（非相似）のバンプ層を組み合わせてもよい。例えば、図９に示すように、第１の層５１の形成領域の形状を正方形状とし、かつ第２の層５２の形成領域の形状と第３の層５３の形成領域の形状とを円形状（すなわち、第１の層５１は、第２の層５２および第３の層５３と非相似であり、第２の層５２と第３の層５３とは相似）としたり、図６に示すように、第１の層５１の形成領域の形状と第２の層５２の形成領域の形状とを正方形状とし、かつ第３の層５３の形成領域の形状を円形状（すなわち、第１の層５１と第２の層５２とは相似であり、第３の層５３は、第１の層５１および第２の層５２と非相似）とすることができる。
【００６２】
また、図１１に示す実施形態では、１個の正方形状の第１の層５１の内側に、第１の層５１より形成面積の小さい正方形状の第２の層５２が１個形成されており、さらに、第２の層５２の内側に、第２の層５２より形成面積の小さい正方形状の第３の層５３が４個と、第２の層５２より形成面積の小さい円形の第３の層５３’が１個形成されている。このように、第３の層５３のみを複数個形成してもよい。
【００６３】
また、図１２に示す実施形態では、第１の層５１の内側に、第１の層５１より形成面積の小さい長方形状の第２の層５２を複数個（ここでは２個）形成し、それぞれの第２の層５２上に正方形状の第３の層５３を複数個（ここでは２個ずつ）形成されている。このように、１個の第１の層５１上に複数個の第２の層５２が形成され、かつ、１個の第２の層５２上に複数個の第３の層５３が形成されていてもよい。また、本実施形態のように、第２の層５２は、第１の層５１、第３の層５３のいずれとも異なる形状（非相似）のものであってもよい。
【００６４】
また、上記の説明では、複数個の第２の層５２および第３の層５３を、それぞれ、所定間隔をおいて均等に配置した場合を例に挙げて説明したが、異なる間隔で配置してもよく、各バンプ層同士の間隔をなくしてもよい。また、複数個の第２の層５２は、互いにほぼ同一の大きさを有するものであってもよいし、異なる大きさを有するものであってもよい。同様に、複数個の第３の層５３は、互いにほぼ同一の大きさを有するものであってもよいし、異なる大きさを有するものであってもよい。ただし、配線基板６への実装を考えると、それぞれのバンプ層の高さはほぼ均一であるのが好ましい。
また、上記の説明では、第１の層、第２の層および第３の層が積層形成されてなる３層構造のバンプを例に挙げて説明したが、これに限定されるものではなく、２層構造のバンプや、４層以上の多層構造を有するバンプでもよい。
【００６５】
また、以上の説明では、本発明のバンプ構造を、一例として半導体チップのバンプに適用した場合を例に挙げて説明したが、これに限定されるものではなく、本発明のバンプ構造は、各種基板上に適用することができる。このようなバンプ構造が適用される基板としては、例えば、セラミックパッケージ、有機基板、ガラス基板等が挙げられる。
【００６６】
次に、上述したような半導体チップを、配線基板に実装する実装方法について添付図面に基づいて説明する。なお、ここでは、第１の実施形態で説明した半導体チップ１Ａを配線基板に実装する場合を例に挙げて説明する。
図１３は、本発明の半導体チップが実装される配線基板の一例を示す断面図、図１４は、本発明の半導体チップの実装方法を示す工程図（断面図）、図１５は、配線基板に半導体チップが実装された状態を示す断面図、図１６は、配線基板に半導体チップが実装された状態を示す断面図である。
【００６７】
まず、半導体チップが実装される配線基板の一例について、図１３に基づいて説明する。なお、以下の説明では、図１３中の上側を「上」、下側を「下」と言う。
図１３に示す配線基板６は、基板７と、基板７の一方の面（上面）７１に設けられた複数の端子８とを有している。
【００６８】
基板７は、例えば、各種ガラス、各種セラミックス、Ｓｉ等の半導体材料、各種樹脂材料、またはこれらを任意に組み合わせたもの等で構成されている。基板の厚さ（平均）は、特に限定されないが、通常、０．１〜３ｍｍ程度とされる。また、基板７は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
【００６９】
この基板７の一方の面７１には、主にＣｕ等の導電性材料で構成される配線パターン（図示せず）が形成されている。そして、この配線パターンの端部付近が電極８１とされ、電極８１の表面にＡｕメッキ層８２が形成されて、端子８を構成している。
なお、配線パターンは、基板が複数の層の積層体で構成される場合には、基板の内部に形成されていてもよい。
【００７０】
そして、半導体チップ１Ａを、配線基板６に実装する際には、まず、図１４に示すように、配線基板６に半導体チップ１Ａを積層して、半導体チップ１Ａのバンプ５と、これに対応する配線基板６の端子８とを、接触するよう位置決めする。
また、このとき、半導体チップ１Ａと配線基板６との間に、例えばフラックスや熱硬化性接着剤のような粘着性または接着性を有する充填物を介在させるようにしてもよい。これにより、次工程において、半導体チップ１Ａと配線基板６とが位置ズレするのを好適に防止することもできる。
【００７１】
次に、対応する端子同士を（半導体チップのバンプと対応する配線基板の端子とを）接合する。
この接合方法としては、ボンディングツールによる加熱・加圧による方法が好適に用いられる。このようなボンディングツールによる加熱・加圧による方法によれば、接合時の位置ずれをより好適に防止することができる。
対向面がＡｕから構成された、半導体チップ１Ａのバンプ５と、配線基板６の端子８（Ａｕメッキ層８２）とを、加熱・加圧により変形させて一体化して接合する。
【００７２】
また、加圧の圧力は、できるだけ低圧力であるのが好ましい。ここで、本発明では、半導体チップ１Ａのバンプ５が前述したような多層構造とされているので、従来に比べてボンディング圧力を低く抑えることができる。これにより半導体チップ１Ａへのダメージを防止することができ、信頼性の高い接合が可能となる。
【００７３】
また、この接合は、必要に応じて、例えば、高周波、超音波等を照射しつつ行うようにしてもよい。
以上のようにして、図１５に示すように、半導体チップ１Ａのバンプ５と、対応する配線基板６の端子８（Ａｕメッキ層８２）とが変形、一体化することにより接合部１０が形成される。すなわち、対応する端子同士がＡｕ−Ａｕ接合により接合される。これにより、半導体チップ１Ａが配線基板６に実装される。
【００７４】
以上のようにして、半導体チップ１Ａのバンプ５と、対応する配線基板６の端子８とを接合することにより、半導体チップ１Ａと配線基板６との優れた接合信頼性が得られる。
特に、本発明では、半導体チップ１Ａのバンプ５を前述したような多層構造とすることで、比較的低い圧力によりＡｕ−Ａｕ接合が可能になる。加圧の際の圧力を低く抑えることで、薄厚化した半導体チップ１Ａへのダメージ、クレータリングを防止し、信頼性の高い接合が可能となる。
【００７５】
なお、図１５では、半導体チップ１Ａのバンプ５全体が変形し、端子８（Ａｕメッキ層８２）と一体化している構成を示しているが、これに限定されず、バンプ５の一部、例えば、図１６に示すように、最上段である第３の層５３と、第２の層５２とが変形し、これらが端子８（Ａｕメッキ層８２）と一体化したものであってもよい。
【００７６】
なお、半導体チップ１Ａの配線基板６への実装についても、上述した例に限定されるものではなく、例えば樹脂をあらかじめ基板に塗布しておき、そこへチップを加熱加圧ボンディングし、接合と樹脂封止を一度に行なうＮＣＰ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）実装など、各種ＦＣＢ実装工程を採用することができる。いずれの実装工程においても、接合時の低荷重化を実現することができる。
【００７７】
また、以上の説明では、第１の実施形態の半導体チップ１Ａを配線基板６に実装する場合を例に挙げて説明したが、第２の実施形態の半導体チップ１Ｂを配線基板６に実装する場合にもほぼ同様にして行うことができる。
第２の実施形態の半導体チップ１Ｂでは、第２の層５２、第３の層５３が、それぞれ複数個形成されているので、配線基板６との接合箇所が複数存在することになり、より確実な実装を行うことができる。
【００７８】
また、以上の説明では、半導体チップ１Ａと配線基板６の接合面をＡｕから構成し、Ａｕ−Ａｕ接合により半導体チップ１Ａを配線基板６に実装する場合を例に挙げて説明した。Ａｕ−Ａｕ接合による場合には、特に大きな圧力を加える必要があり、半導体チップへのダメージが大きい。このようなＡｕ−Ａｕ接合による実装に本発明を適用することは、圧力を効果的に低く抑えることができるため、特に好適であるが、本発明はこれに限定されない。
他の接合方法、例えば、Ａｕ以外の材料から構成される端子同士を変形あるいは溶融して接合するような場合や、対向する端子同士を反応、合金化して接合するような場合にも本発明は適用可能である。
【００７９】
次に、このような半導体チップの実装方法により半導体チップが実装された配線基板を備える電子デバイス、すなわち、本発明の電子デバイスについて説明する。
以下では、本発明の電子デバイスを液晶表示装置に適用した場合を一例に説明する。
【００８０】
図１７は、本発明の電子デバイスを液晶表示装置に適用した場合の実施形態を示す断面図である。なお、以下の説明では、図１７中の上側を「上」、下側を「下」と言う。
図１７に示す液晶表示装置（電気光学装置）１００は、液晶パネル２００と、本発明の半導体チップの実装方法により、半導体チップ１Ａが配線基板６である可撓性配線基板に実装されてなる可撓性回路基板３００とを有している。
液晶パネル２００は、枠状のシール材２３０を介して貼りあわされた第１パネル基板２２０と、第１パネル基板２２０に対向する第２パネル基板２４０と、これらで囲まれる空間に封入された液晶２７０とを有している。
【００８１】
第１パネル基板２２０および第２パネル基板２４０は、それぞれ、例えば、ガラス基板で構成されている。これらのパネル基板２２０、２４０の液晶２７０側の面には、それぞれ、例えばＩＴＯ等で構成される透明電極２１０、２５０が設けられている。これらの透明電極２１０、２５０を介して、液晶２７０に電圧が印加される。
また、第２パネル基板２４０の上面には、偏光板２６０が設けられている。
なお、第１パネル基板２２０は、第２パネル基板２４０から張り出した部分（張出領域２０１）を有している。この張出領域２０１にまで、各透明電極２１０、２５０が延在して設けられている。
【００８２】
配線基板（可撓性配線基板）６の基板７の一方の面７１には、配線パターン（リード）８３が形成されている。この配線基板６は、その一端側（図中左側）において、配線パターン８３が下方を向くように長手方向の途中で折り曲げられている。そして、この一端側において、配線パターン８３と張出領域２０１に延在する各透明電極２１０、２５０の端部とが、導電性粒子４１０を含む異方性導電性材料（異方性導電性ペースト、異方性導電性膜）４００を介して接続されている。また、配線パターン８３の中央付近の端部が端子８を構成しており、この端子８に半導体チップ１Ａのバンプ５が接合（接続）されている。
【００８３】
これにより、各透明電極２１０、２５０と半導体チップ１Ａとの電気的導通が得られている。
半導体チップ１Ａは、液晶パネル２００の駆動用ＩＣとして設けられており、各透明電極２１０、２５０への電圧の印加量、印加パターン等を制御する。この半導体チップ１の制御により、液晶パネル２００では、所望の情報（静止画および動画の双方を含む画像）が表示される。
【００８４】
なお、本発明の電子デバイスは、図示の液晶表示装置１００への適用に限定されず、例えば、有機ＥＬ表示装置、電気泳動表示装置等の各種表示装置、インクジェット記録ヘッド等の液滴吐出用ヘッド、ＣＣＤ等に適用することもできる。そして、このような電子デバイスを備える本発明の電子機器は、各種の電子機器に適用することができる。
【００８５】
以下、本発明の電子機器について、図１８〜図２０に示す実施形態に基づき、詳細に説明する。
図１８は、本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ１１００は、本発明の電子デバイスとして、表示ユニット１１０６に液晶表示装置１００が組み込まれ、また、その内部に、例えば、ＬＳＩ、メモリ、水晶発振器等が内蔵されている。
【００８６】
図１９は、本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６とともに、本発明の電子デバイスとして液晶表示装置１００を備えている。
また、この携帯電話機１２００では、液晶表示装置１００の他、その内部に、本発明の電子デバイスとして、例えば、ＬＳＩ、メモリ、水晶発振器等が内蔵されている。
【００８７】
図２０は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
【００８８】
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、本発明の電子デバイスとして液晶表示装置（電気光学装置）１００が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、液晶表示装置１００は、被写体を電子画像として表示するファインダとして機能する。
ケース１３０２の内部には、本発明の電子デバイスとして、例えば、撮像信号を格納（記憶）し得るメモリ１３０８、画像処理用のＬＳＩ、水晶発振器等が内蔵されている。
【００８９】
また、ケース１３０２の正面側（図２０においては裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が表示装置１００に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリ１３０８に転送・格納される。
【００９０】
また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図２０に示されるように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリ１３０８に格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成になっている。
【００９１】
なお、本発明の電子機器は、図１８のパーソナルコンピュータ（モバイル型パーソナルコンピュータ）、図１９の携帯電話、図２０のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンタ）、ラップトップ型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電卓、電子辞書、電子ゲーム機器、ワードプロセッサ、ワークステーション、時計、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ等に適用することができる。
【００９２】
以上、本発明のバンプ構造、半導体チップ、半導体チップの実装方法、電子デバイスおよび電子機器について、図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体チップの実装方法では、必要に応じて、任意の目的の工程を追加することもできる。
また、本発明の半導体チップの実装方法は、複数の半導体チップを積層するのに用いてもよい。
【００９３】
また、本発明において実装される半導体チップは、予め複数の半導体チップを積層した積層体であってもよい。
また、前述した実施形態では、バンプを構成する全ての層について、基材に近い側の層の形成領域の面積が、基材から遠い側の層の形成領域の面積より大きいという関係を満足するものとして説明したが、本発明においては、バンプを構成する層のうち少なくとも２層がこのような関係を満足するものであれば、いかなるものであってもよい。例えば、第１の層と、第２の層と、第３の層とが、基材側からこの順に積層されたバンプ構造においては、第１の層の形成領域の面積Ｓ１［μｍ２］と、第２の層の形成領域の面積Ｓ２［μｍ２］と、第３の層の形成領域の面積Ｓ３［μｍ２］との間で、Ｓ１＞Ｓ２、Ｓ２＞Ｓ３、Ｓ１＞Ｓ３のうち、少なくとも１つの関係を満足するものであればよく、例えば、Ｓ２≧Ｓ１＞Ｓ３という関係を満足するものであってもよい。
【図面の簡単な説明】
【図１】本発明の半導体チップの第１実施形態を示す断面図である。
【図２】図１に示す半導体チップのバンプ部分を抜き出して示す平面図である。
【図３】本発明のバンプ構造の製造方法の一例を示す断面図である。
【図４】本発明のバンプ構造の製造方法の一例を示す断面図である。
【図５】バンプ構造の他の一例を示す平面図である。
【図６】バンプ構造の他の一例を示す平面図である。
【図７】本発明の半導体チップの第２実施形態を示す断面図である。
【図８】図７に示す半導体チップのバンプ部分を抜き出して示す平面図である。
【図９】バンプ構造の他の一例を示す平面図である。
【図１０】バンプ構造の他の一例を示す平面図である。
【図１１】バンプ構造の他の一例を示す平面図である。
【図１２】バンプ構造の他の一例を示す平面図である。
【図１３】本発明の半導体チップが実装される配線基板の一例を示す断面図である。
【図１４】本発明の半導体チップの実装方法を示す工程図（断面図）である。
【図１５】配線基板に半導体チップが実装された状態を示す断面図である。
【図１６】配線基板に半導体チップが実装された状態を示す断面図である。
【図１７】本発明の電子デバイスを液晶表示装置に適用した場合の実施形態を示す断面図である。
【図１８】本発明の電子デバイスを備える電子機器（ノート型パーソナルコンピュータ）である。
【図１９】本発明の電子デバイスを備える電子機器（携帯電話）である。
【図２０】本発明の電子デバイスを備える電子機器（ディジタルスチルカメラ）である。
【符号の説明】
１Ａ，１Ｂ‥‥半導体チップ  ２‥‥基板  ２１‥‥面  ３‥‥電極パッド  ４‥‥パッシベーション膜  ５‥‥バンプ  ５１‥‥第１の層  ５２‥‥第２の層  ５３、５３’‥‥第３の層  ６‥‥配線基板  ７‥‥基板    ７１‥‥面  ８‥‥端子  ８１‥‥電極  ８２‥‥Ａｕメッキ層  ８３‥‥配線パターン  ９１‥‥第１の樹脂層  ９１１‥‥開口部  ９２‥‥第２の樹脂層  ９２１‥‥開口部  ９３‥‥第３の樹脂層  ９３１‥‥開口部  １０‥‥接合部  １００‥‥液晶表示装置  ２００‥‥液晶パネル  ２０１‥‥張出領域  ２１０‥‥透明電極  ２２０‥‥第１パネル基板  ２３０‥‥シール材  ２４０‥‥第２パネル基板  ２５０‥‥透明電極  ２６０‥‥偏光板  ２７０‥‥液晶  ３００‥‥可撓性回路基板  ４００‥‥異方性導電性材料  ４１０‥‥導電性粒子  １１００‥‥パーソナルコンピュータ  １１０２‥‥キーボード  １１０４‥‥本体部  １１０６‥‥表示ユニット  １２００‥‥携帯電話機  １２０２‥‥操作ボタン  １２０４‥‥受話口  １２０６‥‥送話口  １３００‥‥ディジタルスチルカメラ  １３０２‥‥ケース（ボディー）  １３０４‥‥受光ユニット  １３０６‥‥シャッタボタン  １３０８‥‥メモリ  １３１２‥‥ビデオ信号出力端子  １３１４‥‥データ通信用の入出力端子  １４３０‥‥テレビモニタ  １４４０‥‥パーソナルコンピュータ
【図１】
2004193301.tif 000003
【図２】
2004193301.tif 000004
【図３】
2004193301.tif 000005
【図４】
2004193301.tif 000006
【図５】
2004193301.tif 000007
【図６】
2004193301.tif 000008
【図７】
2004193301.tif 000009
【図８】
2004193301.tif 000010
【図９】
2004193301.tif 000011
【図１０】
2004193301.tif 000012
【図１１】
2004193301.tif 000013
【図１２】
2004193301.tif 000014
【図１３】
2004193301.tif 000015
【図１４】
2004193301.tif 000016
【図１５】
2004193301.tif 000017
【図１６】
2004193301.tif 000018
【図１７】
2004193301.tif 000019
【図１８】
2004193301.tif 000020
【図１９】
2004193301.tif 000021
【図２０】
2004193301.tif 000022