(57)【要約】【課題】トレンチ上側コーナー部に位置する半導体層を覆うコーナー絶縁膜の絶縁破壊が生じにくく、しかも、ゲート部における接触抵抗が低い半導体装置を実現する。【解決手段】半導体層１２０には、複数の第１トレンチ１４４ａ及びこれらにつながっている第２トレンチ１４４ｂが形成されている。ゲート絶縁膜１３０ａは、第１トレンチ１４４ａの壁面に沿って形成されている。第１コーナー絶縁膜１３０ｂは、第１トレンチ１４４ａの上側コーナー部Ｒ１に位置する半導体層１２０を覆っている。第２コーナー絶縁膜１３０ｄは、第２トレンチ１４４ｂの上側コーナー部Ｒ２に位置する半導体層１２０を覆っている。ゲート電極１３８ａは、第１トレンチ１４４ａ内に形成されている。ゲート引出し部１３８ｂは、第２トレンチ１４４ｂ内に形成されているとともに、複数のゲート電極１３８ａにつながっている。ゲート引出し部１３８ｂには、配線層１４０が接触している。【選択図】  図１
2004193281.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１トレンチ及びこれらにつながっている第２トレンチが形成された半導体層と、
第１トレンチの壁面に沿って形成されたゲート絶縁膜と、
第１トレンチの上側コーナー部に位置する半導体層を覆う第１コーナー絶縁膜と、
第２トレンチの上側コーナー部に位置する半導体層を覆う第２コーナー絶縁膜と、
第１トレンチ内に形成された部位を有するとともに、第１トレンチの上側コーナー部に位置する半導体層からゲート絶縁膜の厚さより離れた位置にあるゲート電極と、
第２トレンチ内に形成された部位を有するとともに、第２トレンチの上側コーナー部に位置する半導体層からゲート絶縁膜の厚さより離れた位置にあり、かつ、複数のゲート電極につながっている第１導電層を備えた半導体装置。
【請求項２】
第１導電層の頂面に接触するとともに、第２トレンチの上側コーナー部に位置する半導体層からゲート絶縁膜の厚さより離れた位置にある第２導電層をさらに備えた請求項１に記載の半導体装置。
【請求項３】
第１導電層は、第２トレンチ内であって、第２トレンチの頂面より低い位置に形成されている請求項１又は２に記載の半導体装置。
【請求項４】
第１導電層は、第２トレンチ内に形成された部位から突出して第２トレンチ外まで伸びる突出部を有する請求項１又は２に記載の半導体装置。
【請求項５】
半導体層に形成された複数の第１トレンチ及びこれらにつながっている第２トレンチ内に一括して同じ導電性材料を形成する工程を有する半導体装置の製造方法。
【請求項６】
半導体層に形成された複数の第１トレンチにつながっている第２トレンチ内に位置する部位を有する第１導電層を形成する工程と、
第１導電層上に絶縁膜を形成する工程と、
第１導電層上の絶縁膜を除去して、第１導電層を露出させる工程を有する半導体装置の製造方法。
【請求項７】
第１導電層を形成する工程では、第２トレンチ内に位置する部位及びその部位から突出して第２トレンチ外まで伸びる突出部を有する第１導電層を形成し、
第１導電層を露出させる工程では、突出部上の絶縁膜をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法によって研磨して、第１導電層を露出させる請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその製造方法に関する。特に、トレンチが形成された半導体層と、トレンチ内に形成されたゲート電極を備えたトレンチゲート型半導体装置に好適な技術に関する。
【０００２】
【従来の技術】図１７（Ａ）は従来のトレンチゲート型半導体装置の平面図を示す。図１７（Ｂ）は図１７（Ａ）のＢ−Ｂ’線断面図を示す。図１７（Ｃ）は図１７（Ａ）のＣ−Ｃ’線断面図を示す。図１７（Ｄ）は図１７（Ａ）のＤ−Ｄ’線断面図を示す。
この半導体装置は、複数のトレンチ４４が形成された半導体層２０と、トレンチ４４の壁面に沿って形成されたゲート絶縁膜３０ａと、トレンチ４４の上側コーナー部Ｒに位置する半導体層２０を覆うコーナー絶縁膜３０ｂと、層間絶縁膜３６を備えている。この半導体装置はさらに、トレンチ４４内に形成されたゲート電極３８と、複数のゲート電極３８につながっている導電層４０を備えている。ゲート電極３８はポリシリコンによって形成されている。導電層４０は金属材料等によって形成されている。このような導電層４０を設けると、導電層４０に電圧を印加することで、ゲート電極３８群に一括してゲート電圧を印加できる。
【０００３】
図１７（Ｃ）等に示すように、ゲート電極３８は上方に伸びる突出部Ｋを有する。突出部Ｋの頂面は、導電層４０の底面に接触している。突出部Ｋの幅は、トレンチ４４の幅よりも狭い。コーナー絶縁膜３０ｂは、層間絶縁膜３６でさらに覆われている。突出部Ｋは、トレンチ上側コーナー部Ｒに位置する半導体層２０からゲート絶縁膜３０ａの厚さより離れた位置にある。このような半導体装置に関連する構造は、特許文献１に示されている。
【０００４】
【特許文献１】
特開平７−３２６７３８号公報（図１）
【０００５】
熱酸化法等で半導体層２０の表面に絶縁膜３０を形成した場合、図１８に示すように、コーナー絶縁膜３０ｂは一般に、ゲート絶縁膜３０ａに比べて薄くなってしまう。これは、トレンチ上側コーナー部Ｒに位置する半導体層２０には、複数の面方位が存在するため応力が生じ、トレンチ４４の底面や側面に比べて絶縁膜の堆積速度が遅くなる等の理由による。また、トレンチ上側コーナー部Ｒは鋭角コーナーとなるので、電界集中が生じ易い。
【０００６】
このため、ゲート電極３８又は導電層４０が、コーナー絶縁膜３０ｂを覆っていると、そのコーナー絶縁膜３０ｂに電界集中が生じ、絶縁破壊が生じるおそれがある。
【０００７】
これに対し、図１７に示す半導体装置では、上記したように、ゲート電極３８（突出部Ｋ）と導電層４０が、トレンチ上側コーナー部Ｒに位置する半導体層２０からゲート絶縁膜３０ａの厚さより離れた位置にある（図１７（Ｂ）（Ｃ）等参照）。この結果、コーナー絶縁膜３０ｂの絶縁破壊が生じにくくなっている。
【０００８】
【発明が解決しようとする課題】上記した半導体装置では、図１７（Ｃ）に示すように、突出部Ｋの幅がトレンチ４４の幅よりも狭い。よって、ゲート電極３８（突出部Ｋ）の頂面と導電層３８の接触面積Ｍが小さい（図１７（Ａ）（Ｃ）参照）。このため、ゲート部における接触抵抗（この例ではゲート電極３８と導電層４０の接触抵抗）が高くなってしまうという問題があった。
【０００９】
本発明は、トレンチ上側コーナー部に位置する半導体層を覆うコーナー絶縁膜の絶縁破壊が生じにくく、しかも、ゲート部における接触抵抗が低い半導体装置を実現することを目的とする。
【００１０】
【課題を解決するための手段とその作用】
〔１〕本発明に係る半導体装置は、半導体層と、ゲート絶縁膜と、第１コーナー絶縁膜と、第２コーナー絶縁膜と、ゲート電極と、第１導電層を備えている。半導体層には、複数の第１トレンチ及びこれらにつながっている第２トレンチが形成されている。ゲート絶縁膜は、第１トレンチの壁面に沿って形成されている。第１コーナー絶縁膜は、第１トレンチの上側コーナー部に位置する半導体層を覆っている。第２コーナー絶縁膜は、第２トレンチの上側コーナー部に位置する半導体層を覆っている。
ゲート電極は、第１トレンチ内に形成された部位を有するとともに、第１トレンチの上側コーナー部に位置する半導体層からゲート絶縁膜の厚さより離れた位置にある。第１導電層は、第２トレンチ内に形成された部位を有するとともに、第２トレンチの上側コーナー部に位置する半導体層からゲート絶縁膜の厚さより離れた位置にあり、かつ、複数のゲート電極につながっている（請求項１）。
【００１１】
この半導体装置は、複数のゲート電極につながっている第１導電層を備えている。この第１導電層は、ゲート電極がそれぞれ形成された複数の第１トレンチにつながっている第２トレンチ内に形成されている。よって、ゲート電極の頂面に他の導電層を接触させるよりも、第１導電層の頂面に他の導電層を接触させる方が、接触面積を広く確保し得る。このため、ゲート部における接触抵抗を低くできる。
また、ゲート電極は、第１トレンチの上側コーナー部に位置する半導体層からゲート絶縁膜の厚さより離れた位置にある。第１導電層は、第２トレンチの上側コーナー部に位置する半導体層からゲート絶縁膜の厚さより離れた位置にある。よって、トレンチ（第１トレンチ、第２トレンチ）の上側コーナー部に位置する半導体層を覆うコーナー絶縁膜（第１コーナー絶縁膜、第２コーナー絶縁膜）の絶縁破壊の発生を抑制できる。このため、ゲート電極周辺の絶縁膜（ゲート絶縁膜、コーナー絶縁膜）の信頼性を向上できる。
このように、本発明によると、トレンチ上側コーナー部に位置する半導体層を覆うコーナー絶縁膜の絶縁破壊が生じにくく、しかも、ゲート部における接触抵抗が低い半導体装置を実現できる。
【００１２】
〔２〕第１導電層の頂面に接触するとともに、第２トレンチの上側コーナー部に位置する半導体層からゲート絶縁膜の厚さより離れた位置にある第２導電層をさらに備えていることが好ましい（請求項２）。この場合、第２導電層は、第１導電層の直上にのみ形成されていることが好ましい。第２導電層は、第１導電層の中間部上にのみ形成されていることが好ましい。
【００１３】
〔３〕第１導電層は、第２トレンチ内であって、第２トレンチの頂面より低い位置に形成されていることが好ましい（請求項３）。
〔４〕あるいは、第１導電層は、第２トレンチ内に形成された部位から突出して第２トレンチ外まで伸びる突出部を有することが好ましい（請求項４）。
【００１４】
〔５〕複数のゲート電極（第１トレンチ）は、第１方向にストライプ状に伸びていることが好ましい。第１導電層（第２トレンチ）は、第１方向と異なる第２方向に伸びていることが好ましい。第１方向と第２方向は直交していることが好ましい。
【００１５】
〔６〕第１導電層（第２トレンチ）の第２方向の長さは、複数のゲート電極（複数の第１トレンチ）の第１方向に直交する方向の長さの合計値よりも広いことが好ましい。
これによると、第１導電層の頂面に導電層を接触させることで、複数のゲート電極の頂面に導電層を接触させるよりも、接触面積を広くできる。よって、ゲート部における接触抵抗を低くできる。
【００１６】
〔７〕第１導電層の第２方向に直交する方向の長さは、ゲート電極の第１方向に直交する方向の長さよりも広いことが好ましい。
これによると、第１導電層又は第２導電層を、第２トレンチの上側コーナー部に位置する半導体層からゲート絶縁膜の厚さより離れた位置に設ける構造を形成し易い。
【００１７】
〔８〕第１コーナー絶縁膜及び／又は第２コーナー絶縁膜は、さらに層間絶縁膜で覆われていることが好ましい。
これによると、コーナー絶縁膜の絶縁破壊をより生じにくくすることができる。よって、ゲート電極周辺の絶縁膜（ゲート絶縁膜、コーナー絶縁膜）の信頼性を向上できる。
〔９〕ゲート電極と第１導電層はポリシリコンを有することが好ましい。第２導電層は金属材料を有することが好ましい。
【００１８】
〔１０〕本発明に係る半導体装置の製造方法は、半導体層に形成された複数の第１トレンチ及びこれらにつながっている第２トレンチ内に一括して同じ導電性材料を形成する工程を有する（請求項５）。
この製造方法によると、第１トレンチ内と第２トレンチ内に別個に導電性材料を形成する場合に比べて、製造工程を簡素化できる。
【００１９】
〔１１〕本発明に係る半導体装置の製造方法は、半導体層に形成された複数の第１トレンチにつながっている第２トレンチ内に位置する部位を有する第１導電層を形成する工程と、第１導電層上に絶縁膜を形成する工程と、第１導電層上の絶縁膜を除去して、第１導電層を露出させる工程を有する（請求項６）。この場合、露出させた第１導電層上に第２導電層を形成する工程をさらに有することが好ましい。
この製造方法によると、上記した本発明に係る半導体装置を効率的に製造できる。
【００２０】
〔１２〕第１導電層を形成する工程では、第２トレンチ内であって、第２トレンチの頂面より低い位置に第１導電層を形成し、第１導電層を露出させる工程では、第１導電層上の層間絶縁膜をドライエッチング除去して第１導電層を露出させることが好ましい。
【００２１】
〔１３〕あるいは、第１導電層を形成する工程では、第２トレンチ内に位置する部位及びその部位から突出して第２トレンチ外まで伸びる突出部を有する第１導電層を形成し、第１導電層を露出させる工程では、突出部上の層間絶縁膜をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法によって研磨して、第１導電層を露出させることが好ましい（請求項７）。
これによると、第１導電層を露出させるためにプラズマを利用したドライエッチングを行わなくてもよい。よって、ドライエッチングの際のプラズマによるダメージが第１導電層に加わることを回避できる。
【００２２】
【発明の実施の形態】
（第１実施例）  図１（Ａ）は第１実施例のトレンチゲート型半導体装置の平面図を示す。図１（Ｂ）は図１（Ａ）のＢ−Ｂ’線断面図を示す。図１（Ｃ）は図１（Ａ）のＣ−Ｃ’線断面図を示す。図１（Ｄ）は（Ａ）のＤ−Ｄ’線断面図を示す。図１（Ｅ）は図１（Ａ）のＥ−Ｅ’線断面図を示す。
なお、本明細書では、図１（Ｄ）を基準として、図１（Ｄ）の左右方向を「幅方向」、上下方向を「深さ方向」、紙面垂直方向を「奥行方向」という。
【００２３】
図１（Ｄ）等に示すように、この半導体装置は、半導体層１２０を備えている。本実施例では、半導体層１２０は、半導体装置をパワーＭＯＳＦＥＴとして動作させるための構造の一部を有する。具体的には、半導体層１２０は、ｎ＋型のドレイン領域１２４と、これに接するｎ−型のドリフト領域１２６と、これに接するｐ型のボディ領域１２８と、これに接するｎ＋型のソース領域１２９等を有する。半導体層１２０には、奥行方向に上記各領域１２４，１２６，１２８，１２９が連続して形成されている。
なお、半導体層１２０には、半導体装置を例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＭＯＳゲート型サイリスタ等として動作させるための構造の一部を形成してもよい。
【００２４】
図１（Ａ）や（Ｄ）等に示すように、半導体層１２０は、複数の突出部（凸部ともいえる）１２０ａを有する。これらの半導体突出部１２０ａは、半導体層１２０に、複数の第１トレンチ１４４ａと複数の第２トレンチ１４４ｂを形成することでできたものである（図１（Ａ）等参照）。複数の半導体突出部１２０ａは、図１（Ａ）等に示すように、奥行方向に伸びている。半導体突出部１２０ａには、図１（Ｄ）に示すように、ソース領域１２９と、ボディ領域１２８と、一部のドリフト領域１２６が形成されている。半導体突出部１２０ａの頂面の一部には、ソース電極１４２が接触している。詳細には、ソース電極１４２は、ソース領域１２９とボディ領域１２８（ボディコンタクト領域）に接触している。なお、半導体層１２０（ドレイン領域１２４）の裏面には、ドレイン電極１２２が形成されている。
【００２５】
半導体層１２０の表面のうち、ソース電極１４２と接触する部分以外は、絶縁膜１３０で覆われている。ここでいう半導体層１２０の表面には、第１トレンチ１４４ａや第２トレンチ１４４ｂが形成された結果、露出した面も含まれる。即ち、半導体層１２０のうち、第１トレンチ１４４ａと第２トレンチ１４４ｂの側面や底面となる面も含む。なお、第１トレンチ１４４ａの側面は、半導体突出部１２０ａの右側面又は左側面ともいえる（図１（Ａ）参照）。また、第２トレンチ１４４ｂの側面は、半導体突出部１２０ａの前側面又は後側面ともいえる（図１（Ａ）参照）。
【００２６】
半導体層１２０の表面を覆う絶縁膜１３０のうち、第１トレンチ１４４ａの壁面（底面と側面）に沿って形成された絶縁膜をゲート絶縁膜１３０ａという（図１（Ａ）参照）。第２トレンチ１４４ｂの壁面に沿って形成された絶縁膜を引出し部絶縁膜１３０ｃという（図１（Ｃ）参照）。第１トレンチ１４４ａ，１４４ｂの上側コーナー部Ｒ１，Ｒ２に位置する半導体層１２０を覆う絶縁膜をそれぞれ、第１コーナー絶縁膜１３０ｂ，第２コーナー絶縁膜１３０ｄという（図１（Ｄ）、（Ｃ）参照）。半導体層１２０の頂面を覆う絶縁膜を頂面絶縁膜１３０ｅという（図１（Ｃ）参照）。
【００２７】
図１（Ｄ）に示す第１トレンチ１４４ａの上側コーナー部Ｒ１は、第１トレンチ１４４ａの側面と半導体層１２０の頂面の境界部（又は稜線部）ともいえる。同様に、図１（Ｃ）に示す第２トレンチ１４４ｂの上側コーナー部Ｒ２は、第２トレンチ１４４ｂの側面と半導体層１２０の頂面の境界部（又は稜線部）ともいえる。
【００２８】
図１（Ａ）に示すように、半導体突出部１２０ａの右側面又は左側面には、第１トレンチ１４４ａが隣合っている。第１トレンチ１４４ａも半導体突出部１２０ａと同様に、奥行方向に伸びている。半導体突出部１２０ａと第１トレンチ１４４ａは幅方向に交互に形成されている。このように、半導体突出部１２０ａと第１トレンチ１４４ａは共に、奥行方向にストライプ状に伸びている。
【００２９】
図１（Ｄ）に示すように、第１トレンチ１４４ａ内には、ゲート電極１３８ａが形成されている。ゲート電極１３８ａの頂面は、第１トレンチ１４４ａの頂面（半導体層１２０の頂面）よりも低い位置にある。ゲート電極１３８ａは不純物をドープしたポリシリコンによって形成されている。ポリシリコンは、一般の金属材料に比べてゲート絶縁膜（シリコン酸化膜）１３０ａとの密着性が良い等の利点がある。ゲート電極１３８ａは、ゲート絶縁膜１３０ａを介して半導体層１２０に隣合っている。ここでいう半導体層１２０は具体的には、半導体突出部１２０ａの右側部又は左側部と、第１トレンチ１４４ａの底面側に位置する半導体層１２０である。半導体突出部１２０ａの右側部又は左側部には、ソース電極１４２とドリフト領域１２６の間に位置するボディ領域１２８（チャネル領域）が形成されている。
図１（Ｄ）に示すように、ゲート電極１３８ａは、第１トレンチ１４４ａの上側コーナー部Ｒ１に位置する半導体層１２０からゲート絶縁膜１３０ａの厚さより離れた位置にある。
【００３０】
図１（Ａ）に示すように、複数の第１トレンチ１４４ａの前端又は後端には、第２トレンチ１４４ｂがつながっている。第２トレンチ１４４ｂはまた、半導体突出部１２０ａ群の前側面又は後側面に隣合っている。第２トレンチ１４４ｂは、幅方向に伸びている。
図１（Ｃ）に示すように、第２トレンチ１４４ｂ内には、ゲート引出し部（第１導電層の一例）１３８ｂが形成されている。ゲート引出し部１３８ｂの頂面は、第２トレンチ１４４ａの頂面（半導体層１２０の頂面）よりも低い位置にある。ゲート引出し部１３８ｂは、引出し部絶縁膜１３０ｃを介して半導体層１２０に隣合っている。ここでいう半導体層１２０は具体的には、半導体突出部１２０ａの前側部又は後側部と、第２トレンチ１４４ｂの底面側に位置する半導体層１２０である。ゲート引出し部１３８ｂは、複数のゲート電極１３８ａとつながっている。ゲート引出し部１３８ｂはゲート電極１３８ａと同様に、不純物をドープしたポリシリコンで形成されている。
【００３１】
図１（Ａ）に示すように、ゲート引出し部１３８ｂ（第２トレンチ１４４ｂ）の奥行方向の長さは、ゲート電極１３８ａ（第１トレンチ１４４ａ）の幅方向の長さよりも４倍以上長くなっている。
【００３２】
図１（Ｃ）に示すように、ゲート引出し部１３８ｂの頂面の一部には、配線層（第２導電層の一例）１４０が接触している。配線層１４０は、アルミニウムや銅やこれらの合金等の金属材料で形成されている。配線層１４０は、ゲート引出し部１３８ｂの頂面のうち、奥行方向の中間部上に接触している。配線層１４０は、ゲート引出し部１３８ｂの奥行方向の中間部上にのみ位置している。別の表現をすると、配線層１４０の奥行方向の長さは、ゲート引出し部１３８ｂの奥行方向の長さよりも短い。
図１（Ｃ）に示すように、ゲート引出し部１３８ｂは、第２トレンチ１４４ｂの上側コーナー部Ｒ２に位置する半導体層１２０からゲート絶縁膜１３０ａの厚さより離れた位置にある。
【００３３】
図１（Ｂ）〜（Ｄ）に示すように、ゲート電極１３８ａ上と、一部のゲート引出し部１３８ｂ上と、半導体層１２０を覆う一部の絶縁膜１３０上には、層間絶縁膜１３６が形成されている。図１（Ｄ）と（Ｃ）にそれぞれ示すように、トレンチ上側コーナー部Ｒ１，Ｒ２に位置するコーナー絶縁膜１３０ｂ，１３０ｄは、層間絶縁膜１３６でさらに覆われている。
このように、ゲート電極１３８ａは第１コーナー絶縁膜１３０ｂを覆っておらず、両者１３８ａ，１３０ｂの間には層間絶縁膜１３６が介在している（図１（Ｄ）参照）。ゲート引出し部１３８ｂは第２コーナー絶縁膜１３０ｄを覆っておらず、両者１３８ｂ，１３０ｄの間には層間絶縁膜１３６が介在している（図１（Ｃ）参照）。配線層１４０は第２コーナー絶縁膜１３０ｄを覆っておらず、両者１４０，１３０ｄの間には層間絶縁膜１３６が介在している（図１（Ｃ）参照）。
【００３４】
第１実施例の半導体装置によると、ゲート部における接触抵抗を低くできる。このことを、図１７に示す従来の半導体装置と対比して説明する。
従来の半導体装置では、図１７（Ａ）に示すように、単位ピッチＷ当りの接触面積（ゲート電極３８（突出部Ｋ）と導電層４０の接触面積）は、Ｗ×Ｑである。このＱは、トレンチ４４の幅よりも小さい。即ち、従来の半導体装置では、単位ピッチＷ当りで、Ｗ×トレンチ幅よりも小さな接触面積しか確保できない。これに対し、第１実施例の半導体装置では、図１（Ａ）に示すように、単位ピッチＷ当りの接触面積（ゲート引出し部１３８と導電層１４０の接触面積）は、Ｗ×Ｐである。このＰは、第１トレンチ１４４ａの幅と半導体突出部１２０ａの幅の合計値である。即ち、第１実施例の半導体装置では、単位ピッチＷ当りで、Ｗ×（トレンチ幅＋半導体突出部の幅）の接触面積を確保できる。
このように、第１実施例の半導体装置によると、従来の半導体装置に比べて、ゲート部における接触面積を広く確保できる。従って、ゲート部における接触抵抗を低くできる。
【００３５】
また、第１実施例の半導体装置では、第１トレンチ１４４ａ内に形成されたゲート電極１３８ａは、第１トレンチ１４４ａの頂面よりも低い位置にある（図１（Ｄ）参照）。これにより、ゲート電極１３８ａは、第１トレンチ１４４ａの上側コーナー部Ｒ１に位置する半導体層１２０からゲート絶縁膜１３０ａの厚さより離れた位置にある。
第２トレンチ１４４ｂ内に形成されたゲート引出し部１３８ｂは、第２トレンチ１４４ａの頂面よりも低い位置にある（図１（Ｃ）参照）。これにより、ゲート引出し部１３８ｂは、第２トレンチ１４４ｂの上側コーナー部Ｒ２からゲート絶縁膜１３０ａの厚さより離れた位置にある。
配線層１４０は、ゲート引出し部１３８ｂの幅方向の中間部上に位置している（図１（Ｃ）参照）。これにより、配線層１４０は、第２トレンチ１４４ｂの上側コーナー部Ｒ２からゲート絶縁膜１３０ａの厚さより離れた位置にある。
トレンチ上側コーナー部Ｒ１，Ｒ２を覆うコーナー絶縁膜１３０ｂ，１３０ｄは、層間絶縁膜１３６によってさらに覆われている（図１（Ｄ）（Ｃ）参照）。
以上のような構成を有する第１実施例の半導体装置によると、トレンチ上側コーナー部Ｒ１，Ｒ２に位置する半導体層１２０を覆うコーナー絶縁膜１３０ｂ，１３０ｄの絶縁破壊の発生を抑制できる。従って、半導体装置を構成する絶縁膜の信頼性を向上できる。
【００３６】
次に、第１実施例のトレンチゲート型半導体装置の製造方法を説明する。
まず、半導体層１２０に図２に示すような各領域１２４，１２６，１２８，１２９を形成する。具体的には、まず、ｎ＋型の半導体基板（ドレイン領域に相当）１２４を用意する。その半導体基板１２４上にｎ−型エピタキシャル層（ドリフト領域に相当）１２６、ｐ型エピタキシャル層（ボディ領域に相当）１２８を順に成長させる。そのｐ型エピタキシャル層１２８の頂面側からｎ型不純物のイオン注入を行い、ウエル状のｎ＋型領域（ソース領域に相当）１２９を形成する。
【００３７】
次に、図３に示すように、半導体層１２０に複数の第１トレンチ１４４ａと複数の第２トレンチ１４４ｂを形成する。具体的には、半導体層１２０のうち、除去したくない部位上にマスクを配置する。その後、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等のドライエッチング（異方性エッチング）によって、マスクを配置していない部位の半導体層１２０を所定深さまで除去する。
【００３８】
次に、図４に示すように、半導体層１２０の表面を覆う絶縁膜１３０を形成する。具体的には、熱酸化法によって半導体層１２０（シリコン層）の表面部を酸化させてシリコン酸化膜からなる絶縁層１３０を形成する。
【００３９】
次に、図５に示すように、半導体層１２０の第１トレンチ１４４ａ内にゲート電極１３８ａを形成する。また、半導体層１２０の第２トレンチ１４４ｂ内にゲート引出し部１３８ｂを形成する。具体的には、半導体層１２０の表面（第１トレンチ１４４ａ，第２トレンチ１４４ｂを含む）に、ポリシリコンをＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等で積層する。次に、図６に示すように、積層したポリシリコンの不要部分をエッチングして除去する。これによると、ゲート電極１３８ａとゲート引き出し部１３８ｂを一括して形成できる。
【００４０】
次に、図７に示すように、半導体層１２０の表面を覆う絶縁膜１３０と、ゲート電極１３８ａと、ゲート引出し部１３８ｂ上に、層間絶縁膜１３６を形成する。具体的には、例えばＣＶＤ法等によってシリコン酸化膜やシリコン窒化膜等からなる層間絶縁膜１３６を積層する。
【００４１】
次に、図８に示すように、層間絶縁膜１３６にコンタクトホール１４６を形成する。このコンタクトホール１４６は、ゲート引出し部１３８ｂに後述する配線層１４０を接触させるためのものである。具体的には、層間絶縁膜１３６のうち、ゲート引出し部１３８ｂの幅方向の中間部上の部分をＲＩＥ等のドライエッチングにより除去する。これにより、層間絶縁膜１３６にコンタクトホール１４６が形成される。この結果、ゲート引出し部１３８ｂの幅方向の中間部の頂面が露出する。
【００４２】
次に、図９に示すように、ソース電極１４２と、配線層１４０を形成する。具体的には、ゲート引出し部１３８ｂが露出した部分と、半導体層１２０が露出した部分と、層間絶縁膜１３６上に、例えばスパッタリング法等によってアルミニウムや銅等の金属材料を積層する。次に、図１０に示すように、積層した金属材料の不要部分をエッチングして除去する。これにより、ソース電極１４２と、配線層１４０が形成される。
【００４３】
次に、図１に示すように、半導体層１２０の裏面にドレイン電極１２２を形成する。具体的には、スパッタリング法等によってアルミニウムや銅等の金属材料層１２２を半導体層１２０の裏面に形成する。
次に、熱処理工程（炉アニール等）を行う。これにより、ゲート引出し部１３８ｂと配線層１４０のコンタクト性が向上し、接触抵抗が低減される。また、イオン注入した不純物が活性化される。
【００４４】
（第２実施例）  第２実施例のトレンチゲート型半導体装置では、図１１（Ｃ）等に示すように、ゲート引出し部１３８ｂが、第２トレンチ１４４ｂ内に形成された部位から突出する突出部Ｋを有する。突出部Ｋの頂面は、図１１（Ｃ）等に示すように、層間絶縁膜１３６の頂面と同じ高さに位置している。突出部Ｋの奥行方向の長さは、配線層１４０の奥行方向の長さと同じである。突出部Ｋの頂面は、配線層１４０の底面に接触している。これらの点で、第１実施例の半導体装置と異なる。
【００４５】
次に、第２実施例のトレンチゲート型半導体装置の製造方法を説明する。
第２実施例の製造方法は、第１実施例の製造方法と図５に示す工程までは同様である。図５に示す工程以降の工程について、図１２〜図１５等を参照して説明する。図１２〜図１５は、図１１（Ａ）のＢ−Ｂ’線断面図に相当する。
図５に示すようにポリシリコン層１３８を積層した後、図１２に示すように、ポリシリコン層１３８の一部を除去して、突出部Ｋを形成する。具体的には、ポリシリコン層１３８のうち、突出部Ｋを形成したい部分上にマスクを配置する。その後、マスクをしていない部分をＲＩＥ等でドライエッチングする。これにより、突出部Ｋが形成される。
【００４６】
次に、図１３に示すように、層間絶縁膜１３６を形成する。図１３には、層間絶縁膜１３６のうち、の突出部Ｋが形成された部分上が盛り上がった状態が示されている。次に、図１４に示すように、突出部Ｋが露出するまで、層間絶縁膜１３６の一部を除去する。具体的には、ＣＭＰ法によって、層間絶縁膜１３６を研磨する。この研磨は、突出部Ｋの頂面が露出するまで行う。また、この研磨で、盛り上がっていた層間絶縁膜１３６の頂面を平坦化する。次に、図１５に示すように、ソース電極１４２と、配線層１４０を形成する。次に、図１１（Ｂ）に示すように、半導体層１２０の裏面にドレイン電極１２２を形成する。次に、熱処理工程（炉アニール等）を行う。
【００４７】
第２実施例では、ゲート引出し部１３８ｂに突出部Ｋを設けている。これにより、層間絶縁膜１３６をＣＭＰ法で研磨することで、ゲート引出し部１３８ｂ（突出部Ｋ）を露出させることが可能となった。即ち、第２実施例の製造方法によると、ゲート引出し部１３８ｂを露出させるために、第１実施例のようにプラズマを利用したドライエッチングを行わなくてもよい。よって、層間絶縁膜１３６をドライエッチングする際のプラズマによるダメージがゲート引出し部１３８ｂに加わることを回避できる。このため、ゲート部（ゲート引出し部１３８ｂ）の信頼性を向上できる。
【００４８】
また、図１７に示す従来の半導体装置では、幅の狭いゲート電極３８ａ上に突出部Ｋが形成されていた。よって、突出部Ｋの幅も狭くしなければならず、この結果、突出部Ｋの機械的強度が低いという問題があった。
また、突出部Ｋの形状を精度良く制御する必要性が特に大きかった。これは、突出部Ｋの形状が所望の形状から少しでも大きくなると、突出部Ｋとコーナー絶縁膜３０ｂの距離が非常に近くなり、コーナー絶縁膜３０ｂの絶縁破壊が生じ易くなってしまうからである。また、所望の形状から少しでも小さくなると、突出部Ｋの機械的強度がより低くなってしまうからである。さらに、先に述べた特許文献１に記載の方法では、この突出部Ｋを等方性エッチングで形成していたので、突出部Ｋの形状を精度良く制御する必要性が大きいにもかかわらず、精度良く制御するのが困難であった。
【００４９】
これに対し、第１及び第２実施例の半導体装置では、ゲート電極１３８ａの幅方向の長さよりも、奥行方向の長さが大幅に長いゲート引出し部１３８ｂ上に配線層１４０や突出部Ｋが形成されている。よって、配線層１４０や突出部Ｋの奥行方向の長さを大きくできる。このため、配線層１４０や突出部Ｋの機械的強度を高くできる。また、第２実施例では、突出部Ｋの形状が所望の形状から多少ずれても、コーナー絶縁膜１３０ｄや機械的強度に与える影響は少ない。但し、第２実施例では、この突出部Ｋをドライエッチング（異方性エッチング）で形成するので、突出部Ｋの形状を精度良く制御することが可能である。
【００５０】
また、特許文献１には、トレンチ内にポリシリコンからなる電極層を形成した後、その電極層上にさらにポリシリコンからなる突出部を形成する方法が示されている。この方法によると、ポリシリコン層の形成工程を２回行う必要がある。
これに対し、第１及び第２実施例の半導体装置では、ゲート電極１３８ａやゲート引出し部１３８ｂを構成するポリシリコン層の形成工程は１回である。よって、製造工程を簡素化できる。
【００５１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、ゲート電極１３８ａやゲート引出し部１３８ｂは、ポリシリコン以外の導電性材料で形成されていてもよい。配線層１４０は、金属材料以外の導電性材料で形成されていてもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【００５２】
【発明の効果】本発明によると、トレンチ上側コーナー部を覆う絶縁膜の絶縁破壊を生じにくくすることができる。従って、半導体装置を構成する絶縁膜（ゲート部の絶縁膜）の信頼性を向上できる。また、半導体装置の耐圧（ゲート部の耐圧）を向上できる。
また、本発明によると、ゲート部における接触抵抗を低くできる。このため、ゲート部の合計の抵抗成分を減少できる。従って、半導体装置の応答性を向上できる。
【図面の簡単な説明】
【図１】（Ａ）は第１実施例のトレンチゲート型半導体装置の平面図、（Ｂ）は（Ａ）のＢ−Ｂ’線断面図、（Ｃ）は（Ａ）のＣ−Ｃ’線断面図、（Ｄ）は（Ａ）のＤ−Ｄ’線断面図、（Ｅ）は（Ａ）のＥ−Ｅ’線断面図を示す。
【図２】第１実施例の半導体装置の製造方法の説明図を示す（１）。
【図３】第１実施例の半導体装置の製造方法の説明図を示す（２）。
【図４】第１実施例の半導体装置の製造方法の説明図を示す（３）。
【図５】第１実施例の半導体装置の製造方法の説明図を示す（４）。
【図６】第１実施例の半導体装置の製造方法の説明図を示す（５）。
【図７】第１実施例の半導体装置の製造方法の説明図を示す（６）。
【図８】第１実施例の半導体装置の製造方法の説明図を示す（７）。
【図９】第１実施例の半導体装置の製造方法の説明図を示す（８）。
【図１０】第１実施例の半導体装置の製造方法の説明図を示す（９）。
【図１１】（Ａ）は第２実施例のトレンチゲート型半導体装置の平面図、（Ｂ）は（Ａ）のＢ−Ｂ’線断面図、（Ｃ）は（Ａ）のＣ−Ｃ’線断面図、（Ｄ）は（Ａ）のＤ−Ｄ’線断面図、（Ｅ）は（Ａ）のＥ−Ｅ’線断面図を示す。
【図１２】第２実施例の半導体装置の製造方法の説明図を示す（１）。
【図１３】第２実施例の半導体装置の製造方法の説明図を示す（２）。
【図１４】第２実施例の半導体装置の製造方法の説明図を示す（３）。
【図１５】第２実施例の半導体装置の製造方法の説明図を示す（４）。
【図１６】第２実施例の半導体装置の製造方法の説明図を示す（５）。
【図１７】（Ａ）は従来のトレンチゲート型半導体装置の平面図、（Ｂ）は（Ａ）のＢ−Ｂ’線断面図、（Ｃ）は（Ａ）のＣ−Ｃ’線断面図、（Ｄ）は（Ａ）のＤ−Ｄ’線断面図を示す。
【図１８】トレンチ上側コーナー部付近の拡大断面図。
【符号の説明】
Ｒ１，Ｒ２：トレンチ上側コーナー部
１２０：半導体層
１３０ａ：ゲート絶縁膜
１３０ｂ，１３０ｄ：コーナー絶縁膜
１３６：層間絶縁膜
１３８ａ：ゲート電極
１３８ｂ：ゲート引出し部（第１導電層の一例）
１４０：配線層（第２導電層の一例）
１４４ａ：第１トレンチ
１４４ｂ：第２トレンチ
【図１】
2004193281.tif 000003
【図２】
2004193281.tif 000004
【図３】
2004193281.tif 000005
【図４】
2004193281.tif 000006
【図５】
2004193281.tif 000007
【図６】
2004193281.tif 000008
【図７】
2004193281.tif 000009
【図８】
2004193281.tif 000010
【図９】
2004193281.tif 000011
【図１０】
2004193281.tif 000012
【図１１】
2004193281.tif 000013
【図１２】
2004193281.tif 000014
【図１３】
2004193281.tif 000015
【図１４】
2004193281.tif 000016
【図１５】
2004193281.tif 000017
【図１６】
2004193281.tif 000018
【図１７】
2004193281.tif 000019
【図１８】
2004193281.tif 000020