(57)【要約】【課題】表示装置の大型化及び高解像度化に伴って書き込み時間不足が生じる。【解決手段】本発明は、１列毎にｘ本のデータ線（ｘは４以上の自然数）を配置し、該ｘ本のデータ線の各々を介してｘ個の画素に映像信号を同時に供給することが可能な表示装置及びその駆動方法を提供する。本発明は、従来点順次駆動では１画素毎に信号を供給していたところをｘ個の画素に同時に映像信号を供給することを可能とし、さらに従来線順次駆動では１列目から最終列目（ここでは最終列はｎ列とおく）までのｎ個の画素に信号を供給していたところを（ｘ×ｎ）個の画素に同時に映像信号を供給することを可能とした表示装置およびその駆動方法を提供する。これにより、本発明では、画素に対する映像信号の書き込み時間を従来比ｘ倍とすることが可能となる。【選択図】　図１
2004077567.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が配置された画素部を有し、
前記画素部には１列毎に４本以上のデータ線が配置されていることを特徴とする表示装置。
【請求項２】
複数の画素が配置された画素部を有し、
前記複数の画素の各々には２本以上のデータ線が配置されていることを特徴とする表示装置。
【請求項３】
請求項２において、
前記画素はスイッチング用素子と発光素子を備え、
前記スイッチング用素子は、前記２本以上のデータ線のうち、画素毎に定められたいずれか１本のデータ線に接続し、他のデータ線には接続しないことを特徴とする表示装置。
【請求項４】
列方向に複数本のデータ線及び行方向に複数本の走査線、並びに各々が発光素子を有する複数の画素がマトリクス状に配置された表示装置であって、
前記複数本のデータ線のうち１列毎にｘ本のデータ線（ｘは４以上の自然数）が配置され、前記複数本の走査線のうち１行毎に１本の走査線が配置され、
前記複数本の走査線のうち、ｘ本の走査線を同時に選択するｙ個の走査ドライバ（ｙは１以上の自然数）と、
１列毎に配置された前記ｘ本のデータ線の各々を介して前記複数の画素から選択されたｘ個の画素に同時に信号を供給するｘ個のデータドライバとを有することを特徴とする表示装置。
【請求項５】
１列毎に配置されたｘ本のデータ線（ｘは４以上の自然数）及び１列毎に配置された１本の走査線、並びに前記データ線と前記走査線の交点に配置され各々が発光素子を有する複数の画素がマトリクス状に複数配置された表示装置であって、
前記複数本の走査線のうち、ｘ本の走査線を同時に選択するｙ個の走査ドライバ（ｙは１以上の自然数）と、
１列毎に配置された前記ｘ本のデータ線の各々を介して前記複数の画素から選択されたｘ個の画素に同時に信号を供給するｘ個のデータドライバを有することを特徴とする表示装置。
【請求項６】
請求項４又は５において、
前記ｘ個のデータドライバの各々は、それぞれ独立に動作する複数のシフトレジスタと、前記複数のシフトレジスタの各々に対応したサンプリング回路を有することを特徴とする表示装置。
【請求項７】
請求項４又は５において、
前記ｘ個のデータドライバの各々は、それぞれ独立に動作する複数のシフトレジスタと、前記複数のシフトレジスタの各々に対応した第１ラッチ及び第２ラッチ並びにサンプリング回路を有することを特徴とする表示装置。
【請求項８】
請求項３乃至５のいずれか一項において、
前記発光素子はＯＬＥＤであることを特徴とする表示装置。
【請求項９】
請求項４又は５において、
前記複数の画素並びに前記ｙ個の走査ドライバ及び前記ｘ個のデータドライバは同じ絶縁体上に形成されることを特徴とする表示装置。
【請求項１０】
請求項４又は５において、
前記画素には、前記発光素子の電流値を制御する駆動用トランジスタ及び前記画素に対するビデオ信号の入力を制御するスイッチ用トランジスタ、並びに前記ビデオ信号を保持する容量体を有することを特徴とする表示装置。
【請求項１１】
請求項４又は５において、
前記画素には、前記発光素子の電流値を制御する駆動用トランジスタ及び前記画素に対するビデオ信号の入力を制御するスイッチ用トランジスタ、並びに前記ビデオ信号を保持する容量体及び前記容量体に保持された電荷を放電する消去用トランジスタを有することを特徴とする表示装置。
【請求項１２】
列方向の複数本のデータ線及び行方向の複数本の走査線、並びに各々が発光素子を有する複数の画素がマトリクス状に配置され、
前記複数本のデータ線のうち１列毎にｘ本のデータ線（ｘは２以上の自然数）が配置され、前記複数本の走査線のうち１行毎に１本の走査線が配置された表示装置の駆動方法であって、
１フレーム期間は、複数のサブフレーム期間を有し、
前記複数のサブフレーム期間の各々は、書き込み期間及び発光期間、又は書き込み期間及び発光期間並びに消去期間を有し、
前記書き込み期間において、ｙ個の走査ドライバ（ｙは１以上の自然数）によりｘ本の走査線は同時に選択され、且つｘ個のデータドライバにより１列毎に配置された前記ｘ本のデータ線の各々を介して前記複数の画素から選択されたｘ個の画素に信号が同時に供給されることを特徴とする表示装置の駆動方法。
【請求項１３】
１列毎に配置されたｘ本のデータ線及び１列毎に配置された１本の走査線、並びに前記データ線と前記走査線の交点に配置され発光素子を有する画素がマトリクス状に複数配置された表示装置の駆動方法であって、
１フレーム期間は、複数のサブフレーム期間を有し、
前記複数のサブフレーム期間の各々は、書き込み期間及び発光期間、又は書き込み期間及び発光期間並びに消去期間を有し、
前記書き込み期間において、ｙ個の走査ドライバ（ｙは１以上の自然数）によりｘ本の走査線は同時に選択され、且つｘ個のデータドライバにより１列毎に配置された前記ｘ本のデータ線の各々を介して前記複数の画素から選択されたｘ個の画素に信号が同時に供給されることを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は発光素子を用いた表示装置に係り、特に大型で高解像度の表示装置の技術分野に属する。
【０００２】
【従来の技術】
近年、画像の表示を行う表示装置の重要性はますます高まってきている。現在表示装置としては、液晶素子を用いて画像の表示を行う液晶表示装置が、高画質、薄型、軽量などの利点を活かして幅広く用いられている。またその他の表示装置として、有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子を用いた表示装置（発光装置）の開発も進められている。ＯＬＥＤを用いた発光装置（ＯＬＥＤ表示装置）は、既存の液晶表示装置がもつ上記利点の他、応答速度が速く動画表示に優れ、視野特性が広いなどの特徴を有し、大きく注目されている。発光装置に採用される代表的な発光素子であるＯＬＥＤは、導電性の陽極と陰極の間に、単層ないし積層の薄膜を有する構造をしており、この薄膜の一部又は全部の層に有機材料が含まれるものである。有機発光ダイオードの輝度とその電流値は正比例の関係を満たすのが通例である。
【０００３】
以下において、発光装置は発光素子（例えばＯＬＥＤ）と少なくとも２つのトランジスタを有する画素をマトリクス状に複数有するものとする。画素において、発光素子と直列に接続されたトランジスタであって、発光素子の輝度を制御するものは、駆動用トランジスタと表記する。画素の制御には、電圧又は電流形式の映像信号が用いられるが、電圧形式の信号を用いる場合には、通常信号電圧を駆動用トランジスタのゲート電極に入力し、該駆動用トランジスタを用いて発光素子の輝度を制御する。電流形式の信号を用いる場合には、所定の信号電流に相当する電流を駆動用トランジスタから発光素子に供給することで、該発光素子の輝度を制御する。なお映像信号が電圧形式と電流形式のどちらにも関わらず、アナログ値の信号を用いる場合（以下アナログ駆動と称する）と、ディジタル値の信号を用いる場合（以下ディジタル駆動と称する）がある。ディジタル駆動の場合には、中間階調を時間比の形で表現する時分割駆動（例えば特開２００１−５４２６号公報）や面積比の形で表現する面積階調駆動（例えば特願２００１−３８２５３０号参照）と組み合わせることが出来る。ＯＬＥＤの応答速度は液晶等に比較して高速であるため、ディジタル駆動の時分割駆動に好適である。
【０００４】
ここで従来のマトリクス表示を行う表示装置の画素部及び駆動回路の概略を図７に示す。画素部は、水平走査が行われる行方向に配置された複数の走査線及び行に直交する列方向に配置された複数のデータ線、並びにマトリクス状に配置された複数の画素から構成される。このように、画素部には複数の画素が規則的に配置され、さらに１行毎に１本の走査線、１列毎に１本のデータ線が配置される。
【０００５】
【発明が解決しようとする課題】
フレーム周波数が一定であれば、画素部の高解像度化に伴い、１水平走査期間は短くなる。例えば、フレーム周波数が６０Ｈｚで、画素数がＳＸＧＡ規格（１２８０×１０２４）ならば、１水平走査期間は１６μｓｅｃ．程度となる。このような場合、画素に対する映像信号の書き込み時間を確保することは容易でない。特に配線に対する寄生容量が大きくなる大型画面の表示装置の場合、この傾向は顕著である。
【０００６】
具体的な場合を検討してみる。まず映像信号が電流値形式か電圧値形式かを問わず、ディジタル時分割階調の場合を考える。例えば、１フレームを１５サブフレーム程度に分割して時分割駆動を行う場合、画素数がＳＸＧＡ規格（１２８０×１０２４）の場合の１水平走査期間は代表的には１μｓｅｃ．以下となり、書き込み時間は不足する。
次に、電流値形式の映像信号を用いるアナログ駆動の場合を考える。発光素子に供給する映像信号電流が小さい低輝度階調を表示するときには、書き込み速度が著しく遅くなり、現実的に書き込み時間は不足する。
【０００７】
本発明は上述の課題を鑑みてなされたものであり、表示装置の大型化及び高解像度化に伴って生じる書き込み時間不足を解消した表示装置及びその駆動方法を提供することを課題とする。特に本発明は、ディジタル時分割駆動やアナログ駆動で電流値形式の映像信号を用いる場合において顕著な書き込み時間不足を解消した表示装置及びその駆動方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は、１列毎にｘ本のデータ線（ｘは４以上の自然数）を配置し、該ｘ本のデータ線の各々を介してｘ個の画素に映像信号を同時に供給することが可能な表示装置及びその駆動方法を提供する。本発明は、従来点順次駆動では１画素毎に信号を供給していたところをｘ個の画素に同時に映像信号を供給することを可能とし、さらに従来線順次駆動では１列目から最終列目（ここでは最終列はｎ列とおく）までのｎ個の画素に信号を供給していたところを（ｘ×ｎ）個の画素に同時に映像信号を供給することを可能とした表示装置およびその駆動方法を提供する。これにより、本発明では、画素に対する映像信号の書き込み時間を従来比ｘ倍とすることが可能となる。
【０００９】
本発明は、列方向に複数本のデータ線及び行方向に複数本の走査線、並びに各々が発光素子（代表的には有機発光ダイオード、ＯＬＥＤ）を有する複数の画素がマトリクス状に配置された表示装置であって、
前記複数本のデータ線のうち１列毎にｘ本のデータ線（ｘは４以上の自然数）が配置されることを特徴とする。
【００１０】
データドライバを上下各々に配置し、画面上半分の画素と画面下半分の画素とを独立に動作させて映像信号を書きこむ場合（以下、上下分割駆動と称する）にも本発明を適用することができる。この場合、上下合わせると、１列あたりのデータ線の本数は（２×ｘ）本（ｘは２以上の自然数）とすることができる。
【００１１】
上記構成を有する本発明は、表示装置の大型化及び高精細化に伴って生じる書き込み時間不足を解消した表示装置及びその駆動方法を提供する。特に本発明は、ディジタル時分割駆動やアナログ駆動で電流値形式の信号を用いる場合において顕著な書き込み時間不足を解消した表示装置及びその駆動方法を提供する。
【００１２】
【発明の実施の形態】
（実施の形態１）
本発明について、図１〜３、８、９、１３、１４を用いて説明する。
【００１３】
最初に本発明の表示装置の構成例について図１を用いて説明する。表示装置は、基板１１上に形成された画素部Ｅを有し、さらに該画素部Ｅの周辺に配置されたデータドライバ（ここでは４つのデータドライバＡ〜Ｄ）及び走査ドライバ（８つの走査ドライバＦ１〜Ｉ１、Ｆ２〜Ｉ２）を有する。画面上半分の画素Ｅ−１はＡ、Ｆ１、Ｆ２、画面上半分の画素Ｅ−２はＢ、Ｇ１、Ｇ２により駆動される。同様に画面下半分の画素Ｅ−３はＣ、Ｈ１、Ｈ２、画面下半分の画素Ｅ−４はＤ、Ｉ１、Ｉ２により駆動される。
なお本形態では上下分割駆動を前提としているが、この上下分割駆動は本発明の実施に必須ではない。しかしながら、本発明と組み合わせることで、画素に対する映像信号の書き込み時間の確保はより効果的に行われる。
【００１４】
データドライバＡ〜Ｄ及び走査ドライバＦ１〜Ｉ１、Ｆ２〜Ｉ２にはＦＰＣ１２を介して外部より信号が供給される。なお上記ドライバは基板１１上に形成してもよいし、別ＩＣとして外部に配置してもよい。また上記ドライバの個数は特に限定されず、画素の構成等に応じて設定することができる。但し、データドライバの個数は、１列毎に配置されたデータ線の本数と同じであることが好ましい。またここでは画素部Ｅを４つの領域Ｅ−１〜Ｅ−４に大別したが、本発明はこれに限定されず、いくつの領域に大別してもよい。
【００１５】
なお表示装置とは、発光素子を有する画素部及び駆動回路を基板とカバー材との間に封入したパネル、前記パネルにＩＣ等を実装したモジュール、パソコンのモニターとして用いられるディスプレイなどを範疇に含む。つまり表示装置とは、パネル、モジュール及びディスプレイなどの総称に相当する。
【００１６】
画素部Ｅの構成例についてここでは４つの形態について説明するが、まず第１の構成について図１３（Ａ）を用いて説明する。図１３（Ａ）において、画素部Ｅには複数の画素がマトリクス状に配置され、さらに各画素を列方向に２本のデータ線、各画素を行方向に１本の走査線が通っている。本形態では、画素部が中央で分割され、画面上半分にはデータ線ＳＡ、ＳＢが配置され、画面下半分にはデータ線ＳＣ、ＳＤが配置される。そして、データ線ＳＡに接続した画素をＥ−１、データ線ＳＢに接続した画素をＥ−２、データ線ＳＣに接続した画素をＥ−３、データ線ＳＤに接続した画素をＥ−４と表記する。つまり画素Ｅ−１はデータドライバＡ、画素Ｅ−２はデータドライバＢ、画素Ｅ−３はデータドライバＣ、画素Ｅ−４はデータドライバＤにそれぞれ制御される。
【００１７】
そして画面の左側には走査ドライバＦ１〜Ｉ１が配置され、画面の右側には走査ドライバＦ２〜Ｉ２が配置される。そして画素Ｅ−１の選択は、走査ドライバＦ１及びＦ２によって画面の左側及び右側の両方の方向から行われる。その他の画素Ｅ−２〜Ｅ−４も同様である。
なお走査ドライバは、必ずしも画面の両側に配置しなくてもよいが、画面の両側に配置することで、片側の場合に比べて画素の選択速度を向上させることができる。そのため、特に負荷が重くなる大画面の高解像度の表示装置では、走査ドライバは画面の両側に配置することが望ましい。
上記構成を有する本発明は、大型画面の表示装置に顕著である、配線に対する寄生容量が大きいために生ずる書き込み時間不足を解消することができる。
【００１８】
ここで、画素部Ｅの画面上半分には（ｉ×ｊ）個の画素、画面下半分には（ｎ×ｍ）個の画素が配置されると仮定し、座標（ｉ，ｊ−１）、（ｉ，ｊ）、（ｎ，ｍ−１）、（ｎ，ｍ）に配置された４つの画素Ｅ−１〜Ｅ−４の構成について、図１３（Ｂ）（Ｃ）を用いて説明する。なお画素の回路構成は自由に設計可能であるため、図中、画素内にはスイッチング用素子と発光素子のみを示す。
図１３（Ｂ）（Ｃ）に示す４つの画素の各々は、異なるデータ線ＳＡ〜ＳＤに制御される。そのため、画素Ｅ−１〜Ｅ−４を制御する４本の走査線Ｇ（ｊ−１）〜Ｇｊ、Ｇ（ｍ−１）〜Ｇｍは同時に選択することが可能となり、その結果４つの画素には同じタイミングで信号を書き込むことが可能となる。そうすると、従来点順次駆動ならば１画素毎に信号を供給していたところをｘ個の画素に同時に信号を供給することが可能となり、さらに従来線順次駆動ならば１列目から最終列目（ここでは最終列はｎ列とおく）までのｎ個の画素に同時に信号を供給していたところを（ｘ×ｎ）個の画素に同時に信号を供給することが可能となる。本構成により、画素に対する書き込み時間を向上させることが可能となり、書き込み時間不足を解消することができる。
なお図１３（Ｃ）は、隣接する画素間において、走査線を共通にした場合を示す。本発明は、１列に複数本の信号線を配置するため、開口率の向上のために、隣接する画素同士で走査線を共有してもよい。
【００１９】
次いで第２の構成について、図２を用いて説明する。図２において、画素部Ｅには複数の画素がマトリクス状に配置され、さらに各画素を列方向に４本のデータ線、各画素を行方向に１本の走査線が通っている。そしてここでは、１列に配置された４本のデータ線をＳＡ〜ＳＤと表記し、上記の形態と同様に、データ線ＳＡに接続した画素をＥ−１、データ線ＳＢに接続した画素をＥ−２、データ線ＳＣに接続した画素をＥ−３、データ線ＳＤに接続した画素をＥ−４と表記する。
【００２０】
次いで、座標（ｉ．ｊ）〜（ｉ，ｊ＋３）に配置された４つの画素Ｅ−１〜Ｅ−４の構成例について、図２（Ｂ）（Ｃ）を用いて図示する。図２（Ｂ）（Ｃ）に示す４つの画素の各々は、異なるデータ線ＳＡ〜ＳＤに制御される。そのため、画素Ｅ−１〜Ｅ−４は同時に選択することが可能となり、その結果４つの画素には同じタイミングで信号を書き込むことが可能となる。
【００２１】
次いで第３の構成について、図８を用いて説明する。図８（Ａ）において、画素部Ｅには複数の画素がマトリクス状に配置され、さらに各画素を列方向に２本のデータ線、各画素を行方向に１本の走査線が通っている。本形態では、画素部が中央で分割され、画面上半分にはデータ線ＳＡ，ＳＢ、画面下半分にはＳＣ、ＳＤが配置される。
そして、データドライバＡに制御されるデータ線をＳＡ、データドライバＢに制御されるデータ線をＳＢ、データドライバＣに制御されるデータ線をＳＣ、データドライバＤに制御されるデータ線をＳＤと表記する。また上記第１、第２の形態と同様に、データ線ＳＡに接続した画素をＥ−１、データ線ＳＢに接続した画素をＥ−２、データ線ＳＣに接続した画素をＥ−３、データ線ＳＤに接続した画素をＥ−４と表記する。つまり画素Ｅ−１はデータドライバＡ、画素Ｅ−２はデータドライバＢ、画素Ｅ−３はデータドライバＣ、画素Ｅ−４はデータドライバＤにそれぞれ制御される。
【００２２】
ここで、画素Ｅ−１〜Ｅ−４の構成について、図８（Ｂ）（Ｃ）に示す。図８（Ｂ）（Ｃ）に示す４つの画素の各々は、異なるデータ線ＳＡ〜ＳＤに制御される。そのため、画素Ｅ−１〜Ｅ−４は同時に選択することが可能となり、その結果４つの画素には同じタイミングで信号を書き込むことが可能となる。
【００２３】
次いで第４の構成について、図１４を用いて説明する。図１４において、画素部Ｅには複数の画素がマトリクス状に配置され、さらに各画素を列方向に４本のデータ線、各画素を行方向に１本の走査線が通っている。そしてここでは、１列に配置された４本のデータ線をＳＡ〜ＳＤと表記し、上記の形態と同様に、データ線ＳＡに接続した画素をＥ−１、データ線ＳＢに接続した画素をＥ−２、データ線ＳＣに接続した画素をＥ−３、データ線ＳＤに接続した画素をＥ−４と表記する。つまり画素Ｅ−１はデータドライバＡ、画素Ｅ−２はデータドライバＢ、画素Ｅ−３はデータドライバＣ、画素Ｅ−４はデータドライバＤにそれぞれ制御される。
【００２４】
ここで、画素Ｅ−１からＥ−４の構成について、図１４（Ｂ）（Ｃ）に示すＥ−１〜Ｅ−４の４つの画素の各々は、異なるデータ線ＳＡ〜ＳＤに制御される。そのため、画素Ｅ−１〜Ｅ−４は同時に選択することが可能となり、その結果４つの画素には同じタイミングで信号を書き込むことが可能となる。
【００２５】
次いで、上記の第１〜第４の構成の走査方法の例について、図９を用いて説明する。図８に示した第３の構成については図９（Ａ）、図１３に示した第１の構成については図９（Ｂ）、また図２、１４に示した第２及び第４の構成については図９（Ｃ）を用いて説明する。
【００２６】
図１３に示した第１の構成では、画素部を１行目からｍ／２行目までと、（ｍ／２＋１）行目から最終行目（ここではｍ行とする）までの２つの領域に大別する。１行目から（ｍ／２＋１）行目に配置された画素のうち、奇数行目に配置された画素は走査ドライバＦ、偶数行目に配置された画素は走査ドライバＧに制御される。（ｍ／２＋１）行目から最終行目に配置された画素のうち、奇数行目に配置された画素は走査ドライバＨ、偶数行目に配置された画素は走査ドライバＩに制御される。そして、走査ドライバＦにより１行目からｍ／２行目の方向に画素が走査され、同じタイミングで走査ドライバＧによりｍ／４行目からｍ／２行目の方向に画素が走査される。
【００２７】
図２、１４に示した第２及び第４の構成では、複数の画素のうち、ｍ行目、（ｍ＋１）行目、（ｍ＋２）行目、（ｍ＋３）行目に配置された画素に大別する。そして、ｍ行目に配置された画素は走査ドライバＦ、（ｍ＋１）行目に配置された画素は走査ドライバＧ、（ｍ＋２）行目に配置された画素は走査ドライバＨ、（ｍ＋３）行目に配置された画素は走査ドライバＩに制御される。
【００２８】
図８に示した第３の構成では、画素部を１行目から最終行目（ここではｍ行とする）まで４つの領域に大別し、１行目からｍ／４行目に配置された画素は走査ドライバＦ、（ｍ／４＋１）行目からｍ／２行目までに配置された画素は走査ドライバＧ、（ｍ／２＋１）行目から（３×ｍ）／４行目までに配置された画素は走査ドライバＨ、｛（３×ｍ）／４＋１｝行目から最終行目までに配置された画素は走査ドライバＩに制御される。つまり、１行目からｍ／４行目に配置された画素が走査ドライバＦにより走査され、同じタイミングで（ｍ／４＋１）行目からｍ／２行目に配置された画素が走査ドライバＧにより走査される。ｍ／２行目から（３×ｍ）／４行目が走査ドライバＨにより走査され、｛（３×ｍ）／４＋１｝行目から最終行目までに配置された画素が走査ドライバＩにより走査される。
【００２９】
次いで、データドライバの構成例について説明する。ここではデータドライバＡを例に挙げて、図３を用いて説明する。データドライバは複数の領域に大別し、各々を並行して動作させる。ここでは、Ａ−１〜Ａ−８の８個に大別されるとする。仮に画素数がカラーＳＸＧＡの場合には、Ａ−１〜Ａ−８の各々には（１６０×（ＲＧＢ））本のデータ線が接続される。
そして、データドライバが点順次駆動を行う場合には、データドライバＡ−１〜Ａ−８の各々はシフトレジスタＳＲ１〜ＳＲ４０とサンプリング回路ＳＭＰ１〜ＳＭＰ４０を有する。またデータドライバが線順次駆動を行う場合には、データドライバＡ−１〜Ａ−８の各々は、シフトレジスタＳＲ１〜ＳＲ４０及び第１ラッチＬ１−１〜Ｌ１−４０、並びに第２ラッチＬ２−１〜Ｌ２−４０を有する。仮に画素数がＳＸＧＡの場合には、ＳＭＰ１〜ＳＭＰ４０の各々には（４×（ＲＧＢ））本のデータ線が接続される。
【００３０】
ここで、図３（Ｂ）のデータドライバの動作を簡単に説明する。このデータドライバは点順次駆動用で、映像信号が電圧形式のアナログ駆動の場合に適している。シフトレジスタＳＲ１〜ＳＲ４０の各々は、フリップフロップ回路（ＦＦ）やデコーダ等を複数列用いて構成され、クロック（Ｓ−ＣＬＫ）やスタートパルス（Ｓ−ＳＰ）のタイミングに従って、順次サンプリングパルスを出力し、該サンプリングパルスをサンプリング回路ＳＭＰ１〜ＳＭＰ４０に供給する。サンプリング回路ＳＭＰ１〜ＳＭＰ４０にはビデオ信号が入力されており、入力されるサンプリングパルスのタイミングに従って、該サンプリング回路ＳＭＰ１〜ＳＭＰ４０に入力されたビデオ信号はデータ線ＳＡ１〜ＳＡ１６０に出力される。
【００３１】
次いで、図３（Ｃ）のデータドライバの動作を簡単に説明する。このデータドライバは線順次駆動用で、ディジタル時分割駆動の場合に適している。シフトレジスタは、上述したように順次サンプリングパルスを出力し、該サンプリングパルスはサンプリング回路ＳＭＰ１〜ＳＭＰ４０（第１ラッチＬ１−１〜Ｌ１−４０）に供給される。サンプリング回路ＳＭＰ１〜ＳＭＰ４０には、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。サンプリング回路ＳＭＰ１〜ＳＭＰ４０において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、第２ラッチＬ２−１〜Ｌ２−４０にラッチパルスが入力され、第１ラッチＬ１−１〜Ｌ１−４０に保持されていたビデオ信号は、一斉に第２ラッチＬ２−１〜Ｌ２−４０に転送される。そうすると、第２ラッチＬ２−１〜Ｌ２−４０に保持されていたビデオ信号は、１行分がサンプリング回路ＳＭＰ１〜ＳＭＰ４０を介して同時にデータ線ＳＡ１〜ＳＡ１６０に入力される。そして第２ラッチＬ２−１〜Ｌ２−４０に保持されたビデオ信号がデータ線ＳＡ１〜ＳＡ１６０に入力されている間、シフトレジスタＳＲ１〜ＳＲ４０においては再びサンプリングパルスが出力される。以後この動作を繰り返す。
【００３２】
ここで前記サンプリング回路ＳＭＰ１〜ＳＭＰ４０のタイミングチャートを図３（Ｃ）に示す。図３（Ｃ）に示すように、ＳＭＰ１〜ＳＭＰ４０の各々に配置された複数本のデータ線では、同時にビデオ信号の取り込みを行う。
【００３３】
本実施形態のように、画素数ＳＸＧＡで、１５サブフレームの時分割駆動を表示する場合、データドライバのクロック周波数を５ＭＨｚとしたとき、１水平走査期間を４μｓｅｃ以上とすることも可能となり、充分に実用可能である。
【００３４】
次いで走査線ドライバの例について図３（Ｅ）を用いて説明する。この走査ドライバは、シフトレジスタ３１０、バッファ３１１を有する。動作を簡単に説明すると、シフトレジスタ３１０は、上述したように順次サンプリングパルスを出力する。その後バッファ３１１で増幅されたサンプリングパルスは、走査線に入力されて１行ずつ選択状態にしていく。そして選択された走査線によって制御される画素には、順にデータ線からビデオ信号が書き込まれる。なおシフトレジスタ３１０とバッファ３１１の間にはレベルシフタを配置した構成にしてもよい。レベルシフタを配置することによって、ロジック回路部とバッファ部の電圧振幅を変えることが出来る。
【００３５】
上記構成を有する本発明は、表示装置の大型化及び高精細化に伴って生じる書き込み時間不足を解消した表示装置及びその駆動方法を提供する。特に本発明は、ディジタル時分割駆動やアナログ駆動で電流値形式の信号を用いる場合において顕著な書き込み時間不足を解消した表示装置及びその駆動方法を提供する。
【００３６】
（実施の形態２）
本実施の形態では、画素部Ｅのｉ列ｊ行目に配置された画素について、代表的な構成例をいくつか挙げて、その構成を図４（Ａ）（Ｂ）、図１０（Ａ）〜（Ｄ）を用いて説明する。図１０（Ａ）は、画素回路の一般的な表現をしたものであり、具体例としては、電圧形式の映像信号の場合は、図４（Ａ）（Ｂ）など、電流形式の映像信号の場合は図１０（Ｂ）〜（Ｄ）などが挙げられる。
【００３７】
図４（Ａ）（Ｂ）において、スイッチ用トランジスタ３０６のゲート電極は走査線Ｇｊに接続され、第１のソース・ドレイン電極は信号線Ｓｉに接続され、第２のソース・ドレイン電極は駆動用トランジスタ３０７のゲート電極に接続されている。駆動用トランジスタ３０７の第１のソース・ドレイン電極は電源線Ｖｉに接続され、第２のソース・ドレイン電極は発光素子３０８の一方の電極に接続されている。発光素子３０８の他方の電極は電源線Ｃｊに接続されている。
【００３８】
また図４（Ｂ）において、スイッチ用トランジスタ３０６と消去用トランジスタ３０９とは直列に接続され、信号線Ｓｉと電源線Ｖｉの間に配置されている。消去用トランジスタ３０９のゲート電極は走査線Ｒｊに接続されている。ここでは、駆動用トランジスタ３０７の第２のソース・ドレイン電極に接続された発光素子３０８の一方の電極を画素電極と呼び、電源線Ｃｊに接続された他方の電極を対向電極と呼ぶ。
【００３９】
図４（Ａ）（Ｂ）において、スイッチ用トランジスタ３０６は、映像信号の画素への入力を制御する機能を有する。スイッチ用トランジスタ３０６はスイッチとしての機能を有していれば良いので、その導電型は特に限定されない。ｎチャネル型及びｐチャネル型のいずれも用いることができる。
【００４０】
また図４（Ａ）（Ｂ）において、駆動用トランジスタ３０７は、発光素子３０８の発光を制御する機能を有する。駆動用トランジスタ３０７の導電型は特に限定されないが、駆動用トランジスタ３０７がｐチャネル型であるとき、画素電極が陽極となり、対向電極が陰極となるのが好ましい。逆に駆動用トランジスタ３０７がｎチャネル型であるとき、画素電極が陰極となり、対向電極が陽極となるのが好ましい。
【００４１】
図４（Ｂ）において、消去用トランジスタ３０９は、発光素子３０８の発光を停止せしめる機能を有する。消去用トランジスタ３０９はスイッチとしての機能を有していれば良いので、その導電型は特に限定されない。
【００４２】
上記図４（Ａ）（Ｂ）に示した画素では、電圧の形式の信号が駆動用トランジスタ３０７のゲート電極に入力され、その駆動用トランジスタ３０７のドレイン電流が発光素子３０８に供給される。
【００４３】
続いては、図１０（Ａ）に示すように、画素内に電流源３１２を配置し、該電流源３１２から所定の電流が発光素子３０８に供給される画素について説明する。前記電流源３１２は、信号線からビデオ信号が供給され、電源線から電流が供給され、制御線から制御信号が供給される。
【００４４】
図１０（Ｂ）において、トランジスタ３１３、３１４は、画素への信号の入力を制御する機能を有する。トランジスタ３１５のゲート・ソース間電圧は容量素子３１７によって所定の電圧に保持されているため、トランジスタ３１５は所定のドレイン電流を流す能力を有する。トランジスタ３１６は、発光素子３０８とトランジスタ３１５との導通を制御しており、トランジスタ３１６がオンであるとき、トランジスタ３１５のドレイン電流が発光素子３０８に供給される。図１０（Ｂ）の回路は、画素へ入力した信号電流を、トランジスタ３１５を使って忠実に再現して、発光素子３０８に供給できる利点がある。但し、発光素子に供給する電流と、信号電流とを異なる値に出来ないのが難点である。
【００４５】
図１０（Ｃ）において、トランジスタ３１８は、画素への信号の入力を制御する機能を有する。トランジスタ３１９、３２０はカレントミラー回路を構成し、トランジスタ３１９、３２０のゲート・ソース間電圧は容量素子３２２によって所定の電圧に保持されているため、トランジスタ３１９、３２０は所定のドレイン電流を流す能力を有する。トランジスタ３２１は、トランジスタ３２０のゲートとトランジスタ３１９のドレインの間に配置される。図１０（Ｃ）の回路は、トランジスタ３１９と３２０とのサイズ比を変化させることにより、発光素子３０８に供給する電流と信号電流との比を自由に設定できるのが利点である。しかし、トランジスタ３１９と３２０の特性が等しくないと、トランジスタ３２０により発光素子３０８に供給される電流が、画素毎に変わってしまい、表示ムラとして視認されてしまう難点がある。
【００４６】
図１０（Ｄ）において、トランジスタ７１〜７５は、画素への信号の入力を制御する機能を有する。画素へ信号を書き込むときには、トランジスタ７１〜７８をオンにして、トランジスタ７９、８５をオフにする。逆に発光素子３０８に電流を供給するときには、トランジスタ７１〜７８をオフにして、トランジスタ７９、８５をオンにする。図１０（Ｄ）の回路は、図１０（Ｂ）（Ｃ）の回路の双方の利点を持つ。
【００４７】
画素に配置されるトランジスタは、ゲート電極が１本のシングルゲート構造だけではなく、ゲート電極が２本のダブルゲート構造やゲート電極が３本のトリプルゲート構造などのマルチゲート構造を有していてもよい。またゲート電極が半導体の上部に配置されたトップゲート構造、ゲート電極が半導体の下部に配置されたボトムゲート構造のいずれの構造を有していてもよい。また図４（Ａ）（Ｂ）に示す画素は、トランジスタ３０７のソース・ゲート間の容量結合が大きいことを前提に、容量素子を明示していないが、本発明はこれに限定されずトランジスタ３０７のゲート・ソース間電圧を保持する容量素子を配置してもよい。また発光素子３０８とは、陽極及び陰極、並びに前記陽極と前記陰極との間に発光層が挟まれた構造を有する。前記発光層は、有機材料、カーボンナノライトなどの無機材料及びバルク材料などから選択された１つ又は複数の材料により構成される。
【００４８】
なお隣接した画素同士で電源線Ｖｉを共有してもよい。つまり、必ずしも１列単位で電源線を設ける必要はなく、隣接する列同士で同一の電源線を共有することが出来る。本発明は、１列に複数本の信号線を配置するため、隣接する列同士で電源線を共有することは、開口率の向上に役立つ。
【００４９】
但し、カラー表示を行う表示装置においては、１画素に配置されたＲＧＢの各色に対応した各画素は、ＲＧＢの各材料の電流密度やカラーフィルタなどの透過率の相違により、同じ電圧を印加しても発せられる光の輝度は異なってしまうことがある。そのため、この場合には各色に対応した電源線を配置し、各色で電位を設定するようにしてもよい。なお本発明では、ＲＧＢ１組を１画素と称するのではなく、Ｒだけで１画素、Ｇだけで１画素、Ｂだけで１画素と称することにする。
【００５０】
次いで、本発明の表示装置に時分割駆動を適用したときの動作について図４（Ｃ）〜（Ｅ）を用いて説明する。図４（Ｃ）〜（Ｅ）に示したタイミングチャートは、横軸は時間を示し、縦軸は走査線を示す。
【００５１】
時分割駆動では、１フレーム期間は複数のサブフレーム期間ＳＦに分割される。各サブフレーム期間ＳＦは、書き込み期間Ｔａ及び表示期間Ｔｓ、又は書き込み期間Ｔａ及び表示期間Ｔｓ並びに消去期間Ｔｅを有する。
【００５２】
消去期間Ｔｅは、書き込み期間Ｔａよりも短い表示期間Ｔｓを有するサブフレーム期間ＳＦにのみ設けられる。これは表示期間Ｔｓの終了後、直ちに次の書き込み期間Ｔａが開始しないようにするためである。仮に表示期間Ｔｓの終了後、直ちに書き込み期間Ｔａが開始されると、同じタイミングで走査線を２本選択することになって、信号線から画素に正しい信号を入力できなくなるからである。
【００５３】
時分割駆動では、各サブフレーム期間ＳＦにおける発光期間の長さを異なるものとし、各サブフレーム期間ＳＦの点灯又は非点灯の組み合わせにより階調を表現する。図４に示した例では、階調数を５ビットとして、１フレーム期間を５つのサブフレーム期間ＳＦ１〜ＳＦ５に分割している。そして各サブフレーム期間が有する表示期間Ｔｓ１〜Ｔｓ５の長さをＴｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４：Ｔｓ５＝１６：８：４：２：１というように２のべき乗として、多階調が得られるようにしている。つまり、ｎビット階調を表現するときは、表示期間Ｔｓ１〜Ｔｓｎの長さの比は、２（ｎ−１）：２（ｎ−２）：・・・：２１：２０となる。そして書き込み期間Ｔａは、各画素にディジタルビデオ信号を書き込む期間であり、各サブフレーム期間ＳＦでの長さは等しい。表示期間Ｔｓは、各画素に書き込まれたビデオ信号に基づいて、画素が点灯又は非点灯を行う期間である。
【００５４】
ここで、図４（Ｂ）の画素を例に挙げて、上記の書き込み期間Ｔａ及び表示期間Ｔｓ並びに消去期間Ｔｅの各期間における動作について説明する。
【００５５】
まず書き込み期間Ｔａにおいて、走査線Ｇｊはパルスが入力されてＨレベルとなり、スイッチ用トランジスタ３０６はオンする。そうすると、信号線Ｓｉに出力されたディジタルビデオ信号が駆動用トランジスタ３０７のゲート電極に入力される。
次いで、表示期間Ｔｓにおいて、駆動用トランジスタ３０７がオンすることによって、電源線Ｖｉの電位と電源線Ｃｊとの電位差によって発光素子３０８に電流が流れて発光する。また駆動用トランジスタ３０７がオフのときは、発光素子３０８に電流は流れず、非発光となる。
続いて、消去期間Ｔｅにおいて、走査線Ｒｊはパルスが入力されてＨレベルとなり、消去用トランジスタ３０９がオンする。消去用トランジスタ３０９がオンすると、駆動用トランジスタ３０７のゲート・ソース間電圧がゼロとなり、駆動用トランジスタ３０７はオフする。そうすると、発光素子３０８には電流が供給されなくなり、非発光の状態となる。なお消去期間Ｔｅは、サブフレーム期間ＳＦ５のみ設けられている。これはサブフレーム期間ＳＦ５においては、書き込み期間Ｔａ５よりも短い表示期間Ｔｓ５を有しているため、該表示期間Ｔｓ５の終了後、直ちに次の書き込み期間が開始しないようにするためである。
【００５６】
図４のタイミングチャートでは、サブフレーム期間ＳＦ１〜ＳＦ５が順に出現していたが、本発明はこれに限定されない。サブフレーム期間はランダムに出現してもよい。また擬似輪郭等の表示妨害を抑制するため、任意のサブフレーム期間を分割して出現させてもよい。
【００５７】
上記構成を有する本発明は、表示装置の大型化及び高精細化に伴って生じる書き込み時間不足を解消した表示装置及びその駆動方法を提供する。特に本発明は、ディジタル時分割駆動やアナログ駆動で電流値形式の信号を用いる場合において顕著な書き込み時間不足を解消した表示装置及びその駆動方法を提供する。
【００５８】
本実施の形態は、実施の形態１と任意に組み合わせることが可能である。
【００５９】
（実施の形態３）
本実施の形態では、図２に示した形態に図４（Ａ）に示した回路を適用した場合における、画素のレイアウト上面図について図５を用いて説明する。
【００６０】
図５には画素Ｅ−１〜Ｅ−４の４つの画素を図示し、列方向にデータ線ＳＡｉ〜ＳＤｉ、行方向に走査線Ｇｊ〜Ｇ（ｊ＋３）が配置されている。各画素は、スイッチ用ＴＦＴ、駆動用ＴＦＴ及び容量体を有する。駆動用ＴＦＴに接続される発光素子は、画素電極及び発光層並びに対向電極の積層体に相当するが、図５では画素電極のみを図示している。
【００６１】
スイッチ用ＴＦＴはダブルゲート型トランジスタとしているが、本発明はこれに限定されず、シングルゲート型であっても、任意の数のマルチゲート型であっても良い。また図中、駆動用ＴＦＴのゲート・ソース間電圧を保持するための手段として、電源線及びゲート電極と同じ層で形成された金属体並びにその間に配置された絶縁体で容量体を形成している。しかしながら、駆動用ＴＦＴ自身のゲート容量及びチャネル容量、配線等の寄生容量で、駆動用ＴＦＴのゲート・ソース間電圧を保持することが可能な場合には、新たに容量体を配置しなくてもよい。
【００６２】
本実施の形態は、実施の形態１、２と任意に組み合わせることが可能である。
【００６３】
（実施の形態４）
本発明が適用される電子機器として、ビデオカメラ、ディジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図６に示す。
【００６４】
図６（Ａ）は発光装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部２００３に適用することができる。また本発明により、図６（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【００６５】
図６（Ｂ）はディジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明は、表示部２１０２に適用することができる。また本発明により、図６（Ｂ）に示すディジタルスチルカメラが完成される。
【００６６】
図６（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明は、表示部２２０３に適用することができる。また本発明により、図６（Ｃ）に示す発光装置が完成される。
【００６７】
図６（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、表示部２３０２に適用することができる。また本発明により、図６（Ｄ）に示すモバイルコンピュータが完成される。
【００６８】
図６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明は表示部Ａ、Ｂ２４０３、２４０４に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により図６（Ｅ）に示す画像表示装置が完成される。
【００６９】
図６（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明は、表示部２５０２に適用することができる。また本発明により、図６（Ｆ）に示すゴーグル型ディスプレイが完成される。
【００７０】
図６（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明は、表示部２６０２に適用することができる。また本発明により、図６（Ｇ）に示すビデオカメラが完成される。
【００７１】
図６（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明は、表示部２７０３に適用することができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図６（Ｈ）に示す携帯電話が完成される。
【００７２】
なお、将来的に発光材料の進歩により高輝度発光使用が可能となれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【００７３】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【００７４】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【００７５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態１〜３に示したいずれの構成の表示装置を用いても良い。
【００７６】
（実施の形態５）
形態４において示した電子機器には、発光素子が封止された状態にあるパネルに、コントローラ、電源回路等を含むＩＣが実装された状態にあるモジュールが搭載されている。モジュールとパネルは、共に表示装置の一形態に相当する。ここでは、モジュールの具体的な構成例について説明する。
【００７７】
図１１（Ａ）に、コントローラ８０１及び電源回路８０２がパネル８００に実装されたモジュールの外観図を示す。パネル８００には、発光素子が各画素に設けられた画素部８０３と、前記画素部８０３が有する画素を選択する走査線駆動回路８０４と、選択された画素にビデオ信号を供給する信号線駆動回路８０５とが設けられている。
【００７８】
またプリント基板８０６にはコントローラ８０１、電源回路８０２が設けられており、コントローラ８０１または電源回路８０２から出力された各種信号及び電源電圧は、ＦＰＣ８０７を介してパネル８００の画素部８０３、走査線駆動回路８０４、信号線駆動回路８０５に供給される。
【００７９】
プリント基板８０６への電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース（Ｉ／Ｆ）部８０８を介して供給される。
【００８０】
なお、本実施例ではパネル８００にプリント基板８０６がＦＰＣを用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ　ｏｎ　Ｇｌａｓｓ）方式を用い、コントローラ８０１、電源回路８０２をパネル８００に直接実装させるようにしても良い。
【００８１】
また、プリント基板８０６において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板８０６にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしても良い。
【００８２】
図１１（Ｂ）に、プリント基板８０６の構成をブロック図で示す。インターフェース８０８に供給された各種信号と電源電圧は、コントローラ８０１と、電源電圧８０２に供給される。
【００８３】
コントローラ８０１は、アナログインターフェイス回路８０９と、位相ロックドループ（ＰＬＬ：Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）８１０と、制御信号生成部８１１と、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）８１２、８１３とを有している。なお本実施例ではＳＲＡＭを用いているが、ＳＲＡＭの代わりに、ＳＤＲＡＭや、高速でデータの書き込みや読み出しが可能であるならばＤＲＡＭ（Ｄｙｎａｍｉｃ　　Ｒａｎｄｏｍ
Ａｃｃｅｓｓ　　Ｍｅｍｏｒｙ）も用いることが可能である。
【００８４】
インターフェース８０８を介して供給されたアナログビデオ信号は、アナログインターフェイス回路８０９においてＡＤ変換及びパラレル−シリアル変換され、Ｒ、Ｇ、Ｂの各色に対応するディジタルビデオ信号として制御信号生成部８１１に入力される。また、インターフェース８０８を介して供給された各種信号をもとに、アナログインターフェイス回路８０９においてＨｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫなどが生成され、制御信号生成回路８１１に入力される。但し、インターフェース８０８に直接ディジタルビデオ信号が入力されるときは、アナログインターフェイス回路８０９は配置しなくてもよい。
【００８５】
位相ロックドループ８１０では、インターフェース８０８を介して供給される各種信号の周波数と、制御信号生成回路８１１の動作周波数の位相とを合わせる機能を有している。制御信号生成回路８１１の動作周波数は、インターフェース８０８を介して供給された各種信号の周波数と必ずしも同じではないが、互いに同期するように制御信号生成回路８１１の動作周波数を位相ロックドループ８１０において調整する。
【００８６】
制御信号生成回路８１１に入力されたビデオ信号は、一旦ＳＲＡＭ８１２、８１３に書き込まれ、保持される。制御信号生成回路８１１では、ＳＲＡＭ８１２に保持されている全ビットのビデオ信号のうち、全画素に対応するビデオ信号を１ビット分づつ読み出し、パネル８００の信号線駆動回路８０５に供給する。
【００８７】
また制御信号生成回路８１１では、各ビットの発光素子が発光する期間に関する情報を、パネル８００の走査線駆動回路８０４に供給する。
【００８８】
また電源回路８０２は所定の電源電圧を、パネル８００の信号線駆動回路８０５、走査線駆動回路８０４及び画素部８０３に供給する。
【００８９】
次に電源回路８０２の詳しい構成について、図１２を用いて説明する。電源回路８０２は、４つのスイッチングレギュレータコントロール８６０を用いたスイッチングレギュレータ８５４と、シリーズレギュレータ８５５とからなる。
【００９０】
一般的にスイッチングレギュレータは、シリーズレギュレータに比べて小型、軽量であり、降圧だけでなく昇圧や正負反転することも可能である。一方シリーズレギュレータは、降圧のみに用いられるが、スイッチングレギュレータに比べて出力電圧の精度は良く、リプルやノイズはほとんど発生しない。本実施例の電源回路８０２では、両者を組み合わせて用いる。
【００９１】
図１２に示すスイッチングレギュレータ８５４は、スイッチングレギュレータコントロール（ＳＷＲ）８６０と、アテニュエイター（減衰器：ＡＴＴ）８６１と、トランス（Ｔ）８６２と、インダクター（Ｌ）８６３と、基準電源（Ｖｒｅｆ）８６４と、発振回路（ＯＳＣ）８６５、ダイオード８６６と、バイポーラトランジスタ８６７と、可変抵抗８６８と、容量８６９とを有している。
【００９２】
スイッチングレギュレータ８５４において外部のＬｉイオン電池（３．６Ｖ）等の電圧が変換されることで、陰極に与えられる電源電圧と、スイッチングレギュレータ８５４に供給される電源電圧が生成される。
【００９３】
またシリーズレギュレータ８５５は、バンドギャップ回路（ＢＧ）８７０と、アンプ８７１と、オペアンプ８７２と、電流源８７３と、可変抵抗８７４と、バイポーラトランジスタ８７５とを有し、スイッチングレギュレータ８５４において生成された電源電圧が供給されている。
【００９４】
シリーズレギュレータ８５５では、スイッチングレギュレータ８５４において生成された電源電圧を用い、バンドギャップ回路８７０において生成された一定の電圧に基づいて、各色の発光素子の陽極に電流を供給するための配線（電流供給線）に与える直流の電源電圧を、生成する。
【００９５】
なお電流源８７３は、ビデオ信号の電流が画素に書き込まれる駆動方式の場合に用いる。この場合、電流源８７３において生成された電流は、パネル８００の信号線駆動回路８０５に供給される。なお、ビデオ信号の電圧が画素に書き込まれる駆動方式の場合には、電流源８７３は必ずしも設ける必要はない。
【００９６】
【発明の効果】
本発明は、１列毎にｘ本のデータ線（ｘは４以上の自然数）を配置し、該ｘ本のデータ線の各々を介してｘ個の画素に信号を同時に供給することが可能な表示装置及びその駆動方法を提供する。さらに本発明は、データ線を選択するデータドライバを複数配置することで、従来点順次駆動では１画素毎に信号を供給していたところをｘ個の画素に同時に信号を供給することを可能とし、さらに従来線順次駆動では１列目から最終列目（ここでは最終列はｎ列とおく）までのｎ個の画素に信号を供給していたところを（ｘ×ｎ）個の画素に同時に信号を供給することを可能とした表示装置およびその駆動方法を提供する。
【００９７】
上記構成を有する本発明は、表示装置の大型化及び高精細化に伴って生じる書き込み時間不足を解消した表示装置及びその駆動方法を提供する。特に本発明は、ディジタル時分割駆動やアナログ駆動で電流値形式の信号を用いる場合において顕著な書き込み時間不足を解消した表示装置及びその駆動方法を提供する。
【図面の簡単な説明】
【図１】表示装置を示す図。
【図２】画素部及び画素の回路図。
【図３】データドライバを示す図。
【図４】画素の回路図及び駆動方法を説明するタイミングチャート。
【図５】画素のマスクレイアウト図。
【図６】本発明が適用される電子機器の図。
【図７】画素部の回路図。
【図８】画素部の回路図。
【図９】駆動方法を説明する図。
【図１０】画素の回路図。
【図１１】モジュールの図。
【図１２】電源回路の図。
【図１３】画素部及び画素の回路図。
【図１４】画素部及び画素の回路図。
【図１】
2004077567.tif 000003
【図２】
2004077567.tif 000004
【図３】
2004077567.tif 000005
【図４】
2004077567.tif 000006
【図５】
2004077567.tif 000007
【図６】
2004077567.tif 000008
【図７】
2004077567.tif 000009
【図８】
2004077567.tif 000010
【図９】
2004077567.tif 000011
【図１０】
2004077567.tif 000012
【図１１】
2004077567.tif 000013
【図１２】
2004077567.tif 000014
【図１３】
2004077567.tif 000015
【図１４】
2004077567.tif 000016