(57)【要約】【課題】異なる色成分に対応してその幅がそれぞれ異なる複数の画素領域を配置するレイアウトにおいて、画素領域内に配置される保持容量Ｃｓから保持容量Ｃｓに接続される第１のＴＦＴ１０のゲート１５までの距離Ｌｓがそれぞれ異なって形成されていた。これにより、色成分毎にＴＦＴ１０を介して供給される信号の書き込み時間・書き込み割合などを調節・制御しなければならなかった。【解決手段】異なる色成分に対応してその幅がそれぞれ異なる複数の画素領域を配置するレイアウトにおいても、画素領域内に配置される保持容量Ｃｓから保持容量Ｃｓに接続される第１のＴＦＴ１０のゲート１５までの距離Ｌｓを等しくする。【選択図】  図１
2004264673.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ所定の色成分に対応付けられた複数の画素領域と、前記複数の画素領域に対応して配置され、それぞれ表示情報に対応する信号を選択的に各画素領域に供給する第１の薄膜トランジスタと、
前記第１の薄膜トランジスタに接続され、前記表示情報に対応する信号を保持する保持容量と、を有するエレクトロルミネッセンス表示装置において、
前記複数の画素領域は第１の方向における長さがそれぞれ等しく、少なくとも１つの色成分に対応付けられた前記画素領域は、他の色成分に対応付けられた前記画素領域と第２の方向において異なる長さに形成され、
前記第１の薄膜トランジスタの半導体層が、前記第１の方向と交差する第３の方向に形成され、前記第１の薄膜トランジスタのゲートの端部から前記保持容量電極までの距離が各画素領域において等しく形成されることを特徴とするエレクトロルミネッセンス表示装置。
【請求項２】
それぞれ所定の色成分に対応付けられた複数の画素領域と、前記複数の画素領域に対応して配置され、それぞれ表示情報に対応する信号を選択的に各画素領域に供給する第１の薄膜トランジスタと、
前記第１の薄膜トランジスタに接続され、前記表示情報に対応する信号を保持する保持容量と、を有するエレクトロルミネッセンス表示装置において、
前記複数の画素領域は第１の方向における長さがそれぞれ等しく、少なくとも１つの色成分に対応付けられた前記画素領域は、他の色成分に対応付けられた前記画素領域と第２の方向において異なる長さに形成され、
前記第１の薄膜トランジスタの半導体層が、前記第１の方向と交差する第３の方向に形成され、前記第１の薄膜トランジスタのチャネル領域から前記保持容量までの負荷が一定であることを特徴とするエレクトロルミネッセンス表示装置。
【請求項３】
異なる色成分に対応した前記画素領域の第２の方向における長さが互いに異なることを特徴とする請求項１または請求項２に記載のエレクトロルミネッセンス表示装置。
【請求項４】
前記保持容量は複数の保持容量電極が重畳する領域に形成され、各画素領域における前記重畳する領域の面積、形状または前記保持容量が実質的に等しいことを特徴とする請求項１から請求項３のいずれかに記載のエレクトロルミネッセンス表示装置。
【請求項５】
各画素領域にそれぞれ対応して配置された前記第１の薄膜トランジスタの形状及び大きさがそれぞれ等しいことを特徴とする請求項１から請求項４のいずれかに記載のエレクトロルミネッセンス表示装置。
【請求項６】
前記エレクトロルミネッセンス表示装置は、前記表示情報に対応した信号を各前記画素領域に供給する複数の信号線をさらに有し、
前記信号線は、前記第１の薄膜トランジスタのドレイン領域またはソース領域の一方に接続されていることを特徴とする請求項１から請求項５のいずれかに記載のエレクトロルミネッセンス表示装置。
【請求項７】
前記エレクトロルミネッセンス表示装置は、前記複数の画素領域にそれぞれ対応して配置される画素電極及び前記画素電極に接続される第２の薄膜トランジスタをそれぞれ有し、
前記第２の薄膜トランジスタのゲートは、前第１の記薄膜トランジスタに接続されていることを特徴とする請求項６に記載のエレクトロルミネッセンス表示装置。
【請求項８】
前記信号線から前記第１の薄膜トランジスタのゲートの距離は、異なる色成分に対応付けられた前記画素領域において互いに等しいことを特徴とする請求項６または請求項７に記載のエレクトロルミネッセンス表示装置。
【請求項９】
前記第２の薄膜トランジスタの形状及び大きさがそれぞれ等しいことを特徴とする請求項７または請求項８に記載のエレクトロルミネッセンス表示装置。
【請求項１０】
前記信号線から前記画素電極までの負荷が、異なる色成分に対応付けられた画素領域において互いに等しいことを特徴とする請求項６から請求項９のいずれかに記載のエレクトロルミネッセンス表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）等の自発光素子及び薄膜トランジスタ（ＴＦＴ）を用いたカラー表示装置及びその設計方法に関する。
【０００２】
【従来の技術】
近年、ＥＬ素子を用いたＥＬ表示装置が、ＣＲＴやＬＣＤに代わる表示装置として注目されている。図５は、従来のＥＬ表示装置の画素領域を示す平面図であり、図６（ａ）及び（ｂ）は図５のＡ−Ａ断面図及びＢ−Ｂ断面図である。以下、図５及び図６を用いて、従来のＥＬ表示装置の画素領域とその周辺の構造について説明する。
【０００３】
ゲート信号線５１が水平方向に、ドレイン信号線５２及び駆動電源線５３が垂直方向に形成されている。これらのゲート信号線５１、ドレイン信号線５２及び駆動電源線５３に囲まれる領域に高さ（垂直方向の長さ）Ｈと、幅（水平方向の長さ）Ｗを有する画素領域Ｐが配置されている。画素領域Ｐ内には、スイッチング素子である第１のＴＦＴ１０、保持容量電極線５４及び保持容量電極５５の一部が、画素電極６１とゲート信号線５１の間に配置されている。直列に接続される２つの第１のＴＦＴ１０のゲート１５はゲート信号線５１にそれぞれ接続されると同時に、半導体層１３の一部の領域を覆っている。このゲート１５に覆われた領域がチャネル領域１３ｃとなり、各チャネル領域１３ｃを挟むようにしてソース領域１３ｓ及びドレイン領域１３ｄが配置されている。ドレイン信号線５２側のソース領域１３ｓはドレイン電極１７を介してドレイン信号線５２に接続されている。なお、ドレイン信号線５２からドレイン信号線５２に接続される第１のＴＦＴ１０のゲート１５までの距離はＬｄである。ドレイン信号線５２に直接接続されていない第１のＴＦＴ１０のソース領域１３ｓは、保持容量電極線５４との間で保持容量Ｃｓをなす保持容量電極５５に接続されている。なお、保持容量Ｃｓから保持容量Ｃｓに接続される第１のＴＦＴ１０のゲート１５までの距離はＬｓである。
【０００４】
画素領域Ｐ内には、さらに並列に接続される２つの第２のＴＦＴ２０が配置されている。このＴＦＴ２０の半導体層２３のうち、ゲート２５に覆われている領域がチャネル領域２３ｃとなり、このチャネル領域２３ｃを挟むようにしてソース領域２３ｓ及びドレイン領域２３ｄが配置されている。ソース領域２３ｓは駆動電源線５３にそれぞれ接続されており、ドレイン領域２３ｄはドレイン電極２４に接続され、さらにドレイン電極２４を介して有機ＥＬ素子の画素電極６１に接続されている。
【０００５】
【発明が解決しようとする課題】
カラーＥＬ表示装置においては、異なる色成分に対応した複数の画素領域を周期的に配置することによって、カラー表示を実現している。各色成分ごとに異なるＥＬ材料を用いるＥＬ表示装置では、ＥＬ材料の寿命を各色成分で揃えることが結果として表示装置全体の長寿命化につながる。この長寿命化の１つの方法として、各色成分を示すＥＬ材料の特性に応じて発光が視認される領域を色成分ごとに異ならせるために、例えば図７のように、赤色（Ｒ）・緑色（Ｇ）・青色（Ｂ）に対応した画素領域ＰＲ・ＰＧ・ＰＢの幅ＷＲ・ＷＧ・ＷＢをそれぞれ固有の値にすることが考えられる。また、共通のＥＬ材料を用い、視認側にカラーフィルタや色変換層を設けてカラー表示をするＥＬ表示装置においても、各画素領域に対応したＥＬ素子の寿命をそろえるために図７のようにすることが考えられる。
【０００６】
しかしながら、このようなレイアウトにおいては、各色成分に対応した画素領域内の距離Ｌｄを等しくしてしまうと、異なる色成分に対応した画素領域において距離Ｌｓが異なってしまう。この場合、ドレイン信号線５２からの信号が第１のＴＦＴ１０を介して保持容量または第２のＴＦＴ２０に書き込まれる時間が各色成分に対応した画素領域において一定とならない。また、保持容量Ｃｓも各色成分に対応した画素領域ごとに異なるので、蓄積できる保持容量も異なり、第１のＴＦＴ１０を通った信号が保持容量Ｃｓに保持される割合も異なる。ゆえに、保持容量Ｃｓも一種の負荷であるから、各色成分に対応した画素領域に配置される保持容量Ｃｓにより失われる信号の割合も異なる。ゆえに、色成分毎にこれらの書き込み時間と書き込み割合などを調節・制御しなければならないという不便さと困難さがあった。
【０００７】
【課題を解決するための手段】
本発明は、以上の点を鑑みてなされたものであり、以下のような特徴を有する。
【０００８】
第１に、それぞれ所定の色成分に対応付けられた複数の画素領域と、前記複数の画素領域に対応して配置され、それぞれ表示情報に対応する信号を選択的に各画素領域に供給する第１の薄膜トランジスタと、前記第１の薄膜トランジスタに接続され、前記表示情報に対応する信号を保持する保持容量と、を有するエレクトロルミネッセンス表示装置において、前記複数の画素領域は第１の方向における長さがそれぞれ等しく、少なくとも１つの色成分に対応付けられた前記画素領域は、他の色成分に対応付けられた前記画素領域と第２の方向において異なる長さに形成され、前記第１の薄膜トランジスタの半導体層が、前記第１の方向と交差する第３の方向に形成され、前記第１の薄膜トランジスタのゲートの端部から前記保持容量電極までの距離が各画素領域において等しく形成されることを特徴とする。
【０００９】
第２に、それぞれ所定の色成分に対応付けられた複数の画素領域と、前記複数の画素領域に対応して配置され、それぞれ表示情報に対応する信号を選択的に各画素領域に供給する第１の薄膜トランジスタと、前記第１の薄膜トランジスタに接続され、前記表示情報に対応する信号を保持する保持容量と、を有するエレクトロルミネッセンス表示装置において、前記複数の画素領域は第１の方向における長さがそれぞれ等しく、少なくとも１つの色成分に対応付けられた前記画素領域は、他の色成分に対応付けられた前記画素領域と第２の方向において異なる長さに形成され、前記第１の薄膜トランジスタの半導体層が、前記第１の方向と交差する第３の方向に形成され、前記第１の薄膜トランジスタのチャネル領域から前記保持容量までの負荷が一定であることを特徴とする。
【００１０】
これらの発明によれば、色成分毎の画素領域の幅が異なっても、薄膜トランジスタ及び保持容量の形状が同一となるので、ドレイン信号線からの信号線を、同じ時間で且つ同じ割合で書き込むことができる。ゆえに、異なる色成分に対応した画素領域内の薄膜トランジスタ及び保持容量を個別に設計する必要がなく、１つの色成分に対応する画素領域内の設計を、他の色成分に対応する画素領域内の設計に反映させることができるので、設計期間が大幅に短縮される。
【００１１】
【発明の実施の形態】
図１は、本発明の実施の形態であるＥＬ表示装置の画素領域を示す平面図であり、図３は、図１の画素領域を簡略化して示した図である。以下、これらの図を用いて、本実施例におけるＥＬ表示装置の画素領域とその周辺の構造について説明する。
【００１２】
複数のゲート信号線５１が水平方向に、複数のドレイン信号線５２及び複数の駆動電源線５３が垂直方向に形成されている。各色成分に対応した画素領域ＰＲ・ＰＧ・ＰＢが、ゲート信号線５１、ドレイン信号線５２及び駆動電源線５３に囲まれる領域に配置されている。なお、画素領域ＰＲ・ＰＧ・ＰＢは、垂直方向（第１の方向）において高さＨが等しく、垂直方向（第２の方向）において幅ＷＲ・ＷＧ・ＷＢが異なっている。
各画素領域には、直列に接続される２つの第１のＴＦＴ１０、及び保持容量電極線５４ならびに保持容量電極５５の一部が、画素電極６１とゲート信号線５１の間に配置されている。スイッチング素子である２つの第１のＴＦＴ１０の半導体層１３は、ゲート信号線５１と平行（第３の方向）に配置されている。第１のＴＦＴ１０のゲート１５がゲート信号線５１にそれぞれ接続され、半導体層１３の一部の領域を覆っている。このゲート１５に覆われている領域がチャネル領域１３ｃとなり、各チャネル領域１３ｃを挟むようにしてソース領域１３ｓ及びドレイン領域１３ｄが配置されている。ドレイン信号線５２側のソース領域１３ｄはドレイン電極１６を介してドレイン信号線５２に接続されている。なお、各色成分に対応した画素領域ＰＲ・ＰＧ・ＰＢにおいて、ドレイン信号線５２からドレイン信号線５２に接続される第１のＴＦＴ１０のゲート１５までの距離ＬＲｄ・ＬＧｄ・ＬＢｄは互いに異なっている。ドレイン信号線５２に直接接続されていない第１のＴＦＴ１０のソース領域１３ｓは保持容量電極５５に接続されている。この保持容量電極５５は、保持容量電極線５４と重畳している領域で保持容量Ｃｓを形成している。なお、保持容量Ｃｓ、即ち保持容量Ｃｓを形成する保持容量電極線５４または保持容量電極５５の端部から保持容量Ｃｓに接続される第１のＴＦＴ１０のゲート１５までの距離Ｌｓは各色成分に対応した画素領域ＰＲ・ＰＧ・ＰＢにおいて等しくなっている。
【００１３】
各画素領域には、さらに、並列に接続される２つの駆動素子である第２のＴＦＴが配置されている。この第２のＴＦＴ２０の半導体層２３のうち、ゲート２５に覆われている領域がチャネル領域２３ｃとなり、このチャネル領域２３ｃを挟むようにしてソース領域２３ｓ及びドレイン領域２３ｄが配置されている。ソース領域２３ｓは駆動電源線５３にそれぞれ接続されており、ドレイン領域２３ｄはドレイン電極２４に接続され、さらにドレイン電極２４を介して有機ＥＬ素子の画素電極６１に接続されている。なお、保持容量Ｃｓは、画素外部から電圧が印加されない一定期間、第２のＴＦＴ２０へ電圧を印加し、発光を持続させるためのものである。
【００１４】
また、保持容量電極線５４は、ゲート絶縁膜１４を介して、第１のＴＦＴ１０のソース領域１３ｓに接続された保持容量電極５５を兼ねた半導体層１３に対向するように形成されている。これにより、保持容量電極線５４と保持容量電極５５との間で電荷を蓄積して容量を成している。この容量は、第２のＴＦＴ２０のゲート２５に印加される電圧を保持する保持容量Ｃｓとなる。なお、本実施の形態では、各画素領域に配置される保持容量Ｃｓは共通の形状に形成されている。
【００１５】
図２（ａ）・（ｂ）は、図１のＡ−Ａ及びＢ−Ｂ断面図である。以下、これらの図を用いて、これらの実施の形態におけるＥＬ表示装置の断面構造について説明する。
【００１６】
まず、スイッチング素子である第１のＴＦＴ１０付近について説明する。絶縁性基板１１上に、ＳｉＯ２膜、ＳｉＮ膜などからなる絶縁膜１２が形成されており、その上に多結晶シリコン膜からなる半導体層１３が順に積層されている。なお、半導体層１３には、ソース１３ｓ、ドレイン１３ｄ、ならびにその間に位置するチャネル１３ｃが設けられている。その上に、ＳｉＯ２膜、ＳｉＮ膜などからなるゲート絶縁膜１４が積層され、チャネル１３ｃに対応した位置にクロム、モリブデン等の高融点金属からなるゲート１５を兼ねたゲート信号線５１及び保持容量電極線５４が形成されている。さらに、その上の全面にはＳｉＯ２膜、ＳｉＮ膜からなる層間絶縁膜１６が形成されており、この層間絶縁膜１６のドレイン１３ｄに対応する位置に形成したコンタクトホールにＡｌ等の金属を充填したドレイン電極１７が設けられ、さらに基板全面に表面を平坦にする平坦化膜１８が形成されている。また、ソース１３ｓは、保持容量電極５５に接続されており、ソース１３ｓから保持容量電極５５までの距離ＬＲｓ・ＬＧｓ・ＬＢｓは全て等しくなるように形成されている。そして、この保持容量電極５５と、先に述べた保持容量電極線５４とが重なる保持容量Ｃｓにおいて、保持容量が蓄積される。
【００１７】
次に、有機ＥＬ素子の駆動素子である第２のＴＦＴ２０について説明する。同じく絶縁性基板１１上に、ＳｉＯ２膜、ＳｉＮ膜などからなる絶縁膜１２が形成されており、その上に多結晶シリコン膜からなる半導体層２３が順に積層されている。なお、半導体層２３には、ソース２３ｓ、ドレイン２３ｄ、ならびにその間に位置するチャネル２３ｃが設けられている。その上に、ＳｉＯ２膜、ＳｉＮ膜などからなるゲート絶縁膜１４が積層され、チャネル２３ｃに対応した位置にクロム、モリブデン等の高融点金属からなるゲート２５が形成されている。そして、その上の全面に、ＳｉＯ２膜、ＳｉＮ膜からなる層間絶縁膜１６を形成し、この層間絶縁膜１６のソース領域２３ｓ及びドレイン２３ｄに対応した位置に形成したコンタクトホールに金属を充填し、ソース電極２４と駆動電源に接続された駆動電源線５３とが形成されている。さらに、表面を平坦にするための有機樹脂からなる平坦化膜１８を備えている。そして、その平坦化膜１８のソース電極２４に対応した位置にコンタクトホールを形成し、このコンタクトホールを介してソース電極２４とコンタクトしたＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）からなる透明電極、すなわち有機ＥＬ素子の画素電極６１が平坦化膜１８を覆うように設けられている。その上に、ホール輸送層６２・発光層６３・電子輸送層６４からなる発光素子層６５と、マグネシウム／インジウム合金等からなる陰極６６とが、この順番で積層形成されている。
【００１８】
以上の構成では、ＴＦＴ１０のゲート１５から保持容量Ｃｓまでの距離を等しくし、保持容量Ｃｓの形状を等しくするので、ＴＦＴ１０のチャネル１３ｃからＴＦＴ２０のゲート２５までにかかる抵抗や容量などの負荷を全ての画素領域で等しくすることができる。ゆえに、ドレイン信号線５２からの信号がＴＦＴ１０を介しＴＦＴ２０のゲートに書き込まれる時間を等しくすることができる。また、いずれか１つの色成分に対応した画素領域のＴＦＴ及び保持容量を設計することによって、他の色成分に対応した画素領域にもそのまま適用させることができる。ゆえに、画素設計にかかる時間を大幅に短縮することができ、設計にかかるコストを削減することができる。
【００１９】
本発明は以上の構成に限らず、第１のＴＦＴ１０の半導体層１３を配置する第３の方向は、第１の方向と交わる方向であれば良い。第１のＴＦＴ１０及び第２のＴＦＴ２０の形状・位置、及び／または保持容量電極の形状・位置は、設計パターンに応じて様々な形態に変更可能である。例えば、ＴＦＴ１０を１個または３個以上設けても良い。１つの画素領域に配置される第１のＴＦＴ１０と第２のＴＦＴ２０の個数は同数でなくても良い。また、設計期間をより短縮するためには、保持容量Ｃｓを同一の形状にすることが望ましい。しかし、設計上の都合等で同一形状にできない場合、信号の書き込み時間・書き込み割合は各画素領域で等しくなるように、保持容量Ｃｓの容量を同一にすれば良い。
【００２０】
また、本実施の形態においては、各色成分に対応した画素領域の幅ＷＲ・ＷＧ・ＷＢが互いに異なる場合について述べたが、１つの色成分に対応した画素領域の幅だけが、他の色成分に対応した画素領域の幅と異なっている場合も適用できる。
【００２１】
その他の実施の形態としては、例えば図３に示すものが考えられる。各画素領域内に配置されたドレイン信号線５２には、各色成分に対応した画素領域に固有の凸部５６が設けられている。その凸部５６とドレイン１３ｄがドレイン電極１７を介して接続されている。この凸部５６の突き出す長さにより、ＬＲｄ・ＬＧｄ・ＬＢｄだけでなく、ドレイン１３ｄからドレイン信号線５２から延在する凸部５６までの距離ＬＲｄ・ＬＧｄ・ＬＢｄも全ての画素領域で等しくすることができる。それ以外の構造は先に述べた実施の形態と共通である。
【００２２】
本実施の形態によれば、異なる色成分に対応するが祖領域において、ドレイン信号線５２から第１のＴＦＴ１０のゲート１５の端部までの距離を共通に且つなるべく短くすることができるので、各画素領域ＰＲ・ＰＧ・ＰＢ内のドレイン信号線５２から第１のＴＦＴ１０までの負荷もなるべく小さく、且つ全ての画素領域で一定にすることができる。なお、本発明は以上の実施の形態に限らず、画素領域の幅が一番狭い画素領域（例えばＰＧ）に凸部５６を設けないという構造も考えられる。
【００２３】
【発明の効果】
本願発明によれば、異なる色成分に対応した画素領域の一方の長さが異なり、他方の長さが共通である場合において、その共通である方向と交わる方向に配置されるＴＦＴ及び保持容量電極の形状を実質的に一定にすることによって、異なる色を示す画素領域であっても、ほぼ画一的にレイアウトできるという効果を奏する。また、異なる色成分に対応した画素領域に配置されるＴＦＴのＴＦＴ特性及び保持容量の保持特性をほぼ等しくすることができるので、スイッチング素子としてのＴＦＴに供給する信号を駆動素子としてのＴＦＴに書き込む時間または書き込む割合などを色成分毎に調節・制御する必要がないため、より設計時間を短縮することができる。例えば、３つの色成分を用いるＥＬ表示装置の場合、単純に計算すると従来の１／３の時間で設計することができる。ゆえに、ＥＬ表示装置を設計するのに必要な時間を大幅に短縮でき、設計コストを下げることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるＥＬ表示装置の画素領域を示す平面図
【図２】本発明の実施の形態におけるＥＬ表示装置の断面図
【図３】本発明の実施の形態におけるＥＬ表示装置の平面概略図
【図４】本発明の他の実施の形態におけるＥＬ表示装置の画素領域を示す平面図
【図５】従来のＥＬ表示装置の画素領域を示す平面図
【図６】従来のＥＬ表示装置の断面図
【図７】従来のＥＬ表示装置の平面概略図
【符号の説明】
１３ｃ、２３ｃ  チャネル、  １３ｓ、２３ｓ  ソース、  １３ｄ、２３ｄ  ドレイン、１３、２３  半導体層
１５、２５  ゲート、  ５１  ゲート信号線、  ５２  ドレイン信号線、  ５４  保持容量電極線
５５  保持容量電極、  ６１  陽極、  ６２  ホール輸送層、  ６３  発光層、６４  電子輸送層
６６  陰極
【図１】
2004264673.tif 000003
【図２】
2004264673.tif 000004
【図３】
2004264673.tif 000005
【図４】
2004264673.tif 000006
【図５】
2004264673.tif 000007
【図６】
2004264673.tif 000008
【図７】
2004264673.tif 000009