(57)【要約】【課題】画素間での駆動トランジスタの特性ばらつきが少なくし、有機ＥＬ表示パネルの表示むらを防止する。【解決手段】ゲート信号Ｇｎを供給するゲート信号線１０と、表示信号Ｄｍを供給するドレイン信号線１１とが互いに交差している。そして、画素内に４つに分割されたＰチャネル型の駆動用ＴＦＴ１２，１３，１４，１５が配置され、これらの駆動用ＴＦＴ１２，１３，１４，１５のそれぞれのドレインに分割された有機ＥＬ素子１６，１７，１８，１９のアノード（陽極）が接続されている。そして、これらの駆動用ＴＦＴ１２，１３，１４，１５の共通ゲートには、画素選択用ＴＦＴ２１が接続されている。【選択図】  図１
2004264633.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を備え、各画素は、ゲート信号に応じて各画素を選択するための画素選択用トランジスタと、エレクトロルミネッセンス素子と、前記画素選択用トランジスタを通して供給される表示信号に応じて前記エレクトロルミネッセンス素子を駆動する駆動用トランジスタとを有し、各画素毎に前記駆動用トランジスタを複数個に分割して配置し、分割された各駆動トランジスタに対応するように前記エレクトロルミネッセンス素子を分割して配置したことを特徴とするエレクトロルミネッセンス表示装置。
【請求項２】
前記エレクトロルミネッセンス素子のアノードが前記分割された各駆動トランジスタに対応するように分割されていることを特徴とする請求項１記載のエレクトロルミネッセンス表示装置。
【請求項３】
前記駆動用トランジスタは４個を分割して配置されていることを特徴とする請求項１又は請求項２記載のエレクトロルミネッセンス表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はエレクトロルミネッセンス表示装置に関し、各画素毎に、画素選択用トランジスタと、エレクトロルミネッセンス素子を電流駆動するための駆動用トランジスタと、を有するエレクトロルミネッセンス表示装置に関する。
【０００２】
【従来の技術】
近年、有機エレクトロルミネッセンス（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ：以下「有機ＥＬ」と略称する）素子を用いた有機ＥＬ表示装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。特に、有機ＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」と略称する）を備えた有機ＥＬ表示装置が開発されている。
【０００３】
図３に、有機ＥＬ表示パネル内の一画素の等価回路図を示す。実際の有機ＥＬ表示パネルでは、この画素がｎ行ｍ列のマトリクスに多数配置されている。ゲート信号Ｇｎを供給するゲート信号線５０と、表示信号Ｄｍを供給するドレイン信号線５１とが互いに交差している。
【０００４】
それらの両信号線の交差点付近には、有機ＥＬ素子５２及びこの有機ＥＬ素子５２を駆動する駆動用ＴＦＴ５３、画素を選択するための画素選択用ＴＦＴ５４が配置されている。
【０００５】
駆動用ＴＦＴ５３のソースには、電源ライン５５から正電源電圧ＰＶｄｄが供給されている。また、そのドレインは有機ＥＬ素子５３のアノード（陽極）に接続されている。有機ＥＬ素子５３のカソード（陰極）には負電原電圧ＣＶが供給されている。
【０００６】
画素選択用ＴＦＴ５４のゲートにはゲート信号線５０が接続されることによりゲート信号Ｇｎが供給され、そのドレイン５４ｄにはドレイン信号線５１が接続され、表示信号Ｄｍが供給される。画素選択用ＴＦＴ５４のソース５４ｓは駆動用ＴＦＴ５３のゲートに接続されている。ここで、ゲート信号Ｇｎは不図示の垂直ドライバ回路から出力される。表示信号Ｄｍは不図示の水平ドライバ回路から出力される。
【０００７】
また、駆動用ＴＦＴ５３のゲートには保持容量Ｃｓが接続されている。保持容量Ｃｓは表示信号Ｄｍに応じた電荷を保持することにより、１フィールド期間、表示画素の表示信号を保持するために設けられている。
【０００８】
上述した構成のＥＬ表示装置の動作を説明する。ゲート信号Ｇｎが一水平期間ハイレベルになると、画素選択用ＴＦＴ５４がオンする。すると、ドレイン信号線５１から表示信号Ｄｍが画素選択用ＴＦＴ５４を通して、駆動用ＴＦＴ５３のゲートに印加される。
【０００９】
そして、そのゲートに供給された表示信号Ｄｍに応じて、駆動用ＴＦＴ５３のコンダクタンスが変化し、それに応じた駆動電流が駆動用ＴＦＴ５３を通して有機ＥＬ素子５２に供給され、有機ＥＬ素子５２が点灯する。そのゲートに供給された表示信号Ｄｍに応じて、駆動用ＴＦＴ５３がオフ状態の場合には、駆動用ＴＦＴ５３には電流が流れないため、有機ＥＬ素子５２も消灯する。
【００１０】
なお、関連する先行技術文献には、例えば以下の特許文献１がある。
【００１１】
【特許文献１】
特開２００２−１７５０２９号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、製造上の原因から駆動用ＴＦＴ５３の特性、例えばそのしきい値電圧（ｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）が画素間でばらつくため、画素毎に駆動用ＴＦＴ５３の電流駆動能力が異なってしまう。このため、画素毎に有機ＥＬ素子５２の発光輝度が異なり、その結果、有機ＥＬ表示パネルの表示むらが生じるおそれがあった。
【００１３】
【課題を解決するための手段】
本発明は上述した課題に鑑みてなされたものであり、複数の画素を備え、各画素は、ゲート信号に応じて各画素を選択するための画素選択用トランジスタと、エレクトロルミネッセンス素子と、前記画素選択用トランジスタを通して供給される表示信号に応じて前記エレクトロルミネッセンス素子を駆動する駆動用トランジスタとを有し、各画素毎に前記駆動用トランジスタを複数個に分割して配置し、分割された各駆動トランジスタに対応するように前記エレクトロルミネッセンス素子を分割して配置したことを特徴とする。
【００１４】
これにより、画素間での駆動トランジスタの特性ばらつきが少なくなるため、有機ＥＬ表示パネルの表示むらを防止することができる。
【００１５】
【発明の実施の形態】
次に、本発明の実施形態に係る有機ＥＬ表示装置ついて図面を参照しながら詳細に説明する。図１は、この有機ＥＬ表示装置を構成している一画素の等価回路図である。
【００１６】
ゲート信号Ｇｎを供給するゲート信号線１０と、表示信号Ｄｍを供給するドレイン信号線１１とが互いに交差している。そして、画素内に４つに分割されたＰチャネル型の駆動用ＴＦＴ１２，１３，１４，１５が配置され、これらの駆動用ＴＦＴ１２，１３，１４，１５のそれぞれのドレインに分割された有機ＥＬ素子１６，１７，１８，１９のアノード（陽極）が接続されている。そして、駆動用ＴＦＴ１２，１３，１４，１５の共通ソースには、正電源電圧ＰＶｄｄが供給された電源ライン２０が接続されている。有機ＥＬ素子１６，１７，１８，１９のカソード（陰極）は共通であり、負電源電圧ＣＶが供給されている。
【００１７】
また、Ｎチャネル型の画素選択用ＴＦＴ２１のゲートにはゲート信号線１０が接続されることによりゲート信号Ｇｎが供給され、そのドレイン２１ｄにはドレイン信号線１１が接続され、表示信号Ｄｍが供給される。画素選択用ＴＦＴ２１のソース２１ｓは、４つの駆動用ＴＦＴ１２，１３，１４，１５のゲートに共通に接続されている。ここで、ゲート信号Ｇｎは不図示の垂直ドライバ回路から出力される。表示信号Ｄｍは不図示の水平ドライバ回路から出力される。
【００１８】
また、４つの駆動用ＴＦＴ１２，１３，１４，１５の共通ゲートには保持容量Ｃｓが接続されている。保持容量Ｃｓは表示信号Ｄｍに応じた電荷を保持することにより、１フィールド期間、表示画素の表示信号を保持するために設けられている。
【００１９】
本実施形態によれば、１つの画素内の駆動用ＴＦＴを４つに分割したので、駆動用ＴＦＴ１２，１３，１４，１５の特性が個々にばらついたとしても、そのばらつきは画素内で平均化され、他の画素内の駆動用トランジスタとの間の特性ばらつきが少なくなる。例えば、１つの画素内で分割された駆動用ＴＦＴ１２のしきい値が高くなっても、残りのいずれかの駆動用ＴＦＴ（例えば駆動用ＴＦＴ１３）のしきい値が適正に低ければ、当該一画素の輝度はそのしきい値が適正に低い駆動用ＴＦＴ１７によって決まる。したがって、画素間の輝度ばらつきを極力小さくすることができる。
【００２０】
図２は、係る有機ＥＬ表示装置の一画素のパターンレイアウト例を示す図（平面図）である。また、図３は図２のＸ−Ｘ線に沿った断面図である。
【００２１】
ゲート信号Ｇｎを供給するゲート信号線１０が行方向に延在し、表示信号Ｄｍを供給するドレイン信号線１１が行方向に延在し、これらの信号線が互いに立体的に交差している。ゲート信号線１０は、クロム層若しくはモリブデン層等から成り、ドレイン信号線１１はその上層のアルミニウム層等から成る。
【００２２】
画素選択用ＴＦＴ２１はポリシリコンＴＦＴである。この画素選択用ＴＦＴ２１は、ガラス基板等の透明な絶縁性基板１００上に形成されたポリシリコン層から成る能動層３０上に、ゲート絶縁層（不図示）が形成され、そのゲート絶縁層上に、ゲート信号線１０から延びた２つのゲート３１，３２が形成され、ダブルゲート構造を成している。
【００２３】
また、この画素選択用ＴＦＴ２１のソース２１ｄは、ドレイン信号線１１とコタクト３３を介して接続されている。画素選択用ＴＦＴ２１のドレイン２１ｓを構成しているポリシリコン層は、保持容量領域に延在され、その上層の保持容量線３４は容量絶縁膜を介してオーバーラップしており、このオーバーラップ部分で保持容量Ｃｓが形成されている。
【００２４】
そして、画素選択用ＴＦＴ２１のソース２１ｓから延びたポリシリコン層は、４つの駆動用ＴＦＴ１２，１３，１４，１５の共通ゲート３５にアルミニウム配線３６を介して接続されている。
【００２５】
４つの駆動用ＴＦＴ１２，１３，１４，１５はポリシリコンＴＦＴである。ガラス基板等の透明な絶縁性基板１００上に形成されたポリシリコン層から成る能動層１０１上に、ゲート絶縁層１０２が形成され、そのゲート絶縁層１０２上に、クロム層若しくはモリブデン層等から成る共通ゲート３５が形成されている。共通ゲート３５上には層間絶縁層１０３が形成されている。
【００２６】
駆動用ＴＦＴ１２，１３，１４，１５の各ソースにはコンタクト３７を介して、正電源電圧ＰＶｄｄが供給された電源ライン２０が、共通に接続されている。例えば、駆動用ＴＦＴ１２のソース１２ｓは電源ライン２０に接続されている。また、駆動用ＴＦＴ１２，１３，１４，１５の各ドレインは、それぞれ有機ＥＬ素子１６，１７，１８，１９の各アノード４０，４１，４２，４３に接続されている。各アノード４０，４１，４２，４３は、分割されたＩＴＯから構成されている。
【００２７】
例えば、駆動用ＴＦＴ１２のドレイン１２ｄはコンタクト３８を介して、有機ＥＬ素子１６のアノード４０に接続されている。この上に、ホール輸送層４４、発光層４５、電子輸送層４６が積層され、さらにこの上にカソード４７が形成されている。カソード４７は、有機ＥＬ素子１６，１７，１８，１９に共通である。
【００２８】
なお、本実施形態では、駆動用ＴＦＴ及び有機ＥＬ素子を４つに分割しているが、分割の数は必要に応じて適宜変更することができる。また、駆動用ＴＦＴ及び有機ＥＬ素子を分割することで画素面積は増加するが、それらの素子の微細化の進展により、画素面積は十分小さくできる。
【００２９】
【発明の効果】
本発明によれば、一画素内で、駆動トランジスタを分割したので、画素間での駆動トランジスタの特性ばらつきが少なくなるため、有機ＥＬ表示パネルの表示むらを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るエレクトロルミネッセンス表示装置の等価回路図である。
【図２】本発明の実施形態に係るエレクトロルミネッセンス表示装置のパターンレイアウト図である。
【図３】図２のＸ−Ｘ線に沿った断面図である。
【図４】従来例に係るエレクトロルミネッセンス表示装置の等価回路図である。
【符号の説明】
１０  ゲート信号線        １１  ドレイン信号線
１２，１３，１４，１５  駆動用ＴＦＴ
１６，１７，１８，１９  有機ＥＬ素子            ２０  電源ライン
２１  画素選択用ＴＦＴ    ３０  能動層
３１，３２  ゲート        ３３  コンタクト      ３４  保持容量線
３５  共通ゲート          ３６  アルミニウム配線
３７，３８  コンタクト    ４０，４１，４２，４３  アノード
４４  ホール輸送層        ４５  発光層          ４６  電子輸送層
４７  カソード          １００  絶縁性基板    １０１  能動層
１０２  ゲート絶縁層    １０３  層間絶縁層
【図１】
2004264633.tif 000003
【図２】
2004264633.tif 000004
【図３】
2004264633.tif 000005
【図４】
2004264633.tif 000006