(57)【要約】【課題】単純マトリクス駆動方式の表示駆動装置において、比較的小さな電流値に設定された駆動電流であっても、表示素子の接合容量等を迅速に充電して応答特性に優れ、かつ、表示画質が良好な低消費電力の表示装置を実現することができる表示駆動装置及びその駆動制御方法を提供する。【解決手段】表示装置１００は、マトリクス状に有機ＥＬ素子ＯＥＬが形成された表示パネル１１０と、該表示パネル１１０の走査ラインＳＬに順次走査信号Ｖｓを印加する走査ドライバ１２０と、上記走査信号Ｖｓの印加タイミングに同期して、表示パネル１１０のデータラインＤＬに、表示データに応じた信号時間幅を有する駆動電流Ｉｃを供給するとともに、所定のタイミングでセット電圧Ｖｓｅｔ又はリセット電圧Ｖｒｅｓｅｔを印加するデータドライバ１３０と、を有して構成されている。【選択図】　図１
2004045488.tif 000002
【特許請求の範囲】
【請求項１】
電流駆動型の表示素子が複数配列された表示パネルに対して、定電流制御による表示信号に応じた所定の駆動電流を供給することにより、前記表示素子を所定の駆動状態で動作させる表示駆動装置において、
前記表示素子に設定される所定の選択期間内に、前記表示素子に前記駆動電流を所定期間供給する駆動電流供給手段と、
前記起動電流供給手段による前記駆動電流の供給動作に先立って、前記駆動電流によって前記表示素子に印加される電圧に対応する所定の第１の一定電圧を印加する定電圧印加手段と、
を備えることを特徴とする表示駆動装置。
【請求項２】
前記駆動電流供給手段における前記駆動電流の供給は、前記表示信号に含まれる輝度階調成分に応じたＰＷＭ制御によって行われることを特徴とする請求項１記載の表示駆動装置。
【請求項３】
前記定電圧印加手段により前記第１の一定電圧を前記表示素子に印加する際、前記表示素子には電流が流れない状態とされることを特徴とする請求項１記載の表示駆動装置。
【請求項４】
前記走査パネルは、行及び列方向に延伸して配設された複数の走査電極線及び信号電極線の各交点に、前記表示素子が接続され、
前記表示駆動装置は、前記走査電極線を走査することにより、前記複数の表示素子を所定のタイミングで順次選択状態に設定する走査制御手段と、前記選択状態に設定された前記表示素子に対して、少なくとも、前記駆動電流を供給する信号制御手段と、を有し、
前記信号制御手段は、前記選択状態に設定された前記表示素子に対して、所定の充電動作を行うための前記第１の一定電圧を印加する第１の電圧印加部と、前記第１の一定電圧が印加された前記表示素子に対して、前記所定期間の信号時間幅を有する前記駆動電流を供給する駆動電流供給部と、前記駆動電流が供給された前記表示素子に対して、所定の放電動作を行うための第２の一定電圧を印加する第２の電圧印加部と、を備えていることを特徴とする請求項１又は３記載の表示駆動装置。
【請求項５】
前記第１の電圧印加部、駆動電流供給部及び第２の電圧印加部は、前記走査制御手段による前記選択状態に設定するタイミングに対応して動作することを特徴とする請求項４記載の表示駆動装置。
【請求項６】
前記第１の電圧印加部は、前記表示素子に対して、前記第１の一定電圧を印加することにより、少なくとも、前記信号電極線の配線容量及び前記表示素子の素子容量を充電することを特徴とする請求項４又は５記載の表示駆動装置。
【請求項７】
前記走査制御手段は、少なくとも、前記第１の電圧印加部により前記表示素子に前記第１の一定電圧を印加する期間中、前記走査電極線の全てに、前記表示素子に電流が流れない状態とする第３の一定電圧を印加することを特徴とする請求項４乃至６のいずれかに記載の表示駆動装置。
【請求項８】
前記走査制御手段は、前記駆動電流供給部により前記表示素子に前記駆動電流を供給する期間中、前記表示素子が接続された前記走査電極線に、前記表示素子に前記駆動電流が流れる状態とする第４の一定電圧を印加することを特徴とする請求項４乃至７のいずれかに記載の表示駆動装置。
【請求項９】
前記第１の一定電圧は、少なくとも前記表示パネルの前記信号電極線に接続された前記各表示素子の閾値電圧以上の値であって、前記各表示素子に前記駆動電流が供給された際に前記各表示素子に印加される電圧の最大値を越えない値であることを特徴とする請求項４乃至８のいずれかに記載の表示駆動装置。
【請求項１０】
前記第１の一定電圧は、前記各表示素子に前記駆動電流が供給された際に前記各表示素子に印加される電圧の平均値と同等になるように設定されていることを特徴とする請求項９記載の表示駆動装置。
【請求項１１】
前記第２の一定電圧は、前記表示素子の閾値電圧を越えない値に設定されていることを特徴とする請求項４乃至１０のいずれかに記載の表示駆動装置。
【請求項１２】
前記第３の一定電圧は、前記信号電極線の配線長に伴って変動が生じる前記第１の一定電圧の電圧値のうち、最高電圧から前記表示素子の閾値電圧を減算した電圧よりも高くなるように設定されていることを特徴とする請求項７乃至１１のいずれかに記載の表示駆動装置。
【請求項１３】
前記第４の一定電圧は、接地電位に設定されていることを特徴とする請求項８乃至１２のいずれかに記載の表示駆動装置。
【請求項１４】
前記駆動電流供給部における前記駆動電流の供給は、前記表示信号に含まれる輝度階調成分に応じたＰＷＭ制御によって行われることを特徴とする請求項４乃至１３のいずれかに記載の表示駆動装置。
【請求項１５】
前記信号制御手段は、単一の定電流発生手段により生成された一定電流を、前記複数の信号電極線各ごとに対応して設けられ、前記定電流発生手段から出力される前記一定電流を順次取り込んで保持する複数の電流記憶手段を備え、前記駆動電流は、前記各電流記憶手段に保持された前記一定電流を、該各電流記憶手段の各々から一斉に出力される電流であることを特徴とする請求項４乃至１４のいずれかに記載の表示駆動装置。
【請求項１６】
前記各電流記憶手段は、相互に並列に配置された一対複数の電流記憶部を備え、
前記複数の電流記憶部は、一方の電流記憶部に前記定電流発生手段から出力される前記電流を取り込み保持する動作と、他方の電流記憶部に前記保持した電流に基づく前記駆動電流を出力する動作を、同時に並行して実行するように制御されることを特徴とする請求項１５記載の表示駆動装置。
【請求項１７】
前記信号制御手段は、前記複数の電流記憶手段の前段に単一の入力電流記憶部を備え、
前記入力電流記憶部は、前記定電流発生手段により生成された前記一定電流を前記入力電流記憶部に取り込んで保持し、前記入力電流記憶部に保持した電流を任意のタイミングで前記複数の電流記憶部に供給することを特徴とする請求項１５記載の表示駆動装置。
【請求項１８】
前記表示素子は、有機エレクトロルミネッセンス素子であって、該有機エレクトロルミネッセンス素子のアノード電極が前記信号電極線に接続され、カソード電極が前記走査電極線に接続されていることを特徴とする請求項１乃至１７のいずれかに記載の表示駆動装置。
【請求項１９】
行及び列方向に延伸して配設された複数の走査電極線及び信号電極線の各交点に、電流駆動型の表示素子が複数配列された表示パネルに対して、所定の駆動電流を供給することにより、前記表示素子を所定の駆動状態で動作させる表示駆動装置の駆動制御方法において、
前記表示素子に設定される所定の選択期間内に、前記表示素子に前記駆動電流を供給する動作に先立って、前記駆動電流によって前記表示素子に印加される電圧に対応する所定の第１の一定電圧を印加することを特徴とする表示駆動装置の駆動制御方法。
【請求項２０】
前記選択状態に設定された前記表示素子に対して、所定の充電動作を行うための前記第１の一定電圧を印加する充電動作と、
前記第１の一定電圧が印加された前記表示素子に対して、前記駆動電流を供給して所望の表示階調となるように駆動する動作と、
前記駆動電流が供給された前記表示素子に対して、所定の放電動作を行うための第２の一定電圧を印加する放電動作と、
を前記走査電極線毎に、順次選択的に実行することを特徴とする請求項１９記載の表示駆動装置の駆動制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示駆動装置及びその駆動制御方法に関し、特に、電流駆動型の表示素子を備えた単純マトリクス（パッシブマトリクス）型の表示パネルを有する表示装置に適用して良好な表示駆動装置及びその駆動制御方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置（ＬＣＤ）等の陰極線管（ＣＲＴ）に替わる表示装置や表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置（ＣＲＴ）に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。
【０００３】
このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や、無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（表示素子）を備えた表示デバイスが期待されている。
【０００４】
上述した各種の自己発光型の表示素子を備えた表示デバイスのうち、近年、有機化合物を発光材料とする有機ＥＬ素子からなる表示素子を備えた表示デバイスにおいて、カラー表示化や低電圧駆動等、他の表示素子に比較して優位な技術的成果が得られていることから、実用化や製品化に向けての研究開発が盛んに行われている。
ここで、図１３に、有機ＥＬ素子の概略構成及び電圧−電流特性を示し、その構造及び発光原理、発光特性について簡単に説明する。
【０００５】
図１３（ａ）に示すように、有機ＥＬ素子ＯＥＬは、大別して、ガラス基板等の透明な絶縁性基板１１１の一面側に、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｈｉｎ　Ｏｘｉｄｅ）等の透明電極材料からなるアノード電極（陽極）１１２と、有機化合物等の発光材料からなる有機ＥＬ層１１３と、金属材料からなる反射特性を有するカソード電極（陰極）１１４と、を順次積層した構成を有している。有機ＥＬ層１１３は、例えば、高分子系のホール輸送材料からなるホール輸送層１１３ａと、高分子系の電子輸送性発光材料からなる電子輸送性発光層１１３ｂを積層して構成されている。
【０００６】
このような有機ＥＬ素子ＯＥＬにおいて、図１３（ａ）に示すように、直流電圧源からアノード電極１１２に正電圧、カソード電極１１４に負電圧を印加することにより、ホール輸送層１１３ａに注入されたホールと電子輸送性発光層１１３ｂに注入された電子が有機ＥＬ層１１３内で再結合する際のエネルギーに基づいて光ｈνが放射される。そして、この光ｈνは、例えば、透明なアノード電極１１２を透過して絶縁性基板１１１の他面側（図面上方）に放出される。このとき、光ｈνの発光強度（すなわち、有機ＥＬ素子の発光輝度）は、アノード電極１１２とカソード電極１１４間に流れる電流量に応じて制御される。
【０００７】
ここで、有機ＥＬ素子ＯＥＬの等価回路は、有機ＥＬ素子の電圧−電流特性が、図１３（ｂ）に示すように、ダイオードにおける電圧−電流特性に類似した傾向を示し、また、比較的薄い誘電体層（有機ＥＬ層１１３）を介して電極層（アノード電極１１２及びカソード電極１１４）が対向する構成を有しているため、図１３（ｃ）に示すように、ダイオード型の表示素子Ｅｐと接合容量Ｃｐが並列に接続された構成として表すことができる。なお、有機ＥＬ素子の電圧−電流特性については、後述する発明の実施の形態において、詳しく説明する。
【０００８】
そして、上述したような有機ＥＬ素子等の自己発光型の表示素子（表示画素）をマトリクス状に配列した表示パネルを備えた表示装置における表示駆動方法としては、周知のように、各表示画素ごとに選択スイッチ及び蓄積容量を設けて、蓄積容量の充電電圧に応じて表示素子の駆動状態（発光状態）を制御するアクティブマトリクス駆動方式と、表示素子に対して直接所定のパルス信号を印加することにより時分割で発光状態を制御する単純マトリクス（パッシブマトリクス）駆動方式が知られている。
【０００９】
ここで、アクティブマトリクス駆動方式においては、画像表示の高輝度化や多階調化の点で優位であるものの、各表示画素ごとに選択スイッチ（薄膜トランジスタ）等の画素駆動機能を設ける必要があり、装置構成が複雑化するとともにより一層の微細化加工技術を必要とし、これに伴い製品コストの上昇を招くという欠点を有している。一方、単純マトリクス駆動方式においては、各表示画素に選択スイッチ等の画素駆動機能を備える必要がないため、装置構成が単純で製造歩留まりの向上を図ることができ、製品コストを低減することができるという特徴を有している。
【００１０】
以下、単純マトリクス駆動方式の表示装置の概略構成について、図１４を参照して説明する。
単純マトリクス駆動方式の表示装置の一例は、図１４に示すように、概略、行方向に配設された走査ライン（行電極）ＳＬと列方向に配設されたデータライン（列電極）ＤＬの各交点に表示素子（有機ＥＬ素子）ＯＥＬが形成された表示パネル１１０Ｐと、所定のタイミングで各走査ラインＳＬに走査選択信号（パルス信号）を印加して各行の表示素子ＯＥＬを順次選択状態に走査する走査ドライバ１２０Ｐと、走査ドライバ１２０Ｐによる走査に同期して、表示データに応じた駆動電流を生成して、データラインＤＬを介して各表示素子ＯＥＬに供給するデータドライバ１３０Ｐと、所望の画像情報を表示パネル１１０Ｐに表示させるための走査制御信号（同期信号）及びデータ制御信号（同期信号）並びに表示データを生成して、走査ドライバ１２０Ｐ及びデータドライバ１３０Ｐの各々に供給するコントローラ１４０Ｐと、を備えて構成されている。
【００１１】
このような構成を有する表示装置において、コントローラ１４０Ｐから供給される走査制御信号に基づいて、走査ドライバ１２０Ｐにより各行の走査ラインＳＬに走査信号を一定の走査期間、順次印加（線順次走査）するとともに、この走査に同期してコントローラ１４０Ｐから供給されるデータ制御信号及び表示データに基づいて、該走査期間に、データドライバ１３０Ｐにより表示データに応じた所定の電流値を有する駆動電流を生成して（電流指定型）、もしくは、表示データに応じた信号時間幅（パルス信号幅）を有する一定電流値からなる駆動電流を生成して（パルス幅変調型）、各データラインＤＬを介して同時に供給することにより、走査（選択）されている行の各表示素子ＯＥＬが所定の輝度階調で発光する。このような動作を、表示パネル１画面分の各行について順次繰り返すことにより、所望の画像情報が表示パネル１１０Ｐに表示される。
【００１２】
ここで、単純マトリクス駆動方式においては、上述したような電流駆動方式の他に、データドライバから各表示素子に所定の電圧を印加して駆動する方式（電圧駆動方式）も知られているが、表示素子として有機ＥＬ素子を適用した場合にあっては、図１４に示したように、ダイオード型の表示素子Ｅｐと接合容量Ｃｐが並列に接続された構成を有し、かつ、各表示素子ＯＥＬがデータラインＤＬに並列接続されているため、その接合容量の総和が大きくなるとともに、データラインの配線容量も付加されることになり、電圧駆動方式では、表示素子の駆動状態に遅延が生じたり、データドライバからの距離に応じて電圧降下が生じて、例えば、表示パネルの上方領域と下方領域で発光状態（輝度）にバラツキが生じて、表示画質の劣化を招くという問題を有している。そのため、有機ＥＬ素子を表示素子に適用した表示装置においては、電圧駆動方式に比較して、電流駆動方式が優位であると考えられている。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述したような単純マトリクス駆動方式の表示装置においては、以下に示すような問題を有している。
すなわち、電流駆動方式において、表示素子に所定の駆動電流を供給して所定の輝度階調で動作させることは、電圧駆動方式の場合と同様に、該駆動電流により表示素子の接合容量等を充電するとともに、当該表示素子が接続されたデータラインにおける選択されていない他の表示素子の接合容量を充電することに相当する。
【００１４】
この場合、電圧駆動方式に比較して、大きな電流値を有する駆動電流を供給することにより、応答特性の劣化や発光輝度のバラツキの発生を低減することができるが、電源の仕様や省電力化のためにデータドライバから供給される駆動電流が比較的小さな電流値に設定されている場合や、表示パネルの大型化や高精細化に伴って表示画素数（走査ライン数）が増加することにより、接合容量の総和が増大した場合には、駆動タイミングに対して表示素子に流下する駆動電流や、それによる電圧が所定値に達するまでに要する時間が増加して、図１５（ａ）、（ｂ）に示すように、電流値及び電圧値とも応答特性が劣化して、発光輝度の不足やバラツキの発生が顕著になるという問題を生じる。なお、図１５（ａ）において、横軸は時間、縦軸は表示素子への供給電流、Ｔｓｐｙは駆動電流の供給期間、Ｔｄｌｙは駆動電流の供給開始から表示素子の動作開始までの遅延時間であり、図１５（ｂ）において、横軸は時間、縦軸は表示素子の順方向印加電圧、Ｖｔｈは表示素子における動作の閾値電圧である。
【００１５】
このような電流駆動方式における問題を解決する技術としては、例えば、特定の行の表示素子の動作後に、リセット動作により各データライン、もしくは、データライン及び走査ラインを一時に接地電位に接続して、各表示素子の接合容量に蓄積された電荷を放出させることにより、次に走査される行の表示素子の接合容量を駆動電流により急速に充電するようにして、応答特性を向上させる手法があるが、リセット動作ごとに全データラインを一斉に接地電位に接続して接合容量に蓄積された電荷を放出する必要があるため、駆動制御方法が複雑になるとともに、消費電力が増大するという問題を有している。
【００１６】
また、例えば、表示素子への駆動電流の供給時に、所定時間、表示素子の接合容量を充電する電圧を合わせて印加することにより、応答特性を向上させる手法があるが、この場合、充電するための電圧の印加時間を調整することが必要になるため、そのための回路構成が複雑になるとともに、調整制御が難しくなるという問題を有している。
【００１７】
そこで、本発明は、上述したような問題点に鑑み、単純マトリクス駆動方式の表示駆動装置において、比較的小さな電流値に設定された駆動電流であっても、表示素子の接合容量等を迅速に充電して応答特性に優れ、良好な表示画質を得ることができ、かつ、消費電力を低減させることができる表示装置を実現することができる表示駆動装置及びその駆動制御方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
請求項１に係る表示駆動装置は、表示駆動装置において、電流駆動型の表示素子が複数配列された表示パネルに対して、定電流制御による表示信号に応じた所定の駆動電流を供給することにより、前記表示素子を所定の駆動状態で動作させる表示駆動装置において、前記表示素子に設定される所定の選択期間内に、前記表示素子に前記駆動電流を所定期間供給する駆動電流供給手段と、前記起動電流供給手段による前記駆動電流の供給動作に先立って、前記駆動電流によって前記表示素子に印加される電圧に対応する所定の第１の一定電圧を印加する定電圧印加手段と、を備えることを特徴としている。
【００１９】
請求項２に係わる表示駆動装置は、請求項１記載の表示駆動装置において、前記駆動電流供給手段における前記駆動電流の供給は、前記表示信号に含まれる輝度階調成分に応じたＰＷＭ制御によって行われることを特徴としている。
請求項３に係わる表示駆動装置は、請求項１記載の表示駆動装置において、前記定電圧印加手段により前記第１の一定電圧を前記表示素子に印加する際、前記表示素子には電流が流れない状態とされることを特徴としている。
【００２０】
請求項４に係る表示駆動装置は、請求項１又は３記載の表示駆動装置において、前記走査パネルは、行及び列方向に延伸して配設された複数の走査電極線及び信号電極線の各交点に、前記表示素子が接続され、前記表示駆動装置は、前記走査電極線を走査することにより、前記複数の表示素子を所定のタイミングで順次選択状態に設定する走査制御手段と、前記選択状態に設定された前記表示素子に対して、少なくとも、前記駆動電流を供給する信号制御手段と、を有し、前記信号制御手段は、前記選択状態に設定された前記表示素子に対して、所定の充電動作を行うための前記第１の一定電圧を印加する第１の電圧印加部と、前記第１の一定電圧が印加された前記表示素子に対して、前記所定期間の信号時間幅を有する前記駆動電流を供給する駆動電流供給部と、前記駆動電流が供給された前記表示素子に対して、所定の放電動作を行うための第２の一定電圧を印加する第２の電圧印加部と、を備えていることを特徴としている。
【００２１】
請求項５に係る表示駆動装置は、請求項４記載の表示駆動装置において、前記第１の電圧印加部、駆動電流供給部及び第２の電圧印加部は、前記走査制御手段による前記選択状態に設定するタイミングに対応して動作することを特徴としている。
請求項６に係る表示駆動装置は、請求項４又は５記載の表示駆動装置において、前記第１の電圧印加部は、前記表示素子に対して、前記第１の一定電圧を印加することにより、少なくとも、前記信号電極線の配線容量及び前記表示素子の素子容量を充電することを特徴としている。
【００２２】
請求項７に係る表示駆動装置は、請求項４乃至６のいずれかに記載の表示駆動装置において、前記走査制御手段は、少なくとも、前記第１の電圧印加部により前記表示素子に前記第１の一定電圧を印加する期間中、前記走査電極線の全てに、前記表示素子に電流が流れない状態とする第３の一定電圧を印加することを特徴としている。
請求項８に係る表示駆動装置は、請求項４乃至７のいずれかに記載の表示駆動装置において、前記走査制御手段は、前記駆動電流供給部により前記表示素子に前記駆動電流を供給する期間中、前記表示素子が接続された前記走査電極線に、前記表示素子に前記駆動電流が流れる状態とする第４の一定電圧を印加することを特徴としている。
【００２３】
請求項９に係る表示駆動装置は、請求項４乃至８のいずれかに記載の表示駆動装置において、前記第１の一定電圧は、少なくとも前記表示パネルの前記信号電極線に接続された前記表示素子の閾値電圧以上の値であって、前記各表示素子に前記駆動電流を供給して印加される電圧の最大値を越えない値であることを特徴としている。
請求項１０に係わる表示駆動装置は、請求項９記載の表示駆動装置において、前記第１の一定電圧は、前記各表示素子に前記駆動電流が供給された際に前記各表示素子に印加される電圧の平均値と同等になるように設定されていることを特徴としている。
【００２４】
請求項１１に係る表示駆動装置は、請求項４乃至１０のいずれかに記載の表示駆動装置において、前記第２の一定電圧は、前記表示素子の閾値電圧よりも微小電圧分低く設定されていることを特徴としている。
請求項１２に係る表示駆動装置は、請求項７乃至１１のいずれかに記載の表示駆動装置において、前記第３の一定電圧は、前記信号電極線の配線長に伴って変動が生じる前記第１の一定電圧の電圧値のうち、最高電圧から前記表示素子の閾値電圧を減算した電圧よりも高くなるように設定されていることを特徴としている。
【００２５】
請求項１３に係る表示駆動装置は、請求項８乃至１２のいずれかに記載の表示駆動装置において、前記第４の一定電圧は、接地電位に設定されていることを特徴としている。
請求項１４に係る表示駆動装置は、請求項４乃至１３のいずれかに記載の表示駆動装置において、前記駆動電流供給部における前記駆動電流の供給は、前記表示信号に含まれる輝度階調成分に応じたＰＷＭ制御によって行われることを特徴としている。
【００２６】
請求項１５に係る表示駆動装置は、請求項４乃至１４のいずれかに記載の表示駆動装置において、前記信号制御手段は、単一の定電流発生手段により生成された一定電流を、前記複数の信号電極線各ごとに対応して設けられ、前記定電流発生手段から出力される前記一定電流を順次取り込んで保持する複数の電流記憶手段を備え、前記駆動電流は、前記各電流記憶手段に保持された前記一定電流を、該各電流記憶手段の各々から一斉に出力される電流であることを特徴としている。
請求項１６に係る表示駆動装置は、請求項１５記載の電流駆動装置において、前記各電流記憶手段は、相互に並列に配置された一対複数の電流記憶部を備え、前記複数の電流記憶部は、一方の電流記憶部に前記定電流発生手段から出力される前記電流を取り込み保持する動作と、他方の電流記憶部に前記保持した電流に基づく前記駆動電流を出力する動作を、同時に並行して実行するように制御されることを特徴としている。
【００２７】
請求項１７に係る表示駆動装置は、請求項１５記載の表示駆動装置において、前記信号制御手段は、前記複数の電流記憶手段の前段に単一の入力電流記憶部を備え、前記入力電流記憶部は、前記定電流発生手段により生成された前記一定電流を前記入力電流記憶部に取り込んで保持し、前記入力電流記憶部に保持した電流を任意のタイミングで前記複数の電流記憶部に供給することを特徴としている。
請求項１８に係る表示駆動装置は、請求項１乃至１７のいずれかに記載の表示駆動装置において、前記表示素子は、有機エレクトロルミネッセンス素子であって、該有機エレクトロルミネッセンス素子のアノード電極が前記信号電極線に接続され、カソード電極が前記走査電極線に接続されていることを特徴としている。
【００２８】
請求項１９に係る表示駆動装置の駆動制御方法は、行及び列方向に延伸して配設された複数の走査電極線及び信号電極線の各交点に、電流駆動型の表示素子が複数配列された表示パネルに対して、所定の駆動電流を供給することにより、前記表示素子を所定の駆動状態で動作させる表示駆動装置の駆動制御方法において、前記表示素子に設定される所定の選択期間内に、前記表示素子に前記駆動電流を供給する動作に先立って、前記駆動電流によって前記表示素子に印加される電圧に対応する所定の第１の一定電圧を印加することを特徴としている。
【００２９】
請求項２０に係る表示駆動装置は、請求項１９記載の表示駆動装置の駆動制御方法において、前記選択状態に設定された前記表示素子に対して、所定の充電動作を行うための前記第１の一定電圧を印加する充電動作と、前記第１の一定電圧が印加された前記表示素子に対して、前記駆動電流を供給して所望の表示階調となるように駆動する動作と、前記駆動電流が供給された前記表示素子に対して、所定の放電動作を行うための第２の一定電圧を印加する放電動作と、を前記選択期間内に、順次選択的に実行することを特徴としている。
【００３０】
すなわち、本発明に係る表示駆動装置及びその駆動制御方法は、有機ＥＬ素子や発光ダイオード等の電流駆動型の表示素子を備えた単純マトリクス型の表示パネルに表示データに応じた所望の画像情報を表示するための表示駆動装置であって、各表示素子に対して表示データに応じた所定の信号時間幅（パルス幅）を有する一定電流（駆動電流）を供給することにより、発光輝度を制御するパルス幅変調（ＰＷＭ）制御を行う際に、上記駆動電流の供給に先立って、各表示素子に対して所定の一定電圧（上記駆動電流を各表示素子に供給する際に印加される電圧と同等の電圧；第１の一定電圧）を印加するように構成している。
【００３１】
これにより、駆動電流の供給に先立って、一定電圧により、表示素子を動作させることなく、データライン（信号電極線）の配線容量や表示素子の素子容量（接合容量）を充電することができるので、駆動電流の供給時（定電流供給期間）に配線容量や素子容量を充電する時間を要することなく、動作に必要な電流値を有する駆動電流を迅速に表示素子に供給することができる。
したがって、表示素子の走査期間（選択期間）における応答速度を向上させて、階調表示に必要な信号時間幅分の動作期間を確保することができ、表示画質の向上を図ることができる。
【００３２】
また、データラインに一定電圧を印加する場合、表示パネルの略中央領域の表示素子に供給される電流の電流値を基準とする。これにより、データラインに付加される配線容量により電圧降下が生じた場合であっても、表示パネルの全域の表示素子に供給される電流値のばらつきを抑制して良好な表示画質を実現することができる。
また、上記駆動電流の供給に際し、全ての走査ライン（走査電極線）の電位を所定のハイレベルを有する電圧に設定することにより、データラインに上記一定電圧を印加した場合であっても、いずれの有機ＥＬ素子にも電流は流下しないので、セット電圧に到達するまでの充電動作に要する時間を短縮することができる。
【００３３】
また、上記駆動電流の供給に際し、定電流源（定電流発生部）から一定電流を供給することにより、データラインにおける電圧降下に対して上記一定電圧を補償することができるので、表示素子に印加される電圧の経時変化に良好に対応することができる。
さらに、上記駆動電流の供給終了後、データラインに印加される一定電圧（第２の一定電圧の電圧値を接地電位（０Ｖ）に設定する必要がなく、表示素子の閾値電圧以下の任意の電圧に設定すればよいので、その電位差分、配線容量や素子容量に対する充放電電荷量を削減することができ、消費電力の削減を図ることができる。
【００３４】
【発明の実施の形態】
以下、本発明に係る表示駆動装置及びその駆動制御方法について、実施の形態を示して詳しく説明する。
＜表示装置の概略構成＞
まず、本発明に係る表示駆動装置及びその駆動制御方法を適用可能な表示装置の概略構成について、図面を参照して説明する。
【００３５】
図１は、本発明に係る表示駆動装置及びその駆動制御方法を適用可能な表示装置の全体構成の一例を示すブロック図であり、図２は、本発明を適用可能な表示装置の要部構成を示す概略回路図である。
なお、以下の説明においては、表示パネルの表示素子として有機ＥＬ素子ＯＥＬを用いることとしたが、本発明に係る表示装置はこれに限るものではなく、有機ＥＬ素子の他に発光ダイオード等を表示素子に用いた場合にも良好に適用することができる。
【００３６】
図１、図２に示すように、本発明を適用可能な表示装置１００は、概略、相互に直交する方向に配設された複数の走査ライン（陰極線）ＳＬ及び複数のデータライン（陽極線）ＤＬの各交点に、例えば、有機ＥＬ素子ＯＥＬからなる表示素子が形成された表示パネル（画素アレイ）１１０と、表示パネル１１０の走査ラインＳＬに接続され、各走査ラインＳＬに所定のタイミングで順次走査信号Ｖｓを印加することにより、行ごとの表示素子を選択状態に制御する走査ドライバ（走査制御手段）１２０と、表示パネル１１０のデータラインＤＬに接続され、上記走査信号Ｖｓの印加タイミングに同期して、表示データに応じた信号時間幅（パルス幅）を有する一定電流（駆動電流）Ｉｃを供給するとともに、所定のタイミングでセット電圧Ｖｓｅｔ（第１の一定電圧）又はリセット電圧Ｖｒｅｓｅｔ（第２の一定電圧）を印加するデータドライバ（信号制御手段）１３０と、後述する表示信号生成回路１５０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０及びデータドライバ１３０の動作状態を制御する走査制御信号及びデータ制御信号を生成、出力するシステムコントローラ１４０と、表示装置１００の外部から供給される映像信号に基づいて、上記表示データを生成してデータドライバ１３０に供給するとともに、該表示データに基づいて各有機ＥＬ素子を所定の駆動状態で動作させるためのタイミング信号（システムクロック等）を生成してシステムコントローラ１４０に供給する表示信号生成回路１５０と、を備えて構成されている。
【００３７】
以下、上記各構成について具体的に説明する。
（表示パネル）
本発明に適用可能な表示装置は、図２に示すように、例えば、データラインＤＬをアノード電極（陽極）、走査ラインＳＬをカソード電極（陰極）として、上述した図１３に示した断面構造を有する有機ＥＬ素子ＯＥＬが、各データラインＤＬと走査ラインＳＬの交点部分に形成された単純マトリクス型の表示パネルを備えた構成を有している。ここで、有機ＥＬ素子ＯＥＬは、上述した図１４と同様に、ダイオード型の表示素子Ｅａと接合容量Ｃａが並列に接続された構成を有している。
【００３８】
（走査ドライバ）
走査ドライバ１２０は、システムコントローラ１４０から供給される走査制御信号に基づいて、各走査ラインＳＬにローレベルの走査信号Ｖｓ（＝Ｖｓｌ）を順次印加することにより、各行ごとの表示素子を選択状態とし、データドライバ１３０によりデータラインＤＬを介して供給される一定の駆動電流Ｉｃの書き込み、及び、所定のリセット電圧Ｖｒｅｓｅｔの印加を行うように制御する。
【００３９】
走査ドライバ１２０は、図２に示すように、システムコントローラ１４０から供給される走査制御信号（シフトスタート信号、シフトクロック等）に基づいて、シフト出力信号ＲＳ１、ＲＳ２、・・・（以下、便宜的に「シフト出力信号ＲＳ」とも記す）を順次出力するシフトレジスタ１２１と、各走査ラインＳＬごとに設けられ、シフト出力信号ＲＳ１、ＲＳ２、・・・に基づいて、接点が切り替わるスイッチＳＷＬ１、ＳＷＬ２、・・・（以下、便宜的に「スイッチＳＷＬ」とも記す）と、スイッチＳＷＬ１、ＳＷＬ２、・・・の一方の切替接点に共通に所定の高電圧（ハイレベル）の信号電圧Ｖｓｈ（第３の一定電圧）を供給する高電圧電源と、スイッチＳＷＬ１、ＳＷＬ２、・・・の他方の切替接点に共通に所定の低電圧（ローレベル）の信号電圧Ｖｓｌ（第４の一定電圧）を供給する低電圧電源と、を備えて構成され、シフトレジスタ１２１により表示パネル１１０の上方から下方に順次シフトしつつ生成されたシフト出力信号ＲＳ１、ＲＳ２、・・・が、スイッチＳＷＬ１、ＳＷＬ２、・・・に入力されることにより、切替接点が低電圧電源側に順次切り替わり、所定の期間（１走査期間における駆動電流Ｉｃの供給期間、及び、リセット電圧Ｖｒｅｓｅｔの印加期間）のみ、ローレベルの信号電圧Ｖｓｌを有する走査信号Ｖｓが、選択された行（走査ライン）の有機ＥＬ素子ＯＥＬのアノード電極側に印加される。なお、シフトレジスタ１２１によりシフト出力信号ＲＳ１、ＲＳ２、・・・が、スイッチＳＷＬ１、ＳＷＬ２、・・・に入力されていない状態（行が選択されていない状態）においては、スイッチＳＷＬ１、ＳＷＬ２、・・・の切替接点が高電圧電源側に切り替わり、ハイレベルの信号電圧Ｖｓｈを有する走査信号Ｖｓが印加される。
【００４０】
（データドライバ）
図３は、本発明に係る表示駆動装置に適用可能なデータドライバの要部構成を示す回路図である。
データドライバ１３０は、システムコントローラ１４０から供給される各種データ制御信号（出力イネーブル信号、出力制御信号、シフトスタート信号、シフトクロック等）に基づいて、表示信号生成回路１５０から供給される１行分ごとの表示データを所定のタイミングで順次取り込んで保持し、該表示データの輝度階調に対応する信号時間幅（パルス幅）を有する一定値の電流成分に変換して、上記各走査ラインごとに設定される走査期間内の所定のタイミングで各データラインＤＬに供給する。
【００４１】
データドライバ１３０は、図２に示すように、シフト出力信号ＣＳ１、ＣＳ２、・・・を順次出力する図示しないシフトレジスタと、各データラインＤＬごとに設けられ、システムコントローラ１４０から供給されるデータ制御信号（出力制御信号等）に基づいて、接点が切り替わるスイッチＳＷＣ１、ＳＷＣ２、・・・と、スイッチＳＷＣ１、ＳＷＣ２、・・・の第１の切替接点に共通に所定の高電圧（ハイレベル）のセット電圧Ｖｓｅｔ（第１の一定電圧）を供給する高電圧電源（第１の電圧印加部）と、スイッチＳＷＣ１、ＳＷＣ２、・・・の第２の切替接点に、表示データの輝度階調成分に基づく信号時間幅（パルス幅）を有し、一定の電流値を有する駆動電流Ｉｃを供給する定電流発生部１３１（駆動電流供給部）と、スイッチＳＷＣ１、ＳＷＣ２、・・・の第３の切替接点に共通に所定の低電圧（ローレベル）のリセット電圧Ｖｒｅｓｅｔ（第２の一定電圧）を供給する低電圧電源（第２の電圧印加部）と、を備えて構成されている。なお、本発明に係るデータドライバに適用可能な定電流発生部については、詳しく後述する。
【００４２】
ここで、データドライバ１３０の各データラインＤＬごとに設けられるスイッチＳＷＣ１、ＳＷＣ２、・・・は、例えば、図３に示すように、一定のセット電圧Ｖｓｅｔを供給する高電圧電源にソース端子が接続され、データラインＤＬにドレイン端子が接続され、第１のタイミングで制御信号Ｖｇｓがゲート端子に印加されるｎチャネル型の電界効果型トランジスタからなるスイッチ素子（以下、「ＮＭＯＳトランジスタ」と記す）Ｔｒ１１と、一定の駆動電流Ｉｃを供給する定電流発生部１３１にソース端子が接続され、データラインＤＬにドレイン端子が接続され、第２のタイミングで制御信号Ｖｇｃがゲート端子に印加されるＮＭＯＳトランジスタＴｒ１２と、一定のリセット電圧Ｖｒｅｓｅｔを供給する低電圧電源にソース端子が接続され、データラインＤＬにドレイン端子が接続され、第３のタイミングで制御信号Ｖｇｒがゲート端子に印加されるｐチャネル型の電界効果型トランジスタからなるスイッチ素子（以下、「ＰＭＯＳトランジスタ」と記す）Ｔｒ１３と、を有した構成を適用することができる。
【００４３】
すなわち、各スイッチＳＷＣ１、ＳＷＣ２、・・・は、単一のデータラインＤＬに対して、ＮＭＯＳトランジスタＴｒ１１、Ｔｒ１２及びＰＭＯＳトランジスタＴｒ１３が並列に接続された構成を有し、各々異なるタイミングで選択的にオン動作して、所定の電圧又は電流をデータラインＤＬに供給する。
また、各ＮＭＯＳトランジスタＴｒ１１、Ｔｒ１２及びＰＭＯＳトランジスタＴｒ１３のゲート端子に印加される制御信号Ｖｇｓ、Ｖｇｃ、Ｖｇｒは、システムコントローラ１４０から供給されるデータ制御信号及び表示信号生成回路１５０から供給される表示データに基づいて生成され、各行（走査ライン）ごとに設定される走査期間内の所定のタイミングで選択的に印加される。これらのスイッチＳＷＣ１、ＳＷＣ２、・・・の動作とデータラインＤＬに供給される電圧成分及び電流成分については、詳しく後述する。
なお、図３において、データラインＤＬに直列に形成された抵抗成分Ｒｐａ、Ｒｐ、Ｒｐｂは、データラインＤＬの配線抵抗を等価的に表したものであり、データラインＤＬの両端に形成された容量成分Ｃｐａ、Ｃｐｂは、データラインＤＬに寄生する配線容量（寄生容量）である。
【００４４】
（システムコントローラ）
システムコントローラ１４０は、走査ドライバ１２０及びデータドライバ１３０の各々に対して、動作状態を制御する走査制御信号及びデータ制御信号を生成して出力することにより、各ドライバを所定のタイミングで動作させて走査信号Ｖｓ及び駆動電流Ｉｃ、セット電圧Ｖｓｅｔ、リセット電圧Ｖｒｅｓｅｔを生成、出力させ、各有機ＥＬ素子のカソード電極に走査信号Ｖｓを供給するとともに、各有機ＥＬ素子のアノード電極に駆動電流Ｉｃ、セット電圧Ｖｓｅｔ、リセット電圧Ｖｒｅｓｅｔを供給して、各有機ＥＬ素子を所定の輝度階調で動作させて、所定の映像信号に基づく画像情報を表示パネル１１０に表示させる制御を行う。
【００４５】
（表示信号生成回路）
表示信号生成回路１５０は、例えば、表示装置の外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに表示データとしてデータドライバ１３０に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１４０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１４０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、走査ドライバ１２０やデータドライバ１３０に対して供給する走査制御信号及びデータ制御信号を生成する。
【００４６】
次に、上述した走査ドライバ及びデータドライバの動作、及び、走査ライン及びデータラインに供給される電圧、電流成分について、図面を参照して詳しく説明する。
図４は、本発明に適用可能な走査ドライバ及びデータドライバにおける制御動作（駆動制御方法）を示すタイミングチャートであり、図５は、本発明に適用可能な走査ドライバ及びデータドライバにより印加される電圧相互の関係を示す電圧−電流特性図である。また、図６は、本発明を適用可能な表示装置における表示駆動動作を示すタイミングチャートである。
【００４７】
本発明に係るデータドライバ（表示駆動装置）の制御動作においては、図４に示すように、各走査ラインごとに異なるタイミングで設定される走査期間Ｔｓｅｌ内に、各データラインＤＬに対して、上述したセット電圧Ｖｓｅｔを印加するセット期間Ｔｓｅｔと、駆動電流Ｉｃを供給する定電流供給期間Ｔｃと、リセット電圧Ｖｒｅｓｅｔを印加するリセット期間Ｔｒｅｓｅｔが順次設定される。なお、図４においては、特定の行（走査ライン）の表示素子を駆動する場合について示す。
【００４８】
（セット期間）
セット期間Ｔｓｅｔにおいては、図４に示すように、特定の行に設定された走査期間（選択期間）の開始タイミングで、データドライバ１３０に設けられたＮＭＯＳトランジスタＴｒ１１のゲート端子にハイレベルのセット制御信号Ｖｇｓが印加されてオン動作するとともに、ＰＭＯＳトランジスタＴｒ１３のゲート端子にハイレベルのリセット制御信号Ｖｇｒが印加されてオフ動作する。また、このとき、ＮＭＯＳトランジスタＴｒ１２のゲート端子にはローレベルの電流供給制御信号Ｖｇｃが印加されており、オフ状態を継続する。これにより、ＮＭＯＳトランジスタＴｒ１１を介して、所定の高電圧（例えば、１２Ｖ）を有するセット電圧ＶｓｅｔがデータラインＤＬ（有機ＥＬ素子のアノード電極）に印加される（データライン電圧Ｖｄｌ＝Ｖｓｅｔ）。
【００４９】
セット電圧Ｖｓｅｔは、後述する定電流供給期間ＴｃにデータラインＤＬに対して一定の駆動電流Ｉｃを供給することにより表示素子に印加される電位（Ｖｃ）に対応する値に設定されている。すなわち、図５に示すように、駆動電流ＩｃをデータラインＤＬに印加した場合、電源となるデータドライバ１３０から有機ＥＬ素子ＯＥＬまでの配線長に応じて、電圧降下Ｖｄｒｏｐが生じ、データドライバ１３０に最も近い側で最も高い電圧Ｖｍａｘが供給され、データドライバ１３０から最も離れた側で最も低い電圧Ｖｍｉｎが供給される。セット電圧Ｖｓｅｔは、後述するように、全ての走査ラインＳＬに接続された有機ＥＬ素子ＯＥＬが発光しない状態とするため、少なくとも有機ＥＬ素子ＯＥＬの閾値電圧（ターン・オン電圧）以上であって、駆動電流Ｉｃが供給された際に各表示素子に印加される電圧の最高電圧Ｖｍａｘを越えない値であればよく、更に好ましくは、表示パネル全体におけるセット電圧Ｖｓｅｔの印加による効果の均一性を高めるために、表示パネル１１０の中央領域の有機ＥＬ素子ＯＥＬに一定の電流値を有する駆動電流Ｉｃを供給することができる電圧、すなわち、データラインＤＬにおける最高電圧値Ｖｍａｘと最低電圧値Ｖｍｉｎの平均値となる電圧、をセット電圧Ｖｓｅｔとなるように設定する。
【００５０】
また、このセット期間Ｔｓｅｔにおいては、走査ドライバ１２０に設けられたスイッチＳＷＬは、高電圧電源側の切替接点に接続され、ハイレベルの走査信号Ｖｓ（＝Ｖｓｈ）が走査ラインＳＬ（有機ＥＬ素子のカソード電極）に印加される。ここで、選択状態にない他の行の走査ラインＳＬについても、上記特定の行と同様に、走査ドライバ１２０からハイレベルの走査信号Ｖｓ（＝Ｖｓｈ）が印加される。
【００５１】
セット期間Ｔｓｅｔにおいて全ての行の走査ラインＳＬに印加されるハイレベルの走査信号Ｖｓ（＝Ｖｓｈ）は、セット電圧Ｖｓｅｔとして上記の最高電圧（Ｖｍａｘ）がデータラインＤＬに印加された場合であっても、全ての走査ラインＳＬに接続された有機ＥＬ素子ＯＥＬが発光しない電圧（例えば、９Ｖ）に設定されている。具体的には、図５及び次式（１）に示すように、データラインＤＬに印加される最高電圧値（≒Ｖｍａｘ）から有機ＥＬ素子ＯＥＬのターン・オン電圧Ｖｔｕｒｎ−ｏｎ分を差し引いた電圧（Ｖｍａｘ−Ｖｔｕｒｎ−ｏｎ）よりも高くなるように設定されている。
Ｖｓ（＝Ｖｓｈ）＞Ｖｍａｘ−Ｖｔｕｒｎ−ｏｎ　　　　・・・（１）
【００５２】
ここで、各行の走査ラインに接続された有機ＥＬ素子ＯＥＬには、上記セット電圧Ｖｓｅｔ及び式（１）に示した関係を有する走査信号Ｖｓ（＝Ｖｓｈ）が、各々アノード電極及びカソード電極に印加されることにより、アノード電極及びカソード電極間の電位差が生じることになるが、本発明においては、この電位差によってはいずれの有機ＥＬ素子にも電流が流下しないように設定されている。
したがって、セット期間Ｔｓｅｔにおける各電圧の印加により、後述する駆動電流Ｉｃの供給（定電流供給期間Ｔｃ）に先立って、データラインＤＬに付加される配線容量及び有機ＥＬ素子の接合容量が所定電圧（＝Ｖｓｅｔ）まで急速に充電され、また、各有機ＥＬ素子は、未発光の状態を保持する。
【００５３】
（定電流供給期間）
次いで、定電流供給期間Ｔｃにおいては、図４に示すように、データドライバ１３０に設けられたＮＭＯＳトランジスタＴｒ１１のゲート端子にローレベルのセット制御信号Ｖｇｓが印加されてオフ動作した後、ＮＭＯＳトランジスタＴｒ１２のゲート端子にハイレベルの電流供給制御信号Ｖｇｃが印加されてオン動作する。また、このとき、ＰＭＯＳトランジスタＴｒ１３のゲート端子にはハイレベルのリセット制御信号Ｖｇｒが印加されており、オフ状態を継続する。これにより、ＮＭＯＳトランジスタＴｒ１２を介して、定電流発生部１３１により生成された一定の電流値を有する駆動電流ＩｃがデータラインＤＬ（有機ＥＬ素子のアノード電極）に供給される（有機ＥＬ素子供給電流Ｉｅｌ＝Ｉｃ）。
【００５４】
ここで、データドライバ１３０からデータラインＤＬを介して有機ＥＬ素子ＯＥＬに供給される駆動電流Ｉｃは、表示信号生成回路から供給される表示データに基づく輝度階調に対応した所定の信号時間幅（パルス幅）で供給されるように設定される。また、この定電流供給期間Ｔｃにおいて駆動電流Ｉｃを供給することによりデータラインＤＬに印加される電位Ｖｃ（例えば、１２Ｖ）は、上述したセット期間Ｔｓｅｔにおいて、データラインＤＬに印加されるセット電圧Ｖｓｅｔと同等になるように設定されている（データライン電圧Ｖｄｌ＝Ｖｃ＝Ｖｓｅｔ）。
【００５５】
また、この定電流供給期間Ｔｃにおいては、走査ドライバ１２０に設けられたスイッチＳＷＬは、低電圧電源側の切替接点に接続され、ローレベルの走査信号Ｖｓ（＝Ｖｓｌ）が走査ラインＳＬ（有機ＥＬ素子のカソード電極）に印加される。ここで、選択状態にない他の行の走査ラインＳＬには、上ハイレベルの走査信号Ｖｓ（＝Ｖｓｈ）が継続して印加される。ここで、ローレベルの走査信号Ｖｓ（＝Ｖｓｌ）は、例えば、接地電位（０Ｖ）に設定される。
【００５６】
したがって、定電流供給期間Ｔｃにおける各電流、電圧の印加により、選択された走査ラインに接続された有機ＥＬ素子に、発光動作を行うために必要な所定の駆動電流Ｉｃが、周知のパルス幅変調（ＰＷＭ駆動）制御方法に基づいて、表示データに応じた所定の信号時間幅（階調が低い場合には短時間、高い場合には長時間）で供給されるので、各有機ＥＬ素子が所定の輝度階調で発光する。このとき、上述したセット期間Ｔｓｅｔにおいて、定電圧源（セット電圧Ｖｓｅｔの供給する電源）によりデータラインＤＬに付加された配線容量及び有機ＥＬ素子の接合容量がセット電圧Ｖｓｅｔ（＝Ｖｃ）にまで充電されているので、駆動電流Ｉｃの供給に対して、極めて短い時間で発光動作に必要な駆動電流Ｉｃの電流値まで上昇することになり、有機ＥＬ素子が迅速に発光動作する。
【００５７】
（リセット期間）
次いで、リセット期間Ｔｒｅｓｅｔにおいては、図４に示すように、データドライバ１３０に設けられたＮＭＯＳトランジスタＴｒ１２のゲート端子にローレベルの電流供給制御信号Ｖｇｃが印加されてオフ動作した後、ＰＭＯＳトランジスタＴｒ１３のゲート端子にローレベルのリセット制御信号Ｖｇｒが印加されてオン動作する。また、このとき、ＮＭＯＳトランジスタＴｒ１１のゲート端子にはローレベルのセット制御信号Ｖｇｓが印加されており、オフ状態を継続する。これにより、ＰＭＯＳトランジスタＴｒ１３を介して、所定の低電圧（例えば、６Ｖ）を有するリセット電圧ＶｒｅｓｅｔがデータラインＤＬ（有機ＥＬ素子のアノード電極）に印加され、データラインＤＬに付加された配線容量及び有機ＥＬ素子の素子容量に蓄積された電荷が放出される（データライン電圧Ｖｄｌ＝Ｖｒｅｓｅｔ）。
【００５８】
リセット電圧Ｖｒｅｓｅｔは、上述したセット期間Ｔｓｅｔ及び定電流供給期間ＴｃにデータラインＤＬに対して印加された高電圧（Ｖｓｅｔ＝Ｖｃ）の電位を一時に放出してリセットすることができる任意の電位に設定されている。具体的には、図５に示すように、リセット電圧Ｖｒｅｓｅｔを有機ＥＬ素子のターン・オン電圧Ｖｔｕｒｎ−ｏｎよりもわずかに低い電圧（Ｖｒｅｓｅｔ＜Ｖｔｕｒｎ−ｏｎ）に設定する。これにより、行の走査が繰り返されて、次回選択された場合に、リセット電圧Ｖｒｅｓｅｔを接地電位（０Ｖ）に設定した場合に比較して、上記セット期間Ｔｓｅｔにおける充電動作に要する時間が短縮されるとともに、充放電に係る消費電力が削減される。
したがって、表示パネルを構成する各走査ラインについて、図６に示すように、走査期間内に、上述した一連の動作期間を設定することにより、表示データに基づく所定の画像情報が表示パネルに階調表示される。
【００５９】
このように、本実施形態に係る表示駆動装置（走査ドライバ及びデータドライバ）においては、走査期間内に、駆動電流Ｉｃの供給動作に先立って定電圧源からセット電圧ＶｓｅｔをデータラインＤＬに印加し、予めデータラインＤＬに付加された配線容量や有機ＥＬ素子の接合容量を充電することができるので、定電流源を用いて該容量を充電する場合に比較して、充電動作を短時間で急速に行うことができる。この場合、データラインＤＬの配線長等に伴う電圧降下の影響を受けにくく、表示パネル１１０における走査ラインＳＬの配設位置に関わらず、略均等なセット電圧Ｖｓｅｔに充電することができる。
【００６０】
ここで、セット電圧Ｖｓｅｔは、有機ＥＬ素子における駆動電流を供給する際の電圧Ｖｃに近似するように設定されているので、セット期間Ｔｓｅｔから定電流供給期間Ｔｃに動作が切り替わり、一定の駆動電流Ｉｃを供給する状態になった場合であっても、データライン電圧Ｖｄｌの調整量を小さくすることができ、当該調整に要する時間を短縮して応答表示特性の向上を図ることができる。
また、上記セット期間Ｔｓｅｔにおける迅速な充電動作により、走査期間内における動作時間（定電流供給期間Ｔｃ）を相対的に長く確保することができるので、パルス幅変調制御方式により各有機ＥＬ素子における動作時間（信号時間幅）を制御した場合であっても、良好な階調表示を実現することができる。
【００６１】
また、上記セット期間Ｔｓｅｔにおいて、全ての走査ラインＳＬの電位を所定のハイレベルを有する電圧Ｖｓｈに設定することにより、データラインＤＬにセット電圧Ｖｓｅｔを印加した場合であっても、いずれの有機ＥＬ素子にも電流は流下しないので、セット電圧Ｖｓｅｔに到達するまでのプリチャージ（充電）に要する時間を短縮して、応答特性の向上を図ることができる。
また、定電流供給期間Ｔｃにおいて、定電流源から一定の電流値を有する駆動電流Ｉｃを供給することにより、データラインＤＬにおける電圧降下に対して所定の電圧Ｖｃを補償することができるので、有機ＥＬ素子ＯＥＬに印加される電圧の経時変化に良好に対応することができ、各有機ＥＬ素子ＯＥＬに対して略均一な電圧Ｖｃに基づく一定電流（駆動電流）Ｉｃを供給して、輝度階調のバラツキのない良好な表示画質を実現することができる。
【００６２】
ここで、各有機ＥＬ素子ＯＥＬに対して、一定の電流値を有する駆動電流Ｉｃを、表示データに含まれる輝度階調成分に応じた時間信号幅（パルス幅）で供給するパルス幅変調制御方式を採用しているので、定電流供給期間Ｔｃに各有機ＥＬ素子に供給する駆動電流Ｉｃは、一定の電流値を有する電流であればよく、また、セット電圧Ｖｓｅｔの電圧値を変更制御する必要もないので、当該電流及び電圧を供給するための定電流源及び定電圧源として簡易な回路構成を適用することができる。
【００６３】
さらに、定電流供給期間Ｔｃ終了後のリセットＴｒｅｓｅｔ期間において、データラインＤＬに印加されるリセット電圧Ｖｒｅｓｅｔの電圧値を接地電位（０Ｖ）に設定する必要がなく、有機ＥＬ素子ＯＥＬのターン・オン電圧Ｖｔｕｒｎ−ｏｎ以下の任意の電圧に設定すればよいので、その電位差分（Ｖｒｅｓｅｔ＜Ｖｔｕｒｎ−ｏｎ）、配線容量や有機ＥＬ素子ＯＥＬの接合容量に対する充放電電荷量を削減することができ、消費電力の削減を図ることができる。
また、リセットＴｒｅｓｅｔ期間において、選択されていない走査ラインを含む全ての走査ラインＳＬを、定電流供給期間Ｔｃ終了（リセット期間）ごとにリセットする手法を適用していないので、有機ＥＬ素子ＯＥＬの接合容量に対する充放電動作を行う必要がなく、消費電力の削減を図ることができる。
【００６４】
＜定電流発生部の第１の実施形態＞
次に、上述した実施形態に係るデータドライバにおいて、一定電流値を有する駆動電流を出力する定電流発生部の第１の実施形態について、図面を参照して具体的に説明する。
図７は、上述した実施形態に適用可能な定電流発生部の第１の実施形態を示す概略ブロック図である。
【００６５】
図７に示すように、定電流発生部１３１は、複数の有機ＥＬ素子ＯＥＬを動作させるための駆動電流Ｉｃを生成するための一定電流Ｉｐを出力する単一の定電流発生回路１０Ａと、該定電流発生回路１０Ａから供給される一定電流Ｉｐを、後述する電流記憶回路３０Ａの各々へ順次供給する際のタイミングを設定するシフトレジスタ２０Ａと、シフトレジスタ２０Ａから所定のタイミングで出力されるスイッチ切換信号（シフト出力）ＳＲにより、定電流発生回路１０Ａから各電流記憶回路３０Ａへの一定電流Ｉｐの供給状態を制御する複数のスイッチ手段４０Ａと、出力端子Ｔｏｕｔごとに設けられ、定電流発生回路１０Ａから供給される一定電流Ｉｐを、シフトレジスタ２０Ａに基づく所定のタイミングでスイッチ手段４０Ａを介して順次取り込んで保持（記憶）する複数の電流記憶回路３０Ａと、各出力端子Ｔｏｕｔに接続され、表示データが供給されて、表示データに含まれる輝度階調成分に基づくＰＷＭ制御によって駆動電流Ｉｃを供給する信号時間幅（パルス幅）を設定するＰＷＭ制御回路８０と、ＰＷＭ制御回路８０の出力端及び前述のセット電圧Ｖｓｅｔ、リセット電圧Ｖｒｅｓｅｔと、上記複数の有機ＥＬ素子ＯＥＬに接続されるデータラインＤＬ間に設けられる前述の３接点切替型のスイッチＳＷＣと、を備えて構成されている。
【００６６】
以下、上記各構成について、具体的に説明する。
（定電流発生回路）
図８は、本実施例に適用可能な定電流発生回路の一具体例を示す回路構成図である。
定電流発生回路１０Ａは、概略、複数の有機ＥＬ素子の各々を所定の発光状態で動作させるために必要な電流値を有する一定電流Ｉｐを生成して、有機ＥＬ素子の各々に対応して設けられた個別の電流記憶回路３０Ａに出力するように構成されている。ここで、定電流発生回路１０Ａとしては、例えば、図８に示すように、前段の制御電流生成部１１と、後段のカレントミラー回路部１２からなる回路構成を適用することができる。なお、本実施例で示す定電流発生回路は、本発明に係る表示駆動装置に適用可能な一例を示すものにすぎず、この回路構成に限定されるものではない。また、定電流発生回路１０Ａとして、制御電流生成部１１とカレントミラー回路部１２を備えた構成を示すが、これに限定されるものではない。
【００６７】
制御電流生成部１１は、例えば、図８に示すように、一端側が高電位電源Ｖｄｄに接続された抵抗Ｒ１１の他端側にエミッタが接続され、後段のカレントミラー回路部１２（出力接点Ｎ１１）にコレクタが接続されたｐｎｐ型パイポーラトランジスタ（以下、「ｐｎｐトランジスタ」と略記する）Ｑ１１と、該ｐｎｐトランジスタＱ１１のベースにソースが接続され、セット信号ＳＥＴが入力されるセット端子Ｔｓｅｔにドレインが接続され、所定の制御信号ＩＮが入力される入力端子Ｔｉｎにゲートが接続されたＮＭＯＳトランジスタＭ１１と、を備えた回路構成を有している。
【００６８】
また、カレントミラー回路部１２は、例えば、図８に示すように、上記制御電流生成部１１の出力接点Ｎ１１にコレクタ及びベースが接続されたｎｐｎ型パイポーラトランジスタ（以下、「ｎｐｎトランジスタ」と略記する）Ｑ１２と、該ｎｐｎトランジスタのエミッタ及び低電位電源Ｖｓｓ間に接続された抵抗Ｒ１２と、所定の電流成分を有する出力電流（一定電流Ｉｐ）が出力される出力端子Ｔｃｓにコレクタが接続され、上記制御電流生成部１１の出力接点Ｎ１１にベースが接続されたｎｐｎトランジスタＱ１３と、該ｎｐｎトランジスタＱ１３のエミッタ及び低電位電源Ｖｓｓ間に接続された抵抗Ｒ１３と、を備えた回路構成を有している。
【００６９】
ここで、出力電流（一定電流Ｉｐ）は、上記制御電流生成部１１により生成され、出力接点Ｎ１１を介して入力された制御電流の電流値に対して、カレントミラー回路構成により規定される所定の電流比率に応じた電流値を有している。本実施例においては、電流記憶回路３０Ａに対して負極性の出力電流を供給することにより、電流成分が電流記憶回路３０Ａ側から定電流発生回路１０Ａ方向に引き込まれるように流下する。
【００７０】
（シフトレジスタ／スイッチ手段）
シフトレジスタ２０Ａは、図示を省略した制御部（例えば、図１に示したシステムコントローラ１４０）から供給される制御信号に基づいて、順次出力されるシフト出力を、各データラインＤＬに対応して設けられたスイッチ手段４０Ａの各々にスイッチ切換信号ＳＲとして順次印加する。各スイッチ手段４０Ａは、シフトレジスタ２０Ａから出力されるスイッチ切換信号ＳＲに基づいて、各々異なるタイミングでオン動作し、上記定電流発生回路１０Ａからの一定電流Ｉｐを、各電流記憶回路３０Ａに供給して、取り込み保持されるように制御する。
【００７１】
（電流記憶回路）
図９は、本実施例に適用可能な電流記憶回路及び上記スイッチ手段からなる構成の一具体例を示す回路構成図であり、図１０は、本実施例に適用可能な電流記憶回路における基本動作を示す概念図である。
電流記憶回路３０Ａは、定電流発生回路１０Ａから出力される一定電流Ｉｐを、上記シフトレジスタ２０Ａから出力されるシフト出力に基づいて順次取り込み保持し、該保持された電流成分をそのまま、もしくは、該電流成分に基づいて生成される所定電流を、駆動電流Ｉｃとして出力端子Ｔｏｕｔを介して各データラインＤＬに一斉に出力するように構成されている。ここで、電流記憶回路３０Ａとしては、例えば、図９に示すように、前段の電流成分保持部３１（スイッチ手段４０Ａを含む）と、後段のカレントミラー回路部３２からなる回路構成を適用することができる。なお、本実施例で示す電流記憶回路は、本発明に係る表示駆動装置に適用可能な一例を示すものにすぎず、この回路構成に限定されるものではない。また、電流記憶回路３０Ａとして、制御電流生成部３１とカレントミラー回路部３２を備えた構成を示すが、これに限定されるものではない。
【００７２】
電流成分保持部３１は、例えば、図９に示すように、接点Ｎ３１及び上記定電流発生回路１０Ａの出力端子Ｔｃｓ間にソース及びドレインが接続され、シフトレジスタのシフト出力端子Ｔｓｒにゲートが接続されたＰＭＯＳトランジスタＭ３１と、高電位電源Ｖｄｄ及び接点Ｎ３２間にソース及びドレインが接続され、接点Ｎ３１にゲートが接続されたＰＭＯＳトランジスタＭ３２と、接点Ｎ３２及び定電流発生回路１０Ａの出力端子Ｔｃｓ間にソース及びドレインが接続され、シフトレジスタ２０Ａのシフト出力端子Ｔｓｒにゲートが接続されたＰＭＯＳトランジスタＭ３３と、高電位電源Ｖｄｄ及び接点Ｎ３１間に接続された蓄積容量Ｃ３１と、接点Ｎ３２及び後段のカレントミラー回路部３２への出力接点Ｎ３３間にソース及びドレインが接続され、図示を省略した制御部（例えば、図１に示したシステムコントローラ１４０）から供給され、後段のカレントミラー回路部３２への制御電流の出力状態を制御する出力イネーブル信号ＥＮが入力される出力制御端子Ｔｅｎにゲートが接続されたＰＭＯＳトランジスタＭ３４と、を備えた構成を有している。ここで、シフトレジスタ２０Ａからのスイッチ切換信号（シフト出力）ＳＲに基づいて、オン／オフ動作するＰＭＯＳトランジスタＭ３１、Ｍ３３は、上述したスイッチ手段４０Ａを構成する。また、高電位電源Ｖｄｄ及び接点Ｎ３１間に設けられる蓄積容量Ｃ３１は、ＰＭＯＳトランジスタＭ３２のゲート−ソース間に形成される寄生容量であってもよい。
【００７３】
また、カレントミラー回路部３２は、例えば、図９に示すように、各々、上記電流成分保持部３１の出力接点Ｎ３３にコレクタ及びベースが接続され、接点Ｎ３４にエミッタが接続されたｎｐｎトランジスタＱ３１、Ｑ３２と、接点Ｎ３４及び低電位電源Ｖｓｓ間に接続された抵抗Ｒ３１と、高電位電源Ｖｄｄにコレクタが接続され、上記電流成分保持部３１の出力接点Ｎ３３がベースに接続されたｎｐｎトランジスタＱ３３と、該ｎｐｎトランジスタＱ３３のエミッタ及び出力電流（駆動電流Ｉｃ）が出力される出力端子Ｔｏｕｔ間に接続された抵抗Ｒ３２と、を備えた構成を有している。ここで、出力電流（駆動電流Ｉｃ）は、上記電流成分保持部３１から出力され、出力接点Ｎ３３を介して入力された制御電流の電流値に対して、カレントミラー回路構成により規定される所定の電流比率に応じた電流値を有している。
なお、カレントミラー回路部３２の回路構成における電流比率を規定する抵抗Ｒ３１、Ｒ３２に替えて、ｎｐｎトランジスタＱ３１〜Ｑ３３の面積比を変えることによって上記電流比率を規定するように構成してもよい。その場合、抵抗Ｒ３１、Ｒ３２の抵抗値のバラツキに起因する回路内部における電流成分のバラツキの発生を抑制して、出力電流のバラツキを抑制することができる。
【００７４】
このような構成を有する電流記憶回路（スイッチ手段を含む）における基本動作は、有機ＥＬ素子の動作サイクル（走査期間）に対して、相互に時間的な重なりが生じない所定のタイミングで電流記憶動作及び電流出力動作が実行される。
（電流記憶動作）
電流記憶動作においては、まず、制御部（システムコントローラ１４０）から出力制御端子Ｔｅｎを介して、ハイレベルの出力イネーブル信号ＥＮを印加することにより、出力制御手段としてのＰＭＯＳトランジスタＭ３４がオフ動作する。この状態で、定電流発生回路１０Ａから負極性の電流成分を有する電流Ｉｐを入力端子Ｔｃｓ（定電流発生回路１０Ａの出力端子Ｔｃｓ）を介して供給するとともに、シフトレジスタ２０Ａからシフト出力端子Ｔｓｒを介して、所定のタイミングでローレベルのスイッチ切換信号ＳＲを印加することにより、入力制御手段（スイッチ手段４０Ａ）としてのＰＭＯＳトランジスタＭ３１、Ｍ３３がオン動作する。
【００７５】
これにより、接点Ｎ３１（すなわち、ＰＭＯＳトランジスタＭ３２のゲート端子、又は、蓄積容量Ｃ３１の一端側）に負極性を有する電流Ｉｐに応じたローレベルの電圧レベルが印加されて、高電位電源Ｖｄｄ及び接点Ｎ３１間（ＰＭＯＳトランジスタＭ３２のゲート−ソース間）に電位差が生じることにより、ＰＭＯＳトランジスタＭ３２がオン動作し、図１０（ａ）に示すように、高電位電源からＰＭＯＳトランジスタＭ３２、Ｍ３３を介して入力端子Ｔｃｓ方向に、電流Ｉｐと同等の書込電流Ｉｗが引き込まれるように流下する。
【００７６】
このとき、蓄積容量Ｃ３１には、高電位電源Ｖｄｄ及び接点Ｎ３１間（ＰＭＯＳトランジスタＭ３２のゲート−ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。ここで、蓄積容量Ｃ３１に蓄積された電荷（電圧成分）は、電流記憶動作の終了により、シフトレジスタ２０Ａからシフト出力端子Ｔｓｒを介して、ハイレベルのスイッチ切換信号ＳＲが印加され、ＰＭＯＳトランジスタＭ３１、Ｍ３３がオフ動作して、上記書込電流Ｉｗの引き込みが停止された後においても保持される。
【００７７】
（電流出力動作）
次いで、電流記憶動作終了後の負荷の駆動動作においては、制御部（システムコントローラ１４０）から出力制御端子Ｔｅｎを介して、ローレベルの出力イネーブル信号ＥＮを印加することにより、ＰＭＯＳトランジスタＭ３４がオン動作する。このとき、蓄積容量Ｃ３１に保持された電圧成分により、ＰＭＯＳトランジスタＭ３２のゲート−ソース間に電流記憶動作時と同等の電位差が生じているので、図１０（ｂ）に示すように、高電位電源からＰＭＯＳトランジスタＭ３２、Ｍ３４を介して出力接点Ｎ３３（カレントミラー回路部３２）方向に、上記書込電流Ｉｗ（＝電流Ｉｐ）と同等の電流値を有する駆動制御電流Ｉａｃが流下する。
【００７８】
これにより、カレントミラー回路部３２に流下した駆動制御電流Ｉａｃは、カレントミラー回路構成により規定される所定の電流比率に応じた電流値を有する駆動電流Ｉｃに変換されて、各出力端子Ｔｏｕｔを介してデータラインＤＬ（有機ＥＬ素子ＯＥＬ）に供給される。ここで、電流記憶回路３０ＡからデータラインＤＬへ供給される負荷駆動電流Ｉｃは、電流出力動作の終了により、制御部から出力制御端子Ｔｅｎを介して、ハイレベルの出力イネーブル信号ＥＮが印加され、ＰＭＯＳトランジスタＭ３４がオフ動作することにより供給が停止される。
【００７９】
以上のような構成及び駆動方法を有する電流駆動装置において、電流書込期間においては、単一の定電流発生回路１０Ａにより所定の電流値を有する一定電流Ｉｐが生成されて出力されるとともに、シフトレジスタ２０Ａから順次出力されるスイッチ切換信号ＳＲが各スイッチ手段４０Ａに順次印加される。これにより、各スイッチ手段４０Ａが異なるタイミングで順次オン動作して、上記定電流発生回路１０Ａから出力された電流Ｉｐに対応する書込電流Ｉｗが各電流記憶回路３０Ａに順次流下して書き込まれ、電圧成分として保持される（上記電流記憶動作）。
【００８０】
次いで、電流出力期間においては、全ての電流記憶回路３０Ａに単一の定電流発生回路１０Ａから出力された一定電流Ｉｃが保持された後、制御部から各電流記憶回路３０Ａに出力イネーブル信号ＥＮが同一のタイミングで共通に印加される。これにより、電流記憶回路３０Ａに保持されていた電圧成分に応じた電流が、図示を省略したＰＷＭ制御部により設定された所定の信号時間幅を有する駆動電流Ｉｃとして、出力端子Ｔｏｕｔを介して各データラインに一斉に供給される（上記電流出力動作）。
そして、このような電流書込期間及び電流出力期間を、図１に示した走査ドライバ１２０により各走査ラインＳＬを順次選択する走査期間ごとに繰り返し設定することにより、各行ごとの有機ＥＬ素子を順次所定の輝度階調で動作させることができる。
【００８１】
したがって、本実施例に係る定電流発生部を備えたデータドライバによれば、図２に示したような表示パネル１１０に配設された走査ラインＳＬごとに接続された有機ＥＬ素子に対して、各データラインＤＬを介して、単一の電流源（定電流発生回路）から供給される均一な電流特性を有する一定電流からなり、表示データに応じた信号時間幅を有する駆動電流Ｉｃを、各走査ラインＳＬの走査期間中に一斉に供給して有機ＥＬ素子を所定の輝度階調で発光させる動作を、各行ごとに順次繰り返すことにより、各データライン間（定電流発生部を構成する各半導体チップ間、及び、該半導体チップにおける出力端子間）における電流値のバラツキを抑制して、各有機ＥＬ素子を均一な動作特性で動作させることができるので、所望の画像情報を表示ムラの発生を抑制しつつ、良好な輝度階調で表示することができる。
【００８２】
＜定電流発生部の第２の実施形態＞
次いで、上述した定電流発生部の第２の実施形態について、図面を参照して説明する。
図１１は、上述した実施形態に適用可能な定電流発生部の第２の実施形態を示す概略ブロック図である。ここで、上述した実施形態と同等の構成については、同一又は同等の符号を付して、その説明を簡略化又は省略する。
【００８３】
本実施形態に係る定電流発生部は、図１１に示すように、一定電流Ｉｐを共通に供給する単一の定電流発生回路１０Ｂと、所定数の出力端子Ｔｏｕｔに対応して設けられた複数の電流記憶回路３０Ｂ（電流記憶部３１ａ、３１ｂ）と、シフトレジスタ２０Ｂ（シフトレジスタ部２１ａ、２１ｂ）と、複数の入力側スイッチ手段４０Ｂ（スイッチ４１ａ、４１ｂ）と、複数の出力側スイッチ手段５０Ｂからなる回路構成と、を備え、各出力端子Ｔｏｕｔごとに一対の電流記憶部３１ａ、３１ｂを備え、一方の電流記憶部により単一の定電流発生回路１０Ｂから供給される一定電流Ｉｐを順次保持する動作と、他方の電流記憶部に既に保持した電流を、出力端子Ｔｏｕｔを介して一括して出力する動作を、同時並行的に実行するように構成されている。
【００８４】
このような構成を有する電流駆動装置において、第１の動作期間（電流記憶部３１ａ側は電流書込期間／電流記憶部３１ｂ側は電流出力期間）においては、シフトレジスタ２１ａからのスイッチ切換信号ＳＲ１が、各電流記憶回路３０Ｂの電流記憶部３１ａに対応して設けられた各スイッチ４１ａに、順次出力されることにより、各スイッチ４１ａが所定期間のみ順次オン動作して、定電流発生回路１０Ｂから供給される電流Ｉｐが各電流記憶部３１ａに順次書き込まれる。このとき、シフトレジスタ２１ｂからはスイッチ切換信号ＳＲ２が出力されず、全てのスイッチ４１ｂがオフ状態にある。
【００８５】
また、このとき、制御部からは、各出力端子Ｔｏｕｔに対応して設けられた出力側スイッチ手段５０Ｂを電流記憶部３１ｂ側に切り換え設定する出力選択信号ＳＥＬが共通に出力されるとともに、所定のタイミングで、全ての電流記憶部３１ｂに対して、出力イネーブル信号ＥＮ２が共通に出力されることにより、各電流記憶部３１ｂに既に保持されている電流が各出力端子Ｔｏｕｔを介して一斉に出力される。
【００８６】
次いで、上記第１の動作期間終了後に設定される第２の動作期間（電流記憶部３１ａ側は電流出力期間／電流記憶部３１ｂ側は電流書込期間）においては、シフトレジスタ２１ｂからのスイッチ切換信号ＳＲ２が、各電流記憶回路３０Ｂの電流記憶部３１ｂに対応して設けられた各スイッチ４１ｂに、順次出力されることにより、各スイッチ４１ｂが所定期間のみ順次オン動作して、定電流発生回路１０Ｂから供給される電流Ｉｐが各電流記憶部３１ｂに順次書き込まれる。このとき、シフトレジスタ２１ａからはスイッチ切換信号ＳＲ１が出力されず、全てのスイッチ４１ａがオフ状態にある。
【００８７】
また、このとき、制御部からは、出力側スイッチ手段５０Ｂを電流記憶部３１ａ側に切り換え設定する出力選択信号ＳＥＬが共通に出力されるとともに、所定のタイミングで、全ての電流記憶部３１ａに対して、出力イネーブル信号ＥＮ１が共通に出力されることにより、各電流記憶部３１ａに上記第１の動作期間において保持された電流が各出力端子Ｔｏｕｔを介して一斉に出力される。
そして、このような第１及び第２の動作期間を、所定の動作周期ごとに繰り返し設定することにより、定電流発生回路１０Ｂから連続的に出力される電流Ｉｐが、一対の電流記憶部３１ａ、３１ｂのうち、一方に保持されるとともに、他方から出力される動作が、交互かつ連続的に実行される。
【００８８】
したがって、本実施形態に係る電流駆動装置によれば、上述した第１の実施形態と同様に、単一の定電流発生回路から出力される電流を各電流記憶回路（電流記憶部）に順次取り込んで保持し、所定のタイミングで一括して出力することにより、単一の電流源から供給される均一な電流特性を有する電流を各出力端子ごとに保持することができるので、各出力端子間の負荷駆動電流のバラツキを抑制することができるとともに、各出力端子ごとに一対の電流記憶部を備え、定電流発生回路から出力される電流を、一方の電流記憶部側に順次書き込みを行っている状態で、他方の電流記憶部側に保持された電流を一括して出力することにより、電流書込動作時の待ち時間を短縮、もしくは、なくすことができるので、実質的に常時、所定の負荷駆動電流を出力端子を介して各負荷に供給して、負荷への駆動電流の供給時間を長くすることができ、駆動状態を細かく制御することができる。
【００８９】
＜定電流発生部の第３の実施形態＞
次いで、上述した定電流発生部の第３の実施形態について、図面を参照して説明する。
図１２は、上述した実施形態に適用可能な定電流発生部の第３の実施形態を示す概略ブロック図である。ここで、上述した実施形態と同等の構成については、同一又は同等の符号を付して、その説明を簡略化又は省略する。
【００９０】
本実施形態に係る定電流発生部は、図１２に示すように、所定数の出力端子Ｔｏｕｔに対応して設けられた複数の電流記憶回路３０Ｃ（電流記憶部３２ａ、３２ｂ）と、シフトレジスタ２０Ｃ（シフトレジスタ部２２ａ、２２ｂ）と、複数の入力側スイッチ手段４０Ｃ（スイッチ４２ａ、４２ｂ）と、複数の出力側スイッチ手段５０Ｃからなる回路構成と、これらの回路構成の前段であって、定電流発生回路１０Ｃから出力される一定電流Ｉｐが供給される入力部に、図示を省略したシフトレジスタからのシフト出力に基づいてオン／オフ動作する入力部スイッチ手段６０Ｃと、定電流発生回路１０Ｃから出力される一定電流Ｉｐを取り込んで保持する入力電流記憶回路７０Ｃからなる回路構成が同一の半導体基板上に形成された複数の半導体チップＣＰ１、ＣＰ２、・・・ＣＰｎと、各半導体チップＣＰ１、ＣＰ２、・・・ＣＰｎに対して、一定電流Ｉｐを共通に供給する単一の定電流発生回路１０Ｃと、を備えている。なお、本実施例に適用される定電流発生回路１０Ｃ、シフトレジスタ２０Ｃ（シフトレジスタ部２２ａ、２２ｂ）、電流記憶回路３０Ｃ（電流記憶部３２ａ、３２ｂ）及び入力側スイッチ手段４０Ｃ（スイッチ４２ａ、４２ｂ）は、上述した実施例と略同等の構成を有しているので、詳細な説明を省略する。
【００９１】
ここで、出力側スイッチ手段５０Ｃは、所定の出力選択信号ＳＥＬに基づいて、電流記憶部３２ａ、３２ｂのいずれかを選択して、該電流記憶部３２ａ、３２ｂに保持された電流の各出力端子Ｔｏｕｔ（データラインＤＬ）への出力状態を選択的に切り替え制御する。また、各半導体チップＣＰ１、ＣＰ２、・・・ＣＰｎに設けられる入力部スイッチ手段６０Ｃは、図示を省略したシフトレジスタ（又は、制御部）から順次出力されるシフト出力に基づいて、各々異なるタイミングでオン動作し、定電流発生回路１０Ｃから出力された一定電流Ｉｐを各半導体チップＣＰ１、ＣＰ２、・・・ＣＰｎに供給して、入力電流記憶回路７０Ｅに取り込み保持されるように制御する。
【００９２】
入力電流記憶回路７０Ｃは、上述した実施例に示した電流記憶回路（図９参照）と同等の構成を有し、定電流発生回路１０Ｃから出力される電流Ｉｐを、上記入力部スイッチ手段６０Ｃがオン状態となる所定のタイミングで順次取り込み保持し、該保持された電流Ｉｐを、図示を省略した制御部から出力される出力イネーブル信号に基づいて、各半導体チップ内の入力側スイッチ手段４０Ｃ（スイッチ４２ａ、４２ｂのいずれか）を介して、電流記憶回路３０Ｃ（電流記憶部３２ａ、３２ｂのいずれかに）出力する。
【００９３】
このような構成を有する電流駆動装置において、まず、定電流発生回路１０Ｃから出力される所定の電流値を有する一定電流Ｉｐが各半導体チップＣＰ１、ＣＰ２、・・・ＣＰｎに共通に供給され、所定のタイミングで各半導体チップＣＰ１、ＣＰ２、・・・ＣＰｎごとに設けられた入力部スイッチ手段６０Ｃを介して、入力電流記憶回路７０Ｃに順次取り込まれて保持される。
そして、第１の動作期間において、入力電流記憶回路７０Ｃに保持された電流が、各半導体チップＣＰ１、ＣＰ２、・・・ＣＰｎにおいて同時並行的に、入力側スイッチ手段４０Ｃの一方（例えば、スイッチ４２ａ）を介して、電流記憶回路３０Ｃの一方（例えば、電流記憶部３２ａ）に転送されて保持される。このとき、電流記憶回路３０Ｃの他方（例えば、電流記憶部３２ｂ）に既に保持されている電流が、図示を省略したＰＷＭ制御部により表示データに応じた所定の信号時間幅で、駆動電流Ｉｃとして出力端子Ｔｏｕｔを介して各データラインＤＬに一斉に供給される。
【００９４】
次いで、上記第１の動作期間終了後の所定のタイミングで、再び、定電流発生回路１０Ｃから出力される一定電流Ｉｐが、所定のタイミングで各半導体チップＣＰ１、ＣＰ２、・・・ＣＰｎごとに設けられた入力部スイッチ手段６０Ｃを介して、入力電流記憶回路７０Ｃに順次取り込まれて保持される。
次いで、上記第１の動作期間終了後であって、入力電流記憶回路７０Ｃへの一定電流Ｉｐの取り込み保持動作が終了した後に設定される第２の動作期間においては、上述した第１の動作期間と同様に、入力電流記憶回路７０Ｃに保持された電流が、各半導体チップＣＰ１、ＣＰ２、・・・ＣＰｎにおいて同時並行的に、入力側スイッチ手段４０Ｃの他方（例えば、スイッチ４２ｂ）を介して、電流記憶回路３０Ｃの他方（例えば、電流記憶部３２ｂ）に転送されて保持される。このとき、上記第１の動作期間において電流記憶回路３０Ｃの一方（例えば、電流記憶部３２ａ）に保持された電流が駆動電流Ｉｃとして各出力端子Ｔｏｕｔを介して各データラインＤＬに一斉に出力される。
【００９５】
そして、このような一連の動作期間を、走査期間ごとに繰り返し設定することにより、定電流発生回路１０Ｃから出力される一定電流Ｉｐを、入力部の入力電流記憶回路７０Ｃに順次保持して後段の電流記憶回路３０Ｃに転送するとともに、電流記憶回路３０Ｃの一方に取り込んで保持する動作と、他方に保持されている電流を、駆動電流Ｉｃとして一斉に各出力端子Ｔｏｕｔに出力する動作が、交互かつ連続的に実行される。
【００９６】
したがって、本実施形態に係る定電流発生部の構成によれば、図２に示したような表示パネル１１０に配設されるデータラインＤＬの本数が増大し、所定数ごとのデータラインを個別の半導体チップ（ドライバチップ）により駆動するような場合であっても、単一の定電流発生回路から出力される電流を、各半導体チップに共通に供給することができるので、複数の半導体チップに亘る全データライン間の駆動電流のバラツキを抑制することができるとともに、半導体チップごとに設けられた入力電流記憶回路に順次取り込み、その後、各半導体チップの各電流記憶回路に電流を取り込む動作を、各半導体チップ間で同時並行的に行うことができるため、実質的に、各半導体チップ（入力電流記憶回路）への電流の書き込み時間のみで、全てのデータラインに対応した電流記憶回路に所定の駆動電流を保持することができて、この駆動電流の保持に要する時間を大幅に短縮することができるため、駆動電流の供給時間を長くすることができて、駆動状態を細かく制御することができ、また、表示パネルの大画面化や高精細化に良好に対応することができる。
【００９７】
【発明の効果】
以上説明したように、本発明に係る表示駆動装置及びその駆動制御方法によれば、駆動電流の供給動作に先立つセット期間において、一定電圧により、表示素子を動作させることなく、データライン（信号電極線）の配線容量や表示素子の素子容量（接合容量）を充電することができるので、駆動電流の供給時（定電流供給期間）に配線容量や素子容量を充電する時間を要することなく、動作に必要な電流値を有する駆動電流を迅速に表示素子に供給することができる。
したがって、表示素子の走査期間（選択期間）における応答速度を向上させて、階調表示に必要な信号時間幅分の動作期間を確保することができ、表示画質の向上を図ることができる。
【００９８】
また、データラインに一定電圧を印加する場合、表示パネルのデータラインに接続された各表示素子に駆動電流により印加される電圧の平均値を基準とする。これにより、データラインに付加される配線容量により電圧降下が生じた場合であっても、表示パネルの全域の表示素子に供給される電流値のばらつきを抑制して良好な表示画質を実現することができる。
また、上記駆動電流の供給に際し、全ての走査ライン（走査電極線）の電位を所定のハイレベルを有する電圧に設定することにより、データラインに上記一定電圧を印加した場合であっても、いずれの有機ＥＬ素子にも電流は流下しないので、セット電圧に到達するまでの充電動作に要する時間を短縮することができる。
【００９９】
また、上記駆動電流の供給に際し、定電流源（定電流発生部）から一定電流を供給することにより、データラインにおける電圧降下に対して上記一定電圧を補償することができるので、表示素子に印加される電圧の経時変化に良好に対応することができる。
さらに、上記駆動電流の供給終了後、データラインに印加される一定電圧（第２の一定電圧の電圧値を接地電位（０Ｖ）に設定する必要がなく、表示素子の閾値電圧以下の任意の電圧に設定すればよいので、その電位差分、配線容量や素子容量に対する充放電電荷量を削減することができ、消費電力の削減を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る表示駆動装置及びその駆動制御方法を適用可能な表示装置の全体構成の一例を示すブロック図である。
【図２】本発明を適用可能な表示装置の要部構成を示す概略回路図である。
【図３】本発明に係る表示駆動装置に適用可能なデータドライバの要部構成を示す回路図である。
【図４】本発明に適用可能な走査ドライバ及びデータドライバにおける制御動作（駆動制御方法）を示すタイミングチャートである。
【図５】本発明に適用可能な走査ドライバ及びデータドライバにより印加される電圧相互の関係を示す電圧−電流特性図である。
【図６】本発明を適用可能な表示装置における表示駆動動作を示すタイミングチャートである。
【図７】上述した実施形態に適用可能な定電流発生部の第１の実施形態を示す概略ブロック図である。
【図８】本実施例に適用可能な定電流発生回路の一具体例を示す回路構成図である。
【図９】本実施例に適用可能な電流記憶回路及び上記スイッチ手段からなる構成の一具体例を示す回路構成図である。
【図１０】本実施例に適用可能な電流記憶回路における基本動作を示す概念図である。
【図１１】上述した実施形態に適用可能な定電流発生部の第２の実施形態を示す概略ブロック図である。
【図１２】上述した実施形態に適用可能な定電流発生部の第３の実施形態を示す概略ブロック図である。
【図１３】有機ＥＬ素子の概略構成及び電圧−電流特性を示す図である。
【図１４】従来技術における単純マトリクス駆動方式の表示装置の概略構成図である。
【図１５】従来技術における単純マトリクス駆動方式の表示装置の問題点を説明する図である。
【符号の説明】
１００　　　表示装置
１１０　　　表示パネル
１２０　　　走査ドライバ
１３０　　　データドライバ
１４０　　　システムコントローラ
１５０　　　表示信号生成回路
【図１】
2004045488.tif 000003
【図２】
2004045488.tif 000004
【図３】
2004045488.tif 000005
【図４】
2004045488.tif 000006
【図５】
2004045488.tif 000007
【図６】
2004045488.tif 000008
【図７】
2004045488.tif 000009
【図８】
2004045488.tif 000010
【図９】
2004045488.tif 000011
【図１０】
2004045488.tif 000012
【図１１】
2004045488.tif 000013
【図１２】
2004045488.tif 000014
【図１３】
2004045488.tif 000015
【図１４】
2004045488.tif 000016
【図１５】
2004045488.tif 000017