(57)【要約】【課題】積層するチップの単体検証を容易に行うことができ、また積層後でも、不良積層モジュールを修復させて歩留りを向上できるようした積層モジュールを提供する。【解決手段】上面に実装用パッド３と検査用導通パッド４とを設け、下面に実装用端子５と、検査用導通パッドとビア７を介して電気的に接続させた検査用導通端子６ａと、検査用導通端子に隣接した検査信号用端子６ｂとを設けたチップ１を、上面にチップ下面の検査用導通端子が接合される検査用接合部１０を配置し、下面に実装用端子８と検査用導通端子９を配置した基板２上に、複数層積層して積層モジュールを構成する。【選択図】        図１
2004281633.tif 000002
【特許請求の範囲】
【請求項１】
複数のチップを積層して実装構成する積層モジュールにおいて、各チップが、積層方向に垂直な第１の同一平面上に配置された実装の際用いる実装用端子と品質を検査するための検査用端子とを備え、且つ前記第１の同一平面とは異なる第２の同一平面上に配置された隣接する他のチップの前記実装用端子と接続される実装用パッドと前記検査用端子と電気的に導通した検査用パッドとを備えていることを特徴とする積層モジュール。
【請求項２】
前記チップにおける前記検査用端子が占める領域と前記実装用端子が占める領域とが重なっていることを特徴とする請求項１に係る積層モジュール。
【請求項３】
前記チップにおける前記検査用端子が占める領域と前記実装用端子が占める領域とが重なっていないことを特徴とする請求項１に係る積層モジュール。
【請求項４】
基板上に複数のチップを積層して形成された積層ユニットと、該積層ユニット上に積層される該積層ユニット中の不良チップの機能を代替えする代替チップと、前記不良チップを不活性化する不活性化手段とを有する積層モジュール。
【請求項５】
前記不活性化手段は、チップの活性化／不活性化を設定するために、前記チップに対応して設けられた端子対と、該端子対を接続する結線とを有することを特徴とする請求項４に係る積層モジュール。
【請求項６】
前記端子対は、前記基板上に形成されていることを特徴とする請求項５に係る積層モジュール。
【請求項７】
前記端子対は、前記基板が接続される親基板上に形成されていることを特徴とする請求項５に係る積層モジュール。
【請求項８】
前記端子対は、前記積層ユニットに積層される代替チップ上に形成されていることを特徴とする請求項５に係る積層モジュール。
【請求項９】
前記不活性化手段は、前記不良チップに関する不良情報を格納するメモリと、該メモリに格納されている不良情報に基づいて対応するチップの活性化／不活性化を制御する手段とを有することを特徴とする請求項４に係る積層モジュール。
【請求項１０】
前記不活性化手段は、外部装置に設けられたメモリに格納されている前記不良チップに関する不良情報を読み出し、該不良情報に基づいて対応するチップの活性化／不活性化を制御する手段とを有することを特徴とする請求項４に係る積層モジュール。
【請求項１１】
前記不活性化手段は、チップ間の情報伝送手順中に前記不良チップに関する不良情報を設定する手段と、該不良情報に基づいて対応するチップの活性化／不活性化を制御する手段とを有することを特徴とする請求項４に係る積層モジュール。
【請求項１２】
前記不活性化手段は、前記積層ユニットの積層順位に対応して前記基板上に形成された複数の領域に前記代替チップを接続することにより不活性化処理を行うことを特徴とする請求項４に係る積層モジュール。
【請求項１３】
前記チップの代わりに、基板上にチップが少なくとも一つ接続されたチップ集積基板を積層することを特徴とする請求項１又は請求項４に係る積層モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、積層モジュールの構成に関し、特に複数のチップを積層して構成する積層モジュールに関する。
【０００２】
【従来の技術】
【非特許文献１】日経エレクトロニクス、２００２年２月１１日号
（第１１６〜第１１９頁）
【０００３】
積層モジュールの構成に関する従来技術を、図１７を参照しながら説明する。日経エレクトロニクス２００２年２月１１日号  １１６〜１１９  頁（非特許文献１）の開示によると、積層するチップ１０２  を単体で検査することは難しいので、積層前に検査を行うために、積層するチップ１０２  それぞれに子基板（１０３  ）を接合することが一般的に行われており、積層モジュールの製造の際、その子基板１０３  を積層して積層モジュール１０１  を構成していた。なお、図１７において、１０４  は実装基板、１０５  はチップ１０２  を接合した子基板１０３  を他の子基板１０３  又は基板１０４  に実装するための実装用端子、１０６  は他の基板との接続用パッドである。そして、積層を行った後は、積層モジュール全体としての検証が行われ、モジュールとしての良否判定が行われるようになっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記構成の積層モジュールにおいては、積層するチップ１０２  それぞれに子基板１０３  を接合して構成しているので、積層モジュール１０１  の大きさが増大するという問題があり、また、積層モジュールを構成する部品数が増え、製造にかかる時間や手間がかかる。また、積層を行った後に検査を行い、積層モジュール全体としての検査結果が不良となった場合、その積層モジュールは不良とされ、歩留りが悪いという問題点がある。
【０００５】
本発明は、従来の積層モジュールにおける上記問題点を解消するためになされたもので、積層するチップの単体検証を時間や手間をかけずに行い、また、積層を行った後にでも、不良の積層モジュールを修復させることにより、積層モジュールの歩留まりを向上させるようにした積層モジュールを提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記問題点を解決するため請求項１に係る発明は、複数のチップを積層して実装構成する積層モジュールにおいて、各チップが、積層方向に垂直な第１の同一平面上に配置された実装の際用いる実装用端子と品質を検査するための検査用端子とを備え、且つ前記第１の同一平面とは異なる第２の同一平面上に配置された隣接する他のチップの前記実装用端子と接続される実装用パッドと前記検査用端子と電気的に導通した検査用パッドとを備えていることを特徴とするものである。
【０００７】
このように構成された積層モジュールにおいては、実装済みのチップの検査用パッドと、積層するチップの検査用端子とを接合し、実装済みチップの、検査用パッドと電気的に導通した検査用端子から検査用信号を入力して検査を行い、検査結果が良好であった場合には、積層する検査済みのチップを、実装済みのチップの同一平面上で移動し、積層するチップの実装用端子を実装済みのチップの実装用パッドに接続して実装を行う。
【０００８】
このように、請求項１に係る積層モジュールによれば、積層する各チップの品質検査を、積層する前に容易に行うことができる。また、積層する各チップに子基板を接合する必要がないために、全体の大きさを小さくでき、更に接合に必要な工数が減るため、製造に必要な時間や手間を減らすことができ、積層モジュールの歩留まりも向上させることが可能となる。
【０００９】
請求項２に係る発明は、請求項１に係る積層モジュールにおいて、前記チップにおける前記検査用端子が占める領域と前記実装用端子が占める領域とが重なっていることを特徴とするものである。
【００１０】
このように構成された積層モジュールにおいては、積層するチップを検査するときと実装するときのチップ領域の一部が重なり、チップの検査時と実装時におけるチップ移動距離を小さくすることができ、効率的にチップの検査と実装を行うことが可能となる。
【００１１】
請求項３に係る発明は、請求項１に係る積層モジュールにおいて、前記チップにおける前記検査用端子が占める領域と前記実装用端子が占める領域とが重なっていないことを特徴とするものである。
【００１２】
このように構成された積層モジュールにおいては、積層するチップを検査するときと、実装するときにおいてチップ領域が重ならないので、チップの検査を、他のチップの影響を受けることなく行うことができる。
【００１３】
請求項４に係る発明は、基板上に複数のチップを積層して形成された積層ユニットと、該積層ユニット上に積層される該積層ユニット中の不良チップの機能を代替えする代替チップと、前記不良チップを不活性化する不活性化手段とで積層モジュールを構成するものである。
【００１４】
このように構成された積層モジュールにおいては、不良チップの機能が代替チップにより代替えされる一方、不活性化手段により、不良チップが不活性化され、積層モジュールの修復が行なえ、積層モジュールの歩留まりを向上させることができる。
【００１５】
請求項５に係る発明は、請求項４に係る積層モジュールにおいて、前記不活性化手段は、チップの活性化／不活性化を設定するために、前記チップに対応して設けられた端子対と、該端子対を接続する結線とを有することを特徴とするものである。
【００１６】
このように構成された積層モジュールにおいては、端子対間に、所定のパターンの結線を行うことで、チップの活性化、不活性化が行なわれるので、積層モジュールの修復を容易に行うことが可能となる。
【００１７】
請求項６に係る発明は、請求項５に係る積層モジュールにおいて、前記端子対は、前記基板上に形成されていることを特徴とするものである。
【００１８】
このように構成された積層モジュールにおいては、端子対間への結線時に、チップに対して物理的な負荷がかからないので、端子対間の結線の物理的強度を高めることができ、また、チップ積層時の工程を減らすこともできる。
【００１９】
請求項７に係る発明は、請求項５に係る積層モジュールにおいて、前記端子対は、前記基板が接続される親基板上に形成されていることを特徴とするものである。
【００２０】
このように構成された積層モジュールにおいては、端子対間への結線時に、チップに対して物理的な負荷がかからないので、端子対間の結線の物理的強度を高めることができ、また積層モジュールから不活性化手段が省かれているため、積層モジュールへの工程を減らすこともできる。
【００２１】
請求項８に係る発明は、請求項５に係る積層モジュールにおいて、前記端子対は、前記積層ユニットに積層される代替チップ上に形成されていることを特徴とするものである。
【００２２】
このように構成された積層モジュールにおいては、代替チップ上で、チップの活性化、不活性化が行なえるので、積層モジュールの占有面積をコンパクトにすることができる。
【００２３】
請求項９に係る発明は、請求項４に係る積層モジュールにおいて、前記不活性化手段は、前記不良チップに関する不良情報を格納するメモリと、該メモリに格納されている不良情報に基づいて対応するチップの活性化／不活性化を制御する手段とを有することを特徴とするものである。
【００２４】
このように構成された積層モジュールにおいては、不活性化手段は、メモリに格納されている不良情報に基づき、活性化／不活性化制御手段により、チップの活性化、不活性化の制御を行なうので、不良チップを特定するための結線等、機械的な作業を省くことができる。
【００２５】
請求項１０に係る発明は、請求項４に係る積層モジュールにおいて、前記不活性化手段は、外部装置に設けられたメモリに格納されている前記不良チップに関する不良情報を読み出し、該不良情報に基づいて対応するチップの活性化／不活性化を制御する手段とを有することを特徴とするものである。
【００２６】
このように構成された積層モジュールにおいては、不良情報を外部装置に設けたメモリから読み出すようにしているので、積層モジュール内のメモリが不要となり、積層モジュールの機能領域を広く確保できる。
【００２７】
請求項１１に係る発明は、請求項４に係る積層モジュールにおいて、前記不活性化手段は、チップ間の情報伝送手順中に前記不良チップに関する不良情報を設定する手段と、該不良情報に基づいて対応するチップの活性化／不活性化を制御する手段とを有することを特徴とするものである。
【００２８】
このように構成された積層モジュールにおいては、チップ間の情報伝送手順（プロトコル）中に、不良情報設定手段により不良チップに関する不良情報が設定され、この不良情報に基づき、活性化／不活性化制御手段により、チップの活性化／不活性化の制御が行なわれる。したがって、予め不良チップを特定した上で情報転送を行なう必要がなく、同一の手順でチップ間の情報転送が行なえるので、情報転送を簡便とすることができる。
【００２９】
請求項１２に係る発明は、請求項４に係る積層モジュールにおいて、前記不活性化手段は、前記積層ユニットの積層順位に対応して前記基板上に形成された複数の領域に前記代替チップを接続することにより不活性化処理を行うことを特徴とするものである。
【００３０】
このように構成された積層モジュールにおいては、基板上には、不良チップを代替えする代替チップが接続される領域が、積層ユニットの積層順位に対応して形成され、不良チップが検出されたときには、その積層順位に応じた領域に、代替チップが接続されるようになっているので、積層モジュールの最大の高さを、不良チップの有無に関わらず一定にできる。
【００３１】
請求項１３に係る発明は、請求項１又は請求項４に係る積層モジュールにおいて、前記チップの代わりに、基板上にチップが少なくとも一つ接続されたチップ集積基板を積層することを特徴とするものである。
【００３２】
このように構成された積層モジュールにおいては、チップの代わりに、基板上にチップが少なくとも一つ接続されたチップ集積基板を積層するようにしているので、積層モジュールを更に複数積層した複合積層モジュールが得られる。
【００３３】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態について説明する。
（第１の実施の形態）
図１は、本発明に係る積層モジュールの第１の実施の形態を示す断面図である。本実施の形態に係る積層モジュールは、基板２上に、チップ１を複数積層（図示例では３層積層）して構成されている。各チップ１には、その上面に実装用パッド３と検査用導通パッド４が配置されており、下面に実装用端子５と検査用端子６が配置されている。検査用端子６は、更に、検査用の信号をより上位のチップ１あるいは下位のチップ１に伝達する検査用導通端子６ａと、検査用の信号が入力されると共にその入力に対するチップ１内の回路の応答を出力するための検査信号用端子６ｂとに分けられている。検査用導通端子６ａと検査用導通パッド４とは、チップ１の上下面に貫通して形成されているビア７により電気的に導通している。
【００３４】
また、基板２は、その上面にチップ１の検査用導通端子６ａが接合される検査用接合部１０が配置されており、その下面には、他の基板と接続するための実装用端子８，検査用導通端子９が配置されている。そして、検査用接合部１０と検査用導通端子９とは、基板２の上下面に貫通して形成されているビア１１により、電気的に導通している。
【００３５】
図２は、チップ１の上面における実装用パッド３及び検査用導通パッド４の配置例である。上面の中央部に斜線入りで示す円が検査用導通パッド４で、その周囲に配置されている円が実装用パッド３である。なお、破線で囲んだ領域１２に対応する下面に、検査信号用端子６ｂが位置している。また、検査用導通パッド４に対応する下面に、検査用導通端子６ａが位置している。検査の際は、積層する検査対象チップ１の検査信号用端子６ｂと、すでに積層済みのチップ１の検査用導通パッド４を接触させて検査を行う。なお、下位のチップ１の設計によっては、検査の際に実装用パッド３を検査に利用することも可能である。
【００３６】
図３は、積層済みのチップ上に他のチップを積層して実装する際に、実装を行う前の検査を行っている状態を示す平面図である。ここでは、積層するチップ１′は、その下面の検査信号用端子６ｂを、積層済みのチップ１の検査用導通パッド４と接合させるため、実装位置よりずれた位置に配置されている様子が示されている。
【００３７】
図４は、図３のＡ−Ａ′線に沿った断面図である。検査は、次のようにして行われる。まず、図４に示すような位置関係にチップ１，１′をずらして接合した後、基板２の検査用導通端子９に検査用信号１４を入力する。検査用信号１４は、基板２のビア１１，検査用接合部１０，チップ１の検査用導通端子６ａ，ビア７及び検査用導通パッド４を介して、検査対象のチップ１′の検査信号用端子６ｂへ伝達される。すなわち、基板２の検査用導通端子９に入力された検査用信号１４は、まず最も下位のチップ１の検査用導通端子６ａへ伝達される。チップ１の検査用導通端子６ａと検査用導通パッド４は、ビア７により電気的に導通しており、検査用導通パッド４は、上位のチップ１′の検査信号用端子６ｂと積層の際に接合される。
【００３８】
これにより、基板２の検査用導通端子９は、チップ１の検査用導通パッド４まで電気的に導通状態となる。よって、基板２の検査用導通端子９に入力された検査用信号１４は、チップ１の検査用導通パッド４まで伝達される。チップ１の検査用導通パッド４は、検査対象のチップ１′の検査信号用端子６ｂに接触しているために、検査用信号１４が基板２の検査信号用端子９から検査対象のチップ１′まで伝達されることになる。同様に、チップ１′の検査信号用端子６ｂからの出力信号も基板２の検査信号用端子９へ伝達される。
【００３９】
ここでは、基板２の検査信号用端子９のみを利用して検査を行っている。検査が終了し、検査結果が良好であった場合には、検査済みのチップ１′を実装する位置へ移動してチップ１と重ね合わせ、実装を行う。図５は、検査済みのチップ１′を実装位置へ移動した状態を示す平面図である。図１は、図５のＢ−Ｂ′断面に対応する図となっている。
【００４０】
以上説明したように、本実施の形態では、チップ１の上面に実装用パッド３と検査用導通パッド４を、下面に実装用端子５と検査用端子６（６ａ，６ｂ）を、それぞれ配置することにより、積層するチップ１それぞれに子基板を接合することなく、基板２の検査用導通端子９を用いて、検査用信号１４を検査対象のチップ１′に伝達させることができるため、積層される各チップの検査を容易に行うことができる。
【００４１】
また、チップ１に子基板を接合する必要がないために、全体の大きさを小さくでき、更に子基板への接合に必要な工数が減るため、製造に必要な時間や手間を減らすことができる。更に、図２において説明したように、検査信号用端子６ｂが占める領域１２と実装用端子５が占める領域とが重なっているために、チップ１の検査時と実装時との移動距離を小さくすることができる。
【００４２】
これに対し、従来の積層モジュールにおいては、まず、積層するチップを単体で検証することは難しいため、積層するチップそれぞれに子基板を取り付けた上で、その子基板を積層して積層モジュールを構成していたので、積層対象のチップそれぞれに子基板を接合することで積層モジュールの大きさが増大し、積層モジュールを構成する部品数が増え、製造にかかる時間や手間がかかっていた。
【００４３】
次に、本実施の形態の変形例について、図６から図９までを用いて説明する。なお、以下の説明では、上述の構成要素と同一の構成要素については同一の符号を付して、その説明を省略する。図６は、本変形例を示す断面図、図７は平面図で、図６は図７のＢ−Ｂ′線に沿った断面図である。図６及び図７に示すように、基板２に接する最下位のチップ１Ａにのみ、その下面に実装用端子５及び検査用導通端子６ａを、上面に実装用パッド３及び検査用導通パッド４を配置すると共に、実装用パッド３が占める領域と検査用導通パッド４が占める領域とを、重ねずに構成していることに特徴がある（当然、実装用端子５が占める領域と検査用導通端子６ａが占める領域とも重ならない）。なお、最下位チップ１Ａの検査用導通端子６ａと検査用導通パッド４とは、ビア７により電気的に導通されている。
【００４４】
一方、最下位チップ１Ａ以外の、チップＡ上に積層されるチップ１においては、下面には実装用端子５のみ、上面には実装用パッド３のみが配置されている。なお、チップ１の実装用端子５は、検査時には検査信号用端子６ｂとしても使われる。チップ１を積層する際には、図８にチップ１′として示すように、先ず、チップ１Ａの検査用導通パッド４にチップ１′の実装用端子５（検査時には、検査信号用端子６ｂとして機能する）を接合して、チップ１Ａ上にチップ１′を載置し、チップ１′の検査を行う。そして、良品と判断された場合にのみ、図８に示した例では積層済みのチップ１の位置へチップ１′を移動し、積層済みチップ１の実装用パッド３へチップ１′の実装用端子５を接合して、積層を行う。
【００４５】
図９は、図８に示した積層されるチップ１′の検査時の態様を上から見た模式図（平面図）であり、図８は、図９のＣ−Ｃ′線に沿った断面図である。図８及び図９に示す通り、検査用のチップ１′は、チップ１Ａの検査用導通パッド４の上に、その実装用端子５が接合されて検査される。チップ１Ａの検査用導通パッド４と実装用パッド３とは、重ならない位置に配設されているため、検査用チップ１′は実装済みのチップ１とは別の位置に存在することとなる。
【００４６】
一方、チップ１Ａの検査用導通パッド４は、基板２の検査用導通端子９まで導通状態にされている。よって、基板２の検査用導通端子９に供給された検査用信号１４は、チップ１Ａを介して検査対象のチップ１′まで伝達される。また、チップ１′からの検査用信号１４に対する応答の出力は、同様に基板２の検査用導通端子９まで伝達されている。
【００４７】
以上のように構成することにより、図１〜図５に示した第１の実施の形態では、いくつかの検査対象のチップの中に、どこにも接触しない端子が存在し、また検査用端子６（６ｂ）及び実装用端子５が下位の実装用パッド３と重なるため、完全に全ての端子を独立させて検査はできなかったが、本変形例においては全ての端子を独立して検査できるため、より確実な検査が可能となる。
【００４８】
（第２の実施の形態）
次に、本発明の第２の実施の形態を、図１０から図１３までの図面を用いて説明する。ここで、図１１は、修復処理後の積層モジュールを示す平面図、図１０は、図１１のＤ−Ｄ′線に沿った断面図である。なお、図１１では、各積層チップ１，１′及び１″が識別できるように、各々ずらして示している。
【００４９】
本実施の形態は、図１０，図１１において１′で示す不良と診断されたチップ（不良チップ）の機能を代替えする１″で示すチップ（代替チップ）を更に積層すると共に、結線１５を用いて、不良チップ１′を不活性化し、代替チップ１″を活性化する処理を行って、修復した積層モジュールを構成するようにした点に特徴を有する。
【００５０】
積層モジュールの修復処理は、以下のようにして行われる。まず、チップが基板２に、図示例では３層積層されて積層ユニットを形成した後、積層ユニット全体の検査を行なう。そして、検査の結果、不良を起こしているチップ１′が存在した場合には、この不良チップ１′の機能を代替えする代替チップ１″を、積層ユニット上に更に積層する。そして、代替チップ１″を積層した後、不良チップ１′の機能を不活性化するために、最上位のチップ、ここでは代替チップ１″の検査用導通パッド４−１〜４−１２の一対を用いて所定パターンの結線１５を行なって、不良チップ１′を特定して不活性化する。以上のようにして、修復された積層モジュールが得られる。
【００５１】
ここで、一対のパッド間を接続する結線１５のパターンとしては、例えば、電源供給を利用する手段が挙げられる。最上位の代替チップ１″の所定の検査用導通パッド４−１に基板２より供給された電源を導通させ、また、各積層チップへの電源供給は、最上位の代替チップ１″の、所定の検査用導通パッド、図示例ではパッド４−４〜４−７より行うようにするものである。すなわち、代替チップ１″及び良品チップ１に対応する検査用導通パッド４−４，４−６，４−７と、基板２より電源が供給される検査用導通パッド４−１とは、それぞれ結線１５で接続して活性可能とする一方、不良チップ１′に対応する検査用導通パッド４−５とは結線１５で接続しないことにより、不良チップ１′には電源を供給せず不活性とする。図１１において１５′で示す破線は、不良チップ１′を不活性とするために、結線１５が形成されないことを示している。
【００５２】
以上のように構成することにより、従来、不良の発生した積層モジュールは廃棄されていたが、本実施の形態では、不良が発生しても代替チップを更に積層することにより修復できるようにしているため、積層モジュール全体の歩留まりを上げることができる。また、検査用導通パッド（電源供給用のパッド）４−５を不良チップ１′を不活性化するためのパターンに利用することにより、不良チップ１′を完全に不活性にして電力消費を削減できる。
【００５３】
次に、本実施の形態の変形例について、図１２及び図１３を用いて説明する。ここで、図１３は、修復処理後の積層モジュールの平面図、図１２は、図１３のＥ−Ｅ′線に沿った断面図である。なお、図１３でも、積層した複数（図示例では４層）の各チップ１，１′及び１″が識別できるように、各々ずらして示している。本変形例は、不良チップ１′の不活性化に係る処理を、基板２上に形成した端子２ｐ，２ｓ−１，２ｓ−２，２ｓ−３，２ｓ−４の一対に対して、所定パターンの結線１５を形成して行うことに特徴がある。
【００５４】
まず、積層した３層の積層ユニットのチップ中に不良を起こしているチップ１′が存在した場合に、この不良チップ１′の機能を代替えする代替チップ１″を、積層ユニット上に更に積層するまでは、上述の第２の実施の形態と同様である。次に、代替チップ１″を積層した後、不良チップ１′の機能を不活性化するために、基板２上に形成された端子２ｐ，２ｓ−１〜２ｓ−４に所定パターンの結線１５を行なって、不良チップ１′を特定して不活性化する。
【００５５】
結線１５のパターンとしては、例えば、上述の第２の実施の形態と同様に、電源供給を利用する手段が挙げられる。ここで、基板２の端子２ｐを電源端子とし、電源端子２ｐと各積層チップに対応して設けられる電源供給端子２ｓ−１〜２ｓ−４とを結線１５により結線することにより、各積層チップへの電源供給を行なうものである。すなわち、２枚の良品のチップ１及び代替チップ１″に対応する電源供給端子２ｓ−１，２ｓ−３，２ｓ−４と電源端子２ｐとは結線１５で結線して活性可能とする一方、不良チップ１′に対応する電源供給端子２ｓ−２とは、点線１５′で示すように、結線１５で接続しないことにより、不良チップ１′には電源を供給せず不活性とする。
【００５６】
以上のような構成とすることにより、電源端子２ｐと電源供給端子２ｓ−１〜２ｓ−４間の結線時に、積層チップに対して物理的な負荷がかからないので、端子間の結線１５の物理的強度を高めることができ、またチップ積層時の工程を減らすことができる。なお、不良チップの不活性化に係る処理を行うため、基板２上に形成する端子２ｐ，２ｓ−１〜２ｓ−４を、積層モジュールが組み込まれる親基板上に設け、これらの端子間の結線により不活性化処理を行わせることもできる。
【００５７】
（第３の実施の形態）
次に、本発明の第３の実施の形態を、図１４を用いて説明する。図１４は、修復処理後の積層モジュールの断面を示している。本実施の形態は、図１４に１′で示す不良と診断されたチップ（不良チップ）の機能を代替えする１″で示すチップ（代替チップ）を、積層ユニットに更に積層すると共に、積層モジュール内に、不良チップ１′を特定する情報を記録しておく不良情報記録メモリ１８を設け、不良チップ１′の特定情報を、不良情報記録装置１７を用いて不良情報記録メモリ１８に記録し、不良チップ１′を不活性化するように構成したことに特徴がある。
【００５８】
まず、積層した複数（図示例では３層）のチップからなる積層ユニットのチップ中に不良を起こしているチップ１′が存在した場合に、この不良チップ１′の機能を代替えする代替チップ１″を、積層ユニット上に更に積層するまでは、第２の実施の形態と同様である。次に、代替チップ１″を積層した後、不良情報記録装置１７を用い、不良チップ１′の特定情報を、ここでは最下位配置のチップ１内に設けられた不良情報記録メモリ１８に記録し、不良チップ１を不活性化して修復処理を行う。
【００５９】
以上のようにして、不良チップ１′を不活性とする、修復処理された積層モジュールが得られる。この積層モジュールでは、不良情報記録メモリ１８に記録された特定情報に基づき、不良チップ１′の不活性化処理が行なわれるが、具体的には次のようにして行われる。例えば、この積層モジュールが組み込まれる外部装置が、メモリ１８に記録された特定情報を予め読み出し、不良チップ１′へのアクセスを行なわないように積層モジュールへのアクセスを制御するようにしたり、あるいは、積層モジュール内の良品チップ１がこの特定情報をもとに、外部装置からの不良チップ１′へのアクセスを代替チップ１″へ切り換えたり、更には、良品チップ１自体に不良チップ１′へのアクセスを切り換えたりして、不良チップ１′の不活性化を行なう。
【００６０】
以上のように構成することにより、第２の実施の形態の効果に加え、結線の必要がないために信頼性が高く、電気的に不活性にできるために製造装置の削減ができる。なお、不良情報記録メモリ１８に記録する特定情報には、代替チップ１″に関する情報を含めてもよい。また、上記実施の形態では、特定情報を記録するメモリ１８を積層モジュール内に設けたものを示したが、積層モジュール以外の外部装置の記憶装置を用いるようにしてもよく、この場合には、積層モジュールの機能領域を広く確保できる。
【００６１】
（第４の実施の形態）
次に、本発明の第４の実施の形態を、図１５を用いて説明する。この実施の形態に係る積層モジュールの構成は、不良情報記録メモリ１８を特に必要としないこと以外は、図１４に示した第３の実施の形態と同一である。本実施の形態は、図１５に１′で示す不良と診断されたチップ（不良チップ）の機能を代替えする１″で示すチップ（代替チップ）を更に積層すると共に、各積層チップにＩＤを割り当て、且つ、代替チップ１″には代替えする不良チップ１′と同じＩＤと更に特別な符号「′」を与え、積層チップ間の情報伝送手順（プロトコル）中にＩＤを設定し、同じＩＤを持つチップが複数存在したとき、符号「′」を持つチップのみを情報伝送の対象とすることで、不良チップ１′を不活性とするように構成した点に特徴がある。
【００６２】
まず、積層ユニット中に不良を起こしているチップ１′が存在した場合に、この不良チップ１′の機能を代替えする代替チップ１″を、積層ユニット上に更に積層するまでは、第２の実施の形態と同様である。次に、代替チップ１″を積層した後、各積層チップにＩＤを割り当てると共に、代替チップ１″には代替えする不良チップ１′と同じＩＤ（図示例では「２」）と更に特別な符号「′」を与える。ここで、ＩＤや符号の与え方としては種々の方法があり、例えば、チップ内のメモリを利用する方法や結線で行う方法などがある。
【００６３】
以上のようにして、不良チップ１′を不活性とする、修復処理された積層モジュールが得られる。この積層モジュールでは、各積層チップは、このＩＤを情報伝送手順（プロトコル）中に設定した上で、通信路１９を介して情報伝送を行うが、同じＩＤを持つチップが複数存在したときには、符号「′」を持つチップ１のみを情報伝送の対象とする。これにより、不良チップ１′は、情報伝送ができず不活性となる。このように情報伝送手順（プロトコル）を利用して、不良チップの不活性化を行う。なお、情報伝送手順（プロトコル）は、この方法のみならず事情にあわせて構成することにより、不良チップ１′の内、不具合のない一部機能を利用することも可能である。この場合は、チップ毎ではなく各チップの機能（例えばマイクロプロセッサ機能、ＲＡＭ機能、ＲＯＭ機能など）毎に、それぞれＩＤを割り当て、不良チップのうち、使用できる機能は、代替チップの同一機能と共に使用できるようにし、代替チップの上記同一機能が処理中の場合には、不良チップ中の上記使用できる機能にアクセスできるようにする。
【００６４】
以上のように構成することにより、第２の実施の形態の効果に加え、予め不良チップ１′を特定した上で情報転送を行なう必要がなく、同一の手順で積層チップ間の情報転送が行なえるので、情報転送が簡便なものとなる。また、動作を工夫することにより不良チップ１′の一部機能を利用することも可能である。
【００６５】
（第５の実施の形態）
次に、本発明の第５の実施の形態を、図１６を用いて説明する。図１６は、修復処理後の積層モジュールを示す平面図であり、積層ユニットのチップ１，１′及び代替チップ１″が識別できるように、各々ずらして示している。本実施の形態は、基板２上に、積層ユニット中の不良チップの積層順位に応じて代替チップ１″を接続する代替領域２Ｂ，２Ｃ及び２Ｄを、積層ユニット領域２Ａに隣接して設けておき、積層ユニット中に不良チップ１′が見つかった場合には、その不良チップ１′の積層順位に応じた代替領域に代替チップ１″を実装することで、不良チップ１′を不活性化して修復するように構成することに特徴がある。
【００６６】
積層ユニット修復処理は、以下のようにして行われる。まず、複数（図示例では３枚）のチップが、基板２上の積層領域２Ａに積層されて積層ユニットが形成された後、積層ユニット全体の検査を行なう。そして、検査の結果、不良を起こしているチップ１′が検出された場合には、この不良チップ１′の機能を代替えする代替チップ１″を、不良チップ１′の積層位置に対応する基板２上の所定の代替領域（２Ｂ，２Ｃ，２Ｄ）に実装する。図１６の図示例では、積層順位が下から３番目のチップが不良チップ１′であり、対応する代替領域２Ｃに代替チップ１″が実装されている。不良チップ１′が下から２番目であれば代替領域２Ｂに、最上位であれば代替領域２Ｄに、代替チップ１″がそれぞれ実装されることになる。
【００６７】
以上のようにして、修復された積層モジュールが得られる。この積層モジュールでは、代替領域２Ｂ，２Ｃ及び２Ｄに対する代替チップ１″の実装状態に基づき、不良チップ１′の不活性化処理が行なわれる。例えば、この積層モジュールが組み込まれる外部装置が実装状態を検査し、不良チップ１′へのアクセスを行なわないように積層モジュールへのアクセスを制御するようにしたり、あるいは、積層モジュール内のチップに実装状態を記憶しておき、外部装置からの不良チップ１′へのアクセスを代替チップ１″へ切り換えたり、更には、良品チップ１自体をアクセスの切り換えに用いたりして、不良チップ１′の不活性化を行なう。
【００６８】
以上のように構成することにより、従来、不良チップの発生した積層モジュールは廃棄されていたが、本実施の形態では、不良チップが発生しても代替チップ１″を対応する代替領域２Ｂ，２Ｃあるいは２Ｄに実装することにより修復できるようにしているため、積層モジュール全体の歩留まりを上げることができ、また、積層モジュールの高さを一定に保てる。
【００６９】
なお、上記第１から５までの実施の形態では、基板２上にチップ１を積層した積層モジュールについて説明したが、チップ１の代わりに、基板２とは異なる基板２′上にチップ１が少なくとも一つ接続されたチップ集積基板（積層モジュール）を、基板２上に積層するようにしてもよく、この場合には、積層モジュールを更に複数積層した複合積層モジュールが得られる。
【００７０】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明によれば、積層するチップの単体検証を時間や手間をかけずに行なうことができ、また、チップを積層構成とした後にでも、不良の積層モジュールの修復により、積層モジュールの歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る積層モジュールの第１の実施の形態を示す断面図である。
【図２】図１に示した第１の実施の形態におけるチップの平面図である。
【図３】第１の実施の形態においてチップの積層実装を行う前の検査を行っている状態を示す平面図である。
【図４】図３のＡ−Ａ′線に沿った断面を示す断面図である。
【図５】検査済みのチップを積層実装位置へ移動させた状態を示す平面図である。
【図６】第１の実施の形態に係る変形例を示す断面図である。
【図７】図６に示した変形例の平面図である。
【図８】図６に示した変形例において、積層されるチップの検査時の態様を示す断面図である。
【図９】図８に示した積層されるチップの検査時の態様を示す平面図である。
【図１０】第２の実施の形態を示す断面図である。
【図１１】図１０に示した第２の実施の形態の平面図である。
【図１２】第２の実施の形態に係る変形例を示す断面図である。
【図１３】図１２に示した変形例の平面図である。
【図１４】第３の実施の形態を示す断面図である。
【図１５】第４の実施の形態を説明するための説明図である。
【図１６】第５の実施の形態を示す平面図である。
【図１７】従来の積層モジュールの構成例を示す断面図である。
【符号の説明】
１  チップ
２  基板
３  実装用パッド
４  検査用導通パッド
５  実装用端子
６  検査用端子
６ａ  検査用導通端子
６ｂ  検査信号用端子
７  ビア
８  実装用端子
９  検査用導通端子
１０  検査用接合部
１１  ビア
１２  検査信号用端子領域
１４  検査用信号
１５  結線
１７  不良情報記録装置
１８  不良情報記録メモリ
１９  通信路
【図１】
2004281633.tif 000003
【図２】
2004281633.tif 000004
【図３】
2004281633.tif 000005
【図４】
2004281633.tif 000006
【図５】
2004281633.tif 000007
【図６】
2004281633.tif 000008
【図７】
2004281633.tif 000009
【図８】
2004281633.tif 000010
【図９】
2004281633.tif 000011
【図１０】
2004281633.tif 000012
【図１１】
2004281633.tif 000013
【図１２】
2004281633.tif 000014
【図１３】
2004281633.tif 000015
【図１４】
2004281633.tif 000016
【図１５】
2004281633.tif 000017
【図１６】
2004281633.tif 000018
【図１７】
2004281633.tif 000019