(57)【要約】【課題】ＣＰＵチップの温度を直接測定する温度検出回路をチップ内部に組み込むことにより、精度良くリアルタイムにＣＰＵの温度制御を行う機能を備えた半導体装置を提供することを目的とする。【解決手段】ＣＰＵ１１と同一のチップ内に温度検出回路を設け、この温度検出回路が電源電位ＶＤＤと接地電位間に直列接続されたＰＭＯＳトランジスタＴＲｐ１１とＮＭＯＳトランジスタＴＲｎ１３から構成される温度検知部を備え、ＰＭＯＳトランジスタＴＲｐ１１とＮＭＯＳトランジスタＴＲｎ１３の接続点（充電ノード）と接地電位間の浮遊容量をＰＭＯＳトランジスタＴＲｐ１１とＮＭＯＳトランジスタＴＲｎ１３のオフリーク電流の差分電流により充電することによりこの充電ノードの電位を変化させ、この電位が所定の期間内に閾値レベルに達した時にＣＰＵの温度が設定温度に達したと判定する。【選択図】    図１
2004281985.tif 000002
【特許請求の範囲】
【請求項１】
中央処理装置（ＣＰＵ）を搭載したチップと同一のチップ内に前記ＣＰＵの温度を測定する為の温度検出回路を備えたことを特徴とする半導体装置。
【請求項２】
前記温度検出回路はトランジスタのオフリーク電流の温度依存性を用いて温度を検出することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記温度検出回路は、トランジスタのオフリーク電流をトランジスタの浮遊容量に充電することにより当該浮遊容量が接続される充電ノードの電位を上昇させ、この電位レベルとトランジスタの閾値とを比較することにより前記ＣＰＵの温度が所定の温度に到達したことを検知する温度検知部と、この温度検知部の信号により駆動され検知信号を出力及び保持する検知信号出力部から構成されることを特徴とする請求項２項記載の半導体装置。
【請求項４】
前記温度検知部は、電源電位ＶＤＤと接地電位間に直列接続された第１のＰＭＯＳトランジスタと第１のＮＭＯＳトランジスタから構成され、前記充電ノードは、前記第１のＰＭＯＳトランジスタのドレインと第１のＮＭＯＳトランジスタのドレインの接続点であり、この充電ノードと接地電位間の浮遊容量が、前記第１のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタがＯＦＦ状態の時に、第１のＰＭＯＳトランジスタのオフリーク電流と第１のＮＭＯＳトランジスタのオフリーク電流との差分電流により充電されることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記検知信号出力部は、電源電位ＶＤＤと接地電位間に直列接続された第２のＰＭＯＳトランジスタと第２、第３のＮＭＯＳトランジスタの直列接続回路及びこの直列回路の出力ノードに接続されたデータ保持回路から構成され、第２のＰＭＯＳトランジスタのドレインが前記出力ノードに接続されると共に、前記第２のＮＭＯＳトランジスタのドレインに接続され、該第２のＮＭＯＳトランジスタのゲートは前記第１のＰＭＯＳトランジスタのゲートに接続され、ドレインが第３のＮＭＯＳトランジスタのドレインに接続され、前記第３のＮＭＯＳトランジスタのゲートは、前記充電ノードに接続され、ソースが接地されており、前記出力ノードは温度検知を開始した時点で前記第２のＰＭＯＳトランジスによりプリチャージされており、前記充電ノードの電位が第３のＮＭＯＳトランジスタの閾値を超えた時点で、前記第２及び第３のＮＭＯＳトランジスタがＯＮ状態となることにより、前記出力ノードに蓄積されていたプリチャージ電荷を放電させて、前記出力ノードの電位を変化させ、この変化された電位を前記データ保持回路に保持することを特徴とする請求項３に記載の半導体装置。
【請求項６】
前記検知信号出力部は、更にソースを電源電位ＶＤＤに接続した第３のＰＭＯＳトランジスタを備え、そのゲートを前記出力ノードに接続し、ドレインを前記充電ノードに接続し、ＣＰＵの温度が設定温度に達し、前記出力ノードのプリチャージ電荷が放電された時に、ＯＮ状態となり前記充電ノードの浮遊容量の充電を加速することを特徴とする請求項５記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、温度検出回路を備えた半導体装置、特に、ＣＰＵ等の論理回路を搭載した半導体チップの温度検出機能を備えた半導体装置に関する。
【０００２】
【従来の技術】
論理回路としてのセントラルプロセッサユニット（以下、ＣＰＵ）は、近年高速化の要求が高まっている。これに伴って、ＣＰＵの高速動作による発熱も増大しており、抵抗値の増加、消費電力の増加、半導体装置の劣化の加速現象が発生している。この結果、ＣＰＵ動作の不具合が発生したり、暴走する等の問題が生じている。
【０００３】
この問題を回避するために、従来、ＣＰＵの外部に温度センサを配置して温度の監視を行うことによりＣＰＵが暴走する前に警告を発する等の対策がとられている。このようなシステムの一例としては、例えば、ＣＰＵと外部回路とを接続する為のインターフェース回路を設け、ＣＰＵの外部に周辺温度を測定するための温度センサを配置し、そのセンサを制御するセンサ制御回路を設け、このセンサ制御回路をインターフェース回路とＣＰＵに接続する構成のシステムがある。
【０００４】
上記従来のシステムによれば、ＣＰＵの周辺温度が設定値よりも高い温度になった場合に、センサ制御回路で一旦情報を受け取り、処理された信号をＣＰＵに提供し、これにより動作周波数を低減させたり、警報を発する等の処理を行ってＣＰＵの暴走を防ぐようになっている。
【０００５】
その他の従来技術としては、ＰＮ接合ダイオードに定電流源より順方向電流を供給し、その時のダイオードの両端の電圧を測定することにより、電圧と温度との関係を利用して温度を測定するものがある（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開平５−２８３７４９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、ＣＰＵの外部に温度センサーを配置する前述の方法は、ＣＰＵ周囲の温度を検出しているにすぎず、ＣＰＵ自体の温度を測定しているわけではないので、リアルタイムにチップの温度を精度良く制御出来ないという問題点があった。
【０００８】
この発明は、前記従来の問題点を解決し、ＣＰＵチップの温度を直接測定する温度検出回路をチップ内部に組み込むことにより、精度良くリアルタイムにＣＰＵの温度制御を行う機能を備えた半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置に於いては、ＣＰＵと同一のチップ内に温度検出回路を設け、この温度検出回路が電源電位ＶＤＤと接地電位間に直列接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタから構成される温度検知部を備え、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの接続点（充電ノード）と接地電位間の浮遊容量をＰＭＯＳトランジスタとＮＭＯＳトランジスタのオフリーク電流の差分電流により充電することにより接続点の電位を変化させ、この電位が所定の期間内に閾値レベルに達した時にＣＰＵの温度が設定温度に達したと判定するようにしている。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
図２は、本発明の半導体装置の全体構成を示す図であり、図において、ＣＰＵ１１と外部回路とを接続するためにインターフェース回路１２が接続され、またＣＰＵ１１の内部にチップ温度を検出するための温度検出回路１３が接続され、その検出回路を制御する制御回路１４が接続されている。制御回路１４の出力は、ＣＰＵ１１の内部に接続されている。
【００１１】
［第１の実施の形態］
図１は、温度検出回路の第１の実施の形態を示す回路図であり、ＴＲｐはＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタを、ＴＲｎはＮチャネルＭＯＳ（ＮＭＯＳ）トランジスタを表している。入力信号ＥＮ１は、ＴＲｐ１１とＴＲｎ１２のゲートに接続され、リセット信号ＲＥＳＥＴ１はＴＲｎ１３のゲートに接続されている。また、ノードＣ１（充電ノードとも称する）はＴＲｐ１１のドレインとＴＲｎ１３のドレインの接続点であり、ＴＲｎ１４のゲートに接続されている。ＴＲｐ１１のソースは電源（ＶＤＤ）に接続され、ＴＲｎ１２は、そのソースをＴＲｎ１４のドレインに接続し、ドレインを信号出力ノードＯＵＴ１に接続している。ＴＲｎ１４のソースは接地電位（ＧＮＤ）に接続されている。また、ＴＲｐ１５のソースは、電源ＶＤＤに接続され、ドレインが出力ノードＯＵＴ１に接続され、ゲートにはプリチャージ信号ＰＲＥ１が接続されている。更に、インバータ回路ＩＮＶ１１とＩＮＶ１２により構成されたデータ保持回路が出力ノードＯＵＴ１に接続されている。このインバータの寸法（Ｗ／Ｌ）は、ＴＲｎ１２，ＴＲｎ１４及びＴＲｐ１５より小さい寸法で構成されている。
【００１２】
次に図３のタイムチャートを用いて、図２の回路の動作を説明する。
区間Ａ：プリチャージ信号ＰＲＥ１は”Ｌ”レベルでＴＲｐ１５を導通させ、ノードＯＵＴ１を”Ｈ”レベルにプリチャージし、入力信号ＥＮ１は”Ｌ”レベルであり、リセット信号ＲＥＳＥＴ１は”Ｌ”レベルであるので、ＴＲｐ１１がＯＮ状態ＴＲｎ１３がＯＦＦ状態となり、ノードＣ１は”Ｈ”レベルに充電される。これにより、ＴＲｎ１２はＯＦＦ状態、ＴＲｎ１４はＯＮ状態となり出力ノードＯＵＴ１は”Ｈ”レベルに保持される。
【００１３】
区間Ｂ：プリチャージ信号ＰＲＥ１は”Ｌ”レベルを維持し、リセット信号ＲＥＳＥＴ１が”Ｌ”レベルから”Ｈ”レベルに遷移し、信号ＥＮ１は”Ｌ”レベルから”Ｈ”レベルに遷移する。これによりノードＣ１に充電されていた電荷がＴＲｎ１３を介して放電され、ノードＣ１は”Ｈ”レベルから”Ｌ”レベルに変化する。この時、ＴＲｐ１５とＴＲｎ１２はＯＮ状態となるが、ＴＲｎ１４がＯＦＦ状態となるため、出力ノードＯＵＴ１は”Ｈ”レベルのまま変化しない。
【００１４】
区間Ｃ：プリチャージ信号ＰＲＥ１を立ち上げることにより、ＴＲｐ１５をＯＦＦさせ、出力ノードＯＵＴ１への充電（プリチャージ）を終了する。この状態は、後述の区間Ｅが終了するまで保持される。
【００１５】
区間Ｄ：所定の周期Ｔで周期的にリセット信号ＲＥＳＥＴ１を入力することにより、ノードＣ１に充電されている電荷を放電させる。温度の上昇に伴ってノードＣ１を充電する電流（Ｉｏｆｆ（ＴＲｐ１１）−Ｉｏｆｆ（ＴＲｐ１３）：Ｉｏｆｆ  はＴＲｐ１１とＴＲｎ１３のオフリーク電流であり、その温度特性については図６を参照のこと）の指数関数的な増加により、上記周期Ｔの間にノードＣ１の電位が上昇する。
【００１６】
区間Ｅ：ノードＣ１の電位の上昇によりＴＲｎ１４の閾値を超えると、ＴＲｎ１４はＯＮ状態となり、またＴＲｎ１２は、ＥＮ１が”Ｈ”レベルを維持しているためＯＮ状態であるため、プリチャージ期間で出力ノードＯＵＴ１に蓄積されていた電荷が放電され、ＯＵＴ１の電位は、”Ｈ”レベルから”Ｌ”レベルに変化する。この時、ＴＲｐ１５にもオフリーク電流が流れるが、この電流値は１０−９（Ａ／ｕｍ）のオーダーであるのに対し、出力ノードＯＵＴ１の電位を保持しているインバータ対（ＩＮＶ１１，ＩＮＶ１２）のＯＮ電流は１０−４（Ａ／ｕｍ）のオーダーであるため、ＴＲｐ１５のオフリーク電流によって出力ノードＯＵＴ１の電位が変動することは無い。
【００１７】
区間Ｆ：前記区間Ｅにおいて、ＣＰＵチップの温度が所定の温度を超えたことが検出されると、ＣＰＵは所定の処理を行った後、前記プリチャージ信号ＰＲＥ１を”Ｌ”レベル（有効）とし、信号ＥＮ１を”Ｌ”レベルとすることにより、出力ノードＯＵＴ１を初期状態である”Ｈ”レベルに充電する。
【００１８】
この回路のオフリーク電流の電流源であるＴＲｐ１１のゲート幅Ｗは、以下のようにして決定される。ＮＭＯＳトランジスタとＰＭＯＳトランジスタの単位長当たりのオフリーク電流値は同一であり、実際には、オフリーク電流はＴＲｐ１１のゲート幅ＷｐとＴＲｎ１３のゲート幅Ｗｎの差分値（Ｗｄ＝Ｗｐ−Ｗｎ）を用いて算出される。温度を検知する周期は前記リセット信号ＲＥＳＥＴ１の周期Ｔであり、ノードＣ１と接地間の浮遊容量をＣとすると、この容量Ｃに蓄積される電荷により上昇する電位Ｖは以下に示す式（１）により表すことが出来る。
Ｖ  ＝  （  １０（Ｔａ／５０）−１１．５  ＊  Ｗｄ  ＊  Ｔ  ）  ／  Ｃ            （１）
但し、ＴａはＣＰＵチップの温度である。この設定温度をＴａ＝１２５（度Ｃ）とし、Ｃ＝１０ｆＦ，Ｔ＝１０ｎｓとすると、式（１）により、Ｖ＝Ｗｄ／１０となるので、ＴＲｎ１４の閾値電圧Ｖｔｈを０．６ＶとするとＷｄ＝６・ｍとなるように、ＴＲｐ１１とＴＲｎ１３のゲート幅Ｗｐ，Ｗｎを設定すればよいことになる。
【００１９】
以上説明したように、ＣＰＵは制御回路１４を介して出力ノードＯＵＴ１の電位を読み取り、”Ｈ”レベルから”Ｌ”レベルに変化したことを検知すると、熱暴走などによりデータが破壊される前に、それらのデータを安全な場所に格納した後システムを停止させることが出来る。システムを停止させた後は、前記区間Ｆにおいて、回路を初期化し、再び温度を検知できるようにすることが出来る。
【００２０】
［第２の実施の形態］
図４は、温度検出回路の第２の実施の形態を示す回路図であり、第１の実施の形態における回路と異なる点はＴＲｐ１６が追加され、そのゲートが出力ノードＯＵＴ１に接続され、そのソースが電源電位ＶＤＤに、ドレインがノードＣ１（充電ノード）に接続されている点である。
【００２１】
この回路の動作は、第１の実施の形態における温度検出回路の動作と同様であるが、前記トランジスタＴＲｐ１６が追加されたことにより、区間Ｄの最後でノードＣ１の電位がＴＲｎ１４の閾値を超えてＴＲｎ１４がＯＮ状態になり、出力ノードＯＵＴ１の電位がＨ”レベルから”Ｌ”レベルに変化すると、ＴＲｐ１６がＯＮ状態となるので、ノードＣ１の浮遊容量Ｃが急速に充電される。これにより、ＣＰＵの温度が設定温度を超えたことを検知した際に出力ノードＯＵＴ１を確実に”Ｌ”レベルに保持するので、誤動作を防止することができる。
【００２２】
【発明の効果】
以上詳細に説明したように、この発明によれば、ＣＰＵと同一のチップ内に温度検出回路を設け、この温度検出回路が電源電位ＶＤＤと接地電位間に直列接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタから構成される温度検知部を備え、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの接続点（充電ノード）と接地電位間の浮遊容量をＰＭＯＳトランジスタとＮＭＯＳトランジスタのオフリーク電流の差分電流により充電することにより充電ノードの電位を変化させ、この電位が所定の期間内に閾値レベルに達した時にＣＰＵの温度が設定温度に達したと判定するので、精度の良くリアルタイムにＣＰＵの温度制御を行う機能を備えた半導体装置を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の半導体装置における温度検出回路の第１の実施の形態を示す回路図である。
【図２】本発明の半導体装置の全体構成を示す図である。
【図３】本発明の第１の実施の形態における温度検出回路の動作を説明する為のフローチャートである。
【図４】本発明の半導体装置における温度検出回路の第２の実施の形態を示す回路図である。
【図５】本発明の第２の実施の形態における温度検出回路の動作を説明する為のフローチャートである。
【図６】ＭＯＳトランジスタの単位長さ当たりのオフリーク電流（Ｉｏｆｆ）と温度（Ｔａ）との関係を示す図である。
【符号の説明】
ＴＲｐ１１、ＴＲｐ１５、ＴＲｐ１６  ＰＭＯＳトランジスタ
ＴＲｎ１２、ＴＲｎ１３、ＴＲｎ１４  ＮＭＯＳトランジスタ
ＩＮＶ１１、ＩＮＶ１２    インバータ回路
ＰＲＥ１        出力ノードＯＵＴ１のプリチャージ信号
ＥＮ１        トランジスタＴＲｐ１１の入力信号
ＲＥＳＥＴ１      ＴＲｎ１３の入力信号
Ｃ１        充電ノード
ＯＵＴ１      出力ノード
ＶＤＤ        電源電位
【図１】
2004281985.tif 000003
【図２】
2004281985.tif 000004
【図３】
2004281985.tif 000005
【図４】
2004281985.tif 000006
【図５】
2004281985.tif 000007
【図６】
2004281985.tif 000008