(57)【要約】【課題】  平坦なキャパシタ電極の面積を増大させるために用いることのできる、安定したシリコン・ノジュールを作成する方法および構造を提供する。【解決手段】  トレンチと平坦な集積回路キャパシタとの面積およびキャパシタンスを増大させる方法および構造は、薄い誘電体よりなるシード層２０に付着されるシリコン・ノジュール１０５を用いている。シード層は、次の熱処理の間に吸収されて、キャパシタの高抵抗層を排除する。【選択図】図５
2004193573.tif 000002
【特許請求の範囲】
【請求項１】
第１のキャパシタ・プレートを形成する工程と、
前記第１のキャパシタ・プレート上に、初期の誘電体層を付着する工程と、
前記初期の誘電体層上に、シリコンの層を付着して、このシリコンの層が、シリコン・ノジュールの層を形成するようにする工程と、
前記シリコン・ノジュールの層を、ドーピングする工程と、
前記シリコン・ノジュールの層上に、キャパシタ誘電体の層を付着する工程と、
前記キャパシタ誘電体の層に隣接して、第２のキャパシタ・プレートを形成する工程と、
を含むキャパシタ作製方法。
【請求項２】
前記初期の誘電体層は、２ｎｍより小さい厚さを有する窒化物または酸化物である、請求項１に記載のキャパシタ作製方法。
【請求項３】
前記シリコンの層を付着する工程を、低圧ＣＶＤによって行う、請求項１または２に記載のキャパシタ作製方法。
【請求項４】
前記シリコンの層を付着する工程を、１０ｍＴｏｒｒ（１．３３Ｐａ）より大きく、３００ｍＴｏｒｒ（３９．９Ｐａ）より小さい圧力で、減圧ＣＶＤにより行い、
さらに、前記シリコン・ノジュールをアニールする工程を含む、請求項１に記載のキャパシタ作製方法。
【請求項５】
前記シリコンの層を付着する工程を、５５０℃より高い温度で行う、請求項３に記載のキャパシタ作製方法。
【請求項６】
前記シリコン・ノジュールの層をドーピングする工程を、前記シリコン・ノジュールの層を付着する工程と同時に行う、請求項１に記載のキャパシタ作製方法。
【請求項７】
前記シリコン・ノジュールの層上に、キャパシタ誘電体の層を付着する工程を、前記シリコン・ノジュールの層をアニールする工程と同時に行う、請求項１に記載のキャパシタ作製方法。
【請求項８】
前記シリコン・ノジュールの層をアニールする工程を、前記シリコン・ノジュールの層を付着する工程のうちの１時間以内実行する、請求項４に記載のキャパシタ作製方法。
【請求項９】
前記初期の誘電体層上に、シリコンの層を付着する工程を、前記第１のキャパシタ・プレート上に反応ガスが流れる少なくとも２つの工程で行い、前記少なくとも２つの工程は、前記反応ガスがなくなり、前記第１のキャパシタ・プレートが、実質的に不活性なガスのみにさらされる少なくとも１つの期間によって、時間的に分離されている、請求項１に記載のキャパシタ作製方法。
【請求項１０】
前記初期の誘電体層上に、シリコンの層を付着する工程を、前記第１のキャパシタ・プレート上に反応ガスが流れる少なくとも２つの工程で行い、前記少なくとも２つの工程は、前記反応ガスがなくなり、前記第１のキャパシタ・プレートが、実質的に不活性なガスのみにさらされる少なくとも１つの期間によって、時間的に分離されている、請求項３に記載のキャパシタ作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン・ノジュールにより表面積を増大したキャパシタの作製に関し、特に、ダイナミック・ランダムアクセス・メモリ（ＤＲＡＭ）集積回路デバイスのキャパシタに関する。
【背景技術】
【０００２】
ＤＲＡＭセルのサイズが縮小するにつれて、１個のセルあたり十分に高い記憶容量を維持することが要求されている。高漏洩電流および過大な故障率のような物理的制限が、キャパシタの誘電体の厚さを小さくすることを強力に阻止してきた。したがって、サブミクロンの領域でＤＲＡＭをさらに縮小するためには、有効な記憶表面積を増大させる方法が必要とされる。
【０００３】
１つのこのような方法は、キャパシタ・プレートのうちの１つの表面に付着されたシリコン・ノジュールを用いて、プレートの面積を増大させることを含んでいる。この技術は、既存のシリコン処理技術と両立し、デバイスおよび装置の統合に対して途方もない課題を与えない。キャパシタ電極上に付着されたシリコン・ノジュールの形状は、典型的に、半球である。シリコン・ノジュールのサイズ、形状、密度の変更は、キャパシタンスを最適化するには重要である。
【０００４】
キャパシタ電極の表面積をシリコン・ノジュールで増大させるための従来方法は、種々存在する。従来の方法では、（１）アモルファスＳｉ層を付着し、（２）次にＳｉ層をシード化し、（３）次にＳｉ層を高真空状態下でアニールする。シード化は、アモルファスシリコン膜に、Ｓｉ核を形成することである。この方法の重大な欠点は、サブミクロン領域ではトレンチ技術には適さないことである。というのは、最初のアモルファスシリコン層（典型的に、１００ｎｍ厚さである）の付着によって、得られるトレンチの直径が小さくなるからである。従来の方法では、厚いアモルファスシリコン膜が必要とされる。というのは、厚いアモルファスシリコンは、そこからシリコン核が成長し、アニールの間にシリコン核のサイズを増大させるからである。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、平坦なキャパシタ電極の面積を増大させるために用いることのできる、安定したシリコン・ノジュールを作成する方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の特徴は、滑らかな誘電体シード層上に、シリコンを付着することにある。
【０００７】
本発明の他の特徴は、後の高温工程で除去される薄い誘電体層を用いることにある。
【発明を実施するための最良の形態】
【０００８】
この発明は、キャパシタ電極の滑らかな平坦面上に付着されるように形成されるシリコン・ノジュールを用いることによって、テクスチャード（ｔｅｘｔｕｒｅｄ）キャパシタ電極の形成を可能にする。本発明は、深いトレンチキャパシタおよび平坦なキャパシタの両方に適用できる。以下に、一例として、深いトレンチキャパシタを用いる方法について説明する。
【０００９】
初期のキャパシタ電極構造は、水平あるいは垂直にかかわらず、通常のシリコン処理方法およびリソグラフィ方法を用いて作製される。深いトレンチキャパシタの場合、通常のシリコン・エッチング方法を用いて深いトレンチを形成することを含んでいる。
【００１０】
トレンチすなわちキャパシタ電極の側壁は、ＢＨＦ，ＤＨＦ，ファン（Ｈｕａｎｇ）ＡＢ化学方法（これらに限定されるものではない）を含む多くの方法によって、清浄にすることができる。この表面処理が終了した後に、窒化物（Ｓｉ3 Ｎ4 ）または酸化物（ＳｉＯ2 ）のような薄い誘電体膜（誘電体シード層と呼ばれる）を、付着する。この誘電体シード膜は、シリコン・ノジュールが成長する面として働く。薄い窒化物膜を、電極の表面（深いトレンチ（ＤＴ）技術のためのトレンチ側壁）に付着させることができる。図１に示すように、窒化物膜を、アンドープト基板またはドープト基板に付着させることができる。したがって、基板１０は、窒化物２０のシード層を有する。この例では、基板１０の表面の近くに点々１５で示すように、基板はドープされている。同一の図面が、トレンチキャパシタと水平キャパシタの両方に、および窒化物シード層と酸化物シード層の両方に用いられる。窒化物は、化学的に安定な面を与え、この面上にシリコン・ノジュールを形成することができる。この窒化物層の完全性は、以下のように十分に良好である。すなわち、デバイス性能およびキャパシタンスに有害な影響を与えることなしに、最初の窒化物付着の後、７２時間以内にシリコン・ノジュールを窒化物層に付着することができる。このように、薄膜を用いることは、製造の観点から、プロセスを処理しやすいようにするという、かなり実際的な利点である。というのは、装置間の処理回数を、軽減できるからである。窒化物層は、５Åというように薄くすることができる。この場合、デバイス動作のための好ましい範囲は、５〜１５Åである。誘電体シード層は、できるだけ薄くするのが好ましい。
【００１１】
あるいはまた、シリコン・ノジュールを付着させる層に、酸化物を用いることもできる。この酸化物は、熱酸化またはウェット表面処理によって、付着することができる。これらのウェット表面処理は、ファンＡＢ（これに限定されるものではない）を含んでいる。この酸化物の厚さの好ましい範囲は、１０〜３０Åである。
【００１２】
図２は、シリコン付着工程の結果を示す。低圧ＣＶＤ炉または単一ウエハ減圧蒸着装置（これらに限定されるものではない）を含む、多くのシリコン付着装置を直接用いて、誘電体にシリコン・ノジュール１０５を付着させることができる。
【００１３】
低圧ＣＶＤ炉の場合、シリコン・ノジュール形成の好ましい温度範囲は、５００℃から開始して、少なくとも７００℃まで上昇する。シリコン・ノジュールは、温度に応じて、アモルファスシリコンまたはポリシリコンとして付着することができる。
【００１４】
付着プロセスは、ｍＴｏｒｒ（１Ｔｏｒｒ＝１３３．３Ｐａ）範囲およびこの範囲以上で行うことができる。シリコン・ノジュールのサイズ、密度、形状、分離または集塊は、種々の調整を用いることによって、変更することができる。これらの調整は、付着温度，ガス流量，成長時間，チャンバ圧を含む。シリコン・ノジュールのサイズは、典型的には、１０ｎｍ〜６０ｎｍである。また、多数の付着サイクルを用いて、所望の変数を調整することができる。付着サイクルの間に、反応ガスをチャンバに導入し、膜を成長させる。次に、ガスを排出して、チャンバを不活性種の圧力下に保持する。次に、しばらくした後、反応ガスを、チャンバに再導入する。サイクルによって操作できる支配的な変数は、グレインの密度である。炉内でのシリコン・ノジュールの付着には、アニールは必要ではない。シリコン・ノジュールがアモルファスとして形成されるならば、シリコン・ノジュールをアニールして、ポリシリコン・ノジュールに変えて、窒化物または酸化物で被覆することもできる。グレインを窒化物で被覆することは、グレインを安定な材料で覆うことによって、グレインのテクスチャ（ｔｅｘｔｕｒｅ）を保存する働きをする。シリコン・ノジュールが付着工程の間に形成され、追加のアニール工程を必要としないことは、本発明の有利な特徴である。
【００１５】
付着のパラメータは、シリコン・ノジュールを形成するのではなく、均一な膜を形成するために、通常は調整される。本発明の他の有利な特徴は、シリコンが、シード層を、“ウェット（ｗｅｔ）”させず、したがってシリコン・ノジュール形成を生じさせる処理パラメータのいかなる厳密な調整なしに、シリコン・ノジュールが形成することである。このように、シリコン・ノジュールのサイズ、密度などを微調整するためのパラメータがすべて得られる。ノジュール・サイズを変更するために、温度および付着時間を用いることができる。密度を変更するために、圧力および付着サイクルの回数を用いることができる。ガス流量は、グレインの成長速度に影響する。本発明の他の有利な特徴は、高価な装置を必要とする高真空（＜１０-2Ｔｏｒｒ）においてではなく、ｍＴｏｒｒの範囲において、付着を行えることである。
【００１６】
必要ならば、シリコン・ノジュールのドーピングを、付着中に、ドーパント・ガスを導入することによって行うことができる。また、ドーパント・ガスの流量によって、ドーピングの程度を、変更することができる。シリコン・ノジュールのサイズ、形状、ドーピング、集塊度は、キャパシタンス調整のための関連パラメータである。図２は、ドーピングと同時に、シリコン・ノジュールを設けた結果を示す。図３は、シリコン・ノジュール１０５′を、アンドープで形成し、高濃度のドーパントを含む好適な材料（例えば、アモルファスシリコン）よりなるドーピング層１２０を設けた他の例を示す。ドーパントは、ドーピング層から、シリコン・ノジュールに拡散され、必要ならば、シード層２０を経て、基板１０に拡散される。ドーピング層を除去するならば、シリコン・ノジュールを損なうことなしにエッチングすることのできるドーパント材料を選択しなければならない。
【００１７】
また、シリコン・ノジュールを、減圧蒸着装置において付着することができる。この場合には、付着温度を、約５６０℃から少なくとも７００℃まで、変えることができる。システムの動作圧力は、低圧ＣＶＤの場合におけるよりも大きく、３００ｍＴｏｒｒ（３９．９Ｐａ）のように高くすることができる。前記実施例におけるように、シリコン・ノジュールを、アモルファスシリコンまたはポリシリコンとして形成でき、グレインのサイズ、密度、形状および集塊度を、付着の温度、時間、圧力、流量、付着サイクルの回数によって変えることもできる。シリコン・ノジュールを、アンドープまたはドープすることができる。必要ならば、シリコン・ノジュールのドーピングを、付着の際にドーパント・ガスを導入することによって、行うことができる。ドーピングの程度を、ドーパント・ガスの流量によって変えることもできる。付着後、シリコン・ノジュールを、テクスチャを損なうことを避けるために、付着時間のうちの多くとも１時間以内、アニールしなければならない。このアニールは、減圧蒸着装置には固有のものである。
【００１８】
アニールは、好ましくはラピッド・サーマルアニール・プロセスを用いて、少なくとも７６０Ｔｏｒｒ（１０．１×１０4 Ｐａ）の圧力で行うことができる。ドーパント・ガスは、Ａｒのような不活性ガスとすることができ、あるいは、基板を、ＮＨ3 ，Ｏ2 または他の誘電体形成ガスの下で、アニールすることができる。キャパシタ誘電体に窒化シリコンを用いるならば、アニール雰囲気にＮＨ3 を用いることができる。酸化シリコンが選ばれるならば、Ｏ2 を用いることができる。デバイスおよび装置の統合のために、不活性アニールの代わりに、誘電体形成ガス（ＮＨ3 ，Ｏ2 など）アニールを用いることは、利点がある。１つの利点は、キャパシタ誘電体の一部または全部を、１工程で形成できることであり、他の利点は、シリコン・ノジュールを熱的に安定な化合物で被覆できることである。さらに、完全なキャパシタ誘電体をこの工程で付着するようなオプションが選択されるならば、装置とウエハ・ハンドリングとの間の移動に関連した汚染問題を低減できる。
【００１９】
キャパシタ・システムへのシリコン・ノジュールの統合
滑らかなキャパシタ電極システム上でキャパシタンスの増大を実現するためには、シリコン・ノジュールをキャパシタ電極に電気的に接続することが重要である。この接続を、シリコン・ノジュールおよびキャパシタ・プレートを独立にドーピングすることによって、あるいはこれらを同時にドーピングすることによって、行うことができる。シリコン・ノジュールは、付着プロセス中に、あるいは付着プロセスが終了した後に、種々の方法を用いて、独立にドープすることができる。種々の方法は、表面にドーピング層を形成すること、およびアニールによってドーパントをシリコン・ノジュールに注入すること（これらに限定されるものではない）を含んでいる。電気的接続を、キャパシタ・プレートおよびシリコン・ノジュールに１工程でドーピングすることによって、形成することもできる。この方法は、ドープトシリコン・ノジュールを用いること、およびアニールを用いて下側の基板にドーパントを注入すること（これらに限定されるものではない）を含んでいる。あるいはまた、シリコン・ノジュール上にドーピング層を設け、アニールによってシリコン・ノジュールを経てキャパシタ・プレートにドーパントを注入することもできる。シリコン・ノジュールが付着される薄いシード層は、漏洩しやすい（ｌｅａｋｙ）ので、シリコン・ノジュールとキャパシタ・プレートとの間に、最小の抵抗を与える。
【００２０】
シリコン・ノジュール形成後に、キャパシタ誘電体膜１５０を、図４に示すシリコン・ノジュール／薄い誘電体膜／キャパシタ下部プレートよりなるスタック上に付着させることができる。次に、上部電極２００を付着することができる。上部電極は、例えば、ポリシリコン膜で構成できる。最終的なキャパシタを、図５に示す。
【００２１】
この方法を用いて形成されたシリコン・ノジュールは、シリコン・ノジュールの形成に続いて、９５０℃より大きい温度までのサーマル・バジット（ｔｈｅｒｍａｌ  ｂｕｄｇｅｔｓ）に３時間さらされ、キャパシタ誘電体膜の付着後に、１０６５℃より大きいアニールにさらされた後、安定であることを示した。
【００２２】
シリコン・ノジュールが付着される層に、窒化物膜（５〜１５Å）または酸化物膜（約２０Å）を用いることは、優れた利点である。というのは、これらの膜は、熱処理の際に、分解されて、シリコン・ノジュール／キャパシタ・プレート界面から除去される。このように、膜の分解および除去は、シリコン・ノジュールとキャパシタ・プレートとの間の接触抵抗を排除する。この特徴は、シリコン・ノジュールが付着される誘電体膜の存在により、キャパシタンスをロスすることなく、シリコン・ノジュール上に付着された誘電体膜によって、デバイスの有効キャパシタンスを調整することを可能にする。厚い窒化物膜および酸化物膜を用いることもできるが、キャパシタンス・ゲインを最適化するためには、キャパシタ・プレートおよびシリコン・ノジュールのドーピングに考慮を払わなければならない。
【００２３】
本発明を、１つの好適な実施例によって説明したが、当業者であれば、本発明の趣旨と範囲内で種々の変形を実施できることがわかるであろう。
【００２４】
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）第１のキャパシタ・プレートを形成する工程と、
前記第１のキャパシタ・プレート上に、初期の誘電体層を付着する工程と、
前記初期の誘電体層上に、シリコンの層を付着して、このシリコンの層が、シリコン・ノジュールの層を形成するようにする工程と、
前記シリコン・ノジュールの層を、ドーピングする工程と、
前記シリコン・ノジュールの層上に、キャパシタ誘電体の層を付着する工程と、
前記キャパシタ誘電体の層に隣接して、第２のキャパシタ・プレートを形成する工程と、
を含むキャパシタ作製方法。
（２）前記初期の誘電体層は、２ｎｍより小さい厚さを有する窒化物である、上記（１）に記載のキャパシタ作製方法。
（３）前記初期の誘電体層は、２ｎｍより小さい厚さを有する酸化物である、上記（１）に記載のキャパシタ作製方法。
（４）前記シリコンの層を付着する工程を、低圧ＣＶＤによって行う、上記（１）に記載のキャパシタ作製方法。
（５）前記シリコンの層を付着する工程を、低圧ＣＶＤによって行う、上記（２）に記載のキャパシタ作製方法。
（６）前記シリコンの層を付着する工程を、低圧ＣＶＤによって行う、上記（３）に記載のキャパシタ作製方法。
（７）前記シリコンの層を付着する工程を、約１０ｍＴｏｒｒ（約１．３３Ｐａ）より大きく、約３００ｍＴｏｒｒ（約３９．９Ｐａ）より小さい圧力で、減圧ＣＶＤにより行い、
さらに、前記シリコン・ノジュールをアニールする工程を含む、上記（１）に記載のキャパシタ作製方法。
（８）前記シリコンの層を付着する工程を、約１０ｍＴｏｒｒ（約１．３３Ｐａ）より大きく、約３００ｍＴｏｒｒ（約３９．９Ｐａ）より小さい圧力で、減圧ＣＶＤにより行い、
さらに、前記シリコン・ノジュールをアニールする工程を含む、上記（２）に記載のキャパシタ作製方法。
（９）前記シリコンの層を付着する工程を、約１０ｍＴｏｒｒ（約１．３３Ｐａ）より大きく、約３００ｍＴｏｒｒ（約３９．９Ｐａ）より小さい圧力で、減圧ＣＶＤにより行い、
さらに、前記シリコン・ノジュールをアニールする工程を含む、上記（３）に記載のキャパシタ作製方法。
（１０）前記シリコンの層を付着する工程を、約５５０℃より大きい温度で行う、上記（５）に記載のキャパシタ作製方法。
（１１）前記シリコンの層を付着する工程を、約５５０℃より大きい温度で行う、上記（７）に記載のキャパシタ作製方法。
（１２）前記シリコン・ノジュールの層をドーピングする工程を、前記シリコン・ノジュールの層を付着する工程と同時に行う、上記（１）に記載のキャパシタ作製方法。
（１３）前記シリコン・ノジュールの層上に、キャパシタ誘電体の層を付着する工程を、前記シリコン・ノジュールの層をアニールする工程と同時に行う、上記（１）に記載のキャパシタ作製方法。
（１４）前記シリコン・ノジュールの層をアニールする工程を、前記シリコン・ノジュールの層を付着する工程のうちの１時間以内実行する、上記（７）に記載のキャパシタ作製方法。
（１５）前記シリコン・ノジュールの層をアニールする工程を、前記シリコン・ノジュールの層を付着する工程のうちの１時間以内実行する、上記（８）に記載のキャパシタ作製方法。
（１６）前記シリコン・ノジュールの層をアニールする工程を、前記シリコン・ノジュールの層を付着する工程のうちの１時間以内実行する、上記（９）に記載のキャパシタ作製方法。
（１７）前記初期の誘電体層上に、シリコンの層を付着する工程を、前記第１のキャパシタ・プレート上に反応ガスが流れる少なくとも２つの工程で行い、前記少なくとも２つの工程は、前記反応ガスがなくなり、前記第１のキャパシタ・プレートが、実質的に不活性なガスのみにさらされる少なくとも１つの期間によって、時間的に分離されている、上記（１）に記載のキャパシタ作製方法。
（１８）前記初期の誘電体層上に、シリコンの層を付着する工程を、前記第１のキャパシタ・プレート上に反応ガスが流れる少なくとも２つの工程で行い、前記少なくとも２つの工程は、前記反応ガスがなくなり、前記第１のキャパシタ・プレートが、実質的に不活性なガスのみにさらされる少なくとも１つの期間によって、時間的に分離されている、上記（４）に記載のキャパシタ作製方法。
（１９）前記初期の誘電体層上に、シリコンの層を付着する工程を、前記第１のキャパシタ・プレート上に反応ガスが流れる少なくとも２つの工程で行い、前記少なくとも２つの工程は、前記反応ガスがなくなり、前記第１のキャパシタ・プレートが、実質的に不活性なガスのみにさらされる少なくとも１つの期間によって、時間的に分離されている、上記（７）に記載のキャパシタ作製方法。
（２０）前記初期の誘電体層上に、シリコンの層を付着する工程を、前記第１のキャパシタ・プレート上に反応ガスが流れる少なくとも２つの工程で行い、前記少なくとも２つの工程は、前記反応ガスがなくなり、前記第１のキャパシタ・プレートが、実質的に不活性なガスのみにさらされる少なくとも１つの期間によって、時間的に分離されている、上記（１２）に記載のキャパシタ作製方法。
【図面の簡単な説明】
【００２５】
【図１】本発明による構造の種々の段階におけるキャパシタの断面図を示す。
【図２】本発明による構造の種々の段階におけるキャパシタの断面図を示す。
【図３】本発明による構造の種々の段階におけるキャパシタの断面図を示す。
【図４】本発明による構造の種々の段階におけるキャパシタの断面図を示す。
【図５】本発明による構造の種々の段階におけるキャパシタの断面図を示す。
【符号の説明】
【００２６】
１０  基板
２０  シード層
１０５，１０５′  シリコン・ノジュール
１２０  ドーピング層
１５０  キャパシタ誘電体膜
【図１】
2004193573.tif 000003
【図２】
2004193573.tif 000004
【図３】
2004193573.tif 000005
【図４】
2004193573.tif 000006
【図５】
2004193573.tif 000007