(57)【要約】【課題】反射型マスクの多層膜中の欠陥を簡便に検査する。【解決手段】極紫外光を用いた露光処理時にパターン転写用のマスクとして用いる反射型の多層膜マスクを製造する基板となる多層膜マスクブランクスの欠陥検査に際して、最初は、相対的に低い倍率で相対的に広い範囲で多層膜マスクブランクスの多層膜形成面を検査した後（ステップ１００ａ〜１００ｄ）、その検査ステップで発見された欠陥存在候補の位置を今度は相対的に高い倍率で詳細に検査する（ステップ１０２ａ〜１０２ｆ）。これにより、多層膜マスクブランクスの多層膜の欠陥を高感度、高速かつ簡便に検査できる。【選択図】    図７
2004193269.tif 000002
【特許請求の範囲】
【請求項１】
マスクの製造方法において、
（ａ）マスク基板に多層膜を堆積する工程と、
（ｂ）前記マスク基板の多層膜の形成面を検査する工程と、
（ｃ）前記マスク基板の多層膜の形成面に吸収体パターンを形成してマスクを製造する工程とを有し、
前記（ｂ）工程は、
（ｂ１）前記マスクを用いた露光処理時に用いる露光光と同じ波長の極紫外光を前記マスク基板の多層膜の形成面に照射する工程と、
（ｂ２）前記（ｂ１）工程により多層膜から反射された反射光を結像光学系を介してセンサで検出する工程と、
（ｂ３）前記（ｂ１）、（ｂ２）の工程で検出された第１領域の位置情報を記憶する工程とを有し、前記結像光学系の倍率を変えて検査する工程を有することを特徴とするマスクの製造方法。
【請求項２】
マスクの製造方法において、
（ａ）マスク基板に多層膜を堆積する工程と、
（ｂ）前記マスク基板の多層膜の形成面を検査する工程と、
（ｃ）前記マスク基板の多層膜の形成面に吸収体パターンを形成してマスクを製造する工程とを有し、
前記（ｂ）工程の検査方式は、前記マスクを用いた露光処理時に用いる露光光と同じ波長の極紫外光を前記マスク基板の多層膜の形成面に照射し、その多層膜から反射された反射光を結像光学系を介してセンサで検出する方式であり、
前記（ｂ）工程は、
（ｂ１）前記マスク基板の多層膜形成面の全面を前記結像光学系の倍率が相対的に低い状態で検査する工程と、
（ｂ２）前記（ｂ１）の検査工程で検出された第１領域の位置情報を記憶する工程と、
（ｂ３）前記マスク基板の多層膜形成面の前記（ｂ１）工程で検出された第１領域を前記結像光学系の倍率が相対的に高い状態で検査する工程とを有することを特徴とするマスクの製造方法。
【請求項３】
マスクの製造方法において、
（ａ）マスク基板に多層膜を堆積する工程と、
（ｂ）前記マスク基板の多層膜の形成面を検査する工程と、
（ｃ）前記マスク基板の多層膜の形成面に吸収体パターンを形成してマスクを製造する工程とを有し、
前記（ｂ）工程は、
（ｂ１）前記マスクを用いた露光処理時に用いる露光光と同じ波長の極紫外光を前記マスク基板の多層膜の形成面に照射し、その多層膜から反射された反射光を結像光学系を介してセンサで検出する工程と、
（ｂ２）前記（ｂ１）で検出された欠陥の位置情報を記憶する工程を有し、
前記（ｃ）工程は、
（ｃ１）前記（ｂ２）で記憶された欠陥の位置情報と、前記吸収体パターンの位置情報とを比較する工程と、
（ｃ２）前記（ｃ１）の比較結果に基づいて、前記欠陥が露光処理により転写されないように、前記吸収体パターンを移動させて形成する工程と、
（ｃ３）前記吸収体パターンの移動量を記憶する工程とを有することを特徴とするマスクの製造方法。
【請求項４】
マスクの製造方法において、
（ａ）マスク基板に多層膜を堆積する工程と、
（ｂ）前記マスク基板の多層膜の形成面を検査する工程と、
（ｃ）前記マスク基板の多層膜の形成面に吸収体パターンを形成してマスクを製造する工程とを有し、
前記（ｂ）工程の検査方式は、前記マスクを用いた露光処理時に用いる露光光と同じ波長の極紫外光を前記マスク基板の多層膜の形成面に照射し、その多層膜から反射された反射光を結像光学系を介してセンサで検出する方式であり、
前記（ｂ）工程は、
（ｂ１）前記マスク基板の多層膜形成面の全面を前記結像光学系の倍率が相対的に低い状態で検査する工程と、
（ｂ２）前記（ｂ１）の検査工程で検出された第１領域の位置情報を記憶する工程と、
（ｂ３）前記マスク基板の多層膜形成面の前記（ｂ１）工程で検出された第１領域を前記結像光学系の倍率が相対的に高い状態で検査する工程と、
（ｂ４）前記（ｂ３）で検出された欠陥の位置情報を記憶する工程とを有し、
前記（ｃ）工程は、
（ｃ１）前記（ｂ４）で記憶された欠陥の位置情報と、前記吸収体パターンの位置情報とを比較する工程と、
（ｃ２）前記（ｃ１）の比較結果に基づいて、前記欠陥が露光処理により転写されないように、前記吸収体パターンを移動させて形成する工程と、
（ｃ３）前記吸収体パターンの移動量を記憶する工程とを有することを特徴とするマスクの製造方法。
【請求項５】
半導体集積回路装置の製造方法において、
（ａ）マスク基板に多層膜を堆積する工程と、
（ｂ）前記マスク基板の多層膜の形成面を検査する工程と、
（ｃ）前記マスク基板の多層膜の形成面に吸収体パターンを形成してマスクを製造する工程と、
（ｄ）前記マスクの多層膜および吸収体パターンの形成面に所望の波長の露光光を照射した時に反射される光を用いた露光処理により半導体ウエハの主面に所望のパターンを転写する工程を有し、
前記（ｂ）工程は、
（ｂ１）前記マスクを用いた露光処理時に用いる露光光と同じ波長の極紫外光を前記マスク基板の多層膜の形成面に照射し、その多層膜から反射された反射光を結像光学系を介してセンサで検出する工程と、
（ｂ２）前記（ｂ１）で検出された欠陥の位置情報を記憶する工程を有し、
前記（ｃ）工程は、
（ｃ１）前記（ｂ２）で記憶された欠陥の位置情報と、前記吸収体パターンの位置情報とを比較する工程と、
（ｃ２）前記（ｃ１）の比較結果に基づいて、前記欠陥が前記露光処理により半導体ウエハに転写されないように、前記吸収体パターンを移動させて形成する工程と、
（ｃ３）前記吸収体パターンの移動量を記憶する工程とを有し、
前記（ｄ）工程は、
前記マスクと前記半導体ウエハとの相対的な平面位置を、前記（ｃ３）工程で記憶された移動量に基づいてずらした状態でパターンの転写を行うことを特徴とする半導体集積回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マスクの製造技術に関し、特に、極紫外光やＸ線等のような波長の短い露光光を用いたパターン露光転写に使用するマスク（レチクルを含む）などの反射型原版を検査するのに適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体集積回路装置（ＬＳＩ：Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）の製造においては、微細パターンをウエハ上に形成するリソグラフィ技術が重要である。このリソグラフィ技術では、マスク上に形成されているパターンを縮小投影光学系を介してウエハ上に繰り返し転写する、所謂光学式の縮小投影露光法が主流となっている。この露光法では、一般に紫外線領域の露光光、例えば水銀ランプのｉ線（波長λ＝３６５ｎｍ）、ＫｒＦエキシマレーザ  （λ＝２４８ｎｍ）、更には、ＡｒＦエキシマレーザ（λ＝１９３ｎｍ）が用いられる。パターン投影用のマスクとしては、透明ガラス基板による露光光の透過部分とクロム膜等からなる遮光部分とで所望のパターンを形成する、所謂透過型マスクが用いられる。
【０００３】
しかし、上記紫外線を用いた縮小投影露光法では、解像力が光の回折限界の近くにまで到達しており、さらに高い解像力を実現するためにはより波長の短い光を露光光に用いる必要が生じてきている。そこで、露光光として、極紫外（ＥＵＶ：Ｅｘｔｒｅｍｅ  Ｕｌｔｒａ  Ｖｉｏｌｅｔ）光を用いたリソグラフィ技術が有望視されている。これは、例えばジャパニーズ  ジャーナル  オブ  アプライド  フィジクス（ＪａｐａｎｅｓｅＪｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ），１９９１，３０号，１１Ｂ巻，３０５１ページに記載されている。ＥＵＶ光は全ての硝材において透過率が極端に小さい為、投影光学系やマスクは全て多層膜反射面とせざるを得ない。マスクは、その基板表面に多層膜を形成して、ＥＵＶ光の反射面として用いる。この多層膜の上にＥＵＶ光を反射しない吸収体を形成するか、あるいは多層膜の一部を除去してＥＵＶ光が反射しないようにすることで、多層膜による反射部と、吸収体または多層膜の除去部による非反射部とで所望のパターンが形成されている。
【０００４】
ところで、マスクにおいて、パターンの欠けや透過部への付着等の様々な欠陥が生じると、露光で得られた投影像にもその欠陥が反映される。そのため、マスクを製造した後で欠陥の有無を検査し、欠陥が存在している場合は、これを修正する必要がある。欠陥を修正できないものは不良品となる。上記クロム遮光膜等を有する透過型マスクでは、露光光や紫外線等に対して透明な部分と不透明な部分を調べれば良いので、欠陥検査は比較的容易に実施できる。しかし、ＥＵＶ光を露光光とする反射型の多層膜マスクでは、検査すべき欠陥サイズの微小化に加え、マスクパターンからの反射光のコントラスト低下等により、現在使われている紫外線等による検査では必ずしも容易に実施することはできない。また、反射型マスクの多層膜中では、積層する多層膜が多くなればなるほど、その膜に欠陥が生じる可能性が大きくなる。多層膜に欠陥を有するマスクブランクスから製造された反射型マスクは、欠陥部分で反射率の低下や位相変化が生じ、所望のパターンが転写できない。
【０００５】
反射型マスクの多層膜の欠陥検査については、例えば特開平６−３４９７１５号に記載のように、所謂Ｘ線顕微鏡を使った検査装置が開示されている。また、例えば特開平９−３１８３３０号に記載のように、可視光や紫外線のレーザ光で被検査物体上を走査し、光散乱を起こさせ、光散乱状態を調べることにより欠陥をみつける検査装置が開示されている。更に、例えば特開平１１−３５４４０４号に記載のように、剥離可能なパターンを多層膜マスク上に形成して実際にパターン転写を行ない、パターンを検査することにより多層膜欠陥を検査する方法が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、例えば前記の特開平６−３４９７１５号に記載のＸ線顕微鏡を使った欠陥検査装置は、多層膜の反射率のみを調べているため、位相の変化を起こさせる欠陥をすべて検出することはできない。また、例えば特開平９−３１８３３０号に記載の記レーザ光を走査し、光散乱を起こさせ、光散乱状態を調べる検査装置も反射型マスク表面の外部形状の変化のみを検出するため、ＥＵＶ光における位相の変化を起こさせる欠陥をすべて検出できない問題がある。更に、例えば特開平１１−３５４４０４号に記載の検査方法は、位相欠陥を検出できるものの、実際にパターン転写を行なう工程が必要であり、検査としては煩雑である。また、いずれの検査方法でも、修正が困難な欠陥が検出された場合は、それが微小サイズの欠陥であっても、不良品として取り扱われている。
【０００７】
本発明の目的は、反射型マスクの多層膜中の欠陥を簡便に検査することのできる技術を提供することにある。
【０００８】
また、本発明の他の目的は、多層膜構造を有する反射型マスクを高い歩留まりで製造することのできる技術を提供することである。
【０００９】
更に、本発明の他の目的は、多層膜構造を有する反射型マスクを用いて製造される半導体集積回路装置の信頼性を向上させることのできる技術を提供することである。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
すなわち、本発明は、多層膜マスクブランクスの欠陥検査において、最初は、相対的に低い倍率で相対的に広い範囲を検査した後、その検査ステップで発見された欠陥存在候補の位置を今度は相対的に高い倍率でに検査する工程を有するものである。
【００１３】
また、本発明は、多層膜マスクブランクスに吸収体パターンを形成する際に、多層膜マスクブランクスで発見された欠陥が露光処理時に欠陥として転写されないように吸収体パターンをシフトして配置する工程を有するものである。
【００１４】
【発明の実施の形態】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。また、本実施の形態においては、電界効果トランジスタを代表するＭＩＳ・ＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）をＭＩＳと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略す。また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１６】
（実施の形態１）
まず、図１〜図４を用いて、本実施の形態のマスクの検査技術について説明する。図１は、多層膜マスクブランクスＭＢを示す図である。図１（ａ）は多層膜マスクブランクスＭＢの要部平面図、図１（ｂ）は図１（ａ）のＡ１−Ａ１線の断面図である。超平滑基板（マスク基板）１は、例えば石英、シリコン（Ｓｉ）またはＢＫ７等からなり、その表面は高い反射率を得るために粗さがほとんどない鏡面状態とされている。超平滑基板１の表面には、ＥＵＶ光を反射する多層膜２が形成されている。多層膜２は、例えばシリコン（Ｓｉ）とモリブデン（Ｍｏ）とを交互に重ねる（全層で、例えば４０層程度）ことで構成されている。この段階は、吸収体パターンを形成する前の段階である。図１には、超平滑基板１の表面に微細な凹凸が存在したために、多層膜２の形成後にも表面の凹凸が残り、これが位相欠陥３として存在している場合が例示されている。クロムを遮光体とする通常のマスクのマスクブランクスでは、多層膜を形成する必要がなく突起物が形成されることもないのでマスクブランクスに対する鏡面の検査は不要である。しかし、多層膜マスクでは、上記通常のマスクで使用する露光光の約１／１０の波長の光を用いるので、問題となる欠陥のサイズが１０倍厳しくなる。これらの観点等から多層膜マスクの製造に用いる多層膜マスクブランクスでは、上記通常のマスクでは必要としなかった表面状態の検査の必要性がある。
【００１７】
図２は、上記多層膜マスクブランクスＭＢの欠陥を検出するための、本実施の形態のマスク検査装置４の構成例を示す図である。マスク検査装置４は、ＥＵＶ光を発する光源４ａ、マスクステージ４ｂ、投影光学系Ｌ、二次元アレイ方式のセンサ４ｃ、欠陥位置記憶部４ｄおよび主制御系４ｅ等を有している。欠陥の有無が検査される多層膜マスクブランクスＭＢをマスクステージ４ｂ上に載置し、光源４ａから発する波長１３．５ｎｍのＥＵＶ光ＢＭをミラー４ｆで折り曲げて多層膜マスクブランクスＭＢの所定の領域に照射する。検査では露光光と同じ光を用いる。多層膜マスクブランクスＭＢからの反射光は、投影光学系Ｌを介してセンサ４ｃ上に集光される。多層膜マスクブランクスＭＢの検査すべき位置は、マスクステージ４ｂに固定されたミラー４ｇの位置をレーザ測長器４ｈによって検出することで判断される。そこで得られた位置情報は、主制御系４ｅに伝送される。主制御系４ｅは、その情報をモニタしながら駆動系４ｉを駆動し、マスクステージ４ｂを移動させる。また、多層膜マスクブランクスＭＢの表面の焦点方向の位置合わせは、光源４ｊから多層膜マスクブランクスＭＢの表面に斜め方向にレーザ光を照射し、その反射光が常にセンサ４ｋの所定位置に到達するようにマスクステージ４ｂを制御した。さらに、複数のレーザ光源とセンサを用いて、検査領域近傍の複数の点の焦点合わせを同時に行なって、多層膜マスクブランクスＭＢの表面の傾き誤差も補正できる構成とした。二次元アレイ方式のセンサ４ｃ上に集光される検出像とその処理については後述する。主制御系４ｅでは、センサ４ｃで検出された信号が欠陥を意味するものか否かを判定するようになっている。符号の４ｍはアパーチャを示し、符号４ｎはアパーチャ４ｍを駆動する光学系制御手段を示している。また、符号４ｐは、ＥＵＶ光ＢＭの照射位置合わせ用のアライメントスコープを示している。さらに符号ＢＭａは、多層膜マスクブランクスＭＢからの反射光のうち、正反射光は遮られ、広がった反射光のみが投影光学系Ｌを透過して得られた収束ビームを示している。
【００１８】
図３は図２のＥＵＶ光源の説明図を示している。図３に示すように、レーザ光源４ａ１から発するパルスレーザビーム４ａ２を、レンズ４ａ３を介してターゲット４ａ４に照射して、プラズマ光源４ａ５を生成する。このプラズマ光源４ａ５から発生するＥＵＶ光を、表面に多層膜が形成された捕集鏡４ａ６で捕集し、照射用のＥＵＶ光ＢＭを生成している。図４は図２の投影光学系の説明図を示している。投影光学系Ｌは、凹面鏡Ｌａと凸面鏡Ｌｂとの組み合わせであるシュバルツシルド結像光学系を用いた。この光学系は、中心部分は結像に寄与しない構成となっている。したがって、多層膜マスクブランクスＭＢからの反射光のうち、正反射光は遮られ、広がった反射光のみが投影光学系Ｌを透過して収束ビームＢＭａとなって、センサ４ｃの受光面に集光する。多層膜マスクブランクスＭＢの表面に欠陥が存在しなければ鏡面反射した光はセンサ４ｃに到達しない。すなわち、暗視野結像光学系となっている。ここでは、光学系制御手段４ｎは、アパーチャ４ｍを駆動して投影光学系Ｌの開口数（ＮＡ）を変えたり、また、詳細には図示していないが、光学系を置き換えて倍率変換を行なう機能を有している。すなわち、光学系制御手段４ｎにより、異なる倍率の結像光学系を選択することが可能となっている。例えば欠陥のサイズを３０ｎｍ程度であるとすると、それによる散乱光は０．４ｒａｄ程度の広がりを有するので、シュバルツシルド結像光学系の開口数（ＮＡ）は、０．２を標準とした。ただし、開口数可変手段であるアパーチャ４ｍによりＥＵＶ光の通過領域を変えることができ、実質的に、例えば０．１５〜０．３程度の範囲内で開口数を可変とした。
【００１９】
このようなシュバルツシルド結像光学系は、結像できる領域をあまり大きくすることは出来ない。そこで、特に低倍率で結像領域を広くとる場合は、例えば図５（ａ）に示すような、４枚の反射ミラーからなる投影光学系Ｌを採用すれば良い。この投影光学系Ｌの結像領域は、基本的には図５（ｂ）の符号Ｄに示すように弧を描くような形状となるが、適宜、センサ４ｃの面として使用すれば良い。また、図４では、アパーチャ４ｍを凹面鏡Ｌａの凹面と凸面鏡Ｌｂとの間に介在させた場合を例示した。この場合、高い結像性が得られるが、これに限定されるものではなく、図６に示すように、凹面鏡Ｌａの裏側、凹面鏡Ｌａとセンサ４ｃとの間に介在させてる構造としても良い。この場合、マスク検査装置４の組立を容易にすることができる。
【００２０】
次に、図７を用いて、本実施の形態のマスク検査方法のフローの詳細を説明する。本実施の形態では、低倍率の投影光学系を用いる検出工程（ステップ１００ａ，１００ｂ，１００ｃ，１００ｄ，１０１まで）と、高倍率の投影光学系を用いる局所検出工程（ステップ１０２以降）とに大別される。
【００２１】
まず、例えば石英やＢＫ７等からなる超平滑基板１に多層膜２が形成された多層膜マスクブランクスＭＢをマスクステージ４ｂ上に載置する（ステップ１００ａ）。この多層膜マスクブランクスＭＢの全体平面図を図８に示す。多層膜マスクブランクスＭＢには、検査に先立って、例えば多層膜マスクブランクスＭＢの周辺の２つ角部近傍の各々に予め基準マーク５が設けられている。この基準マーク５の具体的な構造を図９に例示する。図９（ａ）は図８の基準マーク５の部分の要部平面図、図９（ｂ）は図９（ａ）のＡ２−Ａ２線の断面図をそれぞれ示している。多層膜マスクブランクスＭＢを構成する超平滑基板１の表面一部には、微細幅の凹部６がＦＩＢ（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ）等により予め形成されており、その凹部６を覆うように通常の多層膜２を堆積することにより、その凹部６部分に上記基準マーク５が形成されている。図９には１箇所に２個の凹部６が形成されている場合が例示されている。この凹部６は、ＥＵＶ光で観察した場合、大きな位相変化を伴ったパターン部として認識される。したがって、以後、この基準マーク５を多層膜マスクブランクスＭＢ上の座標の基準として用い、検出される欠陥の座標を定義する。また、この基準マーク５は、電子線や可視光の照射に対してもその反射光からパターン検出が可能なものとされている。これにより、例えば吸収体パターンの形成時に、基準マーク５および欠陥を電子線により検出することができる。さらに、基準マーク５は、２箇所またはそれ以上に配置することが好ましい。基準マーク５を２箇所またはそれ以上配置することで、多層膜マスクブランクスＭＢの回転ずれを測定でき、その修正や補正が可能となる。ただし、基準マーク５の配置個数があまり多すぎても基準座標の設定が難しくなるので、本実施の形態では基準マーク５が２つの角部近傍に１個ずつ、合計２箇所に配置されている。特に限定されないが、基準マーク５の平面寸法は、例えば２００〜２０００ｎｍ程度である。
【００２２】
続いて、その基準マーク５を用いて多層膜マスクブランクスＭＢとマスク検査装置４との位置合わせを行なった後（ステップ１００ｂ）、まず低倍率（例えば３０倍）の拡大検査光学系を設定し（ステップ１００ｃ）、多層膜マスクブランクスＭＢの多層膜２の形成面の全面を検査する（ステップ１００ｄ）。この際、マスクステージ４ｂを連続移動させて、検査光源の１パルスで１画像をセンサにとらえ、多層膜マスクブランクスＭＢの検査対象面を順次スキャンして、多層膜マスクブランクスＭＢの半導体集積回路パターン形成領域を検査した。半導体集積回路パターン形成領域の大きさは、例えば１００ｍｍ×１３０ｍｍ程度である。センサ４ｃは、例えば１０００×１０００のピクセルを有し、ピクセルサイズはマスク上換算で一辺が３００ｎｍである。したがって、検査光源の１パルス１画像で捉えられる領域は、例えば０．３ｍｍ×０．３ｍｍである。この低倍率の検査は１時間程度で終了する。その際、欠陥と判断したピクセル位置から欠陥の存在候補位置を記憶する。
【００２３】
次に、ステップ１０１で欠陥の存在候補位置（第１領域）があると判断した場合には、さらに以下のフローで再度検査する。すなわち、高倍率の拡大検査光学系に設定し（ステップ１０２ａ）、欠陥の存在候補位置にマスクステージ４ｂを移動して（ステップ１０２ｂ）、その候補位置およびその周辺部のみ検査する（ステップ１０２ｃ）。ここで、再度欠陥と判断したら（ステップ１０２ｄ）、高分解能の座標系でその欠陥位置を記憶する（ステップ１０２ｅ）。全ての欠陥の存在候補位置において、再度検査を行なって（ステップ１０２ｆ）、欠陥存在位置の座標のテーブルを作成して（ステップ１０３）検査を終了する。ここでは、高倍率の拡大検査光学系の設定法として、１５０倍の光学系に切り替えたが、それに限られることなく、例えばセンサ面上にズーミングチューブを配置して、見かけ上の倍率を増大することもできる。１つのレンズ系で１５０倍の倍率設定は難しいが、ズーミングチューブでは光学像を電子的に拡大するので検査光学系に無理な倍率設定をさせずに光学像の倍率設定が可能となる。
【００２４】
ここで、センサ４ｃの検出面上に捉えられる画像について説明する。図１０（ａ），（ｂ）は、異なるサイズの位相欠陥に対して得られる検査像の強度分布を示している（符号ＰＩ１、ＰＩ２）。図１０（ａ），（ｂ）の横軸は、センサで検出したマスク換算座標を示し、縦軸は光強度分布を示している。しかしながら、実際の検出信号は、センサ４ｃのピクセルサイズで捕らえられる。したがって、図１１（ａ），（ｂ）に示すように、高倍率の検査光学系を用い、例えば５０ｎｍのピクセルサイズ（ＰＳ１）で、例えば６０ｎｍ程度の位相欠陥３の像を捕らえると、検出信号は、図１１（ｃ）に示すように、符号ＰＩ３，ＰＩ４のように得られる。また、図１２（ａ），（ｂ）に示すように、低倍率の検査光学系を用い、例えば２００ｎｍのピクセルサイズ（ＰＳ２）で、例えば６０ｎｍ程度の位相欠陥３の像を捕らえると、検出信号は、図１２（ｃ）に示すように、符号ＰＩ５，ＰＩ６ａのように得られる。
【００２５】
以上のように、本実施の形態においては、多層膜マスクブランクスの欠陥検査を倍率の異なる検査系で検査する。すなわち、最初は、相対的に低い倍率で相対的に広い範囲を検査した後（第１検査ステップ）、その第１検査ステップで発見された欠陥存在候補の位置を今度は相対的に高い倍率で（すなわち詳細に）検査する（第２検査ステップ）。これにより、多層膜マスクブランクスＭＢの多層膜２の欠陥を簡便に検査できる。特に多層膜マスクブランクスＭＢのさまざまな欠陥を高感度かつ高速に検査することができ、さらに、欠陥の座標情報を正確に得られるようになる。
【００２６】
（実施の形態２）
本実施の形態では、多層膜マスクの製造方法について、図１３、図１４および図１５を用いて説明する。図１３は、多層膜マスクの製造方法の流れの一例を示す図である。
【００２７】
まず、これから製造したい多層膜マスクパターンの吸収体パターンデータを読み込む（ステップ２００ａ）。次に、前記実施の形態１で述べた検査方法で検査された多層膜マスクブランクスの欠陥の位置情報を読み込む（ステップ２００ｂ）。実際の多層膜マスクブランクスの欠陥の数は高々数１０個程度であり、製造技術の向上により、数個以下にまで低減されている。次に、ステップ２００ｃで、吸収体パターンの形成位置と、記憶されている全ての欠陥位置とを比較する。ここで、多層膜欠陥の全てが吸収体パターンで覆われれば、多層膜欠陥は事実上欠陥ではなくなる。また、微細な位相欠陥は、吸収体の存在しない広い多層膜反射面上に孤立して存在すれば、これも欠陥ではなくなる。全ての欠陥位置に対して、上記の比較を行ない、例えば、吸収体パターン全体をシフトすれば事実上欠陥がなくなるようなシフト量を求める。このシフト量が求められたら、ステップ２００ｄにおいて、吸収体パターンの形成を行ない、多層膜マスクを製造する。吸収体パターンの形成には電子線描画工程を含むが、前記シフト量を考慮した描画位置を定めるに当たり、先に述べた多層膜マスクブランクスＭＢの基準マーク５（図８および図９参照）を用いれば良い。一方、ステップ２００ｃで全ての欠陥が遮光パターンの位置となり得ないとされた場合は、多層膜マスクブランクスを修正または修正不可能であれば破棄する（ステップ２０１）。
【００２８】
図１４は、多層膜マスクブランクスＭＢ上の基準マーク５と、検出された位相欠陥３と、半導体集積回路装置のパターン領域ＣＡと位置合わせパターン７とを示している。位置合わせパターン７は、多層マスクをＥＵＶ露光装置に載置する際に、多層マスクとＥＵＶ露光装置との位置合わせを行うのに用いるパターンである。図１５は、多層膜マスクに形成された吸収体パターン８ａと、多層膜欠陥３との位置関係を示す図であり、同図（ａ）は、多層膜マスクのマスクパターンを転写すると欠陥の影響が出てくる場合である。この場合、ウエハ上では隣接パターン間に短絡不良が発生する場合がある。図１５（ａ）には互いに隣接する吸収体パターン８ａの比較的狭い隣接間に位相欠陥３が位置している場合が例示されている。しかし、吸収体パターン８ａの形成位置をシフトさせて図１５（ｂ）、（ｃ）のようにすれば、多層膜マスク上の位相欠陥３が転写されないようにできるので、その多層膜マスクを実質上良品マスクとすることができる。図１５（ｂ）には位相欠陥３が吸収体パターン８ａの領域内に包含され、また、図１５（ｃ）には位相欠陥３が吸収体パターン８ａから離れて一つだけ孤立して配置されている場合がそれぞれ例示されている。特に、コンタクトホールやスルーホール等のようなホールパターンを転写するためのマスクを製造する場合には、吸収体パターン領域の割合が大きく、欠陥を吸収体パターン８ａの領域内に包含させて隠すことができるので、この方法によるマスクブランクスの歩留まり向上の効果が極めて大きい。
【００２９】
このように吸収体パターン８ａの形成位置をシフタさせた場合（例えば多層膜マスクの半導体集積回路装置のパターン領域ＣＡ全体の位置を本来の位置からずらした場合）は、そのシフト量を記憶しておく。そして、その多層膜マスクを用いた露光処理によりウエハに所望のパターンを転写する際には、上記吸収体パターン８ａのシフト量を加味してウエハ上にパターンを露光する。すなわち、多層膜マスクの位置合わせパターンを用いて位置合わせされたウエハと多層膜マスクとの設計上正しいとされる相対位置から上記吸収体パターン８ａのシフト量だけウエハの位置をずらした状態で露光処理を行う。これにより、多層膜マスク上のパターンをウエハ上に位置合わせ良く転写することができる。
【００３０】
次に、本実施の形態の反射型の多層膜マスクの製造方法の一例を説明する。図１６（ａ）〜（ｅ）は、本実施の形態の多層膜マスクの製造工程中における要部断面図である。まず、図１６（ａ）に示すように、高い反射率を得るために粗さがほとんどない超平滑基板１を準備し、その上に図１６（ｂ）に示すように多層膜２を形成する。この超平滑基板１に多層膜２を形成したものを一般に多層膜ブランクマスクまたは多層膜ブランクスと呼ぶ。多層膜２の形成には通常、イオンビームスパッタリング蒸着法、マグネトロンスパッタリング蒸着法等の物理的蒸着法や化学気相成長蒸着法（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）や原子層成長法（ＡＬＥ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｅｐｉｔａｘｙ）が用いられる。多層膜マスクブランクスの主面は、その全面が鏡面になっていることが好ましく、多層膜２の形成により入射されたＥＵＶ光の６０〜７０％またはそれ以上を反射するように形成されている。次に、図１６（ｃ）に示すように、多層膜２上にバッファ層９を挟んで、反射型マスクの非反射部となる吸収体８を形成する。吸収体８の形成には通常、多層膜２の形成と同様にイオンビームスパッタリング蒸着法、マグネトロンスパッタリング蒸着法等の物理的蒸着法や化学気相成長蒸着法（ＣＶＤ）などが用いられる。吸収体８の材料としては、例えばタングステン（Ｗ）、タンタル（Ｔａ）、金（Ａｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ゲルマニウム（Ｇｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）等のような金属、半金属、半導体材料の単体もしくは化合物が用いられる。その後、吸収体８をパターニングし、所望の吸収体パターンを形成するため、前記吸収体８の上にレジスト膜Ｒを形成し、ｉ線露光（λ＝３６５ｎｍ）、ＫｒＦエキシマレーザ露光（λ＝２４８ｎｍ）、電子線ビーム描画、等倍露光Ｘ線、イオンビーム露光、ＥＵＶ露光等によるリソグラフィ技術により、図１６（ｄ）に示すように、レジスト膜Ｒのパターンを形成する。最後に、レジスト膜Ｒのパターンをマスクとして吸収体８を反応性イオンエッチングなどにより加工し、レジスト膜Ｒを除去して、図１６（ｅ）に示すように吸収体パターン８ａを形成し、多層膜マスクＭを製造する。
【００３１】
以上のように、本実施の形態のマスク製造方法を採用すれば、吸収体パターン８ａと位相欠陥３との位置関係を操作することにより、多層膜マスクの歩留まりを向上させることができ、その結果として、低コストのマスクを供給することができる。また、その多層膜マスクを用いた露光処理では、多層膜マスクとウエハとの相対平面位置に吸収体パターン８ａのシフト量を加味させることにより、多層膜マスクのパターンをウエハ上に位置合わせ良く形成できる。このため、半導体集積回路装置の性能、信頼性および歩留まりを向上させることが可能となる。また、多層膜マスクのコスト低減により、高い性能が要求される半導体集積回路装置のコスト低減を推進できる。
【００３２】
（実施の形態３）
本実施の形態においては前記した多層膜マスクを用いた半導体集積回路装置の製造方法について説明する。この説明に先立って、多層膜マスクを用いてパターンを半導体基板上に転写する際に用いるＥＵＶ露光装置について詳細に説明する。
【００３３】
ここで用いた露光装置は、例えば波長１３．５ｎｍの極紫外線（ＥＵＶ光）を露光光とする縮小投影露光装置である。その一例を図１７に示す。露光装置１０は、ＥＵＶ光を発する光源１０ａ、マスクステージ１０ｂ、投影光学系１０ｃ、ウエハステージ１０ｄ等を有している。多層膜マスクＭをマスクステージ１０ｂ上に、ウエハ１１Ｗをウエハステージ１０ｄ上にそれぞれ載置し、多層膜マスクＭ上のマスクパターンをウエハ１１Ｗに転写する。多層膜マスクＭは、その主面の多層膜２と吸収体パターンとが投影光学系１０ｃを向くように載置されている。また、ウエハ１１Ｗは、その主面に堆積されているレジスト膜が投影光学系１０ｃを向くように配置されている。光源１０ａから放射されたＥＵＶ光は多層膜マスクＭの多層膜２および吸収体パターン８ａの形成面に照射され、そこで反射された光は投影光学系１０ｃを介してウエハ１１Ｗの主面（レジスト堆積面）に照射されるようになっている。露光方法としては、例えばステップ・アンド・スキャニング露光方法を採用した。マスクステージ１０ｂ上の多層膜マスクＭは、転写を所望するパターンの種類に応じて適宜交換する。マスクステージ１０ｂの位置制御は、駆動系１０ｅによって行われている。また、ウエハステージ１０ｄの位置制御は、駆動系１０ｆによって行われている。駆動系１０ｅ，１０ｆは、主制御系１０ｇからの制御命令に応じて駆動される。多層膜マスクＭの位置は、マスクステージ１０ｂに固定されたミラー１０ｈ１の位置をレーザ測長器１０ｈ２によって検出することで得られる。同様に、ウエハ１１Ｗの位置は、ウエハステージ１０ｄに固定されたミラー１０ｉ１の位置をレーザ測長器１０ｉ２によって検出することで得られる。そこで得られた位置情報は、主制御系１０ｇに伝送される。主制御系１０ｇでは、その情報に基づいて駆動系１０ｅ，１０ｆを駆動し、多層膜マスクＭとウエハ１１Ｗを同期してスキャンさせる。なお、多層膜マスクＭ上の限定された領域のパターンを転写することができ、特に、マスク基板（超平滑基板１）の中心に対して吸収体パターン８ａの中心位置がシフトしている多層膜マスクＭについても、そのシフト量を入力値として、適宜転写位置をずらすことができる。
【００３４】
次に、本実施の形態の半導体集積回路装置の製造方法の一例を説明する。図１８は２入力のＮＡＮＤゲート回路ＮＤを表わし、図１８の（ａ）はシンボル図、（ｂ）はその回路図、（ｃ）はレイアウト平面を示す。図１８（ａ），（ｂ）の符号Ｉ１，Ｉ２は入力端子、ＱｐはｐＭＩＳ、ＱｎはｎＭＩＳを示している。図１８（ｃ）において、一点鎖線で囲まれた部分は単位セルＵＣであり、ｐウエルＰＷ表面のｎ型の半導体領域１５ｎに形成された２個のｎＭＩＳ部Ｑｎと、ｎウエルＮＷ表面のｐ型の半導体領域１５ｐ上に形成された２個のｐＭＩＳ部Ｑｐとを有する構成とされる。符号１６ＧはｐＭＩＳＱｐおよびｎＭＩＳＱｎの共通のゲート電極、符号１７Ｌ１は第１層配線、符号１７Ｌ２は第２層配線、符号ＣＮＴは第１層配線１７Ｌ１と半導体領域１５ｐ，１５ｎおよびゲート電極１６Ｇとを接続するコンタクトホール、符号ＴＨは第１層配線１７Ｌ１と第２層配線１７Ｌ２とを接続するスルーホールをそれぞれ示している。
【００３５】
この構造を作製するために、図１９に示すようなマスクＮＭ１〜ＮＭ３および多層膜マスクＭ１〜Ｍ３を繰り返し用いた。このうち、マスクＮＭ１〜ＮＭ３は通常の光リソグラフィ用のマスクであり、透明な合成石英ガラス等からなるマスク基板の主面にクロム膜等による遮光部が配置されている。図１９中の符号２０ａ，２０ｂ，２０ｃは光透過部、２１ａ，２１ｂ，２１ｃはクロム膜等による遮光部である。一方、多層膜マスクＭ１〜Ｍ３は前記実施の形態１，２で説明したＥＵＶリソグラフィ用のマスクであり、符号の２２ａ，２２ｂ，２２ｃは多層膜２によるＥＵＶ光反射部、符号の２３ａ，２３ｂ，２３ｃは吸収体８が存在するＥＵＶ光吸収部である。
【００３６】
次に、図１９のマスクＮＭ１〜ＮＭ３および多層膜マスクＭ１〜Ｍ３を用いた図１８の半導体集積回路装置の製造方法の一例を説明する。最初に、図１８の半導体集積回路装置のｐＭＩＳＱｐおよびｎＭＩＳＱｎの形成工程までを図１８（ｃ）のＡ３−Ａ３の破線に沿った断面図を想定した図２０および図２１により説明する。図２０（ａ）に示すように、ウエハ１１Ｗを構成するｐ型のシリコン単結晶からなる半導体基板（以下、基板という）１１Ｓの主面（デバイス形成面）上に、例えばシリコン酸化膜からなる絶縁膜２５ａを酸化法によって形成した後、その上に例えばシリコン窒化膜からなる絶縁膜２６ａをＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって堆積し、更にその上にレジスト膜Ｒ１を堆積する。続いて、図２０（ｂ）に示すように、前記通常の光透過型のマスクＮＭ１を用いて露光現像処理を行なってレジスト膜Ｒ１のパターンを形成する。ここでは、露光光として、ｉ線（λ＝３６５ｎｍ）、フッ化クリプトン（ＫｒＦ）エキシマレーザ光（λ＝２４８ｎｍ）、フッ化アルゴン（ＡｒＦ）エキシマレーザ光（λ＝１９３ｎｍ）またはフッ素（Ｆ２）レーザ光（λ＝１５７ｎｍ）等を用いる。その後、図２０（ｃ）に示すように、レジスト膜Ｒ１のパターンをエッチングマスクとしてそこから露出する絶縁膜２６ａ，２５ａおよび基板１１Ｓを順に除去し、更にレジスト膜Ｒ１を除去してウエハ１１Ｗ表面に浅い溝２７を形成する。次いで、図２０（ｄ）に示すように、ウエハ１１Ｗの主面上に、例えば酸化シリコンからなる絶縁膜２５ｂをＣＶＤ法等によって堆積した後、これに対して、例えば化学機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等によって平坦化処理を施すことにより、図２０（ｅ）に示すように、ウエハ１１Ｗの主面に最終的に素子分離構造ＳＧを形成する。本実施の形態では、素子分離構造ＳＧを溝型分離構造としたが、これに限定されることなく、例えばＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄｉｚａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法によるフィールド絶縁膜で構成しても良い。
【００３７】
次いで、図２１（ａ）に示すように、前記通常の光透過型のマスクＮＭ２を用いて露光現像を行なってレジスト膜Ｒ２のパターンをウエハ１１Ｗの主面上に形成する。ｎウエルＮＷを形成すべき領域が露出されるので、例えばリン（Ｐ）またはヒ素（Ａｓ）等を基板１１Ｓにイオン注入してｎウエルＮＷを形成する。同様に、図２１（ｂ）に示すように、前記通常の光透過型のマスクＮＭ３によりレジスト膜Ｒ３のパターンを形成後、例えばホウ素等をイオン注入してｐウエルＰＷを形成する。その後、図２１（ｃ）に示すように、酸化シリコン膜からなるゲート絶縁膜２８を熱酸化法によって厚さ３ｎｍ程度形成し、さらにその上に多結晶シリコン等からなる導体膜１６をＣＶＤ法等によって堆積する。続いて、ウエハ１１Ｗの主面にレジスト膜を塗布した後、図２１（ｄ）に示すように、多層膜マスクＭ１を用いてレジスト膜Ｒ４のパターンをウエハ１１Ｗの主面上に形成し、そのレジスト膜Ｒ４のパターンをエッチングマスクとしてそこから露出する導体膜１６をエッチングする。その後、レジスト膜Ｒ４のパターンを除去して、ゲート絶縁膜２８およびゲート電極１６Ｇを形成した。多層膜マスクＭ１を用いた露光処理に際しては、露光光として、上記したＥＵＶ光（例えばλ＝１３．５ｎｍ）を用いた。また、マスクＭ１は、そのパターン群の中心が、位相欠陥を避けて超平滑基板１の主面中心よりＸ方向（所定の方向）に２００μｍ程度だけずらして電子線描画されているものを使用した。そこで、その２００μｍ程度のシフト量をＥＵＶ光を露光光とする露光装置の露光制御部に入力して、マスクＭ１とウエハ１１Ｗとの相対的な位置を補正して露光した。その後、図２１（ｅ）に示すように、ソースやドレイン領域、配線層としても機能するｎＭＩＳＱｎ用の高不純物濃度のｎ型の半導体領域１５ｎと、ｐＭＩＳＱｐ用の高不純物濃度のｐ型の半導体領域１５ｐとを、それぞれ別々のレジストパターンをマスクにして、イオン打ち込みや拡散法により、ゲート電極１６Ｇに対して自己整合的に形成した。
【００３８】
次に、図１９（ｅ），（ｆ）に示した多層膜マスクＭ２，Ｍ３を用いて２入力のＮＡＮＤゲートの製造例を引き続き説明する。図２２（ａ）〜（ｅ）は、図２１に続く半導体集積回路装置の製造工程における図１８（ｃ）に示したＡ３−Ａ３の破線に沿った断面図であり、配線形成工程を示している。まず、図２２（ａ）に示すように、ウエハ１１Ｗの主面上に、上記２個のｎＭＩＳＱｎや２個のｐＭＩＳＱｐ等を覆うように、例えばリンがドープされた酸化シリコン膜からなる層間用の絶縁膜２５ｃをＣＶＤ法で堆積する。続いて、図２２（ｂ）に示すように、ウエハ１１Ｗの主面上にレジスト膜Ｒ３を塗布し、多層膜マスクＭ２を用いてレジスト膜Ｒ３のパターンを形成した後、図２２（ｃ）に示すように、エッチング処理によりコンタクトホールＣＮＴを形成する。レジスト膜Ｒ３のパターンを除去した後、例えばアルミニウムやアルミニウム合金等または銅等の金属膜１７をウエハ１１Ｗの主面上に堆積するとともにコンタクトホールＣＮＴ内に上記金属を埋め込む。続いて、図２２（ｄ）に示すように、ウエハ１１Ｗの主面上にレジスト膜Ｒ４を塗布し、図１９（ｆ）に示した多層膜マスクＭ３を用いてレジスト膜Ｒ４のパターンを形成した後、エッチング処理により第１層配線１７Ｌ１を形成した。以後、ウエハ１１Ｗ上に層間用の絶縁膜２５ｄを堆積し、その絶縁膜２５ｄに他のマスク（図示せず）を用いてスルーホールＴＨを形成し、さらに、第１層配線１７Ｌ１と同様にして上層の第２層配線１７Ｌ２を形成した。このようにして配線を適宜選択することにより２入力のＮＡＮＤゲート群を製作した。ここで、配線の形状をかえれば、例えばＮＯＲゲート回路等、他の回路を形成できることは言うまでもない。素子間の結線も類似の工程を必要な分だけ繰り返したパターン形成により行ない、半導体集積回路装置を製造した。多層膜マスクＭ２のパターンは、吸収体の領域の割合が多いので、パターン群の中心と超平滑基板１の主面中心とを一致させても位相欠陥を避けることができている。しかし、多層膜マスクＭ３では、位相欠陥を避けるために、パターン群の中心が超平滑基板１の主面中心からＹ方向（図１９の上または下方向）に１００μｍだけずらして描画形成されていた。そこで、ＥＵＶ光用の露光装置で露光する際にＹ方向の位置補正して露光した。素子間の結線も類似の工程を必要な分だけ繰り返したパターン形成により行ない、半導体集積回路装置を製造した。
【００３９】
以上、本実施の形態の方法を適用することにより、ＥＵＶリソグラフィを活用するに際しては、信頼性が高く低コストの多層膜マスクを用いて、半導体集積回路装置の製造方法を製造できるようになった。また、相対的に微細ではないパターン形成に際しては通常の光透過型のマスクを用い、相対的に微細なパターン形成に際しては反射型の多層膜マスクを用いることにより、全てのパターンを多層膜マスクで形成するのに比べて半導体集積回路装置の製造におけるコストを低減できる。また、全てのマスクを多層膜マスクとする場合に比べて、半導体集積回路装置の製造に必要な全マスクの製造時間を短縮できるので、半導体集積回路装置の製造時間を短縮できる。
【００４０】
（実施の形態４）
図２３〜図２５を用いて、本実施の形態のマスク製造方法の他の例を説明する。図２３は、前記実施の形態２に示したマスク製造方法で製造した多層膜マスクを準備し（ステップ３００ａ）、そのマスクの検査と修正を行なう工程を示す。続くステップ３００ｂでは、前記の多層膜マスクの吸収体パターンの輪郭欠陥等を、例えば深紫外光（λ＝２４８〜２６６ｎｍ）を検査光として用いる通常のマスクパターン検査方法で検査し、欠陥部と判定した部分の座標を記憶する。続くステップ３００ｃにおいて、前記記憶した座標における吸収体パターンの欠陥をＦＩＢ（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ）等で修正する。
【００４１】
修正が終了した多層膜マスクを、図２４に示す検査フローで再確認した。すなわち、欠陥を修正した座標を逐次読み出し、マスクステージをその座標位置に移動させて明視野検出光学系で拡大投影像を捕らえた（ステップ４００ａ）。明視野検出光学系の一例を図２５に示す。ここでは、シュバルツシルド光学系のうち多層膜反射鏡Ｌｃ、Ｌｄを用い、明視野像を形成するＥＵＶ光ＢＭｂをセンサ４ｃ上に集光させて像を捕らえた。この像は、丁度マスクパターンをＥＵＶ光用の露光装置を用いて転写したときの転写像と同様の像が得られる。この検査像から欠陥修正の確認を行ない（図２４のステップ４００ｂ）、全ての修正位置を確認したら（ステップ４００ｄ）、検査終了とする。また、修正が不充分な場合はその座標を再度記録し（ステップ４００ｃ）、再度修正工程を通すようにする。
【００４２】
以上の方法により、欠陥修正の確認を確実に行ない、信頼性の高い多層膜マスクＭを製造することができる。
【００４３】
以上ような本実施の形態のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。すなわち、多層膜マスクブランクスＭＢの検査および製造において、本実施の形態の多層膜マスクブランクスの検査方法，検査装置およびマスク製造方法を適用することによって、ＥＵＶ光用の反射型の多層膜マスクＭに存在する位相の変化をもたらす欠陥を短時間で検査できる。また、欠陥位置情報を多層膜マスクＭ上の吸収体パターン８ａの形成に反映させることにより、多層膜マスクブランクスＭＢおよび反射型の多層膜マスクＭの歩留まり向上と低コストが可能となる。また、半導体集積回路装置の製造方法を用いることにより、信頼性の高い高集積半導体デバイスを、欠陥のない低コストＥＵＶ光用の反射型の多層膜マスクＭを用いて歩留まり高く製造することができる。
【００４４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４５】
例えば本実施の形態では露光光であるＥＵＶ光として波長が１３．５ｎｍのものを示したが、これに限定されるものではなく種々変更可能であり、例えば波長が５〜２０ｎｍ好ましくは波長が１１〜１４ｎｍの光、特に波長が１１ｎｍや１３．４ｎｍの光を使用する場合にも適用できる。もちろん、反射型の多層膜マスクを用いる露光処理であれば適用可能であり、波長が１００ｎｍ未満の紫外線の短波長端領域の光を用いる場合でも本発明の原理を適用することは同様に可能である。
【００４６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＮＡＮＤ回路を有する半導体集積回路装置の製造方法に適用した場合について説明したが、それに限定されるものではなく、例えばＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）またはフラッシュメモリ（ＥＥＰＲＯＭ；Ｅｌｅｃｔｒｉｃ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等のようなメモリ回路を有する半導体集積回路装置、マイクロプロセッサ等のような論理回路を有する半導体集積回路装置あるいは上記メモリ回路と論理回路とを同一半導体基板に設けている混載型の半導体集積回路装置等、他の半導体集積回路装置の製造方法にも適用できる。本発明は、液晶装置、電子装置またはマイクロマシン等の製造工程において、マスクを用いた露光処理によるパターン転写技術にも適用可能である。
【００４７】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００４８】
すなわち、多層膜マスクブランクスの欠陥検査において、最初は、相対的に低い倍率で相対的に広い範囲を検査した後、その検査ステップで発見された欠陥存在候補の位置を今度は相対的に高い倍率でに検査することにより、反射型マスクの多層膜中の欠陥を簡便に検査することが可能となる。
【００４９】
また、多層膜マスクブランクスに吸収体パターンを形成する際に、多層膜マスクブランクスで発見された欠陥が露光処理時に欠陥として転写されないように吸収体パターンの配置をシフトすることにより、多層膜構造を有する反射型マスクを高い歩留まりで製造することができる。
【００５０】
さらに、多層膜構造を有する反射型マスクの信頼性を向上させることができるので、それを用いて製造された半導体集積回路装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】（ａ）は多層膜マスクブランクスの要部平面図、（ｂ）は（ａ）のＡ１−Ａ１線の断面図である。
【図２】本発明の一実施の形態であるマスクの製造方法で用いるマスク検査装置の構成例の説明図である。
【図３】図２の極紫外光源の説明図である。
【図４】図２の投影光学系の説明図である。
【図５】図２の投影光学系の変形例の説明図であり、（ａ）は光学系の説明図、（ｂ）は結像領域の説明図である。
【図６】図２の投影光学系の変形例の説明図である。
【図７】本発明の一実施の形態であるマスクの製造方法におけるマスク検査方法のフローの説明図である。
【図８】検査対象の多層膜マスクブランクスの一例の全体平面図である。
【図９】（ａ）は図８の基準マークの部分の要部平面図、（ｂ）は（ａ）のＡ２−Ａ２線の断面図である。
【図１０】（ａ），（ｂ）は、異なるサイズの位相欠陥に対して得られる検査像の強度分布のグラフ図である。
【図１１】（ａ），（ｂ）は高倍率センサで捕らえられた欠陥の様子を示す説明図、（ｃ）は高倍率センサで捕らえられた欠陥の検出画像の強度分布のグラフ図である。
【図１２】（ａ），（ｂ）は低倍率センサで捕らえられた欠陥の様子を示す説明図、（ｃ）は低倍率センサで捕らえられた欠陥の検出画像の強度分布のグラフ図である。
【図１３】本発明の一実施の形態であるマスクの製造方法の流れの一例の説明図である。
【図１４】本発明の一実施の形態であるマスクブランクスの全体平面図である。
【図１５】（ａ）〜（ｃ）は、多層膜マスクに形成された吸収体パターンと、多層膜欠陥との位置関係を示す説明図である。
【図１６】（ａ）〜（ｅ）は、本発明の一実施の形態の多層膜マスクの製造工程中における要部断面図である。
【図１７】本発明の一実施の形態である半導体集積回路装置の製造方法で用いる露光装置の一例の説明図である。
【図１８】（ａ）は本発明の一実施の形態である半導体集積回路装置の一部であるＮＡＮＤ回路のシンボル図、（ｂ）は（ａ）のＮＡＮＤ回路の回路図、（ｃ）は（ａ）のＮＡＮＤ回路のレイアウト平面の平面図である。
【図１９】（ａ）〜（ｆ）は図１８の半導体集積回路装置を製造するのに用いたマスクの平面図である。
【図２０】（ａ）〜（ｅ）は本発明の一実施の形態である半導体集積回路装置の製造工程中の要部断面図である。
【図２１】（ａ）〜（ｅ）は図２０に続く半導体集積回路装置の製造工程中の要部断面図である。
【図２２】（ａ）〜（ｅ）は図２１に続く半導体集積回路装置の製造工程中の要部断面図である。
【図２３】本発明の他の実施の形態であるマスクの製造方法における欠陥検査と検査修正の流れを示すフロー図である。
【図２４】本発明の他の実施の形態であるマスクの製造方法における欠陥修正後の確認の流れを示すフロー図である。
【図２５】本発明の他の実施の形態であるマスクの製造方法におけるマスク検査のための明視野検出光学系の一例を示す説明図である。
【符号の説明】
１  超平滑基板
２  多層膜
３  位相欠陥
４  マスク検査装置
４ａ  光源
４ａ１  レーザ光源
４ａ２  パルスレーザビーム
４ａ３  レンズ
４ａ４  ターゲット
４ａ５  プラズマ光源
４ａ６  捕集鏡
４ｂ  マスクステージ
４ｃ  センサ
４ｄ  欠陥位置記憶部
４ｅ  主制御系
４ｆ  ミラー
４ｇ  ミラー
４ｈ  レーザ測長器
４ｉ  駆動系
４ｊ  光源
４ｋ  センサ
４ｍ  アパーチャ
４ｎ  光学系制御手段
４ｐ  アライメントスコープ
５  基準マーク
６  凹部
７  位置合わせパターン
８  吸収体
８ａ  吸収体パターン
９  バッファ層
１０  露光装置
１０ａ  光源
１０ｂ  マスクステージ
１０ｃ  投影光学系
１０ｄ  ウエハステージ
１０ｅ  駆動系
１０ｆ  駆動系
１０ｇ  主制御系
１０ｈ１  ミラー
１０ｈ２  レーザ測長器
１０ｉ１  ミラー
１０ｉ２  レーザ測長器
１１Ｗ  ウエハ
１１Ｓ  半導体基板
１５ｎ，１５ｐ  半導体領域
１６  導体膜
１６Ｇ  ゲート電極
１７  金属膜
１７Ｌ１  第１層配線
１７Ｌ２  第２層配線
２０ａ，２０ｂ，２０ｃ  光透過部
２１ａ，２１ｂ，２１ｃ  遮光部
２２ａ，２２ｂ，２２ｃ  ＥＵＶ光反射部
２３ａ，２３ｂ，２３ｃ  ＥＵＶ光吸収部
２５ａ〜２５ｄ  絶縁膜
２６ａ  絶縁膜
２７  溝
２８  ゲート絶縁膜
ＭＢ  多層膜マスクブランクス
Ｌ  投影光学系
Ｌａ  凹面鏡
Ｌｂ  凸面鏡
Ｌｃ，Ｌｄ  多層膜反射鏡
ＢＭ，ＢＭａ，ＢＭｂ  極紫外光
ＰＳ１，ＰＳ２  ピクセルサイズ
ＣＡ  パターン領域
Ｒ  レジスト膜
Ｒ１〜Ｒ４  レジスト膜
Ｍ，Ｍ１，Ｍ２，Ｍ３  多層膜マスク
ＮＭ１〜ＮＭ３  マスク
Ｉ１，Ｉ２  入力端子
ＵＣ  単位セル
ＰＷ  ｐウエル
ＮＷ  ｎウエル
ＮＤ  ＮＡＮＤゲート回路
ＳＧ  素子分離構造
Ｑｐ  ｐチャネル型のＭＩＳ・ＦＥＴ
Ｑｎ  ｎチャネル型のＭＩＳ・ＦＥＴ
【図１】
2004193269.tif 000003
【図２】
2004193269.tif 000004
【図３】
2004193269.tif 000005
【図４】
2004193269.tif 000006
【図５】
2004193269.tif 000007
【図６】
2004193269.tif 000008
【図７】
2004193269.tif 000009
【図８】
2004193269.tif 000010
【図９】
2004193269.tif 000011
【図１０】
2004193269.tif 000012
【図１１】
2004193269.tif 000013
【図１２】
2004193269.tif 000014
【図１３】
2004193269.tif 000015
【図１４】
2004193269.tif 000016
【図１５】
2004193269.tif 000017
【図１６】
2004193269.tif 000018
【図１７】
2004193269.tif 000019
【図１８】
2004193269.tif 000020
【図１９】
2004193269.tif 000021
【図２０】
2004193269.tif 000022
【図２１】
2004193269.tif 000023
【図２２】
2004193269.tif 000024
【図２３】
2004193269.tif 000025
【図２４】
2004193269.tif 000026
【図２５】
2004193269.tif 000027