(57)【要約】【課題】半導体装置の応答波形をサンプリングした際に発生するスキュー誤差を周波数領域で補正し、アナログテストにおける測定精度を大幅に向上させる。【解決手段】半導体装置ＤＵＴから出力されたアナログ信号の応答波形は、並列Ａ／Ｄ変換回路９によってサンプリングされた後、メモリ１０に格納され、波形合成手段１１がデジタルサンプリング信号列の波形に合成する。　そして、ＦＦＴ１３によってフーリエ変換される。その後、スキュー誤差補正手段１４が、フーリエ変換によって得られた周波数スペクトラムから、スキュー誤差に起因する周波数スペクトラムにおける測定精度の劣化を補正し、補正した周波数スペクトラムを測定項目評価手段１５が評価する。【選択図】　　　図２
2004077192.tif 000002
【特許請求の範囲】
【請求項１】
マスタクロックと、試験波形に関する情報を含んだパターンデータを生成するパターン発生器と、前記マスタクロックと前記パターンデータとを受け取り、試験波形を生成するタイミング発生器と、前記試験波形を半導体装置に印加するドライバと、前記半導体装置からの応答波形をサンプリングするサンプリング手段と、前記サンプリング手段がサンプリングしたサンプリングデータから周波数スペクトラムを得るデータ処理手段とを有する半導体検査装置であって、
前記サンプリング手段は、
サンプリングクロックを生成するクロック生成部と、
前記クロック生成部のサンプリングクロックを遅延させるｎ−１個の遅延部と、
前記クロック生成部から出力されたサンプリングクロック、および前記ｎ−１個の遅延部がそれぞれ出力するサンプリングクロックに基づいて、前記半導体装置から出力される応答波形をデジタルデータに変換するｎ個のデジタル変換器と、
前記ｎ個のデジタル変換器から出力されたサンプリングデータを格納する格納部と、
前記格納部に格納されたサンプリングデータを合成し、デジタルサンプリング波形を生成する波形合成部とを備え、
前記データ処理手段は、
前記デジタルサンプリング波形から、前記ｎ−１個の遅延部におけるスキューにより発生した雑音成分を補正した周波数スペクトラムを生成することを特徴とする半導体検査装置。
【請求項２】
請求項１記載の半導体検査装置において、
前記データ処理手段は、
前記波形合成部が生成したデジタルサンプリング波形をフーリエ変換し、前記デジタルサンプリング波形の周波数スペクトラムを生成するフーリエ変換処理部と、
前記フーリエ変換処理部が生成した周波数スペクトラムから、前記ｎ−１個の遅延部のスキューにより発生した雑音成分を検出し、補正するスキュー誤差補正部とを備えたことを特徴とする半導体検査装置。
【請求項３】
請求項１または２記載の半導体検査装置において、
前記データ処理手段は、
前記スキュー誤差補正部によって補正された周波数スペクトラムから、前記応答波形の評価を行う測定評価部を備えたことを特徴とする半導体検査装置。
【請求項４】
マスタクロックと、試験波形に関する情報を含んだパターンデータを生成するパターン発生器と、前記マスタクロックと前記パターンデータとを受け取り、試験波形を生成するタイミング発生器と、前記試験波形を半導体装置に印加するドライバと、前記半導体装置からの応答波形をサンプリングするサンプリング手段と、
前記サンプリング手段がサンプリングしたサンプリングデータから時間領域波形を生成するデータ処理手段とを有する半導体検査装置であって、
前記サンプリング手段は、
サンプリングクロックを生成するクロック生成部と、
前記クロック生成部のサンプリングクロックを遅延させるｎ−１個の遅延部と、
前記クロック生成部から出力されたサンプリングクロック、および前記ｎ−１個の遅延部がそれぞれ出力するサンプリングクロックに基づいて、前記半導体装置から出力される応答波形をデジタルデータに変換するｎ個のデジタル変換器と、
前記ｎ個のデジタル変換器から出力されたサンプリングデータを格納する格納部と、
前記格納部に格納されたサンプリングデータを合成し、デジタルサンプリング波形を生成する波形合成部とを備え、
前記データ処理手段は、
前記デジタルサンプリング波形から、前記ｎ−１個の遅延部におけるスキューにより発生した雑音成分を補正した周波数スペクトラムを生成し、前記周波数スペクトラムから時間領域波形を生成することを特徴とする半導体検査装置。
【請求項５】
請求項４記載の半導体検査装置において、
前記データ処理手段は、
前記波形合成部が生成したデジタルサンプリング波形をフーリエ変換し、前記デジタルサンプリング波形の周波数スペクトラムを生成するフーリエ変換処理部と、
前記フーリエ変換処理部が生成した周波数スペクトラムから、前記ｎ−１個の遅延部のスキューにより発生した雑音成分を検出し、補正するスキュー誤差補正部と、
前記スキュー誤差補正部によって補正された周波数スペクトラムを逆フーリエ変換し、時間領域波形を生成する逆フーリエ変換処理部とを備えたことを特徴とする半導体検査装置。
【請求項６】
請求項４または５記載の半導体検査装置において、
前記データ処理手段は、
前記逆フーリエ変換処理部が生成した時間領域波形から、前記応答波形における信号振幅、および半値幅の時間領域特性の評価を行う測定評価部を備えたことを特徴とする半導体検査装置。
【請求項７】
半導体ウエハに半導体素子を作り込み、半導体チップを形成する工程と、
試験波形に基づいて半導体装置から出力された応答波形をサンプリングし、そのサンプリングしたデータから雑音成分を補正した周波数スペクトラムを生成し、前記補正した周波数スペクトラムを用いて前記半導体装置の応答波形を検査する工程と、
前記半導体ウエハをダイシングラインに沿ってダイシングし、前記半導体チップに個片化する工程と、
前記個片化した半導体チップを用いて半導体装置を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
半導体ウエハに半導体素子を作り込み、半導体チップを形成する工程と、
試験波形に基づいて半導体装置から出力された応答波形を、ｎ個のデジタル変換器、およびサンプリングクロックを遅延させるｎ−１個の遅延部を用いてサンプリングし、そのサンプリングしたデータをフーリエ変換して周波数スペクトラムを得た後、前記ｎ−１個の遅延部におけるスキューにより発生した雑音成分を補正し、前記補正した周波数スペクトラムを用いて前記半導体装置の応答波形を検査する工程と、
前記半導体ウエハをダイシングラインに沿ってダイシングし、前記半導体チップに個片化する工程と、
前記個片化した半導体チップを用いて半導体装置を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項９】
半導体ウエハに半導体素子を作り込み、半導体チップを形成する工程と、
試験波形に基づいて半導体装置から出力された応答波形をサンプリングし、そのサンプリングしたデータから雑音成分を補正した時間領域波形を生成し、前記補正した時間領域波形を用いて前記半導体装置の応答波形を検査する工程と、
前記半導体ウエハをダイシングラインに沿ってダイシングし、前記半導体チップに個片化する工程と、
前記個片化した半導体チップを用いて半導体装置を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１０】
半導体ウエハに半導体素子を作り込み、半導体チップを形成する工程と、
試験波形に基づいて半導体装置から出力された応答波形を、ｎ個のデジタル変換器、およびサンプリングクロックを遅延させるｎ−１個の遅延部を用いてサンプリングし、そのサンプリングしたデータをフーリエ変換して周波数スペクトラムを得た後、前記ｎ−１個の遅延部におけるスキューにより発生した雑音成分を補正し、前記補正した周波数スペクトラムを逆フーリエ変換して時間領域波形を生成し、前記時間領域波形を用いて前記半導体装置の応答波形を検査する工程と、
前記半導体ウエハをダイシングラインに沿ってダイシングし、前記半導体チップに個片化する工程と、
前記個片化した半導体チップを用いて半導体装置を形成する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置におけるアナログテスト技術に関し、特に、応答信号のサンプリングの際に生じたスキュー誤差の補正に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
たとえば、システムＬＳＩなどにおけるアナログテストは、アナログ／ミクスト信号テストシステム、あるいはロジックテスタと外付けのアナログＢＯＳＴ（Ｂｕｉｌｔ　Ｏｕｔ　Ｓｅｌｆ　Ｔｅｓｔ）システムなどの半導体検査装置により行われる。
【０００３】
この場合、システムＬＳＩなどのＤＵＴから発生したアナログ信号を波形サンプリングしてデジタル化し、そのデジタル信号を一旦メモリに記憶させてフーリエ変換し、周波数領域において信号、雑音、歪等に分離し、信号雑音比（ＳＮＲ）、および全高調歪（ＴＨＤ）などを求める。
【０００４】
本来、波形サンプリングは、１つのＡ／Ｄ（アナログ／デジタル）変換器によって処理される。ただし、ネイキスト定理により、Ａ／Ｄ変換器のサンプリング周波数Ｆｓは、測定したいアナログ信号の周波数Ｆｔの２倍以上なければいけない。
【０００５】
高速アナログデバイスのＡＣ特性を測定するために、高速高精度サンプリング用のＡ／Ｄ変換器は必要である。ただし、単独のＡ／Ｄ変換器の場合、変換精度と変換速度とには相反関係があるので、高精度のＡ／Ｄ変換器に対して、サンプリング速度の制限がある。
【０００６】
そのため、半導体検査装置には、図８に示すように、高速高精度サンプリングの実現する並列ＡＤＣ（アナログ／デジタル変換器）サンプリングシステム３０が設けられている。この並列ＡＤＣサンプリングシステム３０は、たとえば、３つの遅延回路３１と４つの高精度なＡ／Ｄ変換器３２から構成されている。
【０００７】
並列ＡＤＣサンプリングシステム３０は、波形パターン発生器３７から出力された試験波形に基づいて半導体装置ＤＵＴから出力されるアナログ信号を４つのＡ／Ｄ変換器３２にそれぞれ同時に入力する構成からなる。
【０００８】
各々のＡ／Ｄ変換器３２のサンプリング周波数Ｆｓは３つの遅延回路３１を通して位相を一定量ずらした後、サンプリングクロック発生回路３８が発生した同じの周波数Ｆｓでサンプリングされる。各遅延回路３１の遅延時間の設定は、二番目のチャンネルからｎチャンネルまで、それぞれ１／ｎＦｓ、２／ｎＦｓ、・・・（ｎ−１）／ｎＦｓの遅延時間を設定することが必要である。
【０００９】
各チャンネルから得た全ての長さがｍのサンプリングデータＤ１（ｉ）、Ｄ２（ｉ）、Ｄ３（ｉ）、Ｄ４（ｉ）、・・・Ｄｎ（ｉ）はメモリ３３に格納された後、波形合成手段３４によって１ポイントずつ交叉して、Ｄ１（０），Ｄ２（０），Ｄ３（０），Ｄ４（０），・・・Ｄｎ（０）、Ｄ１（１），Ｄ２（１），Ｄ３（１），Ｄ４（１），・・・Ｄｎ（１）、Ｄ１（２），Ｄ２（２），Ｄ３（２），Ｄ４（２），・・・Ｄｎ（２）、Ｄ１（ｍ−１），Ｄ２（ｍ−１），Ｄ３（ｍ−１），Ｄ４（ｍ−１），・・・Ｄｎ（ｍ−１）の順番に１つの長さがｎ×ｍであるサンプリングデータ列に合成される。
【００１０】
このように合成されたサンプリングデータは、１つの高速高精度なＡ／Ｄ変換器を使ってｎＦｓのサンプリング周波数で同じｎ×ｍの長さのサンプリングデータを取ることと同じと考えることができる。
【００１１】
そして、合成されたサンプリングデータは、ＦＦＴ３５により高速フーリエ変換されて測定項目評価手段３６が周波数スペクトラム解析により測定項目を評価している。
【００１２】
なお、複数のＡ／Ｄ変換器を用いてアナログ信号をサンプリングする技術を詳しく述べてある特許の例としては特開２００１−１８４６０２号公報がある。
【００１３】
【発明が解決しようとする課題】
ところが、上記のような半導体検査装置によるシステムＬＳＩなどのアナログテスト技術では、次のような問題点があることが本発明者により見い出された。
【００１４】
すなわち、各チャンネルに対して遅延回路から得た遅延時間は、理想的な遅延値ｉ／ｎＦｓより誤差（スキュー）が発生する。このスキュー誤差の原因により、構成したサンプリング信号は一つ理想的なＡ／Ｄ変換器からサンプリングして得たデータと異なることになる。
【００１５】
このようなスキュー誤差を含む合成したサンプリング信号をフーリエ変換しすると、該スキュー誤差に原因する余分な雑音成分が発生し、信号成分の振幅値も低減されることになり、測定精度が劣化してしまうという問題がある。
【００１６】
本発明の目的は、半導体装置の応答波形をサンプリングした際に発生するスキュー誤差を周波数領域で補正することにより、アナログテストにおける測定精度を大幅に向上させることのできる半導体検査装置および半導体装置の製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の半導体検査装置は、マスタクロックと、試験波形に関する情報を含んだパターンデータを生成するパターン発生器と、マスタクロックとパターンデータとを受け取り、試験波形を生成するタイミング発生器と、試験波形を半導体装置に印加するドライバと、半導体装置からの応答波形をサンプリングするサンプリング手段と、サンプリング手段がサンプリングしたサンプリングデータから周波数スペクトラムを得るデータ処理手段とを有し、サンプリング手段は、サンプリングクロックを生成するクロック生成部と、該クロック生成部のサンプリングクロックを遅延させるｎ−１個の遅延部と、クロック生成部から出力されたサンプリングクロック、およびｎ−１個の遅延部がそれぞれ出力するサンプリングクロックに基づいて、半導体装置から出力される応答波形をデジタルデータに変換するｎ個のデジタル変換器と、該ｎ個のデジタル変換器から出力されたサンプリングデータを格納する格納部と、該格納部に格納されたサンプリングデータを合成し、デジタルサンプリング波形を生成する波形合成部とを備え、データ処理手段は、デジタルサンプリング波形から、ｎ−１個の遅延部におけるスキューにより発生した雑音成分を補正した周波数スペクトラムを生成することを特徴とする。
【００１８】
また、本発明の半導体検査装置は、マスタクロックと、試験波形に関する情報を含んだパターンデータを生成するパターン発生器と、マスタクロックとパターンデータとを受け取り、試験波形を生成するタイミング発生器と、試験波形を半導体装置に印加するドライバと、半導体装置からの応答波形をサンプリングするサンプリング手段と、該サンプリング手段がサンプリングしたサンプリングデータから時間領域波形を生成するデータ処理手段とを有し、サンプリング手段は、サンプリングクロックを生成するクロック生成部と、該クロック生成部のサンプリングクロックを遅延させるｎ−１個の遅延部と、クロック生成部から出力されたサンプリングクロック、およびｎ−１個の遅延部がそれぞれ出力するサンプリングクロックに基づいて、半導体装置から出力される応答波形をデジタルデータに変換するｎ個のデジタル変換器と、該ｎ個のデジタル変換器から出力されたサンプリングデータを格納する格納部と、該格納部に格納されたサンプリングデータを合成し、デジタルサンプリング波形を生成する波形合成部とを備え、データ処理手段は、デジタルサンプリング波形から、ｎ−１個の遅延部におけるスキューにより発生した雑音成分を補正した周波数スペクトラムを生成し、周波数スペクトラムから時間領域波形を生成することを特徴とする。
【００１９】
さらに、本発明の半導体装置の製造方法は、半導体ウエハに半導体素子を作り込み、半導体チップを形成する工程と、試験波形に基づいて半導体装置から出力された応答波形をサンプリングし、そのサンプリングしたデータから雑音成分を補正した周波数スペクトラムを生成し、補正した周波数スペクトラムを用いて半導体装置の応答波形を検査する工程と、半導体ウエハをダイシングラインに沿ってダイシングし、半導体チップに個片化する工程と、個片化した半導体チップを用いて半導体装置を形成する工程とを有することを特徴とする。
【００２０】
また、本発明の半導体装置の製造方法は、半導体ウエハに半導体素子を作り込み、半導体チップを形成する工程と、試験波形に基づいて半導体装置から出力された応答波形を、ｎ個のデジタル変換器、およびサンプリングクロックを遅延させるｎ−１個の遅延部を用いてサンプリングし、そのサンプリングしたサンプリングデータから時間領域波形を生成するデータ処理手そのサンプリングしたデータをフーリエ変換して周波数スペクトラムを得た後、ｎ−１個の遅延部におけるスキューにより発生した雑音成分を補正し、補正した周波数スペクトラムを用いて半導体装置の応答波形を検査する工程と、半導体ウエハをダイシングラインに沿ってダイシングし、半導体チップに個片化する工程と、個片化した半導体チップを用いて半導体装置を形成する工程とを有することを特徴とする。
【００２１】
さらに、本発明の半導体装置の製造方法は、半導体ウエハに半導体素子を作り込み、半導体チップを形成する工程と、試験波形に基づいて半導体装置から出力された応答波形を、ｎ個のデジタル変換器、およびサンプリングクロックを遅延させるｎ−１個の遅延部を用いてサンプリングし、そのサンプリングしたサンプリングデータから時間領域波形を生成するデータ処理手そのサンプリングしたデータをフーリエ変換して周波数スペクトラムを得た後、ｎ−１個の遅延部におけるスキューにより発生した雑音成分を補正し、補正した周波数スペクトラムを用いて半導体装置の応答波形を検査する工程と、半導体ウエハをダイシングラインに沿ってダイシングし、半導体チップに個片化する工程と、個片化した半導体チップを用いて半導体装置を形成する工程とを有することを特徴とする。
【００２２】
また、本発明の半導体装置の製造方法は、半導体ウエハに半導体素子を作り込み、半導体チップを形成する工程と、試験波形に基づいて半導体装置から出力された応答波形をサンプリングし、そのサンプリングしたデータから雑音成分を補正した時間領域波形を生成し、補正した時間領域波形を用いて半導体装置の応答波形を検査する工程と、半導体ウエハをダイシングラインに沿ってダイシングし、半導体チップに個片化する工程と、個片化した半導体チップを用いて半導体装置を形成する工程とを有することを特徴とする半導体装置の製造方法。
【００２３】
さらに、本発明の半導体装置の製造方法は、半導体ウエハに半導体素子を作り込み、半導体チップを形成する工程と、　試験波形に基づいて半導体装置から出力された応答波形を、ｎ個のデジタル変換器、およびサンプリングクロックを遅延させるｎ−１個の遅延部を用いてサンプリングし、そのサンプリングしたデータをフーリエ変換して周波数スペクトラムを得た後、ｎ−１個の遅延部におけるスキューにより発生した雑音成分を補正し、補正した周波数スペクトラムを逆フーリエ変換して時間領域波形を生成し、時間領域波形を用いて半導体装置の応答波形を検査する工程と、半導体ウエハをダイシングラインに沿ってダイシングし、半導体チップに個片化する工程と、個片化した半導体チップを用いて半導体装置を形成する工程とを有することを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２５】
（実施の形態１）
図１は、本発明の一実施の形態による半導体検査装置の全体ブロック図、図２は、図１の半導体検査装置に設けられたＷＦＤ、およびデータ処理器のブロック図、図３、図４は、サンプリングデータにおける周波数スペクトラムのシミュレーション図である。
【００２６】
本実施の形態１において、半導体検査装置１は、システムＬＳＩなどのアナログテストを行う。この半導体検査装置１は、図１に示すように、制御部２、およびアナログ／ミクスト信号テスタ３から構成されている。
【００２７】
制御部２は、たとえば、パーソナルコンピュータやワークステーションなどからなり、アナログ／ミクスト信号テスタ３におけるすべての制御を司る。アナログ／ミクスト信号テスタ３は、波形パターン発生器４、任意波形発生器５、ＷＦＤ（Ｗａｖｅ　Ｆｏｒｍ　Ｄｉｇｉｔｉｚｅｒ）６、データ処理器７、およびクロック発生器（マスタクロック）８から構成されている。
【００２８】
波形パターン発生器４は、パターン発生器４ａ、タイミング発生器４ｂ、ならびにドライバ４ｃから構成されている。パターン発生器４ａは試験パターンを生成し、タイミング発生器４ｂはパターン発生器４ａが生成した試験パターンに基づいて、デジタル信号のサイン波形パターンからなる試験波形を生成する。ドライバ４ｃは、試験波形をテストされる半導体装置ＤＵＴに出力する。
【００２９】
任意波形発生器５は、任意の波形を発生して半導体装置ＤＵＴに出力する。ＷＦＤ（サンプリング手段）６は、半導体装置ＤＵＴから出力されたアナログ応答波形をサンプリングする。
【００３０】
データ処理器７は、ＷＦＤ６が波形サンプリングしたデータをフーリエ変換し、半導体装置ＤＵＴから出力された応答波形の評価を行う。クロック発生器８は、波形パターン発生器４、任意波形発生器５、ＷＦＤ６、ならびにデータ処理器７に基準クロックを供給し、アナログ／ミクスト信号テスタ３を駆動させる。
【００３１】
また、ＷＦＤ６、およびデータ処理器７の構成について、図２を用いて説明する。
【００３２】
ＷＦＤ６は、並列Ａ／Ｄ変換回路９、メモリ（格納部）１０、波形合成手段（波形合成部）１１、ならびにサンプリングクロック発生回路（クロック生成部）１２から構成されている。並列Ａ／Ｄ変換回路９は、３つの遅延回路（遅延部）９ａ１　〜９ａ３　と４つのＡ／Ｄ変換器（デジタル変換部）９ｂ１　〜９ｂ４　とから構成されている。
【００３３】
遅延回路９ａ１　〜９ａ３　の入力部には、サンプリングクロック発生回路１２から出力されるサンプリングクロックＦｓが入力され、該サンプリングクロックＦｓをある時間だけ遅延させてそれぞれ出力する。これら遅延回路９ａ１　〜９ａ３　の遅延時間はそれぞれ異なっており、たとえば、１／４Ｆｓ、２／４Ｆｓ、３／４Ｆｓの遅延時間をそれぞれ有する。
【００３４】
Ａ／Ｄ変換器９ｂ１　〜９ｂ４　には、半導体装置ＤＵＴから出力されるアナログの応答波形がそれぞれ入力される。Ａ／Ｄ変換器９ｂ１　におけるサンプリング用の制御端子には、サンプリングクロック発生回路１２から出力されるサンプリングクロックＦｓが直接入力されるように接続されており、該サンプリングクロックＦｓに基づいて波形サンプリングを行う。
【００３５】
一方、Ａ／Ｄ変換器９ｂ２　〜９ｂ４　の制御端子には、遅延回路９ａ１　〜９ａ３　によって遅延されたサンプリング信号がそれぞれ入力されるように接続されている。Ａ／Ｄ変換器９ｂ２　〜９ｂ４　は、これら遅延されたサンプリング信号に基づいて波形サンプリングを行う。
【００３６】
Ａ／Ｄ変換器９ｂ１　〜９ｂ４　がサンプリングしたデータは、メモリ１０にそれぞれ出力される。メモリ１０は、Ａ／Ｄ変換器９ｂ１　〜９ｂ４　のサンプリングデータを取り込み、記憶する。
【００３７】
メモリ１０に格納されたサンプリングデータは、波形合成手段１１に出力される。この波形合成手段１１は、Ａ／Ｄ変換回路９ｂ１　〜９ｂ４　からそれぞれ出力されたデジタルサンプリング信号列を合成し、１つのデジタルサンプリング信号列の波形に合成する。
【００３８】
また、データ処理器７は、ＦＦＴ（フーリエ変換処理部）１３、スキュー誤差補正手段（スキュー誤差補正部）１４、ならびに測定項目評価手段（測定評価部）１５から構成されている。
【００３９】
ＦＦＴ１３は、波形合成手段１１が合成したデジタルサンプリングデータをフーリエ変換処理する。スキュー誤差補正手段１４は、ＦＦＴ１３のフーリエ変換によって得られた周波数スペクトラムから、遅延回路９ａ１　〜９ａ３　の遅延時間誤差、いわゆるスキューが原因で発生した雑音成分を検出し、該雑音成分を消去して測定項目評価手段１５に出力する。
【００４０】
測定項目評価手段１５は、入力された周波数スペクトラムから信号雑音比（ＳＮＲ）、および全高調歪み（ＴＨＤ）などのＡＣ特性を評価する。
【００４１】
次に、本実施の形態における半導体検査装置１よるスキュー誤差の補正技術について、図１、図２、および図３、図４のサンプリングデータにおける周波数スペクトラムのシミュレーション図を用いて説明する。
【００４２】
まず、半導体検査装置１の波形パターン発生器４が発生した単一周波数のサイン波発生データを半導体装置ＤＵＴに印加する。半導体装置ＤＵＴは、サイン波発生データを受けてあるアナログ信号の出力波形（応答波形）をＷＦＤ６に出力する。
【００４３】
この出力波形は、並列Ａ／Ｄ変換回路９によってサンプリングされた後、メモリ１０に格納され、波形合成手段１１によって１つのデジタルサンプリング信号列の波形に合成される。
【００４４】
その後、デジタルサンプリング信号列の波形はＦＦＴ１３によるフーリエ変換によって周波数スペクトラムによる周波数解析が行われる。
【００４５】
ここで、スキュー誤差を含む周波数スペクトラムについて考察する。
【００４６】
たとえば、印加したアナログ信号の周波数がＦｔであり、各Ａ／Ｄ変換器９ｂ１　〜９ｂ４　のサンプリング周波数Ｆｓであれば、スキュー誤差から発生した雑音成分は以下に示す特殊な周波数成分にしか存在しない。
【００４７】
この特殊な周波数成分は、Ｆｓ−Ｆｔ、Ｆｓ＋Ｆｔ、２Ｆｓ−Ｆｔ、２Ｆｓ＋Ｆｔ、…２Ｆｓ／ｎ−Ｆｔである。因みに、スキュー誤差の周波数は印加したアナログ信号の周波数Ｆｔと、各Ａ／Ｄ変換器９ｂ１　〜９ｂ４　のサンプリング周波数Ｆｓ、およびＡ／Ｄ変換回路９を構成したチャンネル（Ａ／Ｄ変換器）の数により決められている。このうち、２Ｆｓ／ｎはｎ個のＡ／Ｄ変換器を使って構成したＡ／Ｄ変換回路９の等価ネイキスト周波数である。
【００４８】
図３、および図４に、ＦＦＴ１３による周波数スペクトラムのシミューレション結果を示す。
【００４９】
図３（ａ）は、スキュー誤差がない場合の周波数スペクトラムであり、図３（ｂ）は、スキュー誤を含む場合の周波数スペクトラムである。図４は、データ処理器７に設けられたスキュー誤差補正手段１４によってスキュー誤差を補正した際の周波数スペクトラムである。
【００５０】
これら図３、ならびに図４において、各Ａ／Ｄ変換器９ｂ１　〜９ｂ４　のサンプリング周波数Ｆｓは１．５ＧＨｚ、半導体装置ＤＵＴから出力されたアナログ信号の周波数は２００ＭＨｚである。
【００５１】
図３（ｂ）において、半導体装置ＤＵＴから出力されるアナログ信号の周波数Ｆｔ、Ａ／Ｄ変換器９ｂ１　〜９ｂ４　が用いるサンプリング周波数Ｆｓ、ならびに４つのＡ／Ｄ変換器９ｂ１　〜９ｂ４　から、スキュー誤差の周波数成分はＦｓ−Ｆｔ、Ｆｓ＋Ｆｔ、２Ｆｓ−Ｆｔとなる。
【００５２】
上記スキュー誤差の周波数の性質を利用して、周波数スペクトラムから、信号成分の振幅と各スキュー誤差成分の振幅（Ｆｓ−Ｆｔ）、（Ｆｓ＋Ｆｔ）、（２Ｆｓ−Ｆｔ）を求めることができる。
【００５３】
このように、各チャンネルのスキュー誤差の大きさが変わっても、これらのスキュー誤差の周波数成分は変動なく、それぞれ周波数スキュー雑音成分の振幅が変化するだけとなる。
【００５４】
スキュー誤差補正手段１４では、周波数スペクトラムから、信号成分の振幅Ａ１と各スキュー誤差成分の振幅Ａ２（Ｆｓ−Ｆｔ）、Ａ３（Ｆｓ＋Ｆｔ）、Ａ４（２Ｆｓ−Ｆｔ）をそれぞれ求める。
【００５５】
本来、周波数Ｆｔの信号成分の振幅Ａ０は、信号パワーＡ０２　がサンプリング、およびフーリエ変換しても変わらないことより求められる。因みに、Ａ０＝√（Ａ１２　＋Ａ２２　＋Ａ３２　＋Ａ４２　）である。
【００５６】
そして、スキュー誤差補正手段１４は、Ｆｓ−Ｆｔ、Ｆｓ＋Ｆｔ、２Ｆｓ−Ｆｔの周波数成分がスキュー誤差に起因して生じる雑音成分であるから、周波数スペクトラムにおける雑音や歪などを求めるときには、スキュー誤差が発生する周波数成分の振幅を零にして対象外として処理する。
【００５７】
このように、スキュー誤差補正手段１４は、スキュー誤差に起因する周波数スペクトラムにおける測定精度の劣化を補正する。その後、スキュー誤差が補正された周波数スペクトラムは測定項目評価手段１５に出力され、信号雑音比、および全高調歪みなどのＡＣ特性が評価される。
【００５８】
それにより、本実施の形態１によれば、スキュー誤差によって生じる雑音成分を除外することができるので、半導体装置ＤＵＴを高精度に評価することができる。
【００５９】
（実施の形態２）
図５は、本発明の実施の形態２による半導体検査装置に設けられたＷＦＤ、およびデータ処理器のブロック図、図６は、半導体検査装置に設けられたＩＦＦＴによる逆フーリエ変換によって得られる正弦波形図である。
【００６０】
本実施の形態２において、システムＬＳＩなどのアナログテストを行う半導体検査装置１（図１）は、制御部、およびアナログ／ミクスト信号テスタ３から構成されており、前記実施の形態１と同様の構成となっている。
【００６１】
また、アナログ／ミクスト信号テスタ３においても、図５に示すように、ＷＦＤ６、およびデータ処理器７ａからなり、前記実施の形態１と同様の構成である。
【００６２】
ＷＦＤ６の内部構成においても、前記実施の形態１と同様であり、並列Ａ／Ｄ変換回路９、メモリ１０、波形合成手段１１、ならびにサンプリングクロック発生回路１２から構成されている。並列Ａ／Ｄ変換回路９は、３つの遅延回路９ａ１　〜９ａ３　と４つのＡ／Ｄ変換器９ｂ１　〜９ｂ４　とから構成されている。
【００６３】
データ処理器７ａは、前記実施の形態１において示したＦＦＴ１３、スキュー誤差補正手段１４に、ＩＦＦＴ（逆フーリエ変換処理部）１６、ならびに波形品質評価手段（測定評価部）１７が新たに設けられて構成となっている。
【００６４】
ＩＦＦＴ１６は、スキュー誤差補正手段１４に接続されており、該ＩＦＦＴ１６は、スキュー誤差補正手段１４によって補正された周波数スペクトラムを時間領域波形データに変換する逆フーリエ変換手段である。
【００６５】
波形品質評価手段１７は、ＩＦＦＴ１６に接続されており、該ＩＦＦＴ１６によって変換された時間領域波形データの品質を評価する。
【００６６】
次に、ＷＦＤ６、波形品質評価手段１７およびデータ処理器７ａの作用について説明する。
【００６７】
Ａ／Ｄ変換回路９によって波形サンプリングされたデータは、メモリ１０に記憶された後、波形合成手段１１がデジタルサンプリング信号列を１つのデジタルサンプリング信号列の波形に合成し、ＦＦＴ１３に出力する。
【００６８】
入力されたデジタルサンプリングデータはＦＦＴ１３によってフーリエ変換される。スキュー誤差補正手段１４は、フーリエ変換によって得られた周波数スペクトラムから、スキューが原因で発生した雑音成分を消去する。
【００６９】
雑音成分が消去された周波数スペクトラムは、ＩＦＦＴ１６による逆フーリエ変換によって図６（ａ）に示す正弦波形が得られる。この正弦波形は、波形品質評価手段１７によって評価が行われる。
【００７０】
これにより、Ａ／Ｄ変換回路９の遅延時間誤差を補正した時間波形データが得られることになり、半導体装置ＤＵＴが出力した時間領域波形に対して信号振幅、半値幅などの時間時間領域特性を正確に測定あるいは評価することが可能となる。
【００７１】
また、半導体検査装置１に入力する信号を既知の信号波形とすることで、補正した時間波形データの特性評価を行うことができる。さらに、補正した時間波形データと既知信号波形とを比較演算処理することで、該半導体検査装置１の品質評価、または自己試験が可能となり、半導体検査装置１の信頼性を向上することができる。
【００７２】
また、図６（ｂ）は、本発明者の検討によるスキュー誤差を含んだ周波数スペクトラムをＦＦＴ１６によって逆フーリエ変換した際の波形データの一例を示している。
【００７３】
図示するように、本来正弦波であるべき信号波形は、遅延回路９ａ１　〜９ａ３　のスキュー誤差により波形振幅の誤差が生じて変形しており、時間時間領域特性の正確な測定や評価などが困難となる恐れがある。
【００７４】
一方、波形品質評価手段１７では、遅延時間誤差が補正された時間波形データが得られるので、半導体装置ＤＵＴが出力した時間領域波形に対して信号振幅、半値幅などの時間時間領域特性を正確に測定あるいは評価することができる。
【００７５】
また、半導体検査装置１に入力する信号を既知の信号波形とすることで、補正した時間波形データの特性評価を行うことができる。さらに、補正した時間波形データと既知信号波形とを比較演算処理することで、該半導体検査装置１の品質評価、または自己試験が可能となり、半導体検査装置１の信頼性を向上することができる。
【００７６】
最後に、実施の形態１，２における半導体装置ＤＵＴの製造方法の一例について説明する。
【００７７】
まず、製造された製品ウエハは、Ｐ検（Ｐｅｌｌｅｔ検査）により初期の不良選別が行われる。そして、このＰ検において半導体装置ＤＵＴのアナログテストが実施される。
【００７８】
そして、選別された良品の半導体ウエハは、ダイシングされて良品チップのみが個々にパッケージングされる。その後、パッケージが形成された最終形状の製品は、バーンイン試験にかけられた後、最終選別試験がなされる。この最終選別試験において半導体装置ＤＵＴのアナログテストが実施される。
【００７９】
最終選別試験おいて良品となった半導体装置は、ラベリング、および外観検査の工程を経て出荷される。
【００８０】
それにより、本実施の形態２においては、遅延時間誤差が補正された時間波形データを用いてアナログテストを行うことにより、時間時間領域特性を高精度に測定、および評価することができる。
【００８１】
本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８２】
また、前記実施の形態１，２では、試験波形として、半導体装置から出力される正弦波信号の場合について説明したが、本発明は試験対象信号を正弦波に限定するものではなく、任意の周期信号波形であれば実現が可能であり、また試験対象としては任意の周期信号波形を出力する半導体装置の他に、ハードディスクドライブなどのモジュール製品も含まれる。
【００８３】
さらに、前記実施の形態１，２においては、波形パターン発生器４、任意波形発生器５、ＷＦＤ６、データ処理器７、およびクロック発生器８が一体となって構成された例について記載したが、たとえば、半導体検査装置１ａは、図７に示すように、半導体装置のロジックテストを行うロジックテスタ１８にアナログテストを行うアナログＢＯＳＴ（Ｂｕｉｌｔ　Ｏｕｔ　Ｓｅｌｆ　Ｓｙｓｔｅｍ）１９を外部接続する構成としてもよい。
【００８４】
この場合、アナログＢＯＳＴ１９は、前記実施の形態１，２と同様に任意波形発生器５、ＷＦＤ６、データ処理器７、およびクロック発生器８から構成される。
【００８５】
また、ＷＦＤ６、ならびにデータ処理器７の内部構成についても、前記実施の形態１で示した図２、または前記実施の形態２の図５に示した構成のいずれかと同じ構成からなる。
【００８６】
さらに、前記実施の形態において開示した観点の代表的なものは次の通りである。
【００８７】
１．マスタクロックと、試験波形に関する情報を含んだパターンデータを生成するパターン発生器と、前記マスタクロックと前記パターンデータとを受け取り、試験波形を生成するタイミング発生回路と、前記試験波形を半導体装置に印加するドライバと、前記半導体装置からの応答波形をサンプリングするサンプリング手段と、前記サンプリング手段がサンプリングしたサンプリングデータから周波数スペクトラムを得るデータ処理手段とを有する半導体検査装置であって、前記サンプリング手段は、サンプリングクロックを生成するクロック生成部と、前記クロック生成部のサンプリングクロックを遅延させるｎ−１個の遅延部と、前記クロック生成部から出力されたサンプリングクロック、および前記ｎ−１個の遅延部がそれぞれ出力するサンプリングクロックに基づいて、前記半導体装置から出力される応答波形をデジタルデータに変換するｎ個のデジタル変換器と、前記ｎ個のデジタル変換器から出力されたサンプリングデータを格納する格納部と、前記格納部に格納されたサンプリングデータを合成し、デジタルサンプリング波形を生成する波形合成部とを備え、前記データ処理手段は、前記デジタルサンプリング波形から、前記ｎ−１個の遅延部におけるスキューにより発生した雑音成分を補正した周波数スペクトラムを生成するものである。
【００８８】
２．前記１項において、前記データ処理手段は、前記波形合成部が生成したデジタルサンプリング波形をフーリエ変換し、前記デジタルサンプリング波形の周波数スペクトラムを生成するフーリエ変換処理部と、前記フーリエ変換処理部が生成した周波数スペクトラムから、前記ｎ−１個の遅延部のスキューにより発生した雑音成分を検出し、補正するスキュー誤差補正部とを備えたものである。
【００８９】
３．前記１項または前記２項において、前記データ処理手段は、前記スキュー誤差補正部によって補正された周波数スペクトラムから、前記応答波形の評価を行う測定評価部を備えたものである。
【００９０】
４．マスタクロックと、試験波形に関する情報を含んだパターンデータを生成するパターン発生器と、前記マスタクロックと前記パターンデータとを受け取り、試験波形を生成するタイミング発生回路と、前記試験波形を半導体装置に印加するドライバと、前記半導体装置からの応答波形をサンプリングするサンプリング手段と、前記サンプリング手段がサンプリングしたサンプリングデータから時間領域波形を生成するデータ処理手段とを有する半導体検査装置であって、前記サンプリング手段は、サンプリングクロックを生成するクロック生成部と、前記クロック生成部のサンプリングクロックを遅延させるｎ−１個の遅延部と、前記クロック生成部から出力されたサンプリングクロック、および前記ｎ−１個の遅延部がそれぞれ出力するサンプリングクロックに基づいて、前記半導体装置から出力される応答波形をデジタルデータに変換するｎ個のデジタル変換器と、前記ｎ個のデジタル変換器から出力されたサンプリングデータを格納する格納部と、前記格納部に格納されたサンプリングデータを合成し、デジタルサンプリング波形を生成する波形合成部とを備え、前記データ処理手段は、前記デジタルサンプリング波形から、前記ｎ−１個の遅延部におけるスキューにより発生した雑音成分を補正した周波数スペクトラムを生成し、前記周波数スペクトラムから時間領域波形を生成するものである。
【００９１】
５．前記４項において、前記データ処理手段は、前記波形合成部が生成したデジタルサンプリング波形をフーリエ変換し、前記デジタルサンプリング波形の周波数スペクトラムを生成するフーリエ変換処理部と、前記フーリエ変換処理部が生成した周波数スペクトラムから、前記ｎ−１個の遅延部のスキューにより発生した雑音成分を検出し、補正するスキュー誤差補正部と、前記スキュー誤差補正部によって補正された周波数スペクトラムを逆フーリエ変換し、時間領域波形を生成する逆フーリエ変換処理部とを備えたものである。
【００９２】
６．前記第４項または前記第５項において、前記データ処理手段は、前記逆フーリエ変換処理部が生成した時間領域波形から、前記応答波形における信号振幅、および半値幅の時間領域特性の評価を行う測定評価部を備えたものである。
【００９３】
７．半導体ウエハに半導体素子を作り込み、半導体チップを形成する工程と、試験波形に基づいて半導体装置から出力された応答波形をサンプリングし、そのサンプリングしたデータから雑音成分を補正した周波数スペクトラムを生成し、前記補正した周波数スペクトラムを用いて前記半導体装置の応答波形を検査する工程と、前記半導体ウエハをダイシングラインに沿ってダイシングし、前記半導体チップに個片化する工程と、前記個片化した半導体チップを用いて半導体装置を形成する工程とを有する半導体装置の製造方法である。
【００９４】
８．半導体ウエハに半導体素子を作り込み、半導体チップを形成する工程と、試験波形に基づいて半導体装置から出力された応答波形を、ｎ個のデジタル変換器、およびサンプリングクロックを遅延させるｎ−１個の遅延部を用いてサンプリングし、そのサンプリングしたサンプリングデータから時間領域波形を生成するデータ処理手そのサンプリングしたデータをフーリエ変換して周波数スペクトラムを得た後、前記ｎ−１個の遅延部におけるスキューにより発生した雑音成分を補正し、前記補正した周波数スペクトラムを用いて前記半導体装置の応答波形を検査する工程と、前記半導体ウエハをダイシングラインに沿ってダイシングし、前記半導体チップに個片化する工程と、前記個片化した半導体チップを用いて半導体装置を形成する工程とを有する半導体装置の製造方法である。
【００９５】
９．半導体ウエハに半導体素子を作り込み、半導体チップを形成する工程と、試験波形に基づいて半導体装置から出力された応答波形をサンプリングし、そのサンプリングしたデータから雑音成分を補正した時間領域波形を生成し、前記補正した時間領域波形を用いて前記半導体装置の応答波形を検査する工程と、前記半導体ウエハをダイシングラインに沿ってダイシングし、前記半導体チップに個片化する工程と、前記個片化した半導体チップを用いて半導体装置を形成する工程とを有する半導体装置の製造方法である。
【００９６】
１０．半導体ウエハに半導体素子を作り込み、半導体チップを形成する工程と、試験波形に基づいて半導体装置から出力された応答波形を、ｎ個のデジタル変換器、およびサンプリングクロックを遅延させるｎ−１個の遅延部を用いてサンプリングし、そのサンプリングしたデータをフーリエ変換して周波数スペクトラムを得た後、前記ｎ−１個の遅延部におけるスキューにより発生した雑音成分を補正し、前記補正した周波数スペクトラムを逆フーリエ変換して時間領域波形を生成し、前記時間領域波形を用いて前記半導体装置の応答波形を検査する工程と、前記半導体ウエハをダイシングラインに沿ってダイシングし、前記半導体チップに個片化する工程と、前記個片化した半導体チップを用いて半導体装置を形成する工程とを有する半導体装置の製造方法である。
【００９７】
１１．前記１項〜前記第３項のいずれかにおいて、前記スキュー誤差補正部は、前記周波数スペクトラムからスキューにより発生した雑音成分の周波数を特定し、その周波数成分を削除するものである。
【００９８】
１２．前記１項〜前記第３項のいずれかにおいて、前記スキュー誤差補正部は、前記周波数スペクトラムからスキューにより発生した雑音成分の周波数を特定し、その周波数成分を削除し、前記周波数スペクトラムにおける応答波形の周波数成分を補正するものである。
【００９９】
１３．前記１項〜前記第３項のいずれかにおいて、前記スキュー誤差補正部は、前記周波数スペクトラムからスキューにより発生した雑音成分の周波数を特定してその周波数成分を削除し、前記雑音成分の周波数を基に時間領域波形の補正を行うものである。
【０１００】
【発明の効果】
（１）本発明によれば、半導体装置におけるアナログ特性の測定精度を大幅に向上することができる半導体検査装置を提供することができる。
（２）また、本発明では、半導体装置の応答波形を高精度に検査し、該半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による半導体検査装置の全体ブロック図である。
【図２】図１の半導体検査装置に設けられたＷＦＤ、およびデータ処理器のブロック図である。
【図３】サンプリングデータにおける周波数スペクトラムの一例を示すシミュレーション図である。
【図４】サンプリングデータにおける周波数スペクトラムの他の例を示すシミュレーション図である。
【図５】本発明の実施の形態２による半導体検査装置に設けられたＷＦＤ、およびデータ処理器のブロック図である。
【図６】半導体検査装置に設けられたＩＦＦＴによる逆フーリエ変換によって得られる正弦波形図である。
【図７】本発明の他の実施の形態による半導体検査装置に設けられたＷＦＤ、およびデータ処理器のブロック図である。
【図８】本発明者が検討した半導体検査装置のブロック図である。
【符号の説明】
１，１ａ…半導体検査装置、２…制御部、３…アナログ／ミクスト信号テスタ、４…波形パターン発生器、４ａ…パターン発生器、４ｂ…タイミング発生器、５…任意波形発生器、６…ＷＦＤ（サンプリング手段）、７，７ａ…データ処理器、８…クロック発生器、９…並列Ａ／Ｄ変換回路、９ａ１　〜９ａ３　…遅延回路（遅延部）、９ｂ１　〜９ｂ４　…Ａ／Ｄ変換器（デジタル変換部）、１０…メモリ（格納部）、１１…波形合成手段（波形合成部）、１２…サンプリングクロック発生回路（クロック生成部）、１３…ＦＦＴ（フーリエ変換処理部）、１４…スキュー誤差補正手段（スキュー誤差補正部）、１５…測定項目評価手段（測定評価部）、１６…ＩＦＦＴ（逆フーリエ変換処理部）、１７…波形品質評価手段（測定評価部）、１８…ロジックテスタ、１９…アナログＢＯＳＴ
ＤＵＴ　半導体装置
【図１】
2004077192.tif 000003
【図２】
2004077192.tif 000004
【図３】
2004077192.tif 000005
【図４】
2004077192.tif 000006
【図５】
2004077192.tif 000007
【図６】
2004077192.tif 000008
【図７】
2004077192.tif 000009
【図８】
2004077192.tif 000010