(57)【要約】【課題】信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができるチップ間光インターコネクション回路、電気光学装置および電子機器を提供する。【解決手段】集積回路チップであるＬＳＩ２０１ｅ，２０１ｆには、発光機能又は受光機能を有する微小タイル状素子が取り付けられており、そのＬＳＩ２０１ｅ，２０１ｆは、基板１０上に実装されており、基板１０上には、光導波路材を有してなるものであって、前記微小タイル状素子と光学的に接続された光導波路３０が設けられていることを特徴とする。【選択図】      図１
2004170684.tif 000002
【特許請求の範囲】
【請求項１】
集積回路チップに、発光機能又は受光機能を有する微小タイル状素子を取り付けたことを特徴とするチップ間光インターコネクション回路。
【請求項２】
前記集積回路チップは、基板上に実装されており、
前記基板上には、光導波路材を有してなるものであって、前記微小タイル状素子と光学的に接続された光導波路が設けられていることを特徴とする請求項１記載のチップ間光インターコネクション回路。
【請求項３】
前記集積回路チップは、前記基板上にフリップチップ実装されていることを特徴とする請求項２記載のチップ間光インターコネクション回路。
【請求項４】
前記集積回路チップに取り付けられた微小タイル状素子は、前記光導波路と重なるように配置されていることを特徴とする請求項２又は３記載のチップ間光インターコネクション回路。
【請求項５】
前記基板上には、ボンディングパッドが設けられており、
前記集積回路チップは、前記ボンディングパッドにフリップチップ実装されていることを特徴とする請求項２乃至４のいずれか一項に記載のチップ間光インターコネクション回路。
【請求項６】
前記集積回路チップに設けられている電子回路又は電子素子は、前記微小タイル状素子と電気的に接続されていることを特徴とする請求項１乃至５のいずれか一項に記載のチップ間光インターコネクション回路。
【請求項７】
前記基板上には、複数の集積回路チップが実装されており、
該集積回路チップ間の信号伝送線の少なくとも１つは、前記光導波路であることを特徴とする請求項２乃至６のいずれか一項に記載のチップ間光インターコネクション回路。
【請求項８】
前記基板上には、前記微小タイル状素子がそれぞれ複数取り付けられた複数の前記集積回路チップが実装されており、
該集積回路チップ間の信号伝送線の少なくとも１つは、前記発光機能を有する微小タイル状素子及び光導波路からなることを特徴とする請求項２乃至６のいずれか一項に記載のチップ間光インターコネクション回路。
【請求項９】
前記集積回路チップは、前記微小タイル状素子の代わりに、又は前記微小タイル状素子とともに、受光素子を備えていることを特徴とする請求項２乃至８のいずれか一項に記載のチップ間光インターコネクション回路。
【請求項１０】
前記光導波路は、少なくとも、前記微小タイル状素子又は前記受光素子の近傍において、光反射機構を備えることを特徴とする請求項２乃至９のいずれか一項に記載のチップ間光インターコネクション回路。
【請求項１１】
前記光反射機構は、前記光導波路の底面に配置されているとともに、前記集積回路チップの裏面側に取り付けられた前記微小タイル状素子又は前記受光素子に対向して配置されていることを特徴とする請求項１０記載のチップ間光インターコネクション回路。
【請求項１２】
前記光反射機構は、グレーティング素子であることを特徴とする請求項１１記載のチップ間光インターコネクション回路。
【請求項１３】
前記光反射機構は、前記光導波路における少なくとも一部の表面に設けられた反射膜からなり、
前記反射膜は、前記微小タイル状素子から放射された光を前記光導波路に入射させるための孔部と、前記光導波路から光を出射させるための孔部とのうち少なくとも一方を有することを特徴とする請求項１０記載のチップ間光インターコネクション回路。
【請求項１４】
前記反射膜は、前記光導波路の全体に設けられていることを特徴とする請求項１３記載のチップ間光インターコネクション回路。
【請求項１５】
前記光導波路は、少なくとも、前記微小タイル状素子又は前記受光素子の近傍において、光散乱機構を備えることを特徴とする請求項２乃至１４のいずれか一項に記載のチップ間光インターコネクション回路。
【請求項１６】
前記光散乱機構は、屈折率の異なる粒子又は金属粒子を樹脂に分散させたものからなることを特徴とする請求項１５記載のチップ間光インターコネクション回路。
【請求項１７】
前記光散乱機構は、ドーム形状をしており、
前記光導波路は、前記ドーム形状の光散乱機構を覆うように、透明な光導波路材が形成されたものからなることを特徴とする請求項１６記載のチップ間光インターコネクション回路。
【請求項１８】
前記基板は、フラットパネルディスプレイの構成要素となるものであり、
前記基板上には、少なくとも、前記集積回路チップとしてタイミングコントロール集積回路及びドライバ集積回路がそれぞれ実装されており、
前記光導波路は、前記タイミングコントロール集積回路と前記ドライバ集積回路とを結ぶように複数本設けられていることを特徴とする請求項２乃至１７のいずれか一項に記載のチップ間光インターコネクション回路。
【請求項１９】
前記タイミンングコントロール集積回路と前記ドライバ集積回路の少なくとも一方は、集積回路チップとして前記基板にフリップチップ実装されており、
該集積回路チップの裏面には、複数の前記微小タイル状素子が取り付けられており、
該微小タイル状素子の下側に、前記光導波路の一部が配置されていることを特徴する請求項１８記載のチップ間光インターコネクション回路。
【請求項２０】
請求項１乃至１９のいずれか一項に記載のチップ間光インターコネクション回路を備えたことを特徴とする電気光学装置。
【請求項２１】
請求項１乃至１９のいずれか一項に記載のチップ間光インターコネクション回路を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チップ間光インターコネクション回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
近年、平面ディスプレイ装置として、エレクトルルミネッセンスパネル（ＥＬＰ）、プラズマディスプレイパネル（ＰＤＰ）、液晶表示装置（ＬＣＤ）などが用いられている。これらの平面ディスプレイ装置は、大型化、大容量表示化に伴う信号の遅延などを解消するために、光を信号伝達に用いる技術が検討されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平５−１００２４６号公報
【０００４】
また、コンピュータは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、ＣＰＵと記憶装置などの周辺装置を繋ぐバスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。
【０００５】
そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術、又は基板上に形成した光導波路を利用した技術がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに、光伝送手段の小型化が困難になるという問題がある。
【０００７】
これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、この光導波路に適した入出力構造が未だ見いだされていないのが現状であり、平面ディスプレイ装置又はコンピュータに適用できるほどの微細化及び製造容易化が図られた光伝送手段は実現されていない。
【０００８】
本発明は、上記事情に鑑みてなされたもので、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができるチップ間光インターコネクション回路、電気光学装置および電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明のチップ間光インターコネクション回路は、集積回路チップに、発光機能又は受光機能を有する微小タイル状素子を取り付けたことを特徴とする。
本発明によれば、集積回路チップの任意の位置に微小タイル状素子と取り付けることで、集積回路チップの入出力信号を光信号に変換することができる。そこで、本発明によれば、集積回路チップ同士間、又は集積回路チップと基板間などにおいて、非常に高速に信号伝送することができる。
また、微小タイル状素子を非常に小さな形状（例えば、数百μｍ四方以下の面積と数十μｍ以下の厚さをもつもの）にすることで、非常にコンパクトな構成でありながら、従来よりも高速に信号処理することができるシステムを提供することができる。
【００１０】
また、本発明のチップ間光インターコネクション回路は、前記集積回路チップが、基板上に実装されており、前記基板上には、光導波路材を有してなるものであって、前記微小タイル状素子と光学的に接続された光導波路が設けられていることが好ましい。
本発明によれば、集積回路チップの入出力信号を光信号に変換し、その光信号を基板上に設けた光導波路で伝送することができる。そこで、本発明によれば、非常に簡便な構成でありながら、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができるチップ間光インターコネクション回路を提供することができる。
【００１１】
また、本発明のチップ間光インターコネクション回路は、前記集積回路チップが前記基板上にフリップチップ実装されていることが好ましい。
本発明によれば、発光・受光機能を備えた微小タイル状素子をフリップチップ実装により直接基板上の所望位置に配置することができる。そこで、本発明によれば、基板上に集積回路チップをコンパクトにかつ簡便に実装することができるとともに、その集積回路チップの入出力信号を光信号として高速に伝送することができる。
【００１２】
また、本発明のチップ間光インターコネクション回路は、前記集積回路チップに取り付けられた微小タイル状素子が前記光導波路と重なるように配置されていることが好ましい。
本発明によれば、例えば、集積回路チップに発光機能を有する微小タイル状素子を取り付け、その微小タイル状素子の下側に光導波路を配置することで微小タイル状素子からの放射光を光導波路内に入射させることができる。また、本発明によれば例えば、光導波路を伝播した光を光導波路の所望位置から放射する構成として、その所望位置の上側に受光機能を有する微小タイル状素子を配置することで、光導波路を伝播した光信号を微小タイル状素子が検出することができる。そこで、本発明によれば、信号伝達速度を高速化することができ、さらにコンパクト化することができるチップ間光インターコネクション回路を提供することができる。
【００１３】
また、本発明のチップ間光インターコネクション回路は、前記基板上に、ボンディングパッドが設けられており、前記集積回路チップは、前記ボンディングパッドにフリップチップ実装されていることが好ましい。
本発明によれば、基板上の設けたボンディングパッドに集積回路チップを機械的及び電気的に接続することができる。そこで、本発明によれば、集積回路チップと基板間又は集積回路チップ間において、ボンディングパッドを介して電気信号などを送受信することができるとともに、光信号を送受信することもできる。
【００１４】
また、本発明のチップ間光インターコネクション回路は、前記集積回路チップに設けられている電子回路又は電子素子が前記微小タイル状素子と電気的に接続されていることが好ましい。
本発明によれば、集積回路チップ内の電子回路の電気信号を微小タイル状素子で光信号に変換して、極めて高速に送受信することができる。
【００１５】
また、本発明のチップ間光インターコネクション回路は、前記基板上に、複数の集積回路チップが実装されており、該集積回路チップ間の信号伝送線の少なくとも１つは、前記光導波路であることが好ましい。
本発明によれば、基板上に実装した複数の集積回路チップ同士の間において、光導波路を伝播する光信号を用いて極めて高速にデータ伝送することができる。ここで、複数の集積回路チップ同士間の信号伝送線は、光導波路と導電線が混在したものであってもよい。
【００１６】
また、本発明のチップ間光インターコネクション回路は、前記基板上に、前記微小タイル状素子がそれぞれ複数取り付けられた複数の前記集積回路チップが実装されており、該集積回路チップ間の信号伝送線の少なくとも１つは、前記発光機能を有する微小タイル状素子及び光導波路からなることが好ましい。
本発明によれば、各集積回路チップ毎に設けられた複数の微小タイル状素子と光導波路とを用いて、集積回路チップ間において複数の光信号を並列に送受信することができる。そこで、本発明によれば、さらに信号伝達速度を高速化することができ、さらにコンパクト化することができるチップ間光インターコネクション回路を提供することができる。この発明においても、複数の集積回路チップ同士間の信号伝送線は、光導波路と導電線が混在したものであってもよい。
【００１７】
また、本発明のチップ間光インターコネクション回路は、前記集積回路チップが、前記微小タイル状素子の代わりに、又は前記微小タイル状素子とともに、受光素子を備えていることが好ましい。
本発明によれば、集積回路チップ自体に形成されている受光素子が光導波路から放射された光信号を受信することができるので、簡便に製造することができ、コンパクト化することができるチップ間光インターコネクション回路を提供することができる。
【００１８】
また、本発明のチップ間光インターコネクション回路は、前記光導波路が、少なくとも、前記微小タイル状素子又は前記受光素子の近傍において、光反射機構を備えることが好ましい。
本発明によれば、集積回路チップの微小タイル状素子から放射された光を、光導波路の光反射機構で反射させ、その光導波路に沿った向きに進行させることができる。また、本発明によれば、光導波路を伝播する光を、光導波路の光反射機構で反射させ、集積回路チップの微小タイル状素子又は受光素子に入射させることができる。そこで、本発明によれば、集積回路チップ間などで送受信される光の結合効率を高めることができ、消費電力などを削減することができる。
【００１９】
また、本発明のチップ間光インターコネクション回路は、前記光反射機構が、前記光導波路の底面に配置されているとともに、前記集積回路チップの裏面側に取り付けられた前記微小タイル状素子又は前記受光素子に対向して配置されていることが好ましい。
本発明によれば、集積回路チップの底面に配置された微小タイル状素子から放射された光を、光導波路の底面に配置された光反射機構によりその光導波路に沿った向きに反射させることができる。また、光導波路を伝播する光を、光導波路底面の光反射機構で反射させ、集積回路チップの微小タイル状素子又は受光素子に入射させることができる。そこで、本発明によれば、光導波路を介して集積回路チップ間などで送受信される光の結合効率を高めることができ、消費電力などを削減することができる。
【００２０】
また、本発明のチップ間光インターコネクション回路は、前記光反射機構がグレーティング素子であることが好ましい。
本発明によれば、例えば、断面が鋸歯形状のグレーティング素子を光反射機構として用いることで、簡便に光結合効率の高いチップ間光インターコネクション回路を提供することができる。
【００２１】
また、本発明のチップ間光インターコネクション回路は、前記光反射機構が前記光導波路における少なくとも一部の表面に設けられた反射膜からなり、前記反射膜は、前記微小タイル状素子から放射された光を前記光導波路に入射させるための孔部と、前記光導波路から光を出射させるための孔部とのうち少なくとも一方を有することが好ましい。
本発明によれば、集積回路チップの微小タイル状素子から放射された光は、例えば光導波路の反射膜の孔部を通ってその光導波路に入射し、その光導波路の底面などで反射され、さらに光導波路内において該反射膜で反射されその光導波路を伝播する。そこで、本発明によれば、簡便な構成でありながら光結合効率の高いチップ間光インターコネクション回路を提供することができる。
【００２２】
また、本発明のチップ間光インターコネクション回路は、前記反射膜が前記光導波路の全体に設けられていることが好ましい。
本発明によれば、集積回路チップ間などでの光結合効率をさらに高めながら、外乱光の影響を抑制することができるチップ間光インターコネクション回路を提供することができる。
【００２３】
また、本発明のチップ間光インターコネクション回路は、前記光導波路が、少なくとも、前記微小タイル状素子又は前記受光素子の近傍において、光散乱機構を備えることが好ましい。
本発明によれば、集積回路チップの微小タイル状素子又は受光素子が送受信する光を、光散乱機構によって散乱させて光導波路内を伝播させることができる。そこで、本発明によれば、集積回路チップ間などで送受信される光の結合効率を高めることができ、消費電力などを削減することができる。
【００２４】
また、本発明のチップ間光インターコネクション回路は、前記光散乱機構が、屈折率の異なる粒子又は金属粒子を樹脂に分散させたものからなることが好ましい。
本発明によれば、光結合効率を高める光散乱機構を、簡便に光導波路において構成することができる。
【００２５】
また、本発明のチップ間光インターコネクション回路は、前記光散乱機構がドーム形状をしており、前記光導波路は、前記ドーム形状の光散乱機構を覆うように、透明な光導波路材が形成されたものからなることが好ましい。
本発明によれば、光散乱機構の大きさ及び形状などを制御することが容易となり、集積回路チップ間などにおいて光結合効率を容易に調整することができる。
【００２６】
また、本発明のチップ間光インターコネクション回路は、前記基板がフラットパネルディスプレイの構成要素となるものであり、前記基板上には、少なくとも、前記集積回路チップとしてタイミングコントロール集積回路及びドライバ集積回路がそれぞれ実装されており、前記光導波路は、前記タイミングコントロール集積回路と前記ドライバ集積回路とを結ぶように複数本設けられていることが好ましい。
本発明によれば、フラットパネルディスプレイにおいて、映像信号に基づいて各画素を制御する信号（データ信号、走査信号など）を生成するタイミングコントロール回路と、タイミングコントロール回路から出力された信号を受信し増幅などして各画素を駆動するドライバ集積回路（データ線ドライバ集積回路、走査線ドライバ集積回路）とを、光導波路で接続することができる。したがって本発明にとれば、フラットパネルディスプレイをなす基板上において、タイミングコントロール回路とドライバ回路間のデータ伝送を光信号によって極めて高速化することができる。
また、本発明によれば、発光機能を有する微小タイル状素子を簡易なドライバで駆動することができるので、フラットパネルディスプレイの回路構成をシンプルにすることができ、製造コストを低減することができる。
また、本発明によれば、映像信号などを光信号で伝送することができるので、画面からでる電磁波を大幅に低減することができ、電磁波障害（ＥＭＩ）の発生を大幅に低減することができる。
【００２７】
また、本発明のチップ間光インターコネクション回路は、前記タイミンングコントロール集積回路と前記ドライバ集積回路の少なくとも一方が、集積回路チップとして前記基板にフリップチップ実装されており、該集積回路チップの裏面には、複数の前記微小タイル状素子が取り付けられており、該微小タイル状素子の下側に、前記光導波路の一部が配置されていることが好ましい。
本発明によれば、例えば、基板上に光導波路を形成しておき、その基板上に、複数の微小タイル状素子が裏面に取り付けられたタイミンングコントロール集積回路及びドライバ集積回路をコンパクトにかつ簡便に実装することができる。そこで、本発明によれば、タイミングコントロール回路とドライバ回路間のデータ伝送を光信号によって極めて高速化しながら、コンパクト化及び製造コストの低減化を実現することができる。
【００２８】
本発明の電気光学装置は、前記チップ間光インターコネクション回路を備えたことを特徴とする。
本発明によれば、平面ディスプレイの走査信号及びデータ信号などを前記チップ間光インターコネクション回路によって伝送することで、高速に各画素を駆動制御することができ、平面ディスプレイ装置における画面の大型化、高品位化及びさらなるコンパクト化を実現することができる。
【００２９】
本発明の電子機器は、前記チップ間光インターコネクション回路を備えたことを特徴とする。
本発明によれば、例えば、ＣＰＵ及び記憶回路などを前記集積回路チップとして構成し、各集積回路チップ間などを光導波路で接続することで、従来よりも高速に信号処理することができ、かつコンパクトで高性能な電子機器を安価に提供することができる。
また、本発明によれば、例えば、表示装置にチップ間光インターコネクション回路を適用することで、高品位な画像を表示することができる電子機器を安価に提供することができる。
【００３０】
【発明の実施の形態】
以下、本発明の実施形態に係るチップ間光インターコネクション回路について図面を参照して説明する。
（第１実施形態）
本実施形態に係るチップ間光インターコネクション回路は、基板上に実装された複数の集積回路チップ（ＩＣチップ、ＬＳＩチップなど）相互間を光導波路３０を介して接続するものである。図１は本実施形態に係るチップ間光インターコネクション回路を示す概略斜視図である。図２は図１に示すチップ間光インターコネクション回路の要部断面図である。図３は図２の要部平面図である。
【００３１】
基板１０の上面には、複数のＬＳＩ２０１ｅ，２０１ｆと、複数の光導波路３０が設けられている。ＬＳＩ２０１ｅ，２０１ｆは、集積回路チップからなり、図２に示すように、表面（ＬＳＩ回路形成面）を下にしてフリップチップ実装されている。そして、ＬＳＩ２０１ｅ，２０１ｆの表面（ＬＳＩ回路形成面）には、図２及び図３に示すように、発光機能又は受光機能を有する微小タイル状素子２００が貼り付けられている。この微小タイル状素子２００は、例えば数百μｍ四方以下の面積と数十μｍ以下の厚さをもつものとする。
【００３２】
ＬＳＩ２０１ｅ，２０１ｆへの微小タイル状素子２００の実装は、例えばシリコンウェハからＬＳＩ２０１ｅ，２０１ｆなどをダイシングする前に、各ＬＳＩ２０１ｅ，２０１ｆに微小タイル状素子２００を接着することとしてもよい。微小タイル状素子２００の製造方法及びその実装方法については、後で詳細に説明する。
基板１０としては、ガラスエポキシ基板、セラミック、ガラス、プラスチック、半導体基板、シリコンなど任意のものを適用することができる。
【００３３】
ＬＳＩ２０１ｅ，２０１ｆの表面（ＬＳＩ回路形成面）に貼り付けられた微小タイル状素子２００は、そのＬＳＩ回路と配線２１１を介して電気的に接続されている。ＬＳＩ２０１ｅ，２０１ｆは、基板１０上の所望位置に設けられたボンディングパッド（図示せず）と、凸形状の導電部材であるバンプ２１２とを介して、基板１０上にフリップチップ実装されている。したがって、ＬＳＩ２０１ｅ，２０１ｆは、ボンディングパッド及びバンプ２１２を介して、基板１０に設けられた回路と電気的に接続されている。
【００３４】
また、図３に示すように平面的に見ると、ＬＳＩ２０１ｅ（２０１ｆ）に貼り付けられた微小タイル状素子２００と光導波路３０とが重なるように、微小タイル状素子２００の直下に光導波路３０が配置されている。光導波路３０は、基板１０の表面に形成された光導波路材からなるものである。そして、光導波路３０は、ＬＳＩ２０１ｅの微小タイル状素子２００とＬＳＩ２０１ｆの微小タイル状素子２００とを繋ぐように基板１０上に形成され、ＬＳＩ２０１ｅの微小タイル状素子２００とＬＳＩ２０１ｆの微小タイル状素子２００とを光学的に接続する。光導波路３０をなす光導波路材としては、透明樹脂あるいはゾルゲルガラスを適用することができる。
【００３５】
このような構成により、例えば、ＬＳＩ２０１ｅの出力信号は、配線２１１を介して、ＬＳＩ２０１ｅに貼り付けられた微小タイル状素子２００に送られる。その出力信号は微小タイル状素子２００で光パルス信号に変換される。微小タイル状素子２００から放射された光パルス信号は、微小タイル状素子２００の直下にある光導波路３０に入射し、その光導波路３０を伝播する。光導波路３０を伝播した光パルス信号は、光導波路３０の端部であってＬＳＩ２０１ｆに貼り付けられた微小タイル状素子（図示せず）に入射し、その微小タイル状素子で電気信号に変換され、ＬＳＩ２０１ｆの入力信号となる。
【００３６】
したがって、本実施形態によれば、ＬＳＩ２０１ｅ，２０１ｆに微小タイル状素子２００を貼り付けたことにより、ＬＳＩ２０１ｅ，２０１ｆの外形をほとんど大きくさせずに、ＬＳＩ２０１ｅ，２０１ｆの入出力信号を光信号に変換して極めて高速に伝送することができる。
【００３７】
また、本実施形態によれば、ＬＳＩ２０１ｅ，２０１ｆに貼り付けた微小タイル状素子２００と光導波路３０とが重なるように配置しているので、簡便で極めて製造し易い構成でありながら、極めてコンパクト化することができるチップ間光インターコネクション回路を提供することができる。
【００３８】
本実施形態において、１つの光導波路３０に、受光機能をもつ複数の微小タイル状素子２００を接続して、光バスを形成してもよい。また、例えば複数のＬＳＩ２０１ｅ，２０１ｆで共有されるクロック信号の配信を光導波路３０を用いて行ってもよい。
【００３９】
また、本実施形態において、受光機能をもつ微小タイル状素子２００の代わりに、例えば、ＬＳＩｅ，２０１ｆに形成した受光機能をもつ半導体素子を用いてもよい。ここで、受光機能をもつ半導体素子としては、例えばシリコン−フォトダイオード、シリコン−フォトトランジスタなどが挙げられる。
【００４０】
（第２実施形態）
次に、本発明の第２実施形態に係るチップ間光インターコネクション回路の応用例について図４から図６を参照して説明する。本実施形態は、フラットパネルディスプレイ（ＦＰＤ）のタイミングコントロール回路とドライバ回路とを光導波路３０を用いて接続するものである。図４は本発明の第２実施形態に係るチップ間光インターコネクション回路の応用例を示す回路図である。
【００４１】
フラットパネルディスプレイの構成部材となる基板１０の上面には、タイミングコントロール回路（タイミングコントローラ）２２２と、複数のデータ線ドライバ回路２２３と、複数の走査線ドライバ回路２２４と、画素マトリックス（表示面）２２５が設けられている。基板１０としては、ガラス又はプラスチックなどを適用することができる。
【００４２】
タイミングコントロール回路２２２、データ線ドライバ回路２２３及び走査線ドライバ回路２２４は、それぞれ集積回路チップで構成されており、上記第１実施形態のＬＳＩ２０１ｅ，２０１ｆに該当するものである。したがって、タイミングコントロール回路２２２、データ線ドライバ回路２２３及び走査線ドライバ回路２２４は、それぞれ基板１０上にフリップリップ実装されている。また、タイミングコントロール回路２２２の入力端子には、映像ソース２２１（パーソナルコンピュータ、ビデオ、チューナなど）の出力端子が接続されている。
【００４３】
そして、タイミングコントロール回路２２２とデータ線ドライバ回路２２３を結ぶように、またタイミングコントロール回路２２２と走査線ドライバ回路２２４を結ぶように、複数の光導波路３０が設けられている。ここで、光導波路３０は、データ線ドライバ回路２２３毎に、また走査線ドライバ回路２２４毎に、１本づつ設けられている。
【００４４】
タイミングコントロール回路２２２は、光導波路３０の本数と同じ数、すなわちデータ線ドライバ回路２２３と走査線ドライバ回路２２４の数と同じ数の発光素子を備えている。この発光素子は、タイミングコントロール回路２２２の出力手段となるものであり、上記実施形態の発光機能をもつ微小タイル状素子２００に該当する第１微小タイル状素子２１で構成されている。
【００４５】
第１微小タイル状素子２１は、例えば、ＬＥＤ、ＶＣＳＥＬ（面発光レーザ）又は電界吸収変調器内蔵のＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｆｅｅｄｂａｃｋ）レーザを備えるものとする。発光デバイスとして、ＬＥＤはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Ｍｂｐｓ程度と遅い。これに対してＶＣＳＥＬは、１０Ｇｂｐｓを超える非常に高速な変調が可能であるうえ、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。ＤＦＢレーザは、変調速度は１Ｇｂｐｓ程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板１０の平面と平行な方向、すなわち光導波路３０に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。
【００４６】
各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４は、受光素子を備えている。この受光素子は、データ線ドライバ回路２２３又は走査線ドライバ回路２２４の入力手段となるものであり、上記実施形態の受光機能をもつ微小タイル状素子２００に該当する第２微小タイル状素子２２で構成されているものとする。この第２微小タイル状素子２２は、例えばフォトダイオード又はフォトトランジスタなどを備えるものとする。また、かかる受光素子としては、各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４自体に設けたフォトダイオード又はフォトトランジスタで構成してもよい。
【００４７】
ここで、フォトダイオードとしては、ＰＩＮ型フォトダイオード、ＡＰＤ（アバランシェフォトダイオード）、ＭＳＭ型フォトダイオードを用途に応じて選ぶことができる。ＡＰＤは、光感度、応答周波数ともに高い。ＭＳＭ型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。
【００４８】
また、受光素子からなる第３微小タイル状素子（図示せず）を第１微小タイル状素子２１に重ねるように形成することもできる。こうすれば第１微小タイル状素子２１の発光量を第３微小タイル状素子でモニタし、その値を第１微小タイル状素子２１へフィードバックさせることでＡＰＣ機能を持たせることが可能となり、安定した光データ伝送を実現できる。あるいは第１微小タイル状素子２１そのものにＡＰＣ機能を内蔵させてもよい。また、第２微小タイル状素子２２は、検出した信号を増幅する回路などを備えることが望ましい。こうすることにより、装置をさらに高性能化することができる。
【００４９】
このような構成により、まず、映像ソース２２１から出力された映像信号は、タイミングコントロール回路２２２に入力される。その映像信号は、タイミングコントロール回路２２２において処理され、各第１微小タイル状素子２１によって光パルス信号に変換される。各第１微小タイル状素子２１から放射された光パルス信号は、光導波路３０を伝播し、第２微小タイル状素子２２によって電気信号に変換され、各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４の入力信号となる。この入力信号により、各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４が制御される。
【００５０】
そして、各データ線ドライバ回路２２３からは、画素マトリクス２２５に配置されている複数のデータ線（図示せず）毎に、データ信号が出力される。また、各走査線ドライバ回路２２４からは、画素マトリクス２２５に配置されている複数の走査線（図示せず）毎に、走査信号が出力される。これらの走査信号及びデータ信号により画素マトリクス２２５の各画素が逐次駆動制御され、画素マトリクス２２５において映像が表示される。
【００５１】
なお、画素マトリクス２２５に配置されている走査線及びデータ線は、従来のフラットパネルディスプレイで用いられているように電気配線で構成してもよいが、上記光導波路３０で構成してもよい。この構成とした場合、データ線ドライバ回路２２３及び走査線ドライバ回路２２４の出力部に発光機能をもつ上記第１微小タイル状素子２１を設けるとともに、各走査線及びデータ線から信号を受信する各画素の信号受信手段として、受光機能をもつ上記第２微小タイル状素子２２を設けることが好ましい。
【００５２】
これらにより、本実施形態によれば、フラットパネルディスプレイをなす基板１０上において、タイミングコントロール回路２２２と各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４との間で、光信号によって極めて高速なデータ伝送をすることができる。したがって、本実施形態によれば、フラットパネルディスプレイにおける画面の大型化及び高品位化を促進することができる。
【００５３】
また、本実施形態によれば、発光機能を有する第１微小タイル状素子２１を簡易なドライバで駆動することができるので、フラットパネルディスプレイの回路構成をシンプルにすることができ、製造コストを低減することができる。また、本実施形態によれば、映像信号などを光信号で伝送することができるので、画面（フラットパネルディスプレイ）からでる電磁波を大幅に低減することができ、電磁波障害（ＥＭＩ）の発生を大幅に低減することができる。また、フラットパネルディスプレイにおける金属配線パターンに重ねて光導波路３０を設けることにより、開口率を大きくすることができ、高品質な画像を表示することが可能となる。
【００５４】
次に、本実施形態において、タイミングコントロール回路２２２、データ線ドライバ回路２２３及び走査線ドライバ回路２２４などをなす集積回路チップを基板１０にフリップチップ実装した構成例について説明する。図５はタイミングコントロール回路などがフリップチップ実装された場合の構成例を示す要部断面図である。図６は図５に示す構成例の要部平面図である。
【００５５】
フリップチップＩＣ２３４は、上記タイミングコントロール回路２２２、データ線ドライバ回路２２３又は走査線ドライバ回路２２４に相当する回路であり、基板１０上においてフリップチップ実装された集積回路チップ（ＩＣチップ）である。基板１０上には、ボンディングパッド（図示せず）が設けられている。そのボンディングパッドの上にバンプ２３３が設けられている。そして、バンプ２３３の上にフリップチップＩＣ２３４が設けられている。
【００５６】
フリップチップＩＣ２３４には、図４における発光機能をもつ第１微小タイル状素子２１又は受光機能をもつ第２微小タイル状素子２２に相当する微小タイル状素子２００が複数貼り付けられている。そして、微小タイル状素子２００は、メタル配線２３１によってフリップチップＩＣ２３４内の集積回路と電気的に接続されている。
【００５７】
さらに、図５及び図６に示すように、平面的に見ると、フリップチップＩＣ２３４に貼り付けられた微小タイル状素子２００と光導波路３０とが重なるように、微小タイル状素子２００の直下に光導波路３０が配置されている。
このような構成により、フリップチップＩＣ２３４の出力信号又は入力信号を光信号として、光導波路３０などを介して極めて高速に伝送することができる。
【００５８】
また、図５及び図６に示すように、フリップチップＩＣ２３４の近傍には、メタル配線２３１が複数設けられ、各メタル配線２３１毎に微小タイル状素子２００が設けられ、微小タイル状素子２００毎に光導波路３０が設けられている。このような構成により、光バスを構成することができる。
【００５９】
（第３実施形態）
次に、本発明の第３実施形態に係るチップ間光インターコネクション回路について、図７から図１０を参照して説明する。本実施形態は、光導波路３０について改良したものである。図７は本実施形態に係るチップ間光インターコネクション回路を示す要部断面図である。
【００６０】
光導波路３０は、光反射機構をなすグレーティング素子３２ｄを備えている。グレーティング素子３２ｄは、断面が鋸歯形状となっている。そして、上記実施形態の集積回路チップ（ＩＣチップ）に相当するフリップチップＩＣ２３４には、図２と同様にして発光機能を有する微小タイル状素子２００が貼り付けられている。微小タイル状素子２００は、メタル配線２３１によってフリップチップＩＣ２３４内の集積回路と電気的に接続されている。
【００６１】
グレーティング素子３２ｄは、微小タイル状素子２００に対向するように、光導波路３０の底面に配置されている。このグレーティング素子３２ｄは、タイル状又はシール状部材で構成し、そのタイル状又はシール状部材を基板１０に貼り付けて形成してもよい。また、基板１０に直接グレーティング素子３２ｄを形成してもよい。例えば、基板１０にグレーティング素子３２ｄを形成し、その後、そのグレーティング素子３２ｄの上に光導波路材を形成することで、光導波路３０を設ける。
【００６２】
このような構成により、微小タイル状素子２００から放射された光は、光導波路３０に入射し、グレーティング素子３２ｄで反射される。グレーティング素子３２ｄは、微小タイル状素子２００から放射された光を所望の角度で反射する。この角度は、例えばグレーティング素子３２ｄの反射光の略全てが光導波路３０内を伝播するように、すなわち、かかる反射光が光導波路３０の表面において全反射するように、調節されていることが好ましい。
【００６３】
したがって、本実施形態によれば、フリップチップＩＣ２３４の微小タイル状素子２００から放射された光のほとんど全てを、光導波路３０の伝播光とすることができる。また、図７において、発光機能を有する微小タイル状素子２００の代わりに、受光機能を有する微小タイル状素子２００又は受光素子を設けてもよい。そこで、本実施形態によれば、グレーティング素子３２ｄを用いて、フリップチップＩＣ２３４同士間などで送受信される光の結合効率を高めることができる。
【００６４】
次に、本実施形態の他の例について説明する。図８は本実施形態の他の例に係るチップ間光インターコネクション回路を示す要部断面図である。光導波路３０は、光散乱機構３１ａをなす光散乱粒子を備えている。その他の構成は、図７に示すチップ間光インターコネクション回路と同じである。
【００６５】
光散乱機構３１ａは、フリップチップＩＣ２３４に貼り付けられた微小タイル状素子２００の近傍に設けられている。具体的には光散乱機構３１ａは、光導波路３０の一部を光拡散材に置き換えたものであり、微小タイル状素子２００の直下付近に配置されている。この光拡散材は、例えば樹脂に屈折率の異なる粒子を分散させることで、又は樹脂に金属粒子を分散させることで構成されている。
【００６６】
このような構成により、発光機能を有する微小タイル状素子２００から光導波路３０の長手方向に対して約垂直に放射された光は、光導波路３０の光散乱機構３１ａに入射し、その光散乱機構３１ａで散乱されて光導波路３０に沿って伝播することとなる。
【００６７】
したがって、本実施形態によれば、フリップチップＩＣ２３４の微小タイル状素子２００から放射された光の大部分を、光導波路３０の伝播光とすることができる。また、図８において、発光機能を有する微小タイル状素子２００の代わりに、受光機能を有する微小タイル状素子２００又は受光素子を設けてもよい。そこで、本実施形態によれば、光散乱機構３１ａを用いて、フリップチップＩＣ２３４同士間などで送受信される光の結合効率を高めることができる。
【００６８】
図９は本実施形態に係る光インターコネクション回路の他の例に係る概略側面図である。本光インターコネクション回路の光散乱機構３１ａ’は、樹脂に屈折率の異なる粒子を分散させたもの又は樹脂に金属粒子を分散させたものを、ドーム状に形成したものである。このドーム状の光散乱機構３１ａ’は基板１０上に設けられており、その光散乱機構３１ａ’を覆うように光導波路３０が形成されている。その他の構成は、図８に示すチップ間光インターコネクション回路と同じである。
【００６９】
この光散乱機構３１ａ’は、その大きさ及び形状などが制御しやすいので、光導波路３０と微小タイル状素子２００又は受光素子との光結合効率の容易な調整が可能となる。
【００７０】
次に、本実施形態の他の例について説明する。図１０は本実施形態の他の例に係るチップ間光インターコネクション回路を示し、（ａ）は要部側面図であり、（ｂ）は要部断面図である。光導波路３０は、光反射機構３２ｆを備えている。その他の構成は図７に示すチップ間光インターコネクション回路と同じである。
【００７１】
光反射機構３２ｆは、光導波路３０の一部の表面に設けられた反射膜で構成されている。また、光反射機構３２ｆは、光導波路３０における微小タイル状素子２００の近傍に設けられている。そして、光反射機構３２ｆの反射膜には、微小タイル状素子２００から放射された光を光導波路３０に入射させるための孔部が形成されている。
【００７２】
光反射機構３２ｆをなす反射膜は、金属微粒子を含む塗膜を光導波路３０の表面にコーディングすることで形成してもよい。この金属微粒子としては、例えば銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛などの微粒子とする。
【００７３】
このような構成により、微小タイル状素子２００から放射された光は、光反射機構３２ｆの孔部を通って光導波路３０内に入射する。この入射光は光導波路３０の底面（基板１０の表面）で反射し、次いで光反射機構３２ｆの反射膜で全反射され光導波路３０内を伝播する。
【００７４】
したがって、本実施形態によれば、フリップチップＩＣ２３４の微小タイル状素子２００から放射された光の大部分を、光導波路３０の伝播光とすることができる。また、図１０において、発光機能を有する微小タイル状素子２００の代わりに、受光機能を有する微小タイル状素子２００又は受光素子を設けてもよい。そこで、本実施形態によれば、光反射機構３２ｆを用いて、フリップチップＩＣ２３４同士間などで送受信される光の結合効率を高めることができる。
【００７５】
本実施形態において、光反射機構３２ｆは、光導波路３０の全体に設けてもよい。このようにすることで、集積回路チップ間などの光結合効率をさらに高めながら、外乱光の影響を抑制することができる。そこで、複数の微小タイル状素子２００を極めて接近させて配置し、各微小タイル状素子２００毎に光導波路３０を配置しても、各光導波路３０において光信号が混入することを防止することができる。
【００７６】
本実施形態において、図７から図１０に示す光反射機構及び光散乱機構を互いに組み合わせることにより、光結合効率をさらに高めることができ、通信の信頼性さらに高めることができる。
【００７７】
また、上記第１から第３実施形態において、基板上１０で１つの光導波路３０に複数の発光機能を有する微小タイル状素子２００を光学的に接続し、その各微小タイル状素子２００が該微小タイル状素子毎に少なくとも２種類の波長の異なる光を光導波路３０に放射する構成としてもよい。この場合、当該光導波路３０に、異なる波長選択機能を備える複数の受光素子又は受光機能を有する微小タイル状素子２００を光学的に接続することが好ましい。このような構成とすれば、１つの光導波路３０で複数種類の光信号を同時に伝送することができるので、信号伝送速度をさらに高速化することができ、さらにコンパクトな信号伝送手段を提供することができる。
【００７８】
さらにまた、上記第１から第３実施形態のチップ間光インターコネクション回路と、基板１０に設けたＬＳＩ２０１ｅ，２０１ｆ以外の回路とを光導波路３０を介して光学的に接続してもよい。すなわち、基板１０の所望位置に上記微小タイル状素子２００，２１，２２を設け、この微小タイル状素子２００，２１，２２と上記第１から第３実施形態の光導波路３０とを光学的に接続する。そして、該微小タイル状素子２００，２１，２２と基板１０に設けたＬＳＩ２０１ｅ，２０１ｆ以外の回路とを電気的に接続する。
【００７９】
このようにすることにより、ＬＳＩ２０１ｅ，２０１ｆ同士間において光信号により高速伝送することができるのみならず、ＬＳＩ２０１ｅ，２０１ｆと基板１０に設けた回路間においても光信号により高速伝送することができる。
【００８０】
ここで基板１０における光導波路３０と微小タイル状素子２００，２１，２２との光学的接続は、特願２００２−２８９０７７号に記載されている光インターコネクション回路を適用することができる。この光インターコネクション回路は、ＬＳＩ２０１ｅ，２０１ｆに形成してもよい。また、ＬＳＩ２０１ｅ，２０１ｆに形成した該光インターコネクション回路と、上記第１から第３実施形態の光導波路３０とを光学的に接続してもよい。
【００８１】
（製造方法）
次に、上記実施形態に係る光インターコネクション回路における光導波路３０の製造方法について、図１１から図１４を参照して説明する。図１１は光導波路３０の製造方法を示す模式側面図である。
【００８２】
先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１１（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面の全体に、液状の光硬化樹脂３０ｃをコーティングする。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。
【００８３】
次いで液状の光硬化樹脂３０ｃに対して、所望パターンのマスクを介して紫外線（ＵＶ）を照射する。これにより、液状の光硬化樹脂３０ｃにおける所望領域だけが硬化しパターニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図１１（ｂ）に示すように、硬化された光導波路材からなる光導波路３０ｄが形成される。
【００８４】
図１２は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１２（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に樹脂３０ｅをコーティングして硬化させる。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。次いで、樹脂３０ｅにおける所望領域にレジストマスク４１を形成する。このレジストマスク４１の形成領域は光導波路３０を形成する領域と同じである。
【００８５】
次いで、図１２（ｂ）に示すように、レジストマスク４１の上から基板１０全体についてドライエッチング又はウエットエッチングを施し、レジストマスク４１の下以外にある樹脂ｅを除去する。このようにフォトリソパターニングして、レジストマスク４１を除去することで、光導波路材からなる光導波路３０ｆが形成される。
【００８６】
図１３は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に、撥液処理を施して撥液表面５１を設ける。
【００８７】
次いで、図１３（ａ）に示すように、撥液表面５１における所望パターン領域に紫外線を照射することなどして、撥液表面５１のなかに所望パターンの親液表面５２を設ける。次いで、図１３（ｂ）に示すように、親液表面５２のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材３０ｇを滴下する。光導波路材３０ｇとしては、透明樹脂又はゾルゲルガラスを用いる。そして、基板１０上に滴下された光導波路材３０ｇを硬化させることで、光導波路材からなる光導波路３０ｈが形成される。
ゾルゲルガラスで光導波路３０ｇを形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどから親液表面５２に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路３０ｈとする。
【００８８】
図１４は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１４（ａ）に示すように、基板１０の上面並びに第１微小タイル状素子及び第２微小タイル状素子の上面であって、光導波路３０を設けようとする領域を被うように、液状の樹脂３０ｉを塗布する。
【００８９】
次いで、光導波路３０のパターン形状５２をもつ型であるスタンパ５１を、基板１０の上方から基板１０の表面に押し付ける。次いで、図１４（ｂ）に示すように、基板１０の表面からスタンパ５１を持ち上げる。これらにより、スタンパ５１を用いたパターン転写法により、基板１０上に所望パターン形状の光導波路材からなる光導波路３０ｊが形成される。
【００９０】
光導波路３０の製造方法は、上記図１１から図１４に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路３０をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路３０をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用いて樹脂などの所望部材を基板１０に塗布する手法を採用してもよい。
【００９１】
（微小タイル状素子の製造方法）
次に、上記第１微小タイル状素子２１及び第２微小タイル状素子２２をなす微小タイル状素子の製造方法について図１５から図２４を参照して説明する。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００９２】
＜第１工程＞
図１５は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１５において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００９３】
＜第２工程＞
図１６は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００９４】
＜第３工程＞
図１７は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００９５】
＜第４工程＞
図１８は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００９６】
＜第５工程＞
図１９は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００９７】
＜第６工程＞
図２０は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００９８】
＜第７工程＞
図２１は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体（図１における基板１０）からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。
【００９９】
＜第８工程＞
図２２は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押しピン１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【０１００】
＜第９工程＞
図２３は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押しピン１８１を透明な材質にしておき、裏押しピン１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押しピン１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【０１０１】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【０１０２】
＜第１１工程＞
図２４は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。
【０１０３】
（応用例）
以下、本発明に係るチップ間光インターコネクション回路の応用例について説明する。
例えば上記実施形態のチップ間光インターコネクション回路をオプトエレクトロニクス集積回路の信号伝送手段として用いる。オプトエレクトロニクス集積回路としては、コンピュータが挙げられる。そして、ＣＰＵをなすＬＳＩチップを基板１０上にフリップチップ実装し、記憶装置などをなすＬＳＩチップも基板１０上にフリップチップ実装する。そして、ＣＰＵをなすＬＳＩチップ内での信号処理は電気信号を用いて行うが、ＣＰＵと記憶装置などの間でデータを伝送するバスに上記実施形態のチップ間光インターコネクション回路を適用する。
【０１０４】
これらにより、本応用例によれば、簡易な構成でありながら、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。また、本応用例によれば、コンピュータシステムなどを大幅に小型化することが可能となる。
【０１０５】
（電子機器）
上記実施形態のチップ間光インターコネクション回路又はフラットパネルディスプレイを備えた電子機器の例について説明する。
図２５は、携帯電話の一例を示した斜視図である。図２５において、符号１０００は上記のチップ間光インターコネクション回路を用いた携帯電話本体を示し、符号１００１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１０６】
図２６は、腕時計型電子機器の一例を示した斜視図である。図２６において、符号１１００は上記のチップ間光インターコネクション回路を用いた時計本体を示し、符号１１０１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１０７】
図２７は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２７において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記のチップ間光インターコネクション回路を用いた情報処理装置本体、符号１２０６は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１０８】
図２５から図２７に示す電子機器は、上記実施形態のチップ間光インターコネクション回路又はフラットパネルディスプレイを備えているので、表示品位に優れ、特に、高速応答で明るい大きな画面の表示部を備えた電子機器を実現することができる。また、上記実施形態のチップ間光インターコネクション回路を用いることによって、従来のものよりも電子機器を高性能化及び小型化することができる。さらにまた、上記実施形態のチップ間光インターコネクション回路を用いることによって、製造コストを従来のものよりも低減することができる。
【０１０９】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る回路の斜視図である。
【図２】同上の回路の要部断面図である。
【図３】同上の回路の要部平面図である。
【図４】本発明の第２実施形態に係る回路の回路図である。
【図５】同上の回路の要部断面図である。
【図６】同上の回路の要部平面図である。
【図７】本発明の第３実施形態に係る回路の要部断面図である。
【図８】同上実施形態の他の例に係る要部断面図である。
【図９】同上実施形態の他の例に係る要部断面図である。
【図１０】同上実施形態の他の例に係る側面図と要部断面図である。
【図１１】本発明の実施形態に係る製造方法を示す模式側面図である。
【図１２】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１３】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１４】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１５】微小タイル状素子の製法の第１工程を示す概略断面図である。
【図１６】同上の製法の第２工程を示す概略断面図である。
【図１７】同上の製法の第３工程を示す概略断面図である。
【図１８】同上の製造方法の第４工程を示す概略断面図である。
【図１９】同上の製造方法の第５工程を示す概略断面図である。
【図２０】同上の製造方法の第６工程を示す概略断面図である。
【図２１】同上の製造方法の第７工程を示す概略断面図である。
【図２２】同上の製造方法の第８工程を示す概略断面図である。
【図２３】同上の製造方法の第９工程を示す概略断面図である。
【図２４】同上の製造方法の第１１工程を示す概略断面図である。
【図２５】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２６】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２７】本実施形態の回路を備えた電子機器の一例を示す図である。
【符号の説明】
１０…基板、２１…第１微小タイル状素子、２２…第２微小タイル状素子、３０…光導波路、３１ａ，３１ａ’…光散乱機構、３２ｄ…グレーティング素子、３２ｆ…光反射機構、２００…微小タイル状素子、２０１ｅ，２０１ｆ…ＬＳＩ、２１１…配線、２１２，２３３…バンプ、２２１…映像ソース、２２２…タイミングコントロール回路（タイミングコントローラ）、２２３…データ線ドライバ回路、２２４…走査線ドライバ回路、２２５…画素マトリクス、２３１…メタル配線、２３４…フリップチップＩＣ
【図１】
2004170684.tif 000003
【図２】
2004170684.tif 000004
【図３】
2004170684.tif 000005
【図４】
2004170684.tif 000006
【図５】
2004170684.tif 000007
【図６】
2004170684.tif 000008
【図７】
2004170684.tif 000009
【図８】
2004170684.tif 000010
【図９】
2004170684.tif 000011
【図１０】
2004170684.tif 000012
【図１１】
2004170684.tif 000013
【図１２】
2004170684.tif 000014
【図１３】
2004170684.tif 000015
【図１４】
2004170684.tif 000016
【図１５】
2004170684.tif 000017
【図１６】
2004170684.tif 000018
【図１７】
2004170684.tif 000019
【図１８】
2004170684.tif 000020
【図１９】
2004170684.tif 000021
【図２０】
2004170684.tif 000022
【図２１】
2004170684.tif 000023
【図２２】
2004170684.tif 000024
【図２３】
2004170684.tif 000025
【図２４】
2004170684.tif 000026
【図２５】
2004170684.tif 000027
【図２６】
2004170684.tif 000028
【図２７】
2004170684.tif 000029