(57)【要約】【課題】複数設けられたトランジスタの接地インダクタンスを個別に調整することができ、また、各トランジスタの接地側を介したアイソレーション特性が向上した半導体チップおよび高周波増幅器を提供する。【解決手段】半導体基板１２と、半導体基板１２に形成された複数のトランジスタ１３〜１５と、半導体基板１２を厚み方向に貫通するビアホール１６と、半導体基板１２のトランジスタ１３〜１５が形成された面と反対の面に設けられて、互いに電気的に分離された複数の接地用金属パターン１７〜１８とを備え、複数のトランジスタ１３〜１５の接地用端子であるエミッタから引き出されたエミッタ電極１３ｃ，１４ｃ１５ｃが、ビアホール１６を介して、互いに異なる接地用金属パターン１７〜１９に電気的に接続されている。【選択図】  図２
2004193685.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成された、接地用端子を含む複数のトランジスタと、
前記半導体基板に形成されたワイヤボンディング用パッドと、
前記半導体基板を厚み方向に貫通するビアホールと、
前記半導体基板の前記トランジスタが形成された面と反対の面に設けられた接地用金属層とを含む半導体チップであって、
前記複数のトランジスタには、前記接地用端子が前記ビアホールを介して前記接地用金属層と電気的に接続された第一のトランジスタと、前記接地用端子が前記ワイヤボンディング用パッドと電気的に接続された第二のトランジスタとが含まれることを特徴とする半導体チップ。
【請求項２】
前記第一のトランジスタが複数であり、
前記接地用金属層は、互いに電気的に分離された複数の接地用金属パターンからなり、
前記複数の第一のトランジスタには、前記接地用端子が互いに異なる接地用金属パターンに電気的に接続された少なくとも二つのトランジスタが含まれる請求項１に記載の半導体チップ。
【請求項３】
半導体基板と、
前記半導体基板に形成された、接地用端子を含む複数のトランジスタと、
前記半導体基板を厚み方向に貫通するビアホールと、
前記半導体基板の前記トランジスタが形成された面と反対の面に設けられて、互いに電気的に分離された複数の接地用金属パターンとを含む半導体チップであって、
前記複数のトランジスタには、前記接地用端子が前記ビアホールを介して互いに異なる接地用金属パターンに電気的に接続された少なくとも二つのトランジスタが含まれることを特徴とする半導体チップ。
【請求項４】
接地用端子を含む複数のトランジスタが設けられた半導体チップが回路基板上に実装された高周波増幅器であって、
前記回路基板は、前記半導体チップが実装された面に形成されて互いに電気的に分離された複数の半導体チップ実装用金属パターンと、前記面と反対の面に形成された接地電極と、前記半導体チップ実装用金属パターンと前記接地電極とを電気的に接続するビアホールとを含み、
前記複数のトランジスタには、前記接地用端子が互いに異なる半導体チップ実装用金属パターンに電気的に接続された少なくとも二つのトランジスタが含まれることを特徴とする高周波増幅器。
【請求項５】
請求項４に記載の高周波増幅器であって、
前記半導体チップが請求項１に記載の半導体チップであり、
前記回路基板の半導体チップ実装用金属パターンには、ワイヤレスボンディングに用いられる第一の金属パターンと、ワイヤボンディングに用いられる第二の金属パターンとが含まれており、
前記第一のトランジスタの接地用端子と前記第一の金属パターン、前記第二のトランジスタの接地用端子と前記第二の金属パターンが、それぞれ電気的に接続されている高周波増幅器。
【請求項６】
請求項４に記載の高周波増幅器であって、
前記半導体チップが請求項３に記載の半導体チップであり、
前記半導体チップの複数の接地用金属パターンには、前記回路基板の互いに異なる半導体チップ実装用金属パターンと電気的に接続された少なくとも二つの接地用金属パターンが含まれる高周波増幅器。
【請求項７】
前記半導体チップは、前記回路基板の半導体チップ実装用金属パターンが形成された面にフリップチップ実装されている請求項４に記載の高周波増幅器。
【請求項８】
前記半導体チップが、前記複数のトランジスタが設けられた面を前記回路基板に対向させて実装され、
前記半導体チップには、前記複数のトランジスタが設けられた面に、前記接地用端子からそれぞれ引き出された接地用端子電極が形成されており、
前記複数の半導体チップ実装用金属パターンには、前記接地用端子電極と対応する位置に設けられ、対応する接地用端子電極と電気的に接続された接地用端子接続用金属パターンが含まれる請求項４に記載の高周波増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のトランジスタが集積された半導体チップと、この半導体チップを用いた高周波増幅器に関するものである。
【０００２】
【従来の技術】
携帯電話等の無線通信用に用いられる高周波増幅器には、複数の高周波増幅用の化合物半導体トランジスタが多段（通常は２，３段）に接続されて用いられている。近年は、小型化のために、これら多段に設けられたトランジスタを一つの半導体基板上に集積した半導体チップを作製し、この半導体チップをセラミック等の誘電体からなる回路基板上に実装することにより、高周波増幅器を作製している。
【０００３】
上記のような高周波増幅器において、半導体チップに設けられたトランジスタの接地用端子（バイポーラトランジスタのエミッタやＦＥＴ（Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のソース）の接地には、例えば次のような構成が用いられる。なお、便宜上、本明細書においては、半導体チップにおいてトランジスタが形成されている面を表面、その反対面を裏面という。また、同様の理由から、回路基板において半導体チップが実装される面を表面、その反対面を裏面という。
【０００４】
まず、第一の構成例について、図６を用いて説明する。図６（ａ）にその表面を示す半導体チップ１２１は、ＧａＡｓからなる高抵抗の半導体基板１２２上に、エミッタサイズが互いに異なる前段バイポーラトランジスタ１２３、中段バイポーラトランジスタ１２４、および後段バイポーラトランジスタ１２５が設けられた構成である。ベース電極１２３ａ，１２４ａ，１２５ａ、コレクタ電極１２３ｂ，１２４ｂ，１２５ｂ、およびエミッタ電極１２３ｃ，１２４ｃ，１２５ｃは、バイポーラトランジスタ１２３，１２４，１２５のベース、コレクタ、またはエミッタからそれぞれ引き出された電極であり、ワイヤボンディング用パッドとして機能する。図６（ｂ）は、半導体チップ１２１が回路基板１３１上に実装された高周波増幅器の平面図である。なお、簡略化のため、ストリップライン、コンデンサ、および抵抗等のチップ部品等からなる整合回路やバイアス回路等は省略している。回路基板１３１の表面には、半導体チップ１２１の各トランジスタのエミッタ電極１２３ｃ，１２４ｃ，１２５ｃと接続されるワイヤボンディング用パッド１３２，１３３，１３４が設けられている。ワイヤボンディング用パッド１３２，１３３，１３４は、接続されるトランジスタごとに電気的に分離されており、対応するトランジスタのエミッタ電極１２３ｃ，１２４ｃ，１２５ｃとワイヤ１３５にて電気的に接続されている。また、１３８は、ワイヤボンディング用パッド１３２，１３３，１３４と裏面の接地電極（図示せず）との接続に用いられるビアホールである。図６（ｃ）は、図６（ｂ）のＦ−Ｆ矢視断面図である。図６（ｃ）に示すように、回路基板１３１は、セラミック等からなる複数の誘電体層１３６を含み、さらに内部に内部金属層１３７を含んでいる。ワイヤボンディング用パッド１３４（図示されていないが、ボンディング用パッド１３２，１３３も同様）は、それぞれビアホール１３８により、内部金属層１３７を介して裏面に設けられた接地電極１３９と接続されている。この構成の場合、各トランジスタのエミッタの電位は、他のトランジスタのエミッタの電位の影響を受けない（例えば、特許文献１参照。）。
【０００５】
次に、第二の構成例について、図７および図８を用いて説明する。図７に、バイポーラトランジスタの接地用端子であるエミッタが、ビアホールを介して裏面に設けられた接地用金属層と電気的に接続された半導体チップ１０１が示されている。図７（ａ）は半導体チップ１０１の表面図、図７（ｂ）は半導体チップ１０１の側面図、図７（ｃ）は半導体チップ１０１の裏面図である。なお、図７（ｂ）に示す側面図は、図７（ａ）において半導体チップ１０１をＸ方向から見た図である。半導体チップ１０１は、ＧａＡｓからなる高抵抗の半導体基板１０２上に、エミッタサイズが互いに異なる前段バイポーラトランジスタ１０３、中段バイポーラトランジスタ１０４、および後段バイポーラトランジスタ１０５が設けられた構成である。ベース電極１０３ａ，１０４ａ，１０５ａおよびコレクタ電極１０３ｂ，１０４ｂ，１０５ｂは、バイポーラトランジスタ１０３，１０４，１０５のベースまたはコレクタからそれぞれ引き出された電極であり、ワイヤボンディングに用いられる。各バイポーラトランジスタ１０３，１０４，１０５のエミッタから引き出されたエミッタ電極１０３ｃ，１０４ｃ，１０５ｃは、半導体基板１０２を貫通するビアホール１０６を介して、裏面に設けられた接地用金属層１０７と電気的に接続されている。
【０００６】
図７（ｄ）は、半導体チップ１０１の等価回路図である。この場合、エミッタ電極１０３ｃ，１０４ｃ，１０５ｃと接地用金属層１０７との間にそれぞれ存在するインダクタンス（エミッタ下のインダクタンス）ＬＣ１，ＬＣ２，ＬＣ３は、チップ厚と、それぞれのエミッタ電極１０３ｃ，１０４ｃ，１０５ｃから引き出されるビアホール１０６の数および直径等とにより決定される。全てのビアホール１０６は裏面の接地用金属層１０７に接続されており、この半導体チップ１０１の等価回路図は、エミッタ下のインダクタンスＬＣ１，ＬＣ２，ＬＣ３を共通に束ねた回路で表現できる。
【０００７】
以上のような半導体チップ１０１を回路基板に実装することにより、高周波増幅器を形成できる。図８（ａ）（ｂ）に、半導体チップ１０１やその他の電子部品が実装される高周波増幅器の回路基板の一例が示されている。図８（ａ）は、回路基板１１１の表面図であり、図８（ｂ）は図８（ａ）のＧ−Ｇ矢視断面図である。図８（ｂ）に示すように、回路基板１１１は複数の誘電体層１１４が積層された構成であり、内部に二層の内部金属層１１５を含んでいる。さらに、回路基板１１１の表面には半導体チップ実装用金属パターン１１２が設けられており、裏面には接地電極１１６が設けられている。半導体チップ実装用金属パターン１１２は、ビアホール１１３により内部金属層１１５と電気的に接続されている。内部金属層１１５は、さらに、裏面の接地電極１１６とビアホール１１３により電気的に接続されている。このように半導体チップ実装用金属パターン１１２と接地電極１１６とをビアホール１１３を用いて接続することにより、半導体チップ実装用金属パターン１１２と接地電極１１６との間に存在するインダクタンスを低減でき、さらに放熱性も確保できる。
【０００８】
図８（ｃ）は、図７（ａ）〜（ｃ）の半導体チップ１０１を図８（ａ）（ｂ）の回路基板１１１上に実装した高周波増幅器の斜視図である。なお、簡略化のため、ストリップライン、コンデンサ、および抵抗等のチップ部品等からなる整合回路、バイアス回路等は省略している。図８（ｄ）は、この高周波増幅器の等価回路図である。半導体チップ１０１に設けられた各トランジスタのエミッタ下のインダクタンスＬＣ１，ＬＣ２，ＬＣ３は半導体チップ１０１裏面の接地用金属層により束ねられ、回路基板１１１の半導体チップ実装用金属パターン１１２と接地電極１１５との間のインダクタンスＬＳに接続された形となる。
【０００９】
以上のように、第二の構成例の高周波増幅器は、半導体チップの表面に設けられたトランジスタの接地用端子をビアホールにより半導体チップ裏面の接地用金属層と電気的に接続し、この接地用金属層と回路基板の表面に形成された半導体チップ実装用金属パターンとを直接接続する構成である。さらに、回路基板の表面に設けられた半導体チップ実装用金属パターンと裏面に設けられた接地電極とは、ビアホールにより電気的に接続されている。この構成においては、トランジスタの接地用端子と回路基板との電気的接続にワイヤを用いないので、接地用端子と回路基板との間に存在するインダクタンスを低減することができ、利得が向上する。さらに、半導体チップに設けられたビアホールを介して効果的に放熱されるので、トランジスタの温度上昇を抑制できる（例えば、特許文献２参照）。
【００１０】
【特許文献１】
特開平１０−０９２９７４号公報（第３−４頁、第１−３図）
【００１１】
【特許文献２】
特開２０００−２６０７８４号公報（第１２−１３頁、第１３−１４図）
【００１２】
【発明が解決しようとする課題】
しかしながら、上記第一の構成例の場合、各トランジスタの接地用端子と回路基板との電気的接続にワイヤが用いられるので、実装面積の増加、ワイヤ長によるインダクタンス増加に起因する利得の減少が問題となる。
【００１３】
また、上記第二の構成例の場合、全てのトランジスタの接地用端子下のインダクタンスが半導体チップ裏面の接地用金属層により短絡されるので、回路基板側のインダクタンスが、全てのトランジスタの接地用端子に対して共通に影響する。接地インダクタンス（基準グランド電位とトランジスタの接地用端子の電位との間に存在するインダクタンス）は、半導体チップにおける接地用端子下のインダクタンスと回路基板側のインダクタンスとにより決定されるので、この構成の場合、トランジスタごとに接地インダクタンスを制御することができない。従って、雑音指数（ＮＦ）や相互変調波歪み等の各種特性を改善するために、トランジスタごとに接地インダクタンスを設定することができないという問題がある。さらに、全てのトランジスタの接地用端子が同一の接地用金属層に共通接続しているため、トランジスタの接地用端子の電位が他のトランジスタの接地用端子の電位に影響を受けてしまう。つまり、トランジスタの接地用端子間での帰還が生じ、接地インダクタンスがある程度大きいと帰還量が安定条件の範囲を超えて発振するので、良好な安定性が得られないという問題がある。
【００１４】
【課題を解決するための手段】
本発明の第一の半導体チップは、半導体基板と、前記半導体基板に形成された、接地用端子を含む複数のトランジスタと、前記半導体基板に形成されたワイヤボンディング用パッドと、前記半導体基板を厚み方向に貫通するビアホールと、前記半導体基板の前記トランジスタが形成された面と反対の面に設けられた接地用金属層とを含む半導体チップであって、前記複数のトランジスタには、前記接地用端子が前記ビアホールを介して前記接地用金属層と電気的に接続された第一のトランジスタと、前記接地用端子が前記ワイヤボンディング用パッドと電気的に接続された第二のトランジスタとが含まれることを特徴としている。
【００１５】
また、本発明の第二の半導体チップは、半導体基板と、前記半導体基板に形成された、接地用端子を含む複数のトランジスタと、前記半導体基板を厚み方向に貫通するビアホールと、前記半導体基板の前記トランジスタが形成された面と反対の面に設けられて、互いに電気的に分離された複数の接地用金属パターンとを含む半導体チップであって、前記複数のトランジスタには、前記接地用端子が前記ビアホールを介して互いに異なる接地用金属パターンに電気的に接続された少なくとも二つのトランジスタが含まれることを特徴としている。
【００１６】
本発明の高周波増幅器は、接地用端子を含む複数のトランジスタが設けられた半導体チップが回路基板上に実装された高周波増幅器であって、前記回路基板は、前記半導体チップが実装された面に形成されて互いに電気的に分離された複数の半導体チップ実装用金属パターンと、前記面と反対の面に形成された接地電極と、前記半導体チップ実装用金属パターンと前記接地電極とを電気的に接続するビアホールとを含み、前記複数のトランジスタには、前記接地用端子が互いに異なる半導体チップ実装用金属パターンに電気的に接続された少なくとも二つのトランジスタが含まれることを特徴としている。
【００１７】
【発明の実施の形態】
本発明の第一の半導体チップにおいて、第一のトランジスタはその接地用端子がビアホールを介して裏面の接地用金属層に電気的に接続されており、第二のトランジスタはその接地用端子がワイヤボンディング用パッドに電気的に接続されているので、第一のトランジスタの接地用端子にかかるインダクタンスと第二のトランジスタの接地用端子にかかるインダクタンスとを、別個に制御できる。さらに、回路基板に実装する際に全てのトランジスタの接地用端子と回路基板とをワイヤを用いて電気的に接続する構成と比較して、実装面積の低減が図れる。また、この第一の半導体チップが複数である場合、接地用金属層が互いに電気的に分離された複数の接地用金属パターンからなり、複数の第一のトランジスタには、接地用端子が互いに異なる接地用金属パターンに電気的に接続された少なくとも二つのトランジスタが含まれることが好ましい。第一のトランジスタにおいても、接地用端子にかかるインダクタンスを個別に制御でき、さらに、接地用端子が他の接地用端子と電気的に分離されて互いに電位の影響を受けないので、安定性が良好となるからである。
【００１８】
また、本発明の第二の半導体チップにおいては、ビアホールを介して互いに異なる（電気的に分離された）接地用金属パターンに接続されたトランジスタが少なくとも二つ含まれるので、そのようなトランジスタについては、接地用端子にかかるインダクタンスをトランジスタごとに制御できる。また、トランジスタの接地用端子と接地用金属層との接続にビアホールを用いるので、接地用端子下のインダクタンスを小さく設定することができ、利得の向上につながる。さらに、回路基板に実装する際の実装面積も低減できる。
【００１９】
次に、本発明の高周波増幅器について説明する。本発明の高周波増幅器によれば、接地インダクタンスの低減による利得の向上が得られ、さらに、トランジスタの接地インダクタンスの制御が可能となり、良好な特性が得られる。
【００２０】
本発明の高周波増幅器では、半導体チップが本発明の第一の半導体チップであり、回路基板の半導体チップ実装用金属パターンには、ワイヤレスボンディングに用いられる第一の金属パターンと、ワイヤボンディングに用いられる第二の金属パターンとが含まれており、第一のトランジスタの接地用端子と第一の金属パターン、第二のトランジスタの接地用端子と第二の金属パターンが、それぞれ電気的に接続されることが好ましい。この構成では、接地用端子がビアホールを介してワイヤレスで回路基板と電気的に接続される第一のトランジスタと、接地用端子がワイヤボンディングにて回路基板と電気的に接続される第二のトランジスタとが含まれるので、接地インダクタンス設計の自由度が得られる。
【００２１】
また、本発明の高周波増幅器では、半導体チップが本発明の第二の半導体チップであり、半導体チップの複数の接地用金属パターンには、互いに異なる半導体チップ実装用金属パターンと電気的に接続された少なくとも二つの接地用金属パターンが含まれることが好ましい。この構成では、各トランジスタの接地インダクタンスを制御でき、さらに、各トランジスタの接地用端子と回路基板の半導体実装用金属パターンとの接続にワイヤを用いないので、接地インダクタンスを小さく設定することもできる。
【００２２】
また、本発明の高周波増幅器では、半導体チップは、回路基板の半導体チップ実装用金属パターンが形成された面にフリップチップ実装されていてもよい。この構成では、複数のトランジスタにおいて、接地インダクタンスを個別に制御できる。さらに、各トランジスタの接地用端子と回路基板の半導体実装用金属パターンとの接続にワイヤを用いないので、接地インダクタンスを小さく設定することも可能となる。
【００２３】
また、本発明の高周波増幅器では、半導体チップが、複数のトランジスタが設けられた面を回路基板に対向させて実装され、半導体チップには、複数のトランジスタが設けられた面に、接地用端子からそれぞれ引き出された接地用端子電極が形成され、複数の半導体チップ実装用金属パターンには、接地用端子電極と対応する位置に設けられ、対応する接地用端子電極と電気的に接続された接地用端子接続用金属パターンが含まれていてもよい。この構成では、複数のトランジスタにおいて、接地インダクタンスを個別に制御できる。さらに、各トランジスタの接地用端子と回路基板の半導体実装用金属パターンとの接続にワイヤを用いないので、接地インダクタンスを小さく設定することも可能となる。
【００２４】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２５】
（実施の形態１）
本発明の半導体チップの一実施形態について以下に説明する。
【００２６】
図１は、本実施の形態の半導体チップを示しており、図１（ａ）は半導体チップ１の表面図、図１（ｂ）は半導体チップ１の側面図、図１（ｃ）は半導体チップ１の裏面図である。なお、図１（ｂ）に示す側面図は、図１（ａ）において半導体チップ１をＸ方向から見た図である。
【００２７】
半導体チップ１には、例えばＧａＡｓからなる高抵抗の半導体基板２上に、エミッタサイズが互いに異なる前段バイポーラトランジスタ３、中段バイポーラトランジスタ４、および後段バイポーラトランジスタ５が設けられている。ベース電極３ａ，４ａ，５ａおよびコレクタ電極３ｂ，４ｂ，５ｂは、バイポーラトランジスタ３，４，５のベースおよびコレクタからそれぞれ引き出されたワイヤボンディング用パッドとして用いられる。前段バイポーラトランジスタ３および中段バイポーラトランジスタ４の接地用端子であるエミッタから引き出されたエミッタ電極３ｃ，４ｃは、半導体基板２を貫通するビアホール６により、裏面に設けられた接地用金属層７と電気的に接続されている。また、後段バイポーラトランジスタ５の接地用端子であるエミッタから引き出されたエミッタ電極５ｃは、ワイヤボンディング用パッドとして用いられる。すなわち、後段バイポーラトランジスタ５のエミッタ電極５ｃは裏面の接地用金属層７と電気的に接続されておらず、前段バイポーラトランジスタ３のエミッタ電極３ｃおよび中段バイポーラトランジスタ４のエミッタ電極４ｃと電気的に分離されている。このように、半導体チップ１に設けられる複数のトランジスタには、接地用端子がビアホール６を介して裏面の接地用金属層７と電気的に接続されるトランジスタ（第一のトランジスタ）と、接地用端子がワイヤボンディング用パッドに電気的に接続されるトランジスタ（第二のトランジスタ）とが含まれる。
【００２８】
半導体チップ１を携帯電話等の無線通信用の高周波増幅器に用いる場合は数ワット程度の出力電力を扱い、放熱性が重要視される。従って、半導体チップ１を薄く形成する必要があり、チップ厚は約１００μｍ以下が望ましい。
【００２９】
図１（ｄ）には、半導体チップ１の等価回路図が示されている。この等価回路図に示すように、前段バイポーラトランジスタ３および中段バイポーラトランジスタ４のエミッタ電極３ｃ，４ｃと接地用金属層７との間に存在するインダクタンス（エミッタ下のインダクタンス）ＬＣ１，ＬＣ２は、ビアホール６により設定される。一方、後段バイポーラトランジスタ５のエミッタ電極５ｃはビアホール６と接続していないので、エミッタ下のインダクタンスは０である。例えば、半導体チップ１の厚みが１００μｍ、ビアホール６の直径が１００μｍの場合、ビアホール６の一つ当たりのインダクタンスは約０．１ｎＨとなる。前段バイポーラトランジスタ３および中段バイポーラトランジスタ４のエミッタ電極３ｃ，４ｃと電気的に接続されているビアホール６の数はそれぞれ二つである。従って、この場合、エミッタ下のインダクタンスＬＣ１＝ＬＣ２＝０．０５ｎＨとなる。
【００３０】
以上の構成により、半導体チップ１は、前段バイポーラトランジスタ３および中段バイポーラトランジスタ４のエミッタにかかるインダクタンスと、後段バイポーラトランジスタ５のエミッタにかかるインダクタンスとを、別個に設定できる。また、前段バイポーラトランジスタ３および中段バイポーラトランジスタ４のエミッタにかかるインダクタンスはビアホール６により設定されるので、ワイヤボンディングの場合よりも小さくなる。従って、利得の向上につながる。一方、回路基板に実装する際、後段バイポーラトランジスタ５のエミッタは、回路基板とワイヤボンディングにて電気的に接続され、他のバイポーラトランジスタ３，４のエミッタと電気的に分離されるので、他のバイポーラトランジスタ３，４のエミッタ電位の影響を抑制できる。本構成によれば、トランジスタのエミッタに接続されるインダクタンスの設計の自由度が得られる。
【００３１】
なお、本実施の形態では、後段バイポーラトランジスタ５のエミッタのみを裏面の接地用金属層７と接続しない構成としたが、さらに前段バイポーラトランジスタ３または中段バイポーラトランジスタ４を接地用金属層７と接続しないの構成としてもよい。また、本実施の形態では、半導体チップ１の裏面全面に接地用金属層７を形成しているが、前段バイポーラトランジスタ３のエミッタ下のインダクタンスＬＣ１と中段バイポーラトランジスタ４のエミッタ下のインダクタンスＬＣ２とが短絡しないように、接地用金属層７を互いに電気的に分離された複数の接地用金属パターンにて形成し、トランジスタごとに異なる接地用金属パターンに接続することも可能である。
【００３２】
（実施の形態２）
本発明の半導体チップの別の実施形態について以下に説明する。図２は、本実施の形態の半導体チップ１１を示しており、図２（ａ）は半導体チップ１１の表面図、図２（ｂ）は半導体チップ１１の側面図、図２（ｃ）は半導体チップ１１の裏面図である。なお、図２（ｂ）に示す側面図は、図２（ａ）において半導体チップ１１をＸ方向から見た図である。
【００３３】
半導体チップ１１には、例えばＧａＡｓからなる高抵抗の半導体基板１２上に、エミッタサイズが互いに異なる前段バイポーラトランジスタ１３、中段バイポーラトランジスタ１４、および後段バイポーラトランジスタ１５が設けられている。ベース電極１３ａ，１４ａ，１５ａおよびコレクタ電極１３ｂ，１４ｂ，１５ｂは、各バイポーラトランジスタ１３，１４，１５のベースおよびコレクタからそれぞれ引き出され、ワイヤボンディング用パッドとして用いられる。各バイポーラトランジスタ１３，１４，１５の接地用端子であるエミッタから引き出されたエミッタ電極１３ｃ，１４ｃ，１５ｃは、半導体基板１２を貫通するビアホール１６により、裏面に設けられた対応する接地用金属パターン１７、１８，１９と電気的に接続されている。接地用金属パターン１７，１８，１９は互いに電気的に分離されており、エミッタ電極１３ｃは接地用金属パターン１７と、エミッタ電極１４ｃは接地用金属パターン１８と、エミッタ電極１５ｃは接地用金属パターン１９と、それぞれ電気的に接続されている。すなわち、各バイポーラトランジスタ１３，１４，１５のエミッタ電極１３ｃ，１４ｃ，１５ｃは、互いに異なる接地用金属パターンに接続されている。
【００３４】
図２（ｄ）には、半導体チップ１１の等価回路図が示されている。この場合、エミッタ電極１３ｃ，１４ｃ，１５ｃと接地用金属パターン１７，１８，１９との間にそれぞれ存在するインダクタンス（エミッタ下のインダクタンス）ＬＣ１，ＬＣ２，ＬＣ３は、実施の形態１でも説明したように、チップ厚、およびそれぞれのエミッタ電極３ｃ，４ｃ，５ｃから引き出されるビアホール１６の数および直径等にて決定される。
【００３５】
以上のように、半導体チップ１１においては、バイポーラトランジスタ１３，１４，１５ごとに、エミッタにかかるインダクタンスを制御できる。また、バイポーラトランジスタ１３，１４，１５のエミッタの電位は互いに影響を及ぼさないので、良好な特性が得られる。さらに、全てのバイポーラトランジスタ１３，１４，１５がビアホール１６と接続されているので、エミッタにかかるインダクタンス値が低減でき、利得の向上につながる。さらに、効果的な放熱も可能となる。
【００３６】
（実施の形態３）
本発明の高周波増幅器の一実施形態について以下に説明する。
【００３７】
本実施の形態の高周波増幅器には、回路基板に実施の形態１で説明した半導体チップ１が実装されている。
【００３８】
図３（ａ）（ｂ）に、本実施の形態の高周波増幅器において、半導体チップ１やその他の電子部品が実装される回路基板の一例が示されている。図３（ａ）は、回路基板２１の表面図であり、図３（ｂ）は図３（ａ）のＡ−Ａ矢視断面図である。図３（ｂ）に示すように、回路基板２１には、セラミック等からなる複数の誘電体層２５が含まれ、さらに内部に二層の内部金属層２６が含まれている。回路基板２１の表面には、半導体チップ実装用金属パターン２２，２３が設けられており、裏面には接地電極２７が設けられている。半導体チップ実装用金属パターン２２，２３は、放熱性確保とトランジスタの接地インダクタンス低減のため、ビアホール２４を介して内部金属層２６と電気的に接続されている。内部金属層２６は、さらに、裏面の接地電極２７とビアホール２４を介して電気的に接続されている。すなわち、半導体チップ実装用金属パターン２２，２３は、ビアホール２４により裏面の接地電極２７と電気的に接続されている。なお、半導体チップ実装用金属パターン２２はワイヤレスボンディングに用いられるパターン（第一の金属パターン）であり、半導体チップ１の裏面の接地用金属層７との接続に用いられる。また、半導体チップ実装用金属パターン２３はワイヤボンディングに用いられるパターン（第二の金属パターン）であり、半導体チップ１のワイヤボンディング用パッドであるエミッタ電極５ｃとの接続に用いられる。
【００３９】
以上のような回路基板２１の具体例としては、例えば、半導体チップ用金属パターン２２，２３、内部金属層２６、接地電極２７の厚さがそれぞれ１０μｍ、誘電体層２５は４層含まれており厚さがそれぞれ２００μｍ、さらに誘電体層２５の比誘電率が９、ビアホール２４の直径が約１００μｍであり、ビアホール２４一つ当たりのインダクタンスが約０．２ｎＨ、のものが挙げられる。ただし、内部金属層２６は多数のビアホール２４で接地電極２７と接続されているので、内部金属層２６と接地電極２７の間のインダクタンスは殆ど無視できる。従って、半導体チップ実装用金属パターン２２，２３と接地電極２７との間のインダクタンスＬＳ１，ＬＳ２は、半導体チップ実装用金属パターン２２，２３と内部金属層２６との間のインダクタンスにて決定される。半導体チップ実装用金属パターン２２と接地電極２７との間のインダクタンスは、半導体チップ実装用金属パターン２２と内部金属層２６とを接続するビアホール２４が六つなので、ＬＳ１＝０．０３３ｎＨとなる。半導体チップ実装用金属パターン２３は二つの領域に配置されており、それぞれ一つのビアホール２４と接続しているので、ＬＳ２＝０．１ｎＨである。
【００４０】
図３（ｃ）は、図１（ａ）〜（ｃ）の半導体チップ１を図３（ａ）（ｂ）の回路基板２１上に実装した本実施の形態の高周波増幅器の斜視図である。なお、簡略化のため、ストリップライン、コンデンサ、および抵抗等のチップ部品等からなる整合回路、バイアス回路等は省略している。また、図３（ｄ）には、この高周波増幅器の等価回路図が示されている。
【００４１】
本実施の形態の高周波増幅器は、図１（ａ）〜（ｃ）で示した半導体チップ１を図３（ａ）（ｂ）に示した回路基板２１に実装し、半導体チップ１の後段バイポーラトランジスタ５のエミッタ電極５ｃと半導体チップ実装用金属パターン２３とを４本のワイヤ２８で接続している。例えば一本のワイヤ長を４００μｍとすると、ワイヤ１本当たりのインダクタンスは約０．４ｎＨとなるので、ワイヤ２８によるインダクタンス（ＬＷ）は０．１ｎＨである。前段バイポーラトランジスタ３および中段バイポーラトランジスタ４の接地インダクタンスは、エミッタ下のインダクタンスＬＣ１、ＬＣ２と、回路基板２１の半導体チップ実装用金属パターン２２と接地電極２７との間のインダクタンスＬＳ１により決定され、それぞれＬＣ１＋ＬＳ１，ＬＣ２＋ＬＳ１となる。後段バイポーラトランジスタ５の接地インダクタンスは、ワイヤ２８によるインダクタンスＬＷと、回路基板２１の半導体チップ実装用金属パターン２３と接地電極２７との間のインダクタンスＬＳ２とにより決定され、ＬＷ＋ＬＳ２となる。
【００４２】
以上のような構成によれば、前段バイポーラトランジスタ３および中段バイポーラトランジスタトランジスタ４の接地インダクタンスと、後段バイポーラトランジスタ５の接地インダクタンスとを別個に設定することが可能となる。本実施の形態の場合、前段バイポーラトランジスタ３および中段バイポーラトランジスタ４については、接地インダクタンスを小さく設定して利得を大きくすることができ、エミッタと回路基板２１との接続にワイヤ２８を用いた後段バイポーラトランジスタ５については、相互変調波ひずみを小さくすることができる。
【００４３】
（実施の形態４）
本発明の高周波増幅器の他の実施形態について以下に説明する。
【００４４】
本実施の形態の高周波増幅器には、回路基板上に実施の形態２で説明した半導体チップ１１が実装されている。図４（ａ）（ｂ）に、本実施の形態の高周波増幅器において、半導体チップ１１やその他の電子部品が実装される回路基板の一例が示されている。図４（ａ）は、回路基板３１の表面図であり、図４（ｂ）は図４（ａ）のＢ−Ｂ矢視断面図である。図４（ｃ）は図４（ａ）のＣ−Ｃ矢視断面図である。回路基板３１には、セラミック等からなる複数の誘電体層３６が含まれ、さらに内部に二層の内部金属層３７が含まれている。さらに、回路基板３１の表面には、半導体チップ実装用金属パターン３２，３３，３４が設けられており、裏面には接地電極３８が設けられている。半導体チップ実装用金属パターン３２，３３，３４は、放熱性確保とトランジスタの接地インダクタンス低減のため、ビアホール３５を介して内部金属層３７と電気的に接続されている。内部金属層３７は、さらに、裏面の接地電極３８とビアホール３５を介して電気的に接続されている。すなわち、接地用金属パターン３２，３３，３４は、裏面の接地電極３８と電気的に接続されている。接地用金属パターン３２，３３，３４は、半導体チップ１１の裏面の接地用金属パターン１７，１８，１９に対応して設けられている。
【００４５】
図４（ｄ）は、図２（ａ）〜（ｃ）の半導体チップ１１を図４（ａ）〜（ｃ）の回路基板３１上に実装した本実施の形態における高周波増幅器の斜視図である。なお、簡略化のため、ストリップライン、コンデンサ、および抵抗等のチップ部品等からなる整合回路、バイアス回路等は省略している。この高周波増幅器においては、半導体チップ１１裏面の接地用金属パターン１７，１８，１９が、回路基板３１の半導体チップ実装用金属パターン３２，３３，３４と接続されている。図４（ｅ）には、この高周波増幅器の等価回路図が示されている。
【００４６】
各バイポーラトランジスタ１３，１４，１５の接地インダクタンスは、エミッタ下のインダクタンスＬＣ１，ＬＣ２，ＬＣ３と、回路基板３１の半導体チップ実装用金属パターン３２，３３，３４と接地電極３８との間のインダクタンスＬＳ１，ＬＳ２，ＬＳ３によりそれぞれ決定される。すなわち、前段バイポーラトランジスタ１３の接地インダクタンスは、ＬＣ１＋ＬＳ１、中段バイポーラトランジスタ１４の接地インダクタンスは、ＬＣ２＋ＬＳ２、後段バイポーラトランジスタ１５の接地インダクタンスは、ＬＣ３＋ＬＳ３、となる。なお、回路基板３１の半導体チップ実装用金属パターン３２，３３，３４と接地電極２８との間のインダクタンスＬＳ１，ＬＳ２，ＬＳ３は、実施の形態３で説明したインダクタンスＬＳ１，ＬＳ２と同様に決定される。
【００４７】
以上のような構成の高周波増幅器によれば、各トランジスタの接地インダクタンスを個別に制御できる。従って、利得や相互変調波ひずみ等の特性が最適になるように、各トランジスタの接地インダクタンスが設計できる。
【００４８】
（実施の形態５）
本発明の高周波増幅器のさらに別の実施形態について以下に説明する。
【００４９】
図５（ａ）は、本実施の形態の高周波増幅器に用いる半導体チップ４１の表面図である。半導体チップ４１には、例えばＧａＡｓからなる高抵抗の半導体基板４２上に、エミッタサイズが互いに異なる前段バイポーラトランジスタ４３、中段バイポーラトランジスタ４４、および後段バイポーラトランジスタ４５が設けられている。ベース電極４３ａ，４４ａ，４５ａ、コレクタ電極４３ｂ，４４ｂ，４５ｂ、およびエミッタ電極（接地用端子電極）４３ｃ，４４ｃ，４５ｃは、各バイポーラトランジスタ４３，４４，４５のベース、コレクタ、およびエミッタ（接地用端子）からそれぞれ引き出された電極である。各電極は、互いに電気的に分離されている。
【００５０】
図５（ｂ）は、本実施の形態の高周波増幅器に用いられる回路基板５１の表面図であり、図５（ｃ）は図５（ａ）のＤ−Ｄ矢視断面図であり、図５（ｄ）は図５（ｂ）のＥ−Ｅ矢視断面図である。回路基板５１は、セラミック等からなる複数の誘電体層５７が積層された構成であり、内部に二層の内部金属層５８を含んでいる。さらに、回路基板５１の表面には、エミッタ電極４３ｃ，４４ｃ，４５ｃとの接続に用いられる半導体チップ実装用金属パターン（接地用端子接続用金属パターン）５２，５３，５４と、ベース電極４３ａ，４４ａ，４５ａまたはコレクタ電極４３ｂ，４４ｂ，４５ｂとの接続に用いられる電極パッド５５が設けられており、裏面には接地電極５９が設けられている。半導体チップ実装用金属パターン５２，５３，５４は半導体チップ４１のエミッタ電極４３ｃ，４４ｃ，４５ｃと対応する位置にそれぞれ設けられ、電極パッド５５は半導体チップ５１のベース電極４３ａ，４４ａ，４５ａおよびコレクタ電極４３ｂ，４４ｂ，４５ｂと対応する位置にそれぞれ設けられている。半導体チップ実装用金属パターン５２，５３，５４は、放熱性確保とトランジスタの接地インダクタンス低減のため、ビアホール５６を介して内部金属層５８と電気的に接続されている。内部金属層５８は、さらに、裏面の接地電極５９とビアホール５６を介して電気的に接続されている。すなわち、半導体チップ実装用金属パターン５２，５３，５４は、裏面の接地電極５９と電気的に接続されている。
【００５１】
本実施の形態の高周波増幅器は、回路基板５１の表面に半導体チップ４１をフリップチップ実装することにより形成されるので、半導体チップ４１の各電極は、回路基板５１側に形成された対応する半導体チップ実装用金属パターン５２，５３，５４または電極パッド５５とそれぞれ接続される。
【００５２】
図５（ｅ）に、本実施の形態の高周波増幅器の等価回路図が示されている。この高周波増幅器は、各バイポーラトランジスタ４３，４４，４５の接地インダクタンスは、回路基板５１の半導体チップ実装用金属パターン５２，５３，５４と接地電極５９との間に存在するインダクタンスＬＳ１，ＬＳ２，ＬＳ３のみで決定される。従って、本構成においては、半導体チップ実装用金属パターン５２，５３，５４に接続されるビアホール５６にて、接地インダクタンスを個別に設定できる。なお、回路基板５１の半導体チップ実装用金属パターン５２，５３，５４と接地電極５９との間のインダクタンスＬＳ１，ＬＳ２，ＬＳ３は、実施の形態３で説明したインダクタンスＬＳ１，ＬＳ２と同様に決定される。
【００５３】
以上のように、本構成の高周波増幅器によれば、各トランジスタの接地インダクタンスを個別に設定できる。従って、利得や相互変調波ひずみ等の特性が最適になるような接地インダクタンスの設計が可能となる。
【００５４】
【発明の効果】
以上に説明したように、本発明の半導体チップおよび高周波増幅器によれば、複数設けられたトランジスタの接地インダクタンスを個別に制御できる。
【図面の簡単な説明】
【図１】本発明の半導体チップの一実施形態を示しており、（ａ）は表面図、（ｂ）は側面図、（ｃ）は裏面図、（ｄ）は等価回路図である。
【図２】本発明の半導体チップの別の実施形態を示しており、（ａ）は表面図、（ｂ）は側面図、（ｃ）は裏面図、（ｄ）は等価回路図である。
【図３】本発明の高周波増幅器の一実施形態を示しており、（ａ）は高周波増幅器に用いられる回路基板の表面図、（ｂ）は（ａ）のＡ−Ａ矢視断面図、（ｃ）は斜視図、（ｄ）は等価回路図である。
【図４】本発明の高周波増幅器の別の実施形態を示しており、（ａ）は高周波増幅器に用いられる回路基板の表面図、（ｂ）は（ａ）のＢ−Ｂ矢視断面図、（ｃ）は（ａ）のＣ−Ｃ矢視断面図、（ｄ）は斜視図、（ｅ）は等価回路図である。
【図５】本発明の高周波増幅器のさらに別の実施形態を示しており、（ａ）は高周波増幅器に用いられる半導体チップの表面図、（ｂ）は高周波増幅器に用いられる回路基板の表面図、（ｃ）は（ｂ）のＤ−Ｄ矢視断面図、（ｄ）は（ｂ）のＥ−Ｅ矢視断面図、（ｅ）は等価回路図、（ｆ）は平面図である。
【図６】（ａ）は従来の半導体チップの表面図、（ｂ）は従来の高周波増幅器の平面図、（ｃ）は（ｂ）のＦ−Ｆ矢視断面図である。
【図７】従来の別の半導体チップを示しており、（ａ）は表面図、（ｂ）は側面図、（ｃ）は裏面図、（ｄ）は等価回路図である。
【図８】従来の別の高周波増幅器を示しており、（ａ）は高周波増幅器に用いられる回路基板の表面図、（ｂ）は（ａ）のＧ−Ｇ矢視断面図、（ｃ）は斜視図、（ｄ）は等価回路図である。
【符号の説明】
１，１１，４１    半導体チップ
２，１２，４２    半導体基板
３，１３，４３    前段バイポーラトランジスタ
４，１４，４４    中段バイポーラトランジスタ
５，１５，４５    前段バイポーラトランジスタ
３ａ，４ａ，５ａ    ベース電極
３ｂ，４ｂ，５ｂ    コレクタ電極
３ｃ，４ｃ，５ｃ    エミッタ電極
１３ａ，１４ａ，１５ａ    ベース電極
１３ｂ，１４ｂ，１５ｂ    コレクタ電極
１３ｃ，１４ｃ，１５ｃ    エミッタ電極
４３ａ，４４ａ，４５ａ    ベース電極
４３ｂ，４４ｂ，４５ｂ    コレクタ電極
４３ｃ，４４ｃ，４５ｃ    エミッタ電極
６，１６    ビアホール
７    接地用金属層
１７，１８，１９    接地用金属パターン
２１，３１，５１    回路基板
２２，２３    半導体チップ実装用金属パターン
２４，３５，５６    ビアホール
２５，３６，５７    誘電体層
２６，３７，５８    内部金属層
２７，３８，５９    接地電極
２８    ワイヤ
３２，３３，３４    半導体チップ実装用金属パターン
５２，５３，５４    半導体チップ実装用金属パターン
５５    電極パッド
【図１】
2004193685.tif 000003
【図２】
2004193685.tif 000004
【図３】
2004193685.tif 000005
【図４】
2004193685.tif 000006
【図５】
2004193685.tif 000007
【図６】
2004193685.tif 000008
【図７】
2004193685.tif 000009
【図８】
2004193685.tif 000010