(57)【要約】【課題】簡単な構成で、確実に断線を検知することが可能な断線検知回路を提供すること。【解決手段】断線を検知すべき信号線にチェック用パルス信号をインピーダンス素子を介して印加するパルス生成部と、信号線から得られる信号とチェック用パルス信号とを比較して前記信号線の断線を判定する判定部からなる。【選択図】  図１
2004198302.tif 000002
【特許請求の範囲】
【請求項１】
断線を検知すべき信号線にチェック用パルス信号をインピーダンス素子を介して印加するパルス生成部と、信号線から得られる信号とチェック用パルス信号とを比較して前記信号線の断線を判定する判定部からなる断線検知回路。
【請求項２】
判定部は、信号線から得られる信号がチェック用パルス信号に一致するか否かを比較する比較回路と、比較回路による一致状態が所定期間にわたって継続するか否かを確認する確認回路を備え、信号線から得られる信号がチェック用パルス信号に所定期間にわたって一致するとき、信号線が断線していると判定する請求項１記載の断線検知回路。
【請求項３】
パルス生成部は、信号線から得られる信号をうけてクロック信号に基づいて出力するフリップフロップと、フリップフロップの出力を反転するＮＯＴゲートからなる請求項１又は２に記載の断線検知回路。
【請求項４】
比較回路は、信号線から得られる信号とパルス生成部の出力とをそれぞれ受けて演算するＮＯＲゲートおよびＡＮＤゲートと、ＮＯＲゲートおよびＡＮＤゲートの出力をうけて演算するＯＲゲートと、ＯＲゲートの出力をうけてクロック信号に基づいて出力するフリップフロップからなる請求項２又は３に記載の断線検知回路。
【請求項５】
確認回路は、比較回路の出力をクロック信号に基づいて順次読み込むために縦続接続された複数のフリップフロップと、各フリップフロップの出力を受けて演算するＡＮＤゲートと、ＡＮＤゲートの出力を受けてクロック信号に基づいて出力するフリップフロップからなる請求項２記載の断線検知回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は断線検知回路に関し、特に、プル・アップとプル・ダウン方式によりディジタル信号を生成する信号源からの信号ラインにおける断線を検知する検知回路に関する。
【０００２】
【従来の技術】
この発明に関連する従来技術としては、直流電源から電力供給を受ける低インピーダンス負荷に対してインダクタンスを直列に接続してその一端を接地するとともに、交流信号源からの信号をインダクタンスに供給しておき、インダクタンスに生ずる交流信号の有無によって低インピーダンス負荷が断線したか否かを検出するようにしたことを特徴とする断線検出回路が知られている。（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平５−９４８８５号広報
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来の回路では、電気的接続は、直流電圧源〜低抵抗性負荷〜（検出点）〜リアクタンス〜アースとなる。直流電圧源をディジタル信号源と見なすと、ディジタル信号ラインには直列に低抵抗性負荷は存在しないため、直流電圧として得られるディジタル信号がアースとショートすることになる。また、直列に低抵抗性負荷を設けた場合でも、通常時（非断線時）における検出点の電圧レベルは、常にアースレベルで一定となり、ディジタル信号源の電圧レベルを監視できないという問題点がある。
この発明は、このような事情を考慮してなされたもので、ディジタル信号ラインの断線を簡単な構成で確実に検知することが可能な断線検知回路を提供するものである。
【０００５】
【課題を解決するための手段】
この発明は、断線を検知すべき信号線にチェック用パルス信号をインピーダンス素子を介して印加するパルス生成部と、信号線から得られる信号とチェック用パルス信号とを比較して前記信号線の断線を判定する判定部からなる断線検知回路を提供するものである。
【０００６】
【発明の実施の形態】
図１はこの発明の断線検知回路の基本構成を示すブロック図であり、断線検知回路は、信号Ｓ１を出力する信号源Ｓと信号受信部Ｒとを接続する信号線Ｌに、インピーダンス素子Ｚを介してチェック用パルス信号Ｓ２を接続点Ｐにおいて印加するパルス生成部１００と、信号線Ｌから得られる信号Ｓxとチェック用パルス信号Ｓ２とを比較して前記信号線の断線を判定する判定部２００からなる。
【０００７】
ここで、この断線検知回路は信号源Ｓと接続点Ｐとの間の断線を検知することになるので、接点Ｐはできるだけ信号受信部Ｒに近いことが好ましい。
なお、インピーダンス素子Ｚは、信号源Ｓと接続点Ｐとの間のラインインピーダンスよりも大きいインピーダンスを有することが必要である。それには通常、抵抗素子を用いることができる。
パルス生成部１００には、断線と同時にチェックパルス信号Ｓ２を生成する回路又は断線に無関係に常時チェック用パルス信号Ｓ２を生成する回路のいずれかを用いることができる。
また、信号源Ｓとしては、プル・アップとプル・ダウン方式によるディジタル信号発生源が好適である。
【０００８】
図１において、パルス生成部１００からインピーダンス素子Ｚを介してチェック用パルス信号Ｓ２が信号線Ｌに印加される。従って、信号線Ｌが断線していないときには、信号線Ｌから得られる信号Ｓxは信号源Ｓからの信号Ｓ１であるため、チェック用パルス信号Ｓ２と一致しない。しかし、信号線Ｌが断線すると、信号線Ｌから得られる信号Ｓxはチェック用パルス信号Ｓ２となる。そこで、判定部２００は信号線Ｌから得られる信号Ｓxとチェック用パルス信号Ｓ２を比較することにより、信号線の断線の有無を判定することができる。
また、この断線検知回路は、このようにパルス生成部１００と判定部２００から簡単に構成でき、かつ、断線を確実に検知することができる。
【０００９】
判定部２００は、信号線から得られる信号Ｓxがチェック用パルス信号Ｓ２に一致するか否かを比較する比較回路と、比較回路による一致状態が所定期間にわたって継続するか否かを確認する確認回路を備え、信号線から得られる信号Ｓxがチェック用パルス信号Ｓ２に所定期間にわたって一致するとき、信号線が断線していると判定することが好ましい。これによって、信号Ｓ１のチャタリングやノイズ等による誤判定が防止され判定精度が向上する。
【００１０】
パルス生成部１００は、信号線から得られる信号Ｓxをうけてクロック信号に基づいて出力するフリップフロップと、フリップフロップの出力を反転するＮＯＴゲートから構成できる。
【００１１】
比較回路は、信号線から得られる信号とパルス生成部の出力とをそれぞれ受けて演算するＮＯＲゲートおよびＡＮＤゲートと、ＮＯＲゲートおよびＡＮＤゲートの出力をうけて演算するＯＲゲートと、ＯＲゲートの出力をうけてクロック信号に基づいて出力するフリップフロップから構成できる。
【００１２】
確認回路は、比較回路の出力をクロック信号に基づいて順次読み込むために縦続接続された複数のフリップフロップと、各フリップフロップの出力を受けて演算するＡＮＤゲートと、ＡＮＤゲートの出力を受けてクロック信号に基づいて出力するフリップフロップから構成できる。
【００１３】
また、パルス生成部と判定部は、ＰＬＤ（Programable Logic Device）を用いて一体的に構成してもよい。
【００１４】
実施例
以下、図面に示す実施例に基づいてこの発明を詳述する。これによってこの発明が限定されるものではない。
【００１５】
図２は図１の回路を具体化した実施例を示す回路図である。同図に示すように、パルス生成部１００は、フリップフロップＦ１とＮＯＴゲートＧ１から構成される。フリップフロップＦ１は、図１の信号線Ｌに接続される入力端子Ｔ１からの信号Ｓxを受けて、端子Ｔ３から入力されるクロック信号ＣＬＫに基づいてＮＯＴゲートＧ１に出力し、ＮＯＴゲートＧ１はそれを反転した信号Ｓ２を端子Ｔ２へ出力するようになっている。従って、図１に示すインピーダンス素子（この実施例では抵抗素子）Ｚは入力端子Ｔ１と出力端子Ｔ２との間に接続される。
なお、フリップフロップＦ１は端子Ｔ４から入力されるリセット信号ＲＳを受けてリセットされるようになっている。
【００１６】
判定部２００は比較回路２０１と確認回路２０２から構成される。比較回路２０１は、信号線Ｌから入力端子Ｔ１を介して得られる信号Ｓxとパルス生成部１００の出力信号Ｓ２をそれぞれ受けて演算するＮＯＲゲートＧ２およびＡＮＤゲートＧ３と、ＮＯＲゲートＧ２およびＡＮＤゲートＧ３の出力をうけて演算するＯＲゲートＧ４と、ＯＲゲートＧ４の出力をうけてクロック信号ＣＬＫに基づいて端子Ｔ５へ出力信号Ｓ３を出力するフリップフロップＦ２から構成される。
【００１７】
確認回路２０２は、比較回路の出力信号Ｓ３をクロック信号ＣＬＫに基づいて順次読み込むために縦続接続された６つのフリップフロップＦ３〜Ｆ８と、フリップフロップＦ３〜Ｆ８の各出力を受けて演算するＡＮＤゲートＧ５と、ＡＮＤゲートＧ５の出力を読み込んで信号Ｓ４として出力するフリップフロップＦ９から構成される。なお、フリップフロップＦ２〜Ｆ９も、端子Ｔ４から入力されるリセット信号ＲＳによりセットされるようになっている。
【００１８】
このような構成における断線検知動作を図３に示すタイムチャートを用いて説明する。
パルス生成部１００において、ＮＯＴゲートＧ１は出力信号Ｓ２として、フリップフロップＦ１にラッチされた入力信号Ｓxの反転信号を出力する。入力信号ＳxがHighレベルで一定しているとすると、出力信号Ｓ２はLowレベルで一定する。入力信号ＳxがLowレベルで一定しているとすると、出力信号Ｓ２はHighレベルで一定する。このように、入力信号Ｓxが一定している状態では、出力信号Ｓ２と入力信号Ｓxとは、一致しない。今、信号源Ｓが、断線発生までに、Highレベル信号Ｓ１を出力し、入力信号ＳxはHighレベルで一定していると仮定する。この時、出力信号Ｓ２はLowレベルで一定している。
【００１９】
図３に示す時点で断線が発生すると、出力信号Ｓ２が受動素子Ｚを介して入力信号Ｓxとして入力される。したがって、入力信号Ｓxは、直ちに、出力信号Ｓ２と一致する。出力信号Ｓ２はLowレベルで一定していたので、この瞬間、入力信号Ｓxは、HighレベルからLowレベルに転じる。出力信号Ｓ２は、この瞬間には、Lowレベルのまま変化しない。
【００２０】
この直後のクロック信号ＣＬＫによってはじめて、入力ＳxがフリップフロップＦ１にラッチされ、フリップフロップＦ１の出力がLowレベルに転じる。従って、このタイミングで、出力信号Ｓ２は、LowレベルからHighレベルに転じる。入力信号Ｓxは、この時ただちに、LowレベルからHighレベルに転じる。出力信号Ｓ２は、この瞬間には、Highレベルのまま変化しない。この時、出力信号Ｓ２と入力信号Ｓxとは一致する（状態Ａ）。
【００２１】
状態Ａを発生させたクロック信号ＣＬＫの次のクロック信号により、入力信号ＳxがフリップフロップＦ１にラッチされ、フリップフロップＦ１の出力がHighレベルに転じる。従って、このタイミングで、出力信号Ｓ２は、HighレベルからLowレベルに転じる。入力信号Ｓxは、この時ただちに、HighレベルからLowレベルに転じる。出力信号Ｓ２は、この瞬間には、Lowレベルのまま変化しない。この時、出力信号Ｓ２と入力信号Ｓxとは一致する（状態Ｂ）。
【００２２】
状態Ｂを発生させたクロック信号ＣＬＫの次のクロック信号により、入力信号ＳxがフリップフロップＦ１にラッチされ、フリップフロップＦ１の出力がLowレベルに転じる。これは、状態Ａと同じ現象であり、状態Ａおよび状態Ｂは循環する。
【００２３】
このようにパルス生成部１００は、断線が発生した時、状態Ａおよび状態Ｂの動作を繰り返すように作用する。すなわち、断線発生時のみ、出力信号Ｓ２は一定周期でパルスの発振を開始し、これに応じて、入力信号Ｓxもパルス信号となる。また、断線が発生した時、状態Ａおよび状態Ｂの繰り返しにおいて、パルス信号Ｓ２と入力信号Ｓxとが一致し続ける。
【００２４】
比較回路２０１において、ＮＯＲゲートＧ２は、出力信号Ｓ２および入力信号ＳxのいずれもがLowレベルであるとき、出力がHighとなる。また、ＡＮＤゲートＧ３は、出力信号Ｓ２および入力信号ＳxのいずれもがHighレベルであるとき、出力がHighとなる。信号Ｓ３は、これらＮＯＲゲート出力とＡＮＤゲート出力との論理和で与えられる。
【００２５】
したがって、信号Ｓ３は、出力信号Ｓ２および入力信号ＳxがいずれもLowレベルである場合、または、出力信号Ｓ２および入力信号ＳxがいずれもHighレベルである場合に、Highレベル信号を出力する。すなわち、信号Ｓ３は、出力信号Ｓ２と入力信号Ｓxとを比較して一致した場合にHighレベルになる。断線発生前の段階においては、前述の通り、出力信号Ｓ２と入力信号Ｓxとは一致しないため、信号Ｓ３はLowレベルで一定する。
【００２６】
断線が発生していない状態で、信号源Ｓの出力信号Ｓ１がHighレベルからLowレベルに変化した場合、入力信号ＳxはただちにHighレベルからLowレベルに変化する。出力信号Ｓ２は、フリップフロップＦ１の作用により、直ちに変化しない。よって、この瞬間に、入力信号Ｓxとパルス信号Ｓ２はLowレベルで一致する。しかしながら、次のクロック信号ＣＬＫにより、パルス信号Ｓ２はHighレベルに転じる。よって、ここでパルス信号Ｓ２と入力信号Ｓxは一致しなくなる。
【００２７】
断線が発生していない状態で、逆に出力信号Ｓ１がLowレベルからHighレベルに変化した場合も同様に、入力信号ＳxはただちにLowレベルからHighレベルに変化するが、フリップフロップＦ１の作用により、出力信号Ｓ２は直ちには変化しない。よって、この瞬間に、入力信号Ｓxと出力信号Ｓ２は、Highレベルで一致する。しかしながら、次のクロック信号ＣＬＫにより、出力信号Ｓ２はLowレベルに転じる。よって、ここで出力信号Ｓ２と入力信号Ｓxは一致しなくなる。
【００２８】
このように断線が発生していない状態では、パルス信号Ｓ２と入力信号Ｓxとは、同期クロックに対して、２クロック以上の期間連続して一致し続けることがない。
【００２９】
断線が発生すると、状態Ａおよび状態Ｂの繰り返しにおいて、出力信号Ｓ２と入力信号Ｓxとが一致し続ける。したがって、信号Ｓ３は、Highレベルで一定する。信号Ｓ３はHighレベルになると、次のクロック信号ＣＬＫにより、確認回路２０２の１つ目のフリップフロップＦ３にラッチされる。さらに次のクロック信号ＣＬＫにより、１つ目のフリップフロップＦ３の出力が２つ目のフリップフロップＦ４にラッチされる。さらに次のクロック信号ＣＬＫにより、２つ目のフリップフロップＦ４の出力が３つ目のフリップフロップＦ５にラッチされる。
【００３０】
このように順次、フリップフロップＦ６〜Ｆ８にラッチされ、クロック信号ＣＬＫに対して６クロックが経過すると、すべてのフリップフロップＦ３〜Ｆ８にHighレベル信号がラッチされる。
【００３１】
このタイミングにおいて、７つの信号の論理積をとるＡＮＤゲートＧ５は、すべてのゲート入力がHighレベルとなり、出力がHighレベルに転じる。次のクロック信号ＣＬＫにより、フリップフロップＦ９の出力する断線判定信号Ｓ４がHighレベルに転じる。
【００３２】
このように確認回路２０２は、クロック信号ＣＬＫに対して７クロックの期間連続して信号Ｓ３がHighレベルであった場合、断線判定信号Ｓ４をHighレベルにする。同期クロックに対して７クロックの期間連続して信号Ｓ３がHighレベルでない場合、断線判定信号Ｓ４はLowレベルである。すなわち、クロック信号ＣＬＫに対して７クロックの期間連続して、パルス状の出力信号Ｓ２と入力信号Ｓxとが一致し続けた場合、断線状態であると判定される。
【００３３】
また、断線判定条件を、出力信号Ｓ２と入力信号Ｓxとが、ある一定期間（ここではクロック信号ＣＬＫに対して７クロックの期間）連続して一致した場合に断線状態であると判定することにより、信号源Ｓにおけるチャタリングの影響を効果的に除去することができる。また、各種信号の出力をフリップフロップを用いて、クロック信号ＣＬＫによりラッチする同期化回路を構成することにより、耐ノイズ性が高まる。
【００３４】
連続的に発振するパルス生成部の代わりに、この実施例のようなパルス生成部１００を採用することにより、非断線の状態においてはパルス信号は発振されず、断線時のみパルス信号が発振されることになるので、電磁放射による他の回路への影響を軽減する効果が期待できる。
【００３５】
【発明の効果】
この発明によれば、簡単な構成で、確実に断線を検知することが可能な断線検知回路が提供される。
【図面の簡単な説明】
【図１】この発明の断線検知回路の原理を示すブロック図である。
【図２】この発明の実施例を示す回路図である。
【図３】図２に示す実施例の動作を示すタイムチャートである。
【符号の説明】
Ｆ１  フリップフロップ
Ｆ２  フリップフロップ
Ｆ３  フリップフロップ
Ｆ４  フリップフロップ
Ｆ５  フリップフロップ
Ｆ６  フリップフロップ
Ｆ７  フリップフロップ
Ｆ８  フリップフロップ
Ｆ９  フリップフロップ
Ｇ１  ＮＯＴゲート
Ｇ２  ＮＯＲゲート
Ｇ３  ＡＮＤゲート
Ｇ４  ＯＲゲート
Ｇ５  ＡＮＤゲート
Ｔ１  端子
Ｔ２  端子
Ｔ３  端子
Ｔ４  端子
Ｔ５  端子
Ｔ６  端子
Ｚ    インピーダンス素子
【図１】
2004198302.tif 000003
【図２】
2004198302.tif 000004
【図３】
2004198302.tif 000005