(57)【要約】【課題】優秀な界面特性と短い工程時間の工程特性を得ることができる半導体素子の金属配線形成方法を提供する。【解決手段】半導体基板１１上にハロゲン元素を含むＴｉ化合物とＮＨ３反応物を利用してＴｉＮ薄膜１７を形成すると同時に、ＴｉＮ薄膜の表面にハロゲン原子を吸着させる段階と、前記吸着されたハロゲン原子を触媒として利用して前記ＴｉＮ薄膜上に銅薄膜１９ａを形成する段階とを含んで構成される。【選択図】図６
2004193554.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にハロゲン元素を含むＴｉ化合物とＮＨ３反応物を利用してＴｉＮ薄膜を形成すると同時に、ＴｉＮ薄膜の表面にハロゲン原子を吸着させる段階と、
前記吸着されたハロゲン原子を触媒として利用して前記ＴｉＮ薄膜上に銅薄膜を形成する段階とを含んで構成されることを特徴とする半導体素子の金属配線形成方法。
【請求項２】
前記銅薄膜は、ＴｉＮ薄膜形成後にイン−シトゥ（ｉｎ−ｓｉｔｕ）で、ヘキサフルオロアセチルアセトネートＣｕビニルトリメチルシラン（（ｈｅｘａｆｌｕｏａｃｅｔｈｙｌ  ａｃｅｔｏｎａｔｅ：ｈｆａｃ）Ｃｕ（ｖｉｎｙｌ  ｔｒｉｍｅｔｈｙｌ−ｓｉｌａｎｅ））反応物、Ｃｕ（ｈｆａｃ）２、（ｈｆａｃ）Ｃｕ（ｃｙｃｌｏｏｃｔａｄｉｅｎｅ：ＣＯＤ）、（ｈｆａｃ）（Ｃｕ）（ａｌｌｙｌｔｒｉｍｅｔｈｙｌｓｉｌａｎｅ：ＡＴＭＳ）からなる群より１つを選択して用い形成することを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項３】
前記銅薄膜を形成する段階は、コンタクトホールパターンまたはトレンチパターンが適用されることを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項４】
前記銅薄膜は、化学気相蒸着（ＣＶＤ）法を利用して蒸着することを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項５】
前記銅薄膜以外に、タングステン、アルミニウム、及びタンタル薄膜のうちから少なくとも１つを選択して使用することを特徴とする請求項２に記載の半導体素子の金属配線形成方法。
【請求項６】
前記ハロゲン元素は、周期律表の１７族に該当し、ハロゲン元素としてはヨウ素（Ｉ）及びフッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）、アスタチン（Ａｔ）を含むことを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項７】
前記ＴｉＮ薄膜と銅薄膜の形成は、工程温度１００〜３００℃で、工程圧力は０．１〜１０Ｔｏｒｒ下で形成されることを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項８】
前記Ｔｉ化合物とＮＨ３の注入は、同時に注入する形態、またはＡＬＤ（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）で順次に注入する形態で行うことを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項９】
前記ＴｉＮ薄膜は、プラズマを利用して形成されることを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項１０】
前記Ｔｉ化合物としては、ＴｉＩ４が含まれ、吸着されたハロゲン元素はヨウ素であることを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項１１】
前記ＴｉＮ薄膜と銅薄膜の蒸着は、一つのチャンバー内で行われることを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項１２】
半導体基板上に絶縁膜を形成した後に、その絶縁膜にコンタクトホールを形成する段階と、
前記コンタクトホールを含んだ絶縁膜上にハロゲン元素を含むＴｉ化合物とＮＨ３反応物を利用してＴｉＮ薄膜を形成すると同時に、ＴｉＮ薄膜の表面にハロゲン原子を吸着させる段階と、
前記吸着されたハロゲン原子を触媒として利用して前記ＴｉＮ薄膜上に銅薄膜を形成してコンタクトホールを充填する段階とを含んで構成されることを特徴とする半導体素子の金属配線形成方法。
【請求項１３】
前記銅薄膜は、化学気相蒸着法を利用して蒸着し、ＴｉＮ薄膜の形成後にイン−シトゥ（ｉｎ−ｓｉｔｕ）で、ヘキサフルオロアセチルアセトネートＣｕビニールトリメチルシラン（ｈｅｘａｆｌｕｏａｃｅｔｈｙｌ  ａｃｅｔｏｎａｔｅ）Ｃｕ（ｖｉｎｙｌ  ｔｒｉ  ｍｅｔｈｙｌ−ｓｉｌａｎｅ）反応物、Ｃｕ（ｈｆａｃ）２、（ｈｆａｃ）Ｃｕ（ＣＯＤ）、（ｈｆａｃ）（Ｃｕ）（ＡＴＭＳ）からなる群より１つを選択して用い形成することを特徴とする請求項１２に記載の半導体素子の金属配線形成方法。
【請求項１４】
前記銅薄膜の以外に、タングステン、アルミニウム、及びタンタル薄膜のうちから少なくとも１つを選択して使用することを特徴とする請求項１２に記載の半導体素子の金属配線形成方法。
【請求項１５】
前記ハロゲン元素は、周期律表の１７族に該当し、ハロゲン元素としてはヨウ素（Ｉ）以外にフッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）、アスタチン（Ａｔ）を含むことを特徴とする請求項１２に記載の半導体素子の金属配線形成方法。
【請求項１６】
前記ＴｉＮ薄膜と銅薄膜の形成は、工程温度１００〜３００℃で、工程圧力は０．１〜１０Ｔｏｒｒ下で形成されることを特徴とする請求項１２に記載の半導体素子の金属配線形成方法。
【請求項１７】
前記Ｔｉ化合物とＮＨ３の注入は、同時に注入する形態、またはＡＬＤ（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）で順次に注入する形態で行うことを特徴とする請求項１２に記載の半導体素子の金属配線形成方法。
【請求項１８】
前記Ｔｉ化合物としては、ＴｉＩ４が含まれ、吸着されたハロゲン元素はヨウ素であることを特徴とする請求項１２に記載の半導体素子の金属配線形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の金属配線の形成方法に関するものであり、より詳細にはいくつかの反応物を利用して拡散防止膜と銅膜をイン−シトゥ（ｉｎ−ｓｉｔｕ）で形成する半導体素子の金属配線形成方法に関するものである。
【背景技術】
【０００２】
従来の配線工程では、拡散防止膜として反応炉内でＴｉＮ膜を形成させた後に、銅蒸着の反応炉で銅を蒸着させる形態で実行されてきた（例えば、特許文献１参照）。
【０００３】
また、ヨウ素などの触媒を利用する場合には、また異なる触媒吸着反応炉内で触媒を吸着させた後に銅蒸着を行なってきた。
【０００４】
【特許文献１】特開平１１−０７４３５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながらこのような従来の配線工程は、ＴｉＮ上にＴｉＯ２等の酸化膜層が発生して界面特性が悪く、不満足な触媒効果しか得られない結果を示した。また、反応炉が三つも必要であり、工程も複雑になることはもちろん配線形成の工程時間も非常に長くなるという問題があった。
【０００６】
そこで、本発明は上記従来の半導体素子の金属配線形成方法における問題点に鑑みてなされたものであって、本発明の目的は、一つのチャンバーシステムでイン−シトゥ（ｉｎ−ｓｉｔｕ）で配線工程を進行することができ、優秀な界面特性と短い工程時間の工程特性を得ることができる半導体素子の金属配線形成方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明による半導体素子の金属配線形成方法は、半導体基板上にハロゲン元素を含むＴｉ化合物とＮＨ３反応物を利用してＴｉＮ薄膜を形成すると同時に、ＴｉＮ薄膜の表面にハロゲン原子を吸着させる段階と、前記吸着されたハロゲン原子を触媒として利用して前記ＴｉＮ薄膜上に銅薄膜を形成する段階とを含んで構成されることを特徴とする。
【０００８】
また、上記目的を達成するためになされた本発明による半導体素子の金属配線形成方法は、半導体基板上に絶縁膜を形成した後に、その絶縁膜にコンタクトホールを形成する段階と、前記コンタクトホールを含んだ絶縁膜上にハロゲン元素を含むＴｉ化合物とＮＨ３反応物を利用してＴｉＮ薄膜を形成すると同時に、ＴｉＮ薄膜の表面にハロゲン原子を吸着させる段階と、前記吸着されたハロゲン原子を触媒として利用して前記ＴｉＮ薄膜上に銅薄膜を形成してコンタクトホールを充填する段階とを含んで構成されることを特徴とする。
【発明の効果】
【０００９】
本発明による半導体素子の金属配線形成方法によれば、既存の３つのチャンバーシステム（すなわち、拡散防止膜反応炉、触媒処理反応炉、銅薄膜反応炉）を１つのチャンバーシステムで具現するためにＴｉＮ拡散防止膜を形成するための反応物としてＴｉＩ４とＮＨ３を使用して、反応時に発生される吸着ヨウ素（ａｄｓｏｒｂｅｄ  ｉｏｄｉｎｅ）原子を触媒として利用し、同時にイン−シトゥ（ｉｎ−ｓｉｔｕ）でヘキサフルオロアセチルアセトネートＣｕビニールトリメチルシラン（ｈｅｘａｆｌｕｏａｃｅｔｈｙｌ  ａｃｅｔｏｎａｔｅ）Ｃｕ（ｖｉｎｙｌ  ｔｒｉ  ｍｅｔｈｙｌ−ｓｉｌａｎｅ）反応物を利用して銅薄膜を蒸着することにより、優秀な界面特性と短い工程時間の工程特性を有することができ、さらに、銅シード（ｓｅｅｄ）層がなくても拡散防止膜上で直ちにボイド（ＶＯＩＤ）がない銅薄膜を蒸着することができるという効果がある。
【発明を実施するための最良の形態】
【００１０】
次に、本発明に係る半導体素子の金属配線形成方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
【実施例】
【００１１】
図１及び図２は、本発明に係る実施例の半導体素子の金属配線形成方法を説明するための断面図であり、ＴｉＩ４反応物とＮＨ３を利用したＴｉＮ蒸着工程を示したものである。
【００１２】
本発明に係る実施例の半導体素子の金属配線形成方法は、図１に示すように、まずシリコン基板１１上に絶縁膜１３を蒸着した後に、これをフォトリソグラフィ工程によるフォトマスク（図示せず）を利用して選択的に除去してコンタクトホール１５（または、トレンチ）を形成する。
【００１３】
次に、図２に示すように、コンタクトホール１５を含んだ絶縁膜１３上にＴｉＩ４反応物とＮＨ３を利用してＴｉＮ薄膜１７を蒸着する。この時、工程温度は約１５０〜３００℃であり、工程圧力は０．１〜１０Ｔｏｒｒである。一方、ヨウ素以外に周期律表の１７族に該当するハロゲン元素であるフッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）、アスタチン（Ａｔ）を含有した化合物を反応物として利用することもできる。
【００１４】
ここで、ＴｉＩ４とＮＨ３の注入は、同時に注入する形態、またはＡＬＤ（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）で順次に注入する形態で行うことができる。さらに、ＴｉＮ拡散防止膜の形成時にプラズマを利用することもできる。
【００１５】
また、ＴｉＩ４とＮＨ３反応物が気体状態で反応炉内に供給された時、基板のシリコン膜またはシリコン酸化膜上で分解されてＴｉＮ薄膜１７を形成し、ヨウ化水素（ＨＩ）は反応炉の外に抜け出し、一部ヨウ素原子（ｉｏｄｉｎｅ）（Ａ）はＴｉＮ薄膜１７表面に吸着するようになる。
【００１６】
このような過程に対して反応式で示すと次の通りである。
ＴｉＩ４＋ＮＨ３⇒ＴｉＮ（ｓ）＋ＨＩ（ｇ）＋Ｉ（ａｄ）
ここで、ＴｉＮ薄膜を作るためのＴｉＩ４とＮＨ３反応物は同時に反応炉内に供給することもでき、またＡＬＤ（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）で順次に注入（ｓｅｑｕｅｎｔｉａｌ  ｉｎｊｅｃｔｉｏｎ）する形態でも供給することもできる。
【００１７】
図３乃至図６は、本発明に係る実施例の半導体素子の金属配線形成方法を説明するための断面図であり、触媒による銅気相化学蒸着工程を示したものである。
【００１８】
ヨウ素原子が吸着されているＴｉＮ薄膜１７上に銅薄膜を蒸着するとき、従来の化学気相蒸着法で見られたのと同等の蒸着（ｃｏｎｆｏｒｍａｌ  ｄｅｐｏｓｉｔｉｏｎ）の代わりに、ボトムアップ（ｂｏｔｔｏｍ−ｕｐ；下から上への）充填の形態でコンタクトホール１５の内部が充填されることを見ることができる。
【００１９】
図３に示すように、基板にＴｉＮ薄膜１７が蒸着されると同時に表面にヨウ素原子（Ａ）が吸着される。
【００２０】
次に、図４に示すように、ＴｉＮ薄膜１７の蒸着過程が終わると、ヘキサフルオロアセチルアセトネートＣｕビニールトリメチルシラン（ｈｅｘａｆｌｕｏａｃｅｔｈｙｌ  ａｃｅｔｏｎａｔｅ）Ｃｕ（ｖｉｎｙｌ  ｔｒｉ  ｍｅｔｈｙｌ−ｓｉｌａｎｅ）反応物を利用して銅薄膜１９ａを蒸着する。
【００２１】
この時、銅薄膜１９ａの銅前駆体（ｃｏｐｐｅｒ  ｐｒｅｃｕｒｓｏｒ）としてヘキサフルオロアセチルアセトネートＣｕビニールトリメチルシラン（ｈｅｘａｆｌｕｏａｃｅｔｈｙｌ  ａｃｅｔｏｎａｔｅ）Ｃｕ（ｖｉｎｙｌ  ｔｒｉ  ｍｅｔｈｙｌ−ｓｉｌａｎｅ）反応物の以外に、Ｃｕ（ｈｆａｃ）２、（ｈｆａｃ）Ｃｕ（ｃｙｃｌｏｏｃｔａｄｉｅｎｅ：ＣＯＤ）、（ｈｆａｃ）（Ｃｕ）（ａｌｌｙｌｔｒｉｍｅｔｈｙｌｓｉｌａｎｅ：ＡＴＭＳ）からなる群より１つを選択して用い形成することもできる。
【００２２】
また、銅薄膜の蒸着条件としては、工程温度１５０〜３００℃、工程圧力は０．１〜１０Ｔｏｒｒ下で行われる。そして、図４のように、蒸着初期段階において銅薄膜１９ａは、一般的な化学気相蒸着工程で見ることができるように、蒸着時間に対して一定の蒸着速度でコンタクトホール１５の底部と側壁部の両面が均一に蒸着される。
【００２３】
また、銅薄膜以外に、タングステン、アルミニウム、及びタンタル薄膜のうちから少なくとも１つを選択して使用することもできる。
【００２４】
次に、図５に示すように、銅蒸着の中間段階での銅薄膜１９ａは、コンタクトホール１５の底部が他の部位よりさらに速い速度で成長する。この時、銅薄膜１９ｂの蒸着速度は、蒸着時間に従ってだんだんと加速されてパターンは速い時間内に充填される。
【００２５】
続いて、図６に示すように、銅蒸着の最終段階でコンタクトホール１５が完全に満たされた後、薄膜の成長速度が急激に減少して銅蒸着初期段階の成長速度とほとんど同じになる。その結果、コンタクトホール１５はボトムアップ（ｂｏｔｔｏｍ−ｕｐ；下から上への）充填の形態で完全に満たされてコンタクトホール１５があった部位は丘状の跡が残る。
【００２６】
蒸着初期段階において、銅薄膜はコンタクトホール１５表面に均一に蒸着されるために薄膜が成長することによってコンタクトホール１５内部の側壁及び底部の表面積はだんだんと減少するようになる。しかし、銅薄膜上に吸着された初期ヨウ素量は固定されているために表面積が減少することによってヨウ素の濃度は増加する。
【００２７】
コンタクトホール１５の側壁及び底部の表面積の減少率は、コンタクトホール１５が有する幾何学的性質に基づいて決定される。
【００２８】
したがって、コンタクトホール１５底部の表面積の減少率が側壁での表面積の減少率より大きいためにコンタクトホール１５底部のヨウ素濃度は側壁よりさらに速い速度で増加する。
【００２９】
したがって、銅薄膜が継続した成長をすることによってヨウ素濃度もまた増加するために、コンタクトホールの外部での薄膜の成長速度はだんだんと速くなり臨界成長速度に到達するが、この時点が同等の蒸着（ｃｏｎｆｏｒｍａｌ  ｄｅｐｏｓｉｔｉｏｎ）からボトムアップ（ｂｏｔｔｏｍ−ｕｐ；下から上への）充填の形態へ変わる時点となる。
【００３０】
ここで、臨界成長速度は、薄膜の成長速度がヨウ素の濃度変化量に基づく拡散速度を追越し始める成長速度で定義される。図５での蒸着中間段階では、底部での薄膜成長速度がコンタクトホール１５内の側壁にあるヨウ素の拡散速度より速いために側壁に吸着されていたヨウ素（Ａ）がコンタクトホール１５の底部で成長して上がってきた銅薄膜１９ｂの表面上にそのまま蓄積される。
【００３１】
図６に示すように、引続き底部から銅薄膜１９ｃが成長すると、銅薄膜１９ｃ表面に蓄積されるヨウ素の量もずっと増加するために薄膜の成長速度はさらに増加する。
上記のように、ボトムアップ（ｂｏｔｔｏｍ−ｕｐ；下から上への）充填の形態でコンタクトホール１５の内部がほとんど充填された時、底部からの銅薄膜成長速度は最大値を有する。
【００３２】
コンタクトホール１５の内部が全部充填されて平らな状態になる時に、図５での段階から図６での段階に変換される。図６での段階では、図５での段階で底部の銅薄膜の表面に部分的に濃縮されていたヨウ素が、周辺に急速に拡散ながら底部のヨウ素の濃度が減少し始める。
【００３３】
時間が経過するにつれてコンタクトホール１５表面での成長速度は、他の部位の薄膜表面での成長速度と同じになるようになる。同時に、濃縮されたヨウ素も薄膜の周辺表面に拡散して均一に再分布される。
【００３４】
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００３５】
【図１】本発明に係る実施例の半導体素子の金属配線形成方法を説明するための断面図であり、ＴｉＩ４反応物とＮＨ３を利用したＴｉＮ蒸着工程を示したものである。
【図２】本発明に係る実施例の半導体素子の金属配線形成方法を説明するための断面図であり、ＴｉＩ４反応物とＮＨ３を利用したＴｉＮ蒸着工程を示したものである。
【図３】本発明に係る実施例の半導体素子の金属配線形成方法を説明するための断面図であり、触媒による銅気相化学蒸着工程を示したものである。
【図４】本発明に係る実施例の半導体素子の金属配線形成方法を説明するための断面図であり、触媒による銅気相化学蒸着工程を示したものである。
【図５】本発明に係る実施例の半導体素子の金属配線形成方法を説明するための断面図であり、触媒による銅気相化学蒸着工程を示したものである。
【図６】本発明に係る実施例の半導体素子の金属配線形成方法を説明するための断面図であり、触媒による銅気相化学蒸着工程を示したものである。
【符号の説明】
【００３６】
１１        半導体基板
１３        絶縁膜
１５        コンタクトホール
１７        ＴｉＮ薄膜
１９ａ、１９ｂ、１９ｃ    銅薄膜
Ａ          ヨウ素原子
【図１】
2004193554.tif 000003
【図２】
2004193554.tif 000004
【図３】
2004193554.tif 000005
【図４】
2004193554.tif 000006
【図５】
2004193554.tif 000007
【図６】
2004193554.tif 000008