(57)【要約】【課題】受光素子を設けることなく、共通電極に印加する共通電圧を自動的に調整して、表示画面にちらつき（フリッカ）が発生するのを防止することが可能な液晶表示装置を提供する。【解決手段】画像表示部の周囲に配置される複数のダミー画素が画素電極を有し、前記複数のダミー画素の中で正極性の階調電圧が書き込まれたダミー画素の画素電極の電圧と前記共通電極に印加される共通電圧との間の電位差を検出する第１の手段と、前記複数のダミー画素の中で負極性の階調電圧が書き込まれたダミー画素の画素電極の電圧と、前記共通電圧との間の電位差を検出する第２の手段と、前記第１の手段で検出された電位差と、前記第２の手段で検出された電位差とが等しくなるように、前記共通電圧を制御する制御手段とを備える。【選択図】        図３
2004264677.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示する画像表示部と、
前記画像表示部の周囲に配置される複数のダミー画素とを有する液晶表示装置であって、
前記複数のダミー画素は画素電極を有し、
前記複数のダミー画素の中で正極性の所定の階調電圧が書き込まれたダミー画素の画素電極の電圧と、共通電極に印加される共通電圧との間の電位差を検出する第１の手段と、
前記複数のダミー画素の中で負極性の所定の階調電圧が書き込まれたダミー画素の画素電極の電圧と、前記共通電極に印加される共通電圧との間の電位差を検出する第２の手段と、
前記第１の手段で検出された電位差と、前記第２の手段で検出された電位差とが等しくなるように、前記共通電極に印加する共通電圧を制御する制御手段とを備えることを特徴とする液晶表示装置。
【請求項２】
前記液晶表示装置は、交流化駆動方法として、共通電極反転法を採用しており、
前記制御手段は、前記第１の手段で検出された電位差と、前記第２の手段で検出された電位差とが等しくなるように、前記複数のダミー画素に前記正極性の所定の階調電圧を書き込むときの負極性の共通電圧と、前記複数のダミー画素に前記負極性の所定の階調電圧を書き込むときの正極性の共通電圧とを制御することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記液晶表示装置は、交流化駆動方法として、共通電極対称法を採用しており、
前記制御手段は、前記第１の手段で検出された電位差と、前記第２の手段で検出された電位差とが等しくなるように、前記複数のダミー画素に前記正極性あるいは負極性の所定の階調電圧を書き込むときの共通電圧を制御することを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記所定の階調電圧は、最大階調の階調電圧であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記所定の階調電圧は、最小階調の階調電圧であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の液晶表示装置。
【請求項６】
前記所定の階調電圧は、最大階調の階調電圧と最小階調の階調電圧との間の任意の階調電圧であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯機器（例えば、携帯電話機）などに搭載される液晶表示装置に係わり、特に、共通電極に印加する共通電圧を自動的に調整する際に有効な技術に関する。
【０００２】
【従来の技術】
ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）方式の液晶表示モジュールであって、画素数が、例えば、カラー表示で１００×１５０×３程度の小型の液晶表示パネルを有する液晶表示モジュールは、例えば、携帯電話機などの携帯機器の表示部として広く使用されている。
図１０は、従来のＴＦＴ方式の液晶表示モジュールの回路構成を示すブロック図である。
同図に示すように、従来の液晶表示モジュールは、液晶表示パネル１００と、表示制御装置１１０と、電源回路１２０と、ドレインドライバ１３０と、ゲートドライバ１４０とで構成される。
図１１は、図１に示す液晶表示パネル１００の一例の等価回路を示す図である。
図１１に示すように、液晶表示パネル１００は、マトリクス状に形成される複数の画素を有する。
各画素は、隣接する２本の信号線（ドレイン信号線Ｄまたはゲート信号線Ｇ）と、隣接する２本の信号線（ゲート信号線Ｇまたはドレイン信号線Ｄ）との交差領域内に配置される。
【０００３】
各画素は薄膜トランジスタ（ＴＦＴ）を有し、各画素の薄膜トランジスタ（ＴＦＴ）のソース電極は、画素電極（ＩＴＯ１）に接続される。
また、画素電極（ＩＴＯ１）と共通電極（対向電極、またはコモン電極ともいう）（ＩＴＯ２）との間に液晶層が設けられるので、画素電極（ＩＴＯ１）と共通電極（ＩＴＯ２）との間には、液晶容量（ＣＬＣ）が等価的に接続される。
さらに、薄膜トランジスタ（ＴＦＴ）のソース電極と共通電極（ＩＴＯ２）との間には、蓄積容量（ＣＳ）が接続される。
図１０に示す液晶表示パネル１００において、列方向に配置された各画素の薄膜トランジスタ（ＴＦＴ）のドレイン電極は、それぞれドレイン信号線（映像信号線ともいう）Ｄに接続され、各ドレイン信号線Ｄは、列方向の各画素の液晶に階調電圧を印加するドレインドライバ１３０に接続される。
また、行方向に配置された各画素における薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれゲート信号線（走査信号線ともいう）Ｇに接続され、各ゲート信号線Ｇは、１水平走査時間、行方向の各画素の薄膜トランジスタ（ＴＦＴ）のゲート電極に走査駆動電圧（正のバイアス電圧あるいは負のバイアス電圧）を供給するゲートドライバ１４０に接続される。
【０００４】
表示制御装置１１０は、外部から送信されてくるクロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号の各表示制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）を基に、ドレインドライバ１３０、および、ゲートドライバ１４０を制御・駆動する。
電源回路１２０は、階調基準電圧をドレインドライバ１３０に対して供給するとともに、ゲートドライバ１４０に対して走査駆動電圧を供給し、さらに、共通電極（ＩＴＯ２）に共通電圧を供給する。
また、電源回路１２０は、ドレインドライバ１３０とゲートドライバ１４０の電源電圧を、ドレインドライバ１３０とゲートドライバ１４０とに対して供給する。
【０００５】
ゲートドライバ１４０は、ゲート信号線Ｇに対して、１水平走査ライン毎に、１水平走査時間、薄膜トランジスタ（ＴＦＴ）をオンとする走査信号電圧を順次供給して、薄膜トランジスタ（ＴＦＴ）をオンとする。
また、ドレインドライバ１３０は、ドレイン信号線Ｄに対して映像信号電圧を供給し、オンとされた薄膜トランジスタ（ＴＦＴ）を介して画素電極（ＩＴＯ１）に映像信号電圧を印加し、各画素に映像信号電圧を書き込み、画素電極（ＩＴＯ１）と共通電極（ＩＴＯ２）との間の液晶容量（ＣＬＣ）を所定の電圧に充電する。
この充電電圧に基づき、各画素の液晶分子の配向方向を変化させて画像を表示する。以上の動作により、液晶表示パネル１００に画像が表示される。
なお、液晶は、直流電圧が印加されると、寿命が短くなる。これを防止するために、液晶表示モジュールおいては、液晶層に印加する電圧をある一定時間毎に交流化、即ち、共通電極に印加する電圧を基準にして、画素電極に印加する電圧を、一定時間毎に正電圧側（以下、正極性の階調電圧という）、および負電圧側（以下、負極性の階調電圧という）に変化させるようにしている。
【０００６】
前述したような構成において、理想的には、書き込み時に液晶に印加した電圧は次の書き込み時まで保持されるべきであるが、実際には、図１１に破線で示すようにＴＦＴのゲート・ソース間に浮遊容量（ＣＧＳ）が存在するために、薄膜トランジスタ（ＴＦＴ）がオフした後に、この浮遊容量（ＣＧＳ）により画素電極の電圧が変動する。この浮遊容量（ＣＧＳ）による電圧変動量ΔＶは、下記（１）式で表される。
【数１】
ΔＶ＝ＣＧＳ／（ＣＬＣ＋ＣＧＳ）×ΔＶＧ    ・・・・・・・・・  （１）
但し、ΔＶＧは、薄膜トランジスタ（ＴＦＴ）がオンの時と、オフの時のゲート電圧の差を表す。
このように、実際に液晶に保持される電圧（即ち、画素電極（ＩＴＯ１）の電圧）は、ドレイン信号線（Ｄ）に印加した液晶印加電圧からΔＶだけ変動する。なお、画素電極（ＩＴＯ１）の電圧はその他の浮遊容量の影響により変動するが、ここでは最も影響の大きい薄膜トランジスタ（ＴＦＴ）のゲート・ソース間の浮遊容量ＣＧＳに関してのみ説明することにする。
【０００７】
そして、共通電極（ＩＴＯ２）に印加する電圧（Ｖｃｏｍ）は、本来、液晶印加電圧の中心値に設定されるべきであるが、画素電極（ＩＴＯ１）の電圧が液晶印加電圧に対してΔＶだけ変動するため、正極性の時の画素電極（ＩＴＯ１）の電圧と共通電極（ＩＴＯ２）の電圧（Ｖｃｏｍ）との間の電位差と、負極性の時の画素電極（ＩＴＯ１）の電圧と共通電極（ＩＴＯ２）の電圧（Ｖｃｏｍ）との間の電位差が異なり、正極性の場合と負極性の場合とで、共通電極（ＩＴＯ２）の電圧（Ｖｃｏｍ）に対して、非対称な電圧が液晶に印加されることになる。
かかる非対称な電圧が液晶に印加されると、画面のちらつき（フリッカ）が発生する。
例えば、垂直同期信号が６０Ｈｚの信号源を用いて表示する場合に、隣合う全ての画素に同じ極性の電圧を印加し、その電圧極性を１画面毎に反転させると、３０Ｈｚの周期で電圧極性が変化する。つまり、３０Ｈｚの周期で非対称な電圧が液晶に保持され、その電圧差に応じた分だけ輝度が変化し、それがフリッカとして観測されることになる。
【０００８】
そのため、共通電極（ＩＴＯ２）に印加する電圧（Ｖｃｏｍ）を、前述の電圧変動量ΔＶに応じて調整する必要があるが、この調整量は各製品（ＬＣＤ）毎にそれぞれ微妙に異なるために、各々の液晶パネル毎に調整が必要である。
一般に、この共通電極（ＩＴＯ２）に印加する電圧（Ｖｃｏｍ）の調整の方法として、オペレータが実際に液晶パネルのフリッカの状態を確認しながら手動で行う方法と、自動的に行う方法とがある。
手動で行う場合には、可変抵抗の抵抗値を変化させて、共通電極（ＩＴＯ２）に印加する電圧（Ｖｃｏｍ）を調整するのが一般的であり、この場合に、調整方法を容易にする方法が下記特許文献１に記載されている。
また、自動的に行う場合には、ダミー画素を設け、このダミー画素に特定の階調電圧を印加し、このダミー画素の発光を受光素子で電圧に変換し、この電圧に基づいて、共通電極（ＩＴＯ２）に印加する電圧（Ｖｃｏｍ）を調整する方法が下記特許文献２、３に記載されている。
【０００９】
なお、本願発明に関連する先行技術文献情報としては以下のものがある。
【特許文献１】
特開平８−６３１２８号公報
【特許文献２】
特開平１０−２４６８７９号公報
【特許文献３】
特開平８−２８６１６９号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、オペレータが手動で、共通電極（ＩＴＯ２）に印加する電圧（Ｖｃｏｍ）を調整する方法は、製品出荷時に個々の液晶パネル毎に行う必要があり、前述の特許文献１に記載されているように、この調整方法を容易にする方法が公知であったとしても、その調整作業が困難であり、このため、作業効率が低下するといった問題点があった。
また、自動的に行う場合には、前述の特許文献２、３に記載されているように、ダミー画素の発光を受光素子で電圧に変換する必要があり、受光素子が必要になるという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、受光素子を設けることなく、共通電極に印加する共通電圧を自動的に調整して、表示画面にちらつき（フリッカ）が発生するのを防止することが可能な液晶表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置は、画像を表示する画像表示部の周囲に、画素電極を有する複数のダミー画素を設け、前記複数のダミー画素の中で正極性の階調電圧が書き込まれたダミー画素の画素電極の電圧と、前記共通電極に印加される共通電圧との間の電位差と、前記複数のダミー画素の中で負極性の階調電圧が書き込まれたダミー画素の画素電極の電圧と、前記共通電極に印加される共通電圧との間の電位差とを検出し、この２つの電位差が等しくなるように、共通電極に印加する共通電圧を制御することを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［本発明の前提となる液晶表示モジュールの構成］
図１は、本発明の前提となる液晶表示モジュールの一例の概略構成を示すブロック図であり、同図（ａ）は正面図、同図（ｂ）は側面図である。
なお、図１に示すＴＦＴ方式の液晶表示モジュールは、携帯電話機の表示部として使用される液晶表示モジュールである。
図１に示す液晶表示モジュール（ＴＦＴ−ＬＣＤ）において、液晶表示パネル１００は、一方の基板（ＴＦＴ基板ともいう）１０と、他方の基板（フィルタ基板ともいう）１１とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
【００１３】
ここで、一方の基板１０は、例えば、ガラス基板から成り、画素電極（ＩＴＯ１）、薄膜トランジスタ（ＴＦＴ）等が形成され、また、他方の基板１１は、例えば、ガラス基板から成り、共通電極（ＩＴＯ２）、カラーフィルタ等が形成される。
一方の基板１０上には、液晶ドライバ２０が搭載されており、この液晶ドライバ２０は、図１０に示す表示制御装置１１０、電源回路１２０、ドレインドライバ１３０、並びに、ゲートドライバ１４０の機能を、１チップ内に集積したものである。なお、図１において、Ｄがドレイン信号線を、Ｇがゲート信号線を示す。
また、一方の基板１０の端部には、フレキシブル配線基板３０が実装されており、このフレキシブル配線基板３０上には、抵抗素子、容量素子などのチップ素子３１が実装されている。
さらに、フレキシブル配線基板３０の端部は折り曲げられており、この折り曲げ部には、携帯電話機の本体部に接続されるコネクタ３２が設けられる。
なお、図１に示す液晶表示モジュールの回路構成、並びに、液晶表示パネル１００の等価回路は、図１０、図１１と同じであるので、再度の説明は省略する。
【００１４】
前述したように、液晶層は、長時間同じ電圧（直流電圧）が印加されていると、液晶層の傾きが固定化され、結果として残像現象を引き起こし、液晶層の寿命を縮めることになる。
これを防止するために、液晶表示モジュールおいては、液晶層に印加する電圧をある一定時間毎に交流化、即ち、共通電極に印加する電圧を基準にして、画素電極に印加する電圧を、一定時間毎に正電圧側／負電圧側に変化させるようにしている。
この液晶層に交流電圧を印加する駆動方法として、共通電極対称法と共通電極反転法の２通りの方法が知られている。
共通電極反転法とは、共通電極に印加される電圧と画素電極に印加する電圧とを、交互に正、負に反転させる方法である。
また、共通電極対称法とは、共通電極に印加される電圧を一定とし、画素電極に印加する電圧を、共通電極に印加される電圧を基準にして、交互に正、負に反転させる方法である。
図１に示す液晶表示モジュールでは、交流化駆動方法として、共通電極反転法を使用している。以下、共通電極反転法について説明する。
【００１５】
図２は、共通電極反転法を説明するための図である。なお、図２では、１水平走査ライン（以下、単に、ラインという）毎に、極性を反転させる場合について説明する。
図２に示すように、ｋフレームの奇数番目のライン（例えば、１、３、５ラインなど）では、各画素の画素電極（ＩＴＯ１）（即ち、各ドレイン信号線Ｄ）に正極性の階調電圧が印加されるとともに、共通電極（ＩＴＯ２）に負極性の共通電圧（ＶｃｏｍＬ）が印加される。
また、偶数番目のライン（例えば、２、４、６ラインなど）では、各画素の画素電極（ＩＴＯ１）に負極性の階調電圧が印加されるとともに、共通電極（ＩＴＯ２）に正極性の共通電圧（ＶｃｏｍＨ）が印加される。
そして、ｋフレームに連続する（ｋ＋１）フレームの奇数番目のライン（例えば、１、３、５ラインなど）では、各画素の画素電極（ＩＴＯ１）に負極性の階調電圧が印加されるとともに、共通電極（ＩＴＯ２）に正極性の共通電圧（ＶｃｏｍＨ）が印加される。
また、偶数番目のライン（例えば、２、４、６ラインなど）では、各画素の画素電極（ＩＴＯ１）に正極性の階調電圧が印加されるとともに、共通電極（ＩＴＯ２）に負極性の共通電圧（ＶｃｏｍＬ）が印加される。
なお、図２において、矢印は、液晶に印加される電圧の極性を示している。
【００１６】
［実施の形態］
図３は、本発明の実施の形態の液晶表示モジュールの概略構成を示すブロック図である。
同図に示すように、本実施の形態の液晶表示モジュールでは、液晶表示パネル１００の有効表示領域の外側にダミー画素（２１０，２１１）が配置される。
各ダミー画素（２１０，２１１）は、薄膜トランジスタ（ＴＦＴ）を有し、各ダミー画素（２１０，２１１）の薄膜トランジスタ（ＴＦＴ）のソース電極は、画素電極（ＩＴＯ１）に接続される。
また、画素電極（ＩＴＯ１）と共通電極（ＩＴＯ２）との間に液晶層が設けられるので、画素電極（ＩＴＯ１）と共通電極（ＩＴＯ２）との間には、液晶容量（ＣＬＣ）（図示せず）が等価的に接続される。さらに、薄膜トランジスタ（ＴＦＴ）のソース電極と共通電極（ＩＴＯ２）との間には、蓄積容量（ＣＳ）（図示せず）が接続される。
図４は、本実施の形態のダミー画素の配置状態の一例を説明するための模式図であり、この図４では、有効表示領域内に、８×６個の画素２００が配置され、その有効表示領域の外側に４個のダミー画素２１０と、４個のダミー画素２１１とを配置した状態を示している。また、この図４において、１３０はドレインドライバ、１４０はゲートドライバ、ＩＴＯ１は画素電極を示す。
この図４に示す例では、ダミー画素（２１０，２１１）の各薄膜トランジスタ（ＴＦＴ）のゲート電極は、有効表示領域内の各画素２００に走査信号電圧を供給するゲート信号線（Ｇ１〜Ｇ８）に接続される。
しかしながら、ダミー画素（２１０，２１１）の各薄膜トランジスタ（ＴＦＴ）のドレイン電極は、専用のドレイン信号線（Ｄ０，Ｄ７）に接続され、この専用のドレイン信号線（Ｄ０，Ｄ７）には、ドレインドライバ１３０から、正極性、あるいは負極性の階調電圧であって、最大階調の階調電圧と最小階調の階調電圧との間の任意の階調の階調電圧が供給される。
【００１７】
なお、以下の説明では、ドレインドライバ１３０から専用のドレイン信号線（Ｄ０，Ｄ７）に対して、正極性、あるいは負極性の階調電圧であって、最大階調の階調電圧（以下、単に、最大階調電圧という）を供給する場合について説明するが、ドレインドライバ１３０から専用のドレイン信号線（Ｄ０，Ｄ７）に対して供給する階調電圧は、正極性、あるいは負極性の階調電圧であって、最小階調の階調電圧であってもよい。
図５は、本実施の形態のダミー画素に書き込まれる映像信号電圧の極性を説明するための図である。
この図５において、第１群のダミー画素２３０と、第２群のダミー画素２３１とは、１フレーム内において、互いに異なる極性の最大階調の階調電圧が書き込まれる画素群を表す。
例えば、本実施の形態の交流化駆動方法として、前述の図２に示す方法を採用する場合に、図４に示す液晶表示パネルでは、第１群のダミー画素２３０は、薄膜トランジスタのゲート電極が、Ｇ１、Ｇ３、Ｇ５、Ｇ７のゲート信号線に接続されるダミー画素群に相当し、第２群のダミー画素２３１は、薄膜トランジスタのゲート電極が、Ｇ２、Ｇ４、Ｇ６、Ｇ８のゲート信号線に接続されるダミー画素群に相当する。
なお、図５では、第１群のダミー画素２３０に、負極性の最大階調電圧が書き込まれ、第２群のダミー画素２３１に、正極性の最大階調電圧が書き込まれた場合を示している。
【００１８】
図５において、有効表示領域２００内の各画素に正極性の階調電圧が書き込まれるときに、第２群のダミー画素２３１の薄膜トランジスタ（ＴＦＴ）のゲート電極に印加される走査信号電圧（Ｇｆ）がＨｉｇｈレベルとなり、第２群のダミー画素２３１の薄膜トランジスタ（ＴＦＴ）がオンし、画素電極に、正極性の最大階調電圧（Ｓｆ）が印加される。この場合に、共通電極に印加される共通電圧（Ｖｃｏｍ）は、負極性の共通電圧（ＶｃｏｍＬ）である。
その後、薄膜トランジスタ（ＴＦＴ）がオフとなると、前述したように、ダミー画素の画素電極の電圧が、ΔＶ変動し、ダミー画素の画素電極の電圧が、（Ｐｆ）となる。
同様に、有効表示領域２００内の各画素に負極性の階調電圧が書き込まれるときに、第１群のダミー画素２３０の薄膜トランジスタ（ＴＦＴ）のゲート電極に印加される走査信号電圧（Ｇｆ）がＨｉｇｈレベルとなり、第１群のダミー画素２３０の薄膜トランジスタ（ＴＦＴ）がオンし、画素電極に、負極性の最大階調電圧（Ｓｆ＊）が印加される。この場合に、共通電極に印加される共通電圧（Ｖｃｏｍ）は、正極性の共通電圧（ＶｃｏｍＨ）である。
その後、薄膜トランジスタ（ＴＦＴ）がオフとなると、前述したように、ダミー画素の画素電極の電圧が、ΔＶ変動し、ダミー画素の画素電極の電圧が、（Ｐｆ＊）となる。
なお、図５において、図１１に示す液晶容量（ＣＬＣ）と、蓄積容量（ＣＳ）とは、一つの容量素子（Ｃ）で表している。
【００１９】
図５に示すように、本実施の形態では、（Ｐｆ）と（Ｐｆ＊）の電圧が液晶表示パネルに取り出される。そして、この電圧に基づき、共通電極に印加する共通電圧を調整する。
図６は、本実施の形態において、共通電極に印加する共通電圧を調整する回路の一例を示す図である。
例えば、図５に示す第１群の画素群の画素電極の電圧（Ｐｆ＊）は、図６に示すオペアンプ（ＯＰ１）の反転端子（−）に入力され、また、第２群の画素群の画素電極の電圧（Ｐｆ）は、図６に示すオペアンプ（ＯＰ２）の非反転端子（＋）に入力される。
また、オペアンプ（ＯＰ１）の非反転端子（＋）と、オペアンプ（ＯＰ２）の反転端子（−）には、共通電極の共通電位（Ｖｃｏｍ）が入力される。
図６に示す回路において、Ｒ４／Ｒ３＝Ｒ２／Ｒ１、およびＲ８／Ｒ７＝Ｒ６／Ｒ５の関係があるとき、オペアンプ（ＯＰ１）からは、（Ｖｃｏｍ−Ｐｆ＊）の電圧が出力され、オペアンプ（ＯＰ２）からは、（Ｐｆ−Ｖｃｏｍ）の電圧が出力される。
これらの電圧は、オペアンプ（ＯＰ３）に入力され、オペアンプ（ＯＰ３）からは、（Ｖｃｏｍ−Ｐｆ＊）＝（Ｐｆ−Ｖｃｏｍ）となるように、ＶｃｏｍＲの電圧が出力される。
【００２０】
共通電圧生成回路２５０は、入力されるＶｃｏｍＲの電圧に基づき、正極性の共通電圧（ＶｃｏｍＨ）と、負極性の共通電圧（ＶｃｏｍＬ）を生成する。
具体的には、共通電圧生成回路２５０は、正極性の共通電圧（ＶｃｏｍＨ）と負極性の共通電圧（ＶｃｏｍＬ）との間の電位差Ｖ１（＝ＶｃｏｍＨ−ＶｃｏｍＬ）を固定とし、正極性の共通電圧（ＶｃｏｍＨ）をＶｃｏｍＲの電圧とする。したがって、図６の回路では、（Ｖｃｏｍ−Ｐｆ＊＝Ｐｆ−Ｖｃｏｍ）となるように、正極性の共通電圧（ＶｃｏｍＨ）と、負極性の共通電圧（ＶｃｏｍＬ）が調整される。
これにより、本実施の形態の液晶表示パネルでは、正極性の場合と負極性の場合とで、共通電極（ＩＴＯ２）の電圧（Ｖｃｏｍ）に対して、対称な電圧が液晶に印加されることになるので、画面のちらつき（フリッカ）が発生するのを防止することができる。
【００２１】
なお、交流化駆動方法として、前述の図２に示す方法を採用する場合に、共通電極の電圧（Ｖｃｏｍ）は、正極性の共通電圧（ＶｃｏｍＨ）から負極性の共通電圧（ＶｃｏｍＬ）、あるいは、負極性の共通電圧（ＶｃｏｍＬ）から正極性の共通電圧（ＶｃｏｍＨ）に変動する。
したがって、図６に示す回路において、オペアンプ（ＯＰ１，ＯＰ２）に入力される共通電極の電圧（Ｖｃｏｍ）は変動するが、ダミー画素に階調電圧（正極性あるいは負極性の階調電圧）を書き込んだ後に、薄膜トランジスタ（ＴＦＴ）がオフとなり、ダミー画素の画素電極はフローティング状態となる。
したがって、ダミー画素の画素電極の電圧も、共通電極の電圧（Ｖｃｏｍ）に応じて変動するので、ダミー画素の画素電極と共通電極との間の電圧はほぼ一定になる。
また、前述の図２で説明したように、第１群のダミー画素２３０、あるいは、第２群のダミー画素２３１に書き込まれる階調電圧の極性は、１フレーム毎に反転する。
そのため、図６に示す回路では、スイッチ（ＳＷ）を設け、交流化信号（Ｍ）により、このスイッチ（ＳＷ）のオン・オフを制御し、オペアンプ（ＯＰ１）の反転端子（−）に、負極性の最大階調電圧が書き込まれたダミー画素の画素電極の電圧が印加され、かつ、オペアンプ（ＯＰ２）の非反転端子（＋）に、正極性の最大階調電圧が書き込まれたダミー画素の画素電極の電圧が印加されるようにしている。
【００２２】
図７は、本実施の形態において、共通電極に印加する共通電圧を調整する回路の他の例を示す図である。
図７に示す回路は、オペアンプ（ＯＰ１）の非反転端子（＋）に、共通電圧生成回路２５０から出力される正極性の共通電圧（ＶｃｏｍＨ）が印加され、オペアンプ（ＯＰ２）の反転端子（−）に、共通電圧生成回路２５０から出力される負極性の共通電圧（ＶｃｏｍＬ）が印加される点で、図６に示す回路と相異する。
図７に示す回路の動作は、図６と同じであるので再度の説明は省略する。
しかしながら、前述したように、交流化駆動方法として、前述の図２に示す方法を採用する場合に、共通電極の電圧（Ｖｃｏｍ）が変動するので、図７に示す回路では、有効表示領域２００内の各画素に正極性の階調電圧が書き込まれるときにのみ、オペアンプ（ＯＰ１）の反転端子（−）にダミー画素の画素電極の電圧が印加、あるいは、有効表示領域２００内の各画素に負極性の階調電圧が書き込まれるときにのみ、オペアンプ（ＯＰ２）の非反転端子（＋）にダミー画素の画素電極の電圧が印加されるように、スイッチ（ＳＷ）を制御する必要がある。
【００２３】
［本発明の前提となる液晶表示モジュールのその他の構成］
図８は、本発明の前提となる液晶表示モジュールの他の例の概略構成を示すブロック図であり、同図（ａ）は正面図、同図（ｂ）は側面図である。
図８に示す液晶表示モジュールは、図１に示す１つの液晶ドライバ２０に代えて、液晶ドライバ２１と、液晶ドライバ２２の２つの液晶ドライバを使用した点で、図１に示す液晶表示モジュールと相異する。
図８に示す液晶表示モジュールのその他の構成は、図１に示す液晶表示モジュールと同じであるので再度の説明は省略する。
ここで、液晶ドライバ２１は、図１０に示すドレインドライバ１３０の機能を内蔵し、液晶ドライバ２２は、図１０に示すゲートドライバ１４０の機能を内蔵する。また、図１０に示す表示制御装置１１０、および、電源回路１２０は、液晶ドライバ２１、または、液晶ドライバ２２の少なくとも一方に内蔵されていればよいが、図８に示す液晶表示モジュールでは、図１０に示す表示制御装置１１０は液晶ドライバ２１に、また、図１０に示す電源回路１２０は液晶ドライバ２２に内蔵されている。
【００２４】
なお、前述の説明では、交流化駆動方法として、共通電極反転法を採用した液晶表示モジュールに本発明を適用した実施の形態について説明したが、本発明はこれに限定されるものではなく、本発明は、交流化駆動方法として、共通電極対称法を採用した液晶表示モジュールにも適用可能である。
図９は、液晶表示モジュールの交流化駆動方法における、共通電極対法を説明するための図である。なお、図９では、１水平走査ライン（以下、単に、ラインという）毎に、極性を反転させる場合について説明する。
図９に示すように、共通電極対法では、ｋフレームの奇数番目のライン（例えば、１、３、５ラインなど）では、各画素の画素電極（ＩＴＯ１）（即ち、各ドレイン信号線Ｄ）に正極性の階調電圧が印加され、また、偶数番目のライン（例えば、２、４、６ラインなど）では、各画素の画素電極（ＩＴＯ１）に負極性の階調電圧が印加される。
また、ｋフレームに連続する（ｋ＋１）フレームの奇数番目のライン（例えば、１、３、５ラインなど）では、各画素の画素電極（ＩＴＯ１）に負極性の階調電圧が印加され、また、偶数番目のライン（例えば、２、４、６ラインなど）では、各画素の画素電極（ＩＴＯ１）に正極性の階調電圧が印加される。
しかしながら、共通電極対法では、共通電極（ＩＴＯ２）に印加される共通電圧（Ｖｃｏｍ）は一定とされる。
なお、図９において、矢印は、液晶に印加される電圧の極性を示している。
【００２５】
このように、共通電極対称法は、画素電極（ＩＴＯ１）に印加される電圧の振幅が、共通電極反転法の場合に比べ２倍となり、低耐圧のドライバが使用できないと言う欠点があるが、低消費電力と表示品質の点で優れているドット反転法あるいはＮライン反転法が使用可能である。
本発明を、交流化駆動方法として、共通電極対称法を採用した液晶表示モジュールに適用する場合には、共通電圧（Ｖｃｏｍ）として、図６、図７に示す共通電圧生成回路２５０から出力される正極性の共通電圧（ＶｃｏｍＨ）、あるいは負極性の共通電圧（ＶｃｏｍＬ）の一方の電圧を使用し、この電圧と正極性の最大階調電圧が書き込まれたダミー画素の画素電極の電圧との間の電位差と、この電圧と負極性の最大階調電圧が書き込まれたダミー画素の画素電極の電圧との間の電位差とが一致するように、図６、図７に示す共通電圧生成回路２５０から出力される正極性の共通電圧（ＶｃｏｍＨ）、あるいは負極性の共通電圧（ＶｃｏｍＬ）の一方の電圧を調整すればよい。
【００２６】
以上説明したように、本実施の形態によれば、受光素子を設けることなく、共通電極に印加する共通電圧を自動的に調整して、表示画面にちらつき（フリッカ）が発生するのを防止することが可能となる。
また、共通電極に印加する共通電圧を調整するために、可変抵抗などの別部品が必要がないので、部品点数を少なくすることができ、それにより、製品（例えば、携帯電話機）の外径寸法を小さくすることが可能となる。
また、ダミー画素の画素電極の電圧から、共通電極に印加する共通電圧を調整するようにしたので、温度、外光などの外的要因により、ダミー画素の画素電極の電圧が変動しても、それに追従して、共通電極に印加する共通電圧を自動的に調整することができるので、外的要因により表示画面にちらつき（フリッカ）が発生するのを防止することが可能となる。したがって、製品の使用温度範囲を広くすることが可能となる。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００２７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置によれば、受光素子を設けることなく、共通電極に印加する共通電圧を自動的に調整して、表示画面にちらつき（フリッカ）が発生するのを防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の前提となる液晶表示モジュールの一例の概略構成を示すブロック図である。
【図２】液晶表示モジュールの交流化駆動方法における、共通電極反転法を説明するための図である。
【図３】本発明の実施の形態の液晶表示モジュールの概略構成を示すブロック図である。
【図４】本発明の実施の形態のダミー画素の配置状態の一例を説明するための模式図である。
【図５】本発明の実施の形態のダミー画素に書き込まれる映像信号電圧の極性を説明するための図である。
【図６】本発明の実施の形態において、共通電極に印加する共通電圧を調整する回路の一例を示す図である。
【図７】本発明の実施の形態において、共通電極に印加する共通電圧を調整する回路の他の例を示す図である。
【図８】本発明の前提となる液晶表示モジュールの他の例の概略構成を示すブロック図である。
【図９】液晶表示モジュールの交流化駆動方法における、共通電極対法を説明するための図である。
【図１０】従来のＴＦＴ方式の液晶表示モジュールの回路構成を示すブロック図である。
【図１１】図１に示す液晶表示パネルの一例の等価回路を示す図である。
【符号の説明】
１０、１１…基板、２０，２１，２２…液晶ドライバ、３０…フレキシブル配線基板、３１…チップ素子、３２…コネクタ、１００…液晶表示パネル、１１０…表示制御装置、１２０…電源回路、１３０…ドレインドライバ、１４０…ゲートドライバ、２００…有効表示領域の画素、２１０，２１１…ダミー画素、２３０…第１群のダミー画素、２３１…第２群のダミー画素、２５０…共通電圧生成回路、Ｄ…ドレイン信号線、Ｇ…ゲート信号線、ＩＴＯ１…画素電極、ＩＴＯ２…共通電極、ＣＬＣ…液晶容量、ＣＳ…蓄積容量、ＴＦＴ…薄膜トランジスタ、ＯＰ…オペアンプ、ＳＷ…スイッチ。
【図１】
2004264677.tif 000003
【図２】
2004264677.tif 000004
【図３】
2004264677.tif 000005
【図４】
2004264677.tif 000006
【図５】
2004264677.tif 000007
【図６】
2004264677.tif 000008
【図７】
2004264677.tif 000009
【図８】
2004264677.tif 000010
【図９】
2004264677.tif 000011
【図１０】
2004264677.tif 000012
【図１１】
2004264677.tif 000013