(57)【要約】【課題】電圧書込み型の大画面のアクティブマトリクスパネルに対しても、各表示セルのキャパシタに所望の電圧を正確に書き込むことができるＥＬ表示装置およびその駆動方法を提供する。【解決手段】共通線を排除し、従来においてその共通線に接続されていたキャパシタの一端を、そのキャパシタを備えた表示セルに隣接した他の表示セルの走査線に接続するとともに、走査線駆動回路２０は、電圧Ｖ１とその電圧Ｖ１よりも十分に大きな電圧Ｖ２とで形成された階段形状のパルスを各走査線に供給する。また、データ線駆動回路３０は、電圧Ｖ１以上でかつ電圧Ｖ３以下（但し、電圧Ｖ２より小さい）の電圧をデータ電圧として各データ線に供給する。【選択図】      図１
2004170815.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線の各交差点近傍に表示セルを設け、前記表示セルが、少なくとも、前記走査線から供給された走査線選択電圧をゲートに入力する選択トランジスタと、前記選択トランジスタを介して前記データ線から供給されたデータ電圧をゲートに入力する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続されたキャパシタと、前記駆動トランジスタのソースおよびドレインの一方に一端が接続されたエレクトロルミネッセンス（ＥＬ）素子とを有して構成されたＥＬ表示装置において、
前記走査線に、第１電圧と該第１電圧よりも値の大きい第２電圧とで形成される階段形状パルスを供給する走査線駆動回路を備え、
前記走査線で選択される表示セル内の前記駆動トランジスタのソースもしくはドレインと前記キャパシタの他端、または、前記走査線で選択される表示セル内の前記エレクトロルミネッセンス素子の他端が、該走査線に隣接した他の走査線に接続されたことを特徴とするＥＬ表示装置。
【請求項２】
前記走査線駆動回路は、前記第１電圧と前記第２電圧を連続した所定の単位期間にそれぞれ割り当てることで前記階段形状パルスを生成するとともに、前記階段形状パルスを、前記複数の走査線に順次、前記単位期間だけずらして供給することを特徴とする請求項１に記載のＥＬ表示装置。
【請求項３】
前記走査線駆動回路は、前記階段形状パルスを前記走査線に供給すると同時に、前記階段形状パルスのパルス幅を有する第３電圧で形成された矩形パルスを、前記階段形状パルスが供給されている走査線とは異なる他の走査線に供給することを特徴とする請求項１に記載のＥＬ表示装置。
【請求項４】
前記走査線駆動回路は、前記階段形状パルスを前記走査線に供給すると同時に、前記階段形状パルスのパルス幅を有する第３電圧で形成された矩形パルスを、前記階段形状パルスが供給されている走査線とは異なる他の走査線に順次、前記単位期間だけずらして供給することを特徴とする請求項２に記載のＥＬ表示装置。
【請求項５】
前記第３電圧は、前記第２電圧の値と等しいことを特徴とする請求項３または４に記載のＥＬ表示装置。
【請求項６】
前記データ線に、前記第１電圧以上かつ前記第２電圧未満の値を有するデータ電圧を供給するデータ線駆動回路を備えたことを特徴とする請求項１〜５のいずれか一つに記載のＥＬ表示装置。
【請求項７】
複数の選択走査線と複数のデータ線の各交差点近傍に表示セルを設け、前記表示セルが、少なくとも、前記選択走査線から供給された走査線選択電圧をゲートに入力する選択トランジスタと、前記選択トランジスタを介して前記データ線から供給されたデータ電圧をゲートに入力する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続されたキャパシタと、前記駆動トランジスタのソースおよびドレインの一方に一端が接続されたエレクトロルミネッセンス（ＥＬ）素子とを有して構成されたＥＬ表示装置において、
前記選択走査線と対となって配置されるとともに、前記選択走査線で選択される表示セル内の前記駆動トランジスタのソースもしくはドレインおよび前記キャパシタの他端、または、前記選択走査線で選択される表示セル内の前記エレクトロルミネッセンス素子の他端が接続された複数の書込み走査線と、
前記選択走査線に対して走査線選択電圧を供給するとともに、該選択走査線と対となる前記書込み走査線に対して書込み基準電圧を供給する走査線駆動回路とを備え、
前記走査線駆動回路は、前記有機エレクトロルミネッセンス素子を発光させずに前記データ電圧が前記キャパシタに書き込まれる第１フェーズと、前記有機エレクトロルミネッセンス素子を発光させずに前記キャパシタの蓄積電圧を保持する第２フェーズと、前記キャパシタの蓄積電圧に基づいて有機エレクトロルミネッセンス素子の発光を次の前記第１フェーズまで持続させる第３フェーズと、が順次繰り返されるような電圧値とタイミングで、前記走査線選択電圧と前記書込み基準電圧を供給することを特徴とするＥＬ表示装置。
【請求項８】
前記走査線駆動回路は、前記第１フェーズ〜第３フェーズに並行して、該第１フェーズ〜第３フェーズが適用されている選択走査線および書込み走査線とは異なる選択走査線および書込み走査線に対して、前記キャパシタに負の電圧が供給されるような電圧値とタイミングで、前記走査線選択電圧と前記書込み基準電圧を供給することを特徴とする請求項７に記載のＥＬ表示装置。
【請求項９】
複数の走査線と複数のデータ線の各交差点近傍に表示セルを設け、前記表示セルが、少なくとも、前記走査線から供給された走査線選択電圧をゲートに入力する選択トランジスタと、前記選択トランジスタを介して前記データ線から供給されたデータ電圧をゲートに入力する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続されたキャパシタと、前記駆動トランジスタのソースおよびドレインの一方に一端が接続されたエレクトロルミネッセンス（ＥＬ）素子とを有して構成されたＥＬ表示装置において、
前記走査線で選択される表示セル内の前記駆動トランジスタのソースおよびドレインの他方と前記キャパシタの他端、または、前記走査線で選択される表示セル内の前記エレクトロルミネッセンス素子の他端が、該走査線に隣接した他の走査線に接続された共通線と、
前記共通線に対する表示セルの走査線方向の位置と、前記共通線の前記表示セル間の配線抵抗の抵抗値とに基づいて、該位置における表示セル内の前記エレクトロルミネッセンス素子の電圧降下分を算出し、算出した結果に基づいて補正したデータ電圧を前記データ線に供給するデータ線駆動回路と、
を備えたことを特徴とするＥＬ表示装置。
【請求項１０】
前記エレクトロルミネッセンス素子は、有機ＥＬ素子であることを特徴とする請求項１〜９のいずれか一つに記載のＥＬ表示装置。
【請求項１１】
複数の走査線と複数のデータ線の各交差点近傍に表示セルを設け、前記表示セルが、少なくとも、前記走査線から供給された走査線選択電圧をゲートに入力する選択トランジスタと、前記選択トランジスタを介して前記データ線から供給されたデータ電圧をゲートに入力する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続されたキャパシタと、前記駆動トランジスタのソースおよびドレインの一方に一端が接続されたエレクトロルミネッセンス（ＥＬ）素子とを有して構成され、前記走査線で選択される表示セル内の前記駆動トランジスタのソースおよびドレインの他方と前記キャパシタの他端、または、前記走査線で選択される表示セル内の前記エレクトロルミネッセンス素子の他端が、該走査線に隣接した他の走査線に接続されたＥＬ表示装置の駆動方法において、
前記走査線に第１電圧を所定の単位期間だけ供給する第１走査ステップと、
前記第１走査ステップに引き続き、前記走査線に前記第１電圧よりも値の大きい第２電圧を前記単位期間だけ供給する第２走査ステップと、
前記第２走査ステップに引き続き、前記走査線に前記選択トランジスタの閾値電圧以下の電圧を少なくとも前記単位期間の間供給する第３走査ステップと、
を含んだことを特徴とするＥＬ表示装置の駆動方法。
【請求項１２】
前記第１走査ステップは、さらに、前記第１電圧を供給している走査線とは異なる走査線に対して、前記単位時間だけ第３電圧を供給し、
前記第２走査ステップは、さらに、前記第１走査ステップにおいて前記第３電圧が供給された走査線に対して、前記単位時間だけさらに前記第３電圧を供給し、
前記第３走査ステップは、さらに、前記第２走査ステップにおいて前記第３電圧が供給された走査線に対して、前記選択トランジスタの閾値電圧以下の電圧を少なくとも前記単位期間の間供給することを特徴とする請求項１１に記載のＥＬ表示装置の駆動方法。
【請求項１３】
複数の選択走査線と複数のデータ線の各交差点近傍に表示セルを設け、前記表示セルが、少なくとも、前記選択走査線から供給された走査線選択電圧をゲートに入力する選択トランジスタと、前記選択トランジスタを介して前記データ線から供給されたデータ電圧をゲートに入力する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続されたキャパシタと、前記駆動トランジスタのソースおよびドレインの一方に一端が接続されたエレクトロルミネッセンス（ＥＬ）素子と、前記選択走査線と対となって配置されるとともに、前記選択走査線で選択される表示セル内の前記駆動トランジスタのソースもしくはドレインおよび前記キャパシタの他端、または、前記選択走査線で選択される表示セル内の前記エレクトロルミネッセンス素子の他端が接続された複数の書込み走査線とを有して構成されたＥＬ表示装置の駆動方法において、
前記有機エレクトロルミネッセンス素子を発光させずに前記データ電圧が前記キャパシタに書き込まれるような電圧値とタイミングで前記選択走査線と前記書込み走査線にそれぞれ前記走査線選択電圧と前記書込み基準電圧を供給する第１走査ステップと、
前記有機エレクトロルミネッセンス素子を発光させずに前記キャパシタの蓄積電圧が保持されるような電圧値とタイミングで前記選択走査線と前記書込み走査線にそれぞれ前記走査線選択電圧と前記書込み基準電圧を供給する第２走査ステップと、
前記キャパシタの蓄積電圧に基づいて有機エレクトロルミネッセンス素子の発光を次の前記第１走査ステップまで持続させるような電圧値とタイミングで前記選択走査線と前記書込み走査線にそれぞれ前記走査線選択電圧と前記書込み基準電圧を供給する第３走査ステップと、
を含んだことを特徴とするＥＬ表示装置の駆動方法。
【請求項１４】
前記第１走査ステップ〜第３走査ステップに並行して、該前記第１走査ステップ〜第３走査ステップが適用されている選択走査線および書込み走査線とは異なる選択走査線および書込み走査線に対し、前記キャパシタに負の電圧が供給されるような電圧値とタイミングで前記選択走査線と前記書込み走査線にそれぞれ前記走査線選択電圧と前記書込み基準電圧を供給する消去ステップを含んだことを特徴とする請求項１３に記載のＥＬ表示装置の駆動方法。
【請求項１５】
複数の走査線と複数のデータ線の各交差点近傍に表示セルを設け、前記表示セルが、少なくとも、前記走査線から供給された走査線選択電圧をゲートに入力する選択トランジスタと、前記選択トランジスタを介して前記データ線から供給されたデータ電圧をゲートに入力する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続されたキャパシタと、前記駆動トランジスタのソースおよびドレインの一方に一端が接続されたエレクトロルミネッセンス（ＥＬ）素子とを有して構成され、かつ、前記走査線ごとに設けられた共通線に、同一の走査線を共有する各表示セル内の前記駆動トランジスタのソースおよびドレインの他方と前記キャパシタの他端、または、同一の走査線を共有する各表示セル内の前記エレクトロルミネッセンス素子の他端が接続されたＥＬ表示装置の駆動方法において、
前記共通線に対する表示セルの走査線方向の位置と、前記共通線の前記表示セル間の配線抵抗の抵抗値とに基づいて、該位置における表示セル内の前記エレクトロルミネッセンス素子の電圧降下分を算出する電圧降下算出ステップと、
前記電圧降下算出ステップによって算出された結果に基づいてデータ電圧を補正し、補正したデータ電圧を前記データ線に供給するデータ電圧供給ステップと、
を含んだことを特徴とするＥＬ表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ：エレクトロルミネッセンス）素子等の自発光素子とその自発光素子を駆動させるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）とがマトリクス状に配置されたＥＬ表示装置およびその駆動方法に関し、特に大画面表示においても輝度ムラの生じない電圧書き込み型のＥＬ表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶素子を用いた液晶表示装置に比べて、視野角が広いこと、コントラストがよいこと、視認性に優れていることなどを理由に近年注目されている。また、有機ＥＬ表示装置では、バックライトが不要なため、薄型・軽量型が実現でき、消費電力の面でも有利である。さらに、有機ＥＬ表示装置は、直流低電圧駆動が可能であることから応答速度も速いこと、すべて固体であることから振動に強く、使用温度範囲が広くかつフレキシブルな形状が可能であることなどの特徴を有している。
【０００３】
以下に、従来の有機ＥＬ表示装置について、特にアクティブマトリクスパネルを中心に説明する。図１３は、従来の有機ＥＬ表示装置の概略構成のうち、アクティブマトリクスパネルと駆動回路を示す図である。図１３において、アクティブマトリクスパネル１００は、ｎ本の走査線Ｙ１〜Ｙｎとｍ本のデータ線Ｘ１〜Ｘｍの各交差点に表示セル１１０を配置しており、その基本構造はアクティブマトリクス型の液晶表示装置と同様である。
【０００４】
よって、アクティブマトリクスパネル１００は、液晶表示装置と同様に、ｎ本の走査線Ｙ１〜Ｙｎに対して所定のタイミングで走査線選択電圧を供給する走査線駆動回路１２０と、ｍ本のデータ線Ｘ１〜Ｘｍに対して所定のタイミングでデータ電圧を供給するデータ線駆動回路１３０とを備えている。なお、図１３では、有機ＥＬ表示装置を駆動させるためのその他の種々の回路については省略している。
【０００５】
アクティブマトリクスパネル１００において、液晶表示装置と異なる点は、各表示セル１１０が、液晶素子に換えて有機ＥＬ素子を備えていることである。この表示セル１１０の構成として、選択ＴＦＴ、駆動ＴＦＴ、キャパシタ、有機ＥＬ素子をそれぞれ一つずつ備えた、いわゆる電圧書込み型の表示セルが最もよく知られている（例えば、特許文献１参照）。
【０００６】
電圧書込み型の表示セルの等価回路の一例を挙げると、図１３に示すように、選択ＴＦＴは、ゲートを走査線に接続するとともにドレインをデータ線に接続し、駆動ＴＦＴは、ゲートを選択ＴＦＴのソースに接続するとともにソースを共通線（多くの場合、接地線ＧＮＤ）に接続している。また、上記したキャパシタは、駆動ＴＦＴのソース−ゲート間に接続され、有機ＥＬ素子は、アノード側を電源電圧線（図中ではＶｄｄ）に接続するとともにカソード側を駆動ＴＦＴのドレインに接続している。
【０００７】
ここで、この電圧書込み型の表示セルの動作を簡単に説明する。まず、選択ＴＦＴのゲートに走査線駆動回路１２０から走査線選択電圧が供給されると、選択ＴＦＴはオン状態となり、データ線駆動回路１３０から供給されたデータ電圧が駆動ＴＦＴのゲートとキャパシタに印加される。これにより、駆動ＴＦＴはオン状態となり、有機ＥＬ素子のカソード側から共通線への電流路が形成される。すなわち、有機ＥＬ素子は、データ電圧に応じて決定される電流によって発光する。一方、キャパシタには、データ電圧が蓄積される。
【０００８】
蓄積されたデータ電圧は、駆動ＴＦＴとキャパシタとの上記接続関係から、駆動ＴＦＴのゲートに供給されるので、選択ＴＦＴのゲートに走査線選択電圧が供給されなくなっても、すなわち走査線駆動回路１２０が次の走査線の選択に移行した後であっても、有機ＥＬ素子は、次に走査線駆動回路１２０によって走査線が選択されるまで発光を持続する。換言すれば、キャパシタに書き込まれたデータ電圧によって有機ＥＬ素子は発光し続ける。これが、電圧書込み型と呼ばれる所以である。
【０００９】
一方、共通線を必要としない表示セルの構成も提案されている（特許文献２参照）。図１４は、特許文献２に開示された一実施例を説明するための表示セルの等価回路を示す図である。図１４に示す等価回路は、ｎチャネル型ＴＦＴ３６、ｐチャネル型ＴＦＴ３７、有機薄膜ＥＬ素子３８および容量３９（上記したキャパシタに相当）を備えて構成される。
【００１０】
図１４において、走査線４１はｎチャネル型ＴＦＴ３６とｐチャネル型ＴＦＴ３７のゲート電極に接続され、信号線４２（上記したデータ線に相当）はｎチャネル型ＴＦＴ３６の一方の電極に接続されている。また、ｎチャネル型ＴＦＴ３６の他方の電極は容量３９の一方の端子とｐチャネル型ＴＦＴ３７の一方の電極との接続点に接続され、ｐチャネル型ＴＦＴ３７の他方の電極は有機薄膜ＥＬ素子３８の一方の電極に接続されている。そして、容量３９の他方の端子と有機薄膜ＥＬ素子３８の他方の電極とは電源電極４０に接続されている。
【００１１】
この構成によれば、走査線４１が選択されると、ｎチャネル型ＴＦＴ３６がオン状態となり、信号線４２からｎチャネル型ＴＦＴ３６を介して容量３９に電圧が印加される。このときｐチャネル型ＴＦＴ３７はオフ状態となり、有機薄膜ＥＬ素子３８は発光しない。次に、走査線４１が非選択状態になると、ｎチャネル型ＴＦＴ３６がオフ状態となるため、信号線４２の電圧は容量３９に印加されなくなる。その一方で、ｐチャネル型ＴＦＴ３７はオン状態となり、容量３９に蓄えられた電荷がｐチャネル型ＴＦＴ３７を介して有機薄膜ＥＬ素子３８に流れ込み、これにより有機薄膜ＥＬ素子３８が発光する。
【００１２】
また、上述した特許文献１および２は、電圧書込み型の有機ＥＬ表示装置に関するものであったが、後述する輝度ムラを解消することができる電流書込み型の有機ＥＬ表示装置も提案されている（例えば、特許文献３参照）。
【００１３】
【特許文献１】
特開平８−２３４６８３号公報（第５頁左段、第１図）
【特許文献２】
特許第２６８９９１７号公報（第７頁左段〜第８頁右段、第１１図）
【特許文献３】
特開２００１−１４７６５９号公報（第７頁左段〜第８頁左段、第１図）
【００１４】
【発明が解決しようとする課題】
しかしながら、電圧書込み型の表示セルを採用した有機ＥＬ表示装置は、大画面化を実現する上で輝度ムラが発生してしまうという問題を有している。輝度ムラの問題については本来、大画面でなくても、表示セル間において駆動ＴＦＴの特性（例えば、閾値電圧Ｖｔｈ）が異なることを起因としていることが知られている。但し、この駆動ＴＦＴのバラツキに起因する問題については種々の解決法が提案されているので、ここでは問題としない。
【００１５】
ここでいう大画面化による輝度ムラの発生とは、駆動ＴＦＴのバラツキに起因するものではなく、共通線の配線抵抗を起因としたものである。以下にその問題について説明する。図１５（ａ）は、アクティブマトリクスパネル１００の第ｉ行目の表示セル列を示す図である。図１５（ａ）に示すように、第ｉ行目のｍ個の表示セルにおいて、各駆動ＴＦＴのソースはすべて同一の共通線３１に接続されている。すなわち、すべての駆動ＴＦＴがオン状態となっている間において、各有機ＥＬ素子に流れる電流ｉ１〜ｉｍはすべて同一の共通線３１に流れ込む。ここで、共通線３１は、高導電性の材料によって形成されてはいるが、多少の配線抵抗（図中の抵抗Ｒ１〜Ｒｍ＋１）を有しており、大画面化に伴ってその長さが長くなった場合には、その配線抵抗による電圧降下は無視できないものとなる。
【００１６】
また、通常、大画面化に伴って高精細化も実現されるため、行方向における表示セルの数も多くなる。これは、共通線３１に流れ込む電流の総和が増大することを意味し、上記した配線抵抗による電圧降下をさらに増大させる。よって、アクティブマトリクスパネル１００の輝度を最大にした場合には、共通線３１に流れ込む電流値も最大になる。図１５（ｂ）は、共通線における電圧降下を説明するための説明図である。共通線３１は、通常、図１３に示したように、行ごとにかつ行方向に平行してそれぞれ配置されており、その両端は共通電源に接続されている。共通電源は多くの場合接地電位であるため、各表示セルから共通線３１に流れ込んだ電流は、その流入した位置に応じた電流値で分割されて共通線３１の両端に向かう。よって、共通線３１の端部からの位置に応じて配線抵抗が重畳されることを考慮すると、共通線３１の配線長をＬとした場合、図１５（ｂ）に示すように、共通線３１の一端から０．５Ｌの位置の電位が最大となる。なお、この最大値Ｖｍａｘは、各有機ＥＬ素子に流れる電流をｉとし、表示セル間に相当する共通線３１の配線抵抗の抵抗値をｒとすると、ｍ個の表示セルを有する行では、
Ｖｍａｘ＝（１／２）ｒｉ（（ｍ＋１）／２）２            ・・・［ｍ：奇数］
Ｖｍａｘ＝（１／２）ｒｉ（ｍ／２）（（ｍ＋２）／２）   ・・・［ｍ：偶数］
で表わされる。
【００１７】
有機ＥＬ表示装置では、すべての有機ＥＬ素子を定常的に発光させているため、表示セル内のキャパシタに新たなデータ電圧を書き込む直前においても、各表示セルから共通線３１へと電流が流れ込んでいる。換言すれば、データ電圧の書込む直前においても、共通線３１の電位は、データ電圧の書込みが行われる表示セルの位置に応じた大きさ、すなわち図１５（ｂ）に示したような電位分布に従った大きさを有する。ここで、図１５（ａ）に示された表示セルの構成を見てもわかるように、キャパシタの一端は共通線３１に接続されているため、キャパシタに書き込まれる電圧は、結局、その共通線３１の電位を基準とした大きさとなる。すなわち、１列目の表示セルとｍ／２列目の表示セルにそれぞれ同じ電圧値のデータが入力されたとしても、各表示セルのキャパシタに書き込まれる電圧は異なることになる。
【００１８】
例えば、データ線駆動回路１３０からすべてのデータ線Ｘｉ〜Ｘｍにデータ電圧Ｖｓｉｇが供給された場合でも、図１５のデータ線Ｘ１に位置する表示セルのキャパシタには電圧Ｖｓｉｇが書き込まれるものの、データ線Ｘ０．５Ｌに位置する表示セルのキャパシタには、電圧Ｖｓｉｇよりも小さい電圧Ｖｓｉｇ−Ｖｍａｘが書き込まれる。すなわち、アクティブマトリクスパネル１００は、中央部が暗く、端に向かって明るくなる。これはアクティブマトリクスパネル１００の大型化・高輝度化を実現する上で重要な問題である。
【００１９】
また、上述した特許文献２によれば、共通線を必要としないことと、容量３９への電圧書込み時において有機薄膜ＥＬ素子３８に電流が流れないことから、キャパシタに書き込まれる電圧（以下、蓄積電圧と称する。）に関する問題は生じない。ところが、特許文献２において想定されている表示セルは、容量３９に蓄積された電荷によって直接に有機薄膜ＥＬ素子３８を発光させる構成であり、特許文献１に示すような現在主流の駆動ＴＦＴを用いた構成ではない。より詳細に言えば、容量３９はＴＦＴを駆動させるために用いられない。よって、そもそも特許文献２では、大画面化によって蓄積電圧がばらつくという問題は生じない。
【００２０】
さらに、上記した特許文献３は、電流書込み型の表示セルを開示するが、この電流書込み型では、各表示セルに微小な電流を正確な値で与える必要があり、大画面になると特にその電流制御は困難なものとなる。また、電流書込み型では、表示セルを構成するのに電圧書込み型で必要とする数以上のＴＦＴが必要となり（例えば４つ）、これは表示セルの開口率の向上やコスト削減の障害になる。
【００２１】
本発明は上記に鑑みてなされたものであって、駆動ＴＦＴを備えた電圧書込み型の大画面のアクティブマトリクスパネルに対しても、各表示セルのキャパシタに所望の電圧を正確に書き込むことができるＥＬ表示装置およびその駆動方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記目的を達成するため、請求項１にかかるＥＬ表示装置は、複数の走査線と複数のデータ線の各交差点近傍に表示セルを設け、前記表示セルが、少なくとも、前記走査線から供給された走査線選択電圧をゲートに入力する選択トランジスタと、前記選択トランジスタを介して前記データ線から供給されたデータ電圧をゲートに入力する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続されたキャパシタと、前記駆動トランジスタのソースおよびドレインの一方に一端が接続されたエレクトロルミネッセンス（ＥＬ）素子とを有して構成されたＥＬ表示装置において、前記走査線に、第１電圧と該第１電圧よりも値の大きい第２電圧とで形成される階段形状パルスを供給する走査線駆動回路を備え、前記走査線で選択される表示セル内の前記駆動トランジスタのソースおよびドレインの他方と前記キャパシタの他端、または、前記走査線で選択される表示セル内の前記エレクトロルミネッセンス素子の他端が、該走査線に隣接した他の走査線に接続されたことを特徴としている。
【００２３】
この請求項１の発明によれば、キャパシタの他端の電位が、走査線に供給される第１電圧または第２電圧によって固定されるので、キャパシタの一端に所望の電圧を正確に書き込むことができる。
【００２４】
また、請求項２にかかるＥＬ表示装置は、上記の発明において、前記走査線駆動回路が、前記第１電圧と前記第２電圧を連続した所定の単位期間にそれぞれ割り当てることで前記階段形状パルスを生成するとともに、前記階段形状パルスを、前記複数の走査線に順次、前記単位期間だけずらして供給することを特徴としている。
【００２５】
また、請求項３にかかるＥＬ表示装置は、上記の発明において、前記走査線駆動回路が、前記階段形状パルスを前記走査線に供給するとともに、前記階段形状パルスのパルス幅を有する第３電圧で形成された矩形パルスを、前記階段形状パルスが供給されている走査線とは異なる他の走査線に供給することを特徴としている。
【００２６】
また、請求項４にかかるＥＬ表示装置は、上記の発明において、前記走査線駆動回路は、前記階段形状パルスを前記走査線に供給するとともに、前記階段形状パルスのパルス幅を有する第３電圧で形成された矩形パルスを、前記階段形状パルスが供給されている走査線とは異なる他の走査線に順次、前記単位期間だけずらして供給することを特徴としている。
【００２７】
また、請求項５にかかるＥＬ表示装置は、上記の発明において、前記第３電圧は、前記第２電圧の値と等しいことを特徴としている。
【００２８】
また、請求項６にかかるＥＬ表示装置は、上記の発明において、前記データ線に、前記第１電圧以上かつ前記第２電圧未満の値を有するデータ電圧を供給するデータ線駆動回路を備えたことを特徴としている。
【００２９】
また、請求項７にかかるＥＬ表示装置は、複数の選択走査線と複数のデータ線の各交差点近傍に表示セルを設け、前記表示セルが、少なくとも、前記選択走査線から供給された走査線選択電圧をゲートに入力する選択トランジスタと、前記選択トランジスタを介して前記データ線から供給されたデータ電圧をゲートに入力する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続されたキャパシタと、前記駆動トランジスタのソースおよびドレインの一方に一端が接続されたエレクトロルミネッセンス（ＥＬ）素子とを有して構成されたＥＬ表示装置において、前記選択走査線と対となって配置されるとともに、前記選択走査線で選択される表示セル内の前記駆動トランジスタのソースもしくはドレインおよび前記キャパシタの他端、または、前記選択走査線で選択される表示セル内の前記エレクトロルミネッセンス素子の他端が接続された複数の書込み走査線と、前記選択走査線に対して走査線選択電圧を供給するとともに、該選択走査線と対となる前記書込み走査線に対して書込み基準電圧を供給する走査線駆動回路とを備え、前記走査線駆動回路は、前記有機エレクトロルミネッセンス素子を発光させずに前記データ電圧が前記キャパシタに書き込まれる第１フェーズと、前記有機エレクトロルミネッセンス素子を発光させずに前記キャパシタの蓄積電圧を保持する第２フェーズと、前記キャパシタの蓄積電圧に基づいて有機エレクトロルミネッセンス素子の発光を次の前記第１フェーズまで持続させる第３フェーズと、が順次繰り返されるような電圧値とタイミングで、前記走査線選択電圧と前記書込み基準電圧を供給することを特徴としている。
【００３０】
この請求項７の発明によれば、走査線駆動回路によって、キャパシタの他端の電位が書込み走査線に供給される電圧で固定されるので、キャパシタの一端に所望の電圧を正確に書き込むことができる。
【００３１】
また、請求項８にかかるＥＬ表示装置は、上記の発明において、前記走査線駆動回路は、前記第１フェーズ〜第３フェーズに並行して、該第１フェーズ〜第３フェーズが適用されている選択走査線および書込み走査線とは異なる選択走査線および書込み走査線に対して、前記キャパシタに負の電圧が供給されるような電圧値とタイミングで、前記走査線選択電圧と前記書込み基準電圧を供給することを特徴としている。
【００３２】
また、請求項９にかかるＥＬ表示装置は、上記の発明において、複数の走査線と複数のデータ線の各交差点近傍に表示セルを設け、前記表示セルが、少なくとも、前記走査線から供給された走査線選択電圧をゲートに入力する選択トランジスタと、前記選択トランジスタを介して前記データ線から供給されたデータ電圧をゲートに入力する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続されたキャパシタと、前記駆動トランジスタのソースおよびドレインの一方に一端が接続されたエレクトロルミネッセンス（ＥＬ）素子とを有して構成されたＥＬ表示装置において、前記走査線で選択される表示セル内の前記駆動トランジスタのソースおよびドレインの他方と前記キャパシタの他端、または、前記走査線で選択される表示セル内の前記エレクトロルミネッセンス素子の他端が、該走査線に隣接した他の走査線に接続された共通線と、前記共通線に対する表示セルの走査線方向の位置と、前記共通線の前記表示セル間の配線抵抗の抵抗値とに基づいて、該位置における表示セル内の前記エレクトロルミネッセンス素子の電圧降下分を算出し、算出した結果に基づいて補正したデータ電圧を前記データ線に供給するデータ線駆動回路と、を備えたことを特徴としている。
【００３３】
この請求項９の発明によれば、共通線上の各位置で生じる電圧降下量に応じて、各エレクトロルミネッセンス素子に流す電流を所望の値に補正することができる。
【００３４】
また、請求項１０にかかるＥＬ表示装置は、上記の発明において、前記エレクトロルミネッセンス素子は、有機ＥＬ素子であることを特徴としている。
【００３５】
また、請求項１１にかかるＥＬ表示装置の駆動方法は、複数の走査線と複数のデータ線の各交差点近傍に表示セルを設け、前記表示セルが、少なくとも、前記走査線から供給された走査線選択電圧をゲートに入力する選択トランジスタと、前記選択トランジスタを介して前記データ線から供給されたデータ電圧をゲートに入力する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続されたキャパシタと、前記駆動トランジスタのソースおよびドレインの一方に一端が接続されたエレクトロルミネッセンス（ＥＬ）素子とを有して構成され、前記走査線で選択される表示セル内の前記駆動トランジスタのソースおよびドレインの他方と前記キャパシタの他端、または、前記走査線で選択される表示セル内の前記エレクトロルミネッセンス素子の他端が、該走査線に隣接した他の走査線に接続されたＥＬ表示装置の駆動方法において、前記走査線に第１電圧を所定の単位期間だけ供給する第１走査ステップと、前記第１走査ステップに引き続き、前記走査線に前記第１電圧よりも値の大きい第２電圧を前記単位期間だけ供給する第２走査ステップと、前記第２走査ステップに引き続き、前記走査線に前記選択トランジスタの閾値電圧以下の電圧を少なくとも前記単位期間の間供給する第３走査ステップと、を含んだことを特徴としている。
【００３６】
この請求項１１の発明によれば、キャパシタの他端の電位が、走査線に供給される第１電圧または第２電圧によって固定されるので、キャパシタの一端に所望の電圧を正確に書き込むことができる。
【００３７】
また、請求項１２にかかるＥＬ表示装置の駆動方法は、上記の発明において、前記第１走査ステップが、さらに、前記第１電圧を供給している走査線とは異なる走査線に対して、前記単位時間だけ第３電圧を供給し、前記第２走査ステップが、さらに、前記第１走査ステップにおいて前記第３電圧が供給された走査線に対して、前記単位時間だけさらに前記第３電圧を供給し、前記第３走査ステップが、さらに、前記第２走査ステップにおいて前記第３電圧が供給された走査線に対して、前記選択トランジスタの閾値電圧以下の電圧を少なくとも前記単位期間の間供給することを特徴としている。
【００３８】
また、請求項１３にかかるＥＬ表示装置の駆動方法は、複数の選択走査線と複数のデータ線の各交差点近傍に表示セルを設け、前記表示セルが、少なくとも、前記選択走査線から供給された走査線選択電圧をゲートに入力する選択トランジスタと、前記選択トランジスタを介して前記データ線から供給されたデータ電圧をゲートに入力する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続されたキャパシタと、前記駆動トランジスタのソースおよびドレインの一方に一端が接続されたエレクトロルミネッセンス（ＥＬ）素子と、前記選択走査線と対となって配置されるとともに、前記選択走査線で選択される表示セル内の前記駆動トランジスタのソースもしくはドレインおよび前記キャパシタの他端、または、前記選択走査線で選択される表示セル内の前記エレクトロルミネッセンス素子の他端が接続された複数の書込み走査線とを有して構成されたＥＬ表示装置の駆動方法において、前記有機エレクトロルミネッセンス素子を発光させずに前記データ電圧が前記キャパシタに書き込まれるような電圧値とタイミングで前記選択走査線と前記書込み走査線にそれぞれ前記走査線選択電圧と前記書込み基準電圧を供給する第１走査ステップと、前記有機エレクトロルミネッセンス素子を発光させずに前記キャパシタの蓄積電圧が保持されるような電圧値とタイミングで前記選択走査線と前記書込み走査線にそれぞれ前記走査線選択電圧と前記書込み基準電圧を供給する第２走査ステップと、前記キャパシタの蓄積電圧に基づいて有機エレクトロルミネッセンス素子の発光を次の前記第１走査ステップまで持続させるような電圧値とタイミングで前記選択走査線と前記書込み走査線にそれぞれ前記走査線選択電圧と前記書込み基準電圧を供給する第３走査ステップと、を含んだことを特徴としている。
【００３９】
この請求項１３の発明によれば、走査線駆動回路によって、キャパシタの他端の電位が書込み走査線に供給される電圧で固定されるので、キャパシタの一端に所望の電圧を正確に書き込むことができる。
【００４０】
また、請求項１４にかかるＥＬ表示装置の駆動方法は、上記の発明において、前記第１走査ステップ〜第３走査ステップに並行して、該前記第１走査ステップ〜第３走査ステップが適用されている選択走査線および書込み走査線とは異なる選択走査線および書込み走査線に対し、前記キャパシタに負の電圧が供給されるような電圧値とタイミングで前記選択走査線と前記書込み走査線にそれぞれ前記走査線選択電圧と前記書込み基準電圧を供給する消去ステップを含んだことを特徴としている。
【００４１】
また、請求項１５にかかるＥＬ表示装置の駆動方法は、複数の走査線と複数のデータ線の各交差点近傍に表示セルを設け、前記表示セルが、少なくとも、前記走査線から供給された走査線選択電圧をゲートに入力する選択トランジスタと、前記選択トランジスタを介して前記データ線から供給されたデータ電圧をゲートに入力する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続されたキャパシタと、前記駆動トランジスタのソースおよびドレインの一方に一端が接続されたエレクトロルミネッセンス（ＥＬ）素子とを有して構成され、かつ、前記走査線ごとに設けられた共通線に、同一の走査線を共有する各表示セル内の前記駆動トランジスタのソースおよびドレインの他方と前記キャパシタの他端、または、同一の走査線を共有する各表示セル内の前記エレクトロルミネッセンス素子の他端が接続されたＥＬ表示装置の駆動方法において、前記共通線に対する表示セルの走査線方向の位置と、前記共通線の前記表示セル間の配線抵抗の抵抗値とに基づいて、該位置における表示セル内の前記エレクトロルミネッセンス素子の電圧降下分を算出する電圧降下算出ステップと、前記電圧降下算出ステップによって算出された結果に基づいてデータ電圧を補正し、補正したデータ電圧を前記データ線に供給するデータ電圧供給ステップと、を含んだことを特徴としている。
【００４２】
この請求項１５の発明によれば、共通線上の各位置で生じる電圧降下量に応じて、各エレクトロルミネッセンス素子に流す電流を所望の値に補正することができる。
【００４３】
【発明の実施の形態】
以下に、本発明にかかるＥＬ表示装置およびその駆動方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【００４４】
（実施の形態１）
まず、実施の形態１にかかるＥＬ表示装置およびその駆動方法について説明する。実施の形態１にかかるＥＬ表示装置およびその駆動方法は、共通線を排除し、従来においてその共通線に接続されていたキャパシタの一端を、そのキャパシタを備えた表示セルに隣接した他の表示セルの走査線に接続するとともに、走査線に印加する電圧を階段形状のパルスにしたことを特徴としている。
【００４５】
図１は、実施の形態１にかかるＥＬ表示装置の概略構成のうち、アクティブマトリクスパネルと駆動回路を示す図である。図１において、アクティブマトリクスパネル１０は、ガラス基板上に格子状に形成されたｎ本の走査線Ｙ１〜Ｙｎとｍ本のデータ線Ｘ１〜Ｘｍを備えており、さらにそれら走査線とデータ線との交差点にそれぞれ表示セル１１を配置している。また、各表示セル１１は、後述するようにＴＦＴを備えている。また、アクティブマトリクスパネル１０は、ｎ本の走査線Ｙ１〜Ｙｎに対して所定のタイミングで走査線選択電圧を供給する走査線駆動回路２０と、ｍ本のデータ線Ｘ１〜Ｘｍに対して所定のタイミングでデータ電圧を供給するデータ線駆動回路３０とを備えている。すなわち、これら説明した構成については、図８に示した従来の有機ＥＬ表示装置と変わりない。なお、図１では、ＥＬ表示装置を駆動させるためのその他の種々の回路については省略している。
【００４６】
図１に示すＥＬ表示装置において、図１３に示した従来の有機ＥＬ表示装置と異なる点は、共通線が排除されたことと、各表示セルのキャパシタの一端が、隣接した表示セルの走査線に接続されたことと、ｎ行目（最終行）の各表示セルのキャパシタの一端に接続される補助走査線Ｙｎ＋１が設けられていることである。また、走査線駆動回路２０が走査線選択電圧として階段状のパルスを供給するとともに、同様なパルスを補助走査線Ｙｎ＋１に対して供給する点も異なる。すなわち、走査線駆動回路２０による駆動方法にも特徴がある。なお、補助走査線Ｙｎ＋１については、走査線駆動回路２０によって内部的に走査線Ｙ１と同じパルスが供給される。
【００４７】
図２は、実施の形態１にかかるＥＬ表示装置の表示セルの等価回路を示す図である。なお、図２は、ｋ列目のｉ−１行目〜ｉ＋１行目に位置する３つの表示セルＰＸ（ｋ，ｉ−１），ＰＸ（ｋ，ｉ），ＰＸ（ｋ，ｉ＋１）を表わしている。ここで、ｋ列ｉ行目の表示セルＰＸ（ｋ，ｉ）の等価回路について説明する。表示セルＰＸ（ｋ，ｉ）は、ゲートを走査線Ｙｉに接続するとともにドレインをデータ線Ｘｋに接続したｎチャネル型の選択ＴＦＴ１２ｉと、ゲートを選択ＴＦＴ１２ｉのソースに接続するとともにソースを下位の表示セルＰＸ（ｋ，ｉ＋１）の走査線Ｙｉ＋１に接続したｎチャネル型の駆動ＴＦＴ１３ｉと、駆動ＴＦＴ１３ｉのソース−ゲート間に接続されたキャパシタＣＳｉと、アノード側を電源電圧Ｖｄｄの供給線に接続するとともにカソード側を駆動ＴＦＴ１３ｉのドレインに接続した有機ＥＬ素子ＬＤｉとを備えて構成される。表示セルＰＸ（ｋ，ｉ−１），ＰＸ（ｋ，ｉ＋１）および他の表示セルについても上記ＰＸ（ｋ，ｉ）と同様な等価回路で表わされる。
【００４８】
次に、図２に示した等価回路の動作について説明する。図３は、上記等価回路において、走査線Ｙｉ−１〜Ｙｉ＋２に供給される走査線選択電圧とデータ線Ｘｋに供給されるデータ電圧のタイミングチャートである。なお、図３には、説明の便宜上、表示セルＰＸ（ｋ，ｉ＋２）に供給される走査線Ｙｉ＋２の電圧も示している。
【００４９】
まず、期間ｔ０において、走査線駆動回路２０は、走査線Ｙｉ−１に対して電圧Ｖ１を供給し、走査線Ｙｉ〜Ｙｉ＋２および図示しないその他の走査線に対しては各選択ＴＦＴの閾値電圧以下の電圧（以下、説明を簡単にするため、図３に示すように０［Ｖ］とする）を供給する。これにより、表示セルＰＸ（ｋ，ｉ−１）内の選択ＴＦＴ１２ｉ−１のみがオン状態となり、他の選択ＴＦＴはオフ状態となる。なお、電圧Ｖ１は、
Ｖ１＝Ｖｄｄ−Ｖｔｈ
で表わされる。ここで、Ｖｄｄは上記した電源電圧であり、Ｖｔｈは各表示セル内の有機ＥＬ素子の発光閾値電圧である。
【００５０】
また、期間ｔ０においては、データ線駆動回路３０によって、データ線Ｘｋに電圧Ｓ０が供給される。ここで、駆動ＴＦＴ１３ｉ−１のソースは走査線Ｙｉに接続されているので、その電位は走査線Ｙｉの電位、すなわち０［Ｖ］を示す。よって、選択ＴＦＴ１２ｉ−１がオン状態になると、駆動ＴＦＴ１３ｉ−１のゲートには、駆動ＴＦＴ１３ｉ−１のソース−ゲート間電圧、すなわち電圧Ｓ０が入力される。電圧Ｓ０は、正の値を示しかつ駆動ＴＦＴ１３ｉ−１の閾値電圧以上でもあるので、駆動ＴＦＴ１３ｉ−１はオン状態となる。駆動ＴＦＴ１３ｉ−１がオン状態になると、有機ＥＬ素子ＬＤｉ−１には、電源電圧Ｖｄｄから駆動ＴＦＴ１３ｉ−１のドレイン−ソース間電圧を差し引いた電圧が印加される。ドレイン−ソース間電圧は十分に小さいので、有機ＥＬ素子ＬＤｉ−１は、発光閾値以上の電圧が印加されることになり発光し始める。
【００５１】
また、キャパシタＣＳｉ−１の一端も走査線Ｙｉに接続されているので、期間ｔ０では、その電位も走査線Ｙｉの電位、すなわち０［Ｖ］を示す。結局、キャパシタＣＳｉ−１には、データ線Ｘｋと走査線Ｙｉの電位差、すなわち電圧Ｓ０が書き込まれる。なお、データ線駆動回路３０によって供給されるデータ電圧は、上記電圧Ｖ１以上でありかつ電圧Ｖ３以下である。すなわち、上記電圧Ｓ０、後述する電圧Ｓ１〜Ｓ５、電圧Ｖ１およびＶ３は、
Ｖ１＜Ｓ０〜Ｓ５＜Ｖ３
の関係を有する。
【００５２】
一方、表示セルＰＸ（ｋ，ｉ−１）以外の表示セル内の選択ＴＦＴは、期間ｔ０においてはオフ状態になるので、それら表示セル内のキャパシタに電荷が保持されていない初期状態にあっては、各駆動ＴＦＴはオフ状態であり、各有機ＥＬ素子も発光しない。
【００５３】
次の期間ｔ１では、走査線駆動回路２０は、走査線Ｙｉ−１に対して、電圧Ｖ１よりも大きい電圧Ｖ２を供給し、走査線Ｙｉに対して電圧Ｖ１を供給し、走査線Ｙｉ＋１，Ｙｉ＋２および図示しないその他の走査線に対しては０［Ｖ］を供給する。これにより、表示セルＰＸ（ｋ，ｉ−１）内の選択ＴＦＴ１２ｉ−１および表示セルＰＸ（ｋ，ｉ）内の選択ＴＦＴ１２ｉがオン状態となり、他の選択ＴＦＴはオフ状態となる。なお、電圧値Ｖ２は、上記した電圧Ｖ３よりも十分に大きな値である。
【００５４】
また、この期間ｔ１においては、データ線駆動回路３０によって、データ線Ｘｋに電圧Ｓ１が供給される。ここで、駆動ＴＦＴ１３ｉ−１のソースは走査線Ｙｉに接続されているので、その電位は走査線Ｙｉの電位、すなわちＶ１を示す。よって、電圧Ｖ２の入力により選択ＴＦＴ１２ｉ−１がオン状態になると、駆動ＴＦＴ１３ｉ−１のゲートには、駆動ＴＦＴ１３ｉ−１のソース−ゲート間電圧、すなわち電圧Ｓ１−Ｖ１が入力される。電圧Ｓ１−Ｖ１は、正の値を示しかつ駆動ＴＦＴ１３ｉ−１の閾値電圧以上でもあるので、駆動ＴＦＴ１３ｉ−１はオン状態となる。
【００５５】
駆動ＴＦＴ１３ｉ−１がオン状態になると、有機ＥＬ素子ＬＤｉ−１には、電源電圧Ｖｄｄから駆動ＴＦＴ１３ｉ−１のドレイン−ソース間電圧と電圧Ｖ１を差し引いた電圧が印加されることになる。ドレイン−ソース間電圧は十分に小さいが、電圧Ｖ１は、上記したようにＶ１＝Ｖｄｄ−Ｖｔｈの関係を有するため、有機ＥＬ素子ＬＤｉ−１は発光閾値未満の電圧が印加されることになり発光しない。また、キャパシタＣＳｉ−１の一端も走査線Ｙｉに接続されているので、結局、キャパシタＣＳｉ−１にも、データ線Ｘｋと走査線Ｙｉの電位差、すなわち電圧Ｓ１−Ｖ１が書き込まれる。
【００５６】
また、駆動ＴＦＴ１３ｉのソースは走査線Ｙｉ＋１に接続されているので、その電位は走査線Ｙｉ＋１の電位、すなわち０［Ｖ］を示す。よって、電圧Ｖ１の入力により選択ＴＦＴ１２ｉがオン状態になると、駆動ＴＦＴ１３ｉのゲートには、駆動ＴＦＴ１３ｉのソース−ゲート間電圧、すなわち電圧Ｓ１が入力される。電圧Ｓ１は、正の値を示しかつ駆動ＴＦＴ１３ｉの閾値電圧以上でもあるので、結局、駆動ＴＦＴ１３ｉはオン状態となる。駆動ＴＦＴ１３ｉがオン状態になると、走査線Ｙｉ＋１の電位が０［Ｖ］であるので、有機ＥＬ素子ＬＤｉに、電源電圧Ｖｄｄから駆動ＴＦＴ１３ｉのドレイン−ソース間電圧を差し引いた電圧が印加される。この状態は、上記した期間ｔ０での有機ＥＬ素子ＬＤｉ−１と同様な状態であるので、有機ＥＬ素子ＬＤｉは発光し始める。また、キャパシタＣＳｉについても、上記した期間ｔ０でのキャパシタＣＳｉ−１と同様な状態となるので、データ線Ｘｋと走査線Ｙｉの電位差、すなわちデータ電圧Ｓ１が書き込まれる。
【００５７】
一方、表示セルＰＸ（ｋ，ｉ−１）およびＰＸ（ｋ，ｉ）以外の表示セル内の選択ＴＦＴは、期間ｔ１においてはオフ状態になるので、それら表示セル内のキャパシタに電荷が保持されていない初期状態にあっては、各駆動ＴＦＴはオフ状態であり、各有機ＥＬ素子も発光しない。
【００５８】
次の期間ｔ２では、走査線駆動回路２０は、走査線Ｙｉ−１に対して０［Ｖ］を供給し、走査線Ｙｉに対して上記した電圧Ｖ２を供給し、走査線Ｙｉ＋１に対して上記した電圧Ｖ１を供給し、走査線Ｙｉ＋２および図示しないその他の走査線に対しては０［Ｖ］を供給する。これにより、表示セルＰＸ（ｋ，ｉ）内の選択ＴＦＴ１２ｉおよび表示セルＰＸ（ｋ，ｉ＋１）内の選択ＴＦＴ１２ｉ＋１がオン状態となり、表示セルＰＸ（ｋ，ｉ−１）内の選択ＴＦＴ１２ｉ−１および他の表示セル内の各選択ＴＦＴはオフ状態となる。また、この期間ｔ２においては、データ線駆動回路３０によって、データ線Ｘｋに電圧Ｓ２が供給される。
【００５９】
この状態で、表示セルＰＸ（ｋ，ｉ−１）内の選択ＴＦＴ１２ｉ−１はオフ状態であるが、上記した期間ｔ１において、同表示セル内のキャパシタＣＳｉ−１には電圧Ｓ１−Ｖ１が書き込まれているため、駆動ＴＦＴ１３ｉ−１はその電圧をゲートに入力してオン状態となる。しかしながら、駆動ＴＦＴ１３ｉ−１のソースに接続されている走査線Ｙｉには十分に大きな値を有する電圧Ｖ２が供給されているため、有機ＥＬ素子ＬＤｉ−１は発光閾値未満の電圧が印加されることになり発光しない。
【００６０】
一方、駆動ＴＦＴ１３ｉのソースは走査線Ｙｉ＋１に接続されているので、期間ｔ２では、その電位は走査線Ｙｉ＋１の電位、すなわちＶ１を示す。よって、選択ＴＦＴ１２ｉがオン状態になると、駆動ＴＦＴ１３ｉのゲートには、駆動ＴＦＴ１３ｉのソース−ゲート間電圧、すなわち電圧Ｓ２−Ｖ１が入力される。また、駆動ＴＦＴ１３ｉ＋１のソースは走査線Ｙｉ＋２に接続されているので、期間ｔ２では、その電位は走査線Ｙｉ＋１の電位、すなわち０［Ｖ］を示す。よって、選択ＴＦＴ１２ｉ＋１がオン状態になると、駆動ＴＦＴ１３ｉ＋１のゲートおよびキャパシタＣＳｉ＋１には、駆動ＴＦＴ１３ｉ＋１のソース−ゲート間電圧、すなわち電圧Ｓ２が入力される。
【００６１】
これら表示セルＰＸ（ｋ，ｉ）およびＰＸ（ｋ，ｉ＋１）の状態は、上記した期間ｔ１における表示セルＰＸ（ｋ，ｉ−１）および表示セルＰＸ（ｋ，ｉ）と同様な状態である。よって、有機ＥＬ素子ＬＤｉは発光閾値未満の電圧が印加されることになり発光せず、キャパシタＣＳｉには、データ線Ｘｋと走査線Ｙｉの電位差、すなわちデータ電圧Ｓ２−Ｖ１が書き込まれる。また、有機ＥＬ素子ＬＤｉ＋１は発光し始め、キャパシタＣＳｉ＋１には、データ線Ｘｋと走査線Ｙｉの電位差、すなわちデータ電圧Ｓ２が書き込まれる。
【００６２】
上記表示セル以外の表示セル内の選択ＴＦＴは、期間ｔ２においてはオフ状態になるので、それら表示セル内のキャパシタに電荷が保持されていない初期状態にあっては、各駆動ＴＦＴはオフ状態であり、各有機ＥＬ素子も発光しない。
【００６３】
次の期間ｔ３では、走査線駆動回路２０は、走査線Ｙｉ−１およびＹｉに対して０［Ｖ］を供給し、走査線Ｙｉ＋１に対して上記した電圧Ｖ２を供給し、走査線Ｙｉ＋２に対して上記した電圧Ｖ１を供給し、図示しないその他の走査線に対しては０［Ｖ］を供給する。これにより、表示セルＰＸ（ｋ，ｉ＋１）内の選択ＴＦＴ１２ｉ＋１および表示セルＰＸ（ｋ，ｉ＋２）内の選択ＴＦＴ１２ｉ＋２がオン状態となり、表示セルＰＸ（ｋ，ｉ−１）内の選択ＴＦＴ１２ｉ−１、表示セルＰＸ（ｋ，ｉ）内の選択ＴＦＴ１２ｉおよび他の表示セル内の各選択ＴＦＴはオフ状態となる。また、この期間ｔ３においては、データ線駆動回路３０によって、データ線Ｘｋに電圧Ｓ３が供給される。
【００６４】
この状態で、表示セルＰＸ（ｋ，ｉ−１）内の選択ＴＦＴ１２ｉ−１はオフ状態であるが、同表示セル内のキャパシタＣＳｉ−１には電圧Ｓ１−Ｖ１が保持されているため、駆動ＴＦＴ１３ｉ−１はその電圧をゲートに入力してオン状態となる。さらに、駆動ＴＦＴ１３ｉ−１のソースに接続されている走査線Ｙｉは０［Ｖ］であるため、有機ＥＬ素子ＬＤｉは発光閾値以上の電圧が印加されて発光し始める。
【００６５】
また、この期間ｔ３において、表示セルＰＸ（ｋ，ｉ）内の選択ＴＦＴ１２ｉはオフ状態であるが、上記した期間ｔ２において、同表示セル内のキャパシタＣＳｉには電圧Ｓ２−Ｖ１が書き込まれているため、駆動ＴＦＴ１３ｉはその電圧をゲートに入力してオン状態となる。しかしながら、駆動ＴＦＴ１３ｉのソースに接続されている走査線Ｙｉ＋１には上記した電圧Ｖ２が供給されているため、有機ＥＬ素子ＬＤｉには発光閾値未満の電圧が印加されることになり発光しない。すなわち、表示セルＰＸ（ｋ，ｉ）は、上記した期間ｔ２における表示セルＰＸ（ｋ，ｉ−１）と同様な状態となる。
【００６６】
一方、駆動ＴＦＴ１３ｉ＋１のソースは走査線Ｙｉ＋２に接続されているので、期間ｔ３では、その電位は走査線Ｙｉ＋２の電位、すなわちＶ１を示す。よって、選択ＴＦＴ１２ｉ＋１がオン状態になると、駆動ＴＦＴ１３ｉ＋１のゲートおよびキャパシタＣＳｉ＋１に、駆動ＴＦＴ１３ｉ＋１のソース−ゲート間電圧、すなわち電圧Ｓ３−Ｖ１が入力される。
【００６７】
この状態は、上記した期間ｔ１における駆動ＴＦＴ１３ｉ−１と同様な状態である。よって、有機ＥＬ素子ＬＤｉ＋１は発光閾値未満の電圧が印加されることになり発光せず、キャパシタＣＳｉ＋１には、データ線Ｘｋと走査線Ｙｉ＋２の電位差、すなわちデータ電圧Ｓ３−Ｖ１が書き込まれる。
【００６８】
表示セルＰＸ（ｋ，ｉ＋２）以外の表示セル内の選択ＴＦＴは、期間ｔ３においてはオフ状態になるので、それら表示セル内のキャパシタに電荷が保持されていない初期状態にあっては、各駆動ＴＦＴはオフ状態であり、各有機ＥＬ素子も発光しない。
【００６９】
続く期間ｔ４以降においては、走査線駆動回路２０によって選択された順、すなわち走査線に走査線選択電圧として電圧Ｖ１が供給された順に、各表示セルに電圧Ｖ１と電圧Ｖ２からなる図３に示すような階段形状のパルスが供給され、上述した動作が繰り返される。
【００７０】
これら動作を一般的に記述すると、各表示セルは、走査線に電圧Ｖ１が供給された際のデータ電圧に基づいて一瞬だけ有機ＥＬ素子を発光させる第１フェーズと、有機ＥＬ素子を発光させずに、走査線に電圧Ｖ１よりも大きい電圧Ｖ２が供給された際のデータ電圧をキャパシタに書き込む第２フェーズと、有機ＥＬ素子を発光させずに、キャパシタへの書き込みを停止しつつ書き込まれた電圧を保持する第３フェーズと、キャパシタへの書き込みを停止しつつ書き込まれた電圧に基づいて有機ＥＬ素子の発光を新たな第１フェーズまで持続させる第４フェーズとにいった流れで動作する。
【００７１】
ここで特に、上記した第２フェーズの電圧書込み時において、従来の構成で共通線に接続されていたキャパシタの一端の電位が、表示セルの位置とは無関係に電圧Ｖ１に固定されるので、そのキャパシタに所望の電圧（データ電圧−電圧Ｖ１）を正確に書き込むことができる。但し、データ線には、キャパシタに書き込みたい電圧よりも電圧Ｖ１だけ大きい電圧を供給する必要がある。なお、第１フェーズにおいて望まない発光が生じるがそれは第４フェーズにおいて持続する発光時間に比べて無視できる程に短い時間であり、視認することもできないために問題とはならない。
【００７２】
以上に説明したように、実施の形態１にかかるＥＬ表示装置およびその駆動方法によれば、キャパシタの一端と駆動ＴＦＴのソースを、それらを含む表示セルの下位の行を選択するための走査線に接続するので、従来必要であった共通線を排除することができる。また、表示セル内のキャパシタの一端の電位をその走査線に入力される電圧Ｖ１に固定しかつ有機ＥＬ素子に電流を流さない状態で、データ電圧をそのキャパシタに書き込むので、行上の表示セルの位置に応じてキャパシタの一端の電位が変動するようなことも無く、キャパシタに所望の電圧を正確に保持させることができる。すなわち、アクティブマトリクスパネル１０の大画面化により行方向に位置する表示セルの数が増加しても、中央部が暗くて端に向かって明るくなるというような従来生じていた輝度ムラは発生しない。
【００７３】
（実施の形態２）
つぎに、実施の形態２にかかるＥＬ表示装置およびその駆動方法について説明する。実施の形態２にかかるＥＬ表示装置およびその駆動方法は、実施の形態１に説明した駆動方法に加えて、上述した階段形状のパルス幅に等しい矩形パルスを、階段形状のパルスが書き込まれている表示セル以外の表示セルに入力することで、同一パネル上においてデータの書込みとデータの消去を同時に行うことを特徴としている。
【００７４】
なお、実施の形態２にかかるＥＬ表示装置の概略構成については図１に示したとおりであるので、ここではその説明を省略する。よって、以下においては、走査線駆動回路２０による駆動方法について説明する。
【００７５】
図４は、実施の形態２にかかるＥＬ表示装置の表示セルの等価回路を示す図である。特に図４は、ｋ列目のｉ行目およびｉ＋１行目に位置する２つの表示セルＰＸ（ｋ，ｉ），ＰＸ（ｋ，ｉ＋１）と、それら表示セルから所定行数分離れたｊ行目およびｊ＋１行目に位置する２つの表示セルＰＸ（ｋ，ｊ），ＰＸ（ｋ，ｊ＋１）とを表わしている。各表示セルの回路構成および符号については実施の形態１と同様であるのでここでは説明を省略する。
【００７６】
図５は、図４に示した等価回路において、走査線Ｙｉ，Ｙｉ＋１，Ｙｊ，Ｙｊ＋１に供給される走査線選択電圧とデータ線Ｘｋに供給されるデータ電圧のタイミングチャートである。なお、図中の電圧Ｖ１、Ｖ２およびＶ３は、実施の形態１に示したとおりの関係を有する。
【００７７】
まず、期間ｔ１において、走査線駆動回路２０は、走査線Ｙｉに対して電圧Ｖ１を供給し、走査線Ｙｊに対して電圧Ｖ２を供給し、走査線Ｙｉ＋１，Ｙｊ＋１および図示しないその他の走査線に対して０［Ｖ］を供給する。これにより、表示セルＰＸ（ｋ，ｉ）内の選択ＴＦＴ１２ｉと表示セルＰＸ（ｋ，ｊ）内の選択ＴＦＴ１２ｊがオン状態となり、他の選択ＴＦＴはオフ状態となる。
【００７８】
また、この期間ｔ１においては、データ線駆動回路３０によって、データ線Ｘｋにデータ電圧Ｓ１が供給される。ここで、駆動ＴＦＴ１３ｉのソースは走査線Ｙｉ＋１に接続されているので、その電位は走査線Ｙｉ＋１の電位、すなわち０［Ｖ］を示す。よって、選択ＴＦＴ１２ｉがオン状態になると、キャパシタＣＳｉと駆動ＴＦＴ１３ｉのゲートには、駆動ＴＦＴ１３ｉのソース−ゲート間電圧、すなわち電圧Ｓ１が入力される。この状態は、実施の形態１で説明した期間ｔ１における表示セルＰＸ（ｋ，ｉ）の状態と同じである。よって、有機ＥＬ素子ＬＤｉは、発光閾値以上の電圧が印加されて発光し始め、キャパシタＣＳｉには、データ線Ｘｋと走査線Ｙｉ＋１の電位差、すなわち電圧Ｓ１が書き込まれる。
【００７９】
また、駆動ＴＦＴ１３ｊのソースは走査線Ｙｊ＋１に接続されているので、その電位は走査線Ｙｊ＋１の電位、すなわち０［Ｖ］を示す。よって、選択ＴＦＴ１２ｊがオン状態になると、キャパシタＣＳｊと駆動ＴＦＴ１３ｊのゲートには、データ電圧Ｓ１が入力される。この状態も、上記した表示セルＰＸ（ｋ，ｉ）と同様な状態であるため、有機ＥＬ素子ＬＤｊは、発光閾値以上の電圧が印加されて発光し始め、キャパシタＣＳｊには、データ線Ｘｋと走査線Ｙｊ＋１の電位差、すなわちデータ電圧Ｓ１が書き込まれる。
【００８０】
一方、表示セルＰＸ（ｋ，ｉ）およびＰＸ（ｋ，ｊ）以外の表示セル内の選択ＴＦＴは、期間ｔ１においてはオフ状態になるので、それら表示セル内のキャパシタに電荷が保持されていない初期状態にあっては、各駆動ＴＦＴはオフ状態であり、各有機ＥＬ素子も発光しない。
【００８１】
次の期間ｔ２では、走査線駆動回路２０は、走査線Ｙｉ，Ｙｊ，Ｙｊ＋１に対して電圧Ｖ２を供給し、走査線Ｙｉ＋１に対して電圧Ｖ１を供給し、図示しないその他の走査線に対しては０［Ｖ］を供給する。これにより、表示セルＰＸ（ｋ，ｉ）内の選択ＴＦＴ１２ｉ、表示セルＰＸ（ｋ，ｉ＋１）内の選択ＴＦＴ１２ｉ＋１、表示セルＰＸ（ｋ，ｊ）内の選択ＴＦＴ１２ｊおよび表示セルＰＸ（ｋ，ｊ＋１）内の選択ＴＦＴ１２ｊ＋１がオン状態となり、他の選択ＴＦＴはオフ状態となる。
【００８２】
また、この期間ｔ２においては、データ線駆動回路３０によって、データ線Ｘｋに電圧Ｓ２が供給される。ここで、駆動ＴＦＴ１３ｉのソースは走査線Ｙｉ＋１に接続されているので、その電位は走査線Ｙｉ＋１の電位、すなわち電圧Ｖ１を示す。よって、選択ＴＦＴ１２ｉがオン状態になると、キャパシタＣＳｉと駆動ＴＦＴ１３ｉのゲートには、電圧Ｓ２−Ｖ１が入力される。また、駆動ＴＦＴ１３ｉ＋１のソースは走査線Ｙｉ＋２に接続されているので、その電位は走査線Ｙｉ＋２の電位、すなわち０［Ｖ］を示す。よって、選択ＴＦＴ１２ｉ＋１がオン状態になると、キャパシタＣＳｉ＋１と駆動ＴＦＴ１３ｉ＋１のゲートには、データ電圧Ｓ２が入力される。これら表示セルＰＸ（ｋ，ｉ）およびＰＸ（ｋ，ｉ＋１）の状態は、実施の形態１で説明した期間ｔ２における表示セルＰＸ（ｋ，ｉ）およびＰＸ（ｋ，ｉ＋１）の状態と同じである。よって、有機ＥＬ素子ＬＤｉは、発光閾値未満の電圧が印加されて発光せず、キャパシタＣＳｉには、データ線Ｘｋと走査線Ｙｉ＋１の電位差、すなわちデータ電圧Ｓ２−Ｖ１が書き込まれる。また、有機ＥＬ素子ＬＤｉ＋１は、発光閾値以上の電圧が印加されて発光し始め、キャパシタＣＳｉ＋１には、データ線Ｘｋと走査線Ｙｉ＋２の電位差、すなわちデータ電圧Ｓ２が書き込まれる。
【００８３】
一方、駆動ＴＦＴ１３ｊのソースは走査線Ｙｊ＋１に接続されているので、その電位は走査線Ｙｊ＋１の電位、すなわちＶ２を示す。よって、この期間ｔ２においては、選択ＴＦＴ１２ｊがオン状態になると、駆動ＴＦＴ１３ｊのゲートに、駆動ＴＦＴ１３ｊのソース−ゲート間電圧、すなわち電圧Ｓ２−Ｖ２が入力される。電圧Ｖ２は、実施の形態１で説明したように、データ電圧よりも大きな値を有するので、上記電圧Ｓ２−Ｖ２は負の値を示す。すなわち、駆動ＴＦＴ１３ｊはオフ状態となり、有機ＥＬ素子ＬＤｊは発光しない。また、キャパシタＣＳｊの一端も走査線Ｙｊ＋１に接続されているので、結局、キャパシタＣＳｊにも、データ線Ｘｋと走査線Ｙｊ＋１の電位差、すなわち負の電圧Ｓ２−Ｖ２が書き込まれる。
【００８４】
また、駆動ＴＦＴ１３ｊ＋１のソースは走査線Ｙｊ＋２に接続されているので、その電位は走査線Ｙｊ＋２の電位、すなわち０［Ｖ］を示す。よって、電圧Ｖ２の入力により選択ＴＦＴ１２ｊ＋１がオン状態になると、キャパシタＣＳｊ＋１と駆動ＴＦＴ１３ｊ＋１のゲートには、データ電圧Ｓ２が入力される。この状態は、上記した期間ｔ１における表示セルＰＸ（ｋ，ｊ）と同様な状態であるため、有機ＥＬ素子ＬＤｊ＋１は、発光閾値以上の電圧が印加されて発光し始め、キャパシタＣＳｊ＋１には、データ線Ｘｋと走査線Ｙｊ＋２の電位差、すなわちデータ電圧Ｓ２が書き込まれる。
【００８５】
また、上記以外の表示セル内の選択ＴＦＴは、この期間ｔ２においてはオフ状態になるので、それら表示セル内のキャパシタに電荷が保持されていない初期状態にあっては、各駆動ＴＦＴはオフ状態であり、各有機ＥＬ素子も発光しない。
【００８６】
次の期間ｔ３では、走査線駆動回路２０は、走査線Ｙｉ＋１，Ｙｊ＋１に対して電圧Ｖ２を供給し、走査線Ｙｉ，Ｙｊおよび図示しないその他の走査線に対しては０［Ｖ］を供給する。これにより、表示セルＰＸ（ｋ，ｉ＋１）内の選択ＴＦＴ１２ｉ＋１および表示セルＰＸ（ｋ，ｊ＋１）内の選択ＴＦＴ１２ｊ＋１がオン状態となり、他の選択ＴＦＴはオフ状態となる。
【００８７】
また、この期間ｔ３においては、データ線駆動回路３０によって、データ線Ｘｋに電圧Ｓ３が供給される。この状態で、表示セルＰＸ（ｋ，ｉ）内の選択ＴＦＴ１２ｉはオフ状態であるが、上記した期間ｔ２において、同表示セル内のキャパシタＣＳｉには電圧Ｓ２−Ｖ１が書き込まれているため、駆動ＴＦＴ１３ｉはその電圧をゲートに入力してオン状態となる。しかしながら、駆動ＴＦＴ１３ｉのソースに接続されている走査線Ｙｉには上記した電圧Ｖ２が供給されているため、実施の形態１で説明した期間ｔ３における表示セルＰＸ（ｋ，ｉ）の状態と同様に、有機ＥＬ素子ＬＤｉは発光閾値未満の電圧が印加されることになり発光しない。
【００８８】
また、駆動ＴＦＴ１３ｉ＋１のソースは走査線Ｙｉ＋２に接続されているが、走査線Ｙｉ＋２以降の走査線に対しても、期間ｔ１およびｔ２における走査線Ｙｉのタイミングチャートで示した電圧が順次与えられるので、その駆動ＴＦＴ１３ｉ＋１のソースの電位は走査線Ｙｉ＋２の電位、すなわち電圧Ｖ１を示す。よって、選択ＴＦＴ１２ｉ＋１がオン状態になると、キャパシタＣＳｉ＋１と駆動ＴＦＴ１３ｉ＋１のゲートには、電圧Ｓ３−Ｖ１が入力される。この表示セルＰＸ（ｋ，ｉ＋１）の状態は、実施の形態１で説明した期間ｔ３における表示セルＰＸ（ｋ，ｉ＋１）の状態と同じである。すなわち、有機ＥＬ素子ＬＤｉ＋１は、発光閾値未満の電圧が印加されて発光せず、キャパシタＣＳｉ＋１には、データ線Ｘｋと走査線Ｙｉ＋２の電位差、すなわち電圧Ｓ３−Ｖ１が書き込まれる。
【００８９】
一方、表示セルＰＸ（ｋ，ｊ）内の選択ＴＦＴ１２ｊはオフ状態であり、さらには、上記した期間ｔ２において、同表示セル内のキャパシタＣＳｉには負の電圧Ｓ２−Ｖ２が書き込まれているため、駆動ＴＦＴ１３ｊもまたオフ状態となる。すなわち、有機ＥＬ素子ＬＤｊは発光しない。特に、この非発光状態は、期間ｔ１における表示セルＰＸ（ｋ，ｉ）のように新たな電圧書込みが行われるまで持続する。換言すれば、表示セルＰＸ（ｋ，ｊ）に対してデータの消去が行われる。
【００９０】
また、駆動ＴＦＴ１３ｊ＋１のソースは走査線Ｙｊ＋１に接続されているが、走査線Ｙｊ＋２以降の走査線に対しても、期間ｔ１およびｔ２における走査線Ｙｊのタイミングチャートで示した電圧が順次与えられるので、その駆動ＴＦＴ１３ｊ＋１のソースの電位は走査線Ｙｊ＋２の電位、すなわち電圧Ｖ２を示す。この状態は、期間ｔ２における表示セルＰＸ（ｋ，ｊ）の状態と同様である。すなわち、駆動ＴＦＴ１３ｊ＋１は、ゲートに負の電圧Ｓ３−Ｖ２を入力してオフ状態となり、有機ＥＬ素子ＬＤｊ＋１は発光しない。また、キャパシタＣＳｊ＋１にも、データ線Ｘｋと走査線Ｙｊ＋２の電位差、すなわち負の電圧Ｓ３−Ｖ２が書き込まれる。
【００９１】
また、上記以外の表示セル内の選択ＴＦＴは、期間ｔ３においてはオフ状態になるので、それら表示セル内のキャパシタに電荷が保持されていない初期状態にあっては、各駆動ＴＦＴはオフ状態であり、各有機ＥＬ素子も発光しない。
【００９２】
続く期間ｔ４以降においては、各表示セルに対して順次、上述した動作と同様な動作が繰り返される。すなわち、各表示セルは、上記した表示セルＰＸ（ｋ，ｉ），ＰＸ（ｋ，ｉ＋１）のように、走査線駆動回路２０によって、走査線に階段形状のパルスの一段目として電圧Ｖ１が供給された順に、正確な電圧書込みによって有機ＥＬ素子を発光させる。また、各表示セルは、上記した表示セルＰＸ（ｋ，ｊ），ＰＸ（ｋ，ｊ＋１）のように、走査線駆動回路２０によって、走査線に矩形パルスである電圧Ｖ２が供給された順に、データの消去を行う。
【００９３】
以上に説明したように、実施の形態２にかかるＥＬ表示装置およびその駆動方法によれば、実施の形態１で説明した駆動方法に加え、発光のための電圧書込みが行われていない走査線上の表示セルに対して、順次、そのキャパシタへ負の電圧を書き込むので、アクティブマトリクスパネル１０上において同時にデータ表示とデータの消去を実行することができる。特に、そのデータの消去動作においては、駆動ＴＦＴのソース−ゲート間に逆電圧を印加することになるので、駆動ＴＦＴの閾値電圧シフトを抑制することもできる。
【００９４】
（実施の形態３）
次に、実施の形態３にかかるＥＬ表示装置およびその駆動方法について説明する。実施の形態３にかかるＥＬ表示装置およびその駆動方法は、同一行の表示セルの選択ＴＦＴに接続された走査線（以下、選択走査線と称する。）と、同一行の表示セルのキャパシタに接続された線路（以下、書込み走査線と称する。）とが、それぞれ独立して走査線駆動回路に接続され、それら選択走査線と書込み走査線に所定のタイミングで互いに異なる電圧パルスを印加することを特徴としている。
【００９５】
図６は、実施の形態３にかかるＥＬ表示装置の概略構成のうち、アクティブマトリクスパネルと駆動回路を示す図である。図６において、アクティブマトリクスパネル５０は、ガラス基板上に格子状に形成されたｎ本の選択走査線Ｙａ１〜Ｙａｎとｎ本の書込み走査線Ｙｂ１〜Ｙｂｎとｍ本のデータ線Ｘ１〜Ｘｍを備えており、さらにそれら選択走査線とデータ線との交差点にそれぞれ表示セル５１を配置している。また、各表示セル５１は、後述するようにＴＦＴを備えている。また、アクティブマトリクスパネル５０は、ｎ本の選択走査線Ｙａ１〜Ｙａｎに対して所定のタイミングで走査線選択電圧を供給するとともにｎ本の書込み走査線Ｙｂ１〜Ｙｂｎに対して所定のタイミングで書込み基準電圧を供給する走査線駆動回路６０と、ｍ本のデータ線Ｘ１〜Ｘｍに対して所定のタイミングでデータ電圧を供給するデータ線駆動回路３０とを備えている。なお、図６では、ＥＬ表示装置を駆動させるためのその他の種々の回路については省略している。
【００９６】
図６に示すＥＬ表示装置において、図１３に示した従来の有機ＥＬ表示装置と異なる点は、各表示セルのキャパシタに接続されていた共通線が走査線駆動回路６０に接続され、各表示セルの有機ＥＬ素子のアノード側が接地線ＧＮＤに接続されていることである。また、走査線駆動回路６０が上記走査線選択電圧と上記書込み基準電圧を所定の大小関係を有した状態でそれぞれ選択走査線と書込み走査線に供給する点も異なる。すなわち、走査線駆動回路５０による駆動方法にも特徴がある。
【００９７】
図７は、実施の形態３にかかるＥＬ表示装置の表示セルの等価回路を示す図である。なお、図７は、ｋ列目のｉ−１行目〜ｉ＋１行目に位置する３つの表示セルＰＸ（ｋ，ｉ−１），ＰＸ（ｋ，ｉ），ＰＸ（ｋ，ｉ＋１）を表わしている。ここで、ｋ列ｉ行目の表示セルＰＸ（ｋ，ｉ）の等価回路について説明する。表示セルＰＸ（ｋ，ｉ）は、ゲートを選択走査線Ｙａｉに接続するとともにドレインをデータ線Ｘｋに接続したｎチャネル型の選択ＴＦＴ５２ｉと、ゲートを選択ＴＦＴ５２ｉのソースに接続するとともにソースを書込み走査線Ｙｂｉに接続したｎチャネル型の駆動ＴＦＴ５３ｉと、駆動ＴＦＴ５３ｉのソース−ゲート間に接続されたキャパシタＣＳｉと、アノード側を接地線ＧＮＤに接続するとともにカソード側を駆動ＴＦＴ５３ｉのドレインに接続した有機ＥＬ素子ＬＤｉとを備えて構成される。表示セルＰＸ（ｋ，ｉ−１），ＰＸ（ｋ，ｉ＋１）および他の表示セルについても上記ＰＸ（ｋ，ｉ）と同様な等価回路で表わされる。
【００９８】
次に、図７に示した等価回路の動作について説明する。図８は、上記等価回路において、選択走査線Ｙａｉ−１〜Ｙａｉ＋２に供給される走査線選択電圧と書込み走査線Ｙｂｉ−１〜Ｙｂｉ＋２に供給される書込み基準電圧とデータ線Ｘｋに供給されるデータ電圧のタイミングチャートである。なお、図８には、説明の便宜上、表示セルＰＸ（ｋ，ｉ＋２）に供給される選択走査線Ｙａｉ＋２および書込み走査線Ｙｂｉ＋２の電圧も示している。
【００９９】
まず、期間ｔ０において、走査線駆動回路６０は、選択走査線Ｙａｉ−１に対して電圧Ｖ２を供給し、選択走査線Ｙａｉ〜Ｙａｉ＋２および図示しないその他の選択走査線に対して負の電源電圧−Ｖｄｄを供給し、書込み走査線Ｙｂｉ−１〜Ｙｂｉ＋２および図示しないその他の書込み走査線に対して接地電位（０［Ｖ］）を供給する。これにより、表示セルＰＸ（ｋ，ｉ−１）内の選択ＴＦＴ５２ｉ−１のみがオン状態となり、他の選択ＴＦＴはオフ状態となる。
【０１００】
また、期間ｔ０においては、データ線駆動回路７０によって、データ線Ｘｋに電圧Ｓ０が供給される。ここで、駆動ＴＦＴ５３ｉ−１のソースは書込み走査線Ｙｂｉ−１に接続されているので、その電位は書込み走査線Ｙｂｉ−１の電位、すなわち０［Ｖ］を示す。よって、選択ＴＦＴ５２ｉ−１がオン状態になると、駆動ＴＦＴ５３ｉ−１のゲートには、駆動ＴＦＴ５３ｉ−１のソース−ゲート間電圧、すなわち電圧Ｓ０が入力される。ここで、データ線駆動回路７０によって供給される電圧Ｓ０および後述する電圧Ｓ１〜Ｓ５は、正の値を示しかつ駆動ＴＦＴ５３ｉ−１の閾値電圧以上である。すなわち、ゲートに電圧Ｓ０が供給された駆動ＴＦＴ５３ｉ−１はオン状態となり、有機ＥＬ素子ＬＤｉ−１のカソード側と書込み走査線Ｙｂｉ−１との間の電流路が形成される。ところが、書込み走査線Ｙｂｉ−１は０［Ｖ］を示しているので、有機ＥＬ素子ＬＤｉ−１に電圧は印加されず発光しない。
【０１０１】
この状態では、キャパシタＣＳｉ−１の一端も書込み走査線Ｙｂｉ−１に接続されているので、期間ｔ０では、その電位も書込み走査線Ｙｂｉ−１の電位、すなわち０［Ｖ］を示す。結局、キャパシタＣＳｉ−１には、データ線Ｘｋと書込み走査線Ｙｂｉ−１の電位差、すなわち電圧Ｓ０が書き込まれる。特に、この電圧書込み時においては、上記したように書込み走査線Ｙｂｉ−１に接続された各表示セル内の有機ＥＬ素子に電流が流れないため、各有機ＥＬ素子から書込み走査線Ｙｂｉ−１へと電流が流入することはない。これは、従来の共通線で生じていた表示セル位置に基づく電圧降下が生じないことを意味している。
【０１０２】
一方、表示セルＰＸ（ｋ，ｉ−１）以外の表示セル内の選択ＴＦＴは、期間ｔ０においてはオフ状態になるので、それら表示セル内のキャパシタに電荷が保持されていない初期状態にあっては、各駆動ＴＦＴはオフ状態であり、各有機ＥＬ素子も発光しない。
【０１０３】
次の期間ｔ１では、走査線駆動回路６０は、選択走査線Ｙａｉに対して電圧Ｖ２を供給し、選択走査線Ｙａｉ−１、Ｙａｉ＋１、Ｙａｉ＋２および図示しないその他の選択走査線に対して負の電源電圧−Ｖｄｄを供給し、書込み走査線Ｙｂｉ−１〜Ｙｂｉ＋２および図示しないその他の書込み走査線に対して接地電位（０［Ｖ］）を供給する。これにより、表示セルＰＸ（ｋ，ｉ）内の選択ＴＦＴ５２ｉのみがオン状態となり、他の選択ＴＦＴはオフ状態となる。
【０１０４】
また、期間ｔ１においては、データ線駆動回路７０によって、データ線Ｘｋに電圧Ｓ１が供給される。ここで、駆動ＴＦＴ５３ｉのソースは書込み走査線Ｙｂｉに接続されているので、その電位は書込み走査線Ｙｂｉの電位、すなわち０［Ｖ］を示す。よって、選択ＴＦＴ５２ｉがオン状態になると、駆動ＴＦＴ５３ｉのゲートには、駆動ＴＦＴ５３ｉのソース−ゲート間電圧、すなわち電圧Ｓ１が入力される。この状態は、期間ｔ０における表示セルＰＸ（ｋ，ｉ−１）の状態と同様であり、結局、ゲートに電圧Ｓ１が供給された駆動ＴＦＴ５３ｉはオン状態となるが、有機ＥＬ素子ＬＤｉに電圧は印加されず発光しない。
【０１０５】
また、この状態において、キャパシタＣＳｉには、期間ｔ０における表示セルＰＸ（ｋ，ｉ−１）のキャパシタＣＳｉ−１と同様に、データ線Ｘｋと書込み走査線Ｙｂｉの電位差、すなわち電圧Ｓ１が書き込まれる。この電圧書込み時においても、上記したように、各表示セルの有機ＥＬ素子から書込み走査線Ｙｂｉへと電流が流入しないため、電圧降下は生じない。
【０１０６】
一方、表示セルＰＸ（ｋ，ｉ）以外の表示セル内の選択ＴＦＴは、期間ｔ１においてはオフ状態になるので、それら表示セル内のキャパシタに電荷が保持されていない初期状態にあっては、各駆動ＴＦＴはオフ状態であり、各有機ＥＬ素子も発光しない。但し、表示セルＰＸ（ｋ，ｉ−１）内のキャパシタＣＳｉ−１には、期間ｔ０において電圧Ｓ０が書き込まれているために、その駆動ＴＦＴ５３ｉ−１はオン状態となる。ところが、書込み走査線Ｙｂｉ−１は０［Ｖ］を示しているために、有機ＥＬ素子ＬＤｉ−１に電圧は印加されず発光しない。
【０１０７】
次の期間ｔ２では、走査線駆動回路６０は、選択走査線Ｙａｉ＋１に対して電圧Ｖ２を供給し、選択走査線Ｙａｉ−１、Ｙａｉ、Ｙａｉ＋２および図示しないその他の選択走査線に対して負の電源電圧−Ｖｄｄを供給し、書込み走査線Ｙｂｉ−１にも負の電源電圧−Ｖｄｄを供給し、書込み走査線Ｙｂｉ〜Ｙｂｉ＋２および図示しないその他の書込み走査線に対して接地電位（０［Ｖ］）を供給する。これにより、表示セルＰＸ（ｋ，ｉ＋１）内の選択ＴＦＴ５３ｉ＋１のみがオン状態となり、他の選択ＴＦＴはオフ状態となる。
【０１０８】
また、期間ｔ２においては、データ線駆動回路７０によって、データ線Ｘｋに電圧Ｓ２が供給される。ここで、駆動ＴＦＴ５３ｉ＋１のソースは書込み走査線Ｙｂｉ＋１に接続されているので、その電位は書込み走査線Ｙｂｉ＋１の電位、すなわち０［Ｖ］を示す。よって、選択ＴＦＴ５２ｉ＋１がオン状態になると、駆動ＴＦＴ５３ｉ＋１のゲートには、駆動ＴＦＴ５３ｉ＋１のソース−ゲート間電圧、すなわち電圧Ｓ２が入力される。この状態は、期間ｔ０における表示セルＰＸ（ｋ，ｉ−１）の状態と同様であり、結局、ゲートに電圧Ｓ２が供給された駆動ＴＦＴ５３ｉ＋１はオン状態となるが、有機ＥＬ素子ＬＤｉ＋１に電圧は印加されず発光しない。
【０１０９】
また、この状態において、キャパシタＣＳｉ＋１には、期間ｔ０における表示セルＰＸ（ｋ，ｉ−１）のキャパシタＣＳｉ−１と同様に、データ線Ｘｋと書込み走査線Ｙｂｉ＋１の電位差、すなわち電圧Ｓ２が書き込まれる。この電圧書込み時においても、上記したように、各表示セルの有機ＥＬ素子から書込み走査線Ｙｂｉ＋１へと電流が流入しないため、電圧降下は生じない。
【０１１０】
一方、表示セルＰＸ（ｋ，ｉ＋１）以外の表示セル内の選択ＴＦＴは、この期間ｔ２においてはオフ状態になるので、それら表示セル内のキャパシタに電荷が保持されていない初期状態にあっては、各駆動ＴＦＴはオフ状態であり、各有機ＥＬ素子も発光しない。但し、表示セルＰＸ（ｋ，ｉ−１）内のキャパシタＣＳｉ−１には、期間ｔ０において電圧Ｓ０が書き込まれているために、その駆動ＴＦＴ５３ｉ−１はオン状態となる。さらに、書込み走査線Ｙｂｉ−１は負の電源電圧−Ｖｄｄを示しているために、有機ＥＬ素子ＬＤｉ−１には電圧Ｖｄｄが印加され、発光し始める。
【０１１１】
また、表示セルＰＸ（ｋ，ｉ）内のキャパシタＣＳｉには、期間ｔ１において電圧Ｓ１が書き込まれているために、その駆動ＴＦＴ５３ｉはオン状態となる。ところが、書込み走査線Ｙｂｉは０［Ｖ］を示しているために、有機ＥＬ素子ＬＤｉに電圧は印加されず発光しない。
【０１１２】
次の期間ｔ３では、走査線駆動回路６０は、選択走査線Ｙａｉ＋２に対して電圧Ｖ２を供給し、選択走査線Ｙａｉ〜Ｙａｉ＋２および図示しないその他の選択走査線に対して負の電源電圧−Ｖｄｄを供給し、書込み走査線Ｙｂｉ−１およびＹｂｉにも負の電源電圧−Ｖｄｄを供給し、書込み走査線Ｙｂｉ＋１、Ｙｂｉ＋２および図示しないその他の書込み走査線に対して接地電位（０［Ｖ］）を供給する。これにより、表示セルＰＸ（ｋ，ｉ＋２）内の選択ＴＦＴ５３ｉ＋２のみがオン状態となり、他の選択ＴＦＴはオフ状態となる。
【０１１３】
また、期間ｔ３においては、データ線駆動回路７０によって、データ線Ｘｋに電圧Ｓ３が供給される。ここで、駆動ＴＦＴ５３ｉ＋２のソースは書込み走査線Ｙｂｉ＋２に接続されているので、その電位は書込み走査線Ｙｂｉ＋２の電位、すなわち０［Ｖ］を示す。よって、選択ＴＦＴ５２ｉ＋１がオン状態になると、駆動ＴＦＴ５３ｉ＋２のゲートには、駆動ＴＦＴ５３ｉ＋２のソース−ゲート間電圧、すなわち電圧Ｓ３が入力される。この状態は、期間ｔ０における表示セルＰＸ（ｋ，ｉ−１）の状態と同様であり、結局、ゲートに電圧Ｓ３が供給された駆動ＴＦＴ５３ｉ＋２はオン状態となるが、有機ＥＬ素子ＬＤｉ＋２に電圧は印加されず発光しない。
【０１１４】
また、この状態において、キャパシタＣＳｉ＋２には、期間ｔ０における表示セルＰＸ（ｋ，ｉ−１）のキャパシタＣＳｉ−１と同様に、データ線Ｘｋと書込み走査線Ｙｂｉ＋２の電位差、すなわち電圧Ｓ３が書き込まれる。この電圧書込み時においても、上記したように、各表示セルの有機ＥＬ素子から書込み走査線Ｙｂｉ＋２へと電流が流入しないため、電圧降下は生じない。
【０１１５】
一方、表示セルＰＸ（ｋ，ｉ＋２）以外の表示セル内の選択ＴＦＴは、この期間ｔ３においてはオフ状態になるので、それら表示セル内のキャパシタに電荷が保持されていない初期状態にあっては、各駆動ＴＦＴはオフ状態であり、各有機ＥＬ素子も発光しない。但し、表示セルＰＸ（ｋ，ｉ）内の駆動ＴＦＴ５３ｉ−１は、電圧Ｓ０が書き込まれたキャパシタＣＳｉによってオン状態となり、さらに、書込み走査線Ｙｂｉ−１は負の電源電圧−Ｖｄｄを示しているために、有機ＥＬ素子ＬＤｉ−１は期間ｔ２に引き続いて発光を持続する。
【０１１６】
また、表示セルＰＸ（ｋ，ｉ）内のキャパシタＣＳｉには、期間ｔ１において電圧Ｓ１が書き込まれているために、その駆動ＴＦＴ５３ｉはオン状態となり、さらに、書込み走査線Ｙｂｉは負の電源電圧−Ｖｄｄを示しているために、有機ＥＬ素子ＬＤｉは発光し始める。また、表示セルＰＸ（ｋ，ｉ＋１）内のキャパシタＣＳｉ＋１には、期間ｔ２において電圧Ｓ２が書き込まれているために、その駆動ＴＦＴ５３ｉ＋１はオン状態となる。ところが、書込み走査線Ｙｂｉ＋１は０［Ｖ］を示しているために、有機ＥＬ素子ＬＤｉ＋１に電圧は印加されず発光しない。
【０１１７】
続く期間ｔ４以降においても、上述したような動作を繰り返す。すなわち、走査線駆動回路７０によって選択された順に、選択走査線に電圧Ｖ２が供給され、それに対となる書込み走査線に負の電源電圧−Ｖｄｄが供給される。
【０１１８】
この繰り返し動作を一般的に記述すると、各表示セルは、選択走査線に電圧Ｖ２が供給されかつ書込み走査線に−Ｖｄｄが供給された状態で有機ＥＬ素子を発光させずにデータ電圧をキャパシタに書き込む第１フェーズと、選択走査線に電圧０［Ｖ］が供給されかつ書込み走査線に−Ｖｄｄが供給された状態で有機ＥＬ素子を発光させずにキャパシタの蓄積電圧を保持する第２フェーズと、選択走査線と書込み走査線に−Ｖｄｄが供給された状態でキャパシタの蓄積電圧に基づいて有機ＥＬ素子の発光を新たな第１フェーズまで持続させる第３フェーズといった流れで動作する。すなわち、この動作が、走査線駆動回路７０によって選択された表示セルに対して順に行われる。なお、上記した各電圧間の大きさの関係は以下のとおりである。
Ｖ２＞Ｖ１＞０＞−Ｖｄｄ
【０１１９】
以上に説明したように、実施の形態３にかかるＥＬ表示装置およびその駆動方法によれば、各表示セルにおいて、有機ＥＬ素子に電流を流さずにキャパシタにデータ電圧を書き込むことができるように、選択ＴＦＴのゲートとキャパシタの一端とに与える電圧が所定の関係を有して順次与えられるので、行上の表示セルの位置に応じてキャパシタの一端の電位が変動するようなことも無く、キャパシタに所望の電圧を正確に保持させることができる。すなわち、アクティブマトリクスパネル５０の大画面化により行方向に位置する表示セルの数が増加しても、中央部が暗くて端に向かって明るくなるというような従来生じていた輝度ムラは発生しない。
【０１２０】
（実施の形態４）
つぎに、実施の形態４にかかるＥＬ表示装置およびその駆動方法について説明する。実施の形態４にかかるＥＬ表示装置およびその駆動方法は、実施の形態３に説明した駆動方法に加えて、図８に示したようなパターンのパルスが書き込まれている表示セル以外の表示セルに対して他の異なるパターンのパルスを入力することで、同一パネル上においてデータの書込みとデータの消去を同時に行うことを特徴としている。
【０１２１】
なお、実施の形態４にかかるＥＬ表示装置の概略構成については図６に示したとおりであるので、ここではその説明を省略する。よって、以下においては、走査線駆動回路６０による駆動方法について説明する。
【０１２２】
図９は、実施の形態４にかかるＥＬ表示装置の表示セルの等価回路を示す図である。特に図９は、ｋ列目のｉ行目およびｉ＋１行目に位置する２つの表示セルＰＸ（ｋ，ｉ），ＰＸ（ｋ，ｉ＋１）と、それら表示セルから所定行数分離れたｊ行目およびｊ＋１行目に位置する２つの表示セルＰＸ（ｋ，ｊ），ＰＸ（ｋ，ｊ＋１）とを表わしている。各表示セルの回路構成および符号については実施の形態３と同様であるのでここでは説明を省略する。
【０１２３】
図１０は、図９に示した等価回路において、選択走査線Ｙａｉ，Ｙａｉ＋１，Ｙａｊ，Ｙａｊ＋１に供給される走査線選択電圧と、書込み走査線Ｙｂｉ，Ｙｂｉ＋１，Ｙｂｊ，Ｙｂｊ＋１に供給される書込み基準電圧と、データ線Ｘｋに供給されるデータ電圧のタイミングチャートである。なお、図中の電圧Ｖ１、Ｖ２および−Ｖｄｄは、実施の形態３に示したとおりの関係を有し、さらに後述する電圧Ｖ３と上記電圧Ｖ１の関係は、Ｖ３＞Ｖ１である。また、以下において、表示セルＰＸ（ｋ，ｉ）およびＰＸ（ｋ，ｉ＋１）についての各期間ｔ０〜ｔ４の動作は、実施の形態３で説明した各期間の動作と同じなのでそれらの説明を省略し、表示セルＰＸ（ｋ，ｊ）およびＰＸ（ｋ，ｊ＋１）内の動作、換言すれば消去対象となっている表示セルの動作について説明する。
【０１２４】
まず、期間ｔ０において、走査線駆動回路６０は、選択走査線Ｙａｊ、Ｙａｊ＋１および図示しないその他の消去処理対象の表示セルの選択走査線に負の電源電圧−Ｖｄｄを供給し、書込み走査線Ｙｂｊに対して電圧Ｖ３を供給し、書込み走査線Ｙｂｊ＋１および図示しないその他の消去処理対象の表示セルの書込み走査線に対して負の電源電圧−Ｖｄｄを供給する。ここで、期間ｔ０の直前において、表示セルＰＸ（ｋ，ｊ）、ＰＸ（ｋ，ｊ＋１）および図示しないその他の消去処理対象の表示セルは発光状態にあったとする。よって、走査線駆動回路６０による上記電圧の供給により、表示セルＰＸ（ｋ，ｊ）、ＰＸ（ｋ，ｊ＋１）内および図示しないその他の消去処理対象の表示セル内の各選択ＴＦＴはオフ状態となる。
【０１２５】
また、この期間ｔ０においては、データ線駆動回路７０によって、データ線Ｘｋにデータ電圧Ｓ０が供給される。ところが、消去処理対象の表示セル内の各選択ＴＦＴはオフ状態であるので、それら表示セル内のキャパシタは、電圧Ｓ０に影響されない。その一方で、それら表示セル内のキャパシタには、他の期間においてデータ電圧が書き込まれているため、キャパシタの一端に接続された書込み走査線の電位状態に応じて、発光されるかまたは消去される。この期間ｔ０では、書込み走査線Ｙｂｊはデータ電圧よりも大きな電圧Ｖ３を示しているため、キャパシタＣＳｊに書き込まれていた正の電圧は放電して表示セルＰＸ（ｋ，ｊ）の駆動ＴＦＴ５３ｊはオフ状態となり、有機ＥＬ素子ＬＤｊは消灯する。また、書込み走査線Ｙｂｊ＋１は負の電源電圧−Ｖｄｄを示しているため、表示セルＰＸ（ｋ，ｊ＋！）の駆動ＴＦＴ５３ｊ＋１のゲートには、キャパシタＣＳｊ＋１の蓄積電圧が与えられ、有機ＥＬ素子ＬＤｊは発光を持続する。
【０１２６】
次の期間ｔ１では、走査線駆動回路６０は、選択走査線Ｙａｊに電圧Ｖ２を供給し、選択走査線Ｙａｊ＋１および図示しないその他の消去処理対象の表示セルの選択走査線に負の電源電圧−Ｖｄｄを供給し、書込み走査線ＹｂｊおよびＹｂｊ＋１に対して電圧Ｖ３を供給し、図示しないその他の消去処理対象の表示セルの書込み走査線に対して負の電源電圧−Ｖｄｄを供給する。これにより、表示セルＰＸ（ｋ，ｊ）の選択ＴＦＴ５２ｊはオン状態となり、表示セルＰＸ（ｋ，ｊ＋１）の選択ＴＦＴ５２ｊ＋１はオフ状態となる。
【０１２７】
また、期間ｔ１においては、データ線駆動回路７０によって、データ線Ｘｋに電圧Ｓ１が供給される。ここで、駆動ＴＦＴ５３ｊのソースは書込み走査線Ｙｂｊに接続されているので、その電位は書込み走査線Ｙｂｊの電位、すなわち電圧Ｖ３を示す。よって、選択ＴＦＴ５２ｊがオン状態になると、キャパシタＣＳｊと駆動ＴＦＴ５３ｊのゲートには、負の電圧Ｓ１−Ｖ３が入力される。よって、駆動ＴＦＴ５３ｊはオフ状態となり、有機ＥＬ素子ＬＤｊは消灯状態を維持する。また、キャパシタＣＳｊには負の電圧Ｓ１−Ｖ３が書き込まれる。
【０１２８】
一方、選択ＴＦＴ５２ｊ＋１はオフ状態であるが、書込み走査線Ｙｂｊ＋１はデータ電圧よりも大きな電圧Ｖ３を示しているため、キャパシタＣＳｊ＋１に書き込まれていた正の電圧は放電し、表示セルＰＸ（ｋ，ｊ＋１）の駆動ＴＦＴ５３ｊ＋１はオフ状態となる。すなわち、有機ＥＬ素子ＬＤｊ＋１は消灯する。
【０１２９】
次の期間ｔ２では、走査線駆動回路６０は、選択走査線Ｙａｊおよび図示しないその他の消去処理対象の表示セルの選択走査線に負の電源電圧−Ｖｄｄを供給し、選択走査線Ｙａｊ＋１に電圧Ｖ２を供給し、書込み走査線ＹｂｊおよびＹｂｊ＋１に対して電圧Ｖ３を供給し、図示しないその他の消去処理対象の表示セルの書込み走査線に対して負の電源電圧−Ｖｄｄを供給する。これにより、表示セルＰＸ（ｋ，ｊ）の選択ＴＦＴ５２ｊはオフ状態となり、表示セルＰＸ（ｋ，ｊ＋１）の選択ＴＦＴ５２ｊ＋１はオン状態となる。
【０１３０】
また、期間ｔ２においては、データ線駆動回路７０によって、データ線Ｘｋに電圧Ｓ２が供給される。ここで、駆動ＴＦＴ５３ｊ＋１のソースは書込み走査線Ｙｂｊ＋１に接続されているので、その電位は書込み走査線Ｙｂｊ＋１の電位、すなわち電圧Ｖ３を示す。よって、選択ＴＦＴ５２ｊ＋１がオン状態になると、キャパシタＣＳｊ＋１と駆動ＴＦＴ５３ｊ＋１のゲートには、負の電圧Ｓ２−Ｖ３が入力される。よって、駆動ＴＦＴ５３ｊ＋１はオフ状態となり、有機ＥＬ素子ＬＤｊ＋１は消灯状態を維持する。また、キャパシタＣＳｊ＋１には負の電圧Ｓ２−Ｖ３が書き込まれる。
【０１３１】
一方、選択ＴＦＴ５２ｊはオフ状態であるが、期間ｔ１においてキャパシタＣＳｊに負の電圧Ｓ１−Ｖ３が書き込まれているため、駆動ＴＦＴ５３ｊはオフ状態のままであり、有機ＥＬ素子ＬＤｊは消灯状態を維持する。
【０１３２】
次の期間ｔ３では、走査線駆動回路６０は、選択走査線Ｙａｊ、Ｙａｊ＋１および図示しないその他の消去処理対象の表示セルの選択走査線に負の電源電圧−Ｖｄｄを供給し、書込み走査線Ｙｂｊに０［Ｖ］を供給し、書込み走査線Ｙｂｊ＋１に対して電圧Ｖ３を供給し、図示しないその他の消去処理対象の表示セルの書込み走査線に対して負の電源電圧−Ｖｄｄを供給する。これにより、表示セルＰＸ（ｋ，ｊ）の選択ＴＦＴ５２ｊと表示セルＰＸ（ｋ，ｊ＋１）の選択ＴＦＴ５２ｊ＋１はともにオフ状態となる。
【０１３３】
また、期間ｔ３においては、データ線駆動回路７０によって、データ線Ｘｋにデータ電圧Ｓ３が供給される。ところが、消去処理対象の表示セル内の各選択ＴＦＴはオフ状態であるので、それら表示セル内のキャパシタは、電圧Ｓ３に影響されない。その一方で、表示セルＰＸ（ｋ，ｊ）内のキャパシタＣＳｊには、期間ｔ１において負の電圧Ｓ１−Ｖ３が書き込まれているため、駆動ＴＦＴ５３ｊはオフ状態のままであり、有機ＥＬ素子ＬＤｊは消灯状態を維持する。同様に、表示セルＰＸ（ｋ，ｊ＋１）内のキャパシタＣＳｊ＋１には、期間ｔ２において負の電圧Ｓ２−Ｖ３が書き込まれているため、駆動ＴＦＴ５３ｊ＋１はオフ状態のままであり、有機ＥＬ素子ＬＤｊ＋１は消灯状態を維持する。
【０１３４】
続く期間ｔ４以降においては、各表示セルに対して順次、上述した動作と同様な動作が繰り返される。すなわち、各表示セルは、実施の形態３で説明したように、ある位置の選択走査線に位置する表示セルから順に、その選択走査線上での電圧降下を生じさせることなく、発光させることができるとともに、同一のアクティブマトリクスパネル上の他の選択走査線に位置する表示セルから順に、データの消去を行う。
【０１３５】
以上に説明したように、実施の形態４にかかるＥＬ表示装置およびその駆動方法によれば、実施の形態３で説明した駆動方法に加え、発光のための電圧書込みが行われていない走査線上の表示セルに対して、順次、そのキャパシタへ負の電圧を書き込むので、アクティブマトリクスパネル５０上において同時にデータ表示とデータの消去を実行することができる。特に、そのデータの消去動作においては、駆動ＴＦＴのソース−ゲート間に逆電圧を印加することになるので、駆動ＴＦＴの閾値電圧シフトを抑制することもできる。
【０１３６】
（実施の形態５）
つぎに、実施の形態５にかかるＥＬ表示装置およびその駆動方法について説明する。実施の形態５にかかるＥＬ表示装置およびその駆動方法は、図１５（ａ）に示したような共通線を有する従来構造において、各表示セルにおける共通線の電圧降下を予測し、その予測結果に応じてデータ電圧の大きさを調整することを特徴としている。
【０１３７】
図１１は、実施の形態５にかかるＥＬ表示装置の駆動方法を説明するための説明図である。特に、同図（ａ）は、アクティブマトリクスパネルの第ｉ行目の表示セル列を示す図であり、同図（ｂ）は、各表示セルに供給するデータ電圧を示す図である。
【０１３８】
各表示セルから共通線３１に流れ込む電流をそれぞれｉ１，ｉ２，．．．ｉｐ，．．．，ｉｍとすると、ｐ番目の画素までの共通線３１の表示セル間の電圧降下を共通線３１の左端から加算した電圧（Ｖｓ，ｐ）は、ｋ番目の表示セルＰＸ（ｐ，ｉ）の共通線３１における電位となり、以下に示す式（１）のように表わされる。
【０１３９】
【数１】
2004170815.tif 000003
ここで、ｒは、表示セル間の配線抵抗の抵抗値を表わす。
【０１４０】
また、
【数２】
2004170815.tif 000004
であり、ｉＬ，ｋは表示セルＰＸ（ｐ，ｉ）から共通線３１の左側に向かって流れる電流を表わし、ｉＲ，ｋは表示セルＰＸ（ｐ，ｉ）から共通線３１の右側に向かって流れる電流を表わす。
【０１４１】
よって、共通線３１に電圧降下が生じない状態、すなわち共通線３１が接地電位である場合と、上記した電圧降下によって結果的に共通線３１の電位が上昇してしまった場合との駆動ＴＦＴのドレイン−ソース間電圧のずれδＶｄｓ，ｍは、
【数３】
2004170815.tif 000005
として表わすことができる。ここで、Ｖｄ，ｐは駆動ＴＦＴのドレイン電位を表わし、Ｖｓ，ｐは駆動ＴＦＴのソース電位を表わす。
【０１４２】
すなわち、各表示セルの有機ＥＬ素子には、本来よりも上記ずれδＶｄｓ，ｍ分だけ電圧が少なく印加され、その結果、有機ＥＬ素子に流れる電流が減少して輝度が低下することになる。よって、この電流の減少を補った電圧（以下、補償電圧と称する。）Ｖ’ｇｓを本来の電圧Ｖｇｓに換えて駆動ＴＦＴのゲートに印加すれば、上記した電圧降下による有機ＥＬ素子の輝度低下を補償することが可能になる。ここで、有機ＥＬ素子の印加電圧の減少分をδＶｄｓ、駆動ＴＦＴのコンダクタンスをｇｍ、出力抵抗をｒＤとすると、駆動ＴＦＴに流れる電流の変化（δＩｄｓ）は、以下に示す式（４）のように表わされる。
【０１４３】
【数４】
2004170815.tif 000006
【０１４４】
よって、δＩｄｓ＝０より、
【数５】
2004170815.tif 000007
と表わすことができる。
【０１４５】
ここで、表示セルＰＸ（ｐ，ｉ）の駆動ＴＦＴのゲートに与えられる本来の電圧Ｖｇｓ，ｐとし、補償電圧をＶ’ｇｓ，ｐとすると、
【数６】
2004170815.tif 000008
と表わすことができる。
【０１４６】
よって、データ線駆動回路が、表示セルＰＸ（ｐ，ｉ）の駆動ＴＦＴのゲートにこの補償電圧Ｖ’ｇｓ，ｐが与えられるようにデータ電圧を増加すれば、所望の輝度の発光を得ることができる。表示セルＰＸ（ｐ，ｉ）以外の各表示セルについても、上記式（６）において、ｐの値を表示セルの列位置に対応させることでそれぞれ補償電圧を得ることができる。すなわち、データ線駆動回路は、図１１（ｂ）に示すように式（６）で与えられる補償電圧に基づいてデータ電圧を調整することにより、行全体にわたる表示セルの有機ＥＬ素子を所望の輝度で発光させることが可能になる。
【０１４７】
以上に説明したように、実施の形態５にかかるＥＬ表示装置およびその駆動方法によれば、共通線を有する従来のアクティブマトリクスパネルの構造において、共通線上の電圧降下に起因する各有機ＥＬ素子の印加電圧の低下を補償する補償電圧を予測し、データ線駆動回路が、その予測値に基づいてデータ電圧の大きさを調整するので、アクティブマトリクスパネルの大画面化により行方向に位置する表示セルの数が増加しても、中央部が暗くて端に向かって明るくなるというような従来生じていた輝度ムラは発生しない。
【０１４８】
なお、以上に説明した実施の形態１〜５では、有機ＥＬ素子のアノード側に電源電圧Ｖｄｄの供給線が接続された、いわゆるアノードコモン型の表示セルを示したが、図１２に示すように、有機ＥＬ素子のカソード側に走査線または共通線が接続された、いわゆるカソードコモン型の表示セルを採用しても上記同様の効果を得ることができる。
【０１４９】
また、以上に説明した実施の形態１〜５では、自発光素子として有機ＥＬ素子を例に挙げたが、有機ＥＬ素子に換えて、無機ＥＬ素子や発光ダイオード等の他のエレクトロルミネッセンス素子を用いた場合でも、上記同様の効果を得ることができる。
【０１５０】
【発明の効果】
以上に説明したように、本発明にかかるＥＬ表示装置およびその駆動方法によれば、キャパシタの一端と駆動トランジスタのソースを、それらを含む表示セルの下位の行を選択するための走査線に接続するので、従来必要であった共通線を排除することができ、さらには、表示セル内のキャパシタの一端の電位をその走査線に入力される電圧Ｖ１に固定しかつＥＬ素子に電流を流さない状態で、データ電圧をそのキャパシタに書き込むので、行上の表示セルの位置に応じてキャパシタの一端の電位が変動するようなことも無く、キャパシタに所望の電圧を正確に保持させることができるという効果を奏する。
【０１５１】
また、本発明にかかるＥＬ表示装置およびその駆動方法によれば、上記発明の効果に加え、発光のための電圧書込みが行われていない走査線上の表示セルに対して、順次、そのキャパシタへ負の電圧を書き込むことになるので、アクティブマトリクスパネル上において同時にデータ表示とデータの消去を実行することができるという効果を奏する。
【０１５２】
また、本発明にかかるＥＬ表示装置およびその駆動方法によれば、各表示セルのキャパシタに対して、選択トランジスタを駆動させる選択走査線とは独立した書込み走査線によって所定の電位に固定しかつＥＬ素子に電流を流さない状態で、データ電圧をそのキャパシタに書き込むので、行上の表示セルの位置に応じてキャパシタの一端の電位が変動するようなことも無く、キャパシタに所望の電圧を正確に保持させることができるという効果を奏する。
【０１５３】
また、本発明にかかるＥＬ表示装置およびその駆動方法によれば、上記発明の効果に加え、発光のための電圧書込みが行われていない書込み走査線上の表示セルに対して、順次、そのキャパシタへ負の電圧を書き込むので、アクティブマトリクスパネル上において同時にデータ表示とデータの消去を実行することができるという効果を奏する。
【０１５４】
また、本発明にかかるＥＬ表示装置およびその駆動方法によれば、共通線を有する従来のアクティブマトリクスパネルの構造において、共通線上の電圧降下に起因する各ＥＬ素子の印加電圧の低下を補償する補償電圧を予測し、データ線駆動回路が、その予測値に基づいてデータ電圧の大きさを調整するので、アクティブマトリクスパネルの大画面化により行方向に位置する表示セルの数が増加しても、中央部が暗くて端に向かって明るくなるというような従来生じていた輝度ムラを解消することができるという効果を奏する。
【図面の簡単な説明】
【図１】実施の形態１にかかるＥＬ表示装置の概略構成のうち、アクティブマトリクスパネルと駆動回路を示す図である。
【図２】実施の形態１にかかるＥＬ表示装置の表示セルの等価回路を示す図である。
【図３】実施の形態１にかかるＥＬ表示装置の表示セルの等価回路において、走査線Ｙｉ−１〜Ｙｉ＋２に供給される走査線選択電圧とデータ線Ｘｋに供給されるデータ電圧のタイミングチャートである。
【図４】実施の形態２にかかるＥＬ表示装置の表示セルの等価回路を示す図である。
【図５】実施の形態２にかかるＥＬ表示装置の表示セルの等価回路において、走査線Ｙｉ，Ｙｉ＋１，Ｙｊ，Ｙｊ＋１に供給される走査線選択電圧とデータ線Ｘｋに供給されるデータ電圧のタイミングチャートである。
【図６】実施の形態３にかかるＥＬ表示装置の概略構成のうち、アクティブマトリクスパネルと駆動回路を示す図である。
【図７】実施の形態３にかかるＥＬ表示装置の表示セルの等価回路を示す図である。
【図８】実施の形態３にかかるＥＬ表示装置の表示セルの等価回路において、選択走査線に供給される走査線選択電圧と書込み走査線に供給される書込み基準電圧とデータ線Ｘｋに供給されるデータ電圧のタイミングチャートである。
【図９】実施の形態４にかかるＥＬ表示装置の表示セルの等価回路を示す図である。
【図１０】実施の形態４にかかるＥＬ表示装置の表示セルの等価回路において、選択走査線に供給される走査線選択電圧と書込み走査線に供給される書込み基準電圧とデータ線Ｘｋに供給されるデータ電圧のタイミングチャートである。
【図１１】実施の形態５にかかるＥＬ表示装置の駆動方法を説明するための説明図である。
【図１２】実施の形態１〜５において置換可能なカソードコモン型の表示セルの等価回路を示す図である。
【図１３】従来の有機ＥＬ表示装置の概略構成のうち、アクティブマトリクスパネルと駆動回路を示す図である。
【図１４】特許文献２に開示された一実施例を説明するための表示セルの等価回路を示す図である。
【図１５】（ａ）は、アクティブマトリクスパネル１００の第ｉ行目の表示セル列を示す図であり、（ｂ）は、共通線における電圧降下を説明するための説明図である。
【符号の説明】
１０，５０，１００  アクティブマトリクスパネル
１１，５１，１１０  表示セル
１２ｉ−１，１２ｉ，１２ｉ＋１，１２ｊ，１２ｊ＋１，１２ｉ−１，５２ｉ，５２ｉ＋１，５２ｊ，５２ｊ＋１  選択ＴＦＴ
１３ｉ−１，１３ｉ，１３ｉ＋１，１３ｊ，１３ｊ＋１，５３ｉ−１，５３ｉ，５３ｉ＋１，５３ｊ，５３ｊ＋１  駆動ＴＦＴ
２０，６０，１２０  走査線駆動回路
３０，７０，１３０  データ線駆動回路
３１  共通線
３６  ｎチャネル型ＴＦＴ
３７  ｐチャネル型ＴＦＴ
３８  有機薄膜ＥＬ素子
３９  容量
４０  電源電極
４１  走査線
４２  信号線
ＬＤｉ−１，ＬＤｉ，ＬＤｉ＋１，ＬＤｊ，ＬＤｊ＋１  有機ＥＬ素子
ＣＳｉ−１，ＣＳｉ，ＣＳｉ＋１，ＣＳｊ，ＣＳｊ＋１  キャパシタ
【図１】
2004170815.tif 000009
【図２】
2004170815.tif 000010
【図３】
2004170815.tif 000011
【図４】
2004170815.tif 000012
【図５】
2004170815.tif 000013
【図６】
2004170815.tif 000014
【図７】
2004170815.tif 000015
【図８】
2004170815.tif 000016
【図９】
2004170815.tif 000017
【図１０】
2004170815.tif 000018
【図１１】
2004170815.tif 000019
【図１２】
2004170815.tif 000020
【図１３】
2004170815.tif 000021
【図１４】
2004170815.tif 000022
【図１５】
2004170815.tif 000023