(57)【要約】【課題】マーク領域周辺の層間絶縁膜のディッシングを低減する。【解決手段】半導体基板上の第１の領域に第１のパターンを形成し、前記半導体基板上の第１の領域とは異なる領域に第２のパターンを形成し、前記第１及び第２のパターンを覆うように層間絶縁膜を堆積し、前記層間絶縁膜上にフォトレジスト膜を形成し、前記フォトレジスト膜に、フォトマスクのデバイスパターンが前記第１のパターンに対応し、前記フォトマスクの位置合わせ用のマークが前記第２のパターンに対応するよう、ステッパ露光及び現像処理を行って、フォトレジストパターンを形成し、前記フォトレジストパターンを用いて前記第１及び第２のパターン上における前記層間絶縁膜を選択的にエッチング除去し、前記フォトレジストパターンを除去した後、前記層間絶縁膜を平坦化処理して、前記第１及び第２のパターンの表面を露出させる。【選択図】  図１
2004193268.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の第１の領域に第１のパターンを形成し、
前記半導体基板上の第１の領域とは異なる領域に第２のパターンを形成し、
前記第１及び第２のパターンを覆うように層間絶縁膜を堆積し、
前記層間絶縁膜上にフォトレジスト膜を形成し、
前記フォトレジスト膜に、フォトマスクのデバイスパターンが前記第１のパターンに対応し、前記フォトマスクの位置合わせ用のマークが前記第２のパターンに対応するよう、ステッパ露光及び現像処理を行って、フォトレジストパターンを形成し、
前記フォトレジストパターンを用いて前記第１及び第２のパターン上における前記層間絶縁膜を選択的にエッチング除去し、
前記フォトレジストパターンを除去した後、前記層間絶縁膜を平坦化処理して、前記第１及び第２のパターンの表面を露出させる半導体装置の製造方法。
【請求項２】
前記層間絶縁膜を化学機械研磨によって平坦化処理することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記フォトマスクには、合わせずれ検査用ターゲット形成用マークが形成されており、前記層間絶縁膜の堆積工程前に、前記合わせずれ検査用ターゲット形成用マークに対応させて前記第２のパターンを形成しておくことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記平坦化処理の後、前記第１のパターンを除去し、前記第１のパターンの除去後の溝に、第３のパターンを埋め込み形成することを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第３のパターンとしてトランジスタのゲート電極を埋め込み形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記層間絶縁膜の堆積前に、前記第１のパターンをマスクとして、前記半導体基板に不純物を打ち込んで前記トランジスタのソース・ドレイン領域を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１のパターンの除去工程と同一工程において前記第２のパターンを除去した後、前記第２のパターンの除去後の溝に、前記第３のパターンと同一の材料を埋め込むことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項８】
前記第１のパターンと前記第２のパターンとを同一工程により同一材料を用いて形成することを特徴とする請求項１乃至７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記第２のパターン上のフォトレジストパターンは、略十字形の平面パターンを有することを特徴とする請求項１乃至８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
半導体基板のデバイス形成領域にダミーゲート電極を形成すると共に、前記半導体基板のターゲット領域にディッシング防止パターンを形成し、
前記ダミーゲート電極及び前記ディッシング防止パターンを覆うように層間絶縁膜を形成し、
前記層間絶縁膜上にフォトレジスト膜を形成した後、フォトマスクのデバイスパターンが前記ダミーゲート電極に対応し、前記フォトマスクにおける位置合わせ用マーク若しくは合わせずれ検査用ターゲット形成用マークが前記ディッシング防止パターンに対応するよう、ステッパ露光及び現像処理することにより、フォトレジストパターンを形成し、
前記フォトレジストパターンを用いて、前記ダミーゲート電極及び前記ディッシング防止パターン上における前記層間絶縁膜を選択的にエッチング除去し、
前記フォトレジストパターンを除去した後、前記層間絶縁膜を化学機械研磨によって平坦化して、前記ダミーゲート電極及び前記ディッシング防止パターンの表面を露出させ、
前記ダミーゲート電極を除去して、ゲート電極を埋め込み形成する、
ことを特徴とする半導体装置の製造方法。
【請求項１１】
半導体基板のデバイス形成領域にダミーゲート電極を形成すると共に、前記半導体基板のターゲット領域にディッシング防止パターンを形成し、
前記ダミーゲート電極及び前記ディッシング防止パターンを覆うように窒化膜を形成して、前記ダミーゲート電極の両側に窒化膜を含む側壁を形成し、
全面に層間絶縁膜を形成し、
前記層間絶縁膜上にフォトレジスト膜を形成した後、フォトマスクのデバイスパターンが前記ダミーゲート電極に対応し、前記フォトマスクにおける位置合わせ用マーク若しくは合わせずれ検査用ターゲット形成用マークが前記ディッシング防止パターンに対応するよう、ステッパ露光及び現像処理することにより、フォトレジストパターンを形成し、
前記フォトレジストパターンを用いて、前記ダミーゲート電極及び前記ディッシング防止パターン上における前記層間絶縁膜を選択的にエッチング除去し、
前記フォトレジストパターンを除去した後、前記層間絶縁膜及び前記窒化膜を化学機械研磨して、前記ダミーゲート電極及び前記ディッシング防止パターンの表面を露出させ、
前記ダミーゲート電極を除去して、ゲート電極を埋め込み形成する、
ことを特徴とする半導体装置の製造方法。
【請求項１２】
半導体基板のデバイス形成領域にダミーゲート電極を形成すると共に、前記半導体基板のターゲット領域にディッシング防止パターンを形成し、
前記ディッシング防止パターンを選択的にエッチングしてパターン溝を形成し、
前記ダミーゲート電極及び前記ディッシング防止パターンを覆うように層間絶縁膜を堆積して前記パターン溝に層間絶縁膜を埋め込むことにより、前記ディッシング防止パターンにフォトマスクとの位置合わせ用のターゲットを形成し、
前記層間絶縁膜上にフォトレジスト膜を形成した後、フォトマスクのデバイスパターンが前記ダミーゲート電極に対応し、前記フォトマスクにおける位置合わせ用マーク若しくは合わせずれ検査用ターゲット形成用マークが前記ディッシング防止パターンに形成された前記ターゲットに対応するよう、ステッパ露光及び現像処理することにより、フォトレジストパターンを形成し、
前記フォトレジストパターンを用いて、前記ダミーゲート電極及び前記ディッシング防止パターン上における前記層間絶縁膜を選択的にエッチング除去し、
前記フォトレジストパターンを除去した後、前記層間絶縁膜を化学機械研磨によって平坦化して、前記ダミーゲート電極及び前記ディッシング防止パターンの表面を露出させ、
前記ダミーゲート電極を除去して、前記ゲート溝にゲート電極を形成する、
ことを特徴とする半導体装置の製造方法。
【請求項１３】
半導体素子が形成された第１の領域と、フォトマスクとの位置合わせ用ターゲットが形成された第２の領域とを有する半導体基板を備えた半導体装置であって、
前記第１の領域上に形成された第１のパターンと、
前記第２の領域上に形成された第２のパターンと、
前記第１及び第２のパターンの周囲に形成された表面の平坦な層間絶縁膜と、
前記第２のパターンの周辺であって且つ前記半導体基板の内部に形成され位置合わせ用ターゲットと、
を備えることを特徴とする半導体装置。
【請求項１４】
前記第１のパターンは配線であることを特徴とする請求項１３に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
例えば、メタルゲートトランジスタは、特開平４−１２３４３９に記載のダマシンゲート電極の形成プロセスを用いて製造することができる。
【０００３】
図２３（ａ）〜図２３（ｃ）は、従来のダマシンゲートトランジスタの製造工程の一部を示す断面図である。
【０００４】
図２３（ａ）に示すように、まず、素子分離膜としてのＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）３２を形成したシリコン基板３１上に酸化膜３３を介してダミーゲート電極３４ａ、３４ｂを形成する。このダミーゲート電極３４ｂの図中横方向の幅は、ダミーゲート電極３４ａのそれよりも大きいものとして構成してある。次に、ダミーゲート電極３４ａ、３４ｂをマスクとしてシリコン基板３１に不純物を打ち込み、ソース・ドレイン領域３５ａ、３５ｂを形成する。次に、ダミーゲート電極３４ａ、３４ｂを覆うように、例えば酸化膜である層間絶縁膜３６を堆積する。
【０００５】
次に、図２３（ｂ）に示すように、層間絶縁膜３６を化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を用いて平坦化し、ダミーゲート電極３４ａ、３４ｂの表面を露出させる。
【０００６】
次に、図２３（ｃ）に示すように、ダミーゲート電極３４ａ、３４ｂを、例えば、ケミカル・ドライ・エッチング（ＣＤＥ：Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇ）等によりエッチング除去して、ゲート溝３７ａ、３７ｂを形成する。この後、ゲート溝３７ａ、３７ｂに、ゲート電極としての金属（図示せず）を埋め込み形成する。
【０００７】
【特許文献１】
特開平１２−２９４５５７号公報
【特許文献２】
特開平４−１２３４３９号公報
【０００８】
【発明が解決しようとする課題】
しかし、このようなダマシンゲート電極の形成プロセスでは、図２３（ａ）に示すように、ダミーゲート電極３４ｂ上の層間絶縁膜３６が、ダミーゲート電極３４ａ上に比べて広い範囲で堆積する。このため、ＣＭＰにおいて、ダミーゲート電極３４ｂ上の研磨速度は、ダミーゲート電極３４ａ上よりも遅くなり、ＣＭＰ終了時において、図２３（ｂ）に示すように、ダミーゲート電極３４ｂ上に、研磨残り３６ｂ’が生じる。このため、図２３（ｃ）に示すように、ダミーゲート電極３４ｂをエッチング除去しようとしても、残留した層間絶縁膜３６’がストッパとなってエッチングを進めることができない。そこで、ＣＭＰをより長い時間行うことによって、ダミーゲート電極３４ｂ上の層間絶縁膜３６’を予め確実に除去することも考えられる。しかし、ＣＭＰの時間を長くすると、ダミーゲート電極のないフィールドにおける層間絶縁膜３６がオーバーポリッシングされて、必要以上に薄くなってしまう。
【０００９】
このダミーゲート電極３４ｂ上における研磨残りの問題を回避するためには、後に詳述する図２４（ａ）及び図２４（ｂ）に示すように、ＣＭＰ工程に先だって、ダミーゲート電極３４ｂ上における層間絶縁膜３６の一部を選択的にエッチング除去しておくことが考えられる。このような方法によれば、図２４（ｂ）に示すように、ダミーゲート電極３４ａ上とダミーゲート電極３４ｂ上とでのポリッシング速度が同程度になり、ポリッシングが全体に均等に実施されることとなる。従って、前述したオーバーポリッシングの問題は生じない。ところが、この方法によると、いわゆるディッシングの問題を引き起こしてしまう。以下、これについて詳しく述べる。
【００１０】
図２４（ａ）〜図２４（ｃ）、図２５（ａ）及び図２５（ｂ）は、上述した方法によりダマシンゲート電極を形成するプロセスを示す工程別断面図である。
【００１１】
図中左側の領域Ａ１は、このダマシンゲート電極等のデバイスを形成するデバイス形成領域を示す。図中右側の領域Ａ２は、例えば、位置合わせ用ターゲットや合わせずれ検査用ターゲットを形成するターゲット領域を示す。ここで、Ａ３は、いわゆるマーク領域を示す。このマーク領域Ａ３は、リソグラフィ工程においてフォトマスクと基板との位置合わせをするときに、レチクル（フォトマスク）の位置合わせ用マークあるいは合わせずれ検査用ターゲット形成用マークに対応するフォトレジスト膜の領域である。これは、このフォトマスクを用いた露光のときに、このフォトマスクの位置合わせ用マーク等のパターンが転写されたフォトレジスト膜の領域である。
【００１２】
以下、このダマシンゲート電極の形成プロセスについて詳しく述べる。
【００１３】
まず、図２４（ａ）に示すように、素子分離膜としてのＳＴＩ３２及び位置合わせ用のターゲット４０（１）（２）（３）等を予め形成した基板３１上に、酸化膜３３を熱酸化等で形成した後、ポリシリコンを堆積し、これをパターニングして、ダミーゲート電極３４ａ、３４ｂを形成する。次に、ダミーゲート電極３４ａ、３４ｂをイオン注入マスクとして不純物をイオン注入し、拡散させて、ソース・ドレイン領域３５ａ、３５ｂを形成する。次いで、ダミーゲート電極３４ａ、３４ｂを覆うように、シリコン酸化膜等の層間絶縁膜３６を堆積する。次に、フォトレジスト膜をスピンコート法等により形成し、リソグラフィ技術を用いて、層間絶縁膜３６を選択的にエッチング除去するためのフォトレジスト膜３８のパターンを形成する。
【００１４】
このフォトレジスト膜３８のパターンを形成する工程についてより詳しく述べれば以下の通りである。
【００１５】
まず、形成すべきパターンが形成されたフォトマスク（図示せず）と基板との位置合わせをする。この位置合わせは、フォトマスクに形成された位置合わせ用のマークと、基板３１のターゲット領域Ａ２に形成されたターゲット４０（２）等との位置を合わせることによって行う。この位置合わせ状態において露光を行い、さらに、現像処理をする。これにより、ダミーゲート電極３４ｂ上の層間絶縁膜３６を選択的に除去するためのレジスト膜のパターンが形成される。この露光及び現像処理等によって、ターゲット領域Ａ２においては、当然に、上記位置合わせ用のマークのパターンに対応したレジスト膜のパターン（ＣＭＰ補助マスク）３９も形成される。このＣＭＰ補助マスク３９の平面図を図２６に示す。図２６のＤ−Ｄ線におけるＣＭＰ補助マスク３９の断面が、図２４（ａ）のＣＭＰ補助マスク３９として示される。
【００１６】
次に、図２４（ｂ）に示すように、フォトレジスト膜３８を用いて、ダミーゲート電極３４ｂ上の層間絶縁膜３６をＲＩＥ等の異方性エッチングによって選択的に除去する。このとき、当然に、マーク領域Ａ３の下側の層間絶縁膜３６も選択的にエッチングされ、層間絶縁膜３６がエッチング除去された後には、シリコン基板３１（又は酸化膜３３）が露出する。
【００１７】
次に、図２４（ｃ）に示すように、層間絶縁膜３６をＣＭＰによって平坦化して、ダミーゲート電極３４ａ、３４ｂの表面を露出させる。
【００１８】
次に、図２５（ａ）に示すように、露出したダミーゲート電極３４ａ、３４ｂをエッチング除去して、ゲート溝４２ａ、４２ｂを形成する。
【００１９】
この後、図２５（ｂ）に示すように、シリコン基板３１の表面に露出した酸化膜３０をエッチング除去した後、例えば酸化物によるゲート絶縁膜５０をエッチング除去後のシリコン基板３１上に形成し、ゲート溝４２ａ、４２ｂに、ポリシリコン又はメタル等を埋め込んで、ゲート電極４３ａ、４３ｂを形成する。
【００２０】
しかしながら、上述のＣＭＰ工程（図２４（ｃ））では、マーク領域Ａ３の直下のシリコン基板３１の一部の他、マーク領域Ａ３の周辺部における層間絶縁膜３６の一部もポリッシングされてしまう。つまり、マーク領域Ａ３の周辺部における層間絶縁膜３６のパターン（膜厚）が変動してしまう。これをディッシング４１と称する。層間絶縁膜３６の膜厚が変動すると、例えば、層間絶縁膜３６の上に別の層を形成する工程等において、位置合わせターゲットとして例えばターゲット４０（１）（３）等を用いる場合に、これらのターゲット４０（１）（３）の読み取り誤差が大きくなったりする。ターゲット４０（１）（３）等の読み取り誤差が大きくなれば、基板上における各層間での合わせズレ等を引き起こす危険性も増大する。
【００２１】
本発明は、上記問題点に鑑みてさなれたものであり、その目的は、マーク領域の周辺部における層間絶縁膜のディッシングが低減された半導体装置及びその製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上の第１の領域に第１のパターンを形成し、前記半導体基板上の第１の領域とは異なる領域に第２のパターンを形成し、前記第１及び第２のパターンを覆うように層間絶縁膜を堆積し、前記層間絶縁膜上にフォトレジスト膜を形成し、前記フォトレジスト膜に、フォトマスクのデバイスパターンが前記第１のパターンに対応し、前記フォトマスクの位置合わせ用のマークが前記第２のパターンに対応するよう、ステッパ露光及び現像処理を行って、フォトレジストパターンを形成し、前記フォトレジストパターンを用いて前記第１及び第２のパターン上における前記層間絶縁膜を選択的にエッチング除去し、前記フォトレジストパターンを除去した後、前記層間絶縁膜を平坦化処理して、前記第１及び第２のパターンの表面を露出させるものとして構成される。
【００２３】
また、本発明の半導体装置の製造方法は、半導体基板のデバイス形成領域にダミーゲート電極を形成すると共に、前記半導体基板のターゲット領域にディッシング防止パターンを形成し、前記ダミーゲート電極及び前記ディッシング防止パターンを覆うように層間絶縁膜を形成し、前記層間絶縁膜上にフォトレジスト膜を形成した後、フォトマスクにおける位置合わせ用マーク若しくは合わせずれ検査用ターゲット形成用マークを前記ディッシング防止パターンに対応させて、露光及び現像処理することにより、前記ダミーゲート電極上における前記層間絶縁膜を選択的にエッチング除去するためのフォトレジストパターン、及び前記マークに対応したフォトレジストパターンを形成し、前記フォトレジストパターンを用いて、前記ダミーゲート電極及び前記ディッシング防止パターン上における前記層間絶縁膜を選択的にエッチング除去し、前記フォトレジストパターンを除去した後、前記層間絶縁膜を化学機械研磨によって平坦化して、前記ダミーゲート電極及び前記ディッシング防止パターンの表面を露出させ、前記ダミーゲート電極を除去して、ゲート電極を埋め込み形成するものとして構成される。
【００２４】
また、本発明の半導体装置の製造方法は、半導体基板のデバイス形成領域にダミーゲート電極を形成すると共に、前記半導体基板のターゲット領域にディッシング防止パターンを形成し、前記ダミーゲート電極及び前記ディッシング防止パターンを覆うように第１の窒化膜を形成し、前記ダミーゲート電極の両側に窒化膜を含む側壁を形成し、全面に層間絶縁膜を形成し、前記層間絶縁膜上にフォトレジスト膜を形成した後、フォトマスクにおける位置合わせ用マーク若しくは合わせずれ検査用ターゲット形成用マークを前記ディッシング防止パターンに対応させて、露光及び現像処理することにより、前記ダミーゲート電極上における前記層間絶縁膜を選択的にエッチング除去するためのフォトレジストパターン及び前記マークに対応したフォトレジストパターンを形成し、前記フォトレジストパターンを用いて、前記ダミーゲート電極及び前記ディッシング防止パターン上における前記層間絶縁膜を選択的にエッチング除去し、前記フォトレジストパターンを除去した後、前記層間絶縁膜及び前記第１の窒化膜を化学機械研磨して、前記ダミーゲート電極及び前記ディッシング防止パターンの表面を露出させ、前記ダミーゲート電極を除去して、ゲート電極を埋め込み形成するものとして構成される。
【００２５】
また、本発明の半導体装置の製造方法は、半導体基板のデバイス形成領域にダミーゲート電極を形成すると共に、前記半導体基板のターゲット領域にディッシング防止パターンを形成し、前記ディッシング防止パターンを選択的にエッチングしてパターン溝を形成し、前記ダミーゲート電極及び前記ディッシング防止パターンを覆うように層間絶縁膜を堆積して、前記パターン溝に層間絶縁膜を埋め込むことにより、フォトマスクとの位置合わせ用のターゲットを形成し、前記層間絶縁膜上にフォトレジスト膜を形成した後、フォトマスクにおける位置合わせ用マーク若しくは合わせずれ検査用ターゲット形成用マークを前記ディッシング防止パターンに形成された前記ターゲットに対応させて、露光及び現像処理することにより、前記ダミーゲート電極上における前記層間絶縁膜を選択的にエッチング除去するためのフォトレジストパターン及び前記マークに対応したフォトレジストパターンを形成し、前記フォトレジストパターンを用いて、前記ダミーゲート電極及び前記ディッシング防止パターン上における前記層間絶縁膜を選択的にエッチング除去し、前記フォトレジストパターンを除去した後、前記層間絶縁膜を化学機械研磨によって平坦化して、前記ダミーゲート電極及び前記ディッシング防止パターンの表面を露出させ、前記ダミーゲート電極を除去して、前記ゲート溝にゲート電極を埋め込み形成するものとして構成される。
【００２６】
本発明の半導体装置は、半導体素子が形成された第１の領域と、フォトマスクとの位置合わせ用ターゲットが形成された第２の領域とを有する半導体基板を備えた半導体装置であって、前記第１の領域上に形成された第１のパターンと、前記第２の領域上に形成された第２のパターンと、前記第１及び第２のパターンの周囲に形成された表面の平坦な層間絶縁膜と、前記第２のパターンの周辺であって且つ前記半導体基板の内部に形成された位置合わせ用ターゲットと、を備えたものとして構成される。
【００２７】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。
【００２８】
（第１の実施の形態）
本実施の形態では、マーク領域の周辺部における層間絶縁膜のディッシングを防ぐための基本的な原理を示す形態を図面を用いて説明する。
【００２９】
図１（ａ）〜図１（ｃ）、図２（ａ）及び図２（ｂ）、図３（ａ）及び図３（ｂ）、図４（ａ）及び図４（ｂ）は、本発明の第１の実施形態を用いてダマシンゲートトランジスタを製造する工程を示す工程別断面図である。
【００３０】
これらの図１（ａ）〜図４（ｂ）において、図中左側の領域Ａ１は、ダマシンゲートトランジスタ等のデバイスを形成するデバイス形成領域Ａ１を示す。図中右側の領域Ａ２は、フォトマスク（レチクル）との位置合わせ用ターゲットや合わせずれ検査用ターゲット等を形成するターゲット領域を示す。
【００３１】
以下、このダマシンゲートトランジスタの製造工程について説明する。
【００３２】
まず、図１（ａ）に示すように、素子分離膜としてのＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）７ａを形成したシリコン基板１のデバイス形成領域Ａ１に、バッファ酸化膜７ｂを熱酸化等により形成した後、ポリシリコンを堆積し、これをパターニングして、ダミーゲート電極（第１のパターン）３ａ、３ｂを形成する。このとき、ターゲット領域Ａ２のマーク領域Ａ３（図２（ａ）参照）の下方には、マーク領域Ａ３の周辺部における層間絶縁膜４のディッシングを防ぐためのダミーゲート電極（ディッシング防止パターン、第２のパターン）３ｃを形成する。ダミーゲート電極３ｂの図中横方向の幅はダミーゲート電極３ａのものよりも大きくしてある。
【００３３】
上述のマーク領域Ａ３は、リソグラフィ工程においてフォトマスクと基板との位置合わせをするときに、フォトマスクの合わせずれ検査用ターゲット形成用マークあるいは位置合わせ用マークに対応するフォトレジスト膜の領域をいう。これは、このフォトマスクを用いた露光のときに、このフォトマスクの位置合わせ用マーク等のパターンが転写されるフォトレジスト膜の領域である。
【００３４】
続いて、ダミーゲート電極３ａ、３ｂをイオン注入マスクにして半導体基板１に不純物を打ち込み、拡散させて、ソース・ドレイン領域８ａ、８ｂを形成する。
【００３５】
次に、図１（ｂ）に示すように、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃを覆うように、層間絶縁膜４を堆積する。
【００３６】
次に、図１（ｃ）に示すように、層間絶縁膜４の全面にフォトレジスト膜５をスピンコート法等により形成する。
【００３７】
次に、図２（ａ）に示すように、フォトマスク（図示せず）と基板との位置合わせを行ってステッパ露光及び現像処理を行い、フォトマスクのデバイスパターンを、大面積のダミーゲート電極３ｂ上におけるフォトレジスト膜に形成する。このフォトマスクと基板との位置合わせは、フォトマスクの合わせずれ検査用ターゲット形成用マークあるいは位置合わせ用マークをディッシング防止パターン３ｃに対応させた状態とする。従って、上述の露光及び現像処理において、ディッシング防止パターン（ダミーパターン）３ｃの上方においては、当然に、フォトマスクの合わせずれ検査用ターゲット形成用マーク若しくは位置合わせ用マークに対応するフォトレジスト膜のパターン（ＣＭＰ補助マスク）６が形成される。このＣＭＰ補助マスク６及びマーク領域Ａ３の平面図を図５に示す。図５に示すように、ＣＭＰ補助マスク６は、略十字形の平面パターンを有している。図５のＡ−Ａ線におけるＣＭＰ補助マスク６の断面が、図２（ａ）のＣＭＰ補助マスク６に対応する。
【００３８】
次に、図２（ｂ）に示すように、フォトレジスト膜５及びＣＭＰ補助マスク６を用いて、層間絶縁膜４を、異方性エッチングである、例えば反応性イオン・エッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）を行って、選択的に除去する。
【００３９】
次に、図３（ａ）に示すように、エッチングに用いられた、フォトレジスト膜５及びＣＭＰ補助マスク６を取り除く。
【００４０】
次に、図３（ｂ）に示すように、層間絶縁膜４を化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）して平坦化することにより、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃの表面を露出させる。このとき、層間絶縁膜４のＣＭＰは全体に均等に行われるので、ダミーゲート電極３ｂ及びディッシング防止パターン３ｃ上におけるポリッシング残りは可及的に低減される。
【００４１】
次に、図４（ａ）に示すように、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃ、及びそれらの下側におけるバッファ酸化膜７ｂをエッチング除去し、ゲートゲート溝９ａ、９ｂ、９ｃを形成する。
【００４２】
次に、図４（ｂ）に示すように、ゲート溝９ａ、９ｂ、９ｃの底側に露出したシリコン基板１の表面に酸化物等によるゲート絶縁膜２０を形成する。そして、ゲート溝９ａ、９ｂ、９ｃ内にゲート電極１０ａ、１０ｂ（第３のパターン）及びゲート電極１０ｃを埋め込み形成する。具体的には、ゲート電極となる金属材料をゲート溝９ａ、９ｂ、９ｃを埋め込むように堆積した後、この金属材料をＣＭＰによって平坦化することにより、ゲート電極１０ａ、１０ｂ、１０ｃを形成する。但し、ゲート溝９ｃには、目的に応じて他の材料を埋め込むようにしてもよい。
【００４３】
以上のように、本実施の形態によれば、層間絶縁膜の形成工程の前に、マーク領域の下方にディッシング防止パターンを形成しておくようにしたので、層間絶縁膜の堆積後にこの層間絶縁膜をＣＭＰしても、マーク領域の周辺部における層間絶縁膜のディッシングを生じさせることはない。つまり、マーク領域の周辺部におけるパターンへの影響を可及的に低減しつつ、ダマシンゲート電極を層間絶縁膜に埋め込み形成することができる。
【００４４】
なお、マーク領域の下方に形成するディッシング防止パターンのパターン（ダミーパターン）の形状はフォトレジスト膜のパターニング処理を行うスキャナ（露光装置）のアライメント仕様に応じた位置合わせマークを有するマスクを用いることで、本実施の形態で示した十字状の形状以外の形状も有し得る。
【００４５】
（第２の実施の形態）
本実施の形態では、第１の実施の形態をより具体的に適用した場合について説明する。即ち、シリコン基板のターゲット領域に形成されている位置合わせ用ターゲットに、フォトマスクに形成されている位置合わせ用マークを合わせて露光及び現像処理を行う工程を経てダマシンゲート電極を形成する場合に、マーク領域の周辺部のディッシングを防ぐ形態について説明する。
【００４６】
図６（ａ）〜図６（ｃ）、図７（ａ）及び図７（ｂ）、図８（ａ）及び図８（ｂ）、図９（ａ）及び図９（ｂ）は、本発明の第２の実施の形態を用いてダマシンゲートトランジスタを製造する工程を示す断面図である。
【００４７】
以下、このダマシンゲートトランジスタの製造工程について説明する。
【００４８】
まず、図６（ａ）に示すように、素子分離膜としてのＳＴＩ７ａ及び位置合わせ用のターゲット２（１）〜（３）等を形成したシリコン基板１上に、バッファ酸化膜７ｂを熱酸化等により形成し、ポリシリコンを堆積し、これをパターニングして、ダミーゲート電極３ａ、３ｂを形成する。このとき、マーク領域Ａ３（図７（ａ）参照）の下方には、ディッシング防止パターン３ｃを形成する。次いで、ダミーゲート電極３ａ、３ｂをイオン注入マスクにして不純物を打ち込み、拡散させて、ソース・ドレイン領域８ａ、８ｂを形成する。
【００４９】
次に、図６（ｂ）に示すように、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃを覆うように、層間絶縁膜４を堆積する。
【００５０】
次に、図６（ｃ）に示すように、層間絶縁膜４の全面にフォトレジスト膜５をスピンコート法等により形成する。
【００５１】
次に、図７（ａ）に示すように、リソグラフィ技術を用いて、ダミーゲート電極３ｂ上における層間絶縁膜４を選択的に除去するためのパターンを形成する。より詳しくは、例えば、フォトマスクの位置合わせ用のマークの一つと、マーク領域Ａ３の下方に形成されたターゲット２（２）との位置合わせをした状態において、露光及び現像処理等する。このとき、当然に、フォトレジスト膜５のマーク領域Ａ３においては、フォトマスクの位置合わせ用マークのパターンに対応てＣＭＰ補助マスク６が形成される。
【００５２】
この後は、第１の実施の形態と同様の工程を経て、ダマシンゲートトランジスタを完成させる。
【００５３】
即ち、図７（ｂ）に示すように、フォトレジスト膜５及びＣＭＰ補助マスク６を用いて、ダミーゲート電極３ｂ及びディッシング防止パターン３ｃ上における層間絶縁膜４を選択的にエッチングする。
【００５４】
次に、図８（ａ）に示すように、エッチングに用いられた、フォトレジスト膜５及びＣＭＰ補助マスク６を除去する。
【００５５】
次に、図８（ｂ）に示すように、層間絶縁膜４をＣＭＰにより平坦化して、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃの表面を露出させる。
【００５６】
次に、図９（ａ）に示すように、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃ、及びそれらの下側におけるバッファ酸化膜７ｂを除去して、ゲート溝９ａ、９ｂ、９ｃを形成する。
【００５７】
次に、図９（ｂ）に示すように、ゲート溝９ａ、９ｂ、９ｃの底側に露出したシリコン基板１の表面にゲート絶縁膜２０を形成する。そして、ゲート溝９ａ、９ｂ、９ｃ内に、ゲート電極１０ａ、１０ｂ、１０ｃを埋め込み形成する。
【００５８】
以上のように、本実施の形態によれば、層間絶縁膜の形成工程の前に、マーク領域の下方にディッシング防止パターンを形成しておくようにしたので、層間絶縁膜の堆積後にこの層間絶縁膜のＣＭＰを実施しても、マーク領域の周辺部における層間絶縁膜にディッシングを生じさせることはない。よって、例えば、後工程においてフォトマスクと基板との位置合わせのために図９（ｂ）におけるターゲット２（１）、２（３）を用いる場合においても、上述のようにターゲット２（１）、２（３）上での層間絶縁膜のディッシングを防ぐようにしたので、これらのターゲット２（１）、２（３）を精度高く読み取ることができる。このようにターゲット２（１）、２（３）を精度高く読み取ることができるようにしたことで、基板上における各層の間での合わせずれ等を引き起こす可能性を低減することができる。
【００５９】
（第３の実施の形態）
本実施の形態では、側壁部を備えたダマシンゲート電極を形成する場合に、マーク領域の周辺におけるディッシングを防ぐ形態について説明する。
【００６０】
図１０（ａ）〜図１０（ｃ）、図１１（ａ）及び図１１（ｂ）、図１２（ａ）及び図１２（ｂ）、図１３（ａ）及び図１３（ｂ）、図１４（ａ）及び図１４（ｂ）は、本発明の第３の実施の形態を用いてダマシンゲートトランジスタを製造する工程を示す断面図である。
【００６１】
以下、このダマシンゲートトランジスタの製造工程について説明する。
【００６２】
まず、図１０（ａ）に示すように、第１の実施の形態と同様にして、素子分離膜としてのＳＴＩ７ａを形成したシリコン基板１上に、バッファ酸化膜７ｂを熱酸化等により形成して、ポリシリコンを堆積し、これをパターニングして、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃを形成する。次いで、シリコン基板１に不純物を打ち込んで、ソース・ドレイン領域８ａ、８ｂを形成する。
【００６３】
次に、図１０（ａ）に示すように、ダマシンゲート溝の横幅を規定するためのシリコン窒化膜１１を全面に形成する。
【００６４】
次に、図１０（ｂ）及び図１０（ｃ）に示すように、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃの側壁部を形成する。より詳しくは、酸化膜をＣＶＤ法等により全面に堆積させ、酸化膜と窒化膜１１をＲＩＥでエッチバックし、図１０（ｂ）に示すように、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃのそれぞれの両側にシリコン酸化膜１２を形成する。この後、シリコン窒化膜を堆積し、図１０（ｃ）に示すように、シリコン窒化膜１３を形成する。
【００６５】
この後は、第１の実施形態と同様の工程を経て、ダマシンゲートトランジスタを完成させる。
【００６６】
即ち、図１１（ａ）に示すように、全面に亘って層間絶縁膜４を堆積する。
【００６７】
次に、図１１（ｂ）に示すように、層間絶縁膜４の全面にフォトレジスト膜５をスピンコート法等により形成する。
【００６８】
次に、図１２（ａ）に示すように、リソグラフィ技術を用いて、ダミーゲート電極３ｂ上の層間絶縁膜４を選択的に除去するためのパターンを形成する。このとき、フォトレジスト膜５のマーク領域Ａ３では当然にＣＭＰ補助マスク６が形成される。
【００６９】
次に、図１２（ｂ）に示すように、フォトレジスト膜５及びＣＭＰ補助マスク６を用いて、ダミーゲート電極３ｂ及びディッシング防止パターン３ｃ上における層間絶縁膜４を選択的にエッチングする。
【００７０】
次に、図１３（ａ）に示すように、エッチングに用いられた、フォトレジスト膜５及びＣＭＰ補助マスク６を除去する。
【００７１】
次に、図１３（ｂ）に示すように、層間絶縁膜４をＣＭＰにより平坦化して、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃの表面を露出させる。
【００７２】
次に、図１４（ａ）に示すように、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃ、及びそれらの下側におけるバッファ酸化膜７ｂを除去して、ゲート溝９ａ、９ｂ、９ｃを形成する。
【００７３】
次に、図１４（ｂ）に示すように、ゲート溝９ａ、９ｂ、９ｃの底側に露出したシリコン基板１の表面にゲート絶縁膜２０を形成する。そして、ゲート溝９ａ、９ｂ、９ｃ内にゲート電極１０ａ、１０ｂ、１０ｃを埋め込み形成する。
【００７４】
図１５（ａ）及び図１５（ｂ）は、本発明をなす以前に実施していた、側壁部を備えたダマシンゲート電極を形成する工程の一部をターゲット領域Ａ２において示したものである。図１５（ｂ）に示すように、マーク領域Ａ３の周辺の層間絶縁膜４にＣＭＰ工程においてディッシング４１が形成され、マーク領域Ａ３の周辺のパターンに影響を与えてしまっている。
【００７５】
以上のように、本実施の形態によれば、側壁部を備えるダマシンゲート電極を形成する場合においても、マーク領域の周辺における層間絶縁膜のディッシングを防ぐことができる。
【００７６】
（第４の実施の形態）
本実施の形態では、ダミーゲート電極と同一層上においてターゲット領域にフォトマスクとの位置合わせ用ターゲットを形成し、且つ、この位置合わせ用ターゲットをフォトマスクとの位置合わせに用いた場合に、マーク領域の周辺におけるディッシングを防ぐ形態について説明する。
【００７７】
図１６（ａ）〜図１６（ｃ）、図１７（ａ）及び図１７（ｂ）、図１８（ａ）及び図１８（ｂ）、図１９（ａ）及び図１９（ｂ）は、本発明の第４の実施の形態を用いてダマシンゲートトランジスタを製造する工程を示す断面図である。
【００７８】
以下、このダマシンゲートトランジスタの製造工程について説明する。
【００７９】
まず、図１６（ａ）に示すように、ＳＴＩ７ａを形成したシリコン基板１上に、バッファ酸化膜７ｂを介して、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃを形成する。次いで、ダミーゲート電極３ａ、３ｂをマスクにしてシリコン基板１に不純物を打ち込み、ソース・ドレイン領域８ａ、８ｂを形成する。
【００８０】
次に、図１６（ａ）に示すように、リソグラフィ技術を用いて、フォトマスクとの位置合わせ用のターゲットを形成するための溝パターン１４をディッシング防止パターン３ｃに形成する。
【００８１】
次に、図１６（ｂ）に示すように、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃを覆うように、層間絶縁膜４を堆積する。このとき、ディッシング防止パターン３ｃの溝パターン１４に層間絶縁膜４が埋め込まれて、位置合わせ用のターゲット１５が形成される（図２０参照）。
【００８２】
次に、図１６（ｃ）に示すように、層間絶縁膜４の全面にフォトレジスト膜５を形成する。
【００８３】
次に、図１７（ａ）に示すように、リソグラフィ技術を用いて、ダミーゲート電極３ｂ上の層間絶縁膜４を選択的に除去するためのパターンを形成する。つまり、フォトマスクに形成されている位置合わせ用のマークの一つを、ディッシング防止パターン３ｃに形成されているターゲット１５に合わせてフォトマスクと基板との位置合わせをする。この位置合わせ状態において露光し、さらに現像処理等する。このとき、図１７（ａ）に示すように、フォトレジスト膜５のマーク領域Ａ３には、フォトマスクの位置合わせマークに対応してＣＭＰ補助マスク１６が形成される。このＣＭＰ補助マスク１６を含むマーク領域Ａ３の平面図を、図２０に示す。図２０のＢ−Ｂ線におけるＣＭＰ補助マスク１６の断面が、図１７（ａ）のＣＭＰ補助マスク１６に対応する。
【００８４】
この後は、第１の実施の形態と同等の工程を経て、ダマシンゲートトランジスタを完成させる。
【００８５】
即ち、図１７（ｂ）に示すように、フォトレジスト膜５及びＣＭＰ補助マスク６を用いて、ダミーゲート電極３ｂ及びディッシング防止パターン３ｃ上における層間絶縁膜４を選択的にエッチングする。
【００８６】
次に、図１８（ａ）に示すように、エッチングに用いられた、フォトレジスト膜５及びＣＭＰ補助マスク１６を除去する。
【００８７】
次に、図１８（ｂ）に示すように、層間絶縁膜４をＣＭＰにより平坦化して、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃの表面を露出させる。
【００８８】
次に、図１９（ａ）に示すように、ダミーゲート電極３ａ、３ｂ及びディッシング防止パターン３ｃ、及びそれらの下側におけるバッファ酸化膜７ｂを除去して、ゲート溝９ａ、９ｂ、９ｃを形成する。
【００８９】
次に、図１９（ｂ）に示すように、ゲート溝９ａ、９ｂ、９ｃの底側に露出したシリコン基板１の表面にゲート絶縁膜２０を形成する。そして、ゲート溝９ａ、９ｂ、９ｃ内に、ゲート電極１０ａ、１０ｂ、１０ｃを埋め込み形成する。
【００９０】
図２１（ａ）〜図２１（ｄ）は、本発明をなす以前に実施していた、ダマシンゲート電極を形成する工程の一部をターゲット領域Ａ２において示したものである。
【００９１】
図２２は、図２１（ａ）におけるターゲット４３及びＣＭＰ補助マスク１６を示す平面図である。図２２のＣ−Ｃ線におけるターゲット４３及びＣＭＰ補助マスク１６の断面が、図２１（ａ）のターゲット４３及びＣＭＰ補助マスク１６に対応する。
【００９２】
図２１（ｄ）に示すように、マーク領域Ａ３の周辺の層間絶縁膜４にディッシング３７が形成され、層間絶縁膜４のパターンに影響が与えられている。なお、この例では、図２１（ａ）に示すように、ターゲット（アライメントライン）４３をいわゆるポジとして構成しているのに対し、本実施の形態では、図１９（ｂ）に示すように反転パターンとして構成してある。
【００９３】
以上のように、本実施の形態により、マーク領域の周辺における層間絶縁膜のディッシングを防ぐことができる。また、位置合わせ用のターゲットをディッシング防止パターンに埋め込むように形成したので、ＣＭＰ工程を実施しても、この埋め込まれたターゲットが消失することはない。従って、後工程においても、この埋め込まれたターゲットを位置合わせのためにさらに用いることができる。本発明は、上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々に変形して実施することができる。
【００９４】
例えば、フォトマスクのマークに対応して形成されるＣＭＰ補助マスクの形状は、上記の実施の形態において示された形状に限定されるものではない。また、ダミーゲート電極と同一の層に形成されるダミーパターン（ディッシング防止パターン）の形状も、上記の実施の形態のものに限定されるものではない。
【００９５】
また、位置合わせ・合わせずれ検査用のターゲットのパターンは、機械検査用のパターンの他、目視で検査するためのバーニアパターンも含まれる。
【００９６】
また、本実施の形態は、ダマシンゲート電極を形成する場合だけでなく、ＳＴＩや配線層等のデバイスパターンを形成する場合についても適用することができる。
【００９７】
また、本実施の形態では、ダミーゲート電極を、多結晶シリコン膜のみからなる単層構造として構成したが、例えば、多結晶シリコン膜とシリコン窒化膜とによる２重構造として構成してもよい。
【００９８】
また、本実施の形態では、ゲート溝に埋め込み形成するゲート電極をＣＭＰを用いて形成したが、例えば、リソグラフィ技術及びＲＩＥ等の異方性エッチングを用いて形成してもよい。また、ゲート電極を、本実施の形態のように単一種類の金属だけで構成する必要はなく、複数の金属を混合及び反応させたものとして形成してもよい。また、基板上に形成する複数のゲート電極をすべて同一構造のものとして構成する必要はなく、複数種類のゲート電極を一枚の基板上に形成するようにしてもよい。
【００９９】
また、本実施の形態では、ゲート絶縁膜として酸化膜を用いたが、ゲート絶縁膜には酸化膜の他、堆積膜、高誘電体膜なども用いることができる。
【０１００】
【発明の効果】
本発明により、マーク領域の周辺における層間絶縁膜のディッシングを低減することによって、基板上に積層される各層の間での合わせズレを低減させ、これにより、歩留を向上させることができる。
【図面の簡単な説明】
【図１】図１（ａ）〜図１（ｃ）は、本発明の第１の実施の形態によりダマシンゲートトランジスタを製造する工程の途中までを示す断面図である。
【図２】図２（ａ）及び図２（ｂ）は、本発明の第１の実施の形態としての、図１（ｃ）に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。
【図３】図３（ａ）及び図３（ｂ）は、本発明の第１の実施の形態としての、図２（ｂ）に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。
【図４】図４（ａ）及び図４（ｂ）は、本発明の第１の実施の形態としての、図３（ｂ）に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。
【図５】図２（ａ）のマーク領域における平面図を示す。
【図６】図６（ａ）〜図６（ｃ）は、本発明の第２の実施の形態によりダマシンゲートトランジスタを製造する工程の途中までを示す断面図である。
【図７】図７（ａ）及び図７（ｂ）は、本発明の第２の実施の形態としての、図６（ｃ）に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。
【図８】図８（ａ）及び図８（ｂ）は、本発明の第２の実施の形態としての、図７（ｂ）に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。
【図９】図９（ａ）及び図９（ｂ）は、本発明の第２の実施の形態としての、図８（ｂ）に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。
【図１０】図１０（ａ）〜図１０（ｃ）は、本発明の第３の実施の形態によりダマシンゲートトランジスタを製造する工程の途中までを示す断面図である。
【図１１】図１１（ａ）及び図１１（ｂ）は、本発明の第３の実施の形態としての、図１０（ｃ）に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。
【図１２】図１２（ａ）及び図１２（ｂ）は、本発明の第３の実施の形態としての、図１１（ｂ）に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。
【図１３】図１３（ａ）及び図１３（ｂ）は、本発明の第３の実施の形態としての、図１２（ｂ）に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。
【図１４】図１４（ａ）及び図１４（ｂ）は、本発明の第３の実施の形態としての、図１３（ｂ）に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。
【図１５】図１５（ａ）及び図１５（ｂ）は、本発明の第３の実施の形態に対応する、本発明をなす以前に実施していた、側壁部を備えたダマシンゲート電極を形成する工程の一部を示す。
【図１６】図１６（ａ）〜図１６（ｃ）は、本発明の第４の実施の形態によりダマシンゲートトランジスタを製造する工程の途中までを示す断面図である。
【図１７】図１７（ａ）及び図１７（ｂ）は、本発明の第４の実施の形態としての、図１６（ｃ）に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。
【図１８】図１８（ａ）及び図１８（ｂ）は、本発明の第４の実施の形態としての、図１７（ｂ）に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。
【図１９】図１９（ａ）及び図１９（ｂ）は、本発明の第４の実施の形態としての、図１８（ｂ）に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。
【図２０】図１７（ａ）のマーク領域における平面図を示す。
【図２１】図２１（ａ）〜図２１（ｄ）は、本発明の第４の実施の形態に対応する、本発明をなす以前に実施していた、ダマシンゲートトランジスタの製造工程の一部を示す断面図である。
【図２２】図２１（ａ）のマーク領域における平面図を示す。
【図２３】図２３（ａ）〜図２３（ｃ）は、従来のダマシンゲートトランジスタの製造工程の一部を示す断面図である。
【図２４】図２４（ａ）〜図２４（ｃ）は、従来の別のダマシンゲートトランジスタの製造工程の途中までを示す断面図である。
【図２５】図２５（ａ）及び図２５（ｂ）は、図２４（ｂ）に続く、従来の別のダマシンゲートトランジスタの製造工程を示す断面図である。
【図２６】図２４（ａ）のマーク領域における平面図を示す。
【符号の説明】
１  シリコン基板
２（１）、２（２）、２（３）  ターゲット
３ａ、３ｂ  ダミーゲート電極（第１のパターン）
３ｃ  ダミーゲート電極（第２のパターン、ディッシング防止パターン）
４  層間絶縁膜
５  フォトレジスト膜
６  ＣＭＰ補助マスク
７ａ  ＳＴＩ
７ｂ  バッファ酸化膜
８ａ、８ｂ  ソース・ドレイン領域
９ａ、９ｂ、９ｃ  ゲート溝
１０ａ、１０ｂ  ゲート電極（第３のパターン）
１０ｃ  ゲート電極
１１、１３  シリコン窒化膜
１２  シリコン酸化膜
１５  ターゲット
１６  ＣＭＰ補助マスク
【図１】
2004193268.tif 000003
【図２】
2004193268.tif 000004
【図３】
2004193268.tif 000005
【図４】
2004193268.tif 000006
【図５】
2004193268.tif 000007
【図６】
2004193268.tif 000008
【図７】
2004193268.tif 000009
【図８】
2004193268.tif 000010
【図９】
2004193268.tif 000011
【図１０】
2004193268.tif 000012
【図１１】
2004193268.tif 000013
【図１２】
2004193268.tif 000014
【図１３】
2004193268.tif 000015
【図１４】
2004193268.tif 000016
【図１５】
2004193268.tif 000017
【図１６】
2004193268.tif 000018
【図１７】
2004193268.tif 000019
【図１８】
2004193268.tif 000020
【図１９】
2004193268.tif 000021
【図２０】
2004193268.tif 000022
【図２１】
2004193268.tif 000023
【図２２】
2004193268.tif 000024
【図２３】
2004193268.tif 000025
【図２４】
2004193268.tif 000026
【図２５】
2004193268.tif 000027
【図２６】
2004193268.tif 000028