(57)【要約】【課題】簡易に磁気シールド層を設け、ＭＲＡＭにとって好適な高性能な磁気遮蔽効果を実現すること。【解決手段】磁化方向が固定された磁化固定層４、６と、磁化方向の変化が可能な磁性層（記憶層）２とが積層されてなるＴＭＲ素子１０からなる磁気ランダムアクセスメモリ（ＭＲＡＭ）３０が樹脂等の封止材３２によって封止されており、ＭＲＡＭ３０を磁気シールドするための磁気シールド層３３、３４が、封止材３２の一方の外面及び／又は他方の外面に接して、特にパッケージの上、下両面に粘着剤等によって固定されている。【選択図】          図１
2004193246.tif 000002
【特許請求の範囲】
【請求項１】
磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリが封止材によって封止されており、前記メモリ素子を磁気シールドするための磁気シールド層が、
前記封止材の一方の外面及び／又は他方の外面に接して、或いは、前記封止材の内部において前記メモリ素子とは非接触状態でその少なくとも一方の側に
設けられている
磁気メモリ装置。
【請求項２】
磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリが封止材によって封止されており、前記メモリ素子を磁気シールドするための磁気シールド層が、前記封止材の内部において前記メモリ素子のチップ裏面側に設けられている磁気メモリ装置。
【請求項３】
磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリが封止材によって封止されており、前記メモリ素子を磁気シールドするための磁気シールド層が、
前記封止材の一方の外面及び／又は他方の外面に接して、或いは／並びに、前記封止材の内部において前記メモリ素子とは非接触状態でその少なくとも一
方の側に設けられていると共に、
前記封止材の内部において前記メモリ素子のチップ裏面側にも設けられてい
る
磁気メモリ装置。
【請求項４】
一対の前記磁気シールド層が、前記封止材の前記一方の外面及び前記他方の外面にそれぞれ接した状態で前記封止材を挟むように設けられている、請求項１又は３に記載した磁気メモリ装置。
【請求項５】
一対の前記磁気シールド層が、前記封止材の前記一方の外面及び前記他方の外面に接した状態で前記封止材を挟むように設けられ、かつ第３の前記磁気シールド層が前記チップ裏面に設けられている、請求項３に記載した磁気メモリ装置。
【請求項６】
前記磁気シールド層が、前記メモリ素子のチップ表面側において前記封止材の前記一方の外面に接して設けられていると共に前記チップ裏面側にも設けられていて、前記メモリ素子を両側から挟む構造をなしている、請求項３に記載した磁気メモリ装置。
【請求項７】
前記磁気シールド層が、平坦な若しくは凹凸のある膜状又は板状、或いは網目又はスリット等の貫通孔のある形状をなしている、請求項１、２又は３に記載した磁気メモリ装置。
【請求項８】
前記封止材が軟磁性フィラーを含有している、請求項１、２又は３に記載した磁気メモリ装置。
【請求項９】
前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上面及び下面に設けられた配線にそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記配線間でのトンネル磁気抵抗効果によって読み出すように構成された、請求項１、２又は３に記載した磁気メモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリ、いわゆる不揮発性メモリであるＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）として構成された磁気メモリ装置に関するものである。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子には、高集積化、高速化、低電力化など、一層の高性能化が要求されている。
【０００３】
特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブルが生じた場合や、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは、個人情報を含めた重要な情報を保護することができる。また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
【０００４】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ  ）なども挙げられる。
【０００５】
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４であり、完全にＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に置き換えるには持久力（Ｅｎｄｕｒａｎｃｅ）が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
【０００６】
これらの欠点を有さず、高速、大容量（高集積化）、低消費電力の不揮発性メモリとして注目されているのが、例えばＷａｎｇ  ｅｔ  ａｌ．，  ＩＥＥＥ  Ｔｒａｎｓ．  Ｍａｇｎ．  ３３  （１９９７），  ４４９８に記載されているような、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ  ）と称される磁気メモリであり、近年のＴＭＲ（Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）材料の特性向上により、注目を集めるようになってきている。
【０００７】
ＭＲＡＭは、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用した半導体磁気メモリであり、外部から電力を供給することなしに記憶を保持できる不揮発性メモリである。
【０００８】
しかも、ＭＲＡＭは、構造が単純であるために高集積化が容易であり、また磁気モーメントの回転により記録を行うために書き換え可能回数が大であり、アクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることがＲ．Ｓｃｈｅｕｅｒｌｅｉｎ  ｅｔ  ａｌ，  ＩＳＳＣＣ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ，ｐｐ．１２８−１２９，Ｆｅｂ．２０００で報告されている。
【０００９】
こうしたＭＲＡＭについて更に詳細に説明すると、図１８に例示するように、ＭＲＡＭのメモリセルの記憶素子となるＴＭＲ素子１０は、支持基板９上に設けられた、磁化が比較的容易に回転する記憶層２と磁化固定層４、６とを含む。
【００１０】
磁化固定層は第１の磁化固定層４と第２の磁化固定層６の二つの磁化固定層を持ち、これらの間には、これらの磁性層が反強磁性的に結合するような導体層５が配置されている。記憶層２と磁化固定層４、６には、ニッケル、鉄又はコバルト、或いはこれらの合金からなる強磁性体が用いられ、また導体層５の材料としては、ルテニウム、銅、クロム、金、銀などが使用可能である。第２の磁化固定層６は反強磁性体層７と接しており、これらの層間に働く交換相互作用によって、第２の磁化固定層６は強い一方向の磁気異方性を持つことになる。反強磁性体層７の材料としては、鉄、ニッケル、白金、イリジウム、ロジウムなどのマンガン合金、コバルトやニッケル酸化物などを使用できる。
【００１１】
また、磁性層である記憶層２と第１の磁化固定層４との間には、アルミニウム、マグネシウム、シリコン等の酸化物又は窒化物等からなる絶縁体によるトンネルバリア層３が挟持されており、記憶層２と磁化固定層４との磁気的結合を切るとともに、トンネル電流を流すための役割を担う。これらの磁性層及び導体層は主にスパッタリング法により形成されるが、トンネルバリア層３は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。トップコート層１は、ＴＭＲ素子１０とこのＴＭＲ素子に接続される配線との相互拡散防止、接触抵抗低減及び記憶層２の酸化防止という役割があり、通常は、Ｃｕ、Ｔａ、ＴｉＮ等の材料を使用できる。下地電極層８は、ＴＭＲ素子と直列に接続されるスイッチング素子との接続に用いられる。この下地層８は反強磁性体層７を兼ねてもよい。
【００１２】
このように構成されたメモリセルにおいては、後述するように、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層と磁化固定層との相対磁化方向に依存する。
【００１３】
図１９は、一般的なＭＲＡＭの一部を簡略化して示す拡大斜視図である。ここでは、簡略化のために読み出し回路部分は省略してあるが、例えば９個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有する。これらの交点には、ＴＭＲ素子１０が配置されていて、ＴＭＲ素子１０への書き込みは、ビット線１１及び書き込み用ワード線１２に電流を流し、これらから発生する磁界の合成磁界によって、ビット線１１と書き込み用ワード線１２との交点にあるＴＭＲ素子１０の記憶層２の磁化方向を磁化固定層に対して平行又は反平行にして書き込みを行う。
【００１４】
図２０は、メモリセルの断面を模式的に示していて、例えばｐ型シリコン半導体基板１３内に形成されたｐ型ウェル領域内に形成されたゲート絶縁膜１５、ゲート電極１６、ソース領域１７、ドレイン領域１８よりなるｎ型の読み出し用電界効果型トランジスタ１９が配置され、その上部に、書き込み用ワード線１２、ＴＭＲ素子１０、ビット線１１が配置されている。ソース領域１７には、ソース電極２０を介してセンスライン２１が接続されている。電界効果トランジスタ１９は、読み出しのためのスイッチング素子として機能し、ワード線１２とＴＭＲ素子１０との間から引き出された読み出し用配線２２がドレイン電極２３を介してドレイン領域１８に接続されている。なお、トランジスタ１９は、ｎ型又はｐ型電界効果トランジスタであってよいが、その他、ダイオード、バイポーラトランジスタ、ＭＥＳＦＥＴ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｔｒａｎｓｉｓｔｏｒ）等、各種のスイッチング素子が使える。
【００１５】
図２１は、ＭＲＡＭの等価回路図を示すが、例えば６個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有し、これらの書き込み線の交点には、記憶素子１０と共に、記憶素子１０に接続されて読み出しの際に素子選択を行う電界効果トランジスタ１９及びセンスライン２１を有する。センスライン２１は、センスアンプ２３に接続され、記憶された情報を検出する。なお、図中の２４は双方向の書き込み用ワード線電流駆動回路、２５はビット線電流駆動回路である。
【００１６】
図２２は、ＭＲＡＭの書き込み条件を示すアステロイド曲線であって、印加された磁化容易軸方向磁界ＨＥＡ及び磁化困難軸方向磁界ＨＨＡによる記憶層磁化方向の反転しきい値を示している。このアステロイド曲線の外部に、相当する合成磁界ベクトルが発生すると、磁界反転を生じるが、アステロイド曲線の内部の合成磁界ベクトルは、その電流双安定状態の一方からセルを反転させることはない。また、電流を流しているワード線及びビット線の交点以外のセルにおいても、ワード線又はビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界ＨＫ以上の場合は、交点以外のセルの磁化方向も反転してしまうため、合成磁界が図中の灰色の領域にある場合のみに、選択されたセルを選択書き込みが可能となるようにしておく。
【００１７】
このように、ＭＲＡＭでは、ビット線とワード線の２本の書き込み線を使用することにより、アステロイド磁化反転特性を利用して、指定されたメモリセルだけが磁性スピンの反転により書き込むことが一般的である。単一記憶領域における合成磁化は、それに印加された磁化容易軸方向磁界ＨＥＡと磁化困難軸方向磁界ＨＨＡとのベクトル合成によって決まる。ビット線を流れる書き込み電流は、セルに磁化容易軸方向の磁界ＨＥＡを印加し、またワード線を流れる電流は、セルに磁化困難軸方向の磁界ＨＨＡを印加する。
【００１８】
図２３は、ＭＲＡＭの読み出し動作を説明するものである。ここでは、ＴＭＲ素子１０の層構成を概略図示しており、上記した磁化固定層を単一層２６として示し、記憶層２及びトンネルバリア層３以外は図示省略している。
【００１９】
即ち、上記したように、情報の書き込みは、マトリックス状に配線したビット線１１とワード線１２との交点の合成磁場によってセルの磁性スピンを反転させて、その向きを“１”、“０”の情報として記録する。また、読み出しは、磁気抵抗効果を応用したＴＭＲ効果を利用して行なうが、ＴＭＲ効果とは、磁性スピンの向きによって抵抗値が変化する現象であり、磁性スピンが反平行の抵抗の高い状態と、磁性スピンが平行の抵抗の低い状態により、情報の“１”、“０”を検出する。この読み出しは、ワード線１２とビット線１１との間に読み出し電流（トンネル電流）を流し、上記の抵抗の高低に応じた出力を上記した読み出し用電界効果トランジスタ１９を介してセンスライン２１に読み出すことによって行う。
【００２０】
上記したように、ＭＲＡＭは、高速かつ不揮発性の大容量メモリとして期待されるが、記憶の保持に磁性体を用いているため、外部磁界の影響によって情報が消去されたり、或いは書きかえられてしまうという問題がある。図２２で述べた磁化容易軸方向の反転磁界及び磁化困難軸方向の反転磁界ＨＳＷは、材料にもよるが２０〜２００エルステッド（Ｏｅ）であり、電流に換算すると数ｍＡ（Ｒ．Ｈ．Ｋｏｃｈ  ｅｔ  ａｌ．，Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．８４，５４１９（２０００），    Ｊ．Ｚ．Ｓｕｎ  ｅｔ  ａｌ．，２００１  ８ｔｈ  Ｊｏｉｎｔ  Ｍａｇｎｅｔｉｓｍ  ａｎｄ  Ｍａｇｎｅｔｉｃ  Ｍａｔｅｒｉａｌ参照）と小さいからである。しかも、書き込み時の保磁力（Ｈｃ）は例えば数Ｏｅ〜１０Ｏｅ程度であるため、それ以上の外部磁界による内部漏洩磁界が作用すれば、所定のメモリセルに選択的に書き込みを行うことが不可能となることがある。
【００２１】
従って、ＭＲＡＭの実用化へのステップとして、外部磁気対策、即ち素子を外部の電磁波からシールドする磁気シールド構造の確立が切望されている。
【００２２】
ＭＲＡＭが実装されて使用される環境は、主として高密度実装基板上であり、電子機器内部である。電子機器の種類にもよるが、近年の高密度実装の発達により、高密度実装基板上は半導体素子や通信用素子、超小型モータなどが高密度に実装されており、また、電子機器内部にはアンテナ素子や各種メカニカル部品、電源などが高密度実装され、１つの機器を構成している。
【００２３】
このように混載が可能であることは、不揮発性メモリとしてのＭＲＡＭの特長の１つであるが、ＭＲＡＭの周囲には直流、低周波数から高周波数に亘る広い周波数範囲の磁界成分が混在する環境となっているので、ＭＲＡＭの記録保持の信頼性確保のためには、ＭＲＡＭ自身の実装方法やシールド構造を工夫することにより外部磁界からの耐性を向上させることが求められている。
【００２４】
こうした外部磁界の大きさとしては、例えばクレジットカードや銀行のキャッシュカードのような磁気カードでは、５００〜６００Ｏｅの磁界に対して耐性を持たせることが規定されている。このため、磁気カードの分野ではＣｏ被覆γ−Ｆｅ２Ｏ３やＢａフェライトなどの保磁力の大きな磁性材料を用いて対応している。また、プリペイドカードの分野でも３５０〜６００Ｏｅのような磁界に対して耐性を持つ必要がある。ＭＲＡＭ素子は電子機器筐体内に実装され、持ち運ぶことも想定されるデバイスであるので、磁気カード類と同等の強い外部磁気からの耐性を持たせる必要があり、特に上記した理由から内部（漏洩）磁界の大きさを２０Ｏｅ以下、望ましくは１０Ｏｅ以下に抑える必要がある。
【００２５】
ＭＲＡＭの磁気シールド構造としては、ＭＲＡＭ素子のパッシベーション膜に絶縁性のフェライト（ＭｎＺｎ及びＮｉＺｎフェライト）層を使うことにより磁気シールド特性を持たせる提案がなされている（後述の特許文献１参照）。また、パーマロイのような高透磁率磁性体をパッケージの上及び下から取り付けることにより磁気シールド効果をもたせ、内部素子への磁束の侵入を防ぐ提案がなされている（後述の特許文献２参照）。更に、軟鉄等の磁性材料により素子にシールド蓋を被せる構造が開示されている（後述の特許文献３参照）。
【００２６】
【特許文献１】
米国特許第５，９０２，６９０号明細書及び図面（第５欄、ＦＩＧ．１及びＦＩＧ．３）
【特許文献２】
米国特許第５，９３９，７７２号明細書及び図面（第２欄、Ｆｉｇ．１及びＦｉｇ．２）
【特許文献３】
特開２００１−２５０２０６号公報（第５頁右欄、図６）
【００２７】
【発明が解決しようとする課題】
ＭＲＡＭのメモリセルへの外部磁束の侵入を防ぐためには、高い透磁率を持つ磁性材料を素子の周囲に巡らせ、磁束を内部へ侵入させない磁路を設けることが最も重要である。そのためには、素子を磁気シールド層で完全に覆ってしまうことが最良の手段であるが、実際のシールド構造の作製が困難であり、容易に作製することができる磁気シールドが望まれる。
【００２８】
しかしながら、特許文献１（米国特許第５，９０２，６９０号）のようにフェライトをパッシベーション膜に用いる場合、フェライトは酸化物磁性体であるため、スパッタ法により成膜するときには酸素欠損が生じ易く、完全なフェライトをパッシベーション膜として用いることは困難である。また、特許文献１には、膜厚の記述はないが、通常パッシベーション膜では高々０．１μｍ程度であるため、磁気シールド層としては薄すぎることからも、効果はほとんど期待できない。
【００２９】
また、特許文献２（米国特許第５，９３９，７７２号）では、パッケージ内にキャビティを設け、素子を囲んだパッケージの上部および下部に、パーマロイのような高透磁率の磁性体を一体化して取り付ける構造を示しているが、その一体化にする際の設計、加工等の作業が必要であり、面倒である。
【００３０】
また、特許文献３（特開２００１−２５０２０６号）では、素子を囲んだ壁部材を介して上部に磁気シールド板を設けているが、このシールド板の下はキャビティになっているために、設計、加工等が必要であり、衝撃などによるたわみなどを考慮した磁気シールド板の装着技術を要してしまう。
【００３１】
本発明は、上記の如き実情に鑑みてなされたものであって、その目的は、簡易に磁気シールド層を設け、ＭＲＡＭにとって好適な高性能な磁気遮蔽効果を実現することにある。
【００３２】
【課題を解決するための手段】
即ち、本発明は、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリ（ＭＲＡＭ）が樹脂等の封止材によって封止されており、前記メモリ素子を磁気シールドするための磁気シールド層が、
前記封止材の一方の外面及び／又は他方の外面に接して、或いは、前記封止材の内部において前記メモリ素子とは非接触状態でその少なくとも一方の側に
設けられている
磁気メモリ装置（以下、本発明の第１の磁気メモリ装置と称する。）に係るものである。
【００３３】
本発明の第１の磁気メモリ装置によれば、ＭＲＡＭが樹脂等の封止材でモールド処理したパッケージとして主に用いられることに着目して、磁気シールド層をモールドされたパッケージ封止材の一方の外面（例えばメモリ素子のチップ表面側のパッケージ上面）やその他方の面（例えばメモリ素子のチップ裏面側のパッケージ下面）に粘着剤等によって貼り付ける構造にすることにより、磁気シールドにとって効果的な形状に加工した磁気シールド層を容易に装着若しくは脱着することができ、或いは、モールド時に金型内に磁気シールド層を配置するだけでメモリ素子の少なくとも一方の側において封止材中の所定位置に容易に埋設することができる。このため、ＭＲＡＭにとって高性能な磁気シールドを簡易に実現することができ、磁気シールドに関する実装作業を簡易化することができ、また、このパッケージは回路基板に実装する場合にも好適な構造及び形状となる。
【００３４】
本発明はまた、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリ（ＭＲＡＭ）が樹脂等の封止材によって封止されており、前記メモリ素子を磁気シールドするための磁気シールド層が、前記封止材の内部において前記メモリ素子のチップ裏面側に設けられている磁気メモリ装置（以下、本発明の第２の磁気メモリ装置と称する。）を提供するものである。
【００３５】
本発明の第２の磁気メモリ装置によれば、ＭＲＡＭが樹脂等の封止材でモールド処理したパッケージとして主に用いられることに着目して、磁気シールド層を基板とメモリ素子との間に固定した状態で金型内に配置するだけで、メモリ素子のチップ裏面側において、磁気シールドにとって効果的な形状に加工した磁気シールド層を封止材中の所定位置に容易に埋設することができる。このため、ＭＲＡＭにとって高性能な磁気シールドを簡易に実現することができ、磁気シールドに関する実装作業を簡易化することができ、また、このパッケージは回路基板に実装する場合にも好適な構造及び形状となる。
【００３６】
本発明は更に、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリ（ＭＲＡＭ）が樹脂等の封止材によって封止されており、前記メモリ素子を磁気シールドするための磁気シールド層が、
前記封止材の一方の外面及び／又は他方の外面に接して、或いは／並びに、前記封止材の内部において前記メモリ素子とは非接触状態でその少なくとも一
方の側に設けられていると共に、
前記封止材の内部において前記メモリ素子のチップ裏面側にも設けられてい
る
磁気メモリ装置（以下、本発明の第３の磁気メモリ装置と称する。）も提供するものである。
【００３７】
本発明の第３の磁気メモリ装置によれば、ＭＲＡＭが樹脂等の封止材でモールド処理したパッケージとして主に用いられることに着目して、磁気シールド層をモールドされたパッケージ封止材の一方の外面（例えばメモリ素子のチップ表面側のパッケージ上面）やその他方の面（例えばメモリ素子のチップ裏面側のパッケージ下面）に粘着剤等によって貼り付ける構造にすることにより、磁気シールドにとって効果的な形状の磁気シールド層を容易に装着若しくは脱着することができ、或いは／並びに、モールド時に金型内に磁気シールド層を配置するだけでメモリ素子の少なくとも一方の側において封止材中の所定位置に容易に埋設することができると共に、磁気シールド層を基板とメモリ素子との間に固定した状態で金型内に配置するだけで、メモリ素子のチップ裏面側において、磁気シールドにとって効果的な形状の磁気シールド層を封止材中の所定位置に容易に埋設することができる。このため、ＭＲＡＭにとって高性能な磁気シールドを簡易に実現することができ、磁気シールドに関する実装作業を簡易化することができ、また、このパッケージは回路基板に実装する場合にも好適な構造及び形状となる。
【００３８】
【発明の実施の形態】
本発明の第１及び第３の磁気メモリ装置においては、一対の前記磁気シールド層が、前記封止材の前記一方の外面及び前記他方の外面にそれぞれ接した状態で前記封止材を挟むように設けられているのがよい。
【００３９】
また、一対の前記磁気シールド層が、前記封止材の前記一方の外面及び前記他方の外面に接した状態で前記封止材を挟むように設けられ、かつ第３の前記磁気シールド層が前記チップ裏面に設けられているのがよい。
【００４０】
また、前記磁気シールド層が、前記メモリ素子のチップ表面側において前記封止材の前記一方の外面に接して設けられていると共に前記チップ裏面側にも設けられていて、前記メモリ素子を両側から挟む構造をなしているのもよい。
【００４１】
そして、本発明の第１、第２及び第３の磁気メモリ装置においては、前記磁気シールド層が、平坦な膜状又は板状をなしている以外に、その磁気飽和を効果的に抑制するには、凹凸のある膜状又は板状、或いは網目又はスリット等の貫通孔のある形状をなしているのがよい。
【００４２】
また、前記封止材がフェライトフィラー等の軟磁性フィラーを含有していると、更に磁気シールド効果を高めることができる。
【００４３】
なお、前記磁気シールド層を形成するためのシールド材料としては、純鉄、Ｆｅ−Ｎｉ系、Ｆｅ−Ｃｏ系、Ｆｅ−Ｎｉ−Ｃｏ系、Ｆｅ−Ｓｉ系、Ｆｅ−Ａｌ−Ｓｉ系及びフェライト系等が挙げられる。その中でも、ある程度の透磁率を有することは勿論であるが、外部磁界に対して容易に飽和することのない高飽和磁化を有する材料が望ましい。このような材料としては、１．８テスラ（Ｔ）以上の飽和磁化を有する材料、特に、Ｓｉ２〜３重量％、Ｆｅ残部；Ｃｏ４７〜５０重量％、Ｆｅ残部；Ｃｏ３５〜４０重量％、Ｆｅ残部；Ｃｏ２３〜２７重量％、Ｆｅ残部；及びＣｏ４８〜５０重量％、Ｖ１〜３重量％、Ｆｅ残部；からなる群より選ばれた少なくとも１種からなる軟磁性材料が望ましい。
【００４４】
本発明が適用されるＭＲＡＭは、前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上面及び下面に設けられたビット線及びワード線としての配線にそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記配線間でのトンネル磁気抵抗効果（ＴＭＲ効果）によって読み出すように構成されるのがよい。
【００４５】
以下、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【００４６】
図１及び図２は、本実施の形態による各種の磁気シールド構造を有するＭＲＡＭのパッケージをそれぞれ例示するものである。
【００４７】
これらの例では、図１８〜図２０に示したＭＲＡＭ素子（メモリセル部及び周辺回路部も含めたチップ）３０がダイパッド４１上に設けられ、実装基板（図示せず）に接続される外部リード３１を除いてモールド樹脂（例えばエポキシ樹脂）等の封止材３２によって封止されている（ここでは、ＭＲＡＭ素子３０は、既述したＭＲＡＭと同様の構造及び動作原理を有するので、その説明は省略し、またダイパッド４１を含むリードフレームは簡略図示する）。そして、本発明に基づいて、磁気シールド層３３、３４又は３３が、パッケージを構成する封止材３２の上面及び下面に粘着剤によってそれぞれ固定された例（図１）、封止材３２の上面にのみ粘着剤によって固定された例（図２）を示す。
【００４８】
磁気シールド層３３、３４は、封止材３２による封止後（モールド後）に、封止材３２の上、下又は上の所定位置に容易に接着することができる。この場合、磁気シールド層３３、３４を脱着できるようにしてよい。いずれの場合も、ＭＲＡＭ素子３０が、磁気シールド層３３、３４間に配置されたサンドウィッチ構造をなし、磁気シールド層３３、３４がＭＲＡＭのパッケージと一体化されているが、これは実装基板（回路基板）への実装を考慮すると最も望ましい構造である。
【００４９】
図１及び２に示したいずれの磁気シールド構造においても、ＭＲＡＭ素子３０を外部印加磁界から十二分に磁気シールドする効果を有する。この場合、磁気シールド層３３、３４は、外部との間で閉じた磁気回路を形成していないが、これでも外部印加磁界を効果的に集めて磁気シールドすることができる。また、磁気シールド層３３、３４は、図１のようにＭＲＡＭ素子３０の上、下にそれぞれ存在するのがよいが、図２のようにＭＲＡＭ素子のチップ表面側にのみ存在していてもシールド効果は発揮される。
【００５０】
本発明者は、ＭＲＡＭ素子の正常な動作の保証を確認するため、図１、図２のようにパッケージに磁気シールド層を装着した場合におけるシールド効果の実験、検討を行った。
【００５１】
高密度実装の進展により、実用上、ＭＲＡＭは多ピンのパッケージ形態に他の機能素子とともに混載して用いられる。パッケージ構造としては、ＱＦＰ（ＱｕａｄＦｌａｔ  Ｐａｃｋａｇｅ）、ＬＱＦＰ（Ｌｏｗ  Ｐｒｏｆｉｌｅ  Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）、ＢＧＡ（ＢａｌｌＧｒｉｄ  Ａｒｒａｙ  Ｐａｃｋａｇｅ）、ＬＦＢＧＡ（Ｌｏｗ  Ｐｒｏｆｉｌｅ  Ｆｉｎｅ  Ｐｉｔｃｈ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ  Ｐａｃｋａｇｅ）、ＬＦＬＧＡ（Ｌｏｗ  Ｐｒｏｆｉｌｅ  Ｆｉｎｅ  Ｐｉｔｃｈ  Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ  Ｐａｃｋａｇｅ）など種々挙げられる。図３には、１６０ｐｉｎＱＦＰタイプのパッケージ構造５０を示す。１６０ｐｉｎＱＦＰタイプのパッケージは約２８ｍｍ×２８ｍｍであり、厚さは約３．４５ｍｍである。
【００５２】
本発明者は、このパッケージ構造を考慮し、磁気シールド効果を検討した。図４に、磁気シールド効果を検討するにあたって採用した実験時の概略図を示す。磁気シールド層３３、３４を図３のように１６０ｐｉｎＱＦＰタイプパッケージの上下に設置した場合をモデルとして、２８ｍｍ×２８ｍｍの２枚のシールド層を３．４５ｍｍの間隔で配置し、その中心部にガウスメータ３７を設置した。そして、直流外部磁界を磁気シールド層と平行に印加し、ガウスメータ３７を磁気シールド層と平行に移動させることにより、端部から中心部までの内部磁界強度（磁気シールド層からの漏洩磁界強度）を測定した。
【００５３】
図５には、モールドしたＭＲＡＭ素子内蔵の半導体パッケージの上下を磁気シールド層３３、３４で挟む構造（サンドウィッチ構造）における、外部磁界強度に対する内部侵入磁界強度の測定結果を示す。シールド材料としては、飽和磁化Ｍｓ＝２．３Ｔと高い飽和磁化を有するＦｅ−４９Ｃｏ−２Ｖを用い、磁気シールド層厚は３００μｍとした。
【００５４】
図５より、この磁気シールド構造によって、４００Ｏｅ以下の外部磁界に対して内部磁界強度を２０Ｏｅ未満に抑えることができることが確認できた。また、２００Ｏｅ以下の外部磁界に対しては内部磁界強度を１０Ｏｅ未満に抑えることができる。
【００５５】
図６には、モールドしたＭＲＡＭ素子内蔵の半導体パッケージの上部にのみ磁気シールド層３３を設けた構造における、外部磁界強度に対する内部侵入磁界強度の測定結果を示す。シールド材料としては、Ｆｅ−４９Ｃｏ−２Ｖを用い、シールド厚さは１０００μｍとした。
【００５６】
図６より、この磁気シールド構造によって、１００Ｏｅ以下の外部磁界に対して内部磁界強度を２０Ｏｅ未満に、また５０Ｏｅ以下の外部磁界に対して内部磁界強度を１０Ｏｅ未満に抑えることができることが確認できた。
【００５７】
以上より、上下２層の磁気シールド層３３、３４によるサンドウィッチ構造においては大きなシールド効果を発揮することが分かった。上部にのみ１層の磁気シールド層３３を設けた場合でも、ある程度の磁気シールド効果が得られることも確認できた。
【００５８】
この結果を考慮すると、ＭＲＡＭチップの裏面にシールド層を設けた場合においても、磁気シールド効果を有することが期待される。図７にその構造の概略図を示す。ここでは、磁気シールド層４０からチップ表面のＭＲＡＭ素子までの距離を２００μｍ（チップの厚さが２００μｍのものを使用）、チップ面積を１５ｍｍ×１５ｍｍとし、シールド効果の確認実験を行った。
【００５９】
図８には、１０〜３０μｍの磁気シールド層厚における、外部磁界強度に対する内部侵入磁界強度の測定結果を示す。シールド材料としては、Ｆｅ−４９Ｃｏ−２Ｖを用いた。
【００６０】
図８より、外部磁界が２０Ｏｅのとき内部漏洩磁界強度（ＭＲＡＭ素子に影響する磁界強度）は、１０Ｏｅ程度またはそれ以下にまで低減することができ、チップの裏面に磁気シールド層４０を設けた場合においても、磁気シールド効果を有することが分かる。
【００６１】
また、この構造は、パッケージの上下部又は上部にのみ磁気シールド層を設ける構造と併用することによって、更なるシールド効果が得られる。一例として、図９に示すように、１６０ｐｉｎＱＦＰタイプパッケージをモデルとして、２８ｍｍ×２８ｍｍ、厚さ３００μｍの２枚の磁気シールド層３３、３４を３．４５ｍｍの間隔で配置し、その２層の磁気シールド層間においてチップ裏面に２０μｍの厚さの磁気シールド層４０を設けた、１５ｍｍ×１５ｍｍ、厚さ２００μｍのチップを配置した構造にて実験を行った。
【００６２】
その結果、４００Ｏｅの外部磁界を印加した場合において内部磁界強度を７．５Ｏｅまで低減させることができ、高い磁気シールド効果が得られた。
【００６３】
以上に示した各実験結果より、モールドしたＭＲＡＭ素子内蔵の半導体パッケージの上下部をシールド層で挟む構造（サンドウィッチ構造）又は上部にのみ磁気シールド層を設置する構造、或いはチップの裏面に磁気シールド層を設ける構造によって、外部磁界に対する磁気シールド効果を有することができることが分かった。更には、上記を併用した構造とすることにより、更なる磁気シールド効果が得られることが分かった。
【００６４】
なお、図１及び図２に示した磁気シールド層３３、３４は、モールド後に封止材３２の上面及び／又は下面に容易に粘着（又は接着）固定できるが、図７に示した磁気シールド層４０は、予めダイパッド４１とＭＲＡＭ素子３０との間に挟着した状態でモールドすれば、容易に設置することができる。
【００６５】
この他にも、磁気シールド層３４が、封止材３２中においてＭＲＡＭ素子３０に対してダイパッド４１の下部に接して埋設された例（図１０）或いはそれぞれの磁気シールド層３３、３４がＭＲＡＭ素子３０と非接触に埋設された例（図１１）でも、磁気シールド効果がある。
【００６６】
この場合、磁気シールド層３３、３４は、封止材３２による封止時に予めダイパッド４１下に接着しておくか或いは金型内に配置しておけばよい。図１１の場合も、ＭＲＡＭ素子３０が、磁気シールド層３３、３４間に配置されたサンドウィッチ構造をなし、磁気シールド層３３、３４がＭＲＡＭのパッケージと一体化されているが、これは、実装基板（回路基板）への実装を考慮すると望ましい構造である。
【００６７】
以上に示したいずれの磁気シールド構造においても、ＭＲＡＭ素子３０を外部印加磁界から十二分に磁気シールドする効果を有する。この場合、磁気シールド層３３、３４は、外部との間で閉じた磁気回路を形成していないが、これでも外部印加磁界を効果的に集めて磁気シールドすることができる。また、磁気シールド層３３、３４は、ＭＲＡＭ素子３０の上、下にそれぞれ存在するのがよいが、少なくとも一方（特にＭＲＡＭ素子の表面側）に存在していてもシールド効果は発揮される。
【００６８】
また、上記した磁気シールド層３３、３４は、平坦な膜又は箔又は平板からなっているが、これに限らず、図１２（Ａ）に示すように凹凸３５を設けた形状や、図１２（Ｂ）に示すように網状、スリット状等の貫通孔３６を設けた形状としてもよい。
【００６９】
図１２の形状の磁気シールド層は、その周辺端部のみならず凹凸や貫通孔の部分での形状異方性によって、外部印加磁界に対する反磁界が発生し、磁気飽和し難く、高特性のシールド効果を有するものとなる。このような形状の磁気シールド層は、磁気シールドにとって最も効果的な形状、サイズに作製しておき、これをパッケージに粘着剤等で容易に固定することができる（これは、図１２以外に示した磁気シールド層でも同様である）。
【００７０】
上記した磁気シールド層３３、３４のシールド材料としては、純鉄、Ｆｅ−Ｎｉ系、Ｆｅ−Ｃｏ系、Ｆｅ−Ｎｉ−Ｃｏ系、Ｆｅ−Ｓｉ系、Ｆｅ−Ａｌ−Ｓｉ系及びフェライト系等が挙げられる。その中でも、ある程度の透磁率を有することは勿論であるが、外部磁界に対して容易に飽和することのない高飽和磁化を有する材料が望ましい。このような材料としては、１．８テスラ（Ｔ）以上の飽和磁化を有する材料、特に、Ｓｉ２〜３重量％、Ｆｅ残部；Ｃｏ４７〜５０重量％、Ｆｅ残部；Ｃｏ３５〜４０重量％、Ｆｅ残部；Ｃｏ２３〜２７重量％、Ｆｅ残部；及びＣｏ４８〜５０重量％、Ｖ１〜３重量％、Ｆｅ残部；からなる群より選ばれた少なくとも１種からなる軟磁性材料が望ましい。
【００７１】
上記した例はいずれも、パッケージの上、下面又は内部に磁気シールド層３３、３４又は４０を配した例を示したが、封止材３２中に上記した如き軟磁性材料のフィラーを含有させることと併用すれば、一層磁気シールド効果が向上することが分った。
【００７２】
例えば、図１３に示すように、図１においてフェライトフィラー５１を分散含有させた封止材４２や、図１４に示すように、図２においてフェライトフィラー５１を分散含有させた封止材４２、図１５に示すように、図７においてフェライトフィラー５１を分散含有させた封止材４２、図１６に示すように、図９においてフェライトフィラー５１を分散含有させた封止材４２によりパッケージを構成する。
【００７３】
そして、図１に示したように、フェライトフィラーを含まないパッケージに磁気シールド層３３、３４を設置した場合と、図１３に示したように、ＮｉＺｎフェライトフィラー（平均粒径２０μｍ、添加量６０体積％）含有のパッケージに磁気シールド層３３、３４を設置した場合とにおける内部磁界強度の差は、図１７に示すようになった。図１７は、これら２者の構造における、パッケージの長さ（測定距離）に対する内部侵入磁界強度の測定結果を示している。シールド材料としては、飽和磁化Ｍｓ＝２．３Ｔと高い飽和磁化を有するＦｅ−４９Ｃｏ−２Ｖを用い、磁気シールド層厚は３００μｍとし、外部印加磁界強度を５００Ｏｅとした。
【００７４】
図１７より、５００Ｏｅの外部磁界において、図１のシールド構造では内部磁界強度が１４６．９Ｏｅであるのに対して、図１３のシールド構造では内部磁界強度を７０．４Ｏｅに抑えることができることが確認できた。
【００７５】
この実験では、フェライトフィラーとしてＮｉＺｎフェライトを用いたが、フェライトフィラーとしてはこれに限らず、ＭｎＺｎフェライトやＢａフェライト、Ｓｒフェライトなど、酸化物磁性体なら何でもよい。また、金属軟磁性粉末の表面を絶縁処理したフィラーを用いても、同等もしくはそれ以上の磁気シールド効果を有することが期待できる。このようなフィラーの平均粒径は１〜５０μｍ、添加量は２０〜８５体積％とするのが望ましい。フェライトフィラーがパッケージに対して２０体積％未満の含有量であると、良好なシールド効果が期待できず、また逆に８５体積％を超える場合は、成形時の熔融粘度が高くなり、パッケージ樹脂としての成形性に欠けることがある。
【００７６】
以上に説明した実施の形態は、本発明の技術的思想に基づいて種々の変形が可能である。
【００７７】
例えば、上述の磁気シールド材料の組成、種類、磁気シールド層の厚さや配置、ＭＲＡＭの構造等は様々に変化させてよい。上述した磁気シールド構造は適宜組み合せてよいが、例えば図２と図７の構造、又は図７と図１０の構造の組み合せが可能であり、また図１１において下部の磁気シールド層３４を省略してもよい。
【００７８】
【発明の作用効果】
本発明は、上述したように、磁気シールド層をモールドされたパッケージ封止材の一方の外面やその他方の面に粘着剤等によって貼り付ける構造にすることにより、磁気シールドにとって効果的な形状の磁気シールド層を容易に装着若しくは脱着することができ、或いは／並びに、モールド時に金型内に磁気シールド層を配置するだけでメモリ素子の少なくとも一方の側において封止材中の所定位置に容易に埋設することができ、また磁気シールド層を基板とメモリ素子との間に固定した状態で金型内に配置するだけで、メモリ素子のチップ裏面側において、磁気シールドにとって効果的な形状の磁気シールド層を封止材中の所定位置に容易に埋設することができる。このため、ＭＲＡＭにとって高性能な磁気シールドを簡易に実現することができ、磁気シールドに関する実装作業を簡易化することができ、また、このパッケージは回路基板に実装する場合にも好適な構造及び形状となる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるＭＲＡＭパッケージの概略断面図である。
【図２】同、実施の形態による他のＭＲＡＭパッケージの概略断面図である。
【図３】同、実施の形態によるＭＲＡＭパッケージの平面図及び側面図である。
【図４】同、磁気シールド層間の内部磁界強度測定時の概略断面図である。
【図５】同、ＭＲＡＭ素子内蔵の半導体パッケージの上下部を磁気シールド層で挟む構造（サンドウィッチ構造）における、外部磁界強度に対する内部侵入磁界強度の測定結果を示す表である。
【図６】同、ＭＲＡＭ素子内蔵の半導体パッケージの上部にのみ磁気シールド層を設けた構造における、外部磁界強度に対する内部侵入磁界強度の測定結果を示す表である。
【図７】本実施の形態による他のＭＲＡＭパッケージの概略断面図である。
【図８】同、チップ裏面に磁気シールド層を設けた構造における、外部磁界強度に対する内部侵入磁界強度の測定結果を示す表である。
【図９】本発明の実施の形態による他のＭＲＡＭパッケージの概略断面図である。
【図１０】同、実施の形態による他のＭＲＡＭパッケージの概略断面図である。
【図１１】同、実施の形態による他のＭＲＡＭパッケージの概略断面図である。
【図１２】同、実施の形態による他のＭＲＡＭパッケージの概略断面図である。
【図１３】同、実施の形態による他のＭＲＡＭパッケージの概略断面図である。
【図１４】同、実施の形態による他のＭＲＡＭパッケージの概略断面図である。
【図１５】同、実施の形態による他のＭＲＡＭパッケージの概略断面図である。
【図１６】同、実施の形態による更に他のＭＲＡＭパッケージの概略断面図である。
【図１７】同、ＭＲＡＭ素子内蔵の半導体パッケージの上下部を磁気シールド層で挟む構造（サンドウィッチ構造）において、パッケージ材料としてフェライトフィラーを用いた場合と用いていない場合における、パッケージの長さ方向に対する内部侵入磁界強度の測定結果を示すグラフである。
【図１８】ＭＲＡＭのＴＭＲ素子の概略斜視図である。
【図１９】ＭＲＡＭのメモリセル部の一部の概略斜視図である。
【図２０】ＭＲＡＭのメモリセルの概略断面図である。
【図２１】ＭＲＡＭの等価回路図である。
【図２２】ＭＲＡＭの書き込み時の磁界応答特性図である。
【図２３】ＭＲＡＭの読み出し動作原理図である。
【符号の説明】
１…トップコート層、２…記憶層、３…トンネルバリア層、
４…第１の磁化固定層、５…反強磁性結合層、６…第２の磁化固定層、
７…反強磁性体層、８…下地層、９…支持基板、
１０…メモリセル（ＴＭＲ素子）、１１…ビット線、
１２…書き込み用ワード線、１３…シリコン基板、１４…ウェル領域、
１５…ゲート絶縁膜、１６…ゲート電極、１７…ソース領域、
１８…ドレイン領域、
１９…読み出し用電界効果トランジスタ（選択用トランジスタ）、
２０…ソース電極、２１…センスライン、２２…読み出し用配線、
２３…ドレイン電極、２６…磁化固定層、
３０…ＭＲＡＭ素子（ＴＭＲ素子内蔵）、３１…外部リード、３２…封止材、
３３、３４、４０…磁気シールド層、３７…ガウスメータ、
４１…ダイパッド、４２…フェライトフィラー含有の封止材、
５１…フェライトフィラー
【図１】
2004193246.tif 000003
【図２】
2004193246.tif 000004
【図３】
2004193246.tif 000005
【図４】
2004193246.tif 000006
【図５】
2004193246.tif 000007
【図６】
2004193246.tif 000008
【図７】
2004193246.tif 000009
【図８】
2004193246.tif 000010
【図９】
2004193246.tif 000011
【図１０】
2004193246.tif 000012
【図１１】
2004193246.tif 000013
【図１２】
2004193246.tif 000014
【図１３】
2004193246.tif 000015
【図１４】
2004193246.tif 000016
【図１５】
2004193246.tif 000017
【図１６】
2004193246.tif 000018
【図１７】
2004193246.tif 000019
【図１８】
2004193246.tif 000020
【図１９】
2004193246.tif 000021
【図２０】
2004193246.tif 000022
【図２１】
2004193246.tif 000023
【図２２】
2004193246.tif 000024
【図２３】
2004193246.tif 000025