(57)【要約】【課題】カーボン元素を含む絶縁膜を用いた配線工程において、高歩留まりのレジストマスク除去方法およびＳｉＣエッチング方法を提供する。【解決手段】高周波バイアスを印加した試料に水素、メタン、希ガスの混合ガスのプラズマを照射する。【効果】Ｃｕ配線や低誘電率膜を変質させず、高選択のレジスト除去方法およびＳｉＣエッチング方法を実現する。【選択図】  図１
2004281837.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にＳｉ、Ｏ、Ｃのすべての元素を含む第１の絶縁膜を堆積する工程と、
前記第１の絶縁膜上にレジスト膜を塗布する工程と、
前記レジスト膜に形成されたパターンに倣って前記第１の絶縁膜をエッチングする工程と、および
Ｈ２、ＣＨ４の両方を含む混合ガスのプラズマを用いて、前記レジスト膜を除去する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上にＳｉ、Ｏ、Ｃのすべての元素を含む第１の絶縁膜を堆積する工程と、Ｓｉ、Ｃを含みＯを含有しない第２の絶縁膜を堆積する工程とを有する半導体装置の製造方法において、
Ｈ２およびＣＨ４を含む混合ガスのプラズマを用いて、前記第２の絶縁膜を選択的にエッチングすることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または請求項２に記載の半導体装置の製造方法において、
前記混合ガスへのＣＨ４の添加量の割合が２０％未満であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至請求項３のいずれかの請求項に記載の半導体装置の製造方法において、
前記混合ガス中に希ガスが含まれることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記希ガスがＫｒであることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１または請求項２に記載の半導体装置の製造方法において、前記プラズマの発生方式が、ＩＣＰ方式であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線材料として例えばＣｕ、層間絶縁膜としてＳｉ、Ｏ、Ｃのすべての元素を含む第１の絶縁膜、および配線材料の拡散防止用の絶縁膜としてＳｉ、Ｃを含みＯを含有しない第２の絶縁膜を使用する半導体装置の製造工程におけるレジスト除去方法、および、第２の絶縁膜の選択的エッチング方法に関する。
【０００２】
【従来の技術】
マイクロプロセッサーにおける配線遅延は設計寸法が０．５μｍ以上の時代にはクロックサイクルの僅かな部分しか占めていなかったため問題にならなかった。しかしながら、設計寸法０．２５μｍ以降はチップサイズの増大による配線長の増大から、配線遅延がトランジスタのゲート遅延を上回る事態が起こって、ＵＬＳＩの高速性能を支配するようになってきた。すなわち、トランジスタのゲート長を縮小化しても高速の信号をＵＬＳＩチップ内に伝達することが出来ないことが明らかとなっている。
【０００３】
そのため、以下の技術（材料）開発が進められ、実用化されつつある。
▲１▼配線間寄生容量を増やすことなく実効的配線ピッチを小さくすることができる多層配線技術。
▲２▼Ａｌに代わる配線材料としてＣｕを採用したＣｕダマシン（Ｄａｍａｓｃｅｎｅ）と呼ばれる銅電極配線埋め込み技術。
▲３▼多層配線による信号遅延を抑制する低誘電率の層間絶縁膜。
低誘電率の層間絶縁膜のなかで、比誘電率３．０以下の次世代の層間絶縁膜材料として開発が進められているのが、従来のＳｉＯ２膜にＣＨ３基のような有機成分を導入したシロキサン系材料およびポリイミドやポリアリルエーテルに代表されるいわゆるポリマー（有機樹脂）材料である。このうち、シロキサン系材料は、塗布法を用いて形成するものと、ＣＶＤ法により形成するもののいずれも提案されている。これらのシロキサン系材料には統一された名称が現状無く、Ｃａｒｂｏｎ−ｄｏｐｅｄ  ＳｉＯｘ，  Ｃａｒｂｏｎ−ｄｏｐｅｄ  ｓｉｌｏｘａｎｅ，  Ｏｒｇａｎｏｓｉｌｉｃａｔｅ  ｇｌａｓｓ（ＯＳＧ），  ＳｉＯＣ，  ａ−ＳｉＣＯ：Ｈなど、様々な記述がみられる。本願では以降ＳｉＯＣと表わす。
【０００４】
ＳｉＯＣの一種である塗布形成絶縁膜材料ＭＳＱ（ｍｅｔｈｙｌｓｉｌｓｅｓｑｕｉｏｘａｎｅ，メチルシルセスキシロキサン）は、古くから知られた材料であるが、スピンコート法により膜の形成・溝埋め込み・段差平坦化を一度に高い均一性・再現性で達成できるため注目されている。ＭＳＱは、シロキサン骨格の主鎖（−Ｓｉ−Ｏ−Ｓｉ−）  を形成するＳｉにメチル基を結合させ、ＣＨ３−Ｓｉの形でＳｉ−Ｏ−Ｓｉ結合を修飾したもので、ＳｉとＣＨ３を一対一に結合させた組成のものである。ＭＳＱに含まれるＳｉは１００％ＣＨ３と結合しており、有機成分（Ｓｉ−Ｃ）が非常に高いことより特有の特性を示す。Ｓｉに結合したメチル基は熱的にかなり安定で、６００℃付近まで分解せず耐熱性は優秀である。また、その誘電率は２．９〜２．７程度となっている。
層間絶縁膜にＭＳＱなどのＳｉＯＣを使用した半導体装置の製造工程において、レジスト除去方法として従来の酸素プラズマによるバイアスアッシングを行うと、酸素ラジカルによってＳｉＯＣが変質する問題があることが報告されている（例えば、非特許文献１参照。）。ダウンストリームの酸素ラジカルによって、Ｓｉ−ＣＨ３は速やかに酸化され、Ｓｉ−ＯＨを形成する。Ｓｉ−ＯＨは縮合して膜の収縮を引き起こし、またクリーニング液に溶解してボウイング（たる型）形状のビアを形成する。
【０００５】
そのため、近年、ＳｉＯＣの変質を防止するために、水素やアンモニアの水素含有ガスを用いたバイアスアッシングが開発されている（例えば、非特許文献２参照。）。しかし、この方法では、ＳｉＣ（後述する絶縁膜）やＳｉＯＣに対する選択性も低い問題がある。
【０００６】
また、ＳｉＯＣとの選択性を向上させる目的で水素、メタン、アンモニアなどの水素含有ガスにＣＦ４などのフッ素含有ガスを混合する方法も考案されている。（例えば、特許文献１参照。）
さらに本発明では、Ｃｕ配線を利用したダマシン多層配線構造では、エッチングストッパ材料・Ｃｕ拡散バリア材料としてＳｉＣ膜が今後使用されると予測している。従来から使用されていたＳｉＮ膜は比誘電率がｋ＝７程度と高いために、低誘電率層間絶縁膜と併用した場合、実効的な比誘電率が上昇し低誘電率層間絶縁膜適用の十分な効果が得られない。それに対し、ＳｉＣ膜は４．５＜ｋ＜５．５である。
【０００７】
ＳｉＣ膜のエッチング方法としては、これまでＣＦ４などのフッ素含有ガスに酸素を添加する方法が検討されてきた（例えば、非特許文献３参照。）。しかし、この方法では、酸素のラジカルによってＳｉＯＣが変質する問題や、下地の銅配線が酸化される問題がある。
【非特許文献１】
Ｐｒｏｃｅｅｄｉｎｇｓ  Ｏｆ  ５ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ｐｌａｓｍａ
Ｉｎｄｕｃｅｄ  Ｄａｍａｇｅ  ２００１  ｐ．８１
【非特許文献２】
Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ２００２  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｎｆｅｒｅｎｃｅ  ｐ．４８−５０
【特許文献１】
特開２００１−１１０７７５号公報
【非特許文献３】
Ｊ．ｏｆ  Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｓｏｃ．１４３．ｐ．７５０，（１９９６）
【非特許文献４】
Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ２００２  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｎｆｅｒｅｎｃｅ  ｐ．１９
【０００８】
【発明が解決しようとする課題】
上記した通り、今後配線間の絶縁材料として採用が予測されるＳｉＯＣを使用した半導体装置の製造方法において、レジスト膜の除去方法として従来の酸素プラズマによるバイアスアッシングを行うと、酸素ラジカルによってＳｉＯＣが変質して、電気特性の変化、吸湿性の上昇、サイドエッチが入り易くなるなどの寸法変動が起こり、デバイスの再現性に問題が生じる。
また、通常レジスト除去後には再びリソグラフィでマスクを形成する必要がある。リソグラフィは微量な酸による触媒反応を使う技術のため、これを阻害するＮＨ４＋などのアルカリ性塩基が絶縁膜中に生成されないレジスト除去方法が必要である。このような要求に対して、水素と窒素の混合ガスやアンモニアのプラズマによる処理では、絶縁膜の変質やサイドエッチは少ないものの絶縁膜中にＮＨ４＋のアルカリ性塩基を生成するため、リソグラフィ工程で露光不良を引き起こす問題がある。
【０００９】
また、水素のみのプラズマ処理では、絶縁膜のサイドエッチ・変質やリソグラフィ工程の露光不良はないものの、絶縁膜に対する選択性が得られないため、レジスト除去工程において溝幅が広がり、隣り合う配線が全て短絡されてしまう問題がある。
【００１０】
また、絶縁膜エッチング後には１５０ｎｍ〜３００ｎｍ程度のレジストが残っているため、スループットの観点から最低でも１００ｎｍ／分以上のレジスト除去速度が必要である。さらに、レジスト除去工程では、絶縁膜に対する選択性が要求される。
本発明は、ＳｉＯＣを変質させずに、ＳｉＯＣやＳｉＣに対して選択的にレジストを除去する方法を提供することを目的とする。
【００１１】
特許文献１に開示される発明では、ＳｉＯＣがＦラジカルによって変質されるとともに、ＦラジカルでＳｉＯＣやＳｉＣがエッチングされる。このため、今後導入が予想される数１０ｎｍの極薄膜のＳｉＣでは、これに対応するために十分な選択性が得られない問題がある。
【００１２】
また、今後導入が予定される中間ストッパレスのデュアルダマシン方式では、ＦラジカルによってＳｉＯＣの変質やエッチングが起きることが問題になる（例えば、非特許文献４参照。）。
【００１３】
また、本発明は、ＳｉＯＣや銅配線を変質、酸化させることなくＳｉＣをＳｉＯＣに対して選択的に除去する方法を提供することを目的とする。従来方法の酸素ラジカルによるレジスト除去方法では、下地銅配線の変質が問題になる。
【００１４】
【課題を解決するための手段】
水素とメタンの混合ガスのプラズマを、高周波バイアスを印加した被加工物に照射して、被加工物上のレジストを除去する。特許文献１に開示される発明では、水素含有ガスの一つとして、水素やメタンを例示しているが、水素とメタンを混合して得られる特別な効果については、明示されていない。
【００１５】
【発明の実施の形態】
（実施例１）
図４に示す構造の試料を用いてレジスト除去方法を検討した。試料は、層間絶縁膜としてＳｉＯＣの一種であるＭＳＱ（Ｍｅｔｈｙｌｓｉｌｓｅｑｕｉｏｘａｎｅ）１０を、Ｃｕの拡散防止用の絶縁膜としてＳｉＣ２０を、それぞれ用いた積層構造の上にホールパターンのレジストマスク３０を形成し、前記ホールパターンに合わせてＳｉＣ２０をエッチングした後、ＭＳＱ１０を途中までエッチングした構造になっている。図４はその断面を示す。
（１）水素・メタン（２）水素・メタン・クリプトンの各混合ガスのプラズマを試料に照射するとともに、８００ＫＨｚ・０．５Ｗ／ｃｍ２の高周波バイアスを試料に印加することでレジストを除去した。
【００１６】
各混合ガスについて、レジスト除去速度とメタンの添加率の関係を図３に示す。また、このときのレジスト／ＭＳＱ選択比（ＭＳＱのエッチング速度に対するレジストのエッチング速度の比）を図１に、レジスト／ＳｉＣ（ＳｉＣのエッチング速度に対するレジストのエッチング速度の比）の選択比を図２にそれぞれ示す。いずれの場合もメタンを添加するとレジスト除去速度がわずかに低下するもののレジスト／ＳｉＣ選択比やレジスト／ＭＳＱ選択比が大幅に向上することがわかる。また、（１）クリプトンを添加しない場合と、（２）クリプトンを添加した場合では、クリプトンを添加した場合の方が、レジスト除去速度、選択比とも高くなっていることがわかる。
【００１７】
また、メタンの添加量を２０％以上に増やすと、レジスト除去速度も０になってしまう。したがって、高選択比のレジスト除去を行う場合には、２０％以下のレベルでメタンを添加する必要があることが分かる。
【００１８】
また、いずれの方法でも、レジスト除去後のＭＳＱにサイドエッチや変質は見られないことが確認された。また、本方法ではＮＨ４＋を生成する窒素を含まないため、リソグラフィ工程での露光不良も発生しなかった。
【００１９】
さらに、本実施例の水素・メタン・クリプトンの混合ガスにおいて、メタンの代わりに他の炭化水素ガスを、クリプトンの代わりに他の希ガスを用いても同様の結果が得られた。
【００２０】
さらに、本実施例では試料の層間絶縁膜にＭＳＱ、Ｃｕの拡散防止用の絶縁膜にＳｉＣの積層構造を用いたが、それぞれの膜の代わりに、層間絶縁膜がＳｉ、Ｏ、Ｃの全てを含む材料、およびＣｕの拡散防止用の絶縁膜がＳｉ、Ｃの両方を含む材料であれば、他の材料でも同様の効果が得られる。
（実施例２）
実施例１のレジスト除去方法において、高圧力で高密度のプラズマを発生させることのできる誘導結合方式のプラズマ源（ＩＣＰ）を用いた。この装置で４Ｐａ以上の高圧条件で処理することによってレジスト除去速度が１０００ｎｍ／ｍｉｎ以上に増大した。
（実施例３）
図６に示す構造の試料を用いてＳｉＣ膜２０の除去方法を検討した。試料は、Ｃｕ配線上にＳｉＣ２０、ＭＳＱ１０、ＳｉＣ２０の順で堆積させ、リソグラフィ、エッチング、アッシングを繰り返すことによって、ＭＳＱ層１０の下部に孔形状、ＭＳＱの上部および上層のＳｉＣ２０に溝形状が形成された構造になっている。
（１）水素・メタン（２）水素・メタン・クリプトンの各混合ガスのプラズマを試料に照射するとともに、８００ＫＨｚ・０．０５Ｗ／ｃｍ２の高周波バイアスを試料に印加することでＳｉＣをエッチング除去した。
【００２１】
各混合ガスについて、ＳｉＣのエッチング速度とメタンの添加率の関係を図７に示す。また、このときのＳｉＣ／ＭＳＱ選択比（ＭＳＱのエッチング速度に対するＳｉＣのエッチング速度の比）を図８に示す。両図より、メタンの添加率を増加するとＳｉＣのエッチング速度は低下するが、ＳｉＣ／ＭＳＱ選択比が大幅に向上することがわかる。また、（１）クリプトンを添加しない場合と、（２）クリプトンを添加した場合では、クリプトンを添加した場合の方が、ＳｉＣエッチ速度が高くなっていることがわかる。
【００２２】
また、メタンの添加量を２０％まで増やすとＳｉＣのエッチング速度も０になってしまう。したがって、高選択比のＳｉＣエッチングを行うためには、２０％以下のレベルでメタンを添加する必要があることが分かる。
【００２３】
また、いずれの混合ガスを用いたエッチング方法でも、ＳｉＣ除去後のＭＳＱにサイドエッチや変質は見られないことが確認された。
【００２４】
さらに、本実施例の水素・メタン・クリプトンの混合ガスにおいて、メタンの代わりに他の炭化水素ガスを、クリプトンの代わりに他の希ガスを用いても同様の結果が得られた。
【００２５】
さらに、本実施例では試料の層間絶縁膜にＭＳＱ、Ｃｕの拡散防止用の絶縁膜にＳｉＣの積層構造を用いたが、それぞれの膜の代わりに、層間絶縁膜がＳｉ、Ｏ、Ｃの全てを含む材料、およびＣｕの拡散防止用の絶縁膜がＳｉ、Ｃの両方を含む材料であれば、他の材料でも同様の効果が得られる。
（実施例４）
実施例３の方法では、ＭＳＱとの高選択性が得られるが、ＳｉＣのエッチング速度が遅い問題がある。この欠点を改善するため、まず第１の工程で、ＣＦ４ガスを用いて、実施例３の試料のＳｉＣ層を途中までエッチングし、第２の工程で、残ったＳｉＣを実施例３の方法でエッチングした。この手順を用いることで、処理時間が大幅に短縮できた。
【００２６】
また、この方法を用いた場合でも、レジスト除去後のＭＳＱにサイドエッチや変質は見られないことが確認された。また、この方法では、ＳｉＣの下地のＣｕ配線がフッ素ラジカルや酸素ラジカルにさらされることがないため、Ｃｕ配線のフッ化や酸化などの問題もほとんど見られなかった。
【００２７】
今回、第１の工程のエッチングガスとしてＣＦ４を用いたが、ＣとＦを含む他のガスや、ＣとＦを含む混合ガスを用いても同様の結果が得られる。
（実施例５）
図５に本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例をフローチャート形式に示す。また、図５の各工程に対応した半導体装置の製造工程を処理後の半導体装置の断面の概念図を図９に示す。図５のフローチャートは、既に下層のＣｕ配線４０が層間絶縁膜ＭＳＱ上に埋め込まれて形成された上層に、さらに配線層を積層する工程を表わしている。それらの工程は、
（１）  エッチングストッパ材料・Ｃｕ拡散バリア材料としてＳｉＣ膜２０をプラズマＣＶＤ法により形成する。例えば、有機シランガスを原料として、成膜温度は３００〜４００℃程度である。
（２）  回転塗布法（ＳＯＤ（Ｓｐｉｎ−Ｏｎ  Ｄｉｅｌｅｃｔｒｉｃｓ）法）により層間絶縁膜ＭＳＱ１０を堆積する。
（３）  エッチングストッパ・Ｃｕ拡散バリア材料としてＳｉＣ膜２０をプラズマＣＶＤ法により形成する。
（４）  リソグラフィ法により孔パターンを形成したレジストマスク５０を作成する。
（５）  ＣＨＦ３ガスプラズマにより、孔パターンに倣ってＳｉＣ膜２０、ＭＳＱ膜１０のエッチングを行い、ＭＳＱ１０にホール形状を作成する。
（６）  実施例１に記載した方法によってレジスト５０除去を行う。
（７）  リソグラフィ法により溝パターンを形成したレジストマスク５０を作成する。
（８）  ＣＨＦ３ガスプラズマにより、溝パターンに倣ってＭＳＱ膜１０のエッチングを行い、ＭＳＱ膜１０の下部にホール形状および上部にトレンチ形状の構造を形成する。
（９）  実施例１に記載した方法によってレジスト除去を行う。
（１０）  最上層および孔底のＳｉＣを実施例４の方法で除去する。孔底のＳｉＣを除去することが主目的であるため、最上層のＳｉＣ膜が残ることがある。
（１１）  ホール／トレンチ構造にスパッタ法によってＣｕ拡散防止膜Ｔａ，ＴａＮ層７０とメッキのシード層Ｃｕを順に形成する。
（１２）  ＣｕメッキプロセスによってＣｕ８０を埋め込む。
（１３）  埋め込み工程（１２）でＭＳＱ膜表面上に堆積した余剰なＣｕ８０および拡散防止膜を、ケミカルメカニカルポリッシング法（ＣＭＰ法）で除去する。
（１４）  薬液による洗浄を行う。低誘電率層間絶縁膜に対しても悪影響を与えないために、例えば残留粒子の除去のために第１ステップで還元水（電解カソード水）によるブラシスクラブ洗浄を施し、第２ステップで金属汚染除去のためのシュウ酸によるスピン洗浄を行うことが考えられる。
【００２８】
以上の一連の成膜・配線プロセスを、再び工程（１）のＣＶＤから順に繰り返し処理することによって多層配線が形成される。
【００２９】
今回用いた工程（１０）のＳｉＣ除去方法は、従来のものと異なり下地のＣｕ（下層Ｃｕ配線４０）を変質させることがないため、工程（１１）から（１４）で埋め込まれたＣｕ配線材との間の接合部が劣化しない特徴がある。また、工程（６），（９）のレジスト除去工程ではＭＳＱ膜を劣化させない特徴がある。これら三つの工程を導入することによって、半導体装置の歩留まりが従来の２０％から９０％に向上された。
【００３０】
以上のように、Ｓｉ，Ｏ，Ｃを含む絶縁膜を用いた半導体の製造工程に、実施例１、実施例４の方法を適用することによって、信頼性の高い半導体装置を作ることができることが確認できた。
【００３１】
【発明の効果】
本発明によれば、配線材料としてＣｕ、層間絶縁膜として低誘電率シロキサン系材料、およびＣｕの拡散防止用の絶縁膜としてＳｉＣなどを使用する半導体装置の製造工程において、レジスト除去、および、ＳｉＣエッチングに、被加工物に高周波電圧を印加して、Ｈ２、ＣＨ４の両方を含む混合ガスのプラズマを用いることにより、層間絶縁膜、下層Ｃｕ配線に変質、酸化などを起こさず、信頼性の高い半導体装置を作ることができる。
【図面の簡単な説明】
【図１】メタン添加量とレジスト／ＭＳＱエッチング選択比との関係を示す図。
【図２】メタン添加量とレジスト／ＳｉＣエッチング選択比との関係を示す図。
【図３】メタン添加量とレジスト除去速度との関係を示す図。
【図４】本発明のレジスト除去方法を検証するために用いた試料構造。
【図５】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例の工程順をフローチャートで表した図。
【図６】本発明のＳｉＣ膜エッチング方法を検証するために用いた試料構造。
【図７】メタン添加量とＳｉＣ膜エッチング速度との関係を示す図。
【図８】メタン添加量とＳｉＣ／ＭＳＱエッチング選択比との関係を示す図。
【図９】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例において、各工程の処理後の被加工物の断面の概念図を示した図（その１）。
【図１０】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例において、各工程の処理後の被加工物の断面の概念図を示した図（その２）。
【図１１】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例において、各工程の処理後の被加工物の断面の概念図を示した図（その３）。
【図１２】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例において、各工程の処理後の被加工物の断面の概念図を示した図（その４）。
【符号の説明】
１０…ＭＳＱ膜、２０…ＳｉＣ膜、３０…レジスト膜、４０…下層Ｃｕ配線、５０…レジストマスク、６０…孔パターン、７０…Ｔａ，ＴａＮ膜、８０…Ｃｕメッキ埋め込み、９０…上層Ｃｕ配線。
【図１】
2004281837.tif 000003
【図２】
2004281837.tif 000004
【図３】
2004281837.tif 000005
【図４】
2004281837.tif 000006
【図５】
2004281837.tif 000007
【図６】
2004281837.tif 000008
【図７】
2004281837.tif 000009
【図８】
2004281837.tif 000010
【図９】
2004281837.tif 000011
【図１０】
2004281837.tif 000012
【図１１】
2004281837.tif 000013
【図１２】
2004281837.tif 000014