(57)【要約】【課題】表示装置に水平，垂直の周波数が等しいＶＧＡ６０Ｈｚ，４８０Ｐの信号が入力された場合、信号判別をすることができず、ユーザーが表示装置の設定メニューの切り替えなどを行うことで適切な表示を実現していた。【解決手段】デジタルデータ伝送用コネクタを通して入力されたデジタルシリアルデータをシリアルパラレル変換するシリアルパラレル変換部を有し、入力映像信号の水平周波数と垂直周波数と画素クロックを測定し、その測定結果に基づき判断部にて信号判別を行う。【選択図】  図１
2004170678.tif 000002
【特許請求の範囲】
【請求項１】
デジタルシリアルデータが入力されるデジタルデータ伝送用コネクタと、前記デジタルデータ伝送用コネクタが受け取ったデジタルシリアルデータが入力されて前記デジタルシリアルデータを画素信号と画素クロックとＨｓｙｎｃとＶｓｙｎｃにパラレル変換するシリアルパラレル変換部と、前記シリアルパラレル変換部から出力されるＨｓｙｎｃの水平周期及びＶｓｙｎｃの垂直周期を測定するＨ／Ｖ周期測定部と、前記シリアルパラレル変換部から出力された画素クロックを測定するクロック測定部と、前記シリアルパラレル変換部から出力される画素信号に対し、画質調整及び表示設定などの信号処理を行う画像処理部と、前記画像処理部で信号処理された画像の表示を行う画像表示部と、前記Ｈ／Ｖ周期測定部の測定結果及び前記クロック測定部の測定結果に基づき信号判別を行い前記画像処理部に表示処理を行わせるためのデータを設定する判断部からなる表示装置。
【請求項２】
前記Ｈ／Ｖ周期測定部は前記Ｈｓｙｎｃを予め周波数の判っている基準クロックでカウントし１水平周期を測定する手段と、前記Ｖｓｙｎｃを前記Ｈｓｙｎｃでカウントし１垂直周期を測定する手段を備えることを特徴とする請求項１記載の表示装置。
【請求項３】
前記クロック測定部において前記Ｈｓｙｎｃを前記画素クロックでカウントし、１水平周期の画素クロック数を測定することを特徴とする請求項１の表示装置。
【請求項４】
前記基準クロックと前記画素クロックをセレクタで切り替えて、前記Ｈ／Ｖ周期測定部に入力し、前記画素クロック数を前記Ｈ／Ｖ周期測定部でカウントすることを特徴とする請求項１記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はデジタルデータ伝送用コネクタを有し、入力映像信号判別機能を備えた画像表示装置に関する。
【０００２】
【従来の技術】
従来のＬＣＤディスプレイ，ＰＤＰ，ＣＲＴモニター，プロジェクター及びプロジェクションＴＶなどの表示装置における入力映像信号判別は、検出された水平周波数及び垂直周波数に基づいて信号判別を行っている（例えば特許文献１参照。）。
【０００３】
【特許文献１】
特開平１０−１０５１３８号公報（第１図）
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の表示装置では画素クロックを送る専用線のないアナログ画素データを対象とし、垂直周波数及び水平周波数を検出し、入力映像信号判別を行い、その結果に基づいて画素クロックの再生を行っており、垂直周波数及び水平周波数が等しいＰＣ信号の６４０×４８０ｐ（ＶＧＡ６０Ｈｚ）とビデオフォーマットの７２０×４８０ｐ（４８０Ｐ）が表示装置に入力された場合に信号判別することができず、ユーザーが表示装置の設定メニューなどで６４０×４８０ｐ（ＶＧＡ６０Ｈｚ）か７２０×４８０ｐ（４８０Ｐ）かの切り替えを行うことでしか適切な表示を実現できないという問題があった。
【０００５】
【課題を解決するための手段】
前記課題を解決するために、本発明の表示装置は、ＤＶＩなどのデジタル映像インターフェイス規格のデジタルデータ伝送コネクタを使用して表示装置に入力される信号に対し、水平周期及び垂直周期の測定と画素クロックの測定を行い、その水平周期及び垂直周期測定結果と画素クロック測定結果に基づき信号判別を行うことを特徴とする。
【０００６】
本発明によれば、水平周期及び垂直周期の測定と画素クロックの測定を行い、その水平周期及び垂直周期測定結果と画素クロック測定結果に基づき信号判別を行うことで、垂直周波数及び水平周波数が等しい映像信号が表示装置に入力された場合においても信号判別することが可能である。
【０００７】
【発明の実施の形態】
本発明の請求項１に記載の表示装置は、デジタルシリアルデータが入力されるデジタルデータ伝送用コネクタと、前記デジタルデータ伝送用コネクタが受け取ったデジタルシリアルデータが入力されて前記デジタルシリアルデータを画素信号と画素クロックとＨｓｙｎｃとＶｓｙｎｃにパラレル変換するシリアルパラレル変換部と、前記シリアルパラレル変換部から出力されるＨｓｙｎｃの水平周期及びＶｓｙｎｃの垂直周期を測定するＨ／Ｖ周期測定部と、前記シリアルパラレル変換部から出力された画素クロックを測定するクロック測定部と、前記シリアルパラレル変換部から出力される画素信号に対し、画質調整及び表示設定などの信号処理を行う画像処理部と、前記画像処理部で信号処理された画像の表示を行う画像表示部と、前記Ｈ／Ｖ周期測定部の測定結果及び前記クロック測定部の測定結果に基づき信号判別を行い前記画像処理部に表示処理を行わせるためのデータを設定する判断部を有し、水平周波数及び垂直周波数が等しい映像信号が表示装置に入力された場合においても信号判別を可能とするものである。
【０００８】
つぎに、本発明の請求項２に記載の発明は、前記Ｈｓｙｎｃを予め周波数の判っている基準クロックでカウントすることにより１水平周期を測定する手段と前記Ｖｓｙｎｃを前記Ｈｓｙｎｃでカウントすることで１垂直周期を測定する手段を備えることを特徴とするものであり、請求項１記載の表示装置において、Ｈ／Ｖ周期測定部を構成する手段を提供するものである。
【０００９】
つぎに、本発明の請求項３に記載の発明は、前記Ｈｓｙｎｃを前記画素クロックでカウントし、１水平周期の画素クロック数を測定することを特徴とするものであり、請求項１記載の表示装置において、クロック測定部を構成する手段を提供するものである。
【００１０】
つぎに、本発明の請求項４に記載の発明は、請求項１記載の表示装置において、前記基準クロックと前記画素クロックをセレクタで切り替えて、前記Ｈ／Ｖ周波数測定部に入力し、前記画素クロック数を前記Ｈ／Ｖ周期測定部でカウントすることにより、前記Ｈ／Ｖ周期測定部において前記クロック測定部の機能を実現することを特徴とするものであり、回路構成の簡単化及びコストの低減を実現することができるものである。
【００１１】
（実施の形態１）
以下に本発明の請求項１、請求項２及び請求項３に記載された発明の実施の形態について図１〜５を用いて説明する。
【００１２】
図１は本発明における表示装置の実施例の基本的な構成を示すブロック図である。図１において、デジタルデータ伝送用コネクタ１は、ＤＶＩ，ＯｐｅｎＬＤＩなど各種規格、仕様書に従ったデジタルシリアルデータが入力されるコネクタである。シリアルパラレル変換回路２は前記デジタルデータ伝送用コネクタに入力されたデジタルシリアルデータをシリアルパラレル変換し、パラレル画素データ、Ｈｓｙｎｃ、Ｖｓｙｎｃ及び画素クロックなどに変換するものである。
【００１３】
画像処理部３はシリアルパラレル変換部２から出力されるデジタルパラレル映像データに対し、Ｈｓｙｎｃ、Ｖｓｙｎｃ及び画素クロックを使用して画質調整及び表示設定などの信号処理を行うものである。画像表示部４は前記画像処理部３から出力される映像信号を、ＣＲＴや液晶ディスプレーなどを使用し画像表示を行うものである。Ｈ／Ｖ周期測定部５はシリアルパラレル変換部２から出力されるＨｓｙｎｃの水平周期及びＶｓｙｎｃの垂直周期を測定するものである。
【００１４】
図２にＨ／Ｖ周期測定部の構成例を示す。Ｈ／Ｖ周期測定部は、Ｈｓｙｎｃの１水平期間を予め周波数の判っている基準クロックでカウントするＨカウンタ５１と、Ｈカウンタ５１にてカウントした基準クロック数を保持するラッチ回路５２と、Ｖｓｙｎｃの１垂直期間中をＨｓｙｎｃでカウントするＶカウンタ５３と、Ｖカウンタ５３にてカウントしたＨｓｙｎｃ数を保持するラッチ回路５４から構成されている。クロック測定部６はシリアルパラレル変換部２から出力された画素クロックを測定するものである。
【００１５】
図３にクロック測定部の構成例を示す。クロック測定部は、Ｈｓｙｎｃの１水平期間中を画素クロックでカウントするカウンタ６１と、カウンタ６１にてカウントした画素クロック数を保持するラッチ回路６２から構成されている。
【００１６】
判断部７はマイコンなどから構成され、入力映像信号の信号判別を行うことにより、画像表示部４において適切に表示できるよう画像処理部３に対し指示・設定を行うものである。判断部７において、Ｈ／Ｖ周期測定部５のラッチ回路５２から出力される基準クロック数に予め周波数の判っている基準クロックの周期を乗算することによりＨｓｙｎｃ周期が求まり、Ｈ／Ｖ周期測定部５のラッチ回路５４から出力されるＨｓｙｎｃ数にＨｓｙｎｃ周期を乗算することによりＶｓｙｎｃ周期が求まる。判断部７はここで求めたＨｓｙｎｃ周期とＶｓｙｎｃ周期より入力映像信号の信号判別を行う。
【００１７】
図４，図５にシリアルパラレル変換後のＨｓｙｎｃ及びＶｓｙｎｃ波形を示す。図４は７２０×４８０ｐ（４８０Ｐ）信号を、図５は６４０×４８０ｐ（ＶＧＡ６０Ｈｚ）信号を示している。図４，図５に示すように７２０×４８０ｐ（４８０Ｐ）信号と６４０×４８０ｐ（ＶＧＡ６０Ｈｚ）信号では、水平周期が約３１．７μＳ，垂直周期が約１６．７ｍＳと等しく、判断部７において入力映像信号の信号判別を確定することができない。ここで、図４，図５に示すように１水平期間の画素クロック数は、７２０×４８０ｐ（４８０Ｐ）信号で約８５８画素クロック，６４０×４８０ｐ（ＶＧＡ６０Ｈｚ）信号で約８００画素クロックと違いがあり、判断部７においてクロック測定部６のラッチ回路６２から出力される画素クロック数を用いることで、水平周波数と垂直周波数が等しい信号についても信号判別を行うことが可能である。アナログ伝送の場合は、図４，図５に示すような画素クロックが存在しないため、信号判別を確定することができない。
【００１８】
（実施の形態２）
図６は、本発明の請求項１及び請求項４に記載された表示装置の構成を示すブロック図である。図１のブロック図のクロック測定部６を省き、基準クロックと画素クロックをセレクタ８で切り替え、Ｈ／Ｖ周期測定部５に入力する。Ｈ／Ｖ周期測定部５のラッチ回路５２からは、基準クロック選択時にはＨｓｙｎｃの１水平期間中の基準クロック数が、画素クロック選択時にはＨｓｙｎｃの１水平期間中の画素クロック数が出力される。判断部７は基準クロック選択時にＨｓｙｎｃ周期を確定し、画素クロック選択時に画素クロック数を用いることで入力映像信号の信号判別を行う。これにより図１のブロック図のクロック測定部６を省いても、水平周波数と垂直周波数が等しい信号について信号判別を可能とするものであり、回路構成の簡略化及びコストの低減を実現できるものである。
【００１９】
【発明の効果】
以上より、本発明の表示装置はデジタルシリアルデータの入力映像信号判別を行う場合、入力されたＨｓｙｎｃ周期とＶｓｙｎｃ周期と画素クロックの測定を行うことで、水平周波数及び垂直周波数が等しい映像信号が表示装置に入力された場合においても、信号判別を行うことが可能である。また、ユーザーが表示装置の設定メニューなどにより信号選択の切り替えを行う必要が無く、自動で入力映像信号にあった画像表示を行うことを可能とするものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１における表示装置の全体のブロック構成図
【図２】同実施例のＨ／Ｖ周期測定部の構成図
【図３】同実施例のクロック測定部の構成図
【図４】同実施例のシリアルパラレル変換部から出力される７２０×４８０ｐ信号のデジタルデータを示す図
【図５】同実施例のシリアルパラレル変換部から出力される６４０×４８０ｐ信号のデジタルデータを示す図
【図６】本発明の実施の形態２におけるクロック測定部とＨ／Ｖ周期測定部の機能を共有化したブロック構成図
【符号の説明】
１  デジタルデータ伝送用コネクタ
２  シリアルパラレル変換部
３  画像処理部
４  画像表示部
５  Ｈ／Ｖ周期測定部
６  クロック測定部
７  判断部
８  セレクタ
５１  Ｈカウンタ
５２  ラッチ回路
５３  Ｖカウンタ
５４  ラッチ回路
６１  カウンタ
６２  ラッチ回路
【図１】
2004170678.tif 000003
【図２】
2004170678.tif 000004
【図３】
2004170678.tif 000005
【図４】
2004170678.tif 000006
【図５】
2004170678.tif 000007
【図６】
2004170678.tif 000008