(57)【要約】【課題】高電圧電源と低電圧電源とを絶縁しつつ、高電圧電源の電圧を検出する。【解決手段】トランスＴ1の１次巻線Ｎ1は低電圧電源Ｖ1と接続され、２次巻線Ｎ2は高電圧電源ＶHと接続されている。ダイオードＤ1は、低電圧電源Ｖ1と１次巻線Ｎ1との間に接続されるスイッチ素子Ｑ1がオンの間は２次巻線Ｎ2に電流を流さず、スイッチ素子Ｑ1がオフの間に２次巻線Ｎ2に電流を流す役割を果たす。スイッチ素子Ｑ1がオンからオフに変化すると、低電圧電源の電圧Ｖ1に２次巻線に電流が流れることにより生じる誘導起電力の電圧が加わった電圧が１次巻線Ｎ1に印加される。この電圧に基づいて、高電圧電源ＶHの電圧を検出する。【選択図】図１
2004198251.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源と接続される第１の巻線と、前記第１の電源より高電圧の第２の電源に接続される第２の巻線とを有するトランスと、
前記第１の電源と前記第１の巻線との間に接続されるスイッチング手段と、
前記スイッチング手段がオンの間は前記第２の巻線に電流を流さず、前記スイッチング手段がオフの間に前記第２の巻線に電流を流す電流制御手段と、
前記スイッチング手段がオンからオフに変化した後に前記第２の巻線に流れる電流によって前記第１の巻線に発生する誘導起電力に関するデータに基づいて、前記第２の電源の電圧を検出する電圧検出手段とを備えることを特徴とする電圧検出回路。
【請求項２】
請求項１に記載の電圧検出回路において、
前記電圧検出手段は、前記誘導起電力が前記第１の巻線に発生している時間に基づいて、前記第２の電源の電圧を検出することを特徴とする電圧検出回路。
【請求項３】
請求項１または２に記載の電圧検出回路において、
前記第１の巻線と前記第２の巻線の極性は、前記スイッチング手段がオンからオフに変化した後に前記第１の巻線に発生する誘導起電力の極性の向きが前記第１の電源の電圧の極性の向きと同一になるように設定されており、
前記スイッチング手段の両端の電圧と所定電圧とを比較し、前記スイッチング手段の両端の電圧が前記所定電圧より高い場合に信号を出力する電圧比較手段をさらに備え、
前記電圧検出手段は、前記スイッチング手段がオンからオフに変化した後に前記電圧比較手段により前記信号が出力されている時間に基づいて、前記第２の電源の電圧を検出することを特徴とする電圧検出回路。
【請求項４】
請求項２に記載の電圧検出回路において、
前記所定電圧は、前記第１の電源の電圧より高いことを特徴とする電圧検出回路。
【請求項５】
請求項１に記載の電圧検出回路において、
前記第１の巻線と前記第２の巻線の極性は、前記スイッチング手段がオンからオフに変化した後に前記第１の巻線に発生する誘導起電力の極性の向きが前記第１の電源の電圧の極性の向きと同一になるように設定されており、
前記スイッチング手段の両端の電圧と前記第１の電源の電圧との差を検出する電圧差検出手段をさらに備え、
前記電圧検出手段は、前記スイッチング手段がオンからオフに変化した後の前記電圧差検出手段により検出された電圧差に基づいて前記誘導起電力を検出することにより、前記第２の電源の電圧を検出することを特徴とする電圧検出回路。
【請求項６】
請求項５に記載の電圧検出回路において、
前記電圧検出手段は、少なくとも前記スイッチング手段がオンからオフに変化した後に前記第１の巻線に発生する誘導起電力と、前記第１の巻線の巻線数と、前記第２の巻線の巻線数とに基づいて、前記第２の電源の電圧を検出することを特徴とする電圧検出回路。
【請求項７】
第１の電源と接続される第１の巻線と、前記第１の電源より高電圧の第２の電源に接続される第２の巻線とを有するトランスと、前記第１の電源と前記第１の巻線との間に接続されるスイッチング手段と、前記スイッチング手段がオンの間は前記第２の巻線に電流を流さず、前記スイッチング手段がオフの間に前記第２の巻線に電流を流す電流制御手段とを備えた回路における前記第２の電源の電圧を検出する電圧検出方法において、
前記スイッチング手段を所定時間オンにした後にオフにし、
前記スイッチング手段をオフにした後に前記第１の巻線に発生する誘導起電力に関するデータを検出し、
前記検出した誘導起電力に関するデータに基づいて前記第２の電源の電圧を検出することを特徴とする電圧検出方法。
【請求項８】
請求項７に記載の電圧検出方法において、
前記第１の巻線と前記第２の巻線の極性は、前記スイッチング手段がオンからオフに変化した後に前記第１の巻線に発生する誘導起電力の極性の向きが前記第１の電源の電圧の極性の向きと同一になるように設定されており、
前記スイッチング手段がオンからオフに変化した後に前記スイッチング手段の両端の電圧と所定電圧とを比較し、
前記スイッチング手段の両端の電圧が前記所定電圧より高い場合に信号を出力し、
前記信号が出力されている時間を検出し、
前記検出した時間に基づいて前記第２の電源の電圧を検出することを特徴とする電圧検出方法。
【請求項９】
請求項７に記載の電圧検出方法において、
前記第１の巻線と前記第２の巻線の極性は、前記スイッチング手段がオンからオフに変化した後に前記第１の巻線に発生する誘導起電力の極性の向きが前記第１の電源の電圧の極性の向きと同一になるように設定されており、
前記スイッチング手段がオンからオフに変化した後に前記スイッチング手段の両端の電圧と前記第１の電源の電圧との差を検出し、
前記検出した電圧差に基づいて、前記第２の電源の電圧を検出することを特徴とする電圧検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高電圧電源と低電圧電源とを絶縁しつつ、高電圧電源の電圧を検出する電圧検出回路および電圧検出方法に関する。
【０００２】
【従来の技術】
従来の電圧検出回路として、特開平１１−２３０９９７号公報に開示されている電圧センサがある。この電圧センサでは、高電圧電源に接続された発光ダイオードを含む高電圧側回路と、高電圧側回路の発光ダイオードからの光を受光する受光素子を備えた低電圧側回路とを備え、受光素子の受光出力に基づく電圧を積分することにより、高電圧側回路と低電圧側回路とを絶縁しつつ、高電圧電源の電圧を検出している。
【０００３】
【特許文献１】
特開平１１−２３０９９７号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の電圧センサでは、高電圧側回路に発光ダイオードを用いているため、発光ダイオード等の素子に高電圧の耐圧性能が要求され、素子自体が高価なものとなりコストアップの要因となるという問題があった。
【０００５】
本発明は、高電圧電源と低電圧電源とを絶縁しつつ、高電圧電源の電圧を検出する電圧検出回路および電圧検出方法を提供する。
【０００６】
【課題を解決するための手段】
（１）本発明による電圧検出回路は、第１の電源と接続される第１の巻線と、第１の電源より高電圧の第２の電源に接続される第２の巻線とを有するトランスと、第１の電源と第１の巻線との間に接続されるスイッチング手段と、スイッチング手段がオンの間は第２の巻線に電流を流さず、スイッチング手段がオフの間に第２の巻線に電流を流す電流制御手段と、スイッチング手段がオンからオフに変化した後に第１の巻線に印加された電圧に基づいて、第２の電源の電圧を検出する電圧検出手段とを備えることを特徴とする。
（２）本発明による電圧検出方法は、第１の電源と接続される第１の巻線と、第１の電源より高電圧の第２の電源に接続される第２の巻線とを有するトランスと、第１の電源と第１の巻線との間に接続されるスイッチング手段と、スイッチング手段がオンの間は第２の巻線に電流を流さず、オフの間に第２の巻線に電流を流す電流制御手段とを備えた回路における第２の電源の電圧を検出する電圧検出方法であって、スイッチング手段を所定時間オンにした後にオフにし、スイッチング手段をオフにした後に第１の巻線に発生する誘導起電力に関するデータを検出し、検出した誘導起電力に関するデータに基づいて第２の電源の電圧を検出することを特徴とする。
【０００７】
【発明の効果】
本発明による電圧検出回路および電圧検出方法によれば、第１の電源と接続される第１の巻線と、第１の電源より高電圧の第２の電源に接続される第２の巻線とを有するトランスを有することにより、第１の電源と第１の電源より高電圧の第２の電源とを絶縁しつつ、スイッチング手段がオンからオフに変化した後に第１の巻線に印加された電圧に基づいて、高電圧の第２の電源の電圧を検出することができる。
【０００８】
【発明の実施の形態】
−第１の実施の形態−
図１は、本発明による電圧検出回路の第１の実施の形態の構成を示す図である。電圧の測定対象である高電圧電源ＶHは、複数のセルを直列に接続して構成される。フライバックコンバータ５０１は、トランスＴ1を備え、強電系回路（高電圧側）と弱電系回路（低電圧側）とを絶縁している。低電圧側の１次巻線Ｎ1の一端は、低電圧電源Ｖ1の正電圧側と接続されており、他端はスイッチ素子Ｑ1を介して低電圧電源Ｖ1の負電圧側と接続されている。本実施例においては、スイッチ素子Ｑ1は、MOSFETである。
【０００９】
高電圧側の２次巻線Ｎ2の一端は、ダイオードＤ1のアノード側と接続されており、他端は高電圧電源ＶHの負電圧側と接続されている。ダイオードＤ1のカソード側は、高電圧電源ＶHの正電圧側およびコンデンサＣ1と接続されている。コンデンサＣ1は、高電圧電源ＶHと並列に接続されている。
【００１０】
安定化電源５０２は、低電圧電源Ｖ1の電圧を安定化し、弱電系回路に電源を供給するためのものであり、低電圧電源Ｖ1の正電圧側と接続されている。スイッチ素子Ｑ1のオン／オフ制御は、１ショットパルス出力回路５０５および駆動回路５０３によって行われる。具体的には、１ショットパルス出力回路５０５は、駆動回路５０３を介してMOSFET（スイッチ素子Ｑ１）のゲート端子に信号を入力することによって所定時間（例えば、１０μsec）MOSFETをオンさせる。電圧波形検出回路５０４は、スイッチ素子Ｑ1の両端に印加される電圧ＶDSと基準電圧ＶRとを比較する比較増幅器（コンパレータ）ＣＰ１を備えている。比較増幅器ＣＰ１のマイナス端子には基準電圧ＶRが入力され、プラス端子には電圧ＶDSが入力される。従って、ＶR＞ＶDSならば比較増幅器ＣＰ１の出力電圧Ｖ0はＬレベルとなり、ＶR＜ＶDSならば比較増幅器ＣＰ１の出力電圧Ｖ0はＨレベルとなる。なお、基準電圧ＶRの値については、後述する。電圧演算回路５０６は、後述する方法により、高電圧電源ＶHの電圧を演算する。
【００１１】
図２（ａ）〜（ｅ）は、スイッチ素子Ｑ1のオン／オフ状態、１次巻線Ｎ1に流れる電流Ｉ1、２次巻線Ｎ2に流れる電流Ｉ2、スイッチ素子Ｑ1の両端電圧ＶDS、比較増幅器ＣＰ１の出力電圧Ｖ0をそれぞれ示す。以下、図２（ａ）〜（ｅ）を参照しながら、回路の動作について説明する。
【００１２】
トランスＴ1は、図１の黒丸（●）で示される極性を有している。１ショットパルス出力回路５０５および駆動回路５０３によってスイッチ素子Ｑ1がオンになると（図２の時刻ｔ0〜ｔ1）、１次巻線Ｎ1には図１の矢印の向きに電流Ｉ1が流れる。この時、２次巻線Ｎ2に誘導される電圧によってダイオードＤ1は逆バイアスされるので、２次巻線Ｎ2には電流が流れない。従って、スイッチ素子Ｑ1がオンの間は、１次巻線Ｎ1に電流Ｉ1が流れることにより、トランスＴ1にエネルギーが蓄積される。
【００１３】
１次巻線Ｎ1のインダクタンスをＬ1とすると、１次巻線Ｎ1に流れる電流Ｉ1と電圧Ｖ1との間には次式（１）の関係が成り立つ。
2004198251.tif 000003
従って、１次巻線Ｎ1に流れる電流Ｉ1は、傾きＶ1／Ｌ1にて増加していくので（図２（ｂ）参照）、スイッチ素子Ｑ１をオンしている時間をＴonとすると、時間Ｔon経過後の電流Ｉ1pは、次式（２）にて表される。
Ｉ1p＝Ｖ1／Ｌ1×Ｔon      …（２）
【００１４】
時刻ｔ1にて、スイッチ素子Ｑ1がオフにされると、トランスＴ1に蓄積されていたエネルギーは、２次巻線Ｎ2から放出される。すなわち、図１に示す矢印の向きに、２次巻線Ｎ2およびダイオードＤ1に電流Ｉ2が流れる。スイッチ素子Ｑ1をオフにした時刻ｔ1における２次巻線Ｎ2に流れるピーク電流をＩ2p、１次巻線Ｎ1の巻線数をｎ1、２次巻線Ｎ2の巻線数をｎ2とすると、電流Ｉ2pは次式（３）により表される。
Ｉ2p＝ｎ1／ｎ2×Ｉ1p    …（３）
【００１５】
ここで、ダイオードＤ1の両端に加わる電圧をＶFとすると、次式（４）の関係が成り立つ。なお、式（４）において、図１の矢印の向きに電流Ｉ2が流れる方向を正としているので、符合はマイナスとなる。
2004198251.tif 000004
従って、２次巻線Ｎ2に流れる電流Ｉ2は、傾き−（ＶH＋ＶF）／Ｌ2にて減少していく（図２（ｃ）参照）。
【００１６】
時刻ｔ1から２次巻線Ｎ2に流れる電流Ｉ2が０となる時刻ｔ2までの時間をＴoffとすると、次式（５）の関係が成り立つ。
2004198251.tif 000005
【００１７】
上式（２），（３），（５）より、Ｉ1p，Ｉ2pを消去すると、次式（６）の関係が成り立つ。
Ｔoff＝Ｌ2／（ＶH＋ＶF）×ｎ1／ｎ2×Ｖ1／Ｌ1×Ｔon    …（６）
式（６）において、Ｌ1，Ｌ2，ｎ1，ｎ2はトランスＴ1の仕様により決まる値、Ｔon，Ｖ1はスイッチ素子Ｑ1の駆動条件により決まる値、ＶFはダイオードＤ1の仕様により決まる値であり、いずれも一義的に定まる値である。すなわち、時間Ｔoffを測定することができれば、高電圧電源の電圧ＶHを検出することができる。以下で、２次巻線Ｎ2に電流Ｉ2が流れている時間Ｔoffを測定する方法について説明する。
【００１８】
時刻ｔ1にてスイッチ素子Ｑ１がオフになると、２次巻線Ｎ2に電流Ｉ2が流れることにより、２次巻線Ｎ2と電磁結合されている１次巻線Ｎ1側に誘導起電力ｅが発生する。上述したように、２次巻線Ｎ2に流れる電流Ｉ2は減少していくので、１次巻線Ｎ1に発生する誘導起電力ｅは、図１に示す矢印の方向に電流Ｉ1が流れるように発生する。すなわち、２次巻線Ｎ2に電流Ｉ2が流れ始める時刻ｔ1から電流Ｉ2が０となる時刻ｔ2までの間（時間Ｔoff）におけるスイッチ素子Ｑ1の両端の電圧ＶDSは、低電圧電源Ｖ1の電圧に誘導起電力ｅが加わったものとなる。また、電流Ｉ2が０となる時刻ｔ2以降には、１次巻線Ｎ1側に誘導起電力ｅは発生しないので、電圧ＶDSは低電圧電源Ｖ1の電圧と等しくなる（図２（ｄ）参照）。
【００１９】
ここで、比較増幅器ＣＰ１のマイナス端子に入力する基準電圧ＶRの大きさは、次式（７）の関係が成り立つように設定する（図２（ｄ）参照）。
Ｖ1＜ＶR＜Ｖ1＋ｅ        …（７）
上式（７）の関係が成り立つように基準電圧ＶRを設定することにより、比較増幅器ＣＰ１の出力電圧Ｖ0は、図２（ｅ）に示すものとなる。すなわち、スイッチ素子Ｑ1がオンしている時刻ｔ0からｔ1までは、ＶDS（＝０）＜ＶRの関係が成り立つので、出力電圧Ｖ０はＬレベルとなる。２次巻線Ｎ2に電流Ｉ2が流れる時刻ｔ1からｔ2までは、ＶDS（＝Ｖ1＋ｅ）＞ＶRの関係が成り立つので、出力電圧Ｖ0はＨレベルとなる。電流Ｉ2が０となる時刻ｔ2以降は、ＶDS（＝Ｖ1）＜ＶRの関係が成り立つので、出力電圧Ｖ０は再びＬレベルとなる。
【００２０】
すなわち、比較増幅器ＣＰ１の出力電圧Ｖ0は、２次巻線Ｎ2に電流Ｉ2が流れる時間Ｔoffの間だけＨレベルの波形が現れる。従って、比較増幅器ＣＰ１の出力電圧Ｖ0のＨレベルの波形を観測することにより、２次巻線Ｎ2に電流Ｉ2が流れている時間、すなわち、１次巻線Ｎ1に誘導起電力ｅが発生している時間Ｔoffを計測することができるので、式（６）より高電圧電源の電圧ＶHを検出することができる。なお、比較増幅器ＣＰ１の出力電圧Ｖ0に基づいて時間Ｔoffを検出し、式（６）を用いた演算を行うのは、電圧演算回路５０６である。
【００２１】
高電圧電源の電圧ＶHの大きさが異なる場合の比較増幅器ＣＰ１の出力電圧Ｖ0の波形を図３〜図５を用いて説明する。電圧ＶHの大きさは、図３〜図５において、それぞれＶH1，ＶH2，ＶH3とすると、ＶH1＜ＶH2＜ＶH3の関係が成り立っているものとする。図３〜図５の（ａ）から（ｅ）は、それぞれ図２の（ａ）から（ｅ）に対応する。なお、スイッチ素子Ｑ1をオンしている時間Ｔonは同一とする。
【００２２】
式（４）より、時刻ｔ1にてスイッチ素子Ｑ1をオフにしたときに、２次巻線Ｎ2に流れる電流Ｉ2が減少する傾きは、−（ＶH＋ＶF）／Ｌ2となるので、高電圧電源の電圧をそれぞれ、ＶH1，ＶH2，ＶH3とした時の傾きの大きさ（絶対値）については、次式（８）の関係が成り立つ。
（ＶH1＋ＶF）／Ｌ2＜（ＶH2＋ＶF）／Ｌ2 ＜（ＶH3＋ＶF）／Ｌ2    …（８）
【００２３】
すなわち、図３（ｃ），図４（ｃ），図５（ｃ）に示すように、高電圧電源ＶHの電圧の大きさが大きくなるほど、２次巻線Ｎ2に流れる電流Ｉ2が０になるまでの時間Ｔoffは短くなる。また、１次巻線Ｎ1側に発生する誘導起電力ｅは、次式（９）にて表されるので、次式（１０）の関係が成り立つ。
ｅ＝ｎ1／ｎ2×（ＶH＋ＶF）    …（９）
ｎ1／ｎ2×（ＶH1＋ＶF）＜ｎ1／ｎ2×（ＶH2＋ＶF）＜ｎ1／ｎ2×（ＶH2＋ＶF）…（１０）
すなわち、高電圧電源ＶHの電圧の大きさが大きくなるほど、１次巻線Ｎ1に発生する誘導起電力ｅは大きくなる。
【００２４】
第１の実施の形態における電圧検出回路は、低電圧電源Ｖ1に接続される１次巻線Ｎ1と高電圧電源ＶHに接続される２次巻線Ｎ2とを有するトランスＴ1と、低電圧電源Ｖ1と１次巻線Ｎ1との間に接続されるスイッチ素子Ｑ1と、スイッチ素子Ｑ1がオンの間は２次巻線Ｎ2に電流を流さず、スイッチ素子Ｑ1がオフの間に２次巻線Ｎ2に電流を流す役割を果たすダイオードＤ1とを備える。そして、スイッチ素子Ｑ1がオンからオフに変化した後に１次巻線Ｎ1に発生する誘導起電力ｅに関するデータ、特に、誘導起電力ｅが発生している時間に基づいて、高電圧電源の電圧ＶHを検出する。従って、トランスＴ1により強電系回路と弱電系回路とを絶縁しつつ、高電圧電源の電圧ＶHを検出することができる。
【００２５】
また、１次巻線Ｎ1と２次巻線Ｎ2の極性は、スイッチ素子Ｑ1がオンからオフに変化した後に１次巻線Ｎ1に発生する誘導起電力ｅの極性の向きと低電圧電源Ｖ1の電圧の極性の向きとが同一になるように設定されている。比較増幅器ＣＰ１は、スイッチ素子Ｑ1がオンからオフに変化した後にスイッチ素子Ｑ1の両端の電圧ＶDSと基準電圧ＶRとを比較し、電圧ＶDSが基準電圧ＶRより高い場合にＨレベルの信号を出力する。スイッチ素子Ｑ1がオンからオフに変化すると、１次巻線Ｎ1側に誘導起電力ｅが発生するので、電圧ＶDSは低電圧電源の電圧Ｖ1に誘導起電力ｅが加わったものとなる。従って、比較増幅器ＣＰ１からＨレベルの信号が出力されている時間を検出することにより、誘導起電力ｅが１次巻線Ｎ1に発生している時間Ｔoffを検出することができるので、高電圧電源の電圧ＶHを正確に検出することができる。
【００２６】
また、第１の実施の形態における電圧検出回路では、強電系回路にトランスＴ1の２次巻線Ｎ2とダイオードＤ1とコンデンサＣ1しか用いておらず、従来の電圧センサのように発光ダイオードなどの素子を用いないので、コストを低減することができる。また、強電系回路に含まれる素子を駆動するための電源回路が不要となるため、従来の電圧センサで用いているようなＤＣ−ＤＣコンバータを追加する必要もない。
【００２７】
−第２の実施の形態−
図６は、本発明による電圧検出回路の第２の実施の形態の構成を示す図である。図１に示す第１の実施の形態における電圧検出回路と同じ構成要素については、同一の符号を付して説明を省略する。第２の実施の形態における電圧検出回路が第１の実施の形態における電圧検出回路と異なるのは、電圧波形検出回路６０４および電圧演算回路６０６である。電圧波形検出回路６０４は、演算増幅器（オペアンプ）ＡＭＰ１を備える。演算増幅器ＡＭＰ１は、測定の便宜上、スイッチ素子Ｑ1の両端電圧ＶDSを所望の電圧値に増幅する。
【００２８】
図７（ａ）〜（ｅ）は、スイッチ素子Ｑ1のオン／オフ状態、１次巻線Ｎ1に流れる電流Ｉ1、２次巻線Ｎ2に流れる電流Ｉ2、スイッチ素子Ｑ1の両端電圧ＶDS、電圧波形検出回路６０４の出力電圧Ｖ0aをそれぞれ示す。図７（ａ）〜（ｄ）の電圧波形および電流波形は、図２（ａ）〜（ｄ）に示す電圧波形および電流波形とそれぞれ同じであるので、説明は省略する。
【００２９】
第１の実施の形態における電圧検出回路で説明したように、時刻ｔ1でスイッチ素子Ｑ１をオフにすると、２次巻線Ｎ2に電流Ｉ2が流れるとともに、２次巻線Ｎ2と電磁結合されている１次巻線Ｎ1側に誘導起電力ｅが発生する。誘導起電力ｅは、上式（９）で表されるが、ｎ1，ｎ2はトランスＴ1の仕様により決まる値、ＶFはダイオードＤ1の仕様により決まる値であり、いずれも一義的に定まる値である。すなわち、誘導起電力ｅの大きさが分かれば、上式（９）より、高電圧電源の電圧ＶHを検出することができる。演算増幅器ＡＭＰ１の出力Ｖ0aに基づいて誘導起電力ｅの大きさを検出し、検出した誘導起電力ｅと式（９）とに基づいて、高電圧電源の電圧ＶHを検出するための演算は、電圧演算回路６０６により行われる。
【００３０】
上述したように、１次巻線Ｎ1側に誘導起電力ｅが発生している時刻ｔ1からｔ2までの間のスイッチ素子Ｑ1の両端電圧ＶDSは、低電圧電源Ｖ1の電圧に誘導起電力eが加わったものとなる。また、２次巻線Ｎ2の電流Ｉ2が０となる時刻ｔ2以降の電圧ＶDSは、低電圧電源Ｖ1の電圧と等しくなる。電圧波形検出回路６０４の出力電圧Ｖ0aは、電圧ＶDSを所望の電圧値に増幅したものであるため、出力電圧Ｖ0aの波形と電圧ＶDSの波形は同じ形状となる。すなわち、時刻ｔ1からｔ2において電圧波形検出回路６０４から出力される電圧Ｖ0aから、時刻ｔ2以降の出力電圧Ｖ0aを減算した電圧Ｖeを計測すれば、演算増幅器ＡＭＰ１の増幅率に基づいて、誘導起電力ｅの大きさを計測することができる。なお、時刻ｔ2以降の出力電圧Ｖ0aの電圧値は、一義的に定まる低電圧電源Ｖ1の電圧値を増幅したものであるため、既知の値である。
【００３１】
図８〜図１０は、高電圧電源の電圧ＶHの大きさが異なる場合の各電圧波形および電流波形をそれぞれ示す図である。電圧ＶHの大きさは、図８〜図１０において、それぞれＶH1，ＶH2，ＶH3とすると、ＶH1＜ＶH2＜ＶH3の関係が成り立っているものとする。図８〜図１０の（ａ）から（ｅ）は、それぞれ図２の（ａ）から（ｅ）に対応する。なお、スイッチ素子Ｑ1をオンしている時間Ｔonは同一とする。
【００３２】
図３〜図５を用いて説明したように、高電圧電源ＶHの大きさが大きくなるほど、１次巻線Ｎ1に発生する誘導起電力ｅは大きくなる。従って、図８（ｅ），図９（ｅ），図１０（ｅ）に示すように、電圧波形検出回路６０４から出力される電圧Ｖ0aのうち、時刻ｔ2以降の出力電圧Ｖ0aを減算した電圧Ｖeも高電圧電源ＶHの大きさが大きくなるほど大きくなる。
【００３３】
なお、上述したように、演算増幅器ＡＭＰ１の出力電圧Ｖ0aの波形と電圧ＶDSの波形は同じ形状となるので、スイッチ素子Ｑ1がオンからオフに変化した後のスイッチ素子Ｑ1の両端電圧ＶDSから低電圧電源Ｖ1の電圧を減算することにより、１次巻線Ｎ1に発生する誘導起電力ｅの大きさを直接検出することができるのは言うまでもない。
【００３４】
第２の実施の形態における電圧検出回路によれば、スイッチ素子Ｑ1がオンからオフに変化した後に１次巻線Ｎ1に発生する誘導起電力ｅの大きさに基づいて高電圧電源ＶHを検出するので、強電系回路と弱電系回路とを絶縁しつつ、高電圧電源の電圧ＶHを検出することができる。誘導起電力ｅの大きさの測定は、スイッチ素子Ｑ1がオンからオフに変化した後のスイッチ素子Ｑ1の両端電圧ＶDSから低電圧電源Ｖ1の電圧を減算することにより行うので、簡易かつ確実に誘導起電力ｅの大きさを検出することができる。
【００３５】
本発明は、上述した一実施の形態に限定されることはない。例えば、スイッチ素子Ｑ1はMOSFETとして説明したが、バイポーラトランジスタやＩＧＢＴ等の他のスイッチ素子であってもよい。また、第１および第２の実施の形態における電圧検出回路では、スイッチ素子Ｑ1の両端電圧ＶDSを電圧波形検出回路５０４，６０４に入力する構成としたが、電圧波形検出回路５０４，６０４では、スイッチ素子Ｑ1をオンからオフにした後に、１次巻線Ｎ1に発生する誘導起電力ｅに起因する電圧波形を検出できれば良いので、この目的が達成できれば他の部分の電圧を入力する構成としてもよい。
【００３６】
特許請求の範囲の構成要素と一実施の形態の構成要素との対応関係は次の通りである。すなわち、トランスＴ1がトランスを、スイッチ素子Ｑ1がスイッチ手段を、ダイオードＤ1が電流制御手段を、電流波形検出回路５０４，６０４および電圧演算回路５０６，６０６が電圧検出手段を、比較増幅器ＣＰ１が電圧比較手段を、電圧演算回路６０６が電圧差検出手段をそれぞれ構成する。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【図面の簡単な説明】
【図１】本発明による電圧検出回路の第１の実施の形態の構成を示す図
【図２】図２（ａ）はスイッチ素子Ｑ1のオン／オフ状態、図２（ｂ）は１次巻線Ｎ1に流れる電流Ｉ1、図２（ｃ）は２次巻線Ｎ2に流れる電流Ｉ2、図２（ｄ）はスイッチ素子Ｑ1の両端に印加される電圧ＶDS、図２（ｅ）は比較増幅器ＣＰ１の出力電圧Ｖ0をそれぞれ示す。
【図３】図３（ａ）〜（ｅ）は、高電圧電源の電圧が低い場合において、スイッチ素子Ｑ1のオン／オフ状態、１次巻線Ｎ1に流れる電流Ｉ1、２次巻線Ｎ2に流れる電流Ｉ2、スイッチ素子Ｑ1の両端に印加される電圧ＶDS、比較増幅器ＣＰ１の出力電圧Ｖ0をそれぞれ示す。
【図４】図４（ａ）〜（ｅ）は、図３の場合よりも高電圧電源の電圧が高い場合において、スイッチ素子Ｑ1のオン／オフ状態、１次巻線Ｎ1に流れる電流Ｉ1、２次巻線Ｎ2に流れる電流Ｉ2、スイッチ素子Ｑ1の両端に印加される電圧ＶDS、比較増幅器ＣＰ１の出力電圧Ｖ0をそれぞれ示す。
【図５】図５（ａ）〜（ｅ）は、図４の場合よりも高電圧電源の電圧が高い場合において、スイッチ素子Ｑ1のオン／オフ状態、１次巻線Ｎ1に流れる電流Ｉ1、２次巻線Ｎ2に流れる電流Ｉ2、スイッチ素子Ｑ1の両端に印加される電圧ＶDS、比較増幅器ＣＰ１の出力電圧Ｖ0をそれぞれ示す。
【図６】本発明による電圧検出回路の第２の実施の形態の構成を示す図
【図７】図７（ａ）〜（ｅ）は、スイッチ素子Ｑ1のオン／オフ状態、１次巻線Ｎ1に流れる電流Ｉ1、２次巻線Ｎ2に流れる電流Ｉ2、スイッチ素子Ｑ1の両端に印加される電圧ＶDS、比較増幅器ＣＰ１の出力電圧Ｖ0をそれぞれ示す。
【図８】図８（ａ）〜（ｅ）は、高電圧電源の電圧が低い場合において、スイッチ素子Ｑ1のオン／オフ状態、１次巻線Ｎ1に流れる電流Ｉ1、２次巻線Ｎ2に流れる電流Ｉ2、スイッチ素子Ｑ1の両端に印加される電圧ＶDS、比較増幅器ＣＰ１の出力電圧Ｖ0をそれぞれ示す。
【図９】図９（ａ）〜（ｅ）は、図８の場合よりも高電圧電源の電圧が高い場合において、スイッチ素子Ｑ1のオン／オフ状態、１次巻線Ｎ1に流れる電流Ｉ1、２次巻線Ｎ2に流れる電流Ｉ2、スイッチ素子Ｑ1の両端に印加される電圧ＶDS、比較増幅器ＣＰ１の出力電圧Ｖ0をそれぞれ示す。
【図１０】図１０（ａ）〜（ｅ）は、図９の場合よりも高電圧電源の電圧が高い場合において、スイッチ素子Ｑ1のオン／オフ状態、１次巻線Ｎ1に流れる電流Ｉ1、２次巻線Ｎ2に流れる電流Ｉ2、スイッチ素子Ｑ1の両端に印加される電圧ＶDS、比較増幅器ＣＰ１の出力電圧Ｖ0をそれぞれ示す。
【符号の説明】
５０１…フライバックコンバータ、５０２…安定化電源、５０３…駆動回路、５０４，６０４…電圧波形検出回路、５０５…１ショットパルス出力回路、５０６，６０６…電圧演算回路、Ｔ1…トランス、Ｎ1…１次巻線、Ｎ2…２次巻線、Ｑ1…スイッチ素子、Ｃ1…コンデンサ、Ｄ1…ダイオード
【図１】
2004198251.tif 000006
【図２】
2004198251.tif 000007
【図３】
2004198251.tif 000008
【図４】
2004198251.tif 000009
【図５】
2004198251.tif 000010
【図６】
2004198251.tif 000011
【図７】
2004198251.tif 000012
【図８】
2004198251.tif 000013
【図９】
2004198251.tif 000014
【図１０】
2004198251.tif 000015