(57)【要約】【課題】可動部を精度良く所望のサイズにすることができる可動部を有する表面加工型の半導体センサを提供する。【解決手段】第１のシリコン層１１と第２のシリコン層１２とが埋め込み酸化膜１４ａを介して積層されてなるＳＯＩ基板１０を用い、第１のシリコン層１１の表面からエッチングを行うことにより、ＳＯＩ基板１０の表面側の部位に可動部２０を形成してなる半導体センサにおいて、第１のシリコン層１１の表面から第１のシリコン層１１及び第１の埋め込み酸化膜１４ａを貫通する溝１５がエッチングによって形成されており、溝１５の側壁は側壁絶縁膜１６により被覆されており、可動部２０は、溝１５によって区画された第１のシリコン層１１及び第１の埋め込み酸化膜１４ａにより形成されており、可動２０部に対応する第２のシリコン層１２の部分には、溝１５と連通する空洞部１７が形成されている。【選択図】　　　　図１
2004077432.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体層（１１）と第２の半導体層（１２）とが絶縁層（１４ａ）を介して積層されてなる半導体基板（１０、１０’）を用い、
前記第１の半導体層の表面からエッチングを行うことにより、前記半導体基板の表面側の部位に可動部（２０）を形成してなる半導体センサにおいて、
前記第１の半導体層の表面から前記第１の半導体層及び前記絶縁層を貫通する溝（１５）が前記エッチングによって形成されており、
前記溝の側壁は側壁絶縁膜（１６）により被覆されており、
前記可動部は、前記溝によって区画された前記第１の半導体層及び前記絶縁層により形成されており、
前記可動部に対応する前記第２の半導体層の部分には、前記溝と連通する空洞部（１７）が形成されていることを特徴とする可動部を有する半導体センサ。
【請求項２】
前記半導体基板（１０）は、前記第１の半導体層（１１）と前記第２の半導体層（１２）との間に介在する前記絶縁層を第１の絶縁層（１４ａ）としたとき、
この第１の絶縁層とは反対側の前記第２の半導体層の面に第２の絶縁層（１４ｂ）が形成されているものであることを特徴とする請求項１に記載の可動部を有する半導体センサ。
【請求項３】
第１の半導体層（１１）と第２の半導体層（１２）とが絶縁層（１４ａ）を介して積層されてなる半導体基板（１０、１０’）を用い、前記第１の半導体層及び前記絶縁層を前記第１の半導体層の表面から形成された溝（１５）によって区画し、前記溝により区画された前記第１の半導体層及び前記絶縁層を可動部（２０）とするようにした半導体センサの製造方法であって、
エッチング用のガスとして前記第１の半導体層をエッチングするためのガスと前記第１の半導体層に絶縁膜を成膜させるためのガスとを交互に導入しながら、前記第１の半導体層の表面からエッチングを行うことにより、前記第１の半導体層の表面から前記絶縁層に到達する第１の溝（１５ａ）を形成する工程と、
前記第１の半導体層の表面から前記第１の溝を介して前記絶縁層をエッチングすることにより、前記絶縁層を貫通して前記第２の半導体層に到達する第２の溝（１５ｂ）を形成する工程と、
前記第１の半導体層の表面から前記第１の溝及び前記第２の溝を介して前記第２の半導体層をエッチングすることにより、前記第２の半導体層に空洞部（１７）を形成する工程とを備えることを特徴とする可動部を有する半導体センサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の表面側からエッチングを行うことにより該半導体基板の表面側の部位に可動部を形成してなる半導体センサ、いわゆる表面加工型の可動部を有する半導体センサおよびその製造方法に関し、特に、ＳＯＩ（シリコンオンインシュレータ）基板などの第１の半導体層と第２の半導体層とが絶縁層を介して積層されてなる半導体基板を用いた半導体センサに関する。
【０００２】
【従来の技術】
ＳＯＩ基板を用いた半導体センサとして、特開平１１−３２６３６５号公報に記載のものがある。このものは、ＳＯＩ基板において表面側に位置する第１の半導体層を垂直エッチングし、裏面側に位置する第２の半導体層を異方性エッチングすることで、第２の半導体層に開口部としての空洞部を形成し、当該空洞部に対応する第１の半導体層を可動部として構成するものである。
【０００３】
このような半導体センサは、ＳＯＩ基板の裏面側から異方性エッチング加工を行うため、空洞部としての開口部の側面は、開口する側に向かって拡がったテーパ形状となる。そのため、近年要望されているセンサの小型化にとっては、このテーパ形状の開口部が弊害となっている。
【０００４】
このような加工方式の半導体センサに対して、例えば特開平１１−２７４１４２号公報に記載されているような表面加工型の半導体センサ（加速度センサ）が提案されている。
【０００５】
この表面加工型のものは、ＳＯＩ基板において第１の半導体層の表面から垂直トレンチエッチングを行うことにより、絶縁層まで達する溝を形成し、さらにエッチングを続け、溝の底部にノッチを形成していくことによって、ＳＯＩ基板の表面側の部位に可動部を形成するものである。
【０００６】
この可動部形成の様子を図５に示す。図５（ａ）に示すように、ＳＯＩ基板の表面側である第１の半導体層１１の上に、可動部に対応したパターンを有するレジスト３０を形成する。そして、このレジスト３０をマスクとして垂直トレンチエッチングを行い、絶縁層１４に到達する溝１５を形成する。なお、図５中、矢印Ｙはエッチングイオンの軌跡を模式的に示すものである。
【０００７】
さらに、エッチングを続けると、図５（ｂ）に示すように、絶縁層１４の帯電分布によりエッチングイオンが絶縁層１４から跳ね返って溝１５の底部の周辺部に当たる。例えば、絶縁層１４がプラスに帯電すれば、プラスのエッチングイオンが跳ね返る。
【０００８】
そして、溝１５の底部の周辺部にエッチングイオンが当たることで、当該周辺部がエッチングされてノッチＮが形成されていき、最後には、図５（ｃ）に示すように、当該周辺部にて上記ノッチ同士がつながることにより、絶縁層１４から離れた第１の半導体層１１の部分すなわち溝１５にて区画された第１の半導体層１１の部分が、可動部として形成されることになる。
【０００９】
【発明が解決しようとする課題】
しかしながら、このノッチＮの形状は精度良く制御することは難しく、そのため、可動部を、所望の形状や大きさに精度良く形成することが困難である。このことは、例えば、可動部を利用した容量式のセンサにおいては、有効電極面積を確保できず、初期容量ばらつきや規制容量値が変わってしまうなどの問題につながる。
【００１０】
本発明は上記問題に鑑み、可動部を精度良く所望のサイズにすることができる表面加工型の半導体センサおよびそのような半導体センサを適切に製造することのできる半導体センサの製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、第１の半導体層（１１）と第２の半導体層（１２）とが絶縁層（１４ａ）を介して積層されてなる半導体基板（１０、１０’）を用い、第１の半導体層の表面からエッチングを行うことにより、半導体基板の表面側の部位に可動部（２０）を形成してなる半導体センサにおいて、第１の半導体層の表面から第１の半導体層及び絶縁層を貫通する溝（１５）がエッチングによって形成されており、溝の側壁は側壁絶縁膜（１６）により被覆されており、可動部は、溝によって区画された第１の半導体層及び絶縁層により形成されており、可動部に対応する第２の半導体層の部分には、溝と連通する空洞部（１７）が形成されていることを特徴とする。
【００１２】
それによれば、エッチングによって形成された第１の半導体層及び前記絶縁層を貫通する溝によって、可動部が区画され、この可動部はその下に形成された空洞部によって可動状態となる。
【００１３】
このような構成においては、可動部を区画する溝を形成するとともに当該溝の側壁に側壁絶縁膜を形成した後、当該溝を介して第２の半導体層をエッチングすれば、第２の半導体層に空洞部を形成することができる。
【００１４】
そして、このエッチングにおいては、エッチング選択性のある側壁絶縁膜及び絶縁層が可動部をマスクするマスク材となってエッチングが行われる。そのため、空洞部の形成を行っても、可動部はほとんどエッチングされない。このように、可動部のサイズは側壁絶縁膜及び絶縁層によって規定される。
【００１５】
よって、本発明によれば、可動部を精度良く所望のサイズにすることができる半導体センサを提供することができる。
【００１６】
また、請求項２に記載の発明では、請求項１に記載の半導体基板（１０）が、第１の半導体層（１１）と第２の半導体層（１２）との間に介在する絶縁層を第１の絶縁層（１４ａ）としたとき、この第１の絶縁層とは反対側の第２の半導体層の面に第２の絶縁層（１４ｂ）が形成されているものであることを特徴とする。
【００１７】
それによれば、第２の絶縁層によって第２の半導体層の厚み方向における空洞部のサイズを規定することができ、好ましい。
【００１８】
また、請求項３に記載の発明は、第１の半導体層（１１）と第２の半導体層（１２）とが絶縁層（１４ａ）を介して積層されてなる半導体基板（１０、１０’）を用い、第１の半導体層及び絶縁層を第１の半導体層の表面から形成された溝（１５）によって区画し、溝により区画された第１の半導体層及び絶縁層を可動部（２０）とするようにした半導体センサの製造方法であって、
エッチング用のガスとして第１の半導体層をエッチングするためのガスと第１の半導体層に絶縁膜を成膜させるためのガスとを交互に導入しながら、第１の半導体層の表面からエッチングを行うことにより、第１の半導体層の表面から絶縁層に到達する第１の溝（１５ａ）を形成する工程と、
第１の半導体層の表面から第１の溝を介して絶縁層をエッチングすることにより、絶縁層を貫通して第２の半導体層に到達する第２の溝（１５ｂ）を形成する工程と、
第１の半導体層の表面から第１の溝及び第２の溝を介して第２の半導体層をエッチングすることにより、第２の半導体層に空洞部（１７）を形成する工程とを備えることを特徴とする。
【００１９】
それによれば、第１の半導体層の表面からエッチングを行うことにより、第１の半導体層の表面から絶縁層に到達する第１の溝を形成するにあたって、第１の半導体層をエッチングするためのガスと第１の半導体層に絶縁膜を成膜させるためのガスとを交互に導入しながらエッチングすることで、第１の半導体層に形成された第１の溝の側壁には絶縁膜（１６）が形成されたものとなる。つまり、この絶縁膜は、溝の側壁を被覆する側壁絶縁膜として構成される。
【００２０】
次に、第１の半導体層の表面から第１の溝を介して絶縁層をエッチングして、絶縁層を貫通して第２の半導体層に到達する第２の溝を形成することで、第１の溝と第２の溝とが一体につながり、この一体となった第１及び第２の溝は、第１の半導体層の表面から第１の半導体層及び前記絶縁層を貫通し且つ可動部を区画する溝（１５）として形成される。
【００２１】
そして、第１の半導体層の表面から第１の溝及び第２の溝を介して第２の半導体層をエッチングして、第２の半導体層に空洞部（１７）を形成することにより、可動部を可動状態とすることができる。
【００２２】
このように、本発明によれば、請求項１又は請求項２に記載の半導体センサを適切に製造することのできる製造方法が提供される。
【００２３】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００２４】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は本発明の実施形態に係る半導体センサとしての容量式加速度センサＳ１の概略断面構成を示す図である。
【００２５】
センサＳ１は、本発明でいう半導体基板としてのＳＯＩ（シリコン−オン−インシュレータ）基板１０を備えている。このＳＯＩ基板１０は、埋め込み酸化膜を２層有するもので、当該２層は、図１中の上側に位置する第１の絶縁層（請求項１でいう絶縁層）としての第１の埋め込み酸化膜１４ａ、下側に位置する第２の絶縁層としての第２の埋め込み酸化膜１４ｂからなる。
【００２６】
そして、ＳＯＩ基板１０は、図１中の上から順に第１、第２、第３のシリコン層１１、１２、１３を有し、第１の半導体層としての第１のシリコン層１１と第２の半導体層としての第２のシリコン層１２とが第１の埋め込み酸化膜１４ａを介して積層され、第２のシリコン層１２と第３の半導体層としての第３のシリコン層１３とが第２の埋め込み酸化膜１４ｂを介して積層されている。
【００２７】
このような埋め込み酸化膜１４ａ、１４ｂを２層有するＳＯＩ基板１０は、例えば、第１及び第２のシリコン層１１、１２となる２枚のシリコン基板を用意し、これらシリコン基板の貼り合わせ界面を研削・研磨して鏡面仕上げした後、熱酸化により接合し、この接合体に対して、さらに、もう一枚の第３のシリコン層１３となるシリコン基板を同様に熱酸化により接合することで製造できる。
【００２８】
このような基板１０において、第１のシリコン層１１の表面から溝１５が形成されている。この溝１５は第１のシリコン層１１及びその下の第１の埋め込み酸化膜１４ａを貫通するものであり、プラズマエッチングなどのドライエッチングを利用した垂直トレンチエッチングによって形成することができる。
【００２９】
そして、この溝１５の側壁すなわち溝１５の内面は側壁絶縁膜１６により被覆されている。この側壁絶縁膜１６は、第１のシリコン層１１の側壁にカーボン系の絶縁膜を形成したものである。
【００３０】
本実施形態の容量式加速度センサＳ１においては、第１のシリコン層１１及び第１の埋め込み酸化膜１４ａの部分は、上記溝１５を介して、可動部としての可動電極２０と固定部としての固定電極２１およびこれら電極２０、２１の周辺部２２とに区画されている。
【００３１】
本例では、このように区画された部分は、良く知られている櫛歯状の梁構造体を構成している。図１において、可動電極２０と固定電極２１とは交互に配置され、溝１５を介して互いに隣り合って対向している。
【００３２】
また、可動電極２０及び固定電極２１に対応してこれら電極の下部に位置する第２のシリコン層１２の部分には、上記溝１５と連通する空洞部１７が形成されている。この空洞部１７上において、可動電極２０および固定電極２１は第２のシリコン層１２から開放されている。
【００３３】
そして、図示しないが、空洞部１７以外の領域において、固定電極２１は、第１の埋め込み酸化膜１４ａを介して第２のシリコン層１２に支持固定されており、可動電極２０は、第１の埋め込み酸化膜１４ａを介して第２のシリコン層１２に対して梁部などのバネ部を介して弾性的に支持されている。これにより、可動電極２０は空洞部１７上において可動状態となっている。
【００３４】
このような容量式加速度センサＳ１の場合、加速度の印加に伴い可動電極２０が変位し、それによって可動電極２０と固定電極２１との間の距離が変化する。
そして、この距離変化に基づく両電極２０、２１間の容量変化を検出することで、印加された上記加速度を求めることができる。
【００３５】
次に、上記センサＳ１の製造方法について図２、図３を参照して述べる。図２（ａ）〜（ｃ）は本製造方法を上記図１に対応した断面にて示す工程図、図３は溝１５の形成方法を示す図である。
【００３６】
まず、図２（ａ）に示すように、ＳＯＩ基板１０を用意し、ＳＯＩ基板１０の表面側である第１のシリコン層１１の上に、上記可動電極２０や固定電極２１に対応したパターンを有するレジスト３０を形成する（レジスト形成工程）。
【００３７】
次に、図２（ｂ）に示すように、このレジスト３０をマスクとして第１のシリコン層１１の表面から垂直トレンチエッチングを行い、第１のシリコン層１１及び第１の埋め込み酸化膜１４ａを貫通して第２のシリコン層１２に到達する溝１５を形成する（溝形成工程）。
【００３８】
この溝形成工程の詳細は、図３を参照して述べる。まず、エッチング用のガスとして第１のシリコン層１１をエッチングするためのガスと第１のシリコン層１１に絶縁膜を成膜させるためのガスとを交互に導入しながら、第１のシリコン層１１の表面からエッチングを行うことにより、第１のシリコン層１１の表面から第１の埋め込み酸化膜１４ａに到達する第１の溝１５ａを形成する。
【００３９】
具体的に、第１のシリコン層１１をエッチングするためのガスの一例としてＣＦ６を主原料とするガス、第１のシリコン層１１にカーボン系絶縁膜を形成させるためのガスの一例としてＣＦ４を主原料とするガスを用いることができる。
【００４０】
例えば、これらのガスを交互にプラズマエッチング装置に導入して垂直トレンチエッチングを行うことで、図３（ｄ）に示す第１の溝１５ａを形成することができる。
【００４１】
まず、図３（ａ）に示すように、第１のシリコン層１１をエッチングするためのガスを導入して、第１のシリコン層１１をその表面からある程度エッチングする。
【００４２】
次に、図３（ｂ）に示すように、第１のシリコン層１１に絶縁膜を形成させるためのガスを導入して、上記図３（ａ）にて形成された溝の側壁にカーボン系絶縁膜１６ａを形成する。
【００４３】
そして、図３（ｃ）に示すように、再び、ＣＦ６を主原料とするガス導入によるシリコンエッチングを行う。このようなシリコンエッチング、側壁保護を交互に進めることにより、図３（ｄ）に示すように、第１のシリコン層１１を貫通する第１の溝１５ａが形成されるとともに、当該第１の溝１５ａの側壁には、上記絶縁膜１６ａがつながって構成された側壁絶縁膜１６が形成される。
【００４４】
次に、図３（ｅ）に示すように、第１のシリコン層１１の表面から第１の溝１５ａを介して第１の埋め込み酸化膜１４ａをエッチングして、第１の埋め込み酸化膜１４ａを貫通して第２のシリコン層１２に到達する第２の溝１５ｂを形成する。
【００４５】
この第１の埋め込み酸化膜１４ａのエッチングは、例えば酸化シリコンを選択的にエッチング可能なガスをエッチング用ガスとして用いたプラズマエッチングなどにより可能である。
【００４６】
このようにして第２の溝１５ｂを形成する結果、第１の溝１５ａと第２の溝１５ｂとが一体につながり、この一体となった第１及び第２の溝１５ａ、１５ｄは、上記した可動部を区画する溝１５として形成される。そして、このときの全体の様子が上記図２（ｂ）に示されている。
【００４７】
次に、図２（ｃ）に示すように、第１のシリコン層１１の表面から第１の溝１５ａ及び第２の溝１５ｂすなわち溝１５を介して、第２のシリコン層１２をエッチングすることにより、第２のシリコン層１２に空洞部１７を形成する（空洞部形成工程）。
【００４８】
この空洞部１７を形成するためのエッチング用ガスとしては、例えば上記したＣＦ６を主原料とするガスを用いることができる。空洞部１７のエッチングにおいては、第２のシリコン層１２がその厚み方向にエッチングされるとともに、第２の埋め込み酸化膜１４ｂにおいて上記したエッチングイオンの跳ね返りが生じ、第２のシリコン層１２はその面方向にもエッチングされる。
【００４９】
こうして、空洞部１７が形成され、それにより可動部としての可動電極２０が可動状態となる。そして、この後、必要に応じてレジスト３０を剥離液などを用いて除去するなどの工程を行うことで、上記図１に示した容量式加速度センサＳ１が完成する。
【００５０】
なお、上記した各エッチング用のガスの例はあくまで一例であり、当業者であれば、その他のガスを適宜用いて、上記同様のエッチングを行うことは十分に可能である。
【００５１】
以上述べてきたように、本実施形態によれば、可動部を区画する溝１５を形成するとともに当該溝１５の側壁に側壁絶縁膜１６を形成した後、当該溝１５を介して第２のシリコン層１２をエッチングすれば、第２のシリコン層１２に空洞部１７を形成することができる。
【００５２】
そして、このエッチングにおいては、エッチング選択性のある側壁絶縁膜１６及び第１の埋め込み酸化膜１４ａがマスク材となってエッチングが行われる。そのため、空洞部１７の形成を行っても、マスクされた部分すなわち可動電極２０や固定電極２１などはほとんどエッチングされない。
【００５３】
このように、本実施形態では、可動電極２０や固定電極２１のサイズは側壁絶縁膜１６及び第１の埋め込み酸化膜１４ａによって規定されるため、可動部である可動電極２０を精度良く所望のサイズにすることができる半導体センサＳ１を提供することができる。また、そのようなセンサを適切に製造する製造方法を提供することができる。
【００５４】
次に、本実施形態の変形例を示しておく。図４は本実施形態の変形例としての容量式加速度センサＳ２の概略断面構成を示す図である。
【００５５】
このセンサＳ２は、上記図１に示すセンサＳ１が２層の埋め込み酸化膜１４ａ、１４ｂを有するＳＯＩ基板１０を用いたのに対し、埋め込み酸化膜１４ａが１層のもの、つまり通常のＳＯＩ基板１０’を用いたことが異なる。
【００５６】
この変形例のセンサＳ２も、上記同様、レジスト形成工程（図２（ａ）参照）、溝形成工程（図２（ｂ）、図３参照）、空洞部形成工程（図２（ｃ）参照）を行うことにより、製造することができる。そして、この変形例においても、上記図１に示すものと同様の効果を奏することができる。
【００５７】
なお、上記図１に示すセンサＳ１では、第１の埋め込み酸化膜１４ａとは反対側の第２のシリコン層１２の面に第２の埋め込み酸化膜１４ｂが形成されている。
【００５８】
そのため、空洞部形成工程において、エッチング選択性を有する第２の埋め込み酸化膜１４ｂがストッパとなって第２のシリコン層１２の厚み方向における空洞部１７のサイズを規定することができるという点で、上記図１に示すセンサＳ１の方が、図４に示す変形例のセンサＳ２よりも好ましい。
【００５９】
（他の実施形態）
なお、上記第１実施形態では、２層の埋め込み酸化膜を有するＳＯＩ基板を用いたが、３層以上の埋め込み酸化膜を有するＳＯＩ基板を用いることもできる。
【００６０】
また、可動部を区画する溝１５の形成は、例えば垂直異方性を有するＲＩＥ（反応性イオンエッチング）などにより、第１のシリコン層１１の表面から第１の埋め込み酸化膜１４ａに到達する溝１５を形成した後、熱酸化などにより当該溝１５の側壁に側壁絶縁膜としての酸化膜１６を形成してもよい。
【００６１】
ただし、垂直異方性を有するエッチング手法であっても、第１のシリコン層１１はその面方向へ多少なりともエッチングされる。その点、上述したシリコンエッチング、側壁保護を交互に行うエッチング方法では、より確実に面方向へのエッチングを抑制することができる。
【００６２】
また、上記実施形態では、第１の半導体層および第２の半導体層はシリコン半導体層であり、側壁絶縁膜及び各絶縁層は酸化膜であったが、材質としてはこれに限定されない。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体センサとしての容量式加速度センサの概略断面構成を示す図である。
【図２】図１に示すセンサの製造方法を示す工程図である。
【図３】図１に示すセンサの製造方法における溝形成工程を示す図である。
【図４】上記実施形態の変形例としての容量式加速度センサの概略断面構成を示す図である。
【図５】従来の表面加工型の可動部を有する半導体センサにおける可動部形成の様子を示す図である。
【符号の説明】
１０、１０’…ＳＯＩ基板、１１…第１のシリコン層、
１２…第２のシリコン層、１４ａ…第１の埋め込み酸化膜、
１４ｂ…第２の埋め込み酸化膜、１５…溝、１５ａ…第１の溝、
１５ｂ…第２の溝、１６…側壁絶縁膜、１７…空洞部、２０…可動電極。
【図１】
2004077432.tif 000003
【図２】
2004077432.tif 000004
【図３】
2004077432.tif 000005
【図４】
2004077432.tif 000006
【図５】
2004077432.tif 000007