(57)【要約】【課題】装置構成を変更することなく、ホストにおけるタイムアウトを防止し、かつ装置のデータ受信を効率的に制御することができる記録技術を提供する。【解決手段】記録装置１は、ホストからデータを受信するためのシリアルインタフェース回路２と、その受信したデータを受信バッファへ転送するＤＭＡ要求信号発生回路５とＤＭＡ調停回路＆メモリコントローラ６を有している。記録装置１のＣＰＵ３は、記録装置１の状態を判断し、その判断結果に基づいて、シリアルインタフェース回路２から受信バッファ４ａのデータ転送タイミングを遅延させることで、ホストからのデータ受信タイミングを制御する制御信号のホストへの送信を制御する。【選択図】　図２
2004001460.tif 000002
【特許請求の範囲】
【請求項１】
ホストから受信するデータに基づいて記録を行う記録装置であって、
前記ホストからデータを受信するためのインターフェース手段と、
前記インターフェース手段から受信したデータを受信バッファへ転送する転送手段と、
前記記録装置の状態を判断する判断手段と、
前記判断手段の判断結果に基づいて、前記転送手段の転送タイミングを遅延させることで、前記ホストからのデータ受信タイミングを制御する制御信号の前記ホストへの送信を制御する制御手段と
を備えることを特徴とする記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ホストから受信するデータに基づいて記録を行う記録技術に関するものである。
【０００２】
【従来の技術】
近年、ホストコンピュータ（以下、ホスト）と、いわゆるプリンタと呼ばれる記録装置間のインタフェースとして広く普及しているものに、ユニバーサルシリアルバス（いわゆるＵＳＢ）がある。
【０００３】
ＵＳＢの転送モードにはいくつかの種類があるが、一般的にホスト−プリンタ間のデータ転送には、バルク転送モードを利用する。バルク転送においては、ホストから転送されるデータは、特定の複数バイト毎にまとめられたパケット単位で転送される。プリンタ側は、転送されてきたパケットに対して正しく受信されればＡＣＫ信号を返送し、何らかの理由により受信できない場合は、ＮＡＣＫ信号を返送する。
【０００４】
ホスト側は、ＡＣＫ信号が返送された場合は次のデータを送信し、ＮＡＣＫ信号が返送された場合はもう一度同じデータをプリンタに送信する。この制御によりデータの転送を保証する。
【０００５】
また、これとは独立して、ホストはプリンタに対して現在のプリンタの状況を知らせるよう要求するステータス応答要求をプリンタへ送信する。プリンタ側は、このステータス応答要求を受信すると、正常である、エラー発生等の現在のプリンタの状況を返送する。一般的に、このステータス要求シーケンスは、一定時間間隔で行われる。
【０００６】
さて、プリンタ側がデータを受け取れない要件として、プリンタ内部の受信バッファがいっぱいになった場合がある。さらに、この受信バッファがいっぱいになる条件としては、長時間のヘッドクリーニングが行われた場合、記録ヘッドが昇温しすぎて冷却期間が必要な場合と、プリンタに紙、またはインクが無くてプリントできない場合、プリンタが紙詰まりを起こしてプリントできない場合等があげられる。
【０００７】
このうち前者２つは、エラーではなく、処理が終われば、再びプリント処理を継続するが、後者２つはエラーであり、ユーザに何らかの処理を強いるものである。
【０００８】
ここで、最近のＷＩＮＤＯＷＳ（登録商標）系のＯＳを搭載しているホストでは、このＮＡＣＫ信号の返送期間が長い場合、タイムアウトエラーのダイアログをホスト上で表示する。
【０００９】
しかしながら、前述したようにＮＡＣＫ信号の返送が長い条件として、エラーではないクリーニング処理等も含まれる。
【００１０】
【発明が解決しようとする課題】
上記従来の制御方法においては、前述したようにＮＡＣＫ信号の返送が長い条件として、エラーではないクリーニング処理等も含まれ、この場合でもユーザがタイムアウトエラーのダイアログをホスト上で認識すると、プリントをキャンセルしてしまう場合がある。
【００１１】
これを回避するために、ホストが周辺機器の状態を把握するまでは、上記ダイアログをホストが発生させないよう、連続したＮＡＣＫ信号の返送期間が長くなりすぎないようにする必要がある。
【００１２】
ＵＳＢとは異なるシリアルインタフェースにおいては、ＲＳ−２３２Ｃの例として特開平１０−３３３８５６にあるように、ＤＴＲ信号を利用して機器の稼働状態を監視するための状態信号が用意されているが、ＵＳＢインタフェースにはそのような状態信号はない。
【００１３】
さらに、ＵＳＢのインタフェース回路は基本的な回路を複数のベンダー（インシリコン社、ＮＥＣ社等）が開発しており、記録装置の設計者は、そのインタフェース回路用マクロを組み込み、記録装置の回路設計を行っている。しかしながら、ＵＳＢのインタフェース回路には、ＲＳ−２３２Ｃで用意されているような状態信号をマクロに組み込む機能はなく、また変更も許されていない。
【００１４】
本発明は上記の課題を解決するためになされたものであり、装置構成を変更することなく、ホストにおけるタイムアウトを防止し、かつ装置のデータ受信を効率的に制御することができる記録技術を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の目的を達成するための本発明による記録装置は以下の構成を備える。即ち、
ホストから受信するデータに基づいて記録を行う記録装置であって、
前記ホストからデータを受信するためのインターフェース手段と、
前記インターフェース手段から受信したデータを受信バッファへ転送する転送手段と、
前記記録装置の状態を判断する判断手段と、
前記判断手段の判断結果に基づいて、前記転送手段の転送タイミングを遅延させることで、前記ホストからのデータ受信タイミングを制御する制御信号の前記ホストへの送信を制御する制御手段と
を備える。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の好適な実施形態を詳細に説明する。
【００１７】
＜実施形態１＞
図１は本発明を適用可能なインクジェット記録装置の概略を示す斜視図である。
【００１８】
このインクジェットプリンタは、カラープリント、白黒モノカラープリントの両方が可能な構成を示しているが、白黒モノカラープリント専用装置として考える場合には、以下の説明で示すブラックインクを吐出するノズルのみを記録ヘッドに配置した構成となる。
【００１９】
記録装置１の給紙位置に挿入された記録媒体１０５は、送りローラ１０６によって矢印Ｐ方向に送られ、記録ヘッド１０４の記録可能領域へ搬送される。記録可能領域における記録媒体１０５の下部には、プラテン１０７が設けられている。キャリッジ１０１は、２つのガイド軸１０２と１０３によって、それらの軸方向に沿う方向に移動可能となっており、不図示のＤＣモータの駆動により、記録領域を含む走査領域を、主走査方向である矢印Ｑ１、Ｑ２で示す方向に沿って往復走査する。１回の主走査が終了すると、記録媒体を矢印Ｐ方向である副走査方向に一定量だけ送り次の主走査に備える。これらの主走査と副走査を繰り返し１頁の記録動作を行う。
【００２０】
尚、主走査方向の記録幅については、装置の設計上、機構的に記録ヘッド１０４を走査可能な領域が決まっており、その走査領域に対応して最大の記録幅が装置によって決まっている。従って、記録装置における記録ヘッド１０４の走査領域によって決まる記録幅の記録媒体１０５、もしくはその記録幅よりも小さい記録媒体１０５に対して記録が行えるよう構成されている。
【００２１】
図１において、キャリッジ１０１に搭載された記録ヘッド１０４は、インクを吐出可能な吐出口（記録素子）とインクを収容するインクタンクを含む構成である。また、記録ヘッド１０４の吐出口は下方に位置する記録媒体１０５にインクを吐出して記録するようにキャリッジ１０１上に搭載されている。
【００２２】
また、１０８はスイッチ部と表示部からなる操作パネルであり、スイッチ部は記録装置１の電源のオン／オフの切り替えや各種記録モードの設定等に使用され、表示部は記録装置１の各種状態を表示可能に構成されている。
【００２３】
記録ヘッド１０４の構成は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｂｋ）の４色を記録可能であり、Ｙ、Ｍ、Ｃの吐出口の数は、例えば、各１２８個、Ｂｋは３２０個である。各色の吐出口の配置ピッチは副走査方向に対して１／６００インチであり、約４２ミクロンである。記録ヘッド１０４の駆動周波数は、通常は１５ｋＨｚであり、主走査方向に対して６００インチの密度で記録動作可能である。従って、記録動作時のキャリッジの主走査速度は、通常は２５インチ／秒である。
【００２４】
尚、キャリッジ１０１の後部には、例えば、６００ｄｐｉ周期のスリットを有したリニアエンコーダ（不図示）が設けられている。機械コントロール部４０４（図３）によって、機械部４０５のキヤリッジモータを動作させ、キャリッジ１０１を主走査方向（図１のＱ１、Ｑ２で示す方向）に沿って往復動作させる。
【００２５】
また、キャリッジ１０１を駆動するキャリッジモータは、例えば、ＤＣモータであり、通常の記録動作ではリニアエンコーダを利用してキャリッジ１０１の後部の光学センサで、キャリッジ１０１の位置あるいはキャリッジ１０１の移動速度を検出し、ＤＣサーボ制御によりキャリッジ１０１の走査速度を一定に保つように構成されている。
【００２６】
図２は本発明の実施形態１における記録システムの主構成を示すブロック図である。
【００２７】
記録装置１において、２はシリアルインタフェース回路であり、ホスト１００から受信するシリアルデータをパラレルデータに変換して、ＦＩＦＯ２ａに格納する。また、ＤＭＡ要求信号発生回路５に対してＲＥＱ１信号を送信し、データバスを介してＦＩＦＯ２ａの受信データをＤＭＡ要求信号発生回路５へ送信する。その後、ＤＭＡ要求信号発生回路５からＲＥＱ１信号に対するＡＣＫ１信号を受信する。
【００２８】
尚、このシリアルインターフェース回路２は、組み込み用のインターフェースマクロである。また、ＦＩＦＯ２ａは、例えば、６４バイトのサイズのバッファを２つ有し、ホスト１００から送られた記録データを格納する。このバッファから１バイトづつＤＭＡ要求信号発生回路５に送信する。このシリアルインターフェース回路２は市販されているマクロである。
【００２９】
５はＤＭＡ要求信号発生回路であり、シリアルインタフェース回路２からＲＥＱ１信号を受信した後、受信データをデータバスを介して受信する。そして、ＣＰＵ３から受信する間引き受信有効信号に基づいて、そのＲＥＱ１信号に対するＡＣＫ１信号をシリアルインタフェース回路２へ送信する。また、ＤＭＡ要求調停回路＆メモリコントローラ６に対してＲＥＱ２信号を送信し、アドレス信号とともにデータバスを介してシリアルインタフェース回路２からの受信データをＤＭＡ要求調停回路＆メモリコントローラ６へ送信する。その後、ＤＭＡ要求調停回路＆メモリコントローラ６からＲＥＱ２信号に対するＡＣＫ２信号を受信する。
【００３０】
６はＤＭＡ要求調停回路＆メモリコントローラであり、メモリ４のメモリ制御を管理し、ＤＭＡ要求信号発生回路５で受信したアドレス信号に対応する受信データをデータバスを介してメモリ４へ送信する。また、アドレス信号や受信データ以外の各種制御信号をメモリ４へ送信する。
【００３１】
４はメモリであり、ＤＭＡ要求調停回路＆メモリコントローラ６から受信した受信データを記憶する受信バッファ４ａを有し、受信したアドレス信号が示すアドレス位置に受信データを受信バッファ４ａに記憶する。
【００３２】
尚、この受信バッファ４ａのサイズは、例えば、６４ｋバイトのサイズである。
【００３３】
受信バッファ４ａに蓄えられた記録データは、ＣＰＵ３の管理下において、記録ヘッド１０４が主走査した時に記録を行うためのデ−タに加工され、ランダムアクセスメモリ（ＲＡＭ）４０３内のプリントバッファ４０３０に記憶される。プリントバッファ４０３０は、記録ヘッド１０４による記録に用いられるデータを格納するものであり、プリントバッファ４０３０に格納されたデータを記録ヘッド１０４へ転送することで記録が行われる。図２に示す例では、ＲＡＭ４０３の記憶領域内にプリントバッファ４０３０用の領域が確保されている。
【００３４】
プリントバッファ４０３０のデ−タは、記録ヘッドコントロール部４１０により記録ヘッド１０４に転送され、記録ヘッド１０４を制御して文字や画像のデ−タを記録する。また、記録ヘッドコントロール部４１０は、記録ヘッド１０４の状態を示す温度情報等を検出してＣＰＵ３に送り、記録ヘッドコントロール部４１０にその情報を伝達し、記録ヘッド１０４の駆動を制御する。
【００３５】
機械コントロール部４０４は、ＣＰＵ３からの指令によりキャリッジモータやラインフィードモータ等の機械部４０５を駆動制御する。
【００３６】
センサ／ＳＷコントロール部４０６は、各種センサやＳＷ（スイッチ）からなるセンサ／ＳＷ部４０７からの信号をＣＰＵ３に送信する。
【００３７】
表示素子コントロール部４０８は、ＣＰＵ３からの指令により、表示パネル群のＬＥＤや液晶表示素子等からなる表示部４０９を制御するよう構成されている。
【００３８】
ＲＯＭ４１１は、記録装置１の各種制御を実行するための各種制御プログラムや各種設定データ等のデータを記憶しており、ＣＰＵ３は、この各種制御プログラムや各種設定データを適宜ＲＡＭ４０３に読み込み実行することで、記録装置１の各種制御を実行する。
【００３９】
尚、ホスト１００と記録装置１とを接続するインタフェースは、例えば、ＵＳＢである。また、これに限定されず、ＡＣＫ、ＮＡＣＫを用いる方法であれば、インタフェースの種類として、ＩＥＥＥ１３９４、ＩｒＤＡ、ブル−トゥース等を用いても構わない。更に、これ以外にも、ホスト１００と記録装置１を有線／無線で接続し、データ転送可能なインタフェースであればどのようなものでも良い。加えて、ホスト１００と記録装置１双方にネットワークインタフェースを搭載して、イーサネット（登録商標）等のネットワークを介してデータ転送を実現しても良い。
【００４０】
また、ホスト１００は、例えば、パーソナルコンピュータやワークステーション等の汎用コンピュータで実現され、汎用コンピュータに搭載される標準的な構成要素（例えば、ＣＰＵ、ＲＡＭ、ＲＯＭ、ハードディスク、外部記憶装置、ネットワークインタフェース、ディスプレイ、キーボード、マウス等）を有しているが、これに限定されるものではなく、本発明を実現する構成要素であればどのようなものでも良い。また、図１に示される各構成要素は、ホスト１００内部のＲＯＭや外部記憶装置に記憶されるプログラムがＣＰＵによって実行されることによって実現されても良いし、専用のハードウエアで実現されても良い。
【００４１】
図３は本発明の実施形態１における記録システムの主要な信号の動作を示すタイミングチャートである。
【００４２】
まず、ホスト１００と記録装置１間の通常のデータ転送について説明する。
【００４３】
ホスト１００から出力されたシリアルデータは、記録装置１のシリアルインタフェース回路２によってシリアル／パラレル変換された後、シリアルインタフェース回路２の内部にあるＦＩＦＯバッファ２ａに蓄えられる。
【００４４】
シリアルインタフェース回路２がデータ転送開始可能状態になると、ＤＭＡ要求信号発生回路５へのデータ転送を開始する。ここでのデータ転送は、ＲＥＱ／ＡＣＫ信号によるハンドシェークによる。具体的には、データバスを有効な受信データにセットした後、ＲＥＱ１信号を有効にする。
【００４５】
ＤＭＡ要求信号発生回路５は、ＲＥＱ１信号をシリアルインタフェース回路２から受信する。そして、データ受信可能な状態ならば、データバス上のデータを内部でラッチし、ＡＣＫ１信号をシリアルインタフェース回路２へ返送する。
【００４６】
上記手順を繰り返して、シリアルインタフェース回路２から、ＤＭＡ要求信号発生回路５へデータが順次転送される。
【００４７】
次に、ＤＭＡ要求信号発生回路５は、記録装置１のメモリ４の中にある受信バッファ４ａにデータを書き込ませるための制御を行う。ここでも、データ転送はＲＥＱ／ＡＣＫ信号によるハンドシェークである。具体的には、ＤＭＡ要求信号発生回路５は、受信したデータをデータバスにセットし、内部で生成したアドレスデータをアドレスバスにセットすると、ＲＥＱ２信号を有効にする。
【００４８】
ＤＭＡ要求調停回路＆メモリコントローラ６は、ＲＥＱ２信号をＤＭＡ転送要求信号発生回路５から受信する。そして、他のＤＭＡ要求ブロックからのＲＥＱ信号と調停を行った後、ＲＥＱ２信号によるＤＭＡ処理が可能になるとＡＣＫ２信号をＤＭＡ転送要求信号発生回路５に返送し、同時にメモリ４に対して実際の書込動作を行う。
【００４９】
以上説明した手順により、シリアルインタフェース回路２からＤＭＡ要求調停回路＆メモリコントローラ６を介して、メモリ４の受信バッファ４ａにデータが書き込まれる。
【００５０】
次に、ＣＰＵ３が間引き受信有効信号を有効にした場合の動作について説明する。
【００５１】
記録装置１のＣＰＵ３は、記録装置１の状態を監視し、当該記録装置１が所定状態にある場合、例えば、メンテナンス動作中（例えば、記録ヘッド１０４のクリーニング動作中、記録ヘッド１０４の昇温による冷却動作中、記録剤（インク）の供給動作中）である場合には、間引き受信有効信号をＣＰＵ３からＤＭＡ要求信号発生回路５へ入力する。
【００５２】
ＤＭＡ転送要求信号発生回路５は、この間引き受信有効信号が有効になった場合は、ＡＣＫ１信号をシリアルインタフェース回路２へ返送するタイミングを、図４に示すような予め設定された一定時間Ｔ１（例えば、１０ｍｓｅｃ）を遅らせて返送する遅延制御を行う。
【００５３】
このような遅延制御を行うことで、シリアルインタフェース回路２からＤＭＡ転送要求信号発生回路５へのデータ受信タイミングが遅延する。この遅延が発生すると、シリアルインタフェース回路２がデータをホスト１００から受信できなくなり、最終的にＮＡＣＫ信号をホスト１００へ返送する。
【００５４】
但し、間引き受信有効信号が常に有効であると、ある一定時間後からは、ＮＡＣＫ信号が常にホスト１００へ返送されてしまう。そのため、間引き受信有効信号は間欠的に有効にすることが望ましい。
【００５５】
次に、図２のＤＭＡ要求信号発生回路５の詳細構成について、図７を用いて説明する。
【００５６】
図７は本発明の実施形態１のＤＭＡ要求信号発生回路５の詳細構成を示す図である。
【００５７】
尚、図７は、図２の主構成におけるＤＭＡ要求信号発生回路５の詳細構成とその周辺回路の一部を示している。
【００５８】
記録装置１を動作させるために、ＤＭＡ要求信号発生回路５は、例えば、インターフェース（Ｉ／Ｆ）用ＤＭＡ要求信号発生回路５０、記録ヘッド１０４を駆動するための記録ヘッド用ＤＭＡ要求信号発生回路５１、キャリッジモータ等の記録装置１内の各種モータを駆動するためのモータ用ＤＭＡ要求信号発生回路５２、記録データのインデックス（ｉｎｄｅｘ）処理（多値データ（インデックスデータ）から２値データへ変換するための処理）を行うためのｉｎｄｅｘ用ＤＭＡ要求信号発生回路５３、ラスター形式の記録データをカラム形式の記録データに並べ替える（ＨＶ変換）ためのＨＶ変換用ＤＭＡ要求信号発生回路５４で構成される。
【００５９】
尚、これらの各種ＤＭＡ要求信号発生回路５０〜５４はそれぞれ、処理対象の構成要素を制御するための制御ブロックを備えている。例えば、記録ヘッド用ＤＭＡ要求信号発生回路５１は、記録ヘッド１０４の制御ブロックを備えている。この制御ブロックでは、例えば、記録ヘッド１０４の駆動信号を生成する。また、モータ用ＤＭＡ要求信号発生回路５２は、キャリッジモータ等の各種モータの制御ブロックを備えている。この制御ブロックでは、キャリッジモータ等の各種モータの駆動信号を生成する。
【００６０】
そして、各ＤＭＡ要求信号発生回路は、ＤＭＡ処理が必要になった時には、ＤＭＡを実行するためのリクエスト信号を出力する。具体的には、Ｉ／Ｆ用ＤＭＡ要求信号発生回路５０はＲＥＱ２信号を出力する。記録ヘッド用ＤＭＡ要求信号発生回路５１はＲＥＱ２１信号を出力する。モータ用ＤＭＡ要求信号発生回路５２はＲＥＱ２２信号を出力する。ｉｎｄｅｘ用ＤＭＡ要求信号発生回路５３はＲＥＱ２３信号を出力する。ＨＶ変換用ＤＭＡ要求信号発生回路５４はＲＥＱ２４を出力する。
【００６１】
記録装置１が、ホスト１００から記録データを受信して記録動作を行う場合には、記録ヘッド１０４の制御、モータの制御、記録データの並べ替え処理等を効率良く行えるように、各ＤＭＡ要求信号発生回路からＤＭＡ要求信号（ＲＥＱ２〜ＲＥＱ２４）をうけて、ＤＭＡ要求調停回路＆メモリコントローラ６は、それらの各種ＤＭＡ要求信号の調停処理とメモリアクセスを行う。
【００６２】
尚、この調停処理は、各ＤＭＡ要求信号に付与されている優先度に基づいて実行する。
【００６３】
そして、上述したように、間引き受信有効信号をうけたＩＦ用ＤＭＡ要求信号発生回路５０は、ＲＥＱ２信号の出力タイミングを遅延させるか、ＡＣＫ１信号の出力タイミングを遅延させることで、ホスト１００からの記録データ受信タイミングを遅延させることができる。
【００６４】
尚、記録データ受信タイミングを遅延する方法としては、ＤＭＡ要求調停回路＆メモリコントローラ６において、ＡＣＫ２信号のみ遅延させるように設計することも可能である。しかしながら、ＤＭＡ要求調停回路＆メモリコントローラ６は、その動作として複数種類のＤＭＡ要求信号を受信し、それらの調停を行っているので、この動作に加えて、記録データ受信タイミングを遅延させるための動作を行うと、その動作内容がより複雑になってしまう。そこで、実施形態１では、上述のような方法で、記録データ受信タイミングを遅延させるようにしている。
【００６５】
以上説明したように、実施形態１によれば、プリンタ１の状態によって、ホスト１００からのデータが受信不可能になる前に、ＤＭＡ要求信号発生回路５に間引き受信有効信号を入力し、結果的にインタフェース回路２よりＮＡＣＫ信号をホスト１００へ発生させる制御を行う。これにより、ダイアログを表示させる判断基準となるタイムアウト時間を超えないように一定時間、一定間隔でホスト１００からデータ受信を行うことが可能となり、ホスト１００上で不必要なエラーダイアログが表示されることを防ぐことができる。
【００６６】
＜実施形態２＞
実施形態１では、記録装置１内のメンテナンス動作の発生の有無に基づいて、間引き受信有効信号を生成して、ホスト１００から受信するデータの受信タイミングを制御したが、これに限定されるものではない。例えば、記録装置１内の受信バッファ４ａの空き容量に基づいて、間引き受信有効信号を生成して、ホスト１００からのデータ受信タイミングを制御するようにしても良い。
【００６７】
図５は本発明の実施形態２における記録システムの構成を示すブロック図である。
【００６８】
この図５では、実施形態１の図２の構成に対し、メモリ４内の受信バッファ４ａの空き容量を検出する検出回路７と、検出した空き容量値と一定値とを比較する比較器８が追加されている。この比較器８より、間引き受信有効信号がＤＭＡ要求信号発生回路５に出力される。比較器８には、ＣＰＵ３よりあらかじめ設定値を設定しておく。特に、比較器８は検出した空き容量値と一定値とを比較し、その比較の結果、検出した空き容量値が一定値より小さい場合に間引き受信有効信号を出力する。この場合も、間引き受信有効信号は、間欠的に有効になることが望ましい。
【００６９】
また、実施形態２では、間引き受信有効信号が発生時に、ＡＣＫ１信号を遅らせる遅延制御を行っているが、これに限定されることなく、例えば、ＲＥＱ２信号を有効にするタイミングを遅らせても良い。
【００７０】
以上説明したように、実施形態２によれば、受信バッファ４ａの空き容量に基づいて、実施形態１と同様な、ホスト１００からのデータ受信タイミングを制御することで、受信バッファ４ａのオーバフローを防止しながら、ホスト１００上で不必要なタイムアウトエラーダイアログが表示されることを防ぐことができる。
【００７１】
尚、上記実施形態１や２では、記録装置の例として、インクジェット方式の記録装置を例に挙げて説明したが、これに限定されない。つまり、記録装置の状態に基づいて、ホストからのデータ受信タイミングを遅延させる（単位時間当たりのデータ受信量を抑制させる）ことが可能な信号を生成するインタフェースを有する記録装置であれば、レーザビーム方式、熱転写方式等の他の記録方式の記録装置に本発明を適用することができる。
【００７２】
また、このデータ受信タイミングの制御は、具体的には、ホストが記録装置に対して設定するデータ転送に係るタイムアウト時間よりも短い時間で、インタフェースが有するデータ受信タイミングを制御可能な制御信号を間欠的にホストへ送信する。このようにすることで、ホストがタイムアウトと判断しないように制御しながら、ホストから好適なタイミングでデータ受信を継続することができる。
【００７３】
最後に、実施形態１や２の記録装置１で実行される処理について、図６を用いて説明する。
【００７４】
図６は本発明の実施形態における記録装置で実行される処理を示すフローチャートである。
【００７５】
まず、ステップＳ１０１で、ＣＰＵ３は記録装置１の状態の監視を行う。ステップＳ１０２で、監視の結果、記録装置１が状態が所定状態であるか否かを判断する。尚、この所定状態とは、上述のメンテナンス動作中や、受信バッファ４ａの空き容量が所定値以下であるような、ホスト１からのデータ受信によっては、ホスト１がタイムアウトを判断するような状況が発生する可能性がある状態である。
【００７６】
ステップＳ１０２において、記録装置の状態が所定の状態でない場合（ステップＳ１０２でＮＯ）、ステップＳ１０６に進み、ホスト１から通常のデータ受信動作を実行する。一方、記録装置の状態が所定の状態である場合（ステップＳ１０２でＹＥＳ）、ステップＳ１０３に進み、ＣＰＵ３は、間引き受信有効信号を生成して、ＤＭＡ要求信号発生回路５へ入力する。
【００７７】
ステップＳ１０４で、間引き受信有効信号に基づいて、ＤＭＡ要求信号発生回路５のＡＣＫ１信号の出力が制御され、これにより、シリアルインタフェース回路２より制御信号（ＮＡＣＫ信号）がホスト１へ出力される。
【００７８】
ステップＳ１０５で、ＣＰＵ３は、所定時間経過後も、記録装置１の状態が所定状態であるか否かを判断する。尚、この所定時間とは、上述した理由から、ホスト１のタイムアウト時間よりも短い時間に設定されている。
【００７９】
ステップＳ１０５において、所定状態である場合（ステップＳ１０５でＹＥＳ）、ステップＳ１０３に戻り、ＣＰＵ３は、再度、間引き受信有効信号を生成して、ＤＭＡ要求信号発生回路５へ入力する。一方、所定状態でない場合（ステップＳ１０５でＮＯ）、ステップＳ１０６に進み、ホスト１から通常のデータ受信動作を実行する。
【００８０】
以上説明した実施形態１及び２における、記録装置の制御は、パーソナルコンピュータ等の情報処理装置でもって実現できるし、その機能を実現する手順としての方法の発明として捉えることができる。また、コンピュータにより実現できるわけであるから、本発明はそれぞれの装置で実行されるコンピュータプログラム、更には、そのコンピュータプログラムを格納し、コンピュータが読み込めるＣＤ−ＲＯＭ等のコンピュータ可読記憶媒体にも適用できるのは明らかであろう。
【００８１】
従って、上記実施形態１及び２に係る実施態様を列挙すると、次の通りである。すなわち、記録装置及びその制御方法、プログラムは、次のようになる。
＜実施態様１＞　ホストから受信するデータに基づいて記録を行う記録装置であって、
前記ホストからデータを受信するためのインターフェース手段と、
前記インターフェース手段から受信したデータを受信バッファへ転送する転送手段と、
前記記録装置の状態を判断する判断手段と、
前記判断手段の判断結果に基づいて、前記転送手段の転送タイミングを遅延させることで、前記ホストからのデータ受信タイミングを制御する制御信号の前記ホストへの送信を制御する制御手段と
を備えることを特徴とする記録装置。
【００８２】
＜実施態様２＞　前記制御手段は、前記ホストが当該記録装置に対して設定するデータ転送に係るタイムアウト時間よりも短い時間で、ホストに対して応答信号を出力する
ことを特徴とする実施態様１に記載の記録装置。
【００８３】
＜実施態様３＞　前記転送手段は、ＤＭＡ転送によりデータを前記受信バッファへ転送するためのＤＭＡ要求信号発生回路とＤＭＡ要求調停回路を含む
ことを特徴とする実施態様１に記載の記録装置。
【００８４】
＜実施態様４＞　前記転送手段の転送タイミングの遅延は、前記ＤＭＡ要求信号発生回路が出力する制御信号の出力タイミングを遅延させることで行う
ことを特徴とする実施態様３に記載の記録装置。
【００８５】
＜実施態様５＞　前記ＤＭＡ要求調停回路は、複数のＤＭＡ要求信号発生回路からの各ＤＭＡ要求信号を受信し、受信した各ＤＭＡ要求信号の調停処理を実行する
ことを特徴とする実施態様３に記載の記録装置。
【００８６】
＜実施態様６＞　前記判断手段は、当該記録装置の状態として、当該記録装置内のメンテナンス動作の発生の有無を判断する
ことを特徴とする実施態様１に記載の記録装置。
【００８７】
＜実施態様７＞　前記判断手段は、前記記録装置の状態として、記録装置側の受信バッファの空容量が一定値以下であるか否かを判断する
ことを特徴とする実施態様１に記載の記録装置。
【００８８】
＜実施態様８＞　ホストから受信するデータに基づいて記録を行う記録装置の制御方法であって、
前記ホストからデータを受信するためのインターフェース部から受信したデータを受信バッファへ転送する転送工程と、
前記記録装置の状態を判断する判断工程と、
前記判断工程の判断結果に基づいて、前記転送工程の転送タイミングを遅延させることで、前記ホストからのデータ受信タイミングを制御する制御信号の前記ホストへの送信を制御する制御工程と
を備えることを特徴とする記録装置の制御方法。
【００８９】
＜実施態様９＞　ホストから受信するデータに基づいて記録を行う記録装置の制御を実現するプログラムであって、
前記ホストからデータを受信するためのインターフェース部から受信したデータを受信バッファへ転送する転送工程のプログラムコードと、
前記記録装置の状態を判断する判断工程のプログラムコードと、
前記判断工程の判断結果に基づいて、前記転送工程の転送タイミングを遅延させることで、前記ホストからのデータ受信タイミングを制御する制御信号の前記ホストへの送信を制御する制御工程のプログラムコードと
を備えることを特徴とするプログラム。
【００９０】
尚、本発明は、前述した実施形態の機能を実現するソフトウェアのプログラム（実施形態では図に示すフローチャートに対応したプログラム）を、システム或いは装置に直接或いは遠隔から供給し、そのシステム或いは装置のコンピュータが該供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。その場合、プログラムの機能を有していれば、形態は、プログラムである必要はない。
【００９１】
従って、本発明の機能処理をコンピュータで実現するために、該コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。
【００９２】
その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給するスクリプトデータ等、プログラムの形態を問わない。
【００９３】
プログラムを供給するための記録媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＭＯ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ、ＤＶＤ（ＤＶＤ−ＲＯＭ，ＤＶＤ−Ｒ）などがある。
【００９４】
その他、プログラムの供給方法としては、クライアントコンピュータのブラウザを用いてインターネットのホームページに接続し、該ホームページから本発明のコンピュータプログラムそのもの、もしくは圧縮され自動インストール機能を含むファイルをハードディスク等の記録媒体にダウンロードすることによっても供給できる。また、本発明のプログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。つまり、本発明の機能処理をコンピュータで実現するためのプログラムファイルを複数のユーザに対してダウンロードさせるＷＷＷサーバも、本発明に含まれるものである。
【００９５】
また、本発明のプログラムを暗号化してＣＤ−ＲＯＭ等の記憶媒体に格納してユーザに配布し、所定の条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせ、その鍵情報を使用することにより暗号化されたプログラムを実行してコンピュータにインストールさせて実現することも可能である。
【００９６】
また、コンピュータが、読み出したプログラムを実行することによって、前述した実施形態の機能が実現される他、そのプログラムの指示に基づき、コンピュータ上で稼動しているＯＳなどが、実際の処理の一部または全部を行ない、その処理によっても前述した実施形態の機能が実現され得る。
【００９７】
さらに、記録媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行ない、その処理によっても前述した実施形態の機能が実現される。
【００９８】
【発明の効果】
以上説明したように、本発明によれば、装置構成を変更することなく、ホストにおけるタイムアウトを防止し、かつ装置のデータ受信を効率的に制御することができる記録技術を提供できる。
【図面の簡単な説明】
【図１】本発明を適用可能なインクジェット記録装置の概略を示す斜視図である。
【図２】本発明の実施形態１における記録システムの主構成を示すブロック図である。
【図３】本発明の実施形態１における記録システムの主要な信号の動作を示すタイミングチャートである。
【図４】本発明の実施形態１における記録システムの主要な信号の動作を示すタイミングチャートである。
【図５】本発明の実施形態２における記録システムの構成を示すブロック図である。
【図６】本発明の実施形態における記録装置で実行される処理を示すフローチャートである。
【図７】本発明の実施形態１のＤＭＡ要求信号発生回路５の詳細構成を示す図である。
【符号の説明】
１　記録装置
２　シリアルインタフェース回路
２ａ　ＦＩＦＯ
３　ＣＰＵ
４　メモリ
４ａ　受信バッファ
５　ＤＭＡ要求信号発生回路
６　ＤＭＡ要求調停回路＆メモリコントローラ
７　検出回路
８　比較器
１００　ホスト
１０４　記録ヘッド
４０１　受信バッファ
４０３　ＲＡＭ
４０３０　プリントバッファ
４０４　機械コントロール部
４０５　機械部
４０６　センサ／ＳＷコントロール部
４０７　センサ／ＳＷ部
４０８　表示素子コントロール部
４０９　表示部
４１０　記録ヘッドコントロール部
【図１】
2004001460.tif 000003
【図２】
2004001460.tif 000004
【図３】
2004001460.tif 000005
【図４】
2004001460.tif 000006
【図５】
2004001460.tif 000007
【図６】
2004001460.tif 000008
【図７】
2004001460.tif 000009