(57)【要約】【課題】バリア性の信頼を維持しつつ低コンタクト抵抗を達成する配線構造を有する半導体装置及びその製造方法を提供する。【解決手段】Ｓｉ半導体基板上におけるＳｉＯ２膜でなる層間絶縁膜１３上に拡散層１１のシリサイド層１２表面に到達するコンタクトホール１４が形成されている。コンタクトホール１４には少なくとも底部にＣ５４相でなるＴｉＳｉ２のシリサイド膜１５が形成されている。図ではこのＴｉＳｉ２のシリサイド膜１５がコンタクトホール１４内壁も含め層間絶縁膜１３上にまで連続して存在する。このシリサイド膜１５上に反応バリアとしてのＴｉＮ膜１６が形成されている。ＴｉＮ膜１６上に配線部材１７が形成されている。配線部材１７はコンタクトホール１４内を埋め、主配線層として働く。【選択図】    図１
2004281604.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板における素子領域にあって、所定金属のシリサイド層表面を有する不純物拡散層と、
層間絶縁膜を介して前記シリサイド層表面に到達するコンタクトホールと、
少なくとも前記コンタクトホール底部に形成されたＣ５４相のチタンシリサイド膜と、
少なくとも前記チタンシリサイド膜上に形成された窒化チタン膜と、
少なくとも前記窒化チタン膜上を含み前記コンタクトホール内に形成された配線部材と、
を具備したことを特徴とする半導体装置。
【請求項２】
半導体基板における素子領域にあって、所定金属のシリサイド層表面を有する不純物拡散層と、
層間絶縁膜を介して前記シリサイド層表面に到達するコンタクトホールと、
前記コンタクトホール底部及び内壁から前記層間絶縁膜上に連続して形成されたチタンシリサイド膜と、
前記チタンシリサイド膜上に形成された窒化チタン膜と、
前記窒化チタン膜上の配線部材と、
を具備したことを特徴とする半導体装置。
【請求項３】
前記チタンシリサイド膜はＣ５４相のチタンシリサイド膜を含むことを特徴とする請求項２記載の半導体装置。
【請求項４】
半導体基板上における素子領域に所定金属のシリサイド層を形成する工程と、
前記シリサイド層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜において前記シリサイド層表面へ到達するコンタクトホールを形成する工程と、
少なくとも前記コンタクトホール内にシリコンを含む被反応膜を被覆する工程と、
前記被反応膜上を含む前記コンタクトホール内及び前記層間絶縁膜上にチタン膜及びそれより膜厚の小さい窒化チタン膜を連続形成する工程と、
少なくとも前記被反応膜と前記チタン膜をＣ５４相のチタンシリサイド膜に変える熱処理工程と、
前記コンタクトホール内を含み前記窒化チタン膜上に配線部材を形成する工程と、
を具備したことを特徴とする半導体装置の製造方法。
【請求項５】
前記被反応膜はアモルファスシリコン膜またはポリシリコン膜とすることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記配線部材を形成する前に再度窒化チタン膜を形成する工程をさらに具備することを特徴とする請求項４または５記載の半導体装置の製造方法。
【請求項７】
前記熱処理工程は真空中でのランプアニール処理を含むことを特徴とする請求項４〜６いずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路を構成する際のコンタクト形成技術に係り、特に微細化が要求される半導体集積回路における、低抵抗コンタクトを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路の高集積化を進めていく上で、コンタクトホール径は小さくなり、コンタクト抵抗は上昇する。よって、少ないコンタクト面積に低抵抗のコンタクト部を形成することが重要である。一方、配線自体はバリアメタルや反射防止膜などの機能を付帯させるため、単層とはならず積層となる。バリアメタルは、アルミニウムを主成分とする配線構造の場合、Ｓｉとのバリア性、電気的接続の安定性が考慮されて構成されるものである。また、層間絶縁膜（ＳｉＯ２膜）とも密着性のよい材料で構成される必要がある。
【０００３】
従来の半導体装置におけるコンタクト部の配線形態例を説明する。集積回路を構成するＳｉ素子表面の拡散層と接続される配線層構造は、一般にＳｉＯ２膜でなる層間絶縁膜上のコンタクトホールを介して形成される。コンタクトホール底部の拡散層上にバリアメタルとしてＴｉ／ＴｉＮの積層が形成され、その上に実質的なアルミニウム層が形成される。アルミニウム層は、例えば少なくともＣｕ、さらにはＳｉを僅かに含有させたＡｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕの構造が用いられる。
【０００４】
上記Ｔｉ／ＴｉＮのバリア積層は、Ｓｉとの密着性、バリア性が考慮されて構成されるものである。例えば、密着層のＴｉを６０ｎｍ程度及びバリア層のＴｉＮを１００ｎｍ程度スパッタ形成する。これらは、ターゲットを配備した同一のスパッタ装置で連続的に形成される（ここでＴｉＮは窒素雰囲気でスパッタされる）。その後、水素雰囲気中の熱処理、例えば６００℃程度のシンター処理を経てＴｉはＳｉと反応してシリサイド化する。このとき、１００ｎｍ程度のＴｉＮが反応バリアとなる。すなわち、アルミニウム層のＡｌと素子のＳｉとの反応を抑制する働きを有する。また、アルミニウム層とＴｉの反応の抑制にも有効である。
【０００５】
【発明が解決しようとする課題】
上記Ｔｉは、比抵抗が４２μΩｃｍ程度と比較的高抵抗の膜で構成される。しかも膜厚が比較的大きいためコンタクト抵抗が上昇してしまう。例えば０．１８μｍルールより微細な線幅を有する集積回路技術においては上記Ｔｉによるコンタクト抵抗が無視できないレベルとなってくる。Ｔｉの膜厚をより小さくすればコンタクト抵抗は低下するが、Ｔｉの膜厚を１５ｎｍ程度まで小さくしていくと、成膜のためのスパッタ時間が極端に短くなり、ウェハ面内での膜厚均一性が劣化する。結局、Ｔｉ膜厚の大きいコンタクト抵抗の高い部位やＴｉ膜厚が小さ過ぎてバリアＴｉＮとの密着性が悪くなる部位が発生し、製品歩留り低下の原因となる。
【０００６】
本発明は上記のような事情を考慮してなされたもので、バリア性の信頼を維持しつつ低コンタクト抵抗を達成する配線構造を有する半導体装置及びその製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体基板における素子領域にあって、所定金属のシリサイド層表面を有する不純物拡散層と、層間絶縁膜を介して前記シリサイド層表面に到達するコンタクトホールと、少なくとも前記コンタクトホール底部に形成されたＣ５４相のチタンシリサイド膜と、少なくとも前記チタンシリサイド膜上に形成された窒化チタン膜と、少なくとも前記窒化チタン膜上を含み前記コンタクトホール内に形成された配線部材と、を具備したことを特徴とする。
【０００８】
上記本発明に係る半導体装置によれば、シリサイド接続部としてＣ５４相のチタンシリサイド膜を有して低抵抗コンタクトを実現する。かつ、バリア層として窒化チタン膜が良好なバリア性を有する。Ｃ５４相は高温相で、低温相のＣ４９相に比べて低抵抗となる。
【０００９】
本発明に係る半導体装置は、半導体基板における素子領域にあって、所定金属のシリサイド層表面を有する不純物拡散層と、層間絶縁膜を介して前記シリサイド層表面に到達するコンタクトホールと、前記コンタクトホール底部及び内壁から前記層間絶縁膜上に連続して形成されたチタンシリサイド膜と、前記チタンシリサイド膜上に形成された窒化チタン膜と、前記窒化チタン膜上の配線部材と、を具備したことを特徴とする。
【００１０】
上記本発明に係る半導体装置によれば、シリサイド接続部のコンタクトホール底部からコンタクトホール内壁、層間絶縁膜上に連続してチタンシリサイド膜を有する。これにより、低抵抗コンタクトを実現する。また、層間絶縁膜との密着性も良好である。かつ、バリア層として窒化チタン膜が良好なバリア性を有する。なお、より好ましくは低抵抗のチタンシリサイド膜として、Ｃ５４相のチタンシリサイド膜を含むことを特徴とする。
【００１１】
本発明に係る半導体装置の製造方法は、半導体基板上における素子領域に所定金属のシリサイド層を形成する工程と、前記シリサイド層上に層間絶縁膜を形成する工程と、前記層間絶縁膜において前記シリサイド層表面へ到達するコンタクトホールを形成する工程と、少なくとも前記コンタクトホール内にシリコンを含む被反応膜を被覆する工程と、前記被反応膜上を含む前記コンタクトホール内及び前記層間絶縁膜上にチタン膜及びそれより膜厚の小さい窒化チタン膜を連続形成する工程と、少なくとも前記被反応膜と前記チタン膜をＣ５４相のチタンシリサイド膜に変える熱処理工程と、前記コンタクトホール内を含み前記窒化チタン膜上に配線部材を形成する工程と、を具備したことを特徴とする。
【００１２】
上記本発明に係る半導体装置の製造方法によれば、被反応膜上にチタン膜及びそれより膜厚の小さい窒化チタン膜を形成しておくことで、被反応膜とチタン膜の反応を容易にしＣ５４相のチタンシリサイド膜に変える熱処理工程を行う。Ｃ５４相は高温相で、低温相のＣ４９相に比べて低抵抗となる。
なお、好ましい前記被反応膜はアモルファスシリコン膜またはポリシリコン膜とすることを特徴とする。また、バリア性についてより高い信頼性を得るためには、前記配線部材を形成する前に再度窒化チタン膜を形成する工程をさらに具備することを特徴とする。さらに、前記熱処理工程は真空中でのランプアニール処理を含むことを特徴とする。これにより、コンタクトホール内の側壁にも被反応膜とチタン膜の反応でＣ５４相のチタンシリサイド膜ができ易くする。
【００１３】
【発明の実施の形態】
図１は、本発明の一実施形態に係る半導体装置の要部構成であり、コンタクト配線構造を示す断面図である。Ｓｉ半導体基板上において、素子に関係する不純物の拡散層１１が形成されている。拡散層１１表面は例えばＴｉＳｉ２のシリサイド層１２が形成されている。ＳｉＯ２膜でなる層間絶縁膜１３上に拡散層１１のシリサイド層１２表面に到達するコンタクトホール１４が形成されている。コンタクトホール１４には少なくとも底部にＣ５４相でなるＴｉＳｉ２のシリサイド膜１５が形成されている。図ではこのＴｉＳｉ２のシリサイド膜１５がコンタクトホール１４内壁も含め層間絶縁膜１３上にまで連続して存在する。このシリサイド膜１５上に反応バリアとしてのＴｉＮ膜１６が形成されている。ＴｉＮ膜１６上に配線部材１７が形成されている。配線部材１７はコンタクトホール１４内を埋め、主配線層として働く。この配線部材１７は例えばアルミニウムを主成分とし、少なくともＣｕを僅か（０．５〜１％程度）に含有する、または、さらにＳｉも僅か（０．２〜２％程度）に含有させたものを用いる。
【００１４】
上記実施形態の構成によれば、少なくともコンタクト底部のシリサイド接続部としてＣ５４相のＴｉＳｉ２でなるシリサイド膜１５を有する。Ｃ５４相は低抵抗結晶構造を作る高温相であり、これにより低抵抗コンタクトを実現する。Ｃ５４相のＴｉＳｉ２は、比抵抗１３〜２０μΩｃｍ程度を有し、化学量論的には同じであるが格子乗数（相）の異なる低温相、Ｃ４９相のＴｉＳｉ２（比抵抗８０〜１００μΩｃｍ程度）に比べて低抵抗となる。すなわち、Ｃ５４相はＣ４９相よりも高温で生成される結晶相タイプであることが知られている。図のようにシリサイド膜１５がコンタクトホール１４内壁も含め層間絶縁膜１３上にまで連続して存在すればより低抵抗のコンタクト配線となる。しかも、シリサイド膜１５は層間絶縁膜１３との密着性も良好である。このとき、シリサイド膜１５上のＴｉＮ膜１６は配線部材１７とシリサイド膜１５の間の良好なバリア膜としてある程度の厚さは必要である。
【００１５】
なお、上記実施形態において、拡散層１１表面におけるシリサイド層１２に使用される金属はＴｉに限らず、Ｃｏ、Ｎｉ等が考えられる。これにより、シリサイド層１２はＴｉＳｉ２の他、ＣｏＳｉ２、ＮｉＳｉ等が考えられる。また、導電部材１７として、Ｗ（タングステン）プラグの利用が考えられる。すなわち、コンタクトホール１４内を埋めるＷとアルミニウムを主成分としたアルミニウム合金膜により導電部材１７が構成されることも考えられる。
【００１６】
図２〜図４は、それぞれ本発明の一実施形態に係る半導体装置の製造方法を示し、図１のコンタクト配線の形成工程を順に示す断面図である。図１と同様の箇所には同一の符号を付して説明する。
図２に示すように、Ｓｉ半導体基板上における素子領域に拡散層１１が形成され、その表面にＴｉＳｉ２のシリサイド層１２が形成される。ここでいう素子領域は例えばＭＯＳＦＥＴの形成領域であり、拡散層１１及びシリサイド層１２はソースまたはドレイン領域と考えられる。このシリサイド層１２上を含む素子領域上にＳｉＯ２膜でなる層間絶縁膜１３を形成する。次に、フォトリソグラフィ技術を利用し層間絶縁膜１３において図示しないレジストパターンを形成する。このレジストパターンに従ってシリサイド層１２表面へ到達するコンタクトホール１４を形成する。コンタクトホール１３の径は例えば０．６〜０．５μｍとする。コンタクトホール１４の間口を広げる逆スパッタを行ってもよい。
【００１７】
次に、少なくともコンタクトホール１４内にシリコンを含む被反応膜、例えばα−Ｓｉ膜（アモルファスＳｉ膜）２１を被覆する。α−Ｓｉ膜２１は例えば低温のＣＶＤ法で形成できる。この実施形態において、α−Ｓｉ膜２１はＴｉと反応してＴｉＳｉ２になる化学量論的な膜厚が必要である。ここでのα−Ｓｉ膜２１は例えばコンタクトホール１４内の底部、内壁及び層間絶縁膜１３上に５０ｎｍ程度の厚さ被覆する。次に、α−Ｓｉ膜２１上を含むコンタクトホール１４内及び層間絶縁膜１３上に３０ｎｍ程度のＴｉ膜２２及び１５ｎｍ程度のＴｉＮ膜１６ａを連続形成する。Ｔｉ膜２２及びＴｉＮ膜１６ａはＴｉターゲットを配備した同一のスパッタ装置にて真空を低下させることなく、Ｔｉ膜２２の形成、その後Ｎ２ガスを伴いＴｉＮ膜１６ａの形成を達成する。Ｔｉ膜２２よりＴｉＮ膜１６ａの膜厚を小さくしたことはα−Ｓｉ膜２１とＴｉ膜２２の反応を促進させるために好ましいからである。
【００１８】
次に、図３に示すように、真空中のランプアニール処理にてα−Ｓｉ膜２１とＴｉ膜２２をＣ５４相のＴｉＳｉ２でなるシリサイド膜１５に変える。この真空中のランプアニール処理は、７００〜８５０℃、３０秒程度で達成する。シリサイド膜１５は６０〜８０ｎｍ程度の厚さになる。シリサイド膜１５上にはＴｉＮ膜１６ａが一様に形成されているが、このＴｉＮ膜１６ａ上にさらにＴｉＮ膜を５０ｎｍ程度スパッタ形成し、ＴｉＮ膜１６とする。この追加スパッタ工程は、ＡｌとＳｉの反応を防ぐバリア膜としての特性を向上させるために行う。しかし、ＴｉＮ膜１６ａのみでバリア膜として十分な膜厚が確保できるとすれば、上記追加スパッタ工程を省略してもよい。
【００１９】
次に、図４に示すように、ＴｉＮ膜１６上にアルミニウムを主成分とした実質的なアルミニウム膜２７２をスパッタ形成する。アルミニウム膜２７２は、例えば少なくともＣｕや、さらにはＳｉを僅かながら含有させたＡｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕの合金が用いられる。その後、フォトリソグラフィ技術を経てパターニングし、エッチバック工程などを経ることによって、図１に示されるようなコンタクトホール１４内を含んだ配線部材１７を形成する。
【００２０】
上記実施形態の方法によれば、被反応膜のα−Ｓｉ膜２１上にＴｉ膜２２及びそれより膜厚の小さいＴｉＮ膜１６ａを形成しておくことで、α−Ｓｉ膜２１とＴｉ膜２２の反応を容易にしＣ５４相のＴｉＳｉ２でなるシリサイド膜１５に変える熱処理工程を行う。なお、上記実施形態の方法では被反応膜はα−Ｓｉ膜２１を用いたが、α−Ｓｉ膜の代りにポリシリコン膜を用いても同様にシリサイド膜１５に変えることができる。
【００２１】
図５は、本発明の他の実施形態で前記図１の変形例を示す半導体装置の要部構成として、コンタクト配線構造を示す断面図である。図１と同様の箇所には同一の符号を付して説明する。ＳｉＯ２膜でなる層間絶縁膜１３上に拡散層１１のシリサイド層１２表面に到達するコンタクトホール１４が形成されている。コンタクトホール１４底部、内壁も含め層間絶縁膜１３上に及んでＣ５４相でなるＴｉＳｉ２のシリサイド膜１５が形成されている。このシリサイド膜１５上に反応バリアとしてのＴｉＮ膜１６が形成されている。ＴｉＮ膜１６上に配線部材２７が形成されている。配線部材２７は、コンタクトホール１４内を埋めるＷ（タングステン）プラグ２７１及びアルミニウム膜２７２である。アルミニウム膜２７２は、ＣｕまたはＣｕとＳｉを僅かに含有する。
【００２２】
上記構成は、前記図３に示すような、Ｃ５４相のＴｉＳｉ２でなるシリサイド膜１５及びＴｉＮ膜１６において、コンタクトホール１４内を埋める十分な厚さのＷ（タングステン）をスパッタ形成する。その後、ＣＭＰ（化学的機械的研磨）技術を用いて平坦化しコンタクトホール１４内にのみ残す。これにより、Ｗプラグ２７１が形成される。次に、アルミニウムを主成分とした実質的なアルミニウム膜をスパッタ形成する。その後、フォトリソグラフィ技術を経てパターニングし、Ｗプラグ２７１及びアルミニウム膜２７２を含んだ配線部材２７を形成する。
【００２３】
以上説明したように、本発明によれば、シリサイド接続部としてＣ５４相のチタンシリサイド膜を有して低抵抗コンタクトを実現する。また、シリサイド接続部のコンタクトホール底部からコンタクトホール内壁、層間絶縁膜上に連続してチタンシリサイド膜を有するようにすれば、より好ましい低抵抗コンタクトを実現する。また、層間絶縁膜との密着性も好ましい。かつ、これらチタンシリサイド膜上には窒化チタン膜を有して良好なバリア性を有する。この結果、バリア性の信頼を維持しつつ低コンタクト抵抗を達成する配線構造を有する半導体装置及びその製造方法を提供することができる。
【００２４】
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の要部構成を示す断面図。
【図２】図１のコンタクト配線の形成工程を順に示す第１断面図。
【図３】図２に続く第２断面図。
【図４】図３に続く第３断面図。
【図５】本発明の他の実施形態で図１の変形例を示す断面図。
【符号の説明】
１１…拡散層、１２…シリサイド層、１３…層間絶縁膜、１４…コンタクトホール、１５…シリサイド膜、１６，１６ａ…ＴｉＮ膜、１７，２７…配線部材、２１…α−Ｓｉ膜（アモルファスＳｉ膜）、２２…Ｔｉ膜、２７１…Ｗ（タングステン）プラグ、２７２…アルミニウム膜。
【図１】
2004281604.tif 000003
【図２】
2004281604.tif 000004
【図３】
2004281604.tif 000005
【図４】
2004281604.tif 000006
【図５】
2004281604.tif 000007