(57)【要約】【課題】ヘッドとディスクとの接触で発生した記録データの周波数変動部を要因とするリードエラーを有効に回復できる機能を備えたディスクドライブを提供することにある。【解決手段】リードエラーの発生時に、リードチャネルに含まれるＰＬＬ回路１０５のＰＬＬパラメータを変更して、リトライ動作を実行するＣＰＵ１３を備えたディスクドライブが開示されている。ＣＰＵ１３は、通常のリトライに必要なリトライパラメータ以外に、ＰＬＬ制御回路１０６を介してＰＬＬパラメータを変更して、ディスク上の周波数変動の記録部を要因とするリードエラー回復を行なう。【選択図】　　図１
2004087028.tif 000002
【特許請求の範囲】
【請求項１】
ディスク媒体に記録されたデータ領域からデータを再生するデータ再生手段と、
前記データ再生手段の再生動作においてエラーが発生したときに、前記データ領域に含まれるＰＬＬ同期データに存在する周波数ジッタ部に関係する再生パラメータを変更し、当該再生パラメータに基づいて前記データ再生手段にリトライ動作を実行させるリトライ制御手段と
を具備したことを特徴とするディスクドライブ。
【請求項２】
前記データ再生手段は、データの再生動作に必要なＰＬＬ回路を含み、
前記リトライ制御手段は、前記再生パラメータとして、前記ＰＬＬ回路の動作パラメータである複数のＰＬＬパラメータの中で、アクイジションモードでのタイミング、ゲイン、及びトラッキングモードでのゲインのいずれかのパラメータを変更する手段を含むことを特徴とする請求項１に記載のディスクドライブ。
【請求項３】
前記データ再生手段は、データの再生動作に必要なＰＬＬ回路を含み、
前記リトライ制御手段は、前記ＰＬＬ回路の動作パラメータである複数のＰＬＬパラメータの中で、アクイジションモードでのタイミング及びゲインの各パラメータを変更する手段を含み、前記再生パラメータとして当該各パラメータの組み合わせを変更して、前記リトライ動作を実行させることを特徴とする請求項１に記載のディスクドライブ。
【請求項４】
前記リトライ制御手段は、前記アクイジションモードでのゲインを、通常の設定値より低い値に設定することを特徴とする請求項３に記載のディスクドライブ。
【請求項５】
前記データ再生手段は、データの再生動作に必要なＰＬＬ回路を含み、
前記リトライ制御手段は、前記ＰＬＬ回路の動作パラメータである複数のＰＬＬパラメータの中で、アクイジションモードでのタイミング、ゲイン、及びトラッキングモードでのゲインのいずれかのパラメータを変更する手段を含み、
前記再生パラメータとして前記アクイジションモードでのタイミング及びゲインの各パラメータの組み合わせを変更してリトライ動作を実行させて、かつ、当該リトライ動作でも前記エラーの回復ができないときには、前記再生パラメータとして前記アクイジションモードでのタイミング及びゲインの各パラメータを通常の設定値に戻し、前記トラッキングモードでのゲインを変更してリトライ動作を実行させることを特徴とする請求項１に記載のディスクドライブ。
【請求項６】
前記データ再生手段は、データの再生動作に必要なＰＬＬ回路を含み、
前記リトライ制御手段は、前記ＰＬＬ回路の動作パラメータである複数のＰＬＬパラメータの中で、アクイジションモードでのタイミング、ゲイン、及びトラッキングモードでのゲインのいずれかのパラメータを変更する手段を含み、
前記再生パラメータとして前記トラッキングモードでのゲインを変更して前記リトライ動作を実行させて、かつ、当該リトライ動作でも前記エラーの回復ができないときには、前記トラッキングモードでのゲインを通常の設定値に戻し、前記アクイジションモードでのタイミング及びゲインの各パラメータの組み合わせを変更してリトライ動作を実行させることを特徴とする請求項１に記載のディスクドライブ。
【請求項７】
前記リトライ制御手段は、前記アクイジションモードでのゲインを通常の設定値より低い値に設定し、前記トラッキングモードでのゲインを通常の設定値より高い値に設定することを特徴とする請求項２から請求項６のいずれか１項に記載のディスクドライブ。
【請求項８】
前記リトライ制御手段は、前記複数のＰＬＬパラメータ以外の再生パラメータの変更に従って通常のリトライ動作を実行させて、
当該通常のリトライ動作でも前記エラーの回復ができないときには、前記複数のＰＬＬパラメータのいずれかを変更した前記リトライ動作を実行させることを特徴とする請求項２に記載のディスクドライブ。
【請求項９】
前記リトライ制御手段は、前記複数のＰＬＬパラメータのいずれかを変更した前記リトライ動作を実行させて、
当該リトライ動作でも前記エラーの回復ができないときには、前記複数のＰＬＬパラメータ以外の再生パラメータの変更に従って通常のリトライ動作を実行させることを特徴とする請求項２に記載のディスクドライブ。
【請求項１０】
データの再生動作に必要なＰＬＬ回路を含み、ディスク媒体に記録されたデータ領域からデータを再生するデータ再生手段と、
前記ＰＬＬ回路の動作パラメータである複数のＰＬＬパラメータの中で、アクイジションモードでのタイミング、ゲイン、及びトラッキングモードでのゲインのいずれかのパラメータを変更する手段と、
前記ＰＬＬ回路の動作状態を検知する検知手段と、
前記データ再生手段の再生動作においてエラーが発生したときに、前記検知手段により検知された前記ＰＬＬ回路の動作状態が正常でない場合に、前記複数のＰＬＬパラメータの中でいずれかのパラメータを変更して、前記データ再生手段にリトライ動作を実行させるリトライ制御手段と
を具備したことを特徴とするディスクドライブ。
【請求項１１】
前記リトライ制御手段は、前記ＰＬＬ回路の動作状態が正常である場合には、前記複数のＰＬＬパラメータ以外の再生パラメータの変更に従って通常のリトライ動作を実行させることを特徴とする請求項１０に記載のディスクドライブ。
【請求項１２】
前記検知手段は、前記ＰＬＬ回路の動作状態として、アクイジションモード時の位相誤差または周波数誤差に関する情報、あるいはトラッキングモード時の位相誤差または周波数誤差に関する情報を取得する手段を含むことを特徴とする請求項１０に記載のディスクドライブ。
【請求項１３】
前記リトライ制御手段は、前記検知手段から取得された情報に基づいて、アクイジションモード時またはトラッキングモード時の位相誤差または周波数誤差が許容範囲を超えるときに、前記リトライ動作を実行させることを特徴とする請求項１２に記載のディスクドライブ。
【請求項１４】
ディスク媒体に記録されたデータ領域からデータを再生するデータ再生手段と、
前記データ再生手段の再生動作においてエラーが発生したときに、前記データ再生手段にリトライ動作を実行させるリトライ制御手段と、
前記リトライ動作によりエラー回復が成功したときに、前記再生動作時のリード対象である前記データ領域に対して既存の記録データと同一内容のデータを書込むライト動作を再実行するライト制御手段と
を具備したことを特徴とするディスクドライブ。
【請求項１５】
前記ライト制御手段によるライト動作の実行後に、当該データ領域から記録データを読出して検査するベリファイ手段を更に有することを特徴とする請求項１４に記載のディスクドライブ。
【請求項１６】
前記ベリファイ手段によりエラーが検知された場合には、当該データ領域を前記ディスク媒体上の代替領域に変更する手段を更に有することを特徴とする請求項１５に記載のディスクドライブ。
【請求項１７】
ディスク媒体に記録されたデータ領域からデータを再生するディスクドライブに適用するリードチャネルであって、
データ再生動作に必要なリードクロックを生成するＰＬＬ回路と、
前記ＰＬＬ回路の動作パラメータである複数のＰＬＬパラメータの中で、アクイジションモードでのタイミング、ゲイン、及びトラッキングモードでのゲインのいずれかのパラメータを外部から設定または変更するための手段と、
前記ＰＬＬ回路の動作状態を示す情報であって、アクイジションモード時の位相誤差または周波数誤差に関する情報あるいはトラッキングモード時の位相誤差または周波数誤差に関する情報のいずれかを外部に伝達するための手段と
を具備したことを特徴とするリードチャネル。
【請求項１８】
ディスク媒体に記録されたデータ領域からデータを再生するディスクドライブに適用するデータ再生方法であって、
前記データ再生手段の再生動作においてエラーが発生したときに、データの再生動作に必要なＰＬＬ回路の動作パラメータ以外の再生パラメータを変更して、通常のリトライ動作を実行するステップと、
前記通常のリトライ動作ではエラー回復ができないときに、前記動作パラメータである複数のＰＬＬパラメータの中で、アクイジションモードでのタイミング、ゲイン、及びトラッキングモードでのゲインのいずれかのパラメータを変更して、リトライ動作を実行するステップと
を具備したことを特徴とするデータ再生方法。
【請求項１９】
ディスク媒体に記録されたデータ領域からデータを再生するディスクドライブに適用するデータ再生方法であって、
前記データ再生手段の再生動作においてエラーが発生したときに、データの再生動作に必要なＰＬＬ回路の動作状態を検知するステップと、
前記検知ステップにより検知された前記動作状態が許容範囲を超えるときには、
前記ＰＬＬ回路の動作動作パラメータである複数のＰＬＬパラメータの中でいずれかのパラメータを変更して、リトライ動作を実行するステップと、
前記複数のＰＬＬパラメータ以外の再生パラメータの変更に従って通常のリトライ動作を実行するステップと
を具備したことを特徴とするデータ再生方法。
【請求項２０】
ディスク媒体に記録されたデータ領域からデータを再生するディスクドライブに適用するデータ再生方法であって、
前記データ再生手段の再生動作においてエラーが発生したときに、当該再生動作のリトライ動作を実行するステップと、
前記リトライ動作によりエラー回復が成功したときに、前記再生動作時のリード対象である前記データ領域に対して既存の記録データと同一内容のデータを書込むライト動作を再実行するステップと
を具備したことを特徴とするデータ再生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的にはディスクドライブの分野に関し、特に、リードリトライ動作によるエラー回復機能を含むデータ再生装置および方法に関する。
【０００２】
【従来の技術】
近年、ハードディスクドライブを代表とするディスクドライブの分野では、高記録密度化が推進されている。この高記録密度化のために、ディスクドライブにおける各種の技術的改善が要求されている。この技術的改善の一つとして、ヘッドの浮上量（浮上高：ｆｌｙｉｎｇ　ｈｅｉｇｈｔ）の低減化が含まれている。浮上量とは、概略的にはディスク（記録媒体）の表面からヘッド（実際のスライダのヘッド素子）までの距離（間隔）を意味している。
【０００３】
最近では、ヘッドの浮上量は１０ｎｍ程度の限界まで低下している。このため、ディスクドライブの使用環境である気圧や温度の変動、またはヘッド毎の構造的なばらつき等により、リード／ライト動作時に、ヘッドとディスクとが接触する頻度も高くなっている。
【０００４】
また、浮上量の低減化の限界を超える技術として、ヘッドとディスクとを接触させた状態（疑似接触状態を含む）で、リード／ライト動作を行なう接触方式のドライブが開発されている。この方式では、ヘッドとディスクとの動摩擦係数に関係して、ヘッドが円滑にディスクの表面上を摺動できることが要求される。ここで、ディスクの表面の平滑度が過度に高くなると、いわゆるスティック・スリップ（ｓｔｉｃｋ−ｓｌｉｐ）のような現象や、最悪時には吸着現象が発生することが多くなる。
【０００５】
そこで、ディスクの表面は、適度な平滑度になるように、換言すれば適度の粗さを有するように、意図的に突起が存在するように設計されている。突起の高さ、形状、密度は均一であるのが理想であるが、実際にはディスク上の場所により変動している。このため、動摩擦係数がディスク上の場所により変動し、ヘッドがディスク走行方向に引っ張られる力が変動する。これにより、ヘッドの周方向位置が微小に変動する。ヘッドの周方向位置が変化することは、ディスクとヘッドとの相対速度が変化することを意味し、記録された周波数が変動することになる。
【０００６】
周波数変動の現象としては、１００ｎｓ程度の短時間だけのものと、１００ｋｈｚ程度で振動しながら数１０ｕｓ程度の時間で継続する比較的長時間のものがあることが実験的に確認されている。前者は、ディスク上の突起がヘッド素子と接触している状態での現象であり、また、後者はスティック・スリップが発生している状態での現象であると推定される。
【０００７】
【発明が解決しようとする課題】
ディスクドライブには、ディスク上に記録されたデータを再生する再生システム（具体的にはリード／ライトチヤネル）が組み込まれている。この再生システムにより記録データを再生する再生動作（リード動作）時に、再生パラメータ（例えばＰＷ５０）が温度変化に応じて変動することがある。また、ドライブの外部から振動や衝撃が加わって、ディスク上のリード対象のトラックに対して、ヘッドの位置ずれが発生することがある。このような場合には、再生動作が実行されたときに、正常なデータが復号されないリードエラーが発生することが多い。
【０００８】
一般的に、ディスクドライブは、再生動作時にリードエラーが発生すると、正常なデータを再生するためのエラー回復機能を有する。このエラー回復機能として、リードチャネルのパラメータ（例えばフィルタのブースト量）を変更したり、またヘッド位置を微小に変更して、再生動作を再実行するリトライ方法（リードリトライ）が採用されている。リトライ手法については、例えば特開２０００−３１１３４７の公開公報（以下、先行技術文献）に開示されている。
【０００９】
このようなリトライ手法を適用しても、前述の接触方式のディスクドライブでは、エラー回復ができない場合が確認されている。また、ヘッド浮上方式を採用している通常のディスクドライブにおいても、エラー回復ができない場合が確認されている。この場合のエラー要因を解析すると、前述のヘッドとディスクとの接触（特にディスク上の突起とヘッドとの接触）により、ディスク上に記録されたデータ領域に、周波数（記録データの周期）が変動している周波数ジッタ部が生じていることが推定される。
【００１０】
前記の先行技術文献には、例えばリードチャネルに組み込まれているＰＬＬのパラメータであるゲインを変更してリトライを行なう方法が開示されている。しかしながら、このリトライ方法の場合でも、記録データの周波数変動を要因とするリードエラーを想定していないため、必ずしもエラー回復の有効な方法ではない。
【００１１】
そこで、本発明の目的は、ヘッドとディスクとの接触で発生した記録データの周波数変動部（周波数ジッタ部）を要因とするリードエラーを有効に回復できる機能を備えたディスクドライブを提供することにある。
【００１２】
【課題を解決するための手段】
本発明の観点は、ディスク上のデータ領域に含まれるＰＬＬ同期データ部（ＰＬＬバイト部）中に存在する周波数ジッタ部（周波数変動領域）を要因として、データ再生動作時に発生するリードエラーを回復するためのリトライ方法を採用したディスクドライブを提供することにある。
【００１３】
本発明の観点に従ったディスクドライブは、ディスク媒体に記録されたデータ領域からデータを再生するデータ再生手段と、前記データ再生手段の再生動作においてエラーが発生したときに、前記データ領域に含まれるＰＬＬ同期データ部に存在する周波数ジッタ部に関係する再生パラメータを変更し、当該再生パラメータに基づいて前記データ再生手段にリトライ動作を実行させるリトライ制御手段とを備えたものである。
【００１４】
再生パラメータの具体例としては、データ再生手段に含まれるリードチャネルのＰＬＬ回路の動作パラメータである複数のＰＬＬパラメータが含まれる。リトライ制御手段は、例えば当該各ＰＬＬパラメータの中で、アクイジションモードでのタイミング、ゲイン、及びトラッキングモードでのゲインのいずれかのパラメータを変更して、リトライ動作を実行させる。
【００１５】
このような本発明の観点による構成は、ヘッドとディスクとの接触により、特にデータ領域へのライト動作時に、ＰＬＬ同期データ中に周波数ジッタ部が発生しやすい接触方式のディスクドライブに適用することが有効である。また、ヘッド浮上方式を採用している通常のディスクドライブの場合でも、ヘッドとディスクとの接触が発生することがある。従って、当該周波数ジッタ部を要因とするエラーの回復には、本発明の観点によるリトライ方法が有効である。
【００１６】
【発明の実施の形態】
以下図面を参照して、本発明の実施形態を説明する。
【００１７】
図１は、本実施形態に関するリード／ライトチャネルの要部を示すブロック図である。図２は、本実施形態に関するディスクドライブの要部を示すブロック図である。
【００１８】
（ディスクドライブの構成）
本ディスクドライブ２０は、図２に示すように、ディスク媒体（以下、単にディスク）１、およびディスク１に対してデータのリード／ライトを行なう磁気ヘッド（以下、単にヘッド）２を備えている。ディスク１は、スピンドルモータ（ＳＰＭ）３に固定されて、高速回転される。ディスク１上には、データを記録する領域として多数のトラック２００が構成されている。ここで、本ドライブ２０は、ディスク１とヘッド２とが接触する方式のドライブ、または浮上しているヘッド２とディスク１とが接触しやすい通常のドライブを想定する。
【００１９】
ヘッド２は、リード動作を実行するためのリードヘッド素子と、ライト動作を実行するライトヘッド素子とがスライダ上に実装された構造である。ヘッド２は、ボイスコイルモータ（ＶＣＭ）５により駆動されるアクチュエータ４に搭載されている。アクチュエータ４は、ＣＰＵ１３の制御によりヘッド２を、ディスク１上の目標位置（リード／ライト対象のトラック）まで移動させる。
【００２０】
ＶＣＭ５は、モータドライバＩＣ６に含まれるＶＣＭドライバ６０により駆動電流が供給される。モータドライバＩＣ６は、ＶＣＭドライバ６０と共に、ＳＰＭ３を駆動するためのＳＰＭドライバ６１を含む。ＣＰＵ１０は、モータドライバＩＣ６を介して、ＳＰＭ３及びＶＣＭ５を制御する。
【００２１】
このようなヘッド／ディスク・アセンブリ以外に、本ドライブ２０は、リード／ライトチャネル１０と、プリアンプ回路１１と、ディスクコントローラ（ＨＤＣ）１２と、ＣＰＵ１３と、メモリ１４とを有する回路系を備えている。
【００２２】
プリアンプ回路１１は、リードヘッド素子から出力されるリード信号を増幅するリードアンプ及びライトアンプを有する。ライトアンプは、Ｒ／Ｗチャネル１０から出力されるライトデータ信号をライト電流信号に変換して、ライトヘッド素子に送出する。
【００２３】
ＣＰＵ１３は、ドライブのメイン制御装置であり、サーボ制御（ヘッド位置決め制御）、およびリトライ動作を含むリード／ライト動作の制御を実行する。メモリ１１は、ＲＡＭ以外に、不揮発性メモリであるフラッシュメモリ（ＥＥＰＲＯＭ）及びＲＯＭなどを含む。メモリ１１に含まれるフラッシュメモリには、本実施形態のリトライ動作で使用するパラメータテーブル１４０が格納されている（図１０を参照）。
【００２４】
ＨＤＣ１２は、ドライブ２０とホストシステム３０（例えばパーソナルコンピュータやディジタル機器）とのホストインターフェース機能を有する。また、ＨＤＣ１２は、リード／ライトチャネル１０との間でリード／ライトデータの転送を制御するディスクインターフェース機能を有する。
【００２５】
（リードチャネルの構成）
Ｒ／Ｗチャネル１０は、リード／ライトデータ信号を処理する信号処理用ＩＣであり、一般的にはＰＲＭＬ（ｐａｒｔｉａｌ　ｒｅｓｐｏｎｓｅ　ｍａｘｉｍｕｍ　ｌｉｋｅｌｉｈｏｏｄ）式データチャネルである。図１は、Ｒ／Ｗチャネル１０に含まれるリードチャネルの要部と、その周辺要素との関連を示す。
【００２６】
リードチャネルは、ＡＧＣ（ａｕｔｏｍａｔｉｃ　ｇａｉｎ　ｃｏｎｔｒｏｌ）機能を備えた可変ゲインアンプ（ＶＧＡ：ｖａｒｉａｂｌｅ　ｇａｉｎ　ａｍｐｌｉｆｉｅｒ）１００と、ローパスフィルタ（ＬＰＦ）１０１と、Ａ／Ｄコンバータ１０２と、ディジタル式イコライザ１０３と、デコーダ１０４と、ＰＬＬ（ｐｈａｓｅ−ｌｏｃｋｅｄ　ｌｏｏｐ）回路１０５とを有する。
【００２７】
ＶＧＡ１００は、プリアンプ回路１１から入力されたリード信号の信号振幅を一定に維持するための振幅調整回路である。プリアンプ回路１１は、ヘッド２のリードヘッド素子によりディスク１上から読出されたリード信号を増幅して、リード／ライトチャネル１０に送出する。ＬＰＦ１０１は、ＶＧＡ１００から出力されるリード信号からノイズを除去するためのフィルタである。
【００２８】
Ａ／Ｄコンバータ１０２は、ＬＰＦ１０１から出力されたアナログのリード信号をディジタル信号に変換する。イコライザ１０３は、通常ではトランスバーサル・フィルタ（ｔｒａｎｓｖｅｒｓａｌ　ｆｉｌｔｅｒ）を含み、リード信号波形（ディジタル信号波形）を所定の信号波形に等化する。デコーダ１０４は、ＰＲＭＬ式のデータ復号化回路であり、リード信号から記録データを再生してＨＤＣ１２に出力する。
【００２９】
ＰＬＬ回路１０５は、データ再生動作時に、Ａ／Ｄコンバータ１０２の動作に必要なリードクロックＣＬを供給する。ＰＬＬ回路１０５は、位相比較器と、ＬＰＦ（ｌｏｗ−ｐａｓｓ　ｆｉｌｔｅｒ）と、ＶＣＯ（ｖｏｌｔａｇｅ−ｃｏｎｔｒｏｌｌｅｄ　ｏｓｃｉｌｌａｔｏｒ）とを含み、一種のフィードバックシステムを構成している。
【００３０】
ＰＬＬ回路１０５は、イコライザ１０３から出力されるリード信号（ディジタル信号）を入力信号とし、ＶＣＯの発振周波数を、当該入力信号（変調信号）と一定の位相関係を保持するように制御する。要するに、ＰＬＬ回路１０５は、リード信号（変調された記録データ）の周波数及び位相に合わせたリードクロックＣＬをＡ／Ｄコンバータ１０２に供給する。
【００３１】
ＰＬＬ回路１０５は、ＰＬＬ制御回路１０６により、複数のＰＬＬパラメータが設定される。ＰＬＬパラメータは、リードゲートＲＧに応じたアクイジションモード（ａｃｑｕｉｓｉｔｉｏｎ　ｍｏｄｅ）でのタイミングとゲイン、およびトラッキングモード（ｔｒａｃｋｉｎｇ　ｍｏｄｅ）でのゲインを含む。ＣＰＵ１４は、メモリ１４に保存されているパラメータテーブル１４０を参照し、ＰＬＬ制御回路１０６を介して、各ＰＬＬパラメータの設定又は変更を実行する。
【００３２】
ＰＬＬ制御回路１０６は、各ＰＬＬパラメータの設定又は変更を実現するためのタイミング調整回路１０６Ａおよびゲイン調整回路１０６Ｂを含む。タイミング調整回路１０６Ａは、ＣＰＵ１４により設定されるアクイジションモードでのタイミングや、リードゲートＲＧに応じたタイミングを調整する。また、ゲイン調整回路１０６Ｂは、ＣＰＵ１４により設定されるアクイジションモードまたはトラッキングモードでのゲインを調整する。ここで、リードゲートＲＧは、ＨＤＣ１２から出力されるタイミング信号であり、再生動作（リード動作）のタイミングを設定する。
【００３３】
さらに、ＰＬＬ制御回路１０６は、ＰＬＬ回路１０５の動作状態を検知して、当該検知結果である情報を保持し、ＣＰＵ１３に伝達する機能を有する。当該情報としては、アクイジションモード時の位相誤差または周波数誤差に関する情報を含む。また、トラッキングモード時の位相誤差または周波数誤差に関する情報を含む。
【００３４】
（データ再生動作およびＰＬＬ動作）
以下、主として図３から図５、および図９を参照して、ディスクドライブでのデータ再生動作（リード動作）とＰＬＬ回路１０５の基本的動作を説明する。
【００３５】
図９のフローチャートに示すように、ＣＰＵ１３は、リトライ動作のリトライ回数（ＲＮ）を制御するためのカウンタの初期化処理を実行する（ステップＳ１）。次に、ＣＰＵ１３は、ホストシステム３０からリードコマンドの発行に応じて、リード動作を実行する（ステップＳ２）。リード動作では、ＣＰＵ１３は、ヘッド２をディスク１上のリード対象トラック（例えばトラック２００）まで移動させて、リードヘッド素子による読出し動作を実行させる。即ち、ＣＰＵ１３は、ＰＬＬ制御回路１０６を介してＰＬＬ回路１０５を制御し、リードチャネルの動作を開始させる。このとき、ＨＤＣ１２は、リード動作のスタートタイミングを指示するリードゲートＲＧをリードチャネルに供給する。
【００３６】
ここで、ディスク１上のトラック２００は、複数のデータセクタ（データ領域）に分割されている。各データセクタは、図３（Ａ）に示すように、ＰＬＬ同期データ（ＰＬＬバイト）領域３００と、シンクバイト（Ｓｙｎｃ　Ｂｙｔｅ）領域３０１と、ユーザデータ領域３０２を含む。ＰＬＬバイト領域３００には、一定の周波数（例えば２Ｔパターン：Ｔは１ビットの時間を意味する）の同期データが記録されている。シンクバイト領域３０１には、ユーザデータ領域３０２の起点を判別するためデータが記録されている。ユーザデータ領域３０２には、ホストシステム３０から転送されたユーザデータ（ライトデータ）が記録される。
【００３７】
ディスク１上のデータセクタからデータを読出すリード動作は、図３（Ｂ）に示すように、リードゲートＲＧがＰＬＬ同期バイト３００内でアクティブになるとスタートする。リードチャネルでは、ＰＬＬ回路１０５は、ディスク１から読出されたリード信号から記録データを再生するために必要なリードクロックＣＬを生成して、Ａ／Ｄコンバータ１０２に供給する。
【００３８】
ここで、ＰＬＬ回路１０５の動作モードは、前述したように、通常では、２種類のアクイジションモード（ＡＭ）と、トラッキングモード（ＴＭ）とに大別される。ＰＬＬ回路１０５は、リードゲートＲＧのアクティブに応じて、アクイジションモード（ＡＭ）になり、高速で周波数、位相をリードデータ（イコライザ１０３の出力データ）に追従させる。このＡＭ時には、ＰＬＬ回路１０５には、ＰＬＬバイト領域３００からの一定周波数のデータがリードデータとして入力される。
【００３９】
特に支障がなければ、ＰＬＬ回路１０５は、図３（Ｃ）に示すＡＭの期間内でリードデータに対するＶＣＯの位相誤差および周波数誤差が許容値以下まで抑制できる。ＰＬＬ回路１０５は、ＡＭの期間が終了すると、図３（Ｄ）に示すトラッキングモード（ＴＭ）に移行する。ＰＬＬ回路１０５は、当該ＴＭ期間では、スピンドルモータ３の回転速度の変動に追従するが、ノイズ等の影響で誤動作しないように、通常では、相対的にゲインが下げられる。即ち、トラッキングモード（ＴＭ）は、相対的に低速で周波数および位相を追従させるＰＬＬ動作モードである。
【００４０】
以上のようなリード動作において、正常な記録データが再生されると、ＣＰＵ１３は正常終了にする（ステップＳ３のＮＯ）。一方、ＨＤＣ１２において、リードエラーが発生したことが判定されると、ＣＰＵ１３は、エラー回復のためにリトライ動作（リードリトライ）を開始する（ステップＳ３のＹＥＳ，Ｓ４）。
【００４１】
ここで、ＣＰＵ１３は、リトライ回数（ＲＮ）には上限値（ＭＡＸ：例えば２５６回）があるため、リトライ回数を制限している（ステップＳ５）。即ち、ＣＰＵ１３は、リトライ回数が上限値を超えても、エラー回復ができない場合にはエラー終了にする（ステップＳ５のＹＥＳ）。一般的には、ＣＰＵ１３はエラー終了処理として、ＨＤＣ１２を介してホストシステム３０に対して、リードエラーが発生していることを通知する処理を含む。
【００４２】
（第１のリトライ方法）
ここでは、ライト動作時に、ヘッド２とディスク１の突起との接触（衝突）を要因として、図４（Ａ）に示すように、短周期の周波数変動の記録部（周波数ジッタ部と表記する）３００Ａが、ＰＬＬ同期バイト領域３００内で発生している場合を想定する。
【００４３】
リード動作では、前述したように、ＰＬＬ回路１０５は、図４（Ｂ）に示すように、アクイジションモード（ＡＭ）の有効期間（ＡＴ）ではゲインが相対的に高く、高速でリードデータ信号に追従する。このとき、周波数ジッタ部３００Ａが当該有効期間（ＡＴ）の中間である場合には、ＰＬＬ回路１０５は、アクイジションモードの終了までに、周波数が正常状態に復帰する可能性が高い。即ち、図４（Ｃ）に示すように、ＡＭ時での周波数の誤差が許容範囲を超える期間は、有効期間（ＡＴ）の中間期間のみである。
【００４４】
一方、図５（Ａ），（Ｂ）に示すように、周波数ジッタ部３００Ａが当該有効期間（ＡＴ）の終了近傍に存在すると、ＰＬＬ回路１０５は、図５（Ｃ）に示すように、周波数の誤差が許容範囲を超える期間が長くなる。即ち、アクイジションモードの終了までに周波数が正常状態に復帰せずに、トラッキングモードに移行する可能性が高くなる。トラッキングモードでは、相対的にＰＬＬのゲインが低いため、ずれた周波数が正常の周波数に復帰するのには時間がかかる。このため、シンクバイト領域３０１またはユーザデータ領域３０２から正常にデータを読出すことができず、リードエラーが発生する可能性が高くなる。
【００４５】
そこで、ＣＰＵ１３は、リトライ動作時に、図６（Ａ），（Ｂ）に示すように、アクイジションモードの有効期間（ＡＴ）を延長（符号６００）するようにＰＬＬパラメータを変更する。具体的には、ＣＰＵ１３は、ＰＬＬ制御回路１０６のタイミング調整回路１０６Ａのタイミングを変更する。
【００４６】
このようなリトライ方法であれば、周波数ジッタ部３００Ａが相対的に有効期間（ＡＴ）の中間になるため、ＰＬＬ回路１０５は、アクイジションモードの終了までに、周波数が正常状態に復帰する可能性が高くなる。即ち、図６（Ｃ）に示すように、ＡＭ時での周波数の誤差が許容範囲を超える期間は、短期間となる。従って、リトライ動作により、データを正常に再生して、リード動作でのエラー回復を実現できる。
【００４７】
（第２のリトライ方法）
図７は、本実施形態での第２のリトライ方法に関するタイミングチャートである。
【００４８】
本リトライ方法では、ＣＰＵ１３は、リトライ動作時に、図７（Ａ），（Ｂ）に示すように、当該ＡＭの開始タイミングを通常時より遅らせるようにＰＬＬパラメータを変更する（図７（Ｂ）の符号７００）。ここで、アクイジションモード（ＡＭ）の有効期間（ＡＴ）は通常動作時と同一である。
【００４９】
ＡＭの有効期間（ＡＴ）は同一であるため、当該ＡＭの終了タイミングも、開始タイミングに従って遅れることになる（図７（Ｂ）の符号７０１）。これにより、結果として、図６（Ｂ）で示す場合と同様に、周波数ジッタ部３００Ａが相対的に有効期間（ＡＴ）の中間になるため、図７（Ｃ）に示すように、ＡＭ時での周波数の誤差が許容範囲を超える期間は、短期間となる。このため、ＰＬＬ回路１０５は、アクイジションモードの終了までに、周波数が正常状態に復帰する可能性が高くなる。従って、リトライ動作により、データを正常に再生して、リード動作でのエラー回復を実現できる。
【００５０】
なお、ＣＰＵ１３は、当該ＡＭの開始タイミングを通常時より遅らせる方法として、ＨＤＣ１２に対してリードゲートＲＧの発行タイミングを遅らせる。また、ＰＬＬ制御回路１０６が、リードゲートＲＧを入力とするディレイ（ｄｅｌａｙ）回路を有することを想定する。ＣＰＵ１３は、当該ディレイ回路のディレイ時間を制御することにより、当該ＡＭの開始タイミングを通常時より遅らせることが可能である。
【００５１】
また、周波数ジッタ部３００Ａが、例えばシンクバイト領域３０１の直前の位置に存在するような場合には、ＣＰＵ１３は、前記とは逆に、ＡＭの開始タイミングを通常時より早くさせるように制御する。これにより、ＰＬＬ回路１０５は、周波数ジッタ部３００Ａを含むＰＬＬ同期バイトの後半部では、トラッキングモードで動作する。トラッキングモードでは、ＰＬＬ回路１０５は追従速度が遅いため、ＰＬＬの周波数が大きくずれることはないため、リードチャネルはデータを正常に再生できる可能性がある。
【００５２】
（第３のリトライ方法）
図８は、本実施形態の第３のリトライ方法に関するタイミングチャートである。
【００５３】
本リトライ方法では、図８（Ａ），（Ｂ）に示すように、アクイジションモード（ＡＭ）の開始及び終了の各タイミング、及び有効期間（ＡＴ）は通常動作時と同一である。ＣＰＵ１３は、リトライ動作時に、ＰＬＬパラメータとして、アクイジションモード（ＡＭ）時のＰＬＬのゲインを低下させるように変更する。
【００５４】
このようなリトライ方法であれば、ＰＬＬ回路１０５は、アクイジションモード（ＡＭ）の有効期間（ＡＴ）において、相対的にリードデータ信号に追従する速度が低速となる。従って、ＰＬＬ回路１０５は、周波数ジッタ部３００Ａの影響による周波数の誤差が相対的に低減する（図８（Ｃ）を参照）。これにより、リトライ動作により、データを正常に再生して、リード動作でのエラー回復を実現できる。
【００５５】
（第４のリトライ方法）
以上のようなリトライ方法により、ＰＬＬ同期データ領域３００に存在する周波数ジッタ部３００Ａの影響による相対的に短周期の周波数変動に対処することができる。
【００５６】
次に、ＰＬＬ同期データ領域３００だけでなく、ユーザデータ領域３０２に記録されたユーザデータの周波数も変動している場合を想定する。この場合には、相対的に長周期の周波数変動が発生し、前述の各リトライ方法では、リードエラーの回復は不可能である。そこで、第４のリトライ方法を、図９のフローチャート及び図１０を参照して説明する。
【００５７】
図９のステップＳ５に示すように、ＣＰＵ１３は、リトライ回数が上限値を超えていない場合には、リトライを実行する場合に、パラメータテーブル１４０を参照する。即ち、ＣＰＵ１３は、リトライパラメータを読出して、ＰＬＬ回路１０５のＰＬＬパラメータを変更して、リード動作を再実行させる（ステップＳ６，Ｓ７）。
【００５８】
パラメータテーブル１４０は、例えば図１０に示すように、リトライパラメータとして、ＰＬＬ回路１０５のＰＬＬパラメータが設定されている。リトライパラメータとしては、アクイジションモード（ＡＭ）での開始タイミング（Ｔ１〜Ｔ３）、当該ＡＭ時のＰＬＬゲイン（Ｇａ１〜Ｇａ３）、およびトラッキングモード（ＴＭ）時のＰＬＬゲイン（Ｇｔ１〜Ｇｔ３）が設定されている。
【００５９】
なお、ＣＰＵ１３は、リードチャネルの再生動作に必要な再生パラメータとして、通常のリトライパラメータを変更して、通常のリトライも実行する。当該通常のリトライパラメータとしては、図示しないが、例えばＬＰＦ１０１のブースト量や、ヘッド２の位置オフセット量などが含まれる。
【００６０】
ここで、本実施形態では、ＣＰＵ１３は、リトライ回数が１２８回目までは通常のリトライパラメータを変更する通常のリトライ動作を実行する。この通常リトライ動作時には、各ＰＬＬパラメータは、初期設定値（Ｔ１，Ｇａ１，Ｇｔ１）が維持されている。
【００６１】
リトライ回数が１２９回目から、ＣＰＵ１３は、図１０に示すように、パラメータテーブル１４０を参照して、ＰＬＬ制御回路１０６を介してＰＬＬ回路１０５のＰＬＬパラメータを変更させて、リトライ動作を実行する（ステップＳ７）。
【００６２】
ここで、ＣＰＵ１３は、ＡＭ時の開始タイミングとして、初期設定値（Ｔ１）より遅い開始タイミング（Ｔ２）、さらにＴ２より遅い開始タイミング（Ｔ３）を使用して、ＰＬＬパラメータを変更する。また、ＡＭ時のＰＬＬゲインとして、初期設定値（Ｇａ１）より低いゲイン（Ｇａ２）、さらにＧａ２より低いゲイン（Ｇａ３）を使用して、ＰＬＬパラメータを変更する。さらに、ＴＭ時のＰＬＬゲインとして、初期設定値（Ｇｔ１）より高いゲイン（Ｇｔ２）、さらにＧｔ２より高いゲイン（Ｇｔ３）を使用して、ＰＬＬパラメータを変更する。
【００６３】
具体例としては、ＣＰＵ１３は、リトライ回数が１２９回目から１３２回目では、ＡＭ時の開始タイミングとしては初期設定値（Ｔ１）を使用し、ＡＭ時のＰＬＬゲインとしては初期設定値（Ｇａ１）より、１段階だけ低いゲイン（Ｇａ２）を使用する。また、リトライ回数が１３７回目から１４０回目では、ＣＰＵ１３は、ＡＭ時の開始タイミングとしては初期設定値（Ｔ１）より１段階だけ遅いタイミング（Ｔ２）を使用する。このとき、ＣＰＵ１３は、ＡＭ時のＰＬＬゲインとしては、初期設定値（Ｇａ１）を使用する。さらに、ＣＰＵ１３は、リトライ回数が１９３回目からは、ＴＭ時のＰＬＬゲインとして、初期設定値（Ｇｔ１）より高いゲイン（Ｇｔ２，Ｇｔ３）を使用して、ＰＬＬパラメータを変更する。
【００６４】
以上のように本リトライ方法では、通常のリトライ動作（１２８回目まで）の後に、ＰＬＬパラメータを変更するリトライ動作を実行する。従って、相対的に長周期の周波数変動の発生要因とするリードエラーの回復を実現することが可能となる。特に、ＰＬＬパラメータの中で、トラッキングモード（ＴＭ）時のＰＬＬゲインを通常の設定値（Ｇｔ１）より高く設定することにより、ＴＭ時での追従速度を通常時より高速にできる。従って、データセクタに記録された周波数ジッタ部にも高速に追従し、ＰＬＬの周波数誤差を小さくできるため、結果として、エラー回復の可能なリトライ動作を実行できる確率が高くなる。
【００６５】
なお、本リトライ方法は、通常のリトライ動作の実行後に、ＰＬＬパラメータを変更するリトライ動作を実行している。しかし、ディスク１とヘッド２との接触固有の要因により、データセクタに記録された周波数変動部（周波数ジッタ部３００Ａ）によるエラー発生の頻度が高い場合には、かならずしも適切ではない。このような場合には、通常のリトライ動作ではエラー回復が不可能であるため、通常のリトライ動作を実行した後に、本リトライ動作を実行すると、エラー回復までのリトライ回数が増大し、リード動作の効率が低下することになる。
【００６６】
そこで、特に接触方式のディスクドライブでは、通常のリトライ動作に先行して、ＰＬＬパラメータを変更する本リトライ動作を実行する方法が望ましい。
【００６７】
（第５のリトライ方法）
図１１は、本実施形態の第５のリトライ方法を説明するためのフローチャートである。
【００６８】
本リトライ方法は、リードエラー発生時に、ＣＰＵ１３は、ＰＬＬ回路１０５の状態に基づいて、通常のリトライ動作と本リトライ動作の順序を決定する手順を含む。以下、図１１のフローチャートを参照して、本リトライ方法を説明する。
【００６９】
ＣＰＵ１３は、リード動作において、正常な記録データが再生されると、正常終了にする（ステップＳ１１，Ｓ１２のＮＯ）。一方、ＨＤＣ１２において、リードエラーが発生したことが判定されると、ＣＰＵ１３は、エラー回復のためにリトライ動作を実行する（ステップＳ１２のＹＥＳ，Ｓ１６，Ｓ１７，Ｓ１８）。
【００７０】
ここで、ＣＰＵ１３は、リトライ動作を開始する前に、ＰＬＬ制御回路１０６を介してＰＬＬ回路１０５の動作状態を読出して、リトライ動作におけるリトライパラメータの内容を判定する（ステップＳ１３）。
【００７１】
具体的には、ＣＰＵ１３は、ＰＬＬ回路１０５のアクイジションモード（ＡＭ）時のＰＬＬ誤差（周波数及び位相の誤差）に関する情報を取得し、当該ＰＬＬ誤差が許容範囲内であるか否かを判定する（ステップＳ１４）。ＣＰＵ１３は、当該ＰＬＬ誤差が許容範囲を超える場合には、ＰＬＬパラメータの中で、ＡＭ時の開始タイミング及びＰＬＬゲインを変更して、リトライ動作を実行する（ステップＳ１４のＹＥＳ，Ｓ１７）。
【００７２】
ここで、本実施形態では、前述したように、ＰＬＬ制御回路１０６は、ＰＬＬ回路１０５の動作状態を検知して、当該検知結果である情報を保持し、ＣＰＵ１３に伝達する機能を有する。当該情報としては、アクイジションモード時の位相誤差または周波数誤差に関する情報を含む。また、トラッキングモード時の位相誤差または周波数誤差に関する情報を含む。
【００７３】
さらに、ＣＰＵ１３は、ＰＬＬ回路１０５のトラッキングモード（ＴＭ）時のＰＬＬ誤差（周波数及び位相の誤差）に関する情報を取得し、当該ＰＬＬ誤差が許容範囲内であるか否かを判定する（ステップＳ１５）。ＣＰＵ１３は、当該ＰＬＬ誤差が許容範囲を超える場合には、ＰＬＬパラメータの中で、ＴＭ時のＰＬＬゲインを変更して、リトライ動作を実行する（ステップＳ１５のＹＥＳ，Ｓ１８）。
【００７４】
一方、ＣＰＵ１３は、ＰＬＬ回路１０５での異常が発生していない場合には、通常のリトライ動作を実行する（ステップＳ１４のＮＯ，Ｓ１５のＮＯ）。即ち、ＣＰＵ１３は、リトライパラメータとして、ＰＬＬパラメータ以外の再生パラメータを変更する通常のリトライ動作を実行する（ステップＳ１６）。
【００７５】
以上のリトライ方法であれば、ＣＰＵ１３は、リトライ動作を実行する前に、ある程度のリードエラー発生要因を判定することにより、エラー回復として最適なリトライ動作を優先的に実行することが可能となる。即ち、ＰＬＬ関係のエラー要因（周波数ジッタ部３００Ａの存在など）とは無関係であれば、通常のリトライ動作を優先的に先行して実行する。また、ＰＬＬ関係のエラー要因であると推定できる場合には、ＰＬＬパラメータを変更する本リトライ動作を優先的に先行して実行する。従って、リードエラー発生要因に関係するリトライ動作を、優先的に先行して実行する可能性が高くなるため、結果として、リトライの成功によりエラー回復させるまでのエラー回復時間の短縮化を実現できる。
【００７６】
（他の実施形態）
図１２は、他の実施形態に関するリトライ方法を説明するためのフローチャートである。
【００７７】
本実施形態は、前述の周波数ジッタ部３００Ａなどの周波数変動の記録部が、ディスク１上の突起のある場所で必ず発生するのではなく、書き直すことにより正常な記録状態になる確率が高くなることに着目したものである。以下、図１２のフローチャートを参照して、本実施形態に関するリトライ動作を説明する。
【００７８】
ＣＰＵ１３は、リード動作において、正常な記録データが再生されると、正常終了にする（ステップＳ２１，Ｓ２２のＮＯ）。一方、ＨＤＣ１２において、リードエラーが発生したことが判定されると、ＣＰＵ１３は、エラー回復のためにリトライ動作を実行する（ステップＳ２２のＹＥＳ，Ｓ２３）。
【００７９】
ここで、ＣＰＵ１３は、リードエラーが回復しない場合には、所定のリトライ回数だけリトライ動作を繰り返す（ステップＳ２４のＹＥＳ，Ｓ２５）。一方、リトライ動作が成功したとき（リードエラーが回復したとき）に、ＣＰＵ１３は、当該リード対象であるデータセクタでの記録データ（ＰＬＬ同期データなども含む）を書き直すためのライト動作を再実行する（ステップＳ２４のＮＯ，Ｓ２６）。
【００８０】
更に、ＣＰＵ１３は、当該ライト動作により記録したデータをリードして検査するベリファイ（ｖｅｒｉｆｙ）動作を実行し、正常状態が確認されると正常終了にする（ステップＳ２７，Ｓ２８のＮＯ）。
【００８１】
ここで、ベリファイ動作によりエラーが発生すると、ＣＰＵ１３は、リード対象のデータセクタを代替セクタに変更するためのリアサイン処理（代替処理）を実行する（ステップＳ２９）。
【００８２】
以上のように本リトライ方法は、リトライにより成功した場合には、当該データセクタに対して記録データの書き直し処理を実行する。これにより、ディスク１とヘッド２との接触を要因とする周波数変動の記録部（周波数ジッタ部３００Ａなど）を解消することが可能となる。従って、以後のリード動作では、リードエラーの発生を防止し、リトライ動作を省略できる可能性を高くできる。
【００８３】
また、リトライ無しではエラー回復が困難である場合のみ、リアサイン処理を実行するため、結果として、リアサイン処理で必要な代替エリアの使用量を削減することが可能となる。ここで、リトライ動作には、ベリファイ動作でのリード動作を含む。
【００８４】
【発明の効果】
以上詳述したように本発明によれば、ヘッドとディスクとの接触で発生した記録データの周波数変動の記録部を要因とするリードエラーを有効に回復できる機能を備えたディスクドライブを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に関するリード／ライトチャネルの要部を示すブロック図。
【図２】本実施形態に関するディスクドライブの要部を示すブロック図。
【図３】本実施形態に関するＰＬＬ回路の基本的動作を説明するためのタイミングチャート。
【図４】本実施形態でのリードエラーの発生要因を説明するための図。
【図５】本実施形態でのリードエラーの発生要因を説明するための図。
【図６】本実施形態に関する第１のリトライ方法を説明するためのタイミングチャート。
【図７】本実施形態の第２のリトライ方法を説明するためのタイミングチャート。
【図８】本実施形態の第３のリトライ方法を説明するためのタイミングチャート。
【図９】本実施形態の第４のリトライ方法を説明するためのフローチャート。
【図１０】本実施形態に関するパラメータテーブルの一例を示す図。
【図１１】本実施形態の第５のリトライ方法を説明するためのフローチャート。
【図１２】本発明の他の実施形態に関するフローチャート。
【符号の説明】
１…ディスク
２…ヘッド
３…スピンドルモータ（ＳＰＭ）
４…アクチュエータ
５…ボイスコイルモータ（ＶＣＭ）
６…モータドライバＩＣ
１０…リード／ライトチャネル
１１…プリアンプ回路
１２…ディスクコントローラ（ＨＤＣ）
１３…ＣＰＵ
１４…メモリ
２０…ディスクドライブ
３０…ホストシステム
１００…ＶＧＡ
１０１…ＬＰＦ
１０２…Ａ／Ｄコンバータ
１０３…ディジタル式イコライザ
１０４…デコーダ
１０５…ＰＬＬ回路
１０６…ＰＬＬ制御回路
１０６Ａ…タイミング調整回路
１０６Ｂ…ゲイン調整回路
１４０…パラメータテーブル
【図１】
2004087028.tif 000003
【図２】
2004087028.tif 000004
【図３】
2004087028.tif 000005
【図４】
2004087028.tif 000006
【図５】
2004087028.tif 000007
【図６】
2004087028.tif 000008
【図７】
2004087028.tif 000009
【図８】
2004087028.tif 000010
【図９】
2004087028.tif 000011
【図１０】
2004087028.tif 000012
【図１１】
2004087028.tif 000013
【図１２】
2004087028.tif 000014