(57)【要約】【課題】多ビットのクロック再生伝送方式において、クロック信号を抽出しているデータビットに異常が発生しても、残りの正常なビットを使って信号通信を続けることが可能な信号通信装置を提供する。【解決手段】信号通信装置１０２のクロック信号及びデータ信号再生回路部１１８に２つのクロック信号再生回路１０７１・１０７２を設け、２つのデータ信号Ｔｘｄ１とＴｘｄｎとからクロック信号ＳＣＫ１とＳＣＫ２とを抽出し、クロック選択回路１１１においてこれら２つのクロック信号のうちの１つを基準クロック信号ＳＣＫとして選択する。基準クロックＳＣＫは位相調整回路１０９１〜１０９ｎに分配され各データ信号Ｔｘｄ１〜Ｔｘｄｎとの位相が調整された再生クロックＲＣＫ１〜ＲＣＫｎが生成される。この再生クロック信号によりフリップフロップ回路１０９１〜１０９ｎでデータ信号が再デジタル化される。データ信号Ｔｘｄ１に異常が発生しクロック信号ＳＣＫ１が再生できない場合は、もう一方のクロック信号ＳＣＫ２を選択する。【選択図】  図１
2004193788.tif 000002
【特許請求の範囲】
【請求項１】
並列度ｎ（ｎ＞１、ｎは整数）ビットの光信号又は電気信号を用いて通信を行い、通信するデータ信号から抽出したクロック信号を、データ信号を再デジタル化するための再生クロック信号として用いるクロック再生伝送方式の信号通信装置であって、
ｎビットのデータ信号を受信するデータ信号受信部に設けられ、
データ信号ｎビットのうちのａ（２≦ａ＜ｎ、ａは整数）ビットのデータ信号を入力とし、そのａビットのうちｂ（１≦ｂ≦ａ、ｂは整数）ビットを選択して前記再生クロック信号の基となる基準クロック信号として出力するクロック信号抽出・選択回路と、
前記ｎビットのデータ信号のそれぞれに設けられビット毎に前記基準クロック信号と前記データ信号とのタイミングを調整する位相調整回路であって、前記データ信号をサンプリングして再デジタル化するタイミングを与える各ｎビットの再生クロック信号をそれぞれ生成するｎ個の位相調整回路と
を有する信号通信装置。
【請求項２】
前記クロック信号抽出・選択回路が、
ｎ（ｎ＞１、ｎは整数）ビットのデータ信号のうちａ（２≦ａ＜ｎ、ａは整数）ビットのデータ信号に設けられたクロック信号再生回路の一部分を成すａ個の第１の機能部と、
前記クロック信号再生回路のその他の部分を成す第２の機能部ｂ（１≦ｂ≦ａ、ｂは整数）個で構成され、前記第１の機能部のａ個のうちｂ個を選ぶ回路を有し、選択されたｂ個の前記第１の機能部と前記第２の機能部とを合わせることによりｂ個のクロック信号抽出回路を形成し、ａビットのデータ信号のうちｂ個からクロック信号を抽出し基準クロック信号として出力することを特徴とする請求項１に記載の信号通信装置。
【請求項３】
前記クロック信号再生回路は、位相比較器と、ループフィルタと、電圧制御発振器とを含んで構成される回路であり、
前記クロック信号抽出回路の前記第１の機能部が、位相比較器ａ（２≦ａ＜ｎ、ｎ＞１、ａ，ｎは整数）個で構成され、
前記クロック信号再生回路の前記第２の機能部がループフィルタと電圧制御発振器ｂ（１≦ｂ≦ａ、ｂは整数）個とで構成され、
前記第１の機能部はｎビットのデータ信号のうちａビットのデータ信号と基準クロック信号との位相比較信号を出力し、該ａ個の位相比較信号のうちｂ個を選択することにより基準クロック信号を抽出するのに使用するデータ信号を決定する位相比較信号選択回路を備え、
前記第２の機能部はｂ個の位相比較信号を基にｂ個の基準クロック信号を出力することを特徴とする請求項２に記載の信号通信装置。
【請求項４】
前記クロック信号抽出回路が、位相比較器と、ループフィルタと、電圧制御発振器とを含んで構成される回路であり、
前記クロック信号再生回路の前記第１の機能部が位相比較器とループフィルタａ（２≦ａ＜ｎ、ｎ＞１、ａ，は整数）個で構成され、前記クロック信号抽出回路の前記第２の機能部が、電圧制御発振器ｂ（１≦ｂ≦ａ、ｂは整数）個で構成され、前記第１の機能部はｎビットのデータ信号のうちａビットのデータ信号に関する電圧制御発振器の制御信号を出力し、該ａ個の電圧制御発振器の制御信号のうちｂ個を選択することにより基準クロック信号を抽出するのに使用するデータ信号を決定する制御信号選択回路を備え、
前記第２の機能部はｂ個の電圧制御発振器の制御信号を基にｂ個の基準クロック信号を出力することを特徴とする請求項２に記載の信号通信装置。
【請求項５】
データ信号ｎ（ｎ＞１、ｎは整数）ビットがａ（２≦ａ＜ｎ、ａは整数）個のグループに分けられており、該グループ内のデータ信号ｍ（ｍは整数）ビットのうち少なくとも１ビットのデータ信号からクロック信号を抽出するクロック信号抽出回路を有し、該クロック信号を基準クロック信号として前記グループ内の各ビットの位相比較回路に分配するクロック信号分配回路を有し、
さらに、ａ個の前記グループ間で前記基準クロック信号の代用を可能とするクロック信号選択・分配回路であって、あるブロックの基準クロック信号を抽出するのに使用しているデータ信号ビットに異常が生じクロック信号が正しく抽出できない場合に、異常が生じたグループの基準クロック信号を別のブロックのａ−１個の基準クロック信号うちのいずれかに切替える回路を有することを特徴とする請求項１に記載の信号通信装置。
【請求項６】
さらに、
前記信号通信装置内または前記信号通信装置外からの制御信号により、データ信号ｎ（ｎ＞１、ｎは整数）ビットのうちクロック信号を抽出可能なａ（２≦ａ＜ｎ、ａは整数）ビット中から基準クロック信号ｂ（１≦ｂ≦ａ、ｂは整数）個を選択する回路を有することを特徴とする請求項１に記載の信号通信装置。
【請求項７】
さらに、
前記基準クロック信号または前記データ信号から抽出したクロック信号の電圧レベルまたは周波数をモニタし、前記電圧レベルまたは周波数における異常を検出すると、前記基準クロック信号を他のデータ信号ビットから抽出した正常なクロック信号と切替えるための制御信号を生成するクロック信号モニタ回路を有することを特徴とする請求項１に記載の信号通信装置。
【請求項８】
前記信号通信装置の自己テストの期間にデータ信号からクロック信号を抽出可能な各ビットについて、抽出したクロック信号の電圧レベルまたは周波数レベルが正常であるか否かを前記モニタ回路により判定し、異常を検出した場合は、そのビットの番号を記憶するビット番号記憶回路と、
該ビット番号記憶回路に記憶された記憶データを前記基準クロック信号の切替え時に切替え対象から除外する回路と
を有することを特徴とする請求項７に記載の信号通信装置。
【請求項９】
さらに、
前記クロック信号モニタ回路が異常を検出すると、異常が発生したことを前記信号通信装置に知らせる機能を有することを特徴とする請求項８に記載の信号通信装置。
【請求項１０】
さらに、
前記クロック信号を抽出するデータ信号の電圧レベルと、立ち上がり・立ち下がりエッジと、ビットエラーの有無と、ビットエラー率と、ジッタ量と、を含む群中から選択されるデータ信号の通信品質に関する情報のうちの少なくとも１つをモニタし、前記情報に異常を検出すると、前記基準クロック信号を他のデータ信号ビットから抽出した正常なクロック信号と切替えるための制御信号を生成するデータ信号モニタ回路を有することを特徴とする請求項１に記載の信号通信装置。
【請求項１１】
さらに、
信号通信装置の自己テストの期間にデータ信号からクロック信号を抽出可能な各ビットについて、データ信号の電圧レベルと、立ち上がり・立ち下がりエッジと、ビットエラーの有無と、ビットエラー率と、ジッタ量と、を含む群中から選択されるデータ信号の通信品質に関する情報の少なくとも１つを前記データ信号モニタ回路によりモニタリングし、異常が検出された場合は、そのビットの番号を記憶するビット番号記憶回路と、
該記憶回路に記憶された記憶データを、前記基準クロック信号の切替え時に切替え対象から除外する回路と
を有することを特徴とする請求項１０に記載の信号通信装置。
【請求項１２】
さらに、
前記データ信号モニタ回路が異常を検出すると、異常が発生したことを前記信号通信装置に知らせる機能を有することを特徴とする請求項１０に記載の信号通信装置。
【請求項１３】
さらに、
再デジタル化したｎビットのデータ信号について、電圧レベルと、ビットエラーの有無と、ビットエラー率と、ジッタ量と、を含む群から選択されるデータ信号の通信品質に関する情報の少なくとも１つ以上をモニタし、その通信品質に関する情報が予め定められた許容値を超えた場合はそのビットは通信不適格とし、データ信号の異常情報についてのデータ信号異常通知信号を生じるデータ信号モニタ回路を有することを特徴とする請求項１に記載の信号通信装置。
【請求項１４】
さらに、
前記データ信号異常通知信号に基づいて正常動作可能なデータ信号ビットを定め、データ信号の各ビットへの振り分け方法を定めたビット振り分け制御信号を出力する回路を有することを特徴とする請求項１３に記載の信号通信装置。
【請求項１５】
さらに、
前記ビット振り分け制御信号をデータ信号の送信元の信号通信装置に伝えるための出力回路を有することを特徴とする請求項１４に記載の信号通信装置。
【請求項１６】
さらに、
前記ビット振り分け制御信号に基づいて各ビットのデータ信号を元のデータ順序に復元する回路を有することを特徴とする請求項１５に記載の信号通信装置。
【請求項１７】
前記信号送信回路部がｋ（ｋ≧１、ｋは整数）個の半導体集積回路により構成されていることを特徴とする請求項１６に記載の信号通信装置。
【請求項１８】
前記信号受信回路部がｋ（ｋ≧１、ｋは整数）個の半導体集積回路により構成されていることを特徴とする請求項１に記載の信号通信装置。
【請求項１９】
ｐ（ｐ≧１、ｐは整数）ビットの光信号を送受信する第１の送受信回路と、光信号と電気信号とを相互に変換する光−電気変換回路と、ｐビットの信号とｑ（ｑ≧１、ｑは整数）ビットの信号とを相互に変換するビット数変換回路と、ｑビットの電気信号を送受信する第２の送受信回路とを持つ光モジュール装置において、前記第１又は第２の少なくとも一方の送受信回路として請求項１に記載の信号通信装置を用いることを特徴とする光モジュール装置。
【請求項２０】
ｒ（ｒ≧１、ｒは整数）ポートのパケット信号を受信するパケット信号受信回路と、受信パケット信号を識別と制御を行う受信パケット信号制御部と、受信パケット信号制御部からの経路制御信号に従い受信ポートと送信ポートを繋ぐスイッチ回路と、送信パケット信号の制御を行う送信パケット信号制御部と、ｓ（ｓ≧１、ｓは整数）ポートのパケット信号を送信するパケット信号送信回路とを有するルータ装置において、前記パケット信号受信回路又は前記パケット信号送信回路の少なくともいずれか一方として請求項１に記載の信号通信装置を用いることを特徴とするルータ装置。
【請求項２１】
並列度ｎ（ｎ＞１、ｎは整数）ビットの光信号又は電気信号を用いて通信を行い、通信するデータ信号から抽出したクロック信号を、データ信号を再デジタル化するための再生クロック信号として用いるクロック再生伝送方式の信号通信装置であって、
ｎビットのデータ信号を受信するデータ信号受信部に設けられ、
データ信号ｎビットのうちのａ（２≦ａ＜ｎ、ａは整数）ビットのデータ信号に対して設けられ、データ信号からクロック信号を抽出するクロック信号抽出回路と、
前記ａビットのうちのｂ（１≦ｂ≦ａ、ｂは整数）ビットを選択し、前記再生クロック信号の生成のためにｎ個の位相調整回路に対して再生クロック信号を生成するためのｂビットの基準クロック信号を分配するクロック信号選択回路と、
前記ｎビットのデータ信号のそれぞれに設けられビット毎に前記基準クロック信号と前記データ信号とのタイミングを調整する位相調整回路であって、前記データ信号をサンプリングして再デジタル化するタイミングを与える各ｎビットの再生クロック信号をそれぞれ生成するｎ個の位相調整回路と
を有する信号通信装置。
【請求項２２】
光信号又は電気信号を用いた並列度ｎ（ｎ＞１、ｎは整数）ビットの通信を行い、通信するデータ信号からクロック信号を抽出してデータ信号を再デジタル化するための再生クロック信号として使用するクロック再生伝送方式の信号通信装置において、
データ信号送信部に設けられ、
データ信号の送信先の信号通信装置からのビット振り分け制御信号であって、正常動作可能なデータ信号ビットを定めデータ信号の各ビットへの振り分け方法に関するビット振り分け制御信号を受信するための入力回路と、
前記ビット振り分け制御信号に基づいてデータ信号を各ビットに振り分ける振り分け回路と
を備えたことを特徴とする信号通信装置。
【請求項２３】
並列度ｎ（ｎ＞１、ｎは整数）ビットの光信号又は電気信号を用いて通信を行い、通信するデータ信号から抽出したクロック信号を、データ信号を再デジタル化するための再生クロック信号として用いるクロック再生伝送方式の信号通信装置であって、
ｎビットのデータ信号を受信するデータ信号受信部に設けられ、
データ信号ｎビットのうちのａ（２≦ａ＜ｎ、ａは整数）ビットのデータ信号のうちｂ（１≦ｂ≦ａ、ｂは整数）ビットを選択するデータ信号選択回路と、
選択されたｂビットのデータ信号からクロックを抽出するｂ個のクロック抽出回路と、
前記再生クロック信号の生成のためにｎ個の位相調整回路に対して再生クロック信号を生成するためのｂビットの基準クロック信号を分配する回路と、
前記ｎビットのデータ信号のそれぞれに設けられビット毎に前記基準クロック信号と前記データ信号とのタイミングを調整する位相調整回路であって、前記データ信号をサンプリングして再デジタル化するタイミングを与える各ｎビットの再生クロック信号をそれぞれ生成するｎ個の位相調整回路と
を有する信号通信装置。
【請求項２４】
ｎビットのデータ信号を送信するデータ信号送信部とｎビットのデータ信号を受信するデータ信号受信部とを有し、並列度ｎ（ｎ＞１、ｎは整数）ビットの光信号又は電気信号を用いて通信を行い、通信するデータ信号から抽出したクロック信号を、データ信号を再デジタル化するための再生クロック信号として用いるクロック再生伝送方式であって、
前記データ信号送信部は、前記データ信号受信部からのビット振り分け制御信号であって、正常動作可能なデータ信号ビットを定めデータ信号の各ビットへの振り分け方法に関するビット振り分け制御信号を受信するための入力回路と、前記ビット振り分け制御信号に基づいてデータ信号を各ビットに振り分ける振り分け回路とを有し、
前記データ信号受信部は、データ信号ｎビットのうちのａ（２≦ａ＜ｎ、ａは整数）ビットのデータ信号を入力とし、そのａビットのうちｂ（１≦ｂ≦ａ、ｂは整数）ビットを選択して前記再生クロック信号の基となる基準クロック信号として出力するクロック信号抽出・選択回路と、前記ｎビットのデータ信号のそれぞれに設けられビット毎に前記基準クロック信号と前記データ信号とのタイミングを調整する位相調整回路であって、前記データ信号をサンプリングして再デジタル化するタイミングを与える各ｎビットの再生クロック信号をそれぞれ生成するｎ個の位相調整回路とを有し、
さらに、データ信号ｎ（ｎ＞１、ｎは整数）ビットのうち、データ信号ｃ（１＜ｃ＜ｎ、ｃは整数）ビットに異常が発生し通信が前記データ信号送信部とデータ信号受信部との間で不通となった場合に、不通になったビットのデータを正常に通信可能な他のｎ−ｃビットに振り分けてデータ通信する回路を有することを特徴とする信号通信方式。
【請求項２５】
不通になったｃ（１＜ｃ＜ｎ、ｎ＞１、ｃ、ｎは整数）ビットのデータの不通でない他のｎ−ｃビットへの振り分けを、データ１ビット単位で振り分けるか又はデータｋビット単位で振り分けるか又はパケットデータ単位で振り分けるかのいずれかにより行うことを特徴とする請求項２４に記載の信号通信方式。
【請求項２６】
前記データ信号受信部のデータ信号ｎビットのうちｃ（１＜ｃ＜ｎ、ｃは整数）ビットに異常が発生し不通となった場合に、受信と送信の信号通信速度を同じにするために、前記データ信号送信部のデータ信号ｎビットのうちｃビットを不通にすることを特徴とする請求項２４に記載の信号通信方式。
【請求項２７】
前記データ信号送信部のデータ信号ｎビットのうち受信と送信との信号通信速度を同じにするためにｃ（１＜ｃ＜ｎ、ｃは整数）ビットが不通となった場合に、不通になったビットのデータを不通でない他のｎ−ｃビットに、データ１ビット単位で振り分けるか又はデータｋビット単位で振り分けるか又はパケットデータ単位で振り分けるかのいずれかにより行うことを特徴とする請求項２６に記載の信号通信方式。
【請求項２８】
前記データ信号送信部のデータ信号ｎビットのうちｃ（１＜ｃ＜ｎ、ｃは整数）ビットに異常が発生し不通となった場合に、受信と送信の信号通信速度を同じにするために、前記データ信号受信部のデータ信号ｎビットのうちｃビットを不通にすることを特徴とする請求項２４に記載の信号通信方式。
【請求項２９】
前記データ信号受信部のデータ信号ｎビットのうち受信と送信との信号通信速度を同じにするためにｃ（１＜ｃ＜ｎ、ｃは整数）ビットが不通となった場合に、不通になったビットのデータを不通でない他のｎ−ｃビットに、データ１ビット単位で振り分けるか又はデータｋビット単位で振り分けるか又はパケットデータ単位で振り分けることを特徴とする請求項２８に記載の信号通信方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光信号又は電気信号を用いた多ビット信号通信装置に関し、データ信号からデータ信号を再デジタル化するためのクロック信号を抽出するクロック信号再生伝送方式に関する。特にデータ信号の一部のビットに異常が発生した場合に、残りの正常なビットを用い通信を継続可能にする高信頼化技術に関する。
【０００２】
【従来の技術】
交換機、ルータ装置等の情報処理装置には、データの通信を行うために光又は電気による信号通信装置が用いられる。このような信号通信装置の受信部では、装置内で信号処理をするために、受信データ信号を装置内部クロック信号と同期したデータ信号にする必要がある。そのため一般に信号通信装置の受信部では、データ信号を装置内部クロック信号と同期させる前段階として、データ信号との位相関係が調整されたクロック信号とデータ信号とをフリップフロップ回路に入力してクロック信号に同期したデータ信号を再生する。このクロック信号のことを再生クロック信号と呼ぶ。再生クロック信号に同期したデータ信号は、位相調整やデマルチプレクス等のデジタル処理により装置内部クロック信号と容易に同期が可能である。
【０００３】
１からＮ回線までの伝送路をそれぞれ収容し、受信データ信号からクロック信号を抽出する第一の伝送路インターフェイス盤から第Ｎの伝送路インターフェイス盤と、装置内クロック信号を生成するクロック信号分配盤と、予備パッケージとなる伝送路インターフェイス盤とにより構成する装置が開示されている（例えば、特許文献１参照）。クロック信号分配盤に現用系状態開始回路が設けられ、伝送路インターフェイス盤には、クロック信号抽出回路と、抽出基準クロック信号生成回路と、クロック信号制御回路と、状態信号選択回路とが含まれており、抽出したクロック信号は、内部クロック信号に同期するように位相調整が行われる。
【０００４】
通信速度が比較的低速のときは、データ信号と同時に並送したクロック信号を再生クロック信号として用いるクロック信号並送伝送方式が用いられる。しかし、ビット当りの通信速度が１Ｇｂｐｓ／ビット以上の高速になると、クロック信号並送伝送方式では、データ信号とクロック信号のタイミングばらつき、いわゆるビットスキューが大きくなり、並送したクロック信号をそのまま再生クロック信号として使用することができなくなる。そこで高速の信号通信では、クロック信号をデータ信号に並送するのではなく、データ信号から、例えば位相同期発振器を用いてクロック信号を抽出し、そのクロック信号を再生クロック信号として使用するクロック信号再生伝送方式が用いられている。
【０００５】
近年では、さらなる伝送速度の高速化のために信号通信装置間の信号ビット数を多ビットにしたクロック信号再生伝送方式が用いられるようになってきた。このような多ビットのクロック信号再生伝送方式の従来技術としては、例えば、米国ＭＡＸＩＭ社製のケーブルトランシーバーＩＣのＭＡＸ３７８０がある。
【０００６】
図１４を参照して、従来のクロック信号再生伝送方式を用いた信号通信装置の構成について説明する。図１４に示すように、信号通信装置１４０１は、ｎ（ｎ＞１、ｎは整数）ビットのデータ信号を送信する信号通信装置Ａであり、信号通信装置１４０２は、信号通信装置Ａ１４０１から送られたｎビットのデータ信号を受信する信号通信装置Ｂである。信号通信装置Ａ１４０１内の符号１４０３は、ｎビットのデータ信号Ｔｉｄ１，Ｔｉｄ２，Ｔｉｄ３，…，Ｔｉｄｎを出力する内部回路である。符号１４０４１，１４０４２，１４０４３，…，１４０４ｎで示される回路は出力バッファ回路であり、符号１４０５１，１４０５２，１４０５３，…，１４０５ｎは、装置Ａ１４０１と装置Ｂ１４０２とを繋ぐ伝送線路、例えば光ファイバまたは導体線である。
【０００７】
データ信号Ｔｉｄ１，Ｔｉｄ２，Ｔｉｄ３，…，Ｔｉｄｎは、それぞれ出力バッファ回路１４０４１，１４０４２，１４０４３，…，１４０４ｎにより、例えば光信号または電気信号の形態で、それぞれ伝送線路１４０５１，１４０５２，１４０５３，…，１４０５ｎに出力される。一方、信号通信装置Ｂ１４０２内の、それぞれの回路１４０６１，１４０６２，１４０６３，…，１４０６ｎは、伝送線路を通して送られてきたｎビットのデータ信号を受信して、ｎビットのデータ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄｎを出力する入力バッファ回路である。また、信号通信装置Ｂ１４０２内のデータ信号を再生する機能を有する回路として、クロック信号再生回路１４０７と、位相調整回路１４０８１，１４０８２，１４０８３，…，１４０８ｎとを有する。クロック信号再生回路１４０７は、データ信号Ｔｘｄ１から基準クロック信号ＳＣＫの抽出を行う。位相調整回路１４０８１，１４０８２，１４０８３，…，１４０８ｎは、それぞれ基準クロック信号ＳＣＫと各データ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄｎとの位相を比較し、データ信号を正しく再生するために位相が調整された再生クロック信号ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎを出力する位相調整回路である。
【０００８】
フリップフロップ回路１４０９１，１４０９２，１４０９３，…，１４０９ｎは、データ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄｎと再生クロック信号ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎとから再生クロック信号と同期したデータ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，…，Ｔｏｄｎを出力する。内部回路１４１０は、再生クロック信号と同期したデータ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，…，Ｔｏｄｎを入力する回路である。
【０００９】
以上のように図１４に示す装置は、データ信号Ｔｘｄ１からクロック信号を抽出し、それを基準クロック信号としてｎビットのデータ信号を再生するクロック信号再生伝送方式を用いた信号通信装置である（例えば非特許文献１参照）。
【００１０】
【特許文献１】
特開２００１−４４９７４号公報（図１参照）
【非特許文献１】
ＭＡＸＩＭ、Ｑｕａｄ  ２．５Ｇｂｐｓ  Ｃａｂｌｅ  Ｔｒａｎｓｃｅｉｖｅｒ、ＭＡＸＩＭ  Ｉｎｔｅｒｇｒａｔｅｄ  Ｐｒｏｄｕｃｔｓ（Ｆｉｇ３参照）
【００１１】
【発明が解決しようとする課題】
しかしながら、図１４に示す構成を有する一般的な信号通信装置では、基準クロック信号ＳＣＫを抽出するデータ信号Ｔｘｄ１に異常が生じた場合、基準クロック信号ＳＣＫを抽出することができなくなり、この基準クロック信号を基に生成される再生クロック信号を全ビットで生成することができなくなる。その結果、データ信号Ｔｘｄ１以外のビットのデータ信号Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄｎが正常であっても、全ビットの信号通信ができなくなってしまう。故障が起こって瞬時に信号通信ができなくなると、利用者への通信障害の影響が大きく問題である。また、通信障害の復旧のために、すぐに信号通信装置の交換作業が必要で計画的な復旧作業ができないので、信号通信装置の管理や保守かかるコストが大きいという問題がある。
【００１２】
このような故障時に信号通信が不通なることを防ぐには、信号通信装置系を２重にすることが考えられる。この方法では一方の信号通信装置に障害が発生し不通になっても、もう一方の信号通信装置が動作可能なので、故障時に信号通信は不通にならない。この方法では故障時の利用可能なビットは正常動作時の５０％である。しかし、一般にデータ信号のビット当りのコストは伝送速度が高速になるほど高くなるので、信号通信装置系を２重にするのはコスト的に不利な点が課題である。
【００１３】
また、故障時に信号通信が不通なることを防ぐ別の方法として、データ信号の各ビットにクロック信号再生回路を設け、各ビット毎にクロック信号を抽出することも考えられる。この方法ではあるデータ信号１ビットに異常が発生しても、他のビットは独立にクロック信号を抽出し再生クロック信号を生成しているので動作可能である。この方法での故障時の利用可能なビットは、データ信号のビット数がｎ（ｎ＞１、ｎは整数）ビットのとき、正常動作時の（ｎ−１）／ｎ×１００％である。しかしながら、最近では多ビットのデータ信号通信用の受信回路は、１つのＬＳＩチップに実装することが一般的になってきている。そのため、データ信号がｎビットのときは１つのＬＳＩチップにｎ個のクロック信号再生回路が必要となるが、クロック信号再生回路は信号入力回路等の他の受信回路に比べ回路面積が大きいので、必要ＬＳＩ面積が大きくなり、コスト増となる。また、一般にクロック信号再生回路には位相同期回路が用いられるが、この回路はノイズの発生源になりやすく、またノイズに対して動作が不安定になるという特徴があるので、同一ＬＳＩチップに多数のクロック信号再生回路を実装することは、クロック信号再生回路間のノイズの影響が問題となり、ＬＳＩ開発の面から難易度が高いという課題がある。
【００１４】
また、上記特許文献１に記載の回路は、抽出したクロック信号を内部クロックと同期させ、予備系クロックとして保持しておく装置であり、本発明のような抽出したクロック信号をデータ信号の再デジタル化のために使用するクロック信号再生伝送方式に関する装置ではない。
【００１５】
特に光を用いた信号通信装置においては、ビット毎に光発生用の発振器が用いられているため、データ信号の１ビットが異常となる故障が比較的頻繁に発生する。従って、その対策は非常に重要な問題である。
【００１６】
本発明は、ＬＳＩ開発の難易度を高くする要因である多数のクロック信号再生回路の実装を最小限の個数に抑え、１ビットが異常となる故障に対して、データ通信が不通になることなく、その故障時の利用可能なビットは正常動作時の（ｎ−１）／ｎ×１００％と最大である信号通信装置および信号通信方式を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明の一観点によれば、並列度ｎ（ｎ＞１、ｎは整数）ビットの光信号又は電気信号を用いて通信を行い、通信するデータ信号から抽出したクロック信号を、データ信号を再デジタル化するための再生クロック信号として用いるクロック再生伝送方式の信号通信装置であって、ｎビットのデータ信号を受信するデータ信号受信部に設けられ、データ信号ｎビットのうちのａ（２≦ａ＜ｎ、ａは整数）ビットのデータ信号を入力とし、そのａビットのうちｂ（１≦ｂ≦ａ、ｂは整数）ビットを選択して前記再生クロック信号の基となる基準クロック信号として出力するクロック信号抽出・選択回路と、前記ｎビットのデータ信号のそれぞれに設けられビット毎に前記基準クロック信号と前記データ信号とのタイミングを調整する位相調整回路であって、前記データ信号をサンプリングして再デジタル化するタイミングを与える各ｎビットの再生クロック信号をそれぞれ生成するｎ個の位相調整回路とを有する信号通信装置が提供される。
【００１８】
上記信号通信装置によれば、抽出するクロック信号にａ−１個の冗長性を持たせることにより、基準クロック信号を抽出するのに使用しているデータ信号ビットに異常が生じクロック信号が正しく抽出できない場合に、正しく抽出可能なクロック信号ａ−１個の内のいずれかに基準クロック信号を切替えることができる。
【００１９】
ｐ（ｐ≧１、ｐは整数）ビットの光信号を送受信する第１の送受信回路と、光信号と電気信号とを相互に変換する光−電気変換回路と、ｐビットの信号とｑ（ｑ≧１、ｑは整数）ビットの信号とを相互に変換するビット数変換回路と、ｑビットの電気信号を送受信する第２の送受信回路とを持つ光モジュール装置において、前記第１又は第２の少なくとも一方の送受信回路として、上記信号通信装置を用いる光モジュール装置を提供することができる。
【００２０】
また、ｒ（ｒ≧１、ｒは整数）ポートのパケット信号を受信するパケット信号受信回路と、受信パケット信号を識別と制御を行う受信パケット信号制御部と、受信パケット信号制御部からの経路制御信号に従い受信ポートと送信ポートを繋ぐスイッチ回路と、送信パケット信号の制御を行う送信パケット信号制御部と、ｓ（ｓ≧１、ｓは整数）ポートのパケット信号を送信するパケット信号送信回路とを有するルータ装置において、前記パケット信号受信回路又は前記パケット信号送信回路の少なくともいずれか一方として、上記信号通信装置を用いるルータ装置を提供することができる。
【００２１】
本発明の他の観点によれば、並列度ｎ（ｎ＞１、ｎは整数）ビットの光信号又は電気信号を用いて通信を行い、通信するデータ信号から抽出したクロック信号を、データ信号を再デジタル化するための再生クロック信号として用いるクロック再生伝送方式の信号通信装置であって、ｎビットのデータ信号を受信するデータ信号受信部に設けられ、データ信号ｎビットのうちのａ（２≦ａ＜ｎ、ａは整数）ビットのデータ信号に対して設けられ、データ信号からクロック信号を抽出するクロック信号抽出回路と、前記ａビットのうちのｂ（１≦ｂ≦ａ、ｂは整数）ビットを選択し、前記再生クロック信号の生成のためにｎ個の位相調整回路に対して再生クロック信号を生成するためのｂビットの基準クロック信号を分配するクロック信号選択回路と、前記ｎビットのデータ信号のそれぞれに設けられビット毎に前記基準クロック信号と前記データ信号とのタイミングを調整する位相調整回路であって、前記データ信号をサンプリングして再デジタル化するタイミングを与える各ｎビットの再生クロック信号をそれぞれ生成するｎ個の位相調整回路とを有する信号通信装置が提供される。
【００２２】
上記信号通信装置においては、前記ｎビットのデータ信号のそれぞれに設けられビット毎に前記基準クロック信号と前記データ信号とのタイミングを調整する前記データ信号をサンプリングして再デジタル化するタイミングを与える各ｎビットの再生クロック信号をそれぞれ生成するｎ個の位相調整回路を有しているため、クロック信号の抽出を行うビットのデータ信号に異常が発生した場合でも、残りのビットで信号通信を継続することができる。
【００２３】
本発明の別の観点によれば、光信号又は電気信号を用いた並列度ｎ（ｎ＞１、ｎは整数）ビットの通信を行い、通信するデータ信号からクロック信号を抽出してデータ信号を再デジタル化するための再生クロック信号として使用するクロック再生伝送方式の信号通信装置において、データ信号送信部に設けられ、データ信号の送信先の信号通信装置からのビット振り分け制御信号であって、正常動作可能なデータ信号ビットを定めデータ信号の各ビットへの振り分け方法に関するビット振り分け制御信号を受信するための入力回路と、前記ビット振り分け制御信号に基づいてデータ信号を各ビットに振り分ける振り分け回路とを備えたことを特徴とする信号通信装置が提供される。
【００２４】
上記信号通信装置によれば、データ信号送信部において、正常動作可能なデータ信号ビットを定めることにより、正常なデータ信号ビットのみを選択して信号通信を行うことができる。
【００２５】
また、並列度ｎ（ｎ＞１、ｎは整数）ビットの光信号又は電気信号を用いて通信を行い、通信するデータ信号から抽出したクロック信号を、データ信号を再デジタル化するための再生クロック信号として用いるクロック再生伝送方式の信号通信装置であって、ｎビットのデータ信号を受信するデータ信号受信部に設けられ、データ信号ｎビットのうちのａ（２≦ａ＜ｎ、ａは整数）ビットのデータ信号のうちｂ（１≦ｂ≦ａ、ｂは整数）ビットを選択するデータ信号選択回路と、選択されたｂビットのデータ信号からクロックを抽出するｂ個のクロック抽出回路と、前記再生クロック信号の生成のためにｎ個の位相調整回路に対して再生クロック信号を生成するためのｂビットの基準クロック信号を分配する回路と、前記ｎビットのデータ信号のそれぞれに設けられビット毎に前記基準クロック信号と前記データ信号とのタイミングを調整する位相調整回路であって、前記データ信号をサンプリングして再デジタル化するタイミングを与える各ｎビットの再生クロック信号をそれぞれ生成するｎ個の位相調整回路とを有する信号通信装置が提供される。
【００２６】
上記信号通信装置によれば、まずデータ信号選択回路によりデータ信号ｎビットのうちのａ（２≦ａ＜ｎ、ａは整数）ビットのデータ信号のうちｂ（１≦ｂ≦ａ、ｂは整数）ビットを選択した後、選択されたｂビットのデータ信号からクロック抽出回路によりクロックを抽出し、抽出したクロックを位相調整回路に出力するため、クロック抽出回路の数を削減することができる。
【００２７】
本発明のさらに別の観点によれば、ｎビットのデータ信号を送信するデータ信号送信部とｎビットのデータ信号を受信するデータ信号受信部とを有し、並列度ｎ（ｎ＞１、ｎは整数）ビットの光信号又は電気信号を用いて通信を行い、通信するデータ信号から抽出したクロック信号を、データ信号を再デジタル化するための再生クロック信号として用いるクロック再生伝送方式であって、前記データ信号送信部は、前記データ信号受信部からのビット振り分け制御信号であって、正常動作可能なデータ信号ビットを定めデータ信号の各ビットへの振り分け方法に関するビット振り分け制御信号を受信するための入力回路と、前記ビット振り分け制御信号に基づいてデータ信号を各ビットに振り分ける振り分け回路とを有し、前記データ信号受信部は、データ信号ｎビットのうちのａ（２≦ａ＜ｎ、ａは整数）ビットのデータ信号を入力とし、そのａビットのうちｂ（１≦ｂ≦ａ、ｂは整数）ビットを選択して前記再生クロック信号の基となる基準クロック信号として出力するクロック信号抽出・選択回路と、前記ｎビットのデータ信号のそれぞれに設けられビット毎に前記基準クロック信号と前記データ信号とのタイミングを調整する位相調整回路であって、前記データ信号をサンプリングして再デジタル化するタイミングを与える各ｎビットの再生クロック信号をそれぞれ生成するｎ個の位相調整回路とを有し、さらに、データ信号ｎ（ｎ＞１、ｎは整数）ビットのうち、データ信号ｃ（１＜ｃ＜ｎ、ｃは整数）ビットに異常が発生し通信が前記データ信号送信部とデータ信号受信部との間で不通となった場合に、不通になったビットのデータを正常に通信可能な他のｎ−ｃビットに振り分けてデータ通信する回路を有することを特徴とする信号通信方式が提供される。
【００２８】
上記信号通信方式によれば、データ通信ビットのいずれかに異常が発生した場合でも、他のビットに振り分けることにより正常に通信を行うことができる。データ信号ｎ（ｎ＞１、ｎは整数）ビットの内ｃ（１＜ｃ＜ｎ、ｃは整数）ビットが不通となった場合のデータ信号の振り分け方として、前記ビット振り分け制御信号に基づいて各ビットのデータ信号を元のデータ順序に復元する回路を有する手法又は、不通になったｃ（１＜ｃ＜ｎ、ｎ＞１、ｃ、ｎは整数）ビットのデータの不通でない他のｎ−ｃビットへの振り分けを、データ１ビット単位で振り分ける又はデータｋビット単位で振り分ける又はパケットデータ単位で振り分けるのいずれかにより行う方法を用いることができる。
【００２９】
【発明の実施の形態】
以下に、本発明の実施の形態による信号通信装置について図面を参照しつつ説明を行う。
本発明の第１の実施の形態による信号通信装置について図面を参照して説明する。第１の実施の形態による信号通信装置は、以下の各実施の形態による信号通信装置の基本構成例である。図１に示すように、本実施の形態による信号通信装置は、ｎ（ｎ＞１、ｎは整数）ビットのデータ信号を送信する信号通信装置Ａ１０１と、信号通信装置Ａ１０１から送られたｎビットのデータ信号を受信する信号通信装置Ｂ１０２とを有する。信号通信装置Ａ１０１は、ｎビットのデータ信号Ｔｉｄ１，Ｔｉｄ２，Ｔｉｄ３，…，Ｔｉｄｎを出力する内部回路１０３と、出力バッファ回路１０４１，１０４２，１０４３，…，１０４ｎと、装置Ａ１０１と装置Ｂ０１２とを繋ぐ伝送線路１０５１，１０５１，１０５２，１０５３，…，１０５ｎであって、例えば光ファイバ又は導体線からなる伝送線路を有する。データ信号Ｔｉｄ１，Ｔｉｄ２，Ｔｉｄ３，…，Ｔｉｄｎは、それぞれ出力バッファ回路１０４１，１０４２，１０４３，…，１０４ｎによって、例えば光信号または電気信号として、それぞれ伝送線路１０５１，１０５２，１０５３，…，１０５ｎに出力される。
【００３０】
一方、信号通信装置Ｂ１０２内の、１０６１，１０６２，１０６３，…，１０６ｎは、伝送線路１０５１，１０５２，１０５３，…，１０５ｎを通して送られてきたｎビットのデータ信号を受信して、ｎビットのデータ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄｎを出力する入力バッファ回路である。以上に説明した信号通信装置の構成は、図１４に示す信号通信装置の構成例と同じである。また、信号通信装置Ｂ１０２は、データ信号からクロック信号を抽出する機能とデータ信号を再デジタル化する機能とを有するクロック信号再生・データ信号再生回路部１１８と、データ信号Ｔｘｄ１からクロック信号ＳＣＫ１の抽出を行う第１のクロック信号再生回路１０７１と、データ信号Ｔｘｄｎからクロック信号ＳＣＫ２の抽出を行う第２のクロック信号再生回路１０７２とを有する。さらに、信号通信装置Ｂ１０２は、上記２つのクロック信号再生回路１０７１、１０７２により抽出されたクロック信号ＳＣＫ１，ＳＣＫ２のいずれか一方を選択するセレクタ回路１１１を有している。セレクタ回路１１１で選択されたクロック信号が、データ信号を再生するために用いられる再生クロック信号の基となる基準クロック信号ＳＣＫである。加えて、信号通信装置Ｂ１０２は、基準クロック信号ＳＣＫと各データ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄｎとの位相を比較し、データ信号を正しく再生するように位相調整された再生クロック信号ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎを出力する位相調整回路１０８１，１０８２，１０８３，…，１０８ｎと、データ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄｎと再生クロック信号ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎとから再生クロック信号に同期したデータ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，…，Ｔｏｄｎを出力するフリップフロップ回路１０９１，１０９２，１０９３，…，１０９ｎとを有している。符号１１０で示される回路は、再生クロック信号と同期したデータ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，…，Ｔｏｄｎを入力する内部回路である。
【００３１】
図１４の回路構成は、データ信号からクロック信号を抽出するクロック信号再生回路を１つのみ有しているため、クロック信号の抽出を行うビットのデータ信号Ｔｘｄ１に異常が発生した場合に、基準クロック信号ＳＣＫが抽出できず、異常が発生したＴｘｄ１以外のｎ−１ビットのデータ信号も通信ができなくなるのに対して、上記本実施の形態による信号通信回路の構成例では、データ信号からクロック信号を抽出するクロック信号再生回路を２つ備えるため、例えば、それぞれ別の２つのビットのデータ信号Ｔｘｄ１，Ｔｘｄｎからクロック信号を抽出することが可能である。
【００３２】
上記の新しい構成により、基準クロック信号ＳＣＫの抽出を行うビットのデータ信号、例えばＴｘｄ１に異常が発生した場合でも、別のビットのデータ信号、例えばＴｘｄｎから基準クロック信号ＳＣＫを抽出することが可能となる。従って、異常が発生したＴｘｄ１以外のｎ−１ビットのデータ信号は、正常に通信を行うことができ、信頼性が高い信号通信装置となる。
【００３３】
図２は、図１に示す信号通信装置の基本構成例の信号のタイミング関係を、信号ＳＣＫ（基準クロック信号），  Ｔｘｄ１，  Ｔｘｄ２，  Ｔｘｄ３，  Ｔｘｄｎ，  ＳＣＫ１，  ＳＣＫ２，  ＲＣＫ１，  ＲＣＫ２，  ＲＣＫ３，  ＲＣＫｎの波形を示すことにより具体的に表示したものである。図２に示すように、クロック信号再生回路１０７１は、データ信号Ｔｘｄ１に同期したクロック信号ＳＣＫ１を抽出し、同様にクロック信号再生回路１０７２は、データ信号Ｔｘｄｎに同期したクロック信号ＳＣＫ２を抽出する。
【００３４】
図２に示す例では、クロック信号ＳＣＫ１，  ＳＣＫ２の周波数は、データ信号の伝送周波数の１／２の周波数を用いているが、一般に逓倍または分周した周波数を用いても良い。図２において、データ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，Ｔｘｄｎのそれぞれの位相がビット間で互いにずれているのは、それぞれのビットで伝送線路等の伝播時間に差異があるためである、このような現象を、一般的にビット間スキューと呼ぶ。また、それぞれのデータ信号には、伝送線路での信号の減衰や電源温度などの環境変化に起因する位相変動、いわゆるジッタが発生する。このビット間スキューやジッタに起因して、基本クロック信号ＳＣＫと各ビットのデータ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄｎとの位相関係がばらばらになり、次段のフリップフロップでのタイミングマージンを確保できない場合がでてくる。
【００３５】
そこで、各ビットのデータ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄｎに対して、次段のフリップフロップ１０９１，１０９２，１０９３，…，１０９ｎでのタイミングマージンを確保できるように、位相調整回路１０８１，１０８２，１０８３，…，１０８ｎにより位相を調整した再生クロック信号ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎを生成する。図２に示す例では、再生クロック信号の位相とデータ信号の位相との関係は、再生クロック信号の立ち上がり・立ち下がりエッジとデータ信号の立ち上がり・立ち下がりエッジとの位相差ＴＲＤがデータ信号周期ＴＤの１／２になるように位相を調整している。また、図２に示す装置では、次段のフリップフロップ１０９１，１０９２，１０９３，…，１０９ｎ（図１）にクロック信号の立ち上がり・立ち下がりの両方でセンスするタイプのものを使用しているため、再生クロック信号ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎの周波数としてデータ信号の伝送周波数の１／２の周波数を用いているが、使用するフリップフロップのタイプが異なる場合には、それに合わせて周波数を設定すれば良い。
【００３６】
このようなタイミング関係で動作するクロック信号再生伝送方式において、クロック信号の抽出を行うビットのデータ信号Ｔｘｄ１に異常が発生した場合の基準クロック信号ＳＣＫの切替えのタイミング関係について以下に説明する。
【００３７】
図２に示すように、時刻Ｔ１でデータ信号Ｔｘｄ１に異常が発生したとする。時刻Ｔ２は、基準クロック信号ＳＣＫとして使用するクロック信号がクロック信号ＳＣＫ１からクロック信号ＳＣＫ２に切り替わった時刻である。期間Ｐ１中は、基準クロック信号ＳＣＫとしてデータ信号Ｔｘｄ１から抽出されたクロック信号ＳＣＫ１が用いられるが、時刻Ｔ１以降はデータ信号Ｔｘｄ１に異常が発生しデータ信号の立ち上がり・立ち下がりのエッジを検出できなくなるため、基準クロック信号ＳＣＫとして選択されているクロック信号ＳＣＫ１はデータ信号の１／２の周波数ＴＤ／２から徐々にずれていく。同様に、各ビットに対する再生クロック信号ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎの周波数もデータ信号の１／２の周波数ＴＤ／２からずれていくため、フリップフロップ回路１０９１，１０９２，１０９３，…，１０９ｎにおいてデータ信号を正しく再デジタル化することができなくなる。そこで本実施の形態による信号通信装置では、期間Ｐ２において基準クロック信号ＳＣＫの異常の検出を行い、基準クロック信号ＳＣＫをＳＣＫ１からＳＣＫ２に切替える処理を行う。この処理を行うことにより、クロック信号の切替えが完全に終了する時刻Ｔ２以降の期間Ｐ３では、基準クロック信号ＳＣＫとしてデータ信号Ｔｘｄｎから抽出された正常なクロック信号ＳＣＫ２を用いることができ、再生クロック信号のＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎの生成を再開することができる。
【００３８】
従って、異常が生じるデータ信号Ｔｘｄ１以外のｎ−１ビットのデータ信号に関する通信を再開することができる。クロック信号の異常の検出に関して図７を参照して第４の実施の形態（第４構成例）において説明する。
【００３９】
尚、上記の第１の実施の形態による信号通信装置（基本構成例）は、データ信号ビットからクロック信号を抽出する数が２であり、そのクロック信号から選択する基準クロック信号の数が１の場合を示したものであるが、一般に抽出するクロック信号の数がａ（２≦ａ＜ｎ、ａは整数）で、選択する基準クロック信号の数がｂ（１≦ｂ≦ａ、ｂは整数）の場合にも同様に適用できることは言うまでもない。
【００４０】
次に、本発明の第２の実施の形態による信号通信技術について図面を参照して説明する。図３は、本発明の第２の実施の形態による信号通信装置の第２の構成例を示す図である。図３に示すように、本実施の形態による信号通信装置は、信号通信装置Ａ３０１と、信号通信装置Ｂ３０２と、信号通信装置Ａ３０１内に設けられｎ（ｎ＞１、ｎは整数）ビットのデータ信号Ｔｉｄ１，Ｔｉｄ２，Ｔｉｄ３，…，Ｔｉｄｎを出力する内部回路３０３と、出力バッファ回路３０４１，３０４２，３０４３，…，３０４ｎとを含む。符号３０５１，３０５２，３０５３，…，３０５ｎで示す要素は信号の伝送線路である。信号通信装置Ｂ３０２内には、ｎビットのデータ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄｎを出力する入力バッファ回路３０６１，３０６２，３０６３，…，３０６ｎと、データ信号を正しく再生するために位相が調整された再生クロック信号ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎを出力する位相調整回路３０８１，３０８２，３０８３，…，３０８ｎと、再生クロック信号と同期したデータ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，…，Ｔｏｄｎを出力するフリップフロップ回路３０９１，３０９２，３０９３，…，３０９ｎと、データ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，…，Ｔｏｄｎを入力する内部回路３１０と、を有している。図３に示す第２構成例では、信号通信装置Ｂ３０２内のクロック信号を抽出する回路以外の構成は、上記第１構成例（基本構成例）と同じである。また、この第２構成例による装置は、データ信号からクロック信号の抽出を行う回路の一部分を２つ備えることにより冗長化する点を特徴としており、それ以外の回路は共通化されている。図３に示すように、符号３１８で示され２点鎖線で囲まれた回路部は、データ信号からクロック信号を抽出する機能とデータ信号を再デジタル化する機能とを有するクロック信号再生・データ信号再生回路部である。
【００４１】
クロック信号の抽出を行う回路として、例えば位相同期回路、いわゆるＰｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ（以下「ＰＬＬ」と称する。）で構成する場合について説明する。一般に、この位相同期回路は、位相比較器、ループフィルタ、電圧制御発振器の３つの要素から構成される。図３において、データ信号Ｔｘｄ１と基本クロック信号ＳＣＫとの位相比較を行う１つ目の位相比較器３１３１は位相比較信号ＰＳ１を出力する。データ信号Ｔｘｄｎと基本クロック信号ＳＣＫとの位相比較を行う２つ目の位相比較器３１３２は位相比較信号ＰＳ２を出力する。さらに、位相比較信号ＰＳ１とＰＳ２のいずれか一方を選択し出力するセレクタ回路３１２と、位相同期回路の位相比較器を除いた他の構成要素３１４は、ループフィルタおよび電圧制御発振器である。この構成により、セレクタ回路３１２において位相比較信号ＰＳ１を選択した時は、位相比較器３１３１とループフィルタおよび電圧制御発振器３１４とで位相同期回路を構成し、データ信号Ｔｘｄ１からクロック信号を抽出し基本クロック信号ＳＣＫとして出力するクロック信号再生回路として動作する。
【００４２】
一方、位相比較信号ＰＳ２を選択した時は、位相比較器３１３２とループフィルタおよび電圧制御発振器３１４とで位相同期回路を構成し、データ信号Ｔｘｄｎからクロック信号を抽出し基本クロック信号ＳＣＫとして出力するクロック信号再生回路として動作する。
【００４３】
次に、クロック信号再生回路について図１５を参照して詳細に説明する。図１５に示すように、クロック信号再生回路１５４１は、図３に示す位相比較器３１３１，３１３２と、位相比較信号のセレクタ回路３１２と、ループフィルタおよび電圧制御発振器３１４に対応するクロック信号再生回路の回路構成を詳細に示したものである。図１５において、符号１５４２１は、図３の位相比較器３１３１に対応し、データ信号Ｔｘｄ１と基準クロック信号ＳＣＫとの位相を比較して位相比較信号ＰＳ１を出力する。同様に、図１５において、符号１５４２２は，図３の３１３２に対応する位相比較器に対応し、データ信号Ｔｘｄｎと基準クロック信号ＳＣＫの位相を比較して位相比較信号ＰＳ２を出力する回路である。符号１５４３１、１５４３２は、位相比較器を構成するＤフリップフロップ回路である。図１５に示す構成例では、データ信号とクロック信号の位相とを比較し、位相の進み／遅れに対してＬｏｗレベル／Ｈｉｇレベル信号を出力するＢａｎｇ−Ｂａｎｇ型と呼ばれる位相比較器を用いているが、一般に他のタイプの位相比較器に置き換えることも可能である。図１５に示す回路において、図３のセレクタ回路３１２に対応するセレクタ回路１５４４は、クロック選択信号により位相比較信号ＰＳ１、ＰＳ２のいずれか一方を選択して位相比較信号ＰＳを出力する。図１５に示す回路は、チャージポンプ回路およびループフィルタ１５４５と、電圧制御発振器１５４９とを有しており、チャージポンプ回路およびループフィルタ１５４５と、電圧制御発振器１５４９とは、図３の符号３１４で示す構成に対応する。
【００４４】
符号１５４６１，１５４６２は、チャージポンプ回路の電流源であり、符号１５４７，１５４８はループフィルタの抵抗およびコンデンサである。ループフィルタは、位相比較信号ＰＳに従い次段の電圧制御発振器の制御信号ＶＣを出力する。電圧制御発振器１５４９は、例えばバッファ回路１５５０１，１５５０２を２段ループ接続した構成を採る。この電圧制御発振器１５４９は、制御電圧ＶＣにより発振周波数が制御され、データ信号の伝送周波数と同じ周波数の基準クロック信号ＳＣＫが出力される。この基準クロック信号ＳＣＫは、データ再生クロック信号の元となる基準クロック信号、および位相比較器に入力されるクロック信号である。以上の回路構成により、クロック再生回路の構成要素の内ループフィルタと電圧制御発振器とに関しては、信号Ｔｘｄ１とＴｘｄｎとに対して共有して用いることができ、回路数を削減することができる。
【００４５】
図４は、図３の本発明による第２の実施の形態による信号通信装置（第２の構成例）の信号のタイミングを、信号ＳＣＫ，  Ｔｘｄ１，  Ｔｘｄ２，  Ｔｘｄ３，  Ｔｘｄｎ，  ＲＣＫ１，  ＲＣＫ２，ＲＣＫ３，  ＲＣＫｎの波形を用いて具体的に示したものである。クロック信号再生伝送方式に関する詳しいタイミング関係に関しては、図２と同様であるため説明を省略し、クロック信号の抽出を行うビットのデータ信号Ｔｘｄ１に異常が発生した場合の基準クロック信号ＳＣＫの切替えタイミング関係について以下に説明する。
【００４６】
図４に示すように、時刻Ｔ１はデータ信号Ｔｘｄ１に異常が発生した時刻であり、時刻Ｔ２は基準クロック信号ＳＣＫを抽出するデータ信号がＴｘｄ１からＴｘｄｎに切替わった時刻である。その間の期間Ｐ１において、セレクタ回路３１２により位相比較信号ＰＳ１が選択され、位相比較器３１３１とループフィルタおよび電圧制御発振器３１４とで位相同期回路を構成しデータ信号Ｔｘｄ１から基準クロック信号ＳＣＫが抽出される。時刻Ｔ１以降は、データ信号Ｔｘｄ１に異常が発生してデータ信号の立ち上がり・立ち下がりエッジを検出できなくなるため、基準クロック信号ＳＣＫはデータ信号の１／２の周波数ＴＤ／２から徐々にずれていく。同様に各ビットに対する再生クロック信号ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎの周波数もデータ信号の１／２の周波数ＴＤ／２からずれていくためフリップフロップ回路３０９１，３０９２，３０９３，…，３０９ｎでデータ信号を正しく再デジタル化することができなくなる。そこで本発明の第２の実施の形態による信号通信装置（第２の構成例）では、期間Ｐ２において基準クロック信号ＳＣＫの異常の検出を行い、セレクタ回路３１２で位相比較信号をＰＳ２に切替えて位相比較器３１３２とループフィルタおよび電圧制御発振器３１４とで位相同期回路を構成し、基準クロック信号ＳＣＫを抽出するデータ信号をＴｘｄ１からＴｘｄｎに切替える。
【００４７】
これにより、クロック信号の切替えが完全に終了する時刻Ｔ２以降の期間Ｐ３では、基準クロック信号ＳＣＫとしてデータ信号Ｔｘｄｎから抽出された正常なクロック信号が用いられ、再生クロック信号のＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎの生成が再開され、異常のあるデータ信号Ｔｘｄ１以外のｎ−１ビットのデータ信号は通信を再開することができる。本実施の形態による第２の構成例は、データ信号ビットからクロック信号を抽出するための回路が２個設けられ、基準クロック信号の数が１の場合を示しているが、一般にクロック信号を抽出するための回路がａ（２≦ａ≦ｎ、ａは整数）個で、基準クロック信号の数がｂ（１≦ｂ≦ａ、ｂは整数）にも同様に適用可能である。
【００４８】
次に、本発明の第３の実施の形態による信号通信装置について図面を参照して説明する。図５は、本実施の形態による信号通信装置の第３構成例を示す図である。図５に示すように、本実施の形態による信号通信装置は、信号通信装置Ａ５０１と、信号通信装置Ｂ５０２とを有している。信号通信装置Ａ５０１内には、８ビットのデータ信号Ｔｉｄ１，Ｔｉｄ２，Ｔｉｄ３，…，Ｔｉｄ８を出力する内部回路５０３と、出力バッファ回路５０４１，５０４２，５０４３，…，５０４８と、伝送線路５０５１，５０５２，５０５３，…，５０５８とを有している。信号通信装置Ｂ５０２は、８ビットのデータ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄ８を出力する入力バッファ回路５０６１，５０６２，５０６３，…，５０６８と、データ信号を正しく再生するために位相が調整された再生クロック信号ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，…，ＲＣＫ８を出力する位相調整回路５０８１，５０８２，５０８３，…，５０８８と、再生クロック信号と同期したデータ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，…，Ｔｏｄ８を出力するフリップフロップ回路５０９１，５０９２，５０９３，…，５０９８と、データ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，…，Ｔｏｄ８を入力する内部回路５１０とを有している。
【００４９】
上記第３の実施の形態による信号通信回路（第３の構成例）は、信号通信装置Ｂ５０２内のクロック信号を抽出する回路と基準クロック信号を位相調整回路５０８１，５０８２，５０８３，…，５０８８に分配する回路以外の構成は、基本構成例と同様であり、説明を省略する。本実施の形態による信号通信回路（第３の構成例）は、データ信号を４ビットずつ２つのグループに分ける構成を有している。
【００５０】
一点鎖線で囲まれ符号５１５１で示される領域は、データ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，Ｔｘｄ４から構成された第１のグループ領域であり、同じく一転鎖線で囲まれ符号５１５２で囲まれる領域は、データ信号Ｔｘｄ５，Ｔｘｄ６，Ｔｘｄ７，Ｔｘｄ８から構成された第２のグループ領域である。信号通信装置Ｂ５０２内には、データ信号からクロック信号を抽出する機能とデータ信号を再デジタル化する機能とを有するクロック信号再生およびデータ信号再生回路部５１８（２点鎖線で囲まれた領域）と、データ信号Ｔｘｄ１からクロック信号ＳＣＫ１の抽出を行う第１のクロック信号再生回路５０７１と、データ信号Ｔｘｄ５からクロック信号ＳＣＫ２の抽出を行う第２のクロック信号再生回路５０７２とを有する。符号５１１で示される回路は、上記２つのクロック信号再生回路５０７１・５０７２において抽出されたクロック信号ＳＣＫ１，ＳＣＫ２のいずれか一方を選択するセレクタ回路である。このセレクタ回路５１１で選択されたクロック信号が、第１のグループ内のデータ信号を再生するために用いられる再生クロック信号の基になる基準クロック信号ＧＳＣＫ１として使用される。
【００５１】
また、符号５１１２で示される回路は、２つのクロック信号再生回路で抽出されたクロック信号ＳＣＫ１，ＳＣＫ２のいずれか一方を選択するセレクタ回路である。この回路で選ばれたクロック信号が第２のグループ内のデータ信号を再生するために用いられる再生クロック信号の基になる基準クロック信号ＧＳＣＫ２として使用される。
【００５２】
通常動作時は、第１のグループにおいては、グループ内のデータ信号Ｔｘｄ１から抽出されたクロック信号ＳＣＫ１が基準クロック信号ＧＳＣＫ１として選択され、第２のグループにおいては、グループ内のデータ信号Ｔｘｄ５から抽出されたクロック信号ＳＣＫ２が基準クロック信号ＧＳＣＫ２として選択される。
【００５３】
図５に示す第３の構成例では、グループ毎にデータ信号からクロック信号を抽出するクロック信号再生回路を備え、他グループで抽出されたクロック信号を基準クロック信号として使用できる構成を有している。例えば、第２のグループで抽出されたクロック信号ＳＣＫ２を第１のグループの基準クロック信号ＧＳＣＫ１として使用できる。
【００５４】
この構成によりクロック信号の抽出を行うビットのデータ信号に、例えば第１グループのＴｘｄ１に異常が発生した場合でも、第２グループは、正常に通信を続けることが可能である。さらに第１グループの基準クロック信号として第２グループで抽出されたクロック信号とを使用することで、異常が発生したＴｘｄ１以外のビットＴｘｄ２，Ｔｘｄ３，Ｔｘｄ４のデータ信号は正常に通信を行うことができ、信号通信の信頼性が高くなる。上記第３の構成例は、データ信号のビット数８、グループ数２の場合であるが、一般にビット数ｎ（ｎ＞２、ｎは整数）、グループ数ｍ（２＜ｍ＜ｎ、ｍは整数）の信号通信装置にも適用可能である。
【００５５】
図６は、図５に示す本発明の第３の実施の形態による信号通信装置（第３構成例）の装置における信号のタイミング関係について、信号ＧＳＣＫ１，  ＧＳＣＫ２，  ＳＣＫ１，  ＳＣＫ２，  Ｔｘｄ１，  Ｔｘｄ２，  Ｔｘｄ５，  Ｔｘｄ６，  ＲＣＫ１，  ＲＣＫ２，  ＲＣＫ５，  ＲＣＫ６の波形を用い具体的に示した図である。クロック信号再生伝送方式に関する詳しいタイミング関係に関しては、図２と同様であるため説明を省略する。第１グループ内のクロック信号の抽出を行うビットのデータ信号Ｔｘｄ１に異常が発生した場合の動作を例にして以下に説明する。
【００５６】
図６に示すように、時刻Ｔ１はデータ信号Ｔｘｄ１に異常が発生した時刻であり、時刻Ｔ２は第１グループの基準クロック信号ＧＳＣＫ１として使用されるクロック信号がクロック信号ＳＣＫ１からクロック信号ＳＣＫ２に切り替った時刻である。期間Ｐ１中は、第１グループの基準クロック信号ＧＳＣＫ１としてデータ信号Ｔｘｄ１から抽出されたクロック信号ＳＣＫ１が用いられる。時刻Ｔ１以降はデータ信号Ｔｘｄ１に異常が発生しデータ信号の立ち上がり・立ち下がりエッジを検出できなくなる。そこで、第１のグループ内の基準クロック信号ＧＳＣＫ１として選択されているクロック信号ＳＣＫ１の周波数は、データ信号の１／２の周波数ＴＤ／２から徐々にずれていく。同様に、第１のグループ内の各ビットに対する再生クロック信号ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，ＲＣＫ４の周波数もデータ信号の１／２の周波数ＴＤ／２からずれるため、フリップフロップ回路５０９１，５０９２，５０９３，５０９４においてデータ信号を正しく再デジタル化することができなくなる。
【００５７】
そこで本実施の形態による信号通信装置では、期間Ｐ２において、基準クロック信号ＧＳＣＫ１の異常の検出を行い、基準クロック信号ＧＳＣＫ１をＳＣＫ１からＳＣＫ２に切替える。これにより、クロック信号の切替えが完全に終了する時刻Ｔ２以降の期間Ｐ３では、第１のグループ内の基準クロック信号ＧＳＣＫ１として第２のグループ内のデータ信号Ｔｘｄ５から抽出された正常なクロック信号ＳＣＫ２が用いられる。再生クロック信号のＲＣＫ２，ＲＣＫ３，ＲＣＫ４の生成が再開され、第１のグループ内の異常のあるデータ信号Ｔｘｄ１以外のデータ信号は通信を再開することができる。
【００５８】
尚、第１のグループ内のクロック信号の抽出を行うビットのデータ信号Ｔｘｄ１の異常は第２のグループには影響せず、期間Ｐ１，Ｐ２，Ｐ３の全期間で第２のグループ内のデータ信号は正常に通信を行うことができる。
【００５９】
次に、本発明の第４の実施の形態による信号通信装置について図面を参照して説明する。図７は、本実施の形態による信号通信装置（第４の構成例）である。図７に示すように、本実施の形態による信号通信装置は、信号通信装置Ａ７０１と、信号通信装置Ｂ７０２とを有している。信号通信装置Ａ７０１内には、ｎ（ｎ＞１、ｎは整数）ビットのデータ信号Ｔｉｄ１，Ｔｉｄ２，Ｔｉｄ３，…，Ｔｉｄｎを出力する内部回路７０３と、出力バッファ回路７０４１，７０４２，７０４３，…，７０４ｎと、伝送線路７０５１，７０５２，７０５３，…，７０５ｎとを有している。
【００６０】
信号通信装置Ｂ７０２内には、ｎビットのデータ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄｎを出力する入力バッファ回路７０６１，７０６２，７０６３，…，７０６ｎと、データ信号からクロック信号を抽出する機能とデータ信号を再デジタル化する機能をもつクロック信号再生およびデータ信号再生回路部７１８と、データ信号Ｔｘｄ１からクロック信号ＳＣＫ１を抽出するクロック信号再生回路７０７１と、データ信号Ｔｘｄｎからクロック信号ＳＣＫ２を抽出するクロック信号再生回路７０７２と、を有している。さらに、データ信号を正しく再生するために位相が調整された再生クロック信号ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎを出力する位相調整回路７０８１，７０８２，７０８３，…，７０８ｎと、再生クロック信号と同期したデータ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，…，Ｔｏｄｎを出力するフリップフロップ回路７０９１，７０９２，７０９３，…，７０９ｎと、データ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，…，Ｔｏｄｎを入力する内部回路７１０とを有している。
【００６１】
本実施の形態による信号通信装置（第４の構成例）は、信号通信装置Ｂ７０２内のクロック信号をモニタする回路およびクロック信号の選択回路以外の構成は、上記基本構成例と同じであり、説明を省略する。図７に示すように、本実施の形態による信号通信装置は、データ信号Ｔｘｄ１、Ｔｘｄｎから抽出されたクロック信号ＳＣＫ１，ＳＣＫ２をモニタして正常なクロック信号を選択する選択信号ＩＳＥＬを出力するクロック信号モニタ回路７１６を含む。クロック信号モニタ回路７１６は、例えば、クロック信号の周波数のモニタ或いはクロック信号の信号電位をモニタして異常かどうか検出できる回路である。符号７１７で示す回路は、クロック信号モニタ回路からのクロック信号選択信号ＩＳＥＬ又は装置外部からの制御信号として入力されるクロック信号選択信号ＥＳＥＬによって、クロック信号ＳＣＫ１，ＳＣＫ２のいずれか一方を選択するセレクタ回路であり、このセレクタ回路７１７で選ばれたクロック信号がデータ信号を再生するために用いられる再生クロック信号の元となる基準クロック信号ＳＣＫとして使用される。また、符号７１９で示される部分は、異常通知ランプである。異常通信ランプ７１９は、クロック信号モニタ回路７１６からのクロック信号異常通知信号により発光し、異常の発生を信号通信装置の使用者に伝える。
【００６２】
本実施の形態（第４の構成例）による信号通信装置内の信号のタイミング関係については、図２に示す本発明の基本構成例のタイミング関係と同様であるため、その説明を省略する。上記第４の構成例では、データ信号ビットからクロック信号を抽出する数が２であり、そのクロック信号から選択する基準クロック信号の数が１である場合が示されているが、一般に、抽出するクロック信号の数がａ（２≦ａ＜ｎ、ａは整数）で、選択する基準クロック信号の数がｂ（１≦ｂ≦ａ、ｂは整数）の場合にも同様に適用可能である。本実施の形態による信号通信回路（第４の構成例）では、クロック信号の異常検出のために、データ信号Ｔｘｄ１、Ｔｘｄｎから抽出されたクロック信号ＳＣＫ１、ＳＣＫ２をモニタしているが、別の例として、クロック信号を抽出しているデータ信号Ｔｘｄ１、Ｔｘｄｎの例えば電圧レベル、立ち上がり・立ち下がりエッジ、ビットエラーの有無、ビットエラー率、ジッタ量の少なくとも１つ以上をモニタして異常を検出しても良い。
【００６３】
上記本発明の第１から第４までの実施の形態による信号通信回路の構成例によれば、クロック信号の抽出を行うビットのデータ信号に異常が発生した場合でも、残りのｎ−１ビットは信号通信を継続できるため信号通信装置の信頼性を向上させることができる利点を有する。
【００６４】
次に、上記第１から第４までの実施の形態による信号通信装置の構成例において、データ信号の一部にビット異常が発生した場合に、データ信号を正常なビットに振り分ける信号通信方式の実施例に図面を参照して以下に説明する。
【００６５】
図８は、本発明の第５の実施の形態による信号通信装置（第５の構成例）の構成例を示す図である。図８に示すように、本実施の形態による信号通信装置は、信号通信装置Ａ８０１と、信号通信装置Ｂ８０２とを含んでいる。信号通信装置Ａ８０１内には、１ビットのシリアルデータ信号ＤＴＩを出力する内部回路８０３と、入力シリアル信号ＤＴＩをデマルチプレクサ制御信号ＤＣに従い４ビットのデータ信号Ｔｉｄ１，Ｔｉｄ２，Ｔｉｄ３，Ｔｉｄ４に振り分けて出力するデマルチプレクサ回路８０２と、出力バッファ回路８０４１，８０４２，８０４３，８０４４と、伝送線路８０５１，８０５２，８０５３，８０５４と、を含んでいる。
【００６６】
信号通信装置Ｂ８０２は、４ビットのデータ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，Ｔｘｄ４を出力する入力バッファ回路８０６１，８０６２，８０６３，８０６４と、データ信号からクロック信号を抽出する機能とデータ信号を再デジタル化する機能をもつクロック信号再生およびデータ信号再生回路部８１８とを含んでいる。この回路部８１８は、クロック信号の抽出を行うビットのデータ信号に異常が発生した場合において、残りのｎ−１ビットは信号通信を継続できる構成を有している。符号８２６で示される回路はデータ信号モニタ回路であり、再デジタル化された４ビットのデータ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，Ｔｏｄ４の例えばビットエラー率をモニタし、予め定められた許容値、例えば１０から１２以上である場合は、そのビットは通信不適格としてデータ信号の異常情報を含むデータ信号異常通知信号ＥＲＩを出力する。ここでモニタする情報は、ビットエラー率に限らず、電圧レベル、ビットエラーの有無、ジッタ量などのデータ信号の通信品質に関する情報であれば良い。符号８２７で示される回路は、データ信号異常通知信号ＥＲＩを基にデータ信号各ビットの使用の可否を定める機能と、データ信号の４ビットへの振り分け方法を定める機能とを持つデータ信号ビット制御回路である。マルチプレクサ回路８２１は、データ信号ビット制御回路８２７からのマルチプレクサ制御信号ＭＣに従い４ビットのデータ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，Ｔｏｄ４を１ビットのシリアルデータ信号ＤＴＯにまとめて出力する。内部回路８１０は、シリアルデータ信号ＤＴＯを入力する。
【００６７】
さらに、信号通信装置Ｂ８０２は、出力バッファ回路８２５と、伝送線路８２４と、入力バッファ回路８２３と、信号通信装置Ａ８０１内のデータ信号ビット制御回路８２２とを有する。データ信号ビット制御回路８２７から出力されるビット振り分け制御信号Ｒｘｃｔは、出力バッファ回路８２５から伝送線路８２４経由して入力バッファ回路８２３により信号通信装置Ａ８０１のデータ信号ビット制御回路８２２に伝えられる。データ信号ビット制御回路８２２は、ビット振り分け制御信号Ｒｉｃｔを基にデマルチプレクサ制御信号ＤＣを出力する。本実施の形態による信号通信装置（第５の構成例）は、信号通信装置Ｂ８０２でデータ信号ビットの使用の可否とデータ信号ビットの振り分け方とを決め、これらの情報を含むビット振り分け制御信号を信号通信装置Ａ８０１に通知することにより、信号通信装置Ａ８０１と信号通信装置Ｂ８０２とで同じデータ信号ビットの振り分け方を用いて信号通信が可能である。これにより、データ信号の一部にビット異常が発生した場合は、データ信号を正常なビットに振り分けて信号通信を行うことができる。
【００６８】
図９は、図８の構成例においてデータ信号の通信順序を具体的に示した図である。ＤＴ１，ＤＴ２，…，ＤＴ８はそれぞれデータ信号の１つのデータ単位を表し、例えば、ｓビット、ｔバイト、または、ｕパケット等（ｓ＞０，ｔ＞０，ｕ＞０，ｓ，ｔ，ｕは整数）で表される。信号の順序は、先頭データからＤＴ１，ＤＴ２，…，ＤＴ９の順で表す。図９（ａ）は、全４ビットが正常に動作している場合のデータの通信順序を示す図であり、データ単位［ＤＴ１，ＤＴ２，ＤＴ３，ＤＴ４］および、［ＤＴ５，ＤＴ６，ＤＴ７，ＤＴ８］が並列になるように、それぞれ４ビットのデータ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，Ｔｘｄ４に割当てられて信号の通信を行う。一方、図９（ｂ）はデータ信号Ｔｘｄ１に異常が発生し、データ信号Ｔｘｄ２，Ｔｘｄ３，Ｔｘｄ４の３ビットで通信を行っている場合のデータの通信順序を示す図である。この場合は、データ信号Ｔｘｄ１が通信できないため、データ単位［ＤＴ１，ＤＴ２，ＤＴ３］、［ＤＴ４，ＤＴ５，ＤＴ６］、および［ＤＴ７，ＤＴ８，ＤＴ９］が並列になるように、それぞれ３ビットのデータ信号Ｔｘｄ２，Ｔｘｄ３，Ｔｘｄ４に割当てて信号の通信を行う。上記第５の構成例は、信号通信装置Ａ８０１と信号通信装置Ｂ８０２との間の通信データ信号ビットが４ビットの場合の例であるが、一般に、ビット数ｎ（ｎ＞１、ｎは整数）の信号通信装置にも適用できる。また、送信側の信号通信装置内のデマルチプレクサ回路によって振り分けられる前の信号ＤＴＩが１ビットであり、受信側の信号装置内のマルチプレクサ回路によって復元される信号ＤＴＯが１ビットの場合について示しているが、一般にＤＴＩがｐビット（ｐ＞０、ｐは整数）で、ＤＴＯがｑ（ｑ＞０、ｑは整数）ビットの場合にも適用できる。
【００６９】
次に、本発明の第６の実施の形態による信号通信装置について図面を参照して説明する。図１０は本実施の形態による信号通信装置であって、受信機能と送信機能との両方を有する双方向の信号通信装置の構成例（第６の構成例）を示す図である。本実施の形態による信号通信装置の第６の構成例として、送信４ビット、受信４ビットの信号通信装置を例にして説明する。図１０に示すように、本実施の形態による信号通信装置は、信号通信装置Ａ１００１と、信号通信装置Ｂ１００２と、を有している。片方向の信号通信に関しては図８に示す第５の構成例と同様の構成を有する。
【００７０】
信号通信装置Ａ１００１から信号通信装置Ｂ１００２への信号伝送を行う回路について、信号通信装置Ａ１００１内には、１ビットのシリアルデータ信号ＤＴＩを出力する内部回路１００３１と、入力シリアル信号ＤＴＩをデマルチプレクサ制御信号ＤＣ１に従い４ビットのデータ信号Ｔｉｄ１，Ｔｉｄ２，Ｔｉｄ３，Ｔｉｄ４に振り分けて出力するデマルチプレクサ回路１０２０１と、出力バッファ回路１００４１，１００４２，１００４３，１００４４と、伝送線路１００５１，１００５２，１００５３，１００５４と、を有する。
【００７１】
信号通信装置Ｂ１００２は、４ビットのデータ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，Ｔｘｄ４を出力する入力バッファ回路１００６１，１００６２，１００６３，１００６４、データ信号からクロックを抽出する機能とデータ信号を再デジタル化する機能をもつクロック信号再生およびデータ信号再生回路部１０１８１とを有する。この回路部１０１８１は、本実施の形態による信号通信回路において、クロック信号の抽出を行うビットのデータ信号に異常が発生した場合でも、残りのｎ−１ビットは信号通信を継続できる。符号１０２６１で示される回路は、再デジタル化された４ビットのデータ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，Ｔｏｄ４のモニタ回路であり、例えばビットエラー率をモニタして予め定められた許容値、例えば１０から１２以上の場合は、そのビットは通信不適格としてデータ信号の異常情報を含むデータ信号異常通知信号ＥＲＩ１を出力する。ここでモニタする情報は、ビットエラー率に限らず、電圧レベル、ビットエラーの有無、ジッタ量などのデータ信号の通信品質に関する情報であれば良い。符号１０２７１で示される回路は、データ信号異常通知信号ＥＲＩ１を基にデータ信号各ビットの使用の可否を定める機能と、データ信号の４ビットへの振り分け方法を定める機能とを持つデータ信号ビット制御回路である。マルチプレクサ回路１０２１１は、データ信号ビット制御回路１０２７１からのマルチプレクサ制御信号ＭＣ１に従い４ビットのデータ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，Ｔｏｄ４を１ビットのシリアルデータ信号ＤＴＯにまとめて出力する。内部回路１０１０１は、シリアルデータ信号ＤＴＯを入力する回路である。符号１０２５１は出力バッファ回路を示し、符号１０２４１は伝送線路を示し、符号１０２３１は入力バッファ回路を示し、符号１０２２１は信号装置Ａ１００１内のデータ信号ビット制御回路である。
【００７２】
データ信号ビット制御回路１０２７１から出力されるビット振り分け制御信号Ｒｘｃｔは、出力バッファ回路１０２５１から伝送線路１０２４１経由して入力バッファ回路１０２３１により信号通信装置Ａ１００１のデータ信号ビット制御回路１０２２１に伝えられる。データ信号ビット制御回路１０２２１は、ビット振り分け制御信号Ｒｘｃｔを基にデマルチプレクサ制御信号ＤＣ１を出力する。
【００７３】
一方、信号通信装置Ｂ１００２から信号通信装置Ａ１００１への信号伝送を行う回路については、上記の信号通信装置Ａ１００１から信号通信装置Ｂ１００２への信号伝送を行う回路と通信方向が逆向きであるが同じ構成を有する。信号通信装置Ｂ１００２内の符号１０１０２で示される回路は、１ビットのシリアルデータ信号ＤＲＩを出力する内部回路である。デマルチプレクサ回路１０２０２は、入力シリアル信号ＤＲＩをデマルチプレクサ制御信号ＤＣ２に従い４ビットのデータ信号Ｒｉｄ１，Ｒｉｄ２，Ｒｉｄ３，Ｒｉｄ４に振り分けて出力する。符号１００４５，１００４６，１００４７，１００４８は出力バッファ回路であり、符号１００５５，１００５６，１００５７，１００５８は伝送線路である。信号通信装置Ａ１００１内の、符号１００６５，１００６６，１００６７，１００６８で示される回路は、４ビットのデータ信号Ｒｘｄ１，Ｒｘｄ２，Ｒｘｄ３，Ｒｘｄ４を出力する入力バッファ回路である。符号１０１８２は符号１０１８１と同様にデータ信号からクロックを抽出する機能とデータ信号を再デジタル化する機能をもつクロック信号再生およびデータ信号再生回路部である。符号１０２６２で示される回路は、再デジタル化された４ビットのデータ信号Ｒｏｄ１，Ｒｏｄ２，Ｒｏｄ３，Ｒｏｄ４のモニタ回路であり、符号１０２６１で示される回路と同様にデータ信号ビットに通信不適格なビットがある場合、データ信号の異常情報を含むデータ信号異常通知信号ＥＲＩ２を出力する。符号１０２７２で示される回路は、データ信号異常通知信号ＥＲＩ２を基にデータ信号各ビットの使用の可否を定める機能と、データ信号の４ビットへの振り分け方法を定める機能とを有するデータ信号ビット制御回路である。マルチプレクサ回路１０２１２は、データ信号ビット制御回路１０２７２からのマルチプレクサ制御信号ＭＣ２に従い４ビットのデータ信号Ｒｏｄ１，Ｒｏｄ２，Ｒｏｄ３，Ｒｏｄ４を１ビットのシリアルデータ信号ＤＲＯにまとめて出力する。符号１００３２で示す回路は、シリアルデータ信号ＤＲＯを入力する内部回路である。符号１０２５２は出力バッファ回路を示し、符号１０２４２は伝送線路を、符号１０２３２は入力バッファ回路を、符号１０２２２は信号装置Ａ１００１内のデータ信号ビット制御回路を示す。
【００７４】
データ信号ビット制御回路１０２７２から出力されるビット振り分け制御信号Ｔｘｃｔは、出力バッファ回路１０２５２から伝送線路１０２４２を経由して入力バッファ回路１０２３２により信号通信装置Ａ１００１内のデータ信号ビット制御回路１０２２２に伝えられる。データ信号ビット制御回路１０２２２は、ビット振り分け制御信号Ｔｘｃｔを基にデマルチプレクサ制御信号ＤＣ２を出力する。
【００７５】
本実施の形態による信号通信回路（第６の構成例）は、送信回路部側のデータ信号ビット制御回路１０２２１および１０２２２から、受信回路部側のデータ信号ビット制御回路１０２７２および１０２７１に対して、データ信号の振り分け方の情報を有するビット振り分け制御信号ＤＮ１およびＤＮ２が伝えられる。これにより送信側と受信側とで伝送速度の釣合いをとる必要がある場合に、ビット振り分け制御信号ＤＮ１およびＤＮ２を利用してデータ信号ビットの振り分け方を決めることができる。
【００７６】
図１１は、図１０の構成例において、データ信号の通信順序を示した図である。符号ＤＴ１，ＤＴ２，…，ＤＴ９は、信号通信装置Ａ１００１から信号通信装置Ｂ１００２への信号伝送のデータ信号の１つのデータ単位を表し、ＤＲ１，ＤＲ２，ＤＲ３，…，ＤＲ９は信号通信装置Ｂ  １００２から信号通信装置Ａ  １００１への信号伝送のデータ信号の１つのデータ単位を表す。例えば、ｓビット、ｔバイト、または、ｕパケット等（ｓ＞０，ｔ＞０，ｕ＞０，ｓ，ｔ，ｕは整数）を採る。データ信号の順序は、先頭データからＤＴ１，ＤＴ２，…，ＤＴ９およびＤＲ１，ＤＲ２，…，ＤＲ９の順で表している。
【００７７】
図１１（ａ）は、全ビットが正常に動作している場合のデータ信号の通信順序を示し、信号通信装置Ａ１００１から信号通信装置Ｂ１００２への信号伝送では、データ単位［ＤＴ１，ＤＴ２，ＤＴ３，ＤＴ４］および［ＤＴ５，ＤＴ６，ＤＴ７，ＤＴ８］が並列になるように、それぞれ４ビットのデータ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，Ｔｘｄ４に割当てられてデータ信号の通信を行い、信号通信装置Ｂ１００２から信号通信装置Ａ１００１への信号伝送では、データ単位［ＤＲ１，ＤＲ２，ＤＲ３，ＤＲ４］および［ＤＲ５，Ｄｒ６，ＤＲ７，ＤＲ８］が並列になるように、それぞれ４ビットのデータ信号Ｒｘｄ１，Ｒｘｄ２，Ｒｘｄ３，Ｒｘｄ４に割当てられてデータ信号の通信を行う。
【００７８】
一方、図１１（ｂ）は、データ信号Ｔｘｄ１に異常が発生し、データ信号Ｔｘｄ２，Ｔｘｄ３，Ｔｘｄ４の３ビットで通信を行っているときのデータの通信順序を示す素である。この場合は、図９で示した方式と同様にデータ信号Ｔｘｄ１が通信できないため、データ単位［ＤＴ１，ＤＴ２，ＤＴ３］、［ＤＴ４，ＤＴ５，ＤＴ６］、および［ＤＴ７，ＤＴ８，ＤＴ９］が並列になるように、それぞれ３ビットのデータ信号Ｔｘｄ２，Ｔｘｄ３，Ｔｘｄ４に割当てて信号の通信を行う。この場合、信号通信装置Ｂ１００２から信号通信装置Ａ１００１への信号伝送では、４ビット全てを正常にデータ伝送することができるが、送信と受信とのデータ伝送容量の釣合いをとるために、送信と受信との伝送速度を同じにする必要がある場合もある。このような場合は、４ビットのうち１ビットを使用せずに、残りの３ビットを用いて通信を行う。例えば、図１１（ｂ）に示すように、データ信号Ｒｘｄ１を使用しないで、データ単位［ＤＲ１，ＤＲ２，ＤＲ３］、［ＤＲ４，ＤＲ５，ＤＲ６］、および［ＤＲ７，ＤＲ８，ＤＲ９］が並列になるように、それぞれ３ビットのデータ信号Ｒｘｄ２，Ｒｘｄ３，Ｒｘｄ４に割当ててデータ信号の通信を行う。上記第六の構成例は、信号通信装置Ａ１００１から信号通信装置Ｂ１００２への送信データ信号ビットが４ビットであり、受信データ信号ビットが４ビットの場合であるが、一般に送信データ信号ビット数ｎ（ｎ＞１、ｎは整数）、受信データ信号ビット数ｍ（ｍ＞１、ｍは整数）の信号通信装置にも適用できる。
【００７９】
また、送信側の信号通信装置内のデマルチプレクサ回路によって振り分けられる前の信号ＤＴＩおよびＤＲＩが１ビットで、受信側の信号装置内のマルチプレクサ回路によって復元される信号ＤＴＯおよびＤＲＯが１ビットの場合であるが、一般にＤＴＩがｐビット（ｐ＞０、ｐは整数）で、ＤＴＯがｑ（ｑ＞０、ｑは整数）ビットで、ＤＲＩがｘビット（ｘ＞０、ｘは整数）で、ＤＲＯがｙ（ｙ＞０、ｙは整数）ビットの場合にも適用できる。
【００８０】
次に、本発明の第７の実施の形態による信号通信装置について図面を参照して説明する。図１６は、本発明の第７の実施の形態（第７構成例）による信号通信装置の構成例を示す図である。図１６に示すように、本実施の形態による信号通信装置は、信号通信装置Ａ１６０１と、信号通信装置Ｂ１６０２とを有している。信号通信装置Ａ１６０１内には、ｎ（ｎ＞１、ｎは整数）ビットのデータ信号Ｔｉｄ１，Ｔｉｄ２，Ｔｉｄ３，…，Ｔｉｄｎを出力する内部回路１６０３と、出力バッファ回路１６０４１，１６０４２，１６０４３，…，１６０４ｎと、伝送線路１６０５１，１６０５２，１６０５３，…，１６０５ｎとを有している。信号通信装置Ｂ１６０２は、ｎビットのデータ信号Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄｎを出力する入力バッファ回路１６０６１，１６０６２，１６０６３，…，１６０６ｎと、データ信号を正しく再生するために位相が調整された再生クロック信号ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎを出力する位相調整回路１６０８１，１６０８２，１６０８３，…，１６０８ｎと、再生クロック信号と同期したデータ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，…，Ｔｏｄｎを出力するフリップフロップ回路１６０９１，１６０９２，１６０９３，…，１６０９ｎと、データ信号Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，…，Ｔｏｄｎを入力する内部回路１６１０と、を有している。
【００８１】
この第７の構成例による装置は、信号通信装置Ｂ１６０２内のクロック信号を抽出する回路以外の部分の構成は、図１の本発明の基本構成例と同じである。図１６において、符号１６１８はデータ信号からクロック信号を抽出する機能とデータ信号を再デジタル化する機能を有するクロック信号再生およびデータ信号再生回路部である。第７の構成例による装置は、２ビットのデータ信号Ｔｘｄ１，Ｔｘｄｎからクロック信号を抽出するのに使用するデータ信号を選択するデータ信号選択回路１６５１を備え、クロック抽出回路１６０７を共通化することができる。クロック抽出回路１６０７は、２ビットのデータ信号Ｔｘｄ１とＴｘｄｎとのいずれか一方から抽出した基準クロックＳＣＫを出力する。
【００８２】
基準クロックＳＣＫは、図１に示す基本構成例と同様に、位相調整回路１６０８１，１６０８２，１６０８３，…，１６０８ｎに分配される。以下に、図１６の構成において基準クロックを抽出しているデータ信号が故障した場合の動作について説明する。例えば、データ信号選択回路でデータ信号Ｔｘｄ１が選択され、基準クロックＳＣＫの抽出にデータ信号Ｔｘｄ１を使用している場合を考える。データ信号Ｔｘｄ１が故障した場合は、データ信号選択回路１６５１において、選択データ信号をＴｘｄ１からＴｘｄｎへ替えることにより、引き続き基準クロックＳＣＫを抽出することができ、故障したビットＴｘｄ１以外のｎ−１ビットを使用してデータ通信を続けることができる。この第７の構成例による装置は、クロック抽出可能なデータ信号のビット数が２で、そこから抽出する基準クロックの数が１の場合であるが、一般にクロック抽出可能なデータ信号のビット数がａ（２≦ａ＜ｎ、ａは整数）で、抽出する基準クロックの数がｂ（１≦ｂ≦ａ、ｂは整数）に適用可能である。
本実施の形態による信号通信回路では、選択されたデータ信号からクロックを抽出するため、クロック抽出回路の数を低減することができる。
【００８３】
次に、本発明の各実施の形態による信号通信装置を、交換機やサーバ間の通信等に用いられる光モジュール装置に適用した実施例について図面を参照して説明する。図１２は、本実施例による光モジュール装置の構成例を示す機能ブロック図である。図１２に示すように、本実施例による光モジュール装置１２２８は、１ビットの光信号と４ビットの電気信号とを相互に変換して送受信する光モジュール装置である。図１２に示す構成例では、電気信号部の信号通信はクロック信号再生伝送を行う。光信号から電気信号への変換回路部は、１ビットの光データ信号Ｒｘｏｐを受信し１ビットの電気データ信号Ｒｘｅｌに変換する光受信回路および光−電気変換回路１２３１と、１ビットのデータ信号を４ビットのデータ信号に変換するデマルチプレクサ回路１２２９と、４ビットの電気データ信号Ｒｘｅｌ１，Ｒｘｅｌ２，Ｒｘｅｌ３，Ｒｘｅｌ４を出力する出力バッファ回路１２３３１，１２３３２，１２３３３，１２３３４と、を有する。
【００８４】
一方、電気信号から光信号への変換回路部は、４ビットの電気データ信号Ｔｘｅｌ１，Ｔｘｅｌ２，Ｔｘｅｌ３，Ｔｘｅｌ４を入力する入力バッファ回路１２３４１，１２３４２，１２３４３，１２３４４と、データ信号からクロック信号を抽出する機能とデータ信号を再デジタル化する機能をもつクロック信号再生およびデータ信号再生回路部１２１８とを有する。この回路部１２１８は、前述のように、クロック信号の抽出を行うビットのデータ信号に異常が発生した場合でも、残りのビットは信号通信を継続できる構成を有する。符号１２３０で示す回路は、４ビットのデータ信号を１ビットのデータ信号Ｔｘｅｌに変換するマルチプレクサ回路である。符号１２３２で示す回路は、１ビットの電気データ信号Ｔｘｅｌを１ビットの光データ信号Ｔｘｏｐに変換し出力する電気−光変換回路および光送信回路である。
【００８５】
図１２に示す構成例は、光データ信号の送受信のビット数が１であり、電気データ信号の送受信のビット数が４である場合を示すが、一般に光データ信号の送受信のビット数ｎ（ｎ＞０、ｎは整数）、電気データ信号の送受信のビット数ｍ（ｍ＞０、ｍは整数）の光モジュール装置にも適用できる。
【００８６】
次に、上記各実施の形態による信号通信装置を用いて、インターネットなどのネットワークに使用されるルータ装置を形成した例について図面を参照して説明する。図１３に示すように、符号１３３５は、４ポートの送受信を行うルータ装置である。ルータ装置１３３５は、４ポートのパケット信号ＰＲ１，ＰＲ２，ＰＲ３，ＰＲ４の受信回路１３３６と、データ信号からクロック信号を抽出する機能とデータ信号を再デジタル化する機能をもつクロック信号再生およびデータ信号再生回路部１３１８とを有する。この回路部１３１８は、クロック信号の抽出を行うビットのデータ信号に異常が発生した場合でも、残りのビットは信号通信を継続できる。符号１３３７で示す回路は、受信パケット信号を識別し経路制御信号ＰＣＴを出力する受信パケット信号制御回路である。符号１３３８で示す回路は、経路制御信号ＰＣＴを基にパケット信号が入力した受信ポートと送信ポートＰＴ１，ＰＴ２，ＰＴ３，ＰＴ４のいずれか１ポートを接続するスイッチ回路である。符号１３３９で示す回路は、送信パケット信号の送信タイミング等の制御を行う送信パケット信号制御回路である。符号１３４０で示す回路は、送信パケット信号をそれぞれの送信ポートＰＴ１，ＰＴ２，ＰＴ３，ＰＴ４に出力するパケット信号送信回路である。図１３に示す構成例は、入出力ポートの数が４ポートの場合を示しているが、一般に入出力ポート数ｎ（ｎ＞０、ｎは整数）ポートのルータ装置にも適用できる。
【００８７】
以上に説明したように、本実施の形態による信号通信回路は、受信したデータ信号からデータ信号を再デジタル化するためのクロック信号を抽出するクロック信号再生伝送方式を採る多ビットの信号通信装置において、１ビットが異常となる故障に対して、その故障ビットがクロック信号を抽出しているデータ信号のビットであっても、残りの正常に動作するビットを用いてデータ通信を継続することができる。このとき故障したビット以外のすべてビットが利用可能であり、故障時の信号伝送速度の低下を最低限に抑えることができる。
【００８８】
また、データ信号からクロック信号を抽出するクロック信号再生回路を最も少ない場合には２個で構成することが可能であるため、多ビットの信号通信回路をＬＳＩチップに実装する場合に比較的回路面積の大きいクロック信号再生回路の個数が最低限で済む。そのため、ＬＳＩチップの面積を低減でき、コストを削減することができる。
【００８９】
また、クロック信号再生回路は、ノイズ源になるとともにノイズに弱いという特徴を有するが、多数のクロック信号再生回路を１つのＬＳＩチップに実装すると、ＬＳＩ開発の難易度が高くなり設計コストが大きくなる。本実施の形態では、上記のようにクロック信号再生回路の個数が最低限で済むためノイズを抑えることができ、ＬＳＩ開発にかかる設計コストを抑えることもできる。
【００９０】
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【００９１】
【発明の効果】
本発明によれば、受信したデータ信号からデータ信号を再デジタル化するためのクロック信号を抽出するクロック信号再生伝送方式を採る多ビットの信号通信装置において、１ビットが異常となる故障に対して、その故障ビットがクロック信号を抽出しているデータ信号のビットであっても、残りの正常に動作するビットを用いてデータ通信を継続することができる。このとき故障したビット以外のすべてビットが利用可能であり、故障時の信号伝送速度の低下を最低限に抑えることができる。
【００９２】
また、クロック信号再生回路数が少なくて済むため、チップの面積を低減でき、コストを削減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による信号通信装置の基本構成例を示すブロック図である。
【図２】図１に示す信号通信装置のビット異常発生時の信号タイミングの関係を示す波形図である。
【図３】本発明の第２の実施の形態による信号通信装置（第２構成例）を示すブロック図である。
【図４】図３の信号通信装置のビット異常発生時の信号タイミング関係の波形図である。
【図５】本発明の第３の実施の形態による信号通信装置（第３構成例）を示すブロック図である。
【図６】図５の信号通信装置のビット異常発生時の信号タイミング関係の波形図である。
【図７】本発明の第４の実施の形態による信号通信装置（第４構成例）を示すブロック図である。
【図８】本発明の第５の実施の形態による信号通信装置（第５構成例）を示すブロック図である。
【図９】図８の信号通信装置のビット異常発生時のデータ信号の通信順序を示した図である。
【図１０】本発明の第６の実施の形態による信号通信装置（第６構成例）を示すブロック図である。
【図１１】図１０の信号通信装置のビット異常発生時のデータ信号の通信順序を示した図である。
【図１２】本発明の各実施の形態による信号通信装置を有する光モジュール装置の実施例を示すブロック図である。
【図１３】本発明の各実施の形態による信号通信装置を有するルータ装置の実施例を示すブロック図である。
【図１４】従来の信号送受信回路の構成例のブロック図である。
【図１５】図３に示すクロック信号再生回路の詳細回路図である。
【図１６】本発明の第７の実施の形態による信号通信装置の第７構成例を示すブロック図である。
【符号の説明】
１０１，３０１，５０１，７０１，８０１，１００１，１４０１，１６０１…信号通信装置Ａ、１０２，３０２，５０２，７０２，８０２，１００２，１４０２，１６０２…信号通信装置Ｂ、１０３，３０３，５０３，７０３，８０３，１００３１，１００３２，１４０３，１６０３…信号通信装置Ａの内部回路、１０４１，１０４２，１０４３，…，１０４ｎ，  ３０４１，３０４２，３０４３，…，３０４ｎ，  ５０４１，５０４２，５０４３，…，５０４８，  ７０４１，７０４２，７０４３，…，７０４ｎ，  ８０４１，８０４２，８０４３，８０４４，  １００４１，１００４２，１００４３，…，１００４８，  １４０４１，１４０４２，１４０４３，…，１４０４ｎ，１６０４１，１６０４２，１６０４３，…，１６０４ｎ…出力バッファ回路、１０５１，１０５２，１０５３，…，１０５ｎ，  ３０５１，３０５２，３０５３，…，３０５ｎ，  ５０５１，５０５２，５０５３，…，５０５８，  ７０５１，７０５２，７０５３，…，７０５ｎ，  ８０５１，８０５２，８０５３，８０５４，１００５１，１００５２，１００５３，…，１００５８，１４０５１，１４０５２，１４０５３，…，１４０５ｎ，１６０５１，１６０５２，１６０５３，…，１６０５ｎ…伝送線路、１０６１，１０６２，１０６３，…，１０６ｎ，３０６１，３０６２，３０６３，…，３０６ｎ，  ５０６１，５０６２，５０６３，…，５０６８，７０６１，７０６２，７０６３，…，７０６ｎ，８０６１，８０６２，８０６３，８０６４，１００６１，１００６２，１００６３，…，１００６８，  １４０６１，１４０６２，１４０６３，…，１４０６ｎ，１６０６１，１６０６２，１６０６３，…，１６０６ｎ…入力バッファ回路、１０７１，  １０７２，５０７１，５０７２，７０７１，７０７２，１４０７，１６０７…クロック信号再生回路、１０８１，１０８２，１０８３，…，１０８ｎ，３０８１，３０８２，３０８３，…，３０８ｎ，５０８１，５０８２，５０８３，…，５０８８，７０８１，７０８２，７０８３，…，７０８ｎ，  １４０８１，１４０８２，１４０８３，…，１４０８ｎ，１６０８１，１６０８２，１６０８３，…，１６０８ｎ…位相比較回路、１０９１，１０９２，１０９３，…，１０９ｎ，  ３０９１，３０９２，３０９３，…，３０９ｎ，  ５０９１，５０９２，５０９３，…，５０９８，  ７０９１，７０９２，７０９３，…，７０９ｎ，  １４０９１，１４０９２，１４０９３，…，１４０９ｎ，１６０９１，１６０９２，１６０９３，…，１６０９ｎ…フリップフロップ回路、１１０，３１０，５１０，７１０，８１０，１０１０１，１０１０２，１４１０，１６１０…信号通信装置Ｂの内部回路、１１１，５１１１，５１１２…クロック信号選択・分配回路、３１２…位相比較信号選択回路、３１３１，３１３２…クロック信号再生回路の位相比較器、３１４…クロック信号再生回路のループフィルタおよび電圧制御発振器、５１５１，５１５２…信号通信装置Ｂ内のデータ信号のグループ、７１６…クロック信号モニタ回路、７１７…クロック信号選択・分配回路、１１８，３１８，５１８，７１８，８１８，１０１８１，１０１８２，１２１８，１４１８…クロック信号再生およびデータ信号再生回路部、７１９…異常通知ランプ、８２０，１０２０１，１０２０２…デマルチプレクサ回路、８２１，１０２１１，１０２１２…マルチプレクサ回路、８２２，１０２２１，１０２２２…送信側のデータ信号ビット制御回路、８２３，１０２３１，１０２３２…入力バッファ回路（制御信号用）、８２４，１０２４１，１０２４２…伝送線路（制御信号用）、８２５，１０２５１，１０２５２…出力バッファ回路（制御信号用）、８２６，１０２６１，１０２６２…データ信号モニタ回路、８２７，１０２７１，１０２７２…受信側のデータ信号ビット制御回路、１２２８…光モジュール装置、１２２９…光モジュール装置のデマルチプレクサ回路、１２３０…光モジュール装置のマルチプレクサ回路、１２３１…光モジュール装置の光信号受信回路および光−電気信号変換回路、１２３２…光モジュール装置の光信号送信回路および電気−光信号変換回路、１２３３１，１２３３２，１２３３３，１２３３４…光モジュール装置の出力バッファ回路、１２３４１，１２３４２，１２３４３，１２３４４…光モジュール装置の入力バッファ回路、１３３５…ルータ装置、１３３６…ルータ装置のパケット信号受信回路、１３３７…ルータ装置の受信パケット信号制御回路、１３３８…ルータ装置のスイッチ回路、１３３９…ルータ装置の送信パケット信号制御回路、１３４０…ルータ装置のパケット信号送信回路、１５４１…クロック信号再生回路、１５４２１，１５４２２…位相比較器、１５４３２，  １５４３２…Ｄフリップフロップ回路、１５４４…セレクタ回路、１５４５…ループフィルタ、１５４６１，１５４６２…チャージポンプ回路の電流源回路、１５４７…ループフィルタの抵抗、１５４８…ループフィルタのコンデンサ、１５４９…電圧制御発振器、１５５０１，１５５０２…バッファ回路、１６５１…データ信号選択回路、Ｔｉｄ１，Ｔｉｄ２，Ｔｉｄ３，…，Ｔｉｄｎ…信号通信装置Ａの入力バッファ回路入力のデータ信号、Ｔｘｄ１，Ｔｘｄ２，Ｔｘｄ３，…，Ｔｘｄｎ…信号通信装置Ｂの入力バッファ回路出力のデータ信号、Ｔｏｄ１，Ｔｏｄ２，Ｔｏｄ３，…，Ｔｏｄｎ…信号通信装置Ｂの再デジタル化したデータ信号、Ｒｉｄ１，Ｒｉｄ２，Ｒｉｄ３，Ｒｉｄ４…信号通信装置Ｂの入力バッファ回路入力のデータ信号、Ｒｘｄ１，Ｒｘｄ２，Ｒｘｄ３，Ｒｘｄ４…信号通信装置Ａの入力バッファ回路出力のデータ信号、Ｒｏｄ１，Ｒｏｄ２，Ｒｏｄ３，Ｒｏｄ４…信号通信装置Ａの再デジタル化したデータ信号、ＳＣＫ，ＧＳＣＫ１，ＧＳＣＫ２…基準クロック信号、ＲＣＫ１，ＲＣＫ２，ＲＣＫ３，…，ＲＣＫｎ…再生クロック信号、ＰＳ１，ＰＳ２，ＰＳ…位相比較信号、ＩＳＥＬ…クロック信号モニタ回路出力のクロック信号選択信号、ＷＡ…クロック信号モニタ回路出力のクロック信号異常通知信号、ＥＳＥＬ…装置外部からのクロック信号選択信号、Ｒｘｃｔ，Ｔｘｃｔ…ビット振り分け制御信号、ＳＣＫ１，ＳＣＫ２，ＳＣＫ３，ＳＣＫ４…データ信号から抽出したクロック信号、ＤＴＩ…信号通信装置Ａの内部回路出力のデータ信号、ＤＴＯ…信号通信装置Ｂの内部回路入力のデータ信号、ＤＲＩ…信号通信装置Ｂの内部回路出力のデータ信号、ＤＲＯ…信号通信装置Ａの内部回路入���のデータ信号、ＤＣ，ＤＣ１，ＤＣ２…デマルチプレクサ回路制御信号、ＭＣ，ＭＣ１，ＭＣ２…マルチプレクサ回路制御信号、ＥＲＩ，ＥＲＩ１，ＥＲＩ２…データ信号異常通知信号、ＤＮ１，ＤＮ２…送信側データ信号ビット制御回路から受信側データ信号ビット制御回路へのビット振り分け制御信号、Ｔ１…Ｔｘｄ１に故障が発生する時刻、Ｔ２…クロック信号切替え時刻、Ｐ１…正常動作期間、Ｐ２…異常検出およびクロック信号切替え期間、Ｐ３…クロック信号切替え後の動作期間、ＴＲＤ…データ信号と再生クロック信号の位相差、ＴＤ…データ信号の周期、ＤＴ１，ＤＴ２，…，ＤＴ９…信号通信装置Ａから信号通信装置Ｂへのデータ信号の１単位、ＤＲ１，ＤＲ２，…，ＤＲ９…信号通信装置Ｂから信号通信装置Ａへのデータ信号の１単位、Ｒｘｏｐ…光モジュール装置の入力光データ信号、Ｔｘｏｐ…光モジュール装置の出力光データ信号、Ｒｘｅｌ…光モジュール装置の光−電気信号変換回路出力の電気データ信号、Ｔｘｅｌ…光モジュール装置の電気−光信号変換回路入力の出力電気データ信号、Ｒｘｅｌ１，Ｒｘｅｌ２，Ｒｘｅｌ３，Ｒｘｅｌ４…光モジュール装置の出力電気データ信号、Ｔｘｅｌ１，Ｔｘｅｌ２，Ｔｘｅｌ３，Ｔｘｅｌ４…光モジュール装置の入力電気データ信号、ＰＲ１，ＰＲ２，ＰＲ３，ＰＲ４…ルータ装置の入力ポート、ＰＴ１，ＰＴ２，ＰＴ３，ＰＴ４…ルータ装置の出力ポート、ＰＣＴ…ルータ装置の経路制御信号、ＶＣ…電圧制御発振器の制御信号。
【図１】
2004193788.tif 000003
【図２】
2004193788.tif 000004
【図３】
2004193788.tif 000005
【図４】
2004193788.tif 000006
【図５】
2004193788.tif 000007
【図６】
2004193788.tif 000008
【図７】
2004193788.tif 000009
【図８】
2004193788.tif 000010
【図９】
2004193788.tif 000011
【図１０】
2004193788.tif 000012
【図１１】
2004193788.tif 000013
【図１２】
2004193788.tif 000014
【図１３】
2004193788.tif 000015
【図１４】
2004193788.tif 000016
【図１５】
2004193788.tif 000017
【図１６】
2004193788.tif 000018