(57)【要約】【課題】画素電極と対向電極の間の電位差を大きくすることなく、該画素電極と対向電極の間の電界を強める。【解決手段】液晶を介して対向配置される各基板のうち一方の基板の液晶側の面の画素領域に隣接して配置される一対の電極が、その一方において絶縁層の上層に他方において下層に形成され、このうち、他方の電極はそれを上層として他の層と積層されて形成されている。【選択図】　　　　図１
2004077749.tif 000002
【特許請求の範囲】
【請求項１】
液晶を介して対向配置される各基板のうち一方の基板の液晶側の面の画素領域に隣接して配置される一対の電極が、その一方において絶縁層の上層に他方において下層に形成され、
このうち、他方の電極はそれを上層として他の層と積層されて形成されていることを特徴とする液晶表示装置。
【請求項２】
前記絶縁層は有機材料層で形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記絶縁層は多層からなり、少なくともその一層は有機材料層で形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線が形成され、
これら各信号線に囲まれた各領域に、ゲート信号線からの走査信号によって作動する薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と隣接して配置される対向電極とを備え、
前記画素電極は絶縁層の下層に形成されているとともに、前記対向電極は前記絶縁層の上層に形成され、
かつ、前記画素電極は、それを上層として前記薄膜トランジスタを構成する半導体層と同一の材料層と積層されて形成されていることを特徴とする液晶表示装置。
【請求項５】
前記絶縁層は有機材料層で形成されていることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記絶縁層は多層からなり、少なくともその一層は有機材料層で形成されていることを特徴とする請求項４に記載の液晶表示装置。
【請求項７】
液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、
並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線と、隣接する各ゲート信号線の間に配置される容量信号線とが形成され、
前記ゲート信号線とドレイン信号線に囲まれた各領域に、ゲート信号線からの走査信号によって作動する薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給され、かつ前記容量信号線と交差して配置される画素電極と、この画素電極と隣接して配置される対向電極とを備え、
前記容量信号線は、ゲート信号線と同層に形成されているとともに、前記画素電極の下層において該画素電極を積層させる延在部が形成されていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、いわゆる横電界方式と称される液晶表示装置に関する。
【０００２】
【従来の技術】
横電界方式と称される液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面の画素領域に、画素電極とこの画素電極との間に電界を生じせしめる対向電極とが配置され、該電界のうち基板とほぼ平行な成分によって液晶を挙動させるようになっている。
【０００３】
そして、アクティブマトリクス型のものに適用させたものは、前記１方の基板の液晶側の面にて、複数の並設されたゲート信号線とこれら各ゲート信号線に交差して複数の並設されたドレイン信号線とで囲まれた各領域を前記画素領域とし、これら各画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される前記画素電極と、対向電圧信号線を介して基準信号が供給される前記対向電極とが形成されている。
【０００４】
また、この場合、画素電極と対向電極は、それぞれの信号が互いに交差する信号線を介して供給されるために、層を異にして形成され、絶縁性を有する層の上層に一方の電極が下層に他方の電極が形成されているのが通常となる。
【０００５】
【発明が解決しようとする課題】
しかし、このように構成された液晶表示装置は、画素電極と対向電極の間を結ぶ線上に絶縁性を有する層が存在し、しかも該画素電極と対向電極との間の距離が比較的大きくなってしまっていた。
【０００６】
このため、画素電極と対向電極の間の電界が該絶縁性を有する層によって弱められ、それを強くするために該画素電極と対向電極の間の電位差を大きくしなければならない等の不都合が生じていた。
【０００７】
本発明は、このような事情に基づいてなされたものであり、その目的は、画素電極と対向電極の間の電位差を大きくすることなく、該画素電極と対向電極の間の電界を強めることのできる液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００９】
手段１．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面の画素領域に隣接して配置される一対の電極が、その一方において絶縁層の上層に他方において下層に形成され、
このうち、他方の電極はそれを上層として他の層と積層されて形成されていることを特徴とするものである。
【００１０】
手段２．
本発明による液晶表示装置は、たとえば、手段１の構成を前提とし、前記絶縁層は有機材料層で形成されていることを特徴とするものである。
【００１１】
手段３．
本発明による液晶表示装置は、たとえば、手段１の構成を前提とし、前記絶縁層は多層からなり、少なくともその一層は有機材料層で形成されていることを特徴とするものである。
【００１２】
手段４．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線が形成され、
これら各信号線に囲まれた各領域に、ゲート信号線からの走査信号によって作動する薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と隣接して配置される対向電極とを備え、
前記画素電極は絶縁層の下層に形成されているとともに、前記対向電極は前記絶縁層の上層に形成され、
かつ、前記画素電極は、それを上層として前記薄膜トランジスタを構成する半導体層と同一の材料層と積層されて形成されていることを特徴とするものである。
【００１３】
手段５．
本発明による液晶表示装置は、たとえば、手段４の構成を前提とし、前記絶縁層は有機材料層で形成されていることを特徴とするものである。
【００１４】
手段６．
本発明による液晶表示装置は、たとえば、手段４の構成を前提とし、前記絶縁層は多層からなり、少なくともその一層は有機材料層で形成されていることを特徴とするものである。
【００１５】
手段７．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、
並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線と、隣接する各ゲート信号線の間に配置される容量信号線とが形成され、
前記ゲート信号線とドレイン信号線に囲まれた各領域に、ゲート信号線からの走査信号によって作動する薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給され、かつ前記容量信号線と交差して配置される画素電極と、この画素電極と隣接して配置される対向電極とを備え、
前記容量信号線は、ゲート信号線と同層に形成されているとともに、前記画素電極の下層において該画素電極を積層させる延在部が形成されていることを特徴とするものである。
【００１６】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００１７】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
【００１８】
実施例１．
《全体の構成》
図２は、本発明による液晶表示装置の一実施例を示す概略構成図である。同図は等価回路で示しているが、実際の幾何学的配置に対応させて描いている。
【００１９】
図２において、液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００２０】
シール材ＳＬによって囲まれた前記一方の透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されたドレイン信号線ＤＬとが形成されている。
【００２１】
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ＡＲを構成するようになっている。
【００２２】
また、ｘ方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の対向電圧信号線ＣＬが形成されている。この対向電圧信号線ＣＬは各画素領域の後述する対向電極ＣＴに映像信号に対して基準となる電圧を供給するための信号線となるものである。
【００２３】
さらに、ｘ方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の容量信号線ＳｔＬが形成されている。この容量信号線ＳｔＬは各画素領域の後述する画素電極ＰＸとの間に容量素子Ｃｓｔｇを形成するための信号線となるものである。
【００２４】
各画素領域には、その片側のゲート信号線ＧＬからの走査信号によって作動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが形成されている。
【００２５】
この画素電極ＰＸは、前記対向電圧信号線ＣＬと接続された対向電極ＣＴとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
【００２６】
また、該画素電極ＰＸは前記容量信号線ＳｔＬとの間に容量素子ＳｔＬを形成し、この容量素子ＳｔＬによって、該画素電極ＰＸに供給される映像信号を比較的長く蓄積させるようにしている。
【００２７】
前記ゲート信号線ＧＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は垂直走査駆動回路Ｖの出力端子が接続される端子を構成するようになっている。また、前記垂直走査駆動回路Ｖの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
【００２８】
垂直走査駆動回路Ｖは複数個の半導体装置からなり、互いに隣接する複数のゲート信号線ＧＬどおしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００２９】
同様に、前記ドレイン信号線ＤＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は映像信号駆動回路Ｈｅの出力端子が接続される端子を構成するようになっている。また、前記映像信号駆動回路Ｈｅの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
【００３０】
この映像信号駆動回路Ｈｅも複数個の半導体装置からなり、互いに隣接する複数のドレイン信号線ＤＬどおしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている
また、前記対向電圧信号線ＣＬはたとえば図中右側の端部で共通に接続され、その接続線はシール材ＳＬを超えて延在され、その延在端において端子ＣＬＴを構成している。この端子ＣＬＴからは映像信号に対して基準となる電圧が供給されるようになっている。
【００３１】
さらに、前記容量信号線ＳｔＬはたとえば図中右側の端部で共通に接続され、その接続線はシール材ＳＬを超えて延在され、その延在端において端子ＳｔＬＴを構成している。この端子ＳｔＬＴからは一定の電圧が供給されるようになっている。
【００３２】
前記各ゲート信号線ＧＬは、垂直走査回路Ｖからの走査信号によって、その一つが順次選択されるようになっている。
また、前記各ドレイン信号線ＤＬのそれぞれには、映像信号駆動回路Ｈｅによって、前記ゲート信号線ＧＬの選択のタイミングに合わせて映像信号が供給されるようになっている。
【００３３】
なお、上述した実施例では、垂直走査駆動回路Ｖおよび映像信号駆動回路Ｈｅは透明基板ＳＵＢ１に搭載された半導体装置を示したものであるが、たとえば透明基板ＳＵＢ１とプリント基板との間を跨って接続されるいわゆるテープキャリア方式の半導体装置であってもよく、さらに、前記薄膜トランジスタＴＦＴの半導体層が多結晶シリコン（ｐ−Ｓｉ）から構成される場合、透明基板ＳＵＢ１面に前記多結晶シリコンからなる半導体素子を配線層とともに形成されたものであってもよい。
【００３４】
《画素の構成》
図１は前記透明基板ＳＵＢ１側の前記画素領域の一実施例を示す構成図で、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のｂ−ｂ線における断面図を示している。
また、同図は互いに隣接する２個の画素領域を示し、それらは同様の構成となっている。
透明基板ＳＵＢ１の液晶側の面に、まず、ｘ方向に延在しｙ方向に並設される一対のゲート信号線ＧＬが形成されている。
【００３５】
これらゲート信号線ＧＬは後述の一対のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を一画素領域として構成するようになっている。
また、各ゲート信号線ＧＬの間のほぼ中央部に該ゲート信号線ＧＬと平行に走行する容量信号線ＳｔＬが形成されている。この容量信号線ＳｔＬはたとえば該ゲート信号線ＧＬの形成の際に同時に形成されるようになっている。
【００３６】
このようにゲート信号線ＧＬおよび容量信号線ＳｔＬが形成された透明基板ＳＵＢ１の表面には、たとえばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬ等をも被って形成されている。
【００３７】
この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を有するようになっている。
【００３８】
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
【００３９】
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線の一部をゲート電極とする逆スタガ構造のＭＩＳ（ｍｅｔａｌ　ｉｎｓｕｌａｔｏｒ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタを構成することができる。
ここで、前記ドイレン電極ＳＤ１およびソース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
【００４０】
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
また、このソース電極ＳＤ２は画素領域内に形成される画素電極ＰＸと一体に形成されている。
【００４１】
すなわち、画素電極ＰＸは画素領域内のほぼ中央をｙ方向に延在した電極から構成されて、この画素電極ＰＸの一方の端部は前記ソース電極ＳＤ２を兼ねている。なお、この画素電極ＰＸはｘ方向に並設された複数の電極群から構成されていてもよい。
【００４２】
なお、図示していないが、半導体層ＡＳとドレイン電極ＳＤ１およびソース電極ＳＤ２との界面には高濃度の不純物がドープされた薄い層が形成され、この層はコンタクト層として機能するようになっている。
【００４３】
このコンタクト層は、たとえば半導体層ＳＤの形成時に、その表面にすでに高濃度の不純物層が形成されており、その上面に形成したドレイン電極ＳＤ１およびソース電極ＳＤ２のパターンをマスクとしてそれから露出された前記不純物層をエッチングすることによって形成することができる。
【００４４】
ここで、前記画素電極ＰＸは、その下層に半導体層ＡＳ’が形成され、該半導体層ＡＳとの２層構造となっている。より詳しく説明すれば、前記半導体層ＡＳ’の中心軸は画素電極ＰＸの中心軸とほぼ一致づけられ、該半導体層ＡＳ’の幅は該画素電極ＰＸの幅より小さく形成されている。換言すれば、該半導体層ＡＳ’は画素電極ＰＸに覆われて形成されている。
【００４５】
すなわち、画素電極ＰＸは該半導体層ＡＳ’を土台とし、該半導体層ＡＳ’の厚さ分だけ透明基板ＳＵＢ１の表面から高い位置に形成されるようになっている。これによる効果は後に説明する。
【００４６】
このように薄膜トランジスタＴＦＴ、ドイレン信号線ＤＬ、ドレイン電極ＳＤ１、ソース電極ＳＤ２、および画素電極ＰＸが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮ等からなる保護膜ＰＡＳが形成されている。この保護膜ＰＡＳは前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避する膜で、該薄膜トランジスタＴＦＴの特性劣化を防止せんとするようになっている。
【００４７】
そして、この保護膜ＰＡＳの上面にはさらに樹脂等の有機材料層からなる保護膜ＯＰＡＳが形成されている。この保護膜ＯＰＡＳの材料として有機材料層を用いた理由は、前記保護膜ＰＡＳとともに保護膜全体としての誘電率を小さくすることと、該保護膜ＯＰＡＳの表面を平坦化することにある。
【００４８】
さらに、保護膜ＯＰＡＳの上面には対向電極ＣＴが形成されている。この対向電極ＣＴはｙ方向に延在されｘ方向に並設された複数（図では２本）の電極群から構成され、かつ、それら各電極は、平面的に観た場合、前記画素電極ＰＸを間にして位置付けようになっている。
【００４９】
すなわち、対向電極ＣＴと画素電極ＰＸは、一方の側のドレイン信号線から他方の側のドレイン信号線にかけて、対向電極、画素電極、対向電極の順にそれぞれ等間隔に配置されている。
【００５０】
ここで、画素領域の両側に位置づけられる対向電極ＣＴは、その一部がドレイン信号線ＤＬに重畳されて形成されているともに、隣接する画素領域の対応する対向電極ＣＴと共通に形成されている。
【００５１】
換言すれは、ドレイン信号線ＤＬ上には対向電極ＣＴがその中心軸をほぼ一致づけて重畳され、該対向電極ＣＴの幅はドレイン信号線ＤＬのそれよりも大きく形成されている。ドレイン信号線ＤＬに対して左側の対向電極ＣＴは左側の画素領域の各対向電極ＣＴの一つを構成し、右側の対向電極ＣＴは右側の画素領域の各対向電極ＣＴの一つを構成するようになっている。
【００５２】
このようにドレイン信号線ＤＬの上方にて該ドレイン信号線ＤＬよりも幅の広い対向電極ＣＴを形成することにより、該ドレイン信号線ＤＬからの電気力線が該対向電極ＣＴに終端し画素電極ＰＸに終端することを回避できるという効果を奏する。ドレイン信号線ＤＬからの電気力線が画素電極ＰＸに終端した場合、それがノイズとなってしまうからである。
【００５３】
電極群からなる各対向電極ＣＴは、ゲート信号線ＧＬを充分に被って形成される同一の材料からなる対向電圧信号線ＣＬと一体的に形成され、この対向電圧信号線ＣＬを介して基準電圧が供給されるようになっている。
【００５４】
なお、前記画素電極ＰＸはその一部において容量信号線ＳｔＬと交差し、この交差部分において、絶縁膜ＧＩを誘電体膜とする容量素子Ｃｓｔｇを構成するようになっている。
【００５５】
この容量素子Ｃｓｔｇは、たとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。
【００５６】
そして、このように対向電極ＣＴが形成された透明基板ＳＵＢ１の上面には該対向電極ＣＴをも被って配向膜（図示せず）が形成されている。この配向膜は液晶と直接に当接する膜で、その表面に形成されたラビングによって該液晶の分子の初期配向方向を決定づけるようになっている。この配向膜は表面が平坦な保護膜ＯＰＡＳ面に形成されることから、その表面におけるラビング処理を信頼性よくできるようになる。
【００５７】
このように構成された液晶表示装置は、上述したように、画素電極ＰＸとそれに隣接して配置される対向電極ＣＴとの間に電界を発生せしめるようになる。この場合、該画素電極ＰＸは半導体層ＡＳ’を土台とし、該半導体層ＡＳ’の厚さ分だけ透明基板ＳＵＢ１の表面から高い位置に形成されるようになっている。
【００５８】
このことは、対向電極ＣＴとの高さの差が縮められることを意味し、また、対向電極ＣＴが形成される保護膜ＯＰＡＳの表面は平坦に形成されていることから、該対向電極ＣＴと画素電極ＰＸを直線状に結ぶ個所の近傍において該保護膜ＯＰＡＳの量を低減させることを意味する。
【００５９】
このため、対向電極ＣＴと画素電極ＰＸとの間に発生する電界は前記保護膜ＯＰＡＳによって弱まる量を低減でき、それだけ、電界の強度を増大させることになる。
したがって、画素電極と対向電極の間の電位差を大きくすることなく、該画素電極と対向電極の間の電界を強めることができるようになる。
【００６０】
また、上述したように、画素電極ＰＸはその土台となる半導体層ＡＳ’を充分に被うようにして形成されているため、前記対向電極ＣＴの側に指向する部分において、斜面状あるいは円弧状に形成されることになり、該対向電極ＣＴに近接して形成されることになり、上述した効果をさらに高めることができるようになる。
【００６１】
実施例２．
図３は、本発明による液晶表示装置の他の実施例を示す構成図で、図１と対応した図となっている。
図１と比較して異なる構成は、半導体層ＡＳ’上に画素電極ＰＸが形成されているのは図１と同様であるが、該半導体層ＡＳ’の幅は画素電極ＰＸの幅よりも大きく形成されたものとなっている。
【００６２】
すなわち、帯状に延在する該半導体層ＡＳ’とこの半導体層ＡＳ’に重畳されて形成される画素電極ＰＸはそれらの中心軸をほぼ一致づけられて形成され、該画素電極ＰＸの幅は該半導体層ＡＳ’の幅より小さく形成されている。
このように構成した場合でも、図１の場合と同様の効果が得られることはいうまでもない。
【００６３】
なお、図３の場合、画素電極ＰＸの直下の半導体層ＡＳ’面には薄膜トランジスタＴＦＴにおけるコンタクト層と同様の高濃度不純物層が形成され、その高濃度不純物層を図示して示している。
【００６４】
実施例３．
図４は、本発明による液晶表示装置の画素の構成の他の実施例を示す構成図であり、図１あるいは図３と対応した図となっている。ここで、図４（ａ）は平面図、図４（ｂ）は図４（ａ）のｂ−ｂ線における断面図、図４（ｃ）は図４（ａ）のｃ−ｃ線における断面図である。
【００６５】
図１あるいは図３と比較して異なる構成は、画素電極ＰＸの下層に半導体層ＡＳ’が形成されている以外に、ドレイン信号線ＤＬの下層にも半導体層ＡＳ’が形成されていることにある。
【００６６】
そして、画素電極ＰＸと半導体層ＡＳ’はそれらが完全に重なって配置されている。換言すれば、それら画素電極ＰＸと半導体層ＡＳ’の側壁面はそれらの境界において段差のない構成となっている。
【００６７】
このように構成した場合にも、図１あるいは図３に示した場合と同様の効果がえられるとともに、工数を増大させることなく製造することができる。
【００６８】
以下、このように構成した液晶表示装置の製造方法の一実施例を図５および図６を用いて説明をする。
図５および図６のそれぞれにおいて、その符号（ａ）ないし（ｌ）は図４（ｂ）の断面図における工程図を、符号（ａ’）ないし（ｌ’）は図４（ｂ）の断面図における工程図を示している。
【００６９】
工程１．（図５（ａ）、図５（ａ’））
まず、透明基板ＳＵＢ１の液晶側の主表面に、ゲート信号線ＧＬを形成した後、このゲート信号線ＧＬをも被って、絶縁膜ＧＩ、半導体層ＡＳＩ、高濃度層ｎ＋、ドレイン信号線ＤＬ等を構成する金属層ＳＤを順次積層する。
【００７０】
工程２．（図５（ｂ）、図５（ｂ’））
前記金属層ＳＤの表面にフォトレジスト膜ＰＲを形成し、選択露光によってドレイン信号線ＤＬ、薄膜トランジスタＴＦＴのドレイン電極ＳＤ１、ソース電極ＳＤ２を形成すべく領域に該フォトレジスト膜ＰＲを残存させる。
【００７１】
工程３．（図５（ｃ）、図５（ｃ’））
残存されたフォトレジスト膜ＰＲをマスクとし、それから露出されている前記金属層ＳＤを選択エッチングする。これにより、ドレイン信号線ＤＬ、薄膜トランジスタＴＦＴのドレイン電極ＳＤ１、ソース電極ＳＤ２を形成する。この場合、ドレイン電極ＳＤ１とソース電極ＳＤ２はいまだチャネル領域で互いに接続された状態となっている。
【００７２】
工程４．（図５（ｄ）、図５（ｄ’））
さらに、前記フォトレジスト膜ＰＲをマスクとし、それから露出されている前記高濃度層ｎ＋を選択エッチングし、さらに半導体層ＡＳＩをも選択エッチングする。
【００７３】
工程５．（図５（ｅ）、図５（ｅ’））
フォトレジスト膜ＰＲを剥離する。
【００７４】
工程６．（図５（ｆ）、図５（ｆ’））
新たにフォトレジスト膜ＰＲを形成し、選択露光によって、前記薄膜トランジスタＴＦＴのチャネル部を除く他の部分のフォトレジスト膜を残存させる。
【００７５】
工程７．（図６（ｇ）、図６（ｇ’））
残存されたフォトレジスト膜ＰＲをマスクとし、前記薄膜トランジスタＴＦＴのチャネル部における金属層ＳＤを選択エッチングする。
【００７６】
工程８．（図６（ｈ）、図６（ｈ’））
さらに、前記フォトレジスト膜ＰＲをマスクとし、前記薄膜トランジスタＴＦＴのチャネル部における高濃度層ｎ＋を選択エッチングする。これにより高濃度層ｎ＋はパターン化された金属層ＳＤの半導体層ＡＳＩとの界面のみに形成されることになる。また、これにより、該薄膜トランジスタＴＦＴのドレイン電極ＳＤ１、ソース電極ＳＤ２が互いに分離されて形成される。
【００７７】
工程９．（図６（ｉ）、図６（ｉ’））
フォトレジスト膜ＰＲを剥離する。
【００７８】
工程１０．（図６（ｊ）、図６（ｊ’））
このように加工された透明基板ＳＵＢ１の表面の全域にたとえばＳｉＮからなる保護膜ＰＡＳを形成する。
【００７９】
工程１１．（図６（ｋ）、図６（ｋ’））
保護膜ＰＡＳの上面にたとえば樹脂からなる保護膜ＯＰＡＳを形成する。
【００８０】
工程１２．（図６（ｌ）、図６（ｌ’））
保護膜ＯＰＡＳの上面に対向電極ＣＴおよびこれに一体に形成される対向電圧信号線ＣＬを形成する。
【００８１】
また、図７は前記液晶表示装置の製造方法の他の実施例を示す図である。
同図において、その符号（ａ）ないし（ｇ）は図４（ｂ）の断面図における工程図を、符号（ａ’）ないし（ｇ’）は図４（ｂ）の断面図における工程図を示しており、それ以降の工程は、図６の（ｊ）、（ｊ’）に続くようになっている。
【００８２】
工程１．（図７（ａ）、図７（ａ’））
まず、透明基板ＳＵＢ１の液晶側の主表面に、ゲート信号線ＧＬを形成した後、このゲート信号線ＧＬをも被って、絶縁膜ＧＩ、半導体層ＡＳＩ、高濃度層ｎ＋、ドレイン信号線ＤＬ等を構成する金属層ＳＤを順次積層する。
【００８３】
工程２．（図７（ｂ）、図７（ｂ’））
前記金属層ＳＤの表面にフォトレジスト膜ＰＲを形成し、選択露光によってドレイン信号線ＤＬ、薄膜トランジスタＴＦＴのドレイン電極ＳＤ１、ソース電極ＳＤ２を形成すべく領域に該フォトレジスト膜ＰＲを残存させる。
【００８４】
この場合、前記選択露光はいわゆるハーフ露光の手法を用いており、薄膜トランジスタＴＦＴのドレイン電極ＳＤ１、ソース電極ＳＤ２を形成すべく各領域の間（チャネル領域に相当する）にはそれ以外の露光領域の露光量が異なっており、結果として、該チャネル領域に残存されるフォトレジスト膜ＰＲの厚さは他の領域に残存されるフォトレジスト膜ＰＲの厚さよりも薄く形成されるようになる。
【００８５】
ここで、ハーフ露光は、たとえば、フォトマスク面の光遮光膜において完全に光を遮光する部分と一部光を透過させる部分を該光遮光膜のパターンによって形成することにより行なう。
【００８６】
工程３．（図７（ｃ）、図７（ｃ’））
残存されたフォトレジスト膜ＰＲをマスクとし、それから露出されている前記金属層ＳＤを選択エッチングする。これにより、ドレイン信号線ＤＬを形成する。
【００８７】
工程４．（図７（ｄ）、図７（ｄ’））
さらに、残存されたフォトレジスト膜ＰＲをマスクとし、高濃度層ｎ＋、半導体層ＡＳＩを選択エッチングする。
この際に、該フォトレジスト膜ＰＲも若干エッチングされ、薄膜トランジスタＴＦＴのドレイン電極ＳＤ１、ソース電極ＳＤ２を形成すべく各領域の間のチャネル領域が該フォトレジスト膜ＰＲから露出されるようになる。
【００８８】
工程５．（図７（ｅ）、図７（ｅ’））
残存されたフォトレジスト膜ＰＲをマスクとし、前記チャネル領域の金属層ＳＤをエッチングする。
【００８９】
工程６．（図７（ｆ）、図７（ｆ’））
さらに、残存されたフォトレジスト膜ＰＲをマスクとし、前記チャネル領域の高濃度層ｎ＋をエッチングする。これにより、ドレイン電極ＳＤ１とソース電極ＳＤ２との分離がなされる。
【００９０】
工程７．（図７（ｇ）、図７（ｇ’））
前記フォトレジスト膜ＰＲを除去する。
【００９１】
実施例４．
図８は本発明による液晶表示装置の他の実施例を示す構成図で、図８（ａ）は平面図、図８（ｂ）は図８（ａ）のｂ−ｂ線における断面図、図８（ｃ）は図８（ａ）のｃ−ｃ線における断面図、図８（ｄ）は図８（ａ）のｄ−ｄ線における断面図である。
【００９２】
同図は、基本的には図４に示した構成と同様であるが、半導体層ＡＳの上層に形成された画素電極ＰＸは、画素領域内で実質的に画素電極ＰＸとして機能しない部分において形成されていない構成となっている。
【００９３】
すなわち、容量信号線ＳｔＬの上部、および薄膜トランジスタＴＦＴのソース電極ＳＤ２から延在する部分で対向電極ＣＴと重畳する部分において該画素電極ＰＸが形成されていない構成となっている。
【００９４】
また、ドレイン信号線ＤＬの下層には半導体層ＡＳＩが形成されていない構成となっている。このようにした場合、該ドレイン信号線ＤＬとこのドレイン信号線ＤＬに重畳される対向電極ＣＴとの間に比較的膜厚の厚い保護膜ＯＰＡＳが介在する構成となることから、それらの間の誘電率を小さくできる効果を奏する。
【００９５】
図９ないし図２０は、このような構成からなる液晶表示装置の製造方法の一実施例を示す工程図である。
【００９６】
工程１．
まず、図９において、図９（ａ）は平面図、図９（ｂ）は図９（ａ）のｂ−ｂ線における断面図、図９（ｃ）は図９（ａ）のｃ−ｃ線における断面図である。
【００９７】
同図は、透明基板ＳＵＢ１の表面に、すでに、ゲート信号線ＧＬ、絶縁膜ＧＩ、および半導体層ＡＳＩとその上面の高濃度層ｎ＋が形成され、該半導体層ＡＳＩとその上面の高濃度層ｎ＋の積層体は一括エッチングされてパターン化されている。
【００９８】
画素電極ＰＸの下層に配置される該半導体層ＡＳＩとその上面の高濃度層ｎ＋の積層体は、容量信号線ＳｔＬおよびゲート信号線ＧＬ上で分離され、さらに薄膜トランジスタＴＦＴの形成領域に形成されている半導体層ＡＳＩとその上面の高濃度層ｎ＋の積層体とも分離されて形成されている。
【００９９】
工程２．
図９（ｂ）、図９（ｃ）に対応する図である図１０（ｂ）、図１０（ｃ）に示すように、透明基板ＳＵＢ１の表面に前記半導体層ＡＳＩとその上面の高濃度層ｎ＋の積層体をも被って金属層ＳＤが形成され、この金属層ＳＤの表面にはフォトレジスト膜ＰＲが形成されている。
【０１００】
このフォトレジスト膜ＰＲは、前記金属層ＳＤによりドレイン信号線ＤＬ、薄膜トランジスタＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２、および画素電極ＰＸを形成するためのマスクとなるように選択除去されている。
【０１０１】
工程３．
図９（ａ）に対応して描かれている図１１に示すように、残存された前記フォトレジスト膜ＰＲをマスクとして、前記金属層ＳＤを選択エッチングする。
【０１０２】
工程４．
図１１に対応して描かれている図１２に示すように、残存された前記フォトレジスト膜ＰＲをマスクとして、画素電極ＰＸからはみ出して形成されている前記半導体層ＡＳＩとその上面の高濃度層ｎ＋の積層体を選択エッチングする。
【０１０３】
工程５．
図１２（ｂ）、図１２（ｃ）に対応する図である図１３（ｂ）、図１３（ｃ）に示すように、前記フォトレジスト膜ＰＲを除去する。
【０１０４】
工程６．
図１３（ｂ）、図１３（ｃ）に対応する図である図１４（ｂ）、図１４（ｃ）に示すように、透明基板ＳＵＢ１の表面に前記ドレイン信号線ＤＬ、薄膜トランジスタＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２、および画素電極ＰＸをも被ってフォトレジスト膜ＰＲを形成する。
そして、薄膜トランジスタＴＦＴのドレイン電極ＳＤ１とソース電極ＳＤ２の間の領域（チャネル領域）に形成されている前記フォトレジスト膜ＰＲを選択除去する。
【０１０５】
工程７．
図１４（ｂ）、図１４（ｃ）に対応する図である図１５（ｂ）、図１５（ｃ）に示すように、残存された前記フォトレジスト膜ＰＲをマスクとし、前記チャネル領域における金属層ＳＤを選択エッチングする。
【０１０６】
工程８．
図１５（ｂ）、図１５（ｃ）に対応する図である図１６（ｂ）、図１６（ｃ）に示すように、残存された前記フォトレジスト膜ＰＲをマスクとし、前記チャネル領域における高濃度層ｎ＋を選択エッチングする。
【０１０７】
工程９．
図１６（ｂ）、図１６（ｃ）に対応する図である図１７（ｂ）、図１７（ｃ）に示すように、前記フォトレジスト膜ＰＲを除去する。
【０１０８】
工程１０．
図１７（ｂ）、図１７（ｃ）に対応する図である図１８（ｂ）、図１８（ｃ）に示すように、透明基板ＳＵＢ１の表面にドレイン信号線ＤＬ、薄膜トランジスタＴＦＴのドレイン電極ＳＤ１、ソース電極ＳＤ２、および画素電極ＰＸ等をも被って保護膜ＰＡＳを形成する。
【０１０９】
工程１１．
図１８（ｂ）、図１８（ｃ）に対応する図である図１９（ｂ）、図１９（ｃ）に示すように、透明基板ＳＵＢ１の表面に保護膜ＰＡＳを被って有機材料層からなる保護膜ＯＰＡＳを形成する。
【０１１０】
工程１２．
図１９（ｂ）、図１９（ｃ）に対応する図である図２０（ｂ）、図２０（ｃ）に示すように、保護膜ＯＰＡＳの表面に対向電極ＣＴを形成する。
【０１１１】
また、図２１ないし図２６は、上述した液晶表示装置の製造方法の他の実施例を示す工程図である。
【０１１２】
工程１．
この実施例はいわゆるハーフ露光を用いたものであり、その図２１（ｂ）、図２１（ｃ）はそれぞれ図１２（ｂ）、図１２（ｃ）に対応した図となっている。同図に示すように、透明基板ＳＵＢ１の液晶側の主表面に、ゲート信号線ＧＬを形成した後、このゲート信号線ＧＬをも被って、絶縁膜ＧＩ、半導体層ＡＳＩ、高濃度層ｎ＋、ドレイン信号線ＤＬ等を構成する金属層ＳＤを順次積層する。
【０１１３】
前記金属層ＳＤの表面にフォトレジスト膜ＰＲを形成し、ハーフ露光によってドレイン信号線ＤＬ、薄膜トランジスタＴＦＴのドレイン電極ＳＤ１、ソース電極ＳＤ２を形成すべく領域に該フォトレジスト膜ＰＲを残存させるとともに、薄膜トランジスタＴＦＴのチャネル領域に残存されるフォトレジスト膜ＰＲの厚さは他の領域に残存されるフォトレジスト膜ＰＲの厚さよりも薄く形成されるようにする。
【０１１４】
工程２．
図２１（ｂ）、図２１（ｃ）に対応する図である図２２（ｂ）、図２２（ｃ）に示すように、残存されたフォトレジスト膜ＰＲをマスクとし、それから露出されている前記金属層ＳＤを選択エッチングする。これにより、ドレイン信号線ＤＬを形成する。
【０１１５】
工程３．
図２２（ｂ）、図２２（ｃ）に対応する図である図２３（ｂ）、図２３（ｃ）に示すように、半導体層ＡＳＩを選択エッチングする。
【０１１６】
この際に、該フォトレジスト膜ＰＲも若干エッチングされ、薄膜トランジスタＴＦＴのドレイン電極ＳＤ１、ソース電極ＳＤ２を形成すべく各領域の間のチャネル領域が該フォトレジスト膜ＰＲから露出されるようになる。
【０１１７】
工程４．
図２３（ｂ）、図２３（ｃ）に対応する図である図２４（ｂ）、図２４（ｃ）に示すように、残存されたフォトレジスト膜ＰＲをマスクとし、前記チャネル領域の金属層ＳＤをエッチングする。
【０１１８】
工程５．
図２４（ｂ）、図２４（ｃ）に対応する図である図２５（ｂ）、図２５（ｃ）に示すように、さらに、残存されたフォトレジスト膜ＰＲをマスクとし、前記チャネル領域の高濃度層ｎ＋をエッチングする。これにより、ドレイン電極ＳＤ１とソース電極ＳＤ２との分離がなされる。
【０１１９】
工程６．
図２５（ｂ）、図２５（ｃ）に対応する図である図２６（ｂ）、図２６（ｃ）に示すように、前記フォトレジスト膜ＰＲを除去する。
【０１２０】
実施例５．
図２７は、本発明による液晶表示装置の他の実施例を示す構成図で、図８と対応した図となっている。
【０１２１】
図８と比較して異なる構成は、容量信号線ＳｔＬと直交して配置される画素電極ＰＸの該容量信号線ＳｔＬ上における分離部は、該容量信号線ＳｔＬの両脇にまで及んで形成されていることにある。
このようにしても同様の効果を有することはいうまでもない。
なお、このような液晶表示装置の製造方法としては、図９ないし図２０、あるいは図２１ないし図２６等が適用される。
【０１２２】
実施例６．
図２８は、本発明による液晶表示装置の他の実施例を示す構成図で、図１と対応した図となっている。
図１と比較して異なる構成は、容量信号線ＳｔＬはその一部がその延在方向と直交する方向に延在され、その延在された部分には画素電極ＰＸが重畳して形成されていることにある。
【０１２３】
すなわち、画素電極ＰＸを透明基板ＳＵＢ１に対して高い位置に形成する際の土台として容量信号線ＳｔＬの前記延在部を用いていることにある。
このため、この実施例では該画素電極ＰＸの土台として半導体層ＡＳＩは用いられていない構成となっている。
なお、このような液晶表示装置の製造方法としては、図９ないし図２０、あるいは図２１ないし図２６等が適用される。
【０１２４】
実施例７．
図２９は、本発明による液晶表示装置の他の実施例を示す構成図で、図２８と対応した図となっている。
図２８と比較して異なる構成は、画素電極ＰＸの下層に形成される容量信号線ＳｔＬとその延在部との間に半導体層ＡＳＩが配置された構成となっている。
【０１２５】
すなわち、画素電極ＰＸを透明基板ＳＵＢ１に対して高い位置に形成する際の土台として容量信号線ＳｔＬの前記延在部および前記半導体層ＡＳＩを用いていることにある。
なお、このような液晶表示装置の製造方法としては、図９ないし図２０、あるいは図２１ないし図２６等が適用される。
【０１２６】
実施例８．
図３０は、本発明による液晶表示装置の他の実施例を示す構成図で、図８に対応した図となっている。
図８と比較して異なる構成は、対向電極ＣＴが容量信号線ＳｔＬと同層にかつ一体に形成され、保護膜ＯＰＡＳ上に形成されていないことにある。
【０１２７】
すなわち、前記対向電極ＣＴは画素領域内にてドレイン信号線ＤＬに隣接して配置されるのを含み、この対向電極ＣＴは半導体層ＡＳ上に積層されて形成された画素電極ＰＸとの間に電界を発生せしめるようになっている。
そして、画素電極ＰＸはその下層に半導体層ＡＳＩと積層されて形成され、透明基板ＳＵＢ１に対して高い位置に位置づけられている。
なお、このような液晶表示装置の製造方法としては、図９ないし図２０、あるいは図２１ないし図２６等が適用される。
【０１２８】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、画素電極と対向電極の間の電位差を大きくすることなく、該画素電極と対向電極の間の電界を強めることができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素の一実施例を示す構成図である。
【図２】本発明による液晶表示装置の一実施例を示す概略構成図である。
【図３】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図４】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図５】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図６と共に用いられる図である。
【図６】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図５と共に用いられる図である。
【図７】本発明による液晶表示装置の製造方法の他の実施例を示す工程図である。
【図８】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図９】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図１０ないし図２０と共に用いられる図である。
【図１０】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図９、図１１ないし図２０と共に用いられる図である。
【図１１】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図９、図１０、図１２ないし図２０と共に用いられる図である。
【図１２】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図９ないし図１１、図１３ないし図２０と共に用いられる図である。
【図１３】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図９ないし図１２、図１４ないし図２０と共に用いられる図である。
【図１４】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図９ないし図１３、図１５ないし図２０と共に用いられる図である。
【図１５】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図９ないし図１４、図１６ないし図２０と共に用いられる図である。
【図１６】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図９ないし図１５、図１７ないし図２０と共に用いられる図である。
【図１７】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図９ないし図１６、図１８ないし図２０と共に用いられる図である。
【図１８】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図９ないし図１７、図１９ないし図２０と共に用いられる図である。
【図１９】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図９ないし図１８、図２０と共に用いられる図である。
【図２０】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図９ないし図１９と共に用いられる図である。
【図２１】本発明による液晶表示装置の製造方法の他の実施例を示す工程図で、図２２ないし図２６と共に用いられる図である。
【図２２】本発明による液晶表示装置の製造方法の他の実施例を示す工程図で、図２１、図２３ないし図２６と共に用いられる図である。
【図２３】本発明による液晶表示装置の製造方法の他の実施例を示す工程図で、図２１、図２２、図２４ないし図２６と共に用いられる図である。
【図２４】本発明による液晶表示装置の製造方法の他の実施例を示す工程図で、図２１ないし図２３、図２５ないし図２６と共に用いられる図である。
【図２５】本発明による液晶表示装置の製造方法の他の実施例を示す工程図で、図２１ないし図２４、図２６と共に用いられる図である。
【図２６】本発明による液晶表示装置の製造方法の他の実施例を示す工程図で、図２１ないし図２５と共に用いられる図である。
【図２７】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図２８】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図２９】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３０】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【符号の説明】
ＳＵＢ１……透明基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＳｔＬ……容量信号線、ＴＦＴ……薄膜トランジスタ、ＳＤ１……ドレイン電極、ＳＤ２……ソース電極、ＰＸ……画素電極、ＣＴ……対向電極、ＧＩ……絶縁膜、ＡＳ’，ＡＳＩ……半導体層、ＰＡＳ……保護膜（無機材料層）、ＯＰＡＳ……保護膜（有機材料層）ＰＲ……フォトレジスト膜。
【図１】
2004077749.tif 000003
【図２】
2004077749.tif 000004
【図３】
2004077749.tif 000005
【図４】
2004077749.tif 000006
【図５】
2004077749.tif 000007
【図６】
2004077749.tif 000008
【図７】
2004077749.tif 000009
【図８】
2004077749.tif 000010
【図９】
2004077749.tif 000011
【図１０】
2004077749.tif 000012
【図１１】
2004077749.tif 000013
【図１２】
2004077749.tif 000014
【図１３】
2004077749.tif 000015
【図１４】
2004077749.tif 000016
【図１５】
2004077749.tif 000017
【図１６】
2004077749.tif 000018
【図１７】
2004077749.tif 000019
【図１８】
2004077749.tif 000020
【図１９】
2004077749.tif 000021
【図２０】
2004077749.tif 000022
【図２１】
2004077749.tif 000023
【図２２】
2004077749.tif 000024
【図２３】
2004077749.tif 000025
【図２４】
2004077749.tif 000026
【図２５】
2004077749.tif 000027
【図２６】
2004077749.tif 000028
【図２７】
2004077749.tif 000029
【図２８】
2004077749.tif 000030
【図２９】
2004077749.tif 000031
【図３０】
2004077749.tif 000032