(57)【要約】【課題】電気配線を短縮化して寄生容量を低減し、信号伝送の高速化や高容量化を図る。【解決手段】半導体回路素子５と光学素子６，７とをそれぞれの入出力部の形成面を同一面となるように絶縁樹脂層８によって封止して一体化した素子封止ブロック体２と、半導体回路素子５と光学素子６，７とを電気的に接続する電気配線層１７と光学素子６，７間を光学的に接続する導光部材２４とを有する電気配線ブロック体３とからなる。【選択図】  図１
2004193221.tif 000002
【特許請求の範囲】
【請求項１】
半導体回路素子と光学素子とが、それぞれの入出力部の形成面を第１の主面に対して同一平面を構成するように露出されて絶縁樹脂材によって封止されてなる素子封止ブロック体と、
絶縁樹脂層内に少なくとも上記半導体回路素子と上記光学素子とを電気的に接続する素子間配線パターンを有する１層若しくは多層の電気配線パターンと、第１の主面に形成された上記電気配線パターンと接続される端子パターンと、上記光学素子の光学信号入出力部と対向して形成された導光部とを有する電気配線ブロック体とからなり、
上記素子封止ブロック体の第１の主面上に、上記電気配線ブロック体が上記第１の主面を積層面として上記半導体回路素子及び上記光学素子の入出力電極に上記端子パターンを接続されて積層形成されたことを特徴とする半導体回路素子・光学素子混載ハイブリットモジュール。
【請求項２】
上記電気配線ブロック体には、上記第１の主面と対向する第２の主面に上記電気配線パターンと接続された基板実装用端子パターンが形成されていることを特徴とする請求項１に記載の半導体回路素子・光学素子混載ハイブリットモジュール。
【請求項３】
上記電気配線ブロック体の絶縁樹脂層が、光透過特性を有する絶縁樹脂材によって形成され、上記光学素子の光学信号入出力部から出射される光学信号或いは入射される光学信号を導光することを特徴とする請求項１に記載の半導体回路素子・光学素子混載ハイブリットモジュール。
【請求項４】
上記電気配線ブロック体には、上記第１の主面或いは内層に、端部が上記光学素子の光学信号入出力部と対向されて入出力部を構成して、上記光学素子から出射される光学信号或いは上記光学素子に入射される光学信号を導光する光学信号伝送路が形成されていることを特徴とする請求項１に記載の半導体回路素子・光学素子混載ハイブリットモジュール。
【請求項５】
上記光学信号伝送路が、導光性樹脂材やこの導光性樹脂材にフッ素を添加した素材、或いはこれらの混合物からなる高分子材料によって形成されることを特徴とする請求項４に記載の半導体回路素子・光学素子混載ハイブリットモジュール。
【請求項６】
上記素子封止ブロック体が、上記第１の主面と対向する第２の主面に研磨処理を施して薄型化されることを特徴する請求項５に記載の半導体回路素子・光学素子混載ハイブリットモジュール。
【請求項７】
シリコン基板やガラス基板を用いるダミー基板の平坦な主面上に全面に亘って剥離層を形成するダミー基板製作工程と、
上記ダミー基板の剥離層上に、半導体回路素子と光学素子とをそれぞれの入出力部の形成面を搭載面として位置決めして搭載する素子搭載工程と、
上記ダミー基板の剥離層上に、絶縁樹脂材からなる封止層によって上記半導体回路素子と上記光学素子とを封止する素子封止工程と、
上記剥離層を介して上記ダミー基板から剥離することによって、第１の主面となる剥離面において上記半導体回路素子と上記光学素子とがそれぞれの入出力部の形成面を上記封止層の主面と同一平面を構成するように露出されてなる素子封止ブロック体を製作する素子封止ブロック体製作工程と、
上記素子封止ブロック体の第１の主面上に、上記半導体回路素子及び上記光学素子の入出力部にそれぞれ設けられた入出力電極を露出させるビアホールを有する絶縁樹脂層を形成する絶縁層形成工程と、
上記ビアホール内に導電処理を施しかつ上記絶縁樹脂層に電気配線パターンを形成するとともに上記光学素子の光学信号入出力部と対向して導光部を形成する電気配線ブロック体製作工程とを有し、
上記素子封止ブロック体の第１の主面上に、上記半導体回路素子と上記光学素子とを電気的に接続する素子間配線パターンを有する上記電気配線ブロック体を積層形成することを特徴とする半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。
【請求項８】
上記剥離層が粘着性を有する絶縁樹脂材によって形成され、上記素子搭載工程において搭載される上記半導体回路素子及び上記光学素子を仮保持することを特徴とする請求項７に記載の半導体回路素子・光学端子混載ハイブリットモジュールの製造方法。
【請求項９】
複数個分の上記素子封止ブロック体を構成する所定個数の上記半導体回路素子及び所定個数の上記光学素子をそれぞれ上記ダミー基板上に搭載する上記素子搭載工程と、
上記半導体回路素子群及び上記光学素子群を上記絶縁樹脂材によって一括して封止する上記素子封止工程と、
上記剥離層を介して上記ダミー基板から剥離することによって、第１の主面となる剥離面において上記半導体回路素子群と上記光学素子群とがそれぞれの入出力部の形成面を上記封止層の主面と同一平面を構成するように露出されてなる素子封止ブロック集合体を製作する素子封止ブロック集合体製作工程と、
上記素子封止ブロック集合体から上記素子封止ブロック体を１個分毎に切り分ける素子封止ブロック切分け工程とが施され、
複数個の素子封止ブロック体を一括して製作することを特徴とする請求項７に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。
【請求項１０】
複数個分の上記素子封止ブロック体を構成する所定個数の上記半導体回路素子及び所定個数の上記光学素子をそれぞれ上記ダミー基板上に搭載する上記素子搭載工程と、
上記半導体回路素子群及び上記光学素子群を上記絶縁樹脂材によって一括して封止する上記素子封止工程と、
上記ダミー基板上において上記封止層を切断して上記素子封止ブロック体を１個分毎に切り分ける素子封止ブロック体切分け工程とを有し、
上記各素子封止ブロック体が上記ダミー基板から剥離されることによって複数個の素子封止ブロック体を一括して製作することを特徴とする請求項７に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。
【請求項１１】
上記ダミー基板から剥離して製作された上記素子封止ブロック体に対して、上記第１の主面と対向する第２の主面に研磨処理を施して薄型化する研磨工程を有することを特徴する請求項７に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。
【請求項１２】
上記電気配線ブロック体形成工程が、下層側の配線層に形成されたランドを露出させるビアホールを有する絶縁樹脂層を形成する工程と、上記ビアホールに導電処理を施す工程と、上記絶縁樹脂層上に電気配線パターンを形成する工程とを繰り返して所定層数の配線層を形成する工程であることを特徴とする請求項７に記載の半導体回路素子・光学端子混載ハイブリットモジュールの製造方法。
【請求項１３】
上記電気配線ブロック体形成工程において、上記素子封止ブロック体との積層面となる第１の主面と対向する第２の主面に、上記電気配線パターンと接続された基板実装用端子パターンが形成され、
上記第２の主面を実装面として、上記基板実装用端子パターンが相対する端子パターンとそれぞれ接合されることによって基板実装が行われることを特徴とする請求項７に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。
【請求項１４】
上記電気配線ブロック体形成工程において、絶縁樹脂層を形成する絶縁樹脂材に光透過特性を有する絶縁樹脂材を用い、上記光学素子から出射される光学信号或いは上記光学素子に入射される光学信号を導光する機能を有する上記電気配線ブロック体を形成することを特徴とする請求項７に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。
【請求項１５】
上記素子封止ブロック体の第１の主面或いは光透過特性を有する絶縁樹脂材によって形成された上記電気配線ブロック体の絶縁樹脂層上に、クラッド材によってコア材を封装してなり、このコア材の端部が上記光学素子の光信号入出力部と対向されて光信号入出力部を構成して上記光学素子から出射される光学信号或いは上記光学素子に入射される光学信号を導光する光学信号伝送路を形成する光学信号伝送路形成工程を有することを特徴とする請求項７に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体回路素子と光学素子とを混載して電気信号と光学信号との伝送を可能として情報信号等の高速、高容量伝送化を図る半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法に関する。
【０００２】
【従来の技術】
例えば、パーソナルコンピュータ、携帯電話機、ビデオ機器、オーディオ機器等の各種デジタル電子機器には、各種のＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）素子やＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）素子、メモリ素子等の複数個の半導体回路素子を配線基板上に搭載したマルチチップモジュールが備えられている。マルチチップモジュールにおいては、配線パターンの微細化、ＩＣパッケージの小型化や集積規模の飛躍的向上、多ピン化或いはＣＳＰ（ｃｈｉｐ  ｓｉｚｅ  ｐａｃｋａｇｅ）等の実装方法の改善によって高機能化、複合化が図られるとともに、小型軽量化或いは薄型化が図られている。また、マルチチップモジュールにおいては、半導体回路素子の動作速度の大幅な向上、大容量化等に伴って高性能化、高機能化、多機能化、高速処理化等が図られている。
【０００３】
従来のマルチチップモジュールにおいては、一般にボード内に搭載された半導体回路素子間等のように比較的短い距離の信号伝送が、電気配線による電気信号によって行われていた。マルチチップモジュールは、情報信号の高速伝送化や信号パターンの高密度化等によってさらなる性能の向上が図られているが、電気配線による対応ではその限界があるために実現が困難であった。マルチチップモジュールにおいては、配線パターン内において発生するＣＲ（Ｃａｐａｃｉｔａｎｃｅ−Ｒｅｓｉｓｔａｎｃｅ）時定数による信号伝送の遅延、ＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズやＥＭＣ（Ｅｌｅｃｔｏｒｏｍａｇｎｅｔｉｃ  Ｃｏｍｐａｔｉｂｉｌｉｔｙ）或いは各配線パターン間のクロストーク等の問題に対する対応が必要となる。
【０００４】
マルチチップモジュールにおいては、上述した電気配線による電気信号の伝送方式の問題を解決するために、光学配線や光学インターコネクション等によって構成される光学配線技術の採用が注目されている。光学配線技術は、機器間や機器に搭載されたボード間或いはボード内の各半導体回路素子間に伝送される情報信号等を高速で伝送することを可能とする。光学配線技術は、特に半導体回路素子間のように短距離の信号伝送を行う場合に、半導体回路素子を実装した配線基板上に光学信号伝送路を形成することによって、この光学信号伝送路を伝送路として光学信号を高速かつ大容量を以って伝送し、情報伝送システムを好適に構築する。
【０００５】
【発明が解決しようとする課題】
ところで、マルチチップモジュールにおいては、高速、高容量化されたＬＳＩ等の半導体回路素子間の信号伝送を上述した光学配線技術を用いた光学バスによって行うようにしたハイブリット型で構成する場合に、各半導体回路素子からの電気的入出力信号が光学素子によって光学的入出力信号に変換される。ハイブリットモジュールには、出力側の光学素子として半導体レーザや発光ダイオード等の発光素子が用いられ、入力側の光学素子としてフォトディテクタ等の受光素子が用いられる。
【０００６】
すなわち、ハイブリットモジュールにおいては、送信側において半導体回路素子からの信号出力が印加されて駆動される発光素子から、信号出力を変換した光学信号が光学バスに送出される。ハイブリットモジュールにおいては、受信側において光学バスを伝送された光学信号を受光素子で受信し、この受光素子によって電気信号に変換して半導体回路素子に供給する。したがって、ハイブリットモジュールにおいては、光学バスとともに半導体回路素子と光学素子との電気的接続を行う電気配線パターンも形成される。
【０００７】
ハイブリットモジュールにおいては、光学バスを介して信号伝送が高速化されるほど、電気配線パターンの上述したＣＲ時定数による信号伝送の遅延、ＥＭＩノイズやＥＭＣ等を低減して低寄生容量化を図った構造が極めて重要となる。また、ハイブリットモジュールにおいては、従来回路基板に対して半導体回路素子と光学素子とが個別に実装されていたが、実装工程が複雑化するとともに歩留まりも悪いといった問題があった。ハイブリットモジュールにおいては、半導体回路素子と光学素子とを個別実装することにより、これらを電気的に接続する素子間電気配線パターンの接続容量によって低寄生容量化の実現が困難であった。
【０００８】
したがって、本発明は、半導体回路素子と光学素子とを搭載して電気配線を短縮化して寄生容量を低減し、信号伝送の高速化或いは高容量化を図る半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法を提供することを目的に提案されたものである。
【０００９】
【課題を解決するための手段】
上述した目的を達成する本発明にかかる半導体回路素子・光学素子混載ハイブリットモジュールは、半導体回路素子と光学素子とが封止されてなる素子封止ブロック体と、少なくとも半導体回路素子と光学素子とを電気的に接続する素子間配線パターンと光学素子の光学信号入出力部と対向して形成された導光部とを有する電気配線ブロック体とからなる。半導体回路素子・光学素子混載ハイブリットモジュールは、素子封止ブロック体が、半導体回路素子と光学素子とをそれぞれの入出力部の形成面を、第１の主面に対して同一平面を構成するように露出させて絶縁樹脂材によって封止してなる。半導体回路素子・光学素子混載ハイブリットモジュールは、電気配線ブロック体が、絶縁樹脂層内に素子間配線パターンを含む１層若しくは多層の電気配線パターンと、第１の主面に形成されて電気配線パターンと接続される端子パターンと、光学素子の光学信号入出力部と対向して形成された導光部とを有してなる。半導体回路素子・光学素子混載ハイブリットモジュールは、素子封止ブロックの第１の主面上に、電気配線ブロックが第１の主面を積層面として半導体回路素子及び光学素子の入出力電極に端子パターンを接続されて積層形成されてなる。
【００１０】
以上のように構成された本発明にかかる半導体回路素子・光学素子混載ハイブリットモジュールは、半導体回路素子と光学素子とを一体化した素子封止ブロック体に、電気配線パターンと導光部を有する電気配線ブロック体が積層形成される。半導体回路素子・光学素子混載ハイブリットモジュールによれば、素子封止ブロック体の主面にそれぞれの入出力部が同一面を構成して露出された半導体回路素子と光学素子とが、電気配線ブロック体に形成した素子間配線パターンにより精密かつ最短で電気的に接続されるとともに光学素子と導光部との光学的接続も行われる。半導体回路素子・光学素子混載ハイブリットモジュールによれば、半導体回路素子と光学素子とが低寄生容量化が図られて接続されるとともに光学素子を介しての光学信号の伝送が行われることから、信号伝送の高速化及び高容量化が図られる。
【００１１】
上述した目的を達成する本発明にかかる半導体回路素子・光学素子混載ハイブリットモジュールの製造方法は、ダミー基板製作工程と、素子搭載工程と、素子封止工程と、素子封止ブロック体製作工程と、絶縁層形成工程と、電気配線ブロック体製作工程とを有している。ダミー基板製作工程は、シリコン基板やガラス基板を用いるダミー基板の平坦な主面上に、全面に亘って剥離層を形成する。素子搭載工程は、ダミー基板の剥離層上に、半導体回路素子と光学素子とをそれぞれの入出力部の形成面を搭載面として位置決めして搭載する。素子封止工程は、ダミー基板の剥離層上に、絶縁樹脂材からなる封止層によって半導体回路素子と光学素子とを封止する。素子封止ブロック体製作工程は、剥離層を介して半導体回路素子と光学素子とを封止した封止層をダミー基板から剥離することによって、第１の主面となる剥離面において半導体回路素子と光学素子とがそれぞれの入出力部の形成面を封止層の主面と同一平面を構成するように露出されてなる素子封止ブロック体を製作する。絶縁層形成工程は、素子封止ブロック体の第１の主面上に、半導体回路素子及び光学素子の入出力部にそれぞれ設けられた入出力電極を露出させるビアホールを有する絶縁樹脂層を形成する。電気配線ブロック製作工程は、ビアホールに導電処理を施しかつ絶縁樹脂層に電気配線パターンを形成するとともに、光学素子の光学信号入出力部と対向して導光部を形成する。
【００１２】
以上の工程を有する本発明にかかる半導体回路素子・光学素子混載ハイブリットモジュールの製造方法によれば、素子封止ブロック体をダミー基板の平坦な主面上で製作することから、その主面上に精密な電気配線ブロック体を積層形成することが可能となる。半導体回路素子・光学素子混載ハイブリットモジュールの製造方法によれば、半導体回路素子と光学素子の入出力部とが精密に同一平面を構成することから、半導体回路素子と光学素子とが電気配線ブロック体に形成された精密な素子間配線パターンによって最短で電気的に接続されるとともに光学素子と導光部との光学的接続も精密に行われる半導体回路素子・光学素子混載ハイブリットモジュールを製造する。したがって、半導体回路素子・光学素子混載ハイブリットモジュールの製造方法によれば、半導体回路素子と光学素子とが低寄生容量化が図られて接続されるとともに光学素子を介しての光学信号の伝送が行われ、信号伝送の高速化及び高容量化が図られる半導体回路素子・光学素子混載ハイブリットモジュールを製造することが可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態として示した半導体回路素子・光学素子混載ハイブリットモジュール（以下、ハイブリットモジュールと略称する。）１は、詳細を後述するように電気配線と光配線とが混載され、伝送速度が低速でも比較的支障が無い制御信号や電源供給等の伝送を電気配線によって行うとともに、比較的短距離間で高速、大容量化による情報信号等の伝送を光配線によって行う。
【００１４】
ハイブリットモジュール１は、詳細を後述する製造工程を経て製作され、図１に示すように平坦化された第１の主面２ａを有する素子封止ブロック体２と、第１の主面２ａ上に積層形成された電気配線ブロック体３とから構成される。ハイブリットモジュール１は、例えばインタポーザやマザー基板等の実装ボード４に電気的かつ光学的な接続が行われて実装されてハイブリットモジュール基板２７を構成する。
【００１５】
ハイブリットモジュール１は、素子封止ブロック体２に、詳細を省略するが高速化或いは高容量化が図られた多ピンのＬＳＩ等の半導体回路素子５と、半導体レーザや発光ダイオード等の発光素子６と、フォトディテクタ等の受光素子７とを備え、これら各素子５〜７を絶縁樹脂材によって成形した絶縁樹脂層８によって封止してなる。素子封止ブロック体２は、第１の主面２ａに、半導体回路素子５と、発光素子６及び受光素子７とを、それぞれの信号入出力部形成面５ａ、６ａ、７ａを絶縁樹脂層８の表面と互いに同一面を構成するようにしてこの絶縁樹脂層８によって封止している。
【００１６】
なお、ハイブリットモジュール１は、上述したように素子５〜７が各１個ずつ備えるようにしたが、多数個の素子５〜７を備えるようにしてもよいことは勿論である。ハイブリットモジュール１は、半導体回路素子５に対してそれぞれ発光素子６と受光素子７とを対となるように組合せたり、１個の半導体回路素子５に対して複数個の発光素子６と受光素子７とを組み合わせたり、或いは複数個の半導体回路素子５に対して１組の発光素子６と受光素子７とを対となるように組合せたりしてもよい。
【００１７】
絶縁樹脂層８は、チップ等を封装するために一般的に用いられている例えば液状のエポキシ系樹脂やポリイミド樹脂等の絶縁樹脂材を塗布してこれを硬化させて形成したり、セラミック材によって形成される。また、絶縁樹脂層８は、機械的強度を保持するために、例えばシリカ系のフィラー等を含有させた絶縁樹脂材によって形成するようにしてもよい。
【００１８】
半導体回路素子５は、信号入出力部形成面５ａに多数個の接続電極９ａ〜９ｎが形成され、これら接続電極９ａ〜９ｎが第１の主面２ａから露出されて絶縁樹脂層８に封止されている。半導体回路素子５は、後述するように電気配線ブロック体３を介して発光素子６及び受光素子７と電気的に接続されており、出力電極９ａから発光素子６に電気信号を出力するとともに受光素子７から供給される電気信号を入力して所定の処理を行う。
【００１９】
発光素子６は、信号入出力部形成面６ａに、電源電極１０ａと、半導体回路素子５の出力電極９ａと接続されて電気的信号が入力されるための入力電極１０ｂと、光学的信号を出力する出射部１０ｃとが形成されており、これら電極１０ａ、１０ｂと出射部１０ｃとが第１の主面２ａから露出されて絶縁樹脂層８に封止されている。発光素子６は、電気配線ブロック体３を介して電源電極１０ａに駆動電源が供給されるとともに、半導体回路素子５からの電気的信号出力を光学信号に変換して出射部１０ｃから出射する。
【００２０】
受光素子７は、信号入出力部形成面７ａに、電源電極１１ａと、半導体回路素子５の入力電極９ｎと接続されて電気的信号を供給するための出力電極１１ｂと、光学的信号を入力する入射部１１ｃとが形成されており、これら電極１１ａ、１１ｂと入射部１１ｃとが第１の主面２ａから露出されて絶縁樹脂層８に封止されている。受光素子７は、電気配線ブロック体３を介して電源電極１１ａに駆動電源が供給されるとともに、入射部１１ｃから入射した光学的信号を電気的信号に変換して出力電極１１ｂを介して半導体回路素子５に供給する。
【００２１】
ハイブリットモジュール１は、後述する工程を経て製作される電気配線ブロック体３が、絶縁樹脂材によって形成された第１の絶縁層１２と第２の絶縁層１３とからなる絶縁層１４と、第１の電気配線層１５と第２の電気配線層１６とからなる電気配線層１７とから構成される。電気配線ブロック体３は、電気配線層１７が、上述したように多ピン化が図られた半導体回路素子５の接続電極９ａ〜９ｎ或いは発光素子６の電極１０ａ、１０ｂや受光素子７の電極１１ａ、１１ｂと直接接続が図られる。電気配線ブロック体３は、このために素子封止ブロック体２の平坦化された第１の主面２ａ上に後述する工程を経て精密に形成される。
【００２２】
電気配線ブロック体３は、絶縁層１４が例えばポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン系樹脂或いはゴム系樹脂等の導光性を有する絶縁樹脂材によって成形され、素子封止ブロック体２に封装された発光素子６や受光素子７に入出力される光学信号の導光部を構成する。また、電気配線ブロック体３は、ハイブリットモジュール１を実装ボード４上に実装してハイブリットモジュール基板２７を製作するための接続部位として作用する。なお、電気配線ブロック体３は、電気配線層１７をさらに多層の配線層によって構成するようにしてもよく、また層内に例えば適宜の配線パターンや機能素子等を形成するようにしてもよい。
【００２３】
電気配線ブロック体３は、素子封止ブロック体２の第１の主面２ａ上に成膜形成された第１の絶縁層１２に第１の電気配線層１５が形成されるとともに、第１の絶縁層１２上に成膜形成された第２の絶縁層１３に第２の電気配線層１６が形成されている。第１の絶縁層１２には、半導体回路素子５の接続電極９ａ〜９ｎ、発光素子６の電極１０ａ、１０ｂ或いは受光素子７の電極１１ａ、１１ｂとそれぞれ接続される多数個のビア１８ａ〜１８ｍが形成されている。
【００２４】
第１の電気配線層１５は、素子封止ブロック体２の第１の主面２ａと対向する第１の絶縁層１２の主面１２ａにそれぞれ開口された各ビア１８ａ〜１８ｍ間を適宜接続するとともに接続電極を有する配線パターンからなる。第１の電気配線層１５は、例えば第１の絶縁層１２の主面１２ａにホトリソグラフィック処理やエッチング処理を施して適宜のパターン溝を形成するとともに、銅めっき処理等によってパターン溝内の銅層を形成してなる。第１の電気配線層１５は、配線パターンが高周波帯域において損失が小さい銅配線層によって形成される。
【００２５】
第１の電気配線層１５は、第１の絶縁層１２が素子封止ブロック体２の平坦化された第１の主面２ａに高精度の膜厚を以って形成されることから、高精度に形成することが可能である。第１の電気配線層１５には、第１の絶縁層１２の第１の主面２ａに達して、例えば化学−機械研磨処理（ＣＭＰ：Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）が施されて平坦化が図られる。
【００２６】
なお、第１の電気配線層１５は、上述したパターン溝と銅めっき処理とによる形成方法に限定されず種々の配線パターン形成方法により形成される。第１の電気配線層１５は、例えば第１の絶縁層１２にスパッタ法や蒸着法等によって金属薄膜層を形成し、この金属薄膜層にエッチング処理を施して配線パターンを形成する。また、第１の電気配線層１５は、めっきレジスト層を塗布形成し、このめっきレジスト層のパターニングを行った後に電解めっき法や無電解めっき法により配線パターンを形成する。
【００２７】
第１の電気配線層１５には、第１の絶縁層１２とともに平坦化された主面上に第２の絶縁層１３が成膜形成され、この第２の絶縁層１３を貫通して多数個のビア１９ａ〜１９ｋが形成されている。各ビア１９ａ〜１９ｋは、第１の電気配線層１５にパターン形成された接続電極とそれぞれ接続され、第２の絶縁層１３の主面１３ａにおいて第２の電気配線層１６を構成する。
【００２８】
第２の電気配線層１６は、各ビア１９ａ〜１９ｋの開口部及び必要に応じて第２の絶縁層１３の主面１３ａ上に形成された多数個の電極パッド２０ａ〜２０ｊによって構成される。各電極パッド２０ａ〜２０ｊは、銅パターンに対して金めっきや錫めっき或いは半田めっき等を施して、実装ボード４との実装法に適合した端子構造に形成されてなる。なお、各電極パッド２０ａ〜２０ｊは、例えば所定位置に電解めっき法や無電解めっき法を施して銅バンプを形成し、この銅バンプにニッケル−金めっきや半田めっきを施して形成してもよい。なお、第２の電気配線層１６は、各電極パッド２０ａ〜２０ｊを外方に露出させて全面を保護層によって被覆するようにしてもよい。
【００２９】
電気配線ブロック体３は、上述したように導光性樹脂材によって成形された絶縁層１４に電気配線層１７が形成されてなる。電気配線ブロック体３は、図１において２点鎖線で示すように発光素子６から出射された光学信号が内部を透過して第２の絶縁層１３の主面１３ａに導光することによって絶縁層１４を導光部として構成するとともに、主面１３ａに光学信号の出射部２１を構成する。
【００３０】
電気配線ブロック体３は、第２の絶縁層１３の主面１３ａに、詳細を後述する実装ボード４側から供給される光学信号を内部へと入射させる入射部２２が構成されるとともに、絶縁層１４を導光部として光学信号を素子封止ブロック体２の第１の主面２ａに導光して受光素子７へと入射させる。なお、電気配線ブロック体３は、光学信号の出射部２１や入射部２２と対向する絶縁層１４に、ビアや配線パターン或いは接続パッドが形成されないようにする。
【００３１】
以上のように構成されたハイブリットモジュール１は、電気配線ブロック体３の第２の絶縁層１３の主面１３ａを実装面として、実装ボード４の主面４ａ上に実装されてハイブリットモジュール基板２７を製作する。実装ボード４は、例えば一般的なプリント配線プロセスによって比較的廉価に製作された多層配線基板からなり、詳細を省略するが絶縁基板の表裏主面上にそれぞれ１層或いは多層の配線層が形成されている。実装ボード４には、詳細を省略するが、主面４ａに各電極パッド２０ａ〜２０ｊに対応して多数個の電極パッド２３ａ〜２３ｊが形成されている。実装ボード４には、詳細を省略するが、主面４ａ或いは内層に光学信号の出射部２１や入射部２２と光学的に接続される入出力部が形成された導光部材２４が設けられている。
【００３２】
ハイブリットモジュール１は、実装ボード４の主面４ａ上に位置決めされて載置されることにより、各電極パッド２０ａ〜２０ｊが相対する各電極パッド２３ａ〜２３ｊにそれぞれ対応位置されるとともに、出射部２１や入射部２２が導光部材２４の入出力部と対向される。ハイブリットモジュール１は、実装ボード４に適宜の実装工程、例えばリフロー半田処理が施されることによって、相対する各電極パッド２０ａ〜２０ｊが各電極パッド２３ａ〜２３ｊに半田付けされて実装ボード４上に実装されてハイブリットモジュール基板２７を完成する。実装工程には、例えば金パッドの溶着接続、フリップチップ実装等の適宜のフェースダウン実装方法が採用される。
【００３３】
ハイブリットモジュール１は、実装ボード４との間にアンダーフィル２５が充填されて各接続部位が固定される。アンダーフィル２５は、この場合にハイブリットモジュール１と実装ボード４との間に光学信号を導光させる必要があることから、導光性を有する絶縁樹脂材が用いられる。
【００３４】
ハイブリットモジュール１は、素子封止ブロック体２内に半導体回路素子５と発光素子６及び受光素子７とを一体化するとともに、各素子５〜７を電気的に接続する電気配線パターンが形成された電気配線ブロック体３を素子封止ブロック体２に一体に積層形成してなる。ハイブリットモジュール１は、素子封止ブロック体２の平坦化された第１の主面２ａ上に電気配線ブロック体３を積層形成することによって、微細で高精度の電気配線ブロック体３を形成することが可能である。ハイブリットモジュール１は、高速化或いは高容量化が図られた多ピンの半導体回路素子５や発光素子６或いは受光素子７を混載したモジュール化を可能とする。
【００３５】
ハイブリットモジュール１は、半導体回路素子５と発光素子６或いは受光素子７との、電気的或いは光学的な接続間隔を簡易化するとともに短距離化を図るようにする。ハイブリットモジュール１は、電気的配線の簡易化と短距離化とにより寄生容量の低減を図り、また光学的配線による情報信号の伝送により高速、高容量伝送化が図られるようにする。
【００３６】
以上のように構成されたハイブリットモジュール１の製造工程について、図２乃至図１１を参照して詳細に説明する。ハイブリットモジュール１は、ダミー基板３０を用いて素子封止ブロック体２を製作するとともに、ダミー基板３０から素子封止ブロック体２を剥離し、素子封止ブロック体２に電気配線ブロック体３を積層形成する。ハイブリットモジュール１の製造工程は、ダミー基板製作工程と、素子搭載工程と、素子封止工程と、剥離工程と、電気配線ブロック体形成工程とを有する。
【００３７】
ハイブリットモジュール１の製造工程においては、図２に示したダミー基板３０が製作されて供給される。ダミー基板３０には、絶縁性、耐熱性或いは耐薬品性を有しかつ高精度の平坦面を形成可能なシリコン基板やガラス基板等のベース基板３１が用いられ、このベース基板３１の平坦化された主面３１ａ上に剥離層３２が形成される。ダミー基板３０は、複数個のハイブリットモジュール１を同時に形成することが可能な大きさを有している。
【００３８】
剥離層３２は、ベース基板３１の主面３１ａ上に成膜形成され、後述する工程を経て製作された素子封止ブロック中間体２をダミー基板３０から剥離する作用を奏する。剥離層３２は、所定の温度以上の加熱処理或いは紫外線照射等によって剥離特性が生じる樹脂材や、酸性溶液或いはアルカリ溶液により溶解する金属膜等によって形成される。剥離層３２は、詳細には図２に示すようにベース基板３１の主面３１ａ上に形成された金属薄膜層３３と樹脂層３４とからなる。金属薄膜層３３は、例えばスパッタ法やＣＶＤ法等の薄膜形成法によって均一な厚みで成膜形成された銅やアルミニウムの金属薄膜からなる。樹脂層３４は、金属薄膜層３３の表面に、例えばスピンコート法によって均一な厚みで成膜形成されたポリイミド樹脂層からなる。
【００３９】
ハイブリットモジュール１の製造工程においては、素子搭載工程によって図３に示すようにダミー基板３０の主面を構成する剥離層３２の樹脂層３４上に半導体回路素子５と発光素子６及び受光素子７が搭載される。素子搭載工程においては、ダミー基板３０に複数個の半導体回路素子５（図においては２個の半導体回路素子５Ａ、５Ｂ）と複数個の発光素子６（図においては２個の発光素子６Ａ、６Ｂ）及び複数個の受光素子７（図においては２個の受光素子７Ａ、７Ｂ）が搭載される。なお、ハイブリットモジュール１の製造工程においては、詳細にはダミー基板３０上に複数個の素子封止ブロック体２が連設された素子封止ブロック中間体を製作した後に、１個ずつに切り分けて素子封止ブロック体２を製作するが、説明の便宜上、この素子封止ブロック中間体を素子封止ブロック体２と表現する。
【００４０】
素子搭載工程は、位置決めされたダミー基板３０に対して、例えば適宜の実装機を用いて各素子５〜７を樹脂層３４上に位置決めして順次載置する。素子搭載工程は、上述したように複数個分のハイブリットモジュール１に対応した数の各素子５〜７をダミー基板３０に搭載する。各素子５〜７は、樹脂層３４に対してそれぞれの信号入出力部形成面５ａ、６ａ、７ａを実装面とするいわゆるフェイスダウン方法により載置される。各素子５〜７は、上述したように平坦化されたダミー基板３０の主面上にそれぞれ載置されることで、各信号入出力部形成面５ａ、６ａ、７ａが樹脂層３４上において精密に同一面を構成する。
【００４１】
ところで、ダミー基板３０は、各素子５〜７を搭載して次工程へと搬送されることから、搬送途中で衝撃や振動が加えられると各素子５〜７に位置ズレを生じさせる虞がある。また、ダミー基板３０は、後述する次工程の素子封止工程において各素子５〜７の樹脂封止が行われる際に、各素子５〜７に位置ズレを生じさせる虞がある。したがって、ダミー基板３０は、例えば粘着材を添加した樹脂材によって樹脂層３４を成膜成形したり、半硬化状態で各素子５〜７の搭載が行われるようにして樹脂層３４に粘着性を付与することによって各素子５〜７を仮保持するようにしてもよい。
【００４２】
ハイブリットモジュール１の製造工程においては、素子封止工程によって、図４に示すようにダミー基板３０上に載置された半導体回路素子５と発光素子６及び受光素子７が絶縁樹脂層８により封止されて素子封止ブロック体２が製作される。素子封止工程は、上述したように液状の絶縁樹脂材をダミー基板３０上に全面に亘って塗布した後にこれを硬化させて絶縁樹脂層８を成膜形成する。絶縁樹脂層８は、各素子５〜７を封止するとともに、ダミー基板３０の主面上においてそれぞれの信号入出力部形成面５ａ、６ａ、７ａと同一面となって素子封止ブロック体２の高精度に平坦化された第１の主面２ａを構成する。
【００４３】
素子封止工程においては、必要に応じて絶縁樹脂層８に研磨処理を施して素子封止ブロック体２を薄型化するようにしてもよい。絶縁樹脂層８は、第１の主面２ａと対向する第２の主面２ｂ側がグラインダ等による機械研磨或いはエッチング研磨法等の適宜の研磨方法によって、図４鎖線で示すように所定の厚みを有する研磨領域８Ａの研磨が行われる。研磨処理は、後述するように素子封止ブロック体２がダミー基板３０から剥離されて電気配線ブロック体３の形成工程等が施されることから、搬送等のハンドリングに支障の無い機械的剛性を保持する範囲で研磨領域８Ａを研磨する。
【００４４】
なお、研磨処理は、絶縁樹脂層８とともに発光素子６や受光素子７よりも大型の半導体回路素子５についても機能を損なわない範囲で研磨処理を施して薄型化を図るようにしてもよい。研磨処理は、素子封止ブロック体２がダミー基板３０上に保持されており、機械的剛性を有することで精密な研磨が行われるとともに各素子５〜７の信号入出力部形成面５ａ、６ａ、７ａが封止された状態で行うことが好ましい。また、研磨処理は、必要に応じてダミー基板３０から剥離した後に行うようにしてもよく、さらに電気配線ブロック体３の形成工程後において行うようにしてもよい。
【００４５】
ハイブリットモジュール１の製造工程においては、剥離工程が施されて、図５に示すようにダミー基板３０から素子封止ブロック体２が剥離される。剥離工程においては、例えば剥離層３２の樹脂層３４に剥離性が生じる温度以上の加熱処理や、酸性溶液或いはアルカリ溶液に浸漬する処理を施すことによって、剥離層３２を介して素子封止ブロック体２がダミー基板３０から剥離される。剥離工程は、例えば剥離層３２が銅薄膜の金属薄膜層３３と樹脂層３４とを積層して形成した場合に、ダミー基板３０を硝酸溶液に浸漬する。ダミー基板３０は、硝酸溶液によって銅薄膜が溶解することにより、金属薄膜層３３と樹脂層３４との界面で剥離現象が進行し、剥離層３２を介して素子封止ブロック体２を剥離させる。
【００４６】
なお、素子封止ブロック体２は、剥離面となる第１の主面２ａに樹脂層３４が添着した状態で剥離される。したがって、素子封止ブロック体２には、例えば酸素プラズマによるドライエッチング等が施されることによって、第１の主面２ａに添着した樹脂層３４が除去される。素子封止ブロック体２には、ダミー基板３０の主面が転写されることによって高精度に平坦化された第１の主面２ａに、半導体回路素子５と、発光素子６及び受光素子７とがそれぞれの信号入出力部形成面５ａ、６ａ、７ａが同一面を構成して露出される。
【００４７】
ダミー基板３０については、素子封止ブロック体２を剥離した後にベース基板３１が回収され、必要に応じて主面３１ａを研磨した後に剥離層３２が再形成される。ダミー基板３０は、比較的高価なシリコン基板等を用いる場合でも、再利用によりコスト低減が図られる。
【００４８】
ハイブリットモジュール１の製造工程においては、素子封止ブロック体２に対して電気配線ブロック体３を形成する製作工程が施される。電気配線ブロック体３の製作工程においては、図６に示すように素子封止ブロック体２の第１の主面２ａに、絶縁樹脂材を例えばスピンコート法やディップ法等によって塗布して第１の絶縁層１２が形成される。第１の絶縁層１２は、上述したように素子封止ブロック体２の第１の主面２ａが高精度の平坦面として形成されていることによって、均一な厚みを以って形成される。
【００４９】
電気配線ブロック体３の製作工程においては、ビア１８ａ〜１８ｍを形成するための多数個のビアホール孔３５ａ〜３５ｍが第１の絶縁層１２を貫通して素子封止ブロック体２の第１の主面２ａに達するようにして形成される。第１の絶縁層１２には、例えばフォトリソグラフ法やレーザ照射が施されることにより、図７に示すように、素子封止ブロック体２側の第１の主面２ａに配列された半導体回路素子５の接続電極９ａ〜９ｎや、発光素子６の電極１０ａ、１０ｂ或いは受光素子７の電極１１ａ、１１ｂをそれぞれ臨ませるビアホール孔３５ａ〜３５ｍが形成される。
【００５０】
電気配線ブロック体３の製作工程においては、各ビアホール孔３５ａ〜３５ｍにデスミア処理を施すとともに例えば無電解銅めっき法等による孔内の導通処理や蓋形成処理とを行って、図８に示すようにビア１８ａ〜１８ｍを形成する。ビア１８ａ〜１８ｍは、相対する半導体回路素子５の接続電極９ａ〜９ｎや、発光素子６の電極１０ａ、１０ｂ或いは受光素子７の電極１１ａ、１１ｂとそれぞれ電気的に接続され、第１の絶縁層１２の第１の主面１２ａに引き出しする。
【００５１】
電気配線ブロック体３の製作工程においては、上述したビア１８ａ〜１８ｍの形成とともに、第１の主面１２ａ上に第１の配線層１５が形成される。第１の配線層１５の形成工程は、例えば各ビア１８ａ〜１８ｍに蓋形成が行われた第１の絶縁層１２の第１の主面１２ａ上にめっきレジストによるパターンニングを行った後に無電解銅めっき法等により銅配線パターンを形成し、さらに不要なめっきレジストを除去して形成する。なお、電気配線ブロック体３の製作工程においては、上述したビア１８ａ〜１８ｍや第１の配線層１５が上述した方法によって形成することに限定されるものではなく、一般的に行われている種々の形成方法によっても形成されることは勿論である。
【００５２】
電気配線ブロック体３の製作工程においては、第１の配線層１５を形成した第１の絶縁層１２の第１の主面１２ａ上に、第２の絶縁層１６を形成する。第２の絶縁層１６も、導光性を有する絶縁樹脂材をスピンコート法等によって平坦な第１の絶縁層１２上に塗布することで、均一な厚みを以って形成される。
【００５３】
電気配線ブロック体３の製作工程においては、第２の絶縁層１６に第１の配線層１５の所定のパターンをそれぞれ臨ませるビアホール孔が形成される。電気配線ブロック体３の製作工程においては、各ビアホール孔にデスミア処理を施すとともに無電解銅めっき法等による孔内の導通処理や蓋形成処理を行って、図９に示すように多数個のビア１９ａ〜１９ｋを形成する。各ビア１９ａ〜１９ｋは、上述したようにビア１８ａ〜１８ｍと第１の配線層１５とを介して、半導体回路素子５の接続電極９ａ〜９ｎや、発光素子６の電極１０ａ、１０ｂ或いは受光素子７の電極１１ａ、１１ｂと適宜接続され、第２の絶縁層１３の主面１３ａにおいて第２の電気配線層１６を構成する。
【００５４】
電気配線ブロック体３の製作工程においては、第２の絶縁層１３の主面１３ａ上にめっきレジストによるパターンニングを行った後に無電解銅めっき法等により銅配線パターンを形成し、さらに不要なめっきレジストを除去して第２の電気配線層１６を形成する。電気配線ブロック体３の製作工程においては、第２の電気配線層１６に形成された所定のパターンに金めっき等の電極形成処理を施すことによって、図１０に示すように電極パッド２０ａ〜２０ｊを形成する。
【００５５】
ハイブリットモジュール１の製造工程においては、上述した工程を経て製作した複数個を一体に連設したハイブリットモジュール１Ａ、１Ｂをダイシング等の切分け装置に搬送して切り分けが行われる。ハイブリットモジュール１の製造工程においては、図１１に示すようにカッタ３６によってハイブリットモジュール１Ａ、１Ｂをそれぞれ１個ずつに切り分けて完成する。
【００５６】
素子封止ブロック体２は、上述したように半導体回路素子５と発光素子６及び受光素子７を絶縁樹脂層８によって封止した構造であることから、ある程度の機械的剛性を有している。したがって、素子封止ブロック体２は、単独の状態でも次工程に搬送して所定の処理を施すことが可能である。上述した実施の形態においては、ハイブリットモジュール１の切分け工程を最終工程で行ったが、例えば図１２及び図１３に示すようにダミー基板３０上で先行して素子封止ブロック体２の切り分けを行うようにしてもよい。
【００５７】
ダミー基板３０は、複数個の素子封止ブロック体２Ａ、２Ｂを連設して形成した後に、ダイシング等の切分け装置へとダミー基板３０に搬送される。切分け工程は、図１２に示すようにダミー基板３０上においてカッタ３６によって素子封止ブロック体２Ａ、２Ｂをそれぞれ１個ずつに切り分ける。
【００５８】
ダミー基板３０は、切り分けられた各素子封止ブロック体２を主面上に保持した状態のまま剥離処理が施されることによって、図１３に示すように１個ずつ分離された素子封止ブロック体２Ａ、２Ｂが製作される。なお、各素子封止ブロック体２には、上述した各工程を経て第１の主面２ａ上に電気配線ブロック体３が積層形成される。
【００５９】
以上の工程を経て製作されたハイブリットモジュール１は、１個或いは複数個数が図１４に示すように光・電気配線混載基板４１の主面上に、例えばフリップチップ実装等によって実装されることによってマルチハイブリットモジュール基板４０を構成する。マルチハイブリットモジュール基板４０は、後述するように光・電気配線混載基板４１の内部に光配線部４２と多層の電気配線部４３とが形成されており、各ハイブリットモジュール１Ａ、１Ｂに備えられた半導体回路素子５と発光素子６及び受光素子７との間を光学的かつ電気的に接続する。
【００６０】
光・電気配線混載基板４１は、図１５に示すように電気配線部４３に光配線部４２が積層形成されてなる。電気配線部４３は、詳細を省略するが従来一般的に行われている多層配線基板技術によって製作され、絶縁樹脂層内に、多層の電気配線パターン４４ａ〜４４ｃが形成されるとともにビア４５を介して各電気配線パターン４４ａ〜４４ｃが適宜接続されている。電気配線部４３には、第２の主面４３ｂに電気配線パターン４４ｄが形成されるとともに、マルチハイブリットモジュール基板４０をさらに図示しない実装ボード等に実装するための電極パッド４６が適宜形成されている。
【００６１】
光配線部４２は、電気配線部４３の第１の主面４３ａ上に、例えば導光性を有する絶縁樹脂材によって形成される。光配線部４２には、第１の主面４２ａに各ハイブリットモジュール１Ａ、１Ｂに形成された電極パッド２３ａ〜２３ｊとそれぞれ相対向される多数個の電極パッド４７ａ〜４７ｊが形成されている。光配線部４２には、各電極パッド４７ａ〜４７ｊと電気配線部４３の電気配線パターン４４ａとを接続する多数個のビア４８が形成されている。
【００６２】
光配線部４２には、実装されたハイブリットモジュール１Ａ、１Ｂ間を光学的に接続する光学信号伝送路４９が層内に形成されている。光学信号伝送路４９は、詳細を省略するがコア材がクラッド材によって封装されて形成され、両端部に光学信号の入出力部４９ａ、４９ｂが形成されている。光学信号伝送路４９は、例えば図１４に示すようにハイブリットモジュール１Ａ側の受光素子７の入射部７ｃに一方の入出力部４９ａが対向され、ハイブリットモジュール１Ｂ側の発光素子６の出射部６ｃに他方の入出力部４９ｂが対向される。
【００６３】
以上のように構成されたマルチハイブリットモジュール基板４０においては、ハイブリットモジュール１Ａ、１Ｂに対して光・電気配線混載基板４１側から電気配線を介して制御信号や電源の供給が行われる。マルチハイブリットモジュール基板４０においては、例えばハイブリットモジュール１Ｂが動作して半導体回路素子５から電気情報信号が発光素子６に供給されると、発光素子６においてこの電気情報信号を光学情報信号に変換して出射部６ｃから光・電気配線混載基板４１側に出射する。マルチハイブリットモジュール基板４０においては、光・電気配線混載基板４１に入射された光学情報信号を、入出力部４９ｂを介して光学信号伝送路４９内に導光する。
【００６４】
マルチハイブリットモジュール基板４０においては、光学信号伝送路４９内を導光された光学情報信号が、他端側の入出力部４９ａを介して出射されて光・電気配線混載基板４１側からハイブリットモジュール１Ａに入射する。マルチハイブリットモジュール基板４０においては、光学情報信号が入射部７ｃを介して受光素子７に入射され、受光素子７によりこの光学情報信号を電気情報信号に変換する。マルチハイブリットモジュール基板４０においては、受光素子７を介して電気情報信号が半導体回路素子５に供給される。
【００６５】
マルチハイブリットモジュール基板４０においては、上述したように光学配線と電気配線とを混載した光・電気配線混載基板４１にハイブリットモジュール１Ａ、１Ｂを一般的な実装方法によって実装してなる。マルチハイブリットモジュール基板４０においては、制御信号や電源供給を電気配線によって行うとともに例えばハイブリットモジュール１Ａ、１Ｂにそれぞれ搭載された半導体回路素子５、５間の情報信号の伝送を光学配線によって行う。
【００６６】
したがって、マルチハイブリットモジュール基板４０においては情報信号を高速かつ大容量で伝送することを可能とする。また、マルチハイブリットモジュール基板４０においては、ハイブリットモジュール１Ａ、１Ｂ間の電気配線が短縮化されることによって寄生容量の低減が図られ、半導体回路素子５、５間の動作速度の大幅な向上、大容量化等に伴う高性能化、高機能化、多機能化、高速処理化等の対応が図られる。
【００６７】
ハイブリットモジュール１は、上述したように電気配線ブロック体３の絶縁層１２、１３を導光性を有する絶縁樹脂材によって形成して導光部として作用させるようにしたがかかる構成に限定されるものでは無い。第２の実施の形態として図１６に示したマルチハイブリットモジュール５０は、素子封止ブロック体５１と電気配線ブロック体５２とを積層して一体化した基本的な構成を上述したハイブリットモジュール１と同様とするが、電気配線ブロック体５２内に光学信号伝送路５３を形成した構成に特徴を有している。
【００６８】
マルチハイブリットモジュール５０は、素子封止ブロック体５１内に、第１の半導体回路素子５４と第２の半導体回路素子５５及びこれら半導体回路素子５４、５５の光学的入出力部を構成する第１の発光素子５６と第１の受光素子５７及び第２の発光素子５８と第２１の受光素子５９とが絶縁樹脂層６０によって封止されている。なお、各素子５４〜５９は、上述した各素子５〜７と同様の部材であり、説明を省略する。
【００６９】
マルチハイブリットモジュール５０は、素子封止ブロック体５１内において各素子５４〜５９が上述した素子封止ブロック体２と同等に、それぞれの信号入出力部が互いに同一面を構成して絶縁樹脂層６０によって封止されている。マルチハイブリットモジュール５０は、各半導体回路素子５４、５５を挟んで第１の発光素子５６と第１の受光素子５７及び第２の発光素子５８と第２１の受光素子５９とがそれぞれ対をなして配置されている。マルチハイブリットモジュール５０は、第１の半導体回路素子５４側の第１の受光素子５７と第２の半導体回路素子５５側の第２の発光素子５８とが隣り合って配置されている。
【００７０】
なお、マルチハイブリットモジュール５０は、素子封止ブロック体５１内にさらに多数個の半導体回路素子や発光素子及び受光素子を搭載するようにしてもよい。また、マルチハイブリットモジュール５０は、各素子５４〜５９を上述した配置例に限定されるものでも無い。マルチハイブリットモジュール５０は、素子封止ブロック体５１が上述した素子封止ブロック体２と同様に平坦化された主面を有するダミー基板を利用して製作されることで、各素子５４〜５９の信号入出力部を露出させる主面５１ａが高精度の平坦面として形成されている。
【００７１】
マルチハイブリットモジュール５０は、素子封止ブロック体５１の主面５１ａ上に電気配線ブロック体５２が高精度に形成されている。電気配線ブロック体５２は、導光性と絶縁性とを有する第１のクラッド層６１と第２のクラッド層６２にコア材を封装して光学信号伝送路５３を構成するとともに、多数個のビア６３が形成される。電気配線ブロック体５２は、各ビア６３が各素子５４〜５９に形成された詳細を省略する電極パッドにそれぞれ相対して第１のクラッド層６１と第２のクラッド層６２を貫通して形成され、主面５２ａにおいて各ビア６３の開口部に電極パッドが形成されている。なお、電気配線ブロック体５２は、上述した電気配線ブロック体３と同様に多層化して構成してもよい。
【００７２】
光学信号伝送路５３は、例えば導光樹脂材によって形成されたコア材を屈折率を異にするクラッド材によって封装したいわゆる光閉込め型光学信号伝送路によって構成してなる。光学信号伝送路５３は、例えばポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン系樹脂或いはゴム系樹脂等の導光性を有する樹脂材によって形成される。光学信号伝送路５３は、これら樹脂の混合材或いはフッ素を添加した高分子材料によって形成される。
【００７３】
光学信号伝送路５３は、第１の半導体回路素子５４と第２の半導体回路素子５５とを光学的に接続する。光学信号伝送路５３は、第１の半導体回路素子５４側の第１の発光素子５６と第２の半導体回路素子５５側の第２の受光素子５９とに跨って形成されている。光学信号伝送路５３は、第１の発光素子５６と対向する一端部が入力部５３ａを構成するとともに、第２の受光素子５９と対向する他端部が出力部５３ｂを構成する。光学信号伝送路５３は、入力部５３ａ及び出力部５３ｂを構成する両端部がそれぞれ４５°の傾斜面として形成されており、入射光や出射光の光路を９０°変換するミラー面として作用する。
【００７４】
電気配線ブロック体５２の製作工程について、図１７乃至図２０を参照して説明する。製作工程は、図１７に示すように素子封止ブロック体５１の主面５１ａ上に上述した樹脂材を全面に塗布して第１のクラッド層６１を形成する。第１のクラッド層６１は、平坦な素子封止ブロック体５１の主面５１ａ上に、例えばスピンコート法等によって樹脂材が均一に塗布されて形成される。
【００７５】
製作工程においては、図１８に示すように、第１のクラッド層６１上に、クラッド材と屈折率を異にする導光樹脂材によってコア６４がパターン形成される。コア６４は、第１の半導体回路素子５４側の第１の発光素子５６と第２の半導体回路素子５５側の第２の受光素子５９とに跨るようにしてパターン形成されてなる。コア６４は、この場合に第１のクラッド層６１にパターニングによって光学信号伝送路形成溝を形成し、この光学信号伝送路形成溝内にコア材を充填して３次元光閉込め型の光学信号伝送路５３を形成する。
【００７６】
なお、コア６４は、シート状の第１のクラッド層６１に接合することによってスラブ型光閉込め型の光学信号伝送路５３を形成する。なお、電気配線ブロック体５２の製作工程においては、コア材やクラッド材として、液状状態から硬化させて形成したものやフィルム状のものが用いられる。
【００７７】
製作工程においては、図１９に示すように、コア６４を封止するようにして第１のクラッド層６１上に第２のクラッド層６２が形成される。製作工程においては、図２０に示すように、第２のクラッド層６２の主面側から各素子５４〜５９の信号入出力部に形成された各電極をそれぞれ臨ませる多数個のビアホール６６が形成される。製作工程においては、各ビアホール６６の内部に導通処理を施してビア形成が行われる。ビア６３は、一部が光学信号伝送路５３を貫通して形成される。
【００７８】
以上の工程を経て製作されたマルチハイブリットモジュール５０は、図２１に示すように、実装ボード４にフェースダウン実装されてマルチハイブリットモジュール基板７０を製作する。マルチハイブリットモジュール基板７０は、マルチハイブリットモジュール５０が、実装ボード６６側の電極パッドとそれぞれ接続されたビア６３を介して制御信号や電源の供給を受ける。マルチハイブリットモジュール基板７０は、マルチハイブリットモジュール５０内において、第１の半導体回路素子５４と第２の半導体回路素子５５との間の光学情報信号の伝送が電気配線ブロック体５２に形成された光学信号伝送路５３を介して行われる。したがって、マルチハイブリットモジュール基板７０は、光損失の低減が図られて効率的な信号伝送が行われるとともに、電気配線の短縮化による寄生容量の低減が図られる。
【００７９】
【発明の効果】
以上詳細に説明したように本発明によれば、半導体回路素子と光学素子とを一体化した素子封止ブロック体に、電気配線パターンと導光部を有する電気配線ブロック体を積層形成したことから、素子封止ブロック体の主面にそれぞれの入出力部が同一面を構成して露出された半導体回路素子と光学素子とが、電気配線ブロック体に形成した素子間配線パターンにより精密かつ最短で電気的に接続されるとともに光学素子と導光部との光学的接続も行われる。したがって、本発明によれば、半導体回路素子と光学素子とが低寄生容量化が図られて接続されるとともに光学素子を介しての光学信号の伝送が行われることから、信号伝送の高速化及び高容量化が図られる。
【図面の簡単な説明】
【図１】本発明の実施の形態として示すハイブリットモジュールの縦断面図である。
【図２】ハイブリットモジュールを製作するベース基板の縦断面図である。
【図３】ハイブリットモジュールの製作工程図を示し、素子搭載工程を説明する縦断面図である。
【図４】素子封止工程を説明する縦断面図である。
【図５】素子封止ブロック体の剥離工程を説明する縦断面図である。
【図６】素子封止ブロック体に絶縁層を形成する工程を説明する縦断面図である。
【図７】絶縁層にビアホールを形成する工程を説明する縦断面図である。
【図８】ビア形成工程を説明する縦断面図である。
【図９】第２の絶縁層を形成する工程を説明する縦断面図である。
【図１０】電極パッドを形成する工程を説明する縦断面図である。
【図１１】ハイブリットモジュールの切分け工程を説明する縦断面図である。
【図１２】他の切分け工程を説明する縦断面図である。
【図１３】素子封止ブロック体の剥離工程を説明する縦断面図である。
【図１４】ハイブリットモジュールを搭載したマルチハイブリットモジュール基板の縦断面図である。
【図１５】光・電気配線混載基板の縦断面図である。
【図１６】本発明の第２の実施の形態として示すマルチハイブリットモジュールの縦断面図である。
【図１７】素子封止ブロック体に第１のクラッド層を形成する工程を説明する縦断面図である。
【図１８】光学信号伝送路を構成するコア材の形成工程を説明する縦断面図である。
【図１９】第２のクラッド層形成工程を説明する縦断面図である。
【図２０】ビアホールの形成工程を説明する縦断面図である。
【図２１】マルチハイブリットモジュール基板の縦断面図である。
【符号の説明】
１  ハイブリットモジュール、２  素子封止ブロック体、３  電気配線ブロック体、４  実装ボード、５  半導体回路素子、６  発光素子、７  受光素子、８絶縁樹脂層、１４  絶縁層、１７  電気配線層、１８，１９  ビア、２１  入射部、２２  出射部、２４  導光部材、２７  ハイブリットモジュール基板、３０  ダミー基板、３１  ベース基板、３２  剥離層、４０  マルチハイブリットモジュール基板、４１  光・電気配線混載基板、４２  光配線部、４３  電気配線部、４９  光学信号伝送路、５０  マルチハイブリットモジュール、５１  素子封止ブロック体、５２  電気配線ブロック体、５３  光学信号伝送路、５４，５５  半導体回路素子、５６，５８  発光素子、５７，５９  受光素子、６０  絶縁樹脂層、６１，６２  クラッド層、６４  コア、７０  マルチハイブリットモジュール基板
【図１】
2004193221.tif 000003
【図２】
2004193221.tif 000004
【図３】
2004193221.tif 000005
【図４】
2004193221.tif 000006
【図５】
2004193221.tif 000007
【図６】
2004193221.tif 000008
【図７】
2004193221.tif 000009
【図８】
2004193221.tif 000010
【図９】
2004193221.tif 000011
【図１０】
2004193221.tif 000012
【図１１】
2004193221.tif 000013
【図１２】
2004193221.tif 000014
【図１３】
2004193221.tif 000015
【図１４】
2004193221.tif 000016
【図１５】
2004193221.tif 000017
【図１６】
2004193221.tif 000018
【図１７】
2004193221.tif 000019
【図１８】
2004193221.tif 000020
【図１９】
2004193221.tif 000021
【図２０】
2004193221.tif 000022
【図２１】
2004193221.tif 000023