(57)【要約】【課題】表面実装型電子装置の底面に、ビアホールランドを露出しない表面実装型電子装置の基板構造とその製造方法を得ることを目的とする。【解決手段】表面実装型電子装置１８は、多層基板１９を金属製のシールドキャップ３にて気密封止した構造である。多層基板１９の中間層には、全面に渡ってアース電極パターンを形成し、多層基板１９の上面に設けたシールドキャップ３の突出部５と接触するアースパターンと多層基板中間層に設けたアース電極パターンとは、ビアホール２０により最短距離で電気的に接続している。多層基板１９の中間層に形成したアース電極パターンは、側面電極２１を介して外部接続端子２２に設けた接地用外部接続端子２３に接続する。又、ビアホールの形成時にのみ必要でビアホール形成後には不要となる多層基板１９の底面に露出しているビアホールランドの周辺は、ＮＣルータ、或いはレーザ等により削り取り段差部２４を形成する。【選択図】        図１
2004281584.tif 000002
【特許請求の範囲】
【請求項１】
上面に電子部品を搭載すると共に底面には表面実装用のパッド電極を有する多層基板を備えた表面実装型電子装置であって、
前記多層基板の最上面には前記多層基板を覆うためのシールドキャップを導通固定するためのアースパターンが設けられており、
前記多層基板の層間にはアース電極パターンが内蔵され、前記アースパターンから前記多層基板を貫通するビアホールが形成されると共に、該ビアホールと前記アース電極パターンとが導通しており、
前記多層基板の最下層において前記ビアホールとその周囲部分が、多層基板底面側より削除された段差構造を備えていることを特徴とする表面実装型電子装置。
【請求項２】
前記多層基板の各層間に内装されたアース電極パターンは、該層間のほぼ全面に広がっていることを特徴とする請求項１に記載の表面実装型電子装置。
【請求項３】
前記アース電極パターンは、前記多層基板の最下層とその直上の層との間に配置されていることを特徴とする請求項２に記載の表面実装型電子装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は表面実装型電子装置に関し、特に基板を多層化して、各層のプリント配線パターン間をビアホールを用いて接続するよう構成する表面実装型電子装置に関する。
【０００２】
【従来の技術】
従来、表面実装型電子装置の例として、例えば、特開２００２−１８５２５６号公報により開示されているように、ベース基板上に電子回路を構成するプリント配線パターンを形成し、該プリント配線パターンに所定の回路部品素子を搭載した後、ベース基板を金属製のシールドキャップにて覆い気密封止した構造のキャップ型電子装置が広く用いられている。このような電子装置においては、シールドキャップを金属からなる材質のものを使用し、このシールドキャップを接地すると共に、基板の底面の全面に渡ってアース電極パターンを形成してシールドキャップと電気的に接続することによるシールド機能を備えたものが用いられることが多い。
【０００３】
図７は、従来の表面実装型電子装置の第一の外観構造例であり、図７（ａ）は、上面図を示し、図７（ｂ）は、正面図を示し、図７（ｃ）は、底面図を示す。表面実装型電子装置１は、基板２を金属製のシールドキャップ３にて気密封止した構造であり、シールドキャップ３は下方に開口部を有した箱状の形状を有し、この開口部周縁に絶縁性接着剤４を塗布して基板２に接着される。又、シールドキャップ３には、基板に平行に突出部５が設けられており、これを基板上面に形成したアースパターンとハンダ６により接着することにより、シールドキャップ３を接地する。一方、基板２の底面には、外部接続端子７を形成すると共に、全面に渡ってアース電極パターン８が形成されており、接地用外部接続端子９と接続する。又、基板上面のプリント配線パターンと、基板底面に設けた外部接続端子７及び接地用外部接続端子９とは、側面電極１０を介して接続している。基板上面のシールドキャップ３の突出部５と接触するアースパターンと基板底面に設けたアース電極パターン８とは、表面実装型電子装置１のシールド効果を強化するためビアホール１１により最短距離で電気的に接続する。
【０００４】
次に、上述したような第一の外観例に示す表面実装型電子装置は、発明協会公開技報２００２−１３７２において指摘されているように、表面実装型電子装置の底面にアース電極パターンを形成した際、アース電極パターンの表面にレジスト材を塗布すると、同じく底面に形成されている外部接続端子の電極膜厚よりアース電極パターンの膜厚が厚くなることがあるため、表面実装型電子装置をメイン基板に搭載した時に外部接続端子が浮き上がって外部接続端子とメイン基板とが接続不良を生ずるという可能性があり、その問題を解決するため、前記アース電極パターンを多層化した基板の中間層に形成する方法が提案されている。
【０００５】
図８は、従来の表面実装型電子装置の第二の外観構造例であり、図８（ａ）は、上面図を示し、図８（ｂ）は、正面図を示し、図８（ｃ）は、底面図を示す。表面実装型電子装置１２は、多層基板１３を金属製のシールドキャップ３にて気密封止した構造であり、シールドキャップ３は下方に開口部を有した箱状の形状を有し、この開口部周縁に絶縁性接着剤４を塗布して多層基板１３に接着される。又、シールドキャップ３には、多層基板１３に平行に突出部５が設けられており、これを多層基板上面に形成したアースパターンとハンダ６により接着することにより、シールドキャップ３を接地する。
【０００６】
一方、多層基板１３の中間層には、全面に渡ってアース電極パターンを形成している。又、多層基板１３の上面に設けたシールドキャップ３の突出部５と接触するアースパターンと多層基板中間層に設けたアース電極パターンとは、表面実装型電子装置１２のシールド効果を強化するためビアホール１４により最短距離で電気的に接続している。多層基板の中間層に形成したアース電極パターンは、側面電極１５を介して接地用外部接続端子１６に接続して表面実装型電子装置１２にシールド機能を備える。又、多層基板１３の底面には、外部接続端子１７が設けられ、側面電極１５を介して各層のプリント配線パターンと接続している。
【０００７】
【発明が解決しようとする課題】
前述したように従来の表面実装型電子装置は、シールド効果を強化するため、多層基板の各層に設けたアース電極パターンを最短距離で接続出来るようビアホールを使用している。従来の表面実装型電子装置に使用されている多層基板は、例えば３層基板の場合、第一の層の上面に配線接続用プリントパターン、回路部品素子搭載用のランド電極、及びシールドキャップの接地用アースパターン等を配置し、第一の層の下面には、配線接続用プリントパターンを配置し、第三の層の上面には、全面アース電極パターンを配置し、第三の層の下面には、外部接続用端子を配置するという構成が一般的である。
【０００８】
そこで、表面実装型電子装置のシールド効果を強化するため、第一の層の上面に形成したシールドキャップの接地用アースパターンと第三の層の上面に形成した全面アース電極パターンとを最短距離でビアホールにより接続するが、第一の層の上面のアースパターンと第三の層の上面のアース電極パターンとをビアホールで接続する場合、多層基板にビアホール用の貫通穴を設け、第一の層の上面と第三の層の下面間において電気メッキにより貫通穴の内壁に導体を付着するため、第一の層の上面と第三の層の下面にビアホールランドが形成される。
【０００９】
従って、第三の層の下面において外部接続端子以外にビアホールランドも配置されるため、前述した発明協会公開技報２００２−１３７２における指摘のように、表面実装型電子装置の底面にビアホールを形成した際、ビアホールの表面にレジスト材を塗布すると、同じく底面に形成されている外部接続端子の電極膜厚よりビアホールの電極膜厚が厚くなることがあるため、表面実装型電子装置をメイン基板に搭載した時に外部接続端子が浮き上がり、外部接続端子とメイン基板とが接続不良を生ずるという可能性が生ずる。
【００１０】
一方、表面実装型電子装置を搭載するメイン基板において、メイン基板のプリント配線パターンを形成する際に、表面実装型電子装置の底面にプリント配線パターンを配置すると、表面実装型電子装置の底面に設けたランドとメイン基板のプリント配線パターンとが接触して、例えば電源配線が短絡する等の事故に繋がる可能性が生ずる。又、このような事故を避けるため、表面実装型電子装置の底面にメイン基板のプリント配線パターンを配置しないようパターン設計を行うと、メイン基板のプリント配線パターンの形成領域が狭まり、電子器機の小型化に支障が生じ問題となる。
本発明は上述したような問題を解決するためになされたものであって、表面実装型電子装置の底面に、ビアホールランドを露出させない表面実装型電子装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために本発明に係わる表面実装型電子装置は、以下の構成をとる。
請求項１記載の表面実装型電子装置は、上面に電子装置を搭載すると共に底面には表面実装用のパッド電極を有する多層基板を備えた表面実装型電子装置であって、前記多層基板の最上面には前記多層基板を覆うためのシールドキャップを導通固定するためのアースパターンが設けられており、前記多層基板の層間にはアース電極パターンが内蔵され、前記アースパターン電極から前記多層基板を貫通するビアホールが形成されると共に、該ビアホールと前記アース電極パターンとが導通しており、前記多層基板の最下層において前記ビアホールとその周囲部分が、多層基板底面側より削除された段差構造を備えるよう構成する。
【００１２】
請求項２記載の表面実装型電子装置は、前記多層基板の各層間に内装されたアース電極パターンが、該層間のほぼ全面に広がるよう構成する。
【００１３】
請求項３記載の表面実装型電子装置は、前記アース電極パターンが、前記多層基板の最下層とその直上の層との間に配置されるよう構成する。
【００１４】
【発明の実施の形態】
以下、図示した実施例に基づいて本発明を詳細に説明する。
本実施例においては、多層基板の第一の層の上面に形成したシールドキャップの接地用アースパターンと、第三の層の上面に形成した全面アース電極パターンとを最短距離でビアホールにより接続する際に必要となる第三の層の下面に設けたビアホールランドを、ビアホール形成後にルータ加工などの方法により削り取り、表面実装型電子装置の底面にビアホールランドが露出しないようにしたものである。
【００１５】
図１は、本発明に係る表面実装型電子装置の実施形態を示す外観図であり、図１（ａ）は、上面図を示し、図１（ｂ）は、正面図を示し、図１（ｃ）は、底面図を示す。表面実装型電子装置１８は、多層基板１９を金属製のシールドキャップ３にて気密封止した構造であり、シールドキャップ３は下方に開口部を有した箱状の形状を有し、この開口部周縁に絶縁性接着剤４を塗布して多層基板１９に接着される。又、シールドキャップ３には、多層基板に平行に突出部５が設けられており、これを多層基板の上面に形成したアースパターンとハンダ６により接着することによりシールドキャップ３を接続する。
【００１６】
一方、多層基板１９の中間層には、全面に渡ってアース電極パターンを形成している。又、多層基板１９の上面に設けたシールドキャップ３の突出部５と接触するアースパターンと多層基板中間層に設けたアース電極パターンとは、表面実装型電子装置１８のシールド効果を強化するためビアホール２０により最短距離で電気的に接続している。多層基板１９の中間層に形成したアース電極パターンは、側面電極２１を介して接地用外部接続端子２３に接続し、表面実装型電子装置１８にシールド機能を備える。
【００１７】
本実施例においては、ビアホールの形成時にのみ必要でビアホール形成後には不要となる多層基板１９の底面に露出しているビアホールランドの周辺を、ＮＣルータ、或いはレーザ等により削り取り段差部２４を形成した。従って、多層基板１９の底面には、外部接続端子２２及び接地用外部接続端子２３のみが形成され、表面実装型電子装置をメイン基板に搭載した時に外部接続端子が浮き上がり、外部接続端子とメイン基板とが接続不良を生ずるという問題及び短絡の発生を解決した。
【００１８】
次に、本実施例において使用する３層の多層基板の構造例について説明する。図２及び図３は、本発明に係わる表面実装型電子装置の実施形態に使用される多層基板の構造を示す図であり、図２（ａ）は、多層基板の第一の層の上面を示し、図２（ｂ）は、多層基板の第一の層の下面を示し、  図３（ｃ）は、多層基板の第三の層の上面を示し、図３（ｄ）は、多層基板の第三の層の下面を示す。
【００１９】
図２（ａ）に示す如く、多層基板の第一の層の上面２５には、電子回路を構成し、回路部品素子を搭載する上面プリント配線パターン２６と、キャップ３を接続固定して接地するアースパターン２７と、側面電極２１とが形成されている。図２（ｂ）に示す如く、多層基板の第一の層の下面２８には、電子回路を構成する第二の層プリント配線パターン２９と、該第二の層プリント配線パターン２９から多層基板の底面（第三の層の下面）に設けた外部接続端子２２へ、電源、信号、接地等を入出力するため、第二の層プリント配線パターン２９から必要なプリント配線パターンを側面電極２１へ接続している。
【００２０】
図３（ｃ）に示す如く、多層基板の第三の層の上面３０には、全面に渡ってアース電極パターン３１が形成されており、該アース電極パターン３１は、側面電極２１を介して多層基板の底面（第三の層の下面）に設けた接地用外部接続端子２３と接続している。一方、多層基板の第一の層の上面２５に形成したアースパターン２７と第三の層の上面３０に形成したアース電極パターン３１とは、最短距離でビアホール２０により接続している。
図３（ｄ）に示す如く、多層基板の第三の層の下面３２には、前述したように、表面実装型電子装置をメイン基板（図示していない）に接続固定すると共に、電源や信号の入出力を行う外部接続端子２２及び接地用外部接続端子２３を形成しており、各層に設けたプリント配線パターンとの接続は側面電極２１を経由し行う。又、ビアホール２０が形成されている周辺は、段差部２４が形成されており、ビアホールランドが多層基板の最底面に露出することは無い。
【００２１】
図４は、本発明に係わる表面実装型電子装置の実施形態に使用される多層基板の断面図を示す。本実施例における３層の多層基板１９は、ガラスエポキシ樹脂等の絶縁材料に銅等の導体材料が貼り付けられた銅張積層板を用いて構成したもので、第一の両面銅張積層板３３と第二の両面銅張積層板３４とをプリプレグ樹脂３５等を用いて積層したものである。第一の両面銅張積層板３３には、第一の層の上面２５として電子回路の配線接続用プリントパターン、回路部品素子搭載用のランド電極、及びシールドキャップの接地用アースパターン等を配置し、第一の層の下面２８には、電子回路の配線接続用プリントパターンを配置し、第一の層の上面２５と第一の層の下面２８間の接続にはビアホールを使用し、第一の層の上面２５の表面にはレジスト材３６が塗布されている。
【００２２】
一方、第二の両面銅張積層板３４には、第三の層の上面３０として全面アース電極パターンを配置し、第三の層の下面３２には、外部接続用端子を配置している。図示していないが、第一の層の下面２８、及び第三の層の上面３０の各配線パターンと第三の層の下面３２に形成した外部接続端子との接続は、側面電極を介して行っている。
【００２３】
第一の両面銅張積層板３３の第一の層の上面２５に設けたアースパターンと第二の両面銅張積層板３４の第三の層の上面３０に設けたアース電極パターンとは、ビアホール２０により最短距離で電気的に接続しており、第三の層の下面３２のビアホール２０が形成されている位置の周辺には、段差部２４を設け、ビアホールランドが表面実装型電子装置の底面に露出することを防いでいる。
次に、本実施例において使用される３層の多層基板について、その製造工程を説明する。
【００２４】
図５は、本発明に係わる多層基板の第一の製造工程例を示す図である。図５は、第一の両面銅張積層板と第二の両面銅張積層板とを積層して３層基板を製造する製造工程について説明している。図５を説明すると、先ず、第一の両面銅張積層板を所定の形状に加工した後（ステップ１）、ビアホールを形成する位置に穿孔を設け（ステップ２）、電気メッキにより穿孔の内壁へ導体を付着させる（ステップ３）。次に、ステップ３において形成したビアホール内部にエポキシ等の樹脂を充填した後（ステップ４）、第一の層の下面にエッチング等の手段により所定のプリント配線パターンを形成する（ステップ５）。一方、第二の両面銅張積層板を所定の形状に加工した後（ステップ６）、第三の層の上面にエッチング等の手段により所定のプリント配線パターンを形成する（ステップ７）。次に、プリント配線パターンを形成した第一の両面銅張積層板と第二の両面銅張積層板とを、プリプレグ樹脂等を用いて第一の両面銅張積層板の第一の層の下面と第二の両面銅張積層板の第三の層の上面とが対向するように積層し（ステップ８）、３層基板は完成する。
【００２５】
図６は、本発明に係わる多層基板の第二の製造工程例を示す図である。図６は、完成した４層基板の第一の層と第三の層にあるプリント配線パターンとを接続するためのビアホールを形成し、それに伴い第三の層の下面に形成されるビアホールランドを削除する工程である。図６を説明すると、ビアホールを形成する位置に３層基板を貫通する穿孔を設け（ステップ９）、第一の層の上面と第三の層の下面と間において電気メッキにより穿孔の内壁へ導体を付着させる（ステップ１０）。次に、３層基板の第一の層の上面と第三の層の下面にエッチング等の手段により所定のプリント配線パターンを形成した後（ステップ１１）、第一の層の上面の所定の位置にレジスト材を塗布する（ステップ１２）。最後に、第三の層の下面にステップ１０において形成したビアホールランドをＮＣルータ、或いはレーザ等の手段により削り取り、本実施例における３層基板は完成する。
【００２６】
以上、本実施例においては、多層基板としてガラスエポキシ樹脂等の絶縁材料に銅等の導体材料が貼り付けられた銅張積層板を用いて説明したが、セラミック基板に導体材料を印刷後積層する構造の多層基板を使用しても良い。又、本実施例においては、多層基板の例として３層基板について説明したが、多層基板の底面に形成されるビアホールランドが電気的接続に不要であれば、３層以外の多層基板であっても本発明は適用可能である。
【００２７】
【発明の効果】
上述したように請求項１及び２記載の発明は、多層基板において、底面に設けた電気的接続に不要なビアホールランドを、ビアホール形成後に削り取るようにしたため、多層基板の底面には、外部接続端子のみを形成することが可能となった。そこで、表面実装型電子装置をメイン基板に搭載した時に外部接続端子が浮き上がり、外部接続端子とメイン基板とが接続不良を生ずるという問題が解決され、表面実装型電子装置をメイン基板に搭載する際に、信頼性の向上を図る上で大きな効果を発揮する。
【００２８】
又、表面実装型電子装置の底面には、外部接続端子以外に電極が存在しないため、表面実装型電子装置を搭載するメイン基板のプリント配線パターンの設計時に、表面実装型電子装置の底面を有効活用でき、設計の自由度が増すと共に、表面実装型電子装置をメイン基板に搭載した際の信頼性が向上し、表面実装型電子装置を使用する上で大きな効果を発揮する。
【図面の簡単な説明】
【図１】本発明に係る表面実装型電子装置の実施形態を示す外観図である。
【図２】本発明に係わる表面実装型電子装置の実施形態に使用される多層基板の構造を示す図である。
【図３】本発明に係わる表面実装型電子装置の実施形態に使用される多層基板の構造を示す図である。
【図４】本発明に係わる表面実装型電子装置の実施形態に使用される多層基板の断面図を示す図である。
【図５】本発明に係わる多層基板の第一の製造工程例を示す図である。
【図６】本発明に係わる多層基板の第二の製造工程例を示す図である。
【図７】従来の表面実装型電子装置の第一の外観構造例である。
【図８】従来の表面実装型電子装置の第二の外観構造例である。
【符号の説明】
１・・表面実装型電子装置、        ２・・基板、
３・・シールドキャップ、          ４・・絶縁性接着剤、
５・・突出部、                    ６・・ハンダ、
７・・外部接続端子、              ８・・アース電極パターン、
９・・接地用外部接続端子、      １０・・側面電極、
１１・・ビアホール、              １２・・表面実装型電子装置、
１３・・多層基板、                １４・・ビアホール、
１５・・側面電極、                １６・・接地用外部接続端子、
１７・・外部接続端子、            １８・・表面実装型電子装置、
１９・・多層基板、                ２０・・ビアホール、
２１・・側面電極、                ２２・・外部接続端子、
２３・・接地用外部接続端子、      ２４・・段差部、
２５・・第一の層の上面、          ２６・・上面プリント配線パターン、
２７・・アースパターン、      ２８・・第一の層の下面、
２９・・第二の層プリント配線パターン、
３０・・第三の層の上面、          ３１・・アース電極パターン、
３２・・第三の層の下面、          ３３・・第一の両面銅張積層板、
３４・・第二の両面銅張積層板、    ３５・・プリプレグ樹脂、
３６・・レジスト材
【図１】
2004281584.tif 000003
【図２】
2004281584.tif 000004
【図３】
2004281584.tif 000005
【図４】
2004281584.tif 000006
【図５】
2004281584.tif 000007
【図６】
2004281584.tif 000008
【図７】
2004281584.tif 000009
【図８】
2004281584.tif 000010