(57)【要約】【課題】プラグ上に形成された溝パターン内を配線材料で確実に埋め込むことが可能な半導体装置の製造方法を提供することを目的としている。【解決手段】基板１上の第１絶縁膜２に形成された接続孔２ａ内を埋め込む状態で第１絶縁膜２上にプラグ形成膜３，４を成膜し、第１絶縁膜２上からプラグ形成膜３，４を除去することにより接続孔２ａ内にプラグ４ａを形成する。プラグ４ａを覆う形状にパターニングされたバリアメタル層１０１を形成する。第１絶縁膜２上に第２絶縁膜５を成膜し、第２絶縁膜５にバリアメタル層１０１を介してプラグ４ａに達する溝パターン５ａを形成する。溝パターン５ａ内を埋め込む状態で第２絶縁膜５上に導電性膜を成膜し、第２絶縁膜５上から当該導電性膜を除去することにより、溝パターン５ａ内に導電性膜からなる埋め込み配線を形成する。【選択図】        図１
2004193298.tif 000002
【特許請求の範囲】
【請求項１】
基板上の第１絶縁膜に形成された接続孔内を埋め込む状態で当該第１絶縁膜上にプラグ形成膜を成膜し、当該第１絶縁膜上から当該プラグ形成膜を除去することにより前記接続孔内に当該プラグ形成膜からなるプラグを形成する第１工程と、
前記プラグを覆う形状にパターニングされたバリアメタル層を形成する第２工程と、
前記第１絶縁膜上に第２絶縁膜を成膜し、当該第２絶縁膜に前記バリアメタル層を介して前記プラグに達する溝パターンを形成する第３工程と、
前記溝パターン内を埋め込む状態で前記第２絶縁膜上に導電性膜を成膜し、当該第２絶縁膜上から当該導電性膜を除去することにより、前記溝パターン内に当該導電性膜からなる埋め込み配線を形成する第４工程とを行う
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記バリアメタル層は、前記プラグに残された前記プラグ形成膜のシームを覆う膜厚で形成される
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記導電性膜は、バリア層と、その上部の配線層とを有する
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記第１工程では、前記接続孔の高さよりも低い高さで前記プラグを形成し、
前記第２工程では、前記接続孔内を埋め込む状態で前記第１絶縁膜上にバリアメタル層を成膜した後、当該第１絶縁層上から当該バリアメタル層を除去することで前記プラグ上のみに当該バリアメタル層を残す
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記第２工程では、前記プラグの露出面上に選択的に前記バリアメタル層を成膜形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特には埋め込み配線構造を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化および高機能化に伴い、配線の微細化、配線ピッチの縮小化が進んでいる。配線幅の微細化、配線ピッチの縮小化は、配線および配線間スペースのアスペクト比を大きくする。この結果、レジストパターンをマスクに用いた配線のパターンエッチングが困難になり、配線形成のプロセスが複雑になると同時にプロセスの数の増大を招いている。そこで、層間絶縁膜に形成された溝パターン内を金属（Ａｌ、Ｃｕなど）の配線材料で埋め込み、ＣＭＰにより表面の配線材料を研磨する埋め込み配線形成技術（いわゆるダマシンプロセス、デュアルダマシンプロセス）が開発された。
【０００３】
以下、埋め込み配線技術を適用した一連の半導体装置の製造工程を、図７に基づいて説明する。先ず、図７（１）に示すように、素子が形成された基板１上を、例えば酸化シリコン膜や低誘電率膜もしくはそれらの積層膜からなる第１絶縁膜２で覆う。次に、この第１絶縁膜２に接続孔２ａを形成し、その内壁を覆うようにバリアメタル層３を形成する。バリアメタル層３は、例えば窒化チタン膜や、チタンと窒化チタンとの積層膜であったりする。
【０００４】
その後、図７（２）に示すように、接続孔２ａ内を埋め込む状態で、バリアメタル層３上にタングステン（Ｗ）膜４を成膜する。この際、接続孔２ａ内を充填できれば成膜方法は何でもよいが、一般的にはＣＶＤ法が用いられる。
【０００５】
次いで、図７（３）に示すように、第１絶縁膜２が露出するまでタングステン膜４およびバリアメタル層３をＣＭＰ法により研磨し、接続孔２ａ内にのみバリアメタル層３およびタングステン膜４を残してなるプラグ４ａを形成する。
【０００６】
以上の後、図７（４）に示すように、プラグ４ａ上を含む第１絶縁膜２上に、酸化シリコン膜や低誘電率膜もしくはそれらの積層膜で構成された第２絶縁膜５を成膜し、この上部に反射防止膜６を介してレジストパターン７を形成する。次いで、このレジストパターン７をマスクにして第２絶縁膜５をパターンエッチングし、埋め込み配線用の溝パターン５ａを形成する。溝パターン５ａ形成後には、レジストパターン７および、必要に応じて反射防止膜６を除去する。
【０００７】
次に、図７（５）に示すように、溝パターン５ａの内壁を覆う状態で、タンタル（Ｔａ）からなるバリアメタル層８を２０ｎｍ程度の膜厚で形成する。続いて、図７（６）に示すように、スパッタ法によって、めっきを行うためのシード層９（例えば銅膜）を成膜し、その後、めっき法によって溝パターン５ａ内を埋め込むように配線層１０（例えば銅めっき膜）を形成する。
【０００８】
しかる後、図７（７）に示すように、第２絶縁膜５が露出するまで配線層１０、シード層９、およびバリアメタル層８を研磨し、溝パターン５ａ内に埋め込み配線１０ａをパターン形成する。
【０００９】
以上のような手順において、バリアメタル層８を被着性良く形成するために、図７（５）を用いて説明した工程では、バリアメタル層８の形成前に、溝パターン５ａを含む面上に触媒層を形成し、溝パターン５ａ内以外の触媒層部分を除去して溝パターン５ａ内のみに触媒層を選択的に残す工程と、この残された触媒層上に無電解メッキによりバリアメタル層８を形成する方法も提案されている（例えば特許文献１参照）。
【００１０】
【特許文献１】
特開２００１−３２３３８１号公報（第４頁）
【００１１】
【発明が解決しようとする課題】
しかしながら、上述した製造方法では、次のような問題があった。
すなわち、図７（２）に示したように、第１絶縁膜２の接続孔２ａ内にプラグを形成する場合、接続孔２ａ内を埋め込むようにタングステン膜４を形成するが、この際、タングステン膜４には、接続孔２ａの中央付近に、成膜表面の会合部（すなわちシーム）Ａが形成される。そして、図７（３）に示したように、タングステン膜４をＣＭＰ研磨してプラグ４ａとした場合に、このプラグ４ａにシームＡが残ると、図７（４）を用いて説明したようにプラグ４ａ上の第２絶縁膜５に溝パターン５ａを形成する際のエッチングで、シームＡの開口が広がってしまう。
【００１２】
このため、次の図７（５）を用いて説明した工程では、バリアメタル層８によってプラグ４ａのシームＡを被覆する事が困難となる。ここで、バリアメタル層８によってシームＡを被覆しきれない状態で埋め込み配線１０ａの形成を行った場合には、埋め込配線１０ａを構成する配線材料（例えば銅）がシームＡ内に拡散してしまい、埋め込み配線１０ａのエレクトロマイグレーション等の信頼性を損なう問題が生じる。また、シームＡの拡大により、プラグ４ａの抵抗が上昇すると言った問題もある。
【００１３】
一方、これを防止するために、シームＡを被覆できる程度にバリアメタル層８の膜厚を厚くすると、溝パターン５ａの間口が狭くなるため配線材料の埋め込みが困難となる。実際には、バリアメタル層８は、オーバーハング形状で形成されることも、配線材料の埋め込み特性を劣化させる大きな要因となっている。またこの他にも、バリアメタル層の厚膜化によって埋め込み配線の配線抵抗が上昇するため、デバイスパフォーマンスが低下すると言った問題も生じる。
【００１４】
そして、上述したような問題は、プラグ４ａのアスペクト比の上昇によってシームＡが生じやすくなり、また埋め込み配線５ａのアスペクト比の上昇によって配線材料の埋め込みがさらに困難になることから、今後の半導体装置の高集積化を妨げる要因ともなっている。
【００１５】
そこで本発明は、プラグ上に形成された溝パターン内を配線材料で確実に埋め込むことが可能な半導体装置の製造方法を提供することを目的としている。
【００１６】
【課題を解決するための手段】
上述した目的を達成するための本発明は、次のような工程を順次行うことを特徴としている。先ず第１工程では、基板上の第１絶縁膜に形成された接続孔内を埋め込む状態で当該第１絶縁膜上にプラグ形成膜を成膜した後、第１絶縁膜上からプラグ形成膜を除去することにより接続孔内にプラグを形成する。次の第２工程では、プラグを覆う形状にパターニングされたバリアメタル層を形成する。その後第３工程では、第１絶縁膜上に第２絶縁膜を成膜し、当該第２絶縁膜にバリアメタル層を介してプラグに達する溝パターンを形成する。しかる後、第４工程では、溝パターン内を埋め込む状態で第２絶縁膜上に導電性膜を成膜し、次いで第２絶縁膜上から導電性膜を除去することにより、溝パターン内に導電性膜からなる埋め込み配線を形成する。
【００１７】
このような方法では、第２工程においてプラグ上をバリアメタル層で覆った後に、次の第３工程において、プラグを覆う第２絶縁膜に対して、バリアメタル層を介してプラグに達する溝パターンの形成が行われる。このため、プラグに対して溝パターン形成の影響が及ぼされることでプラグに残されているプラグ形成膜のシームが広げられる前に、バリアメタル層の形成が行われることになる。したがって、バリアメタル層の膜厚は、プラグ形成直後に当該プラグに残されたシームを覆う膜厚で有れば良く、その厚膜化が防止される。そして、溝パターンの形成においては、バリアメタル層によってプラグに直接的なダメージが加わることが防止されるため、プラグに残されているプラグ形成膜のシームが、溝パターン形成において広がることも防止できる。
【００１８】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法の実施形態を図面に基づいて詳細に説明する。尚、以下の各実施形態において、従来の技術において図７を用いて説明したと同様の構成要素には同一の符号を付して説明を行うこととする。
【００１９】
＜第１実施形態＞
ここでは本発明の第１実施形態の製造方法を、図１，図２の断面工程図に基づいて説明する。
【００２０】
先ず、図１（１）に示すように、素子（図示省略）が形成された基板１上の第１絶縁膜２に接続孔２ａを形成し、この内部にバリアメタル層３を介してタングステン膜４を形成した後、第１絶縁膜２上のバリアメタル層３およびタングステン膜４をＣＭＰ研磨によって除去することにより、接続孔２ａ内にタングステン膜４およびバリアメタル層３からなるプラグ４ａを埋め込み形成するまでを、従来の技術において図７（１）〜図７（３）を用いて説明したと同様に行う。このプラグ４ａを形成した時点では、プラグ４ａの表面に、従来の技術で説明したようにシームＡが現れる。
【００２１】
尚、プラグ４ａは、タングステン膜とその下層のバリアメタル層３からなるものに限定されることはなく、接続孔２ａを埋め込む状態で成膜した後に、ＣＭＰ研磨やエッチバックによって接続孔２ａ内のみに残して形成されるプラグ４ａであれば、同様に適用される。また、ここでは、バリアメタル層３およびタングステン膜４が、請求項に示すプラグ形成膜に相当する。
【００２２】
次に、図１（２）に示すように、プラグ４ａおよび第１絶縁膜２の上部に、バリアメタル層１０１を形成する。このバリアメタル層１０１は、以降の工程で形成される配線層の構成材料の拡散を防止できる導電性材料で構成されることとする。このため、例えば、配線層の構成材料が銅（Ｃｕ）を主材料とする場合には、バリアメタル層１０１は、タンタルもしくは窒化タンタル等の導電性を有するタンタル化合物、もしくはタンタルと導電性を有するタンタル化合物との積層構造からなることとする。また、このバリアメタル層１０１は、プラグ４ａに形成されたシームＡを被覆するように成膜されることとし、例えばタンタルを１０ｎｍの膜厚で成膜されることとする。
【００２３】
その後、図１（３）に示すように、バリアメタル層１０１上に反射防止膜１０２を介して形成したレジストパターン１０３をマスクにしたエッチングにより、プラグ４ａ上を覆う形状にバリアメタル層１０１をパターニングする。尚、このバリアメタル層１０１は、プラグ４ａのシームＡを被覆し、かつ次に形成される溝パターン間で短絡するこなくパターニングされていれば良い。そして、このようなバリアメタル層１０１のパターニング後には、レジストパターン１０３および、必要に応じて反射防止膜１０２を除去する。
【００２４】
次いで、図１（４）に示すように、バリアメタル層１０１を介してプラグ４ａ上を含む第１絶縁膜２上に、酸化シリコン膜や低誘電率膜もしくはそれらの積層膜で構成された第２絶縁膜５を成膜し、この上部に反射防止膜６を介してレジストパターン７を形成する。次いで、このレジストパターン７をマスクにして第２絶縁膜５をパターンエッチングし、埋め込み配線用の溝パターン５ａを形成する。この溝パターン５ａは、底面にバリアメタル層１０１を介してプラグ４ａを露出させる形状で形成されることとする。そして、このような溝パターン５ａの形成後には、レジストパターン７および、必要に応じて反射防止膜６を除去する。
【００２５】
以上の後、図２（５）〜図２（７）に示す工程は、従来の技術で図７（５）〜図７（７）を用いて説明したと同様に行う。
【００２６】
すなわち、図２（５）に示すように、溝パターン５ａの内壁を覆う状態で、第２絶縁膜５上にバリアメタル層８（請求項に示すバリア層）を成膜する。ただし、溝パターン５ａ底面のプラグ４ａのシームＡは、既にバリアメタル層１０１によって被覆され、プラグ４ａに対するバリア性が補償されている。このため、このバリアメタル層８は、溝パターン５ａの側壁および溝パターン５ａの底面の第１絶縁膜２に対してのバリア性を保証する程度に薄い膜厚で充分であり、例えばタンタルを５ｎｍの膜厚で成膜する。また、溝パターン５ａの底面の全面がバリアメタル層１０１で覆われている場合には、バリアメタル層８は、溝パターン５ａの側壁に対してのみバリア性を保証する程度の膜厚で良い。
【００２７】
次に、図２（６）に示すように、バリアメタル層８上に、スパッタ法によって、めっきを行うためのシード層９（例えば銅膜）を成膜し、その後めっき法によって溝パターン５ａ内を埋め込むように配線層１０（例えば銅めっき膜）を形成する。ここでは、バリアメタル層８，シード層９および配線層１０が、埋め込み配線を形成するための導電性膜となる。
【００２８】
以上の後、図２（７）に示すように、第２絶縁膜５が露出するまで配線層１０、シード層９、およびバリアメタル層８をＣＭＰ研磨によって除去し、溝パターン５ａ内にのみこれらの配線層１０、シード層９、およびバリアメタル層８を残して埋め込み配線１０ａをパターン形成する。
【００２９】
以上説明したような第１実施形態の製造方法によれば、図１（２）および図１（３）を用いて説明したように、予めプラグ４ａ上をバリアメタル層１０１で覆った後に、図１（４）を用いて説明したように溝パターン５ａの形成が行われる。このため、プラグ４ａに対して溝パターン５ａの形成の影響が及ぼされることでプラグ４ａのシームＡが広げられる前に、バリアメタル層１０１でシームＡが被覆されることになる。したがって、バリアメタル層１０１の膜厚は、プラグ５ａ形成直後の開口径のシームＡを覆う膜厚で有れば良く、その厚膜化を防止することができる。
【００３０】
下記表１には、図１（１）で示したプラグ４ａ形成直後▲１▼と、従来の技術の図７（４）で示した溝パターン形成後▲２▼とで、シームＡの開口径と、これらのシームＡを被覆するために必要なバリアメタル層の膜厚とを示した。尚、シームＡの開口径は、最大開口径であることとする。また、バリアメタル層の膜厚は、フィールド上（絶縁膜上）で測定された膜厚であることとし、プラグ４ａ形成直後▲１▼においては図１（２）に示すバリアメタル層１０１の膜厚であり、溝パターン形成後▲２▼においては図７（５）に示すバリアメタル層８の膜厚である。
【００３１】
【表１】
2004193298.tif 000003
【００３２】
この表１に示すように、本第１実施形態のように、プラグ４ａ形成後に、バリアメタル層１０１を形成することで、シームＡを被覆するためのバリアメタル層１０１の必要膜厚が、従来のバリアメタル層８のみの膜厚と比較して半減されていることがわかる。
【００３３】
また、本第１実施形態では、図２（５）用いて説明したように、溝パターン５ａ内を埋め込むように導電性膜を形成する際に、バリアメタル層８を形成する場合、溝パターン５ａ底面のプラグ４ａのシームＡは、既にバリアメタル層１０１によって被覆され、プラグ４ａに対するバリア性が補償されている。このため、このバリアメタル層８は、溝パターン５ａの側壁および溝パターン５ａの底面の第１絶縁膜２に対してのバリア性を保証する程度に薄い膜厚（例えば５ｎｍ）で充分となる。したがって、溝パターン５ａの側壁を覆うバリアメタル層８を薄膜化することが可能になり、次の図２（６）を用いて説明した配線層１０を成膜形成する際の、溝パターン５ａの開口幅を広く保つことができる。これにより、配線層１０による溝パターン５ａの埋め込み特性を確保することが可能になる。また、溝パターン５ａの底面にバリアメタル層１０１が設けられるものの、溝パターン５ａの内壁を覆うバリアメタル層８の薄膜化により、バリアメタル層１０１およびバリアメタル層８の合計膜厚が薄膜化され、バリアメタル層１０１，８による埋め込み配線抵抗の低下が防止される。
【００３４】
そして、図１（４）を用いて説明した溝パターン５ａの形成においては、バリアメタル層１０１によってプラグ４ａに直接的なダメージが加わることが防止されるため、プラグ４ａに残されているシームＡが、溝パターン形成において広がることも防止できる。この結果、プラグ４ａの導電性の維持向上も可能になる。
【００３５】
以上の結果、半導体装置の信頼性の向上およびさらなる高集積化の達成を図ることが可能になる。また、高い信頼性を有した配線構造を実現でき、高パフォーマンスなＣＭＯＳデバイスが実現でき、コンピュータ、ゲーム機並びにモバイル商品の性能を著しく向上させることが可能になる。
【００３６】
＜第２実施形態＞
次に、本発明の第２実施形態の製造方法を、図３，図４の断面工程図に基づいて説明する。
【００３７】
先ず、図３（１）に示す工程では、第１実施形態で図１（１）を用いて説明したと同様にして、プラグ４ａの形成までを行う。ただし、第１絶縁膜２上のバリアメタル層３およびタングステン膜４をＣＭＰ研磨によって除去することにより、接続孔２ａ内にのみこれらを残してプラグ４ａを埋め込み形成する際には、第１絶縁膜２が露出した後にもＣＭＰ研磨を続けることで接続孔２ａ内のタングステン膜４を故意にディッシングさせる。これによって、プラグ４ａ上面を第１絶縁膜２の上面よりも低くし、接続孔２ａの高さよりも低い高さのプラグ４ａを形成し、プラグ４ａの上部に窪み２０１を形成する。この窪み２０１の深さｄについては、以降の工程で窪み２０１内にパターン形成されるバリアメタル層の膜厚と同程度に設定されることとし、ここでは一例としてｄ＝１０ｎｍ程度に設定されることとする。
【００３８】
次に、図３（２）に示すように、窪み２０１を埋め込む状態で、第１絶縁膜２上にバリアメタル層１０１を形成する。このバリアメタル層１０１は、第１実施形態と同様のものが用いられ、例えばタンタルを膜厚１０ｎｍ以上で成膜することで、窪み２０１内を確実に埋め込む。
【００３９】
以上の後、図３（３）に示すように、第１絶縁膜２が露出するまでバリアメタル層１０１をＣＭＰ法により研磨除去し、窪み２０１内のみに（つまりプラグ４ａ上のみに）バリアメタル層１０１を残すようにバリアメタル層１０１をパターニングする。これにより、窪み２０１内のプラグ４ａ上を、窪み２０１の深さｄ＝１０ｎｍと同程度の膜厚のタンタルからなるバリアメタル層１０１によって被覆する。尚、ここでは、窪み２０１内のみに残されたバリアメタル層１０１が、プラグ４ａに形成されたシームＡを被覆できる程度の膜厚でパターニングされることが重要である。このため、この膜厚に合わせて窪み２０１の深さｄが設定されることとする。
【００４０】
以上のようにしてバリアメタル層１０１をパターニングした後、図３（４）および図４（５）〜図４（７）に示す工程を、第１実施形態で図１（４）および図２（５）〜図２（７）を用いて説明したと同様に行う。
【００４１】
すなわち、図３（４）に示すように、バリアメタル層１０１を介したプラグ４ａ上を含む第１絶縁膜２上に第２絶縁膜５を成膜し、反射防止膜６を介して形成したレジストパターン７をマスクにして第２絶縁膜５をパターンエッチングすることで埋め込み配線用の溝パターン５ａを形成する。
【００４２】
次いで、図４（５）に示すように、溝パターン５ａの内壁を覆う状態で、第２絶縁膜５上に薄膜化させたバリアメタル層８（請求項に示すバリア層）を成膜する。その後、図４（６）に示すように、バリアメタル層８上に、シード層９および配線層１０をこの順に形成し、さらに図４（７）に示すように、第２絶縁膜５が露出するまで配線層１０、シード層９、およびバリアメタル層８をＣＭＰ研磨によって除去し、溝パターン５ａ内にのみこれらの配線層１０、シード層９、およびバリアメタル層８を残して埋め込み配線１０ａをパターン形成する。
【００４３】
以上説明したような第２実施形態の製造方法によれば、図３（２）および図３（３）を用いて説明したように、予めプラグ４ａ上をバリアメタル層１０１で覆った後に、図３（４）を用いて説明したように溝パターン５ａの形成が行われる。このため、第１実施形態の製造方法と同様の効果を得ることが可能である。さらに、本第２実施形態の製造方法では、図３（３）を用いて説明したように、バリアメタル層１０１をパターニングする場合に、プラグ４ａ上の窪み２０１内のみにバリアメタル層１０１を残すようにバリアメタル層１０１をＣＭＰ研磨している。このため、第１実施形態と比較して、バリアメタル層１０１をパターニングするためのマスク工程を１回少なくすることが可能であり、製造工程の簡略化を図ることができる。
【００４４】
＜第３実施形態＞
次に、本発明の第３実施形態の製造方法を、図５，図６の断面工程図に基づいて説明する。
【００４５】
先ず、図５（１）に示すように、第１実施形態で図１（１）を用いて説明したと同様にして、プラグ４ａの形成までを行う。
【００４６】
次いで、図５（２）に示すように、置換めっき法により、プラグ４ａの露出表面に選択的に触媒金属膜３０１を形成する。この触媒金属膜３０１は、プラグ４ａを構成する材料（例えばタングステン）よりイオン化傾向が小さく、触媒作用を有する金属、例えばパラジウム、金、白金等からなることとする。
【００４７】
次に、図５（３）に示すように、無電解めっき法により、触媒金属膜３０１ヲ介してプラグ４ａ上に選択的にバリアメタル層１０１’をパターン形成する。このバリアメタル層１０１’は、触媒金属膜３０１上に選択的に成長し、かつ以降の工程で形成される配線層の構成材料の拡散を防止できる材料で構成されることとする。このため、例えば、配線層の構成材料が銅（Ｃｕ）であり、触媒金属膜３０１が上述した材料かなる場合には、バリアメタル層１０１’は、コバルトタングステン燐やニッケルタングステン燐等からなることとする。また、このバリアメタル層１０１’が、プラグ４ａのシームＡを被覆できる膜厚（例えば１０ｎｍ）で形成されることは、第１実施形態および第２実施形態と同様である。
【００４８】
以上のようにしてバリアメタル層１０１’をパターン形成した後、図５（４）および図６（５）〜図６（７）に示す工程を、第１実施形態で図１（４）および図２（５）〜図２（７）を用いて説明したと同様に行い、第２絶縁膜５、溝パターン５ａ、薄膜化させたバリアメタル層８（請求項に示すバリア層）、シード層９および配線層１０をこの順に形成し、さらに埋め込み配線１０ａをパターン形成する。
【００４９】
以上説明したような第３実施形態の製造方法によれば、図５（２）および図５（３）を用いて説明したように、予めプラグ４ａ上をバリアメタル層１０１’で覆った後に、図５（４）を用いて説明したように溝パターン５ａの形成が行われる。このため、第１実施形態および第２実施形態の製造方法と同様の効果を得ることが可能である。さらに、本第３実施形態の製造方法では、図５（２）を用いて説明したように、プラグ４ａの露出表面に選択的に触媒金属膜３０１をパターン成膜しておき、さらに図５（３）を用いて説明したようにこの触媒金属膜３０１の表面に選択的にバリアメタル層１０１’をパターン成膜している。このため、第１実施形態と比較して、バリアメタル層１０１’をパターニングするためのマスク工程を１回少なくすることが可能であり、さらに第２実施形態と比較してもＣＭＰ研磨の工程を１回少なくすることが可能であるため、製造工程のさらなる簡便化を図ることができる。
【００５０】
【発明の効果】
以上説明したように本発明の半導体装置の製造方法によれば、プラグ上をバリアメタル層で覆った後に、プラグを覆う第２絶縁膜の形成とこの第２絶縁膜に対する溝パターンの形成を行う構成としたことで、溝パターンを形成する工程で当該プラグに残されているシームが広げられる前に、当該プラグを覆うようにバリアメタル層をパターン形成することができる。したがって、バリアメタル層の膜厚を、プラグ形成直後に当該プラグに残されたシームを被覆可能な膜厚に抑えることが可能になり、溝パターンの開口幅が維持されてこの内部に対する導電性膜の埋め込み特性を確保することができ、溝パターン内に形成される埋め込み配線の導電性を維持できる。また、溝パターンの形成においては、バリアメタル層によってプラグに直接的なダメージが加わることが防止されるため、プラグに残されているプラグ形成膜のシームが溝パターン形成において広がることも防止でき、プラグの導電性を確保することも可能になる。以上の結果、半導体装置の信頼性の向上、およびさらなる高集積化の達成が可能になる。
【図面の簡単な説明】
【図１】第１実施形態の製造方法を示す製造工程図（その１）である。
【図２】第１実施形態の製造方法を示す製造工程図（その２）である。
【図３】第２実施形態の製造方法を示す製造工程図（その１）である。
【図４】第２実施形態の製造方法を示す製造工程図（その２）である。
【図５】第３実施形態の製造方法を示す製造工程図（その１）である。
【図６】第３実施形態の製造方法を示す製造工程図（その２）である。
【図７】従来の技術を示す製造工程図である。
【符号の説明】
１…基板、２…第１絶縁膜、２ａ…接続孔、４…プラグ形成膜、４ａ…プラグ、５…第２絶縁膜、５ａ…溝パターン、１０ａ…埋め込み配線、８…バリア層（導電性膜）、９…シード層（導電性膜）、１０…配線層（導電性膜）、１０１，１０１’…バリアメタル層、３０１…触媒金属膜、Ａ…シーム
【図１】
2004193298.tif 000004
【図２】
2004193298.tif 000005
【図３】
2004193298.tif 000006
【図４】
2004193298.tif 000007
【図５】
2004193298.tif 000008
【図６】
2004193298.tif 000009
【図７】
2004193298.tif 000010