(57)【要約】【課題】ＩＧＢＴ素子等を含んで構成される半導体装置に用いられる、過電流検出回路の温度依存性を低減する。【解決手段】ベースとコレクタとを接続させたＰＮＰトランジスタ１０７のベース−エミッタ間電圧Ｖｆは、ダイオード特性を示し、負の温度係数で線形的に温度依存するため、接点Ｄの電位Ｖｄを制御抵抗１０１と制御抵抗１０２とで抵抗分割した接点Ｂの電位Ｖｂは、正の温度係数で線形的に温度依存する。従って、正の温度係数で線形的に温度依存するセンス抵抗１０３の抵抗値Ｒ３に合わせて制御抵抗１０１の抵抗値Ｒ１と制御抵抗１０２の抵抗値Ｒ２とを調整することにより、Ｒ３の温度変化を相殺することができる。【選択図】　　　　図１
2004045305.tif 000002
【特許請求の範囲】
【請求項１】
センス電流端子を有する半導体素子を含んで構成される半導体装置に内蔵される過電流検出回路であって、
前記センス電流端子からの第１の電流の経路に介挿されて第１の電位を発生させる第１の抵抗素子と、
基準電圧によって生じる第２の電流の経路に介挿されて第２の電位を発生させる第２の抵抗素子と、
前記第２の電流の経路に前記第２の抵抗素子と直列に介挿されて電圧降下が負の係数で温度変化する半導体素子と、
前記第１の電位と前記第２の電位とを受け、前記第１の電位と前記第２の電位との比較結果に応じてエラー信号を出力する比較手段と
を備える過電流検出回路。
【請求項２】
請求項１に記載の過電流検出回路であって、
前記第２の抵抗素子が、直列に接続された第３の抵抗素子と第４の抵抗素子とを有し、前記第３の抵抗素子と前記第４の抵抗素子との接点において前記第２の電位が発生される過電流検出回路。
【請求項３】
請求項１乃至請求項２のいずれかに記載の過電流検出回路であって、
前記半導体素子が、直列に接続された複数の半導体素子を有する過電流検出回路。
【請求項４】
請求項３に記載の過電流検出回路であって、
前記複数の半導体素子が、互いに導電型の異なる二種類の半導体素子を含む過電流検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＧＢＴ等の素子を含んで構成される主として電力用の半導体装置における過電流検出回路に関し、特に、過電流検出回路の温度依存性を低減する技術に関する。
【０００２】
【従来の技術】
電力用途に用いられるＩＧＢＴ等の半導体素子は、過電流が流れた場合に特性が劣化あるいは破壊されてしまうので、それを避けるために、過電流検出回路を備える必要がある。一般的な過電流検出回路は、ＩＧＢＴのセンス電流端子から、ＩＧＢＴを流れる主電流に応じたセンス電流を導出し、その導出したセンス電流が過電流であるかどうかを検出することにより、ＩＧＢＴに過電流が流れているかどうかを検出している。
【０００３】
図７は、センス電流を用いた、従来の過電流検出回路の回路図である。
【０００４】
制御抵抗２０１の一端と制御抵抗２０２の一端とは接点Ｂにおいて接続される。制御抵抗２０１の他端は基準電圧Ｖｒｅｇに接続される。
【０００５】
制御抵抗２０２の他端とセンス抵抗２０３の一端とは接点Ｃにおいて接続されて、接点Ｃは接地される。センス抵抗２０３の他端は接点Ａにおいてセンス電流入力端子２０５に接続される。また、コンパレータ２０４の一方の入力部には接点Ａが、他方の入力部には接点Ｂが、それぞれ接続される。コンパレータ２０４の出力部には、エラー信号出力端子２０６が接続される。
【０００６】
次に、この過電流検出回路の動作を説明する。センス電流入力端子２０５からセンス電流が流入してセンス抵抗２０３を流れると、センス抵抗２０３の両端に電位差が発生して、接点Ａの電位Ｖａとなる。
【０００７】
接点Ｂの電位Ｖｂは、基準電圧Ｖｒｅｇを制御抵抗２０１と制御抵抗２０２とで抵抗分割したものであり、制御抵抗２０１の抵抗値Ｒ１１と制御抵抗２０２の抵抗値Ｒ１２とを変えることにより所定の電位に設定でき、Ｖｂ＝Ｖｒｅｇ×［Ｒ１２／（Ｒ１１＋Ｒ１２）］の関係を満たす。
【０００８】
コンパレータ２０４は、接点Ａの電位Ｖａが接点Ｂの電位Ｖｂがよりも高い場合に、エラー信号出力端子２０６にエラー信号を出力する。従って、所定の電圧よりもセンス抵抗２０３の両端の電位差が大きい場合、即ち、センス電流が所定の電流値よりも大きい場合に、エラー信号を発生させることができる。
【０００９】
図８は、半導体装置において一般的に用いられる半導体基板上に形成された、抵抗素子における抵抗値Ｒの、温度Ｔに対する変化を示したグラフであり、正の温度係数で一次関数的に温度依存することを示している。従って、この過電流検出回路が、ＩＧＢＴ素子を含んで構成される電力用半導体装置に内蔵されていると、電力用半導体装置の温度変化が大きい場合には、検出される電流値が変化して検出精度が低くなってしまうという問題があった。
【００１０】
図９は、図７の過電流検出回路において、温度変化による抵抗値の変化を避けるために、センス抵抗２０３を、ＩＧＢＴ素子を含んで構成される電力用半導体装置の外部に配置したものである。
【００１１】
また、図１０の過電流検出回路は、温度依存性が小さい制御抵抗２０９を、ＩＧＢＴ素子を含んで構成される電力用半導体装置の外部に配置することにより、この制御抵抗２０９と、ＰＮＰトランジスタ２０７，２０８よりなるカレントミラー回路とで、温度依存性が小さい、基準となる定電流回路を作成したものである。この過電流検出回路回路では、基準となる電流が制御抵抗２０２に流れることにより発生する接点Ｂの電位Ｖｂを、センス電流により発生する接点Ａの電位Ｖａと比較することにより、過電流検出を行っている。
【００１２】
【発明が解決しようとする課題】
従来の過電流検出回路は、以上のように構成されていた。従って、図７のように、センス抵抗２０３を、ＩＧＢＴ素子を含んで構成される電力用半導体装置に内蔵させた場合には、温度変化により、検出される電流値が変化して検出精度が低くなってしまうという問題があった。
【００１３】
また、図９や図１０のように、センス抵抗２０３や制御抵抗２０９を、ＩＧＢＴ素子を含んで構成される電力用半導体装置の外部に配置した場合には、部品コストや製造コストが増加してしまうという問題があった。
【００１４】
本発明は、以上の問題点を解決するためになされたものであり、ＩＧＢＴ素子等を含んで構成される半導体装置において、部品コストや製造コストを増加させることなく、過電流検出回路の温度依存性を低減する技術を提供することを目的とする。
【００１５】
【課題を解決するための手段】
請求項１に記載の発明に係る過電流検出回路は、センス電流端子を有する半導体素子を含んで構成される半導体装置に内蔵される過電流検出回路であって、前記センス電流端子からの第１の電流の経路に介挿されて第１の電位を発生させる第１の抵抗素子と、基準電圧によって生じる第２の電流の経路に介挿されて第２の電位を発生させる第２の抵抗素子と、前記第２の電流の経路に前記第２の抵抗素子と直列に介挿されて電圧降下が負の係数で温度変化する半導体素子と、前記第１の電位と前記第２の電位とを受け、前記第１の電位と前記第２の電位との比較結果に応じてエラー信号を出力する比較手段とを備える。
【００１６】
請求項２に記載の発明に係る過電流検出回路は、請求項１に記載の過電流検出回路であって、前記第２の抵抗素子が、直列に接続された第３の抵抗素子と第４の抵抗素子とを有し、前記第３の抵抗素子と前記第４の抵抗素子との接点において前記第２の電位が発生される。
【００１７】
請求項３に記載の発明に係る過電流検出回路は、請求項１乃至請求項２のいずれかに記載の過電流検出回路であって、前記半導体素子が、直列に接続された複数の半導体素子を有する。
【００１８】
請求項４に記載の発明に係る過電流検出回路は、請求項３に記載の過電流検出回路であって、前記複数の半導体素子が、互いに導電型の異なる二種類の半導体素子を含む。
【００１９】
【発明の実施の形態】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る過電流検出回路を示す回路図である。この過電流検出回路は、センス電流端子を有するＩＧＢＴ素子等を含んで構成される半導体装置に内蔵される。
【００２０】
制御抵抗の１０１の一端と制御抵抗１０２の一端とは接点Ｂにおいて接続される。制御抵抗１０１の他端は、ベースとコレクタとを接続させたＰＮＰトランジスタ１０７のコレクタに接点Ｄにおいて接続され、ＰＮＰトランジスタ１０７のエミッタは基準電圧Ｖｒｅｇに接続される。
【００２１】
ＰＮＰトランジスタ１０７のベース−エミッタ間電圧Ｖｆは、ダイオード特性を示し、負の温度係数で一次関数的に温度依存する。図２は、Ｖｆの、温度Ｔに対する変化を示したグラフである。
【００２２】
図１に戻ると、制御抵抗１０２の他端とセンス抵抗１０３の一端とは接点Ｃにおいて接続されて、接点Ｃは接地される。センス抵抗１０３の他端は接点Ａにおいてセンス電流入力端子１０５に接続される。センス電流入力端子１０５は、ＩＧＢＴのセンス電流端子に接続される。また、コンパレータ１０４の一方の入力部には接点Ａが、他方の入力部には接点Ｂが、それぞれ接続される。コンパレータ１０４の出力部には、エラー信号出力端子１０６が接続される。
【００２３】
次に、この過電流検出回路の動作を説明する。センス電流入力端子１０５から、ＩＧＢＴを流れる主電流に応じたセンス電流が流入してセンス抵抗１０３を流れると、センス抵抗１０３の両端に電位差が発生して、接点Ａの電位Ｖａとなる。
【００２４】
また、ＰＮＰトランジスタ１０７での電圧降下は、前述のベース−エミッタ間電圧Ｖｆに等しい。従って、接点Ｄの電位Ｖｄは、Ｖｄ＝Ｖｒｅｇ−Ｖｆの関係を満たし、正の温度係数で温度依存する。
【００２５】
接点Ｂの電位Ｖｂは、Ｖｄを制御抵抗１０１と制御抵抗１０２とで抵抗分割したものであり、制御抵抗１０１の抵抗値Ｒ１と制御抵抗１０２の抵抗値Ｒ２とを変えることにより所定の電位に設定でき、ｋ＝Ｒ２／（Ｒ１＋Ｒ２）とすると、０≦ｋ≦１であり、Ｖｂ＝Ｖｄ×ｋである。従って、Ｖｄと同様に、Ｖｂも正の温度係数で温度依存し、Ｖｂの温度変化分ΔＶｂは、Ｖｆの温度変化分ΔＶｆを用いて、ΔＶｂ＝（−ΔＶｆ）×ｋと表される。
【００２６】
コンパレータ１０４は、接点Ａの電位Ｖａが接点Ｂの電位Ｖｂよりも高い場合に、エラー信号出力端子１０６にエラー信号を出力する。従って、所定の電圧よりもセンス抵抗１０３の両端の電位差が大きい場合、即ち、センス電流が所定の電流値よりも大きい場合に、エラー信号を発生させることができる。
【００２７】
接点Ａの電位Ｖａの温度変化分ΔＶａは、センス抵抗１０３の抵抗値Ｒ３の温度変化分ΔＲ３と、センス電流値Ｉを用いて、ΔＶａ＝ΔＲ３×Ｉで表される。センス抵抗１０３は正の温度係数で温度依存するため、接点Ａの電位Ｖａも正の温度係数で温度依存する。ここで、ΔＲ３とΔＶｆとに合わせてｋを設定、即ち、Ｒ１とＲ２を設定することで、コンパレータ１０４で検出すべき所定のセンス電流値Ｉに対し、ΔＶａ＝ΔＶｂとすることができる。即ち、検出されるセンス電流値の温度変化を打ち消すことができる。
【００２８】
Ｖｆは、ダイオード特性を示すため、電流値の変化に対する電圧値の変化が小さく（例えば電流値が２倍になっても電圧値は２０ｍＶ程度しか変動しない）、安定した電圧値を得ることができる。また、Ｖｆの温度特性は、プロセス変動の要因が比較的少ないため安定している。さらに、ベースとコレクタとを接続させたＰＮＰトランジスタ１０７は、バイポーラ半導体内に容易に形成できる。
【００２９】
従って、既存のプロセス技術を用いて、安定した過電流検出回路を製造することができる。
【００３０】
＜実施の形態２＞
実施の形態１の過電流検出回路は、１個のＰＮＰトランジスタ１０７を備えるものである。ｋは１よりも大きい値を取り得ないため、ΔＲ３×Ｉ＞−ΔＶｆの場合には、ΔＶａ＝ΔＶｂとすることができず、従って検出されるセンス電流値の温度変化を完全に打ち消すことができない場合がある。
【００３１】
図３は、本発明の実施の形態２に係る過電流検出回路を示す回路図である。この過電流検出回路は、センス電流端子を有するＩＧＢＴ素子等を含んで構成される半導体装置に内蔵される。
【００３２】
制御抵抗の１０１の一端と制御抵抗１０２の一端とは接点Ｂにおいて接続される。制御抵抗１０１の他端は、ベースとコレクタとを接続させたＰＮＰトランジスタ１０７を直列にｎ個接続したＰＮＰトランジスタ群１０８のコレクタに接点Ｄにおいて接続され、ＰＮＰトランジスタ群１０８のエミッタは基準電圧Ｖｒｅｇに接続される。図３は、ｎ＝２の場合を示している。
【００３３】
個々のＰＮＰトランジスタ１０７のベース−エミッタ間電圧Ｖｆは、ダイオード特性を示し、負の温度係数で一次関数的に温度依存する。図２は、個々のＶｆの、温度Ｔに対する変化を示したグラフである。
【００３４】
図３に戻ると、制御抵抗１０２の他端とセンス抵抗１０３の一端とは接点Ｃにおいて接続されて、接点Ｃは接地される。センス抵抗１０３の他端は接点Ａにおいてセンス電流入力端子１０５に接続される。センス電流入力端子１０５は、ＩＧＢＴのセンス電流端子に接続される。また、コンパレータ１０４の一方の入力部には接点Ａが、他方の入力部には接点Ｂが、それぞれ接続される。コンパレータ１０４の出力部には、エラー信号出力端子１０６が接続される。
【００３５】
次に、この過電流検出回路の動作を説明する。センス電流入力端子１０５からＩＧＢＴを流れる主電流に応じたセンス電流が流入してセンス抵抗１０３を流れると、センス抵抗１０３の両端に電位差が発生して、接点Ａの電位Ｖａとなる。
【００３６】
また、個々のＰＮＰトランジスタ１０７での電圧降下は、前述のベース−エミッタ間電圧Ｖｆに等しい。従って、ＰＮＰトランジスタ群１０８の接点Ｄの電位Ｖｄは、Ｖｄ＝Ｖｒｅｇ−（Ｖｆ×ｎ）の関係を満たし、正の温度係数で温度依存する。
【００３７】
接点Ｂの電位Ｖｂは、Ｖｄを制御抵抗１０１と制御抵抗１０２とで抵抗分割したものであり、制御抵抗１０１の抵抗値Ｒ１と制御抵抗１０２の抵抗値Ｒ２とを変えることにより所定の電位に設定でき、ｋ＝Ｒ２／（Ｒ１＋Ｒ２）とすると、０≦ｋ≦１であり、Ｖｂ＝Ｖｄ×ｋである。従って、Ｖｄと同様に、Ｖｂも正の温度係数で温度依存し、Ｖｂの温度変化分ΔＶｂは、Ｖｆの温度変化分ΔＶｆを用いて、ΔＶｂ＝−ΔＶｆ×ｎ×ｋと表される。
【００３８】
コンパレータ１０４は、接点Ａの電位Ｖａが接点Ｂの電位Ｖｂよりも高い場合に、エラー信号出力端子１０６にエラー信号を出力する。従って、所定の電圧よりもセンス抵抗１０３の両端の電位差が大きい場合、即ち、センス電流が所定の電流値よりも大きい場合に、エラー信号を発生させることができる。
【００３９】
接点Ａの電位Ｖａの温度変化分ΔＶａは、センス抵抗１０３の抵抗値Ｒ３の温度変化分ΔＲ３と、センス電流値Ｉを用いて、ΔＶａ＝ΔＲ３×Ｉで表される。センス抵抗１０３は正の温度係数で温度依存するため、接点Ａの電位Ｖａも正の温度係数で温度依存する。ここで、ΔＲ３とΔＶｆ×ｎとに合わせてｋを設定、即ち、Ｒ１とＲ２を設定することで、コンパレータ１０４で検出すべき所定のセンス電流値Ｉに対し、ΔＶａ＝ΔＶｂとすることができる。即ち、検出されるセンス電流値の温度変化を打ち消すことができる。
【００４０】
本実施の形態では、ＰＮＰトランジスタ群１０８が有する、直列に接続されたＰＮＰトランジスタ１０７の数ｎを増やすことにより、ΔＶｂを大きくすることができるので、ΔＲ３×Ｉ＞−ΔＶｆの場合にも、ΔＶａ＝ΔＶｂとすることができ、従って検出されるセンス電流値の温度変化を完全に打ち消すことができる。
【００４１】
＜実施の形態３＞
実施の形態１の過電流検出回路は、１個のＰＮＰトランジスタ１０７を備えるものであったが、ＰＮＰトランジスタの代わりに、ＮＰＮトランジスタを備えてもよい。
【００４２】
図４は、図１の過電流検出回路において、ＰＮＰトランジスタ１０７の代わりに、ＮＰＮトランジスタ１０９を備えたものである。図１と同様の機能を有する要素については同一符号を付しており、実施の形態１と同様の動作を行う。従って、ここでの詳細な説明は省略する。
【００４３】
＜実施の形態４＞
実施の形態２の過電流検出回路は、ＰＮＰトランジスタ１０７を直列にｎ個接続したＰＮＰトランジスタ群１０８を備えるものであったが、ＰＮＰトランジスタ群１０８の代わりに、ＮＰＮトランジスタを直列にｎ個接続したＮＰＮトランジスタ群を備えてもよい。
【００４４】
図５は、図３の過電流検出回路において、ＰＮＰトランジスタ１０７を直列にｎ個接続したＰＮＰトランジスタ群１０８の代わりに、ＮＰＮトランジスタ１０９を直列にｎ個接続したＮＰＮトランジスタ群１１０を備えたものである。図３と同様の機能を有する要素については同一符号を付しており、実施の形態２と同様の動作を行う。従って、ここでの詳細な説明は省略する。
【００４５】
＜実施の形態５＞
実施の形態２の過電流検出回路は、ＰＮＰトランジスタ１０７を直列にｎ個接続したＰＮＰトランジスタ群１０８を備えるものであったが、ＰＮＰトランジスタ群１０８の代わりに、ＰＮＰトランジスタとＮＰＮトランジスタとを直列にｎ個接続したトランジスタ群を備えてもよい。
【００４６】
図６は、図３の過電流検出回路において、ＰＮＰトランジスタ１０７を直列にｎ個接続したＰＮＰトランジスタ群１０８の代わりに、ＰＮＰトランジスタ１０７とＮＰＮトランジスタ１０９とを直列にｎ個接続したトランジスタ群１１１を備えたものである。ここでは、ｎ＝２の場合を示している。図３と同様の機能を有する要素については同一符号を付しており、実施の形態２と同様の動作を行う。従って、ここでの詳細な説明は省略する。
【００４７】
同一種類のトランジスタは、同一のプロセスにより製造される。従って、同一種類の複数個のトランジスタを接続すると、プロセス上に原因により個々のトランジスタの特性にずれがあった場合には、そのずれが累積されて大きくなってしまう可能性が大きい。本実施の形態では、異なる種類の複数個のトランジスタを接続しているため、個々のトランジスタの特性のずれが累積されて大きくなってしまうことを防ぐことができ、従って、過電流検出精度を高めることができる。
【００４８】
【発明の効果】
以上、説明したように、請求項１に記載の発明に係る過電流検出回路は、センス電流端子を有する半導体素子を含んで構成される半導体装置に内蔵される過電流検出回路であって、前記センス電流端子からの第１の電流の経路に介挿されて第１の電位を発生させる第１の抵抗素子と、基準電圧によって生じる第２の電流の経路に介挿されて第２の電位を発生させる第２の抵抗素子と、前記第２の電流の経路に前記第２の抵抗素子と直列に介挿されて電圧降下が負の係数で温度変化する半導体素子と、前記第１の電位と前記第２の電位とを受け、前記第１の電位と前記第２の電位との比較結果に応じてエラー信号を出力する比較手段とを備えるので、前記第１の電位の温度変化を前記半導体素子の温度変化で相殺させることにより、ＩＧＢＴ素子等を含んで構成される半導体装置に内蔵されている過電流検出回路の温度依存性を低減できる。また、電流値の変化に対しても検出精度が安定している。さらに、既存のプロセス技術を用いて製造可能である。
【００４９】
また、請求項２に記載の発明に係る過電流検出回路は、請求項１に記載の過電流検出回路であって、前記第２の抵抗素子が、直列に接続された第３の抵抗素子と第４の抵抗素子とを有し、前記第３の抵抗素子と前記第４の抵抗素子との接点において前記第２の電位が発生されるので、前記第１の電位の温度変化の大きさと、前記半導体素子による電圧降下の温度変化の大きさとが異なる場合にも、前記第３の抵抗素子と前記第４の抵抗素子との抵抗値の比を調整することにより、前記第１の電位の温度変化を前記半導体素子の電圧降下の温度変化で相殺させることができる。
【００５０】
また、請求項３に記載の発明に係る過電流検出回路は、請求項１乃至請求項２のいずれかに記載の過電流検出回路であって、前記半導体素子が、直列に接続された複数の半導体素子を有するので、前記第１の電位の温度変化の大きさが、前記半導体素子による電圧降下の温度変化の大きさよりも大きい場合にも、前記複数の半導体素子の個数を増やすことにより、前記第１の電位の温度変化を前記半導体素子の電圧降下の温度変化で相殺させることができる。
【００５１】
また、請求項４に記載の発明に係る過電流検出回路は、請求項３に記載の過電流検出回路であって、前記複数の半導体素子が、互いに導電型の異なる二種類の半導体素子を含むので、個々の半導体素子の特性のずれが累積されて大きくなってしまうことを防ぐことができ、従って、過電流検出精度を高めることができる。
【図面の簡単な説明】
【図１】実施の形態１に係る過電流検出回路を示す回路図である。
【図２】実施の形態１〜５に係るトランジスタのベース−エミッタ間電圧の温度特性を示す図である。
【図３】実施の形態２に係る過電流検出回路を示す回路図である。
【図４】実施の形態３に係る過電流検出回路を示す回路図である。
【図５】実施の形態４に係る過電流検出回路を示す回路図である。
【図６】実施の形態５に係る過電流検出回路を示す回路図である。
【図７】従来の過電流検出回路を示す回路図である。
【図８】従来の抵抗素子の抵抗値の温度特性を示す図である。
【図９】従来の過電流検出回路を示す回路図である。
【図１０】従来の過電流検出回路を示す回路図である。
【符号の説明】
１０１，１０２，２０１，２０２，２０９　制御抵抗、１０３，２０３　センス抵抗、１０４，２０４　コンパレータ、１０５，２０５　センス電流入力端子、１０６，２０６　エラー信号出力端子　１０７，２０７，２０８　ＰＮＰトランジスタ、１０９　ＮＰＮトランジスタ、１０８　ＰＮＰトランジスタ群、１１０　ＮＰＮトランジスタ群、１１１　トランジスタ群。
【図１】
2004045305.tif 000003
【図２】
2004045305.tif 000004
【図３】
2004045305.tif 000005
【図４】
2004045305.tif 000006
【図５】
2004045305.tif 000007
【図６】
2004045305.tif 000008
【図７】
2004045305.tif 000009
【図８】
2004045305.tif 000010
【図９】
2004045305.tif 000011
【図１０】
2004045305.tif 000012