(57)【要約】【課題】カラーフィルタを備えないアクティブマトリックス型液晶表示素子の画素の液晶層厚を充分に小さくし、応答速度を速くする。【解決手段】液晶層２７を挟んで対向する一対の基板１，２のうち、前基板２の内面に、後基板１に設けられた複数の画素電極３とＴＦＴとゲート配線１３及びデータ配線を避けて、予め定めた高さに形成された複数のスペーサ２１を設け、前記前基板２の内面の枠状のシール材によるシール部で囲まれた領域に液晶層厚調整膜２２を設けてその上に前記対向電極２０を形成し、画素の液晶層厚ｄ１を、前記スペーサ２１を後基板１の内面に当接させることにより規定した。【選択図】    図３
2004264606.tif 000002
【特許請求の範囲】
【請求項１】
枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、これらの薄膜トランジスタにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線が設けられ、他方の基板の内面に、前記シール部で囲まれた領域に少なくとも前記複数の画素電極に対応させて設けられた液晶層厚調整膜と、この液晶層厚調整膜上に形成されて前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極とが設けられ、前記一対の基板のいずれか一方の内面に、予め定めた高さに形成された複数のスペーサが前記複数の薄膜トランジスタとゲート配線及びデータ配線を避けて配置され、これらのスペーサが前記液晶層厚調整膜を介して前記一対の基板の他方の内面に当接されて前記画素の液晶層厚が予め定めた値に形成されていることを特徴とする液晶表示素子。
【請求項２】
複数のスペーサは、複数の画素電極の一部にそれぞれ対応させて設けられていることを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
他方の基板の内面に、複数の画素以外の領域及び前記画素内のスペーサが設けられた部分に対応する遮光膜が設けられ、この遮光膜を覆って液晶層厚調整膜が形成されていることを特徴とする請求項２に記載の液晶表示素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）をアクティブ素子とするアクティブマトリックス型の液晶表示素子に関する。
【０００２】
【従来の技術】
ＴＦＴをアクティブ素子とするアクティブマトリックス型の液晶表示素子は、枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、これらのＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線を設け、他方の基板の内面に、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極を設けた構成となっている。
【０００３】
このアクティブマトリックス型液晶表示素子では、ＴＦＴとゲート配線及びデータ配線が設けられた一方の基板に他方の基板の外方に張出す端子配列部を形成し、その端子配列部に前記ゲート配線及びデータ配線の端子部と対向電極用端子とを設けるとともに、この一方の基板の内面に前記シール部に対応させて、前記対向電極用端子に接続されたクロス電極を設け、他方の基板の内面に設けられた対向電極と前記クロス電極とを、前記シール部内において、樹脂粒子を金属膜で被覆したクロス材を介して電気的に接続している。
【０００４】
この種の液晶表示素子には、一方の基板の内面に設けられた複数のデータ配線の表面を陽極酸化させてそのＴＦＴ上の部分に前記ＴＦＴよりも表面高さが高いスペーサを形成し、これらのスペーサを他方の基板の内面に当接させて画素の液晶層厚を規定したもの（特許文献１参照）と、前記一方の基板の内面に設けられた複数のＴＦＴの上にそれぞれ柱状スペーサを設け、これらのスペーサを他方の基板の内面に当接させて画素の液晶層厚を規定したもの（特許文献２参照）とがある。
【０００５】
【特許文献１】
特開平７―２７０８２６号公報
【０００６】
【特許文献２】
特開平８―２３４２１２号公報
【０００７】
【発明が解決しようとする課題】
ところで、液晶表示素子の画素の液晶層厚は、従来、４μｍ〜５μｍに設定されていたが、フィールドシーケンシャル液晶表示装置に用いる液晶表示素子は、画素の液晶層厚を例えば１．５μｍ程度に小さくして応答速度を速くすることが望まれている。
【０００８】
前記フィールドシーケンシャル液晶表示装置には、カラーフィルタを備えないアクティブマトリックス型液晶表示素子が利用されている。
【０００９】
しかし、アクティブマトリックス型液晶表示素子は、上述したように、ＴＦＴとゲート配線及びデータ配線が設けられた一方の基板に対向電極用端子とクロス電極を設け、他方の基板の内面に設けられた対向電極を、枠状のシール材によるシール部内においてクロス材を介して前記クロス電極に電気的に接続しているため、前記シール部の基板間ギャップが、前記クロス材の粒径により制約される。
【００１０】
すなわち、この液晶表示素子の画素部の基板間ギャップは、一方の内面に設けられた画素電極と他方の基板の内面に設けられた対向電極との間の間隔であるが、前記シール部のクロス電極に対応する部分の基板間ギャップは、クロス材の粒径より小さくすることができず、現在の量産できる程度に入手可能なクロス材の最小粒径は数μｍであるため、前記画素部の基板間ギャップは数μｍ以上になる。
【００１１】
そのため、従来のカラーフィルタを備えないアクティブマトリックス型液晶表示素子は、画素の液晶層厚を充分に小さくして応答速度を速くすることが難しい。
【００１２】
この発明は、カラーフィルタを備えないアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる液晶表示素子を提供することを目的としたものである。
【００１３】
【課題を解決するための手段】
この発明の液晶表示素子は、枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、これらのＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線が設けられ、他方の基板の内面に、前記シール部で囲まれた領域に少なくとも前記複数の画素電極に対応させて設けられた液晶層厚調整膜と、この液晶層厚調整膜上に形成されて前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極とが設けられ、前記一対の基板のいずれか一方の内面に、予め定めた高さに形成された複数のスペーサが前記複数のＴＦＴとゲート配線及びデータ配線を避けて配置され、これらのスペーサが前記液晶層厚調整膜を介して前記一対の基板の他方の内面に当接されて前記画素の液晶層厚が予め定めた値に形成されていることを特徴とする。
【００１４】
この液晶表示素子は、一対の基板の一方の内面のシール部で囲まれた領域に、複数の画素電極とＴＦＴとゲート配線及びデータ配線を設け、他方の基板の内面に、前記シール部で囲まれた領域に少なくとも前記複数の画素電極に対応させて設けられた液晶層厚調整膜と、この液晶層厚調整膜上に形成された対向電極とを設け、前記一対の基板のいずれか一方の内面に、予め定めた高さに形成された複数のスペーサを複数のＴＦＴとゲート配線及びデータ配線を避けて配置し、これらのスペーサを前記液晶層厚調整膜を介して前記一対の基板の他方の内面に当接させることにより前記画素の液晶層厚を予め定めた値に形成しているため、前記対向電極の複数の画素及びスペーサに対応する部分を、この対向電極の前記シール部に対応する部分よりも高くし、前記複数のスペーサを対向する基板の内面に当接させて規定される画素部の基板間ギャップ、つまり画素の液晶層厚を、前記一方の基板に設けられたクロス電極と前記対向電極とを接続するクロス材の粒径により制約される前記シール部の基板間ギャップよりも小さくすることができる。
【００１５】
したがって、この液晶表示素子によれば、カラーフィルタを備えないアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【００１６】
このように、この発明の液晶表示素子は、枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、複数の画素電極とＴＦＴとゲート配線及びデータ配線とを設け、他方の基板の内面に、前記シール部で囲まれた領域に少なくとも前記複数の画素電極に対応させて設けられた液晶層厚調整膜と、この液晶層厚調整膜上に形成されて前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極とを設け、前記一対の基板のいずれか一方の内面に、予め定めた高さに形成された複数のスペーサを前記複数の薄膜トランジスタとゲート配線及びデータ配線を避けて配置し、これらのスペーサを前記液晶層厚調整膜を介して前記一対の基板の他方の内面に当接させて前記画素の液晶層厚を予め定めた値に形成することにより、カラーフィルタを備えないアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができるようにしたものである。
【００１７】
この発明の液晶表示素子において、前記複数のスペーサは、前記複数の画素電極の一部にそれぞれ対応させて設けるのが好ましい。
【００１８】
さらに、この液晶表示素子においては、前記他方の基板の内面に、前記複数の画素以外の領域及び前記画素内のスペーサが設けられた部分に対応する遮光膜を設け、この遮光膜を覆って前記液晶層厚調整膜を形成するのが好ましい。
【００１９】
【発明の実施の形態】
図１〜図５はこの発明の一実施例を示しており、図１は液晶表示素子の一部分の平面図、図２は前記液晶表示素子のＴＦＴ部の拡大断面図、図３は前記液晶表示素子のスペーサ部の拡大断面図、図４は前記液晶表示素子のシール部のゲート配線が交差する部分の拡大断面図、図５は前記液晶表示素子のシール部のクロス電極に対応する部分の拡大断面図である。
【００２０】
この液晶表示素子は、フィールドシーケンシャル液晶表示装置に用いられるものであり、カラーフィルタは備えていない。
【００２１】
この液晶表示素子は、ＴＦＴをアクティブ素子とするアクティブマトリックス型液晶表示素子であり、基本的には、枠状のシール材２５を介して接合され、前記シール材２５によるシール部で囲まれた領域に設けられた液晶層２７を挟んで対向する一対の透明なガラス基板１，２の互いに向き合う内面のうち、一方の基板、例えば表示の観察側とは反対側である後側の基板（以下、後基板と言う）１の内面の前記シール部で囲まれた領域に、行方向及び列方向にマトリックス状に配列する複数の透明な画素電極３と、前記複数の画素電極３にそれぞれ接続された複数のＴＦＴ４と、これらのＴＦＴ４にゲート信号及びデータ信号を供給する複数のゲート配線１３及びデータ配線１４が設けられ、他方の基板、つまり表示の観察側である前側の基板（以下、前基板と言う）２の内面に、前記複数の画素電極３とそれぞれ対向する領域により複数の画素を形成する一枚膜状の透明な対向電極２０が設けられた構成となっている。
【００２２】
前記後基板１の内面に設けられた複数のＴＦＴ４は、図１及び図２に示したように、後基板１の基板面に形成されたゲート電極５と、このゲート電極５を覆って基板面の略全域に形成された透明なゲート絶縁膜６と、前記ゲート絶縁膜６の上にゲート電極５と対向させて形成されたｉ型半導体膜７と、このｉ型半導体膜７のチャンネル領域の上に形成されたブロッキング絶縁膜８と、前記ｉ型半導体膜７の両側部の上にｎ型半導体膜９を介して形成されたソース電極１０及びドレイン電極１１と、前記ｉ型半導体膜７及びソース，ドレイン電極１０，１１を覆うオーバーコート絶縁膜１２とにより構成されている。
【００２３】
なお、図２では前記ＴＦＴ４のソース電極１０とドレイン電極１１を単層膜のように示しているが、このソース電極１０とドレイン電極１１は、ｎ型半導体膜９とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜とからなっており、前記ゲート絶縁膜６とブロッキング絶縁膜８とオーバーコート絶縁膜１２はＳｉＮ（窒化シリコン）からなっている。
【００２４】
また、前記複数の画素電極３は、ＩＴＯ等の透明導電膜からなっており、前記ゲート絶縁膜６の上に形成され、その一端側の縁部においてその画素電極３に対応するＴＦＴ４のソース電極１０に接続されている。
【００２５】
また、前記複数のゲート配線１３は、後基板１の基板面に、各画素電極行の一側にそれぞれ沿わせて形成されており、前記ＴＦＴ４のゲート電極５は、前記ゲート配線１３に一体に形成されている。
【００２６】
なお、この実施例では、図１に示したように、ゲート配線１３の各画素電極３に対応する部分をＴＦＴ４のゲート電極５とするとともに、前記ｉ型半導体膜７とｎ型半導体膜９およびソース，ドレイン電極１０，１１をゲート配線１３の長さ方向に沿わせて横長に形成することにより、チャンネル幅の大きいＴＦＴ４を形成している。
【００２７】
前記ゲート電極５及びゲート配線１３は、基板面との段差を小さくするために、低抵抗のアルミニウム系合金膜により極く薄い膜厚に形成されており、その表面は、ゲート配線１３の端子部１３ａ（図４参照）を除いて陽極酸化処理されている。
【００２８】
一方、前記複数のデータ配線１４は、前記ゲート絶縁膜６の上に、各画素電極列の一側にそれぞれ沿わせて形成されており、各列のＴＦＴ４のドレイン電極１１にそれぞれつながっている。
【００２９】
このデータ配線１４は、前記ＴＦＴ４のソース，ドレイン電極１０，１１と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により、前記ドレイン電極１１と一体に形成されている。
【００３０】
なお、前記ＴＦＴ４のソース，ドレイン電極１０，１１と前記データ配線１４は、その電気抵抗をできるだけ小さくするために、ゲート配線１３よりも充分に厚い膜厚に形成されている。
【００３１】
また、前記ＴＦＴ４のｉ型半導体膜７とｎ型半導体膜９は、図１に示したように、ＴＦＴ部分からデータ配線１４のドレイン電極１１とのつながり部にわたって形成されている。
【００３２】
さらに、前記後基板１の内面には、前記ゲート絶縁膜６を介して各行の画素電極３の縁部にそれぞれ対向し、画素電極３との間に補償容量を形成する複数の補償容量電極１５が設けられている。
【００３３】
この補償容量電極１５は、前記ゲート配線１３と平行に形成されて各行の画素電極３のＴＦＴ接続側とは反対側の端縁部に対向する配線部と、この配線部からその一側に延長されて前記画素電極３の両側縁部に対向する延長部とからなっており、補償容量は、各画素電極３のＴＦＴ接続側とは反対側の端縁部及び両側縁部に沿わせて形成されている。
【００３４】
また、前記複数の補償容量電極１５の一端（配線部の一端）はそれぞれ、前記複数の画素がマトリックス状に配列している表示エリアと枠状のシール材２５によるシール部との間の領域に延長されており、その延長端において、前記ゲート絶縁膜６の上にデータ配線１４と平行に設けられた図示しない１本の容量接続配線に共通接続されている。
【００３５】
なお、前記補償容量電極１５は、後基板１の基板面に、ＴＦＴ４のゲート電極５及びゲート配線１３と同じ金属膜（アルミニウム系合金膜）により形成されており、この補償容量電極１５の表面も、前記容量接続配線に接続される延長端を除いて陽極酸化処理されている。
【００３６】
また、前記容量接続配線は、データ配線１４と同じ金属膜により形成されており、ゲート絶縁膜６に穿設されたコンタクト孔において複数の補償容量電極１５の延長端に接続されている。
【００３７】
さらに、前記ＴＦＴ４のオーバーコート絶縁膜１２は、複数の画素電極３にそれぞれ対応する部分を除いて、後基板１の略全域に形成されており、データ配線１４及び容量接続配線と、各画素電極３のＴＦＴ接続部及び補償容量形成部は、前記オーバーコート絶縁膜１２により覆われている。
【００３８】
また、前記後基板１の行方向の一端と列方向の一側にはそれぞれ前基板２の外方に張出す端子配列部が形成されており、前記複数のゲート配線１３の一端は図４に示したように行方向の端子配列部１ａに導出され、その導出端に、図示しないゲート側駆動回路に接続される端子部１３ａが形成されている。
【００３９】
一方、前記複数のデータ配線１４と容量接続配線の一端は、図示しない列方向の端子配列部に導出されており、前記複数のデータ配線１４の導出端には、図示しないデータ側駆動回路に接続される端子部が形成され、前記容量接続配線の導出端には、前記データ側駆動回路の基準電位に接続される端子部が形成されている。
【００４０】
また、この実施例では、後基板１のシール部の内面レベルを前記シール部の全周にわたって均一にするため、複数のゲート配線１３とデータ配線１４及び容量接続配線のシール部と交差する部分をそれぞれ同じ積層構造にするとともに、この後基板１の端子配列部の無い縁部の内面にも、前記シール部に対応させて同じ積層構造の複数の疑似配線部を、ゲート配線１３及びデータ配線１４のピッチと同程度のピッチで設けている。
【００４１】
前記複数のゲート配線１３のシール部と交差する部分は、図４に示したように、ゲート絶縁膜６のゲート配線１３上の部分に、データ配線１４と同じ金属膜からなる疑似配線１４ａを形成した構造とされており、複数のデータ配線１４及び容量接続配線の前記シール部と交差する部分は、図示しないが、基板面のデータ配線１４及び容量接続配線下の部分に、前記ゲート配線１３と同じ金属膜からなる疑似配線を形成した構造とされている。
【００４２】
また、後基板１の端子配列部の無い縁部の内面に前記シール部に対応させて設けられた疑似配線部は、図示しないが、基板面に前記ゲート配線１３と同じ金属膜からなる下層疑似配線を形成し、ゲート絶縁膜６の前記下層疑似配線上の部分に、前記データ配線１４と同じ金属膜からなる上層疑似配線を形成した構造とされている。
【００４３】
すなわち、前記複数のゲート配線１３とデータ配線１４及び容量接続配線の前記シール部と交差する部分と、端子配列部の無い縁部の内面に設けられた疑似配線部は、いずれも、ゲート配線１３またはそれと同じ膜厚の疑似配線と、ゲート絶縁膜６と、データ配線１４またはそれと同じ膜厚の疑似配線と、オーバーコート絶縁膜１２とを積層した構造とされている。
【００４４】
なお、前記ゲート配線１３のシール部と交差する部分の疑似配線１４ａは、図４のように、ゲート配線１３の端子配列部１ａに導出された部分まで延長されており、前記ゲート絶縁膜６に前記ゲート配線１３の導出部を露出させる開口を設けることにより、前記ゲート配線１３の導出部の上に直接積層されている。
【００４５】
また、前記データ配線１４及び容量接続配線のシール部と交差する部分の疑似配線は、データ配線１４及び容量接続配線の端子配列部に導出された部分まで延長されており、前記ゲート絶縁膜６に前記疑似配線の延長部を露出させる開口を設けることにより、前記データ配線１４及び容量接続配線の導出部の下に直接積層されている。
【００４６】
そして、前記ゲート配線１３の前記疑似配線１４ａが積層された端子部１３ａと、前記データ配線１４及び容量接続配線の前記疑似配線が積層された端子部はそれぞれ、前記オーバーコート絶縁膜１２に開口を設けることにより露出されている。
【００４７】
さらに、前記後基板１の内面には、図５に示したように、前記行方向の端子配列部１ａと列方向の端子配列部のいずれかまたは両方に対向電極用端子１６が設けられるとともに、前記シール部の１つまたは複数のコーナー部分に対応させて、前記対向電極用端子１６にリード配線１８を介して接続されたクロス電極１７が設けられている。
【００４８】
この対向電極用端子１６とクロス電極１７及びリード配線１８は、前記ゲート配線１３と同じ下層金属膜１３ｂと、前記データ配線１４と同じ上層金属膜１４ｂとの積層膜からなっている。
【００４９】
なお、前記下層金属膜１３ｂと上層金属膜１４ｂは、下層金属膜１３ｂの上のゲート絶縁膜６を除去することにより直接積層されており、前記対向電極用端子１６とクロス電極１７は、オーバーコート絶縁膜１２に開口を設けることにより露出されている。
【００５０】
また、前記後基板１の内面には、前記シール部よりも内側の領域の略全域に、前記複数の画素電極３及びオーバーコート絶縁膜１２を覆って配向膜１９が設けられている。
【００５１】
一方、前記前基板２の内面に設けられた対向電極２０は、ＩＴＯ等の透明導電膜からなっており、その外周縁が前記シール部の外周よりも僅かに内側に位置する外形に形成されるとともに、その１つまたは複数のコーナー部に、後基板１に設けられたクロス電極１７と対向するクロス電極接続部が形成されている。
【００５２】
そして、この前基板２の内面の表示エリア（複数の画素がマトリックス状に配列している領域）には、図１及び図３に示したように、前記対向電極２０の上に、後基板１に設けられた複数のＴＦＴ４とゲート配線１３及びデータ配線１４と補償容量電極１５を避けて、予め定めた高さに形成された複数の柱状スペーサ２１が設けられている。
【００５３】
これらのスペーサ２１は、前記対向電極２０の上に感光性樹脂を塗布し、その樹脂膜を複数の柱状にパターニングすることにより形成されており、後基板１に設けられた複数の画素電極３の一部、例えば１つの角部にそれぞれ対応させて設けられている。
【００５４】
また、この前基板２の内面には、前記シール部で囲まれた領域の略全域にわたって透明な液晶層厚調整膜２２が設けられており、この液晶層厚調整膜２２の上に前記対向電極２０が形成されている。
【００５５】
なお、前記液晶層厚調整膜２２は、アクリル系樹脂等の透明度の高い感光性樹脂を塗布し、その樹脂膜を前記シール部で囲まれた領域の略全域に対応する形状にパターニングすることにより形成されている。
【００５６】
さらに、この前基板２の内面には、複数の画素以外の領域及び前記画素内のスペーサ２１が設けられた部分に対応する遮光膜２３が設けられており、この遮光膜２３を覆って前記液晶層厚調整膜２２が形成されている。
【００５７】
なお、図２〜図４では遮光膜２３を単層膜のように示しているが、この遮光膜２３は、前基板２の基板面に形成された酸化クロム膜と、その上に形成されたクロム膜とからなっている。
【００５８】
前記遮光膜２３は、その外周縁が対向電極２０の外周縁と略一致する外形に形成されており、その外周部のうち、前記対向電極２０のクロス電極接続部に対応する部分は図５に示したように除去されている。すなわち、前記対向電極２０のクロス電極接続部は、前基板２の基板面に直接接している。
【００５９】
また、この前基板２の内面には、前記シール部よりも内側の領域の略全域に、対向電極２０と複数のスペーサ２１を覆って配向膜２４が設けられている。
【００６０】
そして、前記後基板１と前基板２は、そのいずれかの内面に熱硬化性樹脂からなる枠状のシール材２５を印刷して両基板１，２を重ね合わせ、加圧により前基板２の内面に設けられた複数のスペーサ２１を後基板１の内面に当接させて複数の画素部の基板間ギャップ、つまり画素の液晶層厚ｄ１を調整した後に、前記シール材２５を硬化させることにより接合されており、前記後基板１の内面に設けられたクロス電極１７と前基板２の内面に設けられた対向電極２０のクロス電極接続部は、図５に示したように、前記シール材２５の前記クロス電極１７に対応する部分に予め混入されたクロス材２６を介して電気的に接続されている。
【００６１】
なお、図５では前記クロス材２６を一体物のように示しているが、このクロス材２６は、球状の樹脂粒子を導電性金属膜で被覆した粒体であり、前記クロス電極１７と対向電極２０のクロス電極接続部との間に僅かに圧縮されて挟持され、前記クロス電極１７と対向電極２０とを導通性良く接続する。
【００６２】
また、液晶層２７は、前記シール材２５を介して接合された両基板１，２間のシール部で囲まれた領域に、前記シール材２５を部分的に欠落させて形成しておいた液晶注入口から真空注入法により液晶を充填することにより形成されており、前記液晶注入口は、液晶の充填後に封止されている。
【００６３】
なお、この液晶表示素子は、例えばＴＮ（ツイステッドネマティック）型のものであり、前記液晶層２７の液晶分子は、後基板１及び前基板２の近傍における配向方向を前記配向膜１９，２４により規定され両基板１，２間において実質的に９０度のツイスト角でツイスト配向している。
【００６４】
この液晶表示素子は、一対の基板１，２のうち、後基板２の内面の枠状シール材２５によるシール部で囲まれた領域に、複数の画素電極３とＴＦＴ４とゲート配線１３及びデータ配線１４を設け、前基板２の内面に、前記シール部で囲まれた領域に設けられた液晶層厚調整膜２２と、この液晶層厚調整膜２２上に形成された対向電極２０とを設け、前記後基板１の内面に、予め定めた高さに形成された複数のスペーサ２１を複数のＴＦＴ４とゲート配線１３及びデータ配線１４を避けて配置し、これらのスペーサ２１を前記液晶層厚調整膜２２を介して前基板２の内面に当接させることにより前記画素の液晶層厚ｄ１を予め定めた値に形成しているため、前記対向電極２０の複数の画素及びスペーサ２１に対応する部分を、この対向電極２０の前記シール部に対応する部分よりも高く（後基板１に近く）し、前記複数のスペーサ２１を対向する後基板１の内面に当接させて規定される画素の液晶層厚（画素部の基板間ギャップ）ｄ１を、前記クロス電極１７と対向電極２０とを接続するクロス材２６の粒径により制約されるシール部の基板間ギャップよりも小さくすることができる。
【００６５】
この実施例では、前基板２の内面に、複数の画素以外の領域及び前記画素内のスペーサ２１が設けられた部分に対応する遮光膜２３を設け、前記遮光膜２３と液晶層厚調整膜２２と対向電極２０との積層膜の上にスペーサ２１を設けているため、このスペーサ２１を後基板１の内面に設けられたゲート絶縁膜６と画素電極３との積層膜からなるスペーサ当接部に配向膜１９，２４を介して当接させたときの両基板１，２の基板面間の間隔ｄ０は、ゲート絶縁膜６と画素電極３と遮光膜２３と液晶層厚調整膜２２と対向電極２０及び配向膜１９，２４の膜厚と前記スペーサ２１の高さとの合計値になる。
【００６６】
そして、前記遮光膜２３は画素部には無いため、画素の液晶層厚ｄ１、つまり画素部の基板間ギャップは、前記両基板１，２の基板面間の間隔ｄ０から、ゲート絶縁膜６と画素電極３と液晶層厚調整膜２２と対向電極２０及び配向膜１９，２４の膜厚の合計値を差し引いた値になる。
【００６７】
それに対して、前記シール部の基板間ギャップは、ゲート配線１３及びデータ配線１４と容量接続配線の交差部と、クロス電極１７に対応する部分と、配線及びクロス電極１７の無い部分とで異なる。
【００６８】
すなわち、前記シール部のゲート配線１３及びデータ配線１４と容量接続配線が交差している部分の基板間ギャップｄ２（図４参照）は、前記両基板１，２の基板面間の間隔ｄ０から、ゲート配線１３またはそれと同じ金属膜からなる疑似配線と、ゲート絶縁膜６と、データ配線１４またはそれと同じ金属膜からなる疑似配線１４ａと、オーバーコート絶縁膜１２と、遮光膜２３及び対向電極２０の膜厚の合計値を差し引いた値である。
【００６９】
また、前記シール部のクロス電極１７に対応する部分の基板間ギャップｄ３（図５参照）は、前記両基板１，２の基板面間の間隔ｄ０から、前記クロス電極１７を形成する２層の金属膜（ゲート配線１３及びデータ配線１４と同じ金属膜）１３ｂ，１４ｂと対向電極２０の膜厚の合計値を差し引いた値である。
【００７０】
さらに、前記シール部の配線及びクロス電極１７の無い部分の基板間ギャップは、前記両基板１，２の基板面間の間隔ｄ０から、ゲート絶縁膜６とオーバーコート絶縁膜１２と遮光膜２３及び対向電極２０の膜厚の合計値を差し引いた値である。
【００７１】
前記ゲート絶縁膜６の膜厚は０．２５μｍ、画素電極３の膜厚は０．０５μｍであり、ゲート配線１３の膜厚は０．２３μｍ、データ配線１４の膜厚は０．４２５μｍ、オーバーコート絶縁膜１２の膜厚は０．２μｍである。また、対向電極２０の膜厚は０．１４μｍ、遮光膜２３の膜厚は０．１７μｍであり、配向膜１９，２４の膜厚はそれぞれ０．０５μｍである。
【００７２】
そして、この実施例では、前記液晶層厚調整膜２２を３μｍの膜厚に形成するとともに、前記スペーサ２１を１，３３μｍの高さに形成し、画素の液晶層厚ｄ１を１．５μｍにしている。
【００７３】
なお、上述したように、前記液晶層厚調整膜２２とスペーサ２１はそれぞれ、感光性樹脂を塗布し、その樹脂膜をパターニングすることにより形成するが、３μｍの膜厚の液晶層厚調整膜２２を形成する際の感光性樹脂の塗布厚と、１，３３μｍの高さのスペーサ２１を形成する際の感光性樹脂の塗布厚は、いずれも容易にコントロールできる範囲内の厚さであるため、前記液晶層厚調整膜２２を複数の画素電極３に対応する部分の全域にわたって均一な膜厚に形成するとともに、複数のスペーサ２１を均一な高さに形成することができる。
【００７４】
この実施例のように前記液晶層厚調整膜２２の膜厚を３μｍ、前記スペーサ２１の高さを１，３３μｍとし、画素の液晶層厚ｄ１を１．５μｍにしたときの両基板１，２の基板面間の間隔ｄ０は５．０４μｍであり、したがって、前記シール部のクロス電極１７に対応する部分の基板間ギャップｄ３は、４．２４５μｍである。
【００７５】
そのため、前記クロス電極１７と対向電極２０とを接続するクロス材２６は、前記シール部のクロス電極１７に対応する部分の基板間ギャップｄ３（４．２４５μｍ）に、前記クロス電極１７と対向電極２０との間に挟持されることによる０．０５〜０．２５μｍ程度の圧縮変形量を加えた約４．３〜４．５μｍの粒径のものでよく、この程度の粒径のクロス材は、現在の技術で簡単に製造することができる。
【００７６】
したがって、この液晶表示素子によれば、カラーフィルタを備えないアクティブマトリックス型のものでありながら、前記クロス電極１７と対向電極２０とを簡単に製造できるクロス材２６を用いて接続し、しかも画素の液晶層厚ｄ１を例えば１，５μｍに充分に小さくして応答速度を速くすることができる。
【００７７】
また、この液晶表示素子の画素の液晶層厚ｄ１を１．５μｍにしたとき、つまり両基板１，２の基板面間の間隔ｄ０を５．０４μｍにしたときの前記シール部の他の部分の基板間ギャップは、ゲート配線１３及びデータ配線１４と容量接続配線が交差している部分ではｄ２＝３．６２５μｍ、配線及びクロス電極１７の無い部分（ゲート絶縁膜６とオーバーコート絶縁膜１２だけの積層膜と対向電極２０とが対向している部分）では４．２８μｍである。
【００７８】
このように、この液晶表示素子は、前基板２の内面のシール部で囲まれた領域に膜厚が３μｍと厚い液晶層厚調整膜２２を設けているため、画素の液晶層厚ｄ１よりもシール部の基板間ギャップがはるかに大きく、したがって、前記シール部のクロス電極１７に対応する部分と、ゲート配線１３及びデータ配線１４と容量接続配線が交差している部分と、配線及びクロス電極１７の無い部分との基板間ギャップ比が、４．２４５：３．６２５：４．２８と小さい。
【００７９】
すなわち、前記液晶層厚調整膜２２が無く、画素の液晶層厚とシール部の基板間ギャップとの差が小さい場合は、画素の液晶層厚を小さくするほど、つまりシール部の基板間ギャップが小さくなるほど、前記シール部における基板面間の間隔ｄ０に対する配線や絶縁膜の膜厚の割合が大きくなり、前記シール部の各部分の基板間ギャップ比が大きくなるが、前記シール部の基板間ギャップが大きければ、前記シール部における基板面間の間隔ｄ０に対する配線や絶縁膜の膜厚の割合が小さくなり、前記シール部の各部分の基板間ギャップ比が小さくなる。
【００８０】
そして、後基板１と前基板２とを枠状のシール材２５を介して接合する際の前記シール材２５の潰れ量は、前記シール部の基板間ギャップが小さい部分ほど大きいが、前記液晶表示素子は、シール部の各部分の基板間ギャップ比が小さいため、これらの部分でのシール材２５の潰れ量の差が小さく、したがって、前記シール材２５の潰れ広がりをシール部の全周にわたって略均一にし、良好なシール形状を得ることができる。
【００８１】
また、上記実施例では、複数のスペーサ２１を、後基板１の内面に設けられた複数の画素電極３の一部にそれぞれ対応させて設けているため、前記複数の画素電極３の一部を利用して、前記スペーサ２１により画素の液晶層厚ｄ１を規定することができる。
【００８２】
さらに、上記実施例では、前基板２の内面に、複数の画素以外の領域及び前記画素内のスペーサ２１が設けられた部分に対応する遮光膜２３を設け、この遮光膜２３を覆って前記液晶層厚調整膜２２を形成しているため、前記画素以外の領域だけでなく、前記画素内のスペーサ２１が設けられた部分からの光漏れも防止し、良好な表示品質を得ることができる。
【００８３】
なお、上記実施例では、スペーサ２１を前基板２の内面に設けているが、前記スペーサ２１は、後基板１の内面に設けてもよく、その場合は、後基板１の内面に設けられたゲート絶縁膜６と画素電極３との積層膜の上に複数のスペーサ２１を設け、前基板２の内面に設けられた遮光膜２３と液晶層厚調整膜２２と対向電極２０との積層膜をスペーサ当接部として、前記スペーサ２１を前記スペーサ当接部に当接させることにより、上記実施例を同じ効果を得ることができる。
【００８４】
すなわち、この発明の液晶表示素子は、後基板１の内面に設けられたゲート絶縁膜６と画素電極３との積層膜と、前基板２の内面に設けられた遮光膜２３と液晶層厚調整膜２２と対向電極２０との積層膜とのうち、一方の積層膜の上に複数のスペーサ２１を設け、他方の積層膜に当接させて画素の液晶層厚ｄ１を規定した構成とするのが好ましく、このようにすることにより、前記画素の液晶層厚ｄ１を、クロス電極１７と対向電極２０とを接続するクロス材２６の粒径により制約されるシール部の基板間ギャップよりも小さくすることができる。
【００８５】
また、上記実施例では、前記液晶層厚調整膜２２を、シール部で囲まれた領域の略全域にわたって設けているが、この液晶層厚調整膜２２は、複数の画素及びスペーサ２１に対応する部分だけに設けてもよい。つまり、前記液晶層厚調整膜２２は、シール部で囲まれた領域の少なくとも複数の画素及びスペーサ２１に対応させて設ければよい。
【００８６】
さらに、上記実施例では、前記液晶層厚調整膜２２を３μｍの膜厚に形成し、前記スペーサ２１を１，３３μｍの高さに形成して、画素の液晶層厚ｄ１を１．５μｍにしているが、前記画素の液晶層厚ｄ１は、前記液晶層厚調整膜２２の膜厚と前記スペーサ２１の高さの一方または両方を変えることにより任意に設定することができる。
【００８７】
また、この発明の液晶表示素子は、画素の液晶層厚ｄ１を小さくして応答速度を速くすることができるため、フィールドシーケンシャル液晶表示装置に好適であるが、白黒画像を表示する液晶表示装置に用いることもできる。
【００８８】
さらにまた、この発明は、ＴＮ型の液晶表示素子に限らず、ＳＴＮ（スーパーツイステッドネマティック）型液晶表示素子、液晶分子を一方向に分子長軸を揃えてホモジニアス配向させたホモジニアス配向型液晶表示素子、強誘電性または反強誘電性液晶表示素子等にも適用することができ、また、補償容量電極１５を備えないアクティブマトリックス液晶表示素子にも適用することができる。
【００８９】
【発明の効果】
この発明の液晶表示素子は、枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、複数の画素電極とＴＦＴとゲート配線及びデータ配線とを設け、他方の基板の内面に、前記シール部で囲まれた領域に少なくとも前記複数の画素電極に対応させて設けられた液晶層厚調整膜と、この液晶層厚調整膜上に形成されて前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極とを設け、前記一対の基板のいずれか一方の内面に、予め定めた高さに形成された複数のスペーサを前記複数の薄膜トランジスタとゲート配線及びデータ配線を避けて配置し、これらのスペーサを前記液晶層厚調整膜を介して前記一対の基板の他方の内面に当接させて前記画素の液晶層厚を予め定めた値に形成したものであるため、カラーフィルタを備えないアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【００９０】
この発明の液晶表示素子において、前記複数のスペーサは、前記一方の基板の内面に設けられた複数の画素電極の一部にそれぞれ対応させて設けるのが望ましく、このようにすることにより、前記複数の画素電極の一部を利用して、前記スペーサにより画素の液晶層厚を規定することができる。
【００９１】
さらに、この液晶表示素子は、前記他方の基板の内面に、複数の画素以外の領域及び前記画素内のスペーサが設けられた部分に対応する遮光膜を設け、この遮光膜を覆って前記液晶層厚調整膜を形成した構成とするのが好ましく、このようにすることにより、前記画素以外の領域だけでなく、前記画素内のスペーサが設けられた部分からの光漏れも防止し、良好な表示品質を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例を示す液晶表示素子の一部分の平面図。
【図２】前記液晶表示素子のＴＦＴ部の拡大断面図。
【図３】前記液晶表示素子のスペーサ部の拡大断面図。
【図４】前記液晶表示素子のシール部のゲート配線が交差する部分の拡大断面図。
【図５】前記液晶表示素子のシール部のクロス電極に対応する部分の拡大断面図。
【符号の説明】
１，２…基板、３…画素電極、４…ＴＦＴ、６…ゲート絶縁膜、１２…オーバーコート絶縁膜、１３…ゲート配線、１４…データ配線、１５…補償容量電極、１７…クロス電極、１９…配向膜、２０…対向電極、２１…スペーサ、２２…液晶層厚調整膜、２３…遮光膜、２４…配向膜、２５…シール材、２６…クロス材、２７…液晶層。
【図１】
2004264606.tif 000003
【図２】
2004264606.tif 000004
【図３】
2004264606.tif 000005
【図４】
2004264606.tif 000006
【図５】
2004264606.tif 000007