(57)【要約】【課題】比較的少ない段数のディレイラインにて，広範囲な転送レートへの対応と高い補正精度とを両立でき，消費電力や発生ノイズの点でも有利な記録媒体操作装置および記録媒体操作のためのクロック信号生成装置およびそれらの方法を提供すること。【解決手段】ＰＬＬ１により位相の異なる複数の基準クロック群φ０〜φｘを得る。そのうちの１つをクロックセレクタ２で選択する。選択されたクロック信号をディレイ回路３に入力し，ディレイライン３１の出力クロックの１つをセレクタ３で選択する。かかる構成にて，クロック信号とＲＦ信号との位相差が最小になるように，クロックセレクタ２およびセレクタ３の選択を制御する。このため，ディレイライン３１の総遅延量は，隣接する基準クロック間の位相差に相当する時間が確保されていればよい。【選択図】　　　　　　図１
2004087026.tif 000002
【特許請求の範囲】
【請求項１】
記録媒体に対するデータ操作を行う記録媒体操作装置において，
記録媒体上にあらかじめ形成された位相情報マークに基づいて，同一周波数で位相が異なる複数のクロック信号を出力するクロック出力回路と，
前記クロック出力回路から出力される複数のクロック信号の１つを選択する第１選択器と，
前記第１選択器で選択されたクロック信号の入力を受けるとともに複数水準の遅延量を有する遅延回路と，
前記遅延回路における遅延量を選択する第２選択器と，
記録媒体上のデータ領域から再生された信号とクロック信号との位相差を検出する位相差検出部と，
前記第１選択器による選択および前記第２選択器による選択を制御する制御部とを有し，
前記遅延回路の各水準の遅延量間の位相差が前記クロック出力回路の各クロック信号間の位相差より小さく，
前記制御部は，前記位相差検出部で検出される位相差が最も小さくなるように前記第１選択器および前記第２選択器による選択を制御し，
前記遅延回路から出力されるクロック信号に基づいて記録媒体に対するデータ操作を行うことを特徴とする記録媒体操作装置。
【請求項２】
請求項１に記載する記録媒体操作装置において，
前記位相差検出部は，記録媒体上のデータ領域から再生された信号として，位相補正用パターン信号と，ユーザデータ信号とのいずれをも使用可能であることを特徴とする記録媒体操作装置。
【請求項３】
請求項２に記載する記録媒体操作装置において，
記録媒体上のデータ領域から再生された信号のエッジを検出するエッジ検出部を有し，
前記位相差検出部は，記録媒体上のデータ領域から再生された信号としてユーザデータ信号を使用する場合には，前記エッジ検出部で検出されたエッジを基準として位相差を検出することを特徴とする記録媒体操作装置。
【請求項４】
請求項１に記載する記録媒体操作装置において，
前記遅延回路による実際の遅延量を測定する遅延量測定部を有し，
前記制御部は，前記遅延量測定部の測定結果に基づいて，前記第２選択器による選択を制御することを特徴とする記録媒体操作装置。
【請求項５】
請求項１に記載する記録媒体操作装置において，
前記遅延回路は，複数の遅延素子を直列接続するとともに，少なくとも１箇所の遅延素子間に，前段から後段へのクロック信号の伝達のオンオフを切り替えるスイッチを設けたものであり，
前記制御部は，前記遅延回路のスイッチをも制御する機能を有し，
前記第２選択器は，前記遅延回路のどの遅延素子間位置のクロック信号を出力させるかを選択するものであることを特徴とする記録媒体操作装置。
【請求項６】
請求項５に記載する記録媒体操作装置において，前記制御部は，
前記第２選択器により選択される出力点よりも前方のスイッチをオン状態とし，
前記第２選択器により選択される出力点よりも後方のスイッチをオフ状態とすることを特徴とする記録媒体操作装置。
【請求項７】
請求項１に記載する記録媒体操作装置において，
遅延回路と第２選択器との組を２組有し，
前記第１選択器は，各組の遅延回路向けに異なるクロック信号を選択するものであり，
各組の第２選択器と前記位相差検出部との間に，２つの第２選択器からのクロック信号のいずれか一方を選択して前記位相差検出部に入力する第３選択器を有し，
前記制御部は，前記第３選択器による選択をも制御する機能を有し，
前記第３選択器により選択されたクロック信号に基づいて記録媒体に対するデータ操作を行うことを特徴とする記録媒体操作装置。
【請求項８】
請求項７に記載する記録媒体操作装置において，
前記第１選択器と各組の遅延回路との間にそれぞれ，前記第１選択器から対応する遅延回路へのクロック信号の伝達のオンオフを切り替えるスイッチを有し，
前記制御部は，各スイッチをも制御する機能を有し，
前記第３選択器により選択される遅延回路に対応するスイッチをオン状態とし，
前記第３選択器により選択されない遅延回路に対応するスイッチをオフ状態とすることを特徴とする記録媒体操作装置。
【請求項９】
記録媒体に対するデータ操作のためのクロック信号を生成するクロック信号生成装置において，
記録媒体上にあらかじめ形成された位相情報マークに基づいて，同一周波数で位相が異なる複数のクロック信号を出力するクロック出力回路と，
前記クロック出力回路から出力される複数のクロック信号の１つを選択する第１選択器と，
前記第１選択器で選択されたクロック信号の入力を受けるとともに複数水準の遅延量を有する遅延回路と，
前記遅延回路における遅延量を選択する第２選択器と，
記録媒体上のデータ領域から再生された信号とクロック信号との位相差を検出する位相差検出部と，
前記第１選択器による選択および前記第２選択器による選択を制御する制御部とを有し，
前記遅延回路の各水準の遅延量間の位相差が前記クロック出力回路の各クロック信号間の位相差より小さく，
前記制御部は，前記位相差検出部で検出される位相差が最も小さくなるように前記第１選択器および前記第２選択器による選択を制御し，
前記遅延回路から出力されるクロック信号を記録媒体に対するデータ操作に供することを特徴とするクロック信号生成装置。
【請求項１０】
記録媒体に対するデータ操作のためのクロック信号を生成するクロック信号生成方法において，
記録媒体上にあらかじめ形成された位相情報マークに基づいて，同一周波数で位相が異なる複数のクロック信号をクロック出力回路により生成し，
クロック出力回路により生成された複数のクロック信号の１つを第１選択器により選択し，
第１選択器で選択されたクロック信号を，複数水準の遅延量を有する遅延回路により，その遅延量を第２選択器により選択しつつ遅延させ，
記録媒体上のデータ領域から再生された信号とクロック信号との位相差を位相差検出部で検出し，
第１選択器による選択および第２選択器による選択を，位相差検出部で検出される位相差が最も小さくなるように制御し，
遅延回路から出力されるクロック信号を記録媒体に対するデータ操作に供し，
遅延回路の各水準の遅延量間の位相差がクロック出力回路の各クロック信号間の位相差より小さいことを特徴とするクロック信号生成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，コンピュータやオーディオ装置，ビデオ装置等に用いられる光ディスク，磁気光ディスク等の記録媒体に対しデータの書き込みや読み取り等のデータ操作を行う記録媒体操作装置およびその方法に関する。さらに詳細には，比較的少ない段数の遅延回路により広範囲のデータ転送レートに対応できる記録媒体操作装置，およびそのためのクロック信号生成装置，およびそれらの方法に関するものである。
【０００２】
【従来の技術】
光ディスク等の記録媒体（以下，単に「ディスク」という）に対するデータの書き込みや読み取り等のデータ操作は，タイミングの基準となるクロック信号を基にして行われる。このクロック信号を生成する方式の１つとして，ディスク上にあらかじめ形成された位相情報マークであるクロックマークを再生してクロック信号を得る外部クロック方式がある。
【０００３】
外部クロック方式によるクロック信号生成は，次のようにして行われる。まず，基準となるディスク上のクロックマークについて簡単に説明する。図１０に示されるようにディスクには，ＦＣＭ（Ｆｉｎｅ　Ｃｌｏｃｋ　Ｍａｒｋ　）とデータ領域とが交互に配置されている。このＦＣＭがクロックマークである。ＦＣＭとそれに続くデータ領域とでセグメントを形成している。ＦＣＭにレーザ光が照射されると，その反射光によりパルス信号が生成される。このパルス信号を基にＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ　）により必要な逓倍を行い，基準クロックを生成する。この基準クロックにより，続くデータ領域のデータ操作を行うのである。
【０００４】
ところでディスク操作装置では，上記した基準クロックの生成処理と，基準クロックに基づくデータ領域のデータ操作処理とが，別々の処理系により独立に行われる。このため，基準クロックとデータ領域のデータとの間に周波数や位相のずれが発生する可能性がある。また，装置やディスクの個体差によっても，基準クロックとデータ領域のデータとの位相ずれ等が発生しうる。したがって，データ領域のデータとのタイミング合わせを行う必要がある。このため，基準クロックの位相補正を行っている。
【０００５】
位相補正は，図１７に示すディレイラインを用いて行われる。ディレイラインは，多数のバッファロジックを直列接続してなるものである。各バッファロジック間から出力される遅延クロックのうち，読み出し信号との位相差が最も小さいものを選択して基準クロックとするのである。読み出し信号は，ディスク上の図１０に示したデータ領域の先頭部分に位相補正用パターンをあらかじめ記録しておき，これを読み出すことで得られる。基準クロックにより読み出し信号からサンプリングすると，図１１に示すように，データＤｎ−１，Ｄｎ，Ｄｎ＋１………が得られる。図１１は位相差がない状況でのものであるため，データＤｎとその期待値Ｅｎとの間に差異はない。しかし位相差がある場合には図１２に示すように，データＤｎが期待値Ｅｎと一致しないこととなる。これにより，読み出し信号に対して基準クロックの位相が合っている（Ｄｎ＝Ｅｎ）のか合っていないのか，合っていないとして進んでいる（Ｄｎ＞Ｅｎ）のか遅れている（Ｄｎ＜Ｅｎ）のかを判断できる。
【０００６】
【発明が解決しようとする課題】
しかしながら，前記した従来の技術には，次のような問題点があった。すなわち，ディレイラインにおける必要な段数があまりにも多いのである。なぜなら，図１７のディレイラインの全体でのディレイ量は，基準クロック１周期分の時間以上なければならない。ところで基準クロック１周期は，ディスクからのデータの読み取り（書き込みも同じ）速度（データ転送レート）の逆数である。そして，データ転送レートは，ディスクの回転速度のふらつきやディスクの内周／外周などの要因により必ずしも一定しない。このため図１７のディレイラインでは，最長の基準クロック１周期，すなわちデータ転送レートが最低になるときの基準クロック１周期分以上の総ディレイ量を確保しておく必要がある。
【０００７】
例えば，最低時のデータ転送レートが１０Ｍｂｐｓであることとすると，必要なディレイ量は１００ｎｓとなる。一方，ディレイラインにおけるバッファロジック１段当たりの遅延量（以下，「補正精度」という）が０．５ｎｓであることとすると，ディレイラインには２００段ものバッファロジックが必要となる。補正精度を下げれば段数は少なくて済むが，それでは高データ転送レート時に十分な位相合わせができない。むしろ，高データ転送レート時を考慮すると補正精度をもっと上げる必要があるくらいである。それはむろん，ディレイラインの段数をさらに増やすことを意味する。しかし，高データ転送レート時を考慮すると，実際に必要な総ディレイ量は，ディレイラインの一部のみで達成できていることになる。このことは，不要な回路部分を大量に抱えていることを意味する。これにより，消費電力も必要以上に大きい。
【０００８】
また，ディレイラインの段数がこのように過度に多段であること自体，次のように問題である。すなわち，段数が非常に多いディレイラインを回路内に有しているということは，同一周波数で少しずつ位相の異なる多数のクロック信号が回路内に充満することを意味する。これが大きなノイズ源となり，周囲の回路に誤動作を引き起こしたり，特性低下をもたらすおそれがあるのである。
【０００９】
さらに，ディレイラインを構成する個々のバッファロジックの遅延量は，必ずしも均一でない。ディレイラインの段数が大きいほど，個々のバッファロジック間の遅延量のばらつきの影響をより強く受ける。バッファロジック間のばらつきが大きい場合には，選択した遅延クロックの実際の遅延量が，目的とする遅延量から食い違っている可能性がある。このため，正確な位相補正ができず，位相を近づけるための補正回数が増加してしまう。すなわち，位相補正の収束までの所要時間が長くかかってしまうのである。位相補正用パターンが記録されている範囲内で収束しない場合には，補正のやり直しとなる。この場合，ディスクをさらに何回転もさせて，位相補正を続ける必要がある。
【００１０】
本発明は，前記した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは，比較的少ない段数のディレイラインにて，広範囲な転送レートへの対応と高い補正精度とを両立でき，消費電力や発生ノイズの点でも有利な記録媒体操作装置および記録媒体操作のためのクロック信号生成装置およびそれらの方法を提供することにある。
【００１１】
【課題を解決するための手段】
この課題の解決を目的としてなされた本発明のクロック信号生成装置は，記録媒体に対するデータ操作のためのクロック信号を生成するクロック信号生成装置であって，記録媒体上にあらかじめ形成された位相情報マークに基づいて，同一周波数で位相が異なる複数のクロック信号を出力するクロック出力回路と，クロック出力回路から出力される複数のクロック信号の１つを選択する第１選択器と，第１選択器で選択されたクロック信号の入力を受けるとともに複数水準の遅延量を有する遅延回路と，遅延回路における遅延量を選択する第２選択器と，記録媒体上のデータ領域から再生された信号とクロック信号との位相差を検出する位相差検出部と，第１選択器による選択および第２選択器による選択を制御する制御部とを有し，遅延回路の各水準の遅延量間の位相差がクロック出力回路の各クロック信号間の位相差より小さく，制御部は，位相差検出部で検出される位相差が最も小さくなるように第１選択器および第２選択器による選択を制御し，遅延回路から出力されるクロック信号を記録媒体に対するデータ操作に供するものである。
【００１２】
また，本発明のクロック信号生成方法は，上記装置により記録媒体に対するデータ操作のためのクロック信号を生成する方法である。よって本発明のクロック信号生成方法では，記録媒体上にあらかじめ形成された位相情報マークに基づいて，同一周波数で位相が異なる複数のクロック信号をクロック出力回路により生成し，クロック出力回路により生成された複数のクロック信号の１つを第１選択器により選択し，第１選択器で選択されたクロック信号を，複数水準の遅延量を有する遅延回路により，その遅延量を第２選択器により選択しつつ遅延させ，記録媒体上のデータ領域から再生された信号とクロック信号との位相差を位相差検出部で検出し，第１選択器による選択および第２選択器による選択を，位相差検出部で検出される位相差が最も小さくなるように制御する。そして，遅延回路から出力されるクロック信号を記録媒体に対するデータ操作に供する。
【００１３】
しかして本発明の記録媒体操作装置は，上記により生成されたクロック信号により記録媒体に対するデータ操作を行う装置である。よって本発明の記録媒体操作装置は，記録媒体上にあらかじめ形成された位相情報マークに基づいて，同一周波数で位相が異なる複数のクロック信号を出力するクロック出力回路と，クロック出力回路から出力される複数のクロック信号の１つを選択する第１選択器と，第１選択器で選択されたクロック信号の入力を受けるとともに複数水準の遅延量を有する遅延回路と，遅延回路における遅延量を選択する第２選択器と，記録媒体上のデータ領域から再生された信号とクロック信号との位相差を検出する位相差検出部と，第１選択器による選択および第２選択器による選択を制御する制御部とを有し，遅延回路の各水準の遅延量間の位相差がクロック出力回路の各クロック信号間の位相差より小さく，制御部は，位相差検出部で検出される位相差が最も小さくなるように第１選択器および第２選択器による選択を制御し，遅延回路から出力されるクロック信号に基づいて記録媒体に対するデータ操作を行うものである。
【００１４】
すなわち本発明ではまず，記録媒体上にあらかじめ形成された位相情報マークに基づいて，クロック出力回路により複数のクロック信号が出力される。出力されるクロック信号は，周波数はみな同一で位相が互いに異なっている。これらのクロック信号のうち１つが第１選択器により選択される。第１選択器により選択されたクロック信号は，遅延回路に入力される。遅延回路は，入力されたクロック信号を遅延させる機能を有している。その遅延量には複数の水準があり，第２選択器でその選択がなされる。一方，位相差検出部は，記録媒体上のデータ領域から再生された信号とクロック信号との位相差を検出する機能を有している。そこで，遅延回路から出力されるクロック信号を位相差検出部に入力する。そして制御部により，位相差が最小となるように，第１選択器および第２選択器による選択を制御するのである。かくしてクロック信号の補正がなされる。補正されたクロック信号は，記録媒体上のデータ領域から再生された信号との間にほとんど位相差を有しない。そこで，補正されたクロック信号に基づいて記録媒体に対するデータ操作が行われる。
【００１５】
本発明においては，位相差検出部が，記録媒体上のデータ領域から再生された信号として，位相補正用パターン信号と，ユーザデータ信号とのいずれをも使用可能であるとよりよい。このようにすると，記録媒体上のデータ領域の全域にて位相補正が可能である。
【００１６】
そのためには，記録媒体上のデータ領域から再生された信号のエッジを検出するエッジ検出部を有すればよい。すると，位相差検出部は，記録媒体上のデータ領域から再生された信号としてユーザデータ信号を使用する場合には，エッジ検出部で検出されたエッジを基準として位相差を検出する。これにより，記録媒体上に位相補正用パターンが形成されている区間にかかわらず，常時位相補正が可能である。
【００１７】
本発明ではさらに，遅延回路による実際の遅延量を測定する遅延量測定部を有するとよい。すると制御部は，遅延量測定部の測定結果に基づいて，第２選択器による選択を制御することができる。遅延回路の実際の遅延量は，製造上の要因により設計値通りでなくばらつきを持っている場合がある。このため，第２選択器による選択を確定させる際にうまく収束しないことがある。遅延量測定部の測定結果に基づく制御を行うことにより，そのような不具合を防止できる。
【００１８】
なお，第２選択器による選択の初期設定は，遅延回路の遅延量のうち，端のものではなく中間のものとするとよい。その方が，第２選択器による選択を確定させていく過程で限界に突き当たってしまうことが起こりにくい。
【００１９】
遅延回路は一般的には，複数の遅延素子を直列接続したものである。そして第２選択器は，遅延回路のどの遅延素子間位置のクロック信号を出力させるかを選択するものである。ここで，少なくとも１箇所の遅延素子間に，前段から後段へのクロック信号の伝達のオンオフを切り替えるスイッチが設けられており，制御部がそのスイッチを制御する機能をも有しているとよい。このようにすると，スイッチのオンオフにより，遅延回路中の使用しない部分へはクロック信号が伝達されないようにすることができる。具体的には，第２選択器により選択される出力点よりも前方のスイッチをオン状態とし，第２選択器により選択される出力点よりも後方のスイッチをオフ状態とすればよい。また，遅延量が，クロック出力回路から出力される隣接するクロック信号間の位相差に相当する時間となる出力点よりも後方のスイッチはオフ状態としてしまえばよい。これにより，使用しない部分へのクロック信号の伝達が防止され，電力消費の節減やノイズの低減につながる。
【００２０】
また，本発明では，遅延回路と第２選択器との組を２組有するとさらによい。この場合の第１選択器は，各組の遅延回路向けに異なるクロック信号を選択する。また，各組の第２選択器と位相差検出部との間に，２つの第２選択器からのクロック信号のいずれか一方を選択して位相差検出部に入力する第３選択器を有し，制御部は，第３選択器による選択をも制御する機能を有する必要がある。そして，第３選択器により選択されたクロック信号を記録媒体に対するデータ操作に供するのである。このようにすると，一方の組の遅延回路を選択し，その第２選択器による選択を確定させていく際に遅延回路の限界に達してしまったような場合に利点がある。この場合には，もう一方の遅延回路および第２選択器に切り替えて補正を続行すればよい。こうすることで，データ領域からの信号の品質がよくない場合でも，クロック補正を連続的に行い，早期に収束させることができる。
【００２１】
この場合にさらに，第１選択器と各組の遅延回路との間にそれぞれ，第１選択器から対応する遅延回路へのクロック信号の伝達のオンオフを切り替えるスイッチを有し，制御部が，各スイッチをも制御する機能を有するとよりよい。具体的には，第３選択器により選択される遅延回路に対応するスイッチをオン状態とし，第３選択器により選択されない遅延回路に対応するスイッチをオフ状態とするのである。これにより，選択されない方の遅延回路へのクロック信号の入力を防止できる。これにより，電力消費の節減やノイズの低減につながる。
【００２２】
【発明の実施の形態】
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。本実施の形態は，コンパクトディスク等の光ディスクを対象として，データの書き込み，読み出し等の操作（以下，「データ操作」という）を行うディスク操作装置として本発明を具体化したものである。本実施の形態では，位相補正用パターンとして，「００１１」の固定パターン（２Ｔ）を使用するものとする。
【００２３】
［第１の形態］
第１の形態に係るディスク操作装置は，図１に示すように構成されている。すなわちこのディスク操作装置は，リファレンスクロックＲＣＬＫの入力を受けてこれを逓倍した基準クロック群φ０〜φｘを生成するＰＬＬ１と，ＰＬＬ１から出力される基準クロック群φ０〜φｘの１つを選択するクロックセレクタ２とを有している。さらに，クロックセレクタ２から出力されたクロックの入力を受けて補正クロックＣＣＬＫを出力するディレイ回路３を有している。ディレイ回路３は，ディレイライン３１と，セレクタ３２とにより構成されている。
【００２４】
このディスク操作装置はさらに，ＲＦ信号と補正クロックＣＣＬＫとを受け，ＲＦ信号からデジタルデータをサンプリングするＡ／Ｄ変換部５と，Ａ／Ｄ変換部５の出力について波形等化を行う波形等化部６とを有している。さらにディスク操作装置は，波形等化後の信号から位相補正用パターンの検出をしたり，補正クロックＣＣＬＫとの位相差の検出をしたりするヘッダ検出・位相差検出部７と，波形等化後の信号の復号および２値化を行うことによりそのエッジを検出するエッジ検出部８と，クロックセレクタ２およびセレクタ３２における選択等の制御を行うクロック選択制御部９とを有している。また，ディレイ回路３のディレイライン３１における実際の遅延値を測定する遅延値測定部１０が設けられている。
【００２５】
ＰＬＬ１は，図２のブロック図に示すように，位相比較器１１と，チャージポンプ１２と，ローパスフィルタ１３と，電圧制御発振器１４と，分周器１５とを有している。電圧制御発振器１４は，図３に示すように，奇数個のインバータをリング状に接続したリングオシレータにより構成されている。そして，各インバータの出力を引き出し，各々の出力の反転出力を作成するようになっている。これにより，リングオシレータのインバータの個数の２倍の本数のクロック出力を得ている。出力される各クロックは，図４のタイミングチャートに示すように，インバータの個数をｍ個とすると，π／２ｍずつ位相がずれている。これらが，図１中の基準クロック群φ０〜φｘ（ｘ＝２ｍ−１）である。ＰＬＬ１に入力されるリファレンスクロックＲＣＬＫは，ディスク上のファインクロックマークから生成されたものである。
【００２６】
ディレイ回路３のディレイライン３１は，図５に示すように，多数の単位ディレイユニット３１１を直列に接続した構成のものである。これにより，各単位ディレイユニット３１１の間およびそれらの両端から，遅延クロックＣＬＫψ０〜ψｎを出力するようになっている。このうちの両端のクロックＣＬＫψ０とクロックＣＬＫψｎとの間の総遅延量は，ＰＬＬ１から出力される基準クロック群φ０〜φｘのうち隣接するもの同士の間の位相差，すなわちπ／２ｍに相当する時間差以上あれば十分である。ただし，その時間差はデータ転送レートにより異なるので，データ転送レートが最低である場合の時間差を確保しておく必要がある。よって，データ転送レートが最低でない場合には，図６に矢印Ａで示すように，ディレイライン３１のうち限られた範囲内のみが実際には使用される。矢印Ａの範囲が，隣接する基準クロック間の位相差に相当する。また，１段の単位ディレイユニット３１１の遅延量が補正精度である。そして，各遅延クロックのうち１つがセレクタ３２で選択されたものが，補正クロックＣＣＬＫである。ディレイライン３１には，クロックセレクタ２で選択されたクロックと，クロック選択制御部９からの測定用パルスとが択一的に入力されるようになっている。この選択は，クロック選択制御部９からの測定モード信号により切り替えられる。通常時はクロックセレクタ２で選択されたクロックが選択され，遅延値測定を行うときだけ測定用パルスが選択されるようになっている。
【００２７】
各単位ディレイユニット３１１は，図７に示すように，ディレイ素子の前段にスイッチ素子としてのアンドゲートを配置した構成のものである。ディレイ素子は，抵抗素子やバッファロジックのように，入力信号に対して所定時間遅延した信号を出力するものである。アンドゲートには，前段の単位ディレイユニット３１１からのクロック信号と，クロック選択制御部９からのスイッチ信号とが入力されるようになっている。すなわち，スイッチ信号如何により，前段からのクロック信号をディレイ素子に伝達するオン状態と，伝達せずディレイ素子の出力を固定するオフ状態とを切り替えられるようになっている。なお，クロック選択制御部９からは，各段の単位ディレイユニット３１１のスイッチ素子に対してそれぞれ個別にスイッチ信号が発せられるようになっている。そして，ディレイ素子の出力は，セレクタ３２と次段の単位ディレイユニット３１１とに入力されるようになっている。セレクタ３２への出力が遅延クロックである。なお，ディレイライン３１中の最終段の単位ディレイユニット３１１の出力は，セレクタ３２にのみ入力される。図７は，スイッチ素子としてアンドゲートを用いた単位ディレイユニット３１１の構成例である。しかし，スイッチ素子はアンドゲートに限らない。図８の例に示すように，ＭＯＳトランジスタを用いることもできる。
【００２８】
遅延値測定部１０は，図９に示すように，ディレイライン３１からの各ディレイ素子の出力，すなわち遅延クロック群ψ０〜ψｎと，クロック選択制御部９からの測定モード信号および測定用クロックとを受ける。そして，クロック選択制御部９に対して遅延値の測定値を出力するものである。
【００２９】
第１の形態に係るディスク操作装置の動作を説明する。本ディスク操作装置の動作上の特徴点は，ディスクに対するデータ操作のためのタイミング信号の発生およびその補正にある。そこで，タイミング信号の発生および補正に重点を置いて説明する。本ディスク操作装置では，ディスク上にあらかじめ形成されているＦＣＭ（図１０参照）に基づいてタイミング信号を発生する外部クロック方式を採用している。ＦＣＭにレーザ光を照射して得られるのが，図１および図２中のＰＬＬ１に入力されるリファレンスクロックＲＣＬＫである。ＰＬＬ１は，リファレンスクロックＲＣＬＫの入力を受けて，これを逓倍した基準クロック群φ０〜φｘを生成する。ＰＬＬ１により生成された基準クロック群φ０〜φｘは，クロックセレクタ２に入力される。クロックセレクタ２は，入力された基準クロック群φ０〜φｘのうち１つを選択してディレイ回路３へ出力する。その選択はクロック選択制御部９からのＰＬＬ出力ＣＬＫ選択信号に従う。
【００３０】
ここで，クロック選択制御部９からの測定モード信号により，ディレイ回路３のディレイライン３１には，測定用パルスでなくクロック信号が入力されるようになっている。このため，クロックセレクタ２で選択された基準クロックは，ディレイライン３１に入力される。また，クロック選択制御部９からのスイッチ信号により，ディレイライン３１のすべての単位ディレイユニット３１１において，スイッチ素子がオン状態とされている。このため，ディレイライン３１の各単位ディレイユニット３１１の作用により，少しずつ位相の異なる遅延クロック群ψ０〜ψｎを出力する。そして遅延クロック群ψ０〜ψｎは，セレクタ３２に入力される。セレクタ３２は，入力された遅延クロック群ψ０〜ψｎのうち１つを選択する。その選択はクロック選択制御部９からの補正値選択信号に従う。セレクタ３２により選択されたクロックが，補正クロックＣＣＬＫである。
【００３１】
補正クロックＣＣＬＫは，Ａ／Ｄ変換部５に入力される。Ａ／Ｄ変換部５には補正クロックＣＣＬＫの他，ディスクのデータ領域から読み取られたアナログのＲＦ信号も入力される。そして，Ａ／Ｄ変換部５では，補正クロックＣＣＬＫのタイミングにより，ＲＦ信号からデジタル値をサンプリングする。すなわち，Ａ／Ｄ変換部５では，補正クロックＣＣＬＫをタイミング信号として使用するのである。サンプリングされたデジタル値は，波形等化部６を経てヘッダ検出・位相差検出部７へ送られる。ヘッダ検出・位相差検出部７では，ＲＦ信号がデータ領域内の先頭部分に用意されている位相補正用パターンによる信号であることを検出すると，補正クロックＣＣＬＫとＲＦ信号との間の位相差の検出を行う。
【００３２】
ここでは，位相補正用パターンは”００１１”の２Ｔパターンであることとする。この場合には，その再生ＲＦ信号は正弦波である。そのため，補正クロックＣＣＬＫとＲＦ信号との位相が合っていれば，図１１に示すように，サンプリング値はデータＤｎ−１，Ｄｎ，Ｄｎ＋１………が得られる。この場合のデータＤｎは期待値Ｅｎと等しい。しかし両者間に位相差があれば，図１２に示すように，データＤｎが期待値Ｅｎと一致しない。ヘッダ検出・位相差検出部７では，この比較結果により，補正クロックＣＣＬＫとＲＦ信号との間の位相差およびずれの向きを求める。
【００３３】
位相差の算出は，次のようにして行われる。図１１，図１２におけるＬｏｗレベル，Ｈｉｇｈレベルをそれぞれ００ｈｅｘ，７Ｆｈｅｘとし，中心レベルを４０ｈｅｘとすると，データＤｎと期待値Ｅｎとの間のレベル差Δｎは，−４０ｈｅｘ〜３Ｆｈｅｘの範囲内の値を持つ。ＲＦ信号が００ｈｅｘから７Ｆｈｅｘに至るまでの時間は，クロック２周期分（図１１ではＤｎ−１→Ｄｎ＋１）に相当する。これより，Δｎの絶対値から，クロックとＲＦ信号との間の位相差が求められる。具体的には，位相差は｜２π／Δｎ｜となる。また，Δｎの符号と前後の値Ｄｎ−１，Ｄｎ＋１とから，ずれの向きが求められる。なお，ＤｎよりもＤｎ−１またはＤｎ＋１の方が期待値Ｅｎに近い場合には，サンプリング値における「ｎ」をふり直し，最も期待値Ｅｎに近いものをＤｎとする。また，ＲＦ信号の振幅とＡ／Ｄ変換の有効レンジとから，ＬｏｗレベルおよびＨｉｇｈレベルにオフセットを設け，ＲＦ信号がリニアな領域内で位相差の算出を行うことも可能である。
【００３４】
本ディスク操作装置におけるクロック補正は基本的に，ＰＬＬ１から出力される基準クロック群φ０〜φｘについてのクロックセレクタ２による選択を決定する第１段階と，ディレイ回路３のディレイライン３１から出力される遅延クロック群ＣＬＫψ０〜ψｎについてのセレクタ３２による選択を決定する第２段階とからなる。その具体的手法は種々考えられるが，例えば次の（１）〜（４）が挙げられる。（１）第１段階において，クロックとＲＦ信号との間の位相差の絶対値が最小となるように基準クロックを選択する手法。（２）第１段階において，ＲＦ信号より進角側に最も位相の近いクロックが得られるように基準クロックを選択する手法。（３）第１段階において，ＲＦ信号より遅角側に最も位相の近いクロックが得られるように基準クロックを選択する手法。（４）第１段階において，クロックとＲＦ信号との間の位相差の絶対値が最小となるような基準クロックより１つ前の位相の基準クロックを選択する手法。
【００３５】
（１）の場合には，ディレイ回路３のセレクタ３２による初期選択を，図６中の矢印Ａの範囲内の中央付近のものとする。そして，第１段階を実施する。第１段階では，クロックセレクタ２による初期選択を，基準クロックφ０とする。そして，位相差検出の結果から，基準クロック群φ０〜φｘのうち，クロックとＲＦ信号との間の位相差の絶対値が最小となるものを決定する。決定結果に応じてクロックセレクタ２の選択を変更する。これにより，クロックとＲＦ信号との間の位相差の絶対値が最小となる基準クロックがディレイ回路３に入力される状態となる。
【００３６】
この状態で第２段階を実施する。第２段階では，位相差検出の結果に応じてセレクタ３２による選択を１段ずつずらしていく。すなわち，クロックがＲＦ信号より進んでいる場合には，現在選択している遅延クロックより１段後の遅延クロックを選択する。クロックがＲＦ信号より遅れている場合には，現在選択している遅延クロックより１段前の遅延クロックを選択する。これを反復し，クロックとＲＦ信号との位相差をディレイライン３１の補正精度以下に収束させるのである。第２段階でセレクタ３２による選択を１段ずつずらしていく理由は，次の２点にある。第１に，各単位ディレイユニット３１１の遅延量が完全には均一でなく若干のばらつきがあること，第２に，ＲＦ信号の位相やデータ転送レートが絶対に不変というわけではなく若干の変動がありうること，である。このため，１段ずつずらしていかないと行き過ぎることがあるからである。なお，位相差がある程度大きいうちは数段おきとし，位相差が小さくなってからは１段ずつ，としてもよい。
【００３７】
（２）の場合には，ディレイ回路３のセレクタ３２による初期選択を，図６中の矢印Ａの範囲内の左端付近のものとする。なお，先端の遅延クロックψ０ではなく，数段後ろのものとする。前述した補正精度のばらつきやＲＦ信号の変動のためである。そして，第１段階を実施する。第１段階では，基準クロック群φ０〜φｘのうち，ＲＦ信号より進角側に最も位相の近いクロックが得られるものを選択する。この状態で第２段階を実施する。第２段階では，位相差検出をしつつ，セレクタ３２による選択を１段ずつ後ろにずらしていく。これにより，クロックとＲＦ信号との位相差をディレイライン３１の補正精度以下に収束させる。
【００３８】
（３）の場合には，ディレイ回路３のセレクタ３２による初期選択を，図６中の矢印Ａの範囲内の右端付近のものとする。そして，第１段階を実施する。第１段階では，基準クロック群φ０〜φｘのうち，ＲＦ信号より遅角側に最も位相の近いクロックが得られるものを選択する。この状態で第２段階を実施する。第２段階では，位相差検出をしつつ，セレクタ３２による選択を１段ずつ前にずらしていく。これにより，クロックとＲＦ信号との位相差をディレイライン３１の補正精度以下に収束させる。
【００３９】
（４）の場合には，ディレイ回路３のセレクタ３２による選択を，先端の遅延クロックψ０とする。そして，第１段階を実施する。第１段階では，基準クロック群φ０〜φｘのうち，クロックとＲＦ信号との間の位相差の絶対値が最小となるような基準クロックより１つ前の位相の基準クロックを選択する。そして，ディレイ回路３のセレクタ３２による選択を変更する。新たに選択される遅延クロックは，遅延クロックψ０に対し，基準クロック群φ０〜φｘのうち隣接するもの同士の間の位相差，すなわちπ／２ｍに相当する遅延量を持つものである。これにより，ディレイ回路３からの出力クロックの位相は，ＲＦ信号との間の位相差の絶対値が最小となる基準クロックの位相に非常に近いものとなる。この状態を第２段階の初期状態とする。第２段階では，位相差検出の結果に応じてセレクタ３２による選択を１段ずつずらしていく。これにより，クロックとＲＦ信号との位相差をディレイライン３１の補正精度以下に収束させる。
【００４０】
かくして，ＲＦ信号の位相に合わせられた補正クロックＣＣＬＫが得られる。この補正クロックＣＣＬＫをタイミング信号として，ディスク上のデータ領域（図１０参照）についてのデータ操作が行われる。また，位相補正が終了するとクロック選択制御部９は，ディレイ回路３のディレイライン３１へのスイッチ信号を変更する。すなわち，最終的に選択された遅延クロックの出力点の直後の単位ディレイユニット３１１のスイッチ素子をオフ状態とするのである。ディレイライン３１のうちこれより先の部分へクロックを伝達する必要はないからである。これにより，余計な電力消費が防止される。また，回路内におけるクロック信号の過度な充満も防止される。
【００４１】
上記のクロック補正処理は，データ操作が行われている間中，位相補正用パターンが検出されるたびに行われる。これにより常時，タイミング信号とＲＦ信号との位相差がディレイライン３１の補正精度を超えないようにしている。
【００４２】
本ディスク操作装置では，遅延値測定部１０を用いて，ディレイ回路３のディレイライン３１における実際の遅延量のキャリブレーションが行われる。キャリブレーションは，次のようにして実施される。キャリブレーションを行うときには，クロック選択制御部９からの測定モード信号を，キャリブレーションモードを示す信号に変更する。これにより，ディレイライン３１に対して，クロックセレクタ２からのクロック入力の代わりに測定用パルスが入力される状態とする（図５，図９）。この状態で，ディレイライン３１からの出力信号間の時間差を測定するのである。例えば，クロックＣＬＫψ０とクロックＣＬＫψｉとの間の遅延量を測定する場合には，図１３に示すように，測定用パルスに対するＣＬＫψ０の立ち上がりからＣＬＫψｉの立ち上がりまでの時間差を測定する。具体的には，その間の測定用クロックをカウントする。これを任意の２本の出力間で行うことにより，各単位ディレイユニット３１１の遅延量のキャリブレーションが行われる。測定された値は，クロック選択制御部９に送られる。
【００４３】
クロック選択制御部９では，測定された各単位ディレイユニット３１１の遅延量を，以後の補正処理にフィードバックする。例えば，ディレイライン３１のうちデータ転送レートに応じて実際に使用される範囲（図６中の矢印Ａの範囲）を，この測定値により正確に把握できる。これにより，当該範囲より先の部分へは，クロック信号が伝達されないようにしてしまうことができる。すなわち，当該範囲より先の最初の単位ディレイユニット３１１のスイッチ素子を，スイッチ信号によりオフにしてしまうのである。これにより，電力消費等の削減がなされる。また，以後のクロック補正における第２段階は，こうして測定された遅延量に基づいて行われる。このため，各単位ディレイユニット３１１の遅延量にある程度のばらつきがあっても，そのことによりクロック補正の収束性が悪化することはほとんどない。
【００４４】
上記のキャリブレーションは，基準クロックの初期設定時や，データ転送レートが大きく変わる場合に行われる。例えば，電源投入時，ディスク挿入時，ディスク上をシークする時，トラックジャンプ時，等である。また，これら以外にも，任意に設定した一定時間おき等に行われるように設定することもできる。
【００４５】
本ディスク操作装置ではまた，ディスク上のデータ領域において，位相補正用パターンに限らずユーザデータを用いてクロック補正を行うことも可能である。なぜなら，ユーザデータを再生した信号を２値化すると，その２値化信号には必ず，”０”→”１”あるいは”１”→”０”のエッジが含まれるからである。よって，ユーザデータの信号中のこれらのエッジをエッジ検出部８で検出すればよい。検出されたエッジにより，図１１あるいは図１２に示したようなデータの比較を行うことができる。このため，データ領域全体で位相補正を継続することができるのである。
【００４６】
［第２の形態］
第２の形態に係るディスク操作装置は，図１４に示すように構成されている。このディスク操作装置は，図１に示した第１の形態のディスク操作装置におけるディレイ回路を２組設けたものである。すなわち本形態のディスク操作装置は，第１ディレイ回路１０３と第２ディレイ回路２０３とを有している。これらはともに，第１の形態のディスク操作装置におけるディレイ回路３と同様の構成および機能を有するものである。本形態のディスク操作装置では，これら２つのディレイ回路のうち一方を選択して使用する。また，後述するように適宜，使用するディレイ回路を切り替える。
【００４７】
本形態のディスク操作装置は，２組のディレイ回路を有していることにより，第１の形態のディスク操作装置に比して次の点が異なる。まず，クロックセレクタ２は，第１ディレイ回路１０３のディレイライン１３１向けと，第２ディレイ回路２０３のディレイライン２３１向けとにそれぞれ１つずつの基準クロックを選択して出力する。むろんこの選択は，クロック選択制御部９からの指令信号に基づく。
【００４８】
次に，クロックセレクタ２とディレイライン１３１と間にスイッチ１３３が設けられている。同様に，クロックセレクタ２とディレイライン２３１と間にもスイッチ２３３が設けられている。スイッチ１３３およびスイッチ２３３はともに，固定値とクロックセレクタ２からの出力クロック信号とのいずれか一方を通過させてディレイライン１３１または２３１に入力するためのものである。すなわち，第１ディレイ回路１０３を使用する場合には，スイッチ１３３がクロック信号を通過させ，スイッチ２３３が固定値を通過させる状態とされる。逆に，第２ディレイ回路２０３を使用する場合には，スイッチ１３３が固定値を通過させ，スイッチ２３３がクロック信号を通過させる状態とされる。使用しない方のディレイ回路にクロック信号が入力されると，無駄な電力消費等の原因となるからである。スイッチ１３３およびスイッチ２３３はともに，クロック選択制御部９からのディレイ回路選択信号により操作される。
【００４９】
また，Ａ／Ｄ変換部５の前段に，セレクタ４が設けられている。セレクタ４は，第１ディレイ回路１０３のセレクタ１３２と第２ディレイ回路２０３のセレクタ２３２とのいずれか一方の出力クロックを選択して通過させるものである。通過されるのは当然，使用される方のディレイ回路からの出力である。この選択は，スイッチ１３３およびスイッチ２３３の操作とともに，クロック選択制御部９からのディレイ回路選択信号により操作される。
【００５０】
なお，遅延値測定部１０は，ディレイライン１３１，２３１のいずれについても実際の遅延値を測定することができる。他の点については，第２の形態のディスク操作装置と第１の形態のディスク操作装置との間に違いはない。
【００５１】
本形態のディスク操作装置は，次のようにして動作する。なお，ディレイライン１３１，２３１のキャリブレーションは，遅延値測定部１０を用いてすでにされているものとする。本形態のディスク操作装置でも，ディスク上のＦＣＭにより発生されたリファレンスクロックＲＣＬＫを，ＰＬＬ１で逓倍して基準クロック群φ０〜φｘを発生させる。このうちの１つをクロックセレクタ２で選択し，さらにディレイ回路で補正するという点では第１の形態の場合と共通する。
【００５２】
本形態のディスク操作装置では，クロック補正の初期には，第１ディレイ回路１０３が選択される。すなわち，クロック選択制御部９からのディレイ回路選択信号により，スイッチ１３３がクロック信号を通し，スイッチ２３３が固定値を通す状態とされる。また，セレクタ４は，セレクタ１３２からの出力信号を通す状態とされる。この状態で，第１の形態のディスク操作装置の場合と同様に，クロック補正を行う。すなわち，ＰＬＬ１からの基準クロック群φ０〜φｘの１つを選択する第１段階と，ディレイライン１３１からの遅延クロック群ＣＬＫψ０〜ψｎの１つを選択する第２段階とを行う。その具体的手法は，第１の形態で例示した（１）〜（４）のどれでもよい。
【００５３】
ところで，第２段階中に，セレクタ１３２による選択が，ディレイライン１３１の両端の一方に達してしまい，それでも収束しないことが起こりうる。このようなことが起こるのは，ディスク上の位相補正用パターンに基づくＲＦ信号の品質がよくない場合等である。そこで本形態のディスク操作装置では，ディレイ回路を２組持つことを利用してこれに対処する。すなわちこのような場合には，第２ディレイ回路２０３を起動し，これに１段前または後の基準クロックを入力して補正を続行するのである。具体的には，ディレイライン１３１の入力側端部（ＣＬＫψ０側）に達した場合には，それまでの基準クロックより１段前の基準クロックを第２ディレイ回路２０３に入力する。ディレイライン１３１の最大遅延側端部（ＣＬＫψｎ側）に達した場合には，それまでの基準クロックより１段後の基準クロックを第２ディレイ回路２０３に入力する。いずれの場合でも，切り替え後のセレクタ２３２の初期選択は，切り替え直前の第１ディレイ回路１０３からの出力クロックに最も位相の近いものとする。これにより，クロック補正をスムーズに続行し，収束に至らしめることができる。
【００５４】
ここにおいて，ディレイ回路の切り換えタイミングは，ディレイライン１３１の両端の一方に達してしまってからでもよいが，次のようにするとよりよい。すなわち，図１５に示すように，端部の少し手前に設定値を設定しておいて，その設定値に達した時点で切り替えるのである。さらには，設定値を超えて限界値に近づく方向に連続的に推移したときに切り替えるようにするとよりよい。なぜなら，第２段階における遅延クロックの選択の推移は，ＲＦ信号の精度などの問題により，必ずしも一方向的とは限らないからである。このため，両ディレイ回路間で反復的に切り替えが行われるような事態を避ける必要があるからである。なお，図１５には入力側端部しか示していないが，最大遅延側端部でも同じことである。また，上記において，クロック補正の初期に第２ディレイ回路２０３を先に使用してもよい。
【００５５】
なお，第１の形態のディスク操作装置では，セレクタ３２による選択が端部に達してしまったら，位相補正の第１段階をやり直す必要がある。
【００５６】
以上詳細に説明したように本実施の形態に係るディスク操作装置では，ディスク上のＦＣＭに基づくリファレンスクロックＲＣＬＫを逓倍するＰＬＬ１に，リングオシレータにより構成される電圧制御発振器１４を設けている。これにより，リファレンスクロックＲＣＬＫを逓倍するに際し，位相の異なる複数の基準クロック群φ０〜φｘを得るようにしている。そして，ＲＦ信号との位相差により，まず基準クロック群φ０〜φｘのうち１つを選択する。その上でディレイ回路３によるクロック補正を行うのである。このため，ディレイ回路３のディレイライン３１の総遅延量は，隣接する基準クロック間の位相差に相当する時間が確保されていればよい。このため，ディレイライン３１の段数を過度に多くする必要がない。
【００５７】
すなわち，データ転送レートが最低時で１０Ｍｂｐｓであることとすると，そのときの基準クロックの１周期の時間は１００ｎｓである。リングオシレータの段数が５段であれば，基準クロック群の本数は１０本であり，ディレイライン３１の総遅延量は１０ｎｓあればよい。補正精度が０．５ｎｓであれば，ディレイライン３１の段数は２０段で十分である。第２形態の場合の２つのディレイライン１３１，２３１の合計でも４０段で十分である。一方，基準クロックが１本だけである従来のディスク操作装置では，同じ条件下で２００段の段数が必要であった。よって，ディレイライン３１の段数が大幅に削減されている。このために，余計な電力消費が抑えられており，クロック信号の充満によるノイズの問題も少ない。また，ディレイラインを構成する個々のバッファロジックの遅延量のばらつきによる問題も，段数が少ない分少なくて済んでいる。
【００５８】
また，本実施の形態に係るディスク操作装置では，ディレイライン３１のディレイ素子として，スイッチ素子を有するものを使用している。そして，クロック選択制御部９からのスイッチ信号によりスイッチ素子を操作することとしている。このため，ディレイライン３１のうち，補正クロックの出力点以降の部分にクロック信号が伝達されないようにすることができる。このことも，電力消費やノイズの抑制に貢献している。
【００５９】
また，本実施の形態に係るディスク操作装置では，遅延値測定部１０を有することにより，ディレイライン３１の各ディレイ素子の実際の遅延量のキャリブレーションができるようにしている。これにより，各ディレイ素子の実際の遅延量のばらつきを踏まえたクロック補正を行うことができる。このため，クロック補正の収束性がよい。また，位相補正用パターンのみならず，ユーザデータ中のエッジを用いてクロック補正を行うことも可能である。
【００６０】
また，第２の形態のディスク操作装置では，２組のディレイ回路を備え，それらの一方を選択して使用することとしている。このため，クロック補正中に補正クロックの出力点がディレイラインの端部に達するようなことがあっても，もう一方のディレイ回路に切り替えてクロック補正を続行することができる。このため，ＲＦ信号の精度がよくない場合でも，スムーズにクロック補正が行われる。なお，使用しない方のディレイ回路のディレイラインには，クロック信号の代わりに固定値を入力するようにしている。このため，使用しない方のディレイ回路が無駄に電力を消費したりノイズの発生源となったりすることはない。
【００６１】
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。
【００６２】
例えば，前述の実施の形態では，ディレイライン３１，１３１，２３１のすべての単位ディレイユニットに，スイッチ素子付きのものを用いている。しかし全部にスイッチ素子つきのものを用いることは必須でない。スイッチ素子は，数個の単位ディレイユニット当り１つとしてもよい。同様に，遅延値測定部１０による測定の対象も数個おきでもよい。また，ディレイライン３１，１３１，２３１は，図５に示したような出力点選択型のものの他，図１６のような入力点選択型のものであってもよい。
【００６３】
（付記１）　記録媒体に対するデータ操作を行う記録媒体操作装置において，
記録媒体上にあらかじめ形成された位相情報マークに基づいて，同一周波数で位相が異なる複数のクロック信号を出力するクロック出力回路と，
前記クロック出力回路から出力される複数のクロック信号の１つを選択する第１選択器と，
前記第１選択器で選択されたクロック信号の入力を受けるとともに複数水準の遅延量を有する遅延回路と，
前記遅延回路における遅延量を選択する第２選択器と，
記録媒体上のデータ領域から再生された信号とクロック信号との位相差を検出する位相差検出部と，
前記第１選択器による選択および前記第２選択器による選択を制御する制御部とを有し，
前記遅延回路の各水準の遅延量間の位相差が前記クロック出力回路の各クロック信号間の位相差より小さく，
前記制御部は，前記位相差検出部で検出される位相差が最も小さくなるように前記第１選択器および前記第２選択器による選択を制御し，
前記遅延回路から出力されるクロック信号に基づいて記録媒体に対するデータ操作を行うことを特徴とする記録媒体操作装置。
（付記２）　付記１に記載する記録媒体操作装置において，
前記位相差検出部は，記録媒体上のデータ領域から再生された信号として，位相補正用パターン信号と，ユーザデータ信号とのいずれをも使用可能であることを特徴とする記録媒体操作装置。
（付記３）　付記２に記載する記録媒体操作装置において，
記録媒体上のデータ領域から再生された信号のエッジを検出するエッジ検出部を有し，
前記位相差検出部は，記録媒体上のデータ領域から再生された信号としてユーザデータ信号を使用する場合には，前記エッジ検出部で検出されたエッジを基準として位相差を検出することを特徴とする記録媒体操作装置。
（付記４）　付記１に記載する記録媒体操作装置において，
前記遅延回路による実際の遅延量を測定する遅延量測定部を有し，
前記制御部は，前記遅延量測定部の測定結果に基づいて，前記第２選択器による選択を制御することを特徴とする記録媒体操作装置。
（付記５）　付記１に記載する記録媒体操作装置において，
前記第２選択器による選択の初期設定が，前記遅延回路の遅延量のうち，中間のものであることを特徴とする記録媒体操作装置。
（付記６）　付記１に記載する記録媒体操作装置において，
前記遅延回路は，複数の遅延素子を直列接続するとともに，少なくとも１箇所の遅延素子間に，前段から後段へのクロック信号の伝達のオンオフを切り替えるスイッチを設けたものであり，
前記制御部は，前記遅延回路のスイッチをも制御する機能を有し，
前記第２選択器は，前記遅延回路のどの遅延素子間位置のクロック信号を出力させるかを選択するものであることを特徴とする記録媒体操作装置。
（付記７）　付記６に記載する記録媒体操作装置において，前記制御部は，
前記第２選択器により選択される出力点よりも前方のスイッチをオン状態とし，
前記第２選択器により選択される出力点よりも後方のスイッチをオフ状態とすることを特徴とする記録媒体操作装置。
（付記８）　付記６に記載する記録媒体操作装置において，
前記制御部は，遅延量が，前記クロック出力回路から出力される隣接するクロック信号間の位相差に相当する時間となる出力点よりも後方のスイッチをオフ状態とすることを特徴とする記録媒体操作装置。
（付記９）　付記１に記載する記録媒体操作装置において，
遅延回路と第２選択器との組を２組有し，
前記第１選択器は，各組の遅延回路向けに異なるクロック信号を選択するものであり，
各組の第２選択器と前記位相差検出部との間に，２つの第２選択器からのクロック信号のいずれか一方を選択して前記位相差検出部に入力する第３選択器を有し，
前記制御部は，前記第３選択器による選択をも制御する機能を有し，
前記第３選択器により選択されたクロック信号に基づいて記録媒体に対するデータ操作を行うことを特徴とする記録媒体操作装置。
（付記１０）　付記９に記載する記録媒体操作装置において，
前記第１選択器と各組の遅延回路との間にそれぞれ，前記第１選択器から対応する遅延回路へのクロック信号の伝達のオンオフを切り替えるスイッチを有し，
前記制御部は，各スイッチをも制御する機能を有し，
前記第３選択器により選択される遅延回路に対応するスイッチをオン状態とし，
前記第３選択器により選択されない遅延回路に対応するスイッチをオフ状態とすることを特徴とする記録媒体操作装置。
（付記１１）　記録媒体に対するデータ操作のためのクロック信号を生成するクロック信号生成装置において，
記録媒体上にあらかじめ形成された位相情報マークに基づいて，同一周波数で位相が異なる複数のクロック信号を出力するクロック出力回路と，
前記クロック出力回路から出力される複数のクロック信号の１つを選択する第１選択器と，
前記第１選択器で選択されたクロック信号の入力を受けるとともに複数水準の遅延量を有する遅延回路と，
前記遅延回路における遅延量を選択する第２選択器と，
記録媒体上のデータ領域から再生された信号とクロック信号との位相差を検出する位相差検出部と，
前記第１選択器による選択および前記第２選択器による選択を制御する制御部とを有し，
前記遅延回路の各水準の遅延量間の位相差が前記クロック出力回路の各クロック信号間の位相差より小さく，
前記制御部は，前記位相差検出部で検出される位相差が最も小さくなるように前記第１選択器および前記第２選択器による選択を制御し，
前記遅延回路から出力されるクロック信号を記録媒体に対するデータ操作に供することを特徴とするクロック信号生成装置。
（付記１２）　記録媒体に対するデータ操作のためのクロック信号を生成するクロック信号生成方法において，
記録媒体上にあらかじめ形成された位相情報マークに基づいて，同一周波数で位相が異なる複数のクロック信号をクロック出力回路により生成し，
クロック出力回路により生成された複数のクロック信号の１つを第１選択器により選択し，
第１選択器で選択されたクロック信号を，複数水準の遅延量を有する遅延回路により，その遅延量を第２選択器により選択しつつ遅延させ，
記録媒体上のデータ領域から再生された信号とクロック信号との位相差を位相差検出部で検出し，
第１選択器による選択および第２選択器による選択を，位相差検出部で検出される位相差が最も小さくなるように制御し，
遅延回路から出力されるクロック信号を記録媒体に対するデータ操作に供し，遅延回路の各水準の遅延量間の位相差がクロック出力回路の各クロック信号間の位相差より小さいことを特徴とするクロック信号生成方法。
【００６４】
【発明の効果】
以上の説明から明らかなように本発明によれば，ディレイラインの総遅延量として，クロック出力回路から出力される複数のクロック信号間の位相差に相当する時間が確保されていれば十分である。すなわち，クロック信号の１周期分の時間を確保する必要がない。このため，比較的少ない段数のディレイラインにて，広範囲な転送レートへの対応と高い補正精度とを両立でき，消費電力や発生ノイズの点でも有利な記録媒体操作装置およびクロック信号生成装置およびその方法が提供されている。
【図面の簡単な説明】
【図１】第１の実施の形態に係るディスク操作装置のブロック構成図である。
【図２】位相ロックループの構成を示すブロック図である。
【図３】電圧制御発振器の構成を示すブロック図である。
【図４】ＰＬＬの出力クロックの波形例を示すタイミング図である。
【図５】ディレイラインの構成を示すブロック図である。
【図６】セレクタによる補正クロックの選択を示す図である。
【図７】単位ディレイユニットの構成を示すブロック図である。
【図８】単位ディレイユニットの構成を示すブロック図である。
【図９】遅延値測定部を示すブロック図である。
【図１０】ディスク上のクロックマークとデータ領域を示す図である。
【図１１】ＲＦ信号とクロックとの関係（位相が合っている場合）を示すグラフである。
【図１２】ＲＦ信号とクロックとの関係（位相が合っていない場合）を示すグラフである。
【図１３】ディレイラインのキャリブレーションを示すタイミング図である。
【図１４】第２の実施の形態に係るディスク操作装置のブロック構成図である。
【図１５】ディレイ回路の切り替えのための設定値を示す図である。
【図１６】入力選択式のディレイラインを示すブロック図である。
【図１７】従来のディレイラインを示すブロック図である。
【符号の説明】
１　　　　　　　　　　ＰＬＬ（クロック出力回路）
２　　　　　　　　　　クロックセレクタ（第１選択器）
３１，１３１，２３１　ディレイライン（遅延回路）
３１１　　　　　　　　単位ディレイユニット
３２，１３２，２３２　セレクタ（第２選択器）
４　　　　　　　　　　セレクタ（第３選択器）
８　　　　　　　　　　エッジ検出部
９　　　　　　　　　　クロック選択制御部
１０　　　　　　　　　遅延値測定部
１３３，２３３　　　　スイッチ
【図１】
2004087026.tif 000003
【図２】
2004087026.tif 000004
【図３】
2004087026.tif 000005
【図４】
2004087026.tif 000006
【図５】
2004087026.tif 000007
【図６】
2004087026.tif 000008
【図７】
2004087026.tif 000009
【図８】
2004087026.tif 000010
【図９】
2004087026.tif 000011
【図１０】
2004087026.tif 000012
【図１１】
2004087026.tif 000013
【図１２】
2004087026.tif 000014
【図１３】
2004087026.tif 000015
【図１４】
2004087026.tif 000016
【図１５】
2004087026.tif 000017
【図１６】
2004087026.tif 000018
【図１７】
2004087026.tif 000019