(57)【要約】【課題】バイポーラトランジスタを発振回路の発振アンプとして用いた場合に、所望の高い高周波性能を得ると共に、小型、低コスト化を図る。【解決手段】ベースパッド７に接続された容量調整用配線１１が、絶縁膜３およびＮコレクタ基板を挟んで、Ｎ＋コレクタ基板との間に寄生容量を形成することで、コレクタ−ベース間容量Ｃｃｂを増加させる。この容量を、発振回路を構成するバランス容量の少なくとも一部として、半導体製造工程で、トランジスタ動作領域２の小さい、発振アンプとして機能するバイポーラトランジスタに取り込む。【選択図】　図２
2004087532.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されたトランジスタ動作領域と、
前記半導体基板の表面上を覆うように形成された絶縁膜と、
前記トランジスタ動作領域から前記絶縁膜を貫通し、前記絶縁膜上まで引き出された引出配線と、
前記引出配線に接続されたワイヤボンディング用のパッドと、
前記パッドに接続された容量調整用配線とを備えたことを特徴とするバイポーラトランジスタ。
【請求項２】
前記半導体基板はＮ＋／Ｎ型のコレクタ基板であり、前記コレクタ基板の裏面にはコレクタ電極が形成され、前記パッドは、前記コレクタ基板の表面上にエミッタパッドおよびベースパッドとして形成されることを特徴とする請求項１記載のバイポーラトランジスタ。
【請求項３】
前記ベースパッドおよび前記エミッタパッドの少なくとも一方に接続される前記容量調整用配線の面積を調整することにより、対応するコレクタ−ベース間容量およびコレクタ−エミッタ間容量の少なくとも一方の容量値が調整されることを特徴とする請求項２記載のバイポーラトランジスタ。
【請求項４】
前記エミッタパッドに接続された前記容量調整用配線と、前記ベースパッドに接続された前記容量調整用配線との対向する配線長を調整することにより、エミッタ−ベース間容量の容量値が調整されることを特徴とする請求項２記載のバイポーラトランジスタ。
【請求項５】
前記エミッタパッドに接続された前記容量調整用配線と、前記ベースパッドに接続された前記容量調整用配線とが櫛形に配置されることを特徴とする請求項４記載のバイポーラトランジスタ。
【請求項６】
前記半導体基板はＮ＋／Ｎ型のエミッタ基板であり、前記エミッタ基板の裏面にはエミッタ電極が形成され、前記パッドは、前記エミッタ基板の表面上にコレクタパッドおよびベースパッドとして形成されることを特徴とする請求項１記載のバイポーラトランジスタ。
【請求項７】
前記コレクタパッドに接続された前記容量調整用配線と、前記ベースパッドに接続された対向する前記容量調整用配線とが前記絶縁膜を挟んで、コレクタ−ベース間容量を金属−絶縁体−金属（ＭＩＭ）型容量として形成し、前記容量調整用配線の対向する面積を調整することにより、コレクタ−ベース間容量の容量値が調整されることを特徴とする請求項６記載のバイポーラトランジスタ。
【請求項８】
請求項３記載のバイポーラトランジスタを発振アンプとして用いた発振回路であって、
発振動作に寄与する容量の少なくとも一部が、前記容量調整用配線と対向する前記コレクタ電極との間に形成された寄生容量により構成されることを特徴とする発振回路。
【請求項９】
請求項４または５記載のバイポーラトランジスタを発振アンプとして用いた発振回路であって、
発振動作に寄与する容量の少なくとも一部が、前記エミッタパッドに接続された前記容量調整用配線と、前記ベースパッドに接続された前記容量調整用配線との間に形成された寄生容量により構成されることを特徴とする発振回路。
【請求項１０】
請求項７記載のバイポーラトランジスタを発振アンプとして用いた発振回路であって、
発振動作に寄与する容量の少なくとも一部が前記ＭＩＭ型容量により構成されることを特徴とする発振回路。
【請求項１１】
入力電圧に応じて共振周波数の値を可変する共振回路と、
前記共振周波数に応じた周波数の信号を発振する、請求項８から１０のいずれか一項記載の発振回路と、
前記発振回路からの発振信号を増幅して出力するバッファ回路とを備えたことを特徴とする電圧制御型発振装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタに関し、特に電圧制御型発振装置（ＶＣＯ：Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ）に用いられるバイポーラトランジスタ、それを用いた発振回路、かかる発振回路を用いた電圧制御型発振装置に関する。
【０００２】
【従来の技術】
この約１０年間における携帯電話の急速な普及により、高周波デバイス技術、高周波回路技術は劇的な進化を遂げ、それによる高周波装置、例えば携帯電話端末などは、年々、高性能化、小型化、さらには低コスト化が進んでいる。
【０００３】
これらの通信装置におけるキーパーツの一つに、ＶＣＯがある。これは一般に、共振回路と、発振回路と、バッファ回路とからなり、通信に必要な搬送波の高周波信号を、温度変化などに対しても安定に提供する回路である。その構成を図１１に示す。
【０００４】
図１１において、ＶＣＯは、印加電圧Ｖｔにより容量値が変化する可変容量やインダクタなどから成る共振回路１１１と、共振回路１１１の共振周波数に応じた周波数の信号を発振する発振回路１１２と、得られた発振信号を増幅して高周波信号ＲＦｏｕｔを出力するバッファ回路１１３とで構成される。図１１に示すＶＣＯは一例であり、トランジスタの向きの違いなど様々な回路が提案されているが、一般的にはこの回路で代表されている。
【０００５】
ここで、発振回路１１２には、バイポーラトランジスタＴ１に接続されたバランス容量Ｃｃｅ、Ｃｃｂが必要となる。これらのバランス容量Ｃｃｅ、Ｃｃｂは、元来、発振周波数の微調整や出力の調整、さらには電源電圧の変動や発振回路の重要な要素となるＣ／Ｎ（搬送波対雑音比）特性の調整に用いられている。
【０００６】
これらの回路は、携帯電話では、小型化のためにモジュール化されたり、ＩＣ化されてりしている。特にモジュールでは、小型化に加えて低コスト化のため、小型パッケージに実装されたディスクリート（単体）のバイポーラトランジスタが用いられている。その従来のバイポーラトランジスタについて、図９および図１０を用いて説明する。
【０００７】
図９は、従来のバイポーラトランジスタをチップ上面から見た平面図で、図１０は、図９のｃ−ｃ’線に沿った断面図である。図９および図１０において、１は半導体基板としてのＮ＋／Ｎ型のコレクタ基板、２はバイポーラトランジスタが形成されたトランジスタ動作領域、３はコレクタ基板１およびトランジスタ動作領域２の表面に形成された絶縁膜、４および６はそれぞれトランジスタ動作領域２から絶縁膜３を貫通して絶縁膜３上に形成されたエミッタ引出配線およびベース引出配線、５および７はそれぞれエミッタ引出配線４およびベース引出配線に接続され、組立時にはワイヤーボンディングが施されるエミッタパッドおよびベースパッド、８はコレクタ基板１の裏面に形成されたコレクタ電極である。また、トランジスタ動作領域２には、Ｐ型拡散ベース２１と、Ｐ＋ベースコンタクト２２と、Ｎ＋エミッタが形成されている。このようなチップ構造を基板コレクタ構造と言う。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来では、図１１に示すような発振回路１１２を構成するために、ディスクリートデバイスであるバランス容量Ｃｃｅ、ＣｃｂがディスクリートデバイスであるバイポーラトランジスタＴ１に外付けされる。これにより、発振回路１１２のＱ値（インダクタンスもしくはキャパシタンス成分とレジスタンス成分との比）が低くなり、結果として発振回路１１２のＣ／Ｎが劣化するという問題があった。
【０００９】
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、発振回路を構成するバランス容量の少なくとも一部が半導体製造工程で組み込まれたバイポーラトランジスタ、かかるバイポーラトランジスタを用いて所望の高い高周波性能が得られる発振回路、およびかかる発振回路を用いて高性能で且つ小型化および低コスト化を図った電圧制御型発振装置を提供することにある。
【００１０】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係るバイポーラトランジスタは、半導体基板と、半導体基板上に形成されたトランジスタ動作領域と、半導体基板の表面上を覆うように形成された絶縁膜と、トランジスタ動作領域から絶縁膜を貫通し、絶縁膜上まで引き出された引出配線と、引出配線に接続されたワイヤボンディング用のパッドと、パッドに接続された容量調整用配線とを備えたことを特徴とする。
【００１１】
本発明に係るバイポーラトランジスタにおいて、半導体基板はＮ＋／Ｎ型のコレクタ基板であり、コレクタ基板の裏面にはコレクタ電極が形成され、パッドは、コレクタ基板の表面上にエミッタパッドおよびベースパッドとして形成されることを特徴とする。
【００１２】
この場合、ベースパッドおよびエミッタパッドの少なくとも一方に接続される容量調整用配線の面積を調整することにより、対応するコレクタ−ベース間容量およびコレクタ−エミッタ間容量の少なくとも一方の容量値が調整されることを特徴とする。
【００１３】
また、エミッタパッドに接続された容量調整用配線と、ベースパッドに接続された容量調整用配線との対向する配線長を調整することにより、エミッタ−ベース間容量の容量値が調整されることを特徴とする。
【００１４】
この場合、エミッタパッドに接続された容量調整用配線と、ベースパッドに接続された容量調整用配線とが櫛形に配置されることが好ましい。
【００１５】
また、本発明に係るバイポーラトランジスタにおいて、半導体基板はＮ＋／Ｎ型のエミッタ基板であり、エミッタ基板の裏面にはエミッタ電極が形成され、パッドは、エミッタ基板の表面上にコレクタパッドおよびベースパッドとして形成されることを特徴とする。
【００１６】
この場合、コレクタパッドに接続された容量調整用配線と、ベースパッドに接続された対向する容量調整用配線とが絶縁膜を挟んで、コレクタ−ベース間容量を金属−絶縁体−金属（ＭＩＭ）型容量として形成し、容量調整用配線の対向する面積を調整することにより、コレクタ−ベース間容量の容量値が調整されることを特徴とする。
【００１７】
前記の目的を達成するため、本発明に係る第１の発振回路は、本発明に係るバイポーラトランジスタを発振アンプとして用いた発振回路であって、発振動作に寄与する容量の少なくとも一部が、容量調整用配線と対向するコレクタ電極との間に形成された寄生容量により構成されることを特徴とする。
【００１８】
前記の目的を達成するため、本発明に係る第２の発振回路は、本発明に係るバイポーラトランジスタを発振アンプとして用いた発振回路であって、発振動作に寄与する容量の少なくとも一部が、エミッタパッドに接続された容量調整用配線と、ベースパッドに接続された容量調整用配線との間に形成された寄生容量により構成されることを特徴とする。
前記の目的を達成するため、本発明に係る第３の発振回路は、本発明に係るバイポーラトランジスタを発振アンプとして用いた発振回路であって、発振動作に寄与する容量の少なくとも一部がＭＩＭ型容量により構成されることを特徴とする。
【００１９】
前記の目的を達成するため、本発明に係る電圧制御型発振装置は、入力電圧に応じて共振周波数の値を可変する共振回路と、共振周波数に応じた周波数の信号を発振する第１から第３の発振回路のいずれかと、該発振回路からの発振信号を増幅して出力するバッファ回路とを備えたことを特徴とする。
【００２０】
上記の構成によれば、容量調整用配線とＮ＋コレクタ基板との間に形成されたコレクタ−ベース間容量およびコレクタ−エミッタ間容量、エミッタパッドに接続された容量調整用配線と、ベースパッドに接続された容量調整用配線との間に形成されたエミッタ−ベース間容量を増加させて、これらの容量を、発振回路を構成するバランス容量の少なくとも一部として、半導体製造工程で、トランジスタ動作領域が小さいバイポーラトランジスタに取り込むことができる。
【００２１】
また、上記の端子間容量の値は、容量調整用配線を用いて容易に調整することができ、発振回路において所望の高い高周波性能を得ることができる。
【００２２】
また、かかる発振回路を用いることで、高性能で且つ小型化および低コスト化を図った電圧制御型発振装置を実現することができる。
【００２３】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面を参照しながら説明する。なお、以下の実施形態で説明するバイポーラトランジスタはいずれも、従来例で説明した図１１に示す発振回路およびＶＣＯに適用される。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るバイポーラトランジスタをチップ上面から見た平面図で、図２は、図１のａ−ａ’線に沿った断面図である。なお、図１および図２において、図９および図１０に示す従来例と同じ部分については、同一の符号を付して説明を省略する。
【００２５】
本実施形態が従来例と異なるのは、ベースパッド７に接続された容量調整用配線１１を設けた点にある。
【００２６】
容量調整用配線１１は、その一部がベースパッド７と接続されているが、残りは単に絶縁膜３の上部を覆っているだけであるので、電流増幅率や耐圧などのＤＣ的（直流的）な電気特性には影響を及ぼさない。一方、ＡＣ的（高周波的）には、容量調整用配線１１は、Ｎ＋コレクタ基板との間に寄生容量を形成するので、バイポーラトランジスタのコレクタ−ベース間容量の容量値が増加し、このコレクタ−ベース間容量を図１１に示す発振回路１１２のバランス容量Ｃｃｂの少なくとも一部として半導体チップ内部に取り込むことができる。
【００２７】
また、容量調整用配線１１の面積を調整することで、コレクタ−ベース間容量の容量値を容易に調整することができる。
【００２８】
（第２の実施形態）
図３は、本発明の第２の実施形態に係るバイポーラトランジスタをチップ上面から見た平面図である。図３において、本実施形態が第１の実施形態と異なるのは、バイポーラトランジスタのコレクタ−ベース間容量の代わりに、コレクタ−エミッタ間容量を増加させるために、一端がエミッタパッド５に接続された容量調整用配線３１、３２を設けた点にある。その他の構成は第１の実施形態と同じであるので、ここでは説明を繰り返さない。
【００２９】
容量調整用配線３１、３２は、Ｎ＋コレクタ基板との間に寄生容量を形成するので、バイポーラトランジスタのコレクタ−エミッタ間容量の容量値が増加し、このコレクタ−エミッタ間容量を図１１に示す発振回路１１２のバランス容量Ｃｃｅの少なくとも一部として半導体チップ内部に取り込むことができる。
【００３０】
また、容量調整用配線３１、３２の面積を調整することで、コレクタ−エミッタ間容量の容量値を容易に調整することができる。
【００３１】
（第３の実施形態）
図４は、本発明の第３の実施形態に係るバイポーラトランジスタをチップ上面から見た平面図である。図４において、本実施形態が第１の実施形態と異なるのは、バイポーラトランジスタのコレクタ−エミッタ間容量とコレクタ−ベース間容量を共に増加させるために、一端がエミッタパッド５に接続された容量調整用配線４１と、一端がベースパッド７に接続された容量調整用配線４２とを設けた点にある。その他の構成は第１の実施形態と同じであるので、ここでは説明を繰り返さない。
【００３２】
容量調整用配線４１、４２は、Ｎ＋コレクタ基板との間に寄生容量を形成するので、バイポーラトランジスタのコレクタ−エミッタ間容量とコレクタ−ベース間容量の容量値が共に増加し、これらのコレクタ−エミッタ間容量とコレクタ−ベース間容量をそれぞれ図１１に示す発振回路１１２のバランス容量Ｃｃｅ、Ｃｃｂの少なくとも一部として半導体チップ内部に取り込むことができる。
【００３３】
また、容量調整用配線４１、４２の面積を調整することで、コレクタ−エミッタ間容量とコレクタ−ベース間容量の容量値を共に容易に調整することができる。
【００３４】
（第４の実施形態）
図５は、本発明の第４の実施形態に係るバイポーラトランジスタをチップ上面から見た平面図である。図５において、本実施形態が第１の実施形態と異なるのは、バイポーラトランジスタのコレクタ−ベース間容量を増加させるために、一部がベースパッド７に接続された容量調整用配線５２を設け、さらにエミッタ−ベース間容量を増加させるために、容量調整用配線５２と櫛形に配置され、それぞれの一端がエミッタパッド５に接続された容量調整用配線５１、５３とを設けた点にある。その他の構成は第１の実施形態と同じであるので、ここでは説明を繰り返さない。
【００３５】
図５において、第１の実施形態と同様にコレクタ−ベース間容量が増加しているのに加えて、一端がエミッタパッド５に接続された容量調整用配線５１、５３と、一部がベースパッド７に接続された容量調整用配線５２とが櫛形に配置されているため、互いの対向する配線長が長くなるため、櫛形部分に寄生容量として形成されるエミッタ−ベース間容量も増加している。
【００３６】
このように、本実施形態によれば、コレクタ−ベース間容量とエミッタ−ベース間容量を発振回路のバランス容量の少なくとも一部として半導体チップ内部に取り込むことができる。
【００３７】
また、容量調整用配線５２の面積を調整することで、コレクタ−ベース間容量の容量値を、容量調整用配線５１と５２の櫛形部分、容量調整用配線５３と５２の櫛形部分における対向する配線長を調整することで、エミッタ−ベース間容量の容量値を容易に調整することができる。
【００３８】
（第５の実施形態）
図６は、本発明の第５の実施形態に係るバイポーラトランジスタをチップ上面から見た平面図である。図６において、本実施形態が第４の実施形態と異なるのは、第４の実施形態では、コレクタ−ベース間容量とエミッタ−ベース間容量の容量値を共に増加させているのに対して、本実施形態では、主にエミッタ−ベース間容量を増加させるために、一部がベースパッド７に接続された容量調整用配線６２と、一端がエミッタパッド５に接続された容量調整用配線６１、６３との櫛形部分における対向する配線長を第４の実施形態のそれよりも長くした点にある。その他の構成は第４の実施形態と同じであるので説明を省略する。
【００３９】
（第６の実施形態）
図７は、本発明の第６の実施形態に係るバイポーラトランジスタをチップ上面から見た平面図で、図８は、図７のｂ−ｂ’線に沿った断面図である。図７および図８において、７１は半導体基板としてのＮ＋／Ｎエミッタ基板、７２はバイポーラトランジスタが形成されたトランジスタ動作領域、７３はエミッタ基板７１およびトランジスタ動作領域２の表面に形成された絶縁膜、７４および７６はそれぞれトランジスタ動作領域７２から絶縁膜７３を貫通して、絶縁膜７３上に形成されたコレクタ引出配線およびベース引出配線、７５および７７はそれぞれコレクタ引出配線７４およびベース引出配線７６に接続され、組立時にはワイヤーボンディングが施されるコレクタパッドおよびベースパッド、８０はエミッタ基板７１の裏面に形成されたエミッタ電極である。このようなチップ構造を基板エミッタ構造と言う。
【００４０】
７８は容量調整用配線であり、その一端はコレクタ引出配線７４に接続され、ベースパッド７７に接続された容量調整用配線７９とともに、絶縁膜７３の一部を挟んでＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）型の容量を形成している。これにより、コレクタ−ベース間容量が増加し、このコレクタ−ベース間容量を図１１に示す発振回路１１２のバランス容量Ｃｃｂの少なくとも一部として半導体チップ内部に取り込むことができる。ただし、本実施形態は、第１から第５の実施形態とは異なり、２層の配線構造を必要とする。
【００４１】
なお、第１から第５の実施形態では、容量調整用配線層を最上部の配線層としたが、基本的に２層以上の配線プロセスが用いられている場合は、どの配線層を容量調整用配線として用いてもよい。しかし、最も効果的なのは、当然ながら最下部の配線層を容量調整用配線とした場合である。
【００４２】
また、第１から第５の実施形態では、基板コレクタ構造について例示および説明したが、本発明はこれに限定されず、基板エミッタ構造にも適用できる。同様に、第６の実施形態では、基板エミッタ構造について例示および説明したが、本発明はこれに限定されず、基板コレクタ構造にも適用できる。
【００４３】
また、第１から第５の実施形態では、図２に示すように、Ｎ＋／Ｎ型のコレクタ基板１上のトランジスタ動作領域２に、Ｐ型ベース２１、Ｐ＋ベースコンタクト２２、およびＮ＋エミッタ２３を形成した横型トランジスタとしたが、本発明はこれに限定されず、Ｐ型ベースとＮ＋エミッタの縦型トランジスタとしてもよい。
【００４４】
さらに、第１から第５の実施形態では、図２に示すように、Ｐ型ベース２１、Ｐ＋ベースコンタクト２２、およびＮ＋エミッタ２３は、拡散により形成したが、本発明はこれに限定されず、図１３に示すように、Ｎ＋／Ｎ型のコレクタ基板１３０１上に順次エピタキシャル成長させたＰ型ベース１３０２、Ｎ＋エミッタ１３０３であってもよい。
【００４５】
次に、第１から第６の実施形態によるバイポーラトランジスタを発振回路に用いた場合の利点について、図１２を用いてコレクタ−ベース間容量の場合を例に挙げて説明する。
【００４６】
図１２は、コレクタ−ベース間電圧（Ｖｃｂ）に対するコレクタ−ベース間容量（Ｃｃｂ）の特性を示す図である。図１２において、１２１はトランジスタ動作領域が小さい場合の容量特性、１２２はトランジスタ動作領域が大きい場合の用量特性、また１２３はトランジスタ動作領域が小さく、本発明による容量調整用配線を用いた場合の容量特性である。
【００４７】
発振回路の発振性能を向上するためには発振アンプであるバイポーラトランジスタを微細化して、遮断周波数などの高周波特性を向上させる方法が一般的である。ところが、高周波性能を向上するための微細化により、トランジスタが元来有しているトランジスタ動作領域の容量が小さくなる（図１２の容量特性１２１）。遮断周波数に近づいた高い周波数での発振では、図１１に示すバランス容量の容量値が小さくても、あまり問題では無い。なぜなら、バランス容量でフィードバックされる量は、発振周波数をｆ、バランス容量の容量値をＣとすると、以下のインピーダンスＺに反比例し、
Ｚ＝１／（２πｆＣ）
発振周波数ｆが大きいと、容量値Ｃが小さくても、インピーダンスＺは小さくなるので、十分な量がフィードバックされるためである。
【００４８】
一方、端子間容量が小さい高性能なバイポーラトランジスタを低い発振周波数で用いると、インピーダンスＺが非常に大きくなり、フィードバック量が不十分になる。そのため、従来では、外付けのバランス容量を大きくする処置が取られたりしたが、前述のように発振回路のＱ値の低下によりＣ／Ｎが劣化していた。従って、Ｃ／Ｎが重視される場合には、発振電力や効率などの他の諸特性を犠牲にして、高周波性能の低い、すなわち遮断周波数の低い、トランジスタ動作領域が大きいバイポーラトランジスタ（図１２の容量特性１２２）を用いるような対策も取られていた。
【００４９】
これに対し、第１から第６の実施形態の構成によれば、微細化された高性能なトランジスタ動作領域を損ねることなく、図１２の容量特性１２３で示すように、大きなトランジスタ動作領域を用いたような、見かけ上の容量増加を行うことができるので、優れたＣ／Ｎ特性と、他の発振電力や効率などの諸特性とを両立させることができる。
【００５０】
また、その製造過程から明らかなように、配線の一部の面積を増加させるだけなので、工程数の増加やチップ面積の拡大を生じることも無い。
【００５１】
【発明の効果】
以上のように、本発明によれば、発振回路のバランス容量をディスクリートデバイスであるバイポーラトランジスタ上に、ＩＣのように製造コストを増加させることなく取り込み、高い高周波性能と小型化・低コスト化を両立させるとともに、優れたＣ／Ｎ特性と他の発振電力や効率などの諸特性も両立させることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るバイポーラトランジスタの構造を示す平面図
【図２】図１のａ−ａ’線に沿った断面図
【図３】本発明の第２の実施形態に係るバイポーラトランジスタの構造を示す平面図
【図４】本発明の第３の実施形態に係るバイポーラトランジスタの構造を示す平面図
【図５】本発明の第４の実施形態に係るバイポーラトランジスタの構造を示す平面図
【図６】本発明の第５の実施形態に係るバイポーラトランジスタの構造を示す平面図
【図７】本発明の第６の実施形態に係るバイポーラトランジスタの構造を示す平面図
【図８】図７のｂ−ｂ’線に沿った断面図
【図９】従来のバイポーラトランジスタの構造を示す平面図
【図１０】図９のｃ−ｃ’線に沿った断面図
【図１１】一般的なＶＣＯの構成を示す回路図
【図１２】本発明による効果を比較説明するためのコレクタ−ベース間容量の特性図
【図１３】本発明の他の実施形態に係るバイポーラトランジスタの構造を示す断面図
【符号の説明】
１、１３０１　Ｎ＋／Ｎコレクタ基板
２、７２　トランジスタ動作領域
２１、１３０２　Ｐ型ベース
２２　Ｐ＋ベースコンタクト
２３、１３０３　Ｎ＋エミッタ
３、７３　絶縁膜
４　エミッタ引出配線
５　エミッタパッド
６、７６　ベース引出配線
７、７７　ベースパッド
８　コレクタ電極
１１、３１、３２、４１、４２　容量調整用配線
５１、５２、５３、６１、６２、６３　容量調整用配線
７１　Ｎ＋／Ｎエミッタ基板
７４　コレクタ引出配線
７５　コレクタパッド
７８、７９　容量調整用配線
８０　エミッタ電極
【図１】
2004087532.tif 000003
【図２】
2004087532.tif 000004
【図３】
2004087532.tif 000005
【図４】
2004087532.tif 000006
【図５】
2004087532.tif 000007
【図６】
2004087532.tif 000008
【図７】
2004087532.tif 000009
【図８】
2004087532.tif 000010
【図９】
2004087532.tif 000011
【図１０】
2004087532.tif 000012
【図１１】
2004087532.tif 000013
【図１２】
2004087532.tif 000014
【図１３】
2004087532.tif 000015