(57)【要約】【課題】キャリア基板を接続するための接続端子にかかる応力を緩和する。【解決手段】導電材２５ｂ、３５ｂでそれぞれ被覆された樹脂部材２５ａ、３５ａを含む接続端子２５、３５をそれぞれ介し、半導体チップ１３が搭載された半導体パッケージＰＫ１１上に半導体パッケージＰＫ１２、ＰＫ１３を実装する。【選択図】      図１
2004281817.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが搭載された半導体パッケージと、
前記半導体パッケージに設けられ、導電材で被覆された樹脂部材を含む接続端子とを備えることを特徴とする半導体装置。
【請求項２】
第１半導体チップが搭載された第１半導体パッケージと、
第２半導体チップが搭載された第２半導体パッケージと、
前記第１半導体パッケージと前記第２半導体パッケージとの間に設けられ、導電材で被覆された樹脂部材を含む接続端子とを備えることを特徴とする半導体装置。
【請求項３】
前記第１半導体パッケージは、
前記第１半導体チップがフリップチップ実装された第１キャリア基板を備え、
前記第２半導体パッケージは、
前記接続端子を介して前記第１キャリア基板上に接合された第２キャリア基板を備えることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第１半導体パッケージは、前記第１キャリア基板上に前記第１半導体チップがフリップチップ実装されたボールグリッドアレイ、前記第２半導体パッケージは、前記第２キャリア基板上に搭載された前記第２半導体チップがモールド封止されたボールグリッドアレイまたはチップサイズパッケージであることを特徴とする請求項２または３記載の半導体装置。
【請求項５】
電極パッドが形成された半導体チップと、
前記電極パッドに接続され、導電材で被覆された樹脂部材を含む接続端子とを備えることを特徴とする半導体装置。
【請求項６】
第１半導体チップが搭載された第１半導体パッケージと、
導電材で被覆された樹脂部材を含む接続端子を介し、前記第１半導体チップ上に配置されるように、前記第１半導体パッケージ上に支持された第２半導体チップとを備えることを特徴とする半導体装置。
【請求項７】
前記接続端子はボール電極またはバンプ電極であることを特徴とする請求項１〜６のいずれか１項記載の半導体装置。
【請求項８】
前記導電材を被覆するハンダ材をさらに備えることを特徴とする請求項１〜７のいずれか１項記載の半導体装置。
【請求項９】
前記樹脂部材に混入された金属粒子をさらに備えることを特徴とする請求項１〜８のいずれか１項記載の半導体装置。
【請求項１０】
第１電子部品が搭載された第１パッケージと、
第２電子部品が搭載された第２パッケージと、
前記第１パッケージと前記第２パッケージとの間に設けられ、導電材で被覆された樹脂部材を含む接続端子とを備えることを特徴とする電子デバイス。
【請求項１１】
第１半導体チップが搭載された第１半導体パッケージと、
第２半導体チップが搭載された第２半導体パッケージと、
前記第１半導体パッケージと前記第２半導体パッケージとの間に設けられ、導電材で被覆された樹脂部材を含む接続端子と、
前記接続端子を介して接続された前記第１半導体パッケージと前記第２半導体パッケージとを実装するマザー基板とを備えることを特徴とする電子機器。
【請求項１２】
第１半導体パッケージおよび第２半導体パッケージにそれぞれ設けられたランド上にハンダ材を供給する工程と、
導電材で被覆された樹脂部材を前記ハンダ材で固定することにより、前記第１半導体パッケージと前記第２半導体パッケージとを接続する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１３】
ハンダ材で被覆された樹脂部材を第１半導体パッケージおよび第２半導体パッケージにそれぞれ設けられたランド間に配置する工程と、
前記樹脂部材を前記ハンダ材で固定することにより、前記第１半導体パッケージと前記第２半導体パッケージとを接続する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１４】
金属粒子が混入された樹脂部材を含む接続端子を第１半導体パッケージのランド上に形成する工程と、
前記第１半導体パッケージのランド上に形成された接続端子をハンダ材で被覆する工程と、
前記ハンダ材で被覆された接続端子を介して、前記第１半導体パッケージと前記第２半導体パッケージとを接続する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法に関し、特に、半導体パッケージなどの積層構造に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、半導体チップ実装時の省スペース化を図るため、例えば、特許文献１に開示されているように、半導体チップが搭載されたキャリア基板を、ハンダボールを介して積層することにより、半導体チップを３次元実装する方法がある。
【０００３】
【特許文献１】
特開平１０−２８４６８３号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、キャリア基板を接続するためにハンダボールを用いると、ハンダボールの根元に残留応力が集中し、接続端子にクラックを誘発するという問題があった。
そこで、本発明の目的は、接続端子にかかる応力を緩和することが可能な半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法を提供することである。
【０００５】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体チップが搭載された半導体パッケージと、前記半導体パッケージに設けられ、導電材で被覆された樹脂部材を含む接続端子とを備えることを特徴とする。これにより、接続端子にかかる応力を樹脂部材で吸収させることが可能となり、接続端子にかかる応力を接続端子自体で吸収することが可能となる。このため、半導体パッケージの構成の複雑化を抑制しつつ、半導体パッケージの耐衝撃性を向上させることが可能となることから、半導体パッケージの薄型化を可能としつつ、半導体パッケージの信頼性を向上させることが可能となるとともに、製造工程の煩雑化を抑制して、コストアップを抑制することが可能となる。
【０００６】
また、本発明の一態様に係る半導体装置によれば、第１半導体チップが搭載された第１半導体パッケージと、第２半導体チップが搭載された第２半導体パッケージと、前記第１半導体パッケージと前記第２半導体パッケージとの間に設けられ、導電材で被覆された樹脂部材を含む接続端子とを備えることを特徴とする。これにより、第１半導体パッケージと第２半導体パッケージとを電気的に接続することを可能としつつ、接続端子にかかる応力を樹脂部材で吸収させることが可能となる。このため、製造工程の煩雑化を抑制しつつ、半導体パッケージの耐衝撃性を向上させることが可能となるとともに、コストアップを抑制しつつ、半導体パッケージの信頼性を向上させることが可能となる。
【０００７】
さらに、接続端子に樹脂部材を含ませることにより、接続端子を押し潰しながら、第１半導体パッケージと第２半導体パッケージとを接続することが可能となり、接続端子の高さを容易に調整することが可能となる。このため、半導体パッケージに反りがある場合においても、半導体パッケージの構成を変更することなく、半導体パッケージ間の高低差を接続端子で吸収させることが可能となり、コストアップを抑制しつつ、半導体パッケージ間の接続信頼性を向上させることが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、前記第１半導体パッケージは、前記第１半導体チップがフリップチップ実装された第１キャリア基板を備え、前記第２半導体パッケージは、前記接続端子を介して前記第１キャリア基板上に接合された第２キャリア基板を備えることを特徴とする。
これにより、接続端子にかかる応力を接続端子自体で吸収させることを可能としつつ、異種パッケージを積層させることが可能となることから、実装面積を縮小することを可能としつつ、半導体パッケージの信頼性を向上させることが可能となる。
【０００９】
また、本発明の一態様に係る半導体装置によれば、前記第１半導体パッケージは、前記第１キャリア基板上に前記第１半導体チップがフリップチップ実装されたボールグリッドアレイ、前記第２半導体パッケージは、前記第２キャリア基板上に搭載された前記第２半導体チップがモールド封止されたボールグリッドアレイまたはチップサイズパッケージであることを特徴とする。
【００１０】
これにより、汎用パッケージを用いることを可能としつつ、接続端子にかかる応力を接続端子自体で吸収させることを可能となることから、生産効率の劣化を抑制しつつ、半導体パッケージの耐衝撃性を向上させることが可能となる。
また、本発明の一態様に係る半導体装置によれば、電極パッドが形成された半導体チップと、前記電極パッドに接続され、導電材で被覆された樹脂部材を含む接続端子とを備えることを特徴とする。
【００１１】
これにより、半導体チップの構成の複雑化を抑制しつつ、半導体チップの耐衝撃性を向上させることが可能となることから、半導体チップの実装面積の増大を抑止しつつ、半導体チップの信頼性を向上させることが可能となる。
また、本発明の一態様に係る半導体装置によれば、第１半導体チップが搭載された第１半導体パッケージと、導電材で被覆された樹脂部材を含む接続端子を介し、前記第１半導体チップ上に配置されるように、前記第１半導体パッケージ上に支持された第２半導体チップとを備えることを特徴とする。
【００１２】
これにより、第１半導体チップと第２半導体チップとの間にキャリア基板を介在させることなく、第１半導体チップ上に第２半導体チップが配置されるようにして、第２半導体チップを第１半導体パッケージ上にフリップチップ実装することが可能となるとともに、接続端子にかかる応力を樹脂部材で吸収させることが可能となる。このため、半導体チップ積層時の高さの増大を抑制しつつ、第２半導体チップの耐衝撃性を向上させることが可能となることから、省スペース化を可能としつつ、第２半導体チップの信頼性を向上させることが可能となる。
【００１３】
また、本発明の一態様に係る半導体装置によれば、前記接続端子はボール電極またはバンプ電極であることを特徴とする。
これにより、接続端子を突出させることが可能となり、半導体チップが搭載されたキャリア基板同士を積層させることが可能となることから、実装面積の縮小を可能としつつ、半導体パッケージの耐衝撃性を向上させることが可能となる。
【００１４】
また、本発明の一態様に係る半導体装置によれば、前記導電材を被覆するハンダ材をさらに備えることを特徴とする。
これにより、樹脂部材を含む接続端子を容易に接合させることが可能となり、樹脂部材を含む接続端子を接合させるために、予備ハンダを供給する必要がなくなる。このため、製造工程の煩雑化を抑制しつつ、半導体パッケージの耐衝撃性を向上させることが可能となることから、コストアップを抑制しつつ、半導体パッケージの信頼性を向上させることが可能となる。
【００１５】
また、本発明の一態様に係る半導体装置によれば、前記樹脂部材に混入された金属粒子をさらに備えることを特徴とする。
これにより、樹脂部材を含む接続端子の表面にハンダ材を選択的に付着させることが可能となり、製造工程の煩雑化を抑制しつつ、それ自体で応力を吸収することが可能な接続端子を半導体パッケージに形成することができる。
【００１６】
また、本発明の一態様に係る電子デバイスによれば、第１電子部品が搭載された第１パッケージと、第２電子部品が搭載された第２パッケージと、前記第１パッケージと前記第２パッケージとの間に設けられ、導電材で被覆された樹脂部材を含む接続端子とを備えることを特徴とする。
これにより、第１パッケージと第２パッケージとを電気的に接続することを可能としつつ、接続端子にかかる応力を樹脂部材で吸収させることが可能となることから、製造工程の煩雑化を抑制しつつ、電子部品の耐衝撃性を向上させることが可能となる。
【００１７】
また、本発明の一態様に係る電子機器によれば、第１半導体チップが搭載された第１半導体パッケージと、第２半導体チップが搭載された第２半導体パッケージと、前記第１半導体パッケージと前記第２半導体パッケージとの間に設けられ、導電材で被覆された樹脂部材を含む接続端子と、前記接続端子を介して接続された前記第１半導体パッケージと前記第２半導体パッケージとを実装するマザー基板とを備えることを特徴とする。
【００１８】
これにより、製造工程の煩雑化を抑制しつつ、半導体パッケージの耐衝撃性を向上させることが可能となることから、コストアップを抑制しつつ、電子機器の信頼性を向上させることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第１半導体パッケージおよび第２半導体パッケージにそれぞれ設けられたランド上にハンダ材を供給する工程と、導電材で被覆された樹脂部材を前記ハンダ材で固定することにより、前記第１半導体パッケージと前記第２半導体パッケージとを接続する工程とを備えることを特徴とする。
【００１９】
これにより、導電材で被覆された樹脂部材を用いて第１半導体パッケージと第２半導体パッケージとを電気的に接続することが可能となり、製造工程の煩雑化を抑制しつつ、接続端子に応力緩和作用を持たせることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、ハンダ材で被覆された樹脂部材を第１半導体パッケージおよび第２半導体パッケージにそれぞれ設けられたランド間に配置する工程と、前記樹脂部材を前記ハンダ材で固定することにより、前記第１半導体パッケージと前記第２半導体パッケージとを接続する工程とを備えることを特徴とする。
【００２０】
これにより、第１半導体パッケージおよび第２半導体パッケージのランド上に予備ハンダを供給することなく、樹脂部材を用いて第１半導体パッケージと第２半導体パッケージとを電気的に接続することが可能となり、製造工程の煩雑化を抑制しつつ、半導体パッケージの耐衝撃性を向上させることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、金属粒子が混入された樹脂部材を含む接続端子を第１半導体パッケージのランド上に形成する工程と、前記第１半導体パッケージのランド上に形成された接続端子をハンダ材で被覆する工程と、前記ハンダ材で被覆された接続端子を介して、前記第１半導体パッケージと前記第２半導体パッケージとを接続する工程とを備えることを特徴とする。
【００２１】
これにより、ハンダ材で被覆された樹脂部材を含む複数の接続端子を半導体パッケージに一括形成することが可能となり、製造工程の煩雑化を抑制しつつ、接続端子に応力緩和作用を持たせることを可能として、半導体パッケージの耐衝撃性を向上させることが可能となる
【００２２】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置、電子デバイスおよびそれら製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。なお、この第１実施形態は、導電材２５ｂ、３５ｂでそれぞれ被覆された樹脂部材２５ａ、３５ａを含む接続端子２５、３５をそれぞれ介し、半導体チップ１３が搭載された半導体パッケージＰＫ１１上に半導体パッケージＰＫ１２、ＰＫ１３を実装するようにしたものである。
【００２３】
図１（ａ）において、半導体パッケージＰＫ１１にはキャリア基板１１が設けられ、キャリア基板１１の両面にはランド１２ａ、１２ｂがそれぞれ形成されている。そして、キャリア基板１１上には半導体チップ１３がフリップチップ実装され、半導体チップ１３には、フリップチップ実装するための接続端子１４が設けられている。そして、半導体チップ１３に設けられた接続端子１４は、異方性導電シート１５を介してランド１２ｂ上にＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合されている。
【００２４】
一方、半導体パッケージＰＫ１２、ＰＫ１３にはキャリア基板２１、３１がそれぞれ設けられ、キャリア基板２１、３１の裏面にはランド２２、３２がそれぞれ形成されている。そして、キャリア基板２１、３１上には半導体チップがそれぞれ実装され、半導体チップが実装されたキャリア基板２１、３１の一面全体は、封止樹脂２３、３３でそれぞれ封止されている。
【００２５】
なお、キャリア基板１１、２１、３１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板１１、２１、３１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、キャリア基板２１、３１上には、ワイヤボンド接続された半導体チップを実装するようにしてもよいし、半導体チップをフリップチップ実装するようにしてもよく、半導体チップの積層構造を実装するようにしてもよい。
【００２６】
次に、図１（ｂ）に示すように、キャリア基板１１、２１、３１のランド１２ｂ、２２、３２上にハンダペースト１６、２４、３４をそれぞれ塗布する。そして、ハンダペースト２４、３４が塗布されたキャリア基板２１、３１のランド２２、３２上に接続端子２５、３５をそれぞれ仮接着する。なお、ハンダペースト１６が塗布されたキャリア基板１１のランド１２ｎ上に接続端子２５、３５をそれぞれ仮接着するようにしてもよい。ここで、接続端子２５、３５は、導電材２５ｂ、３５ｂでそれぞれ被覆された樹脂部材２５ａ、３５ａを含むように構成することができる。また、導電材２５ｂ、３５ｂとしては、例えば、Ａｕ、Ｐｔ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉなどの金属またはこれらの金属のいずれかの積層構造を用いることができる。また、樹脂部材２５ａ、３５ａとしては、例えば、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂などを用いることができる。また、導電材２５ｂ、３５ｂで樹脂部材２５ａ、３５ａをそれぞれ被覆する場合、例えば、無電解メッキ、蒸着またはスパッタなどを用いることができる。また、導電材２５ｂ、３５ｂと樹脂部材２５ａ、３５ａとの密着性を向上させるために、例えば、Ｔｉ、ＴｉＮなどのバリアメタル膜、あるいは、シリコン酸化膜やシリコン窒化膜などの無機膜を、導電材２５ｂ、３５ｂと樹脂部材２５ａ、３５ａとの間に介在させるようにしてもよい。また、接続端子２５、３５は、例えば、ボール状に構成することができ、これにより、ボールグリッドアレイなどの汎用パッケージと製造工程における整合性をとることができる。
【００２７】
次に、図１（ｃ）に示すように、接続端子２５、３５がそれぞれ仮接着された半導体パッケージＰＫ１２、ＰＫ１３を半導体パッケージＰＫ１１上にマウントする。そして、リフロー処理を行うことにより、ハンダペースト１６、２４、３４をそれぞれ介し、接続端子２５、３５をランド１２ｂ、２２、３２上にそれぞれ接合させる。
【００２８】
これにより、接続端子２５、３５にかかる応力を樹脂部材２５ａ、３５ａで吸収させることが可能となり、接続端子２５、３５にかかる応力を接続端子２５、３５自体で吸収することが可能となる。このため、半導体パッケージＰＫ１１、ＰＫ１２、ＰＫ１３の構成の複雑化を抑制しつつ、半導体パッケージＰＫ１１、ＰＫ１２、ＰＫ１３の耐衝撃性を向上させることが可能となることから、半導体パッケージＰＫ１１、ＰＫ１２、ＰＫ１３の薄型化を可能としつつ、半導体パッケージＰＫ１１、ＰＫ１２、ＰＫ１３の信頼性を向上させることが可能となるとともに、製造工程の煩雑化を抑制して、コストアップを抑制することが可能となる。
【００２９】
さらに、接続端子２５、３５に樹脂部材２５ａ、３５ａを含ませることにより、接続端子２５、３５を押し潰しながら、半導体パッケージＰＫ１１、ＰＫ１２、ＰＫ１３を接続することが可能となり、接続端子２５、３５の高さを容易に調整することが可能となる。このため、半導体パッケージＰＫ１１、ＰＫ１２、ＰＫ１３に反りがある場合においても、半導体パッケージＰＫ１１、ＰＫ１２、ＰＫ１３の構成を変更することなく、半導体パッケージＰＫ１１、ＰＫ１２、ＰＫ１３間の高低差を接続端子２５、３５で個々に吸収させることが可能となり、コストアップを抑制しつつ、半導体パッケージＰＫ１１、ＰＫ１２、ＰＫ１３間の接続信頼性を向上させることが可能となる。
【００３０】
なお、半導体パッケージＰＫ１２、ＰＫ１３を半導体パッケージＰＫ１１上にマウントする場合、キャリア基板２１、３１の端部がそれぞれ半導体チップ１３上に配置されるようにして、キャリア基板２１、３１をキャリア基板１１上にそれぞれ実装することができる。これにより、同一の半導体チップ１３上に複数の半導体パッケージＰＫ１２、ＰＫ１３を配置することが可能となり、実装面積の縮小を可能としつつ、異種の半導体チップを３次元実装することが可能となる。
【００３１】
なお、キャリア基板２１、３１の端部がそれぞれ半導体チップ１３上に配置されるようにして、キャリア基板２１、３１をキャリア基板１１上にそれぞれ実装する場合、接続端子２５、３５は、半導体チップ１３の搭載領域を避けるようにして配置することができ、例えば、接続端子２５、３５をコ字状にそれぞれ配列することができる。また、キャリア基板１１、２１、３１には、ランド１２ｂ、２２、３２の表面が露出するようにして、ソルダレジストなどの絶縁膜１７、３６を形成するようにしてもよい。
【００３２】
次に、図１（ｄ）に示すように、キャリア基板１１の裏面に設けられたランド１２ａ上に、キャリア基板１１をマザー基板上に実装するための接続端子１８を形成する。なお、接続端子２５、３５を介して実装された半導体パッケージＰＫ１１、ＰＫ１２、ＰＫ１３間の隙間には、必要に応じて樹脂を注入するようにしてもよい。
【００３３】
図２は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。なお、この第２実施形態は、導電材５５ｂ、６５ｂおよびハンダ材５５ｃ、６５ｃで順次被覆された樹脂部材５５ａ、６５ａを含む接続端子５５、６５を介し、半導体チップ４３が搭載された半導体パッケージＰＫ２１上に半導体パッケージＰＫ２２、ＰＫ２３を実装するようにしたものである。
【００３４】
図２（ａ）において、半導体パッケージＰＫ２１にはキャリア基板４１が設けられ、キャリア基板４１の両面にはランド４２ａ、４２ｂがそれぞれ形成されている。そして、キャリア基板４１上には半導体チップ４３がフリップチップ実装され、半導体チップ４３には、フリップチップ実装するための接続端子４４が設けられている。そして、半導体チップ４３に設けられた接続端子４４は、異方性導電シート４５を介してランド４２ｂ上にＡＣＦ接合されている。
【００３５】
一方、半導体パッケージＰＫ２２、ＰＫ２３にはキャリア基板５１、６１がそれぞれ設けられ、キャリア基板５１、６１の裏面にはランド５２、６２がそれぞれ形成されている。そして、キャリア基板５１、６１上には半導体チップがそれぞれ実装され、半導体チップが実装されたキャリア基板５１、６１の一面全体は、封止樹脂２３、３３でそれぞれ封止されている。
【００３６】
そして、半導体パッケージＰＫ２２、ＰＫ２３を半導体パッケージＰＫ２１上に実装する場合、キャリア基板４１のランド４２ｂとキャリア基板５１のランド５２の間に接続端子５５を配置するとともに、キャリア基板４１のランド４２ｂとキャリア基板６１のランド６２との間に接続端子６５を配置する。ここで、接続端子５５、６５は、導電材５５ｂ、６５ｂおよびハンダ材５５ｃ、６５ｃで順次被覆された樹脂部材５５ａ、６５ａをそれぞれ含むように構成することができる。なお、導電材５５ｂ、６５ｂとしては、例えば、Ａｕ、Ｐｔ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉなどの金属またはこれらの金属のいずれかの積層構造を用いることができる。また、樹脂部材５５ａ、６５ａとしては、例えば、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂などを用いることができる。また、導電材５５ｂ、６５ｂで樹脂部材５５ａ、６５ａをそれぞれ被覆する場合、例えば、無電解メッキ、蒸着またはスパッタなどを用いることができる。また、樹脂部材５５ａ、６５ａをそれぞれ被覆する導電材５５ｂ、６５ｂ上にハンダ材５５ｃ、６５ｃを付着させる場合、例えば、電解メッキ、ディッピング、蒸着またはスパッタなどを用いることができる。また、接続端子５５、６５は、例えば、ボール状に構成することができ、これにより、ボールグリッドアレイなどの汎用パッケージと製造工程における整合性をとることができる。
【００３７】
次に、図２（ｂ）に示すように、接続端子５５、６５がそれぞれ配置された半導体パッケージＰＫ２２、ＰＫ２３を半導体パッケージＰＫ２１上にマウントする。そして、リフロー処理を行うことにより、ハンダ材５５ｃ、６５ｃをそれぞれ介し、接続端子５５、６５をランド４２ｂ、５２、６２上にそれぞれ接合させる。
【００３８】
これにより、接続端子５５、６５にかかる応力を樹脂部材５５ａ、６５ａで吸収させることを可能としつつ、半導体パッケージＰＫ２１、ＰＫ２２、ＰＫ２３のランド４２ｂ、５２、６２上に接続端子５５、６５を直接接合させることが可能となる。このため、製造工程の煩雑化を抑制しつつ、半導体パッケージＰＫ２１、ＰＫ２２、ＰＫ２３の耐衝撃性を向上させることが可能となることから、コストアップを抑制しつつ、半導体パッケージＰＫ２１、ＰＫ２２、ＰＫ２３の信頼性を向上させることが可能となる。
【００３９】
さらに、接続端子５５、６５に樹脂部材５５ａ、６５ａを含ませることにより、接続端子５５、６５を押し潰しながら、半導体パッケージＰＫ２１、ＰＫ２２、ＰＫ２３を接続することが可能となり、製造工程の煩雑化を抑制しつつ、接続端子５５、６５の高さを容易に調整することが可能となる。このため、半導体パッケージＰＫ２１、ＰＫ２２、ＰＫ２３に反りがある場合においても、半導体パッケージＰＫ２１、ＰＫ２２、ＰＫ２３の構成を変更することなく、半導体パッケージＰＫ２１、ＰＫ２２、ＰＫ２３間の高低差を接続端子５５、６５で個々に吸収させることが可能となり、コストアップを抑制しつつ、半導体パッケージＰＫ２１、ＰＫ２２、ＰＫ２３間の接続信頼性を向上させることが可能となる。
【００４０】
なお、キャリア基板４１、５１、６１には、ランド４２ｂ、５２、６２の表面が露出するようにして、ソルダレジストなどの絶縁膜４７、６６を形成するようにしてもよい。
次に、図２（ｃ）に示すように、キャリア基板４１の裏面に設けられたランド４２ａ上に、キャリア基板４１をマザー基板上に実装するための接続端子４８を形成する。なお、接続端子５５、６５を介して実装された半導体パッケージＰＫ２１、ＰＫ２２、ＰＫ２３間の隙間には、必要に応じて樹脂を注入するようにしてもよい。
【００４１】
図３は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。なお、この第３実施形態は、ハンダ材８５ｃ、９５ｃで被覆され、金属粒子８５ｂ、９５ｂが混入された樹脂部材８５ａ、９５ａを含む接続端子８５、９５を介し、半導体チップ７３が搭載された半導体パッケージＰＫ３１上に半導体パッケージＰＫ３２、ＰＫ３３を実装するようにしたものである。
【００４２】
図３において、半導体パッケージＰＫ３１にはキャリア基板７１が設けられ、キャリア基板７１の両面にはランド７２ａ、７２ｂがそれぞれ形成されている。そして、キャリア基板７１上には半導体チップ７３がフリップチップ実装され、半導体チップ７３には、フリップチップ実装するための接続端子７４が設けられている。そして、半導体チップ７３に設けられた接続端子７４は、異方性導電シート７５を介してランド７２ｂ上にＡＣＦ接合されている。
【００４３】
一方、半導体パッケージＰＫ３２、ＰＫ３３にはキャリア基板８１、９１がそれぞれ設けられ、キャリア基板８１、９１の裏面にはランド８２、９２がそれぞれ形成されている。そして、キャリア基板８１、９１上には半導体チップがそれぞれ実装され、半導体チップが実装されたキャリア基板８１、９１の一面全体は、封止樹脂８３、９３でそれぞれ封止されている。
【００４４】
そして、図３（ａ）に示すように、例えば、半導体パッケージＰＫ３２において、金属粒子８５ｂが混入された樹脂部材８５ａを、ランド８２が形成されたキャリア基板８１の裏面に形成する。なお、樹脂部材８５ａとしては、例えば、感光性樹脂を用いることができる。また、金属粒子８５ｂとしては、ＡｕメッキされたＮｉ系導電性フィラーなどを用いることができる。また、キャリア基板８１の裏面に樹脂部材８５ａを形成する方法としては、シート状に成型された樹脂部材８５ａをキャリア基板８１の裏面に貼り付けるようにしてもよいし、液体状の樹脂部材８５ａをキャリア基板８１の裏面に塗布した後、硬化させるようにしてもよい。
【００４５】
次に、図３（ｂ）に示すように、キャリア基板８１の裏面に形成された樹脂部材８５ａを、フォトマスクを介して露光し、露光された樹脂部材８５ａを現像することにより、ランド８２上以外の樹脂部材８５ａを除去する。
次に、図３（ｃ）に示すように、金属粒子８５ｂが混入された樹脂部材８５ａに選択的にハンダをコーティングすることにより、樹脂部材８５ａがハンダ材８５ｃで被覆された接続端子８５を、キャリア基板８１のランド８２上に形成する。なお、半導体パッケージＰＫ３３についても同様に、樹脂部材９５ａがハンダ材９５ｃで被覆された接続端子９５を、キャリア基板９１のランド９２上に形成することができる。
【００４６】
次に、図３（ｄ）に示すように、接続端子８５、９５がそれぞれ形成された半導体パッケージＰＫ３２、ＰＫ３３を半導体パッケージＰＫ３１上にマウントする。そして、リフロー処理を行うことにより、ハンダ材８５ｃ、９５ｃをそれぞれ介し、接続端子８５、９５をランド７２ｂ上にそれぞれ接合させる。
これにより、ハンダ材８５ｃ、９５ｃでそれぞれ被覆された接続端子８５、９５を半導体パッケージＰＫ３２、ＰＫ３３にそれぞれ一括形成することを可能としつつ、接続端子８５、９５にかかる応力を樹脂部材８５ａ、９５ａで吸収させることが可能となる。このため、製造工程の煩雑化を抑制しつつ、半導体パッケージＰＫ３１、ＰＫ３２、ＰＫ３３の耐衝撃性を向上させることが可能となることから、コストアップを抑制しつつ、半導体パッケージＰＫ３１、ＰＫ３２、ＰＫ３３の信頼性を向上させることが可能となる。
【００４７】
さらに、接続端子８５、９５に樹脂部材８５ａ、９５ａを含ませることにより、接続端子８５、９５を押し潰しながら、半導体パッケージＰＫ３１、ＰＫ３２、ＰＫ３３を接続することが可能となり、製造工程の煩雑化を抑制しつつ、接続端子８５、９５の高さを容易に調整することが可能となる。このため、半導体パッケージＰＫ３１、ＰＫ３２、ＰＫ３３に反りがある場合においても、半導体パッケージＰＫ３１、ＰＫ３２、ＰＫ３３の構成を変更することなく、半導体パッケージＰＫ３１、ＰＫ３２、ＰＫ３３間の高低差を接続端子８５、９５で個々に吸収させることが可能となり、コストアップを抑制しつつ、半導体パッケージＰＫ３１、ＰＫ３２、ＰＫ３３間の接続信頼性を向上させることが可能となる。
【００４８】
なお、キャリア基板７１、８１、９１には、ランド７２ｂ、８２、９２の表面が露出するようにして、ソルダレジストなどの絶縁膜７７、９６を形成するようにしてもよい。
次に、図３（ｅ）に示すように、キャリア基板７１の裏面に設けられたランド７２ａ上に、キャリア基板７１をマザー基板上に実装するための接続端子７８を形成する。なお、接続端子８５、９５を介して実装された半導体パッケージＰＫ３１、ＰＫ３２、ＰＫ３３間の隙間には、必要に応じて樹脂を注入するようにしてもよい。
【００４９】
図４は、本発明の第４実施形態に係る半導体装置の構成を示す断面図である。なお、この第４実施形態は、導電材１２８ｂ、１３８ｂおよびハンダ材１２８ｃ、１３８ｃで順次被覆された樹脂部材１２８ａ、１３８ａを含む接続端子１２８、１３８をそれぞれ介し、半導体チップ１１３が搭載された半導体パッケージＰＫ４１上に半導体パッケージＰＫ４２、ＰＫ４３を実装するとともに、半導体パッケージＰＫ４２、ＰＫ４３として、Ｗ−ＣＳＰ（ウエハレベル−チップサイズパッケージ）をそれぞれ用いるようにしたものである。
【００５０】
図４において、半導体パッケージＰＫ４１にはキャリア基板１１１が設けられ、キャリア基板１１１の両面にはランド１１２ａ、１１２ｃがそれぞれ形成されるとともに、キャリア基板１１１内には内部配線１１２ｂが形成されている。そして、キャリア基板１１１上には半導体チップ１１３がフリップチップ実装され、半導体チップ１１３には、フリップチップ実装するための接続端子１１４が設けられている。そして、半導体チップ１１３に設けられた接続端子１１４は、異方性導電シート１１５を介してランド１１２ｃ上にＡＣＦ接合されている。また、キャリア基板１１１の裏面に設けられたランド１１２ａ上には、キャリア基板１１１をマザー基板上に実装するための接続端子１１６が設けられている。
【００５１】
一方、半導体パッケージＰＫ４２、ＰＫ４３には半導体チップ１２１、１３１がそれぞれ設けられ、各半導体チップ１２１、１３１には、電極パッド１２２、１３２がそれぞれ設けられるとともに、各電極パッド１２２、１３２がそれぞれ露出するようにして、絶縁膜１２３、１３３がそれぞれ設けられている。そして、各半導体チップ１２１、１３１上には、各電極パッド１２２、１３２がそれぞれ露出するようにして応力緩和層１２４、１３５がそれぞれ形成され、各電極パッド１２２、１３２上には、応力緩和層１２４、１３５上にそれぞれ延伸された再配置配線１２５、１３５がそれぞれ形成されている。そして、各再配置配線１２５、１３５上にはソルダレジスト膜１２６、１３６がそれぞれ形成され、各ソルダレジスト膜１２６、１３６には、各応力緩和層１２４、１３５上において再配置配線１２５、１３５をそれぞれ露出させる開口部１２７、１３７がそれぞれ形成されている。そして、各開口部１２７、１３７を介してそれぞれ露出された再配置配線１２５、１３５上には、半導体チップ１２１、１３１の端部が半導体チップ１１３上にそれぞれ保持されるようにして、各半導体チップ１２１、１３１をキャリア基板１１１上にそれぞれフェースダウン実装するための接続端子１２８、１３８がそれぞれ設けられている。
【００５２】
ここで、接続端子１２８、１３８は、導電材１２８ｂ、１３８ｂおよびハンダ材１２８ｃ、１３８ｃで順次被覆された樹脂部材１２８ａ、１３８ａを含むように構成することができる。そして、ハンダ材１２８ｃ、１３８ｃを溶融させることにより、キャリア基板１１１上に設けられたランド１１２ｃ上に接続端子１２８、１３８をそれぞれ接合することができる。
【００５３】
これにより、接続端子１２８、１３８にかかる応力を樹脂部材１２８ａ、１３８ａで吸収させることを可能としつつ、半導体パッケージＰＫ４２、ＰＫ４３をキャリア基板１１１上にそれぞれ実装することができ、製造工程の煩雑化を抑制しつつ、半導体パッケージＰＫ４１、ＰＫ４２、ＰＫ４３の耐衝撃性を向上させることが可能となる
また、接続端子１２８、１３８は、半導体チップ１１３の搭載領域を避けるようにして配置することができ、例えば、接続端子１２８、１３８をコ字状にそれぞれ配列することができる。そして、半導体チップ１２１１、１３１の端部が半導体チップ１１３上にそれぞれ配置されるようにして、半導体パッケージＰＫ４２、ＰＫ４３をキャリア基板１１１上にそれぞれ実装することができる。
【００５４】
これにより、半導体チップ１１３がフリップチップ実装されたキャリア基板１１１上にＷ−ＣＳＰを積層することができ、半導体チップ１１３、１２１、１３１の種類またはサイズが異なる場合においても、半導体チップ１１３、１２１、１３１間にキャリア基板を介在させることなく、半導体チップ１１３上に半導体チップ１２１、１３１を３次元実装することが可能となる。このため、半導体チップ１１３、１２１、１３１積層時の高さの増大を抑制しつつ、実装面積を縮小することが可能となり、省スペース化の実効性を向上させることが可能となる。
【００５５】
なお、半導体パッケージＰＫ４２、ＰＫ４３をキャリア基板１１１上に実装する場合、半導体パッケージＰＫ４２、ＰＫ４３は半導体チップ１１３上に密着していてもよいし、半導体パッケージＰＫ４２、ＰＫ４３は半導体チップ１１３から離れていてもよい。また、半導体パッケージＰＫ４２、ＰＫ４３をキャリア基板１１１上に実装する場合、例えば、ＡＣＦ接合やＮＣＦ接合などの接着剤接合を用いるようにしてもよく、ハンダ接合や合金接合などの金属接合を用いるようにしてもよい。
【００５６】
図５は、本発明の第５実施形態に係る半導体装置の構成を示す断面図である。なお、この第５実施形態は、導電材２２４ｂ、２３４ｂおよびハンダ材２２４ｃ、２３４ｃで順次被覆された樹脂部材２２４ａ、２３４ａを含む接続端子２２４、２３４を用いることにより、半導体チップ２２１、２３１の端部が半導体チップ２１３上にそれぞれ配置されるようにして、半導体チップ２１３、２２１、２３１をキャリア基板２１１上にそれぞれフリップチップ実装するようにしたものである。
【００５７】
図５において、キャリア基板２１１の両面にはランド２１２ａ、２１２ｃがそれぞれ形成されるとともに、キャリア基板２１１内には内部配線２１２ｂが形成されている。そして、キャリア基板２１１上には半導体チップ２１３がフリップチップ実装され、半導体チップ２１３には、フリップチップ実装するための接続端子２１４が設けられている。そして、半導体チップ２１３に設けられた接続端子２１４は、異方性導電シート２１５を介してランド２１２ｃ上にＡＣＦ接合されている。なお、半導体チップ２１３をキャリア基板２１１上に実装する場合、ＡＣＦ接合を用いる方法以外にも、例えば、ＮＣＦ接合などのその他の接着剤接合を用いるようにしてもよく、ハンダ接合や合金接合などの金属接合を用いるようにしてもよい。また、キャリア基板２１１の裏面に設けられたランド２１２ａ上には、キャリア基板２１１をマザー基板上に実装するための接続端子２１６が設けられている。
【００５８】
一方、半導体チップ２２１、２３１には、電極パッド２２２、２３２がそれぞれ設けられるとともに、電極パッド２２２、２３２がそれぞれ露出するようにして、絶縁膜２２３、２３３がそれぞれ設けられている。そして、電極パッド２２２、２３３上には、半導体チップ２２１、２３１の端部が半導体チップ２１３上にそれぞれ保持されるようにして、半導体チップ２２１、２３１をそれぞれフリップチップ実装するための接続端子２２４、２３４がそれぞれ設けられている。
【００５９】
ここで、接続端子２２４、２３４は、導電材２２４ｂ、２３４ｂおよびハンダ材２２４ｃ、２３４ｃで順次被覆された樹脂部材２２４ａ、２３４ａを含むように構成することができる。そして、ハンダ材２２４ｃ、２３４ｃを溶融させることにより、キャリア基板２１１上に設けられたランド２１２ｃ上に接続端子２２４、２３４をそれぞれ接合することができる。
【００６０】
これにより、接続端子２２４、２３４にかかる応力を樹脂部材２２４ａ、２３４ａで吸収させることを可能としつつ、半導体チップ２２１、２３１をキャリア基板１１１上にそれぞれ実装することができ、製造工程の煩雑化を抑制しつつ、半導体チップ２２１、２３１の耐衝撃性を向上させることが可能となる
また、接続端子２２４、２３４は、半導体チップ２１３の搭載領域を避けるようにそれぞれ配置することができ、例えば、接続端子２２４、２３４をコ字状にそれぞれ配列することができる。そして、半導体チップ２２１、２３１の端部が半導体チップ２１３上にそれぞれ配置されるようにして、半導体チップ２２１、２３１をキャリア基板２１１上にそれぞれフリップチップ実装することができる。
【００６１】
これにより、半導体チップ２１３、２２１、２３１の種類またはサイズが異なる場合においても、半導体チップ２１３、２２１、２３１間にキャリア基板を介在させることなく、半導体チップ２１３上に半導体チップ２２１、２３１をフリップチップ実装することが可能となる。このため、半導体チップ２１３、２２１、２３１積層時の高さの増大を抑制しつつ、実装面積を縮小することが可能となり、省スペース化の実効性を向上させることが可能となる。
【００６２】
なお、半導体チップ２２１、２３１をキャリア基板２１１上に実装する場合、半導体チップ２２１、２３１は半導体チップ２１３上に密着していてもよいし、キャリア基板２２１、２３１は半導体チップ２１３から離れていてもよい。また、半導体チップ２２１、２３１をキャリア基板２１１上に実装する場合、例えば、ＡＣＦ接合やＮＣＦ接合などの接着剤接合を用いるようにしてもよく、ハンダ接合や合金接合などの金属接合を用いるようにしてもよい。また、半導体チップ２２１、２３１とキャリア基板２１１との間の隙間には、封止樹脂を充填するようにしてもよい。
【００６３】
なお、上述した半導体装置および電子デバイスは、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ  Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の信頼性の向上を可能としつつ、電子機器の小型・軽量化を図ることが可能となる。
また、上述した実施形態では、半導体チップまたは半導体パッケージを実装する方法を例にとって説明したが、本発明は、必ずしも半導体チップまたは半導体パッケージを実装する方法に限定されることなく、例えば、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などを実装するようにしてもよい。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の製造方法を示す断面図。
【図２】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図３】第３実施形態に係る半導体装置の製造方法を示す断面図。
【図４】第４実施形態に係る半導体装置の構成を示す断面図。
【図５】第５実施形態に係る半導体装置の構成を示す断面図。
【符号の説明】
１１、２１、３１、４１、５１、６１、７１、８１、９１、１１１、２１１  キャリア基板、１２ａ、１２ｂ、２２、３２、４２ａ、４２ｂ、５２、６２、７２ａ、７２ｂ、８２、９２、１１２ａ、１１２ｃ、２１２ａ、２１２ｃ  ランド、１１２ｂ、２１２ｂ  内部配線、１３、４３、７３、１２１、１３１、２２１、２３１  半導体チップ、１４、１８、２５、３５、４４、４８、５５、６５、７４、７８、８５、９５、１１４、１１６、１２８、１３８、２１４、２１６、２２４、２３４  接続端子、２５ａ、３５ａ、５５ａ、６５ａ、８５ａ、９５ａ、１２８ａ、１３８ａ、２２４ａ、２３４ａ  樹脂部材、２５ｂ、３５ｂ、５５ｂ、６５ｂ、１２８ｂ、１３８ｂ、２２４ｂ、２３４ｂ  導電材、１６、２４、３４、５５ｃ、６５ｃ、８５ｃ、９５ｃ、１２８ｃ、１３８ｃ、２２４ｃ、２３４ｃ  ハンダ材、８５ｂ、９５ｂ  金属粒子、１５、４５、７５、１１５、２１５  異方性導電シート、２３、３３、５３、６３、８３、９３  封止樹脂、１２２、１３２、２２２、２３２  電極パッド、１２３、１３３、２２３、２３３  絶縁膜、１２４、１３４  応力緩和層、１２５、１３５  再配置配線、１２６、１３６  ソルダレジスト層、１２７、１３７  開口部、ＰＫ１１〜ＰＫ１３、ＰＫ２１〜ＰＫ２３、ＰＫ３１〜ＰＫ３３、ＰＫ４１〜ＰＫ４３  半導体パッケージ
【図１】
2004281817.tif 000003
【図２】
2004281817.tif 000004
【図３】
2004281817.tif 000005
【図４】
2004281817.tif 000006
【図５】
2004281817.tif 000007