(57)【要約】【課題】積層した半導体チップの相互間を接続するための貫通電極を深い孔に埋め込む必要のない半導体装置及びその製造方法を提供する。【解決手段】本発明に係る半導体装置は、インターポーザ基板１の表面に形成された配線パターン２と裏面に形成された実装用外部端子３と、第１の半導体チップ６に形成された第１の電極取り出し用パッド７と、このパッド上に形成され、配線パターン２に接続された第１の金属ポスト８と、第１の半導体チップの裏面に形成され、第１の金属ポスト８に対向する位置に形成されたホール６ａと、第２の半導体チップ９に形成された第２の電極取り出し用パッド７と、このパッド上に形成され、第２の半導体チップ表面から露出し且つホール内に挿入され、第１の電極取り出し用パッドに接続された第２の金属ポスト８と、前記基板１の表面上、第１及び第２の半導体チップが封止された樹脂１１と、を具備する。【選択図】        図１
2004281980.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面上にフェイスダウンで第１の半導体チップが配置され、第１の半導体チップの裏面上にフェイスダウンで第２の半導体チップが配置された半導体装置であって、
前記基板の表面に形成された配線パターンと、
前記基板の裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、
前記第１の半導体チップに形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出し且つ前記配線パターンに接続された第１の導電ポストと、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置に形成され、前記第１の電極取り出し用パッド下に形成されたホールと、
前記第２の半導体チップに形成された第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出し且つ前記ホール内に挿入され、前記第１の電極取り出し用パッドに接続された第２の導電ポストと、
前記基板の表面上、第１及び第２の半導体チップが封止された樹脂と、
を具備する半導体装置。
【請求項２】
第１の半導体チップの裏面上にフェイスダウンで第２の半導体チップが配置された半導体装置であって、
前記第１の半導体チップに形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出した第１の導電ポストと、
前記第１の導電ポスト上に形成された実装用外部端子と、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置に形成され、前記第１の電極取り出し用パッド下に形成されたホールと、
前記第２の半導体チップに形成された第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出し且つ前記ホール内に挿入され、前記第１の電極取り出し用パッドに接続された第２の導電ポストと、
を具備する半導体装置。
【請求項３】
第１の半導体チップの裏面上にフェイスダウンで第２の半導体チップが配置された半導体装置であって、
前記第１の半導体チップに形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出した第１の導電ポストと、
前記第１の導電ポスト上に形成された実装用外部端子と、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置に形成され、前記第１の電極取り出し用パッド下に形成されたホールと、
前記第２の半導体チップに形成された第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出した第２の導電ポストと、
前記第２の導電ポスト上に形成され、前記ホール内に挿入され、前記第１の電極取り出し用パッドに接続された外部端子と、
を具備する半導体装置。
【請求項４】
前記第１及び第２の半導体チップの側面及び第２の半導体チップの裏面を覆う補強材をさらに具備する請求項２又は３に記載の半導体装置。
【請求項５】
前記ホールの内側面に覆われた絶縁膜をさらに具備する請求項１〜４のうちのいずれか一項に記載の半導体装置。
【請求項６】
前記導電ポストの側面に覆われた絶縁膜をさらに具備する請求項１に記載の半導体装置。
【請求項７】
表面に形成された配線パターンと、裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、を有する基板と、前記基板の表面上にフェイスダウンで配置された第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置のホールをエッチング加工又はレーザ加工により形成することにより前記第１の電極取り出し用パッドを露出させて第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記第２の導電ポストを前記ホール内に挿入し、前記第２の導電ポストを前記第１の電極取り出し用パッドに接続し、前記第１の半導体チップを基板の表面上にフェイスダウンで配置し、前記第１の導電ポストを前記配線パターンに接続する工程と、
前記基板の表面上、第１及び第２の半導体チップを樹脂で封止する工程と、
を具備する半導体装置の製造方法。
【請求項８】
第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置のホールをエッチング加工又はレーザ加工により形成し、前記第１の導電ポスト上に外部端子を形成することにより第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記第２の導電ポストを前記ホール内に挿入し、前記第２の導電ポストを前記第１の電極取り出し用パッドに接続する工程と、
を具備する半導体装置の製造方法。
【請求項９】
第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置のホールをエッチング加工又はレーザ加工により形成し、前記第１の導電ポスト上に実装用外部端子を形成することにより第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成し、前記第２の導電ポスト上に外部端子を形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記外部端子を前記ホール内に挿入し、前記外部端子を前記第１の電極取り出し用パッドに接続する工程と、
を具備する半導体装置の製造方法。
【請求項１０】
前記エッチング加工は、前記第１の半導体チップの裏面にマスクパターンを形成し、前記マスクパターンをマスクとして第１の半導体チップの単結晶Ｓｉ部分を、アルカリ系水溶液を用いてウエットエッチングし、第１の半導体チップの絶縁膜部分をドライエッチングすることにより前記ホールを形成するものである請求項７〜９のうちのいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係わり、特に、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）レベルに小型化された半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話や情報端末機器類の小型化に伴い、プリント回路基板等への搭載部品の小型、軽量化が要求され、ＬＳＩ等の半導体装置も、チップ積層構造でＣＳＰレベルの高密度実装が要求される。従来、例えば、特開平１１−２０４７２０号公報には、図８に示すような実装用外部端子５３を有する絶縁基板５５上に、ダイシングされた第１及び第２の半導体チップ５１，５２の素子形成面を上側にして絶縁性接着層５７，５９で重ね合わせ、各々の電極パッドからＡｕ，Ａｌ等のワイヤー５４を用いて前記絶縁基板５５上の配線部５８に接続させた後、樹脂５６で封止するスタックドレベルのＣＳＰ型半導体装置が開示されている。
【０００３】
しかし、上述した半導体装置では、ワイヤーを用いているため、ワイヤーの膨らみなどから半導体チップの多層化による高密度化が困難であり、ワイヤーボンディング装置の能力からワイヤーピッチの制限、又空間でのワイヤー形状コントロールが困難で、パッケージの薄型化も困難であり、大型ＬＳＩの多ピンパッケージには不向きであり、コストも高いという問題がある。
【０００４】
そこで最近は、電極貫通型の３次元スタックＣＳＰ型半導体装置が提案されている。この半導体装置は次のように製造される。半導体チップの表面からシリコン基板まで到達する垂直な細くて深い孔（深さ７０〜１００μｍ／太さ約３０μｍ）をエッチングにより形成し、この深い孔内に絶縁層、メタル密着層、シード層、更にメッキによるＣｕ層等を埋め込むことで該深い孔内に貫通電極を形成し、更に裏面から研削又はエッチングにより前記貫通電極の頭出しを行うことにより半導体チップが作製される。このようにして作製された半導体チップを３次元に積層し、この積層した半導体チップの相互間を貫通電極で接続することにより、各々の半導体チップの導通をとる。そして、これら積層した半導体チップをインターポーザ基板上に配置し、インターポーザ基板の上面と共に樹脂により封止することで、電極貫通型の３次元スタックＣＳＰ型半導体装置が製造される。
【０００５】
【発明が解決しようとする課題】
しかしながら、このような半導体装置では、半導体チップ表面からシリコン基板まで到達する垂直な細くて深い孔を形成し、この深い孔の底面及び内側面にメタル密着層、シード層を成膜する際、深い孔が非常に深いものであるため、Ｃｕ層の埋め込みに必要な成膜の付きまわりを確保することが困難である。そして、メタル密着層及びシード層が十分に付きまわらないと、貫通電極の断線を引き起こす原因となる。このように貫通電極の形成には技術的な課題があるため、歩留まりや信頼性が低く、コスト的に不具合が多く、安定供給が困難であるという問題がある。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、積層した半導体チップの相互間を接続するための貫通電極を深い孔に埋め込む必要のない半導体装置及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、基板の表面上にフェイスダウンで第１の半導体チップが配置され、第１の半導体チップの裏面上にフェイスダウンで第２の半導体チップが配置された半導体装置であって、
前記基板の表面に形成された配線パターンと、
前記基板の裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、
前記第１の半導体チップに形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出し且つ前記配線パターンに接続された第１の導電ポストと、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置に形成され、前記第１の電極取り出し用パッド下に形成されたホールと、
前記第２の半導体チップに形成された第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出し且つ前記ホール内に挿入され、前記第１の電極取り出し用パッドに接続された第２の導電ポストと、
前記基板の表面上、第１及び第２の半導体チップが封止された樹脂と、
を具備する。
【０００８】
上記半導体装置によれば、第１及び第２の半導体チップにおいて表面に導電ポストを配置し、第１の半導体チップ裏面の導電ポストに対向する位置にホールを設け、このホールによって電極取り出し用パッドを露出させる。これにより、第１の半導体チップのホール内の電極取り出し用パッドに第２の半導体チップの導電ポストを挿入し、この導電ポストをホール内の電極取り出し用パッドに直接接続させることができる。従って、第１及び第２の半導体チップの相互間の導通をとりながら各々の半導体チップを同じ方向に重ね合わせた積層３次元ＣＳＰを形成することができる。よって、従来の半導体装置のように積層した半導体チップの相互間を接続するための貫通電極を深い孔に埋め込む必要がないので、深い孔の底面及び内側面にメタル密着層、シード層が十分に付きまわらないことによる貫通電極の断線という問題が発生することがない。
【０００９】
本発明に係る半導体装置は、第１の半導体チップの裏面上にフェイスダウンで第２の半導体チップが配置された半導体装置であって、
前記第１の半導体チップに形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出した第１の導電ポストと、
前記第１の導電ポスト上に形成された実装用外部端子と、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置に形成され、前記第１の電極取り出し用パッド下に形成されたホールと、
前記第２の半導体チップに形成された第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出し且つ前記ホール内に挿入され、前記第１の電極取り出し用パッドに接続された第２の導電ポストと、
を具備する。
【００１０】
上記半導体装置によれば、従来の半導体装置のように積層した半導体チップの相互間を接続するための貫通電極を深い孔に埋め込む必要がない。また、第１の半導体チップの導電ポスト上に実装用外部端子を形成しているため、インターポーザ基板を用いることなく、半導体装置を直接回路基板等に搭載することができる。
【００１１】
本発明に係る半導体装置は、第１の半導体チップの裏面上にフェイスダウンで第２の半導体チップが配置された半導体装置であって、
前記第１の半導体チップに形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出した第１の導電ポストと、
前記第１の導電ポスト上に形成された実装用外部端子と、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置に形成され、前記第１の電極取り出し用パッド下に形成されたホールと、
前記第２の半導体チップに形成された第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出した第２の導電ポストと、
前記第２の導電ポスト上に形成され、前記ホール内に挿入され、前記第１の電極取り出し用パッドに接続された外部端子と、
を具備する。
【００１２】
また、本発明に係る半導体装置においては、前記第１及び第２の半導体チップの側面及び第２の半導体チップの裏面を覆う補強材をさらに具備することも可能である。
また、本発明に係る半導体装置においては、前記ホールの内側面に覆われた絶縁膜をさらに具備することも可能である。これにより、第２の導電ポストとホールの内側面とが接触して接触リークが発生するのを防止できる。
【００１３】
また、本発明に係る半導体装置においては、前記導電ポストの側面に覆われた絶縁膜をさらに具備することも可能である。これにより、第２の導電ポストとホールの内側面とが接触して接触リークが発生するのを防止できる。
【００１４】
本発明に係る半導体装置の製造方法は、表面に形成された配線パターンと、裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、を有する基板と、前記基板の表面上にフェイスダウンで配置された第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置のホールをエッチング加工又はレーザ加工により形成することにより前記第１の電極取り出し用パッドを露出させて第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記第２の導電ポストを前記ホール内に挿入し、前記第２の導電ポストを前記第１の電極取り出し用パッドに接続し、前記第１の半導体チップを基板の表面上にフェイスダウンで配置し、前記第１の導電ポストを前記配線パターンに接続する工程と、
前記基板の表面上、第１及び第２の半導体チップを樹脂で封止する工程と、
を具備する。
【００１５】
本発明に係る半導体装置の製造方法は、第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置のホールをエッチング加工又はレーザ加工により形成し、前記第１の導電ポスト上に外部端子を形成することにより第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記第２の導電ポストを前記ホール内に挿入し、前記第２の導電ポストを前記第１の電極取り出し用パッドに接続する工程と、
を具備する。
【００１６】
本発明に係る半導体装置の製造方法は、第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置のホールをエッチング加工又はレーザ加工により形成し、前記第１の導電ポスト上に実装用外部端子を形成することにより第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成し、前記第２の導電ポスト上に外部端子を形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記外部端子を前記ホール内に挿入し、前記外部端子を前記第１の電極取り出し用パッドに接続する工程と、
を具備する。
【００１７】
また、本発明に係る半導体装置の製造方法において、前記エッチング加工は、前記第１の半導体チップの裏面にマスクパターンを形成し、前記マスクパターンをマスクとして第１の半導体チップの単結晶Ｓｉ部分を、アルカリ系水溶液を用いてウエットエッチングし、第１の半導体チップの絶縁膜部分をドライエッチングすることにより前記ホールを形成するものであることが好ましい。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る第１の実施の形態による半導体装置を概略的に示す断面図である。
この半導体装置はインターポーザ基板１を有しており、このインターポーザ基板１の上面には配線パターン２が形成されている。インターポーザ基板１の下面にはパッド４が形成されており、パッド４の下には実装用外部端子としてのハンダバンプ３が配置されている。ハンダバンプ３はパッド４に接続されており、パッド４は接続部材５を介して配線パターン２に電気的に接続されている。
【００１９】
インターポーザ基板１の上面上にはフェイスダウンボンディングにより第１の半導体チップ６が配置されている。第１の半導体チップ６の能動面下（下面）には電極取り出し用パッド７が配置されており、電極取り出し用パッド７の下には外部端子としての金属ポスト（導電ポスト）８が形成されている。この金属ポスト８はインターポーザ基板１の配線パターン２に接続されている。第１の半導体チップ６の裏面（能動面と逆側の面）には金属ポスト８に対向する位置にホール（深い孔）６ａが形成されている。ホール６ａによって電極取り出し用パッド７が露出している。
【００２０】
第１の半導体チップ６の裏面上にはフェイスダウンボンディングにより第２の半導体チップ９が配置されている。第２の半導体チップ９は第１の半導体チップ６と同様に構成されている。即ち、第２の半導体チップ９の能動面下（下面）には電極取り出し用パッド７が配置されており、電極取り出し用パッド７の下には外部端子としての金属ポスト（導電ポスト）８が形成されている。この金属ポスト８は第１の半導体チップ６のホール（深い孔）６ａによって露出した電極取り出し用パッド７に接続されている。第２の半導体チップ９の裏面には金属ポスト８に対向する位置にホール６ａが形成されている。ホール６ａによって電極取り出し用パッド７が露出している。
【００２１】
第２の半導体チップ９の裏面上にはフェイスダウンボンディングにより第３の半導体チップ１０が配置されている。第３の半導体チップ１０は第１の半導体チップ６と同様に構成されている。即ち、第３の半導体チップ１０の能動面下（下面）には電極取り出し用パッド７が配置されており、電極取り出し用パッド７の下には外部端子としての金属ポスト（導電ポスト）８が形成されている。この金属ポスト８は第２の半導体チップ９のホール（深い孔）６ａによって露出した電極取り出し用パッド７に接続されている。第３の半導体チップ１０の裏面には金属ポスト８に対向する位置にホール６ａが形成されている。ホール６ａによって電極取り出し用パッド７が露出している。インターポーザ基板１の上面上、第１〜第３の半導体チップ６，９，１０及び金属ポスト８は封止樹脂１１によりモールド成形されている。
【００２２】
尚、本実施の形態では、最上層に積層した第３の半導体チップ１０にもホール６ａを形成しているが、最上層の半導体チップにホールは必ずしも必要なく、ホールを形成しない第３の半導体チップを用いることも可能である。
また、本実施の形態では、金属ポスト８を用いているが、金属以外の導電物からなる導電ポストを用いることも可能である。
【００２３】
次に、図１に示す半導体装置を製造する方法について図２及び図３を参照しつつ説明する。図２は、図１に示す第１の半導体チップの金属ポスト及び電極取り出し用パッドの付近を部分的に拡大した断面図である。図３は、図２の次の工程を示す断面図である。
まず、図２に示すように、半導体基板（半導体ウエーハ）１２を準備する。この半導体基板１２の内部には、ＭＯＳトランジスタ等の半導体素子、これと電気的に接続された各種金属配線、層間絶縁膜などが形成されている。
【００２４】
次いで、前記半導体基板１２の上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により例えばシリコン窒化膜からなる第１のエッチングストッパー膜１３を形成する。次いで、第１のエッチングストッパー膜１３上にＣＶＤ法によりシリコン酸化膜からなる第１の層間絶縁膜１４を堆積し、第１の層間絶縁膜１４上にＣＶＤ法によりシリコン窒化膜からなる第２のエッチングストッパー膜１５を形成する。この後、第２のエッチングストッパー膜１５の上にシリコン酸化膜からなる第２の層間絶縁膜１６を堆積する。次に、第２の層間絶縁膜１６上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第２の層間絶縁膜１６上には接続孔用の開孔部を有するレジストパターンが形成される。
【００２５】
次に、前記レジストパターンをマスクとして第２の層間絶縁膜１６、第２のエッチングストッパー膜１５及び第１の層間絶縁膜１４をエッチングする。これにより、第１、第２の層間絶縁膜１４，１６及びエッチングストッパー膜１５にはビアホール（接続孔）１４ａが形成される。
【００２６】
この後、前記レジストパターンを剥離した後、第２の層間絶縁膜１６上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像する。これにより、第２の層間絶縁膜１６上には配線用溝を形成するための開孔部を有するレジストパターンが設けられる。次に、このレジストパターンをマスクとし且つ第１及び第２のエッチングストッパー膜１３，１５をストッパーとして第２の層間絶縁膜１６をエッチングする。これにより、第２の層間絶縁膜１６には配線用溝１６ａが形成され、配線用溝１６ａはビアホール１４ａに繋げられる。
【００２７】
次に、前記レジストパターンをマスクとして第１及び第２のエッチングストッパー膜１３，１５をエッチングした後、前記レジストパターンを剥離する。
この後、ビアホール１４ａ内、配線用溝１６ａ内及び第２の層間絶縁膜１６上にＴａＮ、ＴｉＷ又はＴｉＮからなる密着層（バリア層）１７をスパッタリングにより形成する。次いで、この密着層１７上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝１６ａ内及び接続孔１４ａ内に電解メッキ法によりＣｕ層を形成する。
【００２８】
この後、第２の層間絶縁膜１６上に存在するＣｕ層、Ｃｕシード層及び密着層１７をＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）法により研磨除去する。これにより、第１の層間絶縁膜１４のビアホール１４ａ内及び第２の層間絶縁膜１６の配線用溝１６ａ内にＣｕ層が埋め込まれ、配線用溝１６ａ内にはＣｕ配線１８が形成される。Ｃｕ配線１８は、ビアホール１４ａ内に埋め込まれたＣｕ層を介して図示せぬ下層配線に電気的に接続される。
【００２９】
次に、Ｃｕ配線１８を含む全面上にシリコン窒化膜からなる第３の層間絶縁膜１９をプラズマＣＶＤ法により形成する。次いで、第３の層間絶縁膜１９の上にシリコン酸化膜からなる第４の層間絶縁膜２０をＣＶＤ法により形成する。次いで、第４の層間絶縁膜２０の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第４の層間絶縁膜２０上にはレジストパターンが形成される。
【００３０】
この後、このレジストパターンをマスクとして第４の層間絶縁膜２０及び第３の層間絶縁膜１９をエッチングすることにより、第３の層間絶縁膜１９にはビアホール（接続孔）１９ａが形成される。次に、前記レジストパターンを剥離した後、第４の層間絶縁膜２０上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像する。これにより、第４の層間絶縁膜２０上にはパッド用溝を形成するための開孔部を有するレジストパターンが設けられる。次に、このレジストパターンをマスクとし且つ第３の層間絶縁膜１９をエッチングストッパーとして第４の層間絶縁膜２０をエッチングする。これにより、第４の層間絶縁膜２０にはパッド用溝２０ａが形成され、パッド用溝２０ａはビアホール１９ａに繋げられる。
【００３１】
次いで、前記レジストパターンを剥離した後、ビアホール１９ａ内、パッド用溝２０ａ内及び第４の層間絶縁膜２０上に高融点金属からなる密着層２１をスパッタリングにより形成する。次いで、この密着層２１の上にＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、Ｃｕシード層の上にＣｕ層をメッキ法により成膜する。次いで、第４の層間絶縁膜２０上に存在するＣｕ層及び密着層２１をＣＭＰで研磨除去することにより、パッド用溝２０ａ内には電極取り出し用パッド７が埋め込まれ、この電極取り出し用パッド７はビアホール１９ａ内に埋め込まれたＣｕ層によりＣｕ配線１８に電気的に接続される。
【００３２】
次に、電極取り出し用パッド７を含む全面上にシリコン窒化膜からなるパッシベーション膜２２をＣＶＤ法により形成する。次いで、パッシベーション膜２２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、パッシベーション膜２２上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてパッシベーション膜２２をエッチングすることにより、パッシベーション膜２２には電極取り出し用パッド７上に位置する開孔部が形成される。
【００３３】
次いで、開孔部内及びパッシベーション膜２２上にＴｉ、Ｔａ、Ｗ等の高融点金属、その合金もしくはその窒化膜からなる密着層２３をスパッタリングにより形成する。次いで、この密着層２３の上に続けてＣｕシード層２４をスパッタリングする。
【００３４】
この後、Ｃｕシード層２４及び密着層２３の上にフォトレジスト膜（図示せず）を塗布、もしくはフォトフィルム（図示せず）を貼り、これらを露光、現像することにより、Ｃｕシード層２４上にはポスト領域が開孔されたレジストパターンが形成される。次いで、このレジストパターンをマスクとして開孔内のＣｕシード層２４上にＣｕ層を選択メッキ法により形成する。これにより、Ｃｕシード層上にはＣｕ層からなる金属ポスト８が形成される。尚、Ｃｕメッキ膜からなる金属ポストは厚みや寸法の制御が比較的に容易である。次いで、金属ポスト８上にメッキ法によりＮｉ又はＡｕなどからなる異種金属キャップ２５を形成する。次に、レジストパターンを剥離した後、金属ポスト８及びＣｕシード層２４をマスクとして密着層２３をエッチングする。
【００３５】
次に、金属ポスト８を含む全表面を保護テープ（図示せず）で覆い、半導体ウエーハ１２の裏面を研削して該ウエーハを所定の厚みにする。次いで、半導体ウエーハ１２の裏面上に感光性のポリイミド膜２６を塗布し、このポリイミド膜２６を露光、現像することにより、ウエーハ１２の裏面側の金属ポスト８に対向する位置に開孔部を有するポリイミドパターン２６が形成される。
【００３６】
次いで、このポリイミドパターン２６をマスクとして単結晶Ｓｉ部分をアルカリ系水溶液（例えばＫＯＨ）によりウエットエッチング又はＣｌ２ガス、ＨＢｒガス、ＳＦ６ガス又はこれらの混合ガスを用いてドライエッチングし、層間絶縁膜の部分をＣＦ４ガス、ＣＨＦ３ガス、ＳＦ６ガスによりドライエッチングする。これにより、ウエーハ１２の裏面には深い孔６ａが形成され、この深い孔６ａによって電極取り出し用パッド７下の密着層２１が露出される。このようにしてウエーハレベルでチップ表面に金属ポスト８を形成し、チップ裏面に深い孔６ａを形成した後、電気特性をチェックする。この後、ウエーハをダイシング工程でチップ毎に分割する。
【００３７】
上述したように単結晶Ｓｉ部分をウエットエッチングするとテーパー状のホールが形成されるので、金属ポストの配置マージンを増やすことができ、Ｓｉと金属ポストのショーとを防ぐことができる。また、層間絶縁膜の部分をドライエッチングするとサイドエッチングや凹凸の発生を抑制でき、電極取り出し用パッドの金属の腐食も抑制できる。従って、歩留まりを向上させることができる。
【００３８】
尚、本実施の形態では、深い孔６ａを形成する際、エッチングマスクとしてポリイミド膜２６を用いているが、これに限定されるものではなく、他のエッチングマスク、例えば両面アライナーを用いた厚いフォトシートをマスクとして用いても良いし、酸化膜などのハードマスクを用いても良いし、他の加工方法、例えばレーザを用いて深い孔を形成しても良い。但し、酸化膜などのハードマスクを用いる場合、このハードマスクをパターニングするためのフォトリソグラフィ工程及びエッチング工程の分だけ工程数が多くなる。また、レーザを用いて深い孔を形成する場合はマスクレスで加工することが可能である。
【００３９】
この後、分割された良品チップを重ねて積み上げる。つまり、図１に示すように、第１〜第３の半導体チップ６，９，１０を重ね、第１の半導体チップ６のホール６ａ内に第２の半導体チップ９の金属ポスト８を挿入し、この金属ポスト８を第１の半導体チップの電極取り出し用パッド７に接続し、第２の半導体チップ９のホール６ａ内に第３の半導体チップ１０の金属ポスト８を挿入し、この金属ポスト８を第２の半導体チップの電極取り出し用パッド７に接続する。電極取り出し用パッド７と金属ポスト８とを接続した状態は図３に示すようなものとなる。尚、半導体チップ６、９、１０間に絶縁接着剤や接着シート（図示せず）を配置すれば、チップ間のストレス緩衝、補強もしくは水分の侵入を防ぎ信頼性向上も図る事が出来る。
【００４０】
次いで、インターポーザ基板１を準備し、第１の半導体チップ６の金属ポスト８をインターポーザ基板１の配線パターン２に接続する。次いで、第１〜第３の半導体チップ及びインターポーザ基板１の上面を封止樹脂１１によりモールド成形する。次いで、インターポーザ基板１の下面のパッド４にハンダバンプ３を取り付ける。このようにして半導体装置が形成される。
【００４１】
上記第１の実施の形態によれば、第１及び第２の半導体チップ６，９において表面に外部端子として金属ポスト８を配置し、裏面の金属ポスト８に対向する位置に深い孔６ａを設け、この深い孔６ａによって電極取り出し用パッド７を露出させる。これにより、第１の半導体チップ６の深い孔６ａ内の電極取り出し用パッド７に第２の半導体チップ９の金属ポスト８を直接接続させることができ、第２の半導体チップ９の深い孔６ａ内の電極取り出し用パッド７に第３の半導体チップ１０の金属ポスト８を直接接続させることができる。つまり、半導体チップの裏面から電極取り出し用パッド７まで到達する深い孔６ａを形成し、他の半導体チップ表面の金属ポスト８を電極取り出し用パッド７に接触させるように積み上げることができる。従って、第１〜第３の半導体チップの相互間の導通をとりながら各々の半導体チップを同じ方向に重ね合わせた積層３次元ＣＳＰを形成することができる。よって、本実施の形態では、従来の半導体装置のように積層した半導体チップの相互間を接続するための貫通電極を深い孔に埋め込む必要がないので、深い孔の底面及び内側面にメタル密着層、シード層が十分に付きまわらないことによる貫通電極の断線という問題が発生することがない。
【００４２】
また、貫通電極を深い孔に埋め込む必要がないため、モールドや組み立て工程の熱処理で、Ｃｕが拡散し半導体素子の劣化や端子間のリークを起こす様なこともない。
【００４３】
尚、上記第１の実施の形態では、第１〜第３の半導体チップ６，９，１０に金属ポストをメッキ膜により形成しているが、これに限定されるものではなく、第１〜第３の半導体チップに金属ポストをハンダボールにより形成することも可能である。
また、本実施の形態では、インターポーザ基板１の上に３つの半導体チップを積層した半導体装置としているが、インターポーザ基板の上に２つ又は４つ以上の半導体チップを積層した半導体装置とすることも可能である。
【００４４】
図４は、図２の金属ポスト、電極取り出し用パッド及びホールの部分の変形例を示す断面図であり、図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図２に示すようにホール６ａを形成した後、ポリイミドパターンを除去し、半導体ウエーハ１２の裏面上に感光性のポリイミド膜２７を塗布し、このポリイミド膜２７を露光、現像することにより、ホール６ａ内の電極取り出し用パッド７下に開孔部を形成し、この開孔部によって電極取り出し用パッド７を露出させ、金属ポストとの接触領域を確保する。次いで、ポリイミド膜を２００〜３００℃の温度で熱処理する。
【００４５】
上記変形例によれば、ホール６ａの内側面をポリイミド膜で覆っているため、ホール６ａ内に金属ポストを挿入し、この金属ポストと電極取り出し用パッド７を接続する際、金属ポストが位置ずれしてホール６ａの内側面に金属ポストが接触しても、接触リークが発生することを防止できる。従って、半導体チップをフェイスダウンで積層して組み立てる際のマージンを増加させることができる。このため、歩留まりや信頼性を向上させることができる。
【００４６】
尚、上記変形例では、ホール６ａの内側面をポリイミド膜で覆っているが、ホールの内側面を他の絶縁膜を覆うことも可能であり、例えば、ＣＶＤ法により形成したシリコン酸化膜又はシリコン窒化膜でホールの内側面を覆うことも可能である。
【００４７】
また、上記変形例では、金属ポストとホールの内側面との接触リークの発生を防止するためにホールの内側面を絶縁膜で覆っているが、ホールの内側面は絶縁膜で覆うことなく、金属ポストの側面を絶縁膜（例えば樹脂、ポリイミド、シリコン酸化膜、シリコン窒化膜など）で覆うことにより、接触リークの発生を防止することも可能である。
【００４８】
図５は、本発明に係る第２の実施の形態による半導体装置を概略的に示す断面図である。
この半導体装置は第１の半導体チップ２８を有しており、第１の半導体チップ２８の能動面側（下面側）には電極取り出し用パッド７が配置されている。電極取り出し用パッド７の下には金属ポスト（導電ポスト）８が形成されている。この金属ポスト８の側面及び第１の半導体チップ２８の下面にはエポキシ等の封止樹脂２９が形成されており、金属ポスト８の上面は封止樹脂２９から露出している。この露出した金属ポスト８の上面上にはハンダボールなどの外部端子３０が形成されている。第１の半導体チップ２８の裏面（能動面と逆側の面）には金属ポスト８に対向する位置にホール（深い孔）６ａが形成されている。ホール６ａによって電極取り出し用パッド７が露出している。
【００４９】
第１の半導体チップ２８の裏面上にはフェイスダウンボンディングにより第２の半導体チップ３１が配置されている。第２の半導体チップ３１は第１の半導体チップ２８と同様に構成されている。即ち、第２の半導体チップ３１の能動面側（下面側）には電極取り出し用パッド７が配置されている。電極取り出し用パッド７の下には金属ポスト（導電ポスト）８が形成されている。この金属ポスト８の側面及び第２の半導体チップ３１の下面にはエポキシ等の封止樹脂２９が形成されており、金属ポスト８の上面は封止樹脂２９から露出している。この露出した金属ポスト８の上面上にはハンダボールなどの外部端子３０が形成されている。この外部端子３０は第１の半導体チップのホール６ａ内に挿入されており、このホール６ａ内の電極取り出し用パッド７に前記外部端子３０が直接接続されている。第２の半導体チップ３１の裏面（能動面と逆側の面）には金属ポスト８に対向する位置にホール（深い孔）６ａが形成されている。ホール６ａによって電極取り出し用パッド７が露出している。
【００５０】
第２の半導体チップ３１の裏面上にはフェイスダウンボンディングにより第３の半導体チップ３２が配置されている。第３の半導体チップ３２は第１の半導体チップ６と同様に構成されている。即ち、第３の半導体チップ３２の能動面側（下面側）には電極取り出し用パッド７が配置されている。電極取り出し用パッド７の下には金属ポスト（導電ポスト）８が形成されている。この金属ポスト８の側面及び第３の半導体チップ３２の下面にはエポキシ等の封止樹脂２９が形成されており、金属ポスト８の上面は封止樹脂２９から露出している。この露出した金属ポスト８の上面上にはハンダボールなどの外部端子３０が形成されている。この外部端子３０は第２の半導体チップのホール６ａ内に挿入されており、このホール６ａ内の電極取り出し用パッド７に前記外部端子３０が直接接続されている。第３の半導体チップ３２の裏面（能動面と逆側の面）には金属ポスト８に対向する位置にホール（深い孔）６ａが形成されている。ホール６ａによって電極取り出し用パッド７が露出している。
【００５１】
尚、本実施の形態では、最上層に積層した第３の半導体チップ３２にもホール６ａを形成しているが、最上層の半導体チップにホールは必ずしも必要なく、ホールを形成しない第３の半導体チップを用いることも可能である。
また、本実施の形態では、金属ポスト８を用いているが、金属以外の導電物からなる導電ポストを用いることも可能である。
【００５２】
次に、図５に示す半導体装置を製造する方法について図６を参照しつつ説明する。図６は、図５に示す第１及び第２の半導体チップの金属ポスト及び電極取り出し用パッドの付近を部分的に拡大した断面図である。
図６に示す半導体基板（半導体ウエーハ）１２の上に金属ポスト８を形成し、この金属ポスト８上に異種金属キャップ２５を形成する工程までは、図２に示す第１の実施の形態と同様であるので、説明を省略する。
【００５３】
次いで、パッシベーション膜４４及び金属ポスト８を覆うようにモールド装置によりエポキシ等の封止樹脂４６をモールドする。次いで、この封止樹脂４６をグラインダー（図示せず）で所望量研削する。ここで、所望量とは、金属ポストの頭部（上部）が露出する程度の研削量である。
【００５４】
次に、金属ポスト８を含む全表面を保護テープ（図示せず）で覆い、半導体ウエーハ１４の裏面を研削して該ウエーハを所定の厚みにする。次いで、第１の実施の形態と同様の方法で、ウエーハ１４の裏面に深い孔６ａを形成し、この深い孔６ａによって電極取り出し用パッド７下の密着層３１が露出される。このようにしてウエーハレベルでチップ表面に金属ポスト８を形成し、チップ裏面に深い孔６ａを形成した後、電気特性をチェックする。
【００５５】
この後、金属ポスト８の露出部分にフラックス（図示せず）を塗布した後、自動搭載機でハンダボール３０を必要な金属ポスト上に搭載する。次いで、金属ポスト及びハンダボール３０に１７０〜２００℃程度の熱処理を行う。これにより、図１に示すような金属ポスト１９上にはハンダボール３０が融着される。
【００５６】
尚、ハンダボール３０は、径１５０〜３００μｍでＰｂ／Ｓｎ６０〜７０ｗｔ％の材料からなるＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）用のものを使用することが好ましい。また、ハンダボールの大きさは用途に応じて適宜選択可能である。ハンダ組成はＡｇ／Ｓｎ系やＣｕやＢｉを含むＰｂレス材料を用いることも可能である。
【００５７】
この後、スクライブラインに沿ってダイシングソーやレーザを用いて樹脂２９及び半導体ウエーハを切断することにより、第１の半導体チップ２８を作製することができる。
次に、分割された良品チップである第１〜第３の半導体チップを重ねて積み上げる。つまり、図５に示すように、第１〜第３の半導体チップ２８，３１，３２を重ね、第１の半導体チップ２８のホール６ａ内に第２の半導体チップ３１の外部端子３０を挿入し、この外部端子３０を第１の半導体チップの電極取り出し用パッド７に接続し、第２の半導体チップ３１のホール６ａ内に第３の半導体チップ３２の外部端子３０を挿入し、この外部端子３０を第２の半導体チップの電極取り出し用パッド７に接続する。電極取り出し用パッド７と外部端子３０とを接続した状態は図６に示すようなものとなる。
【００５８】
このようにして７７に示す半導体装置を製造し、この半導体装置はそのまま回路基板などに搭載することができる。
尚、上記第２の実施の形態は、次のように変形して実施することも可能である。本実施の形態において、図５に示す第２及び第３の半導体チップ３１，３２に代えて図１に示す第２及び第３の半導体チップ９，１０を用いることも可能である。つまり、第２及び第３の半導体チップ３１，３２それぞれのハンダボール３０を金属ポストに変更して実施することも可能である。
【００５９】
また、第１の半導体チップ２９の裏面と第２の半導体チップ３１の封止樹脂２９の表面との間に接着剤を配置し、この接着剤によって第１の半導体チップと第２の半導体チップとを確実に固定することも可能である。また、第２の半導体チップ３１の裏面と第３の半導体チップ３２の封止樹脂２９の表面との間に接着剤を配置し、この接着剤によって第２の半導体チップと第３の半導体チップとを確実に固定することも可能である。これらの接着剤はチップ間の補強の他に、ストレス緩衝、もしくは水分の侵入を防ぎ信頼性向上を図る事も出来る。
【００６０】
また、ホール６ａの内側面をポリイミド膜、シリコン酸化膜又はシリコン窒化膜などの絶縁膜で覆うことも可能である。これにより、ホール６ａ内に外部端子３０を挿入し、この外部端子３０と電極取り出し用パッド７を接続する際、外部端子が位置ずれしてホール６ａの内側面に外部端子が接触しても、接触リークが発生することを防止できる。従って、半導体チップをフェイスダウンで積層して組み立てる際のマージンを増加させることができる。このため、歩留まりや信頼性を向上させることができる。
【００６１】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
また、本実施の形態では、第１の半導体チップ２９の金属ポスト８にハンダボール等の外部端子３０を形成し、インターポーザ基板を用いることなく、半導体装置を直接回路基板等に搭載することができる。従って、第１の実施の形態に比べてより小型化が可能となる。
【００６２】
図７は、本発明に係る第３の実施の形態による半導体装置を概略的に示す断面図であり、図５と同一部分には同一符号を付し、異なる部分についてのみ説明する。
本実施の形態による半導体装置は、図５に示す半導体装置の側面及び裏面をモールド樹脂などの補強材３３で覆うことにより、第１〜第３の半導体チップ２８，３１，３２を確実に固定し、補強するものである。
【００６３】
上記第３の実施の形態においても第２の実施の形態と同様の効果を得ることができる。
尚、本発明は上記の実施の形態に限定されず、種々変更して実施することが可能である。例えば、上述した半導体装置はメモリーやロジックなどの種々のＬＳＩに適用することが可能である。また、前記半導体装置を搭載する一例として電子機器のプリント基板が挙げられ、このプリント基板には半導体装置の回路に応じて配線がパターニングされており、この半導体装置は実装工程でプリント基板の必要位置に搭載される。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置を概略的に示す断面図。
【図２】図１に示す第１の半導体チップの一部を拡大した断面図。
【図３】図１に示す第１及び第２の半導体チップの一部を拡大した断面図。
【図４】図２の示す半導体装置の変形例を示す断面図。
【図５】第２の実施の形態による半導体装置を概略的に示す断面図。
【図６】図５に示す第１及び第２の半導体チップの一部を拡大した断面図。
【図７】第３の実施の形態による半導体装置を概略的に示す断面図。
【図８】従来の半導体装置の一例を概略的に示す断面図。
【符号の説明】
１…インターポーザ基板、２…配線パターン、３…ハンダバンプ、４…パッド、５…接続部材、６…第１の半導体チップ、６ａ…深い孔（ホール）、７…電極取り出し用パッド、８…金属ポスト、９…第２の半導体チップ、１０…第３の半導体チップ、１１…封止樹脂、１２…半導体基板（半導体ウエーハ）、１３…第１のエッチングストッパー膜、１４…第１の層間絶縁膜、１４ａ…接続孔、１５…第２のエッチングストッパー膜、１６…第２の層間絶縁膜、１６ａ…配線用溝、１７…密着層（バリア層）、１８…Ｃｕ配線、１９…第３の層間絶縁膜、１９ａ…ビアホール（接続孔）、２０…第４の層間絶縁膜、２０ａ…パッド用溝、２１…密着層（バリア層）、２２…パッシベーション膜、２３…密着層、２４…Ｃｕシード層、２５…異種金属キャップ、２６…ポリイミドパターン（ポリイミド膜）、２７…ポリイミド膜、２８…第１の半導体チップ、２９…封止樹脂、３０…外部端子（ハンダボール）、３１…第２の半導体チップ、３２…第３の半導体チップ、３３…補強材
【図１】
2004281980.tif 000003
【図２】
2004281980.tif 000004
【図３】
2004281980.tif 000005
【図４】
2004281980.tif 000006
【図５】
2004281980.tif 000007
【図６】
2004281980.tif 000008
【図７】
2004281980.tif 000009
【図８】
2004281980.tif 000010