(57)【要約】【課題】配線層数を大きく削減した多層プリント配線基板を提供する。【解決手段】コネクタ（Ａ）２とＬＳＩ（Ａ）４との間のインタフェース（Ａ）６の配線領域の領域（Ａ）９と、ＬＳＩ（Ａ）４とＬＳＩ（Ｂ）５間のインタフェース（Ｂ）７の配線領域の領域（Ｂ）１０と、ＬＳＩ（Ｂ）５と二コネクタ（Ｂ）３との間のインタフェース（Ｃ）８の配線領域の領域（Ｃ）１１とを設け、領域（Ａ）９と領域（Ｃ）１１とは、同一の配線層構成とし、領域（Ａ）９と領域（Ｂ）１０とは、異なる配線層構成とし、配線層の同一層において電源層２２と信号配線層２４、２５、２６と接地層２３とを混在させる。【選択図】      図１
2004281768.tif 000002
【特許請求の範囲】
【請求項１】
一端に第一コネクタ、他端に第二コネクタが実装され、前記第一コネクタと前記第二コネクタとの間に複数の大規模集積回路が実装される複数のプリント配線層で構成される多層プリント配線基板であって、前記第一コネクタと前記大規模集積回路との間の第一インタフェースの配線領域の第一領域と、前記大規模集積回路間の第二インタフェースの配線領域の第二領域と、前記大規模集積回路と前記第二コネクタとの間の第三インタフェースの配線領域の第三領域とを有し、前記第一領域と前記第三領域とは、同一の前記プリント配線層構成を有し、前記第一領域と前記第二領域とは、異なる前記プリント配線層構成を有することを特徴とする多層プリント配線基板。
【請求項２】
前記第一領域と前記第二領域とは、前記プリント配線層の同一層において電源層と信号配線層とを有することを特徴とする請求項１記載の多層プリント配線基板。
【請求項３】
前記第一領域は、第一インタフェース配線層と第二インタフェース配線層とを有し、前記第二領域は、第二インタフェース配線層を有し、前記第三領域は、第三インタフェース配線層と、第二インタフェース配線層とを有することを特徴とする請求項１記載の多層プリント配線基板。
【請求項４】
前記第一インタフェース配線層と前記第三インタフェース配線層とは、シングルストリップライン構造内で配線されることを特徴とする請求項３記載の多層プリント配線基板。
【請求項５】
前記第二インタフェース配線層は、ダブルストリップライン構造内で配線されることを特徴とする請求項３記載の多層プリント配線基板。
【請求項６】
前記第二領域の隣り合う前記第二インタフェース配線層は、信号を接続できるインナヴィアホールを有することを特徴とする請求項５記載の多層プリント配線基板。
【請求項７】
前記第一領域の前記第一インタフェース配線層数および前記第三領域の前記第三インタフェース配線層数は、各々４層を有し、前記第二領域の前記第二インタフェース配線層数は、６層を有し、プリント配線層の総数は、１４層を有することを特徴とする請求項３記載の多層プリント配線基板。
【請求項８】
前記第一領域のプリント配線層構成は、表層から順次、カバ層、接地層、前記第一インタフェース配線層、電源層、前記第一インタフェース配線層、接地層、前記第二インタフェース配線層、前記第二インタフェース配線層、接地層、前記第一インタフェース配線層、接地層、前記第一インタフェース配線層、電源層、カバ層とを有し、前記第二領域のプリント配線層構成は、表層から順次、カバ層、接地層、前記第二インタフェース配線層、前記第二インタフェース配線層、電源層、接地層、前記第二インタフェース配線層、前記第二インタフェース配線層、電源層、接地層、前記第二インタフェース配線層、前記第二インタフェース配線層、電源層、カバ層とを有することを特徴とする請求項７記載の多層プリント配線基板。
【請求項９】
前記第一領域は、第一インタフェース配線層を有し、前記第二領域は、第二インタフェース配線層を有し、前記第三領域は、第三インタフェース配線層を有することを特徴とする請求項１記載の多層プリント配線基板。
【請求項１０】
前記第一インタフェース配線層数および前記第三インタフェース配線層数は、各々４層を有し、前記第二インタフェース配線層数は、６層を有し、プリント配線層の総数は、１２層を有することを特徴とする請求項９記載の多層プリント配線基板。
【請求項１１】
前記第一領域の前記プリント配線層構成は、表層から順次、カバ層、接地層、前記第一インタフェース配線層、電源層、前記第一インタフェース配線層、接地層、電源層、前記第一インタフェース配線層、接地層、前記第一インタフェース配線層、電源層、カバ層とを有し、前記第二領域の前記プリント配線層構成は、表層から順次、カバ層、接地層、前記第二インタフェース配線層、前記第二インタフェース配線層、電源層、前記第二インタフェース配線層、前記第二インタフェース配線層、接地層、前記第二インタフェース配線層、前記第二インタフェース配線層、電源層、カバ層とを有することを特徴とする請求項１０記載の多層プリント配線基板。
【請求項１２】
前記第一インタフェース配線層数および前記第三インタフェース配線層数は、各々３層を有し、前記第二インタフェース配線層数は、４層を有し、プリント配線層の総数は、１０層を有することを特徴とする請求項９記載の多層プリント配線基板。
【請求項１３】
前記第一領域のプリント配線層構成は、表層から順次、カバ層、接地層、前記第一インタフェース配線層、電源層、前記第一インタフェース配線層、信号層、接地層、前記第一インタフェース配線層、電源層、カバ層とを有し、前記第二領域の前記プリント配線層構成は、表層から順次、カバ層、接地層、前記第二インタフェース配線層、前記第二インタフェース配線層、電源層、接地層、前記第二インタフェース配線層、前記第二インタフェース配線層、電源層、カバ層を有することを特徴とする請求項１２記載の多層プリント配線基板。
【請求項１４】
前記第一領域と前記第二領域と前記第三領域との間で相互に接続される信号は、前記カバ層で接続されることを特徴とする請求項１１または１３記載の多層プリント配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層プリント配線基板に関し、特に、基板上の配線できる領域を無駄なく有効に使用して、配線層数を少なくした多層プリント配線基板に関する。
【０００２】
【従来の技術】
従来のこの種の多層プリント配線基板は、配線の層間クロストークを極力抑制したいインターフェース信号と、層間クロストークについてはある程度無視できるが限られた配線エリア上で配線長を長くする必要のあるインターフェース信号とを一つの基板に共存させる場合、部品実装領域によってプリント配線層構成を変えることなく、プリント配線層構成を基板の全領域に亘り同一として、無駄な配線領域を作り、配線層を多くした多層プリント配線基板とするのが一般的である。
【０００３】
図５に示すように、一端にコネクタ（Ａ）１０２、他端にコネクタ（Ｂ）１０３が実装され、コネクタ（Ａ）１０２とコネクタ（Ｂ）１０３との間にＬＳＩ（Ａ）１０４、ＬＳＩ（Ｂ）１０５が実装される多層プリント配線基板１００において、例えば、コネクタ（Ａ）１０２とＬＳＩ（Ａ）１０４との間の領域（Ａ）１０９のインタフェース（Ａ）１０６、およびＬＳＩ（Ｂ）１０５とコネクタ（Ｂ）１０３との間の領域（Ｃ）１１１のインタフェース（Ｃ）１０８の配線層数が４層、ＬＳＩ（Ａ）１０４とＬＳＩ（Ｂ）１０５との間の領域（Ｂ）１１０のインタフェース（Ｂ）１０７の配線層数が６層の場合、プリント配線層構成を基板の全領域に亘り同一とすると、図８に示すような多層プリント配線層構成となり、１８層構成の多層プリント配線基板１００となる。
【０００４】
図８を参照すると、多層プリント配線基板１００は、表層の第１層から順次、カバ層１２１、接地層１２３、インタフェース（Ａ）配線層１２４とインタフェース（Ｂ）配線層１２５とインタフェース（Ｃ）配線層１２６とからなる第３層、インタフェース（Ｂ）配線層１２５、電源層１２２、インタフェース（Ａ）配線層１２４とインタフェース（Ｂ）配線層１２５とインタフェース（Ｃ）配線層１２６とからなる第６層、インタフェース（Ｂ）配線層１２５、接地層１２３、インタフェース（Ａ）配線層１２４とインタフェース（Ｃ）配線層１２６とからなる第９層、信号層１２７、接地層１２３、信号層１２７、信号層１２７、電源層１２２、インタフェース（Ａ）配線層１２４とインタフェース（Ｂ）配線層１２５とインタフェース（Ｃ）配線層１２６とからなる第１５層、インタフェース（Ｂ）配線層１２５、接地層１２３、カバ層１２１で構成される。
【０００５】
上記、第１２層、１３層の信号層１２７は、インタフェース（Ａ）１０６、インタフェース（Ｃ）１０８以外の信号が収容される。
【０００６】
なお、領域（Ａ）１０９と領域（Ｂ）１１０と領域（Ｃ）１１１との間で相互に接続される信号数が少なく、カバ層１２１で相互接続信号が収容できる場合、図７に示す多層プリント配線基板１２０の配線層構成のように、プリント配線層数は、１６層となる（なお、多層プリント配線基板１２０の配線層構成の詳細は、説明を省略する）。
【０００７】
また、インタフェース（Ａ）１０６およびインタフェース（Ｃ）１０８の配線層数が３層、インタフェース（Ｂ）１０７の配線層数が４層、且つ、領域（Ａ）１０９と領域（Ｂ）１１０と領域（Ｃ）１１１との間で相互に接続される信号接続をカバ層１２１で収容できる場合、図６に示す多層プリント配線基板１３０の配線層構成となり、プリント配線層数は、１２層となる（なお、多層プリント配線基板１３０の配線層構成の詳細は、説明を省略する）。
【０００８】
そこで、プリント配線層数を削減する技術として、信号層をＴＴＬ（ＴｒａｎｓｉｓｔｅｒーＴｒａｎｓｉｓｔｅｒ  Ｌｏｇｉｃ）信号配線エリアと接地層エリアに分別し、接地層エリアを挟んで電源層とＧＴＬ（Ｇｕｎｎｉｎｇ  Ｔｒａｎｓｃｅｉｖｅｒ  Ｌｏｇｉｃ）信号配線エリアを配置することにより、多層配線基板の層数を少なくするものがある（例えば、特許文献１参照）。
【０００９】
【特許文献１】
特開平８ー３３５７８４号公報
【００１０】
【発明が解決しようとする課題】
以上説明したように、従来の部品実装領域によってプリント配線層構成を変えることなく、プリント配線層構成を基板の全領域に亘り同一とする多層プリント配線基板は、配線領域に無駄が生じ、配線層が多くなり、基板厚さも大きくなるという課題がある。
【００１１】
また、特許文献１記載の技術は、二種類の信号があるときの層数削減を図っているが、同一層内での信号層と接地層の混在層が１層あるのみで、信号層と接地層、信号層と電源層、および、電源層と接地層の混在層が配置されていないため、削減できる層数が限定され少なくなるという課題がある。
【００１２】
本発明の目的は、上記課題を解決すべく、部品実装領域によってプリント配線層構成を変え、プリント配線層の同一層において電源層、信号配線層、接地層を混在させ、基板上の配線できる領域を有効に使用して、配線層数を大きく削減した多層プリント配線基板を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の多層プリント配線基板は、一端に第一コネクタ、他端に第二コネクタが実装され、第一コネクタと第二コネクタとの間に複数の大規模集積回路が実装される複数のプリント配線層で構成される多層プリント配線基板であって、第一コネクタと大規模集積回路との間の第一インタフェースの配線領域の第一領域と、大規模集積回路間の第二インタフェースの配線領域の第二領域と、大規模集積回路と第二コネクタとの間の第三インタフェースの配線領域の第三領域とを有し、第一領域と第三領域とは、同一のプリント配線層構成を有し、第一領域と第二領域とは、異なるプリント配線層構成を有することを特徴とする。
【００１４】
第一領域と第二領域とは、プリント配線層の同一層において電源層と信号配線層とを有することを特徴とする。
【００１５】
第一領域は、第一インタフェース配線層と、第二インタフェース配線層とを有し、第二領域は、第二インタフェース配線層を有し、第三領域は、第三インタフェース配線層と、第二インタフェース配線層とを有することを特徴とする。
【００１６】
第一インタフェース配線層と第三インタフェース配線層とは、シングルストリップライン構造内で配線されることを特徴とする。
【００１７】
第二インタフェース配線層は、ダブルストリップライン構造内で配線されることを特徴とする。
【００１８】
第二領域の隣り合う前記第二インタフェース配線層は、信号を接続できるインナヴィアホールを有することを特徴とする。
【００１９】
第一領域の第一インタフェース配線層数および第三領域の第三インタフェース配線層数は、各々４層を有し、第二領域の第二インタフェース配線層数は、６層を有し、プリント配線層の総数は、１４層を有することを特徴とする。
【００２０】
第一領域のプリント配線層構成は、表層から順次、カバ層、接地層、第一インタフェース配線層、電源層、第一インタフェース配線層、接地層、第二インタフェース配線層、第二インタフェース配線層、接地層、第一インタフェース配線層、接地層、第一インタフェース配線層、電源層、カバ層とを有し、第二領域のプリント配線層構成は、表層から順次、カバ層、接地層、第二インタフェース配線層、第二インタフェース配線層、電源層、接地層、第二インタフェース配線層、第二インタフェース配線層、電源層、接地層、第二インタフェース配線層、第二インタフェース配線層、電源層、カバ層とを有することを特徴とする。
【００２１】
第一領域は、第一インタフェース配線層を有し、第二領域は、第二インタフェース配線層を有し、第三領域は、第三インタフェース配線層を有することを特徴とする。
【００２２】
第一インタフェース配線層数および第三インタフェース配線層数は、各々４層を有し、第二インタフェース配線層数は、６層を有し、プリント配線層の総数は、１２層を有することを特徴とする。
【００２３】
第一領域のプリント配線層構成は、表層から順次、カバ層、接地層、第一インタフェース配線層、電源層、第一インタフェース配線層、接地層、電源層、第一インタフェース配線層、接地層、第一インタフェース配線層、電源層、カバ層とを有し、第二領域のプリント配線層構成は、表層から順次、カバ層、接地層、第二インタフェース配線層、第二インタフェース配線層、電源層、第二インタフェース配線層、第二インタフェース配線層、接地層、第二インタフェース配線層、第二インタフェース配線層、電源層、カバ層とを有することを特徴とする。
【００２４】
第一インタフェース配線層数および第三インタフェース配線層数は、各々３層を有し、第二インタフェース配線層数は、４層を有し、プリント配線層の総数は、１０層を有することを特徴とする。
【００２５】
第一領域のプリント配線層構成は、表層から順次、カバ層、接地層、第一インタフェース配線層、電源層、第一インタフェース配線層、信号層、接地層、第一インタフェース配線層、電源層、カバ層とを有し、第二領域のプリント配線層構成は、表層から順次、カバ層、接地層、第二インタフェース配線層、第二インタフェース配線層、電源層、接地層、第二インタフェース配線層、第二インタフェース配線層、電源層、カバ層を有することを特徴とする。
【００２６】
第一領域と第二領域と第三領域との間で相互に接続される信号は、カバ層で接続されることを特徴とする。
【００２７】
【発明の実施の形態】
次に、本発明の多層プリント配線基板の第一の実施の形態について、図面を参照して説明する。
【００２８】
図１は、本発明の多層プリント配線基板１の第一の実施の形態を示す概略構成図、図２は、多層プリント配線基板１の配線層の構成を示す図である。
【００２９】
図１、図２を参照すると、多層プリント配線基板１は、一端にコネクタ（Ａ）２、他端にコネクタ（Ｂ）３が実装され、コネクタ（Ａ）２とコネクタ（Ｂ）３との間にＬＳＩ（大規模集積回路）（Ａ）４とＬＳＩ（Ｂ）５とが実装され、コネクタ（Ａ）２とＬＳＩ（Ａ）４との間のインタフェース（Ａ）６の配線領域の領域（Ａ）９と、ＬＳＩ（Ａ）４とＬＳＩ（Ｂ）５間のインタフェース（Ｂ）７の配線領域の領域（Ｂ）１０と、ＬＳＩ（Ｂ）５と二コネクタ（Ｂ）３との間のインタフェース（Ｃ）８の配線領域の領域（Ｃ）１１とで構成され、領域（Ａ）９と領域（Ｃ）１１とは、同一の配線層構成を有し、領域（Ａ）９と領域（Ｂ）１０とは、異なる配線層構成を有し、領域（Ａ）９と領域（Ｂ）１０とは、配線層の同一層において電源層（Ｖ）２２と信号配線層２４、２５、２６と接地層（ＧＮＤ）２３とを混在した構成としている。
【００３０】
なお、領域（Ａ）９のインタフェース（Ａ）配線層２４（第３、５、１０、１２層）に対応する領域（Ｃ）１１の層には、全てインタフェース（Ｃ）配線層２６が配線され、残る他の層には、同一の配線層が配線されているが、この場合を、領域（Ａ）９と領域（Ｃ）１１とは、同一の配線層構成と称することとする。
【００３１】
領域（Ａ）９は、インタフェース（Ａ）配線層２４と、インタフェース（Ｂ）配線層２５とを配置し、領域（Ｂ）１０は、インタフェース（Ｂ）配線層２５を配置し、領域（Ｃ）１１は、インタフェース（Ｃ）配線層２６と、インタフェース（Ｂ）２５配線層とを配置し、インタフェース（Ａ）配線層２４とインタフェース（Ｃ）配線層２６とは、シングルストリップライン構造内で配線され、インタフェース（Ｂ）配線層２５は、ダブルストリップライン構造内で配線され、領域（Ｂ）１０の隣り合うインタフェース（Ｂ）配線層２５は、信号を接続できるインナヴィアホール（ＩＶＨ）を設けて構成される。
【００３２】
図２を参照すると、領域（Ａ）９のインタフェース（Ａ）配線層２４の層数および領域（Ｃ）１１のインタフェース（Ｃ）配線層２６の層数は、各々４層で構成され、領域（Ｂ）のインタフェース（Ｂ）配線層２５の層数は、６層で構成され、配線層の総数は、１４層で構成され、領域（Ａ）９の配線層は、表層の第１層から順次、カバ層２１、接地層２３、インタフェース（Ａ）配線層２４、電源層２２、インタフェース（Ａ）配線層２４、接地層２３、インタフェース（Ｂ）配線層２５、インタフェース（Ｂ）配線層２５、接地層２３、インタフェース（Ａ）配線層２４、接地層２３、インタフェース（Ａ）配線層２４、電源層２２、カバ層２１の１４層で構成され、領域（Ｂ）１０の配線層構成は、表層の第１層から順次、カバ層２１、接地層２３、インタフェース（Ｂ）配線層２５、インタフェース（Ｂ）配線層２５、電源層２２、接地層２３、インタフェース（Ｂ）配線層２５、インタフェース（Ｂ）配線層２５、電源層２２、接地層２３、インタフェース（Ｂ）配線層２５、インタフェース（Ｂ）配線層２５、電源層２２、カバ層２１とで構成され、領域（Ｃ）１１の配線層構成は、表層の第１層から順次、カバ層２１、接地層２３、インタフェース（Ｃ）配線層２６、電源層２２、インタフェース（Ｃ）配線層２６、接地層２３、インタフェース（Ｂ）配線層２５、インタフェース（Ｂ）配線層２５、接地層２３、インタフェース（Ｃ）配線層２６、接地層２３、インタフェース（Ｃ）配線層２６、電源層２２、カバ層２１の１４層で構成される。
【００３３】
また、インターフェース（Ａ）６、インターフェース（Ｂ）７、インターフェース（Ｃ）８の何れでもなく、領域（Ａ）９、領域（Ｂ）１０、領域（Ｃ）１１の２つ以上にまたがる信号は、カバ層２１の１層、１４層、または、７、８層の何れかに配線される。
【００３４】
なお、第１層〜第１４層の配線は、銅箔１４、層間は、絶縁材１３で形成され、配線層間の１つおき（第１層と２層間、第３層と４層間、第５層と６層間、第７層と８層間、第９層と１０層間、第１１層と１２層間、第１３層と１４層間）にコア材１２が形成される。
【００３５】
次に、具体的な配線について、図１、２を参照して説明する。
【００３６】
インターフェース（Ａ）６は、ＬＳＩ（Ａ）４のピン数、コネクタ（Ａ）２のピン数により、シングルストリップライン構造のインタフェース（Ａ）配線層２４が４層必要であり、ＬＳＩ（Ａ）４とＬＳＩ（Ｂ）５の間のインターフェース（Ｂ）７は、ＬＳＩ（Ａ）４とＬＳＩ（Ｂ）５との距離（５ｃｍとする）の５倍の線長である２５ｃｍ（センチメートル）で配線する必要があると仮定する。
【００３７】
なお、インターフェース（Ａ）６の配線は、配線途中で配線層を変更することができない。
【００３８】
インターフェース（Ｂ）７の配線は、１本の線長が長く基板上を高密度に配線する必要があるため、シングルストリップラインではなく、ダブルストリップライン構造にして、かつ、隣接するインタフェース（Ｂ）配線層２５の層間にＩＶＨを設けて信号の接続ができるようにする。
【００３９】
例えば、インターフェース（Ｂ）７の配線数が５００本あるとすると、配線するために理論上１２５０００ｍｍの配線チャネルが必要となり、また、配線領域（Ｂ）１０の面積が１８０００ｍｍ２（２５ｃｍ×７．２ｃｍ）、最大２ｍｍ／ｍｍ２の密度で配線できると仮定すると、最大可能配線長は、６層ならば、２１６０００ｍｍとなるが、実際の配線が１２５０００ｍｍ必要であるので、チャネル使用率は約５８％となり、配線可能な最大の配線率となる。
【００４０】
上述のように、多層プリント配線基板１は、基板への部品実装領域によってプリント配線層構成を変え、プリント配線層の同一層において電源層２２、信号配線層２４、２５、２６、接地層２３を混在させることにより、プリント配線層構成を基板の全領域に亘り同一とする従来の多層プリント配線基板１００（図８参照）と比較すると、１８層を１４層にすることができ、配線層数を４層削減できる。
【００４１】
また、配線層（銅箔１４）の膜厚を３０μｍと仮定すると、従来の多層プリント配線基板１００は、２．２４ｍｍ厚になるの対し、多層プリント配線基板１は、１．９２ｍｍとなり、基板厚を薄くできることになる。
【００４２】
次に、本発明の多層プリント配線基板の第二の実施の形態について、図面を参照して説明する。
【００４３】
図３は、第二の実施の形態の多層プリント配線基板３０の配線層の構成を示す図である（図１、２に示す第一の実施の形態の多層プリント配線基板１と同一構成要素は、同一符号で表記し、領域（Ａ）９と同一の配線層構成を有する領域（Ｃ）１１の配線層は省略している）。
【００４４】
なお、第二の実施の形態の多層プリント配線基板３０が第一の実施の形態の多層プリント配線基板１と異なる点は、領域（Ａ）９と領域（Ｂ）１０と領域（Ｃ）１１との間で相互に接続される信号数が少なく、カバ層２１で信号の接続を収容できる点であり、インタフェース（Ａ）配線層２４の層数およびインタフェース（Ｃ）配線層２６の層数は、各々４層、インタフェース（Ｂ）配線層２５の層数は、６層である点は多層プリント配線基板１と同じであるが、プリント配線層の層数が、１２層である点が異なる。
【００４５】
図３を参照すると、多層プリント配線基板３０は、領域（Ａ）９の配線層は、表層から順次、カバ層２１、接地層２３、インタフェース（Ａ）配線層２４、電源層２２、インタフェース（Ａ）配線層２４、接地層２３、電源層２２、インタフェース（Ａ）配線層２４、接地層２３、インタフェース（Ａ）配線層２４、電源層２２、カバ層２１とで構成され、領域（Ｂ）の配線層は、表層から順次、カバ層２１、接地層２３、インタフェース（Ｂ）配線層２５、インタフェース（Ｂ）配線層２５、電源層２２、インタフェース（Ｂ）配線層２５、インタフェース（Ｂ）配線層２５、接地層２３、インタフェース（Ｂ）配線層２５、インタフェース（Ｂ）配線層２５、電源層２２、カバ層２１とで構成される。
【００４６】
プリント配線層構成を基板の全領域に亘り同一とする従来の多層プリント配線基板（図７参照）と比較すると、１６層を１２層にすることができ、配線層数を４層削減できることになる。
【００４７】
次に、本発明の多層プリント配線基板の第三の実施の形態について、図面を参照して説明する。
【００４８】
図４は、第三の実施の形態の多層プリント配線基板４０の配線層の構成を示す図である（図１、２に示す第一の実施の形態の多層プリント配線基板１と同一構成要素は、同一符号で表記し、領域（Ａ）９と同一の配線層構成を有する領域（Ｃ）１１の配線層は省略している）。
【００４９】
第三の実施の形態の多層プリント配線基板４０は、インタフェース配線層（Ａ）２４の層数およびインタフェース配線層（Ｃ）２６の層数は、各々３層、インタフェース配線層（Ｂ）２５の層数は、４層で、領域（Ａ）９と領域（Ｂ）１０と領域（Ｃ）１１との間で相互に接続される信号数が少なく、カバ層２１で信号の接続を収容でき、配線層の層数が１０層で形成される場合の一例である。
【００５０】
図４を参照すると、領域（Ａ）９のプリント配線層は、表層から順次、カバ層２１、接地層２３、インタフェース（Ａ）配線層２４、電源層２２、インタフェース（Ａ）配線層２４、信号層２７、接地層２３、インタフェース（Ａ）配線層２４、電源層２２、カバ層２１とで構成され、領域（Ｂ）１０のプリント配線層は、表層から順次、カバ層２１、接地層２３、インタフェース（Ｂ）２５配線層、インタフェース（Ｂ）配線層２５、電源層２２、接地層２３、インタフェース（Ｂ）配線層２５、インタフェース（Ｂ）配線層２５、電源層２２、カバ層２１とで構成される。
【００５１】
上述の多層プリント配線基板４０は、プリント配線層構成を基板の全領域に亘り同一とする従来の多層プリント配線基板（図６参照）と比較すると、１２層を１０層にすることができ、配線層数を２層削減できることになる。
【００５２】
【発明の効果】
以上説明したように、本発明の多層プリント配線基板は、基板を領域によってプリント配線層構成を変え、プリント配線層の同一層において電源層、信号配線層、接地層を混在させ、基板上の配線できる領域を有効に使用することにより、配線層数を削減することができ、また、インターフェース信号の層間クロストークを抑制し、限られた配線エリア上で配線長を長くする必要のあるインターフェース信号を効率的に配線することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態の多層プリント配線基板を示す概略構成図である。
【図２】本発明の第一の実施の形態の多層プリント配線基板の配線層の構成を示す図である。
【図３】本発明の第二の実施の形態の多層プリント配線基板の配線層の構成を示す図である。
【図４】本発明の第三の実施の形態の多層プリント配線基板の配線層の構成を示す図である。
【図５】従来の多層プリント配線基板を示す概略構成図である。
【図６】従来の多層プリント配線基板の配線層の構成を示す図である。
【図７】従来の多層プリント配線基板の配線層の構成を示す図である。
【図８】従来の多層プリント配線基板の配線層の構成を示す図である。
【符号の説明】
１、３０、４０    多層プリント配線基板
２、１０２    コネクタ（Ａ）
３、１０３    コネクタ（Ｂ）
４、１０４    ＬＳＩ（Ａ）
５、１０５    ＬＳＩ（Ｂ）
６、１０６    インタフェース（Ａ）
７、１０７    インタフェース（Ｂ）
８、１０８    インタフェース（Ｃ）
９、１０９    領域（Ａ）
１０、１１０    領域（Ｂ）
１１、１１１    領域（Ｃ）
１２    コア材
１３    絶縁材
１４    銅箔
２１、１２１    カバ層
２２、１２２    電源層
２３、１２３    接地層
２４、１２４    インタフェース（Ａ）配線層
２５、１２５    インタフェース（Ｂ）配線層
２６、１２６    インタフェース（Ｃ）配線層
２７、１２７    信号層
１００、１２０、１３０    多層プリント配線基板
【図１】
2004281768.tif 000003
【図２】
2004281768.tif 000004
【図３】
2004281768.tif 000005
【図４】
2004281768.tif 000006
【図５】
2004281768.tif 000007
【図６】
2004281768.tif 000008
【図７】
2004281768.tif 000009
【図８】
2004281768.tif 000010