(57)【要約】【課題】ミクサを小型化する。【解決手段】ＦＥＴ１のゲート端子２を高インピーダンスのインダクタ５を介して直流的に接地し、ＬＯ波端子５１からゲート端子２にＬＯ波を入力し、ＲＦ信号端子５４からＦＥＴ１のドレイン端子３にＲＦ信号を入力し、変換されたＩＦ信号をドレイン端子３からＩＦ信号端子５５に出力すると共に、ソース電圧端子５２からＦＥＴ１のソース端子４に高インピーダンスのインダクタ７を介し正の電圧を印加し、ドレイン電圧端子５３からＦＥＴ１のドレイン端子３に高インピーダンスのインダクタ９を介して正の電圧を印加する。【選択図】        図１
2004193779.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換するＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を使用したミクサにおいて、
上記ＦＥＴのゲート端子を直流的に接地して、上記ゲート端子に上記ＬＯ波を入力し、上記ＦＥＴのドレイン端子に上記ＲＦ信号を入力し、変換された上記ＩＦ信号を上記ドレイン端子から出力すると共に、上記ＦＥＴのソース端子と上記ドレイン端子に正の電圧を印加することを特徴とするミクサ。
【請求項２】
中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換するＦＥＴを使用したミクサにおいて、
上記ＦＥＴのゲート端子を直流的に接地して、上記ゲート端子に上記ＬＯ波を入力し、上記ＦＥＴのドレイン端子に上記ＩＦ信号を入力し、変換された上記ＲＦ信号を上記ドレイン端子から出力すると共に、上記ＦＥＴのソース端子と上記ドレイン端子に正の電圧を印加することを特徴とするミクサ。
【請求項３】
ゲート端子を高インピーダンスのインダクタを介して接地し、ソース端子とドレイン端子に高インピーダンスのインダクタを介して正の電圧を印加することを特徴とする請求項１又は請求項２記載のミクサ。
【請求項４】
ゲート端子を高インピーダンスの抵抗を介して接地し、ソース端子とドレイン端子に高インピーダンスの抵抗を介して正の電圧を印加することを特徴とする請求項１又は請求項２記載のミクサ。
【請求項５】
高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子を直流的に接地して、上記第１から第４のＦＥＴのゲート端子に上記ＬＯ波を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子に上記ＲＦ信号を入力し、上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続した第３の端子、及び上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続した第４の端子から、変換された上記ＩＦ信号を出力すると共に、上記第１から第４の端子に正の電圧を印加することを特徴とするミクサ。
【請求項６】
中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子を直流的に接地して、上記第１から第４のＦＥＴのゲート端子に上記ＬＯ波を入力し、上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続した第３の端子、及び上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続した第４の端子に上記ＩＦ信号を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子から、変換された上記ＲＦ信号を出力すると共に、上記第１から第４の端子に正の電圧を印加することを特徴とするミクサ。
【請求項７】
第１から第４のＦＥＴのゲート端子を高インピーダンスのインダクタを介して接地し、第１から第４の端子に高インピーダンスのインダクタを介して正の電圧を印加することを特徴とする請求項５又は請求項６記載のミクサ。
【請求項８】
第１から第４のＦＥＴのゲート端子にＬＯ波を入力する際に、高インピーダンスのマイクロストリップ線路で構成されたマーチャントバランを使用し、上記マイクロストリップ線路を介して上記第１から第４のＦＥＴのゲート端子を接地することを特徴とする請求項５又は請求項６記載のミクサ。
【請求項９】
第３及び第４の端子から変換されたＩＦ信号を出力する際に、又は上記第３及び第４の端子にＩＦ信号を入力する際に、インダクタで構成されたＩＦ合成器又はＩＦ分配器を使用し、上記インダクタを介して上記第３及び第４の端子に正の電圧を印加することを特徴とする請求項５又は請求項６記載のミクサ。
【請求項１０】
第３及び第４の端子から変換されたＩＦ信号を出力する際に、又は上記第３及び第４の端子にＩＦ信号を入力する際に、抵抗とマイクロストリップ線路で構成されたウィルキンソン形分配器を使用し、上記マイクロストリップ線路を介して上記第３及び第４の端子に正の電圧を印加することを特徴とする請求項５又は請求項６記載のミクサ。
【請求項１１】
第１から第４のＦＥＴのゲート端子を高インピーダンスの抵抗を介して接地し、第１から第４の端子に高インピーダンスの抵抗を介して正の電圧を印加することを特徴とする請求項５又は請求項６記載のミクサ。
【請求項１２】
高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子を直流的に接地して、上記第１から第４のＦＥＴのゲート端子に上記ＬＯ波を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子に上記ＲＦ信号を入力し、上記第１及び第２の端子から変換された上記ＩＦ信号を出力すると共に、上記第１及び第２の端子に正の電圧を印加し、上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続した第３の端子、及び上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続した第４の端子に、正の電圧を印加することを特徴とするミクサ。
【請求項１３】
中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子を直流的に接地して、上記第１から第４のＦＥＴのゲート端子に上記ＬＯ波を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子に上記ＩＦ信号を入力し、上記第１及び第２の端子から変換された上記ＲＦ信号を出力すると共に、上記第１及び第２の端子に正の電圧を印加し、上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続した第３の端子、及び上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続した第４の端子に、正の電圧を印加することを特徴とするミクサ。
【請求項１４】
第１から第４のＦＥＴのゲート端子を高インピーダンスのインダクタを介して接地し、第１から第４の端子に高インピーダンスのインダクタを介して正の電圧を印加することを特徴とする請求項１２又は請求項１３記載のミクサ。
【請求項１５】
第１から第４のＦＥＴのゲート端子にＬＯ波を入力する際に、高インピーダンスのマイクロストリップ線路で構成されたマーチャントバランを使用し、上記マイクロストリップ線路を介して上記第１から第４のＦＥＴのゲート端子を接地することを特徴とする請求項１２又は請求項１３記載のミクサ。
【請求項１６】
第１及び第２の端子から変換されたＩＦ信号を出力する際に、又は上記第１及び第２の端子にＩＦ信号を入力する際に、インダクタで構成されたＩＦ合成器又はＩＦ分配器を使用し、上記インダクタを介して上記第１及び第２の端子に正の電圧を印加することを特徴とする請求項１２又は請求項１３記載のミクサ。
【請求項１７】
第１及び第２の端子から変換されたＩＦ信号を出力する際に、又は上記第１及び第２の端子にＩＦ信号を入力する際に、抵抗とマイクロストリップ線路で構成されたウィルキンソン形分配器を使用し、上記マイクロストリップ線路を介して上記第１及び第２の端子に正の電圧を印加することを特徴とする請求項１２又は請求項１３記載のミクサ。
【請求項１８】
第１から第４のＦＥＴのゲート端子を高インピーダンスの抵抗を介して接地し、第１から第４の端子に高インピーダンスの抵抗を介して正の電圧を印加することを特徴とする請求項１２又は請求項１３記載のミクサ。
【請求項１９】
受信した高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換してデータを復調する受信装置において、
請求項１、請求項５、又は請求項１２のうちのいずれか１項記載のミクサを使用することを特徴とする受信装置。
【請求項２０】
データを変調した中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換して送信する送信装置において、
請求項２、請求項６、又は請求項１３のうちのいずれか１項記載のミクサを使用することを特徴とする送信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、主としてマイクロ波帯の通信で使用されるミクサ、並びにこのミクサを使用した受信装置及び送信装置に関するものである。
【０００２】
【従来の技術】
図１５は例えば非特許文献１に記載された単一のＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いたレジスティブミクサを示す図である。図において、ＦＥＴ１０１のゲート端子Ｇには、ＬＯ波端子１１１に入力された局部発振波であるＬＯ波がＬＯフィルタ１０２を介して入力されると共に、ゲート電圧端子１１２より、高周波成分を遮断するためのインダクタ１０５及びキャパシタ１０６を介して所定の負電圧が印加されている。
【０００３】
ＦＥＴ１０１のドレイン端子Ｄには、ＲＦ信号端子１１３から入力された高周波信号であるＲＦ信号がＲＦフィルタ１０３を介して入力される。ＦＥＴ１０１では、ドレイン端子Ｄに入力されたＲＦ信号が、ゲート端子Ｇに入力されたＬＯ波により、中間周波信号であるＩＦ信号に変換されてドレイン端子Ｄから出力され、ＩＦフィルタ１０４を介してＩＦ信号端子１１４から出力される。
【０００４】
このような構成のレジスティブミクサでは、ＦＥＴ１０１のゲート端子Ｇに所定の負電圧を印加し、ＦＥＴ１０１のドレイン端子Ｄとソース端子Ｓは直流的に接地する必要がある。すなわち、図１５では、ソース端子Ｓを直接アースに接続すると共に、図示されていないが、ドレイン端子Ｄを、ＲＦ信号やＩＦ信号にとってはインピーダンスの大きいインダクタを介して、直流的に接地する必要がある。
【０００５】
図１６は例えば非特許文献２に記載された４個のＦＥＴを使用したレジスティブリングミクサを示す接続図である。ここでは、４個のＦＥＴ２０１ａ，２０１ｂ，２０１ｃ，２０１ｄをリング状に接続している。ＬＯ波端子２１１に入力されたＬＯ波は、ＬＯバラン２０２により等振幅で互いに逆相のＬＯ波ＬＯ，ＬＯバーに分配されて出力される。ＬＯバラン２０２から出力されたＬＯ波ＬＯは、ＦＥＴ２０１ａ，２０１ｂのゲート端子Ｇにそれぞれ入力され、ＬＯ波ＬＯバーは、ＦＥＴ２０１ｃ，２０１ｄのゲート端子Ｇにそれぞれ入力される。
【０００６】
ＲＦ信号端子２１２に入力されたＲＦ信号は、ＲＦバラン２０３により等振幅で互いに逆相のＲＦ信号ＲＦ，ＲＦバーに分配されて出力される。ＲＦバラン２０３から出力されたＲＦ信号ＲＦは、ＦＥＴ２０１ａとＦＥＴ２０１ｂのドレイン端子Ｄの接続点に入力され、ＲＦ信号ＲＦバーは、ＦＥＴ２０１ｃとＦＥＴ２０１ｄのドレイン端子Ｄの接続点に入力される。
【０００７】
ＦＥＴ２０１ａ〜２０１ｄのドレイン端子Ｄに入力されたＲＦ信号ＲＦ，ＲＦバーは、ＦＥＴ２０１ａ〜２０１ｄのゲート端子Ｇに入力されたＬＯ波ＬＯ，ＬＯバーにより、等振幅で互いに同相のＩＦ信号ＩＦに変換されて、ＦＥＴ２０１ａとＦＥＴ２０１ｃのソース端子Ｓとの接続点から、また、ＦＥＴ２０１ｂとＦＥＴ２０１ｄのソース端子Ｓとの接続点から出力されて、ＩＦ同相合成器２０４にそれぞれ入力される。ＩＦ同相合成器２０４では、入力されたＩＦ信号ＩＦを合成してＩＦ信号端子２１３から出力する。
【０００８】
図１６では図示されていないが、ＦＥＴ２０１ａ〜２０１ｄのゲート端子Ｇには所定の負電圧が印加されている。また、ＲＦバラン２０３では、ＦＥＴ２０１ａ〜２０１ｄのドレイン端子Ｄを直流的に接地するために、ＲＦ信号ＲＦ，ＲＦバーの出力側を、内蔵しているマイクロストリップ線路を介して直流的に接地している。さらに、ＩＦ同相合成器２０４では、ＦＥＴ２０１ａ〜２０１ｄのソース端子Ｓを直流的に接地するために、ＩＦ信号ＩＦの２つの入力側を、ＩＦ信号にとってはインピーダンスの大きいインダクタを介して直流的に接地している。
【０００９】
このように、ＦＥＴを用いた図１５のレジスティブミクサ、及び４個のＦＥＴを用いた図１６のレジスティブリングミクサでは、ＦＥＴのゲート端子Ｇに所定の負電圧を印加し、ドレイン端子Ｄとソース端子Ｓとを直流的に接地する必要がある。しかし、ＦＥＴのドレイン端子Ｄやソース端子Ｓは、ＲＦ信号が入力されたり、ＩＦ信号が出力されたりするので、直流的には接地されていて、かつＲＦ信号やＩＦ信号にとっては高インピーダンスとなるインダクタで接地しなければならない。
【００１０】
【特許文献１】
特開平９−４６１３８号公報（段落００２８）
【非特許文献１】
Ｍｉｃｒｏｗａｖｅ  Ｍｉｘｅｒｓ，Ａｒｔｅｃｈ  Ｈｏｕｓｅ社、ｐ．３３９−３４０，１９９６年
【非特許文献２】
Ｍ．ＳＨＩＭＯＺＡＷＡ  ｅｔ．ａｌ．，“Ａ  Ｂｒｏａｄｂａｎｄ  ＦＥＴＲｅｓｉｓｔｉｖｅ  Ｒｉｎｇ  Ｍｉｘｅｒ  Ｕｓｉｎｇ  ａ  Ｐａｒａｌｌｅｌ  Ｃｏｎｎｅｃｔｅｄ  Ｍａｒｃｈａｎｄ  Ｂａｌｕｎ”，ＡＰＭＣ，ＷＥ４Ａ−２，ｐ．６５１−６５４，１９９８
【００１１】
【発明が解決しようとする課題】
従来のミクサは以上のように構成されているので、ＦＥＴのゲート端子を適当な負電圧に設定し、ソース端子とドレイン端子を直流的に接地する必要がある。しかし、ミクサを用いる受信装置や送信装置から供給可能な電圧が正の電圧のみである場合には、別途電圧を正から負へ反転させる電源回路が必要となり、ミクサやこのミクサを搭載する受信装置や送信装置全体の重量・寸法が大きくなり、小型化することができないという課題があった。
【００１２】
上記課題に関連する技術として、特許文献１に開示されたミクサがある。ここでは、ＦＥＴのソース端子を直流的に接地から浮かして直流電流が流れないようにし、ＦＥＴのドレイン端子とソース端子をゲート端子に対し、正の電圧となるよう、ＦＥＴのドレイン端子とソース端子とゲート端子に、それぞれ正の電圧を印加しているが、ＦＥＴの全ての端子に正の電圧を印加しているために、ミクサの消費電力が増加するという課題があった。
【００１３】
この発明は上記のような課題を解決するためになされたもので、小型化することができると共に消費電力が小さいミクサ、並びにこのミクサを使用した受信装置及び送信装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係るミクサは、ＦＥＴのゲート端子を直流的に接地して、ゲート端子にＬＯ波を入力し、ＦＥＴのドレイン端子にＲＦ信号を入力し、変換されたＩＦ信号をドレイン端子から出力すると共に、ＦＥＴのソース端子とドレイン端子に正の電圧を印加するものである。
【００１５】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるミクサを示す接続図である。ここでは、ＦＥＴを使用したレジスティブミクサをマイクロ波帯で通信する受信装置に使用する場合を示しており、高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により、ＲＦ信号やＬＯ波より低い周波数の中間周波信号であるＩＦ信号に変換するものとする。
【００１６】
図１において、ＦＥＴ１のゲート端子２は、ＬＯ波にとっては高インピーダンスのインダクタ５を介して接地されると共に、キャパシタ６を介してＬＯ波端子５１に接続されている。ＦＥＴ１のソース端子４は、ＲＦ信号やＩＦ信号にとっては高インピーダンスのインダクタ７を介してソース電圧端子５２に接続されると共に、キャパシタ８を介して接地されている。また、ＦＥＴ１のドレイン端子３は、ＲＦ信号やＩＦ信号にとっては高インピーダンスのインダクタ９を介してドレイン電圧端子５３に接続されると共に、キャパシタ１０及びキャパシタ１１を介してＲＦ信号端子５４に接続され、キャパシタ１０及びインダクタ１２を介してＩＦ信号端子５５に接続されている。
【００１７】
次に動作について説明する。
ＦＥＴ１のゲート端子２はＬＯ波にとっては高インピーダンスのインダクタ５により直流的に接地され、ＦＥＴ１のソース端子４はキャパシタ８により交流的に接地されている。また、ＦＥＴ１のソース端子４は、ソース電圧端子５２から、ＲＦ信号やＩＦ信号にとっては高インピーダンスでソース電圧用の電源回路への高周波を遮断するインダクタ７を介して所定の正の電圧が印加される。このように、ゲート端子２は直流的に接地されているので、ゲート端子２に正の電圧を印加する場合と比較して消費電力を小さくすることができる。
【００１８】
さらに、ＦＥＴ１のドレイン端子３は、ドレイン電圧端子５３から、ＲＦ信号やＩＦ信号にとっては高インピーダンスでドレイン電圧用の電源回路への高周波を遮断するインダクタ９を介して、ソース端子４に印加される電圧と同じ所定の正の電圧が印加される。
【００１９】
ＬＯ波端子５１より入力されたＬＯ波は、キャパシタ６により直流成分が遮断されてＦＥＴ１のゲート端子２に入力される。ＲＦ信号端子５４から入力されたＲＦ信号は、ＲＦ信号のみを通過させるキャパシタ１１と直流電圧を遮断するキャパシタ１０を介してＦＥＴ１のドレイン端子３に入力される。
【００２０】
ＦＥＴ１では、ドレイン端子３から入力されたＲＦ信号は、ゲート端子２から入力されたＬＯ波により、次式で表される周波数のＩＦ信号に変換されてドレイン端子３に出力される。
Ｆｉｆ＝Ｆｒｆ−Ｆｌｏ
ここで、Ｆｉｆ，Ｆｒｆ，Ｆｌｏは、それぞれＩＦ信号、ＲＦ信号、ＬＯ波の周波数である。ドレイン端子３に出力されたＩＦ信号は、キャパシタ１０とＬＯ波とＲＦ信号を遮断してＩＦ信号のみを通過させるインダクタ１２を介して、ＩＦ信号端子５５に出力される。
【００２１】
以上のように、この実施の形態１によれば、ＦＥＴ１のゲート端子２をＬＯ波にとっては高インピーダンスのインダクタ５を介して直流的に接地し、ＦＥＴ１のソース端子４にＲＦ信号やＩＦ信号にとっては高インピーダンスのインダクタ７を介して所定の正の電圧を印加し、ＦＥＴ１のドレイン端子３にＲＦ信号やＩＦ信号にとっては高インピーダンスのインダクタ９を介して所定の正の電圧を印加して、レジスティブミクサを動作させることにより、負電圧の電源回路を不要にし、ミクサを小型化することができると共に、消費電力を小さくすることができるという効果が得られる。
【００２２】
実施の形態２．
図２はこの発明の実施の形態２によるミクサを示す接続図である。ここでは、ＦＥＴを使用したレジスティブミクサをマイクロ波帯で通信する受信装置に使用する場合を示している。この実施の形態２は、実施の形態１の図１におけるインダクタ５、インダクタ７、インダクタ９を、それぞれ高インピーダンスの抵抗１３、抵抗１４、抵抗１５に置き換えたものであり、その他の接続は実施の形態１の図１と同じである。この抵抗１３、抵抗１４、抵抗１５は、図１におけるインダクタ５、インダクタ７、インダクタ９のマイクロ波帯のインピーダンスと同程度の高インピーダンスの値を持つものとする。
【００２３】
次に動作について説明する。
ゲート端子２、ソース端子４、ドレイン端子３に流れる直流電流は十分微弱であるため、直流的には抵抗１３，抵抗１４，抵抗１５の両端の電位差は近似的にないものとみなせる。一方で、交流的には抵抗１３、抵抗１４、抵抗１５は高インピーダンスの負荷となるために、図１のインダクタ５，インダクタ７，インダクタ９と同様に高周波の信号を遮断する。このように、ゲート端子２は直流的に接地されているとみなせるので、ゲート端子２に正の電圧を印加する場合と比較して消費電力を小さくすることができる。
【００２４】
ＲＦ信号やＬＯ波の周波数が数ＧＨｚである場合、図１のインダクタ５は数ｎＨ程度の値が必要で、半導体基板上でこれらのインダクタを作成すると数百ｕｍ角程の大きさとなり、基板寸法が大きくなる。さらに、ＩＦ信号の周波数はＲＦ信号やＬＯ波の周波数より低いため、図１のインダクタ７及びインダクタ９はさらに大きな寸法のインダクタを用いる必要がある。一方、図２に示した抵抗１３、抵抗１４、抵抗１５は数百Ω〜数ｋΩの抵抗で実現可能であり、半導体基板上の寸法は幅数十ｕｍ、長さ数十ｕｍから数百ｕｍ程度となり、ミクサの基板寸法を小型化できる。
【００２５】
以上のように、この実施の形態２によれば、ＦＥＴ１のゲート端子２を高インピーダンスの抵抗１３を介して接地し、ＦＥＴ１のソース端子４に高インピーダンスの抵抗１４を介して所定の正の電圧を印加し、ＦＥＴ１のドレイン端子３に高インピーダンスの抵抗１５を介して所定の正の電圧を印加して、レジスティブミクサを動作させることにより、負電圧の電源回路を不要にし、ミクサを小型化することができると共に、消費電力を小さくすることができるという効果が得られる。
【００２６】
なお、実施の形態１と実施の形態２に示すミクサをマイクロ波帯で通信する送信装置に使用する場合には、図１及び図２において、ＩＦ信号端子５５からＦＥＴ１のドレイン端子３に入力されたＩＦ信号を、ＬＯ波端子５１からＦＥＴ１のゲート端子２に入力されたＬＯ波によりＲＦ信号に変換して、ＦＥＴ１のドレイン端子３からＲＦ信号端子５４に出力すれば良い。
【００２７】
実施の形態３．
図３はこの発明の実施の形態３によるミクサを示す接続図である。ここでは、レジスティブリングミクサを、実施の形態１の図１と同様に受信装置に使用する場合を示している。また、図３は従来の図１６と同様に、４個のＦＥＴ１ａ，１ｂ，１ｃ，１ｄをリング状に接続し、ＬＯ波をＬＯ逆相分配器２１（図１６ではＬＯバラン２０２）で分配し、ＲＦ信号をＲＦ逆相分配器３１（図１６ではＲＦバラン２０３）で分配し、ＩＦ信号をＩＦ同相合成器４１（図１６ではＩＦ同相合成器２０４）で合成している例である。
【００２８】
なお、図３では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００２９】
図３において、ＬＯ逆相分配器２１の入力端子２２はＬＯ波端子５１に接続されている。また、ＬＯ逆相分配器２１の出力端子２３は、ＬＯ波にとっては高インピーダンスのインダクタ５ａを介して直流的に接地されると共に、ＦＥＴ１ａ（第１のＦＥＴ）のゲート端子２ａとＦＥＴ１ｂ（第２のＦＥＴ）のゲート端子２ｂに接続されている。さらに、ＬＯ逆相分配器２１の出力端子２４は、ＬＯ波にとっては高インピーダンスのインダクタ５ｂを介して直流的に接地されると共に、ＦＥＴ１ｃ（第３のＦＥＴ）のゲート端子２ｃとＦＥＴ１ｄ（第４のＦＥＴ）のゲート端子２ｄに接続されている。
【００３０】
また、図３において、ＲＦ逆相分配器３１の入力端子３２はＲＦ信号端子５４に接続され、ＲＦ逆相分配器３１の出力端子３３はキャパシタ１０ａを介して端子３５ａ（第１の端子）に接続され、ＲＦ逆相分配器３１の出力端子３４はキャパシタ１０ｂを介して端子３５ｂ（第２の端子）に接続されている。端子３５ａは、ＲＦ信号にとっては高インピーダンスのインダクタ９ａを介してドレイン電圧端子５３ａに接続されると共に、ＦＥＴ１ａのドレイン端子３ａとＦＥＴ１ｂのドレイン端子３ｂに接続されている。端子３５ｂは、ＲＦ信号にとっては高インピーダンスのインダクタ９ｂを介してドレイン電圧端子５３ｂに接続されると共に、ＦＥＴ１ｃのドレイン端子３ｃとＦＥＴ１ｄのドレイン端子３ｄに接続されている。
【００３１】
さらに、図３において、ＦＥＴ１ａのソース端子４ａとＦＥＴ１ｃのソース端子４ｃは端子４５ａ（第３の端子）に接続され、ＦＥＴ１ｂのソース端子４ｂとＦＥＴ１ｄのソース端子４ｄは端子４５ｂ（第４の端子）に接続されている。端子４５ａは、ＩＦ信号にとっては高インピーダンスのインダクタ７ａを介してソース電圧端子５２ａに接続されると共に、キャパシタ１６ａを介してＩＦ同相合成器（ＩＦ合成器）の入力端子４２に接続される。端子４５ｂは、ＩＦ信号にとっては高インピーダンスのインダクタ７ｂを介してソース電圧端子５２ｂに接続されると共に、キャパシタ１６ｂを介してＩＦ同相合成器４１の入力端子４３に接続される。ＩＦ同相合成器４１の出力端子４４はＩＦ信号端子５５に接続されている。
【００３２】
次に動作について説明する。
ＦＥＴ１ａのゲート端子２ａ及びＦＥＴ１ｂのゲート端子２ｂは、ＬＯ波にとっては高インピーダンスのインダクタ５ａにより直流的に接地され、ＦＥＴ１ｃのゲート端子２ｃ及びＦＥＴ１ｄのゲート端子２ｄは、ＬＯ波にとっては高インピーダンスのインダクタ５ｂにより直流的に接地されている。このように、ゲート端子２ａ〜２ｄは直流的に接地されているので、ゲート端子２ａ〜２ｄに正の電圧を印加する場合と比較して消費電力を小さくすることができる。
【００３３】
ＦＥＴ１ａ，１ｂのドレイン端子３ａ，３ｂには、ドレイン電圧端子５３ａから、ＲＦ信号にとっては高インピーダンスでドレイン電圧用の電源回路への高周波を遮断するインダクタ９ａ及び端子３５ａを介して所定の正の電圧が印加される。ＦＥＴ１ｃ，１ｄのドレイン端子３ｃ，３ｄには、ドレイン電圧端子５３ｂから、ＲＦ信号にとっては高インピーダンスでドレイン電圧用の電源回路への高周波を遮断するインダクタ９ｂ及び端子３５ｂを介して、ＦＥＴ１ａ，１ｂのドレイン端子３ａ，３ｂに印加される電圧と同じ所定の正の電圧が印加される。
【００３４】
ＦＥＴ１ａ，１ｃのソース端子４ａ，４ｃには、ソース電圧端子５２ａから、ＩＦ信号にとっては高インピーダンスでソース用の電源回路への高周波を遮断するインダクタ７ａ及び端子４５ａを介して、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄに印加される電圧と同じ所定の正の電圧が印加される。ＦＥＴ１ｂ，１ｄのソース端子４ｂ，４ｄには、ソース電圧端子５２ｂから、ＩＦ信号にとっては高インピーダンスでソース用の電源回路への高周波を遮断するインダクタ７ｂ及び端子４５ｂを介して、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄに印加される電圧と同じ所定の正の電圧が印加される。
【００３５】
ＬＯ波端子５１に入力されたＬＯ波は、ＬＯ逆相分配器２１の入力端子２２に入力され、ＬＯ逆相分配器２１の出力端子２３と出力端子２４に等振幅で互いに逆相のＬＯ波ＬＯ，ＬＯバーに分配されて出力される。ＬＯ逆相分配器２１の出力端子２３に出力されたＬＯ波ＬＯは、ＦＥＴ１ａのゲート端子２ａ及びＦＥＴ１ｂのゲート端子２ｂに入力され、ＬＯ逆相分配器２１の出力端子２４に出力されたＬＯ波ＬＯバーは、ＦＥＴ１ｃのゲート端子２ｃ及びＦＥＴ１ｄのゲート端子２ｄに入力される。
【００３６】
ＲＦ信号端子５４に入力されたＲＦ信号は、ＲＦ逆相分配器３１の入力端子３２に入力され、ＲＦ逆相分配器３１の出力端子３３と出力端子３４に等振幅で互いに逆相のＲＦ信号ＲＦ，ＲＦバーに分配されて出力される。ＲＦ逆相分配器３１の出力端子３３に出力されたＲＦ信号ＲＦは、直流電圧を遮断するキャパシタ１０ａ及び端子３５ａを介して、ＦＥＴ１ａのドレイン端子３ａ及びＦＥＴ１ｂのドレイン端子３ｂに入力され、ＲＦ逆相分配器３１の出力端子３４に出力されたＲＦ信号ＲＦバーは、直流電圧を遮断するキャパシタ１０ｂ及び端子３５ｂを介して、ＦＥＴ１ｃのドレイン端子３ｃ及びＦＥＴ１ｄのドレイン端子３ｄに入力される。
【００３７】
ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄに入力されたＲＦ信号ＲＦ，ＲＦバーは、ＦＥＴ１ａ〜１ｄのゲート端子２ａ〜２ｄに入力されたＬＯ波ＬＯ，ＬＯバーにより、等振幅で互いに同相のＩＦ信号ＩＦに変換されて、ＦＥＴ１ａのソース端子４ａとＦＥＴ１ｃのソース端子４ｃとの接続点と、ＦＥＴ１ｂのソース端子４ｂとＦＥＴ１ｄのソース端子４ｄとの接続点から出力されて、それぞれ端子４５ａ，４５ｂ及び直流電圧を遮断するキャパシタ１６ａ，１６ｂを介して、ＩＦ同相合成器４１の入力端子４２，４３に入力される。ＩＦ同相合成器４１では、入力されたＩＦ信号ＩＦを合成して、出力端子４４を介してＩＦ信号端子５５から出力する。
【００３８】
以上のように、この実施の形態３によれば、ＦＥＴ１ａ〜１ｄのゲート端子２ａ〜２ｄをＬＯ波にとっては高インピーダンスのインダクタ５ａ，５ｂを介して直流的に接地し、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄにＩＦ信号にとっては高インピーダンスのインダクタ７ａ，７ｂを介して所定の正の電圧を印加し、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄにＲＦ信号にとっては高インピーダンスのインダクタ９ａ，９ｂを介して所定の正の電圧を印加して、レジスティブリングミクサを動作させることにより、負電圧の電源回路を不要にし、ミクサを小型化することができると共に、消費電力を小さくすることができるという効果が得られる。
【００３９】
実施の形態４．
図４はこの発明の実施の形態４によるミクサを示す接続図であり、実施の形態３の図３と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図３と同じ符号は同一のものを示している。図４に示すように、この実施の形態４では、実施の形態３の図３におけるＬＯ逆相分配器２１として、マイクロストリップ線路２５ａ，２５ｂ，２５ｃ，２５ｄを使用したマーチャントバラン２１Ａを使用し、図３におけるインダクタ５ａ，５ｂを削除している。その他の接続は実施の形態３の図３と同じである。
【００４０】
なお、図４では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００４１】
次に動作について説明する。
図４に示すように、マーチャントバラン２１Ａの出力端子２３，２４は内部でＬＯ波にとっては高インピーダンスのマイクロストリップ線路２５ｃ，２５ｄにより直流的に接地されているため、ＦＥＴ１ａ〜１ｄのゲート端子２ａ〜２ｄを直流的に接地するためのインダクタ５ａ，５ｂが不要となり、ミクサを小型化できる。
【００４２】
以上のように、この実施の形態４によれば、実施の形態３と同様の効果が得られると共に、ＬＯ逆相分配器２１として、ＬＯ波にとっては高インピーダンスのマイクロストリップ線路２５ｃ，２５ｄを備えたマーチャントバラン２１Ａを使用することにより、ＦＥＴ１ａ〜１ｄを直流的に接地するためのインダクタ５ａ，５ｂが不要となり、ミクサを小型化することができるという効果が得られる。
【００４３】
実施の形態５．
図５はこの発明の実施の形態５によるミクサを示す接続図であり、実施の形態３の図３と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図３と同じ符号は同一のものを示している。
【００４４】
この実施の形態５では、図５に示すように、実施の形態３の図３のＩＦ同相合成器４１を、直列接続のインダクタ４６ａ，４６ｂで入力端子４２，４３を直流的に接続したＩＦ同相合成器４１Ａとし、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄには、ソース電圧端子５２から、ＩＦ信号にとっては高インピーダンスのインダクタ７、ＩＦ同相合成器４１Ａのインダクタ４６ａ，４６ｂ及び端子４５ａ，４５ｂを介して、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄに印加される電圧と同じ所定の正の電圧が印加される。また、図３のキャパシタ１６ａ，１６ｂの代わりに、ＩＦ同相合成器４１Ａの出力端子４４とＩＦ信号端子５５との間に、直流電圧を遮断するキャパシタ１６を接続している。その他の接続は実施の形態３の図３と同じである。
【００４５】
次に動作について説明する。
図５に示すように、ＩＦ同相合成器４１Ａの入力端子４２，４３は、直列接続のインダクタ４６ａ，４６ｂにより直流的に接続されているので、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄには、ソース電圧端子５２から、ＩＦ信号にとっては高インピーダンスでソース用の電源回路への高周波を遮断する１つのインダクタ７を介して、所定の正の電圧が印加される。また、ＩＦ同相合成器４１Ａの出力端子４４から、合成されたＩＦ信号がコンデンサ１６を介してＩＦ信号端子５５に出力される。
【００４６】
また、ＩＦ同相合成器４１Ａのインダクタ４６ａ，４６ｂは、高い周波数の信号を遮断できるので、適切な値のインダクタ４６ａ，４６ｂを用いることで、ＲＦ信号やＬＯ波に対するアイソレーションを高めることができる。
【００４７】
以上のように、この実施の形態５によれば、実施の形態３と同様の効果が得られると共に、直列接続のインダクタ４６ａ，４６ｂで入力端子４２，４３を直流的に接続したＩＦ同相合成器４１Ａを使用することにより、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄに印加するためのソース電圧端子５２、インダクタ７、キャパシタ１６を各１つにすることができ、回路構成を簡単化でき、ミクサを小型化することができると共に、適切な値のＩＦ同相合成器４１Ａのインダクタ４６ａ，４６ｂを用いることで、ＲＦ信号やＬＯ波に対するアイソレーションを高めることができるという効果が得られる。
【００４８】
実施の形態６．
図６はこの発明の実施の形態６によるミクサを示す接続図であり、実施の形態３の図３と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図３と同じ符号は同一のものを示している。
【００４９】
この実施の形態６では、図６に示すように、実施の形態３の図３のＩＦ同相合成器４１を、抵抗４７とマイクロストリップ線路４８ａ，４８ｂで構成され、入力端子４２，４３がマイクロストリップ線路４８ａ，４８ｂにより直流的に接続された同相分配器の一種であるウィルキンソン形分配器４１Ｂとし、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄには、ソース電圧端子５２から、ＩＦ信号にとっては高インピーダンスのインダクタ７、ウィルキンソン形分配器４１Ｂのマイクロストリップ線路４８ａ，４８ｂ及び端子４５ａ，４５ｂを介して、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄに印加される電圧と同じ所定の正の電圧が印加される。
【００５０】
また、図３のキャパシタ１６ａ，１６ｂの代わりに、ウィルキンソン形分配器４１Ｂの出力端子４４とＩＦ信号端子５５との間に、直流電圧を遮断するキャパシタ１６を接続している。その他の接続は実施の形態３の図３と同じである。
【００５１】
次に動作について説明する。
図６に示すように、ウィルキンソン形分配器４１Ｂの入力端子４２，４３は、マイクロストリップ線路４８ａ，４８ｂにより直流的に接続されているので、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄには、ソース電圧端子５２から、ＩＦ信号にとっては高インピーダンスでソース用の電源回路への高周波を遮断する１つのインダクタ７を介して、所定の正の電圧が印加される。また、ウィルキンソン形分配器４１Ｂの出力端子４４から、合成されたＩＦ信号がコンデンサ１６を介してＩＦ信号端子５５に出力される。
【００５２】
また、ウィルキンソン形分配器４１Ｂは、低域通過形のフィルタとしても動作するので、ＬＯ波やＲＦ信号の漏洩波を抑圧することが可能である。
【００５３】
以上のように、この実施の形態６によれば、実施の形態３と同様の効果が得られると共に、ウィルキンソン形分配器４１Ｂを使用することにより、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄに印加するためのソース電圧端子５２、インダクタ７、キャパシタ１６を各１つにすることができ、回路構成を簡単化でき、ミクサを小型化することができると共に、ウィルキンソン形分配器４１Ｂを用いることにより、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００５４】
実施の形態７．
図７はこの発明の実施の形態７によるミクサを示す接続図であり、実施の形態３の図３と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図３と同じ符号は同一のものを示している。
【００５５】
この実施の形態７は、図７に示すように、実施の形態３の図３における、ＦＥＴ１ａ〜１ｄのゲート端子２ａ〜２ｄを直流的に接地するためのインダクタ５ａ，５ｂを高インピーダンスの抵抗１３ａ，１３ｂに置き換え、ソース用の電源回路への高周波を遮断するインダクタ７ａ，７ｂを高インピーダンスの抵抗１４ａ，１４ｂに置き換え、ドレイン用の電源回路への高周波を遮断するインダクタ９ａ，９ｂを高インピーダンスの抵抗１５ａ，１５ｂに置き換えたものである。その他の接続は実施の形態３の図３と同じである。
【００５６】
この抵抗１３ａ，１３ｂ、抵抗１４ａ，１４ｂ、抵抗１５ａ，１５ｂは、図３におけるインダクタ５ａ，５ｂ、インダクタ７ａ，７ｂ、インダクタ９ａ，９ｂのマイクロ波帯のインピーダンスと同程度の高インピーダンスの値を持つものとする。
【００５７】
なお、図７では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００５８】
次に動作について説明する。
ＦＥＴ１ａ〜１ｄのゲート端子２ａ〜２ｄ、ソース端子４ａ〜４ｄ、ドレイン端子３ａ〜３ｄに流れる直流電流は十分微弱であるため、直流的には抵抗１３ａ，１３ｂ、抵抗１４ａ，１４ｂ、抵抗１５ａ，１５ｂの両端の電位差は近似的にないものとみなせる。一方で、交流的には抵抗１３ａ，１３ｂ、抵抗１４ａ，１４ｂ、抵抗１５ａ，１５ｂは高インピーダンスの負荷となるために、図３のインダクタ５ａ，５ｂ、インダクタ７ａ，７ｂ、インダクタ９ａ，９ｂと同様に高周波の信号を遮断する。このように、ゲート端子２ａ〜２ｄは直流的に接地されているとみなせるので、ゲート端子２ａ〜２ｄに正の電圧を印加する場合と比較して消費電力を小さくすることができる。
【００５９】
ＲＦ信号やＬＯ波の周波数が数ＧＨｚである場合、図３のインダクタ５ａ，５ｂは数ｎＨ程度の値が必要で、半導体基板上でこれらのインダクタを作成すると数百ｕｍ角程の大きさとなり、基板寸法が大きくなる。さらに、ＩＦ信号の周波数はＲＦ信号やＬＯ波の周波数より低いため、図３のインダクタ７ａ，７ｂ及びインダクタ９ａ，９ｂはさらに大きな寸法のインダクタを用いる必要がある。一方、図７に示した抵抗１３ａ，１３ｂ、抵抗１４ａ，１４ｂ、抵抗１５ａ，１５ｂは数百Ω〜数ｋΩの抵抗で実現可能であり、半導体基板上の寸法は幅数十ｕｍ、長さ数十ｕｍから数百ｕｍ程度となり、ミクサの基板寸法を小型化できる。
【００６０】
以上のように、この実施の形態７によれば、ＦＥＴ１ａ〜１ｄのゲート端子２ａ〜２ｄを高インピーダンスの抵抗１３ａ，１３ｂを介して接地し、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄに高インピーダンスの抵抗１４ａ，１４ｂを介して所定の正の電圧を印加し、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄに高インピーダンスの抵抗１５ａ，１５ｂを介して所定の正の電圧を印加して、レジスティブミクサを動作させることにより、負電圧の電源回路を不要にし、ミクサを小型化することができると共に、消費電力を小さくすることができるという効果が得られる。
【００６１】
なお、実施の形態３から実施の形態７に示すレジスティブリングミクサを送信装置に使用する場合は、ＩＦ信号端子５５よりＩＦ信号を入力して、ＩＦ同相合成器４１，４１Ａ，４１ＢをＩＦ同相分配器として使用し、ＦＥＴ１ａ〜１ｄでは、ＩＦ同相分配器から入力されたＩＦ信号を、ＬＯ逆相分配器２１から入力されたＬＯ波によりＲＦ信号に変換し、ＲＦ逆相分配器３１をＲＦ逆相合成器として使用し、変換されたＲＦ信号を入力して、ＲＦ信号端子５４へＲＦ信号を出力する。
【００６２】
また、実施の形態３、実施の形態４及び実施の形態７に示すレジスティブリングミクサを送信装置に使用する場合には、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＩＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＲＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相合成器、ＩＦ逆相分配器を使用する場合がある。
【００６３】
実施の形態８．
図８はこの発明の実施の形態８によるミクサを示す接続図であり、実施の形態３の図３と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図３と同じ符号は同一のものを示している。実施の形態３の図３では、ＦＥＴ１ａ〜１ｄで変換されたＩＦ信号を、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄから取り出しＩＦ同相合成器４１に入力していたが、この実施の形態８では、図８に示すように、ＦＥＴ１ａ〜１ｄで変換されたＩＦ信号を、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄから取り出し、キャパシタ１６ａ，１６ｂを介してＩＦ同相合成器４１に入力している。その他の接続は、実施の形態３の図３と同じである。
【００６４】
なお、図８では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００６５】
次に動作について説明する。
ＬＯ波及びＲＦ信号は、実施の形態３と同様にＦＥＴ１ａ〜１ｄに入力され、ＦＥＴ１ａ〜１ｄで変換されたＩＦ信号が、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄから取り出されてＩＦ同相合成器４１に入力される。その他の動作は実施の形態３と同様である。
【００６６】
以上のように、この実施の形態８によれば、実施の形態３と同様の効果が得られる。
【００６７】
実施の形態９．
図９はこの発明の実施の形態９によるミクサを示す接続図であり、実施の形態８の図８と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図８と同じ符号は同一のものを示している。図９に示すように、この実施の形態９では、実施の形態８の図８におけるＬＯ逆相分配器２１として、マイクロストリップ線路２５ａ，２５ｂ，２５ｃ，２５ｄを使用したマーチャントバラン２１Ａを使用し、図８のインダクタ５ａ，５ｂを削除している。その他の接続は実施の形態８の図８と同じである。
【００６８】
なお、図９では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００６９】
次に動作について説明する。
図９に示すように、マーチャントバラン２１Ａの出力端子２３，２４は内部でＬＯ波にとっては高インピーダンスのマイクロストリップ線路２５ｃ，２５ｄにより直流的に接地されているため、ＦＥＴ１ａ〜１ｄのゲート端子２ａ〜２ｄを直流的に接地するためのインダクタ５ａ，５ｂが不要となり、ミクサを小型化できる。
【００７０】
以上のように、この実施の形態９によれば、実施の形態４と同様の効果が得られる。
【００７１】
実施の形態１０．
図１０はこの発明の実施の形態１０によるミクサを示す接続図であり、実施の形態８の図８と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図８と同じ符号は同一のものを示している。
【００７２】
この実施の形態１０では、図１０に示すように、実施の形態８の図８のＩＦ同相合成器４１を、直列接続のインダクタ４６ａ，４６ｂで入力端子４２，４３を直流的に接続したＩＦ同相合成器４１Ａとし、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄには、ドレイン電圧端子５３から、ＩＦ信号にとっては高インピーダンスのインダクタ９、ＩＦ同相合成器４１Ａのインダクタ４６ａ，４６ｂ及び端子３５ａ，３５ｂを介して、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄに印加される電圧と同じ所定の正の電圧が印加される。
【００７３】
また、図８のキャパシタ１６ａ，１６ｂの代わりに、ＩＦ同相合成器４１Ａの出力端子４４とＩＦ信号端子５５との間に、直流電圧を遮断するキャパシタ１６を接続し、図８のドレイン電圧端子５３ａ，５３ｂ、インダクタ９ａ，９ｂは削除されている。その他の接続は実施の形態８の図８と同じである。
【００７４】
次に動作について説明する。
図１０に示すように、ＩＦ同相合成器４１Ａの入力端子４２，４３は、直列接続のインダクタ４６ａ，４６ｂにより直流的に接続されているので、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄには、ドレイン電圧端子５３から、ＩＦ信号にとっては高インピーダンスでドレイン用の電源回路への高周波を遮断する１つのインダクタ９を介して、所定の正の電圧が印加される。また、ＩＦ同相合成器４１Ａの出力端子４４から、合成されたＩＦ信号がキャパシタ１６を介してＩＦ信号端子５５に出力される。
【００７５】
また、ＩＦ同相合成器４１Ａのインダクタ４６ａ，４６ｂは、高い周波数の信号を遮断できるので、適切な値のインダクタ４６ａ，４６ｂを用いることで、ＲＦ信号やＬＯ波に対するアイソレーションを高めることができる。
【００７６】
以上のように、この実施の形態１０によれば、実施の形態８と同様の効果が得られると共に、直列接続のインダクタ４６ａ，４６ｂで入力端子４２，４３を直流的に接続したＩＦ同相合成器４１Ａを使用することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄに印加するためのドレイン電圧端子５３、インダクタ９、キャパシタ１６を各１つにすることができ、回路構成を簡単化でき、ミクサを小型化することができると共に、適切な値のＩＦ同相合成器４１Ａのインダクタ４６ａ，４６ｂを用いることで、ＲＦ信号やＬＯ波に対するアイソレーションを高めることができるという効果が得られる。
【００７７】
実施の形態１１．
図１１はこの発明の実施の形態１１によるミクサを示す接続図であり、実施の形態８の図８と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図８と同じ符号は同一のものを示している。
【００７８】
この実施の形態１１では、図１１に示すように、実施の形態８の図８のＩＦ同相合成器４１を、抵抗４７とマイクロストリップ線路４８ａ，４８ｂで構成され、入力端子４２，４３がマイクロストリップ線路４８ａ，４８ｂにより直流的に接続された同相分配器の一種であるウィルキンソン形分配器４１Ｂとし、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄには、ドレイン電圧端子５３から、ＩＦ信号にとっては高インピーダンスのインダクタ９、ウィルキンソン形分配器４１Ｂのマイクロストリップ線路４８ａ，４８ｂ及び端子３５ａ，３５ｂを介して、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄに印加される電圧と同じ所定の正の電圧が印加される。
【００７９】
また、図８のキャパシタ１６ａ，１６ｂの代わりに、ウィルキンソン形分配器４１Ｂの出力端子４４とＩＦ信号端子５５との間に、直流電圧を遮断するキャパシタ１６を接続し、図８のインダクタ９ａ，９ｂを削除している。その他の接続は実施の形態８の図８と同じである。
【００８０】
次に動作について説明する。
図１１に示すように、ウィルキンソン形分配器４１Ｂの入力端子４２，４３は、マイクロストリップ線路４８ａ，４８ｂにより直流的に接続されているので、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄには、ドレイン電圧端子５３から、ＩＦ信号にとっては高インピーダンスでドレイン用の電源回路への高周波を遮断する１つのインダクタ９を介して、所定の正の電圧が印加される。また、ＩＦ同相合成器４１Ｂの出力端子４４から、合成されたＩＦ信号がコンデンサ１６を介してＩＦ信号端子５５に出力される。
【００８１】
また、ウィルキンソン形分配器４１Ｂは、低域通過形のフィルタとしても動作するので、ＬＯ波やＲＦ信号の漏洩波を抑圧することが可能である。
【００８２】
以上のように、この実施の形態１１によれば、実施の形態８と同様の効果が得られると共に、ウィルキンソン形分配器４１Ｂを使用することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄに印加するためのドレイン電圧端子５３、インダクタ９、キャパシタ１６を各１つにすることができ、回路構成を簡単化でき、ミクサを小型化することができると共に、ウィルキンソン形分配器４１Ｂを用いることで、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００８３】
実施の形態１２．
図１２はこの発明の実施の形態１２によるミクサを示す接続図であり、実施の形態８の図８と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図８と同じ符号は同一のものを示している。
【００８４】
この実施の形態１２は、図１２に示すように、実施の形態８の図８における、ＦＥＴ１ａ〜１ｄのゲート端子２ａ〜２ｄを直流的に接地するためのインダクタ５ａ，５ｂを高インピーダンスの抵抗１３ａ，１３ｂに置き換え、ソース用の電源回路への高周波を遮断するインダクタ７ａ，７ｂを高インピーダンスの抵抗１４ａ，１４ｂに置き換え、ドレイン用の電源回路への高周波を遮断するインダクタ９ａ，９ｂを高インピーダンスの抵抗１５ａ，１５ｂに置き換えたものである。その他の接続は実施の形態８の図８と同じである。
【００８５】
この抵抗１３ａ，１３ｂ、抵抗１４ａ，１４ｂ、抵抗１５ａ，１５ｂは、図８におけるインダクタ５ａ，５ｂ、インダクタ７ａ，７ｂ、インダクタ９ａ，９ｂのマイクロ波帯のインピーダンスと同程度の高インピーダンスの値を持つものとする。
【００８６】
なお、図１２では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００８７】
次に動作について説明する。
ＦＥＴ１ａ〜１ｄのゲート端子２ａ〜２ｄ、ソース端子４ａ〜４ｄ、ドレイン端子３ａ〜３ｄに流れる直流電流は十分微弱であるため、直流的には抵抗１３ａ，１３ｂ、抵抗１４ａ，１４ｂ、抵抗１５ａ，１５ｂの両端の電位差は近似的にないものとみなせる。一方で、交流的には抵抗１３ａ，１３ｂ、抵抗１４ａ，１４ｂ、抵抗１５ａ，１５ｂは高インピーダンスの負荷となるために、図８のインダクタ５ａ，５ｂ、インダクタ７ａ，７ｂ、インダクタ９ａ，９ｂと同様に高周波の信号を遮断する。
【００８８】
ＲＦ信号やＬＯ波の周波数が数ＧＨｚである場合、図８のインダクタ５ａ，５ｂは数ｎＨ程度の値が必要で、半導体基板上でこれらのインダクタを作成すると数百ｕｍ角程の大きさとなり、基板寸法が大きくなる。さらに、ＩＦ信号の周波数はＲＦ信号やＬＯ波の周波数より低いため、図８のインダクタ７ａ，７ｂ及びインダクタ９ａ，９ｂはさらに大きな寸法のインダクタを用いる必要がある。一方、図１２に示した抵抗１３ａ，１３ｂ、抵抗１４ａ，１４ｂ、抵抗１５ａ，１５ｂは数百Ω〜数ｋΩの抵抗で実現可能であり、半導体基板上の寸法は幅数十ｕｍ、長さ数十ｕｍから数百ｕｍ程度となり、ミクサの基板寸法を小型化できる。
【００８９】
以上のように、この実施の形態１２によれば、実施の形態７と同様の効果が得られる。
【００９０】
なお、実施の形態８から実施の形態１２に示すレジスティブリングミクサを送信装置に使用する場合は、ＩＦ信号端子５５よりＩＦ信号を入力して、ＩＦ同相合成器４１，４１Ａ，４１ＢをＩＦ同相分配器として使用し、ＦＥＴ１ａ〜１ｄでは、ＩＦ同相分配器から入力されたＩＦ信号を、ＬＯ逆相分配器２１から入力されたＬＯ波によりＲＦ信号に変換し、ＲＦ逆相分配器３１をＲＦ逆相合成器として使用し、変換されたＲＦ信号を入力して、ＲＦ信号端子５４へＲＦ信号を出力する。
【００９１】
また、実施の形態８、実施の形態９及び実施の形態１２に示すレジスティブリングミクサを送信装置に使用する場合には、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＩＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＲＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相合成器、ＩＦ逆相分配器を使用する場合がある。
【００９２】
実施の形態１３．
図１３はこの発明の実施の形態１３による受信装置の構成を示すブロック図である。図に示すように、電波を受信する受信アンテナ６１、受信した電波を増幅してＲＦ信号を出力する低雑音増幅回路６２、不要波除去のための帯域通過フィルタ６３、ＬＯ波を生成する局部発振回路６４、帯域通過フィルタ６３からのＲＦ信号を局部発振回路６４からのＬＯ波によりＩＦ信号に変換するミクサ６５、不要波除去のための帯域通過フィルタ６６、帯域通過フィルタ６６から出力されるＩＦ信号からデータを復調する復調回路６７により構成されている。
【００９３】
ここで、ミクサ６５としては、実施の形態１から実施の形態１２に示したいずれかのミクサを使用している。
【００９４】
以上のように、この実施の形態１３によれば、上記実施の形態１から実施の形態１２に示したいずれかのミクサを受信装置に使用することにより、受信装置を小型化することができるという効果が得られる。
【００９５】
実施の形態１４．
図１４はこの発明の実施の形態１４による送信装置の構成を示すブロック図である。図に示すように、データを変調してＩＦ信号を出力する変調回路７１、不要波除去のための帯域通過フィルタ７２、ＬＯ波を生成する局部発振回路７３、帯域通過フィルタ７２からのＩＦ信号を局部発振回路７３からのＬＯ波によりＲＦ信号に変換するミクサ７４、不要波除去のための帯域通過フィルタ７５、ＲＦ信号を増幅する増幅回路７６、電波を送信する送信アンテナ７７により構成されている。
【００９６】
ここで、ミクサ７４としては、上記実施の形態１から実施の形態１２に示したいずれかのミクサを使用している。
【００９７】
以上のように、この実施の形態１４によれば、上記実施の形態１から実施の形態１２に示したいずれかのミクサを送信装置に使用することにより、送信装置を小型化することができるという効果が得られる。
【００９８】
【発明の効果】
以上のように、この発明によれば、ＦＥＴのゲート端子を直流的に接地して、ゲート端子にＬＯ波を入力し、ＦＥＴのドレイン端子にＲＦ信号を入力し、変換されたＩＦ信号をドレイン端子から出力すると共に、ＦＥＴのソース端子とドレイン端子に正の電圧を印加することにより、ミクサを小型化することができると共に、消費電力を小さくすることができるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるミクサを示す接続図である。
【図２】この発明の実施の形態２によるミクサを示す接続図である。
【図３】この発明の実施の形態３によるミクサを示す接続図である。
【図４】この発明の実施の形態４によるミクサを示す接続図である。
【図５】この発明の実施の形態５によるミクサを示す接続図である。
【図６】この発明の実施の形態６によるミクサを示す接続図である。
【図７】この発明の実施の形態７によるミクサを示す接続図である。
【図８】この発明の実施の形態８によるミクサを示す接続図である。
【図９】この発明の実施の形態９によるミクサを示す接続図である。
【図１０】この発明の実施の形態１０によるミクサを示す接続図である。
【図１１】この発明の実施の形態１１によるミクサを示す接続図である。
【図１２】この発明の実施の形態１２によるミクサを示す接続図である。
【図１３】この発明の実施の形態１３による受信装置の構成を示すブロック図である。
【図１４】この発明の実施の形態１４による送信装置の構成を示すブロック図である。
【図１５】従来のミクサを示す接続図である。
【図１６】従来のミクサを示す接続図である。
【符号の説明】
１，１ａ，１ｂ，１ｃ，１ｄ  ＦＥＴ、２，２ａ，２ｂ，２ｃ，２ｄ  ゲート端子、３，３ａ，３ｂ，３ｃ，３ｄ  ドレイン端子、４，４ａ，４ｂ，４ｃ，４ｄ  ソース端子、５，５ａ，５ｂ  インダクタ、６  キャパシタ、７，７ａ，７ｂ  インダクタ、８  キャパシタ、９，９ａ，９ｂ  インダクタ、１０，１０ａ，１０ｂ  キャパシタ、１１  キャパシタ、１２  インダクタ、１３，１３ａ，１３ｂ  抵抗、１４，１４ａ，１４ｂ  抵抗、１５，１５ａ，１５ｂ  抵抗、１６，１６ａ，１６ｂ  キャパシタ、２１  ＬＯ逆相分配器、２１Ａ  マーチャントバラン、２２  入力端子、２３，２４  出力端子、２５ａ，２５ｂ，２５ｃ，２５ｄ  マイクロストリップ線路、３１  ＲＦ逆相分配器、３２  入力端子、３３，３４  出力端子、３５ａ，３５ｂ  端子、４１，４１Ａ  ＩＦ同相合成器、４１Ｂ  ウィルキンソン形分配器、４２，４３  入力端子、４４  出力端子、４５ａ，４５ｂ  端子、４６ａ，４６ｂ  インダクタ、４７  抵抗、４８ａ，４８ｂ  マイクロストリップ線路、５１  ＬＯ波端子、５２，５２ａ，５２ｂ  ソース電圧端子、５３，５３ａ，５３ｂ  ドレイン電圧端子、５４  ＲＦ信号端子、５５  ＩＦ信号端子、６１  受信アンテナ、６２  低雑音増幅回路、６３  帯域通過フィルタ、６４  局部発振回路、６５  ミクサ、６６  帯域通過フィルタ、６７  復調回路、７１  変調回路、７２  帯域通過フィルタ、７３  局部発振回路、７４  ミクサ、７５  帯域通過フィルタ、７６  増幅回路、７７  送信アンテナ。
【図１】
2004193779.tif 000003
【図２】
2004193779.tif 000004
【図３】
2004193779.tif 000005
【図４】
2004193779.tif 000006
【図５】
2004193779.tif 000007
【図６】
2004193779.tif 000008
【図７】
2004193779.tif 000009
【図８】
2004193779.tif 000010
【図９】
2004193779.tif 000011
【図１０】
2004193779.tif 000012
【図１１】
2004193779.tif 000013
【図１２】
2004193779.tif 000014
【図１３】
2004193779.tif 000015
【図１４】
2004193779.tif 000016
【図１５】
2004193779.tif 000017
【図１６】
2004193779.tif 000018