(57)【要約】【課題】  金属膜の表面状態の劣化等を防止することが可能な半導体装置及び半導体装置の製造方法を提供する。【解決手段】  半導体基板１１の主表面側に少なくともシリコン膜１６と金属膜１８とを形成する工程と、シリコン膜と金属膜とが形成された半導体基板をシリコンは酸化するが金属膜は酸化しないガス雰囲気中で処理することによりシリコン膜の表面に選択的に酸化膜２１を形成する工程とを有する。【選択図】      図５
2004193629.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主表面側に少なくともシリコン膜と金属膜とを形成する工程と、
前記シリコン膜と前記金属膜とが形成された半導体基板をシリコンは酸化するが前記金属膜は酸化しないガス雰囲気中で処理することにより前記シリコン膜の表面に選択的に酸化膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板の主表面側に少なくともシリコン膜と金属膜とを形成する工程と、
前記金属膜を該金属膜が酸化されやすい雰囲気にさらす工程と、
前記金属膜を酸化されやすい雰囲気にさらす工程で前記金属膜の表面に形成された酸化膜を還元性雰囲気中で還元する工程と、
前記還元工程の後に前記シリコン膜と前記金属膜とが形成された半導体基板をシリコンは酸化するが前記金属膜は酸化しないガス雰囲気中で処理することにより前記シリコン膜の表面に選択的に酸化膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項３】
前記半導体基板の主表面側に少なくともシリコン膜と金属膜とを形成する工程は、半導体基板上のゲート酸化膜上に少なくともシリコン膜とこのシリコン膜よりも上層側の金属膜とが積層されたゲート配線構成用の積層膜を形成する工程であり、前記シリコン膜の表面に選択的に酸化膜を形成する工程で前記半導体基板の表面にもさらに酸化膜を形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記金属膜はタングステン膜であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項５】
半導体基板上にゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に少なくともシリコン膜とこのシリコン膜よりも上層側の金属膜とが積層された積層膜を形成する工程と、
前記積層膜をパターニングしてゲート配線を形成する工程と、
前記ゲート配線を構成する前記金属膜を該金属膜が酸化されやすい雰囲気にさらす工程と、
前記金属膜を酸化されやすい雰囲気にさらす工程で前記ゲート配線を構成する前記金属膜の表面に形成された酸化膜を還元性雰囲気中で還元する工程と、
前記還元工程の後に前記積層膜が形成された半導体基板をシリコンは酸化するが前記金属膜は酸化しないガス雰囲気中で処理することにより前記シリコン膜及び前記半導体基板の表面に選択的に酸化膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板の主表面側に形成された金属膜を該金属膜が酸化されやすい雰囲気にさらす工程と、
前記金属膜を酸化されやすい雰囲気にさらす工程で前記金属膜の表面に形成された酸化膜の表面に前記金属膜を構成する金属が相転移を起こす温度よりも低い温度で第１の保護膜を形成する工程と、
前記第１の保護膜が形成された半導体基板を前記金属膜を構成する金属が相転移を起こす温度よりも高い温度下にさらす工程と
を有することを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板の主表面側に形成された金属膜を該金属膜が酸化されやすい雰囲気にさらす工程と、
前記金属膜を酸化されやすい雰囲気にさらす工程で前記金属膜の表面に形成された酸化膜の表面に前記金属膜を構成する金属が相転移を起こす温度よりも低い温度で第１の保護膜を形成する工程と、
前記第１の保護膜の表面に前記金属膜を構成する金属が相転移を起こす温度よりも高い温度で第２の保護膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記金属膜はタングステン膜であることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
【請求項９】
前記金属膜はゲート配線構成用又はゲート配線以外の配線構成用の膜の少なくとも一部を構成する膜であることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
【請求項１０】
前記第１の保護膜はシリコン窒化膜であることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
【請求項１１】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に少なくとも金属膜を有するゲート配線構成用の配線膜を形成する工程と、
前記金属膜を該金属膜が酸化されやすい雰囲気にさらす工程と、
前記金属膜を酸化されやすい雰囲気にさらす工程で前記金属膜の表面に形成された酸化膜の表面に前記金属膜を構成する金属が相転移を起こす温度よりも低い温度で第１の保護膜を形成する工程と、
前記第１の保護膜の表面に前記金属膜を構成する金属が相転移を起こす温度よりも高い温度で第２の保護膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１２】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に少なくとも金属膜を有するゲート配線構成用の配線膜を形成する工程と、
前記配線膜をパターニングしてゲート配線を形成する工程と、
前記ゲート配線を構成する前記金属膜を該金属膜が酸化されやすい雰囲気にさらす工程と、
前記金属膜を酸化されやすい雰囲気にさらす工程で前記金属膜の表面に形成された酸化膜を有するゲート配線の周囲に前記金属膜を構成する金属が相転移を起こす温度よりも低い温度で第１の保護膜を形成する工程と、
前記第１の保護膜の表面に前記金属膜を構成する金属が相転移を起こす温度よりも高い温度で第２の保護膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１３】
半導体基板の主面側に少なくとも金属膜を有するゲート配線以外の配線構成用の配線膜を形成する工程と、
前記金属膜を該金属膜が酸化されやすい雰囲気にさらす工程と、
前記金属膜を酸化されやすい雰囲気にさらす工程で前記金属膜の表面に形成された酸化膜の表面に前記金属膜を構成する金属が相転移を起こす温度よりも低い温度で第１の保護膜を形成する工程と、
前記第１の保護膜の表面に前記金属膜を構成する金属が相転移を起こす温度よりも高い温度で第２の保護膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１４】
半導体基板の主面側に少なくとも金属膜を有するゲート配線以外の配線構成用の配線膜を形成する工程と、
前記配線膜をパターニングしてゲート配線以外の配線を形成する工程と、
前記ゲート配線以外の配線を構成する前記金属膜を該金属膜が酸化されやすい雰囲気にさらす工程と、
前記金属膜を酸化されやすい雰囲気にさらす工程で前記金属膜の表面に形成された酸化膜を有するゲート配線以外の配線の周囲に前記金属膜を構成する金属が相転移を起こす温度よりも低い温度で第１の保護膜を形成する工程と、
前記第１の保護膜の表面に前記金属膜を構成する金属が相転移を起こす温度よりも高い温度で第２の保護膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１５】
半導体基板の主表面側に形成された金属膜と、この金属膜の表面に形成され該金属膜を構成する金属の酸化物からなる酸化膜と、この酸化膜の表面に形成された保護膜とを有することを特徴とする半導体装置。
【請求項１６】
前記金属膜はタングステン膜であることを特徴とする請求項１５に記載の半導体装置。
【請求項１７】
前記保護膜はシリコン窒化膜であることを特徴とする請求項１５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法、特に半導体集積回路等において用いる配線等の形成に係る半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化及び高速化にはめざましいものがあるが、ＭＯＳＦＥＴを集積回路の能動素子として用いる場合、ゲート配線の低抵抗化は高速化のために重要である。
【０００３】
ゲート配線の低抵抗化の一つの方法として、多結晶シリコンゲートの代わりにＭｏ、Ｗ等の高融点金属の珪化物或いはこれを多結晶シリコンと積層したものを用いる場合がある。高融点金属の珪化物は、高温の熱処理や薬品等に対して安定であり、多結晶シリコンを用いたプロセスとの互換性が高いという利点を有している。
【０００４】
しかしながら、ゲート配線に金属珪化物を用いる場合、ゲートの高さを３００〜４００ｎｍとしても１０Ω／ｓｑ程度の層抵抗のものしか実現することができない。層抵抗を低くするためにゲートの高さを高くした場合、ゲート加工の際のエッチングで寸法変換差が大きくなったり、ゲート酸化膜とゲート材との間のエッチング選択比が十分でないために、ゲート酸化膜でエッチングが止まらず、シリコン基板をエッチングしてしまう等の不具合が生じる。
【０００５】
より一層の高速化をはかるため、例えば１Ω／ｓｑ程度の層抵抗を例えば４００ｎｍ以下のゲートの高さで実現するため、ゲートに金属を用いることが考えられるが、高温の熱処理や薬品に対して金属珪化物ほど安定ではないため、多結晶を用いたプロセスとの互換性が低くなる。
【０００６】
金属をゲートとして用いる場合、耐熱性や耐薬品性を補う方法として、ゲートの上面及び側面を保護膜で覆う方法が考えられる。保護膜の条件としては、耐熱性や耐薬品性についてはもちろんであるが、ゲート側部に用いる場合には、ソース・ドレインとの絶縁性を確保することも重要である。保護膜としては、高温の酸化工程におけるバリア性やフッ酸を含む薬品に対する安定性等を考慮すると、シリコン窒化膜が最も適したものの一つとしてあげられる。シリコン窒化膜の堆積方法としては、プラズマＣＶＤ法や減圧ＣＶＤ法等があげられる。減圧ＣＶＤ法で堆積した膜は、一般にプラズマＣＶＤ法で堆積した膜に比べて緻密で膜中の水素含有量が低い。一方、減圧ＣＶＤ法では後述するように、十分な堆積を得るためには６５０℃〜８００℃の高温を要する。
【０００７】
一方、ゲート金属として例えばＷについて考えると、Ｗは低い酸素濃度でも容易に酸化されてＷＯ3 が形成される。また、減圧ＣＶＤを用いてシリコン窒化膜を形成するには６５０〜８００℃の高温を必要とする。したがって、Ｗ膜が形成されたシリコンウエハを反応室内に導入してプロセス温度まで昇温する段階で、酸素濃度が十分に低くなるように雰囲気を制御しなければ、Ｗ表面が酸化されてしまう。
【０００８】
ＳｉＮの堆積以前に形成されたＷ酸化物は７５０℃近傍で相転移して斜方晶から正方晶へと変化し、その際にモフォロジー荒れが生じる。このモフォロジー荒れが生じると、保護膜を形成してももはや平滑な表面を得ることができないため、フォトリソグラフィ法による微細パターンの形成やエッチングが困難になり、良好な形状に加工することが困難になる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このように、ゲート配線等にＷ等の酸化され易い金属を用い、耐熱性や耐薬品性を向上させる目的でゲート配線等の表面にシリコン窒化膜等の保護膜を形成する場合、保護膜を形成するのための昇温過程でＷ等の金属膜の表面に酸化膜が形成される。この酸化膜は昇温の過程で結晶構造が変化するため、モフォロジー荒れが生じて金属膜の表面状態が劣化し、その後に保護膜を形成しても良好な表面状態を得ることができない。
【００１０】
本発明の目的は、金属膜の表面状態の劣化等を防止することが可能な半導体装置及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明における半導体装置の製造方法は、半導体基板の主表面側に形成された金属膜（特に高融点金属膜）を該金属膜が酸化されやすい雰囲気にさらす工程と、前記金属膜を酸化されやすい雰囲気にさらす工程で前記金属膜の表面に形成された酸化膜を還元性雰囲気中で還元する工程と、前記還元工程で還元された前記金属膜の表面に保護膜を形成する工程とを有する。
【００１２】
この製造方法によれば、金属膜の表面に形成された酸化膜を還元した後に保護膜を形成するので、金属膜の表面状態を劣化させることなく保護膜を形成することができる。
【００１３】
前記金属膜には、例えばタングステン膜が用いられる。この場合、前記金属膜を酸化されやすい雰囲気にさらす工程を５５０℃以下の温度で行うことにより、酸化による急激な堆積膨脹によってタングステン酸化膜の表面が割れながら酸化が進行するといった現象を防止することができる。また、前記酸化膜を還元性雰囲気中で還元する工程を７５０℃以下の温度で行うことにより、結晶構造の変化による表面のモフォロジー荒れを防止することができる。
【００１４】
また、前記金属膜は、例えばゲート配線（ゲート電極も含む、以下同様）構成用の膜の少なくとも一部を構成する膜として通常用いることができる。この場合、前記ゲート配線構成用の膜は、例えば、シリコン膜、このシリコン膜上の反応防止層及びこの反応防止層上のタングステン膜によって構成される。
【００１５】
また、前記保護膜としてはシリコン窒化膜を用いることができる。
【００１６】
また、前記還元性雰囲気は、例えば、アンモニア、ジクロルシラン、シラン又は水素のなかから選択される少なくとも１種類以上のガスによって構成することができる。
【００１７】
また、本発明における半導体装置の製造方法は、半導体基板の主表面側に少なくともシリコン膜と金属膜（特に高融点金属膜）とを形成する工程と、前記シリコン膜と前記金属膜とが形成された半導体基板をシリコンは酸化するが前記金属膜は酸化しないガス雰囲気中で処理することにより前記シリコン膜の表面に選択的に酸化膜を形成する工程とを有する。
【００１８】
また、本発明における半導体装置の製造方法は、半導体基板の主表面側に少なくともシリコン膜と金属膜（特に高融点金属膜）とを形成する工程と、前記金属膜を該金属膜が酸化されやすい雰囲気にさらす工程と、前記金属膜を酸化されやすい雰囲気にさらす工程で前記金属膜の表面に形成された酸化膜を還元性雰囲気中で還元する工程と、前記還元工程の後に前記シリコン膜と前記金属膜とが形成された半導体基板をシリコンは酸化するが前記金属膜は酸化しないガス雰囲気中で処理することにより前記シリコン膜の表面に選択的に酸化膜を形成する工程とを有する。
【００１９】
例えば、前記半導体基板の主表面側に少なくともシリコン膜と金属膜とを形成する工程は、半導体基板上のゲート酸化膜上に少なくともシリコン膜とこのシリコン膜よりも上層側の金属膜とが積層されたゲート配線構成用の積層膜を形成する工程であり、前記シリコン膜の表面に選択的に酸化膜を形成する工程で前記半導体基板の表面にもさらに酸化膜を形成するものである。
【００２０】
これらの製造方法によれば、金属膜の表面には酸化膜が形成されず、シリコン膜の表面に選択的に酸化膜が形成されるので、金属膜の表面に酸化膜が形成されることによる金属膜の表面状態の劣化等を防止することができる。また、ゲート配線として用いた場合には、シリコン膜の表面及び半導体基板の表面に選択的に形成された酸化膜によってゲート配線側端部の電界集中を緩和することができ、信頼性の高い半導体装置を得ることができる。
【００２１】
前記金属膜には例えばタングステン膜が用いられ、前記積層膜をゲート配線構成用の膜として用いた場合には、例えばシリコン膜、このシリコン膜上の反応防止層及びこの反応防止層上のタングステン膜によって構成される。
【００２２】
前記シリコンは酸化するが金属膜は酸化しないガス雰囲気は、例えば、水蒸気及び水素ガスを含む雰囲気によって構成することができる。この場合、水蒸気が酸化性のガスとして機能し、水素ガスが還元性のガスとして機能する。
【００２３】
また、前記シリコンは酸化するが金属膜は酸化しないガス雰囲気は、例えば、ＣＯとＣＯ2 を含む雰囲気によって構成することもできる。この場合、ＣＯ2 が酸化性のガスとして機能し、ＣＯが還元性のガスとして機能する。
【００２４】
また、本発明における半導体装置の製造方法は、半導体基板の主表面側に形成された金属膜（特に高融点金属膜）を該金属膜が酸化されやすい雰囲気にさらす工程と、前記金属膜を酸化されやすい雰囲気にさらす工程で前記金属膜の表面に形成された酸化膜の表面に前記金属膜を構成する金属が相転移を起こす温度よりも低い温度で第１の保護膜を形成する工程と、前記第１の保護膜が形成された半導体基板を前記金属膜を構成する金属が相転移を起こす温度よりも高い温度下にさらす工程とを有する。
【００２５】
また、本発明における半導体装置の製造方法は、半導体基板の主表面側に形成された金属膜（特に高融点金属膜）を該金属膜が酸化されやすい雰囲気にさらす工程と、前記金属膜を酸化されやすい雰囲気にさらす工程で前記金属膜の表面に形成された酸化膜の表面に前記金属膜を構成する金属が相転移を起こす温度よりも低い温度で第１の保護膜を形成する工程と、前記第１の保護膜の表面に前記金属膜を構成する金属が相転移を起こす温度よりも高い温度で第２の保護膜を形成する工程とを有する。
【００２６】
これらの製造方法によれば、金属膜を構成する金属が相転移を起こす温度よりも低い温度で形成された第１の保護膜によって金属酸化膜が保護されているので、金属膜を構成する金属が相転移を起こす温度よりも高い温度で第２の保護膜の形成等を行っても表面状態の劣化等を抑えることができる。また、金属膜上に形成された金属酸化膜（例えばタングステン酸化膜）によって耐薬品性等を向上させることも可能となる。
【００２７】
前記金属膜には例えばタングステン膜が用いられる。タングステン膜を用いた場合、タングステン膜の表面に形成されるタングステン酸化膜の相転移温度は７５０℃程度であるため、これよりも低い温度で第１の保護膜を形成し、これよりも高い温度で第２の保護膜を形成する。
【００２８】
また、前記金属膜は例えば、ゲート配線構成用又はゲート配線以外の配線構成用の膜の少なくとも一部を構成する膜であり、ゲート配線構成用の少なくとも一部を構成する膜として用いた場合には、例えばシリコン膜、このシリコン膜上の反応防止層及びこの反応防止層上のタングステン膜によって構成される。
【００２９】
前記第１の保護膜としては例えばシリコン窒化膜が用いられる。シリコン窒化膜は例えば減圧ＣＶＤ法やプラズマＣＶＤ法によって形成される。また、前記第２の保護膜としてもシリコン窒化膜を用いることが好ましい。
【００３０】
また、本発明における半導体装置は、半導体基板の主表面側に形成された金属膜（特に高融点金属膜）と、この金属膜の表面に形成され該金属膜を構成する金属の酸化物からなる酸化膜と、この酸化膜の表面に形成された保護膜とを有する。前記金属膜には例えばタングステン膜を用いることができ、前記保護膜には例えばシリコン窒化膜を用いることができる。
【００３１】
このような構成によれば、金属膜上に形成された金属酸化膜（例えばタングステン酸化膜）によって耐薬品性等を向上させることが可能となるとともに、金属酸化膜上に形成された保護膜によって金属酸化膜の表面状態の劣化等を抑えることが可能となる。
【発明の効果】
【００３２】
本発明では、金属膜の表面には酸化膜が形成されず、シリコン膜の表面に選択的に酸化膜が形成されるので、金属膜の表面に酸化膜が形成されることによる金属膜の表面状態の劣化等を防止することが可能となる。また、ゲート配線として用いた場合には、シリコン膜の表面及び半導体基板の表面に選択的に形成された酸化膜によってゲート配線側端部の電界集中を緩和することができ、信頼性の高い半導体装置を得ることができる。
【００３３】
本発明では、金属膜を構成する金属が相転移を起こす温度よりも低い温度で形成された第１の保護膜によって金属酸化膜が保護されているので、金属膜を構成する金属が相転移を起こす温度よりも高い温度で第２の保護膜の形成等を行っても表面状態の劣化等を抑えることが可能となる。また、金属膜上に形成された金属酸化膜によって耐薬品性等を向上させることも可能となる。
【００３４】
本発明では、金属膜上に形成された金属酸化膜によって耐薬品性等を向上させることが可能となるとともに、金属酸化膜上に形成された保護膜によって金属酸化膜の表面状態の劣化等を抑えることが可能となる。
【発明を実施するための最良の形態】
【００３５】
以下、図面を参照して、本発明の実施形態について説明する。
【００３６】
まず、本発明の第１実施形態について、図１（ａ）〜図２（ｅ）を参照して説明する。
【００３７】
まず、ｐ型シリコン基板１１に熱酸化法によって厚さ６００ｎｍ程度の素子分離膜１２及び厚さ１０ｎｍ程度の酸化膜１３を形成する。つづいて、トランジスタのしきい値を合わせるために、必要に応じて不純物のイオン注入を行い、不純物層１４を形成する（図１（ａ））。
【００３８】
つぎに、先に形成した酸化膜１３を希フッ酸等で剥離し、熱酸化法によって新たに厚さ５ｎｍ程度のゲート酸化膜１５を形成する。ここでゲート酸化膜を新たに形成するのは、イオン注入の際に形成された酸化膜中の欠陥を除去するとともに、犠牲酸化を行って表面を清浄化し、信頼性の高いゲート酸化膜を形成するためである。続いて、減圧ＣＶＤ法により厚さ１００ｎｍ程度の多結晶シリコン膜を形成し、これに加速電圧４０ｋｅＶ、ドーズ量３×１０15／ｃｍ2 程度でＡｓのイオン注入を行い、多結晶シリコン膜１６中にｎ型不純物を導入する。このように、多結晶シリコン膜１６を後述する高融点金属膜と積層して用いることで、しきい値制御等の面で、多結晶シリコン単層或いはポリサイドゲートで行われてきた方法の多くを踏襲することができる（図１（ｂ））。
【００３９】
つぎに、反応性スパッタ法により厚さ５ｎｍ程度のタングステン窒化膜（ＷＮx ）１７を形成し、その上にスパッタ法により厚さ１００ｎｍ程度のタングステン膜１８を形成する（図１（ｃ））。
【００４０】
ＷＮx 膜１７は後のアニール工程やＳｉＮの堆積工程等の熱工程で分解し、窒素の一部は多結晶シリコン膜１６との界面に再分布し、Ｗ、Ｓｉ及びＮを含む厚さ１ｎｍ以下のアモルファス層１９が形成される。このアモルファス層１９が形成されることにより、Ｗが多結晶シリコン中に拡散するのが抑制され、ゲート酸化膜が損なわれることを防止することができる。すなわち、このアモルファス層１９は反応防止層として機能することになる。また、最初に形成したＷＮx 膜は、窒素が離脱してＷ膜１８と一体化する（図２（ｄ））。
【００４１】
つぎに、減圧ＣＶＤ法によりＷ膜１８上に、保護膜となる厚さ１００ｎｍ程度のシリコン窒化膜２０を堆積する（図２（ｅ））。この工程について、図３を参照して詳細に説明する。
【００４２】
まず、上記のようにしてＷ膜等が形成されたシリコンウエハを反応管内に導入する。このとき、巻き込まれた酸素によって、Ｗ膜の表面にＷＯ3 等のタングステン酸化物が形成される（ステップ１）。Ｗが酸化されてＷＯ3 が形成されるときには、３倍程度の体積膨脹を伴う。特に５５０℃以上の温度で反応管に導入した場合には、体積膨脹が急激であるため、図４に示すように、ＷＯ3 表面が割れながら酸化が進行する。このような場合には、その後にＷＯ3 を還元しても再び平滑な面を得ることはできないので、シリコン基板の反応管への導入は５５０℃以下の温度で行うことが重要である。また、反応管への導入後も、酸化の進行を防ぐために、できるだけ早く酸素分圧を下げる必要がある。そのため、反応室への導入後、昇温を行う前に、反応室内を１mTorr 以下まで真空排気する（ステップ２）。
【００４３】
つぎに、窒素雰囲気中で昇温を行い（ステップ３）、７５０℃よりも低い温度（本例では７００℃）において還元性ガスを同一の反応室内に導入し、Ｗ膜の表面に形成されているＷＯ3 を還元する（ステップ４）。還元性ガスとしては、アンモニア（ＮＨ3 ）、ジクロルシラン（ＳｉＨ2 Ｃｌ2 ）、シラン（ＳｉＨ4 ）のようなＳｉＮの堆積に用いるガスや、Ｈ2 ガス等が好適である。７５０℃よりも低い温度でこの工程を行う理由は、ＷＯ3 は７５０℃近傍の温度で結晶構造が変化してこのときに表面荒れが生じ、この後に還元をしても平滑な表面を得ることができなくなるためである。なお、図３に示した例では、ステップ３とステップ４とに分けているが、温度が７５０℃に達する以前に還元が終了していれば、昇温を行いながら還元を行ってもよい。すなわち、ステップ３とステップ４とを一つのステップにまとめることも可能である。
【００４４】
つぎに、窒素雰囲気中で昇温を行い（ステップ５）、ＳｉＮ膜を堆積する温度（本例では７８０℃）にし、ウエハの温度が十分に均一になるようにする（ステップ６）。そして、ＮＨ3 及びＳｉＨ2 Ｃｌ2 を反応室内に導入し、ＳｉＮ膜の堆積を行う（ステップ７）。
【００４５】
その後、プロセスガスを十分に排気するとともに、ロードアウト温度まで降温を行い（ステップ８、ステップ９）、窒素ガスによって反応室内を常圧に戻し、ウエハを取り出す（ステップ１０）。
【００４６】
このようにして、図２（ｅ）に示すように、ポリシリコン膜１６、アモルファス層１９及びタングステン膜１８からなるゲート配線構成用の積層膜上に、シリコン窒化膜２０が形成される。その後、通常の方法を用いて、ＳｉＮ／Ｗ／ＷＳｉＮ／多結晶Ｓｉを所望の形状にパターニングしてゲート電極を形成し、ゲート電極をマスクとして不純物をイオン注入してソース・ドレインを形成し、ＣＶＤ法によりＳｉＯ2 膜を堆積し、コンタクト孔を形成し、Ａｌ配線を形成する等の工程により、ＭＯＳＦＥＴを完成させる。
【００４７】
つぎに、本発明の第２実施形態について、図５（ａ）〜図６（ｅ）を参照して説明する。なお、本実施形態では、途中の工程までは先に説明した第１実施形態と同様の工程を採用することも可能であり、したがって、図１及び図２に示した第１実施形態の構成要素に対応する構成要素には同一の番号を付している。
【００４８】
例えば第１実施形態で説明した方法により、シリコン基板１１上に素子分離酸化膜１２、ゲート酸化膜１５、多結晶シリコン膜１６、アモルファス層を用いた反応防止層１９、タングステン膜１８及びシリコン窒化膜を用いた保護膜２０を形成し、続いてＳｉＮ／Ｗ／ＷＳｉＮ／多結晶Ｓｉを所望の形状にパターニングしてゲート電極を形成する。なお、保護膜２０は、第１実施形態で説明した方法によってＳｉＮ膜を形成する他、常圧ＣＶＤ法やプラズマＣＶＤ法等の低温の堆積法を用いてＳｉＯ2 膜を形成してもよい。また、保護膜２０には、その後の工程を考慮して、十分な耐熱性や耐薬品性を有する他の絶縁膜や導電性の膜を用いてもよい（図５（ａ））。
【００４９】
つぎに、Ｈ2 ／Ｎ2 ／Ｈ2 Ｏの混合雰囲気中で熱処理を行うことにより、Ｗ膜１８及び反応防止層１９は酸化せず、多結晶シリコン膜１６及びシリコン基板１１のみを選択的に酸化し、酸化膜２１を形成する。このようにして酸化膜２１を形成するのは、ゲート酸化膜の両端を厚くすることにより、ゲート端での電界集中を緩和するためである（図５（ｂ））。以下、本工程について、図７を参照して詳細に説明する。
【００５０】
まず、図５（ａ）の構成を有するウエハを反応管内に導入するが、その際に巻き込まれた酸素によってゲート電極を構成するＷ膜１８の側表面にＷＯ3 等のタングステン酸化物が形成される。このときに体積膨脹が生じること等の事情は、第１実施形態で説明した通りである（ステップ１）。その後、昇温を行う前に一旦反応室内を１mTorr 以下まで真空排気し、反応室内の酸化種を排除する（ステップ２）。
【００５１】
つぎに、窒素雰囲気中で昇温を行い（ステップ３）、７５０℃よりも低い温度（本例では７００℃）において還元性ガス（例えばＨ2 ガス）を反応室内に導入し、Ｗ膜の側表面に形成されているＷＯ3 を還元する（ステップ４）。７５０℃よりも低い温度でこの工程を行う理由は、第１実施形態で説明した通りである。なお、図７に示した例では、ステップ３とステップ４とに分けているが、温度が７５０℃に達する以前に還元が終了していれば、昇温を行いながら還元を行ってもよい。すなわち、第１実施形態と同様、ステップ３とステップ４とを一つのステップにまとめることも可能である。なお、水素とともに窒素を導入し、水素の分圧が４％未満となるようにすれば、水素の爆発限界以下となるため、通常の不燃性ガスと同様に扱うことができ、安全にプロセスを行うことができ、また装置も安価なものとなる。また、圧力を大気圧よりも若干負圧に保つことにより、仮に水素が燃焼することがあっても、反応管が破壊することを防止することができる。
【００５２】
つぎに、窒素雰囲気中で昇温を行い（ステップ５）、シリコンを酸化する温度（本例では８００℃）にし、ウエハの温度が十分に均一になるようにする（ステップ６）。続いて、Ｈ2 Ｏガス及びＨ2 ガスを導入し、これらの分圧比Ｐ（Ｈ2 Ｏ）／Ｐ（Ｈ2 ）が一定値になるように制御しながら酸化を行うと、Ｗを酸化せずにＳｉのみを選択的に酸化することができる。熱力学的な計算によると、分圧比Ｐ（Ｈ2 Ｏ）／Ｐ（Ｈ2 ）が０．３７以下の状態で、このようなシリコンの選択的酸化が起こる。なお、このステップでも窒素を加えることにより、前述したように、水素の爆発等を防止して、安全なプロセスを行うことができる（ステップ７）。
【００５３】
その後、プロセスガスを十分に排気するとともに、ロードアウト温度まで降温を行い（ステップ８、ステップ９）、窒素ガスによって反応室内を常圧に戻し、ウエハを取り出す（ステップ１０）。
【００５４】
つぎに、ゲート電極をマスクとして、加速電圧２０ｋｅＶ、ドーズ量１×１０14／ｃｍ2 程度でＡｓのイオン注入を行い、ドレイン端での電界集中を緩和するいわゆるＬＤＤ領域２２を形成する（図５（ｃ））。
【００５５】
つぎに、減圧ＣＶＤ法で厚さ１００ｎｍ程度のシリコン窒化膜２３を堆積する。このシリコン窒化膜２３は、ＬＤＤ構造のゲート側壁を形成するためのものであるが、同時にゲート側表面の保護膜として機能するものである。このシリコン窒化膜２３を形成する工程は、第１実施形態と同様、図３に示した工程にしたがって行うことができる。すなわち、ウエハを反応室に導入した際にＷ表面に形成されたＷＯ3 膜を７５０℃以下の温度でＮＨ3 等の還元性ガス雰囲気中で還元した後、７８０℃まで昇温し、同一の反応室内にＳｉＨ2 Ｃｌ2 及びＮＨ3 を導入してＳｉＮ膜２３を形成する。このようにして、Ｗの側表面を平滑に保ったままＳｉＮ膜２３を堆積することができる（図６（ｄ））。
【００５６】
つぎに、ＲＩＥによりＳｉＮ膜２３をエッチバックしてゲート側壁２３ａを形成し、続いて、ゲート及びゲート側壁をマスクとして、加速電圧４０ｋｅＶ、ドーズ量３×１０15／ｃｍ2 程度でＡｓのイオン注入を行い、ソース・ドレイン２４を形成する（図６（ｅ））。その後、通常の方法を用いて、ＣＶＤ法によりＳｉＯ2 膜を堆積し、コンタクト孔を形成し、Ａｌ配線を形成する等の工程により、ＭＯＳＦＥＴを完成させる。
【００５７】
つぎに、本発明の第３実施形態について、図８（ａ）〜図１１（ｊ）を参照して説明する。
【００５８】
まず、ｐ型のシリコン基板３１に熱酸化によって厚さ６００ｎｍ程度の素子分離３２及び１０ｎｍ程度の酸化膜３３を形成する。続いて、トランジスタのしきい値を合わせる目的で、必要に応じてイオン注入を行い、不純物層３４を形成する（図８（ａ））。
【００５９】
つぎに、酸化膜３３を希弗酸等で剥離し、厚さ５ｎｍ程度のゲート酸化膜３５を形成する。ここでゲート酸化膜を新たに形成し直すのは、イオン注入の際に形成された酸化膜中の欠陥を除去するとともに、犠牲酸化を行って表面を清浄化し、信頼性の高いゲート酸化膜３５を形成するためである。つぎに、減圧ＣＶＤ法により、多結晶シリコン膜３６を１００ｎｍの厚さで形成し、４０ＫｅＶ、３×１０15ｃｍ-2程度でＡｓのイオン注入を行い、多結晶シリコン膜３６中にｎ型不純物を導入する。このように、多結晶シリコンを高融点金属と積層して用いることにより、しきい値制御等の面で、多結晶シリコン単層或いはポリサイドゲートで行ってきた方法の多くを踏襲することができる（図８（ｂ））。
【００６０】
つぎに、反応性スパッタ法により厚さ５ｎｍ程度のタングステン窒化膜（ＷＮx ）３７を形成し、その上にスパッタ法によりタングステン（Ｗ）３８を厚さ１００ｎｍ形成する（図８（ｃ））。
【００６１】
ＷＮx 膜３７は、後のアニールやＳｉＮの堆積などの熱工程で分解し、窒素の一部は多結晶シリコン膜３６との界面に再分布し、Ｗ、Ｓｉ及びＮを含む厚さ１ｎｍ以下のアモルファス層３９が形成される。このアモルファス層３９が形成されることにより、Ｗが多結晶Ｓｉ中に拡散することが抑制され、ゲート酸化膜を損なうことを防止することができる。最初に形成したＷＮx 膜は窒素が脱離してＷ膜３８と一体化する（図９（ｄ））。
【００６２】
つぎに、減圧ＣＶＤ法によりＷ膜３８上に厚さ約１０ｎｍのシリコン窒化膜等からなる第１の保護膜４１を７００℃で堆積する。このとき、Ｗ膜３８表面には、ロードイン時の酸化等により薄いＷ酸化膜４０が形成される。このＷ酸化膜４０は、均一な形状に保つことができる場合は、薬品による溶解を防ぐための保護膜として機能する。また、Ｗ膜３８とＳｉＮ膜４１との間の密着力を強化する働きもある。ただし、Ｗ酸化物の形成時にＷに比べて３倍程度の堆積膨張を伴いストレスを生じるので、その厚さの上限は上下の膜構造によって発生するストレスを考慮した上で決定すべきである。また、Ｗに比べ抵抗が高いため、Ｗ膜の膜厚に対しＷ酸化膜の膜厚が厚くなると抵抗の上昇を招く。このような事情を考慮すると、Ｗ酸化膜４０の膜厚の上限は好ましくは１０ｎｍ以下である（図９（ｅ））。
【００６３】
つぎに、厚さ約１００ｎｍのシリコン窒化膜等からなる第２の保護膜４２を減圧ＣＶＤ法を用いて、例えば７８０℃程度の温度で堆積する（図９（ｆ））。このシリコン窒化膜４２を堆積する工程について、図１２を参照して詳細に説明する。
【００６４】
まず、Ｗ膜３８を堆積したウエハを反応管内に導入するが、その際に巻き込まれた酸素によりＷ膜３８の表面にはＷＯ3 などのＷ酸化膜４０が形成される（ステップ１）。
【００６５】
Ｗが酸化されてＷＯ3 を形成するときには、３倍程度の体積膨張を伴う。特に、５５０℃以上で反応管内に導入した場合、堆積膨張が急激であるため、図４に示すように、ＷＯ3 の表面が割れながら酸化が進行する。この様な場合には、後にＷＯ3 を還元しても再び平滑な表面を得ることができないので、反応管内への導入は５５０℃を越えない程度の温度で行うことが必要である。また、反応管内に導入する以前にＷ膜３８表面が酸化雰囲気にさらされるような工程が行われている場合は、Ｗ膜３８表面にＷ酸化物がすでに形成されている。例えば、Ｏ2 プラズマなどによるアッシングでレジストを除去する工程などはこれに相当する。また、導入後も酸化の進行を防ぐため、できるだけ早く酸素分圧を低下させることが必要である。このため、反応室への導入後、昇温を行う前に一旦反応室内を真空排気する（ステップ２）。
【００６６】
つぎに、シリコン窒化膜４２を堆積する温度、例えば７８０℃まで昇温を行うが、７５０℃に達する以前（例えば７００℃）にＳｉＨ2 Ｃｌ2 とＮＨ3 を導入してシリコン窒化膜４１を薄く堆積し、表面形状の変化を防止する。７５０℃以下の温度でこの工程を行う理由は、ＷＯ3 は７５０℃付近で結晶構造が変化するときに表面荒れを生じ、これ以後に表面形状の変化を防止する保護膜を形成したとしても、平滑な表面を保持することができないからである。このシリコン窒化膜４１の厚さは好ましくは１０ｎｍ程度であるが、条件によっては堆積速度などが変ってくるので、条件によって適宜膜厚を選択すればよい（ステップ３、４、５）。
【００６７】
７５０℃以下の温度でＷ膜３８の表面にシリコン窒化膜４１を堆積した後、第２の保護膜を構成するＳｉＮを堆積する温度、例えば７８０℃まで昇温し、ウエハの温度が十分に均一になるようにする（ステップ６、７）。
【００６８】
ウエハの温度が十分に均一になった後、ＳｉＨ2 Ｃｌ2 とＮＨ3 を導入し、厚さ約１００ｎｍのＳｉＮ膜４２を堆積する（ステップ８）。このように、第１の薄い保護膜４１と第２の保護膜４２とを分けて形成するのは、以下のような理由からである。
【００６９】
第１の保護膜４１の形成は比較的低温での堆積であるので堆積速度が遅い。したがって、第１の保護膜４１だけで必要とする膜厚を得ようとすると、保護膜形成に要する時間が非常に長くなってしまう。そこで、表面形状を保護（維持）するのに十分な膜厚で第１の保護膜４１を堆積した後、所望の膜厚に対して不足する膜厚部分に対しては、より高温で第２の保護膜４２を堆積することで堆積速度を速くし、プロセスに要する時間を短縮するようにしている。すなわち、第１の保護膜４１の目的とするところは、Ｗ膜３８表面に形成されたＷＯ3 等のＷ酸化物の結晶状態が変化する等の理由によって平滑な表面が保てなくなる以前に表面を被覆し、平滑な表面を保つことにある。
【００７０】
第２の保護膜４２を堆積した後、プロセスガスを十分に排気した後にロードアウト温度まで降温し、窒素ガスで反応室内を常圧に戻し、ウエハを取り出す（ステップ９、１０、１１）。
【００７１】
なお、この第１の保護膜４１は、減圧ＣＶＤ法で堆積したシリコン窒化膜でもよいし、プラズマＣＶＤ法で形成したシリコン窒化膜でもよい。一般に、プラズマＣＶＤ法により厚い膜厚のシリコン窒化膜を形成すると、膜中に含有された水素が後の熱工程で離脱し、その結果、シリコン基板やゲート電極を構成する多結晶シリコン中のＢ（ホウ素）の拡散を促進したり、シリコン窒化膜と下層の膜との間に気泡が発生したりするといった問題が生じると考えられる。しかし、上述のように１０ｎｍ程度の膜厚であれば、プラズマＣＶＤ法を用いた場合にも特にこのような問題が生じることはない。また、プラズマＣＶＤ法で堆積した場合でも、水素の含有量が比較的少なく、例えば１００ｎｍ以上の膜厚を堆積しても上述のような問題が生じなければ、保護膜の堆積を２段階に分ける必要は必ずしもなく、１段階の堆積で保護膜を形成することも可能である。プラズマＣＶＤの堆積温度は一般に３００℃〜４００℃であり、堆積速度は減圧ＣＶＤに比べて速いからである。
【００７２】
つぎに、通常の方法を用い、ＳｉＮ／Ｗ／ＷＳｉＮ／多結晶シリコンを所望の形状にパターニングし、ゲート電極を形成する（図１０（ｇ））。
【００７３】
つぎに、Ｈ2 ／Ｎ2 ／Ｈ2 Ｏの混合雰囲気中で熱処理を行うことにより、Ｗ膜３８及び反応防止膜３９は酸化せず、多結晶シリコン膜３６及びシリコン基板３１のみを選択的に酸化し、酸化膜４３を形成する。これは、ゲート酸化膜の両端を厚くすることによりゲート端の電界集中を緩和するためである。つぎに、ゲート電極をマスクとして、２０ＫｅＶ、１×１０14ｃｍ-2程度でＡｓのイオン注入を行ない、ドレイン端での電界集中を緩和するためのいわゆるＬＤＤ領域４４を形成する（図１０（ｈ））。
【００７４】
つぎに、ゲート側壁を形成するために、減圧ＣＶＤ法でＳｉＮ膜等からなる保護膜を堆積する。この場合も上述のように図１２に示したような手順に従い、まず７５０℃以下の温度（例えば７００℃）でシリコン窒化膜等からなる第１の薄い保護膜４５を形成し、その後７８０℃まで昇温し、同一の反応室を用いてシリコン窒化膜等からなる第２の保護膜４６を１００ｎｍ程度堆積する。このようにすることで、Ｗ膜３８の側壁表面に形成されたＷ酸化膜４７が平滑に保たれたまま、保護膜を均一に堆積することができる（図１１（ｉ））。
【００７５】
つぎに、反応性イオンエッチングを用いて保護膜をエッチバッグすることによりゲート側壁を形成する。引き続き、通常の工程により、ゲート電極及びゲート側壁をマスクとして、４０ＫｅＶ、３×１０15ｃｍ-2程度でＡｓのイオン注入を行い、ソース・ドレイン４８を形成する（図１１（ｊ））。
【００７６】
つぎに、ＣＶＤ法によりＳｉＯ2 を堆積し、コンタクト孔を形成した後、Ａｌ等で配線を形成することにより、ＭＯＳトランジスタが完成する。
【００７７】
なお、上記各実施形態ではＮＭＯＳトランジスタについて説明したが、不純物の導電型を変えることでＰＭＯＳトランジスタも同様の方法で製造することができる。
【００７８】
つぎに、本発明の第４実施形態について、図１３（ａ）〜図１６（ｈ）を参照して説明する。
【００７９】
まず、半導体基板５１上に素子分離５２及びＭＩＳＦＥＴ５３等の素子や配線を形成する。続いて、シリコン酸化膜等からなる層間絶縁膜５４を堆積し、ＣＭＰ法等を用いてこれを平坦化する。ＭＩＳＦＥＴを形成する方法は上述の実施形態で説明した方法でもよいし、その他の方法でもよい（図１３（ａ））。
【００８０】
つぎに、層間絶縁膜５４に素子や配線などと上層の配線とを接続するためのコンタクト孔を形成する（図１３（ｂ））。
【００８１】
つぎに、上下層の配線間或いは素子間の金属の拡散などを防止するために、ＴｉＮ（チタン窒化物）等からなる厚さ３０ｎｍ程度の拡散防止層５５をスパッタ法やＣＶＤ法等を用いて形成する（図１４（ｃ））。
【００８２】
つぎに、コンタクト孔を充填し、さらに配線として必要な膜厚（好ましくは２５０ｎｍ程度）が層間絶縁膜５４上に堆積されるように、ＣＶＤ法を用いてＷ膜５６を堆積する（図１４（ｄ））。
【００８３】
つぎに、Ｗ膜５６上に保護膜を形成するが、第３実施形態と同様、図１２に示した方法にしたがって行う。まず、半導体基板を減圧ＣＶＤ炉の中に５５０℃以下の温度で導入するが、この時にＷ膜５６の表面にはＷ酸化膜５７が形成される。このＷ酸化膜５７は第３実施形態においても説明したように、薬品に対する保護膜として優れている。続いて、図１２のステップ５に示すように、第１の保護膜となるシリコン窒化膜５８を７５０℃以下（例えば７００℃）の温度で厚さ１０ｎｍ程度形成し、引き続き同一チャンバ内で７８０℃まで昇温し、第２の保護膜となるシリコン窒化膜５９を厚さ１００ｎｍ程度堆積する。このようにすることで、平坦な形状のままＷ膜５６上に保護膜が形成できるだけでなく、Ｗ酸化膜５７を薬品に対する保護膜の一部として使うことができる（図１５（ｅ））。
【００８４】
つぎに、Ｗ膜５６及び保護膜等をパターニングし、配線６０を形成する（図１５（ｆ））。
【００８５】
つぎに、配線６０の側壁部分に、図１２に示した方法と同様の方法を用いて、Ｗ酸化膜６１並びに第１の保護膜となるシリコン窒化膜６２及び第２の保護膜となるシリコン窒化膜６３を形成する（図１６（ｇ））。
【００８６】
つぎに、これらの保護膜を反応性イオンエッチング等の異方性エッチングを用いてエッチバックすることで側壁残しを行う（図１６（ｈ））。
【００８７】
つぎに、さらに層間絶縁膜を堆積し、図１３以降に説明した工程と同様の工程を繰り返すことにより、多層配線を形成することができる。
【００８８】
なお、多層配線を形成する場合、配線がシリコン窒化膜で被覆されており、かつ層間絶縁膜が主としてシリコン酸化膜で形成されているため、図１７に示すように、コンタクト孔と配線との間に寸法余裕を設けることなく、コンタクト孔を形成することができる。すなわち、シリコン窒化膜を残してシリコン酸化膜を選択的にエッチングできる条件でエッチングを行えば、配線を露出させることなくコンタクト孔を形成することができる。したがって、配線間隔を小さくすることができる。
【００８９】
上記各実施形態で示した製造工程により、シート抵抗が１Ω／ｓｑ程度の低抵抗のゲート配線等を形成することができ、しかもその周囲に安定した保護膜を形成することができる。
【００９０】
なお、上記各実施形態では金属膜としてＷを用いた場合について説明したが、他の金属でも温度や酸素分圧によって様々な酸化物の組成や結晶構造をとる。したがって、Ｗ以外の他の金属、特に他の高融点金属を用いた場合にも本発明を適用することは可能である。例えば、Ｔａの場合、３５０℃以下の温度でＴａ6 Ｏ、５００℃以下の温度でＴａ4 Ｏ、３５０℃〜１２００℃の温度範囲でＴａ2 Ｏが存在することが知られている。このような場合も、温度によって体積変化が生じたり、表面状態の劣化が生じるので、問題になる温度よりも低い温度で還元を行う、或いは第１の保護膜の形成を行うことにより、平滑な表面状態を得ることができる。
【００９１】
また、上記各実施形態では保護膜に主としてシリコン窒化膜を用いた場合について説明したが、金属膜に対する耐熱性や耐薬品性が得られるものであれば他の膜を用いてもよい。
【００９２】
その他、本発明はその趣旨を逸脱しない範囲内において種々変形して実施可能である。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１実施形態に係る製造工程の一部を示した図。
【図２】本発明の第１実施形態に係る製造工程の一部を示した図。
【図３】本発明の第１実施形態に係る製造工程の一部について、さらにその詳細を示した図。
【図４】タングステンが一定温度以上で急激に酸化されるときの状態を示した図。
【図５】本発明の第２実施形態に係る製造工程の一部を示した図。
【図６】本発明の第２実施形態に係る製造工程の一部を示した図。
【図７】本発明の第２実施形態に係る製造工程の一部について、さらにその詳細を示した図。
【図８】本発明の第３実施形態に係る製造工程の一部を示した図。
【図９】本発明の第３実施形態に係る製造工程の一部を示した図。
【図１０】本発明の第３実施形態に係る製造工程の一部を示した図。
【図１１】本発明の第３実施形態に係る製造工程の一部を示した図。
【図１２】本発明の第３実施形態に係る製造工程の一部について、さらにその詳細を示した図。
【図１３】本発明の第４実施形態に係る製造工程の一部を示した図。
【図１４】本発明の第４実施形態に係る製造工程の一部を示した図。
【図１５】本発明の第４実施形態に係る製造工程の一部を示した図。
【図１６】本発明の第４実施形態に係る製造工程の一部を示した図。
【図１７】本発明の第４実施形態の多層配線への適用例を示した図。
【符号の説明】
【００９４】
１１、３１、５１…シリコン基板（半導体基板）
１５、３５…ゲート酸化膜（ゲート絶縁膜）
１６、３６…ポリシリコン膜
１８、３８、５６…タングステン膜（金属膜）
１９、３９…アモルファス層（反応防止層）
２０…シリコン窒化膜（保護膜）
２１…選択的に形成された酸化膜
２３…シリコン窒化膜（保護膜）
４０、４７、５７、６１…タングステン酸化膜（金属酸化膜）
４１、４５、５８、６２…シリコン窒化膜（第１の保護膜）
４２、４６、５９、６３…シリコン窒化膜（第２の保護膜）
【図１】
2004193629.tif 000003
【図２】
2004193629.tif 000004
【図３】
2004193629.tif 000005
【図４】
2004193629.tif 000006
【図５】
2004193629.tif 000007
【図６】
2004193629.tif 000008
【図７】
2004193629.tif 000009
【図８】
2004193629.tif 000010
【図９】
2004193629.tif 000011
【図１０】
2004193629.tif 000012
【図１１】
2004193629.tif 000013
【図１２】
2004193629.tif 000014
【図１３】
2004193629.tif 000015
【図１４】
2004193629.tif 000016
【図１５】
2004193629.tif 000017
【図１６】
2004193629.tif 000018
【図１７】
2004193629.tif 000019