(57)【要約】      （修正有）【課題】第１基板上に形成された機能素子をひとつ以上含む素子チップが剥離され、配線が形成された第２基板上へ転写されるアクティブマトリクス型表示装置等の電子回路に関して、剥離のプロセスとしてレーザーアビュレーションを用いる場合、素子チップの形状にレーザーの形状を整形することを容易にし、剥離のプロセスを確実なものとする。また、レーザーの形状または位置が多少ずれても、剥離のプロセスを確実なものとする。【解決手段】第１基板１１上の素子チップ１４を正方形、正六角形、円形、あるいは楕円形の形状にし、さらに千鳥状に配列する。第１基板１１と素子チップ１４の間にある剥離層の幅を素子チップの幅よりも小さくする。【選択図】図３
2004281424.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板上に形成された複数の機能素子の少なくとも１つを含む素子チップを第２の基板に転写する工程を含む薄膜素子の製造方法であって、
前記第１の基板上に、所定のエネルギ付与によって剥離を生じる剥離層を介して前記素子チップを所定の形状となるように複数形成する工程と、
複数の前記素子チップの領域に相当する前記剥離層の該当部分に前記エネルギを付与して剥離を生ぜしめ、少なくとも１つの前記素子チップを前記第２の基板に転写する工程と、を有することを特徴とする薄膜素子の製造方法。
【請求項２】
前記素子チップの所定の形状は、正方形であることを特徴とする請求項１に記載の薄膜素子の製造方法。
【請求項３】
前記素子チップの所定の形状は、正六角形であることを特徴とする請求項１に記載の薄膜素子の製造方法。
【請求項４】
前記素子チップの所定の形状は、円形であることを特徴とする請求項１に記載の薄膜素子の製造方法。
【請求項５】
前記素子チップの所定の形状は、楕円形であることを特徴とする請求項１に記載の薄膜素子の製造方法。
【請求項６】
請求項１〜５のいずれかに記載の薄膜素子の製造方法において、
前記第１の基板上に形成された複数の前記素子チップは、千鳥形状に配列してなることを特徴とする薄膜素子の製造方法。
【請求項７】
前記第２の基板上に所定形状の配線を形成する工程をさらに有し、前記素子チップを前記第１の基板から、前記配線と接続するように前記第２の基板に転写することを特徴とする請求項１〜６のいずれか１項に記載の薄膜素子の製造方法。
【請求項８】
第１の基板上に形成された複数の機能素子の少なくとも１つを含む素子チップを第２の基板に転写する工程を含む薄膜素子の製造方法であって、
前記第１の基板上に、所定のエネルギ付与によって剥離を生じる剥離層を形成する工程と、
前記剥離層上に前記素子チップを複数形成する工程と、
複数の前記素子チップの少なくとも１つの領域に相当する前記剥離層の該当部分に前記エネルギを付与して剥離を生ぜしめ、少なくとも１つの前記素子チップを前記第２の基板に転写する工程と、を有し、
前記剥離層は、前記複数の素子チップに対応して複数に分割されてなり、各々の前記剥離層の幅は、各々の前記素子チップの幅よりも狭くなるように分割されてなることを特徴とする薄膜素子の製造方法。
【請求項９】
請求項１〜請求項８記載のいずれかに記載の薄膜素子の製造方法において、
前記機能素子が薄膜トランジスタであることを特徴とする薄膜素子の製造方法。
【請求項１０】
請求項９に記載の薄膜素子の製造方法により製造された薄膜トランジスタを備えた薄膜トランジスタ回路。
【請求項１１】
請求項１０に記載の薄膜トランジスタをアクティブマトリクス素子として搭載したことを特徴とするアクティブマトリクス型表示装置。
【請求項１２】
請求項１０に記載の薄膜トランジスタ回路を備えた電気光学装置。
【請求項１３】
請求項１２に記載の電気光学装置を備えた電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、機能素子等の薄膜素子の基板間転写技術を応用した薄膜素子の製造方法、並びに薄膜トランジスタ回路およびこれを備えたアクティブマトリクス型表示装置、電気光学装置、電子機器に関する。
【０００２】
【従来の技術】
機能素子、例えば、薄膜トランジスタや有機エレクトロルミネッセンス素子と、この機能素子間の配線や支持基板を備えた電子回路では、機能素子は全体の一部分で、それ以外は配線や支持基板である場合が少なくない。この電子回路を、機能素子と配線や支持基板を一体として同一の製造プロセスを経て製造する場合には、高機能の機能素子を作成するための高度で複雑な製造プロセスが必要とされるため、一般的に、製造コストが高額になる。
【０００３】
しかしながら、配線や支持基板だけのためには、高度で複雑な製造プロセスは必要とされず、製造コストは安価である。もし、機能素子と、配線や支持基板を別個に作成し、必要とされる部分にだけ機能素子を配置することができれば、全体として平均すれば、この電子回路の製造コストを低減することが可能である。
【０００４】
そこで、第１基板上に機能素子が形成され、第２基板上に配線が形成され、第１基板上から機能素子をひとつ以上含む素子チップが剥離され、第２基板上へ転写される、電子回路、また、この電子回路において、機能素子が薄膜トランジスタである薄膜トランジスタ回路、また、この薄膜トランジスタ回路において、薄膜トランジスタをアクティブマトリクス素子として用いることを特徴とする、アクティブマトリクス型表示装置が開発されている。
【０００５】
この方法によれば、必要とされる部分にだけ機能素子を配置することができるので、全体として平均すれば、この電子回路や薄膜トランジスタ回路やアクティブマトリクス型表示装置の製造コストを低減することが可能である。なお、このとき、剥離や転写のプロセスとしては、レーザーアビュレーションや接着剤が用いられる。（例えば非特許文献参照）
【非特許文献】
Ｔ．  Ｓｈｉｍｏｄａ，  ｅｔ  ａｌ，  Ｔｅｃｈｎ．  Ｄｉｇ．  ＩＥＤＭ  １９９９，  ２８９、Ｓ．  Ｕｔｓｕｎｏｍｉｙａ，  ｅｔ  ａｌ，  Ｄｉｇ．  Ｔｅｃｈ．  Ｐａｐ．  ＳＩＤ  ２０００、９１６、Ｔ．  Ｓｈｉｍｏｄａ，  Ｐｒｏｃ．  Ａｓｉａ  Ｄｉｓｐｌａｙ  ／  ＩＤＷ  ’０１，  ３２７、Ｓ．  Ｕｔｓｕｎｏｍｉｙａ，  ｅｔ  ａｌ，  Ｐｒｏｃ．  Ａｓｉａ  Ｄｉｓｐｌａｙ  ／  ＩＤＷ  ’０１，  ３３９
【０００６】
【発明が解決しようとする課題】
図１は、従来の工程図である。第１基板１１上に、剥離層１２を介して、機能素子１３が形成される。第２基板２１上に、配線２２とパッド２３が形成される。第１基板１１上から、機能素子１３をひとつ以上含む素子チップ１４が、レーザー３１の照射でレーザーアビュレーションにより剥離される。第２基板２１上には、あらかじめ接着剤３２が塗布してあり、素子チップ１４は、第２基板２１上に転写される。
【０００７】
図２は、従来の素子チップの平面図である。素子チップ１４が矩形であり、第１基板１１上に配置されている。剥離のプロセスとして、レーザーアビュレーションを用いる場合には、図１からもわかるように、素子チップ１４の形状に、レーザー３１の形状を整形しなければならない。レーザー３１の形状は、レンズやプリズムやスリットや遮光マスクなどにより整形するのであるが、レーザー３１の干渉・散乱や前述の光学装置の精度などにより、レーザー３１の形状を矩形に整形することは困難である。
【０００８】
すなわち、全体に楕円形になってしまったり、頂点の部分が丸みを帯びてしまったりする。また、素子チップ１４の位置に、レーザー３１の位置を正確にあわさねばならないが、ある程度の誤差は必ず存在する。
【０００９】
そこで本発明の目的は、剥離のプロセスとして、レーザーアビュレーションを用いる場合において、素子チップ１４の形状にレーザー３１の形状を整形することを容易にし、剥離のプロセスを確実なものとすることにある。また、レーザー３１の形状または位置が多少ずれても、剥離のプロセスを確実なものとすることである。これにより、良品率向上、コスト削減、性能向上を実現することをも目的とするものである。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明は、第１の基板上に形成された複数の機能素子の少なくとも１つを含む素子チップを第２の基板に転写する工程を含む薄膜素子の製造方法であって、前記第１の基板上に、所定のエネルギ付与によって剥離を生じる剥離層を介して前記素子チップを所定の形状となるように複数形成する工程と、複数の前記素子チップの領域に相当する前記剥離層の該当部分に前記エネルギを付与して剥離を生ぜしめ、少なくとも１つの前記素子チップを前記第２の基板に転写する工程と、を有することを特徴とする。
【００１１】
なお、ここで、複数の機能素子をまとめて素子チップとし、これを第２の基板に転写することももちろん可能である。
【００１２】
レーザーの形状は、レンズやプリズムやスリットや遮光マスクなどにより整形するのであるが、本発明によれば、機能素子の形状を予め定めた形状にあわせるため、例えばエネルギ照射効率のよいレーザーの形状（上記所定の形状に相当）に合わせて機能素子を第１の基板上に複数形成すれば、レーザーの形状を成形する必要がなくなり遮光マスクなどが不要となる。
【００１３】
なお、前記素子チップの所定の形状は、正方形であることが好ましい。
【００１４】
または前記素子チップの形状は、正六角形であることが好ましい。
【００１５】
または前記素子チップの形状は、円形であることが好ましい。
【００１６】
または前記素子チップの形状は、楕円形であることが好ましい。
【００１７】
上述のようにレーザーの形状は、レンズやプリズムやスリットや遮光マスクなどにより整形するのであるが、レーザーの形状を上記正方形、正六角形、円形および楕円形に整形することは、比較的容易である。従って、本発明によれば、機能素子あるいは素子チップの形状にレーザーの形状を整形することが容易となる。
【００１８】
さらに、本発明においては、前記第１の基板上に形成された複数の前記素子チップは、千鳥形状に配列してなることが好ましい。
【００１９】
レーザーを剥離層に照射して機能素子を第１の基板から剥離し、これを第２基板に転写する。本発明によれば、レーザー照射の際に、レーザーの位置が多少ずれても、隣接する素子チップを誤って剥離することなく、所望の素子チップを剥離することが可能となる。
【００２０】
また前記第２の基板上に所定形状の配線を形成する工程をさらに有し、前記素子チップを前記第１の基板から前記配線と接続するように転写することが好ましい。
【００２１】
また、上記課題を解決するため本発明は、第１の基板上に形成された複数の機能素子の少なくとも１つを含む素子チップを第２の基板に転写する工程を含む薄膜素子の製造方法であって、
前記第１の基板上に、所定のエネルギ付与によって剥離を生じる剥離層を形成する工程と、
前記剥離層上に前記素子チップを複数形成する工程と、
複数の前記素子チップの少なくとも１つの領域に相当する前記剥離層の該当部分に前記エネルギを付与して剥離を生ぜしめ、少なくとも１つの前記素子チップを前記第２の基板に転写する工程と、を有し、前記剥離層は、前記複数の素子チップに対応して複数に分割されてなり、各々の前記剥離層の幅は、各々の前記素子チップの幅よりも狭くなるように分割されてなることを特徴とする。
【００２２】
これによりレーザーの形状または位置が多少ずれても、剥離のプロセスを確実なものとすることができる。
【００２３】
また本発明は前記機能素子が薄膜トランジスタであることを特徴とする。
【００２４】
さらに本発明においては、上記薄膜トランジスタを備えた薄膜トランジスタ回路が提供される。
【００２５】
また、本発明においては、上記薄膜トランジスタをアクティブマトリクス素子として搭載したことを特徴とするアクティブマトリクス型表示装置が提供される。
【００２６】
さらに、薄膜トランジスタ回路を備えた電気光学装置、この電気光学装置を備えた電子機器が提供される。
【００２７】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を説明する。なお、転写方法に関する一連の態様に関しては、出願人が開示した、特願２００１−２８２４２３号、特願２００１−２８２４２４号等においても記載されている。
【００２８】
（第１の実施例）
本発明の薄膜素子の製造方法において、従来技術と重複する部分は図１を用いて説明する。
【００２９】
まず図１のごとく、第１の基板に形成された機能素子１３を第２の基板に転写して薄膜素子を形成する点においては従来と同様である。
【００３０】
まず第１基板１１上に、剥離層１２を介して、機能素子１３が形成される。
【００３１】
ここで剥離層は、後述する照射光を吸収し、その層内および／または界面において剥離（以下、「層内剥離」、「界面剥離」と言う）を生じるような性質を有するものである。なお、第１の基板１１上の全面に形成されているが、とくにこれに限定されることはなく、例えば剥離層１２は、素子チップごとに区分けされていてもよい。この剥離層１２は、組成または特性の異なる少なくとも２つの層を含んでおり、特に、照射光を吸収する光吸収層と、該光吸収層とは組成または特性の異なる他の層とを含んでいるのが好ましい。また、前記他の層は、照射光を遮光する遮光層（反射層）であるのが好ましい。この遮光層は、光吸収層に対し照射光の入射方向と反対側に位置しており、照射光を反射または吸収して、照射光が被転写層側へ侵入するのを阻止または抑制する機能を発揮する。
【００３２】
本実施例では、遮光層として、照射光を反射する反射層を、剥離層に対し光の照射側と反対側に形成してもよい。この反射層は、照射光を好ましくは１０％以上、より好ましくは３０％以上の反射率で反射し得るものであればよい。このような反射層としては、単層または複数の層よりなる金属薄膜、屈折率の異なる複数の薄膜の積層体よりなる光学薄膜等が挙げられるが、形成が容易である等の理由から、主に金属薄膜で構成されているのが好ましい。
【００３３】
金属薄膜の構成金属としては、例えば、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｉ、Ｃｏ、Ｔｉ、Ｐｔ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ等、あるいはこれらのうちの少なくとも１種を基本成分とする合金が挙げられる。合金を構成する好ましい添加元素としては、例えば、Ｆｅ、Ｃｕ、Ｃ、Ｓｉ、Ｂが挙げられる。これらを添加することにより、熱伝導率や反射率を制御することができる。また、反射層を物理蒸着により形成する場合、ターゲットを簡単に製造することができるという利点もある。さらに、合金化することで、純金属より材料の入手が容易であり、かつ低コストであるという利点もある。また、このような反射層（遮光層）の厚さは、特に限定されないが、通常、１０ｎｍ〜１０μｍ  程度が好ましく、５０ｎｍ〜５μｍ  程度がより好ましい。この厚さが厚過ぎると、反射層の形成に時間がかかり、また、後に行われる反射層の除去にも時間がかかる。また、この厚さが薄過ぎると、膜組成によっては遮光効果が不十分となる場合がある。
【００３４】
光吸収層は、剥離層の剥離に寄与する層であり、照射光を吸収し、当該光吸収層を構成する物質の原子間または分子間の結合力が消失または減少すること、現象論的には、アブレーション等を生ぜしめることにより層内剥離および／または界面剥離に至る。
【００３５】
さらに、照射光の照射により、光吸収層から気体が放出され、剥離効果が発現される場合もある。すなわち、光吸収層に含有されていた成分が気体となって放出される場合と、剥離層が光を吸収して一瞬気体になり、その蒸気が放出され、剥離に寄与する場合とがある。
【００３６】
このような光吸収層の組成としては、例えば次のようなものが挙げられる。
【００３７】
▲１▼  非晶質シリコン（ａ−Ｓｉ）
この非晶質シリコン中には、Ｈ（水素）が含有されていてもよい。この場合、Ｈの含有量は、２ａｔ％以上程度であるのが好ましく、２〜２０ａｔ％程度であるのがより好ましい。このように、Ｈが所定量含有されていると、照射光の照射により、水素が放出され、剥離層に内圧が発生し、それが上下の薄膜を剥離する力となる。
【００３８】
非晶質シリコン中のＨの含有量は、成膜条件、例えばＣＶＤにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
【００３９】
▲２▼  酸化ケイ素またはケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化合物等の各種酸化物セラミックス、誘電体（強誘電体）あるいは半導体、酸化ケイ素としては、ＳｉＯ、ＳｉＯ２  、Ｓｉ３  Ｏ２  が挙げられ、ケイ酸化合物としては、例えばＫ２  ＳｉＯ３  、Ｌｉ２  ＳｉＯ３  、ＣａＳｉＯ３  、ＺｒＳｉＯ４  、Ｎａ２  ＳｉＯ３  が挙げられる。
【００４０】
酸化チタンとしては、ＴｉＯ、Ｔｉ２  Ｏ３  、ＴｉＯ２  が挙げられ、チタン酸化合物としては、例えば、ＢａＴｉＯ４  、ＢａＴｉＯ３  、Ｂａ２  Ｔｉ９  Ｏ２０、ＢａＴｉ５  Ｏ１１、ＣａＴｉＯ３  、ＳｒＴｉＯ３  、ＰｂＴｉＯ３  、ＭｇＴｉＯ３  、ＺｒＴｉＯ２  、ＳｎＴｉＯ４  、Ａｌ２  ＴｉＯ５  、ＦｅＴｉＯ３  が挙げられる。
【００４１】
酸化ジルコニウムとしては、ＺｒＯ２  が挙げられ、ジルコン酸化合物としては、例えばＢａＺｒＯ３  、ＺｒＳｉＯ４  、ＰｂＺｒＯ３  、ＭｇＺｒＯ３  、Ｋ２  ＺｒＯ３  が挙げられる。
【００４２】
▲３▼  ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢＺＴ等のセラミックスあるいは誘電体（強誘電体）
▲４▼  窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
▲５▼  有機高分子材料
有機高分子材料としては、−ＣＨ−、−ＣＨ２  −、−ＣＯ−（ケトン）、−ＣＯＮＨ−（アミド）、−ＮＨ−（イミド）、−ＣＯＯ−（エステル）、−Ｎ＝Ｎ−（アゾ）、−ＣＨ＝Ｎ−（シフ）等の結合（照射光７の照射によりこれらの結合が切断される）を有するもの、特にこれらの結合を多く有するものであればいかなるものでもよい。具体的には、例えば、ポリエチレン、ポリプロピレンのようなポリオレフィン、ポリイミド、ポリアミド、ポリエステル、ポリメチルメタクリレート（ＰＭＭＡ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルスルホン（ＰＥＳ）、エポキシ樹脂等が挙げられる。
【００４３】
▲６▼  金属
金属としては、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉｎ、Ｓｎや、Ｙ、Ｌａ、Ｃｅ、Ｎｄ、Ｐｒ、Ｓｍ、Ｇｄのような希土類金属、またはこれらのうちの少なくとも１種を含む合金が挙げられる。
【００４４】
▲７▼  水素吸蔵合金
具体例としては、ＬａＮｉ５  のような希土類遷移金属化合物の水素吸蔵合金またはＴｉ系、Ｃａ系の水素吸蔵合金に水素を吸蔵させたものが挙げられる。
【００４５】
▲８▼  窒素吸蔵合金
具体例としては、Ｓｍ−Ｆｅ系、Ｎｄ−Ｃｏ系のような希土類鉄、希土類コバルト、希土類ニッケルや、希土類マンガン化合物に窒素を吸蔵させたものが挙げられる。
【００４６】
また、光吸収層２１の厚さは、剥離目的や剥離層の組成、層構成、形成方法等の諸条件により異なるが、通常は、１ｎｍ〜２０μｍ  程度であるのが好ましく、１０ｎｍ〜２μｍ  程度であるのがより好ましく、４０ｎｍ〜１μｍ  程度であるのがさらに好ましい。
【００４７】
光吸収層の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、良好な剥離性を確保するために、照射光のパワー（光量）を大きくする必要があるとともに、後に剥離層を除去する際にその作業に時間がかかる。なお、光吸収層および反射層の膜厚は、できるだけ均一であるのが好ましい。
【００４８】
また、前記と同様の理由から、剥離層の合計厚さは、２ｎｍ〜５０μｍ  程度であるのがより好ましく、２０ｎｍ〜２０μｍ  程度であるのがさらに好ましい。
【００４９】
剥離層１２を構成する層の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。例えば、ＣＶＤ（ＭＯＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤを含む）、蒸着、分子線蒸着（ＭＢ）、スパッタリング、イオンプレーティング、ＰＶＤ等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ等の各種メッキ法、ラングミュア・ブロジェット（ＬＢ）法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの２以上を組み合わせて形成することもできる。なお、光吸収層と反射層の形成方法は、同一でも異なっていてもよく、その組成等に応じて適宜選択される。
【００５０】
例えば、光吸収層の組成が非晶質シリコン（ａ−Ｓｉ）の場合には、ＣＶＤ、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。
【００５１】
また、光吸収層をゾル−ゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
【００５２】
また、金属薄膜による反射層は、蒸着、分子線蒸着（ＭＢ）、レーザアブレーション蒸着、スパッタリング、イオンプレーティング、前記各種メッキ等により形成するのが好ましい。
【００５３】
また、剥離層１２を構成する各層の形成は、それぞれ、２工程以上の工程（例えば、層の形成工程と熱処理工程）で行われてもよい。
【００５４】
これと平行して、あるいは別工程にて、第２基板２１上に、配線２２とパッド２３が形成される。
【００５５】
そして第１基板１１上から、機能素子１３をひとつ以上含む素子チップ１４が、レーザー３１の照射でレーザーアビュレーションにより剥離される。第２基板２１上には、あらかじめ接着剤３２が塗布してあり、素子チップ１４は、第２基板２１上に転写される。
【００５６】
図３〜図６の説明において詳述するが、第１基板１１上には、少なくとも１つの機能素子を含む素子チップ１３が所定間隔をあけて画定されている。そして本実施例では、画定された各々の素子チップ１３が、例えば、一定の機能を担って転写単位ともなる薄膜トランジスタ回路となっている。
【００５７】
なお、この素子チップ１３の上に予め接着剤３２を塗布してもよい。例えば、転写すべき単位の素子チップ１３にのみ接着剤３２を塗布する。
【００５８】
また、第２基板２１は、例えば予め配線が形成された回路基板などが適用できる。
【００５９】
なお、本実施例において従来の技術と大きく異なるところは、主に素子チップの形状であり、これにより従来の技術と比して大きな効果が得られる。
【００６０】
図３は、本発明の第１の実施例の第１の素子チップの例の平面図である。この実施例においては、素子チップ１４が正方形であり、第１基板１１上に配置されている。レーザー３１の形状を正方形に整形することは比較的容易であるので、素子チップ１４の形状にレーザー３１の形状を整形することが容易となる。また、素子チップが第１基板上に千鳥形状をなすように配列してなる。このように、第１基板１１上に素子チップ１４が、千鳥に配列しているので、レーザー３１の位置が多少ずれても、隣接する素子チップ１４を誤って剥離することなく、所望の素子チップ１４のみを剥離することが可能となる。
【００６１】
つぎに図４は、本発明の第１の実施例の第２の素子チップの例の平面図である。この素子チップの例においては、素子チップ１４が正六角形の形状を有し、第１基板１１上に配置されている。この例においてもまた、レーザー３１の形状を正六角形に整形することが比較的容易であるので、素子チップ１４の形状にレーザー３１の形状を整形することが容易となる。また、本発明の第１の実施例の第１の素子チップの例と同じく、素子チップ１４が、千鳥に配列しているので、レーザー３１の位置が多少ずれても、隣接する素子チップ１４を誤って剥離することなく、所望の素子チップ１４を剥離することが可能となる。
【００６２】
また、図５は、第１の実施例の第３の素子チップの例の平面図である。この素子チップの例においては、素子チップ１４が円形であり、第１基板１１上に配置されている。この例においてもまた、レーザー３１の形状を円形に整形することは比較的容易であるので、素子チップ１４の形状にレーザー３１の形状を整形することが容易となる。また、本発明の第１の実施例の第１の素子チップの例と同じく、素子チップ１４が、千鳥に配列しているので、レーザー３１の位置が多少ずれても、隣接する素子チップ１４を誤って剥離することなく、所望の素子チップ１４を剥離することが可能となる。
【００６３】
図６は、第１の実施例の第４の素子チップの例の平面図である。この素子チップの例においては、素子チップ１４が楕円形であり、第１基板１１上に配置されている。ここで、レーザー３１の形状を楕円形に整形することも比較的容易であるので、素子チップ１４の形状にレーザー３１の形状を整形することが容易となる。また、本発明の第１の実施例の第１の素子チップの例と同じく、素子チップ１４が、千鳥に配列しているので、レーザー３１の位置が多少ずれても、隣接する素子チップ１４を誤って剥離することなく、所望の素子チップ１４を剥離することが可能となる。
【００６４】
（第２の実施例）
素子基板の製造方法の大要は、第１の実施例と同じである。
【００６５】
図７は、本発明の第２の実施例の素子チップの断面図である。ここで、第１基板１１と素子チップ１４の間に剥離層１２が存在し、素子チップ１４の幅よりも、剥離層１２の幅が、小さくなっている。つまり剥離層１２の第１の基板１１と対向する側の面積が、素子チップ１４の剥離層１２と接触する側における面積よりも小さいものとなっている。このような剥離層１２の形状を形成するためには、例えば剥離層１２を、ドライエッチングやウェットエッチングでオーバーエッチングすることによりサイドエッチング状態にすることで、本実施例の構造を得ることができる。
【００６６】
このような構成をとると、レーザー照射の位置が所望の素子チップに対応した領域から若干ずれた場合においても、あるいはレーザー３１の形状が多少ずれても、剥離される部分は剥離層１２によって規定されるので、不要な素子チップの剥離を生じさせず、剥離のプロセスを確実なものとすることができる。
【００６７】
（本発明を用いて製造される機能素子の応用例）
図８は、本発明の薄膜素子の製造方法を応用した形態（薄膜トランジスタ回路基板の製造方法、薄膜トランジスタ回路）を示す図である。
【００６８】
本実施の形態は、前記第１〜第２の実施の形態中に記載した転写方法、薄膜素子の製造方法を用い、アクティブマトリクス型基板等の最終基板上に、ＴＦＴ等の素子６０を転写した後、導体からなる配線６３，６４によって、予め最終基板上に形成された配線６１，６２と機能素子６０（以下、「素子６０」と記載）とを電気的に接続し、回路基板を製造することを特徴としている。
【００６９】
本実施の形態にあっては最終基板として、アクティブマトリクス型基板等の電子光学装置用の各種基板、あるいはプリント配線基板、フレキシブルプリント配線基板等の一般電子装置用の各種基板などの、基板上に導体からなる配線、回路パターンが形成されたものが用いられる。なお、素子６０は、ＴＦＴの他、シフトレジスタ、ＤＡコンバータ、ＳＲＡＭ、ＤＲＡＭ、電流補償回路、ＩＣ、ＬＳＩなどの各種の回路単位を用いることもできる。
【００７０】
予め最終基板上に形成された配線６１，６２と素子６０とを電気的に接続するため、素子６０の転写後に形成される導体からなる配線６３，６４は、例えば金線などの金属線のボンディング；レジスト膜やマスクとスパッタリング法、真空蒸着法、ＣＶＤ法、無電解メッキ法などの薄膜形成法と組み合わせた金属薄膜やＩＴＯ薄膜などの導電材料のコーティング技術；塗布後に基板を熱処理することによって金属導体が形成される導電性塗布液を所定位置に塗布する印刷法；または前記導電性塗布液を用いるインクジェットコーティング法、などの方法を用いて形成することができ、特に導電性塗布液をインクジェットコーティング法によって所定位置に塗布した後、基板に熱処理を施して金属導体からなる回路を形成する方法が好ましい。
【００７１】
なお、もちろん配線６３、６４は、素子６０の転写前に形成されていてもよく、この場合は配線６１、６２と同じ工程にて配線６３、６４が形成できるため、工程の簡略化にもつながる。
【００７２】
図９、１０は、本発明を用いて製造される薄膜素子の応用例の第２の形態（アクティブマトリクス基板、電気光学装置）を説明するためのものであり、本実施の形態は、電気光学装置としてアクティブマトリクス型表示装置の中で、とくに液晶電気光学装置において本発明を適用した場合を例示するものである。
【００７３】
図９は本発明に係るアクティブマトリクス基板を用いた液晶電気光学装置の概略構成を示す図であり、この液晶電気光学装置７０は、アクティブマトリクス基板８０とカラーフィルタ７３とそれらの間の空間７４に設けられた液晶材料を主な構成要素として備えている。アクティブマトリクス基板８０は、ガラス基板の外側に偏光板７５、内側に駆動回路８０Ａ、その上に配向膜（図示略）が設けられている。カラーフィルタ７３は、ガラス基板７２の外側に偏光板７１、内側に詳細な図示は略すがブラックマトリクス、ＲＧＢカラーフィルタ層、オーバーコート層、透明電極、配向膜の順に積層された構造となっている。下方の偏光板７５の外側にはバックライト７６が設けられている。
【００７４】
アクティブマトリクス基板８０は、図９と図１０に図示されるように、ガラス基板上に、各画素８６に対応する領域毎に形成された画素電極８２，縦横に延びるデータ線８３とゲート線８４、前記第１〜第２の実施の形態のいずれかに記載した転写方法、薄膜素子の製造方法を用いて転写した素子８１、および素子８１とデータ線８３またはゲート線８４を電気的に結ぶ配線８５を含む駆動回路８０Ａを形成して構成されている。前記画素電極８２は、ＩＴＯからなる透明導電材料によって形成されている。素子８１は、シフトレジスタ、ＤＡコンバータ、ＳＲＡＭ、ＤＲＡＭ、電流補償回路等の回路単位の１種以上を用いることができる。
【００７５】
本発明に係るアクティブマトリクス基板は、最終基板上に間隔をおいて分散配置される多数の機能素子を第１基板上に集中的に製造し、それらを最終基板上の所定位置に正確に転写することができるので、基板上に直接素子を形成し製造されるアクティブマトリックス基板と比べ、素子の製造における面積効率を大幅に向上でき、特に大型のアクティブマトリックス基板を安価に提供することができる。
【００７６】
また多数の素子を第１基板上に集中的に製造してから、最終基板に転写して製造するので、高性能な素子を実装させることができ、アクティブマトリクス基板の性能向上を図ることができる。さらに素子を転写前に選別、排除することが容易に実行可能となり、その結果製品歩留まりを向上することができる。
【００７７】
また本発明に係る電気光学装置は、前述した本発明に係るアクティブマトリクス基板を用いて製造されたものなので、従来品のアクティブマトリクス基板を用いて製造した電気光学装置と比べコスト低減および品質向上を図ることができる。なお、本実施の形態では、電気光学装置として液晶電気光学装置を例示したが、有機エレクトロルミネッセンス装置、電気泳動ディスプレイ装置などの他の電気光学装置に適用することも勿論可能である。また、本発明によれば、微小な素子を最終基板の所定位置に正確に配置することによって基板の曲げに対する追従性が向上し、フレキシブルな基板を用いることによって、しなやかで、軽く、落下の衝撃にも強いアクティブマトリクス基板を提供することができる。さらに、局面ディスプレイなどの局面を有するアクティブマトリクス基板を提供することもできる。
【００７８】
そしてこれらの電気光学装置は、例えば携帯電話等の電子機器に搭載されるので、本発明においては、上記利点を享受された電子機器を提供することができる。
【図面の簡単な説明】
【図１】従来および本発明の製造方法の工程図。
【図２】従来の素子チップの平面図である。
【図３】本発明の第１の実施例の第１の素子チップの例の平面図である。
【図４】本発明の第１の実施例の第２の素子チップの例の平面図である。
【図５】本発明の第１の実施例の第３の素子チップの例の平面図である。
【図６】本発明の第１の実施例の第４の素子チップの例の平面図である。
【図７】本発明の第２の実施例の素子チップの断面図である。
【図８】本発明を用いて製造される薄膜素子を応用した形態（薄膜トランジスタ回路）を示す図である。
【図９】本発明を用いて製造される薄膜素子を応用した第２の形態（電気光学装置）を示す図である。
【図１０】本発明を用いて製造される薄膜素子を応用した第２の形態（アクティブマトリクス基板）を示す図である。
【符号の説明】
１１  第１基板
１２  剥離層
１３  機能素子
１４  素子チップ
２１  第２基板
２２  配線
２３  パッド
３１  レーザー
３２  接着剤
６０  素子（機能素子）
６１  配線
６２  配線
６３  配線
６４  配線
７０  液晶電気光学装置
８１  アクティブマトリクス基板
【図１】
2004281424.tif 000003
【図２】
2004281424.tif 000004
【図３】
2004281424.tif 000005
【図４】
2004281424.tif 000006
【図５】
2004281424.tif 000007
【図６】
2004281424.tif 000008
【図７】
2004281424.tif 000009
【図８】
2004281424.tif 000010
【図９】
2004281424.tif 000011
【図１０】
2004281424.tif 000012