(57)【要約】【課題】アナログ及び混合信号ＩＣをテストする廉価なシステムと回路要素を提供する。【解決手段】本発明の監視回路要素（１２）には比較回路（４０）があり、互いに連係動作する１組の制御トランジスタ（４６及び４８）と１組のセンス・トランジスタ（４４及び５０）とを備える。制御トランジスタは、電流Ｉ１、Ｉ２の関係のテスト条件を設定するため基準信号を受信する。センス・トランジスタは、前記ＤＵＴからサンプル値信号を受信しバイアスがかかると、前記信号関係が変化し、その変化によって、ＤＵＴの動作状態が表わされる。比較回路に作用的に結合されたセンス増幅器（４２）は信号関係の変化を加速する。【選択図】図３
2004045404.tif 000002
【特許請求の範囲】
【請求項１】
被測定物（ＤＵＴ）の動作状態を識別するための監視回路要素であって、
１組の制御トランジスタ、及び、１組のセンス・トランジスタを備え、前記制御トランジスタの制御入力端子が、第１の電流と第２の電流との間の信号関係に関するテスト条件を設定するための基準信号を受信するように接続され、前記センス・トランジスタが、前記制御トランジスタと連係動作可能であり、センス入力端子を備えていて、前記ＤＵＴから受信するサンプル値信号で前記センス入力端子にバイアスをかけると、前記信号関係が変化し、前記信号関係の変化によって、前記ＤＵＴの前記動作状態が表わされるようになっている、比較回路と、
前記比較回路に作用的に結合されており、前記信号関係の前記変化を加速するように構成されているセンス増幅器と
が含まれている監視回路要素。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、集積回路（ＩＣ）に関するものであり、とりわけ、アナログ及び／または混合信号ＩＣをテストするための、監視回路要素及び動作状態識別方法とに関するものである。
【０００２】
【従来の技術】
アナログ及び混合信号集積回路（ＩＣ）の複雑度及び密度が増し続けることによって、回路内の回路要素のテストに難題が課せられるようになった。特定の回路設計は、信号応答に特定の「シグナチュア」を示す可能性がある。ディジタルＩＣ内における故障検出は、シグナチュア・アナリシスを利用することによって成功したが、シグナチュア・アナリシスによる、アナログ及び混合信号ＩＣ内における故障の検出は、いまだに未熟な状態にある。
【０００３】
現行のアナログ及び混合信号ＩＣテスト技法の場合、テスト用のアナログ信号が、オフ・チップ環境に信号を転送する必要があるために歪を生じる場合が多い。テスト・バス（例えば、ＩＥＥＥ１１４９．４規格）、走査回路要素、オシロスコープ、及び、信号処理アルゴリズムが必要とされる場合が多く、このため、寄生負荷及び寄生結合に遭遇する問題が付加されることになる。
【０００４】
オフ・チップ環境に信号を転送することを必要とせずに、アナログ及び混合信号ＩＣをテストするためのアプローチの１つは、ビルト・イン・セルフテスト（ＢＩＳＴ）法を実施することである。解析は、オン・チップで実施されるので、オフ・チップ・テストに関連した問題の多くが解消される。先行技術文献にはこれについて論じたものがある（例えば、非特許文献１参照）。このシステムによれば、ゾーン検出器は、ＩＣのシグナチュアが示されたリサジューの図形を掃引する制御線を発生するために利用される。各所定の期間毎に、ゼロ交差検出器及びカウンタが、制御線がリサジューの図形を横切る回数をカウントする。所定の期間における横断数は、そのＩＣの動作状態を示す。制御線を発生するゾーン検出器は、順次段をなすように構成された３つの演算増幅器（ｏｐ−ａｍｐ）から構成されている。ｏｐ−ａｍｐの利用に関する問題の１つは、各ｏｐ−ａｍｐが、実施のためにかなりの量の回路要素を必要とするので、被測定ＩＣに比べて、ｏｐ−ａｍｐが必要とする領域は法外なものになるという点である。もう１つの問題は、ｏｐ−ａｍｐ内の回路要素によって、製造の複雑性及びコストが増すという点である。
【０００５】
【非特許文献１】
Ｂｒｏｓａ及びＦｉｇｕｅｒａｓ著、「Ｄｉｇｉｔａｌ　Ｓｉｇｎａｔｕｒｅ　Ｐｒｏｐｏｓａｌ　ｆｏｒ　Ｍｉｘｅｄ−Ｓｉｇｎａｌ　Ｃｉｒｃｕｉｔｓ」、ＩＴＣ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｔｅｓｔ　Ｃｏｎｆｅｒｅｎｃｅ，ＩＥＥＥ（２０００）
【０００６】
【発明が解決しようとする課題】
本発明の目的は、製造サイズ、複雑性、及び、コストが減少するように、アナログ及び混合信号ＩＣをテストするためのシステム及び方法とそのための回路要素を提供することにある。
【０００７】
【課題を解決するための手段】
被測定物（ＤＵＴ）の動作状態を識別するための監視回路要素には、比較回路とセンス増幅器が含まれている。比較回路には、１組の制御トランジスタと、１組のセンス・トランジスタが含まれている。制御トランジスタには、基準信号を受信するための制御入力端子が含まれている。制御信号は、第１の電流と第２の電流との信号関係で特徴付けられるテスト条件を設定する。センス・トランジスタは、制御トランジスタと連係動作し、ＤＵＴから受信するサンプル値信号によってセンス・トランジスタのセンス入力端子にバイアスをかけると、第１の電流と第２の電流との信号関係が変化するようになっている。害信号関係の変化は、センス増幅器によって加速される。信号関係の変化は、サンプル値信号を取得するサンプリング段階におけるＤＵＴの動作状態を表わしている。
【０００８】
実施例の１つでは、比較回路には、２つの制御トランジスタ及び２つのセンス・トランジスタを含む、協働して並列構造をなすように構成された４つのトランジスタが含まれている。第１の電流のための第１の伝導経路が、４つのトランジスタのうち２つのトランジスタのソース／ドレイン領域に結合されている。第２の電流のための第２の伝導経路が、他の２つのトランジスタのソース／ドレイン領域に結合されている。第１及び第２の伝導経路は、並列構造の４つのトランジスタからセンス増幅器に並列に結合されている。
【０００９】
並列構造は、（１）２つの制御トランジスタが、第１の伝導経路に接続され、２つのセンス・トランジスタが、第２の伝導経路に接続されるように、（２）２つの制御トランジスタが、第２の伝導経路に接続され、２つのセンス・トランジスタが、第１の伝導経路に接続されるように、及び、（３）１つの制御トランジスタ及び１つのセンス・トランジスタが、第１の伝導経路に接続され、一方、もう１つの制御トランジスタ及びもう１つのセンス・トランジスタが、第２の伝導経路に接続されるように構成することが可能である。従って、伝導経路は、それぞれ、（１）２つの制御トランジスタ、（２）２つのセンス・トランジスタ、または、（３）１つの制御トランジスタ及び１つのセンス・トランジスタのソース／ドレイン領域に結合することが可能である。
【００１０】
テストに先立って、２つのサンプル値信号が、特定の信号関係条件を満たす場合、第１の伝導経路における第１の電流が、第２の伝導経路における第２の電流に等しくなるように、監視回路要素の初期設定が行われる。サンプリング段階では、２つの制御トランジスタの制御入力端子において、１組の基準信号を受信する。基準信号は、２つの制御トランジスタによって導通される電流を制御するための定電圧とすることが可能である。基準信号は、第１の電流と第２の電流との信号関係に関するテスト条件を設定する。ｘ−ｙ平面において、基準信号は、２つの識別可能なゾーンを分割する境界を表わしている。
【００１１】
テスト段階では、２つのセンス・トランジスタのセンス入力端子において、１組のサンプル値信号を受信する。サンプル値信号は、２つのセンス・トランジスタによって導通される電流を決定することになるアナログ信号である。サンプル値信号は、第１の電流と第２の電流との信号関係を変化させる。サンプル値信号によって、ｘ−ｙ平面における座標が決まる。信号関係の変化は、境界に対する座標位置を表わす。テスト・シナリオの１つでは、変化は、第１の電流が第２の電流を超えるという理由で、座標が境界の一方の側にあることを表わすか、または、第２の電流が第１の電流を超えるという理由で、座標が境界のもう一方の側にあることを表わすことになる。
【００１２】
第１と第２の電流間の信号関係の変化が、センス増幅器によって加速される。センス増幅器は、第１の電流が第２の電流を超える場合には、第１のノードのノード電圧を増幅するように、あるいは、第２の電流が第１の電流を超える場合には、第２のノードのノード電圧を増幅するように構成されている。
【００１３】
監視回路要素には、出力インバータを含むことも可能である。第１の出力インバータは、第１のノードに結合されて、第１のノードのノード電圧を反転し、第１のディジタル出力を送り出す。第２の出力インバータは、第２のノードに結合されて、第２のノードのノード電圧を反転し、第２のディジタル出力を送り出す。第１のディジタル出力と第２のディジタル出力は、相補性ディジタル出力である。
【００１４】
本発明の方法によれば、一連の第１及び第２のディジタル出力が、順次サンプル値信号を利用して発生する。さらに、基準信号を調整することによって、ｘ−ｙ平面における他の境界を決めることが可能である。後続の下流処理では、第１及び第２のディジタル出力の少なくとも１つと対応する所定の基準ディジタル信号を比較して、ＤＵＴの動作状態が決定される。
【００１５】
本発明の利点は、ＤＵＴの動作状態が、比較的単純な装置で決定できるという点にある。装置を単純化すると、テストに必要なハードウェア要件が緩和されるので、これは、重要になる可能性を秘めている。従って、ＤＵＴのテスト状態は、比較的短い時間期間で決定される。さらに、製造諸経費が、先行技術に対して大幅に低下する。
【００１６】
【発明の実施の形態】
図１には、監視回路要素１２が、ＤＵＴの動作状態を決定するため、被測定物（ＤＵＴ）１４から第１のサンプル値信号及び第２のサンプル値信号を受信するように構成された、オン・チップ・システム１０が示されている。ＤＵＴ１４は、混合信号装置またはアナログ信号装置とすることが可能である。システムには、ＩＣテスタ１６、ディジタル・コンパクタ１８、及び、比較器１２０も含まれている。比較器は、オフ・チップ（すなわち、点線外）のように示されているが、オン・チップとすることも可能である。
【００１７】
監視回路要素１２は、とりわけ、オン・チップ環境におけるビルト・イン・セルフテスト（ＢＩＳＴ）装置として利用するのに適している。監視回路要素１２には、第１のサンプリング端子２０及び第２のサンプリング端子２２、第１の基準端子２４及び第２の基準端子２６、第１の出力端子２８及び第２の出力端子３０、供給電圧（ＶＤＤ）入力端子３２、サンプル及びリセット（ＳＥＢ）端子３４、及び、接地端子３６が含まれている。
【００１８】
ＩＣテスタ１６は、ＤＵＴ１４に結合されて、制御信号を送信する。制御信号は、ＤＵＴから監視回路要素１２への第１及び第２のサンプル値信号の転送をトリガする。第１のサンプル値信号は、第１のサンプリング端子２０において監視回路要素によって受信される。第２のサンプル値信号は、第２のサンプリング端子２２において監視回路要素によって受信される。サンプル値信号は、アナログ信号であり、ＤＵＴ内における２つの内部電圧を表わしている。ある時間期間にわたるサンプル値信号によって、ｘ−ｙ平面にリサジューの図形を形成することが可能である。オシロスコープのｘ−ｙモードを利用すると、リサジューの図形を視覚化することが可能になる。図２には、ＤＵＴの特性であるリサジューの図形を備えたｘ−ｙ平面２１が示されている。線形特性を備えたＤＵＴの場合、リサジューの図形は、楕円の可能性が高い。
【００１９】
図１の監視回路要素１２の場合、第１の基準端子２４及び第２の基準端子２６は、テスタ１６に結合されて、第１の基準信号及び第２の基準信号を受信する。さらに詳細に後述するように、基準信号は、監視回路要素１２内におけるテスト条件を設定する。異なる実施例の場合、第１及び第２の基準信号は、テスタからではなく、ＤＵＴから受信する。ＤＵＴから受信する基準信号は、個別ハード配線電圧値を有する分圧器に基づく論理回路に結合された基準点に関連づけることが可能である。
【００２０】
監視回路要素１２のＳＥＢ端子３４は、テスタ１６からＳＥＢ信号を受信して、ＤＵＴ１４のテストをトリガするように接続されている。一連のサンプリング時間の各サンプリング時間毎に、第１の出力端子２８において、第１のディジタル出力が発生し、第２の出力端子３０において、第２のディジタル出力が発生する。第１及び第２のディジタル出力は、データ圧縮のため、次々にディジタル・コンパクタ１８に転送される。
【００２１】
本発明の第１の実施例によれば、図３には、図１の監視回路要素１２の概略図が示されている。監視回路要素１２には、比較回路４０（点線のブロックとして示された）とセンス増幅器４２（やはり、点線のブロックとして示された）が含まれている。図３の実施例の場合、比較回路には、トランジスタ４４、４６、４８、及び、５０として識別される４つのトランジスタが含まれているが、他の実施例では、異なる数のトランジスタを用いることが可能である。４つのトランジスタは、協働して並列構造をなすように構成されている。４つのトランジスタは、従来のＰチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタとすることが可能である。
【００２２】
供給電圧（ＶＤＤ）レール５２が、図１の供給電圧入力端子３２に結合されている。第１のスイッチング・トランジスタ５４が、ＶＤＤレールと４つのトランジスタ４４−５０のソース領域（Ｓ）間に配置されている。第１のスイッチング・トランジスタ５４は、その選択的操作によって、電流が４つのトランジスタを導通できるようにするか、または、４つのトランジスタを導通できないようにすることが可能な構成が施されている。第１のスイッチング・トランジスタ５４は、ＮチャネルＭＯＳ（ＮＭＯＳ）トランジスタであるが、これは重要ではない。
【００２３】
第１の電流（Ｉ１）を伝導させるための第１の伝導経路５６は、トランジスタ４４及び４６のドレイン領域（Ｄ）に結合されている。第２の電流（Ｉ２）を伝導させるための第２の伝導経路５８は、トランジスタ４８及び５０のドレイン領域（Ｄ）に結合されている。第２のスイッチング・トランジスタ６０は、第１の伝導経路及び第２の伝導経路に結合されている。第２のスイッチング・トランジスタは、その選択的操作によって、第１の伝導経路と第２の伝導経路の間に短絡状態または開路状態を生じさせることが可能な構成を提供する。第２のスイッチング・トランジスタは、ＮＭＯＳトランジスタとすることが可能である。
【００２４】
比較回路４０内において、４つのトランジスタ４４−５０のうち２つを制御トランジスタまたはセンス・トランジスタに選択することが可能である。典型的な実施例の１つでは、トランジスタ４６は、第１の制御トランジスタに選択され、トランジスタ４８は、第２の制御トランジスタに選択される。第１の制御トランジスタ４６は、図１の第１の基準端子２４に結合されて、ゲート領域６２で第１の基準信号を受信する。第２の制御トランジスタ４８は、図１の第２の基準端子２６に結合されて、ゲート領域６４で第２の基準信号を受信する。同じ典型的な実施例において、残りのトランジスタ４４及び５０は、第１及び第２のセンス・トランジスタである。第１のセンス・トランジスタ４４は、図１の第２のサンプリング端子２０に結合されて、ゲート領域６６で第１のサンプル値信号を受信する。第２のセンス・トランジスタ５０は、図１のサンプリング端子２２に結合されて、ゲート領域６８で第２のサンプル値信号を受信する。
【００２５】
図３の監視回路要素１２及び図４のタイミング図７０を参照して、比較回路４０について述べることにする。テストに先立って、比較回路４０をリセットするため、監視回路要素１２に高レベル（すなわち、論理高）のＳＥＢ信号７２が加えられる。高レベルのＳＥＢ信号は、第１のスイッチング・トランジスタ５４のゲート領域７４、及び、第２のスイッチング・トランジスタ６０のゲート領域７６において受信される。第１のスイッチング・トランジスタ及び第２のスイッチング・トランジスタは、相補性のスイッチング・トランジスタであるため、第２のスイッチング・トランジスタが非活性化すると、第１のスイッチング・トランジスタが活性化し、第２のスイッチング・トランジスタが活性化すると、第１のスイッチング・トランジスタが非活性化するようになっている。第１のスイッチング・トランジスタのゲート領域７４で高レベルのＳＥＢ信号を受信すると、第１のスイッチング・トランジスタは非活性化して、ＶＤＤレール５２と４つのトランジスタ４４−５０間が開路状態になる。従って、リセット期間中、４つのトランジスタのどれにも電流は流れない。第２のスイッチング・トランジスタ６０のゲート領域７６で高レベルのＳＥＢ信号を受信すると、第２のスイッチング・トランジスタが活性化して、第１の伝導経路５６と第２の伝導経路５８間が短絡状態になる。短絡状態中、第１の伝導経路における第１の電流（Ｉ１）は、第２の伝導経路における第２の電流（Ｉ２）に等しい。
【００２６】
図４の第１のサンプリング段階７８において、低レベル（論理低）のＳＥＢ信号８０が、図３の監視回路要素１２に加えられる。低レベルＳＥＢ信号は、第１のスイッチング・トランジスタ５４のゲート領域７４、及び、第２のスイッチング・トランジスタ６０のゲート領域７６において受信される。第１のスイッチング・トランジスタのゲート領域７４で低レベルのＳＥＢ信号を受信すると、第１のスイッチング・トランジスタが活性化して、ＶＤＤレール５２と４つのトランジスタ４４−５０間がほぼ短絡状態になる。従って、トランジスタを通る電流レベルを制御するためそれぞれのゲート領域に加えられる電圧レベルに従って、４つのトランジスタ４４−５０に電流が流れることになる。第２のスイッチング・トランジスタ６０のゲート領域７６で低レベルのＳＥＢ信号を受信すると、第２のスイッチング・トランジスタが非活性化して、第１の伝導経路５６と第２の伝導経路５８間が開路状態になる。開路状態中、第１の伝導経路は、第１のセンス・トランジスタ４４及び第１の制御トランジスタ４６に電気的に結合される。第２の伝導経路は、第２の制御トランジスタ４８及び第２のセンス・トランジスタ５０に電気的に結合される。従って、サンプリング段階では、第１の電流（Ｉ１）は、第１のセンス・トランジスタ及び第１の制御トランジスタの導通によって決まる。第２の電流（Ｉ２）は、第２の制御トランジスタ及び第２のセンス・トランジスタの導通によって決まる。
【００２７】
第１の電流（Ｉ１）と第２の電流（Ｉ２）との信号関係で特徴づけられるテスト条件は、第１の制御トランジスタ４６を通る特定レベルの電流と第２の制御トランジスタ４８を通る特定レベルの電流によって設定される。第１の制御トランジスタを通る電流レベルは、ゲート領域６２で受信する第１の基準信号の電圧レベルによって調節される。第２の制御トランジスタを通る電流レベルは、ゲート領域６４で受信する第２の基準信号の電圧レベルによって調節される。第１及び第２の基準信号は、固定電圧である。図２のｘ−ｙ平面２１において、境界８２は、テスト条件を表わしている。境界は、２つの識別可能なゾーンを形成する直線によって表わされている。境界の一方の側のゾーンは、ゾーン０１として識別可能であり、境界のもう一方の側のゾーンは、ゾーン１０として識別可能である。境界は、図２に示すようにラインで表わされるが、連続したサンプリング段階毎に基準信号を変化させることによって生成可能な曲線とすることも可能である。
【００２８】
同じ第１のサンプリング段階７８（図４）において、第１のセンス・トランジスタ４４を通る電流のレベルは、ゲート領域６６における第１のサンプル値信号の電圧レベルによって制御される。第２のセンス・トランジスタ５０を通る電流のレベルは、ゲート領域６８における第２のサンプル値信号の電圧レベルによって制御される。サンプリング段階中に、第１及び第２のサンプル値信号によって、図２のｘ−ｙ平面２１における座標８４が決まる。座標は、リサジューの図形を形成する第１及び第２のサンプル値信号の一方のサンプリング中に識別されるので、リサジューの図形２３上にあるように示されている。境界８２は、リサジューの図形からある距離だけ離れた位置８５にあるように示されている。この距離は、ＤＵＴ１４が示すパラメータ変動を考慮した、バッファ・ゾーンを現している。
【００２９】
図３の監視回路要素１２は、座標８４が境界８２を超えるゾーン０１にあるか、あるいは、境界未満のゾーン１０にあるかを表わす出力を送り出すように設計されている。ただ単なる例として、境界によって設定されるテスト条件は、第２のサンプル値信号のサンプル（Ｖｒｅｆ２）が、同時に得られるサンプル（Ｖｒｅｆ１）の２倍を超える条件とすることが可能である。設定されるテスト条件に関して、監視回路要素の出力は、各座標が異なるサンプリング時間に対応する、異なるサンプリング時間に得られたサンプルによって決まる座標位置に基づいて変化することになる。監視回路要素の出力は、第１と第２の電流（Ｉ１及びＩ２）の信号関係を検知することによって、座標の相対位置及び境界を表わす。
【００３０】
第１の電流（Ｉ１）と第２の電流（Ｉ２）の信号関係は、第１のセンス・トランジスタ４４及び第２のセンス・トランジスタ５０の少なくとも一方からの供給が変化すると変化する。図２のｘ−ｙ平面２１における信号関係の変化は、サンプリング段階における境界８２に対する座標８４の位置を表わしている。あるテスト・シナリオでは、この変化は、第１の電流が第２の電流を超えるという理由で、座標がゾーン０１内に位置するか、あるいは、第２の電流が第１の電流を超えるという理由で、座標がゾーン１０内に位置するかを表示する。
【００３１】
第１の電流（Ｉ１）と第２の電流（Ｉ２）の信号関係の変化は、ＤＵＴ１４のテスト状態を表わしている。一例として、図２には、第１のサンプリング段階７８（図４）においてゾーン０１内に位置する座標８４が示されている。さらに詳細に後述するように、信号関係の変化は、引き続き、１対のディジタル出力をなすようにディジタル化される。次に、出力対からの少なくとも一方のディジタル出力と、欠陥のないＩＣから得られる対応するディジタル基準信号を比較して、ＤＵＴのテスト状態が決定される。これが、一連の出力対に関して繰り返される。
【００３２】
ＤＵＴ１４の状態は、欠陥のないＩＣの信号関係が、第１の電流が第２の電流を超える関係である場合に、同じ第１のサンプリング段階７８において、その信号関係が、第２の電流が第１の電流を超える関係である場合に、不適当と決定することが可能である。一例として、図５には、図２と同じテスト条件境界を有するｘ−ｙ平面２１が示されている。図５のｘ−ｙ平面には、欠陥のあるＤＵＴのリサジューの図形８６が含まれている。リサジューの図形８６は、欠陥のあるＤＵＴを表わすので、図２のリサジューの図形２３と異なる位置にある。同じ第１のサンプリング段階において、座標８８は、欠陥のないＩＣから得られたので、ゾーン０１内ではなく、ゾーン１０内であると決定される。異なる座標位置は、第２の電流が第１の電流を超える場合の信号関係を特徴とする。この信号関係は、ＤＵＴに欠陥の可能性があることを表わしている。
【００３３】
第１の電流（Ｉ１）と第２の電流（Ｉ２）との信号関係は、図３のセンス増幅器４２によって加速される。センス増幅器は、比較回路４０から第１及び第２の伝導経路５６及び５８に結合されている。センス増幅器には、第１の加速トランジスタ９０及び第２の加速トランジスタ９２と、第１のイネーブル・トランジスタ９４及び第２のイネーブル・トランジスタ９６が含まれている。第１及び第２の加速トランジスタは、ＮＭＯＳトランジスタとすることが可能である。第１及び第２のイネーブル・トランジスタは、ＮＭＯＳトランジスタとすることが可能である。センス増幅器は、第１の電流が第２の電流を超える場合に、第１のノード９８におけるノード電圧を増幅し、第２の電流が第１の電流を超える場合に、第２のノード１００におけるノード電圧を増幅するように構成されている。第１のノード９８は、第１の伝導経路５６と関連しており、一方、第２のノード１００は、第２の伝導経路５８と関連している。
【００３４】
図３の監視回路要素１２、及び、図４のタイミング図７０を参照して、センス増幅器４２の動作について述べることにする。テストに先行して、第１のスイッチング・トランジスタ５４及び第２のスイッチング・トランジスタ６０における高レベルのＳＥＢ信号７２が、センス増幅器においても受信され、センス増幅器がリセットされる。高レベルのＳＥＢ信号は、第１のイネーブル・トランジスタ９４のゲート領域１０２及び第２のイネーブル・トランジスタ９６のゲート領域１０４に結合される。ゲート領域１０２の高レベルのＳＥＢ信号によって、第１のイネーブル・トランジスタが活性化し、第１の伝導経路５６と電気的アース１０５の間が短絡状態になる。同様に、ゲート領域１０４の高レベルのＳＥＢ信号によって、第２のイネーブル・トランジスタが活性化し、第２の伝導経路５８と電気的アースの間が短絡状態になる。従って、第１の伝導経路及び第２の伝導経路は、両方とも、リセット期間中に第２のスイッチング・トランジスタ６０によって生じる短絡状態によってリンクされるだけではなく、アースに対して短絡させられる。従って、第１の電流は、第２の電流と等しくなる。
【００３５】
図４の第１のサンプリング段階７８において、第１のスイッチング・トランジスタ５４及び第２のスイッチング・トランジスタ６０における低レベルのＳＥＢ信号が、第１のイネーブル・トランジスタ９４のゲート領域１０２及び第２のイネーブル・トランジスタ９６のゲート領域１０４においても受信される。低レベルのＳＥＢ信号によって、第１及び第２のイネーブル・トランジスタ９４及び９６が非活性化し、第１及び第２のイネーブル・トランジスタが開路状態になる。従って、第１の伝導経路５６及び第２の伝導経路５８のそれぞれが、第１及び第２の加速トランジスタ９０及び９２に結合される。
【００３６】
第１及び第２の加速トランジスタ９０及び９２は、協働して、第１のノード９８と第２のノード１００間における電圧差を増幅することで、第１の電流（Ｉ１）と第２の電流（Ｉ２）との信号関係の変化を加速するように構成されている。信号関係の変化の加速については、第１の電流（Ｉ１）が第２の電流（Ｉ２）を超える例によって解説することにする。高レベルの第１の電流は、第１のノード９８及び第２の加速トランジスタ９２のゲート領域１０６における高電圧レベルに反映される。低レベルの第２の電流は、第２のノード１００及び第１の加速トランジスタ９０のゲート領域１０８における低電圧レベルに反映される。ゲート領域１０６の高電圧レベルによって、第２の加速トランジスタ９２が活性化し、第２のノード１００と電気的アース１０５との間が導通状態になる。第２の加速トランジスタが活動している間に、第２の電流がアースに流れる。従って、第２のノード１００におけるノード電圧は、大地電位と等しくなる。第２の電流がアースに流れているので、第１の加速トランジスタ９０のゲート領域１０８における電圧レベルは、第２の電流から第１の加速トランジスタのゲート領域への電流供給がなくなるため、さらに低下する。ゲート領域１０８の電圧が降下すると、第１の加速トランジスタ９０が非活性化し、第１のノード９８とアース間が開路状態になる。第１の加速トランジスタが開路状態にある間に、第１のノード９８のノード電圧が、第１のセンストランジスタ４４と第１の制御トランジスタ４６の和電圧に等しくなる。第２のノード１００におけるノード電圧は、大地電位と等しいので、第１のノード９８におけるノード電圧は、第２のノードにおけるノード電圧と比べると、増幅されることになる。
【００３７】
監視回路要素１２には、第１の出力インバータ１１０及び第２の出力インバータ１１２も含まれている。第１の出力インバータは、第１のノードにおけるノード電圧を反転して、第１のディジタル出力にするように、第１のノード９８に結合されている。第２の出力インバータ１１２は、第２のノードにおけるノード電圧を反転して、第２のディジタル出力にするように、第２のノード１００に結合されている。第１のディジタル出力及び第２のディジタル出力は、相補性ディジタル出力であり、それぞれの第１及び第２の出力端子２８及び３０を介してディジタル・コンパクタ１８（図１）に伝送される。対をなす第１及び第２のディジタル出力は、ＳＥＢ信号と同じ速度でストローブ可能である。ディジタル・コンパクタは、複数の第１及び第２のディジタル信号を記憶して、１組の第１及び第２のディジタル出力を発生するように構成されている。
【００３８】
第１及び第２のディジタル出力の発生に引き続き、図３の監視回路要素１２に図４の高レベルのＳＥＢ信号１１４が加えられ、第２のサンプリング段階１１６における次のサンプリングの許可に備えて、監視回路要素１２がリセットされる。第２のサンプリング段階では、比較回路４０において、新しいサンプル値信号対を受信する。新しいサンプル値信号対は、第１の電流（Ｉ１）と第２の電流（Ｉ２）との信号関係を変化させる。典型的な実施例の１つでは、新しいサンプル値信号によって、図２のｘ−ｙ平面２１内における座標１１８が決まる。第１の電流が第２の電流を超えるので、この信号関係の変化は、座標がゾーン０１内にあることを表わしている。この変化は、センス増幅器によって加速される。新しい１対のディジタル出力が生じ、ディジタル・コンパクタ１８に送られる。引き続き、別のサンプル値信号対についてテスト・シーケンスが反復され、第１と第２のディジタル出力が生じる。実施例の１つでは、監視回路要素は、１００ＭＨｚの速度で動作するように構成されている。すなわち、監視回路要素は、１秒の間隔内において、リサジューの図形からの５０００万のサンプリングに対する処理が可能である。
【００３９】
第１及び第２のディジタル出力のしきい値数に達すると、組をなす第１及び第２のディジタル出力が、ディジタル・コンパクタ１８から図１の比較器１２０にスキャン・アウトされる。実施例の１つでは、比較器は、組をなす第１及び第２のディジタル出力と対応する組をなす第１及び第２の所定のディジタル基準信号を比較して、ＤＵＴの動作状態を決定するように構成されている。もう１つの実施例では、第１及び第２のディジタル出力が相補性のディジタル出力であるため、組をなす第１及び第２のディジタル出力のうちの第１または第２のディジタル出力だけが、その第１または第２の所定のディジタル基準信号と比較される。前述のように、欠陥のあるＤＵＴの信号関係が、第２の電流が第１の電流を超えるようになっている場合、「間違った」信号関係は、ディジタル出力によって表わされることになる。ディジタル出力と所定のディジタル基準信号を比較すると、不一致が認められる。実施例の１つでは、比較シーケンスは、ＤＵＴが故障と宣言されるまでの、有限範囲の不一致については容認する。
【００４０】
図３の監視回路１２の第１及び第２の制御トランジスタ４６及び４８を流れる特定レベルの電流によって、テスト条件を決める図２の境界８２が設定されるが、第１及び第２の制御トランジスタ４６及び４８を流れる電流のレベルを変化させることによって、異なる境界を設定し、新しいテスト条件を決めることも可能である。電流レベルの変更は、それぞれの第１及び第２の制御トランジスタ４６及び４８のゲート領域６２及び６４に異なる固定電圧を印加することによって実現可能である。この変更によって、異なるｘ−ｙオフセットが生じ、境界の勾配を変化させるか、または、ｘ−ｙ平面内において境界を上方または下方に移動させることが可能になる。図６には、図２の境界８２に対して上方に移動したｘ−ｙ平面２１の境界１２２が示されている。図６の境界８２は、上方移動を全体的に把握できるように点線で示されている。新しい境界１２２によって、２つの識別可能なゾーンが形成され、リサジューの図形２３（ＤＵＴ１４を表わしている）の複数サンプリングによって、リサジューの図形が２つの識別可能なゾーンの一方に含まれるか否かを決定することが可能になる。新しい境界１２２は、図６に示すように直線で表わされているが、曲線も可能である。
【００４１】
もう１つの実施例の場合、新しい境界は、図３の監視回路要素１２内における第１の伝導経路５６及び第２の伝導経路５８に対する基準信号及びサンプル値信号の接続順を変更することによって設定可能である。図６に示すように、接続順を変更すると、境界８２の勾配が変化し、新しい境界１２４が形成されることになる。ある接続順の場合、新しい境界は、トランジスタ４４及び４６がそれぞれの第１及び第２の制御トランジスタになるように、トランジスタ４８及び５０がそれぞれの第１及び第２のセンス・トランジスタになるように選択することによって設定される。こうして、第１の伝導経路が２つの制御トランジスタに結合され、第２の伝導経路が２つのセンス・トランジスタに結合される。もう１つの接続順の場合、新しい境界は、トランジスタ４４及び４６がそれぞれの第１及び第２のセンス・トランジスタになるように、トランジスタ４８及び５０がそれぞれの第１及び第２の制御トランジスタになるように選択することによって設定される。さらにもう１つの接続順の場合、新しい境界は、トランジスタ４６及び４８がそれぞれの第１及び第２のセンス・トランジスタになるように、トランジスタ４４及び５０がそれぞれの第１及び第２の制御トランジスタになるように選択することによって設定される。この接続順に対する変更は、スイッチング・マルチプレクサによって実施可能である。
【００４２】
監視回路要素は、さまざまな境界について同じサンプリング・シーケンスをテストするため、複数回数にわたる調整が可能である。代替案として、等しい数の監視回路によってさまざまな境界を設定することも可能である。
【００４３】
前述のように、図３の比較回路４０のトランジスタ４４−５０は、ＰＭＯＳトランジスタである。ＰＭＯＳトランジスタに固有の限界のため、４つのトランジスタ４４−５０のそれぞれに印加される電圧レベルがＶＤＤに近い場合には、比較回路の性能は劣化する。こうした場合、ｘ−ｙ平面内に、２つのゾーンを形成する境界を有効に設定することができない、処理の行き届かないゾーンが存在する。従って、リサジューの図形も処理の行き届かないゾーン内にある場合には、リサジューの図形を表わした座標位置が、２つの所定のゾーンの一方内にあると適正に識別することができない。図７には、ｘ−ｙ平面１２８における処理の行き届かないゾーン１２６（クロスハッチングで表示）が示されている。処理の行き届かないゾーンには、境界８２の非線形部分１２９（点線で表示）が含まれている。非線形部分の辺りでは、２つのゾーンを設定するための境界を有効に設定することはできない。
【００４４】
処理の行き届かないゾーン内に境界を適正に形成することに関連した問題は、ＮＭＯＳトランジスタを利用した比較回路によって解決される。図８には、本発明の第２の実施例による監視回路要素１３０の概略図が示されている。監視回路要素１３０には、比較回路１３２とセンス増幅器１３４が含まれている。比較回路には、ＮＭＯＳトランジスタ１３６、１３８、１４０、及び、１４２として識別される４つのトランジスタが含まれている。これらの増幅器には、ＮＭＯＳトランジスタである第１の加速トランジスタ１４４及び第２の加速トランジスタ１４６と、ＰＭＯＳトランジスタである第１のイネーブル・トランジスタ１４８及び第２のイネーブル・トランジスタ１５０が含まれている。
【００４５】
図３の比較回路４０と同様、図８の比較回路１３２の４つのトランジスタのうち任意の２つを、制御トランジスタまたはセンス・トランジスタに選択することが可能である。典型的な実施例の１つでは、トランジスタ１３８は、第１の制御トランジスタに選択され、トランジスタ１４０は、第２の制御トランジスタに選択される。トランジスタ１３６は、第１のセンス・トランジスタに選択され、トランジスタ１４２は、第２のセンス・トランジスタに選択される。第１の電流（Ｉ１）用の第１の伝導経路１５２及び第２の電流（Ｉ２）用の第２の伝導経路１５４は、比較回路１３２とセンス増幅器１３４の間に結合される。第１の伝導経路１５２は、第１のセンス・トランジスタ１３６及び第１の制御トランジスタ１３８のドレイン領域（Ｄ）において比較回路に結合されている。第２の伝導経路１５４は、第２の制御トランジスタ１４０及び第２のセンス・トランジスタ１４２のドレイン領域（Ｄ）において比較回路に結合されている。
【００４６】
動作中、第１のスイッチング・トランジスタ１５６及び第２のスイッチング・トランジスタ１５８において、高レベルのＳＥＢ信号を受信する。第１のスイッチング・トランジスタ１５６における高レベルのＳＥＢ信号によって、第１のスイッチング・トランジスタが活性化し、４つのトランジスタ１３６−１４２のソース領域とアースの間が短絡状態になり、ＶＤＤレール１６０からアースに電流を流すことが可能になる。第２のスイッチング・トランジスタ１５８において受信する高レベルのＳＥＢ信号によって、第２のスイッチング・トランジスタが非活性化し、開路状態になる。開路状態の間、第１の伝導経路１５２は、第１のセンス・トランジスタ１３６及び第１の制御トランジスタ１３８に電気的に結合される。第２の伝導経路１５４は、第２の制御トランジスタ１４０及び第２のセンス・トランジスタ１４２に電気的に結合される。
【００４７】
第１の伝導経路１５２を通る第１の電流（Ｉ１）と第２の伝導経路１５４を通る第２の電流（Ｉ２）との信号関係で特徴付けられるテスト条件は、第１の制御トランジスタ１３８を通る特定レベルの電流及び第２の制御トランジスタ１４０を通る特定レベルの電流によって設定される。該テスト条件は、図２のｘ−ｙ平面２１内における境界８２によって表わすことが可能である。前述のように、境界によって、ｘ−ｙ平面内に２つの識別可能なゾーン（例えば、ゾーン０１及びゾーン１０）が形成される。信号関係は、第１のセンス・トランジスタ１３６及び第２のセンス・トランジスタ１４２にサンプルが加えられると、検討される。第１のセンス・トランジスタを通る電流は、第１のセンス・トランジスタのゲート領域における第１のサンプル値信号によって制御される。第２のセンス・トランジスタを通る電流は、第２のセンス・トランジスタのゲート領域における第２のサンプル値信号によって制御される。典型的な実施例の１つでは、第１及び第２のサンプル値信号によって、ｘ−ｙ平面２１内に座標８４が形成される。信号関係の変化は、境界８２に対する座標位置を表わしている。テスト・シナリオの１つでは、この変化は、第１の電流が第２の電流を超えるという理由で、座標が境界の一方の側のゾーン０１内にあるか、あるいは、第２の電流が第１の電流を超えるという理由で、座標が境界のもう一方の側ゾーン１０内にあるかを表わすことになる。
【００４８】
第１の電流（Ｉ１）と第２の電流（Ｉ２）との信号関係は、図８のセンス増幅器１３４によって加速される。センス増幅器は、第１及び第２の伝導経路１５２及び１５４に結合される。図３のセンス増幅器４２と同様、センス増幅器１３４は、第１の電流が第２の電流を超えると、第１のノード１６２のノード電圧を増幅し、第２の電流が第１の電流を超えると、第２のノード１６４のノード電圧を増幅する。第１の出力インバータ１６６は、第１のノード１６２に結合されて、第１のノードのノード電圧を反転し、第１のディジタル出力を発生する。第２の出力インバータ１６８は、第２のノード１６４に結合されて、第２のノードのノード電圧を反転し、第２のディジタル出力を発生する。第１のディジタル出力及び第２のディジタル出力は、図１のディジタル・コンパクタ１８に伝送される相補性ディジタル出力である。
【００４９】
図８の比較回路１３２は、４つのトランジスタ１３６−１４２のそれぞれに印加される電圧がＶＤＤに近い場合には、２つの識別可能なゾーンを形成する境界を有効に設定することができるが、電圧がゼロに近い場合には、比較回路の性能が劣化する。性能の劣化は、ＮＭＯＳトランジスタ１３６−１４２に固有の限界によるものである。電圧レベルがゼロに近くなると、ｘ−ｙ平面内に、２つのゾーンを形成する境界を有効に設定することができない、処理の行き届かないゾーンが生じる。従って、リサジューの図形も処理の行き届かないゾーン内にある場合には、リサジューの図形を表わした座標位置が、２つの所定のゾーンの一方にあると適正に識別することができなくなる。図９には、ｘ−ｙ平面１２８における処理の行き届かないゾーン１６９（クロスハッチングで表示）が示されている。処理の行き届かないゾーンには、境界８２の非線形部分１７０（点線で表示）が含まれている。非線形部分の辺りでは、２つのゾーンを設定するための境界を有効に設定することはできない。しかし、処理の行き届かないゾーン内に適正に境界を形成することに関連した問題は、図３の比較回路４０内のＰＭＯＳトランジスタを利用することによって解決される。
【００５０】
ＤＵＴの動作状態を識別するための方法については、図１０のプロセス流れ図に関連して述べることにする。ステップ１８０では、制御トランジスタ及びセンス・トランジスタが設けられる。図３の監視回路要素１２に示すように、２つの制御トランジスタ及び２つのセンス・トランジスタが設けられている。４つのトランジスタは、並列に構成されている。監視回路要素において、トランジスタ４６は、第１の制御トランジスタであり、トランジスタ４８は、第２の制御トランジスタである。トランジスタ４４は、第１のセンス・トランジスタであり、トランジスタ５０は、第２のセンス・トランジスタである。
【００５１】
ステップ１８２では、第１の電流を伝導するための第１の電流経路（Ｉ１）が設けられる。第２の電流を伝導するための第２の電流経路（Ｉ２）も設けられる。第１の電流経路及び第２の電流経路を設けるステップには、第１の電流経路を４つのトランジスタのうちの任意の２つのソース／ドレイン領域に接続するステップと、第２の電流経路と他の２つのトランジスタのソース／ドレイン領域に接続するステップが含まれている。図３の監視回路要素１２において、第１の伝導経路５６は、第１のセンス・トランジスタ４４及び第１の制御トランジスタ４６のドレイン領域に結合されている。第２の伝導経路５８は、第２の制御トランジスタ４８及び第２のセンス・トランジスタ５０のドレイン領域に結合されている。
【００５２】
ステップ１８４では、制御トランジスタにおいて基準信号を受信して、第１の電流と第２の電流との間の信号関係に関するテスト条件が設定される。基準信号は、制御トランジスタを流れる電流を制御するための定レベルの電圧である。基準信号によって、図２のｘ−ｙ平面内２１のゾーン０１及びゾーン１０を含む、ｘ−ｙ平面内のいくつかの領域を形成することが可能である。
【００５３】
ステップ１８６では、ＤＵＴからサンプル値信号を受信する。サンプル値信号は、センス・トランジスタを通る電流を制御するために加えられるアナログ信号である。サンプル値信号によって、図２のｘ−ｙ平面２１内に示す座標８４のような、ｘ−ｙ平面内における座標が決まる。サンプル値信号によって、第１の電流と第２の電流との信号関係が変化する。結果生じる信号関係は、サンプル値座標が位置する領域を表している。図２の実施例では、信号関係が、第１の電流が第２の電流を超えるようになっている場合、座標８４は、ゾーン０１内に位置するものと識別される。
【００５４】
ステップ１８８では、信号関係の変化が、図３のセンス増幅器４２のようなセンス増幅器によって加速される。最後に、ステップ１９０では、ＤＵＴの状態が監視回路要素からのディジタル出力に基づいて決定される。
【００５５】
以上、実施例に即して本発明を説明したが、本発明の広範な応用の可能性に鑑み、以下に本発明の実施態様の一部を開示して、大方の参考に供する。
【００５６】
（実施態様１）
被測定物（ＤＵＴ）（１４）の動作状態を識別するための監視回路要素（１２；１３０）であって、１組の制御トランジスタ（４６及び４８；１３８及び１４０）、及び、１組のセンス・トランジスタ（４４及び５０；１３６及び１４２）を備え、前記制御トランジスタの制御入力端子（６２及び６４）が、第１の電流（Ｉ１）と第２の電流（Ｉ２）との間の信号関係に関するテスト条件を設定するための基準信号を受信するように接続され、前記センス・トランジスタが、前記制御トランジスタと連係動作可能であり、センス入力端子（６６及び６８）を備えていて、前記ＤＵＴから受信するサンプル値信号で前記センス入力端子にバイアスをかけると、前記信号関係が変化し、前記信号関係の変化によって、前記ＤＵＴの前記動作状態が表わされるようになっている、比較回路（４０；１３２）と、前記比較回路（４０；１３２）に作用的に結合されており、前記信号関係の前記変化を加速するように構成されているセンス増幅器（４２；１３４）とが含まれている監視回路要素。
【００５７】
（実施態様２）
前記制御トランジスタ（４６及び４８；１３８及び１４０）及び前記センス・トランジスタ（４４及び５０；１３６及び１４２）が、２つの前記制御トランジスタ及び２つの前記センス・トランジスタを含む並列構造をなすように構成されていることを特徴とする、実施態様１に記載の監視回路要素（１２；１３０）。
【００５８】
（実施態様３）
さらに、前記第１の電流（Ｉ１）を伝導する第１の伝導経路（５６；１５２）と前記第２の電流（Ｉ２）を伝導する第２の伝導経路（５８；１５４）が含まれることと、前記第１及び第２の伝導経路が、前記並列構造と前記センス増幅器（４２；１３４）の間において並列に構成されていることと、前記第１及び第２の伝導経路が、それぞれ、（１）２つの前記制御トランジスタ、または、（２）２つの前記センス・トランジスタ、または、（３）１つの前記制御トランジスタ及び１つの前記センス・トランジスタのソース／ドレイン領域に結合されていることを特徴とする、実施態様１または２に記載の監視回路要素（１２；１３０）。
【００５９】
（実施態様４）
前記制御トランジスタ（４６及び４８；１３８及び１４０）の制御入力端子（６２及び６４）で受信する前記基準信号が、前記制御トランジスタを流れる電流を制御するための一定レベルの電圧であることを特徴とする、実施態様１、２、または、３に記載の監視回路要素（１２；１３０）。
【００６０】
（実施態様５）
前記基準信号が、ｘ−ｙ平面（２１；１２８）における境界（８２；１２２；１２４）を決めるように選択されることと、前記境界によって、前記ｘ−ｙ平面における２つのゾーン（０１及び１０）を識別できるようにすることを特徴とする、実施態様１、２、３、または、４に記載の監視回路要素（１２；１３０）。
【００６１】
（実施態様６）
前記サンプル値信号が、サンプリング段階（７８及び１１６）において、前記センス・トランジスタ（４４及び５０；１３６及び１４２）のセンス入力端子（６６及び６８）で受信され、前記信号関係に前記変化を生じさせることと、前記サンプル値信号が、前記センス・トランジスタを通る電流を制御するために加えられるアナログ信号であることと、前記サンプル値信号によって、前記ｘ−ｙ平面における座標（８４及び１１８；８８）が決まることを特徴とする、実施態様５に記載の監視回路要素（１２；１３０）。
【００６２】
（実施態様７）
前記変化が、前記境界（８２；１２２；１２４）に対する前記座標（８４及び１１８；８８）の位置を表わすことを特徴とする、実施態様５または６に記載の監視回路要素（１２；１３０）。
【００６３】
（実施態様８）
前記センス増幅器（４２；１３４）が、前記第１の電流（Ｉ１）が前記第２の電流（Ｉ２）を超える場合には、第１のノード（９８；１６２）における第１のノード電圧を増幅するように構成されていることと、前記センス増幅器が、前記第２の電流が前記第１の電流を超える場合には、第２のノード（１００；１６４）における第２のノード電圧を増幅するようにも構成されていることと、前記第１のノードが、前記第１の伝導経路（９８；１６２）に関連しており、前記第２のノードが、前記第２の伝導経路（５８；１５４）に関連していることを特徴とする、実施態様１、２、３、４、５、６、または、７に記載の監視回路要素（１２；１３０）。
【００６４】
（実施態様９）
さらに、第１の出力インバータ（１１０；１６６）と、第２の出力インバータ（１１２；１６８）が含まれることと、前記第１の出力インバータが、前記第１のノード（９８；１６２）に結合されて、前記第１のノード電圧を反転し、第１のディジタル出力を生成するように構成されていることと、前記第２の出力インバータが、前記第２のノード（１００；１６４）に結合されて、前記第２のノード電圧を反転し、第２のディジタル出力を生成するように構成されていることと、前記第１及び第２のディジタル出力が、相補性ディジタル信号であることを特徴とする、実施態様８に記載の監視回路要素（１２；１３０）。
【００６５】
（実施態様１０）
前記第１及び第２の出力インバータが、前記第１及び第２のディジタル出力の少なくとも一つと対応する第１及び第２の所定の基準ディジタル信号を比較して、前記ＤＵＴ（１４）の前記動作状態を決定するための処理装置（１２０）に作用的に結合されていることを特徴とする、実施態様９に記載の監視回路要素（１２；１３０）。
【００６６】
（実施態様１１）
被測定物（ＤＵＴ）の動作状態を識別するための方法であって、制御トランジスタ（４６及び４８；１３８及び１４０）、及び、センス・トランジスタ（４４及び５０；１３６及び１４２）を含む複数のトランジスタを設ける（１８０）ステップと、前記制御トランジスタにおいて基準信号を受信し（１８４）、第１の電流（Ｉ１）と第２の電流（Ｉ２）との信号関係に関してテスト条件を設定するステップと、前記センス・トランジスタにおいて、前記第１の電流と前記第２の電流との信号関係を決定するために加えられる、前記ＤＵＴからの信号サンプルを受信する（１８６）ステップと、前記信号サンプルが加えられた後、前記信号関係に基づいて、前記ＤＵＴの前記動作状態を決定する（１９０）ステップと
が含まれている動作状態識別方法。
【００６７】
（実施態様１２）
さらに、前記第１の電流（Ｉ１）を伝導するための第１の電流経路（５６；１５２）と、第２の電流（Ｉ２）を伝導するための第２の電流経路（５８；１５４）を設ける（１８２）ステップが含まれており、このステップに、前記第１の電流経路を任意の２つの前記トランジスタのソース／ドレイン領域に接続し、前記第２の電流経路を他の２つの前記トランジスタのソース／ドレイン領域に接続するステップが含まれることを特徴とする、実施態様１１に記載の動作状態識別方法。
【００６８】
（実施態様１３）
前記基準信号の受信ステップ（１８４）に、前記制御トランジスタ（４６及び４８；１３８及び１４０）によって導通される電流を制御するための定電圧を受けるステップが含まれることと、前記基準信号によって、ｘ−ｙ平面（２１；１２８）における複数の領域（０１及び１０）が決まることを特徴とする、実施態様１１または１２に記載の動作状態識別方法。
【００６９】
（実施態様１４）
前記信号サンプルの受信ステップ（１８６）に、前記センス・トランジスタ（４４及び５０；１３６及び１４２）によって導通される電流を制御するためのアナログ信号を受信するステップが含まれることと、前記信号サンプルによって、前記ｘ−ｙ平面（２１；１２８）における座標（８４及び１１８；８８）が決まることを特徴とする、実施態様１１、１２、または、１３に記載の動作状態識別方法。
【００７０】
（実施態様１５）
さらに、前記信号関係を識別することによって、前記ｘ−ｙ平面（２１；１２８）における複数の領域（０１及び１０）内の１つに位置するように前記座標（８４及び１１８；８８）を設定するステップが含まれることと、前記信号関係が、前記第１の電流（Ｉ１）が前記第２の電流（Ｉ２）を超える関係か、または、前記第２の電流が前記第１の電流を超える関係であることを特徴とする、実施態様１１、１２、１３、または、１４に記載の動作状態識別方法。
【図面の簡単な説明】
【図１】被測定物（ＤＵＴ）から第１のサンプル値信号及び第２のサンプル値信号を受信して、ＤＵＴの動作状態を決定するように構成された監視回路要素を備えるシステムを示すブロック図である。
【図２】図１の監視回路要素のテスト条件を表わした境界に関連したリサジューの図形を示すｘ−ｙ平面を表わした図である。
【図３】本発明の第１の実施例による図１の監視回路要素の概略回路図である。
【図４】図３の監視回路要素の動作シーケンスを例示したタイミング図である。
【図５】リサジューの図形の座標が特定ゾーン内にある場合、ＤＵＴに欠陥の可能性があることを示す、図２のｘ−ｙ平面を表わした図である。
【図６】複数の異なる境界を例示する図２のｘ−ｙ平面を表わした図である。
【図７】図３の監視回路要素による境界の有効な設定ができない、処理の行き届かないゾーンを備えるｘ−ｙ平面を表わした図である。
【図８】本発明の第２の実施例による図１の監視回路要素の概略回路図である。
【図９】図８の監視回路要素による境界の有効な設定ができない、処理の行き届かないゾーンを備えるｘ−ｙ平面を表わした図である。
【図１０】本発明に従ってＤＵＴのテスト状態を識別するためのプロセスの流れ図である。
【符号の説明】
１２　　監視回路要素
１４　　ＤＵＴ
２１　　ｘ−ｙ平面
４０　　比較回路
４２　　センス増幅器
４４　　センス・トランジスタ
４６、４８　制御トランジスタ
５０　　センス・トランジスタ
５６　　第１の伝導経路
５８　　第２の伝導経路
６２、６４　制御入力端子
６６、６８　センス入力端子
８２　　境界
８４、１１８、８８　ｘ−ｙ平面における座標
９８　　第１のノード
１００　第２のノード
１１０　第１の出力インバータ
１１２　第２の出力インバータ
１２０　処理装置
１２２、１２４　境界
１２８　ｘ−ｙ平面
１３０　監視回路要素
１３２　比較回路
１３４　センス増幅器
１３６　センス・トランジスタ
１３８、１４０　制御トランジスタ
１４２　センス・トランジスタ
１５２　第１の伝導経路
１５４　第２の伝導経路
１６２　第１のノード
１６４　第２のノード
１６６　第１の出力インバータ
１６８　第２の出力インバータ
【図１】
2004045404.tif 000003
【図２】
2004045404.tif 000004
【図３】
2004045404.tif 000005
【図４】
2004045404.tif 000006
【図５】
2004045404.tif 000007
【図６】
2004045404.tif 000008
【図７】
2004045404.tif 000009
【図８】
2004045404.tif 000010
【図９】
2004045404.tif 000011
【図１０】
2004045404.tif 000012