(57)【要約】【課題】高速で表示内容を切り替え、且つ描画、転送および表示処理を同時に実行できる描画表示能力の高い画像表示制御システムおよび画像表示制御装置を実現する。【解決手段】画像表示制御システムは、画像表示制御機能の全体を統括・指令するＣＰＵ５０と、グラフィックメモリコントローラ６を含む各種コントローラを有する。そして、グラフィックメモリコントローラ６に接続されるグラフィックメモリ７は、小容量で、且つ高バンド幅の内蔵メモリを用い、一方、システムメモリ９は、このグラフィックメモリ７よりも大容量で、且つ低バンド幅の汎用のメモリを用いる。これにより、グラフィックメモリ７からシステムメモリ９に描画データを転送し、書き込みする際に、これと平行してグラフィックメモリコントローラ６によりグラフィックメモリ７内の描画データをクリアする。【選択図】  図１
2004318007.tif 000002
【特許請求の範囲】
【請求項１】
描画表示制御機能全体を統括・指令するＣＰＵと、
このＣＰＵからの指示を受けて、画像情報データの描画、読み出し、転送および描画データの書き込みを制御・実行するコントローラと、
このコントローラに接続され、第１の容量及び第１のバンド幅を有する第１のメモリと、
前記コントローラに接続され、前記第１の容量よりも大容量の第２の容量及び前記第１のバンド幅よりも低バンド幅の第２のバンド幅を有する第２のメモリと、を備え、前記コントローラは、
前記画像情報データを前記第１のメモリ内に描画する手段と、
前記第１のメモリ内に描画された描画データを読み出す手段と、
前記第１のメモリから読み出された描画データを転送し、第２のメモリに書き込む手段と、
前記描画データを前記第２のメモリに転送し、書き込む際に、並行して前記第１のメモリ内の前記描画データをクリアする手段と、
を有することを特徴とする画像表示制御システム。
【請求項２】
描画表示制御機能全体を統括・指令するＣＰＵと、
このＣＰＵからの指示を受けて、画像情報データの描画、読み出し、転送および描画データの書き込みを制御・実行するコントローラと、
このコントローラに接続され、第１の容量及び第１のバンド幅を有する第１のメモリと、
前記コントローラに接続され、前記第１の容量よりも大容量の第２の容量及び前記第１のバンド幅よりも低バンド幅の第２のバンド幅を有する第２のメモリと、を備え、前記コントローラは、
前記画像情報データを前記第１のメモリ内に描画する手段と、
前記第１のメモリ内に描画された描画データを読み出す手段と、
前記第１のメモリから読み出された描画データを転送し、第２のメモリに書き込む手段と、
前記描画データを前記第２のメモリに転送し、書き込む際に、並行して前記第１のメモリ内の別領域の描画データをクリアする手段と、を有することを特徴とする画像表示制御システム。
【請求項３】
描画表示制御機能全体を統括・指令するＣＰＵと、
このＣＰＵからの指示を受けて、画像情報データの描画、読み出し、転送および描画データの書きこみを制御・実行するコントローラと、
このコントローラに接続され、第１の容量及び第１のバンド幅を有する第１のメモリと、
前記コントローラに接続され、前記第１の容量よりも大容量の第２の容量及び前記第１のバンド幅よりも低バンド幅の第２のバンド幅を有する第２のメモリと、を備え、前記コントローラは、
前記画像情報データを前記第１のメモリ内に描画する手段と、
前記第１のメモリ内に描画された描画データを読み出す手段と、
前記描画データを転送し、第２のメモリに書き込む手段と、
前記描画データを転送し、書き込む際に、並行して前記第１のメモリ内の前記描画データに別領域のデータを貼り付ける手段と、
を有することを特徴とする画像表示制御システム。
【請求項４】
描画表示制御機能全体を統括・指令するＣＰＵと、
このＣＰＵからの指示を受けて、画像情報データの描画、読み出し、転送および描画データの書き込みを制御するグラフィックコントローラと、
このグラフィックコントローラに接続され、前記画像データの転送制御に係わるバッファ制御転送制御部と、
第１の容量及び第１のバンド幅を有する第１のメモリと、
この第１のメモリと前記グラフィックコントローラとの間にあって、このグラフィックコントローラからの指示を受けて、画像情報データの描画およびこの描画された描画データの読み出しを実行する第１のコントローラと、
前記第１の容量よりも大容量の第２の容量及び前記第１のバンド幅よりも低バンド幅の第２のバンド幅を有する第２のメモリと、
この第２のメモリと前記グラフィックコントローラとの間にあって、このグラフィックコントローラからの指示を受けて、第１メモリからの転送された前記描画データを書き込み実行する第２のコントローラと、
を備え、
前記バッファ制御転送制御部を用いて前記第１のメモリから前記描画データを転送し、第２のコントローラにより前記描画データを第２のメモリに書き込む際に、並行して前記第１のコントローラにより前記第１のメモリ内の前記描画データをクリアする手段を有することを特徴とする画像表示制御システム。
【請求項５】
描画表示制御機能全体を統括・指令するＣＰＵと、
このＣＰＵからの指示を受けて、画像情報データの描画、読み出し、転送および描画データの書き込みを制御するグラフィックコントローラと、
このグラフィックコントローラに接続され、前記画像データの転送制御に係わるバッファ制御転送制御部と、
第１の容量及び第１のバンド幅を有する第１のメモリと、
この第１のメモリと前記グラフィックコントローラとの間にあって、このグラフィックコントローラからの指示を受けて、画像情報データの描画およびこの描画された描画データの読み出しを実行する第１のコントローラと、
前記第１の容量よりも大容量の第２の容量及び前記第１のバンド幅よりも低バンド幅の第２のバンド幅を有する第２のメモリと、
この第２のメモリと前記グラフィックコントローラとの間にあって、このグラフィックコントローラからの指示を受けて、前記第１のメモリからの転送された前記描画データを書き込み実行する第２のコントローラと、
を備え、
前記バッファ制御転送制御部を用いて前記第１のメモリから前記描画データを転送し、第２のコントローラにより前記描画データを第２のメモリに書き込む際に、並行して第１のコントローラにより前記第１のメモリ内の別領域の描画データをクリアする手段を有することを特徴とする画像表示制御システム。
【請求項６】
描画表示制御機能全体を統括・指令するＣＰＵと、
このＣＰＵからの指示を受けて、画像情報データの描画、読み出し、転送および描画データの書き込みを制御するグラフィックコントローラと、
このグラフィックコントローラに接続され、前記画像データの転送制御に係わるバッファ制御転送制御部と、
第１の容量及び第１のバンド幅を有する第１のメモリと、
この第１のメモリと前記グラフィックコントローラとの間にあって、このグラフィックコントローラからの指示を受けて、画像情報データの描画およびこの描画された描画データの読み出しを実行する第１のコントローラと、
前記第１の容量よりも大容量の第２の容量及び前記第１のバンド幅よりも低バンド幅の第２のバンド幅を有する第２のメモリと、
この第２のメモリと前記グラフィックコントローラとの間にあって、このグラフィックコントローラからの指示を受けて、前記第１のメモリからの転送された前記描画データを書き込み実行する第２のコントローラと、
を備え、
前記バッファ制御転送制御部を用いて前記第１のメモリから前記描画データを転送し、第２のコントローラにより前記描画データを第２のメモリに書き込む際に、並行して前記第１のコントローラにより前記第１のメモリ内の前記描画データに別領域のデータを貼り付ける手段を有することを特徴とする画像表示制御システム。
【請求項７】
前記第１のメモリ内の描画データを読み出した後に、この描画データを圧縮する手段をさらに備え、この圧縮手段により圧縮された描画データを第２のメモリに書き込むこと特徴とする請求項１乃至６のいずれか１項記載の画像表示制御システム。
【請求項８】
前記第１のメモリは、前記第２のメモリよりも画像データの読み出し、書き込みおよび転送速度が高速であることを特徴とする請求項１乃至７のいずれか１項記載の画像表示制御システム。
【請求項９】
前記第１のメモリを内蔵ＤＲＡＭ、前記第２のメモリを外部ＤＲＡＭとしたことを特徴とする請求項１乃至８のいずれか１項記載の画像表示制御システム。
【請求項１０】
前記外部ＤＲＡＭをＵＭＡとしたことを特徴とする請求項９記載の画像表示制御システム。
【請求項１１】
画像データを第１の容量及び第１のバンド幅を有する第１のメモリに対して描画、書き込み、および読み出しを行い、この第１の容量よりも大容量の第２の容量及び前記第１のバンド幅よりも低バンド幅の第２のバンド幅を有する第２のメモリに転送し、書き込みを行うと共に画像データを表示装置に出力する画像表示制御システムに用いられる画像表示制御装置であって、
描画表示制御機能全体を統括・指令するＣＰＵと、
このＣＰＵからの指示を受けて、画像情報データの描画、読み出し、転送および描画データの書き込みを制御・実行するコントローラと、
このコントローラに接続され、小容量で、且つ高バンド幅である第１のメモリと、
を備え、前記コントローラは、
前記画像情報データを前記第１のメモリ内に描画する手段と、
前記第１のメモリ内に描画された描画データを読み出す手段と、
前記第１のメモリから読み出された描画データを転送し、前記第２のメモリに書き込む手段と、
前記描画データを前記第２のメモリに転送し、書き込む際に、並行して前記第１のメモリ内の前記描画データをクリアする手段と、
を半導体チップ内に内蔵していることを特徴とする画像表示制御装置。
【請求項１２】
前記第１のメモリ内の前記描画データをクリアする手段は、第１のメモリ内の別領域の描画データをクリアする手段、または第１のメモリ内の描画データに別領域のデータを貼り付ける手段のいずれかであることを特徴とする請求項１１記載の画像表示制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像表示制御システム、特に高性能を要求される二次元または三次元の高速描画および表示機能を有する画像表示制御装置およびメモリから構成される画像表示制御システムに関する。
【０００２】
【従来の技術】
近年、ゲーム機、カーナビゲーション装置およびＰＤＡ向け等の画像表示制御システムが盛んに開発されている。この種の画像表示制御システムとしては、図８に示すものが知られている（例えば、特許文献１参照。）。
【０００３】
図８に示すように、この特許文献１に開示された画像表示制御システムは、グラフィックコントローラ１０５と、グラフィックメモリ１０７と、表示装置１４０と、ＣＰＵ（中央処理装置）１５０で構成され、ＣＰＵ１５０の指令により画像表示データを表示装置１４０に表示させる。
【０００４】
ＣＰＵ１５０はバスコントローラ１０４に接続している。バスコントローラ１０４はＣＰＵ１５０からの指示により画像データをメモリコントローラ１０３に出力したり、ＣＰＵ１５０からの指示により画像情報データを描画エンジン１０１に出力したりする。
【０００５】
描画エンジン１０１は受け取った画像情報データから画像データを生成し、この画像データをメモリコントローラ１０３に出力する。メモリコントローラ１０３はグラフィックメモリ１０７の所定のアドレスに対して画像データの読み出し／書き込み／データの保持を行なう。グラフィックメモリ１０７は描画バッファ１６１および表示バッファ１６４を有している。
【０００６】
グラフィックコントローラ１０５は、描画エンジン１０１が、グラフィックメモリ１０７上に設けられた描画情報データから描画バッファ１６１に対してピクセル（画素）単位で描画をおこない、表示制御回路１０２が、グラフィックメモリ１０７上に設けられた表示バッファ１６４から表示データをピクセル単位で読み出して表示装置１４０へ出力するように制御を行う。
【０００７】
ここで、メモリコントローラ１０３とグラフィックメモリ１０７間のバンド幅は１００〜２００Ｍｂｙｔｅ／秒程度と比較的低く、多量の画像データのやり取りをする場合にはこのバンド幅がネックになる。
【０００８】
なお、特許文献では描画エンジン１０１をグラフィック・エンジン、メモリコントローラ１０３をメモリー・インターフェース・ユニット、バスコントローラ１０４をバス・インターフェース・ユニット、グラフィックコントローラ１０５を画像表示制御装置、グラフィックメモリ１０７をフレームメモリとそれぞれ表記している。
【０００９】
【特許文献１】
特開平８―２７８７７８号公報（第９頁、図４）
【００１０】
【発明が解決しようとする課題】
上述した従来の画像表示制御システムでは、高速で表示内容を切り替える場合には、描画バッファ１６１と表示バッファ１６４を別々に設けており、特に、２次元または３次元カラー描画表示機能を有する高性能画像表示制御システムにおいては、大容量のデータを描画、転送および表示等の処理を迅速に実行しなければならにない。ところが、メモリコントローラ１０３とグラフィックメモリ１０７間のバンド幅は１００〜２００Ｍｂｙｔｅ／秒程度と比較的低く、このバンド幅がネックになり一定時間内に大量の画像データの処理が出来ないという問題を有していた。
【００１１】
本発明は、上記問題に鑑みてなされたもので、その目的とするところは、高速で表示内容を切り替え、且つ描画、転送および表示処理を同時に実行できる描画表示能力の高い画像表示制御システムおよび画像表示制御装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の一態様の画像表示制御システムは、描画表示制御機能全体を統括・指令するＣＰＵと、このＣＰＵからの指示を受けて、画像情報データの描画、読み出し、転送および描画データの書き込みを制御・実行するコントローラと、このコントローラに接続され、第１の容量及び第１のバンド幅を有する第１のメモリと、前記コントローラに接続され、前記第１の容量よりも大容量の第２の容量及び前記第１のバンド幅よりも低バンド幅の第２のバンド幅を有する第２のメモリとを備え、前記コントローラは、前記画像情報データを前記第１のメモリ内に描画する手段と、前記第１のメモリ内に描画された描画データを読み出す手段と、前記第１のメモリから読み出された描画データを転送し、第２のメモリに書き込む手段と、前記描画データを前記第２のメモリに転送し、書き込む際に、並行して前記第１のメモリ内の前記描画データをクリアする手段とを有することを特徴とする。
【００１３】
また、上記目的を達成するために、本発明の一態様の画像表示制御装置は、画像データを第１の容量及び第１のバンド幅を有する第１のメモリに対して描画、書き込み、および読み出しを行い、この第１の容量よりも大容量の第２の容量及び前記第１のバンド幅よりも低バンド幅の第２のバンド幅を有する第２のメモリに転送し、書き込みを行うと共に画像データを表示装置に出力する画像表示制御システムに用いられる画像制御装置であって、描画表示制御機能全体を統括・指令するＣＰＵと、このＣＰＵからの指示を受けて、画像情報データの描画、読み出し、転送および描画データの書き込みを制御・実行するコントローラと、このコントローラに接続され、小容量で、且つ高バンド幅である第１のメモリとを備え、前記コントローラは、前記画像情報データを前記第１のメモリ内に描画する手段と、前記第１のメモリ内に描画された描画データを読み出す手段と、前記第１のメモリから読み出された描画データを転送し、前記第２のメモリに書き込む手段と、前記描画データを前記第２のメモリに転送し、書き込む際に、並行して前記第１のメモリ内の前記描画データをクリアする手段とを半導体チップ内に内蔵していることを特徴とする。
【００１４】
【発明の実施の形態】
以下本発明の実施形態について図面を参照しながら説明する。
【００１５】
（第１の実施の形態）
まず、本発明の第１の実施の形態に係わる画像表示制御システムについて、図１乃至３を参照して説明する。図１は画像表示制御システムを示すブロック図、図２は画像表示制御システムの動作を説明するための図、図３は画像表示制御システムの処理および動作を説明するための図である。この第１の実施の形態は、本発明を２次元または３次元カラー描画および表示機能を有する画像表示制御システムに適用した例である。
【００１６】
この画像表示制御システムにおいては、高バンド幅で、しかも大容量の高価なシステムメモリ、あるいは高バンド幅で、しかも大容量の高価な画像専用グラフィックメモリを採用せずに、高バンド幅で、且つ比較的小容量の内部メモリと比較的低バンド幅で、しかも安価な大容量の汎用のシステムメモリの２つのメモリを採用している。
【００１７】
図１に示すように、本実施の形態の画像表示制御システムは、画像表示制御機能の全体を統括し各種プログラムを内蔵するＣＰＵ５０の指令により画像表示データを表示装置４０に表示させるシステムであり、バスコントローラ４、グラフィックコントローラ５、グラフィックメモリコントローラ（第１のコントローラ）６、グラフィックメモリ（第１のメモリ）７、システムメモリコントローラ（第２のコントローラ）８、周辺バス１０、バッファ転送制御部１１、ＣＰＵ５０およびＩ／Ｏ７０から構成された高速ＤＲＡＭ混載ロジックＬＳＩ（画像表示制御装置）からなるチップ２１と、汎用のシステムメモリ（第２のメモリ）９と、表示装置４０から構成されている。
【００１８】
そして、チップ２１に内蔵されたバスコントローラ４は、ＣＰＵ５０、グラフィックコントローラ５、システムメモリコントローラ８および周辺バス１０の間に介在して画像情報データの転送を実行する。グラフィックコントローラ５は、バスコントローラ４、グラフィックメモリコントローラ６およびバッファ転送制御部１１の間に介在してＣＰＵ５０の指示を受け、画像情報データをグラフィックメモリ７に書き込み、書き込まれた画像データを転送、システムメモリ９内の画像表示データを表示装置４０に表示等の制御を行なう。
【００１９】
次に、グラフィックメモリコントローラ６は、グラフィックコントローラ５およびグラフィックメモリ７の間に介在してＣＰＵ５０の指示を受け、画像情報データをグラフィックメモリ７内に書き込む、グラフィックメモリ７内の画像データを読み出し・転送等の実行を行なう。
【００２０】
システムメモリコントローラ８は、バスコントローラ４、汎用のシステムメモリ９の間に介在してＣＰＵ５０の指示を受け、グラフィックメモリ７内の画像データを汎用のシステムメモリ９に表示、汎用のシステムメモリ９内の画像表示データを呼び出して表示装置４０に転送等の実行を行なう。
【００２１】
バスコントローラ４に接続された周辺バス１０は、Ｉ／Ｏ７０を介して外部装置７１と接続され、外部装置７１の画像情報データの読み出しおよび転送を行う。この外部装置７１が、例えばカーナビゲーション装置の場合には、ＤＶＤ−ＲＯＭまたはＣＤ−ＲＯＭ内に格納されている画像情報データの読み出しおよび転送を実行する。バッファ転送制御部１１は、グラフィックメモリ７の画像データをシステムメモリ９への転送制御等に係わる。
【００２２】
ここで、ＣＰＵ５０の指令を受けて、画像データの制御・実行するコントローラとして、バスコントローラ４、グラフィックコントローラ５、グラフィックメモリコントローラ６およびシステムメモリコントローラ８にて分散処理しているが、１つのコントローラで集中制御・実行させてもよく、さらにバッファ転送制御部１１の機能もこの１つのコントローラに取り込んでもよい。
【００２３】
そして、グラフィックメモリ７は、グラフィックメモリコントローラ６に接続され、チップ２１内に設けられた内蔵ＤＲＡＭからなる。このＤＲＡＭは、内部に描画カラーバッファ６１、陰面消去用としてのＺバッファ６２および質感表現用としてのテクスチャバッファ６３ａの一部を備えており、数Ｍから１０Ｍｂｙｔｅ程度の比較的小容量であるが１Ｇｂｙｔｅ／秒以上の高バンド幅で、且つ画像データの読み出し、書き込みおよび転送速度が汎用のシステムメモリ９よりも数倍以上高速である。
【００２４】
一方、システムメモリ９は、システムメモリコントローラ８に接続され、チップ２１の外部に設けられ、安価で汎用の外部ＤＲＡＭからなり、内部に表示バッファ６４およびテクスチャバッファ６３ｂの大部分を備えているＵＭＡ（Ｕｎｉｆｉｅｄ  Ｍｅｍｏｒｙ  Ａｒｃｈｉｔｅｃｔｕｒｅ）であり、１００Ｍｂｙｔｅ以上の大容量であるが１００から２００Ｍｂｙｔｅ／秒程度の比較的低バンド幅で、且つ画像データの読み出し、書き込みおよび転送速度がグラフィックメモリ７よりも数分の１以下と比較的低速である。
【００２５】
次に、この画像表示制御システムの動作を図２を用いて説明する。
【００２６】
まず、ＣＰＵ５０の指示で、作業を開始する。ＣＰＵ５０からの指示を受け、グラフィックコントローラ５がグラフィックメモリコントローラ６を用いてグラフィックメモリ７のテクスチャバッファ６３ａに格納されているテクスチャデータやＺバッファ６２に格納されているＺデータなどの画像情報データを読み出して、１フレーム（画面）分だけグラフィックメモリ７内の描画カラーバッファ６１とＺバッファ６２に描画する。例えば、１ピクセル当たり２４ｂｉｔの情報量で描画する。
【００２７】
ここで、１フレーム（画面）分の描画時間は、画像データの読み出し、書き込みおよび転送速度が汎用のシステムメモリ９よりも数倍以上高速なグラフィックメモリ７を採用しているので、従来の画像表示制御システムに比較して数分の１以下の時間に短縮できる。
【００２８】
なお、ここではグラフィックメモリ７内の画像情報データを用いているが、ＣＰＵ５０からの指示を受けてシステムメモリコントローラ８が、システムメモリ９内の画像情報データを読み出して、このデータをグラフィックメモリコントローラ６が、グラフィックメモリ７に書き込んでもよく、あるいは、この画像表示制御システム外に設けられている外部装置７１のＤＶＤ−ＲＯＭまたはＣＤ−ＲＯＭ内に格納されている画像情報データをＣＰＵ５０からの指示を受けて、バスコントローラ４が読み出し、転送して、このデータをグラフィックメモリコントローラ６が、グラフィックメモリ７に書き込んでもよい。
【００２９】
なお、描画する領域に既に別データがある場合には、描画する前にこの領域をクリアする。ここでいうクリアとは、単一の色で前のデータを塗りつぶす作業のことをいう。
【００３０】
次に１フレーム描画後に、ＣＰＵ５０からの指示を受けて、グラフィックメモリコントローラ６がグラフィックメモリ７内の描画データを読み出して、このデータをグラフィックコントローラ５が、バッファ転送制御部１１を用いて、システムメモリ９へ転送し、システムメモリコントローラ８が、システムメモリ９内の表示バッファ６４へ書き込む。同時に、ＣＰＵ５０からの指示を受けて、グラフィックメモリコントローラ６が、グラフィックメモリ７内のデータをクリアする。
【００３１】
ここで、１フレーム分のグラフィックメモリ７への描画からシステムメモリ９への画像データの書き込みまでの処理時間の内、グラフィックメモリ７内の描画データを読み出しからシステムメモリ９への画像データの書き込みまでの処理時間は、全体の数％から１０％程度であり、大半の処理時間はグラフィックメモリ７への描画時間が占めている。
【００３２】
そして、これらの動作を１秒間にＮ回繰り返す。例えば１秒間に６０フレーム分繰り返す。ここで、図示していないが、システムメモリ９内の表示バッファ６４に書き込れたデータは、ＣＰＵ５０からの指示を受けたグラフィックコントローラ５が、随時、表示装置４０に画像表示データを表示する。
【００３３】
次に、図３に示すように、上記描画データの読み出し、転送、書き込みおよびクリア作業の詳細は、１フレーム（１画面）分の描画されたデータをブロック単位（例えば１６ピクセル単位）で分割し、ＣＰＵ５０の指示を受けたグラフィックコントローラ５が、グラフィックメモリコントローラ６を用いて、分割された描画データをグラフィックメモリ７から読み出して、ＣＰＵ５０の指示を受けたグラフィックコントローラ５が、バッファ転送制御部１１を用いて、システムメモリ９内の表示バッファ６４へ転送し、システムメモリコントローラ８が、システムメモリ９にこの画像データを表示バッファ６４に書き込む。
【００３４】
ここで、画像データの表示バッファ６４への書き込み方としては、記憶アドレス順に表示装置４０上の画面の左上のピクセルから、右下のピクセルまで順次画像データを書き込んで１フレーム分の作業が完成する。
【００３５】
同時に、並行してＣＰＵ５０の指示を受けたグラフィックコントローラ５が、グラフィックメモリコントローラ６を用いて、グラフィックメモリ７内の描画カラーバッファ６１の元データのクリア（カラークリア）およびグラフィックメモリ７内のＺバッファ６２の元データのクリア（Ｚクリア）をおこなう。
【００３６】
なお、分割されたデータの読み出しから表示バッファ６４への書き込みまでの時間は、グラフィックメモリ７よりも画像データの読み出し、書き込みおよび転送速度が数分の１以下と比較的低速なシステムメモリ（第２のメモリ）９の書き込み時間で決まっている。
【００３７】
この作業を繰り返して、グラフィックメモリ７内の１フレーム分の描画カラーバッファ６１の元データとＺバッファ６２の元データをすべてクリアしてから、新たに次のフレームへの描画作業となる。
【００３８】
以上のように、本実施の形態の画像表示制御システムでは、汎用のシステムメモリ９よりも画像データの読み出し、書き込みおよび転送速度が数倍以上高速なグラフィックメモリ７を用いているので、１フレーム分の描画時間は、従来の画像表示制御システムに比較して数分の１以下の時間に短縮できる。
【００３９】
さらに、１フレーム分だけグラフィックメモリ７内の描画カラーバッファ６１とＺバッファ６２に画像情報データを描画後に、ＣＰＵ５０の指示を受けたグラフィックコントローラ５がバッファ転送制御部１１を用いて、システムメモリ９内の表示バッファ６４へ転送し、システムメモリコントローラ８がこの描画データを表示バッファ６４に書き込んでいる間に、グラフィックメモリ７では、同時に並行して、描画データの転送、描画カラーバッファ６１のクリアおよびＺバッファ６２のクリア作業を実行しているので、従来の画像表示制御システムよりも描画データの読み出しから表示バッファ６４への書き込みまでの処理時間を短縮できる。
【００４０】
従って、高バンド幅で、且つ読み出し、書き込みおよび転送速度が高速なグラフィックメモリ７を採用したことにより、従来よりも高速で描画でき、しかも高バンド幅で、大容量の高価なシステムメモリ、あるいは高バンド幅で、しかも大容量の高価な画像専用グラフィックメモリを用いていないので、画像表示制御システムのコストを従来の画像表示制御システムより低減できる。
【００４１】
（第２の実施の形態）
次に、本発明の第２の実施の形態に係る画像表示制御システムについて、図４および５を参照して説明する。図４は本発明の第２の実施の形態の画像表示制御システムを示すブロック図であり、図５はその画像表示制御システムの処理および動作を説明するための図である。この第２の実施の形態は、第１の実施の形態よりも描画の読み出しから表示バッファへの書き込みまでの時間を短縮化した例である。
【００４２】
本実施の形態の画像表示制御システムにおいては、第１の実施の形態と異なる点は、グラフィックデータ圧縮器を追加したことであり、それ以外の構成については同一であり、同一構成部分には同一符号を付して以下異なる点のみ説明する。
【００４３】
図４に示すように、本実施の形態の画像表示制御システムは、画像表示制御機能の全体を統括し各種プログラムを内蔵するＣＰＵ５０の指令により画像表示データを表示装置４０に表示させるシステムであり、バスコントローラ４、グラフィックコントローラ５、グラフィックメモリコントローラ６、グラフィックメモリ７、システムメモリコントローラ８、周辺バス１０、バッファ転送制御部１１、グラフィックデータ圧縮器１２、ＣＰＵ５０およびＩ／Ｏ７０から構成された高速ＤＲＡＭ混載ロジックＬＳＩからなるチップ２１ａと、汎用のシステムメモリ９と、表示装置４０から構成されている。
【００４４】
グラフィックデータ圧縮器１２は、グラフィックメモリコントローラ６とバスコントローラ４に接続され、グラフィックメモリコントローラ６がグラフィックメモリ７内の描画データを読み出した後に、ＣＰＵ５０の指令によりこの描画データの圧縮を実行する。
【００４５】
この画像表示制御システムの動作は、１フレーム分の描画まで第１の実施の形態と同様である。
【００４６】
次に、１フレーム描画終了後、図５に示すように、ＣＰＵ５０の指令を受けたグラフィックメモリコントローラ６が、グラフィックメモリ７内の描画データを読み出して、ＣＰＵ５０の指令を受けたグラフィックデータ圧縮器１２が、この描画データを圧縮し、グラフィックコントローラ５が、バッファ転送制御部１１を用いてこの圧縮された描画データをシステムメモリ９へ転送する。
【００４７】
そして、システムメモリコントローラ８が、システムメモリ９内の表示バッファ６４へこの圧縮された描画データを書き込む。同時に、ＣＰＵ５０からの指示を受けて、グラフィックメモリコントローラ６が、グラフィックメモリ７内のデータをクリアする。これらの動作を１秒間にＮ回繰り返す。例えば１秒間に６０フレーム分繰り返す。
【００４８】
ここで、上記描画データの読み出し、転送、書き込みおよびクリア作業は、１フレーム分の描画されたデータをブロック単位（例えば８ｘ８ピクセル単位）で分割作業し、画像データの表示バッファ６４への書き込み方としては、記憶アドレス順に表示装置４０上の画面の左上のピクセルから、右下のピクセルまで順次画像データをブロック単位で書き込んで１フレーム分の作業が完成する。
【００４９】
同時に、並行してグラフィックメモリ７内の描画カラーバッファ６１の元データのクリア（カラークリア）とグラフィックメモリ７内のＺバッファ６２の元データのクリア（Ｚクリア）を行う。
【００５０】
なお、画像データの圧縮方式としては、可変長圧縮方式（可逆性）または固定長方式（不可逆）のどちらでも選択可能であり、画像データの圧縮方法としては、ＤＣＴ（Ｄｉｓｃｒｅｔｅ  Ｃｏｓｉｎｅ  Ｔｒａｎｓｆｏｒｍ）などの離散コサイン変換（フーリエ変換の拡張）等の方式を用いる。
【００５１】
ここで、分割されたデータの読み出しから表示バッファへ６４の書き込みまでの時間は、描画データが圧縮されているので、表示バッファへ６４の書き込み時間が第１の実施の形態より短縮化されているので、グラフィックメモリ７内の描画カラーバッファ６１の元データとＺバッファ６２の元データをクリアする時間で決まる。
【００５２】
この作業を繰り返して、グラフィックメモリ７内の１フレーム分の描画カラーバッファ６１の元データおよびＺバッファ６２の元データをすべてクリアしてから、新たに次のフレームへの描画作業となる。
【００５３】
以上のように、本実施の形態の画像表示制御システムでは、
上記第１の実施の形態と同様な効果の他に、描画データを圧縮しているので、表示バッファへ６４の書き込み時間が短縮化され、分割されたデータの読み出しから表示バッファへ６４の書き込みまでの時間が、第１の実施の形態よりも短縮できる。
【００５４】
（第３の実施の形態）
次に、本発明の第３の実施の形態に係る画像表示制御システムについて、図６を参照して説明する。図６は本発明の第３の実施の形態の画像表示制御システムの処理および動作を説明するための図であり、図６（ａ）は処理および動作を説明するための図、図６（ｂ）はグラフィックメモリの各バッファのフレーム構成を示す模式図である。
【００５５】
本実施の形態の画像表示制御システムにおいて、第１の実施の形態と異なる点は、グラフィックメモリ７内の描画データのクリア方法が異なり、システムの構成は同一であり、同一個性部分には同一符号を付して以下異なる点のみ説明する。
【００５６】
図６に示すように、この画像表示制御システムでは、グラフィックメモリ７に設けられた各バッファは、少なくとも２つ以上のフレーム構成をしている。この画像表示制御システムの動作は、まず内蔵のＣＰＵ５０の指示で、作業を開始する。ＣＰＵ５０からの指示を受け、グラフィックコントローラ５が、グラフィックメモリコントローラ６を用いてグラフィックメモリ７に内蔵されたテクスチャデータやＺデータなどの画像情報データを呼び出して、１フレーム（画面）分だけグラフィックメモリ７内の描画カラーバッファ６１ａとＺバッファ６２ａに１フレーム分描画する。
【００５７】
次に１フレーム描画後に、ＣＰＵ５０からの指示を受けて、グラフィックメモリコントローラ６が、グラフィックメモリ７内の描画データを読み出して、このデータをグラフィックコントローラ５が、バッファ転送制御部１１を用いて、システムメモリ９へ転送し、システムメモリコントローラ８が、システムメモリ９内の表示バッファ６４へ書き込み作業を実行する。同時に、並行してＣＰＵ５０の指示を受けたグラフィックメモリコントローラ６が、グラフィックメモリ７内の別フレームのデータ量の多いＺバッファ６２ｂのデータをクリア（Ｚクリア）する。
【００５８】
以上のように、本実施の形態の画像表示制御システムでは、１フレーム分だけグラフィックメモリ７内の描画カラーバッファ６１ａとＺバッファ６２ａに画像データを描画後に、ＣＰＵ５０の指示を受けたグラフィックコントローラ５が、バッファ転送制御部１１を用いて、システムメモリ９内の表示バッファ６４へ転送し、システムメモリコントローラ８がこの画像データをシステムメモリ９内の表示バッファ６４に書き込んでいる間に、同時に、並行してグラフィックメモリ７では、グラフィックメモリ７の別フレームのデータ量の多いＺバッファ６２ｂのデータのクリア（Ｚクリア）をおこなうことにより、従来の画像表示制御システムよりも描画データの読み出しから表示バッファ６４への書き込みまでの処理時間を短縮できる。
【００５９】
（第４の実施の形態）
次に、本発明の第４の実施の形態に係る画像表示制御システムについて、図７を参照して説明する。図７は本発明の第４の実施の形態の画像表示制御システムの処理および動作を説明するための図であり、図７（ａ）は処理および動作を説明するための図、図７（ｂ）はグラフィックメモリの各バッファのフレーム構成を示す模式図である。
【００６０】
本実施の形態の画像表示制御システムにおいて、第１の実施の形態と異なる点は、グラフィックメモリ７内の描画データのクリア方法が異なり、システムの構成は同一であり、同一部分には同一符号を付して以下異なる点のみ説明する。
【００６１】
図７に示すように、この画像表示制御システムでは、グラフィックメモリ７に設けられた各バッファは、少なくとも２つ以上のフレーム構成をしている。この画像表示制御システムの動作は、まず内蔵のＣＰＵ５０の指示で、作業を開始する。ＣＰＵ５０からの指示を受け、グラフィックコントローラ５が、グラフィックメモリコントローラ６を用いてグラフィックメモリ７に内蔵されたテクスチャデータやＺデータなどの画像情報データを呼び出して、１フレーム（画面）分だけグラフィックメモリ７内の描画カラーバッファ６１ａとＺバッファ６２ａに１１フレーム分描画する。
【００６２】
次に１フレーム描画後に、ＣＰＵ５０からの指示を受けて、グラフィックメモリコントローラ６が、グラフィックメモリ７内の描画データを読み出して、このデータをグラフィックコントローラ５が、バッファ転送制御部１１を用いて、システムメモリ９へ転送し、システムメモリコントローラ８が、システムメモリ９内の表示バッファ６４へ書き込む。同時に、並行してＣＰＵ５０の指示を受けたグラフィックメモリコントローラ６が、グラフィックメモリ７内の別フレームのテクスチャバッファ６３ａのデータをＺバッファ６２ａに、そして、グラフィックメモリ７内の別フレームのテクスチャバッファ６３ｃのデータを描画カラーバッファ６１ａにそれぞれ貼りつける。この場合貼りつけるデータは、背景のカラー絵等である。
【００６３】
以上のように、本実施の形態の画像表示制御システムでは、１フレーム分だけグラフィックメモリ７内の描画カラーバッファ６１ａとＺバッファ６２ａに画像データを描画後に、ＣＰＵ５０の指示を受けたグラフィックコントローラ５がバッファ転送制御部１１を用いて、システムメモリ９内の表示バッファ６４へ転送し、システムメモリコントローラ８がこの画像データをシステムメモリ９内の表示バッファ６４に書き込んでいる間に、グラフィックメモリ７では、同時に、並行してＣＰＵ５０の指示を受けたグラフィックメモリコントローラ６が、グラフィックメモリ７内の別フレームのテクスチャバッファ６３ａのデータをＺバッファ６２ａに、そして、グラフィックメモリ７内の別フレームのテクスチャバッファ６３ｃのデータを描画カラーバッファ６１ａにそれぞれ貼りつけを行なうことにより、従来の画像表示制御システムよりも描画データの読み出しから表示バッファ６４への書き込みまでの処理時間を短縮できできる。
【００６４】
本発明は、上記実施の形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００６５】
例えば、グラフィックメモリにＤＲＡＭの代わりに、ＳＲＡＭとＤＲＡＭの混成あるいは高バンド幅を有するその他のメモリを用いてもよく、上記第１および第２の実施の形態において、描画カラーバッファ、Ｚバッファおよびテクスチャバッファをそれぞれ２つ以上のフレーム構成にしてもよい。
【００６６】
また、上記第３の実施の形態において、データクリアする領域が描画カラーバッファまたはテクスチャバッファであってもよい。
【００６７】
【発明の効果】
本発明によれば、高速で表示内容を切り替え、且つ描画、転送および表示処理を同時に実行できる描画表示能力の高い画像表示制御システムおよび画像表示制御装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わる画像表示制御システムを示すブロック図。
【図２】本発明の第１の実施の形態に係わる画像表示制御システムの動作を説明するための図。
【図３】本発明の第１の実施の形態に係わる画像表示制御システムの処理および動作を説明するための図。
【図４】本発明の第２の実施の形態に係わる画像表示制御システムを示すブロック図。
【図５】本発明の第２の実施の形態に係わる画像表示制御システムの処理および動作を説明するための図。
【図６】本発明の第３の実施の形態に係わる画像表示制御システムの処理および動作を説明するための図。
【図７】本発明の第４の実施の形態に係わる画像表示制御システムの処理および動作を説明するための図。
【図８】従来の画像表示制御システムを示すブロック図。
【符号の説明】
４、１０４  バスコントローラ
５、１０５  グラフィックコントローラ
６  グラフィックメモリコントローラ
７、１０７  グラフィックメモリ
８  システムメモリコントローラ
９  システムメモリ
１０  周辺バス
１１  バッファ転送制御部
１２  グラフィックデータ圧縮器
２１、２１ａ  チップ
４０、１４０  表示装置
５０、１５０  ＣＰＵ
６１、６１ａ、６１ｂ  描画カラーバッファ
６２、６２ａ、６２ｂ  Ｚバッファ
６３ａ、６３ｂ、６３ｃ  テクスチャバッファ
６４、１６４  表示バッファ
７０  Ｉ／Ｏ
７１  外部装置
１０１  描画エンジン
１０２  表示制御回路
１０３  メモリコントローラ
１６１  描画バッファ
【図１】
2004318007.tif 000003
【図２】
2004318007.tif 000004
【図３】
2004318007.tif 000005
【図４】
2004318007.tif 000006
【図５】
2004318007.tif 000007
【図６】
2004318007.tif 000008
【図７】
2004318007.tif 000009
【図８】
2004318007.tif 000010