(57)【要約】【課題】本発明は、フォーマット変換装置に関し、例えばＨＤＴＶのビデオ信号とＳＤＴＶのビデオ信号とを相互変換するフルフォーマットの変換装置に適用して、従来に比して一段と構成を簡略化する。【解決手段】本発明は、画素数変換回路２５、ライン数変換回路２６、カラーマトリックス変換回路２４の入出力を切り換えて、フォーマット変換に応じて処理の順序を切り換える。【選択図】        図１
2004193948.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２のフォーマット間でビデオ信号のフォーマットを変換するフォーマット変換装置において、
前記第１のフォーマットによる画素数から前記第２のフォーマットによる画素数に、入力されるビデオ信号の画素数を変換し、動作の切り換えにより、前記第２のフォーマットによる画素数から前記第１のフォーマットによる画素数に、入力されるビデオ信号の画素数を変換する画素数変換回路と、
前記第１のフォーマットによるライン数から前記第２のフォーマットによるライン数に、入力されるビデオ信号のライン数を変換し、動作の切り換えにより、前記第２のフォーマットによるライン数から前記第１のフォーマットによるライン数に、入力されるビデオ信号のライン数を変換するライン数変換回路と、
前記第１のフォーマットのカラーマトリックスによる色再現性から前記第２のフォーマットのカラーマトリックスによる色再現性に、入力されるビデオ信号の色再現性を補正し、動作の切り換えにより、前記第２のフォーマットのカラーマトリックスによる色再現性から前記第１のフォーマットのカラーマトリックスによる色再現性に、入力されるビデオ信号の色再現性を補正するカラーマトリッス回路と、
前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換える切り換え回路とを備え、
前記切り換え回路は、
前記第１のフォーマットによる入力ビデオ信号を前記第２のフォーマットによるビデオ信号に変換する場合、前記カラーマトリックス変換回路、前記ライン数変換回路、前記画素数変換回路により前記入力ビデオ信号を順次処理するように前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換え、
前記第２のフォーマットによる入力ビデオ信号を前記第１のフォーマットによるビデオ信号に変換する場合、前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路により前記入力ビデオ信号を順次処理するように前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換える
ことを特徴とするフォーマット変換装置。
【請求項２】
前記第１のフォーマットが、ＳＤＴＶのフォーマットであり、
前記第２のフォーマットが、ＨＤＴＶのフォーマットである
ことを特徴とする請求項１に記載のフォーマット変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フォーマット変換装置に関し、例えばＨＤＴＶ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  Ｔｅｌｅｖｉｓｉｏｎ）のビデオ信号とＳＤＴＶ（Ｓｔａｎｄａｒｄ  Ｄｅｆｉｎｉｔｉｏｎ  Ｔｅｌｅｖｉｓｉｏｎ）のビデオ信号とを相互変換するフルフォーマットの変換装置に適用することができる。本発明は、画素数変換回路、ライン数変換回路、カラーマトリックス変換回路の入出力を切り換えて、フォーマット変換に応じて処理の順序を切り換えることにより、例えばＳＤＴＶとＨＤＴＶとの間の相互のフォーマット変換の構成において、従来に比して一段と構成を簡略化することができるようにする。
【０００２】
【従来の技術】
従来、フォーマット変換装置においては、ライン数変換処理と画素数変換処理とを実行してビデオ信号のフォーマットを変換するようになされており、例えば特開平５−１３０５７２号公報等に構成を簡略化する手法が提案されるようになされている。
【０００３】
しかしながら実際上、ＨＤＴＶのビデオ信号をＳＤＴＶのビデオ信号に変換するフォーマットの変換の処理（いわゆるダウンコンバートである）においては、一般に、画素数変換処理の後、ライン数変換処理を実行するようになされており、またこれとは逆にＳＤＴＶのビデオ信号をＨＤＴＶのビデオ信号に変換するフォーマットの変換の処理（いわゆるアップコンバートである）においては、ライン数変換処理の後、画素数変換処理を実行するようになされ、これにより全体構成を簡略化するようになされている。
【０００４】
すなわちＨＤＴＶのビデオ信号においては、有効画像領域が例えば１０８０ライン、１９２０画素により構成され、ＳＤＴＶのビデオ信号においては、有効画像領域が例えば４８０ライン、７２０画素により構成される。
【０００５】
これによりＨＤＴＶのビデオ信号をＳＤＴＶのビデオ信号に変換する場合に、ライン数の変換処理を先に実行すると、ライン数変換処理においては、１ライン当たり１９２０画素の処理が必要となり、例えばライン数変換処理に供するＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ  ）フィルタにおいて、ラインメモリの容量が大きくなる。これによりこの場合、従来、先に画素数変換処理して１ライン当たりの画素数を少なくした後、ライン数変換処理を実行することにより、全体構成を簡略化するようになされている。
【０００６】
これに対してＳＤＴＶのビデオ信号をＨＤＴＶのビデオ信号に変換する場合、始めに画素数変換処理を実行すると、同様に、ライン数変換処理においては、１ライン当たり１９２０画素の処理が必要となり、ラインメモリの容量が大きくなる。これによりこの場合、一般に、先にライン数変換処理した後、画素数変換処理を実行することにより、全体構成を簡略化するようになされている。
【０００７】
またこれらにより例えばＨＤＴＶのビデオ信号とＳＤＴＶのビデオ信号とを相互変換するフルフォーマットの変換装置１においては、図３に示すように、アップコンバータの処理とダウンコンバータの処理とでライン数変換回路２を共用化し、それぞれアップコンバータに係る処理ではこのライン数変換回路２の後段に画素数変換回路３を配置し、ダウンコンバータに係る処理では、このライン数変換回路２の前段に画素数変換回路４を配置するようになされている。
【０００８】
すなわちこの変換装置１において、入力インターフェース（入力Ｉ／Ｆ）５は、ＳＤＩ（Ｓｅｒｉａｌ  Ｄｉｇｉｔａｌ  Ｉｎｔｅｒｆａｃｅ）によるＳＤＴＶのビデオ信号ＳＤ１を入力し、このビデオ信号ＳＤ１をパラレル信号に変換して出力する。
【０００９】
続くカラーマトリックス変換回路６は、入力インターフェース５から入力されるビデオ信号をマトリックス演算処理することにより、ＳＤＴＶについて規格化されたカラーマトリックスによるビデオ信号ＳＤ１の色再現性を、ＨＤＴＶについて規格化されたカラーマトリックスによる色再現性に補正して出力する。
【００１０】
これに対して入力インターフェース（入力Ｉ／Ｆ）７は、ＳＤＩによるＨＤＴＶのビデオ信号ＨＤ１を入力し、このビデオ信号ＨＤ１をパラレル信号に変換して出力する。
【００１１】
続く画素数変換回路４は、入力インターフェース７より入力されるＨＤＴＶのビデオ信号ＨＤ１について、ライン当たりの画素数をＳＤＴＶによるビデオ信号の画素数に変換して出力する。
【００１２】
ライン数変換回路２は、ＦＩＲフィルタにより構成され、オペレータの設定に動作を切り換え、ＳＤＴＶのビデオ信号ＳＤ１をＨＤＴＶのビデオ信号ＨＤ２に変換して出力する場合、カラーマトリックス変換回路６から出力されるビデオ信号のライン数をＨＤＴＶにおけるビデオ信号のライン数に変換して出力する。またこれとは逆に、ＨＤＴＶのビデオ信号ＨＤ１をＳＤＴＶのビデオ信号ＳＤ２に変換して出力する場合、画素数変換回路４から出力されるビデオ信号のライン数をＳＤＴＶにおけるビデオ信号のライン数に変換して出力する。
【００１３】
画素数変換回路３は、ライン数変換回路２からＨＤＴＶによるライン数のビデオ信号を入力し、画素数を変換して出力する。出力インターフェース（出力Ｉ／Ｆ）９は、この画素数変換回路３の出力データをシリアルデータに変換してＳＤＩによるＨＤＴＶのビデオ信号ＨＤ２を出力する。
【００１４】
カラーマトリックス変換回路１０は、ライン数変換回路２からＳＤＴＶによるライン数のビデオ信号を入力してマトリックス演算処理することにより、ＨＤＴＶについて規格化されたカラーマトリックスによるビデオ信号の色再現性を、ＳＤＴＶについて規格化されたカラーマトリックスによる色再現性に補正して出力する。出力インターフェース１２は、このカラーマトリックス変換回路１０の出力データをシリアルデータに変換してＳＤＩによるＳＤＴＶのビデオ信号ＳＤ２を出力する。
【００１５】
【特許文献１】
特開平５−１３０５７２号公報
【００１６】
【発明が解決しようとする課題】
ところでこのような相互変換に係るフォーマット変換装置においては、一段構成を簡略化することが望まれる。
【００１７】
本発明は以上の点を考慮してなされたもので、例えばＳＤＴＶとＨＤＴＶとの間の相互のフォーマット変換の構成において、従来に比して一段と構成を簡略化することができるフォーマット変換装置を提案しようとするものである。
【００１８】
【課題を解決するための手段】
かかる課題を解決するため請求項１の発明においては、第１及び第２のフォーマット間でビデオ信号のフォーマットを変換するフォーマット変換装置において、前記第１のフォーマットによる画素数から前記第２のフォーマットによる画素数に、入力されるビデオ信号の画素数を変換し、動作の切り換えにより、前記第２のフォーマットによる画素数から前記第１のフォーマットによる画素数に、入力されるビデオ信号の画素数を変換する画素数変換回路と、前記第１のフォーマットによるライン数から前記第２のフォーマットによるライン数に、入力されるビデオ信号のライン数を変換し、動作の切り換えにより、前記第２のフォーマットによるライン数から前記第１のフォーマットによるライン数に、入力されるビデオ信号のライン数を変換するライン数変換回路と、前記第１のフォーマットのカラーマトリックスによる色再現性から前記第２のフォーマットのカラーマトリックスによる色再現性に、入力されるビデオ信号の色再現性を補正し、動作の切り換えにより、前記第２のフォーマットのカラーマトリックスによる色再現性から前記第１のフォーマットのカラーマトリックスによる色再現性に、入力されるビデオ信号の色再現性を補正するカラーマトリッス回路と、前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換える切り換え回路とを備え、前記切り換え回路は、前記第１のフォーマットによる入力ビデオ信号を前記第２のフォーマットによるビデオ信号に変換する場合、前記カラーマトリックス変換回路、前記ライン数変換回路、前記画素数変換回路により前記入力ビデオ信号を順次処理するように前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換え、前記第２のフォーマットによる入力ビデオ信号を前記第１のフォーマットによるビデオ信号に変換する場合、前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路により前記入力ビデオ信号を順次処理するように前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換える。
【００１９】
また請求項２の発明においては、請求項１の構成において、前記第１のフォーマットが、ＳＤＴＶのフォーマットであり、前記第２のフォーマットが、ＨＤＴＶのフォーマットであるようにする。
【００２０】
請求項１の構成によれば、前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換える切り換え回路により、前記第１のフォーマットによる入力ビデオ信号を前記第２のフォーマットによるビデオ信号に変換する場合、前記カラーマトリックス変換回路、前記ライン数変換回路、前記画素数変換回路により前記入力ビデオ信号を順次処理するように前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換え、前記第２のフォーマットによる入力ビデオ信号を前記第１のフォーマットによるビデオ信号に変換する場合、前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路により前記入力ビデオ信号を順次処理するように前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換えることにより、これら前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路を第１及び第２のフォーマットで共通に使用し、かつ処理順序の切り換えにより第１及び第２のフォーマットで画素数の少ない側に対応する簡易なライン数変換回路、カラーマトリックス変換回路の構成で、第１のフォーマットによるビデオ信号を第２のフォーマットによるビデオ信号にフォーマット変換し、またこれとは逆に第２のフォーマットによるビデオ信号を第１のフォーマットによるビデオ信号に変換することができる。
【００２１】
また請求項２の構成によれば、請求項１の構成において、前記第１のフォーマットが、ＳＤＴＶのフォーマットであり、前記第２のフォーマットが、ＨＤＴＶのフォーマットであることにより、具体的に、ＳＤＴＶのフォーマットとＨＤＴＶのフォーマットとで相互にフォーマット変換する場合に、全体構成を簡略化することができる。
【００２２】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００２３】
（１）実施の形態
図１は、本発明の実施の形態に係るフォーマット変換装置を示すブロック図である。このフォーマット変換装置２１において、図３について上述したフォーマット変換装置１と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００２４】
このフォーマット変換装置２１は、第１のフォーマットによるＳＤＴＶのビデオ信号ＳＤ１を第２のフォーマットによるＨＤＴＶのビデオ信号ＨＤ２にフォーマット変換して出力し、またこれとは逆に第２のフォーマットによるＨＤＴＶのビデオ信号ＨＤ１を第１のフォーマットによるＳＤＴＶのビデオ信号ＳＤ２に変換して出力する。
【００２５】
このためこのフォーマット変換装置１は、入力インターフェース５を介してＳＤＩによるＳＤＴＶのビデオ信号ＳＤ１を入力し、また入力インターフェース７を介してＨＤＴＶのビデオ信号ＨＤ１を入力する。また出力インターフェース９を介してＳＤＩによるＳＤＴＶのビデオ信号ＳＤ２を出力し、また出力インターフェース１２を介してＳＤＩによるＨＤＴＶのビデオ信号ＨＤ２を出力する。
【００２６】
切り換え回路２２及び２３は、カラーマトリックス変換回路２４、画素数変換回路２５、ライン数変換回路２６における入出力を切り換え、ＳＤＴＶのビデオ信号ＳＤ１をＨＤＴＶのビデオ信号ＨＤ２にフォーマット変換して出力する場合、カラーマトリックス変換回路２４、ライン数変換回路２６、画素数変換回路２５により入力ビデオ信号ＳＤ１を順次処理するように画素数変換回路２５、ライン数変換回路２６、カラーマトリックス変換回路２４の入出力を切り換え、ＨＤＴＶのビデオ信号ＨＤ１をＳＤＴＶのビデオ信号ＨＤ２に変換して出力する場合、画素数変換回路２５、ライン数変換回路２６、カラーマトリックス変換回路２４により入力ビデオ信号ＨＤ１を順次処理するように画素数変換回路２５、ライン数変換回路２６、カラーマトリックス変換回路２４の入出力を切り換える。
【００２７】
これによりこの実施の形態においては、ＳＤＴＶからＨＤＴＶのフォーマット変換と、ＨＤＴＶからＳＤＴＶのフォーマット変換とで、画素数変換回路２５、ライン数変換回路２６、カラーマトリックス変換回路２４を共用化し、かつライン数変換回路２６、カラーマトリックス変換回路２４の構成を簡略化できるようになされている。
【００２８】
このためこの実施の形態において、カラーマトリックス変換回路２４は、ＳＤＴＶのカラーマトリックスによる色再現性からＨＤＴＶのカラーマトリックスによる色再現性に、入力されるビデオ信号の色再現性を補正し、動作の切り換えにより、ＨＤＴＶのカラーマトリックスによる色再現性からＳＤＴＶのカラーマトリックスによる色再現性に、入力されるビデオ信号の色再現性を補正して出力する。
【００２９】
また画素数変換回路２５は、ＳＤＴＶによるライン当たりの画素数からＨＤＴＶによるライン当たりの画素数に、入力されるビデオ信号の画素数を変換し、動作の切り換えにより、ＨＤＴＶによるライン当たりの画素数からＳＤＴＶによるライン当たりの画素数に、入力されるビデオ信号の画素数を変換して出力する。
【００３０】
またライン数変換回路２６は、ＳＤＴＶによるライン数からＨＤＴＶによるライン数に、入力されるビデオ信号のライン数を変換し、動作の切り換えにより、ＨＤＴＶによるライン数からＳＤＴＶによるライン数に、入力されるビデオ信号のライン数を変換して出力する。
【００３１】
切り換え回路２２は、入力インターフェース５から出力されるビデオ信号ＳＤ１、ライン数変換回路２６から出力されるビデオ信号を選択回路２２Ａに入力し、この選択回路２２Ａにより、ＳＤＴＶのビデオ信号ＳＤ１をＨＤＴＶのビデオ信号ＨＤ２にフォーマット変換して出力する場合、入力インターフェース５から出力されるビデオ信号ＳＤ１を選択して続くカラーマトリックス変換回路２４に出力するのに対し、ＨＤＴＶのビデオ信号ＨＤ１をＳＤＴＶのビデオ信号ＳＤ２にフォーマット変換して出力する場合、ライン数変換回路２６から出力されるビデオ信号を選択して続くカラーマトリックス変換回路２４に出力する。
【００３２】
また切り換え回路２２は、入力インターフェース７から出力されるビデオ信号ＨＤ１、ライン数変換回路２６から出力されるビデオ信号を選択回路２２Ｂに入力し、この選択回路２２Ｂにより、ＳＤＴＶのビデオ信号ＳＤ１をＨＤＴＶのビデオ信号ＨＤ２にフォーマット変換して出力する場合、ライン数変換回路２６から出力されるビデオ信号を選択して続く画素数変換回路２５に出力するのに対し、ＨＤＴＶのビデオ信号ＨＤ１をＳＤＴＶのビデオ信号ＳＤ２にフォーマット変換して出力する場合、入力インターフェース７から出力されるビデオ信号ＨＤ１を選択して続く画素数変換回路２５に出力する。
【００３３】
これに対して切り換え回路２３は、カラーマトリックス変換回路２４から出力されるビデオ信号、画素数変換回路２５から出力されるビデオ信号を選択回路２３Ａに入力し、この選択回路２３Ａにより、ＳＤＴＶのビデオ信号ＳＤ１をＨＤＴＶのビデオ信号ＨＤ２にフォーマット変換して出力する場合、カラーマトリックス変換回路２４から出力されるビデオ信号を選択してライン数変換回路２６に出力するのに対し、ＨＤＴＶのビデオ信号ＨＤ１をＳＤＴＶのビデオ信号ＳＤ２にフォーマット変換して出力する場合、画素数変換回路２５から出力されるビデオ信号を選択してライン数変換回路２６に出力する。
【００３４】
また切り換え回路２３は、それぞれスイッチ回路２３Ｂ及び２３Ｃにカラーマトリックス変換回路２４から出力されるビデオ信号、画素数変換回路２５から出力されるビデオ信号を入力し、ＳＤＴＶのビデオ信号ＳＤ１をＨＤＴＶのビデオ信号ＨＤ２にフォーマット変換して出力する場合、スイッチ回路２３Ｂ及び２３Ｃをそれぞれオフ状態、オン状態に設定し、画素数変換回路２５から出力されるビデオ信号をＨＤＴＶ側の出力インターフェース９に出力する。またこれとは逆に、ＨＤＴＶのビデオ信号ＨＤ１をＳＤＴＶのビデオ信号ＳＤ２にフォーマット変換して出力する場合、スイッチ回路２３Ｂ及び２３Ｃをそれぞれオン状態、オフ状態に設定し、カラーマトリックス変換回路２４から出力されるビデオ信号をＳＤＴＶ側の出力インターフェース１２に出力する。
【００３５】
これにより図１との対比により図２に示すように、フォーマット変換装置２１は、ＳＤＴＶのビデオ信号ＳＤ１をＨＤＴＶのビデオ信号ＨＤ２にフォーマット変換する場合（図２（Ａ））、ＨＤＴＶのビデオ信号ＨＤ１をＳＤＴＶのビデオ信号ＳＤ２にフォーマット変換する場合（図２（Ｂ））とで、図３について上述したと同様の処理順序により順次ビデオ信号を処理するようになされている。
【００３６】
（２）実施の形態の動作
以上の構成において、このフォーマット変換装置２１において、ＳＤＴＶのビデオ信号ＳＤ１をＨＤＴＶのビデオ信号ＨＤ２にフォーマット変換する場合、ＳＤＩによるＳＤＴＶのビデオ信号ＳＤ１が入力インターフェース５でパラレル信号に変換された後、切り換え回路２２の選択回路２２Ａを介してカラーマトリックス変換回路２４に入力される。このビデオ信号は、このカラーマトリックス変換回路２４におけるマトリックス演算により、ＳＤＴＶのカラーマトリックスによる色再現性がＨＤＴＶのカラーマトリックスによる色再現性に補正され、続く切り換え回路２３の選択回路２３Ａを介してライン数変換回路２６に入力され、ここでライン数がＨＤＴＶのライン数に変換される。また続く切り換え回路２２の選択回路２２Ｂを介して画素数変換回路２５に入力され、ここで１ライン当たりの画素数がＨＤＴＶの画素数に変換され、これによりＨＤＴＶのフォーマットによるビデオ信号に最終的に変換されて、切り換え回路２３のスイッチ回路２３Ｃ、出力インターフェース９を介して出力される。
【００３７】
これに対してＨＤＴＶのビデオ信号ＨＤ１をＳＤＴＶのビデオ信号ＳＤ２にフォーマット変換する場合、ＳＤＩによるＨＤＴＶのビデオ信号ＨＤ１が入力インターフェース５でパラレル信号に変換された後、切り換え回路２２の選択回路２２Ｂを介して画素数変換回路２５に入力され、ここで１ライン当たりの画素数がＳＤＴＶの画素数に変換される。このビデオ信号は、続いて切り換え回路２３の選択回路２３Ａを介してライン数変換回路２６に入力され、ここでライン数がＳＤＴＶのライン数に変換される。また続いて切り換え回路２２の選択回路２２Ａを介してカラーマトリックス変換回路２４に入力され、ＨＤＴＶのカラーマトリックスによる色再現性がＳＤＴＶのカラーマトリックスによる色再現性に補正され、これによりＳＤＴＶのフォーマットによるビデオ信号に最終的に変換されて、切り換え回路２３のスイッチ回路２３Ｂ、出力インターフェース１２を介して出力される。
【００３８】
これら一連の処理において、フォーマット変換装置２１においては、切り換え回路２２、２３における入出力の切り換えにより、また画素数変換回路２５、ライン数変換回路２６、カラーマトリックス変換回路２４の動作の切り換えにより、ＳＤＴＶからＨＤＴＶへのフォーマット変換に供した画素数変換回路２５、ライン数変換回路２６、カラーマトリックス変換回路２４を、ＨＤＴＶからＳＤＴＶへのフォーマット変換に使用し、これにより画素数変換回路２５、ライン数変換回路２６、カラーマトリックス変換回路２４を共用化して全体構成を簡略化することができる。
【００３９】
さらにこれらの一連の処理において、カラーマトリックス変換回路２４、ライン数変換回路２６においては、何れのフォーマット変換の処理においても、１ライン当たりの画素数が少ない側のフォーマットであるＳＤＴＶによる１ライン当たりの画素数でマトリックス演算処理、ライン数変換処理を実行し、これによりフォーマット変換装置２１においては、これらカラーマトリックス変換回路２４、ライン数変換回路２６の構成を簡略化することができる。
【００４０】
（３）実施の形態の効果
以上の構成によれば、画素数変換回路、ライン数変換回路、カラーマトリックス変換回路の入出力を切り換えて、フォーマット変換に応じて処理の順序を切り換えることにより、例えばＳＤＴＶとＨＤＴＶとの間の相互のフォーマット変換の構成において、従来に比して一段と構成を簡略化することができる。
【００４１】
特に、この実施の形態のように、ＳＤＴＶとＨＤＴＶとの間の相互変換に係るフォーマット変換において、１ライン当たりの画素数が少ない時点でカラーマトリックス変換、ライン数変換処理するように、処理の順序を切り換えることにより、１ライン当たりの画素数が極めて多い高品位のビデオ信号を処理する場合に、回路規模の増大を有効に回避することができる。
【００４２】
（４）他の実施の形態
なお上述の実施の形態においては、ＳＤＩのビデオ信号をフォーマット変換する場合について述べたが、本発明はこれに限らず、例えばアナログ信号によるビデオ信号をフォーマット変換する場合等、種々のビデオ信号をフォーマット変換する場合に広く適用することができる。
【００４３】
また上述の実施の形態においては、ＳＤＴＶとＨＤＴＶとの間の相互変換に係るフォーマット変換に本発明を適用する場合について述べたが、本発明はこれに限らず、種々のフォーマット間におけるビデオ信号の変換に広く適用することができる。
【００４４】
また上述の実施の形態においては、単に画素数、ライン数、カラーマトリックスを変換する場合について述べたが、本発明はこれに限らず、併せてフィールド数、フレーム数を変換する場合にも広く適用することができる。
【００４５】
【発明の効果】
上述のように本発明によれば、画素数変換回路、ライン数変換回路、カラーマトリックス変換回路の入出力を切り換えて、フォーマット変換に応じて処理の順序を切り換えることにより、例えばＳＤＴＶとＨＤＴＶとの間の相互のフォーマット変換の構成において、従来に比して一段と構成を簡略化することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るフォーマット変換装置を示すブロック図である。
【図２】図１のフォーマット変換装置においてのフォーマット変換の説明に供するブロック図である。
【図３】従来のフォーマット変換装置を示すブロック図である。
【符号の説明】
１、２１……フォーマット変換装置、２、２６……ライン数変換回路、３、４、２５……画素数変換回路、５、７……入力インターフェース、６、１０、２４……カラーマトリックス変換回路、９、１２……出力インターフェース、２２、２３……切り換え回路
【図１】
2004193948.tif 000003
【図２】
2004193948.tif 000004
【図３】
2004193948.tif 000005