(57)【要約】【課題】実装後の歪みによる影響を少なくすることができる半導体装置を提供する。【解決手段】第１の回路が形成された第１のシリコン基板３０４と、第１の回路よりも配線幅の最小値が小さい第２の回路が形成された第２のシリコン基板３０２とがフリップチップ実装により接合された半導体装置において、第１のシリコン基板３０４は第２のシリコン基板３０２より薄い。即ち、配線幅が太い方のシリコン基板（素子）の厚みを、他方の素子よりも薄くすることで、熱収縮時の歪みを厚みの薄い方、即ち配線幅の広い方に集中させる。このようにして、細くて歪みに弱い配線を有するシリコン基板の歪み量を少なくし、実装後の歪みによる影響を少なくすることができる。【選択図】　　　　図３
2004087732.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路が形成された第１のシリコン基板と、前記第１の回路よりも配線幅の最小値が小さい第２の回路が形成された第２のシリコン基板とがフリップチップ実装により接合された半導体装置において、前記第１のシリコン基板は前記第２のシリコン基板より薄いことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、前記第１のシリコン基板及び前記第２のシリコン基板の厚さの比は、１：１．１〜１：２であることを特徴とする半導体装置。
【請求項３】
第１のシリコン基板及び第２のシリコン基板を用意するステップと、
前記用意された第１のシリコン基板上に第１の回路を形成するステップと、
前記用意された第２のシリコン基板上に前記第１の回路より配線幅の最小値が小さい第２の回路を形成するステップと、
前記第１のシリコン基板を加工し、該基板の厚さを前記第２のシリコン基板より薄くするステップと、
前記第１のシリコン基板及び前記第２のシリコン基板をフリップチップ実装により接合するステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、前記薄くするステップは、前記第１のシリコン基板及び前記第２のシリコン基板の厚さの比が１：１．１〜１：２となるように前記第１のシリコン基板を加工することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、より詳細には、第１のシリコン基板と第２のシリコン基板とがフリップチップ実装により接合された半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来から、パッケージングされたＩＣを使用せずにベア（裸）のＩＣをシリコン基板に実装するベアチップ実装の接続技術として、フリップチップ実装方式が知られている。このフリップチップ実装方式では、半導体チップの電極パッド上に突起状電極（バンプ）を形成し、相対するシリコン基板上の電極パッドに対して位置合わせを行って実装する。但し、これはフリップチップ実装方式の概要であって、実際にはバンプの種類、及び実装するシリコン基板の種類により様々な手法が存在する。
【０００３】
フリップチップ実装方式の場合、実装に必要な面積が半導体チップの面積とほぼ等しい。これは他の半導体実装技術と比較しても遙かに小さく、高密度実装の達成が可能である。また、接続配線長もバンプ電極の高さ分で足り、電気的特性も他の実装技術に比べ遙かに良好である。このため、今後の広範な分野への活用が期待されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置におけるフリップチップ実装方式の場合、シリコン基板上に電極を設けてシリコン基板同士を接合する際、２つのシリコン基板を同一の厚さとしている。図１に示す従来例では、シリコン基板１０２及び１０４の厚さは共にＬである。
【０００５】
フリップチップ実装では通常、実装強度を向上するため、一方のシリコン基板は常温のままで、もう一方のシリコン基板を１００〜３００℃で加熱することが多い。図２（ａ）に示す例では、実装の瞬間においてシリコン基板１０４が高温に加熱されている。こうして厚みの同じシリコン基板１０２及び１０４のうちシリコン基板１０４を加熱して接合した場合、シリコン基板１０４は熱膨張している状態で接着されることになる。従って、接合後に半導体装置を常温に戻すと、図２（ｂ）に示すようにシリコン基板１０４の熱収縮により残留歪みが生じる。この残留歪みは、シリコン基板１０４のみならずシリコン基板１０２の表面に形成された回路の特性にまで影響を及ぼし、設計通りの性能が得られない場合がある。
【０００６】
即ち、このような場合は２つのシリコン基板の厚みが同じなので、実装時に生じた歪みが両方のシリコン基板に均等に振り分けられる。通常は接合するシリコン基板の一方が歪みに対して鈍感、他方が敏感であるが、歪みが２つのシリコン基板に均等に割り振られるため、敏感なシリコン基板上の回路の特性に影響が出てしまうという問題があった。
【０００７】
本発明はこのような問題に鑑みてなされたものであり、その目的とするところは、実装後の歪みによる影響を少なくすることができる半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
このような目的を達成するために、請求項１に記載の発明は、半導体装置であって、第１の回路が形成された第１のシリコン基板と、前記第１の回路よりも配線幅の最小値が小さい第２の回路が形成された第２のシリコン基板とがフリップチップ実装により接合された半導体装置において、前記第１のシリコン基板は前記第２のシリコン基板より薄いことを特徴とする。
【０００９】
また、請求項２に記載の発明は、請求項１に記載の半導体装置において、前記第１のシリコン基板及び前記第２のシリコン基板の厚さの比は、１：１．１〜１：２であることを特徴とする。
【００１０】
また、請求項３に記載の発明は、半導体装置の製造方法であって、第１のシリコン基板及び第２のシリコン基板を用意するステップと、前記用意された第１のシリコン基板上に第１の回路を形成するステップと、前記用意された第２のシリコン基板上に前記第１の回路より配線幅の最小値が小さい第２の回路を形成するステップと、前記第１のシリコン基板を加工し、該基板の厚さを前記第２のシリコン基板より薄くするステップと、前記第１のシリコン基板及び前記第２のシリコン基板をフリップチップ実装により接合するステップとを備えることを特徴とする。
【００１１】
また、請求項４に記載の発明は、請求項３に記載の半導体装置の製造方法において、前記薄くするステップは、前記第１のシリコン基板及び前記第２のシリコン基板の厚さの比が１：１．１〜１：２となるように前記第１のシリコン基板を加工することを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照し、本発明の実施の形態について詳細に説明する。
【００１３】
図３は、本発明に係る半導体装置の断面図である。半導体装置は、シリコンからなるシリコン基板３０２とシリコン基板３０４とがフリップチップ実装により接合されて構成されている。
【００１４】
実装用のシリコン基板として用いられるシリコン基板３０２及び３０４は、Ｓｉの単結晶からなるウェハ上に配線が形成されたものである。
【００１５】
また、シリコン基板３０２にはバンプ３０６が形成され、シリコン基板３０４にはバンプ３０８が形成され、両シリコン基板はこれらバンプ３０６及び３０８により接合されている。
【００１６】
バンプ３０６及び３０８は、シリコン基板３０２とシリコン基板３０４とを接合するための導電性突起媒体である。このバンプの材質は、金、はんだ、銅等の金属材料からなるものであっても良く、導電性樹脂であっても良く、あるいは樹脂に金属粒子を混練した導電性材料や樹脂部材の表面を金属材料で被覆した樹脂／金属複合材料であっても良い。バンプの形成場所は、チップやパッケージの電極であっても良く、またこれらを接続するシリコン基板の電極上であっても良い。
【００１７】
同図に示す半導体装置では、回路（ＩＣ）が形成されたシリコン基板３０４と、該回路よりも配線幅の最小値が小さい回路が形成されたシリコン基板３０２とが、フリップチップ実装により接合されている。このような半導体装置において、シリコン基板３０４がシリコン基板３０２より薄い。
【００１８】
本発明に係る半導体装置では、図４に示すように配線幅が太い方のシリコン基板（素子）の厚みを、他方の素子よりも薄くすることで、熱収縮時の歪みを厚みの薄い方、即ち配線幅の広い方に集中させる。このようにして、細くて歪みに弱い配線を有するシリコン基板３０２の歪み量を少なくし、実装後の歪みによる影響を少なくすることができる。
【００１９】
また、完成後の熱ストレスに対しても、配線が太い方のシリコン基板３０４が主に歪むため、細い配線を有するシリコン基板側の回路の特性変化を抑止することができる。
【００２０】
なお、シリコン基板３０２及びシリコン基板３０４の厚さの比Ｌ１：Ｌ２は、１：１．１〜１：２であることが好ましい。
【００２１】
次に、本発明に係る半導体装置の製造方法の一例について説明する。
【００２２】
まず、Ｓｉの単結晶を薄くスライスして、２つのシリコンウェハを用意する。次いで、２つのシリコンウェハに回路配線を形成する。配線の形成は、周知のＬＳＩの製造プロセスと同様に行うことができる。この際、一方のウェハ上の配線は、他方のウェハ上よりも配線幅の最小値が小さくなるように形成される。
【００２３】
次いで、２つのシリコンウェハを研磨等により薄く加工する。このとき、配線幅の最小値が大きい方のシリコン基板の厚さを一方のシリコン基板より薄くする。配線幅の最小値が大きい方のシリコン基板のみを薄くするよう加工しても良い。そして、これら２つのシリコン基板をフリップチップ実装により接合する。この処理は、バンプの形成と、ボンディングとに大別される。
【００２４】
バンプの形成においては、メッキ、蒸着、印刷、エッチング等の手法により直接電極上に突起部を形成する手法を採用することができる。また、メッキ、打ち抜き、ボール形成等の手法により一旦突起部材を形成し、これを電極上に接合する手法を採用しても良い。
【００２５】
はんだバンプを例に挙げて、バンプの形成について説明する。この場合、電極上にはんだ材を形成した後にリフローさせ、半球状のはんだバンプを形成する。電極上へのはんだ材を供給する方法としては、メッキまたは蒸着、はんだペースト印刷、はんだボールやはんだシートを打ち抜いたものを搭載する方法、ワイヤボンディングを利用した方法等がある。また、金バンプの場合はメッキまたはボールボンディングにより形成される。
【００２６】
ボンディングでは、基板上の半導体素子が形成された面をもう一方の基板と向かい合わせ、バンプ３０６とバンプ３０８との位置合わせを行い、接続端子間を電気的にフェースダウンボンディングで接続する。これは、金属接合方式と接着接合方式とに大別される。金属接合方式の場合、主としてはんだバンプ及び金バンプが用いられる。はんだバンプの場合、電解メッキ方式、スクリーン印刷方式、はんだボール方式等を採用することができる。また、はんだバンプでは、ＩＣ、ＬＳＩチップのアルミ電極上にはんだを付けやすい金属材料を形成させることが好ましい。一方、金バンプは、電解メッキ方式や転写バンプ方式で形成される。
【００２７】
一方、接着接合方式は接着機能を持った有機材料を用いた接合方式であり、例えば導電性樹脂接合、異方性導電性部材接合、または絶縁樹脂接合等の方式を採用することができる。この接着接合方式において、チップ側に形成されるバンプとして電解メッキ法による金バンプ等を用いることができる。
【００２８】
以下、本発明の実施例について詳細に説明する。
【００２９】
（実施例）
厚さが３００μｍのシリコン基板３０２に配線幅の最小値が１０μｍの配線からなる回路（ＩＣ）を形成し、厚さ２００μｍのシリコン基板３０４に配線幅の最小値が０．５μｍの配線からなる回路を形成した。そして、両シリコン基板に電解金メッキ法により金バンプを形成した。そして、シリコン基板３０４を１５０℃に加熱し、金属接合方式によりボンディングを行うことにより、半導体装置を製造した。
【００３０】
一方、比較例の半導体装置は、次のように作成した。まず、厚さが３００μｍのシリコン基板１０２に配線幅の最小値１０μｍの配線からなる回路（ＩＣ）を形成し、厚さが同じく３００μｍのシリコン基板１０４に配線幅の最小値０．５μｍの配線からなる回路（ＩＣ）を形成した。次いで、両シリコン基板に電解金メッキ法により金バンプを形成した。そして、シリコン基板１０４を１５０℃に加熱し、金属接合方式によりボンディングを行った。
【００３１】
このようにして製造された２つの半導体装置について、シリコン基板上のＩＣのスリープ電流の平均値を測定した。すると、従来例の半導体装置のシリコン基板１０２のスリープ電流は、接合前は２０μＡ、接合後は４０μＡであった。これに対し、本実施例の半導体装置のシリコン基板３０２のスリープ電流は、接合前、接合後共に２０μＡであった。
【００３２】
この実験結果から、本実施例の半導体装置では歪みによる回路特性の変化が大きく低減していることがわかる。
【００３３】
以上、本発明の実施の形態について詳細に説明したが、本発明は上述の実施形態に限らず、他の種々の形態でも実施可能である。例えば、シリコン基板間の空隙に樹脂を充填した場合においても、本発明の効果を奏することができる。
【００３４】
また、加熱される基板は２つの基板のうちの薄い方である必要はなく、厚い基板を加熱して実装する場合においても、本発明の効果を奏することができる。
【００３５】
【発明の効果】
以上説明したように本発明によれば、第１の回路が形成された第１のシリコン基板と、第１の回路よりも配線幅の最小値が小さい第２の回路が形成された第２のシリコン基板とがフリップチップ実装により接合された半導体装置において、第１のシリコン基板は第２のシリコン基板より薄いので、実装時の熱ストレスが、厚みの薄いシリコン基板に集中し、他方のシリコン基板上の回路の特性変化を減少させることができる。また、配線幅の狭い方の特性変化が減少し、微細な構造を有するＩＣに与える影響を低減させることができる。
【００３６】
更に、完成後の熱ストレスに対しても、主として配線幅の最小値が大きい方のシリコン基板が歪むため、配線幅の最小値が小さい方のシリコン基板側の特性変化を抑止することが可能となる。
【図面の簡単な説明】
【図１】従来の半導体装置の構造を示す断面図である。
【図２】従来の半導体装置における残留歪みを示す図である。
【図３】本発明に係る半導体装置の構造を示す断面図である。
【図４】本発明に係る残留歪みを示す図である。
【符号の説明】
１０２、１０４、３０２、３０４　シリコン基板
１０６、１０８、３０６、３０８　バンプ
【図１】
2004087732.tif 000003
【図２】
2004087732.tif 000004
【図３】
2004087732.tif 000005
【図４】
2004087732.tif 000006