(57)【要約】【課題】半導体薄膜等の各種薄膜に高強度の光を用いて瞬間的アニールを施した場合においても、導電膜や基板に熱的ダメージを与える虞がなく、しかも、半導体薄膜等の各種薄膜の特性の向上が可能な半導体装置及びその製造方法並びに薄膜の熱処理方法を提供する。【解決手段】本発明のＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造のｎチャネル型の多結晶シリコンＴＦＴ１は、ガラス基板２上に、下地保護膜３、多結晶シリコン膜４、ゲート絶縁膜５が順次成膜され、多結晶シリコン膜４のチャネル領域４ａ上には、ゲート絶縁膜５を介してゲート電極６が形成され、このゲート電極６の最表面である窒化チタン膜６ｃ上には、アルミニウム、アルミニウム合金、銀、銀合金のいずれかからなる反射膜７が成膜されていることを特徴とする。【選択図】　　　図１
2004087583.tif 000002
【特許請求の範囲】
【請求項１】
半導体薄膜上の所定の位置に導電膜を備えてなる半導体装置であって、
前記導電膜上に反射膜が形成されていることを特徴とする半導体装置。
【請求項２】
前記半導体薄膜は、光が照射されることにより該半導体薄膜中の不純物が活性化されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記反射膜の可視光に対する平均反射率は５０％以上であることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
半導体薄膜上に導電膜を備えてなる半導体装置の製造方法であって、
半導体薄膜を形成する半導体薄膜形成工程と、
前記半導体薄膜上の所定の位置に導電膜を形成する導電膜形成工程と、
前記導電膜上に光を反射する反射膜を形成する反射膜形成工程と、
前記半導体薄膜及び前記反射膜に光を照射し、前記半導体薄膜中の不純物を活性化する不純物活性化工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項５】
前記不純物活性化工程は、レーザ光もしくはランプ光を照射することにより前記半導体薄膜中の不純物を活性化する工程であることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
半導体薄膜上にゲート電極を備えてなる半導体装置の製造方法であって、
半導体薄膜を形成する半導体薄膜形成工程と、
前記半導体薄膜上の所定の位置にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上に光を反射する反射膜を形成する反射膜形成工程と、
前記半導体薄膜及び前記反射膜に光を照射し、前記半導体薄膜中の不純物を活性化する不純物活性化工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項７】
半導体薄膜上にゲート電極を備えてなる半導体装置の製造方法であって、
基板上に、半導体薄膜を形成する半導体薄膜形成工程と、
前記半導体薄膜上にゲート絶縁膜を形成するゲート絶縁膜構成工程と、
前記ゲート絶縁膜上の所定の位置にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上に光を反射する反射膜を形成する反射膜形成工程と、
前記ゲート絶縁膜をマスクとし、かつこのゲート絶縁膜を介して前記半導体薄膜に不純物をイオン注入することにより、前記半導体薄膜中にソース・ドレイン領域を形成する工程と、
前記半導体薄膜及び前記反射膜に光を照射し、前記半導体薄膜中の不純物を活性化する不純物活性化工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項８】
前記ゲート電極形成工程は、積層構造の前記ゲート電極を形成する工程であり、前記反射膜形成工程は、前記積層構造のゲート電極の最表面に前記反射膜を形成する工程であることを特徴とする請求項６または７記載の半導体装置の製造方法。
【請求項９】
前記ゲート電極は、アルミニウムまたは銅を主成分とする膜を備え、前記反射膜は、アルミニウムまたは銀を主成分とする膜を備えていることを特徴とする請求項６、７または８記載の半導体装置の製造方法。
【請求項１０】
導電膜を備えてなる薄膜の熱処理方法であって、
薄膜を形成する薄膜形成工程と、
前記薄膜上の所定の位置に導電膜を形成する導電膜形成工程と、
前記導電膜上に前記光を反射する反射膜を形成する反射膜形成工程と、
前記薄膜及び前記反射膜に光を照射し、前記薄膜に熱処理を施す熱処理工程とを備えたことを特徴とする薄膜の熱処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法並びに薄膜の熱処理方法に関するもので、特に、導電膜を備えた半導体薄膜等の各種薄膜に、高強度の光を用いて瞬間的アニールを施した場合に、導電膜や基板に熱的ダメージを与える虞がなく、しかも、各種薄膜の特性の向上が可能な半導体装置及びその製造方法並びに薄膜の熱処理方法に関するものである。
【０００２】
【従来の技術】
従来、液晶装置（ＬＣＤ）、エレクトロルミネッセンス（ＥＬ）装置等の表示装置として、マトリクス状に配置された多数の画素を画素毎に駆動するために、各画素毎に薄膜半導体装置である薄膜トランジスタ（ＴＦＴ）を設けたアクティブマトリクス型の表示装置が知られている。かかる用途に用いられるＴＦＴとしては、半導体層に多結晶シリコン膜を用いた多結晶シリコンＴＦＴが広く用いられている。また、多結晶シリコンＴＦＴの製造プロセスとして、能動層を比較的低温にて製造することが可能な低温プロセスが知られている。
低温プロセスの例としては、例えば、特開昭５９−７５６７０号公報、特開平０５−３３５４８２号公報等がある。
【０００３】
以下、低温プロセスを採用した多結晶シリコンＴＦＴの能動層の形成方法について簡単に説明する。
まず、ガラス基板の全面にシリコン酸化膜等からなる下地保護膜（緩衝膜）を成膜し、この下地保護膜全面に、半導体膜である非晶質シリコン膜を成膜する。次いで、波長３０８ｎｍあるいは２４９ｎｍ等のレーザ光を発光させるエキシマレーザを用いて、この非晶質シリコン膜にレーザ光を照射し、レーザアニールを施す。このレーザアニールにより、非晶質シリコン膜は多結晶化し、多結晶シリコン膜となる。
【０００４】
この多結晶シリコン膜を所定の能動層の形状にパターニングした後、この多結晶シリコン膜を含むガラス基板全面にシリコン酸化膜等からなるゲート絶縁膜を成膜し、このゲート絶縁膜の所定の位置にアルミニウムやアルミニウム合金等の低抵抗かつ高反射率のゲート電極（導電膜）を形成する。次いで、このゲート電極をマスクとして多結晶シリコン膜に不純物を打ち込む。その後、このゲート電極をマスクとし、エキシマレーザやそれと同等の高強度の光を発光するフラッシュランプを用いて多結晶シリコン膜に高強度の光を照射し、瞬間的に高温とし、この多結晶シリコン膜中の不純物を活性化する。この場合、ゲート電極に照射される光は大半が反射するので、ゲート電極に熱的ダメージが生じる虞はない。
以上により、例えば６００℃以下の比較的低温で能動層として機能する半導体薄膜を得ることができ、非晶質シリコンＴＦＴと同じ比較的安価なガラス基板を用いながら、高性能のＴＦＴを得ることができる。
【０００５】
【発明が解決しようとする課題】
ところで、近年、表示装置に対しても微細化、高品質化が求められており、低温プロセスにおいては、電極の微細化と共に低抵抗化が要求されている。そこで、例えば、ゲート電極やデータ線等の配線では、微細化に伴う断線防止に、アルミニウムやアルミニウム合金等の導電膜をチタンや窒化チタン等の薄膜で挟んだ積層構造の導電膜が用いられてきている。
しかしながら、この積層構造の導電膜をゲート電極とした場合、ゲート電極の最表面がチタンや窒化チタン等の光の多くを吸収する材料により構成されているために、多結晶シリコン膜中の不純物を活性化する際に、チタンや窒化チタンが光を吸収し、高温になるために、電極材料であるアルミニウム（融点；６６０℃）が融解する虞があり、したがって、導電膜が熱的ダメージを受ける虞があるという問題点があった。
【０００６】
また、ゲート電極やデータ線等の配線のさらなる低抵抗化に対しては、銅薄膜を用いた単層構造の導電膜が用いられてきている。例えば、特開昭５９−７５６７０号公報に記載された技術が知られている。
しかしながら、この場合においても、ゲート電極が光の多くを吸収する材料である銅（融点；１０８３℃）により構成されているために、不純物を活性化する光の強度が強い場合には、銅の表面が融解する虞があり、したがって、導電膜が熱的ダメージを受ける虞があるという問題点があった。
【０００７】
本発明は上記事情に鑑みてなされたものであって、半導体薄膜等の各種薄膜に高強度の光を用いて瞬間的アニールを施した場合においても、導電膜や基板に熱的ダメージを与える虞がなく、しかも、半導体薄膜等の各種薄膜の特性の向上が可能な半導体装置及びその製造方法並びに薄膜の熱処理方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は次の様な半導体装置及びその製造方法並びに薄膜の熱処理方法を採用した。
すなわち、本発明の半導体装置は、半導体薄膜上の所定の位置に導電膜を備えてなる半導体装置であって、前記導電膜上に反射膜が形成されていることを特徴とする。
【０００９】
この半導体装置では、導電膜上に反射膜を形成したことにより、光の照射により半導体薄膜中の不純物を活性化する不純物活性化処理を施した場合に、反射膜が照射される光を反射し、光の照射による導電膜の熱的ダメージを防止する。これにより、半導体薄膜の特性が向上し、半導体装置としての信頼性が向上する。
【００１０】
前記半導体薄膜は、光が照射されることにより該半導体薄膜中の不純物が活性化されていることを特徴とする。
前記反射膜の可視光に対する平均反射率は５０％以上であることを特徴とする。
【００１１】
本発明の半導体装置の製造方法は、半導体薄膜上に導電膜を備えてなる半導体装置の製造方法であって、半導体薄膜を形成する半導体薄膜形成工程と、前記半導体薄膜上の所定の位置に導電膜を形成する導電膜形成工程と、前記導電膜上に光を反射する反射膜を形成する反射膜形成工程と、前記半導体薄膜及び前記反射膜に光を照射し、前記半導体薄膜中の不純物を活性化する不純物活性化工程とを備えたことを特徴とする。
【００１２】
この製造方法では、反射膜形成工程により、導電膜上に光を反射する反射膜を形成し、不純物活性化工程により、半導体薄膜及び反射膜に光を照射し、この半導体薄膜中の不純物を活性化する。この場合、最表面の反射膜が光を反射することにより導電膜への光の侵入を防止するので、この導電膜は熱的ダメージを受けることがなくなる。これにより、特性が向上した半導体装置を容易に得ることが可能になる。
【００１３】
前記不純物活性化工程は、レーザ光もしくはランプ光を照射することにより前記半導体薄膜中の不純物を活性化する工程であることを特徴とする。
【００１４】
本発明の他の半導体装置の製造方法は、半導体薄膜上にゲート電極を備えてなる半導体装置の製造方法であって、半導体薄膜を形成する半導体薄膜形成工程と、前記半導体薄膜上の所定の位置にゲート電極を形成するゲート電極形成工程と、前記ゲート電極上に光を反射する反射膜を形成する反射膜形成工程と、前記半導体薄膜及び前記反射膜に光を照射し、前記半導体薄膜中の不純物を活性化する不純物活性化工程とを備えたことを特徴とする。
【００１５】
本発明のさらに他の半導体装置の製造方法は、半導体薄膜上にゲート電極を備えてなる半導体装置の製造方法であって、基板上に、半導体薄膜を形成する半導体薄膜形成工程と、前記半導体薄膜上にゲート絶縁膜を形成するゲート絶縁膜構成工程と、前記ゲート絶縁膜上の所定の位置にゲート電極を形成するゲート電極形成工程と、前記ゲート電極上に光を反射する反射膜を形成する反射膜形成工程と、前記ゲート絶縁膜をマスクとし、かつこのゲート絶縁膜を介して前記半導体薄膜に不純物をイオン注入することにより、前記半導体薄膜中にソース・ドレイン領域を形成する工程と、前記半導体薄膜及び前記反射膜に光を照射し、前記半導体薄膜中の不純物を活性化する不純物活性化工程とを備えたことを特徴とする。
【００１６】
これらの製造方法では、反射膜形成工程により、ゲート電極上に光を反射する反射膜を形成し、不純物活性化工程により、半導体薄膜及び反射膜に光を照射し、この半導体薄膜中の不純物を活性化する。この場合、最表面の反射膜が光を反射することによりゲート電極への光の侵入を防止するので、このゲート電極は熱的ダメージを受けることがなくなる。これにより、特性が向上した半導体装置を容易に得ることが可能になる。
【００１７】
前記ゲート電極形成工程は、積層構造の前記ゲート電極を形成する工程であり、前記反射膜形成工程は、前記積層構造のゲート電極の最表面に前記反射膜を形成する工程であることを特徴とする。
前記ゲート電極は、アルミニウムまたは銅を主成分とする膜を備え、前記反射膜は、アルミニウムまたは銀を主成分とする膜を備えていることを特徴とする。
【００１８】
本発明の薄膜の熱処理方法は、導電膜を備えてなる薄膜の熱処理方法であって、薄膜を形成する薄膜形成工程と、前記薄膜上の所定の位置に導電膜を形成する導電膜形成工程と、前記導電膜上に前記光を反射する反射膜を形成する反射膜形成工程と、前記薄膜及び前記反射膜に光を照射し、前記薄膜に熱処理を施す熱処理工程とを備えたことを特徴とする。
【００１９】
この熱処理方法では、反射膜形成工程により、導電膜上に光を反射する反射膜を形成し、熱処理工程により、薄膜及び反射膜に光を照射し、この薄膜に熱処理を施す。この場合、最表面の反射膜が光を反射し、導電膜への光の侵入を防止するので、この導電膜は熱的ダメージを受けることがなくなり、しかも、薄膜に効果的に熱処理を施すことが可能になる。
【００２０】
【発明の実施の形態】
以下、本発明に係る実施形態について詳細に説明する。なお、各実施形態においては、図面を参照しながら説明するが、各図において、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００２１】
［第１実施形態］
図１は、本発明に係る第１実施形態のＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造のｎチャネル型の多結晶シリコンＴＦＴ（半導体装置）を示す断面図であり、この多結晶シリコンＴＦＴ（半導体装置）１は、ガラス基板２の全面に、シリコン酸化膜等の絶縁膜からなる下地保護膜３が成膜され、この下地保護膜３上のＴＦＴ形成位置に多結晶シリコン膜（半導体薄膜）４が成膜され、これら下地保護膜３及び多結晶シリコン膜４の全面に、シリコン酸化膜、シリコン窒化膜等からなるゲート絶縁膜５が成膜されている。
【００２２】
多結晶シリコン膜４は、不純物イオンが導入されないチャネル領域４ａと、このチャネル領域４ａの外側に形成される低濃度ソース領域４ｂ及び低濃度ドレイン領域４ｃと、さらに外側に形成される高濃度ソース領域４ｄ及び高濃度ドレイン領域４ｅとにより構成されている。
そして、このチャネル領域４ａ上には、ゲート絶縁膜５を介してゲート電極（導電膜）６が形成されている。
【００２３】
このゲート電極６は、チタン膜６ａと、アルミニウム膜６ｂと、窒化チタン膜６ｃとからなる３層構造の電極であり、最表面である窒化チタン膜６ｃ上には、可視光（３００〜７８０ｎｍ）に対する平均反射率が５０％以上の反射膜７が成膜されている。
ここで、反射膜７の平均反射率を５０％以上と限定した理由は、平均反射率が５０％未満であると、反射膜を透過した分の光を反射膜下の材料が吸収し、導電体膜が熱的ダメージを受けてしまう可能性があるからである。
【００２４】
この反射膜７は、アルミニウム、アルミニウム合金、銀、銀合金のいずれかからなる薄膜である。
なお、上記のアルミニウム膜６ｂの替わりにアルミニウム合金膜を用いてもよい。
【００２５】
これらゲート電極６及び反射膜７を覆う様にシリコン酸化膜等からなる層間絶縁膜８が成膜され、この層間絶縁膜８の高濃度ソース領域４ｄ及び高濃度ドレイン領域４ｅに対応する部分にコンタクトホール１１、１２がそれぞれ形成され、コンタクトホール１１には高濃度ソース領域４ｄに接続されるソース電極１３が、コンタクトホール１２には高濃度ドレイン領域４ｅに接続されるドレイン電極１４が、それぞれ形成されている。
【００２６】
次に、この多結晶シリコンＴＦＴ１の製造方法について図２〜図４に基づき説明する。
まず、図２（ａ）に示すように、超音波洗浄等により清浄化したガラス基板２を用意し、基板温度が１５０〜４５０℃となる条件下で、プラズマＣＶＤ法等により、このガラス基板２の全面にシリコン酸化膜等の絶縁膜からなる下地保護膜３を、例えば５００ｎｍ程度等、１０μｍ未満の厚さに成膜する。この成膜工程において用いられる原料ガスとしては、モノシラン（ＳｉＨ４）と一酸化二窒素（Ｎ２Ｏ）との混合ガス、ＴＥＯＳ（テトラエトキシシラン：Ｓｉ（ＯＣ２Ｈ５）４）と酸素との混合ガス、ジシラン（Ｓｉ２Ｈ６）とアンモニア（ＮＨ３）との混合ガス等が好適である。
【００２７】
次いで、図２（ｂ）に示すように、基板温度が１５０〜４５０℃となる条件下で、下地保護膜３を形成したガラス基板２の全面に、プラズマＣＶＤ法等により、２０〜１０００ｎｍの厚みの非晶質シリコン膜２１を成膜する。この成膜工程において用いる原料ガスとしては、上述したジシランやモノシランが好適である。
【００２８】
次いで、図２（ｃ）に示すように、この非晶質シリコン膜２１に、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ）あるいはＫｒＦエキシマレーザ（波長：２４９ｎｍ）等のレーザ装置を用いてレーザ光２２を照射し、レーザアニールを行う。このレーザアニールにより、非晶質シリコン膜２１は多結晶シリコン膜２３となる。なお、非晶質シリコン膜２１をパターニングしてからレーザアニールを行うことにより、多結晶シリコン膜２３を形成しても良い。
【００２９】
次いで、図２（ｄ）に示すように、フォトリソグラフィー法により、多結晶シリコン膜２３を所望のＴＦＴの形状にパターニングする。すなわち、多結晶シリコン膜２３上にフォトレジストを塗布した後、フォトレジストの露光、現像、多結晶シリコン膜２３のエッチング、フォトレジストの除去を順次行うことにより、多結晶シリコン膜２３のパターニングを行う。
【００３０】
次いで、図３（ａ）に示すように、３５０℃以下の温度件下で、多結晶シリコン膜２３及び下地保護膜３の全面に、シリコン酸化膜、シリコン窒化膜等からなるゲート絶縁膜５を５０〜１５０ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００３１】
次いで、図３（ｂ）に示すように、ゲート絶縁膜５の全面に、スパッタリング法等により、チタン膜２４、アルミニウム膜２５、窒化チタン膜２６、アルミニウム膜２７を順次成膜した後、フォトリソグラフィー法によりパターニングし、チタン膜６ａとアルミニウム膜６ｂと窒化チタン膜６ｃとからなる３００〜１０００ｎｍの厚さのゲート電極６、及び２０ｎｍの厚さのアルミニウム膜２７からなる反射膜７を形成する。すなわち、チタン膜２４〜アルミニウム膜２７の積層膜上にフォトレジストを塗布した後、フォトレジストの露光、現像、積層膜のエッチング、フォトレジストの除去を順次行うことにより、積層膜をパターニングし、ゲート電極６及び反射膜７を形成する。
【００３２】
次いで、図３（ｃ）に示すように、反射膜７及びゲート電極６をマスクとして、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオンを打ち込み、ゲート電極６に対して自己整合的に低濃度ソース領域４ｂ、低濃度ドレイン領域４ｃを形成する。ここで、ｎチャネル型の多結晶シリコンＴＦＴを作製する場合には、前記不純物イオンとして、リンなどのドナー型の不純物イオンを用い、ｐチャネル型の多結晶シリコンＴＦＴを作製する場合には、前記不純物イオンとして、ボロンなどのアクセプター型の不純物イオンを用いる。また、ゲート電極６の直下に位置し、かつ不純物イオンが導入されなかった領域はチャネル領域４ａとなる。
【００３３】
次いで、図３（ｄ）に示すように、ゲート電極６より幅広のレジストマスク（図示略）を形成して高濃度の不純物イオン（Ｐイオン）を約０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で打ち込み、高濃度ソース領域４ｄ、及び高濃度ドレイン領域４ｅを形成する。
【００３４】
なお、ＬＤＤ構造のソース領域及びドレイン領域を形成する替わりに、低濃度の不純物の打ち込みを行わずにゲート電極６より幅広のレジストマスクを形成した状態で高濃度の不純物（Ｐイオン）を打ち込み、オフセット構造のソース領域及びドレイン領域を形成しても良い。また、反射膜７及びゲート電極６をマスクとして高濃度の不純物を打ち込み、セルフアライン構造のソース領域及びドレイン領域を形成しても良い。
【００３５】
次いで、図４（ａ）に示すように、反射膜７及びゲート電極６をマスクとして、多結晶シリコン膜４に瞬間強光アニールを施し、多結晶シリコン膜４の低濃度ソース領域４ｂ、低濃度ドレイン領域４ｃ、高濃度ソース領域４ｄ及び高濃度ドレイン領域４ｅ中の不純物（Ｐイオン）を活性化する。
瞬間強光アニールは、高強度のレーザ光を発光するエキシマレーザや、このレーザ光と同等の高強度の光を発光するフラッシュランプを用いて多結晶シリコン膜４に高強度の光３１を照射することにより、多結晶シリコン膜４を瞬間的に高温とし、この多結晶シリコン膜４中の不純物（Ｐイオン）を活性化する方法である。
【００３６】
最表面の反射膜７は、光３１に対する平均反射率が８０％以上であるから、この光３１を反射し、ゲート電極６への光３１の侵入を防止する。これにより、チタン膜６ａや窒化チタン膜６ｃが光３１を吸収して高温になることはなく、したがって、ゲート電極６は、瞬間的に高温となることがなく熱的ダメージを受ける虞がなくなる。
【００３７】
なお、高強度の光３１を多結晶シリコン膜４に照射する替わりに、多結晶シリコン膜４を、ＣＷレーザより発光するＣＷレーザ光やランプより発光する高強度の光に対して瞬間的に走査してもよい。この方法においても、多結晶シリコン膜４中の不純物（Ｐイオン）は活性化される。
【００３８】
次いで、図４（ｂ）に示すように、反射膜７及びゲート電極６の表面側に、ＣＶＤ法等によりシリコン酸化膜等からなる層間絶縁膜８を３００〜８００ｎｍの厚さに成膜する。この層間絶縁膜８の成膜工程に用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
次いで、この層間絶縁膜８上に所定のパターンのレジストマスク（図示略）を形成した後、このレジストマスクを介して層間絶縁膜８にドライエッチングを施し、高濃度ソース領域４ｄに対応する領域にコンタクトホール１１を、高濃度ドレイン領域４ｅに対応する領域にコンタクトホール１２を、それぞれ形成する。
【００３９】
次いで、スパッタリング法等により、層間絶縁膜８の全面に、アルミニウム、チタン、窒化チタン、タンタル、モリブデン等の金属を主成分とする導電性材料３２を成膜し、その後、この導電性材料３２をフォトリソグラフィー法によりパターニングし、４００〜８００ｎｍの厚さのソース電極１３及びドレイン電極１４を形成する。すなわち、導電性材料３２上にフォトレジスト（図示略）を塗布した後、このフォトレジストの露光、現像、導電性材料３２のエッチング、フォトレジストの除去を順次行うことにより、導電性材料３２をパターニングし、ソース電極１３及びドレイン電極１４を形成する。以上により、ｎチャネル型の多結晶シリコンＴＦＴ（半導体装置）１を作製することができる。
【００４０】
本実施形態によれば、ゲート電極６の最表面である窒化チタン膜６ｃ上に、可視光（３００〜７８０ｎｍ）に対する平均反射率が８０％以上の反射膜７を成膜したので、反射膜７及びゲート電極６をマスクとして多結晶シリコン膜４に瞬間強光アニールを施す際に、この反射膜７が照射される光３１を反射し、ゲート電極６への光３１の侵入を防止することができる。したがって、ゲート電極６が瞬間的に高温となることがなく、熱的ダメージを受けることもない。
また、ガラス基板２は光３１を透過し、多結晶シリコン膜４のみが高温にアニールされるので、ガラス基板２は熱的ダメージを受けることもない。
【００４１】
［第２実施形態］
図５は、本発明に係る第２実施形態のＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造のｎチャネル型の多結晶シリコンＴＦＴ（半導体装置）を示す断面図である。
この多結晶シリコンＴＦＴ（半導体装置）４１は、第１実施形態の３層構造のゲート電極６を、銅薄膜からなる単層構造のゲート電極４２とし、このゲート電極４２上に反射膜７を成膜したものであり、その他の点については第１実施形態の多結晶シリコンＴＦＴ１と全く同様である。
【００４２】
本実施形態においても、第１実施形態と同様に、反射膜７及びゲート電極４２をマスクとして多結晶シリコン膜４に瞬間強光アニールを施す際に、この反射膜７が照射される光を反射し、ゲート電極４２への光の侵入を防止することができる。したがって、ゲート電極４２が瞬間的に高温となることがなく、熱的ダメージを受けることもない。
【００４３】
なお、上記の各実施形態では、ｎチャネル型のＴＦＴのゲート電極を例に採り説明したが、ゲート電極だけでなく、データ線等の他の配線にも同様に適用することができる。
また、上記の第１実施形態では、ゲート電極を、アルミニウム膜をチタン膜及び窒化チタン膜により挟持した３層構造としたが、それぞれの膜の材質及び積層する膜の枚数は必要に応じて適宜変更可能であり、上記第１及び第２実施形態の構成に限定されることはない。
【００４４】
また、上記の各実施形態では、ｎチャネル型のＴＦＴを作製する場合を例に採り説明したが、ｐチャネル型のＴＦＴを作製する場合にも同様に適用することができる。
また、上記の各実施形態の製造方法は、特に基板上に多数のＴＦＴを形成するアクティブマトリクス型の液晶装置やエレクトロルミネッセンス（ＥＬ）装置等の表示装置を作製する場合に好適に適用することができる。
【００４５】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、導電膜上に反射膜を形成したので、光の照射により半導体薄膜中の不純物を活性化する不純物活性化処理を施す場合に、反射膜が照射される光を反射することで、光の照射による導電膜の熱的ダメージを防止することができる。したがって、半導体薄膜の特性を向上させることができ、半導体装置としての信頼性を向上させることができる
【００４６】
本発明の半導体装置の製造方法によれば、導電膜上に反射膜を形成する反射膜形成工程と、半導体薄膜及び反射膜に光を照射し、前記半導体薄膜中の不純物を活性化する不純物活性化工程とを備えたので、最表面の反射膜が光を反射することにより導電膜への光の侵入を防止することができ、この導電膜が熱的ダメージを受けるのを防止することができる。したがって、特性が向上した半導体装置を容易に得ることができる。
【００４７】
本発明の他の半導体装置の製造方法によれば、ゲート電極上に光を反射する反射膜を形成する反射膜形成工程と、半導体薄膜及び前記反射膜に光を照射し、前記半導体薄膜中の不純物を活性化する不純物活性化工程とを備えたので、最表面の反射膜が光を反射することによりゲート電極への光の侵入を防止することができ、このゲート電極が熱的ダメージを受けるのを防止することができる。したがって、特性が向上した半導体装置を容易に得ることができる。
【００４８】
本発明の薄膜の熱処理方法によれば、導電膜上に反射膜を形成する反射膜形成工程と、薄膜及び反射膜に光を照射し、前記薄膜に熱処理を施す熱処理工程とを備えたので、導電膜への光の侵入を防止することができ、導電膜が熱的ダメージを受ける虞がなくなる。したがって、薄膜に効果的に熱処理を施すことができる。
【図面の簡単な説明】
【図１】本発明に係る第１実施形態の多結晶シリコンＴＦＴを示す断面図である。
【図２】本発明に係る第１実施形態の多結晶シリコンＴＦＴの製造方法を示す過程図である。
【図３】本発明に係る第１実施形態の多結晶シリコンＴＦＴの製造方法を示す過程図である。
【図４】本発明に係る第１実施形態の多結晶シリコンＴＦＴの製造方法を示す過程図である。
【図５】本発明に係る第２実施形態の多結晶シリコンＴＦＴを示す断面図である。
【符号の説明】
１　多結晶シリコンＴＦＴ
２　ガラス基板
４　多結晶シリコン膜
６　ゲート電極
７　反射膜
３１　高強度の光
４１　多結晶シリコンＴＦＴ
４２　ゲート電極
【図１】
2004087583.tif 000003
【図２】
2004087583.tif 000004
【図３】
2004087583.tif 000005
【図４】
2004087583.tif 000006
【図５】
2004087583.tif 000007