(57)【要約】【課題】少ない工程でディープトレンチを備える半導体装置を製造することができる半導体装置の構造及びその製造方法の提供。【解決手段】フィールド酸化膜２によって区画された素子領域に、Ｎ型コレクタ領域４、真性ベース領域６、外部ベース領域７、コレクタ引き出し部４、エミッタ領域１２を備えるバイポーラトランジスタが形成され、エミッタ電極１０上のみならずコレクタ引き出し部４及び外部ベース領域７上を含む素子領域上にシリコンエッチングのストッパとなる窒化膜１３が形成され、その上層に形成されるＢＰＳＧ１４にコンタクト１６を開口する際に、この窒化膜１３を用いて、ＢＰＳＧ１４とフィールド酸化膜２を貫通しシリコン基板１を所定の深さで掘り込むトレンチ部１７が形成される。このようにコンタクト１６とトレンチ部１７とを同時に形成することにより製造工程を大幅に削減できる。【選択図】図７
2004087599.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板に形成したフィールド酸化膜によって画定された素子領域にバイポーラトランジスタが形成され、その上層の層間絶縁膜に前記バイポーラトランジスタの電極と接続されるコンタクトが形成されてなる半導体装置において、
前記バイポーラトランジスタの前記コンタクトを除く前記素子領域上に、シリコンエッチングのストッパとなる窒化膜が形成され、前記素子領域外側には、前記層間絶縁膜と前記フィールド酸化膜とを貫通し、前記シリコン基板を所定の深さで掘り込んだトレンチを備え、前記トレンチ内部には、前記コンタクトと同一の金属が埋設されていることを特徴とする半導体装置。
【請求項２】
前記窒化膜は、エミッタ電極を覆うように、前記コンタクトを除く前記素子領域上に一体的に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記窒化膜は、エミッタ領域及び前記コンタクトを除く前記素子領域上と、エミッタ電極上とに別々に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
更に、前記トレンチを埋設する前記金属に、一定電位に制御される配線が接続されていることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置。
【請求項５】
シリコン基板上にフィールド酸化膜を形成する工程と、前記フィールド酸化膜によって区画された素子領域に、イオン注入により不純物層を形成し、エミッタコンタクト部上にエミッタ電極を配設してバイポーラトランジスタを形成する工程と、前記エミッタ電極を覆う前記素子領域上にシリコンエッチングのストッパとなる窒化膜を形成する工程と、基板全面に層間絶縁膜を形成する工程と、レジストパターンをマスクとし、前記バイポーラトランジスタのコンタクト部の前記層間絶縁膜をエッチングすると同時に、前記素子領域外側に設けるトレンチ部の前記層間絶縁膜と前記フィールド酸化膜とをエッチングする工程と、前記窒化膜をマスクとして、前記トレンチ内の前記シリコン基板を所定の深さまでエッチングする工程と、前記コンタクト底部の前記窒化膜を除去する工程と、前記コンタクト及び前記トレンチ内部に同一の金属を埋設する工程と、前記金属に接続される配線を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項６】
シリコン基板上にフィールド酸化膜を形成する工程と、前記フィールド酸化膜によって区画された素子領域にイオン注入により不純物層を形成する工程と、エミッタコンタクト部を除く前記素子領域上にシリコンエッチングのストッパとなる第１の窒化膜を形成する工程と、上部に第２の窒化膜を備えるエミッタ電極を形成する工程と、基板全面に層間絶縁膜を形成する工程と、レジストパターンをマスクとし、前記バイポーラトランジスタのコンタクト部の前記層間絶縁膜をエッチングすると同時に、前記素子領域外側に設けるトレンチ部の前記層間絶縁膜と前記フィールド酸化膜とをエッチングする工程と、前記第１及び第２の窒化膜をマスクとして、前記トレンチ内の前記シリコン基板を所定の深さまでエッチングする工程と、前記コンタクト底部の前記第１及び第２の窒化膜を除去する工程と、前記コンタクト及び前記トレンチ内部に同一の金属を埋設する工程と、前記金属に接続される配線を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記トレンチのエッチングに際し、前記層間絶縁膜、前記フィールド酸化膜及び前記シリコン基板と前記窒化膜とのエッチング選択比が大きくなるように、エッチングガスの混合比、ガス圧を設定することを特徴とする請求項５又は６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、トレンチ素子分離構造を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩ等の半導体装置の高集積化に伴い、デバイスの微細化、特に素子分離領域の微細化が進められており、従来のＬＯＣＯＳ法に代わる方法としてトレンチ素子分離法が広く用いられている。このトレンチ素子分離法はシリコン基板に異方性エッチングによりトレンチを形成してＢＰＳＧ等を埋設するものであり、特に、ウェル領域下部まで達する深さのトレンチ（以下、このようなトレンチをディープトレンチと呼ぶ。）を形成することにより、トランジスタの性能を向上させることができる。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した従来のディープトレンチを製造するためには、トレンチの溝形成とその後のトレンチ内への膜の埋設等の多くの工程が必要であり、製造コスト増大の要因となっていた。
【０００４】
ここで、図１５乃至図２３の製造工程断面図を用いて、ディープトレンチを備える従来の半導体装置の製造方法について説明する。まず、図１５に示すように、Ｐ型シリコン基板１上に素子領域を画定するフィールド酸化膜２を形成した後、Ｐ型シリコン基板１上全面に厚さ５０〜１００ｎｍの酸化膜２４、厚さ２００〜３００ｎｍの窒化膜２５、厚さ５０〜１００ｎｍの酸化膜２６、厚さ２００〜３００ｎｍのポリシリコン２７、厚さ１００〜１００ｎｍの酸化膜２８を順次形成する。
【０００５】
次に、レジスト（図示せず）をマスクとしてトレンチ２９部の酸化膜２８、ポリシリコン２７、酸化膜２６、窒化膜２５、酸化膜２４およびフィールド酸化膜２をＰ型シリコン基板１表面が露出するまでエッチングする。その後、レジストを除去し、図１６に示すように酸化膜２８をマスクとしてトレンチ２９部のシリコンを深さ３〜５μｍエッチングする。
【０００６】
次に、図１７に示すように、トレンチ２９内を含む全面に厚さ１０〜５０ｎｍの酸化膜３０を形成し、引き続き全面にＢＰＳＧ３１を形成する。なお、ＢＰＳＧ３１の膜厚は、トレンチ２９内にＢＰＳＧ３１が完全に埋め込まれるように、トレンチの幅により膜厚を調整することが必要である。例としてトレンチ幅を１μｍとすると、ＢＰＳＧ３１の成長膜厚は５００ｎｍ以上なければならない。その後、ＢＰＳＧ３１を異方性ドライエッチングにより全面エッチバックして、トレンチ２９内にのみＢＰＳＧ３１を残存させる。
【０００７】
次に、図１８に示すように、ポリシリコン２７上にある酸化膜３０を沸酸を用いてエッチング除去する。この時、酸化膜３０の下部にあるポリシリコン２７がエッチストップとなる。
【０００８】
次に、図１９に示すように、ポリシリコン２７をドライエッチングにより除去する。
【０００９】
次に、図２０に示すように、沸酸を用いて酸化膜２６をエッチングする。この時、同時にトレンチ２９内のＢＰＳＧ３１もエッチングされ、Ｐ型シリコン基板１表面までエッチバックされる。沸酸によるエッチングでは窒化膜２５がエッチストップとなり、その下部にある構造が保護される。
【００１０】
次に、図２１に示すように、窒化膜２５及び酸化膜２４を除去し、酸化膜３２を形成し直した後、酸化膜３２に真性ベース領域６に達するエミッタコンタクト９を開口する。
【００１１】
次に、図２２に示すように、エミッタコンタクト９を含む全面に厚さ１００〜２００ｎｍのポリシリコンを成長した後、これにヒ素またはリンなどのＮ型不純物を高濃度でイオン注入する。このポリシリコンをパターニングして、エミッタ電極１０を形成する。また、熱処理を加えてエミッタ電極１０からＰ型真性ベース領域６へＮ型不純物を拡散させて、エミッタ領域１２を形成する。
【００１２】
次に、図２３に示すように、上述の工程で形成した素子の上に層間絶縁膜となるＢＰＳＧ３３を形成した後、これにコンタクトを形成し、外部ベース領域７、エミッタ電極１０、コレクタ引き出し領域４の表面を露出させる。その後、通常の工程に従ってコンタクト内にバリアメタル１８、タングステン１９を埋設し、アルミ配線２０を形成すると図２３に示す半導体装置が得られる。
【００１３】
以上説明したように、従来の半導体装置の製造方法では、コンタクトとディープトレンチとを別々に形成するために、数多くの製膜工程やエッチング工程が必要となるという問題があった。
【００１４】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、少ない工程でディープトレンチを備える半導体装置を製造することができる半導体装置の構造及びその製造方法を提供することにある。
【００１５】
【問題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、シリコン基板に形成したフィールド酸化膜によって画定された素子領域にバイポーラトランジスタが形成され、その上層の層間絶縁膜に前記バイポーラトランジスタの電極と接続されるコンタクトが形成されてなる半導体装置において、前記バイポーラトランジスタの前記コンタクトを除く前記素子領域上に、シリコンエッチングのストッパとなる窒化膜が形成され、前記素子領域外側には、前記層間絶縁膜と前記フィールド酸化膜とを貫通し、前記シリコン基板を所定の深さで掘り込んだトレンチを備え、前記トレンチ内部には、前記コンタクトと同一の金属が埋設されているものである。
【００１６】
本発明においては、前記窒化膜は、エミッタ電極を覆うように、前記コンタクトを除く前記素子領域上に一体的に形成されている構成、又は、エミッタ領域及び前記コンタクトを除く前記素子領域上と、エミッタ電極上とに別々に形成されている構成とすることが好ましい。
【００１７】
また、本発明においては、更に、前記トレンチを埋設する前記金属に、一定電位に制御される配線が接続されている構成とすることができる。
【００１８】
本発明の半導体装置の製造方法は、シリコン基板上にフィールド酸化膜を形成する工程と、前記フィールド酸化膜によって区画された素子領域に、イオン注入により不純物層を形成し、エミッタコンタクト部上にエミッタ電極を配設してバイポーラトランジスタを形成する工程と、前記エミッタ電極を覆う前記素子領域上にシリコンエッチングのストッパとなる窒化膜を形成する工程と、基板全面に層間絶縁膜を形成する工程と、レジストパターンをマスクとし、前記バイポーラトランジスタのコンタクト部の前記層間絶縁膜をエッチングすると同時に、前記素子領域外側に設けるトレンチ部の前記層間絶縁膜と前記フィールド酸化膜とをエッチングする工程と、前記窒化膜をマスクとして、前記トレンチ内の前記シリコン基板を所定の深さまでエッチングする工程と、前記コンタクト底部の前記窒化膜を除去する工程と、前記コンタクト及び前記トレンチ内部に同一の金属を埋設する工程と、前記金属に接続される配線を形成する工程とを含むものである。
【００１９】
また、本発明の半導体装置の製造方法は、シリコン基板上にフィールド酸化膜を形成する工程と、前記フィールド酸化膜によって区画された素子領域にイオン注入により不純物層を形成する工程と、エミッタコンタクト部を除く前記素子領域上にシリコンエッチングのストッパとなる第１の窒化膜を形成する工程と、上部に第２の窒化膜を備えるエミッタ電極を形成する工程と、基板全面に層間絶縁膜を形成する工程と、レジストパターンをマスクとし、前記バイポーラトランジスタのコンタクト部の前記層間絶縁膜をエッチングすると同時に、前記素子領域外側に設けるトレンチ部の前記層間絶縁膜と前記フィールド酸化膜とをエッチングする工程と、前記第１及び第２の窒化膜をマスクとして、前記トレンチ内の前記シリコン基板を所定の深さまでエッチングする工程と、前記コンタクト底部の前記第１及び第２の窒化膜を除去する工程と、前記コンタクト及び前記トレンチ内部に同一の金属を埋設する工程と、前記金属に接続される配線を形成する工程とを含むものである。
【００２０】
本発明においては、前記トレンチのエッチングに際し、前記層間絶縁膜、前記フィールド酸化膜及び前記シリコン基板と前記窒化膜とのエッチング選択比が大きくなるように、エッチングガスの混合比、ガス圧を設定することが好ましい。
【００２１】
このように、従来の半導体装置の製造方法では、トレンチの溝形成とその後のトレンチ内への膜の埋設に多くの工程が必要であり、製造コスト増大の要因となっていたが、本発明の半導体装置の構造及びその製造方法では、予め、素子部分にシリコンエッチング時にストッパとなる窒化膜を設けておき、コンタクト開口とディープトレンチのエッチングとを同時に行うことによって、ディープトレンチ形成のための工程を削減することができる。また、ディープトレンチ内にコンタクトと同じ金属を埋設し、その上層に形成する配線に接続して一定電位に保つことによって、隣接する素子間のノイズ伝搬を抑制することができる。
【００２２】
【発明の実施の形態】
本発明に係る半導体装置は、その好ましい一実施の形態において、フィールド酸化膜によって区画された素子領域に、Ｎ型コレクタ領域、真性ベース領域、外部ベース領域、コレクタ引き出し部、エミッタ領域を備えるバイポーラトランジスタが形成され、バイポーラトランジスタのエミッタ電極上のみならずコレクタ引き出し部及び外部ベース領域上を含む素子領域上にシリコンエッチングのストッパとなる窒化膜が形成されている。そして、その上層に形成される層間絶縁膜にコンタクトを開口する際に、この窒化膜を用いて、層間絶縁膜とフィールド酸化膜を貫通しシリコン基板を所定の深さで掘り込むトレンチが形成される。このようにコンタクトの開口とトレンチのエッチングとを同時に行うことにより製造工程を大幅に削減することができる。
【００２３】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００２４】
［実施例１］
まず、本発明の第１の実施例に係る半導体装置及びその製造方法について、図１乃至図８を参照して説明する。図１乃至図７は、第１の実施例に係るディープトレンチを備える半導体装置の製造方法を示す工程断面図であり、図８は、本実施例の効果を示す図である。
【００２５】
図１から図７の製造工程断面図を用いて第１の実施例の製造方法について説明する。まず、図１に示すように、Ｐ型シリコン基板１上に素子領域を画定するフィールド酸化膜２を形成した後、Ｐ型シリコン基板１表面上に厚さ５〜２０ｎｍ程度の酸化膜３を形成する。この酸化膜３を通してイオン注入を行って、Ｎ型不純物が高濃度にドープされたコレクタ引き出し部４、Ｎ型コレクタ領域５、Ｐ型真性ベース領域６、Ｐ型不純物が高濃度にドープされた外部ベース領域７を形成する。
【００２６】
次に、図２に示すように、酸化膜３を除去し、酸化膜８を形成し直した後、エミッタコンタクト９の酸化膜８を選択的に除去して真性ベース領域６表面を露出させる。
【００２７】
次に、エミッタコンタクト９を含む全面に厚さ１００〜２００ｎｍ程度のポリシリコンを成長した後、これにヒ素またはリンなどのＮ型不純物を高濃度でイオン注入する。次に、このポリシリコンをパターニングして、エミッタ電極１０および抵抗１１を形成する。また、熱処理を加えてエミッタ電極１０からＰ型真性ベース領域６へＮ型不純物を拡散させ、エミッタ領域１２を形成する。その後、バイポーラトランジスタ領域および抵抗領域を厚さ５０〜１００ｎｍ程度の窒化膜１３で選択的に覆って図３に示す構造が得られる。
【００２８】
次に、図４に示すように、上述の工程で形成した素子の上に層間絶縁膜となるＢＰＳＧ１４を形成した後、レジスト１５をマスクにしてドライエッチングを行い、コンタクト１６部分のＢＰＳＧ１４を窒化膜１３が露出するまでエッチングする。また、これと同時に、トレンチ部１７ではＢＰＳＧ１４とその下にあるフィールド酸化膜２もエッチングしてＰ型シリコン基板１表面を露出させる。
【００２９】
レジスト１５を除去した後、図５に示すように、窒化膜１３に対するシリコンのエッチングレート比が１００〜２００倍程度大きくなる条件を用いてシリコンをエッチングし、深さ３〜５μｍのトレンチ部１７を形成する。
【００３０】
その後、図６に示すように、コンタクト１６部の窒化膜１３およびその下の酸化膜８をドライエッチングによりエッチングして、コンタクト１６部の外部ベース領域７、エミッタ電極１０、コレクタ引き出し領域４、抵抗１１の表面を露出させる。
【００３１】
以下、通常の工程に従ってバリアメタル１８、タングステン１９を埋設し、これに接続するアルミ配線２０を形成することにより、図７に示す半導体装置が得られる。
【００３２】
このように本実施例では、図４において、レジスト１５をマスクとしてコンタクト１６部のＢＰＳＧ１４をエッチングすると同時に、トレンチ部１７のＢＰＳＧ１４とその下にあるフィールド酸化膜２をエッチングしている。このエッチングの際、コンタクト１６部の窒化膜１３はオーバーエッチに晒されるが、エッチング条件として米国特許５７８３４９６号や同６１０３１３７号で開示されているように、ＣＨＦ３とＣ２ＨＦ５の混合ガスを用いれば、窒化膜１３のエッチングレートを酸化膜２の１／２０〜１／４０程度に設定できる。例えば、フィールド酸化膜２が、通常用いられるような３００ｎｍ程度の膜厚であれば、酸化膜エッチング時のオーバーエッチによる窒化膜１３の膜減りを７．５ｎｍ（＝３００ｎｍ／４０）〜１５ｎｍ（＝３００ｎｍ／２０）程度にすることができる。
【００３３】
また、図５に示したトレンチ１７のシリコンエッチングは、塩素と酸素の混合ガスを用いたリアクティブイオンエッチングが望ましく、秋元等の論文（１９９３　Ｄｒｙ　Ｐｒｏｃｅｓｓ　Ｓｙｍｐｏｓｉｕｍ　ｐｐ．９１−９５）でも公表されているように、ガスの混合比や圧力を所定の値に設定することで、窒化膜１３のエッチング速度をシリコンの１／１００〜１／２００の範囲で容易に設定できる。この条件でシリコンを５μｍエッチングした場合、窒化膜１３の膜減りを２５ｎｍ（＝５０００ｎｍ／２００）〜５０ｎｍ（＝５０００ｎｍ／１００）程度に抑えることができる。
【００３４】
従って窒化膜１３の膜厚が１００ｎｍ程度であれば、５μｍのシリコンエッチを行っても前記フィールド酸化膜２およびシリコンエッチングによる窒化膜１３の膜減りは、３０〜６０ｎｍであり、エッチングストッパとしての機能を十分に果たすことができる。
【００３５】
上記製造方法を用いることにより、コンタクト１６の開口とトレンチ部１７のエッチングを同時に実施することができ、図８に示すようにトレンチを形成する工程数を従来製造方法に比べ８５％削減することができる。さらに、本実施例の方法では、トレンチ１７内にはＢＰＳＧではなくタングステン１９が埋め込まれており、このタングステン１９と接続されているアルミ配線２０を一定電位に保つことによって隣接する素子間のノイズ伝搬を抑制することもできる。
【００３６】
［実施例２］
次に、本発明の第２の実施例に係る半導体装置及びその製造方法について、図９乃至図１４を参照して説明する。図９乃至図１４は、第２の実施例に係るディープトレンチを備える半導体装置の製造方法を示す工程断面図である。
【００３７】
図９から図１４の製造工程断面図を用いて第２の実施例の製造方法について説明する。まず、図９に示すように、第１の実施例と同様に、Ｐ型シリコン基板１上に素子領域を画定するフィールド酸化膜２を形成した後、全面に厚さ５〜２０ｎｍ程度の酸化膜３を形成する。その後、Ｎ型不純物が高濃度にドープされたコレクタ引き出し領域４、コレクタ領域５、真性ベース領域６、Ｐ型不純物が高濃度にドープされた外部ベース領域７を形成する。その後、全面に厚さ５０〜１００ｎｍの窒化膜２１を形成し、これをパターニングして素子領域を除いた領域およびエミッタコンタクト９の窒化膜２１および酸化膜３を除去する。
【００３８】
次に、エミッタコンタクト９を含む全面に厚さ１００〜２００ｎｍ程度のポリシリコン層を成長し、これにヒ素またはリンなどのＮ型不純物を高濃度でイオン注入する。その後、全面に窒化膜２２を成長した後、窒化膜およびポリシリコンをパターニングして、エミッタ電極１０を形成する。また、熱処理を加えてエミッタ電極１０から真性ベース領域６へＮ型不純物を拡散させて、エミッタ領域２３が形成され、図１０に示す構造が得られる。
【００３９】
次に、図１１に示すように、上述の工程で形成した素子の上に層間絶縁膜となるＢＰＳＧ１４を形成した後、レジスト１５をマスクにしてドラエッチングを行い、コンタクト１６部のＢＰＳＧ１４を窒化膜１３が露出するまでエッチングする。また、トレンチ部１７ではＢＰＳＧ１４とその下にあるフィールド酸化膜２をエッチングしてＰ型シリコン基板１表面を露出させる。
【００４０】
次に、図１２に示すように、窒化膜１３に対してシリコンのエッチングレートの大きな条件を用いてエッチングを行い、トレンチ部１７のシリコンを３〜５μｍ程度エッチングする。
【００４１】
次に、図１３に示すように、コンタクト１６の窒化膜２１および２２、窒化膜の下にある酸化膜３をエッチングして、外部ベース領域７、エミッタ電極１０、Ｎ型コレクタ引き出し領域４の表面を露出させる。
【００４２】
その後、コンタクト１６およびトレンチ部１７に通常の工程に従ってバリアメタル１８、タングステン１９を埋設し、アルミ配線２０を接続すると、図１４に示す半導体装置が得られる。
【００４３】
上記製造方法に従えば、トレンチエッチング時のストッパとなる窒化膜２１のパターニングをエミッタコンタクト９の開口と同時に行えることから、工程追加なしでディープトレンチを形成することができる。
【００４４】
【発明の効果】
以上説明したように、本発明の半導体装置及びその製造方法によれば、少ない工程でディープトレンチを備える半導体装置を製造することができる。
【００４５】
その理由は、予め、素子領域にシリコンエッチングのストッパとなる窒化膜を形成しておくことにより、コンタクトの開口とディープトレンチのエッチングとを同時に行うことができるからである。
【００４６】
また、本発明では、ディープトレンチ内部にＢＰＳＧではなく、コンタクトに埋設するタングステンをトレンチにも同時に埋設しているため、このタングステンと接続されているアルミ配線を一定電位に保つことによって隣接する素子間のノイズ伝搬を抑制することもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の第１の実施例に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の第１の実施例に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の第１の実施例に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の第１の実施例に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の第１の実施例に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の第１の実施例に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の第１の実施例に係る半導体装置の製造方法の効果を示す図である。
【図９】本発明の第２の実施例に係る半導体装置の製造方法を示す断面図である。
【図１０】本発明の第２の実施例に係る半導体装置の製造方法を示す断面図である。
【図１１】本発明の第２の実施例に係る半導体装置の製造方法を示す断面図である。
【図１２】本発明の第２の実施例に係る半導体装置の製造方法を示す断面図である。
【図１３】本発明の第２の実施例に係る半導体装置の製造方法を示す断面図である。
【図１４】本発明の第２の実施例に係る半導体装置の製造方法を示す断面図である。
【図１５】従来の半導体装置の製造方法を示す工程断面図である。
【図１６】従来の半導体装置の製造方法を示す工程断面図である。
【図１７】従来の半導体装置の製造方法を示す工程断面図である。
【図１８】従来の半導体装置の製造方法を示す工程断面図である。
【図１９】従来の半導体装置の製造方法を示す工程断面図である。
【図２０】従来の半導体装置の製造方法を示す工程断面図である。
【図２１】従来の半導体装置の製造方法を示す工程断面図である。
【図２２】従来の半導体装置の製造方法を示す工程断面図である。
【図２３】従来の半導体装置の製造方法を示す工程断面図である。
【符号の説明】
１　Ｐ型シリコン基板
２　フィールド酸化膜
３　酸化膜
４　コレクタ引き出し部
５　Ｎ型コレクタ領域
６　真性ベース領域
７　外部ベース領域
８　酸化膜
９　エミッタコンタクト部
１０　エミッタ電極
１１　抵抗
１２　エミッタ領域
１３　窒化膜
１４　ＢＰＳＧ
１５　レジスト
１６　コンタクト
１７　トレンチ部
１８　バリアメタル
１９　タングステン
２０　アルミ配線
２１、２２　窒化膜
２３　エミッタ領域
２４　酸化膜
２５　窒化膜
２６　酸化膜
２７　ポリシリコン
２８　酸化膜
２９　トレンチ
３０　酸化膜
３１　ＢＰＳＧ
３２　酸化膜
３３　ＢＰＳＧ
【図１】
2004087599.tif 000003
【図２】
2004087599.tif 000004
【図３】
2004087599.tif 000005
【図４】
2004087599.tif 000006
【図５】
2004087599.tif 000007
【図６】
2004087599.tif 000008
【図７】
2004087599.tif 000009
【図８】
2004087599.tif 000010
【図９】
2004087599.tif 000011
【図１０】
2004087599.tif 000012
【図１１】
2004087599.tif 000013
【図１２】
2004087599.tif 000014
【図１３】
2004087599.tif 000015
【図１４】
2004087599.tif 000016
【図１５】
2004087599.tif 000017
【図１６】
2004087599.tif 000018
【図１７】
2004087599.tif 000019
【図１８】
2004087599.tif 000020
【図１９】
2004087599.tif 000021
【図２０】
2004087599.tif 000022
【図２１】
2004087599.tif 000023
【図２２】
2004087599.tif 000024
【図２３】
2004087599.tif 000025