(57)【要約】【課題】コマンドデータをラッチする入力レジスタのＳＥＴＵＰ／ＨＯＬＤ時間を容易に測定することができるようにする。【解決手段】測定装置１０２は、入力レジスタ１２１のＳＥＴＵＰ／ＨＯＬＤ時間を測定するとき、テスト制御部１１２に対し、入力レジスタ１２１からのデータを選択する旨を指令する。そして測定装置１０２は、入力レジスタ１２１の所定のＢｉｔに対し、所定のデータを、入力タイミングを少しずつずらしながら入力するとともに、それを、セレクタ１１３を介して読み取り、入力したデータが正しく書き込まれているかを確認する。測定装置１０２は、その確認結果、入力したデータが正しく書き込まれなくなる直前のＳＥＴＵＰ／ＨＯＬＤ時間を、そのビットのＳＥＴＵＰ／ＨＯＬＤ時間とする。【選択図】      図６
2004318952.tif 000002
【特許請求の範囲】
【請求項１】
制御データを基づいて所定の処理を実行する情報処理装置において、
前記制御データを入力する入力手段と、
前記入力手段により入力された前記制御データをデコードするデコード手段と、
前記デコード手段によりデコードされた前記制御データに基づいて、所定の処理を実行する実行手段と、
前記実行手段により実行された処理結果、または前記入力手段により入力された前記制御データを、外部に出力する出力手段と
を備えることを特徴とする情報処理装置。
【請求項２】
前記出力手段は、前記入力手段のＡＣ特性を測定する際、前記入力手段により入力された前記制御データを、前記外部に出力する
ことを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記情報処理装置は、複数の格納データをそれぞれ書換自在に格納しておく記憶部を有し、検索データに対応する前記記憶部を検索する連想メモリである
ことを特徴とする請求項１に記載の情報処理装置。
【請求項４】
前記制御データを入力する入力手段と、
前記入力手段により入力された前記制御データをデコードするデコード手段と、
前記デコード手段によりデコードされた前記制御データに基づいて、所定の処理を実行する実行手段と
を備える情報処理装置の測定データ供給方法において、
前記入力手段により入力された前記制御データ、または前記実行手段により実行された前記処理の結果を出力する出力ステップ
を含むことを特徴とする測定データ供給方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置および測定データ供給方法に関し、特に、制御データをラッチする入力レジスタのＳＥＴＵＰ／ＨＯＬＤ時間の測定を容易にした情報処理装置および測定データ供給方法。
【０００２】
【従来の技術】
図１は、連想メモリ（Ａｓｓｏｃｉａｔｉｖｅ  Ｍｅｍｏｒｙ，内容アドレス式メモリ；Ｃｏｎｔｅｎｔ  Ａｄｄｒｅｓｓａｂｌｅ  Ｍｅｍｏｒｙ（ＣＡＭ））１の構成例を示している。
【０００３】
入力制御部１１は、外部から入力された、例えば、検索のためのデータ（検索データ）をラッチして、マスクレジスタ１２に供給する。
【０００４】
マスクレジスタ１２は、入力制御部１１から入力されたマスクデータ選択信号により、検索に関与させないデータ部分にマスクをかけるために、自分自身が記憶するマスクデータをＣＡＭブロック１３に供給する。
【０００５】
ＣＡＭブロック１３には、図２に示すように、ｍビットの複数のワードメモリ２１−１，２１−２，・・・（以下、個々に区別する必要がない場合、ワードメモリ２１と称する。他の場合も同様である）が設けられている。このワードメモリ２１には、例えば、検索されるデータ（格納データ）、およびその格納データを検索の対象とするまたは対象としない旨を表す論理値（以下、エンプティビットと称する）を格納することができる。格納データを検索の対象としない旨を表すエンプティビットが設定されると、ワードメモリ２１は、ＣＡＭ１に新たなデータを格納する際、格納可能なワードメモリ２１として取り扱われるので、そのエンプティビットを設定することは、格納データを削除する（ワードメモリ２１を空き状態にする）ことを意味する。
【０００６】
なお、この例の場合、格納データを検索の対象とする（ワードメモリ２１は空き状態ではない）旨を表すエンプティビットは、論理値０であり、格納データを検索の対象としない（ワードメモリ２１は空き状態である）旨を表すエンプティビットは、論理値１である。
【０００７】
図１に戻り、ＣＡＭブロック１３と出力制御部１６の間には、ＣＡＭブロック１３のワードメモリ２１のそれぞれに対応する複数の信号線１４（図中、信号線１４は、簡単のために１本の線で示されている）が設けられている。制御部１７より、空き状態のワードメモリ２１の検索（以下、エンプティアドレス検索と称する）の指令を受けると、ＣＡＭブロック１３は、エンプティビットが「ワードメモリ２１は空き状態ではない」旨を示す論理値０であるワードメモリ２１の信号線１４から、その旨を示す論理値（論理値１）を出力制御部１６に出力する。また、ＣＡＭブロック１３は、エンプティビットが「ワードメモリ２１は空き状態である」旨を示す論理値１であるワードメモリ２１の信号線１４から、その旨を示す論理値（論理値０）を、出力制御部１６に出力する。
【０００８】
ＣＡＭブロック１３と出力制御部１６の間には、ワードメモリ２１のそれぞれに対応する複数の信号線１５（図中、信号線１５は、簡単のために１本の線で示されている）がさらに設けられている。
【０００９】
制御部１７より、検索データに基づくワードメモリ２１の検索（以下、ヒットアドレス検索と称する）の指令を受けると、ＣＡＭブロック１３は、エンプティビットが「ワードメモリ２１は空き状態ではない」旨を示す論理値０であって、検索データの、マスクジスタ１２によりマスクがかけられていない部分と一致するビットパターンを有する格納データが格納されているワードメモリ２１の信号線１５から、ヒットした旨を表す論理値（例えば、論理値０）を、出力制御部１６に出力する。またＣＡＭブロック１３は、エンプティビットが「ワードメモリ２１は空き状態ではない」旨を示す論理値０であるが、検索データの、マスクジスタ１２によりマスクがかけられていない部分と一致するビットパターンを有する格納データが格納されていないワードメモリ２１またはエンプティビットが「ワードメモリ２１は空き状態である」旨を示す論理値１であるワードメモリ２１の信号線１５から、ヒットしない（ミスヒットした）旨を表す論理値（例えば、論理値１）を、出力制御部１６に出力する。
【００１０】
出力制御部１６は、制御部１７から、エンプティアドレス検索の指令を受けると、「ワードメモリ２１は空き状態である」旨を示す論理値を出力してきた信号線１４に対応するワードメモリ２１のアドレスの中から、優先度の最も高い（例えば、最も小さい）アドレスを検出し、アドレスＨＥＡ（Ｈｉｇｈｅｓｔ  Ｅｍｐｔｙ  Ａｄｄｒｅｓｓ）として出力する。
【００１１】
出力制御部１６は、制御部１７から、ヒットアドレス検索の指令を受けると、ヒットした旨を表す論理値を出力してきた信号線１５に対応するワードメモリ２１のアドレスの中から、優先度の最も高い（この例の場合、最も小さい）アドレスを検出し、アドレスＨＨＡ（Ｈｉｇｈｅｓｔ  Ｈｉｔ  Ａｄｄｒｅｓ）として出力する。
【００１２】
制御部１７の入力レジスタ３１は、１６Ｂｉｔのメモリセルからなり、そのうちの１４Ｂｉｔには、所定のコマンドデータ（ヒットアドレス検索、エンプティアドレス検索、データ削除のためのコマンド等）が入力され、１Ｂｉｔには、動作クロックＣＳが入力され、そして１Ｂｉｔには、リード／ライト用のコマンドデータが入力される。
【００１３】
入力レジスタ３１は、入力されたデータをラッチし、例えば、１４Ｂｉｔのコマンドデータをコマンドデコーダ３２に出力する。コマンドデコーダ３２は、入力レジスタ３１からのコマンドデータをデコードする。すなわち制御部１７は、コマンドデコーダ３２によってデコードされたコマンドデータの内容に従って各部を制御する。
【００１４】
例えば、制御部１７は、ＣＡＭブロック１３および出力制御部１６を制御して、エンプティアドレス検索、または入力制御部１１により入力された検索データに基づくヒットアドレス検索を行わせる。
【００１５】
制御部１７は、ＣＡＭブロック１３を制御して、エンプアドレス検索またはヒットアドレス検索により得られたアドレスＨＥＡまたはアドレスＨＨＡのワードメモリ２１に、入力制御部１１により入力されたデータを格納させることができる。このとき制御部１７は、マスクレジスタ１２のマスクデータを利用して、ワードメモリ２１の所定部分に入力データが格納されるようにすることができる（すなわちワードメモリ２１の所定部分を変更することができる）。
【００１６】
制御部１７は、特定のまたはすべてのワードメモリ２１のエンプティビットを「ワードメモリ２１は空き状態である」旨を表す論理値に変更し、特定のまたはすべてのワードメモリ２１の格納データを削除することができる。
【００１７】
制御部１７は、通常のＲＡＭのように、ＣＡＭブロック１３および出力制御部１６を制御して、入力制御部１１により入力されたアドレスに対応するワードメモリ２１から、格納データを読み出させたり、入力制御部１１によりさらに入力されたデータを、そのアドレスに対応するワードメモリ２１に書き込ませることもできる。
【００１８】
ところで、このような、所定のコマンドデータに応じた処理を行うＣＡＭ１を製造して出荷する際には、そのコマンドデータをラッチする入力レジスタ３１に対するＡＣ特性（例えば、ＳＥＴＵＰ／ＨＯＬＤ時間）を測定する必要がある。
【００１９】
従来において、このＳＥＴＵＰ／ＨＯＬＤ時間の測定は、例えば、ＳＥＴＵＰ／ＨＯＬＤ時間を測定したいＢｉｔだけが異なる、２個のコマンドデータを利用して行われる（特許文献参照）。
【００２０】
図３に示したコマンドデータＡとコマンドデータＢは、ｂｉｔ０のデータだけ異なり、他のＢｉｔのデータは同じである。すなわちＢｉｔ１乃至Ｂｉｔ１３のデータを、十分なＳＥＴＵＰ／ＨＯＬＤ時間で入力レジスタ３１に入力するが、Ｂｉｔ０に対し、例えば、“１”を、図４に示すように、入力タイミングをクロックＣＳに対して、図中、矢印の方向に少しずつずらしながら入力し、そのときＣＡＭ１で実行された処理の内容を確認することで行われる。すなわちＣＡＭ１で実行された処理がコマンドデータＡに対応するものからコマンドデータＢに対応するものに切り替わる直前に測定されたＳＥＴＵＰ／ＨＯＬＤ時間が、Ｂｉｔ０のＳＥＴＵＰ／ＨＯＬＤ時間となる。
【００２１】
なお、コマンドデータＡに対応する処理は、ある特定のアドレスのワードメモリ２１の格納データを削除する処理であり、コマンドデータＢに対応する処理は、すべてのワードメモリ２１の格納データを削除する処理である。
【００２２】
【特許文献】
特開２０００−９７９９７号公報
【００２３】
【発明が解決しようとする課題】
しかしながら、このような従来の方法では、ＳＥＴＵＰ／ＨＯＬＤ時間を測定したいＢｉｔに応じて、図３に示したような適当なテストパターンを作成する必要があり、それに手間がかかるとともに、Ｂｉｔによっては、適当なテストパターンを作成することができず、そのビットのＳＥＴＵＰ／ＨＯＬＤ時間を正確に測定することができない課題があった。
【００２４】
また、従来の方法では、上述したようにコマンドデータに応じてなされた処理の結果を確認する必要があるので、測定自体に時間がかかる課題があった。
【００２５】
なお、書き込み用等のデータに対する入力レジスタ５１（図５）のＳＥＴＵＰ／ＨＯＬＤ時間は、測定したＢｉｔの書き込み用データを、入力レジスタ５１に対し、図４に示したように、入力タイミングをクロックＣＳに対して、図中、矢印の方向に少しずつずらしながら入力するとともに、それを読み取り、入力したデータが正しく書き込まれたか否かを確認することで行うことができるので、ＳＥＴＵＰ／ＨＯＬＤ時間を簡単に測定することができる。
【００２６】
本発明はこのような状況に鑑みてなされたものであり、コマンドデータをラッチする入力レジスタ３１のＳＥＴＵＰ／ＨＯＬＤ時間を容易に測定することができるようにしたものである。
【００２７】
【課題を解決するための手段】
本発明の情報処理装置は、制御データを入力する入力手段と、入力手段により入力された制御データをデコードするデコード手段と、デコード手段によりデコードされた制御データに基づいて、所定の処理を実行する実行手段と、実行手段により実行された処理結果、または入力手段により入力された制御データを、外部に出力する出力手段とを備えることを特徴とする。
【００２８】
出力手段は、入力手段のＡＣ特性を測定する際、入力手段により入力された制御データを、外部に出力することができる。
【００２９】
情報処理装置は、複数の格納データをそれぞれ書換自在に格納しておく記憶部を有し、検索データに対応する記憶部を検索する連想メモリとすることができる。
【００３０】
本発明の情報処理装置においては、制御データが入力され、入力された制御データがデコードされ、デコードされた制御データに基づいて、所定の処理が実行され、実行された処理結果、または入力された制御データが、外部に出力される。
【００３１】
本発明の測定データ供給方法は、制御データを入力する入力手段と、入力手段により入力された制御データをデコードするデコード手段と、デコード手段によりデコードされた制御データに基づいて、所定の処理を実行する実行手段とを備える情報処理装置の測定データ供給方法であって、入力手段により入力された制御データ、または実行手段により実行された処理の結果を選択的に出力する出力ステップを含むことを特徴とする。
【００３２】
本発明の測定データ供給方法においては、制御データを入力する入力手段と、入力手段により入力された制御データをデコードするデコード手段と、デコード手段によりデコードされた制御データに基づいて、所定の処理を実行する実行手段とを備える情報処理装置の入力手段により入力された制御データ、または実行手段により実行された処理の結果が選択的に出力される。
【００３３】
【発明の実施の形態】
図６は、本発明を適用したＣＡＭ１０１の構成例を示している。このＣＡＭ１０１には、図１に示す制御部１７に代えて、制御部１１１が設けられ、テスト制御部１１２とセレクタ１１３がさらに設けられている。
【００３４】
制御部１１１の入力レジスタ１２１は、例えば、測定装置１０２から入力されたコマンドデータをラッチして、コマンドデコーダ１２２とセレクタ１１３に出力する。
【００３５】
テスト制御部１１２は、測定装置１０２からの所定の指令（ＳＥＴＵＰ／ＨＯＬＤ時間測定開始の指令）により、セレクタ１１３を制御して、入力レジスタ１２１からのコマンドデータを選択させ、外部（測定装置１０２）に出力させる。
【００３６】
セレクタ１１３には、入力レジスタ１２１からのコマンドデータ、および出力制御部１６からのデータ（検索結果等）が入力される。セレクタ１１３は、テスト制御部１１２の制御に従って、コマンドデータ、または検索結果等を外部に出力する。なおＳＥＴＵＰ／ＨＯＬＤ時間測定がなされていないときには、セレクタ１１３は、出力制御部１６からのデータを選択して出力する。
【００３７】
測定装置１０２は、例えば、入力レジスタ１２１のＳＥＴＵＰ／ＨＯＬＤ時間を測定するとき、テスト制御部１１２に対し、その旨を通知する。そして測定装置１０２は、測定したい入力レジスタ１２１のＢｉｔに対し、データを、例えば、図４に示したように、入力タイミングを少しずつずらしながら入力するとともに、それを、セレクタ１１３を介して読み取り、入力したデータが正しく書き込まれているかを確認する。測定装置１０２は、その確認結果、入力したデータが正しく書き込まれなくなる直前のＳＥＴＵＰ／ＨＯＬＤ時間を、そのｂｉｔのＳＥＴＵＰ／ＨＯＬＤ時間とする。
【００３８】
すなわち、本発明を適用したＣＡＭ１０１によれば、測定装置１０２は、制御部１１１の入力レジスタ１２１にラッチされたコマンドデータを直接読み出すことができるので、書き込み用等のデータの入力レジスタ５１の場合と同様に、入力レジスタ３１のＳＥＴＵＰ／ＨＯＬＤ時間を容易に測定することができる。
【００３９】
以上においては、ＣＡＭ１０１を例として説明したが、デコードされたコマンドデータに基づいて、所定の処理を実行するものであれば、本発明を適用することができる。
【００４０】
【発明の効果】
本発明によれば、例えば、制御データを入力する入力レジスタのＡＣ特性を容易に測定することができる。
【図面の簡単な説明】
【図１】従来のＣＡＭの構成例を示すブロック図である。
【図２】図１のＣＡＭブロックのワードメモリの構成を示す図である。
【図３】図１の入力レジスタのＳＥＴＵＰ／ＨＯＬＤ時間を測定する際に用いられるコマンドパターンを示す図である。
【図４】データの入力タイミングを示す図である。
【図５】書き込み用等のデータを入力する入力レジスタの構成例を示す図である。
【図６】本発明を適用したＣＡＭの構成例を示すブロック図である。
【符号の説明】
１０１  ＣＡＭ，  １０２  測定装置，  １１１  制御部，  １１２  テスト制御部，  １１３  セレクタ，  １２１  入力レジスタ，  １２２  コマンドデコード
【図１】
2004318952.tif 000003
【図２】
2004318952.tif 000004
【図３】
2004318952.tif 000005
【図４】
2004318952.tif 000006
【図５】
2004318952.tif 000007
【図６】
2004318952.tif 000008