(57)【要約】【課題】不純物層が浅いｐｎ接合（シャロージャンクション）を有する半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体層１０に素子分離領域１２を形成する工程と、ゲート電極を形成する領域にマスク層を形成する工程と、マスク層をマスクとして不純物をイオン注入する工程と、マスク層を除去する工程と、半導体層１０の表面に酸化物層２０を形成する工程と、酸化物層２０を除去する工程と、ゲート電極を形成する領域に、ゲート絶縁層およびゲート電極を形成する工程と、を含む。【選択図】        図４
2004281901.tif 000002
【特許請求の範囲】
【請求項１】
半導体層に素子分離領域を形成する工程と、
ゲート電極を形成する領域にマスク層を形成する工程と、
前記マスク層をマスクとして不純物をイオン注入する工程と、
前記マスク層を除去する工程と、
前記半導体層の表面に酸化物層を形成する工程と、
前記酸化物層を除去する工程と、
前記ゲート電極を形成する領域に、ゲート絶縁層およびゲート電極を形成する工程と、を含む、半導体装置の製造方法。
【請求項２】
請求項１において、
前記酸化物層は熱酸化法により形成される、半導体装置の製造方法。
【請求項３】
請求項１において、
前記酸化物層は堆積法により形成され、さらに、前記酸化物層を除去する工程の前に熱処理を行う工程を含む、半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に、半導体装置を構成する不純物層が浅いｐｎ接合、すなわちシャロージャンクションを有する半導体装置の製造方法に関する。
【０００２】
【背景技術】
近年、半導体デバイスのスケーリング則に従って、不純物層のｐｎ接合をより浅くするための研究開発が行われている。このような技術として以下のようなシャロージャンクションの形成方法が提案されている。
【０００３】
特開平７−１４２４２１号公報には、シリコンあるいはゲルマニウムのプラズマイオン注入によって半導体基板の表層部を非晶質化し、その後、不純物をプラズマイオン注入し、熱処理を行うことで、シャロージャンクションを形成する方法が開示されている。この場合、プラズマイオン注入によって非晶質化した半導体基板の表層部を結晶回復する工程が必要となる。
【０００４】
また、特開平９−９２６２８号公報には、不純物注入予定領域の上に、ポリシリコン膜を堆積させ、その上からイオン注入をした後、熱拡散処理を行うことで、シャロージャンクションを形成する方法が開示されている。この場合、サイドウォール壁付近ではポリシリコン膜が厚くなり、その直下の不純物濃度が低くなることにより、所望の不純物濃度を得ることが困難となる傾向がある。
【０００５】
【特許文献１】
特開平７−１４２４２１号公報
【特許文献２】
特開平９−９２６２８号公報
【０００６】
【発明が解決しようとする課題】
本発明の目的は、不純物層が浅いｐｎ接合（シャロージャンクション）を有する半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明にかかる半導体装置の製造方法は、
半導体層に素子分離領域を形成する工程と、
ゲート電極を形成する領域にマスク層を形成する工程と、
前記マスク層をマスクとして不純物をイオン注入する工程と、
前記マスク層を除去する工程と、
前記半導体層の表面に酸化物層を形成する工程と、
前記酸化物層を除去する工程と、
前記ゲート電極を形成する領域に、ゲート絶縁層およびゲート電極を形成する工程と、を含む。
【０００８】
この製造方法によれば、イオン注入で不純物を表面近傍に分布させた後、酸化物層を形成することで、半導体層の表層部に不純物を分布させることができる。その結果、ソース／ドレインとしての機能を十分に果たすことのできる高い不純物濃度であり、かつ浅いｐｎ接合（シャロージャンクション）を有する不純物層を形成することができる。
【０００９】
本発明にかかる半導体装置の製造方法においては、前記酸化物層は熱酸化法により形成できる。
【００１０】
本発明にかかる半導体装置の製造方法においては、前記酸化物層は堆積法により形成され、さらに、前記酸化物層を除去する工程の前に熱処理を行う工程を含むことができる。
【００１１】
【発明の実施の形態】
本発明の実施の形態について、図１から図６を参照しながら説明する。図１から図６は、本実施の形態にかかる半導体装置の製造方法を示す断面図である。
【００１２】
（ａ）まず、図１に示すように、公知の方法、たとえばＳＴＩ（シャロートレンチアイソレーション）により半導体層１０に素子分離領域１２を形成する。半導体層１０は少なくともシリコンを含み、シリコン、シリコン−ゲルマニウムなどで構成される。
【００１３】
（ｂ）図２に示すように、マスク層１４を形成する。マスク層１４は、電界効果トランジスタのゲート形成領域に形成される。マスク層１４はマスクとして機能すれば特に限定されず、たとえばレジスト層や窒化物層などを用いることができる。たとえば、マスク層１４にレジスト層を用いる場合、半導体層１０の表面全面にレジスト層を形成し、次いで、リソグラフィーによってパターニングを行い、所望のマスク層１４を形成する。
【００１４】
（ｃ）図３に示すように、マスク層１４をマスクとして、半導体層１０内に不純物をイオン注入し、不純物導入層１６を形成する。イオン注入後の不純物の濃度分布は、典型的にはガウス分布により近似され、半導体層１０の表面近傍に不純物濃度のピークが位置するように低エネルギーで不純物を打ち込むことができる。たとえば、ｐ型の電界効果トランジスタを例にとると、不純物がボロンの場合において、注入エネルギーが１〜５ｋｅＶでイオン注入を行うと、不純物濃度のピークは、深さが１０〜２０ｎｍの位置になる。
【００１５】
その後、マスク層１４を、ドライエッチングまたはウェットエッチングにより除去する。
【００１６】
（ｄ）図４に示すように、半導体層１０の表面に酸化物層２０を形成する。酸化物層２０は、熱酸化法によって形成できる。熱酸化法では、たとえば、酸素雰囲気中、７００〜１１００℃で熱処理を行うことによって、半導体層１０の表面を酸化させることにより酸化シリコンからなる酸化物層２０を形成する。この熱処理により不純物導入層１６の不純物は拡散し、半導体層１０の表層部に不純物層１８が形成される。このとき、不純物は半導体層１０と酸化物層２０との界面に集まりやすく、その結果、浅いｐｎ接合を有する不純物層１８が形成される。この工程（ｄ）における熱処理によって不純物は活性化され、不純物層１８は、電界効果トランジスタにおけるソース／ドレイン領域となる。必要があればさらに、不純物活性化のための熱処理を、後述する工程（ｆ）の後に行うことができる。
【００１７】
この工程（ｄ）における熱処理により、不純物は酸化物層２０内にも取り込まれるため、不純物層１８を所望の不純物濃度にするためには、この取り込まれる量も考慮して、イオン注入の条件、酸化物層２０の形成条件を決定する。
【００１８】
（ｅ）図５に示すように、図４に示す酸化物層２０をエッチングにより除去する。エッチングは、ドライエッチングやウェットエッチングにより行うことができ、エッチングによるダメージを少なくするためには、ウェットエッチングが好ましい。
【００１９】
（ｆ）図６に示すように、ゲート形成領域にゲート絶縁層３０およびゲート電極３２を形成する。ゲート絶縁層３０およびゲート電極３２は、たとえば以下のような工程で形成することができる。まず、半導体層１０の表面全面に絶縁層を形成する。次いで、絶縁層の表面全面に導電層を形成する。その後、絶縁層および導電層をリソグラフィーおよびエッチングによってパターニングして、所望のゲート絶縁層３０およびゲート電極３２を形成する。ゲート絶縁層３０は、ハフニウム、ジルコニウム、アルミニウムなどの金属の酸化物、あるいは酸化シリコンなどによって形成できる。ゲート電極３２としては、タンタル、タングステン、モリブデン、クロム、ジルコニウム、ハフニウムなどの遷移金属から選択される金属あるいは導電性のポリシリコンを用いることができる。
【００２０】
以上の工程によって、本実施の形態にかかる半導体装置を製造することができる。この製造方法によれば、以下の特徴を有する。
【００２１】
本実施の形態にかかる製造方法によれば、イオン注入で不純物を表面近傍に分布させた後、熱酸化によって酸化物層２０を形成することで、半導体層１０の表層部に不純物を分布させることができる。その結果、ソース／ドレインとしての機能を十分に果たすことのできる高い不純物濃度であり、かつ浅いｐｎ接合（シャロージャンクション）を有する不純物層１８を形成することができる。しかも、イオン注入後、半導体層１０を熱酸化することによって酸化物層２０を形成し、さらにその酸化物層２０を除去するので、イオン注入によるダメージが特に大きい半導体層１０の表層部も同時に除去される。その結果、半導体層１０内のイオン注入ダメージによるディスロケーションを減少させることができる。
【００２２】
以上、本発明の実施の形態の一例について述べたが、本発明はこれらに限定されず、その要旨の範囲内で各種の態様を取りうる。たとえば、前記製造方法は、ｐ型の電界効果トランジスタのみならず、ｎ型の電界効果トランジスタにも適用することができる。また、前記工程（ｄ）における酸化物層２０の形成は、堆積法、例えばＣＶＤ法などによっても形成することができる。この場合、酸化物層２０を堆積した後に熱処理を行うことで、半導体層１０と酸化物層２０との界面に不純物を集めることができる。その結果、所望の浅いｐｎ接合を有する不純物層１８を形成できる。
【図面の簡単な説明】
【図１】本実施の形態にかかる半導体装置の製造方法を示す断面図。
【図２】本実施の形態にかかる半導体装置の製造方法を示す断面図。
【図３】本実施の形態にかかる半導体装置の製造方法を示す断面図。
【図４】本実施の形態にかかる半導体装置の製造方法を示す断面図。
【図５】本実施の形態にかかる半導体装置の製造方法を示す断面図。
【図６】本実施の形態にかかる半導体装置の製造方法を示す断面図。
【符号の説明】
１０  半導体層、  １２  素子分離領域、  １４  マスク層、
１６  不純物導入層、  １８  不純物層、  ２０  酸化物層、
３０  ゲート絶縁層、  ３２  ゲート電極
【図１】
2004281901.tif 000003
【図２】
2004281901.tif 000004
【図３】
2004281901.tif 000005
【図４】
2004281901.tif 000006
【図５】
2004281901.tif 000007
【図６】
2004281901.tif 000008