(57)【要約】【課題】  発光素子を用いた発光表示装置における各画素間の輝度を均一にする。【解決手段】  Ｃｖｔｈにゲート電極が連結され、電源供給線から発光素子ＯＬＥＤへの電流供給をオンオフするＭ１と、現在の走査線以前の走査線からの選択信号に応答してＣｖｔｈにＭ１をオンさせるためのしきい電圧に相当する電圧を充電する第１スイッチング部（Ｍ４，Ｍ５）と、現在の走査線からの選択信号に応答してデータ線Ｄａｔａからのデータ信号を伝達するＭ３と、電源供給線とＭ２との間に連結され、Ｍ２に応じてデータ信号に対応する電圧を充電するＣｓｔと、制御信号に応答して、Ｃｖｔｈに電圧が充電される間、Ｍ１と発光素子とを電気的に遮断する第２スイッチング部（Ｍ２）とを備えた。【選択図】    図６
2004226960.tif 000002
【特許請求の範囲】
【請求項１】
画像信号を示すデータ信号を伝達する多数のデータ線と、選択信号を伝達する多数の走査線と、前記データ線と前記走査線に連結された画素回路と、前記画素回路に電気的に連結される電源供給線を含む発光表示装置において、
前記画素回路は、印加される電流の量に対応する光を発光する発光素子と、
第１キャパシタにゲート電極が連結され、前記電源供給線から前記発光素子への電流供給をオンオフする第１トランジスタと、
現在の走査線以前の走査線からの選択信号に応答して前記第１キャパシタに前記第１トランジスタをオンさせるためのしきい電圧に相当する電圧を充電し、前記第１トランジスタをオンさせる第１スイッチング部と、
現在の走査線からの選択信号に応答して前記データ線からのデータ信号を伝達する第２トランジスタと、
前記電源供給線と前記第２トランジスタの間に連結されるとともに、前記電源供給線と前記第１キャパシタとの間に連結し、前記第２トランジスタのオンオフに応じて前記データ信号に対応する電圧を充電する第２キャパシタと、
制御信号に応答して、前記第１キャパシタに電圧が充電される間、前記第１トランジスタと前記発光素子とを電気的に遮断する第２スイッチング部とを備え、
前記第１トランジスタは前記第１及び第２キャパシタに充電された電圧の合計に対応する電流を前記発光素子に供給することを特徴とする発光表示装置。
【請求項２】
前記第１スイッチング部は、
前記現在の走査線以前の走査線からの選択信号に応答して前記電源供給線からの電圧を前記第１キャパシタに印加する第３トランジスタと、
前記現在の走査線以前の走査線からの選択信号に応答して前記第１トランジスタのゲート電極と主電極を導通させる第４トランジスタとを含むことを特徴とする請求項１に記載の発光表示装置。
【請求項３】
前記第１〜第４トランジスタは同一電導タイプのトランジスタであることを特徴とする請求項２に記載の発光表示装置。
【請求項４】
前記第２スイッチング部を制御する前記制御信号は、現在の走査線以前の走査線からの選択信号であり、
前記第２スイッチング部は、前記第１トランジスタと前記発光素子との間に連結され、前記制御信号に応答してターンオフする第５トランジスタとを含むことを特徴とする請求項１に記載の発光表示装置。
【請求項５】
前記第２スイッチング部は、前記第１トランジスタと前記発光素子との間に連結される第６トランジスタを含み、
前記制御信号は別の走査線からの選択信号であって、現在の走査線以前の走査線及び現在の走査線から選択信号が印加されてから前記第６トランジスタをターンオンさせる信号であることを特徴とする請求項１に記載の発光表示装置。
【請求項６】
前記制御信号は、現在の走査線以前の走査線からの選択信号及び前記現在の走査線からの選択信号を含み、
前記第２スイッチング部は、前記第１トランジスタと前記発光素子との間に直列に連結され、ゲート電極にそれぞれ前記現在の走査線以前の走査線及び現在の走査線が連結される第７及び第８トランジスタを含むことを特徴とする請求項１に記載の発光表示装置。
【請求項７】
前記電源供給線と走査線が平行であることを特徴とする請求項１に記載の発光表示装置。
【請求項８】
多数のデータ線と多数の走査線によって規定される多数の画素にそれぞれ形成される画素回路において、
前記画素回路は、
発光素子と、
第１主電極が電源供給線に連結されて前記発光素子の発光に必要な電流の供給をオンオフする第１トランジスタと、
前記電源供給線と前記第１トランジスタのゲート電極との間に直列に連結される第１及び第２キャパシタと、
現在の走査線にゲート電極が連結され、前記データ線と前記第１及び第２キャパシタの接点にそれぞれ第１主電極及び第２主電極が連結される第２トランジスタと、
現在の走査線以前の走査線にゲート電極が連結され、前記電源供給線と前記第１及び第２キャパシタの接点との間に連結される第３トランジスタと、
現在の走査線以前の走査線にゲート電極が連結され、前記第２キャパシタと第１トランジスタの第２主電極との間に連結される第４トランジスタとを備え、
前記第１トランジスタは、前記第１及び第２キャパシタに充電された電圧に対応する電流を前記発光素子に供給することを特徴とする画素回路。
【請求項９】
前記第１〜第４トランジスタは同一電導タイプのトランジスタであることを特徴とする請求項８に記載の画素回路。
【請求項１０】
制御信号が制御端子に印加され、前記第１トランジスタと前記発光素子との間に連結されるスイッチング部をさらに含む請求項８に記載の画素回路。
【請求項１１】
前記制御信号は、現在の走査線以前の走査線からの選択信号であり、
前記スイッチング部は、前記第１トランジスタと前記発光素子との間に連結されて前記制御信号に応答してターンオフする第５トランジスタを含むことを特徴とする請求項１０に記載の画素回路。
【請求項１２】
前記スイッチング部は、前記第１トランジスタと前記発光素子との間に連結される第６トランジスタを含み、
前記制御信号は、現在の走査線以前の走査線及び現在の走査線から選択信号が印加されたのちに前記第６トランジスタをターンオンさせる別の走査線からの選択信号であることを特徴とする請求項１０に記載の画素回路。
【請求項１３】
前記制御信号は、現在の走査線以前の走査線からの選択信号及び前記現在の走査線からの選択信号を含み、
前記スイッチング部は、ゲート電極にそれぞれ現在の走査線以前の走査線及び前記現在の走査線が連結され、前記第１トランジスタと前記発光素子との間に直列に連結される第７及び第８トランジスタを含むことを特徴とする請求項１０に記載の画素回路。
【請求項１４】
前記電源供給線と走査線が平行であることを特徴とする請求項８に記載の画素回路。
【請求項１５】
多数のデータ線と、これら多数のデータ線に交差する多数の走査線と、前記多数のデータ線と前記多数の走査線によって規定される領域に形成され、それぞれ発光素子に電流を供給するトランジスタを有する行列形態の多数の画素を含む発光表示装置の駆動方法において、
前記画素のトランジスタのゲート電圧を補償する段階と、
選択信号を前記画素に印加する段階と、
前記選択信号に応答して前記データ線からデータ電圧を受信して前記補償されたゲート電圧と前記データ電圧の合計に対応する電流を、前記発光素子に供給する段階と
を含むことを特徴とする発光表示装置の駆動方法。
【請求項１６】
制御信号に応答して前記データ線から前記データ電圧が印加される間に前記発光素子に電流の供給を遮断する段階をさらに含むことを特徴とする請求項１５に記載の発光表示装置の駆動方法。
【請求項１７】
前記制御信号は、現在の走査線以前の走査線の選択信号であることを特徴とする請求項１６に記載の発光表示装置の駆動方法。
【請求項１８】
前記制御信号は、別途の走査線の選択信号であることを特徴とする請求項１６に記載の発光表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，発光表示装置及びその駆動方法並びに画素回路にかかり、より詳細には有機電界発光（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ；以下「ＥＬ」という。）を利用した発光表示装置及びその駆動方法並びに画素回路に関する。
【背景技術】
【０００２】
一般に有機ＥＬ表示装置は、蛍光性有機化合物を電気的に励起させて発光させる表示装置であって、Ｎ×Ｍ個の有機発光セルを電圧駆動あるいは電流駆動して映像を表現できるようになっている。このような有機発光セルは、アノードＩＴＯ、有機薄膜、カソードレイアＭｅｔａｌの構造を有している。有機薄膜は電子と精工のバランスを良くして発光効率を向上させるために発光層（ＥＭＬ:ｅｍｉｔｔｉｎｇ  ｌａｙｅｒ）、電子輸送層（ＥＴＬ:Ｅｌｅｃｔｒｏｎ  Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ）及び精工輸送層（ＨＴＬ:Ｈｏｌｅ  Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ）を含む多層構造からなり、さらに、別の電子注入層（ＥＩＬ:Ｅｌｅｃｔｒｏｎ  Ｉｎｊｅｃｔｉｎｇ  Ｌａｙｅｒ）と精工注入層（ＨＩＬ:Ｈｏｌｅ  Ｉｎｊｅｃｔｉｎｇ  Ｌａｙｅｒ）を含んでいる。
【０００３】
このように構成される有機発光セルを駆動する方式には、単純マトリックス（ｐａｓｓｉｖｅ  ｍａｔｒｉｘ）方式とＴＦＴまたはＭＯＳＦＥＴを利用した能動駆動（ａｃｔｉｖｅ  ｍａｔｒｉｘ）方式がある。単純マトリックス方式は正極と負極とを直交するように形成してラインを選択する方法で駆動するが、能動駆動方式はＴＦＴとキャパシタを各ＩＴＯ画素電極に接続し、キャパシタの容量によって電圧を維持する駆動方式である。
【０００４】
図１は、ＴＦＴを利用して有機ＥＬ素子を駆動する従来の画素回路で、Ｎ×Ｍ個の画素のうち一つを代表的に示したものである。図１に示すように、有機ＥＬ素子ＯＬＥＤに電流駆動形トランジスタＭ２が連結されて発光のための電流を供給する。電流駆動形トランジスタＭ２の電流量はスイッチングトランジスタＭ１を通じて印加されるデータ電圧によって制御される。この時印加された電圧を一定の間維持するためのキャパシタＣｓｔがトランジスタＭ２のソースとゲートとの間に連結されている。トランジスタＭ１のゲートには選択信号線Ｓｅｌｅｃｔが連結されており、ソース側にはデータ線Ｖｄａｔａが連結されている。
【０００５】
このような構成の画素回路の動作を説明する。スイッチングトランジスタＭ１のゲートに印加される選択信号ＳｅｌｅｃｔによってトランジスタＭ１がオンになると、データ線を通じてデータ電圧Ｖｄａｔａが駆動用トランジスタＭ２のゲートに印加される。そして、ゲートに印加されるデータ電圧Ｖｄａｔａに対応してトランジスタＭ２を通じて有機ＥＬ素子ＯＬＥＤに電流が流れて発光が行われる。
【０００６】
この時、有機ＥＬ素子に流れる電流は次の数式（１）のとおりである。
【０００７】
【数１】
2004226960.tif 000003
【０００８】
上記数式（１）において、ＩＯＬＥＤは有機ＥＬ素子に流れる電流、ＶｇｓはトランジスタＭ２のソースとゲートとの間の電圧、ＶｔｈはトランジスタＭ２のしきい電圧、Ｖｄａｔａはデータ電圧、βは定数値を示す。
【０００９】
上記数式（１）に示すように、図１に示した画素回路によれば、印加されるデータ電圧Ｖｄａｔａに対応する電流が有機ＥＬ素子ＯＬＥＤに供給され、供給された電流に対応して有機ＥＬ素子が発光する。
【００１０】
一方、一般に回路駆動電圧Ｖｄｄは水平ラインで構成されるか、または垂直ラインで構成されて各セルの駆動用トランジスタＭ２に電源を供給する。しかし、回路駆動電圧Ｖｄｄが図２のように水平ラインで構成される場合、分岐された各Ｖｄｄラインにかかった各セルの駆動用トランジスタＭ２のうちターンオンになったトランジスタが多ければ、該当Ｖｄｄラインに多くの電流が流れるようになり、これによって水平ラインの左側と右側の電圧差が大きくなる。
【００１１】
このようなＶｄｄラインの電圧降下は電流量に比例するが、電流量は該当ラインにかかった画素のうちターンオンになった画素の数によって変わり、それによって電圧降下量も変わる。したがって、図２で水平ラインの右側の画素に印加される駆動電圧Ｖｄｄが左側の画素に印加される駆動電圧Ｖｄｄより低くなり、右側の画素に位置した駆動用トランジスタＭ２にかかる電圧Ｖｇｓが左側の画素に位置した駆動用トランジスタＭ２にかかる電圧Ｖｇｓより低くなる。これによってトランジスタに流れる電流量が変り、輝度差が発生する。なお、電圧Ｖｇｓが同じであっても製造工程の不均一性によってＴＦＴのしきい電圧Ｖｔｈに偏差が生ずるために、有機ＥＬ素子ＯＬＥＤに供給される電流の量が変わり、発光輝度が変わる問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
このような問題点を解決するものとして、図３に示すような画素回路が考えられる。図３は駆動用トランジスタＭ２のしきい電圧Ｖｔｈの変化による輝度不均一性を防止することができる画素回路を示したものであり、図４は図３の回路を駆動するための駆動タイミング図を示したものである。
【００１３】
ところが、このような図３に示す画素回路ではＡＺ信号がロー（Ｌｏｗ）の間には、駆動用トランジスタＭ２を駆動するデータ電圧が駆動電圧Ｖｄｄと同じでなければならない。また、駆動用トランジスタＭ２のソースとゲートとの間の電圧は次の数式（２）のとおりである。
【００１４】
【数２】
2004226960.tif 000004
【００１５】
上記数式（２）において、Ｖｔｈは駆動用トランジスタＭ２のしきい電圧、Ｖｄａｔａはデータ電圧、Ｖｄｄは駆動電圧を示す。
【００１６】
上記数式（２）に示すように、データ電圧がキャパシタＣ１，Ｃ２により分割されるためデータ電圧のスイングの幅が大きいか、またはキャパシタＣ１の値が大きくなければならないという問題点がある。
【００１７】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，駆動用トランジスタなどを構成する薄膜トランジスタＴＦＴのしきい電圧の偏差を補償することにより、各画素間における輝度を均一にすることができ，また駆動電圧Ｖｄｄラインで発生する各画素間の電圧降下量の差を補償することにより、各画素間における輝度を均一にすることができる有機ＥＬ表示装置を提供することにある。
【課題を解決するための手段】
【００１８】
上記課題を解決するために，本発明のある観点によれば，画像信号を示すデータ信号を伝達する多数のデータ線と、選択信号を伝達する多数の走査線と、前記データ線と前記走査線に連結された画素回路と、前記画素回路に電気的に連結される電源供給線を含む発光表示装置において、前記画素回路は、印加される電流の量に対応する光を発光する発光素子と、第１キャパシタにゲート電極が連結され、前記電源供給線から前記発光素子への電流供給をオンオフする第１トランジスタと、現在の走査線以前の走査線からの選択信号に応答して前記第１キャパシタに前記第１トランジスタをオンさせるためのしきい電圧に相当する電圧を充電し、前記第１トランジスタをオンさせる第１スイッチング部と、現在の走査線からの選択信号に応答して前記データ線からのデータ信号を伝達する第２トランジスタと、前記電源供給線と前記第２トランジスタの間に連結されるとともに、前記電源供給線と前記第１キャパシタとの間に連結し、前記第２トランジスタのオンオフに応じて前記データ信号に対応する電圧を充電する第２キャパシタと、制御信号に応答して、前記第１キャパシタに電圧が充電される間、前記第１トランジスタと前記発光素子とを電気的に遮断する第２スイッチング部とを備え、前記第１トランジスタは前記第１及び第２キャパシタに充電された電圧の合計に対応する電流を前記発光素子に供給することを特徴とする発光表示装置が提供される。
【００１９】
ここで、前記第１スイッチング部は、前記現在の走査線以前の走査線からの選択信号に応答して前記電源供給線からの電圧を前記第１キャパシタに印加する第３トランジスタと、前記現在の走査線以前の走査線からの選択信号に応答して前記第１トランジスタのゲート電極と主電極を導通させる第４トランジスタとを含むようにしてもよい。また、上記第１〜第４トランジスタは同一電導タイプのトランジスタとしてもよい。
【００２０】
また、前記第２スイッチング部を制御する前記制御信号は、現在の走査線以前の走査線からの選択信号であり、前記第２スイッチング部は、前記第１トランジスタと前記発光素子との間に連結され、前記制御信号に応答してターンオフする第５トランジスタとを含むようにしてもよい。
【００２１】
このような本発明によれば、発光素子をオンオフさせる第１トランジスタのゲート電極に接続された第１キャパシタには、第１トランジスタをオンさせるためのしきい電圧に相当する電圧が充電され、その間は第２スイッチング部により第１トランジスタと発光素子とを電気的に遮断するされる。そして、第２キャパシタにはデータ信号に対応する電圧が充電される。これにより、第１トランジスタのゲート電極には第１及び第２キャパシタに充電された電圧が印加されるので、前記第１トランジスタは前記第１及び第２キャパシタに充電された電圧の合計に対応する電流を前記発光素子に供給することができる。これにより、第１トランジスタ（例えば薄膜トランジスタＴＦＴ）のしきい電圧の偏差を補償することができるので、各画素間における輝度を均一にすることができる。
【００２２】
また、前記第２スイッチング部は、前記第１トランジスタと前記発光素子との間に連結される第６トランジスタを含み、前記制御信号は別の走査線からの選択信号であって、現在の走査線以前の走査線及び現在の走査線から選択信号が印加されてから前記第６トランジスタをターンオンさせる信号であってもよい。これによれば、さらにデータ電圧が印加される間に発光素子をオンオフする第１トランジスタに電流が流れないようにすることができる。このため、駆動電源線には電流が全く流れないために駆動電源線における電圧降下が発生せず、データ電圧を印加したのちに電圧降下が起こっても各画素の第１トランジスタのゲートソース間電圧は変わらないため、駆動電圧の電圧降下によって画素間の輝度が不均一となることを防止することができる。
【００２３】
また、前記制御信号は、現在の走査線以前の走査線からの選択信号及び前記現在の走査線からの選択信号を含み、前記第２スイッチング部は、前記第１トランジスタと前記発光素子との間に直列に連結され、ゲート電極にそれぞれ前記現在の走査線以前の走査線及び現在の走査線が連結される第７及び第８トランジスタを含むようにしてもよい。これによれば、さらに前記第２スイッチング部を制御する前記制御信号を新たに生成する必要はなく、現在の走査線以前の走査線からの選択信号及び前記現在の走査線からの選択信号によって第２スイッチング部を制御することができるので、回路構成をさらに簡単にすることができる。
【００２４】
上記課題を解決するために，本発明の別の観点によれば，多数のデータ線と多数の走査線によって規定される多数の画素にそれぞれ形成される画素回路において、前記画素回路は、発光素子と、第１主電極が電源供給線に連結されて前記発光素子の発光に必要な電流の供給をオンオフする第１トランジスタと、前記電源供給線と前記第１トランジスタのゲート電極との間に直列に連結される第１及び第２キャパシタと、現在の走査線にゲート電極が連結され、前記データ線と前記第１及び第２キャパシタの接点にそれぞれ第１主電極及び第２主電極が連結される第２トランジスタと、現在の走査線以前の走査線にゲート電極が連結され、前記電源供給線と前記第１及び第２キャパシタの接点との間に連結される第３トランジスタと、現在の走査線以前の走査線にゲート電極が連結され、前記第２キャパシタと第１トランジスタの第２主電極との間に連結される第４トランジスタとを備え、前記第１トランジスタは、前記第１及び第２キャパシタに充電された電圧に対応する電流を前記発光素子に供給することを特徴とする画素回路が提供される。この時、前記第１〜第４トランジスタは同一の電導タイプのトランジスタであってもよい。
【００２５】
また、前記画素回路は、制御信号が制御端子に印加され、前記第１トランジスタと前記発光素子との間に連結されるスイッチング部をさらに含むようにしてもよい。この時、前記制御信号は現在の走査線以前の走査線からの選択信号であり、前記スイッチング部は前記第１トランジスタと前記発光素子との間に連結されて前記制御信号に応答してターンオフされる第５トランジスタを含むようにしてもよい。
【００２６】
また、前記スイッチング部は前記第１トランジスタと前記発光素子との間に連結される第６トランジスタを含み、前記制御信号は現在の走査線以前の走査線及び現在の走査線から選択信号が印加されたのちに前記第６トランジスタをターンオンさせる別の走査線からの選択信号であってもよい。
【００２７】
また、前記制御信号は現在の走査線以前の走査線からの選択信号及び前記現在の走査線からの選択信号を含むことができる。この時、前記スイッチング部は、ゲート電極にそれぞれ現在の走査線以前の走査線及び前記現在の走査線が連結されて前記第１トランジスタと前記発光素子との間に直列に連結される第７及び第８トランジスタを含むようにしてもよい。
【００２８】
上記課題を解決するために，本発明の別の観点によれば，多数のデータ線と、これら多数のデータ線に交差する多数の走査線と、前記多数のデータ線と前記多数の走査線によって規定される領域に形成され、それぞれ発光素子に電流を供給するトランジスタを有する行列形態の多数の画素を含む発光表示装置の駆動方法において、前記画素のトランジスタのゲート電圧を補償する段階と、選択信号を前記画素に印加する段階と、前記選択信号に応答して前記データ線からデータ電圧を受信して前記補償されたゲート電圧と前記データ電圧の合計に対応する電流を、前記発光素子に供給する段階とを含むようにしてもよい。
【００２９】
さらに、上記駆動方法は、前記制御信号に応答して前記データ線から前記データ電圧が印加される間に前記発光素子に電流の供給を遮断する段階をさらに含むようにしてもよい。この時、前記制御信号は現在の走査線以前の走査線の選択信号であってもよく、また別の走査線の選択信号であってもよい。
【発明の効果】
【００３０】
以上の説明のように本発明によれば、有機ＥＬ素子を駆動するための薄膜トランジスタＴＦＴのしきい電圧の偏差を効果的に補償して輝度不均一性を防止することができ、また例えば駆動電源線を走査線のような方向に配列した時、駆動電源線の電圧降下による輝度不均一性を防止することもできる。
【発明を実施するための最良の形態】
【００３１】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３２】
先ず、本発明の第１の実施形態にかかる有機ＥＬ表示装置の画素回路を図面を参照しながら説明する。図５は本発明の第１の実施形態にかかる有機ＥＬ表示装置の概略構成を示す平面図である。なお、他の実施形態における画素回路も図５に示す有機ＥＬ表示装置に適用可能である。
【００３３】
図５に示すように、本実施形態にかかる有機ＥＬ表示装置は有機ＥＬ表示パネル１０、データ駆動部ー３０、走査駆動部２０を備える。有機ＥＬ表示パネル１０は画像信号を示すデータ信号を伝達する多数のデータ線Ｄ１，Ｄ２，Ｄ３，．．．，Ｄｙ、選択信号を伝達するための走査線Ｓ１，Ｓ２，Ｓ３，．．．，Ｓｚ、多数のデータ線と多数の走査線によって囲まれる多数の画素に各々形成される画素回路１１を備える。データ駆動部３０は多数のデータ線に画像信号を示すデータ電圧を印加し、走査駆動部２０は多数の走査線に選択信号を順次に印加するようになっている。
【００３４】
ここで、本実施形態にかかる画素回路１１を図６に示す。画素回路１１は図６に示すように発光素子例えば有機ＥＬ素子ＯＬＥＤ、トランジスタ（第１トランジスタ）Ｍ１，第２スイッチ部を構成するトランジスタ（第３トランジスタ）Ｍ２，トランジスタ（第２トランジスタ）Ｍ３，第１スイッチ部を構成するトランジスタ（第３トランジスタ）Ｍ４及びトランジスタ（第４トランジスタ）Ｍ５、キャパシタ（第１キャパシタ）Ｃｓｔ，キャパシタ（第２キャパシタ）Ｃｖｔｈを備える。
【００３５】
上記有機ＥＬ素子ＯＬＥＤは印加される電流の量に対応する光を発光する。駆動用トランジスタ（電流供給用トランジスタ）であるトランジスタＭ１は、そのソース（第１主電極）に駆動電圧Ｖｄｄが連結されて、ドレーン（第２主電極）にトランジスタＭ２のソースが連結され、ゲートソース間に印加される電圧に対応する駆動電流を出力する。トランジスタＭ２はトランジスタＭ１と有機ＥＬ素子ＯＬＥＤの間に連結されて、トランジスタＭ１からの駆動電流を有機ＥＬ素子ＯＬＥＤに伝達する。
【００３６】
トランジスタＭ３，Ｍ４，Ｍ５は走査線選択用トランジスタである。トランジスタＭ３はトランジスタＭ４にドレーンが連結されてデータ線Ｄａｔａにソースが連結されてｎ番目の走査線ｎｔｈ  Ｓｃａｎにゲートが連結される。トランジスタＭ２，Ｍ４，Ｍ５のゲートは、ｎ−１番目の走査線（ｎ-１）ｔｈ  Ｓｃａｎに連結される。また、図６に示した画素回路によれば、電流供給用トランジスタＭ１と走査線選択用トランジスタＭ３，Ｍ４，Ｍ５は例えばＰＭＯＳ型薄膜トランジスタから構成し、走査線選択用トランジスタＭ２は例えばＮＭＯＳ型薄膜トランジスタから構成されている。
【００３７】
キャパシタＣｓｔ，Ｃｖｔｈは駆動電圧ＶｄｄとトランジスタＭ１のゲートとの間に直列に連結され、データ線Ｄａｔａは走査線選択用トランジスタＭ３を通じて二つのキャパシタＣｓｔ，Ｃｖｔｈの間に連結される。
【００３８】
次に、図６に示す画素回路の動作を図７Ａ、図７Ｂ、図８Ａ、図８Ｂを参照しながら説明する。図７Ｂに示すようにｎ−１番目の走査線（ｎ-１）ｔｈ  Ｓｃａｎが選択されて（ｎ-１）番目の走査線（ｎ-１）ｔｈ  Ｓｃａｎにロー（Ｌｏｗ）信号が入ってから、ｎ番目の走査線ｎｔｈ  Ｓｃａｎにハイ（Ｈｉｇｈ）信号が入るまでの時間Ｔ（ｎ-１）の間には、図７Ａに示すようにトランジスタＭ４，Ｍ５がターンオンになり、トランジスタＭ２はターンオフになる。また、ｎ番目の走査線ｎｔｈ  Ｓｃａｎにゲートが連結されたトランジスタＭ３もターンオフになる。したがって、トランジスタＭ１は駆動電圧Ｖｄｄに対してダイオード機能が発揮され、キャパシタＣｖｔｈにはトランジスタＭ１のしきい電圧Ｖｔｈが保存されることになる。
【００３９】
一方、図８Ｂのようにｎ番目走査線ｎｔｈ  Ｓｃａｎが選択されて、ｎ番目走査線ｎｔｈ  Ｓｃａｎにロー信号が印加されてから（ｎ-１）番目走査線（ｎ-１）ｔｈＳｃａｎにハイ信号が印加されるまでの時間Ｔｎの間には、図８ＡのようにトランジスタＭ４，Ｍ５がターンオフになり、トランジスタＭ２はターンオンになる。また、ｎ番目走査線ｎｔｈ  Ｓｃａｎにゲートが連結されたトランジスタＭ３もターンオンになる。したがって、データ線Ｄａｔａからのデータ電圧ＶｄａｔａによってノードＤの電圧がデータ電圧Ｖｄａｔａになる。そして、キャパシタＣｖｔｈにはトランジスタＭ１のしきい電圧Ｖｔｈが保存されているのでトランジスタＭ１のゲート電圧はＶｄａｔａ＋Ｖｔｈになる。
【００４０】
つまり、トランジスタＭ１のゲートソース間電圧Ｖｇｓは次の数式（３）のようになり、数式（４）に示した電流ＩＯＬＥＤがトランジスタＭ１を通じて有機ＥＬ素子ＯＬＥＤに供給される。
【００４１】
【数３】
2004226960.tif 000005
【００４２】
【数４】
2004226960.tif 000006
【００４３】
上記数式（３）、（４）において、Ｖｄｄは駆動電圧、Ｖｄａｔａはデータ電圧、ＶｔｈはトランジスタＭ１のしきい電圧である。
【００４４】
従って、数式（３）に示すように、各画素に位置するトランジスタＭ１のしきい電圧Ｖｔｈが互いに異なっても、このしきい電圧Ｖｔｈの偏差がデータ電圧Ｖｄａｔａによって補償されるため、有機ＥＬ素子ＯＬＥＤに供給される電流は一定になる。これにより、従来、水平ライン方向の画素の位置によって輝度の不均衡が生じることを防止することができる。
【００４５】
次に、本発明の第２の実施形態にかかる画素回路について図面を参照しながら説明する。
図９Ａは、第２実施形態にかかる画素回路の構成を示す回路図であり、図９Ｂは図９Ａに示す画素回路の走査タイミング図である。
【００４６】
図９Ａに示す画素回路によれば、駆動電圧Ｖｄｄの供給線の線抵抗によって駆動電圧Ｖｄｄが降下される現象に基づく各画素間における輝度の不均一を解消することができる。
【００４７】
一般にデータ電圧Ｖｄａｔａを供給する際に駆動トランジスタに電流が流れていれば、駆動電圧Ｖｄｄの供給線の線抵抗によって駆動電圧Ｖｄｄが降下される現象が現れる。この時、電圧降下量は駆動電圧Ｖｄｄの供給線に流れる電流量に比例する。したがって、同じデータ電圧Ｖｄａｔａを印加しても駆動トランジスタにかかる電圧Ｖｇｓが変わり、これにより電流も変わるため、このような現象によっても各画素間に輝度の不均一が発生する。図９Ａに示す画素回路によればこのような輝度の不均一も解消でききる。
【００４８】
具体的には、図９Ａに示す画素回路は、図６に示す画素回路においてｎ−１番目の走査線（ｎ-１）ｔｈ  Ｓｃａｎにゲートが連結されていたＮＭＯＳ型で構成されるトランジスタＭ２に代えてＰＭＯＳ型トランジスタで構成されるトランジスタ（第６トランジスタ）Ｍ６を設け、このトランジスタＭ６のゲートに接続してトランジスタＭ６を制御するための別の走査線ｎｔｈ  Ｓｃａｎ２を設けたものである。
【００４９】
図９Ａに示す画素回路は、図２に示すように駆動電圧Ｖｄｄ供給線と走査線が同じ方向に配線される場合、データ電圧Ｖｄａｔａを供給する間に駆動トランジスタ（トランジスタＭ１）に電流が流れないようにすることで電圧Ｖｇｓの変化を防止する。
【００５０】
つまり、図９Ｂに示すように、（ｎ-１）番目の走査線（ｎ-１）ｔｈ  Ｓｃａｎとｎ番目の走査線ｎｔｈ  Ｓｃａｎに順次にロー信号が印加される間に、新たに設けた走査線ｎｔｈ  Ｓｃａｎ２にはハイ信号を印加してトランジスタＭ６をターンオフさせることによって、データ電圧Ｖｄａｔａが印加される間に駆動トランジスタ（トランジスタＭ１）に電流が流れないようにしている。
【００５１】
従って、ｎ番目の駆動電源Ｖｄｄ線には電流が全く流れないために駆動電源Ｖｄｄ線における電圧降下が発生せず、データ電圧Ｖｄａｔａを印加したのちに電圧降下が起こっても各画素のトランジスタ電圧Ｖｇｓは変わらないため、駆動電圧Ｖｄｄの電圧降下によって画素間の輝度が不均一となることを防止することができる。
【００５２】
次に、本発明の第３の実施形態にかかる画素回路について図面を参照しながら説明する。図１０Ａは、本実施形態にかかる画素回路の構成を示す回路図であり、図９Ｂは図９Ａに示す画素回路の走査タイミング図である。
【００５３】
上記図９Ａに示す画素回路は、トランジスタＭ６を制御するための別の走査線ｎｔｈ  Ｓｃａｎ２を追加しなければならないので、この別の走査線ｎｔｈ  Ｓｃａｎ２に印加する信号を形成するための回路が必要である。
【００５４】
図１０Ａに示す画素回路によれば、図９Ａに示す画素回路で必要となる別の走査線ｎｔｈ  Ｓｃａｎ２に印加する信号を形成するための回路を不要とすることができる。
【００５５】
具体的には、図１０Ａに示す画素回路は、図６に示す画素回路におけるトランジスタＭ２に相当するトランジスタ（第７トランジスタ）Ｍ７と有機ＥＬ素子ＯＬＥＤとの間にＮＭＯＳ型トランジスタ（第８トランジスタ）Ｍ８を追加し、ｎ番目の走査線ｎｔｈ  ＳｃａｎにトランジスタＭ８のゲートを連結したものである。
【００５６】
つまり、図１０Ｂに示すように、（ｎ-１）番目の走査線（ｎ-１）ｔｈ  Ｓｃａｎにロー信号が印加される間には、トランジスタＭ２が短絡状態を維持し、ｎ番目の走査線ｎｔｈ  Ｓｃａｎにロー信号が印加される間にはトランジスタＭ８が短絡状態を維持するようにすることによって、データ電圧Ｖｄａｔａが印加される間にトランジスタＭ１に電流が流れないようにしている。
【００５７】
従って、ｎ番目の駆動電源Ｖｄｄ線には電流が全く流れないために駆動電源ｖｄｄ線での電圧降下が発生することはなく、またデータ電圧Ｖｄａｔａを印加したのちに電圧降下が起こっても各画素のトランジスタ電圧Ｖｇｓは変わらないために駆動電圧Ｖｄｄの電圧降下による輝度不均一現象を防止することができる。さらに、ｎ番目の走査線ｎｔｈ  ＳｃａｎにトランジスタＭ８のゲートを連結してトランジスタＭ８を制御するために制御信号を発生させるための別の回路を追加しなくてもすむ。なお、トランジスタＭ８は駆動電圧Ｖｄｄ線とカソード電源との間のどこに配置してもよい。
【００５８】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００５９】
本発明は，発光表示装置及びその駆動方法並びに画素回路に適用可能である、より詳細には有機電界発光を利用した発光表示装置及びその駆動方法並びに画素回路に適用可能である。
【図面の簡単な説明】
【００６０】
【図１】有機電界発光素子を駆動するための従来の画素回路の構成を示す回路図である。
【図２】一般的な有機電界発光素子を駆動するための回路であって、走査線と平行な駆動電圧Ｖｄｄの構成を示すものである。
【図３】従来の他の画素回路の構成を示す回路図である。
【図４】図３に示す画素回路を駆動するための駆動タイミング図である。
【図５】本発明の第１の実施形態にかかる有機ＥＬ表示装置の概略構成を示す図である。
【図６】本発明の第１実施形態にかかる画素回路の構成を示す回路図である。
【図７Ａ】ｎ-１番目走査信号が印加された際の図６に示す画素回路の動作を説明するための観念図である。
【図７Ｂ】図７Ａに示す場合の駆動タイミング図である。
【図８Ａ】ｎ番目走査信号が印加された際の図６に示す画素回路の動作を説明するための観念図である。
【図８Ｂ】図８Ａに示す場合の駆動タイミング図である。
【図９Ａ】本発明の第２実施形態にかかる画素回路の構成を示す回路図である。
【図９Ｂ】図９Ａに示す画素回路の走査タイミング図である。
【図１０Ａ】本発明の第３実施形態にかかる画素回路の構成を示す回路図である。
【図１０Ｂ】図１０Ａに示す画素回路の走査タイミング図である。
【符号の説明】
【００６１】
１０  パネル
１１  画素回路
２０  走査駆動部
３０  データ駆動部
【図１】
2004226960.tif 000007
【図２】
2004226960.tif 000008
【図３】
2004226960.tif 000009
【図４】
2004226960.tif 000010
【図５】
2004226960.tif 000011
【図６】
2004226960.tif 000012
【図７Ａ】
2004226960.tif 000013
【図７Ｂ】
2004226960.tif 000014
【図８Ａ】
2004226960.tif 000015
【図８Ｂ】
2004226960.tif 000016
【図９Ａ】
2004226960.tif 000017
【図９Ｂ】
2004226960.tif 000018
【図１０Ａ】
2004226960.tif 000019
【図１０Ｂ】
2004226960.tif 000020