(57)【要約】【課題】高速・低消費電力動作を可能とし、かつ、チップ面積を小さく抑えながら、記憶容量が所望の値に設定された半導体記憶回路を短期間に低コストで提供する。【解決手段】データアクセス回路部（１１）と４個のメモリセルサブアレイ（１０）と電源回路部（１２）とがビット線方向に並べて配置された回路拡張単位（ＵＮＩＴ１）を、ワード線方向に所望数配置して、半導体記憶回路（１）をレイアウトする。データアクセス回路部（１１）は、ドライバ回路（１１１）によって駆動され、その駆動動作はドライバ回路（１４１）によって制御される。また、電源回路部（１２）の電圧供給動作はドライバ回路（１５１）によって制御される。こうしてレイアウトされた半導体記憶回路（１）は、所望の記憶容量に設定されたメモリセルアレイ（１００）の規模に応じた駆動および電圧供給能力を有する。【選択図】  図１
2004281858.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリセルからなるメモリセルサブアレイを、ビット線方向およびワード線方向に、行列状に配置してなるメモリセルアレイを備えた半導体記憶回路であって、
前記メモリセルサブアレイのビット線方向の列に対応して設けられ、当該列に属する一または複数の前記メモリセルサブアレイのメモリセルに対してデータアクセスを行うデータアクセス回路および当該データアクセス回路を駆動する第１のドライバ回路を有するデータアクセス回路部と、
前記第１のドライバ回路を介して前記データアクセス回路の動作を制御する制御回路部とを備え、
前記データアクセス回路部は、少なくとも一つの前記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されていることを特徴とする半導体記憶回路。
【請求項２】
請求項１に記載の半導体記憶回路において、
前記データアクセス回路部がワード線方向に配置されるピッチが、前記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものである
ことを特徴とする半導体記憶回路。
【請求項３】
請求項１に記載の半導体記憶回路において、
前記メモリセルサブアレイのビット線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部と、
前記電源回路部の電圧供給動作を制御する電源制御回路部とを備え、
前記電源回路部は、少なくとも一つの前記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されている
ことを特徴とする半導体記憶回路。
【請求項４】
請求項３に記載の半導体記憶回路において、
前記電源回路部がワード線方向に配置されるピッチが、前記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものである
ことを特徴とする半導体記憶回路。
【請求項５】
請求項１に記載の半導体記憶回路において、
前記メモリセルアレイのワード線を選択するロウデコーダ回路を備え、
前記データアクセス回路部は、前記メモリセルアレイのデータ線を駆動するデータ線ドライバ回路を有し、
前記制御回路部は、第２のドライバ回路を有し、前記第２のドライバ回路を介して前記ロウデコーダ回路の動作をも制御し、
前記データ線ドライバ回路と前記第２のドライバ回路とは、直線状に配置されている
ことを特徴とする半導体記憶回路。
【請求項６】
請求項１に記載の半導体記憶回路において、
前記メモリセルアレイに属するメモリセルサブアレイは、メモリセルの配線が中断される中断領域を含むものであり、
前記第１のドライバ回路は、前記データアクセス回路部において、前記中断領域からビット線方向に延びた領域に配置されている
ことを特徴とする半導体記憶回路。
【請求項７】
請求項６に記載の半導体記憶回路において、
前記中断領域は、前記メモリセルアレイに属するメモリセルサブアレイのワード線の抵抗を低減するための裏打ち配線のコンタクト領域である
ことを特徴とする半導体記憶回路。
【請求項８】
請求項６に記載の半導体記憶回路において、
前記中断領域は、前記メモリセルアレイに属するメモリセルサブアレイについて設けられたサブワードドライバの領域である
ことを特徴とする半導体記憶回路。
【請求項９】
複数のメモリセルからなるメモリセルサブアレイを、ビット線方向およびワード線方向に、行列状に配置してなるメモリセルアレイを備えた半導体記憶回路であって、
前記メモリセルサブアレイのワード線方向の列に対応して設けられ、当該列に属する一または複数の前記メモリセルサブアレイのワード線を選択するロウデコーダ回路および当該ロウデコーダ回路を駆動するロウデコーダドライバ回路を有するロウデコーダ部と、
前記ロウデコーダドライバ回路を介して前記ロウデコーダ回路の動作を制御する制御回路部とを備え、
前記ロウデコーダ部は、少なくとも一つの前記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されている
ことを特徴とする半導体記憶回路。
【請求項１０】
請求項９に記載の半導体記憶回路において、
前記ロウデコーダ部がビット線方向に配置されるピッチが、前記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものである
ことを特徴とする半導体記憶回路。
【請求項１１】
請求項９に記載の半導体記憶回路において、
前記メモリセルサブアレイのワード線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部と、
前記電源回路部の電圧供給動作を制御する電源制御回路部とを備え、
前記電源回路部は、少なくとも一つの前記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されている
ことを特徴とする半導体記憶回路。
【請求項１２】
請求項１１に記載の半導体記憶回路において、
前記電源回路部がビット線方向に配置されるピッチが、前記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものである
ことを特徴とする半導体記憶回路。
【請求項１３】
請求項９に記載の半導体記憶回路において、
前記メモリセルアレイのメモリセルに対してデータアクセスを行うデータアクセス回路を備え、
前記ロウデコーダ部は、前記ロウデコーダ回路によって選択された前記メモリセルアレイのワード線を駆動するワード線ドライバ回路を有し、
前記制御回路部は、第３のドライバ回路を有し、前記第３のドライバ回路を介して前記データアクセス回路の動作をも制御し、
前記ワード線ドライバ回路と前記第３のドライバ回路とは、直線状に配置されている
ことを特徴とする半導体記憶回路。
【請求項１４】
複数のメモリセルからなるメモリセルサブアレイを、ビット線方向およびワード線方向に、行列状に配置してなるメモリセルアレイを備えた半導体記憶回路であって、
前記メモリセルサブアレイのビット線方向の列に対応して設けられ、当該列に属する一または複数の前記メモリセルサブアレイに対してデータアクセスを行うデータアクセス回路および当該データアクセス回路を駆動する第１のドライバ回路を有するデータアクセス回路部と、
前記メモリセルサブアレイのワード線方向の列に対応して設けられ、当該列に属する一または複数の前記メモリセルサブアレイのワード線を選択するロウデコーダ回路および当該ロウデコーダ回路を駆動するロウデコーダドライバ回路を有するロウデコーダ部と、
前記第１のドライバ回路を介して前記データアクセス回路の動作を制御し、また、前記ロウデコーダドライバ回路を介して前記ロウデコーダ回路の動作を制御する制御回路部とを備え、
前記データアクセス回路部は、少なくとも一つの前記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置され、
前記ロウデコーダ部は、少なくとも一つの前記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されている
ことを特徴とする半導体記憶回路。
【請求項１５】
請求項１４に記載の半導体記憶回路において、
前記データアクセス回路部がワード線方向に配置されるピッチが、前記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものであり、
前記ロウデコーダ部がビット線方向に配置されるピッチが、前記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものである
ことを特徴とする半導体記憶回路。
【請求項１６】
請求項１４に記載の半導体記憶回路において、
前記メモリセルサブアレイのビット線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部と、
前記電源回路部の電圧供給動作を制御する電源制御回路部とを備え、
前記電源回路部は、少なくとも一つの前記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されている
ことを特徴とする半導体記憶回路。
【請求項１７】
請求項１６に記載の半導体記憶回路において、
前記電源回路部がワード線方向に配置されるピッチが、前記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものである
ことを特徴とする半導体記憶回路。
【請求項１８】
請求項１４に記載の半導体記憶回路において、
前記メモリセルサブアレイのワード線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部と、
前記電源回路部の電圧供給動作を制御する電源制御回路部とを備え、
前記電源回路部は、少なくとも一つの前記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されている
ことを特徴とする半導体記憶回路。
【請求項１９】
請求項１８に記載の半導体記憶回路において、
前記電源回路部がビット線方向に配置されるピッチが、前記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものである
ことを特徴とする半導体記憶回路。
【請求項２０】
請求項３、１１、１６および１８のいずれか一つに記載の半導体記憶回路において、
前記電源回路部は、前記メモリセルサブアレイのビット線のプリチャージ電圧を供給するビット線プリチャージ電源回路、および前記メモリセルサブアレイのワード線の活性電圧を供給するワード線電源回路の、少なくともいずれかを有する
ことを特徴とする半導体記憶回路。
【請求項２１】
複数のメモリセルからなるメモリセルサブアレイを、ビット線方向およびワード線方向に、行列状に配置してなるメモリセルアレイを備えた半導体記憶回路のレイアウト方法であって、
前記メモリセルサブアレイと、前記メモリセルサブアレイのビット線方向の列に対応して設けられ、当該列に属する一または複数の前記メモリセルサブアレイのメモリセルに対してデータアクセスを行うデータアクセス回路および当該データアクセス回路を駆動する第１のドライバ回路を有するデータアクセス回路部とを、それぞれレイアウトするステップと、
前記メモリセルサブアレイと、前記データアクセス回路部とを、前記データアクセス回路部が、少なくとも一つの前記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されるように、ワード線方向に反復配置するステップとを備えた
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項２２】
請求項２１に記載の半導体記憶回路のレイアウト方法において、
前記データアクセス回路部がワード線方向に配置されるピッチが、前記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものである
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項２３】
請求項２１に記載の半導体記憶回路のレイアウト方法において、
前記メモリセルサブアレイのビット線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部をレイアウトするステップと、
前記電源回路部を、少なくとも一つの前記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されるように、ワード線方向に反復配置するステップとを備えた
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項２４】
請求項２３に記載の半導体記憶回路のレイアウト方法において、
前記電源回路部がワード線方向に配置されるピッチが、前記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものである
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項２５】
請求項２１に記載の半導体記憶回路のレイアウト方法において、
第２のドライバ回路を有し、前記第２のドライバ回路を介して前記メモリセルアレイのワード線を選択するロウデコーダ回路の動作を制御する制御回路部をレイアウトするステップと、
前記制御回路部を、前記データアクセス回路部とともにワード線方向に配置されるように配置するステップとを備え、
前記データアクセス回路部は、前記メモリセルアレイのデータ線を駆動するデータ線ドライバ回路を有し、
前記データ線ドライバ回路と前記第２のドライバ回路とは、直線状に配置される
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項２６】
請求項２５に記載の半導体記憶回路のレイアウト方法において、
前記データ線ドライバ回路および前記第２のドライバ回路のビット線方向の長さは、前記メモリセルサブアレイのビット線方向の配置を増減して、半導体記憶回路の記憶容量を拡縮する際に、対応して拡縮される
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項２７】
複数のメモリセルからなるメモリセルサブアレイを、ビット線方向およびワード線方向に、行列状に配置してなるメモリセルアレイを備えた半導体記憶回路のレイアウト方法であって、
前記メモリセルサブアレイと、前記メモリセルサブアレイのワード線方向の列に対応して設けられ、当該列に属する一または複数の前記メモリセルサブアレイのワード線を選択するロウデコーダ回路および当該ロウデコーダ回路を駆動するロウデコーダドライバ回路を有するロウデコーダ部とを、それぞれレイアウトするステップと、
前記メモリセルサブアレイと、前記ロウデコーダ部とを、前記ロウデコーダ部が、少なくとも一つの前記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されるよう、ビット線方向に反復配置するステップとを備えた
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項２８】
請求項２７に記載の半導体記憶回路のレイアウト方法において、
前記ロウデコーダ部がビット線方向に配置されるピッチが、前記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものである
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項２９】
請求項２７に記載の半導体記憶回路のレイアウト方法において、
前記メモリセルサブアレイのワード線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部をレイアウトするステップと、
前記電源回路部を、少なくとも一つの前記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されるように、ビット線方向に反復配置するステップとを備えた
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項３０】
請求項２９に記載の半導体記憶回路のレイアウト方法において、
前記電源回路部がビット線方向に配置されるピッチが、前記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものである
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項３１】
請求項２７に記載の半導体記憶回路のレイアウト方法において、
第３のドライバ回路を有し、前記第３のドライバ回路を介して前記メモリセルアレイのメモリセルに対してデータアクセスを行うデータアクセス回路の動作を制御する制御回路部をレイアウトするステップと、
前記制御回路部を、前記ロウデコーダ部とともにビット線方向に配置されるように配置するステップとを備え、
前記ロウデコーダ部は、前記ロウデコーダ回路によって選択された前記メモリセルアレイのワード線を駆動するワード線ドライバ回路を有し、
前記ワード線ドライバ回路と前記第３のドライバ回路とは、直線状に配置される
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項３２】
請求項３１に記載の半導体記憶回路のレイアウト方法において、
前記ワード線ドライバ回路および前記第３のドライバ回路のワード線方向の長さは、前記メモリセルサブアレイのワード線方向の配置を増減して、半導体記憶回路の記憶容量を拡縮する際に、対応して拡縮される
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項３３】
複数のメモリセルからなるメモリセルサブアレイを、ビット線方向およびワード線方向に、行列状に配置してなるメモリセルアレイを備えた半導体記憶回路のレイアウト方法であって、
前記メモリセルサブアレイと、前記メモリセルサブアレイのビット線方向の列に対応して設けられ、当該列に属する一または複数の前記メモリセルサブアレイのメモリセルに対してデータアクセスを行うデータアクセス回路および当該データアクセス回路を駆動する第１のドライバ回路を有するデータアクセス回路部と、前記メモリセルサブアレイのワード線方向の列に対応して設けられ、当該列に属する一または複数の前記メモリセルサブアレイのワード線を選択するロウデコーダ回路および当該ロウデコーダ回路を駆動するロウデコーダドライバ回路を有するロウデコーダ部とを、それぞれレイアウトするステップと、
前記メモリセルサブアレイと、前記データアクセス回路部とを、前記データアクセス回路部が、少なくとも一つの前記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されるように、ワード線方向に反復配置し、かつ、前記メモリセルサブアレイと、前記ロウデコーダ回路部とを、前記ロウデコーダ回路部が、少なくとも一つの前記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されるように、ビット線方向に反復配置するステップとを備えた
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項３４】
請求項３３に記載の半導体記憶回路のレイアウト方法において、
前記データアクセス回路部がワード線方向に配置されるピッチが、前記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものであり、
前記ロウデコーダ部がビット線方向に配置されるピッチが、前記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものである
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項３５】
請求項３３に記載の半導体記憶回路のレイアウト方法において、
前記メモリセルサブアレイのビット線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部をレイアウトするステップと、
前記電源回路部を、少なくとも一つの前記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されるように、ワード線方向に反復配置するステップとを備えた
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項３６】
請求項３５に記載の半導体記憶回路のレイアウト方法において、
前記電源回路部がワード線方向に配置されるピッチが、前記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものである
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項３７】
請求項３３に記載の半導体記憶回路のレイアウト方法において、
前記メモリセルサブアレイのワード線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部をレイアウトするステップと、
前記電源回路部を、少なくとも一つの前記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されるように、ビット線方向に反復配置するステップとを備えた
ことを特徴とする半導体記憶回路のレイアウト方法。
【請求項３８】
請求項３７に記載の半導体記憶回路のレイアウト方法において、
前記電源回路部がビット線方向に配置されるピッチが、前記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものである
ことを特徴とする半導体記憶回路のレイアウト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体記憶回路に関し、特に、システムＬＳＩやＡＳＩＣなどへの搭載に好適な半導体記憶回路およびそのレイアウト方法の技術に属する。
【０００２】
【従来の技術】
ロジックとメモリとを同一チップ上に混載したシステム・オン・チップあるいはシステムＬＳＩや、特定用途向けに製造されるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などのいわゆるメモリ混載ＬＳＩは、近年、その回路規模の増大や内蔵する機能の複雑化および処理の高速化が目覚ましく進んでいる。そして、処理の高速化などに伴い、メモリ混載ＬＳＩに搭載される記憶回路の記憶容量および入出力端子数もまた増大し続けている。
【０００３】
メモリ混載ＬＳＩにおいて要求される記憶容量およびＩ／Ｏ幅は、ユーザの仕様に応じて増減する。したがって、従来の記憶回路の構成方法は、チップに搭載可能な最大の記憶容量およびＩ／Ｏ幅に合わせてドライバ回路を設け、そのドライバ回路の駆動能力を最大値に設定するというものである。これにより、混載ＬＳＩが提供可能な機能の範囲内であれば、どのようなユーザ仕様に対しても対応可能となっている。
【０００４】
メモリセルアレイの数の増減に伴う配置配線およびレイアウトを容易にすることを目的として、配線の混雑を緩和するよう回路配置を行う技術が開示されている（たとえば、特許文献１参照）。しかしながら、この技術に係るメモリでは、メモリセルアレイの動作を制御する制御信号線はメモリセルアレイの端部において集中的に駆動されるようになっている。このような構成では、制御信号線を駆動するドライバ回路の能力は、設定する記憶容量にあわせて個別に用意するか、または、設定され得る最大の記憶容量に合わせた大きな駆動能力としなければならない。
【０００５】
【特許文献１】
特開２００２―２５２５１号公報
【０００６】
【発明が解決しようとする課題】
従来のメモリ混載ＬＳＩにおける記憶回路の構成は、最大の記憶容量およびＩ／Ｏ幅でその記憶回路が実現される場合には最適となる。しかし、実際に構成される記憶回路の記憶容量およびＩ／Ｏ幅が比較的少ない場合には、最大の記憶容量およびＩ／Ｏ幅に合わせて設計されたドライバ回路は、その記憶回路の負荷に対して過剰な駆動能力を有することになり、また、チップにおいて限られた回路領域を無駄に占有することとなる。また、内部電源回路を設ける必要のあるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの記憶回路では、電源のドライバ回路の過剰な駆動能力によって、電力を無駄に消費してしまうこととなる。
【０００７】
一方、設定する記憶容量およびＩ／Ｏ幅に合わせてドライバ回路の駆動能力を個別に決定する場合には、設計が複雑化し、記憶容量の異なる品種の開発にかかる期間およびコストの増加という別の問題が生じることとなる。
【０００８】
上記問題に鑑み、本発明は、ドライバ回路の駆動能力を記憶容量等にあわせて最適化することで高速動作、あるいは、低消費電力動作を可能とし、かつ、チップ面積を小さく抑えながら、記憶容量が所望の値に設定された半導体記憶回路を提供することを課題とする。さらには、そのような半導体記憶回路を短期間に低コストで提供することを課題とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明が講じた手段は、複数のメモリセルからなるメモリセルサブアレイを、ビット線方向およびワード線方向に、行列状に配置してなるメモリセルアレイを備えた半導体記憶回路として、上記メモリセルサブアレイのビット線方向の列に対応して設けられ、当該列に属する一または複数の上記メモリセルサブアレイのメモリセルに対してデータアクセスを行うデータアクセス回路および当該データアクセス回路を駆動する第１のドライバ回路を有するデータアクセス回路部と、上記第１のドライバ回路を介して上記データアクセス回路の動作を制御する制御回路部とを備えたものとする。そして、上記データアクセス回路部は、少なくとも一つの上記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されているものとする。
【００１０】
本発明によると、データアクセス回路部がデータアクセス回路のみでなく、それを駆動するドライバ回路をも含み、そのデータアクセス回路部が、少なくとも一つのメモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されるので、記憶容量の拡張のため、メモリセルサブアレイの配置数をワード線方向に増やす場合でも、それに対応してデータアクセス回路部の配置数を増やすだけで、ドライバ回路の能力が、全体として、データアクセス回路の駆動のために最適な値に設定される。また、データアクセス回路部内にドライバ回路を設けたので、制御回路部の駆動能力は小さくて済み、制御回路部は小さくすることができる。したがって、高速動作が可能で、かつ、チップ面積が小さく抑えられた半導体記憶回路を実現することができる。
【００１１】
好ましくは、上記データアクセス回路部がワード線方向に配置されるピッチが、上記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものであるとする。
【００１２】
これによると、半導体記憶回路の記憶容量の拡張に応じて最適なドライバ回路の能力を、無駄な領域を生じることなく設定することができる。
【００１３】
また、好ましくは、上記半導体記憶回路は、上記メモリセルサブアレイのビット線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部と、この電源回路部の電圧供給動作を制御する電源制御回路部とを備えたものとする。そして、この電源回路部は、少なくとも一つの上記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されているものとする。
【００１４】
これによると、内部電源を必要とする、たとえば、ＤＲＡＭなどの半導体記憶回路について、その内部電源電圧を供給する電源回路部が、メモリセルサブアレイの列の数、すなわちメモリセルアレイの規模に応じた個数だけ設けられる。そして、電源回路部の電圧供給動作は、電源制御回路部によって制御される。これによって、電源回路の電流供給能力に過不足のない半導体記憶回路を実現することができる。
【００１５】
そして、より好ましくは、上記電源回路部がワード線方向に配置されるピッチが、上記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものであるとする。
【００１６】
これによると、半導体記憶回路の記憶容量の拡張に応じて最適な電源回路の能力を、無駄な領域を生じることなく設定することができる。
【００１７】
また、好ましくは、上記半導体記憶回路は、上記メモリセルアレイのワード線を選択するロウデコーダ回路を備えたものとする。そして、上記データアクセス回路部は、上記メモリセルアレイのデータ線を駆動するデータ線ドライバ回路を有するものとする。また、上記制御回路部は、第２のドライバ回路を有し、この第２のドライバ回路を介し上記ロウデコーダ回路の動作をも制御するものとする。さらに、上記データ線ドライバ回路と上記第２のドライバ回路とは、直線状に配置されているものとする。
【００１８】
これによると、制御回路部のドライバ回路とデータ線ドライバ回路とが直線状に配置されるので、記憶容量の拡縮に応じてそれらのドライバ回路の大きさを拡縮する場合、直線状配置領域の幅を拡縮するだけで良く、無駄な空白部分の発生が抑えられ、容易に小チップ面積の半導体記憶回路を実現することができる。
【００１９】
また、上記半導体記憶回路は、上記メモリセルアレイに属するメモリセルサブアレイは、メモリセルの配線が中断される中断領域を含むものであり、上記第１のドライバ回路は、上記データアクセス回路部において、上記中断領域からビット線方向に延びた領域に配置されていることが好ましい。
【００２０】
これによると、メモリセルサブアレイに中断領域が含まれる場合、データアクセス部のドライバ回路を、データアクセス部において、中断領域からビット線方向に延びた領域に配置することにより、通常は空き領域となっている当該領域を有効に活用して、半導体記憶回路の回路規模を最適化することができる。
【００２１】
上記中断領域は、たとえば、上記メモリセルアレイに属するメモリセルサブアレイのワード線の抵抗を低減するための裏打ち配線のコンタクト領域、あるいは、上記メモリセルアレイに属するメモリセルサブアレイについて設けられたサブワードドライバの領域である。
【００２２】
一方、上記課題を解決するために、本発明が講じた手段は、複数のメモリセルからなるメモリセルサブアレイを、ビット線方向およびワード線方向に、行列状に配置してなるメモリセルアレイを備えた半導体記憶回路として、上記メモリセルサブアレイのワード線方向の列に対応して設けられ、当該列に属する一または複数の上記メモリセルサブアレイのワード線を選択するロウデコーダ回路および当該ロウデコーダ回路を駆動するロウデコーダドライバ回路を有するロウデコーダ部と、上記ロウデコーダドライバ回路を介して上記ロウデコーダ回路の動作を制御する制御回路部とを備えたものとする。そして、上記ロウデコーダ部は、少なくとも一つの前記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されているものとする。
【００２３】
本発明によると、ロウデコーダ部がロウデコーダ回路のみでなく、それを駆動するロウデコーダドライバ回路をも含み、そのロウデコーダ部が、少なくとも一つのメモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されるので、記憶容量の拡張のため、メモリセルサブアレイの配置数をビット線方向に増やす場合でも、それに対応してロウデコーダ回路部の配置数を増やすだけで、ロウデコーダドライバ回路の能力が、全体として、ロウデコーダ回路の駆動のために最適な値に設定される。また、ロウデコーダ部内にドライバ回路を設けたので、制御回路部の駆動能力は小さくて済み、制御回路部は小さくできる。したがって、高速動作が可能で、かつ、チップ面積が小さく抑えられた半導体記憶回路を実現することができる。
【００２４】
好ましくは、上記ロウデコーダ部がビット線方向に配置されるピッチが、上記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものであるとする。
【００２５】
これによると、半導体記憶回路の記憶容量の拡張に応じて最適なロウデコーダドライバ回路の能力を、無駄な領域を生じることなく設定することができる。
【００２６】
また、好ましくは、上記半導体記憶回路は、上記メモリセルサブアレイのワード線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部と、この電源回路部の電圧供給動作を制御する電源制御回路部とを備えたものとする。そして、この電源回路部は、少なくとも一つの前記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されているものとする。
【００２７】
これによると、内部電源を必要とする、たとえば、ＤＲＡＭなどの半導体記憶回路について、その内部電源電圧を供給する電源回路部が、メモリセルサブアレイの列の数、すなわちメモリセルアレイの規模に応じた個数だけ設けられる。そして、電源回路部の電圧供給動作は、電源制御回路によって制御される。これによって、電源回路の電流供給能力に過不足のない半導体記憶回路を実現することができる。
【００２８】
そして、より好ましくは、上記電源回路部がビット線方向に配置されるピッチが、上記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものであるとする。
【００２９】
これによると、半導体記憶回路の記憶容量の拡張に応じて最適な電源回路の能力を、無駄な領域を生じることなく設定することができる。
【００３０】
また、好ましくは、上記半導体記憶回路は、上記メモリセルアレイのメモリセルに対してデータアクセスを行うデータアクセス回路を備えたものとする。そして、上記ロウデコーダ部は、上記ロウデコーダ回路によって選択された上記メモリセルアレイのワード線を駆動するワード線ドライバ回路を有するものとする。また、上記制御回路部は、第３のドライバ回路を有し、この第３のドライバ回路を介して上記データアクセス回路の動作をも制御するものとする。さらに、上記ワード線ドライバ回路と上記第３のドライバ回路とは、直線状に配置されているものとする。
【００３１】
これによると、制御回路部のドライバ回路とワード線ドライバ回路とが直線状に配置されるので、記憶容量の拡縮に応じてそれらのドライバ回路の大きさを拡縮する場合、直線状配置領域の幅を拡縮するだけで良く、無駄な空白部分の発生が抑えられ、容易に小チップ面積の半導体記憶回路を実現することができる。
【００３２】
一方、上記課題を解決するために、本発明が講じた手段は、複数のメモリセルからなるメモリセルサブアレイを、ビット線方向およびワード線方向に、行列状に配置してなるメモリセルアレイを備えた半導体記憶回路として、上記メモリセルサブアレイのビット線方向の列に対応して設けられ、当該列に属する一または複数の上記メモリセルサブアレイに対してデータアクセスを行うデータアクセス回路および当該データアクセス回路を駆動する第１のドライバ回路を有するデータアクセス回路部と、上記メモリセルサブアレイのワード線方向の列に対応して設けられ、当該列に属する一または複数の上記メモリセルサブアレイのワード線を選択するロウデコーダ回路および当該ロウデコーダ回路を駆動するロウデコーダドライバ回路を有するロウデコーダ部と、上記第１のドライバ回路を介して上記データアクセス回路の動作を制御し、また、上記ロウデコーダドライバ回路を介して上記ロウデコーダ回路の動作を制御する制御回路部とを備えたものとする。そして、上記データアクセス回路部は、少なくとも一つの上記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されているとする。また、上記ロウデコーダ部は、少なくとも一つの上記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されているものとする。
【００３３】
本発明によると、データアクセス回路部がデータアクセス回路のみでなく、それを駆動するドライバ回路をも含み、そのデータアクセス回路部が、少なくとも一つのメモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置される。また、ロウデコーダ部がロウデコーダ回路のみでなく、それを駆動するロウデコーダドライバ回路をも含み、そのロウデコーダ部が、少なくとも一つのメモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置される。これにより、記憶容量の拡張のため、メモリセルサブアレイの配置数をワード線方向およびビット線方向に増やす場合でも、それに対応してデータアクセス回路部およびロウデコーダ部の配置数を増やすだけで、ドライバ回路およびロウデコーダドライバ回路の能力が、全体として、最適な値に設定される。また、データアクセス回路部内にドライバ回路を、ロウデコーダ部内にロウデコーダドライバ回路を設けたので、制御回路部の駆動能力は小さくて済み、制御回路部は小さくできる。したがって、高速動作が可能で、かつ、チップ面積が小さく抑えられた半導体記憶回路を実現することができる。
【００３４】
好ましくは、上記データアクセス回路部がワード線方向に配置されるピッチが、上記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものであり、上記ロウデコーダ部がビット線方向に配置されるピッチが、上記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものであるとする。
【００３５】
これによると、半導体記憶回路の記憶容量の拡張に応じて最適なドライバ回路およびロウデコーダドライバ回路の能力を、無駄な領域を生じることなく設定することができる。
【００３６】
また、好ましくは、上記半導体記憶回路は、上記メモリセルサブアレイのビット線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部と、この電源回路部の電圧供給動作を制御する電源制御回路部とを備えたものとする。そして、この電源回路部は、少なくとも一つの上記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されているものとする。
【００３７】
そして、より好ましくは、上記電源回路部がワード線方向に配置されるピッチが、上記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものであるとする。
【００３８】
また、好ましくは、上記半導体記憶回路は、上記メモリセルサブアレイのワード線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部と、この電源回路部の電圧供給動作を制御する電源制御回路部とを備えたものとする。そして、この電源回路部は、少なくとも一つの前記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されているものとする。
【００３９】
そして、より好ましくは、上記電源回路部がビット線方向に配置されるピッチが、上記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものであるとする。
【００４０】
また、具体的には、上記の各電源回路部は、上記メモリセルサブアレイのビット線のプリチャージ電圧を供給するビット線プリチャージ電源回路、および上記メモリセルサブアレイのワード線の活性電圧を供給するワード線電源回路の、少なくともいずれかを有するものとする。
【００４１】
一方、上記課題を解決するために、本発明が講じた手段は、複数のメモリセルからなるメモリセルサブアレイを、ビット線方向およびワード線方向に、行列状に配置してなるメモリセルアレイを備えた半導体記憶回路のレイアウト方法として、上記メモリセルサブアレイと、上記メモリセルサブアレイのビット線方向の列に対応して設けられ、当該列に属する一または複数の上記メモリセルサブアレイのメモリセルに対してデータアクセスを行うデータアクセス回路および当該データアクセス回路を駆動する第１のドライバ回路を有するデータアクセス回路部とを、それぞれレイアウトするステップと、上記メモリセルサブアレイと、上記データアクセス回路部とを、上記データアクセス回路部が、少なくとも一つの上記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されるように、ワード線方向に反復配置するステップとを備えたものとする。
【００４２】
本発明によると、データアクセス回路のみでなく、それを駆動するドライバ回路をも含むデータアクセス回路部を、少なくとも一つのメモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置するので、記憶容量の拡張のため、メモリセルサブアレイの配置数をワード線方向に増やす場合でも、それに対応してデータアクセス回路部の配置数を増やすだけで、ドライバ回路の能力が、全体として、データアクセス回路の駆動のために最適な値に設定される。したがって、高速動作が可能で、かつ、チップ面積が小さく抑えられた半導体記憶回路を容易に実現することができる。
【００４３】
好ましくは、上記データアクセス回路部がワード線方向に配置されるピッチが、上記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものであるとする。
【００４４】
これによると、半導体記憶回路の記憶容量の拡張に応じて最適なドライバ回路の能力を、無駄な領域を生じることなく設定することができる。
【００４５】
また、好ましくは、上記のレイアウト方法は、上記メモリセルサブアレイのビット線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部をレイアウトするステップと、この電源回路部を、少なくとも一つの上記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されるように、ワード線方向に反復配置するステップとを備えたものとする。
【００４６】
これによると、内部電源を必要とする、たとえば、ＤＲＡＭなどの半導体記憶回路について、その内部電源電圧を供給する電源回路部を、メモリセルサブアレイのワード線方向の配置に合わせて、記憶容量に応じた数だけ配置することができる。これによって、電源回路の電流供給能力に過不足のない半導体記憶回路を実現することができる。
【００４７】
そして、より好ましくは、上記電源回路部がワード線方向に配置されるピッチが、上記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものであるとする。
【００４８】
これによると、半導体記憶回路の記憶容量の拡張に応じて最適な電源回路の能力を、無駄な領域を生じることなく設定することができる。
【００４９】
また、好ましくは、上記レイアウト方法は、第２のドライバ回路を有し、この第２のドライバ回路を介して上記メモリセルアレイのワード線を選択するロウデコーダ回路の動作を制御する制御回路部をレイアウトするステップと、この制御回路部を、上記データアクセス回路部とともにワード線方向に配置されるように配置するステップとを備えたものとする。ここで、上記データアクセス回路部は、上記メモリセルアレイのデータ線を駆動するデータ線ドライバ回路を有するものとする。そして、上記データ線ドライバ回路と上記第２のドライバ回路とは、直線状に配置されるものとする。
【００５０】
これによると、制御回路部のドライバ回路とデータ線ドライバ回路とを直線状に配置するので、記憶容量の拡縮に応じてそれらのドライバ回路の大きさを拡縮する場合、直線状配置領域の幅を拡縮するだけで良く、無駄な空白部分の発生が抑えられ、容易に小チップ面積の半導体記憶回路を実現することができる。
【００５１】
そして、より好ましくは、上記データ線ドライバ回路および上記第２のドライバ回路のビット線方向の長さは、上記メモリセルサブアレイのビット線方向の配置を増減して、半導体記憶回路の記憶容量を拡縮する際に、対応して拡縮されるものとする。
【００５２】
一方、上記課題を解決するために、本発明が講じた手段は、複数のメモリセルからなるメモリセルサブアレイを、ビット線方向およびワード線方向に、行列状に配置してなるメモリセルアレイを備えた半導体記憶回路のレイアウト方法として、上記メモリセルサブアレイと、上記メモリセルサブアレイのワード線方向の列に対応して設けられ、当該列に属する一または複数の上記メモリセルサブアレイのワード線を選択するロウデコーダ回路および当該ロウデコーダ回路を駆動するロウデコーダドライバ回路を有するロウデコーダ部とを、それぞれレイアウトするステップと、上記メモリセルサブアレイと、上記ロウデコーダ部とを、上記ロウデコーダ部が、少なくとも一つの上記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されるよう、ビット線方向に反復配置するステップとを備えたものとする。
【００５３】
本発明によると、ロウデコーダ回路のみでなく、それを駆動するロウデコーダドライバ回路をも含むロウデコーダ部を、少なくとも一つのメモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでビット線方向に配置するので、記憶容量の拡張のため、メモリセルサブアレイの配置数をビット線方向に増やす場合でも、それに対応してロウデコーダ部の配置数を増やすだけで、ロウデコーダドライバ回路の能力が、全体として、ロウデコーダ回路の駆動のために最適な値に設定される。したがって、高速動作が可能で、かつ、チップ面積が小さく抑えられた半導体記憶回路を容易に実現することができる。
【００５４】
好ましくは、上記ロウデコーダ部がビット線方向に配置されるピッチが、上記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものであるとする。
【００５５】
これによると、半導体記憶回路の記憶容量の拡張に応じて最適なロウデコーダドライバ回路の能力を、無駄な領域を生じることなく設定することができる。
【００５６】
また、好ましくは、上記のレイアウト方法は、上記メモリセルサブアレイのワード線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部をレイアウトするステップと、この電源回路部を、少なくとも一つの上記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されるように、ビット線方向に反復配置するステップとを備えたものとする。
【００５７】
これによると、内部電源を必要とする、たとえば、ＤＲＡＭなどの半導体記憶回路について、その内部電源電圧を供給する電源回路部を、メモリセルサブアレイのビット線方向の配置に合わせて、記憶容量に応じた数だけ配置することができる。これによって、電源回路の電流供給能力に過不足のない半導体記憶回路を実現することができる。
【００５８】
そして、より好ましくは、上記電源回路部がビット線方向に配置されるピッチが、上記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものであるとする。
【００５９】
これによると、半導体記憶回路の記憶容量の拡張に応じて最適な電源回路の能力を、無駄な領域を生じることなく設定することができる。
【００６０】
また、好ましくは、上記レイアウト方法は、第３のドライバ回路を有し、この第３のドライバ回路を介して上記メモリセルアレイのメモリセルに対してデータアクセスを行うデータアクセス回路の動作を制御する制御回路部をレイアウトするステップと、この制御回路部を、上記ロウデコーダ部とともにビット線方向に配置されるように配置するステップとを備えたものとする。ここで、上記ロウデコーダ部は、上記ロウデコーダ回路によって選択された上記メモリセルアレイのワード線を駆動するワード線ドライバ回路を有するものとする。そして、上記ワード線ドライバ回路と上記第３のドライバ回路とは、直線状に配置されるものとする。
【００６１】
これによると、制御回路部のドライバ回路とワード線ドライバ回路とを直線状に配置するので、記憶容量の拡縮に応じてそれらのドライバ回路の大きさを拡縮する場合、直線状配置領域の幅を拡縮するだけで良く、無駄な空白部分の発生が抑えられ、容易に小チップ面積の半導体記憶回路を実現することができる。
【００６２】
そして、より好ましくは、上記ワード線ドライバ回路および上記第３のドライバ回路のワード線方向の長さは、上記メモリセルサブアレイのワード線方向の配置を増減して、半導体記憶回路の記憶容量を拡縮する際に、対応して拡縮されるものとする。
【００６３】
一方、上記課題を解決するために、本発明が講じた手段は、複数のメモリセルからなるメモリセルサブアレイを、ビット線方向およびワード線方向に、行列状に配置してなるメモリセルアレイを備えた半導体記憶回路のレイアウト方法として、上記メモリセルサブアレイと、上記メモリセルサブアレイのビット線方向の列に対応して設けられ、当該列に属する一または複数の上記メモリセルサブアレイのメモリセルに対してデータアクセスを行うデータアクセス回路および当該データアクセス回路を駆動する第１のドライバ回路を有するデータアクセス回路部と、上記メモリセルサブアレイのワード線方向の列に対応して設けられ、当該列に属する一または複数の上記メモリセルサブアレイのワード線を選択するロウデコーダ回路および当該ロウデコーダ回路を駆動するロウデコーダドライバ回路を有するロウデコーダ部とを、それぞれレイアウトするステップと、上記メモリセルサブアレイと、上記データアクセス回路部とを、上記データアクセス回路部が、少なくとも一つの前記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されるように、ワード線方向に反復配置し、かつ、上記メモリセルサブアレイと、上記ロウデコーダ回路部とを、上記ロウデコーダ回路部が、少なくとも一つの前記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されるように、ビット線方向に反復配置するステップとを備えたものとする。
【００６４】
本発明によると、データアクセス回路のみでなく、それを駆動するドライバ回路をも含むデータアクセス回路部が、少なくとも一つのメモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置される。また、ロウデコーダ回路のみでなく、それを駆動するロウデコーダドライバ回路をも含むロウデコーダ部が、少なくとも一つのメモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでビット線方向に配置される。これにより、記憶容量の拡張のため、メモリセルサブアレイの配置数をワード線方向およびビット線方向に増やす場合でも、それに対応してデータアクセス回路部およびロウデコーダ部の配置数を増やすだけで、ドライバ回路およびロウデコーダドライバ回路の能力が、全体としてそれぞれ最適な値に設定される。したがって、高速動作が可能で、チップ面積が小さく抑えられ、かつ、半導体記憶回路を容易に実現することができる。
【００６５】
好ましくは、上記データアクセス回路部がワード線方向に配置されるピッチが、上記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものであり、かつ、上記ロウデコーダ部がビット線方向に配置されるピッチが、上記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものであるとする。
【００６６】
これによると、半導体記憶回路の記憶容量の拡張に応じて、最適なデータアクセス回路部のドライバ回路の能力、および最適なロウデコーダドライバ回路の能力を、無駄な領域を生じることなく設定することができる。
【００６７】
また、好ましくは、上記のレイアウト方法は、上記メモリセルサブアレイのビット線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部をレイアウトするステップと、この電源回路部を、少なくとも一つの上記メモリセルサブアレイがワード線方向に配置されるピッチと同じピッチでワード線方向に配置されるように、ワード線方向に反復配置するステップとを備えたものとする。
【００６８】
これによると、内部電源を必要とする、たとえば、ＤＲＡＭなどの半導体記憶回路について、その内部電源電圧を供給する電源回路部を、メモリセルサブアレイのワード線方向の配置に合わせて、記憶容量に応じた数だけ配置することができる。これによって、電源回路の電流供給能力に過不足のない半導体記憶回路を実現することができる。
【００６９】
そして、より好ましくは、上記電源回路部がワード線方向に配置されるピッチが、上記メモリセルサブアレイのワード線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のワード線方向の長さに相当するものであるとする。
【００７０】
これによると、半導体記憶回路の記憶容量の拡張に応じて最適な電源回路の能力を、無駄な領域を生じることなく設定することができる。
【００７１】
また、好ましくは、上記レイアウト方法は、上記メモリセルサブアレイのワード線方向の列に対応して設けられ、半導体記憶回路内で用いられる電源電圧を供給する電源回路部をレイアウトするステップと、この電源回路部を、少なくとも一つの上記メモリセルサブアレイがビット線方向に配置されるピッチと同じピッチでビット線方向に配置されるように、ビット線方向に反復配置するステップとを備えたものとする。
【００７２】
そして、より好ましくは、上記電源回路部がビット線方向に配置されるピッチが、上記メモリセルサブアレイのビット線方向の配置を増やして半導体記憶回路の記憶容量を拡張する際の回路拡張単位のビット線方向の長さに相当するものであるとする。
【００７３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００７４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体記憶回路のレイアウトを示す。本実施形態の半導体記憶回路１は、ビット線方向（列方向、同図では左右の方向）に４個およびワード線方向（行方向、同図では上下の方向）に８個の行列状に配置されたメモリセルサブアレイ１０からなるメモリセルアレイ１００を備えている。
【００７５】
半導体記憶回路１において、４個のメモリセルサブアレイ１０と、そのメモリセルサブアレイのメモリセルに対するデータアクセス、すなわち選択されたメモリセルに対するデータの書き込みまたは読み出しを行うためのデータアクセス回路部１１と、電源回路部１２とが、ビット線方向に並べて配置されている。また、８個のメモリセルサブアレイ１０とロウデコーダ部１３とがワード線方向に並べて配置されている。そして、データアクセス回路部１１の列とロウデコーダ部１３の列との交点に当たる部分には、外部から半導体記憶回路１に与えられた信号に基づいて、データアクセス回路部１１およびロウデコーダ部１３を制御する制御回路部１４が配置されている。また、電源回路部１２の列とロウデコーダ部１３の列との交点に当たる部分には、電源回路部１２を制御する電源制御回路部１５が配置されている。
【００７６】
データアクセス回路部１１は、列方向に配置された４個のメモリセルサブアレイ１０に対して共通に設けられたデータ線に結合されたデータ線ドライバ回路１６を有する。データ線ドライバ回路１６は、データアクセス回路部１１によって選択されたデータ線に所定の電圧を印加して、当該データ線を駆動する。
【００７７】
また、各データアクセス回路部１１は、データアクセス回路として、後に詳細に説明するように、データ入出力バッファ回路、データバス選択回路、リードアンプ・ライトバッファ回路等を含み、さらにそれらのデータアクセス回路を駆動するドライバ回路１１１を有する。ドライバ回路１１１は、制御回路部１４において生成され各データアクセス回路部１１に供給される信号の信号線１４２を駆動するドライバ回路１４１から延びる信号線１４２によって結線されており、制御回路部１４のドライバ回路１４１が出力する制御信号に応じてその駆動動作が制御される。
【００７８】
電源回路部１２は、半導体記憶回路１の動作のために必要な電圧を供給する。電源回路部１２の電流供給能力は、メモリセルサブアレイ１０の４個分に対して必要十分な量に制限されている。
【００７９】
また、各電源回路部１２は、電源制御回路部１５におけるドライバ回路１５１から延びる信号線１５２によって結線されており、ドライバ回路１５１が駆動する制御信号に応じてその電圧供給動作が制御される。
【００８０】
ロウデコーダ部１３は、ロウデコーダ回路１３１とワード線ドライバ回路１７とを有する。ロウデコーダ回路１３１は、行方向に並んだ８個のメモリセルサブアレイ１０のワード線（図示せず）を選択し、ワード線ドライバ回路１７を介して、選択したワード線の活性化・非活性化を行う。ワード線ドライバ回路１７は、ロウデコーダ回路１３１によって選択されたワード線に所定の電圧を印加して、当該ワード線を駆動する。
【００８１】
また、各ロウデコーダ部１３は、ロウデコーダドライバ回路１３２を有し、ロウデコーダ回路１３１は、これによって駆動される。ロウデコーダドライバ回路１３２は、制御回路部１４におけるドライバ回路１４３から延びる信号線１４４によって結線されており、制御回路部１４によって生成され、ドライバ回路１４３によって駆動される信号線１４４を介して伝達される制御信号に応じてその駆動動作が制御される。
【００８２】
さらに、ビット線方向に並ぶ４個のメモリセルサブアレイ１０およびそれに対応するデータアクセス回路部１１および電源回路部１２のそれぞれのワード線方向の長さは、実質的に等しくされ、それぞれ、ワード線方向に同じピッチで上下にそれぞれ４個配置されている。同様に、ワード線方向に並ぶ８個のメモリセルサブアレイ１０およびそれに対応するロウデコーダ部１３のそれぞれのビット線方向の長さもまた、実質的に等しくされ、それぞれ、ビット線方向に同じピッチで４個配置されている。
【００８３】
また、ドライバ回路１４１と、ワード線ドライバ回路１７と、ドライバ回路１５１とは、ビット線方向に並べて配置されている。同様に、ドライバ回路１４３と、データ線ドライバ回路１６とは、ワード線方向に並べて配置されている。
【００８４】
次に、データアクセス回路部１１の構成について詳細に説明する。
【００８５】
図２は、データアクセス回路部１１の内部構成を示す。データアクセス回路部１１において、データアクセス回路として、本実施形態では、メモリセルサブアレイ１０に近い方からビット線方向に、順に、リードアンプ・ライトバッファ回路１１２、データバス選択回路１１３およびデータ入出力バッファ回路１１４が配置されている。ドライバ回路１１１としては、リードアンプ・ライトバッファ回路１１２を駆動するドライバ回路１１１ａ、データバス選択回路１１３を駆動するドライバ回路１１１ｂおよびデータ入出力バッファ回路を駆動するドライバ回路１１１ｃを備えている。また、ドライバ回路１４１としては、ドライバ回路１１１ａ、１１１ｂおよび１１１ｃをそれぞれ駆動するドライバ回路１４１ａ、１４１ｂおよび１４１ｃを備えている。信号線１４２として、信号線１４２ａ、１４２ｂおよび１４２ｃが、ドライバ回路１４１ａ、１４１ｂおよび１４１ｃとドライバ回路１１１ａ、１１１ｂおよび１１１ｃとをそれぞれ結線している。
【００８６】
図３は、リードアンプ・ライトバッファ回路１１２のうち、特にリードアンプとその周辺回路およびそれに対応するドライバ回路１１１ａの回路構成例を示す。リードアンプ回路１１２ａは、メモリサブアレイ１０から延びる相補データ線対ＤＬｉおよびＤＬｉＸを通じて与えられるデータを増幅して、信号ＤＯｉを出力する回路である。なお、ｉは０から７までの整数を表す。また、リードアンプ周辺回路である回路１１５は、相補データ線対ＤＬｉおよびＤＬｉＸを電圧ＶＤＤのレベルにプリチャージおよびイコライズする。
【００８７】
リードアンプ回路１１２ａおよびその周辺回路１１５は、それぞれ、ドライバ回路１１１ａから出力される信号ＲＡＥおよびＥＱＸによって、その活性・非活性が切り替えられる。信号ＲＡＥおよびＥＱＸの元となる信号は、ドライバ回路１４１から出力される制御信号ＲＡＥＤおよびＥＱＤＸである。ドライバ回路１１１ａはこれら制御信号ＲＡＥＤおよびＥＱＤＸの駆動能力を上げ、信号ＲＡＥおよびＥＱＸとして出力する。
【００８８】
図４は、ドライバ回路１１１の好ましい配置例を示す図である。メモリセルサブアレイ１０において、ワード線の配線抵抗を低減するために、たとえば、裏打ち配線を設けたり、あるいは、サブワードドライバを設けたりするのが一般的である。ドライバ回路１１１は、裏打ち配線のコンタクト領域やサブワードドライバの配置領域などのように、メモリセルの配置が中断される中断領域（同図においてハッチング表示した部分）からビット線方向に延びた領域に配置するのが好ましい。
【００８９】
次に、電源回路部１２の構成について詳細に説明する。
【００９０】
図５は、電源回路部１２の内部構成を示す。電源回路部１２は、ビット線プリチャージ電圧ＶＢＰを供給するビット線プリチャージ電源回路１２１、およびワード線電源回路としてワード線駆動用電圧ＶＰＰを供給する昇圧ポンプ回路１２２を備えている。電源回路部１２が出力する電圧ＶＢＰは、共通の電源線によって結線されている。すなわち、電圧ＶＢＰは、それぞれ、メモリセルアレイ１００全体に、共通の電源ノードとして供給される。
【００９１】
ビット線プリチャージ電源回路１２１は、直列に接続されたｐｃｈトランジスタ１２１ａおよびｎｃｈトランジスタ１２１ｂを備え、ビット線プリチャージのための電圧ＶＢＰを供給する。ｐｃｈトランジスタ１２１ａおよびｎｃｈトランジスタ１２１ｂのゲート電圧は、電源制御回路部１５におけるドライバ回路１５１の一部であるドライバ回路１５１ａによって、信号線１５２の一部である信号線ＣｐおよびＣｎを通じてそれぞれ制御される。すなわち、信号線ＣｐおよびＣｎを通じて、ビット線プリチャージ電源回路１２１の出力電圧ＶＢＰが制御される。
【００９２】
ドライバ回路１５１ａは、出力電圧ＶＢＢが所望の値となるように、信号線ＣｐおよびＣｎを通じてビット線プリチャージ電源回路１２１を制御する周知の回路である。
【００９３】
一方、昇圧ポンプ回路１２２は、メモリセルサブアレイ１０において、選択され、活性化されるワード線に印加される電圧ＶＰＰを供給する。昇圧ポンプ回路１２２は、電源制御回路部１５によって、ドライバ回路１５１ｂを介し、信号線１５２の一部である信号線Ｃａ、Ｃｂ、ＣｃおよびＣｄを通じて制御される。
【００９４】
図６は、昇圧ポンプ回路１２２の回路構成例を示す。昇圧ポンプ回路１２２におけるポンプキャパシタ１２２ａ、１２２ｂ、１２２ｃおよび１２２ｄには、それぞれ信号線Ｃａ、Ｃｂ、ＣｃおよびＣｄを通じて制御信号が与えられる。そして、複数のｎｃｈトランジスタで構成されたクロスカップル回路１２２ｅおよび１２２ｆは、相補的に、ポンプキャパシタ１２２ａ、１２２ｂ、１２２ｃおよび１２２ｄを介して制御信号を受け、ポンプキャパシタの片側の電位を昇圧してＶＰＰノードに供給する。
【００９５】
電源制御回路部１５は、たとえば、ＶＰＰ電位検知回路やリングオシレータ回路を含むように構成すればよい。
【００９６】
なお、本実施形態では、電源回路部１２に、ビット線プリチャージ電源回路１２１および昇圧ポンプ１２２を設けるものとしたが、これらのいずれか一方を設けるようにしてもよし、他の電源回路を設けるようにしてもよい。
【００９７】
本実施形態の半導体記憶回路１について、そのレイアウトは、次のようにして行う。まず、メモリセルサブアレイ１０、データアクセス回路部１１、制御回路部１４、ロウデコーダ部１３、電源回路部１２、電源制御回路部１５などをそれぞれレイアウトする。次に、これらを図１に示すごとくアレイ配置する。この際、データアクセス回路部１１と、ビット線方向に配置された４個のメモリセルサブアレイ１０と、電源回路部１２とが、すべて同一ピッチでワード線方向に配置されるので、これらをビット線方向に並べたもの、すなわち図１において回路拡張単位ＵＮＩＴ１として示した部分が、半導体記憶回路１のメモリ容量を変更する際の単位となる。すなわち、回路拡張単位ＵＮＩＴ１をワード線方向に何個配置するかによってメモリ容量を所望の値に設定することができる。さらに、各々のデータアクセス回路部１１からデータを並列に取り出し、また、その各々に対してデータを並列に入力する場合には、半導体記憶回路１のＩ／Ｏ幅をも、回路拡張単位ＵＮＩＴ１をワード線方向に何個配置するかによって所望の値に設定することができる。
【００９８】
これにより、極めて容易な方法で、チップ面積および回路特性が最適化された半導体記憶回路を設計することができる。
【００９９】
本実施形態では、メモリセルサブアレイ１０の列の両端にデータアクセス回路部１１および電源回路部１２を設けているが、配置順は特に問わない。
【０１００】
ここで、回路拡張単位ＵＮＩＴ１に含まれる電源回路部１２の電流供給能力を、４個のメモリセルサブアレイ１０を駆動するのに必要かつ十分な大きさとなるように最適化しておく。また、ドライバ回路１１１の駆動能力を、１個のデータアクセス回路部１１に含まれるデータアクセス回路の駆動に必要かつ十分な大きさとなるように最適化しておく。これにより、単に、回路拡張単位ＵＮＩＴ１をワード線方向に所望数配置するだけで、メモリセルアレイの規模に応じた最適な駆動能力を有する半導体記憶回路を得ることができる。
【０１０１】
また、ドライバ回路１４１と、ワード線ドライバ回路１７と、ドライバ回路１５１とを、ビット線方向に直線状に並べて配置し、これらの回路が直線状に配置される領域には半導体記憶回路内の他の回路が配置されないようにする。こうすることによって、回路拡張単位ＵＮＩＴ１の配置数の増減に応じて、それぞれが占める回路領域を、ワード線方向に同時に同じ長さだけ拡縮することで、それぞれのドライバ回路の駆動能力を最適に設定することができる。ドライバ回路領域の拡縮に伴う無駄な領域の発生も最小に抑えることができる。すなわち、これにより、回路拡張単位ＵＮＩＴ１の配置数の増減に応じて、最適な駆動能力を有するドライバ回路を、無駄な空き領域が生じないように、効率よく配置することができる。
【０１０２】
以上、本実施形態によると、回路拡張単位ＵＮＩＴ１をワード線方向に所望数配置するだけで、必要とされる記憶容量およびＩ／Ｏ幅を有し、かつ動作速度・消費電力などの観点から回路特性が最適化され、チップ面積が小さく抑えられた半導体記憶回路１を得ることができる。
【０１０３】
なお、本実施形態に係るメモリセルアレイ１００の配置は、あくまでも一例であって、実際の配置は必要とする記憶容量およびＩ／Ｏ幅に応じてさまざまに変化する。また、本実施形態では、メモリセルアレイ１００の中間にロウデコーダ部１３を挿入した回路構成となっているが、本発明はこれに限定されるものではない。
【０１０４】
また、上記説明は、半導体記憶回路１がＤＲＡＭであることを前提としたものであるが、本発明はこれに限定されるものではない。本発明の半導体記憶回路は、マスクＲＯＭやフラッシュメモリなどの各種ＲＯＭや、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの各種ＲＡＭにも応用が可能である。本発明を、たとえば、ＳＲＡＭに応用する場合には、昇圧ポンプ回路１２２は、特に設ける必要がない。また、本発明を、たとえば、各種ＲＯＭに応用する場合には、特に、電源回路部１２自体を設ける必要がない。
【０１０５】
また、半導体記憶回路１は、システムＬＳＩに含まれる混載ＤＲＡＭ等の混載メモリとして用いるのが好適であるが、単体のメモリとして用いてもよい。
【０１０６】
また、本実施形態では、回路拡張単位ＵＮＩＴ１が、ワード線方向に関して１つのメモリセルサブアレイ１０に対応するものとしたが、必要に応じて、たとえば、ワード線方向に関して２つ以上のメモリセルサブアレイ１０をまとめて、回路拡張単位としてもよいのはもちろんである。その場合は、その２つ以上のメモリセルサブアレイ１０の配置されるピッチに合わせて、データアクセス回路部または電源回路部が同じピッチで配置されるようにしてもよい。
【０１０７】
（第２の実施形態）
図７は、本発明の第２の実施形態に係る半導体記憶回路のレイアウトを示す。本実施形態の半導体記憶回路２は、ビット線方向（列方向、同図では左右の方向）に４個およびワード線方向（行方向、同図では上下の方向）に４個の行列状に配置されたメモリセルサブアレイ１０からなるメモリセルアレイ１００を備えている。以下、第１の実施形態に係る半導体記憶回路１における構成要素と同様のものについては、図１に付した符号と同一の符号で参照してその説明を省略し、第１の実施形態と異なる点についてのみ説明する。
【０１０８】
半導体記憶回路２は、電源回路部１２が、ワード線方向の４個のメモリセルサブアレイ１０とともにビット線方向に並べられて配置されている点で、第１の実施形態に係る半導体記憶回路１とは、その構成が異なっている。
【０１０９】
本実施形態の半導体記憶回路２について、そのレイアウトは、次のようにして行う。まず、メモリセルサブアレイ１０、データアクセス回路部１１、制御回路部１４、ロウデコーダ部１３、電源回路部１２、電源制御回路部１５などをそれぞれレイアウトする。次に、これらを図７に示すごとくアレイ配置する。この際、ロウデコーダ部１３と、ワード線方向に配置された４個のメモリセルサブアレイ１０と、電源回路部１２とが、すべて同一ピッチでビット線方向に配置されるので、これらをワード線方向に並べたもの、すなわち図７において回路拡張単位ＵＮＩＴ２として示した部分が、半導体記憶回路２のメモリ容量を変更する際の単位となる。すなわち、回路拡張単位ＵＮＩＴ２をワード線方向に何個配置するかによってメモリ容量を所望の値に設定することができる。
【０１１０】
これにより、極めて容易な方法で、チップ面積および回路特性が最適化された半導体記憶回路を設計することができる。
【０１１１】
ここで、第１の実施形態と同様に、回路拡張単位ＵＮＩＴ２に含まれる電源回路部１２の電流供給能力を、４個のメモリセルサブアレイ１０を駆動するのに必要かつ十分な大きさとなるように最適化しておく。また、ロウデコーダドライバ回路１３２の駆動能力を、１個のロウデコーダ回路１３１の駆動に必要かつ十分な大きさとなるように最適化しておく。これにより、単に、回路拡張単位ＵＮＩＴ２をビット線方向に所望数配置するだけで、メモリセルアレイの規模に応じた最適な駆動能力を有する半導体記憶回路を得ることができる。
【０１１２】
また、ドライバ回路１４３と、データ線ドライバ回路１６と、ドライバ回路１５１とを、ワード線方向に直線状に並べて配置し、これらの回路が直線状に配置される領域には半導体記憶回路内の他の回路が配置されないようにする。こうすることによって、回路拡張単位ＵＮＩＴ２の配置数の増減に応じて、それぞれが占める回路領域を、ビット線方向に同時に同じ長さだけ拡縮することで、それぞれのドライバ回路の駆動能力を最適に設定することができる。ドライバ回路領域の拡縮に伴う無駄な領域の発生も最小に抑えることができる。すなわち、これにより、回路拡張単位ＵＮＩＴ２の配置数の増減に応じて、最適な駆動能力を有するドライバ回路を、無駄な空き領域が生じないように、効率よく配置することができる。
【０１１３】
以上、本実施形態によると、回路拡張単位ＵＮＩＴ２をビット線方向に所望数配置するだけで、必要とされる記憶容量を有し、かつ動作速度・消費電力等の観点から回路特性が最適化され、チップ面積が小さく抑えられた半導体記憶回路２を得ることができる。
【０１１４】
また、本実施形態では、回路拡張単位ＵＮＩＴ２が、ビット線方向に関して１つのメモリセルサブアレイ１０に対応するものとしたが、必要に応じて、たとえば、ビット線方向に関して２つ以上のメモリセルサブアレイ１０をまとめて、回路拡張単位としてもよいのはもちろんである。その場合は、その２つ以上のメモリセルサブアレイの配置されるピッチに合わせて、ロウデコーダ回路部または電源回路部が同じピッチで配置されるようにしてもよい。
【０１１５】
また、第１の実施形態の場合と同様に、半導体記憶回路２は、システムＬＳＩに含まれる混載メモリとして用いるのが好適であるが、単体のメモリとして用いてもよい。図８は、混載メモリ３として用いる場合の構成を示す。記憶部５として、上に説明した半導体記憶回路１または２を用いる。演算部４は、記憶部５に対するデータの授受および制御を行う。
【０１１６】
【発明の効果】
以上説明したように、本発明によると、ドライバ回路の駆動能力を記憶容量などにあわせて最適化して高速動作、あるいは、低消費電力動作を可能とし、かつ、チップ面積を小さく抑えながら、記憶容量が所望の値に設定された半導体記憶回路を提供することができる。さらに、本発明の半導体記憶回路のレイアウト方法によると、そのような半導体記憶回路を短期間に低コストで提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体記憶回路のレイアウト図である。
【図２】データアクセス回路部の内部構成図である。
【図３】リードアンプとその周辺回路およびそのドライバ回路の回路図である。
【図４】データアクセス回路部におけるドライバ回路の好ましい配置例を示す図である。
【図５】電源回路の内部構成図である。
【図６】昇圧ポンプ回路の回路図である。
【図７】本発明の第２の実施形態に係る半導体記憶回路のレイアウト図である。
【図８】本発明の半導体集積回路を混載メモリとして用いるシステムＬＳＩを模式的に表す図である。
【符号の説明】
１，２  半導体記憶回路
１０  メモリセルサブアレイ
１００  メモリセルアレイ
１１  データアクセス回路部
１１１，１１１ａ，１１１ｂ，１１１ｃ  ドライバ回路
１２  電源回路部
１２１  ビット線プリチャージ電源回路
１２２  昇圧ポンプ回路
１３  ロウデコーダ部
１３１  ロウデコーダ回路
１３２  ロウデコーダドライバ回路
１４  制御回路部
１４１，１４１ａ，１４１ｂ，１４１ｃ，１４３  ドライバ回路
１５  電源制御回路部
１５１，１５１ａ，１５１ｂ  ドライバ回路
１６  データ線ドライバ回路
１７  ワード線ドライバ回路
ＵＮＩＴ１，ＵＮＩＴ２  回路拡張単位
【図１】
2004281858.tif 000003
【図２】
2004281858.tif 000004
【図３】
2004281858.tif 000005
【図４】
2004281858.tif 000006
【図５】
2004281858.tif 000007
【図６】
2004281858.tif 000008
【図７】
2004281858.tif 000009
【図８】
2004281858.tif 000010