(57)【要約】【課題】シングル・フォトン・カウンタの回路規模は２０〜１００トランジスタという規模になるため、１画素は数１０μｍ〜数１００μｍ□といった画素サイズになってしまい、多くの画素を並べられなくなり、実用的ではない。【解決手段】画素内にカウンタを持たず、画素領域以外にカウンタ１９−１〜１９−３、２０−１〜２０−３、２１−１〜２１−３を配置する。それぞれのカウンタ１９−１〜１９−３、２０−１〜２０−３、２１−１〜２１−３は特定の画素に対応している。画素内の１ビットメモリＭの情報を読み出して、その画素に対応する特定のカウンタに加算する列読み出し回路１８−１〜１８−３がある。このようにカウンタ１９−１〜１９−３、２０−１〜２０−３、２１−１〜２１−３を画素２３１１〜２３３３の外に出したので、画素２３１１〜２３３３を構成する回路数は減少する。【選択図】            図１
2004193675.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う受光素子と、前記受光素子にフォトンが入射したか否かの１ビット情報を記録する１ビットメモリと、観測時間内で前記１ビット情報を前記１ビットメモリに記録するスイッチ手段と、前記１ビット情報が読み出された前記１ビットメモリをリセットするリセット手段とから構成された画素が、複数個規則的に配列された画素敷き詰め部と、
前記画素敷き詰め部の外に設けられており、前記スイッチ手段及びリセット手段を定期的に制御するコントロール回路と、
前記画素敷き詰め部の外に設けられており、前記複数個の画素内の各１ビットメモリから前記１ビット情報を順次読み出す読み出し回路と、
前記画素敷き詰め部の外に前記複数個の画素に対応して複数個設けられており、前記読み出し回路により読み出された前記１ビット情報のうち、対応して設けられた画素の１ビット情報を累積加算するカウンタと
を有し、前記複数個のカウンタの加算値に基づいて映像信号を出力することを特徴とするイメージセンサ。
【請求項２】
前記コントロール回路は、撮影対象の明るさに応じて、前記観測時間を可変するように前記スイッチ手段を制御することを特徴とする請求項１記載のイメージセンサ。
【請求項３】
前記読み出し回路は、前記複数個の画素のうち共通の読み出し線で接続された２以上の画素の前記１ビット情報を、その画素内の前記１ビットメモリから読み出すために、前記２以上の画素の前記１ビットメモリの読み出し動作を時間的にずらせることを特徴とする請求項１又は２記載のイメージセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はイメージセンサに係り、特に入射光に応じてフォトダイオードに入ったフォトンを１個１個数え、その数をそのまま信号として取り扱うフォトン・カウンタ型イメージセンサに関する。
【０００２】
【従来の技術】
半導体を利用したイメージセンサとしては、ＣＣＤ（電荷転送素子）やＣＭＯＳイメージセンサなどが実用化されている。このイメージセンサでは、フォトダイオードで光を光電変換により電荷に変換し、その電荷を電圧、あるいは電流のアナログ信号として取り出す。１画素当たり、数百〜数万個のフォトン（光子）が入り、電荷増倍機構などのない一般的なフォトダイオードの場合、フォトン１個につき電子１個が発生する。このように発生した電荷を一塊として扱い、電荷による電位変化などを信号とする。ディジタル化する時にはそのアナログ信号をさらにＡ／Ｄ変換する。
【０００３】
一方で、フォトダイオードに入ったフォトンを１個１個数え、その数をそのまま信号として取り扱う、シングル・フォトン・カウンティングという方法がある。通常のＣＣＤやＣＭＯＳイメージセンサと異なり、この場合、出力信号はフォトン数なので、すでにディジタル化されており、信号出力後の扱いは非常に簡便である。
【０００４】
図１１（ａ）にシングル・フォトン・カウンティングの基本的な仕組みを示す。負荷抵抗２等の負荷に接続されたフォトダイオード（多くは高感度のＡＰＤ：アバランシェ・フォトダイオード）１にフォトンが１個入射すると、パルス信号が発生する。パルス信号が１つ発生すると、カウンタ３が１つ進むようにする。カウンタ３の数を数えれば、特定の時間の間にいくつのパルスが発生したかが容易に分かる。
【０００５】
構成としては、図１１（ａ）では単純すぎるので、図１１（ｂ）のように、フォトダイオード１の出力を増幅するアンプ４をカウンタ３の入力側に設けたり、図１１（ｃ）に示すように、アンプ４の出力信号をパルス波に整形する波形整形回路５をカウンタ３の入力側に挿入することもある。
【０００６】
このようなシングル・フォトン・カウンティング法の最も身近な例は、医療機器に使うＳＰＥＣＴ（Ｓｉｎｇｌｅ  Ｐｈｏｔｏｎ  Ｅｍｉｓｓｉｏｎ  Ｃｏｍｐｕｔｅｄ  Ｔｏｍｏｇｒａｐｈｙ）である。これは血液中に微量の放射性物質を注入し、放射性物質の発するガンマ線（波長の短い高エネルギーのフォトン）の数を計測して、コンピュータで画像化し、血流の様子を見るというものである。また、生体発光観察や光通信のフォトン数の計測など、微弱な光の観察には、シングル・フォトン・カウンティング法がよく用いられる。
【０００７】
このようにシングル・フォトン・カウンティング法は、微弱な光を計測する場合に非常に有効な測定方法であり、イメージセンサに応用すれば、星明かりで鮮明な映像を、ディジタル信号で得ることも可能になる。このため、シングル・フォトン・カウンティング法を応用したイメージセンサ（固体撮像装置）が、従来より知られている（例えば、特許文献１参照）。
【０００８】
この特許文献１記載の従来のイメージセンサでは、フォトダイオードとカウンタの組を１画素として、それを１次元、あるいは２次元状に配置すれば、イメージセンサが得られるとしている。ところが、この特許文献１記載の従来のイメージセンサでは、入射した全てのフォトンをカウントすることを考えているため、カウンタに必要なビット数は大きくなり、読み出しには時間がかかり、高速な回路動作が必要になる。
【０００９】
そこで、全てのフォトンをカウントするのではなく、観測時間を一定の周期で区切り、その周期内にフォトンが入射したかどうかだけを調べ、その結果をカウントするようにしたイメージセンサも従来提案されている（例えば、特許文献２参照）。
【００１０】
この特許文献２記載の従来のイメージセンサでは、上記の一定の周期に２個以上フォトンが入射した場合も１つとカウントすることになり、入射したフォトン数の計測という点では正確ではなくなるが、統計的な検討から、このような方法で得られた結果が実用上十分な精度であることを示し、カウンタのビット数を少なくでき、読み出し速度を減らすことができるとしている。
【００１１】
【特許文献１】
特公平７−９９８６８号公報（第２−３頁、第１図、第３図）
【特許文献２】
特開平７−６７０４３号公報（第２−３頁、図１、図１２）
【００１２】
【発明が解決しようとする課題】
しかるに、上記の特許文献１及び２記載の従来のイメージセンサでは、シングル・フォトン・カウンティング法でエリア・イメージセンサに実用化する場合、画素サイズが重要な問題となる。画素サイズが大きいほど、同じ画素数では光学系のサイズも大きくなり、不利になる。
【００１３】
例えば、特許文献１記載の従来のイメージセンサでは、１次元的に配置する場合は、フォトダイオードを基板に並べ、各フォトダイオードの横にカウンタ等の回路を配置する構成にする。これを２次元のエリアセンサに展開する時は、上記１次元的に並べた基板を積層し、３次元の直方体の１面を使うような構成にする。しかしながら、このような構成は実用的とはいえない。
【００１４】
現在の半導体製造技術を用いる場合、図１２のように、シリコン基板上にフォトダイオード７と回路８を同一平面に並べ、その組を１つの画素９として、画素９をエリア状に展開すると共に、行制御回路１０に各行毎の複数の画素９を接続するのが最も実現性が高い。これはＣＭＯＳイメージセンサの画素構成と同じである。
【００１５】
しかしながら、ここで問題になるのは回路規模である。光学系との兼ね合いで、受光部分の面積が限られるので、１画素のピッチはなるべく小さくしたい。しかし、回路規模が大きくなると、画素ピッチを大きくしなくてはいけない。現状のＣＭＯＳイメージセンサの回路規模は、０．２５μｍルール、５μｍ□の画素で、トランジスタ数がせいぜい３〜５個といったレベルである。ところが、シングル・フォトン・カウンタを構成した場合、回路規模は２０〜１００トランジスタという規模になってしまう。
【００１６】
これをそのまま作ると、１画素は数１０μｍ〜数１００μｍ□といった画素サイズになってしまい、１／３インチや２／３インチといった光学サイズに多くの画素を並べられなくなり、実用的ではない。従って、なるべく１画素当たりの回路規模を小さくするような構成を考える必要がある。
【００１７】
本発明は以上の点に鑑みなされたもので、１画素当たりの回路規模を従来に比べて小さくできるイメージセンサを提供することを目的とする。
【００１８】
また、本発明の他の目的は、撮影対象の明るさの違いに応じられる、ダイナミックレンジの広い効率的なイメージセンサを提供することにある。
【００１９】
【課題を解決するための手段】
本発明は上記の目的を達成するため、光電変換を行う受光素子と、受光素子にフォトンが入射したか否かの１ビット情報を記録する１ビットメモリと、観測時間内で１ビット情報を１ビットメモリに記録するスイッチ手段と、１ビット情報が読み出された１ビットメモリをリセットするリセット手段とから構成された画素が、複数個規則的に配列された画素敷き詰め部と、画素敷き詰め部の外に設けられており、スイッチ手段及びリセット手段を定期的に制御するコントロール回路と、画素敷き詰め部の外に設けられており、複数個の画素内の各１ビットメモリから１ビット情報を順次読み出す読み出し回路と、画素敷き詰め部の外に複数個の画素に対応して複数個設けられており、読み出し回路により読み出された１ビット情報のうち、対応して設けられた画素の１ビット情報を累積加算するカウンタとを有する構成としたものである。
【００２０】
この発明では、画素を構成する受光素子に観測時間内でフォトンが入射したか否かを示す１ビット情報を加算するカウンタと、１ビット情報の読み出し回路とを、画素の外に設けるようにしたため、画素を構成する回路規模を小さくすることができる。
【００２１】
また、上記の目的を達成するため、本発明は、上記コントロール回路が、撮影対象の明るさに応じて、観測時間を可変するようにスイッチ手段を制御するようにしたことを特徴とする。この発明では、撮影対象の明るさに応じて観測時間を可変するようにしたため、撮影対象が明るくても飽和することなく明るさの濃淡をつけることができ、また、撮影対象が暗くても鮮明な映像を得ることができる。
【００２２】
また、上記の目的を達成するため、本発明は、読み出し回路を、複数個の画素のうち共通の読み出し線で接続された２以上の画素の１ビット情報を、その画素内の１ビットメモリから読み出すために、２以上の画素の１ビットメモリの読み出し動作を時間的にずらせる構成としたことを特徴とする。この発明では、共通の読み出し線で接続された２以上の画素の１ビット情報を時間的にずらして読み出すようにしたため、読み出し線の本数を最小限にすることができる。
【００２３】
【発明の実施の形態】
次に、本発明の一実施の形態について図面と共に説明する。図１は本発明になるイメージセンサの一実施の形態の構成図を示す。本実施の形態のイメージセンサは、チップ１５内に画素敷き詰め部１６と、行コントロール回路１７と、列読み出し回路１８−１〜１８−３と、カウンタ１９−１〜１９−３と、カウンタ２０−１〜２０−３と、カウンタ２１−１〜２１−３と、カウンタ情報出力回路２２とが設けられた構成である。
【００２４】
また、画素敷き詰め部１６は、３行３列のマトリクス状に９個の画素２３１１〜２３３３が配列されている。これらの画素２３１１〜２３３３は同一構成であるので、代表して画素２３１１についてその構成を説明するに、負荷抵抗Ｒに接続されたフォトダイオードＰＤと、フォトダイオードＰＤと負荷抵抗Ｒとの接続点に入力端が接続された１ビットメモリＭとを少なくとも有し、例えば後述する図３（ａ）の構成とされている。１ビットメモリＭの出力端は、読み出し用スイッチＳＷｒｅａｄを介して列読み出し回路１８−１に接続されている。
【００２５】
また、画素２３１１〜２３３３のうち、第１行の画素２３１１、２３２１、２３３１は同一の第１の行コントロール線を介して行コントロール回路１７に接続されており、同様に、第２行の画素２３１２、２３２２、２３３２は第２の行コントロール線を介して、第３行の画素２３１３、２３２３、２３３３は第３の行コントロール線を介してそれぞれ行コントロール回路１７に接続されている。
【００２６】
更に、画素２３１１〜２３３３のうち、第１列の画素２３１１、２３１２、２３１３は同一の列信号線を介して列読み出し回路１８−１に接続されており、同様に、第２列の画素２３２１、２３２２、２３２３は同一の列信号線を介して列読み出し回路１８−２に接続され、第３列の画素２３３１、２３３２、２３３３は同一の列信号線を介して列読み出し回路１８−３に接続されている。
【００２７】
かかる構成とした理由は次の通りである。１画素当たりの回路規模を小さくするには、画素内に必ずしも必要ない機能を外に出すことである。従来は、図１１（ａ）〜（ｃ）に示したシングル・フォトン・カウンティングのシステム全てを画素内に抱えていた。従って、画素の面積が大きくなりすぎていた。
【００２８】
そこで、本実施の形態では図１に示すように、まず画素内にカウンタを持たず、画素領域以外にカウンタ１９−１〜１９−３、２０−１〜２０−３、２１−１〜２１−３を配置する。それぞれのカウンタ１９−１〜１９−３、２０−１〜２０−３、２１−１〜２１−３は特定の画素に対応している。画素内には少なくとも１ビットメモリＭを置く。
【００２９】
画素内の１ビットメモリＭの情報を読み出して、その画素に対応する特定のカウンタに加算する列読み出し回路１８−１〜１８−３がある。画素の周辺には、画素の動作を制御する行コントロール回路１７がある。このようにカウンタ１９−１〜１９−３、２０−１〜２０−３、２１−１〜２１−３を画素２３１１〜２３３３の外に出したので、画素２３１１〜２３３３を構成する回路数は減少する。なお、ここでは画素を３行３列に配置しているが、実際には必要な数だけ、例えばＶＧＡサイズなら水平方向６４０画素、垂直方向４８０画素といった具合に並んでいるのはもちろんのことである。
【００３０】
画素内の１ビットメモリＭには、設定されたある期間ＴｉｎにフォトンがフォトダイオードＰＤに入ったかどうかの情報のみを記録する。例えば入射があった場合は「１」、無かった場合は「０」とする。画素から外へはその１ビットの信号を出力する。この作業を高速に繰り返せば、所定の分解能の情報が得られる。例えば、３０フレーム／秒の時間内に１２ビット、すなわち４０９６の分解能で、ある画素の明るさを表現すると、８．１３８０（＝１／３０／４０９６）μｓごとに、各画素の１ビットの情報を読み出せばよい。読み出した情報は、画素外部に用意された各画素に対応するカウンタに加算していき、４０９６回繰り返したところで、その加算数をディジタル信号で出力する。
【００３１】
このようにして、図１のカウンタ１９−１〜１９−３には第１行の画素２３１１〜２３３１からの各々４０９６回の測定による１ビット情報、カウンタ２０−１〜２０−３には第２行の画素２３１２〜２３３２からの各々４０９６回の測定による１ビット情報、カウンタ２１−１〜２１−３には第３行の画素２３１３〜２３３３からの各々４０９６回の測定による１ビット情報の各累積加算値が得られ、これらはカウンタ情報出力回路２２に供給され、ここでディジタル映像信号に変換されてチップ外へ出力される。
【００３２】
次に、本実施の形態の画素の駆動方法について図２と共に説明する。まず、フォトンを受ける時間Ｔｉｎを設ける。この時問ＴｉｎにフォトダイオードＰＤにフォトンが入射するとパルス信号が発生し、１ビットメモリＭに「１」が記録される。その後、１ビットメモリＭの信号を読み出す時間Ｔｏｕｔを設ける。このＴｏｕｔの読み出し時間では、フォトダイオードＰＤにフォトンが入っても、フォトダイオードＰＤで発生したパルス信号が１ビットメモリＭに伝わらないようにする。
【００３３】
このようなＴｉｎ、Ｔｏｕｔの違いは、例えば図３（ａ）〜（ｃ）に示すように、フォトダイオードＰＤと１ビットメモリＭの間に入力用スイッチＳＷｉｎを一つ挿入し、このスイッチＳＷｉｎを行コントロール回路１７からの制御信号により時間Ｔｉｎでオン、時間Ｔｏｕｔでオフすることで容易に実現できる。このスイッチＳＷｉｎは、図３では（ａ）〜（ｃ）のすべてで、１ビットメモリＭの直前に置いているが、図３（ｂ）ではアンプＡの入力側、同図（ｃ）ではアンプＡの出力側に設けた波形整形器Ｓの入力側に置いても同様の効果がある。
【００３４】
列読み出し回路１８−１〜１８−３は画素からの情報を、図２のＴｏｕｔ中の特定の時間Ｔｒｅａｄで読み出し、外部のカウンタ１９−１〜２１−３に情報を出力して加算させる。ここで、列読み出し回路１８−１は、画素２３１１、２３１２、２３１３内の各１ビットメモリから順次に読み出した値を、カウンタ１９−１、２０−１、２１−１へ順次に供給する。従って、例えばカウンタ１９−１には画素２３１１内の１ビットメモリＭの記憶値の累積加算値が計数される。同様に、他の列読み出し回路１８−２は、画素２３２１、２３２２、２３２３内の各１ビットメモリの値を順次に読み出してカウンタ１９−２、２０−２、２１−２に別々に累積加算し、列読み出し回路１８−３は、画素２３３１、２３３２、２３３３内の各１ビットメモリの値を順次に読み出してカウンタ１９−３、２０−３、２１−３に別々に累積加算する。
【００３５】
列読み出し回路１８−１〜１８−３の読み出し終了後に、図２にＴｒｅｓｅｔで示す時間で１ビットメモリＭの内容をリセットし、「０」に戻す。ＴｉｎとＴｏｕｔを合わせた時間Ｔｔｏｔａｌが８．１３８（＝１／３０／４０９６）μｓあれば、毎秒３０フレームの１２ビット表現が実現できる。
【００３６】
上記のＴｒｅａｄのタイミングは、図３（ａ）〜（ｃ）において１ビットメモリＭの出力側に設けられた読み出し用スイッチＳＷｒｅａｄを行コントロール回路１７からの制御信号によりオン・オフすることで制御できる。また、上記のＴｒｅｓｅｔの時間は、１ビットメモリＭと電源の間に設けられた、常開（ノーマルオープン）のリセット用スイッチＳＷｒｅｓｅｔを行コントロール回路１７からのリセット信号によりオンして１ビットメモリＭの内容を０に書き直し、リセットする。
【００３７】
ここで、Ｔｔｏｔａｌの時間を変えずに、ＴｉｎとＴｏｕｔの比率を可変にできるようにしておく。Ｔｏｕｔの時間は最低限、Ｔｒｅａｄ＋Ｔｒｅｓｅｔの分は必要なので、Ｔｉｎの最大値はＴｔｏｔａｌ−（Ｔｒｅａｄ＋Ｔｒｅｓｅｔ）となる。したがって、上記の時間Ｔｉｎは
０＜Ｔｉｎ＜｛Ｔｔｏｔａｌ−（Ｔｒｅａｄ＋Ｔｒｅｓｅｔ）｝
の範囲で可変にできる。
【００３８】
さて、Ｔｉｎの長さが長いほど、フォトンがフォトダイオードＰＤに入射した結果生じるパルスが１ビットメモリＭに伝わり、カウンタ１９−１〜２１−３に加算される確率を高める。従って、Ｔｉｎ時間はシャッタ時間ともいえる。このＴｉｎ時間をどのように設定するかについて、次に述べる。
【００３９】
前記の特許文献１では、１０μｍ□のフォトダイオードに太陽光に相当する１００（ｌｘ）の面照度があると、１秒当たり入射フォトン数は１０１８個となると記載されている。これは平均１０ｎｓ毎に１個のフォトンがフォトダイオードに入っていることになる（平均入射間隔＝１０ｎｓ）。従って、上記の時間Ｔｉｎを１０ｎｓ以上にすることにより、この時間Ｔｉｎの間に平均１個以上のフォトンがフォトダイオードＰＤに入ることが期待でき、１ビットメモリＭに「１」が記録される。
【００４０】
このように設定した場合、全てのＴｉｎで「１」が１ビットメモリＭに記録される確率が高いので、この時、１２ビットの信号は最大の飽和状態（１００％）になる可能性が高い。従って、撮影対象が明るい場合（太陽光１００ｌｘ）には、図４（ａ）に示すように上記の時間Ｔｉｎを１０ｎｓ以下に、例えば８ｎｓに設定することにより、太陽光のもとで飽和することなく、明るさの濃淡を付けられることになる。つまり、
Ｔｉｎ≦平均入射間隔
と設定する必要がある。
【００４１】
逆に、撮影対象が暗い場合、上記の時間Ｔｉｎを長くする。月明かりは０．０１（ｌｘ）で、１秒間の入射フォトン数が１００００個となる。すると、平均入射間隔は１００μｓとなる。これは１２ビット分の観測サイクル８．１３８μｓ（＝Ｔｔｏｔａｌ）よりもはるかに長いので、Ｔｉｎを最大限にしておく。Ｔｉｎの最大値はＴｔｏｔａｌ−（Ｔｒｅａｄ＋Ｔｒｅｓｅｔ）で表わされるが、Ｔｒｅａｄ＝Ｔｒｅｓｅｔ＝２０ｎｓとすると、図４（ｂ）に示すように時間Ｔｉｎは８．０９８μｓとなる。以上より、上記の時間Ｔｉｎは図４（ａ）、（ｂ）に示すように、８ｎｓ〜８．０９μｓという広い範囲を取ることになる。このように、シャッタ時間に相当するＴｉｎを可変することにより、様々な光量に対応して、１２ビットの範囲で明暗を付けられる。
【００４２】
ところで、本発明のイメージセンサでは、従来例と違って、単純にカウンタで数えた数字がそのままフォトン数を表わすのではなく、Ｔｉｎという可変時間に依存することに留意する必要がある。例えば、カウンタ１８−１〜２１−３のうち、あるカウンタに同じ１２００個とカウントされていても、前記時間Ｔｉｎが短いほど実際の入射フォトン数はもっと多く、すなわち明るい。このようなことは通常のフィルムで、撮影時の露光時間に留意しなければいけないのと同じである。
【００４３】
また、本発明のイメージセンサではフォトンカウントをする期間Ｔｉｎを定めて、その間に入射があったかどうかだけを情報として持つので、測定方法に起因する特有の誤差がある。入射フォトン数はポワソン分布に従い、平均入射間隔の均等な割合で入射するわけではない。従って、明るさが時間的に安定で、Ｔｉｎ＝平均入射間隔にしていても、あるＴｉｎには２個以上のフォトンが入射し、別のＴｉｎでは全く入射しないということが起こり得る。
【００４４】
そこで、本実施の形態ではＴｉｎの期間内にフォトダイオードＰＤに２個以上のフォトンが入っても、それは１個と判断する。また、たまたまフォトンの入射間隔が開いたため、Ｔｉｎの間にフォトンがフォトダイオードＰＤに入射しなければ、０とカウントする。その分が測定誤差となるが、１つのＴｉｎの期間内にフォトンが入ったかどうかの観測を１回行うという動作を１２ビット分の４０９６回繰り返すと、この誤差はならされて、明るさに応じてカウンタ数が単調増加することが期待できる。
【００４５】
次に、エリア状に配置されている各画素からの情報の読み出し方法について説明する。各画素からの出力線は、配線数を節約するために、縦方向の画素について共有されているものとする。このように出力線が共有されていると、それぞれの画素からの出力は時間分割して行なう必要がある。この読み出し方法には、ＣＭＯＳイメージセンサの読み出し方法と全く同様に、「ローリング読み出し」と「シンクロナス・フレーム読み出し」の２つのモードを設定できる。
【００４６】
なお、「ローリング読み出し」は「ローリング・シャッタ」、「シンクロナス・フレーム読み出し」は「フレーム・シャッタ」あるいは「シンクロナス・シャッタ」あるいは「グローバル・シャッタ」などと呼ぶことが多いが、シャッタという言葉は露光時間の意味で使うシャッタと紛らわしいので、本明細書では「ローリング読み出し」と「シンクロナス・フレーム読み出し」の表現を使うことにする。
【００４７】
ローリング読み出しとシンクロナス・フレーム読み出しの違いは、図５、図６に示すようにＴｉｎの時間が各行で揃っているか、ずれているかの違いである。すなわち、ローリング読み出しの場合、図５に示すように観測する時間Ｔｉｎが各行の画素でずれているので、最大１ビット分でＴｔｏｔａｌ時間の観測タイミングのずれが生じる。本実施の形態のＶＧＡサイズ、１２ビット精度の場合は、８．１３８μｓのずれが生じる可能性がある。しかし、このずれは１２ビット、４０９６回の観測のうち１回分に過ぎないので、ほとんど問題にならない。ローリング読み出しの場合は他の画素の読み出し中にも観測が可能なので、Ｔｉｎを最大限に取ることが可能になる。
【００４８】
ところが、ビット精度を落としてもいいから高速でたくさんの画像を取得したいという分野がある。例えば、ビット精度を７ビットに落とすと、１２ビットに比べて、３２倍の１秒間に９６０枚の画像を取得できる。この場合、観測回数１２８回で１つの画面を構成するので、１回分のずれの影響は大きくなり、問題となる。
【００４９】
このような場合は、シンクロナス・フレーム読み出しにすれば、問題を解消できる。シンクロナス・フレーム読み出しでは、図６に示すように観測する時間Ｔｉｎが各行の画素で同じであり、全画素で同じタイミングで観測を開始して同じタイミングで観測を終了するが、共通の読み出し線で接続された各画素の１ビット情報を読み出すには、Ｔｒｅａｄに示すように各行の画素毎に読み出し動作を時間的にずらす必要があり、全画素で一斉にＴｉｎに入るためには、全画素の読み出しが終了してから行う必要がある。従って、Ｔｉｎの最大値は
Ｔｔｏｔａｌ−（Ｔｒｅａｄ  ×  Ｎｖ  ＋  Ｔｒｅｓｅｔ）
となる。ただしＮｖはイメージセンサの画素の行数である。
【００５０】
これはかなり厳しい数字である。例えば、ＴｉｎをＴｔｏｔａｌの半分にするためには、Ｔｒｅａｄを８．４ｎｓ程度に設定しなくてはならない。読み出し周波数は１２０ＭＨｚ程度になる。ＴｉｎをＴｔｏｔａｌの半分にすると当然感度が下がる（フォトダイオードへの入射確率が半分になる）ので、Ｔｉｎをもっと大きな割合にしようとすると、Ｔｒｅａｄの読み出し周波数をさらに高くしなくてはならなくなる。
【００５１】
このような場合には、図７のように、各画素にメモリを２ビット設ける方法が得策である。同図において、フォトダイオードＰＤと負荷抵抗Ｒとの接続点は、第１の入力用スイッチＳＷｉｎ１を介して第１の１ビットメモリＭ１に接続されると共に、第２の入力用スイッチＳＷｉｎ２を介して第２の１ビットメモリＭ２に接続される。また、１ビットメモリＭ１、Ｍ２は、常開のリセット用スイッチＳＷｒｅｓｅｔ１、ＳＷｒｅｓｅｔ２を別々に介して電源に接続されると共に、出力端子が第１、第２の読み出し用スイッチＳＷｒｅａｄ１、ＳＷｒｅａｄ２に別々に接続されている。
【００５２】
この実施の形態の各部のタイミングチャートを図８に示す。図８に示すように、上記のＴｉｎを２つの１ビットメモリＭ１、Ｍ２で互いに異なる時間となるようにＴｉｎ１、Ｔｉｎ２に設定することで、１ビットメモリＭ１、Ｍ２にフォトダイオードＰＤに入射するフォトン数の記録を交互に行い、一方の１ビットメモリＭ１又はＭ２にフォトンの情報を記録している間に、もう一方の１ビットメモリＭ２又はＭ１から前回の観測結果を出力する。このようにすることで、Ｔｉｎは最大Ｔｔｏｔａｌまで広げることができ、読み出しの周波数も低くすることができる。
【００５３】
さて、観測時間Ｔｉｎを可変にできるということから、いろいろな観測方法が可能となる。これまでの実施の形態では、１２ビット分４０９６回の観測のうち、全てを固定のＴｉｎで観測することを前提にしていた。しかしながら、本発明では、Ｔｉｎを可変にできるので、４０９６回の観測中にＴｉｎを変更することができる。
【００５４】
最も単純な例は、図９に示すように、前半の２０４８回をＴｉｎ１という時間で設定し、後半の２０４８回をＴｉｎ２という別の時間で観測する方法である。ここでＴｉｎ１≫Ｔｉｎ２とする。例えば、Ｔｉｎ１はＴｔｏｔａｌに近い８μｓ程度で、Ｔｉｎ２は８ｎｓであるとする。撮影する画面は、太陽光下の野外と薄暗い室内を同時に撮るような状況を考える。
【００５５】
前半ではＴｉｎ１の長い時間で観測を行う。すると、明るい野外を観測している画素にはフォトンが多数やってくるので、ほとんど全ての観測でフォトンが測定され、飽和状態になる。従って、明るい野外の画素同士では、明暗の濃淡はつかない。一方、暗い室内を観測している画素には、フォトンが観測されたりしなかったりして、濃淡がつく。
【００５６】
後半ではＴｉｎ２の短い時間で観測を行う。すると、明るい野外を観測している画素にも、フォトンが入射したりしなかったりして、画素間で濃淡がつく。一方、暗い室内からはフォトンがほとんど観測されなくなり、カウンタ数は増えない。したがって、４０９６回の観測が終わった後には野外、室内ともに明暗の濃淡が付き、幅広い明るさに対処できる。
【００５７】
さらに積極的には、図１０に示すように、Ｔｉｎの時間を対数的に変化させると、対数圧縮した画面が得られ、ダイナミックレンジの広い画像が得られる。
【００５８】
なお、図１では画素は２次元マトリクス状に配列されているが、一次元直線状に配列された構成のイメージセンサにも本発明を適用できることは勿論である。また、フォトダイオード以外の受光素子も使用可能である。
【００５９】
【発明の効果】
以上説明したように本発明によれば、画素を構成する受光素子に観測時間内でフォトンが入射したか否かを示す１ビット情報を加算するカウンタと、１ビット情報の読み出し回路とを、画素の外に設けることで、画素を構成する回路規模を小さくするようにしたため、従来に比べて画素ピッチの小さな多画素のイメージセンサを構成でき、高解像度の映像信号を得ることができる。
【００６０】
また、本発明によれば、撮影対象の明るさに応じて観測時間を可変することにより、撮影対象が明るくても飽和することなく明るさの濃淡をつけることができ、また、撮影対象が暗くても鮮明な映像を得ることができるため、撮影対象の明るさの違いに応じてダイナミックレンジを広げることができる。
【００６１】
更に、本発明によれば、共通の読み出し線でつながった画素の１ビット情報を読み出すために、各画素の動作を時間的にずらせて動作させることにより、読み出し線の本数を最小限にするようにしたため、装置の規模を極力小型化することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の全体構成図である。
【図２】図１の画素の動作タイミング図である。
【図３】図１のイメージセンサにおける一画素回路の各例の構成図である。
【図４】Ｔｉｎによるシャッタ制御例を示すタイミングチャートである。
【図５】図１のローリング読み出し動作時のタイミングチャートである。
【図６】図１のシンクロナス・フレーム読み出し動作時のタイミングチャートである。
【図７】本発明のイメージセンサにおける一画素回路の他の例の構成図である。
【図８】図７の動作説明用のタイミングチャートである。
【図９】本発明における観測時間の変化の一例を示す図である。
【図１０】本発明における観測時間の変化の他の例を示す図である。
【図１１】従来のシングル・フォトン・カウンタ型イメージセンサの１画素回路の各例を示す図である。
【図１２】従来のイメージセンサの平面的な画素配置例を示す図である。
【符号の説明】
１５  チップ全体
１６  画素敷き詰め部
１７  行コントロール回路
１８−１〜１８−３  列読み出し回路
１９−１〜１９−３、２０−１〜２０−３、２１−１〜２１−３  カウンタ
２２  カウンタ情報出力回路
２３１１〜２３３３  画素
ＰＤ  フォトダイオード
Ｒ  負荷抵抗
Ｍ、Ｍ１、Ｍ２  １ビットメモリ
ＳＷｉｎ、ＳＷｉｎ１、ＳＷｉｎ２  入力用スイッチ
ＳＷｒｅａｄ、ＳＷｒｅａｄ１、ＳＷｒｅａｄ２  読み出し用スイッチ
ＳＷｒｅｓｅｔ、ＳＷｒｅｓｅｔ１、ＳＷｒｅｓｅｔ２  リセット用スイッチ
Ａ  アンプ
Ｓ  波形整形器
【図１】
2004193675.tif 000003
【図２】
2004193675.tif 000004
【図３】
2004193675.tif 000005
【図４】
2004193675.tif 000006
【図５】
2004193675.tif 000007
【図６】
2004193675.tif 000008
【図７】
2004193675.tif 000009
【図８】
2004193675.tif 000010
【図９】
2004193675.tif 000011
【図１０】
2004193675.tif 000012
【図１１】
2004193675.tif 000013
【図１２】
2004193675.tif 000014