(57)【要約】【課題】位相調整回路の出力信号における位相の線形性誤差のため、信号伝送を高速且つ高精度に行うクロック復元回路の提供が難しかった。【解決手段】入力信号および出力信号を位相比較し、該入力信号および出力信号の位相差に応じた位相制御信号ＰＣＳを出力する位相比較回路２と、前記位相制御信号を受け取って前記入力信号の位相を調整して前記出力信号を出力する位相調整回路１と、該位相調整回路における位相の線形性誤差を補正する線形性誤差補正部３とを備えるように構成する。【選択図】      図５
2004193760.tif 000002
【特許請求の範囲】
【請求項１】
入力信号および出力信号を位相比較し、該入力信号および出力信号の位相差に応じた位相制御信号を出力する位相比較回路と、
前記位相制御信号を受け取って前記入力信号の位相を調整して前記出力信号を出力する位相調整回路と、
該位相調整回路における位相の線形性誤差を補正する線形性誤差補正部とを備えることを特徴とするクロック復元回路。
【請求項２】
請求項１に記載のクロック復元回路において、前記線形性誤差補正部は、
差動の前記出力信号の振幅レベルを検出して振幅レベル制御信号を出力する振幅レベル検出回路と、
該振幅レベル検出回路からの振幅レベル制御信号に従って前記出力信号の振幅レベルを一定に調整する振幅レベル調整回路とを備えることを特徴とするクロック復元回路。
【請求項３】
請求項２に記載のクロック復元回路において、
前記振幅レベル調整回路は、前記振幅レベル制御信号に従って前記出力信号の信号線における負荷容量の大きさを制御することを特徴とするクロック復元回路。
【請求項４】
請求項３に記載のクロック復元回路において、
前記振幅レベル調整回路は、前記位相調整回路の出力信号線と第１の電源線との間の負荷容量の大きさを制御することを特徴とするクロック復元回路。
【請求項５】
請求項３に記載のクロック復元回路において、
前記振幅レベル調整回路は、前記位相調整回路の出力信号線と第２の電源線との間の負荷容量の大きさを制御することを特徴とするクロック復元回路。
【請求項６】
請求項２に記載のクロック復元回路において、
前記位相調整回路は、位相の異なる基準クロックが入力された複数の差動対トランジスタと、該各差動対トランジスタを流れる電流を制御する複数の電流源とを備えることを特徴とするクロック復元回路。
【請求項７】
請求項６に記載のクロック復元回路において、
前記各電流源は、当該電流源に対応する差動対トランジスタに供給された前記基準クロックに対して前記位相比較回路の出力に対応した重みを与えることを特徴とするクロック復元回路。
【請求項８】
請求項６または７に記載のクロック復元回路において、
前記振幅レベル調整回路は、前記振幅レベル制御信号に従って前記電流源を流れる電流の大きさを制御することを特徴とするクロック復元回路。
【請求項９】
請求項２に記載のクロック復元回路において、
前記振幅レベル検出回路は、前記出力信号の振幅レベルが大きいときに高い電圧となり、且つ、該出力信号の振幅レベルが小さいときに低い電圧となる第１の振幅レベル制御信号を出力することを特徴とするクロック復元回路。
【請求項１０】
請求項２に記載のクロック復元回路において、
前記振幅レベル検出回路は、前記出力信号の振幅レベルが大きいときに低い電圧となり、且つ、該出力信号の振幅レベルが小さいときに高い電圧となる第２の振幅レベル制御信号を出力することを特徴とするクロック復元回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はクロック復元回路に関し、特に、高速のデータ信号の伝送に使用されるクロック復元回路に関する。
【０００２】
近年、コンピュータやその他の情報処理機器を構成する部品の性能は大きく向上しており、例えば、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の半導体記憶装置や、プロセッサ、或いは、スイッチ用ＬＳＩ等の性能向上は目を見張るものがある。そして、この半導体記憶装置やプロセッサ等の性能向上に伴って、各部品或いは要素間の信号伝送速度を向上させなければ、システムの性能を向上させることができないという事態になって来ている。具体的に、例えば、ＤＲＡＭとプロセッサとの間（ＬＳＩ間）の速度ギャップは益々大きくなる傾向にあり、近年、この速度ギャップがコンピュータ全体の性能向上の妨げになりつつある。また、半導体チップの高集積化並びに大型化等により、チップ内における素子や回路ブロック間での信号伝送速度がチップの性能を制限する大きな要因ともなって来ている。さらに、周辺機器とプロセッサ／チップセット間の信号伝送速度も、システム全体の性能を制限する要素となっている。
【０００３】
ところで、一般に、回路ブロック間やチップ間、或いは、匡体内の高速信号伝送等において、データの『０』および『１』を判定するためのクロックを受信回路側のクロック復元回路で発生（復元）することが行われている。この復元したクロックは、常に正しい信号受信を行うために受信データに対して所定の位相関係となるように回路内部の位相調整回路で調整される。このようにクロックを復元し、この復元されたクロックを使ってデータを判定することをＣＤＲ（Ｃｌｏｃｋ  ａｎｄ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）というが、例えば、高速の信号伝送においては、位相調整回路の出力信号における位相の線形性誤差等により、信号伝送を高速且つ高精度に行うことが難しくなっている。そこで、位相調整回路の出力信号における位相の線形性誤差を補正して、信号伝送を高速且つ高精度に行うためのクロック復元回路の提供が強く要望されている。
【０００４】
【従来の技術】
従来、例えば、ＬＳＩ間の信号伝送を高速化するためには、信号を受信する回路が信号に対して正確なタイミングで動作することが必要であり、そのような正確なタイミングを発生させる方法として、帰還ループの中に位相調整回路を設けたクロック復元回路が知られている（例えば、特許文献１および特許文献２参照）。
【０００５】
図１は従来のクロック復元回路の一例を概略的に示すブロック図である。
【０００６】
図１に示されるように、従来のクロック復元回路は、入力信号および出力信号が供給された位相比較回路１０２、および、入力信号および位相比較回路１０２の出力（位相制御信号）ＰＣＳが供給された位相調整回路１０１を備える。
【０００７】
位相比較回路１０２は、入力信号および出力信号を位相比較し、その比較結果に応じた位相制御信号ＰＣＳを出力する。すなわち、位相比較回路１０２は、入力信号と出力信号の位相を比較し、その入力信号と出力信号の位相差に応じてデジタルまたはアナログレベルで位相制御信号ＰＣＳを位相調整回路１０１に出力する。
【０００８】
位相調整回路１０１は、位相比較回路１０２からの位相制御信号ＰＣＳに応じた位相差を入力信号に与え、出力信号として出力する。なお、図１において、位相調整回路１０１の出力には、例えば、各ＬＳＩ等に付随する寄生容量による遅延が存在するが、本発明には関係がないので省略されている。
【０００９】
ここで、例えば、出力信号の位相が入力信号の位相よりも進んでいる場合、位相比較器１０２は、現出力信号よりも位相をさらに遅らせるための位相制御信号ＰＣＳを位相調整回路１０１に供給し、逆に、出力信号の位相が入力信号の位相よりも遅れている場合、位相比較器１０２は、現出力信号よりも位相をさらに進めるための位相制御信号ＰＣＳを位相調整回路１０１に供給する。
【００１０】
図２は図１のクロック復元回路における位相調整回路１０１の一例を示す回路図である。図２において、参照符号１１１，１１２は負荷、１１３〜１１６はｎチャネル型ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）、そして、１１７，１１８は電流源を示している。ここで、トランジスタ１１３，１１４および１１５，１１６は、それぞれ差動対トランジスタを構成している。
【００１１】
参照符号Ｄ１およびＤ２は、位相比較回路１０２からの位相制御信号ＰＣＳに対応する重み信号を示し、また、Φ１，Φ２，／Φ１，／Φ２は、互いに位相が９０°異なる四相クロックを示している。すなわち、クロックΦ１は０°の位相差を有する信号であり、クロックΦ２は９０°の位相差を有する信号であり、クロック／Φ１は１８０°の位相差を有する信号であり、そして、クロック／Φ２は２７０°の位相差を有する信号である。
【００１２】
図２に示されるように、重み信号Ｄ１は、電流源１１７を流れる電流Ｉ１１の大きさを制御し、０°位相のクロックΦ１（および、１８０°位相のクロック／Φ１）に対して重み（Ｄ１）を与え、また、重み信号Ｄ２は、電流源１１８を流れる電流Ｉ１２の大きさを制御し、９０°位相のクロックΦ２（および、２７０°位相のクロック／Φ２）に対して重み（Ｄ２）を与え、これらを合成することで重み信号Ｄ１およびＤ２に対応した位相差を有する出力信号（差動信号）ＯＵＴ，／ＯＵＴを得るようになっている。
【００１３】
【特許文献１】
特願２００２−１２６２８１号
【特許文献２】
特開２００２−３１４５１６号公報
【００１４】
【発明が解決しようとする課題】
図３および図４は図１のクロック復元回路における課題を説明するための図であり、図３は入力信号の周波数の違いによる位相調整回路の出力信号の波形（振幅）の相違を概念的に示し、また、図４は位相制御レベルと出力信号の位相との関係を示している。図３において、実線は高い周波数（例えば、１ＧＨｚ）の入力信号に対するクロック復元回路の出力信号（ＯＵＴ，／ＯＵＴ）の波形を示し、また、破線は低い周波数（例えば、５００ＭＨｚ）の入力信号に対するクロック復元回路の出力信号の波形を示している。なお、図３において、参照符号ＡＶ１は高い周波数の入力信号に対する出力信号の振幅レベルを示し、また、ＡＶ２は低い周波数の入力信号に対する出力信号の振幅レベルを示している。
【００１５】
上述した図２に示すような位相調整回路１０１を使用したクロック復元回路においては、入力信号の周波数によって差動回路の利得が変化するため、例えば、システムの仕様により規定される入力信号の周波数によってクロック復元回路の出力信号の振幅（振幅レベル）が変化する。すなわち、図３に示されるように、入力信号の周波数が低い（例えば、５００ＭＨｚ：図３における破線の波形）ときには、入力信号の周波数が高い（例えば、１ＧＨｚ：図３における実線の波形）ときよりも差動回路（位相調整回路）の利得が大きいため、クロック復元回路の出力信号の振幅レベルが大きくなる。（ＡＶ２＞ＡＶ１）
このように、位相調整回路１０１は、その回路の特性上、出力信号の振幅レベルが大きくなると、理想的な位相からの出力位相のずれ（線形誤差）が増加する（図４参照）。なお、図４において、重み信号Ｄ１およびＤ２が０〜１の範囲で変化するとき、横軸の位相制御レベルに関して、点Ｐ０は重み信号Ｄ１＝１，Ｄ２＝０に対応し、また、点Ｐ１は重み信号Ｄ１＝０，Ｄ２＝１に対応する。
【００１６】
従って、高い周波数（例えば、１ＧＨｚ）用に設計された位相調整回路（クロック復元回路）に対して低い周波数（例えば、５００ＭＨｚ）の入力信号を供給して使用すると、すなわち、高い周波数用の位相調整回路を低い周波数の入力信号が供給されるシステムに適用すると、位相調整回路１０１で重み付けおよび合成された信号（出力信号ＯＵＴ，／ＯＵＴ）の位相に理論値からのズレ（線形性誤差）が生じ、結果としてシステム（例えば、ＬＳＩ）自体の誤動作や性能劣化等を引き起こすことになる。
【００１７】
本発明は、上述した従来のクロック復元回路が有する課題に鑑み、入力信号の周波数に関わらず出力信号の振幅レベルを一定にして信号伝送を高速且つ高精度に行うことのできるクロック復元回路の提供を目的とする。
【００１８】
【課題を解決するための手段】
本発明によれば、入力信号および出力信号を位相比較し、該入力信号および出力信号の位相差に応じた位相制御信号を出力する位相比較回路と、前記位相制御信号を受け取って前記入力信号の位相を調整して前記出力信号を出力する位相調整回路と、該位相調整回路における位相の線形性誤差を補正する線形性誤差補正部とを備えることを特徴とするクロック復元回路が提供される。
【００１９】
本発明のクロック復元回路によれば、位相比較回路は、入力信号と出力信号とを位相比較し、その入力信号および出力信号の位相差に応じた位相制御信号を位相調整回路に出力し、また、位相調整回路は、位相制御信号を受け取って入力信号の位相を調整して出力信号を出力する。そして、線形性誤差補正部は、位相調整回路における位相の線形性誤差を補正する。
【００２０】
本発明のクロック復元回路は、線形性誤差補正部により位相調整回路における位相の線形性誤差が補正されるために、入力信号の周波数に関わらず、出力信号の振幅レベルを一定にすることができ、信号伝送を高速且つ高精度に行うことが可能になる。
【００２１】
図５は本発明に係るクロック復元回路の原理構成を概略的に示すブロック図である。
【００２２】
図５に示されるように、本発明に係るクロック復元回路は、入力信号および出力信号が供給された位相比較回路２、出力信号が供給された線形性誤差補正部３、並びに、入力信号，位相比較回路２の出力（位相制御信号）ＰＣＳが供給された位相調整回路１を備える。ここで、本発明のクロック復元回路における位相調整回路１および位相比較回路２は、基本的には、前述した図１の従来のクロック復元回路における位相調整回路１０１および位相比較回路１０２と同様である。
【００２３】
位相比較回路２は、入力信号と出力信号の位相を比較し、その入力信号と出力信号の位相差に応じてデジタルまたはアナログレベルで位相制御信号ＰＣＳを位相調整回路１に出力する。位相調整回路１は、位相比較回路２からの位相制御信号ＰＣＳに応じた位相差を入力信号に与えて出力信号（ＯＵＴ，／ＯＵＴ）を出力する。線形性誤差補正部３は、出力信号を受け取って該出力信号の振幅レベルが一定となるように制御する。なお、図５において（他も同様）、位相調整回路１の出力には、例えば、各ＬＳＩ等に付随する寄生容量による遅延が存在するが、本発明と直接関係がないので省略されている。
【００２４】
ここで、例えば、出力信号の位相が入力信号の位相よりも進んでいる場合、位相比較器２は、現出力信号よりも位相をさらに遅らせるための位相制御信号ＰＣＳを位相調整回路１に供給し、逆に、出力信号の位相が入力信号の位相よりも遅れている場合、位相比較器２は、現出力信号よりも位相をさらに進めるための位相制御信号ＰＣＳを位相調整回路１に供給する。また、例えば、出力信号の振幅レベルが所定の値よりも大きい場合、線形性誤差補正部３は、現出力信号よりも振幅をさらに小さくするように補正処理を行い、逆に、出力信号の振幅レベルが所定の値よりも小さい場合、線形性誤差補正部３は、現出力信号よりも振幅をさらに大きくするための補正処理を行う。
【００２５】
すなわち、本発明に係るクロック復元回路は、図１に示す従来のクロック復元回路に対して、さらに、線形性誤差補正部３を追加し、位相調整回路１の出力信号の振幅レベル（差動出力信号ＯＵＴ，／ＯＵＴの電位差）が一定レベルとなるように補正処理を行う。これにより、位相調整回路１は、低い周波数の信号が入力される場合（すなわち、高い周波数用に設計された位相調整回路を低い周波数の入力信号が供給されるシステムに適用する場合）でも、利得（振幅レベル）を一定にすることができるため、線形性を維持してシステム自体の誤動作や性能劣化等を防止することが可能になる。
【００２６】
このように、本発明のクロック復元回路によれば、入力信号の周波数に関わらず出力信号の振幅レベルを一定にすることができ、信号伝送を高速且つ高精度に行うことができる。
【００２７】
【発明の実施の形態】
以下、本発明に係るクロック復元回路の実施例を、添付図面を参照して詳述する。
【００２８】
図６は本発明に係るクロック復元回路の第１実施例を示す回路図であり、位相調整回路１および線形性誤差補正部３を示すものである。なお、位相比較回路（２）は、従来と同様であり、入力信号および出力信号を位相比較し、その比較結果に応じた位相制御信号ＰＣＳを位相調整回路１に出力する。すなわち、位相比較回路（２）は、入力信号と出力信号の位相を比較し、その入力信号と出力信号の位相差に応じてデジタルまたはアナログレベル（例えば、重み信号Ｄ１，Ｄ２）で位相制御信号ＰＣＳを位相調整回路１に出力する。
【００２９】
位相調整回路１は、位相制御信号ＰＣＳ（重み信号Ｄ１，Ｄ２）に応じた位相差を入力信号に与えて出力信号ＯＵＴ，／ＯＵＴを出力するものであり、負荷１１，１２、ｎＭＯＳトランジスタ１３〜１６、および、電流源１７，１８を備えている。ここで、トランジスタ１３，１４および１５，１６は、それぞれ差動対トランジスタを構成している。
【００３０】
線形性誤差補正部３は、振幅レベル検出回路３０、容量（負荷容量）３１，３２、および、ｐチャネル型ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）３３，３４を備えている。ここで、容量３１，３２およびｐＭＯＳトランジスタ３３，３４は、振幅レベル調整回路を構成する。
【００３１】
図６に示されるように、本第１実施例のクロック復元回路は、その出力信号ＯＵＴ，／ＯＵＴを入力信号ｉｎ，／ｉｎとして受け取り、信号ｏｕｔ（／ｏｕｔ：振幅レベル制御信号）を出力する振幅レベル検出回路３０、および、振幅レベル調整回路を備えている。振幅レベル調整回路は、高電位電源線Ｖｄｄとクロック復元回路の各出力信号線（ＯＵＴ，／ＯＵＴ）との間にそれぞれ直列に設けられた容量３１，３２およびｐＭＯＳトランジスタ３３，３４を備え、振幅レベル検出回路３０の正論理の出力信号ｏｕｔが各ｐＭＯＳトランジスタ３３，３４のゲートに供給されるようになっている。なお、位相調整回路１の基本的な動作は、前述した図２に示す従来の位相調整回路１０１と同様である。
【００３２】
図７は図６に示すクロック復元回路における振幅レベル検出回路の一例を示す回路図であり、図８は図７に示す振幅レベル検出回路の動作特性を示す図である。
【００３３】
図７に示されるように、振幅レベル検出回路３０は、ｐＭＯＳトランジスタ３１１，３１２、ｎＭＯＳトランジスタ３２１〜３２８、および、電流源３０３を備えている。振幅レベル検出回路３０において、正論理の入力信号ｉｎ（クロック復元回路（位相調整回路１）の出力信号ＯＵＴに対応）は、トランジスタ３２１，３２４；３２５，３２７のゲートに供給され、また、負論理の入力信号／ｉｎ（クロック復元回路の出力信号／ＯＵＴに対応）は、トランジスタ３２３，３２２；３２６，３２８のゲートに供給されている。
【００３４】
振幅レベル検出回路３０において、信号ｉｎの電圧レベルが信号／ｉｎよりも十分に高い場合、トランジスタ３２３には電流が流れ難くなる。このとき、トランジスタ３２２および３２４には、電流が流れない。しかしながら、正論理の入力信号ｉｎの電圧レベルおよび負論理の入力信号／ｉｎの電圧レベルが近づいてくると、トランジスタ３２３に電流が流れ始める。同様に、信号ｉｎの電圧レベルが信号／ｉｎよりも低い場合でも、信号ｉｎおよび信号／ｉｎの電圧レベルが近づいてくると、トランジスタ３２４に電流が流れ始める。
【００３５】
すなわち、信号ｉｎと信号／ｉｎとの電圧レベルに差が生じている場合、左辺電流経路（トランジスタ３２１，３２３；３２２，３２４）には電流が流れず、逆に、信号ｉｎと信号／ｉｎとの電圧レベルに差が生じていない場合、左辺電流経路に電流が流れる。ここで、右辺電流経路（トランジスタ３２５〜３２８）には信号ｉｎおよび信号／ｉｎの電圧レベルの差に関係なく電流が流れるが、上述したように、信号ｉｎおよび信号／ｉｎの電圧レベルに差が生じていない場合、左辺電流経路に電流が流れるのでトランジスタ３１１のドレイン電圧（負論理の振幅レベル制御信号／ｏｕｔ）は降下し、トランジスタ３１１とカレントミラー構造を持つトランジスタ３１２のドレイン電圧（正論理の振幅レベル制御信号ｏｕｔ）は上昇する。従って、振幅レベル検出回路３０の入力信号ｉｎ，／ｉｎに対する信号ｏｕｔ（信号／ｏｕｔは、信号ｏｕｔと逆になる）は、図８に示すような動作特性を示すことになる。
【００３６】
このようにして生成された振幅レベル検出回路３０の出力信号（正論理の振幅レベル制御信号ｏｕｔ）は、振幅レベル調整回路におけるｐＭＯＳトランジスタ３３，３４のゲートに供給される。
【００３７】
本第１実施例のクロック復元回路は、振幅レベル検出回路３０の入力信号ｉｎ，／ｉｎの電圧レベルの差が大きい場合（すなわち、クロック復元回路の差動の出力信号ＯＵＴ，／ＯＵＴの振幅レベルが大きい場合）、正論理の振幅レベル制御信号ｏｕｔは降下してｐＭＯＳトランジスタ３３，３４はオン状態となり、クロック復元回路の差動出力（ＯＵＴ，／ＯＵＴ）への付加容量が大きくなって差動回路の利得を下げる（出力振幅レベルを小さくする）方向に動作する。逆に、本第１実施例のクロック復元回路は、振幅レベル検出回路３０の入力信号ｉｎ，／ｉｎの電圧レベルの差が小さい場合（すなわち、出力信号の振幅レベルが小さい場合）、正論理の振幅レベル制御信号ｏｕｔは上昇してｐＭＯＳトランジスタ３３，３４はオフ状態となり、クロック復元回路の差動出力への付加容量が小さくなって差動回路の利得を上げる（出力振幅レベルを大きくする）方向に動作する。
【００３８】
このようにして、本第１実施例のクロック復元回路によれば、出力信号の振幅レベル（信号ＯＵＴ，／ＯＵＴの電圧レベルの差）を一定に維持することができ、信号伝送を高速且つ高精度に行うことが可能になる。
【００３９】
図９は本発明に係るクロック復元回路の第２実施例を示す回路図であり、上述した第１実施例のクロック復元回路において、振幅レベル調整回路におけるｐＭＯＳトランジスタ３３，３４をｎＭＯＳトランジスタ３３’，３４’とし、直列接続された容量３１’，３２’およびｎＭＯＳトランジスタ３３’，３４’をそれぞれ低電位電源線Ｖｓｓとクロック復元回路の各出力信号線（ＯＵＴ，／ＯＵＴ）との間に設けるようにしたものである。なお、本第２実施例のクロック復元回路において、ｎＭＯＳトランジスタ３３’，３４’のゲートには、振幅レベル検出回路３０の負論理の振幅レベル制御信号／ｏｕｔが供給されるようになっている。また、振幅レベル検出回路３０は、図７に示す回路を適用することができる。ここで、容量３１’，３２’およびｎＭＯＳトランジスタ３３’，３４’が振幅レベル調整回路を構成することになる。
【００４０】
本第２実施例のクロック復元回路は、振幅レベル検出回路３０の入力信号ｉｎ，／ｉｎの電圧レベルの差が大きい場合、負論理の振幅レベル制御信号／ｏｕｔは上昇してｎＭＯＳトランジスタ３３’，３４’はオン状態となり、クロック復元回路の差動出力（ＯＵＴ，／ＯＵＴ）への付加容量が大きくなって差動回路の利得を下げる（出力振幅レベルを小さくする）方向に動作する。逆に、本第２実施例のクロック復元回路は、振幅レベル検出回路３０の入力信号ｉｎ，／ｉｎの電圧レベルの差が小さい場合、負論理の振幅レベル制御信号／ｏｕｔは下降してｎＭＯＳトランジスタ３３’，３４’はオフ状態となり、クロック復元回路の差動出力（ＯＵＴ，／ＯＵＴ）への付加容量が小さくなって差動回路の利得を上げる（出力振幅レベルを大きくする）方向に動作する。
【００４１】
図１０は本発明に係るクロック復元回路の第３実施例を示す回路図であり、前述した図６に示す第１実施例と図９に示す第２実施例とを組み合わせたものに対応する。
【００４２】
図１０に示されるように、本第３実施例のクロック復元回路において、振幅レベル検出回路３０は、差動の振幅レベル制御信号ｏｕｔ，／ｏｕｔを出力し、正論理の信号ｏｕｔはｐＭＯＳトランジスタ３３，３４のゲートに供給され、負論理の信号／ｏｕｔはｎＭＯＳトランジスタ３３’，３４’のゲートに供給されている。なお、振幅レベル検出回路３０は、図７に示す回路をそのまま適用することができる。また、各トランジスタ３３，３４および３３’，３４’の動作等は前述したのと同様であるのでその説明は省略する。ここで、振幅レベル調整回路は、容量３１，３２；３１’，３２’およびｎＭＯＳトランジスタ３３，３４；３３’，３４’により構成されることになる。
【００４３】
図１１は本発明に係るクロック復元回路の第４実施例を示す回路図である。
【００４４】
図１１に示す第４実施例のクロック復元回路は、振幅レベル検出回路３０の出力（正論理の振幅レベル制御信号ｏｕｔ）により位相調整回路１における電流源１７，１８を制御するものである。すなわち、本第４実施例のクロック復元回路は、振幅レベル検出回路３０の入力信号ｉｎ，／ｉｎの電圧レベルの差が小さい場合には、位相調整回路１における電流源１７，１８を流れる電流を増大して振幅レベルを大きくするように動作し、逆に、振幅レベル検出回路３０の入力信号ｉｎ，／ｉｎの電圧レベルの差が大きい場合には、位相調整回路１における電流源１７，１８を流れる電流を減少して振幅レベルを小さくするように動作する。
【００４５】
図１２は図１１に示すクロック復元回路の位相調整回路における電流源の一例を示す回路図である。
【００４６】
図１２に示されるように、上述した第４実施例のクロック復元回路の位相調整回路１における電流源１７（１８）は、重みコードＤ１０〜Ｄ１２がゲートに供給されたｎＭＯＳトランジスタ１７１〜１７３、所定のバイアス電圧Ｖｃｎがゲートに印加されたｎＭＯＳトランジスタ１７４〜１７６、および、振幅レベル検出回路３０の出力（正論理の振幅レベル制御信号ｏｕｔ）がゲートに印加されたｎＭＯＳトランジスタ３５１〜３５３を備えている。ここで、重みＤ１（Ｄ２）は３ビットのデジタルコードＤ１０〜Ｄ１２（Ｄ２０〜Ｄ２２）で構成され、それぞれ対応するｎＭＯＳトランジスタ１７１〜１７３のオン／オフを制御するようになっている。なお、ｎＭＯＳトランジスタ３５１〜３５３は、線形性誤差補正部（３）における振幅レベル調整回路を構成する。
【００４７】
図１２に示されるように、トランジスタ１７１〜１７３は、重みコードＤ１０〜Ｄ１２により制御され、トランジスタ１７４〜１７６および３５１〜３５３を流れる電流のオン／オフを制御する。トランジスタ３５１〜３５３のゲートには、それぞれ振幅レベル検出回路３０からの正論理の振幅レベル制御信号ｏｕｔが供給され、この信号ｏｕｔの電圧に対応した電流がトランジスタ３５１〜３５３を介して流れる。そして、トランジスタ３５１〜３５３を流れる電流は、所定のバイアス電圧Ｖｃｎがゲートに印加されたトランジスタ１７４〜１７６を流れる電流と加算され、上記トランジスタ１７１〜１７３により重みコードＤ１０〜Ｄ１２により重み付けが行われる。なお、振幅レベル検出回路３０としては、前述した図７の回路を適用することができる。
【００４８】
すなわち、図７に示す振幅レベル検出回路３０の出力（正論理の振幅レベル制御信号ｏｕｔ）は、振幅レベル検出回路３０の入力信号ｉｎ，／ｉｎ（クロック復元回路の出力信号ＯＵＴ，／ＯＵＴ）の電圧レベルの差が大きいと電圧が降下し、逆に、入力信号ｉｎ，／ｉｎの電圧レベルの差が小さいと電圧が上昇する特性を有している。従って、入力信号ｉｎ，／ｉｎの電圧レベルの差が大きい（出力信号の振幅レベルが大きい）とき、トランジスタ３５１〜３５３のゲートには低い電圧の信号ｏｕｔが印加されるため該トランジスタ３５１〜３５３を流れる電流は少なくなり、逆に、入力信号ｉｎ，／ｉｎの電圧レベルの差が小さい（出力信号の振幅レベルが小さい）とき、トランジスタ３５１〜３５３のゲートには高い電圧の信号ｏｕｔが印加されるため該トランジスタ３５１〜３５３を流れる電流は多くなる。
【００４９】
その結果、出力信号の振幅レベル（出力信号ＯＵＴ，／ＯＵＴの電圧レベルの差）を一定の大きさに維持することができ、信号伝送を高速且つ高精度に行うことが可能になる。なお、電流源１７（１８）を制御する重み信号Ｄ１（Ｄ２）は上述したようなデジタルコードＤ１０〜Ｄ１２ではなくアナログ信号であってもよいのはいうまでもない。
【００５０】
このように、本発明に係るクロック復元回路の各実施例によれば、システムの仕様等により入力信号の周波数が異なる場合でも、位相調整回路の出力振幅レベルを一定に保つことができ、位相調整回路の出力信号の線形性誤差を補正して信号伝送を高速且つ高精度に行うことができる。なお、位相比較回路は、従来から知られている様々な回路を適用することができ、また、位相調整回路の構成も上述したもの以外に様々な構成とすることができる。さらに、振幅レベル検出回路および振幅レベル調整回路（線形性誤差補正部）も様々な回路構成とすることができるのはいうまでもない。
【００５１】
（付記１）  入力信号および出力信号を位相比較し、該入力信号および出力信号の位相差に応じた位相制御信号を出力する位相比較回路と、
前記位相制御信号を受け取って前記入力信号の位相を調整して前記出力信号を出力する位相調整回路と、
該位相調整回路における位相の線形性誤差を補正する線形性誤差補正部とを備えることを特徴とするクロック復元回路。
【００５２】
（付記２）  付記１に記載のクロック復元回路において、前記線形性誤差補正部は、
差動の前記出力信号の振幅レベルを検出して振幅レベル制御信号を出力する振幅レベル検出回路と、
該振幅レベル検出回路からの振幅レベル制御信号に従って前記出力信号の振幅レベルを一定に調整する振幅レベル調整回路とを備えることを特徴とするクロック復元回路。
【００５３】
（付記３）  付記２に記載のクロック復元回路において、
前記振幅レベル調整回路は、前記振幅レベル制御信号に従って前記出力信号の信号線における負荷容量の大きさを制御することを特徴とするクロック復元回路。
【００５４】
（付記４）  付記３に記載のクロック復元回路において、
前記振幅レベル調整回路は、前記位相調整回路の出力信号線と第１の電源線との間の負荷容量の大きさを制御することを特徴とするクロック復元回路。
【００５５】
（付記５）  付記３に記載のクロック復元回路において、
前記振幅レベル調整回路は、前記位相調整回路の出力信号線と第２の電源線との間の負荷容量の大きさを制御することを特徴とするクロック復元回路。
【００５６】
（付記６）  付記３に記載のクロック復元回路において、
前記振幅レベル調整回路は、前記位相調整回路の出力信号線と第１の電源線との間の負荷容量の大きさ、および、該位相調整回路の出力信号線と第２の電源線との間の負荷容量の大きさを制御することを特徴とするクロック復元回路。
【００５７】
（付記７）  付記２に記載のクロック復元回路において、
前記位相調整回路は、位相の異なる基準クロックが入力された複数の差動対トランジスタと、該各差動対トランジスタを流れる電流を制御する複数の電流源とを備えることを特徴とするクロック復元回路。
【００５８】
（付記８）  付記７に記載のクロック復元回路において、
前記各電流源は、当該電流源に対応する差動対トランジスタに供給された前記基準クロックに対して前記位相比較回路の出力に対応した重みを与えることを特徴とするクロック復元回路。
【００５９】
（付記９）  付記７または８に記載のクロック復元回路において、
前記振幅レベル調整回路は、前記振幅レベル制御信号に従って前記電流源を流れる電流の大きさを制御することを特徴とするクロック復元回路。
【００６０】
（付記１０）  付記２に記載のクロック復元回路において、
前記振幅レベル検出回路は、前記出力信号の振幅レベルが大きいときに高い電圧となり、且つ、該出力信号の振幅レベルが小さいときに低い電圧となる第１の振幅レベル制御信号を出力することを特徴とするクロック復元回路。
【００６１】
（付記１１）  付記２に記載のクロック復元回路において、
前記振幅レベル検出回路は、前記出力信号の振幅レベルが大きいときに低い電圧となり、且つ、該出力信号の振幅レベルが小さいときに高い電圧となる第２の振幅レベル制御信号を出力することを特徴とするクロック復元回路。
【００６２】
（付記１２）  付記２に記載のクロック復元回路において、
前記振幅レベル検出回路は、前記出力信号の振幅レベルが大きいときに高い電圧となり、且つ、該出力信号の振幅レベルが小さいときに低い電圧となる第１の振幅レベル制御信号、並びに、該出力信号の振幅レベルが大きいときに低い電圧となり、且つ、該出力信号の振幅レベルが小さいときに高い電圧となる第２の振幅レベル制御信号を出力することを特徴とするクロック復元回路。
【００６３】
【発明の効果】
以上、詳述したように、本発明によれば、入力信号の周波数に関わらず出力信号の振幅レベルを一定にして信号伝送を高速且つ高精度に行うことのできるクロック復元回路を提供することができる。
【図面の簡単な説明】
【図１】従来のクロック復元回路の一例を概略的に示すブロック図である。
【図２】図１のクロック復元回路における位相調整回路の一例を示す回路図である。
【図３】図１のクロック復元回路における課題を説明するための図（その１）である。
【図４】図１のクロック復元回路における課題を説明するための図（その２）である。
【図５】本発明に係るクロック復元回路の原理構成を概略的に示すブロック図である。
【図６】本発明に係るクロック復元回路の第１実施例を示す回路図である。
【図７】図６に示すクロック復元回路における振幅レベル検出回路の一例を示す回路図である。
【図８】図７に示す振幅レベル検出回路の動作特性を示す図である。
【図９】本発明に係るクロック復元回路の第２実施例を示す回路図である。
【図１０】本発明に係るクロック復元回路の第３実施例を示す回路図である。
【図１１】本発明に係るクロック復元回路の第４実施例を示す回路図である。
【図１２】図１０に示すクロック復元回路の位相調整回路における電流源の一例を示す回路図である。
【符号の説明】
１，１０１…位相調整回路
２，１０２…位相比較回路
３…線形性誤差補正部
３０…振幅レベル検出回路
Ｄ１，Ｄ２…重み信号
ＯＵＴ，／ＯＵＴ…クロック復元回路（位相調整回路）の出力信号
ＰＣＳ…位相制御信号
Ｖｄｄ…高電位電源線
Ｖｓｓ…低電位電源線
【図１】
2004193760.tif 000003
【図２】
2004193760.tif 000004
【図３】
2004193760.tif 000005
【図４】
2004193760.tif 000006
【図５】
2004193760.tif 000007
【図６】
2004193760.tif 000008
【図７】
2004193760.tif 000009
【図８】
2004193760.tif 000010
【図９】
2004193760.tif 000011
【図１０】
2004193760.tif 000012
【図１１】
2004193760.tif 000013
【図１２】
2004193760.tif 000014