(57)【要約】【課題】回路一体型受光素子においてＡＦＥの機能を一部取り込んで合併集積化することにより、光ディスク装置に搭載するときの回路規模を小さくする。【解決手段】受光素子と同一の基板上にもしくは受光素子の直近に配置されて一体となった回路を搭載した光ディスク装置用回路一体型受光素子（ＰＤＩＣ）において、その回路は２つの信号の位相差を検出するＰＣ６８，６９と、そのＰＣ６８，６９の出力信号の高周波成分を除去するＬＰＦ７１を有し、そのＬＰＦ７１の出力信号を光ディスクのＤＰＤ信号として出力する。【選択図】　　　図６
2004087046.tif 000002
【特許請求の範囲】
【請求項１】
受光素子と同一の基板上に、もしくは受光素子の直近に配置されて一体となった回路を搭載した回路一体型受光素子であって、前記回路は、２つの信号の位相差を検出する位相比較手段と、該位相比較手段の出力信号の高周波成分を除去する高周波除去手段とを有し、該高周波除去手段の出力信号を光記録媒体のＤＰＤ信号として出力する回路であることを特徴とする回路一体型受光素子。
【請求項２】
前記位相比較手段は乗算手段で構成されていることを特徴とする請求項１記載の回路一体型受光素子。
【請求項３】
前記回路は、２つの信号の振幅を一定に保つオートゲインコントロール手段を有し、該オートゲインコントロール手段によって前記位相比較手段への入力信号の振幅を等しくするようにしたことを特徴とする請求項１又は２記載の回路一体型受光素子。
【請求項４】
前記回路は、前記位相比較手段への入力信号の低周波成分を除去する低周波除去手段を有することを特徴とする請求項１乃至３のいずれか一項に記載の回路一体型受光素子。
【請求項５】
受光素子と同一の基板上に、もしくは受光素子の直近に配置されて一体となった回路を搭載した回路一体型受光素子であって、前記回路は、２つの信号の振幅を一定に保つオートゲインコントロール手段と、該オートゲインコントロール手段によって振幅を等しくした２つの信号の差分を得る減算手段とを有し、該減算手段の出力信号を光記録媒体のウォブル信号として出力する回路であることを特徴とする回路一体型受光素子。
【請求項６】
前記オートゲインコントロール手段は、複数段階のゲイン切り替え機能と複数の目標電圧切り替え機能とによって、再生もしくは記録の動作状態を示すＲ／Ｗ信号によってゲイン及び目標電圧の切り替えを行う手段であることを特徴とする請求項５記載の回路一体型受光素子。
【請求項７】
前記オートゲインコントロール手段は、複数段階のゲイン切り替え機能と複数の目標電圧切り替え機能とによって、現アクセス位置の未記録もしくは既記録の記録状態を示すＢ／Ａ信号によってゲイン及び目標電圧の切り替えを行う手段であることを特徴とする請求項５記載の回路一体型受光素子。
【請求項８】
前記目標電圧を外部から設定可能にする手段を設けたことを特徴とする請求項６又は７記載の回路一体型受光素子。
【請求項９】
受光素子と同一の基板上に、もしくは受光素子の直近に配置されて一体となった回路を搭載した回路一体型受光素子であって、前記回路は、トラッキングエラー信号，フォーカシングエラー信号などの各種低周波信号を得る演算手段と、外部から供給されるタイミング信号に応じて時分割的に複数の前記演算手段によって得た各種低周波信号から１つを選択するセレクト手段とを備え、前記複数の低周波信号を１本のセレクト手段の出力でまかなうようにしたことを特徴とする回路一体型受光素子。
【請求項１０】
前記回路は、前記セレクト手段の出力を増幅又は減衰させる可変ゲイン手段と、前記各種低周波信号の演算に用いた個々の信号の総和レベルを得る加算手段と、該加算手段の出力を一定に保つべくゲインを自動調整するオートゲインコントロール手段とを備え、前記可変ゲイン手段のゲインは前記オートゲインコントロール手段のゲインに連動して決定するようにしたことを特徴とする請求項９記載の回路一体型受光素子。
【請求項１１】
請求項１乃至１０のいずれか一項に記載の回路一体型受光素子を搭載したことを特徴とする光ピックアップ。
【請求項１２】
請求項１１記載の光ピックアップを搭載したことを特徴とする光ディスク装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、受光素子と同一の基板上にもしくは受光素子の直近に配置されて一体となった回路を搭載した高速化，小型化に適する回路一体型受光素子（ＰＤＩＣ）と、その回路一体型受光素子を搭載した光ピックアップと、その光ピックアップを搭載したＣＤ−Ｒ／ＲＷドライブ，ＤＶＤ−Ｒ／ＲＷドライブ，ＤＶＤ＋Ｒ／ＲＷドライブなどの光ディスク装置とに関する。
【０００２】
【従来の技術】
光ディスク装置はデータ量の増大に伴った高速化と、ノート型パソコンの普及による小型化が一段と進んでいる。その流れへの対応としては電気回路の集積化が必須である。
電気回路の集積状態をブロック的に大きく分けると次の５つになる。
▲１▼光を電気信号に変換する回路一体型受光素子（ＰＤＩＣ）
▲２▼アナログ信号を演算処理するアナログフロントエンドプロセッサ（ＡＦＥ）
▲３▼サーボ信号を処理するデジタルサーボプロセッサー（ＤＳＰ）
▲４▼デジタル信号を処理するデジタルコントロール回路
▲５▼レーザ駆動回路（ＬＤＤ）
▲６▼各種モータ駆動回路
【０００３】
そのうち、▲３▼と▲４▼は高速化，低消費電力が可能な微細Ｃ−ＭＯＳプロセスで構成されているため、比較的簡単に合併集積化が可能である。
一方、▲５▼は大電流を扱い、かつレーザを高速駆動するため、レーザ近傍に配置する必要があり、合併集積化は難しい。
また、▲６▼も大電流を扱い、発熱が大きいため、放熱が容易な場所に配置することが望まれ、合併集積化は難しい。
▲１▼は高速応答可能な受光素子を形成し易いバイポーラプロセスが主流である（例えば、特開平８−９６３９７号公報参照）。
すでに電流−電圧変換アンプや簡単な演算回路は搭載可能であるが、多くのレジスタや複雑な回路の搭載はプロセス特性上大規模になるために向かない。
しかしながら、今後プロセスの向上によって、ある程度の回路規模を搭載できる見込みがある。
【０００４】
▲２▼はＣ−ＭＯＳプロセスが主流となっているが、アナログ信号を扱うが故にあまり微細なプロセスの使用はできていない。
また、ほとんどすべてのアナログ信号を処理するので、端子数が多くてＬＳＩ外形が大きいため、通常装置固定部のＰＣＢに搭載される。
光ピックアップからの高周波信号を受け取る際にはフレキシブルケーブル（ＦＰＣ）などの伝送経路で劣化しているために、その劣化がなければ不必要な補正回路なども搭載する必要があり、ＬＳＩサイズがさらに大きくなってしまう。
例えば、光記録媒体（記録メディア）の物理アドレスであるウォブル信号は２つの信号の差分から生成する。既記録領域ではウォブル信号成分より何倍も大きいＲＦ信号がこの２つの信号に重畳されているが、理想的には差分をとることでＲＦ信号成分は除去されてウォブル信号が得られる。
【０００５】
しかし、伝送路における劣化で２つの信号に重畳されているＲＦ信号成分の重畳具合が異なった場合、差分をとってもＲＦ信号成分は除去しきれず、ウォブル信号の品質が低下することになる。その品質の低下は高速になればより顕著になるが、Ｃ−ＭＯＳプロセスなので、レジスタで各種定数を任意に設定可能な複雑な補正回路を搭載して対応している。これら端子数が多く大規模回路ゆえに発熱（消費電力大）も大きいことが、他ブロックへの合併が進まない要因になっている。
【０００６】
もう一つの問題は、ＰＤＩＣが搭載された可動部である光ピックアップから、光ディスク装置固定部に搭載されたＡＦＥへの信号線本数が多くなっていることである。
ＣＤ／ＤＶＤなどのコンボドライブでは信号線本数は５０本以上になり、フレキシブルプリンテッドケーブル（ＦＰＣ）が非常に幅広であり、光ピックアップの小型化やＦＰＣの曲げ抵抗による高速アクセスへの障害が問題になっている。今後、次世代ＤＶＤなどの３世代に対応する場合、さらに信号線本数は増えて深刻な問題になる。
それは、現行のシステム構成では、各種信号の演算を光ディスク装置固定部に搭載されたＡＦＥで受け持っているため、演算に必要な個々の信号線のすべてをＦＰＣで伝送しているからである。
【０００７】
例えば、ＤＶＤ−ＲＯＭなどはトラッキングエラー信号としてＤＰＤ（Ｄｉｆｆｅｒｅｎｃｉａｌ　Ｐｈａｓｅ　Ｄｅｔｅｃｔｉｏｎ）方式を用いているため、低速なＤＰＤ信号１本を得るために４本の高速信号を伝送する必要がある。
もちろん、その場合も上述したように伝送路での劣化があるため、ＡＦＥで大規模なフィルタリングを行ってＤＰＤ信号品質の低下を抑えている。
今後、光ピックアップ自体も小型化されることは明らかであり、パッケージが大きく発熱も大きいＡＦＥを光ピックアップ上に搭載することは実装上さらに困難になると考えられる。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の技術では、高速信号の劣化をなくすことができなかったので、後段に必要だった信号劣化対策である複雑な補正回路が必要であり、システム全体として回路のスリム化が実現できないという問題があった。
この発明は上記の課題を解決するためになされたものであり、ＡＦＥの機能を一部取り込んで合併集積化した回路一体型受光素子（ＰＤＩＣ）を提供することを目的とする。また、光ピックアップから光ディスク装置固定部への伝送路の信号線数を減らし、高速信号伝送を極力なくせるようにすることも目的とする。
【０００９】
【課題を解決するための手段】
この発明は上記の目的を達成するため、次の（１）〜（１０）の回路一体型受光素子を提供する。
（１）受光素子と同一の基板上に、もしくは受光素子の直近に配置されて一体となった回路を搭載した回路一体型受光素子であって、上記回路は、２つの信号の位相差を検出する位相比較手段と、その位相比較手段の出力信号の高周波成分を除去する高周波除去手段を有し、その高周波除去手段の出力信号を光記録媒体のＤＰＤ信号として出力する回路である回路一体型受光素子。
（２）上記位相比較手段は乗算手段で構成されている回路一体型受光素子。
（３）上記回路は、２つの信号の振幅を一定に保つオートゲインコントロール手段を有し、そのオートゲインコントロール手段によって上記位相比較手段への入力信号の振幅を等しくするようにした回路一体型受光素子。
（４）上記回路は、上記位相比較手段への入力信号の低周波成分を除去する低周波除去手段を有する回路一体型受光素子。
【００１０】
（５）受光素子と同一の基板上に、もしくは受光素子の直近に配置されて一体となった回路を搭載した回路一体型受光素子であって、上記回路は、２つの信号の振幅を一定に保つオートゲインコントロール手段と、そのオートゲインコントロール手段によって振幅を等しくした２つの信号の差分を得る減算手段を有し、その減算手段の出力信号を光記録媒体のウォブル信号として出力する回路である回路一体型受光素子。
（６）上記オートゲインコントロール手段は、複数段階のゲイン切り替え機能と複数の目標電圧切り替え機能とによって、再生もしくは記録の動作状態を示すＲ／Ｗ信号によってゲイン及び目標電圧の切り替えを行う手段である回路一体型受光素子。
（７）上記オートゲインコントロール手段は、複数段階のゲイン切り替え機能と複数の目標電圧切り替え機能とによって、現アクセス位置の未記録もしくは既記録の記録状態を示すＢ／Ａ信号によってゲイン及び目標電圧の切り替えを行う手段である回路一体型受光素子。
（８）上記目標電圧を外部から設定可能にする手段を設けた回路一体型受光素子。
【００１１】
（９）受光素子と同一の基板上に、もしくは受光素子の直近に配置されて一体となった回路を搭載した回路一体型受光素子であって、上記回路は、トラッキングエラー信号，フォーカシングエラー信号などの各種低周波信号を得る演算手段と、外部から供給されるタイミング信号に応じて時分割的に複数の上記演算手段によって得た各種低周波信号から１つを選択するセレクト手段とを備え、上記複数の低周波信号を１本のセレクト手段の出力でまかなうようにした回路一体型受光素子。
（１０）上記回路は、上記セレクト手段の出力を増幅又は減衰させる可変ゲイン手段と、上記各種低周波信号の演算に用いた個々の信号の総和レベルを得る加算手段と、その加算手段の出力を一定に保つべくゲインを自動調整するオートゲインコントロール手段を備え、上記可変ゲイン手段のゲインは上記オートゲインコントロール手段のゲインに連動して決定するようにした回路一体型受光素子。
【００１２】
さらに、次の（１１）の光ピックアップと（１２）の光ディスク装置も提供する。
（１１）上記（１）乃至（１０）のいずれかの回路一体型受光素子を搭載した光ピックアップ。
（１２）上記（１１）の光ピックアップを搭載した光ディスク装置。
【００１３】
【発明の実施の形態】
以下、この発明の実施形態を図面に基づいて具体的に説明する。
図１は、この発明の一実施形態である光ディスク装置の概略構成を示すブロック図である。図中の信号線は矢印で示してあるが、高速なものは太線にした。
図２は、光ディスク上のレーザ光のスポット配置と受光素子との一対応関係を示す説明図である。図３は、図１のセレクタの出力の波形図である。
この光ディスク装置は、図１に示すように、ＤＳＰ＆コントローラ８からの指示でレーザ駆動回路（ＬＤＤ）５はレーザ光源（ＬＤ）４に所定の電流を流して発光させる。
ＬＤ４から発せられたレーザ光は光学素子（公知なので図示省略）によって光ディスク（メディア：図示省略）上に集光される。
【００１４】
光ディスクからの反射光は受光素子（ＰＤ）１０に入射され、電流−電圧変換（Ｉ／Ｖ）部１１で電圧に変換され、ＲＦ演算回路１２，ウォブル演算回路１３，ＤＰＤ演算回路１４，フォーカシングエラー（ＦＥ）演算回路１５，ＤＰＰ演算回路１６，トラッククロス（ＴＣ）演算回路１７の各演算回路に供給される。現在主流なのは８分割の受光素子で、図２に示すように、Ａ〜Ｄでメインビーム２０からの反射光を、Ｅ〜Ｈでサブビーム２１，２２からの反射光を受光する。それら個々の受光素子の出力に基づいてＲＦ信号，ウォブル信号，サーボ信号が演算生成される。
【００１５】
サーボ信号には、フォーカシングエラー（ＦＥ）信号，トラッキングエラー（ＴＥ）信号，トラッククロス（ＴＣ）信号，ＤＰＤ信号などがある。通常のＴＥ信号は光ディスク上に刻まれたトラック（ランドとグルーブからなる）の凹凸から得られるプッシュプル信号（Ｍｐｐ，Ｓｐｐ）から演算されたメディア半径方向の位置情報である。
ＤＰＤ信号は、ＤＶＤ−ＲＯＭ専用のメディア半径方向の位置情報であり、ＴＥ信号と使い方は同じであるが検出方法が少し異色であるので演算回路は後述する。その演算回路における演算処理は、例えば以下の数１〜数４に示す演算式に基づいて行う。それらの演算処理を図１に示した演算回路群で行う。数２のｋ１と数３のｋ２は定数、数４は簡略化しており、φは位相である。
【００１６】
【数１】
ＦＥ信号：Ａ＋Ｃ−（Ｂ＋Ｄ）
【００１７】
【数２】
ＴＥ信号：Ａ＋Ｂ−（Ｃ＋Ｄ）−ｋ１（Ｅ＋Ｇ）−（Ｆ＋Ｈ）
【００１８】
【数３】
ＴＣ信号：Ａ＋Ｂ＋Ｃ＋Ｄ−ｋ２（Ｅ＋Ｆ＋Ｇ＋Ｈ）
【００１９】
【数４】
ＤＰＤ：（φＡ−φＢ）＋（φＣ−φＤ）
【００２０】
これらのサーボ信号は低周波成分（〜１００ｋＨｚ）のみが必要であり、そのままＦＰＣで光ディスク装置の固定部２のＰＣＢに搭載されているＤＳＰ＆コントローラ８のＤＳＰまで伝送しても信号劣化などの問題にはならない。しかし、信号線本数を減らすため、時分割的にセレクタ１８で１本を選択し、ＤＳＰ＆コントローラ８のＤＳＰにて再び複数のサーボ信号に復元することが有効である。時分割に伝送するためには、図３に示すようにタイミング信号が必要である。ここでは時分割の最短周期を示すタイミング信号Ｂと、サーボ信号を一巡する１セット毎に出力されるタイミング信号Ａの２本を用いている。
時分割の速度としては以下の計算に示すように十分実現可能なレベルである。
【００２１】
例えば、各信号の帯域を１００ｋＨｚまで取り込むとして、標本化の折り返しによる不具合を避けるために、８倍の８００ｋＨｚでサンプリング（１セットの周期）を行うものとする。
図３に示した信号の例では４本のサーボ信号を選択するが、例えばもう一本汎用モニタ線を増やして５本の時分割を行うと考えると、８００ｋＨｚ×５＝４ＭＨｚとなり、通常のシリアル転送でも用いられる程度の速度に収まる。この場合、信号線本数からみるとサーボ信号（４本）＋モニタ信号（１本）の５本であるところを、タイミング信号（２本）＋セレクタ出力（１本）の３本まで削減できることになる。
もちろん、タイミング信号に工夫をこらして２本→１本にすることも可能であるし、さらにレーザ強度モニタ機能を併せ持っている場合には、その信号も時分割転送に組み込むことも可能であり、このような構成を使えばさらに信号線本数の削減につながる。
【００２２】
次段のＤＳＰ＆コントローラ８のＤＳＰでは時分割のアナログ信号から、時分割前の複数のサーボ信号を復元させる必要がある。これは、タイミング信号に応じてサンプルホールド回路で分割する事も可能であるし、もしくは直接アナログデジタルコンバータ（ＡＤＣ）で量子化して、タイミング信号に応じてデータの有効性を判断するだけでよい。ＤＳＰはＡＤＣを内蔵しているので、後者の方が効率的である。
このようにして復元されたサーボ信号に基づいて、ＤＳＰ＆コントローラ８のＤＳＰではレーザ光焦点位置を目標位置に制御すべくモータドライバ９に指示を出し、各種モータ６を駆動させる。
【００２３】
光ディスク上に格納された情報の再生としては、記録データであるＲＦ信号と、物理アドレスであるウォブル信号がある。
ＲＦ信号の演算はレーザ光のメインビームからの反射光の総和をとればよい。その場合、極力光ピックアップ１上で処理するのが望ましいが、この信号は非常に高速であり以後の処理回路も複雑なので、光ピックアップ１上では簡単なフィルタ程度のみを搭載し、ＲＦ信号処理部＆ウォブル信号処理部（ＡＦＥ）７に転送するのが現実的である。さらに、伝送路で重畳されるノイズを低減するため差動出力とするとなおよい。
ＡＦＥ７では、速度に応じてイコライジング（波形等化）を行って２値化し、ＤＳＰ＆コントローラ８のコントローラにてデータの復調が行われる。ＤＳＰとコントローラは同一プロセスでの設計が可能なので、ここでは合併集積化されているように記載した。
【００２４】
ウォブル信号の演算は少し複雑なので後述するが、光ピックアップ１上、特に光ディスク用回路一体型受光素子（ＰＤＩＣ）３の内部で処理することにより、非常に高速なＲＦ信号帯域の伝送は不要になるという大きなメリットがある。その得られたウォブル信号はＡＦＥ７にて各種フィルタで搬送波成分とアドレス情報成分に分離される。その搬送波成分は光ディスク（メディア）回転の基準信号としてＤＳＰ＆コントローラ８のＤＳＰで使用される。また、アドレス情報成分はＤＳＰ＆コントローラ８のコントローラにて管理され、アクセス時に使用される。
【００２５】
次に、図１に示したＰＤ１０，Ｉ／Ｖ１１，ＲＦ演算回路１２，ウォブル演算回路１３，ＤＰＤ演算回路１４とＦＥ演算回路１５とＤＰＰ演算回路１６とＴＣ演算回路１７のサーボ信号演算回路，セレクタ１８までを光ディスク用回路一体型受光素子（ＰＤＩＣ）３の内部に取り込むことが望ましい。これらの回路は高速な受光素子を生成するバイポーラプロセスでも可能な規模及び回路方式とした。また、信号の演算はＩ／Ｖ１１でのＩ／Ｖ変換後の信号に基づいて行うばかりでなく、もちろん電流のまま演算してもよい。もし、受光素子１０と同一のプロセスでの限界などで取り込めない場合は、別プロセスの集積回路（チップ）をＰＤＩＣ３のパッケージ内にまとめて実装したり、もしくはＰＤＩＣ３の直近にチップ単独で実装するなどすればよい。
【００２６】
図１２は、通常の光ディスク装置の概略構成を示すブロック図である。
通常の光ディスク装置では、ウォブル信号及びサーボ信号の生成はＡＦＥ１２６で行われるため、高速信号であるＡ，Ｂ，Ｃ，Ｄの４本の信号が高周波を伝送する必要があった。ＲＦ信号演算回路１３１はＡＦＥ１２６に供給されているＡ〜Ｄの信号に基づいて行われることもあるが、すでにＰＤＩＣ１２２に搭載されているものもある。ＲＦ信号は差動で伝送することもあるが、Ａ〜Ｄの信号のすべてを差動で伝送することはＦＰＣ信号本数増加やＡＦＥ端子数増加の制約上難しいため、信号線路での劣化をＡＦＥでの強力な補正でまかなっている。
【００２７】
このように、この実施形態の光ディスク装置の構成により、光ピックアップ１と光ディスク装置の固定部２との間をつなぐＦＰＣを径路とする高速信号及び配線本数が削減でき、今後の高速化，小型化，さらに３世代（ＣＤ，ＤＶＤ，次世代ＤＶＤ）対応が可能になる。
【００２８】
次に、上記ＤＰＤ演算回路１４について詳細に説明する。
図４乃至図６は、それぞれ図１に示したＤＰＤ演算回路１４の内部構成例を示すブロック図である。各図にはそれぞれＴｙｐｅ１〜３の３種類のＤＰＤ信号演算（検出）回路の構成を示している。
従来型は図６に示すＴｙｐｅ３の回路であるが、イコライザ（波形等化）回路６０〜６３によってそれぞれＡ〜Ｄの各信号のＲＦ帯域を強調して整形し、２値化回路６４〜６７でそれぞれ２値化することによってＲＦ帯域でのエッジを検出する。
その後、ＡとＢ，ＣとＤの２組の信号についてそれぞれ位相比較器（ＰＣ）でＲＦ帯域のエッジ位相差を検出し、その２つのエッジ位相差を加算アンプ７０で加算し、ローパスフィルタ（ＬＰＦ）７１で高周波成分を除去することによってＤＰＤ信号を得ている。
【００２９】
２値化せずに直接位相比較する場合、各信号の振幅バラツキによって位相比較結果に誤差が生じるのだが、上記Ｔｙｐｅ３の回路はすべての信号を２値化することで、その誤差を回避している。
このように、この回路をＰＤＩＣ３に搭載しても問題はないが、回路規模的に大きくなる不具合が予想されるので、図４と図５に示したＴｙｐｅ１とＴｙｐｅ２の回路を提案する。
【００３０】
図４に示すＴｙｐｅ１の回路と図５に示すＴｙｐｅ２の回路は動作的にはほぼ同じであるため、Ｔｙｐｅ１について動作説明を行う。なお、Ｔｙｐｅ２の回路の方が回路規模は若干大きいが、性能はよいので可能であればＴｙｐｅ２の回路を推奨する。
図４に示すように、Ｔｙｐｅ１の回路は、位相差の発生具合がほとんど同じＡとＣ、他方ＢとＤをそれぞれ加算アンプ３０と３１で加算する。この両方の加算信号の振幅が等しくなるようにゲインを調整するＡＧＣ回路３２と３３を設ける。このＡＧＣ回路３２と３３は両方の信号を同一の目標電圧に制御するものがよい。その後、低周波除去フィルタ（ＨＰＦ）３４と３５によってそれぞれの信号のＤＣ成分を除去し、乗算器３６で両者の信号（Ａ＋Ｃ）′と（Ｂ＋Ｄ）′を掛け合わせ（乗算）、ＬＰＦ３７で高周波成分を除去して位相差成分（ＤＰＤ信号）を抽出する。
【００３１】
バイポーラプロセスではデジタル化やデジタル信号同士の位相検出器よりもＡＧＣや乗算器（乗算回路）の方が簡単に設計することができるが、乗算器の出力には若干高周波成分が残るため、上述のように高周波除去フィルタ（ＬＰＦ）で必要な低周波成分に帯域制限して出力させる。
ここで、ＡＧＣの有り／無しで比較してみる。乗算器の入力をＸ，Ｙとし、それぞれ数５，数６とすると、数７が得られ、φ＝―θとおくと、数８となる。
【００３２】
【数５】
Ｘ＝ａ＊ｓｉｎ（ｗｔ＋θ）
【００３３】
【数６】
Ｙ＝ｂ＊ｓｉｎ（ｗｔ＋φ）
【００３４】
【数７】
Ｘ＊Ｙ＝ａ＊ｓｉｎ（ｗｔ＋θ）＊ｂ＊ｓｉｎ（ｗｔ＋φ）
＝ａ＊ｂ＊（ｃｏｓ（θ―φ）―ｃｏｓ（２ｗｔ＋θ＋φ））
【００３５】
【数８】
Ｘ＊Ｙ＝ａ＊ｂ＊ｃｏｓ２θ―ａ＊ｂ＊ｃｏｓ２ｗｔ
【００３６】
数８の２項目のｃｏｓ２ｗｔはＬＰＦ３７にてカットするので、ＤＣ的には１項目のａ＊ｂ＊ｃｏｓ２θのみが得られることになり、両信号の位相差θに応じた電圧がＤＰＤ信号として出力される。
ここで“ａ”と“ｂ”はＴｙｐｅ１の回路に当てはめると、Ａ＋ＣとＢ＋Ｄのそれぞれの振幅となるわけだが、その振幅の乗算結果：ａ＊ｂ＝（Ａ＋Ｃ）＊（Ｂ＋Ｃ）が常に一定である時に、純粋にθによって決定される信号となる。
すなわち、受光素子上の光強度分布がずれて、（Ａ＋Ｃ）＊（Ｂ＋Ｃ）が変動すると、ＤＰＤ信号に誤差が発生することになる。
Ｔｙｐｅ２の回路ではすべての入力信号の振幅を同一に合わせているので、受光素子上の光強度分布がずれてもａ＊ｂの変動は無くて問題にはならない。
【００３７】
一方、Ｔｙｐｅ１の回路の場合は、回路構成はシンプルだがＴｙｐｅ２の回路に比べるとずれに対する耐性が弱く、ずれる方向によっては誤差が発生してしまう。ＡＧＣがない場合には、どの方向のずれに対しても敏感に反応して誤差が生じる。その受光素子上のずれは、光ディスクとレーザ光線との傾きやレンズのずれなどによって発生する。
また、乗算器３６の前段のＨＰＦ３４と３５は、乗算器３６への入力信号のＤＣ成分を除去する目的がある。そのＤＣ成分がなければ乗算器３６のダイナミックレンジが小さくてよくなる。さらに、位相比較器がもし乗算器タイプでない場合のＨＰＦを挿入するメリットとしては、位相比較するエッジタイミングを生成するスライスレベルの決定を容易にできることがある。したがって、低周波成分が残留しているとスライスレベルも低周波成分に追従する必要があるので回路が煩雑になるが、これを避けることができる。
【００３８】
このように、ＤＰＤ信号生成はθの検出精度が重要である。このθはＲＦ信号のエッジのずれであり、ＤＰＤ信号は１００ｋＨｚ以下の低周波しか必要無いにも関わらず、その生成過程では非常に高周波の動作が行われる。従来、Ａ〜Ｄの各信号を光ピックアップ部から光ディスク装置の固定部のＡＦＥまで伝送する際に、このＲＦ信号成分の劣化が起こり、θの検出精度が悪化していた。そのため、複雑なイコライザをＡＦＥに搭載することによってＲＦ信号エッジを極力正確に復元するなど、ＡＦＥの回路規模を大きくしていた。また、高速化の大きな障害でもあった。
この実施形態のＤＰＤ演算回路によれば、回路規模をＰＤＩＣへ搭載可能なレベルにスリム化することによって、信号劣化の対策である複雑なイコライザも不要となり、品質の高いＤＰＤ信号が得られる。
【００３９】
次に、図１のウォブル演算回路について詳細に説明する。
図７は、図１のウォブル演算回路の内部構成例を示すブロック図である。
図８は、従来から知られているウォブル演算回路の内部構成例を示すブロック図である。各図にはそれぞれＴｙｐｅ１，２の２種類のウォブル信号演算（検出）回路の構成を示している。
図９は、ウォブル信号演算の動作説明に供する波形図である。
図１０は、ウォブル信号振幅の変化を抑えるための回路構成を示すブロック図である。
【００４０】
図８に示すＴｙｐｅ２の回路は従来から知られている検出回路であり、トラック方向左右に分割された信号を生成するために、加算アンプ１００と１０１でそれぞれＡとＢ，ＣとＤを加算する。その信号に対してＡＧＣ回路１０２と振幅検出回路１０４，ＡＧＣ回路１０３と振幅検出回路１０５でそれぞれ振幅を一定にするＡＧＣを施し、減算アンプ１０６で（Ａ＋Ｂ）′と（Ｃ＋Ｄ）′の差分を取る事でウォブル信号を得ている。既記録領域ではウォブル信号よりはるかに大きい振幅でＲＦ信号成分が重畳されている。このＡＧＣの目的は、受光素子上の光強度分布がずれた場合でも、信号振幅を左右等しくした後に差分をとることで、ＲＦ信号成分を除去するためである。
【００４１】
しかしながら、Ｔｙｐｅ２の回路では未記録領域と既記録領域で信号振幅が大きく異なり、ＡＧＣのゲインが追従してもウォブル信号振幅には差が現れる。
その様子は、図９に示すように、未記録領域ではウォブル信号振幅を特定レベルにするべくＡＧＣではゲインが決定される（ゲイン大）。そこでウォブル信号振幅は大きくなる。既記録領域ではＲＦ信号振幅を特定レベルにするべくＡＧＣではゲインが決定される（ゲイン小）ので、得られるウォブル信号振幅は小さくなる。このようなウォブル信号振幅の変化を抑えるため、図１０に示すように第１のＡＧＣ回路１１２の後段に第２のＡＧＣ回路１１３を搭載する必要があった。この第２のＡＧＣ回路１１３はウォブル信号振幅自体を一定に保つＡＧＣである。この２段階のＡＧＣ回路１１３によりウォブル信号は安定して得ることができていた。
【００４２】
図１に示すウォブル演算回路１３には、図７に示すＴｙｐｅ１の構成の回路を用いており、その回路によってウォブル信号を演算する。
図７に示すウォブル演算回路１３では、Ａ＋Ｂの演算は上述と同様であり、出力信号の振幅を一定に保つ動作も同じである。上述のものと異なるのは加算アンプ８０の直後のＡＧＣ回路８２の自動可変ゲインアンプ９１以外に複数の異なるゲイン（ｐ１，ｐ２）のゲインアンプ９２と９３のいずれかを選択できることである。また、それぞれのゲインアンプ９２と９３に対応して、減算アンプ９４によって目標振幅レベルも複数（ＤＡ１，ＤＡ２）用意して選択する。
【００４３】
上述のように、未記録領域と既記録領域のＡＧＣゲインは大きく変化する。自動可変ゲインアンプ９１の追従特性は上の傷などに敏感に反応しないようにあまり早くできない。このため、未記録領域と既記録領域が混在する状態に記録された光ディスクに対し、両領域を頻繁に行き来するためには、ゲインを瞬時に変更することが可能なように、それぞれの領域に最適化された複数の異なるゲインのアンプを設置する。
【００４４】
また、それぞれのゲインでの振幅検出結果は光ディスク毎に若干変わるため、微調整が行えるように目標電圧も連動して変更する。この目標電圧は外部端子から直接電圧で設定してもよいが、簡単なデジタルアナログコンバータ（ＤＡＣ）を内部に搭載して自由に設定可能ならばなおよい。
このように制御することで、図９に示した「Ｂ／Ａ信号」「この実施形態の振幅検出回路の出力」「この実施形態のＡＧＣ出力」の３つの信号が得られる。
ウォブル信号振幅は光ディスクの記録状態によって大きく変化しないため、上述した第２のＡＧＣ回路は不要になる。
【００４５】
現在のアクセス位置が未記録領域か既記録領域かの判別に関して、コントロール回路（ＣＰＵ）がわかっている場合、Ｂ／Ａ信号（Ｂｅｆｏｒｅ／Ａｆｅｒ）を外部から入力してもよいが、内部的に生成してもよい。
例えば、図９に示したようにＡ＋ＢやＡ＋Ｂ＋Ｃ＋Ｄの信号は、未記録領域では信号レベルは高く、既記録領域では低くなる。これをＢ／Ａ信号として使用してもよい。
また、記録時と再生時にも同様のことが言える。記録時には光ディスクに記録マークを形成するためにレーザ発光強度を高速に変化させる。このため、反射光の強弱がＲＦ信号成分のようにウォブル信号にとっては外乱となる。よって動作は同じであり、ゲインの切り替えや目標電圧の切り替えをＢ／Ａ信号の代わりにＲ／Ｗ信号（Ｒｅａｄ／Ｗｒｉｔｅ）で行うこともできる。
これによってウォブル信号の振幅の変化はほとんど抑えることができ、ＡＦＥに内蔵していた第２のＡＧＣ回路は不要になる。
【００４６】
次に、和信号一定のＡＧＣ回路について説明する。
図１１は、和信号一定のＡＧＣ回路の内部構成例を示すブロック図である。
この和信号一定のＡＧＣ回路は、サーボ信号の振幅はモータのゲインなどと同様にサーボ制御系の一要素であるため、一定の感度が保証されていなければならない。しかし、実際にはレーザパワーが変動したり、メディア反射率が多少異なっている場合もあるため、一般的にサーボ信号には和信号（メインビームの和、時にはサブの和も加算）のＤＣレベルを一定にするＡＧＣをかけて正規化する。このＡＧＣ回路もＰＤＩＣに搭載することにより回路をスリム化することができる。ＰＤＩＣではサーボ信号をセレクタで１本のサーボ信号にまとめている。このため、セレクタ後にＡＧＣ回路を設けることにより、ＡＧＣ回路は１つですむ。従来は和信号の振幅（ＤＣレベル）検出は１つだが、自動可変ゲインアンプは個々のサーボ信号それぞれに１つ必要であった。
【００４７】
ただし、ＤＰＤ信号は和信号一定ＡＧＣを必要としないため、この構成でＤＰＤ信号も扱う場合は、ＡＧＣ有りサーボ信号と、ＤＰＤ信号を再び最終段で選択する２段階セレクタにする必要がある。
もちろん、セレクタ後にＡＧＣ回路を搭載した方が上述の効果があるため理想的であるが、セレクタがない場合でもＰＤＩＣの出力信号レベルを安定的に確保できるメリットがあるため、極力ＰＤＩＣへ搭載すべきである。ＤＳＰではＡＤＣでサーボ信号を量子化するため、ＡＤＣのダイナミックレンジを有効に使うためには、サーボ信号の出力段で一定の振幅を確保すべきである。このＡＧＣは低速で構わないので、回路規模としてはバイポーラでも大きくはないので、搭載は可能である。
【００４８】
この実施形態の光ディスク用回路一体型受光素子は、位相比較器と高周波除去フィルタを搭載し、高周波信号の演算を光ピックアップ上で行ってＤＰＤ信号を検出しているので、高周波成分の除去特性が向上するため、過大な補正回路を用いずに高品質なＤＰＤ信号を生成することができる。また、伝送路の信号線本数も削減できるので、光ディスク装置の小型化，高速化に有効である。
また、位相比較器を乗算器で実現するので、一般的な高速受光素子を形成するバイポーラプロセスでも小さな回路規模で簡単に位相比較器を実現できる。
【００４９】
さらに、位相比較器への２つの入力信号振幅をＡＧＣ回路で一定に保っているので、メディア傾きやレンズずれなど受光素子上の光強度分布に変動が有った場合にも正確なＤＰＤ信号が得られる。
また、位相比較器へ入力する信号の低周波成分を除去しているので、位相比較器が２値化後の信号の位相を比較するタイプであれば、エッジタイミングを生成するスライスレベルの決定が容易になり、位相比較器が乗算器タイプであればダイナミックレンジを小さくする事ができるので、回路の簡略化にメリットがある。
【００５０】
さらに、この実施形態の光ディスク用回路一体型受光素子として、２つの信号振幅を一定に保つＡＧＣ回路と減算器を搭載し、高周波信号の演算を光ピックアップ上で行ってウォブル信号を検出しているので、高周波成分の除去特性が向上し、過大な補正回路を用いずに高品質なウォブル信号を生成することができる。また、伝送路の信号線本数も削減できるので、光ディスク装置の小型化，高速化に有効である。
また、ＡＧＣ回路に複数段階のゲイン切り替え機能と、複数の目標電圧切り替え機能を備え、再生もしくは記録の動作状態に応じてゲイン及び目標電圧の切り替えを行っているので、再生もしくは記録の動作遷移時及び動作中にも変動の少ない良好なウォブル信号を得ることができる。加えて、従来ウォブル信号振幅変動を補正する後段回路が不要となり、システム的に回路をスリム化することができる。
【００５１】
さらに、ＡＧＣ回路に複数段階のゲイン切り替え機能と、複数の目標電圧切り替え機能を備え、現アクセス位置の記録状態（未記録もしくは既記録）に応じてゲイン及び目標電圧の切り替えを行っているので、未記録領域と既記録領域が混在するメディアの再生時にも変動の少ない良好なウォブル信号を得ることができる。加えて、従来ウォブル信号振幅変動を補正する後段回路が不要となり、システム的に回路をスリム化することができる。
また、目標電圧を外部から設定可能にしているので、記録パワーやメディアのウォブル信号強度やＲＦ信号強度などの光ディスク装置もしくは対応メディア毎に適正な設定に随時変更し、最適なウォブル信号品質を確保することができる。
【００５２】
さらに、この実施形態の光ディスク用回路一体型受光素子は、トラッキングエラー信号，フォーカシングエラー信号などの各種低周波信号を演算し、それらの複数の低周波信号を時分割的に選択して１本の出力線でまかなっているので、伝送路の信号線本数を削減でき、装置の小型化，高速化に有効である。例えば、ＣＤ／ＤＶＤ／次世代ＤＶＤなど複数の規格に対応する装置で問題視されている光ピックアップと光ディスク装置の固定部との間の信号線本数の増加を解消することができる。
また、サーボ信号（低周波信号）に対して行う総和レベル一定ＡＧＣをセレクタ後に行っているので、複数のサーボ信号を１つのＡＧＣ回路でまかなうことができ、複数のＡＧＣ間で発生し易いゲイン誤差を排除すると共に、回路規模の削減が行える。
【００５３】
さらに、この実施形態の光ピックアップは、上述の回路一体型受光素子を搭載しているので、光ピックアップ上の信号線配線領域を小さくでき、レイアウトの自由度を高くできる。また、高周波信号の伝送も少なく、信号線本数も削減できるので、光ディスク装置の小型化，高速化に有効である。
さらにまた、この実施形態の光ディスク装置は上述の光ピックアップを搭載しているので、高周波信号を伝送することによる劣化を補う過大な補正回路が不要となり、システム全体としてスリムな回路構成が実現できる。また、高周波信号の伝送も少なく、信号線本数も削減できるので、光ディスク装置の小型化，高速化に有効である。
【００５４】
このように、高速信号の劣化を無くすことで、後段に必要だった信号劣化対策である複雑な補正回路が不要となり、システム全体として回路のスリム化も実現可能になる。また、合併集積化にあたってはＰＤＩＣの主流であるバイポーラプロセスで実現しやすい回路構成なので、回路規模をＰＤＩＣへ搭載可能なレベルにスリム化することができる。
【００５５】
【発明の効果】
以上説明してきたように、この発明の回路一体型受光素子によれば、ＡＦＥの機能を一部取り込んで合併集積化することができる。また、この発明の光ピックアップと光ディスク装置によれば、光ピックアップから光ディスク装置固定部への伝送路の信号線数を減らし、高速信号伝送を極力なくせるようにすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態である光ディスク装置の概略構成を示すブロック図である。
【図２】光ディスク上のレーザ光のスポット配置と受光素子との一対応関係を示す説明図である。
【図３】図１のセレクタの出力の波形図である。
【図４】図１に示したＤＰＤ演算回路１４の内部構成例を示すブロック図である。
【図５】図１に示したＤＰＤ演算回路１４の他の内部構成例を示すブロック図である。
【図６】図１に示したＤＰＤ演算回路１４のさらに他の内部構成例を示すブロック図である。
【図７】図１のウォブル演算回路の内部構成例を示すブロック図である。
【図８】従来から知られているウォブル演算回路の内部構成例を示すブロック図である。
【図９】ウォブル信号演算の動作説明に供する波形図である。
【図１０】ウォブル信号振幅の変化を抑えるための回路構成を示すブロック図である。
【図１１】和信号一定のＡＧＣ回路の内部構成例を示すブロック図である。
【図１２】通常の光ディスク装置の概略構成を示すブロック図である。
【符号の説明】
１，１２０：光ピックアップ　２，１２１：固定部
３，１２２：ＰＤＩＣ　　　　４，１２３：ＬＤ
５，１２４：ＬＤＤ　　　　　６，１２５：各種モータ
７：ＡＦＥ　　　　　　　　　８，１２７：ＤＳＰ＆コントローラ
９，１２８：モータドライバ　１０，１２９：ＰＤ
１１，１３０：Ｉ／Ｖ　　　　１２：ＲＦ演算回路
１３：ウォブル演算回路　　　１４：ＤＰＤ演算回路
１５：ＦＥ演算回路　　　　　１６：ＤＰＰ演算回路
１７：ＴＣ演算回路　　　　　１８：セレクタ
２０：メインビーム　　　　　２１，２２：サブビーム
３０，３１，５０，７０，８０，８１，１００，１０１，１１０，１１１：加算アンプ
３２，３３，４０〜４３，８２，８３，１０２，１０３：ＡＧＣ回路
３４，３５，４４〜４７：ＨＰＦ
３６，４８，４９：乗算器　　３７，５１，７１：ＬＰＦ
６０〜６３：ＥＱ　　　　　　６４〜６７：２値化回路
６８，６９：ＰＣ　　　　　　８４，８５，１０４，１０５：振幅検出回路
９１，１０７：自動可変ゲインアンプ
９２，９３：ゲインアンプ
８６，９４，１０６，１０８，１１４：減算アンプ
１１２：第１のＡＧＣ回路　　１１３：第２のＡＧＣ回路
【図１】
2004087046.tif 000003
【図２】
2004087046.tif 000004
【図３】
2004087046.tif 000005
【図４】
2004087046.tif 000006
【図５】
2004087046.tif 000007
【図６】
2004087046.tif 000008
【図７】
2004087046.tif 000009
【図８】
2004087046.tif 000010
【図９】
2004087046.tif 000011
【図１０】
2004087046.tif 000012
【図１１】
2004087046.tif 000013
【図１２】
2004087046.tif 000014