(57)【要約】【課題】複数のＲＡＭを搭載する半導体集積回路において、それぞれのＲＡＭの要求速度が異なったとしても、１つのＢＩＳＴ回路で同時に検査することにより、検査時間を短縮することを目的とする。【解決手段】要求速度が異なる複数のＲＡＭ（１，２）を１つのＢＩＳＴ回路３で同時に検査する場合において、各ＲＡＭ（１，２）の出力信号がＢＩＳＴ回路３に入力する時刻が同じになるように、各ＲＡＭ（１，２）の出力端子とＢＩＳＴ回路３の入力端子間に遅延セルを挿入するか、ＢＩＳＴ回路の制御信号出力端子と各ＲＡＭの入力端子間に遅延セルを挿入することにより、要求速度の異なるＲＡＭを搭載する半導体集積回路においても、１つのＢＩＳＴ回路で同時にそれぞれのＲＡＭを検査することにより、検査時間を短縮することができる。【選択図】　　図１
2004087009.tif 000002
【特許請求の範囲】
【請求項１】
複数の記憶装置と前記記憶装置の検査を自動的に行うＢＩＳＴ回路からなり、前記ＢＩＳＴ回路から全ての前記記憶装置に同時に前記記憶装置の入力信号を出力して検査を実施する記憶装置の自己検査回路であって、
各記憶装置の出力信号が前記ＢＩＳＴ回路に入力する時刻が全て同じになるように各記憶装置の出力端子と前記ＢＩＳＴ回路の入力端子間に挿入する１または２以上の遅延回路
を有し、前記記憶装置の要求されるアクセス速度が同一でない場合にも、前記ＢＩＳＴ回路により同時に全ての前記記憶装置の検査を実施することを特徴とする記憶装置の自己検査回路。
【請求項２】
複数の記憶装置と前記記憶装置の検査を自動的に行うＢＩＳＴ回路からなり、前記ＢＩＳＴ回路から全ての前記記憶装置に同時に前記記憶装置の入力信号を出力して検査を実施する記憶装置の自己検査回路であって、
各記憶装置の出力信号が前記ＢＩＳＴ回路に入力する時刻が全て同じになるように前記ＢＩＳＴ回路の制御信号出力端子と各記憶装置の制御信号入力端子間に挿入する１または２以上の遅延回路
を有し、前記記憶装置の要求されるアクセス速度が同一でない場合にも、前記ＢＩＳＴ回路により同時に全ての前記記憶装置の検査を実施することを特徴とする記憶装置の自己検査回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に内蔵され、要求されるアクセス速度（以下要求速度と称す）の異なる複数のＲＡＭを、１つのＢＩＳＴ回路でそれぞれのＲＡＭの要求速度に対応した検査を行う記憶装置の自己検査回路に関する。
【０００２】
【従来の技術】
従来、２個以上のＲＡＭをＢＩＳＴ方式にて測定する回路構成は存在したが、それらの要求速度が異なる場合、要求速度が遅いＲＡＭに検査速度を合わせて論理的な動作を測定することは可能であった。
【０００３】
従来の記憶装置の自己検査回路について図１を参照して説明する。
図１は従来の記憶装置の自己検査回路の構成図である。
図１において、１つのＢＩＳＴ回路３を用いて、要求速度の異なるＲＡＭ１およびＲＡＭ２を同時に検査する場合は、要求速度の遅いＲＡＭに検査速度を合わせて論理的な動作を測定していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、各ＲＡＭに対してそれぞれの要求速度に対応した検査を行いたい場合、各要求速度毎に複数回数の検査を実施する必要があり検査時間が長くなるという問題点があった。
【０００５】
本発明の記憶装置の自己検査回路は前記問題点を解決するために、複数のＲＡＭを搭載する半導体集積回路において、それぞれのＲＡＭの要求速度が異なったとしても、１つのＢＩＳＴ回路で同時に検査することにより、検査時間を短縮することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１記載の記憶装置の自己検査回路は、複数の記憶装置と前記記憶装置の検査を自動的に行うＢＩＳＴ回路からなり、前記ＢＩＳＴ回路から全ての前記記憶装置に同時に前記記憶装置の入力信号を出力して検査を実施する記憶装置の自己検査回路であって、各記憶装置の出力信号が前記ＢＩＳＴ回路に入力する時刻が全て同じになるように各記憶装置の出力端子と前記ＢＩＳＴ回路の入力端子間に挿入する１または２以上の遅延回路を有し、前記記憶装置の要求されるアクセス速度が同一でない場合にも、前記ＢＩＳＴ回路により同時に全ての前記記憶装置の検査を実施することを特徴とする。
【０００７】
請求項２記載の記憶装置の自己検査回路は、複数の記憶装置と前記記憶装置の検査を自動的に行うＢＩＳＴ回路からなり、前記ＢＩＳＴ回路から全ての前記記憶装置に同時に前記記憶装置の入力信号を出力して検査を実施する記憶装置の自己検査回路であって、各記憶装置の出力信号が前記ＢＩＳＴ回路に入力する時刻が全て同じになるように前記ＢＩＳＴ回路の制御信号出力端子と各記憶装置の制御信号入力端子間に挿入する１または２以上の遅延回路を有し、前記記憶装置の要求されるアクセス速度が同一でない場合にも、前記ＢＩＳＴ回路により同時に全ての前記記憶装置の検査を実施することを特徴とする。
【０００８】
以上の構成により、要求速度の異なるＲＡＭを搭載する半導体集積回路においても、１つのＢＩＳＴ回路で同時にそれぞれのＲＡＭを検査することにより、検査時間を短縮することができる。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
（実施の形態１）
以下、本発明の実施の形態１における記憶装置の自己検査回路について、図２を参照して説明する。
【００１０】
図２は本発明の実施の形態１における記憶装置の自己検査回路の構成図である。
図２において、ＲＡＭ４とＲＡＭ５は、同じＢＩＳＴ回路６から入力される入力パターンを用いて検査が行われている。ＲＡＭ４の要求速度がＲＡＭ５の要求速度より遅い場合、ＲＡＭ５の出力端子ＤＯとＢＩＳＴ回路６の入力端子の間にセル７を挿入して、ＢＩＳＴ回路６に入力されるＲＡＭ４とＲＡＭ５の出力信号が同時に入力されるように、ＲＡＭ５の出力信号に遅延を挿入する。セル７の遅延値は、ＲＡＭ４とＲＡＭ５の要求速度の差分とする。
【００１１】
この挿入したセル７により、ＲＡＭ５から出力される出力信号とＲＡＭ４から出力される出力信号が同じタイミングでＢＩＳＴ回路６に入力されるため、ＲＡＭ４とＲＡＭ５において要求速度が異なっていたとしても、ＢＩＳＴ回路６にて同時にＲＡＭ４およびＲＡＭ５の検査を行うことができる。
（実施の形態２）
以下、本発明の実施の形態２における記憶装置の自己検査回路について、図３を参照して説明する。
【００１２】
図３は本発明の実施の形態２における記憶装置の自己検査回路の構成図である。
図３において、ＲＡＭ８とＲＡＭ９は、同じＢＩＳＴ回路１０から入力される入力パターンを用いて検査が行われている。ＲＡＭ８の要求速度がＲＡＭ９の要求速度より遅い場合、ＢＩＳＴ回路１０の制御信号の出力端子とＲＡＭ９の制御信号の入力端子の間にセル１１を挿入して、ＢＩＳＴ回路１０に入力されるＲＡＭ８とＲＡＭ９の出力信号が同時に入力されるように、ＲＡＭ９の制御信号に遅延を挿入する。セル１１の遅延値は、ＲＡＭ８とＲＡＭ９の要求速度の差分とする。
【００１３】
この挿入したセル１１により、ＲＡＭ９に入力される制御信号とＲＡＭ８に入力される制御信号が同じタイミングでＲＡＭ８およびＲＡＭ９に入力されるため、ＲＡＭ８とＲＡＭ９において要求速度が異なっていたとしても、ＢＩＳＴ回路１０にて同時にＲＡＭ８およびＲＡＭ９の検査を行うことができる。
【００１４】
特に実施の形態２では、同時に検査を実施するＲＡＭが同期ＲＡＭの場合、ＲＡＭ９のクロック入力１箇所のみに遅延を挿入することで実現できるため、実施の形態１に比べてさらに有効である。
【００１５】
以上の構成により、要求速度の異なるＲＡＭを搭載する半導体集積回路においても、１つのＢＩＳＴ回路で同時にそれぞれのＲＡＭを検査することにより、検査時間を短縮することができる。
【００１６】
ここでは、２つのＲＡＭを同時に検査する場合について説明したが、３つ以上のＲＡＭを同時に検査する場合においても、挿入するセルで遅延を調整することにより、同時に検査を実施することができる。
【００１７】
なお、上記説明では、ＲＡＭを用いて説明したが、ＲＯＭ等のその他の記憶装置においても同様に実施することが可能である。
【００１８】
【発明の効果】
以上のように、本発明の記憶装置の自己検査回路によると、要求速度が異なる複数のＲＡＭを１つのＢＩＳＴ回路で同時に検査する場合において、各ＲＡＭの出力信号がＢＩＳＴ回路に入力する時刻が同じになるように、各ＲＡＭの出力端子とＢＩＳＴ回路の入力端子間に遅延セルを挿入するか、ＢＩＳＴ回路の制御信号出力端子と各ＲＡＭの入力端子間に遅延セルを挿入することにより、要求速度の異なるＲＡＭを搭載する半導体集積回路においても、１つのＢＩＳＴ回路で同時にそれぞれのＲＡＭを検査することにより、検査時間を短縮することができる。
【図面の簡単な説明】
【図１】従来の記憶装置の自己検査回路の構成図
【図２】本発明の実施の形態１における記憶装置の自己検査回路の構成図
【図３】本発明の実施の形態２における記憶装置の自己検査回路の構成図
【符号の説明】
１　　ＲＡＭ
２　　ＲＡＭ
３　　ＢＩＳＴ回路
４　　ＲＡＭ
５　　ＲＡＭ
６　　ＢＩＳＴ回路
７　　セル
８　　ＲＡＭ
９　　ＲＡＭ
１０　　ＢＩＳＴ回路
１１　　セル
【図１】
2004087009.tif 000003
【図２】
2004087009.tif 000004
【図３】
2004087009.tif 000005