(57)【要約】【課題】パッドの増加を伴うことなく、チップコストが低く、セキュリティー性の高い半導体集積回路を提供する。【解決手段】まず、昇圧回路１２を非活性化した状態で、出力パッド１４に所望の値の電圧Ｖａを印加する。そして、抵抗１６および抵抗１７に流れる電流Ｉａを測定する。次に、昇圧回路１２を活性化して電圧Ｖｂを発生させつつ、出力パッド１４に所望の値の電圧Ｖａを再び印加する。そして、このときに抵抗１６および抵抗１７に流れる電流Ｉｂが電流Ｉａの値に等しくなるように、バンドギャップリファレンス回路１３において参照電圧Ｖｒｅｆの補正を行なう。参照電圧Ｖｒｅｆの補正は、バンドギャップリファレンス回路１３に外部からトリミング信号を入力して行なう。以上のようにしてトリミングした参照電圧Ｖｒｅｆを実動作時に用いてレギュレートを行なう。【選択図】　　　　　　図２
2004087021.tif 000002
【特許請求の範囲】
【請求項１】
第１モードと第２モードとに切り替わるモード信号を生成するための制御回路と、
上記モード信号を入力するためのモード信号入力部を有し、上記第１モードのときには活性化され、上記第２モードのときには非活性化される、駆動電圧を生成するための駆動電圧生成回路と、
上記駆動電圧を微調整するための電圧トリミング回路を有する内部電源回路と、
上記駆動電圧を外部から入力することができ、上記駆動電圧を外部に出力することができる端子と
を備える半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
上記駆動電圧生成回路は、クロックを入力するためのクロック信号入力部をさらに備えており、
上記駆動電圧生成回路は、上記第１モードのときは上記クロックが入力されることにより活性化され、上記第２モードのときは上記クロックが入力されないことにより非活性化されることを特徴とする半導体集積回路。
【請求項３】
請求項１または２に記載の半導体集積回路において、
上記端子は、実動作時には上記駆動電圧を外部に出力するのに用いられ、モニタ時には上記駆動電圧として所望の値を外部から入力するのに用いられることを特徴とする半導体集積回路。
【請求項４】
請求項１〜３のうちいずれか１つに記載の半導体集積回路において、
上記駆動電圧の微調整は、上記電圧トリミング回路に信号が入力されて行なわれることを特徴とする半導体集積回路。
【請求項５】
請求項１〜４のうちいずれか１つに記載の半導体集積回路において、
上記駆動電圧は、ＥＥＰＲＯＭのメモリセルに供給されることを特徴とする半導体集積回路。
【請求項６】
請求項５に記載の半導体集積回路において、
上記ＥＥＰＲＯＭは、ＩＣカードに搭載されることを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧値を補正する回路を有する半導体集積回路に関する。
【０００２】
【従来の技術】
ＥＥＰＲＯＭなどの不揮発性メモリを駆動するためには高電圧が必要である。そのため、これらのメモリセルには昇圧回路で昇圧した電圧を供給する。ここで、昇圧回路で生成された電圧は、レギュレータ回路において所望の値に補正された後にメモリセルに供給される。
【０００３】
以下に、ＥＥＰＲＯＭを例として用いて、レギュレータ回路の従来の構成について説明する。図４は従来のＥＥＰＲＯＭの構成を示す回路図であり、図５は、図４に示すＥＥＰＲＯＭにおいて、レギュレータ回路部の周囲の構成を詳細に示す回路図である。図５は特開２００１−２２９６９７に開示された構成を示している。
【０００４】
従来のＥＥＰＲＯＭは、図４に示すように、複数の不揮発性メモリが配列しているメモリセルアレイ１０１と、メモリセルアレイ１０１のワード線を選択する行デコーダ（ｘ−Ｄｒｉｖｅｒ）１０２と、メモリセルアレイ１０１のビット線を選択する列デコーダ（ｙ−Ｄｒｉｖｅｒ）１０３と、行デコーダ１０２および列デコーダ１０３への入出力を制御するための制御回路１０４と、制御回路１０４から供給される電源電圧を昇圧して、メモリセルアレイ１０１の各部に供給される電圧を生成するための昇圧回路部１０５とから構成されている。
【０００５】
そして、昇圧回路部１０５は、図５に示すように、電源電圧を昇圧するための昇圧回路１１２と、昇圧回路１１２で昇圧された電圧を所望の値にレギュレートするためのレギュレータ回路部１１１と、レギュレータ回路部１１１で用いられる参照電圧を発生させるためのバンドギャップリファレンス回路１１３と、レギュレータ回路部１１１でレギュレートされた電圧を出力するための出力パッド１１４および出力パッド１１５とから構成されている。
【０００６】
昇圧回路１１２としては、一般的にいわゆるチャージポンプとよばれる回路が用いられる。チャージポンプは、クロックに同期して電源電圧を昇圧する機能を有する。
【０００７】
レギュレータ回路部１１１は、ツェナーダイオード１１６と、抵抗１１７，抵抗１１８および抵抗１１９とから構成されている。レギュレータ回路部１１１は、昇圧回路１１２において生成された駆動電圧を所望の値にレギュレートするために設けられている。レギュレートは、バンドギャップリファレンス回路１１３において生成された参照電圧Ｖｒｅｆを基準として行われる。一般に、駆動電圧をレギュレートするときに、あらかじめ設定されている一定の値の参照電圧Ｖｒｅｆを用いると所望の駆動電圧が得られないおそれがある。それは、装置の製造工程では製造条件等のばらつきがあるため、実際に形成された装置の状態は設計されたものとは異なるからである。
【０００８】
そこで、バンドギャップリファレンス回路１１３内に設けられたトリミング回路（図示せず）において参照電圧Ｖｒｅｆをトリミングすることにより、所望の駆動電圧を得る。
【０００９】
具体的なレギュレート方法を以下に説明する。まず、出力パッド１１４にテスターの針をあてることにより出力パッド１１４の出力電圧をモニタする。そして、トリミング回路において、モニタ電圧をもとにして参照電圧Ｖｒｅｆを補正する。以上のように、装置ごとに参照電圧Ｖｒｅｆを対応させることにより所望の駆動電圧を得ることができる。
【００１０】
ここで、ＥＥＰＲＯＭなどの不揮発性メモリにおいては、テスターの測定レンジの範囲を超える高電圧が使用されている。そのため、図５に示す構成では、抵抗を用いて昇圧電圧を分割し、分割された電圧を出力するための出力パッドを設けることによりテスターの測定レンジの範囲内の電圧を測定している。つまり、出力パッド１１５の出力電圧をモニタして、抵抗分割比の関係により全体の出力電圧を求めるのである。
【００１１】
他の方法として、テスターの測定レンジを挙げるためにテスターに高価なオプションを追加する方法もある。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来の方法では以下に示すような不具合が生じていた。
【００１３】
まず、図５に示す方法では、出力パッドの数が増加するためチップ面積が増大して、チップコストが上昇するおそれが生じる。
【００１４】
また、近年では品質を向上させるために様々な検査方法が考案されており、例えばウェハーレベルバーンインなどの検査方法ではパッド数に制限がある。さらに、ＥＥＰＲＯＭをＩＣカードに用いる場合には、セキュリティー性を高めるために、製品の表面付近に位置する出力パッドは少ない方が好ましい。このような場合には、パッド数を削減することが課題となっている。
【００１５】
一方、テスターにオプションを設ける方法では、オプションが高価であるため検査コストが増加して、チップコストが大幅に増加するおそれが生じる。
【００１６】
本発明は、上記従来の課題を解決するもので、電圧を精度良くレギュレートする手段を講ずることにより、パッドの増加を伴うことなく、チップコストが低く、セキュリティー性の高い半導体集積回路を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の半導体集積回路は、第１モードと第２モードとに切り替わるモード信号を生成するための制御回路と、上記モード信号を入力するためのモード信号入力部を有し、上記第１モードのときには活性化され、上記第２モードのときには非活性化される、駆動電圧を生成するための駆動電圧生成回路と、上記駆動電圧を微調整するための電圧トリミング回路を有する内部電源回路と、上記駆動電圧を外部から入力することができ、上記駆動電圧を外部に出力することができる端子とを備える。
【００１８】
これにより、上記駆動電圧生成回路が非活性化されて上記端子に上記駆動電圧として所望の値の電圧が印加された状態で、上記内部電源回路内の抵抗に流れる第１電流値を測定し、上記駆動電圧生成回路が活性化されて上記端子に上記駆動電圧として所望の値の電圧が印加された状態で、上記内部電源回路内の抵抗に流れる第２電流値を測定し、第２電流値を第１電流値に近づけることにより、電源トリミング回路では、精度良くトリミングを行なうことができる。これにより、電圧を測定してトリミングを行なう必要がないため、コストを削減することができ、設けるパッドを少なくすることができる。
【００１９】
上記駆動電圧生成回路は、クロックを入力するためのクロック信号入力部をさらに備えており、上記駆動電圧生成回路は、上記第１モードのときは上記クロックが入力されることにより活性化され、上記第２モードのときは上記クロックが入力されないことにより非活性化されてもよい。
【００２０】
上記端子は、実動作時には上記駆動電圧を外部に出力するのに用いられ、モニタ時には上記駆動電圧として所望の値を外部から入力するのに用いられることが好ましい。
【００２１】
上記駆動電圧の微調整は、上記電圧トリミング回路に信号が入力されて行なわれることが好ましい。
【００２２】
上記駆動電圧は、ＥＥＰＲＯＭのメモリセルに供給されることにより、高電圧を必要とするＥＥＰＲＯＭにも、精度良く駆動電圧を供給することができる。
【００２３】
上記ＥＥＰＲＯＭは、ＩＣカードに搭載されることにより、表面周辺に位置するパッド数が少ないため、セキュリティー性を高めることができる。
【００２４】
【発明の実施の形態】
以下に、本実施形態の半導体集積回路の構成についてＥＥＰＲＯＭを例に用いて説明する。図１は実施形態におけるＥＥＰＲＯＭの構成を示す回路図であり、図２は図１に示すＥＥＰＲＯＭのレギュレータ回路の周囲の詳細な構成を示す回路図である。
【００２５】
本発明のＥＥＰＲＯＭは、図１に示すように、複数の不揮発性メモリが配列しているメモリセルアレイ１と、メモリセルアレイ１のワード線を選択する行デコーダ（ｘ−Ｄｒｉｖｅｒ）２と、メモリセルアレイ１のビット線を選択する列デコーダ（ｙ−Ｄｒｉｖｅｒ）３と、行デコーダ２および列デコーダ３への入出力を制御するための制御回路４と、制御回路４から供給される電源電圧を昇圧して、メモリセルアレイ１の各部に供給される駆動電圧を生成するための昇圧回路部５とから構成されている。
【００２６】
そして、昇圧回路部５は、図２に示すように、クロック信号Ｓｃが入力されるクロック信号入力部（図示せず）とモード信号Ｓｍが入力されるモード信号入力部（図示せず）とを有し、これらの信号に応じて電源電圧を昇圧する昇圧回路１２と、昇圧回路１２で昇圧された電圧を所望の値にレギュレートするためのレギュレータ回路部１１と、トリミング信号Ｓｔが入力され、レギュレータ回路部１１で用いられる参照電圧Ｖｒｅｆを発生させるためのバンドギャップリファレンス回路１３と、レギュレータ回路部１１でレギュレートされた電圧を出力するための出力パッド１４とから構成されている。
【００２７】
レギュレータ回路部１１は、ツェナーダイオード１５と、抵抗１６，抵抗１７とから構成されている。ツェナーダイオード１５には参照電圧Ｖｒｅｆが入力されて昇圧回路１２からの出力電圧が補正される。
【００２８】
以下に、実施形態のレギュレータ回路部１１の動作について図２を参照しながら説明する。本実施形態の動作は、参照電圧Ｖｒｅｆを算出するためにモニタを行なう段階と、その参照電圧Ｖｒｅｆを用いて駆動電圧がレギュレートされる実動作の段階とに分けられる。
【００２９】
まず、モニタの段階について説明する。まず、昇圧回路１２のモード信号入力部（図示せず）にＬ（ｌｏｗ）のモード信号Ｓｍを入力すると、クロック信号ＳｃがＶｓｓレベルに固定されて昇圧回路１２が非活性化される。この状態で、出力パッド１４にテスター（図示せず）の針をあてて出力パッド１４に所望の値の電圧Ｖａを印加する。なお、所望の値とはメモリセルの駆動電圧として必要な値のことである。そして、抵抗１６および抵抗１７に流れる電流値Ｉａを測定する。なお、製造時には条件等のばらつきがあるので、一般的に、実際の抵抗１６，抵抗１７の抵抗値は設計時に設定された値からずれていることが多い。そのため、測定された電流値Ｉａの値も理論的に得られる値からずれており、また、各装置ごとに電流値Ｉａの値も異なる。なお、モード信号Ｓｍを生成するための装置の図示と、電流値Ｉａを測定するための装置の図示は省略する。
【００３０】
次に、昇圧回路１２のモード信号入力部（図示せず）にＨ（ｈｉｇｈ）のモード信号Ｓｍを入力すると、昇圧回路１２にはクロック信号Ｓｃがそのまま入力される。すると、昇圧回路１２が活性化されるので、電源電圧が昇圧されて電圧Ｖｂが出力される。この状態で、上述のときと同様に、外部のテスターから出力パッド１４に針をあてて出力パッド１４に所望の値の電圧Ｖａを印加して、抵抗１６および抵抗１７に流れる電流値Ｉｂを測定する。
【００３１】
このように測定を行なうと、電流値Ｉｂは電流値Ｉａからずれていることが多い。それは、電圧Ｖｂが所望の電圧Ｖａからずれているためである。この場合には、昇圧回路１２の出力よりもテスターの出力の方が強いので、電圧Ｖｂは電圧Ｖａに近づくようにレギュレートされて電流が生じ、抵抗１６および抵抗１７に流れる電流が変化してしまうのである。
【００３２】
ここで、バンドギャップリファレンス回路１３に入力されるトリミング信号を変化させて参照電圧Ｖｒｅｆの値を補正する。この補正は抵抗１６および抵抗１７に流れる電流をモニタしながら行い、電流Ｉｂを電流Ｉａの値に近づける。
【００３３】
つまり、Ｉａ＜Ｉｂである場合には参照電圧Ｖｒｅｆが小さくなるように、Ｉａ＞Ｉｂとなる場合には参照電圧Ｖｒｅｆが大きくなるようにトリミング信号を変化させて、電流値Ｉａ＝電流値Ｉｂとなるように参照電圧Ｖｒｅｆを定めるのである。
【００３４】
次に、実動作の段階では、ツェナーダイオード１５において、上述のように求めた参照電圧Ｖｒｅｆを用いて、昇圧回路１２で生成された電圧の補正を行なう。
【００３５】
本実施形態では、出力パッド１４に所望の電圧Ｖａを印加したときに抵抗１６および抵抗１７に流れる電流値Ｉａを基準として参照電圧Ｖｒｅｆをトリミングする。このトリミングでは、抵抗１６および抵抗１７の実際の抵抗値が設定した抵抗値からずれている場合でも、そのずれが駆動電圧に与える影響を矯正できるように参照電圧Ｖｒｅｆが調整される。したがって、実動作時には、駆動電圧を精度良く補正することができる。
【００３６】
また、抵抗１６および抵抗１７に流れる電流を測定することから、従来のように出力パッドの出力電圧を測定しなくてもよくなる。従来では、値の大きな出力電圧を測定するために、テスターに高価なオプションを設けたり、出力電圧を出力するためのパッドを複数個設ける必要があった。しかし、本実施形態ではそのような必要がないのでコストの削減が可能である。また、設けるパッド数が少なくてよいので、チップサイズを小さくすることができる。
【００３７】
なお、本実施形態では、出力パッド１４に高電圧を印加する必要があるが、通常のテスターでは、電圧を測定する能力よりも電圧を印加する能力の方が高いので、テスターに高価なオプションを設けずに高電圧の印加は可能である。
【００３８】
次に、本実施形態のレギュレータ回路を有するＥＥＰＲＯＭをＩＣカードに用いる場合について、図３を参照しながら説明する。図３は、実施形態のＥＥＰＲＯＭを搭載するＩＣカードの構造を示す概略図である。
【００３９】
図３に示すように、ＩＣカード３０は、メモリの制御が行われるＣＰＵ（中央処理装置）３１と、ＣＰＵ３１に接続されたメモリチップであるＲＯＭ３２，ＲＡＭ３３と、上述したようなＥＥＰＲＯＭ３４から構成されている。このようにＥＥＰＲＯＭをＩＣカードに応用すると、このＥＥＰＲＯＭに設けられている出力パッドの数は少ないので、この出力パッドを通じてＥＥＰＲＯＭ３４に保持されているデータが読みとられるおそれを低減することができる。したがって、セキュリティー性の高いＩＣカードを得ることができる。
【００４０】
なお、本発明は、ＥＥＰＲＯＭ以外の不揮発性メモリにも適用することができ、また、不揮発性メモリ以外の高電圧を必要とするデバイスにも適用することができる。
【００４１】
【発明の効果】
本発明の半導体集積回路では、高電圧を補正するとき、検査コストを抑えつつ、精度良く出力電圧の補正を行なうことができる。さらに、パッド数の低減を図ることができるので、チップサイズを小さくすることができると共に、セキュリティー性を高めることができる。
【図面の簡単な説明】
【図１】実施形態におけるＥＥＰＲＯＭの構成を示す回路図である。
【図２】図１に示すＥＥＰＲＯＭのレギュレータ回路の周囲の詳細な構成を示す回路図である。
【図３】実施形態のＥＥＰＲＯＭを搭載するＩＣカードの構造を示す概略図である。
【図４】従来のＥＥＰＲＯＭの構成を示す回路図である。
【図５】図４に示すＥＥＰＲＯＭにおいて、レギュレータ回路部の周囲の構成を詳細に示す回路図である。
【符号の説明】
１　　メモリセルアレイ
２　　行デコーダ
３　　列デコーダ
４　　制御回路
５　　昇圧回路部
１１　レギュレータ回路部
１２　昇圧回路
１３　バンドギャップリファレンス回路
１４　出力パッド
１５　ツェナーダイオード
１６　抵抗
１７　抵抗
３０　Ｉｂカード
３１　ＣＵＰ
３２　ＲＯＭ
３３　ＲＡＭ
３４　ＥＥＰＲＯＭ
【図１】
2004087021.tif 000003
【図２】
2004087021.tif 000004
【図３】
2004087021.tif 000005
【図４】
2004087021.tif 000006
【図５】
2004087021.tif 000007