(57)【要約】【課題】電極間に短絡の発生のない小型電子部品を提供する。【解決手段】多連チップ抵抗器の絶縁基板１上に配した抵抗体８，９等に保護層を施す際、電極間を保護層８で覆うことのみならず、抵抗器の同一の側において隣り合う電極２１，２３、電極２２，２４各々の一部（辺の部分）をも覆うように保護層８を形成する。かかる保護層８により、はんだブリッジによる電極間短絡やマイグレーションの発生を回避する。【選択図】        図４
2004193391.tif 000002
【特許請求の範囲】
【請求項１】
規格に対応した寸法を有する絶縁基材上に形成される電子部品の電気的機能を果たす複数の機能膜と、前記複数の機能膜ごとに電気的な接続を確保するために配設された電極と、前記電極間に形成される絶縁層とを有することを特徴とする小型電子部品。
【請求項２】
前記絶縁層は、前記電極のうち隣り合う電極の互いに対向する辺部分を覆うように設けられていることを特徴とする請求項１記載の小型電子部品。
【請求項３】
前記絶縁基材は、規格に対応した第１の外形寸法Ｘ（長さ）×Ｙ（幅）を有し、前記絶縁基材上に配される前記複数の機能膜は、規格に対応した第２の外形寸法ｘ（長さ）×ｙ（幅）（ｘ＜Ｘ，ｙ＜Ｙ）を有することを特徴とする請求項１または２記載の小型電子部品。
【請求項４】
前記絶縁層は、前記絶縁基材の表面の電極間および／または裏面の電極間および／または側面の電極間に形成されることを特徴とする請求項１乃至３のいずれかに記載の小型電子部品。
【請求項５】
前記複数の機能膜には、少なくとも抵抗、インダクタ、コンデンサの機能を果たす機能膜が含まれることを特徴とする請求項１乃至４のいずれかに記載の小型電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は小型電子部品に関し、例えば、小型電子機器等に使用するチップ抵抗器等の小型電子部品に関するものである。
【０００２】
【従来の技術】
電子機器等の小型化に伴い、チップ抵抗器等の電子部品の小型化、高密度実装の要求が高まってきている。例えば、電子機器を構成するディジタル回路のプルアップ・プルダウン等に用いるためのチップ抵抗器として、同一基板上に複数の抵抗素子を集積し、単一のチップサイズの部品とした抵抗回路網（ネットワーク抵抗器、あるいはチップネットワークともいう）も多用されている。
【０００３】
また、基板上に多数の抵抗素子が配された多連チップ抵抗器は、例えば、図９に示すように、絶縁基板９０１上に抵抗層９０３，９０４が配され、各抵抗層が電極９１１，９１２，９１５，９１６を有するとともに、基板９０１の周囲に凹部９２１〜９２６が形成される構成をとる。
【０００４】
ところで、従来のネットワーク抵抗器は、隣接する電極間の距離が小さいため、例えば、フローはんだによる部品実装時において電極間にはんだブリッジ等が発生し、それが電極相互の短絡という問題に進展する。このような問題を解決するための一手段として、例えば、特許文献１に記載のネットワーク電子部品では、隣り合う電極間に絶縁膜を形成して、基板上に部品を実装したときに電極からはんだがはみ出したとしても（過剰はんだ）、絶縁膜の介在により、そのはんだが拡がるのを防止している。
【０００５】
【特許文献１】
特開平８−３３０１１５号公報
【０００６】
【発明が解決しようとする課題】
上述した従来の多連チップ抵抗器が多数の凹部を有するのは、抵抗器の端面電極形成の便宜上、図１０に示すように多数のスルーホール２０２を有する、多連チップ抵抗器用の絶縁基板２０１を使用しているためである。従って、このような多連チップ抵抗器を基板上に実装する際には、これらの凹部によってチップ部品同士が絡まり、いわゆるバルク実装ができないという問題が生じる。
【０００７】
また、従来の多連チップ抵抗器用の絶縁基板２０１は、その大きさ（基板外形）が規格化されていないので、基板上に形成する素子数に応じて外形寸法の異なる基板を設計し、用意する必要があり、製造コストが上がるだけでなく、汎用の実装機を使用できないという問題もある。
【０００８】
一方、上記従来のネットワーク電子部品における、はんだの拡がり防止策では、隣接する電極間の絶縁基板上に単に絶縁膜を形成しているだけであるため、以下のような問題が発生する。
【０００９】
例えば、図１１は、一般的な多連チップ抵抗器の電極構成（保護膜を施す前）を示している。また、図１２は、その電極間の様子を拡大して示す図である。図１１に示すように、多連チップ抵抗器では、絶縁基板上に配された所定の深さの分割溝（ブレイク溝）１２１，１２２，１２５，１２６のうち、分割溝１２５，１２６を跨ぐ位置に電極１０１〜１０４が厚膜印刷され、対向する電極間には、抵抗体１１０，１１１の厚膜が形成されている。
【００１０】
ところが、電極間の距離が短いため、はんだブリッジやマイグレーション等により電極間が短絡しやすいという問題がある。さらに、図１２に示すように、電極の銀ペーストが分割溝１２５を伝って突出部１３１，１３２を形成することがあり、はんだ付けの際、この突出部にはんだが乗って、はんだブリッジが形成されることによる電極間短絡が生じたり、あるいは、突出部によってさらに電極間距離が近くなり、マイグレーションが発生する可能性がある。
【００１１】
【課題を解決するための手段】
本発明は、上述した課題に鑑みてなされたもので、その目的とするところは、はんだ付け時において電極間に短絡が発生しない小型電子部品を提供することである。
【００１２】
本発明の他の目的は、電極間短絡を簡易な方法で回避できる小型電子部品を提供することである。
【００１３】
かかる目的を達成し、上述した課題を解決する一手段として、例えば、以下の構成を備える。すなわち、本発明の小型電子部品は、規格に対応した寸法を有する絶縁基材上に形成される電子部品の電気的機能を果たす複数の機能膜と、上記複数の機能膜ごとに電気的な接続を確保するために配設された電極と、上記電極間に形成される絶縁層とを有することを特徴とする。
【００１４】
例えば、上記絶縁層は、上記電極のうち隣り合う電極の互いに対向する辺部分を覆うように設けられていることを特徴とする。
【００１５】
また、例えば、上記絶縁基材は、規格に対応した第１の外形寸法Ｘ（長さ）×Ｙ（幅）を有し、上記の絶縁基材上に配される上記複数の機能膜は、規格に対応した第２の外形寸法ｘ（長さ）×ｙ（幅）（ｘ＜Ｘ，ｙ＜Ｙ）を有することを特徴とする。
【００１６】
例えば、上記絶縁層は、上記絶縁基材の表面の電極間および／または裏面の電極間および／または側面の電極間に形成されることを特徴とする。さらに、例えば、上記複数の機能膜には、少なくとも抵抗、インダクタ、コンデンサの機能を有する機能膜が含まれることを特徴とする。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る実施の形態例を詳細に説明する。図１は、本実施の形態例に係る多連チップ抵抗器（以下、単にチップ抵抗ともいう）の外観斜視図である。なお、同図は、多連チップ抵抗器から、後述する保護層を除いたときの様子を示している。
【００１８】
図１に示すように、多連チップ抵抗器の絶縁基板１は、所定の規格に基づく形状（長さがＬ、幅がＷ、厚さがｔのチップ状）を有する、例えば、電気絶縁性のセラミックスからなる基板である。チップの大きさは、例えば、以下のように規格化されている。
【００１９】
規格名  ：Ｌ（長さ）×  Ｗ（幅）
０６０３：０．６ｍｍ×０．３ｍｍ
１００５：１．０ｍｍ×０．５ｍｍ
１６０８：１．６ｍｍ×０．８ｍｍ
２０１２：２．０ｍｍ×１．２５ｍｍ
【００２０】
なお、本実施の形態例に係る多連チップ抵抗器は、上記のように外形寸法が規格に対応した絶縁基板を用いているため、汎用のチップ部品の実装機を使用することができる。
【００２１】
図１に示す抵抗器は、２個の個別の抵抗体が同一基板上に配された構造を持つ２素子チップ抵抗器である。同図に示す抵抗器において、絶縁基板１の上には、例えば、スクリーン印刷やスパッタ、ディップ等を適宜用いて電極４，５、および電極６，７が形成され、電極４，５間には抵抗体８が、また、電極６，７間には抵抗体９が形成されている。
【００２２】
なお、図１において、抵抗体８，９の上には、絶縁膜等として機能する保護層（オーバーコート）が配されるが、ここでは、その図示を省略する。
【００２３】
チップ抵抗器は、プリント配線基板上へ実装する際、電極４，５、および電極６，７によって、そのプリント基板上のランドパターンと、これらの抵抗体８，９との電気的な接続が確保される。これらの電極には、さらに、めっきが施されるが、その詳細については後述する。
【００２４】
本実施の形態例に係る多連チップ抵抗器において、上述した規格のうち、汎用性の高い「１００５」サイズの基板を採用している。よって、図１に示す寸法は、長さＬ＝１．０ｍｍ、幅Ｗ＝０．５ｍｍ、厚さｔ＝０．３５ｍｍであり、電極の幅は、ｃ１，ｃ２＝０．３ｍｍとした。また、これらの電極間の距離は、電極が相互に接触しない十分な距離として、ｅ＝０．２ｍｍとした。
【００２５】
次に、本実施の形態例に係る多連チップ抵抗器の製造工程について説明する。図２は、本実施の形態例に係る多連チップ抵抗器の製造工程（チップ化工程）を示すフローチャートであり、図３は、図２の各工程に対応した抵抗器の断面構造等を示している。なお、図３において、その右側に配した図は、各工程における抵抗器の平面図であり、左側は、右図の工程に対応する各抵抗器を矢視ａ−ａ’，ｂ−ｂ’，…から見たときの断面図である。
【００２６】
最初の製造工程（図２のステップＳ１）では、基板上に電極を形成する。すなわち、図３の（ａ）に示すように、あらかじめ表面に分割溝１３，１４，１５，１６（所定の深さを有するとともに、水平方向および垂直方向に走る）が形成された絶縁基板１の下面（当該多連チップ抵抗器の実装時におけるはんだ面）に、その分割溝１３，１４を跨ぐ位置に、例えば、スクリーン印刷により裏面電極２５，２６等の厚膜印刷を行い、例えば、８５０℃で焼成する。この焼成によって、絶縁基板１の下面に裏面電極２５，２６等が形成される。
【００２７】
また、裏面電極の場合と同様に、絶縁基板１の上面（後述する抵抗体を形成する側）に表面電極２１，２２等の厚膜印刷、および焼成を行う。かかる焼成により、絶縁基板１上に表面電極２１，２２等が形成される。なお、基板上における表面電極２１，２２、および裏面電極２５，２６の厚膜印刷を、スパッタリング等で行ってもよい。
【００２８】
ここでは、基板上に形成する電極材料として、例えば、裏面電極には銀（Ａｇ）を、また、表面電極には銀／パラジウム（Ａｇ／Ｐｄ）をそれぞれスクリーン印刷し、大気中（Ｏ2）で焼成して、電極を形成する。
【００２９】
ステップＳ２では、抵抗体の厚膜を形成する。具体的には、図３の（ｂ）に示すように、表面電極２１，２２間に抵抗体８を、また、表面電極２３，２４間に抵抗体９をそれぞれスクリーン印刷する。そして、これらの抵抗体を、例えば、大気中（Ｏ2）において８５０℃で焼成して、抵抗膜を形成する。なお、抵抗体の材料として、例えば、酸化ルテニウム（ＲｕＯ2）系の材料を使用する。
【００３０】
続くステップＳ３では、上記の工程で形成された抵抗体の上に、絶縁膜としての機能をも有する保護膜（保護コート、あるいはプリコートともいう）を形成する。すなわち、ステップＳ３において、抵抗体８，９それぞれの上に、例えば、ガラスをスクリーン印刷し、それを６００℃で焼成して、一次保護層３１，３２を形成する（図３（ｃ）参照）。
【００３１】
また、この工程では、必要に応じて抵抗値のトリミングを行う。例えば、レーザビームやサンドブラスト等によって、抵抗体のパターンに切れ込みを入れることによって、多連チップ抵抗器を構成する各抵抗体の抵抗値を調整する。
【００３２】
ステップＳ４において、図３（ｄ）に示すように、既に形成された一次保護層３１，３２全体を覆うとともに、各電極の一部を覆い、かつ、電極間をも覆う二次保護層３３（オーバーコートともいう）を形成する。この保護層３３は、例えば、エポキシ、ポリイミド等の樹脂を所定の位置にスクリーン印刷（ベタ塗り）し、それを２００℃で硬化させて保護コートとする。
【００３３】
なお、一次保護層３１，３２は、抵抗体８，９各々を個別に覆うように配さずに、これら２つの抵抗体の全体を覆うように配してもよい。また、一次保護層３１，３２を省略して、抵抗体と電極の上、および電極間に二次保護層３３のみを形成してもよい。
【００３４】
ステップＳ５では、図３（ｅ）に示すように、分割溝１３，１４に従って、絶縁基板１を一次分割する。一次分割は、ブレイク、レーザーカット、ダイシング等により行う。一次分割とは、ここでは、各々に電極が配された複数の抵抗層を形成した絶縁基板１を、分割溝１３，１４に沿って短冊状に分割することを意味する。
【００３５】
続くステップＳ６において、上記ステップＳ５で短冊状に分割された基板各々の端面に、例えば、スパッタリングにより、端面電極３５，３６，３７，３８を形成する。この端面電極の材料としては、例えば、ニッケル／クロム（Ｎｉ／Ｃｒ）を使用する。なお、端面電極３５，３６，３７，３８の形成は、上記のスパッタリングに限定されず、例えば、蒸着、または塗布等により形成してもよい。
【００３６】
ステップＳ７では、ステップＳ５で短冊状に分割された基板に対して、分割溝１５，１６に従って二次分割する。この二次分割は、ブレイク、レーザーカット、ダイシング等により行う。
【００３７】
続くステップＳ８において、図３の（ｆ）に示すように、表面電極２１，２２のうち、二次保護膜３３で覆われていない部分と、裏面電極２５，２６、および端部電極３５，３６に対して電解めっきを施し、端面電極４１，４２を形成する。
【００３８】
端面電極４１，４２は、電極くわれ防止、はんだ付けの信頼性向上等のため、例えば、ニッケル（Ｎｉ）等で下地めっきを施した後、すず・鉛（Ｓｎ・Ｐｂ）めっき層、あるいはＳｎめっき層を形成して（はんだめっき処理）、積層構造とすることが望ましい。その他の電極（表面電極２３，２４等）についても同様である。
【００３９】
なお、上述したように、本実施の形態例に係る多連チップ抵抗器は、「１００５」タイプの基板を使用しているため、図３の（ｆ）に示すチップ抵抗器は、その抵抗体（図３の（ｂ）、あるいは、図１に示す抵抗体８，９）として、「０６０３」タイプ相当のチップ抵抗器に使用する抵抗体を２素子分、内蔵できる。
【００４０】
図４は、本実施の形態例に係る多連チップ抵抗器の透視図である。同図に示すように、本実施の形態例に係るチップ抵抗器では、太線で示す二次保護膜（オーバーコート）３３が、電極２１，２２，２３，２４各々を部分的に覆うとともに、電極間（図４の例では、電極２１，２３の間、電極２２，２４の間）を覆う形状を有している。
【００４１】
つまり、保護膜（オーバーコート）３３は、電極間のみならず、それらの電極の互いに対向する辺部分をも覆っている。よって、本実施の形態例では、図４に示すように、これらの電極間の距離ｅは０．２ｍｍであり、その辺部分を覆うオーバーコートの幅ｅ’は、電極間距離ｅよりもわずかに大きく、ここでは、ｅ’＝０．３ｍｍとした。
【００４２】
次に、図５（ａ），（ｂ）を参照して、図４に示すようにチップ抵抗器の電極の一部、および電極間を覆う形状の絶縁膜でオーバーコートを行う理由と、その効果について説明する。ここでは、図５（ａ），（ｂ）に示すように、電極５３ａ，５３ｂの銀ペーストが分割溝（図５では、抵抗器の左端部分）を伝って、その電極に突出部５６ａ，５６ｂが形成された場合を考える。
【００４３】
本実施の形態例では、図５（ａ）に示すように、突出部５６ａを含む電極５３ａの一部をオーバーコート５５ａで覆うため（図３の（ｆ）等に示す場合に対応する）、最終的に電極の露出する部分５８ａ（斜線で示す領域）が、チップ抵抗器における実際の電極サイズとなる。つまり、実際の電極が、オーバーコート印刷前の電極サイズよりも、幅方向において小さくなる。よって、本実施の形態例では、オーバーコートの印刷時の電極の幅を大きめに印刷している。
【００４４】
図５（ｂ）に示すように、突出部５６ｂを含む電極５３ｂをオーバーコート５５ｂで覆わない場合には、この突出部５６ｂを含む、斜線で示す領域の電極が露出する。これは、上述した電極へのめっき工程において、突出部５６ｂにもめっきが残り、それによって、図５（ｂ）の符号５９で示すように、電極の大きさが拡がることになる。その結果、電極サイズが、予定していたサイズ（設計サイズ）とは異なるものになるという不具合が生じる。
【００４５】
しかし、本実施の形態例では、図５（ａ）に示すように、電極の一部をオーバーコートで覆うため、上記のような不具合を防止できる。
【００４６】
以上説明したように、本実施の形態例によれば、多連チップ抵抗器の絶縁基板上に配した抵抗体等に保護層を施す際、電極間を保護層で覆うことのみならず、抵抗器の同一の側において隣り合う電極各々の一部（辺）をも覆うように保護層を形成することで、電極間の距離が近いことによって、当該多連チップ抵抗器のはんだ付けを行うときに、はんだブリッジによる電極間短絡が発生するのを防止したり、あるいは、マイグレーションの発生を回避できる。
【００４７】
また、各電極の一部を保護層で覆うことにより、例えば、電極形成工程において銀ペーストが分割溝を伝って電極に突出部ができたとしても、その突出部にめっきが残ることによる電極サイズの変化を避けることができる。
【００４８】
なお、本発明は、上述した実施の形態例に限定されるものではなく、発明の趣旨を逸脱しない範囲において種々の変形が可能である。上述した実施の形態例では、単一基板上に複数の抵抗層を配したチップ抵抗器について説明したが、例えば、これら複数の抵抗層に代えて、その他の機能膜、例えば、インダクタ、コンデンサ等の機能を果たす機能膜を複数、配する構造としてもよい。
【００４９】
例えば、インダクタの機能を果たす機能膜の場合、電極間に階段状の導電パターンを配設する。また、コンデンサを形成する場合には、一方の電極から延出する下部コンデンサ板を形成し、その上に誘電膜層を形成し、さらに、誘電膜層の上から、他方の電極に接続された上部コンデンサ板を形成すればよい。機能膜の形成は、以上の例に限定されず、同様の機能を達成するものであれば、種々の変形が可能である。
【００５０】
電極の形状についても、上述した例に限定されず、例えば、図６に示す形状の電極６０１〜６０４を絶縁基板上に配してもよい。この場合においても、上記の実施の形態例と同様、各電極６０１〜６０４が分割溝６３１，６３２を跨ぐ位置に、例えば、スクリーン印刷により厚膜印刷される。また、各電極には、これらの分割溝が走る方向に、例えば、矩形の切り込み（ここでは、各電極に２箇所）が入っており、分割溝が各切り込みの略中央部を通る。
【００５１】
さらに、各電極６０１〜６０４を部分的に覆い、かつ、切り込みの一部を覆うように、図６において斜線で示す領域にオーバーコート（絶縁膜）６４１を施す。このように、分割溝上に位置する部分において電極に切り込みを設けることで、例えば、電極形成工程で銀ペーストが分割溝６３１，６３２に流れ込んで、電極に突出部ができたとしても、電極間の距離を保つことができる。
【００５２】
上述した実施の形態例では、十字型のオーバーコート（絶縁膜）によりチップ抵抗器上面に配された電極間を絶縁しているが、オーバーコートを施す部位は、これに限定されない。例えば、抵抗器側面における電極間や、裏面の電極間にオーバーコートを施してもよい。
【００５３】
特に、絶縁基板の表と裏の両面に分割溝を形成する方式をとるチップ抵抗器の場合、その裏面の分割溝によって、上述した突出部が形成されるおそれがあるため、その裏面に配した電極間をもオーバーコートで絶縁しておく必要がある。なお、このときのオーバーコートの形状は、上述した実施の形態例の場合と同様である。
【００５４】
一方、単一の基板上に複数の抵抗層を配する場合、個々の抵抗層を構成する抵抗の素子数や配置等については、図１に示す構成（２個の抵抗体を同一基板上に配した例（２素子チップ抵抗器））に限定されず、例えば、図７に示すように、必要な数に抵抗素子数を増やしてもよい。この場合においても、単に、印刷すべき抵抗体パターン、電極パターンを増やし、それらの配置に合致したオーバーコートパターンを用意するだけでよい。
【００５５】
図７に示すチップ抵抗器は、基板７５１上に、例えば、スクリーン印刷された抵抗体を焼成してなる４個の抵抗層７５２，７５３，７５４，７５５が形成され、各々の抵抗層の両端部には、それぞれの抵抗層において対となる電極７６１−７６２，７６３−７６４，７６５−７６６，７６７−７６８が設けられている。
【００５６】
図７に示すチップ抵抗器は、４素子チップ抵抗器であり、例えば、上述した規格チップサイズのうち「１６０８」タイプの基板上に、「０６０３」タイプ相当のチップ抵抗器に使用する抵抗体を４素子、内蔵した構造を有する。
【００５７】
図７に示す例においても、保護層については、同一の側にて隣り合う電極各々の一部を覆い、かつ、それらの電極間をも覆う保護層７０１を形成する。このような保護層７０１を設けることによって、同一チップ上にさらに抵抗素子数が増えたチップ抵抗器においても、はんだブリッジ等による電極間の短絡を回避できる。
【００５８】
また、図８に示すチップ抵抗器は、上記の実施の形態例に係る抵抗器と同様、同一基板上に２個の抵抗体を配した多連チップ抵抗器である。ここでは、「１００５」タイプの基板８９１上に、その長手方向に、抵抗体８９２，８９３を互いに並列に配するとともに、それらに対応する電極８９４〜８９７を、基板の長手方向端部に設けた構成を有する。
【００５９】
図８に示す例では、同一の側に並ぶ各電極を部分的に覆うとともに、それらの電極間をも覆うように保護層８０１を形成している。よって、かかる形状の保護層８０１により、電極間にはんだブリッジが生じることに起因する電極間短絡を防止し、あるいは、電極間距離が近づくことによるマイグレーションの発生を回避できる。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、多連チップ抵抗器等において電極間の距離が近いことによる、はんだ付けの際のはんだブリッジによる電極間短絡が発生するのを防止したり、あるいは、マイグレーションの発生を回避できる。
【００６１】
また、本発明によれば、複数の素子（機能膜）を絶縁基板上に配した構造を有する部品において、簡単な構造で電極間短絡を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態例に係る多連チップ抵抗器の外観斜視図である。
【図２】実施の形態例に係る多連チップ抵抗器の製造工程を示すフローチャートである。
【図３】実施の形態例に係る多連チップ抵抗器の断面構造等を示す図である。
【図４】実施の形態例に係る多連チップ抵抗器の透視図である。
【図５】チップ抵抗器の電極部分の詳細、およびその部分における絶縁膜の様子を示す図である。
【図６】多連チップ抵抗器の電極形状についての他の例を示す図である。
【図７】抵抗素子数をさらに増やした変形例に係るチップ抵抗器の平面図である。
【図８】他の変形例に係るチップ抵抗器の平面図である。
【図９】従来の多連チップ抵抗器の構成を示す図である。
【図１０】従来の多連チップ抵抗器用の絶縁基板を示す図である。
【図１１】一般的な多連チップ抵抗器の電極構成を示す図である。
【図１２】多連チップ抵抗器の電極間の様子を拡大して示す図である。
【符号の説明】
１，５１ａ，５１ｂ，７５１，８９１    絶縁基板
４〜７    電極
８，９，５２ａ，５２ｂ    抵抗層
１３〜１６，６２１，６２２，６３１，６３２    分割溝
２１，２２    表面電極
２５，２６    裏面電極
３１，３２，３３，５５ａ，５５ｂ，６４１，７０１，８０１    保護層
３５，３６    端部電極
４１，４２    端面電極
【図１】
2004193391.tif 000003
【図２】
2004193391.tif 000004
【図３】
2004193391.tif 000005
【図４】
2004193391.tif 000006
【図５】
2004193391.tif 000007
【図６】
2004193391.tif 000008
【図７】
2004193391.tif 000009
【図８】
2004193391.tif 000010
【図９】
2004193391.tif 000011
【図１０】
2004193391.tif 000012
【図１１】
2004193391.tif 000013
【図１２】
2004193391.tif 000014