(57)【要約】【課題】映像信号の階調数を減少させること無く、ＦＥＤパネルに明るい映像を表示したときの消費電力を低減する。【解決手段】比較器４は、アノード電流値を与える抵抗２の電圧ドロップと基準設定電圧とを比較する。比較器４の制御信号が電圧ドロップ＞基準設定電圧の関係を与えるときには、その差分値に応じて、駆動回路用電源６は、電圧ドロップが基準設定電圧に等しくなるレベルにまで、その出力電圧ＶＤＤを初期値ＶＤＤ０から下げる。その結果、ゲート駆動回路５Ａは、駆動回路用電源電圧の減少分だけ、タイミング信号に基づき生成されるスキャンパルスＶＳＣＡＮの電圧値を下げる。カソード駆動回路５Ｂは、映像データの階調に合わせてパルス幅変調ないしは振幅変調したデータパルスＶＤＡＴＡを生成・出力する。【選択図】        図１
2004226582.tif 000002
【特許請求の範囲】
【請求項１】
ラインスキャン駆動される電界放出ディスプレイパネルのアノード電極を流れるアノード電流を測定する測定回路と、
前記測定回路が出力する測定値と、前記電界放出ディスプレイパネルの画面がある基準の明るさを有するときに流れる基準アノード電流を与える基準設定値とを比較する比較回路と、
前記比較回路の出力データ、映像データ及びタイミング信号を受信し、前記タイミング信号に基づきスキャンパルスを生成した上で前記比較回路の前記出力データに応じて前記スキャンパルスの電圧値を可変する一方、前記映像データのみに基づいて前記映像データの階調を与えるデータパルスを生成し、可変後の前記スキャンパルス及び前記データパルスをそれぞれ前記電界放出ディスプレイパネルのゲート電極及びカソード電極に印加する駆動回路部とを備えることを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項２】
請求項１記載の電界放出ディスプレイパネル用駆動装置であって、
前記比較回路の前記出力データが（前記測定値）＞（前記基準設定値）を示すときには、前記駆動回路部は前記比較回路の前記出力データのレベルに応じて前記スキャンパルスの前記電圧値を下げることを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項３】
請求項２記載の電界放出ディスプレイパネル用駆動装置であって、
前記比較回路の前記出力データが（前記測定値）＜（前記基準設定値）を示すときには、前記駆動回路部は前記比較回路の前記出力データのレベルに応じて前記スキャンパルスの前記電圧値を上げることを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項４】
請求項２記載の電界放出ディスプレイパネル用駆動装置であって、
前記比較回路の前記出力データが（前記測定値）≦（前記基準設定値）を示すときには、前記駆動回路部は可変動作を行うことなく前記タイミング信号に基づき生成された前記スキャンパルスをそのまま出力することを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項５】
請求項１乃至４記載の電界放出ディスプレイパネル用駆動装置であって、
前記基準設定値は任意値であることを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項６】
電界放出ディスプレイパネルをラインスキャン駆動する駆動装置であって、
入力されるディジタル映像データのある期間の総和を積算することで、平均輝度を与える総和値を求める積算回路と、
前記ディジタル映像データの各総和値毎に決定されたスキャンパルスの電圧値の制御データを有するルックアップテーブルデータを保有しており、前記積算回路が出力する前記総和値を基にして前記ルックアップテーブルデータの中からその出力データを選択するルックアップテーブル保有回路と、
前記ルックアップテーブル保有回路の前記出力データ、前記ディジタル映像データ及びタイミング信号を受信し、前記タイミング信号に基づき前記スキャンパルスを生成した上で前記ルックアップテーブル保有回路の前記出力データに応じて前記スキャンパルスの前記電圧値を可変する一方、前記映像データのみに基づいて前記映像データの階調を与えるデータパルスを生成し、可変後の前記スキャンパルス及び前記データパルスをそれぞれ前記電界放出ディスプレイパネルのゲート電極及びカソード電極に印加する駆動回路部とを備えることを特徴とする、電界放出ディスプレイパネル用駆動装置。
【請求項７】
請求項６記載の電界放出ディスプレイパネル用駆動装置であって、
前記ルックアップテーブルデータの内で、ある明るさの映像データに対応する基準総和値よりも大きい各総和値に対する前記制御データは、前記スキャンパルスの前記電圧値を下げる様に指令する信号であり、
前記積算回路が算出した前記総和値が前記基準総和値よりも大きいときには、前記駆動回路部は前記ルックアップテーブル保有回路の前記出力データに応じて前記スキャンパルスの前記電圧値を下げることを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項８】
請求項７記載の電界放出ディスプレイパネル用駆動装置であって、
前記ルックアップテーブルデータの前記制御データは任意に設定されることを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項９】
請求項７記載の電界放出ディスプレイパネル用駆動装置であって、
前記ルックアップテーブル保有回路は、
前記ルックアップテーブルデータとしての複数のサブルックアップテーブルデータと、
前記複数のサブルックアップテーブルデータを選択して選択されたサブルックアップテーブルデータの出力データを前記ルックアップテーブル保有回路の前記出力データとして出力するセレクタとを備えることを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項１０】
請求項７記載の電界放出ディスプレイパネル用駆動装置であって、
前記ルックアップテーブル保有回路は、前記ルックアップテーブルデータとしての複数のサブルックアップテーブルデータを保有しており、外部からの選択データに基づいて前記複数のサブルックアップテーブルデータの中から任意の一つを選択すると共に、選択されたサブルックアップテーブルデータの中から前記積算回路が出力する前記総和値に対応する前記制御データを前記ルックアップテーブル保有回路の前記出力データとして出力することを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項１１】
請求項１乃至１０の何れかに記載の前記電界放出ディスプレイパネル用駆動装置と、
前記駆動装置によって駆動される電界放出ディスプレイパネルとを備えることを特徴とする、
電界放出ディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マトリクス状に配置された電子放出素子を有し、且つアノード電極上に蛍光体が配設されて成る発光面を有すると共に、ラインスキャン駆動される電界放出ディスプレイ（以下、電界放出ディスプレイを単にＦＥＤと称す）パネルの駆動技術に関するものである。
【０００２】
【従来の技術】
従来のＦＥＤパネルの駆動回路においては、ビデオ信号の電圧振幅値が基準レベルより高い場合には、アノード電流（冷陰極電子線の内でアノード電極に到達した電荷の総量に該当）を減少させるために、アナログ処理部（コントラスト電圧）のＲＧＢゲインの設定値を下げることとしている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−２１４８１７号公報（図１）
【０００４】
【発明が解決しようとする課題】
従来のＦＥＤパネルの駆動回路では、アノード電流を減少させる際にアナログ処理部の映像信号を下げる動作を行うので、映像信号をＡ／Ｄ変換したときに、表現できる階調数が減少すると言う問題点がある。
【０００５】
しかも、ＦＥＤにおいても、低消費電力化に対する強い要望がある。
【０００６】
この発明は上述の様な懸案事項に対処すべくなされたものであり、その目的とするところは、映像信号の階調数を減少させること無く、明るい映像を表示したときのＦＥＤパネルの消費電力を低減可能とする駆動技術を提供することにある。
【０００７】
【課題を解決するための手段】
この発明に係るＦＥＤパネルの駆動装置は、ラインスキャン駆動される電界放出ディスプレイパネルのアノード電極を流れるアノード電流を測定する測定回路と、前記測定回路が出力する測定値と、前記電界放出ディスプレイパネルの画面がある基準の明るさを有するときに流れる基準アノード電流を与える基準設定値とを比較する比較回路と、前記比較回路の出力データ、映像データ及びタイミング信号を受信し、前記タイミング信号に基づきスキャンパルスを生成した上で前記比較回路の前記出力データに応じて前記スキャンパルスの電圧値を可変する一方、前記映像データのみに基づいて前記映像データの階調を与えるデータパルスを生成し、可変後の前記スキャンパルス及び前記データパルスをそれぞれ前記電界放出ディスプレイパネルのゲート電極及びカソード電極に印加する駆動回路部とを備えることを特徴とする。
【０００８】
【発明の実施の形態】
（実施の形態１）
図１は、本実施の形態に係るＦＥＤ装置の一部を示すブロック図である。同図において、ＦＥＤパネル２００の駆動装置１００は、大別して、▲１▼ＦＥＤパネル２００のアノード電極（図示せず）に接続された高電位端子を有するアノード電源１と、▲２▼後述する抵抗２からアノード電源１を介してアノード電極へと流れるアノード電流ＩＡを測定するアノード電流測定回路１１０と、▲３▼測定回路１１０が出力する測定値と、予め設定された固定値の基準設定値とを比較する比較回路（以後、比較器と称す）４と、▲４▼ＦＥＤパネル２００のゲート電極（行電極とも称す）及びカソード電極（列電極とも称す）（何れも図示せず）に印加する駆動電圧ＶＤＲＩＶＥを生成・出力する駆動回路部１２０とから成る。本実施の形態では、駆動方式として、一般的なラインスキャン駆動による単純マトリクス駆動方式が用いられている。駆動装置１００の各回路要素の詳細な構成は、次の通りである。
【０００９】
先ず、アノード電源１は、高電位が出力される上記高電位端子と、アノード電流測定回路１１０に接続された低電位端子とを有しており、固定値のアノード電圧をＦＥＤパネル２００のアノード電極に印加する。
【００１０】
次に、アノード電流測定回路１１０は、アノード電源１の上記低電位端子に接続された一端と、アース端子に接続された他端とを有する抵抗２と、抵抗２に並列接続されたコンデンサ３とから成る。そして、アノード電流ＩＡが抵抗２を流れる際に抵抗２において生ずる電圧ドロップＶＤＲＯＰは、アノード電流ＩＡそのものを与えるデータである。しかも、ＦＥＤパネル２００の輝度ないしは画面の明るさ及び消費電力は何れもアノード電流ＩＡの大きさに依存するので（アノード電圧は一定であるため）、電圧ドロップＶＤＲＯＰはＦＥＤパネル２００の画面の明るさ（ないしは映像データの明るさ）及び消費電力の指針ともなるべきデータである。
【００１１】
次に、比較器４は、抵抗２の上記一端に接続された第１入力端と、上記基準設定値としての基準設定電圧ＶＳＳが常に印加されている第２入力端と、その比較結果（電圧ドロップＶＤＲＯＰと基準設定電圧ＶＳＳとの差分結果）を制御信号ＶＣＮＴとして出力する出力端とを、有する。ここで、基準設定電圧ＶＳＳとは、ＦＥＤパネル２００の画面がある基準の明るさ（後述する基準明るさＢ０）を呈する際にアノード電極に流れる基準たるアノード電流（後述する基準アノード電流ＩＡ０）を与える基準設定値であり、丁度、基準アノード電流ＩＡ０が抵抗２を流れるものとしたときに生ずる電圧ドロップに相当している。
【００１２】
次の駆動回路部１２０は、少なくとも、「比較器４の出力データたる制御信号ＶＣＮＴ、ＦＥＤ装置内の映像処理回路（後述の回路７に該当）からの映像データ、及びタイミング信号（クロック信号及び水平同期信号を含む信号）を受信し、（１）タイミング信号に基づきスキャンパルスＶＳＣＡＮを生成した上で制御信号ＶＣＮＴに応じてスキャンパルスＶＳＣＡＮの電圧値を可変する一方、（２）映像データのみに基づいて当該映像データの階調を与えるデータパルスＶＤＡＴＡを生成し、（３）可変後のスキャンパルスＶＳＣＡＮ及びデータパルスＶＤＡＴＡをそれぞれＦＥＤパネル２００のゲート電極及びカソード電極に印加する」機能を有する。特に本実施の形態では、駆動回路部１２０は、（１−１）比較器４の出力データＶＣＮＴが測定値ＶＤＲＯＰ＞基準設定値ＶＳＳを示すときには、比較器４の出力データＶＣＮＴのレベル（差分値）に応じてスキャンパルスＶＳＣＡＮの電圧値、即ちそのＨレベルＶＨ値を下げ、（１−２）比較器４の出力データＶＣＮＴが測定値ＶＤＲＯＰ＝基準設定値ＶＳＳを示すときには、可変動作を行うことなくタイミング信号に基づき生成された当初のスキャンパルスＶＳＣＡＮ（即ち、初期電圧値ＶＤＤ０をそのＨレベルＶＨ値とするパルス）をそのまま出力し、（１−３）比較器４の出力データＶＣＮＴが測定値ＶＤＲＯＰ＜基準設定値ＶＳＳを示すときには、比較器４の出力データＶＣＮＴのレベル（差分値）に応じてスキャンパルスＶＳＣＡＮの上記電圧値ＶＨを上げる制御動作を実行する。
【００１３】
その一例として、駆動回路部１２０は、（Ａ）比較器４の上記出力端に接続された入力端を有する駆動回路用電源６と、（Ｂ）駆動回路用電源６の出力端に接続された第１入力端とタイミング信号を受信する第２入力端と映像データを受信する第３入力端とを有する駆動回路５とから成る。この内、（Ａ）駆動回路用電源６は、受信した制御信号ＶＣＮＴのレベルに応じて、その出力電圧たる駆動回路５の電源電圧ＶＤＤの値を可変する動作を行う。その際、駆動回路用電源６は、可変動作の基準となる初期電圧値ＶＤＤ０（例えば１００Ｖ）を予め有している。他方、（Ｂ）駆動回路５は、（Ｂ−１）出力電圧ＶＤＤ及びタイミング信号を受信する入力端と、ＦＥＤパネル２００の各ゲート電極に接続された出力端とを有し、制御信号ＶＣＮＴに基づき生成された出力電圧ＶＤＤに等しい値のＨレベルＶＨを有するスキャンパルスＶＳＣＡＮを生成・出力するゲート駆動回路５Ａと、（Ｂ−２）出力電圧ＶＤＤ及び映像データを受信する入力端と、ＦＥＤパネル２００の各カソード電極に接続された出力端とを有し、出力電圧ＶＤＤに等しい値のＨレベルＶＨを有するデータパルスＶＤＡＴＡを生成・出力するカソード駆動回路５Ｂとから成る。
【００１４】
次に、駆動装置１００の動作の詳細について記載する。先ず、駆動回路用電源６は、初期電圧値ＶＤＤ０に等しい値を有する出力電圧ＶＤＤを各駆動回路５Ａ，５Ｂに印加しており、ゲート駆動回路５Ａは、タイミング信号に基づき、スキャンパルスＶＳＣＡＮを生成・出力する。このときの各行電極に印加されるスキャンパルスＶＳＣＡＮの波形は、例えば図２の（Ａ）に示す通りである。即ち、各行電極のスキャンパルスＶＳＣＡＮのＨレベルＶＨは駆動回路用電源６が与える初期電圧値ＶＤＤ０に等しく、そのＬレベルＶＬは一般的には接地電位から所定のオフセット電圧分だけ高い一定値にある。ここでは、説明の簡便化のために、オフセット電圧を０Ｖと定義することにし、従って、各スキャンパルスＶＳＣＡＮのＬレベルＶＬは０Ｖにある。又、カソード駆動回路５Ｂは、映像データに基づき、当該映像データの階調に合わせてパルス幅変調ないしは振幅変調されて成るデータパルスＶＤＡＴＡを生成・出力する。パルス幅変調するときの各列電極に印加されるデータパルスＶＤＡＴＡの波形は、例えば図２の（Ｂ）に示す通りである。即ち、各列電極のデータパルスＶＤＡＴＡのＨレベルＶＨは、冷陰極電子線の誤放出によって各ドットが光るのを防止するために、駆動回路用電源６が与える初期電圧値ＶＤＤ０に等しい値を有しており、そのＬレベルＶＬは、▲１▼パルス幅変調の場合には常に接地電位（＝０Ｖ）に設定される。勿論、各データパルスＶＤＡＴＡのパルス幅は異なる。他方、▲２▼図２の（Ｂ）に図示されてはいないが、振幅変調の場合には、各列電極のデータパルスＶＤＡＴＡのパルス幅は等しく、最も明るい映像データのとき（即ち、最大輝度のとき）に、そのＬレベルＶＬは接地電位（＝０Ｖ）に設定され、輝度レベルが最大輝度から小さくなるにつれて、そのＬレベルＶＬはＨレベルＶＨに向けて増大する。尚、▲１▼パルス幅変調及び▲２▼振幅変調の何れの場合であっても、各列電極のデータパルスＶＤＡＴＡのＨレベルＶＨは、駆動回路用電源６が与える電圧値ＶＤＤと異なる値に設定されていても良い（この場合、多少、回路５Ｂの構成が複雑化する）。以上の駆動電圧ＶＤＲＩＶＥの印加により、ＦＥＤパネル２００にアノード電流ＩＡが流れる。
【００１５】
その結果、測定回路１１０は、アノード電流ＩＡの測定を行う。即ち、アノード電源１のマイナス側とＧＮＤ間に抵抗２が挿入されているので、その電圧ドロップＶＤＲＯＰを測ることで、アノード電流ＩＡの値は検知される。ここでは、アノード電流ＩＡの測定値を任意の期間に渡る平均値とするために、コンデンサ３が並列に接続されている。ここで言う「任意の期間」とは、通常、１フレーム程度の期間であるが、それに限られるものでもない。
【００１６】
そして、そのときのアノード電流ＩＡの値を与える電圧ドロップＶＤＲＯＰは、比較器４において、基準設定電圧ＶＳＳと比較される。即ち、比較器４は、上記比較動作により、電圧ドロップＶＤＲＯＰが基準設定電圧ＶＳＳよりも大きいか、それとも等しいか、あるいは小さいかと言う情報と、その差分値とを、制御信号ＶＣＮＴとして、駆動回路用電源６に与える。
【００１７】
次に、制御信号ＶＣＮＴの受信に基づき駆動回路部１２０が行う制御動作について詳述する。既述の通り、駆動回路５は、行電極を駆動するゲート駆動回路５Ａと、列電極を駆動するカソード駆動回路５Ｂとから構成されている。ここでは、便宜上、既述の図２に示す通り、駆動回路５はパルス幅変調駆動するものとして説明を行う。従って、各行電極には、タイミング信号を基に作られたスキャンパルスＶＳＣＡＮが印加され、各列電極には、映像データの階調に合わせてパルス幅変調されデータパルスＶＤＡＴＡが印加される。勿論、振幅変調駆動も可能であり、その場合には、既述した通り、列電極には、パルス幅を一定にして映像データの値に応じて低い側の電圧レベルＶＬを可変にした波形が印加され、行電極には、パルス幅変調駆動したときと同じ波形のスキャンパルスが印加される。
【００１８】
駆動回路部１２０の制御動作を記載するに先だって、映像信号の明るさＢとアノード電流ＩＡとの関係、及び、駆動電圧ＶＤＲＩＶＥとアノード電流ＩＡとの関係を、説明する。先ず、図３は、駆動電圧ＶＤＲＩＶＥが一定の場合における、映像信号の明るさＢとアノード電流ＩＡとの関係を示すグラフである。図３に示す様に、通常、アノード電流ＩＡの値は映像信号の明るさＢに比例して増加し、それと同時に消費電力も増加する。そこで、ある明るさＢ０以上の映像信号に対してアノード電流ＩＡの値が常に一定値ＩＡ０になる様に制御することが出来れば、電力の増加を格段に抑えることが出来る。その際、留意すべき点は、映像の階調数を減少させないで本来の画質を維持可能とすることである。更に、アノード電流ＩＡの値は駆動電圧ＶＤＲＩＶＥの値如何にも依存する。この点を示すのが図４のグラフであり、同図は、映像データの明るさＢが一定値の場合における、駆動電圧ＶＤＲＩＶＥとアノード電流ＩＡとの関係を示している。図４に示す通り、アノード電流ＩＡは、駆動電圧ＶＤＲＩＶＥに対して、指数関数的に増加する。尚、ここで言うアノード電流ＩＡとは、ＦＥＤパネル２００の画面の平均輝度を表しており、アノード電流ＩＡが大きい程に明るい画面が得られ、従ってＦＥＤパネル２００の消費電力も大きいことになる。
【００１９】
例えば白色の映像データに対しては、より一層輝度を高めて画面をより一層明るく制御する必要性はなく、寧ろ画面の明るさを一定値に抑制して消費電力の低減化を図るべきである。斯かる観点から両図３及び４を参照すると、ある明るさＢ０以上の映像信号に対して、アノード電流ＩＡの値が常に一定値ＩＡ０になる様に制御するためには、入力映像信号の明るさＢ１（＞Ｂ０）に関して実際に測定されたアノード電流ＩＡの値ＩＡ１を与える駆動電圧ＶＤ１を、一定値ＩＡ０を与える駆動電圧ＶＤ０にまで減少させる必要性がある。勿論、実際のアノード電流値ＩＡ１を多少なりとも減少させれば消費電力の低減化を図り得るので、駆動電圧ＶＤ１（＝ＶＤＤ０）を、駆動電圧ＶＤ１と駆動電圧ＶＤ０との間の値に下げるだけでも良い。
【００２０】
そこで、駆動回路部１２０は、（１）測定されたアノード電流ＩＡが基準設定値ＩＡ０よりも大きいときには、駆動電圧ＶＤ１（＝ＶＤＤ０）を駆動電圧ＶＤ０にまで下げる様に動作して消費電力を低減し、（２）測定されたアノード電流ＩＡが基準設定値ＩＡ０に等しいときには、駆動回路用電源６の初期値ＶＤＤ０に等しい値を有する駆動電圧ＶＤ０を可変することなくそのまま印加し続ける。
【００２１】
又、本実施の形態の駆動回路部１２０は、（３）入力映像信号の明るさＢ２（＜Ｂ０）に関して実際に測定されたアノード電流値ＩＡ２が基準設定値ＩＡ０よりも小さいときには、駆動電圧ＶＤ２（＝ＶＤＤ０）を駆動電圧ＶＤ０にまで上げる様に動作して（勿論、駆動電圧ＶＤ２を、駆動電圧ＶＤ２と駆動電圧ＶＤ０との間の値に設定しても良い）、暗い画面を明るくして見易くなる様な駆動電圧の制御を行う。但し、当然ながら、駆動電圧ＶＤＲＩＶＥの最大値は決まっているので、その範囲内で駆動電圧ＶＤＲＩＶＥを上げることとなる。
【００２２】
より具体的には、次の通りである。即ち、駆動電圧ＶＤＲＩＶＥとは、（スキャンパルスＶＳＣＡＮの電圧値−データパルスＶＤＡＴＡの電圧値）に相当する。そして、本実施の形態においては、データパルスＶＤＡＴＡは専ら映像データの変調に用いられるので、結局、駆動電圧ＶＤＲＩＶＥとは、ゲート駆動回路５Ａから出力されるスキャンパルスＶＳＣＡＮの電圧値に相当する。つまり、駆動回路部１２０は、入力映像信号の明るさＢに関して実際に測定されたアノード電流ＩＡの大きさ（電圧ドロップＶＤＲＯＰ）と基準設定値ＩＡ０（基準設定電圧ＶＳＳ）との比較結果に応じて、スキャンパルスＶＳＣＡＮの電圧値ＶＨを上記（１）〜（３）の通りに可変制御することになる（図２（Ａ）に示す様に、各行用駆動波形のＨレベルＶＨの値が上下に変動する）。この場合、カソード駆動回路５Ｂから出力される各列電極用データパルスＶＤＡＴＡの（階調を与える）パルス幅は、上記の電圧値可変制御に伴って特に変化を受けるものではないので、映像データの階調が変化することは無い（図２（Ｂ）参照）。尚、これらの特徴点が振幅変調の場合についても同様に成立することは、明らかである。
【００２３】
従って、（１）制御信号ＶＣＮＴがＶＤＲＯＰ＞ＶＳＳなる関係を示す場合には（例えば、測定されたアノード電流ＩＡが値ＩＡ１を有するときには）、駆動回路用電源６は、制御信号ＶＣＮＴが与える差分値に応じて、スキャンパルスＶＳＣＡＮの電圧値ＶＨ（＝ＶＤＤ）が現在値ＶＤ１（＝ＶＤＤ０）から駆動電圧ＶＤ０にまで下がる様に、その出力電圧ＶＤＤを下げる。その結果、ゲート駆動回路５Ａは、各行のスキャンパルスＶＳＣＡＮのＨレベル値ＶＨを、現在値ＶＤ１（＝ＶＤＤ０）から出力電圧ＶＤＤが与える電圧値ＶＤ０にまで下げた上で、電圧可変後の各スキャンパルスＶＳＣＡＮを対応する行電極に印加する。他方、カソード駆動回路５Ｂは、可変された出力電圧ＶＤＤの受信後においても、パルス幅に変更の無い各データパルスＶＤＡＴＡを対応する列電極に印加する。又、（２）制御信号ＶＣＮＴがＶＤＲＯＰ＝ＶＳＳなる関係を示す場合には（即ち、測定されたアノード電流ＩＡが値ＩＡ０を有するときには）、駆動回路用電源６は、その出力電圧ＶＤＤの値ＶＤＤ０を維持する。その結果、ゲート駆動回路５Ａは、各行のスキャンパルスＶＳＣＡＮのＨレベル値ＶＨを可変すること無く、現在の電圧値ＶＤＤ０を有する各スキャンパルスＶＳＣＡＮをそのまま対応する行電極に印加し続ける。カソード駆動回路５Ｂもまた、現在の各データパルスＶＤＡＴＡをそのまま対応する列電極に印加し続ける。これに対して、（３）制御信号ＶＣＮＴがＶＤＲＯＰ＜ＶＳＳなる関係を示す場合には（例えば、測定されたアノード電流ＩＡが値ＩＡ２を有するときには）、駆動回路用電源６は、制御信号ＶＣＮＴが与える差分値に応じて、スキャンパルスＶＳＣＡＮの電圧値ＶＨ（＝ＶＤＤ）が現在値ＶＤ２（＝ＶＤＤ０）から駆動電圧ＶＤ０にまで上昇する様に、その出力電圧ＶＤＤを上げる。その結果、ゲート駆動回路５Ａは、各行のスキャンパルスＶＳＣＡＮのＨレベル値ＶＨを、現在値ＶＤ２（＝ＶＤＤ０）から出力電圧ＶＤＤが与える電圧値ＶＤ０にまで上げた上で、電圧可変後の各スキャンパルスＶＳＣＡＮを対応する行電極に印加する。他方、カソード駆動回路５Ｂは、可変された出力電圧ＶＤＤの受信後においても、パルス幅に変更の無い各データパルスＶＤＡＴＡを対応する列電極に印加する。
【００２４】
その結果、各行のスキャンパルスＶＳＣＡＮの電圧制御により得られる、映像信号の明るさＢとアノード電流ＩＡとの関係は、図５に示す直線Ｃ２あるいは曲線Ｃ１となる。
【００２５】
この様に、スキャンパルスＶＳＣＡＮの電圧値のみを変えてアノード電流ＩＡを制御することとしているので、本実施の形態によれば、パルス幅変調駆動及び振幅変調駆動の何れの駆動方式であっても、▲１▼映像データの階調数を全く減少させること無く、▲２▼ある明るさ以上の映像信号（比較的明るい映像）を表示するときにはＦＥＤパネルの消費電力を一定値に制御して消費電力の低減化を効果的に実現可能とすることが出来、且つ、▲３▼ある明るさ未満の映像表示においては、より明るい見易い画面として映像を表示することが可能になると言う利点が得られる。
【００２６】
（変形例１）
本変形例は実施の形態１の制御方法を変更するものであり、従って図１の回路図を援用する。本変形例の特徴点は、比較器４の出力データＶＣＮＴが測定値ＶＤＲＯＰ≦基準設定値ＶＳＳを示すときには、駆動回路部１２０はスキャンパルスＶＳＣＡＮの可変動作を行うことなくタイミング信号に基づき生成されたスキャンパルスＶＳＣＡＮをそのまま出力する点にある。勿論、比較器４の出力データＶＣＮＴが測定値ＶＤＲＯＰ＞基準設定値ＶＳＳを示すときの駆動回路部１２０の動作は、実施の形態１におけるそれと同一である。
【００２７】
本変形例における上記特徴的制御を行うことにより、得られる映像信号の明るさＢとアノード電流ＩＡとの関係は、図６に示す様になる。同図に示す通り、ある明るさＢ０以上の映像信号に対しては、流れるアノード電流値を常に一定値ＩＡ０に制御することが出来る。従って、ある明るさＢ０以上の映像信号を表示する際の消費電力の増加を抑えることが出来る。尚、ある明るさＢ０以上のときに駆動電圧を下げる様な制御をすると、ピーク輝度が下がり、画面が暗くなって性能が低下する様に思われるかもしれないが、画面全体の平均輝度としては、十分な明るさがあるため、視覚的には特に暗くなった様には感じられない。
【００２８】
この様に、アノード電流値ＩＡが基準設定値ＩＡ０よりも大きいときにのみスキャンパルスＶＳＣＡＮの電圧値を可変する（下げる）制御を行うので、比較的に明るい映像信号を表示したときのＦＥＤパネルの消費電力を低減することが可能になると言う利点が得られる。
【００２９】
（変形例２）
本変形例は、実施の形態１又は変形例１に対する修正に関するものであるが、その特徴点は、「基準設定値ＶＳＳが任意に変更可能な値である」と言う一点にある。従って、本変形例においても、基本的に図１の回路図を援用することとするが、図１の比較器４の構成は次に示す通り、若干の修正を受ける。
【００３０】
図７は、本変形例に係る比較器４Ａの構成を模式的に示すブロック図である。同図に示す様に、比較器４Ａの第２入力端に印加される基準設定電圧ＶＳＳは、駆動装置１００から見て外部に位置する装置側からユーザーの意図に応じて任意に設定され得る。ここでは、一例として、その様な外部装置を担うのは、ＦＥＤ装置（例えばＴＶ）内の映像処理回路７である。一般に、映像処理回路７は、入力された映像信号に対して、ユーザーが、コントラスト調整、ブライトネス調整、色温度調整等の操作を行える様にする回路である。しかも、映像処理回路７は、入力された映像信号をＡ／Ｄ変換し、各種の映像信号をＲ、Ｇ、Ｂ信号にデコードすると共に、逆ガンマ補正処理等の映像処理をも行う。更に、映像処理回路７は、誤差拡散及びディザ処理等の映像処理をも行うことがある。
【００３１】
次に、動作について記載する。例えば、ユーザーがＦＥＤパネル２００を省エネ運転したいと希望する場合には、ユーザーは、映像処理回路７の設定操作を通じて、同回路７から出力する基準設定電圧ＶＳＳの値をより低く設定すれば良い。例えば、図４に示した可変目標値たる駆動電圧ＶＤ０よりも低い駆動電圧に向けてスキャンパルスＶＳＣＡＮの電圧値が調整される様に、映像処理回路７から出力する基準設定電圧ＶＳＳの値を設定する（従って、変更後の基準駆動電圧ＶＳＳは小さくなる）。又、暗い環境（例えばホームシアター）でＦＥＤパネル２００を見るときの様に、映像データが与える輝度よりも実際の輝度を下げてユーザーが映像を見たいと希望するときにも、ユーザーは、映像処理回路７の設定操作を通じて、映像処理回路７から出力する基準設定電圧ＶＳＳの値を低く設定すれば良い。この様に基準設定電圧ＶＳＳを相対的に低く設定することで、アノード電流ＩＡの増加をより一層抑えることが出来る結果、消費電力のより一層の低減を図ることが可能であり、又、輝度を暗く設定することも可能となる。
【００３２】
以上の通り、本変形例によれば、基準設定電圧を駆動装置の外部側（映像処理回路等の外部処理回路）から任意に設定出来る様にしたので、任意に、消費電力の制御、あるいは、輝度の調整を行うことが出来ると言う利点が得られる。
【００３３】
（実施の形態２）
図８は、本実施の形態に係るＦＥＤ装置の一部を模式的に示す回路ブロック図である。図８の駆動装置１００Ａと図１の駆動装置１００との相違点は、図１の回路要素１１０及び４に代えて、積算回路８を中核とするアドレス設定部８０と、ルックアップテーブル（以下では、単にＬＵＴと称す）保有回路９とを設けた点にある。従って、図８の駆動回路部１２０は実施の形態１ないしは変形例１における図１の駆動回路部１２０と同じものであり、駆動回路部１２０の動作・機能の詳細な記載については、実施の形態１及び変形例１における対応記載箇所を基本的に援用する。又、図２乃至図４の各図面をも援用する。
【００３４】
図８において、積算回路８は、入力されるディジタル映像データのある期間（例えば１フレーム期間）の総和を積算することで、ＦＥＤパネル２００に表示すべき映像の平均輝度を与える総和値を求める。又、積算回路８は、その内部（出力側）に、演算処理回路８Ａを有している。この演算処理回路８Ａは、積算されたディジタル映像データの総和値から後述するＬＵＴのアドレス値を算出する処理を行う回路である。尚、演算処理回路８Ａを、図８中に破線で以って描いている様に、積算回路８とＬＵＴ保有回路９との間に配置する様にしても良い。後者の場合には、積算回路８とその外付けの演算処理回路８Ａとで以って、アドレス設定部８０が構成されることとなる。
【００３５】
又、図８のＬＵＴ保有回路９は、「積算回路８ないしはアドレス設定部８０の出力端と接続された入力端を有すると共に、入力ディジタル映像データの各総和値より算出されたアドレス毎に予め決定されたスキャンパルスＶＳＣＡＮの電圧値ＶＨ（図２参照）の制御データＶＣＮＴを有するＬＵＴデータ」を保有している。例えば、同回路９は、メモリあるいはディスクから成る。特に、本実施の形態は、一例として、変形例１において既述した制御方法を踏襲するものであるため（勿論、実施の形態１で述べた制御方法を採用しても良い）、ＬＵＴデータの内で、ある明るさ（後述する図１０の値Ｂ０）の映像データに対応する基準総和値（後述する図９の値Ｓ０）よりも大きな各総和値のアドレス値に対応する制御データＶＣＮＴは、スキャンパルスＶＳＣＡＮの電圧値ＶＨをその初期値ＶＤＤ０から下げる様に指令する信号である。より具体的には、当該入力映像データの総和値Ｓ＞基準総和値Ｓ０のときには、その様な総和値Ｓのアドレスに対応する制御データＶＣＮＴは、スキャンパルスＶＳＣＡＮの電圧値ＶＨ、従って駆動回路用電源値ＶＤＤを、図４に示す様に、現在値ＶＤ１（＝初期値ＶＤＤ０）から基準アノード電流ＩＡ０を与える駆動電圧値ＶＤ０にまで下げる様に、駆動回路用電源６に指令する信号である。逆に、当該入力映像データの総和値Ｓ≦基準総和値Ｓ０のときには、その様な総和値Ｓのアドレスに対応する制御データＶＣＮＴは、駆動回路用電源値ＶＤＤを現在値たる初期値ＶＤＤ０に維持し続ける様に指令する信号である。そして、ＬＵＴ保有回路９は、積算回路８が出力する総和値データより定まるアドレスデータに対応する制御データＶＣＮＴを、ＬＵＴデータの中から選択し、選択された制御データＶＣＮＴを、その出力データとして、駆動回路用電源６に出力する。
【００３６】
図８の駆動回路部１２０は、ＬＵＴ保有回路９の出力データＶＣＮＴ、入力ディジタル映像データ及びタイミング信号を受信して、タイミング信号に基づきスキャンパルスＶＳＣＡＮを生成した上でＬＵＴ保有回路９の出力データＶＣＮＴに応じてスキャンパルスＶＳＣＡＮの電圧値ＶＨを可変する。前述の通り、積算回路８が算出した総和値が基準総和値Ｓ０よりも大きいときには、駆動回路部１２０は、ＬＵＴ保有回路９の出力データＶＣＮＴの指令に応じた分だけスキャンパルスＶＳＣＡＮの電圧値ＶＨを下げる。これに対して、総和値が基準総和値Ｓ０以下の場合には、駆動回路部１２０は、スキャンパルスＶＳＣＡＮの現在の電圧値ＶＨを維持し続ける。他方で、駆動回路部１２０は、入力ディジタル映像データのみに基づいて当該映像データの階調を与えるデータパルスＶＤＡＴＡを生成し、可変後のスキャンパルスＶＳＣＡＮ及びデータパルスＶＤＡＴＡをそれぞれＦＥＤパネル２００のゲート電極及びカソード電極に印加する。
【００３７】
次に、より詳細な動作について記載する。積算回路８は、入力された映像データの総和を求める。例えば、映像データの解像度が６４０ドット×４８０ラインであり、且つ各色８ビットのデータである場合には、１フレーム期間における映像データの総和の最大値ＳＭＡＸは、２５５×６４０×４８０×３＝２３５００８０００となる。又、ある映像が表示されているときの１フレーム期間における映像データの総和Ｓは、第ｉ番目の画素における各色のデータをＤｒｉ、Ｄｇｉ、Ｄｂｉと表示するときには、Ｓ＝ΣＤｒｉ＋ΣＤｇｉ＋ΣＤｂｉ（ｉ＝１〜６４０×４８０）の式で与えられる。一般に、映像データの総和Ｓが大きい程に、平均輝度が大きい、明るい映像となる。
【００３８】
次に、演算処理回路８Ａは、映像データの総和ＳからＬＵＴ保有回路９のアドレスを求める。例えば、ＬＵＴ保有回路９のアドレスが０〜２５５で与えられる場合には、ある総和値Ｓに対するＬＵＴ保有回路９のアドレスＡは、２５５×（映像データの総和Ｓ）／（映像データの総和の最大値ＳＭＡＸ）の式で算出される値の四捨五入値として求められる。この様な演算を実行することにより、演算処理回路８Ａは、映像データの総和ＳからＬＵＴ保有回路９のアドレスＡを決定する。尚、映像データの解像度、各色のビット数、総和を求めるフレーム数、及びＬＵＴ保有回路９のアドレス数は、上記の一例値に限られるものではない。
【００３９】
次に、ＬＵＴデータの内容について、より具体的に説明する。ＬＵＴデータは、映像データの総和に対して駆動電圧をどの様に制御するかを決定するデータ（制御信号ＶＣＮＴ）より成る。そこで、ＬＵＴデータの一例を、図９のグラフとして示す。図９に示す様に、映像データの総和Ｓがある基準総和値Ｓ０以下のときには、駆動電圧ＶＤＲＩＶＥを初期値たる一定値ＶＤＤ０に制御し、逆に映像データの総和Ｓがある基準総和値Ｓ０よりも大きくなるときには、駆動電圧ＶＤＲＩＶＥを一定値ＶＤＤ０よりも小さな値に制御する様なデータが、ＬＵＴデータとして、ＬＵＴ保有回路９内に格納されている。この様な駆動電圧を小さくする曲線は任意値として設定され得るが、通常は、映像データの総和Ｓがある値Ｓ０よりも大きいときには、アノード電流ＩＡを一定値ＩＡ０に制御して消費電力が一定にし得る制御データを与える様に、駆動電圧を制御する曲線は設定されている。
【００４０】
そして、本実施の形態においては、図９に例示される様なＬＵＴ保有回路９からの出力データＶＣＮＴに従って駆動回路用電源６の出力電圧ＶＤＤを可変制御して、駆動電圧、つまりスキャンパルスＶＳＣＡＮの電圧値ＶＨを可変制御する。この場合、駆動回路用電源６への制御信号ＶＣＮＴは、ディジタルデータのままでも良いし、あるいはＤ／Ａコンバータを介在させてアナログ信号に変換しても良い。
【００４１】
この様なスキャンパルスＶＳＣＡＮの電圧値ＶＨの可変制御により得られる結果を、図１０の映像信号の明るさＢとアノード電流ＩＡとの関係として示す。図１０に示す様に、映像信号の明るさＢが映像データの基準総和値Ｓ０に対応する映像信号の明るさＢ０未満のときには、アノード電流ＩＡは明るさＢに比例して増加し続け、映像信号の明るさＢが明るさＢ０以上のときには、アノード電流ＩＡは一定値ＩＡ０に制御され続けて消費電力は一定値に抑制される。
【００４２】
以上に述べた通り、本実施の形態によれば、入力映像データの総和値からＬＵＴ保有回路９のアドレスを求め、算出されたアドレスが基準総和値Ｓ０に対応するアドレスよりも大きいときには、当該アドレスにより選択されたＬＵＴデータの指令内容に応じてスキャンパルスの電圧値を下げる制御を行っているので、階調数を低減させてしまうことなく、比較的明るい映像を表示する際の消費電力を効果的に低減することが出来ると言う利点が得られる。
【００４３】
（変形例３）
本変形例は、実施の形態３の修正例に係るものであり、ＬＵＴデータの制御データを任意に設定可能とした点に、その特徴を有する。従って、本変形例においては、基本的に図８のブロック図を援用することとし、相違する回路要素についてのみ図示することにする。
【００４４】
図１１は、本変形例に係るＬＵＴ保有回路９Ａを示すブロック図である。図１１に示す様に、ＬＵＴデータの内容（制御データ）は、任意に、本駆動装置から見て外部に配置された回路からロードされる。ここでは、一例として、外部回路は、変形例２と同様に、映像処理回路７に相当する。そして、映像処理回路７は、その内部に、ｎ（ｎ≧２）個の互いに相違するＬＵＴデータ７１，７２，…，７ｎを保有するデータ格納部を有している。従って、ユーザーは、ＦＥＤパネル２００の使用環境及び使用条件に合わせて、ｎ個のＬＵＴデータ７１，７２，…，７ｎの中から最適なＬＵＴデータ７ｉ（１≦ｉ≦ｎ）を任意に選択し、当該被選択ＬＵＴデータ７ｉをＬＵＴ保有回路９ＡのＬＵＴデータに設定することが出来る。この様に、ユーザーは、ＬＵＴ保有回路９ＡのＬＵＴデータの内容を映像処理回路７から任意に変更することが可能となる。例えば、ユーザーが消費電力の低減化を優先したいと望むときには、図１２に示す様な曲線を与えるＬＵＴデータを、即ち、映像データの基準総和値が比較的小さい値Ｓ０１に設定されており、そのため、比較的小さい総和値Ｓ０１以降において駆動電圧を下げる様な制御をするデータを、ユーザーはｎ個のＬＵＴデータ７１，７２，…，７ｎの中から抽出して、そのＬＵＴデータ７ｉをＬＵＴ保有回路９Ａに設定する。逆に、ユーザーが輝度を優先したいと希望するときには、図１３に示す様な曲線を与えるＬＵＴデータを、即ち、映像データの基準総和値が比較的大きな値Ｓ０２に設定されており、そのため、総和値が比較的大きな総和値Ｓ０２に達してから駆動電圧を下げる様な制御をするデータを、ユーザーはｎ個のＬＵＴデータ７１，７２，…，７ｎの中から抽出して、そのＬＵＴデータ７ｉをＬＵＴ保有回路９Ａに設定する。勿論、ＬＵＴ保有回路９Ａにロードすべきデータは、図１２及び図１３に例示されたものに限定されるものではなく、ユーザーは任意の内容のデータをＬＵＴ保有回路９Ａにロードすることが出来る。
【００４５】
以上に記載した様に、本変形例によれば、映像処理回路７の様な外部回路から任意のデータをＬＵＴ保有回路９Ａにロードしているので、使用環境及び使用条件に合わせてＦＥＤパネルを最適な状態で使用することが出来ると言う利点が得られる。
【００４６】
（変形例４）
本変形例もまた実施の形態２の修正例に係わり、その特徴点は、ＬＵＴ保有回路内に複数個の互いに異なる内容を有するＬＵＴデータを設けて、これらのＬＵＴデータをＬＵＴ保有回路自身において選択可能とした点にある。従って、本変形例においても、ＬＵＴ保有回路のみが図８の回路と比較して相違するだけであり、図８の回路図とその記載をここでも基本的に援用する。
【００４７】
図１４は、本変形例に係るＬＵＴ保有回路９Ｂの構成を示すブロック図である。同図に示す様に、ＬＵＴ保有回路９Ｂは、▲１▼ｎ（ｎ≧２）個のサブＬＵＴデータ格納部９Ｂ１，…，９Ｂｎと、▲２▼ＦＥＤ装置製造者の希望に基づいて決定された、外部から印加される選択信号に基づいてｎ個のサブＬＵＴデータ格納部９Ｂ１，…，９Ｂｎを選択して、選択されたサブＬＵＴデータ格納部９Ｂｉ（１≦ｉ≦ｎ）の出力データをＬＵＴ保有回路９Ｂの出力データＶＣＮＴとして出力するセレクタ９ＢＳとを、有している。各サブＬＵＴデータ格納部９Ｂ１，…，９Ｂｎ内に格納されるサブＬＵＴデータとしては、例えば、図１２に例示した様な消費電力の低減化を優先したもの、あるいは、図１３に例示した様な明るさを優先したものが、考えられる。勿論、これらの例示データ以外にも、種々のデータがサブＬＵＴデータとして考えられる。そして、実際の使用においては、ＦＥＤパネル２００の仕様に合わせて、複数個のサブＬＵＴデータ格納部９Ｂ１，…，９Ｂｎの中から最適な一つを選んだ状態で使用する。
【００４８】
以上に記載した通り、本変形例によれば、ＬＵＴ保有回路は複数個の異種のＬＵＴデータを持つことにしているので、ＦＥＤパネルの仕様を消費電力の低減を優先したもの、あるいは、画面の明るさを優先したものと言う様に、種々に設定することが出来ると言う利点が得られる。
【００４９】
（変形例５）
本変形例もまた実施の形態２の修正例に係わり、その特徴点は、駆動装置の外部からのデータにより複数個のＬＵＴデータの中から任意の一つを選択することにした点にある。即ち、本変形例に係るＬＵＴ保有回路は、複数のサブＬＵＴデータを保有しており、外部からの選択データに基づいて複数のサブＬＵＴデータの中から任意の一つを選択すると共に、選択されたサブＬＵＴデータの中から積算回路が出力する総和値に対応する制御データをＬＵＴ保有回路の出力データとして出力する。ここでは、一例として、外部装置は、変形例２と同様に、ＦＥＤ装置内の映像処理回路に相当する。つまり、ＦＥＤパネルの使用環境及び使用条件に合わせて、映像処理回路からの選択データに基づいて、複数個のサブＬＵＴデータの中から最適な一つを選択する。以下、本変形例に係るＬＵＴ保有回路９Ｃの回路構成を図１５のブロック図に示す。尚、本変形例においても、ＬＵＴ保有回路９Ｃ以外の回路要素の図示に関しては、既述の図１の相当部分とその記載箇所を援用する。
【００５０】
図１５に示す通り、ＬＵＴ保有回路９Ｃは、▲１▼映像処理回路７が出力するサブＬＵＴ選択データに基づき上位アドレスを指定する信号を出力する上位アドレスライン１１と、▲２▼積算回路８が出力する総和値データに基づき下位アドレスを指定する信号を出力する下位アドレスライン１０と、▲３▼ｎ（ｎ≧２）個のサブＬＵＴデータ格納部９Ｃ１，…，９Ｃｎとを有する。そして、各サブＬＵＴデータ格納部９Ｃｉ（１≦ｉ≦ｎ）は、積算回路８が出力する各総和値データ、従って各下位アドレスに対応する制御データから成るサブＬＵＴデータを格納している。ここで、各サブＬＵＴデータは、互いに異なるＬＵＴデータである。
【００５１】
次に、各サブＬＵＴデータ格納部９Ｃｉの選択方法の一例を記載する。図１５に示す様に、積算回路８からの出力データは各サブＬＵＴデータ格納部９Ｃｉの下位アドレスライン１０になり、映像処理回路７からのデータは各サブＬＵＴデータ格納部９Ｃｉの上位アドレスライン１１になる。この様な接続により、複数個のサブＬＵＴデータ格納部９Ｃｉの中から、映像処理回路７によって任意のサブＬＵＴデータ格納部９Ｃｉを選択することが可能である。例えば、映像処理回路７からの選択信号が６ビット信号であるとすると、ユーザーは、映像処理回路７の操作を通じて、上位アドレスライン１１から出力される上位アドレス信号の値（任意値）に対応する上位アドレスを有する１個の被選択サブＬＵＴデータ格納部を、６４個のサブＬＵＴデータ格納部９Ｃｉの中から任意に選択することが出来る。その後、被選択サブＬＵＴデータ格納部は、下位アドレスライン１０から出力される下位アドレス信号の値に等しい下位アドレスにおける１個の制御データを抽出して、被抽出制御データをＬＵＴ保有回路９Ｃの出力信号ＶＣＮＴとして出力する。勿論、アドレスラインの振り分け及びビット数は、上記の一例に限られるものでは無い。
【００５２】
以上に記載した様に、本変形例によれば、外部からの選択信号により複数のＬＵＴデータの中から任意の一つを選択しているので、ＦＥＤパネルの使用環境及び使用条件に合わせて、ＦＥＤパネルを何時でも最適な電力条件及び輝度条件で使用することが可能になると言う利点が得られる。
【００５３】
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。例えば、図１の各回路要素１〜６を一つのモジュール内に組込んで駆動装置１００を構成しても良いし、あるいは、各回路要素１〜６の内で少なくとも要素２〜５を一つのモジュール内に組込むと共に電源１及び／又は６を当該モジュールの外付け部品として駆動装置１００を構成する様にしても良い。又、駆動装置１００，１００Ａを集積化しても良いことは勿論である。
【００５４】
【発明の効果】
この発明は、スキャンパルスの電圧値を可変して、映像データの階調数を減らさずに電力制御することが出来ると言う主たる効果を奏する。
【００５５】
特に、アノード電流値が基準設定値を越えるときにスキャンパルスの電圧値を下げる方向に制御を行うので、比較的に明るい映像を表示したときの消費電力を低減することが出来ると言う副次的効果をも、本発明は奏する。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係るＦＥＤ装置の一部を模式的に示す回路ブロック図である。
【図２】この発明の実施の形態１に係るＦＥＤパネルの駆動波形を示すタイミングチャートである。
【図３】ＦＥＤパネルにおける映像の明るさ−アノード電流特性を示す図である。
【図４】ＦＥＤパネルにおける駆動電圧−アノード電流特性を示す図である。
【図５】実施の形態１に係るＦＥＤパネルにおいて実現される映像信号の明るさとアノード電流との関係を表す図である。
【図６】実施の形態１の変形例１に係るＦＥＤパネルにおいて実現される映像信号の明るさとアノード電流との関係を表す図である。
【図７】実施の形態１の変形例２に係るＦＥＤパネルの駆動装置における比較器の構成を示す回路ブロック図である。
【図８】この発明の実施の形態２に係るＦＥＤ装置の一部を模式的に示す回路ブロック図である。
【図９】実施の形態２における映像データの総和と駆動電圧との関係を表す図である。
【図１０】実施の形態２に係るＦＥＤパネルにおいて実現される映像信号の明るさとアノード電流との関係を表す図である。
【図１１】変形例３におけるＬＵＴ保有回路の構成を模式的に示すブロック図である。
【図１２】ＦＥＤパネルの消費電力の低減化を優先するときの映像データの総和と駆動電圧との関係を表す図である。
【図１３】ＦＥＤパネルの明るさを優先するときの映像データの総和と駆動電圧との関係を表す図である。
【図１４】変形例４におけるＬＵＴ保有回路の構成を模式的に示すブロック図である。
【図１５】変形例５におけるＬＵＴ保有回路の構成を模式的に示すブロック図である。
【符号の説明】
１  アノード電源、２  抵抗、３  コンデンサ、４  比較器、５  駆動回路、６  駆動回路用電源、７  映像処理回路、８  積算回路、９  ルックアップテーブル保有回路、１０  下位アドレスライン、１１  上位アドレスライン、１００
駆動装置、２００  ＦＥＤパネル。
【図１】
2004226582.tif 000003
【図２】
2004226582.tif 000004
【図３】
2004226582.tif 000005
【図４】
2004226582.tif 000006
【図５】
2004226582.tif 000007
【図６】
2004226582.tif 000008
【図７】
2004226582.tif 000009
【図８】
2004226582.tif 000010
【図９】
2004226582.tif 000011
【図１０】
2004226582.tif 000012
【図１１】
2004226582.tif 000013
【図１２】
2004226582.tif 000014
【図１３】
2004226582.tif 000015
【図１４】
2004226582.tif 000016
【図１５】
2004226582.tif 000017