(57)【要約】【課題】通信回路のサージ保護回路の小型化。【解決手段】ＰＴＣ複合チップ部品の一の層にＰＴＣサーミスタ３１および３２を、この上層に設けたバリスタ３６および３９と、下層に設けたバリスタ３７および３８とで挟み、ＰＴＣサーミスタ３１および３２の両端それぞれを、ＰＴＣ複合チップ部品の相対向する側面（図２の紙面に平行な側面）に設けられた外部電極６１〜６４に接続している。バリスタ３６および３９をこの上層に形成したニッケル４５で接続し、バリスタ３７および３８それぞれをこの下層に形成したニッケル４３および４４に接続し、ニッケル４３および４４をＰＴＣ複合チップ部品の相対向する側面（図２の紙面に垂直な側面）に設けられた外部電極６５および６６に接続している。これら外部電極６１〜６６は、内部素子の表面にＰＴＣサーミスタ層６７を形成し、その上に銀等のメッキ層を形成している。【選択図】　　　図２
2004087970.tif 000002
【特許請求の範囲】
【請求項１】
第一の層において互いに絶縁されたように設けられた第一および第二のＰＴＣサーミスタと、前記第一の層を挟むように設けられた第二および第三の層と、前記第二の層において互いに絶縁されたように設けられた第一および第二のバリスタと、前記第一のバリスタとで前記第一のＰＴＣサーミスタを挟むように前記第三の層に設けられた第三のバリスタと、前記第二のバリスタとで前記第二のＰＴＣサーミスタを挟むように前記第三の層において前記第三のバリスタとは互いに絶縁されたように設けられた第四のバリスタと、前記第二の層の前記第一の層の反対側に隣接した第四の層に設けられ前記第一および第二のバリスタを電気的に導通させる第一の導体と、前記第三の層の前記第一の層の反対側に隣接した第五の層に設けられ前記第三および第四のバリスタそれぞれに電気的に導通する第二および第三の導体と、前記第一のＰＴＣサーミスタの一端に電気的に接続する第一の外部電極と、前記第一のＰＴＣサーミスタの他端に電気的に接続する第二の外部電極と、前記第二のＰＴＣサーミスタの一端に電気的に接続する第三の外部電極と、前記第二のＰＴＣサーミスタの他端に電気的に接続する第四の外部電極と、前記第二の導体に接続する第五の外部電極と、前記第三の導体に接続する第六の外部電極とを含むことを特徴とするＰＴＣ複合チップ部品。
【請求項２】
第一の層において互いに絶縁されたように設けられた第一および第二のＰＴＣサーミスタと、前記第一の層を挟むように設けられた第二および第三の層と、前記第二の層において互いに絶縁されたように設けられた第一および第二のバリスタと、前記第一のバリスタとで前記第一のＰＴＣサーミスタを挟むように前記第三の層に設けられた第三のバリスタと、前記第二のバリスタとで前記第二のＰＴＣサーミスタを挟むように前記第三の層において前記第三のバリスタとは互いに絶縁されたように設けられた第四のバリスタと、前記第二の層の前記第一の層の反対側に隣接した第四の層に設けられ前記第一および第二のバリスタを電気的に導通させる第一の導体と、前記第三の層の前記第一の層の反対側に隣接した第五の層に設けられ前記第三および第四のバリスタそれぞれに電気的に導通する第二および第三の導体とを有する複合層の複数を互いの間に絶縁層を介在させて重ね、
前記第一のＰＴＣサーミスタの一端に電気的に接続する第一の外部電極と、前記第一のＰＴＣサーミスタの他端に電気的に接続する第二の外部電極と、前記第二のＰＴＣサーミスタの一端に電気的に接続する第三の外部電極と、前記第二のＰＴＣサーミスタの他端に電気的に接続する第四の外部電極と、前記第二の導体に接続する第五の外部電極と、前記第三の導体に接続する第六の外部電極とを含むことを特徴とするＰＴＣ複合チップ部品。
【請求項３】
第一ないし第五の層を含む各層の平面形状が長方形で、これらの層が積層されて全体としての外形が直方体をなし、前記第一および第二のＰＴＣサーミスタそれぞれの一端が外形をなす直方体の第一の側面に位置し、前記第一および第二のＰＴＣサーミスタそれぞれの他端が外形をなす直方体の前記第一の側面の反対側の第二の側面に位置し、前記第二の導体が外形をなす直方体の前記第一および第二の側面の間の第三の側面に一端を有し、前記第三の導体が外形をなす直方体の前記第三の側面の反対側の第四の側面に一端を有し、前記第一および第三の外部電極の少なくとも一部が前記第一の側面に設けられ、前記第二および第四の外部電極の少なくとも一部が前記第二の側面に設けられ、前記第五の外部電極の少なくとも一部が前記第三の側面に設けられ、前記第六の外部電極の少なくとも一部が前記第四の側面に設けられたことを特徴とする請求項１または２に記載のＰＴＣ複合チップ部品。
【請求項４】
前記第一ないし第六の外部電極の全てまたは一部は、ＰＴＣサーミスタ層を含むことを特徴とする請求項１、２または３に記載のＰＴＣ複合チップ部品。
【請求項５】
前記第一ないし第四の外部電極の全てまたは一部は、ＰＴＣサーミスタ層を含むことを特徴とする請求項１、２または３に記載のＰＴＣ複合チップ部品。
【請求項６】
前記第一の外部電極と前記第二の外部電極との間の抵抗値が前記第三の外部電極と前記第四の外部電極との間の抵抗値が等しくなるように前記サーミスタ層が設けられた前記第一ないし第四外部電極それぞれにおいて前記ＰＴＣサーミスタ層の厚さが調整されていることを特徴とする請求項４または５に記載のＰＴＣ複合チップ部品。
【請求項７】
前記第一ないし第四の外部電極のいずれかの幅を他の外部電極の幅から異ならせて外観上の極性を持たせたことを特徴とする請求項６に記載のＰＴＣ複合チップ部品。
【請求項８】
グリーンシート形成技術により絶縁層を形成し、この絶縁層上に前記第一の導体を形成し、前記第一の導体上に前記第一および第二のバリスタを互いに分離して形成した上に、前記第一および第二のバリスタそれぞれに重ねて前記第一および第二のＰＴＣサーミスタを形成すると共に前記第一および第二のＰＴＣサーミスタ以外の部分に絶縁体を形成して上面を平面とし、さらに前記第一および第二のＰＴＣサーミスタに重ねて前記第三および第四のバリスタを形成した上に前記第二および第三の導体を形成して複合層を製造し、
複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した後に側面に前記第一ないし第六の外部電極を形成することを特徴とする請求項１〜７のいずれかに記載のＰＴＣ複合チップ部品の製造方法。
【請求項９】
グリーンシート形成技術により絶縁層を形成し、この絶縁層上に前記第一の導体を形成し、前記第一の導体上に前記第一および第二のバリスタを互いに分離して形成した上に、前記第一および第二のバリスタそれぞれに重ねて前記第一および第二のＰＴＣサーミスタを形成すると共に前記第一および第二のＰＴＣサーミスタ以外の部分に絶縁体を形成して上面を平面とし、さらに前記第一および第二のＰＴＣサーミスタに重ねて前記第三および第四のバリスタを形成した上に前記第二および第三の導体を形成して複合層を製造し、
複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した後に側面に前記第一ないし第六の外部電極を少なくとも一部は、チタン酸バリウムを主成分としたＰＴＣセラミックスをスパッタリングしたＰＴＣサーミスタ層を含めて形成することを特徴とする請求項４〜７のいずれかに記載のＰＴＣ複合チップ部品の製造方法。
【請求項１０】
グリーンシート形成技術により絶縁層を形成し、この絶縁層上に前記第一の導体を形成し、前記第一の導体上に前記第一および第二のバリスタを互いに分離して形成した上に、前記第一および第二のバリスタそれぞれに重ねて前記第一および第二のＰＴＣサーミスタを形成すると共に前記第一および第二のＰＴＣサーミスタ以外の部分に絶縁体を形成して上面を平面とし、さらに前記第一および第二のＰＴＣサーミスタに重ねて前記第三および第四のバリスタを形成した上に前記第二および第三の導体を形成して複合層を製造し、
複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した後に側面に前記第一ないし第六の外部電極を少なくとも一部は、ＰＴＣ特性を有する導電性ポリマーを塗布したＰＴＣサーミスタ層を含めて形成することを特徴とする請求項４〜７のいずれかに記載のＰＴＣ複合チップ部品の製造方法。
【請求項１１】
複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した段階で、側面に前記第一ないし第六の外部電極を形成していない状態で、前記第一のＰＴＣサーミスタの一端と他端の間の抵抗値および前記第二のＰＴＣサーミスタの一端と他端の間の抵抗値を測定し、この測定結果から前記第一および第二の外部電極間の抵抗値が前記第三および第四の外部電極間の抵抗値と等しくなるような膜厚で前記第一ないし第四の外部電極のＰＴＣサーミスタ層を形成することを特徴とする請求項９または１０に記載のＰＴＣ複合チップ部品の製造方法。
【請求項１２】
外部に対し信号を送受するための第一および第二の信号線それぞれを前記第一および第三の外部電極に接続し、通信回路の送受信用の第一および第二の端子それぞれを前記第二および第四の外部電極に接続し、前記第五および第六の外部電極を接地したことを特徴とする請求項１ないし７に記載のＰＴＣ複合チップ部品を用いた通信回路のサージ保護回路。
【請求項１３】
外部電極にＰＴＣサーミスタ層を含むことを特徴とする積層セラミックコンデンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＴＣ複合チップ部品およびその製造方法ならびにＰＴＣ複合チップ部品を用いた通信回路のサージ保護回路に関し、特に信号線を介して受けるサージから通信回路を防御するためのＰＴＣサーミスタおよびバリスタを複合したＰＴＣ複合チップ部品およびその製造方法ならびに通信回路のサージ保護回路に関する。
【０００２】
【従来の技術】
近年の携帯電話や交換機などの通信機器においては、通信用ＬＳＩによりある規格化された信号方式に準拠し、有線または無線あるいは両者の組み合わせによってデータの送受信を行っているが、これらの通信間は外界から異常電圧（以下、サージという）が印加される場合がありこの印加されたサージは電線を介して通信機器の制御基板内へ侵入し高価なＬＳＩなどを破壊してしまうことがある。この通信用ＬＳＩは高額かつ多ピンＱＦＰであり、容易に交換できるものではないことからその前段でサージを防御する必要があり、この方策としてサージ保護回路を設けている。
【０００３】
図１は、このような通信回路のサージ保護回路を示す図である。
【０００４】
図１において、コネクタ端子６および７は、外部の通信装置との間で送受信するための信号線に接続される。コネクタ端子６および７は、トランス８を介し通信用ＩＣ９に接続されるが、コネクタ端子６および７それぞれとトランス８との間にＰＴＣサーミスタ４および５が設けられている。さらに、ＰＴＣサーミスタ４および５とトランス８との間にトランス８と並列にバリスタ１単体の回路およびバリスタ２および３の直列からなる回路が設けられ、バリスタ２および３の中間は接地されている。
【０００５】
コネクタ端子６および７の間に異なる電圧が生じるようなサージが印加された場合に対し、バリスタ１が予め設定したバリスタ電圧を越えた時点で作用してコネクタ端子６および７に接続される信号線間の電位差を落とすことにより、トランス８を介して通信用ＬＳＩ９側へのサージの侵入を防ぎ、通信用ＬＳＩ９が破壊しないレベルまでサージの電位を落とすことによって通信用ＬＳＩ９の破壊を防止している。
【０００６】
また、サージが印加されコネクタ端子６および７のが同じ電位で大きく上昇した場合は、バリスタ２および３がそれぞれ作用してバリスタ電圧を越えた時点で大電流をグランドへ流すことによりコネクタ端子６および７に接続する信号線の電位を下げトランス８が破壊しないよう防御している。また、ＰＴＣサーミスタ４および５により過大な電流が生じるのを防止している。このサージ保護回路を含む回線インターフェース部分は、他の回路と共に制御基板５０に設けられている。
【０００７】
従来の通信回路のサージ保護回路では、バリスタ１、２および３ならびにＰＴＣサーミスタ４および５は、それぞれに個別の部品が用いられ、これらの部品間を制御基板上５０の印刷配線が接続して回路を構成していた。
【０００８】
【発明が解決しようとする課題】
近年の装置の小型化により、同一基板上への複数通信回線の搭載が進み、この回線インターフェース部分の占める割合が増大してきたため、上述のサージ保護回路の小型化の要求が高くなってきている。
【０００９】
しかし、従来のバリスタ１、２および３ならびにＰＴＣサーミスタ４および５それぞれに個別の部品を用いた通信回路のサージ保護回路では、小型化に限界があった。なぜならば、部品単体を高密度で配置する場合、サージの気中放電を回避するために部品間隔を約１ｍｍ程度設ける必要があり、実装面積の削減には限界があるからである。
【００１０】
そこで本発明は、積層セラミックコンデンサ等で利用されている積層技術を応用し、さらに外部電極にＰＴＣサーミスタ層を設けた構造とすることで、従来から必要であった機能を満たしつつ、従来において構成部品としていた５部品を１つのチップ部品に集約することで、サージ保護回路の小型化を図った。
【００１１】
【課題を解決するための手段】
本発明のＰＴＣ複合チップ部品は、第一の層において互いに絶縁されたように設けられた第一および第二のＰＴＣサーミスタ（図２の３２、３１）と、前記第一の層を挟むように設けられた第二および第三の層と、前記第二の層において互いに絶縁されたように設けられた第一および第二のバリスタ（図２の３６、３９）と、前記第一のバリスタとで前記第一のＰＴＣサーミスタを挟むように前記第三の層に設けられた第三のバリスタ（図２の３７）と、前記第二のバリスタとで前記第二のＰＴＣサーミスタを挟むように前記第三の層において前記第三のバリスタとは互いに絶縁されたように設けられた第四のバリスタ（図２の３８）と、前記第二の層の前記第一の層の反対側に隣接した第四の層に設けられ前記第一および第二のバリスタを電気的に導通させる第一の導体（図２の４５）と、前記第三の層の前記第一の層の反対側に隣接した第五の層に設けられ前記第三および第四のバリスタそれぞれに電気的に導通する第二および第三の導体（図２の４３、４４）と、前記第一のＰＴＣサーミスタの一端に電気的に接続する第一の外部電極（図９の６１）と、前記第一のＰＴＣサーミスタの他端に電気的に接続する第二の外部電極（図９の６２）と、前記第二のＰＴＣサーミスタの一端に電気的に接続する第三の外部電極（図９の６３）と、前記第二のＰＴＣサーミスタの他端に電気的に接続する第四の外部電極（図９の６４）と、前記第二の導体に接続する第五の外部電極（図９の６５）と、前記第三の導体に接続する第六の外部電極（図９の６６）とを含むことを特徴とする。
【００１２】
本発明のＰＴＣ複合チップ部品は、第一の層において互いに絶縁されたように設けられた第一および第二のＰＴＣサーミスタ（図２の３２、３１）と、前記第一の層を挟むように設けられた第二および第三の層と、前記第二の層において互いに絶縁されたように設けられた第一および第二のバリスタ（図２の３６、３９）と、前記第一のバリスタとで前記第一のＰＴＣサーミスタを挟むように前記第三の層に設けられた第三のバリスタ（図２の３７）と、前記第二のバリスタとで前記第二のＰＴＣサーミスタを挟むように前記第三の層において前記第三のバリスタとは互いに絶縁されたように設けられた第四のバリスタ（図２の３８）と、前記第二の層の前記第一の層の反対側に隣接した第四の層に設けられ前記第一および第二のバリスタを電気的に導通させる第一の導体（図２の４５）と、前記第三の層の前記第一の層の反対側に隣接した第五の層に設けられ前記第三および第四のバリスタそれぞれに電気的に導通する第二および第三の導体（図２の４３、４４）とを有する複合層の複数を互いの間に絶縁層を介在させて重ね、
前記第一のＰＴＣサーミスタの一端に電気的に接続する第一の外部電極（図９の６１）と、前記第一のＰＴＣサーミスタの他端に電気的に接続する第二の外部電極（図９の６２）と、前記第二のＰＴＣサーミスタの一端に電気的に接続する第三の外部電極（図９の６３）と、前記第二のＰＴＣサーミスタの他端に電気的に接続する第四の外部電極（図９の６４）と、前記第二の導体に接続する第五の外部電極（図９の６５）と、前記第三の導体に接続する第六の外部電極（図９の６６）とを含むことを特徴とする。
【００１３】
上述のＰＴＣ複合チップ部品は、第一ないし第五の層を含む各層の平面形状が長方形で、これらの層が積層されて全体としての外形が直方体をなし、前記第一および第二のＰＴＣサーミスタそれぞれの一端が外形をなす直方体の第一の側面に位置し、前記第一および第二のＰＴＣサーミスタそれぞれの他端が外形をなす直方体の前記第一の側面の反対側の第二の側面に位置し、前記第二の導体が外形をなす直方体の前記第一および第二の側面の間の第三の側面に一端を有し、前記第三の導体が外形をなす直方体の前記第三の側面の反対側の第四の側面に一端を有し、前記第一および第三の外部電極の少なくとも一部が前記第一の側面に設けられ、前記第二および第四の外部電極の少なくとも一部が前記第二の側面に設けられ、前記第五の外部電極の少なくとも一部が前記第三の側面に設けられ、前記第六の外部電極の少なくとも一部が前記第四の側面に設けられたようにすることもできる。
【００１４】
また、上述のＰＴＣ複合チップ部品は、前記第一ないし第六の外部電極の全てまたは一部が、ＰＴＣサーミスタ層（図３の６７）を含むようにすることも、前記第一ないし第四の外部電極の全てまたは一部は、ＰＴＣサーミスタ層（図３の６７）を含むようにすることもできる。この場合には、前記第一の外部電極と前記第二の外部電極との間の抵抗値が前記第三の外部電極と前記第四の外部電極との間の抵抗値が等しくなるように前記サーミスタ層が設けられた前記第一ないし第四外部電極それぞれにおいて前記ＰＴＣサーミスタ層の厚さを調整することもできる。さらに、前記第一ないし第四の外部電極のいずれかの幅を他の外部電極の幅から異ならせて外観上の極性を持たせるようにすることもできる。
【００１５】
上述のＰＴＣ複合チップ部品の製造方法は、グリーンシート形成技術により絶縁層を形成し、この絶縁層上に前記第一の導体を形成し、前記第一の導体上に前記第一および第二のバリスタを互いに分離して形成した上に、前記第一および第二のバリスタそれぞれに重ねて前記第一および第二のＰＴＣサーミスタを形成すると共に前記第一および第二のＰＴＣサーミスタ以外の部分に絶縁体を形成して上面を平面とし、さらに前記第一および第二のＰＴＣサーミスタに重ねて前記第三および第四のバリスタを形成した上に前記第二および第三の導体を形成して複合層を製造し、
複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した後に側面に前記第一ないし第六の外部電極を形成することを特徴とする。
【００１６】
上述のＰＴＣ複合チップ部品であって前記第一ないし第六の外部電極の少なくとも一部にＰＴＣサーミスタ層を含めたものの製造方法は、グリーンシート形成技術により絶縁層を形成し、この絶縁層上に前記第一の導体を形成し、前記第一の導体上に前記第一および第二のバリスタを互いに分離して形成した上に、前記第一および第二のバリスタそれぞれに重ねて前記第一および第二のＰＴＣサーミスタを形成すると共に前記第一および第二のＰＴＣサーミスタ以外の部分に絶縁体を形成して上面を平面とし、さらに前記第一および第二のＰＴＣサーミスタに重ねて前記第三および第四のバリスタを形成した上に前記第二および第三の導体を形成して複合層を製造し、
複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した後に側面に前記第一ないし第六の外部電極を少なくとも一部は、チタン酸バリウムを主成分としたＰＴＣセラミックスをスパッタリングしたＰＴＣサーミスタ層を含めて形成することを特徴とする。
【００１７】
上述のＰＴＣ複合チップ部品の製造方法であって前記第一ないし第六の外部電極の少なくとも一部にＰＴＣサーミスタ層を含めたものの製造方法は、グリーンシート形成技術により絶縁層を形成し、この絶縁層上に前記第一の導体を形成し、前記第一の導体上に前記第一および第二のバリスタを互いに分離して形成した上に、前記第一および第二のバリスタそれぞれに重ねて前記第一および第二のＰＴＣサーミスタを形成すると共に前記第一および第二のＰＴＣサーミスタ以外の部分に絶縁体を形成して上面を平面とし、さらに前記第一および第二のＰＴＣサーミスタに重ねて前記第三および第四のバリスタを形成した上に前記第二および第三の導体を形成して複合層を製造し、
複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した後に側面に前記第一ないし第六の外部電極を少なくとも一部は、ＰＴＣ特性を有する導電性ポリマーを塗布したＰＴＣサーミスタ層を含めて形成することを特徴とする。
【００１８】
上述のＰＴＣ複合チップ部品であって前記第一ないし第六の外部電極の少なくとも一部にＰＴＣサーミスタ層を含めたものの製造方法は、複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した段階で、側面に前記第一ないし第六の外部電極を形成していない状態で、前記第一のＰＴＣサーミスタの一端と他端の間の抵抗値および前記第二のＰＴＣサーミスタの一端と他端の間の抵抗値を測定し、この測定結果から前記第一および第二の外部電極間の抵抗値が前記第三および第四の外部電極間の抵抗値と等しくなるような膜厚で前記第一ないし第四の外部電極のＰＴＣサーミスタ層を形成するようにすることもできる。
【００１９】
上述のＰＴＣ複合チップ部品を用いた通信回路のサージ保護回路は、外部に対し信号を送受するための第一および第二の信号線それぞれを前記第一および第三の外部電極に接続し、通信回路の送受信用の第一および第二の端子それぞれを前記第二および第四の外部電極に接続し、前記第五および第六の外部電極を接地したことを特徴とする。
【００２０】
本発明の積層セラミックコンデンサは、外部電極にＰＴＣサーミスタ層を含むことを特徴とする。
【００２１】
【発明の実施の形態】
本発明の実施の形態について図面を参照して説明する。
【００２２】
図２は、本発明の実施の形態のＰＴＣ複合チップ部品の断面図である。
【００２３】
このＰＴＣ複合チップ部品は、同一の内層にＰＴＣサーミスタ３１および３２をなすセラミックスを形成し、この上の層にバリスタ３６（ＺｎＯ２）および３９をなすセラミックスを形成し、下の層にバリスタ３７および３８をなすセラミックスを形成し、ＰＴＣサーミスタ３１をバリスタ３８および３９で挟み、ＰＴＣサーミスタ３２をバリスタ３６および３７で挟んだ構造である。これらの層でＰＴＣサーミスタ３１、３２およびバリスタ３６〜３９以外の部分は、絶縁物の酸化チタン（ＴｉＯ２）４６で充填されている。図２には示されていないがＰＴＣサーミスタ３１および３２の両端それぞれは、ＰＴＣ複合チップ部品の相対向する側面（図２の紙面に平行な側面、図９参照）に到達している。
【００２４】
さらに、バリスタ３６および３９をこの上の層に形成したニッケル（Ｎｉ）４５からなる導体で電気的に接続し、バリスタ３７および３８それぞれをこの下の層に形成したニッケル４３および４４からなる導体に接続し、ニッケル４３および４４それぞれの端をＰＴＣ複合チップ部品の相対向する側面（図２の紙面に垂直な側面）に到達させている。ニッケル４３と４４とは互いに絶縁されている。
【００２５】
これらのＰＴＣサーミスタ３１および３２、バリスタ３６〜３９ならびにニッケル４３、４４および４５を有する層からなる複合層の複数を相互間に酸化チタン４８からなるダミーセラミック層を挟んで積層し、最上層および最下層に酸化チタン４７および３４からなるダミーセラミック層を形成し、側面にＰＴＣサーミスタ３１の両端およびＰＴＣサーミスタ３２の両端ならびにニッケル４３および４４それぞれに接続する外部電極６１〜６６（図９参照）を形成している。
【００２６】
外部電極６１〜６６は、図３に詳細な部分断面図を示すように、内部素子の表面にまずＰＴＣサーミスタ層６７を形成し、その上に銀（Ａｇ）または銅（Ｃｕ）とニッケルのメッキ層６８を形成し、さらにその上の最外層にはんだメッキ層（ＮｉメッキまたはＳｎメッキ）６９を形成している。
【００２７】
次に図４〜図９を参照して、図２および図３に示すＰＴＣ複合チップ部品の製造方法を説明する。
【００２８】
この製造方法は、積層セラミックコンデンサのグリーンシート形成技術を応用している。まず、ダミー層としての酸化チタン４７または４８を形成するために、図４に示すように酸化チタンのグリーンシートの複数枚を積層する。
【００２９】
次に、図５に示すように酸化チタン４７または４８としての積層したグリーンシート上の周縁部を除いた部分にニッケル４５の層をスクリーン印刷により形成し、ニッケル４５の上面にバリスタ３６および３９を相互に分離してスクリーン印刷により形成する。
【００３０】
次に図６に示すように、図５で示す積層物８０上にＰＴＣサーミスタ３２および３１を互いに分離して設け、ＰＴＣサーミスタ３２および３１以外の部分には酸化チタン４６をスクリーン印刷により形成する。しかも、ＰＴＣサーミスタ３２および３１は、中央部がバリスタ３６および３９上に位置するように、両端が積層物８０の対向する端辺に達するように形成する。
【００３１】
次に図７に示すように、図６で示す積層物８１上にバリスタ３７および３８それぞれを互いに分離して、ＰＴＣサーミスタ３２および３１上に位置するように、しかし両端が積層物８０の対向する端辺に達しないように形成する。さらに、ニッケル４３および４４それぞれを互いに分離して、バリスタ３７および３８上に位置し、それぞれの反対側の側辺の一部を積層物８１の側辺に達するまで突出させて形成する。
【００３２】
次に図８に示すように、図７で示す積層物８２の複数枚と最上面に酸化チタン３４を積層した後に熱プレスして焼成し、さらに側面を研磨して内部素子を形成する。なお、酸化チタン３４は図４に示した酸化チタン４７と同様に複数枚のグリーンシートを積層したものである。また、図２は、図９における断面Ａを示すものである。
【００３３】
このように積層し研磨した内部素子の外側面に、図９に示すように外部電極６１〜６６を形成する。外部電極６１〜６６の形成は、内部素子形成後、その外部電極引き出し用の端面にチタン酸バリウム（ＢａＴｉＯ３）を主成分としたＰＴＣセラミックスをスパッタリングにより形成、またはＰＴＣ特性を有する導電性ポリマ−を塗布してＰＴＣサーミスタ層６７を形成し、この上に銅または銀のメッキ層６８でで中間電極を形成し、さらにニッケルまたは錫のはんだメッキ層６９で電極最外層を形成する。
【００３４】
なお、製造上のばらつきからＰＴＣサーミスタ３１の抵抗値とＰＴＣサーミスタ３２の抵抗値とは、必ずしも同一とはならず差が生じることもあるが、外部電極６１〜６４のＰＴＣサーミスタ層６７の抵抗値とＰＴＣサーミスタ３１または３２の抵抗値を合わせた抵抗値、すなわち外部電極６１と６２との間の抵抗値または外部電極６３と６４との間の抵抗値（ＰＴＣサーミスタ３１または３２の修正抵抗値と称す）が同一となるようにしてこれらの相対抵抗値精度が所定の範囲内となるようにできる。
【００３５】
すなわち、外部電極６１〜６４を未だ形成していない内部素子のみを形成した状態で予めＰＴＣサーミスタ３１および３２の抵抗値を測定し、この測定結果からＰＴＣサーミスタ３１および３２の修正抵抗値が同一となるような外部電極６１と６２とのＰＴＣサーミスタ層６７を合わせたものの抵抗値および外部電極６３と６４とのＰＴＣサーミスタ層６７を合わせたものの抵抗値を算定し、さらにこれらの抵抗値を得るための外部電極６１と６２とのＰＴＣサーミスタ層６７の合計膜厚および外部電極６３と６４とのＰＴＣサーミスタ層６７の合計膜厚を算定し、この膜厚を狙って外部電極６１〜６４のＰＴＣサーミスタ層６７を形成する。
【００３６】
この場合に算定した合計膜圧を外部電極６１、６３および外部電極６２、６４におけるＰＴＣサーミスタ層６７にどのような割合で振り分けるかは任意である。例えば外部電極６１と６２とでＰＴＣサーミスタ層６７の膜厚を等しく、外部電極６３と６４とでＰＴＣサーミスタ層６７の膜厚を等しくしてもよいし、外部電極６１および６３にのみＰＴＣサーミスタ層６７を設け、外部電極６２および６４にはＰＴＣサーミスタ層６７を設けないようにすることもできる。
【００３７】
図１に示す通信回路のサージ保護回路に図２、図９に示すＰＴＣ複合チップ部品を適用すれば、外部電極６１および６３それぞれをコネクタ端子６および７に接続し、外部電極６２および６４をトランス８の外部信号の送受用の２端子に接続し、外部電極６５および６６を接地する。この接続による図１と図２との関係は、ＰＴＣサーミスタ３２および３１はそれぞれ、ＰＴＣサーミスタ４および５として、バリスタ３７および３８はそれぞれ、バリスタ２および３として、バリスタ３６および３９はバリスタ１として動作する関係となる。
【００３８】
図２にサージ電流の放出経路４０、４１および４２を示す。コネクタ端子６、７間にサージが印加されＰＴＣサーミスタ３１および３２の間にバリスタ３９および３６のバリスタ電圧を超える電圧が加えられた時には経路４２のように電流が流れＰＴＣサーミスタ３１および３２間の電位を下げる。一方、サージが印加されＰＴＣサーミスタ３６および３９が同電位の状態でグランドに対して過電圧となっている場合は、それぞれからの電流を経路４０および４１を通してグランドへ放出させ、ＰＴＣサーミスタ３１および３２のグランドに対する電位を下げる。
【００３９】
また、これら２種類のサージ状態が長く続く場合はバリスタ３６および３９またはバリスタ３７および３８にも長時間電流が流れ発熱状態となるが、本実施の形態ではＰＴＣサーミスタ３１および３２をバリスタ３６〜３９で挟みこむ構造となっているため、ＰＴＣサーミスタ３１および３２のトリップ温度を安全な温度とすることにより、バリスタ３６〜３９の異常発熱以前にサージが印加されるコネクタ端子６および７からバリスタ３６〜３９を遮断でき、通信用ＩＣ９も遮断することができる。
【００４０】
さらに、外部電極６１〜６６に設けたＰＴＣサーミスタ層６７による電流遮断効果を得ることができ、耐サージ遮断性能を改善することができる。
【００４１】
また、積層セラミック素子特有の実装ストレスや潜在的欠陥によるマイクロクラック等を起因としたショート不具合に対しても、ＰＴＣセラミック層６７を有する外部電極６１〜６６により、電流制限をかけることができ、過電流によるＰＴＣ複合チップ部品の赤熱発火等を防止することができる。
【００４２】
また、外部電極６１〜６４のＰＴＣサーミスタ層６７の膜厚を調整することにより、ＰＴＣサーミスタ３１および３２の修正抵抗値の相対抵抗値精度を所定の範囲内にすることができ、図１のサージ保護回路を設けた通信回路を適正に動作させることができる。
【００４３】
従って、本発明のＰＴＣ複合チップ部品を使用することで、通信回線の相対抵抗値バランスを損なうことなく、バリスタを内蔵したサージ保護回路をワンチップで実現できるという効果が得られる。
【００４４】
通信回線の相対抵抗値のバランスを取る目的などで外部電極６１〜６４によってＰＴＣサーミスタ層６７の膜厚を変える必要がある場合は、外部電極６１〜６４の幅を変えて外観でその外部電極を識別できるようにすることもできる。例えば、図９の外部電極６１と６２とでＰＴＣサーミスタ層６７の膜厚を変えた場合に、外部電極６１の幅と外部電極６２の幅を１：２にするなどして外観上、極性をもたせることも可能である。
【００４５】
なお、ＰＴＣサーミスタ層３１および３２の抵抗値は図６に示すＰＴＣサーミスタ３１および３２の層を重ねる頻度を変えることによっても変更可能であり、またバリスタ電圧は図５および図７に示すバリスタ３６〜３９の層の厚さを変更することによって実現可能である。図２に示す各層の厚さおよび積層する繰り返し頻度は同じでなくてもよい。
【００４６】
本発明の他の実施の形態として、積層セラミックコンデンサの外部電極にも図３に示したようなＰＴＣサーミスタ層６７を設けることにより、積層セラミックコンデンサの実装ストレスや、潜在的不具合によるマイクロクラックに起因するショート不具合が発生しても、外部電極のＰＴＣサーミスタ層が電流制限抵抗となり、積層セラミックコンデンサの赤熱発火事故を防止することができる。積層セラミックコンデンサにおいては、ＰＴＣセラミック層を一対の外部電極の両側に設けても片側のみに設けてもよい。外部電極の片側にのみＰＴＣサーミスタ層を設けた場合は、２つの外部電極の幅を１：２にするなどして外観上の極性をもたせることでＰＴＣサーミスタ層を設けた外部電極を区別可能にできる。
【００４７】
【発明の効果】
本発明のＰＴＣ複合チップ部品は、通信回路のサージ保護回路を構成する第一および第二のＰＴＣサーミスタおよび第一ないし第四のバリスタを１チップ内に集積することにより、サージ保護回路を小さくできる効果がある。
【００４８】
また、外部電極にＰＴＣサーミスタ層を設け、この膜厚を調整して第一のＰＴＣサーミスタおよびこの両端に接続された第一、第二の外部電極を合わせたものの抵抗値と第二のＰＴＣサーミスタおよびこの両端に接続された第三、第四の外部電極を合わせたものの抵抗値とが同じになるようにして相対抵抗値精度を改善し、このＰＴＣ複合チップ部品をサージ保護回路に用いた通信回路の動作を適正に保つことができる。
【００４９】
また、ＰＴＣ複合チップ部品または積層セラミックコンデンサの外部電極にＰＴＣサーミスタ層を設けることにより、マイクロクラックを起因としたショート不具合に対し、電流制限をかけることができ、赤熱発火等を防止することができる。
【図面の簡単な説明】
【図１】通信回路のサージ保護回路を示す回路図である。
【図２】本発明の実施の形態のＰＴＣ複合チップ部品の断面図である。
【図３】図１中の外部電極６５の部分拡大断面図である。
【図４】図２に示すＰＴＣ複合チップ部品の酸化チタン４７の製造を示す図である。
【図５】図２に示すＰＴＣ複合チップ部品のニッケル４５およびバリスタ３６、３９の製造を示す図である。
【図６】図２に示すＰＴＣ複合チップ部品のＰＴＣサーミスタ３２、３１および酸化チタン４６の製造を示す図である。
【図７】図２に示すＰＴＣ複合チップ部品のバリスタ３７、３８およびニッケル４３、４４の製造を示す図である。
【図８】図７に示したＰＴＣサーミスタ層３２、３１およびバリスタ３６〜３９を含む複合層の複数を積層する図２に示すＰＴＣ複合チップ部品の製造を示す図である。
【図９】図２に示すＰＴＣ複合チップ部品の斜視図である。
【符号の説明】
１　　バリスタ
２　　バリスタ
３　　バリスタ
４　　ＰＴＣサーミスタ
５　　ＰＴＣサーミスタ
６　　コネクタ端子
７　　コネクタ端子
８　　トランス
９　　通信用ＩＣ
３１　　ＰＴＣサーミスタ
３２　　ＰＴＣサーミスタ
３４　　酸化チタン
３６〜３９　　バリスタ
４０〜４２　　経路
４３〜４５　　ニッケル
４７　　酸化チタン
４８　　酸化チタン
５０　　制御基板
６１〜６６　　外部電極
６７　　ＰＴＣサーミスタ層
６８　　メッキ層
６９　　はんだメッキ層
８０〜８２　　積層物
【図１】
2004087970.tif 000003
【図２】
2004087970.tif 000004
【図３】
2004087970.tif 000005
【図４】
2004087970.tif 000006
【図５】
2004087970.tif 000007
【図６】
2004087970.tif 000008
【図７】
2004087970.tif 000009
【図８】
2004087970.tif 000010
【図９】
2004087970.tif 000011