(57)【要約】【課題】閾値電圧の面内シフト量を均一にする層間絶縁膜の形成方法を提供する。【解決手段】ステージに冷却ライン２３にガスを用いた熱媒体を通し、それを介して常に一定の温度になるように制御する。これはステージ１４で半導体基板１５を冷却するために、ステージ１４上に刻まれたチャネル１７にガス配管１８を通して冷却媒介用のガス、例えばヘリウム、アルゴン等の不活性ガスを流す。所望の温度にするにはガス配管１８から流すガスの圧力、流量を変化させることにより容易に行えることが出来る。【選択図】  図３
2004281648.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を形成する方法において、
前記方法はプラズマＣＶＤ法を用いて半導体基板を所望の温度に保ちながら成膜を行い、
前記半導体基板温度を所望の温度に保つ方法はステージに冷却ラインにガスを用いた熱媒体を通し、
前記熱媒体の圧力、流量を変動させることにより前記半導体基板を所望の温度に保つことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記ガスを用いた熱媒体はヘリウム、アルゴン、窒素を用いることを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板上に絶縁膜を形成する方法において、
前記方法はプラズマＣＶＤ法を用いて半導体基板を所望の温度に保ちながら成膜を行い、
前記半導体基板の温度が５５０℃以下であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１、２または３記載の半導体装置の形成方法において、
前記絶縁膜はトランジスタ形成後に形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係わり、特にトランジスタ形成後の配線間を埋め込む層間絶縁膜形成に関するものである。
【０００２】
【従来の技術】
近年、半導体素子の高速化に伴い、メタル配線としては銅が、絶縁膜としてはＦＳＧ、ＳｉＯＣ、ポーラス膜と言った低誘電率膜を用いることが主流になっている。
【０００３】
しかしこの低誘電膜形成時において、プラズマＣＶＤ、高密度プラズマＣＶＤを用いた場合はプラズマにより半導体素子に対してプラズマダメージを与え、半導体素子の特性劣化を引き起こすという場合がある。
【０００４】
そのため、高密度プラズマＣＶＤ法を用いて絶縁膜を形成する場合、プラズマ形成のために、異なる複数の周波数を用いる方法が通常行われている。具体的には基板側には１３．５６ＭＨｚとこれより低い周波数例えば４００ｋＨｚとを用いて、プラズマ中のイオンの追従を制御することにより素子に対して低ダメージ化を行っている（例えば特許文献１）。
【０００５】
また、近年の半導体素子の微細化によりゲート絶縁膜は、シリコン酸化膜のみ単層膜からシリコン窒化膜の積層膜若しくはシリコン酸化膜の単層膜として用いることが提案されている。
【０００６】
シリコン窒化膜の形成にプラズマＣＶＤを用いた場合、半導体基板を保持するサセプターの温度を２５０℃乃至３５０℃に温度制御された状態で成膜することにより半導体基板に対してのプラズマダメージを低減しトランジスタのＣＶヒステリシスを低減している。これは半導体基板に絶縁膜を成膜している際のリーク電流を減少させ低ダメージ化している（例えば特許文献２）。
【０００７】
【特許文献１】
特開平１１−１５４６７３号公報（第１−１４頁、第１１図）
【特許文献２】
特開２００１−２７４１４８号公報（第１−１７頁、第１図）
【０００８】
【発明が解決しようとする課題】
特許文献１に記載の方法は、ＲＦ基板バイアス用電源を複数台持たせることが必要である。したがって、装置価格の上昇や制御系の見直しが発生し、既存の半導体生産ラインへの展開は困難である。
【０００９】
また、特許文献１に記載の方法は異なる複数の周波数を用いるため、膜の膜密度は厚さ方向に対して緻密度が異なり、下層との電気的導通を行うためのコンタクトホールの断面形状が歪になり、上下層間のコンタクト抵抗のバラツキが大きくなるという課題を有している。
【００１０】
また、特許文献２の方法は既設の半導体生産ラインの装置に対し改良もなく行えるが、シラン、酸素若しくは二窒化酸素を用いて膜を形成した場合、成膜温度が低いため、膜中に多量の解離水素が含有し半導体素子の層間絶縁膜として用いることは出来ない。
【００１１】
【課題を解決するための手段】
本発明に係る第１の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する方法において、プラズマＣＶＤ法を用いて半導体基板を所望の温度に保ちながら成膜を行い、半導体基板を所望の温度に保つ方法はステージに冷却ラインにガスを用いた熱媒体を通し、熱媒体の圧力、流量を変動させることにより半導体基板を所望の温度に保つことを特徴とするものである。
【００１２】
この方法によれば、その他の半導体基板の温度を一定にする方法と比較して、冷熱変動の応答性に優れている。
【００１３】
なお、本発明の半導体装置の製造方法において、ガスを用いた熱媒体はヘリウム、アルゴン、窒素を用いることがより好ましい。
【００１４】
また本発明に係る第２の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する方法において、プラズマＣＶＤ法を用いて半導体基板温度を常に所望の温度に保ちながら成膜を行い、半導体基板の温度が５５０℃以下であることを特徴とするものである。
【００１５】
なお、本発明の半導体装置の製造方法において、絶縁膜はトランジスタ形成後に形成することがより好ましい。
【００１６】
【発明の実施の形態】
以下に図面を参照して本発明を説明する。
【００１７】
図１はトランジスタ形成後の半導体装置の断面模式図である。
【００１８】
半導体基板１上にトランジスタ２が形成されており、トランジスタ２形成後に層間絶縁膜３が形成されている。トランジスタ２は素子分離としてＳＴＩを用いており、ゲートの構造としてはサリサイドゲートを用いたＬＤＤ構造である。素子分離としてＳＴＩ、ゲートとしてサリサイドゲートを代表的なトランジスタ２構造の一例として示したが、ＬＯＣＯＳによる素子分離やポリシリコンゲート、メタルゲート、ポリメタルゲート構造を有したトランジスタ２、層間絶縁膜３としてＢＰＳＧ膜、ＰＳＧ膜でも本発明の効果は有効である。
【００１９】
図１は層間絶縁膜３を形成した後ＣＭＰにより平坦化が施された後の断面図である。ＣＭＰ後の層間絶縁膜３膜中のドーパント例えばＢＰＳＧ膜の場合、ボロン、燐、ＰＳＧ膜の場合は燐が大気中水分と反応し、析出物が層間絶縁膜３上に形成される。
【００２０】
この析出物を防ぐ防止膜として、図２に示すように第１の絶縁膜４が半導体基板１全面に形成される。さらに、トランジスタ２と電気的導通を行うためのコンタクトホールを形成し、そのコンタクトホールに金属膜５を埋め込み、金属膜５を成膜、配線パターンを形成し金属配線膜６としている。
【００２１】
更に上層に金属配線を形成するため、その層間絶縁膜として第２の絶縁膜７が形成されている。本発明はこの第２の絶縁膜７の成膜方法により、半導体素子のトランジスタ特性の一つである閾値電圧（以下、Ｖｔと呼ぶ）の面内シフト量を改善している。
【００２２】
例えば、析出物防止膜である第１の絶縁膜４としてはシラン、二窒化酸素を材料ガスとしたプラズマＣＶＤ法によるシリコン酸化膜やシラン、酸素、アルゴンを材料ガスとした高密度プラズマＣＶＤ法によるシリコン酸化膜、ＴＥＯＳ、オゾンを材料ガスとした熱ＣＶＤ法によるシリコン酸化膜などであり、コンタクトホールに埋め込む金属膜５としてはチタン膜、窒化チタン膜の高融点金属膜を積層した上に熱ＣＶＤ法によるタングステン膜を埋め込んでいる。その上に形成する金属配線膜６はタングステン、アルミニウム合金、銅等を用いている。
【００２３】
次に第２の絶縁膜７の成膜方法について説明する。
【００２４】
図３は高密度プラズマＣＶＤ法を用いた第２の絶縁膜７形成装置の概念図である。
【００２５】
処理チャンバー１１には材料ガスを導入するためのガス導入部１２、未反応ガス、副生成物等の処理チャンバー１１から放出するための真空ライン１３、静電チャック機構を備えたステージ１４があり、その上に半導体基板１５を設置している。
【００２６】
この静電チャック機構を備えたステージ１４上には無数のペデスタル１６があり、ペデスタル１６の間にはガスを流すためのチャネル１７を有している。このチャネル１７に流量制御したガスを流せるガス配管１８が設置されている。基板バイアスが印加出来るようにステージ１４には高周波電源１９が繋がれている。
【００２７】
処理チャンバー１１の上部にはセラミックなどの絶縁物で形成されたドーム状のベルジャー２０があり、さらにその周囲にはコイル２１があり、このコイル２１を介し高周波電源２２が設置されている。
【００２８】
半導体基板１５に第２の絶縁膜７を形成する時、処理チャンバー１１内にある半導体基板１５は、静電チャック機構を有したステージ１４上に設置され、静電チャックにより、ステージ１４と裏面が密着した状態である。次に高密度プラズマを生成するために、ガス導入部１２から材料ガスを導入し、真空ライン１３の先にある圧力制御機構により常に処理チャンバー内部の圧力が０．１〜１５Ｐａ程度になるように常に制御されている。ベルジャー２０上部に設置されているコイル２１から高周波を印加しチャンバー内部にプラズマを生成する。
【００２９】
さらに処理チャンバー内部に生成されたプラズマにより、第２の絶縁膜７が形成されるが、埋め込みを行うためには、ステージ１４に高周波を印加し、アルゴン等によるスパッタリングを行う。
【００３０】
シリコン酸化膜を形成するには、材料ガスとして、シラン、酸素、アルゴン等の混合ガスを用いる。またシリコン弗化膜を形成するには上記材料ガスに更に四弗化シランを添加する。
【００３１】
本発明では処理チャンバー１１内に生成されたプラズマの輻射熱により半導体基板は加熱されるため、半導体基板１５温度を一定に保つための冷却機構を有することを特徴としている。
【００３２】
その具体的な方法としてステージに冷却ライン２３にガスを用いた熱媒体を通し、それを介して常に一定の温度になるように制御する。これはステージ１４で半導体基板１５を冷却するために、ステージ１４上に刻まれたチャネル１７にガス配管１８を通して冷却媒介用のガス、例えばヘリウム、アルゴン等の不活性ガスを流す。
【００３３】
上記の方法によりプラズマで半導体基板１５は加熱されるが、裏面から冷却し熱平衡状態となり、常に半導体基板１５温度を一定に保つことが出来る。
【００３４】
所望の温度にするにはガス配管１８から流すガスの圧力、流量を変化させることにより容易に行えることが出来る。またこの図３には描いていないが、半導体基板１５をパイロメーターなどにより常に温度をモニタリングし、ガス配管１８から流す媒介ガスの圧力、流量を変動させることにより半導体基板１５温度を一定に保つことが出来る。
【００３５】
本発明はステージ中の冷却ライン２３にガスを用いた熱媒体を通し、それを介して常に一定の温度になるように制御することを特徴としている。
【００３６】
その他の半導体基板１５の温度を一定にする方法としては、冷却ライン２３から流す熱媒体の温度を変化させる方法がある。しかし、熱変動の応答性から判断すると好ましい方法ではない。
【００３７】
以上のように説明した本発明では上記従来技術の課題を解消し、既設の半導体生産ラインでの設備に対し大幅な装置改造も必要としない。
【００３８】
次に第２の絶縁膜７形成条件とトランジスタ特性との関係を説明する。
【００３９】
本発明ではＶｔの半導体基板１５面内に対して均一性（以下面内シフト量と呼ぶ。）を向上させることを特徴とする。
【００４０】
さらにＶｔはトランジスタ形成後の層間絶縁膜３形成において高密度プラズマ源を用いて形成する場合、半導体基板１５温度とＶｔ値の面内シフト量との相関を明確にし、成膜時の半導体基板１５温度を制御することにより面内シフト量を低減させることを特徴とする。
【００４１】
図４には半導体基板１５の基板温度とＶｔの半導体基板１５面内バラツキについて示す。このグラフの横軸は基板温度、縦軸には面内でのＶｔの最大値と最小値の差である。
【００４２】
本実施形態では基板温度を所望の温度にするため、図３のガス配管１８から流すガスの設定圧力を変化させている。また、媒介ガスとしてヘリウムを用い、材料ガスとしてはシラン、酸素、アルゴンを用いて成膜時の圧力が０．７〜１．５Ｐａになるように制御しシリコン酸化膜を形成した。
【００４３】
このグラフから解るように５５０℃に臨界点を有し、５５０℃以下にすると急激に面内バラツキ量が低減することがわかる。
【００４４】
この面内バラツキ量について図５を用いて詳細に説明する。図５（ａ）は基板温度が６００℃の場合、図５（ｂ）は基板温度が４００℃の場合である。
【００４５】
図５（ａ）からＶｔが左から右方向に変動している。しかし、図５（ｂ）から図５（ａ）のような左から右方向に対してのＶｔの傾斜はないことがわかる。また、今回は示していないが、５５０℃時の面内バラツキについても（ｂ）のように傾斜が無い。
【００４６】
図４及び図５の結果から、トランジスタ形成後のプラズマを用いた層間絶縁膜の形成時の半導体基板１５温度としては５５０℃以下で成膜するとＶｔの面内シフト量を低減させることが出来る。
【００４７】
プラズマダメージによる特性劣化は色々なトランジスタ特性に影響するが特に、Ｖｔに対して感度が高く、この特性で問題が無ければプラズマダメージによる特性劣化はないと判断できる。
【００４８】
【発明の効果】
以上説明したように本発明は、高密度プラズマ源を用いて絶縁膜をトランジスタ形成以降の半導体基板に成膜する場合、Ｖｔの面内バラツキを少なくすることが出来る。
【図面の簡単な説明】
【図１】トランジスタ形成後の半導体装置の断面模式図（１）
【図２】トランジスタ形成後の半導体装置の断面模式図（２）
【図３】高密度プラズマＣＶＤ法を用いた絶縁膜形成装置の概念図
【図４】半導体基板温度と閾値電圧面内シフト量との相関グラフ
【図５】Ｖｔのウェハ面内シフト量を示す図
【符号の説明】
１  半導体基板
２  トランジスタ
３  層間絶縁膜
４  第１の絶縁膜
５  金属膜
６  金属配線膜
７  第２の絶縁膜
１１  処理チャンバー
１２  ガス導入部
１３  真空ライン
１４  静電チャック機構を備えたステージ
１５  半導体基板
１６  ペデスタル
１７  チャネル
１８  ガス配管
１９  高周波電源（基板バイアス用）
２０  ベルジャー
２１  コイル
２２  高周波電源
２３  冷却ライン
【図１】
2004281648.tif 000003
【図２】
2004281648.tif 000004
【図３】
2004281648.tif 000005
【図４】
2004281648.tif 000006
【図５】
2004281648.tif 000007