(57)【要約】【課題】映像信号の変換に必要とされるメモリ容量を低減する。【解決手段】平面表示装置は複数の走査線Ｙと、複数の走査線Ｙに交差する複数の信号線Ｘと、複数の走査線Ｙおよび複数の信号線Ｘとの交差位置に配置され各々一対の走査線Ｙおよび信号線Ｘ間の電圧に対応して駆動される複数の表示画素ＰＸと、複数の表示画素ＰＸに対するデジタル映像信号を処理する映像信号処理回路４と、複数の走査線Ｙを順次駆動する走査線ドライバ３と、走査線ドライバ３によって複数の走査線Ｙの各々が駆動される間に映像信号処理回路４からの処理結果に基づいて複数の信号線Ｘを電圧パルス方式で駆動する信号線ドライバ２とを備える。特に、映像信号処理回路４はガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリ４２を含む。【選択図】    図１
2004264423.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、前記複数の走査線に交差する複数の信号線と、前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素と、前記複数の表示画素に対するデジタル映像信号を処理する映像信号処理回路と、前記複数の走査線を順次駆動する走査線ドライバと、前記走査線ドライバによって前記複数の走査線の各々が駆動される間に前記映像信号処理回路からの処理結果に基づいて前記複数の信号線を電圧パルス方式で駆動する信号線ドライバとを備え、前記映像信号処理回路はガンマ補正を兼ねて前記デジタル映像信号を前記電圧パルス方式に適合する値に変換するテーブルメモリを含むことを特徴とする平面表示装置。
【請求項２】
前記映像信号処理回路は前記複数の表示画素の素子特性差を正規化するために互いに異ならせて前記テーブルメモリに格納される複数の変換テーブル、各々対応表示画素の素子特性に対応して前記複数の変換テーブルのうちの１つを特定する複数の補正データを保持する素子特性差補正メモリ、および各表示画素について素子特性差補正メモリから供給される補正データによって特定される変換テーブルを選択しこの変換テーブルの変換結果を出力する切替回路を含むことを特徴とする請求項１に記載の平面表示装置。
【請求項３】
前記素子特性差補正メモリが揮発性である場合に前記素子特性差補正メモリに接続され、電源投入に伴って前記素子特性補正メモリに前記複数の補正データを供給する不揮発性の補助メモリをさらに備えることを特徴とする請求項２に記載の平面表示装置。
【請求項４】
前記表示画素は表面伝導型電子放出素子を含むことを特徴とする請求項１に記載の平面表示装置。
【請求項５】
複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動回路であって、前記複数の表示画素に対するデジタル映像信号を処理する映像信号処理回路と、前記複数の走査線を順次駆動する走査線ドライバと、前記走査線ドライバによって前記複数の走査線の各々が駆動される間に前記映像信号処理回路からの処理結果に基づいて前記複数の信号線を電圧パルス方式で駆動する信号線ドライバとを備え、前記映像信号処理回路はガンマ補正を兼ねて前記デジタル映像信号を前記電圧パルス方式に適合する値に変換するテーブルメモリを含むことを特徴とする表示用駆動回路。
【請求項６】
前記映像信号処理回路は前記複数の表示画素の素子特性差を正規化するために互いに異ならせて前記テーブルメモリに格納される複数の変換テーブル、各々対応表示画素の素子特性に対応して前記複数の変換テーブルのうちの１つを特定する複数の補正データを保持する素子特性差補正メモリ、および各表示画素について素子特性差補正メモリから供給される補正データによって特定される変換テーブルを選択しこの変換テーブルの変換結果を出力する切替回路を含むことを特徴とする請求項５に記載の表示用駆動回路。
【請求項７】
前記素子特性差補正メモリが揮発性である場合に前記素子特性差補正メモリに接続され、電源投入に伴って前記素子特性補正メモリに前記複数の補正データを供給する不揮発性の補助メモリをさらに備えることを特徴とする請求項６に記載の表示用駆動回路。
【請求項８】
前記表示画素は表面伝導型電子放出素子を含むことを特徴とする請求項５に記載の表示用駆動回路。
【請求項９】
複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動方法であって、前記複数の表示画素に対するデジタル映像信号を処理し、前記複数の走査線を順次駆動し、前記複数の走査線の各々が駆動される間に前記デジタル映像信号の処理結果に基づいて前記複数の信号線を電圧パルス方式で駆動し、前記デジタル映像信号処理はガンマ補正を兼ねて前記デジタル映像信号を前記電圧パルス方式に適合する値に変換するテーブルメモリを用いて行われることを特徴とする表示用駆動方法。
【請求項１０】
前記テーブルメモリは前記複数の表示画素の素子特性差を正規化するために互いに異ならせた複数の変換テーブルを含み、各々対応表示画素の素子特性に対応して前記複数の変換テーブルのうちの１つを特定する複数の補正データを保持する素子特性差補正メモリを用い各表示画素についてこの素子特性差補正メモリから得られる補正データによって特定される変換テーブルを選択しこの変換テーブルの変換結果を出力することを特徴とする請求項９に記載の表示用駆動方法。
【請求項１１】
前記素子特性差補正メモリが揮発性である場合に電源投入に伴って不揮発性の補助メモリから前記素子特性補正メモリに前記複数の補正データを供給することを特徴とする請求項１０に記載の表示用駆動方法。
【請求項１２】
前記表示画素は表面伝導型電子放出素子を含むことを特徴とする請求項９に記載の表示用駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は複数の表示画素が例えば表面伝導型電子放出素子を用いて構成されるフィールド・エミッション・ディスプレイ（ＦＥＤ）のような平面表示装置、並びにこの平面表示装置のための表示用駆動回路および表示用駆動方法に関する。
【０００２】
【従来の技術】
ＦＥＤは、一般に表示パネル、この表示パネルを駆動する駆動回路とを備える。表示パネルは、横（水平）方向に伸びる複数の走査線、これら走査線に交差して縦（垂直）方向に伸びる複数の信号線、並びにこれら走査線および信号線の交差位置に配置される複数の表示画素を含む。カラー表示用の表示パネルでは、例えば水平方向において隣接する３個の表示画素がカラー表示画素として用いられる。各表示画素は表面伝導型電子放出素子およびこの電子放出素子から放出される電子ビームにより発光する赤（Ｒ）、緑（Ｇ）または青（Ｂ）の蛍光体で構成される。
【０００３】
駆動回路は、映像信号を処理する映像信号処理回路、複数の走査線の一端に接続される走査線ドライバ、および複数の信号線の一端に接続される信号線ドライバ等を含む。走査線ドライバは走査信号を用いて複数の走査線を順次駆動し、信号線ドライバは各走査線が駆動される間に映像信号処理回路からの映像信号に対応したパルス幅の駆動信号を用いて複数の信号線を駆動する。各表示画素は対応信号線および対応走査線間の画素電圧に対応した輝度で発光する。
【０００４】
ところで、従来の映像信号処理回路は例えば図７に示すようにＡＤ変換回路、ガンマ補正回路、変換テーブル等を含む。ここで、ＡＤ変換回路は例えばＴＶ放送番組等のアナログ映像信号をデジタル形式に変換する。この映像信号はさらにガンマ補正回路でガンマ補正され、このガンマ補正後に変換テーブルで信号線ドライバの駆動方式に適合する値に変換され、信号線ドライバに供給される。一般に、ガンマ補正回路および変換テーブルは映像信号の入力値に対応する値を出力するようなメモリで構成することが可能である。
【０００５】
また、複数の表示画素が表面伝導型電子放出素子を用いて構成される場合には、例えば図８に示す素子特性差補正メモリおよび乗算器が製造プロセスに依存して複数の表示画素間に生じる素子特性のバラツキを補償するために設けられる。素子特性差補正メモリは全表示画素の素子特性を測定した結果を反映した補正係数として複数の補正データを保持し、乗算器は各表示画素に対する映像信号にこの表示画素の補正データを乗じる。これにより、同一レベルの映像信号に対する輝度を均一化することができる。（例えば、特許文献１を参照。）
【０００６】
【特許文献１】
特開平７−１８１９１１号公報
【０００７】
【発明が解決しようとする課題】
図７に示す映像信号処理回路では、階調数分のガンマ補正回路用データに加えて階調数分の変換テーブル用データを用意しなくてはならず、これに伴って合計のメモリ容量も不必要に多くなっている。また、図８に示す映像信号処理回路では、素子特性差補正メモリが表示パネルの全表示画素数分の補正データを格納するためのメモリ容量を必要とする。ここで、表示パネルの画素数が横１２８０×３（ＲＧＢ）で縦７２０であるとし、ＡＤ変換回路が映像信号を１０２４階調表示可能な１０ビットのデジタル映像信号を出力すると仮定すれば、素子特性差補正メモリのメモリ容量は１０（階調ビット）×１２８０（横画素数）×３（ＲＧＢ）×７２０（縦画素数）≒２７．６Ｍビットとなり、結果として製造コストが著しく上昇してしまう。さらに、全表示画素の素子特性がＦＥＤ製造後の検査時に測定される場合には、例えば素子特性差補正メモリを揮発性として、不揮発性の補助メモリがこの素子特性差補正メモリに接続される。この補助メモリは全表示画素の素子特性の測定結果に基づいて作成された複数の補正データを保持し、ＦＥＤの電源投入時にこれら補正データを素子特性補正メモリに転送する。この構成は、ＦＥＤの製造工程が素子特性の測定を含む補正データの準備のために滞ることを防止することができるが、補助メモリが素子特性差補正メモリと同じメモリ容量を必要とするために製造コストをさらに上昇させる結果となる。加えて、補助メモリから素子特性差補正メモリへのデータ転送量が膨大であるために電源投入後すぐに画像を表示することができない。
【０００８】
本発明の目的は映像信号の変換に必要とされるメモリ容量を低減できる平面表示装置、表示用駆動回路、および表示用駆動方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明によれば、複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素と、複数の表示画素に対するデジタル映像信号を処理する映像信号処理回路と、複数の走査線を順次駆動する走査線ドライバと、走査線ドライバによって複数の走査線の各々が駆動される間に映像信号処理回路からの処理結果に基づいて複数の信号線を電圧パルス方式で駆動する信号線ドライバとを備え、映像信号処理回路はガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを含む平面表示装置が提供される。
【００１０】
また、本発明によれば、複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動回路であって、複数の表示画素に対するデジタル映像信号を処理する映像信号処理回路と、複数の走査線を順次駆動する走査線ドライバと、走査線ドライバによって複数の走査線の各々が駆動される間に映像信号処理回路からの処理結果に基づいて複数の信号線を電圧パルス方式で駆動する信号線ドライバとを備え、映像信号処理回路はガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを含む表示用駆動回路が提供される。
【００１１】
さらに、本発明によれば、複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動方法であって、複数の表示画素に対するデジタル映像信号を処理し、複数の走査線を順次駆動し、複数の走査線の各々が駆動される間にデジタル映像信号の処理結果に基づいて複数の信号線を電圧パルス方式で駆動し、デジタル映像信号処理はガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを用いて行われる表示用駆動方法が提供される。
【００１２】
これら平面表示装置、表示用駆動回路、および表示用駆動方法では、デジタル映像信号処理がガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを用いて行われる。この場合、ガンマ補正用および変換テーブル用に２種類のデータを用意する必要がないため、映像信号の変換に必要なテーブルメモリの合計メモリ容量を低減することができる。
【００１３】
【発明の実施の形態】
以下、本発明の第１実施形態に係る平面表示装置について添付図面を参照して説明する。この平面表示装置は例えばカラー表示画素数が横：縦＝１２８０：７２０という７２０ＰハイビジョンＸＧＡ解像度を持つフィールド・エミッション・ディスプレイ（ＦＥＤ）装置である。
【００１４】
図１はこの平面表示装置の回路構成を概略的に示す。平面表示装置は表示パネル１、信号線ドライバ２、走査線ドライバ３、映像信号処理回路４、入力回路５、およびタイミング発生回路６を備える。表示パネル１は横（水平）方向に伸びるｍ（＝７２０）本の走査線Ｙ（Ｙ１〜Ｙｍ）、これら走査線Ｙ１〜Ｙｍに交差して縦（垂直）方向に伸びるｎ（＝１２８０×３）本の信号線Ｘ（Ｘ１〜Ｘｎ）、並びにこれら走査線Ｙ１〜Ｙｍおよび信号線Ｘ１〜Ｘｎの交差位置近傍に配置されるｍ×ｎ（＝約２７６万）個の表示画素ＰＸを支持基板上に有する。各カラー表示画素は水平方向において隣接する３個の表示画素ＰＸにより構成される。このカラー表示画素では、３個表示画素ＰＸがそれぞれ表面伝導型電子放出素子１１およびこれら電子放出素子１１から放出される電子ビームにより発光する赤（Ｒ）、緑（Ｇ）、および青（Ｂ）の蛍光体１２により構成される。各走査線Ｙは対応行の表示画素ＰＸの電子放出素子１１に接続される走査電極として用いられ、各信号線Ｘは対応列の表示画素ＰＸの電子放出素子１１に接続される信号電極として用いられる。
【００１５】
信号線ドライバ２、走査線ドライバ３、映像信号処理回路４、入力回路５、およびタイミング発生回路６は表示パネル１の駆動回路として用いられ、表示パネル１の周囲に配置される。信号線ドライバ２は信号線Ｘ１〜Ｘｎに接続され、走査線ドライバ３は走査線Ｙ１〜Ｙｍに接続される。入力回路５は外部の信号源から供給されるアナログＲＧＢ映像信号および同期信号の入力処理を行い、映像信号を映像信号処理回路４に供給し、同期信号をタイミング発生回路６に供給する。映像信号処理回路４は入力回路５からの映像信号に対してデジタル形式の信号処理を行う。タイミング発生回路６は同期信号に基づいて信号線ドライバ２、走査線ドライバ３および映像信号処理回路４の動作タイミングを制御する。この制御により、走査線ドライバ３は走査信号を用いて走査線Ｙ１〜Ｙｍを順次駆動し、信号線ドライバ２は走査線Ｙ１〜Ｙｍの各々が走査線ドライバ３によって駆動される間に電圧パルス方式の信号線駆動信号により信号線Ｘ１〜Ｘｎを駆動する。
【００１６】
映像信号処理回路４は、水平同期信号に同期して入力回路５から供給されるアナログＲＧＢ映像信号をデジタル形式に変換するＡＤ変換回路４１およびガンマ補正を兼ねてＡＤ変換回路４１からのデジタルＲＧＢ映像信号を信号線駆動信号の電圧パルス方式に適合する値に変換する変換テーブルメモリ４２を有する。ＡＤ変換回路４１では、アナログＲＧＢ映像信号が各表示画素ＰＸについて例えば１０２４階調表示可能な１０ビット階調データに変換される。変換テーブルメモリ４２はこの階調データの全階調値に割り当てられる１０２４個の１０ビット変換データを変換テーブルとして格納している。
【００１７】
信号線ドライバ２はラインメモリ２０、ラインメモリ２１、および駆動信号発生回路２２を含む。ラインメモリ２０は各水平走査期間においてタイミング発生回路６から供給されるクロックＣＫ１に同期して１水平ライン分の映像信号をサンプリングし、これら映像信号、すなわちｎ個の階調データを並列的に出力する。ラインメモリ２１は全ての階調データがラインメモリ２０から出力された状態でタイミング発生回路６から供給されるラッチパルスＤＬに応答してこれら階調データをラッチし、ラインメモリ２０が再びサンプリング動作する後続の１水平走査期間において階調データを保持する。駆動信号発生回路２２はラインメモリ２１から並列的に出力される階調データにそれぞれ対応するパルス振幅およびパルス幅を有するｎ個の電圧パルスを信号線駆動信号として発生して信号線Ｘ１〜Ｘｎに供給する。駆動信号発生回路２２はカウンタ２３、ｎ個のパルス幅変調回路２４、およびｎ個の出力バッファ２５を含む。カウンタ２３は１０ビットの構成であり、各水平走査期間の開始に伴ってタイミング発生回路６から供給されるリセット信号ＲＳＴに応答して初期化されこのリセット信号ＲＳＴに続いてタイミング発生回路６から供給されるクロックＣＫ２をカウントアップし、各水平走査期間のうちの有効映像期間を１０２４段階の時間長で表す１０ビットのカウントデータを出力する。各パルス幅変調回路２３は例えばラインメモリ２１から供給される対応階調データとカウンタ２３から供給されるカウントデータとを比較し、カウントデータが階調データに到達するまでの期間に等しいパルス幅の電圧パルスを出力するようなコンパレータからなる。各出力バッファ２５は外部から供給される基準電圧Ｖ１，Ｖ２，Ｖ３，およびＶ４を対応パルス幅変調回路２３に供給される階調データの上位２ビットに基づいて選択し、このパルス変調回路２３からのパルス電圧のパルス幅に等しい期間だけ選択基準電圧を出力するように構成される。これにより、パルス幅変調回路２３からの電圧パルスがこれら基準電圧Ｖ１，Ｖ２，Ｖ３，およびＶ４のうちのいずれかに等しいパルス振幅に増幅される。信号線駆動信号は階調データの階調値に依存したパルス振幅およびパルス幅を有する正の電圧である。
【００１８】
走査線ドライバ３は垂直同期信号を１水平走査期間毎にシフトしてｍ個の出力端の１つから出力するシフトレジスタ３１、およびこれらｍ個の出力端からのパルスにそれぞれ応答して走査信号を走査線Ｙ１〜Ｙｍに出力するｍ個の出力バッファ３２を含む。この走査信号は走査電圧端子から供給される負の電圧Ｖｙｏｎであり、１水平走査期間だけ出力される。各電子放出素子１１では、信号線Ｘおよび走査線Ｙからなる電極間の素子電圧Ｖｆがスレッショルドを越えたときに放電が起き、これにより放出される電子ビームが蛍光体１２を励起する。各表示画素ＰＸの輝度は信号線駆動信号のパルス幅およびパルス振幅に依存して電子放出素子１１に流れる放出電流Ｉｃによって制御される。
【００１９】
図２は電子放出素子１１が設計通りに形成された場合に得られる素子電圧Ｖｆに対する放出電流Ｉｃの特性を示す。基準電圧Ｖ１，Ｖ２，Ｖ３，およびＶ４は、電子放出素子１１が図２に示すＩ４を放出電流Ｉｃの最大値として駆動される場合に放出電流Ｉｃの最大値Ｉ４を４等分した放出電流Ｉｃの値Ｉ１，Ｉ２，Ｉ３，およびＩ４に対応する素子電圧Ｖｆの値に設定される。
【００２０】
図３は各電子放出素子１１の輝度を映像信号の階調値に対して一定の傾きで変化させる場合に必要とされる変換テーブルの変換特性を示す。図３では、変換テーブルメモリ４２に入力される階調データの階調値と変換テーブルメモリ４２から出力される階調データの階調値との関係が太線で示される。具体的には、入力階調値が０〜２５５という範囲にある場合、この入力階調値は０〜１０２３という範囲の出力階調値に変換される。これにより、信号線駆動信号のパルス振幅は基準電圧Ｖ１に等しい電圧値に設定され、パルス幅はこの出力階調値に対応して０〜１０２３という範囲の時間長に設定される。入力階調値が２５６〜５１１という範囲にある場合、この入力階調値は５１２〜１０２３という範囲の出力階調値に変換される。これにより、信号線駆動信号のパルス振幅は基準電圧Ｖ２に等しい電圧値に設定され、パルス幅はこの出力階調値に対応して５１１〜１０２３という範囲の時間長に設定される。入力階調値が５１２〜７６７という範囲にある場合、この入力階調値は６８４〜１０２３という範囲の出力階調値に変換される。これにより、信号線駆動信号のパルス振幅は基準電圧Ｖ３に等しい電圧値に設定され、パルス幅はこの出力階調値に対応して６８４〜１０２３という範囲の時間長に設定される。入力階調値が７６８〜１０２３という範囲にある場合、この入力階調値は７６８〜１０２３という範囲の出力階調値に変換される。これにより、信号線駆動信号のパルス振幅は基準電圧Ｖ４に等しい電圧値に設定され、パルス幅はこれら階調値にそれぞれ対応して７６８〜１０２３という範囲の時間長に設定される。
【００２１】
図４は信号線ドライバ２の動作により得られる信号波形を示す。カウンタ２３は水平同期信号に同期して初期化された時点からクロックＣＫ２のカウントを開始し１０２４個を越えるまで継続する。ここで、階調データが例えば７６７のような階調値で映像信号処理回路４のＡＤ変換回路４１から出力されると、この階調データが変換テーブルメモリ４２で１０２３という最大階調値に変換される。この後、階調データはラインメモリ２０および２１を介してパルス幅変調回路２４のコンパレータに供給され、カウンタ２３からのカウント値と比較される。コンパレータはカウント値が初期状態の０から階調データの階調値である１０２３に変化するまで持続するパルス幅のパルス電圧を出力する。また、出力バッファ２５はパルス幅変調回路２４に入力された階調データの上位２ビットに基づいて基準電圧Ｖ３を選択する。従って、信号線駆動信号のパルス振幅は基準電圧Ｖ３に等しい電圧値に設定され、パルス幅は１０２３という階調値に対応して１０２３という時間長に設定される。また、ＡＤ変換回路４１が例えば７６８のような階調値で階調データを出力すると、この階調データが変換テーブルメモリ４２で１０２３に対して低い７６８という階調値に変換される。この後、階調データはラインメモリ２０および２１を介してパルス幅変調回路２４のコンパレータに供給され、カウンタ２３からのカウントデータと比較される。コンパレータはカウント値が初期状態の０から階調データの階調値に等しい７６８に変化するまで持続するパルス幅のパルス電圧を出力する。また、出力バッファ２５はパルス幅変調回路２４に入力された階調データの上位２ビットに基づいて基準電圧Ｖ４を選択する。従って、信号線駆動信号のパルス振幅は基準電圧Ｖ４に等しい電圧値に設定され、パルス幅は７６８という階調値に対応して７６８という時間長に設定される。このようにしてＡＤ変換回路４１から出力される階調データの階調値は、走査信号が供給される状態で信号線駆動信号のパルス振幅およびパルス幅の積に変換されることになる。この結果、図５に示すような傾きの比例関係が電子放出素子１１の輝度とＡＤ変換回路から出力される階調データの階調値との間に得られる。
【００２２】
変換テーブルメモリ４２内の変換データは、実際には階調データの階調値に対する電子放出素子１１の輝度を図５に示す一定の傾きの直線に沿って変化させるのではなく、図５に示すガンマ補正曲線に沿って電子放出素子１１の輝度を変化させるように選定される。ここでは、各変換データが階調データと同様な１０ビットのワード長に設定されているが、例えば変換データのワード長を１１ビット以上にすることにより各水平走査期間の有効映像期間の分割数を増大させてよりきめ細かな変換制御を行うこともできる。
【００２３】
上述の実施形態の平面表示装置では、デジタル映像信号処理がガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを用いて行われる。この場合、ガンマ補正用および変換テーブル用に２種類のデータを用意する必要がないため、映像信号の変換に必要なテーブルメモリ４２の合計メモリ容量を低減することができる。
【００２４】
以下、本発明の第２実施形態に係る平面表示装置について説明する。図６はこの平面表示装置の映像信号処理回路の構成を示す。この平面表示装置は図６に示す映像信号処理回路を除いて第１実施形態の平面表示装置と同様に構成される。このため、第１実施形態に対して相違する構成について説明し、重複する説明を省略する。
【００２５】
図６に示す映像信号処理回路４は、図１に示す表示画素ＰＸの表面伝導型電子放出素子１１の素子特性のバラツキを補償するように構成されている。この映像信号処理回路４では、変換テーブルメモリ４２が電子放出素子１１相互の特性差を正規化するために異ならせた例えば１６種類の変換テーブルを有し、素子特性差補正メモリ４３および切替回路４４がこれら変換テーブルのうちのいずれかをそれぞれの表示画素ＰＸに対して選択的に割り当てるために設けられる。素子特性差補正メモリ４３は全表示画素ＰＸの電子放出素子１１の素子特性を測定した結果に対応した複数の補正データを保持する。ここで、各補正データは測定結果を反映する補正係数の１０ビットではなく、変換テーブルメモリ４２に格納された１６種類の変換テーブルのうちの１つを特定する４ビットの構成である。これら補正データはＡＤ変換回路４１から変換テーブルメモリ４２に供給される階調データの表示画素ＰＸに対応して素子特性差補正メモリ４３から切替回路４４に読み出される。切替回路４４は変換テーブルメモリ４２に格納された１６種類の変換テーブルのうちの１つを補正データに基づいて選択し、この変換テーブルで変換された階調データを信号線ドライバ２に出力する。
【００２６】
本実施形態の平面表示装置では、変換テーブルメモリ４２内の変換テーブル数は単一の変換テーブルを用いる場合の１６倍になるが、素子特性差メモリ４３内の補正データは従来のような補正係数でないため少ないビット数となる。正確には、変換テーブルメモリ４３のメモリ容量は１０（階調ビット）×１０２４（階調数）×１６（テーブル数）＝０．１６８８４Ｍビットとなり、素子特性差メモリ４３のメモリ容量は４（選択ビット）×１２８０（横画素数）×３（ＲＧＢ）×７２０（縦画素数）＝１１．０５９２Ｍビットとなる。このように変換テーブルメモリ４２のメモリ容量が１６倍になっても、素子特性差メモリ４３のメモリ容量に比べて極めて僅かな増大となる。これらを合計したメモリ容量は０．１６８８４Ｍビット＋１１．０５９２Ｍビット＝１１．２２３０４Ｍビットであり、従来のように補正データが補正係数である場合に素子特性差補正メモリに必要とされた約２７．６Ｍビットに対して半分以下に減少させることができる。
【００２７】
また、全表示画素ＰＸの電子放出素子１１の素子特性が製造後の検査時に測定される場合には、素子特性差補正メモリ４３を揮発性として、不揮発性の補助メモリ４５がこの素子特性差補正メモリ４３に接続される。この補助メモリ４５は全表示画素ＰＸの電子放出素子１１の素子特性の測定結果に基づいて１６種類の変換テーブルのうちの１つを特定するように作成された複数の補正データを保持し、電源投入時にこれら補正データを素子特性補正メモリ４３に転送する。このような構成により、製造工程が素子特性の測定を含む補正データの準備のために滞ることを防止することができる。また、補助メモリ４５が素子特性差補正メモリ４３と同じメモリ容量を必要とするが、この補助メモリ４５のメモリ容量を追加しても従来において素子特性差補正メモリに必要とされた約２７．６Ｍビットよりも少ないメモリ容量に維持できる。さらに、補助メモリ４５から素子特性差補正メモリ４３へのデータ転送量が１１．０５９２Ｍビットに減少するため、電源投入後すぐに画像を表示することができないという問題も解消することができる。
【００２８】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【００２９】
【発明の効果】
以上のように本発明によれば、映像信号の変換に必要とされるメモリ容量を低減できる平面表示装置、表示用駆動回路、および表示用駆動方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る平面表示装置の回路構成を概略的に示す図である。
【図２】図１に示す電子放出素子が設計通りに形成された場合に得られる素子電圧に対する放出電流の特性を示すグラフである。
【図３】図１に示す電子放出素子の輝度を映像信号の階調値に対して一定の傾きで変化させる場合に必要とされる変換テーブルの変換特性を示すグラフである。
【図４】図１に示す信号線ドライバの動作により得られる信号波形を示すタイムチャートである。
【図５】図１に示す電子放出素子の輝度とＡＤ変換回路から出力される階調データの階調値との関係を示すグラフである。
【図６】本発明の第２実施形態に係る平面表示装置の映像信号処理回路の構成を示す図である。
【図７】従来の平面表示装置の回路構成を示す図である。
【図８】表面伝導型電子放出素子の素子特性のバラツキを補償するように構成された従来の映像信号処理回路を示す図である。
【符号の説明】
１…表示パネル、２…信号線ドライバ、３…走査線ドライバ、４…映像信号処理回路、１１…表面伝導型電子放出素子、１２…蛍光体、４１…ＡＤ変換回路、４２…変換テーブルメモリ、４３…素子特性差補正メモリ、４４…切替回路、４５…不揮発性補助メモリ、Ｘ…信号線、Ｙ…走査線、ＰＸ…表示画素。
【図１】
2004264423.tif 000003
【図２】
2004264423.tif 000004
【図３】
2004264423.tif 000005
【図４】
2004264423.tif 000006
【図５】
2004264423.tif 000007
【図６】
2004264423.tif 000008
【図７】
2004264423.tif 000009
【図８】
2004264423.tif 000010