(57)【要約】【課題】誘電体膜を用いて多層に形成された信号用配線を有する基板の一部に、誘電体膜を剥離することなく、貫通孔構造を形成する高周波回路製作方法を提供する。【解決手段】高周波回路製作において、能動素子１０６をフリップチップ実装する基板１０１の箇所に、能動素子１０６の回路面に対向する誘電体膜１０２、１０４及び基板１０１に貫通孔１０５構造を形成する際、下層の誘電体膜１０２の開口径を上層の誘電体膜１０４の開口径よりも大きく形成し、誘電体膜の層間部分を露出しない構造とすることにより、誘電体膜の密着性を向上させるために形成したＳｉＯ２膜が、信号用配線形成におけるシースメタル層除去の工程において、エッチングされないようにするものである。【選択図】  図１
2004281729.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に形成された少なくとも２層の誘電体膜と、前記基板及び前記少なくとも２層の誘電体膜を貫通する貫通孔と、を有する高周波回路の製作方法において、隣接する２つの誘電体膜のうち基板側の誘電体膜に第１の開口を形成する工程と、前記第１の開口の開口径に対して前記隣接する２つの誘電体膜のうち他方の誘電体膜の開口径を小さく且つ前記隣接する２つの誘電体膜の層間部分が前記貫通孔に露出しないように第２の開口を形成する工程と、前記第２の開口に対して貫通するように前記基板の裏側から貫通孔加工を行う工程と、を有することを特徴とする高周波回路製作方法。
【請求項２】
第２の開口を形成する工程において、前記第２開口は、基板が露出しない深さに形成されることを特徴とする請求項１記載の高周波回路製作方法。
【請求項３】
第２の開口を形成する工程において、レジスト膜を用いたドライエッチングを行うことを特徴とする請求項１または２記載の高周波回路製作方法。
【請求項４】
貫通孔加工を行う工程において、レジスト膜を用いたエッチングを行うことを特徴とする請求項１または２記載の高周波回路製作方法。
【請求項５】
エッチングは、誘導結合型プラズマ源を用いたドライエッチングであることを特徴とする請求項４記載の高周波回路製作方法。
【請求項６】
少なくとも１つの誘電体膜は、ベンゾシクロブテンを用いたことを特徴とする請求項１から５のいずれか記載の高周波回路製作方法。
【請求項７】
請求項１から６のいずれか記載の高周波回路製作方法を用いて作製された高周波回路構造。
【請求項８】
基板と、前記基板上に形成された少なくとも２層の誘電体膜と、前記基板及び前記少なくとも２層の誘電体膜を貫通する貫通孔と、を有する高周波回路構造において、前記貫通孔は、隣接する２つの誘電体膜のうち前記基板側の誘電体膜の開口径が前記隣接する２つの誘電体膜のうち他方の誘電体膜の開口径よりも大きく、且つ、前記隣接する２つの誘電体膜の層間部分は、前記貫通孔に露出しないことを特徴とする高周波回路構造。
【請求項９】
基板と前記基板に隣接する誘電体膜との層間部分は、貫通孔に露出しないことを特徴とする請求項８記載の高周波回路構造。
【請求項１０】
少なくとも１つの誘電体膜は、ベンゾシクロブテンを用いたことを特徴とする請求項８または９記載の高周波回路構造。
【請求項１１】
請求項７から１０のいずれかに記載の高周波回路構造を有する高周波回路基板を搭載したことを特徴とする無線端末装置。
【請求項１２】
請求項７から１０のいずれかに記載の高周波回路構造を有する高周波回路基板を搭載したことを特徴とする無線基地局装置。
【請求項１３】
請求項７から１０のいずれかに記載の高周波回路構造を有する高周波回路基板を搭載したことを特徴とする無線計測装置。
【請求項１４】
請求項７から１０のいずれかに記載の高周波回路構造を有する高周波回路基板を搭載したことを特徴とするレーダー装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜加工技術を用いて製作する高周波回路に関するもので、特に、マイクロ波及びミリ波帯の高い周波数帯域を対象とした高周波回路製作方法及び高周波回路構造に関するものである。
【０００２】
【従来の技術】
高周波回路製作において、基板に能動素子をフリップチップ実装する場合、フリップチップ実装した能動素子の回路面側に誘電体膜や基板が存在したり、誘電体膜や基板が存在することにより実装時における封止材が能動素子の回路面側に侵入して、能動素子が持つ所望の特性を得ることができなくなる。そこで、これまで誘電体膜を多層化して形成した信号用配線を有する基板の一部に、貫通孔加工を施す取り組みが行われてきた。
【０００３】
貫通孔加工を行うためには、一般的にシリコン基板等を用いた高周波回路用基板の加工方法として用いられるエッチングが用いられる。このエッチングによる加工方法は、加工の制御が必ずしも容易ではなく、場合によっては金属配線の断線を生じることもあるため、加工物の保護を行う工程を用いるなどの工夫が施されてきた（例えば、特許文献１参照。）
このように、フリップチップ実装した能動素子の回路面側に対向する誘電体膜及び基板に貫通孔加工を施すことにより、誘電体膜や基板が存在する影響、封止材の影響を抑制し、能動素子が持つ所望の特性を得るための工夫がなされてきた。
【０００４】
能動素子をフリップチップ実装した基板の箇所に形成した従来の貫通孔は、図４に示すような構造のものであった。図４は、誘電体膜１０２、１０４を用いて多層に形成された信号用配線１０３ａ、１０３ｂを有する基板１０１に貫通孔１０５が形成されている。なお、図示していないが、誘電体膜１０２と１０４の間には、密着性を高めるためにＳｉＯ２膜が形成されている。
【０００５】
最上層の信号用配線１０３ｂには能動素子１０６がフリップチップ実装されている。能動素子１０６に形成された信号用配線１０７は、金属バンプ１０８を介して誘電体膜１０４上の信号用配線１０３ｂと電気的に接続されている。
【０００６】
能動素子１０６の回路面側に対向する誘電体膜１０２、１０４及び基板１０１は除去されており、貫通孔構造となっている。この構造をとることにより、誘電体膜と基板の影響、封止材１１０の能動素子１０６の回路面側への侵入を抑制し、能動素子１０６の所望の特性を得ようとする構造である。
【０００７】
しかしながら、従来の構造では、Ｂに示したように第１の誘電体膜１０２と第２の誘電体膜１０４の層間部分が剥離するという課題があった。
【０００８】
図５は従来の高周波回路製作方法を示したものである。図５（ａ）は、基板１０１に第１の誘電体膜１０２及び信号用配線１０３ａが形成された状態を示したものである。誘電体膜１０２には、能動素子をフリップチップ実装する箇所に、貫通孔１０５を形成している。
【０００９】
図５（ｂ）は、第２の誘電体膜１０４を形成して、同様に能動素子をフリップチップ実装する箇所に、貫通孔を形成している。
【００１０】
図５（ｃ）は、第２の誘電体膜１０４上に信号用配線を形成するために、シースメタル層２０２、２０３を形成したものである。信号用配線をＣｕで形成する場合、シースメタル層はＴｉ、Ｃｕなどの金属膜で形成することになる。
【００１１】
図５（ｄ）は、形成したシースメタル層上にレジスト２０１をパターニングした状態である。
【００１２】
図５（ｅ）は、第２の誘電体膜１０４上に形成したレジスト２０１の開口部に電解メッキにより信号用配線１０３ｂを形成したものである。
【００１３】
続いて図５（ｆ）のように、レジスト２０１を除去した後、シースメタル層２０２、２０３をウエットエッチングすることにより、図５（ｇ）に示した状態となる。
【００１４】
最後に能動素子をフリップチップ実装する箇所の基板１０１を貫通孔加工して、図５（ｈ）に示した貫通孔１０５構造が得られる。
【００１５】
【特許文献１】
特開２０００−１２４１９４号公報
【００１６】
【発明が解決しようとする課題】
しかしながら、図５（ｇ）のシースメタル層をウエットエッチングする工程において、シースメタル層Ｔｉをウエットエッチングする際に、フッ酸を使用するため、第１の誘電体膜１０２と第２の誘電体膜１０４の密着性を向上するために形成したＳｉＯ２膜がエッチングされてしまい、図４及び図５（ｇ）のＢに示したように、誘電体膜が剥離し、良好な貫通孔構造が形成できないという問題が発生する。
【００１７】
したがって、フリップチップ実装した能動素子の回路面側に対向する誘電体膜及び基板に、良好な貫通孔加工を施すことで、誘電体膜や基板が存在する影響、封止材の影響を抑制し、能動素子が持つ所望の特性を得ることが望まれている。
【００１８】
本発明は、かかる点に鑑みてなされたものであり、能動素子をフリップチップ実装する箇所において、良好な貫通孔構造を誘電体膜及び基板に形成する高周波回路製作方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
この課題を解決するために本発明は、基板と、前記基板上に形成された少なくとも２層の誘電体膜と、前記基板及び前記少なくとも２層の誘電体膜を貫通する貫通孔と、を有する高周波回路の製作方法において、隣接する２つの誘電体膜のうち基板側の誘電体膜に第１の開口を形成する工程と、前記第１の開口の開口径に対して前記隣接する２つの誘電体膜のうち他方の誘電体膜の開口径を小さく且つ前記隣接する２つの誘電体膜の層間部分が前記貫通孔に露出しないように第２の開口を形成する工程と、前記第２の開口に対して貫通するように前記基板の裏側から貫通孔加工を行う工程と、を有することを特徴とする高周波回路製作方法としたものである。
【００２０】
すなわち、下層の誘電体膜の開口径を上層の誘電体膜の開口径よりも大きくして、誘電体膜の層間部分が露出しないような貫通孔構造をとることにより、能動素子をフリップチップ実装する箇所において、良好な貫通孔構造を形成することを可能とするものである。
【００２１】
【発明の実施の形態】
本発明の第１の発明は、基板と、前記基板上に形成された少なくとも２層の誘電体膜と、前記基板及び前記少なくとも２層の誘電体膜を貫通する貫通孔と、を有する高周波回路の製作方法において、隣接する２つの誘電体膜のうち基板側の誘電体膜に第１の開口を形成する工程と、前記第１の開口の開口径に対して前記隣接する２つの誘電体膜のうち他方の誘電体膜の開口径を小さく且つ前記隣接する２つの誘電体膜の層間部分が前記貫通孔に露出しないように第２の開口を形成する工程と、前記第２の開口に対して貫通するように前記基板の裏側から貫通孔加工を行う工程と、を有することを特徴とする高周波回路製作方法であり、この方法により能動素子をフリップチップ実装する箇所において、良好な貫通孔構造を形成することが可能となり、信頼性の高い高周波回路を製作することができる。
【００２２】
本発明の第２の発明は、前記第１の発明による第２の開口を形成する工程において、前記第２開口は、基板が露出しない深さに形成されることを特徴とする高周波回路製作方法であり、誘電体膜の開口の底面に例えば数ミクロンの誘電体膜を残した状態でその後の工程を行うことで、基板と誘電体膜との間で剥離が生じることが無く、能動素子をフリップチップ実装する箇所において、良好な貫通孔構造を形成することが可能となり、信頼性の高い高周波回路を製作することができる。
【００２３】
本発明の第３の発明は、前記第１又は第２の発明による第２の開口を形成する工程において、レジスト膜を用いたドライエッチングを行うことを特徴とする高周波回路製作方法である。
【００２４】
本発明の第４の発明は、前記第１又は第２の発明による貫通孔加工を行う工程において、レジスト膜を用いたエッチングを行うことを特徴とする高周波回路製作方法であり、特に、エッチングは、誘導結合型プラズマ源を用いたドライエッチングであることが好適である。
【００２５】
本発明の第５の発明は、少なくとも１つの誘電体膜が、ベンゾシクロブテンを用いたことを特徴とする高周波回路製作方法であり、損失の少ない高周波回路を得ることができる。
【００２６】
本発明の第６の発明は、上記いずれかの高周波回路製作方法を用いて作製された高周波回路構造である。
【００２７】
本発明の第７の発明は、基板と、前記基板上に形成された少なくとも２層の誘電体膜と、前記基板及び前記少なくとも２層の誘電体膜を貫通する貫通孔と、を有する高周波回路構造において、前記貫通孔は、隣接する２つの誘電体膜のうち前記基板側の誘電体膜の開口径が前記隣接する２つの誘電体膜のうち他方の誘電体膜の開口径よりも大きく、且つ、前記隣接する２つの誘電体膜の層間部分は、前記貫通孔に露出しないことを特徴とする高周波回路構造であり、能動素子をフリップチップ実装する箇所において、良好な貫通孔構造が形成された、信頼性の高い高周波回路を得ることができる。
【００２８】
本発明の第８の発明は、前記第７の発明において、基板と前記基板に隣接する誘電体膜との層間部分が、貫通孔に露出しないことを特徴とする高周波回路構造であり、能動素子をフリップチップ実装する箇所において、基板と誘電体膜との間に剥離の無い、良好な貫通孔構造が形成された、信頼性の高い高周波回路を得ることができる。
【００２９】
本発明の第９の発明は、少なくとも１つの誘電体膜が、ベンゾシクロブテンを用いたことを特徴とする高周波回路構造であり、損失の少ない高周波回路を得ることができる。
【００３０】
本発明の第１０の発明は、上記いずれかの高周波回路構造を有する高周波回路基板を搭載したことを特徴とする無線端末装置、無線基地局装置、無線計測装置、あるいはレーダー装置である。
【００３１】
以下、本発明の実施の形態について、図１〜図３により説明する。
【００３２】
（実施の形態１）
図１は本発明の一実施の形態による製作方法を用いて製作した高周波回路の断面図を示している。図１において、１０１はシリコン基板、１０２、１０４は低誘電体損失を特徴とする誘電体膜、１０３ａ、１０３ｂは信号用配線である金属膜、１０５は貫通孔を示している。なお、図示していないが、誘電体膜１０２と１０４の間には、密着性を高めるためにＳｉＯ２膜が形成されている。また、１０６は能動素子、１０７は能動素子上の信号用配線、１０８は金属バンプ、１０９は導電性ペースト、１１０は封止材を示している。
【００３３】
ここで、図中Ａに示したように、貫通孔１０５構造における下層の誘電体膜１０２の開口径は、上層の誘電体膜１０４の開口径に比べて大きくなっており、誘電体膜の層間部分は露出していない構造となっている。この構造をとることにより、信号用配線形成時におけるフッ酸の層間部分への侵入を抑制し、密着性向上のために形成した誘電体膜の層間部分におけるＳｉＯ２膜がエッチングされることを防ぐ。
【００３４】
以下に、図１に示した高周波回路を具体的に製作する方法について説明する。図２は高周波回路製作方法の各工程における断面図を示したものである。
【００３５】
図２（ａ）は、基板１０１上に誘電体膜１０２及び信号用配線１０３ａを形成した状態である。第１の誘電体膜１０２には貫通孔１０５が形成されている。誘電体膜は高周波回路の損失を抑えるために、ベンゾシクロブテンなどの誘電体損失の小さい材料を使用することが望ましい。ベンゾシクロブテンはスピンコートとキュアにより形成することが可能である。
【００３６】
図２（ｂ）は、第１の誘電体膜１０２上に第２の誘電体膜１０４を形成し、レジスト２０１ａをパターニングした状態を示している。ここで、レジスト２０１ａの開口径は第１の誘電体膜１０２の開口径よりも小さくなっている。また、図示していないが、誘電体膜１０２と１０４の間には、密着性を高めるためにＳｉＯ２膜が形成されている。
【００３７】
図２（ｂ）で形成したレジスト膜をエッチングマスクとして、第２の誘電体膜１０４をドライエッチングにより除去する。第２の誘電体膜１０４に貫通孔１０５を形成して、レジスト２０１ａを除去した状態が図２（ｃ）である。レジスト２０１ａの開口径が誘電体１０２の開口径よりも小さく形成されていたため、エッチング後の誘電体１０４の開口径は、誘電体１０２の開口径よりも小さくなっており、誘電体膜の層間部分は露出していない。
【００３８】
図２（ｄ）は信号用配線１０３を形成するために、シースメタル層２０２、２０３を形成した状態である。信号用配線をＣｕで形成する場合は、シースメタル層としてＴｉ、Ｃｕなどの金属膜をスパッタリングにより形成する。
【００３９】
図２（ｅ）は、シースメタル層上にレジスト２０１ｂにより信号用配線のパターニングを行った状態である。
【００４０】
図２（ｆ）は、電解メッキによりレジスト２０１ｂの開口部に信号用配線１０３ｂを形成したものである。
【００４１】
図２（ｇ）のようにレジストを除去した後、不要なシースメタル層２０２、２０３をウエットエッチングすることにより、図２（ｈ）に示したような所望の信号用配線を得ることができる。
【００４２】
最後に、誘電体膜を除去した部分の基板１０１を基板裏面側より除去することにより、図２（ｉ）に示したような貫通孔１０５構造が得られる。
【００４３】
基板１０１がシリコン基板である場合、貫通孔加工はウエットエッチングやドライエッチングによって形成することができるが、ウエットエッチングによる方法では加工形状が制限されてしまうため、レジストマスクを用いたドライエッチングによる貫通孔加工が有効である。
【００４４】
特に、誘導結合型のプラズマ源を用いたドライエッチング手法は、一般の半導体工程で用いられる反応性イオンエッチング法と比べて高密度のプラズマが達成できるため、本実施の形態のシリコン基板加工用の方法として適している。
【００４５】
以上のように図２に示した高周波回路製作方法を用いれば、シースメタル層をウエットエッチングする工程においても、図２（ｈ）のＡに示したように誘電体膜の層間部分が露出していないため、密着性向上のために誘電体膜の層間部分に形成したＳｉＯ２膜がエッチングされることを防ぐことができ、良好な貫通孔加工を行うことができる。
【００４６】
なお、本実施の形態では、誘電体膜が２層である例を用いて説明したが、これに限定されるものではなく、３層以上の誘電体膜を形成する場合においても同様に、層間部分が露出しない状態を形成することで、同様の効果が得られることは言うまでもない。
【００４７】
（実施の形態２）
図１の高周波回路構造において、基板１０１と第１の誘電体膜１０２の間に密着性を向上するためにＳｉＯ２膜を形成した場合は、図３に示したような方法により、基板１０１と第１の誘電体膜１０２間の剥離を防ぐことが可能となる。
【００４８】
図３は、第２の誘電体膜１０４をエッチングする工程において、数ミクロン程度の誘電体膜を残して凹加工した状態を示したものであり、基板１０１が露出しない深さまでエッチングを行うことで誘電体膜１０４の凹形状を形成する。この図３は、（実施の形態１）の図２（ｃ）の工程に対応する状態である。その他の工程は図２の各工程とほぼ同様であり、違いは図２（ｄ）〜（ｈ）においても、図３と同様に誘電体膜１０４が基板１０１上に数ミクロン程度の誘電体を有する凹形状となることである。
【００４９】
このように、第２の誘電体膜１０４を数ミクロン程度残してエッチングすれば、基板１０１と第１の誘電体膜１０２、及び、第１の誘電体膜１０２と第２の誘電体膜１０４の層間部分がいずれも露出することはないため、信号用配線形成におけるシースメタル層をウエットエッチングする工程においても、ＳｉＯ２膜がエッチングされることはない。
【００５０】
最終的に数ミクロン残した第２の誘電体膜１０４は、基板１０１を基板裏面側からエッチングするときに同時に除去されるため、貫通孔構造を形成することができる。
【００５１】
以上のような高周波回路製作方法を実施すれば、能動素子をフリップチップ実装する場合においても、能動素子の回路面側に対向する誘電体膜及び基板に、良好な貫通孔構造を形成することが可能となり、信頼性の高い高周波回路基板を製作することができる。
【００５２】
（実施の形態３）
上記（実施の形態１）または（実施の形態２）の高周波回路製作方法を用いることで、信頼性の高い高周波回路基板を作製することができることから、上記の方法により作製された高周波回路を用いれば、信頼性の高い、無線端末装置や無線基地局装置、無線計測装置、レーダー装置等の各種応用装置を作製することができる。
【００５３】
【発明の効果】
以上のように本発明によれば、能動素子をフリップチップ実装する箇所において、誘電体膜の剥離を抑制した良好な貫通孔構造を形成することが可能となり、能動素子が持つ本来の特性を得ることができ、信頼性の高い高周波回路基板及び各種応用装置を製作することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による高周波回路構造を示す断面図
【図２】本発明の一実施の形態による高周波回路基板の製作方法を示す各工程での断面図
【図３】本発明の一実施の形態による高周波回路基板の製作方法を示す断面図
【図４】従来の高周波回路構造を示す断面図
【図５】従来の高周波回路基板の製作方法を示す各工程での断面図
【符号の説明】
１０１  基板
１０２  第１の誘電体膜
１０３ａ、１０３ｂ  信号用配線
１０４  第２の誘電体膜
１０５  貫通孔
１０６  能動素子
１０７  能動素子上の信号用配線
１０８  金属バンプ
１０９  導電性ペースト
１１０  封止材
２０１ａ、２０１ｂ  レジスト
２０２、２０３  シースメタル層
【図１】
2004281729.tif 000003
【図２】
2004281729.tif 000004
【図３】
2004281729.tif 000005
【図４】
2004281729.tif 000006
【図５】
2004281729.tif 000007