(57)【要約】【課題】ドライバーＩＣのフィルム基板へのＣＯＦ実装で、３０μｍピッチの場合、フィルム基板の寸法バラツキが大きく実装不良が多発する。実装条件でフィルム基板のバラツキを吸収し、安定した品質のＣＯＦを提供する。【解決手段】ＦＰＣの寸法をボンディングのアライメントで測定し、あらかじめボンディング温度より十分低い温度に設定した、ボンディングヘッドにＩＣを吸着してあり、所定の寸法に不足分をボンディングヘッドを昇温して寸法補正をおこなう。そのまま加圧し、その状態で、接合温度まで、再度ボンディングヘッドを昇温し、接合を完了する。【選択図】  図１
2004281450.tif 000002
【特許請求の範囲】
【請求項１】
バンプを有する半導体素子がフィルム基板に実装された半導体装置の製造方法において、
前記半導体素子と前記フィルム基板を位置合わせすると共に、前記フィルム基板の寸法測定を行う工程と、
前記測定されたフィルム基板の寸法に応じて、前記半導体素子と前記フィルム基板の少なくとも一方の温度を調整して、前記フィルム基板を熱膨張させることにより寸法補正を行う工程と、
寸法補正された状態で前記半導体素子と前記フィルム基板を接合する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
半導体素子が実装されたフィルム基板を有する電子機器の製造方法において、
前記半導体素子と前記フィルム基板を位置合わせすると共に、前記フィルム基板の寸法測定を行う工程と、
前記測定されたフィルム基板の寸法に応じて、前記半導体素子と前記フィルム基板の少なくとも一方の温度を調整して、前記フィルム基板を熱膨張させることにより寸法補正を行う工程と、
寸法補正された状態で前記半導体素子と前記フィルム基板を接合する工程と、を備えることを特徴とする電子機器の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯電話や情報端末、ハンディーターミナルなどの電子機器の製造方法に関し、例えば、表示装置等に用いられる半導体装置の製造方法に関する。詳しくは、ドライバーＩＣ等の半導体素子の実装に関し、例えば、ポリイミド等の絶縁基板上に配線が形成されたフィルム基板と、バンプ付きＩＣとの接続に関する。
【０００２】
【従来の技術】
従来の技術では、例えば表示装置を駆動するためのＩＣのフェイスダウン実装は、ポリイミドをベースとしたフィルム基板に、接着を用いて接続を保持する工法を用いて接続する場合は、ＩＣのパットにＡｕからなるバンプをメッキで形成したメッキバンプやワイヤーボンディングを応用したスタッドバンプを用いて、フィルム基板に異方性導電膜で圧着するか（例えば、特許文献１参照）、または銀ペーストをバンプに転写してフィルム基板と接続し、その間にアンダーフィルを充填し接続していた。異方性導電膜で圧着する場合には、圧着の熱により発生するフィルムの伸びをフィルム側で補正していた（特許文献２参照）。また、金属拡散接続を用いた場合、ＩＣのバンプに半田を用いてフィルム基板の電極に半田付けし、アンダーフィルを充填する工法と、ＩＣのバンプにＡｕを、フィルム基板側の電極にＳｎメッキを設けて、Ａｕ−Ｓｎ共晶接続を行い、アンダーフィルを充填する工法がある。
【０００３】
近年表示パネルを駆動するＩＣのバンプピッチは４５μｍピッチと電極数は９００のＩＣを用いた表示装置が量産されている。通常４５μｍピッチを実装するためには、Ａｕ−Ｓｎ共晶接続が最も適した接続工法である。フィルム基板は、ポリイミドフィルムに銅を密着するためのニッケルなどからなるシード層を３０Åスパッタし、続けて銅を２０００Åスパッタリングする。電極の総厚が約８μｍになるように電解メッキをする。フォトリソ法を用いてパターニングをし、無電解スズメッキを行い、純スズを約０．１５〜０．２５μｍ形成する。ソルダーレジストを形成してフィルム基板は完成する。このフィルム基板を約５０℃にしたステージにセットする。ＩＣはボンディングヘッドに吸着し、４５０℃に加熱する。ボンディングヘッドは、予め加熱しておいてＩＣを受け渡してもよい。ＩＣとフィルム基板を対向した間に上下２視野カメラで、ＩＣの対角２ヶ所のマークとフィルム基板の２ヶ所のマークを認識し、それぞれの座標を算出し、フィルム基板のステージによりＸ軸とＹ軸とθ軸をＩＣと対向する所定の位置に補正をし、ＩＣを４５０℃に加熱した状態のまま２秒間加圧して、金スズ共晶接続が完了する。
【０００４】
【特許文献１】
特開平０５−２４９４７９公報（第３頁、第１図）
【０００５】
【特許文献２】
特開２０００−３１２０７０公報（第４頁、第２図）
【０００６】
【発明が解決しようとする課題】
ＩＣは年々小型化が進み、４０μｍピッチのＩＣとフィルム基板の実装の量産が開始されている。ＩＣは価格を下げるためにシュリンクと更に微細ピッチの検討を進められている。ストレートバンプの形成はスペース１３μｍが限界で、バンプの幅も、１５〜１７μｍが現状では安定して量産できる限界である。そのため、現在量産可能なＩＣのピッチは３０μｍピッチである。３０μｍピッチのバンプ配置で、電極数も１０００ピンを超えるＩＣでは、フィルム基板との実装位置ズレが発生した。ズレは、ＩＣとフィルム基板の累積ピッチが合わない現象であり、中央部の端子で合わせると端部の端子が大きくズレる現象であった。
【０００７】
その原因の一つは、実装時の熱でフィルム基板が熱変形を起こすためである。特にＡｕ−Ｓｎ共晶接続では、接続部温度を３５０〜３８０℃に加熱するため、耐熱性の高いポリイミドを用いたとしてもズレが生ずる。ズレの対策として、フィルム基板のパターンに全体もしくは、ＩＣ実装部のみに伸び分を補正するためのパターンの縮小を一定倍率でおこなった。補正を行ったパターンでは、ズレの程度は小さくなったが、伸びのバラツキが生ずるため、これだけでは原因解決には至らなかった。
【０００８】
他の原因として、フィルム基板の製造方法にある。一般に、フィルム基板はロール方式で製造される。その際、２００〜５００幅の原反を用いるため、製品をより多く取るためのマスクレイアウトは、製品を０°，９０°，１８０°２７０°と自在に配置し、製品同士を抱き合わせるようにして、最も取り個数が多くなるように製造していた。フィルム基板の原反はポリイミドを一軸延伸しているため、流れ方向（ＭＤ：Ｍａｃｈｉｎｅ  Ｄｉｒｅｃｔｉｏｎ）と幅方向（ＴＤ：Ｔｒａｎｓｆｅｒ  Ｄｉｒｅｃｔｉｏｎ）では特性が異なる。フィルムメーカーの公開する物性特性では、強度，伸度，ヤング率，熱収縮率，熱膨張係数，湿度膨張係数の特性がＭＤとＴＤで同一の特性値であっても、実際のＭＤとＴＤ方向で寸法変化の特性が異なる。また、フィルム基板のマスクレイアウトによって、ＩＣの接続するある辺が、ＭＤ方向であったりＴＤであったりすることもある。しかし、このマスクレイアウトに関しては、設計上の問題であり、ＩＣのデザインとフィルムの方向を合わせた設計ルールを設定することができる。
【０００９】
また、フィルム基板の初期寸法バラツキも大きな原因の一つである。通常、ポリイミドフィルムに金属薄膜をスパッタし電気メッキで銅を形成した材料を用いたフィルム基板の初期寸法バラツキは、±０．０６％のバラツキがある。フィルム基板のパターンマスクは一定条件であるため、バラツキはほとんどなく安定しているにもかかわらず、製品の寸法が安定していない。この原因は、フィルム基板のポリイミドフィルムの特性で、温度で寸法変化が起こることと、吸水及び乾燥した状態で、寸法変化が起こるためである。例えば、東レデュポン株式会社のカプトン１００ＥＮでは、熱膨張係数はＭＤおよびＴＤともに１６ｐｐｍ／℃，湿度膨張係数はＭＤおよびＴＤともに１５ｐｐｍ／％ＲＨである。この影響がフィルム基板の寸法バラツキの原因になっている。
【００１０】
現状のフィルム基板の累積ピッチ寸法バラツキは、寸法精度のよいＴＤ方向でも、実装前で、±０．０６％であり、金スズ共晶接続後では、±０．１０％のバラツキを生じる。３０μｍピッチの実装をするためには、例えば１７ｍｍの長尺ＩＣチップの場合、実装後のバンプとフィルム基板のパターンの許容ずれ量は、±１０μｍである。
【００１１】
しかし、実装装置によるズレのバラツキで約±５μｍであり、現状のフィルム基板では、実装前の累積ピッチバラツキが約±１０μｍ，実装後では±１７μｍになる。例えば金スズ共晶接続の実装の方法は、フィルム基板を５０〜８０℃にし、ＩＣを４５０℃に加熱したヘッドに吸着し、カメラでアライメントをおこない位置補正を行った後、その温度の状態のまま１〜２秒間、加圧し接続した。実装後のＩＣとフィルム基板の位置ズレ量は、実装後のフィルムの寸法バラツキはセンター基準で両端に割り振るため、バラツキは半分の±８．５μｍとなり、実装装置のバラツキと合わせ最大合計±１３．５μｍとなってしまう。そのため１７ｍｍの長尺ＩＣチップの３０μｍピッチ実装は、不良が多発し高価なものとなってしまった。この、１７ｍｍのＩＣを用いた３０μｍピッチの実装を達成するには、フィルム基板に要求する精度は、初期で累積ピッチバラツキ±３μｍである。この精度があれば、実装装置の実装位置バラツキがあっても、実装後の累積ピッチバラツキを電極の接続許容値のバラツキ±１０μｍ以内にすることができる。そのためにフィルム基板の初期寸法バラツキは従来のバラツキの半分以下である約±０．０２％にする必要があり、金スズ共晶実装後での精度は、約±０．０５％にする必要がある。
【００１２】
本発明は、ＩＣとフィルム基板の高密度実装を実現するために、フィルム基板の累積パターンピッチとＩＣの寸法を個々にマッチングすることとした。これにより、安定した接合品質が実現できる。
【００１３】
【課題を解決するための手段】
このような従来の実装の課題を解決するために、本発明は、フィルム基板と半導体素子の位置合わせズレの補正を、温度制御による熱膨張を利用して行うこととした。これにより、フィルム基板の寸法バラツキが解消できる。すなわち、本発明の半導体装置の製造方法は、半導体素子とフィルム基板を位置合わせすると共に、フィルム基板の寸法測定を行う工程と、測定されたフィルム基板の寸法に応じて、半導体素子とフィルム基板の少なくとも一方の温度を調整して、フィルム基板を熱膨張させることにより寸法補正を行う工程と、寸法補正された状態で半導体素子とフィルム基板を接合する工程と、を備えることとした。
【００１４】
また、本発明の電子機器の製造方法は、半導体素子とフィルム基板を位置合わせすると共に、フィルム基板の寸法測定を行う工程と、測定されたフィルム基板の寸法に応じて、半導体素子とフィルム基板の少なくとも一方の温度を調整してフィルム基板を熱膨張させることにより寸法補正を行う工程と、寸法補正された状態で半導体素子とフィルム基板を接合する工程と、を備えることとした。
【００１５】
【発明の実施の形態】
本発明の実装方法は、金などのバンプを形成した半導体素子とポリイミド等の絶縁フィルム上に金属配線を形成したフィルム基板との実装方法において、半導体素子とフィルム基板はカメラによるアライメントと共に、位置補正と半導体素子とフィルム基板の寸法測定を行う、このとき、フィルム基板と半導体素子にかかる温度は、十分接合するときにかける温度よりも低くしておく。カメラアライメントにより位置座標を検出するが、通常は、外形近辺にある対角の２点のマークを認識し、座標計算し、装置のＸ，Ｙ，θ軸により位置を合わせる。このときカメラで認識したマーク間の寸法を測定し、半導体素子とフィルム基板の寸法が合わない場合は、半導体素子もしくはフィルム基板の温度を調整して、熱膨張によりマーク間の寸法を合わせこむ。このとき合わせる寸法は、実際にＩＣチップと基板が接触したときに一方の温度が下がり、また熱収縮する場合があるので、その分を補正してもよい。その状態のまま加圧を行い半導体素子のバンプとフィルム基板のリードを押しつけてずれないように保持し、加圧と共に半導体を吸着したヘッドやフィルム基板のステージを昇温し、接合部を加熱して接合する実装方法にすることで、高精度の実装精度で接合が可能となった。
このようにして、電子機器に
【００１６】
【実施例】
以下、本発明の実施例を図面に基づいて詳細に説明する。
【００１７】
（実施例１）
本実施例による実装の工程フローを図１に示す。フィルム基板２は、２５μｍ厚みのポリイミドフィルム２１に８μｍの厚みの銅からなるパターン２２には、スズメッキが純スズ層０．１５〜０．２５μｍしてあり、ソルダーレジスト２３が形成してある。このフィルム基板２は、ステージ４に吸着固定してあり、ａ工程でＦＰＣセットをする。ステージ４の温度は５０℃に設定してある。次にｂ工程でＩＣ１をボンディングヘッド３に吸着する。ボンディングヘッド３は、セラミックヒーター方式で２００℃に設定してある。ＩＣは、１７×４ｍｍのサイズで単結晶シリコン１１表面に回路を形成してあり、金からなる突起電極として、バンプ１２が形成してある。バンプ１２は、３０μｍピッチでＩＣ１の外周部に形成してある。次にｃ工程で、上下２視野カメラ５でＩＣ１とフィルム基板２のマークを確認する。この工程の模式図を図２に示す。上下２視野カメラ５は、矢印の方向にそれぞれカメラを搭載し、ＩＣ１のコナー近辺にあるマークを対角で認識する。また、フィルム基板２もほぼ同様な位置を認識する。上下２視野カメラ５は、独立系のＸ，Ｙ，Ｚ軸で稼動する。パターン認識したデーターにより、ｄ工程でＩＣ１とフィルム基板２の位置を補正する。補正は、フィルム基板２をセットしたステージ４にＸ，Ｙ，θ軸があり、ステージ４が補正値分移動する。それと同時に、フィルム基板２とＩＣ１が所定の寸法か確認する。ＩＣの対角での寸法バラツキは１μｍ以下であり問題にはならないが、フィルム基板２の寸法バラツキは、長辺で±１０μｍあるため、次のｅ工程で、カメラでの測定結果に応じてＩＣを吸着しているボンディングヘッド３の温度を昇温する。ＩＣの熱膨張係数は５ｐｐｍである。共晶接続時に必要なヘッド３の温度は、４５０℃であり、フィルム基板の寸法バラツキのレンジが約２０μｍあるため、ＩＣ吸着時のボンディングヘッド３の温度２００℃から共晶接続温度４５０℃のレンジが２５０℃あり、この範囲のＩＣの熱膨張量が、計算上２１．２５μｍとなり、フィルム基板のバラツキ分をカバーできる。
【００１８】
本実施例では、フィルム基板２は所定の寸法に対し「−５μｍ」であったためボンディングヘッド３を２６０℃昇温する。次にｆ工程で、確認のため上下２視野カメラ５でＩＣ１とフィルム基板２の位置と寸法を確認する。この確認でＮＧの場合は、再度フィルム基板２の位置補正やＩＣ１の寸法補正を行う。また、この上下２視野カメラ５の認識工程は、必要無ければ、削除しても良い。ＩＣ１のフィルム基板２が所定の位置と寸法になった状態で、次のｇ工程でボンディングヘッド３を加圧し、ＩＣ１のバンプ１２とフィルム基板２のリード２２が加圧される。この後、加圧部で金スズ共晶接合するために、次の工程でボンディングヘッド３を４５０℃に昇温する。２秒で温度が４５０℃に昇温し、ボンディングヘッド３が上昇し接合が完了する。完了した状態の模式図を図３に示す。
【００１９】
寸法の補正の加熱は、ＩＣ側にこだわるものではなく、フィルム基板側でも良い。また、カメラ認識時のボンディングヘッド３の温度は２００℃にこだわるものではなく、任意の温度で良い。
【図面の簡単な説明】
【図１】本発明の工程フローである。
【図２】本発明の実装のプロセスを示す模式図である。
【図３】実装が完成した状態を示す模式図である。
【符号の説明】
１  ＩＣ
２  フィルム基板
３  ボンディングヘッド
４  ステージ
５  上下２視野カメラ
１１  単結晶Ｓｉ
１２  Ａｕバンプ
２１  ポリイミドフィルム
２２  パターン
２３  ソルダーレジスト
【図１】
2004281450.tif 000003
【図２】
2004281450.tif 000004
【図３】
2004281450.tif 000005