(57)【要約】【課題】ゲート酸化膜に損傷が生じないようにして相互に膜厚の異なる複数のゲート酸化膜を形成するようにした半導体装置の製造方法を提供する。【解決手段】本製造方法では、先ず、２層レジスト法を適用して、基板全域のゲート酸化膜１２上に厚膜の下層レジスト膜を成膜し、次にＳｉ含有レジスト材で上層レジスト膜を成膜し、リソグラフィ処理により第２の基板領域上を覆う上層レジストマスク２４を形成する。マスク２４を使って下層レジスト膜をパターニングして厚膜のレジストマスク２２を形成し、次いで第１の基板領域１４のゲート酸化膜１２を除去する。レジストマスクを除去した後、基板全域に別のゲート酸化膜を成膜する。これにより、第１の基板領域に薄膜のゲート酸化膜を、第２の基板領域１６には残留するゲート酸化膜１２とゲート酸化膜１２上に新たに成膜したゲート酸化膜との積層膜からなる厚膜のゲート酸化膜を形成できる。厚膜のレジストマスク２２をエッチングマスクとしているので、エッチャントがレジストマスクを浸透してゲート酸化膜に到達し、浸食するようなことが生じない。【選択図】　　　　図１
2004087566.tif 000002
【特許請求の範囲】
【請求項１】
相互に膜厚の異なるゲート酸化膜を有する複数個の電界効果トランジスタを備える半導体装置の製造方法において、
基板の複数の所定領域上にそれぞれ相互に膜厚の異なるゲート酸化膜を形成するに当たり、基板全域にゲート酸化膜を成膜し、次いで膜厚の薄いゲート酸化膜を形成する第１の基板領域を露出し、第１の基板領域より膜厚の厚いゲート酸化膜を形成する第２の基板領域を覆うレジストマスクを形成して第１の基板領域上のゲート酸化膜をエッチングして除去する際、
少なくとも、リソグラフィ処理によりパターンを形成するパターン形成層として設けられた上層レジスト膜と、上層レジスト膜に形成したパターンを転写して、膜厚の厚いレジストマスクを形成するマスク形成層として、膜厚の厚い下層レジスト膜とを成膜する工程と、
リソグラフィ処理により上層レジスト膜にパターンを形成し、次いで上層レジスト膜に形成したパターンを下層レジスト膜に転写してレジストマスクを形成する工程と
を有し、膜厚の厚いレジストマスクを形成するようにしたことを特徴とする半導体装置の製造方法。
【請求項２】
上層レジスト膜をＳｉ含有レジスト材で成膜することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
相互に膜厚の異なるゲート酸化膜を有する複数個の電界効果トランジスタを備える半導体装置の製造方法において、
基板の複数の所定領域上にそれぞれ相互に膜厚の異なるゲート酸化膜を形成するに当たり、基板全域にゲート酸化膜を成膜し、次いで膜厚の薄いゲート酸化膜を形成する第１の基板領域を露出し、第１の基板領域より膜厚の厚いゲート酸化膜を形成する第２の基板領域を覆うレジストマスクを形成して第１の基板領域上のゲート酸化膜をエッチングして除去する際、
第１の基板領域を露出し、かつ第２の基板領域を覆うレジストマスクを形成した後、レジストマスクに紫外線照射を行って、レジストマスクを硬化させることを特徴とする半導体装置の製造方法。
【請求項４】
相互に膜厚の異なるゲート酸化膜を有する複数個の電界効果トランジスタを備える半導体装置の製造方法において、
基板の複数の所定領域上にそれぞれ相互に膜厚の異なるゲート酸化膜を形成するに当たり、基板全域にゲート酸化膜を成膜し、次いで膜厚の薄いゲート酸化膜を形成する第１の基板領域を露出し、第１の基板領域より膜厚の厚いゲート酸化膜を形成する第２の基板領域を覆うレジストマスクを形成して第１の基板領域上のゲート酸化膜をエッチングして除去する際、
第１の基板領域を露出し、かつ第２の基板領域を覆うレジストマスクを形成した後、レジストマスクにシリル化処理を施すことを特徴とする半導体装置の製造方法。
【請求項５】
相互に膜厚の異なるゲート酸化膜を有する複数個の電界効果トランジスタを備える半導体装置の製造方法において、
基板の複数の所定領域上にそれぞれ相互に膜厚の異なるゲート酸化膜を形成するに当たり、基板全域にゲート酸化膜を成膜し、次いで膜厚の薄いゲート酸化膜を形成する第１の基板領域を露出し、第１の基板領域より膜厚の厚いゲート酸化膜を形成する第２の基板領域を覆うレジストマスクを形成して第１の基板領域上のゲート酸化膜をエッチングして除去する際、
第１の基板領域を露出し、かつ第２の基板領域を覆うレジストマスクを形成した後、レジストマスクに高い圧力を作用させて押圧し、レジストマスクの膜質を緻密化し、かつ膜密度を高くすることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、相互に膜厚の異なるゲート酸化膜を有する複数個の電界効果トランジスタを備える半導体装置の製造方法に関し、更に詳細には、絶縁特性が良好で、しかも相互に膜厚の異なるゲート酸化膜を有する複数個の電界効果トランジスタを備える半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
電界効果トランジスタの製造工程では、ゲート電極を形成する際、基板全面にゲート酸化膜を成膜し、次いでウェットエッチング法やドライエッチング法等によりゲート電極形成領域、つまりチャネル領域以外の基板領域のゲート酸化膜を除去し、ゲート電極を形成するチャネル領域上にゲート酸化膜を残している。
【０００３】
ところで、半導体装置の回路構成の複雑化と共に、一つの半導体装置の中にゲート酸化膜の膜厚が相互に異なる複数の電界効果トランジスタを配置することが多くなっている。
例えば、一つのＬＳＩの中にＤＲＡＭ回路とロジック回路とを混載する半導体装置や、ＤＲＡＭを混載しないロジック回路のみの半導体装置であっても一つのＬＳＩの中に駆動電圧の異なる複数種類の電界効果トランジスタを配置するような半導体装置では、ＤＲＡＭ回路或いはロジック回路のそれぞれの電界効果トランジスタの所要特性に応じてゲート酸化膜の膜厚を変えることが必要になる。
【０００４】
ゲート酸化膜の膜厚が相互に異なる複数個の電界効果トランジスタを作製する際には、従来、「Ｍｕｌｔｉ　Ｏｘｉｄｅ　」法と呼ばれている加工プロセスを適用することが多い。
ここで、図３を参照して、「Ｍｕｌｔｉ　Ｏｘｉｄｅ　」プロセスのフローを説明する。図３（ａ）から（ｄ）は、それぞれ、「Ｍｕｌｔｉ　Ｏｘｉｄｅ　」プロセスを適用して相互に膜厚が異なるゲート酸化膜を成膜する際の各工程の断面図である。
先ず、図３（ａ）に示すように、所定の膜厚のゲート酸化膜１２をＣＶＤ法等により基板１０の全域に成膜する
次いで、ゲート酸化膜１２上にレジスト膜を塗布し、続いてリソグラフィ処理等により、図３（ｂ）に示すように、基板領域のうちゲート酸化膜１２をエッチングする基板領域、つまり膜厚の薄いゲート酸化膜を形成する基板領域（第１の基板領域）１４を露出させ、膜厚の厚いゲート酸化膜を形成する基板領域（第２の基板領域）１６を覆うレジストマスク１８を形成する。
【０００５】
続いて、図３（ｃ）に示すように、フッ酸等の薬液を用いたウェットエッチング法、又はドライエッチング法によって、レジストマスク１８で覆われていない第１の基板領域１４のゲート酸化膜１２をエッチングして除去し、基板１０を露出させる。
次に、図３（ｄ）に示すように、レジストマスク１８を剥離した後、再びＣＶＤ法等により所望の膜厚のゲート酸化膜２０を基板１０の全域に成膜して、第２の基板領域１６のゲート酸化膜より膜厚の薄いゲート酸化膜２０を第１の基板領域１４に形成し、同時に、残留するゲート酸化膜１２上に新たにゲート酸化膜２０を積層してなる膜厚の厚いゲート酸化膜２１を第２の基板領域１６に形成する。
以上の工程を繰り返し行い、相互に膜厚の異なる複数のゲート酸化膜を基板の所定領域に形成することができる。
【０００６】
つまり、基板の複数の所定基板領域上にそれぞれ相互に膜厚の異なるゲート酸化膜を形成するに当たり、基板全域にゲート酸化膜を成膜する。
次いで、膜厚の薄いゲート酸化膜を形成する第１の基板領域を露出し、第１の基板領域より膜厚の厚いゲート酸化膜を形成する第２の基板領域を覆うレジストマスクを形成して、第１の基板領域上のゲート酸化膜をエッチングして除去する。
これを繰り返して、相互に膜厚の異なる複数のゲート酸化膜を基板の所定領域に成膜することができる。
【０００７】
【発明が解決しようとする課題】
しかし、上述の「Ｍｕｌｔｉ　Ｏｘｉｄｅ　」プロセスで作製した相互に膜厚の異なる複数のゲート酸化膜に損傷が生じるという問題があった。その結果、ゲート酸化膜の絶縁特性が低下し、半導体装置製品で所定のトランジスタ特性を得ることが難しく、また半導体装置製品の寿命が短くなることも予見される。
そこで、本発明の目的は、ゲート酸化膜に損傷が生じないようにして相互に膜厚の異なる複数のゲート酸化膜を形成するようにした半導体装置の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明者は、上述の「Ｍｕｌｔｉ　Ｏｘｉｄｅ　」プロセスで成膜したゲート酸化膜に損傷が発生する原因を調べた結果、次のことが判った。
つまり、従来のレジスト材で形成したレジストマスクではゲート酸化膜を確実にかつ完全に被覆することが難しいこと、即ち、従来のレジストマスクは、フッ酸等のエッチング液やエッチングガスのエッチャントの侵入（浸透）を阻止するのに十分な被覆性能を有していないことが、その原因である。
例えば、フッ酸が僅かでもレジストマスクを透過してゲート酸化膜に達すると、ゲート酸化膜がフッ酸に侵されて、損傷するために、絶縁特性が低下する。
また、レジスト材には、ポジ形フォトレジスト、ネガ形フォトレジスト、更には化学増幅型レジスト等の種々のレジスト材があるものの、本発明者が試験した限りでは、エッチャントに対して十分な浸透阻止能力を有するものは見当たらなかった。
【０００９】
そこで、本発明者は、多層レジスト法を適用して膜厚の厚いレジストマスクを形成することにより、レジストマスクにＵＶ（紫外線）照射を行ってレジストマスクの膜質を硬化させることにより、レジストマスクにシリル化処理を施することにより、更にはレジストマスクに高圧を作用させて押圧し、膜質を緻密化し、膜密度を高めることにより、レジストマスクの被覆能力、つまりエッチャントの浸透に対する阻止能力を高めることを着想し、実験によりその有効性を確認して本発明を発明するに到った。
【００１０】
上記目的を達成するために、上述の知見に基づいて、本発明に係る半導体装置の製造方法（以下、第１の発明方法と言う）は、相互に膜厚の異なるゲート酸化膜を有する複数個の電界効果トランジスタを備える半導体装置の製造方法において、
基板の複数の所定領域上にそれぞれ相互に膜厚の異なるゲート酸化膜を形成するに当たり、基板全域にゲート酸化膜を成膜し、次いで膜厚の薄いゲート酸化膜を形成する第１の基板領域を露出し、第１の基板領域より膜厚の厚いゲート酸化膜を形成する第２の基板領域を覆うレジストマスクを形成して第１の基板領域上のゲート酸化膜をエッチングして除去する際、
少なくとも、リソグラフィ処理によりパターンを形成するパターン形成層として設けられた上層レジスト膜と、上層レジスト膜に形成したパターンを転写して、膜厚の厚いレジストマスクを形成するマスク形成層として、膜厚の厚い下層レジスト膜とを成膜する工程と、
リソグラフィ処理により上層レジスト膜にパターンを形成し、次いで上層レジスト膜に形成したパターンを下層レジスト膜に転写してレジストマスクを形成する工程と
を有し、膜厚の厚いレジストマスクを形成するようにしたことを特徴としている。
【００１１】
レジストマスクの膜厚を厚くすることにより、エッチャントの浸透抑止を図ることは有効であるが、従来の単層レジストプロセスでは、パターン形成とエッチングマスクという２つの役割を１層のレジスト膜に担わせているので、膜厚の厚いレジストマスクを形成しようとしても、リソグラフィの際の解像力が劣化するために、膜厚の厚いレジストマスクを形成することが難しかった。
そこで、第１の発明方法では、多層レジスト法を適用して、膜厚の厚いレジストマスクを形成し、レジストマスクの膜厚の厚いレジスト膜によりエッチャントの浸透を阻止して、ゲート絶縁膜が損傷しないようにする。
多層レジスト法を適用している第１の発明方法では、少なくとも、パターン形成層と、マスク形成層とを成膜する限り、レジスト膜の膜数には制約はない。例えば２層レジスト膜でも、３層レジスト膜でも良い。
２層レジスト膜では、上層レジスト膜は、下層レジストにパターン転写するのに十分なエッチング耐性を有していることが必要であるので、Ｓｉ含有レジスト材を用いる。
【００１２】
上記目的を達成するために、上述の知見に基づいて、本発明に係る別の半導体装置の製造方法（以下、第２の発明方法と言う）は、第１の発明方法の多層レジスト法に代えて、第１の基板領域を露出し、かつ第２の基板領域を覆うレジストマスクを形成した後、レジストマスクに紫外線照射を行って、レジストマスクを硬化させることを特徴としている。
【００１３】
第２の発明方法では、レジストマスクの膜質を硬化させることにより、エッチャントに対するレジストマスクの浸透阻止能力を高めている。
紫外線照射の照射時間、及び照射エネルギーの大きさは、レジストマスクの膜厚、レジストマスクを形成する際のレジスト材の種類等によって異なるので、予め実験等により定める。
【００１４】
上記目的を達成するために、上述の知見に基づいて、本発明に係る更に別の半導体装置の製造方法（以下、第３の発明方法と言う）は、第１の発明方法の多層レジスト法に代えて、第１の基板領域を露出し、かつ第２の基板領域を覆うレジストマスクを形成した後、レジストマスクにシリル化処理を施すことを特徴としている。
【００１５】
第３の発明方法では、レジストマスクをシリル化させることにより、エッチャントに対するレジストマスクの浸透阻止能力を高めている。
レジストマスクのシリル化方法としては、シリル化剤をガス化させ、シリル化剤のガス雰囲気中にレジストマスクを形成した基板を保持してレジストマスクをシリル化する気相シリル化法と、液体のシリル化剤にレジストマスクを形成した基板を浸してレジストマスクをシリル化する液相シリル化法との２通りの方法がある。
本発明方法で使用するシリル化剤は、シリル化処理の際に通常使用するシリル化剤、例えばＨＭＤＳ（ｈｅｘａｍｅｔｈｙｌ　ｄｉｓｉｌａｚａｎｅ　）、ＤＭＳＤＭＡ（ｄｉｍｅｔｈｙｌｓｉｌｙｌ　ｄｉｍｅｔｈｙｌａｍｉｎｅ　）等を用いる。
【００１６】
上記目的を達成するために、上述の知見に基づいて、本発明に係る更に別の半導体装置の製造方法（以下、第４の発明方法と言う）は、第１の発明方法の多層レジスト法に代えて、第１の基板領域を露出し、かつ第２の基板領域を覆うレジストマスクを形成した後、レジストマスクに高い圧力を作用させて押圧し、レジストマスクの膜質を緻密化し、かつ膜密度を高くすることを特徴としている。
【００１７】
第４の発明方法では、レジストマスクを高圧で押圧して、レジストマスクの膜質を緻密化し、かつ膜密度を高くすることにより、エッチャントに対するレジストマスクの浸透阻止能力を高めている。
作用させる圧力の大きさは、レジストマスクの膜厚、レジストマスクを形成する際のレジスト材の種類等によって異なるので、予め実験等により定める。
【００１８】
【発明の実施の形態】
以下に、添付図面を参照し、実施形態例を挙げて本発明の実施の形態を具体的かつ詳細に説明する。尚、以下の実施形態例で示した、膜種、成膜方法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。
実施形態例１
本実施形態例は、第１の発明方法に係る半導体装置の製造方法の実施形態の一例である。図１は、２層レジスト法を適用して、レジストマスクを形成する方法を説明する断面図である。
本実施形態例の半導体装置の製造方法は、先ず、従来と同様にして、図３（ａ）に示すように、所定の膜厚のゲート酸化膜１２をＣＶＤ法等により基板１０の全域に成膜する。
次いで、本実施形態例では、２層レジスト法を適用して、図１に示すように、第２の基板領域１６のゲート酸化膜１２上にレジストマスク２２を形成する。
【００１９】
２層レジスト法では、先ず、基板１０全域のゲート酸化膜１２上に、膜厚の厚い下層レジスト膜を成膜する。
次いで、下層レジスト膜上に、Ｓｉを含有するレジスト材で上層レジスト膜を成膜し、リソグラフィ処理により第２の基板領域１６上を覆う上層レジスト膜のマスク２４を形成する。
続いて、レジストマスク２４を使って下層レジスト膜をパターニングして、図１（ａ）に示すように、膜厚の厚いレジストマスク２２を形成する。
【００２０】
以下、従来と同様にして、第１の基板領域１４のゲート酸化膜１２を除去して、基板１０を露出させ、続いてレジストマスク２２を除去して、図３（ｄ）に示すように、基板１０の全域にゲート酸化膜２０を成膜する。
これにより、第１の基板領域１４に膜厚の薄いゲート酸化膜２０を、第２の基板領域１６には残留するゲート酸化膜１２上に新たに成膜したゲート酸化膜２０を積層してなる膜厚の厚いゲート酸化膜２１を形成することができる。
【００２１】
本実施形態例では、膜厚の厚いレジストマスク２２をエッチングマスクとしているので、エッチャントがレジストマスク２２を浸透してレジストマスク２２下のゲート酸化膜１２に到達して浸食するようなことが生じない。
【００２２】
実施形態例１の変形例
本変形例は実施形態例１の変形例であって、図２は、３層レジスト法を適用して、レジストマスクを形成する方法を説明する断面図である。
本変形例では、実施形態例１の２層レジスト法に代えて、３層レジスト法を適用し、図２に示すように、第２の基板領域１６のゲート酸化膜１２上にレジストマスク２６を形成する。
３層レジスト法では、先ず、基板１０全域のゲート酸化膜１２上に、膜厚の厚い下層レジスト膜を成膜する。
次いで、下層レジスト膜上に、順次、ＳＯＧ（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ　）膜を成膜し、Ｓｉを含有しない通常のレジスト材で上層レジスト膜を成膜する。
続いて、上層レジスト膜にリソグラフィ処理を施して、図２に示すように、第２の基板領域１６上を覆うレジストマスク２８を形成する。
次に、レジストマスク２８を使ってＳＯＧ膜をパターニングして、ＳＯＧ膜のエッチングマスク３０を形成する。
次いで、エッチングマスク３０を使って下層レジスト膜をパターニングして、レジストマスク２６を形成する。
【００２３】
以下、実施形態例１と同様にして、第１の基板領域１４のゲート酸化膜１２を除去して、基板１０を露出させ、続いてレジストマスク２６を除去して、図３（ｄ）に示すように、基板１０の全域にゲート酸化膜２０を成膜する。
これにより、第１の基板領域１４に膜厚の薄いゲート酸化膜２０を、第２の基板領域１６には残留するゲート酸化膜１２上に新たに成膜したゲート酸化膜２０を積層してなる膜厚の厚いゲート酸化膜２１を形成することができる。
【００２４】
本変形例では、膜厚の厚いレジストマスク２６をエッチングマスクとしているので、エッチャントがレジストマスク２６を浸透してレジストマスク２６下のゲート酸化膜１２に到達して浸食するようなことが生じない。
本変形例では、上層レジスト膜に形成したパターンを中間層であるＳＯＧ膜に一旦転写してマスクを形成し、下層レジスト膜にパターンを転写する際には、このＳＯＧ膜をマスクとして用いるので、上層レジスト膜には特に優れたエッチング耐性を有する材料を使用しなくても良いという利点がある、但し、層数が多くなるので、それだけ、工程数が増加する。
【００２５】
実施形態例２
本実施形態例は第２の発明方法の実施形態の一例であって、図３（ｂ）に示すようなレジストマスク１８に所定のエネルギーレベルで所定時間ＵＶ（紫外線）照射を行い、レジストマスク１８の膜質を硬化させる。尚、所定のエネルギーレベル及び所定時間は、予め実験等により定める。
これにより、レジストマスク１８のエッチャント浸透阻止能力を向上させ、エッチャントのゲート酸化膜への到達を防止することができる。
【００２６】
実施形態例３
本実施形態例は第３の発明方法の実施形態の一例であって、図３（ｂ）に示すようなレジストマスク１８にシリル化処理を施す。レジストマスク１８をシリル化することにより、エッチャント阻止性能を向上させ、エッチャントのゲート酸化膜への到達を防止することができる。
シリル化には、ＨＭＤＳやＤＭＳＤＭＡと言った通常のシリル化処理に使用するシリル化剤を用いればよい。
シリル化方法としては、ガス化させたシリル化剤の雰囲気中にレジストマスク１８を形成した基板を保持してシリル化する気相シリル化法と、液体のシリル化剤にレジストマスク１８を形成した基板を浸して行う液相シリル化法との２通りの方法がある。
【００２７】
以下に、代表的なシリル化剤の名称とその構造式を示す。
【化１】
2004087566.tif 000003
【化２】
2004087566.tif 000004
【化３】
2004087566.tif 000005
【化４】
2004087566.tif 000006
【化５】
2004087566.tif 000007
【化６】
2004087566.tif 000008
【００２８】
実施形態例４
本実施形態例は第４の発明方法の実施形態の一例であって、図３（ｂ）に示すようなレジストマスク１８に所定の高い圧力を作用させて、押圧する。尚、所定圧力の大きさは、予め実験等により定める。
これにより、レジストマスクの膜密度を高めて、エッチャントに対する浸透抑止能力を向上させ、エッチャントのゲート酸化膜への到達を防止することができる。
【００２９】
【発明の効果】
本発明方法によれば、多層レジスト法を適用して膜厚の厚いレジストマスクを形成することにより、レジストマスクに紫外線照射を行って硬化させることにより、レジストマスクにシリル化処理を施すことにより、更にはレジストマスクに高圧を作用させて膜密度を高くすることにより、ゲート酸化膜エッチング時のマスクとして使用されるレジストマスクの被覆能力、つまりエッチング液やエッチングガスのエッチャントの浸透を阻止する性能を高めて、エッチング液、或いはエッチングガスがゲート酸化膜に到達して浸食しないようにすることにより、ゲート酸化膜の損傷発生を防止している。
これにより、半導体装置に組み込まれた電界効果トランジスタの特性、信頼性を向上させ、更には半導体装置の歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】２層レジスト法を適用して、レジストマスクを形成する方法を説明する断面図である。
【図２】３層レジスト法を適用して、レジストマスクを形成する方法を説明する断面図である。
【図３】図３（ａ）から（ｄ）は、それぞれ、「Ｍｕｌｔｉ　Ｏｘｉｄｅ　」プロセスを適用して相互に膜厚が異なるゲート酸化膜を成膜する際の各工程の断面図である。
【符号の説明】
１０……基板、１２……ゲート酸化膜、１４……第１の基板領域、１６……第２の基板領域、１８……レジストマスク、２０……ゲート酸化膜、２１……ゲート酸化膜、２２……レジストマスク、２４……マスク、２６……レジストマスク、２８……上層レジストマスク、３０……ＳＯＧマスク。
【図１】
2004087566.tif 000009
【図２】
2004087566.tif 000010
【図３】
2004087566.tif 000011