(57)【要約】【課題】時分割駆動に対応した発光素子を駆動するに適した汎用性のある駆動用ＩＣを提供すること【解決手段】素子駆動用のｎ（９６）個の出力端子と、該各出力端子と接続した駆動部２を備えた駆動用ＩＣであって、前記駆動部２は、順次送られてくる少なくともｎ×ｍ個のデータ信号を記憶するデータ信号記憶回路４（ラッチ回路９）と、ｎ×ｍ個の補正データを記憶する補正データ記憶回路１０と、前記データ信号記憶回路４と前記補正データ記憶回路１０に記憶しているデータ信号と補正データをｎ個単位に選択して取り出す選択回路１１と、この選択されたデータ信号と補正データに基づき前記各駆動用出力端子に駆動信号を与える駆動回路１２を備える構成とした。【選択図】　　　　図１
2004001538.tif 000002
【特許請求の範囲】
【請求項１】
素子駆動用のｎ個の出力端子と、該各出力端子と接続した駆動部を備えた駆動用ＩＣであって、前記駆動部は、順次送られてくる少なくともｎ×ｍ個のデータ信号を記憶するデータ信号記憶回路と、ｎ×ｍ個の補正データを記憶する補正データ記憶回路と、前記データ信号記憶回路と前記補正データ記憶回路に記憶しているデータ信号と補正データをｎ個単位に選択して取り出す選択回路と、この選択されたデータ信号と補正データに基づき前記各駆動用出力端子に駆動信号を与える駆動回路を備える構成としたことを特徴とする駆動用ＩＣ。
【請求項２】
素子駆動用のｎ個の出力端子と、該各出力端子と接続した第１駆動部と、ｍ個の群選択用端子と、該各群選択用端子と接続した第２駆動部を備えた駆動用ＩＣであって、前記第１駆動部は、順次送られてくる少なくともｎ×ｍ個のデータ信号を記憶するデータ信号記憶回路と、該データ信号記憶回路に記憶しているデータ信号を制御信号に基づいてｎ個単位に選択して取り出すデータ選択回路と、この選択されたデータ信号に基づき前記各駆動用出力端子に駆動信号を出力する駆動回路を備え、前記第２駆動部は、前記ｍ個の群選択用端子を前記データ選択回路の選択タイミングに同期して順次切り替える構成としたことを特徴とする駆動用ＩＣ。
【請求項３】
前記駆動用ＩＣは、自己走査型の発光素子を駆動するための回路を構成することを特徴とする請求項１あるいは２記載の駆動用ＩＣ。
【請求項４】
複数の発光部とこれらを所定の転送方向に沿って順次選択する回路を内蔵した自己走査型の発光素子と、この発光素子を駆動する駆動用ＩＣを備えた光プリントヘッドにおいて、前記転送方向を発光素子単位あるいは発光素子内部の所定グループ単位に変更したことを特徴とする光プリントヘッド。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリンタ等の記録ヘッドに用いられる光プリントヘッドに係わり、特に、素子内で時分割駆動を行うことができるように構成された発光素子を駆動するための新規な駆動用ＩＣとそれを用いた光プリントヘッドに関する。
【０００２】
【従来の技術】
従来の光プリントヘッドにおいて用いられる発光素子（アレイ）は、特許文献１に示すように、複数の発光部に１対１で対応させて個別電極を素子表面側に設け、各発光部に共通の電極を素子裏側に設けて構成しているので、１つの素子内で時分割駆動することができなかった。時分割駆動することができないので、個別電極を発光部と同数設ける必要があり、発光部の高密度化が進むと、それに対応して個別電極も高密度配置になる結果、駆動用ＩＣとの接続が困難になるという問題があった。
【０００３】
このような問題を解決するため、特許文献２において、素子内での時分割駆動が可能な発光素子が提案されている。すなわち、発光素子上の複数の発光部をｍの群に分け、群毎の発光部に接続するようにｍ本の共通電極を設け、異なる群に属するｍ個の発光部に接続した個別電極をｎ個設けることによってｍ×ｎ個の発光部を備える発光素子が提案されている。この発光素子によれば、ｍ本の共通電極を時分割的に選択することによって個別電極の数を従来の１／ｍに削減することができるので、駆動用ＩＣとの接続を容易にすることができる。
【０００４】
このような発光素子を従来と同様の駆動用ＩＣを用いて時分割駆動することも可能であるが、この場合、共通電極を時分割的に選択するための駆動回路を別途必要とするので、時分割駆動に適した汎用性のある駆動用ＩＣの開発が望まれている。
【０００５】
そこで本願出願人は、上記の点を考慮した駆動用ＩＣについて、特許文献３にて提案しているが、この公報に示された構成では、時分割駆動のためにデータの入力順序を変更する処理を必要とするので、データ処理が複雑化するという問題が有った。
【０００６】
【特許文献１】
実公平６−４８８８７号公報
【特許文献２】
特開平６−１６３９８０号公報
【特許文献３】
特開平１０−２２６１０２号公報
【０００７】
【発明が解決しようとする課題】
そこで本発明は、上記のような時分割駆動に対応した発光素子を駆動するに適した汎用性のある駆動用ＩＣを提供することを課題の１つとする。また、時分割駆動に対応した発光素子の出力変動を低減することができる駆動用ＩＣを提供することを課題の１つとする。そして、このような発光素子と駆動用ＩＣを用いることによって高解像度の光プリントヘッドを提供することを課題の１つとする。そしてまた、光プリントヘッドの小型化を図ることを課題の１つとする。
【０００８】
【課題を解決するための手段】
本発明の駆動用ＩＣは、素子駆動用のｎ個の出力端子と、該各出力端子と接続した駆動部を備えた駆動用ＩＣであって、前記駆動部は、順次送られてくる少なくともｎ×ｍ個のデータ信号を記憶するデータ信号記憶回路と、ｎ×ｍ個の補正データを記憶する補正データ記憶回路と、前記データ信号記憶回路と前記補正データ記憶回路に記憶しているデータ信号と補正データをｎ個単位に選択して取り出す選択回路と、この選択されたデータ信号と補正データに基づき前記各駆動用出力端子に駆動信号を与える駆動回路を備える構成としたことを特徴とする。
【０００９】
また、素子駆動用のｎ個の出力端子と、該各出力端子と接続した第１駆動部と、ｍ個の群選択用端子と、該各群選択用端子と接続した第２駆動部を備えた駆動用ＩＣであって、前記第１駆動部は、順次送られてくる少なくともｎ×ｍ個のデータ信号を記憶するデータ信号記憶回路と、該データ信号記憶回路に記憶しているデータ信号を制御信号に基づいてｎ個単位に選択して取り出すデータ選択回路と、この選択されたデータ信号に基づき前記各駆動用出力端子に駆動信号を出力する駆動回路を備え、前記第２駆動部は、前記ｍ個の群選択用端子を前記データ選択回路の選択タイミングに同期して順次切り替える構成としたことを特徴とする。
【００１０】
前記駆動用ＩＣは、自己走査型の発光素子を駆動するための回路を構成することを特徴とする。
【００１１】
また、本発明の光プリントヘッドは、複数の発光部とこれらを所定の転送方向に沿って順次選択する回路を内蔵した自己走査型の発光素子と、この発光素子を駆動する駆動用ＩＣを備えた光プリントヘッドにおいて、前記転送方向を発光素子単位あるいは発光素子内部の所定グループ単位に変更したことを特徴とする。
【００１２】
【発明の実施の形態】
以下本発明の実施例を図面を参照して説明する。図１は、駆動用ＩＣの回路ブロック図を示し、図２は、図１に示す回路ブロック図のうち、複数ある出力端子ＤＯ１〜ＤＯ９６の１つの出力端子ＤＯ１に関係する部分を中心に抽出した要部回路ブロック図である。まず、これらの図を中心に説明する。
【００１３】
駆動用ＩＣ１は、図１に示すように、素子駆動用（後述する個別電極２８用）の複数個（ｎ）の出力端子ＤＯで構成された個別端子部と、各出力端子ＤＯと接続され、これらに対して駆動信号としての所定の電流出力を与える第１駆動部２と、群選択用（後述する共通電極２７用）の複数（ｍ）個の出力端子ＣＤで構成された共通端子部と、各出力端子ＣＤと接続され、これらを選択的に一方の電源電位、例えば接地電位ＶＳＳに切り替える第２駆動部３を備えている。以下、ｎ＝９６，ｍ＝４の場合を例にとって説明するが、本発明はこれに限定されるものではない。
【００１４】
第１駆動部２は、データ入力端子ＳＩから順次与えられるシリアル入力データ信号を一時的に記憶するデータ信号記憶回路４と、このデータ信号記憶回路４から出力されたデータ信号に基づき上記各出力端子ＤＯ１〜ＤＯ９６に駆動信号を出力する駆動回路５と、この駆動回路５に定電流を供給する電流供給回路６と、この第１駆動部２並びに第２駆動部３の各部に所定のタイミング信号を供給するタイミング制御回路７とを備えている。
【００１５】
データ信号記憶回路４は、データ入力端子ＳＩからシリアルに入力されるデータ信号をクロック信号ＣＬＫ１に同期して取り込み、データ出力端子ＳＯからシリアル出力するｎ×ｍ（３８４）ビット構成のシフトレジスタ８と、このシフトレジスタ８に取り込まれたデータ信号を、ロード信号ＬＯＡＤ１に基づいて並列に取り込むｎ×ｍ（３８４）ビット構成のラッチ回路９とを備えている。シフトレジスタ８から並列に出力されるｎ×ｍ（３８４）個のデータ信号はラッチ回路９を介さないで記憶回路１０に供給することもできるようにしている。
【００１６】
尚、データ信号を複数ビットで構成する場合などにおいては、それに応じてシフトレジスタ８やラッチ回路９等の構成を変更することもでき、例えば、シフトレジスタ８をアドレス指定方式のメモリで構成することもできる。
【００１７】
駆動回路５は、ラッチ回路９が出力するｎ×ｍ（３８４）個のデータ信号から、ｎ個単位にデータ信号を順次選択して出力する第１の選択回路１１Ａと、この第１の選択回路１１Ａの出力に基づいて前記出力端子ＤＯ１〜ＤＯ９６を介して一定の電流を出力するｎ（９６）ビット構成の第１のドライブ回路１２Ａを基本的な構成として備えている。駆動回路５は、この基本構成に加えて、必要に応じて、データ補正に対応するための補正データをｎ×ｍ（３８４）個記憶するための補正データ記憶回路１０と、この補正データ記憶回路１０から出力されるｎ×ｍ（３８４）個の補正データ信号から、ｎ個単位に補正データ信号を順次選択して出力する補正データ用の第２の選択回路１１Ｂと、この補正データ用の選択回路１１Ｂの出力に基づいて増加減した電流値の出力を前記出力端子ＤＯ１〜ＤＯ９６を介して駆動信号として出力するｎ（９６）ビット構成の補正用の第２のドライブ回路１２Ｂを備えることができる。
【００１８】
記憶回路１０は、Ｓビット（例えば３ビット構成）で構成される補正データをｎ×ｍ（３８４）個記憶することができるように、例えばＳ×ｎ×ｍビット構成のラッチ回路で構成することができる。そして、各補正データ記憶回路１０に対する補正データの書き込みは、シフトレジスタ８から並列に供給されるｎ×ｍ個単位の信号に基づいて行われるようになっている。
【００１９】
補正データ記憶回路１０の書き込みは、前もって行うことができる。すなわち、記憶回路１０のみを書き込み状態としてシフトレジスタ８を介して補正データの各ビットを記憶する作業を３回繰り返すことによって行うことができる。
【００２０】
ドライブ回路１２は、図２に示すように、１つの出力端子ＤＯに対してそれぞれ電流出力が異なる４つの電流増幅器１２ａ〜１２ｄを１組として、それを出力端子ＤＯと同数備えて構成されている。電流供給回路６から電流が供給される４つ電流増幅器１２ａ〜１２ｄは、個々にその作動状態を制御することによって、合計出力電流を４ｍＡをベースとして３〜５ｍＡ程度の範囲で変更できるようにしている。
【００２１】
選択回路１１は、時分割駆動を行うために前記ラッチ回路９や補正データ記憶回路１０に記憶されたｎ×ｍ個分のデータや補正データを、ｎ個単位に選択してｍ回取り出すための回路で、複数の論理ゲート回路によって構成されている。この選択回路１１は、タイミング制御回路７の一部を構成するストローブ制御信号発生回路１４によってゲートの開閉が制御される。
【００２２】
このストローブ制御信号発生回路１４は、図３に波形を示すように、時分割のタイミング（前記選択回路の選択タイミング）を規定するように外部から供給される制御信号の１つであるストローブ信号（反転ＳＴＢ）に基づいて、内部ストローブ信号（ＳＴＢ１〜ＳＴＢ４）を生成するための回路で、例えば図４に示すように、２つのフリップフロップＦＦ１，ＦＦ２と、複数（４つの）論理ゲート回路を組み合わせたカウンタによって構成することができる。このように、ストローブ制御信号発生回路１４は１つの外部ストローブ信号（反転ＳＴＢ）に基づいて４つの内部ストローブ信号（ＳＴＢ１〜４）を生成する。すなわち、内部ストローブ信号の数よりも少数の信号線を用いて制御信号（外部ストローブ信号）を供給するので、外部と接続する制御信号の端子の数を削減してＩＣの小型化を図ることができるとともに、ワイヤボンド配線などの外部配線数を削減することができる。
【００２３】
尚、ストローブ制御信号発生回路１４は、リセット信号ＲＥＳＥＴによってリセットする以外にも、１ライン分のデータ信号の入力に同期してリセットすることができ、たとえば、前記ロード信号ＬＯＡＤ１によって前記フリップフロップＦＦ１，ＦＦ２をリセットする構成としても良い。
【００２４】
次に、図２を参照して１つの出力端子ＤＯ１を中心にデータの流れについて説明する。ラッチ回路９に記憶された１つのＩＣ分のデータ（３８４個のオン／オフデータ）は、内部ストローブ信号ＳＴＢ１〜４が順次Ｈレベルに切り替わることによって、その内部ストローブ信号ＳＴＢ１〜４と接続されたアンドゲート回路のみが開く結果、その間に選択的に出力される。図２に示す例では、１つのＩＣ内部の１から４番目のデータが順次ドライブ回路１２の駆動に用いられる。また、補正データ記憶回路１０に記憶された３ビット構成の補正データも同様に、内部ストローブ信号ＳＴＢ１〜４が順次Ｈレベルに切り替わることによって３個一組のアンドゲート回路が開く結果、その間に選択的に出力される。補正データ記憶回路１０の出力は、ドライブ回路１２に供給され、３つの電流増幅器１２ｂ〜１２ｄを選択的に動作させる。
【００２５】
次に、第２駆動部３について説明する。第２駆動部３は、出力端子ＣＤ１〜ＣＤ４の１つを選択的に接地電位ＶＳＳに切り替えるための回路で、前記内部ストローブ信号ＳＴＢ１〜４に同期したタイミングによって切り替える構成としているが、前記選択回路１１の選択タイミングに同期した他の信号を用いて切り変える構成とすることもできる。
【００２６】
図６は、上記の駆動用ＩＣ１を備えて構成した光プリントヘッド２０の一例を示す要部平面図である。この光プリントヘッド２０は、絶縁性基板２１の上に複数、例えばＬ＝１９個の発光素子２２を一列に配列し、この発光素子２２の片側に隣接させて駆動用ＩＣ１を発光素子２２と１対１で対応させて一列に配列している。この例では、駆動用ＩＣ１を発光素子２２の片側に配列しているが、駆動用ＩＣ１を発光素子２２の両側に配列する場合は、発光素子２２と駆動用ＩＣ１を１対２の対応関係で配列すれば良い。発光素子２２と駆動用ＩＣ１間には、両者を接続するための配線２３が施される。配線２３としては、金線等のワイヤボンド線による直接接続構造、中継用のパターンを介在したワイヤボンド線による間接的接続構造を用いることができるが、高密度のフレキシブル配線を異方性導電接着剤を用いて接続する構造を用いることもできる。
【００２７】
基板２１の上には、信号用、電力供給用の複数本の配線パターン２４を発光素子２２の配列方向に沿って延びるように形成している。駆動用ＩＣ１と配線パターン２４の間には、前記配線２３と同様の配線２５を設けている。
【００２８】
発光素子２２は、その上面に複数（ｍ×ｎ＝３８４）個の発光部２６をその長手方向に沿って配列している。そして、この複数の発光部２６は、時分割駆動できるようにそれぞれが独立して形成されており、群単位に時分割駆動できるように、複数ｍの群に区分けしている。この例では、発光部２６の１，５，９番目を第１の群、２，６，１０番目を第２の群というように、発光部２６の配置順序を示す番号を４で割った場合の余りの数に基づいて４つの群に区分けした場合を例示している。
【００２９】
そして、発光素子２２は、第１の群に属する発光部２６に共通に接続した共通電極２７−１と、第２の群に属する発光部２６に共通に接続した共通電極２７−２、共通電極２７−３、並びに共通電極２７−４の４本の共通電極２７を設けるとともに、隣接する４つの発光部２６に接続したｎ（９６）個の個別電極２８を設けている。これらの個別電極２８は、それぞれ駆動用ＩＣ１の出力端子ＤＯ１〜ＤＯ９６に接続され、共通電極２７は、出力端子ＣＤ１、ＣＤ２、ＣＤ３、ＣＤ４に接続される。そして、共通電極２７を選択し、任意の個別電極ＤＯに通電させれば、発光部の４分の１ずつが時分割で発光する。
【００３０】
尚、発光素子２２はＬ個（１９個）であるので、ヘッド２０全体の発光部２６の数は、Ｌ×ｍ×ｎ＝１９×４×９６＝７２９６個となる。図７の＃を付した番号がヘッド２０全体の発光部２６の通し番号である。
【００３１】
次に、上記駆動用ＩＣ１の動作を含めた上記光プリントヘッド２０の動作について、図１、図２に加えて、図７に示す光プリントヘッドの回路構成例、図５に示すタイミングチャートを参照して説明する。
【００３２】
尚、記憶回路１０に記憶すべき補正データは、発光素子２２の各発光部２６の光量を均一にするために、予め求めた光量補正データが用いられ、これらのデータは、既に記憶回路１０に記憶されているものとする。
【００３３】
まず初めにリセット信号ＲＥＳＥＴが供給され、これによって各部が初期状態に設定される。続いて、設定信号ＳＥＴがＬレベルからＨレベルに切り替えられる。その結果、記憶回路１０への書き込みが禁止された状態となる。
【００３４】
１９番目の駆動用ＩＣ１のデータ入力端子Ｓ１にデータ信号（７２９６個）が順次与えられ、これがクロック信号ＣＬＫ１（信号Ｔ１）に同期して順次各駆動用ＩＣ１のシフトレジスタ８に取り込まれる。
【００３５】
次に、ロード信号ＬＯＡＤ１が、所定時間Ｈレベルに保持され、各ＩＣ１のシフトレジスタ８に保持されたｎ×ｍ個のデータ信号の入力が行われる。この時、ロード信号ＬＯＡＤ１の立ち下がり時点でラッチ回路９が選択（ラッチ）されるので、シフトレジスタ８に取り込まれたｎ×ｍ個のデータ信号がラッチ回路９に入力されて記憶される。
【００３６】
ロード信号ＬＯＡＤ１がＨレベルからＬレベルに切り替わった直後に、発光のタイミングを示す外部ストローブ信号（反転ＳＴＢ）がＨレベルから所定期間Ｌレベルに保持され、これに伴ってストローブ制御信号発生回路１４が出力する内部ストローブ信号のＳＴＢ１のみがＬレベルからＨレベルに切り替わる。外部ストローブ信号（反転ＳＴＢ）が次にＨレベルからＬレベルに切り替わると、内部ストローブ信号のＳＴＢ２のみがＨレベルに切り替わり、同様に順次ＳＴＢ３、ＳＴＢ４のみがＨレベルに切り替わる。
【００３７】
この内部ストローブＳＴＢ１〜４の切り替わりによって、選択回路１１がラッチ回路９や記憶回路１０から選択して出力するデータ信号の位置が順次切り替わる。例えば内部ストローブＳＴＢ１によって、１番目、５番目、…７２９３番目のデータが選択され、内部ストローブＳＴＢ２によって、２番目、６番目、…７２９４番目のデータが選択される。
【００３８】
これらのデータ（必要に応じて３ビットの補正データが付加される）がドライブ回路１２に与えられる。ドライブ回路１２は、データ信号やそれに付加された補正データに基づいて、４つの電流増幅器１２ａ〜１２ｄを選択的に作動させてその出力電流を出力端子ＤＯを介して発光素子２２の各個別電極２８に供給する。
【００３９】
全ての発光素子２２の個別電極２８にデータ信号や補正データに応じた電流が供給可能な状態となるが、４分の１の発光部２６のみが共通電極２７を介して接地されているので、この例では４個置きの発光部２６のみが選択的に発光する。
【００４０】
上記のような、４分の１ずつの切り替えによる時分割駆動によって１ライン分の選択的な発光を行い、これを順次繰り返すことによって、１画面分の露光を行うことができる。
【００４１】
上記のように、素子内時分割駆動に対応した発光素子２２を駆動するための各駆動用ＩＣ１が、群を単位とするタイミングに同期して動作する第２駆動部３を内蔵し、この駆動用ＩＣ１によって対応した発光素子２２の時分割駆動を行う構成としているので、負荷の分散を図ることができる。よって、時分割駆動を行うための第２駆動部３に加わる最大負荷は、対応する発光素子２２の１つの群に属する発光部２６の数に基づき決定できる。その結果、従来のダイナミック駆動方式のように時分割駆動用（共通電極選択用）の専用ＩＣを用いて全ての発光素子を対象とした時分割駆動を行う場合に比べて、時分割駆動用の回路に加わる負荷を大幅に低減することができる。そして、駆動用ＩＣ１の第２駆動部３は、小電流を制御することができる小型回路で構成することができ、駆動用ＩＣ１を従来のスタテック方式用のＩＣと同等の形状で構成することができるので、全体的な回路構成の小型化を達成することができる。
【００４２】
また、時分割駆動を行う構成でありながら、スタテック方式と同じようにデータを順次入力することができるので、従来のダイナミック駆動に必要とされたデータの並び替えのための回路が不要となる。また、時分割数を増加させても、その分割数よりも少数の制御信号の供給線を利用して時分割用のタイミング（内部ストローブ信号）を発生させるようにしているので、ＩＣの端子数や組立て作業数の削減を図ることができる。
【００４３】
また、駆動用ＩＣ１は、全ての補正用データを記憶し、それを選択して出力することができるので、補正用データを用いた時分割駆動を行う場合に、記憶した補正データに基づくデータ信号の補正を容易に行うことができる。
【００４４】
尚、発光素子２２として、発光部を１列に配列したもののほかに、千鳥配置したものや、２列以上の複数列配置したものを用いることもできる。そして、発光素子２２の片側に駆動用ＩＣ１を配列する場合のほかに、発光素子３の両側に駆動用ＩＣ１を配置することもできる。
【００４５】
尚、本発明は、上記のように１つの発光素子とその駆動用の１つ以上のＩＣの組合わせ構造を１つの単位とし、この構造単位を発光部の配列方向と同方向に複数配置した光プリントヘッドに好適であるが、これ以外にも適用可能であり、例えば、前記１つの構造単位を基本構造とする光プリントヘッドやそれに類する印字装置に適用することもできる。
【００４６】
また、上記駆動用ＩＣは、自己走査型の発光素子の駆動に利用することもできるので、以下、その実施形態について説明する。
【００４７】
駆動対象となる自己走査型の発光素子（以下、ＳＬＥＤという）は、特開平５−８４９７１号公報や、特開平１１−１９２７４４号公報等に開示されているように、発光サイリスタを多段接続し、これに多相クロック信号を与えることによって、発光サイリスタの点灯位置を順次転送することができる構成の素子であり、例えば図８（Ａ）（Ｂ）に等価回路図を示すような構造のものを用いることができる。
【００４８】
ＳＬＥＤは、転送用クロック端子（Ｖφ１、Ｖφ２）の他に、スタートクロック端子ＶφＳ、データ（発光部クロック）端子ＶφＤ、バイアス電圧端子ＶＧを備えてこれらを上面に配置し、裏面にコモン電極を配置している。ＳＬＥＤは、通常１００個前後の発光サイリスタを一列に配置して構成されるが、発光サイリスタ数が多い場合は、感光ドラム上の露光位置が最初と最後とでずれて隣接ＳＬＥＤ間で、段差状のズレが生じる。そこで、このような露光位置の段差状ズレを少なくするために、１つのスタートクロックφＳによって走査される発光サイリスタ数を削減することが望ましい。例えば、図９に示すように、複数、例えば４つの発光サイリスタで構成したグループＧｒを１つのＳＬＥＤ内に複数、例えば９６グループ備えてＳＬＥＤを構成することにより、各グループＧｒに個別にデータＤを与え、各グループに共通にその他の信号を与えての駆動を行なうことができる。この場合は、１つのＳＬＥＤに複数のスタートクロックパルス端子ＶφＳ（通常はグループ数と同数）を配置する必要が有る。また、少数の発光サイリスタで１つのＳＬＥＤを構成し、図９に括弧書きして示すように、上記各グループＧｒに相当する発光サイリスタを個別のＳＬＥＤ１〜９６で構成するとともに、これら複数のＳＬＥＤを回路パターン上に配列すること（ＳＬＥＤ集合体とすること）もできる。
【００４９】
上記のように１つのスタートクロックによって走査される複数（ｍ個）の発光サイリスタを１つにグループ化し、このグループを複数（ｎ個）備えるＳＬＥＤの駆動や、１つのスタートクロックによって走査される複数（ｍ個）の発光サイリスタで１つのＳＬＥＤを構成し、このＳＬＥＤを複数（ｎ個）配列した場合の駆動のために、上記駆動用ＩＣを用いることができる。すなわち、駆動用ＩＣの第１駆動部をＳＬＥＤへのデータ供給に利用することができる。ここで、第２の駆動部は不要であるので、駆動用ＩＣに設けないことが望ましいが、既存の駆動用ＩＣを利用する場合は、第２の駆動部の出力は無効化して利用はしない。
【００５０】
また、図１、図２に示す回路において、駆動用ＩＣをＳＬＥＤの駆動に用いる場合は、第１駆動部２に接続したｎ個の出力端子ＤＯ１〜ＤＯ９６の出力切替をＳＬＥＤの転送タイミングに同期して切り替える必要が有る。そこで、図２に示すストローブ制御回路１４に与える信号に変更を加えることも必要である。ここで、ストローブ制御回路１４に与える信号としては、発光サイリスタの点灯時間を制御するために用いられる信号（データφＤ）、または、この信号に同期した他の信号を用いるのが好ましいが、ＳＬＥＤの転送用多相クロックφ１、φ２の１つを用いたり、これらの多相転送クロックに同期した他の信号を用いることもできる。
【００５１】
図９に示すような駆動用ＩＣとそれに接続した１つあるいは複数のＳＬＥＤを組み合わせた構成（ＳＬＥＤ集合体）を１つのブロックとし、このブロックを長尺基板上に１あるいは複数配列することにより光プリントヘッドを構成することができる。
【００５２】
この光プリントヘッドを駆動して１ラインの全点灯を行なった場合の感光ドラム上の光プロファイルは図１０（Ａ）に示すとおりであり、図１０（Ｂ）に示す従来例と比べて、光学的な最大の段差を小さくすることができる。
【００５３】
尚、図１０に示すように、各ＳＬＥＤやその中の各グループの発光転送方向は、同一方向に設定されているが、以下の例は、１つの光プリントヘッド内、１つのブロック内、あるいは１つのＳＬＥＤ内における転送方向に互いに向きの異なる転送方向を混在させる場合を例示している。
【００５４】
図１１、図１２は、順転送と逆転送方向を混在させた例を示すものである。これらの図は、光プリントヘッドの発光素子（ＳＬＥＤ）部分の配列状態、並びに図１０に示す光プロファイルと同様の光プロファイルを併記したものである。図１１は、ＳＬＥＤ単位に転送方向を変更した例を示し、図１２は、ＳＬＥＤ内部の所定グループ単位に転送方向を変更した例を示している。このように、ＳＬＥＤ単位あるいは、その内部の所定グループ単位に交互に転送方向を変更することによって、隣接ＳＬＥＤ間、隣接グループ間などに生じる光学的な段差を解消することができる。また、一度に点灯させる素子数が増大するので、段差解消と同時に、印字速度のスピードアップも図ることができる。
【００５５】
尚、逆方向の転送を混在させるためには、駆動用ＩＣからＳＬＥＤへ出力するデータの順序に若干の変更を加える必要が有る。
【００５６】
このように、ＳＬＥＤのデータ信号供給用に駆動用ＩＣの第１駆動部を利用することにより、自己走査型ＬＥＤアレイの光量補正を、自己走査機能を有さないＬＥＤアレイの場合と同様に行なうことができるので、自己走査機能を有さないＬＥＤアレイを用いる場合と同様の作用効果を奏することができる。
【００５７】
また、上記のように、転送方向を混在させることにより光学的な段差の発生を防止する点は、図１〜図７に示すような自己走査機能を有しないＬＥＤアレイを発光素子として用いる場合にも適用することができる。例えば、図６、図７に示す発光素子２２の場合は、各個別電極２８に接続した複数（ｍ＝４）の発光部の点灯順序を、隣接する個別電極２８毎に一方向と他方向というように、交互に反対の向きに設定することにより、図１２に示す光プロファイルと同様、１つの発光素子内でジグザグの光プロファイルを形成することができる。
【００５８】
【発明の効果】
以上のように本発明によれば、時分割駆動に対応した発光素子を駆動するに適した汎用性のある駆動用ＩＣを提供することができる。また、時分割駆動に対応した発光素子の出力変動を低減することができる。そしてまた、発光素子とこのような駆動用ＩＣを用いることによって高解像度の光プリントヘッドを提供することができる。そしてまた、光プリントヘッドの小型化を図ることができる。また、自己走査型の発光素子を用いることにより、ワイヤボンド接続個所を削減することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る駆動用ＩＣの回路ブロック図である。
【図２】図１の要部を示す回路ブロック図である。
【図３】同実施例の要部の波形図である。
【図４】図２の要部を示す回路図である。
【図５】同実施例のタイミングチャートである。
【図６】本発明の一実施例に係る光プリントヘッドの要部平面図である。
【図７】同実施例の光プリントヘッドの回路ブロック図である。
【図８】（Ａ）（Ｂ）は自己走査型発光素子（ＳＬＥＤ）の等価回路図である。
【図９】本発明の他の実施例の光プリントヘッドの要部ブロック図である。
【図１０】光プリントヘッドの感光ドラムにおける光プロファイルを示す図で、（Ａ）は本発明実施例、（Ｂ）は従来例のプロファイルを示す図である。
【図１１】本発明の他の実施例のＳＬＥＤ配置例と光プロファイルを示す図である。
【図１２】本発明の他の実施例のＳＬＥＤ配置例と光プロファイルを示す図である。
【符号の説明】
１　　駆動用ＩＣ
２　　第１駆動部
３　　第２駆動部
４　　データ信号記憶回路
５　　駆動回路
１１　選択回路
【図１】
2004001538.tif 000003
【図２】
2004001538.tif 000004
【図３】
2004001538.tif 000005
【図４】
2004001538.tif 000006
【図５】
2004001538.tif 000007
【図６】
2004001538.tif 000008
【図７】
2004001538.tif 000009
【図８】
2004001538.tif 000010
【図９】
2004001538.tif 000011
【図１０】
2004001538.tif 000012
【図１１】
2004001538.tif 000013
【図１２】
2004001538.tif 000014