(57)【要約】【課題】簡易な構造であっても、高速動作が可能なバイポーラトランジスタの提供。【解決手段】この発明は、Ｓｉからなるコレクタ層５と、ＳｉＧｅからなるベース層６と、Ｓｉからなるエミッタ層１０とを備え、ＳｉＧｅ層からなるベース層６のＧｅの濃度がエミッタ側からコレクタ側に向かって増加するように形成されているバイポーラトランジスタにおいて、エミッタ層１０を構成するＳｉ層中に多結晶ＳｉＧｅからなるＳｉＧｅ層８を設けるようにした。また、ＳｉＧｅ層８のＧｅ濃度は、４０％〜６０％とする。さらに、ＳｉＧｅ層８の厚さは、１ｎｍ〜２ｎｍとする。【選択図】　図１
2004087949.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉからなるコレクタ層と、ＳｉＧｅからなるベース層と、Ｓｉからなるエミッタ層とを備え、前記ベース層のＧｅ濃度が前記エミッタ層側から前記コレクタ層側に向かって増加するように形成されているバイポーラトランジスタにおいて、
前記エミッタ層中に多結晶ＳｉＧｅからなるＳｉＧｅ層を設けたことを特徴とするバイポーラトランジスタ。
【請求項２】
前記ＳｉＧｅ層のＧｅ濃度は、４０％〜６０％であることを特徴とする請求項１に記載のバイポーラトランジスタ。
【請求項３】
前記ＳｉＧｅ層の厚さは、１ｎｍ〜２ｎｍであることを特徴とする請求項１または請求項２に記載のバイポーラトランジスタ。
【請求項４】
基板上にＳｉからなるコレクタ層を形成する工程と、
前記コレクタ層上に、ＳｉＧｅからなるベース層を形成し、この形成の際にはＧｅの濃度勾配がエミッタ層側から前記コレクタ層側に向かって増加させるようにする工程と、
前記ベース層上に、Ｓｉからなる第１のエミッタ層と、多結晶ＳｉＧｅからなるＳｉＧｅ層、およびＳｉからなる第２のエミッタ層を順に形成する工程と、
からなることを特徴とするバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタおよびその製造方法に関し、特に、ＳｉＧｅなどの材料を用いたヘテロバイポーラトランジスタおよびその製造方法に関するものである。
【０００２】
【従来の技術】
従来のヘテロバイポーラトランジスタとしては、Ｓｉ層からなるコレクタと、ＳｉＧｅ層からなるベースと、Ｓｉ層からなるエミッタとからなり、そのベースにおける不純物であるボロンとＧｅの濃度分布が図７に示すものが知られている（例えば非特許文献１参照）。
【０００３】
このヘテロバイポーラトランジスタは、エミッタからベース中に注入された電子（ｅ−　）のコレクタへの遷移時間の短縮を目的に、ベースを構成するＳｉＧｅ層のＧｅ濃度に図示のように傾斜を設けており、そのエネルギーバンド構造は図８に示すようになる。
また、従来の他のヘテロバイポーラトランジスタとしては、ベース・エミッタ接合付近のＳｉエミッタ層側に、組成の異なる超薄膜からなるウエル層およびバリア層を交互に積層した超格子構造からなる多重量子障壁部であるＭＱＢ層を設けたものが知られている（特許文献１参照）。
【０００４】
【特許文献１】
特開平１１−２３８７４０号公報
【０００５】
【非特許文献１】
ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　Ｍｅｅｔｉｎｇ　　（ＩＥＤＭ）　１９９０　Ｐ１３
【０００６】
【発明が解決しようとする課題】
しかし、非特許文献１に係るヘテロバイポーラトランジスタでは、上記のような構成のため、ヘテロ接合本来の特徴であるベース・エミッタ間のホールに対する大きなエネルギーバリアが低下し、ベースからエミッタに対するホール（ｈ＋　）の注入が起こり易いという欠点を持っている。
【０００７】
このため、ベース遷移時間を低減できるが、エミッタに蓄積されるホールの消滅までの遷移時間の影響を無視することができず、全体として動作速度が低下してしまうという不都合がある。
特許文献１に係るヘテロバイポーラトランジスタでは、ＭＱＢ層が単結晶からなるウエル層およびバリア層が交互に積層されている。このため、その構造が複雑となるので、製造工程が多くなり、製造コストが嵩むという不都合がある。
【０００８】
そこで、本発明の目的は、上記の点に鑑み、簡易な構造であっても、高速動作が可能なバイポーラトランジスタおよびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決して本発明の目的を達成するために、請求項１〜請求項４に記載の各発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、Ｓｉからなるコレクタ層と、ＳｉＧｅからなるベース層と、Ｓｉからなるエミッタ層とを備え、前記ベース層のＧｅ濃度が前記エミッタ層側から前記コレクタ層側に向かって増加するように形成されているバイポーラトランジスタにおいて、前記エミッタ層中に多結晶ＳｉＧｅからなるＳｉＧｅ層を設けたことを特徴とするものである。
【００１０】
請求項２に記載の発明は、請求項１に記載のバイポーラトランジスタにおいて、前記ＳｉＧｅ層のＧｅ濃度は、４０％〜６０％であることを特徴とするものである。
請求項３に記載の発明は、請求項１または請求項２に記載のバイポーラトランジスタにおいて、前記ＳｉＧｅ層の厚さは、１ｎｍ〜２ｎｍであることを特徴とするものである。
【００１１】
請求項４に記載の発明は、基板上にＳｉからなるコレクタ層を形成する工程と、前記コレクタ層上に、ＳｉＧｅからなるベース層を形成し、この形成の際にはＧｅの濃度勾配がエミッタ層側から前記コレクタ層側に向かって増加させるようにする工程と、前記ベース層上に、Ｓｉからなる第１のエミッタ層と、多結晶ＳｉＧｅからなるＳｉＧｅ層、およびＳｉからなる第２のエミッタ層を順に形成する工程と、からなることを特徴とするものである。
【００１２】
このように、本発明では、エミッタ層中に、多結晶ＳｉＧｅからなるＳｉＧｅ層を設け、Ｇｅの濃度が高濃度（４０％〜６０％）となるようにした。
このため、エミッタ層においては、結晶格子の違いにより、局所的に結晶欠陥密度が高くなる。この欠陥高濃度領域に、ベース層からホールが注入されると、その領域が注入ホールの再結合中心として働き、注入ホールのキャリア寿命を短くすることができ、動作の遅延時間を短縮し、高速動作を行うことができる。
【００１３】
従って、本発明によれば、簡易な構造であっても、高速動作が可能なバイポーラトランジスタを実現できる。
【００１４】
【発明の実施の形態】
以下、本発明のバイポーラトランジスタおよびその製造方法の実施形態について、図面を参照して説明する。
この実施形態に係るバイポーラトランジスタは、図１に示すように、Ｐ型Ｓｉ基板（シリコン基板）１上にＮ＋＋埋め込み層２が形成され、Ｎ＋＋埋め込み層２上にＮ−　エピタキシャル層３が形成され、Ｎ−　エピタキシャル層３にＳｉＯ２　からなる分離酸化膜４によりエミッタ／ベースおよびコレクタを形成すべき領域が作成され、この領域に以下のように形成されている。
【００１５】
すなわち、実施形態に係るバイポーラトランジスタは、Ｎ−　エピタキシャル層３上に、Ｎ型のＳｉからなるコレクタ層５、ＳｉＧｅからなるベース層６、Ｎ型のＳｉからなる第１エミッタキャップ層７、多結晶ＳｉＧｅからなるＳｉＧｅ層８、およびＮ型のＳｉからなる第２エミッタキャップ層９の順で積層したものである。
【００１６】
ここで、第１エミッタキャップ層７、ＳｉＧｅ層８、および第２エミッタキャップ層９は、エミッタ層１０を構成する。
コレクタ層５は、Ｎ−　エピタキシャル層３を介してコレクタ電極であるＴｉＳｉ２　シリサイド１１に接続され、ＴｉＳｉ２　シリサイド１１は配線１２に接続されている。また、ベース層６は，ベース電極であるＴｉＳｉ２　シリサイド１３に接続され、ＴｉＳｉ２　シリサイド１３は配線１４に接続されている。さらに、第２エミッタキャップ層９は、多結晶シリコン層１５を介してエミッタ電極であるＴｉＳｉ２　シリサイド１６に接続され、ＴｉＳｉ２　シリサイド１６が配線１７に接続されている。
【００１７】
次に、この実施形態に係るバイポーラトランジスタの各部の詳細な構成例について、図１および図２を参照して説明する。
（１）コレクタ層５は、低濃度のＮ型Ｓｉからなり、その厚さは例えば３０〔ｎｍ〕である。
（２）ベース層６は、ＳｉＧｅからなり、その全体の厚さは例えば７０〔ｎｍ〕である。また、ベース層６は、図２に示すように、Ｇｅの濃度勾配が、エミッタ層７側からコレクタ層２側に向かって徐々に増加するように形成されている。そのＧｅの濃度勾配は、例えば０〜１５〔％〕とする。
【００１８】
ベース層３のうち、その下層側の厚さが４０〔ｎｍ〕の領域については、ＳｉＧｅに不純物が添加（ドープ）されていないが、その上層側の厚さが３０〔ｎｍ〕の領域については、ＳｉＧｅにＢ（ホウ素）が１０１９／ｃｍ３　の濃度で添加されている。
（３）第１エミッタキャップ層７は、Ｎ＋＋シリコンのエピタキシャル層からなり、その厚さは例えば１０〔ｎｍ〕である。
（４）ＳｉＧｅ層８は、多結晶ＳｉＧｅからなり、その厚さが例えば１〜２〔ｎｍ〕であり、かつ、Ｇｅの濃度が４０〜６０〔％〕であって、不純物は添加されていない。
【００１９】
ここで、Ｇｅの濃度を４０〜６０〔％〕とするのは、以下の理由による。
すなわち、Ｇｅの濃度が高い程、格子不整合が大きくなり、結晶欠陥を形成できる。しかし、結晶欠陥が多すぎると、エミッタから注入される電子（ｅ−　）のトラップ確率が増え、電流増幅率の低下を招く。このため、Ｇｅの濃度が４０〜６０％が最適な濃度となる。
【００２０】
また、ＳｉＧｅ層８の厚さを１〜２〔ｎｍ〕とするのは、電子のトラップを少なくするためにである。
さらに、ＳｉＧｅ層８のベースからの距離を１０〔ｎｍ〕程度とするのは、すなわち、第１エミッタキャップ層７の厚さを１０〔ｎｍ〕とするのは、注入ホールの拡散長以下にするのが好ましいためである。
（５）第２エミッタキャップ層９は、Ｎ＋＋シリコンのエピタキシャル層からなり、その厚さは例えば２０〔ｎｍ〕である。
（６）多結晶シリコン１５からのリン拡散（９００℃、１０秒）により、第２エミッタキャップ層９、ＳｉＧｅ層８、および第１エミッタキャップ層７まで、Ｎ＋　型にドープされるようにしている。
【００２１】
以上のように、この実施形態に係るバイポーラトランジスタでは、Ｓｉからなるエミッタ層１０内に、多結晶ＳｉＧｅからなり、スパイク状の薄いＳｉＧｅ層８を設けるようにした。
このため、そのＳｉＧｅ層８により、エネルギギャップをＳｉ（約１．１ｅＶ）からＳｉＧｅ（約０．９ｅＶ）に局所的に低下できる局所的ディップ（Ｄｉｐ）構造を形成できる。
【００２２】
そのディップ部でベースから注入されたホールの流れが抑制され、閉じ込められた形になる。また、ＳｉＧｅ層８においてＧｅを高濃度化する場合には、Ｓｉ結晶との格子定数の不整合が大きくなり、不整合により発生する結晶欠陥も高濃度化でき、欠陥部でのホールの再結合確率が増える。さらに、高濃度閉じ込めホールと再結合の高確率の掛け算により、全体としてエミッタ内のホールの蓄積時間を低減することが可能となる。
【００２３】
この結果、エミッタ蓄積遅延時間として従来およそ２０〔ｐｓｅｃ〕程度であったが、この実施形態によれば、２０〔ｐｓｅｃ〕以下に低減できる。
このため、この実施形態によれば、複雑な微細構造を採用することなく、比較的簡易な構造で、遮断周波数が１００〔ＧＨｚ〕以上というように、高速動作が可能なバイポーラトランジスタを実現できる。
【００２４】
次に、上記のような構成からなるバイポーラトランジスタの製造方法の一例について、図４〜図６を参照して説明する。
この例では、ＳＯＳ基板を用いた製造方法について説明する。
まず、図４（Ａ）に示すように、Ｐ型Ｓｉ基板１上に、Ｎ＋＋埋め込み層２を形成し、そのＮ＋＋埋め込み層２上に、厚さが１〔μｍ〕からなるＮ−　エピタキシャル層３を形成する。さらに、Ｎ−　エピタキシャル層３に、ＳｉＯ２　からなり厚さが５００ｎｍからなる分離酸化膜４を設け、これによりエミッタ／ベース領域、およびコレクタ領域を作成する。
【００２５】
ここで、Ｎ＋＋埋め込み層２にはＡｓをドーピングする。また、Ｎ−　エピタキシャル層３の不純物の濃度は、１０１５／ｃｍ３　とする。
次に、図４（Ｂ）および図６（Ｆ）の拡大図に示すように、Ｎ−　エピタキシャル層３上に、Ｎ型のＳｉからなるコレクタ層５、ＳｉＧｅからなるベース層６、Ｎ型のＳｉからなる第１エミッタキャップ層７、ＳｉＧｅからなるＳｉＧｅ層８、およびＮ型のＳｉからなる第２エミッタキャップ層９の順に、５層２１を連続形成する。
【００２６】
コレクタ層５は、層厚が３０〔ｎｍ〕からなり、ＣＶＤ法により、温度が７００〔℃〕、圧力が８０〔ｔｏｒｒ〕の下で、ＳｉＨ４　ガスを５０〔ＳＣＣＭ〕供給することにより形成する。
ベース層６は、下部側の厚さが４０〔ｎｍ〕の領域と、上部側の厚さが３０〔ｎｍ〕の領域とからなる。
【００２７】
そして、厚さが４０〔ｎｍ〕の領域については、ＣＶＤ法により温度が７００〔℃〕、圧力が８０〔ｔｏｒｒ〕の下で、ＳｉＨ４　を２０〔ＳＣＣＭ〕供給し、ＧｅＨ４　を１１０〔ＳＣＣＭ〕から７３〔ＳＣＣＭ〕まで徐々に減少させて供給することにより形成する。
また、厚さが３０〔ｎｍ〕の領域については、Ｂ２　Ｈ６　が１０１９／ｃｍ３　となるようにするとともに、ＣＶＤ法により温度が７００〔℃〕、圧力が８０〔ｔｏｒｒ〕の下で、ＳｉＨ４　を２０〔ＳＣＣＭ〕供給し、ＧｅＨ４　を７３〔ＳＣＣＭ〕から０〔ＳＣＣＭ〕まで徐々に減少させて供給することにより形成する。
【００２８】
ここで、上記のようにＧｅＨ４　の供給量を徐々に減らすのは、図２に示すように、ベース層６内においては、Ｇｅの濃度に勾配（１５％〜８％）を持たせるためである。
第１エミッタキャップ層７は、層厚が１０〔ｎｍ〕からなり、ＣＶＤ法により、温度が７００〔℃〕、圧力が８０〔ｔｏｒｒ〕の下で、ＳｉＨ４　を２０〔ＳＣＣＭ〕供給することにより形成する。
【００２９】
ＳｉＧｅ層８は、層厚が２〔ｎｍ〕からなり、ＣＶＤ法により、温度が７００〔℃〕、圧力が８０〔ｔｏｒｒ〕の下で、ＳｉＨ４　を２０〔ＳＣＣＭ〕供給するとともに、ＧｅＨ４　を４００〔ＳＣＣＭ〕供給することにより形成する。
第２エミッタキャップ層９は、層厚が１０〔ｎｍ〕からなり、ＣＶＤ法により、温度が７００〔℃〕、圧力が８０〔ｔｏｒｒ〕の下で、ＳｉＨ４　を２０〔ＳＣＣＭ〕供給することにより形成する。
【００３０】
次に、図４（Ｂ）に示す、５層２１からなるエピタキシャル層上にレジスト（図示せず）を形成し、そのレジストをドライエッチングにより除去し、５層２１は図４（Ｃ）に示すような所定のパターンとなる。
次に、図５（Ｄ）に示すように、５層２１上に、厚さが１００〔ｎｍ〕からなる図示のようなパターンの酸化膜２２を形成する。そして、その酸化膜２２で囲まれた部分およびその近傍に、Ｎ＋　ポリシリコンからなる多結晶シリコン層１５を形成する。ここで、多結晶シリコン層１５には、Ｐがドープされている。
【００３１】
その後、図５（Ｄ）の状態において、多結晶シリコン１５からのリン拡散（９００℃、１０秒）を行い、これにより、第２エミッタキャップ層９、ＳｉＧｅ層８、および第１エミッタキャップ層７まで、Ｎ＋　型にドープされる（図６（Ｆ）の拡大図を参照）。
次に、図５（Ｅ）に示すように、Ｎ−　エピタキシャル層３上に、コレクタ電極となるＴｉＳｉ２　シリサイド１１を形成する。また、５層２１（第２エミッタキャップ層９）上に、ベース電極となるＴｉＳｉ２　シリサイド１６を形成する。さらに、Ｎ＋　ポリシリコン層１５上に、エミッタ電極となるＴｉＳｉ２　シリサイド１７を形成する。
【００３２】
次に、図６（Ｆ）に示すように、ＴｉＳｉ２　シリサイド１３に配線１４を接続し、ＴｉＳｉ２　シリサイド１６に配線１７を接続し、ＴｉＳｉ２　シリサイド１１に配線１２を接続する。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、簡易な構造であっても、高速動作が可能なバイポーラトランジスタを実現できる。
【図面の簡単な説明】
【図１】本発明のバイポーラトランジスタの実施形態の構成を示す断面図である。
【図２】その実施形態の主要部の不純物濃度の分布を表す図である。
【図３】その実施形態のエネルギーバンドを示す図である。
【図４】本発明のバイポーラトランジスタの製造方法の一例を示す工程図である。
【図５】図４の続きを示す工程図である。
【図６】図５の続きを示す工程図である。
【図７】従来のバイポーラトランジスタの各部の不純物濃度の分布を表す図である。
【図８】そのバイポーラトランジスタのエネルギーバンドを示す図である。
【符号の説明】
１　Ｐ型Ｓｉ基板
２　Ｎ＋＋埋め込み層
３　Ｎ−　エピタキシャル層
４　分離酸化膜
５　コレクタ層
６　ベース層
７　第１エミッタキャップ層
８　ＳｉＧｅ層
９　第２エミッタキャップ層
１０　エミッタ層
【図１】
2004087949.tif 000003
【図２】
2004087949.tif 000004
【図３】
2004087949.tif 000005
【図４】
2004087949.tif 000006
【図５】
2004087949.tif 000007
【図６】
2004087949.tif 000008
【図７】
2004087949.tif 000009
【図８】
2004087949.tif 000010