(57)【要約】【課題】磁気センサの体格を小型にすると共に、検出精度を向上でき、更に、製造工数及び部品点数を低減できる磁気センサを提供することを目的する。【解決手段】ＭＲＥブリッジ１０，１１とコンパレータ１７等がワンチップ形成された磁気センサチップ２をリードフレーム３上に接着材４を介して搭載し、この磁気センサチップ２を搭載したリードフレーム３をモールド材４にてモールド成形した磁気センサ１であって、チップ搭載部材、接着材及び、封止材の少なくとも１つを磁化することによって形成される磁界発生部とを備える。【選択図】  図１
2004264205.tif 000002
【特許請求の範囲】
【請求項１】
磁気センサチップと、
前記磁気センサチップが搭載されるチップ搭載部材と、
前記磁気センサチップと前記チップ搭載部材とを接続する接着材と、
前記磁気センサチップを封止する封止材と、
前記チップ搭載部材、前記接着材及び、前記封止材の少なくとも１つを磁化することによって形成される磁界発生部とを備えることを特徴とする磁気センサ。
【請求項２】
前記封止材は、前記磁気センサチップが搭載される位置に対向する部位が磁化されることを特徴とする請求項１に記載の磁気センサ。
【請求項３】
前記封止材は、前記磁気センサチップの側面に位置する部位が磁化されることを特徴とする請求項１に記載の磁気センサ。
【請求項４】
前記チップ搭載部材は、前記磁気センサチップが搭載される部位が磁化されることを特徴とする請求項１に記載の磁気センサ。
【請求項５】
前記接着剤は、前記磁気センサチップの搭載される一面に形成され、当該接着剤全体が磁化されることを特徴とする請求項１に記載の磁気センサ。
【請求項６】
磁気センサチップと、
前記磁気センサチップが搭載されるものであり、前記磁気センサチップが搭載される部位が磁化されたチップ搭載部材と、
前記磁気センサチップと前記チップ搭載部材とを接続する磁化された接着材と、
前記磁気センサチップを封止するものであり、前記チップ搭載部材の前記磁気センサチップの搭載面と対向する面側であって、前記チップ搭載部材の磁化された部位に対応する部位が磁化された封止材とを備えることを特徴とする磁気センサ。
【請求項７】
磁気センサチップを接着材を介してチップ搭載部材に搭載する工程と、
前記磁気センサチップを搭載した状態で前記磁気センサチップと前記チップ搭載部材とを封止する工程と、
前記チップ搭載部材、前記接着材及び、前記封止材の少なくとも１つを磁化することによって磁界発生部を形成する工程とを有することを特徴とする磁気センサ製造方法。
【請求項８】
前記封止材の、前記磁気センサチップが搭載される位置に対向する部位を磁化することを特徴とする請求項７に記載の磁気センサ製造方法。
【請求項９】
前記封止材の、前記磁気センサチップの側面に位置する部位を磁化することを特徴とする請求項７に記載の磁気センサ製造方法。
【請求項１０】
前記チップ搭載部材は所定箇所を高抵抗とするためにその周辺部よりも細形化されたものであって、封止された前記磁気センサチップに外部より磁界を印加しながら、前記チップ搭載部材に大電流を流すことにより、前記チップ搭載部材の細形化した部位を発熱させ、当該細形化した部位の近傍を磁化することを特徴とする請求項９に記載の磁気センサ製造方法。
【請求項１１】
前記チップ搭載部材の、前記磁気センサチップが搭載される部位を磁化することを特徴とする請求項７に記載の磁気センサ製造方法。
【請求項１２】
前記接着剤は、前記磁気センサチップの搭載される一面に形成し、当該接着剤全体を磁化することを特徴とする請求項７に記載の磁気センサ製造方法。
【請求項１３】
チップ搭載部材の磁気センサチップが搭載される部位を磁化する工程と、
前記磁気センサチップと前記チップ搭載部材とを接続する接着材を磁化する工程と、
前記磁気センサチップを前記接着材を介して前記チップ搭載部材に搭載する工程と、
前記磁気センサチップを搭載した状態で前記磁気センサチップと前記チップ搭載部材とを封止する工程と、
前記封止材の、前記チップ搭載部材の前記磁気センサチップの搭載面と対向する面側であって、前記チップ搭載部材の磁化された部位に対応する部位を磁化することを特徴とする磁気センサ製造方法。
【請求項１４】
前記磁化された部位を一旦消磁し、再度磁化することを特徴とする請求項７乃至請求項１３のいずれかに記載の磁気センサ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気センサに関するものである。本発明による磁気センサは、例えば、車両におけるエンジン制御や車両ブレーキにおけるＡＢＳ制御に使用する回転センサとして好適なものである。
【０００２】
【従来の技術】
以下に、従来の磁気センサについて説明する。図１０（ａ）は特許文献１における磁気センサの構成を示す断面図であり、（ｂ）はその変形例を示す断面図である。
【０００３】
図１０（ａ）に示すように、磁気センサ５０は、ＭＲＥ（磁気抵抗素子）を有する磁気センサチップ５１をリードフレーム５２上に搭載した後、エポキシ系の熱硬化性樹脂からなるモールド材５３にてモールドパッケージされる。また、このモールドパッケージの表面であって、リードフレーム５２の磁気センサチップ５１が搭載される位置と対向する位置に設けられた凹部に接着材５４を介してバイアス磁石５５を固定する。変形例では、図１０（ｂ）に示すように、バイアス磁石５５をリードフレーム５２に固定しモールドパッケージ内に設けるものである。
【０００４】
【特許文献１】
特開平９−７９８６５号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、図１０（ａ）に示す従来技術では、モールドパッケージの外部にバイアス磁石５５を設ける構造となっておりバイアス磁石５５の分だけ磁気センサ５０自体の体格が大きくなるという問題があった。更に、磁気センサ５０の検出精度は、バイアス磁石５５と磁気センサチップ５１との位置関係に依存するものである。バイアス磁石５５を位置決めして接着材５４にて接続すると、接着材５４の硬化時にバイアス磁石５５の位置がズレることがあり、検出精度が低下するという問題があった。
【０００６】
また、図１０（ｂ）に示す変形例のようにモールドパッケージ内にバイアス磁石５５を設ける場合は、磁気センサ５０の小型化が期待できる。しかし、バイアス磁石５５を位置決めしてリードフレーム５２に固定する必要が生じるため、製造が複雑化すると共に、部品点数が増加するという問題があった。
【０００７】
本発明は上記点に鑑みてなされたもので、磁気センサの体格を小型にできる共に、位置ズレを低減することによって検出精度を向上でき、更に、製造工数及び部品点数を低減できる磁気センサを提供することを目的する。
【０００８】
【課題を解決するための手段】
請求項１に記載の磁気センサは、磁気センサチップと、磁気センサチップが搭載されるチップ搭載部材と、磁気センサチップとチップ搭載部材とを接続する接着材と、磁気センサチップを封止する封止材と、チップ搭載部材、接着材及び、封止材の少なくとも１つを磁化することによって形成される磁界発生部とを備えることを特徴とするものである。
【０００９】
これによれば、モールドパッケージの外部に設けられていた磁界発生部をモールドパッケージ内に形成できるため、磁界発生部の大きさ分だけセンサの体格を小型にできる。更に、磁界発生部を接着材によってモールド材に接続する従来技術に対して、チップ搭載部材、接着材及び、封止材の少なくとも１つを直接磁化することによって磁界発生部を形成するので、接着材の硬化時の位置ズレが無くなり検出精度を向上できる。また、チップ搭載部材又は、接着材又は、封止材のいずれかによってバイアス磁石を構成するので、別途用意したバイアス磁石を用いるよりも、部品点数を低減することができる。
【００１０】
請求項２に記載の磁気センサでは、封止材は、磁気センサチップが搭載される位置に対向する部位が磁化されることを特徴とするものである。これによれば、磁気センサチップの近くに磁界発生部を形成するため、磁石として必要とされる磁力を小さく抑えることができる。
【００１１】
請求項３に記載の磁気センサでは、封止材は、磁気センサチップの搭載面側であり、磁気センサチップの側面に位置する部位が磁化されることを特徴とするものである。これによれば、磁界発生部を更に磁気センサチップの近くに設けることができ、磁石として必要とされる磁力をより一層小さくすることができる。
【００１２】
請求項４に記載の磁気センサでは、チップ搭載部材は、磁気センサチップが搭載される部位が磁化されることを特徴とするものである。これによれば、磁界発生部としてチップ搭載部材を用いるため、従来より使用されているリードフレームを用いて磁界発生部を形成できるため、製造が容易になる。
【００１３】
請求項５に記載の磁気センサでは、接着剤が磁気センサチップの搭載される一面に形成され、接着剤全体が磁化されることを特徴とするものである。これによれば、磁界発生部をより磁気センサチップの近くに設けることができ、磁石として必要とされる磁力を低減することができる。
【００１４】
請求項６に記載の磁気センサでは、磁気センサチップと、磁気センサチップが搭載されるものであり、磁気センサチップが搭載される部位が磁化されたチップ搭載部材と、磁気センサチップとチップ搭載部材とを接続する磁化された接着材と、磁気センサチップを封止するものであり、チップ搭載部材の磁気センサチップの搭載面と対向する面側であって、チップ搭載部材の磁化された部位に対応する部位が磁化された封止材とを備えることを特徴とするものである。
【００１５】
これによれば、磁気センサチップ搭載部の裏面側に形成される部材が磁界発生部となるため、磁界発生部の体積が大きくなり、バイアス磁石６の発生磁力を大きくすることができる。
【００１６】
請求項７から請求項９及び請求項１１から請求項１３は、請求項１から請求項６に記載の磁気センサの製造方法に関するものであり、作用・効果に関しては、上述の請求項１から請求項６と同様であるため説明を省略する。
【００１７】
請求項１０に記載の磁気センサ製造方法では、チップ搭載部材は所定箇所を高抵抗とするためにその周辺部よりも細形化されたものであって、封止された磁気センサチップに外部より磁界を印加しながら、チップ搭載部材に大電流を流すことにより、チップ搭載部材の細形化した部位を発熱させ、この細形化した部位の近傍を磁化することを特徴とするものである。これによれば、封止材の内部の所望の位置を磁化することができる。
【００１８】
請求項１４に記載の磁気センサ製造方法では、磁化された部位を一旦消磁し、再度磁化することを特徴とするものである。これによれば、所望の部位を位置決めし磁化した後に、位置ズレがあったとしても、消磁することによって再度位置決めを行うことができる。
【００１９】
【発明の実施の形態】
（第１実施形態）
以下、本発明の第１実施形態の磁気センサに関して、図面を参照しながら説明する。図１は本発明の第１実施形態における磁気センサ及び磁性体ロータ（被検出対象）を示す断面図である。図２（ａ）は本発明の第１実施形態における磁気センサチップを示す平面図である。図２（ｂ）は本発明の第１実施形態における磁気抵抗パターンの回路構成を示す回路図である。
【００２０】
１は磁気センサである。本実施形態の磁気センサ１は、例えば、エンジン回転センサ、カム角センサ、クランク角センサ、車速センサ、ＡＴセンサ、車輪速センサ等、回転を行う被検出体（ギヤ等）の回転を検出する回転検出装置として適用することができる。
【００２１】
図１において、磁気センサ１は、歯車状（歯車は図示せず）の磁性体ロータ（被検出対象）８の図示右方にて磁性体ロータ８から一定間隔をおいて対向配置されている。磁性体ロータ８は図示しない回転体に回転軸７を介して連結されている。
【００２２】
磁気センサ１は、磁気センサチップ２とリードフレーム３とモールド材５から構成される。なお、モールド材５の一部は磁化されて、バイアス磁界を発生するバイアス磁石６となっている。
【００２３】
磁気センサチップ２は、図２（ａ）に示すように、基板９にＭＲＥブリッジ１０，１１と処理回路１７とがワンチップ化されて構成される。ＭＲＥブリッジ１０，１１はＭＲＥ１２〜１５にて構成され、処理回路１７は周知の差動増幅回路１８、コンパレータ１９等にて構成される。
【００２４】
磁気センサチップ２の中心線２ａはバイアス磁石６による磁界の磁気的中心２ｂ上に位置するようになっており、ＭＲＥブリッジ１０、１１はチップ中心線２ａを対称軸として対称位置に配置されている。更に、ＭＲＥブリッジ１０、１１はそれぞれ複数の長辺および短辺を順次折り返して接続した櫛歯状に形成されている。
【００２５】
また、ＭＲＥ１２〜１５は、それぞれＭＲＥ１２，１３及びＭＲＥ１４，１５を直列接続すると共に、電源側ＭＲＥ１２、１４と、２つの接地側ＭＲＥ１３、１５が、それぞれ磁気センサチップ２の中心線２ａを中心として対称位置に配置されるように構成されている。この直列接続されるＭＲＥ１２，１３及びＭＲＥ１４，１５は、検知軸がバイアス磁石６による磁界の磁気的中心２ｂに対して４５度と−４５度を成すように、すなわち互いに直交するハの字状パターンを形成するように配置されている。これにより、バイアス磁界のベクトル変化に対する、直列接続された２つのＭＲＥ１２，１３及びＭＲＥ１４，１５の中点電位の変化を大きくしている。
【００２６】
第１および第２のＭＲＥブリッジ１０、１１は、図２（ｂ）に示すようなブリッジ回路１６を形成している。第１のＭＲＥブリッジ１０はＭＲＥ１２からＭＲＥ１３に向けて電流が流れ、第２のＭＲＥブリッジ１１はＭＲＥ１４からＭＲＥ１５に向けて電流が流れるように構成されている。ブリッジ回路１６において、ＭＲＥ１２、１３の中点電位ＶａをＭＲＥブリッジ１０の出力とし、ＭＲＥ１４、１５の中点電位ＶｂをＭＲＥブリッジ１１の出力としている。
【００２７】
上記構成の磁気センサ２は、次のように作動する。まず、磁性体ロータ８がある回転方向に回転すると、磁性体ロータ８の外周に形成された山（凸部）と谷（凹部）が交互にバイアス磁石６に接近する。このとき、バイアス磁石６から発生されるバイアス磁界は、凸部に引かれて変化を生じる。このとき、ＭＲＥ１２〜１５を通過する磁気ベクトルは磁性体ロータ８の回転方向に振れることになり、磁気ベクトルの方向変化を受けてＭＲＥ１２〜１５の抵抗値が変化し、２対のＭＲＥブリッジ１０、１１の出力Ｖａ、Ｖｂが変化する。
【００２８】
これらの出力Ｖａ、Ｖｂは処理回路１７に形成される差動増幅回路１８に入力される。差動増幅回路１８は、２つのＭＲＥブリッジ１０，１１の中点電位Ｖａ、Ｖｂを差動増幅して出力する。この差動増幅回路１８によって増幅された信号は、コンパレータ１９に入力され、所定のしきい値電圧と大小比較することによって、２値化処理される。そして、この処理回路１７の出力を磁気センサ１の出力として、磁性体ロータ８の回転状態を検出できるようになっている。
【００２９】
このようにコンパレータ１８等において、センサ出力を２値化し２値化出力を得る場合に問題となるのが２値化出力の立ち上がり・立ち下がりエッジのシフト量であり、このエッジシフト量によってセンサの検出精度が左右される。そのエッジがシフトする要因の一つとして、ＭＲＥブリッジ１０，１１とバイアス磁石６との位置関係がある。図３（ａ）に、ＭＲＥブリッジ１０，１１とバイアス磁石６とが正確に位置決めされた場合の特性図、図３（ｂ）にＭＲＥブリッジ１０，１１とバイアス磁石６とがズレて配置された場合の特性図を示す。
【００３０】
図３に示すように、ｓｉｎ波状のセンサ出力信号（増幅後の信号）を所定のしきい値により２値化信号を得るときにおいて、ＭＲＥブリッジ１０，１１に対するバイアス磁石６の位置ズレ等によりセンサ出力が変化する。このセンサ出力の変化によって、実際のしきい値が真のしきい値に対して、例えば所定の電位差ΔＶ（単位；ミリボルト）だけズレる（誤差によるしきい値）場合がある。このしきい値のズレにより、真のしきい値により２値化する場合と比べてエッジの立ち上がり・立ち下がり位置がシフトする。
【００３１】
図３（ａ）に示すように、ＭＲＥブリッジ１０，１１とバイアス磁石６とが正確に位置決めされている場合は、磁気ベクトルの振れに対するセンサ出力が大きく出力信号の傾きが急峻なため、２値化後の信号（パルス信号）でのエッジ位置のシフト量は小さくなり、所望の検出感度を得ることができる。しかし、図３（ｂ）に示すように、ＭＲＥブリッジ１０，１１とバイアス磁石６とがズレて配置された場合は、磁気ベクトルの振れに対するセンサ出力が小さく出力信号の傾きがなだらかになり、しきい値のシフト量ΔＶが図３（ａ）の場合と同じであってもエッジシフト量は大きくなり、検出感度が低下する。
【００３２】
ここで磁気センサ１の製造方法について説明する。図４に、ワンチップ化された磁気センサチップ２の断面図を示す。
【００３３】
まず、図４（ａ）に示すようにＭＲＥ形成領域２０とＭＯＳＦＥＴ等からなる処理回路形成領域２１をワンチップ化する場合について説明する。磁気センサチップ２に関して、基板９は、シリコンからなり、ＭＲＥ形成領域２０においては、Ｎ型シリコン基板９の上にＬＯＣＯＳ酸化膜２２が形成され、ＬＯＣＯＳ酸化膜２２の上にＭＲＥとして例えばＮｉ−Ｃｏ合金あるいはＮｉ−Ｆｅ合金からなる強磁性体薄膜２３が周知の真空蒸着にて形成されている。強磁性体薄膜２３の上にはシリコン酸化膜２４が形成され、強磁性体薄膜２３はコンタクトホール２５ａ，２５ｂにてアルミ配線材２６ａ，２６ｂと接続されている。
【００３４】
処理回路形成領域２１においては、Ｎ型シリコン基板９の表層部にＰウエル領域２７が形成され、Ｐウエル領域２７の上部にはＬＯＣＯＳ酸化膜２２が無く薄いゲートシリコン酸化膜２９が形成されている。このゲートシリコン酸化膜２９の上にはポリシリコンゲート電極３２が配置されている。ポリシリコンゲート電極３２の両側でのＰウエル領域２６の表層部にはＮ型ソース領域３０とＮ型ドレイン領域３１が形成されている。ソース領域３０とドレイン領域３１はコンタクトホール３３ａ，３３ｂにてアルミ配線材３４，３５と接続されている。このようにしてＮチャネルＭＯＳトランジスタＴｒが構成され、このＮチャネルＭＯＳトランジスタＴｒおよび図示しない抵抗等によりオペアンプ（コンパレータ１８）が構成されている。なお、ゲイン決定用帰還抵抗やゲイン決定用入力抵抗等を同様にＭＯＳ工程により構成してもよい。
【００３５】
次に、図４（ｂ）に示すようにＭＲＥ形成領域２０とバイポーラトランジスタ等からなる処理回路形成領域２１をワンチップ化する場合について説明する。処理回路形成領域２１に関して、シリコンからなる基板９の主表面上に、Ｎ＋ 型埋込層４０，Ｎ−型エピタキシャル層４１を形成する。そして、Ｎ−型エピタキシャル層４１の主表面上にシリコン酸化膜４２をＣＶＤ装置を用いて形成し、シリコン酸化膜４２を所望の回路パターンによりフォトエッチングし、不純物の拡散にてＰ＋ 型素子分離領域４３，Ｐ＋ 型拡散領域４４，Ｎ＋ 型拡散領域４５，４６を形成する。このようにして、ＮＰＮバイポーラトランジスタがＮ＋ 型埋込層４０，Ｎ−型エピタキシャル層４１，Ｐ＋型拡散領域４４，及びＮ＋型拡散領域４５，４６にて構成される。
【００３６】
次に、ＭＲＥ形成領域２０に関して、シリコン酸化膜４２にコンタクト部を形成し、Ｐ型半導体基板９の主表面上に薄膜のアルミ配線材４７を蒸着すると共に、このアルミ配線材４７をフォトエッチングによりパターニングする。更に、アルミ配線材４７を含めたシリコン酸化膜４２の上にＭＲＥとして例えばＮｉ−Ｃｏ合金あるいはＮｉ−Ｆｅ合金からなる強磁性体薄膜４８が周知の真空蒸着にて形成されている。なお、Ｐ型半導体基板９の主表面に形成したＮＰＮトランジスタ、及び図示しないＰＮＰトランジスタ、拡散抵抗、コンデンサ等の回路素子をアルミ配線材４７により電気的に接続して電気回路として機能させる。
【００３７】
このようにして形成された磁気センサチップ２を、リードフレーム３上の所望の位置に位置決めして接着材４を介して搭載し、リード線Ｌにて磁気センサチップ２とリードフレーム３とが電気的に接続される。この磁気センサチップ２の搭載されたリードフレーム３を所定形状の金型内の所定位置に配置し、モールド材５によってモールド封止した後、モールド材５の所定位置を磁化することによってバイアス磁石６を形成する。この際に、モールド材５としては、フェライト等の磁性粉を混合したＰＰＳ（ポリフェニレンサルファイド）等の耐熱性の樹脂を用いる。
【００３８】
ここで、バイアス磁石６について更に詳しく説明する。モールド材５の磁化に関しては、ギャップ設定をしたトロイダルコア状の着磁ヨークにギャップ内に磁気センサ１を挿入して、ギャップ内に１×１０６Ａ／ｍ以上の磁界が瞬時にかかるように大電流を流して行う。また、バイアス磁石６とＭＲＥブリッジ１０，１１との位置関係は上述したように、センサの検出精度を左右する要因の一つである。このため、バイアス磁石６は、ＭＲＥブリッジ１０，１１に対して最適な位置に位置決めして磁化する必要がある。
【００３９】
ここで最適な位置とは、ＭＲＥブリッジ１０，１１を構成するＭＲＥ１２〜１５の磁気特性は短冊状のＭＲＥパターンの長辺方向に磁界を印加した時に抵抗値がＭＡＸに成り、短辺方向に磁界を印加した時にＭＩＮとなる。これより、磁界を回転させて大きなＭＲＥ抵抗値変化を得ようとするとバイアス磁界方向とＭＲＥパターンの成す角度は４５度にするのが最も効率がよい。よって、ＭＲＥ１２〜１５に対してバイアス磁界が４５度傾くようにバイアスされるようにバイアス磁石６を位置決めする。なお、検出素子としては、ＭＲＥに限定されるものではなく、バーバーポールを用いてもよい。
【００４０】
更に、バイアス磁石６の磁界強度に関しては、図５にＭＲＥのバイアス磁石の磁界強度と抵抗値変化に関する特性図で示すように、ＭＲＥは、出力抵抗にヒステリシス特性を持つ。よって、磁気センサとして使用する場合には、再現性を考慮して出力抵抗の飽和する領域（約１００ガウス以上）の磁界強度が必要となる。また、磁界強度は、ＳＮ極間の距離が長いほど強くなり、磁石のパーミアンスが大きいほど強くなる。
【００４１】
以上のように、本実施形態では、モールドパッケージの外部に設けられていた磁界発生部をモールドパッケージ内に形成できるため、磁界発生部の大きさ分だけセンサの体格を小型にできる。更に、磁界発生部を接着材によってモールド材に接続する従来技術に対して、チップ搭載部材、接着材及び、封止材の少なくとも１つを直接磁化することによって磁界発生部を形成するので、接着材の硬化時の位置ズレが無くなり検出精度を向上できる。また、チップ搭載部材又は、接着材又は、封止材のいずれかによってバイアス磁石を構成するので、別途用意したバイアス磁石を用いるよりも、部品点数を低減することができる。
【００４２】
（第２実施形態）
次に、本発明の第２実施形態について、図６に基づいて説明する。なお、第１実施形態との共通部分についての詳しい説明は省略する。第１実施形態と本実施形態との相違点は、バイアス磁石６を磁気センサチップ２の側面に位置する部位に形成することにある。
【００４３】
製造方法は、磁性材のキュリー温度に達すると磁化が弱まり、外部からの影響を受けやすくなるという性質を利用するものである。このキュリー温度にするために、リードフレーム３の一部を細くして抵抗値を高め、大電流を流すことによって発熱する発熱部を設けておく。また、この発熱部は、リードフレーム３内であって、上記に説明したようなバイアス磁石６を形成したい最適な位置の近傍に形成しておく。
【００４４】
まず、第１実施例と同じように磁気センサチップ２を、リードフレーム３上の所望の位置に位置決めして接着材４を介して搭載し、リード線Ｌにて磁気センサチップ２とリードフレーム３とを電気的に接続する。次に、磁気センサチップ２の搭載されたリードフレーム３をフェライト等の磁性粉を混合したＰＰＳ（ポリフェニレンサルファイド）等の耐熱性の樹脂によるモールド材５によってモールド封止する。その後、このモールド封止された磁気センサ１に磁界を印加しながら、リードフレーム３に瞬時的に大電流を流す。こうすることにより、リードフレーム５の発熱部が発熱し、発熱部の近傍に存在するモールド材５の温度が上昇し、発熱部の近傍に存在するモールド材５が磁化され、バイアス磁石６が形成される。
【００４５】
このように、本実施形態では、磁気センサチップ２の近くにバイアス磁石６を形成できるため、磁石として必要とされる磁力を小さくすることができる。また、本実施形態のような発熱部を有するリードフレーム３を用いることにより、モールド材の内部の所望の位置にバイアス磁石６を形成することができる。
【００４６】
（第３実施形態）
次に、本発明の第３実施形態について、図７に基づいて説明する。なお、上述の実施形態との共通部分についての詳しい説明は省略する。上述の実施形態と本実施形態との相違点は、バイアス磁石６をリードフレーム３に形成することにある。
【００４７】
製造方法は、周知の銅もしくは４２Ｎｉ−Ｆｅ等よりなるリードフレーム３であって、上記に説明したようなバイアス磁石６を形成したい最適な位置を着磁ヨークによって磁化することによってバイアス磁石６を形成する。
【００４８】
このように、リードフレーム３をバイアス磁石６とすることによって、モールド材５に磁性粉を混合することなく、従来より使用されているリードフレーム３を用いてバイアス磁石６を形成することができ製造を容易にできる。
【００４９】
（第４実施形態）
次に、本発明の第４実施形態について、図８に基づいて説明する。なお、上述の実施形態との共通部分についての詳しい説明は省略する。上述の実施形態と本実施形態との相違点は、バイアス磁石６を接着材４に形成することにある。
【００５０】
製造方法は、周知のエポキシ系又は、シリコーン系又は、ポリイミド系等の接着材にフェライト等の磁性紛を混合し、上記に説明したようなバイアス磁石６を形成したい最適な位置を着磁ヨークによって磁化することによってバイアス磁石６を形成する。
【００５１】
このように、接着材４をバイアス磁石６とすることによって、磁気センサチップ２の近くにバイアス磁石６を形成できるため、磁石として必要とされる磁力を小さくすることができる。
【００５２】
（第５実施形態）
次に、本発明の第５実施形態について、図９に基づいて説明する。なお、上述の実施形態との共通部分についての詳しい説明は省略する。上述の実施形態と本実施形態との相違点は、バイアス磁石６を接着材４及びリードフレーム３及びモールド材５全てに形成することにある。
【００５３】
製造方法は、まず、第３実施形態で説明したように形成されるリードフレーム３上に、第４実施形態で説明したように形成される接着材４を塗布し、この接着材４を介して磁気センサチップ２を搭載する。次に、このようにリードフレーム３上に磁気センサチップ２が搭載された状態で、第１実施例で説明したようなモールド材５によってモールド封止する。更に、第１実施例で説明したように着磁ヨークにて所望の位置を磁化することによってバイアス磁石を形成する。
【００５４】
このように、磁気センサチップ２の裏面側に存在する接着材４及びリードフレーム３及びモールド材５の所定位置がバイアス磁石６となるので、バイアス磁石６の体積を大きくすることができ、バイアス磁石６の発生磁界を大きくすることができる。
【００５５】
また、本発明は、上記のようにリードフレーム３、接着材４、モールド材５の全てを磁化することに限定されるものではなく、例えばリードフレーム３と接着材４もしくは接着材４とモールド材５を磁化するようにいくつかの部材を組み合わせて磁化するようにしてもよい。
【００５６】
また、変形例として、上記のように一旦磁化したバイアス磁石６を消磁するようにしてもよい。こうすることによって、位置決めし磁化した後に、位置ズレがあったとしても、消磁することによって再度位置決めを行うことができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における磁気センサ１及び磁性体ロータ８の構成示す断面図である。
【図２】（ａ）は本発明における磁気センサチップ２を示す平面図であり、（ｂ）は本発明の第１実施形態におけるＭＲＥブリッジ１０，１１の構成を示す回路図である。
【図３】（ａ）は本発明のＭＲＥブリッジ１０，１１とバイアス磁石６とが正確に位置決めされた場合の特性を示す特性図であり、（ｂ）はＭＲＥブリッジ１０，１１とバイアス磁石６とがズレて配置された場合の特性を示す特性図である。
【図４】（ａ）は本発明における磁気センサチップ２のＭＲＥ形成領域２０とＭＯＳＦＥＴ等からなる処理回路形成領域２１をワンチップ化する場合の構成を示す断面図であり、（ｂ）は磁気センサチップ２のＭＲＥ形成領域２０とバイポーラトランジスタ等からなる処理回路形成領域２１をワンチップ化する場合の構成を示す断面図である。
【図５】ＭＲＥのバイアス磁石の磁力と抵抗値変化に関する特性を示す特性図である。
【図６】本発明の第２実施形態における磁気センサ１の構成示す断面図である。
【図７】本発明の第３実施形態における磁気センサ１の構成示す断面図である。
【図８】本発明の第４実施形態における磁気センサ１の構成示す断面図である。
【図９】本発明の第５実施形態における磁気センサ１の構成示す断面図である。
【図１０】（ａ）は従来技術における磁気センサの構成示す断面図であり、（ｂ）はその変形例を示す断面図である。
【符号の説明】
１  磁気センサ、２  磁気センサチップ、３  リードフレーム、４  接着材、５  モールド材、６  バイアス磁石、７  回転シャフト、８  磁性体ロータ
【図１】
2004264205.tif 000003
【図２】
2004264205.tif 000004
【図３】
2004264205.tif 000005
【図４】
2004264205.tif 000006
【図５】
2004264205.tif 000007
【図６】
2004264205.tif 000008
【図７】
2004264205.tif 000009
【図８】
2004264205.tif 000010
【図９】
2004264205.tif 000011
【図１０】
2004264205.tif 000012