(57)【要約】      （修正有）【課題】金属−絶縁体−金属（ＭＩＭ）コンデンサ及び金属レジスタをＣｕダマシン後工程法にて同時に製造する方法を提供する。【解決手段】二重ダマシン法を使用してＣｕコンデンサの底部金属プレートを形成する。Ｓｉ３Ｎ４又はＳｉＣを堆積させ、Ｃｕ底部プレート上にコンデンサの誘電層２２を形成する。上方エッチング停止層を有する金属層を堆積させ且つパターン化してコンデンサの頂部プレート２４Ａ及び金属レジスタ２４Ｂを同時に形成する。パターン化は、Ｃｕパーティクルのコンタミネーションを防止し得るようコンデンサの絶縁層にて終わらせる。絶縁層を堆積させ、過剰なエッチング及び損傷を防止するため、上方エッチング停止層２６を使用してバイアホールをコンデンサの頂部プレート２４Ａ及び金属レジスタ２４Ｂまでエッチングする。この方法は、１つの追加的なフォトレジストマスクのみを使用して、工程収率を向上させつつ、ＭＩＭコンデンサを提供する。【選択図】  図５
2004193602.tif 000002
【特許請求の範囲】
【請求項１】
基板上に金属−絶縁体−金属コンデンサを製造する方法において、
第一の絶縁層内に埋め込まれた少なくとも１つのレベルの金属相互接続部を含む、部分的に完成した半導体回路を有する前記基板を提供することと、
第一のエッチング停止層、第二の絶縁層、第二のエッチング停止層、第三の絶縁層を連続的に形成し、二重ダマシン法を使用して、前記第三の絶縁層内に第一及び第二の凹部を形成し且つ前記第二の絶縁層内に第一のバイアホールを形成し、第一のバリア層及び第一の銅層を堆積させ且つ、ポリシングして前記第一のバイアホール内に接点を形成し、前記第一の凹部内に銅コンデンサ底部プレートを形成し且つ前記第三の絶縁層と同一面の前記第二の凹部内にレベル間電気相互接続部を形成することと、
コンデンサの絶縁層、金属層、第三のエッチング停止層を前記第二の絶縁層及び前記コンデンサの底部プレート上に堆積させることと、
フォトレジストマスクを形成し且つ前記第三のエッチング停止層及び前記金属層をプラズマエッチングし、前記コンデンサの誘電層内に部分的にエッチングして、前記コンデンサの底部プレートの上方で整合されたコンデンサの頂部プレートを形成し、これと同時に、前記フォトレジストマスク及び前記プラズマエッチング法を使用してレジスタを形成することと、
ブランケット第四の絶縁層を前記基板上に堆積させることと、
前記コンデンサの頂部プレート及び前記金属レジスタの前記第三のエッチング層まで前記第四の絶縁層内に第二のバイアホールをエッチングし、前記第二のバイアホール内の前記第三のエッチング停止層を選択的に除去することと、
第二のバリア層及び第二の種層を堆積させ且つ第二の銅層を電気めっきし、ポリシングして、前記第二のバイアホール内にレベル間接点を形成することと、
標準的な銅金属−線−相互接続法を使用して残りの電気的相互接続部を形成することとを備える、金属−絶縁体−金属コンデンサを製造する方法。
【請求項２】
請求項１の方法において、前記第一の絶縁層が、プラズマ増進化学的気相成長法により約１０００×１０−１０ｍ乃至１００００×１０−１０ｍの範囲の厚さに堆積させた酸化ケイ素である、方法。
【請求項３】
請求項１の方法において、前記第一及び第二のエッチング停止層が窒化ケイ素であり、約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の厚さに形成される、方法。
【請求項４】
請求項１の方法において、前記第二の絶縁層が、プラズマ増進化学的気相成長法により約１０００×１０−１０ｍ乃至１００００×１０−１０ｍの範囲の厚さに堆積させた酸化ケイ素である、方法。
【請求項５】
請求項１の方法において、前記第三の絶縁層が、プラズマ増進化学的気相成長法により約１０００×１０−１０ｍ乃至１００００×１０−１０ｍの範囲の厚さに堆積された酸化ケイ素である、方法。
【請求項６】
請求項１の方法において、前記第一及び第二のバリア層が、タンタルであり且つ約１０００×１０−１０ｍ乃至１００００×１０−１０ｍの範囲の厚さに形成され、前記第一及び第二の銅種層が、約５００×１０−１０ｍ乃至２０００×１０−１０ｍの範囲の厚さに形成される、方法。
【請求項７】
請求項１の方法において、前記第一の銅層が、前記第一及び第二の凹部を充填するのに十分な厚さに電気めっきされ且つ前記第三の絶縁層までポリシングされる、方法。
【請求項８】
請求項１の方法において、前記コンデンサの誘電層が、窒化ケイ素、炭化ケイ素、二酸化ケイ素、窒素を被覆した炭化ケイ素、酸素を被覆した炭化ケイ素から選ばれた材料であり且つ約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の厚さに形成される、方法。
【請求項９】
請求項１の方法において、前記金属層が、物理的気相成長法により約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の厚さに堆積させたタンタルである、方法。
【請求項１０】
請求項１の方法において、前記第三のエッチング停止層が、窒化ケイ素であり且つ約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の厚さに形成される、方法。
【請求項１１】
請求項１の方法において、前記コンデンサの誘電層が、約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の深さまで部分的にエッチングされる、方法。
【請求項１２】
請求項１の方法において、前記第四の絶縁層が、プラズマ増進化学的気相成長法により約１０００×１０−１０ｍ乃至１００００×１０−１０ｍの範囲の厚さに堆積させた酸化ケイ素である、方法。
【請求項１３】
請求項１の方法において、酸化ケイ素と窒化ケイ素とのエッチング選択率が約１５：１である異方性プラズマエッチング法を使用して、前記第二のバイアホールが、前記コンデンサの頂部プレートの前記第三の絶縁層まで選択的にエッチングされる、方法。
【請求項１４】
請求項１の方法において、前記第二の銅層が、前記第二のバイアホールを充填するのに十分な厚さに電気めっきされ且つ前記第四の絶縁層までポリシングされる、方法。
【請求項１５】
基板の上に金属−絶縁体−金属コンデンサを製造する方法において、
第一の絶縁層内に埋め込まれた少なくとも１つのレベルの金属相互接続部を含む、部分的に完成した半導体回路を有する前記基板を提供することと、
第一のエッチング停止層を前記第一の絶縁層に堆積させるステップと、
第二の絶縁層を堆積させ且つ第二のエッチング停止層を堆積させるステップと、
第三の絶縁層を堆積させるステップと、
前記第二のエッチング停止層まで前記第三の絶縁層に第一及び第二の凹部を形成し、該第一の凹部がコンデンサの底部プレート用であり、前記第二の凹部が金属線用であるようにするステップと、
前記第二のエッチング停止層に及び前記第一のエッチング停止層まで前記凹部内で露出された前記第二の絶縁層に第一のバイアホールを形成するステップと、
前記金属相互接続部まで前記第一のバイアホール内の前記第二のエッチング停止層を除去するステップと、
第一のバリア層、第一の銅種層を堆積させるステップと、
電気めっきすることにより第一の銅層を形成し、ポリシングして前記第一の凹部内にコンデンサの底部プレートを形成し、前記第二の凹部内に前記金属線を形成し、前記第一のバイアホール内にレベル間電気的相互接続部を形成するステップと、
コンデンサの誘電層、金属層、第三のエッチング停止層を前記第二の絶縁層及び前記コンデンサの底部プレート上に堆積させるステップと、
フォトレジストマスクを形成し且つ前記第三のエッチング停止層及び前記金属層をプラズマエッチングして、前記コンデンサの誘電層内に部分的にエッチングし前記コンデンサの底部プレートの上方で整合されたコンデンサの頂部プレートを形成し、これと同時に、前記フォトレジストマスク及び前記プラズマエッチング法を使用して金属レジスタを形成するステップと、
ブランケット第四の絶縁層を前記基板上に堆積させるステップと、
前記コンデンサの頂部プレート及び前記金属レジスタ上で前記第三のエッチング停止層まで前記第四の絶縁層内に第二のバイアホールをエッチングし、前記第二のバイアホール内の前記第三のエッチング停止層を選択的に除去するステップと、
第二のバリア層、第二の種層を堆積させ且つ第二の銅層を電気めっきし、ポリシングして、前記第二のバイアホール内にレベル間接点を形成するステップと、
標準的な銅金属−線−相互接続法を使用して残りの電気的相互接続部を形成するステップとを備える、金属−絶縁体−金属コンデンサを製造する方法。
【請求項１６】
請求項１５の方法において、前記第一の絶縁層が、プラズマ増進化学的気相成長法により約１０００×１０−１０ｍ乃至１００００×１０−１０ｍの範囲の厚さに堆積された酸化ケイ素である、方法。
【請求項１７】
請求項１５の方法において、前記第一及び第二のエッチング停止層が、窒化ケイ素であり且つ約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の厚さに形成される、方法。
【請求項１８】
請求項１５の方法において、前記第二の絶縁層が、プラズマ増進化学的気相成長法により約１０００×１０−１０ｍ乃至１００００×１０−１０ｍの範囲の厚さ２０に堆積させた酸化ケイ素である、方法。
【請求項１９】
請求項１５の方法において、前記第三の絶縁層が、プラズマ増進化学的気相成長法により約１０００×１０−１０ｍ乃至１００００×１０−１０ｍの範囲の厚さに堆積させた酸化ケイ素である、方法。
【請求項２０】
請求項１５の方法において、前記第一及び第二のバリア層がタンタルであり且つ約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の厚さに形成され、前記第一及び第二の銅種層が約５００×１０−１０ｍ乃至２０００×１０−１０ｍの範囲の厚さに形成される、方法。
【請求項２１】
請求項１５の方法において、前記第一の銅層が、前記第一及び第二の凹部を充填するのに十分な厚さに電気めっきされ且つ前記第三の絶縁層までポリシングされる、方法。
【請求項２２】
請求項１５の方法において、前記コンデンサの誘電層が、窒化ケイ素、炭化ケイ素、二酸化ケイ素、窒素被覆炭化ケイ素及び酸素被覆炭化ケイ素から選ばれた材料であり且つ約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の厚さに形成される、方法。
【請求項２３】
請求項１５の方法において、前記金属層が、物理的気相成長法により約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の厚さに堆積させたタンタルである、方法。
【請求項２４】
請求項１５の方法において、前記第三のエッチング停止層が、窒化ケイ素であり且つ約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の厚さに形成される、方法。
【請求項２５】
請求項１５の方法において、前記コンデンサの誘電層が、約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の深さまで部分的にエッチングされる、方法。
【請求項２６】
請求項１５の方法において、前記第四の絶縁層が、プラズマエッチング増進化学的気相成長法により約１０００×１０−１０ｍ乃至１００００×１０−１０ｍの範囲の厚さに堆積させた酸化ケイ素である、方法。
【請求項２７】
請求項１５の方法において、酸化ケイ素と窒化ケイ素とのエッチング選択率が約１５：１である異方性プラズマエッチング法を使用して前記第二のバイアホールが、前記コンデンサの頂部プレートの前記第三の絶縁層まで選択的にエッチングされる、方法。
【請求項２８】
請求項１５の方法において、前記第二の銅層が、前記第二のバイアホールを充填するのに十分な厚さに電気めっきされ且つ前記第四の絶縁層までポリシングされる、方法。
【請求項２９】
請求項１５の方法において、前記コンデンサの頂部プレートと底部プレートの間に前記コンデンサの誘電層の誘電破壊電圧よりも大きい電圧を印加することにより、前記ＭＩＭコンデンサが前記基板における溶断防止体として利用される、方法。
【請求項３０】
請求項２９の方法において、前記電圧が約５Ｖ以上である、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路を製造する方法、より具体的には、１回の追加的なマスキング工程のみを必要として、金属−絶縁体−金属（ＭＩＭ）コンデンサを製造し且つこれと同時に、銅（Ｃｕ）金属被覆と適合可能なレジスタ構造体を製造する方法に関する。この簡略化された方法は、頂部電極までのバイア打抜きを防止する設計とされている。この新規な形態はまた、銅パーティクルを発生させる銅の底部プレートの過剰なエッチング処理を防止し、これにより、追加的な加工工程を回避するエッチ停止層としてコンデンサの誘電層を利用することにも関する。ＭＩＭコンデンサは、集積回路にて溶融防止デバイスとして使用することができる。
【背景技術】
【０００２】
コンデンサは色々な集積回路の用途にて使用されている。例えば、金属−絶縁体−金属（ＭＩＭ）コンデンサの製造方法は、混合した信号（アナログ／デジタル回路）の用途に、及び無線周波数（ＲＦ）回路に使用することができ、また、改良された電圧の調節及び電力分配のためノイズ免疫性を提供すべく連結解除コンデンサとして機能することも可能である。
【０００３】
従来の世代の半導体技術において、これらコンデンサは、半導体デバイスが基板上に形成されるとき、半導体回路に集積化される。例えば、電解効果トランジスタ（ＦＥＴ）及び（又は）バイポーラトランジスタを製造するために使用される１つ又は２つのドープ被覆したパターン化ポリシリコン層をコンデンサを形成するために使用することもできる。これと代替的に、コンデンサは、個々の半導体デバイス（ＦＥＴ）を配線するために使用される多数レベルの相互接続金属パターン（例えば、Ａｌ／Ｃｕ）を使用することにより製造することができる。
【０００４】
近年、導電性金属線の抵抗率を顕著に低下させ、これにより、ＲＣ（抵抗×容量）遅延時間を改良し、改良された回路性能を得るため、ＡｌＣｕ金属化は銅（Ｃｕ）にて置換されている。Ｃｕ線を使用することにより、ＭＩＭコンデンサと直列の抵抗は低下して、その結果、性能指数Ｑ（ＸＣ／Ｒ）が大きくなり、ここで、ＸＣはオームで表わしたコンデンサのリラクタンス、及びＲは抵抗（オーム）である。
【０００５】
ＭＩＭのコンデンサを製造する幾つかの方法が文献に記載されている。１つの方法は、ルーセント・テクノロジーズ・ベル・研究所（Ｌｕｃｅｎｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ  Ｂｅｌｌ  Ｌａｂｏｒａｔｏｒｉｅｓ）のアール・リウ（Ｒ．Ｌｉｕ）等による、ＩＥＥＥ２０００の相互接続技術会議２０００年論文集、１１１頁における「０．１８μｍ以下の混合モード信号及びシステム−オン−チップ（ＳｏＣ）用途用の銅ダマシン金属化による単一マスク金属−絶縁体−金属（ＭＩＭ）コンデンサ（Ｓｉｎｇｌｅ  Ｍａｓｋ  Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ（ＭＩＭ）  Ｃａｐａｃｉｔｏｒ  ｗｉｔｈ  Ｃｏｐｐｅｒ  Ｄａｍａｓｃｅｎｅ  Ｍｅｔａｌｌｉｚａｔｉｏｎ  ｆｏｒ  Ｓｕｂ−０．１８μｍ  Ｍｉｘｅｄ  Ｍｏｄｅ  Ｓｉｇｎａｌ  ａｎｄ  Ｓｙｓｔｅｍ−ｏｎ−ａ−Ｃｈｉｐ（ＳｏＣ））」という題名の論文に記載されており、ここで、底部電極を形成するためにＣｕダマシン法が使用され、次に、コンデンサの誘電体として、またバリア層としてＳｉ３Ｎ４誘電体が堆積される。ＴｉＭ、ＡｌＣｕ／ＴｉＮ、又はＴｉ／ＴｉＮ／ＡｌＣｕ／ＴｉＮのような導電性材料が堆積され且つＳｉ３Ｎ４層にて停止するように選択的エッチング法によりパターン化された頂部電極を形成する。この論文は、金属絶縁体を形成し又は頂部電極に対する接点を製造することは取り扱っていない。モトローラ（Ｍｏｔｏｒｏｌａ）のピー・ザルチャー（Ｐ．Ｚｕｒｃｈｅｒ）等による、ＩＥＥＥ／ＩＥＤＭ２０００年の論文集、１５３ページにおける「ＲＦ−ＣＭＯＳ及びＢｉ−ＣＭＯＳ技術に基づく薄膜ＭＩＭコンデンサ及びレジスタ銅金属化の集積化（Ｉｎｔｅｇｒａｔｉｏｎ  ｏｆ  Ｔｈｉｎ  Ｆｉｌｍ  ＭＩＭ  Ｃａｐａｃｉｔｏｒｓ  ａｎｄ  Ｒｅｓｉｓｔｏｒｓ  ｉｎｔｏ  Ｃｏｐｐｅｒ  Ｍｅｔａｌｌｉｚａｔｉｏｎ  ｂａｓｅｄ  ＲＦ−ＣＭＯＳ  ａｎｄ  Ｂｉ−ＣＭＯＳ  Ｔｅｃｈｎｏｌｏｇｉｅｓ）」という題名の論文には、Ｃｕ二重ダマシン法を使用してＭＩＭコンデンサ及び金属レジスタを製造し且つＴａＮの底部電極を形成し、Ｓｉ３Ｎ４コンデンサ誘電層及び同様にＴａＮから形成された頂部電極を形成する方法が記載されている。底部電極のＴａＮ層は、またレジスタを形成し得るようにパターン化される。次に、第二のダマシン法を使用してコンデンサの頂部電極及びレジスタ並びに下方の金属層に対する接点を形成する。ＭＩＭコンデンサを形成するその他の方法は、ＩＢＭのエム・アーマコスト（Ｍ．Ａｒｍａｃｏｓｔ）等による、ＩＥＥＥ／ＩＥＤＭ２０００年の論文集、１５７頁における「０．１８μｍの銅技術に対する高信頼性の金属絶縁体金属コンデンサ（Ａ  Ｈｉｇｈ  Ｒｅｌｉａｂｉｌｉｔｙ  Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ  Ｃａｐａｃｉｔｏｒ  ｆｏｒ  ０．１８μｍ  Ｃｏｐｐｅｒ  Ｔｅｃｈｎｏｌｏｇｙ）」という題名の論文を含み、また、ＩＥＥＥ／ＩＤＥＭ１９９９年の論文集、８４９頁、インフィネオン（Ｉｎｆｉｎｅｏｎ）及びＩＢＭのアール・マーンコフ（Ｒ．Ｍａｈｎｋｏｐｆ）等による、ＩＥＥＥ／ＩＤＥＭ１９９９年の論文集、８４９頁における『０．１８μｍデジタル、混合信号及びｅＤＲＡＭ用途用の「システムオンアチップ」技術プラットフォー��（‘Ｓｙｓｔｅｍ  ｏｎ  ａ  Ｃｈｉｐ’  Ｔｅｃｈｎｏｌｏｇｙ  Ｐｌａｔｆｏｒｍ  ｆｏｒ  ０．１８μｍ  Ｄｉｇｔａｌ，Ｍｉｘｅｄ  Ｓｉｇｎａｌ  ＆  ｅＤＲＡＭ  Ａｐｐｌｉｃａｔｉｏｎｓ）』という題名の論文にてＣｕ二重ダマシン金属被覆法によってＭＩＭコンデンサを製造する方法を記載している。
【０００６】
ＭＩＭコンデンサを製造する幾つかの特許が発行されている。シャオ（Ｓｈａｏ）等に対する米国特許第６，１１７，７４７号には、Ｃｕ二重ダマシン構造体の端縁上を伸びる底部コンデンサプレートを形成するため追加的な薄金属層を利用する方法が記載されている。マー（Ｍａ）等による米国特許第６，３２９，２３４号Ｂ１には、Ｃｕ二重ダマシン法と適合可能な高周波数混合信号ＲＦ、ＣＭＯＳ適用例のための単一のフォトレジストマスクを使用してＭＩＭコンデンサ構造体を製造し且つ、これと同時に、誘導子を製造する方法が記載されている。アラーズ（Ａｌｅｒｓ）等に対する米国特許第６，３２０，２４４号Ｂ１には、Ｃｕ二重ダマシン法によりＭＩＭコンデンサを集積化する方法が記載されている。コンデンサは、集積回路の下方の相互接続構造体上で絶縁層の凹部内に形成される。テゥー（Ｔｕ）等は、米国特許第６，２７１，０８４号Ｂ１にて、容量を増すためにコンデンサの垂直側壁が使用されるダマシン法を使用して垂直ＭＩＭ構造体を製造する方法を記載している。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
半導体業界では、工程の収率及び製品の信頼性を向上させつつ、高容量の金属−絶縁体−金属（ＭＩＭ）コンデンサを製造することが、依然として必要とされている。
本発明の主要な目的は、１つの追加的なマスキング工程のみを必要として、金属−絶縁体−金属（ＭＩＭ）コンデンサを製造し且つこれと同時に、銅（Ｃｕ）金属化と適合可能なレジスタ構造体を製造することである。
【０００８】
本発明の第二の目的は、電極間の誘電層内まで下方に且つ部分的にエッチングし、これによりＣｕ底部プレートのエッチングを回避することで頂部プレートをパターン化することによりパーティクルの発生を回避することである。
【０００９】
本発明の第三の目的は、直列抵抗を減少させ、これにより、性能指数Ｑ（ＸＣ／Ｒ）を改良すべく、Ｃｕ底部プレートを使用することである。
更に別の目的は、バイアホールがコンデンサの頂部プレートまで上方の絶縁層を通じてエッチングされるとき、頂部プレートまでのバイア打ち抜きを防止するため、コンデンサの頂部プレートにエッチング停止層を提供することである。
【００１０】
更なる目的は、溶融防止体を形成し得るようにＭＩＭコンデンサを回路の設計に組み込み、次に、コンデンサの誘電破壊電圧よりも大きい電圧をコンデンサプレートの間に印加することにより、短絡可能であるようにすることである。
【課題を解決するための手段】
【００１１】
本発明は、１つの追加的なマスキング法を使用し、現在、製造する金属レジスタと適合可能な改良されたＭＩＭコンデンサを製造する方法である。この新規な方法は、絶縁層を通じてコンデンサの頂部プレートまでバイアホールを形成するとき、コンデンサの損傷を解消する。底部プレートは低抵抗金属（Ｃｕ）で形成されるため、性能指数Ｑ（ＸＣ／Ｒ）は顕著に増大する。この方法は、二重ダマシン法を使用するものとして説明するが、単一ダマシン法も使用可能であることを理解すべきである。
【００１２】
要するに、本発明の方法は、ＦＥＴ等のような部分的に完成した半導体回路を有し且つ内部に埋込まれ且つ第一の絶縁層と同一平面状の金属相互接続部の少なくとも１つのレベルを含む半導体基板を提供することにより開始する。次のレベルの相互接続部と集積化されたコンデンサの底部プレートを同時に形成するため、二重ダマシン法が使用される。二重ダマシン法は、第一の絶縁層に第一のエッチング停止層を形成することと、第二の絶縁層を堆積させることと、第二のエッチング停止層を堆積させることと、第三の絶縁層を堆積させることとを備えている。第一及び第二の凹部は、第三の絶縁層にて第二のエッチング停止層まで形成される。第一の凹部は、コンデンサの底部プレートに対するものであり、第二の凹部は金属線に対するものである。次に、第二のエッチング停止層、及び凹部内で露出された第二の絶縁層は第一のエッチング停止層まで第一のバイアホールをエッチングする。第二のエッチング停止層は、下方の金属相互接続部まで第一のバイアホール内で除去される。共形の第一のバリア層が堆積され、また、第一の銅種層が堆積される。第一の銅層は電気めっきし且つポリシングして第一の凹部にコンデンサの底部プレートを形成し、第二の凹部内に金属線を形成し、また、第一のバイアホール内でレベル間電気的相互接続部を形成する。窒化ケイ素又は炭化ケイ素のような比較的薄いコンデンサ誘電層は第二の絶縁層及びコンデンサの底部プレート上に堆積させる。コンデンサの底部プレート上にＣｕヒルロックが形成されるのを防止するため、Ｓｉ３Ｎ４を堆積させる前に、プレ窒化ケイ素処理をアンモニア（ＮＨ３）内で行い、その後、ＳｉＨ４＋ＮＨ３に短時間、露出させる。容量値を制御するため、コンデンサの誘電層の厚さが使用される。金属層は、コンデンサの誘電層上に堆積され、第三のエッチング停止層が頂部プレートに対する金属層上に堆積される。第三のエッチング停止層及び金属層をパターン化して、コンデンサの頂部プレートを形成するため、フォトレジストマスク及びプラズマエッチング法が使用される。例えば、頂部プレートはタンタル（Ｔａ）にて形成されることが好ましい。エッチングは、コンデンサの誘電層（バリア層でもある）にて終わらせ、下方のＣｕ底部プレート内にエッチングするのを防止する。コンデンサの頂部プレートを形成する間、エッチングはコンデンサの誘電層内で終わらせ（約１００×１０−１０ｍ）、さもなければ、望ましくないＣｕパーティクルのコンタミネ−ションを生じさせるであろうＣｕコンデンサの底部プレート内への過剰なエッチングを回避する。本発明の重要な特徴は、金属レジスタを同時に形成するため、コンデンサの頂部プレートを形成するフォトレジストマスキング法及びプラズマエッチング法を使用することである。コンデンサの頂部プレート及びレジスタに対する金属層は、設計の目的に合うように抵抗を変化させるよう厚さを変えることができる。比較的厚いブランケット第四の絶縁層が基板上に堆積されて、下方の製錬部を電気的に絶縁する。第二のバイアホールがコンデンサの頂部プレート及び金属レジスタ上の第三のエッチング停止層まで第四の絶縁層内にてエッチングされる。別の重要な特徴は、第二のバイ���ホールを過剰にエッチングし且つコンデンサに損傷を与えるのを防止すべく第三のエッチング停止層を含めることである。この薄い第三のエッチング停止層は、第二のバイアホール内で選択的に除去される。第二のバイアホール内にレベル間接点を形成するために単一ダマシン法が使用される。この工程ステップにおいて、第二のバリア層及び第二の種層が堆積されて、第二の銅層を電気めっきし且つポリシングして第二のバリアホール内にレベル間接点（Ｃｕプラグ）を形成する。電気的相互接続部の残りのレベルを完成させるため、例えば、ダマシン法を反復することにより、標準的な銅−線−相互接続法を使用することができる。これと代替的に、金属線に対する第二のバイアホール及び凹部が形成され、次に、Ｃｕにて充填されて、工程でコストを削減する二重ダマシン法を使用してもよい。
【００１３】
本発明の目的及びその他の有利な効果は、添付図面と共に読むとき、好ましい実施の形態を参照することで最も良く理解される。
本発明は、１つの追加的なマスキングステップのみを利用して、金属−絶縁体−金属（ＭＩＭ）コンデンサを製造し且つ、これと同時にＣｕ後工程法により金属レジスタを製造する方法に関する。コンデンサの頂部プレートを形成し得るようパターン化された金属層は、金属レジスタを形成し得るようにパターン化される。頂部プレートの厚さは、ＭＩＭの容量に影響を与えずにレジスタのシート抵抗を決定し得るよう変化させることができる。
【発明を実施するための最良の形態】
【００１４】
図１を参照すると、この方法は、ＦＥＴ等のような部分的に完成した半導体回路を有する半導体基板７を提供することで開始される。部分的に完成したデバイスは、図面の簡略のため図面には図示していない。基板は、典型的に、＜１００＞結晶方位を有する単結晶ケイ素であるが、本発明は、ＧａＡｓ、ＳｉＧｅ等のようなその他の半導体基板に適用可能である。第一の絶縁層８は、基板７の主要面に形成される。金属相互接続部１０は、少なくとも１つのレベルまで第一の絶縁層８内に埋込まれ且つ該第一の絶縁層８と同一面である。第一のエッチング停止層１２が第一の絶縁層８に形成される。層１２は、約１００×１０−１０ｍ乃至１０００×１０−１０ｍの厚さまで、より具体的には、約６００×１０−１０ｍの厚さにプラズマ増進化学的気相成長法（ＰＥＣＶＤ）により堆積させた窒化ケイ素（Ｓｉ３Ｎ４）であることが好ましい。第二の絶縁層１４が堆積される。第二の絶縁層は、典型的に、例えば、反応気体としてテトラエソシロキサン（ＴＥＯＳ）を使用するＰＥＣＶＤ法により堆積させた酸化ケイ素（ＳｉＯ２）である。層１４は、約１０００×１０−１０ｍ乃至１００００×１０−１０ｍの範囲の厚さ、より具体的には、約５０００×１０−１０ｍの厚さに形成される。第二のエッチング停止層１６は第二の絶縁層１４に堆積させる。層１６は、約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の厚さ、より具体的には、約６００×１０−１０ｍの厚さまでＰＥＣＶＤ法により堆積させたＳｉ３Ｎ４であることが好ましい。次に、第三の絶縁層１８を堆積させる。層１８は、同様にＳｉＯ２であり、また、ＴＥＯＳを使用するＰＥＣＶＤ法により堆積させ、約１０００×１０−１０ｍ乃至１００００×１０−１０ｍの範囲の厚さ、より具体的には、約５０００×１０−１０ｍの厚さに堆積させる。
【００１５】
図１を更に参照すると、従来のフォトリソグラフィック技術及び異方性プラズマエッチング法を使用して第三の絶縁層１８内のコンデンサの底部プレートに対する第一の凹部２を第二のエッチング停止層１６までエッチングし、これと同時に、第二の凹部３を金属の相互接続のためにエッチングする。第二のフォトリソグラフィック技術及び異方性プラズマエッチング法を使用して、第二のエッチング停止層１６及び凹部２内で露出された第二の絶縁層１４の第一のバイアホール４を第一のエッチング停止層１２までエッチングし、第一のエッチング停止層１２を第一のバイアホール４内で除去して、下方の金属相互接続部１０を露出させる。この二重ダマシン法は、凹部２、３及び第一のバイアホール４内に製錬部を形成することにより完了する。製錬部は、層１４、１８から成る金属間誘電層内にＣｕが拡散するのを防止するため、薄いバリア層を堆積させることから成っている。このことは、Ｃｕが下方の構造体と反応するのを防止し且つ接着層を提供する。薄いＣｕ種層を堆積させ、Ｃｕを第一のバイアホール４及び凹部２、３を充填するのに十分な厚さに電気めっきする。バリア層及びＣｕ種層は、図面の簡略化のため、別個の層として図示していない。より具体的には、第一のバリア層は、例えば、約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の好ましい薄さ、より具体的には、約２５０×１０−１０ｍの厚さまで物理的気相成長法（ＰＶＤ）によって堆積させたタンタル（Ｔａ）であることが好ましい。薄い第一の銅種層は、例えば、ＰＶＤにより約５００×１０−１０ｍ乃至２０００×１０−１０ｍの範囲の厚さ、より具体的には、約１２５０×１０−１０ｍの厚さまで堆積させる。次に、電気めっきした第一の銅層をポリシングして第一の凹部２内にコンデンサの底部プレート２０Ａを形成し、また、第二の凹部３内に金属線２０Ｂを形成し、第一のバイアホール４内にレベル間電気相互接続部２０Ｃを形成して二重ダマシン法を完了させる。
【００１６】
図２を参照し且つ、本発明の方法を特に説明すれば、比較的薄いブランケットコンデンサ誘電層２２が第二の絶縁層１８及びコンデンサの底部プレート２０Ａ上に堆積される。層２２は、例えば、ＣＶＤ、ＰＥＣＶＤのような気相成長法又は雰囲気気相成長法によって堆積させたＳｉ３Ｎ４であることが好ましい。これと代替的に、炭化ケイ素のようなその他の誘電材料をコンデンサの誘電層２２に使用することができる。層２２は、約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の好ましい厚さ、より具体的には、約６００×１０−１０ｍの厚さに堆積させる。コンデンサ誘電層２２の厚さを使用して容量値を制御する。例えば、約６００×１０−１０ｍの厚さの場合、容量は約１フェムト−ファラッド／平方μｍ（ｆＦ/μｍ２）となる。コンデンサの底部プレート２０Ａにヒルロックが形成されるのを最小にするため、アンモニア（ＮＨ３）内でプレＳｉ３Ｎ４処理を行い、その後、Ｓｉ３Ｎ４を堆積させる前に、短時間だけＳｉＮ４＋ＮＨ３に露呈させてＣｕ表面を不動態化する。金属層２４をコンデンサの誘電層２２上に堆積させて、コンデンサの頂部プレートを形成し且つ金属レジスタを形成する。層２４は、タンタルであることが好ましく且つ、ＰＥＣＶＤ法により約１００×１０−１０ｍ乃至２０００×１０−１０ｍの範囲の厚さ、より具体的には、約１０００×１０−１０ｍの厚さに堆積させる。次に、第三のエッチング停止層２６を層２４に堆積させる。層２６は、Ｓｉ３Ｎ４であり且つ約１００×１０−１０ｍ乃至１０００×１０−１０ｍの範囲の厚さ、より具体的には、約５００×１０−１０ｍの厚さに堆積させることが好ましい。
【００１７】
図３を参照すると、フォトレジスト層が第三のエッチング停止層２６に形成される。フォトレジスト層は、コンデンサの底部プレート２０Ａの上方で且つ該底部プレートの内部で整合させた部分２８Ａを形成するようにパターン化してコンデンサの頂部プレートを形成し、また、回路の密度を最大にし且つ第三の絶縁層１８の上方に金属レジスタを形成し得るようにパターン化された部分２８Ｂを形成する。
【００１８】
図４を参照すると、図３のパターン化したフォトレジストマスクを使用してプラズマエッチング法が行われて、第三のエッチング停止層２６及び金属層２４をパターン化し且つコンデンサの誘電層２２内に部分的にエッチングし、その結果、表面にエッチング停止層２６を有するコンデンサの頂部プレート２４Ａとなり、これと同時に、表面にエッチング停止層を有する金属レジスタ２４Ｂも形成される。コンデンサの誘電層２２はまた、下方のＣｕ底部プレート２０Ａ内への過剰なエッチングを防止するバッファ、すなわちエッチング停止層としても機能する。より具体的には、エッチングは、さもなれば望ましくないＣｕパーティクルのコンタミネ−ションを生ずるであろうＣｕコンデンサの底部プレート２０Ａ内への過剰なエッチングを回避し得るよう、コンデンサの誘電層２２内で終わるようにする（約１００×１０−１０ｍ）。エッチングは、反応性イオンエッチング（ＲＩＥ）及びＢＣｌ３、Ｃｌ２、ＣＦ４、ＳＦ６、ＣＨ２Ｆ２等のようなハロゲン化化合物を保持するエッチャント気体を使用して行われることが好ましい。
【００１９】
コンデンサの頂部プレート２４Ａ及び金属レジスタ２４Ｂに対する金属層２４を堆積させる間、設計目的のため、異なるシート抵抗を提供し得るよう厚さを変化させることができる。コンデンサの頂部プレート２４Ａの厚さは、容量値に影響を与えずに変更することができる。
【００２０】
図５を参照すると、パターン化した残りのフォトレジストマスク（２８Ａ、２８Ｂ）を剥ぎ取った後、比較的厚いブランケット第四の絶縁層３０を基板上に堆積させて、下方の製錬部を電気的に絶縁し且つレベル間の金属容量（結合）を最小にする。第四の絶縁層３０は、ＰＥＣＶＤ法により約１０００×１０−１０ｍ乃至１００００×１０−１０ｍの範囲の好ましい厚さ、より具体的には、約６０００×１０−１０ｍの厚さに堆積させたＳｉＯ２であることが好ましい。次に、従来のフォトリソグラフィック技術を使用して第四の絶縁層３０内の第二のバイアホール６をコンデンサの頂部プレート２４Ａ及び金属レジスタ２４Ｂの第三のエッチング停止層２６までエッチングする一方、第二のバイアホール６を下方の金属線２０Ｂまでエッチングする。本発明の１つの重要な特徴は、第三のエッチング停止層２６が第二のバイアホール６を過剰にエッチングし且つコンデンサに損傷を与えるのを防止することである。例えば、１つの有利な効果は、第三のエッチング停止層２６が第四の絶縁層３０をウェハを渡って不均質に堆積させることに起因する過剰なエッチングを補償する点である。第二のバイアホール６内で露呈させた薄いエッチング停止層２６を選択的に除去して、コンデンサの頂部プレート２４Ａを露出させる。
【００２１】
図６を参照すると、単一ダマシン法を使用してコンデンサの頂部プレート２４Ａ及び金属レジスタ２４Ｂまで第二のバイアホール６内にＣｕレベル間接点が形成されている。このダマシン法は、第二のバリア層（図示せず）及び第二のＣｕ種層（図示せず）を堆積させることを含む。より具体的には、好ましくは、Ｔａである薄い第二のバリア層は、例えば、物理的気相成長法（ＰＶＤ）により約１００×１０−１０ｍ乃至１０００×１０−１０ｍの好ましい厚さ、より具体的には、約３００×１０−１０ｍの厚さに堆積させる。薄い第二の銅種層は、例えば、ＰＶＤ法により約５００×１０−１０ｍ乃至２０００×１０−１０ｍの範囲の厚さ、より具体的には、約１２５０×１０−１０ｍの厚さに堆積させる。次に、第二の銅層を第二のバイアホール６を充填するのに十分な厚さに電気めっきし、第四の絶縁層３０の表面までポリシングし、コンデンサの頂部プレート２４ＡまでＣｕレベル間接点３２Ａを形成し、これと同時に、金属レジスタ２４ＢまでＣｕレベル間接点３２Ｂ及び金属線２０ＢまでのＣｕレベル間接点３２Ｃを形成する。
【００２２】
図７を参照すると、別のエッチング停止層３４及び第五の絶縁層３６を堆積させ且つ層３４まで層３６内の金属線に対する凹部９をエッチングすることにより、次のレベルの金属相互接続部３８が形成される。次に、バリア層（図示せず）、Ｃｕ種層（図示せず）を形成し且つＣｕ部３８を電気めっきすることにより凹部９を充填する。次に、電気めっきしたＣｕ部を第五の絶縁層３６までポリシングして、次のレベルの金属相互接続部３８を形成する。電気的接続部を完成するため、単一及び（又は）二重ダマシン法を反復することにより残りのレベルの金属被覆を行うことができる。処理工程を少なくし且つより経済的であるようにするため、二重ダマシン法が好ましい。しかし、回路内に誘導子が必要とされるとき、本発明にて説明したように、図７の層３８について図示したように単一ダマシン法が必要とされる。
【００２３】
これらのＭＩＭコンデンサは、溶断防止装置として利用することもできる。コンデンサの頂部プレートと底部プレートとの間のコンデンサの誘電層に対する誘電破壊電圧よりも大きい電圧を印加することにより、ＭＩＭコンデンサは電気的に短絡されて、これによりコンデンサを溶断防止装置として使用することができる。
【００２４】
本発明は、その好ましい実施の形態に関して特に示し且つ説明したが、当該技術分野の当業者には、本発明の精神及び範囲から逸脱せずに、形態及び詳細の点で色々な変更が具体化可能であることが理解されよう。
【図面の簡単な説明】
【００２５】
【図１】本発明の方法によりＭＩＭコンデンサ及び金属レジスタを製造する工程ステップの順序を示す、基板の一部分の概略断面図である。
【図２】本発明の方法によりＭＩＭコンデンサ及び金属レジスタを製造する工程ステップの順序を示す、別の基板部分の概略断面図である。
【図３】本発明の方法によりＭＩＭコンデンサ及び金属レジスタを製造する工程ステップの順序を示す、別の基板部分の概略断面図である。
【図４】本発明の方法によりＭＩＭコンデンサ及び金属レジスタを製造する工程ステップの順序を示す、別の基板部分の概略断面図である。
【図５】本発明の方法によりＭＩＭコンデンサ及び金属レジスタを製造する工程ステップの順序を示す、別の基板部分の概略断面図である。
【図６】本発明の方法によりＭＩＭコンデンサ及び金属レジスタを製造する工程ステップの順序を示す、別の基板部分の概略断面図である。
【図７】本発明の方法によりＭＩＭコンデンサ及び金属レジスタを製造する工程ステップの順序を示す、別の基板部分の概略断面図である。
【符号の説明】
【００２６】
２    第一の凹部
３    第二の凹部
４    バイアホール
６    第二のバイアホール
７    半導体基板
８    第一の絶縁層
９    凹部
１０    金属相互接続部
１２    第一のエッチング停止層
１４    第二の絶縁層
１６    第二のエッチング停止層
１８    第三の絶縁層
２０Ａ    コンデンサの底部プレート
２０Ｂ    金属線
２０Ｃ    レベル間電気相互接続部
２２    ブランケットコンデンサ誘電層
２４    金属層
２４Ａ    コンデンサの頂部プレート
２４Ｂ    金属レジスタ
２６    第三のエッチング停止層
２８Ａ    整合させた部分／パターン化した残りのフォトレジストマスク
２８Ｂ    パターン化された部分／パターン化した残りのフォトレジストマスク
３０    第四の絶縁層
３２Ａ、３２Ｂ、３２Ｃ    Ｃｕレベル間接点
３４    別のエッチング停止層
３６    第五の絶縁層
３８    次のレベルの金属相互接続部／Ｃｕ部
【図１】
2004193602.tif 000003
【図２】
2004193602.tif 000004
【図３】
2004193602.tif 000005
【図４】
2004193602.tif 000006
【図５】
2004193602.tif 000007
【図６】
2004193602.tif 000008
【図７】
2004193602.tif 000009
【外国語明細書】
2004193602000001.pdf