(57)【要約】【課題】回路基板の撓みによる不要なセンサ出力を抑えることができる加速度検出装置を提供する。【解決手段】加速度センサＣを構成するケースの長辺側の２側面から底面にかけて検出素子１と導通する外部電極６，６ａ，７，７ａを設け、回路基板２０上に外部電極６，６ａ，７，７ａと接続されるランドパターン２１〜２４をケースの幅方向にケースの幅寸法Ｗより小さいギャップＬ２を隔てて設ける。加速度センサＣと回路基板２０とをはんだ２５によって接続すると、はんだ２５はランドパターン２１〜２４のギャップＬ２分だけ間隔をあけて付着するため、加速度センサＣの回路基板２０に対する幅方向の固定位置間に間隔をあけることができる。そのため、回路基板２０が撓んだとき、加速度センサＣに加わる応力を減少させることができ、不要な出力を小さくできる。【選択図】        図９
2004170228.tif 000002
【特許請求の範囲】
【請求項１】
回路基板上に加速度センサが実装された加速度検出装置において、上記加速度センサは、回路基板との対向面が長方形をなし、内部に空洞部を有するケースと、このケースの空洞部内に配置され、長さ方向両端部または一端部がケースに固定された検出素子とを備え、
上記ケースの長辺側の２側面から上記回路基板と対向する底面にかけて、検出素子と導通する外部電極が設けられ、
上記回路基板上に、上記外部電極と接続されるランドパターンが、上記ケースの幅方向にケースの幅寸法より小さいギャップを隔てて設けられていることを特徴とする加速度検出装置。
【請求項２】
上記ケースの長辺側の２側面に、それぞれ一対の外部電極が、ケースの長さ方向両端から所定距離だけ内側の位置に設けられていることを特徴とする請求項１に記載の加速度検出装置。
【請求項３】
上記ケースの長辺側の２側面の長さ方向ほぼ中央部に、それぞれ１つの外部電極が設けられていることを特徴とする請求項１に記載の加速度検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は回路基板に加速度センサが実装された加速度検出装置に関するものである。
【０００２】
【従来の技術】
【特許文献１】特開平６−２７３４３９号公報
【特許文献２】特開平９−２６４３３号公報
【特許文献３】特開平６−３３４２９７号公報
【特許文献４】特開平４−２７４３１０号公報
従来、圧電セラミックスを利用した加速度センサとして、特許文献１および特許文献２に記載のものが知られている。特許文献１に記載の加速度センサは、圧電セラミックスよりなる検出素子の長さ方向両端部をケースで支持した両持ち構造であり、特許文献２に記載の加速度センサは、圧電セラミックスよりなる検出素子の長さ方向一端部をケースで支持した片持ち構造である。
【０００３】
図１は両持ち構造の加速度センサＡの具体的構造を示し、検出素子１の長さ方向両端部の厚み方向両面に左右一対のコ字形ケース部材２，３を固定し、検出素子１とケース部材２，３とで形成される上下の開放面を上下一対の長方形のカバー部材４，５で覆った構成となっている。ケース部材２，３およびカバー部材４，５が加速度センサＡのケースを構成している。カバー部材４，５の内側面には、空洞部を形成するための凹部４ａ，５ａ（４ａは図示しない）が設けられている。カバー部材４，５の両端部の表裏面および端面と、検出素子１の両端面を含むケース部材２，３の両端面とに、検出素子１と導通する外部電極６，７が設けられている。
【０００４】
図２は片持ち構造の加速度センサＢの具体的構造を示し、検出素子１の長さ方向一端部の厚み方向両面に左右一対のコ字形ケース部材２，３を固定し、検出素子１とケース部材２３とで形成される上下の開放面を上下一対の長方形のカバー部材４，５で覆った構成となっている。ケース部材２，３およびカバー部材４，５が加速度センサＢのケースを構成し、内部に空洞部が形成されている。この場合も、図１と同様に、カバー部材４，５の両端部の表裏面および端面と、検出素子１の一端面を含むケース部材２，３の両端面とに、検出素子１と導通する外部電極６，７が設けられている。
【０００５】
このような加速度センサＡ（Ｂ）を回路基板に実装するには、図３（ａ）に示すように、回路基板１０に２個のランドパターン１１，１２を形成しておき、これらランドパターン１１，１２に加速度センサＡ（Ｂ）を搭載し、はんだ１３によって実装するのが通例である。はんだ１３は、図３（ｂ）に示すように、加速度センサＡ（Ｂ）の端面に形成された外部電極６，７に付着する。
【０００６】
【発明が解決しようとする課題】
ところが、回路基板１０が何等かの原因で撓んだ場合、回路基板１０と加速度センサＡ（Ｂ）とがはんだ１３によって強固に固定されているので、ケース２〜５を介して検出素子１にも曲げ応力が伝わり、この曲げ応力に比例した不要な出力が発生してしまうという問題がある。このような出力は、本来の加速度に比例した出力に加算して現れるので、誤差の原因となる。
【０００７】
特許文献３には、実装する回路基板の撓み等により電子部品に加わる応力を減少させるため、電子部品の外部電極を中央方向に伸長させ、かつ外部電極同士を絶縁するとともに、回路基板には外部電極間の距離に応じた間隔を保ってランドを形成し、両外部電極の軸方向中央側端部をランドにはんだ等によって実装した電子部品の実装構造が開示されている。
この構造を加速度センサに適用すれば、加速度センサの回路基板に対する固定位置間の距離が短くなり、回路基板の撓み等により加速度センサに加わる応力を減少させることができ、不要な出力も小さくなる。しかし、外部電極は電子部品の幅方向に連続しており、ランドもこれに対応して幅方向に連続しているので、はんだが外部電極とランドとの間を固定することで、回路基板による曲げ応力が加速度センサに伝わり、不要な出力を発生させる可能性があった。
【０００８】
特許文献４には、回路基板の湾曲方向にかかわらず剥離しにくい表面実装部品の実装構造として、表面実装部品の対向する２側面に主電極を設け、残りの２側面に補強用ダミー電極を設け、これに対応して回路基板には各電極に対応したランドを設け、上記各電極を回路基板のランドに実装したものが開示されている。
この場合には、主電極とランドとの実装だけでは接合強度が不十分であるため、補強用ダミー電極およびランドを設ける必要があり、小形の加速度センサには適用しにくい。また、補強用ダミー電極を設けることで、逆に不要な出力が発生する可能性がある。
【０００９】
そこで、本発明の目的は、回路基板の撓みによる不要なセンサ出力を抑えることができる加速度検出装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、回路基板上に加速度センサが実装された加速度検出装置において、上記加速度センサは、回路基板との対向面が長方形をなし、内部に空洞部を有するケースと、このケースの空洞部内に配置され、長さ方向両端部または一端部がケースに固定された検出素子とを備え、上記ケースの長辺側の２側面から上記回路基板と対向する底面にかけて、検出素子と導通する外部電極が設けられ、上記回路基板上に、上記外部電極と接続されるランドパターンが、上記ケースの幅方向にケースの幅寸法より小さいギャップを隔てて設けられていることを特徴とする加速度検出装置を提供する。
【００１１】
本発明では、加速度センサを構成するケースの長辺側の２側面から底面にかけて、検出素子と導通する外部電極が設けられている。回路基板上には、外部電極と接続されるランドパターンが、ケースの幅方向にケースの幅寸法より小さいギャップを隔てて設けられている。
そのため、加速度センサと回路基板とをはんだによって接続すると、はんだはランドパターンのギャップ分だけ幅方向に間隔をあけて付着することになる。つまり、加速度センサの回路基板に対する幅方向の固定位置間に間隔をあけることができ、回路基板が撓んだとき、加速度センサに加わる応力を減少させることができ、不要な出力を小さくできる。
ランドパターンのギャップはケースの幅寸法より小さいので、加速度センサの底面側でも回路基板と接続され、特許文献４のように回路基板と加速度センサとの接合強度が不十分になることがなく、補強用ダミー電極やランドを別途設ける必要がない。
【００１２】
請求項２のように、ケースの長辺側の２側面にそれぞれ一対の外部電極を、ケースの長さ方向両端から所定距離だけ内側の位置に設けてもよい。
この場合には、加速度センサの回路基板に対する長さ方向の固定位置間の距離が短くなり、回路基板の撓み等により加速度センサに加わる応力を減少させることができ、不要な出力も小さくできる。
【００１３】
請求項３のように、ケースの長辺側の２側面の長さ方向ほぼ中央部にそれぞれ１つの外部電極を設けてもよい。
この場合には、加速度センサの回路基板に対する長さ方向の固定位置間の距離がほぼ零になるので、回路基板の撓み等により加速度センサに加わる応力を最小限まで減少させることができ、不要な出力を小さくできる。
【００１４】
【発明の実施の形態】
本発明を説明する前に、従来構造の加速度センサＡ，Ｂを回路基板１０に実装した場合に、回路基板１０が撓んだ時の加速度センサＡ，Ｂに加わる応力について説明する。
図４は回路基板１０が撓んだ時の加速度センサＡに加わる応力分布、図５は回路基板１０が撓んだ時の加速度センサＢに加わる応力分布を示す。図４，図５は、図６に示すように長さ２０ｍｍの回路基板１０の中央部上面に加速度センサＡ（Ｂ）を実装し、回路基板１０の一端から７．５ｍｍの範囲を支持部に固定し、回路基板１０の他端から２．５ｍｍの箇所に６００ｇの重りを吊るした時に検出素子１の各部に加わる応力を、検出素子１の中心部に加わる応力Ｔｏに対する応力比として求めたものである。
ここで使用した加速度センサＡは、図７に示すように、検出素子１の両端部の０．４２〜０．５０の範囲がケース部材２，３で固定されている。また、加速度センサＢは、図８に示すように、検出素子１の一端部の０．４２〜０．５０の範囲がケース部材２，３で固定され、検出素子１の他端部の０．２８〜０．４２の範囲が切断されている。なお、図７，図８では検出素子１の中央部Ｏからの寸法をセンサ長Ｌまたはセンサ幅Ｗに対する比率で表してある。
【００１５】
両持ち構造の加速度センサＡでは、図４から明らかなように、回路基板１０が撓んだ時、検出素子１のほぼ全長に亘ってほぼ一定の応力が発生しており、しかもケース部材２，３で固定された検出素子１の両端部で応力が急上昇していることがわかる。回路基板１０が撓んだ時の加速度センサＡからの不要出力は、図４における特性図の下側の面積に比例すると考えられる。つまり、検出素子１のケース部材２，３によって拘束されていない部分の応力が不要出力の大部分を占めることがわかる。
一方、片持ち構造の加速度センサＢでは、空洞部に位置する検出素子１部分では殆ど応力は発生していないが、ケース部材２，３で固定された端部で高い応力が発生していることがわかる。つまり、検出素子１のケース部材２，３によって拘束されている部分の応力が不要出力の原因であることがわかる。
【００１６】
図９は本発明にかかる加速度検出装置の第１実施例を示す。
この加速度検出装置は、回路基板２０上に加速度センサＣをはんだ２５によって表面実装したものである。加速度センサＣの内部構造は、図１または図２に示された加速度センサＡまたはＢと同様であるが、長辺側の２側面に外部電極６，７とそれぞれ導通する４個の側面電極６ａ，７ａが設けられている点で相違する。側面電極６ａ，７ａは、加速度センサＣの長さ方向両端から所定距離Ｌ１（以後、側面ギャップと呼ぶ）だけ内側の位置に設けられている。図９には図示されていないが、加速度センサＣの反対側の側面にも側面電極６ａ，７ａが同様に形成され、裏面には表面と同一形状の外部電極６，７が形成されている。
【００１７】
回路基板２０には、加速度センサＣの側面電極６ａ，７ａと対応する４個の独立したランドパターン２１〜２４が形成されており、これらランドパターン２１〜２４に加速度センサＣがはんだ２５によって実装されている（図９の（ｂ）参照）。ランドパターン２１〜２４は、センサＣの長さ方向にはセンサ搭載部２６の端部から距離Ｌ４だけ内側の位置に形成され、幅方向には所定のランドギャップＬ２だけ離れた位置に形成されている。距離Ｌ４は、側面ギャップＬ１と同寸またはこれより短くすればよい。ランドギャップＬ２は加速度センサＣの幅寸法Ｗより小さく、ランドパターン２１〜２４の幅方向の外側の距離Ｌ３は加速度センサＣの幅寸法Ｗより大きい。すなわち、
Ｌ３＞Ｗ＞Ｌ２
【００１８】
上記のようなランドパターン２１〜２４を持つ回路基板２０に加速度センサＣを搭載すると、裏面側の外部電極６，７がランドパターン２１〜２４のセンサ搭載部２６内に位置する部分の上に載る。この状態ではんだ付けすると、図９の（ｂ）に示すように側面電極６ａ，７ａとランドパターン２１〜２４との間にはんだフィレット２５が形成される。そして、加速度センサＣの底面側でも回路基板２０とはんだ付けされ、回路基板２０と加速度センサ２０との接合強度が確保される。
【００１９】
図１０は、両持ち構造の加速度センサＣを実装した回路基板２０を使用し、回路基板２０を図６と同様の条件で撓めた時のランドギャップＬ２とセンサ幅Ｗとの比と、応力比との関係を示す。ここで、素子中央応力比とは、ランドギャップＬ２が変化した時の素子中央Ｏ点（図７参照）の応力とランドギャップＬ２＝０における素子中央Ｏ点の応力Ｔｏとの比であり、素子端応力比とは、ランドギャップＬ２が変化した時の素子端Ｋ点（図７参照）の応力とランドギャップＬ２＝０における素子中央Ｏ点の応力Ｔｏとの比である。
図１０から明らかなように、ランドギャップＬ２を増加させると、素子中央応力比が比例的に減少しているのに対し、素子端応力比は指数関数的に減少していることがわかる。具体的には、Ｌ２／Ｗが０．６以上になると、図３の場合に比べて素子中央応力比は６０％以下になり、素子端応力比は２５％以下になる。
【００２０】
回路基板２０が撓んだ時に発生する加速度センサＣの不要出力は、図４，図５に関して説明した通り、両持ち構造の場合には検出素子１のケースによって拘束されていない部分の応力が不要出力の大部分を占め、片持ち構造の場合には検出素子１のケースによって拘束されている部分の応力が不要出力の原因である。
したがって、ランドギャップＬ２をできるだけ大きくすることが、不要出力を減少させるのに有効である。しかしながら、ランドギャップＬ２を大きくすると、加速度センサＣとランドパターン２１〜２４の対向面積が減少し、接合強度が低下する。センサ長Ｌ＝４．８ｍｍ、センサ幅Ｗ＝２．３ｍｍの加速度センサＣを用いた実験によると、ランドギャップとセンサ幅との比（Ｌ２／Ｗ）が０．８以下であれば、所望の接合強度が得られた。
【００２１】
図１１は、両持ち構造の加速度センサＣを実装した回路基板２０を使用し、ランドギャップとセンサ幅との比（Ｌ２／Ｗ）を０．７４（図１０に破線で示す）とした場合に、回路基板２０を図６と同様の条件で撓めた時の側面ギャップとセンサ長との比（Ｌ１／Ｌ）と、応力比との関係を示す。素子中央応力比および素子端応力比は、上記のとおりである。
図から明らかなように、側面ギャップＬ１を増加させると、素子中央応力比および素子端応力比ともに大きく減少していることがわかる。例えば、Ｌ１／Ｌが０．２以上になると、素子中央応力比は３５％以下になり、素子端応力比は１５％以下になる。
【００２２】
以上の結果から、両持ち構造の加速度センサＣの場合、Ｌ２／Ｗ≧０．６でかつＬ１／Ｌ≧０．２とすれば、図３の場合に比べて素子中央応力比を４０％以下、素子端応力比を２０％以下にすることができる。その結果、回路基板２０の撓みに伴う加速度センサＣの不要出力を全体として４０％以下にすることが可能となる。
【００２３】
図１０，図１１は両持ち構造の加速度センサＣを用いた場合の結果であるが、図１２，図１３は片持ち構造の加速度センサＣを用いた場合の結果を示す。ここで使用した加速度センサＣの外部電極およびランドパターンの形状は図９と同様である。
図１２は、片持ち構造の加速度センサＣを実装した回路基板２０を図６と同様の条件で撓めた時のランドギャップＬ２とセンサ幅Ｗとの比と、応力比との関係を示す。
図１２から明らかなように、ランドギャップＬ２を増加させると、素子端応力比は指数関数的に減少していることがわかる。具体的には、Ｌ２／Ｗが０．６以上になると、素子端応力比は２５％以下になる。なお、素子中央応力比は図５から明らかなように常に０％であるから、ランドギャップＬ２を変化させても常に０％のままである。
【００２４】
図１３は、ランドギャップとセンサ幅との比（Ｌ２／Ｗ）を０．７４（図１２に破線で示す）とした場合に、回路基板２０を撓めた時の側面ギャップとセンサ長との比（Ｌ１／Ｌ）と、応力比との関係を示す。ここでも、素子中央応力比は常に０％のままである。
図１３から明らかなように、側面ギャップＬ１を増加させると、素子端応力比が減少していることがわかる。例えば、Ｌ１／Ｌが０．１以上になると、素子端応力比は１０％以下になる。
【００２５】
以上の結果から、片持ち構造の加速度センサＣの場合、Ｌ２／Ｗ≧０．４でかつＬ１／Ｌ≧０．２とすれば、図３の場合に比べて素子端応力比を１０％以下にすることができる。その結果、回路基板２０の撓みに伴う加速度センサＣの不要出力を全体として１０％以下にすることが可能となる。
加速度センサＣが片持ち構造の場合、両持ち構造に比べて、素子中央部の不要出力がなく、しかも素子端の不要出力も小さくなるので、回路基板２０の撓みに伴う不要出力をより小さくすることができる。
【００２６】
図１４は本発明にかかる加速度検出装置の第２実施例を示す。
この加速度検出装置は、回路基板２０上に加速度センサＤをはんだ２５によって表面実装したものである。加速度センサＤの内部構造は、図１または図２に示された加速度センサＡ，Ｂと同様である。センサＤの表面には、外部電極６から延長部６ｂが一方の長辺に沿って中央部付近まで延びるとともに、外部電極７から延長部７ｂが他方の長辺に沿って中央部付近まで延びている。そして、センサＤの側面の長さ方向中央部に、延長部６ｂ，７ｂと導通する側面電極６ｃ，７ｃ（但し７ｃは図示せず）が厚み方向に形成されている。なお、センサＤの裏面には表面と同一形状の外部電極６，６ｂ，７，７ｂが形成されている。
この場合には、加速度センサＤの長辺側の２側面の長さ方向中央部に、それぞれ１つの側面電極６ｃ，７ｃが設けられている。
【００２７】
回路基板２０には、加速度センサＤの側面電極６ｃ，７ｃと対応する２個のランドパターン２７，２８が形成されており、これらランドパターン２７，２８に加速度センサＤははんだ２５によって実装されている（図１４の（ｂ）参照）。ランドパターン２７，２８は、センサＤの長さ方向中央部に形成され、幅方向には所定のランドギャップＬ２だけ離れた位置に形成されている。ランドギャップＬ２は加速度センサＤの幅寸法Ｗより小さく、ランドパターン２７，２８の幅方向の外側の距離Ｌ３は加速度センサＤの幅寸法Ｗより大きい。
上記のようなランドパターン２７，２８を持つ回路基板２０に加速度センサＤを搭載すると、裏面側の外部電極６，７の延長部６ｂ，７ｂがランドパターン２７，２８のセンサ搭載部２６内に位置する部分の上に載る。この状態ではんだ付けすると、図１４の（ｂ）に示すように側面電極６ｃ，７ｃ上にはんだフィレット２５が形成される。
【００２８】
この実施例では、側面電極６ｃ，７ｃが加速度センサＤの長さ方向中央部に設けられているので、加速度センサＤの回路基板２０に対する長さ方向の固定位置間の距離がほぼ零になる。換言すると、図１１および図１３におけるＬ１／Ｌが０．５付近になる。そのため、回路基板２０が撓んだ時、加速度センサＤに加わる素子中央および素子端の応力を最小限まで減少させることができる。
また、ランドギャップＬ２を小さくすることで、図１０，図１２に示したように加速度センサＤに加わる素子中央および素子端の応力を減少させることができる。
その結果、回路基板２０の撓みによる不要なセンサ出力を抑えることができる。
【００２９】
本発明は上記実施例に限定されるものではない。
図９の実施例では、２端子型の加速度センサＣについて説明したが、３端子型の加速度センサであっても同様に適用できる。
【００３０】
【発明の効果】
以上の説明で明らかなように、請求項１に記載の発明によれば、加速度センサを構成するケースの長辺側の２側面から底面にかけて検出素子と導通する外部電極を設け、回路基板上に外部電極と接続されるランドパターンをケースの幅方向にケースの幅寸法より小さいギャップを隔てて設けたので、加速度センサと回路基板とをはんだ等によって接続すると、はんだはランドパターンのギャップ分だけ間隔をあけて付着する。そのため、加速度センサの回路基板に対する幅方向の固定位置間に間隔をあけることができ、回路基板が撓んだとき、加速度センサに加わる応力を減少させることができ、不要な出力を小さくできる。
ランドパターンのギャップはケースの幅寸法より小さいので、回路基板と加速度センサとの接合強度が不十分になることがなく、補強用ダミー電極やランドを別途設ける必要がない。
【図面の簡単な説明】
【図１】本発明の前提になる加速度センサの一例の分解斜視図である。
【図２】本発明の前提になる加速度センサの他の例の分解斜視図である。
【図３】図１または図２の加速度センサを回路基板に実装する前および実装後の斜視図である。
【図４】回路基板が撓んだ時の加速度センサ（両持ち構造）に加わる応力分布図である。
【図５】回路基板が撓んだ時の加速度センサ（片持ち構造）に加わる応力分布図である。
【図６】回路基板の撓み検査を行うための装置図である。
【図７】両持ち構造の加速度センサの内部斜視図である。
【図８】片持ち構造の加速度センサの内部斜視図である。
【図９】本発明にかかる加速度検出装置の第１実施例の実装前および実装後の斜視図である。
【図１０】両持ち構造の加速度センサを用いた本発明にかかる加速度検出装置のランドギャップと応力との関係を示す図である。
【図１１】両持ち構造の加速度センサを用いた加速度検出装置の側面ギャップと応力との関係を示す図である。
【図１２】片持ち構造の加速度センサを用いた加速度検出装置のランドギャップと応力との関係を示す図である。
【図１３】片持ち構造の加速度センサを用いた加速度検出装置の側面ギャップと応力との関係を示す図である。
【図１４】本発明にかかる加速度検出装置の第２実施例の実装前および実装後の斜視図である。
【符号の説明】
Ａ，Ｂ                        加速度センサ
１                検出素子
２〜５            ケース
６，７            外部電極
６ａ，７ａ        側面電極
６ｂ，７ｂ        延長部
６ｃ，７ｃ        側面電極
２０                      回路基板
２１〜２４        ランドパターン
２５              はんだ
２７，２８                ランドパターン
【図１】
2004170228.tif 000003
【図２】
2004170228.tif 000004
【図３】
2004170228.tif 000005
【図４】
2004170228.tif 000006
【図５】
2004170228.tif 000007
【図６】
2004170228.tif 000008
【図７】
2004170228.tif 000009
【図８】
2004170228.tif 000010
【図９】
2004170228.tif 000011
【図１０】
2004170228.tif 000012
【図１１】
2004170228.tif 000013
【図１２】
2004170228.tif 000014
【図１３】
2004170228.tif 000015
【図１４】
2004170228.tif 000016