(57)【要約】【課題】ディスプレイ基板上に形成されたＴＦＴアレイの電気的特性を非接触にして計測することのできるプローブ手段及び試験装置を提供すること。【解決手段】被試験回路であるＴＦＴアレイを含むディスプレイ基板（１１）上の電極（１３）と試験電極（１６）との間に所定の密度を有するプラズマ（７）を生成し、このプラズマ（７）を介して電極（１３）と試験電極（１６）との間に試験信号を伝送させる。【選択図】図１
2004264035.tif 000002
【特許請求の範囲】
【請求項１】
被試験回路に接続される電極又は配線と試験電極との間に比較的高密度のプラズマを生成し、該プラズマを介して前記電極又は配線と前記試験電極との間に試験信号を伝送させ、前記電極又は配線に対して非接触にして前記被試験回路を試験できるよう構成されることを特徴とするプローブ装置。
【請求項２】
前記被試験回路は、基板上に形成された複数の薄膜トランジスタを含む電子回路とされることを特徴とする請求項１に記載のプローブ装置。
【請求項３】
前記基板は、ディスプレイ用基板であり、前記被試験回路及び前記電極或いは配線は、ディスプレイの１画素を駆動するための駆動回路を構成し、該駆動回路は前記基板上に二次元アレイを形成することを特徴とする請求項２に記載のプローブ装置。
【請求項４】
前記駆動回路の複数単位に亘って前記プラズマを連続するように生成し、試験される所定の駆動回路のみをオン状態にして前記所定の駆動回路に前記試験信号を流入させることにより、前記所定の駆動回路の電気的特性を試験することを特徴とする請求項３に記載のプローブ装置。
【請求項５】
前記試験電極と、前記電極又は配線との間に制御電極を設け、該制御電極に加える電位を制御することによって、前記プラズマを介して伝送される前記試験信号の通過レベルを制御することを特徴とする請求項４に記載のプローブ装置。
【請求項６】
前記試験電極と、前記被試験回路の各々に独立して接続される２つのバイアス電源を備え、前記プラズマと試験電極及び前記電極又は配線のそれぞれとの界面近傍の電界を前記バイアス電源の一方又は双方によって制御できるよう構成されることを特徴とする請求項４又は５に記載のプローブ装置。
【請求項７】
前記駆動回路の各単位の位置に対応して前記プラズマを前記基板上で分離させて生成し、且つ分離された位置毎に前記試験電極を設け、それぞれの位置で前記駆動回路に前記試験信号を流入させることにより、前記駆動回路の電気的特性を試験することを特徴とする請求項３に記載のプローブ装置。
【請求項８】
更に、前記プラズマを発生するプラズマ発生源と、前記プラズマを閉じ込めつつ少なくとも前記駆動回路の前記電極又は配線に対して解放する構成のチャンバ構造とを有することを特徴とする請求項３乃至７のいずれか一つに記載のプローブ装置。
【請求項９】
更に、前記チャンバ構造の外周に沿う位置に、前記プラズマを排気する手段又はエアカーテン手段のいずれかを備えることを特徴とする請求項８に記載のプローブ装置。
【請求項１０】
前記プラズマは、前記被試験回路に流れる電流を略１μＡ乃至１０μＡとすることのできるプラズマ密度を有することを特徴とする請求項１に記載のプローブ装置。
【請求項１１】
前記プラズマは、前記電極又は配線に対して化学的に不活性とされることを特徴とする請求項１に記載のプローブ装置。
【請求項１２】
前記プラズマは、少なくとも酸素を電離した成分を含むことを特徴とする請求項１に記載のプローブ装置。
【請求項１３】
請求項３乃至１０のいずれか一つに記載のプローブ装置と、
前記試験電極に提供される試験信号を発生する信号発生源と、
前記試験信号と、前記基板上の前記駆動回路の各々に前記プラズマ及び前記電極又は配線を介して前記試験信号が流入したときに前記駆動回路から出力される出力信号とを比較する信号比較器とを備えることを特徴とするディスプレイ基板の試験装置。
【請求項１４】
プロープ装置を試験対象電子回路或いはディスプレイ基板表面に沿って水平二次元方向に移動するためのＸＹ移動手段を備えたことを特徴とする請求項１１に記載のディスプレイ基板の試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイ或いは有機ＥＬディスプレイパネルの生産段階における電気的特性試験に係り、特に薄膜トランジスタ（以下にＴＦＴと呼ぶ）アレイの電気的試験に好適なプローブ装置及びそれを用いたディスプレイ基板試験装置に関する。
【０００２】
【従来の技術】
液晶ディスプレイにおいては、高画素数化と大画面化が追求されており、近年要求される高い画像品質を実現するために、ＴＦＴ［Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ］  を用いたアクティブマトリクス方式が主流になっている。また、バックライトを必要とする液晶ディスプレイに対して、自己発光型の有機ＥＬ（又はＯＬＥＤ［Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ］  ともいう。）は、液晶ディスプレイにはない利点を有し、近年急ピッチに開発が進められている。
【０００３】
ＴＦＴ方式の液晶ディスプレイ又は有機ＥＬディスプレイの生産において、ＴＦＴアレイをガラス基板上に形成した段階、即ち液晶の封入あるいは有機ＥＬ塗布工程の前に、完成したＴＦＴアレイが電気的に動作するか否かを電気的に試験する、いわゆるＴＦＴアレイテストを行うことは、ディスプレイ生産における最終完成品の歩留まりを向上する上で非常に重要である。ＴＦＴアレイテストの段階で、もしも特定の画素を駆動するＴＦＴ回路に電気的不良が発見された場合には、ＴＦＴアレイテストの情報に基づいて、その不良が回復可能な場合には欠陥の修正処置が施される。また、不良個所が多く、事前にディスプレイ組立後の出荷検査において不良と判断される場合には、以後の工程を停止できる。即ち、そのような不良製品について、液晶方式の場合は、カラーフィルタとの接着及び液晶封入工程、有機ＥＬ方式の場合は、有機ＥＬの塗布工程といったその後のコストのかかる工程を省略できるというメリットがある。
【０００４】
ＴＦＴアレイはディスプレイの画素数に応じた数だけガラス基板上に形成され、通常は複数個のＴＦＴを用いて１画素分の駆動回路を形成する。近年、ＴＦＴアレイの形成にはアモルファスシリコンあるいは低温ポリシリコンを用いるのが一般的である。主流である液晶ディスプレイにおける代表的な１画素分のＴＦＴ駆動回路の例を図１３に示す。図において、２５０はデータ線、２５１はゲート線、２５２はコモン線、２５３は液晶、２５４はＩＴＯ（インジウム錫酸化物）を用いた透明電極を示す。通常、図１３に示すような駆動回路が２次元状に画素の数だけガラス基板上に形成されたものをＴＦＴアレイと呼んでいる。実際の液晶用ＴＦＴアレイテストは液晶２５３の封入前に行われるのが一般的であるため、図１３においては液晶２５３が無い状態で駆動回路の電気的試験が行われる。
【０００５】
即ち、ＴＦＴアレイを形成した段階のガラス基板の表面には、露出したＩＴＯ電極２５４が画素の数だけ二次元的に配列されることになる。この様な駆動回路の試験方法としては、ＴＦＴを電気的にスイッチングさせて、正常な電位がＩＴＯ電極２５４の表面に発生しているかどうかを計測して判断するのが一般的である。電圧をデータ線５０に印加した状態で、試験対象となる駆動回路のゲート線２５１に電圧を印加することで、選択したＴＦＴ  Ｔｒをオン状態に設定できる。この時に、ＩＴＯ電極２５４にデータ線の印加電圧と同じ電圧が生じていればＴＦＴ  Ｔｒは正常であると判断できる。
【０００６】
ＩＴＯの表面電位の測定方法としては、（１）一旦静電容量Ｃｓに貯えられた電荷を反対にデータ線を介して読み出す方法、（２）電子ビームをＩＴＯ表面に照射して、表面電位に対応して発生する二次電子の量から電位を測定する方法、（３）ポッケルス効果などの電気−光非線型効果を用いて光情報として間接的に電位を測定する方法などが提案されている。
【０００７】
従来、図１３に示す液晶用駆動回路の例ではこの様にＩＴＯの表面電位を測定することで駆動回路の良否判定を行うことが可能であった。一方、有機ＥＬディスプレイの場合には、バックライトを必要としない自発光ディスプレイであるために、各々の画素の輝度を制御可能とすべく、各素子の駆動電流の制御能力が必要となる。このため、ＴＦＴアレイテスタとしては、有機ＥＬを塗布する前にＩＴＯ等からなる電極表面から駆動回路の電流駆動能力を測定しなければならない。従って、従来用いられてきた定電圧駆動回路の特性評価を対象とした液晶用ＴＦＴアレイテスタでは、有機ＥＬディスプレイの評価には対応出来なかった。
【０００８】
上述の課題を解決するべく、追加の検査用導電膜を利用する検査方法（特許文献１参照）、及びＴＦＴアレイの画素電極と対向検出電極との間に電解液を充填させる検査方法（特許文献２参照）等が提案されている。しかしながら、前者によれば、検査のために導電膜を作成し、検査後にはこれを除去する必要があり、追加の工程が必要になるため不良発生の要因も増えることになるので、生産の歩留まり等を考慮した場合に、必ずしも好適とは言えない。後者によれば、ＴＦＴアレイを含む基板は、必ずしも電解液に浸すべきでない部品も含まれるので、やはり不良発生の要因を形成し得る。従って、このような「ウエット」プロセスは避けられることが好ましい。更に、他の方法として、検査電極の背面に電磁波源を配置して、該電磁波源で発生したＸ線等の電磁波が検査電極を透過するようにし、この電磁波によって透過検査電極と画素電極との間の空気を電離して、検査電極と画素電極との間に電流が流れるようにする方法が考えられている（特許文献３参照）。しかしながら、かかる構成では、回路の電気的な導通は検査できるとしても、ＴＦＴ等の素子の動作を検査するに十分な電流密度を得ることはできない。
【０００９】
【特許文献１】特開２００２−１０８２４３号（特に第７−８頁、図１）
【特許文献２】特開２００２−７２１９８号  （特に第３−６頁、図１）
【特許文献３】特開２００２−１２３１９０号  （特に第４−７頁、図１）
【００１０】
【発明の解決すべき課題】
そこで、本発明の目的は、ディスプレイ基板上に形成されたＴＦＴアレイの電気的特性を試験するための試験装置にあって、特に有機ＥＬ等の電流駆動型ＴＦＴアレイの電流駆動能力を有機ＥＬの塗布工程の前に、ＩＴＯ表面に物理的に接触することなく計測を行うことのできるプローブ手段を提供することにある。また、本発明の他の目的は、かかるプローブ手段を用いたディスプレイ基板の試験装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明のプローブ装置は、被試験対象のＴＦＴアレイを形成したガラスディスプレイ基板と、ガラスディスプレイ基板から離れて設置されるプラズマ中に試験用信号を注入するための電流注入電極と、被試験回路に接続されるＩＴＯ電極と電流注入電極との間の空間をプラズマで満たすためのプラズマ発生手段と、電流注入電極とＴＦＴアレイとの間に電圧を加えてプラズマ中に電流を流すためのアレイ試験用電源と、ＴＦＴアレイを電気的に順次オンオフ制御するための信号を発生するためのＴＦＴアレイ制御装置とによって構成される。
【００１２】
プラズマは高周波や放電によって供給されたエネルギーによって、物質がマイナスとプラスを帯びたイオンに電離した状態にある。また電気的に中性でかつ、加えた電界によってイオンの移動を生ずることから導電性を有する。このために導電媒体として用いることが可能であり、プラズマで満たしたＩＴＯと電流注入電極との間に電界を加えると、イオン伝導によってプラズマを介して電流を流すことができる。
【００１３】
この様にプラズマを導電媒体として用いることによって、ＩＴＯ表面に物理的に接触することなくＴＦＴアレイの電流駆動能力を試験出来る手段を提供できる。ＩＴＯ電極の表面はプラズマ中に曝されており、プラズマの一方の端には試験用電流をプラズマ中に流すための電流注入電極が同様にプラズマに曝されている。導電媒体となるプラズマを発生するためのプラズマ発生手段は、試験に必要な導電率をプラズマに得るための、プラズマ密度を有する。ＴＦＴ素子の検査のためには、例えば、略１μＡ乃１０μＡ程度、好ましくは数μＡ乃至１０μＡ程度の電流が要求される。プラズマ中の電子を導電の主な担い手とする場合には、電子温度の高いプラズマが必要である。後述の実施形態に関連して、図中には電流注入電極は針の形状にして例示しているが、形状はこれに限定されず、例えば平行板でも得られる効果に変わりはない。
【００１４】
試験対象ＴＦＴのドレインに接続されたＩＴＯ電極に、ＴＦＴアレイ制御装置によって外部からデータ線とゲート線とを制御して、ＴＦＴをオン状態に設定する。この時、ＴＦＴのソースに共通に接続されるドライブ線と電流注入電極との間に電圧を加えると、プラズマを介して電流注入電極とＩＴＯ電極との間に電流Ｉｐが流れる。このプラズマ中を流れる電流を計測することによって、ＴＦＴの電流駆動能力を知ることが出来る。同様にしてプラズマに接する駆動回路を順次オン状態にして、プラズマ中を流れる電流を計測すればディスプレイ上のＴＦＴアレイの全ての電気的特性を試験できる。また、プラズマ電流中を流れる電流Ｉｐを、有機ＥＬの最大駆動電流に設定すれば、実際に有機ＥＬをＩＴＯ電極表面に塗布する前に、事前にパネル上の全てのＴＦＴの電流駆動能力を試験できる。
【００１５】
駆動回路の持つ最大駆動電流に設定してもＴＦＴに所望の電流が流れない場合にはＴＦＴの不良が、また試験対象のＴＦＴをオンに設定したにも係わらずプラズマ中に電流が流れない場合は、試験対象ＴＦＴの短絡不良或いは配線の断線などが疑われる。プラズマ電流とＴＦＴを流れる電流が一致しない場合には、ＴＦＴのゲートリークやドライブ線側での電流リークが疑われる。この様にしてＴＦＴアレイの不良診断が可能となり、有機ＥＬ塗布工程の前に通常行われる不良救済を行う場合の判断基準を提供できる。この為、有機ＥＬディスプレイパネルの製造において最終組立製品の不良の歩留まりを大きく向上できる。
【００１６】
本発明のプローブ装置とこれを用いたディスプレイ基板試験装置を用いることによって、針などを用いた物理的接触プロープと比較して、ＩＴＯ表面に損傷を与えない試験手段を提供できる。更に、プラズマを同時に複数のＴＦＴアレイに照射することによって、ＴＦＴアレイ制御装置によるＴＦＴアレイの外部からの電気的な切り替えのみで高速に試験できる。また、ＩＴＯ電極への物理的接触プローブを用いた場合に必須となるプローブの機械的な位置合わせが不要となることから、全てのＴＦＴアレイの試験を短時間で行うことが出来る。今日、高密度のプラズマ発生手段は、シリコンＬＳＩプロセスにおいて薄膜成膜やエッチング等に広く用いられており、プラズマの発生条件やガスの種類を選ぶことによってＩＴＯ電極に対して化学的に反応しないプラズマを発生することが可能である。尚、ＩＴＯ表面に損傷を与えないためには、グロー放電プラズマを使用することが好ましい。
【００１７】
即ち、本発明は、被試験回路に接続される電極又は配線と試験電極との間に比較的高密度のプラズマを生成し、該プラズマを介して前記電極又は配線と前記試験電極との間に試験信号を伝送させ、前記電極又は配線に対して非接触にして前記被試験回路を試験できるよう構成されることを特徴とするプローブ装置を提供する。
【００１８】
好ましくは、前記被試験回路は、基板上に形成された複数の薄膜トランジスタを含む電子回路とされる。
【００１９】
好ましくは、前記基板は、ディスプレイ用基板であり、前記被試験回路及び前記電極或いは配線は、ディスプレイの１画素を駆動するための駆動回路を構成し、該駆動回路は前記基板上に二次元アレイを形成する。
【００２０】
好ましくは、前記駆動回路の複数単位に亘って前記プラズマを連続するように生成し、試験される所定の駆動回路のみをオン状態にして前記所定の駆動回路に前記試験信号を流入させることにより、前記所定の駆動回路の電気的特性を試験する。
【００２１】
好ましくは、前記試験電極と、前記電極又は配線との間に制御電極を設け、該制御電極に加える電位を制御することによって、前記プラズマを介して伝送される前記試験信号の通過レベルを制御する。
【００２２】
好ましくは、前記試験電極と、前記被試験回路の各々に独立して接続される２つのバイアス電源を備え、前記プラズマと試験電極及び前記電極又は配線のそれぞれとの界面近傍の電界を前記バイアス電源の一方又は双方によって制御できるよう構成。
【００２３】
好ましくは、前記駆動回路の各単位の位置に対応して前記プラズマを前記基板上で分離させて生成し、且つ分離された位置毎に前記試験電極を設け、それぞれの位置で前記駆動回路に前記試験信号を流入させることにより、前記駆動回路の電気的特性を試験する。
【００２４】
好ましくは、更に、前記プラズマを発生するプラズマ発生源と、前記プラズマを閉じ込めつつ少なくとも前記駆動回路の前記電極又は配線に対して解放する構成のチャンバ構造とを有する。
【００２５】
好ましくは、更に、前記チャンバ構造の外周に沿う位置に、前記プラズマを排気する手段又はエアカーテン手段のいずれかを備える。
【００２６】
好ましくは、前記プラズマは、前記被試験回路に流れる電流を略１μＡ乃至１０μＡとすることのできるプラズマ密度を有する。
【００２７】
好ましくは、前記プラズマは、前記電極又は配線に対して化学的に不活性とされる。
【００２８】
好ましくは、前記プラズマは、少なくとも酸素を電離した成分を含む。
【００２９】
更に、本発明は、上述のプローブ装置と、前記試験電極に提供される試験信号を発生する信号発生源と、前記試験信号と、前記基板上の前記駆動回路の各々に前記プラズマ及び前記電極又は配線を介して前記試験信号が流入したときに前記駆動回路から出力される出力信号とを比較する信号比較器とを備えることを特徴とするディスプレイ基板の試験装置を提供する。
【００３０】
好ましくは、ディスプレイ基板の試験装置は、プロープ装置を試験対象電子回路或いはディスプレイ基板表面に沿って水平二次元方向に移動するためのＸＹ移動手段を備える。
【００３１】
【発明の実施の形態】
以下に添付図面を参照して、本発明の好適実施形態となるプローブ装置及びそれを用いたディスプレイ基板の試験装置について詳細に説明する。
【００３２】
図１は、本発明の第１の実施形態を説明する概略図であり、本発明によるプローブ装置５を用いたディスプレイ基板試験装置１０の基本構造が示される。図中において、７はプラズマ、１１はガラスディスプレイ基板（以下単にディスプレイ基板ともいう。）、１２はＴＦＴ、１３はＩＴＯ電極、１４はドライブ線、１６は電流注入電極を示している。図示されるように、ディスプレイ基板１１の表面には透明なＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）電極１３が形成される。通常、ディスプレイ基板１１は、画素に対応した駆動回路を有しており、上述のＩＴＯ電極１３は、各駆動回路に対応して設けられる。即ち、ディスプレイ基板１１には、駆動回路が二次元的に配列されて、画素を構成しており、上述のＩＴＯ電極１３及びそれに接続されるＴＦＴ１２も二次元的に配置され、これをＴＦＴアレイと呼んでいる。図１では、そのＴＦＴアレイの一部分のみが模式的に示される。また、一つの画素を構成する駆動回路には、通常２以上のＴＦＴが含まれるが、図１では、便宜上最終段のＴＦＴ１２のみが示される。
【００３３】
本実施形態によるディスプレイ基板装置１０は、ディスプレイ基板１１における各駆動回路のＴＦＴの動作を試験すべく、ディスプレイ基板１１のＩＴＯ電極１３に対して非接触にして駆動回路に電流注入を行う手段を提供するものである。本発明では、電流注入電極１６とＩＴＯ電極１３との間に、導電性を有するプラズマ７が形成される。図１中には、プラズマ生成手段は図示されないが、プラズマ生成のために、少なくとも適当な減圧手段、ガス注入手段、電極手段がディスプレイ基板１１近傍に配置される。
【００３４】
プラズマ７を発生させたときには、ディスプレイ基板１１上のＩＴＯ電極１３の表面はプラズマ７に略接しており、ディスプレイ基板１１に対向した位置では電流注入電極１６がプラズマ７に略接している。この状態で所定のＴＦＴ１２をオン状態とし、電流注入電極１６とドライブ線１４との間に電圧Ｖｐを加えた場合には、プラズマ中を電流Ｉｐが流れるので、これを計測することによって駆動回路におけるＴＦＴ１２の動作を確認することができる。従って、ＴＦＴアレイを順番にオン状態にしてそれぞれの電流Ｉｐを計測することで全てのＴＦＴアレイの電気的特性を知ることができる。
【００３５】
図２は、特に、有機ＥＬディスプレイに用いられるディスプレイ基板上のＴＦＴアレイの１画素分に相当する駆動回路を示す概略平面図である。図示される１画素分の回路が、ディスプレイ基板１１（図１参照）の表面に二次元にアレイ配列されている。図中の参照番号１２はＴＦＴ、１３はＩＴＯ電極、１４はドライブ線、１５はデータ線、１７はゲート線、１８はＴＦＴ、１９は静電容量Ｃｓをそれぞれ示している。ＩＴＯ電極１３を除いたゲート線、ドライブ線、ＴＦＴ等は絶縁体膜で表面を覆われているために、試験時にプラズマ中に曝されてもプラズマの導電性によって互いに電気的に短絡して動作不良を起こすことはない。
【００３６】
図３は、図１に示したプローブ装置を用いて、図２に示した１画素分の駆動回路の試験の例示である。図においてゲート線駆動回路２１、データ線駆動回路２２及び試験用電源２３が新たに付加されている。ゲート線駆動回路２１、データ線駆動回路２２及び試験用電源２３はプローブ装置５を用いる試験装置１０に備えられる。データ線駆動回路２２からデータ線１５に電圧Ｖ１を印加した状態で、ゲート線駆動回路３１から試験対象のＴＦＴトランジスタＴｒ１をゲート線１７を介して電圧Ｖ２を加えることによってオン状態とし、これによりトランジスタＴｒ２をオン状態に設定できる。この時、試験用電源２３によって電圧Ｖｐをドライブ線１４に印加すればプラズマ７、ＩＴＯ電極１３、電流注入電極１６を介して閉回路が形成される。
【００３７】
Ｔｒ２が正常に動作している場合には、プラズマを介して流れる電流Ｉｐはドライブ線１４を経由してＴｒ２に流れる電流Ｉｂと一致する。仮にＩｐがＩｂに一致しない場合には、Ｔｒ２のゲートのリーク、ＩＴＯと各々の制御線のリークなどの不良が考えられる。またＩｐが全く流れない場合には、Ｔｒ２の短絡不良等が考えられる。通常の有機ＥＬディスプレイにおいては、各々の有機ＥＬを駆動するために必要なドライブ電流は、数マイクロアンペアから１０マイクロアンペア程度であることから、Ｔｒ２を流れるＩｂはそれに対応した電流が正常に流れることを確認すれば良い。上記と同様の手順の測定をデータ線１５及びゲート線１７を順次切り替えて行うことによって、ディスプレイパネル上の全てのＴＦＴアレイの電気的特性を試験できる。
【００３８】
次に本発明で使用されるプラズマの特性について図４を用いて説明する。図４において、参照番号３４は平行平板を用いた電流注入電極を示す。ここでＩＴＯ電極の表面積をＳ、プラズマ７の密度をＮｅ、プラズマ７中の電子温度をＴｅとする。ここで、電流注入電極３４の表面積は各々のＩＴＯ電極１３の表面積に比べて遥かに大きく、プラズマ中を流れる電流Ｉｐは１つのＩＴＯ電極１３の表面積Ｓを流れる電流によって決まるものとする。また計算を簡単にするために、ここでは、プラズマ７中の全ての原子が電子と陽イオンに電離した状態にある完全電離プラズマとする。この時、電流注入電極３４とからプラズマ７を介してＩＴＯ電極１３に流れる電流Ｉｐと、両者の電極の間に加えた電圧Ｖｐとの関係は、図５の様な三つ折れ線で近似され、式１に示される電流−電圧特性になる。
【００３９】
Ｉｐ  ＝  Ｉ１  ｔａｎｈ  （ｅ  Ｖｄ  ／  ２  ｋ  Ｔｅ）                  （式１）
ここで、ｋはボルツマン定数、ｍは電子の質量、ｅは電子の電荷である。また、折れ線の交点を示す飽和電流Ｉ１は２式で示される。
【００４０】
Ｉ１  ＝  Ｎｅ  ｅ  ｓ  （ｋ  Ｔｅ  ／  ２  ｐ  ｍ）  １ ／ ２            （式２）
ここで、代表的なグロー放電プラズマの例を考えて、電子温度Ｔｅ  を  ２３，２００Ｋ  （＝  ２．２ｅＶ）、ＩＴＯ電極の表面積をＳ  を  １  ｘ１０  − ８    ｍ２  （＝  １００μｍ  ｘ  １００μｍ）とする。ＴＦＴに流れる最大電流Ｔ１を１０ｕＡとすると、折れ線の交点に相当する飽和電圧Ｖｐは８Ｖとなる。この様な電流−電圧特性を得るために必要となるプラズマ密度は、２式から求められ２．６  ｘ  １０  １６  個／ｍ    ３となる。
【００４１】
上記の検討から必要となるプラズマ密度Ｎｅ  ＝  ２．６  ｘ  １０  １６  個／ｍ    ３  、電子温度Ｔｅ  ＝  ２３，２００Ｋ  （＝  ２．２ｅＶ）のプラズマが必要になる。この様なプラズマを発生する手段としては、例えばサイクロトロン共鳴を用いたＥＣＲプラズマ源（最大Ｎｅ  ；  １  ｘ  １０  １８  個／ｍ    ３  、最大電子温度；  １５ｅＶ）、或いは誘導結合を用いたＩＣＰプラズマ源（最大Ｎｅ  ；  １  ｘ  １０  １８  個／ｍ    ３  、最大電子温度；  １０ｅＶ）などが有る。また、式１と式２から、電子温度Ｔｅとプラズマの導電率ｓとの関係は、ｓがＴｅ  ３／２に比例する。一般的なグロー放電プラズマにおける圧力と電子温度Ｔｅとの関係は図６の様な特性を示すことから、高い導電率を得るためには、プラズマが発生できる限り低い圧力（例えば０．１Ｐａ程度）で発生させる方が望ましい。
【００４２】
表１は、良好な導電率を得るために必要なプラズマ発生用ガスの比較を示している。一般的に高いプラズマの導電率を得るためには、低いエネルギーで原子が電離され易い、低い電離電界を有するガスが望ましい。また、その種のガスに電離電界の低いナトリウム、カリウム、セシウム等のアルカリ金属を混ぜても良い。更に、ＩＴＯ等の電極表面に加速された陽イオンが衝突した場合の損傷を極力少なくするために、質量の小さな元素が望ましい。更には、陽イオンがＩＴＯ表面と化学的に結合しないガスが望ましい。一例としてではあるが、ＩＴＯのような酸化物に対しては、化学的な結合をせずに、かつ比較的小さな電離電界と質量を有する酸素が適している。
【００４３】
【表１】
2004264035.tif 000003
【００４４】
以上、本発明の第１の実施形態により、ＴＦＴアレイの表面に物理的に接触することなく、各々のＴＦＴ並びに駆動回路の電気的試験を行うことが出来る。このためＴＦＴアレイとＩＴＯ電極に物理的な損傷を与えずに試験が可能である。また本実施形態においてはＴＦＴアレイを広範にプラズマと接触させることが可能なことから、プローブと各々のＴＦＴアレイとの物理的な位置決めを必要としない。このためにＴＦＴアレイ１個あたりの試験時間は、基本的にプラズマ中でＴＦＴが電気的にスイッチングし得る速度で決まることから、高速の試験手段を提供できる。本発明は、特に有機ＥＬ等の電流駆動が必要となる駆動回路の特性を、有機ＥＬの塗布工程の前に実現できる手段を提供できることから、ディスプレイ組立後にＴＦＴアレイの不良が原因となって発生する製品不良を事前に発見できる。また不良個所の修復に必要な情報を容易に得ることが可能となり、ＴＦＴアレイの不良率を著しく低減できる効果がある。
【００４５】
図７は、本発明の第２の実施形態を説明する概略図である。図７においては、参照番号５５は電流制御電極、５６はアノード、５７はプロープヘッド、５８は磁石、５９はガスの流れ、５１はアノードバイアス、５２はＴＦＴ電源バイアスをそれぞれ示している。図７の例では、サイクロトロン共鳴を用いたＥＣＲプラズマ源を例示しており、磁石５８は電磁石である。またプラズマ励起のためのマイクロ波源も必要とされるが、図７では省略される。プラズマ源の種類としては、本発明の第１の実施形態で示したプラズマ密度と電子温度を満足するものであればＥＣＲプラズマ源に限定されない。プラズマ源によって発生されたプラズマ７はプローブヘッド５７の内部に満たされた状態となり、ディスプレイ基板１１の表面に略接する。
【００４６】
一般的にプラズマがＩＴＯ電極１３の表面に触れた場合には、ＩＴＯ表面が負の電位に帯電して、更にはＩＴＯ表面近傍のプラズマの中性状態が崩れて陽イオンが増加した状態になる。通常この様にイオンが増加してプラズマの中性状態が崩れた領域をイオンシース（鞘）と呼ぶ。陽イオンを含むイオンシースが発生した場合には、負の電位に帯電したＩＴＯ表面に対しシース内部には正の電界が発生する。この電界はＩＴＯ表面に向かって陽イオンを加速させる。即ち、加速された陽イオンの数に応じた電流が、プラズマ７を介してオン状態のＴＦＴ１２に流入する。この時に、イオンシースによる加速電界が過剰に大きな場合にはＴＦＴ１２に設計許容値以上の電流が流れてＴＦＴ１２が破壊される場合が有り得る。また電源Ｖｐの電位の制御のみでは適正な電流値への設定が難しくなる。
【００４７】
図７に示すように、イオンシースの発生による過剰な電界を補正するための手段が設けられる。アノード５６にはアノードバイアス５１が、またＴＦＴアレイ１２の電源電圧にはＴＦＴ電源バイアス５２が接続される。両方のバイアス電圧は、シース電界による過剰な電流を低減して、ＴＦＴが破壊されることなく正常に動作できる条件に設定する。この様な最大電流条件に各々のバイアス電源を設定した後に、電流制御電極５５によって試験に必要な電流を制御する。この目的のための電流制御電極５５の形状としては、例えば網状あるいは格子状が好適である。本実施形態においてもＴＦＴ１２の試験に必要となるプラズマの密度と電子温度は、第１の実施形態で示した条件と同様である。また、ＴＦＴの試験方法及び、良品または不良の判断基準についても第１の実施形態と同様である。
【００４８】
以上、本発明の第２の実施形態を用いることによって、ＩＴＯ電極表面に発生するイオンシースによるＴＦＴへの過剰な電流注入を避けることが可能となり、ＴＦＴを過剰電流から破壊すること無く、適切な電流値に制御することが可能となる。
【００４９】
図８は、本発明の第３の実施形態を説明する図７に類似の概略図である。図８において、参照番号６２は信号切替器、６３はプラズマ吹出し穴、６４は電流注入電極である。図８におけるプラズマ源は、図７に記載の第２の実施形態と同等である。プローブヘッド６７の底面には、プラズマ吹出し穴６３が設けられており、そこからプローブヘッド６７内部のプラズマがガス５９の圧力によってＩＴＯ電極１３の表面に吹出す。プラズマ吹出し穴６３の中心位置は各ＩＴＯ電極１３の中心位置に一致しており、ＩＴＯ電極１３と同様に二次元にアレイ配列される。これによってＩＴＯ電極１３の表面近傍のみにプラズマを集中して照射できる。各々のプラズマ吹出し穴８３の中心には電流注入電極６４が配置されており、電流注入電極６４からの信号は信号切替器２２に導かれる。電流注入電極８４はＩＴＯ電極１３に近接して設置されことから、プラズマを通過する空隙の導電抵抗を低くできる。一方、吹出し穴の外周ではプラズマ吹出し穴６３から吹出されたプラズマの密度が低いために、電流注入電極８４の相互間の導電抵抗を高くできる。
【００５０】
プロープヘッド６７は全ての電流注入電極６４がＩＴＯ電極１３の中心位置に対応する位置に位置決めされる。オン状態にあるＴＦＴのドライブ線１４は電源Ｖｐを介して信号切替器６２に接続されており、これと同期して電流注入電極６４の信号を選択する。アノードバイアス５１、ＴＦＴ電源バイアス５２の効果と設定条件については、第２の実施形態と同様である。本発明の第３の実施形態を用いることによって、着目するＩＴＯ電極１３からの信号を選択的に検出することが可能となり、隣接のＴＦＴの漏れ電流などの雑音が、プラズマを介して試験対象のＴＦＴに伝導しない。このため、検出精度の高い試験手段を提供できる。
【００５１】
図９は、プローブヘッド５７の周辺部の断面図を示す概略図である。図９において、参照番号７５はディスプレイ基板１１上に形成されたＴＦＴアレイ領域、７６は回路領域、７７はパッド領域を示す。７８はプローブヘッド１７に形成された排気流路、７９は窒素ガス流路である。導電性を有するプラズマ７がプローブヘッド５７の外周に漏れて回路領域７６やパッド領域７７に接触した場合には、パッド相互間で電気的な短絡を生じて動作不良を引き起こしたり、或いは雑音の原因になり得る。このためプラズマ７を極力プローブヘッド１７から外部に漏らさない構造が必要である。図９においては、プラズマ７がディスプレイ基板１１との隙間から漏れない様に、排気流路７８によって常にプラズマ７を外部に排気する。同時に、窒素ガス流路７９からは窒素ガスをディスプレイ基板１１の表面に吹き付けて、プラズマ７をプローブヘッド５７の内部に閉じ込める。これによって、ＴＦＴアレイ領域７５のみにプラズマ７を高密度で維持できることから、パッド領域７７及び回路領域７６においてプラズマの影響を受けないプローブ装置を提供できる。このプローブヘッドの構造は、本発明の第１と第２の実施形態の双方に適用可能である。
【００５２】
図１０には、上述した本発明の第１から第３までの実施形態によるプローブ装置を用いたＴＦＴアレイの試験装置の構成図を示す。図１０において、参照番号１３０はプローブヘッド、１３１はＸ，Ｙステージ、１３２は真空容器、１３３はプラズマモニタ、１３４は真空計、１３５は補正バイアス制御器、１３６はロードロック／プラズマ制御器、１３７はステージ／プローブ位置制御器、１３８はアレイテストパターン発生器、１３９はアレイドライバ、１４０はプラズマ電流制御、１４１はＤ／Ａ変換器、１４２は電圧−電流変換器、１４３及び１４６はローパスフィルタ、１４４及び１４５はマトリクス、１４７は電流−電圧変換器、１４８はＡ／Ｄ変換器、１４９はディジタル比較器である。図１１には、図１０に示した試験装置の動作手順を示している。
【００５３】
被試験対象のディスプレイ基板１はＸ，Ｙステージ１３１上に搭載されており、ＸＹ方向に二次元に移動できる。これによってプローブヘッド１３０から発生したプラズマ７を任意のＴＦＴアレイ領域に移動できる。Ｘ，Ｙステージの移動及びプローブヘッド１３０の上下制御はステージ／プローブ位置制御器１３７によって行う。プローブヘッド１３０の外周には、図９に説明したプラズマをプローブの外部に漏洩しないための排気流路７８及び窒素ガス流路７９を備え得る。
【００５４】
プラズマを発生するために装置内部は真空容器１３２の内部に収納されており、プラズマモニタ１３３によってプラズマ源から発生するプラズマの密度と電子温度をモニタする。真空計１３４は、真空容器１３２内部の真空度をモニタする。ディスプレイ基板１１を真空容器１３２から出し入れする際に、真空容器１３２内部を一旦大気圧に戻す必要なく、常に真空を維持できるように別の真空容器が併設（図１０では省略）されており、真空容器の間にはロードロックが設けられる。ディスプレイ基板が真空容器１３２の内部に導入された後に、真空計１３４によって所望の真空度に到達したことを確認した後に、ガスをプローブヘッド１３０の内部に導入して、高周波を供給してプラズマを発生する。ロードロック／プラズマ制御器１３６はこのための一連の制御を行う。
【００５５】
アレイテストパターン発生器１３８は、データ線とゲート線を介して電気的にマトリクスを順次選択してオン状態に設定する。アレイテストパターン発生器の信号は、アレイドライバ１３９によって試験対象となるディスプレイ基板１１の外部インターフェースの論理レベルに変換される。アレイドライバ１３９の信号は、例えば金属針を用いたパッド領域７７への物理的な接触を用いて行う。補正バイアス制御器１３５は、プラズマ中に発生したイオンシースによる過剰な電位差を補正するために、図７及び図８に示したアノードバイアス５１及びＴＦＴ電源バイアス５２の機能を有する。
【００５６】
プラズマ電流制御器１４０は、プラズマ中に注入する試験電流を制御する。プラズマ電流制御器１４０からディジタル制御信号はＤ／Ａ変換器１４１によってアナログ電圧に変換され、電圧−電流変換器１４２によって必要に応じて電流に変換される。ローパスフィルタ１４３はプラズマ源に供給する高周波が試験装置側に混入して試験信号に雑音を発生させない様に除去する目的を有する。マトリクス１４４はプローブヘッド１３０内部の任意の電流注入電極に選択的にプラズマ電流制御器１４０から発生した試験電流を供給する目的を持ち、本発明の第２の実施形態における信号切替器６２の機能を有する。
【００５７】
アレイテストパターン発生器１３８によって、オン状態に設定されたＴＦＴの電流はマトリクス１４５とローパスフィルタ１４６を介して電流−電圧変換器１４７に導かれる。ローパスフィルタ１４６の目的は、ローパスフィルタ１４３と同様である。電流−電圧変換器１４７によって電圧に変換された電流はＡ／Ｄ変換器１４８によってディジタル信号に変換された後に、ディジタル比較器１４９において入力したプラズマ電流１４０と比較される。入力電流とプラズマ並びにＴＦＴを通じで検出された電流が位置すれば、試験対象のＴＦＴは良好に動作しているものと判定される。不一致の場合には不良と判定される。この様な一連の判定作業を、全てのＴＦＴアレイに対し全て自動的に行うことで、ＴＦＴアレイの電気的な特性を高速で試験できる。
【００５８】
図１２は、図１０に示したプローブヘッド１３０の動きを説明するために、プローブヘッド１３０の上面からガラスディスプレイ基板１１を見た図である。試験対象のディスプレイパネルが大きな場合には、図１２に示す様にプローブ１３０の位置を相対的に順次移動させて試験を行い、最終的に全てのＴＦＴアレイの試験を終了する。このためのプローブヘッド１３０の形状は、図１２に例示した正方形に限定されず、例えば図の上下方向にＴＦＴアレイ領域をカバーする長方形を有し、図の左側から右側に向かって１回の移動で全てのＴＦＴアレイをカバーする構成を有しても、十分に本発明の目的を遂げることができる。また、通常、ディスプレイパネルの生産においては、大型のガラス基板上に複数枚のディスプレイを同時に形成して、組み立て後に切り離す場合が多い。この様な複数のディスプレイパネルの量産試験に対応するためには、図１０に示すプローブヘッド１３０を複数備えることができる。この場合に、同時並行してディスプレイの試験を行うことによって試験時間を大幅に短縮できる。
【００５９】
以上、本発明の３つの実施例を用いたプローブ装置及びそれを用いたディスプレイ基板試験装置は、ガラス基板上のＴＦＴアレイの電気的特性試験に好適である。また本発明を用いるプローブ装置及びそれを用いたディスプレイ基板試験装置は、ガラス基板上に形成されたＴＦＴアレイのみに限定される物ではなく、例えば樹脂基板あるいはシリコン基板上に形成されたＴＦＴアレイの試験にも適用できる。また、本発明のプローブ装置はディスプレイ基板の試験用途に限定される物ではなく、他の電子回路の特性試験に広く適用できることは言うまでもない。
【００６０】
【発明の効果】
上述の実施形態からも理解されるように、本発明は、以下のような効果を奏する。
（１）プラズマを導伝媒体として用いることで、試験対象のＴＦＴアレイの表面に物理的な接触をすることなくＴＦＴアレイの電気的な特性を試験できることから、ＩＴＯ電極表面に物理的な損傷を与えないプローブ手段を提供できる。
（２）プラズマを導伝する電流からＴＦＴアレイの不良個所と不良モードを特定できることから、ＴＦＴアレイの欠陥救済に必要な試験情報を得ることができる。
（３）電流駆動が必要な有機ＥＬ用のＴＦＴアレイの特性試験においては、有機ＥＬの塗布工程の前に電流駆動特性を試験できる手段を提供できることから、電気的な不良をＴＦＴアレイパネルを組み立て前に発見できる。このため量産工程における不良歩留まりを大幅に向上できる。（４）複数のプローブヘッドを備えて、同時並列的に動作させることによって大型ガラス基板上に形成された複数枚のＴＦＴアレイパネルを短時間で試験できる。
【００６１】
尚、上述した本発明の好適実施形態はあくまでも例示的なものであり、本発明を制限するものではなく、当業者によって様々な変形、変更が可能である。例えば、上述の好適実施形態では、プラズマの発生源は単一とされるが、発生源は複数であっても良く、特に、各駆動回路に対応して所定の数のプラズマを発生させることもできる。この場合も各駆動回路のための計測は独立して行われ得る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を説明する概略図である。
【図２】ＴＦＴを用いた駆動回路の実装図である。
【図３】図１に示したプローブ装置を用いて、図２に示した１画素分の駆動回路の試験を行う例を説明する図である。
【図４】プラズマ密度、電子温度、ＩＴＯ表面積とプラズマ中を流れる電流Ｉｐを説明する図である。
【図５】プラズマ中を流れる電流の電圧−電流特性を説明する図である。
【図６】代表的なグロー放電プラズマにおける圧力と電子温度の関係を説明する図である。
【図７】本発明の第２の実施形態を説明する概略図である。
【図８】本発明の第３の実施形態を説明する概略図である。
【図９】プラズマをプローブヘッドの内部に閉じ込め構造を説明する図である。
【図１０】本発明のプローブ装置を用いたＴＦＴアレイの電気的特性試験装置のブロック図を説明する図である。
【図１１】ＴＦＴアレイの電気的特性試験装置の動作手順を説明する図である。
【図１２】プローブヘッドのＴＦＴアレイパネル上の動作を説明する図である。
【図１３】液晶駆動用ＴＦＴアレイとその試験方法を説明する図である。
【符号の説明】
１  ガラスディスプレイ基板
２  ＴＦＴ
３  ＩＴＯ電極
４  ドライブ線
５  プラズマ
６  電流注入電極
７  ゲート線
８  ＴＦＴ
９  静電容量
１０  データ線
１１  ゲート線駆動回路
１２  データ線駆動回路
１３  試験用電源
１４  平行平板電極
１５  電流制御電極
１６  アノード
１７  プローブヘッド
１８  磁石
１９  ガスの流れ
２０  アノードバイアス
２１  ＴＦＴ電源バイアス
２２  信号切替器
２３  プラズマ吹出し穴
２４  電流注入電極
２５  ＴＦＴアレイ領域
２６  回路領域
２７  パッド領域
２８  排気流路
２９  窒素ガス流路
３０  プローブヘッド
３１  Ｘ，Ｙステージ
３２  真空容器
３３  プラズマモニタ
３４  真空計
３５  補正バイアス制御器
３６  ロードロック／プラズマ制御器
３７  ステージ／プローブ位置制御器
３８  アレイテストパターン発生器
３９  アレイドライバ
４０  プラズマ電流制御
４１  Ｄ／Ａ変換器
４２  電圧−電流変換器
４３、４６  ローパスフィルタ
４４、４５  マトリクス
４７  電流−電圧変換器
４８  Ａ／Ｄ変換器
４９  ディジタル比較器
５０  データ線
５１  ゲート線
５２  コモン線
５３  液晶
５４  ＩＴＯ電極
【図１】
2004264035.tif 000004
【図２】
2004264035.tif 000005
【図３】
2004264035.tif 000006
【図４】
2004264035.tif 000007
【図５】
2004264035.tif 000008
【図６】
2004264035.tif 000009
【図７】
2004264035.tif 000010
【図８】
2004264035.tif 000011
【図９】
2004264035.tif 000012
【図１０】
2004264035.tif 000013
【図１１】
2004264035.tif 000014
【図１２】
2004264035.tif 000015
【図１３】
2004264035.tif 000016