(57)【要約】【課題】組み込み自己検査回路におけるスキャンパスのマスク方法に関して、スキャンパスの一部のみをマスクすることにより、観測不能となるフリップフロップを必要最小限に抑える方法を提供する。【解決手段】スキャンパス３上にリセット端子付きフリップフロップ５を挿入し、マスクレジスタ４によりリセット端子付きフリップフロップ５を指定してリセットすることにより、リセット端子付きフリップフロップ５に入力するテスト対象外フリップフロップの値を初期化し、マスクする。また、スキャンパス３上にいくつかのフリップフロップをバイパスする経路を設け、テスト対象外とするフリップフロップをスキャンパスから除外する。また、スキャンパスをマスクする時刻を指定できる構成とし、スキャンパスのシフト動作中の特定時刻でのみマスクを行うことで、指定したフリップフロップの値のみをマスクする。【選択図】  図１
2004170244.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩテストを行うための複数のスキャンパスと、
前記スキャンパスにテストパタンを供給するパタン生成器と、
前記スキャンパスからの出力応答を格納する出力応答圧縮器とを備えた組み込み自己検査回路であって、
前記スキャンパス上のフリップフロップ群に挿入した初期化端子付きフリップフロップと、
前記初期化端子付きフリップフロップの初期化端子に初期化信号を与えるためのマスク情報を格納するマスクレジスタとを備えることを特徴とする組み込み自己検査回路。
【請求項２】
ＬＳＩテストを行うための複数のスキャンパスと、
前記スキャンパスにテストパタンを供給するパタン生成器と、
前記スキャンパスからの出力応答を格納する出力応答圧縮器とを備えた組み込み自己検査回路であって、
前記スキャンパス上のフリップフロップ群のうちテスト対象外とする一部のフリップフロップに対するバイパス経路と、
前記テスト対象外とする一部のフリップフロップの通常経路と前記バイパス経路とを切り換える経路選択セレクタと、
前記経路選択セレクタの制御端子にマスク指令信号を与えるためのマスク情報を格納するマスクレジスタとを備えることを特徴とする組み込み自己検査回路。
【請求項３】
ＬＳＩテストを行うための複数のスキャンパスと、
前記スキャンパスにテストパタンを供給するパタン生成器と、
前記スキャンパスからの出力応答を格納する出力応答圧縮器とを備えた組み込み自己検査回路であって、
テスト実行時にテスト対象外とするスキャンパスにマスク指令信号を与えるためのマスク情報を格納するマスクレジスタと、
前記スキャンパスをマスクする時刻の情報を格納する時刻情報レジスタと、
クロックサイクル数をカウントするクロックカウンタと、
前記クロックカウンタの値と前記時刻情報レジスタの値とを比較し、一致したときにトリガ信号を出力するマスク時刻判定器と、
前記マスクレジスタからのマスク指令信号を前記マスク時刻判定器からのトリガ信号のタイミングでマスク許可信号として出力するマスク許可ゲートと、
前記マスク許可信号を受けて前記スキャンパスの出力応答をマスクするマスクゲートとを備えることを特徴とする組み込み自己検査回路。
【請求項４】
さらに、前記時刻情報レジスタにおける時刻情報の一部をマスクするための時刻マスク情報を格納し、前記時刻マスク情報を前記マスク時刻判定器に与える時刻マスクレジスタを備え、
前記マスク時刻判定器は、前記時刻情報レジスタからの時刻情報のうち前記時刻マスクレジスタからの時刻マスク情報が指示するビット以外のビット一致によって前記トリガ信号を出力することを特徴とする請求項３に記載の組み込み自己検査回路。
【請求項５】
さらに、前記マスクレジスタに対する次の設定値を予め記憶しておくプレレジスタを備えていることを特徴とする請求項１から請求項４までのいずれかに記載の組み込み自己検査回路。
【請求項６】
さらに、前記時刻情報レジスタに対する次の設定値を予め記憶しておくプレレジスタを備えていることを特徴とする請求項３または請求項４に記載の組み込み自己検査回路。
【請求項７】
さらに、前記時刻マスクレジスタに対する次の設定値を予め記憶しておくプレレジスタを備えていることを特徴とする請求項４に記載の組み込み自己検査回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩテストを行うためのスキャンパスの出力の有効、無効を選択的に切り換えるための回路構成を備えた組み込み自己検査回路に関する。
【０００２】
【従来の技術】
ＬＳＩの検査においては、テスタを用いてテストパタンの印加、出力応答の観測を行う。しかし、近年のＬＳＩの大規模化、高速化に伴い、テスタの動作周波数がＬＳＩの動作周波数に追いつかないといった問題や、テストパタンのデータがテスタメモリに対して大きすぎて格納できない等の問題が生じてきている。そこで、これらの問題を回避するためのテスト容易化設計方法の一つとして、組み込み自己検査（ＢＩＳＴ：Ｂｕｉｌｔ−ｉｎ  Ｓｅｌｆ  Ｔｅｓｔ）手法が提案されている。
【０００３】
組み込み自己検査とは、ＬＳＩに検査用回路を内蔵させ、ＬＳＩ内部でテストパタンの生成や出力応答と期待値との比較を行うことにより、外部からテストパタンを与えることなく、ＬＳＩ自身で検査を行うことができるようにしたものである（非特許文献１を参照）。
【０００４】
組み込み自己検査回路を内蔵したＬＳＩの検査においては、テストパタンの生成、出力応答の観測が回路内部で行われるため、回路本来の動作周波数で検査することができ、また、回路内部からの良否判定信号のみを観測すれば検査が行えるなどの利点がある。
【０００５】
しかし、一般に、組み込み自己検査回路で使われる出力応答圧縮器では、出力応答として不定値が入力されると、圧縮された出力応答データの全てが検査データとして使用できなくなるという問題がある。また、故障の解析で故障箇所の絞り込みを行う場合や、その他の理由で回路の一部分のみでテストを行いたい場合には、対応できないという問題がある。
【０００６】
この問題を解決する手段として、スキャンパスの出力端と出力応答圧縮器との間にマスクゲートを介在させるとともに、テスト対象としないスキャンパスに対するマスク情報を格納するマスクレジスタを回路内部に設け、マスクレジスタからマスクゲートにマスク情報を与えることにより、対応するスキャンパスからの出力応答をマスクする方法が提案されている（特許文献１を参照）。
【０００７】
【特許文献１】
特開２００１−２４９１６４号公報（第４−５頁、図１、図９、図１０）
【非特許文献１】
“Ｄｉｇｉｔａｌ  Ｓｙｓｔｅｍｓ  Ｔｅｓｔｉｎｇ  ａｎｄ  ＴｅｓｔａｂｌｅＤＥＳＩＧＮ”  １１章、ビルト−イン  セルフ‐テスト（Ｂｕｉｌｔ−Ｉｎ  Ｓｅｌｆ−Ｔｅｓｔ）コンピュータサイエンスプレス（ＣｏｍｐｕｔｅｒＳｃｉｅｎｃｅＰｒｅｓｓ）刊  １９９０年
【０００８】
【発明が解決しようとする課題】
ＬＳＩの組み込み自己検査回路において、検査対象回路の一部をテスト対象外とする場合、上記の従来技術であるテスト対象外とする部分回路に対応するスキャンパスの出力をマスクする方法では、マスクゲートをスキャンパスの出力端に接続しているために、マスク情報で指定されたスキャンパス全体の出力応答がマスクされてしまう。そのため、スキャンパス上の一部のフリップフロップのみをテスト対象外としたい場合には、観測したいフリップフロップまでもが同時に観測不能となってしまうという問題が生じる。
【０００９】
本発明の目的は、この問題に対し、スキャンパスの一部のみをマスクすることにより観測不能となるフリップフロップを必要最小限に抑える方法を提供することである。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明では以下の手段を講じる。ＬＳＩテストを行うための複数のスキャンパスと、前記スキャンパスにテストパタンを供給するパタン生成器と、前記スキャンパスからの出力応答を格納する出力応答圧縮器とを備えた組み込み自己検査回路であって、さらに、前記スキャンパス上のフリップフロップ群に挿入した初期化端子付きフリップフロップと、前記初期化端子付きフリップフロップの初期化端子に初期化信号を与えるためのマスク情報を格納するマスクレジスタとを備え、テスト実行時に前記スキャンパス上の一部のフリップフロップをテスト対象外とするときに前記マスクレジスタから前記初期化信号を与えて前記初期化端子付きフリップフロップに到達した出力応答をマスクすることを特徴とする。前記マスク情報に基づいて、前記初期化端子付きフリップフロップに初期化信号を与えることで、前記フリップフロップの値が常に初期化されるようにする。上記において、初期化端子付きフリップフロップの初期化端子としてはリセット端子でもよいしセット端子でもよい。
【００１１】
この手段による作用は次の通りである。スキャンパス上のフリップフロップ群のうち、初期化信号を与えられたフリップフロップよりも入力側に存在するフリップフロップの値はスキャンパスのシフト動作により初期化端子付きフリップフロップに出力応答値が到達した時点で初期化され、値がマスクされる。一方、初期化端子付きフリップフロップよりも出力側のフリップフロップの出力応答値はスキャンパスのシフト動作時に初期化端子付きフリップフロップを通過しないため初期化の影響を受けない。したがって、スキャンパス上で初期化端子付きフリップフロップより入力側に存在するフリップフロップのみをマスクすることができる。
【００１２】
上記課題を解決するための別の手段として、本発明では以下の手段を講じる。ＬＳＩテストを行うための複数のスキャンパスと、前記スキャンパスにテストパタンを供給するパタン生成器と、前記スキャンパスからの出力応答を格納する出力応答圧縮器とを備えた組み込み自己検査回路であって、さらに、前記スキャンパス上のフリップフロップ群のうちテスト対象外とする一部のフリップフロップに対するバイパス経路と、前記テスト対象外とする一部のフリップフロップの通常経路と前記バイパス経路とを切り換える経路選択セレクタと、前記経路選択セレクタの制御端子にマスク指令信号を与えるためのマスク情報を格納するマスクレジスタとを備え、テスト実行時に前記スキャンパス上の一部のフリップフロップをテスト対象外とするときに前記マスクレジスタから前記マスク指令信号を与えて前記経路選択セレクタに前記バイパス経路を選択させることを特徴とする。
【００１３】
この手段による作用は次の通りである。マスク情報をもとにテスト対象外とするフリップフロップをバイパスすることにより、該当フリップフロップはスキャンパスから除外されるが、スキャンパス上の他のフリップフロップは通常に接続されているため、出力応答の観測が可能となる。
【００１４】
上記課題を解決する別の手段として、本発明では以下の手段を講じる。ＬＳＩテストを行うための複数のスキャンパスと、前記スキャンパスにテストパタンを供給するパタン生成器と、前記スキャンパスからの出力応答を格納する出力応答圧縮器とを備えた組み込み自己検査回路であって、さらに、テスト実行時にテスト対象外とするスキャンパスにマスク指令信号を与えるためのマスク情報を格納するマスクレジスタと、前記スキャンパスをマスクする時刻の情報を格納する時刻情報レジスタと、クロックサイクル数をカウントするクロックカウンタと、前記クロックカウンタの値と前記時刻情報レジスタの値とを比較し、一致したときにトリガ信号を出力するマスク時刻判定器と、前記マスクレジスタからのマスク指令信号を前記マスク時刻判定器からのトリガ信号のタイミングでマスク許可信号として出力するマスク許可ゲートと、前記マスク許可信号を受けて前記スキャンパスの出力応答をマスクするマスクゲートとを備えていることを特徴とする。
【００１５】
この手段による作用は次の通りである。スキャンパスのシフト動作中、時刻情報レジスタで指定した時刻にのみスキャンパスのマスクが行われる。したがって、特定のフリップフロップの値がシフト動作によりスキャンパスの出力に達する時刻を指定することで、スキャンパス上の一部のフリップフロップのみをマスクすることが可能となる。
【００１６】
上記の手段による効果をさらに高めるために、本発明では以下の手段を講じる。前記時刻情報レジスタにおける時刻情報の一部をマスクするための時刻マスク情報を格納し、前記時刻マスク情報を前記マスク時刻判定器に与える時刻マスクレジスタを備え、前記マスク時刻判定器は、前記時刻情報レジスタからの時刻情報のうち前記時刻マスクレジスタからの時刻マスク情報が指示するビット以外のビット一致によって前記トリガ信号を出力する。
【００１７】
この手段による作用は次の通りである。時刻マスクレジスタにより、時刻情報レジスタの一部のビットがマスクされるため、時刻情報レジスタの値とクロックカウンタの値が完全に一致しなくてもマスク許可信号が出力される。したがって、ひとつのマスク時刻情報から複数のマスク時刻情報を得ることができる。
【００１８】
上記の手段による効果をさらに高めるために、本発明では以下の手段を講じる。前記マスクレジスタ、前記時刻情報レジスタ、時刻マスクレジスタのいずれか１つまたはいずれか２つ以上またはすべてに対して、次の設定値を記憶しておくためのプレレジスタを設ける。
【００１９】
この手段による作用は次の通りである。プレレジスタはスキャンパスのシフト動作中に値の設定が可能であるため、低速動作させてもよいシフト動作時に、マスクレジスタ、時刻情報レジスタ、時刻マスクレジスタの各レジスタの次の設定値をプレレジスタに入力しておくことにより、組み込み自己検査回路によるテストの高速性を損なうことなく、各レジスタの値の入れ替えが可能となる。
【００２０】
【発明の実施の形態】
（実施の形態１）
図１は本発明の実施の形態１における組み込み自己検査回路の基本構成を示すブロック図である。図１において、１はパタン生成器、２は出力応答圧縮器、３は被検査回路内のスキャンパス、４はマスクレジスタ、５はスキャンパス３上に存在するリセット端子付きのフリップフロップである。複数のスキャンパス３において、それぞれのフリップフロップ群のうち所望段のフリップフロップがリセット端子付きフリップフロップ５とされ、それぞれのリセット端子がマスクレジスタ４におけるいずれかのフリップフロップの出力端子に接続されている。マスクレジスタ４から出力されるリセット信号Ｓ１によってリセット端子付きフリップフロップ５の値が“０”に初期化される。
【００２１】
なお、本実施形態ではフリップフロップの初期化端子をリセット端子としているが、これとは逆にセット端子としてもよい。
【００２２】
図２（ａ），（ｂ）は図１の構成におけるリセット端子付きフリップフロップ５を利用したマスク対象フリップフロップのマスク方法を示す図である。図２（ａ）に示すように、マスクレジスタ４１を“１”に設定することでリセット端子付きフリップフロップ５３はリセット信号Ｓ１を与えられ、“０”に初期化される。
【００２３】
このとき、スキャンパス上のフリップフロップ５２に不定値Ｘが取り込まれているものとする。フリップフロップ５２に取り込まれた不定値Ｘは、スキャンパスのシフト動作により次の時刻にリセット端子付きフリップフロップ５３に到達するが、図２（ｂ）に示すように、リセット端子付きフリップフロップ５３に到達した不定値はリセット信号Ｓ１により初期化される。
【００２４】
以上のように、本実施形態によれば、マスク対象フリップフロップの値はリセット端子付きフリップフロップに到達した時点で初期化されるため、マスクが可能となる。またこのとき、リセット端子付きフリップフロップより出力側に存在するフリップフロップは、リセット信号Ｓ１の影響を受けないためマスクされることはなく、値の観測が可能となる。すなわち、スキャンパス上でリセット端子付きフリップフロップより入力側にあるフリップフロップのみがマスクされる。
【００２５】
（実施の形態２）
図３は本発明の実施の形態２における組み込み自己検査回路の構成を示す図である。図３において、１はパタン生成器、２は出力応答圧縮器、３は被検査回路内のスキャンパス、４はマスクレジスタ、ＬＢはスキャンパス３上のフリップフロップ群のうちテスト対象外とする一部のフリップフロップ３１，３２，３３に対するバイパス経路、ＬＡはフリップフロップ３１，３２，３３を通る通常経路、５ａは通常経路ＬＡとバイパス経路ＬＢとを選択する経路選択セレクタである。経路選択セレクタ５ａはマスクレジスタ４からマスク指令信号Ｓ２が出力されると、２つの入力Ａ，Ｂのうち入力Ｂの側のバイパス経路ＬＢを選択する。このとき、セレクタ５ａより入力側にあるフリップフロップ３１，３２，３３はバイパスされ、セレクタ５ａの出力側にあるフリップフロップ３４の入力にはパタン生成器１の出力が直接接続される。したがって、スキャンパス３がシフト動作を行っても、フリップフロップ３１，３２，３３の値はフリップフロップ３４に取り込まれることはない。このとき、フリップフロップ３４，３５については、通常通りスキャンパスに接続されているので観測が可能である。
【００２６】
なお、本実施形態では、スキャンパス上で入力側に存在する複数のフリップフロップをバイパスするように構成しているが、スキャンパス上で出力側に存在するフリップフロップをバイパスするように構成してもよい。また、バイパスするフリップフロップは複数でもよいし、一つだけでもよい。
【００２７】
以上のように、本実施形態によれば、マスク対象とするフリップフロップをスキャンパス上でバイパスすることで値を観測しないようにすることができ、バイパスされないフリップフロップについては通常通りに値を観測することが可能となる。
【００２８】
（実施の形態３）
図４は本発明の実施の形態３における基本構成を示すブロック図である。図４において、１はパタン生成器、２は出力応答圧縮器、３は被検査回路内のスキャンパス、４はマスクレジスタ、５ｂはマスク許可ゲート、６はマスクゲート、７はクロックカウンタ、８は時刻情報レジスタ、９はマスク時刻判定器である。時刻情報レジスタ８は、スキャンパス３の出力をマスクしたい時刻を指定する時刻情報Ａ２を格納する。マスク時刻判定器９は、クロックカウンタ７によるカウント値Ａ１が時刻情報レジスタ８に格納された時刻情報Ａ２と一致したときにトリガ信号Ｓ３として“１”を出力する。マスク許可ゲート５ｂは、マスクレジスタ４からのマスク指令信号Ｓ２の出力とマスク時刻判定器９からのトリガ信号Ｓ３の値が共に“１”のときマスク許可信号Ｓ４として“１”を出力する。その結果、マスクゲート６には“１”が入力され、スキャンパス３の出力の値には関係なく常に“１”が出力されるため、スキャンパス３の出力はマスクされる。
【００２９】
以上のように、本実施形態によれば、時刻情報レジスタで指定した時刻にのみマスク許可信号Ｓ４が出力されるため、スキャンパスの出力を特定の時刻のみマスクすることが可能となり、指定した時刻以外はスキャンパスの出力応答値を観測することが可能となる。
【００３０】
（実施の形態４）
図５は本発明の実施の形態４における基本構成を示すブロック図である。図５において、１はパタン生成器、２は出力応答圧縮器、３は被検査回路内のスキャンパス、４はマスクレジスタ、５ｂはマスク許可ゲート、６はマスクゲート、７はクロックカウンタ、８は時刻情報レジスタ、９はマスク時刻判定器、１０は時刻マスクレジスタである。時刻マスクレジスタ１０は、時刻情報レジスタ８の一部のビットに対する時刻マスク情報Ａ３を格納する。マスク時刻判定器９は、クロックカウンタ７と時刻情報レジスタ８の値を比較する際に、時刻情報レジスタ８で指定されたビットのうち時刻マスクレジスタ１０が指定する時刻マスク情報Ａ３に該当する一部のビットについては、一致するかどうかの判定を無視する。例えば、時刻マスクレジスタ１０の値が“０００１”で最下位ビットが指定されている場合には、最下位ビットについては一致しなくてもよく、時刻情報レジスタ８に例えば“１１１１”が設定されているときに、クロックカウンタ７の値が“１１１０”になれば、通常は両者の値は一致しないと判定されるが、最下位ビットの一致情報は無視されるため、両者の値は一致すると判定され、マスク時刻判定器９はトリガ信号Ｓ３として“１”を出力する。したがって、クロックカウンタ７の値が“１１１０”であっても、“１１１１”であってもマスク時刻判定器９から“１”が出力される。
【００３１】
以上のように、本実施形態によれば、時刻情報レジスタに設定された一つのマスク時刻情報から複数のマスク時刻情報を得ることができ、複数の時刻でスキャンパスの出力をマスクすることが可能となる。
【００３２】
（実施の形態５）
図６は本発明の実施の形態５における組み込み自己検査回路の基本構成を示すブロック図である。図６において、１はパタン生成器、２は出力応答圧縮器、３は被検査回路内のスキャンパス、４はマスクレジスタ、５ｂはマスク許可ゲート、６はマスクゲート、７はクロックカウンタ、８は時刻情報レジスタ、９はマスク時刻判定器、１０は時刻マスクレジスタ、１１はマスクレジスタ４に対するプレレジスタ、１２は時刻情報レジスタ８に対するプレレジスタ、１３は時刻マスクレジスタ１０に対するプレレジスタである。図の基本構成において、マスクレジスタ４、時刻情報レジスタ８、時刻マスクレジスタ１０はそれぞれプレレジスタ１１，１２，１３と接続されており、値の設定はプレレジスタ１１，１２，１３を通じて行われる。なお、本実施形態ではマスクレジスタ４、時刻情報レジスタ８、時刻マスクレジスタ１０の各レジスタのそれぞれに対してプレレジスタ１１，１２，１３を設けているが、必ずしも全てのレジスタにプレレジスタを設ける必要はなく、一部のレジスタに対してのみプレレジスタを設けてもよい。
【００３３】
プレレジスタはマスクゲート６には接続されていないため、スキャンパス３の出力のマスクには直接影響しない。また、マスクレジスタ４、時刻情報レジスタ８、時刻マスクレジスタ１０はクロック入力を停止させておけば、プレレジスタ１１，１２，１３からの値を取り込むことはない。したがってスキャンパス３のシフト動作中、同時にプレレジスタ１１，１２，１３の値を設定しても各レジスタ４，８，１０のクロック信号を停止させておけば、スキャンパス３のマスク状態が変化してしまうことはない。
【００３４】
以上のように、本実施形態によれば、スキャンパスのシフト動作中に、マスクレジスタ、時刻情報レジスタ、時刻マスクレジスタに対する次の設定値をプレレジスタへ設定しておくことができる。そして、スキャンパスのキャプチャ動作時にプレレジスタの値を取り込むことが可能となる。マスクレジスタ、時刻情報レジスタ、時刻マスクレジスタの各レジスタに対して外部から直接に値設定を行う場合、各レジスタはスキャンパスのシフト動作中はマスク情報を保持していなければならないため、テスト実行中のマスク情報の入れ替えはスキャンパスのキャプチャ動作時に行わなければならない。しかし、組み込み自己検査回路による検査では、スキャンパスのキャプチャ動作時には回路内部を高速に動作させているため、回路内部の動作速度に対して低速な外部のテスタ装置から値設定を行うことは難しい。これに対し、スキャンパスのシフト動作中は回路内部の動作は低速にしても構わないため、外部からでも容易に値設定が可能である。したがって、プレレジスタを用いてスキャンパスのシフト動作中に、マスクレジスタ、時刻情報レジスタ、時刻マスクレジスタの各レジスタの値を設定することにより、容易にマスク情報の入れ替えを行うことができる。
【００３５】
【発明の効果】
以上のように本発明によれば、スキャンパス上に配置した初期化端子付きフリップフロップをマスクレジスタにより初期化することで、スキャンパス上の一部のフリップフロップのみをマスクすることができるとともに、テスト対象外ではないフリップフロップについては所期通りに観測することができる。
【００３６】
また、テスト対象外のフリップフロップをバイパスすることで該当フリップフロップの値を観測しないようにすることができる。また、バイパスされた区間のみがスキャンパスから除外されるので、バイパス区間外のフリップフロップについては、これを通常通りに観測することができる。
【００３７】
また、時刻情報レジスタによりスキャンパスをマスクする時刻を指定するようにしたことで、スキャンパス上の特定のフリップフロップの値のみをマスクすることができる。
【００３８】
また、時刻マスクレジスタを設けることにより、クロックカウンタと時刻情報レジスタの値が完全に一致しなくてもマスク許可信号を出力することで、一つのマスク時刻の情報だけで複数の時刻においてスキャンパスのマスクが可能となる。
【００３９】
また、各レジスタに対してプレレジスタを設け、各レジスタの次の設定値をプレレジスタへ設定するようにし、マスク情報の入れ替えを低速動作が可能なスキャンパスのシフト動作時に行うようにしたことで、組み込み自己検査回路によるテストの高速性を損なうことなく各レジスタの値を入れ替えることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における組み込み自己検査回路の基本構成を示すブロック図
【図２】本発明の実施の形態１におけるスキャンパスのマスク方法を示す図
【図３】本発明の実施の形態２における組み込み自己検査回路の基本構成を示すブロック図
【図４】本発明の実施の形態３における組み込み自己検査回路の基本構成を示すブロック図
【図５】本発明の実施の形態４における組み込み自己検査回路の基本構成を示すブロック図
【図６】本発明の実施の形態５における組み込み自己検査回路の基本構成を示すブロック図
【符号の説明】
１  パタン生成器
２  出力応答圧縮器
３  スキャンパス
４  マスクレジスタ
５  リセット端子付きフリップフロップ
５ａ  経路選択セレクタ
５ｂ  マスク許可ゲート
６  マスクゲート
７  クロックカウンタ
８  時刻情報レジスタ
９  マスク時刻判定器
１０  時刻マスクレジスタ
１１  マスクレジスタに対するプレレジスタ
１２  時刻情報レジスタに対するプレレジスタ
１３  時刻マスクレジスタに対するプレレジスタ
Ａ１  時刻カウント値
Ａ２  時刻情報
Ａ３  時刻マスク情報
ＬＡ  通常経路
ＬＢ  バイパス経路
Ｓ１  リセット信号
Ｓ２  マスク指令信号
Ｓ３  トリガ信号
Ｓ４  マスク許可信号
【図１】
2004170244.tif 000003
【図２】
2004170244.tif 000004
【図３】
2004170244.tif 000005
【図４】
2004170244.tif 000006
【図５】
2004170244.tif 000007
【図６】
2004170244.tif 000008