(57)【要約】　　　（修正有）【課題】走査信号線やデータ信号に対する負荷を過大にすることなく、駆動回路の不良を検査することが可能な表示装置とその検査方法を提供する。【解決手段】複数の画素から構成される表示領域と、駆動回路２６と、駆動回路に接続された複数の検査回路とを有する。検査回路は、表示媒体層６とそこに電圧を印加するための第１検査用電極７および第２検査用電極（Ｖｃｏｍ）とを有する検査用画素と、第１検査用電極と駆動回路との間に設けられた第１検査用スイッチング素子４とを有する。第１検査用スイッチング素子４がオン状態にあるときに、内部信号電圧（ｏｕｔ２）およびそれと同期した信号電圧と独立な第１電圧（ＶＤＤ）が第１検査用電極７に印加され、第１電圧が第１検査用電極に印加されていない期間に、内部信号電圧およびそれと同期した信号電圧と独立で、且つ、第１電圧と異なる第２電圧（ＶＣＯＭ）が第１検査用電極に印加される。【選択図】　図１
2004045601.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素から構成される表示領域と、前記複数の画素を駆動するための駆動回路と、前記駆動回路に接続された複数の検査回路とを有し、
前記複数の画素のそれぞれは、表示媒体層と、前記表示媒体層に電圧を印加するための第１電極および第２電極と、前記第１電極と前記駆動回路との間に設けられた画素スイッチング素子とを有し、前記画素スイッチング素子は、前記駆動回路から出力される走査信号電圧によってオン／オフ制御され、前記画素スイッチング素子がオン状態にあるときに前記駆動回路から出力されるデータ信号電圧が前記第１電極に印加され、
前記複数の検査回路のそれぞれは、前記表示媒体層と前記表示媒体層に電圧を印加するための第１検査用電極および第２検査用電極とを有する検査用画素と、前記第１検査用電極と前記駆動回路との間に設けられた第１検査用スイッチング素子とを有し、前記第１検査用スイッチング素子は、前記駆動回路が有する走査回路から出力される内部信号電圧または前記内部信号電圧と同期した信号電圧によってオン／オフ制御され、前記第１検査用スイッチング素子がオン状態にあるときに、前記走査回路から出力される内部信号電圧および前記内部信号電圧と同期した信号電圧と独立な第１電圧が前記第１検査用電極に印加され、前記第１電圧が前記第１検査用電極に印加されていない期間に、前記走査回路から出力される内部信号電圧および前記信号電圧と同期した信号電圧と独立で、且つ、前記第１電圧と異なる第２電圧が前記第１検査用電極に印加される、表示装置。
【請求項２】
前記第１検査用電極と前記駆動回路との間に設けられた第２検査用スイッチング素子を更に有し、前記第２検査用スイッチング素子は前記駆動回路の外部から供給されるリセット信号電圧によってオン／オフ制御され、前記第１検査用スイッチング素子がオフ状態の期間に前記第２検査用スイッチング素子がオン状態とされ、前記第２検査用スイッチング素子がオン状態にあるときに前記第２電圧が前記第１検査用電極に印加される、請求項１に記載の表示装置。
【請求項３】
前記第１検査用電極と前記駆動回路との間に設けられた第２検査用スイッチング素子を更に有し、前記第２検査用スイッチング素子は前記走査回路から出力される内部信号電圧または前記内部信号電圧と同期した信号電圧によってオン／オフ制御され、前記第１検査用スイッチング素子がオフ状態の期間に前記第２検査用スイッチング素子がオン状態とされ、前記第２検査用スイッチング素子がオン状態にあるときに前記第２電圧が前記第１検査用電極に印加される、請求項１に記載の表示装置。
【請求項４】
前記第１検査用スイッチング素子および／または第２検査用スイッチング素子は、前記走査回路から出力される内部信号電圧によってオン／オフ制御される、請求項１から３のいずれかに記載の表示装置。
【請求項５】
前記第１電極、前記画素スイッチング素子、前記第１検査用電極および前記第１検査用スイッチング素子は、一枚の基板上に形成されている、請求項１から４のいずれかに記載の表示装置。
【請求項６】
前記第２電極と、前記第２検査用電極は、同一の導電層から形成されている、請求項１から５のいずれかに記載の表示装置。
【請求項７】
前記第２検査用電極に印加される電圧は、前記第２電極に印加される共通電圧と同じである、請求項６に記載の表示装置。
【請求項８】
前記第１検査用電極に印加される前記第１電圧および前記第２電圧のうちの一方は、前記第２検査用電極に印加される電圧と同じである、請求項１から７のいずれかに記載の表示装置。
【請求項９】
前記検査用画素は、前記第１検査用電極に接続された補助容量を更に有する、請求項１から８のいずれかに記載の表示装置。
【請求項１０】
前記表示媒体層を介して互いに対向する第１基板と第２基板とを有し、前記表示領域内の前記第１基板上に前記第１電極、前記画素スイッチング素子を有し、前記第２基板は前記表示領域の外側に遮光部を有し、前記検査用画素は、前記遮光部の外側に設けられている、請求項１から９のいずれかに記載の表示装置。
【請求項１１】
前記検査回路は、前記駆動回路の外側に設けられている、請求項１から１０のいずれかに記載の表示装置。
【請求項１２】
請求項１から１１のいずれかに記載の表示装置の検査方法であって、
前記駆動回路を動作させることによって、前記走査回路から出力される内部信号電圧または前記内部信号電圧と同期した信号電圧、および前記走査信号電圧ならびに前記データ信号電圧を出力させる工程と、
前記複数の検査回路のそれぞれが有する前記検査用画素の光学状態を観察する工程と、
を包含する、表示装置の検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置およびその検査方法に関する。本発明は、特に、表示パネルを駆動するための信号を供給する駆動回路が表示パネルを構成する基板上に一体に形成されたドライバモノリシック型表示装置およびその検査方法に好適に用いられる。
【０００２】
【従来の技術】
現在、ガラス基板などの絶縁基板上に形成されたスイッチング素子（例えばＴＦＴ）を画素毎に設けたアクティブマトリクス型表示装置の利用が広まっている。以下では、典型的なアクティブマトリクス型表示装置として、液晶表示装置を例にとり、従来の技術および本発明を説明する。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十万個〜数百万個もの画素のそれぞれに対応してスイッチング素子（例えばＴＦＴ）が配置され、各画素を構成する画素電極に対する電荷の出入のタイミングがこのスイッチング素子によって制御される。近年では、ガラス基板などの絶縁基板上にアモルファスシリコン、多結晶シリコン（ＣＧＳｉｌｉｃｏｎ：連続粒界多結晶シリコンを含む。）や単結晶シリコンなどの半導体層を形成する技術の進展に伴い、これらの半導体層を用いて、駆動回路（ドライバ）を表示パネルに一体に形成した、いわゆるドライバモノリシック型表示装置が実用化されつつある。
【０００４】
図７〜図１０を参照しながら、従来の典型的なドライバモノリシック型液晶表示装置２００の構成および動作を説明する。
【０００５】
図７は、液晶表示装置２００の電気的な構成を模式的に示す図であり、表示パネル以外の構成要素を省略している。液晶表示装置２００は、表示領域８２と表示領域８２の周辺に設けられた走査信号線駆動回路２４と、データ信号線駆動回路２６とを有している。走査信号線駆動回路２４とデータ信号線駆動回路２６とを総称して駆動回路と呼ぶこともある。
【０００６】
表示領域８２は、典型的には、行および列を有するマトリクス状に配列された複数の画素によって構成されている。複数の画素のそれぞれは、走査信号線７６にゲートが接続されたＴＦＴ（画素トランジスタ）７１と、ＴＦＴ７１を介してデータ信号線７８に接続された画素電極７３と、液晶層７４（図１０の液晶層１１の１画素分）を介して画素電極７３に対向する対向電極７５とを有している。典型的には、走査信号線７８は、画素の行ごとに設けられ、データ信号線７８は画素の列ごとに設けられている。
【０００７】
画素は、画素電極７３、液晶層７４および対向電極７５によって形成される液晶容量７４（１画素分の液晶層と同じ参照符号で示す。）に電気的に並列に接続された補助容量７２を有する。補助容量７２の一方の電極（「補助容量電極」と呼ばれることもある。）は、画素電極７３とともにＴＦＴ７１のドレイン電極に接続されており、補助容量７２の他方の電極（「補助容量対向電極」と呼ばれることもある。）には、対向電極７５と同じ電圧（「対向電圧」または「共通電圧」と称させる。）が印加される。補助容量７２の補助容量対向電極を対向電極７５と同じ参照符号７５で示したが、典型的には、これらは異なる電極であり、液晶層７５を介して互いに対向するように配置される一対の基板に別々に形成される。すなわち、補助容量対向電極はＴＦＴ７１と同じ基板（図１０の基板１０ａ）に形成され、対向電極７５は、他方の基板（図１０の基板１０ｂ）に形成される。
【０００８】
走査線駆動回路２４は、画素の行に対応して設けられた走査信号線７６のそれぞれに、走査信号電圧を出力する。走査信号電圧がＴＦＴ７１の閾値電圧よりも高い期間（「一水平走査期間」、「１Ｈ」と呼ばれこともある。）にＴＦＴ７１はオン状態となり、それぞれの画素電極７３に対応するデータ信号線７８から供給されるデータ信号電圧が印加される。このデータ信号電圧は、データ信号線駆動回路２６から出力される。
【０００９】
画素電極７３に印加されたデータ信号電圧と対向電極７５の共通電圧との差が液晶層７４に印加され、この電圧差に応じて液晶層７４の配向状態が変化する。この配向状態に対応して液晶層７４を透過する光の状態（典型的は偏光状態）が異なることを利用して、表示を行う。なお、補助容量７２は、液晶容量７４に書き込まれた電荷（画素電極７３に書き込まれた電荷ということも出来る。）を保持するように機能する。補助容量は省略することもできる。
【００１０】
次に、走査信号線駆動回路２４およびデータ信号線駆動回路２６の動作を説明する。走査信号線駆動回路２４およびデータ信号線駆動回路２６は、それぞれ、所定の信号電圧を出力するタイミングを制御するための内部信号電圧を出力する走査回路（例えばシフトレジスタ）を有している。例えば、走査信号線駆動回路２４は、シフトレジスタから出力される内部信号電圧のレベルをシフトすることによって走査信号電圧を生成し、所定のタイミングで走査信号線に出力する。また、データ信号線駆動回路２６は、シフトレジスタから出力される内部信号電圧に応じて、外部から入力される映像信号をサンプル・ホールドすることによってデータ信号電圧を生成し、所定のタイミングでデータ信号線に出力する。
【００１１】
図８はシフトレジスタの構成を模式的に示す図であり、図９はシフトレジスタにおける各種信号の波形を示す図である。以下では、データ信号線駆動回路２６の動作を説明する。
【００１２】
図８に示したシフトレジスタは、入力信号ｉｎを受け取り、それぞれのデータ信号線７８に対応する出力端子から、ｏｕｔ１、ｏｕｔ２、ｏｕｔ３の内部信号電圧を所定のタイミングで出力する。データ信号線駆動回路２６内のサンプル・ホールド回路（不図示）は、この内部信号に応じて、映像信号をサンプル・ホールドすることによって、データ信号電圧を生成する。なお、ｏｕｔ１、ｏｕｔ２、ｏｕｔ３は、出力端子を区別するためにも用いる。
【００１３】
シフトレジスタは、それぞれ入力に対して反転信号を出力する反転回路１、反転回路２および反転回路３を有する。反転回路１は、入力ｉｎに対し同期信号ｃｋ１がハイになるタイミングで反転信号を出力し、反転回路２は、反転回路１からの入力に対して反転信号を出力する。同様に、反転回路３は、同期信号ｃｋ２がハイになるタイミングで、反転信号を出力する。このようにして、図９に示すように入力信号ｉｎに対し、同期信号ｃｋ１およびｃｋ２に同期して時間シフトした出力（内部信号電圧）ｏｕｔ１、ｏｕｔ２およびｏｕｔ３の波形が出力される。
【００１４】
次に、図１０（ａ）および（ｂ）を参照しながら、液晶表示装置２００の構造を説明する。図１０（ａ）は平面図であり、図１０（ｂ）は断面図である。
【００１５】
液晶表示装置２００は、液晶層１１を介して互いに対向するように配置された基板１０ａおよび１０ｂを有する。基板１０ａの液晶層１１側には、表示領域２２内に、上述のＴＦＴ７１、走査信号線７６、データ信号線７８、画素電極７３および補助容量７２が形成されており、表示領域２２の周辺には走査信号線駆動回路２４およびデータ信号線駆動回路２６が設けられている。基板１０ｂの液晶層１１側には、表示領域２２内に対向電極１３（図７中の参照符号７５に対応）が設けられており、表示領域２２の周辺に遮光部１４が設けられている。
【００１６】
なお、基板１０ａおよび１０ｂのそれぞれの液晶層１１側表面には必要に応じて、配向膜１８が形成されている。液晶層１１は、基板１０ａおよび１０ｂを互いに貼り合せて固定するシール部１２で実質的に囲まれる領域内に形成されている。
【００１７】
対向基板１０ｂの表示領域２２の周辺には、表示領域２２の周辺部の液晶層１１を通過した光が観察者に届くのを防止するために、遮光層（「対向ブッラクマスク」と呼ばれることもある。）１４が設けられている。遮光層１４は、例えばＣｒ（クロム）等の金属膜で形成され、その幅αは、製造工程の位置合せマージン（精度）を考慮して決められる。ＴＦＴ基板１０ａと対向基板１０ｂの貼り合せ工程における位置合せマージンは１μｍ〜５０μｍ程度である。表示パネルの表示領域２２以外を覆うフレーム（ケース）１５の位置合せマージン１７は０．１ｍｍ〜２ｍｍ程度である。このため、対向ＢＭの幅αは、０．１〜２ｍｍ以上に設定される。
【００１８】
アクティブマトリクス型表示装置の高精細化、高解像度化の進展に伴い、画素を駆動するためのＴＦＴ７１や駆動回路２４および２６を構成するトランジスタ（駆動用トランジスタ）の不良等、種々の不良の発生が問題になりつつある。
【００１９】
表示上確認される欠陥には、画素単位で発生する点状欠陥、同一のデータ信号線または走査信号線に沿った画素で組織的に発生する線状欠陥、および駆動回路内（例えば、シフトレジスタ）に不良が発生し、不良が発生した箇所以降の出力動作が不可能になることによる面状欠陥（連続した複数の線状欠陥）がある。これらの欠陥のうち、特に、線状欠陥および面状欠陥は、表示上で著しく目立つ致命的な欠陥である。
【００２０】
そのため、従来から完成した表示装置のパネル部において前記欠陥の有無を確認するための検査工程が不可欠になっている。
【００２１】
ＴＦＴ基板に代表されるアクティブマトリクス基板を用いて作製される表示装置の検査方法は、以下の２つの方法に大別される。
【００２２】
第１の方法は、アクティブマトリクスク基板上の回路要素（ＴＦＴ、配線や電極など）を直接検査する方法で、例えば検査針（プローブ）を用いて行われる。
【００２３】
第２の方法は、アクティブマトリクス基板を用いた表示パネルを作製した後で、表示パネルの状態で検査する方法である。
【００２４】
第１の方法によって、殆どの場合は良品不良品の判別は可能である。しかしながら、液晶表示装置の場合、アクティブマトリクス基板に設けた配向膜にラビング処理を施す際に、静電気が発生し、この静電気によってＴＦＴが破壊されることがある。ラビング処理された配向膜の表面を検査針で触ると、配向膜の配向規制力が影響を受けてしまい、液晶分子の配向が局所的に乱れるという問題が発生する。従って、配向膜を形成した後の工程で発生する不良の有無を第１の方法で検査することは出来ず、第２の方法を取らざるを得ない。
【００２５】
第２の方法の１つとして、特開平９−２６４９１７号公報には、アクティブマトリクス型液晶表示装置において、各走査信号線（走査信号用配線）および／または各データ信号線（映像信号用配線）に個別に接続された検査用電極（モニタ用電極）を表示領域外に設け、検査用電極に対応する各画素（検査用画素）の表示状態を見ることによって、対向する各走査信号線や各データ信号線の電位状態を目視で検査する方法を開示している。
【００２６】
【発明が解決しようとする課題】
しかしながら、上記の公報に開示されている検査方法には、以下の問題がある。
【００２７】
上記公報に開示されている表示装置において、検査用電極は、各走査信号線またはデータ信号線に電気的に接続されるので、検査用画素は、各信号線に対して負荷（主に負荷容量）となるので、それぞれの信号線で伝送される信号に遅延を生じたり、信号波形が変形したりする結果、表示品位が低下することがある。この問題は、特に、表示装置の高精細化、高解像度化および大型化が進むに連れて深刻な問題となる。
【００２８】
図１０を参照しながら説明したように、表示パネルの表示領域２２以外の領域を遮光するために、対向基板１０ｂに遮光膜１４が設けられる。上記公報に記載されている検査用画素を用いて検査するためには、検査用画素を遮光膜１４よりも外側に設ける必要がある。検査用画素は、各駆動回路と各配線との間に設けられるので、各信号線を遮光膜の幅（約２ｍｍ程度）以上長くすることが必要となり、その結果、配線抵抗および負荷容量が大きくなる。さらに、検査用画素を上述のように配置するために、表示パネル（基板）の外形を大きくする必要が生じる。
【００２９】
更に、上記公報に記載されている方法では、駆動回路の不良と表示パネルの不良とを区別することが出来ないという不都合もある。例えば、駆動回路が正常で、互いに隣接するデータ信号線が短絡している場合と、駆動回路に異常がある場合とを区別することが出来ない。
【００３０】
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、走査信号線やデータ信号線に対する負荷を過大に増大させることなく、駆動回路の不良を検査することが可能な表示装置およびそのような表示装置の検査方法を提供することにある。
【００３１】
【課題を解決するための手段】
本発明の表示装置は、複数の画素から構成される表示領域と、前記複数の画素を駆動するための駆動回路と、前記駆動回路に接続された複数の検査回路とを有し、前記複数の画素のそれぞれは、表示媒体層と、前記表示媒体層に電圧を印加するための第１電極および第２電極と、前記第１電極と前記駆動回路との間に設けられた画素スイッチング素子とを有し、前記画素スイッチング素子は、前記駆動回路から出力される走査信号電圧によってオン／オフ制御され、前記画素スイッチング素子がオン状態にあるときに前記駆動回路から出力されるデータ信号電圧が前記第１電極に印加され、前記複数の検査回路のそれぞれは、前記表示媒体層と前記表示媒体層に電圧を印加するための第１検査用電極および第２検査用電極とを有する検査用画素と、前記第１検査用電極と前記駆動回路との間に設けられた第１検査用スイッチング素子とを有し、前記第１検査用スイッチング素子は、前記駆動回路が有する走査回路から出力される信号電圧または前記信号電圧と同期した信号電圧によってオン／オフ制御され、前記第１検査用スイッチング素子がオン状態にあるときに、前記走査回路から出力される信号電圧または前記信号電圧と同期した信号電圧と独立な第１電圧が前記第１検査用電極に印加され、前記第１電圧が前記第１検査用電極に印加されていない期間に、前記走査回路から出力される信号電圧または前記信号電圧と同期した信号電圧と独立で、且つ、前記第１電圧と異なる第２電圧が前記第１検査用電極に印加される構成を有し、そのことによって、上記目的が達成される。
【００３２】
即ち、本発明の表示装置が有する検査用画素の第１検査用電極には、上記特開平９−２６４９１７号公報に記載されているモニタ電極とは異なり、走査信号電圧やデータ信号電圧（これらは走査回路の内部信号電圧と同期した信号電圧である）とは電気に独立な第１電圧および第２電圧が印加されるので、検査用画素が、走査信号線やデータ信号線に対して、過大な負荷となることがない。第１検査用スイッチング素子のオン／オフ制御には、駆動回路が有する走査回路（例えばシフトレジスタ）から出力される内部信号電圧またはこれに同期した信号電圧が用いられる。走査信号電圧やデータ信号電圧は、駆動回路が有する走査回路から出力される内部信号電圧（実施形態で説明するｏｕｔ１など）に同期しているので、走査信号電圧やデータ信号電圧を用いて第１検査用スイッチング素子のオン／オフ制御を行っても良い。但し、実施形態で例示するように、回路構成を簡単にするため、および／または、通常の表示動作においても簡単に検査できるという利点が得られるので、駆動回路が有する走査回路から出力される内部信号電圧を用いることが好ましい。
【００３３】
なお、走査信号電圧やデータ信号電圧を用いる場合においても、これらの信号電圧は、スイッチング素子がＴＦＴの場合にはＴＦＴのゲートに供給されるので、ＴＦＴのゲート／ソース間の容量が走査信号線やデータ信号線に対する負荷となるが、この容量値は、検査画素の容量値に比べれば小さく、表示品位を低下させることは無い。
【００３４】
また、本発明の表示装置が有する検査用画素の第１検査用電極には、上記特開平９−２６４９１７号公報に記載されているモニタ電極とは異なり、走査信号電圧やデータ信号電圧（これらは走査回路の内部信号電圧と同期した信号電圧である）とは電気に独立な第１電圧および第２電圧が印加されるので、表示パネル内における走査信号線やデータ信号線間の短絡などの不良と独立に、駆動回路の不良を検出することがきる。なお、表パネル内の不良は、通常の表示動作を行わせることによって検出することができる。
【００３５】
ある実施形態において、前記表示媒体層を介して互いに対向する第１基板と第２基板とを有し、前記表示領域内の前記第１基板上に前記第１電極、前記画素スイッチング素子を有し、前記第２基板は前記表示領域の外側に遮光部を有し、前記検査用画素は、前記遮光部の外側に設けられている構成とすることが出来る。
【００３６】
前記検査回路が前記駆動回路の外側に設けられている構成を採用すると、検査回路を設けることに伴って、駆動回路と各画素との間の距離（走査信号線やデータ信号線の長さ）を長くする必要は無いので、走査信号線やデータ信号線に対して負荷が増加することが無い。また、表パネル（基板）のサイズを大きくする必要も無い。
【００３７】
第１検査用電極に印加される第１電圧および第２電圧は、検査用画素の光学的な状態な違いを観察しやすいように、適宜設定される。例えば、前記第１検査用電極に印加される前記第１電圧および前記第２電圧のうちの一方は、第２検査用電極に印加される電圧と同じとすることができる。このようにすると、第１電圧または第２電圧を印加したときに、検査用画素にゼロ電圧が印加された状態となるので、検査画素は黒（暗）または白となり、第１電圧が印加された状態と第２電圧が印加された状態との違いを光学的に容易に、例えば目視で、識別できる。ある実施形態においては、前記第２電極と、前記第２検査用電極は、同一の導電層から形成されており、前記第２検査用電極に印加される電圧は、前記第２電極に印加される共通電圧と同じである。
【００３８】
第１検査用電極に第２電圧を印加するための構成は種々あり得るが、ある実施形態においては、前記第１検査用電極と前記駆動回路との間に設けられた第２検査用スイッチング素子を更に有し、前記第２検査用スイッチング素子は前記駆動回路の外部から供給されるリセット信号電圧によってオン／オフ制御され、前記第１検査用スイッチング素子がオフ状態の期間に前記第２検査用スイッチング素子がオン状態とされ、前記第２検査用スイッチング素子がオン状態にあるときに前記第２電圧が前記第１検査用電極に印加される。
【００３９】
他のある実施形態において、前記第１検査用電極と前記駆動回路との間に設けられた第２検査用スイッチング素子を更に有し、前記第２検査用スイッチング素子は前記駆動回路の前記走査回路から出力される内部信号または内部信号電圧と同期した信号電圧であって、当該第１検査用電極に印加される信号電圧と異なるタイミングで印加される信号電圧によってオン／オフ制御され、前記第１検査用スイッチング素子がオフ状態の期間に前記第２検査用スイッチング素子がオン状態とされ、前記第２検査用スイッチング素子がオン状態にあるときに前記第２電圧が前記第１検査用電極に印加される。前記第１検査用スイッチング素子および／または第２検査用スイッチング素子は、前記走査回路から出力される内部信号電圧によってオン／オフ制御されることが好ましい。
【００４０】
好ましい実施形態において、前記第１電極、前記画素スイッチング素子、前記第１検査用電極および前記第１検査用スイッチング素子は、一枚の基板上に形成されている、いわゆるドライバモノリシック型表示装置である。
【００４１】
前記検査用画素は、前記第１検査用電極に接続された補助容量を更に有する構成としてもよい。
【００４２】
本発明の表示装置の検査方法は、上記のいずれかの表示装置の検査方法であって、前記駆動回路を動作させることによって、前記走査回路から出力される内部信号電圧または前記内部信号電圧と同期した信号電圧、および前記走査信号電圧ならびに前記データ信号電圧を出力させる工程と、前記複数の検査回路のそれぞれが有する前記検査用画素の光学状態を観察する工程とを包含し、そのことによって上記目的が達成される。
【００４３】
【発明の実施の形態】
以下、本発明の実施形態による表示装置およびその検査方法を説明する。以下では、従来技術で説明したドライバモノリシック型の液晶表示装置に本発明を低要した例を説明するが、本発明はこれに限られない。液晶層以外の表示媒体層を有する表示装置、例えば、電気泳動型表示装置や有機ＥＬ表示装置などに適用することができる。また、本発明はドライバモノリシック型表示装置に好適に適用されるが、ドライバを実装するタイプの表示装置に適用することもできる。
【００４４】
図１から図４を参照しながら、本発明の実施形態による液晶表示装置１００の構成とその検査方法を説明する。
【００４５】
液晶表示装置１００は、図１に示す検査回路２８を有する点において、従来の液晶表示装置２００と異なる。液晶表示装置２００と実質的に同じ構成要素を同じ参照符号で示し、ここでは説明を省略する。
【００４６】
検査回路２８は、液晶層６と液晶層６に電圧を印加するための第１検査用電極７および第２検査用電極１３（図３の対向電極１３の延設部）とを有する検査用画素（第１検査用電極と同じ参照符号で示す。）７と、第１検査用電極７と駆動回路２６との間に設けられた第１検査用スイッチング素子４とを有する。なお、図１には駆動回路２６が有するシフトレジスタのみを示している。第１検査用スイッチング素子（例えばＴＦＴ）４は、駆動回路２６のシフトレジスタから出力される内部信号電圧（ｏｕｔ１〜ｏｕｔ３）によってオン／オフ制御され、第１検査用スイッチング素子４がオン状態にあるときに、シフトレジスタの内部信号と独立な第１電圧（ＶＤＤ）が第１検査用電極７に印加される。
【００４７】
検査回路２８は、第１検査用電極７と駆動回路２６との間に設けられた第２検査用スイッチング素子５を更に有し、第２検査用スイッチング素子５は駆動回路の外部からリセット信号配線９’を介して供給されるリセット信号電圧によってオン／オフ制御され、第１検査用スイッチング素子４がオフ状態の期間に第２検査用スイッチング素子５がオン状態とされ、第２検査用スイッチング素子５がオン状態にあるときに第２電圧が第１検査用電極７に印加される。このようにして、第１電圧（ＶＤＤ）が第１検査用電極７に印加されていない期間に、内部信号電圧（ｏｕｔ１〜ｏｕｔ３）と独立で、且つ、第１電圧（ＶＤＤ）と異なる第２電圧（Ｖｃｏｍ）が第１検査用電極５に印加される。
【００４８】
液晶表示装置１００は、図４（ａ）に示したように、データ信号線駆動回路２６に対して設けられた検査用画素７ａと、走査信号線駆動回路２４に対して設けられた検査用画素７ｂとをそれぞれが含む検査回路を有している。検査回路は、図１に示した検査回路２８と同じ構造を有し、データ信号線駆動回路２６および走査信号線駆動回路２４のそれぞれが有する出力端子毎（すなわち、走査信号線およびデータ信号線毎）に対応して設けられている。ここでは、図１および図２を参照しながら、データ信号線駆動回路２６に対応して検査回路２８が設けられた構成について、その動作を説明するが、検査回路２８の動作は、走査信号線駆動回路２４に対しても同様であり、更に、検査回路２８は、データ信号線駆動回路２６および走査信号線駆動回路２４のいずれか一方に対してのみ設けても良い。
【００４９】
次に、図２を参照ながら、検査回路２８の動作を説明する。図２は、データ線駆動回路２６のシフトレジスタおよび検査回路２８における各種信号の波形を示す図である。
【００５０】
シフトレジスタは、図９を参照しながら説明したように、それぞれ入力に対して反転信号を出力する反転回路１、反転回路２および反転回路３を有する。反転回路１は、入力ｉｎに対し同期信号ｃｋ１がハイになるタイミングで反転信号を出力し、反転回路２は、反転回路１からの入力に対して反転信号を出力する。同様に、反転回路３は、同期信号ｃｋ２がハイになるタイミングで、反転信号を出力する。このようにして、図９に示すように入力信号ｉｎに対し、同期信号ｃｋ１およびｃｋ２に同期して時間シフトした出力（内部信号電圧）ｏｕｔ１、ｏｕｔ２およびｏｕｔ３の波形が出力される。シフトレジスタのｏｕｔ１、ｏｕｔ２およびｏｕｔ３を出力する端子は、データ信号線７８（図７参照）に対してデータ信号電圧を出力するサンプル・ホールド回路（不図示）に配線９を介して接続されている。
【００５１】
検査回路２８が有する第１検査用スイッチング素子４および第２検査用スイッチング素子５は、例えばＮｃｈトランジスタで構成される。これらは画素トランジスタ（例えば図７のＴＦＴ７１）と共通の半導体膜（アモルファスシリコン膜、多結晶シリコン膜（ＣＧＳｉｌｉｃｏｎ膜：連続粒界多結晶シリコン膜を含む。）や単結晶シリコン膜）を用いて形成される。
【００５２】
第１検査用スイッチング素子４は、そのゲート（制御電極）に印加される駆動回路２６のシフトレジスタから出力される内部信号電圧ｏｕｔ１、ｏｕｔ２、ｏｕｔ３によってオン／オフ制御される。第１検査用スイッチング素子４のソースには電源電圧ＶＤＤが供給されており、内部信号電圧ｏｕｔ１がハイになると、第１検査用電極７（ｔｏｕｔ１）に接続されている第１検査用スイッチング素子４がオンし、第１検査用電極７（ｔｏｕｔ１）に、電源電圧ＶＤＤが印加される。この時、リセット信号（ｒｅｓｅｔ）はロウのため第２スイッチング素子５はオフ状態にある。同様にして、駆動回路２６のシフトレジスタから出力される内部信号電圧ｏｕｔ２がハイになった時、第１検査用電極７（ｔｏｕｔ２）に電源電圧ＶＤＤ（第１電圧）が印加され、内部信号電圧ｏｕｔ３がハイになった時、第１検査用電極７（ｔｏｕｔ３）に電源電圧ＶＤＤが順次印加される。
【００５３】
ここで、第１検査用電極７に印加する第１電圧（第１検査用スイッチング素子４のソースに供給する電圧）として利用している電源電圧ＶＤＤは、駆動回路２６に使用しているハイ側の電源電圧を示している。第１検査用電極７に印加する電圧として、駆動回路２６内で利用している電圧を用いることによって、新たな電圧（専用の電圧）を発生させる必要がないので、回路構成を単純にできる。なお、駆動回路２６内では、一般にロウ側の電源電圧ＶＳＳも利用されているので、上記ＶＤＤに代えてＶＳＳを使用しても良い。勿論、この他に他の電圧を第１電圧として用いてもよい。
【００５４】
なお、シフトレジスタの段数を簡単のために３段としたが、特に段数に制限は無く、表示装置の解像度などに応じて適宜調整すれば良い。また、第１検査用スイッチング素子４および２検査用スイッチング素子５は、Ｎｃｈトランジスタとしたが、出力信号として反転信号を使用するのであれば、Ｐｃｈトランジスタを用いても良い。
【００５５】
駆動回路２６のシフトレジスタが全てのシフトを終え、駆動回路２６の外部から供給するリセット信号をハイにすることにより、全ての第２検出用スイッチング素子５がオンとなり、そのソースに供給されているＶＣＯＭ（第２電圧）が第１検出用電極７に印加される。ここで第２電圧として用いているＶＣＯＭは、表示領域の画素の対向電極１３（図４参照）と同じ電圧である。即ち、第１検出用電極７に第２電圧（ＶＣＯＭ）が印加されると、検査用画素７の液晶層６には実質的に電圧が印加されない状態となる。従って、表示パネルがノーマリブラックモードの場合には黒表示状態となり、ノーマリホワイトモードの場合には白表示状態となる。従って、第１電圧として高い電源電圧ＶＤＤを用いると、検査用画素の表示状態（光学的な状態）のコントラストが明確となり、目視によって容易にその違いを判別できる。
【００５６】
なお、駆動回路２６のシフトレジスタから出力される内部信号電圧ｏｕｔ１は、内部信号電圧ｏｕｔ３がハイになるタイミングでロウに切り替わるため、第１検出用電極７（ｔｏｕｔ１）に接続されている第１検出用スイッチング素子４および第２検出用スイッチング素子５が共にオフとなり、第１検出用電極７（ｔｏｕｔ１）はフローティング状態となる。これは他の第１検出用電極７（ｔｏｕｔ２、ｔｏｕｔ３）においても同様である。
【００５７】
第１検出用電極７に第１電圧を印加した状態を長く保持するために、図３に示した検出回路２８’のように、それぞれの第１検出用電極７に補助容量８を設け、リセット信号がハイになるまでの期間に亘って、第１検査用電極７に電荷を保持させても良い。補助容量８は、電気的には容量とみなされる検査用画素（第１検査用電極７／液晶層６／第２検査用電極（対向電極）１３）と電気的に並列に接続されており、検査用画素の電圧を保持するように機能する。
【００５８】
本実施形態の液晶表示装置１００が有する検査回路２８の検査用画素７には、走査信号電圧やデータ信号電圧とは電気に独立な第１電圧（例えばＶＤＤ）および第２電圧（例えばＶＣＯＭ）が印加される。従って、検査用画素７が、走査信号線やデータ信号線に電気的に接続されることがなく、走査信号線やデータ信号線に対して過大な負荷となることがない。第１および第２検査用スイッチング素子を構成するＴＦＴ４および５のゲートはデータ信号配線に接続されるので、ＴＦＴのゲート／ソース間の容量が走査信号線やデータ信号線に対する負荷となるが、この容量値は、検査画素の容量値に比べれば小さく、表示品位を低下させることは無い。このことは、検出回路２８を走査信号線駆動回路２４のシフトレタに対して設け、第１および第２検査用スイッチング素子を構成するＴＦＴ４および５のゲートを走査信号線に接続した場合も同様である。
【００５９】
本実施形態の液晶表示装置１００が有する検査回路２８は、駆動回路２４、２６と画素（画素電極７３（図７参照））との間に設ける必要が無いので、図４に模式的に示したように、対向基板１０ｂに設けられた遮光膜１４の外側で、更に、駆動回路２４および２６の外側に配置することができる。
【００６０】
通常、データ信号線駆動回路２６および走査信号線駆動回路２４には、シフトレジスタ等の回路が含まれており、その幅は、１ｍｍ〜２ｍｍ程度であり、遮光膜１４の幅（上述したように約２ｍｍ以上）に左右されることなく、検査用画素（第１検出用電極）７ａおよび７ｂを遮光膜１４の外側に配置することが出来る。
【００６１】
なお、検査用画素７は、フレーム１５によって遮光される領域に形成されるが、検査は、フレーム１５を組み込む前に行われるため、検査時には影響しない。また、検査後は、フレーム１５により遮光されるため、表示上に影響を与えることもない。さらに、フレーム１５はケーシングで使用するものであり、簡単に着脱できるため、フレーム１５を組み込み後であっても、フレーム１５を取外すせば、簡単に検査することができる。
【００６２】
このように、検査回路２８（検査用画素７）が駆動回路２４および２６の外側に設けられている構成を採用すると、検査回路２８を設けることに伴って、駆動回路２４および２６と各画素との間の距離（走査信号線やデータ信号線の長さ）を長くする必要は無いので、走査信号線やデータ信号線に対して負荷が増加することが無い。また、表パネル（基板）のサイズを大きくする必要も無い。
【００６３】
次に、液晶表示装置１００の検査方法および欠陥の解析方法を説明する。ここでは、液晶表示パネルがノーマリホワイトモードの場合について説明する。
【００６４】
図１を参照しながら説明したように、駆動回路２６のシフトレジスタから出力される内部信号電圧ｏｕｔ１がハイになると、第１検査用電極７（ｔｏｕｔ１）がＶＤＤ電位となり、第２検査用電極１３の共通電圧（ＶＣＯＭ）との間に電位差が生じ、液晶層６にこの電位差に相当する電圧が印加され、検査用画素は黒表示状態となる。同様にして、内部信号電圧ｏｕｔ２に対応して第１検査用電極７（ｔｏｕｔ２）が、内部信号電圧ｏｕｔ３に対応して第１検査用電極７（ｔｏｕｔ３）が黒表示状態となる。
【００６５】
シフトレジスタによって全ての段のシフト（走査）が終わると、外部から入力されるリセット信号によって、全ての第１検査用電極７（ｔｏｕｔ１〜３）に共通電圧ＶＣＯＭが書き込まれるため、検査用画素７の液晶層６には電圧が実質的に印加されていない状態となり、検出用画素７は白表示状態となる。このようにして、シフトレジスタの一連のシフト操作（走査）によって、検出用画素７は黒表示状態と白表示状態とを交互に繰り返す。
【００６６】
ここで、例えば、駆動回路２６のシフトレジスタの内部信号電圧ｏｕｔ２を出力する部分が破壊され、内部信号電圧が常にロウとなった場合の検出回路２８の動作を説明する。
【００６７】
内部信号電圧ｏｕｔ１は、通常動作を行うためのシフトレジスタの各操作において、検査用画素７（ｔｏｕｔ１）は、白と黒とを表示する。しかし、内部信号電圧ｏｕｔ２以降の内部信号電圧は常にロウであるため、検査用画素７（ｔｏｕｔ２およびｔｏｕｔ３）は、常に白表示状態となる。従って、白表状態と黒表示状態とが所定の間隔で繰り返される検査用画素６と、常に白表示状態にある検査用画素７との境界を見つけることによって、シフトレジスタの内部信号電圧ｏｕｔ２を出力する部分に不良があることがわかる。
【００６８】
同様に、シフトレジスタの内部信号電圧ｏｕｔ２が常にハイの場合には、検査用画素７（ｔｏｕｔ２）以降は常に黒表示状態となり、シフトレジスタの内部信号電圧ｏｕｔ２を出力する部分が破壊されていることがわかる。
【００６９】
また、第１および第２検査用スイッチング素子としてのトランジスタ４および５のソースに供給される電源電圧ＶＤＤ（第１電圧）と共通電圧ＶＣＯＭ（第２電圧）とを逆にてもよい。この場合には、検査用画素７の白表示状態と黒表示状態とが、上記の説明と逆になるに過ぎない。
【００７０】
このように、検査用画素７には、走査信号電圧やデータ信号電圧とは電気に独立な第１電圧（例えばＶＤＤ）および第２電圧（例えばＶＣＯＭ）が印加されるので、表示パネル内における走査信号線やデータ信号線間の短絡などの不良と独立に、駆動回路の不良を検出することがきる。なお、表パネル内の不良は、通常の表示動作を行わせることによって検出することができる。
【００７１】
次に、図５および図６を参照しながら、他の検査回路２９の構成と動作とを説明する。図５は、検査回路２９の構成例を示す回路図であり、図６は、検査回路２９の動作を説明するための図であり、各種信号の波形を示す図である。検査回路２９は、上述の液晶表示装置１００の検査回路２８に代えて用いることができる。ここでは、先の例と同様に、データ信号線駆動回路２６に検査回路２９を設けた構成を例示するが、走査信号線駆動回路２４に検査回路２９を設けることもできる。
【００７２】
検査回路２９は、第１検査用画素電極７に第２電圧（ＶＣＯＭ）を印加するタイミングを制御する第２検査用スイッチング素子としてのトランジスタ５の制御をデータ信号線駆動回路２６のシフトレジスタから出力される内部信号電圧を用いて行う。トランジスタ５のゲートは、それと同じ第１検査用電極７に接続されているトランジスタ４のゲートに接続されている出力端子（例えばｏｕｔ１）とは異なる出力端子（例えばｏｕｔ３）に接続されており、トランジスタ４と異なるタイミングでオン／オフ制御され、第１検査用スイッチング素子としてのＴＦＴ４がオフ状態の期間にＴＦＴ５がオン状態とされ、ＴＦＴ５がオン状態にあるときに第２電圧（ＶＤＤ）が第１検査用電極７に印加される。
【００７３】
図６（ａ）に示しているシフトレジスタは、ある内部信号電圧（例えばｏｕｔ１）がハイである期間（ハイ期間）が次の段の内部信号電圧（例えばｏｕｔ２）のハイ期間と部分的に重なっているので、図５に示した構成では、それぞれの検査回路２９が有するトランジスタ４および５のゲートに供給される内部信号電圧のハイ期間が互いに重ならないように、トランジスタ５にはトランジスタ４に供給される内部信号電圧（ｏｕｔ１）の次の次の段の内部信号電圧（ｏｕｔ３）を供給するように信号配線９’’を用いて配線している。
【００７４】
トランジスタ５のゲートに供給される内部信号電圧は上記の例に限られない。例えば、図６（ｂ）に示すように、シフトレジスタの内部信号電圧のハイ期間が互いに隣接する段において重ならない場合には、トランジスタ４のゲートに接続した出力端子の次の段の出力端子をトランジスタ５のゲートに接続しても良い。
【００７５】
このように自段の近くのシフトレジスタの内部信号電圧を利用して、第１検査用画素電極７に第２電圧（ＶＣＯＭ）を書き込むタイミングおよび期間を制御する場合、何段後の内分信号電圧を利用するかによって、書き込み期間（ｔｏｕｔ１〜３のハイ幅）を変更することが出来る。書き込み期間は、表示装置の解像度に合わせて、検査し易い期間（ハイ幅）を設定すればよい。
【００７６】
上述した実施形態では、第１検査用電極（モニタ電極）７に書き込む第１電圧電圧として電源電圧（ＶＤＤ、ＶＳＳ）を用い、第２電圧として共通電圧（ＶＣＯＭ）を用いる例を示したが、これに限定されることはない。例示した電圧を用いると、回路構成が簡単になるとともに、検査画素の表示状態が白または黒となるので、検査が容易となる利点が得られる。
【００７７】
上述した実施形態においては、駆動回路が有する走査回路としてシフトレジスタを例示したが、他の走査回路を用いてもよく、例えば、デコーダを用いて走査回路を構成することもできる。
【００７８】
本発明が適用される表示装置は、例示した液晶表示装置に限られず、他の液晶表示装置（例えば、ＩＰＳモードの表示装置）にも適用できることは勿論、画素毎にスイッチング素子（画素スイッチング素子）が設けられたアクティブマトリクス型の表示装置（電気泳動型表示装置や有機ＥＬ表示装置）に広く適用することができる。
【００７９】
【発明の効果】
本発明によると、走査信号線やデータ信号線に対する負荷を過大に増大させることなく、駆動回路の不良を検査することが可能な表示装置およびそのような表示装置の検査方法が提供される。
【００８０】
本発明は、特に、ドライバモノリシック型表示装置に対して好適に適用され、表示パネル完成後にも駆動回路の検査や不良解析を容易に行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態による液晶表示装置１００に用いられる検査回路２８の構成例を示す回路図である。
【図２】検査回路２８の動作を説明するための図であり、各種信号の波形を示す図である。
【図３】本発明の実施形態による液晶表示装置１００に用いられる他の検査回路２８’の構成例を示す回路図である。
【図４】本発明の実施形態による液晶表示装置１００の構成を模式的に示す図であり、（ａ）は平面図であり、（ｂ）は断面図である。
【図５】本発明の実施形態による液晶表示装置１００に用いられるさらに他の検査回路２９の構成例を示す回路図である。
【図６】（ａ）および（ｂ）は、検査回路２９の動作を説明するための図であり、各種信号の波形を示す図である。
【図７】従来の典型的なドライバモノリシック型液晶表示装置２００の電気的な構成を模式的に示す図である。
【図８】従来の液晶表示装置２００の駆動回路２４および２６が有するシフトレジスタの構成例を模式的に示す図である。
【図９】図８に示したシフトレジスタの動作を説明するための図であり、各種信号の波形を示す図である。
【図１０】従来の液晶表示装置２００の構成を模式的に示す図であり、（ａ）は平面図であり、（ｂ）は断面図である。
【符号の説明】
１：反転回路（ＣＫ１制御型インバータ）
２：反転回路（インバータ）
３：反転回路（ＣＫ２制御型インバータ）
４：スイッチング素子（Ｎｃｈトランジスタ）
５：スイッチング素子（Ｎｃｈトランジスタ）
６：液晶層（検査用画素対応部分、液晶容量）
７：第１検査用電極
８：補助容量
９：データ信号線
９’：リセット信号配線
９’’：第２スイッチング素子用制御信号配線
１０ａ：ＴＦＴ基板
１０ｂ：対向基板
１１：液晶層
１２：シール部
１３：対向電極（共通電極）
１４：遮光膜（対向ブッラクマスク）
１５：フレーム（ケース）
１６：基板貼り合せ精度（マージン）
１７：フレームの位置合せ精度（マージン）
１８：配向膜
７１：画素トランジスタ
７２：補助容量
７３：画素電極
７４：液晶層（画素対応部分、液晶容量）
７５：対向電極（補助容量対向電極）
【図１】
2004045601.tif 000003
【図２】
2004045601.tif 000004
【図３】
2004045601.tif 000005
【図４】
2004045601.tif 000006
【図５】
2004045601.tif 000007
【図６】
2004045601.tif 000008
【図７】
2004045601.tif 000009
【図８】
2004045601.tif 000010
【図９】
2004045601.tif 000011
【図１０】
2004045601.tif 000012