(57)【要約】【課題】リーク電流の低減を図るとともに、フリッカ現象の抑制を図ることが可能である液晶表示装置を提供する。【解決手段】画素電極及び薄膜トランジスタ素子が形成されたＴＦＴ基板、対向基板及び液晶を備える液晶表示装置において、画素電極に接続されるドレイン領域３側のチャネル幅をデータラインに接続されるソース領域２側のチャネル幅をよりも小さく形成する。【選択図】    図１
2004340981.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース／ドレイン領域及びビデオ信号線に接続された第２のソース／ドレイン領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、
前記第１のソース／ドレイン領域側のチャネル幅が前記第２のソース／ドレイン領域側のチャネル幅よりも小さいことを特徴とする液晶表示装置。
【請求項２】
前記第１のソース／ドレイン領域とチャネル領域との間に前記第１のソース／ドレイン領域と同一導電型で前記第１のソース／ドレイン領域よりも高抵抗である第１の高抵抗領域が形成されると共に、
前記第２のソース／ドレイン領域とチャネル領域との間に前記第２のソース／ドレイン領域と同一導電型で前記第２のソース／ドレイン領域よりも高抵抗である第２の高抵抗領域が形成されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース／ドレイン領域、ビデオ信号線に接続された第２のソース／ドレイン領域、前記第１のソース／ドレイン領域とチャネル領域との間に形成された前記第１のソース／ドレイン領域と同一導電型で前記第１のソース／ドレイン領域よりも高抵抗である第１の高抵抗領域及び前記第２のソース／ドレイン領域とチャネル領域との間に形成された前記第２のソース／ドレイン領域と同一導電型で前記第２のソース／ドレイン領域よりも高抵抗である第２の高抵抗領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、
前記第１の高抵抗領域の幅が前記第２の高抵抗領域の幅よりも小さいことを特徴とする液晶表示装置。
【請求項４】
前記第１のソース／ドレイン領域側のチャネル幅が前記第２のソース／ドレイン領域側のチャネル幅よりも小さいことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
マトリクス状に配置された画素電極と、該画素電極を駆動する２以上の薄膜トランジスタ素子が直列に接続されたスイッチング素子を有するＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、
前記２以上の薄膜トランジスタ素子のうち、最も前記画素電極側に位置する薄膜トランジスタ素子のチャネル幅が、最も前記画素電極と反対側に位置する薄膜トランジスタ素子のチャネル幅よりも小さいことを特徴とする液晶表示装置。
【請求項６】
前記画素電極に接続された第１のソース／ドレイン領域と前記２以上の薄膜トランジスタ素子のうち最も前記画素電極側に位置する薄膜トランジスタ素子のチャネル領域との間に前記第１のソース／ドレイン領域と同一導電型で前記第１のソース／ドレイン領域よりも高抵抗である第１の高抵抗領域が形成されるとともに、
ビデオ信号線に接続された第２のソース／ドレイン領域と前記２以上の薄膜トランジスタ素子のうち最も前記画素電極と反対側に位置する薄膜トランジスタ素子のチャネル領域との間に前記第２のソース／ドレイン領域と同一導電型で前記第２のソース／ドレイン領域よりも高抵抗である第２の高抵抗領域が形成されたことを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
マトリクス状に配置された画素電極と、該画素電極を駆動する２以上の薄膜トランジスタ素子が直列に接続されたスイッチング素子と、前記画素電極に接続された第１のソース／ドレイン領域と前記２以上の薄膜トランジスタ素子のうち最も前記画素電極側に位置する薄膜トランジスタ素子のチャネル領域との間に形成された前記第１のソース／ドレイン領域と同一導電型で前記第１のソース／ドレイン領域よりも高抵抗である第１の高抵抗領域及びビデオ信号線に接続された第２のソース／ドレイン領域と前記２以上の薄膜トランジスタ素子のうち最も前記画素電極と反対側に位置する薄膜トランジスタ素子のチャネル領域との間に形成された前記第２のソース／ドレイン領域と同一導電型で前記第２のソース／ドレイン領域よりも高抵抗である第２の高抵抗領域を有するＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、
前記第１の高抵抗領域の幅が前記第２の高抵抗領域の幅よりも小さいことを特徴とする液晶表示装置。
【請求項８】
前記２以上の薄膜トランジスタ素子のうち、最も前記画素電極側に位置する薄膜トランジスタ素子のチャネル幅が、最も前記画素電極と反対側に位置する薄膜トランジスタ素子のチャネル幅よりも小さいことを特徴とする請求項７に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関する。詳しくは、ＴＦＴ基板と、対向基板と、ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置に係るものである。
【０００２】
【従来の技術】
従来、液晶画素に対応して複数の画素駆動素子を配置するとともに、垂直走査方向に配置された各画素駆動素子に接続される複数のデータラインと、水平走査方向に配置された各画素駆動素子に接続される複数のスキャンラインとを有し、スキャンラインに順次垂直同期信号を供給するとともに、データラインにビデオ信号を供給することにより、画素駆動素子を駆動して液晶画素を制御する液晶駆動回路が知られている。
【０００３】
以下、図面を用いて従来の液晶駆動回路について説明する。
図６は、従来のアクティブマトリクス型液晶表示装置の液晶駆動回路の構成を説明するための図であり、ここで示す液晶駆動回路は、Ｘ軸方向に平行に配列された複数のスキャンラインＸ１，Ｘ２，Ｘ３…と、Ｙ軸方向に平行に配列された複数のデータラインＹ１，Ｙ２，Ｙ３…とを備えており、各スキャンラインとデータラインの交点には、例えば薄膜トランジスタ（ＴＦＴ）等の能動素子Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２…が形成され、更に各能動素子に対応した、画素電極及び対面する対向電極によって挟持された液晶から構成された液晶セルＬ１１，Ｌ１２，Ｌ２１，Ｌ２２…が形成されている。なお、各ＴＦＴは液晶画素に対応してマトリクス状に配置されており、各ＴＦＴのゲート電極はスキャンラインに接続されており、ソース電極はデータラインに接続されており、ドレイン電極は対応する液晶セルの画素電極に接続されている。
【０００４】
また、各データラインはそれぞれ対応する水平スイッチＳ１，Ｓ２，Ｓ３…を介して共通のビデオライン１０１に接続されており、このビデオラインから映像信号が供給される。更に、各水平スイッチを構成するスイッチングトランジスタのゲート電極は水平走査回路１０２に接続されており、この水平走査回路は、外部から入力された信号を昇圧して水平走査回路及び垂直走査回路に信号を出力するレベル変換回路１０３から入力される水平クロック信号に同期して順次水平スイッチ駆動パルス信号をスイッチングトランジスタのゲート電極に印加する。なお、各スキャンラインは垂直走査回路１０４に接続されている。
【０００５】
上記の様に構成された回路では、垂直走査回路を駆動すると、スキャンラインが線順次で励起され、行毎にＴＦＴが選択される。この際、水平走査回路を駆動してスイッチングトランジスタを線順次で動作させると、ビデオラインに供給された映像信号が順次各データラインにサンプリングされる。サンプリングされた映像信号は行毎に選択されたＴＦＴを介して順次対応する液晶セルに書き込まれ、映像信号のサンプリングデータは点順次で個々の液晶セルに書き込まれることになる。
【０００６】
さて、近年は液晶表示装置の高輝度化が求められ、高輝度化に対応するために液晶表示装置に入射される光量が大きくなっているのであるが、画素をスイッチングするＴＦＴは半導体であるシリコンで構成されており、このＴＦＴに光が当たると光キャリアが発生し、ＴＦＴがオフの状態であってもリーク電流が流れてしまう。このリーク電流が画素電位保持期間中に流れてしまうと、画素電位が適正な値からずれてしまい画質劣化として視認されるという不具合があった。
【０００７】
また、液晶駆動回路では、液晶に直流電圧を印加すると液晶の比抵抗値等に劣化をもたらすために、各画素に供給するビデオ信号は対向電極に印加される共通電位Ｖｃｏｍを中心とした交流駆動であり、同じ透過率を達成する画素であっても図７で示す様にハイレベル（以下、Ｈレベルと言う）側とローレベル（以下、Ｌレベルと言う）側の２種類の電圧で駆動がなされるのであるが、ＭＯＳトランジスタであるＴＦＴのＶＧＳ（ゲート−ソース間電圧）−ＩＤＳ（ドレイン−ソース間電流）特性は図８で示す様に、ＴＦＴの各端子の電圧の違いによりリーク電流に違いが生じる。即ち、Ｈレベル側で書き込まれた信号を保持する際には図８中符号Ａで示すＶＧＳがかかっているのに対してＬレベル側で書き込まれた信号を保持する際には図８中符号Ｂで示すＶＧＳがかかっているために、Ｈレベル側で書き込まれた信号を保持する際にはＬレベル側で書き込まれた信号を保持する際と比較してリーク電流が大きくなってしまう。
この様な特性により、任意の行に着目した場合に、図９で示す様に、Ｖｃｏｍに対してＨレベル側で書き込まれた信号を保持している図９中符号Ｃで示す期間では大きなリーク電流により画素電位が大きく変化するのに対して、Ｌレベル側で書き込まれた信号を保持している図９中符号Ｄで示す期間では小さなリーク電流により画素電位の変化が小さく、フレーム毎に画素電位の変化が生じ、フレーム毎の画素電位の変化によって画面のちらつきであるフリッカが視認されるという不具合もあった。
【０００８】
上記の様なリーク電流による問題を解消するために、ＴＦＴに光が入射し難くなる様に遮光パターンを改良したり、図１０で示す様に、ゲート電極１０５にスレッショールド電圧以上の電圧を印加した場合に反転層が生じるチャネル領域１０６とデータラインに接続されたソース領域１０７との間に高抵抗層のデータライン側ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域１０８を設けるとともに、チャネル領域と液晶セルの画素電極に接続されたドレイン領域１０９との間に高抵抗層の画素電極側ＬＤＤ領域１１０を設けたりする等の対策がなされたものの、リーク電流を完全に無くすことはできず、より高輝度化のためには未だ問題が残っている。
【０００９】
そこで従来は、同量の光がＴＦＴに入射したとしても光キャリアを生じる領域を小さくすることによってリーク電流の低減を図るべくＴＦＴのチャネル幅を狭くするという方法が提案されている。
【００１０】
なお、従来の液晶表示装置におけるＴＦＴは、チャネル領域の幅、データライン側ＬＤＤ領域の幅及び画素電極側ＬＤＤ領域の幅は等しく形成されている（例えば、特許文献１参照。）。
【００１１】
【特許文献１】
特開２００１−２０９０６７号公報  （第２−６頁、第１図）
【００１２】
【発明が解決しようとする課題】
しかしながら、ＴＦＴのチャネル幅を狭くしたのでは、ＴＦＴがオンの状態での抵抗値があがってしまい、ビデオ信号の書き込みを所定の時間内に行うことができず書き込み不良が生じてしまうという問題があり、ＴＦＴのチャネル幅はビデオ信号の書き込みを考慮してある一定値以下には狭くすることができない。
【００１３】
更に、ＴＦＴのチャネル幅を狭くしたとしても、Ｈレベル側で書き込まれた信号を保持する際にはＬレベル側で書き込まれた信号を保持する際と比較してリーク電流が大きくなるという点については解消することができず、フリッカについては根本的な改善策とはなっていない。
【００１４】
本発明は以上の点に鑑みて創案されたものであって、リーク電流の低減を図るとともに、フリッカ現象の抑制を図ることが可能である液晶表示装置を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】
上記の問題を解決するために、本発明に係る液晶表示装置では、マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース／ドレイン領域及びビデオ信号線に接続された第２のソース／ドレイン領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、前記第１のソース／ドレイン領域側のチャネル幅が前記第２のソース／ドレイン領域側のチャネル幅よりも小さい。
【００１６】
ここで、第１のソース／ドレイン領域側のチャネル幅が第２のソース／ドレイン領域側のチャネル幅より小さいことによって、書き込み不足による不具合を生じることなく光リーク電流を低減することができる。
【００１７】
また、本発明に係る液晶表示装置では、マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース／ドレイン領域、ビデオ信号線に接続された第２のソース／ドレイン領域、前記第１のソース／ドレイン領域とチャネル領域との間に形成された前記第１のソース／ドレイン領域と同一導電型で前記第１のソース／ドレイン領域よりも高抵抗である第１の高抵抗領域及び前記第２のソース／ドレイン領域とチャネル領域との間に形成された前記第２のソース／ドレイン領域と同一導電型で前記第２のソース／ドレイン領域よりも高抵抗である第２の高抵抗領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、前記第１の高抵抗領域の幅が前記第２の高抵抗領域の幅よりも小さい。
【００１８】
ここで、第１の高抵抗領域の幅が第２の高抵抗領域の幅よりも小さいことによって、書き込み不足による不具合を生じることなく光リーク電流を低減することができる。
【００１９】
また、本発明に係る液晶表示装置では、マトリクス状に配置された画素電極と、該画素電極を駆動する２以上の薄膜トランジスタ素子が直列に接続されたスイッチング素子を有するＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、前記２以上の薄膜トランジスタ素子のうち、最も前記画素電極側に位置する薄膜トランジスタ素子のチャネル幅が、最も前記画素電極と反対側に位置する薄膜トランジスタ素子のチャネル幅よりも小さい。
【００２０】
ここで、２以上の薄膜トランジスタ素子のうち、最も画素電極側に位置する薄膜トランジスタ素子のチャネル幅が、最も画素電極と反対側に位置する薄膜トランジスタ素子のチャネル幅よりも小さいことによって、書き込み不足による不具合を生じることなく光リーク電流を低減することができる。
【００２１】
また、本発明に係る液晶表示装置では、マトリクス状に配置された画素電極と、該画素電極を駆動する２以上の薄膜トランジスタ素子が直列に接続されたスイッチング素子と、前記画素電極に接続された第１のソース／ドレイン領域と前記２以上の薄膜トランジスタ素子のうち最も前記画素電極側に位置する薄膜トランジスタ素子のチャネル領域との間に形成された前記第１のソース／ドレイン領域と同一導電型で前記第１のソース／ドレイン領域よりも高抵抗である第１の高抵抗領域及びビデオ信号線に接続された第２のソース／ドレイン領域と前記２以上の薄膜トランジスタ素子のうち最も前記画素電極と反対側に位置する薄膜トランジスタ素子のチャネル領域との間に形成された前記第２のソース／ドレイン領域と同一導電型で前記第２のソース／ドレイン領域よりも高抵抗である第２の高抵抗領域を有するＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、前記第１の高抵抗領域の幅が前記第２の高抵抗領域の幅よりも小さい。
【００２２】
ここで、第１の高抵抗領域の幅が第２の高抵抗領域の幅よりも小さいことによって、書き込み不足による不具合を生じることなく光リーク電流を低減することができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明し、本発明の理解に供する。
【００２４】
図１は本発明を適用した液晶表示装置の一例におけるＴＦＴを説明するための模式図であり、ここで示すＴＦＴ１は上記した従来のＴＦＴと同様に、データラインに接続されるソース領域２、液晶セルの画素電極に接続されるドレイン領域３及びゲート電極４を有し、ゲート電極にスレッショールド電圧以上の電圧を印加した場合に反転層が生じるチャネル領域５とソース領域との間にソース領域と同一導電型でソース領域よりも高抵抗であるデータライン側ＬＤＤ領域６が形成され、チャネル領域とドレイン領域との間にドレイン領域と同一導電型でドレイン領域よりも高抵抗である画素電極側ＬＤＤ領域７が形成されている。
【００２５】
ここで、データライン側ＬＤＤ領域及びチャネル領域の中央部よりもソース領域側は上記した様な電荷保持容量との関係で書き込み不足を起こさない限界の幅ａ（以下、限界幅と言う）よりも大きい幅ｂとなり、画素電極側ＬＤＤ領域及びチャネル領域の中央部よりもドレイン領域側は限界幅よりも小さい幅ｃとなるとともに、（ｂ＋ｃ）／２≧ａの条件を満たす様にデータライン側ＬＤＤ、画素電極側ＬＤＤ及びチャネル領域が形成されている。
【００２６】
なお、上記した本発明を適用した液晶表示装置の一例におけるＴＦＴでは、チャネル領域の中央部１ヶ所のみでチャネル幅を変化させているが、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が限界幅よりも大きくなり、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅が限界幅よりも小さくなる様に形成されていれば充分であり、チャネル領域の複数の個所でチャネル幅を変化させても構わないし、ソース領域側からドレイン領域側にかけて徐々にチャネル幅が小さくなる様に連続的に変化させても構わない。
【００２７】
更に、上記した本発明を適用した液晶表示装置の一例におけるＴＦＴでは、ＬＤＤ領域ではその幅を変化させていないが、上記したチャネル領域におけるチャネル幅と同様に、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が限界幅よりも大きくなり、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅が限界幅よりも小さくなる様に形成されていれば良く、ＬＤＤ領域においてその幅を変化させても構わないのは勿論である。
【００２８】
また、上記した本発明を適用した液晶表示装置の一例におけるＴＦＴでは画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の全領域が限界幅よりも小さく形成されているが、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅が限界幅よりも小さく形成されるのは、ＬＤＤ領域及びチャネル領域における空乏層で主として発生する光キャリアに起因するリーク電流の低減を図るためであり、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の全領域においてその幅が限界幅よりも小さく形成される必要は無く、少なくとも空乏層が形成される領域において限界幅よりも小さく形成されていれば充分である。
【００２９】
また、上記した本発明を適用した液晶表示装置の一例におけるＴＦＴではリーク電流の低減を図るために、チャネル領域とソース領域との間にデータライン側ＬＤＤ領域が形成され、チャネル領域とドレイン領域との間に画素電極側ＬＤＤ領域が形成されているが、チャネル領域のドレイン領域側の幅が限界幅よりも小さく形成されることによってリーク電流を充分に低減することができるのであれば、ＬＤＤ領域は必ずしも形成される必要は無い。ただし、より一層リーク電流の低減を図るためにはＬＤＤ領域が形成された方が好ましい。
【００３０】
更に、上記した本発明を適用した液晶表示装置の一例におけるＴＦＴでは、限界幅をａ、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅をｂ、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅をｃとすると、（ｂ＋ｃ）／２≧ａとなるようにデータライン側ＬＤＤ領域、画素電極側ＬＤＤ領域及びチャネル領域が形成されているが、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅を限界幅より小さくしたとしても書き込み特性が劣化することの無い程度にデータライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が形成されれば充分であり、必ずしも（ｂ＋ｃ）／２≧ａの条件を満たす必要は無い。
【００３１】
上記した本発明を適用した液晶表示装置の一例では、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅が限界幅よりも小さく形成されるとともに、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が限界幅よりも大きく形成されたことによって書き込み特性を劣化させることなくリーク電流の低減を図ることができる。
即ち、画素電位を変化させるリーク電流の原因となる光キャリアが主に発生する空乏層の形成領域である画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅を小さくすることによってリーク電流の低減を図ることができるものである。
なお、チャネル領域のドレイン領域側のみの幅が小さく形成された場合をチャネル幅全体が小さく形成された場合と比較すると、ＴＦＴがオンの状態における抵抗値が大きくなり難く、書き込み不足に対しての問題をも回避することができるものである。更に、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が限界幅よりも大きく形成されるとともに、（ｂ＋ｃ）／２≧ａの条件を満たす様に形成されたことによって、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅が限界幅よりも小さく形成されたとしても書き込み特性が劣化することは無い。
【００３２】
また、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅よりも大きく形成されたことによって、フリッカの改善を図ることもできる。
即ち、フリッカは、図２（ａ）で示す様なＨレベル側で書き込まれた信号を保持している際における画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側に形成される空乏層８が、図２（ｂ）で示す様なＬレベル側で書き込まれた信号を保持している際における画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側に形成される空乏層と比較してその広がりが大きいために、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側に形成される空乏層で発生し、画素電極に到達する光キャリアについてもＨレベル側で書き込まれた信号を保持している際の方がＬレベル側で書き込まれた信号を保持している際と比較してその数が多くなるというメカニズムで生じる。なお、データライン側ＬＤＤ領域及びチャネル領域のソース領域側はかかるバイアスが低い上に、これらの領域で発生した光キャリアは画素電極に到達すべくチャネル領域を走行している際に、その一部が再結合してしまい保持電位に及ぼす影響は極めて少ない。
【００３３】
以上の様なメカニズムによりフリッカが生じるのであるが、本発明を適用した液晶表示装置の一例では、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅よりも大きく形成されたことによって、データライン側ＬＤＤ領域及びチャネル領域のソース領域側において形成される空乏層で発生する光キャリアが増大するとともに画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側において形成される空乏層で発生する光キャリアが減少し、画素電極の電位を変化させるリーク電流の主体を画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側で発生する光キャリアからデータライン側ＬＤＤ領域及びチャネル領域のソース領域側で発生する光キャリアへと移行させることを通じて、図３で示す様に、Ｈレベル側で書き込まれた信号を保持している際とＬレベル側で書き込まれた信号を保持している際の電圧変化量の差を小さくすることができ、フリッカの低減を図ることができる。
【００３４】
図４は、本発明を適用した液晶表示装置の他の一例を説明するための液晶駆動回路の構成を説明するための図であり、ここで示す液晶駆動回路は、Ｘ軸方向に平行に配列された複数のスキャンラインＸ１，Ｘ２，Ｘ３…と、Ｙ軸方向に平行に配列された複数のデータラインＹ１，Ｙ２，Ｙ３…とを備えており、各スキャンラインとデータラインの交点には、直列に接続された薄膜トランジスタ素子ＴＦＴ１，ＴＦＴ２，ＴＦＴ３…から成るスイッチング素子ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２…が形成され、更に各スイッチング素子に対応した、画素電極及び対面する対向電極によって挟持された液晶から構成された液晶セルＬ１１，Ｌ１２，Ｌ２１，Ｌ２２…が形成されている。なお、各スイッチング素子は液晶画素に対応してマトリクス状に配置されており、各スイッチング素子のゲート電極はスキャンラインに接続されており、ソース電極はデータラインに接続されており、ドレイン電極は対応する液晶セルの画素電極に接続されている。
【００３５】
また、上記した従来のアクティブマトリクス型液晶表示装置の液晶駆動回路と同様に、各データラインはそれぞれ対応する水平スイッチＳ１，Ｓ２，Ｓ３…を介して共通のビデオライン９に接続されており、このビデオラインから映像信号が供給される。更に、各水平スイッチを構成するスイッチングトランジスタのゲート電極は水平走査回路１０に接続されており、この水平走査回路は、外部から入力された信号を昇圧して水平走査回路及び垂直走査回路に信号を出力するレベル変換回路１１から入力される水平クロック信号に同期して順次水平スイッチ駆動パルス信号をスイッチングトランジスタのゲート電極に印加する。なお、各スキャンラインは垂直走査回路１２に接続されている。
【００３６】
さて、本発明を適用した液晶表示装置の他の一例におけるスイッチング素子１３は、図５で示す様に、２以上の薄膜トランジスタ素子を直列接続するとともに各薄膜トランジスタ素子のゲート電極を電気的に接続したマルチゲート構造を採り、２以上の薄膜トランジスタ素子のうち最も画素電極と反対側に位置する薄膜トランジスタ素子のチャネル領域とデータラインに接続されるソース領域との間にソース領域と同一導電型でソース領域よりも高抵抗であるデータライン側ＬＤＤ領域が形成され、２以上の薄膜トランジスタ素子のうち最も画素電極側に位置する薄膜トランジスタ素子のチャネル領域と液晶セルの画素電極に接続されるドレイン領域との間にドレイン領域と同一導電型でドレイン領域よりも高抵抗である画素電極側ＬＤＤ領域が形成されている。
【００３７】
また、最も画素電極側に位置する薄膜トランジスタ素子のチャネル領域の中央部よりソース領域側は限界幅よりも大きい幅ｂとなり、最も画素電極側に配置された薄膜トランジスタ素子のチャネル領域の中央部よりドレイン領域側は限界幅よりも小さい幅ｃとなるとともに、（ｂ＋ｃ）／２≧ａの条件を満たす様にデータライン側ＬＤＤ領域、画素電極側ＬＤＤ領域及びチャネル領域が形成されている。
【００３８】
なお、上記した本発明を適用した液晶表示装置の他の一例におけるスイッチング素子では、最も画素電極側に位置する薄膜トランジスタ素子のチャネル領域の中央部１ヶ所のみでチャネル幅を変化させているが、データライン側ＬＤＤ領域及び最も画素電極と反対側に位置する薄膜トランジスタ素子のチャネル幅が限界幅よりも大きくなり、画素電極側ＬＤＤ領域及び最も画素電極側に位置する薄膜トランジスタ素子のチャネル幅が限界幅よりも小さくなる様に形成されていれば充分であり、データライン側ＬＤＤ領域から画素電極側ＬＤＤ領域の間のいかなる部分で領域幅（データライン側ＬＤＤ領域幅、チャネル幅、ソース／ドレイン領域幅及び画素電極側ＬＤＤ領域幅）を変化させても構わないし、データライン側ＬＤＤ領域側から画素電極側にかけて徐々に領域幅が小さくなる様に変化させても構わない。
【００３９】
また、少なくとも空乏層が形成される領域において限界幅よりも小さく形成されていれば充分である点、リーク電流を充分に低減することができるのであれば、ＬＤＤ領域は必ずしも形成される必要は無いが、より一層リーク電流の低減を図るためにはＬＤＤ領域が形成された方が好ましい点及び書き込み特性が劣化することが無ければ、必ずしも（ｂ＋ｃ）／２≧ａの条件を満たす必要は無い点は上記した本発明を適用した液晶表示装置の一例と同様である。
【００４０】
上記した本発明を適用した液晶表示装置の他の一例では、最も画素電極側に位置する薄膜トランジスタ素子のチャネル領域の中央部よりドレイン領域側の幅が限界幅よりも小さく形成されるとともに、最も画素電極側に配置された薄膜トランジスタ素子のチャネル領域の中央部よりソース領域側の幅が限界幅よりも大きく形成されたことによって、上記した本発明を適用した液晶表示装置の一例と同様に、書き込み特性を劣化させることなくリーク電流の低減を図ることができる。
【００４１】
更に、本発明を適用した液晶表示装置の他の一例では、マルチゲート構造を採るスイッチング素子を有しており、リーク電流は複数の薄膜トランジスタ素子のうち、オフ電流値の最も低い薄膜トランジスタ素子に依存するためにリーク電流を抑制することができる。
【００４２】
また、最も画素電極側に位置する薄膜トランジスタ素子のチャネル領域の中央部よりソース領域側の幅が中央部よりドレイン領域側の幅よりも大きく形成されたことによって、上記した本発明を適用した液晶表示装置の一例と同様に、フリッカの改善を図ることもできる。
【００４３】
【発明の効果】
以上述べてきた如く、本発明の液晶表示装置によれば、書き込み不足による不具合を生じることなく光リーク電流の低減を図ることができ、液晶表示装置の高輝度化を達成する事ができる。
また、交流駆動時におけるＴＦＴの光リーク特性のアンバランスを解消することができ、液晶表示装置のフリッカ特性を向上することができる。
【図面の簡単な説明】
【図１】本発明を適用した液晶表示装置の一例におけるＴＦＴを説明するための模式図である。
【図２】空乏層の形成領域を説明するための模式的な断面図である。
【図３】電圧変化量の差を説明するための模式的な図である。
【図４】本発明を適用した液晶表示装置の他の一例の液晶駆動回路の構成を説明するための図である。
【図５】本発明を適用した液晶表示装置の他の一例におけるスイッチング素子を説明するための模式図である。
【図６】従来のアクティブマトリクス型液晶表示装置の液晶駆動回路の構成を説明するための図である。
【図７】ビデオ信号の交流駆動を説明するための模式的な図である。
【図８】ＴＦＴのＶＧＳ−ＩＤＳ特性を説明するための模式的な図である。
【図９】従来の電圧変化量の差を説明するための模式的な図である。
【図１０】従来の液晶表示装置の一例におけるＴＦＴを説明するための模式図である。
【符号の説明】
１    ＴＦＴ
２    ソース領域
３    ドレイン領域
４    ゲート電極
５    チャネル領域
６    データライン側ＬＤＤ領域
７    画素電極側ＬＤＤ領域
８    空乏層
９    ビデオライン
１０    水平走査回路
１１    レベル変換回路
１２    垂直走査回路
１３    スイッチング素子
【図１】
2004340981.tif 000003
【図２】
2004340981.tif 000004
【図３】
2004340981.tif 000005
【図４】
2004340981.tif 000006
【図５】
2004340981.tif 000007
【図６】
2004340981.tif 000008
【図７】
2004340981.tif 000009
【図８】
2004340981.tif 000010
【図９】
2004340981.tif 000011
【図１０】
2004340981.tif 000012