(57)【要約】【課題】表示データの取込開始タイミングを規定する信号を内部で生成する表示ドライバ及び該表示ドライバを備えた表示システムを提供する。【解決手段】表示ドライバ３０は、所与のデータ取込開始指示信号を生成するデータ取込開始指示信号生成回路１４０と、データ取込開始指示信号により取込開始タイミングが規定されるデータ取込タイミングで、表示データを取り込むデータラッチ１００と、データラッチ１００に取り込まれた表示データに基づいて複数のデータ線を駆動するデータ線駆動回路１３０とを含む。データ取込開始指示信号生成回路１４０は、表示データの取込開始タイミングを指定するためのデータが設定される取込開始タイミング設定レジスタ１４２を含み、所与の基準タイミングを基準にして前記取込開始タイミング設定レジスタ１４２の設定内容に対応した期間が経過したときに変化するデータ取込開始指示信号を生成する。【選択図】        図５
2004264720.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、複数の走査線と、複数のデータ線とを含む電気光学装置の前記複数のデータ線を駆動する表示ドライバであって、
所与のデータ取込開始指示信号を生成するデータ取込開始指示信号生成回路と、
前記データ取込開始指示信号により取込開始タイミングが規定されるデータ取込タイミングで、表示データを取り込むデータラッチと、
前記データラッチに取り込まれた表示データに基づいて前記複数のデータ線を駆動するデータ線駆動回路とを含み、
前記データ取込開始指示信号生成回路は、
表示データの取込開始タイミングを指定するためのデータが設定される取込開始タイミング設定レジスタを含み、
所与の基準タイミングを基準にして前記取込開始タイミング設定レジスタの設定内容に対応した期間が経過したときに変化する前記所与のデータ取込開始指示信号を生成することを特徴とする表示ドライバ。
【請求項２】
請求項１において、
前記取込開始タイミングを指定するためのデータは、一水平走査期間を規定する水平同期信号の変化点を基準に、表示データの取込開始タイミングまでの期間に対応したデータであり、
前記所与の基準タイミングは、前記水平同期信号の変化点であることを特徴する表示ドライバ。
【請求項３】
請求項２において、
前記表示データの取込開始タイミングまでの期間に対応したデータは、前記水平同期信号の変化点を基準に、表示データの取込開始タイミングまでの基準クロックのクロック数であり、
前記表示データは、前記基準クロックに同期して前記データラッチに供給されることを特徴とする表示ドライバ。
【請求項４】
請求項３において、
前記データ取込開始指示信号生成回路は、
前記水平同期信号に基づきそのカウント値をリセットし、基準クロックの変化点でそのカウント値をインクリメントするカウンタと、
前記カウント値と、前記取込開始タイミング設定レジスタの設定内容とを比較する比較器と、
前記基準クロックの変化点で前記比較器の比較結果信号を保持するフリップフロップとを含み、
前記データ取込開始指示信号は、前記フリップフロップで保持されて出力される信号であることを特徴とする表示ドライバ。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記データラッチは、
複数のフリップフロップを有し、前記基準クロックに基づいて前記データ取込開始指示信号をシフトして各フリップフロップからシフト出力を出力するシフトレジスタと、
複数のフリップフロップを有し、各フリップフロップが前記シフトレジスタからのシフト出力に基づいて前記表示データを保持するラッチとを含むことを特徴とする表示ドライバ。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記データ取込開始指示信号生成回路により前記データ取込開始指示信号を生成するモードであるマスターモード、又は外部から所与のイネーブル入力信号を受け付けるモードであるスレーブモードに設定するためのモード設定レジスタと、
前記モード設定レジスタの設定内容に応じて、前記データ取込開始指示信号、又は前記イネーブル入力信号のいずれかを前記データラッチに対して出力する切替回路とを含み、
前記切替回路は、
前記モード設定レジスタにおいてマスターモードに設定されているときは、前記データ取込開始指示信号を選択して出力し、
前記モード設定レジスタにおいてスレーブモードに設定されているときは、前記イネーブル入力信号を選択して出力し、
前記データラッチは、
前記切替回路からの出力に基づいて、前記表示データを取り込むことを特徴とする表示ドライバ。
【請求項７】
複数の画素と、
複数の走査線と、
複数のデータ線と、
前記複数のデータ線を駆動する請求項１乃至６のいずれか記載の表示ドライバとを含むことを特徴とする電気光学装置。
【請求項８】
複数の画素と、複数の走査線と、複数のデータ線とを含む表示パネルと、
前記複数のデータ線を駆動する請求項１乃至６のいずれか記載の表示ドライバとを含むことを特徴とする電気光学装置。
【請求項９】
複数の画素と、
複数の走査線と、
複数のデータ線と、
前記複数のデータ線を駆動する少なくとも２つの請求項６記載の表示ドライバとを含み、
前記少なくとも２つ表示ドライバのうち１つは、前記マスターモードに設定され、
前記少なくとも２つ表示ドライバの残りは、前記スレーブモードに設定され、
前記マスターモードに設定された表示ドライバは、前記スレーブモードに設定された表示ドライバの１つに、前記イネーブル入力信号を供給することを特徴とする電気光学装置。
【請求項１０】
複数の画素と、複数の走査線と、複数のデータ線とを含む表示パネルと、
前記複数のデータ線を駆動する少なくとも２つの請求項６記載の表示ドライバとを含み、
前記少なくとも２つ表示ドライバのうち１つは、前記マスターモードに設定され、
前記少なくとも２つ表示ドライバの残りは、前記スレーブモードに設定され、
前記マスターモードに設定された表示ドライバは、前記スレーブモードに設定された表示ドライバの１つに、前記イネーブル入力信号を供給することを特徴とする電気光学装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示ドライバ及び表示装置に関する。
【０００２】
【従来の技術】
液晶（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）パネルに代表される表示パネルは、各種情報機器の表示部を構成する表示装置に用いられている。この表示装置は、表示パネルと、表示パネルの複数の走査線を駆動する走査ドライバと、該表示パネルの複数のデータ線を駆動する信号ドライバ（広義には表示ドライバ）とを含んで構成される。
【０００３】
信号ドライバには、中央処理装置（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：ＣＰＵ）等のホストからの指示に従って走査ドライバ及び信号ドライバを制御するコントローラ（表示コントローラ）から表示データが供給される。そして、信号ドライバは、該表示データに対応した駆動電圧をデータ線に出力する。この際、コントローラからのイネーブル入力信号ＥＩにより規定される取込開始タイミングで、信号ドライバは、該コントローラからの表示データの取り込みを開始する。
【０００４】
【特許文献１】
特開２００２−３５１４１２号公報
【特許文献２】
特開２００２−３５１４１３号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、このような信号ドライバは、イネーブル入力信号ＥＩを出力しないコントローラに接続することができない。信号ドライバは、上述した表示装置を構成する１つのデバイスであり、表示装置をできるだけ多くの情報機器に搭載させるためには、イネーブル入力信号ＥＩを出力しないコントローラにも接続可能であることが望ましい。
【０００６】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、表示データの取込開始タイミングを規定する信号を内部で生成することができる表示ドライバ及び該表示ドライバを備えた表示システムを提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために本発明は、複数の画素と、複数の走査線と、複数のデータ線とを含む電気光学装置の前記複数のデータ線を駆動する表示ドライバであって、所与のデータ取込開始指示信号を生成するデータ取込開始指示信号生成回路と、前記データ取込開始指示信号により取込開始タイミングが規定されるデータ取込タイミングで、表示データを取り込むデータラッチと、前記データラッチに取り込まれた表示データに基づいて前記複数のデータ線を駆動するデータ線駆動回路とを含み、前記データ取込開始指示信号生成回路は、表示データの取込開始タイミングを指定するためのデータが設定される取込開始タイミング設定レジスタを含み、所与の基準タイミングを基準にして前記取込開始タイミング設定レジスタの設定内容に対応した期間が経過したときに変化する前記所与のデータ取込開始指示信号を生成する表示ドライバに関係する。
【０００８】
本発明では、取込開始タイミング設定レジスタを含む表示ドライバにおいて、所与の基準タイミングを基準に該取込開始タイミング設定レジスタの設定内容に対応した期間が経過したときに変化するデータ取込開始指示信号を生成するようにしている。そして、表示ドライバでは、表示データを取り込むためのデータ取込タイミングが定まる取込開始タイミングがデータ取込開始指示信号によって規定される。したがって、所与の基準タイミングを基準にした表示データの供給開始タイミングに合わせて、取込開始タイミング設定レジスタを設定すればよい。この場合、例えばコントローラから表示データに同期したイネーブル入力信号が供給されなくても、イネーブル入力信号を出力しないコントローラによって表示制御可能な表示ドライバを提供することができるようになる。
【０００９】
また本発明に係る表示ドライバでは、前記取込開始タイミングを指定するためのデータは、一水平走査期間を規定する水平同期信号の変化点を基準に、表示データの取込開始タイミングまでの期間に対応したデータであり、前記所与の基準タイミングは、前記水平同期信号の変化点であってもよい。
【００１０】
また本発明に係る表示ドライバでは、前記表示データの取込開始タイミングまでの期間に対応したデータは、前記水平同期信号の変化点を基準に、表示データの取込開始タイミングまでの基準クロックのクロック数であり、前記表示データは、前記基準クロックに同期して前記データラッチに供給されてもよい。
【００１１】
本発明によれば、水平同期信号の変化点を基準に、表示データの供給開始タイミングが一定の場合に、イネーブル入力信号が供給されなくても、表示データを取り込むことができる表示ドライバを提供することができる。したがって、より多くの種類の電気光学装置に適用可能となる。
【００１２】
また本発明に係る表示ドライバでは、前記データ取込開始指示信号生成回路は、前記水平同期信号に基づきそのカウント値をリセットし、基準クロックの変化点でそのカウント値をインクリメントするカウンタと、前記カウント値と、前記取込開始タイミング設定レジスタの設定内容とを比較する比較器と、前記基準クロックの変化点で前記比較器の比較結果信号を保持するフリップフロップとを含み、前記データ取込開始指示信号は、前記フリップフロップで保持されて出力される信号であってもよい。
【００１３】
本発明によれば、非常に簡素な構成で、イネーブル入力信号が供給されなくても、表示データを取り込むことができる表示ドライバを提供することができる。
【００１４】
また本発明に係る表示ドライバでは、前記データラッチは、複数のフリップフロップを有し、前記基準クロックに基づいて前記データ取込開始指示信号をシフトして各フリップフロップからシフト出力を出力するシフトレジスタと、複数のフリップフロップを有し、各フリップフロップが前記シフトレジスタからのシフト出力に基づいて前記表示データを保持するラッチとを含むことができる。
【００１５】
また本発明に係る表示ドライバでは、前記データ取込開始指示信号生成回路により前記データ取込開始指示信号を生成するモードであるマスターモード、又は外部から所与のイネーブル入力信号を受け付けるモードであるスレーブモードに設定するためのモード設定レジスタと、前記モード設定レジスタの設定内容に応じて、前記データ取込開始指示信号、又は前記イネーブル入力信号のいずれかを前記データラッチに対して出力する切替回路とを含み、前記切替回路は、前記モード設定レジスタにおいてマスターモードに設定されているときは、前記データ取込開始指示信号を選択して出力し、前記モード設定レジスタにおいてスレーブモードに設定されているときは、前記イネーブル入力信号を選択して出力し、前記データラッチは、前記切替回路からの出力に基づいて、前記表示データを取り込むことができる。
【００１６】
本発明によれば、例えばカスケード接続により駆動可能で、かつイネーブル入力信号が供給されなくても、表示データを取り込むことができる表示ドライバを提供することができる。
【００１７】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線と、前記複数のデータ線を駆動する上記のいずれか記載の表示ドライバとを含む電気光学装置に関係する。
【００１８】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを含む表示パネルと、前記複数のデータ線を駆動する上記のいずれか記載の表示ドライバとを含む電気光学装置に関係する。
【００１９】
本発明によれば、イネーブル入力信号が供給されなくても、表示データを取り込むことができる表示ドライバを含む電気光学装置を提供することができる。したがって、より多くの種類のコントローラによる表示制御が可能な電気光学装置を提供することができる。
【００２０】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線と、前記複数のデータ線を駆動する少なくとも２つの上記記載の表示ドライバとを含み、前記少なくとも２つ表示ドライバのうち１つは、前記マスターモードに設定され、前記少なくとも２つ表示ドライバの残りは、前記スレーブモードに設定され、前記マスターモードに設定された表示ドライバは、前記スレーブモードに設定された表示ドライバの１つに、前記イネーブル入力信号を供給する電気光学装置に関係する。
【００２１】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを含む表示パネルと、前記複数のデータ線を駆動する少なくとも２つの上記記載の表示ドライバとを含み、前記少なくとも２つ表示ドライバのうち１つは、前記マスターモードに設定され、前記少なくとも２つ表示ドライバの残りは、前記スレーブモードに設定され、前記マスターモードに設定された表示ドライバは、前記スレーブモードに設定された表示ドライバの１つに、前記イネーブル入力信号を供給する電気光学装置に関係する。
【００２２】
本発明では、表示ドライバの１つをマスターモードに設定すると共に、残りをスレーブモードに設定する。そして、スレーブモードに設定された１つの表示ドライバには、マスターモードに設定された表示ドライバから入力イネーブル信号が供給されるようにする構成する。こうすることで、１つの表示ドライバでは駆動することができない数のデータ線に対して、例えばカスケード接続により駆動可能な複数個の表示ドライバを含む電気光学装置を提供することができる。更に、これら表示ドライバでは、イネーブル入力信号が供給されなくても表示データを取り込んでデータ線を駆動できるため、より多くの種類のコントローラによる表示制御が可能な電気光学装置を提供することができる。
【００２３】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２４】
１．  表示装置
図１に、表示装置の構成の概要を示す。ここでは表示装置の一例として液晶装置の構成の概要を示す。液晶装置は、携帯電話機、携帯型情報機器（ＰＤＡ等）、デジタルカメラ、プロジェクタ、携帯型オーディオプレーヤ、マスストレージデバイス、ビデオカメラ、電子手帳、又はＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）などの種々の電子機器に組み込むことができる。
【００２５】
図１において、液晶装置１０は、ＬＣＤパネル（広義には表示パネル）２０、表示ドライバ（ソースドライバ）３０、走査ドライバ（ゲートドライバ）４０、コントローラ（表示コントローラ）５０、電源回路６０を含む。液晶装置１０は、電気光学装置と言うこともできる。
【００２６】
なお、液晶装置１０にこれら全ての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００２７】
ＬＣＤパネル２０は、各走査線（ゲート線）が各行に設けられた複数の走査線（ゲート線）と、複数の走査線と交差し各データ線が各列に設けられた複数のデータ線（ソース線）と、各画素が複数の走査線のいずれかの走査線及び複数のデータ線のいずれかのデータ線により特定される複数の画素とを含む。各画素は、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴと略す）と画素電極とを含む。データ線にはＴＦＴが接続され、該ＴＦＴに画素電極が接続される。
【００２８】
より具体的には、ＬＣＤパネル２０は例えばガラス基板からなるパネル基板上に形成される。パネル基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線ＧＬ１〜ＧＬＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線ＤＬ１〜ＤＬＮ（Ｎは２以上の整数）とが配置されている。走査線ＧＬｍ（１≦ｍ≦Ｍ、ｍは整数）とデータ線ＤＬｎ（１≦ｎ≦Ｎ、ｎは整数）との交差点に対応する位置に画素ＰＥｍｎが設けられている。画素ＰＥｍｎは、ＴＦＴｍｎと画素電極とを含む。
【００２９】
ＴＦＴｍｎのゲート電極は走査線ＧＬｍに接続される。ＴＦＴｍｎのソース電極はデータ線ＤＬｎに接続される。ＴＦＴｍｎのドレイン電極は画素電極に接続される。画素電極と、該画素電極と液晶素子（広義には電気光学物質）を介して対向する対向電極ＣＯＭ（コモン電極）との間には、液晶容量ＣＬｍｎが形成されている。なお液晶容量ＣＬｍｎと並列に、保持容量を形成するようにしても良い。画素電極と対向電極ＣＯＭとの間の電圧に応じて、画素の透過率が変化するようになっている。対向電極ＣＯＭに供給される電圧ＶＣＯＭは、電源回路６０により生成される。
【００３０】
表示ドライバ３０は、一水平走査期間分の表示データに基づいてＬＣＤパネル２０のデータ線ＤＬ１〜ＤＬＮを駆動する。より具体的には、表示ドライバ３０は、表示データに基づいてデータ線ＤＬ１〜ＤＬＮの少なくとも１つを駆動することができる。
【００３１】
走査ドライバ４０は、ＬＣＤパネル２０の走査線ＧＬ１〜ＧＬＭを走査する。より具体的には、走査ドライバ４０は、一垂直期間内に走査線ＧＬ１〜ＧＬＭを順次選択し、選択した走査線を駆動する。
【００３２】
コントローラ５０は、図示しないＣＰＵ等のホストにより設定された内容に従って、表示ドライバ３０、走査ドライバ４０及び電源回路６０に対して制御信号を出力する。より具体的には、コントローラ５０は、表示ドライバ３０及び走査ドライバ４０に対しては、例えば動作モードの設定や内部で生成した水平同期信号や垂直同期信号を供給する。水平同期信号は、水平走査期間を規定する。垂直同期信号は、垂直走査期間を規定する。またコントローラ５０は、表示データを表示ドライバ３０に対して出力する。更にコントローラ５０は、電源回路６０に対しては、極性反転信号ＰＯＬにより、対向電極ＣＯＭの電圧ＶＣＯＭの極性反転タイミングの制御を行う。
【００３３】
電源回路６０は、外部から供給される基準電圧に基づいて、ＬＣＤパネル２０の各種電圧や、対向電極ＣＯＭの電圧ＶＣＯＭを生成する。
【００３４】
なお図１では、液晶装置１０がコントローラ５０を含む構成になっているが、コントローラ５０を液晶装置１０の外部に設けてもよい。或いは、コントローラ５０と共にホスト（図示せず）を液晶装置１０に含めるように構成してもよい。液晶装置１０が、表示ドライバ３０とＬＣＤパネル２０とを少なくとも含んで構成されていればよい。
【００３５】
また走査ドライバ４０、コントローラ５０及び電源回路６０のうち少なくとも１つを表示ドライバ３０に内蔵させてもよい。
【００３６】
また、表示ドライバ３０、走査ドライバ４０、コントローラ５０及び電源回路６０の一部又は全部をＬＣＤパネル２０上に形成してもよい。この場合、ＬＣＤパネル２０は、電気光学装置と言うことができる。例えば図２では、ＬＣＤパネル２０上に、表示ドライバ３０及び走査ドライバ４０が形成されている。このようにＬＣＤパネル２０は、複数のデータ線と、複数の走査線と、各画素が複数のデータ線のいずれかと複数の走査線のいずれかとにより特定される複数の画素と、複数のデータ線を駆動する表示ドライバとを含むように構成することができる。ＬＣＤパネル２０の画素形成領域８０に、複数の画素が形成されている。
【００３７】
２．  表示ドライバ
表示ドライバには、コントローラから表示データが供給される。表示ドライバは、コントローラからのイネーブル入力信号ＥＩにより規定される取込開始タイミングで、表示データを取り込む。
【００３８】
図３（Ａ）に、比較例における表示ドライバと、コントローラとの接続関係を示す。図３（Ｂ）に、図３（Ａ）に示す信号のタイミングの一例を示す。
【００３９】
比較例において、コントローラ９０は、表示ドライバ９２に対して表示タイミングの制御を行うと共に、表示データを供給する。コントローラ９０は、表示ドライバ９２に対して、水平同期信号Ｈｓｙｎｃ、基準クロックＤＣＫ、イネーブル入力信号ＥＩ及び表示データＤを出力する。
【００４０】
水平同期信号Ｈｓｙｎｃは、水平走査期間を規定する信号である。基準クロックＤＣＫは、一水平走査期間分の表示データを取り込むためのクロックである。コントローラ９０は、表示データＤを、基準クロックＤＣＫに同期して出力する。イネーブル入力信号ＥＩは、表示データを取り込むための取込開始タイミングを指示する信号である。
【００４１】
図３（Ｂ）において、コントローラ９０は、基準クロックＤＣＫを出力すると共に、水平同期信号Ｈｓｙｎｃを変化させた後に基準クロックＤＣＫの所定クロック数を経過後、イネーブル入力信号ＥＩを変化させ、最初の表示データを出力する。その後コントローラ９０は、後続の表示データを順次出力して、一水平走査期間分の表示データを表示ドライバ９２に供給する。
【００４２】
表示ドライバ９２では、イネーブル入力信号ＥＩにより規定される取込開始タイミング以降、基準クロックＤＣＫに同期して表示データＤを順次取り込む。
【００４３】
したがって、コントローラ９０がイネーブル入力信号ＥＩを出力しない場合、表示ドライバ９２は表示データを取り込むことができない。そのため表示ドライバ９２では、このようなコントローラには接続することができない。
【００４４】
そこで以下に示す実施形態における表示ドライバ（例えば表示ドライバ３０）では、取込開始タイミングを規定するデータ取込開始指示信号を内部で生成する。このため、イネーブル入力信号ＥＩを出力しないコントローラにより表示制御される表示ドライバを提供することができる。したがって、より多くの種類の表示システムに適用可能となる。
【００４５】
２．１  第１の実施形態
図４に、第１の実施形態における表示ドライバと、コントローラとの接続関係を示す。ここで、図３（Ａ）に示す信号と同一の信号は同じ信号名で表しており、これらの信号の説明は省略する。
【００４６】
このように第１の実施形態では、コントローラ５０は、表示ドライバ３０に対して、水平同期信号Ｈｓｙｎｃ、基準クロックＤＣＫ及び表示データＤを出力する。図３（Ａ）と異なり、コントローラ５０は、表示ドライバ３０に対して、イネーブル入力信号ＥＩを出力しない。表示ドライバ３０は、図３（Ｂ）におけるイネーブル入力信号ＥＩにより規定される取込開始タイミングを示すデータ取込開始指示信号を、水平同期信号Ｈｓｙｎｃ及び基準クロックＤＣＫに基づいて内部で生成することができる。
【００４７】
図５に、表示ドライバ３０の構成の概要のブロック図を示す。表示ドライバ３０は、データラッチ１００、ラインラッチ１１０、ＤＡＣ（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）（広義には電圧選択回路）１２０、データ線駆動回路１３０、データ取込開始指示信号生成回路１４０を含む。
【００４８】
データラッチ１００は、一水平走査周期で表示データを取り込む。
【００４９】
より具体的には、データラッチ１００は、データ取込開始指示信号生成回路１４０で生成されたデータ取込開始指示信号ＩＥＩにより取込開始タイミングが規定されるデータ取込タイミングで、表示データを取り込む。更に具体的には、データラッチ１００は、データ取込開始指示信号ＩＥＩにより取込開始タイミングが規定され、データ取込開始指示信号ＩＥＩを基準クロックＤＣＫによりシフトしたデータ取込タイミングで、バス上の表示データを取り込む。基準クロックＤＣＫは、基準クロック入力端子１５０を介して例えばコントローラ５０から入力される。
【００５０】
なおデータラッチ１００に入力される基準クロックＤＣＫは、基準クロック入力端子１５０に入力された基準クロック信号を、バッファリングや位相調整等を行った信号であってもよく、基準クロック入力端子１５０に入力された基準クロックＤＣＫに対応した信号と言うことができる。また、バス上の表示データは、図示しないデータ入力端子を介して例えばコントローラ５０から入力された表示データＤを、バッファリング等を行った信号であってもよく、データ入力端子に入力された表示データＤに対応した信号と言うことができる。
【００５１】
またデータラッチ１００は、イネーブル出力端子１５２を介して、データ取込開始指示信号ＩＥＩに対応して出力されるイネーブル出力信号ＥＯを出力する。
【００５２】
ラインラッチ１１０は、データラッチ１００に取り込まれた表示データを、データ線に対応した表示データとして、水平同期信号Ｈｓｙｎｃに基づいてラッチする。水平同期信号Ｈｓｙｎｃは、水平同期信号入力端子１５４を介して、例えばコントローラ５０から入力される。
【００５３】
なおラインラッチ１１０に入力される水平同期信号Ｈｓｙｎｃは、水平同期信号入力端子１５４に入力された水平同期信号を、バッファリングや位相調整等を行った信号であってもよく、水平同期信号入力端子１５４に入力された水平同期信号Ｈｓｙｎｃに対応した信号と言うことができる。
【００５４】
ＤＡＣ１２０は、各基準電圧が表示データに対応した複数の基準電圧の中から、データ線ごとにラインラッチ１１０からの表示データに対応する駆動電圧（階調電圧）を出力する。より具体的には、ＤＡＣ１２０は、ラインラッチ１１０からの表示データをデコードし、デコード結果に基づいて複数の基準電圧のいずれかを選択する。ＤＡＣ１２０において選択された基準電圧は、駆動電圧としてデータ線駆動回路１３０に出力される。
【００５５】
データ線駆動回路１３０は、ＤＡＣ１２０からの駆動電圧に基づいてデータ線ＤＬ１〜ＤＬＮの少なくとも１つを駆動する。
【００５６】
データ取込開始指示信号生成回路１４０は、水平同期信号Ｈｓｙｎｃと基準クロックＤＣＫとに基づいて、データ取込開始指示信号ＩＥＩを生成する。
【００５７】
図６に、データラッチ１００の構成例を示す。データラッチ１００は、シフトレジスタ１０２と、ラッチ１０４とを含む。
【００５８】
シフトレジスタ１０２は、複数のフリップフロップＦＦ１−１〜ＦＦ１−Ｎを有する。そして、シフトレジスタ１０２は、基準クロックＤＣＫに基づいてデータ取込開始指示信号をシフトしてフリップフロップＦＦ１−１〜ＦＦ１−Ｎからシフト出力ＳＦＯ１〜ＳＦＯＮ（データ取込タイミングを規定する信号）を出力する。
【００５９】
より具体的には、フリップフロップＦＦ１−ｉ（１≦ｉ≦Ｎ、ｉは整数）は、Ｄ端子、Ｃ端子及びＱ端子を有する。フリップフロップＦＦ１−ｉにおいて、Ｄ端子への入力信号が、Ｃ端子への入力信号のエッジで保持され、その保持された信号がＱ端子から出力される。
【００６０】
フリップフロップＦＦ１−１のＤ端子には、データ取込開始指示信号ＩＥＩが入力される。フリップフロップＦＦ１−ｊ（１≦ｊ≦Ｎ−１、ｊは整数）のＱ端子は、フリップフロップＦＦ１−（ｊ＋１）のＤ端子に接続される。フリップフロップＦＦ１−ＮのＱ端子から、イネーブル出力信号ＥＯが出力される。フリップフロップＦＦ１−１〜ＦＦ１−ＮのＣ端子には、共通して基準クロックＤＣＫが入力される。フリップフロップＦＦ１−１〜ＦＦ１−ＮのＱ端子から、シフト出力ＳＦＯ１〜ＳＦＯＮが出力される。
【００６１】
ラッチ１０４は、複数のフリップフロップＦＦ２−１〜ＦＦ２−Ｎを有する。そして、ラッチ１０４は、シフト出力ＳＦＯ１〜ＳＦＯＮに基づいて、バス上の表示データを取り込んで保持する。
【００６２】
より具体的には、フリップフロップＦＦ２−ｋ（１≦ｋ≦Ｎ、ｋは整数）は、Ｄ端子、Ｃ端子及びＱ端子を有する。フリップフロップＦＦ２−ｋにおいて、Ｄ端子への入力信号が、Ｃ端子への入力信号のエッジで保持され、その保持された信号がＱ端子から出力される。
【００６３】
フリップフロップＦＦ２−１〜ＦＦ２−ＮのＤ端子は、共通してバスに接続されている。フリップフロップＦＦ２−ｋのＣ端子には、シフトレジスタ１０２のフリップフロップＦＦ１−ｋのシフト出力ＳＦＯｊが入力される。
【００６４】
フリップフロップＦＦ２−１〜ＦＦ２−ＮのＱ端子から、取り込まれて保持された表示データが出力される。
【００６５】
このようにデータラッチ１００では、まずシフトレジスタ１０２において、基準クロックＤＣＫに基づいてデータ取込開始指示信号ＩＥＩをシフトして、最終段のフリップフロップＦＦ１−Ｎからイネーブル出力信号ＥＯが出力される。各フリップフロップから出力されるシフト出力は、基準クロックＤＣＫに同期して順次変化していく。そして、ラッチ１０４のフリップフロップＦＦ２−１〜ＦＦ２−Ｎでは、順番に変化するシフト出力ＳＦＯ１〜ＳＦＯＮのエッジ（データ取込タイミング）で、バス上の表示データが取り込まれる。
【００６６】
したがって、データ取込開始指示信号ＩＥＩにより、表示データの取込開始タイミングが規定される。
【００６７】
なお別の表示ドライバ（広義にはスレーブの表示ドライバ）に、表示ドライバ３０（広義にはマスターの表示ドライバ）からのイネーブル出力信号ＥＯを入力させることで、シフトレジスタ１０２のフリップフロップＦＦ１−Ｎの次の段に接続されるシフトレジスタを連続的にシフトさせていくことができ、より多くのデータ線を有するＬＣＤパネルを駆動させることができるようになる。
【００６８】
このようなデータラッチ１００にデータ取込開始指示信号ＩＥＩを供給するデータ取込開始指示信号生成回路１４０は、次のように構成される。
【００６９】
図７に、データ取込開始指示信号生成回路１４０の構成例を示す。データ取込開始指示信号生成回路１４０は、取込開始タイミング設定レジスタ１４２と、カウンタ１４４と、比較器１４６と、ＤＦＦ１４８とを含む。
【００７０】
取込開始タイミング設定レジスタ１４２には、表示データの取込開始タイミングを指定するためのデータが、例えばコントローラ５０（又はホスト）によって設定される。
【００７１】
データ取込開始指示信号生成回路１４０は、所定の基準タイミングを基準にして、取込開始タイミング設定レジスタ１４２の設定内容に対応した期間が経過したときに変化するデータ取込開始指示信号を生成することができる。
【００７２】
該取込開始タイミングを指定するためのデータは、水平同期信号Ｈｓｙｎｃの変化点を基準に、表示データの取込開始タイミングまでの期間に対応したデータと言うことができる。更に具体的には、該表示データの取込開始タイミングまでの期間に対応したデータは、水平同期信号Ｈｓｙｎｃの変化点を基準に、表示データの取込開始タイミングまでの基準クロックＤＣＫのクロック数とすることができる。
【００７３】
取込開始タイミング設定レジスタ１４２に設定された１又は複数ビットのデータＳＶは、比較器１４６に入力される。
【００７４】
カウンタ１４４は、ＣＫ端子への入力信号の立ち上がりエッジで、そのカウント値をインクリメント（カウントアップ）する。カウンタ１４４は、Ｒ端子への入力信号が「Ｌ」レベルになったときに、そのカウント値を初期化する（「０」にする）。カウンタ１４４のＣＫ端子には、基準クロックＤＣＫの反転信号が入力される。カウンタ１４４のＲ端子には、水平同期信号Ｈｓｙｎｃが入力される。カウンタ１４４のカウント値ＣＶは、比較器１４６に入力される。
【００７５】
このようなカウンタ１４４は、水平同期信号Ｈｓｙｎｃの論理レベルに応じてそのカウント値をリセットし、基準クロックＤＣＫの立ち上がりエッジでそのカウント値をインクリメントする。
【００７６】
比較器１４６は、取込開始タイミング設定レジスタ１４２に設定されたデータＳＶと、カウンタ１４４のカウント値ＣＶとを比較し、その比較結果信号ＣＭを出力する。比較器１４６において、取込開始タイミング設定レジスタ１４２に設定されたデータＳＶに対応した数値と、カウンタ１４４のカウント値ＣＶに対応した数値とが一致したとき、比較結果信号ＣＭが「Ｈ」レベルになる。比較器１４６において、取込開始タイミング設定レジスタ１４２に設定されたデータＳＶに対応した数値と、カウンタ１４４のカウント値ＣＶに対応した数値とが一致しないとき、比較結果信号ＣＭが「Ｌ」レベルになる。
【００７７】
ＤＦＦ１４８は、Ｄ端子に入力された信号の論理レベルを、Ｃ端子への入力信号の立ち上がりエッジで保持し、そのＱ端子から保持した信号の論理レベルに対応した信号を出力する。ＤＦＦ１４８のＤ端子には、比較器１４６からの比較結果信号ＣＭが入力される。ＤＦＦ１４８のＣ端子には、基準クロックＤＣＫが入力される。ＤＦＦ１４８のＱ端子からは、データ取込開始指示信号ＩＥＩが出力される。
【００７８】
このようなＤＦＦ１４８では、基準クロックＤＣＫの立ち上がりエッジで、比較結果信号ＣＭの論理レベルを保持して、データ取込開始指示信号ＩＥＩとして出力する。
【００７９】
図８に、データ取込開始指示信号生成回路１４０の動作例を示す。ここでは、取込開始タイミング設定レジスタ１４２には、データＳＶとして「３」が設定されているものとする。図７では、水平同期信号Ｈｓｙｎｃの立ち上がりエッジを基準に、基準クロックＤＣＫの立ち下がりエッジをカウントして基準クロックＤＣＫのクロック数が「３」となったときにデータ取込開始指示信号ＩＥＩを変化させている。
【００８０】
カウンタ１４４では、水平同期信号Ｈｓｙｎｃが「Ｌ」レベルの期間で、カウント値が初期化される。そして、水平同期信号Ｈｓｙｎｃが「Ｈ」レベルに変化すると（ＴＭ１）、カウンタ１４４は、基準クロックＤＣＫの立ち下がりエッジで、そのカウント値ＣＶをインクリメントする。比較器１４６は、カウント値ＣＶと、取込開始タイミング設定レジスタ１４２に設定されたデータＳＶとを比較して、比較結果信号ＣＭを出力する。
【００８１】
そして、カウント値ＣＶが「３」になったとき、比較器１４６の比較結果信号ＣＭは「Ｈ」レベルに変化する（ＴＭ２）。ＤＦＦ１４８において、基準クロックＤＣＫの立ち上がりエッジで比較結果信号ＣＭが保持される。次の基準クロックの立ち下がりエッジではカウンタ１４４のカウント値ＣＶが「４」となるため、ＤＦＦ１４８のＱ端子から出力されるデータ取込開始指示信号ＩＥＩは基準クロックＤＣＫの１クロック期間のみ「Ｈ」レベルとなる。
【００８２】
そして、データ取込開始指示信号ＩＥＩが「Ｈ」レベルに変化した後に入力される表示データが、データラッチ１００で取り込まれることになる。
【００８３】
図８では、データラッチ１００において、データ取込開始指示信号ＩＥＩが「Ｈ」レベルの期間に供給された表示データＤ０を取り込むものとして説明しているが、これに限定されるものではない。データラッチ１００の構成によっては、データ取込開始指示信号ＩＥＩが「Ｈ」レベルに変化した後、例えば１クロック後に供給された表示データを取り込むようにすることも可能である。すなわち、データ取込開始指示信号ＩＥＩが変化してから、実際にデータラッチ１００で表示データを取り込むまでの期間は、データラッチ１００の構成に依存する。要は、データラッチ１００が、データ取込開始指示信号ＩＥＩで取込開始タイミングが規定されるデータ取込タイミングで、データ取込開始指示信号ＩＥＩが変化した後に入力される表示データを取り込めばよい。
【００８４】
またコントローラ５０では、このようなデータラッチの構成に依存する取込タイミングのため、一般的に水平同期信号Ｈｓｙｎｃを基準に、表示データの供給開始タイミングを可変に制御できるようになっている。したがって、取込開始タイミング設定レジスタ１４２には、コントローラ５０で設定される該供給開始タイミングに対応したデータを設定すればよい。
【００８５】
このように、第１の実施形態によれば、イネーブル入力信号ＥＩを出力しないコントローラにより各種表示制御が行われる表示ドライバを提供することができる。これは、第１の実施形態における表示ドライバに接続可能なコントローラの数を増やすことができることを意味する。また、イネーブル入力信号ＥＩの入力端子を削減することができるので、コントローラとの間の配線を省略して、実装面積の削減にも貢献することができる。
【００８６】
２．２  第２の実施形態
第２の実施形態における表示ドライバは、少なくとも２つを用いてＬＣＤパネルのデータ線を駆動する場合にも適用できる。
【００８７】
図９に、第２の実施形態における表示ドライバが適用される液晶装置の概要を示す。ただし、図１に示す液晶装置１０と同一部分には同一符号を付し、適宜説明を省略する。なお図９では電源回路６０の図示を省略しているが、図９において電源回路６０を含めて構成することができる。
【００８８】
図９における液晶装置２００が図１に示す液晶装置１０と異なる点は、液晶装置２００のＬＣＤパネル２１０がデータ線ＤＬ１〜ＤＬ３Ｎを含む点と、ＬＣＤパネル２１０のデータ線ＤＬ１〜ＤＬ３Ｎが複数の表示ドライバ２２０−１〜２２０−Ｐ（Ｐは２以上の整数）によって駆動される点である。なお、表示ドライバ２２０−１〜２２０−Ｐは、図２に示す液晶装置１０と同様に、ＬＣＤパネル２１０が形成されるパネル基板上に設けてもよい。
【００８９】
表示ドライバ２２０−１〜２２０−Ｐは、コントローラ５０によって表示制御される。より具体的には、表示ドライバ２２０−１〜２２０−Ｐは、コントローラ５０から供給される一水平走査期間分の表示データを取り込み、互いに同期して表示データに対応した駆動電圧に基づき、ＬＣＤパネル２１０のデータ線ＤＬ１〜ＤＬ３Ｎを駆動する。
【００９０】
表示ドライバ２２０−１〜２２０−Ｐは、カスケード接続され、取込開始タイミングを、次段に接続される表示ドライバに順次指示していく。表示ドライバ２２０−１〜２２０−Ｐの各々では、第１の実施形態と同様に、シフトレジスタでシフトされたシフト出力に基づいて、バス上の表示データを順次取り込む。そして表示ドライバ２２０−ｑ（１≦ｑ≦Ｐ−１、ｑは整数）のシフトレジスタの最終段のシフト出力が、イネーブル出力信号ＥＯｑとして出力される。表示ドライバ２２０−ｑの次段に接続された表示ドライバ２２０−（ｑ＋１）では、該イネーブル出力信号ＥＯｑが入力される。表示ドライバ２２０−（ｑ＋１）は、イネーブル出力信号ＥＯｑにより指示されたタイミングを、取込開始タイミングとする。
【００９１】
このように複数個を接続してＬＣＤパネル２１０のデータ線を駆動するため、第２の実施形態における表示ドライバ２２０−１〜２２０−Ｐの各々は、マスターモード又はスレーブモードに設定されることが可能な構成になっている。
【００９２】
図１０（Ａ）〜（Ｃ）に、第２の実施形態における表示ドライバの各モードにおける動作を模式的に示す。
【００９３】
マスターモードに設定された表示ドライバ２２０−１は、図１０（Ａ）に示すように、内部でデータ取込開始指示信号ＩＥＩを生成する。そして表示ドライバ２２０−１は、シフトレジスタにおいてデータ取込開始指示信号ＩＥＩをシフトし、各段のシフト出力に基づいてバス上の表示データを取り込み、最終段のシフト出力をイネーブル出力信号ＥＯ１として出力する。
【００９４】
スレーブモードに設定された表示ドライバ２２０−２は、図１０（Ｂ）に示すように、外部からイネーブル入力信号ＥＩ２を受け付ける。図９では、表示ドライバ２２０−２は、表示ドライバ２２０−１によって出力されたイネーブル出力信号ＥＯ１を、イネーブル入力信号ＥＩ２として受け付ける。したがって、表示ドライバ２２０−２では、イネーブル入力信号ＥＩ２又は該イネーブル入力信号ＥＩ２に対応した信号をシフトし、各段のシフト出力に基づいてバス上の表示データを取り込み、最終段のシフト出力をイネーブル出力信号ＥＯ２として出力する。
【００９５】
このように第２の実施形態における表示ドライバを少なくとも２つ用いて、ＬＣＤパネル２１０を駆動する場合、表示ドライバ２２０−１をマスターモードに設定し、表示ドライバ２２０−２〜２２０−Ｐをスレーブモードに設定する。そして、図１０（Ｃ）に示すように、表示ドライバ２２０−１は、表示ドライバ２２０−２（スレーブモードに設定された表示ドライバの１つ）に対し、そのイネーブル出力信号ＥＯ１を、イネーブル入力信号ＥＩ２として供給する。
【００９６】
図１１に、第２の実施形態における表示ドライバ２２０の構成の概要のブロック図を示す。ただし、図５に示す表示ドライバ３０と同一部分には同一符号を付し、適宜説明を省略する。
【００９７】
表示ドライバ２２０が、図５に示す表示ドライバ３０と異なる第１の点は、モード設定レジスタ２３０を含む点である。モード設定レジスタ２３０は、ホスト等により設定可能なレジスタであって、マスターモード又はスレーブモードを設定するための制御レジスタである。図示しないホストからのコマンド設定により、モード設定レジスタ２３０に設定された制御データに応じて、表示ドライバ２２０はマスターモード又はスレーブモードに設定される。そのため、モード設定レジスタ２３０に設定された制御データに応じたモード設定信号ＭＯＤＥが生成される。モード設定信号ＭＯＤＥは、切替回路２４０に対して出力される。
【００９８】
表示ドライバ２２０が、図５に示す表示ドライバ３０と異なる第２の点は、イネーブル入力信号ＥＩを入力するためのイネーブル信号入力端子２５０を含む点である。スレーブモードに設定された表示ドライバ２２０は、イネーブル信号入力端子２５０を介して入力されたイネーブル入力信号ＥＩに基づいて、バス上の表示データを取り込む。
【００９９】
表示ドライバ２２０が、図５に示す表示ドライバ３０と異なる第３の点は、切替回路２４０を含む点である。
【０１００】
切替回路２４０は、データ取込開始指示信号生成回路１４０で生成されたデータ取込開始指示信号ＩＥＩ、又はイネーブル信号入力端子２５０を介して入力されたイネーブル入力信号ＥＩ（又はイネーブル入力信号ＥＩに対して所定の入力処理を行ったイネーブル入力信号ＥＩに対応する信号）のいずれかをモード設定信号ＭＯＤＥに応じて選択出力する。
【０１０１】
切替回路２４０は、モード設定レジスタ２３０においてマスターモードに設定されているときは、データ取込開始指示信号生成回路１４０により生成されたデータ取込開始指示信号ＩＥＩを選択し、選択出力信号ＩＥＩＳとして出力する。また切替回路２４０は、モード設定レジスタ２３０においてスレーブモードに設定されているときは、イネーブル入力信号ＥＩを選択し、選択出力信号ＩＥＩＳとして出力する。データラッチ１００のシフトレジスタ１０２では、図６に示すデータ取込開始指示信号ＩＥＩに代えて、切替回路２４０から出力された選択出力信号ＩＥＩＳが入力される。
【０１０２】
このように表示ドライバ２２０は、マスターモードに設定されているとき、第１の実施形態と同様に動作する。また表示ドライバ２２０は、スレーブモードに設定されているとき、イネーブル信号入力端子２５０を介して入力されたイネーブル入力信号ＥＩにより規定される取込開始タイミングで表示データを取り込むことができる。
【０１０３】
３．  その他
上述した実施形態では、ＴＦＴを用いた液晶パネルを備える液晶装置を例に説明したが、これに限定されるものではない。上述の電圧を、所与の電流変換回路により電流に変えて、電流駆動型の素子に供給するようにしてもよい。このようにすれば、例えばデータ線及び走査線により特定される画素に対応して設けられた有機ＥＬ素子を含む有機ＥＬパネルを駆動する表示ドライバにも適用することができる。
【０１０４】
図１２に、このような表示ドライバにより駆動される有機ＥＬパネルにおける２トランジスタ方式の画素回路の一例を示す。
【０１０５】
有機ＥＬパネルは、データ線ＤＬｎと走査線ＧＬｍとの交差点に、駆動ＴＦＴ８００ｍｎと、スイッチＴＦＴ８１０ｍｎと、保持キャパシタ８２０ｍｎと、有機ＬＥＤ８３０ｍｎとを有する。駆動ＴＦＴ８００ｍｎは、ｐ型トランジスタにより構成される。
【０１０６】
駆動ＴＦＴ８００ｍｎと有機ＬＥＤ８３０ｍｎとは、電源線に直列に接続される。
【０１０７】
スイッチＴＦＴ８１０ｍｎは、駆動ＴＦＴ８００ｍｎのゲート電極と、データ線ＤＬｎとの間に挿入される。スイッチＴＦＴ８１０ｍｎのゲート電極は、走査線ＧＬｍに接続される。
【０１０８】
保持キャパシタ８２０ｍｎは、駆動ＴＦＴ８００ｍｎのゲート電極と、キャパシタラインとの間に挿入される。
【０１０９】
このような有機ＥＬ素子において、走査線ＧＬｍが駆動されスイッチＴＦＴ８１０ｍｎがオンになると、データ線ＤＬｎの電圧が保持キャパシタ８２０ｍｎに書き込まれると共に、駆動ＴＦＴ８００ｍｎのゲート電極に印加される。駆動ＴＦＴ８００ｍｎのゲート電圧Ｖｇｓは、データ線ＤＬｎの電圧によって決まり、駆動ＴＦＴ８００ｍｎに流れる電流が定まる。駆動ＴＦＴ８００ｍｎと有機ＬＥＤ８３０ｍｎとは直列接続されているため、駆動ＴＦＴ８００ｍｎに流れる電流がそのまま有機ＬＥＤ８３０ｍｎに流れる電流となる。
【０１１０】
したがって、保持キャパシタ８２０ｍｎによりデータ線ＤＬｎの電圧に応じたゲート電圧Ｖｇｓを保持することによって、例えば１フレーム期間中において、ゲート電圧Ｖｇｓに対応した電流を有機ＬＥＤ８３０ｍｎに流すことで、当該フレームにおいて光り続ける画素を実現することができる。
【０１１１】
図１３（Ａ）に、表示ドライバを用いて駆動される有機ＥＬパネルにおける４トランジスタ方式の画素回路の一例を示す。図１３（Ｂ）に、この画素回路の表示制御タイミングの一例を示す。
【０１１２】
この場合も、有機ＥＬパネルは、駆動ＴＦＴ９００ｍｎと、スイッチＴＦＴ９１０ｍｎと、保持キャパシタ９２０ｍｎと、有機ＬＥＤ９３０ｍｎとを有する。
【０１１３】
図１２に示した２トランジスタ方式の画素回路と異なる点は、定電圧の代わりにスイッチ素子としてのｐ型ＴＦＴ９４０ｍｎを介して定電流源９５０ｍｎからの定電流Ｉｄａｔａを画素に供給するようにした点と、電源線にスイッチ素子としてのｐ型ＴＦＴ９６０ｍｎを介して保持キャパシタ９２０ｍｎ及び駆動ＴＦＴ９００ｍｎと接続するようにした点である。
【０１１４】
このような有機ＥＬ素子において、まずゲート電圧Ｖｇｐによりｐ型ＴＦＴ９６０ｍｎをオフにして電源線を遮断し、ゲート電圧Ｖｓｅｌによりｐ型ＴＦＴ９４０ｍｎとスイッチＴＦＴ９１０ｍｎをオンにして、定電流源９５０ｍｎからの定電流Ｉｄａｔａを駆動ＴＦＴ９００ｍｎに流す。
【０１１５】
駆動ＴＦＴ９００ｍｎに流れる電流が安定するまでの間に、保持キャパシタ９２０ｍｎには定電流Ｉｄａｔａに応じた電圧が保持される。
【０１１６】
続いて、ゲート電圧Ｖｓｅｌによりｐ型ＴＦＴ９４０ｍｎとスイッチＴＦＴ９１０ｍｎをオフにし、更にゲート電圧Ｖｇｐによりｐ型ＴＦＴ９６０ｍｎをオンにし、電源線と駆動ＴＦＴ９００ｍｎ及び有機ＬＥＤ９３０ｍｎを電気的に接続する。このとき、保持キャパシタ９２０ｍｎに保持された電圧により、定電流Ｉｄａｔａとほぼ同等か、又はこれに応じた大きさの電流が有機ＬＥＤ９３０ｍｎに供給される。
【０１１７】
有機ＬＥＤは、透明アノード（ＩＴＯ）の上部に発光層を設け、更にその上部にメタルカソードを設けるようにしても良いし、メタルアノードの上部に、発光層、光透過性カソード、透明シールを設けるようにしても良く、その素子構造に限定されるものではない。
【０１１８】
以上説明したような有機ＥＬ素子を含む有機ＥＬパネルを駆動する表示ドライバを上述したように構成することによって、有機ＥＬパネルについて汎用的に用いられる表示ドライバを提供することができる。
【０１１９】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。上述の実施形態では、表示パネルの各画素がＴＦＴを有するアクティブマトリクス方式の液晶パネルを例に説明したが、これに限定されるものではない。パッシブマトリックス方式の液晶パネルにも適用することができる。また液晶パネルに限らず、例えばプラズマディスプレイ装置にも適用可能である。
【０１２０】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】表示装置の構成の概要を示すブロック図。
【図２】ＬＣＤパネル上に、表示ドライバ及び走査ドライバが形成されている例を示すブロック図。
【図３】図３（Ａ）は比較例における表示ドライバと、コントローラとの接続関係を示す図。図３（Ｂ）は、図３（Ａ）に示す信号のタイミングの一例を示すタイミング図。
【図４】第１の実施形態における表示ドライバと、コントローラとの接続関係を示す図。
【図５】第１の実施形態の表示ドライバの構成の概要のブロック図。
【図６】データラッチの構成例を示す回路図。
【図７】データ取込開始指示信号生成回路の構成例の回路ブロック図。
【図８】データ取込開始指示信号生成回路の動作例のタイミング図。
【図９】第２の実施形態における表示ドライバが適用される液晶装置の概要を示す図。
【図１０】図１０（Ａ）はマスターモードに設定された表示ドライバの模式図。図１０（Ｂ）はスレーブモードに設定された表示ドライバの模式図。図１０（Ｃ）はマスターモードに設定された表示ドライバとスレーブモードに設定された表示ドライバとが接続された模式図。
【図１１】第１の実施形態の表示ドライバの構成の概要のブロック図。
【図１２】有機ＥＬパネルにおける２トランジスタ方式の画素回路の一例の構成図。
【図１３】図１３（Ａ）は有機ＥＬパネルにおける４トランジスタ方式の画素回路の一例の回路構成図。図１３（Ｂ）は画素回路の表示制御タイミングの一例のタイミング図。
【符号の説明】
１０、２００  液晶装置（表示装置）、
２０、２１０  ＬＣＤパネル（表示パネル）、
３０、９２、２２０、２２０−１〜２２０−Ｐ  表示ドライバ、
４０  走査ドライバ、５０、９０  コントローラ、６０  電源回路、
８０  画素形成領域、１００  データラッチ、１０２  シフトレジスタ、
１０４  ラッチ、１１０  ラインラッチ、１２０  ＤＡＣ、
１３０  データ線駆動回路、１４０  データ取込開始指示信号生成回路、
１４２  取込開始タイミング設定レジスタ、１４４  カウンタ、１４６  比較器、１４８  ＤＦＦ、１５０  基準クロック入力端子、１５２  イネーブル出力端子、１５４  水平同期信号入力端子、２３０  モード設定レジスタ、
２４０  切替回路、２５０  イネーブル信号入力端子
【図１】
2004264720.tif 000003
【図２】
2004264720.tif 000004
【図３】
2004264720.tif 000005
【図４】
2004264720.tif 000006
【図５】
2004264720.tif 000007
【図６】
2004264720.tif 000008
【図７】
2004264720.tif 000009
【図８】
2004264720.tif 000010
【図９】
2004264720.tif 000011
【図１０】
2004264720.tif 000012
【図１１】
2004264720.tif 000013
【図１２】
2004264720.tif 000014
【図１３】
2004264720.tif 000015