(57)【要約】【課題】開口率を犠牲にすることなくかつ簡単な構造で、高品位な画像表示が可能な液晶表示セルおよび液晶ディスプレイを提供する。【解決手段】アレイ基板１１１、ゲート絶縁層１１２、信号線１０２が順に積層された液晶表示セルの一部構造において、ゲート絶縁層１１２と信号線１０２を覆う平坦化層１１３は、信号線１０２の直上に凹部５が形成されており、その凹部５の内壁（内側面と底面）上と、その凹部５の肩部に相当する平坦化層１１３の平坦表面上とに共通電極３が形成されている。また、平坦表面上には、共通電極３と一定の距離をおいて画素電極１０４が形成されている。これにより、信号線１０２と共通電極３との距離を短くでき、電界遮蔽の効果を得られる。【選択図】      図１
2004198845.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、第２の基板と、前記第１および第２の基板の間に封入された液晶層と、前記第１および第２の基板の間に位置する画素電極および共通電極と、前記第１の基板上に積層された絶縁層と、走査信号を伝送する走査線と、前記絶縁層上に一方向に延伸して積層されるとともに画素信号を伝送する信号線と、前記走査信号と前記画素信号に基づいて前記画素電極の電圧を制御するスイッチング素子とを具備して画素を構成する液晶表示セルであって、
前記信号線上および前記絶縁層上を覆いかつ前記信号線の直上に凹部を有するとともに、該凹部の肩部の表面が平坦化された平坦化層を備え、
前記画素電極および共通電極のいずれか一方の一部は、前記凹部の内壁上に形成され、該他部は、前記肩部の表面に形成されたことを特徴とする液晶表示セル。
【請求項２】
前記凹部の幅は、前記信号線の幅以上であることを特徴とする請求項１に記載の液晶表示セル。
【請求項３】
第１の基板と、第２の基板と、前記第１および第２の基板の間に封入された液晶層と、前記第１および第２の基板の間に位置する画素電極および共通電極と、前記第１の基板上に積層された絶縁層と、走査信号を伝送する走査線と、前記絶縁層上に一方向に延伸して積層されるとともに、画素信号を伝送する信号線と、前記走査信号と前記画素信号に基づいて前記画素電極の電圧を制御するスイッチング素子とを具備して画素を構成する液晶表示セルであって、
前記信号線上および前記絶縁層上を覆いかつ前記信号線の両脇に凹部を有するとともに、該凹部の肩部の表面が平坦化された平坦化層を備え、
前記画素電極および共通電極のいずれか一方の一部は、前記凹部の内壁上に形成され、該他部は、前記肩部の表面に形成されたことを特徴とする液晶表示セル。
【請求項４】
前記凹部の幅は、前記信号線の幅未満であることを特徴とする請求項３に記載の液晶表示セル。
【請求項５】
前記共通電極の一部が前記凹部の内壁上に形成され、
前記共通電極の他部と前記画素電極がともに、前記肩部の表面に形成されたことを特徴とする請求項１〜４のいずれか一つに記載の液晶表示セル。
【請求項６】
前記共通電極の一部は、前記凹部の内壁上に該内側面と該底面の全面に亘って形成されたことを特徴とする請求項５に記載の液晶表示セル。
【請求項７】
前記画素電極の一部が前記凹部の内壁上に形成されるとともに該他部が前記肩部の表面に形成され、
前記共通電極は、前記液晶層を挟んだ前記第２の基板上に形成されたことを特徴とする請求項１〜４のいずれか一つに記載の液晶表示セル。
【請求項８】
前記凹部の深さは、前記平坦化層の該凹部以外の厚さの半分以内であることを特徴とする請求項１〜７のいずれか一つに記載の液晶表示セル。
【請求項９】
前記平坦化層は、前記スイッチング素子と前記画素電極とを電気的に接続するためのスルーホールを有することを特徴とする請求項１〜８のいずれか一つに記載の液晶表示セル。
【請求項１０】
前記平坦化層と、前記信号線および前記絶縁層との間に保護膜が介在することを特徴とする請求項１〜９のいずれか一つに記載の液晶表示セル。
【請求項１１】
請求項１〜１０のいずれか一つに記載の液晶表示セルをマトリクス状に配置した液晶表示パネルと、
前記信号線と電気的に接続され、該信号線に画像信号を供給する信号線駆動回路と、
前記走査線と電気的に接続され、該走査線に走査信号を供給する走査線駆動回路と、
を備えたことを特徴とする液晶ディスプレイ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、信号線に対する画素電極または共通電極の位置関係および形状に特徴を有する液晶表示セルおよび液晶ディスプレイに関し、特に、面内応答型の液晶表示セルおよび液晶ディスプレイに関するものである。
【０００２】
【従来の技術】
画素電極と共通電極とが液晶層を挟んで対向した位置に配置される、いわゆるＴＮ（Twisted Nematic）型の液晶表示セルに対し、面内応答（In-Plane-Switching: 以下「ＩＰＳ」と称する）型の液晶表示セルが提案され、実用化が進められている。ＩＰＳ型液晶表示セルは、液晶分子に対して基板に平行な方向の電界を印加することによって液晶分子の配向を制御することを特徴としている。かかるメカニズムに基づき、ＩＰＳ型液晶表示セルは、基板に対して垂直方向に電界を印加するＴＮ型の液晶表示セルと比較して、優れた電圧保持特性や、広い視野角を有する。
【０００３】
図１２は、従来のＩＰＳ型液晶表示セルの一部構造について示す模式図である。特に、図１２（ａ）は、ＩＰＳ型液晶表示セルの平面図を表わし、図１２（ｂ）は、同図（ａ）のＡ−Ａ線断面図を表わす。従来のＩＰＳ型液晶表示セルは、図１２（ａ）に示すように、画素電極１０４と共通電極１０３とが平行に延伸されており、画素電極１０４は、平坦化層１１３に形成されたスルーホール１２２を介して下層のソース電極１２１に接続され、共通電極１０３は、図示しない電源ラインに接続されている。平坦化層１１３は、ゲート絶縁層１１２上と、そのゲート絶縁層１１２上に形成された信号線１０２と、ゲート絶縁層１１２上に形成されたＴＦＴ１１０のチャネル構造（図示せず）とを覆うように形成される。
【０００４】
ゲート絶縁層１１２は、アレイ基板１１１上と、アレイ基板１１１上に形成された走査線１０５とを覆うように形成され、走査線１０５は、ＴＦＴ１１０のゲート電極としても機能する。また、信号線１０２は、図示するように、その長手方向が共通電極１０３の直下に位置するように配置され、その突出した一部分がＴＦＴ１１０のドレイン電極としても機能する。よって、ＴＦＴ１１０は、走査線１０５の電圧、すなわち走査信号に基づいてオン／オフ動作を行うスイッチング素子として機能し、オン時には、信号線１０２の電圧、すなわち画素信号を、ソース電極１２１とスルーホール１２２を介して画素電極１０４に供給する。
【０００５】
また、図１２（ａ）において、補助配線１０６は、走査線（ゲート電極）１０５と同層に位置しており、上層の画素電極１０４との間において、ＴＦＴ１１０のオン状態を保持するためのキャパシタを構成する。以上の構成により、共通電極１０３と画素電極１０４との間に位置する液晶に一方向の電圧を印加することができ、面内方向における液晶の配向制御が実現される。なお、図１２においては、図面を簡略化するため、ＴＦＴ１１０部の断面図、共通電極１０３と画素電極１０４の上部に位置する液晶層、液晶層の上部に位置するカラーフィルタ、カラーフィルタを固定する対向基板等の液晶表示セルを構成する上で必須の部材については、図示を省略している。
【０００６】
ここで、図１２（ｂ）に示すように、共通電極１０３と画素電極１０４は所定の距離をおいて平坦化された平坦化層１１３上に形成される。ところが、この構造では、共通電極１０３および画素電極１０４と、それら電極の下層に位置する信号線１０２との間で電界が生じ、特に、画素信号に応じて電位変動の生じる画素電極付近では電界の乱れが顕著となる。この乱れは、液晶の配向に影響を及ぼすため、結果的に画質の品質低下をもたらすという問題となる。そこで、図１２（ｂ）に示すように、共通電極１０３を、信号線１０２の直上にその信号線１０２の幅以上の広がりを有するように形成することで、画素電極１０４と信号線１０２との間に生じる電界を遮蔽した構造が提案されている（特許文献１参照）。
【０００７】
また、上記電界遮蔽の作用をさらに進めた構造も提案されている（特願２００２−３２８８１６参照）。図１３は、その構造を示す模式図である。なお、図１３において、図１２と共通する部分には同一の符号を付してその説明を省略する。図１３に示す液晶表示セルにおいて、図１２と異なる点は、信号線１０２の近傍であって、かつ走査線（ゲート電極）１０５と同層に、共通電極１０３と同一の電位を有する電界遮蔽電極１０７を形成したことである。この電界遮蔽電極１０７の存在によって、信号線１０２から画素電極１０４に向かう電界が電界遮蔽電極１０７に吸収されて遮られ、画素電極１０４近傍の電界の乱れが低減される。
【０００８】
以上において例示した図１２および図１３は、いずれも液晶表示セルの構造に関するものであるが、ここで、本発明に関連する技術として、上記した平坦化層の公知の形成方法（特許文献２参照）について言及する。図１４は、その従来の平坦化膜の形成方法を説明するための説明図である。なお、図１４において、２０１はガラス基板、２０２はゲート電極、２０３はゲート絶縁層、２０４は半導体層、２０５はオーミックコンタクト層、２０６はソース電極、２０７はドレイン電極、２０８はパッシベーション膜、２０９は平坦化膜、２０９ｂおよび２１０ａは凹部、２１０は画素電極、２２０はフォトマスク、２２０ａは開口部、２２０ｂはスリット、２２０ｃはスリット部、２２０ｄは遮蔽部、２３０および２３１は光をそれぞれ示す。また、図１４（ａ）は、平坦化膜２０９の露光時の状態を示す図であり、同図（ｂ）は、平坦化膜２０９のエッチング処理後に画素電極２１０を形成した状態を示す図である。
【０００９】
この平坦化膜２０９の形成方法は、反射型液晶表示装置において有効な画素電極２１０による光の乱反射を増やすために、その画素電極２１０の表面に簡単な方法で凹凸を形成することを主目的としている。そのために、画素電極２１０の下層に位置する平坦化膜２０９の表面に凹凸を形成する必要があり、その形成方法に特徴を有している。具体的には、平坦化膜２０９の露光工程で使用するフォトマスク２２０に、露光解像度よりも小さい幅を有する複数のスリット２２０ｂを設け、そのスリット２２０ｂによる光の回折現象（干渉縞）を利用して、平坦化膜２０９の表面に、縞間で異なる大きさの光エネルギーを照射する。
【００１０】
【特許文献１】
特開平１１−１１９２３７号公報
【特許文献２】
特開２００２−１０７７４４号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、図１２に示した従来のＩＰＳ型液晶表示セル（以下、従来例１と称する）において、信号線１０２と画素電極１０４との間に生じる電界を十分に遮蔽するためには、信号線１０２から共通電極に向かう電界量をより大きくすること、すなわち信号線１０２の幅に対して共通電極１０３の幅をより大きくする必要がある。しかしながら、この共通電極１０３の拡大は、液晶表示セルの開口率を低下させるという問題を生じさせる。
【００１２】
一方、図１３に示した従来のＩＰＳ型液晶表示セル（以下、従来例２と称する）においては、従来例１よりも電界遮蔽の効果が大きいものの、走査線１０５（ゲート電極）と同層に電界遮蔽電極１０７を形成する必要があるため、それら金属パターンが複雑となり、液晶表示セルの不良率の増加をもたらすという問題を生じさせる。
【００１３】
この発明は、上記従来技術の問題点に鑑みてなされたものであって、開口率を犠牲にすることなくかつ簡単な構造で、高品位な画像表示が可能な液晶表示セルおよび液晶ディスプレイを提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、請求項１にかかる液晶表示セルは、第１の基板と、第２の基板と、前記第１および第２の基板の間に封入された液晶層と、前記第１および第２の基板の間に位置する画素電極および共通電極と、前記第１の基板上に積層された絶縁層と、走査信号を伝送する走査線と、前記絶縁層上に一方向に延伸して積層されるとともに、画素信号を伝送する信号線と、前記走査信号と前記画素信号に基づいて前記画素電極の電圧を制御するスイッチング素子とを具備して画素を構成する液晶表示セルであって、前記信号線上および前記絶縁層上を覆いかつ前記信号線の直上に凹部を有するとともに、該凹部の肩部の表面が平坦化された平坦化層を備え、前記画素電極および共通電極のいずれか一方の一部は、前記凹部の内壁上に形成され、該他部は、前記肩部の表面に形成されたことを特徴としている。
【００１５】
この請求項１の発明によれば、信号線の直上に位置する平坦化層部分に凹部を形成し、その凹部内に共通電極または画素電極が形成されているので、信号線とその電極との間の距離が小さくなり、信号線に起因して生じる電界のほとんどをその電極によって吸収することができる。
【００１６】
また、請求項２にかかる液晶表示セルは、上記の発明において、前記凹部の幅が、前記信号線の幅以上であることを特徴としている。
【００１７】
また、請求項３にかかる液晶表示セルは、第１の基板と、第２の基板と、前記第１および第２の基板の間に封入された液晶層と、前記第１および第２の基板の間に位置する画素電極および共通電極と、前記第１の基板上に積層された絶縁層と、走査信号を伝送する走査線と、前記絶縁層上に一方向に延伸して積層されるとともに、画素信号を伝送する信号線と、前記走査信号と前記画素信号に基づいて前記画素電極の電圧を制御するスイッチング素子とを具備して画素を構成する液晶表示セルであって、前記信号線上および前記絶縁層上を覆いかつ前記信号線の両脇に凹部を有するとともに、該凹部の肩部の表面が平坦化された平坦化層を備え、前記画素電極および共通電極のいずれか一方の一部は、前記凹部の内壁上に形成され、該他部は、前記肩部の表面に形成されたことを特徴としている。
【００１８】
また、請求項４にかかる液晶表示セルは、上記の発明において、前記凹部の幅が、前記信号線の幅未満であることを特徴としている。
【００１９】
また、請求項５にかかる液晶表示セルは、上記の発明において、前記共通電極の一部が前記凹部の内壁上に形成され、前記共通電極の他部と前記画素電極がともに、前記肩部の表面に形成されたことを特徴としている。
【００２０】
また、請求項６にかかる液晶表示セルは、上記の発明において、前記共通電極の一部が、前記凹部の内壁上に該内側面と該底面の全面に亘って形成されたことを特徴としている。
【００２１】
また、請求項７にかかる液晶表示セルは、上記の発明において、前記画素電極の一部が前記凹部の内壁上に形成されるとともに該他部が前記肩部の表面に形成され、前記共通電極が、前記液晶層を挟んだ前記第２の基板上に形成されたことを特徴としている。
【００２２】
また、請求項８にかかる液晶表示セルは、上記の発明において、前記凹部の深さが、前記平坦化層の該凹部以外の厚さの半分以内であることを特徴としている。
【００２３】
また、請求項９にかかる液晶表示セルは、上記の発明において、前記平坦化層が、前記スイッチング素子と前記画素電極とを電気的に接続するためのスルーホールを有することを特徴としている。
【００２４】
また、請求項１０にかかる液晶表示セルは、上記の発明において、前記平坦化層と、前記信号線および前記絶縁層との間に保護膜が介在することを特徴としている。
【００２５】
また、請求項１１にかかる液晶ディスプレイは、請求項１〜１０のいずれか一つに記載の液晶表示セルをマトリクス状に配置した液晶表示パネルと、前記信号線と電気的に接続され、該信号線に画像信号を供給する信号線駆動回路と、前記走査線と電気的に接続され、該走査線に走査信号を供給する走査線駆動回路と、を備えたことを特徴としている。
【００２６】
【発明の実施の形態】
以下に、本発明にかかる液晶表示セルおよび液晶表示ディスプレイの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【００２７】
（実施の形態１）
まず、実施の形態１にかかる液晶表示セルについて説明する。実施の形態１は、ＩＰＳ型の液晶表示セルにおいて、信号線の直上に位置する平坦下層部分に凹部を形成し、その凹部内に共通電極が形成されていることを特徴としている。
【００２８】
図１は、実施の形態１にかかる液晶表示セルの模式図であり、特に、図１２（ａ）に示したＡ−Ａ線に相当する部分の断面図である。なお、図１において、図１２（ｂ）と共通する部分には同一の符号を付してその説明を省略する。図１に示すように、平坦化層１１３は、信号線１０２の直上に凹部５が形成されており、その凹部５の内壁（内側面と底面）上と、その凹部５の肩部に相当する平坦化層１１３の平坦表面上とに共通電極３が形成されている。ここで、凹部５の深さｈ１は、凹部５以外の平坦化層１１３の厚さｈ２の半分程度であることが望ましい。例えば、平坦化層１１３の厚さｈ２が４μｍであるとすると、凹部５の深さｈ１は２μｍ程度であることが好ましい。平坦化層１１３の厚さｈ２を、それ以上大きくすると、信号線１０２と共通電極３と間の寄生容量が大きくなり、信号線１０２に伝送される画素信号の応答性に悪影響を及ぼすからである。また、凹部５の幅は、信号線１０２の幅と同等以上であることが望ましい。
【００２９】
つぎに、この凹部５の形成方法について説明する。図２は、実施の形態１にかかる液晶表示セルにおいて、平坦化層１１３に凹部５を形成する方法を説明するための模式図である。ここで説明する方法は、凹部５が形成される位置、すなわち信号線１０２の直上の位置が１００％未満の光透過率を有するグレイトーンであるフォトマスクを使用することを特徴としている。図２（ａ）は、図１と同様な断面図であり、同図（ｂ）は、Ａ−Ａ線断面が図２（ａ）に相当する液晶表示セルの平面図である。なお、図中、図１２と共通する部分には同一の符号を付してその説明を省略する。
【００３０】
平坦化層１１３は、例えばポジ型の低誘電率感光性ポリマーで形成され、そのポリマーを図示しないＴＦＴのチャネル部と信号線１０２上を覆うように塗布し、硬化・平坦化処理が施されることで得られる。このようにして得られた平坦化層１１３に対して、上記した凹部５を形成するわけであるが、本来、この平坦化層１１３には、画素電極１０４とソース電極１２１とを電気的に接続するためのスルーホール１２２を形成する必要がある。よって、上記凹部５を形成するために使用するフォトマスク２０は、そのスルーホールのパターン２２をも含んでいる。但し、スルーホールのパターン２２が光（紫外線）を完全に透過させる開口部であるのに対し、凹部５に相当する位置は、図２（ａ）に示すように、照射された光の一部のみを透過させるグレイトーン２１である。
【００３１】
よって、平坦化層１１３上に配置されたフォトマスク２０に対して、同量かつ同時間で光を照射した場合、上記スルーホールのパターン２２では、十分に大きな量の光が透過して、平坦表面からＴＦＴのソース電極１２１に至る部分が感光し変性するが、グレイトーン２１では、透過する光量が少ないため、平坦表面から一定の深さまでしか変性しない。すなわち、この露光後の現像処理において、図１に示した深さｈ１の凹部５を得ることができる。
【００３２】
平坦化層１１３の現像処理後、すなわちスルーホール１２２と凹部５の形成後は、画素電極１０４と共通電極３の形成処理に移行する。画素電極１０４と共通電極３は、ともに同一のマスクを使用した蒸着処理によって形成され、用いられる材料は導電性を有し、かつ優れた光透過特性を有するＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）等である。なお、画素電極１０４の蒸着工程においては、図１に示したような平坦化層１１３上のみならず、スルーホール１２２を介して下層のソース電極との電気的接触を果たすための導電路の形成も行われる。
【００３３】
図３は、共通電極近傍の電界分布を説明するための説明図である。図３（ａ）は図１に示した本実施の形態にかかる構造で凹部５の深さｈ１が２μｍである場合、図３（ｂ）は図１に示した本実施の形態にかかる構造で凹部５の深さｈ１が１μｍである場合、図３（ｃ）は上述した従来例１の構造、図３（ｄ）は上述した従来例２の構造について、それぞれ共通電極近傍の電界分布を示している。図３（ｃ）に示されるように、従来例１では共通電極１０３のエッジ部に大きな電界の乱れが観察される。それに対して、従来例２においてはその乱れの発生が低減されていることがわかる。これら従来例に対し、本実施の形態にかかる液晶表示セルでは、共通電極３が、２μｍの深さを有する凹部５内に形成されることにより、電界の乱れがほとんど観察されない。また、凹部５が１μｍの深さを有する場合でも、従来例１に該当する図３（ｃ）と比較すれば、電界の乱れの低減が可能であることがわかる。
【００３４】
以上に説明したように、実施の形態１にかかる液晶表示セルによれば、ＩＰＳ型の液晶表示セルにおいて、信号線の直上に位置する平坦化層部分に凹部を形成し、その凹部内に共通電極が形成されているので、信号線１０２と共通電極３との間の距離が小さくなり、信号線１０２に起因して生じる電界のほとんどを共通電極３によって吸収することができ、結果的に信号線１０２が画素電極１０４に及ぼす影響を小さくすることかできる。
【００３５】
（実施の形態２）
つぎに、実施の形態２にかかる液晶表示セルについて説明する。実施の形態２は、ＩＰＳ型の液晶表示セルにおいて、信号線の両脇に位置する平坦下層部分に二つの凹部を形成し、その凹部内に共通電極が形成されていることを特徴としている。
【００３６】
図４は、実施の形態２にかかる液晶表示セルの模式図であり、特に、図１２（ａ）に示したＡ−Ａ線に相当する部分の断面図である。なお、図４において、図１と共通する部分には同一の符号を付してその説明を省略する。図４に示すように、平坦化層１１３は、信号線１０２の両脇にそれぞれ凹部７ａ，７ｂが形成されており、それら凹部７ａ，７ｂの内壁（内側面と底面）上と、それら凹部７ａ，７ｂの肩部に相当する平坦化層１１３の平坦表面上とに共通電極３が形成されている。ここで、凹部７ａ，７ｂの深さｈ１についても、実施の形態１で説明した凹部５と同様に、凹部７ａ，７ｂ以外の平坦化層１１３の厚さｈ２の半分程度であることが望ましい。また、凹部７ａ，７ｂの幅は、信号線１０２の幅より小さいことが望ましい。
【００３７】
つぎに、これら凹部７ａ，７ｂの形成方法について説明する。図５は、実施の形態２にかかる液晶表示セルにおいて、平坦化層１１３に凹部７ａ，７ｂを形成する方法を説明するための模式図である。ここで説明する方法は、凹部７ａ，７ｂが形成される位置、すなわち信号線１０２の両脇の位置がグレイトーンであるフォトマスク３０を使用することを特徴としている。図５（ａ）は、図４と同様な断面図であり、同図（ｂ）は、Ａ−Ａ線断面が図５（ａ）に相当する液晶表示セルの平面図である。なお、図中、図２と共通する部分には同一の符号を付してその説明を省略する。また、フォトマスク３０は、実施の形態１で説明したフォトマスク２０と同様に、グレイトーン３１ａ，３１ｂ以外のパターン、すなわちスルーホールパターン２２も有する。
【００３８】
よって、平坦化層１１３上に配置されたフォトマスク３０に対して、同量かつ同時間で光を照射した場合、上記スルーホールのパターン２２では、十分に大きな量の光が透過して、平坦表面からＴＦＴのソース電極１２１に至る部分が変性するが、グレイトーン３１ａ，３１ｂでは、透過する光量が少ないため、平坦表面から一定の深さまでしか変性しない。すなわち、この露光後の現像処理において、図４に示した深さｈ１の２つの凹部７ａ，７ｂを得ることができる。
【００３９】
平坦化層１１３の現像処理後、すなわちスルーホール１２２と凹部７ａ，７ｂの形成後は、実施の形態１で説明したとおり、画素電極１０４と共通電極３の形成処理に移行する。
【００４０】
以上に説明したように、実施の形態２にかかる液晶表示セルによれば、ＩＰＳ型の液晶表示セルにおいて、信号線の両脇に位置する平坦化層部分にそれぞれ凹部を形成し、それら凹部内に共通電極が形成されているので、実施の形態１と同様な効果を享受することができる。さらに、実施の形態２にかかる液晶表示セルでは、信号線１０２の直上に位置する共通電極１０３が、平坦化層１１３の平坦表面上に位置し、十分な距離を有しているので、信号線１０２と共通電極３との間で生じる寄生容量を小さくすることができ、より安定した液晶表示を実現することができる。
【００４１】
（実施の形態３）
つぎに、実施の形態３にかかる液晶表示セルについて説明する。実施の形態３では、実施の形態１および２で示した平坦化層１１３の凹部の形成方法についての他の例を説明するものであり、得られる構造は図１または図４と同様である。実施の形態１および２は、平坦化層１１３の凹部を形成するのに、凹部に相当する位置がグレイトーンであるフォトマスクを使用したが、実施の形態３では、それら位置に露光解像度よりも小さい幅（または回折限界よりも小さい幅）のスリットを有するフォトマスクを使用する。
【００４２】
図６は、実施の形態３において、信号線の直上に凹部を形成する方法を説明するための模式図である。特に、図６（ａ）は、図１と同様な断面図であり、同図（ｂ）は、Ａ−Ａ線断面が図６（ａ）に相当する液晶表示セルの平面図である。なお、図中、図２と共通する部分には同一の符号を付してその説明を省略する。図６において、フォトマスク４０は、凹部５が形成される位置、すなわち信号線１０２の直上の位置にスリット部４１を有する。特に、このスリット部４１は、露光解像度よりも小さい幅でかつ長手方向に延伸したスリットを複数本有することを特徴としている。なお、フォトマスク４０は、実施の形態１で説明したフォトマスク２０と同様に、スリット部４１以外のパターン、すなわちスルーホールパターン２２も有する。
【００４３】
よって、平坦化層１１３上に配置されたフォトマスク４０に対して、同量かつ同時間で光を照射した場合、上記スルーホールのパターン２２では、十分に大きな量の光が透過して、平坦表面からＴＦＴのソース電極１２１に至る部分が変性する。ところが、スリット部４１では、回折によって入射光が広がることで光密度が小さくなり、このことから、平坦化層１１３は、平坦表面から一定の深さまでしか変性されない。すなわち、この露光後の現像処理において、図１に示した深さｈ１の凹部５を得ることができる。
【００４４】
平坦化層１１３の現像処理後、すなわちスルーホール１２２と凹部５の形成後は、実施の形態１で説明したとおり、画素電極１０４と共通電極３の形成処理に移行する。
【００４５】
図７は、信号線の両脇にそれぞれ凹部を形成する方法を説明するための模式図である。特に、図７（ａ）は、図４と同様な断面図であり、同図（ｂ）は、Ａ−Ａ線断面が図７（ａ）に相当する液晶表示セルの平面図である。なお、図中、図２と共通する部分には同一の符号を付してその説明を省略する。図７において、フォトマスク５０は、凹部７ａ，７ｂが形成される位置、すなわち信号線１０２の両脇の位置にスリット部５１ａ，５１ｂを有する。特に、これらスリット部５１ａ，５１ｂは、それぞれ、露光解像度よりも小さい幅でかつ長手方向に延伸したスリットを少なくとも１本有することを特徴としている。なお、フォトマスク５０は、実施の形態１で説明したフォトマスク２０と同様に、スリット部５１ａ，５１ｂ以外のパターン、すなわちスルーホールパターン２２も有する。
【００４６】
よって、平坦化層１１３上に配置されたフォトマスク５０に対して、同量かつ同時間で光を照射した場合、図６に示したフォトマスク４０と同様に、上記スルーホールのパターン２２では、平坦表面からＴＦＴのソース電極１２１に至る部分が変性するが、スリット部５１ａ，５１ｂでは、平坦表面から一定の深さまでしか変性されない。すなわち、この露光後の現像処理において、図４に示した深さｈ１の２つの凹部７ａ，７ｂを得ることができる。
【００４７】
なお、上記したスリット部を構成する各スリットは、図６および７に示したように信号線１０２の長手方向に延伸していなくてもよく、その長手方向に並べることもできる。図８は、その例を説明するための模式図であり、図８（ａ）は、図４と同様な断面図であり、同図（ｂ）は、Ａ−Ａ線断面が図８（ａ）に相当する液晶表示セルの平面図である。特に図８では、フォトマスク６０のスリット部６１が、露光解像度よりも小さい幅を有しかつ信号線１０２の長手方向に垂直な向きに所定間隔で形成された複数のスリットによって構成されている。なお、図８において、図２と共通する部分には同一の符号を付してその説明を省略する。この図８は、信号線１０２の直上に凹部５を形成する場合を示すものであるが、図７のように、信号線１０２の両脇に凹部７ａ，７ｂを形成する場合についても、スリット部６１と同様なスリットを有するフォトマスクを用いることができる。
【００４８】
以上に説明したように、実施の形態３にかかる液晶表示セルによれば、ＩＰＳ型の液晶表示セルにおいて、露光解像度より小さい幅のスリットを有するフォトマスクを使用することによっても、平坦化層部分に、実施の形態１および２で説明したような凹部を形成することができる。
【００４９】
（実施の形態４）
つぎに、実施の形態４にかかる液晶表示セルについて説明する。実施の形態４では、実施の形態３と同様に、実施の形態１および２で示した平坦化層１１３の凹部の形成方法についての他の例を説明するものであり、得られる構造は図１または図４と同様である。実施の形態１および２は、平坦化層１１３の凹部を形成するのに、凹部に相当する位置がグレイトーンであるフォトマスクを使用したが、実施の形態４では、それらグレイトーンの部分が完全に光を透過する開口部であり、かつその開口部を有するフォトマスクを、露光途中において別の凹部形成位置上に移動させることを特徴としている。
【００５０】
図９は、実施の形態４において、信号線の直上に凹部を形成する方法を説明するための模式図である。特に、図９（ａ）は、図１と同様な断面図であり、同図（ｂ）は、Ａ−Ａ線断面が図９（ａ）に相当する液晶表示セルの平面図である。なお、図中、図２と共通する部分には同一の符号を付してその説明を省略する。図９において、フォトマスク７０は、凹部５が形成される位置、すなわち信号線１０２の直上の位置に、開口部７１を有する。この開口部７１の幅は、露光解像度よりも小さい必要はない。なお、フォトマスク７０は、実施の形態１で説明したフォトマスク２０と同様に、開口部７１以外のパターン、すなわちスルーホールパターン２２も有する。
【００５１】
但し、このフォトマスク７０は、複数の液晶表示セルをマトリクス状に一度に形成する際に使用されるものとする。ここで、実施の形態１〜３で説明したフォトマスクならば、すべての液晶表示セルに対して個々に、上記したスルーホールのパターンと凹部を形成するパターンとが形成される。ところが、本実施の形態で使用するフォトマスク７０では、スルーホールはすべての液晶表示セルに対応して形成されている一方、凹部形成パターンは、走査線１０５の一つおき、または信号線１０２の一つおきに形成されている。換言すれば、露光工程でフォトマスクが最初に固定された状態では、マトリクスを構成する奇数列に配置される液晶表示セル、または奇数行に配置される液晶表示セルに対してのみ、凹部形成パターンが位置している。
【００５２】
また、従前の露光工程においては露光中にフォトマスクを移動させる必要はなかったが、本実施の形態では、上記フォトマスク７０を、露光中に以下に説明するタイミングと距離で移動させる。まず、スルーホールが形成されるのに必要な時間をｔとすると、露光を開始して時間ｔ／２が経過した際に、このフォトマスク７０を一つの液晶表示セル分だけ瞬時に移動させる。そしてその移動後、時間ｔ／２を待って、露光処理を終了する。図９で説明すれば、最初に液晶表示セル１０ａ上にスルーホールと凹部形成パターンが配置された状態で露光を開始し、時間ｔ／２に達した際に、フォトマスク７０の開口部７１を、矢印で示すように、隣の液晶表示セル１０ｂへと移動させる。その後、時間ｔ／２の露光を行う。
【００５３】
これにより、各液晶表示セルのスルーホールを形成する位置には、時間ｔ分の露光が行われる一方、凹部５を形成する位置にはそれぞれ時間ｔ／２だけしか露光されない。これは、凹部５を形成する位置においては、平坦化層１１３の表面からＴＦＴのチャネル部（図示せず）にまで至る変性を、その平坦化層１１３に与えることができないことを意味し、露光後の現像処理において、図１に示した深さｈ１の凹部５を得ることができる。
【００５４】
なお、凹部形成パターンは、液晶表示セルを１つおきにする位置に形成せずに、２つおき以上でもよく、それは凹部５の深さｈ１に応じて適宜設計可能である。なお、その場合、フォトマスク７０を移動させる時間間隔も調整する必要がある。
【００５５】
図１０は、実施の形態４において、信号線の両脇にそれぞれ凹部を形成する方法を説明するための模式図である。特に、図１０（ａ）は、図４と同様な断面図であり、同図（ｂ）は、Ａ−Ａ線断面が図１０（ａ）に相当する液晶表示セルの平面図である。なお、図中、図２と共通する部分には同一の符号を付してその説明を省略する。上記した図９の説明では、フォトマスク７０を移動させる距離と凹部形成パターンの形成位置が液晶表示セルの大きさを単位にして変化するものであったが、この図１０においては、その単位が、同じ信号線１０２を挟んだ凹部形成位置間隔となる。
【００５６】
よって、図１０に示すように、開口部８１が露光中に移動することによって、スルーホール１２２が形成される領域では、その移動前後において領域２２ａと２２ｂが一部重複して露光される。そして、その重複した部分のみに、平坦化層１１３の表面からＴＦＴのチャネル部（図示せず）にまで至るスルーホールが形成される。
【００５７】
以上に説明したように、実施の形態４にかかる液晶表示セルによれば、ＩＰＳ型の液晶表示セルにおいて、複数ある凹部形成位置の一部に対してのみ凹部形成パターンを有するフォトマスクを使用し、露光中に、所定のタイミングと距離でそのフォトマスクを移動させることによっても、平坦化層部分に、実施の形態１および２で説明したような凹部を形成することができる。
【００５８】
（実施の形態５）
つぎに、実施の形態５にかかる液晶表示セルについて説明する。実施の形態５では、実施の形態１に説明した凹部の形成を、ＴＮ型の液晶表示セルに適用させる例を説明するものである。
【００５９】
図１１は、本発明を適用した場合のＴＮ型液晶表示セルの一部断面図（ａ）と、従来のＴＮ型液晶表示セルと同位置断面図（ｂ）を示す模式図である。図１１（ｂ）に示すように、従来のＴＮ型液晶表示セルでは、アレイ基板１１上に形成されたゲート絶縁層１２上に、信号線１３が形成され、その信号線１３とゲート絶縁層１２とを覆うように平坦化層１７が形成されている。そして、その平坦化層１７の表面に、信号線１３を中心として隣接した液晶表示セルのそれぞれの画素電極１４ａ，１４ｂが形成されている。
【００６０】
この従来構造に対し、実施の形態１、３または４に説明した方法によって、平坦化層１７に凹部１６を形成し、その凹部１６の内壁上と平坦化層１７の表面にそれぞれ、画素電極１５ａ、１５ｂを形成する。但し、両画素電極が接触しないように、例えば、画素電極１５ａの先端部を凹部１６内の左側面に形成し、画素電極１５ｂの先端部を凹部１６内の右側面に形成する必要がある。
【００６１】
以上に説明したように、実施の形態５にかかる液晶表示セルによれば、ＴＮ型の液晶表示セルに対しても、実施の形態１で説明した構造を採用することができ、その効果についても同様に享受することができる。
【００６２】
なお、以上に説明した実施の形態１〜５において、信号線と平坦化層との間に保護膜が介在してもよい。
【００６３】
また、上記実施の形態１〜５において説明した液晶表示セルをマトリクス状に配置することで得られる液晶標示パネルと、走査線駆動回路と、信号線駆動回路と、その他液晶標示を行う上で必須の構成を組み合わせることにより、本発明による効果を享受する液晶表示ディスプレイを提供することもできるのはいうまでもない。
【００６４】
【発明の効果】
以上に説明したように、本発明にかかる液晶表示セルおよび液晶表示ディスプレイによれば、液晶表示セルを構成する信号線の直上または両脇であってかつ平坦化層の凹部内に、画素電極または共通電極が形成されているので、その凹部内に形成された電極が信号線に対する効果的な電界遮蔽を実現し、開口率を提言させることなく、高品位な画像表示が可能となるという効果を奏する。
【図面の簡単な説明】
【図１】実施の形態１にかかる液晶表示セルの模式図である。
【図２】実施の形態１にかかる液晶表示セルにおいて、平坦化層に凹部を形成する方法を説明するための模式図である。
【図３】共通電極近傍の電界分布を説明するための説明図である。
【図４】実施の形態２にかかる液晶表示セルの模式図である。
【図５】実施の形態２にかかる液晶表示セルにおいて、平坦化層に２つの凹部を形成する方法を説明するための模式図である。
【図６】実施の形態３において、信号線の直上に凹部を形成する方法を説明するための模式図である。
【図７】実施の形態３において、信号線の両脇にそれぞれ凹部を形成する方法を説明するための模式図である。
【図８】実施の形態３において、信号線の直上に凹部を形成する他の方法を説明するための模式図である。
【図９】実施の形態４において、信号線の直上に凹部を形成する方法を説明するための模式図である。
【図１０】実施の形態４において、信号線の両脇にそれぞれ凹部を形成する方法を説明するための模式図である。
【図１１】本発明を適用した場合のＴＮ型液晶表示セルの一部断面図（ａ）と、従来のＴＮ型液晶表示セルと同位置断面図（ｂ）を示す模式図である。
【図１２】従来のＩＰＳ型液晶表示セルの一部構造について示す模式図である。
【図１３】従来の他のＩＰＳ型液晶表示セルの一部構造について示す模式図である。
【図１４】従来の平坦化膜の形成方法を説明するための説明図である。
【符号の説明】
３，１０３  共通電極
５，７ａ，７ｂ，１６  凹部
１０ａ，１０ｂ  液晶表示セル
１１  アレイ基板
１２  ゲート絶縁層
１３，１０２  信号線
１４ａ，１４ｂ，１５ａ，１５ｂ，１０４  画素電極
１７，１１３  平坦化層
２０，３０，４０，５０，６０，７０  フォトマスク
２１，３１ａ，３１ｂ  グレイトーン
２２  スルーホールパターン
４１，５１ａ，５１ｂ，６１  スリット部
７１，８１  開口部
１０５  走査線
１０６  補助配線
１０７  電界遮蔽電極
１１１  アレイ基板
１１２  ゲート絶縁層
１２１  ソース電極
１２２  スルーホール
【図１】
2004198845.tif 000003
【図２】
2004198845.tif 000004
【図３】
2004198845.tif 000005
【図４】
2004198845.tif 000006
【図５】
2004198845.tif 000007
【図６】
2004198845.tif 000008
【図７】
2004198845.tif 000009
【図８】
2004198845.tif 000010
【図９】
2004198845.tif 000011
【図１０】
2004198845.tif 000012
【図１１】
2004198845.tif 000013
【図１２】
2004198845.tif 000014
【図１３】
2004198845.tif 000015
【図１４】
2004198845.tif 000016