(57)【要約】【課題】アイソレーションの中心周波数を調整することができる２ポート型アイソレータ、２ポート型アイソレータの製造方法および通信装置を提供する。【解決手段】中心電極基板３０は、一方の面に第１中心電極３１が形成され、他方の面に第２中心電極３２と入力ポート電極Ｐ１と出力ポート電極Ｐ２とアース電極３３，３４が形成されている。さらに、第１中心電極３１の端部３１ａと抵抗２３との間を電気的に接続するため、入力ポート電極Ｐ１から矩形状の第１抵抗接続用電極３５が延在している。同様に、第２中心電極３２の端部３２ａと抵抗２３との間を電気的に接続するため、出力ポート電極Ｐ２から矩形状の第２抵抗接続用電極３６が延在している。これら第１および第２抵抗接続用電極３５，３６はそれぞれトリミング部Ｔを有している。【選択図】  図２
2004193904.tif 000002
【特許請求の範囲】
【請求項１】
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに近接して配置され、一端が第１入出力ポートに電気的に接続され、他端がアースに電気的に接続されている第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトに近接して配置され、一端が第２入出力ポートに電気的に接続され、他端がアースに電気的に接続されている第２中心電極と、
第１中心電極の前記一端と第２中心電極の前記一端との間に電気的に接続された抵抗と、
前記第１入出力ポートとアースの間に電気的に接続された第１並列コンデンサと、
前記第２入出力ポートとアースの間に電気的に接続された第２並列コンデンサと、
第１中心電極の前記一端と前記抵抗との間を電気的に接続している第１抵抗接続用電極と、
第２中心電極の前記一端と前記抵抗との間を電気的に接続している第２抵抗接続用電極とを備え、
前記第１抵抗接続用電極および前記第２抵抗接続用電極の少なくともいずれか一方の電極がトリミング部を有していること、
を特徴とする２ポート型アイソレータ。
【請求項２】
前記第１抵抗接続用電極および前記第２抵抗接続用電極の電極幅は、抵抗接続部において前記抵抗の幅よりも大きいことを特徴とする請求項１に記載の２ポート型アイソレータ。
【請求項３】
第１入出力端子および第２入出力端子と、
前記第１入出力ポートと前記第１入出力端子の間に電気的に接続された第１直列コンデンサと、
前記第２入出力ポートと前記第２入出力端子との間に電気的に接続された第２直列コンデンサと、
を備えたことを特徴とする請求項１または請求項２に記載の２ポート型アイソレータ。
【請求項４】
前記永久磁石、前記フェライト、前記第１および第２抵抗接続用電極、前記第１および第２中心電極並びに前記抵抗を囲むケースを備え、前記ケースにトリミング作業用穴を設けたことを特徴とする請求項１〜請求項３のいずれかに記載の２ポート型アイソレータ。
【請求項５】
前記第１および第２中心電極がそれぞれ中心電極基板の表裏面に設けられるとともに、前記第１および第２抵抗接続用電極のトリミング部が前記中心電極基板の同じ面に設けられていることを特徴とする請求項１〜請求項４のいずれかに記載の２ポート型アイソレータ。
【請求項６】
前記第１および第２中心電極が前記フェライトの表面もしくは内部に配置されていることを特徴とする請求項１〜請求項４のいずれかに記載の２ポート型アイソレータ。
【請求項７】
前記抵抗と前記第１および第２並列コンデンサと前記第１および第２抵抗接続用電極とが、複数の誘電体層と電極層を積み重ねて構成した積層基板に設けられていることを特徴とする請求項１〜請求項４のいずれかに記載の２ポート型アイソレータ。
【請求項８】
請求項１〜請求項７のいずれかに記載の２ポート型アイソレータの前記トリミング部を所定の長さにわたって平行にトリミングし、アイソレーションの中心周波数を所望の値に調整することを特徴とする２ポート型アイソレータの製造方法。
【請求項９】
請求項１〜請求項７のいずれかに記載の２ポート型アイソレータを備えたことを特徴とする通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２ポート型アイソレータ、特に、マイクロ波帯で使用される２ポート型アイソレータ、２ポート型アイソレータの製造方法および通信装置に関する。
【０００２】
【従来の技術】
一般に、アイソレータは、信号を伝送方向のみに通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
例えばこの種のアイソレータとして、特許文献１に記載の２ポート型アイソレータが知られている。この２ポート型アイソレータは、ケースの内部にフェライトや並列整合用コンデンサを配置した後、抵抗が実装された中心電極基板や永久磁石などを組み付けることによって製作される。
【０００４】
中心電極基板の上下面には第１および第２中心電極が形成されており、第１中心電極と第２中心電極は互いに電気的絶縁状態で交差している。第１および第２中心電極には、それぞれ並列整合用コンデンサが電気的に並列に接続されている。さらに、第１中心電極の一端と第２中心電極の一端の間には抵抗が電気的に接続され、第１中心電極の他端と第２中心電極の他端はそれぞれ接地されている。
【０００５】
【特許文献１】
特開２００１−１８５９１２号公報
【０００６】
【発明が解決しようとする課題】
ところで、一般に、中心電極基板に形成される第１および第２中心電極は、その電極幅や電極厚み、第１中心電極と第２中心電極の相対的位置関係、あるいは、第１中心電極と第２中心電極の交差角度がばらついてしまう。このため、２ポート型アイソレータの挿入損失、反射損失およびアイソレーションの中心周波数がばらつき、最悪の場合、所望の特性が得られず不良品となってしまうという問題がある。
【０００７】
ここで、挿入損失と反射損失のばらつきは、以下のようにすれば解消できる。まず、アイソレータを組み立てる前に中心電極基板の第１および第２中心電極の寸法を測定しておく。次に、この測定データに基づいて前記中心電極基板との組み合わせに適した静電容量の並列整合用コンデンサを選択する。こうして、中心電極基板毎に適切な静電容量を有した並列整合用コンデンサを組み合わせることにより、挿入損失と反射損失のばらつきが抑えられ、所望の特性を得ることができる。
【０００８】
しかし、アイソレーションの中心周波数のばらつきは、特許文献１の２ポート型アイソレータでは解消できなかった。なぜなら、アイソレーションの中心周波数は、主に、第１中心電極と第２中心電極の相対的位置関係や交差角度によって決定されるため、並列整合用コンデンサの静電容量変更による調整が不可能だからである。このため、アイソレータを組み立てる前に、所望のアイソレーションの中心周波数を有する中心電極基板のみを選別し、不良となった中心電極基板を廃棄することにより、所望の特性の２ポート型アイソレータを得ていた。
【０００９】
そこで、本発明の目的は、アイソレーションの中心周波数を調整することができる２ポート型アイソレータ、２ポート型アイソレータの製造方法および通信装置を提供することにある。
【００１０】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る２ポート型アイソレータは、
（ａ）永久磁石と、
（ｂ）前記永久磁石により直流磁界が印加されるフェライトと、
（ｃ）前記フェライトに近接して配置され、一端が第１入出力ポートに電気的に接続され、他端がアースに電気的に接続されている第１中心電極と、
（ｄ）前記第１中心電極と電気的絶縁状態で交差して前記フェライトに近接して配置され、一端が第２入出力ポートに電気的に接続され、他端がアースに電気的に接続されている第２中心電極と、
（ｅ）第１中心電極の前記一端と第２中心電極の前記一端との間に電気的に接続された抵抗と、
（ｆ）前記第１入出力ポートとアースの間に電気的に接続された第１並列コンデンサと、
（ｇ）前記第２入出力ポートとアースの間に電気的に接続された第２並列コンデンサと、
（ｈ）第１中心電極の前記一端と前記抵抗との間を電気的に接続している第１抵抗接続用電極と、
（ｉ）第２中心電極の前記一端と前記抵抗との間を電気的に接続している第２抵抗接続用電極とを備え、
（ｊ）前記第１抵抗接続用電極および前記第２抵抗接続用電極の少なくともいずれか一方の電極がトリミング部を有していること、
を特徴とする。
【００１１】
第１および第２中心電極はそれぞれ中心電極基板の表裏面に設けられるとともに、第１および第２抵抗接続用電極のトリミング部は中心電極基板の同じ面に設けられている。あるいは、第１および第２中心電極はフェライトの表面もしくは内部に配置されている。
【００１２】
以上の構成により、第１抵抗接続用電極や第２抵抗接続用電極のトリミング部をトリミングして電極幅を狭くすることにより、アイソレーションの中心周波数は低周波側に移動する。トリミング部の電極幅は抵抗の幅よりも大きいことが望ましい。なぜなら、電極幅の方向において抵抗と重ならない部分が確保され、所定の長さにわたって平行にトリミングでき、トリミング作業がし易くなるからである。
【００１３】
また、入出力インピーダンスが高くて整合がとれないために挿入損失が大きくなっている場合には、第１入出力ポートと第１入出力端子の間に第１直列コンデンサを電気的に接続するとともに、第２入出力ポートと第２入出力端子の間に第２直列コンデンサを電気的に接続するとよい。これにより、整合がとれ、挿入損失が改善される。
【００１４】
また、本発明に係る２ポート型アイソレータは、永久磁石、フェライト、第１および第２抵抗接続用電極、第１および第２中心電極並びに抵抗を囲むケースに、トリミング作業用穴を設けたことを特徴とする。以上の構成により、２ポート型アイソレータを組み立てた後でも、トリミング作業用穴を通して、第１抵抗接続用電極や第２抵抗接続用電極のトリミング部をトリミングできる。
【００１５】
また、抵抗と第１および第２並列コンデンサと第１および第２抵抗接続用電極とが、複数の誘電体層と電極層を積み重ねて構成した積層基板に設けられていることを特徴とする。これにより、抵抗、第１並列コンデンサ、第２並列コンデンサ、第１抵抗接続用電極および第２抵抗接続用電極相互間のはんだによる接続箇所が減り、接続信頼性が向上するとともに、アイソレータの小型低背化が図れる。
【００１６】
また、本発明に係る通信装置は、上述の２ポート型アイソレータを備えることにより、アイソレーション特性が向上するとともに、製造コストの低減が可能となる。
【００１７】
【発明の実施の形態】
以下、本発明に係る２ポート型アイソレータ、２ポート型アイソレータの製造方法および通信装置の実施形態について添付の図面を参照して説明する。
【００１８】
［第１実施形態、図１〜図５］
図１は、２ポートの集中定数型アイソレータ１の分解斜視図である。該２ポート型アイソレータ１は、概略、永久磁石９と、フェライト２０と、並列整合用コンデンサ２１，２２と、抵抗２３と、アース導体として機能する（コンデンサとして機能させない）チップコンデンサ２４と、中心電極基板３０と、樹脂製端子ケース３と、金属製上側ケース４と、金属製下側ケース８とからなる。
【００１９】
金属製下側ケース８は、左右の側壁８ｂと底部８ａを有している。この金属製下側ケース８は、インサートモールド法によって、樹脂製端子ケース３と一体成形されている。金属製下側ケース８の底部８ａの対向する一対の辺からは、それぞれ二本のアース端子１６が延在している。また、金属製上側ケース４は、平面視矩形状であり、上部４ａと左右の側壁４ｂを有している。
【００２０】
金属製上側ケース４および金属製下側ケース８は、磁気回路を形成するため、鉄等の透磁率の高い材料を主成分とする薄板を金型による打ち抜き、曲げ加工をした後、その表面に銅めっきを施し、さらに銀めっきを施して得る。
【００２１】
樹脂製端子ケース３は、底部３ａと二つの側部３ｂを有している。この底部３ａの中央部には矩形状の開口部３ｃが形成されている。開口部３ｃに隣接する位置には、抵抗２３を収容するための凹部３ｄが形成されている。開口部３ｃには、金属製下側ケース８の底部８ａが露出している。樹脂製端子ケース３には、入力端子１４および出力端子１５がインサートモールドされている。入力端子１４および出力端子１５は、それぞれ一端が樹脂製端子ケース３の外側面に露出し、他端が樹脂製端子ケース３の底部３ａに露出して入力引出電極１４ａ、出力引出電極１５ａとされる。
【００２２】
永久磁石９は略直方体形状を有する。この永久磁石９は、あらかじめ着磁されているものをアイソレータ１に組み込んでもよいし、着磁されていない状態でアイソレータ１に組み込み、その後に着磁してもよい。また、フェライト２０は略直方体形状を有する。
【００２３】
中心電極基板３０は、表面に第１中心電極３１が形成され、裏面に第２中心電極３２と入力ポート電極Ｐ１と出力ポート電極Ｐ２とアース電極３３，３４が形成されている。図２には、裏面側から見た中心電極基板３０が示されている。中心電極基板３０は、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂等の樹脂と、紙、ガラスクロス等の基材からなる。また、中心電極３１，３２やポート電極Ｐ１，Ｐ２は、印刷法や導電性材料（例えば、銅）によるめっき後エッチングする方法等によりパターン形成されている。
【００２４】
表面に形成された第１中心電極３１の一方の端部３１ａは、スルーホール４１を介して裏面に形成された入力ポート電極Ｐ１に電気的に接続されている。第１中心電極３１の他方の端部３１ｂは、スルーホール４１を介して裏面に形成されたアース電極３３に電気的に接続されている。一方、裏面に形成された第２中心電極３２の一方の端部３２ａは出力ポート電極Ｐ２に電気的に接続され、他方の端部３２ｂはアース電極３４に電気的に接続されている。第１中心電極３１と第２中心電極３２は略９０度で交差している。
【００２５】
さらに、第１中心電極３１の端部３１ａと抵抗２３との間を電気的に接続するため、入力ポート電極Ｐ１から矩形状の第１抵抗接続用電極３５が延在している。同様に、第２中心電極３２の端部３２ａと抵抗２３との間を電気的に接続するため、出力ポート電極Ｐ２から矩形状の第２抵抗接続用電極３６が延在している。これら第１および第２抵抗接続用電極３５，３６はそれぞれトリミング部Ｔ（図２において斜線で表示した領域）を有している。抵抗接続用電極３５，３６の電極幅Ｗは長さ方向に一定であり、抵抗接続部において抵抗２３の幅Ｄよりも大きく設定されている。これにより、電極幅Ｗの方向において抵抗２３と重ならない部分（トリミング部Ｔ）が確保される。従って、抵抗２３を中心電極基板３０にはんだ付けした後でもトリミング部Ｔをトリミングすることができ、トリミング作業がし易くなる。
【００２６】
抵抗２３は、基板の両端部に厚膜印刷等で端子電極を形成し、その間に抵抗体を配設している。抵抗２３は、通常、トリミング部Ｔをトリミングする前に中心電極基板３０の抵抗接続用電極３５，３６にはんだ付け実装されるが、トリミング後に中心電極基板３０にはんだ付け実装してもよい。
【００２７】
トリミング作業方法の一例を以下に説明する。例えば試験装置で抵抗２３をはんだ付け実装した中心電極基板３０のアイソレーション特性を測定する。この測定結果からトリミング量を決定する。次に、レーザやサンドブラスタやリュータなどを用いて、トリミング部Ｔを所定の長さにわたって抵抗接続用電極３５，３６の長さ方向に平行に削る。これにより、アイソレーションの中心周波数を所望の値（具体的には、挿入損失の中心周波数に合致する値）に合わせることができる。この結果、中心電極３１，３２の電極幅ばらつき、中心電極３１，３２の相対的位置ずれ、あるいは、中心電極３１，３２の交差角度ばらつきによるアイソレーションの中心周波数のばらつきを低減することができる。
【００２８】
並列整合用コンデンサ２１，２２には、上下面にコンデンサ電極を配設している単板コンデンサが使用されている。チップコンデンサ２４は、コンデンサとしての機能を利用するものではなく、単にその外部電極２４ａ，２４ｂを、中心電極３１，３２と金属製下側ケース８を電気的に接続する接続導体として利用するものである。
【００２９】
以上の構成部品は、以下のようにして組み立てられる。並列整合用コンデンサ２１，２２やチップコンデンサ２４やフェライト２０を樹脂製端子ケース３の開口部３ｃに収容する。このとき、チップコンデンサ２４の外部電極２４ａ，２４ｂと並列整合用コンデンサ２１，２２の下面側（コールド側）コンデンサ電極は、樹脂製端子ケース３の開口部３ｃに露出している金属製下側ケース８の底部８ａにそれぞれ接地される。
【００３０】
次に、抵抗２３をはんだ付けした中心電極基板３０を樹脂製端子ケース３内に収容する。このとき、中心電極基板３０の平面視において、第１中心電極３１と第２中心電極３２とが交差している位置にフェライト２０が配置される。抵抗２３は凹部３ｄに収容される。入力ポート電極Ｐ１は、並列整合用コンデンサ２１の上面側コンデンサ電極と入力引出電極１４ａとに接続される。出力ポート電極Ｐ２は、並列整合用コンデンサ２２の上面側コンデンサ電極と出力引出電極１５ａとに接続される。アース電極３３，３４は、それぞれチップコンデンサ２４の外部電極２４ａ，２４ｂに接続される。
【００３１】
さらに、その上から金属製上側ケース４を装着する。金属製上側ケース４の上部４ａの下側には永久磁石９が配置されている。これにより、永久磁石９は、中心電極基板３０の下方に配置されているフェライト２０に直流磁界を印加する。金属製下側ケース８と金属製上側ケース４は、電気的に接続して金属ケースをなし、永久磁石９やフェライト２０とともに磁気回路を構成しており、ヨークとしても機能している。
【００３２】
並列整合用コンデンサ２１，２２、チップコンデンサ２４、引出電極１４ａ，１５ａ、金属製上側ケース４および金属製下側ケース８相互間の電気的接続には、はんだリフロー等の方法が用いられる。こうして、２ポート型アイソレータ１が得られる。
【００３３】
図３はアイソレータ１の動作原理を説明するための回路図、図４はアイソレータ１の等価回路図である。図３において、矢印は中心電極３１，３２の下の高周波磁界の向きである。
【００３４】
順方向の信号の透過を考えると、図３の（Ａ）に示すように、入力端子１４から第１中心電極３１に入力された高周波信号は、フェライト２０内で９０度回転する。回転した高周波信号は、第２中心電極３２を伝播して出力端子１５から出力される。アース端子１６の電位を０とすると、高周波磁界の方向から、入力端子１４の電位は＋Ｖ、出力端子１５の電位は＋Ｖとなる。従って、抵抗２３の両端に電位差がないため、抵抗２３には高周波信号が流れず、入力端子１４から入った高周波信号はそのまま出力端子１５から出力される。
【００３５】
一方、逆方向の信号の入射を考えると、図３の（Ｂ）に示すように、出力端子１５から第２中心電極３２に入力された高周波信号は、フェライト２０内で９０度回転する。回転した高周波信号は、第１中心電極３１を伝播して入力端子１４から出力されるはずであるが、このとき、高周波磁界の向きが図３の（Ａ）と逆向きとなる。高周波磁界の向きが図３の（Ａ）と逆向きなので、アース端子１６の電位を０とすると、入力端子１４の電位は−Ｖとなる。高周波磁界の方向から、入力端子１４の電位は−Ｖ、出力端子１５の電位は＋Ｖとなり、抵抗２３の両端に電位差＋２Ｖが生じる。このため、高周波信号は抵抗２３を伝播し、抵抗２３によって熱に変換され（電力消費され）、理想的には入力端子１４からは高周波信号は出力されない。なお、抵抗２３は、リアクタンス成分が少ないため、アイソレーション特性は広帯域となる。
【００３６】
ところが、実際には、中心電極３１，３２の電極幅がばらついていたり、中心電極３１，３２の相対的位置がずれていたり、中心電極３１，３２の交差角度がばらついていたりするため、第１中心電極３１のインダクタンスＬ１と第２中心電極３２のインダクタンスＬ２とは、通常、Ｌ１≠Ｌ２の関係にある。
【００３７】
さらに、図４に示す等価回路のように、入力端子１４と並列整合用コンデンサ２１の間には、入力端子１４や入力ポート電極Ｐ１や並列整合用コンデンサ２１のコンデンサ電極自身に発生する残留インダクタンスＬｓ１が存在している。入力端子１４と第１中心電極３１の間には、入力端子１４や入力ポート電極Ｐ１自身に発生する残留インダクタンスＬｓ２が存在している。第１中心電極３１とアース端子１６の間には、アース電極３３やチップコンデンサ２４の外部電極２４ａや金属製下側ケース８自身に発生する残留インダクタンスＬｓ３が存在している。
【００３８】
そして、出力端子１５と並列整合用コンデンサ２２の間には、出力端子１５や出力ポート電極Ｐ２や並列整合用コンデンサ２２のコンデンサ電極自身に発生する残留インダクタンスＬｓ４が存在している。出力端子１５と第２中心電極３２の間には、出力端子１５や出力ポート電極Ｐ２自身に発生する残留インダクタンスＬｓ５が存在している。第２中心電極３２とアース端子１６の間には、アース電極３４やチップコンデンサ２４の外部電極２４ｂや金属製下側ケース８自身に発生する残留インダクタンスＬｓ６が存在している。
【００３９】
そして、これら入力端子１４側の残留インダクタンスの和（Ｌｓ１＋Ｌｓ２＋Ｌｓ３）と出力端子１５側の残留インダクタンスの和（Ｌｓ４＋Ｌｓ５＋Ｌｓ６）も、通常、（Ｌｓ１＋Ｌｓ２＋Ｌｓ３）≠（Ｌｓ４＋Ｌｓ５＋Ｌｓ６）の関係にある。
【００４０】
このため、図３で説明した理想的な動作からずれてしまい、所望の周波数で抵抗２３の両端に電位差＋２Ｖが発生しない。そこで、抵抗２３の両端に電位差＋２Ｖが発生するように、第１および第２抵抗接続用電極３５，３６のトリミング部Ｔをそれぞれ所定の長さにわたって削り、電極幅を細くさせる。これにより、第１および第２抵抗接続用電極３５，３６のインダクタンスＬ３，Ｌ４はそれぞれ適した数値に調整され、入力端子１４側のインダクタンスの総和（Ｌ１＋Ｌ３＋Ｌｓ１＋Ｌｓ２＋Ｌｓ３）と出力端子１５側のインダクタンスの総和（Ｌ２＋Ｌ４＋Ｌｓ４＋Ｌｓ５＋Ｌｓ６）とが略等しくなる。この結果、アイソレーションの中心周波数を所望の値に合わせることができ、中心電極３１，３２の電極幅ばらつきや相対的位置ずれや交差角度ばらつきによるアイソレーションの中心周波数のばらつきを抑えることができる。
【００４１】
具体的に数値を用いて説明する。図５は、抵抗接続用電極３５，３６の電極幅Ｗと、アイソレータ１の挿入損失、アイソレーションおよび入出力反射損失のそれぞれの中心周波数との関係を評価した結果を示すグラフである。このとき、抵抗２３には幅Ｄが０．３ｍｍ、長さが０．６ｍｍ、外部電極２４ａ，２４ｂの幅が０．１２ｍｍのチップ部品を用いた。抵抗２３の抵抗値Ｒは、中心電極３１（３２）と並列整合用コンデンサ２１（２２）との並列共振インピーダンスに対応させて、挿入損失が最もよくなる値９１Ωに設定した。抵抗接続用電極３５と３６の間の距離は０．２ｍｍに設定した。また、トリミング部Ｔにおけるトリミング（削り）の長さは、抵抗接続用電極３５，３６とも０．３５ｍｍとした。
【００４２】
そして、アイソレータ１を２５２０ＭＨｚで動作させたい場合、予め抵抗接続用電極３５，３６の電極幅Ｗを従来より太い０．６ｍｍに設計してアイソレーションの中心周波数が必ず２５２０ＭＨｚ以上になるようにしておく。従来であれば抵抗接続用電極３５，３６の電極幅Ｗは約０．３ｍｍに設計していた。これにより、抵抗接続用電極３５，３６はそれぞれトリミング部Ｔを有することになる。次に、このトリミング部Ｔを削って抵抗接続用電極３５，３６の電極幅Ｗを狭くしていくことで、アイソレーションの中心周波数を低くし、所望の中心周波数の２５２０ＭＨｚにすることができる。
【００４３】
［第２実施形態、図６および図７］
前記第１実施形態のアイソレータ１において、並列整合用コンデンサ２１，２２だけでは入出力インピーダンスが高くて整合がとれない場合が生じる。この場合には、図６および図７に示すように、第１実施形態のアイソレータ１にさらに二つの直列整合用コンデンサ２５，２６を接続する。
【００４４】
直列整合用コンデンサ２５，２６には、上下面にコンデンサ電極を配設している単板コンデンサが使用されている。直列整合用コンデンサ２５は入力ポート電極Ｐ１と入力引出電極１４ａとの間に直列に接続されている。直列整合用コンデンサ２６は出力ポート電極Ｐ２と出力引出電極１５ａとの間に直列に接続されている。
【００４５】
以上の構成からなる２ポート型アイソレータ１Ａは、並列整合用コンデンサ２１，２２と直列整合用コンデンサ２５，２６の静電容量を変えることによって簡単にインピーダンス整合をとることができ、挿入損失を改善することができる。
【００４６】
［第３実施形態、図８］
第３実施形態は、組み立て完了後でも、抵抗接続用電極のトリミング部をトリミングすることができる２ポート型アイソレータについて説明する。
【００４７】
図８は、組み立て完了後の２ポート型アイソレータ１Ｂを底面側から見た図である。このアイソレータ１Ｂは、前記第１実施形態の２ポート型アイソレータ１の金属製下側ケース８の底部８ａに、トリミング作業用穴４５，４６を設けたものと同様のものである。抵抗接続用電極３５，３６のトリミング部Ｔは、トリミング作業用穴４５，４６を通して露出している。
【００４８】
従って、組み立て完了後のアイソレータ１Ｂのアイソレーション特性を測定し、仮にアイソレーションが規格から外れていた場合には、トリミング作業用穴４５，４６を通してトリミング部Ｔを削り、所望のアイソレーションの中心周波数に合わせることができる。この結果、不良数を低減でき、製造コストを抑えることができる。
【００４９】
［第４実施形態、図９〜図１１］
図９は、本発明に係る２ポート型アイソレータの別の実施形態を示す分解斜視図である。該２ポート型アイソレータ５１は、概略、永久磁石５９と、フェライト６０と、積層基板７０と、金属製ケース５４とからなる。金属製ケース５４は平面視矩形状であり、四つの側壁５４ｂと上部５４ａを有している。
【００５０】
フェライト６０は略直方体形状であり、内部に第１中心電極６１と第２中心電極６２が互いに電気的絶縁状態で略９０度交差して配設されている。第１中心電極６１の一端は入力側ホット電極６３に電気的に接続され、他端はグランド側コールド電極（図示せず）に電気的に接続されている。第２中心電極６２の一端は出力側ホット電極６４に電気的に接続され、他端はグランド側コールド電極（図示せず）に電気的に接続されている。
【００５１】
積層基板７０は、複数の誘電体層とコンデンサ電極層を積み重ねて構成した多層基板である。図示しないが、この積層基板７０の内部には、前記第１実施形態および第２実施形態で説明した並列整合用コンデンサや直列整合用コンデンサが内蔵されている。積層基板７０の上面には、フェライト実装用ランド７１，７２，７３，７４が設けられている。これらフェライト実装用ランド７１〜７４はそれぞれフェライト６０の入出力側ホット電極６３，６４やグランド側コールド電極に接続する。ここに、フェライト実装用ランド７１，７２はそれぞれ入力ポート電極Ｐ１および出力ポート電極Ｐ２に相当する。
【００５２】
積層基板７０の対向する二つの端面には、入力端子８４，出力端子８５および四つのアース端子８６が半円筒状壁面に設けられている。これらの端子８４〜８６は、図１０に示すように積層基板７０の下面に延在している。そして、積層基板７０の下面において、対向する二組のアース端子８６はそれぞれ電極８７，８８で電気的に接続されている。ただし、アース端子８６は必ずしも電極８７，８８で電気的に接続する必要はなく、四つのアース端子８６を独立させておいてもよい。一方、入力端子８４と出力端子８５からは、それぞれ矩形状の抵抗接続用電極７５，７６がそれぞれ対向するように延在している。抵抗接続用電極７５，７６はそれぞれトリミング部Ｔ（図１０において斜線で表示した領域）を有している。入力端子８４および出力端子８５はそれぞれ、積層基板７０の内部に設けたビアホールや電極を介してフェライト実装用ランド７１，７２に電気的に接続している。アース端子８６も同様に、積層基板７０の内部に設けたビアホールや電極を介してフェライト実装用ランド７３，７４に電気的に接続している。
【００５３】
さらに、印刷抵抗８０が二つの抵抗接続用電極７５，７６に跨るように、スクリーン印刷法などの方法で形成される。
【００５４】
以上の構成部品は、以下のようにして組み立てられる。積層基板７０の上面に永久磁石５９とフェライト６０が搭載され実装される。さらに、その上から金属製ケース５４が装着される。こうして、２ポート型アイソレータ５１が得られる。
【００５５】
このアイソレータ５１は、並列整合用コンデンサや直列整合用コンデンサや抵抗に個々のチップ部品を使用せず、積層基板７０に内蔵したり、薄膜化して積層基板７０の表面に形成したりしている。従って、はんだ付け接続箇所が減り、接続信頼性が向上するとともに、アイソレータ５１を小型低背化することが可能となる。
【００５６】
また、このアイソレータ５１は、底面に抵抗接続用電極７５，７６のトリミング部Ｔが露出しているので、組み立て完了後でもトリミング部Ｔを削り、所望のアイソレーションの中心周波数に合わせることができる。なお、積層基板７０はアイソレータの仕様に合わせて種々変形することができ、例えば図１１に示す積層基板７０Ａのように、アース端子８６を入出力端子８４，８５を設けた端面とは異なる端面に設けてもよい。
【００５７】
［第５実施形態、図１２］
本第５実施形態では、携帯電話を例にして、通信装置の実施の形態を説明する。
【００５８】
図１２は、携帯電話１２０のＲＦ部分の電気回路ブロック図である。図１２において、１２２はアンテナ素子、１２３はデュプレクサ、１３１はアイソレータ、１３２は送信側電力増幅器、１３３は送信側段間用帯域通過フィルタ、１３４は送信側ミキサ、１３５は受信側低ノイズ増幅器、１３６は受信側段間用帯域通過フィルタ、１３７は受信側ミキサ、１３８は電圧制御発振器（ＶＣＯ）、１３９はローカル用帯域通過フィルタである。
【００５９】
ここに、アイソレータ１３１として、前記第１〜第４実施形態のアイソレータ１，１Ａ，１Ｂ，５１を使用することができる。これらのアイソレータ１，１Ａ，１Ｂ，５１を実装することにより、アイソレーション特性が向上するとともに製造コストの安価な携帯電話を実現することができる。
【００６０】
［他の実施形態］
本発明は、前記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の構成に変更することができる。例えば、樹脂製端子ケース３と金属製下側ケース８はインサートモールドで形成したとして説明したが、これに限定されるものではなく、樹脂製端子ケース３と金属製下側ケース８を別々に形成し、組み合わせたものであってもよい。また、前記第１〜第４実施形態では、入力端子を１４，８４、出力端子を１５，８５として説明したが、これに限定されるものではなく、入力端子を１５，８５、出力端子を１４，８４にしてもよい。
【００６１】
さらに、前記実施形態では、中心電極３１，３２を中心電極基板３０の表裏面に形成したアイソレータや、中心電極６１，６２をフェライト６０の内部に形成したアイソレータについて説明したが必ずしもこれに限るものではない。例えば、フェライト上に印刷法や導電性材料によるめっき後エッチングする方法などにより中心電極をパターン形成したアイソレータであってもよい。
【００６２】
あるいは、２本の中心電極と該中心電極の共通のアース電極とからなる金属材を用いたアイソレータであってもよい。この金属材のアース電極は、フェライトの下面を覆うように配置される。一方、２本の中心電極は、フェライトを包むように折り曲げ加工され、絶縁性シートを介在させて、フェライトの上面で相互が略９０度で交差するように配置される。中心電極はそれぞれの一端側にポート部Ｐ１，Ｐ２を有し、はんだで並列整合用コンデンサの上面側コンデンサ電極に電気的に接続する。
【００６３】
あるいは、線状の２本の中心電極を、相互が略９０度で交差するようにフェライトに巻き回したアイソレータであってもよい。
【００６４】
【発明の効果】
以上の説明で明らかなように、本発明によれば、第１抵抗接続用電極や第２抵抗接続用電極のトリミング部をトリミングして電極幅を狭くすることにより、アイソレーションの中心周波数を所望の値に合わせることができる。この結果、第１および第２中心電極の電極幅ばらつきや相対的位置ずれや交差角度ばらつきによるアイソレーションの中心周波数のばらつきを抑えることができる。
【図面の簡単な説明】
【図１】本発明に係る２ポート型アイソレータの第１実施形態を示す分解斜視図。
【図２】図１に示した中心電極基板を裏面側から見た平面図。
【図３】図１に示した２ポート型アイソレータの動作原理を説明するための回路図。
【図４】図１に示した２ポート型アイソレータの等価回路図。
【図５】抵抗接続用電極の電極幅Ｗと、アイソレータの挿入損失、アイソレーションおよび入出力反射損失のそれぞれの中心周波数との関係を評価した結果を示すグラフ。
【図６】本発明に係る２ポート型アイソレータの第２実施形態を示す分解斜視図。
【図７】図６に示した２ポート型アイソレータの等価回路図。
【図８】本発明に係る２ポート型アイソレータの第３実施形態を示す底面図。
【図９】本発明に係る２ポート型アイソレータの第４実施形態を示す分解斜視図。
【図１０】図９に示した積層基板を裏面側から見た平面図。
【図１１】図９に示した積層基板の変形例を裏面側から見た平面図。
【図１２】本発明に係る通信装置の一実施形態を示すブロック図。
【符号の説明】
１，１Ａ，１Ｂ，５１…２ポート型アイソレータ
４，８，５４…金属製ケース
９，５９…永久磁石
１４，１５，８４，８５…入出力端子
２０，６０…フェライト
２１，２２…並列整合用コンデンサ
２３，８０…抵抗
２５，２６…直列整合用コンデンサ
３０…中心電極基板
３１，３２，６１，６２…中心電極
３５，３６，７５，７６…抵抗接続用電極
４５，４６…トリミング作業用穴
７０…積層基板
１２０…携帯電話
Ｐ１…入力ポート電極
Ｐ２…出力ポート電極
Ｔ…トリミング部
【図１】
2004193904.tif 000003
【図２】
2004193904.tif 000004
【図３】
2004193904.tif 000005
【図４】
2004193904.tif 000006
【図５】
2004193904.tif 000007
【図６】
2004193904.tif 000008
【図７】
2004193904.tif 000009
【図８】
2004193904.tif 000010
【図９】
2004193904.tif 000011
【図１０】
2004193904.tif 000012
【図１１】
2004193904.tif 000013
【図１２】
2004193904.tif 000014