(57)【要約】【課題】半導体回路において、回路素子を静電破壊から保護するとともに高速信号を伝達する。【解決手段】半導体回路は、所定値以上の電圧が印加されるとその電圧を放電する保護回路１２と、回路素子を含むセル部１０と、保護回路１２を経由してセル部１０に接続された第一のパッド電極１４と、保護回路１２を経由することなくセル部１０に接続された第二のパッド電極１６と、これらを接続する配線１８とを含む。第二のパッド電極１６は、絶縁膜２２により覆われた構成とすることができ、絶縁層２２には第二のパッド電極１６が露出する開口部２４が形成される。開口部２４は、半導体回路の所定の製造工程において、いわゆる前工程、搬送、ダイシング、リードフレームへのマウント作業等、静電破壊が生じやすい工程が終了した後に形成される。【選択図】  図２
2004281704.tif 000002
【特許請求の範囲】
【請求項１】
回路素子に信号を伝達する信号伝達回路であって、
所定値以上の電圧が印加されると当該電圧を放電する保護回路と、
前記保護回路を経由して前記回路素子に電気的に接続された第一の入力端子と、
前記保護回路を経由することなく前記回路素子に電気的に接続された第二の入力端子と、
少なくとも前記第二の入力端子を覆う絶縁膜と、
を含み、
前記絶縁膜には前記第二の入力端子が露出する開口部が形成されたことを特徴とする信号伝達回路。
【請求項２】
請求項１に記載の信号伝達回路において、
前記第二の入力端子は、前記開口部の開口面積よりも広く形成された電極パッドを含むことを特徴とする信号伝達回路。
【請求項３】
回路素子に信号を伝達する信号伝達回路であって、
所定値以上の電圧が印加されると当該電圧を放電させる保護回路と、
前記保護回路を経由して前記回路素子に電気的に接続された第一の入力端子と、
前記保護回路を経由することなく前記回路素子に電気的に接続された第二の入力端子と、
前記第一の入力端子および前記第二の入力端子を覆う絶縁膜と、
を含み、
前記絶縁膜には、前記第一の入力端子が露出する開口部が形成され、
前記第二の入力端子は、前記開口部の開口面積よりも広く形成された電極パッドを含むことを特徴とする信号伝達回路。
【請求項４】
回路素子に信号を伝達する信号伝達回路の製造方法であって、
基板上に、所定値以上の電圧が印加されると当該電圧を放電させる保護回路と、前記保護回路を経由して前記回路素子に電気的に接続された第一の入力端子と、前記保護回路を経由することなく前記回路素子に電気的に接続された第二の入力端子と、を形成する工程と、
前記第二の入力端子を覆う絶縁膜を形成する工程と、
前記絶縁膜に前記第二の入力端子が露出する開口部を形成する工程と、
を含むことを特徴とする信号伝達回路の製造方法。
【請求項５】
請求項４に記載の信号伝達回路の製造方法において、
前記第二の入力端子は、電極パッドを含むように形成され、
前記開口部の開口面積が前記電極パッドの面積よりも狭くなるように当該開口部を形成することを特徴とする信号伝達回路の製造方法。
【請求項６】
基板上に、回路素子と、所定値以上の電圧が印加されると当該電圧を放電させる保護回路と、前記保護回路を経由して前記回路素子に電気的に接続された第一の入力端子と、前記保護回路を経由することなく前記回路素子に電気的に接続された第二の入力端子と、を形成する工程と、
前記第二の入力端子を覆う絶縁膜を形成する工程と、
前記回路素子を他の領域から分離する工程と、
前記分離する工程の後に、前記絶縁膜に前記第二の入力端子が露出する開口部を形成する工程と、
を含むことを特徴とする半導体回路の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号伝達回路、信号伝達回路の製造方法、および半導体回路の製造方法に関する。本発明はとくに、所定の製造工程中には回路素子の静電破壊を防止するとともに、その製造工程終了後には回路素子への高速信号の伝達を可能とする信号伝達回路、信号伝達回路の製造方法、および半導体回路の製造方法に関する。
【０００２】
【従来の技術】
半導体回路には、実装時や搬送時における静電破壊を防止するため、静電気に起因して回路素子に侵入する高電圧パルスを抑制するための保護回路が設けられている。たとえば、特許文献１には、静電対策としてトランジスタ型保護回路および直列抵抗とを備えた半導体回路が開示されている。これにより、外部からの信号は、保護回路を経由して内部回路へ伝達されるため、静電破壊を防止することができるようになっている。
【０００３】
【特許文献１】
特開平５−１０２４１１号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の保護回路を有する半導体回路においては、半導体回路の製造後においても、内部回路へは、保護回路を経由して信号が伝達されるため、高速信号を入力する場合に内部回路へ入力される信号速度が低下するという問題があった。
【０００５】
本発明は、上記事情に鑑みなされたものであり、その目的は、半導体回路に入力される信号速度を低下させることなく、静電破壊を防止する技術を提供することにある。
【０００６】
【課題を解決するための手段】
本発明によれば、回路素子に信号を伝達する信号伝達回路が提供される。この信号伝達回路は、所定値以上の電圧が印加されると当該電圧を放電する保護回路と、保護回路を経由して回路素子に電気的に接続された第一の入力端子と、保護回路を経由することなく回路素子に電気的に接続された第二の入力端子と、少なくとも第二の入力端子を覆う絶縁膜と、を含む。ここで、絶縁膜には第二の入力端子が露出する開口部が形成される。
【０００７】
ここで、保護回路を経由して接続するとは、入力された信号に対して保護回路の機能が果たされるように接続されることをいう。第一の経路において、保護回路は、入力端子と回路素子とを接続する配線上に設けられていてもよく、入力端子と回路素子とを接続する配線から分岐した配線上に設けられていてもよい。
【０００８】
このようにすれば、たとえば異なる基板に形成された回路素子どうしを接続する場合のように、静電破壊が起こる可能性があるときは第一の入力端子から信号入力することができ、高速信号を入力する場合のように信号を遅延させたくない場合には第二の入力端子から信号を入力することができる。
【０００９】
第二の入力端子を露出する開口部は、半導体回路の所定の製造工程において、いわゆる前工程、搬送、ダイシング、リードフレームへのマウント作業等、静電破壊が生じやすい工程が終了した後に形成される。これにより、これらの工程においては回路素子を保護することができるとともに、開口部を形成して第二の端子を露出させた後は、第二の端子から信号を入力することができ、高速信号を遅滞なく回路素子に伝達することができる。
【００１０】
本発明の信号伝達回路において、第二の入力端子は、開口部の開口面積よりも広く形成されてよい。ここで、開口部は、たとえばＣＯ２レーザー等のレーザーにより形成することができる。第二の入力端子は銅、銀、またはアルミニウム等比較的低抵抗の金属により構成される。第二の入力端子を開口部の開口面積より広く形成することにより、開口部をレーザーで形成する際に、第二の入力端子を構成する銅、銀、またはアルミニウム等の金属に対して吸収率の低い波長を選択することにより、入力端子自体がマスクとなりレーザーを反射するので、その下の層をレーザーから保護することができる。また、開口部は、リソグラフィ技術を用いたドライエッチングやドリル等を用いて形成することもできる。開口部をドライエッチングにより形成する場合、使用するガスおよび圧力を適正に選択および設定することにより、入力端子自体がマスクとなるので、その下の層を保護することができる。
【００１１】
本発明によれば、回路素子に信号を伝達する信号伝達回路が提供される。この信号伝達回路は、所定値以上の電圧が印加されると当該電圧を放電させる保護回路と、保護回路を経由して回路素子に電気的に接続された第一の入力端子と、保護回路を経由することなく回路素子に電気的に接続された第二の入力端子と、第一の入力端子および第二の入力端子を覆う絶縁膜と、を含む。ここで、絶縁膜には、第一の入力端子が露出する開口部が形成され、第二の入力端子は、開口部の開口面積よりも広く形成された電極パッドを含む。
【００１２】
このようにしておけば、所定の製造工程が終了した後に第二の入力端子が露出する開口部を形成することにより、それまでは信号が第二の入力端子から入力しないようにして回路素子を保護するとともに、開口部の形成後は信号を第二の入力端子から入力して高速信号の伝達を可能にすることができる。
【００１３】
本発明によれば、回路素子に信号を伝達する信号伝達回路の製造方法が提供される。この製造方法は、基板上に、所定値以上の電圧が印加されると当該電圧を放電させる保護回路と、保護回路を経由して回路素子に電気的に接続された第一の入力端子と、保護回路を経由することなく回路素子に電気的に接続された第二の入力端子と、を形成する工程と、第二の入力端子を覆う絶縁膜を形成する工程と、絶縁膜に第二の入力端子が露出する開口部を形成する工程と、を含む。
【００１４】
このようにすれば、第二の入力端子が露出する開口部を形成するまでは、信号が第二の入力端子から入力しないようにして回路素子を保護するとともに、開口部の形成後は信号を第二の入力端子から入力して高速信号の伝達を可能にすることができる。
【００１５】
本発明の信号伝達回路の製造方法において、レーザー光を照射することにより開口部を形成することができる。
【００１６】
本発明の信号伝達回路の製造方法において、第二の入力端子は、電極パッドを含むように形成されてよく、開口部の開口面積が電極パッドの面積よりも狭くなるように当該開口部を形成することができる。
【００１７】
このようにすれば、開口部をレーザーで形成する際に、電極パッドがマスクとなりレーザーを反射するので、その下の層をレーザーから保護することができる。これにより、開口部を良好に形成することができる。
【００１８】
本発明によれば、基板上に形成された回路素子に信号を伝達する信号伝達方法であって、基板とは異なる基板上に形成された他の回路素子からの信号を、所定値以上の電圧が印加されると当該電圧を放電させる保護回路を経由して回路素子に信号を入力する工程と、同一基板上に形成された他の回路素子からの信号を、保護回路を介すことなく回路素子に入力する工程と、を含むことを特徴とする信号伝達方法が提供される。
【００１９】
本発明によれば、基板上に、回路素子と、所定値以上の電圧が印加されると当該電圧を放電させる保護回路と、保護回路を経由して回路素子に電気的に接続された第一の入力端子と、保護回路を経由することなく回路素子に電気的に接続された第二の入力端子と、を形成する工程と、第二の入力端子を覆う絶縁膜を形成する工程と、回路素子を他の領域から分離する工程と、分離する工程の後に、絶縁膜に第二の入力端子が露出する開口部を形成する工程と、を含むことを特徴とする半導体回路の製造方法が提供される。ここで、分離する工程とは、たとえばダイシング工程である。このようにすれば、静電破壊が生じやすい工程においては第二の入力端子から信号が入力されないようにして回路素子を保護することができるとともに、その後の工程においては第二の入力端子から信号を入力して高速信号の伝達を可能にすることができる。
【００２０】
本発明によれば、回路素子と、所定値以上の電圧が印加されると当該電圧を放電する保護回路と、保護回路を経由して回路素子に電気的に接続された第一の入力端子と、保護回路を経由することなく回路素子に電気的に接続された第二の入力端子と、少なくとも第二の入力端子を覆う絶縁膜と、を含み、絶縁膜には第二の入力端子が露出する開口部が形成されたことを特徴とする半導体回路が提供される。
【００２１】
【発明の実施の形態】
図１は、本発明の実施の形態における半導体回路を示す模式図である。
本実施の形態において、半導体回路は、セル部１０と、保護回路１２と、第一のパッド電極１４と、第二のパッド電極１６と、これらを電気的に接続する配線１８とを含む。第一のパッド電極１４および第二のパッド電極１６は、配線１８と一体に形成することもできる。セル部１０には、たとえば、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、またはチップコンデンサ、チップ抵抗等の受動素子等の回路素子が設けられる。保護回路１２は、外部から加えられる過剰電圧や静電気によりセル部１０が破壊されるのを防ぐ。
【００２２】
第一のパッド電極１４から入力された信号は、保護回路１２を経由してセル部１０に伝達される。第二のパッド電極１６から入力された信号は、保護回路１２を経由することなくセル部１０に伝達される。
【００２３】
図２は、本発明の実施の形態における半導体回路の製造工程を示す工程断面図である。
図２（ａ）は、半導体製造プロセスのいわゆる前工程が終了した段階の半導体回路の構成を示す断面図である。この段階で、半導体回路は、図１に示した構成に加えて、基板２０と、絶縁層２２と、配線支持部材１７と、配線支持部材１９とを有する。保護回路１２およびセル部１０は基板２０上に設置され、これらのセル部１０および保護回路１２を覆うように絶縁層２２が形成される。なお、絶縁層２２において、第一のパッド電極１４の上部には第一の開口部１５が形成される。このとき、第二のパッド電極１６は、外部に露出しないように構成される。
【００２４】
半導体回路の製造工程（前工程）において、各種信号は第一のパッド電極１４に入力される。第一のパッド電極１４から入力された信号は、保護回路１２を経由してセル部１０に伝達されるので、第一のパッド電極１４に過剰電圧や静電気の影響による電圧が印加されても、保護回路１２においてこれらの電圧が放電される。これにより、過剰電圧や静電気からセル部１０を保護することができる。
【００２５】
第一のパッド電極１４および第二のパッド電極１６は、配線１８と一体に形成することができるが、図１に示したように、配線１８よりも幅広く形成される。第二のパッド電極１６は、たとえば１０ｕｍ２以上の大きさに形成される。第一のパッド電極１４、第二のパッド電極１６、および配線１８は、銅、銀、またはアルミニウム等比較的抵抗が低い材料により構成するのが好ましい。配線支持部材１７および配線支持部材１９は、後の工程で第一のパッド電極１４および第二のパッド電極１６にバンプやワイヤを形成するために圧力や超音波が加えられる際に、第一のパッド電極１４および第二のパッド電極１６が変形等しないようにこれらをそれぞれ支持する。半導体回路は、配線支持部材１７および配線支持部材１９を有しない構成とすることもできる。
【００２６】
このような状態で前工程を終了した後、半導体回路の搬送、ダイシング、リードフレームへのマウント作業等が行われる。本実施の形態において、これらの工程が終了するまで、半導体回路を図１（ａ）に示したような構成としておく。このようにしておけば、セル部１０には、保護回路１２を経由して外部から信号が入力されるため、搬送時やダイシング、マウント時における静電破壊を防ぐことができる。
【００２７】
搬送、ダイシング、マウント作業が終了した後、図２（ｂ）に示すように、第二のパッド電極１６上に第二の開口部２４を形成する。第二の開口部２４は、たとえばＣＯ２レーザーを用いて形成することができる。第二の開口部２４をＣＯ２レーザーで形成する際に、第二のパッド電極１６を構成する銅、銀、またはアルミニウム等の金属に対して吸収率の低い波長を選択することにより、第二のパッド電極１６がマスクとなりＣＯ２レーザーを反射するので、その下の層をレーザーから保護することができる。これにより、第二のパッド電極１６の下層までをも除去してしまうことなく、好適に第二の開口部２４を形成することができる。
【００２８】
つづいて、図２（ｃ）に示すように、第二のパッド電極１６上にバンプ２６を形成し、ワイヤ２８を介して他の回路素子と電気的に接続する。バンプ２６は、たとえば金や半田等により構成することができる。
【００２９】
本実施の形態において、第二の開口部２４を形成した後は、各種信号は第二のパッド電極１６に入力される。これにより、各種信号は保護回路１２を経由することなくセル部１０に伝達されるので、入力された信号を高速に伝達することができる。また、本実施の形態において、第二の開口部２４は、前工程、搬送、ダイシング、およびリードフレームへのマウント作業等の静電破壊が起こりやすい工程においては、第二のパッド電極１６は外部に露出しないように構成されているので、保護回路１２によりセル部１０を保護することができ、静電破壊を防止することができる。
【００３０】
図３は、図２（ｃ）に示した半導体回路の他の回路素子との接続部分の他の例を示す図である。第二のパッド電極１６は、ワイヤ２８を介すことなく、第二のパッド電極１６上に設けられたバンプ２６および半田ボール２９を介して他の回路素子３６のバンプ３０と接続することもできる。また、バンプ２６とバンプ３０を直接接続する構成とすることもできる。
【００３１】
図４は、保護回路１２の内部構成の一例を示す図である。保護回路１２は、電源電位と接地電位との間にダイオード３２およびダイオード３４とを含む。ダイオード３２およびダイオード３４は、ＰＮ接合ダイオードである。ダイオード３２のカソードは電源電位ＶＤＤに固定され、アノードは配線１８を介して第一のパッド電極１４および第二のパッド電極１６に接続される。ダイオード３２のアノードはダイオード３４のカソードにも接続される。ダイオード３４のアノードは接地電位ＧＮＤに固定され、カソードは配線１８を介して第一のパッド電極１４および第二のパッド電極１６に接続される。
【００３２】
このように構成された保護回路１２において、外部から静電気等を起因とする過剰電圧が印加された場合、印加電圧の極性に応じて電源電位ＶＤＤまたは接地電位ＧＮＤに印加された静電気を放電することができるので、セル部１０を保護することができる。
【００３３】
また、図５に示したように、第二の開口部２４形成後も第一のパッド電極１４および第二のパッド電極１６を並行して利用することもできる。それぞれ異なる基板に形成された回路素子どうしは、第一のパッド電極１４上に形成されたバンプ３８を介してワイヤ４０により接続することができる。この際、各種信号は第一のパッド電極１４を介してセル部１０に伝達される。異なる基板に形成された回路素子を接続する際には、基板間の電位差に起因する過剰電圧が発生するおそれがある。このような場合であっても、第一のパッド電極１４を介して信号の入力を行うので、過剰電圧は保護回路１２において放電され、セル部１０を保護することができる。一方、同一ウェハ上の回路素子どうしは、ワイヤ２８により接続することができ、第二のパッド電極１６を介して信号の入力が行われる。同一ウェハ上にある回路素子は、電位差が生じないので、過剰電圧の印加のおそれがないからである。これにより、過剰電圧の発生のおそれがある回路素子間の信号の入力のみを保護回路１２を経由して行うことができ、その他の信号の入力は高速にすることができる。
【００３４】
さらに、半導体回路は図６に示すような構成とすることもできる。図６（ａ）に示すように、第二のパッド電極１６は、第一のパッド電極１４が接続された配線１８上に形成されず、配線１８とは別の配線４１に接続された構成とすることができる。
【００３５】
また、図６（ｂ）に示すように、保護回路１２は、配線１８とは別の配線４２に接続された構成とすることもできる。この場合、第一のパッド電極１４から入力された信号が保護回路１２を経由してセル部１０に伝達されるように、第一のパッド電極１４とセル部１０との間には抵抗Ｒが配置される。抵抗Ｒは、第一のパッド電極１４と保護回路１２との間の抵抗値よりも第一のパッド電極１４とセル部１０との間の抵抗値が高くなるように構成される。これにより、第一のパッド電極１４から入力した信号が配線４２に優先的に伝達され、保護回路１２を経由した後にセル部１０に伝達されるようにすることができる。
【００３６】
さらに、半導体回路は図７に示すような構成とすることもできる。ここでも、第二のパッド電極１６は、第一のパッド電極１４が接続された配線１８から分岐した配線４１に接続される。この場合、第二のパッド電極１６と保護回路１２との間には、たとえば電流を保護回路１２からセル部１０の方向にのみ流すインバータ４４を設けることもできる。これにより、第二のパッド電極１６から入力された信号は保護回路１２の方向には流れず、セル部１０に直接伝達される。
【００３７】
また、以上の実施の形態において、レーザー光を用いて第二の開口部２４を形成する例を説明したが、第二の開口部２４は、リソグラフィ技術を用いたドライエッチングやドリル等を用いて形成することもできる。第二の開口部２４をドライエッチングにより形成する場合、使用するガスおよび圧力を適正に選択および設定することが好ましい。これにより、入力端子自体がマスクとなるので、その下の層を保護することができる。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、半導体回路の製造工程において回路素子を静電破壊から保護するとともに所定の工程終了後は回路素子へ高速信号を伝達することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体回路を示す模式図である。
【図２】本発明の実施の形態における半導体回路の製造工程を示す工程断面図である。
【図３】図２に示した半導体回路の他の回路素子との接続部分の他の例を示す図である。
【図４】保護回路の内部構成の一例を示す図である。
【図５】本発明の実施の形態における半導体回路を示す断面図である。
【図６】図１に示した半導体回路の他の例を示す模式図である。
【図７】図１に示した半導体回路の他の例を示す模式図である。
【符号の説明】
１０  セル部、  １２  保護回路、  １４  第一のパッド電極、  １５  第一の開口部、  １６  第二のパッド電極、  １７  配線支持部材、  １８  配線、  １９  配線支持部材、  ２０  基板、  ２２  絶縁層、  ２４  第二の開口部、２６  バンプ、  ２８  ワイヤ、  ２９  半田ボール、  ３０  バンプ、  ３２  ダイオード、  ３４  ダイオード、  ３６  他の回路素子、  ３８  バンプ、  ４０  ワイヤ、  ４１  配線、  ４２  配線、  ４４  インバータ、  Ｒ  抵抗。
【図１】
2004281704.tif 000003
【図２】
2004281704.tif 000004
【図３】
2004281704.tif 000005
【図４】
2004281704.tif 000006
【図５】
2004281704.tif 000007
【図６】
2004281704.tif 000008
【図７】
2004281704.tif 000009