(57)【要約】【課題】チップ部品の無駄をなくして高歩留り、低コストに、作製工程の短縮下で得られるチップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法、並びに実装構造を提供すること。【解決手段】金属材１と金属層２からなる支持層上に配線材３Ａを形成し、この配線材３Ａを加工して配線（基本パターン）３を形成し、この配線（基本パターン）３上に感光性接着剤層４を形成し、この接着剤層４に孔部５（ビアホール）を形成し、接着剤層４上に、複数個又は複数種の半導体チップ６及び７を孔部５に対応する位置に固定した後、保護物質層８をチップ６及び７間を含む全面に被着し、更に金属材１及び金属層２の少なくとも一部分を除去し、孔部５に導電性ペースト１０を充填して電極パッド３１と配線（基本パターン）３とを接続し、チップ６及び７間において保護物質層８を切断して、良品チップ状電子部品１９を分離する。【選択図】　　　　図１
2004087661.tif 000002
【特許請求の範囲】
【請求項１】
保護物質がチップ部品の電極面以外のほぼ全面に被着されており、前記電極面に設けられた絶縁層の表面とほぼ同一表面をなすように、前記電極に接続された配線が前記絶縁層に埋め込まれているチップ状電子部品を製造する方法であって、
支持層上に配線材料層を形成する工程と、
前記配線材料層を加工して配線基本パターンを形成する工程と、
前記配線基本パターン上に絶縁層を形成する工程と、
前記絶縁層に接続孔を形成する工程と、
前記絶縁層上に、複数個又は複数種の前記チップ部品を、前記接続孔に対応する位置に電極が位置するように固定する工程と、
保護物質を前記複数個又は複数種のチップ部品間を含む全面に被着する工程と、
前記支持層の少なくとも一部分を除去する工程と、
前記接続孔を介して前記電極と前記配線基本パターンとを接続する工程と、
前記複数個又は複数種のチップ部品間において前記保護物質を切断して、チップ状電子部品を分離する工程と
を有する、チップ状電子部品の製造方法。
【請求項２】
金属層上に前記配線材料層を形成する工程と、
前記配線材料層の一部を除去して前記配線基本パターンを形成する工程と、
前記配線基本パターン上に感光性接着剤層を形成する工程と、
前記感光性接着剤層を所定パターンに露光、現像処理して第１の接続孔を形成する工程と、
前記感光性接着剤層上に、前記複数個又は複数種の半導体チップを、その電極面を下にして、前記第１の接続孔の位置に電極が位置するように固定する工程と、
前記保護物質を前記複数個又は複数種の半導体チップ間を含む全面に被着す
る工程と、
前記金属層の少なくとも一部分を除去する工程と、
前記第１の接続孔に導電性物質を充填して配線を形成する工程と、
前記配線上に保護層を形成する工程と、
前記保護層に前記配線に通じる第２の接続孔を形成する工程と、
前記切断を行う工程と
を有する、請求項１に記載のチップ状電子部品の製造方法。
【請求項３】
前記第１の接続孔への導電性物質の充填を印刷又は物理的蒸着にて行う、請求項２に記載のチップ状電子部品の製造方法。
【請求項４】
金属層上に前記配線材料層を形成する工程と、
前記配線材料層の一部を除去して前記配線基本パターンを形成する工程と、
前記配線基本パターン上に感光性接着剤層を形成する工程と、
前記感光性接着剤層を所定パターンに露光、現像処理して第１の接続孔を形成する工程と、
前記感光性接着剤層上に、前記複数個又は複数種の半導体チップを、その極面を下にして、前記第１の接続孔の位置に電極が位置するように固定する工程と、
前記保護物質を前記複数個又は複数種の半導体チップ間を含む全面に被着する工程と、
前記金属層を部分的に除去して前記配線基本パターン上に突出形状に残す工程と、
前記第１の接続孔に導電性物質を充填して配線を形成する工程と、
前記突出形状の金属層の先端部を残して、前記配線上に保護層を形成する工程と、
前記切断を行う工程と
を有する、請求項１に記載のチップ状電子部品の製造方法。
【請求項５】
前記第１の接続孔を介して前記複数個又は複数種の半導体チップ間を前記配線によって接続する、請求項２又は４に記載のチップ状電子部品の製造方法。
【請求項６】
前記第２の接続孔を介して前記配線を取り出す、請求項２に記載のチップ状電子部品の製造方法。
【請求項７】
前記第２の接続孔又は前記突出形状の金属層を介して実装基板に接続固定されるチップ状電子部品を製造する、請求項２又は４に記載のチップ状電子部品の製造方法。
【請求項８】
前記配線基本パターンが正常状態のときにこの配線基本パターン上に、特性測定により良品と判定された前記チップ部品を固定する、請求項１に記載のチップ状電子部品の製造方法。
【請求項９】
保護物質がチップ部品の電極面以外のほぼ全面に被着されており、前記電極面に設けられた絶縁層の表面とほぼ同一表面をなすように、前記電極に接続された配線が前記絶縁層に埋め込まれている、チップ状電子部品。
【請求項１０】
前記絶縁層が感光性接着剤層であり、この感光性接着剤層に形成された第１の接続孔に充填された導電性物質によって前記電極と前記配線とが接続されている、請求項９に記載のチップ状電子部品。
【請求項１１】
前記配線上に保護層が形成され、この保護層に形成された第２の接続孔を介して前記配線が取り出されている、請求項９に記載のチップ状電子部品。
【請求項１２】
前記第２の接続孔に、前記配線と接続された導電層が前記保護層上に突出して設けられている、請求項１１に記載のチップ状電子部品。
【請求項１３】
前記第１の接続孔を介して前記複数個又は複数種の半導体チップ間が前記配線によって接続されている、請求項９に記載のチップ状電子部品。
【請求項１４】
正常状態の前記配線に、特性測定により良品と判定された前記チップ部品が接続されている、請求項９に記載のチップ状電子部品。
【請求項１５】
保護物質が複数個又は複数種のチップ部品の電極面以外のほぼ全面に被着されており、前記電極面に設けられた絶縁層の表面とほぼ同一表面をなすように、前記電極に接続された配線が前記絶縁層に埋め込まれている疑似ウェーハを製造する方法であって、
支持層上に配線材料層を形成する工程と、
前記配線材料層を加工して配線基本パターンを形成する工程と、
前記配線基本パターン上に絶縁層を形成する工程と、
前記絶縁層に接続孔を形成する工程と、
前記絶縁層上に、複数個又は複数種の前記チップ部品を、前記接続孔に対応する位置に電極が位置するように固定する工程と、
保護物質を前記複数個又は複数種のチップ部品間を含む全面に被着する工程と、
前記支持層の少なくとも一部分を除去する工程と、
前記接続孔を介して前記電極と前記配線基本パターンとを接続する工程とを有する、疑似ウェーハの製造方法。
【請求項１６】
金属層上に前記配線材料層を形成する工程と、
前記配線材料層の一部を除去して前記配線基本パターンを形成する工程と、
前記配線基本パターン上に感光性接着剤層を形成する工程と、
前記感光性接着剤層を所定パターンに露光、現像処理して第１の接続孔を形成する工程と、
前記感光性接着剤層上に、前記複数個又は複数種の半導体チップを、その電極面を下にして、前記第１の接続孔の位置に電極が位置するように固定する工程と、
前記保護物質を前記複数個又は複数種の半導体チップ間を含む全面に被着する工程と、
前記金属層の少なくとも一部分を除去する工程と
前記第１の接続孔に導電性物質を充填して配線を形成する工程と、
前記配線上に保護層を形成する工程と、
前記保護層に前記配線に通じる第２の接続孔を形成する工程とを有する、請求項１５に記載の疑似ウェーハの製造方法。
【請求項１７】
前記第１の接続孔への導電性物質の充填を印刷又は物理的蒸着にて行う、請求項１６に記載の疑似ウェーハの製造方法。
【請求項１８】
金属層上に前記配線材料層を形成する工程と、
前記配線材料層の一部を除去して前記配線基本パターンを形成する工程と、
前記配線基本パターン上に感光性接着剤層を形成する工程と、
前記感光性接着剤層を所定パターンに露光、現像処理して第１の接続孔を形成する工程と、
前記感光性接着剤層上に、前記複数個又は複数種の半導体チップを、その電極面を下にして、前記第１の接続孔の位置に電極が位置するように固定する工程と、
前記保護物質を前記複数個又は複数種の半導体チップ間を含む全面に被着する工程と、
前記金属層を部分的に除去して前記配線基本パターン上に突出形状に残す工程と、
前記第１の接続孔に導電性物質を充填して配線を形成する工程と、
前記突出形状の金属層の先端部を残して、前記配線上に保護層を形成する工程と
を有する、請求項１５に記載の疑似ウェーハの製造方法。
【請求項１９】
前記第１の接続孔を介して前記複数個又は複数種の半導体チップ間を前記配線によって接続する、請求項１６又は１８に記載の疑似ウェーハの製造方法。
【請求項２０】
前記第２の接続孔を介して前記配線を取り出す、請求項１６に記載の疑似ウェーハの製造方法。
【請求項２１】
前記第２の接続孔又は前記突出形状の金属層を介して実装基板に接続固定されるチップ状電子部品を製造する、請求項１６又は１８に記載の疑似ウェーハの製造方法。
【請求項２２】
前記配線基本パターンが正常状態のときにこの配線基本パターン上に、特性測定により良品と判定された前記チップ部品を固定する、請求項１５に記載の疑似ウェーハの製造方法。
【請求項２３】
保護物質が複数個又は複数種のチップ部品の電極面以外のほぼ全面に被着されていて、前記複数個又は複数種のチップ部品を一体化し、かつ前記電極面に設けられた絶縁層の表面とほぼ同一表面をなすように、前記電極に接続された配線が前記絶縁層に埋め込まれている、疑似ウェーハ。
【請求項２４】
前記絶縁層が感光性接着剤層であり、この感光性接着剤層に形成された第１の接続孔に充填された導電性物質によって前記電極と前記配線とが接続されている、請求項２３に記載の疑似ウェーハ。
【請求項２５】
前記配線上に保護層が形成され、この保護層に形成された第２の接続孔を介して前記配線が取り出されている、請求項２３に記載の疑似ウェーハ。
【請求項２６】
前記第２の接続孔に、前記配線と接続された導電層が前記保護層上に突出して設けられている、請求項２５に記載の疑似ウェーハ。
【請求項２７】
前記第１の接続孔を介して複数個又は複数種の半導体チップ間が前記配線によって接続されている、請求項２３に記載の疑似ウェーハ。
【請求項２８】
正常状態の前記配線に、特性測定により良品と判定された前記チップ部品が接続されている、請求項２３に記載の疑似ウェーハ。
【請求項２９】
保護物質がチップ部品の電極面以外のほぼ全面に被着されており、前記電極面に設けられた絶縁層の表面とほぼ同一表面をなすように、前記電極に接続された配線が前記絶縁層に埋め込まれているチップ状電子部品が、前記配線を介して実装基板に接続固定されている、実装構造。
【請求項３０】
前記絶縁層が感光性接着剤層であり、この感光性接着剤層に形成された第１の接続孔に充填された導電性物質によって前記電極と前記配線とが接続されている、請求項２９に記載の実装構造。
【請求項３１】
前記配線上に保護層が形成され、この保護層に形成された第２の接続孔を介して前記配線が取り出されている、請求項２９に記載の実装構造。
【請求項３２】
前記第２の接続孔に、前記配線と接続された導電層が前記保護層上に突出して設けられている、請求項３１に記載の実装構造。
【請求項３３】
前記第１の接続孔を介して複数個又は複数種の半導体チップ間が前記配線によって接続されている、請求項２９に記載の実装構造。
【請求項３４】
正常状態の前記配線に、特性測定により良品と判定された前記チップ部品が接続されている、請求項２９に記載の実装構造。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、半導体装置の製造に好適なチップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造に関するものである。
【０００２】
【従来の技術】
従来、デジタルビデオカメラやデジタル携帯電話、更にノートＰＣ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ）等に代表される携帯用電子機器の、小型化や薄型化、軽量化に対する要求は強く、半導体部品の表面実装密度をいかに向上させるかが重要なポイントである。
【０００３】
この為、パッケージＩＣ（ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）等）に代る、より小型のＣＳＰ（Ｃｈｉｐ　Ｓｃａｌｅ　Ｐａｃｋａｇｅ）の開発や一部での採用が既に進められているが、究極の半導体高密度実装を考えると、ベアチップ実装でしかもフリップチップ方式による接続技術の普及が強く望まれる。
【０００４】
更には、近年の　ＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）の動作速度の向上及び低電圧化等に伴い、半導体チップとインターポーザ若しくはマザーボードとの接続については、配線経路の短縮及び配線抵抗の低減を目的として、上述のフリップチップ接続を用いることが増えている。
【０００５】
このような、フリップチップ実装におけるバンプ形成技術を用いたフリップチップ接続には、例えば、半導体チップの接続パッド上にはんだバンプを形成し、その後、熱により再度はんだを溶かしてマザーボードである実装基板と接続する方法や、Ａｌ電極パッド上にＡｕ−Ｓｔｕｄ　Ｂｕｍｐ法や電解めっき法等によってＡｕバンプを形成し、その後、異方性導電フィルム等を用いてマザーボードと接続する方法や、電解めっき法や蒸着法等ではんだバンプを一括して形成する方法が代表的である。
【０００６】
しかし、民生用では、より低コストのフリップチップ実装の場合に、チップにしてからバンプを形成（Ａｕ−Ｓｔｕｄ　Ｂｕｍｐ法がその代表例である）するのではなく、ウェーハ状態で一括してバンプを形成する方法が望ましい。
【０００７】
このようなウェーハ一括処理法は、近年のウェーハの大口径化（１５０ｍｍφ→２００ｍｍφ→３００ｍｍφ）と、ＬＳＩ（大規模集積回路）チップの接続ピン数の増加（多ピン化）傾向とを考えれば、当然の方向性である。
【０００８】
以下に、従来のバンプ形成方法を説明する。
【０００９】
図１５には、より低コストを目指して、Ｎｉ無電解めっきとはんだペーストの印刷とでウェーハ一括でバンプを形成する工程を示す。図１５（ａ）は、ＳｉＯ２膜が形成されたシリコン基板（ウェーハ）を示しており、同図（ｂ）はその電極を含むチップ部分を拡大したものである。図１５（ａ）、（ｂ）において、８５はシリコン基板（ウェーハ）、６５はＡｌ電極パッド、８４はＳｉＯ２膜、８３はＳｉ３Ｎ４、ＳｉＯ２膜やポリイミド膜等から成るパッシベーション膜である。
【００１０】
図１５（ｃ）では、Ｎｉ無電解めっき法により、開口されたＡｌ電極パッド６５の上面のみに、選択的にＮｉ無電解めっき層（ＵＢＭ：Ｕｎｄｅｒ　Ｂｕｍｐ　Ｍｅｔａｌ）７２が形成されている。このＮｉ無電解めっき層（ＵＢＭ）７２は、Ａｌ電極パッド６５面をリン酸系エッチ液で前処理した後に、Ｚｎ処理によりＺｎを置換析出させ、さらに、Ｎｉ−Ｐめっき槽に浸漬することによって容易に形成でき、Ａｌ電極パッド６５とはんだバンプとの接続を助けるＵＢＭとして作用する。
【００１１】
図１５（ｄ）は、印刷マスク７３（メタルスクリーン）を当てて、はんだペースト７４を印刷法によりＮｉ無電解めっき層（ＵＢＭ）７２上に転写した状態を示す。図１５（ｅ）は、ウエットバック（加熱溶融）法ではんだペースト７４を溶融して、はんだバンプ７５を形成したものである。このように、Ｎｉ無電解めっき法及びはんだペーストスクリーン印刷法等を用いることにより、フォトプロセスを用いずに、簡単にはんだバンプ７５を形成することができる。
【００１２】
他方、ＣＳＰは、１個１個のＬＳＩをいかに小さくして高密度で実装するかのアプローチであるが、デジタル機器の回路ブロックを見た場合、いくつかの共通回路ブロックで成り立っており、これらをマルチチップパッケージとしたり、モジュール化（ＭＣＭ：Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ）する技術も登場している。デジタル携帯電話におけるＳＲＡＭ（スタティック・ラム）、フラッシュメモリー、マイコンの１パッケージ化等はその一例である。
【００１３】
このＭＣＭ技術は、最近の１チップシステムＬＳＩにおいても大きな利点を発揮するものと期待されている。即ち、メモリーやロジック、更にアナログＬＳＩを１チップ化する場合は、異なったＬＳＩ加工プロセスを同一ウェーハプロセスで処理することとなり、マスク数や工定数の著しい増加と開発ＴＡＴ（Ｔｕｒｎ　ａｒｏｕｎｄ　ｔｉｍｅ）の増加が問題となり、歩留りの低下も大きな懸念材料である。
【００１４】
このために、各ＬＳＩを個別に作り、ＭＣＭ化する方式が有力視されている。こうしたＭＣＭ化技術の例を図１６に示す。
【００１５】
図１６（ａ）及び（ｂ）はフリップチップ方式であって、配線基板（回路基板）７９上の電極７８に、フェイスダウンで半導体チップ５３及び５４を接続し、アンダーフィル材９５で固定している。ここで小型化、薄型化を考えた場合には、図１６のフリップチップが有利な方式である。今後の高速化での接続距離の縮小や各接続インピーダンスのバラツキ等を考えると、フリップチップ方式が主たる方法になるものと思われる。
【００１６】
このフリップチップ方式のＭＣＭとしては、例えば、複数の異種のＬＳＩについて、各々のＬＳＩのＡｌ電極パッド６５の面にＡｕ−Ｓｔｕｄ　Ｂｕｍｐを形成し、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）を介して回路基板と接続する方法や、樹脂ペーストを用いて圧接する方法、更には、バンプとしてＡｕめっきバンプ、Ｎｉ無電解めっきバンプ及びはんだバンプを用いる方法等、種々のものが提案されている。
【００１７】
図１６（ｂ）は、はんだバンプ７５による配線基板７９との金属間接合で、より低抵抗で確実に接合できる例である。
【００１８】
上述のようなウェーハ一括のはんだバンプ形成法は、実装面でエリアパッド配置にも適用でき、一括リフローや両面実装が可能である等の利点がある。しかし、最先端の歩留まりが低いウェーハに対して処理をすると、良品チップ１個当たりのコストは極めて高くなる。
【００１９】
即ち、図１７には、従来のウェーハ一括処理における半導体ウェーハ９９を示すが、最先端ＬＳＩでは高歩留りが必要とされるにも拘らず、スクライブライン７１で仕切られたチップの内、×印で示す不良品ベアチップ９７の数が○印で示す良品ベアチップ９８の数より多くなるのが実情である。
【００２０】
また、チップをベアチップの形で他所から入手した場合のバンプ形成は極めて難しいという問題があった。即ち、上記した２種類のバンプ形成方法は各々特徴を持つが、全ての領域に使える技術ではなく、各々の特徴を活かした使い分けをされるのが現状である。ウェーハ一括バンプ処理法は、歩留まりが高く、ウェーハ１枚の中に占める端子数が多い場合（例えば５００００端子／ウェーハ）や、エリアパッド対応の低ダメージバンプ形成に特徴を発揮する。又、Ａｕスタッドバンプは、チップ単位で入手した場合のバンプ処理や、簡便なバンプ処理に特徴を発揮している。
【００２１】
なお、図１７に示した半導体ウェーハ９９をスクライブライン７１に沿って切断すると、切断の影響でチップにストレス、亀裂等のダメージが生じて、故障の原因になることがある。さらに、良品ベアチップ９８及び不良品ベアチップ９７を、共に半導体ウェーハ９９として一括ではんだバンプ形成まで工程を進行させると、不良品ベアチップ９７に施した工程が無駄になり、これもコストアップの原因となる。
【００２２】
更に、上述のはんだバンプを用いた接続法においては、半導体チップ上に予めはんだバンプを形成しておく必要があるために、以下に記した課題が挙げられる。
【００２３】
例えば、半導体チップを作製する工程からはんだバンプを形成する工程までの間の作製工程のリードタイムが、比較的長くなると共に作製コストも上昇する。このことは、特に複数の半導体チップからなるウェーハをそれぞれの半導体チップに分割したチップ状態においては、よりその傾向が顕著になる。
【００２４】
また、はんだバンプの形成においては、半導体チップ上の隣接するはんだバンプ同士が接触して短絡を起こさないために一定の間隔を設けねばならず、ある程度のスペースが必要であるために、これらのはんだバンプへの接続用の隣接する電極パッドのピッチが狭いタイプの半導体チップにおいては、比較的不向きな構造となってしまう。これは、近年の傾向である多ピン化とは相反するものであり問題となっている。
【００２５】
【発明に至る経過】
そこで本出願人は、上述のような問題を解決した方法及び構造を既に提起した（これを以下、先願発明と称する）。以下に、その一例を、図１８〜図２１について順を追って説明する。
【００２６】
図１８（ａ）は、仮の支持基板となる基板５１を示す。但し、基板への加熱プロセスは４００℃以下の為、より安価なガラス基板も使用できる。また、この基板５１は繰り返し使用できる。
【００２７】
次に、図１８（ｂ）に示すように、基板１上に、ある温度以上に加熱されると粘着力が低下する、例えばアクリル系で所定の厚さの粘着シート５２を貼り付ける。
【００２８】
次に、図１８（ｃ）に示すように、良品と確認された複数の半導体（良品ベア）チップ５３及び５４を、電極パッド６５が露出している面を下にして配列して粘着シート５２上に貼り付ける。なお、これらの良品の半導体チップ５３及び５４は、図１７に示した通常の半導体ウェーハ９９の工程でダイシングして、使用したダイシングシート（図示せず）の延伸状態から取り出してもよいし、チップトレイから移載してもよい。ここで重要なことは、自社、他社製のチップに関わらず、良品の半導体チップ５３及び５４のみを基板５１上に再配列させることである。
【００２９】
次に、図１８（ｄ）に示すように、チップ５３及び５４上から例えば有機系絶縁性樹脂、例えばアクリル系等の保護物質を均一に塗布して保護物質層５５を形成する。この塗布工程はスピンコート法や印刷法等で容易に実現できる。
【００３０】
次に、図１８（ｅ）に示すように、ある温度以上に加熱することにより、粘着シート５２の粘着力を弱くして、保護物質層５５で側面及び裏面が連続して固められた複数の良品の半導体チップ５３及び５４からなるプレート１０１を、基板５１上から剥離する。
【００３１】
次に、図１８（ｆ）に示すように、基板５１上から剥離したプレート１０１を上下方向で反転させて、半導体チップ５３及び５４の電極パッド６５が上面に来るようにする。
【００３２】
次に、図１８（ｇ）に示すように、プレート１０１の上面に層間絶縁層５６を形成する。
【００３３】
次に、図１８（ｈ）に示すように、層間絶縁層５６に配線形成用の孔部５７を、それぞれの半導体チップ５３及び５４の電極パッド６５上に、電極パッド６５の上面の一部が露出するように設ける。
【００３４】
次に、層間絶縁層５６上面及び孔部５７に配線材料を被着させた後に、図１９（ｉ）に示すように、フォトレジスト等を用いて所定の配線パターン５７に形成する。この時点からプレート１０１を疑似ウェーハ６７と呼称する。
【００３５】
次に、図１９（ｊ）に示すように、所定のパターンに形成された再配置用の配線５７を覆うようにして配線保護層５８を形成する。
【００３６】
次に、図１９（ｋ）に示すように、配線保護層５８に配線取り出し用の開口部５９（ランド開口）を、所定の位置に配線５７の上面の一部が露出するように複数箇所設ける。
【００３７】
次に、図１９（ｌ）に示すように、半導体チップ５３及び５４を保護物質層５５で保護して補強してなる良品チップ状電子部品６９の単位で、ブレード６８（又はレーザ）でスクライブライン７１に沿ってダイシング７０し、個々の個片とする。
【００３８】
図２０（ｍ）は、この良品チップ状電子部品６９の拡大図である。
【００３９】
この拡大図中の、主に半導体チップ５４付近の詳細図が図２０（ｍ’）であり、この半導体チップ５４（半導体チップ５３も同様）は、シリコン基板８５上にＳｉＯ２膜８４を介してＡｌ電極パッド６５及びパッシベーション膜８３が形成された構造のものである。
【００４０】
次に、図２０（ｎ）に示すように、Ｎｉ無電解めっき法によって開口部５９内にＮｉ無電解めっき層（ＵＢＭ）７２を形成する。なお、このＮｉ無電解めっき層（ＵＢＭ）７２は、例えば、配線５７の上面をリン酸系エッチ液で前処理した後に、Ｚｎ処理によりＺｎを置換析出させ、さらにＮｉ−Ｐめっき槽に浸漬させることにより、容易に形成でき、Ａｌ電極パッド６５と後述するはんだバンプとの接続を助けるＵＢＭ（Ｕｎｄｅｒ　Ｂｕｍｐ　Ｍｅｔａｌ）として作用する。
【００４１】
ここで、無電解めっき層７２は、破線で示すランド１００を形成すべく開口部５９のみならず配線保護層５８上に連続して形成する。
【００４２】
次に、図２０（ｏ）に示すように、印刷マスク７３を当てて、はんだペースト７４を印刷法によりＮｉ無電解めっき層（ＵＢＭ）７２上に転写する。
【００４３】
次に、図２１（ｐ）に示すように、ウエットバック法ではんだペースト７４を溶融して、はんだバンプ７５を形成する。このように、Ｎｉ無電解めっき法及びはんだペーストスクリーン印刷法等を用いることにより、フォトプロセスを用いずに簡単にはんだバンプ７５を形成できる。
【００４４】
上記のようにして、低歩留まりの最先端のＬＳＩや他社から入手したチップであっても、良品の半導体チップ５３及び５４のみを基板５１に貼り付けて、あたかも１００％良品の半導体チップ５３及び５４のみで構成された疑似ウェーハ６７を作製できることにより、ウェーハ一括の低コストのはんだバンプ形成が可能になる。
【００４５】
そして、図１９（ｉ）の状態において、プローブ検査による電気的特性の測定やバーンインを行って、図１８（ｃ）の工程前に良品の半導体チップ５３及び５４を選別したことに加えて、更により確実に良品チップのみを選別できる。
【００４６】
次に、図２１（ｑ）に示すように、基板７９上にソルダー（はんだ）レジスト７６で囲まれかつソルダー（はんだ）ペースト７７を被着した電極７８を設けた実装基板６０に、個片化された良品チップ状電子部品６９をマウントする。
【００４７】
この際、良品チップ状電子部品６９の側面と裏面は保護物質層５５で覆われているため、実装基板６０への実装時の良品チップ状電子部品６９の吸着等のハンドリング時に、直接チップ５３、５４がダメージを受けることがないために、高い信頼性を持つフリップチップ実装を期待することができる。
【００４８】
なお、上記の記述は半導体チップのフリップチップ実装技術に関するものであるが、フリップチップ高密度実装における接続用はんだバンプの形成技術とその製造方法に関するものでもあり、良品の半導体チップ５３及び５４をその表面を下にして基板５１上に等間隔で並べて貼り付け、その後に保護物質層５５を裏面等に均一に塗布して、チップ５３及び５４同士を固定している。
【００４９】
しかる後に、貼着シート５２から剥がして、良品の半導体チップ５３及び５４のみが配列された疑似ウェーハ６７を作製し、このウェーハ６７に一括でバンプ形成をして、低コストでバンプチップを製造できる。このバンプチップは、小型・軽量の携帯用電子機器のみならず、全てのエレクトロニクス機器に利用され得る。
【００５０】
上述の工程によれば、半導体チップ５３及び５４等のチップ状電子部品（以下、半導体チップを代表例として説明する。）６９の電極パッド６５面以外（即ち、チップ５３及び５４の側面及び裏面）が連続した保護物質層５５によって保護されるので、チップ化後のハンドリングにおいてチップ５３及び５４が保護され、ハンドリングが容易となると共に、良好な実装信頼性が得られる。
【００５１】
又、上述の半導体ウェーハ９９から切出されて良品のみを選択した半導体チップ５３及び５４を基板５１に貼り付け、保護物質層５５を全面に被着した後に剥離することにより、あたかも全品が良品の半導体チップ５３及び５４のみからなる疑似ウェーハ６７を得るため、ウェーハ一括での配線形成やバンプ処理等が可能となり、低コストのバンプチップである良品チップ状電子部品６９を形成できる。
【００５２】
更に、チップ５３及び５４を疑似ウェーハ６７から切り出す際にチップ間の保護物質層５５の部分を切断することになるので、半導体チップ５３及び５４本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えて容易に切断することができる。
【００５３】
しかも、保護物質層によってチップ５３及び５４の側面及び裏面が覆われていることから、Ｎｉ無電解めっき処理も可能である。そして、自社製ウェーハのみならず、他社から購入したベアチップでも、容易にはんだバンプ処理等が可能になる。
【００５４】
また、ＭＣＭに搭載される異種ＬＳＩチップを全て同一半導体メーカーから供給されるケースは少なく、最先端の半導体ラインの投資が大きくなってきているために、ＳＲＡＭ、フラッシュメモリーやマイコン、更にＣＰＵ（中央演算処理ユニット）を同一半導体メーカーで供給するのではなく、各々得意とする半導体メーカーから別々にチップで供給してもらい、これらをＭＣＭ化することもできる。
【００５５】
なお、上記の基板は繰り返し使用できて、バンプ形成のコストや環境面でも有利である。
【００５６】
更に、上述の工程においては、半導体チップ５３及び５４の作製工程を別工程として行い、既に良品と判定されたチップ５３及び５４のみを使用するために、例えば、半導体チップを作製する工程からはんだバンプを形成する工程までの間の、作製工程のリードタイムや検査時間等を比較的短くすることができると共に、作製コストの上昇を抑えることができる。
【００５７】
また、はんだバンプの形成においては、半導体チップ上の隣接するはんだバンプ同士が接触して短絡を起こさせないために一定の間隔を設けねばならず、ある程度のスペースが必要であるが、図２０（ｎ）に示すように、配線５７やランド１００等の配置形状によってはんだバンプの形成位置の自由度が増し、これらのはんだバンプへの接続用の隣接する電極パッド６５のピッチが狭いタイプの半導体チップにおいても、電極パッドのピッチをより短く高密度にすることができ、多ピン化を実現することができる。
【００５８】
【発明が解決しようとする課題】
しかしながら、上述の先願発明は上記の如き優れた特徴を有しているものの、なお、改善すべき以下のような課題があることが判明した。
【００５９】
即ち、図１８（ａ）〜図１９（ｉ）に示したように、良品の半導体チップ５３及び５４の配置固定及び配線５７の形成の工程を経て疑似ウェーハ６７を作製しているので、この配線にパターン欠損等の不良が発生している場合には、チップ５３及び５４等からなるモジュール自体が不良となり、折角の良品チップ５３及び５４等を廃棄することになり、無駄を生じてしまう。このことは、特に高価な良品チップを扱う場合には、作製コストに大きな悪影響を及ぼす。
【００６０】
また、良品の半導体チップ５３及び５４等を入手した以降に各工程が開始されるために、このチップ５３及び５４を有する良品チップ状電子部品６９を得るためのリードタイム（或いはＴＡＴ：Ｔｕｒｎ　Ａｒｏｕｎｄ　Ｔｉｍｅ）が非常に長くなる。これは、半導体チップ５３及び５４を用いる工程内の仕掛在庫を増加させることになる。
【００６１】
また、図１９（ｉ）に示すように、層間絶縁層５６上に配線５７の一部が存在していて層間絶縁層５６上に凹凸が生じ易い。このために、配線５７が外部との接触で損傷され易くなり、また次工程の配線保護層５８に開口部５９を形成する際には、配線５７や層間絶縁層５６への配線保護層５８の密着度及び平坦性が不十分となることがあり、この結果開口部５８を精度良く形成できない場合がある。
【００６２】
本発明の目的は、上記のような先願発明の特徴を生かしつつ、チップ部品の無駄をなくして良品のチップ状電子部品を高歩留り、低コストに得ると共に、作製工程の短縮も可能にするチップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造を提供することにある。
【００６３】
【課題を解決するための手段】
即ち、本発明は、保護物質がチップ部品の電極面以外のほぼ全面に被着されており、前記電極面に設けられた絶縁層の表面とほぼ同一表面をなすように、前記電極に接続された配線が前記絶縁層に埋め込まれている疑似ウェーハ又はチップ状電子部品を製造する方法であって、
支持層上に配線材料層を形成する工程と、
前記配線材料層を加工して配線基本パターンを形成する工程と、
前記配線基本パターン上に絶縁層を形成する工程と、
前記絶縁層に接続孔を形成する工程と、
前記絶縁層上に、複数個又は複数種の前記チップ部品を、前記接続孔に対応する位置に電極が位置するように固定する工程と、
保護物質を前記複数個又は複数種のチップ部品間を含む全面に被着する工程と、
前記支持層の少なくとも一部分を除去する工程と、
前記接続孔を介して前記電極と前記配線基本パターンとを接続する工程とを有する、疑似ウェーハの製造方法に係り、またこの方法に更に、
前記複数個又は複数種のチップ部品間において前記保護物質を切断して、チップ状電子部品を分離する工程
を有する、チップ状電子部品の製造方法に係るものである。ここで前記の「配線基本パターン」とは、目的とする最終パターンと比べて前記の接続孔を除いた部分のパターンを指すだけでなく、最終パターンを意味する場合もある（以下、同様）。
【００６４】
本発明は又、保護物質がチップ部品の電極面以外のほぼ全面に被着されており、前記電極面に設けられた絶縁層の表面とほぼ同一表面をなすように、前記電極に接続された配線が前記絶縁層に埋め込まれている、疑似ウェーハ又はチップ状電子部品、更にはこのチップ状電子部品が前記配線を介して実装基板に接続固定されている実装構造に係るものである。
【００６５】
本発明によれば、前記絶縁層上に、複数個又は複数種の前記チップ部品を前記接続孔に対応する位置に電極が位置するように固定する工程の前に、支持層上に配線材料層を形成し、この配線材料層を加工して配線基本パターンを形成し、この配線基本パターン上に前記絶縁層を形成しているので、前記チップ部品を固定する前に前記配線基本パターンに不良個所があれば、これを検査によって早期に判定することができるために、配線基本パターンの不良個所に前記チップ部品を固定してしまうことを防止でき、従って前記チップ部品の無駄をなくして作製コストを抑えることができる。
【００６６】
また、前記チップ部品として良品のチップ部品を予め作製又は選別しておく工程と、前記配線基本パターンを形成する工程とを別の工程として行い、配線の形成をある程度行った後に前記チップ部品の固定を行えるため、工程（リードタイム）の短縮化が図れると共に、工程に供する前記チップ部品の在庫を減少させることができる。
【００６７】
また、前記電極面に設けられた前記絶縁層の表面とほぼ同一表面をなすように、前記電極に接続された前記配線が前記絶縁層に埋め込まれているので、前記絶縁層上に前記配線が突出することがなく、絶縁層の平坦性が高くなる。これによって、前記配線が前記絶縁層で保護されて損傷等を生じ難くなり、また前記配線上に配線保護層を設ける場合の被着性と、この配線保護層にランド開口を形成する時の開口パターニング精度とを向上させることができる。
【００６８】
また、先願発明と同様に、良品のチップ部品を再配列して疑似ウェーハとするので、あたかも全品が良品のチップからなるウェーハが得られるため、ウェーハ一括での配線形成及びはんだバンプ処理等が可能になり、低コストのフリップチップ用チップを形成でき、自社製チップのみならず、他社から購入したベアチップでも容易に配線形成及びはんだバンプ処理等が可能になる。そして、チップ状電子部品を疑似ウェーハから切り出す際に、保護物質の部分を切断するので、チップ部品本体への悪影響（歪みやばり、亀裂等のダメージ）が抑えられる。また、保護物質によってチップ側面及び裏面が覆われているので、Ｎｉ無電解めっき処理も可能であると共に、保護物質によってチップ側面及び裏面が保護されているので、チップの個片化後の実装ハンドリングにおいてもチップが保護され、良好な実装信頼性が得られる。
【００６９】
【発明の実施の形態】
本発明においては、本発明の上記した目的を一層確実に達成するには、
金属層上に前記配線材料層を形成する工程と、
前記配線材料層の一部を除去して前記配線基本パターンを形成する工程と、
前記配線基本パターン上に感光性接着剤層を形成する工程と、
前記感光性接着剤層を所定パターンに露光、現像処理して第１の接続孔を形成する工程と、
前記感光性接着剤層上に、前記複数個又は複数種の半導体チップを、その電極面を下にして、前記第１の接続孔の位置に電極が位置するように固定する工程と、
前記保護物質を前記複数個又は複数種の半導体チップ間を含む全面に被着する工程と、
前記金属層の少なくとも一部分を除去する工程と、
前記第１の接続孔に導電性物質を充填して配線を形成する工程と、
前記配線上に保護層を形成する工程と、
前記保護層に前記配線に通じる第２の接続孔を形成する工程と、
前記切断を行う工程と
を行うのが望ましい。
【００７０】
また、前記第１の接続孔への導電性物質の充填を印刷法又は物理的蒸着法にて行ってもよい。
【００７１】
或いは、チップ状電子部品と実装基板との接続性をより向上させるには、
金属層上に前記配線材料層を形成する工程と、
前記配線材料層の一部を除去して前記配線基本パターンを形成する工程と、
前記配線基本パターン上に感光性接着剤層を形成する工程と、
前記感光性接着剤層を所定パターンに露光、現像処理して第１の接続孔を形成する工程と、
前記感光性接着剤層上に、前記複数個又は複数種の半導体チップを、その電極面を下にして、前記第１の接続孔の位置に電極が位置するように固定する工程と、
前記保護物質を前記複数個又は複数種の半導体チップ間を含む全面に被着する工程と、
前記金属層を部分的に除去して前記配線基本パターン上に突出形状に残す工程と、
前記第１の接続孔に導電性物質を充填して配線を形成する工程と、
前記突出形状の金属層の先端部を残して、前記配線上に保護層を形成する工程と、
前記切断を行う工程と
を行うのが望ましい。
【００７２】
また、前記第１の接続孔を介して前記複数個又は複数種の半導体チップ間を前記配線によって接続するのが望ましい。
【００７３】
また、はんだバンプ形成位置の選択の自由度を増すために、前記第２の接続孔を介して前記配線を取り出すのが望ましい。
【００７４】
また、実装を行う上で、前記第２の接続孔又は前記突出形状の金属層を介して実装基板に接続固定されるのが望ましい。
【００７５】
また、前記半導体チップを無駄にしないために、前記配線基本パターンが正常状態である部分に限り、この配線基本パターン上に、特性測定により良品と判定された前記チップ部品を固定するのが望ましい。
【００７６】
また、前記絶縁層に前記接続孔を加工するためには、前記絶縁層が感光性接着剤層であり、この感光性接着剤層に露光、現像処理で形成された第１の接続孔に充填された導電性物質によって、前記電極と前記配線とが接続されているのが望ましい。
【００７７】
次に、本発明の好ましい実施の形態を図面の参照下に具体的に説明する。
【００７８】
第１の実施の形態
図１〜図４は、本実施の形態による良品チップ状電子部品の作製工程、及びこのチップ状電子部品の実装基板への実装工程を順次示す。
【００７９】
まず、図１（ａ）に示すように、出発材として、支持材として例えばＣｕからなる所定の厚さの金属材１を用い、この金属材１の上面に、この金属材１とは異種の金属薄膜である金属層２を所定の厚さに形成する。この時に、同等の効果があれば、任意に様々な形成方法を選択することができる。
【００８０】
ここで、この金属層２の材質は、後述のエッチング工程の際に、金属材１に対しエッチング比が十分に異なるものであって、金属材１がエッチングされる際には金属層２がエッチング（侵食）されないように、エッチレートが十分に異なる材質であれば特に材質は問わないが、例えば、金属材１がＣｕであれば金属層２の材質としてはＴｉやＮｉがよい。
【００８１】
また、後述の配線材３の形成をめっきによる形成法によって行うならば、この金属層２の材質は導電性を有するものを選択する。
【００８２】
ここで、本実施の形態の場合には、後述の工程において金属材１及び金属層２の双方を除去しても工程上差し支えないので、これらを単一の材質の層に統合してもよく、また、支持材として必要な強度等を有しかつ除去しやすい材質であれば、その材質を金属に限ることもなく、任意に材質を選択することができる。
【００８３】
次に、図１（ｂ）に示すように、金属層２上の全面に導電性物質からなる配線材３Ａを所定の厚さで形成する。この配線材３Ａの材質や形成方法等は特に問わない。金属層２の材質自体が導電性物質であるために、微細な回路の形成時に適したセミアディティブ法を配線の形成に用いる場合であっても、電気的接続性を向上させるためのシード層を形成する必要がないという利点がある。
【００８４】
次に、図１（ｃ）に示すように、配線材３を所定のパターンに加工して配線（基本パターン）３を形成する。この加工方法としては、例えばフォトリソグラフィー法等を用いることができる。
【００８５】
次に、図１（ｄ）に示すように、形成された配線３を覆うようにして、金属層２上の全面に感光性接着剤を所定の厚さに塗布して、感光性接着剤層４を形成する。
【００８６】
ここで、感光性接着剤の材質としては、例えば住友ベークライト社製の接着材料等を使用することができるが、同等の効果があれば材質を任意に選択でき、更には感光性の接着剤ではなく、非感光性の絶縁物からなる絶縁層等を用いてもよい。また、感光性接着剤を使用した場合の基板１への被着方法としては、液状の感光性接着剤をコーティングしてもよいし、ドライフィルム状の感光性接着剤を金属層２上等にラミネートしても構わない。
【００８７】
次に、感光性接着剤層４に対して露光及び現像処理を行うことにより、図１（ｅ）に示すように、後述の半導体チップ６及び７のそれぞれの電極パッド３１と接続される予定の個所の感光性接着剤層４を除去し、金属層２の上面の一部が露出するまで孔部５（ビアホール）を形成する。
【００８８】
ここで、感光性接着剤層４の露光及び現像処理の実施条件は、同等の効果があれば任意に選択することができ、加えて、孔部５（ビアホール）の大きさ、位置、数量及び形成方法等は、後述の半導体チップ６及び７の配列等に対応して決定することができる。
【００８９】
次に、この状態で配線（基本パターン）３の外観検査を行う。
【００９０】
なお、この外観検査を行うタイミングは、図１に示した感光性接着剤層４の形成前に行ってもよいが、例えば、感光性接着剤が透明な材質であれば、感光性接着剤層４の形成後であっても、配線（基本パターン）３を外部から目視できる。この場合には、感光性接着剤層４下の配線（基本パターン）３を外観検査できるので、埃等が配線（基本パターン）３に付着するのを防げるので望ましい。いずれの場合でも、配線（基本パターン）３に不良個所３２Ａがあれば、これを判定することができる。
【００９１】
次に、図１（ｆ）に示すように、この配線（基本パターン）不良個所３２Ａ以外の配線良好個所において、感光性接着剤層４に形成した孔部５（ビアホール）の位置と、良品の半導体チップ６及び７の電極パッド３１の位置とを一致させるようにして、複数の良品の半導体チップ６及び７を電極パッド３１が露出している回路面を下向きにして、感光性接着剤層４上に整列固定する。
【００９２】
ここで、感光性接着剤層４が透明な材質であれば、不透明の材質からなる半導体チップ６及び７の下面の電極パッド３１の位置と孔部５との位置合わせは、比較的容易になる。
【００９３】
これらの良品半導体チップ６及び７は、通常のウェーハ工程でダイシングして、使用したダイシングシートの延伸状態から取り出してもよいし、チップトレイから移載してもよい。ここで自社、他社製のチップに関わらず、別の工程で作製された良品の半導体チップ６及び７のみを、感光性接着剤層４上に再配列させることが重要である。また、使用する半導体チップ６及び７が複数であっても複数種であっても構わないし、また各チップ６及び７の厚みがそれぞれ異なっていても構わない。
【００９４】
半導体チップ６及び７を整列固定する際に、上記の外観検査で配線（基本パターン）不良個所３２Ａであることが判定された部分には、良品の半導体チップ６及び７を搭載しないようにする。これにより配線（基本パターン）不良による半導体チップ６及び７の無駄をなくすことができる。
【００９５】
次に、熱硬化等により感光性接着剤層４に半導体チップ６及び７を完全に接着固定する。こうした接着性を生じさせる方法は熱硬化以外でも可能である。
【００９６】
次に、図１（ｇ）に示すように、各半導体チップ６及び７の側面及び裏面側並びに感光性接着剤層４上の全面を保護物質により覆い、保護物質層８を形成する。
【００９７】
ここで、保護物質層８の材質である保護物質は、エポキシ樹脂を用いるのが一般的ではあるが、例えば、半導体チップ６及び７の上から有機系絶縁性樹脂、例えばアクリル系等の樹脂４と同一材質を均一に塗布してもよい。この塗布工程はスピンコート法か印刷法等で容易に実現できる。更に、機械的な衝撃又は湿度等の外部からの衝撃から半導体チップ６及び７を保護することができるのであれば、特に保護物質の材質は問わない。このような保護物質層８による被膜で、状態に至って半導体チップ６及び７を保護物質層８で保護したプレート３７を形成する。
【００９８】
次に、図２（ｈ）に示すように、プレート３７を上下方向で反転させた後、図２（ｉ）に示すように、Ｃｕ等からなる金属材１のエッチングによる除去を行う。このエッチング法で使用するエッチャントには、金属材１は完全に溶解させるが金属薄膜である金属層２は侵食せずに、金属材１のみを選択的にエッチングできるエッチャントを用いる。ここでエッチャントの種類、エッチング方法及びエッチングの条件等は、同等の効果があれば任意に選択できる。
【００９９】
次に、図２（ｊ）に示すように、金属層２のみを選択的にエッチングできる溶液で金属層２を除去する。これにより、上述の工程で金属層２の下部に既に形成されている微細回路、即ち配線３にダメージを与えることなく、金属層２だけを除去することが可能になる。そして、配線３は、感光性接着剤層４内に埋め込まれた状態となり、その上面に突出せずに平坦な面を呈している。
【０１００】
ここで、例えば、上記の金属材１及び金属層２を完全に除去するのではなく、感光性接着材層４上に、任意の形状を保って残留させることができるようにエッチングを行うことにより、単なる支持材等の中間材としてではなく、有効に活用することもできる。
【０１０１】
例えば、工程上必要な個所にマーキングを入れておき、上記のエッチングの際に、選択的に金属材１或いは金属層２の一部をマーキングとして残しておくことにより、半導体チップ６及び７の配列位置を確認することができる。また、後述するように、必要な個所の金属材１及び金属層２を、マザーボード（実装基板）への接続端子用として残すこともできる。
【０１０２】
次に、図２（ｋ）に示すように、金属材１及び金属層２の除去が完了した時点で、既に形成された孔部５（ビアホール）が露出することになるが、この孔部５内に銀ペースト等の導電性ペースト１０を充填する。これにより、既に形成された配線（基本パターン）３と、半導体チップ６及び７のそれぞれの電極パッド３１とを電気的に接続する。この配線３によって、ＭＣＭ化のために半導体チップ間も接続しておく。そして、この時点で、配線３を用いてチップ６及び７のプロービング検査を行える。
【０１０３】
ここで、孔部５の充填においては、例えば半導体回路の形成で実績のある金属スパッタ法も有効である。孔部５（ビアホール）側から所定の金属をスパッタ法等で付着させた後に、不要な個所をエッチング等により取り除くことで接続を完了させる。そして、スパッタを施した後に孔部５（ビアホール）に導電性ペースト１０等を充填しておけば、孔部５内に付着した金属は侵食されることはない。
【０１０４】
なお、このように導電性ペースト１０が充填された時点から、プレート３７を疑似ウェーハ１７と呼称する（以後の工程においても同様とする）が、この疑似ウェーハ１７においては、配線３は感光性接着剤層４内に埋め込まれ、平坦な面を呈している。
【０１０５】
次に、図２（ｌ）に示すように、導電性ペースト１０が充填された孔部５の上面、感光性接着剤層４上面及び配線３の上面に亘って、所定の厚さの配線保護層１３を形成する。
【０１０６】
次に、図２（ｍ）に示すように、フォトリソグラフィー等によって、配線保護層１３において、半導体チップ６及び７と後述の実装基板３０との電気的な接続用の開口部１４（ランド開口）を、配線３上の所定の位置に配線３の上面の一部が露出するように形成する。
【０１０７】
次に、図３（ｎ）に示すように、半導体チップ６及び７を保護物質層１３で保護して補強してなる良品チップ状電子部品１９の単位で、ブレード１８（又はレーザ）でスクライブライン２１に沿ってダイシング２０して個々の個片とする。
【０１０８】
図３（ｏ）は、個片化された良品チップ状電子部品１９の拡大図であり、主に半導体チップ５４の部分詳細図が図３（ｏ’）である。この半導体チップ７（半導体チップ６も同様）は、シリコン基板３５上にＳｉＯ２膜３４を介してＡｌ電極パッド３１及びパッシベーション膜３３が形成された構造のものである。
【０１０９】
次に、図３（ｐ）に示すように、Ｎｉ無電解めっき法によって開口部１４内にＮｉ無電解めっき層（ＵＢＭ）２２を形成する。
【０１１０】
なお、このＮｉ無電解めっき層（ＵＢＭ）２２は、例えば、配線材３の上面をリン酸系エッチ液で前処理した後に、Ｚｎ処理によりＺｎを置換析出させ、さらにＮｉ−Ｐめっき槽に浸漬させることにより、容易に形成でき、Ａｌ電極パッド３１と後述するはんだバンプとの接続を助けるＵＢＭ（Ｕｎｄｅｒ　Ｂｕｍｐ　Ｍｅｔａｌ）として作用する。
【０１１１】
なお、破線で示すように、ランド３６を開口部１４から配線保護層１３上に形成してもよい。
【０１１２】
次に、図４（ｑ）に示すように、印刷マスク２３を当てて、はんだペースト２４を印刷法によりＮｉ無電解めっき層（ＵＢＭ）２２上に転写し、更に図４（ｒ）に示すように、ウエットバック法ではんだペースト２４を溶融して、はんだバンプ２５を形成する。
【０１１３】
このように、Ｎｉ無電解めっき法及びはんだペーストスクリーン印刷法等を用いることにより、フォトプロセスを用いずに、比較的容易にはんだバンプ２５を形成することができる。
【０１１４】
次に、図４（ｓ）に示すように、基板２９上にソルダー（はんだ）レジスト２６で囲まれた電極２８を設けた実装基板３０に、上記の個片化された良品チップ状電子部品１９をマウントし、機能性モジュールを作製する。この時に、良品チップ状電子部品１９には既にはんだバンプ２５が形成されているために、基板２９上の電極２８に設けられるソルダー（はんだ）ペーストを省略することができる。
【０１１５】
図５〜図６は、本実施の形態による別の良品チップ状電子部品１９の作製工程、及びこのチップ状電子部品１９の実装基板３０への実装工程を順次示す。
【０１１６】
即ち、図５（ａ）及びその一部拡大図である図５（ａ’）に示すように、図２（ｍ）に示したと同様に、配線保護層１３に接続用の開口部１４（ランド開口）を、配線３上の所定の位置に配線３の上面の一部が露出するように設ける工程を行った後に、疑似ウェーハ１７の状態のまま、図５（ｂ）に示すように、Ｎｉ無電解めっき法によって開口部１４内にＮｉ無電解めっき層（ＵＢＭ）２２を形成する。なお、破線で示すランド３６を開口部１４から配線保護層１３上に形成してもよい。
【０１１７】
次に、図５（ｃ）に示すように、印刷マスク２３を当てて、はんだペースト２４を印刷法によりＮｉ無電解めっき層（ＵＢＭ）２２上に転写する。図６（ｄ）は、例えばウエットバック法ではんだペースト２４を溶融して、はんだバンプ２５を形成した状態を示す。
【０１１８】
次に、図６（ｅ）に示すように、半導体チップ６及び７を保護物質層１３で保護して補強してなる良品チップ状電子部品１９の単位で、ブレード１８（又はレーザ）でスクライブライン２１に沿ってダイシング２０して、個々の個片とする。
【０１１９】
次に、図６（ｆ）に示すように、基板２９上のソルダー（はんだ）レジスト２６で囲まれた電極２８を設けた実装基板３０に、個片化された良品チップ状電子部品１９をマウントする。この時に、良品チップ状電子部品１９には既にはんだバンプ２５が形成されているために、基板２９上の電極２８に設けられるソルダー（はんだ）ペーストを省略することができる。
【０１２０】
このような別の作製工程によれば、疑似ウェーハ１７を個片化して良品チップ部品１９に分離してからはんだバンプ２５を形成するよりも、疑似ウェーハ１７ののままで一括してはんだバンプ２５を形成するので、より効率的である。
【０１２１】
なお、上記の例はいずれも、半導体チップのフリップチップ実装技術に関するものであるが、フリップチップ高密度実装における配線及びはんだバンプの形成技術とその製造方法に関するものでもあり、この疑似ウェーハ１７に一括で配線形成及びバンプ形成をして、低コストでチップ状電子部品を製造できる。このチップ状電子部品は、小型・軽量の携帯用電子機器のみならず、全てのエレクトロニクス機器に利用され得る。
【０１２２】
なお、保護物質層８は有機系絶縁性樹脂又は無機系絶縁性物質としてもよく、この保護物質層８で固着された状態において半導体チップ６及び７の特性測定を行なって、良品の半導体チップ又は良品チップ状電子部品を選択してもよい。
【０１２３】
本実施の形態によれば、上述したように、感光性接着剤層４上に、複数個又は複数種の半導体チップ６、７を接続孔５に対応する位置に電極３１が位置するように固定する工程の前に、支持材としての金属材１及び金属層２上に配線材料３Ａを形成し、この配線材料３Ａを加工して配線基本パターン３を形成し、この配線基本パターン３上に感光性接着剤層４を形成し、この上に半導体チップ６、７を固定しているので、これらのチップを固定する前に配線基本パターン３に不良個所があれば、これを検査によって早期に判定することができるために、配線基本パターン３の不良個所にチップ６、７を固定してしまうことを防止でき、従ってチップ６、７の無駄をなくして作製コストを抑えることができる。
【０１２４】
また、上記したように、半導体チップとして既に作製されたチップ６及び７を使用するために、配線基本パターン３の作製工程をチップ６及び７の作製工程に対し別の工程として行い、配線３の形成をある程度行った後にチップ６、７の固定を行えるために、作製工程（リードタイム）の短縮化（例えば全工程時間を１／２程度に短縮）が図れると共に、工程に供するチップ部品６及び７の在庫を減少させることができる。
【０１２５】
また、感光性接着剤層４を用いているので、その感光性能により露光、現像で接続孔５を高精度に形成できると共に、感光性接着剤層４への半導体チップ６及び７の固定を感光性接着剤の接着力によって行えるので、その接着固定もより確実に行うことができる。
【０１２６】
また、電極３１の面に設けられた感光性接着剤層４の表面とほぼ同一表面をなすように、電極３１に接続された配線３が感光性接着剤層４に埋め込まれているので、感光性接着剤層４上に配線３が突出することがなく、表面の平坦性が高くなる。これによって、配線３が感光性接着剤層４で保護されて損傷等を生じ難くなり、また配線３上に配線保護層１３を設ける場合の被着性と、この配線保護層１３にランド開口１４を形成する時の開口パターニング精度とを向上させることができる。
【０１２７】
また、良品のチップ６、７を再配列して疑似ウェーハ１７とするので、あたかも全品が良品のチップからなるウェーハが得られるため、ウェーハ一括での配線形成及びはんだバンプ処理等が可能になり、低コストのフリップチップ用チップを形成でき、自社製チップのみならず、他社から購入したベアチップでも容易に配線形成及びはんだバンプ処理等が可能になる。そして、チップ状電子部品１９を疑似ウェーハ１７から切り出す際に、保護物質８の部分を切断するので、チップ６、７本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えられる。また、保護物質８によってチップ側面及び裏面が覆われているので、Ｎｉ無電解めっき処理も可能であると共に、同じく保護物質によってチップ側面及び裏面が保護されているので、チップの個片化後の実装ハンドリングにおいてもチップが保護され、良好な実装信頼性が得られる。
【０１２８】
なお、図１（ｅ）に示したように、透明な材質で感光性接着剤層４を形成することによって、配線（基本パターン）３等を容易に目視できるようになり、半導体チップ６及び７の正確な配列工程も比較的容易に行うことができる。
【０１２９】
そして、感光性接着剤層４は、剥離除去されることなくそのまま良品チップ状電子部品１９の層間絶縁層として残り、また半導体チップ６及び７を保護する図１（ｇ）の樹脂モールド工程においても変質しない耐熱性も十分に有している。
【０１３０】
第２の実施の形態
本実施の形態は、図７〜図８に示すように、金属材１と金属層２とのエッチング工程に際し、金属材１と金属層２とを全てエッチングして除去するのではなく、一部をマザーボード（実装基板）への接続端子となるポスト部９として残す構造にする以外は、上述の第１の実施の形態とほぼ同様である。
【０１３１】
まず、図７（ａ）に示す構造は上述の図１（ｈ）に示した構造と同様であり、図１（ａ）〜図１（ｇ）の工程を行って、半導体チップ６及び７を保護物質層８で保護した構造を有するプレート３７を作製し、これを上下方向で反転させて金属材１を上側にした状態を示すものである。
【０１３２】
次に、図７（ｂ）に示すように、後述する実装基板３０への接続端子となる断面ほぼ台形の柱状のポスト部９を配線３上に残すために、ポスト部９の上層を形成する金属材１の部分を選択的にエッチングして除去する。
【０１３３】
次に、図７（ｃ）に示すように、ポスト部９を配線３上に残すために、ポスト部上層１をマスクにして下層である金属層２を選択的にエッチングして部分的に除去する。こうして、上層の金属材１と下層の金属層２との２層が積層されたポスト部９を完全に形成する。これは、各金属層１と２のエッチングレートが異なるために、精度良く行える。このエッチングによって、感光性接着剤層４の表面、孔部５及び配線３の表面が露出する。
【０１３４】
次に、図７（ｄ）に示すように、露出した孔部５（ビアホール）に導電性ペースト１０を充填することによって配線３を形成し、プレート３７を疑似ウェーハ１７とする。この時点で、配線（基本パターン）不良個所３２Ａの判定のために、既に行われている配線（基本パターン）３の外観検査に加えて、半導体チップ６及び７のプロービング検査も行うことができる。
【０１３５】
次に、図７（ｅ）に示すように、露出している感光性接着剤層４の表面及び配線３の表面等を、半導体チップ６及び７の裏面側に被着されている保護物質８と同一材質であってよい保護物質層１２で被覆する。この時、配線３上のポスト部９頭部の一部（主に金属材１の部分）が保護物質層１２から突き出るようにしておく。
【０１３６】
次に、図８（ｆ）に示すように、疑似ウェーハ１７をダイシングして、良品チップ状電子部品１９に個片化する。
【０１３７】
次に、図８（ｇ）に示すように、基板２９上のソルダー（はんだ）レジスト２６で囲まれ、ソルダー（はんだ）ペースト２７が被着された電極２８を設けた実装基板３０上に、個片化された良品チップ状電子部品１９をマウントし、機能モジュールを作製する。この際、実装基板３０の側にはんだバンプを形成しておいてもよい（以下、同様）。
【０１３８】
ここで、ポスト部９の大きさ、形状、位置等は半導体チップの配列等の条件で決めることができる。また、上記の各エッチングの条件、エッチャントの種類、配線保護層１２の材質及び形成方法等は、同等の効果があれば、任意に選択してもよい。
【０１３９】
図９（ａ）は、本実施の形態による、ポスト部９を用いた良品チップ状電子部品１９と実装基板３０とのはんだ部３８による接続状態の要部を示しており、図９（ｂ）は、ポスト部９を用いないで良品チップ部品１９と実装基板３０とをはんだ部３８により接続した状態の要部を示している。
【０１４０】
図９（ａ）及び図９（ｂ）において、ｄ１及びｄ２は実装基板３０の表面と良品チップ状電子部品１９の表面との距離をそれぞれ表し、Ｆ１、Ｆ１’は、はんだ付け時に良品チップ状電子部品１９（特にシリコン基板）と実装基板３０との熱膨張係数の差によって基点３９から水平方向に向かってはんだ接続部に生じる応力のベクトル値を表し、またＦ２、Ｆ２’、Ｆ３及びＦ３’は、Ｆ１、Ｆ１’を分解したベクトル値をそれぞれ表す。
【０１４１】
ここで、図９（ａ）に示す基点３９から水平方向に生じるベクトル値Ｆ１が図９（ｂ）に示すベクトル値Ｆ１’と同じ値とした場合、図９（ａ）に示すように、ポスト部９が突出形状であるために、実装基板３０の表面と良品チップ状電子部品１９の表面との距離ｄ１が、図９（ｂ）に示す実装基板３０の表面と良品チップ状電子部品１９の表面との距離ｄ２よりも長く（ｄ１＞ｄ２）なっている。
【０１４２】
このために、図９（ａ）に示すベクトル値Ｆ１をＦ２とＦ３とに分解した場合のＦ１とＦ２との間の角度が、図９（ｂ）に示すベクトル値Ｆ１’をＦ２’とＦ３’とに分解した場合のＦ１’とＦ２’との間の角度よりも大きくなる。
【０１４３】
その結果、ベクトル値Ｆ２はベクトル値Ｆ２’より小さくなるので、本実施の形態においては、基点３９から水平方向に向かってはんだ接続部に生じる（収縮時の）応力Ｆ２を減少させ、はんだ接続部が破壊し難くなるものと考えられる。
【０１４４】
このため、熱膨張係数の差による応力を緩和してはんだ接続部の破壊を防ぐためにこれまで一般に良品チップ状電子部品６９と実装基板６０との間に設けられていたアンダーフィル材は、本実施の形態では省略することができる。即ち、アンダーフィル材が存在していると、良品チップ状電子部品６９を実装後にリペア（交換）したい時に実装基板から取り外せないが、本実施の形態では、アンダーフィル材を省略できるために、チップ状電子部品のリペアを容易に行うことができる。
【０１４５】
このように、本実施の形態によれば、ポスト部９によってはんだ部３８（接続部）への応力が比較的減少することによって、チップ状電子部品１９とマザーボードである実装基板３０との接続信頼性をアンダーフィル材なして確保できる。
【０１４６】
更に、アンダーフィル材が不要であるために、チップ状電子部品１９のリペアが容易になると共に、アンダーフィル材のない空間部分から、回路の駆動時に発生する熱を放出することもできる。
【０１４７】
また、支持材としての金属材１にＣｕ板を用いているため、これを、上述の接続端子（ポスト部９）以外の様々な形状にすることにより、製造上或いは構造上の種々の変更及び発展性を得ることができる。例えば、この金属材１を加工して配線とし、この配線をインターポーザ（中間基板）や半導体チップ間等の配線として用いることができる。
【０１４８】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１４９】
第３の実施の形態
本実施の形態は、図１０〜図１２に示すように、金属材１１を金属材１上に所定の厚さで形成すると共に、これらの金属材１、１１及び金属層２のエッチング工程に際し、金属材１、１１及び金属層２を全てエッチングによって除去するのではなく、一部をマザーボード（実装基板）への接続端子になるポスト部９として残す構造にする以外は、上述の第２の実施の形態とほぼ同様である。
【０１５０】
まず、図１０（ａ）の構造は上述の図２（ａ）の構造と同様であり、上述した工程を経て、半導体チップ６及び７を保護物質層８で保護した構造を有するプレート３７を作製し、これを上下方向で反転させて金属材１を上側にした状態を示すものである。
【０１５１】
次に、図１０（ｂ）に示すように、金属材１上に金属材１１を所定の厚さで全面に形成する。この時に、後述の金属材１１のエッチング工程で金属材１が金属材１１と同時にエッチングされないために、金属材１１の材質を金属材１とは異なるエッチレートを有するものとする。また、この金属材１１の材質をはんだとすれば、後述の実装工程に際して接続部材として使用することもできる。
【０１５２】
次に、図１０（ｃ）に示すように、後述する実装基板３０への接続端子となる断面ほぼ台形の柱状のポスト部９を配線３上に残すために、ポスト部９の上層を形成する金属材１１の部分を選択的にエッチングして島状に残す。
【０１５３】
次に、図１０（ｄ）に示すように、島状の金属材１１をマスクにして、ポスト部９の中間層を形成する金属材１の部分を選択的にエッチングする。
【０１５４】
次に、図１１（ｅ）に示すように、金属材１１及び２をマスクにして、ポスト部９の下層を形成する金属層２の部分を選択的にエッチングする。こうして、上層の金属材１１、中間層の金属材１及び下層の金属層２の３層が積層されたポスト部９を形成し、感光性接着剤層４の表面、孔部５及び配線３の表面を露出させる。
【０１５５】
次に、図１１（ｆ）に示すように、露出した孔部５（ビアホール）に導電性ペースト１０を充填し、プレート３７を疑似ウェーハ１７とする。この時点で、配線（基本パターン）不良個所３２Ａを判定するために既に行われている配線（基本パターン）３の外観検査に加えて、半導体チップ６及び７のプロービング検査を行うことができる。
【０１５６】
次に、図１１（ｇ）に示すように、露出している感光性接着剤層４の表面及び配線３の表面等を、半導体チップ６及び７の裏面側に被着されている保護物質と同一材質であってよい保護物質層１２で被覆する。この時、配線３上のポスト部９頭部の一部（主に金属材１１の部分）が、保護物質層１２から突き出るようにしておく。
【０１５７】
次に、図１２（ｈ）に示すように、疑似ウェーハ１７をダイシングして良品チップ状電子部品１９に個片化する。
【０１５８】
次に、図１２（ｉ）に示すように、基板２９上のソルダー（はんだ）レジスト２６で囲まれ、ソルダー（はんだ）ペースト２７が被着された電極２８を設けた実装基板３０上に、個片化された良品チップ状電子部品１９をマウントし、機能性モジュールを作製する。この時、ポスト部９の上部を形成して実装基板３０に接触する金属材１１の材質がはんだであれば、ソルダー（はんだ）ペースト２７の被着量を減らすことができる。
【０１５９】
その他、本実施の形態においては、上述の第１及び第２の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１６０】
第４の実施の形態
本実施の形態は、図１３に示すように、配線（基本パターン）３の形成時に孔部５の下部に位置する部分の配線材３Ａを除去せずに残し、更には、半導体チップ６及び７を感光性接着剤層４上に配列固定する前に、孔部５を導電性ペースト１０で充填する以外は、上述の第１の実施の形態とほぼ同様である。
【０１６１】
まず、図１３（ａ）に示すように、支持材としての金属材１を用意し、この金属材１の上面に、この金属材１とは異種の金属薄膜である金属層２を所定の厚さに形成する。
【０１６２】
次に、図１３（ｂ）に示すように、金属層２上の全面に導電性物質からなる配線材３Ａを所定の厚さに形成する。
【０１６３】
次に、図１３（ｃ）に示すように、配線材３Ａを所定のパターンに加工して配線（基本パターン）３を形成する。この際、孔部５の形成位置の配線材３Ａは除去しない。この配線３について外観検査を行い、その良否の判定をすることができる。
【０１６４】
次に、図１３（ｄ）に示すように、形成された配線３を覆うようにして全面に感光性接着剤を所定の厚さに塗布して、感光性接着剤層４を形成する。
【０１６５】
次に、感光性接着剤層４に対して露光及び現像処理を行うことにより、図１３（ｅ）に示すように、半導体チップ６及び７のそれぞれの電極パッド３１と配線３とが電気的に接続される個所の感光性接着剤層４の部分を除去し、配線３の上面の一部が露面するまで孔部５（ビアホール）を形成する。この時に、配線（基本パターン）不良個所３２Ａの判定のための外観検査を行うことができる。
【０１６６】
次に、図１３（ｆ）に示すように、孔部５に導電性ペースト１０を充填する。
【０１６７】
次に、図１３（ｇ）に示すように、導電性接着剤層４に形成した孔部５（即ち、導電性ペースト１０）の位置と、良品の半導体チップ６及び７の電極パッド３１の位置とが一致するようにして、配線不良個所３２を除いて複数の良品の半導体チップ６及び７を、電極パッド３１の露出している回路面を下向きにして感光性接着剤層４上に整列固定し、電極パッド３１と配線３とを電気的に接続する。
【０１６８】
次に、熱硬化等により感光性接着剤層４上に半導体チップ６及び７を接着固定する。
【０１６９】
この後に、金属材１及び２を除去して図２（ｋ）と同様の状態とし、この状態で半導体チップ６及び７のプロービング検査を行うことができる。そして、図２（ｌ）〜図４（ｓ）の工程とほぼ同様の工程を経て、良品チップ状電子部品１９を実装基板３０にマウントすることができる。
【０１７０】
本実施の形態においては、図１３（ｃ）に示すように、配線材３Ａを所定のパターンに加工して配線（基本パターン）３を形成する際に、孔部５の下部において配線材３Ａを除去しないので、配線材３Ａの一部を無駄にすることがない。
【０１７１】
また、半導体チップ６及び７の接着固定前に、導電性ペースト１０が孔部５に充填されて既に配線３に接続されているので、金属材１及び２の除去後に半導体チップ６及び７のプロービング検査を行うことができる。
【０１７２】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１７３】
第５の実施の形態
本実施の形態は、図１４に示すように、配線（基本パターン）３と孔部５（ビアホール）内の導電性部分とを一体に形成した後に、半導体チップ６及び７を感光性接着剤層４上に配列固定する以外は、上述の第１の実施の形態とほぼ同様である。
【０１７４】
まず、図１４（ａ）に示すように、支持材としての金属材１を用意し、この金属材１の上面に、この金属材１とは異種の金属薄膜である金属層２を所定の厚さに形成する。
【０１７５】
次に、図１４（ｂ）に示すように、金属層２上の全面に導電性物質からなる配線材３Ｂを所定の厚さに形成する。
【０１７６】
次に、図１４（ｃ）に示すように、配線材３Ｂの一部を途中深さまで加工して除去して、配線凸部１５を形成し、更に図１４（ｄ）に示すように、凸部１５以外で配線材３Ｂを部分的に加工して凸部１５と配線（基本パターン）３とが一体となった構造とする。ここで、配線凸部１５の位置、数量、形状及び大きさ等は上述の孔部５に相当したものである。また、配線材３Ｂの加工方法には、例えばエッチング法又はサンドブラスト法等を使用することができる。
【０１７７】
次に、図１４（ｅ）に示すように、形成された配線３及び凸部１５を覆うようにして、金属層２の上面に、感光性接着剤を所定の厚さに塗布して感光性接着剤層４を形成する。この時点で、配線（基本パターン）３の外観検査を行うことができるが、図１４（ｄ）の段階で行ってもよいことは勿論である。
【０１７８】
この時に、導電性物質からなる配線凸部１５の頂面が感光性接着剤層４の表面と同一面に存在するか或いは若干突出するのが、半導体チップ６及び７の電極パッド３１と配線３とを良好に接続させる上で望ましい。この接続を十分にするには、例えば異方性導電フィルム等を用いて接続することができる。
【０１７９】
次に、図１４（ｆ）に示すように、上述の感光性接着剤層４に埋設した配線凸部１５の頂部１５の位置と、良品の半導体チップ６及び７の電極パッド３１の位置とを合わせるようにして、複数の良品の半導体チップ６及び７を、電極パッド３１の露出している回路面を下向きにして感光性接着剤層４上に整列固定する。
【０１８０】
次に、熱硬化等により、半導体チップ６及び７を感光性接着剤層４上に接着固定し、更に金属材１及び２を除去して半導体チップ６及び７のプロービング検査を行うことができる。
【０１８１】
この後は、図２（ｋ）に示した導電ペースト１０の充填工程を省略して、図２（ｌ）〜図４（ｓ）の工程とほぼ同様の工程を経て、良品チップ状電子部品１９を実装基板３０にマウントすることができる。
【０１８２】
本実施の形態においては、図１４（ｄ）に示す工程において、上述の孔部５の部分にも配線３と接続された導電性物質（コンタクトプラグ）を一体に形成しているために、この接続工程を簡略化することができると共に、金属材１及び金属層２を除去すると、既に配線３が完成しているために直ちに保護層１３の形成工程に移行することができる。
【０１８３】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１８４】
以上に説明した実施の形態は、本発明の技術的思想に基づいて更に変形が可能である。
【０１８５】
例えば、孔部５に導電性ペースト１０を充填した図２（ｋ）の状態で、配線保護層１３や開口部１４（ランド開口）を設けずに、実装基板３０上に実装することもできる。この時には、実装基板３０側にはんだバンプを形成してはんだで接続してもよい。
【０１８６】
また、図７（ｅ）において、ポスト部９の強度が十分であれば、保護物質層１２は薄くてよいし、場合によっては省略可能であり、これらの場合はチップ状電子部品１９と実装基板３０とを一層離すことができ、有利である。
【０１８７】
また、本発明を適用する対象は半導体チップに限ることはなく、個々のチップへの切断を伴う他の各種チップ状電子部品であってもよい。
【０１８８】
【発明の作用効果】
本発明によれば、前記絶縁層上に、複数個又は複数種の前記チップ部品を前記接続孔に対応する位置に電極が位置するように固定する工程の前に、支持層上に配線材料層を形成し、この配線材料層を加工して配線基本パターンを形成し、この配線基本パターン上に前記絶縁層を形成しているので、前記チップ部品を固定する前に前記配線基本パターンに不良個所があれば、これを検査によって早期に判定することができるために、配線基本パターンの不良個所に前記チップ部品を固定してしまうことを防止でき、従って前記チップ部品の無駄をなくして作製コストを抑えることができる。
【０１８９】
また、前記チップ部品として良品のチップ部品を予め作製又は選別しておく工程と、前記配線基本パターンを形成する工程とを別の工程として行い、配線の形成をある程度行った後に前記チップ部品の固定を行えるため、工程（リードタイム）の短縮化が図れると共に、工程に供する前記チップ部品の在庫を減少させることができる。
【０１９０】
また、前記電極面に設けられた前記絶縁層の表面とほぼ同一表面をなすように、前記電極に接続された前記配線が前記絶縁層に埋め込まれているので、前記絶縁層上に前記配線が突出することがなく、絶縁層の平坦性が高くなる。これによって、前記配線が前記絶縁層で保護されて損傷等を生じ難くなり、また前記配線上に配線保護層を設ける場合の被着性と、この配線保護層にランド開口を形成する時の開口パターニング精度とを向上させることができる。
【０１９１】
また、良品のチップ部品を再配列して疑似ウェーハとするので、あたかも全品が良品のチップからなるウェーハが得られるため、ウェーハ一括での配線形成及びはんだバンプ処理等が可能になり、低コストのフリップチップ用チップを形成でき、自社製チップのみならず、他社から購入したベアチップでも容易に配線形成及びはんだバンプ処理等が可能になる。そして、チップ状電子部品を疑似ウェーハから切り出す際に、保護物質の部分を切断するので、チップ部品本体への悪影響（歪みやばり、亀裂等のダメージ）が抑えられる。また、保護物質によってチップ側面及び裏面が覆われているので、Ｎｉ無電解めっき処理も可能であると共に、保護物質によってチップ側面及び裏面が保護されているので、チップの個片化後の実装ハンドリングにおいてもチップが保護され、良好な実装信頼性が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるチップ状電子部品の作製工程を順次示す断面図である。
【図２】同、作製工程を順次示す断面図である。
【図３】同、作製工程を順次示す断面図である。
【図４】同、チップ状電子部品の実装工程を示す断面図である。
【図５】同、別の作製工程を順次示す断面図である。
【図６】同、別の作製工程とその実装工程とを順次示す断面図である。
【図７】本発明の第２の実施の形態によるチップ状電子部品の作製工程を順次示す断面図である。
【図８】同、チップ状電子部品の実装工程を示す断面図である。
【図９】同、実装時の状況を比較して説明するための要部拡大断面図である。
【図１０】本発明の第３の実施の形態によるチップ状電子部品の作製工程を順次示す断面図である。
【図１１】同、作製工程を示す断面図である。
【図１２】同、チップ状電子部品の実装工程を示す断面図である。
【図１３】本発明の第４の実施の形態によるチップ状電子部品の作製工程を順次示す断面図である。
【図１４】本発明の第５の実施の形態によるチップ状電子部品の作製工程を順次示す断面図である。
【図１５】従来例によるチップ状電子部品の作製工程を順次示す断面図である。
【図１６】同、ＭＣＭ化された実装構造の一部断面側面図（ａ）、（ｂ）である。
【図１７】同、ウェーハ一括処理に対処する半導体ウェーハの斜視図である。
【図１８】先願発明によるチップ状電子部品の作製工程を順次示す断面図である。
【図１９】同、作製工程を順次示す断面図である。
【図２０】同、作製工程を順次示す断面図である。
【図２１】同、チップ状電子部品の実装工程を示す断面図である。
【符号の説明】
１１…金属材、２…金属層、３…配線、３Ａ、３Ｂ…配線材、
４…感光性接着剤層、５…孔部（ビアホール）、６、７…半導体チップ、
８、１２…保護物質層、９…ポスト部、１０…導電性ペースト、
１３…配線保護層、１４…開口部（ランド開口）、１５…配線凸部、
１７…疑似ウェーハ、１８…ブレード、１９…良品チップ状電子部品、
２０…ダイシング、２１…スクライブライン、２２…無電解めっき層、
２３…印刷マスク、２４…はんだペースト、２５…はんだバンプ、
２６、２７…ソルダー（はんだ）レジスト、２８…電極、３０…実装基板、
３１…電極パッド、３２…配線不良個所、
３２Ａ…配線（基本パターン）不良個所、３３…パッシべーション膜、
３４…ＳｉＯ２膜、３５…シリコン基板、３６…ランド、３７…プレート、
３８…はんだ部、３９…基点、
ｄ１、ｄ２…実装基板の表面と良品チップ状電子部品表面との距離、
Ｆ１、Ｆ１’、Ｆ２、Ｆ２’、Ｆ３、Ｆ３’…応力ベクトル値
【図１】
2004087661.tif 000003
【図２】
2004087661.tif 000004
【図３】
2004087661.tif 000005
【図４】
2004087661.tif 000006
【図５】
2004087661.tif 000007
【図６】
2004087661.tif 000008
【図７】
2004087661.tif 000009
【図８】
2004087661.tif 000010
【図９】
2004087661.tif 000011
【図１０】
2004087661.tif 000012
【図１１】
2004087661.tif 000013
【図１２】
2004087661.tif 000014
【図１３】
2004087661.tif 000015
【図１４】
2004087661.tif 000016
【図１５】
2004087661.tif 000017
【図１６】
2004087661.tif 000018
【図１７】
2004087661.tif 000019
【図１８】
2004087661.tif 000020
【図１９】
2004087661.tif 000021
【図２０】
2004087661.tif 000022
【図２１】
2004087661.tif 000023