(57)【要約】【課題】回路基板に内蔵されるキャパシタ、キャパシタ内蔵回路基板およびこれらの製造方法を提供する。【解決手段】回路基板を製造する際に電気回路の一部となるキャパシタを形成する方法であって、バルブ金属下部電極層およびその上のバルブ金属酸化物誘電体層を形成した後、有機半導体から成る固体電解質層とその上の金属から成る上部電極層とを一括して形成する。この一括形成工程は、圧着子に上部電極用金属箔の一方の面を保持し、金属箔の他方の面に有機半導体の粉末を圧着担持させる工程、および圧着担持された有機半導体粉末を、金属箔を介して圧着子により誘電体層に加熱圧着することにより、金属箔と誘電体層との間に挟まれこれら両者に密着接合した有機半導体から成る固体電解質層を形成する。【選択図】　　　図２
2004087829.tif 000002
【特許請求の範囲】
【請求項１】
電気回路を内蔵する回路基板を製造する際に、該電気回路の一部となるキャパシタを形成する方法であって、
製造の過程にある回路基板のキャパシタ形成予定位置に、アルミニウム、タンタル、ニオブ、タングステン、バナジウム、ビスマス、チタン、ジルコニウムおよびハフニウムから成る群から選択された少なくとも１種のバルブ金属から成る下部電極層を形成する工程、
前記下部電極層上に、前記群から選択された少なくとも１種のバルブ金属の酸化物から成る誘電体層を形成する工程、および
前記誘電体層上に、有機半導体から成る固体電解質層とその上の金属から成る上部電極層とを一括して形成する工程、
を含み、前記誘電体層上への前記固体電解質層と上部電極層との一括形成工程が、下記の工程：
上部電極用金属箔の一方の面に前記有機半導体の粉末を圧着担持させる工程、および
前記圧着担持された有機半導体粉末を、前記金属箔を介して前記誘電体層に加熱圧着することにより、前記金属箔と前記誘電体層との間に挟まれこれら両者に密着接合した前記有機半導体から成る固体電解質層を形成する工程、
を含むことを特徴とするキャパシタの形成方法。
【請求項２】
請求項１記載の方法において、前記下部電極層上に、並列した複数個の前記誘電体層を形成し、個々の該誘電体層上にそれぞれ、有機半導体から成る固体電解質層とその上の金属から成る上部電極層とを一括して形成することを特徴とするキャパシタの形成方法。
【請求項３】
電気回路を内蔵する回路基板を製造する際に、該電気回路の一部となるキャパシタを形成する方法であって、
製造の過程にある回路基板のキャパシタ形成予定位置に、アルミニウム、タンタル、ニオブ、タングステン、バナジウム、ビスマス、チタン、ジルコニウムおよびハフニウムから成る群から選択された少なくとも１種のバルブ金属から成る下部電極層を形成する工程、
前記下部電極層上に、前記群から選択された少なくとも１種のバルブ金属の酸化物から成る第１誘電体層を形成する工程、および
前記第１誘電体層上に、有機半導体から成る固体電解質層と、その上の前記群から選択された少なくとも１種のバルブ金属の酸化物から成る第２誘電体層と、その上の前記群から選択された少なくとも１種のバルブ金属の第２層と、更にその上の金属から成る上部電極層とを一括して形成する工程、
を含み、前記第１誘電体層上への前記固体電解質層と第２誘電体層と前記バルブ金属第２層と上部電極層との一括形成工程が、下記の工程：
上部電極用金属箔の一方の面に前記バルブ金属第２層を形成する工程、
前記バルブ金属第２層上に第２誘電体層を形成する工程、
上記金属箔上の前記バルブ金属第２層上に形成された上記第２誘電体層の自由面に前記有機半導体の粉末を圧着担持させる工程、および
前記圧着担持された有機半導体粉末を、前記金属箔を介して前記誘電体層に加熱圧着することにより、前記金属箔上の前記バルブ金属第２層上に形成された前記第２誘電体層と前記第１誘電体層との間に挟まれこれら両者に密着接合した前記有機半導体から成る固体電解質相を形成する工程、
を含むことを特徴とするキャパシタの形成方法。
【請求項４】
請求項３記載の方法において、前記下部電極層上に、並列した複数個の前記第１誘電体層を形成し、個々の該第１誘電体層上にそれぞれ、有機半導体から成る固体電解質層と、その上の前記群から選択された少なくとも１種のバルブ金属の酸化物から成る第２誘電体層と、その上の前記群から選択された少なくとも１種のバルブ金属の第２層と、更にその上の金属から成る上部電極層とを一括して形成することを特徴とするキャパシタの形成方法。
【請求項５】
前記固体電解質層を構成する有機半導体がＴＣＮＱ錯体であることを特徴とする請求項１から４までのいずれか１項記載のキャパシタの形成方法。
【請求項６】
請求項１から５までのいずれか１項記載の方法により形成したキャパシタ。
【請求項７】
請求項１から５までのいずれか１項記載のキャパシタの形成方法を含む回路基板の製造方法。
【請求項８】
請求項７記載の方法により製造した回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気回路を内蔵した回路基板の電気回路の一部を構成するキャパシタ、このキャパシタを内蔵した回路基板およびこれらの製造方法に関する。
本発明のキャパシタ内蔵回路基板は、半導体素子（半導体チップ）を搭載して半導体装置（半導体パッケージ）を構成する。
【０００２】
【従来の技術】
半導体装置は多くの用途において高密度化が進められており、それに応じて配線パターン同士を近接させて設ける際に、配線間のクロストークノイズや電源ライン等の電位変動を防止することが重要である。特に、高速のスイッチング動作が要求される高周波用の半導体素子を搭載する半導体パッケージの場合は、周波数の上昇に伴いクロストークノイズが発生し易くなり、またスイッチング素子が高速でオン／オフすることによってスイッチングノイズも発生し、これによって電源ライン等の電位が変動し易くなる。
【０００３】
従来、このような問題を解消する手段として、信号ラインや電源ラインでの回路間の不要な結合を解除（デカップリング）するためのバイパスコンデンサとして、半導体パッケージに別個のチップキャパシタ等の容量素子を搭載していた。
【０００４】
しかし、上記従来の方法には、下記の点で問題があった。
まず、別個のチップキャパシタ等の搭載に伴い配線パターンの設計自由度が低下する。
【０００５】
更に、チップキャパシタと半導体素子の電極とを接続する配線距離が長いとインダクタンスが大きくなり、チップキャパシタによるデカップリング効果が十分に得られなくなる。したがって、チップキャパシタ等は半導体素子にできるだけ近接させて搭載することが必要である。しかし、チップキャパシタ等のサイズによって搭載位置も制限されるため、半導体素子との近接配置にも限界があった。
【０００６】
また、チップキャパシタ等の容量素子を半導体パッケージに搭載すると、パッケージが大型化・重量化することが避けられず、現在の趨勢である小型化・軽量化に逆行してしまう。この点についても、チップキャパシタ等の小型化による対処では限界があった。
【０００７】
本出願人は、上記従来の問題を解消すべく、特願２００１−５７２８１号において、回路基板にキャパシタを内蔵した構造を提案した。この構造においては、回路基板内の配線層間に配置されたキャパシタが、バルブ金属から成る下部電極層、バルブ金属の酸化物から成る誘電体層、固体電解質層、および上部電極層をこの順に積層して構成されている。
【０００８】
上記先願の構造は、回路基板内にキャパシタを内蔵させたことにより、回路基板上に別個のチップキャパシタを搭載した従来の構造における問題が解消し、配線パターン設計の自由度が確保でき、容量素子と半導体素子との近接度が格段に向上し、パッケージの小型化・軽量化が可能となる。
【０００９】
しかし、上記先願の構造は、その製造プロセス、特に固体電解質層の形成方法に更に改良の余地が残されていた。
すなわち、上記先願の製造プロセスにおいては、固体電解質層の形成は下記のいずれかにより行なっていた。
（１）導電性ポリマーであるポリピロールをポリマー塗布熱分解法で形成
（２）導電性ポリマーの電解重合により形成
（３）酸化スズなどの導電性金属酸化物を蒸着（ＣＶＤ）等により形成
【００１０】
これらの形成方法には下記の点で改良すべき余地があった。
まず、（１）（２）の形成方法では、モノマー溶液や酸化剤もしくは電解重合液といった液体を用いてポリマーを形成するので、基板上の所定位置に所定形状でポリマーを形成することが困難である。
【００１１】
また、（３）の形成方法では、蒸着法等を用いることで、上記のように液体を用いたことによる問題は解消するが、金属酸化物の電気伝導度が低いため、低ＥＳＲのキャパシタを得ることが困難である。ＥＳＲすなわち等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ　Ｓｅｒｉｅｓ　Ｒｅｓｉｓｔａｎｃｅ）はキャパシタ自体が持つ抵抗であり、ＥＳＲが高くなるとキャパシタの高周波特性が悪化する。
【００１２】
上記先願の問題点を解消すべく、本出願人は、ＴＣＮＱ等の有機半導体の粉末を用いて固体電解質層を形成する方法を検討した。この方法を図１を参照して説明する。ただし、この方法はこれまで未公表であり、本願において初めて開示した。
【００１３】
まず、図１（１）に示すように、配線パターンが形成された基板１００のパッド１０２上に、ＡｌまたはＴａのスパッタあるいは蒸着等により下部電極１０４を形成する。パッド１０２は、基板１００上の配線パターンの一部が幅広に形成された部分である。
【００１４】
次に、図１（２）に示すように、下部電極１０４の上面に誘電体層形成領域を画定するためのマスクとしてレジスト層１０６を形成する。
【００１５】
次に、図１（３）に示すように、下部電極１０４の上面を陽極酸化することにより、誘電体層（Ａｌ２Ｏ３またはＴａ２Ｏ５）１０８を形成する。
【００１６】
次に、図１（４）に示すように、誘電体層１０８上に、ＴＣＮＱ錯体の粉末１１０’を供給する。
【００１７】
次に、下記の方法１または方法２により誘電体層１０８上の固体電解質層１１０およびその上の上部電極１１４を形成する。
【００１８】
〔方法１〕
図１（５Ａ）および図１（６）の工程を順次行なう。まず、図１（５Ａ）に示すように、誘電体層１０８上にＴＣＮＱ錯体から成る固体電解質層１１０を形成する。この場合、基板１００をヒータ１１２で加熱することによりＴＣＮＱ錯体粉末１１０’を加熱溶融させた後、加熱停止して自然放冷することにより、一体の溶融凝固層としてＴＣＮＱ錯体層（固体電解質層）１１０を形成する。次に、図１（６）に示すように、Ｃｕ等の金属のスパッタにより上部電極１１６を形成する。これにより、下部電極１０４、誘電体層１０８、固体電解質層１１０および上部電極１１４がこの順で積層して成るキャパシタが完成する。
【００１９】
〔方法２〕
図１（５Ｂ）に示すように、圧着子１１６にＣｕ等の金属箔１１４を吸引等により保持してＴＣＮＱ錯体粉末１１０’上に載置し、圧着子１１６により加熱圧着することにより、図１（６）に示したのと同様に、ＴＣＮＱ錯体層（固体電解質層）１１０とその上の上部電極層１１４とを同時に形成する。これにより、下部電極１０４、誘電体層１０８、固体電解質層１１０および上部電極１１４がこの順で積層して成るキャパシタが完成する。
【００２０】
以上によりキャパシタが完成したら、図１（７）に示すように、レジスト層１０６を除去する。
【００２１】
次に、図１（８）に示すように、絶縁性樹脂の塗布または樹脂フィルムの積層により、絶縁層１１８を形成してキャパシタを埋め込む。
【００２２】
最後に、絶縁層１１８内に所定回路に必要なビアおよび配線パターンを形成し、上部電極１１４と配線パターンとを電気的に接続して回路基板が完成する。
【００２３】
なお、上記の例では、パッド１０２を、基板１００上に形成された配線パターンの一部として示したが、パッド１０２は基板１００上に形成された多層配線構造のうちの一層の配線パターンの一部として形成されていて下層の配線パターンと電気的に接続していてもよい。
【００２４】
【発明が解決しようとする課題】
上記検討した方法によれば、先願で開示した方法に対して、液体を用いてポリマー形成する場合のような形成位置および形成形状の制御性の問題が生ずることがなく、また、導電性金属酸化物を用いた場合のように低電気伝導性に起因する高ＥＳＲ化といった問題も生じない。
【００２５】
しかし、ＴＣＮＱ錯体の粉末１１０’を誘電体層１０８上に供給する際に粉末供給量が誘電体層１０８の面内で不均等になり易いという問題がある。
【００２６】
加えて、固体電解質層１１０の形成にも下記の問題がある。
すなわち、上記の方法１では、基板１００を加熱した際に、溶融したＴＣＮＱ錯体がレジスト１０６で画定した領域外へ流出する恐れがある。一方、上記の方法２では、粉末１１０’を加圧した際に、その下にある誘電体層１０８に対して機械的な損傷を生じてしまう。
【００２７】
本発明は、以上のような各プロセス上の問題点を解消することにより、先願で提案したキャパシタ内蔵回路基板による利点を最大限に発揮することを可能とし、それにより従来の問題点を解消して、配線パターン設計の自由度を確保し、容量素子と半導体素子との近接度を格段に向上させ、パッケージの小型化・軽量化を可能とした半導体パッケージのための回路基板内蔵キャパシタの形成方法、それにより内蔵キャパシタを形成する回路基板の製造方法およびこれらにより形成したキャパシタおよびこのキャパシタを内蔵した回路基板を提供することを目的とする。
【００２８】
【課題を解決するための手段】
上記の目的を達成するために、第１発明によるキャパシタの形成方法は、電気回路を内蔵する回路基板を製造する際に、該電気回路の一部となるキャパシタを形成する方法であって、
製造の過程にある回路基板のキャパシタ形成予定位置に、アルミニウム、タンタル、ニオブ、タングステン、バナジウム、ビスマス、チタン、ジルコニウムおよびハフニウムから成る群から選択された少なくとも１種のバルブ金属から成る下部電極層を形成する工程、
前記下部電極層上に、前記群から選択された少なくとも１種のバルブ金属の酸化物から成る誘電体層を形成する工程、および
前記誘電体層上に、有機半導体から成る固体電解質層とその上の金属から成る上部電極層とを一括して形成する工程、
を含み、前記誘電体層上への前記固体電解質層と上部電極層との一括形成工程が、下記の工程：
上部電極用金属箔の一方の面に前記有機半導体の粉末を圧着担持する工程、および
前記圧着担持された有機半導体粉末を、前記金属箔を介して前記誘電体層に加熱圧着することにより、前記金属箔と前記誘電体層との間に挟まれこれら両者に密着接合した前記有機半導体から成る固体電解質層を形成する工程、
を含むことを特徴とする。
【００２９】
また、第２発明によるキャパシタの形成方法は、電気回路を内蔵する回路基板を製造する際に、該電気回路の一部となるキャパシタを形成する方法であって、
製造の過程にある回路基板のキャパシタ形成予定位置に、アルミニウム、タンタル、ニオブ、タングステン、バナジウム、ビスマス、チタン、ジルコニウムおよびハフニウムから成る群から選択された少なくとも１種のバルブ金属から成る下部電極層を形成する工程、
前記下部電極層上に、前記群から選択された少なくとも１種のバルブ金属の酸化物から成る第１誘電体層を形成する工程、および
前記第１誘電体層上に、有機半導体から成る固体電解質層と、その上の前記群から選択された少なくとも１種のバルブ金属の酸化物から成る第２誘電体層と、その上の前記群から選択された少なくとも１種のバルブ金属の第２層と、更にその上の金属から成る上部電極層とを一括して形成する工程、
を含み、前記第１誘電体層上への前記固体電解質層と第２誘電体層と前記バルブ金属第２層と上部電極層との一括形成工程が、下記の工程：
上部電極用金属箔の一方の面に前記バルブ金属第２層を形成する工程、
前記バルブ金属第２層上に第２誘電体層を形成する工程、
上記金属箔上の前記バルブ金属第２層上に形成された上記第２誘電体層の自由面に前記有機半導体の粉末を圧着担持させる工程、および
前記圧着担持された有機半導体粉末を、前記金属箔を介して前記誘電体層に加熱圧着することにより、前記金属箔上の前記バルブ金属第２層上に形成された前記第２誘電体層と前記第１誘電体層との間に挟まれこれら両者に密着接合した前記有機半導体から成る固体電解質相を形成する工程、
を含むことを特徴とする。
【００３０】
第１および第２発明の方法によれば、それぞれ有極性キャパシタおよび無極性キャパシタが形成される。
【００３１】
第１および第２発明の方法によって多端子構造のキャパシタを形成することもできる。
すなわち、第１発明の方法においては、前記下部電極層上に、並列した複数個の前記誘電体層を形成し、個々の該誘電体層上にそれぞれ、有機半導体から成る固体電解質層とその上の金属から成る上部電極層とを一括して形成することにより多端子構造のキャパシタが得られる。
【００３２】
また、第２発明の方法においては、前記下部電極層上に、並列した複数個の前記第１誘電体層を形成し、個々の該第１誘電体層上にそれぞれ、有機半導体から成る固体電解質層と、その上の前記群から選択された少なくとも１種のバルブ金属の酸化物から成る第２誘電体層と、その上の前記群から選択された少なくとも１種のバルブ金属の第２層と、更にその上の金属から成る上部電極層とを一括して形成することにより多端子構造のキャパシタが得られる。
【００３３】
第１および第２発明の方法において、固体電解質層を構成する有機半導体として、代表的にはＴＣＮＱ（テトラシアノキノンジメタン）錯体を用いる。
【００３４】
本発明は、第１発明または第２発明の方法により形成したキャパシタをも提供する。
【００３５】
本発明は、第１発明または第２発明のキャパシタの形成方法を利用した回路基板の製造方法およびそれにより製造された回路基板をも提供する。
【００３６】
【発明の実施の形態】
本発明において、下部電極層はアルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、バナジウム（Ｖ）、ビスマス（Ｂｉ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）およびハフニウム（Ｈｆ）から成る群から選択された少なくとも１種のバルブ金属から成る。バルブ金属は陽極酸化により酸化皮膜が生成する金属であり、生成した酸化皮膜が一定方向の電流を流さないというバルブ作用を有する。
【００３７】
下部電極層としては、上記バルブ金属のうちの１種を単独で用いてもよいし、２種以上を合金、混合物等の形で用いてもよく、更に窒化物等（例えばＴｉＮ、ＴａＮ）のような化合物として用いてもよい。また、バルブ金属の化合物同士の混合物、バルブ金属の化合物と合金との混合物、バルブ金属と他の金属との合金等の形で用いてもよい。本発明の下部電極層としては特にＴａ、Ａｌ等が適している。
【００３８】
下部電極層の形成は、半導体装置の製造などに通常用いられている薄膜形成技術を用いて行なうことができる。典型的な成膜法としては、真空蒸着法、スパッタ法、ＣＶＤ法等が挙げられる。
【００３９】
下部電極層上に、バルブ金属の酸化物から成る誘電体層を形成する。このバルブ金属は下部電極層を構成するバルブ金属と同種であってもよいし異種であってもよい。下部電極層と同種のバルブ金属を用いると、下部電極層を陽極酸化等で酸化することにより誘電体層を形成できるので、プロセス簡素化のため望ましい。下部電極層とは異種のバルブ金属を用いる場合は、前記のような適当な成膜法により、酸化物として下部電極層上に堆積させて形成する。本発明の誘電体層としては、特にＴａ、Ａｌ等の酸化物（Ｔａ２Ｏ５、Ａｌ２Ｏ３等）が適している。
【００４０】
本発明の特徴は、誘電体層上に、固体電解質層と上部電極層とを一括形成する点にある。具体的には、上部電極用金属箔の一方の面を圧着子に吸引等により保持し、金属箔の他方の面に固体電解質用有機半導体の粉末を圧着担持させ、金属箔を介して圧着子により誘電体層に加熱圧着することにより、金属箔と誘電体層との密着接合した有機半導体から成る固体電解質層を形成する。
【００４１】
これにより、誘電体層上の所定位置に所定形状の固体電解質層とその上の上部電極層とを一括形成することができる。
すなわち、固体電解質層を構成する有機半導体の粉末を、上部電極を構成する金属箔の表面に圧着担持して誘電体層上に加熱圧着するので、金属箔形状で画定される所定平面形状の固体電解質層を、誘電体層上の所定位置に形成することができる。
【００４２】
したがって、先願の方法に対して、液体を用いてポリマー形成する場合のような形成位置および形成形状の制御性の問題が生ずることがなく、また、導電性金属酸化物を用いた場合のように低電気伝導性に伴う高ＥＳＲ化といった問題も生じない。
【００４３】
有機半導体の粉末を用いて固体電解質層を形成する方法としては、誘電体層上に有機半導体粉末を載せて加熱融解することにより形成する方法も考えられる。しかし、この方法には下記の点で問題がある。
【００４４】
すなわち、有機半導体粉末の供給量のばらつきや加熱融解時の流出が起き易いため、所定位置に所定形状で固体電解質層を形成することが困難である。
【００４５】
本発明の方法によれば、金属箔の一方の面を圧着子に保持し、この金属箔の他方の面に圧着担持した有機半導体粉末を、誘電体層に圧着子により加熱圧着するので、圧着箇所のみを極めて短時間加熱することにより固体電解質層を形成でき、回路基板の他の構成部分には加熱による影響が及ばない。
【００４６】
本発明では固体電解質層を構成する材料として有機半導体を用いる。この有機半導体としては、ＴＣＮＱ錯体が最も適している。ＴＣＮＱ錯体は２３０〜２４０℃程度に加熱することにより溶融し、その後凝固させることにより一体の溶融凝固層としてＴＣＮＱ錯体から成る固体電解質層が形成される。更に、この加熱を圧力下で行なう加熱圧着により、下地である誘電体層と密着接合できる。一般的な観点からは、固体電解質層の構成材料としてポリピロール等の導電性高分子材料も考えられるが、これは加熱により溶融せず、分解してしまうので本発明の方法には適さない。
【００４７】
本発明においては、有機半導体を粉末の状態で用いる。ここで「粉末」とは、上部電極用の金属箔に圧着担持できる形態であればよく、一般に粉末と呼ばれる形態のみでなく、粒状その他の呼称で呼ばれる形態であってもよい。
以下に、添付図面を参照して本発明の具体的な各実施形態を説明する。
【００４８】
〔実施形態１〕
図２に、第１発明の一実施形態により有極性のキャパシタを形成する工程を示す。
まず、図２（１）に示すように、配線パターンが形成された基板１００のパッド１０２上に、バルブ金属であるＡｌ、Ｔａ等のスパッタあるいは蒸着等により下部電極１０４を形成する。パッド１０２は、基板１００上の配線パターンの一部が幅広に形成された部分である。
【００４９】
次に、図２（２）に示すように、下部電極１０４の上面に誘電体層形成領域を画定するためのマスクとしてレジスト層１０６を形成する。
【００５０】
次に、図２（３）に示すように、下部電極１０４の上面を陽極酸化することにより、誘電体層（Ａｌ２Ｏ３またはＴａ２Ｏ５）１０８を形成する。
【００５１】
以上の工程は、図１に示した従来工程と同じである。本発明は以下に説明する固体電解質層およびその上の上部電極層を一括形成する工程に特徴がある。
【００５２】
ここで、図３を参照して上記一括形成のための準備工程を説明する。
図３（Ａ）に示すように、圧着子１１６にＣｕ等の金属箔１１４を吸引等により保持して容器１２０内に矢印のように下降させ、容器１２０内に収容されているＴＣＮＱ錯体粉末１１０’に押し付けることにより、金属箔１１４にＴＣＮＱ錯体粉末１１０’を圧着担持させる。この圧着は常温で行なう。
【００５３】
図３（Ｂ）に示すように、圧着子１１６を上昇させると、金属箔１１４の上面が圧着子１１６に保持され、金属箔１１４の下面にＴＣＮＱ錯体粉末１１０’が圧着担持されて引き上げられる。
【００５４】
再び、図２を参照して一括形成工程を説明する。
図２（４）に示すように、上記準備したように下面にＴＣＮＱ錯体粉末１１０’が圧着担持された金属箔１１４を圧着子１１６に保持して、下部電極１０４上に形成されている誘電体層１０８の上面に当接させ、圧着子１１６で加熱圧着する。
【００５５】
これにより、図２（５）に示すように、下部電極１０４、誘電体層１０８、固体電解質層１１０および上部電極１１４がこの順で積層して成るキャパシタＣが完成する。
【００５６】
次に、図２（６）に示すように、レジスト層１０６を除去する。
【００５７】
次に、図２（７）に示すように、絶縁樹脂の塗布または樹脂フィルムの積層により、絶縁層１１８を形成してキャパシタＣを埋め込む。
【００５８】
最後に、図２（８）に示すように、絶縁層１１８に所定回路に必要なビア１２２および配線パターン１２４（更に必要に応じて絶縁層１２６）を形成し、これによりキャパシタＣの上部電極１１４と配線パターン１２４とを電気的に接続して本発明の回路基板Ｂが完成する。
【００５９】
なお、上記の例では、パッド１０２を、基板１００上に形成された配線パターンの一部として示したが、これに限定する必要はない。
【００６０】
例えば図２（９）に示すように、パッド１０２は多層配線構造のうちの一層の配線パターンの一部として形成されていて、ビア１２８を介して下層の配線パターン１３０と電気的に接続していてもよい。同図中、１３２および１３４は配線層間の絶縁層である。更に、多層配線構造は、何らかの基板上に形成されていてもよいし、基板を用いずに形成されていてもよい。
【００６１】
本実施形態において形成したキャパシタＣは有極性である。すなわち、バルブ金属であるＡｌ、Ｔａ等から成る下部電極１０４を陽極酸化することにより形成したＡｌ２Ｏ３、Ｔａ２Ｏ５等の酸化皮膜で誘電体層１０８を構成したので、これら酸化皮膜のバルブ作用に基づく極性を有する。
【００６２】
〔実施形態２〕
図４（Ａ）に、第１発明の方法により形成した多端子構造のキャパシタＣｍを示す。
この多端子構造キャパシタＣｍは、単一の下部電極１０４上に、複数個（図の例では３個）の誘電体層１０８が並列して配置され、個々の誘電体層１０８上にそれぞれ固体電解質層１１０とその上の上部電極１１４とが形成されている。キャパシタをこのように多端子構造とすることにより、インダクタンスを低減する作用が得られる。
【００６３】
図４（Ａ）の多端子キャパシタＣｍは、実施形態１と同様に図２（１）〜図２（５）の工程により下部電極１０４上に形成した誘電体層１０８、固体電解質層１１０および上部電極１１４をエッチングにより分割（図の例では３分割）することにより得られる。
【００６４】
図４（Ａ）には、パッド１０２は基板１００上に形成した配線パターンの一部として示しているが、これに限定する必要はない。
例えば図４（Ｂ）に示すように、パッド１０２は基板１００上に形成された多層配線構造のうちの一層の配線パターンの一部として形成されていて、ビア１２８を介して下層の配線パターン１３０と電気的に接続していてもよい。同図中、１３２および１３４は配線層間の絶縁層である。
【００６５】
〔実施形態３〕
図５に、第２発明の一実施形態により無極性のキャパシタを形成する工程を示す。実施形態１において説明した有極性キャパシタは、陽極と陰極の向きが限定される。また交流回路に用いるには逆電圧に対して強い無極性キャパシタが望ましい。
【００６６】
まず、図５（１）に示すように、配線パターンが形成された基板１００のパッド１０２上に、バルブ金属であるＡｌ、Ｔａ等のスパッタあるいは蒸着等により下部電極１０４を形成する。パッド１０２は、基板１００上の配線パターンの一部が幅広に形成された部分である。
【００６７】
次に、図５（２）に示すように、下部電極１０４の上面に誘電体層形成領域を画定するためのマスクとしてレジスト層１０６を形成する。
【００６８】
次に、図５（３）に示すように、下部電極１０４の上面を陽極酸化することにより、誘電体層（Ａｌ２Ｏ３またはＴａ２Ｏ５）１０８を形成する。
以上の工程は、図２に示した第１発明の実施形態１と同じである。第２発明による本実施形態は以下に説明する一括形成用準備工程に特徴がある。
【００６９】
まず、図６（Ａ）に示すように、Ｃｕ等の金属箔１１４の一方の面にバルブ金属であるＡｌ、Ｔａ等のスパッタあるいは蒸着等によりバルブ金属層１４０を形成した後、バルブ金属層１４０の表面を陽極酸化することにより、誘電体層（Ａｌ２Ｏ３またはＴａ２Ｏ５）１４２を形成する。
【００７０】
次に、図６（Ｂ）に示すように、金属箔１１４の、誘電体層１４２を形成した面とは反対側の面を圧着子１１６に吸引等により保持して容器１２０内に矢印のように下降させ、容器１２０内に収容されているＴＣＮＱ錯体粉末１１０’に押し付けることにより、金属箔１１４の誘電体層１４２にＴＣＮＱ錯体粉末１１０’を圧着担持させる。この圧着は常温で行なう。
【００７１】
図６（Ｃ）に示すように、圧着子１１６を上昇させると、金属箔１１４の誘電体層１４２にＴＣＮＱ錯体粉末１１０’が圧着担持されて引き上げられる。
【００７２】
再び、図５を参照して一括形成工程を説明する。
図５（４）に示すように、上記準備したように下面の誘電体層１４２にＴＣＮＱ錯体粉末１１０’が圧着担持された金属箔１１４を圧着子１１６に保持して、下部電極１０４上に形成されている誘電体層１０８の上面に当接させ、圧着子１１６で加熱圧着する。
【００７３】
これにより、図５（５）に示すように、下部電極１０４、誘電体層１０８、固体電解質層１１０、誘電体層１４２、バルブ金属層１４０および上部電極１１４がこの順で積層して成るキャパシタＣｎが完成する。
【００７４】
次に、図５（６）に示すように、レジスト層１０６を除去する。
【００７５】
次に、図５（７）に示すように、絶縁樹脂の塗布または樹脂フィルムの積層により、絶縁層１１８を形成してキャパシタＣｎを埋め込む。
【００７６】
最後に、図５（８）に示すように、絶縁層１１８に所定回路に必要なビア１２２および配線パターン１２４（更に必要に応じて絶縁層１２６）を形成し、これによりキャパシタＣｎの上部電極１１４と配線パターン１２４とを電気的に接続して本発明の回路基板Ｂｎが完成する。
【００７７】
なお、上記の例では、パッド１０２を、基板１００上に形成された配線パターンの一部として示したが、これに限定する必要はない。
【００７８】
例えば図５（９）に示すように、パッド１０２は多層配線構造のうちの一層の配線パターンの一部として形成されていて、ビア１２８を介して下層の配線パターン１３０と電気的に接続していてもよい。同図中、１３２および１３４は配線層間の絶縁層である。更に、多層配線構造は、何らかの基板上に形成されていてもよいし、基板を用いずに形成されていてもよい。
【００７９】
本実施形態において形成したキャパシタＣｎは無極性である。すなわち、キャパシタＣｎ内において、バルブ金属から成る下部電極１０４上に形成した誘電体層１０８と、上部電極（金属箔）１１４上のバルブ金属層１４０上に形成した誘電体層１４２とが、両者に挟まれた固体電解質層１１０を挟んで対向配置されており、下部電極１０４側のバルブ作用単位〔バルブ金属１０４／誘電体層１０８〕による極性と、上部電極１１４側のバルブ作用単位〔バルブ金属１４０／誘電体層１４２〕による極性とが相互に打ち消しあって、キャパシタＣｎの外部に対しては極性が現われず、無極性となる。
本実施形態による無極性キャパシタも、実施形態２の有極性キャパシタと同様に分割して多端子構造のキャパシタとすることができる。
【００８０】
なお、実施形態１〜３において、キャパシタ（実施形態２の場合は分割前のキャパシタ）に合わせた形状・寸法の金属箔１１４上に一括形成に必要な諸層を形成したが、金属箔１１４上に一括形成に必要な諸層を形成した後に、キャパシタの形状・寸法に合わせて切断して用いてもよい。この切断には、半導体ウェハのダイサーを好適に用いることができる。
【００８１】
例えば図７（Ａ）に示すように、ダイシングフレーム１５０に張り渡したダイシングテープ１５２に、一括形成に必要な諸層を形成した層形成済金属箔１１４αを貼り付け、ダイシングブレード１５４で必要な寸法に切断する。その際、半導体ウェハ用ダイサーの持つ機能として、ダイシングテープ１５２は切断せずに、層形成済金属箔１１４αのみを切断する。次に、図７（Ｂ）に示すように、層形成済金属箔１１４αの個々の切断片１１４ｐを圧着端子１１６に保持して各実施形態において一括形成に用いる。
【００８２】
【発明の効果】
本発明によれば、先願で開示した方法に対して、液体を用いてポリマー形成する場合のような形成位置および形成形状の制御性の問題が生ずることがなく、また、導電性金属酸化物を用いた場合のように低電気伝導性に起因する高ＥＳＲ化といった問題も生じない。
【００８３】
更に、本出願人が本発明以前に検討した未公表の方法に対して、固体電解質用粉末の供給量が不均等になることがなく、粉末を圧着することによる誘電体層の機械的な損傷を生じることがない。
【００８４】
本発明は、以上のような各プロセス上の問題点を解消したことにより、先願で提案したキャパシタ内蔵回路基板による利点を最大限に発揮することを可能とし、それにより従来の問題点を解消して、配線パターン設計の自由度を確保し、容量素子と半導体素子との近接度を格段に向上させ、パッケージの小型化・軽量化を可能とした半導体パッケージのための回路基板内蔵キャパシタの形成方法、それにより内蔵キャパシタを形成する回路基板の製造方法およびこれらにより形成したキャパシタおよびこのキャパシタを内蔵した回路基板が提供される。
【図面の簡単な説明】
【図１】図１は、本出願人が本発明以前に検討した未公表の方法によりキャパシタ内蔵回路基板を製造する各工程を示す断面図である。
【図２】図２は、本発明の実施形態１の方法により有極性キャパシタおよびそれを内蔵した回路基板を製造する各工程を示す断面図である。
【図３】図３は、図２の方法において、下部電極上の誘電体層上に、本発明により固体電解質層および上部電極を一括形成するための準備工程を示す断面図である。
【図４】図４は、本発明の実施形態２において、多極構造のキャパシタおよびこの多極構造キャパシタを内蔵した回路基板を形成する方法を示す断面図である。
【図５】図５は、本発明の実施形態３の方法により無極性キャパシタおよびそれを内蔵した回路基板を製造する各工程を示す断面図である。
【図６】図６は、図５の方法において、下部電極の誘電体層上に、本発明により固体電解質層、誘電体層、バルブ金属層および上部電極を一括形成するための準備工程を示す断面図である。
【図７】図７は、キャパシタ寸法より大きい上部電極用金属箔上に本発明により下部電極上の誘電体層上に一括形成する諸層を形成した後、この層形成済金属箔をキャパシタ寸法に切断し、一括形成に用いる工程を示す断面図である。
【符号の説明】
１００…基板
１０２…パッド１０２
１０４…下部電極
１０６…レジスト層
１０８…誘電体層
１１０’…固体電解質（ＴＣＮＱ錯体）粉末１１０’
１１０…固体電解質層
１１２…ヒータ
１１４…上部電極
１１６…圧着子
１１８…絶縁層
１２０…容器
１２２…ビア
１２４…配線パターン
１２６…絶縁層
１２８…ビア
１３０…配線パターン
１３２…絶縁層
１３４…絶縁層
１４０…バルブ金属層
１４２…誘電体層
１５０…ダイシングフレーム
１５２…ダイシングテープ
１５４…ダイシングブレード
Ｂ、Ｂｎ…回路基板
Ｃ、Ｃｍ、Ｃｎ…キャパシタ
【図１】
2004087829.tif 000003
【図２】
2004087829.tif 000004
【図３】
2004087829.tif 000005
【図４】
2004087829.tif 000006
【図５】
2004087829.tif 000007
【図６】
2004087829.tif 000008
【図７】
2004087829.tif 000009