(57)【要約】【課題】トレンチ型のパワーＭＯＳＦＥＴを曲折したパターンに配置すると、ストライプ状および格子状の利点を兼ね備えることができる。しかし、そのコーナー部分はゲート連結電極へ引き出すために終端させており、幅狭部が配置された部分では電界集中を起こす問題があった。【解決手段】本発明は、曲折したパターン配置のトレンチ型ＭＯＳＦＥＴにおいて、コーナー部で終端するトレンチは全て幅広部で終端させる。従来隣り合う２本のトレンチで形成されていた幅狭部を集束させることで、隣接する幅広部の一部にする。これにより、電界集中を緩和することができる。【選択図】    図１
2004281524.tif 000002
【特許請求の範囲】
【請求項１】
一導電型の半導体基板と、
該基板の平面形状において曲折し前記基板周辺領域まで延在する複数のストライプ状のトレンチと、
該トレンチ表面に設けた絶縁膜と、
前記トレンチに埋め込まれた導電材料と、
前記トレンチに隣接し前記基板表面に設けた一導電型領域と、
隣り合う前記トレンチで挟まれる基板表面に設けられた幅広部および幅狭部とを具備し、
前記周辺領域付近で隣り合う前記トレンチに連結する前記トレンチの終端部には全て幅広部が配置されることを特徴とする半導体装置。
【請求項２】
ドレイン領域となる一導電型の半導体基板と、
該基板の平面形状において曲折し前記基板周辺領域まで延在する複数のストライプ状のトレンチと、
前記基板表面に設けた逆導電型のチャネル層と、
前記トレンチ表面に設けたゲート絶縁膜と、
前記トレンチに埋め込まれたゲート電極と、
前記トレンチに隣接し前記基板表面に設けた一導電型のソース領域と、
隣り合う前記トレンチで挟まれる基板表面に設けられた幅広部および幅狭部と、
前記幅広部に設けた逆導電型のボディコンタクト領域とを具備し、
前記トレンチは、前記ゲート電極を引き出すゲート連結電極まで延在する第１のトレンチと、隣り合う前記トレンチに連結して終端する第２のトレンチからなり、該第２のトレンチの終端部は全て幅広部が配置されることを特徴とする半導体装置。
【請求項３】
前記第２のトレンチ内の前記ゲート電極は、隣り合う前記ゲート電極と連結して、前記ゲート連結電極に接続することを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記トレンチの終端部に配置される前記幅広部は、他の幅広部よりも幅が広いことを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
【請求項５】
前記トレンチの延在方向の前記幅広部および幅狭部の前記ソース領域に連続してコンタクトするソース電極を設けることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
【請求項６】
前記トレンチは平面形状において矩形波形状に曲折することを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特にオン抵抗を低減し、基板電位の安定性を向上してドレイン−ソース間のリーク電流を低減する半導体装置に関する。
【０００２】
【従来の技術】
従来、スイッチング素子としての半導体装置では、プレーナ構造よりもチップ単位面積あたりのセル数を増加でき、オン抵抗の低減を図れるトレンチ構造が広く知られている。
【０００３】
図４に従来のトレンチ型パワーＭＯＳＦＥＴの平面図を示す。尚、ソース電極は省略する。トレンチ型パワーＭＯＳＦＥＴの平面形状におけるトレンチパターンは、図４（Ａ）に示す格子状または図４（Ｂ）に示すストライプ状が一般的である。しかし、かかる従来のトレンチの形状では次のような問題があった。
【０００４】
まず、図４（Ａ）の如くトレンチを格子状に形成するパターンでは、１つのセル１８がトレンチ７に囲まれて島状になり、高集積化を図るためにボディコンタクト領域１５は微小な面積に形成される。
【０００５】
例えばＮチャネル型ＭＯＳＦＥＴの場合、ボディコンタクト領域１５はボロン（Ｂ）のイオン注入により形成される。ボロン（Ｂ）はヒ素（Ａｓ）またはリン（Ｐ）と比較して注入ダメージが小さいため、自然酸化膜の成長が少ない。つまり、ボロン（Ｂ）が注入された部分にはソース電極（Ａｌ）をスパッタするときに混入させるシリコンの粒が凝集しシリコンノジュールが成長しやすくなる。そしてこのシリコンノジュールが微小な面積のボディコンタクト領域１５を塞いでしまうことがある。その結果、島状の１つのセル１８でチャネル領域の電位が浮き、そのセル１８から電流がリークし、それがドレイン−ソース間のリーク電流の原因となると考えられる。
【０００６】
一方、図４（Ｂ）の如くトレンチ７をストライプ状に形成するパターンでは、１つのセル１８でボディコンタクト領域１５がコンタクト不良となっても複数のセル１８間でチャネル領域は連続している。そのため、シリコンノジュールの影響を受けず、基板の電位はトレンチ７を格子状に形成した場合よりも安定する。その結果、ドレイン−ソース間のリーク電流は発生しないと考えられる。
【０００７】
しかし、ストライプ状に形成するパターンでは各トレンチ７の間隔をボディコンタクト領域１５の大きさ（幅約２μｍ程度）に合わせて設計するので、格子状のトレンチに比べて単位面積あたりのチャネル領域を多くできない。従ってオン抵抗に関しては、格子状に形成した場合よりも不利となり、低オン抵抗化には不向きであった。
【０００８】
そこで、図４（Ｃ）に示すような曲折したトレンチパターンも開発されている。このトレンチ型ＭＯＳＦＥＴは、破線で示した部分がトレンチ型ＭＯＳＦＥＴの１つのセル１８である。
【０００９】
トレンチ７は、半導体基板表面にストライプ状に複数本形成される。このとき隣接するトレンチ７で挟まれる基板表面に幅広部Ｐｂと幅狭部Ｐｎができるようにトレンチ７を曲折させる。例えば、幅狭部Ｐｎはボディコンタクト領域１５よりも幅を狭め、幅広部Ｐｂはボディコンタクト領域１５よりも幅が充分広くなるように曲折させる。さらに隣接する幅狭部Ｐｎと幅広部Ｐｂを交互に配置する。
【００１０】
このパターンにおいてソース領域１３はトレンチ７に隣接して半導体基板表面に設けられる。曲折したストライプ状のトレンチ７の形状に沿って設けられるので、ソース領域１３は複数のセル間で連続しており、また幅狭部Ｐｎにはソース領域１３のみを設けるので、単位面積あたりのソース領域１３の周辺長が従来の格子状のパターンよりも増加する。つまり電流経路となる単位面積あたりのチャネル領域の幅（チャネル幅）を増やすことができるので、オン抵抗が低減できる。
【００１１】
このようなトレンチ型ＭＯＳＦＥＴでは、ストライプ状のパターンの利点である基板電位の安定化と、格子状のパターンの利点である単位面積あたりのチャネル領域の幅（チャネル幅）の増加による低オン抵抗化が実現できるものである（例えば、特許文献１参照。）。
【００１２】
【特許文献１】
特開２００２―５０７６０号公報
【００１３】
【発明が解決しようとする課題】
ところで、図５に、図４（Ｃ）に示した曲折パターンの、チップコーナー部分の平面図（図５（Ａ））およびその拡大図（図５（Ｂ））を示す。
【００１４】
図５（Ａ）の如く、多数のセル１８が配置される実動作領域３１は、ボディコンタクト領域１５を中心として線対称に曲折パターンのトレンチ７が配置される。チップ周辺部には、ゲートパッド電極（不図示）に接続するゲート連結電極３２が設けられる。トレンチ７は一部がゲート連結電極３２まで引き出されておりこれにより、トレンチ７内のゲート電極１２がゲート連結電極３２に接続する。
【００１５】
図５（Ｂ）の如く、例えばチップのコーナー部分に於いては、トレンチ７は直接ゲート連結電極３２に連結しない。つまりトレンチ７は隣り合うトレンチ７に連結して終端し、この連結を繰り返してゲート連結電極３２に接続する。しかし、曲折した形状のため、破線丸印で示すように、一部のトレンチ７は幅狭部Ｐｎで終端するものがある。そしてこのトレンチ内に設けられるゲート電極１２は、細く尖った形状になるため、この部分で電界集中を起こす問題があった。
【００１６】
【課題を解決するための手段】
本発明はかかる課題に鑑みてなされ、第１に、一導電型の半導体基板と、該基板の平面形状において曲折し前記基板周辺領域まで延在する複数のストライプ状のトレンチと、該トレンチ表面に設けた絶縁膜と、前記トレンチに埋め込まれた導電材料と、前記トレンチに隣接し前記基板表面に設けた一導電型領域と、隣り合う前記トレンチで挟まれる基板表面に設けられた幅広部および幅狭部とを具備し、前記周辺領域付近で隣り合う前記トレンチに連結する前記トレンチの終端部には全て幅広部を配置することにより解決するものである。
【００１７】
第２に、ドレイン領域となる一導電型の半導体基板と、該基板の平面形状において曲折し前記基板周辺領域まで延在する複数のストライプ状のトレンチと、前記基板表面に設けた逆導電型のチャネル層と、前記トレンチ表面に設けたゲート絶縁膜と、前記トレンチに埋め込まれたゲート電極と、前記トレンチに隣接し前記基板表面に設けた一導電型のソース領域と、隣り合う前記トレンチで挟まれる基板表面に設けられた幅広部および幅狭部と、前記幅広部に設けた逆導電型のボディコンタクト領域とを具備し、前記トレンチは、前記ゲート電極を引き出すゲート連結電極まで延在する第１のトレンチと、隣り合う前記トレンチに連結して終端する第２のトレンチからなり、該第２のトレンチの終端部は全て幅広部を配置することにより解決するものである。
【００１８】
また、前記第２のトレンチ内の前記ゲート電極は、隣り合う前記ゲート電極と連結して、前記ゲート連結電極に接続することを特徴とするものである。
【００１９】
また、前記トレンチの終端部に配置される前記幅広部は、他の幅広部よりも幅が広いことを特徴とするものである。
【００２０】
また、前記トレンチの延在方向の前記幅広部および幅狭部の前記ソース領域に連続してコンタクトするソース電極を設けることを特徴とするものである。
【００２１】
また、前記トレンチは平面形状において矩形波形状に曲折することを特徴とするものである。
【００２２】
【発明の実施の形態】
本発明の実施の形態を、トレンチ構造の半導体装置としてＮチャネル型パワーＭＯＳＦＥＴを例に、図１から図３を参照して詳細に説明する。
【００２３】
図１はトレンチ型パワーＭＯＳＦＥＴの平面図を示す。図１（Ａ）はチップ周辺領域の平面図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ線断面図である。尚、図１（Ａ）においては層間絶縁膜およびソース電極は省略してある。
【００２４】
トレンチ型ＭＯＳＦＥＴは、ドレイン領域２と、チャネル層４と、ストライプ状で曲折した複数のトレンチ７と、トレンチ７に埋め込まれたゲート電極１２と、トレンチ７に隣接し基板表面に設けたソース領域１３と、ソース領域１３に隣接して設けられたボディコンタクト領域１５とから構成される。
【００２５】
トレンチ７は、ストライプ状のパターンを半導体基板の平面形状において、矩形波形状に曲折したものであり、基板周辺領域まで延在して複数本形成される。このとき隣接するトレンチ７で挟まれる基板表面には曲折したトレンチのパターンにより幅広部Ｐｂと幅狭部Ｐｎが設けられる。ここで、後述するが、幅広部Ｐｂには、終端幅広部Ｐｂ１とそれ以外の幅広部Ｐｂ２とがある。
【００２６】
幅狭部Ｐｎはボディコンタクト領域１５よりも幅を狭めて例えば約１μｍとし、幅広部Ｐｂはボディコンタクト領域１５よりも幅が充分広くなるように曲折させて約６μｍとする。さらに隣接する幅狭部Ｐｎと幅広部Ｐｂを交互に配置する。トレンチ７内にはポリシリコンを埋設し、不純物を導入して低抵抗化を図ったゲート電極１２が設けられる。
【００２７】
ソース領域１３はトレンチ７に隣接して半導体基板表面に設けられる。曲折したストライプ状のトレンチ７の形状に沿って設けられるので、ソース領域１３は複数のセル間で連続している。また幅狭部Ｐｎにはソース領域１３のみを設けるため、この部分でソース領域を稼ぐことができ、単位面積あたりのソース領域１３の周辺長が従来の格子状のパターンよりも増加する。つまり電流経路となる単位面積あたりのチャネル領域の幅（チャネル幅）を増やすことができ、オン抵抗が低減できる。
【００２８】
ボディコンタクト領域１５は、基板の電位安定化のために曲折したトレンチ７の幅広部でソース領域１３に隣接して２μｍ四方程度の正方形またはそれに準じる形状に形成される。
【００２９】
図１（Ａ）の如く、チップ周辺には、実動作領域３１を囲んでゲートパッド電極に接続するゲート連結電極３２が設けられ、トレンチ７の一部をゲート連結電極３２まで延在してゲート電極１２が接続する（図３参照）。
【００３０】
つまり、チップのコーナー部を除く周辺領域では、トレンチ７の延在方向およびそれに直交する方向にトレンチ７が引き出され、チップの４辺でそれぞれゲート連結電極３２に連結する。一方、チップのコーナー部分に向って延在するトレンチ７はチップ周辺領域で終端し、直接ゲート連結電極３２に連結しない。
【００３１】
このように、トレンチ７は、延在方向に於いて直接ゲート連結電極に連結する第１のトレンチ７ａと、隣り合うトレンチに連結して終端する第２のトレンチ７ｂとからなる。第１のトレンチ７ａは、実動作領域３１外では曲折せず、平行なストライプパターンでゲート連結電極３２に直接連結する。第２のトレンチ７ｂは、例えばチップのコーナー部分では、隣り合う第１のトレンチ７ａまたは第２のトレンチ７ｂに連結して終端し、ゲート連結電極３２には直接連結しない。第２のトレンチ７ｂ内のゲート電極１２は、隣り合う第２のトレンチ７ｂ同士が連結を繰り返して第１のトレンチ７ａに接続することにより、ゲート連結電極３２と接続する。
【００３２】
また、トレンチ７延在方向に直交する方向でも、曲折したトレンチパターンから一部を引き出し、ゲート連結電極３２に連結させる。
【００３３】
図１（Ｂ）は、図１（Ａ）のＡ−Ａ線断面図を示す。半導体基板は、Ｎ＋型のシリコン半導体基板１の上にＮ−型のエピタキシャル層を積層したドレイン領域２からなる。チャネル層４は、半導体基板表面にＰ型のイオンを注入して設けられる。トレンチ７は、チャネル層４を貫通し、ドレイン領域２まで到達している。トレンチ７は曲折しており、隣接するトレンチ７により半導体基板表面には幅広部Ｐｂと幅狭部Ｐｎが設けられる。幅広部Ｐｂのチャネル層４表面にはトレンチ７に隣接してソース領域１３を設け、さらにソース領域１３に隣接してボディコンタクト領域１５を設ける。幅狭部Ｐｎのチャネル層４表面にはソース領域１３のみを設ける。さらに隣接する幅広部Ｐｂと幅狭部Ｐｎを交互に配置する。
【００３４】
ゲート酸化膜８は、トレンチ７内壁を熱酸化して駆動電圧に応じて数百Åの厚みに形成される。ゲート電極１２は、トレンチ７にポリシリコンを埋設して形成され、不純物を導入して低抵抗化を図る。
【００３５】
ソース領域１３はトレンチ７に隣接したチャネル層４表面にＮ＋型のイオンを注入して設けられる。また、図１（Ａ）の如く曲折したストライプ状のトレンチ７に沿って形成されるので、ソース領域１３は複数のセル１８間で連続しており、また幅狭部Ｐｎのソース領域１３により、従来のパターンに比べて単位面積あたりのソース領域１３の周辺長を稼ぐことができる。ソース領域１３の周辺長の増加は、電流経路であるチャネル幅を増加させることになる。
【００３６】
チャネル領域１４はソース領域１３からトレンチ７の深さ方向に、ゲート酸化膜８を介してゲート電極１２に隣接して形成される。ソース領域１３に沿って形成されるので、チャネル領域１４は複数のセル１８間で連続しており、１つのセル１８でボディコンタクト領域１５がコンタクト不良になる場合でもチャネル領域１４の電位が浮かず、ドレイン−ソース間のリーク電流を防げる。
【００３７】
ボディコンタクト領域１５は、トレンチ７によって設けられた幅広部のチャネル層４表面で隣接するソース領域１３の間にＰ＋型イオンを導入して幅２μｍ程度に形成され、基板の電位安定化のために用いられる。
【００３８】
ソース電極１７は全面にＡｌ−Ｓｉなどの金属膜をスパッタして形成する。層間絶縁膜１６は、各トレンチ毎に少なくともゲート電極１２上を覆うように酸化膜を堆積する。すなわち、隣り合うトレンチ間には層間絶縁膜１６が設けられず、ソース電極１７は、トレンチの延在方向の幅広部Ｐｂおよび幅狭部Ｐｎで連続して、ソース領域１３とコンタクトする。幅狭部Ｐｎにもソース領域１３は設けれらているため、ソース領域１３とソース電極１７とのコンタクト面積を稼ぐことができる。
【００３９】
一例をあげて比較すると、従来ではセル面積が格子状およびストライプ状ともに２５μｍ２で、トレンチ幅が１μｍであり、チャネル幅が格子状で１６μｍ、ストライプ状で１０μｍとなるので、単位面積あたりのチャネル幅は格子状の場合０．６４（１６／２５）μｍ、従来のストライプ状の場合が０．４（１０／２５）μｍとなる。本発明の実施の形態では、同一セルパターンが繰り返される実動作領域３１内では隣接する幅狭部Ｐｎのトレンチの間隔が１μｍ、セル面積３０μｍ２、トレンチ幅１μｍ、チャネル幅が２４μｍとなるので、単位面積あたりのチャネル幅は０．８（２４／３０）μｍとなる。
【００４０】
従って、本発明の実施の形態ではオン抵抗で有利であった格子状のパターンに比べて単位面積あたりのチャネル幅が２５％増加する。オン抵抗は単位面積あたりのチャネル幅に比例して低減するので、オン抵抗が２５％低減できることになる。
【００４１】
図２には、チップコーナー付近の拡大図および断面図を示す。図２（Ａ）はコーナー付近の平面図であり、図２（Ｂ）は、図２（Ａ）のＢ−Ｂ線断面図である。尚、実動作領域３１内の拡大図は、図４（Ｃ）と同様である。
【００４２】
図１（Ａ）、図２（Ａ）の如く、本実施形態においては、第２のトレンチ７ｂの終端部は全て幅広部Ｐｂ１が配置されるパターンとし、この終端部の幅広部Ｐｂ１を以下、終端幅広部と称する。この終端幅広部Ｐｂ１は、実動作領域３１内ではボディコンタクト領域１５を中心に線対称に配置されるトレンチ７ｂの曲折パターンを、終端部で変則的に変形させることにより設けられる。
【００４３】
つまり、従来隣り合う２本のトレンチにより形成されていた幅狭部Ｐｎは、この２本のトレンチ７ｂを１本に集束することで、終端幅広部Ｐｂ１の一部となる。すなわちこの終端幅広部Ｐｂ１の幅ｗ１は、実動作領域３１内の他の幅広部Ｐｂ２の幅ｗ２よりも、少なくとも幅狭部Ｐｎの分だけ広くなる。
【００４４】
この終端処理の方法として、例えば、従来の図５（Ｂ）のパターンにおいて単純に幅狭部Ｐｎを形成せずに幅広部Ｐｂ１で終端させ、終端の幅狭部Ｐｎがない構造にすることにより電界集中を緩和することができる。しかし、幅狭部Ｐｎを設けない部分では、トレンチ７の幅がその分広くなってしまい、この部分でゲート電極１２となるポリシリコンの埋設が不十分となり、ゲート−ドレイン間のショート等を引き起こす恐れがある。
【００４５】
そこで、本実施形態では幅狭部Ｐｎを含んだ終端幅広部Ｐｂ１を形成することで第２のトレンチ７ｂを終端させ、電界集中を緩和するものである。
【００４６】
このように、第２のトレンチ７ｂは全て終端幅広部Ｐｂ１を形成するように終端するので、従来の如く終端部に設けられる幅狭部Ｐｎがなくなる。これにより、ゲート電極の電界集中を抑制し、信頼性の高い半導体装置を提供できる。
【００４７】
図２（Ｂ）の如く、終端幅広部Ｐｂ１は、実動作領域３１内では、ボディコンタクト領域１５を中心に線対称に曲折していたトレンチ７のパターンを終端部のみ変則的に幅狭部Ｐｎを含むように設け、終端幅広部Ｐｂ１を形成する。すなわち終端幅広部Ｐｂ１の幅ｗ２は、実動作領域内の他の幅広部Ｐｂ２の幅ｗ１よりも大きいものとなる。ここで、ボディコンタクト領域１５の位置は、終端幅広部Ｐｂ１の中心に配置してもよい。
【００４８】
終端幅広部Ｐｂ１は、従来幅狭部Ｐｎとトレンチ７が形成されていた領域がソース領域１３となる。つまり、従来トレンチ７が設けられていた部分をソース領域１３として利用でき、ソース領域１３の面積を稼ぐことができる。
【００４９】
また、この部分のボディコンタクト領域１５の面積を大きくしても良い。ボディコンタクト領域１５の面積を大きくすることにより、アバランシェ耐量の劣化を防止できる。
【００５０】
ここで、図３（Ａ）にはチップの全体図を示し、図３（Ｂ）には実線の丸印部分の拡大図を示す。本実施形態のトレンチ７は、図の破線丸印で示すチップコーナー部分を除いて、チップの上下左右の４辺からゲート連結電極３２に接続する。このゲート連結電極３２は更にボンディングワイヤが圧着されるゲートパッド電極２０に接続する。上記の終端幅広部Ｐｂ１を設ける個所については、本実施形態では、チップコーナー部分を例に説明したが、パターンによってはこれ以外の個所にも設けられる。例えば、実線の丸印で示すゲートパッド電極２０が設けられるコーナー部等、ゲート連結電極３２に直接接続せずに終端するトレンチ７ｂには、終端幅広部Ｐｂ１を設けることとする。尚、終端幅広部Ｐｂ１を設けるのは、終端となる１つのセルのみでよい。
【００５１】
また、上述の如く、本発明の実施の形態ではＮチャネル型パワーＭＯＳＦＥＴを例に説明したが、導電型を逆にしたＭＯＳトランジスタにも適用できる。またバイポーラトランジスタとパワーＭＯＳＦＥＴを１チップ内にモノシリックで複合化したＩＧＢＴやＵ字型絶縁ゲートを利用した縦型パワー素子であるＧＴＢＴであっても同様に実施できる。
【００５２】
【発明の効果】
本発明に依れば、第１に、チップコーナー部を全て幅広部で終端させることにより、ゲート電極が細く尖ったパターンで配置されることがなくなるので、電界集中を抑制でき、信頼性の高い半導体装置を提供できる。
【００５３】
第２に、ソース電極は、トレンチに沿って幅広部、幅狭部のソース領域に連続してコンタクトするので、ソース領域とソース電極とのコンタクト面積を十分確保することができる。
【００５４】
第３に、トレンチを曲折させて幅広部と幅狭部を設けることにより、幅広部にソース領域とボディコンタクト領域を形成し、幅狭部にはソース領域のみを形成できる。つまり隣接するトレンチの間隔を幅狭部で従来より大幅に狭めることができ、総トレンチ長が増加する。
【００５５】
この結果、従来のパターンに比べて単位面積あたりのチャネル幅が増加し、オン抵抗が低減できる。具体的にはオン抵抗で有利であった従来の格子状のパターンに比べて単位面積あたりのチャネル幅が２５％増加するので、オン抵抗は２５％と大幅に低減できることになる。
【００５６】
第４に、曲折したストライプ状なのでソース領域およびチャネル領域は複数のセル間で連続しており、１つのセルでボディコンタクト領域がシリコンノジュールなどで塞がれた場合でもそのセルのチャネル領域の電位が浮かず、基板電位の安定性が向上する。従ってドレイン−ソース間のリーク電流を防ぐことができる。
【００５７】
第５に、本実施形態の曲折パターンであれば、同じデザインルールで単位面積あたりのチャネル幅を増やすことができる。
【００５８】
従って、基板の電位安定化と低オン抵抗化を兼ね備え、単位面積あたりのチャネル幅を向上させてもルール上有利となる絶縁ゲート型電界効果半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明する（Ａ）平面図、（Ｂ）断面図である。
【図２】本発明の半導体装置を説明する（Ａ）平面図、（Ｂ）断面図である。
【図３】本発明の半導体装置を説明する平面図である。
【図４】従来の半導体装置を説明する平面図である。
【図５】従来の半導体装置を説明する平面図である。
【図１】
2004281524.tif 000003
【図２】
2004281524.tif 000004
【図３】
2004281524.tif 000005
【図４】
2004281524.tif 000006
【図５】
2004281524.tif 000007