(57)【要約】【課題】長時間使用時においても正しい階調表示を行うことができる有機エレクトロルミネセンス素子等の発光素子をマトリックス状に配置したアクティブ駆動型の表示パネル、その表示パネルを用いた表示装置及びその表示パネルの駆動方法を提供する。【解決手段】表示パネルは、各々が発光素子と発光素子に駆動電流を供給するための駆動素子との直列回路からなる複数の画素部と、複数の画素部各々の直列回路を並列に接続した電源線対とを備え、複数の測定線を有し、複数の画素部各々は発光素子と駆動素子との接続点と複数の測定線のうちの対応する列の測定線との間に設けられたスイッチ素子を有する。発光素子の端子間の電圧を検出してその端子間の電圧が所定の電圧になるように駆動素子を制御する。【選択図】　図６
2004045647.tif 000002
【特許請求の範囲】
【請求項１】
各々が発光素子と前記発光素子に駆動電流を供給するための駆動素子との直列回路からなる複数の画素部と、前記複数の画素部各々の直列回路を並列に接続した電源線対とを備えたアクティブ駆動型表示パネルであって、
複数の測定線を有し、
前記複数の画素部各々は前記発光素子と前記駆動素子との接続点と前記複数の測定線のうちの対応する列の測定線との間に設けられたスイッチ素子を有することを特徴とする表示パネル。
【請求項２】
前記表示パネルは、複数のデータ線と、複数の走査線と、を有し、
前記複数の画素部各々は、ソースが前記電源線対の一方に接続された前記駆動素子としての第１電界効果トランジスタと、
ゲートが前記複数の走査線のうちの対応する行の走査線に接続されソースが前記複数のデータ線のうちの対応する列のデータ線に接続されかつドレインが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタと、前記第１電界効果トランジスタのゲートと前記第２電界効果トランジスタのドレインとの接続線と前記電源線対の一方との間に接続されたキャパシタと、
アノードが前記第１電界効果トランジスタのドレインに接続されかつカソードが前記電源線対の他方に接続された前記発光素子としての有機エレクトロルミネセンス素子と、
ゲートが前記対応する行の走査線に接続されソースが前記対応する列の測定線に接続されかつドレインが前記第１電界効果トランジスタのドレインと前記有機エレクトロルミネセンス素子のアノードとの接続線に接続された前記スイッチ素子としての第３電界効果トランジスタと、を有することを特徴とする請求項１記載の表示パネル。
【請求項３】
複数のデータ線と、前記複数のデータ線と互いに交差する複数の走査線と、前記複数のデータ線と前記複数の走査線による複数の交差位置毎に発光素子と前記発光素子に駆動電流を供給するための駆動素子との直列回路からなる画素部とを有するアクティブ駆動型表示パネルと、
前記画素部各々の直列回路に電源電圧を印加する電源電圧供給手段と、
入力画像信号に応じて前記複数の走査線のうちから１の走査線を所定のタイミングで順次指定してその１の走査線に走査パルスを供給し、前記走査パルスが供給された走査期間内において前記複数のデータ線のうちから前記１の走査線上の発光させるべき発光素子に対応するデータ線に発光輝度を示すデータ信号を個別に供給する表示制御手段と、を備えた表示装置であって、
前記画素部各々は、前記走査パルスが供給されたとき前記データ信号に応じて前記駆動素子を活性化させて前記データ信号に対応した量の駆動電流を前記発光素子に供給させる画素制御手段と、
前記発光素子の端子間の電圧を検出する電圧検出手段と、を有し、
前記表示制御手段は、前記複数のデータ線毎に前記発光素子の端子間の電圧が所定の電圧に等しくなるように前記データ信号を補正するデータ補正手段、を備えたことを特徴とする表示装置。
【請求項４】
前記表示パネルは、複数の測定線を有し、
前記駆動素子は、ソースが前記電源電圧供給手段の正出力端子に接続された第１電界効果トランジスタからなり、
前記画素制御手段は、ゲートが前記複数の走査線のうちの対応する行の走査線に接続されソースが前記複数のデータ線のうちの対応する列のデータ線に接続されかつドレインが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタと、
前記第１電界効果トランジスタのゲートと前記第２電界効果トランジスタのドレインとの接続線と前記電源電圧供給手段の正出力端子との間に接続された第１キャパシタと、
アノードが前記第１電界効果トランジスタのドレインに接続されかつカソードが前記電源電圧供給手段の負出力端子に接続された前記発光素子としての有機エレクトロルミネセンス素子と、
ゲートが前記対応する行の走査線に接続されソースが前記複数の測定線のうちの対応する列の測定線に接続されかつドレインが前記第１電界効果トランジスタのドレインと前記有機エレクトロルミネセンス素子のアノードとの接続線に接続された前記電圧検出手段としての第３電界効果トランジスタと、を有し、
前記発光素子の端子間の電圧は前記第３電界効果トランジスタのドレイン・ソース間及び前記対応する列の測定線を介して前記有機エレクトロルミネセンス素子のアノード電圧として前記データ補正手段に出力されることを特徴とする請求項３記載の表示装置。
【請求項５】
前記データ補正手段は、前記データ信号に応じた量の基準電流を発生する電流発生回路と、
前記走査パルスが供給された走査期間内の最初の第１所定期間において前記基準電流を前記対応する列の測定線及び前記第３電界効果トランジスタのソース・ドレイン間を介して前記有機エレクトロルミネセンス素子に供給し、前記画素制御手段による前記駆動素子の活性化を停止させ、前記走査期間内の残りの第２所定期間において前記基準電流の前記有機エレクトロルミネセンス素子への供給を停止させて前記画素制御手段による前記駆動素子の活性化を可能にするスイッチ手段と、
前記第１所定期間内において前記有機エレクトロルミネセンス素子のアノード電圧を前記所定の電圧として第２キャパシタに保持させる手段と、
前記第２所定期間内において前記有機エレクトロルミネセンス素子のアノード電圧と前記第２キャパシタに保持された電圧との差に応じた補正電圧を出力する比較手段と、
前記補正電圧を前記対応する列のデータ線を介して前記画素制御手段に供給する手段と、を有することを特徴とする請求項３又は４記載の表示装置。
【請求項６】
前記スイッチ手段は、前記画素制御手段による前記駆動素子の活性化を停止させるために必要な電圧を前記第２電界効果トランジスタのソースに供給することを特徴とする請求項３、４及び５のいずれか１記載の表示装置。
【請求項７】
前記駆動素子の活性化を停止させるために必要な電圧は、前記電源電圧に等しい電圧であることを特徴とする請求項６記載の表示装置。
【請求項８】
前記データ補正手段は、前記データ信号に応じた電圧を前記所定の電圧として発生する電圧発生回路と、
前記有機エレクトロルミネセンス素子のアノード電圧と前記電圧発生手段の出力電圧との差に応じた補正電圧を出力する比較手段と、
前記補正電圧を前記対応する列のデータ線を介して前記画素制御手段に供給する手段と、を有することを特徴とする請求項３又は４記載の表示装置。
【請求項９】
互いに平行に列として配置された複数のデータ線と、互いに平行に行として配置され前記複数のデータ線と互いに交差する複数の走査線と、前記複数のデータ線と前記複数の走査線による複数の交差位置毎に発光素子と前記発光素子に駆動電流を供給するための駆動素子との直列回路からなる画素部とを有するアクティブ駆動型表示パネルの駆動方法であって、
前記画素部各々の直列回路に電源電圧を印加し、
入力画像信号に応じて前記複数の走査線のうちから１の走査線を所定のタイミングで順次指定してその１の走査線に走査パルスを供給し、前記走査パルスが供給された走査期間内において前記複数のデータ線のうちから前記１の走査線上の発光させるべき発光素子に対応するデータ線に発光輝度を示すデータ信号を個別に供給し、
前記画素部各々において前記走査パルスが供給されたとき前記データ信号に応じて前記駆動素子を活性化させて前記データ信号に対応した量の駆動電流を前記発光素子に供給させ、
前記画素部各々において前記発光素子の端子間の電圧を検出し、
前記複数のデータ線毎に前記発光素子の端子間の電圧が所定の電圧に等しくなるように前記データ信号を補正することを特徴とする駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機エレクトロルミネセンス素子等の発光素子を用いたアクティブ駆動型の表示パネル、その表示パネルを用いた表示装置及びその表示パネルの駆動方法に関する。
【０００２】
【従来の技術】
現在、画素を担う発光素子として有機エレクトロルミネセンス素子（以下、単にＥＬ素子と称する）を用いた表示パネルを搭載したエレクトロルミネセンス表示装置（以下、ＥＬ表示装置と称する）が着目されている。このＥＬ表示装置による表示パネルの駆動方式として、単純マトリクス駆動型と、アクティブマトリクス駆動型が知られている。アクティブマトリクス駆動型のＥＬ表示装置は、単純マトリクス型のものに比べて、低消費電力であり、また画素間のクロストークが少ないなどの利点を有し、特に大画面表示装置や高精細度表示装置用として適している。
【０００３】
ＥＬ表示装置は、図１に示すように、表示パネル１と、表示パネル１を画像信号に応じて駆動する駆動装置２とから構成される。
表示パネル１には、陽極電源線３、陰極電源線４、１画面の垂直（縦）方向に伸張して平行に配列されたｍ個のデータ線（データ電極）Ａ１〜Ａｍ、データ線Ａ１〜Ａｍと直交して１画面のｎ個の水平走査線（走査電極）Ｂ１〜Ｂｎが各々形成されている。陽極電源線３には駆動電圧Ｖｃが印加されており、陰極電源線４には接地電位ＧＮＤが印加されている。更に、表示パネル１におけるデータ線Ａ１〜Ａｍ及び走査線Ｂ１〜Ｂｎの各交差部に、１つの画素を担う画素部Ｅ１，１〜Ｅｍ，ｎが形成されている。
【０００４】
画素部Ｅ１，１〜Ｅｍ，ｎ各々は同一の構成であり、図２に示すように構成されている。すなわち、走査線選択用のＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）１１のゲートＧには走査線Ｂが接続され、そのドレインＤにはデータ線Ａが接続されている。
ＦＥＴ１１のソースＳには発光駆動用トランジスタとしてのＦＥＴ１２のゲートＧが接続されている。ＦＥＴ１２のソースＳには陽極電源線３を介して駆動電圧Ｖｃが印加されており、そのゲートＧ及びソースＳ間にはキャパシタ１３が接続されている。更に、ＦＥＴ１２のドレインＤにはＥＬ素子１５のアノード端が接続されている。ＥＬ素子１５のカソード端には、陰極電源線４を介して接地電位ＧＮＤが印加されている。
【０００５】
駆動装置２は、表示パネル１の走査線Ｂ１〜Ｂｎ各々に順次、択一的に走査パルスを印加して行く。更に、駆動装置２は、走査パルスの印加タイミングに同期させて、各水平走査線に対応した入力画像信号に応じた画素データパルスＤＰ１〜ＤＰｍを発生し、これらをデータ線Ａ１〜Ａｍに夫々印加する。画素データパルスＤＰの各々は、入力画像信号によって示される輝度レベルに応じたパルス電圧を有する。走査パルスの印加された走査線Ｂ上に接続されている画素部の各々が画素データの書込対象となる。画素データの書込対象となった画素部Ｅ内のＦＥＴ１１は、走査パルスに応じてオン状態となり、データ線Ａを介して供給された画素データパルスＤＰをＦＥＴ１２のゲートＧ及びキャパシタ１３に夫々印加する。ＦＥＴ１２は、かかる画素データパルスＤＰのパルス電圧に応じた発光駆動電流を発生し、これをＥＬ素子１５に供給する。この発光駆動電流に応じてＥＬ素子１５は、画素データパルスＤＰのパルス電圧に応じた輝度で発光する。この間、キャパシタ１３は、画素データパルスＤＰのパルス電圧によって充電される。かかる充電動作により、キャパシタ１３には、入力画像信号によって示される輝度レベルに応じた電圧が保持され、いわゆる画素データの書き込みが為される。ここで、画素データの書込対象から開放されると、ＦＥＴ１１はオフ状態となり、ＦＥＴ１２のゲートＧに対する画素データパルスＤＰの供給を停止する。
ところが、この間においても、上述した如くキャパシタ１３に保持された電圧がＦＥＴ１２のゲートＧに印加され続けているので、ＦＥＴ１２は、発光駆動電流をＥＬ素子１５に流し続ける。
【０００６】
各画素部Ｅ１、１〜Ｅｍ，ｎのＥＬ素子１５の発光輝度は、画素データパルスＤＰのパルス電圧によって上記したようにキャパシタ１３に保持される電圧によって定まる。すなわち、キャパシタ１３の保持電圧はＦＥＴ１２のゲート電圧となるので、ＦＥＴ１２はゲート・ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン電流Ｉｄ）をＥＬ素子１５に流すことになる。ＦＥＴ１２のゲート・ソース間電圧Ｖｇｓとドレイン電流Ｉｄとの関係は例えば、図３に示す通りである。キャパシタ１３の保持電圧のレベルに応じたレベルの駆動電流がＥＬ素子１５を流れることはキャパシタ１３の保持電圧のレベルに応じた発光輝度となる。よって、ＥＬ表示装置における階調表示が可能となっている。
【０００７】
【発明が解決しようとする課題】
ＦＥＴ１２の如き駆動トランジスタでは、温度変化やトランジスタ自体のばらつきによってゲート・ソース間電圧Ｖｇｓとドレイン電流Ｉｄとの関係特性は変化する。例えば、図４に示すように標準特性（破線）に対して特性が変動した場合（実線の特性）には、同一のゲート・ソース間電圧Ｖｇｓに対するドレイン電流Ｉｄが各々異なるので、所望の輝度でＥＬ素子を発光させることができなくなる。
【０００８】
階調表示のために要求される輝度変化範囲に対するゲート・ソース間電圧Ｖｇｓの電圧変化範囲は予め定められる。ゲート・ソース間電圧Ｖｇｓとドレイン電流Ｉｄとの関係特性が標準であるならば、ゲート・ソース間電圧Ｖｇｓの電圧変化範囲に対するドレイン電流Ｉｄの電流変化範囲は図５（ａ）に示すようになる。図５（ａ）のドレイン電流Ｉｄの電流変化範囲が階調表示のために要求される輝度変化範囲に対応した範囲である。一方、その関係特性が変動している場合には、予め定められたゲート・ソース間電圧Ｖｇｓの電圧変化範囲に対してドレイン電流Ｉｄの電流変化範囲は図５（ｂ）及び図５（ｃ）に示すように、図５（ａ）に示した階調表示のために要求される輝度変化範囲とは異なる。よって、駆動トランジスタの温度変化やトランジスタ自体のばらつきによって入力制御電圧に対する駆動電流特性が変化すると、正しい階調表示が不可能となる。
【０００９】
そこで、本発明の目的は、長時間使用時においても正しい階調表示を行うことができる有機エレクトロルミネセンス素子等の発光素子をマトリックス状に配置したアクティブ駆動型の表示パネル、その表示パネルを用いた表示装置及びその表示パネルの駆動方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明の表示パネルは、各々が発光素子と前記発光素子に駆動電流を供給するための駆動素子との直列回路からなる複数の画素部と、前記複数の画素部各々の直列回路を並列に接続した電源線対とを備えたアクティブ駆動型表示パネルであって、複数の測定線を有し、前記複数の画素部各々は前記発光素子と前記駆動素子との接続点と前記複数の測定線のうちの対応する列の測定線との間に設けられたスイッチ素子を有することを特徴としている。
【００１１】
本発明の表示装置は、複数のデータ線と、前記複数のデータ線と互いに交差する複数の走査線と、前記複数のデータ線と前記複数の走査線による複数の交差位置毎に発光素子と前記発光素子に駆動電流を供給するための駆動素子との直列回路からなる画素部とを有するアクティブ駆動型表示パネルと、前記画素部各々の直列回路に電源電圧を印加する電源電圧供給手段と、入力画像信号に応じて前記複数の走査線のうちから１の走査線を所定のタイミングで順次指定してその１の走査線に走査パルスを供給し、前記走査パルスが供給された走査期間内において前記複数のデータ線のうちから前記１の走査線上の発光させるべき発光素子に対応するデータ線に発光輝度を示すデータ信号を個別に供給する表示制御手段と、を備えた表示装置であって、前記画素部各々は、前記走査パルスが供給されたとき前記データ信号に応じて前記駆動素子を活性化させて前記データ信号に対応した量の駆動電流を前記発光素子に供給させる画素制御手段と、前記発光素子の端子間の電圧を検出する電圧検出手段と、を有し、前記表示制御手段は、前記複数のデータ線毎に前記発光素子の端子間の電圧が所定の電圧に等しくなるように前記データ信号を補正するデータ補正手段、を備えたことを特徴としている。
【００１２】
本発明の表示パネルの駆動方法は、複数のデータ線と、前記複数のデータ線と互いに交差する複数の走査線と、前記複数のデータ線と前記複数の走査線による複数の交差位置毎に発光素子と前記発光素子に駆動電流を供給するための駆動素子との直列回路からなる画素部とを有するアクティブ駆動型表示パネルの駆動方法であって、前記画素部各々の直列回路に電源電圧を印加し、入力画像信号に応じて前記複数の走査線のうちから１の走査線を所定のタイミングで順次指定してその１の走査線に走査パルスを供給し、前記走査パルスが供給された走査期間内において前記複数のデータ線のうちから前記１の走査線上の発光させるべき発光素子に対応するデータ線に発光輝度を示すデータ信号を個別に供給し、前記画素部各々において前記走査パルスが供給されたとき前記データ信号に応じて前記駆動素子を活性化させて前記データ信号に対応した量の駆動電流を前記発光素子に供給させ、前記画素部各々において前記発光素子の端子間の電圧を検出し、前記複数のデータ線毎に前記発光素子の端子間の電圧が所定の電圧に等しくなるように前記データ信号を補正することを特徴としている。
【００１３】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図６は本発明を適用したＥＬ表示装置を示している。この表示装置は、表示パネル２１と、コントローラ２２と、電源回路２３と、データ信号供給回路２４と、走査パルス供給回路２５とを備えている。
【００１４】
表示パネル２１は各々が平行に配置された複数のデータ線Ｘ１〜Ｘｍ（ｍは２以上の整数）と、複数の走査線Ｙ１〜Ｙｎ（ｎは２以上の整数）と、複数の電源線Ｚ１〜Ｚｎとを備えている。表示パネル２１は、更に、複数の測定線Ｗ１〜Ｗｍを備えている。
複数のデータ線Ｘ１〜Ｘｍと複数の測定線Ｗ１〜Ｗｍとは図６に示すように平行に配列されている。同様に、複数の走査線Ｙ１〜Ｙｎと複数の電源線Ｚ１〜Ｚｎとは図６に示すように平行に配列されている。複数のデータ線Ｘ１〜Ｘｍ及び複数の測定線Ｗ１〜Ｗｍは複数の走査線Ｙ１〜Ｙｎ及び複数の電源線Ｚ１〜Ｚｎの各々と互いに交差している。その交差位置各々に画素部ＰＬ１，１〜ＰＬｍ，ｎが配置され、マトリックス表示パネルが形成されている。電源線Ｚ１〜Ｚｎは互いに接続されて１つの陽極電源線Ｚとなっている。電源線Ｚには電源回路２３から電源電圧である駆動電圧ＶＡが供給される。表示パネル２１には陽極電源線Ｚ１〜Ｚｎ，Ｚの他に図示しないが、陰極電源線、すなわちアース線が設けられている。
【００１５】
複数の画素部ＰＬ１，１〜ＰＬｍ，ｎ各々は同一の構成を有し、図７に示すように、３つのＦＥＴ３１〜３３と、キャパシタ３４と、有機ＥＬ素子３５とを備えている。図７に示した画素部ではそこに関係するデータ線をＸｉ、測定線をＷｉ、走査線をＹｊ、電源線をＺｊとしている。ＦＥＴ３１のゲートは走査線Ｙｊに接続され、そのソースはデータ線Ｘｉに接続されている。ＦＥＴ３１のドレインにはキャパシタ３４の一端とＦＥＴ３２のゲートとが接続されている。キャパシタ３４の他端とＦＥＴ３２のソースとは電源線Ｚｊに接続されている。ＦＥＴ３２のドレインはＥＬ素子３５のアノードに接続されている。ＥＬ素子３５のカソードはアース接続されている。
【００１６】
ＦＥＴ３３のゲートは上記のＦＥＴ３１のゲート共に走査線Ｙｊに接続され、ＦＥＴ３３のソースは測定線Ｗｉに接続されている。ＦＥＴ３３のドレインはＥＬ素子３５のアノードに接続されている。
ＦＥＴ３３のゲートに走査パルスが供給されてＦＥＴ３３がオンとなるとＥＬ素子３５のアノード電圧がＦＥＴ３３のドレイン・ソース間を介して測定線Ｗｉに現れるので、表示パネル２１外部においてＥＬ素子３５のアノード電圧を容易に測定することができる。
【００１７】
表示パネル２１は走査線Ｙ１〜Ｙｎを介して走査パルス供給回路２５に接続され、またデータ線Ｘ１〜Ｘｍ及び測定線Ｗ１〜Ｗｍを介してデータ信号供給回路２４に接続されている。コントローラ２２は入力される画像信号に応じて表示パネル２１を階調駆動制御するために走査制御信号及びデータ制御信号を生成する。走査制御信号は走査パルス供給回路２５に供給され、データ制御信号はデータ信号供給回路２４に供給される。
【００１８】
走査パルス供給回路２５は、走査線Ｙ１〜Ｙｎに接続されており、走査制御信号に応じて走査パルスを所定のタイミングで走査線Ｙ１〜Ｙｎに所定の順番で供給する。１つの走査パルスが発生している期間が１走査期間である。
データ信号供給回路２４は、データ線Ｘ１〜Ｘｍ及び測定線Ｗ１〜Ｗｍに接続されており、データ制御信号に応じて走査パルスが供給される走査線上に位置する画素部各々に対する画素データパルスを生成する。その画素データパルスは発光輝度を示すデータ信号であり、データ信号供給回路２４内のｍ個のバッファメモリ４０１〜４０ｍに保持される。データ信号供給回路２４は、そのバッファメモリ４０１〜４０ｍ各々から対応するデータ線Ｘ１〜Ｘｍを介して発光駆動されるべき画素部に対して画素データパルスを供給する。非発光の画素部に対してはＥＬ素子を発光させることがないレベルの画素データパルスを供給する。
【００１９】
データ信号供給回路２４にはｍ個の輝度補正回路４１１〜４１ｍが備えられ、データ線Ｘ１〜Ｘｍ及び測定線Ｗ１〜Ｗｍに対応している。
輝度補正回路４１１〜４１ｍ各々は同一の構成であり、図８に示すようにスイッチ素子ＳＷ１〜ＳＷ５、電流発生回路４５、キャパシタ４６、抵抗４７，４８及び差動増幅器４９からなる。図７の画素部の場合と同様に、図８に示した回路ではそこに関係するデータ線をＸｉ、測定線をＷｉとしている。
【００２０】
データ線Ｘｉには上記した駆動電圧ＶＡがスイッチ素子ＳＷ１を介して供給される。測定線Ｗｉはスイッチ素子ＳＷ５を介してアース接続されている。電流発生回路４５はスイッチ素子ＳＷ３を介して測定線Ｗｉに接続されている。差動増幅器４９の非反転入力端子は抵抗４７を介して測定線Ｗｉに接続され、反転入力端子はスイッチ素子ＳＷ４を介して測定線Ｗｉに接続されると共にキャパシタ４６を介してアース接続されている。また、差動増幅器４９の非反転入力端子と出力端子との間には抵抗４８が接続され、その出力端子はスイッチ素子ＳＷ２を介してデータ線Ｘｉに接続されている。
【００２１】
スイッチ素子ＳＷ１〜ＳＷ５のオンオフはコントローラ２２からの指令に応じて制御される。電流発生回路４５は所定値の電流を出力する。所定値は有機ＥＬ素子３５の発光輝度に応じて定められる。すなわち、一定した輝度で発光させる場合には、所定値は一定値であるが、データ信号レベルに応じて発光輝度を変化させる場合には、所定値は各発光輝度に応じた値となる。
【００２２】
次に、図７及び図８の回路の動作について図９及び図１０を参照して説明する。ここでは、表示パネル２１の特にｊライン（走査線Ｙｊ）を走査してＥＬ素子３５を発光させるときの動作を説明する。
コントローラ２２は図９に示すように、画像信号に応じてｊラインのための走査制御信号を走査パルス供給回路２５に供給し（ステップＳ１）、ｊラインのデータ制御信号をデータ信号供給回路２４に供給する（ステップＳ２）。これによって走査パルス供給回路２５からは走査線Ｙｊに走査パルスが供給され、データ信号供給回路２４において画素データパルスが上記のバッファメモリ（４０１〜４０ｍのうちの４０ｉ：図示せず）に保持されてそれが電流発生回路４５に供給される。走査パルスは図１０に示すように、１走査期間に亘って高レベルとなるパルスである。１走査期間は測定期間と書込期間とに２分割されている。画素データパルスはＥＬ素子３５に流す駆動電流に対応したパルス電圧を有する。
【００２３】
一方、走査パルスはＦＥＴ３１，３３各々のゲートに供給されるので、ＦＥＴ３１，３３はオンとなる。
コントローラ２２はステップＳ２の実行直後にスイッチ素子ＳＷ１をオンに、スイッチ素子ＳＷ２をオフにする（ステップＳ３）。スイッチ素子ＳＷ１のオン及びスイッチ素子ＳＷ２のオフによって駆動電圧ＶＡがデータ線Ｘｉに印加される。その駆動電圧ＶＡはデータ線ＸｉからＦＥＴ３１のソース・ドレイン間を介してＦＥＴ３２のゲートに印加されるので、ＦＥＴ３２はソース電圧とゲート電圧とが等しくなるのでオフとなる。駆動電圧ＶＡの代わりにＦＥＴ３２がオフになる電圧を使っても良い。
【００２４】
コントローラ２２は更にスイッチ素子ＳＷ３，ＳＷ４，ＳＷ５をオンにする（ステップＳ４）。スイッチ素子ＳＷ５のオンによって測定線Ｗｉはアース電位となる。また、スイッチ素子ＳＷ４のオンによってキャパシタ４６の蓄電電荷はアースへ放電される。ＥＬ素子３５のアノードはＦＥＴ３３を介してアース電位に等しくされるので、ＥＬ素子３５の蓄電電荷も放電される。
【００２５】
コントローラ２２はステップＳ４の実行から所定時間経過後、スイッチ素子ＳＷ５をオフにする（ステップＳ５）。このときスイッチ素子ＳＷ３，ＳＷ４はオンのままである。スイッチ素子ＳＷ５のオフによって電流発生回路４５から所定値の電流がスイッチ素子ＳＷ３、測定線Ｗｉ及びＦＥＴ３３のソース・ドレイン間を介してＥＬ素子３５に流れる。ＥＬ素子３５はその電流によって発光する。
また、その電流発生回路４５からの電流はスイッチ素子ＳＷ３、測定線Ｗｉ及びスイッチ素子ＳＷ４を介してキャパシタ４６に流れ込む。測定線ＷｉにはＥＬ素子３５のアノード電圧にほぼ等しい電圧Ｖｆが生じる。よって、キャパシタ４６はそのＥＬ素子３５のアノード電圧Ｖｆを保存することになる。キャパシタ４６に保持された電圧ＶｆはＥＬ素子３５に所定値の電流を流したときのＥＬ素子３５のアノード電圧である。
【００２６】
かかるステップＳ１〜Ｓ５までは測定期間内に実行される。測定期間から書込期間に移行すると、コントローラ２２はスイッチ素子ＳＷ１、ＳＷ３及びＳＷ４を各々オフに、スイッチ素子ＳＷ２をオンにする（ステップＳ６）。スイッチ素子ＳＷ１のオフ及びスイッチ素子ＳＷ２のオンによって差動増幅器４９の出力端子がスイッチ素子ＳＷ２を介してデータ線Ｘｉに電気的に接続される。
【００２７】
画素データパルスはデータ線Ｘｉ及びＦＥＴ３１のソース・ドレイン間を介してＦＥＴ３２のゲート及びキャパシタ３４に印加され、ＦＥＴ３２のオンによって駆動電流がＦＥＴ３２のソース・ドレイン間を介してＥＬ素子３５に流れる。
これによってＥＬ素子３５は発光する。また、キャパシタ３４は充電され、画素データパルスの電圧に応じた充電電圧になる。
【００２８】
スイッチ素子ＳＷ３及びＳＷ４のオフによってＥＬ素子３５の発光中のアノード電圧はＦＥＴ３３を介して測定線Ｗｉにおいて検出され、更に、抵抗４７を介して差動増幅器４９の非反転入力端子に供給される。差動増幅器４９は非反転入力端子の電圧、すなわちＥＬ素子３５のアノード電圧が反転入力端子に供給されるキャパシタ４６の保持電圧Ｖｆに等しくなるように動作する。ＥＬ素子３５のアノード電圧が保持電圧Ｖｆより低い場合には差動増幅器４９の出力電圧が増加するので、その出力電圧がＦＥＴ３１のソース・ドレイン間を介してキャパシタ３４及びＦＥＴ３２のゲートに作用する。よって、キャパシタ３４の充電電圧、すなわちＦＥＴ３２のゲート電圧Ｖｇは増加補正される。その結果、ＥＬ素子３５に流れる駆動電流が増加し、そのときの画素データパルスの電圧レベルで予め定められたＥＬ素子３５の発光輝度が得られる。
【００２９】
書込期間、すなわちｊラインの走査期間が終了すると、走査パルス供給回路２５は走査線Ｙｊに供給されていた走査パルスを消滅させるので、ＦＥＴ３１，３３がオフとなる。データ信号供給回路２４はデータ線Ｘｉに供給していた画素データパルスの保持をリセットする。また、コントローラ２２はスイッチ素子ＳＷ２をオフとする（ステップＳ７）。キャパシタ３４の充電電圧Ｖｇは維持されるので、ＦＥＴ３２はオンのままであり、ＥＬ素子３５は発光を継続する。上記したようにキャパシタ３４の充電電圧Ｖｇが増加補正された場合にはその補正後の電圧でキャパシタ３４の充電電圧Ｖｇは維持されるので、ＥＬ素子３５の発光輝度も書込期間終了直前の輝度のまま維持される。ｊライン上の画素部各々は次の走査期間の開始までは維持期間となる。
【００３０】
コントローラ２２はｊラインの走査期間が終了すると、次のｊ＋１ラインの走査期間の動作に移行する。ｎライン分の走査期間が終了すると、１ラインの走査期間の動作に移行する。各走査期間における動作は上記したステップＳ１〜Ｓ７に示した動作と同一であり、走査期間毎に上記したステップＳ１〜Ｓ７が実行される。
【００３１】
なお、上記した実施例においては、スイッチ素子ＳＷ５のオン期間（所定時間）にスイッチ素子ＳＷ３もオンであるが、この期間には図１０に破線で示したようにスイッチ素子ＳＷ３はオフでも良い。すなわち、スイッチ素子ＳＷ５がオンからオフに変わると同時にスイッチ素子ＳＷ３をオンにしても良い。
また、測定期間から書込期間に切り替わったときにスイッチ素子ＳＷ５を短時間だけオンにしてＥＬ素子の蓄積電荷を放電させても良い。
【００３２】
図１１は輝度補正回路４１１〜４１ｍの他の構成を示している。図１１の輝度補正回路は、スイッチ素子ＳＷ１ａ，ＳＷ２ａ、電圧発生回路５１、抵抗５２，５３及び差動増幅器５４からなる。図１１に示した回路では図７の画素部との関連を示すためにデータ線Ｘｉ及び測定線Ｗｉを用いている。
電圧発生回路５１は画素データパルスのレベルに対応した輝度でＥＬ素子３５が発光するときのアノード電圧に等しい電圧Ｖｆを発生する。電圧発生回路５１の出力電圧Ｖｆは画像信号に応じて画素データパルスのレベルが変化すればそれに応じて変化する。電圧発生回路５１の出力電圧Ｖｆは差動増幅器５４の反転入力端子に供給される。差動増幅器５４の非反転入力端子は抵抗５２及びスイッチ素子ＳＷ１ａを直列に介して測定線Ｗｉに接続されている。また、差動増幅器４９の非反転入力端子と出力端子との間には抵抗５３が接続され、その出力端子はスイッチ素子ＳＷ２ａを介してデータ線Ｘｉに接続されている。スイッチ素子ＳＷ１ａ，ＳＷ２ａのオンオフはコントローラ２２からの指令に応じて制御される。
【００３３】
次に、図１１の輝度補正回路が適用された場合の動作について図１２及び図１３を参照して説明する。ここでは、表示パネル２１の特にｊライン（走査線Ｙｊ）を走査してＥＬ素子３５を発光させるときの動作を説明する。
コントローラ２２は図１２に示すように、画像信号に応じてｊラインのための走査制御信号を走査パルス供給回路２５に供給し（ステップＳ１１）、ｊラインのデータ制御信号をデータ信号供給回路２４に供給する（ステップＳ１２）。これによって走査パルス供給回路２５からは走査線Ｙｊに走査パルスが供給され、データ信号供給回路２４において画素データパルスが上記のバッファメモリ４０ｉに保持されてそれが電圧発生回路５１に供給される。走査パルスは図１３に示すように、１走査期間に亘って高レベルとなるパルスである。画素データパルスはＥＬ素子３５に流す駆動電流に対応したパルス電圧を有する。
【００３４】
一方、走査パルスはＦＥＴ３１，３３各々のゲートに供給されるので、ＦＥＴ３１，３３はオンとなる。画素データパルスはデータ線Ｘｉ及びＦＥＴ３１のソース・ドレイン間を介してＦＥＴ３２のゲート及びキャパシタ３４に印加され、ＦＥＴ３２のオンによって駆動電流がＦＥＴ３２のソース・ドレイン間を介してＥＬ素子３５に流れる。これによってＥＬ素子３５は発光する。また、キャパシタ３４は充電され、画素データパルスの電圧に応じた充電電圧になる。
【００３５】
コントローラ２２は更に、スイッチ素子ＳＷ１ａ，２ａを共にオンにする（ステップＳ１３）。スイッチ素子ＳＷ１ａ及びＳＷ２ａのオンによってＥＬ素子３５の発光中のアノード電圧はＦＥＴ３３を介して測定線Ｗｉにおいて検出され、更に、スイッチ素子ＳＷ１ａ及び抵抗５２を介して差動増幅器５４の非反転入力端子に供給される。差動増幅器５４はそのアノード電圧が反転入力端子の電圧、すなわち電圧発生回路５１から供給される電圧Ｖｆに等しくなるように動作する。ＥＬ素子３５のアノード電圧が電圧Ｖｆより低い場合には差動増幅器５４の出力電圧が増加するので、その出力電圧がＦＥＴ３１のソース・ドレイン間を介してキャパシタ３４及びＦＥＴ３２のゲートに作用する。よって、キャパシタ３４の充電電圧、すなわちＦＥＴ３２のゲート電圧Ｖｇは増加補正される。その結果、ＥＬ素子３５に流れる駆動電流が増加し、そのときの画素データパルスの電圧レベルで予め定められたＥＬ素子３５の発光輝度が得られる。
【００３６】
ｊラインの走査期間が終了すると、走査パルス供給回路２５は走査線Ｙｊに供給されていた走査パルスを消滅させるので、ＦＥＴ３１，３３がオフとなる。データ信号供給回路２４はデータ線Ｘｉに供給されていた画素データパルスの保持をリセットする。また、コントローラ２２はスイッチ素子ＳＷ１ａ，ＳＷ２ａをオフとする（ステップＳ１４）。キャパシタ３４の充電電圧Ｖｇは維持されるので、ＦＥＴ３２はオンのままであり、ＥＬ素子３５は発光を継続する。上記したようにキャパシタ３４の充電電圧Ｖｇが増加補正された場合にはその補正後の電圧でキャパシタ３４の充電電圧Ｖｇは維持されるので、ＥＬ素子３５の発光輝度も走査期間終了直前の輝度のまま維持される。ｊライン上の画素部各々は次の走査期間の開始までは維持期間となる。
【００３７】
コントローラ２２はｊラインの走査期間が終了すると、次のｊ＋１ラインの走査期間の動作に移行する。ｎライン分の走査期間が終了すると、１ラインの走査期間の動作に移行する。各走査期間における動作は上記したステップＳ１１〜Ｓ１４に示した動作と同一であり、走査期間毎に上記したステップＳ１１〜Ｓ１４が実行される。
【００３８】
従って、上記した各実施例によれば、製造上のバラツキ、環境温度の変化又は累積発光時間等によりＥＬ素子の内部抵抗値が変動してしまっても、表示パネル２１の画面全体の輝度レベルを常に所望の輝度範囲内に維持させることができるのである。
なお、上記した各実施例においては、発光素子として有機ＥＬ素子を用いた表示装置を示したが、発光素子としてはこれに限らず、他の発光素子を用いた表示装置に本発明を適用しても良い。
【００３９】
以上の如く、本発明によれば、長時間使用時においても正確に階調表示を行うことができる。
【図面の簡単な説明】
【図１】従来のＥＬ表示装置の構成を示すブロック図である。
【図２】図１の画素部の構成を示す回路図である。
【図３】画素部のＦＥＴのゲート・ソース間電圧−ドレイン電流特性を示す図である。
【図４】ゲート・ソース間電圧−ドレイン電流特性の変動を示す図である。
【図５】ゲート・ソース間電圧の変化範囲に対するドレイン電流の変化範囲を示す図である。
【図６】本発明を適用した表示装置の構成を示すブロック図である。
【図７】図６の装置中の画素部の構成を示す回路図である。
【図８】図６の装置中の輝度補正回路を示す図である。
【図９】コントローラの各走査期間の動作を示すフローチャートである。
【図１０】走査パルス及び輝度補正回路の各スイッチ素子のオンオフを示す図である。
【図１１】図６の装置中の輝度補正回路の他の構成を示す図である。
【図１２】図１１の輝度補正回路を用いた場合のコントローラの各走査期間の動作を示すフローチャートである。
【図１３】走査パルス及び図１１の輝度補正回路の各スイッチ素子のオンオフを示す図である。
【符号の説明】
１，２１　表示パネル
２２　コントローラ
２４　データ信号供給回路
２５　走査パルス供給回路
４５　電流発生回路
５１　電圧発生回路
【図１】
2004045647.tif 000003
【図２】
2004045647.tif 000004
【図３】
2004045647.tif 000005
【図４】
2004045647.tif 000006
【図５】
2004045647.tif 000007
【図６】
2004045647.tif 000008
【図７】
2004045647.tif 000009
【図８】
2004045647.tif 000010
【図９】
2004045647.tif 000011
【図１０】
2004045647.tif 000012
【図１１】
2004045647.tif 000013
【図１２】
2004045647.tif 000014
【図１３】
2004045647.tif 000015