(57)【要約】      （修正有）【課題】ＢＧＡ、ＣＳＰなどのパッケージ基板においてソルダボールパッドなどの形成のための電解金メッキ工程を引込線なしに行う。【解決手段】上・下面に銅箔が形成され、銅メッキされたビアホール２４を有するベース基板の前記上・下面に第１ドライフィルム２５を積層し、露光、現像して所定部分を露出させる段階；前記銅箔をエッチングにより除去して上下面にそれぞれ回路を形成する段階；前記第１ドライフィルムを剥離し、全部位に無電解メッキする段階；第２ドライフィルム２８を積層し、露光および現像して上・下面の金メッキされる部分を露出させる段階；該露出部分の無電界メッキをエッチングにより除去する段階；上・下面部分を金メッキする段階；前記第２ドライフィルムを剥離し、露出する無電解メッキ膜部分をエッチングにより除去して前記ベース基板の回路を露出させる段階；および、ソルダレジスト３１を、所定部分を露出させる状態に塗布する段階；を含む。【選択図】図５
2004193549.tif 000002
【特許請求の範囲】
【請求項１】
（１）銅メッキされたビアホールが形成されており、上・下面に銅箔が形成されているベース基板の前記上・下面に第１ドライフィルムを積層し、これを露光および現像して前記ベース基板の所定の上下面部分を露出させる段階；
（２）前記第１ドライフィルムが積層された部分以外の部分の前記銅箔をエッチングにより除去して前記ベース基板の上面および下面にそれぞれ回路を形成する段階；
（３）前記第１ドライフィルムを剥離し、前記ベース基板上の全部位にメッキ膜を無電解メッキする段階；
（４）第２ドライフィルムを積層し、露光および現像して前記ベース基板のメッキされた上・下面の金メッキされる部分を露出させる段階；
（５）前記金メッキされる部分に形成されている前記無電解メッキされたメッキ膜部分をエッチングにより除去する段階；
（６）前記金メッキされるベース基板の上・下面部分を金メッキする段階；
（７）前記第２ドライフィルムを剥離し、残存する無電解メッキされたメッキ膜部分をエッチングにより除去して前記ベース基板の上部および下部回路を露出させる段階；および
（８）ソルダレジストを、前記ベース基板の露出された上部および下部回路上に、それらの回路の所定部分を露出させる状態に塗布する段階；
を含めてなる、メッキ引込線なしにメッキされるパッケージ基板の製造方法。
【請求項２】
前記第１および第２ドライフィルムはエッチングレジスト(etch resist)として使用されたことを特徴とする請求項１記載のメッキ引込線なしにメッキされるパッケージ基板の製造方法。
【請求項３】
前記無電解メッキは、段階（２)のエッチングの後、前記上部お
よび下部回路のバスライン(bus line)が完全除去された状態で導体を化学メッキ(chemical plating)することによって行われることを特徴とする請求項１記載のメッキ引込線なしにメッキされるパッケージ基板の製造方法。
【請求項４】
前記導体は、０．５〜１．０μmの銅(Ｃｕ)であることを特徴とする請求項３記載のメッキ引込線なしにメッキされるパッケージ基板の製造方法。
【請求項５】
前記各エッチングは、フラッシュ(flash)エッチングであることを特徴とする請求項１記載のメッキ引込線なしにメッキされるパッケージ基板の製造方法。
【請求項６】
前記無電解メッキにより形成されたメッキ膜は、前記金メッキされる部分の電解メッキ時に電流が流れるようにするメッキ引込線の役割をする導体であることを特徴とする請求項１記載のメッキ引込線なしにメッキされるパッケージ基板の製造方法。
【請求項７】
前記金メッキされるベース基板の上面部分は、ボンドフィンガー(bond finger)であることを特徴とする請求項１記載のメッキ引込線なしにメッキされるパッケージ基板の製造方法。
【請求項８】
前記金メッキされるベース基板の下面部分は、ソルダボールパッド(solder ball pad)であることを特徴とする請求項１記載のメッキ引込線なしにメッキされるパッケージ基板の製造方法。
【請求項９】
パッケージ基板の電解金メッキ方法において、
（１）銅メッキされたビアホールが形成されており、上・下面に銅箔が形成されているベース基板の前記上・下面に第１ドライフィルムを積層し、これを露光および現像して前記ベース基板の所定の上・下面部分を露出させる段階；
（２）前記第１ドライフィルムが積層された部分以外の部分の前記銅箔をエッチングにより除去して前記ベース基板の上面および下面にそれぞれ回路を形成する段階；
（３）前記第１ドライフィルムを剥離し、前記ベース基板上の全部位にメッキ膜を無電解メッキする段階；
（４）第２ドライフィルムを積層し、露光および現像して前記ベース基板のメッキされた上・下面の金メッキされる部分を露出させる段階；
（５）前記金メッキされる部分に形成されている前記無電解メッキされたメッキ膜部分をエッチングにより除去する段階；および
（６）前記金メッキされるベース基板の上・下面部分を金メッキする段階；
を含めてなるメッキ引込線なしにパッケージ基板を電解金メッキする方法。
【請求項１０】
前記無電解メッキは、段階（２）のエッチングの後、前記上部および下部回路のバスラインが完全除去された状態で導体を化学メッキすることによって行われることを特徴とする請求項９記載のメッキ引込線なしにパッケージ基板を電解金メッキする方法。
【請求項１１】
前記導体は、０．５〜１．０μmの銅(Ｃｕ)であることを特徴とする請求項１０記載のメッキ引込線なしにパッケージ基板を電解金メッキする方法。
【請求項１２】
前記各エッチングは、フラッシュエッチングであることを特徴とする請求項９記載のメッキ引込線なしにパッケージ基板を電解金メッキする方法。
【請求項１３】
前記無電解メッキにより形成されたメッキ膜は、前記金メッキされる部分の電解メッキ時に電流が流れるようにするメッキ引込線の役割をする導体であることを特徴とする請求項９記載のメッキ引込線なしにパッケージ基板を電解金メッキする方法。
【請求項１４】
（１）銅メッキされたビアホールが形成されており、上・下面に銅箔が形成されているベース基板の前記上・下面に第１ドライフィルムを積層し、これを露光および現像して前記ベース基板の所定の上下面部分を露出させる段階；
（２）前記第１ドライフィルムが積層された部分以外の部分の前記銅箔をエッチングにより除去して前記ベース基板の上面および下面にそれぞれ回路を形成する段階；
（３）前記第１ドライフィルムを剥離し、前記ベース基板上の全部位にメッキ膜を無電解メッキする段階；
（４）第２ドライフィルムを前記ベース基板のメッキされた上・下面にそれぞれ積層し、前記ベース基板のメッキされた上面上の第２ドライフィルムを露光および現像して前記ベース基板のメッキされた上面の所定部分を露出させると同時に、前記ビアホール上部をテンティング(tenting)する段階；
（５）前記ベース基板の露出された上面部分のメッキ膜部分をエッチングにより除去する段階；
（６）段階（５）の結果構造の上面上に第３ドライフィルムを積層し、これを露光および現像して前記ベース基板の上面の金メッキされる部分を露出させ、その露出されたベース基板の上面部分を金メッキする段階；
（７）前記基板の下面の第２ドライフィルムおよび前記構造の上面に残存する第３ドライフィルムを剥離し、前記ベース基板の下面上に残存するメッキ膜部分をエッチングにより除去して前記ベース基板の上部および下部回路を露出させる段階；
（８）前記ベース基板の露出された上部および下部回路上にソルダレジストを塗布し、露光および現像して前記上部および下部回路の所定部分を露出させる段階；および
（９０前記下部回路の露出された部分をＯＳＰ(Organic Solderability Preservative)を使用して表面処理する段階；
を含めてなる、メッキ引込線なしにパッケージ基板を電解金メッキする方法。
【請求項１５】
多数のビアホールが形成されているベース基板；
前記ベース基板上の所定部分と前記ビアホール内に銅メッキされて、前記ベース基板の上・下面にそれぞれ回路パターンを形成する第１メッキ層；
前記回路パターンの所定部分に無電解メッキされている第２メッキ層；
前記第２メッキ層が存在しない回路パターン部位に形成された金メッキ層；および
前記回路パターンの金メッキ層部位以外の回路パターンの所定部位に塗布されるソルダレジスト；
を含めて構成される、メッキ引込線なしに電解金メッキされたパッケージ基板。
【請求項１６】
前記第２メッキ層は、前記上部および下部回路のバスラインが完全除去された状態で無電解化学メッキで形成された導体であることを特徴とする請求項１５記載のメッキ引込線なしに電解金メッキされたパッケージ基板。
【請求項１７】
前記導体は、０．５〜１．０μmの銅(Ｃｕ)であることを特徴とする請求項１６記載のメッキ引込線なしに電解金メッキされたパッケージ基板。
【請求項１８】
前記第２メッキ層は、前記金メッキ層の電解メッキ時に電流が流れるようにするメッキ引込線の役割をすることを特徴とする請求項１５記載のメッキ引込線なしに電解金メッキされたパッケージ基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メッキ引込線なしにメッキされるパッケージ基板およびその製造方法に関し、さらに詳細には、ボールグリッドアレイ(Ball Grid Array；以下、'ＢＧＡ'という)およびＣＳＰ(Chip Scale Package)などのパッケージ基板(PackageSubstrate)の電解金メッキにおいて、パッケージ基板に実装される半導体チップと接続されるボンドフィンガー(bond finger)とソルダボールパッド(solder ball pad)の形成のための電解金メッキ工程がメッキ引込線なしになされるパッケージ基板およびその製造方法に関する。
【０００２】
【従来の技術】
近来、集積回路は軽薄短小化しつつあるにもかかわらず、集積回路パッケージから出るリード(lead)数はむしろ増加する一方である。小型パッケージ用のキャリア上に多数のリードを設置することから起こる問題を解決する方法の一つは、ピングリッドアレイ(Pin Grid Array；ＰＧＡ)を有するキャリアを使用することである。しかし、ＰＧＡキャリアは、小型キャリア上に多くのリードを設置することはできるが、ピンまたはリードが弱いので折れやすく、高密度集積に限界がある。
【０００３】
このようなＰＧＡにおける問題を解決するために、最近では、通常、ＢＧＡパッケージ基板を使用しているが、これは、ピン(pin)より微細なソルダボール(solder ball)を使用して基板の高密度化を容易に実現できるからであり、主として半導体チップを実装するパッケージ基板に適用している。
【０００４】
このような従来のＢＧＡパッケージ基板は、図１に示すように、従来ピン(pin)の代わりにソルダボール(solder ball)８が形成される構造を持つ。すなわち、銅張積層板(Copper Clad Laminate： 以下、‘ＣＣＬ'という)４を多数枚用意し、各ＣＣＬ４上に通常の写真エッチング工程を通じて内層回路を形成し、これら多数ＣＣＬ４を加圧して積層させ、内層回路を導通させるためのビアホール２を加工した後、銅膜３のメッキ作業でビアホール２を導通させ、前記積層されたＣＣＬ構造の外側ＣＣＬ４に半導体チップが接続されるボンドフィンガー(bond finger)１を持つ外層回路６を写真エッチング工程を通じて形成させ、前記外層回路６の反対側のＣＣＬ構造の表面上に、ソルダボールパッド７、ソルダマスク５、ソルダボール８を順に形成させる。
【０００５】
この時、前記半導体チップの接続されるボンドフィンガー１とソルダボール８の接続されるパッド７との電気的な接続状態を向上させるメッキ作業を行うために金メッキ引込線(Plating Lead Line)を形成する。つまり、各ソルダボール８が接続されるパッド７にそれぞれの金メッキ引込線を連結させると同時に、図示してはいないが、前記パッド７とビアホール２を通じてボンドフィンガー１に連結させる。図２は、従来の技術に係るメッキ引込線によりメッキされたパッケージ基板の平面図であって、ソルダボールパッド８が形成されているパッド７に、メッキ引込線９が連結されている例を示している。ここで、メッキ引込線９の形成される部分は、図１のＡで表される部分である。しかし、これらメッキ引込線により回路の高密度化には制限がある。
【０００６】
一方、前記外層回路６が形成されたＣＣＬ４にはＩ/Ｃチップが実装されて導線を介して前記外層回路６と連結され、その上側に充填材が塗布されて外部環境から保護され、したがって、ＢＧＡパッケージ基板１０は、ＰＧＡ基板と違い、ピンにより主回路基板と連結されるのではなく、ＣＣＬ４のパッド７にソルダボール８が形成されて主回路基板と導通されるので、ＢＧＡはＰＧＡよりも小型化が容易で、結果として基板１０の高密度化が可能になる。
【０００７】
しかし、このような従来のパッケージ基板１０は、現在回路の高密度化およびこの回路を使用する装置の小型化によって前記ＢＧＡパッケージ基板のソルダボール(solder ball)８のピッチ(pitch)(ソルダボールどうしの間隔)が極めて微細になるとともに、半導体チップが実装されるボンドフィンガー１周辺の回路が高密度化されることから、ボンドフィンガー１とパッド７の金メッキ作業に使用される金メッキ引込線の高密度化を達成し難いという問題を抱えている。
【０００８】
以下、図３ａないし図３ｆを参照して従来技術によってメッキ引込線により金メッキされるパッケージ基板の製造方法について説明する。
【０００９】
まず、パッケージ基板製品に回路を形成するためにベース基板のＣＣＬにドライフィルム１５をコーティング、露光および現像して回路パターンを形成する(図３ａ参照)。ここで、前記ＣＣＬは絶縁材１１およびこの絶縁材１１の上部および下部面に形成された銅箔１２を含む。実質的には、前記ＣＣＬに機械式ドリルを使って多数のビアホール１３を形成した後に銅膜１４のメッキを実施し、その後、前記ドライフィルム１５をコーティング、露光、現像して回路パターンを形成する。
【００１０】
次いで、前記ドライフィルム１５をエッチングレジストとして銅膜１４および銅箔１２を部分的にエッチングする。つまり、銅膜１４および銅箔１２の露出された部分がエッチング液によって除去され、回路が形成される。この時、後に金メッキが行われるとき使用されるメッキ引込線が同一方法で同時に形成される。ここで、参照符号１６は露出された銅がエッチングされた部位を表す(図３ｂ参照)。
【００１１】
次いで、前記のエッチングの後にエッチングレジストに使用したドライフィルム１５を剥離液を使用して除去する(図３ｃ参照)。
【００１２】
その後、ソルダレジスト１７を塗布し、これを露光および現像した後、乾燥させる(図３ｄ参照)。
【００１３】
次いで、既に形成されたメッキ引込線を介して電流を印加しながら、それぞれの回路に含まれているワイヤボンディングパッドとソルダボールパッドに金膜１８をメッキする。この時のメッキは電解金メッキ(Ni-Au Plating)であって、メッキされる金の厚さは通常、０．５〜１．０μm程度である(図３ｅ参照)。
【００１４】
一般に、半導体チップなどが実装されるパッケージ基板を表面処理(Metal Finishing)するために、電解金メッキ(Electrolytic Au Plating)が主に適用されている。その理由は、信頼性の側面から、電解金メッキが無電解金メッキ(Electroless Au Plating)に比べて優れているためである。しかし、電解金メッキのためには、前述のように、メッキ引込線を製品に挿入して設計しなければならないが、これは、回路密集度(Line Density)を低下させ、高密集度の回路製品の製造に問題を招く。
【００１５】
その後、ルータ(Router)やダイシング(Dicing)を使って前記メッキ引込線を切断する(図３ｆ参照)。ここで、参照符号１９はダイシングが行われる部分である。すなわち、前記電解金メッキ完了後にルータやダイシングでメッキ引込線を切断するが、この時、メッキ引込線がパッケージ基板に残留し、電気信号伝達に際してノイズ(Noise)を誘発し、製品の電気的特性(Electrical Performance)を劣化させる問題がある。
【００１６】
【発明が解決しようとする課題】
本発明は、前記問題点に鑑みてなされたものであり、その目的は、パッケージ基板製品の回路配線密集度を向上させるためにメッキ引込線を使用しないパッケージ基板およびその製造方法を提供することにある。
【００１７】
また、本発明の他の目的は、正常的な電解金メッキを行った後、全てのメッキ引込線を除去してノイズ発生を抑制できるようにしたパッケージ基板およびその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るメッキ引込線なしに電解金メッキされるパッケージ基板の製造方法は、（１）銅メッキされたビアホールが形成されており、上・下面に銅箔が形成されているベース基板の前記上・下面に第１ドライフィルムを積層し、これを露光および現像して前記ベース基板の所定の上下面部分を露出させる段階；（２）前記第１ドライフィルムが積層された部分以外の部分の前記銅箔をエッチングにより除去して前記ベース基板の上面および下面にそれぞれ回路を形成する段階；（３）前記第１ドライフィルムを剥離し、前記ベース基板上の全部位にメッキ膜を無電解メッキする段階；（４）第２ドライフィルムを積層し、露光および現像して前記ベース基板のメッキされた上・下面の金メッキされる部分を露出させる段階；（５）前記金メッキされる部分に形成されている前記無電解メッキされたメッキ膜部分をエッチングにより除去する段階；（６）前記金メッキされるベース基板の上・下面部分を金メッキする段階；（７）前記第２ドライフィルムを剥離し、残存する無電解メッキされたメッキ膜部分をエッチングにより除去して前記ベース基板の上部および下部回路を露出させる段階；および、（８）ソルダレジストを、前記ベース基板の露出された上部および下部回路上に、それらの回路の所定部分を露出させる状態に塗布する段階；を含む。
【００１９】
ここで、前記第１および第２ドライフィルムはそれぞれエッチングレジスト(etch resist)として使用される。
【００２０】
好ましくは、前記無電解メッキは、段階（２)のエッチングの後、前記上部および
下部回路のバスライン(bus line)が完全除去された状態で導体を化学メッキ(chemical plating)することによって行われるし、前記導体は、０．５〜１．０μmの銅(Ｃｕ)である。
【００２１】
また、前記各エッチングは、フラッシュ(flash)エッチングであり得る。
好ましくは、前記無電解メッキにより形成されたメッキ膜は、前記金メッキされる部分の電解メッキ時に電流が流れるようにするメッキ引込線の役割をする導体である。
【００２２】
また、前記金メッキされるベース基板の上面部分は、ボンドフィンガー(bond finger)であり、前記金メッキされるベース基板の下面部分は、ソルダボールパッド(solder ball pad)であり得る。
【００２３】
また、本発明に係るメッキ引込線なしにパッケージ基板を電解金メッキする方法は、（１）銅メッキされたビアホールが形成されており、上・下面に銅箔が形成されているベース基板の前記上・下面に第１ドライフィルムを積層し、これを露光および現像して前記ベース基板の所定の上・下面部分を露出させる段階；（２）前記第１ドライフィルムが積層された部分以外の部分の前記銅箔をエッチングにより除去して前記ベース基板の上面および下面にそれぞれ回路を形成する段階；（３）前記第１ドライフィルムを剥離し、前記ベース基板上の全部位にメッキ膜を無電解メッキする段階；（４）第２ドライフィルムを積層し、露光および現像して前記ベース基板のメッキされた上・下面の金メッキされる部分を露出させる段階；（５）前記金メッキされる部分に形成されている前記無電解メッキされたメッキ膜部分をエッチングにより除去する段階；および、（６）前記金メッキされるベース基板の上・下面部分を金メッキする段階；を含む。
【００２４】
好ましくは、前記無電解メッキは、前記段階（２）のエッチングの後、前記上部および下部回路のバスラインが完全除去された状態で導体を化学メッキすることによって行われるし、前記導体は、０．５〜１．０μmの銅(Ｃｕ)である。
【００２５】
前記無電解メッキにより形成されたメッキ膜は、前記金メッキされる部分の電解メッキ時に電流が流れるようにするメッキ引込線の役割をする導体である。
【００２６】
また、本発明に係るメッキ引込線なしにパッケージ基板を電解金メッキする方法は、（１）銅メッキされたビアホールが形成されており、上・下面に銅箔が形成されているベース基板の前記上・下面に第１ドライフィルムを積層し、これを露光および現像して前記ベース基板の所定の上下面部分を露出させる段階；（２）前記第１ドライフィルムが積層された部分以外の部分の前記銅箔をエッチングにより除去して前記ベース基板の上面および下面にそれぞれ回路を形成する段階；（３）前記第１ドライフィルムを剥離し、前記ベース基板上の全部位にメッキ膜を無電解メッキする段階；（４）第２ドライフィルムを前記ベース基板のメッキされた上・下面にそれぞれ積層し、前記ベース基板のメッキされた上面上の第２ドライフィルムを露光および現像して前記ベース基板のメッキされた上面の所定部分を露出させると同時に、前記ビアホール上部をテンティング(tenting)する段階；（５）前記ベース基板の露出された上面部分のメッキ膜部分をエッチングにより除去する段階；（６）段階（５）の結果構造の上面上に第３ドライフィルムを積層し、これを露光および現像して前記ベース基板の上面の金メッキされる部分を露出させ、その露出されたベース基板の上面部分を金メッキする段階；（７）前記基板の下面の第２ドライフィルムおよび前記構造の上面に残存する第３ドライフィルムを剥離し、前記ベース基板の下面上に残存するメッキ膜部分をエッチングにより除去して前記ベース基板の上部および下部回路を露出させる段階；（８）前記ベース基板の露出された上部および下部回路上にソルダレジストを塗布し、露光および現像して前記上部および下部回路の所定部分を露出させる段階；および、（９）前記下部回路の露出された部分をＯＳＰ(Organic Solderability Preservative)を使用して表面処理する段階；を含む。
【００２７】
また、本発明に係るメッキ引込線なしに電解金メッキされたパッケージ基板は、多数のビアホールが形成されているベース基板；前記ベース基板上の所定部分と前記ビアホール内に銅メッキされて、前記ベース基板の上・下面にそれぞれ回路パターンを形成する第１メッキ層；前記回路パターンの所定部分に無電解メッキされている第２メッキ層；前記第２メッキ層が存在しない回路パターン部位に形成された金メッキ層；および、前記回路パターンの金メッキ層部位以外の回路パターンの所定部位に塗布されるソルダレジスト；を含む。
【００２８】
好ましくは、前記第２メッキ層は、前記上部および下部回路のバスラインが完全除去された状態で無電解化学メッキで形成された導体である。
【００２９】
好ましくは、前記第２メッキ層は、前記金メッキ層の電解メッキ時に電流が流れるようにするメッキ引込線の役割をする。
【００３０】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明の実施例によるメッキ引込線なしにメッキされるパッケージ基板およびその製造方法を具体的に説明する。
第１実施例
図５ａないし図５ｊは、本発明の第１実施例によるメッキ引込線なしにメッキされるパッケージ基板の製造工程を示す図であって、本発明によるメッキ引込線なしにメッキされるパッケージ基板およびその製造方法は、下記の通りとなる。
【００３１】
まず、ベース基板である、銅膜のメッキされたビアホール２４が形成されたＣＣＬの上・下面に第１ドライフィルム２５を積層し、これを露光および現像してＣＣＬの一部を露出させる(図５ａ参照)。
【００３２】
ベース基板は、単層のＣＣＬ構造を有するものとして示されているが、多数のＣＣＬ(２１＋２２)が積層される多層基板で構成してもいい。前記ＣＣＬは、エポキシからなる基板に導電性接着剤として銅箔が一体に接合されることから銅箔積層板と通称し、参照符号２１は絶縁材で、参照符号２２は前記絶縁材２１の上部および下部に積層された銅箔である。前記ＣＣＬにはフィルムエッチング工程を通じて内層回路を形成し、この時、前記内層回路は、通常、接地パターンまたは信号処理パターンに構成される。前記ビアホール２４はＣＣＬの上・下面にそれぞれ形成された回路を電気的に連結する役割を果たす。これら回路を電気的に連結するためには、銅メッキ作業を通じてビアホール２４の内面および各銅箔２２に銅からなる第１メッキ層２３を形成し、この時、前記上・下部回路のいずれかは半導体チップが接続されるボンドフィンガーを含む。
【００３３】
その後、前記第１ドライフィルム２５の積層された部分以外の部分の第１メッキ層２３および銅箔２２をエッチングにより除去して前記ベース基板の上部および下部に回路を形成する(図５ｂ参照)。ここで、参照符号２６は前記銅箔が除去された状態を表している。
【００３４】
前記第１ドライフィルム２５のエッチング工程は、大きく、銅箔上にエッチングレジストとして使用するドライフィルムを塗布および接合する作業と、前記エッチングレジストの一部領域をブロッキングした状態で光を照射して硬化し、前記エッチングレジストに現像液を用いて未硬化されたエッチングレジストを除去する現像作業と、エッチング剤を用いて前記エッチングレジストが除去された領域の銅箔をエッチングする剥離作業とからなる。
【００３５】
次いで、前記第１ドライフィルム２５を剥離した後(図５ｃ参照)、前記ベース基板上の全部位を無電解メッキして第２メッキ層２７を形成する(図５ｄ参照)。
【００３６】
前記無電解メッキは、前記エッチングの後、前記上部および下部回路のバスライン(bus line)が完全に除去された状態で導体を化学メッキ(chemical plating)することをいい、前記導体は０．５〜１．０μmの銅(Ｃｕ)でありうる。前記無電解化学メッキにより形成された導体は、後に金メッキされる部分の電解メッキ時に電流が流れるようにするメッキ引込線の役割を果たす。
【００３７】
次いで、第２メッキ層２７上に第２ドライフィルム２８を積層し、露光および現像して金メッキされる部分に対応する第２メッキ層２７部分を露出させる(図５ｅ参照)。
【００３８】
その後、前記金メッキされる部分に形成されている第２メッキ層２７の露出された部分をフラッシュ(flash)エッチングにより除去する(図５ｆ参照)。ここで、参照符号２９は前記無電解メッキされた第２メッキ層２７部分がエッチングにより除去された状態を表す。
【００３９】
次いで、前記金メッキされる領域に対応する上・下部回路部分を金メッキして金メッキ層３０を形成する(図５ｇ参照)。ここで、前記金メッキされる上部回路部分はボンドフィンガーであり、前記金メッキされる下部回路部分はソルダボールパッドである。
【００４０】
その後、前記第２ドライフィルム２８を剥離し(図５ｈ参照)、残存する第２メッキ層部分をエッチングにより除去する(図５ｉ参照)。この時もまた、フラッシュエッチングが使用される。すなわち、前記無電解メッキされた第２メッキ層２７は前記メッキ層３０を電解メッキするためのメッキ引込線として使用された後、いずれもエッチングにより除去される。
【００４１】
最後に、結果構造の前面にソルダレジスト３１を塗布およびパタニングして所定の上部および下部回路を有するパッケージ基板を完成する(図５ｊ参照)。
第２実施例
図６ａないし図６ｊは、本発明の第２実施例によるメッキ引込線なしにメッキされるパッケージ基板の製造工程を示す図である。
【００４２】
まず、銅膜がメッキされたビアホール４４が形成されたベース基板の上・下面に第１ドライフィルム４５を積層し、これを露光および現像してベース基板の一部を露出させる(図６ａ参照)。ベース基板は、単層のＣＣＬ構造を有するものと示されているが、多数のＣＣＬが積層される多層基板で構成してもいい。参照符号４１は絶縁材で、参照符号４２は前記絶縁材４１の上部および下部に積層された銅箔である。
【００４３】
前記ビアホール４４はベース基板の上・下面にそれぞれ形成された回路を電気的に連結する役割を果たす。前記ベース基板の上・下面に形成された回路を電気的に連結するためには、銅メッキ作業を通じてビアホール４４の内面および各銅箔４２に銅からなる第１メッキ層４３を形成し、この時、前記上・下部回路のいずれかは半導体チップが接続されるボンドフィンガーを含む。
【００４４】
その後、前記第１ドライフィルム４５が積層された部分以外の部分の第１メッキ層４３および銅箔４２をエッチングにより除去して前記ベース基板の上部および下部に回路を形成する(図６ｂ参照)。ここで、参照符号４６は前記銅箔が除去された状態を表している。
【００４５】
前記第１ドライフィルム４５のエッチング工程は、大きく、銅箔上にエッチングレジストとして使用するドライフィルムを塗布および接合する作業と、前記エッチングレジストの一部領域をブロッキングした状態で光を照射して硬化し、前記エッチングレジストに現像液を用いて未硬化されたエッチングレジストを除去する現像作業と、エッチング剤を用いて前記エッチングレジストが除去された領域の銅箔をエッチングする剥離作業とからなる。
【００４６】
次いで、前記第１ドライフィルム４５を剥離し、エッチングレジストを適用して上部および下部パターンを形成する(図６ｃ参照)。その後、前記ベース基板上の全部位を無電解メッキして第２メッキ層４７を形成する(図６ｄ参照)。
【００４７】
前記無電解メッキは、前記エッチングの後、前記上部および下部回路のバスラインが完全に除去された状態で、導体を化学メッキすることをいい、前記導体は０．５〜１．０μmの銅(Ｃｕ)でありうる。前記無電解化学メッキにより形成された導体は、後に金メッキされる部分の電解メッキ時に電流が流れるようにするメッキ引込線の役割を果たす。
【００４８】
次いで、結果構造の上・下面上に第２ドライフィルム４８ａを積層し、上側の第２ドライフィルム４８ａを露光および現像して部分的に除去することによって第２メッキ層４７を部分的に露出させる(図６ｅ参照)。上側の第２ドライフィルム４８ａの残存部分は、フラッシュエッチングを適用するために予め前記ビアホール部分をテンティング(tenting)することになる。
【００４９】
次いで、第２メッキ層４７の露出部分をフラッシュエッチングにより除去する(図６ｆ参照)。
次いで、金メッキされる部位の第１メッキ層４３部分を露出させるために、第３ドライフィルム４８ｂを積層し、これを露光および現像した後、金メッキを行う。このとき、金メッキは、ベース基板の下部面から電流を印加し、前記ベース基板の上部面を金メッキして第１メッキ層４３の露出部分に金メッキ層４９を形成する(図６ｇ参照)。ここで、前記金メッキされる上部面はボンドフィンガーでありうる。
【００５０】
その後、下部面の第2ドライフィルム４８ａおよび上部面の第3ドライフィルム４８ｂを剥離し、無電解メッキされた部分をエッチングにより除去する(図６ｈ参照)。この時もまた、フラッシュエッチングが使用される。
【００５１】
その後、結果構造の全面にソルダレジスト５０を塗布し、露光および現像を行って構造の上・下面の所定部位にのみソルダレジスト５０が残存されるようにする(図６ｉ参照)。
【００５２】
最後に、結果構造の下部面の所定部位をＯＳＰ(Organic Solderability Preservative)薬品を使用して表面処理を施すことによってＯＳＰ膜６０を形成する(図６ｊ参照)。
【００５３】
このように、前述した第２実施例は、第１実施例に比べ、上部面のビアホールをテンティングし、下部面から電流を印加して金メッキ層４９を形成した後、メッキ引込線の役割をする下部面の露出された銅箔にＯＳＰを用いて表面処理を行う。第２実施例は、第１実施例と同様に、メッキ引込線を外部に形成することなくメッキを施すことができるため、後にメッキ引込線部位をカットする必要がない。
【００５４】
一方、図４は、本発明による、メッキ引込線なしにメッキされたパッケージ基板の平面図であって、本発明によるパッケージ基板は、従来技術による図２のパッケージ基板とは違い、ソルダボールパッド２０に連結されるメッキ引込線を使用していない。
【００５５】
図７ａおよび図７ｂは、従来の技術および本発明における回路の密集度を比較するための図である。図７ａに示す従来の技術では、パッケージ基板７１上に形成されたソルダボールパッド７２ａどうしの中心間のボールパッドピッチはＡで表され、参照符号７３はメッキ引込線を表している。また、図７ｂに示す本発明では、パッケージ基板７１上に形成されたソルダボールパッド７２ｂどうしの中心間のボールパッドピッチはＢとなり、前記従来技術におけるボールパッドピッチＡに比べて約０．１ないし０．１５mmも縮まったことがわかる。つまり、図７ａ
におけるメッキ引込線７３が省略されたため、同一面積のパッケージ基板上にさらに多いソルダボールパッドを形成することができ、回路密集度が向上されたことがわかる。
【００５６】
図８および図９は、それぞれ従来技術および本発明を適用したときの写真であって、図８は従来技術によってメッキ引込線を使用して下部面に電解Ａｕ/Ｎｉを適用してメッキした場合の写真であり、図９は本発明によってメッキ引込線なしに金メッキした場合の写真である。
【００５７】
図８を参照すれば、従来は、パッケージ基板の下部側に電解金メッキ工程を適用する場合、必ずメッキ引込線を必要とするとか、アルカリエッチング(Alkali Etching)を通じて作製しなければならなかったため、側壁(Side Wall)の参照符号５２のような銅(Ｃｕ)が露出されるし、特に、参照符号５３のようにニッケル(Ｎｉ)が成長して微細な短絡(micro short)が発生することがあった。
【００５８】
つまり、全体銅層(銅箔層＋メッキ層)が残存する状態で、ドライフィルムを露光し、前記ドライフィルムを現像した後、電解金メッキを施すが、この時、前記ドライフィルムが現像されて銅(Ｃｕ)の露出された部位にのみ金メッキが行われる。その後、前記ドライフィルムを除去した後、アルカリ薬品を利用したエッチングを通じて回路パターンを形成する。この時、Ａｕ/Ｎｉはアルカリと反応しないので、エッチングレジストの役割をする。
【００５９】
前述の過程により形成されたパッドは、側面部位に銅が露出され、特に、前記ドライフィルムが残存する状態で金メッキを行う場合、前記ドライフィルムと銅の密着力が低下し、前記金メッキが前記ドライフィルムの下部に侵入して粗い部分(Burr)が発生してしまう。
【００６０】
一方、エッチングにあたり、エッチングレジストとして適用された材料上の相違によってアルカリ(Alkali)および酸(Acid)に区分して適用するが、このため、パッドの形態が異なってしまう。
【００６１】
しかし、図９のような本発明を適用すると、銅(Ｃｕ)が露出されなく、ニッケル(Ni)の侵入を防止することができる。ここで、参照符号５１はソルダレジストを表し、参照符号５４はＡｕ/Ｎｉメッキ層を表す。また、本発明では、アルカリ溶液の代わりに酸溶液(Acid solution)をエッチング液として使用したが、この時、ニッケル(Ni)は酸によって腐食するため、アルカリエッチングレジストとして適用することができない。すなわち、本発明では、壁(Wall)自体がＮｉ/Ａｕでメッキされているし、また、前述した粗い部分などの潜在的な短絡(Short)要因が根本的に遮断されているのである。
【００６２】
図１０ａおよび図１０ｂは、本発明によるパッケージ基板上部のボンドフィンガーおよび下部のソルダボールパッドをそれぞれ表す写真であって、本発明によって得られたソルダレジスト工程前の形態をそれぞれ例示する写真である。図１０ａの参照符号５５はボンドフィンガーを表し、図１０ｂの参照符号５６はソルダボールパッドを表す。
【００６３】
要するに、本発明は、ＢＧＡおよびＣＳＰなどのパッケージ基板の電解金メッキ時、メッキ引込線なしに金メッキすることによって、信号ノイズ発生を防止してパッケージ基板の電気的特性を向上させることができる。また、本発明は、メッキ引込線が要らないので、回路の設計自由度が向上されるし、ボールパッドピッチ(Pitch)を、従来の技術によるボールパッドピッチに比べて約０．１〜０．１５mmも縮められるため、高密集回路製品の作製が可能となる。
以上では本発明を特定の実施例に上げて説明したが、特許請求の範囲によって定められた本発明の思想や要旨をはずれない範囲内でさまざまに改造および変化できることは当業者にとって自明である。
【００６４】
【発明の効果】
本発明によれば、電解金メッキ用引込線の残留による信号ノイズ発生を防ぐことができるため、パッケージ基板の電気的特性が向上される。
【００６５】
また、本発明によれば、メッキ引込線が要らないため、回路の設計自由度が向上され、かつ、高集積回路を有する製品の作製に有利である。
【００６６】
また、本発明によれば、ソルダボールパッドの表面処理を金メッキで施して銅(Ｃｕ)が露出されないようにしたため、パッケージ基板の特性を向上させることができる。
【図面の簡単な説明】
【図１】従来技術に係るＢＧＡパッケージ基板を例示する図である。
【図２】従来技術に係るメッキ引込線によりメッキされたパッケージ基板の平面図である。
【図３】それぞれ従来技術に係るメッキ引込線によりメッキされるパッケージ基板の製造工程を示す図である。
【図４】本発明に係るメッキ引込線なしにメッキされるパッケージ基板の平面図である。
【図５】本発明の第１実施例に係るメッキ引込線なしにメッキされるパッケージ基板の製造工程を示す図である。
【図６】本発明の第２実施例に係るメッキ引込線なしにメッキされるパッケージ基板の製造工程を示す図である。
【図７】従来技術および本発明に係る回路の密集度を例示する図である。
【図８】それぞれ従来技術および本発明を適用した場合の写真である。
【図９】それぞれ従来技術および本発明を適用した場合の別の写真である。
【図１０】本発明によるパッケージ基板上部のボンドフィンガーおよび下部のソルダボールパッドをそれぞれ表す写真である。
【符号の説明】
２１：ＣＣＬの絶縁材          ２２：ＣＣＬの銅箔
２３：第１メッキ層                  ２４：ビアホール
２５：第１ドライフィルム            ２７：無電解化学メッキ層
２８：第２ドライフィルム            ３０：金メッキ層
３１：ソルダレジスト
【図１】
2004193549.tif 000003
【図２】
2004193549.tif 000004
【図３】
2004193549.tif 000005
【図４】
2004193549.tif 000006
【図５】
2004193549.tif 000007
【図６】
2004193549.tif 000008
【図７】
2004193549.tif 000009
【図８】
2004193549.tif 000010
【図９】
2004193549.tif 000011
【図１０】
2004193549.tif 000012