(57)【要約】【課題】電源断時に白表示あるいは黒表示を行って画面の乱れを防止するようにした場合には、白データあるいは黒データを１画面分書き込むのに最低１フィールド期間の時間を要するため突発的な電源断には対応できない。【解決手段】画素トランジスタ、例えばＴＦＴ２１を能動素子として含む画素２０が行列状に配置されてなるアクティブマトリクス型液晶表示装置において、電源断時に画素部１２の全画素２０についてＴＦＴ２１を一斉にアクティブにすると同時に、全水平スイッチ４４をアクティブにしてデータ線２５−１〜２５−ｘの全てに画素２０の対向電極電位と同じ電位を与えることで、全画素２０についての残留電荷の放電経路を形成し、当該放電経路を通して全画素２０の残留電荷を瞬時に放電できるようにする。【選択図】　　　　図１
2004045785.tif 000002
【特許請求の範囲】
【請求項１】
能動素子を含む画素が行列状に配置され、これら画素に対して列単位で信号線が配線されてなる画素部と、
電源断時に前記画素部の全画素について前記能動素子をアクティブにする第１の制御手段と、
電源断時に前記信号線の全てを前記画素の対向電極電位と同電位にする第２の制御手段と
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記第１の制御手段は、通常表示時には前記能動素子を行単位で順次アクティブにし、電源断時には前記能動素子を全画素について一斉にアクティブにする垂直走査系である
ことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記第２の制御手段は、通常表示時には前記垂直走査系によって選択された行の画素に表示信号を供給し、電源断時には前記信号線の全てに前記画素の対向電極電位と同じ電位を与える水平走査系である
ことを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記第２の制御手段は、通常表示時には前記垂直走査系によって選択された行の画素に前記水平走査系から表示信号が供給されるのに先立ってプリチャージ信号を供給し、電源断時には前記信号線の全てに前記画素の対向電極電位と同じ電位を与えるプリチャージ走査系である
ことを特徴とする請求項３記載の液晶表示装置。
【請求項５】
能動素子を含む画素が行列状に配置され、これら画素に対して列単位で信号線が配線されてなる画素部を有する液晶表示装置であって、
電源断時に先ず前記画素部の各画素を行単位で順に選択しつつ全画素に白レベルまたは黒レベルを書き込む第１の電源断モードと、
電源断時に前記画素部の全画素について前記能動素子をアクティブにするとともに、前記信号線の全てを前記画素の対向電極電位と同電位にする第２の電源断モードと、
電源断の形態に応じて前記第１の電源断モードおよび前記第２の電源断モードの一方を選択する選択手段と
を備えたことを特徴とする液晶表示装置。
【請求項６】
前記選択手段は、電源ＯＦＦボタンの操作に起因する電源断時には前記第１の電源断モードを選択し、バッテリ電源が取り外されたことに起因する電源断時には前記第２の電源断モードを選択する
ことを特徴とする請求項５記載の液晶表示装置。
【請求項７】
能動素子を含む画素が行列状に配置され、これら画素に対して列単位で信号線が配線されてなる液晶表示装置において、
電源断時に前記画素部の全画素について前記能動素子をアクティブにするとともに、前記信号線の全てを前記画素の対向電極電位と同じ電位にする
ことを特徴とする液晶表示装置の制御方法。
【請求項８】
能動素子を含む画素が行列状に配置され、これら画素に対して列単位で信号線が配線されてなる液晶表示装置において、
電源ＯＦＦボタンの操作に起因する電源断時には先ず前記画素部の各画素を行単位で順に選択しつつ全画素に白レベルまたは黒レベルを書き込み、
バッテリ電源が取り外されたことに起因する電源断時には前記画素部の全画素について前記能動素子をアクティブにするとともに、前記信号線の全てを前記画素の対向電極電位と同電位にする
ことを特徴とする液晶表示装置の制御方法。
【請求項９】
能動素子を含む画素が行列状に配置され、これら画素に対して列単位で信号線が配線されてなる画素部と、
電源断時に前記画素部の全画素について前記能動素子をアクティブにする第１の制御手段と、
電源断時に前記信号線の全てを前記画素の対向電極電位と同電位にする第２の制御手段とを備えた液晶表示装置を画面表示部として搭載した
ことを特徴とする携帯端末。
【請求項１０】
能動素子を含む画素が行列状に配置され、これら画素に対して列単位で信号線が配線されてなる画素部を有する液晶表示装置であって、
電源断時に先ず前記画素部の各画素を行単位で順に選択しつつ全画素に白レベルまたは黒レベルを書き込む第１の電源断モードと、
電源断時に前記画素部の全画素について前記能動素子をアクティブにするとともに、前記信号線の全てを前記画素の対向電極電位と同電位にする第２の電源断モードと、
電源断の形態に応じて前記第１の電源断モードおよび前記第２の電源断モードの一方を選択する選択手段とを備えた液晶表示装置を画面表示部として搭載した
ことを特徴とする携帯端末。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置およびその制御方法、ならびに携帯端末に関し、特に画素ごとに能動素子を設けてなるアクティブマトリクス型液晶表示装置およびその電源断時の制御方法、ならびに当該液晶表示装置を画面表示部として搭載した携帯端末に関する。
【０００２】
【従来の技術】
液晶表示装置においては、電源断（電源オフ）時に、画素内の残留電荷に起因して残像が生じ、画面の乱れが発生することがある。従来、この電源断時の画面の乱れを防止するための対応策の一つとして、ユーザによる電源ＯＮ／ＯＦＦボタンの操作によって発生する電源ＯＦＦ指令に応答して先ず、ノーマリホワイトモードの液晶表示装置では白データを、ノーマリブラックモードの液晶表示装置では黒データを全画素に書き込んで白表示または黒表示を行うことによって画面の乱れをなくし、しかる後に電源供給ラインに挿入された電源スイッチをオフすることによって液晶パネルへの電源供給を遮断する方法が採られていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、この対応策の場合には、白データあるいは黒データの書き込みが、通常の表示データの書き込みと同様にスキャン動作によって行単位で順次行われ、白データあるいは黒データを１画面分書き込むのに最低１フィールド期間の時間を要するため、瞬間的な出来事である突発的な電源断には対応できないという課題がある。ここで、突発的な電源断としては、例えば、画面表示部として液晶表示装置を搭載した携帯電話機などの携帯端末において、ユーザが誤って、あるいは故意にバッテリ電源を取り外したようなケースが挙げられる。
【０００４】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、突発的な電源断が発生した場合であっても、画素内の残留電荷に起因する残像をなくし、電源断時の画面の乱れを確実に防止することが可能な液晶表示装置およびその制御方法、ならびに当該液晶表示装置を画面表示部として搭載した携帯端末を提供することにある。
【０００５】
【課題を解決するための手段】
本発明による液晶表示装置は、能動素子を含む画素が行列状に配置され、これら画素に対して列単位で信号線が配線されてなる画素部と、電源断時に画素部の全画素について能動素子をアクティブにする第１の制御手段と、電源断時に信号線の全てを前記画素の対向電極電位と同電位にする第２の制御手段とを備えた構成となっている。この液晶表示装置は、携帯電話機やＰＤＡ（Ｐｅｒｓｏｎａｌ　ＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔｓ）に代表される携帯端末において、その画面表示部として搭載されて用いられる。
【０００６】
上記構成の液晶表示装置またはこれを画面表示部として搭載した携帯端末において、電源断時に画素部の全画素について能動素子をアクティブにし、同時に信号線の全てを画素の対向電極電位と同電位にすることで、全画素について画素電極→能動素子→信号線→対向電極の放電経路が瞬時に形成される。これにより、この放電経路によって全画素の残留電荷が瞬時にディスチャージされる。その結果、突発的な電源断が発生した場合であっても、画素内の残留電荷に起因する残像がなくなるため、電源断時の画面の乱れを確実に防止できる。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【０００８】
［第１実施形態］
図１は、本発明の第１実施形態に係る液晶表示装置の構成例を示すブロック図である。本実施形態に係る液晶表示装置は、動作電源としてバッテリ電源を用いることを前提としている。
【０００９】
図１において、透明絶縁基板、例えばガラス基板１１上には、能動素子を含む画素がマトリクス状に配置されてアクティブマトリクス型の画素部（表示部）１２を構成している。ガラス基板１１は、もう一枚のガラス基板と所定の間隙を持って対向配置され、両基板間に液晶材料を封止することで液晶表示パネル（ＬＣＤパネル）を構成している。
【００１０】
画素部１２における各画素の構成の一例を図２に示す。マトリクス状に配置された画素２０の各々は、能動素子である画素トランジスタ、例えばＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）２１と、このＴＦＴ２１のドレイン電極に画素電極が接続された液晶セル２２と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量２３とを有する構成となっている。ここで、液晶セル２２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。
【００１１】
この画素構造において、ＴＦＴ２１はゲート電極がゲート線（走査線）２４に接続され、ソース電極がデータ線（信号線）２５に接続されている。液晶セル２２は対向電極がＶＣＯＭ線２６に対して各画素共通に接続されている。そして、液晶セル２２の対向電極には、ＶＣＯＭ線２６を介してコモン電圧ＶＣＯＭ（ＶＣＯＭ電位）が各画素共通に与えられる。保持容量２３は他方の電極（対向電極側の端子）がＣＳ線２７に対して各画素共通に接続されている。
【００１２】
再び図１において、画素部１２と同じガラス基板１１上には、例えば、画素部１２の左側に垂直（Ｖ）ドライバ１３が、画素部１２の上側に水平（Ｈ）ドライバ１４がそれぞれ搭載されている。これらの回路は、画素部１２の画素トランジスタと共に、低温ポリシリコンあるいはＣＧ（Ｃｏｎｔｉｎｕｏｕｓ　Ｇｒａｉｎ；連続粒界結晶）シリコンを用いて作製される。
【００１３】
ガラス基板１１外にはバッテリ端子１５が設けられており、このバッテリ端子１５にはバッテリ電源１６が接続されている。このバッテリ電源１６からの外部電源電圧ＶＣＣは、電源供給ラインに挿入された電源スイッチ１７を通してガラス基板１１内に供給され、ＤＣ−ＤＣコンバータ（図示せず）によって内部電源電圧ＶＤＤに昇圧されて各回路に回路動作電源として与えられる。電源スイッチ１７は、電源ＯＮ／ＯＦＦボタン（図示せず）をユーザが操作したときに発せられる電源ＯＮ／ＯＦＦ指令信号に応答してオン（閉）／オフ（開）動作を行う。電源スイッチ１７の出力側には電源断検出回路１８が接続されている。
【００１４】
電源断検出回路１８は、バッテリ電源１６から電源スイッチ１７を通して供給されるパネル外部の電源電圧（以下、外部電源電圧と記す）の電圧レベルを監視することで、電源スイッチ１７のオフや、バッテリ電源１６の取り外しによって電源断になったことを検出する。電源断検出回路１８としては、例えば、外部電源電圧を所定の基準電圧と比較し、当該基準電圧以下になったときに電源断検出信号を出力するコンパレータ構成のものを用いることができる。
【００１５】
電源断検出回路１８から出力される電源断検出信号はガラス基板１１に供給され、当該基板内に設けられたレベルシフト回路１９によって外部電源電圧からパネル内部の電源電圧（以下、内部電源電圧）にレベルシフト（昇圧）され、制御信号Ｃ１として垂直ドライバ１３および水平ドライバ１４に供給される。なお、内部電源電圧としては、信号処理系の動作電源電圧となる低電圧振幅の電源電圧ＶＣＣと、ドライバ系の動作電源電圧となる高電圧振幅の電源電圧ＶＤＤの２種類が存在する。
【００１６】
上記構成のアクティブマトリクス型液晶表示装置において、垂直ドライバ１３は、通常表示時には、画素部１２に画素配列の列ごとに、垂直方向画素数ｙに対応して配線されたゲート線２４−１〜２４−ｙを順次選択し、画素トランジスタであるＴＦＴ２１を行単位で順次アクティブにすることによって垂直スキャン動作を行う構成となっている。さらに、電源断検出回路１８によって電源断が検出されたときには全画素のＴＦＴ２１を一斉にアクティブにする第１の制御手段としての機能も併せ持っている。
【００１７】
水平ドライバ１４は、通常表示時には、垂直ドライバ１３によって選択された行の画素に表示信号を供給することによって各画素に対する表示信号の書き込みを行う構成となっている。さらに、電源断検出回路１８によって電源断が検出されたときには、画素部１２に画素配列の行ごとに、水平方向画素数ｘに対応して配線されたデータ線（信号線）２５−１〜２５−ｘの全てに画素２０の対向電極電位と同じ電位、例えばグランドレベルを与える第２の制御手段としての機能も併せ持っている。ただし、本例では、図２において、ＶＣＯＭ線２６およびＣＳ線２７の各電位が電源断時にグランドレベルになることを前提としている。
【００１８】
図３は、垂直ドライバ１３の構成の一例を示すブロック図である。ここでは、図面の簡略化のために、途中の３段ｎ−１，ｎ，ｎ＋１のみの構成を抽出して示している。
【００１９】
図３において、ｎ−１，ｎ，ｎ＋１の各段のシフトレジスタ３１ｎ−１，３１ｎ，３１ｎ＋１が縦続接続されている。これらシフトレジスタ３１ｎ−１，３１ｎ，３１ｎ＋１の各出力パルスは、ＡＮＤゲート３２ｎ−１，３２ｎ，３２ｎ＋１に各一方の入力として与えられる。ＡＮＤゲート３２ｎ−１，３２ｎ，３２ｎ＋１は、次段のシフトレジスタ３２ｎ，３２ｎ＋１，３２ｎ＋２の出力パルスを他方の入力としている。ＡＮＤゲート３２ｎ−１，３２ｎ，３２ｎ＋１の各出力パルスは、ＡＮＤゲート３３ｎ−１，３３ｎ，３３ｎ＋１に各一方の入力として与えられる。
【００２０】
ＡＮＤゲート３３ｎ−１，３３ｎ，３３ｎ＋１は、行選択を許容するイネーブルパルスＥＮＢを他方の入力としている。ＡＮＤゲート３３ｎ−１，３３ｎ，３３ｎ＋１の各出力パルスは、ＯＲゲート３４ｎ−１，３４ｎ，３４ｎ＋１に各一方の入力として与えられる。ＯＲゲート３４ｎ−１，３４ｎ，３４ｎ＋１は、電源断検出回路１８による電源断検出時の制御信号Ｃ１を他方の入力としている。ＯＲゲート３４ｎ−１，３４ｎ，３４ｎ＋１の各出力パルスは、バッファ３５ｎ−１，３５ｎ，３５ｎ＋１を介して走査パルス（ゲートパルス）としてゲート線２４ｎ−１，２４ｎ，２４ｎ＋１に与えられる。
【００２１】
図４は、水平ドライバ１４の構成の一例を示すブロック図である。ここでは、図面の簡略化のために、途中の３段ｍ−１，ｍ，ｍ＋１のみの構成を抽出して示している。
【００２２】
図４において、ｍ−１，ｍ，ｍ＋１の各段のシフトレジスタ４１ｍ−１，４１ｍ，４１ｍ＋１が縦続接続されている。これらシフトレジスタ４１ｍ−１，４１ｍ，４１ｍ＋１の各出力パルスは、ＡＮＤゲート４２ｍ−１，４２ｍ，４２ｍ＋１に各一方の入力として与えられる。ＡＮＤゲート４２ｍ−１，４２ｍ，４２ｍ＋１は、次段のシフトレジスタ４１ｍ，４１ｍ＋１，４１ｍ＋２の出力パルスを他方の入力としている。ＡＮＤゲート４２ｍ−１，４２ｍ，４２ｍ＋１の各出力パルスは、ＯＲゲート４３ｍ−１，４３ｍ，４３ｍ＋１に各一方の入力として与えられる。
【００２３】
ＯＲゲート４３ｍ−１，４３ｍ，４３ｍ＋１は、電源断検出回路１８による電源断検出時の制御信号Ｃ１を他方の入力としている。ＯＲゲート４３ｍ−１，４３ｍ，４３ｍ＋１の各出力パルスは、水平スイッチ４４ｍ−１，４４ｍ，４４ｍ＋１にそのＯＮ／ＯＦＦ制御パルスとして与えられる。水平スイッチ４４ｍ−１，４４ｍ，４４ｍ＋１は、アナログ表示信号を伝送する信号入力線４５と画素部１２のデータ線２５ｍ−１，２５ｍ，２５ｍ＋１の各一端との間に接続され、ＯＲゲート４３ｍ−１，４３ｍ，４３ｍ＋１の各出力パルスが与えられることによって順次オン（閉）し、アナログ表示信号をデータ線２５ｍ−１，２５ｍ，２５ｍ＋１に供給する。
【００２４】
次に、上記構成のアクティブマトリクス型液晶表示装置において、通常表示時には、垂直ドライバ１３による垂直スキャンによって画素部１２の各画素が行単位で選択され、水平ドライバ１４による水平スキャンによって水平スイッチ４４ｍ−１，４４ｍ，４４ｍ＋１が順次オンすることにより、垂直ドライバ１３によって選択された行の各画素に対してアナログ表示信号が点順次にて書き込まれることになる。
【００２５】
垂直ドライバ１３および水平ドライバ１４は、上述した通常表示時の書き込み制御の他に電源断時の制御も行う。ここでは、突発的な電源断、例えばバッテリ電源１６の取り外しによる電源断が発生したケースを例に挙げて、その際の制御の手順について図５のタイミングチャートを用いて以下に説明する。
【００２６】
ユーザが例えば誤って、あるいは故意にバッテリ電源１６を取り外した場合、その取り外しの時点ｔ１１から電源電圧ＶＤＤ，ＶＣＣが時間の経過につれて徐々に低下し始める。このとき、これら電源電圧ＶＤＤ，ＶＣＣの基となる外部電源電圧の低下、本例では外部電源電圧に基づく負側電源電圧ＨＶＳＳの上昇を電源断検出回路１８が監視し、当該負側電源電圧ＨＶＳＳが所定の基準電圧以上になった時点ｔ１２、即ち外部電源電圧が所定の基準電圧以下になった時点で電源断検出信号を出力し、レベルシフト回路１９を介して制御信号Ｃ１として垂直ドライバ１３および水平ドライバ１４に与える。
【００２７】
この制御信号Ｃ１を受けて、垂直ドライバ１３は画素部１２の全画素について画素トランジスタであるＴＦＴ２１をアクティブ（オン）にし、同時に水平ドライバ１４は全水平スイッチ４４−１〜４４−ｘをアクティブ（オン）にする。すなわち、図３および図４の回路例から明らかなように、制御信号Ｃ１はＯＲゲート３４ｎ−１，３４ｎ，３４ｎ＋１を通過し、バッファ３５ｎ−１，３５ｎ，３５ｎ＋１を介してゲート線２４ｎ−１，２４ｎ，２４ｎ＋１に同時に与えられ、またＯＲゲート４３ｍ−１，４３ｍ，４３ｍ＋１を通過して水平スイッチ４４ｍ−１，４４ｍ，４４ｍ＋１に同時に与えられる。
【００２８】
このとき、ＶＣＯＭ線２６およびＣＳ線２７の各電位（対向電極電位）がグランドレベルになる前提のもとに、水平ドライバ１４において、信号入力線４５の電位がグランドレベルに設定される。その結果、ゲート線２４ｎ−１，２４ｎ，２４ｎ＋１の電位もグランドレベルになる。すなわち、電源断時には、ゲート線２４ｎ−１，２４ｎ，２４ｎ＋１の電位が画素２０の対向電極電位と同じ電位に設定されることになる。
【００２９】
これにより、画素部１２の全画素２０について、画素電極→ＴＦＴ２１→データ線２５→水平スイッチ４４→信号入力線２４→対向電極の放電経路が形成される。その結果、全画素２０の残留電荷、即ち直前の書き込みデータに基づいて液晶セル２２や保持容量２３に残留している電荷が、当該放電経路によって瞬時にディスチャージされる。制御信号Ｃ１のレベルも電源電圧の低下につれて徐々に低下し、所定の電圧まで低下した時点ｔ１３で、それまで電源電圧の低下につれて徐々にレベルが低下していたパネル内のシステムリセットパルスＲＳＴが消滅する。
【００３０】
上述したように、画素トランジスタ、例えばＴＦＴ２１を能動素子として含む画素２０が行列状に配置されてなるアクティブマトリクス型液晶表示装置において、電源断時に画素部１２の全画素２０についてＴＦＴ２１を一斉にアクティブにすると同時に、全水平スイッチ４４をアクティブにしてデータ線２５−１〜２５−ｘの全てに画素２０の対向電極電位と同じ電位を与えることで、全画素２０についての残留電荷の放電経路が形成されるため、当該放電経路を通して全画素２０の残留電荷を瞬時に放電できる。
【００３１】
これにより、特に突発的な電源断、具体的にはユーザが誤って、あるいは故意にバッテリ電源１６を取り外したことによる電源断が発生した場合であっても、全画素２０の残留電荷を瞬時に放電でき、当該残留電荷に起因する残像を無くすことができるために、電源断時の画面の乱れを確実に防止できる。突発的な電源断時のみならず、ユーザが電源ＯＮ／ＯＦＦボタンを操作した際の電源スイッチ１７のオフによる通常の電源断時にも同様の作用効果を得ることができる。
【００３２】
なお、本実施形態では、点順次駆動方式の水平ドライバ１４に適用した場合を例に挙げて説明したが、これに限定されるものではなく、例えばセレクタ駆動方式の水平ドライバにも同様に適用可能である。ＬＣＤパネルの外部に設けられたドライバＩＣの出力端とＬＣＤパネル上のデータ線（信号線）とを１対Ｘ（Ｘは正の整数）の対応関係に設定し、ドライバＩＣの１つの出力端に対して割り当てられたＸ本のデータ線をＸ時分割にて選択して駆動するという駆動方式である。このセレクタ駆動方式を採用することにより、ドライバＩＣの出力数および当該ドライバＩＣとＬＣＤパネルとの間の配線の本数を、データ線の本数の１／Ｘに削減可能になる。
【００３３】
このセレクタ駆動方式の水平ドライバに適用した場合の回路例を図６に示す。ここでは、Ｒ（赤）Ｇ（緑）Ｂ（青）に対応した３時分割（Ｘ＝３）の場合を例に挙げてその回路例を示している。ＲＧＢの３個のセレクトスイッチ５１Ｒ，５１Ｇ，５１Ｂを単位として、これらセレクトスイッチ５１Ｒ，５１Ｇ，５１ＢがＲＧＢの３本の信号入力線５１Ｒ，５１Ｇ，５１Ｂとデータ線２５ｍ−１，２５ｍ，２５ｍ＋１との間に接続されている。
【００３４】
セレクトスイッチ５１Ｒ，５１Ｇ，５１Ｂは、通常表示のときに、バッファ５３Ｒ，５３Ｇ，５３ＢおよびＯＲゲート５４Ｒ，５４Ｇ，５４Ｂを介して供給されるセレクト信号ｓｅｌＲ，ｓｅｌＧ，ｓｅｌＢに応答して順にアクティブ（オン）となり、また電源断のときにはＯＲゲート５４Ｒ，５４Ｇ，５４Ｂを介して供給される制御信号Ｃ１に応答して一斉にアクティブとなる。
【００３５】
これにより、電源断時は、画素部１２の全画素２０について、画素電極→ＴＦＴ２１→データ線２５→セレクトスイッチ５１Ｒ，５１Ｇ，５１Ｂ→信号入力線５１Ｒ，５１Ｇ，５１Ｂ→対向電極の放電経路が形成され、全画素２０の残留電荷が当該放電経路を通して瞬時にディスチャージされる。すなわち、セレクタ駆動方式の水平ドライバの場合にも、点順次駆動方式の水平ドライバの場合と同様の作用効果を得ることができる。
【００３６】
［第２実施形態］
図７は、本発明の第２実施形態に係る液晶表示装置の構成例を示すブロック図であり、プリチャージ方式のアクティブマトリクス型液晶表示装置に適用した場合を示している。図７中、図１と同等部分には同一符号を付して示している。本実施形態に係る液晶表示装置も、動作電源としてバッテリ電源を用いることを前提としている。
【００３７】
本実施形態に係るアクティブマトリクス型液晶表示装置は、第１実施形態に係る構成要素に加えて、水平ドライバ１４によるデータ線２５−１〜２５−ｘへの表示信号の書き込みに先立って、プリチャージ信号Ｐｓｉｇを書き込むプリチャージドライバ６０を備えた構成となっている。プリチャージ信号Ｐｓｉｇの信号レベルとしては、例えば、ノーマリホワイトモードの液晶表示装置ではグレーもしくは黒レベルが用いられる。
【００３８】
ここで、プリチャージによる作用効果について説明する。アナログ点順次方式の液晶表示装置において、先ずプリチャージを行わない場合、即ち表示信号の書き込みに先立って、データ線２５−１〜２５−ｘにあらかじめプリチャージ信号Ｐｓｉｇを書き込まない場合を考えると、例えば周知の１Ｈ（Ｈは水平期間）反転駆動を行う場合、データ線２５−１〜２５−ｘへの信号書き込みによる充放電電流が大きいと、縦スジなどのノイズとなって表示画面上に現れる。これに対して、グレーもしくは黒レベル（ノーマリホワイトモード）をプリチャージ信号Ｐｓｉｇとしてデータ線２５−１〜２５−ｘにあらかじめ書き込むことで、信号書き込みによる充放電電流を抑えることができるためノイズを低減できる。
【００３９】
本実施形態に係るアクティブマトリクス型液晶表示装置において、プリチャージドライバ６０は、電源断検出回路１８によって電源断が検出されたときには、データ線２５−１〜２５−ｘの全てに画素２０の対向電極電位と同じ電位、例えばグランドレベルを与える第２の制御手段としての機能も併せ持っている。ただし、本例では、図２において、ＶＣＯＭ線２６およびＣＳ線２７の各電位が電源断時にグランドレベルになることを前提としている。
【００４０】
図８は、プリチャージドライバ６０の構成の一例を示すブロック図である。ここでは、図面の簡略化のために、途中の３段ｍ−１，ｍ，ｍ＋１のみの構成を抽出して示している。
【００４１】
図８において、ｍ−１，ｍ，ｍ＋１の各段のシフトレジスタ６１ｍ−１，６１ｍ，６１ｍ＋１が縦続接続されている。これらシフトレジスタ６１ｍ−１，６１ｍ，６１ｍ＋１の各出力パルスは、ＡＮＤゲート６２ｍ−１，６２ｍ，６２ｍ＋１に各一方の入力として与えられる。ＡＮＤゲート６２ｍ−１，６２ｍ，６２ｍ＋１は、次段のシフトレジスタ６１ｍ，６１ｍ＋１，６１ｍ＋２の出力パルスを他方の入力としている。ＡＮＤゲート６２ｍ−１，６２ｍ，６２ｍ＋１の各出力パルスは、ＯＲゲート６３ｍ−１，６３ｍ，６３ｍ＋１に各一方の入力として与えられる。
【００４２】
ＯＲゲート６３ｍ−１，６３ｍ，６３ｍ＋１は、電源断検出回路１８による電源断検出時の制御信号Ｃ１を他方の入力としている。ＯＲゲート６３ｍ−１，６３ｍ，６３ｍ＋１の各出力パルスは、プリチャージスイッチ６４ｍ−１，６４ｍ，６４ｍ＋１にそのＯＮ／ＯＦＦ制御パルスとして与えられる。プリチャージスイッチ６４ｍ−１，６４ｍ，６４ｍ＋１は、プリチャージ信号Ｐｓｉｇを伝送する信号入力線６５と画素部１２のデータ線２５ｍ−１，２５ｍ，２５ｍ＋１の各一端との間に接続され、ＯＲゲート６３ｍ−１，６３ｍ，６３ｍ＋１の各出力パルスが与えられることによって順次オン（閉）し、プリチャージ信号Ｐｓｉｇをデータ線２５ｍ−１，２５ｍ，２５ｍ＋１に供給する。
【００４３】
上記構成のプリチャージドライバ６０を備えたアクティブマトリクス型液晶表示装置において、ユーザが例えば誤って、あるいは故意にバッテリ電源１６を取り外すことによって電源断になった場合、その電源断を電源断検出回路１８が検出し、その電源断検出信号をレベルシフト回路１９を介して制御信号Ｃ１として垂直ドライバ１３およびプリチャージドライバ６０に与える。
【００４４】
この制御信号Ｃ１を受けて、垂直ドライバ１３は画素部１２の全画素についてＴＦＴ２１をアクティブにし、同時にプリチャージドライバ６０は全プリチャージスイッチ６４−１〜６４−ｘをアクティブにする。このとき、図２に示すＶＣＯＭ線２６およびＣＳ線２７の各電位（対向電極電位）がグランドレベルになる前提のもとに、プリチャージドライバ６０において、信号入力線６５の電位がグランドレベルに設定される。その結果、ゲート線２４ｎ−１，２４ｎ，２４ｎ＋１の電位もグランドレベルになる。
【００４５】
すなわち、電源断時には、ゲート線２４ｎ−１，２４ｎ，２４ｎ＋１の電位が画素２０の対向電極電位と同じ電位に設定されることになる。これにより、画素部１２の全画素２０について、画素電極→ＴＦＴ２１→データ線２５→プリチャージスイッチ６４−１〜６４−ｘ→信号入力線６４→対向電極の放電経路が形成される。その結果、全画素２０の残留電荷、即ち直前の書き込みデータに基づいて液晶セル２２や保持容量２３に残留している電荷が、当該放電経路によって瞬時にディスチャージされる。
【００４６】
上述したように、プリチャージ方式のアクティブマトリクス型液晶表示装置において、電源断時に画素部１２の全画素２０についてＴＦＴ２１を一斉にアクティブにすると同時に、全プリチャージスイッチ６４−１〜６４−ｘをアクティブにしてデータ線２５−１〜２５−ｘの全てに画素２０の対向電極電位と同じ電位を与えることで、全画素２０についての残留電荷の放電経路が形成されるため、当該放電経路を通して全画素２０の残留電荷を瞬時に放電できる。
【００４７】
これにより、特に突発的な電源断、具体的にはユーザが誤って、あるいは故意にバッテリ電源１６を取り外したことによる電源断が発生した場合であっても、全画素２０の残留電荷を瞬時に放電でき、当該残留電荷に起因する残像を無くすことができるために、電源断時の残像による画面の乱れを確実に防止することができる。突発的な電源断時のみならず、ユーザが電源ＯＮ／ＯＦＦボタンを操作した際の電源スイッチ１７のオフによる通常の電源断時にも同様の作用効果を得ることができる。
【００４８】
なお、本実施形態では、電源断時にデータ線２５−１〜２５−ｘの全てに画素２０の対向電極電位と同じ電位を与える手段として、第１実施形態での水平スイッチに代えてプリチャージスイッチを用いるとしたが、水平ドライバ１４の未実装状態でパネル表示テストを行えるように、そのテスト時に外部からテスト用信号を取り込んでデータ線２５−１〜２５−ｘに供給するテスト用スイッチをデータ線ごとに有する構成の液晶表示装置の場合には、このテスト用スイッチを用いることも可能である。
【００４９】
［第３実施形態］
図９は、本発明の第３実施形態に係る液晶表示装置の構成例を示すブロック図であり、図中、図１と同等部分には同一符号を付して示している。本実施形態に係る液晶表示装置も、動作電源としてバッテリ電源を用いることを前提としている。
【００５０】
本実施形態に係る液晶表示装置は、電源断時に先ず画素部１２の各画素を行単位で順に選択しつつ全画素にノーマリホワイトモードの場合には白レベルを、ノーマリブラックモードの場合には黒レベルを書き込む第１の電源断モードと、電源断時に画素部１２の全画素について画素の能動素子をアクティブにするとともに、データ線の全てを画素の対向電極電位と同電位にする第２の電源断モードとを持ち、電源断の形態に応じて第１，第２の電源断モードのいずれか一方を選択する構成を採っている。
【００５１】
ここで、電源断の形態とは、ユーザが電源ＯＮ／ＯＦＦボタンを操作した際の電源スイッチ１７のオフによる通常の電源断と、例えばユーザが誤って、あるいは故意にバッテリ電源を取り外したことによる突発的な電源断とを言うものとする。そして、前者の電源断の場合には第１の電源断モードを選択し、後者の電源断の場合には第２の電源断モードを選択するようにする。
【００５２】
以下に、その構成および動作について説明する。本実施形態に係るアクティブマトリクス型液晶表示装置は、第１実施形態に係る構成要素に加えて、スイッチ制御回路回路７０を備えている。このスイッチ制御回路７０には、ユーザが電源ＯＮ／ＯＦＦボタン（図示せず）を操作したときに発せられる電源ＯＮ／ＯＦＦ指令信号が入力される。この電源ＯＮ／ＯＦＦ指令信号を受けて、スイッチ制御回路７０は電源スイッチ１７をオン／オフ制御する。
【００５３】
スイッチ制御回路７０はさらに、電源断モードを選択するための選択手段としての機能も併せ持っている。すなわち、スイッチ制御回路７０は、電源ＯＦＦ指令信号を受けたときには、電源断検出回路１８を非アクティブ状態にするとともに、第１の電源断モードの選択を指示する第１モード指定信号を出力し、さらに一定時間経過後に電源スイッチ１７をオフする。スイッチ制御回路７０から出力される第１モード指定信号は、レベルシフト回路１９でレベルシフトされて制御信号Ｃ２として垂直ドライバ１３および水平ドライバ１４に供給される。
【００５４】
一方、電源断検出回路１８は、スイッチ制御回路７０による第１の電源断モードの選択時には非アクティブとなって電源断の検出動作を行わず、それ以外のとき、即ち突発的な電源断のときに検出動作を行い、電源断を検出した際に電源断検出信号を出力する。この電源断検出信号は、第２の電源断モードの選択を指示する第２モード指定信号となる。スイッチ制御回路７０から出力される第２モード指定信号は、第１実施形態の場合と同様に、レベルシフト回路１９でレベルシフトされて制御信号Ｃ１として垂直ドライバ１３および水平ドライバ１４に供給される。
【００５５】
第１の電源断モードが指定されたときには、垂直ドライバ１３および水平ドライバ１４は、通常の表示動作を最低１フィールド期間に亘って行う。ただし、このとき書き込まれる表示信号は、ノーマリホワイトモードの場合には白信号、ノーマリブラックモードの場合には黒信号となる。具体的には、第１の電源断モードでは、垂直ドライバ１３は、制御信号Ｃ２をシフトレジスタのスタート信号として垂直走査を開始し、その垂直走査を最低１フィールド期間に亘って行う。また、水平ドライバ１４は、制御信号Ｃ２をシフトレジスタのスタート信号として水平走査を開始し、垂直ドライバ１３によって順に選択される行の各画素に対して白信号または黒信号を点順次にて書き込む動作を行う。
【００５６】
すなわち、第１の電源断モードでは、図１０のタイミングチャートに示すように、ユーザによる電源ＯＮ／ＯＦＦボタンの操作によって電源ＯＦＦ指令信号が発生した時点ｔ２１で、スイッチ制御回路７０から出力される第１モード指定信号に基づく制御信号Ｃ２による制御のもとにノーマリホワイトモードの場合には白表示を、ノーマリブラックモードの場合には黒表示を行うことによって画面の乱れをなくし、一定時間が経過した時点ｔ２２でスイッチ制御回路７０が電源スイッチ１７をオフすることによってＬＣＤパネルへの電源供給を遮断する一連の電源断処理が行われる。ここで、一定時間としては、白表示または黒表示を行うのに最低１フィールド期間の時間を要することから、１フィールド期間以上の時間を設定する必要がある。
【００５７】
一方、第２の電源断モードが指定されたときには、垂直ドライバ１３および水平ドライバ１４は、第１実施形態の場合と同様の処理が行われる。すなわち、制御信号Ｃ１を受けて、垂直ドライバ１３は画素部１２の全画素について画素トランジスタであるＴＦＴ２１をアクティブにし、同時に水平ドライバ１４は全水平スイッチ４４−１〜４４−ｘをアクティブにする。このとき、図２に示すＶＣＯＭ線２６およびＣＳ線２７の各電位（対向電極電位）がグランドレベルになる前提のもとに、水平ドライバ１４において、信号入力線４５の電位がグランドレベルに設定される。その結果、ゲート線２４ｎ−１，２４ｎ，２４ｎ＋１の電位もグランドレベルになる。
【００５８】
すなわち、電源断時には、ゲート線２４ｎ−１，２４ｎ，２４ｎ＋１の電位が画素２０の対向電極電位と同じ電位に設定されることになる。これにより、画素部１２の全画素２０について、画素電極→ＴＦＴ２１→データ線２５→水平スイッチ４４→信号入力線２４→対向電極の放電経路が形成される。その結果、全画素２０の残留電荷、即ち直前の書き込みデータに基づいて液晶セル２２や保持容量２３に残留している電荷が、当該放電経路によって瞬時にディスチャージされるため、画素の残留電荷に起因する画面の乱れを未然に防止できる。
【００５９】
ここで、第１の電源断モードは、通常のスキャン動作を行うため液晶表示装置に大きな電流が流れることはないものの、スキャン動作に最低１フィールド期間の時間を要することになる。一方、第２の電源断モードは、残留電荷のディスチャージ期間が非常に短いものの、全画素の残留電荷を瞬間的に放電するため液晶表示装置には大きな瞬間電流が流れることになる。
【００６０】
上述したように、第３実施形態に係るアクティブマトリクス型液晶表示装置では、電源断時に先ず画素部１２の各画素を行単位で順に選択しつつ全画素にノーマリホワイトモードの場合には白レベルを、ノーマリブラックモードの場合には黒レベルを書き込む第１の電源断モードと、電源断時に画素部１２の全画素について画素の能動素子をアクティブにするとともに、データ線の全てを画素の対向電極電位と同電位にする第２の電源断モードとを持つことで、この２つのモードを電源断の形態に応じて使い分けることができる。
【００６１】
すなわち、ユーザが電源ＯＮ／ＯＦＦボタンを操作した際の電源スイッチ１７のオフによる通常の電源断時には第１の電源断モードを選択し、電源断時に先ず白表示または黒表示を行い、しかる後ＬＣＤパネルへの電源供給を遮断するようにすることで、画素の残留電荷に起因する残像による画面の乱れを低消費電力にて確実に防止することができる。
【００６２】
また、例えばユーザが誤って、あるいは故意にバッテリ電源を取り外したことによる突発的な電源断が発生したときには第２の電源断モードを選択し、電源断時に全画素についての残留電荷の放電経路を形成することで、この放電経路を通して画素の残留電荷を瞬時にディスチャージできるため、当該残留電荷に起因する残像による画面の乱れを確実に防止することができる。この場合、液晶表示装置には大きな瞬間電流が流れることになるが、突発的な電源断はきわめて稀に発生するものであるため、液晶表示装置の通常の消費電力に大きく悪影響を及ぼすものではない。
【００６３】
なお、本実施形態では、電源断時にデータ線２５−１〜２５−ｘの全てに画素２０の対向電極電位と同じ電位を与える手段として、第１実施形態の場合と同様に、水平スイッチを用いる構成の場合を前提として説明したが、第２実施形態の場合のように、プリチャージスイッチを用いる構成の場合にも同様に適用可能である。
【００６４】
以上説明した第１〜第３実施形態に係る液晶表示装置は、携帯電話機やＰＤＡに代表される携帯端末において、その画面表示部として搭載して用いて好適なものである。
【００６５】
図５は、本発明に係る携帯端末装置、例えば携帯電話機の構成の概略を示す外観図である。
【００６６】
本例に係る携帯電話機は、装置筐体７１の前面側に、スピーカ部７２、画面表示部７３、操作部７４およびマイク部７５を上部側から順に配置された構成となっている。かかる構成の携帯電話機において、画面表示部７３には液晶表示装置が用いられ、この液晶表示装置として先述した第１〜第３実施形態に係る液晶表示装置が用いられる。
【００６７】
このように、画面表示部７３を具備する携帯電話機において、その画面表示部７３として先述した第１〜第３実施形態に係る液晶表示装置を用いて、電源断時に全画素についての残留電荷の放電経路を形成することで、この放電経路を通して画素の残留電荷を瞬時にディスチャージできるため、特にユーザが誤って、あるいは故意にバッテリ電源を取り外したことによる突発的な電源断が発生した場合であっても、当該残留電荷に起因する残像による画面の乱れを確実に防止することができる。
【００６８】
特に、第３実施形態に係る液晶表示装置を用いた場合には、２つの電源断モードを使い分け、通常の電源オフ時には全画素にノーマリホワイトモードの場合には白レベルを、ノーマリブラックモードの場合には黒レベルを書き込む第１の電源断モードを選択し、突発的な電源断には全画素についての残留電荷の放電経路を形成し、この放電経路を通して画素の残留電荷を瞬時にディスチャージする第２の電源断モードを選択することで、第１の電源断モードによる低消費電力化の効果を維持しつつ、突発的な電源断が発生した場合には画素の残留電荷に起因する残像による画面の乱れを確実に防止することができる。
【００６９】
【発明の効果】
以上説明したように、本発明によれば、電源断時に画素部の全画素について能動素子をアクティブにし、同時に信号線の全てを画素の対向電極電位と同電位にすることで、全画素についての残留電荷の放電経路を形成し、この放電経路によって全画素の残留電荷を瞬時にディスチャージできるため、突発的な電源断が発生した場合であっても、画素内の残留電荷に起因する残像による画面の乱れを確実に防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る液晶表示装置の構成例を示すブロック図である。
【図２】画素部における各画素の構成の一例を示す回路図である。
【図３】垂直ドライバの構成の一例を示すブロック図である。
【図４】水平ドライバの構成の一例を示すブロック図である。
【図５】第１実施形態に係る液晶表示装置の動作説明に供するタイミングチャートである。
【図６】水平ドライバの構成の他の例を示すブロック図であり、セレクタ駆動方式の場合を示している。
【図７】本発明の第２実施形態に係る液晶表示装置の構成例を示すブロック図である。
【図８】プリチャージドライバの構成の一例を示すブロック図である。
【図９】本発明の第３実施形態に係る液晶表示装置の構成例を示すブロック図である。
【図１０】第３実施形態に係る液晶表示装置における通常の電源断時の動作説明に供するタイミングチャートである。
【図１１】本発明に係る携帯電話機の構成の概略を示す外観図である。
【符号の説明】
１１…ガラス基板、１２…画素部（表示部）、１３…垂直（Ｖ）ドライバ、１４…水平（Ｈ）ドライバ、１６…バッテリ電源、１７…電源スイッチ、１８…電源断検出回路、２０…画素、２１…ＴＦＴ（画素トランジスタ）、２２…液晶セル、２３…保持容量、６０…プリチャージドライバ、７０…スイッチ制御回路
【図１】
2004045785.tif 000003
【図２】
2004045785.tif 000004
【図３】
2004045785.tif 000005
【図４】
2004045785.tif 000006
【図５】
2004045785.tif 000007
【図６】
2004045785.tif 000008
【図７】
2004045785.tif 000009
【図８】
2004045785.tif 000010
【図９】
2004045785.tif 000011
【図１０】
2004045785.tif 000012
【図１１】
2004045785.tif 000013