(57)【要約】【課題】面外運動が可能なバイモルフ構成を利用したＭＥＭＳアクチュエータを提供する。【解決手段】静電バイモルフアクチュエータ１７０は、平面基板に一端１７７が固定され平面基板とは絶縁されたカンチレバー式たわみバイモルフアーム１７８を含む。静電気的活動化状態では、バイモルフアーム１７８は概して平面基板に平行である。弛緩状態では、バイモルフアーム１７８内の残留応力により、バイモルフアーム１７８の自由端が平面基板の面外に延びる。このアクチュエータ１７０は、基板に固定され基板とは電気的に絶縁され、バイモルフアーム１７８の下にバイモルフアーム１７８と位置合せして配置された基板電極を含む。バイモルフアーム１７８と基板電極との間に印加される電位差により、バイモルフアーム１７８と基板電極との間に静電引力が与えられ、アクチュエータ１７０が活動化される。【選択図】　　　　図２０
2004001196.tif 000002
【特許請求の範囲】
【請求項１】
固定されたアンカを有する平面基板と、
一方の端部が前記アンカに固定され、かつ前記基板に沿って前記基板の上に延びるカンチレバー式たわみバイモルフアームと、
前記基板に固定され、前記基板と絶縁され、かつ前記バイモルフアームの下に、前記バイモルフアームと位置合せして配置された基板電極と、
前記バイモルフアームと前記基板電極との間に電位差を受け、前記バイモルフアームと前記基板電極との間に静電引力を与え、それによってアクチュエータを活動化する活動化電気結合と
を備えたことを特徴とするマイクロエレクトロメカニカルシステム（ＭＥＭＳ）アクチュエータ。
【請求項２】
前記バイモルフアームは、半導体材料の層と、前記半導体材料の膨張係数とは異なる膨張係数を有する別の材料の層とを含み、前記バイモルフアーム中に差分残留応力を与えることを特徴とする請求項１に記載のＭＥＭＳアクチュエータ。
【請求項３】
前記残留応力は、前記アクチュエータが弛緩するときにバイモルフアームが前記基板の面外にカールする傾斜を生じさせることを特徴とする請求項２に記載のＭＥＭＳアクチュエータ。
【請求項４】
前記基板に固定され、かつ前記バイモルフアームの下に、前記バイモルフアームと位置合せして配置された複数の基板電極をさらに含むことを特徴とする請求項１に記載のＭＥＭＳアクチュエータ。
【請求項５】
前記バイモルフアームは、前記アンカに固定された前記端部とは反対側の前記バイモルフアームの端部に配置された反射面をさらに備えたことを特徴とする請求項１に記載のＭＥＭＳアクチュエータ。
【請求項６】
前記バイモルフアームは、前記アンカに固定された前記端部とは反対側の末端を含み、
前記基板に固定され、前記基板とは絶縁され、かつ前記バイモルフの前記末端の下に、前記末端と位置合せして配置されたメモリ電極と、
該メモリ電極で前記バイモルフアームに対する電位を受けて、前記バイモルフアームと前記基板電極との間に印加される電位差とは別々に、前記バイモルフアームと前記メモリ電極との間に静電引力を与えるメモリ電気結合と
をさらに備えたことを特徴とする請求項１に記載のＭＥＭＳアクチュエータ。
【請求項７】
前記メモリ電気結合に接続され、前記バイモルフアームに関連する電位を前記メモリ電気結合に供給する電源をさらに備えたことを特徴とする請求項６に記載のＭＥＭＳアクチュエータ。
【請求項８】
前記バイモルフアームから前記基板の方へ延び、前記アクチュエータが活動化されるときに前記基板と離間した関係に前記バイモルフアームを保持する１つまたは複数の離間したくぼみをさらに備えたことを特徴とする請求項１に記載のＭＥＭＳアクチュエータ。
【請求項９】
前記活動化電気結合に接続され、前記活動化電気結合に電位差を供給し、前記アクチュエータを活動化する電源をさらに備えたことを特徴とする請求項１に記載のＭＥＭＳアクチュエータ。
【請求項１０】
平面半導体基板上に形成されたマイクロエレクトロメカニカルシステム（ＭＥＭＳ）アクチュエータにおいて、
前記平面基板に固定され、弛緩状態と、電気的活動化状態とに選択的に配置可能なカンチレバー式たわみバイモルフアームであって、前記電気的活動化状態では前記平面基板に概して平行であり、前記弛緩状態では前記平面基板の面外に延びカンチレバー式たわみバイモルフアームを備えたことを特徴とするＭＥＭＳアクチュエータ。
【請求項１１】
前記バイモルフアームは、半導体材料の層と、該半導体材料の膨張係数とは異なる膨張係数を有する別の材料の層とを含み、前記バイモルフアーム中に残留応力を与えることを特徴とする請求項１０に記載のＭＥＭＳアクチュエータ。
【請求項１２】
前記残留応力は、前記アクチュエータが弛緩するときに前記バイモルフアームが前記基板の面外にカールする傾斜を生じさせることを特徴とする請求項１１に記載のＭＥＭＳアクチュエータ。
【請求項１３】
前記バイモルフアームは、前記基板に固定されたアンカに一方の端部が固定され、前記バイモルフアームは、前記アンカに固定された前記端部とは反対側の端部に配置された反射面をさらに備えたことを特徴とする請求項１０に記載のＭＥＭＳアクチュエータ。
【請求項１４】
前記基板に固定され、かつ前記バイモルフアームの下に、前記バイモルフアームと位置合せして配置された基板電極と、
前記バイモルフアームと前記基板電極との間に電位差を受け、前記バイモルフアームと前記基板電極との間に静電引力を与え、それによって前記アクチュエータを活動化する活動化電気結合と
をさらに備えたことを特徴とする請求項１０に記載のＭＥＭＳアクチュエータ。
【請求項１５】
前記基板に固定され、かつ前記バイモルフアームの下に、前記バイモルフアームと位置合せして配置された複数の基板電極をさらに含むことを特徴とする請求項１４に記載のＭＥＭＳアクチュエータ。
【請求項１６】
前記バイモルフアームは、前記基板に固定されたアンカに一方の端部が固定され、前記バイモルフアームは、前記アンカに固定された前記端部から末端までの長さを含み、
前記基板に固定され、かつ前記バイモルフアームの前記末端の下に、前記バイモルフアームの前記末端と位置合せして配置されたメモリ電極と、
該メモリ電極で前記バイモルフアームに関連する電位差を受け、前記バイモルフアームと前記メモリ電極との間に静電引力を与え、前記バイモルフアームを前記活動化状態に維持するメモリ電気結合と
をさらに備えたことを特徴とする請求項１０に記載のＭＥＭＳアクチュエータ。
【請求項１７】
前記バイモルフアームから前記基板の方へ、前記アクチュエータが活動化されるときに前記基板と離間した関係に前記バイモルフアームを保持する１つまたは複数の離間したくぼみをさらに備えたことを特徴とする請求項１０に記載のＭＥＭＳアクチュエータ。
【請求項１８】
平面基板に固定され、活動化状態と、弛緩状態とに選択的に配置可能なカンチレバー式たわみバイモルフアームをそれぞれ有する複数の静電バイモルフマイクロエレクトロメカニカルシステム（ＭＥＭＳ）アクチュエータであって、前記バイモルフアームが、前記活動化状態では前記平面基板に概して平行であり、前記弛緩状態では前記平面基板の面外に延びる静電バイモルフＭＥＭＳアクチュエータを備えたことを特徴とするＭＥＭＳアクチュエータアレイ。
【請求項１９】
前記基板に固定され、かつ各アクチュエータの前記バイモルフアームの下に、各アクチュエータの前記バイモルフアームと位置合せして配置された基板電極と、
前記バイモルフアームと各アクチュエータの前記基板電極との間に電位差を印加する活動化電気結合であって、前記電位差が、前記バイモルフアームと前記基板電極との間の静電引力で、各アクチュエータを活動化する活動化電気結合と
をさらに備えたことを特徴とする請求項１８に記載のＭＥＭＳアクチュエータアレイ。
【請求項２０】
各アクチュエータは、第１の位置合せされた１組のアクチュエータと、第２の位置合せされた１組のアクチュエータとの中にあり、前記第１の位置合せされた１組のアクチュエータと、前記第２の位置合せされた１組のアクチュエータとは、それぞれ、互いに横切る第１の方向及び第２の方向に延び、前記アレイは、複数の、第１の位置合せされた数組のアクチュエータと、第２の位置合せされた数組のアクチュエータとを含むことを特徴とする請求項１９に記載のＭＥＭＳアクチュエータアレイ。
【請求項２１】
各々の第１の整列された１組のアクチュエータ内の、前記アクチュエータの前記バイモルフアームは、互いに電気的に接続され、各々の第２の整列された１組のアクチュエータ内の、前記アクチュエータの前記基板電極は、互いに電気的に接続されることを特徴とする請求項２０に記載のＭＥＭＳアクチュエータアレイ。
【請求項２２】
各バイモルフアームは、一方の端部で前記基板に固定され、前記基板に固定される前記端部から末端までの長さを含み、各アクチュエータは、
前記基板に固定され、かつ前記バイモルフアームの前記末端の下に、前記バイモルフアームの前記末端と位置合せして配置されたメモリ電極と、
該メモリ電極で前記バイモルフアームに関連る電位を受け、前記バイモルフアームと前記メモリ電極との間に静電引力を与え、前記バイモルフアームを前記活動化状態に維持するメモリ電気結合と
をさらに備えたことを特徴とする請求項１９に記載のＭＥＭＳアクチュエータアレイ。
【請求項２３】
すべての前記アクチュエータの前記メモリ電気結合は、互いに電気的に接続されることを特徴とする請求項２２に記載のＭＥＭＳアクチュエータアレイ。
【請求項２４】
各アクチュエータは、第１の位置合せされた１組のアクチュエータと、第２の位置合せされた１組のアクチュエータとの中にあり、前記第１の位置合せされた１組のアクチュエータと、前記第２の位置合せされた１組のアクチュエータとは、それぞれ、互いに横切る第１の方向及び第２の方向に延び、前記アレイは、複数の、第１の位置合せされた数組のアクチュエータと、第２の位置合せされた数組のアクチュエータとを含むことを特徴とする請求項１８に記載のＭＥＭＳアクチュエータアレイ。
【請求項２５】
前記第１の位置合せされた１組のアクチュエータと、前記第２の位置合せされた１組のアクチュエータとが互いに概して直交し、それぞれアクチュエータの行と列とを形成することを特徴とする請求項２４に記載のＭＥＭＳアクチュエータアレイ。
【請求項２６】
マイクロエレクトロメカニカルシステム（ＭＥＭＳ）アクチュエータの活動化制御方法であって、
平面基板に一方の端部で固定されたカンチレバー式たわみバイモルフアームと、前記基板に固定され、かつ前記バイモルフアームの下に、前記バイモルフアームと位置合せして配置された基板電極との間に活動化電位差を選択的に印加するステップであって、前記電位差は、前記バイモルフアームと前記基板電極との間に静電引力を与え、前記バイモルフアーム中の残留応力に対して、前記平面基板に概して平行に前記バイモルフアームを保持するステップと、
前記活動化電位差の少なくとも一部を選択的に弛緩し、前記バイモルフアーム中の前記残留応力により、自由端が前記平面基板の面外に延び、かつ前記平面基板から離れることが可能になるステップと
を備えたことを特徴とするＭＥＭＳアクチュエータの活動化制御方法。
【請求項２７】
前記バイモルフアームと、前記基板に固定され、前記基板と絶縁され、かつ前記バイモルフアームの前記自由端の下に、前記バイモルフアームの前記自由端と位置合せして配置されたメモリ電極との間に、メモリ電位差を選択的に印加するステップであって、前記電位差は、前記バイモルフアームと前記メモリ電極との間に静電引力を与え、前記バイモルフアーム中の前記残留応力に対して、前記平面基板に概して平行に前記バイモルフアームを保持するステップをさらに備えたことを特徴とする請求項２６に記載のＭＥＭＳアクチュエータの活動化制御方法。
【請求項２８】
前記活動化電位差の少なくとも一部と、前記メモリ電位差の少なくとも一部とを選択的に弛緩し、前記バイモルフアーム中の前記残留応力により、前記自由端が前記平面基板の面外に延び、かつ前記平面基板から離れることが可能になるステップをさらに備えたことを特徴とする請求項２７に記載のＭＥＭＳアクチュエータの活動化制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）アクチュエータに関し、より詳細には、バイモルフ構成を利用する静電ＭＥＭＳアクチュエータに係るＭＥＭＳアクチュエータ及びＭＥＭＳアクチュエータアレイ並びにＭＥＭＳアクチュエータの活動化制御方法に関する。
【０００２】
【従来の技術】
マイクロエレクトロメカニカルシステム（ＭＥＭＳ）アクチュエータは、従来の半導体（例えばＣＭＯＳ）製造工程で半導体基板上に形成される超小型の構成部品の制御を実現する。ＭＥＭＳのシステム及びＭＥＭＳアクチュエータは、マイクロマシンドシステムオンチップ（ｍｉｃｒｏｍａｃｈｉｎｅｄ　ｓｙｓｔｅｍｓ−ｏｎ−ａ−ｃｈｉｐ）と呼ばれることもある。ＭＥＭＳのシステムは、非常に広範な応用例で使用することができる。
【０００３】
従来のＭＥＭＳアクチュエータの１つは、静電アクチュエータまたは櫛形ドライブである。一般にこのようなアクチュエータは２つの櫛形構造を含み、この２つの櫛形構造は、基板に平行な面内に整列した複数の櫛歯（ｃｏｍｂ　ｆｉｎｇｅｒ）をそれぞれ有する。２つの櫛形構造の歯は互いにかみ合う。櫛形構造に印加される電位差により、２つの櫛形構造間の静電相互作用が確立され、それによって櫛形構造は、互いに近づく方向や、離れる方向に移動する。従来の静電アクチュエータまたは櫛形ドライブは概して、下にある基板の面内や、それに平行な方向に運動が制限される。
【０００４】
【発明が解決しようとする課題】
従来のＭＥＭＳアクチュエータには上述したような種々の問題があり、さらなる改善が望まれている。
【０００５】
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、面外運動が可能なバイモルフ構成を利用したＭＥＭＳアクチュエータを提供することにある。
【０００６】
【課題を解決するための手段】
本発明は、平面基板に一端が固定されたカンチレバー式たわみバイモルフアームを含む静電バイモルフアクチュエータを含む。静電気的活動化状態では、バイモルフアームは、概して平面基板に平行である。弛緩状態では、バイモルフアーム内の残留応力により、バイモルフアームの自由端が、平面基板の面外に延びる。
【０００７】
一実施形態では、このアクチュエータは、基板に固定されるが、基板とは電気的に絶縁され、かつバイモルフアームの下に、バイモルフアームと位置合せして配置された基板電極を含む。バイモルフアームと基板電極との間に印加される電位差により、バイモルフアームと基板電極との間に静電引力が与えられ、アクチュエータが活動化される。このようなアクチュエータを使用することができる例示的応用例として、マイクロエレクトリカルメカニカル光ディスプレイシステムを説明する。
【０００８】
本発明の追加の目的及び利点は、添付の図面を参照しながら行われる、本発明の好適実施形態の詳細な説明から明らかとなろう。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【００１０】
本発明を理解する助けとなるよう、図１〜１５を参照しながら、ＭＵＭＰ工程（ＭＵＭＰｓ　ｐｒｏｃｅｓｓ）を用いてマイクロメカニカルデバイスを製造する一般的手順を説明する。
【００１１】
ＭＵＭＰ工程は３層のコンフォーマルポリシリコンを提供し、この３層のコンフォーマルポリシリコンをエッチングして所望の物理的構造を作成する。ＰＯＬＹ０と呼ぶ第１層は支持ウェハに結合され、それぞれＰＯＬＹ１及びＰＯＬＹ２と呼ぶ第２層と第３層はメカニカル層である。このメカニカル層は、層を分離し、工程中に除去される犠牲層を使用することによって、下にある構造と分離することができる。
【００１２】
添付の図に、ＭＥＭＳ　Ｔｅｃｈｎｏｌｏｇｙ　Ａｐｐｌｉｃａｔｉｏｎｓ　Ｃｅｎｔｅｒ、３０２１　Ｃｏｒｎｗａｌｌｉｓ　Ｒｏａｄ、Ｒｅｓｅａｒｃｈ　Ｔｒｉａｎｇｌｅ　Ｐａｒｋ、Ｎｏｒｔｈ　Ｃａｒｏｌｉｎａによって提供されるマイクロモータを構築するための一般的工程を示す。
【００１３】
図１において、ＭＵＭＰ工程は、１００ｍｍのｎ型シリコンウェハ１０から始まる。ウェハ表面は、ＰＯＣＩ３をドーパント源として使用して、標準的な拡散炉でリンを用いて高濃度にドープされる。これにより、その後でウェハ上に取り付けられる静電デバイスからシリコンへの電荷の貫通が減少する。次に、６００ｎｍ　ＬＰＣＶＤ（Ｌｏｗ　Ｐｒｅｓｓｕｒｅ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）窒化シリコン層１２を電気的分離層としてシリコン上に付着させる。シリコンウェハ及び窒化シリコン層は基板を形成する。
【００１４】
次に、５００ｎｍ　ＬＰＣＶＤポリシリコン被膜ＰＯＬＹ０１４を基板上に付着させる。次いでＰＯＬＹ０層１４をフォトリソグラフィでパターン形成する。この工程は、後でＰＯＬＹ０層にパターンを転写する目的で、ＰＯＬＹ０層をフォトレジスト１６で被覆し、マスク（図示せず）でフォトレジストを露光し、露光したフォトレジストを現像して、所望のエッチングマスクを生成することを含む（図２）。フォトレジストをパターン形成した後、ＰＯＬＹ０層１４を反応性イオンエッチング（ＲＩＥ）システムでエッチングする（図３）。
【００１５】
図４を参照すると、ＬＰＣＶＤにより、２．０μｍホスホシリケイト（ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ）ガラス（ＰＳＧ）犠牲層１８が、ＰＯＬＹ０層１４上と窒化物層１２の露出部分上に付着する。本明細書中で第１酸化物（Ｆｉｒｓｔ　Ｏｘｉｄｅ）と呼ぶこのＰＳＧ層は、工程の終わりに除去され、ポリシリコンＰＯＬＹ１の第１メカニカル層（以下で説明する）が、その下にある構造、すなわちＰＯＬＹ０及び窒化シリコン層から剥離される。ＤＩＭＰＬＥＳマスクを用いてこの犠牲層をリソグラフィでパターン形成し、ＲＩＥにより第１酸化物層中に深さ７５０ｎｍのくぼみ２０を形成する（図５）。次いでウェハを第３マスク層ＡＮＣＨＯＲ１でパターン形成し、エッチングして（図６）、第１酸化物層からＰＯＬＹ０層に延びるアンカ穴２２が得られる。ＡＮＣＨＯＲ１の穴は、次のステップでＰＯＬＹ１層２４によって充填されることになる。
【００１６】
ＡＮＣＨＯＲ１のエッチングの後、ポリシリコンの第１構造層（ＰＯＬＹ１）２４を厚さ２．０μｍ付着させる。次いで薄い２００ｎｍＰＳＧ層２６をＰＯＬＹ１層２４の上に付着させ、ウェハをアニールして（図７）、ＰＳＧ層からのリンでＰＯＬＹ１層をドープする。アニールにより、ＰＯＬＹ１層中の応力も減少する。ＰＯＬＹ１層及びＰＳＧマスキング層２４、２６をリソグラフィでパターン形成し、ＰＯＬＹ１層の構造を形成する。ＰＯＬＹ１層のエッチングの後（図８）、フォトレジストをはがし、残りの酸化物マスクをＲＩＥで除去する。
【００１７】
ＰＯＬＹ１層２４をエッチングした後、第２ＰＳＧ層（以下「第２酸化物（Ｓｅｃｏｎｄ　Ｏｘｉｄｅ）」と呼ぶ）２８を付着させる（図９）。異なる目的を有する２つの異なるエッチングマスクを使用して、第２酸化物をパターン形成する。
【００１８】
第１に、ＰＯＬＹ１＿ＰＯＬＹ２＿ＶＩＡエッチング（３０で示す）により、第２酸化物中にＰＯＬＹ１層２４に至るエッチング穴を設ける。このエッチングにより、ＰＯＬＹ１層と後続のＰＯＬＹ２層との間の機械接続及び電気接続が得られる。ＰＯＬＹ１＿ＰＯＬＹ２＿ＶＩＡ層をリソグラフィでパターン形成し、ＲＩＥでエッチングする（図１０）。
【００１９】
第２に、ＡＮＣＨＯＲ２エッチング（３２で示す）を提供して、第１酸化物層１８及び第２酸化物層２８と、ＰＯＬＹ１層２４の両方を１ステップでエッチングする（図１１）。ＡＮＣＨＯＲ２エッチングでは、ＰＯＬＹ１＿ＰＯＬＹ２＿ＶＩＡエッチングと同様に、第２酸化物層をリソグラフィでパターン形成し、ＲＩＥでエッチングする。図１１に、ＰＯＬＹ１＿ＰＯＬＹ２＿ＶＩＡエッチングとＡＮＣＨＯＲ２エッチングがどちらも完了した後のウェハ断面図を示す。
【００２０】
次いで第２構造層ＰＯＬＹ２３４を厚さ１．５μｍ付着させ、その後にＰＳＧを２００ｎｍ付着させる。次いでウェハをアニールし、ＰＯＬＹ２層をドープして、その残留被膜応力を軽減する。次に、ＰＯＬＹ２層を第７のマスクを用いてリソグラフィでパターン形成して、ＰＳＧ及びＰＯＬＹ２層をＲＩＥでエッチングする。次いで、フォトレジストをはがすことができ、マスキング酸化物を除去する（図１３）。
【００２１】
ＭＵＭＰ工程での最終的な付着層は、プロービング、ボンディング、及び電気的経路指定を実現し、高反射率ミラー面を提供する０．５μｍ金属層３６である。第８のマスクを用いてウェハをリソグラフィでパターン形成し、リフトオフ技法を用いて金属を付着させ、パターン形成する。最終的な未剥離の例示的構造を図１４に示す。
【００２２】
最後に、周知の方法を用いてウェハに犠牲層の剥離及び試験を施す。図１５に、犠牲酸化物を剥離した後のデバイスを示す。
【００２３】
好適実施形態では、本発明のデバイスは、ＭＵＭＰ工程により上述のステップに従って製造される。しかし、本発明のデバイスは、図１〜１５の一般的工程で図示する特定のマスクを利用するのではなく、本発明の構造に特有のマスクを使用する。さらに、ＭＵＭＰ工程についての上記のステップは、ＭＥＭＳ　Ｔｅｃｈｎｏｌｏｇｙ　Ａｐｐｌｉｃａｔｉｏｎｓ　Ｃｅｎｔｅｒによって指示されるように変更される可能性がある。製造工程は本発明の一部ではなく、本発明を作成するのに使用することができるいくつかのプロセスのうちの１つに過ぎない。
【００２４】
図１６は、本発明の静電アクチュエータに関する例示的動作環境を示すマイクロエレクトリカルメカニカル構造（ＭＥＭＳ）光ディスプレイシステム５０の概略側面図である。ディスプレイシステム５０は、光源５２と、照明光を集光レンズ５８に向けて送る反射体５４とを含む。ビームスプリッタ６０は集光レンズ５８から照明光を受け、その光を、レンズレット６４の２次元アレイ（１次元のみ図示）を有するマイクロレンズアレイ６２に向けて反射する。マイクロレンズアレイ６２のレンズレット６４は照明光を受け、その光を、アパーチャプレート６８中のアパーチャ６６を通じてマイクロエレクトリカルメカニカル構造（ＭＥＭＳ）反射変調器７０に集束させる。マイクロレンズアレイ６２は、プラスチックレンズの成形アレイ、またはホロレンズとも呼ばれるホログラフィックレンズのアレイとして形成することができ、あるいは従来のガラスレンズの組立てアレイとすることもできる。
【００２５】
ＭＥＭＳ反射変調器７０は、アパーチャプレート６８中の対応するアパーチャ６６の反対側に配置されるマイクロエレクトリカルメカニカル構造（ＭＥＭＳ）反射体７２の２次元アレイを有する。各ＭＥＭＳ反射体７２はピクチャ要素すなわちピクセルに対応し、イメージ制御信号に従ってアパーチャ６６を通じて照明光を選択的に反射し、それによってディスプレイイメージを形成するようにディスプレイコントローラ７８で別々に制御可能である。例えば、各ＭＥＭＳ反射体７２は、所与のピクセル期間についての対応するピクセルの輝度に比例して、そのアパーチャ６６を通じて光をある時間だけ送り返す。
【００２６】
アパーチャ６６を通じてＭＥＭＳ反射体７２が反射した光は、レンズレット６４及びビームスプリッタ６０を通過して、透過型ディスプレイ画面８６の背面８４まで送られ、閲覧者８８がその光を見る。代替の実施形態では、透過型ディスプレイ画面８６上に所望のイメージサイズを提供するように、ビームスプリッタ６０と透過型ディスプレイ画面８６の間に投影レンズアレイを配置して、光場を拡大または縮小することができる。ＭＥＭＳ反射変調器７０、アパーチャプレート６８、及びマイクロレンズアレイ６２は、広範な応用例のためにコンパクトかつ効率的に製造することができるディスプレイエンジン９０とみなすことができる。
【００２７】
ＭＥＭＳ光ディスプレイシステム５０は、一般に入手可能な液晶ディスプレイと比べていくつかの利点を有する。例えばＭＥＭＳ反射変調器７０は、液晶セルの典型的な動作とは対照的に、照明光を偏光する必要がない。これにより、偏光に通常伴う費用や光減衰が解消される。さらに、典型的な液晶セルが光を著しく減衰させるのに対して、ＭＥＭＳ反射変調器７０は、非変調光をほぼ減衰させずに通すことができる。同様に、ＭＥＭＳ反射変調器７０は、液晶セルよりずっと高いコントラスト比を実現することができる。光はアパーチャ６６を通じて無損失に反射するか、またはアパーチャプレート６８で完全にブロックされて、光の完全な変調が実現されるからである。最後に、ＭＥＭＳ反射変調器７０は、液晶ディスプレイに関して通常は必要となる複雑な工程を必要とせずに、従来のＣＭＯＳ回路技法で製造することができる。
【００２８】
一実施形態では、例えば、ＭＥＭＳ反射変調器７０は、アパーチャ６６の対応する２００×２００アレイを通過する光を制御するために、ＭＥＭＳ反射体７２の２００×２００アレイを含むことができる。この実施形態では、例えば、マイクロレンズアレイ６２は、焦点距離約１ｍｍをそれぞれ有する２００×２００レンズレット６４を含むことができ、アパーチャ６６は、間隔が約５０μｍの、適切で規則的なアレイに配置することができる。このような実装でのＭＥＭＳ反射変調器７０は、寸法１ｃｍ×１ｃｍを有することができる。マイクロレンズアレイ６２のレンズレット６４により倍率約２．５が得られると、ディスプレイ画面８６は寸法約２．５ｃｍ×２．５ｃｍ、すなわち約１インチ×１インチを有することができる。
【００２９】
図１７は、多色照明源１５２及び関連する反射体１５４の一実施形態を示すマイクロエレクトリカルメカニカル構造（ＭＥＭＳ）光ディスプレイシステム１５０の概略側面図である。ディスプレイシステム５０の構成要素と概して同じＭＥＭＳ光ディスプレイシステム１５０の構成要素は、同じ参照符号で示す。
【００３０】
照明源１５２は、概して一列に配置され、かつそれぞれ赤色光、緑色光、青色光を生成する複数（例えば３つ）の色成分光源（例えばランプ）１５６Ｒ、１５６Ｇ、及び１５６Ｂを含む。ＭＥＭＳ反射体７２を別々に制御するディスプレイコントローラ１５８も、色成分光源１５６Ｒ、１５６Ｇ、及び１５６Ｂを別々に活動化（ａｃｔｉｖａｔｅ）する。一般に、フィールド順次式カラーとして周知の、ディスプレイコントローラ１５８が色成分光源１５６Ｒ、１５６Ｇ、及び１５６Ｂを次々に活動化する間、ディスプレイコントローラ１５８は、赤色、緑色、及び青色のイメージ成分に対応するＭＥＭＳ反射体７２に制御信号を印加し、それによってフィールド順次式の方法で色成分イメージを形成する。
【００３１】
例えば、レート１８０Ｈｚで生成される色成分イメージは、イメージフレームレート６０Ｈｚを実現することができる。１つの例示的実施形態では、２００×２００多色ピクセルのディスプレイでは、レンズレット６４の２０４×２０４アレイを有するマイクロレンズアレイ６２を使用して、表示全域を形成する光の相異なる色成分が取る相異なる光路を補償することができる。アパーチャプレート６８及びＭＥＭＳ反射変調器７０は、それぞれ対応するアパーチャ６６及び反射体７２のアレイを含む。代替の実施形態として、当技術分野で周知の通り、スピニングカラーホイール及び白色光源によって、複数の連続する照明色を得ることができることを理解されたい。
【００３２】
図１８及び１９は、例えばＭＥＭＳ反射体７２を制御するために使用することができる、それぞれ活動化状態及び弛緩状態の本発明による静電バイモルフＭＥＭＳアクチュエータ１７０の概略側面図である。図１８は、関連するアパーチャ６６の後ろで、光伝播方向１７２に対して概して垂直に配向されるＭＥＭＳ反射体７２を示す。この活動化されたピクセルＯＮの状態では、アパーチャ６６を通過する方向に向けて送られる照明光は、ＭＥＭＳ反射体７２によって反射され、アパーチャ６６を通じて戻り、ディスプレイイメージ中に含められる。図１９は、光伝播方向１７２に対して傾斜した向きに配向されるＭＥＭＳ反射体７２を示す。この弛緩したピクセルＯＦＦの状態では、アパーチャ６６を通過する方向に向けて送られる照明光は、ＭＥＭＳ反射体７２によってアパーチャプレート６８の固体領域に向けて反射されて、ディスプレイイメージからはブロックされ、除外される。
【００３３】
図２０は、ＭＥＭＳアクチュエータ１７０の平面図であり、図２１及び２２は、それぞれ活動化状態及び弛緩状態のＭＥＭＳアクチュエータ１７０の側面図である。
【００３４】
ＭＥＭＳアクチュエータ１７０は、基板１７６に固定された構造アンカ１７４（図２１及び２２）を含み、基板１７６は窒化物層１２を含む。図２１及び２２では、窒化物層１２が、電極１９０に対する電気的接続の略図のために、セグメントとして表されている。図２３は、電極１９０間の電気的接続１９１を、窒化物層１２上に配置され、かつたわみアーム１７８から横方向に変位しているものとして正しく示している。窒化物層１２は基板１７６の上に連続的に形成され、図２１及び２２で示されるようなセグメントとしては形成されないことに留意されたい。カンチレバー式たわみアーム１７８の一端１７７はアンカ１７４に固定され、またはアンカ１７４と一体的に形成され、かつＭＥＭＳ反射体７２（例えば金製）を支持する自由パドル端または浮動パドル端１８０まで延びる。たわみアーム１７８は、半導体（例えばポリシリコン）アームベース１８１と、アームベース１８１の半導体（例えばポリシリコン）以外の材料の残留応力層１８２とを含む。
【００３５】
残留応力層１８２は、アームベース１８１の半導体（例えばポリシリコン）材料の膨張係数とは異なる膨張係数を有するように選択された材料（例えば金）で形成される。図示する実施形態では、残留応力層１８２は、アームベース１８１の上面に形成される。アームベース１８１と、金及び残留応力層１８２の熱膨張係数が異なることにより、たわみアーム１７８がバイモルフとして特徴付けられる。
【００３６】
任意選択のたわみスコア（ｓｃｏｒｅ）１８４は、アームベース１８１の上面に延在し、アームベース１８１の長手方向を部分的または完全に横切って延びる（前者を図示）。たわみスコア１８４は、互いに間隔を置いて配置され、たわみアーム１７８の長手方向に対して、概して垂直である。一実施形態では、残留応力層１８２は、任意選択のたわみスコア１８４が存在するとき、たわみスコア１８４相互間に形成される。たわみスコア１８４は、単に、ＭＥＭＳ処理の等角性の所産または結果として、離間したくぼみ２０２の生成から作成されるＰｏｌｙ２層中の凹部として形成することができる。離間したくぼみ２０２については以下で説明する。
【００３７】
ＭＥＭＳアクチュエータ１７０は、たわみアーム１７８に沿い、かつたわみアーム１７８の下で、間隔を置いて基板１７６内または基板１７６上に形成されているが、基板１７６から絶縁された１つまたは複数の静電活動化電極１９０を含む。活動化電極１９０及びたわみアーム１７８は、それぞれアクチュエータコントローラ１９２及び１９４に電気的に接続される。任意選択のメモリまたはロック電極２００は、浮動パドル端１８０の下に形成され、任意選択のメモリコントローラ１９８に電気的に接続される。
【００３８】
図２１に示す、活動化されたディスプレイピクセルＯＮの状態では、相補信号または電気的状態が、アクチュエータコントローラ１９２及び１９４によって活動化電極１９０及びたわみアーム１７８に印加され、それらの間に静電引力が与えられる。活動化電極１９０とたわみアーム１７８との間の静電引力は、たわみアーム１７８を基板１７６に対して概して水平に保持する役割を果たす。次いで、メモリ電極２００に接続された任意選択のメモリコントローラ１９８を別々に活動化することは、相補信号が活動化電極１９０に供給され、たわみアーム１７８が弛緩した後であっても、たわみアーム１７８を基板１７６に対して概して水平に保持する役割を果たす。
【００３９】
たわみアーム１７８から基板１７６に向かって延びる離間したくぼみ２０２により、たわみアーム１７８が、活動化されたピクセルＯＮ状態で、基板１７６と離間した関係に保持される。くぼみ２０２は、基板１７６の絶縁体（例えば窒化物層）と接触する。パドル端１８０の端部のところのくぼみ２０２もまた、活動化されたピクセルＯＮの状態で、反射体７２を水平に（すなわち基板１７６と平行に）保ち、かつたわみアーム１７８をメモリ電極２００と離間した状態に保つ。離間したくぼみ２０２は、たわみアーム１７８を部分的または完全に横切って延びることができる。
【００４０】
図２２に示す、弛緩したディスプレイＯＦＦの状態では、相補信号または電気的状態が、アクチュエータコントローラ１９２及び１９４によってそれぞれ活動化電極１９０及びたわみアーム１７８に印加されず、または相補信号が、アクチュエータ１７０を活動化するのに不十分である。同様に、任意選択のメモリコントローラ１９８は活動化されない。したがって、図２１に示すように、アームベース１８１と残留応力層１８２の間の残留応力は、たわみアーム１７８を、下にある基板１７６の面外に湾曲させ、傾斜させ、または「カール」させる働きをする。
【００４１】
一実施形態では、弛緩したピクセルＯＦＦの状態での反射体７２は、基板１７６に対して約１２度の向きに静止する。一実施形態では、アクチュエータ１７０を活動化または解放する（すなわち、弛緩したピクセルＯＦＦの状態と、活動化されたピクセルＯＮの状態との間で変化させる）のに、遷移時間約１ｍｓが必要である。この遷移時間は変更することができ、大幅に削減できることを理解されたい。
【００４２】
図２３は、アクチュエータ１７０の動作を示すための、ストレージ能力またはメモリ能力を有するアクチュエータ１７０の２×２アレイ２１０の概略図である。アレイ２１０の動作は、以下の活動化信号または制御信号を参照して記述される。
Ｖｓｅ＝ストレージ電極電圧
Ｒｙ＝行ｙに対するミラーアーム電圧
Ｃｘ＝列ｘに対する作動電極電圧
【００４３】
１つの例示的実施形態として、活動化されたピクセルＯＮの状態に対する、アレイ２１０中の位置ＣｘＲｙ（例えば位置Ｃ１Ｒ２）での単一アクチュエータ１７０の作動は、行活動化電圧（例えば＋６０ボルト）を行電極Ｒｙ（例えばＲ２）に印加し、行電極Ｒｙが行活動化電圧を行中の各アクチュエータのたわみアーム１７８に送達することによって実施される。列活動化電圧（例えば−６０ボルト）は列電極Ｃｘ（例えばＣ１）に印加され、列電極Ｃｘは、列活動化電圧を列中の各アクチュエータ１７０の活動化電極に送達する。これらの例示的な行と列の活動化電圧により、アレイ２１０中の位置ＣｘＲｙ（例えば位置Ｃ１Ｒ２）のアクチュエータ１７０で、たわみアーム１７８と活動化電極１９０との間に電圧差１２０ボルトが確立される。作動には少なくとも１１４ボルトの電圧差が必要であり、アクチュエータ１７０を活動化するには１２０ボルトの差で十分である。
【００４４】
たわみアーム１７８に送達される行活動化電圧に対する差を確立するために、メモリ電圧またはストレージ電圧をメモリ電極２００に印加する場合、活動化電圧は一時的に印加するだけでよい。具体的には、たわみアーム１７８をメモリ電極２００に向かって反らせ、メモリ電極２００がたわみアーム１７８を保持するのに十分なだけ長く（例えば一実施形態では１ｍｓ）活動化電圧を印加するだけでよい。
【００４５】
行電極Ｒｙと列電極Ｃｘ以外の行電極と列電極を中間電位（例えば一実施形態では０ボルト）に保持して、活動化行電極Ｒｙに行活動化電圧を印加し、列電極Ｃｘに列活動化電圧を印加することは、位置ＣｘＲｙのアクチュエータ１７０だけを活動化させる働きをする。例えばＲｙ＝＋６０ボルトかつＣｘ＝−６０ボルトでは、行Ｒｙと列Ｃｘ中の他のアクチュエータ１７０はそれぞれ、作動には不十分な、６０ボルトの電圧差しか受けない。さらに、ストレージ電極またはメモリ電極２００を通電すると、具体的に活動化されないすべてのアクチュエータ１７０は、以前の状態を保持することになる。例えば、ストレージ電極またはメモリ電極２００には、電圧＋６０ボルトを通電することができる。このようなメモリ電位またはストレージ電位は、すべてのストレージ電極２００と、具体的に活動化されず、アドレス指定されないアクチュエータ１７０との間に、ピクセルＯＮの状態にそれらを保持するのに十分な、少なくとも２５ボルトの差を確立する。
【００４６】
アクチュエータ１７０は、活動化されたピクセルＯＮの状態の場合に反射体７２が水平な（すなわち基板１７６に平行な）位置に移動する作動（または活動化）状態と、弛緩したピクセルＯＦＦの状態の場合に反射体７２が水平な（すなわち基板１７６に平行な）位置から解放され、面外にカールする解放状態と、作動後に反射体７２が水平な（すなわち基板１７６に対して平行な）位置に保持されるストレージ状態を有するとみなすことができる。作動状態とストレージ状態は、以下の式で表すことができる。
Ａｘｙ＝｜Ｒｙ−Ｃｘ｜＝ミラーＲｘＣｙに対する作動電位差
Ｈｘｙ＝｜Ｒｙ−Ｖｓｅ｜＝Ｒｙ上のミラーに対するストレージ電極を介する保持電位差
【００４７】
（解放状態からの）作動
ミラーは、Ａｘｙ＞１１４ボルトの場合にのみ作動（ダウン、基板に平行）状態に遷移する
【００４８】
（作動状態からの）解放
ミラーは、Ａｘｙ＜５３ボルトかつＨｘｙ＜２５ボルトの場合にのみ解放（アップ）状態に遷移する
【００４９】
ストレージ
ミラーは、以下の場合にのみ現状態を保持する
状態＝作動の場合、Ａｘｙ＞５３ボルトまたはＨｘｙ＞２５ボルト
状態＝解放の場合、Ａｘｙ＜１１４ボルト
【００５０】
図２４は、ストレージ能力またはメモリ能力を有するアクチュエータ１７０の５０×５０アレイ２３０の断片的な概略図である。アレイ２３０は、対応する行ドライバ２３４に結合された５０個の行電極２３２と、対応する列ドライバ２３８に結合された５０個の列電極２３６と、メモリドライバ２４２に接続されたすべてのアクチュエータ１７０についての共通ストレージ電極２４０とを使用する。行ドライバ２３４と列ドライバ２３８は、各電極２３２及び２３６についての個々のドライバを含むことができ、または電極間で多重化された、より少ない数のドライバを含むことができることを理解されたい。ドライバ２３４、２３８、及び２４２、ならびに他の電子回路は、複雑さ、パッケージング、及び経済性に応じて、基板１７６上に形成することができ、または別々の装置として形成することができる。ディスプレイプロセッサ２４４は、ディスプレイ入力２４６からディスプレイ信号を受け取り、対応する制御信号をドライバ２３４、２３８、及び２４２に供給する。
【００５１】
この実施形態では、行ドライバ２３４は、０ボルトと＋６０ボルトの間で切り換わり、列ドライバ２３８は、０と、＋６０と、−６０ボルトの間で切り換わる。ストレージ電極ドライバ２４２は、０ボルトと＋６０ボルトの間で切り換わる。アクチュエータ１７０を順次アドレス指定する場合、アレイ２３０内のすべてのアクチュエータ１７０をアドレス指定するのに、約５０×５０×１ｍｓ、すなわち２．５秒必要である。アドレス指定する必要があるのは、状態変化が必要な反射体７２を備えるアクチュエータ１７０だけであることを理解されたい。したがって、アドレス指定すべきアクチュエータが全アクチュエータ１７０よりも少ない場合、必要な時間は短くなる。５０個の行ドライバ２３４と５０個の列ドライバ２３８を使用する場合、その行または列は同時にアドレス指定することができ、行または列中のアクチュエータ１７０が並列に活動化され、それによってアレイアドレス指定期間が約５０ｍｓに低減される。
【００５２】
図２５は、行順次アドレス指定方法２５０の流れ図である。この方法を、上述のアクチュエータ１７０及びアレイ２３０の例示的実施形態を参照しながら説明する。行順次アドレス指定方法２５０は、アクチュエータ１７０及びアレイ２３０の他の実施形態に容易に適応させることができることを理解されたい。
【００５３】
ステップ２５２は「全クリア」ステップを示す。このステップでは、例えばアレイ２５０内のすべてのアクチュエータ１７０の反射体７２が、弛緩したノーピクセルＯＦＦ状態に戻る。ステップ２５２の全クリアは任意選択であり、以下の駆動電圧で表すことができる。
Ｖｓｅ＝Ｒｙ＝Ｃｘ＝０ボルト（すべてのｘとｙについて）
【００５４】
ステップ２５４は「アームストレージ」ステップを示す。このステップでは、ストレージドライバ２４２が、すべてのアクチュエータ１７０についてのストレージ電極２４０を活動化または通電する。ステップ２５４のアームストレージは、以下の駆動電圧で表すことができる。
Ｖｓｅ＝＋６０ボルト
【００５５】
ステップ２５４は、＋６０ボルトをストレージ電極２４０に印加し、その結果、活動化された任意のアクチュエータ１７０が、解放されるまで、活動化されたピクセルＯＮの状態に保持される。ストレージ電極２４０の活動化は、弛緩状態のアクチュエータ１７０を活動化するには不十分であるので、このステップは、弛緩したピクセルＯＦＦの状態のアクチュエータに影響を及ぼさない。
【００５６】
ステップ２５６は「開始」ステップを示す。このステップでは、行または列（例えば行）のカウンタを値「１」に初期化する。ステップ２５８では、アレイ２３０内のアクチュエータ１７０の第１行に行カウンタ”ｉ”をセットする。開始ステップ２５６は、以下のように表すことができる。
Ｓｅｔ”ｉ”＝１
【００５７】
ステップ２５８は「Ｒｏｗ−ｉセット」ステップを示す。このステップでは、すべてのアクチュエータ１７０についてのストレージ電極２４０を、ストレージドライバ２４２で活動化または通電する。ステップ２５８のＲｏｗ−ｉセットは以下の駆動電圧で表すことができる。
Ｓｅｔ　Ｒｙ＝ｉ＝＋６０ボルト
Ｃｘ＝データ状態（Ｒｙ＝ｉＣ１，Ｒｙ＝ｉＣ２，．．．，Ｒｙ＝ｉＣ５０について）
Ｒｏｗ−ｉ（Ｒｙ＝ｉ＝＋６０ボルト）内のアクチュエータ１７０を活動化するために、Ｃｘ＝−６０ボルトをセットすると、以下の活動化の差が得られる。
（Ａｘ，ｙ＝ｉ＝｜６０−（−６０）｜＝１２０ボルト＝＞ミラーＲｘＣｙが作動する）
Ｒｏｗ−Ｉ（Ｒｙ＝ｉ＝＋６０ボルト）内のアクチュエータ１７０を解放するために、Ｃｘ＝＋６０ボルトをセットすると、以下の解放の差が得られる。
（Ａｘ，ｙ＝ｊ＝｜６０−６０｜＝０ボルト，Ｈｘ，ｙ＝ｊ＝｜６０−６０｜＝０ボルト（保持されない））
Ｒｏｗ−ｉ（Ｒｙ≠ｉ＝０ボルト）以外のミラーでは、
Ａｘ，ｙ≠ｉ＝｜０−Ｒｘ｜（０または６０）ボルト　　作動には不十分
Ｈｘ，ｙ≠ｉ＝｜０−６０｜＝６０ボルト　　　　　　状態を保持するのに十分
Ｈｘ，ｙ＝ｉ＝０ボルトであるので、このステップではＲｏｗ−ｉ内に保持電極機能が存在しないことに留意されたい。したがって、ステップ２５８は、Ｒｏｗ−ｉ中のアクチュエータ１７０の状態を、必要な新しい位置にセットし（または以前に作動し、保持した状態を、必要な新しい位置に解放し）ステップ２５８の電圧が保持されている間、これらをこの状態に保つ。
【００５８】
ステップ２６０は「すべて保持」ステップを示す。このステップでは、すべての行電極及び列電極を中間電位（例えば０ボルト）に設定し、すべてのアクチュエータ１７０についてのストレージ電極２４０を、現在の状態を保持するのに十分なストレージドライバ２４２で活動化または通電する。すべて保持ステップ２６０は、以下の駆動電圧で表すことができる。
すべてのＲｙ＝０ボルト、かつすべてのＣｘ＝０ボルト
Ｈｘｙ＝６０ボルト
【００５９】
ステップ２６２は「行増分」ステップを示す。このステップでは、カウンタ「ｉ」をカウント１だけ増分する。ステップ２６２は、すべての行をアドレス指定するまで（例えば、カウント「ｉ」＝５０まで）反復的にステップ２５８に戻る。ステップ２６２の後にステップ２６４が続く。
【００６０】
ステップ２６４は、ステップ２５６に戻る「反復」ステップを示す。
【００６１】
上述の例示的実施形態では、たわみアーム１７８と活動化電極１９０との間の活動化電位が１１４ボルトよりも大きいと、弛緩状態のカールしたたわみアーム１７８を基板１７６へ引き寄せるのに十分な静電力が確立される。その結果、くぼみ２０２が基板１７６に対して引き寄せられ、反射体７２が水平になり、名目上０度となり、活動化されたピクセルＯＮの状態になる。
【００６２】
図２６は、印加電圧差に対するアクチュエータ１７０のヒステリシス特性を示すグラフ２８０である。図２６に示すように、アクチュエータ１７０は、約１１４ボルトでの活動化の後、アクチュエータ１７０を解放するために印加電圧差を５３ボルト未満に降下させる必要があるようなヒステリシス効果を示す。
【００６３】
底部の水平部分２８２は、弛緩した上向きの状態から、活動化された下向きの状態にたわみアーム１７８を移動するために、活動化電極１９０とたわみアーム１７８との間の電圧差を約１１４ボルトより上に上昇させる必要があることを示す。この遷移を垂直部分２８４で示す。上部の水平部分２８６は、次いで活動化された下向きの状態から、弛緩した上向きの状態にたわみアーム１７８を移動するために、約５３ボルトより下に電圧差を降下させる必要があることを示す。この遷移を垂直部分２８８で示す。
【００６４】
ストレージ活動化部分２９０は、ストレージ電極２４０の活動化を示し、活動化電極１９０とたわみアーム１７８との間の電圧差が５３ボルト未満に降下しても、たわみアーム１７８が依然として活動化された下向きの状態にあることを示す。図示する実施形態では、ストレージ電極２４０の活動化は、ストレージ電極２４０とたわみアーム１７８との間の２５ボルトを超える電圧差（例えば６０ボルト）を含む。一方、ストレージ非活動化部分２９２は、ストレージ電極２４０が活動化されない（例えば０ボルト）ことを示し、活動化電極１９０とたわみアーム１７８との間の電圧差が５３ボルト未満に降下したとき、たわみアーム１７８が、弛緩した上向きの状態に戻ることを示す。
【００６５】
アクチュエータ１７０のヒステリシスにより、ストレージ電極２４０を使用せずに、アクチュエータ１７０を活動化された下向きの状態に操作及び保持することが可能となることを理解されたい。このような操作は、行と列の駆動電圧に関してより厳密な許容を必要とし、かつ工程または製造のばらつきに敏感となる可能性があり、動作障害を引き起こす可能性がある。それでも、ストレージ電極２４０を使用せずにアクチュエータ１７０を動作させることができ、それによりレイアウトがより単純になり、ストレージドライバの要件が不要となる。
【００６６】
例示的ＭＵＭＰｓ製造工程を参照すると、アームベース１８１は、Ｐｏｌｙ２層上にパターン形成された１．５μｍ厚のポリシリコンの単一クランプカンチレバーとして形成することができる。活動化電極１９０はＰｏｌｙ０層から形成することができる。Ａｎｃｈｏｒｌを有するＰｏｌｙ２層中にくぼみ２０２（すなわち、２μｍ　Ｏｘｉｄｅ１層中の穴）を形成して、離隔２μｍを与えることができ、それによって、たわみアーム１７８の底面の大半が、作動したときに活動化電極１９０と電気的に接触することが防止される。残留応力層１８２は、０．５μｍ厚の金の層として形成することができる。反射体７２もまた、光学的反射率を増大させるために金で被覆することができる。
【００６７】
たわみアーム１７８のパドル端１８０は、アーム１７８の残りの部分に特有の残留応力によるカーリングに抵抗するように形成することができる。図２７は、例えばＰｏｌｙ２（すなわち、アームベース１８１の材料）の１．５μｍ厚の層３０２、（くぼみ２０２を含む）Ｐｏｌｙ１の２μｍ厚の層３０４、ならびに層３０２と３０４の間に封入されたＯｘｉｄｅ２の０．７５μｍ厚の層３０６の、比較的厚い複合構造３００として形成された一実施形態のパドル端１８０の概略断面図である。
【００６８】
好適実施形態の説明の一部で、前述のＭＵＭＰ製造工程のステップを参照している。しかし前述のように、ＭＵＭＰは、広範なＭＥＭＳデバイス設計に対処する一般的な製造工程である。したがって、本発明のために具体的に設計される製造工程は、異なるステップ、追加のステップ、異なる寸法及び厚さ、ならびに異なる材料を含むことがあり得る。このような特定の製造工程は、フォトリソグラフィ工程の技術分野の技術者の知識の範囲内にあり、本発明の一部ではない。
【００６９】
本発明者等の発明の原理を適用することができる多くの可能な実施形態に鑑みて、詳細な実施形態は単なる例に過ぎず、本発明者等の発明の範囲を限定するものと解釈すべきでないことを理解されたい。むしろ本発明者は、頭記の特許請求の範囲及びその均等物の範囲及び趣旨内に包含される可能性のあるすべての実施形態を本発明者の発明として主張する。
【００７０】
【発明の効果】
以上説明したように本発明によれば、面外運動が可能なバイモルフ構成を利用したＭＥＭＳアクチュエータを提供できる。
【図面の簡単な説明】
【図１】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図２】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図３】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図４】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図５】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図６】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図７】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図８】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図９】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図１０】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図１１】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図１２】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図１３】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図１４】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図１５】マイクロエレクトリカルメカニカルデバイスを製作するための、従来技術で周知の一般的なマルチユーザＭＥＭＳ工程の断面図であり、図示する従来技術の構造及び工程が見やすいようにクロスハッチングを省略した図である。
【図１６】本発明の静電アクチュエータに関する例示的動作環境を示すマイクロエレクトリカルメカニカル（ＭＥＭＳ）光ディスプレイシステムの概略側面図である。
【図１７】本発明の静電アクチュエータに関する例示的動作環境を示すマイクロエレクトリカルメカニカル（ＭＥＭＳ）光ディスプレイシステムの別の実装の概略側面図である。
【図１８】活動化状態の本発明の静電バイモルフＭＥＭＳアクチュエータの概略側面図である。
【図１９】弛緩状態の本発明の静電バイモルフＭＥＭＳアクチュエータの概略側面図である。
【図２０】静電バイモルフＭＥＭＳアクチュエータの平面図である。
【図２１】図２０の静電バイモルフＭＥＭＳアクチュエータの活動化状態の側面図である。
【図２２】
図２０の静電バイモルフＭＥＭＳアクチュエータの弛緩状態の側面図である。
【図２３】ストレージ能力またはメモリ能力を有する静電バイモルフＭＥＭＳアクチュエータの２×２アレイの概略図である。
【図２４】ストレージ能力またはメモリ能力を有する静電バイモルフＭＥＭＳアクチュエータの５０×５０アレイの概略図である。
【図２５】行順次アドレス指定方法の流れ図である。
【図２６】印加電圧差に対する静電バイモルフＭＥＭＳアクチュエータのヒステリシス特性を示すグラフである。
【図２７】複合構造を有する静電バイモルフＭＥＭＳアクチュエータの一実装のミラー部分の概略断面図である。
【符号の説明】
１０　シリコンウェハ、基板
１２　窒化シリコン層、窒化物層
１４　ＬＰＣＶＤポリシリコン被膜ＰＯＬＹ０、ＰＯＬＹ０層
１６　フォトレジスト
１８　犠牲層、第１酸化物層
２０　くぼみ
２２　アンカ穴
２４　ＰＯＬＹ１層、ポリシリコンの第１構造層、ＰＳＧマスキング層
２６　ＰＳＧマスキング層、ＰＳＧ層
２８　第２ＰＳＧ層、第２酸化物層
３０　ＰＯＬＹ１＿ＰＯＬＹ２＿ＶＩＡエッチング
３２　ＡＮＣＨＯＲ２エッチング
３４　第２構造層ＰＯＬＹ２
３６　金属層
５０、１５０　マイクロエレクトリカルメカニカル構造（ＭＥＭＳ）光ディスプレイシステム
５２　光源
５４、１５４　反射体
５８　集光レンズ
６０　ビームスプリッタ
６２　マイクロレンズアレイ
６４　レンズレット
６６　アパーチャ
６８　アパーチャプレート
７０　マイクロエレクトリカルメカニカル構造（ＭＥＭＳ）反射変調器
７２　マイクロエレクトリカルメカニカル構造（ＭＥＭＳ）反射体
７８、１５８　ディスプレイコントローラ
８４　透過型ディスプレイ画面の背面
８６　透過型ディスプレイ画面
８８　閲覧者
９０　ディスプレイエンジン
１５２　照明源
１５６Ｒ、１５６Ｇ、１５６Ｂ　色成分光源
１７０　ＭＥＭＳアクチュエータ
１７６　基板
１７４　構造アンカ
１７８　たわみアーム
１８０　浮動パドル端
１８１　半導体アームベース
１８２　残留応力層
１８４　たわみスコア
１９０　静電活動化電極
１９２、１９４　アクチュエータコントローラ
１９８　メモリコントローラ
２００　メモリ電極
２０２　くぼみ
２１０　アクチュエータ１７０の２×２アレイ
２３０　アクチュエータ１７０の５０×５０アレイ
２３２　行電極
２３４　行ドライバ
２３６　列電極
２３８　列ドライバ
２４０　共通記憶電極
２４２　記憶ドライバ
２４４　ディスプレイプロセッサ
２４６　ディスプレイ入力
２８０　ヒステリシス特性を示すグラフ
３００　複合構造
３０２　Ｐｏｌｙ２の１．５μｍ厚の層
３０４　Ｐｏｌｙ１の２μｍ厚の層
３０６　Ｏｘｉｄｅ２の０．７５μｍ厚の層
【図１】
2004001196.tif 000003
【図２】
2004001196.tif 000004
【図３】
2004001196.tif 000005
【図４】
2004001196.tif 000006
【図５】
2004001196.tif 000007
【図６】
2004001196.tif 000008
【図７】
2004001196.tif 000009
【図８】
2004001196.tif 000010
【図９】
2004001196.tif 000011
【図１０】
2004001196.tif 000012
【図１１】
2004001196.tif 000013
【図１２】
2004001196.tif 000014
【図１３】
2004001196.tif 000015
【図１４】
2004001196.tif 000016
【図１５】
2004001196.tif 000017
【図１６】
2004001196.tif 000018
【図１７】
2004001196.tif 000019
【図１８】
2004001196.tif 000020
【図１９】
2004001196.tif 000021
【図２０】
2004001196.tif 000022
【図２１】
2004001196.tif 000023
【図２２】
2004001196.tif 000024
【図２３】
2004001196.tif 000025
【図２４】
2004001196.tif 000026
【図２５】
2004001196.tif 000027
【図２６】
2004001196.tif 000028
【図２７】
2004001196.tif 000029