(57)【要約】【課題】液晶表示装置において、アクティブマトリクス基板に配置される半導体膜へ照射される光を効果的に遮蔽する。【解決手段】アクティブマトリクス基板と対向基板を備え、両基板間に液晶層を有する液晶表示装置であって、アクティブマトリクス基板上には、半導体膜１０４が配置され、透明基板１０１の下方から半導体膜１０４に入射される光を遮蔽する下部遮光膜１０２と、側方から半導体膜１０４のチャネル領域に入射される光を遮蔽する側方遮光膜１１３と、透明基板の上方から半導体膜１０４のチャネル領域に入射される光を遮蔽する中間遮光膜１０８と、ソース電極及びドレイン電極の外周形状に対応して形成された上部遮光膜１１２とを備える。【選択図】  図１
2004170656.tif 000002
【特許請求の範囲】
【請求項１】
透明基板上にマトリクス状に薄膜トランジスタを配置したアクティブマトリクス基板と対向基板を備え、両基板間に液晶層を有する液晶表示装置において、
アクティブマトリクス基板上には、
ソース領域、チャネル領域及びドレイン領域を備えた半導体膜が上記透明基板上に絶縁層を介して配置され、
透明基板の下方から半導体膜に入射される光を遮蔽する下部遮光膜が、半導体膜と透明基板との間に配置され、
半導体膜の上方からチャネル領域に入射される光を遮蔽する中間遮光膜がチャネル領域の直上に層間絶縁膜を介してに配置され、
上記半導体膜のソース領域及びドレイン領域にそれぞれソース電極及びドレイン電極が接続され、該ソース電極及びドレイン電極の外周形状に対応して形成された上部遮光膜がソース電極及びドレイン電極の上方に配置されていることを特徴とする液晶表示装置。
【請求項２】
透明基板上にマトリクス状に薄膜トランジスタを配置したアクティブマトリクス基板と対向基板を備え、両基板間に液晶層を有する液晶表示装置において、
アクティブマトリクス基板上には、
ソース領域、チャネル領域及びドレイン領域を備えた半導体膜が上記透明基板上に絶縁層を介して配置され、
透明基板の下方から半導体膜に入射される光を遮蔽する下部遮光膜が、半導体膜と透明基板との間に配置され、
上記半導体膜の上面を被覆する層間絶縁膜には、半導体膜のチャネル領域の外周形状に対応したトレンチ溝が掘設されており、
側方からチャネル領域に入射される光を遮蔽する側方遮光膜が、上記トレンチ溝を埋めるように配置され、
透明基板の上方からチャネル領域に入射される光を遮蔽する中間遮光膜がチャネル領域の直上に層間絶縁膜を介して配置され、
上記半導体膜のソース領域及びドレイン領域にそれぞれソース電極及びドレイン電極が接続され、該ソース電極及びドレイン電極の外周形状に対応して形成された上部遮光膜がソース電極及びドレイン電極の上方に配置されていることを特徴とする液晶表示装置。
【請求項３】
請求項１又は２に記載の液晶表示装置において、
上記半導体膜のソース領域とチャネル領域との間、並びにドレイン領域とチャネル領域との間には、ライトリードープドレイン領域が形成されており、
該ライトリードープドレイン領域は、上記中間遮光膜の外周形状に規定される領域内に配置されていることを特徴とする液晶表示装置。
【請求項４】
請求項１に記載の液晶表示装置において、
上記中間遮光膜は、ポリシリコン薄膜により形成されていることを特徴とする液晶表示装置。
【請求項５】
請求項２に記載の液晶表示装置において、
上記側方遮光膜及び中間遮光膜は、ポリシリコン薄膜により形成されていることを特徴とする液晶表示装置。
【請求項６】
請求項５に記載の液晶表示装置において、
上記トレンチ溝の一部は、上記下部遮光膜に達する深さに掘設されており、
該トレンチ溝を埋めるように配置された側方遮光膜により、中間遮光膜と下部遮光膜とが電気的に接続されていることを特徴とする液晶表示装置。
【請求項７】
請求項４、５又は６のいずれか１項に記載された液晶表示装置において、
下部遮光膜及び中間遮光膜の電位が外部電圧の電位に固定されていることを特徴とする液晶表示装置。
【請求項８】
請求項５又は６に記載の液晶表示装置において、
下部遮光膜、中間遮光膜及び側方遮光膜の電位が外部電圧の電位に固定されていることを特徴とする液晶表示装置。
【請求項９】
請求項７又は８に記載の液晶表示装置において、
上記外部電圧の電位がコモン電圧の電位であることを特徴とする液晶表示装置。
【請求項１０】
請求項４又は５に記載の液晶表示装置において、
中間遮光膜は、マトリクス状に配置された画素電極間に引き回されて上記外部電圧に接続されたことを特徴とする液晶表示装置。
【請求項１１】
透明基板上に下部遮光膜、絶縁膜、半導体膜を順次積層形成する工程と、
半導体膜に不純物を注入して、ソース領域、ドレイン領域及びチャネル領域を形成する工程と、
半導体膜を被覆するゲート絶縁膜を形成する工程と、
ゲート電極を形成する工程と、
ゲート電極及びゲート絶縁膜を被覆する層間絶縁膜を形成する工程と、
層間絶縁膜の上面に半導体膜のチャネル領域を遮蔽する中間遮光膜を形成する工程と、
中間遮光膜を被覆する層間絶縁膜を形成する工程と、
該層間絶縁膜に半導体膜のチャネル領域の外周形状に対応したトレンチ溝を掘設する工程と、
該トレンチ溝を埋めるように側方遮光膜を形成する工程と、
上記半導体膜のソース領域及びドレイン領域にそれぞれ接続されるソース電極及びドレイン電極を形成する工程と、
ソース電極及びドレイン電極を被覆するパッシベーション膜を形成する工程と、
パッシベーション膜の上面にソース電極及びドレイン電極の外周形状に対応した外周形状を有する上部遮光膜を形成する工程とを備えたことを特徴とする液晶表示装置の製造方法。
【請求項１２】
請求項１１に記載の液晶表示装置の製造方法において、
半導体膜に不純物を注入して、ソース領域、ドレイン領域、チャネル領域及びライトリードープドレイン領域を形成する工程を備えたことを特徴とする液晶表示装置の製造方法。
【請求項１３】
請求項１１又は１２に記載の液晶表示装置の製造方法において、
上記下部遮光膜を形成する工程において、下部遮光膜は、タングステン、タンタル、チタン、モリブデン、クロム、又はニッケルのうちいずれか１種類の金属膜とポリシリコンを組み合わせて形成されるとともに、
上記他の各工程におけるプロセス最高温度が９００℃以上、１２００℃以下であることを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板を一方の電極基板として用いた液晶表示装置及びその製造方法に関し、半導体膜に照射される光の遮光性に優れた液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置はアクティブマトリクス型の電極基板を用いたものが主流になっている。アクティブマトリクス型の液晶表示装置は、マトリクス状に配置した複数の画素を有するアクティブマトリクス基板と、このアクティブマトリクス基板に対向して配置された対向基板とを有している。この両基板の間には、表示媒体である液晶が充填されて液晶層が形成されている。
【０００３】
アクティブマトリクス基板は、画像表示の一単位となる画素ごとに、マトリクス状に配置された画素電極を有しており、各画素電極は、それぞれの画素電極に対応して配置されたスイッチング素子に接続されている。一方、液晶層を挟んでアクティブマトリクス基板に対応して配置された対向基板には、対向電極が形成されている。
【０００４】
このような構成を有するアクティブマトリクス型の液晶表示装置を用いて画像を表示する場合、アクティブマトリクス基板に形成された各画素電極に接続されたスイッチング素子のオン・オフを制御して、表示信号となる表示電圧を各画素電極に印加することで画像を表示する。
【０００５】
即ち、スイッチング素子がオン状態となって画素電極に画素電圧が印加されると、画素電極と対向電極との間で所定の電位差が形成される。これにより、両電極間に存在する液晶層の液晶は、その配向状態が変化し、各画素の液晶層を透過する光量が変化する。液晶表示装置は、このように液晶を透過する光量を、スイッチング素子のオン・オフ及び表示電圧の調整によって各画素ごとに制御することによって、画面全体に画素表示を行うものである。
【０００６】
画素電極をオン状態、オフ状態に切り替えるスイッチング素子としては、薄膜トランジスタ（以下、「ＴＦＴ」（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）という。）やダイオード等の非線形素子が用いられている。
【０００７】
しかし、上記のアクティブマトリクス型の液晶表示装置は、ＴＦＴに用いられる半導体膜に光が照射されることにより、スイッチング特性が低下するという問題点がある。半導体膜において光吸収が起こった場合、半導体には電子が励起されるとともに荷電子帯には正孔が励起されることにより、電子−正孔対が生成されて光電効果が起こることが一般的に知られている。このため、半導体膜に光が照射されると、電子−正孔対に起因した光電流が半導体膜に発生し、ＴＦＴのオフ時のリーク電流が増大する。その結果、上記リーク電流に起因するクロストークの発生、コントラストの低下等によって、画像品質が低下するという問題点がある。
【０００８】
特に液晶表示装置が透過型のプロジェクション表示装置に用いられる場合には、小型に構成された液晶表示装置を用いて画像を拡大投影するために、非常に強い光が液晶表示装置に照射される。そのため、液晶表示装置の内外の各部を反射する反射光の光量が大きくなり、ＴＦＴに直接入射する光だけを遮光し得る遮光膜を設けても、各部を反射する反射光がＴＦＴに入射するおそれがある。ＴＦＴに反射光が入射してしまうとＴＦＴの半導体膜にオフリーク電流が生じ、その結果、クロストークの発生、コントラスト低下などによって、表示品質が著しく低下するおそれがある。
【０００９】
従来よりＴＦＴに直接入射する入射光、及び液晶表示装置内外の各部で反射された反射光の半導体膜への入射を防止する構成を有する液晶表示装置も開示されている（例えば、特許文献１参照。）。
【００１０】
図１２には、この公報に記載された液晶表示装置のアクティブマトリクス基板に使用される半導体装置の概略構成を説明する断面図を示している。
【００１１】
上記公報に記載された半導体装置は、ガラス基板３０１上に形成されている。ガラス基板３０１上には、下地絶縁膜３０２が形成されており、その後、ガラス基板３０１の下方から照射される光を遮光する裏面遮光膜３０３が所定形状に形成されている。この裏面遮光膜３０３が形成されたガラス基板３０１上には、第１層間膜３０４が形成されている。
【００１２】
第１層間膜３０４上には、裏面遮光膜３０３が形成された位置に対応して、ＴＦＴの活性層が形成される島状のポリシリコン薄膜３０５が形成されている。
【００１３】
ＴＦＴとなるポリシリコン薄膜３０５が形成された第１層間膜３０４上には、薄膜のゲート絶縁膜３０６及び第１層間膜３０４にダミーコンタクトホール３０７が形成されている。このゲート絶縁膜３０６上には、ポリシリコン薄膜３０５に対応してゲート線（図示なし）が形成されている。上記ダミーコンタクトホール３０７は、上記ゲート線と同じ材料で充填され側壁遮光の役割を果たす。
【００１４】
ゲート絶縁膜３０６上には、ポリシリコン薄膜３０５が形成された部分において厚くなるように第２層間膜３０９が厚膜に形成されている。更にデータ線３１０を形成し、その後、順次第３層間膜３１１、ブラックマトリクス３１２を形成していく。
【００１５】
図１２に示す半導体装置では、ＴＦＴとなるポリシリコン薄膜３０５の下方及び側方に、それぞれ、裏面遮光膜３０３及びダミーコンタクトホール３０７が設けられており、ＴＦＴに向けて入射される入射光、及び下方からの反射光が遮光されている。
【００１６】
【特許文献１】
特開２０００−３５６７８７号公報
【００１７】
【発明が解決しようとする課題】
しかし、このようにブラックマトリクス３１２が設けられた半導体装置では、ブラックマトリクス３１２とデータ線３１０との相対的位置関係が重要である。例えば、アライメント精度によって位置ずれが生じてデータ線３１０の線幅よりもブラックマトリクス３１２幅のほうが広くなる場合に、ブラックマトリクス３１２の端部で回折されてポリシリコン薄膜３０５のチャネル領域に達する光の強度が増大するおそれがある。
【００１８】
従って、上記従来の液晶表示装置では、ＴＦＴの斜め上方からの入射光に対する遮光が第２層間膜上に形成されたデータ線３１０のみとなる。そのため、液晶表示装置内外において反射して半導体膜に入射する光や、ブラックマトリクス３１２及び裏面遮光膜３０３の端部で回折して入射される光を十分に遮光できないという問題がある。
【００１９】
また、ブラックマトリクス３１２及び裏面遮光膜３０３の幅を広げれば、上下方向から直接照射される光を遮光する効果を高めることができるが、その代償として、各遮光膜の幅が広がることにより、画素の開口率が低下するという問題がある。
【００２０】
本発明は、上記問題を解決するためになされたものであり、開口率を低下させることなく、各方向からＴＦＴの半導体膜へ入射する光を効果的に遮蔽し、ＴＦＴの特性劣化を防止することができる液晶表示装置及びその製造方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】
請求項１に係る発明は、透明基板上にマトリクス状に薄膜トランジスタを配置したアクティブマトリクス基板と対向基板を備え、両基板間に液晶層を有する液晶表示装置において、アクティブマトリクス基板上には、ソース領域、チャネル領域及びドレイン領域を備えた半導体膜が上記透明基板上に絶縁層を介して配置され、透明基板の下方から半導体膜に入射される光を遮蔽する下部遮光膜が、半導体膜と透明基板との間に配置され、半導体膜の上方からチャネル領域に入射される光を遮蔽する中間遮光膜がチャネル領域の直上に層間絶縁膜を介してに配置され、上記半導体膜のソース領域及びドレイン領域にそれぞれソース電極及びドレイン電極が接続され、該ソース電極及びドレイン電極の外周形状に対応して形成された上部遮光膜がソース電極及びドレイン電極の上方に配置されていることを特徴とする。
【００２２】
本発明において液晶表示装置は、ＴＦＴ駆動方式を採用する。スイッチング素子となるＴＦＴは、ソース領域、チャネル領域及びドレイン領域を備えた半導体膜とソース電極、ドレイン電極及びゲート電極を備える。
【００２３】
上記下部遮光膜は、ＴＦＴが形成される透明基板上であって、該透明基板と半導体膜との間に配置されていることから、主にアクティブマトリクス基板の下方からＴＦＴへ向かって照射される光を遮蔽する。
【００２４】
上記上部遮光膜は、半導体膜に接続されて形成される上記ソース電極とドレイン電極の上方に配置されていることから、主に上方からＴＦＴに向かって照射される光や対向基板内の部材によって反射されてＴＦＴに照射される反射光を遮蔽する。また、上部遮光膜は、ＴＦＴ上に形成されるソース電極及びドレイン電極の外周形状に対応して形成されているため、画素の開口率の低下を最小限に抑える。
【００２５】
更に、上記中間遮光膜は、上記ＴＦＴを構成する半導体膜のチャネル領域の直上に形成されている。そのため、中間遮光膜は、上記下部遮光膜や上部遮光膜で遮光されずに半導体膜に向かって入ってくる光を効果的に遮蔽することができる。
【００２６】
本発明において該中間遮光膜は、上記半導体膜と絶縁されている。また、中間遮光膜は、半導体膜の直上に配置されるが、中間遮光膜と半導体膜との間にゲート電極を配置することも可能である。この場合、ゲート電極は、中間遮光膜及び半導体膜のいずれとも絶縁層によって絶縁されている。
【００２７】
請求項２に係る発明は、透明基板上にマトリクス状に薄膜トランジスタを配置したアクティブマトリクス基板と対向基板を備え、両基板間に液晶層を有する液晶表示装置において、アクティブマトリクス基板上には、ソース領域、チャネル領域及びドレイン領域を備えた半導体膜が上記透明基板上に絶縁層を介して配置され、透明基板の下方から半導体膜に入射される光を遮蔽する下部遮光膜が、半導体膜と透明基板との間に配置され、上記半導体膜の上面を被覆する層間絶縁膜には、半導体膜のチャネル領域の外周形状に対応したトレンチ溝が掘設されており、側方からチャネル領域に入射される光を遮蔽する側方遮光膜が、上記トレンチ溝を埋めるように配置され、透明基板の上方からチャネル領域に入射される光を遮蔽する中間遮光膜がチャネル領域の直上に配置され、上記半導体膜のソース領域及びドレイン領域にそれぞれソース電極及びドレイン電極が接続され、該ソース電極及びドレイン電極の外周形状に対応して形成された上部遮光膜がソース電極及びドレイン電極の上方に配置されていることを特徴とする。
【００２８】
本発明において液晶表示装置は、ＴＦＴ駆動方式を採用する。スイッチング素子となるＴＦＴは、ソース領域、チャネル領域及びドレイン領域を備えた半導体膜とソース電極、ドレイン電極及びゲート電極を備える。
【００２９】
上記下部遮光膜は、ＴＦＴが形成される透明基板上であって、該透明基板と半導体膜との間に配置されていることから、主にアクティブマトリクス基板の下方からＴＦＴへ向かって照射される照射光を遮蔽する。上記上部遮光膜は、半導体膜に接続されて形成される上記ソース電極とドレイン電極の上方に配置されていることから、主に上方からＴＦＴに向かって照射される照射光や対向基板内の部材によって反射されてＴＦＴに照射される反射光を遮蔽する。
【００３０】
本発明において、上記半導体膜の上面を被覆する層間絶縁膜に掘設されるトレンチ溝は、半導体膜に達しない深さに設けられている。そのため、トレンチ溝に配置される側方遮光膜は、半導体膜から絶縁されている。また、トレンチ溝は、半導体膜のチャネル領域の外周形状に対応して形成されているため、ＴＦＴを上から見た場合、チャネル領域がトレンチ溝で区画される領域からはみ出ることはない。
【００３１】
本発明において、中間遮光膜は、チャネル領域の直上に配置され、上記側方遮光膜とともに上方からチャネル領域を覆い隠すように配置される。そのため、下部遮光膜や上部遮光膜で遮蔽されずに入射した光は、側方遮光膜と中間遮光膜により完全に遮蔽される。
【００３２】
また、中間遮光膜は半導体膜の直上に配置されるが、中間遮光膜と半導体膜との間にゲート電極を配置することも可能である。この場合、ゲート電極は、中間遮光膜及び半導体膜のいずれとも絶縁層によって絶縁されている。また、ゲート電極又はゲート電極に接続されたゲート配線が側方遮光膜と交錯する場合、ゲート配線等が上記側方遮光膜と接しないように、側方遮光膜に一部に切欠部を形成することも可能である。
【００３３】
請求項３に係る発明は、請求項１又は２に記載の液晶表示装置において、上記半導体膜のソース領域とチャネル領域との間、並びにドレイン領域とチャネル領域との間には、ライトリードープドレイン領域が形成されており、該ライトリードープドレイン領域は、上記中間遮光膜の外周形状に規定される領域内に配置されていることを特徴とする。
【００３４】
上記ライトリードープドレイン領域（以下、「ＬＤＤ領域」という。）とは、上記半導体膜の一部に所定量の不純物をドープすることにより形成される領域をいい、ソース領域とチャネル領域の間とドレイン領域とチャネル領域の間に形成される。該ＬＤＤ領域は、ドレイン領域にかかる逆バイアス電界をチャネル領域とＬＤＤ領域の界面部と、ＬＤＤ領域とドレイン領域の界面部に分散させることでリーク電流を低減させる働きを有する。
【００３５】
しかし、ＬＤＤ領域も上記チャネル領域と同様に、光が照射されることにより光電流が発生し、ＬＤＤ領域によるリーク電流の低減効果が阻害される。
【００３６】
本発明において、ソース領域とチャネル領域間、並びにドレイン領域とチャネル領域の間にＬＤＤ領域が形成されている。従って、チャネル領域がＬＤＤ領域により挟まれた形で配置されている。このＬＤＤ領域が上記中間遮光膜の外周形状に規定される領域内に配置されていることにより、上記チャネル領域とＬＤＤ領域は、中間遮光膜あるいは中間遮光膜と側方遮光膜によって遮蔽される。
【００３７】
請求項４に係る発明は、請求項１に記載の液晶表示装置において、上記中間遮光膜は、ポリシリコン薄膜により形成されていることを特徴とする。
【００３８】
本発明において、ポリシリコン薄膜は加工性がよいことから、上記中間遮光膜を精密に形成することができる。また、ポリシリコン薄膜は耐熱性にも優れることから、本発明に係る液晶表示装置は、透過型プロジェクション表示装置など大光量に曝される環境で使用することも可能である。
【００３９】
請求項５に係る発明は、請求項２に記載の液晶表示装置において、上記側方遮光膜及び中間遮光膜は、ポリシリコン薄膜により形成されていることを特徴とする。
【００４０】
本発明においてポリシリコン薄膜は加工性がよいことから、上記側方遮光膜及び中間遮光膜を精密に形成することができる。また、ポリシリコン膜は耐熱性にも優れることから、本発明に係る液晶表示装置は、透過型プロジェクション表示装置など大光量に曝される環境で使用することも可能である。
【００４１】
請求項６に係る発明は、請求項５に記載の液晶表示装置において、上記トレンチ溝の一部は、上記下部遮光膜に達する深さに掘設されており、該トレンチ溝を埋めるように配置された側方遮光膜により、中間遮光膜と下部遮光膜とが電気的に接続されていることを特徴とする。
【００４２】
本発明において、中間遮光膜と側方遮光膜はポリシリコン膜により形成されている。また、下部遮光膜は、金属薄膜とポリシリコンを組み合わせた材料が用いられている。従って、上記側方遮光膜により中間遮光膜と下部遮光膜が電気的に接続されることにより、それら３つの遮光膜は互いに電気的に導通状態となって等電位に保たれる。
【００４３】
請求項７に係る発明は、請求項４、５又は６のいずれか１項に記載された液晶表示装置において、下部遮光膜及び中間遮光膜の電位が外部電圧の電位に固定されていることを特徴とする。
【００４４】
本発明において、下部遮光膜と中間遮光膜はともに外部電圧の電位に固定されているため、製造上のばらつきにより、各画素間で各遮光膜と半導体膜との間隔が異なる場合であっても、各画素に設置された下部遮光膜及び中間遮光膜はすべて等電位に保たれる。
【００４５】
これにより、上記中間遮光膜は、半導体膜の直上に形成されている場合であっても、スイッチング素子である半導体装置のオン・オフ制御に悪影響を及ぼさない。
【００４６】
請求項８に係る発明は、請求項５又は６に記載の液晶表示装置において、下部遮光膜、中間遮光膜及び側方遮光膜の電位が外部電圧の電位に固定されていることを特徴とする。
【００４７】
本発明において、下部遮光膜と中間遮光膜とは、側方遮光膜により電気的に導通されている。また、下部遮光膜、中間遮光膜及び側方遮光膜は、すべて外部電圧の電位に固定されているため、製造上のばらつきにより、画素間で各遮光膜と半導体膜との間隔が異なる場合であっても、各画素に設置された下部遮光膜、中間遮光膜及び側方遮光膜はすべて等電位に保たれる。
【００４８】
これにより、上記中間遮光膜及び側方遮光膜は、半導体膜を囲い込むように形成されている場合であっても、スイッチング素子である半導体装置のオン・オフ制御に悪影響を及ぼさない。
【００４９】
請求項９に係る発明は、請求項７又は８に記載の液晶表示装置において、上記外部電圧の電位がコモン電圧の電位であることを特徴とする。
【００５０】
中間遮光膜の電圧が、特に、ｌｏｗ電圧にある場合には、ゲート電極とオーバーラップしている中間遮光膜の電位の影響により、ゲート電極に印加される電圧が不十分となる。この影響により画素のオン不良が生じて、これに伴う画素欠陥が増大する。一方、中間遮光膜の電圧が、ｈｉｇｈ電圧にある場合には、中間遮光膜と接続している下部遮光膜の電位が半導体膜に影響を及ぼし、画素のオフ不良が生じる。
【００５１】
本発明において、上記下部遮光膜、中間遮光膜、及び側方遮光膜はすべてコモン電圧に固定されている。これにより、上記半導体膜と中間遮光膜との間にゲート電極が配置された場合であっても、各遮光膜、特に中間遮光膜はゲート電圧に悪影響を及ぼさない。
【００５２】
請求項１０に係る発明は、請求項４又は５に記載の液晶表示装置において、中間遮光膜は、マトリクス状に配置された画素電極間に引き回されて上記外部電圧に接続されたことを特徴とする。
【００５３】
本発明において、中間遮光膜は、ゲート線及びソース線に沿ってマトリクス状に配置された画素電極間に引き回されて接続されている。そのため、例えば、ゲート線に沿って引き回した場合に比較して、中間遮光膜の電位がゲート信号に及ぼす影響を小さくすることができる。これにより、中間遮光膜の電位の影響を受けて、データ信号の各画素への到達が遅延することを防止することができる。
【００５４】
請求項１１に係る発明は、透明基板上に下部遮光膜、絶縁膜、半導体膜を順次積層形成する工程と、半導体膜に不純物を注入して、ソース領域、ドレイン領域及びチャネル領域を形成する工程と、半導体膜を被覆するゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、ゲート電極及びゲート絶縁膜を被覆する層間絶縁膜を形成する工程と、層間絶縁膜の上面に半導体膜のチャネル領域を遮蔽する中間遮光膜を形成する工程と、中間遮光膜を被覆する層間絶縁膜を形成する工程と、該層間絶縁膜に半導体膜のチャネル領域の外周形状に対応したトレンチ溝を掘設する工程と、該トレンチ溝を埋めるように側方遮光膜を形成する工程と、上記半導体膜のソース領域及びドレイン領域にそれぞれ接続されるソース電極及びドレイン電極を形成する工程と、ソース電極及びドレイン電極を被覆するパッシベーション膜を形成する工程と、パッシベーション膜の上面にソース電極及びドレイン電極の外周形状に対応した外周形状を有する上部遮光膜を形成する工程とを備えたことを特徴とする液晶表示装置の製造方法である。
【００５５】
上記工程を備えた液晶装置の製造方法により、下部遮光膜、中間遮光膜、側方遮光膜及び上部遮光膜を備えたアクティブマトリクス基板を有する液晶表示装置を製造することができる。
【００５６】
請求項１２に係る発明は、請求項１１に記載の液晶表示装置の製造方法において、半導体膜に不純物を注入して、ソース領域、ドレイン領域、チャネル領域及びライトリードープドレイン領域（ＬＤＤ領域）を形成する工程をを備えたことを特徴とする。
【００５７】
本発明によれば、上記アクティブマトリクス基板に配置される半導体膜にＬＤＤ領域を形成することができる。
【００５８】
請求項１３に係る発明は、請求項１１又は１２に記載の液晶表示装置の製造方法において、上記下部遮光膜を形成する工程において、下部遮光膜は、タングステン、タンタル、チタン、モリブデン、クロム、又はニッケルのうちいずれか１種類の金属膜とポリシリコンを組み合わせて形成されるとともに、上記他の各工程におけるプロセス最高温度が９００℃以上、１２００℃以下であることを特徴とする。
【００５９】
本発明において、下部遮光膜は上記融点の比較的高い金属とポリシリコンとを組み合わせたシリサイド膜によって形成されている。上記シリサイド膜の融点は、約１３００〜１５００℃であり十分な耐熱性を有している。従って、他の各工程のプロセス温度を９００〜１２００℃の高温に設定することができる。
【００６０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００６１】
図１は、本発明の一実施形態であるアクティブマトリクス型液晶表示装置に設けられたアクティブマトリクス基板の概略構成を示す要部の断面図である。
【００６２】
アクティブマトリクス型液晶表示装置は、複数の画素がマトリクス状に配置されたアクティブマトリクス基板と、アクティブマトリクス基板に対向する対向基板とを有する。これら両基板は、所定の間隔を保って固定されており、両基板の間には、表示媒体である液晶が充填されて、液晶層が形成されている。
【００６３】
各画素電極は、アクティブマトリクス基板上に平行に敷設された複数のゲート配線と、各ゲート配線と直交するように敷設されたデータ配線とによって囲まれた領域にそれぞれ配置されている。各画素電極の一角には、スイッチング素子としてＴＦＴ素子が設けられている。
【００６４】
アクティブマトリクス基板の構造を詳細に説明する。
【００６５】
図１に示すように、アクティブマトリクス基板は透明基板１０１を有している。  該透明基板１０１の上には、半導体素子であるＴＦＴ素子と画素電極（図示せず。）が形成されている。上記透明基板のＴＦＴ素子が形成される領域には、下方から入射される光を遮蔽する下部遮光膜１０２が形成されている。下部遮光膜１０２の上には、下部遮光膜１０２と半導体膜１０４とを絶縁するために層間絶縁膜１０３が透明基板の全面にわたって形成されている。該層間絶縁膜１０３の上面は、全面にわたって平坦に形成されている。
【００６６】
該層間絶縁膜１０３の上には、上記下部遮光膜１０２に重なるように長方形状の半導体膜１０４が形成されている。該半導体膜１０４の面積は、上記下部遮光膜１０２の面積よりも小さい。そのため、下部遮光膜１０２は、アクティブマトリクス基板の下方から半導体膜１０４へ直接入射される光を遮蔽する。本実施形態において上記半導体膜１０４は、多結晶シリコンから形成されており、ソース領域、チャネル領域及びドレイン領域を備えている。尚、半導体膜１０４は、アモルファスシリコンや単結晶シリコンで形成してもよい。
【００６７】
該半導体膜１０４の上には、半導体膜１０４とその上に形成されるゲート電極（図示せず。）とを絶縁するゲート絶縁膜１０５が透明基板の全面にわたって形成されている。ゲート絶縁膜１０５の上には、上記半導体膜１０４のチャネル領域の直上にゲート電極が配置されている。
【００６８】
該ゲート電極が配置された上記ゲート絶縁膜１０５の上には、層間絶縁膜１０７が透明基板の全面にわたって形成されている。
【００６９】
本実施形態において、上記半導体膜１０４を取り巻くようにトレンチ溝１１４が掘設されている。ただし、半導体膜１０４の直上に配置されたゲート電極がゲート線に向かって延設されている領域には、トレンチ溝１１４は形成されていない。該トレンチ溝１１４は、上記ゲート絶縁膜１０５の上に形成された層間絶縁膜１０７、上記ゲート絶縁膜１０５及び上記下部遮光膜１０２の上に形成された層間絶縁膜１０３を貫通して掘設されている。
【００７０】
本実施形態において、上記トレンチ溝１１４を埋めるように側方遮光膜１１３が形成されている。これにより、側方遮光膜１１３は、ゲート電極が延設された領域を除き、上記半導体膜１０４を周囲から取り囲むように形成されることになる。該側方遮光膜１１３は、上記ゲート電極と同じ素材で形成されている。該側方遮光膜１１３の上端部は、上記ゲート絶縁膜１０５の上に形成された層間絶縁膜１０７と面一となるように形成されている。
【００７１】
本実施形態において、中間遮光膜１０８は、上記層間絶縁膜１０７の上から上記側方遮光膜１１３の上端部で区画される領域を覆うように形成されている。この際、中間遮光膜１０８は、上記ゲート電極が延設されているために側方遮光膜１１３が形成されていない領域をも覆うように形成される。
【００７２】
このように形成される側方遮光膜１１３及び中間遮光膜１０８が、半導体膜１０４のチャネル領域を上方と側方から囲い込むことにより、チャネル領域の上方及び側方から入射する光を遮蔽することができる。
【００７３】
上記中間遮光膜１０８の上には、層間絶縁膜１０９が形成されている。該層間絶縁膜１０９の上には、データ配線１１０が敷設されている。データ配線１１０の上には、窒化膜１１１ａ及び酸化膜１１１ｂを順次積層して構成されたパッシベーション膜１１１が形成されている。このパッシベーション膜１１１は、ＴＦＴ素子を上方から保護する役割を果たす。
【００７４】
パッシベーション膜１１１の上には、上部遮光膜１１２が形成されている。該上部遮光膜１１２は、上記パッシベーション膜１１１により、データ配線１１０から絶縁されている。また、上部遮光膜１１２は、半導体膜１０４のソース領域及びドレイン領域にそれぞれ接続されているソース電極（図１には示されない）及びドレイン電極（図１には示されない）の外周形状に対応した形状に形成されている。即ち、上部遮光膜１１２の面積は、上記半導体膜１０４の上方への投影面積よりも広く形成されており、更に、上部遮光膜１１２の外周形状は、上記ソース電極、ドレイン電極及び半導体膜の上方への投影領域とほぼ同一か、あるいは投影領域より若干大きい相似形に形成されている。
【００７５】
このように上部遮光膜１１２が形成されることにより、アクティブマトリクス基板の上方から半導体膜１０４へ直接入射される光を遮蔽することができる。  また、上部遮光膜１１２は、上記ソース電極及びドレイン電極の外周形状に対応して形成されているため、画素の開口率の低下を最小限に抑えることができる。
【００７６】
次に、本実施形態の係るアクティブマトリクス基板の製造工程について説明する。
【００７７】
図２〜図９は、図１に示された本実施形態のアクティブマトリクス基板の製造プロセスを各工程ごとに示した断面図である。
【００７８】
図２に示すように、石英ガラス等の耐熱性に優れた材料で形成された透明基板２０１上に、ＴＦＴ素子の下部遮光膜２０２となるシリサイド層をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法あるいはスパッタ法等により堆積させて形成する。本実施形態において、シリサイド膜の膜厚は、約１５０ｎｍ程度が適当である。
【００７９】
その後、形成されたシリサイド層に対し、フォトリソグラフィ／エッチング法を用いて所定形状にパターニングし、下部遮光膜２０２を形成する。本実施形態において下部遮光膜２０２の材料としては、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等耐熱性に優れた金属膜とポリシリコンを組み合わせたシリサイドであって、遮光効果のあるものが用いられている。
【００８０】
本実施形態で使用されるシリサイド膜の融点は、１３００〜１５００℃又はそれ以上であり、十分な耐熱性を有する。そのため、通常液晶ディスプレイに使用されるバックライトは勿論、透過型プロジェクション装置に使用されるハライドランプのような強力な光を発するランプを用いても劣化などの問題はない。
【００８１】
また、上記耐熱性を有する材料を用いて下部遮光膜２０２を形成することにより、その後の各製造工程途上において、プロセス温度を９００〜１２００℃という高温熱処理を行うことができる。その結果、より良好で安定したスイッチング特性を備えたＴＦＴ素子を得るプロセスを構築することが可能になる。
【００８２】
尚、上記シリサイド膜に替えて、シリコン膜を用いることも可能である。シリコン膜の融点も約１４００℃と高く、十分な耐熱性を有する。
【００８３】
次に、図３に示すように、下部遮光膜２０２及び透明基板２０１の上面全面にわたって、絶縁膜２０３をＣＶＤ法などにより形成する。絶縁膜２０３の膜厚は、上記下部遮光膜２０２の膜厚に基づく干渉効果により、反射光を打ち消すような条件に設定されている。該絶縁層２０３の上面は、平滑に加工されている。
【００８４】
次に、図４に示すように、絶縁膜２０３上に半導体膜２０４を形成する。半導体膜は、Ｓｉ、Ｇｅ、ＧａＡｓ、ＧａＰ等の、非晶質、多結晶、あるいは単結晶を用いて形成されている。例えば、半導体膜を多結晶シリコンで形成する場合、絶縁膜２０３上に非晶質シリコン薄膜を５０〜１５０ｎｍの膜厚で堆積させる。上記非晶質シリコン薄膜にレーザー光を照射するなどして高温処理し、多結晶化させる。その後、フォトリソグラフィ／エッチング法を用いてパターニングを行い、所定の形状の半導体層２０４を形成する。尚、この後に、閾値電圧を制御するために、不純物イオン注入を行うことも可能である。
【００８５】
次に、図５に示すように、半導体層２０４の上にゲート絶縁膜２０５を形成する。ゲート絶縁膜２０５は、ＣＶＤ法により堆積させたり、あるいは酸化させたり、又はそれら両方の方法を組み合わせて用いることにより形成する。
【００８６】
続いて、ゲート絶縁膜２０５上に、半導体膜２０４と同様の材料によって、一対のゲート電極２０６を形成する。ゲート電極は、ＴＦＴ素子から延設されて、画素の周辺に引き回されたゲート配線に接続されている。
【００８７】
次に、図６に示すように、上記半導体膜にチャネル領域２０４ａ、ソース領域２０４ｂ、及びドレイン領域２０４ｃを形成する。上記一対のゲート電極２０６をマスクとして、上方より不純物イオン注入を数回繰り返して行うことにより、ソース領域２０４ｂ、ドレイン領域２０４ｃ、及びＬＤＤ領域２０４ｄを形成する。上記ゲート電極２０６によりマスクされて不純物イオンが注入されていない領域は、一対のチャネル領域２０４ａとなる。
【００８８】
従って、半導体膜２０４には、その長手方向の一端部から他端部にかけてソース領域２０４ｂ、一対のチャネル領域２０４ａ及びドレイン領域２０４ｃの順に形成されており、更に、ソース領域２０４ｂと該ソース領域よりのチャネル領域２０４ａとの間、並びにドレイン領域２０４ｃと該ドレイン領域よりのチャネル領域２０４ａとの間にそれぞれＬＤＤ領域２０４ｄが形成されている。
【００８９】
次に、図７に示すように、上記ゲート電極２０６が形成されたゲート絶縁膜２０５の上から、ＣＶＤ法等により層間絶縁膜２０７が形成される。
【００９０】
図７に示すように、該層間絶縁膜２０７が形成された後、側方遮光膜２１５が配置されるトレンチ溝２１６がフォトリソグラフィ／エッチング法で掘設される。本実施形態では、トレンチ溝２１６は、上記半導体膜２０４を取り巻くように、上記層間絶縁膜２０７、ゲート絶縁膜２０５及び上記下部遮光膜の上に形成された層間絶縁膜２０３を貫通し、下部遮光膜２０２に達する深さに掘設されている。ただし、ゲート電極２０６がゲート線（図示せず。）に向かって延設されている領域には、トレンチ溝２１６は形成されていない。
【００９１】
側方遮光膜２１５は、上記トレンチ溝２１６を埋めるようにＣＶＤ法やスパッタ法で形成されている。これにより、側方遮光膜２１５は、ゲート電極２０６が延設された領域を除き、上記半導体膜２０４を周囲から取り囲むように形成されることになる。該側方遮光膜２１５は、上記ゲート電極２０６と同じ素材で形成されている。該側方遮光膜２１５の上端部は、上記ゲート絶縁膜２０５の上に形成された層間絶縁膜２０７と面一となるように形成されている。
【００９２】
本実施形態において、中間遮光膜２０８は、上記層間絶縁膜２０７の上から上記側方遮光膜２１５の上端部で区画される領域を覆うように形成されている。中間遮光膜２０８は、上記ゲート電極２０６が延設されているために側方遮光膜２１５が形成されていない領域をも覆うように形成される。
【００９３】
尚、上記側方遮光膜２１５と中間遮光膜２０８を形成する際、パターニングとエッチングを繰り返して、それらを一体に形成することもできる。
【００９４】
このようにして、半導体膜２０４及び各ゲート電極２０６の外側側面及び上面を囲い込むようにして中間遮光膜２０８と側方遮光膜２１５が形成される。このように、中間遮光膜２０８及び側方遮光膜２１５が形成されることにより、上記下部遮光膜２０２や上部遮光膜２１４、あるいはチャネル領域２０４ａの上方に形成されたデータ線（図示せず）などによる遮光をかいくぐって入射される光から半導体膜２０４を完全に遮蔽することができる。
【００９５】
上記中間遮光膜２０８の上には、再び層間絶縁膜２０９が形成されている。該層間絶縁膜２０９は、干渉効果により入射された光の反射量を打ち消すような条件に設定されて形成されている。
【００９６】
続いて、上記層間絶縁膜２０９の上面から、上記半導体膜２０４のソース領域２０４ｂ及びドレイン領域２０４ｃに達する電極取り出し用のコンタクトホール２１０を形成する。該コンタクトホール２１０は、フォトリソグラフィ／エッチング法により形成される。該コンタクトホール２１０には、ＣＶＤ法やスパッタ法により、電極取り出し用のＡｌ等の金属が充填され、開口部を塞ぐように金属配線からなるソース電極２１１及びドレイン電極２１２が形成されている。
【００９７】
次に、図８に示すように、ソース電極２１１及びドレイン電極２１２の上から、窒化膜２１３ａ及び酸化膜２１３ｂを順次堆積させてパッシベーション膜２１３を形成する。形成されたパッシベーション膜２１３に水素化処理を行った後、パッシベーション膜２１３の上面を平坦化する。平坦化処理には、エッチバック平坦化処理やＣＭＰ平坦化処理等が用いられる。
【００９８】
図９に示すように、パッシベーション膜２１３の表面が平坦化されると、パッシベーション膜２１３上であって、上記一連のＴＦＴ素子の直上には、上部遮光膜２１４が形成される。該上部遮光膜２１４の外周形状は、上記ソース電極２１１及びドレイン電極２１２の外周形状に対応した形状に形成されている。即ち、上部遮光膜は、上記ソース電極２１１、ドレイン電極２１２及び半導体膜２０４を上方に投影した領域とほぼ同一かあるいは若干大きい相似形に形成されている。
【００９９】
本実施形態において、上部遮光膜２１４には、上記下部遮光膜２０２と同様、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の耐熱性のある金属のうちいずれかの金属膜とポリシリコンを組み合わせたシリサイド層であって遮光効果のある材料が用いられている。
【０１００】
図示はしないが、上部遮光膜２１４が形成されると、更にその上から絶縁膜が形成され、その絶縁膜にドレイン電極２１２に対応するコントタクトホールが形成される。このコンタクトホールを通じてドレイン領域２０４ｃにＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｓｉｄｅ）等からなる透明電極（図示せず）が電気的に接続される。この透明電極が、液晶表示装置の画素電極となる。
【０１０１】
このような工程により、本実施形態に係るアクティブマトリクス基板が製造される。
【０１０２】
このようにして製造された液晶表示装置のアクティブマトリクス基板には、ＴＦＴ素子の半導体膜２０４を取り囲むように中間遮光膜２０８及び側方遮光膜２１５が設けられている。更にＴＦＴ素子の下方並びに上方には、下部遮光膜２０２及び上部遮光膜２１４が形成されている。
【０１０３】
そのため、アクティブマトリクス基板の下方又は上方から直接入射される光は、下部遮光膜２０２又は上部遮光膜２１４によって遮蔽される。また、上下両遮光膜の端部で回折して半導体膜２０４へ入射される光や、各部で複雑に反射した結果、半導体膜２０４へ入射される光などは、半導体膜２０４を囲い込むように形成されている中間遮光膜２０８及び側方遮光膜２１５により、完全に遮蔽することができる。
【０１０４】
その結果、ＴＦＴ素子の半導体膜２０４、特に半導体膜２０４のチャネル領域２０４ａやＬＤＤ領域２０４ｄへ光が照射されることによる光電効果由来のリーク電流が抑制されて、ＴＦＴ特性の不安定化を防止することができる。
【０１０５】
また、このような液晶表示装置は、中間遮光膜２０８が設けられていることにより、上部遮光膜２１４及び下部遮光膜２０２の幅を小さくすることができ、各画素の開口率を向上させることが可能となる。
【０１０６】
更に、上部遮光膜２１４を回り込む回折光も、各中間遮光膜２０８及び側方遮光膜２１５によって遮蔽され、ＴＦＴ素子の半導体膜２０４へ入射することが防止される。従って、ＴＦＴ素子へ入射する回折光を低減するため、上部遮光膜の面積を拡大する必要がなく、各画素の開口率を低下させることがない。
【０１０７】
また、上部遮光膜２１４、下部遮光膜２０２及び中間遮光膜２０８は、それぞれタングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の金属膜とポリシリコンとを組み合わせた遮光効果のある高融点の材料、即ち、１３００〜１５００℃又はそれ以上の融点を有するシリサイド膜や、融点約１４００℃のポリシリコン膜で形成される。従って、各製造工程をプロセス温度９００〜１２００℃という高温熱処理を行うことができ、よりスイッチング特性の安定したＴＦＴ素子を得ることができる。
【０１０８】
次に、本願発明者らは、波動光学シミュレーションを利用して半導体膜の活性層となるチャネル領域２０４ａ及びＬＤＤ領域２０４ｄに入射される光量に関する検証を行ったので、その検証結果について、以下に説明する。
【０１０９】
図１０は、本願発明者らが実際に行った波動光学シミュレーションに用いた半導体装置の構成を概略的に示す断面図である。また、図１１は、図１０に示す半導体装置の活性領域４０１へ入射される入射光量を示すグラフである。
【０１１０】
図１０に示すように、半導体膜の活性層４０１の下方には、下部遮光膜４０３が配置され、活性層４０１の上方には、中間遮光膜４０２及び側方遮光膜４０６が配置されている。また、中間遮光膜４０２の上方には、データ配線４０４と上部遮光膜４０５がそれぞれ配置されている。
【０１１１】
ここで、図１１に示すグラフにおいて、横軸は本発明に関する側方遮光膜４０６と下部遮光膜４０３間の距離ｄ（μｍ）を示しており、縦軸は、入射光量１に対する半導体膜の活性層４０１に入射される相対入射光強度を示している。
【０１１２】
この結果、図１１のグラフに示すように、本発明の半導体装置においては、側方遮光膜４０６と下部遮光膜４０３との距離ｄを大きくすることにより、活性層４０１に入射される光量が増加する傾向があることが明らかになっている。
【０１１３】
従って、このシミュレーション結果に基づくと、本発明の半導体装置のように、中間遮光膜４０２、側方遮光膜４０６及び下部遮光膜４０３で取り囲むような遮光構造を用いることにより、半導体膜の活性層４０１に入射される光量が低減される。これにより、層間絶縁膜上に形成されるソース電極やドレイン電極、あるいは上部遮光膜の幅を広く形成することなく十分な遮光効果を得ることができ、画素の開口率を大きくとることが可能になる。
【０１１４】
本実施形態において、上記中間遮光膜、側方遮光膜及び下部遮光膜は、互いに電気的に導通状態で接続されており、かつ、外部電圧の電位に固定されている。
【０１１５】
これにより上記中間遮光膜及び側方遮光膜は、ＴＦＴ素子の半導体膜を取り囲むように配置されて入るにも拘わらず、外部電圧の電位に固定されることにより、スイッチング素子である半導体装置のオン・オフ制御に悪影響を及ぼすことがない。
【０１１６】
更に、上記中間遮光膜、側方遮光膜及び下部遮光膜は、外部電圧のコモン電圧に接続されていることが好ましい。
【０１１７】
このように、中間遮光膜がコモン電圧に接続されることにより、中間遮光膜の電圧が、特に、ｌｏｗ電圧にある場合には、ゲート電極とオーバーラップしている中間遮光膜の電位の影響により、ゲート電極に印加される電圧が不十分となることがない。そのため、ゲートと電圧が不足して、画素のオン不良が生じて、これに伴う画素欠陥が生じる不都合を防止することができる。一方、中間遮光膜の電圧が、ｈｉｇｈ電圧にある場合には、中間遮光膜と接続している下部遮光膜の電位が活性層に悪影響を及ぼすこともない。その結果、画素のオフ不良を低減することができる。
【０１１８】
更に、上記のように中間遮光膜を外部電圧に接続する場合、データ線及びソース線に沿ってマトリクス状に配置された画素電極間に引き回して接続することが望ましい。これにより、ゲート線に沿って引き回した場合に生じうる、中間遮光膜の電位の影響によりゲート信号の遅延が生じ、表示領域全体を鮮明に品質良く表示することができなくなる、といった不都合を解消することができる。
【０１１９】
このように、中間遮光膜や側方遮光膜を電気的に接続すれば、半導体膜へ入射される光を効果的に遮光できるだけでなく、新たに設けた中間遮光膜の電気的接続を最適化することができ、画素の表示品質を左右するＴＦＴ特性を安定化することが可能となる。
【０１２０】
【発明の効果】
本発明に係る液晶表示装置は、ＴＦＴ素子の下方に下部遮光膜とを備える。従って、下部遮光膜は、アクティブマトリクス基板の下方からＴＦＴ素子の半導体膜へ直接入射する光を遮蔽する。
【０１２１】
また、半導体膜の上方には、その活性層となるチャネル領域とＬＤＤ領域とを覆う中間遮光膜及び側方遮光膜と、ソース電極及びドレイン電極の上方に設けられた上部遮光膜とを備える。従って、上方から入射される光に対して、これら遮光膜による２重の遮光構造を有することになるので、上部遮光膜を回り込んだ光（回折光）は、中間遮光膜及び側方遮光膜によって効果的に遮蔽される。そのため、中間遮光膜や側方遮光膜を有しない従来の液晶表示装置に比較して遮光効果を向上させることができる。
【０１２２】
また、中間遮光膜を側方遮光膜を介して下部遮光膜と接続することによって、あらゆる方向から半導体膜に入射される光（迷光）に対して完全遮光を実現することができる。
【０１２３】
更に、ゲート電極や半導体膜に近接して配置される中間遮光膜、側方遮光膜並びに下部遮光膜の電位をコモン電圧に接続することによって、画素の表示品質を左右するＴＦＴ特性を安定化させることができる。
【０１２４】
このように、本発明に係る液晶表示装置は、上記遮光構造を有することによって、各遮光膜の幅を広く形成することなく効果的に入射光を遮蔽することができる。そのため、従来の液晶表示装置に比較して画素の開口率を向上することができ、小型で高精細な液晶表示装置を提供することが可能である。
【図面の簡単な説明】
【図１】本発明に係る液晶表示装置のアクティブマトリクス基板の要部断面図である。
【図２】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。
【図３】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。
【図４】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。
【図５】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。
【図６】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。
【図７】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。
【図８】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。
【図９】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。
【図１０】本発明の効果を検証するために行った波動光学シミュレーションに用いた半導体装置の断面図である。
【図１１】本発明の効果を検証するために行った波動光学シミュレーションの結果を示すグラフである。
【図１２】従来の液晶表示装置のアクティブマトリクス基板の要部断面図である。
【符号の説明】
１０１  透明基板
１０２  下部遮光膜
１０３  絶縁膜
１０４  半導体膜
１０５  ゲート絶縁膜
１０６  ゲート電極
１０７  層間絶縁膜
１０８  中間遮光膜
１０９  層間絶縁膜
１１０  データ配線
１１１  パッシベーション膜
１１１ａ  窒化膜
１１１ｂ  酸化膜
１１２  上部遮光膜
１１３  側方遮光膜
１１４  トレンチ溝
２０１  透明基板
２０２  下部遮光膜
２０３  絶縁膜
２０４  半導体膜
２０４ａ  チャネル領域
２０４ｂ  ソース領域
２０４ｃ  ドレイン領域
２０４ｄ  ＬＤＤ領域
２０５  ゲート絶縁膜
２０６  ゲート電極
２０７  層間絶縁膜
２０８  中間遮光膜
２０９  層間絶縁膜
２１０  コンタクトホール
２１１  ソース電極
２１２  ドレイン電極
２１３  パッシベーション膜
２１３ａ  窒化膜
２１３ｂ  酸化膜
２１４  上部遮光膜
２１５  側方遮光膜
２１６  トレンチ溝
【図１】
2004170656.tif 000003
【図２】
2004170656.tif 000004
【図３】
2004170656.tif 000005
【図４】
2004170656.tif 000006
【図５】
2004170656.tif 000007
【図６】
2004170656.tif 000008
【図７】
2004170656.tif 000009
【図８】
2004170656.tif 000010
【図９】
2004170656.tif 000011
【図１０】
2004170656.tif 000012
【図１１】
2004170656.tif 000013
【図１２】
2004170656.tif 000014