(57)【要約】【課題】輝度補正を効率的に行う。【解決手段】補正用オフセット発生回路２４には、画素位置に対する黒レベルオフセット値の関係を規定する補正値算出式が記憶されている。そして、入力画像データの画素位置に応じて補正データが算出され、これを加算することで黒レベルオフセット値を変更して画像データの補正が行え、画面上の表示のばらつき発生を防止できる。【選択図】        図６
2004264793.tif 000002
【特許請求の範囲】
【請求項１】
有機ＥＬ素子を含む表示画素をマトリクス配置する有機ＥＬ表示装置において、
表示する画素位置と、その画素の輝度補正データの関係についての面を規定する補正値算出式またはその係数を記憶する補正値算出式記憶部と、
各画素の位置についてのデータの入力を受け、前記補正値算出式記憶部に記憶されている補正値算出式またはその係数を用いて、各画素の補正値を出力する補正値出力部と、
を含み、
画素毎の輝度データを画素位置に応じて前記補正値出力部からの補正値を利用して補正し、各表示画素への表示を行う有機ＥＬ表示装置。
【請求項２】
有機ＥＬ素子を含む表示画素をマトリクス配置する有機ＥＬ表示装置において、
表示する水平または垂直方向のいずれかのライン位置と、そのライン位置の画素についての輝度補正データを記憶する補正値記憶部と、
各画素の位置についてのデータの入力を受け、前記補正値記憶部に記憶されている各画素のライン位置と補正値の関係に基づいて、各画素の補正値を出力する補正値出力部と、
を含み、
画素毎の輝度データを画素位置に応じて前記補正値出力部からの補正値を利用して補正し、各表示画素への表示を行う有機ＥＬ表示装置。
【請求項３】
有機ＥＬ素子を含む表示画素をマトリクス配置する有機ＥＬ表示装置の製造方法であって、
表示画素がマトリクス配置された表示エリア内の所定の複数の小エリアにおける表示画素の有機ＥＬ素子を選択的に発光させて、その際の各小エリア毎の駆動電流を検出し、
検出した各小エリア毎の駆動電流に基づいて、表示エリア全体における各画素の輝度の不均一性の傾向を予測し、
この予測された輝度の不均一性の傾向に基づいて入力されてくる画素毎の画像データを補正するための補正データを記憶させる、
有機ＥＬ表示装置の製造方法。
【請求項４】
請求項３に記載の方法であって、
前記小エリアは、１以上の画素であって、小エリア同士は離れており、電流量を計測しない画素が存在する有機ＥＬ表示装置の製造方法。
【請求項５】
請求項３または４に記載の方法であって、
前記補正データは、表示する画素位置と、その画素の輝度補正データの関係についての面を規定する補正値算出式またはその係数である有機ＥＬ表示装置の製造方法。
【請求項６】
請求項３に記載の方法であって、
前記小エリアは、表示する水平または垂直方向のいずれかのラインであり、前記補正データは、ライン位置の画素についての輝度補正データである有機ＥＬ表示装置の製造方法。
【請求項７】
請求項１に記載の装置において、
表示画素がマトリクス配置された表示エリア内の所定の複数の小エリアにおける表示画素の有機ＥＬ素子を選択的に発光させる発光制御手段と、
選択して発光させた際の各小エリア毎の駆動電流を検出する電流検出手段と、
検出した各小エリア毎の駆動電流に基づいて、表示エリア全体における各画素の輝度の不均一性の傾向を予測し、この予測された輝度の不均一性の傾向に基づいて前記補正値算出式またはその係数を求める補正値算出式算出手段と、
をさらに有し、
補正値算出手段において算出された補正値算出式またはその係数を前記補正値算出式記憶部に記憶させる有機ＥＬ表示装置。
【請求項８】
請求項２に記載の装置において、
表示画素がマトリクス配置された表示エリア内の所定の水平または垂直方向のラインにおける表示画素の有機ＥＬ素子を選択的に発光させる発光制御手段と、
選択して発光させた際の各所定のライン毎の駆動電流を検出する電流検出手段と、
検出した各所定のライン毎の駆動電流に基づいて、ライン位置とそのラインの画素についての補正値との対応関係を取得する対応関係取得手段と、
をさらに有し、
対応関係取得手段において得られた補正値を前記補正値記憶部に記憶させる有機ＥＬ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ素子をマトリクス状に配列して形成した有機ＥＬ表示装置、特に表示における不均一性の補正に関する。
【０００２】
【従来の技術】
図１に、アクティブ型の有機ＥＬ表示装置における１画素分の回路（画素回路）の構成例を示す。ソースが電源ラインＰＶｄｄに接続されたＰチャンネルの駆動ＴＦＴ１のドレインが有機ＥＬ素子３のアノードに接続され、有機ＥＬ素子３のカソードが陰極電源ＣＶに接続されている。駆動ＴＦＴ１のゲートには、Ｎチャンネルの選択ＴＦＴ２のソースが接続されており、この選択ＴＦＴ２のドレインはデータラインＤａｔａに接続され、ゲートはゲートラインＧａｔｅに接続されている。また、駆動ＴＦＴ１のゲートには、保持容量Ｃの一端が接続されており、他端は容量電源ラインＶｓｃに接続されている。
【０００３】
従って、水平方向に伸びるゲートラインをＨレベルにして、選択ＴＦＴ２をオンし、その状態で垂直方向に伸びるデータラインＤａｔａに表示輝度に応じた電圧を有するデータ信号をのせることで、データ信号が保持容量Ｃに蓄積される。これによって、駆動ＴＦＴ１がデータ信号に応じた駆動電流を有機ＥＬ素子３に供給して、有機ＥＬ素子３が発光する。
【０００４】
ここで、ＯＬＥＤ素子の発光量と電流はほぼ比例関係にある。通常、駆動ＴＦＴ１のゲート−ＰＶｄｄ間には画像の黒レベル付近でドレイン電流が流れ始めるような電圧（Ｖｔｈ）を与える。また、画像信号の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
【０００５】
図２は駆動ＴＦＴ１のゲートソース間電圧Ｖｇｓ（データラインＤａｔａの電圧と電源ＰＶｄｄの差）に対する有機ＥＬ素子３に流れる電流ｉｃｖ（輝度に対応する）の関係を示している。そして、黒レベル電圧として、Ｖｔｈを与え、白レベル電圧として、Ｖａを与えるように、データ信号を決定することで、有機ＥＬ素子３における適切な階調制御を行うことができる。
【０００６】
ここで、有機ＥＬ表示装置は、マトリクス状の多数の画素を配列した表示パネルで構成される。このため、製造上の問題で画素ごとにＶｔｈがばらつき、１枚の表示パネル上でも最適な黒レベルが画素ごとにばらつくことがある。その結果、データ信号（入力電圧）に対する発光量が画素ごとに不均一となり、輝度ムラが発生する。このＶｔｈのばらつきは、画素ごとにバラバラに変化する場合は少なく、表示画面の全体にわたって緩やかに変化する場合がある。この場合、全画素に同じ電圧を入力しても、図３の様に輝度が緩やかに変化する。すなわち、この例では、ｘ方向では、右側ほど暗く、ｙ方向では下側ほど暗い。従って、右下が暗く、左上が明るい画像になっている。
【０００７】
また、水平または垂直のライン毎の不均一が顕著である場合は、それぞれの方向の筋となってあらわれる。
【０００８】
各画素の輝度を測定し、メモリに記憶した補正データに従ってすべての画素について補正を行うことも提案されている（特許文献１）。
【０００９】
【特許文献１】
特開平１１−２８２４２０号公報
【００１０】
【発明が解決しようとする課題】
しかし、この特許文献１の手法では、画素数が多い表示パネルでは輝度測定が容易でなく、またメモリの容量も多く必要となるという問題がある。また、画素の輝度を短時間に精度よく測定するのは一般的に困難である。
【００１１】
本発明は、輝度補正を効率的に行うことを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、有機ＥＬ素子を含む表示画素をマトリクス配置する有機ＥＬ表示装置において、表示する画素位置と、その画素の輝度補正データの関係についての面を規定する補正値算出式またはその係数を記憶する補正値算出式記憶部と、各画素の位置についてのデータの入力を受け、前記補正値算出式記憶部に記憶されている補正値算出式またはその係数を用いて、各画素の補正値を出力する補正値出力部と、を含み、画素毎の輝度データを画素位置に応じて前記補正値出力部からの補正値を利用して補正し、各表示画素への表示を行うことを特徴とする。
【００１３】
補正値算出式またはその係数を記憶しているため、これを用いて画素データを補正することができる。画素ごとに補正データを記憶する場合に比べデータ量を削減することができる。
【００１４】
また、本発明は、有機ＥＬ素子を含む表示画素をマトリクス配置する有機ＥＬ表示装置において、表示する水平または垂直方向のいずれかのライン位置と、そのライン位置の画素についての輝度補正データを記憶する補正値記憶部と、各画素の位置についてのデータの入力を受け、前記補正値記憶部に記憶されている各画素のライン位置と補正値の関係に基づいて、各画素の補正値を出力する補正値出力部と、を含み、画素毎の輝度データを画素位置に応じて前記補正値出力部からの補正値を利用して補正し、各表示画素への表示を行うことを特徴とする。
【００１５】
ラインについての補正データを記憶するため、画素ごとにすべての補正データを記憶するのに比べ、その記憶容量を少なくできる。
【００１６】
また、本発明は、有機ＥＬ素子を含む表示画素をマトリクス配置する有機ＥＬ表示装置の製造方法であって、表示画素がマトリクス配置された表示エリア内の所定の複数の小エリアにおける表示画素の有機ＥＬ素子を選択的に発光させて、その際の各小エリア毎の駆動電流を検出し、検出した各小エリア毎の駆動電流に基づいて、表示エリア全体における各画素の輝度の不均一性の傾向を予測し、この予測された輝度の不均一性の傾向に基づいて入力されてくる画素毎の画像データを補正するための補正データを記憶させることを特徴とする。
【００１７】
小エリアごとの駆動電流により、画面全体のばらつきの傾向を求めることができ、作業が容易である。
【００１８】
また、前記小エリアは、１以上の画素であって、小エリア同士は離れており、電流量を計測しない画素が存在してもよく、この場合は測定回数及びトータルの測定時間を削減することができる。
【００１９】
また、前記補正データは、表示する画素位置と、その画素の輝度補正データの関係についての面を規定する補正値算出式であることが好適である。
【００２０】
また、前記小エリアは、表示する水平または垂直方向のいずれかのラインであり、前記補正データは、ライン位置の画素についての輝度補正データであることが好適である。
【００２１】
また、表示画素がマトリクス配置された表示エリア内の所定の複数の小エリアにおける表示画素の有機ＥＬ素子を選択的に発光させる発光制御手段と、選択して発光させた際の各小エリア毎の駆動電流を検出する電流検出手段と、検出した各小エリア毎の駆動電流に基づいて、表示エリア全体における各画素の輝度の不均一性の傾向を予測し、この予測された輝度の不均一性の傾向に基づいて前記補正値算出式またはその係数を求める補正値算出式算出手段と、をさらに有し、補正値算出手段において算出された補正値算出式またはその係数を前記補正値算出式記憶部に記憶させることが好適である。
【００２２】
また、表示画素がマトリクス配置された表示エリア内の所定の水平または垂直方向のラインにおける表示画素の有機ＥＬ素子を選択的に発光させる発光制御手段と、選択して発光させた際の各所定のライン毎の駆動電流を検出する電流検出手段と、検出した各所定のライン毎の駆動電流に基づいて、ライン位置とそのラインの画素についての補正値との対応関係を取得する対応関係取得手段と、をさらに有し、対応関係取得手段において得られた補正値を前記補正値記憶部に記憶させることが好適である。
【００２３】
このように、補正値算出式や補正値を設定するための回路も、装置内に内蔵することによって、実際に使用する段階で補正値算出式や補正値を装置毎に個別に設定することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２５】
表示パネルは、通常ガラス基板上に形成され、表示エリアには画素回路がマトリクス状に配置され、その周辺に駆動回路が配置される。画素回路は、例えばガラス基板上にＴＦＴや配線などを通常の半導体集積回路を構成する手法で構成し、その後ＩＴＯなどの画素電極を形成し、その上に有機層、陰極を積層形成することで作成する。
【００２６】
このようにして、表示パネルが製作された場合には、電源を接続するとともに有機ＥＬ素子に流れるトータルの電流Ｉｃｖを計測する。すなわち、図４に示すように、表示パネル１０の各電源ラインＰＶｄｄに電源電圧ＰＶｄｄを供給し、全有機ＥＬ素子に共通のカソードから電源ＣＶ流れる合計電流Ｉｃｖを電流検出器１２によって検出し、得られた検出結果により、次のようにして補正値算出式を作成する。
【００２７】
ｉ）まず、表示パネル１０の全画素に同じ電圧がかかる様な信号を用い、その電圧を変化させながらＣＶ電流を測定する。各画素の平均電流（ｉｃｖ）はこのＣＶ電流を全画素数で割った値となるので、入力電圧対平均画素電流ｉｃｖの関係をプロットする。これによって、図５の（ａ）に示すような関係が得られる。なお、表示パネル１０の全画素ではなく、代表的な１つの小エリア（例えば、図４の［５］の部分）内の全画素に同じ電圧が係る様な信号を用い、その電圧を変化しながらＣＶ電流を測定して、図５（ａ）に示すような関係を得てもよい。
【００２８】
ｉｉ）次に、図４の［１］の部分（小エリア）だけにＶａの電圧がかかる様な信号を用い、そのときのＣＶ電流Ｉｃｖを測定し、この値をその小エリアの画素数でわり算して、その小エリアの平均画素電流（ｉｃｖ）を求める。
【００２９】
ｉｉｉ）上記ｉ）のカーブの形は基本的にどの画素についてもほぼ同じであると仮定すれば［１］の部分の平均的なｉｃｖ特性は図５の（ｂ）の様になり、ΔＶｔｈは図に示すように推測される。すなわち、表示パネル全体の特性が（ａ）であれば、平均画素電流ｉｃｖは、入力電圧Ｖａ０に対応する。しかし、小エリア［１］の測定では、入力電圧Ｖａ１が平均画素電流ｉｃｖに対応しており、ΔＶｔｈ＝Ｖａ１−Ｖａ０の差がある。そこで、特性（ｂ）を特性（ａ）をΔＶｔｈだけ左側に平行移動したものと推定する。
【００３０】
ｉｖ）図４における［２］〜［９］の小エリアにおけるΔＶｔｈを同様に求める。
【００３１】
ｖ）このようにして求められた９つのΔＶｔｈの結果をもとに、以下のようなΔＶｔｈの変化を近似する平面の式を算出する。
【００３２】
【数１】
ΔＶｔｈ＝ａｘ＋ｂｙ＋ｃ
ただし、ａ，ｂ，ｃは算出された係数、ｘ，ｙはそれぞれ水平方向及び垂直方向の画素の位置を示す。
【００３３】
このようにして求めた平面の式（補正値算出式）が得られたため、その補正値算出式、あるいはその係数ａ，ｂ，ｃを装置内の不揮発性メモリ（例えば、フラッシュメモリ）に記憶する。なお、係数ａ，ｂ，ｃを記憶した場合には、この係数を読み出し、これをプログラム中の式に代入して補正値算出式を得る。
【００３４】
そして、表示を行う際にこの補正値算出式にしたがって入力信号の黒レベルを変化させる。図６は補正回路のブロック図の一例である。
【００３５】
表示パネル１０は、ＲＧＢの各色ごとの画素を有しており、表示用のデータ信号は、ＲＧＢの各色ごとに別に入力されてくる。例えば、画素は垂直方向に同一色のものを配置することで、各データラインにはＲＧＢのいずれかのデータ信号が供給され、各色ごとの表示が行える。なお、ＲＧＢの各信号は、それぞれ８ビットの輝度信号である。
【００３６】
Ｒ信号はルックアップテーブルＬＵＴ２０Ｒ、Ｇ信号はルックアップテーブルＬＵＴ２０Ｇ、Ｂ信号はルックアップテーブルＬＵＴ２０Ｂに供給される。このルックアップテーブルＬＵＴ２０Ｒ、２０Ｇ、２０Ｂには、図５における特性（ａ）を考慮し、画像データに対する輝度（電流）のカーブを所望のカーブとなるようにガンマ補正するテーブルデータが記憶されている。なお、ルックアップテーブルに代えて、特性式を記憶しておき、演算によって入力電圧を変換してもよい。なお、ルックアップテーブルＬＵＴ２０Ｒ、２０Ｇ、２０Ｂの出力は、それぞれ１０ビットのビット幅に広げられている。なお、ルックアップテーブルＬＵＴ２０Ｒ、２０Ｇ、２０Ｂには、入力データに同期したクロックが供給されており、ルックアップテーブルＬＵＴ２０Ｒ、２０Ｇ、２０Ｂからの出力も、このクロックに同期したものになっている。
【００３７】
ルックアップテーブルＬＵＴ２０Ｒ、２０Ｇ、２０Ｂの出力は、加算器２２Ｒ、２２Ｇ、２２Ｂに供給される。この加算器２２Ｒ、２２Ｇ、２２Ｂには、補正用オフセット発生回路２４からの補正値がそれぞれ供給されている。
【００３８】
この補正用オフセット発生回路２４は、上述した補正値算出式ΔＶｔｈ＝ａｘ＋ｂｙ＋ｃ（または係数ａ，ｂ，ｃ）を記憶している。そして、供給されるクロックに応じて、データ信号の画素位置ｘ、ｙを認識し、これに対応したΔＶｔｈを出力する。ここで、ΔＶｔｈは、ＲＧＢごとに別に発生できるようにしてもよいし、ＲＧＢについて共通にしてもよい。
【００３９】
そして、この補正値ΔＶｔｈが加算器２２Ｒ、２２Ｇ、２２Ｂにそれぞれ供給され、ここで加算される。これによって、ルックアップテーブルＬＵＴ２０Ｒ、２０Ｇ、２０Ｂから出力された、全画素から得た図５の特性（ａ）を考慮したガンマ補正後の画像データが表示画素位置に応じた特性（例えば特性（ｂ）を考慮したガンマ補正後の画像データ）に変換される。この補正は、黒レベルをシフトさせたものに対応している。なお、補正用オフセット発生回路２４からの出力補正値は１０ビットであり、加算器２２Ｒ、２２Ｇ、２２Ｂのビット幅は１０ビットになっている。
【００４０】
加算器２２Ｒ、２２Ｇ、２２Ｂの出力は、Ｄ／Ａ変換器２６Ｒ、２６Ｇ、２６Ｂに供給され、ここでアナログ信号に変換され、表示パネル１０の各色ごとの入力端子Ｒｉｎ、Ｇｉｎ、Ｂｉｎに供給される。そこで、これら各色ごとに画素位置に応じて補正されたデータ信号がデータラインＤａｔａに供給され、各画素において、ＥＬ素子がデータ信号に応じた電流で駆動される。
【００４１】
このように、本実施形態によれば、補正用オフセット発生回路２４が、この補正値算出式に従って各画素の位置に於ける補正データを出力する。このため、全画素の補正データを記憶しておく必要はなく、大きなメモリは必要としない。なお、本実施形態においては、補正値算出式またはその係数はメモリ２４ａに記憶される。このメモリ２４ａは、上述のように、フラッシュメモリや、ＥＥＰＲＯＭなどの書き換え可能不揮発性メモリであることが好適である。
【００４２】
そして、製造上の問題によりＯＬＥＤ表示素子に発生する輝度不均一性を、簡単な測定と、比較的簡単な外部回路により補正することができる。
【００４３】
このように、本実施形態では、画素ごとの輝度を測定する代わりに、小エリア（小エリアは、所定範囲の複数画素でもよいが、１画素でもよい）の画素を発光させた時のＣＶ電流を検出することによって、小エリア画素の平均のＶｔｈをもとめる。そして、この測定結果に基づいて、補正値を算出するための近似式（補正値算出式）を求め、これを記憶しておき、この補正値算出式に従ってデータ信号の補正を行う。すなわち、各画素の補正値をすべてメモリに記憶させておくのではなく、有機ＥＬ表示装置において、表示面のいくつかの部分の輝度または電流を測定し、不均一性を表す近似的な曲面または平面を算出する。
【００４４】
そして、この曲面または平面の式あるいはその係数を装置内の不揮発性メモリに保持し、表示を行う際にこの計算式を用いて入力信号を補正する。これによって、画面全体における表示の不均一を効果的に補正することができる。
【００４５】
また、画面上の表示のムラとして、水平または垂直ライン毎のムラがある。この場合、画面上に水平または垂直方向の筋が現れる。
【００４６】
本実施形態においては、このような水平垂直方向のムラに対し、１ラインまたは数ラインを１つの小エリアに設定し、この小エリア毎のＣＶ電流を計測し、補正値を１または複数ライン毎に記憶する。
【００４７】
このための回路構成は、上述の実施形態と全く同一でよく、補正用オフセット発生回路２４が、供給されるラインナンバーに応じて、対応したオフセット値ΔＶｔｈを発生し、これが加算器２２Ｒ、２２Ｇ、２２Ｂにおいて加算され、特性全体がシフトされ補正が行われる。
【００４８】
ここで、水平ライン毎に規則正しく並んだムラの補正の手順について、説明する。
【００４９】
ｉ）表示パネルの全画素に同じ電圧がかかるような信号を用い、その電圧とＣＶ電流との関係を測定する。各画素の平均電流（ｉｃｖ）はこのＣＶ電流を全画素数で割った値となるので、入力電圧対ｉｃｖの関係をプロットする。すなわち、図５の特性（ａ）のデータを得る。なお、表示パネル１０の全画素ではなく、代表的な１つのラインや上述の１つの小エリア（例えば、中央の１ラインや中央の小エリア）内の全画素に同じ電圧が係る様な信号を用い、その電圧を変化しながらＣＶ電流を測定して、図５（ａ）に示すような関係を得てもよい。
【００５０】
ｉｉ）特定の１ラインまたは数ラインにＶａ０の電圧がかかる様な信号を用い、そのときのＣＶ電流（Ｉｃｖ）を測定し、各画素の平均電流（ｉｃｖ）をもとめる。
【００５１】
ｉｉｉ）上記ｉ）のカーブの形は基本的にどの画素についてもほぼ同じであると仮定し、ΔＶｔｈを図５のようにして求める。すなわち、特定の平均ＣＶ電流ｉｃｖに対応する入力電圧値と、そのｉｃｖに対応する特性（ａ）における入力電圧の差からΔＶｔｈを求める。
【００５２】
ｉｖ）残りの表示部分に於けるΔＶｔｈも同様に求める。
【００５３】
ｖ）上記の結果をもとに、各ライン、または各数ラインごとの平均のΔＶｔｈを求め、これを表示装置のメモリに記憶する。
【００５４】
そして、画像を表示する際に、画素のライン位置に応じて対応するΔＶｔｈをメモリから読み出し入力信号を補正する。なお、この補正は、画像信号のオフセットを行っており、黒レベルのシフトに対応している。
【００５５】
装置構成としては、図６に示すものをそのまま用いることができ、補正用オフセット発生回路２４に、ライン位置と補正値の関係が記憶されており、入力画像信号の画素位置に応じて、そのライン位置の補正値ΔＶｔｈが出力されこれが加算器２２Ｒ、２２Ｇ、２２Ｂで加算されることになる。
【００５６】
このように、本実施形態においても、１または数ラインごとの補正データを記憶すればよいため、すべての画素についての補正データを記憶するのに比べ、メモリの容量を小さくできる。また、データの作成には駆動電流の計測を利用するため、輝度の測定に比べ、その作業が容易となる。
【００５７】
なお、垂直方向に規則正しく並んだムラに関しても同様に補正できる。
【００５８】
また、図７には、上述のような補正を行う回路を製品自体に組み込んだ構成例を示してある。この構成において、表示パネル１０は、図４と同様に、正側が電源ＰＶｄｄに接続され、負側が低電圧電源ＣＶに接続され、表示パネル１０と低電圧電源ＣＶとの間に電流検出器１２が配置されている。
【００５９】
そして、電流検出器１２の検出値は、Ａ／Ｄ変換器４０によりデジタルデータに変換された後、ＣＰＵ４２に供給される。このＣＰＵ４２は、有機ＥＬ表示装置の各種動作を制御するマイコンであり、必要なデータを適宜記憶するメモリ４４が接続され、上述の実施形態において説明した電流検出器１２の検出値に応じたオフセット制御のための処理も行う。
【００６０】
次に、図における電流検出器１２の構成について説明する。表示パネル１０の負側は、スイッチ５０に入力される。このスイッチ５０は、１つの出力側端子ｄが低電圧電源ＣＶに接続されており、他の３つの入力側端子ａ，ｂ，ｃの内の１つが選択的に電源ＣＶに接続される。このスイッチ５０の切り替えはＣＰＵ４２によって制御される。表示パネル１０の負側は、３つの入力端子ａ，ｂ，ｃに接続されるが、ａはそのまま、ｂは抵抗Ｒ１を介し、ｃは抵抗Ｒ２を介し、スイッチ５０の入力端子に接続されている。
【００６１】
そして、ＣＰＵ４２は、通常時は入力端子ａ、補正のための処理を行う場合であって小エリアの発光時には入力端子ｂ、水平または垂直の１ラインの発光の際には入力端子ｃを選択する。これによって、通常時には、電流検出器１２における電圧降下をほぼ０とすることができる。また、小エリアの有機ＥＬ素子数は１ラインの有機ＥＬ素子数に比べ多いため、抵抗Ｒ２を抵抗Ｒ１に比べて抵抗値の大きなものにすることで、入力端子ｂ，ｃが選択された際に、これら抵抗Ｒ１、Ｒ２の上側の電圧を同様の値に設定することができる。
【００６２】
抵抗Ｒ１、Ｒ２の上側（表示パネル１０との接続側）は、抵抗Ｒ３を介しオペアンプＯＰの負入力端に接続されている。また、このオペアンプＯＰの正入力端は、抵抗Ｒ４を介し低電圧電源ＣＶに接続されると共に、抵抗Ｒ５を介しグランドに接続されている。従って、オペアンプＯＰの正入力端子は、グランドと、ＣＶ電圧および抵抗Ｒ４、Ｒ５によって決定される電圧に維持される。また、オペアンプＯＰの負入力端子、出力端子間は、帰還抵抗Ｒ６によって接続されている。このため、オペアンプＯＰは、正入力端の電圧を基準として、抵抗Ｒ１、Ｒ２の上側電圧を抵抗Ｒ３、Ｒ６によって決定される増幅率で増幅した出力をする。
【００６３】
オペアンプＯＰの出力端は抵抗Ｒ７の一端に接続され、この抵抗Ｒ７の他端はＡ／Ｄ変換器４０に接続されるとともに、コンデンサＣを介しグランドに接続されている。従って、オペアンプＯＰの出力は、抵抗Ｒ７およびコンデンサＣよりなる積分回路によって、平滑化され、平滑された電圧がＡ／Ｄ変換器４０に入力される。
【００６４】
このようにして、本実施形態では、表示パネル１０における電流値がＣＰＵ４２に取り込まれる。
【００６５】
そして、ＣＰＵ４２は、適宜のタイミングでスイッチ５０を操作して、表示パネル１０に流れる電流量を検出する。例えば、電源投入時や、製品の使用開始時、リセット時などに、ＣＰＵ４２は電流検出動作を行う。すなわち、スイッチ５０により入力端子ｂを選択し、この状態で小エリア毎の所定の発光を順次行い、各小エリア発光の際のパネル電流量を検出し、この電流量の状態に応じて、補正用オフセット量を発生するための補正値算出式またはその係数を算出し、これを補正用オフセット発生回路２４に供給し、メモリ２４ａに記憶させる。また、スイッチ５０において、入力端子ｃを選択した状態で、各ライン毎の発光時におけるパネル電流量を計測する。
【００６６】
このようにして、補正値算出式を算出するためのデータが得られるため、ＣＰＵ４２は、これらデータに基づき、表示パネル１０における表示の状態を認識し、これに応じた補正値算出式またはその係数または補正値を算出し、これをメモリ２４ａに記憶させる。従って、上述の実施形態と同様に、適切な補正を行うことができる。なお、通常使用時には、上述のように、スイッチ５０において、入力端子ａを選択しておくことで、何ら問題は生じない。
【００６７】
このように、図７の実施形態によれば、補正用オフセット量検出のための構成が製品中に設けられている。そこで、製品の実際の使用時において、補正値算出式や補正値などを適宜決定し、記憶することができる。このような設定を適宜行うことで使用状況の変化や、経年的な変化に対応することも可能である。
【００６８】
さらに、次のような変形も可能である。
【００６９】
（ｉ）上述の例では平面の式を用いたが、曲面の式を用いてもよい。例えば、ｘ、ｙを変数とする高次の多項式とすることができる。
【００７０】
（ｉｉ）ΔＶｔｈに関しては、ＣＶ電流が流れ始める点の入力電圧をＶｔｈとみなして測定することもできる。
【００７１】
（ｉｉｉ）ＣＶ電流を測定して輝度不均一性を予測するかわりに実際に輝度を測定しても良い。
【００７２】
【発明の効果】
以上説明したように、本発明によれば、補正値算出式またはその係数を記憶し、これを用いて画素データを補正するため、画素ごとに補正データを記憶するのに比べデータ量を削減することができる。
【００７３】
また、ラインについての補正データを記憶するため、画素ごとにすべての補正データを記憶するのに比べ、その記憶容量を少なくできる。
【００７４】
また、小エリアごとの駆動電流により、画面全体のばらつきの傾向を求めることができ、その作業が容易である。
【図面の簡単な説明】
【図１】アクティブ型の有機ＥＬ表示装置における画素回路の構成例を示す図である。
【図２】駆動ＴＦＴのゲートソース間電圧Ｖｇｓに対する輝度及び有機ＥＬ素子に流れる電流ｉｃｖの関係を示す図である。
【図３】輝度が緩やかに変化する画面表示例を示す図である。
【図４】エリア毎の電流検出を説明する図である。
【図５】駆動ＴＦＴのゲートソース間電圧Ｖｇｓに対する輝度及び有機ＥＬ素子に流れる電流ｉｃｖの関係の変化を示す図である。
【図６】補正回路の構成例を示すブロック図である。
【図７】補正算出式や補正値などを算出するための構成を含むＥＬ表示装置の構成を示すブロック図である。
【符号の説明】
１  駆動ＴＦＴ、２  選択ＴＦＴ、３  有機ＥＬ素子、１０  表示パネル、１２  電流検出器、２０Ｒ，２０Ｇ，２０Ｂ  ルックアップテーブル、２２Ｒ，２２Ｇ，２２Ｂ  加算器、２４  補正用オフセット発生回路、２４ａ，４４  メモリ、２６Ｒ，２６Ｇ，２６Ｂ  Ｄ／Ａ変換器、４０  Ａ／Ｄ変換器、４２  ＣＰＵ、５０  スイッチ。
【図１】
2004264793.tif 000003
【図２】
2004264793.tif 000004
【図３】
2004264793.tif 000005
【図４】
2004264793.tif 000006
【図５】
2004264793.tif 000007
【図６】
2004264793.tif 000008
【図７】
2004264793.tif 000009