(57)【要約】【課題】エミッション解析装置を用いて真の故障箇所を特定しかつその故障の要因を特定する。【解決手段】故障解析を行う半導体集積回路のファンクションテストを行い、所望の電気的特性が得られない故障箇所のノードを特定するファンクションテスタ１７と、半導体集積回路から放出されるホットエレクトロンに基づく発光点を検出して発光像を取得し、この発光像と、良品の半導体集積回路から放出されるホットエレクトロンによる発光像との差に基づいて故障解析を行い、故障箇所を特定し、その座標データを生成するエミッション解析装置２３と、ファンクションテスタ１７のテスト結果及びエミッション解析装置２３の解析結果を受けて、故障解析を行う半導体集積回路に故障が発生しているか否かを判定すると共に故障が発生している際にその故障要因を判定する制御・判定部１４とを具備している。【選択図】　　図１
2004045132.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧及びテスト信号を発生し、故障解析を行う半導体集積回路に供給してファンクションテストを行い、所望の電気的特性が得られない故障箇所のノードを特定するファンクションテスタと、
前記電源電圧及びテスト信号を受けて動作する前記半導体集積回路から放出されるホットエレクトロンに基づく発光点を検出して発光像を取得し、この発光像と、故障解析を行う前記半導体集積回路と同一種類の良品の半導体集積回路に前記電源電圧及びテスト信号と同じ電源電圧及びテスト信号を供給して動作させた際にこの良品の半導体集積回路から放出されるホットエレクトロンによる発光像との差に基づいて故障解析を行って、故障解析を行う前記半導体集積回路の故障箇所を特定し、その座標データを生成する発光像解析装置と、
前記ファンクションテスタのテスト結果及び発光像解析装置の解析結果を受けて、故障解析を行う前記半導体集積回路に故障が発生しているか否かを判定すると共に故障が発生している際にその故障要因を判定する判定装置
とを具備したことを特徴とする半導体集積回路の故障解析装置。
【請求項２】
前記判定装置は、前記発光像解析装置の解析結果に応じて、前記半導体集積回路に発生している故障が設計要因に基づくものか、あるいはそれ以外の要因によるものかを判定することを特徴とする請求項１記載の半導体集積回路の故障解析装置。
【請求項３】
前記発光像解析装置は、故障解析を行う同一種類の複数の半導体集積回路から放出されるホットエレクトロンによる発光点を積算して前記発光像を取得することを特徴とする請求項１記載の半導体集積回路の故障解析装置。
【請求項４】
前記発光像解析装置は、前記ホットエレクトロンによる発光点の数を各座標位置でカウントし、このカウント数に基づいて故障要因を判定することを特徴とする請求項３記載の半導体集積回路の故障解析装置。
【請求項５】
前記ファンクションテスタは、スキャンテスト手法により前記ファンクションテストを行うことを特徴とする請求項１記載の半導体集積回路の故障解析装置。
【請求項６】
前記ファンクションテスタは、故障解析を行う前記半導体集積回路に供給する前記電源電圧の値が任意に設定できることを特徴とする請求項１記載の半導体集積回路の故障解析装置。
【請求項７】
前記ファンクションテスタは、故障解析を行う前記半導体集積回路に供給するテスト信号の周波数が任意に設定できることを特徴とする請求項１記載の半導体集積回路の故障解析装置。
【請求項８】
前記判定装置で故障と判定された前記半導体集積回路の故障箇所を、前記半導体集積回路のレイアウトパターンと共に画像として表示する画像表示装置をさらに有することを特徴とする請求項１記載の半導体集積回路の故障解析装置。
【請求項９】
前記ファンクションテスタ及び発光像解析装置の動作を制御する制御装置をさらに有することを特徴とする請求項１記載の半導体集積回路の故障解析装置。
【請求項１０】
前記制御装置は、前記ファンクションテスタで発生される電源電圧の値及び／又は前記発光像解析装置におけるホットエレクトロンの積算時間を種々に変えて動作条件を変更させ、その都度、故障解析を行う前記半導体集積回路を前記ファンクションテスタによって動作させかつ前記発光像解析装置で発光点の数を測定させて発光点の数が所定数以下となる動作条件を自動的に取得し、この動作条件に基づいて前記ファンクションテスタ及び／又は前記発光像解析装置を動作させるように制御することを特徴とする請求項１０記載の半導体集積回路の故障解析装置。
【請求項１１】
前記判定装置及び制御装置がパーソナルコンピュータからなることを特徴とする請求項９記載の半導体集積回路の故障解析装置。
【請求項１２】
前記判定装置で故障と判定された故障箇所に対応した座標データを受け、この座標データに対応した位置の前記半導体集積回路のＳＥＭ像を取得するＳＥＭ像生成装置をさらに具備したことを特徴とする請求項１記載の半導体集積回路の故障解析装置。
【請求項１３】
故障解析を行う前記半導体集積回路の製造工程時に、前記半導体集積回路の表面に付着しているダストを検査し、ダストが付着している箇所の座標データを前記判定装置に供給するダスト検査装置をさらに具備したことを特徴とする請求項１記載の半導体集積回路の故障解析装置。
【請求項１４】
故障解析を行う半導体集積回路に電源電圧及びテスト信号を供給してファンクションテストを行い、
前記ファンクションテスト時に、前記半導体集積回路から放出されるホットエレクトロンに基づく発光点を検出して発光像を取得し、この発光像と、故障解析を行う前記半導体集積回路と同一種類の良品の半導体集積回路に前記電源電圧及びテスト信号と同じ電源電圧及びテスト信号を供給して動作させた際にこの良品の半導体集積回路から放出されるホットエレクトロンによる発光像との差に基づいて故障解析を行って前記半導体集積回路の故障箇所を特定しかつその座標データを取得し、
前記ファンクションテストのテスト結果及び前記発光像による故障解析結果に基づいて、故障解析を行う前記半導体集積回路に故障が発生しているか否を判定すると共に故障が発生している際にその故障要因を判定する
とを具備したことを特徴とする半導体集積回路の故障解析方法。
【請求項１５】
前記発光像による解析結果に応じて前記半導体集積回路に発生している故障が設計要因に基づくものか、あるいはそれ以外の要因によるものかを判定することを特徴とする請求項１４記載の半導体集積回路の故障解析方法。
【請求項１６】
前記ファンクションテストがスキャンテストにより行われることを特徴とする請求項１４記載の半導体集積回路の故障解析方法。
【請求項１７】
故障解析を行う前記半導体集積回路の製造工程時に、前記半導体集積回路の表面に付着しているダストを検査し、ダストが付着している箇所の座標データを生成することを特徴とする請求項１４記載の半導体集積回路の故障解析方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、動作状態の半導体集積回路から放出されるホットエレクトロンによるエミッション像（発光像）を利用して故障箇所の判定を行う半導体集積回路の故障解析装置及び故障解析方法に関する。
【０００２】
【従来の技術】
近年の超高集積度半導体集積回路（ＶＬＳＩ）の大規模化及び高集積化に伴い、故障箇所を判定するための技術開発と解析期間の短縮とが大きな課題となっている。
【０００３】
従来、ＶＬＳＩのファンクション不良解析は、シミュレータとエレクトロンビームテスタ（ＥＢＴ）とを用いた故障箇所判定方法として一般に行われている。
【０００４】
しかし、シミュレータとＥＢＴとを用いた方法は、ＣＡＤ（Ｃｏｍｐｕｔｅｒ　Ａｉｄｅｄ　Ｄｅｓｉｇｎ）とのリンク、故障辞書の作成と実際のシミュレーション解析、故障シミュレーション結果からのプローブポイントの絞り込みを行い、その後、実際にシミュレータとＥＢＴとを用いて解析を行うので、多大な前準備が必要であり、故障箇所を特定するために要する期間が増加する傾向にある。
【０００５】
さらに従来では、スタンバイ−ＥＭＳ（Ｅｍｉｓｓｉｏｎ　Ｍｉｃｒｏ　Ｓｃｏｐｅ）手法が知られている。この手法は、半導体集積回路チップ等のデバイスをスタンバイ状態、あるいは安定した動作状態で保持し、故障箇所で発生するホットエレクトロンを積算することで発光像（エミッション像）を取得し、この発光像に基づいて故障箇所を判定するものである。
【０００６】
しかし、この手法では、安定動作状態が保持しにくいダイナミック型製品や、貫通電流が常時流れる回路を有するアナログ混載製品では、ＥＭＳ解析が不可能である。
【０００７】
このため、本発明者は、良品と不良品の半導体集積回路から放出されるホットエレクトロンによる発光像を比較し、良品の発光像とは異なる位置で発光している発光点を故障箇所と判定する手法を提案した（特開２００１−２０１５４５）。
【０００８】
しかし、この手法では、実際に得られた発光点が真の故障箇所であるとは限らず、この発光点から前段回路を遡った種々の位置での電気信号を、期待値と比較しなければ真の故障箇所を特定することができない。
【０００９】
また、ファンクションテストによる電気的特性の測定結果との一致度に応じた故障モデルを立案できなければ、真の故障箇所とは断定できず、良品と不良品とで発光点に差があったとしてもその箇所が故障箇所であると確定することはできない。
【００１０】
さらに、上記した故障モデルの立案については、半導体集積回路の設計者を含めた技術者により多大な時間をかけて検証する必要がある。例えば１製品について１週間程度の期間を必要としている。
【００１１】
なお、ここでいう故障モデルの立案とは、ファンクションテストのテストパターンと故障箇所との対応関係を定義つけることである。つまり、あるテストパターンを用いたファンクションテストの結果が不良である場合にどの箇所で故障が発生しているかということを、全てのテストパターンについて対応つけることである。
【００１２】
【発明が解決しようとする課題】
このように、良品と不良品の発光像を比較することで故障箇所を特定する従来の手法では、真の故障箇所を特定するために要する期間が長くなるという問題がある。
【００１３】
この発明は上記のような事情を考慮してなされたものであり、その目的は、半導体集積回路の真の故障箇所の特定に要する期間の短縮を図ることができる半導体集積回路の故障解析装置及び故障解析方法を提供することにある。
【００１４】
【課題を解決するための手段】
この発明の半導体集積回路の故障解析装置は、電源電圧及びテスト信号を発生し、故障解析を行う半導体集積回路に供給してファンクションテストを行い、所望の電気的特性が得られない故障箇所のノードを特定するファンクションテスタと、前記電源電圧及びテスト信号を受けて動作する前記半導体集積回路から放出されるホットエレクトロンに基づく発光点を検出して発光像を取得し、この発光像と、故障解析を行う前記半導体集積回路と同一種類の良品の半導体集積回路に前記電源電圧及びテスト信号と同じ電源電圧及びテスト信号を供給して動作させた際にこの良品の半導体集積回路から放出されるホットエレクトロンによる発光像との差に基づいて故障解析を行って、故障解析を行う前記半導体集積回路の故障箇所を特定し、その座標データを生成する発光像解析装置と、前記ファンクションテスタのテスト結果及び発光像解析装置の解析結果を受けて、故障解析を行う前記半導体集積回路に故障が発生しているか否かを判定すると共に故障が発生している際にその故障要因を判定する判定装置とを具備したことを特徴とする。
【００１５】
また、この発明の半導体集積回路の故障解析方法は、故障解析を行う半導体集積回路に電源電圧及びテスト信号を供給してファンクションテストを行い、前記ファンクションテスト時に、前記半導体集積回路から放出されるホットエレクトロンに基づく発光点を検出して発光像を取得し、この発光像と、故障解析を行う前記半導体集積回路と同一種類の良品の半導体集積回路に前記電源電圧及びテスト信号と同じ電源電圧及びテスト信号を供給して動作させた際にこの良品の半導体集積回路から放出されるホットエレクトロンによる発光像との差に基づいて故障解析を行って前記半導体集積回路の故障箇所を特定しかつその座標データを取得し、前記ファンクションテストのテスト結果及び前記発光像による故障解析結果に基づいて、故障解析を行う前記半導体集積回路に故障が発生しているか否を判定すると共に故障が発生している際にその故障要因を判定することを特徴とする。
【００１６】
【発明の実施の形態】
この発明の半導体集積回路の故障解析装置及び方法では、ファンクションテスタとエミッション解析装置を利用したＩＤＤＡ（Ａｃｔｉｖａｔｅ　Ｖｄｄ　Ｓｕｐｐｌｙ　Ｃｕｒｒｅｎｔ）−ＥＭＳ（Ｅｍｉｓｓｉｏｎ　Ｍｉｃｒｏ　Ｓｃｏｐｅ）手法によって故障解析が行われ、故障箇所が特定される。ＩＤＤＡ−ＥＭＳ手法とは、ファンクションテスタによるテスト結果がＮＧ（ファンクションテスト不良）の場合に、故障解析を行う半導体集積回路に対し、ファンクションテスタから不良カテゴリのテストパターンを連続的に供給して半導体集積回路を動作させ、この際に半導体集積回路から放出されるホットエレクトロンによる発光をＥＭＳ解析にて抽出する手法である。
【００１７】
さらにこの発明の半導体集積回路の故障解析装置及び方法では、ファンクションテスタではスキャンテスト手法を用いたテストが行われる。
【００１８】
図１は、この原理を用いたこの発明の第１の実施の形態に係る故障解析装置の構成を示すブロック図である。
【００１９】
ダスト検査装置１１は、故障解析を行う半導体集積回路を製造する際の製造工程の途中で、半導体ウェーハの表面に付着しているダストを検査する。例えばこのダスト検査装置１１は、製造ライン中のフォトマスク焼き付け工程後等、種々の工程の後に、半導体ウェーハ上のダストを例えば光学的顕微鏡などを用いて検査し、ダストが付着している位置の半導体ウェーハ上の座標を検出する。この検査結果は検査データファイル１２に格納される。検査データファイル１２の格納データはダスト管理部１３を経由して制御・判定部１４に送られる。
【００２０】
上記制御・判定部１４には画像表示装置１５が接続されており、この制御・判定部１４の処理内容が画像表示装置１５で表示可能にされている。なお、制御・判定部１４と画像表示装置１５とは、例えばパーソナルコンピュータ１６を用いて構成されていてもよい。
【００２１】
ファンクションテスタ１７は、故障解析を行うウェーハ状態の半導体集積回路のファンクションテストを行う。このファンクションテストはいわゆるスキャンテスト手法により行われる。スキャンテスト手法とは、故障解析を行う半導体集積回路の内部に、直列接続された複数のフリップフロップ回路を作りこんでおき、半導体集積回路上の電極パッドにプローブを接触させた状態で電源電圧及び種々のテストパターンに対応したテスト信号を半導体集積回路に供給することでテストを実行し、電気的特性が不良のノードに対応したテスト結果をこれら複数のフリップフロップ回路のうち対応するものに“Ｈ”レベルまたは“Ｌ”レベルのデータとして格納させ、全てのテスト終了後に先頭のフリップフロップ回路から全てのデータを半導体集積回路の外部に順次読み出すことにより良否判定を行うものである。
【００２２】
そして、このファンクションテストの際に使用されるテストパターンは、テストパターン生成・故障箇所特定部１８によって生成され、テストパターンファイル１９に格納されている。また、上記テストパターンとは別に、故障解析を行う半導体集積回路を動作させるための電源電圧がファンクションテスタ１７から半導体集積回路に供給される。上記テストパターンに基づくテスト信号及び電源電圧が供給されることで、故障解析を行う半導体集積回路のファンクションテストがファンクションテスタ１７で実行される。ファンクションテストのテスト結果は、先に述べたように、半導体集積回路の内部に形成された複数のフリップフロップ回路に“Ｈ”レベルまたは“Ｌ”レベルのデータとして格納される。
【００２３】
上記ファンクションテスタ１７によるテスト結果は診断データとして読み出され、診断データファイル２０に格納される。診断データファイル２０に格納された診断データはテストパターン生成・故障箇所特定部１８に送られる。
【００２４】
上記テストパターン生成・故障箇所特定部１８には、ファンクションテスタ１７でテストされる半導体集積回路に応じた設計データが供給される。この設計データは設計データファイル２１に格納される。テストパターン生成・故障箇所特定部１８は、上記診断データに応じて半導体集積回路に故障が発生しているか否かを判断し、故障が発生していればその故障箇所に応じた不良ノードのデータを設計データに基づいて生成する。この不良ノードのデータは不良ノードファイル２２に格納される。また、不良ノードファイル２２に格納されたデータは制御・判定部１４に送られる。さらに、設計データファイル２１に格納されている設計データは制御・判定部１４にも送られる。
【００２５】
エミッション解析装置２３は、上記ファンクションテスタ１７によるテスト動作時に、故障解析を行う半導体集積回路から放出されるホットエレクトロンによる発光点を検出して発光像（エミッション像）を取得し、ＩＤＤＡ−ＥＭＳ手法によって故障解析を行う。また、エミッション解析装置２３は、故障解析を行う半導体集積回路と同一種類であって、予め良品であることが分かっている半導体集積回路に対し、故障解析を行う半導体集積回路をファンクションテスタ１７を用いてテストする際に、故障解析を行う半導体集積回路に供給される電源電圧と同じ値の電源電圧及びテスト信号と同じテスト信号を供給して動作させた際に取得される発光像を予め保持している。そして、エミッション解析装置２３は、故障解析を行う半導体集積回路をテストした際に取得される発光像と、上記良品の半導体集積回路に対応した発光像とを比較処理し、その比較結果に基づいて、故障解析を行う半導体集積回路の故障箇所を特定し、特定した故障箇所の座標データを生成する。エミッション解析装置２３で生成された故障箇所の座標データは制御・判定部１４に送られる。
【００２６】
なお、半導体集積回路が１回のテスト動作の際に放出するホットエレクトロンによる発光の光量は少ないため、解析可能となるような十分な光量の発光像が得られるまで半導体集積回路を繰り返し動作させて発光量を積算するようにしてもよい。
【００２７】
上記制御・判定部１４は、検査データファイル１２、不良ノードファイル２２及びエミッション解析装置２３から送られるデータに基づいて、故障解析を行う半導体集積回路に故障が発生しているか否かの判定処理を行い、故障が発生している場合にはその箇所の座標データを生成する。また、制御・判定部１４の処理内容は必要に応じて画像表示装置１５に送られ、ここで種々の画像が表示される。
【００２８】
ＳＥＭ（Ｓｃａｎｎｉｎｇ　ｅｌｅｃｔｒｏｎ　ｍｉｃｒｏｓｃｏｐｅ）・ＦＩＢ（Ｆｏｃｕｓ　Ｉｏｎ　Ｂｅａｍ）部２４は、故障解析を行う半導体集積回路の任意の位置にイオンビームを照射することでウェーハに溝を堀り、半導体集積回路の断面の顕微鏡写真（ＳＥＭ像）を取得する。このＳＥＭ・ＦＩＢ部２４によってＳＥＭ像を取得する半導体集積回路上の位置はＣＡＤナビ（ＣＡＤナビゲーション）２５によって決定される。すなわち、ＣＡＤナビ２５には、制御・判定部１４で故障と判定された半導体集積回路上の故障箇所に対応した座標データが送られ、ＳＥＭ・ＦＩＢ部２４において半導体集積回路が載置されているＸＹテーブルの移動制御がこの座標データに応じて行われることで、半導体集積回路上の故障箇所にイオンビームの照射位置が一致するようになる。そして、ＳＥＭ・ＦＩＢ部２４においてウェーハに溝が堀られ、断面の顕微鏡写真が取得される。
【００２９】
また、上記制御・判定部１４は、ダスト検査装置１１、ファンクションテスタ１７及びエミッション解析装置２３等の動作を制御する機能も有する。
【００３０】
このような構成において、制御・判定部１４は、ダスト検査装置１１によって得られるダスト検査結果、ファンクションテスタ１７におけるテスト結果及びエミッション解析装置２３の解析結果を総合して、故障解析を行う半導体集積回路に故障が発生しているか否かを判定すると共に、その故障発生の要因が設計要因（製品固有のもの）によるものなのか、あるいは製造時における欠陥なのかを判定する。製造時における欠陥はダスト付着が原因による。また、故障解析が行われた後、画像表示装置１５では、故障解析が行われたものと同一種類の半導体集積回路のレイアウトパターンと共に、故障箇所に対応した座標データに基づいて、レイアウトパターン上の故障箇所に対応した位置に、故障であることを示す表示が重なった状態で画像表示がなされる。
【００３１】
また、ダスト付着が原因で製造時に欠陥が発生した場合には、その結果がダスト管理部１３に送られ、製造工程に対してフィードバックされる。
【００３２】
図２は、図１中のファンクションテスタ１７及びエミッション解析装置２３の処理動作の一例を示すフローチャートである。
【００３３】
まず、ステップＳＴ１で解析対象の半導体ウェーハの測定が行われる。すなわち、解析対象ウェーハが動作状態にされてホットエレクトロンによる発光が検出され、発光像が取得される。つまり、ファンクションテスタ１７によって、故障解析を行うウェーハ状態の半導体集積回路に対して全てのテストモードのファンクションテストが実行され、その際に得られた発光点をマップ上の対応する位置にプロットしたウェーハマップが取得される。
【００３４】
次に、ステップＳＴ２では解析対象ウェーハが測定実績のある製品であるか否かが判定される。測定実績がない製品の場合には、ステップＳＴ３においてテストプログラムの準備が行われる。
【００３５】
ステップＳＴ３では、解析対象ウェーハに供給するためのテスト信号の周波数や電源電圧の値を種々に異ならせて組み合わせた数パターンのテストプログラムが用意される。
【００３６】
次のステップＳＴ４では、用意された上記テストプログラムに基づいて解析対象ウェーハがテストされ、ＥＭＳ条件出しを行うための詳細観察が行われる。すなわち、テスト信号の周波数、電源電圧の値及び発光点の積算時間が指定された１つのテスト条件でファンクションテストが行われ、このテストの際に発生するホットエレクトロンによる発光が検出され、発光像が取得される。
【００３７】
次に、ステップＳＴ５では、予め用意された全てのテスト条件でのファンクションテストが終了したか否かが判定される。全てのテスト条件でのファンクションテストが終了していなければ、先のステップＳＴ４に戻り、新たなテスト条件でファンクションテストが行われる。一方、全てのテスト条件のファンクションテストが終了していればステップＳＴ６に進む。
【００３８】
ステップＳＴ６では、擬似発光特性曲線を用いた最適条件が抽出される。
【００３９】
以下、このステップＳＴ６の処理内容について説明する。故障解析を行うウェーハが、例えば図３に示すように、ＰチャネルのＭＯＳトランジスタ３１とＮチャネルのＭＯＳトランジスタ３２とからなるＣＭＯＳインバータ回路を含んでおり、故障解析を行うウェーハではＰチャネルのＭＯＳトランジスタ３１のソース・ドレイン間がショートしているような故障が発生していると仮定する。
【００４０】
上記のような回路構成をそれぞれ有する良品及び不良品のウェーハに対してテスト信号を供給してそれぞれ動作させ、さらにエミッション解析装置２３によってそれぞれの発光像を取得する。このとき、先に述べたように、半導体集積回路が１回に動作する際に放出されるホットエレクトロンによる発光量は少ないため、エミッション解析装置２３で解析可能となるような十分な光量の発光像が得られるまで、良品及び不良品のサンプルをそれぞれ繰り返し動作させて、発光像を積算する。
【００４１】
図４は、テスト時に上記両トランジスタ３１、３２のゲート共通接続ノードである入力端子に入力される信号ＩＮと、上記両トランジスタ３１、３２のドレイン共通接続ノードである出力端子から出力される信号ＯＵＴを、このＣＭＯＳインバータ回路に流れる電流ＩＤＤと共に示した波形図である。
【００４２】
入力信号ＩＮが“Ｈ”レベルのときは、ＰチャネルのＭＯＳトランジスタ３１がオフし、ＮチャネルのＭＯＳトランジスタ３２がオンするので、出力信号ＯＵＴは本来ならば“Ｌ”レベルになるはずである。しかし、不良品ではＰチャネルのＭＯＳトランジスタ３１のソース・ドレイン間がショートしているので、出力信号ＯＵＴは“Ｈ”レベルになる。
【００４３】
一方、入力信号ＩＮが“Ｌ”レベルのときは、ＰチャネルのＭＯＳトランジスタ３１がオンし、ＮチャネルのＭＯＳトランジスタ３２がオフするので、出力信号ＯＵＴは“Ｈ”レベルになる。
【００４４】
従って、ＮチャネルのＭＯＳトランジスタ３２がオンしている期間に流れる電流ＩＤＤは良品に比べて不良品の方が多くなり、この電流の差が発光量の差として現れる。
【００４５】
しかし、ＰチャネルのＭＯＳトランジスタ３１及びＮチャネルのＭＯＳトランジスタ３２がオンからオフあるいはオフからオンに切り替わる際にそれぞれ大きな貫通電流が流れるので、電流ＩＤＤの値は良品及び不良品共にこれら切り替わり時に大きくなる。このようにトランジスタのスイッチングに伴って流れる貫通電流により疑似発光が生じるが、この疑似発光量は良品及び不良品共に貫通電流の値が同じなのでほぼ同じ光量になる。なお、擬似発光が生じる箇所は、トランジスタのスイッチングに伴って貫通電流が流れる箇所の他に、負荷素子を介して常時電流が流れるような箇所などがある。
【００４６】
このような疑似発光を低減するには、テスト時にウェーハに供給される電源電圧、テスト信号の周波数、ＥＭＳ積算時間を適正化する必要がある。
【００４７】
本発明者は、疑似発光に関して電源電圧とテスト信号の周波数の適正化を検討するために、種々の値の電源電圧と周波数及び積算時間における疑似発光の発生数を調べた。その結果を図５の特性図に示す。図５は縦軸にＥＭＳ積算時間（ｓ）を、横軸に動作電圧（Ｖ）をそれぞれ取り、動作周波数が１００ＫＨｚと４ＭＨｚの２種類の特性をとったものである。
【００４８】
例えば、疑似発光がサンプル全体で１０個以下の場合が解析可能であるという条件にすれば、図中の特性曲線よりも左側は解析可能領域であり、かつ特性曲線上の点は全て解析可能な最適条件となる。従って、解析を行うサンプルに応じてこの条件を使い分けることで、疑似発光の影響を受けないで、効率のよい解析を行うことができる。
【００４９】
つまりステップＳＴ６では、図５に示すような、より良い解析を行うための最適な電源電圧の値や周波数などの条件が抽出される。
【００５０】
先のステップＳＴ２において、図５に示すような条件抽出が既になされている場合、その製品は測定実績があると判断される。
【００５１】
ステップＳＴ６の後、あるいはステップＳＴ２において測定実績がある製品であると判定された場合には、ステップＳＴ７においてＥＭＳ自動観察がなされる。つまり、図５の特性図中で疑似発光の影響を受けずに解析が可能な電源電圧の値、周波数及び積算時間が指定されて発光像が取得される。この発光像の取得は必要な回数だけ行われる。
【００５２】
次のステップＳＴ８では、発光像の発光点の自動集計が行われて、故障箇所が特定される。すなわち、各座標位置毎に発光数がカウントされ、発光が生じている箇所に故障が発生していると特定され、発光のカウント数と共に故障箇所の座標データが生成され、制御・判定部１４に送られる。
【００５３】
図６は、エミッション解析装置２３から送られたデータに基づき、制御・判定部１４で処理された故障判定結果の一例を示している。図６において、４０は故障解析が行われたウェーハ上の１個のチップのレイアウトパターンを、故障と特定された故障箇所の表示と共に示している。図中のＡ点では発光が１０回カウントされ、Ｂ点では発光が３回カウントされ、Ｃ点及びＤ点ではそれぞれ発光が１回カウントされたことを示している。これら発光のカウント数の区別は、画像表示装置１５の表示画面における表示色を異ならせることなどにより行われる。
【００５４】
また、ファンクションテスタ１７におけるテストの結果、所望の電気的特性が得られておらず故障と特定された箇所の不良ノードデータに基づき、画像表示装置１５では、半導体集積回路のレイアウトパターンと共に、故障箇所に対応した不良ノードデータに基づいて、レイアウトパターン上の故障箇所に対応した位置に、故障であることを示す表示が重なった状態で画像表示を行わせることもできる。
【００５５】
先に述べたように制御・判定部１４は、ダスト検査装置１１によって得られるダスト検査結果、ファンクションテスタ１７におけるテスト結果及びエミッション解析装置２３の解析結果を総合して、故障解析を行う半導体集積回路に故障が発生しているか否かを判定し、かつその故障要因を判定する。例えば、制御・判定部１４は、エミッション解析装置２３から送られたデータに基づき、発光点のカウント数で閾値を設定し、カウント数がこの閾値を超えた箇所の故障要因を設計要因と判定し、それ以外の故障箇所の故障要因を製造上の欠陥に基づくものと判定する。なお、上記閾値は、ダストの発生確率、設計基準の厳しい領域（クリティカルエリア）の占有率、ＴＥＧ（Ｔｅｓｔ　Ｅｌｅｍｅｎｔ　Ｇｒｏｕｐ）製品とＤ０（単位面積当たりのダストの数）との相関関係などを考慮して設定される。
【００５６】
また、制御・判定部１４は、故障箇所の発光点の座標とレイアウトとをリンクさせ、その前段回路まで追いかけてファンクションテスタ１７におけるテスト結果を検証することで真の故障箇所を特定する。その際に故障解析を行う半導体集積回路の設計データが用いられる。特に故障要因が設計要因である場合には、真の故障箇所を容易に特定することができ、短時間で故障要因を絞り込むことができる。
【００５７】
このように、第１の実施形態の故障解析装置及び故障解析方法によれば、半導体集積回路の真の故障箇所の特定に要する期間の短縮を図ることができ、かつ真の故障箇所を自動的に特定することができる。また、故障箇所が設計要因によるものか、そうでないかが特定できるので、故障箇所が設計要因による場合にその結果を直ちに設計にフィードバックすることができる。これによって、レイアウトの部分的修正や設計基準の見直しを図ることができる。
【００５８】
また、ダストの付着による故障要因の場合には、製造工程にその旨をフィードバックするので、直ちに製造工程に故障判定結果を反映させることができる。
【００５９】
さらに、ＳＥＭ・ＦＩＢ部２４及びＣＡＤナビ２５によって、半導体集積回路の故障箇所に対応した位置のウェーハに溝が堀られ、半導体集積回路の故障箇所に対応した位置のＳＥＭ像が自動的に取得されるので、その後の物理解析が容易となる。
【００６０】
図７は、この発明の第２の実施の形態に係る故障解析装置の構成を示すブロック図である。
【００６１】
この故障解析装置では、エミッション解析装置２３とパーソナルコンピュータ１６との間に、新たにナビケーションツールユニット２６が追加されている。
【００６２】
上記第１の実施の形態の故障解析装置において、ファンクションテスタ１７ではスキャンテスト手法によるファンクションテストが行われる場合を説明した。このスキャンテスト手法によるファンクションテストを行うことによって真の故障箇所を容易に特定することができる。
【００６３】
しかし、解析が行われる半導体集積回路がスキャンテスト手法によるファンクションテストに対応していない場合、ファンクションテスタ１７ではスキャンテスト手法によらないファンクションテストを行わなければならない。このようなスキャンテスト手法によらないファンクションテストの結果を用いる場合、真の故障箇所の特定は容易ではない。
【００６４】
そこで、この第２の実施の形態に係る故障解析装置では、ナビケーションツールユニット２６を設けることで、真の故障箇所の特定を容易にしている。
【００６５】
ナビケーションツールユニット２６は、故障解析を行う半導体集積回路のネットデータ、すなわち回路内の全てのノードデータ（接続データ）及び座標データを有しており、ナビケーションツールユニット２６から発光点の座標データを受け、この座標データに対応したノードの前段回路のノードに応じたノードデータと座標データとを発生する。そして、制御・判定部１４は、検査データファイル１２、不良ノードファイル２２及びナビケーションツールユニット２６から送られるデータに基づいて、故障解析を行う半導体集積回路に故障が発生しているか否かの判定処理を行い、故障が発生している場合にはその箇所の座標データを生成する。
【００６６】
なお、この発明は上記した各実施の形態に限定されるものではなく種々の変形が可能であることはいうまでもない。例えば上記各実施の形態ではウェーハ状態で半導体集積回路の故障解析を行う場合について説明したが、これは個々のチップに分割された状態で行ってもよい。さらに上記各実施の形態では半導体集積回路が製品の場合を説明したが、これはＴＥＧのみによって構成された半導体集積回路の故障解析にも実施できる。
【００６７】
【発明の効果】
以上説明したようにこの発明によれば、半導体集積回路の真の故障箇所の特定に要する期間の短縮を図ることができ、かつ真の故障箇所を自動的に特定することができる半導体集積回路の故障解析装置及び故障解析方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る故障解析装置の構成を示すブロック図。
【図２】図１中のファンクションテスタ及びエミッション解析装置の処理動作の一例を示すフローチャート。
【図３】図１の故障解析装置で解析を行うウェーハに形成された回路の一例を示す回路図。
【図４】図３の回路における入出力信号とそこに流れる電流の波形を示す図。
【図５】種々の電源電圧と周波数及び積算時間における疑似発光の発生数を示す特性曲線図。
【図６】図１に示す解析装置においてエミッション解析装置で得られた発光像を処理した画像の一例を示す図。
【図７】この発明の第２の実施の形態に係る故障解析装置の構成を示すブロック図。
【符号の説明】
１１…ダスト検査装置、
１２…検査データファイル、
１３…ダスト管理部、
１４…制御・判定部、
１５…画像表示装置、
１６…パーソナルコンピュータ、
１７…ファンクションテスタ、
１８…テストパターン生成・故障箇所特定部、
１９…テストパターンファイル、
２０…診断データファイル、
２１…設計データファイル、
２２…不良ノードファイル、
２３…エミッション解析装置、
２４…ＳＥＭ・ＦＩＢ部、
２５…ＣＡＤナビ（ＣＡＤナビゲーション）。
２６…ナビケーションツールユニット。
【図１】
2004045132.tif 000003
【図２】
2004045132.tif 000004
【図３】
2004045132.tif 000005
【図４】
2004045132.tif 000006
【図５】
2004045132.tif 000007
【図６】
2004045132.tif 000008
【図７】
2004045132.tif 000009