(57)【要約】【課題】基板とこの基板上に搭載されたチップとの間に、アンダーフィルを充填するパッケージ構造の半導体装置では、基板周辺に配置された外部端子又は端子ランドにアンダーフィルが付着し、以後に行われる接合の際等に、接合不良が発生することが判明した。【解決手段】チップ周辺の基板上に配列される外部端子又は端子ランドの配列に、無配列部分を設け、この無配列部分を介して、アンダーフィルを注入することにより、アンダーフィルの外部端子又は端子ランドに対する付着を防止できる。【選択図】      図１
2004281973.tif 000002
【特許請求の範囲】
【請求項１】
予め定められた形状の基板と、当該基板上にフリップチップ実装されたチップと、前記チップ周辺の前記基板上に前記基板形状に沿って配列された外部端子配列又は端子ランド配列とを備え、前記外部端子配列又は端子ランド配列は実質的に所定の間隔で連続的に配列された連続配列部分と、外部端子又は端子ランドの無い無配列部分とを有していることを特徴とする半導体装置。
【請求項２】
請求項１において、前記基板は矩形形状を有し、前記外部端子配列又は端子ランド配列の前記連続配列部分は前記矩形形状基板の互いに対向する２辺に沿って設けられ、前記外部端子配列又は端子ランド配列の前記無配列部分は、前記対向する２辺と直交する２辺の少なくとも一辺上に設けられていることを特徴とする半導体装置。
【請求項３】
請求項２において、前記外部端子配列又は端子ランド配列の前記無配列部分は、前記直交する２辺の双方に設けられていることを特徴とする半導体装置。
【請求項４】
請求項１において、前記基板は矩形形状を有し、前記外部端子配列又は端子ランド配列の無配列部分は前記矩形形状基板の角部周辺に設けられていることを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれかにおいて、前記基板と前記チップとの間には、アンダーフィルが充填されていることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれかにおいて、前記外部端子配列又は端子ランド配列の無配列部分は前記アンダーフィルを充填するのに充分な幅を有していることを特徴とする半導体装置。
【請求項７】
予め定められた形状の基板と、当該基板上にフリップチップ実装されたチップと、前記チップ周辺の前記基板上に前記基板形状に沿って配列された外部端子配列とを備え、前記外部端子配列は実質的に所定の間隔で連続的に配列された連続配列部分と、外部端子の無い無配列部分とを有し、前記外部端子配列の連続配列部分は前記基板の前記チップ搭載面上に突出していることを特徴とする半導体装置。
【請求項８】
請求項７において、前記外部端子配列の連続配列部分はチップを搭載した他の基板のチップ搭載面の裏面に積層され、積層構造を有していることを特徴とする半導体装置。
【請求項９】
予め定められた形状の基板と、当該基板上にフリップチップ実装されたチップと、前記チップ周辺の前記基板上に前記基板形状に沿って配列された外部端子配列とを備え、前記外部端子配列は実質的に所定の間隔で連続的に配列された連続配列部分と、外部端子の無い無配列部分とを有し、前記外部端子配列の連続配列部分は前記基板の前記チップ搭載面とは反対側の面上に突出していることを特徴とする半導体装置。
【請求項１０】
請求項９において、前記外部端子配列の連続配列部分は、チップを搭載した他の基板のチップ搭載面に取り付けられることにより、積層構造を有していることを特徴とする半導体装置。
【請求項１１】
基板上にフリップチップ実装されたチップと、前記チップ周辺の前記基板上に前記基板形状に沿って配列された外部端子配列又は端子ランド配列とを備え、前記外部端子配列又は端子ランド配列は実質的に所定の間隔で連続的に配列された連続配列部分と、外部端子又は端子ランドの無い無配列部分とを有する部材を用意し、前記無配列部分から前記基板とチップとの間にアンダーフィルを充填することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パッケージ構造を有する半導体装置に関し、特に、基板上にチップを実装した構造を有する半導体装置に関する。
【０００２】
【従来の技術】
各種のデバイスや携帯機器等には、パッケージ構造の半導体装置、特に、半導体メモリが使用されている。一方、これらデバイス、携帯機器等を構成するシステム全体のメモリ容量は市場ニーズから増加の一途を辿っている。これに対応するため、半導体メモリを構成するメモリチップ自体の容量も著しく増加しているが、これと並行してパッケージを積層することで大容量を達成する技術の発展にもめざましいものがある。
【０００３】
多くのパッケージ積層技術が提案される中で、薄型化を達成できるパッケージ構造を有する半導体装置として、基板にチップをフリップチップ実装し、チップと基板との間をアンダーフィルで充填した構造のものがある。この場合、チップは基板の一表面に搭載され、チップ周辺には、複数の端子ランドが設けられ、当該端子ランド上には外部端子がバンプ状に形成されている。外部端子は、通常、基板のチップ搭載面上に設けられ、これら外部端子は他の基板上に設けられた端子ランドに電気的に接続され、積層構造を形成している。
【０００４】
このような半導体装置では、外形標準化やシステム小型化の要求からパッケージ外形の小型化にも対応していく必要がある。この種の半導体装置がメモリモジュールに実装される場合、メモリモジュール外形が標準化されているためパッケージ外形が制限される。また、携帯機器などシステム全体の小型化に対応するにはパッケージ外形を小型化する必要がある。一方、メモリチップ自体の容量増加からチップサイズが大きくなっている。このため、この種の半導体装置において、外部端子を配置できる領域はチップ端から外側にできる限り狭い範囲、約数ｍｍの範囲に限定されているのが実情である。
【０００５】
また、特許文献１には、チップと基板との間に樹脂を充填する際、チップ外縁、基板外縁間の距離が微小になっても、パッケージの仕上がり寸法のばらつきや外観上の不具合の発生を防止できる片面樹脂封止型パッケージ構造を有する半導体装置が開示されている。特許文献１では、チップ、基板間に対して毛細管現象を利用して樹脂を流し込む際、ほぼ一定量の樹脂を安定、確実に供給するために、樹脂供給補助用の補助板を使用し、この補助板の上面が基板の一主面にほぼ水平になるように補助板の端面を基板の一端面に対して密着させ、この状態で、チップ、基板間に樹脂を供給している。
【０００６】
【特許文献１】
特開平８−１５３７４１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、特許文献１は、基板上に搭載されたチップの外周に当該チップに隣接して配置される端子ランド及び当該端子ランド上に形成される外部端子の樹脂供給に対する影響については何等指摘されていない。
【０００８】
一方、基板とチップの間に、樹脂をアンダーフィルとして充填するパッケージ構造の半導体装置では、次のような問題が生じた。即ち、アンダーフィルを充填する際に、アンダーフィル充填面上、及び、アンダーフィル充填領域となるチップの外側近傍に配置される外部端子若しくは端子ランドにアンダーフィルが付着してしまう現象が発生した。このように、外部端子もしくは端子ランドにアンダーフィルが付着すると、マザーボードへの実装や外部端子形成において接続不良が生じてしまい、半導体装置の歩留まりが著しく低下してしまうる。
【０００９】
本発明の目的は、外部端子或いは端子ランドに対するアンダーフィルの付着及びこれによる接触不良を無くすことができる半導体装置を提供することである。
【００１０】
本発明の他の目的は、前述した問題を解決するために、端子配置を最適化した半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の一態様によれば、予め定められた形状の基板と、当該基板上にフリップチップ実装されるチップと、前記チップ周辺の前記基板上に前記基板形状に沿って配列された外部端子配列（又は端子ランド配列）とを備え、前記外部端子配列（又は端子ランド配列）は実質的に所定の間隔で連続的に配列された連続配列部分と、外部端子（又は端子ランド）の無い無配列部分とを有していることを特徴とする半導体装置が得られる。
【００１２】
基板が矩形形状を有している場合、前記外部端子（又は端子ランド）の前記無配列部分は、前記対向する２辺と直交する２辺の双方又は一辺上に沿って設けられても良いし、或いは、矩形形状基板の角部周辺に設けられても良い。更に、本発明に係る半導体装置は前記基板と前記チップとの間に、充填されたアンダーフィルを有している。
【００１３】
本発明の別の態様によれば、基板上に実装されたチップと、前記チップ周辺の前記基板上に前記基板形状に沿って配列された外部端子配列とを備え、前記外部端子配列は実質的に所定の間隔で連続的に配列された連続配列部分と、外部端子の無い無配列部分とを有し、前記外部端子配列の連続配列部分は前記基板の前記チップ搭載面或いは当該チップ搭載面とは反対側の面上に突出していることを特徴とする半導体装置が得られる。この場合、前記外部端子配列の連続配列部分は、チップを搭載した他の基板のチップ搭載面に取り付けられることにより、積層構造を有する半導体装置を構成することができる。
【００１４】
本発明の更に他の態様によれば、基板上に実装されたチップと、前記チップ周辺の前記基板上に前記基板形状に沿って配列された外部端子配列又は端子ランド配列とを備え、前記外部端子配列又は端子ランド配列は実質的に所定の間隔で連続的に配列された連続配列部分と、外部端子又は端子ランドの無い無配列部分とを有する部材を用意し、前記無配列部分から基板とチップとの間に、アンダーフィルを充填することを特徴とする半導体装置の製造方法が得られる。
【００１５】
【発明の実施の形態】
図１及び図２を参照して、本発明に第１の実施形態に係る半導体装置を説明する。図２に示すように、本発明に係る半導体装置は、チップ（例えば、メモリチップ）１及び当該チップ１を実装する基板１０とを備え、チップ１上にはチップ側パッド２、基板１０上には基板側パッド１１及び基板配線１２が設けられている。基板側パッド１１とチップ側パッド２とは、金バンプ３によって接続されている。更に、チップ１と基板１０との間には、樹脂によって形成されたアンダーフィル２０が充填されており、当該アンダーフィル２０はチップ１の周辺及び基板１０の裏側まで広がっている。また、チップ１の周辺の基板１０上には、端子ランド３１が形成されており、当該端子ランド３１には、ボール状の外部端子３０が設けられ、図示された例では、当該外部端子３０は基板１０のチップ１搭載面側に突出している。
【００１６】
図１に示されているように、平面的には、チップ１は矩形形状の基板１０の中央に搭載されており、当該チップ１の外側に外部端子３０が配置されている。図示された外部端子３０の配列は、矩形形状の基板１０の３辺の外周に沿って実質的に等間隔で配列した部分３０ａ、３０ｂ、３０ｃと、外部端子が配列されていない無配列部分４０とを有している。ここで、外部端子配列部分３０ａ、３０ｂ、３０ｃは外部端子３０が規則的に連続して配列されているため、連続配列部分と呼ぶものとする。尚、外部端子３０の下地となる端子ランド３１も外部端子３０と同様に配列されている。
【００１７】
図１に示された外部端子配列を適用した図２のパッケージの構造は、チップを基板にフリップチップ実装し、チップと基板との間をアンダーフィルで充填した構造となる。この場合、外部端子３０配列は平面的にはチップ１の外側に配置され（図１）、且つ、断面方向にはチップ１の搭載面側からチップ１の方向に突出している。
【００１８】
図１に示された外部端子配列は、基板１０とチップ１との間にアンダーフィル２０を充填する際に、非常に有効である。これは、外部端子３０を配置しない無配列部分からアンダーフィル２０を注入できるからである。このような構成にすれば、外部端子３０もしくは端子ランド３１にアンダーフィル２０が付着することなくアンダーフィル２０を注入できるため、マザーボードへの実装や外部端子形成において生じる接続不良を防ぐことができる。
【００１９】
また、一点からアンダーフィルを注入する場合に比べると、外部端子３０を配置しない領域をある程度の長さにわたって設けることで、アンダーフィル注入口が十分確保でき、外部端子を配置しない領域に十分かつ連続的なアンダーフィル２０の貯留場を形成できる。さらに、この時、ボイドの発生を抑制し、十分な充填（濡れ）を確保できる。また、ある程度の長さにわたってアンダーフィル２０を供給できるため、タクトを短くできる効果が得られる。
【００２０】
図２に示されたパッケージ構造の半導体装置を形成するプロセスを図３を参照して説明する。図３に示された工程ＰＦ１では、チップ１を基板１０にフリップチップ実装する。図示された例では、チップ１の所定の電極パッド（チップ側パッド）に、金バンプ３が形成されている。実装の際、基板１０のパッド上にも金めっきを施しておき、金バンプ３と金／金接合することにより、チップ１を基板１０に実装しても良いし、或いは、基板側パッド１１（図２）に、はんだを供給しておき、金バンプ３と金／はんだ接合する方法を用いて金バンプ３と基板側パッド１１とフリップチップ接合することにより、チップ１を基板１０に実装しても良い。尚、金バンプ３の代わりにはんだを用いてもよく、本発明はフリップチップ接合による実装方法に限定されるものではない。
【００２１】
図３に示された基板１０のチップ１の周辺領域には、端子ランド３１の連続配列部分が矩形形状の基板１０の３辺に沿って形成されており、残りの一辺には、端子ランドが形成されていない。
【００２２】
次に、工程ＰＦ２において、チップ１と基板と１０の間に、アンダーフィル２０が充填される。アンダーフィル２０はノズル２１から供給され、毛細管現象によりチップ１と基板１０との間のギャップに充填される。充填後、所定の硬化温度まで加熱しアンダーフィル２０を硬化させることにより、チップ１と基板１０とを一体化した部材を形成する。
【００２３】
次に、工程ＰＦ３において、外部端子３０を、端子ランド３１上に搭載する。この関係で、外部端子３０の配列は端子ランド３１の配列と同様に、基板１０の３辺に沿う連続配列部分と基板１０の一辺に沿って無配列部分を有している。この場合、外部端子３０としては、例えば、はんだボールを用いる。はんだボールとしては、例えば、共晶（ＰｂＳｎ）や鉛フリー（ＳｎＡｇＣｕ）のはんだボールを用いる。こうして、工程ＰＦ４において、図２に示されたパッケージ構造の半導体装置が得られる。尚、図３において工程ＰＦ２と工程ＰＦ３を入替えたフローとしてもよいし、工程ＰＦ３を工程ＰＦ１の前に行うフローとしてもよく、プロセスフローの順番は図３に示された例に限定されるものではない。
【００２４】
このようにして完成された図２の構造のパッケージは、平面的にはチップ１の外側に外部端子３０が配置され、基板１０のチップ１の搭載側に、他の基板を積層することができる。
【００２５】
図８を参照すると、図１乃至図３に示されパッケージ構造を多段積層して構成された半導体装置が示されている。図示された例では、２つのパッケージ構造の部材（ここでは、第１及び第２のパッケージ５１及び５２と呼ぶ）が積層されている。各パッケージ５１及び５２は図８からも明らかな通り、基板１０のチップ１搭載面側に突出した外部端子３０を有しており、第１のパッケージ５１の外部端子３０によって第２のパッケージ５２に接続されている。尚、本実施の形態における基板１０はテープ或いはセラミック材料によって構成することができ、構成材料に限定されるものではない。
【００２６】
図４を参照して、本発明の第２の実施形態に係る半導体装置を説明する。この場合も、図２と同様な断面の構造を有しているものとする。図４に示された実施形態の半導体装置は矩形形状の基板１０の中央部分にフリップチップ実装されたチップ１を備え、当該基板１０とチップ１との間には、図２に示すように、アンダーフィル２０が充填されている。
【００２７】
また、図４に示された半導体装置は矩形形状の基板１０上に、同じく矩形形状のチップ１の外周に沿って配列された外部端子３０を備えている。図示された外部端子３０は図２に示されているように、基板１０のチップ１搭載面上に突出するように配置され、基板１０の３辺に沿って配列された連続配列部分３０ａ、３０ｂ、３０ｃを有し、基板１０の残りの一辺上には外部端子が配列されていない。このため、図示された例では、外部端子の無配列部分４０ａが基板１０の残りの一辺全体に亘っていることが判る。図４に示された構成によっても、図１の場合と同様な効果が得られる。
【００２８】
即ち、第２の実施形態の外部端子配列を適用した場合、図３に示したように、工程ＰＦ２においてアンダーフィル２０を充填する際に、外部端子３０を配置しない無配列部分４０ａからアンダーフィル２０が注入される。これによって、外部端子３０もしくは端子ランド３１にアンダーフィル２０が付着することなく、アンダーフィル２０を注入できるため、マザーボードへの実装や外部端子３０の形成において生じる接続不良を防ぐことができる。外部端子３０の無配列部分４０ａを基板１０の一辺全体に亘って設けることにより、十分かつ連続的なアンダーフィル２０の貯留場を形成でき、アンダーフィル注入口が十分確保できる。
【００２９】
図５を参照して、本発明の第３の実施形態に係る半導体装置を説明する。この実施形態に係る半導体装置は図２に示すような断面構造を備えている。図５からも明らかな通り、外部端子３０の配列は基板１０の互いに対向する２辺に沿って配置された連続配列部分３０ｂ、３０ｃと、前述した２辺と交叉する下辺に配置された２つに分断された連続配列部分３０ａ’とを有している。この結果、図示された例では、外部端子の無配列部分４０ａ、４０ｂが図の上辺及び下辺に沿って設けられている。この構成によれば、アンダーフィルを２つの無配列部分４０ａ、４０ｂから供給することができる。
【００３０】
図６を参照して、本発明の第４の実施形態に係る半導体装置を説明する。この例の半導体装置も図２に示された断面構造を備えている。この例では、矩形形状の基板１０の互いに対向する２辺に沿って、外部端子３０の連続配列部分３０ｂ、３０ｃが形成されており、残りの２辺上には、外部端子が配列されていない。この結果、基板１０の２つの辺とチップ１との間には、２つの外部端子無配列部分４０ａ、４０ｃが形成されている。この構成によっても、他の実施形態と同様に、無配列部分４０ａ、４０ｃを利用してチップ１と基板１０との間のギャップにアンダーフィル２０を外部端子３０もしくは端子ランド３１に付着することなく、充填することができ、マザーボードへの実装や外部端子３０の形成において生じる接続不良を防ぐことができる。
【００３１】
図７を参照すると、本発明の第５の実施形態に係る半導体装置は基板１の角部を挟む２辺に外部端子の無配列部分４０ｄを有している点で他の実施形態と異なっている。換言すれば、図示された無配列部分４０ｄは、矩形形状の基板１０の１辺の少なくとも一部と、当該１辺に対し交叉する辺の少なくとも一部で、且つ、両辺の交点を含んで連続的、且つ、鍵状に設けられている。この結果、外部端子３０の連続配列部分は基板１０の下辺に沿って配列された連続配列部分３０ａ、当該下辺と交叉する左側辺から上辺の一部まで延びる連続配列部分３０ｃ’、及び、同様に下辺と交叉する右側辺の一部に形成された連続配列部分３０ｂ’とによって構成されている。
【００３２】
この実施形態に係る外部端子配置を使用した場合、図３に示された工程ＰＦ２においてアンダーフィル２０を充填する際に、外部端子の無配列部分４０ｄからアンダーフィル２０を注入することができる。このように、無配列部分４０ｄからアンダーフィル２０を注入すれば、外部端子３０もしくは端子ランド３１にアンダーフィル２０が付着することなくアンダーフィル２０を注入できる。したがって、前述した実施形態と同様に、マザーボードへの実装や外部端子３０の形成において生じる接続不良を防ぐことができる。
【００３３】
図９を参照して、本発明の他の実施形態に係る半導体装置を説明する。前述した実施形態の半導体装置は基板１０のチップ１搭載面側に外部端子３０を突出形成していたが、図９に示された半導体装置は基板のチップ搭載面とは反対側（即ち、裏面）側に外部端子を突出形成している点で、他の実施形態の半導体装置とは相違している。
【００３４】
具体的に説明すると、図９に示された半導体装置は、チップ９０１を基板９１０にフリップチップ実装し、チップ９０１と基板９１０との間に、アンダーフィル９２０が充填された構成を備えている。更に、外部端子９３０は平面的には、図１、４、５、６、又は７に示された配列と同様に配列されており、且つ、断面方向には、図９に示されているように、チップ９０１の搭載側とは反対側に突出している。
【００３５】
図９に示されたパッケージ構造の半導体装置は、図１０に示すように、他のパッケージ構造の基板９１０のチップ９０１の搭載面に実装され、積層された半導体装置を構成する。図１０からも明らかな通り、積層されたパッケージのうち、上側に位置するパッケージの外部端子９３０は、下側に位置するパッケージの端子ランド９３１上に接続されることになる。
【００３６】
ここで、図９に示された構造の半導体装置において、外部端子を基板９１０の４辺全てに亘って連続的に配列したものとする。この場合、アンダーフィル９２０注入面と外部端子９３０の形成面が異なるため、チップ９０１の端から基板９１０端までの間の領域を全て使ってアンダーフィル９２０を注入できるが、このときアンダーフィル９２０注入面側の端子ランド９３１の一部はアンダーフィル９２０により絶縁された状態となってしまう。図９に示す半導体装置は、図１０のように、他の基板９１０上に積層して用いられることを前提としているため、積層時に上側パッケージの外部端子９３０と下側パッケージの端子ランド９３１を接合する必要がある。しかしながら、前述したとおり、下側パッケージの端子ランド９３１の一部はアンダーフィル９２０により絶縁された状態となっているため、上側パッケージと下側パッケージの接合不良を生じる。
【００３７】
これに対し、図９の構造のパッケージの外部端子９３０を平面的に、図１、４、５、６、又は７に示された配列にすることにより、前述した接合不良を防止できる。即ち、図３に示された工程ＰＦ２において、アンダーフィル９２０を充填する際に、断面方向から見て端子ランド９３１を配置しない無配列部分領域からアンダーフィル２０を注入する。このようにすれば、断面方向から見て外部端子９３０の連続配列部分の端子ランド９３１がアンダーフィル９２０により絶縁された状態になることはない。従って、図９の構造のパッケージを積層して図１０に示す積層パッケージを形成する場合において、上側パッケージと下側パッケージの接合不良を防ぐことができる。
【００３８】
尚、外部端子又は端子ランドの配列中における無配列部分の形状は、何等、図示された配列に限定されず、アンダーフィルを充填できる幅を確保できるのであれば、種々の配列が容易に考えることができる。また、  基板及びチップの形状は、矩形形状に限定されるものではなく、基板の角部に面取りが施されている場合等にも、本発明は適用できる。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、チップを搭載する基板の周辺の一部に、外部端子又は端子ランドを配列しない無配列部分を設け、この無配列部分を通して樹脂等を基板とチップ間のギャップに注入することにより、外部端子又は端子ランドに樹脂が付着するのを防止することができ、この結果、他のマザーボードへの実装、他の基板への実装、或いは、外部端子の形成の際等において、接合不良が発生するのを防ぐことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置を示す平面図である。
【図２】本発明に係る半導体装置を説明するための断面図である。
【図３】本発明に係る半導体装置の製造工程を説明する分解斜視図である。
【図４】本発明の第２の実施形態に係る半導体装置を説明する平面図である。
【図５】本発明の第３の実施形態に係る半導体装置を説明する平面図である。
【図６】本発明の第４の実施形態に係る半導体装置を説明する平面図である。
【図７】本発明の第５の実施形態に係る半導体装置を説明する平面図である。
【図８】第１乃至第５の実施形態の半導体装置を積層した場合を説明する断面図である。
【図９】本発明の他の実施形態に係る半導体装置を示す断面図である。
【図１０】図９に示された半導体装置を積層した状態を説明する断面図である。
【符号の説明】
１、９０１              チップ
２、９０２              チップ側パッド
３、９０３              金バンプ
１０、９１０            基板
１１、９１１            基板側パッド
１２、９１２            基板配線
２０、９２０            アンダーフィル
３０、９３０            外部端子
３１、９３１            端子ランド
３０ａ、３０ｂ、３０ｃ、３０ａ’、３０ｂ’        連続配列部分
４０、４０ａ、４０ｂ、４０ｃ、４０ｄ              無配列部分
【図１】
2004281973.tif 000003
【図２】
2004281973.tif 000004
【図３】
2004281973.tif 000005
【図４】
2004281973.tif 000006
【図５】
2004281973.tif 000007
【図６】
2004281973.tif 000008
【図７】
2004281973.tif 000009
【図８】
2004281973.tif 000010
【図９】
2004281973.tif 000011
【図１０】
2004281973.tif 000012