(57)【要約】【課題】両磁気検出面と平行な磁束の方向を検出する際に検出精度を上げることができる磁気センサの配置構造を提供する。【解決手段】第１ＩＣチップ１２には磁気検出面１４ａを有する第１磁気検出センサ１４を備え、第２ＩＣチップ１３には磁気検出面１５ａを有する第２磁気検出センサ１５を備える。磁気検出面１４ａと磁気検出面１５ａとが対向するように第１磁気検出センサ１４と第２磁気検出センサ１５とをバンプ１６により接続固定する。なお、両磁気検出センサ１４，１５は、検出する磁束の向きに応じた出力値が互いに反対の特性又は同特性となるように配置する。【選択図】　図１
2004077374.tif 000002
【特許請求の範囲】
【請求項１】
検出する磁束の向きに応じた出力値が互いに反対の特性又は同特性となる第１磁気検出面を有する第１磁気検出センサと第２磁気検出面を有する第２磁気検出センサとを備え、
前記第１磁気検出面と前記第２磁気検出面とが対向するように前記第１磁気検出センサと前記第２磁気検出センサとを配置したことを特徴とする磁気センサの配置構造。
【請求項２】
前記第１磁気検出面と前記第２磁気検出面とが平行になるように前記第１磁気検出センサと前記第２磁気検出センサとを配置したことを特徴とする請求項１に記載の磁気センサの配置構造。
【請求項３】
前記第１磁気検出センサを第１チップ上に設け、前記第２磁気検出センサを第２チップ上に設け、前記第１磁気検出センサと前記第２磁気検出センサとが対向するように前記第２チップを前記第１チップにフリップチップ実装したことを特徴とする請求項１又は請求項２に記載の磁気センサの配置構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁束の方向を検出する磁気センサの配置構造に関するものである。
【０００２】
【従来の技術】
従来より、図８及び図９に示すような、信号検出用の第１磁気検出センサ１０１及び異常判定用の第２磁気検出センサ１０２の配置構造が知られている。
【０００３】
前記両磁気検出センサ１０１，１０２は数ミリ四方のサイズで形成され、それぞれ磁気検出面１０１ａ，１０２ａを備えている。前記第１磁気検出センサ１０１と前記第２磁気検出センサ１０２は、ＩＣチップ１０４の平面状をなす実装面ｆ上において隣り合うように配置されている。前記両磁気検出センサ１０１，１０２及びＩＣチップ１０４にて構造体１０３が構成されている。
【０００４】
さらに、前記第１磁気検出センサ１０１と前記第２磁気検出センサ１０２は、磁気検出面１０１ａ，１０２ａにて検出する磁束の向きに応じた出力値が互いに反対の特性となるように配置されている。そして、図１０に示すように、前記両磁気検出センサ１０１，１０２の磁気検出面１０１ａ，１０２ａは、磁石１０５の磁束１０６（実装面ｆに平行な磁束）を受けてそれぞれ出力値を出力する。
【０００５】
前記第１磁気検出センサ１０１の出力値と前記第２磁気検出センサ１０２の出力値は、互いに反対の特性とされているため、両磁気検出センサ１０１，１０２がそれぞれ正常に機能している際には、その合計値が常に所定の値で一定になる。そして、前記合計値が一定の際には両磁気検出センサ１０１，１０２は正常に機能しているものとし、第１磁気検出センサ１０１の出力値を適宜利用する。
【０００６】
もし、前記合計値が一定にならない際には、第１磁気検出センサ１０１又は第２磁気検出センサ１０２の少なくとも一方が故障しており、その際、構造体１０３が異常をきたしていると判断できる。
【０００７】
【発明が解決しようとする課題】
ところが、前記両磁気検出センサ１０１，１０２は、ＩＣチップ１０４の実装面ｆ上において互いに隣り合うようにして配置していた。
【０００８】
このため、両磁気検出センサ１０１，１０２の磁気検出面１０１ａ，１０２ａにて実装面ｆに平行な磁束１０６を検出しようとすると、両磁気検出センサ１０１，１０２の微妙な位置の違いにより検出する磁束の方向及び磁束の密度が異なるため、精度よい検出結果が得られなかった。
【０００９】
本発明は、前述した事情に鑑みてなされたものであって、その目的は、両磁気検出面と平行な磁束の方向を検出する際に検出精度を上げることができる磁気センサの配置構造を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、検出する磁束の向きに応じた出力値が互いに反対の特性又は同特性となる第１磁気検出面を有する第１磁気検出センサと第２磁気検出面を有する第２磁気検出センサとを備え、前記第１磁気検出面と前記第２磁気検出面とが対向するように前記第１磁気検出センサと前記第２磁気検出センサとを配置したことを要旨とする。
【００１１】
請求項２に記載の発明は、請求項１に記載の磁気センサの配置構造において、前記第１磁気検出面と前記第２磁気検出面とが平行になるように前記第１磁気検出センサと前記第２磁気検出センサとを配置したことを要旨とする。
【００１２】
請求項３に記載の発明は、請求項１又は請求項２に記載の磁気センサの配置構造において、前記第１磁気検出センサを第１チップ上に設け、前記第２磁気検出センサを第２チップ上に設け、前記第１磁気検出センサと前記第２磁気検出センサとが対向するように前記第２チップを前記第１チップにフリップチップ実装したことを要旨とする。
【００１３】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を図１〜図７に従って説明する。
図１に示すように、本実施形態の構造体１１は、第１チップとしての第１ＩＣチップ１２、第２チップとしての第２ＩＣチップ１３、信号検出用の第１磁気検出センサ１４、異常判定用の第２磁気検出センサ１５、及び前記両ＩＣチップ１２，１３を接続する複数のバンプ１６を備えている。
【００１４】
前記両磁気検出センサ１４，１５は数ミリ四方のサイズで形成されている。
図１及び図２に示すように、前記第１ＩＣチップ１２の一側面である平面状の実装面１２ａ（図１における上側の面）には、第１磁気検出センサ１４が配置されている。
【００１５】
図４に示すように、前記第１磁気検出センサ１４は、Ｎｉ−Ｃｏ等の強磁性体からなる４つの磁気抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４をフルブリッジに接続した回路構成とされている。
【００１６】
図３（ａ）に示すように、第１磁気検出センサ１４において、一方の磁気抵抗素子Ｒ２，Ｒ３と、他方の磁気抵抗素子Ｒ１，Ｒ４とは、基準線Ｓ１に対して４５゜の傾きでそれぞれ配置されている。
【００１７】
即ち、磁気抵抗素子Ｒ２，Ｒ３は同じ配列方向に向かって配置され、磁気抵抗素子Ｒ１，Ｒ４は前記磁気抵抗素子Ｒ２，Ｒ３の向く配列方向とは直交する配列方向に向かって配置されている。
【００１８】
図２及び図３（ａ）において、ｍ及びｎは磁気抵抗素子Ｒ１，Ｒ４及び磁気抵抗素子Ｒ２，Ｒ３が向かう配列方向を示すとともに、各磁気抵抗素子Ｒ１〜Ｒ４の中心軸を示している。
【００１９】
なお、各磁気抵抗素子Ｒ１〜Ｒ４はジグザグ状にすなわち、折れ線状に成膜されており、このジグザグ形状は、前記配列方向とは直交するように配置されている。すなわち、図３（ｂ）に示すように、このジグザグ形状は、互いに平行に配置した複数の直線部１７と、直線部１７の互いに隣接する端部間を接続する接続部１８とにて形成されている。前記磁気抵抗素子Ｒ１，Ｒ４の直線部１７は前記ｍに対して直交して配置され、前記磁気抵抗素子Ｒ２，Ｒ３の直線部１７は前記ｎに対して直交して配置されている。
【００２０】
図４に示すように、前記第１磁気検出センサ１４は４つの端子Ｔ１〜Ｔ４を備えている。前記端子Ｔ１は両磁気抵抗素子Ｒ１，Ｒ３間に接続され、端子Ｔ２は両磁気抵抗素子Ｒ２，Ｒ４間に接続されている。前記端子Ｔ３は両磁気抵抗素子Ｒ１，Ｒ２間に接続され、端子Ｔ４は両磁気抵抗素子Ｒ３，Ｒ４間に接続されている。
【００２１】
そして、第１ＩＣチップ１２の実装面１２ａにはオペアンプ２０が形成されている（図４参照）。そのオペアンプ２０の反転入力端子と前記端子Ｔ３とが接続され、非反転入力端子と前記端子Ｔ４とが接続されている。前記第１磁気検出センサ１４の端子Ｔ１，Ｔ２及びオペアンプ２０の出力端子Ｏ１は実装面１２ａ上に形成された図示しない各導体とそれぞれ接続されている。
【００２２】
そして、端子Ｔ１は前記導体を介して電源が印加され、端子Ｔ２は前記導体を介して接地される。また、前記出力端子Ｏ１は前記導体を介して出力電圧ΔＶ１が出力される。前記第１磁気検出センサ１４が異なる向きの磁束を検出することにより、オペアンプ２０から出力される出力電圧ΔＶ１（図７参照）がアナログ的となる。
【００２３】
一方、前記第２ＩＣチップ１３の一側面である平面状の実装面１３ａ（図１における下側の面）には前記第１磁気検出センサ１４と同構成の第２磁気検出センサ１５が配置され、かつその実装面１３ａには前記オペアンプ２０と同構成のオペアンプ２１が形成されている（図４参照）。
【００２４】
この第２磁気検出センサ１５とオペアンプ２１との接続関係は、前記第１磁気検出センサ１４とオペアンプ２０との接続関係と同じとされている。従って、第２磁気検出センサ１５における磁気抵抗素子Ｒ５〜Ｒ８及び端子Ｔ５〜Ｔ８を、前記第１磁気検出センサ１４における磁気抵抗素子Ｒ１〜Ｒ４及び端子Ｔ１〜Ｔ４とそれぞれ読み替えたものとしその詳しい説明を省略する。また、オペアンプ２１は出力端子Ｏ２を備えている。即ち、オペアンプ２１の反転入力端子と前記端子Ｔ７とが接続され、非反転入力端子と前記端子Ｔ８とが接続されている。
【００２５】
また、図２及び図３（ａ）に示すように、第２磁気検出センサ１５において、一方の磁気抵抗素子Ｒ６，Ｒ７と、他方の磁気抵抗素子Ｒ５，Ｒ８とは、基準線Ｓ２に対して４５゜の傾きでそれぞれ配置されている。
【００２６】
図２及び図３（ａ）において、ｍ’及びｎ’は磁気抵抗素子Ｒ６，Ｒ７及び磁気抵抗素子Ｒ５，Ｒ８が向かう配列方向をそれぞれ示すとともに、各磁気抵抗素子Ｒ５〜Ｒ８の中心軸を示している。
【００２７】
前記両ＩＣチップ１２，１３は、実装面１２ａと実装面１３ａとが対向した状態で複数の前記バンプ１６にて接続固定されている。
そして、前記第２磁気検出センサ１５の端子Ｔ５，Ｔ６及びオペアンプ２１の出力端子Ｏ２は、それらに対向した各バンプ１６を介して実装面１２ａ上に形成された図示しない各導体とそれぞれ接続されている。前記端子Ｔ５はバンプ１６及び前記導体を介して電源が印加され、端子Ｔ６はバンプ１６及び前記導体を介して接地されるように構成されている。また、前記出力端子Ｏ２はバンプ１６及び前記導体を介して出力電圧ΔＶ２が出力されるように構成されている。前記第２磁気検出センサ１５が異なる向きの磁束を検出することにより、オペアンプ２１から出力される出力電圧ΔＶ２（図７参照）がアナログ的となる。
【００２８】
そして、前記第１磁気検出センサ１４の磁気検出面１４ａと前記第２磁気検出センサ１５の磁気検出面１５ａとが互いに平行に配置されている。前記第１ＩＣチップ１２と第２ＩＣチップ１３とが複数のバンプ１６にて接続固定されていることにより、前記両磁気検出面１４ａ，１５ａ間の距離が５００μｍとされている。
【００２９】
また、図３（ａ）に示すように平面視したとき、検出面１４ａに配置される中心軸ｍ，ｎが、検出面１５ａに配置される中心軸ｎ’，ｍ’にそれぞれ直交するように磁気抵抗素子Ｒ１〜Ｒ４，Ｒ５〜Ｒ８が対向配置されている。
【００３０】
すなわち、図７に示すように出力電圧ΔＶ１，ΔＶ２は１周期が１８０゜の正弦波であって、互いに位相が１８０°ずれるように第１磁気検出センサ１４と第２磁気検出センサ１５は配置されている。即ち、前記第１磁気検出センサ１４と第２磁気検出センサ１５は、同じ向きの磁束を検出した際に、その磁束の向きに応じた出力値が互いに反対となるように配置されている。
【００３１】
以下、本実施形態でいう「磁束Ｚ」とは、実装面１２ａに対して平行なものをいう。
そして、第１磁気検出センサ１４の出力値と第２磁気検出センサ１５の出力値は、互いに反対の特性とされているため、両磁気検出センサ１４，１５が正常に機能している際には、その合計値が常に所定の値で一定になる。そして、前記合計値が一定の際には両磁気検出センサ１４，１５はそれぞれ正常に機能しているものとし、第１磁気検出センサ１４の出力値を適宜利用する。
【００３２】
前記磁気検出面１４ａは第１磁気検出面に相当し、前記磁気検出面１５ａは第２磁気検出面に相当する。
次に、本実施形態の特徴的な作用について説明する。
【００３３】
なお、図６（ａ）は、前記磁気検出面１４ａと同一平面上の磁束Ｚを示したものであり、図６（ｂ）は、前記磁気検出面１５ａと同一平面上の磁束Ｚを示したものである。
【００３４】
即ち、図５に示す構造体１１と磁石Ｍとの位置関係において、前記磁気検出面１４ａが検出する磁束Ｚは図６（ａ）における二点鎖線で示す磁気検出面１４ａ内の磁束Ｚであり、前記磁気検出面１５ａが検出する磁束Ｚは図６（ｂ）における二点鎖線で示す磁気検出面１５ａ内の磁束Ｚである。
【００３５】
また、図１０に示す従来技術の構造体１０３と磁石１０５との位置関係において、第１磁気検出センサ１０１の磁気検出面１０１ａが検出する磁束１０６は図６（ａ）における二点鎖線で示す磁気検出面１４ａ内の磁束Ｚに相当する。そして、上記従来技術の構造体１０３と磁石１０５との位置関係において、第２磁気検出センサ１０２の磁気検出面１０２ａが検出する磁束１０６は図６（ａ）における二点鎖線で示す磁気検出面１０２ａ内の磁束Ｚに相当する。
【００３６】
従って、図６（ａ）及び図６（ｂ）に示すように、本実施形態の構造体１１においては、磁気検出面１４ａの二点鎖線枠内の磁束Ｚと、磁気検出面１５ａの二点鎖線枠内の磁束Ｚとの向きの差はほとんどない。
【００３７】
しかしながら、従来技術の構造体１０３における磁気検出面１０１ａの二点鎖線枠内の磁束Ｚと磁気検出面１０２ａの二点鎖線枠内の磁束Ｚとの向きの差は上記構造体１１の場合と比べて大きくなっている。
【００３８】
これは、本実施形態の構造体１１における両磁気検出面１４ａ，１５ａの位置の違いが５００μｍであるのに対し、従来技術の構造体１０３における両磁気検出面１０１ａ，１０２ａの位置の違いが第１磁気検出センサ１０１の一辺の長さ分、即ち、数ミリとなっているからである。
【００３９】
即ち、本実施形態の構造体１１は、その両磁気検出面１４ａ，１５ａの位置ずれが、従来技術の構造体１０３における両磁気検出面１０１ａ，１０２ａの位置ずれの１０分の１以下とされており、この結果、構造体１１は構造体１０３と比べて位置ずれによる検出精度が高くなっている。
【００４０】
従って、本実施形態によれば、以下のような効果を得ることができる。
（１）本実施形態では、検出する磁束Ｚの向きに応じた出力値が互いに反対の特性となる磁気検出面１４ａを有する第１磁気検出センサ１４と磁気検出面１５ａを有する第２磁気検出センサ１５とを備えた。そして、磁気検出面１４ａと磁気検出面１５ａとが対向するように第１磁気検出センサ１４と第２磁気検出センサ１５とを配置した。
【００４１】
そのため、両磁気検出センサ１４，１５の両磁気検出面１４ａ，１５ａを互いに対向するように配置したため、両磁気検出面１４ａ，１５ａを平面上に互いに隣り合うように配置する場合、即ち従来技術の両磁気検出面１０１ａ，１０２ａと比べて、両磁気検出面１４ａ，１５ａの位置ずれを小さく設定できる。従って、両磁気検出センサ１４，１５は両磁気検出面１４ａ，１５ａと平行な磁束Ｚの方向を検出する際に検出精度を上げることができる。また、両磁気検出センサ１４，１５を対向配置するようにしたため、両磁気検出センサ１４，１５を横に並べて配置した場合と比べて実装面１２ａ上のスペースを取らない。そのため、構造体１１の平面視における両磁気検出センサ１４，１５の配置スペースを小さくでき、この結果、構造体１１を小型化できる。
【００４２】
（２）本実施形態では、磁気検出面１４ａと磁気検出面１５ａとが平行になるように第１磁気検出センサ１４と第２磁気検出センサ１５とを配置した。従って、両磁気検出面１４ａ，１５ａをなるべく位置ずれがないように近づけて配置でき、検出精度をより一層上げることができる。
【００４３】
（３）本実施形態では、第１磁気検出センサ１４を第１ＩＣチップ１２上に配置し、第２磁気検出センサ１５を第２ＩＣチップ１３上に配置し、両磁気検出センサ１４，１５が互いに対向するように第２ＩＣチップ１３を第１ＩＣチップ１２にフリップチップ実装した。従って、第１磁気検出センサ１４と第２磁気検出センサ１５との距離はフリップチップ実装にて形成したバンプ１６の高さより設定できる。
【００４４】
（４）本実施形態では、第１磁気検出センサ１４と第２磁気検出センサ１５とを、その出力値の位相が互いに１８０°ずれるように配置した。従って、両磁気検出センサ１４，１５の出力値を合計した合計値が所定の値で一定となっている間は、両磁気検出センサ１４，１５は正常に機能しているものとし、第１磁気検出センサ１４の出力値を適宜利用することができる。
（他の実施形態）
なお、上記実施形態は以下のような他の実施形態に変更して具体化してもよい。
【００４５】
・前記実施形態では、第１磁気検出センサ１４と第２磁気検出センサ１５とを、その出力値の位相が互いに１８０°ずれるように配置していた。これに限らず、第１磁気検出センサ１４と第２磁気検出センサ１５とを出力値の位相が互いに一致するように配置し、端子Ｔ３をオペアンプ２０の非反転入力端子に接続し、端子Ｔ４をオペアンプ２０の反転入力端子に接続するようにしてもよい。すなわち、図３（ａ）において平面視したとき、検出面１４ａに配置される中心軸ｍ，ｎが、検出面１５ａに配置される中心軸ｎ’，ｍ’に対してそれぞれ一致するように磁気抵抗素子Ｒ１〜Ｒ４，Ｒ５〜Ｒ８を対向配置してもよい。このようにすると、結果的にオペアンプ２０，２１とから出力される出力電圧ΔＶ１，ΔＶ２は互いに反対の特性となる。この場合、オペアンプ２０は反転増幅回路に相当する。また、上記端子Ｔ３，Ｔ４におけるオペアンプ２０の非反転入力端子と反転入力端子との接続関係を変更する変わりに、第２磁気検出センサ１５における端子Ｔ７，Ｔ８におけるオペアンプ２１の非反転入力端子と反転入力端子との接続関係を変更してもよい。この場合、オペアンプ２１は反転増幅回路に相当する。
【００４６】
・前記実施形態では、バンプ１６により第１ＩＣチップ１２と第２ＩＣチップ１３とを接続固定していた。これに限らず、半田ボールにより第１ＩＣチップ１２と第２ＩＣチップ１３とを接続固定してもよい。
【００４７】
・前記実施形態では、第１ＩＣチップ１２と第２ＩＣチップ１３とをフリップチップ実装を行うことにより、両磁気検出センサ１４，１５の両磁気検出面１４ａ，１５ａを互いに対向するように配置していた。これに限らず、両磁気検出面１４ａ，１５ａが互いに対向するように配置されるのであれば、第１ＩＣチップ１２と第２ＩＣチップ１３との固定構造はどのようにしてもよい。
【００４８】
・前記実施形態では、第１及び第２磁気検出センサ１４，１５を磁気抵抗素子Ｒ１〜Ｒ４，Ｒ５〜Ｒ８にて構成していた。これに限らず、第１及び第２磁気検出センサ１４，１５をホール素子、巨大磁気抵抗素子（ＧＭＲ）にて構成してもよい。
【００４９】
次に、上記実施形態及び他の実施形態から把握できる技術的思想について以下に追記する。
（イ）前記第１磁気検出センサと前記第２磁気検出センサとを、その出力値の位相が互いに１８０°ずれるように配置したことを特徴とする請求項１乃至請求項３のうちいずれか１項に記載の磁気センサの配置構造。
【００５０】
（ロ）前記第１磁気検出センサと前記第２磁気検出センサとを、その出力値の位相が互いに一致するように配置し、その一方の出力値の位相を逆位相とする反転増幅回路を備えたことを特徴とする請求項１乃至請求項３のうちいずれか１項に記載の磁気センサの配置構造。
【００５１】
【発明の効果】
以上詳述したように、本発明によれば、両磁気検出面と平行な磁束の方向を検出する際に検出精度を上げることができる。
【図面の簡単な説明】
【図１】本実施形態における構造体の正面図。
【図２】本実施形態における第１ＩＣチップと第２ＩＣチップを示す斜視図。
【図３】（ａ）は、図１のＡ−Ａ線矢視における第１磁気検出センサと第２磁気検出センサとの位置関係を示した説明図。（ｂ）は、磁気抵抗素子を示す平面図。
【図４】本実施形態における第１磁気検出センサとオペアンプとの接続関係を示す回路図。
【図５】本実施形態における磁石の磁束と構造体との位置関係を示す説明図。
【図６】（ａ）は、第１磁気検出センサの磁気検出面と同一平面上の磁束を示した説明図。（ｂ）は、第２磁気検出センサの磁気検出面と同一平面上の磁束を示した説明図。
【図７】本実施形態における第１磁気検出センサ側の出力電圧と第２磁気検出センサ側の出力電圧との関係を示した特性図。
【図８】従来技術における構造体を示す平面図。
【図９】従来技術における構造体を示す正面図。
【図１０】従来技術における磁石の磁束と構造体との関係を示す説明図。
【符号の説明】
１２…第１チップとしての第１ＩＣチップ、
１３…第２チップとしての第２ＩＣチップ、
１４…第１磁気検出センサ、１４ａ…第１磁気検出面としての磁気検出面、
１５…第２磁気検出センサ、１５ａ…第２磁気検出面としての磁気検出面、
Ｚ…磁束。
【図１】
2004077374.tif 000003
【図２】
2004077374.tif 000004
【図３】
2004077374.tif 000005
【図４】
2004077374.tif 000006
【図５】
2004077374.tif 000007
【図６】
2004077374.tif 000008
【図７】
2004077374.tif 000009
【図８】
2004077374.tif 000010
【図９】
2004077374.tif 000011
【図１０】
2004077374.tif 000012