(57)【要約】【課題】複数の出力バッファセルの同時動作に起因して発生するノイズを考慮した端子配置を行なうことができる端子配置装置および端子配置方法を提供する。【解決手段】パッケージライブラリファイル２１からの情報に基づいてテンプレートシート生成部１１で生成されたテンプレートシートを端子配置シート編集部１２で編集して得られた端子配置シート２２において、出力同時動作グループ名組み合わせ生成部１３で同時動作する出力バッファセルのグループを指定し、出力同時動作端子数制約チェック部１４で半導体パッケージ上の端子と外部出力ピンとの対応づけが、所定の出力端子同時動作制約に合致した対応づけであるか否かのチェックを行ない、回路ポート情報抽出部１５で回路ポート情報２５を抽出し回路情報比較部１６で回路情報を比較することにより、回路設計の初期段階から回路情報との整合性をチェックしながら半導体パッケージ上の端子に論理回路の外部接続ピンを対応づける。【選択図】        図１
2004318640.tif 000002
【特許請求の範囲】
【請求項１】
半導体パッケージ上の端子に論理回路の外部接続ピンを対応づける端子配置装置において、
半導体パッケージ上の端子に、電源ピン、グラウンドピン、および回路仕様の外部接続ピンを対応づける対応づけ機能と、
半導体パッケージ上の端子と外部出力ピンとの対応づけが、所定の出力端子同時動作制約に合致した対応づけであるか否かのチェックを行なうチェック機能と、
半導体パッケージ上の端子に対応づけられた、論理回路の外部接続ピンのうちの外部出力ピンを、操作に応じて、同時に動作する外部出力ピンのグループに分けるグループ分け機能と、
前記グループ分け機能により分けられたグループのうちの１つ以上のグループを操作に応じて指定するグループ指定機能とを備え、
前記チェック機能は、前記グループ指定機能で指定された１つ以上のグループのいずれかに属する外部出力ピンが同時に動作するものと見なして、前記チェックを行なうものであることを特徴とする端子配置装置。
【請求項２】
半導体パッケージ上の端子に論理回路の外部接続ピンを対応づける端子配置方法において、
半導体パッケージ上の端子に、電源ピン、グラウンドピン、および回路仕様の外部接続ピンを対応づける対応づけステップと、
半導体パッケージ上の端子と外部出力ピンとの対応づけが、所定の出力端子同時動作制約に合致した対応づけであるか否かのチェックを行なうチェックステップと、
半導体パッケージ上の端子に対応づけられた、論理回路の外部接続ピンのうちの外部出力ピンを、操作に応じて、同時に動作する外部出力ピンのグループに分けるグループ分けステップと、
前記グループ分けステップにより分けられたグループのうちの１つ以上のグループを操作に応じて指定するグループ指定ステップとを有し、
前記チェックステップは、前記グループ指定ステップで指定された１つ以上のグループのいずれかに属する外部出力ピンが同時に動作するものと見なして、前記チェックを行なうものであることを特徴とする端子配置方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージ上の端子に論理回路の外部接続ピンを対応づける端子配置装置および端子配置方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置には、論理回路が搭載されたダイと呼ばれる半導体チップと、その半導体チップが覆われてなる半導体パッケージとが備えられている。半導体パッケージとしては、電子機器に組み込まれる回路基板への高密度実装が容易なＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージやＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージが広く用いられている。このような半導体パッケージには、電子機器の回路基板に接続するための端子（外部端子と称する）と、半導体チップに搭載された論理回路の外部接続ピンであるパッドにワイヤボンディングされた内部端子と、それら外部端子と内部端子が接続されてなる配線パターンとが備えられている。一方、半導体チップには、複数の出力バッファセルが備えられており、これら複数の出力バッファセルは、上記パッド，ボンディングワイヤ，内部端子を介して、半導体パッケージに備えられた複数の外部端子に接続されている。
【０００３】
ここで、複数の出力バッファセルが同時にオフ状態からオン状態に変化すると、それら複数の出力バッファセルに対応して備えられた複数の外部端子の信号も同時に‘Ｈ’レベルから‘Ｌ’レベルに変化する。同様に、複数の出力バッファセルが同時にオン状態からオフ状態に変化すると、上記複数の外部端子の信号も同時に‘Ｌ’レベルから‘Ｈ’レベルに変化する。これに伴い、複数の外部端子側が有する負荷容量に応じた充放電電流が電源ラインやグラウンドラインに同時に瞬時に流れる。すると、電源ラインやグラウンドラインにノイズが発生する。
【０００４】
そこで、半導体パッケージの設計にあたり、同時に動作可能な出力バッファセル数に制限を設け、この制限を考慮しながら電源端子およびグラウンド端子を含めた外部端子の配置を行なう端子配置装置が提案されている。例えば、半導体チップのパッド番号を表示するとともに編集作業を行なう第１端子情報編集部と、半導体パッケージの外部端子番号を表示するとともに編集作業を行なう第２端子情報編集部とを備え、これら第１端子情報編集部，第２端子情報編集部を連動させて外部端子の配置を視覚的に行なう端子配置装置が提案されている（特許文献１参照）。
【０００５】
【発明が解決しようとする課題】
半導体集積回路装置の設計にあたっては、必要な電源端子数やグラウンド端子数がチェックされ、その結果によっては半導体パッケージや半導体チップのサイズ変更が発生する場合がある。このため、外部端子の配置は、半導体チップに搭載される論理回路の設計の初期段階で実施することが好ましい。
【０００６】
しかし、上記特許文献１に提案された端子配置装置は、半導体パッケージの外部端子番号と半導体チップのパッド番号との対応が既に割り付けられた、論理回路の設計がほぼ完了している時点における外部端子配置を行なうものであるため、論理回路の設計初期段階における外部端子の配置情報の入力は困難である。従って、複数の出力バッファセルの同時動作に伴う複数の外部端子側の負荷容量に応じた充放電電流に起因して発生するノイズを考慮した外部端子配置に欠ける点がある。
【０００７】
また、上記特許文献１に提案された端子配置装置は、同時に動作する複数の出力バッファセルに対応する複数の外部端子情報を、テストパターン印加によるシミュレーションの結果から抽出するものであり、このため正確な情報を得るには相当数のテストパターンが必要とされる。しかし、近年の大規模集積回路ではこのようなシミュレーション自体が困難であり、従って現実的ではないという問題もある。
【０００８】
さらに、論理回路の設計がほぼ完了しているため、同時に動作する複数の出力バッファセルに対応する複数の外部端子を同じグループ（同時動作グループ）に割り付ける制御は、上記シミュレーションの結果から行なうのみであり、ある同時動作グループの出力バッファセルに対応する外部端子を、別の同時動作グループに割り付けて同時動作させるというような試行を行なうことは困難である。従って、半導体パッケージ上の端子に、半導体チップのパッドである論理回路の外部接続ピンを対応づけるにあたり、複数の出力バッファセルの同時動作に起因して発生するノイズを考慮した端子配置に欠けるという問題がある。
【０００９】
本発明は、上記事情に鑑み、複数の出力バッファセルの同時動作に起因して発生するノイズを考慮した端子配置を行なうことができる端子配置装置および端子配置方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成する本発明の端子配置装置は、半導体パッケージ上の端子に論理回路の外部接続ピンを対応づける端子配置装置において、
半導体パッケージ上の端子に、電源ピン、グラウンドピン、および回路仕様の外部接続ピンを対応づける対応づけ機能と、
半導体パッケージ上の端子と外部出力ピンとの対応づけが、所定の出力端子同時動作制約に合致した対応づけであるか否かのチェックを行なうチェック機能と、
半導体パッケージ上の端子に対応づけられた、論理回路の外部接続ピンのうちの外部出力ピンを、操作に応じて、同時に動作する外部出力ピンのグループに分けるグループ分け機能と、
前記グループ分け機能により分けられたグループのうちの１つ以上のグループを操作に応じて指定するグループ指定機能とを備え、
前記チェック機能は、前記グループ指定機能で指定された１つ以上のグループのいずれかに属する外部出力ピンが同時に動作するものと見なして、上記チェックを行なうものであることを特徴とする。尚、ここでいう外部出力ピンには、双方向性機能を有する外部入出力ピンも含まれる。
【００１１】
本発明の端子配置装置は、半導体パッケージ上の端子と論理回路仕様の外部接続ピンを対応づけるとともに、その対応づけが、所定の出力端子同時動作制約に合致した対応づけであるか否かのチェックを行なうものであるため、回路設計の初期段階から回路情報との整合性をチェックしながら半導体パッケージ上の端子に論理回路の外部接続ピンを対応づけることができる。従って、電源端子やグラウンド端子の配置、および複数の出力バッファセルの同時動作に起因して発生するノイズを考慮した適切な端子配置を行なうことができる。
【００１２】
このようにすると、同時に動作する外部出力ピンのグループの組み合わせをチェックすることができる。
【００１３】
また、上記対応づけ機能は、上記端子と、電源ピン、グラウンドピン、および上記外部接続ピンとを対応づけるとともに、上記端子と上記外部出力ピンとの対応づけに、さらに、駆動能力の情報を持つ出力バッファセルを対応づけるものであり、
上記チェック機能は、上記端子と上記外部出力ピンとの対応づけに対してさらに対応づけられた出力バッファセルの駆動能力の情報と、上記端子と上記電源ピンおよび上記グラウンドピンとの対応づけとに基づいて、上記チェックを行なうものであることも好ましい態様である。
【００１４】
このようにすると、出力バッファセルの駆動能力に応じて半導体パッケージ上の端子に論理回路の外部接続ピンを対応づけることができる。
【００１５】
さらに、上記対応づけ機能により上記端子に対応づけられた外部接続ピンと、上記回路仕様に基づいて設計された論理回路上の外部接続ピンとの間で名称と入出力属性が一致しているか否かをチェックする確認機能を有するものであってもよい。
【００１６】
このような確認機能を有すると、半導体パッケージ上の端子に論理回路の外部接続ピンを確実に対応づけることができる。
【００１７】
また、上記目的を達成する本発明の端子配置方法は、半導体パッケージ上の端子に論理回路の外部接続ピンを対応づける端子配置方法において、
半導体パッケージ上の端子に、電源ピン、グラウンドピン、および回路仕様の外部接続ピンを対応づける対応づけステップと、
半導体パッケージ上の端子と外部出力ピンとの対応づけが、所定の出力端子同時動作制約に合致した対応づけであるか否かのチェックを行なうチェックステップと、
半導体パッケージ上の端子に対応づけられた、論理回路の外部接続ピンのうちの外部出力ピンを、操作に応じて、同時に動作する外部出力ピンのグループに分けるグループ分けステップと、
上記グループ分けステップにより分けられたグループのうちの１つ以上のグループを操作に応じて指定するグループ指定ステップとを有し、
上記チェックステップは、上記グループ指定ステップで指定された１つ以上のグループのいずれかに属する外部出力ピンが同時に動作するものと見なして、上記チェックを行なうものであることを特徴とする。
【００１８】
本発明の端子配置方法は、回路設計の初期段階から回路情報との整合性をチェックしながら半導体パッケージ上の端子に論理回路の外部接続ピンを対応づけることができる。従って、電源端子やグラウンド端子の配置、および複数の出力バッファセルの同時動作に起因して発生するノイズを考慮した適切な端子配置を行なうことができる。
【００１９】
このようにすると、同時に動作する外部出力ピンのグループの組み合わせをチェックすることができる。
【００２０】
また、上記対応づけステップは、上記端子と、電源ピン、グラウンドピン、および上記外部接続ピンとを対応づけるとともに、上記端子と上記外部出力ピンとの対応づけに、さらに、駆動能力の情報を持つ出力バッファセルを対応づけるステップであり、
上記チェックステップは、上記端子と上記外部出力ピンとの対応づけに対してさらに対応づけられた出力バッファセルの駆動能力の情報と、上記端子と上記電源ピンおよび上記グラウンドピンとの対応づけとに基づいて、上記チェックを行なうステップであることも好ましい態様である。
【００２１】
このようにすると、出力バッファセルの駆動能力に応じて半導体パッケージ上の端子に論理回路の外部接続ピンを対応づけることができる。
【００２２】
さらに、上記対応づけステップにより上記端子に対応づけられた外部接続ピンと、上記回路仕様に基づいて設計された論理回路上の外部接続ピンとの間で名称と入出力属性が一致しているか否かをチェックする確認ステップを有するものであってもよい。
【００２３】
このような確認ステップを有すると、半導体パッケージ上の端子に論理回路の外部接続ピンを確実に対応づけることができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００２５】
図１は、本発明の一実施形態の端子配置装置のブロック図である。
【００２６】
図１に示す端子配置装置１０は、本発明の一実施形態の端子配置方法が適用されてなる装置であり、この端子配置装置１０には、テンプレートシート生成部１１と、端子配置シート編集部１２と、出力同時動作グループ名組み合わせ生成部１３と、出力同時動作端子数制約チェック部１４と、回路ポート情報抽出部１５と、回路情報比較部１６とが備えられている。
【００２７】
テンプレートシート生成部１１は、パッケージライブラリファイル２１からの情報に基づいてテンプレートシートを生成する。生成されたテンプレートシートに対して操作者が所望のデータを入力することにより端子配置シート２２が生成される。以下、図２、図３、図４を参照して詳細に説明する。
【００２８】
図２は、パッケージライブラリファイルの構成を示す図である。
【００２９】
図２に示すパッケージライブラリファイル２１は、論理回路の外部接続ピンである半導体チップのパッド番号（ＰＡＤ）と、半導体パッケージの端子の番号（ＰＩＮ）と、電源もしくはグラウンド（ｐｏｗｅｒ／ｇｒｏｕｎｄ）の名称とから構成されている。ここでは、番号（ＰＡＤ）１〜１４と、それら番号（ＰＡＤ）１〜１４に対応する端子番号Ａ１〜Ａ１４と、端子番号Ａ１，Ａ１０，Ａ１４で表わされる端子が電源端子である旨を示す名称ＯＶＤＤとが示されている。このように、半導体パッケージの端子のうちの電源端子の端子配置はあらかじめ定められている。
【００３０】
図３は、２つのフィールドとテンプレートシートを示す図である。
【００３１】
図３には、第１フィールド２６と、第２フィールド２７と、テンプレートシート２８とが示されている。尚、これら第１フィールド２６，第２フィールド２７，テンプレートシート２８は、端子配置装置１０の表示部（図示せず）に表示される。最初の時点では、第１フィールド２６，第２フィールド２７のみ表示される。
【００３２】
第１フィールド２６は、テンプレートボタン（Ｔｅｍｐｌａｔｅ）２６＿１と、グループボタン（Ｇｒｏｕｐ）２６＿２と、チェックボタン（Ｃｈｅｃｋ）２６＿３とから構成されている。
【００３３】
テンプレートボタン２６＿１は、テンプレート２８を生成するためのボタンであり、このテンプレートボタン２６＿１が操作者により操作されると、前述した図２に示すパッケージライブラリファイル２１からの情報に基づいてテンプレートシート２８が生成される。
【００３４】
グループボタン２６＿２は、半導体パッケージ上の端子に対応づけられた、論理回路の外部接続ピンのうちの外部出力ピンを、操作に応じて、同時に動作する外部出力ピンのグループに分けるグループ分け機能の役割を担うボタンである。
【００３５】
チェックボタン２６＿３は、半導体パッケージ上の端子と外部出力ピンとの対応づけが、所定の出力端子同時動作制約に合致した対応づけであるか否かのチェックを、後述する出力同時動作端子数制約チェック部１４に対して行なわせるためのボタンである。
【００３６】
第２フィールド２７は、パッド部（ＰＡＤ）２７＿１と、端子部（ＰＩＮ）２７＿２と、信号部（ＳＩＧＮＡＬ）２７＿３と、セル部（ＣＥＬＬ）２７＿４と、入出力部（ＩＮ／ＯＵＴ）２７＿５と、グループ部（ＧＲＯＵＰ）２７＿６と、電源係数部（ＯＶＤＤ）２７＿７と、グラウンド係数部（ＯＶＳＳ）２７＿８と、メッセージ部（Ｍｅｓｓａｇｅ）２７＿９とから構成されている。
【００３７】
パッド部２７＿１および端子部２７＿２は、前述した図２に示すパッケージライブラリファイル２１を構成するパッド番号（ＰＡＤ）および端子番号（ＰＩＮ）を表示するための部分である。また、信号部２７＿３は、半導体パッケージの端子の信号名を表示するための部分である。
【００３８】
テンプレートボタン２６＿１が操作されると、テンプレートシート２８が生成される。ここでは、テンプレートシート２８の、パッド部２７＿１，端子部２７＿２，信号部２７＿３に、図２に示すパッケージライブラリファイル２１の内容が表示されている。
【００３９】
セル部２７＿４は、半導体チップのパッドに接続されたＩＯセル名を表示するための部分である。
【００４０】
入出力部２７＿５は、信号部２７＿３に表示される信号の入出力属性を表示するための部分である。
【００４１】
グループ部２７＿６は、同時動作する出力バッファセルのグループ名を表示するための部分である。
【００４２】
電源係数部２７＿７は、出力バッファセルの、電源側のドライブ係数の累積値（本発明にいう駆動能力の情報の一例に相当）を表示するための部分である。
【００４３】
グラウンド係数部２７＿８は、出力バッファセルの、グラウンド側のドライブ係数の累積値（本発明にいう駆動能力の情報の他の一例に相当）を表示するための部分である。これらのドライブ係数の累積値については後述する。
【００４４】
メッセージ部２７＿９は、同時動作する出力バッファセルの動作チェック結果（ＯＫ／ＮＧ）を表示するための部分である。再び図１を参照して説明を続ける。
【００４５】
図１に示す端子配置装置１を構成する端子配置シート編集部１２は、本発明にいう、半導体パッケージ上の端子に、電源ピン、グラウンドピン、および回路仕様の外部接続ピンを対応づける対応づけ機能の役割を担う部分であり、この端子配置シート編集部１２は、端子番号（もしくは半導体チップのパッド番号）に対応して、図３に示すテンプレートシート２８の、信号部２７＿３，セル部２７＿４，入出力部２７＿５の部分に、信号名，ＩＯセル名，入出力属性を割り付ける。これにより、雛形であるテンプレートシート２８が編集されて端子配置シート２２が生成される。
【００４６】
図４は、端子配置シート編集部で編集されて生成された端子配置シートを示す図である。
【００４７】
図４に示す端子配置シート２２には、端子番号Ａ２〜Ａ９，Ａ１１〜Ａ１３に対応して割り付けられた信号名Ｎ１〜Ｎ８，Ｎ９〜Ｎ１１が表示されている。また、端子番号Ａ２〜Ａ５，Ａ６〜Ａ８，Ａ１１〜１２，Ａ１３に対応して割り付けられたＩＯセル名ＯＢＴ１，ＯＢＴ２，ＯＢＴ３，ＯＢＴ４が表示されている。さらに、端子番号Ａ２〜Ａ９，Ａ１１〜Ａ１３に対応して割り付けられた入出力属性ＯＵＴが表示されている。
【００４８】
ここで、操作者によりグループボタン２６＿２の操作が行なわれる。すると、同時動作する出力バッファセルのグループ名が割り付けられる。換言すれば、同時動作する出力バッファセルに対応する端子から出力される出力信号および双方向信号に対して、それら出力バッファセルのグループ名が定義される。
【００４９】
図５は、図４に示す端子配置シートに、グループボタンが操作されて同時動作する出力バッファセルのグループ名が割り付けられた状態を示す図である。
【００５０】
図５に示す端子配置シート２２のグループ部２７＿６の部分には、同時動作する４つの出力バッファセルＯＢＴ１に対してグループ名Ａ，同時動作する３つの出力バッファセルＯＢＴ２に対してグループ名Ｂ，同時動作する１つの出力バッファセルＯＢＴ２と２つの出力バッファセルＯＢＴ３と１つの出力バッファセルＯＢＴ４とに対してグループ名Ｃが割り付けられてなる状態が表示されている。
【００５１】
また、図１に示す出力同時動作グループ名組み合わせ生成部１３は、本発明にいうグループ指定機能の役割を担うものであり、グループボタン２６＿２が操作されて割り付けられたグループのうちの１つ以上のグループを操作に応じて指定する。ここでは、３つのグループの全ての組み合わせ（Ａ，Ｂ，Ｃ，ＡＢ，ＢＣ，ＡＣ，ＡＢＣ）を指定する。
【００５２】
さらに、図１に示す出力同時動作端子数制約チェック部１４は、本発明にいうチェック機能の役割を担うものであり、この出力同時動作端子数制約チェック部１４は、半導体パッケージ上の端子と外部出力ピンとの対応づけが、所定の出力端子同時動作制約に合致した対応づけであるか否かのチェックを行なう。さらに詳細には、この出力同時動作端子数制約チェック部１４は、出力同時動作グループ名組み合わせ生成部１３で指定された１つ以上のグループのいずれかに属する外部出力ピンが同時に動作するものと見なして、チェックを行なう。
【００５３】
また、前述した端子配置シート編集部１２は、端子と、電源ピン、グラウンドピン、および外部接続ピンとを対応づけるとともに、上記端子と上記外部出力ピンとの対応づけに、さらに、ドライブ係数の累積値を持つ出力バッファセルを対応づける役割を担うものであり、出力同時動作端子数制約チェック部１４は、上記端子と上記外部出力ピンとの対応づけに対してさらに対応づけられた出力バッファセルのドライブ係数の累積値と、上記端子と上記電源ピンおよび上記グラウンドピンとの対応づけとに基づいて、上記チェックを行なう。以下、図６を参照して説明する。
【００５４】
図６は、図５に示す端子配置シートに、ドライブ係数の累積値が表示された状態を示す図である。
【００５５】
出力バッファセルＯＢＴ１，ＯＢＴ２，ＯＢＴ３，ＯＢＴ４のドライブ係数は、図１に示す出力同時動作ルールファイル２３で定義されており、それぞれ、３，２，３，４となっている。図６に示す端子配置シート２２の電源係数部２７＿７における端子番号Ａ１と端子番号Ａ１０との間には、各出力バッファセルＯＢＴ１，ＯＢＴ２の、電源側のドライブ係数の累積値（３、６、９、１２、１４、１６、１８、２０）が表示されている。また、電源係数部２７＿７における端子番号Ａ１０と端子番号Ａ１４との間には、各出力バッファセルＯＢＴ３，ＯＢＴ４の、電源側のドライブ係数の累積値（３、６、１０）が表示されている。
【００５６】
ここで、出力同時動作端子数制約チェック部１４は、全ての出力同時動作グループの組み合わせについてチェック（計算）を行ない、以下の場合にエラー表示（ＮＧ）を行なう。
【００５７】
ＯＶＤＤ（ＯＶＳＳ）の許容ドライブ係数＜ΣＯＶＤＤ（ＯＶＳＳ）間の出力バッファセルのドライブ係数／２
但し、ＯＶＤＤ／ＯＶＳＳは、出力バッファセルの電源／グラウンドを示す。
【００５８】
尚、ここでは、計算対象の出力バッファセルの両側にＯＶＤＤ（ＯＶＳＳ）が存在するため、加算した結果（累積値）を２で割る。
【００５９】
上記許容ドライブ係数および出力バッファセルのドライブ係数は、出力同時動作ルールファイル２３で定義されている。
【００６０】
図７は、出力同時動作端子数制約チェック部による計算を説明するための端子配置シートを示す図である。
【００６１】
図７に示す端子配置シート２２には、全ての出力同時動作グループの組み合わせ（Ａ，Ｂ，Ｃ，ＡＢ，ＢＣ，ＡＣ，ＡＢＣ）が表示されている。
【００６２】
ここで、出力同時動作グループ名＝ＡＢＣを対象としたときの、ＰＡＤ＝１０のメッセージ部（Ｍｅｓｓａｇｅ）２７＿９の欄にはＮＧ（出力同時動作端子数エラー）が表示されている。この出力同時動作端子数エラーは、以下のようにして算出される。
【００６３】
計算対象としては、半導体チップにおけるＰＡＤ＝１０の電源の両側に配置される出力バッファセルの中で、出力同時動作グループ名がＡまたはＢまたはＣが定義されてなる、ＰＡＤ＝２〜９、ＰＡＤ＝１１〜１３に割り付けられる出力バッファセルである。
【００６４】
ここで、ＯＶＤＤの許容ドライブ係数（図７に示すｓｐｅｃ）は８（出力同時動作ルールファイル２３より）である。
【００６５】
また、ＰＡＤ１とＰＡＤ１０と間における出力バッファセルのドライブ係数ΣＯＶＤＤ（図７に示すｖａｌ）は、
ΣＯＶＤＤ＝（ＯＢＴ１のドライブ係数×ＯＢＴ１の個数＋ＯＢＴ２のドライブ係数×ＯＢＴ２の個数）／２＋（ＯＢＴ３のドライブ係数×ＯＢＴ３の個数＋ＯＢＴ４のドライブ係数×ＯＢＴ４の個数）／２＝１０である。
【００６６】
従って、メッセージ部２７＿９の、ＰＡＤ１０に対応する部分にＮＧ（ｓｐｅｃ＝８，ｖａｌ＝１０）が表示される。尚、ＰＡＤ１０とＰＡＤ１４と間における出力バッファセルのドライブ係数ΣＯＶＤＤは、１０／２＝５であるため、メッセージ部２７＿９の、ＰＡＤ１４に対応する部分にＯＫが表示される。さらに、ＰＡＤ１４とＰＡＤ１と間における出力バッファセルのドライブ係数ΣＯＶＤＤは０であり、このためメッセージ部２７＿９の、ＰＡＤ１に対応する部分にＯＫが表示される。また、ＮＧが表示された場合（エラーが発生した場合）は、電源／グラウンドの追加、端子配置の変更を実施し、エラーがなくなるまで上記計算を繰り返し行なう。
【００６７】
その後、図１に示す回路ポート情報抽出部１５で、回路データ２４から外部接続ピンに接続する回路ポート情報２５を抽出する。
【００６８】
さらに、回路情報比較部１６において、回路ポート情報２５と端子配置シート２２の端子割り付け情報が一致しているかおよびそれらファイルの信号数の過不足チェックと、同一信号に対してＩＯセル名が一致しているかおよび入出力属性が一致しているのかのチェックが行なわれる。
【００６９】
このように、本実施形態の端子配置装置１０は、半導体パッケージ上の端子と論理回路仕様の外部接続ピンを対応づけるとともに、その対応づけが、所定の出力端子同時動作制約に合致した対応づけであるか否かのチェックを行なうものであるため、回路設計の初期段階から回路情報との整合性をチェックしながら半導体パッケージ上の端子に論理回路の外部接続ピンを対応づけることができる。従って、電源端子やグラウンド端子の配置、および複数の出力バッファセルの同時動作に起因して発生するノイズを考慮した適切な端子配置を行なうことができる。
【００７０】
【発明の効果】
以上説明したように、本発明の端子配置装置および端子配置方法によれば、複数の出力バッファセルの同時動作に起因して発生するノイズを考慮した端子配置を行なうことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の端子配置装置のブロック図である。
【図２】パッケージライブラリファイルの構成を示す図である。
【図３】２つのフィールドとテンプレートシートを示す図である。
【図４】端子配置シート編集部で編集されて生成された端子配置シートを示す図である。
【図５】図４に示す端子配置シートに、グループボタンが操作されて同時動作する出力バッファセルのグループ名が割り付けられた状態を示す図である。
【図６】図５に示す端子配置シートに、ドライブ係数の累積値が表示された状態を示す図である。
【図７】出力同時動作端子数制約チェック部による計算を説明するための端子配置シートを示す図である。
【符号の説明】
１０  端子配置装置
１１  テンプレートシート生成部
１２  端子配置シート編集部
１３  出力同時動作グループ名組み合わせ生成部
１４  出力同時動作端子数制約チェック部
１５  回路ポート情報抽出部
１６  回路情報比較部
２１  パッケージライブラリファイル
２２  端子配置シート
２３  出力同時動作ルールファイル
２４  回路データ
２５  回路ポート情報
２６  第１フィールド
２６＿１  テンプレートボタン（Ｔｅｍｐｌａｔｅ）
２６＿２  グループボタン（Ｇｒｏｕｐ）
２６＿３  チェックボタン（Ｃｈｅｃｋ）
２７  第２フィールド
２７＿１  パッド部（ＰＡＤ）
２７＿２  端子部（ＰＩＮ）
２７＿３  信号部（ＳＩＧＮＡＬ）
２７＿４  セル部（ＣＥＬＬ）
２７＿５  入出力部（ＩＮ／ＯＵＴ）
２７＿６  グループ部（ＧＲＯＵＰ）
２７＿７  電源係数部（ＯＶＤＤ）
２７＿８  グラウンド係数部（ＯＶＳＳ）
２７＿９  メッセージ部（Ｍｅｓｓａｇｅ）
２８  テンプレートシート
【図１】
2004318640.tif 000003
【図２】
2004318640.tif 000004
【図３】
2004318640.tif 000005
【図４】
2004318640.tif 000006
【図５】
2004318640.tif 000007
【図６】
2004318640.tif 000008
【図７】
2004318640.tif 000009