(57)【要約】【課題】複数のＬＥＤアレイブロックを時分割駆動するＬＥＤプリントヘッド駆動回路において、各ＬＥＤアレイブロック相互間の発光タイミングのずれを低減することができるＬＥＤプリントヘッド駆動回路を提供する。【解決手段】第１ラッチ信号ＬＡＴ１よりも第２ラッチ信号ＬＡＴ２に近いタイミングで発生するように制御された第１ストローブ信号Ｔｓｔ１がストローブ信号ＳＴＲとして入力され、対応する第１ＬＥＤアレイブロックの各ＬＥＤを画像データＤＡＴＡ１に応じて発光させる。第１ラッチ信号ＬＡＴ１よりも第２ラッチ信号ＬＡＴ２に近いタイミングで発生するように制御された第２ストローブ信号Ｔｓｔ２がストローブ信号ＳＴＲとして入力され、対応する第２ＬＥＤアレイブロックの各ＬＥＤを画像データＤＡＴＡ２に応じて発光させるものとする。【選択図】　　　　図１
2004074716.tif 000002
【特許請求の範囲】
【請求項１】
ライン状に配置された複数のＬＥＤアレイブロックに対応する画像データをラッチ信号に基づいてラッチし、該ラッチした画像データをストローブ信号により前記ＬＥＤアレイブロックへ入力してＬＥＤアレイブロック毎に発光させるＬＥＤプリントヘッド駆動回路において、
ＬＥＤアレイブロック間に生じる発光期間の時間差を低減するようにストローブ信号の発生タイミングを制御するタイミング制御手段を備えることを特徴とするＬＥＤプリントヘッド駆動回路。
【請求項２】
前記ＬＥＤアレイブロックは第１ＬＥＤアレイブロック及び第２ＬＥＤアレイブロックを備え、第１ＬＥＤアレイブロックに対応する第１ラッチ信号、第１ラッチ信号に対応する第１ストローブ信号、第２ＬＥＤアレイブロックに対応する第２ラッチ信号、第２ラッチ信号に対応する第２ストローブ信号をそれぞれ発生させてあり、
前記第１ストローブ信号は第１ラッチ信号より第２ラッチ信号に近いタイミングで発生するようにタイミング制御され、第２ストローブ信号は第１ラッチ信号より第２ラッチ信号に近いタイミングで発生するようにタイミング制御されることを特徴とする請求項１記載のＬＥＤプリントヘッド駆動回路。
【請求項３】
前記ＬＥＤアレイブロックは第３ＬＥＤアレイブロックを備え、第３ＬＥＤアレイブロックに対応する第３ラッチ信号、第３ラッチ信号に対応する第３ストローブ信号をそれぞれ発生させてあり、
前記第３ストローブ信号は第１ラッチ信号より第３ラッチ信号に近いタイミングで発生するようにタイミング制御され、前記第２ストローブ信号は第１ストローブ信号との時間差及び第３ストローブ信号との時間差が揃うようにタイミング制御されることを特徴とする請求項２記載のＬＥＤプリントヘッド駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のＬＥＤアレイブロックを時分割駆動して、ＬＥＤを発光させることにより、感光体に静電潜像を形成するＬＥＤプリントヘッド駆動回路に関する。
【０００２】
【従来の技術】
電子写真法を用いて画像を形成する画像形成装置において、装置の小型化、簡易化等を図るため、光書き込み手段として多数のＬＥＤ（発光ダイオード）をライン状に配置したＬＥＤアレイを用いたものが知られている。各ＬＥＤを画像データに応じて発光制御することにより、感光体に光書き込みによる静電潜像を形成して画像形成を行うことができる。
【０００３】
このようなＬＥＤアレイにおいては、画像形成する１ライン走査に対応した個数のＬＥＤを備える必要があり、これらのＬＥＤを同時に発光させると発光に必要な電流が大きくなることから、電源に必要な電流容量も大きくなり、電源の大型化が必要になり、コストアップとなる。また、ＬＥＤアレイによる熱の発生量も大きくなり、放熱対策も必要になり、ＬＥＤプリントヘッドの大型化、コストアップとなる。
【０００４】
そこで、多数のＬＥＤを一度に発光させる発光制御方法に代えて、ＬＥＤアレイを複数のブロックに分けて、各ブロック単位で時間をずらして時分割発光させることにより、発光に要する電流量や熱の発生量を抑制する時分割駆動方式が採用されるようになった。
【０００５】
図４は時分割駆動方式のＬＥＤプリントヘッド駆動回路の概略構成を示すブロック図である。１０はシフトレジスタであり、画像データ用クロックＶＣＬＫにより、例えば論理「０」、「１」の１ドット（１ＬＥＤ）２値の画像データＤＡＴＡを順番に入力し、画像データＤＡＴＡをその内部に一時的に保持する。シフトレジスタ１０内の画像データは白抜き矢符で示すようにラッチ回路１１へ送信され、白抜き矢符で示すようにラッチ回路１１からさらにＬＥＤドライバ回路１２、１３へ送られる。ＬＥＤドライバ回路１２、１３を介してＬＥＤへ送信された画像データは、論理「０」、「１」に応じてＬＥＤを駆動する。多数のＬＥＤは１ライン走査に対応してライン状に配置され、ここでは第１ＬＥＤアレイブロックＢＫ１、第２ＬＥＤアレイブロックＢＫ２の２つに分割されている場合を示す。ラッチ回路１１にはラッチのタイミングを制御するラッチ信号ＬＡＴが入力され、シフトレジスタ１０からの画像信号を適宜ラッチする。
【０００６】
ＬＥＤドライバ回路１２にはドライバオンオフ制御信号ＤＲ１、入力された画像信号をＬＥＤに送信するゲート信号となるストローブ信号ＳＴＲが入力される。ＬＥＤドライバ回路１２は、ドライバオンオフ制御信号ＤＲ１とストローブ信号ＳＴＲが共にアクティブな状態の時に、ラッチ回路１１からの画像データを第１ＬＥＤアレイブロックＢＫ１へ出力する。ＬＥＤドライバ回路１３にはドライバオンオフ制御信号ＤＲ２、入力された画像信号をＬＥＤに送信するゲート信号となるストローブ信号ＳＴＲが入力される。ＬＥＤドライバ回路１３は、ドライバオンオフ制御信号ＤＲ２とストローブ信号ＳＴＲが共にアクティブな状態の時に、ラッチ回路１１からの画像データを第２ＬＥＤアレイブロックＢＫ２へ出力する。
【０００７】
図５は図４のＬＥＤプリントヘッド駆動回路における各信号の波形を示す波形図である。
ＨｓｙｎｃはＬＥＤアレイの１ラインに対応して生成される１ライン同期信号を示し、１周期が１ライン走査期間に対応する。この１ライン走査期間に対応して画像データ用クロックＶＣＬＫ及び画像データＤＡＴＡがシフトレジスタ１０へ入力される。画像データ用クロックＶＣＬＫ及び画像データＤＡＴＡは同期しており、画像データＤＡＴＡは例えば画像データＤＡＴＡ１、画像ＤＡＴＡ２をシリアル信号として含んでいる。ここでは、画像データＤＡＴＡ１は第１ＬＥＤアレイブロックＢＫ１に対応し、第１ＬＥＤアレイブロックＢＫ１の各ＬＥＤに送られ、画像データＤＡＴＡ２は第２ＬＥＤアレイブロックＢＫ２に対応し、第２ＬＥＤアレイブロックＢＫ２の各ＬＥＤに送られるものとする。
【０００８】
シフトレジスタ１０への画像データＤＡＴＡ１の入力終了に同期してラッチ信号ＬＡＴの一部を構成する第１ラッチ信号ＬＡＴ１が出力され、シフトレジスタ１０へ入力された画像データＤＡＴＡ１は第１ラッチ信号ＬＡＴ１に同期してラッチ回路１１にラッチされる。また、シフトレジスタ１０への画像データＤＡＴＡ２の入力終了に同期してラッチ信号ＬＡＴの一部を構成する第２ラッチ信号ＬＡＴ２が出力され、シフトレジスタ１０へ入力された画像データＤＡＴＡ２は第２ラッチ信号ＬＡＴ２に同期して画像データＤＡＴＡ１と同様にラッチ回路１１にラッチされる。
【０００９】
ＬＥＤドライバ回路１２の動作を制御するドライバオンオフ制御信号ＤＲ１は第１ラッチ信号ＬＡＴ１に同期して図上Ｔｄｒ１で示す期間、ＬＥＤドライバ回路１２をアクティブ状態とし、ＬＥＤドライバ回路１３の動作を制御するドライバオンオフ制御信号ＤＲ２は第２ラッチ信号ＬＡＴ２に同期して図上Ｔｄｒ２で示す期間、ＬＥＤドライバ回路１３をアクティブ状態とする。
【００１０】
さらに、ＬＥＤドライバ回路１２には第１ラッチ信号ＬＡＴ１に同期して図上Ｔｓｔ１で示す期間アクティブ状態（例えばローアクティブとして示す）となる第１ストローブ信号がストローブ信号ＳＴＲとして入力される。第１ストローブ信号が発生する期間Ｔｓｔ１においてドライバオンオフ制御信号ＤＲ１及びストローブ信号ＳＴＲは共にアクティブ状態となるから、ラッチ回路１１にラッチされている画像データＤＡＴＡ１を第１ＬＥＤアレイブロックＢＫ１へ出力し、対応する第１ＬＥＤアレイブロックＢＫ１の各ＬＥＤを画像データＤＡＴＡ１の情報（例えば論理「１」は発光、論理「０」は非発光）に応じて発光させることができる。
【００１１】
また、ＬＥＤドライバ回路１３には第２ラッチ信号ＬＡＴ２に同期して図上Ｔｓｔ２で示す期間アクティブ状態（例えばローアクティブとして示す）となる第２ストローブ信号がストローブ信号ＳＴＲとして入力される。第２ストローブ信号が発生する期間Ｔｓｔ２においてドライバオンオフ制御信号ＤＲ２及びストローブ信号ＳＴＲは共にアクティブ状態となるから、ラッチ回路１１にラッチされている画像データＤＡＴＡ２を第２ＬＥＤアレイブロックＢＫ２へ出力し、対応する第２ＬＥＤアレイブロックＢＫ２の各ＬＥＤを画像データＤＡＴＡ２の情報（例えば論理「１」は発光、論理「０」は非発光）に応じて発光させることができる。
【００１２】
なお、第１ストローブ信号と第２ストローブ信号との間は、図上Ｔｄｐで示すアクティブ状態の期間のずれ（時間差）があり、この時間は発光期間（発光タイミング）の時間差に対応し、以下に述べる従来技術における問題を生じる原因となっている。
【００１３】
【発明が解決しようとする課題】
従来の時分割駆動方式のＬＥＤプリントヘッド駆動回路においては、第１ＬＥＤアレイブロックＢＫ１の発光タイミングは第１ラッチ信号に同期する第１ストローブ信号に同期して画定され、第２ＬＥＤアレイブロックＢＫ２の発光タイミングは第２ラッチ信号に同期する第２ストローブ信号に同期して画定されるから、１ライン走査（主走査）において、それぞれのＬＥＤアレイブロックの発光期間（発光タイミング）が各ＬＥＤアレイブロックに対応するラッチ信号に応じてずれを生じる。この結果、それぞれのＬＥＤアレイブロックの発光期間においても副走査方向において移動している感光体に形成される静電潜像がＬＥＤアレイブロック毎に位置ずれを生じるという問題がある。
【００１４】
つまり、画像データは各ＬＥＤアレイブロックに対応した時分割データとして生成されるから、ラッチ信号も各ＬＥＤアレイブロックに対応して生成され、ストローブ信号もラッチ信号に対応して生成されている。各ＬＥＤアレイブロックはストローブ信号に応じて発光することから、各ＬＥＤアレイブロックの発光期間（発光タイミング）は、対応するストローブ信号の発生タイミングに応じてずれることになる。この発光タイミングのずれが生じる期間においても、ＬＥＤの光が照射される感光体（感光ドラム、感光ベルト）は移動しているので、本来１直線になるべき静電潜像が感光体の移動量に対応してずれることになる。
【００１５】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、複数のＬＥＤアレイブロックを時分割駆動するＬＥＤプリントヘッド駆動回路において、ＬＥＤアレイブロックの発光タイミングを確定するストローブ信号の発生期間（発生タイミング）を制御することにより各ＬＥＤアレイブロック相互間の発光タイミングのずれを低減することができるＬＥＤプリントヘッド駆動回路を提供することにある。
【００１６】
【課題を解決するための手段】
第１発明に係るＬＥＤプリントヘッド駆動回路は、ライン状に配置された複数のＬＥＤアレイブロックに対応する画像データをラッチ信号に基づいてラッチし、該ラッチした画像データをストローブ信号により前記ＬＥＤアレイブロックへ入力してＬＥＤアレイブロック毎に発光させるＬＥＤプリントヘッド駆動回路において、ＬＥＤアレイブロック間に生じる発光期間の時間差を低減するようにストローブ信号の発生タイミングを制御するタイミング制御手段を備えることを特徴とする。
【００１７】
第２発明に係るＬＥＤプリントヘッド駆動回路は、第１発明において、前記ＬＥＤアレイブロックは第１ＬＥＤアレイブロック及び第２ＬＥＤアレイブロックを備え、第１ＬＥＤアレイブロックに対応する第１ラッチ信号、第１ラッチ信号に対応する第１ストローブ信号、第２ＬＥＤアレイブロックに対応する第２ラッチ信号、第２ラッチ信号に対応する第２ストローブ信号をそれぞれ発生させてあり、前記第１ストローブ信号は第１ラッチ信号より第２ラッチ信号に近いタイミングで発生するようにタイミング制御され、第２ストローブ信号は第１ラッチ信号より第２ラッチ信号に近いタイミングで発生するようにタイミング制御されることを特徴とする。
【００１８】
第３発明に係るＬＥＤプリントヘッド駆動回路は、第２発明において、前記ＬＥＤアレイブロックは第３ＬＥＤアレイブロックを備え、第３ＬＥＤアレイブロックに対応する第３ラッチ信号、第３ラッチ信号に対応する第３ストローブ信号をそれぞれ発生させてあり、前記第３ストローブ信号は第１ラッチ信号より第３ラッチ信号に近いタイミングで発生するようにタイミング制御され、前記第２ストローブ信号は第１ストローブ信号との時間差及び第３ストローブ信号との時間差が揃うようにタイミング制御されることを特徴とする。
【００１９】
本発明においては、複数のＬＥＤアレイブロックを時分割駆動する場合に、各ＬＥＤアレイブロック相互間の発光期間の時間差を低減するようにストローブ信号の発生タイミングを制御するタイミング制御手段を備えることとしたので、１ライン走査（主走査）方向に形成される静電潜像において、主走査方向と交差する副走査方向での各ＬＥＤアレイブロックに対応する静電潜像相互間の位置ずれを低減することが可能となる。
【００２０】
【発明の実施の形態】
以下本発明をその実施の形態を示す図面に基づいて詳述する。
図１は本発明に係るＬＥＤプリントヘッド駆動回路における各信号の波形を示す波形図である。
回路構成は図４において示したものと基本的には同様であり、以下の説明においても、図４の回路構成を用いて説明する。図１において、ＨｓｙｎｃはＬＥＤアレイの１ラインに対応して生成される１ライン同期信号を示し、１周期が１ライン走査期間に対応する。この１ライン走査期間に対応して画像データ用クロックＶＣＬＫ及び画像データＤＡＴＡがシフトレジスタ１０へ入力される。画像データ用クロックＶＣＬＫ及び画像データＤＡＴＡは同期しており、画像データＤＡＴＡは例えば画像データＤＡＴＡ１、画像ＤＡＴＡ２をシリアル信号（時分割画像信号）として含んでいる。ここでは、画像データＤＡＴＡ１は第１ＬＥＤアレイブロックＢＫ１に対応して第１ＬＥＤアレイブロックＢＫ１の各ＬＥＤに送られ、画像データＤＡＴＡ２は第２ＬＥＤアレイブロックＢＫ２に対応して第２ＬＥＤアレイブロックＢＫ２の各ＬＥＤに送られるものとする。
【００２１】
シフトレジスタ１０への画像データＤＡＴＡ１の入力終了に同期してラッチ信号ＬＡＴの一部を構成する第１ラッチ信号ＬＡＴ１が出力され、第１ラッチ信号ＬＡＴ１に同期してシフトレジスタ１０へ入力された画像データＤＡＴＡ１はラッチ回路１１にラッチされる。また、シフトレジスタ１０への画像データＤＡＴＡ２の入力終了に同期してラッチ信号ＬＡＴの一部を構成する第２ラッチ信号ＬＡＴ２が出力され、第２ラッチ信号ＬＡＴ２に同期してシフトレジスタ１０へ入力された画像データＤＡＴＡ２は画像データＤＡＴＡ１と同様にラッチ回路１１にラッチされる。
【００２２】
ＬＥＤドライバ回路１２の動作を制御するドライバオンオフ制御信号ＤＲ１は第１ラッチ信号ＬＡＴ１に同期して図上Ｔｄｒ１で示す期間、ＬＥＤドライバ回路１２をアクティブ状態とし、ＬＥＤドライバ回路１３の動作を制御するドライバオンオフ制御信号ＤＲ２は第２ラッチ信号ＬＡＴ２に同期して図上Ｔｄｒ２で示す期間、ＬＥＤドライバ回路１３をアクティブ状態とする。
【００２３】
さらに、ＬＥＤドライバ回路１２には第１ラッチ信号ＬＡＴ１よりも第２ラッチ信号ＬＡＴ２に近いタイミングで発生するように制御された図上Ｔｓｔ１で示す期間（以下において信号名称としても用いる）アクティブ状態（例えばローアクティブとして示す）となる第１ストローブ信号Ｔｓｔ１がストローブ信号ＳＴＲとして入力される。期間Ｔｄｒ１、Ｔｓｔ１の期間は予め適宜設定できるので、第１ラッチ信号ＬＡＴ１をスタートパルスとして図示しないカウンタ回路等により適当な周波数のクロックＣＬＫを適宜カウントして第２ラッチ信号ＬＡＴ２が発生する前にアクティブ状態を終了（時分割駆動）するように第１ストローブ信号の発生タイミングを制御する。なお、図示しないカウンタ回路等がストローブ信号ＳＴＲの発生タイミングを制御するタイミング制御手段に相当する。第１ストローブ信号Ｔｓｔ１が発生する期間（Ｔｓｔ１）においてドライバオンオフ制御信号ＤＲ１及びストローブ信号ＳＴＲは共にアクティブ状態となるから、ラッチ回路１１にラッチされている画像データＤＡＴＡ１を第１ＬＥＤアレイブロックＢＫ１へ出力し、対応する第１ＬＥＤアレイブロックＢＫ１の各ＬＥＤを画像データＤＡＴＡ１の情報（例えば論理「１」は発光、論理「０」は非発光）に応じて発光させることができる。
【００２４】
また、ＬＥＤドライバ回路１３には第１ラッチ信号ＬＡＴ１よりも第２ラッチ信号ＬＡＴ２に近いタイミングで発生するように制御された図上Ｔｓｔ２で示す期間（以下において信号名称としても用いる）アクティブ状態（例えばローアクティブとして示す）となる第２ストローブ信号Ｔｓｔ２がストローブ信号ＳＴＲとして入力される。期間Ｔｄｒ２、Ｔｓｔ２の期間は予め適宜設定できるので、第２ラッチ信号ＬＡＴ２をスタートパルスとして図示しないカウンタ回路等により適当な周波数のクロックＣＬＫを適宜カウントして期間Ｔｓｔ１（第１ストローブ信号Ｔｓｔ１）との時間差Ｔｄｉができるだけ短くなるように第２ストローブ信号Ｔｓｔ２の発生タイミングを制御する。必要に応じて第２ラッチ信号ＬＡＴ２の立ち下がり等に同期させるようにしても良い。なお、図示しないカウンタ回路等がストローブ信号ＳＴＲの発生タイミングを制御するタイミング制御手段に相当する。第２ストローブ信号Ｔｓｔ２が発生する期間（Ｔｓｔ２）においてドライバオンオフ制御信号ＤＲ２及びストローブ信号ＳＴＲは共にアクティブ状態となるから、ラッチ回路１１にラッチされている画像データＤＡＴＡ２を第２ＬＥＤアレイブロックＢＫ２へ出力し、対応する第２ＬＥＤアレイブロックＢＫ２の各ＬＥＤを画像データＤＡＴＡ２の情報（例えば論理「１」は発光、論理「０」は非発光）に応じて発光させることができる。
【００２５】
第１ストローブ信号と第２ストローブ信号との間には、図上Ｔｄｉで示す期間のずれ（時間差）があり、このずれは発光期間（発光タイミング）の時間差に相当するが、時間差Ｔｄｉができるだけ短くなるように制御することにより従来技術の場合の時間差（図５におけるＴｄｐ参照）に比較して極めて短いものに制御することができる。
【００２６】
図２は潜像形成状況を示す説明図である。同図は１ライン走査（主走査方向）における潜像形成状況を示すものであり、（ａ）は本発明による潜像形成状況を、（ｂ）は従来技術による潜像形成状況を本発明による効果を比較するために示す。ＰＲ１は第１ストローブ信号Ｔｓｔ１（期間Ｔｓｔ１）に基づく第１ＬＥＤアレイブロックＢＫ１の発光により形成された潜像を示し、ＰＲ２は第２ストローブ信号Ｔｓｔ２（期間Ｔｓｔ２）に基づく第２ＬＥＤアレイブロックＢＫ２の発光により形成された潜像を示す。ΔＳ１は、第１ストローブ信号と第２ストローブ信号との時間差Ｔｄｉに起因して発生した潜像の１ライン走査に対応する副走査方向における位置ずれを示すが、時間差Ｔｄｉは極めて短い時間に制御していることから極めて微少なものとすることができる。本発明における位置ずれΔＳ１に対し、従来技術における位置ずれΔＳ２は時間差Ｔｄｐに起因して発生することからΔＳ１に比較して大きなものとなる。
【００２７】
図３はＬＥＤアレイブロックの分割ブロック数を３及び４とした場合のストローブ信号の制御状況を説明する説明図である。（ａ）はＬＥＤアレイブロックが３個の場合を、（ｂ）はＬＥＤアレイブロックが４個の場合を示す。
同図（ａ）において、１ライン走査期間におけるラッチ信号ＬＡＴは、第１、第２、第３ＬＥＤアレイブロックに対応して第１、第２、第３ラッチ信号ＬＡＴ１、ＬＡＴ２、ＬＡＴ３を発生する。第１、第２、第３ラッチ信号ＬＡＴ１、ＬＡＴ２、ＬＡＴ３に対応してストローブ信号ＳＴＲは、第１、第２、第３ストローブ信号Ｔｓｔ１、Ｔｓｔ２、Ｔｓｔ３を発生する。第１ストローブ信号Ｔｓｔ１は、第１ラッチ信号ＬＡＴ１よりも第２ラッチ信号ＬＡＴ２に近いタイミングで発生するようにタイミング制御される。第３ストローブ信号Ｔｓｔ３は、次に発生する第１ラッチ信号ＬＡＴ１よりも第３ラッチ信号ＬＡＴ３に近いタイミングで発生するようにタイミング制御される。第２ストローブ信号Ｔｓｔ２は、第１ストローブ信号Ｔｓｔ１との時間差及び第３ストローブ信号Ｔｓｔ３との時間差ができるだけ揃うように制御される。このように制御することにより、第１、第２、第３ストローブ信号Ｔｓｔ１、Ｔｓｔ２、Ｔｓｔ３が発生するタイミングの時間差を小さくできる。その結果、第１、第２、第３ＬＥＤアレイブロックの発光時間の時間差を低減することができ、１ライン走査における第１、第２、第３ＬＥＤアレイブロックが形成する潜像の副走査方向での位置ずれを抑制できる。なお、各信号のタイミング制御の方法は分割ブロック数が２の場合（図１の場合）と同様にタイミング制御手段により行うことができるので詳細な説明は省略する。
【００２８】
同図（ｂ）において、１ライン走査期間におけるラッチ信号ＬＡＴは、第１、第２、第３、第４ＬＥＤアレイブロックに対応して第１、第２、第３、第４ラッチ信号ＬＡＴ１、ＬＡＴ２、ＬＡＴ３、ＬＡＴ４を発生する。第１、第２、第３、第４ラッチ信号ＬＡＴ１、ＬＡＴ２、ＬＡＴ３、ＬＡＴ４に対応してストローブ信号ＳＴＲは、第１、第２、第３、第４ストローブ信号Ｔｓｔ１、Ｔｓｔ２、Ｔｓｔ３、Ｔｓｔ４を発生する。第１ストローブ信号Ｔｓｔ１は、第１ラッチ信号ＬＡＴ１よりも第２ラッチ信号ＬＡＴ２に近いタイミングで発生するようにタイミング制御される。第４ストローブ信号Ｔｓｔ４は、次に発生する第１ラッチ信号ＬＡＴ１よりも第４ラッチ信号ＬＡＴ４に近いタイミングで発生するようにタイミング制御される。第２、第３ストローブ信号Ｔｓｔ２、Ｔｓｔ３は、第１ストローブ信号Ｔｓｔ１と第２ストローブ信号Ｔｓｔ２の時間差、第２ストローブ信号Ｔｓｔ２と第３ストローブ信号Ｔｓｔ３の時間差、及び第３ストローブ信号Ｔｓｔ３と第４ストローブ信号Ｔｓｔ４との時間差ができるだけ揃うように制御される。このように制御することにより、第１、第２、第３、第４ストローブ信号Ｔｓｔ１、Ｔｓｔ２、Ｔｓｔ３、Ｔｓｔ４が発生するタイミングの時間差を小さくできる。その結果、第１、第２、第３、第４ＬＥＤアレイブロックの発光時間の時間差を低減することができ、１ライン走査における第１、第２、第３、第４ＬＥＤアレイブロックが形成する潜像の副走査方向での位置ずれを抑制できる。なお、各信号のタイミング制御の方法は分割ブロック数が２の場合（図１の場合）と同様にタイミング制御手段により行うことができるので詳細な説明は省略する。
【００２９】
【発明の効果】
以上詳述したように、本発明にあっては、複数のＬＥＤアレイブロックの発光タイミングを確定するストローブ信号の発生期間（発生タイミング）を制御することにより比較的短い期間に発光期間を揃えるので、各ＬＥＤアレイブロック相互間の発光タイミングのずれを低減でき、副走査方向における静電潜像の位置ずれを低減できる時分割駆動するＬＥＤプリントヘッド駆動回路を提供することができる。
【００３０】
本発明にあっては、特に、ＬＥＤアレイブロックが２つの場合において、第１ストローブ信号と第２ストローブ信号を第２ラッチ信号に近い発生タイミングとなるように制御することにより、ＬＥＤアレイブロック相互間の発光時間のずれを低減して、比較的短い期間に発光期間を揃えるので、ＬＥＤアレイブロック相互間の発光タイミングのずれを低減でき、副走査方向における静電潜像の位置ずれを極めて小さくすることができる。
【図面の簡単な説明】
【図１】本発明に係るＬＥＤプリントヘッド駆動回路における各信号の波形を示す波形図である。
【図２】潜像形成状況を示す説明図である。
【図３】ＬＥＤアレイブロックの分割ブロック数を３及び４とした場合のストローブ信号の制御状況を説明する説明図である。
【図４】時分割駆動方式のＬＥＤプリントヘッド駆動回路の概略構成を示すブロック図である。
【図５】図４のＬＥＤプリントヘッド駆動回路における各信号の波形を示す波形図である。
【符号の説明】
１０　シフトレジスタ
１１　ラッチ回路
１２　ＬＥＤドライバ回路
１３　ＬＥＤドライバ回路
ＢＫ１　第１ＬＥＤアレイブロック
ＢＫ２　第２ＬＥＤアレイブロック
ＤＡＴＡ、ＤＡＴＡ１、ＤＡＴＡ２　画像データ
ＤＲ１、ＤＲ２　ドライバオンオフ制御信号
Ｈｓｙｎｃ　１ライン同期信号
ＬＡＴ　ラッチ信号
ＬＡＴ１　第１ラッチ信号
ＬＡＴ２　第２ラッチ信号
ＬＡＴ３　第３ラッチ信号
ＬＡＴ４　第４ラッチ信号
ＳＴＲ　ストローブ信号
Ｔｓｔ１　第１ストローブ信号
Ｔｓｔ２　第２ストローブ信号
Ｔｓｔ３　第３ストローブ信号
Ｔｓｔ４　第４ストローブ信号
ＶＣＬＫ　画像データ用クロック
【図１】
2004074716.tif 000003
【図２】
2004074716.tif 000004
【図３】
2004074716.tif 000005
【図４】
2004074716.tif 000006
【図５】
2004074716.tif 000007