(57)【要約】【課題】マイクロプロセッサ（ＣＰＵ）が関与することなく、クロック周波数の変動に伴なってカウンタ動作を制御できるタイマ回路を提供することにある。【解決手段】クロックの周波数に基づいてカウント動作を行なうカウンタ１０１を有するタイマ回路１０において、クロック周波数の変動に応じて、カウンタ１０１のカウント終了値を自動的に変更するカウント終了値生成回路１０５が設けられている。【選択図】    図１
2004264999.tif 000002
【特許請求の範囲】
【請求項１】
外部から供給される所定周波数のクロックに基づいてカウント動作を行なうカウンタ手段と、
前記クロックの周波数に対応する周波数設定値及び時間設定値を使用して、前記カウンタ手段のカウント終了値を生成し、前記クロックの周波数の変動に従って当該カウント終了値を変更するカウント終了値生成手段と、
前記カウント終了値に基づいて、前記カウンタ手段のカウント動作の完了を制御する手段と
を具備したことを特徴とするタイマ回路。
【請求項２】
前記カウンタ手段のカウント動作の完了に応じて、タイマ割り込み信号を出力するタイマ割り込み制御手段をさらに有することを特徴とする請求項１に記載のタイマ回路。
【請求項３】
前記カウンタ手段のカウント開始、前記外部に対する前記クロックの供給指示、及び前記カウント動作の完了に応じて前記カウンタ手段のカウンタリセットを実行するタイマ制御手段をさらに有することを特徴とする請求項１に記載のタイマ回路。
【請求項４】
前記カウント終了値生成手段は、複数の周波数に対応するカウント終了値が設定されているテーブル手段と、
前記周波数設定値及び前記時間設定値を使用して、当該テーブル手段から前記カウント終了値を選択するセレクタ手段とを含むことを特徴とする請求項１から請求項３のいずれか１項に記載のタイマ回路。
【請求項５】
時間設定値に従ったタイマ動作を実行するタイマ回路に適用するカウンタ制御方法であって、
外部から供給される所定周波数のクロックに対応する周波数設定値、及び前記時間設定値を設定するステップと、
前記周波数設定値及び前記時間設定値に従って生成するカウント終了値に基づいて、前記クロックのカウント動作を開始するステップと、
前記クロックの周波数の変動に従って、前記カウント終了値を変更するステップと、
前記カウント終了値に基づいて、前記カウント動作の完了を制御するステップと
を有することを特徴とするカウンタ制御方法。
【請求項６】
タイマ回路及びその周辺回路を含む電子機器において、
前記周辺回路は、
クロックの周波数を制御するクロック周波数制御回路と、
前記クロック周波数制御回路により設定される周波数のクロックを発生するクロック発振回路とを含み、
前記タイマ回路は、
前記クロック発振回路から供給されるクロックに基づいてカウント動作を行なうカウンタ手段と、
前記クロック周波数制御回路により設定される周波数に対応する周波数設定値及び時間設定値を使用して、前記カウンタ手段のカウント終了値を生成し、前記クロックの周波数の変動に従って当該カウント終了値を変更するカウント終了値生成手段と、
前記カウント終了値に基づいて、前記カウンタ手段のカウント動作の完了を制御する手段とを含み、
前記タイマ回路から出力されるタイマ割り込み信号を入力して、所定の処理を実行する装置を具備したことを特徴とする電子機器。
【請求項７】
前記装置は、前記タイマ割り込み信号の入力に従って、所定の割り込み処理を実行するマイクロプロセッサであることを特徴とする請求項６に記載の電子機器。
【請求項８】
前記装置は、前記タイマ割り込み信号の入力に従って、ダイナミックＲＡＭのリフレッシュ動作を制御するリフレッシュ回路であることを特徴とする請求項６に記載の電子機器。
【請求項９】
前記周辺回路は、マイクロプロセッサから設定される前記時間設定値を格納するレジスタを有し、
前記カウント終了値生成手段は、前記レジスタに格納された前記時間設定値を入力するように構成されていることを特徴とする請求項６に記載の電子機器。
【請求項１０】
時間設定値に従ったタイマ動作を実行するタイマ回路、及び当該タイマ回路からのタイマ割り込み信号を入力するマイクロプロセッサを含む電子機器において、当該タイマ回路に適用するカウンタ制御方法であって、
所定周波数のクロックに対応する周波数設定値、及び前記マイクロプロセッサにより設定される前記時間設定値に基づいて、前記クロックのカウント動作を開始するステップと、
前記クロックの周波数の変動に従って、前記カウント動作の完了を決定するカウント終了値を変更するステップと、
前記カウント終了値に基づいて、前記カウント動作の完了を制御するステップと、
前記カウント動作の完了に応じて、前記マイクロプロセッサに対して前記タイマ割り込み信号を出力するステップと
を有することを特徴とするカウンタ制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的には、例えば携帯型の情報機器や通信機器などに使用されるタイマ回路に関し、特に、当該タイマ回路に含まれるカウンタの制御技術に関する。
【０００２】
【従来の技術】
一般的に、携帯型の情報機器（ＰＤＡ）や携帯電話等に使用されるタイマ回路は、それらに組み込まれたシステムの動作周波数の変動や処理負荷の変化に伴って、カウンタに使用されるクロック周波数が動的に変動する。具体的には、例えばシステムの消費電力を節約するための動作モード時に、動作周波数の低下に伴って、タイマ回路のクロック周波数を低下させる。
【０００３】
ところで、携帯型の情報機器（ＰＤＡ）や携帯電話などでは、タイマ回路のクロック周波数が変動すると、ソフトウェア（即ち、システムのＣＰＵ）により
タイマ回路のカウンタ動作が制御されている。先行技術としては、出力信号の周期をプログラムにより変更させるタイマ回路が提案されている（例えば、特許文献１を参照）。
【０００４】
【特許文献１】
特開平８−２４９０８２号公報（例えば段落番号００１４を参照）
【０００５】
【発明が解決しようとする課題】
前述の先行技術のようなソフトウェアにより、タイマ回路のカウンタ動作が制御される方式では、ＣＰＵには多大な負荷がかかる。即ち、ＣＰＵは、割り込みによりタイマ回路のカウンタ動作を制御するため、高頻度の割り込みが発生すると、システムパフォーマンスが著しく低下する。また、ＣＰＵの割り込み処理時間より短い間隔で、カウンタ動作を制御することはできない。
【０００６】
そこで、本発明の目的は、マイクロプロセッサ（ＣＰＵ）が関与することなく、クロック周波数の変動に伴なってカウンタ動作を制御できるタイマ回路を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の観点は、例えば携帯型情報機器や携帯型通信機器等において、カウンタの動作に必要なクロックの周波数が変動したときに、当該カウンタのカウント終了値を自動的に変更するハードウェアを含むタイマ回路に関する。
【０００８】
本発明の観点に従ったタイマ回路は、外部から供給される所定周波数のクロックに基づいてカウント動作を行なうカウンタ手段と、前記クロックの周波数に対応する周波数設定値及び時間設定値を使用して、前記カウンタ手段のカウント終了値を生成し、前記クロックの周波数の変動に従って当該カウント終了値を変更するカウント終了値生成手段と、前記カウント終了値に基づいて、前記カウンタ手段のカウント動作の完了を制御する手段とを備えたものである。
【０００９】
このような構成であれば、携帯型情報機器や携帯型通信機器等に組み込まれたシステムの動作モードに応じて、タイマ回路に供給されるクロック周波数が変動したときに、ＣＰＵが関与することなく、カウンタを制御することができる。従って、ＣＰＵの負荷を効果的に軽減することが可能となる。
【００１０】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。
【００１１】
（タイマ回路の構成）
図１は、本実施形態に関するタイマ回路１０及びその周辺回路の構成を示すブロック図である。
【００１２】
本実施形態は、携帯型情報機器（ＰＤＡ）または携帯電話などに組み込まれたシステムに実装されるタイマ回路を想定する。ここで、図１に示すように、タイマ回路１０及びその周辺回路１１〜１３を集積回路化したＬＳＩを、便宜的にタイマブロック４０と表記する。システムは、当該タイマブロック４０、マイクロプロセッサ（ＣＰＵ）２０及びダイナミックＲＡＭ（ＤＲＡＭ）３０を含む。ＤＲＡＭ３０は、リフレッシュ回路３１によりリフレッシュ処理がなされている。
【００１３】
タイマ回路１０は、タイマ制御レジスタ１００と、カウンタ１０１と、タイマ制御回路１０２と、タイマ割り込み制御回路１０３と、カウント値比較回路１０４と、カウント終了値生成回路１０５とを有する。
【００１４】
タイマ制御レジスタ１００は、タイマ回路１０の計時開始または終了、及びタイマ割り込みを制御するためのレジスタである。カウンタ１０１は、タイマ動作を実行するメイン要素であり、周辺回路のクロック発振回路１２から供給される基準クロック（以下単にクロック）３０１でカウント動作を実行する。
【００１５】
タイマ制御回路１０２は、カウンタの開始（開始信号２０３）及びリセット（リセット信号２０４）を制御する。タイマ割り込み制御回路１０３は、カウント完了信号２０７に応じてタイマ割り込み信号２０８を出力する割り込み制御を行なう。カウント値比較回路１０４は、カウンタ１０１から出力されるカウント値（カウントデータ）２０５と、カウント終了値生成回路１０５から出力されるカウント終了値２０６とを比較し、一致したときにカウント完了信号２０７を出力する。
【００１６】
カウント終了値生成回路１０５は、本実施形態の要部であり、クロック周波数に従ってカウント終了値２０６を自動的に生成するロジック回路である。カウンタ１０１に入力されるクロックの周波数は、周辺回路のクロック周波数制御回路１１により設定される周波数設定値３００により決定される。カウント終了値生成回路１０５は、当該クロック周波数制御回路１１により設定される周波数設定値３００を入力する。
【００１７】
具体的には、カウント終了値生成回路１０５は、図２に示すように、大別してレジスタ５００群を有するテーブル５０と、セレクタ回路５１とからなる。テーブル５０は、各レジスタ５００に設定されたカウント終了値（２０６）を保持している。セレクタ回路５１は、周辺回路から入力される周波数設定値３００と、時間設定値３０２とに基づいて、カウント終了値２０６を選択してカウント値比較回路１０４に出力する。ここで、時間設定値３０２は、ＣＰＵ２０により時間設定レジスタ１３に設定されるカウント時間値２１０である。
【００１８】
時間設定値３０２は、例えば２ビットのデータ（例えば１５μｓ）により設定される。周波数設定値３００は、図３（Ａ）に示すように、クロック周波数制御回路１１により、同様に２ビットのデータにより設定される。図３（Ｂ）は、時間設定値３０２を固定値とした場合に、周波数設定値３００とカウント終了値２０６との対応関係を示す。
【００１９】
要するに、カウント終了値生成回路１０５は、時間設定値３０２及び周波数設定値３００に基づいて、カウント終了値２０６を生成する。換言すれば、カウント終了値生成回路１０５は、クロック周波数の変動に伴なう周波数設定値３００の変化に従って、カウント終了値２０６を変更する。
【００２０】
（タイマ動作）
以下、図１と共に、図４のフローチャート及び図５のタイミングチャートを参照して、本実施形態のタイマ動作を説明する。
【００２１】
まず、カウント終了値生成回路１０５は、初期値として時間設定値３０２及び周波数設定値３００が設定される（ステップＳ１）。具体的には、時間設定値３０２としては例えば約１５μｓである。即ち、時間設定値３０２とは、タイマ回路１０の割り込み発生間隔を指定する値である。周波数設定値３００は、図３（Ａ）に示すように、データ「１１」で例えば４８ＭＨｚのクロック周波数を指定する。従って、カウント終了値生成回路１０５は、図３（Ｂ）に示すように、周波数設定値３００による４８ＭＨｚのクロック周波数に対応するカウント終了値「７２０」を出力する。
【００２２】
タイマ回路１０は、図１及び図５に示すように、タイマ制御回路１０２が、タイマ制御レジスタ１００から入力された計時開始信号２０１に応じて、カウンタ１０１に対してカウント開始信号２０３を出力すると、タイマ動作を実行する（ステップＳ９のＹＥＳ，Ｓ２のＹＥＳ）。ここで、タイマ動作中では、クロック周波数制御回路１１は動作禁止の状態であり、外部から基準クロック切り換え有効信号（図５を参照）が入力されても、クロックの周波数設定値３００を変更しない（ステップＳ３）。
【００２３】
一方、カウント値比較回路１０４がカウント完了信号２０７を出力して、カウンタ１０１のカウント動作（タイマ動作）を終了すると、クロック周波数制御回路１１は動作有効の状態となる（ステップＳ６）。
【００２４】
仮に、カウント終了値生成回路１０５が、前述の初期値として時間設定値３０２及び周波数設定値３００が設定された状態で、タイマ動作が実行されている状態を想定する（ステップＳ２のＹＥＳ）。即ち、カウンタ１０１は、図５に示すように、クロック発振回路１２から供給されるクロック（ここでは周波数４８ＭＨｚ）３０１でカウント動作を実行し、カウント値２０５をカウント値比較回路１０４に出力する。
【００２５】
カウント値比較回路１０４は、当該カウント値２０５と、カウント終了値生成回路１０５から出力されるカウント終了値２０６（ここでは、７２０）とを比較し、一致したときにカウント完了信号２０７を出力する（ステップＳ４のＹＥＳ）。
【００２６】
タイマ割り込み制御回路１０３は、カウント完了信号２０７の出力に応じて、タイマ割り込み信号２０８を出力する（ステップＳ５）。図１に示すように、タイマ割り込み信号２０８は、ＣＰＵ２０に対してタイマ割り込みとして入力される。また、タイマ割り込み信号２０８は、例えばＤＲＡＭ３０のリフレッシュ動作を制御するリフレッシュ回路３１にも供給される。
【００２７】
ここで、タイマ制御レジスタ１００は、ＣＰＵ２０からの指示２００に応じて、タイマ割り込みクリア信号２０９をタイマ割り込み制御回路１０３に出力して、割り込み動作をクリアする。また、タイマ制御回路１０２は、図５に示すように、カウント完了信号２０７に応じて、カウンタのリセット信号２０４をカウンタ１０１に出力する。
【００２８】
以上のような基本動作において、タイマ回路１０は、時間設定値３０２により設定された一定間隔（約１５μｓ）毎にタイマ割り込みを発生する。
【００２９】
次に、カウンタ１０１のカウント動作が完了したときに、外部から基準クロック切り換え有効信号の供給に応じて、クロック周波数制御回路１１は、クロックの周波数設定値３００を変更（クロック周波数の変動）した場合を想定する（ステップＳ７のＹＥＳ）。
【００３０】
カウント終了値生成回路１０５は、周波数設定値３００の変更に応じて、カウント終了値２０６を変更する（ステップＳ８）。即ち、クロック周波数が例えば２０ＭＨｚに変化すると、図３（Ａ）に示すように、周波数設定値３００はデータ「０１」に変更となる。従って、カウント終了値生成回路１０５は、図３（Ｂ）に示すように、周波数設定値３００による２０ＭＨｚのクロック周波数に対応するカウント終了値「２９９」を出力する。ここで、時間設定値３０２は、固定値とする。
【００３１】
前述と同様に、タイマ制御回路１０２がカウンタ１０１に対してカウント開始信号２０３を出力すると、タイマ動作が開始する（ステップＳ９のＹＥＳ，Ｓ２のＹＥＳ）。即ち、カウンタ１０１は、図５に示すように、クロック発振回路１２から供給されるクロック（ここでは周波数２０ＭＨｚ）３０１でカウント動作を実行し、カウント値２０５をカウント値比較回路１０４に出力する。
【００３２】
カウント値比較回路１０４は、当該カウント値２０５と、カウント終了値生成回路１０５から出力されるカウント終了値２０６（ここでは、２９９）とを比較し、一致したときにカウント完了信号２０７を出力する（ステップＳ４のＹＥＳ）。ここで、図５に示すように、外部から基準クロック切り換え有効信号が供給されても、タイマ動作中では、クロック周波数制御回路１１は動作禁止であり、周波数設定値３００は変更できない。
【００３３】
以上要するに本実施形態のタイマ回路１０は、例えばシステムの消費電力を節約するための動作モードでの動作周波数の変動に伴なって、クロック周波数を動的に変化させる場合に、内蔵しているカウント終了値生成回路１０５が自動的にカウント終了値２０６を変更する。従って、システムのＣＰＵ２０が関与することなく、タイマ回路１０のクロック周波数変動に応じて、カウンタ１０１のカウント動作が制御される。従って、結果としてＣＰＵに対する負荷を軽減することが可能となるため、システムパフォーマンスの低下を抑制できる。また、ＣＰＵの割り込み処理時間の間隔とは無関係に、カウンタ動作を制御することが可能となる。
【００３４】
なお、図６は、本実施形態のタイマ動作とＣＰＵ２０との関係を説明するためのフローチャートである。
【００３５】
即ち、図１に示すように、ＣＰＵ２０は、周辺回路に含まれる時間設定レジスタ１３に対して、２ビットのデータであるカウント時間値（例えば１５μｓの割り込み間隔）２１０を時間設定値３０２として設定する（ステップＳ１１）。ＣＰＵ２０は、タイマ制御レジスタ１００に対して、タイマ回路１０の計時開始の指示２００を行なう（ステップＳ１２）。
【００３６】
以下、図６の端子Ｔから端子ＥまでのステップＳ２１からＳ２５までの処理は、タイマ１０のタイマ動作の処理であり、前述の図４に示すステップＳ２からＳ９までの処理と同様である。ＣＰＵ２０は、タイマ回路１０のカウント完了２０７に伴なうタイマ割り込み２０８を入力し、所定の割り込み処理を実行する（ステップＳ１３）。
【００３７】
以上のように、ＣＰＵ２０は、タイマ回路１０の動作に必要な時間設定値３０２の設定処理などには関与するが、クロック周波数の変動に伴なうカウント終了値の変更処理には関与していない。換言すれば、タイマ回路１０は、ＣＰＵ２０とは無関係に、クロック周波数の変動に伴なうカウント終了値を自動的に変更し、カウンタ１０１の動作を制御する。
【００３８】
このような構成であれば、携帯型情報機器や携帯型通信機器等に組み込まれたシステムの動作モードに応じて、タイマ回路に供給されるクロック周波数が変動したときに、ＣＰＵが関与することなく、カウンタを制御することができる。従って、ＣＰＵの負荷を効果的に軽減することが可能となる
【００３９】
【発明の効果】
以上詳述したように本発明によれば、マイクロプロセッサ（ＣＰＵ）が関与することなく、クロック周波数の変動に伴なってカウンタ動作を制御できるタイマ回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に関するタイマ回路及びその周辺回路の構成を示すブロック図。
【図２】本実施形態に関するカウント終了値生成回路の構成を示すブロック図。
【図３】本実施形態に関するカウント終了値生成回路に設定されるパラメータの一例を示す図。
【図４】本実施形態のタイマ動作を説明するためのフローチャート。
【図５】本実施形態のタイマ動作を説明するためのタイミングチャート。
【図６】本実施形態のタイマ動作とＣＰＵとの関係を説明するためのフローチャート。
【符号の説明】
１０…タイマ回路、１１…クロック周波数制御回路、１２…クロック発振回路、
１３…時間設定レジスタ、２０…マイクロプロセッサ（ＣＰＵ）、
３０…ＤＲＡＭ、３１…リフレッシュ回路、４０…タイマブロック、
５０…テーブル、５１…セレクタ回路、１００…タイマ制御レジスタ、
１０１…カウンタ、１０２…タイマ制御回路、
１０３…タイマ割り込み制御回路、１０４…カウント値比較回路、
１０５…カウント終了値生成回路。
【図１】
2004264999.tif 000003
【図２】
2004264999.tif 000004
【図３】
2004264999.tif 000005
【図４】
2004264999.tif 000006
【図５】
2004264999.tif 000007
【図６】
2004264999.tif 000008