(57)【要約】【課題】非決定性クロック遅延を呈するデバイスの製造試験において、適正な判定を行うことにできる遷移追跡方法を提供する。【解決手段】上記課題は、ビットストリームの第一のサンプルを第一のサンプリングシーケンスの第一のサンプリングポイントにおいて取得するステップと、第二のサンプルを第一のサンプリングシーケンスの第二のサンプリングポイントにおいて取得するステップと、第三のサンプルを第一のサンプリングシーケンスの第三のサンプリングポイントにおいて取得するステップと、第一及び第二のサンプリングポイントにより画定される第一の時間周期における遷移の発生、及び、第二及び第三のサンプリングポイントにより画定される第二の時間周期における遷移の発生うち、少なくとも１つの遷移の発生を評価するステップと、第二のサンプリングポイントを遷移が発生した時点付近へと調整するステップとを有する方法により解決される。【選択図】図１
2004340925.tif 000002
【特許請求の範囲】
【請求項１】
信号のビットストリームにおける遷移を追跡する為の方法であって、
前記ビットストリームの第一のサンプルを第一のサンプリングシーケンスの第一のサンプリングポイントにおいて取得するステップと、
前記ビットストリームの第二のサンプルを前記第一のサンプリングシーケンスの第二のサンプリングポイントにおいて取得するステップと、
前記ビットストリームの第三のサンプルを前記第一のサンプリングシーケンスの第三のサンプリングポイントにおいて取得するステップと、
前記第一及び前記第二のサンプリングポイントにより画定される第一の時間周期における遷移の発生、及び、前記第二及び前記第三のサンプリングポイントにより画定される第二の時間周期における遷移の発生うち、少なくとも１つの遷移の発生を評価するステップと、
前記第二のサンプリングポイントを遷移が発生した時点付近へと調整するステップとを有する方法。
【請求項２】
遷移の大部分が前記第一の時間周期の間に発生していた場合、前記第二のサンプリングポイントがより早い時点へと調整されることを特徴とする請求項１に記載の方法。
【請求項３】
遷移の大部分が前記第二の時間周期の間に発生していた場合、前記第二のサンプリングポイントがより遅い時点へと調整されることを特徴とする請求項１または２のいずれかに記載の方法。
【請求項４】
前記第二のサンプリングポイントが、所定数のクロック又は前記ビットストリームの遷移後に規則的に調整されることを特徴とする請求項１から３のいずれかに記載の方法。
【請求項５】
前記発生した遷移が、連続的に評価されることを特徴とする請求項１から４のいずれかに記載の方法。
【請求項６】
前記発生した遷移が、計数深度が少なくとも１の、好ましくは計数深度が５よりも大きな、さらに好ましくは計数深度が１０〜１０００である、少なくとも１つのカウンタにより計数されることを特徴とする請求項１から５のいずれかに記載の方法。
【請求項７】
前記第一の時間周期における前記ビットストリーム中の遷移の計数値が前記第二の時間周期における遷移の計数値と等しくなるように、前記第二のサンプリングポイントが調整されることを特徴とする請求項１から６のいずれかに記載の方法。
【請求項８】
前記第二のサンプリングポイントが、前記ビットストリームと同じ周波数を持っていることが望ましいマスタークロック信号の可変遅延時間に基づいて調整されることを特徴とする請求項１から７のいずれかに記載の方法。
【請求項９】
前記第一のサンプリングポイントが、前記第一のサンプリングシーケンスにおける前記ビットストリームの最も早い遷移以前の時点にあり、前記第三のサンプリングポイントが、前記第一のサンプリングシーケンスにおける前記ビットストリームの最も遅い遷移以降の時点にあることを特徴とする請求項１から８のいずれかに記載の方法。
【請求項１０】
前記第一のサンプリングシーケンスの前記第三のサンプリングポイントと、前記第一のサンプリングシーケンスに続く第二のサンプリングシーケンスの第一のサンプリングポイントとの間の遷移数が判定されることを特徴とする請求項１から９のいずれかに記載の方法。
【請求項１１】
前記ビットストリームのビットが、連続するサンプリングシーケンスの前記第一または前記第三のサンプリングポイントにおいて均一に抽出されることを特徴とする請求項１から１０のいずれかに記載の方法。
【請求項１２】
前記ビットストリームのビットが、連続するサンプリングシーケンスの第四のサンプリングポイントにおいて均一に抽出され、
前記第四のサンプリングポイントの各々が、前記第一のサンプリングシーケンスの前記第三のサンプリングポイントと、前記第一のサンプリングシーケンスの後に続くサンプリングシーケンスの前記第一のサンプリングポイントとの間にあることを特徴とする請求項１から１１のいずれかに記載の方法。
【請求項１３】
ドリフトスペクトルに関する情報が、遷移追跡の記録から抽出されることを特徴とする請求項１から１２のいずれかに記載の方法。
【請求項１４】
前記ビットストリームから抽出されたビットを所定の期待ビットストリームと比較することにより、前記信号が評価されることを特徴とする請求項１から１３のいずれかに記載の方法。
【請求項１５】
請求項１から１４のいずれかに記載した方法を含む電子デバイスを試験する為の方法であって、
前記信号の前記ビットストリームが、前記電子デバイスの出力信号であり、前記出力信号が、前記電子デバイスへと供給した所定入力信号に対する応答であることを特徴とする方法。
【請求項１６】
コンピュータ等のデータ処理装置上で起動した場合に請求項１から１５のいずれかに記載した方法を実行する為の、望ましくはデータ担体に記憶されたソフトウエアプログラム又はソフトウエア製品。
【請求項１７】
信号のビットストリームにおける遷移を追跡する為のシステムであって、
前記ビットストリームの第一のサンプルを第一のサンプリングシーケンスの第一のサンプリングポイントにおいて取得するステップし、前記ビットストリームの第二のサンプルを前記第一のサンプリングシーケンスの第二のサンプリングポイントにおいて取得し、前記ビットストリームの第三のサンプルを前記第一のサンプリングシーケンスの第三のサンプリングポイントにおいて取得し、前記第一及び前記第二のサンプリングポイントにより画定される第一の時間周期における遷移の発生、及び、前記第二及び前記第三のサンプリングポイントにより画定される第二の時間周期における遷移の発生のうち、少なくとも１つの遷移の発生を評価する為のサンプリングユニットと、
前記第二のサンプリングポイントを遷移が発生した時点付近へと調整する為の調整ユニットとを有するシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はビットストリームにおける遷移の追跡に関するものであり、より具体的には被験電子デバイスの出力信号のビットストリーム中の遷移を追跡することに関する。
【背景技術】
【０００２】
集積回路（ＩＣ）には一般に適正作動を保証する為の試験を実施する必要がある。これは特にＩＣ開発及び製造段階において必要である。後者の場合、実装前に試験することが多い。試験中、被験デバイスである電子デバイス（ＤＵＴ）としてのＩＣには様々なタイプの刺激信号が印加され、その応答が測定、処理され、良品に期待される応答と比較される。自動試験装置（ＡＴＥ）は一般に、特定デバイス向け試験プログラムに基づいてこれらのタスクを実行する。ＡＴＥの例として、Ａｇｉｌｅｎｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ社のＳｅｍｉｃｏｎｄｕｃｔｏｒ  Ｔｅｓｔ  ＳｙｓｔｅｍｓであるＡｇｉｌｅｎｔ８３０００及び９３０００系のものを挙げることができるが、これは例えば非特許文献１に開示されている。これらの製品系列に関する詳細は、例えば先行技術文献１〜７にも開示されている。
【０００３】
近年の集積電子回路の出力信号は、これらの回路が同じ刺激信号による刺激を受けている場合であっても、信号を与える度にクロック遅延が異なる非決定性クロック遅延を呈することが多い。これらのデバイスの製造試験において、従来のように固定タイミングでビットストリームをストローブすることによりタイミング試験を実施すると、タイミングドリフトがある場合、ＤＵＴが適正に作動している場合であっても試験は不合格と判定される。
【０００４】
非決定的出力タイミングとなる理由は色々であり、未だ原因が詳細にわかっていないものもあるが、静的なタイミングのばらつきの原因となるプロセスばらつき、未知の経時変化タイミングドリフトの原因となるクロック挿入遅延の温度ばらつきがあげられる。
【０００５】
【特許文献１】欧州特許出願公開第８５９３１８号明細書
【特許文献２】欧州特許出願公開第８６４９７７号明細書
【特許文献３】欧州特許出願公開第８８６２１４号明細書
【特許文献４】欧州特許出願公開第８８２９９１号明細書
【特許文献５】欧州特許出願公開第１０９２９８３号明細書
【特許文献６】米国特許第５，４９９，２４８号明細書
【特許文献７】米国特許第５，４５３，９９５号明細書
【特許文献８】米国特許第５，２９５，１５５号明細書
【特許文献９】米国特許第５，４００，３７０号明細書
【特許文献１０】米国特許出願公開第２００２／１８８，８８８号明細書
【非特許文献１】アジレント・テクノロジーズ、製品紹介、ｏｎｌｉｎｅ、、アジレント・テクノロジーズ、平成１５年２月２５日検索、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ａｔｅ．ａｇｉｌｅｎｔ．ｃｏｍ／ｓｔｅ／ｐｒｏｄｕｃｔｓ／ｉｎｔｅｌｌｉｇｅｎｔ＿ｔｅｓｔ／ＳＯＣ＿ｔｅｓｔ／ＳＯＣ＿Ｔｅｃｈ＿Ｏｖｉｅｗ．ｓｈｔｍｌ＞
【非特許文献２】ヤマダニ（Ｊａｍａｄａｇｎｉ  Ｈ  Ｓ）他著、「オールディジタル  シンクロナイザーズ  フォー  ディーピーエスケー  デモデュレーターズ（Ａｌｌ−ｄｉｇｉｔａｌ  ｓｙｎｃｈｒｏｎｉｚｅｒｓ  ｆｏｒ  ＤＰＳＫ  ｄｅｍｏｄｕｌａｔｏｒｓ）」、、、、１９９０年３月５日、ｐ．２６８−２８３
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、電子デバイス試験を改善するところにある。
【課題を解決するための手段】
【０００７】
本目的は、独立請求項に定義される内容により解消することが出来るものである。推奨される実施例は、従属請求項に定義される。
遷移の発生は、第一、第二そして第三のサンプリングポイントにおけるビット値、具体的には一般にそのビットストリームの１クロック分に対応する同じサンプリング周期中のビットストリームから取得した第一、第二及び第三のサンプルの比較により検出される。
【０００８】
一実施例においては、第二のサンプリングポイントが第一及び第三のサンプリングポイントと共に同じ値で調節されるものであり、適用可能の場合は、更にビット値を抽出することが出来る第四のサンプリングポイントも共に調節される。第一及び第二の時間周期は、ビットストリームの仕様、例えば、ビットストリームを生成する被験電子デバイスに基づいて選択することが出来るものである。多くの場合、第一及び第二の時間周期は、等しく、そして／又は固定である。ビットストリームの仕様によれば、所定のサンプリングシーケンスの第三のサンプリングポイント、及びその後のサンプリングシーケンスの第一のサンプリングポイントとの間には遷移は無い。
【０００９】
本発明によれば、第二のサンプリングポイントは先に遷移が発生した時点から出来る限り近い時点に調整されるものであり、よって次の遷移が期待されなければならない時点に可能な限り近い時点となる。従って、サンプリングポイントは、プログラム可能時間における全てのエッジについて、期待されるビットストリームを認識する必要なく完全なタイミング試験が可能となるように調節可能なのである。全サンプリングポイントは望ましくはビットストリームと同じ周波数を持つマスタークロック信号から取得することが望ましい。
【００１０】
第二のサンプリングポイントは、所定のクロック数、或いはビットストリーム遷移数の後のいずれの時点にも調節することが出来る。第一及び第二の時間周期における遷移はそれぞれ計数することが出来、第二のサンプリングポイントは、それらの数が等しくなるように、或いはほぼ等しくなるように調節される。計数値が既に等しい場合、或いは所定限界よりも小さい場合、調節は必要ない。
【００１１】
第二のサンプリングポイントの調節前に観測すべき所定のクロック数は、例えば１０〜１０００といったように大きくても、或いは１のように小さくても良い。後者の場合、発生する全ての遷移が第二のサンプリングポイントの調節を生じることになる。
【００１２】
多くの場合、生じる遷移を連続的に評価することが有利である。他のケースにおいては、遷移を一定の、或いはランダム間隔で評価することが有利である場合もある。間隔をあけて遷移を評価する場合、第二のサンプリングポイントの調節を、発生するすべての遷移において実施しても、或いは上述したように所定クロック数又は遷移数の後に限って実施しても良い。
【００１３】
サンプリングシーケンスは、タイミング試験を実施する為に、或いはタイミングドリフトが許容されてはいるがタイミングエラーが想定されない場合のビット抽出を可能とする為に、少なくとも３つのサンプリングポイントを含むものである。出来れば、サンプリングシーケンスはビットストリームのビット長の継続時間を持っていることが望ましい。
【００１４】
所定のサンプリングシーケンスのサンプリングポイント間のビットストリームにおける遷移数、そしてその所定のサンプリングシーケンスの後に続くサンプリングシーケンスのサンプリングポイントを判定することにより、タイミングエラーを検出することが出来るが、具体的には、それらのサンプリングポイント間の遷移数が０でなかった場合にタイミングエラーが存在することになる。特に所定サンプリングシーケンスの第三のサンプリングポイントと、後のサンプリングシーケンスの第一のサンプリングポイントの間には遷移はあってはならない。
【００１５】
ビット抽出は、そのビットストリームの仕様に基づいて（例えば所定のジッタに基づいて）遷移が期待されるサンプリングシーケンス内の時間領域に近い、或いはその境界にある第一又は第三のサンプリングポイントを使用することが出来る。抽出されたビットは抽出ビットストリームへと配列され、これを記憶及び／又は被験電子デバイス（ＤＵＴ）の試験目的で期待ビットストリームと比較することが出来る（そのビットストリームが電子デバイスへと供給された所定の入力信号に対する応答となる）。
【００１６】
第四のサンプリングポイントは、タイミングエラーの検出に使用することが出来ると同時に、許容されるタイミングドリフトの場合においても確固たるビット抽出を提供する為に使用することが出来る。後者の場合、ビットエラーをタイミングエラーから区別することが可能である。出来れば第四のタイミングポイントは、第二のタイミングポイントからそのビットストリームのビット長の約２分の１後に続くものであることが望ましい。
【００１７】
遷移追跡が記録される場合、例えば第一、第二及び第三のサンプリングポイント間の遷移を計数し、そして遅延調節を記録することにより、ドリフトスペクトルに関する情報を抽出することが出来る。
【００１８】
本発明の実施例は、ドリフト、ジッタ及び／又は非決定的開始遅延と共に、遷移調節が提供された場合におけるアイドルパケット抑制及び／又はランダムスタートアップ抑制があった場合であっても、確固たるビットレベル試験を可能とするものである。
【００１９】
本発明の他の目的及び付随する利点の多くは、添付図の参照と共に以下の詳細説明を読むことにより、用意に理解することが出来る。実質的に、或いは機能的に等しい又は同様の要素は、同じ符号で示す。
【発明を実施するための最良の形態】
【００２０】
図１は本発明の概念を示す概略図である。グラフ１１は、被験電子デバイス（ＤＵＴ）の出力信号のビットストリーム１０の遷移密度を表している。グラフ１１の下には、ビットストリーム１０において遷移が期待される領域１２がＸで網がけされて示されている。自動試験装置（ＡＴＥ）は、第一のサンプルＡｎ、第二のサンプルＢｎ、第三のサンプルＣｎ及び第四のサンプルＤｎを、第一のサンプリングシーケンスＳｎの対応する第一のサンプルポイントｔＡｎ、第二のサンプルポイントｔＢｎ、第三のサンプルポイントｔＣｎ及び第四のサンプルポイントｔＤｎにおいて取得する。
【００２１】
第一のサンプリングポイントＡｎ及び第二のサンプリングポイントＢｎ間の遅延時間ＴＡＢは、第一の遅延ユニット１３により提供される。同様に、第二のサンプリングポイントＢｎ及び第三のサンプリングポイントＣｎ間の遅延時間ＴＢＣは、第二の遅延ユニット１４により、そして第二のサンプリングポイントＢｎ及び第四のサンプリングポイントＤｎ間の遅延ＴＢＤは第三の遅延ユニット１５により提供される。
【００２２】
第一のサンプリングポイントＡｎ及び第二のサンプリングポイントＢｎ間の遷移は、遷移数ＮＡＢとして計数される。同様に、第二のサンプリングポイントＢｎ及び第三のサンプリングポイントＣｎ間の遷移は、遷移数ＮＢＣとして計数される。
【００２３】
第四の遅延ユニット１６は、第一のサンプリングポイントＡｎについての調節可能遅延時間τを提供するものである。第一のサンプリングポイントＡｎと第二のサンプリングポイントＢｎとの間の遅延時間ＴＡＢが固定されていることが望ましいという観点から、第四の遅延ユニット１６は第二のサンプリングポイントＢｎも調整する。従って第一のサンプリングシーケンスＳｎにおける全サンプリングポイントＡｎ、Ｂｎ、Ｃｎ、Ｄｎは、電子デバイスＤＵＴから供給されるビットストリーム１０と同じ周波数を持つマスタークロック信号ＭＣＬＫから取得されるものである。
【００２４】
本発明によれば、遅延時間τは、第一のサンプリングポイントＡｎと第二のサンプリングポイントＢｎ間の遷移数ＮＡＢが第二のサンプリングポイントＢｎと第三のサンプリングポイントＣｎとの間の遷移数ＮＢＣの数に等しくなるように調節される。このような調節は自動的に実施されるものであり、図１の矢印１７に示した。可変遅延時間τは、固定することも可能である。ドリフト追跡は、例えば１０ｐｓ／１００ｂｉｔのドリフトまで可能である。
【００２５】
タイミング試験においては、第一のサンプリングシーケンスＳｎの第三のサンプリングポイントＣｎのビット値が、第一のサンプリングシーケンスＳｎの次のサンプリングシーケンスＳｎ＋１における第一のサンプリングポイントＡｎ＋１のビット値と同一であるかどうかを確認しなければならない。ＣｎがＡｎ＋１と等しくない場合、タイミングエラーが存在するということになる。
【００２６】
換言すると、第一のサンプリングシーケンスＳｎの第三のサンプリングポイントＣｎと、次のサンプリングシーケンスＳｎ＋１の第一のサンプリングポイントＡｎ＋１との間の遷移数は、０であるべきなのである。
【００２７】
タイミングドリフトは許容されるがタイミングエラーが想定されない場合、連続するサンプリングシーケンスＳｎ、Ｓｎ＋１・・・の第一のサンプルＡｎ、Ａｎ＋１・・・として、或いは連続するサンプリングシーケンスＳｎ、Ｓｎ＋１・・・の第三のサンプルＣｎ、Ｃｎ＋１としてビットストリーム１０のビットを均一に抽出することが出来る。
【００２８】
タイミングドリフトは許容されるがタイミングエラーを検出しなければならない場合、連続するサンプリングシーケンスＳｎ、Ｓｎ＋１・・・の第四のサンプルＤｎ、Ｄｎ＋１においてビットが均一に抽出される。この第四のサンプリングポイントＤｎは、第一のサンプリングシーケンスＳｎの第三のサンプルＣｎと第一のサンプリングシーケンスＳｎの次のサンプリングシーケンスＳｎにおける第一のサンプルＡｎ＋１との間にそれぞれ位置する。具体的には、第三の遅延ユニット１５により提供される遅延時間ＴＢＤはビットストリーム１０のビット長の約半分である。
【００２９】
図２は、ビットストリーム１０を時間ｔに対してプロットしたグラフである。ビットストリーム１０はビットシーケンス１−０−１を表しており、第一のサンプリングポイントｔＡｎ、第二のサンプリングポイントｔＢｎ及び第三のサンプリングポイントｔＣｎを示している。ビット値は第四のサンプリングポイントｔＤｎ、ｔＤｎ＋１・・・において抽出される。破線１０’に示した遷移ドリフトによって第二のサンプリングポイントｔＢｎ＋１に矢印１８で示すシフトが発生したものと想定する。第一のサンプリングポイントｔＡｎ及び第三のサンプリングポイントｔＣｎ間の時間は、被験電子デバイスＤＵＴの仕様に基づくビットストリーム１０の所定ジッタにより定義される。
【００３０】
図３は、本発明に基づく遷移追跡システムのブロック図である。被験電子デバイスＤＵＴのビットストリーム１０は、サンプリング装置２０の一部である４つのフリップフロップ２１、２２、２３、２４へと入力される。フリップフロップ２１、２２、２３、２４は、以下に説明するマスタークロック信号ＭＣＬＫから取得するそれぞれのクロックＣＡ、ＣＢ、ＣＣ、ＣＤを更なる入力信号として受信する。４つのフリップフロップ２１、２２、２３、２４は、ビットストリーム１０から異なるサンプリングポイントｔＡ、ｔＢ、ｔＣ、ｔＤにおいてサンプルを取得する為に設けられたものである。
【００３１】
第一のフリップフロップ２１の出力Ｄは、ＦＩＦＯメモリ２５へと入力される。ＦＩＦＯメモリ２５は第二の入力チャネルにおいてビットストリーム１０のタイミングに関する情報（例えば所定サンプルシーケンスの第三のサンプルＣｎのビット値が、続くサンプルシーケンスＳｎ＋１の第一のサンプルＡｎ＋１のビット値と等しいかどうか、そして次のサンプルシーケンスＳｎ＋１の第一のサンプルＡｎ＋１のビット値がその所定サンプルシーケンスの第四のサンプルＤｎのビット値と等しいかどうかに関するテスト結果）を受ける。ＦＩＦＯメモリ２５への両方の入力信号は、以下に説明するマスタークロック信号ＭＣＬＫから取得したクロックＣＤで供給される。ＦＩＦＯメモリ２５の出力は、マスタークロック信号ＭＣＬＫと同期して提供される。この出力は、抽出されたビットストリーム２６及びタイミングエラーが検出されたかどうかを示す情報を含む信号２７である。
【００３２】
マスタークロック信号ＭＣＬＫが変数により遅延され、調節可能な第四の遅延ユニット１６が遅延時間τ分遅延されることにより、第四のフリップフロップ２４用のクロック信号ＣＡが得られる。クロック信号ＣＡが更に第一の遅延ユニット１３により値ＴＡＢ分遅延されることにより、第三のフリップフロップ２３用のクロック信号ＣＢが得られる。クロック信号ＣＢが更に第二の遅延ユニット１４により値ＴＢＣ分遅延されることにより、第二のフリップフロップ２２用のクロック信号ＣＣが得られる。更に、クロック信号ＣＢが第三の遅延ユニット１５により値ＴＢＤ分遅延されることにより、第一のフリップフロップ２１用のクロック信号ＣＤが得られる。
【００３３】
第二及び第三のフリップフロップ２２、２３の出力Ｃ、Ｂは、第一のＥＸＯＲ素子２８へと入力される。第一のＥＸＯＲ素子２８の出力は、第二及び第三のサンプリングポイントｔＢ、ｔＣ間の遷移を示すものである。第三及び第四のフリップフロップ２３、２４の出力Ｂ、Ａは、第二のＥＸＯＲ素子２９へと入力される。第二のＥＸＯＲ素子２９の出力は、第一及び第二のサンプリングポイントｔＡ及びｔＢ間の遷移を示すものである。
【００３４】
サンプリングユニット２０は、ビットレートで起動するクロックドメインにおいて構成されている。第一から第四の遅延ユニット１３、１４、１５、１６は、ビットレートで自動試験装置ＡＴＥクロックを追跡するクロックドメインにおいて構成されている。
【００３５】
第一及び第二のＥＸＯＲ素子２８、２９の出力を、それぞれ直接的に追跡カウンタ３１の増分／減分入力へと接続することが可能である。追跡カウンタ３１は調整ユニット３０中に配置されているが、追跡カウンタ３１の出力は第四の遅延ユニット１６の制御及び調整を行うものであり、特にはサンプリングポイントｔＡ、ｔＢ、ｔＣ、ｔＤを調整する為に遅延時間τを変化させるものである。追跡カウンタ３１の出力３２は、ドリフトスペクトルに関する情報を抽出する為に使用することが出来る。更に、追跡カウンタ３１の増分／減分入力は、例えば追跡カウンタ３１をロックし、遅延時間τを固定する為に対応する入力信号３３により有効化／ロックすることが出来る。遅延時間τが凍結された場合、タイミングエラーを検出することによりビットストリーム１０が遷移ドリフトを含んでいるかどうかについて評価することが出来る。
【００３６】
図３の実施例に示したように、調整ユニット３０は一種の低域フィルタ特性を提供するものである。上述したように、第一及び第二のＥＸＯＲ素子２８、２９の出力が追跡カウンタ３１の増分／減分入力に直接的に接続していた場合、追跡カウンタ３１は、ビットストリーム１０のいずれの遷移においても、対応する増分又は減分信号の為に遅延時間τを変化させるものである。これは必ずしも問題となることではないが、一部のアプリケーションにおいては、第一及び第二のカウンタ３４、３５を設けて遅延時間τを再調整する前に所定数のビット（例えば１０〜１０００）を観測するようにした方が望ましい。これを行う為には、比較器３６が第一のサンプリングポイントｔＡと第二のサンプリングポイントｔＢ間の遷移数ＮＡＢを第二のサンプリングポイントｔＢと第三のサンプリングポイントｔＣ間の遷移数ＮＢＣと比較する。ＮＡＢがＮＢＣよりも大きい場合、比較器３６は遅延時間τを減分する為の信号を出力する。反対にＮＢＣがＮＡＢよりも大きい場合、比較器３６は遅延時間τを増分させる信号を出力する。このような低域フィルタ特性を調整ユニット３０に与えることにより、例えば５００ＭＨｚといったより低いクロック速度において、遅延時間τの増分又は減分を決定することが出来るという利点がもたらされるのである。
【００３７】
最後に、本発明の代表的な実施態様を以下に示す。
（実施態様１）
信号のビットストリームにおける遷移を追跡する為の方法であって、前記ビットストリームの第一のサンプルを第一のサンプリングシーケンスの第一のサンプリングポイントにおいて取得するステップと、前記ビットストリームの第二のサンプルを前記第一のサンプリングシーケンスの第二のサンプリングポイントにおいて取得するステップと、前記ビットストリームの第三のサンプルを前記第一のサンプリングシーケンスの第三のサンプリングポイントにおいて取得するステップと、前記第一及び前記第二のサンプリングポイントにより画定される第一の時間周期における遷移の発生、及び、前記第二及び前記第三のサンプリングポイントにより画定される第二の時間周期における遷移の発生うち、少なくとも１つの遷移の発生を評価するステップと、前記第二のサンプリングポイントを遷移が発生した時点付近へと調整するステップとを有する方法。
【００３８】
（実施態様２）
遷移の大部分が前記第一の時間周期の間に発生していた場合、前記第二のサンプリングポイントがより早い時点へと調整されることを特徴とする実施態様１に記載の方法。
【００３９】
（実施態様３）
遷移の大部分が前記第二の時間周期の間に発生していた場合、前記第二のサンプリングポイントがより遅い時点へと調整されることを特徴とする実施態様１または２のいずれかに記載の方法。
【００４０】
（実施態様４）
前記第二のサンプリングポイントが、所定数のクロック又は前記ビットストリームの遷移後に規則的に調整されることを特徴とする実施態様１から３のいずれかに記載の方法。
【００４１】
（実施態様５）
前記発生した遷移が、連続的に評価されることを特徴とする実施態様１から４のいずれかに記載の方法。
【００４２】
（実施態様６）
前記発生した遷移が、計数深度が少なくとも１の、好ましくは計数深度が５よりも大きな、さらに好ましくは計数深度が１０〜１０００である、少なくとも１つのカウンタにより計数されることを特徴とする実施態様１から５のいずれかに記載の方法。
【００４３】
（実施態様７）
前記第一の時間周期における前記ビットストリーム中の遷移の計数値が前記第二の時間周期における遷移の計数値と等しくなるように、前記第二のサンプリングポイントが調整されることを特徴とする実施態様１から６のいずれかに記載の方法。
【００４４】
（実施態様８）
前記第二のサンプリングポイントが、前記ビットストリームと同じ周波数を持っていることが望ましいマスタークロック信号の可変遅延時間に基づいて調整されることを特徴とする実施態様１から７のいずれかに記載の方法。
【００４５】
（実施態様９）
前記第一のサンプリングポイントが、前記第一のサンプリングシーケンスにおける前記ビットストリームの最も早い遷移以前の時点にあり、前記第三のサンプリングポイントが、前記第一のサンプリングシーケンスにおける前記ビットストリームの最も遅い遷移以降の時点にあることを特徴とする実施態様１から８のいずれかに記載の方法。
【００４６】
（実施態様１０）
前記第一のサンプリングシーケンスの前記第三のサンプリングポイントと、前記第一のサンプリングシーケンスに続く第二のサンプリングシーケンスの第一のサンプリングポイントとの間の遷移数が判定されることを特徴とする実施態様１から９のいずれかに記載の方法。
【００４７】
（実施態様１１）
前記ビットストリームのビットが、連続するサンプリングシーケンスの前記第一または前記第三のサンプリングポイントにおいて均一に抽出されることを特徴とする実施態様１から１０のいずれかに記載の方法。
【００４８】
（実施態様１２）
前記ビットストリームのビットが、連続するサンプリングシーケンスの第四のサンプリングポイントにおいて均一に抽出され、前記第四のサンプリングポイントの各々が、前記第一のサンプリングシーケンスの前記第三のサンプリングポイントと、前記第一のサンプリングシーケンスの後に続くサンプリングシーケンスの前記第一のサンプリングポイントとの間にあることを特徴とする実施態様１から１１のいずれかに記載の方法。
【００４９】
（実施態様１３）
ドリフトスペクトルに関する情報が、遷移追跡の記録から抽出されることを特徴とする実施態様１から１２のいずれかに記載の方法。
【００５０】
（実施態様１４）
前記ビットストリームから抽出されたビットを所定の期待ビットストリームと比較することにより、前記信号が評価されることを特徴とする実施態様１から１３のいずれかに記載の方法。
【００５１】
（実施態様１５）
実施態様１から１４のいずれかに記載した方法を含む電子デバイスを試験する為の方法であって、前記信号の前記ビットストリームが、前記電子デバイスの出力信号であり、前記出力信号が、前記電子デバイスへと供給した所定入力信号に対する応答であることを特徴とする方法。
【００５２】
（実施態様１６）
コンピュータ等のデータ処理装置上で起動した場合に実施態様１から１５のいずれかに記載した方法を実行する為の、望ましくはデータ担体に記憶されたソフトウエアプログラム又はソフトウエア製品。
【００５３】
（実施態様１７）
信号のビットストリームにおける遷移を追跡する為のシステムであって、前記ビットストリームの第一のサンプルを第一のサンプリングシーケンスの第一のサンプリングポイントにおいて取得するステップし、前記ビットストリームの第二のサンプルを前記第一のサンプリングシーケンスの第二のサンプリングポイントにおいて取得し、前記ビットストリームの第三のサンプルを前記第一のサンプリングシーケンスの第三のサンプリングポイントにおいて取得し、前記第一及び前記第二のサンプリングポイントにより画定される第一の時間周期における遷移の発生、及び、前記第二及び前記第三のサンプリングポイントにより画定される第二の時間周期における遷移の発生のうち、少なくとも１つの遷移の発生を評価する為のサンプリングユニットと、前記第二のサンプリングポイントを遷移が発生した時点付近へと調整する為の調整ユニットとを有するシステム。
【図面の簡単な説明】
【００５４】
【図１】本発明の概念を示す概略図である。
【図２】ビットストリームを時間に対してプロットしたグラフである。
【図３】本発明に基づく遷移追跡用のシステムのブロック図である。
【符号の説明】
【００５５】
１０  ビットストリーム
１３  第一の遅延ユニット
１４  第二の遅延ユニット
１５  第三の遅延ユニット
１６  第四の遅延ユニット
【図１】
2004340925.tif 000003
【図２】
2004340925.tif 000004
【図３】
2004340925.tif 000005