(57)【要約】【課題】様々な解像度や階調表示に対応できる配線構造の提供。【解決手段】配線構造は、互いに略平行に延びる複数本の線状導電体１と、前記複数本の線状導電体１のなかから選ばれた第１線状導電体群１Ｇに、電気信号を入力する第１入力端子１０と、前記複数本の線状導電体１のなかから選ばれた、前記第１線状導電体群１Ｇと異なる第２線状導電体群２Ｇに、電気信号を入力する、前記第１入力端子１に隣接して配置された第２入力端子２０とを備える。前記第１線状導電体群１Ｇと前記第２線状導電体群２Ｇとの間には、複数本の前記線状導電体１が介在する。【選択図】　　図１
2004045827.tif 000002
【特許請求の範囲】
【請求項１】
互いに略平行に延びる複数本の線状導電体と、
前記複数本の線状導電体のなかから選ばれた第１線状導電体群に、電気信号を入力する第１入力端子と、
前記複数本の線状導電体のなかから選ばれた、前記第１線状導電体群と異なる第２線状導電体群に、電気信号を入力する、前記第１入力端子に隣接して配置された第２入力端子とを備え、
前記第１線状導電体群と前記第２線状導電体群との間には、複数本の前記線状導電体が介在する配線構造。
【請求項２】
前記複数本の線状導電体と、前記第１入力端子および前記第２入力端子との間に、前記第１入力端子または前記第２入力端子からの電気信号を幅方向に拡大させて、前記第１線状導電体群または第２線状導電体群に入力させる拡張部をさらに備える、請求項１に記載の配線構造。
【請求項３】
前記第１入力端子または前記第２入力端子から入力される電気信号の大きさによって、前記第１線状導電体群または前記第２線状導電体群の幅が変化する、請求項１または２に記載の配線構造。
【請求項４】
請求項１から３のいずれか１項に記載の配線構造がそれぞれ形成された、一対の基板と、
前記一対の基板間に介在する表示媒体層とを備え、
前記一対の基板のそれぞれに形成された配線構造は、それぞれが備える前記複数本の線状導電体が交差するように、対向配置された、表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電極配線などに用いられる配線構造に関する。
【０００２】
【従来の技術】
液晶ディスプレイに代表される表示装置は、通常、複数の電極配線がストライプ状またはマトリクス状に設けられた基板を用いて、液晶材料などの表示媒体を制御することで表示を行なう仕組みになっている。例えば、単純マトリクス型液晶表示装置では、一方の基板に設けられたストライプ状の列電極と、列電極と直交するように他方の基板に設けられたストライプ状の行電極とによって画素が規定され、画素毎に液晶層の光透過率が変調されて、画像表示が行われる。
【０００３】
列電極や行電極などの電極配線は、例えば次の工程を経て製造される。基板上に、ＩＴＯ膜等の透明導電膜をスパッタ法などにより成膜する。透明導電膜上にフォトレジストを塗布し、前焼き（プリベーク）を行なう。ストライプ状のパターンを有するマスクを介して、紫外線露光を行なう。現像を行って、フォトレジストの不要部分を除去する。露出した透明導電膜をエッチングする。残存するフォトレジストを剥離する。
【０００４】
【発明が解決しようとする課題】
画像の解像度には、ＶＧＡ（ｖｉｄｅｏ　ｇｒａｐｈｉｃｓ　ａｒｒａｙ）やＸＧＡ（ｅｘｔｅｎｄｅｄ　ｖｉｄｅｏ　ｇｒａｐｈｉｃｓ　ａｒｒａｙ　）など様々な精細度があり、解像度に応じて画素ピッチは異なる。従来の方法では、画素ピッチに応じて、　フォトリソ用のマスクや、最適なレジスト材料などを準備しなくてはならない。
【０００５】
また、表示装置では、階調表示を行なうために、画素分割法を用いることがある。画素分割法では、階調の比率に応じて、電極をパターニングした配線を用いる。例えば、１：２の面積比率で電極をパターニングした場合には、１：２：３の階調しか表示することができず、１：２：４の面積比率でパターン化した場合には、１：２：３：４：５：６：７の階調表示しかできない。すなわち、最初に分割した面積比率によって、画素分割階調表示が制限される。
【０００６】
本発明は、様々な解像度や階調表示に対応できる配線構造の提供を目的とする。
【０００７】
【課題を解決するための手段】
本発明の配線構造は、互いに略平行に延びる複数本の線状導電体と、前記複数本の線状導電体のなかから選ばれた第１線状導電体群に、電気信号を入力する第１入力端子と、前記複数本の線状導電体のなかから選ばれた、前記第１線状導電体群と異なる第２線状導電体群に、電気信号を入力する、前記第１入力端子に隣接して配置された第２入力端子とを備え、前記第１線状導電体群と前記第２線状導電体群との間には、複数本の前記線状導電体が介在する。
【０００８】
前記複数本の線状導電体と、前記第１入力端子および前記第２入力端子との間に、前記第１入力端子または前記第２入力端子からの電気信号を幅方向に拡大させて、前記第１線状導電体群または第２線状導電体群に入力させる拡張部をさらに備えていても良い。
【０００９】
前記第１入力端子または前記第２入力端子から入力される電気信号の大きさによって、前記第１線状導電体群または前記第２線状導電体群の幅を変化させても良い。
【００１０】
本発明の表示装置は、本発明の配線構造がそれぞれ形成された、一対の基板と、前記一対の基板間に介在する表示媒体層とを備え、前記一対の基板のそれぞれに形成された配線構造は、それぞれが備える前記複数本の線状導電体が交差するように、対向配置されている。
【００１１】
【発明の実施の形態】
（実施形態１）
図１Ａは、実施形態１の配線構造を模式的に示す平面図であり、図１Ｂは、図１Ａ中の１Ｂ−１Ｂ’線断面図である。配線構造は、第１線状導電体群１Ｇおよびこれと異なる第２線状導電体群２Ｇを少なくとも有する。本実施形態の配線構造は、第１線状導電体群１Ｇおよび第２線状導電体群２Ｇと異なる第３線状導電体群３Ｇをさらに有する。第１線状導電体群１Ｇ、第２線状導電体群２Ｇおよび第３線状導電体群３Ｇは、いずれも複数の線状導電体１から構成される。複数の線状導電体１のそれぞれは、第１線状導電体群１Ｇ、第２線状導電体群２Ｇおよび第３線状導電体群３Ｇのうちの２以上の線状導電体群に重複して属することはない。配線構造は、またいずれの線状導電体群にも属しない線状導電体１を有する。各線状導電体１は、互いに略平行に延びている。
【００１２】
配線構造は、第１線状導電体群１Ｇに電気信号を入力する第１入力端子１０と、第２線状導電体群２Ｇに電気信号を入力する第２入力端子２０とを少なくとも備える。本実施形態の配線構造は、第３線状導電体群３Ｇに電気信号を入力する第３入力端子３０をさらに備える。
【００１３】
複数の線状導電体１は、それぞれ導電性材料で形成されており、ライン毎に導電性を有している。各線状導電体１は隣接する線状導電体１と接触していない。隣接する線状導電体１の間隔は、数十ｎｍ程度、好ましくは１０ｎｍ以上５０ｎｍ以下である。線状導電体１の膜厚は、１０ｎｍ以上数μｍ以下程度である。
【００１４】
各入力端子１０，２０，３０の幅（線状導電体１が延びる方向に対して略直交する方向における長さ）は、線状導電体１の間隔に比して、極めて大きい。具体的には、１０μｍ以上１００μｍ以下であり、７０ｐｐｉレベルの画素ピッチを考慮すると、３００μｍ以下である。また、隣接する入力端子の間隔は、数μｍ〜数十μｍ程度である。
【００１５】
例えば、各入力端子のピッチ（入力端子の幅と、隣接する入力端子間の幅との総和）が１００μｍであり、入力端子間の幅が２０μｍの場合、数十ｎｍレベルで配列された線状導電体１は、入力端子間に数１００本分が介在することになる。
【００１６】
入力端子１０，２０，３０を線状導電体１に接合させると、入力端子１０，２０，３０に接合した線状導電体１に電気信号を入力することができる。また、入力端子１０，２０，３０に入力する電気信号を大きくすることによって、入力端子１０，２０，３０に接合した線状導電体１のみならず、これに隣接する線状導電体１にも電気信号を入力することができる。ナノピッチで形成された線状導電体１では、電気信号の大きさによっては、隣接する線状導電体１に漏れ電流が生じることがある。これにより、例えば、第１入力端子１０から電気信号が入力される複数の線状導電体１（第１線状導電体群１Ｇ）の幅Ｄ１を、第１入力端子１０に接合された複数の線状導電体１の幅よりも大きくすることができる。すなわち、入力端子への入力信号の大小で、入力端子の幅方向への広がり方が変化するので、結果として送る電位信号の大小によって、線状導電体群の配線幅を変化させることができる。なお、本明細書において幅方向とは、線状導電体が延びる方向に対して略直交する方向をいう。
【００１７】
同様に、第２入力端子２０から電気信号が入力される第２線状導電体群２Ｇ、第３入力端子３０から電気信号が入力される第３線状導電体群３Ｇのそれぞれの幅Ｄ２，Ｄ３を、各入力端子２０，３０に入力する電気信号の大きさを調整することによって、適宜調整することができる。
【００１８】
線状導電体１を構成する導電性材料としては、金属（ナノ）粒子、金属でコーティングしたナノ粒子、導電性高分子、カーボンナノチューブ、デオキシリボ核酸などが挙げられる。金属（ナノ）粒子は、各粒子を接触させながら配列させることで導電性を上げることができる。導電性高分子などは、高次配列と効率のよいドーピングを行なうことによって導電性を高めることができる。
【００１９】
次に、本実施形態の配線構造の製造工程について説明する。まず、ガラス基板やプラスチック基板などの絶縁性基板上に、複数本の線状導電体１を形成する。線状導電体１は、ナノレベル、　もしくはそれに近いレベルでの材料を配列することにより、形成することができる。ナノレベル、　もしくはそれに近いレベルでの材料の配列方法としては、ガスデポジション法、レーザー転写法、塗布法によるマイクロメゾピックパターン法などがある。また、　導電性高分子の場合、高次に配列させたモノマーにレーザーを照射して、ナノライン光重合法で導電性高分子のナノパターンを作ることも可能である。
【００２０】
線状導電体１は、図１Ｂに示すように、剥き出しの状態にしてもいいし、図２に示すように、バインダー樹脂２などで保護しても良い。バインダー樹脂２の形成は、線状導電体１の形成と同時でも良いし、線状導電体１の形成の前または後でも良い。また、図３に示すように、　作成方法、　特にレーザー転写法などによっては、線状導電体１のパターンは直線だけでなく折れ曲がりや曲線も可能であり、任意の形状に作成することができる。したがって、第１入力端子１０から電気信号が入力される第１線状導電体群１Ｇのパターンを任意の形状にすることができる。
【００２１】
絶縁性基板上に複数本の線状導電体１を形成した後、線状導電体１に接合する入力端子を形成する。線状導電体１に接合する入力端子は、表示素子などを駆動させるドライバーＩＣ（集積回路）の端子を線状導電体１に接続する端子である。入力端子は、ドライバーＩＣの端子を直接接続しても良いし、フレキシブルプリント基板の端子を介して接続しても良い。入力端子と、ドライバーＩＣの端子またはフレキシブルプリント基板の端子との間に、異方性導電性フィルムを介在させ、熱圧着により端子間を導通させることができる。
【００２２】
本発明の配線構造は、入力端子の幅を変更するだけで、入力端子から電気信号が入力される線状導電体群の幅を変更することができる。例えば、図４Ａに示すように、幅がそれぞれ異なる入力端子１０〜４０を形成することによって、各線状導電体群１Ｇ〜４Ｇのそれぞれの幅Ｄ１〜Ｄ４を変更することができる。また、図４Ｂに示すように、入力端子１０〜７０の幅を狭くすることによって、各線状導電体群１Ｇ〜７Ｇのそれぞれの幅Ｄ１〜Ｄ７を狭くすることができ、高精細にすることができる。
【００２３】
従来の配線技術では、例えば液晶表示素子などの画素電極は、表示素子の精細度に応じて、ＩＴＯなどの電極材料をフォトリソプロセスなどでパターンニングする必要があった。本発明の配線構造によれば、入力端子の幅を変更するだけで、画素電極の幅を変更することができるので、表示素子の精細度にかかわらず、配線構造を共通化することができる。この結果、　入力端子が例えばＶＧＡピッチのもの、ＸＧＡピッチのものなど、どのようなパターンの入力端子が用いられても、それぞれの精細度に対応できる。従来の方法では、ピッチに応じて、　フォトリソ用のマスクや、最適なレジスト材料などを準備しなくてはならないが、本発明の配線構造によれば、配線構造を共通化できるので、プロセスの短縮、　低コスト化に非常に有効である。
【００２４】
また、例えば図４Ａに示す精細度から図４Ｂに示す精細度に変更するなどの精細度の変更が、入力端子を置き換えることで簡単に行われる。したがって、従来は、表示素子の精細度を変更する場合、表示パネルごと取り替える必要があったが、本発明の配線構造によれば、入力端子だけを取り替えることにより、表示素子の精細度を変更することができる。
【００２５】
本発明の配線構造によれば、フォトリソグラフィに代表される、電極配線のパターンニングを行なうことなく、一定の幅を有する配線が得られる。また、入力端子のピッチを変えるだけで、そのピッチに応じた配線を提供することができる。
【００２６】
本実施形態では、線状導電体をナノレベルもしくはそれに近いレベルで形成し、入力端子をマイクロレベルで形成したが、本発明の配線構造は、これに限定されず、線状導電体のパターンが入力端子より狭ピッチであれば良い。例えば、線状導電体および入力端子がいずれもナノレベルであっても良いし、いずれもマイクロレベルであっても良い。すなわち、必要に応じてナノパターンとマイクロパターンとを使い分ければよい。
【００２７】
（実施形態２）
図５は、実施形態２の配線構造を模式的に示す平面図であり、入力端子近傍を拡大して示している。実施形態２では、実施形態１の構成に加えて、線状導電体１と入力端子１０，２０，３０との接合部の間に、拡張部３が設けられている。この拡張部３は、導電性材料から構成され、入力端子１０，２０，３０から入力された電気信号を線状導電体１のパターン化方向に対して略直交する方向に拡大する。拡張部３を構成する導電性材料として、金属の他に、電気信号の広がり方を制御しうる材料を用いることができる。このような材料としては、金属ナノ粒子、金属マイクロ粒子、金属でコーティングしたナノ粒子、導電性高分子、カーボンナノチューブ、デオキシリボ核酸およびこれらの複合材料などが挙げられる。
【００２８】
入力端子１０，２０，３０から入力された電気信号は、入力端子１０，２０，３０の幅よりも広くなって、線状導電体１に伝達される。また、入力端子１０，２０，３０に入力される電気信号の大小によって、拡張部３における電気信号の幅方向への広がり方も変化するので、結果的に、入力端子１０，２０，３０に入力される電位信号の大小によって、各線状導電体群１Ｇ〜３Ｇのそれぞれの幅Ｄ１〜Ｄ３を変化させることができる。
【００２９】
例えば、表示装置では、階調表示を行なうために、画素分割法を用いることがある。画素分割法では、階調の比率に応じて、電極をパターニングした配線を用いる。例えば、１：２の面積比率で電極をパターニングした場合には、１：２：３の階調しか表示することができず、１：２：４の面積比率でパターン化した場合には、１：２：３：４：５：６：７の階調表示しかできない。すなわち、最初に分割した面積比率によって、画素分割階調表示が制限される。
【００３０】
本発明の配線構造によれば、入力電気信号の大小を適宜変えることで、画素幅を変えることができるので、任意の画素分割階調を行なうことができる。
【００３１】
（実施形態３）
本発明の配線構造は、表示装置の画素電極に用いることができる。図６Ａは、実施形態３の表示装置を模式的に示す平面図であり、図６Ｂは、図６Ａ中の６Ｂ−６Ｂ’線断面図である。
【００３２】
本実施形態の表示装置は、実施形態１の配線構造がそれぞれ形成された、一対の基板と、一対の基板間に介在する表示媒体層４とを備える。一対の基板のそれぞれに形成された配線構造は、それぞれが備える複数本の線状導電体１が交差するように、典型的には略直交するように、対向配置されている。
【００３３】
表示媒体層４とは、互いに対向する電極間の電位差により光透過率が変調される層、または互いに対向する電極間を流れる電流により自発光する層である。表示媒体層４としては、液晶層、無機または有機発光体層、エレクトロクロミック層、発光ガス層、電気泳動層などが例示されるが、これらに限定されない。本実施形態では、ネマティック液晶層を用いたパッシブマトリックス型液晶表示装置について説明する。
【００３４】
液晶表示装置は、以下の工程を経て製造することができる。まず、液晶分子の配向秩序を持たせるために、配線構造が形成された基板上にポリイミド膜を設け、ラビング処理を行なう。各基板上に形成された線状導電体１がそれぞれ交差するように、シール材を介して、一対の基板を貼り合わせる。一対の基板の間隙に、ネマティック液晶材料を注入して、ネマティック液晶層４を形成する。液晶層４に対して反対側の両基板面に偏光板を設ける。これにより、液晶表示装置が製造される。
【００３５】
線状導電体１は、材料自体が透明であるものを用いることができるし、ナノレベルの形状のものを用いることで可視光に対しては透過性を保持することができる。したがって、液晶層４を挟むことで透過型または反射型いずれのタイプの表示装置にも用いることができる。
【００３６】
本実施形態の液晶表示装置は、入力端子の大きさを適宜変えることで、表示装置の精細度を任意に変えることができる。例えば、ＶＧＡレベルの入力端子１０を接続すると、表示装置自体もＶＧＡ表示体となる。さらに精細度の高いＸＧＡレベルの端子を接続すると、表示装置自体もＸＧＡレベルの表示体となる。このように表示装置自体を変えることなく、端子部分のみを変えるだけで精細度の異なる表示装置を簡単に提供することができる。
【００３７】
従来の方法では、それぞれの精細度用に電極をパターニングする必要があるので、それぞれの精細度用のマスクを用いてフォトリソ工程を行なう必要がある。本発明によれば、このようなプロセス工程も必要なく、安価に表示装置を提供できる。また、表示装置を使用してみて、精細度を変更したいときにも、わざわざ表示装置全体を買い換えることなく、端子部分のみを交換するだけで、精細度の異なる表示装置を入手することができる。
【００３８】
さらに、実施形態２に示す拡張部３を用いたり、入力端子への電気信号を大きくしたりすることによって、線状導電体群の幅を変えることができるので、これを用いた階調表示が可能である。図６Ａおよび図６Ｂを参照しながら、より具体的に説明する。
【００３９】
列方向に延びる複数の線状導電体１ａのうち、第１入力端子１０から電気信号が入力される複数の線状導電体１ａを第１線状導電体群１Ｇと呼ぶ。同様に、第２入力端子２０から電気信号が入力される複数の線状導電体１ａを第２線状導電体群２Ｇと呼び、第３入力端子３０から電気信号が入力される複数の線状導電体１ａを第３線状導電体群３Ｇと呼ぶ。一方、行方向に延びる複数の線状導電体１ｂのうち、第４入力端子１１から電気信号が入力される複数の線状導電体１ｂを第４線状導電体群１１Ｇと呼ぶ。
【００４０】
画素領域は、ストライプ状に設けられた列電極と、列電極に略直交する行電極とが互いに交差するそれぞれの領域に形成される。本実施形態では、列電極として機能する第１線状導電体群１Ｇ、第２線状導電体群２Ｇおよび第３線状導電体群３Ｇと、行電極として機能する第４線状導電体群１１Ｇとが交差するそれぞれの領域から画素領域が形成される。具体的には、第１線状導電体群１Ｇと第４線状導電体群１１Ｇとの交差領域に第１画素領域Ｐ１が、第２線状導電体群２Ｇと第４線状導電体群１１Ｇとの交差領域に第２画素領域Ｐ２が、第３線状導電体群３Ｇと第４線状導電体群１１Ｇとの交差領域に第３画素領域Ｐ３が、それぞれ形成される。
【００４１】
図６Ａに示すように、行方向または列方向のいずれか一方、または両方の電気信号の大きさを制御すると、結果的に画素自体の大きさを変えることができ、画素分割階調を任意の大きさで行なうことができる。これは、通常のネマティック液晶表示装置はもちろん、明表示または暗表示のいずれか、すなわちＯＮ−ＯＦＦの二値しか基本的に取らない強誘電性液晶表示素子でも、非常に有効な階調表示方法である。このように、本発明の配線構造を用いたパッシブ液晶表示装置によれば、任意に精細度を変えることができる。また、画素分割階調表示可能な表示素子を低コストで提供することができる。特に表示特性としてＯＮ−ＯＦＦの二値しか取れない表示媒体や、電界の強度による階調表示が困難な表示媒体でも、任意の画素分割階調表示によって階調表示が可能な表示素子とすることができる。
【００４２】
本実施形態では、互いに対向する電極間に表示媒体層４を介在させた液晶表示装置について説明した。しかし、表示媒体層４に代えて、表示媒体層４以外の機能性材料からなる層を介在させて、パッシブ型機能素子を作ることが可能である。
【００４３】
【発明の効果】
本発明によれば、様々な解像度や階調表示に対応できる配線構造が提供される。
【図面の簡単な説明】
【図１】図１Ａは、実施形態１の配線構造を模式的に示す平面図であり、図１Ｂは、図１Ａ中の１Ｂ−１Ｂ’線断面図である。
【図２】バインダー樹脂２で保護された線状導電体１を模式的に示す断面図である。
【図３】折れ曲がりや曲線のパターンを有する線状導電体１の平面図である。
【図４】入力端子の幅と、線状導電体群の幅との関係を模式的に示す平面図である。
【図５】実施形態２の配線構造を模式的に示す平面図であり、入力端子近傍を拡大して示している。
【図６】図６Ａは、実施形態３の表示装置を模式的に示す平面図であり、図６Ｂは、図６Ａ中の６Ｂ−６Ｂ’線断面図である。
【符号の説明】
１　線状導電体
３　拡張部
４　表示媒体層
１０　第１入力端子
２０　第２入力端子
１Ｇ　第１線状導電体群
２Ｇ　第２線状導電体群
【図１】
2004045827.tif 000003
【図２】
2004045827.tif 000004
【図３】
2004045827.tif 000005
【図４】
2004045827.tif 000006
【図５】
2004045827.tif 000007
【図６】
2004045827.tif 000008