(57)【要約】【課題】超音波ボンデングによりフエイスダウン実装をする際、半導体基板の裏面（第二の主面）に傷又は欠けが発生することを防ぐ。【解決手段】第一の主面１ａにバンプ４が超音波ボンデングされる電極３を備え、バンプ４接続位置直上の第二の主面１ｂに窪み２が形成された半導体基板１を用いる。バンプ４直上の第二の主面１ｂに集中する応力が、窪み２表面の変形により緩和されるため、半導体基板１の破壊が抑制される。【選択図】　　　図２
2004087723.tif 000002
【特許請求の範囲】
【請求項１】
電極が、半導体基板の第一の主面に設けられた半導体装置において、
該半導体基板の第二の主面の該電極と対向する位置に窪みが形成されていることを特徴とする半導体装置。
【請求項２】
該窪みは、該第一の主面の該窪みと対向する領域内に複数の該電極を含むことを特徴とする請求項１記載の半導体装置。
【請求項３】
第一の主面を回路基板に対向させ、該回路基板上にバンプを介して超音波ボンデングされた半導体基板を有する半導体装置において、
該半導体基板の第二の主面の該バンプと対向する位置に窪みが形成されていることを特徴とする半導体装置。
【請求項４】
該半導体基板が樹脂封止されたことを特徴とする請求項３記載の半導体装置。
【請求項５】
半導体基板の第一の主面にバンプを形成する工程と、
基板支持板に該バンプを当接して該半導体基板を該基板支持板に固定しつつ、該半導体基板の第二の主面を研磨して、該第二の主面の該バンプ位置に相当する位置に窪みを形成する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板が超音波ボンデングを用いてフエイスダウン実装される半導体装置及びその製造方法に関し、とくに超音波ボンデングの際に半導体基板の裏面に欠陥が発生しない半導体装置に関する。
【０００２】
【従来の技術】
半導体基板を回路基板にフエイスダウン実装する半導体装置は、フリップチップとして知られ広く実用に給されている。この実装では、半導体基板と回路基板とを接続するために、はんだパンブを用いるＣ　４（Ｃｏｎｔｒｏｌｌｅｄ　Ｃｏｌｌａｐｓｅ　Ｃｈｉｐ　Ｃｏｎｎｅｃｔｉｏｎ）と呼ばれる方法、金バンプと異方性導電性粒子を含む樹脂接着財（ＡＣＡ：Ａｎｉｏｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ａｄｈｅｓｉｖｅ）　を用いる方法、及び金バンプを熱圧着する方法等の多くの接続方法が考案されてきた。なかでも、短時間で実装することができる超音波ボンデング法は、製造コストの低減に優れるため注目されている。
【０００３】
これまで、超音波ボンデング法の適用デバイスは、基板寸法が小さくバンプ数も少ないデバイス、例えば水晶振動子デバイス、ＳＡＷデバイス及び高周波ＧａＡｓデバイス等に限られていた。近年、より大きくバンプも数１００程度の半導体装置への適用が研究されている。
しかし、多数のバンプを有する大寸法の基板の超音波ボンデンクでは、ボンデングツールにより押圧される半導体基板裏面に傷や欠けが発生しやすい。以下、超音波ボンデングによる従来のフエイスダウン実装について説明する。
【０００４】
図１１は、従来の半導体装置の断面図であり、第一の主面に電極及びバンプが形成された半導体装置を表している。図１２は、従来の問題点の説明図であり、従来の半導体装置を、超音波ボンデング装置を用いてフエイスダウン実装する工程を表している。
従来の半導体装置では、図１１を参照して、平行な主面１ａ、１ｂを有する半導体基板１が用いられていた。その基板１の第一の主面１ａには、外部回路と接続するための電極１ａが設けられ、さらに電極１ａ上にバンプ４が設けられている。なお、半導体装置の内部回路は通常、基板表面１ａに形成されている。この半導体装置のフエイスダウン実装は超音波ボンデング装置を用いて次のように行われる。
【０００５】
図１２を参照して、まず、ボンデング装置のステージ７上に回路基板５を密着させて載置し、クランプ治具７ａを用いて回路基板５をステージ７上に固定する。他方、半導体基板１は、その第二の主面１ｂがボンデングツール８の下面（図１２中で下側の面）に真空吸着され、第一の主面１ａを下向きに第一の主面１ａを回路基板５とほぼ平行に対向させて保持される。次に、回路基板５上面に設けられた電極６と第一の主面１ａに設けられた電極３との位置を合わせて半導体基板１を押下し、電極６上にバンプ４を当接する。その後、ボンデングツール８に水平方向の超音波振動を印加するとともに、ボンデングツール８の上方からボンデング圧力１０を加えて超音波ボンデングを行う。その結果、バンプ４が回路基板５上面の電極６に接合される。
【０００６】
しかし、超音波ボンデングの過程で、図１２を参照して、半導体基板の第二の主面１ｂに傷１１ｂや欠け１１ａが発生する場合がある。かかる傷１１ｂや欠け１１ａは、組み立て工程等の後工程において半導体基板１の割れを誘因し製造歩留りを劣化させる。かりに割れに至らなくても、かかる半導体基板の欠陥は、半導体装置の信頼性を著しく損なう。
【０００７】
さらに、このような傷１１ｂや欠け１１ａの発生は、その半導体基板１に留まらず、その後に超音波ボンデングされる半導体基板の不良をも誘発する。これは、ボンデングツール８が傷ついたり、破損した半導体基板の微砕片がボンデングツール８に付着するためである。即ち、図１２を参照して、ボンデングツール８と半導体基板１とは、密着固定されていることが理想である。このとき、ボンデングツール８と半導体基板１とは同一の動きをなし、両者内の超音波の振幅９は同一である。しかし、ボンデングツール８と半導体基板１とは真空吸着されるのが普通であるから、両者は完全には固定されない。このため、ボンデングツール８と半導体基板１との間で動きのズレが発生する。このズレは、ボンデングツール８から半導体基板１へ伝播する超音波振動の一部を吸収し、ボンデングツール８の振幅よりも半導体基板１の振幅９を小さくしてしまう。
【０００８】
このボンデングツール８と半導体基板１との間で振幅が相違することは、両者の密着面が擦動することを意味する。従って、半導体基板１に傷１１ｂ等が発生すると、その破砕片が両者の擦動面に入り込み、半導体基板の第二の主面１ｂに新たな傷を発生させるとともに、ボンデングツール８の下面をも傷つけてしまう。このボンデングツール８下面の傷は、続く超音波ボンデング工程において再び半導体基板の第二の主面１ｂの傷及びボンデングツール８の傷を再生産する。このため、一旦傷や欠けを発生したボンデングツールを使用し続けると、製造歩留りの著しい悪化を招くこととなる。
【０００９】
【発明が解決しようとする課題】
上述したように、従来のフエイスダウン実装では、超音波ボンデングの際に半導体基板裏面に傷及び欠けが発生するため、製造歩留りが低下するという問題があった。このため、半導体基板の傷や欠けが発生するたびにボンデングツールの傷を修理したり、ボンデングツールを交換しなければならず、多大の手間と費用とを必要としていた。
【００１０】
本発明は、超音波ボンデングによりフエイスダウン実装される半導体基板のバンプ形成面の反対面である裏面に、超音波ボンデングの際に傷及び欠けが発生しにくい半導体装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上述した課題を解決するための本発明の第一の構成は、電極が半導体基板の第一の主面に設けられた半導体装置において、該半導体基板の第二の主面の該電極と対向する位置に窪みが形成されたことを特徴とする。この窪みは、各電極毎に対応して形成されてもよく、また、一つの窪みが複数の電極に対応するように形成されてもよい。
【００１２】
また、本発明の第二の構成は、第一の主面を回路基板に対向させ、該回路基板上にバンプを介して超音波ボンデングされた半導体基板を有する半導体装置において、該半導体基板の第二の主面の該バンプと対向する位置に窪みが形成されたことを特徴とする。さらに、該半導体基板が樹脂封止されていてもよい。　本発明の第三の構成の半導体装置の製造方法は、半導体基板の第一の主面にバンプを形成する工程と、基板支持板に該バンプを当接して該半導体基板を該基板支持板に固定しつつ、該半導体基板の第二の主面を研磨して、該第二の主面の該バンプ位置に相当する位置に窪みを形成する工程とを有する。
【００１３】
上記第一の構成では、バンプが形成される第一の主面とは反対側の第二の主面に窪みが形成されている。この窪みは、バンプ位置に相当する位置、即ちバンプと重なる位置に形成される。本発明の発明者は、このような窪みを半導体基板の第二の主面に形成することにより、超音波ボンデングの際に半導体基板の第二の主面に発生する傷や欠けを効果的に抑制できることを実験的に見いだした。
【００１４】
このように、第二の主面のバンプ相当位置に窪みを形成することで傷や欠けが抑制される理由は未だ明確には解明されていない。
本発明者が従来の半導体装置を用いて行った実験によると、これらの傷や欠けの多くはバンプ直上に発生する。さらに実験では、とくに２００μｍより薄い半導体基板で発生しやすく、半導体基板が薄くなる程多発する傾向がある。なお、超音波ボンデングの間、半導体基板は第二の主面に密着されたボンデングツールにより押圧される。
【００１５】
これらの結果は、半導体基板の第二の主面に、とくにバンプの直上に応力集中が起こることを示唆している。本発明の発明者は、傷や欠けの発生理由を次のように推測している。バンプは半導体基板の第一の主面から突出するから、ボンデングツールの押圧力はバンプに集中する。このバンプに集中した応力は、第二の主面に伝播する。このとき、第二の主面が変形するとこの応力は開放される。しかし、半導体基板の第二の主面は、硬質のボンデングツールに密着しているため変形しない。このため、第二の主面のバンプに対応する位置に応力が集中し、半導体基板の第二の主面に傷や欠陥が発生する。
【００１６】
本発明の第一の構成では、バンプ位置に相当する第二の主面の領域に、窪みが形成されている。この窪みの部分は、硬質のボンデングツールに密着しないので、超音波ボンデングの際に容易に変形する。このため、バンプに応力が加わると、第二の主面は容易に変形して応力集中が緩和され、傷や欠けの発生が抑制される。本願発明の発明者は以上のように推測している。
【００１７】
この窪みは、単数又は複数の電極に対応して形成することができる。とくに、一つの電極に対応して一つの窪みを形成することが、ボンデングツールと半導体基板の第二の主面との接触面積を大きくして、半導体基板とボンデングツールとの密着性を向上させるという観点から望ましい。また、窪みの表面形状に起因する応力集中を避ける観点から、窪みの断面形状はその周辺部が滑らかな凹状をなすことが好ましい。
【００１８】
このような窪みの形成領域では、ボンデングツールと半導体基板とは密着しない。このため、半導体基板の第二の主面の面積に対して窪みの占める総面積が大きくなり過ぎると半導体基板とボンデングツールとの密着性が劣化するという不都合を招く。従って、窪みは傷や欠けが発生しない限度で小面積であることが望ましい。
【００１９】
かかる窪みは、周知の窪み形成方法、例えばレーザ加工、又はフォトリソグラフィにより形成されたマスクを用いるエッチング加工、等により形成することができる。これらの加工方法は、任意の平面形状を有する窪みを形成することができる点で優れている。
さらに、本発明の第三の構成のように、半導体基板の第一の主面に形成されたバンプを硬い基板支持板に当接して固定した状態で、半導体基板の第二の主面を研磨して窪みを形成することもできる。この研磨により自然に形成される窪みは、バンプに起因して発生する応力が第二の主面に伝播する部分、即ちバンプ位置に相当する位置に形成される。従って、この方法によれば、簡単な研磨工程を挿入するだけでセルフアラインに窪みが形成される。さらにこの研磨を用いる方法では、窪みの断面形状は、第二の表面近傍の歪み分布乃至応力分布に従って滑らかな凹状に形成されるという利点もある。
【００２０】
本発明の第二の構成では、第二の主面のバンプと対向する位置、即ちバンプ位置に相当する第二の主面の位置に窪みが形成された半導体基板が、回路基板上に超音波ボンデングによりフエイスダウンボンデングされている。この半導体基板は、第一の構成の半導体基板と同じく、窪みがバンプに起因して発生する応力集中を緩和するので、半導体基板の第二の主面に傷や欠けが発生しにくい。また、この半導体基板を樹脂封止した半導体装置では、窪みがあるため樹脂との密着性に優れる。
【００２１】
【発明の実施の形態】
図１は本発明の第一実施形態例平面図であり、半導体装置を第二の主面側（バンプが形成されていない主面側）から見た図である。図２は本発明の第一実施形態例断面図であり、図１中のＡ１−Ａ２断面を表している。
図１及び図２を参照して、第一実施形態例に係る半導体装置は、第一及び第二の主面１ａ、１ｂを有する半導体基板１を含み構成される。第一の主面１ａには半導体回路が形成されており、その半導体回路を外部へ接続するための電極３が第一の主面１ａ上に設けられる。さらに電極３上にバンプ４が設けられる。バンプ４の形状は、突起電極が形成される形状であればよく、例えば角柱、円柱又は球状とすることができる。バンプの材質として周知の材料、例えば金、銅又はハンダが用いられ、またこれらの金属の合金を用いることもできる。このようなバンプ４は、周知のバンプ形成方法により形成することができる。
【００２２】
さらに、第二の主面１ｂには、バンプ４の直上に窪み２が形成されている。この窪みは、その内部にバンプ４が含まれるようにバンプより大きな開口を有している。もちろん、応力緩和の効果を奏する範囲であれば、窪みの大きさをバンプより小さくすることもできる。この窪みは、レーザ加工、あるいは後述の第二実施形態例で説明するエッチング又は後述の第三実施形態例で説明する研磨等を用いて形成することができる。
【００２３】
次に、上述した第一実施形態例に係る半導体装置を、回路基板にフエイスダウン実装する工程を説明する。フエイスダウン実装に用いた装置は、図１２を参照して説明した従来の半導体装置の実装に使用された超音波ボンデング装置と同一である。
回路基板には、Ｓｉ基板を用いた。必要ならば、例えばポリイミドテープ、セラミックテープ、ガラスエポキシ樹脂基板、又は他の有機プリント板等を用いることもできる。
【００２４】
超音波ボンデングは、発振周波数を４０〜６０ｋＨｚ、ボンデングツールの振幅を０．１〜３μｍとし、バンプ当たり０．０５〜０．５Ｎのボンデング荷重を加えて行った。ボンデング時間は０．２〜２．０秒間とした。このフエイスダウン実装により傷又は欠けを生じた半導体装置はなかった。
上述の第一実施形態例における半導体基板１に形成される窪み２の深さは、半導体基板１の材料及び厚さ、半導体基板１の第二の主面１ｂの面荒さ、及びバンプ４の材質、形状、大きさ並びに配置、さらにはボンデング条件等により異なる。従って、窪み２の適切な深さは実験的に求められる。例えば、発振周波数を６０ｋＨｚ、ボンデングツールの振幅を２μｍ、バンプ当たりのボンデング荷重を０．２Ｎとするボンデング条件では、厚さ１５０μｍのＳｉ基板を半導体基板１として用い、直径３０〜４０μｍの金バンプを４００個配置した半導体装置では、窪み２の深さを１．５〜３μｍとしたとき傷又は欠けは発生しなかった。半導体基板として厚さ８０μｍ及び厚さ５０μｍのＳｉ基板を用いた場合は、他を同一条件として、それぞれ１〜２μｍ及び０．５〜１μｍとしたとき傷又は欠けが発生しなかった。
【００２５】
本発明の効果を確認するために、上述の実施形態例の結果を、窪みが形成されていない従来の半導体装置のフエイスダウン実装の結果と比較した。従来の半導体装置は、４００個の金バンプが配置されたＳｉ基板を半導体基板とするもので、窪みが形成されていないことを除き全て同一である。この従来の半導体装置では、上述の実施形態例と同一のボンデング条件の下で、全ての半導体基板に傷又は欠けが発生した。
【００２６】
上述の第一実施形態例では、バンプは半導体基板に設けられており、回路基板には設けられていない。しかし、本発明の半導体基板は、バンプが接続する位置に相当する位置に窪みが形成されていればよく、ボンデングの前に予め半導体基板にバンプが形成されている必要はない。例えば、半導体基板にはバンプを形成せず、回路基板にバンプを形成してもよい。
【００２７】
図３は本発明の第二実施形態例製造工程断面図であり、第一の実施例に係る半導体装置をエッチングにより製造する製造工程を表している。
本発明の第二実施形態例は，上述した第一の実施形態例に係る半導体装置の製造方法に関する。図３（ａ）を参照して、まず、Ｓｉウエーハからなる半導体基板１の第一の主面１ａに、外部回路と接続するための電極３を形成し、その電極３上にバンプ４を形成する。
【００２８】
次いで、図３（ｂ）を参照して、半導体基板１の第二の主面１ｂにレジストを塗布し、フォトリソグラフィを用いてバンプ４の直上（紙面の上方向）に開口２１ａを有するレジストパターン２１を形成する。次いで、加熱してレジストパターン２１の開口２１ａ側壁をなだらかな傾斜面とする。
次いで、レジストパターン２１をマスクとして第二の主面をドライエッチングする。このとき、図３（ｃ）を参照して、レジストパターン２１もエッチングされて開口２１ａが広がる結果、第二の主面に周辺がなだらかに傾斜する窪み２が形成される。以上の工程を経て、バンプ４位置に対応する窪み２が第二の主面に形成された半導体装置が製造される。
【００２９】
図３（ｄ）は第二実施形態例のエッチングに代えて等方性エッチングを用いた変形例である。本変形例では、図３（ｂ）を参照して、リソグラフィを用いて開口を有するレジストパターンを形成する工程までは同じである。なお、その後の加熱を行わない。その結果、図３（ｄ）を参照して、開口２１ａの側壁は垂直になる。
【００３０】
次いで、レジストパターン２１をマスクとして開口２１ａ底面に表出する第二の主面１ｂを等方性エッチング、例えばウエットエッチングして第二の主面に窪み２を形成する。このエッチングにより開口２１ａ周辺がオーバエッチングされるため、この窪み２の周辺はオーバエッチングにより形成された曲面になる。
上述の第二の実施形態例及びその変形例では、リソグラフィにより窪みの平面形状を自由に画定することができるという利点がある。このため、一つの窪みが複数のバンプに対応する場合にも、本実施形態例の製造方法を適用することができる。また、窪みの占める面積を小さくするために、窪み２の形状を選択することもできる。また、ドライエッチング及びウエットエッチングのいずれの方法によっても、滑らかな断面形状を有する窪みを形成することができるから、窪みへの応力集中が緩和される。
【００３１】
図４は本発明の第三実施形態例製造工程断面図であり、第一の実施例に係る半導体装置を研磨により製造する製造工程を表している。
第三実施形態例では、図４（ａ）を参照して、Ｓｉウエーハからなる半導体基板１にバンプ４を形成する工程までは、第二実施形態例と同じである。次いで、図４（ｂ）を参照して、この半導体基板１を、バンプ４先端を基板支持板３３の表面に当接させて基板支持板３３に固定する。
【００３２】
次いで、半導体基板１が固定された基板支持板３３を、半導体基板１の第二の主面１ｂを下向きに研磨布３１が貼付された回転テーブル（研磨盤）上に載置し、押圧して半導体基板１の第二の主面１ｂを研磨する。
研磨が終了して研磨圧力３４を除去すると、図４（ｃ）を参照して、バンプ４直下（紙面の下方向）の第二の主面に、例えば深さ０．５〜３μｍ程度の全体が滑らかな皿状の窪み２が形成される。その後、ウエーハ状の半導体基板１を基板支持板３３から外し、図４（ｄ）を参照して、ダイシングライン３５に沿って分割することで第一の実施形態例に係る半導体装置が製造される。
【００３３】
この方法では、窪み２が、バンプ４に対してセルフアライメントに形成されるので、製造工程が簡単であり、また位置合わせの誤差による不良も発生しない。さらに、窪み２が自動的に滑らかな凹面に形成されるため、応力が集中しにくいという利点がある。
図５は本発明の第四実施形態例平面図であり、半導体装置のバンプ及び窪みの配置を表している。図６は本発明の第四実施形態例断面図であり、図５中のＢ１−Ｂ２断面を表している。
【００３４】
第四実施形態例では、図５及び図６を参照して、第二の主面１ｂに形成された窪み２は、その窪み２の内側領域に第一の主面１ａに形成された複数の、例えば４個のバンプ４を含む平面形状を有する。この実施形態例によれば、窪み２の数が少なくかつ形状が大きいので、容易に窪み２を形成することができる。
窪み２の平面形状は特定形状に限定されないが、ボンデングツールの圧力を全てのバンプ４に均等に分散するような形状、例えば、隣接する窪み４に近接する部分の周辺を長くすることができる細長の形状とすることが望ましい。また、ボンデングツールと第二の主面１ｂとの接触面積を大きくするために、窪み２の面積は小さいことが望ましい。このような平面形状の窪み２は、既述の第二の実施形態例で説明したエッチングを用いる方法により製造することができる。また、レーザ加工によることもできる。
【００３５】
図７は本発明の第五実施形態例断面図であり、半導体基板を搭載した回路基板を表している。第五実施形態例は、本発明に係る半導体基板を回路基板上に搭載した半導体装置に関する。
図７を参照して、第五実施形態例では、回路基板５上にバンプ４を介して半導体基板１が搭載されている。半導体基板１は、既述の第一又は第二実施形態例の半導体基板と同様に、その第一の主面に電極３及びその電極３上にバンプ４が設けられ、第二の主面のバンプ４直上に窪み２が形成されている。
【００３６】
回路基板５は、Ｓｉ基板又はガラスエボキシ等の有機基板を用いることができる。回路基板５の上面には、バンプ４を超音波ボンデングするための電極６が設けられる。電極６は、回路基板５の表面又は内部に形成された図外の配線を通して、回路基板５の下面に設けられたランド４２に電気的に接続している。このランド４２は、外部への接続端子として使用され、例えばＬＧＡ（ランド・グリッド・アレイ）型パッケージの端子を構成している。なお、ランド４２に代えてハンダボールを用い、ＢＧＡ（ボール・グリッド・アレイ）型パーケージを構成することもできる。
【００３７】
半導体基板１は、第一の主面１ａを下向きにして、バンプ４を回路基板５上面の電極６に当接させ超音波ボンデングすることで、回路基板５上にフエイスダウン実装される。また、半導体基板１と回路基板５の間に接着剤４１が充填されている。この接着剤は、超音波ボンデングの前に回路基板５上面に予め塗布してもよく、また超音波ボンデングの後に充填してもよい。
【００３８】
この第五実施形態例では、バンプ４直上の第二の主面１ｂに窪み２が形成されているため、ボンデング時に応力集中が緩和され、半導体基板１の第二の主面１ｂに傷や欠けが発生しにくい。なお、本実施形態例では、バンプ４は半導体基板１上に形成されているが、これに限られず、例えばバンプ４を回路基板５上に形成してもよい。
【００３９】
図８は本発明の第六実施形態例断面図であり、樹脂封止された半導体装置を表している。第六実施形態例は、第五実施形態例の半導体装置を樹脂封止した半導体装置に関する。
図８を参照して、半導体基板１及びこれを搭載する回路基板５は、回路基板５がＢＧＡ型であることを除き、第五実施形態例の半導体基板１及び回路基板５と同様である。もちろん、回路基板５がＬＧＡ型でも差し支えない。この半導体基板１は回路基板５の上面にフエイスダウン実装され、両基板１、５の間に充填された接着剤４１を固化した後、回路基板５上に供給された封止樹脂４４により樹脂封止される。この実施形態例では、半導体基板１の第二の主面１ｂに形成された窪み２が、封止樹脂４４と半導体基板１との密着性を高める。
【００４０】
図９及び図１０はそれぞれ本発明の第七実施形態例断面図及び本発明の第八実施形態例断面図であり、第一又は第四実施形態例に係る半導体基板１を、半導体素子基板と一緒に樹脂封止した半導体装置を表している。
図９を参照して、第七実施形態例は、半導体素子が形成された半導体素子基板４６を半導体基板１上に重ねて貼り付け、半導体素子基板４６及び半導体基板１を封止樹脂４４により樹脂封止した半導体装置である。即ち、第６実施形態例の半導体装置において、半導体素子基板４６を付加したものに相当する。
【００４１】
第七実施形態例に用いられる半導体素子基板４６は、上面に半導体素子及び引き出し用の電極４６ａが形成された半導体基板、例えばＳｉ基板からなる。この半導体素子には、トランジスタ等の半導体能動素子の他、配線等の受動素子も含まれる。なお、受動素子、とくに配線のみを含むものでもよい。
図９を参照して、例えば、有機材料を用いたＢＧＡ型の回路基板５の上面に、本発明の第一実施例に係る半導体基板１がバンプ４を介して超音波ボンデングされ、接着剤４１が両基板１、５間に充填されている。半導体基板１の上面（第二の主面）には、超音波ボンデング前にバンプ４相当位置に予め窪み２が形成されている。ここまでは、第五乃至第六実施形態例と同様である。
【００４２】
その後、半導体素子基板４６の下面を半導体基板１の第二の主面１ｂに対向させ、半導体素子基板４６を半導体基板１上に接着剤４１を用いて貼り付ける。次いで、半導体素子基板４６の上面に設けられた電極４６ａと、回路基板５の周縁部に設けられた電極５ａとを、ワイヤ４５を用いて接続する。その後、回路基板５上面に封止樹脂４４を供給し、半導体素子基板４６及び半導体基板１を樹脂封止して、第七実施形態例の半導体装置は製造される。この実施形態例によれば、２個の半導体基板を重ねて一つのモールドパッケージ内に封止できるから、実装面積が縮減される。
【００４３】
図１０を参照して、第八実施形態例は、第一又は第四実施形態例の半導体基板１を半導体素子基板４６上にフエイスダウン実装したものを、半導体素子基板４６を回路基板５上面に接着し、樹脂封止した半導体装置に関する。
ここで、半導体基板１及び回路基板５は、第七実施形態例と同様である。半導体素子基板４６は、半導体基板１より大きく、その上面に、半導体素子、バンプ４と接続する電極６及び半導体基板１の外周に沿って設けられたワイヤボンデング用の電極４６ａが形成されている。この実施形態例の半導体素子基板４６は、電極４６ａ及び配線のみを含む半導体材料からなる基板、例えばＳｉ回路基板として使用することができる。
【００４４】
第一又は第二実施形態例と同様の半導体基板１は、予め接着剤４１が塗布された半導体素子基板４６の上面に超音波ボンデングを用いてフエイスダウン実装されている。半導体基板１が実装された半導体素子基板４６は、ＢＧＡ型の回路基板５上に接着剤４１を用いて貼着される。回路基板５上面の半導体素子基板４６が貼着される領域の外周に、ハンダボール４３へ接続する電極５ａが設けられている。半導体素子基板４６に設けられた電極４６ａと回路基板に設けられた電極５ａとは、ワイヤ４５を用いて接続される。さらに、回路基板５の上面に封止樹脂４４を供給して、半導体基板１及び半導体素子基板４６を樹脂封止することで、この半導体装置は製造される。
【００４５】
上述した本明細書に開示された発明には、以下の付記記載の発明が含まれる。
（付記１）電極が、半導体基板の第一の主面に設けられた半導体装置において、
該半導体基板の第二の主面の該電極と対向する位置に窪みが形成されていることを特徴とする半導体装置。
【００４６】
（付記２）該窪みは、該第一の主面の該窪みと対向する領域内に複数の該電極を含むことを特徴とする付記１記載の半導体装置。
（付記３）第一の主面を回路基板に対向させ、該回路基板上にバンプを介して超音波ボンデングされた半導体基板を有する半導体装置において、
該半導体基板の第二の主面の該バンプと対向する位置に窪みが形成されていることを特徴とする半導体装置。
【００４７】
（付記４）該半導体基板が樹脂封止されたことを特徴とする付記３記載の半導体装置。
（付記５）該半導体基板の厚さが２００μｍ以下であることを特徴とする付記１、２、３又は４記載の半導体装置。
（付記６）該バンプが、金、銅若しくは錫、又はこれらを主成分とする合金からなることを特徴とする付記１、２、３、４又は５記載の半導体装置。
【００４８】
（付記７）半導体基板の第一の主面にバンプを形成する工程と、
基板支持板に該バンプを当接して該半導体基板を該基板支持板に固定しつつ、該半導体基板の第二の主面を研磨して、該第二の主面の該バンプ位置に相当する位置に窪みを形成する工程とを有することを特徴とする半導体装置の製造方法。
（付記８）基板支持板にバンプを形成する工程と、
該バンプに半導体基板の第一の主面を当接して該半導体基板を該基板支持板に固定しつつ、該半導体基板の第二の主面を研磨して、該第二の主面の該バンプ位置に相当する位置に窪みを形成する工程とを有することを特徴とする半導体装置の製造方法。
【００４９】
（付記９）該半導体基板の厚さが２００μｍ以下であることを特徴とする付記７又は８記載の半導体装置の製造方法。
【００５０】
【発明の効果】
上述したように、本発明の半導体装置によれば、バンプの接続位置の裏面側に窪みが形成された半導体基板を用いて基板裏面での応力集中を緩和するため、超音波ボンデングによるフエイスダウン実装の際に基板裏面の傷又は欠けの発生が抑制されるので、製造歩留りを向上することができる。
【図面の簡単な説明】
【図１】本発明の第一実施形態例平面図
【図２】本発明の第一実施形態例断面図
【図３】本発明の第二実施形態例製造工程断面図
【図４】本発明の第三実施形態例製造工程断面図
【図５】本発明の第四実施形態例平面図
【図６】本発明の第四実施形態例断面図
【図７】本発明の第五実施形態例断面図
【図８】本発明の第六実施形態例断面図
【図９】本発明の第七実施形態例断面図
【図１０】本発明の第八実施形態例断面図
【図１１】従来の半導体装置断面図
【図１２】従来の問題点の説明図
【符号の説明】
１　基板
１ａ　第一の主面
１ｂ　第二の主面
２　窪み
３、５ａ、６、４６ａ　電極
４　バンプ
５　回路基板
７　ステージ
７ａ　クランプ治具
８　ボンデングツール
９　振幅
１０　ボンデング圧力
１１ａ　欠け
１１ｂ　傷
２１　レジストパターン
２１ａ　開口
３１　研磨布
３２　回転テーブル
３３　基板支持板
３４　研磨圧力
３５　ダイシングライン
４１　接着剤
４２　ランド
４３　ハンダボール
４４　封止樹脂
４５　ワイヤ
４６　半導体素子基板
【図１】
2004087723.tif 000003
【図２】
2004087723.tif 000004
【図３】
2004087723.tif 000005
【図４】
2004087723.tif 000006
【図５】
2004087723.tif 000007
【図６】
2004087723.tif 000008
【図７】
2004087723.tif 000009
【図８】
2004087723.tif 000010
【図９】
2004087723.tif 000011
【図１０】
2004087723.tif 000012
【図１１】
2004087723.tif 000013
【図１２】
2004087723.tif 000014