(57)【要約】【課題】メモリカードのコネクタへの差し込み及び取り出しを行うことなく、基板とコネクタとの間の接続検査を行うことを可能にする。【解決手段】コネクタ実装構造は、基板１０上に固定され、導電性材料からなり、相互に電気的に絶縁されている第一及び第二のランド１５Ａ、１５Ｂと、からなり、カードコネクタ１２は第一のランド１５Ａ及び第二のランド１５Ｂの双方に電気的に接続しており、第一のランド１５Ａは基板１０上に実装されている処理装置１３と電気的に接続しており、第二のランド１５Ｂは外部テスタ１８と電気的に接続している。【選択図】    図２
2004281735.tif 000002
【特許請求の範囲】
【請求項１】
媒体が挿抜されるコネクタを基板上に実装するコネクタ実装構造であって、
前記基板上に固定され、導電性材料からなる第一のランドと、
前記基板上に固定され、導電性材料からなり、前記第一のランドとは電気的に絶縁されている第二のランドと、からなり、
前記コネクタは前記第一のランド及び前記第二のランドの双方に電気的に接続しており、
前記第一のランドは前記基板上に実装されている処理装置と電気的に接続しており、
前記第二のランドは外部テスタと電気的に接続していることを特徴とするコネクタ実装構造。
【請求項２】
前記基板上にはテストピンが実装されており、前記第二のランドは前記テストピンに電気的に接続され、前記テストピンを介して前記外部テスタと電気的に接続していることを特徴とする請求項１に記載のコネクタ実装構造。
【請求項３】
媒体が挿抜されるコネクタを基板上に実装するコネクタ実装構造であって、
前記基板上に固定され、導電性材料からなる第一のランドと、
前記基板上に固定され、導電性材料からなり、前記第一のランドとは電気的に絶縁されている第二のランドと、からなり、
前記コネクタは前記第一のランド及び前記第二のランドの双方に電気的に接続しており、
前記第一のランド及び前記第二のランドは前記基板上に実装されている処理装置と電気的に接続していることを特徴とするコネクタ実装構造。
【請求項４】
媒体が挿抜されるコネクタを基板上に実装するコネクタ実装構造であって、
前記基板上に固定され、導電性材料からなり、相互に電気的に絶縁されている第一乃至第Ｎ（Ｎは２以上の正の整数）のランドからなり、
前記コネクタは前記第一乃至第Ｎのランドに電気的に接続しており、
前記第一乃至第Ｎのランドの何れか少なくとも一つのランドは前記基板上に実装されている処理装置と電気的に接続しており、
前記第一乃至第Ｎのランドの何れか少なくとも一つのランドであって、前記処理装置と電気的に接続しているランド以外のランドは外部テスタと電気的に接続していることを特徴とするコネクタ実装構造。
【請求項５】
前記基板上にはテストピンが実装されており、前記外部テスタと電気的に接続している前記ランドは前記テストピンに電気的に接続され、前記テストピンを介して前記外部テスタと電気的に接続していることを特徴とする請求項４に記載のコネクタ実装構造。
【請求項６】
媒体が挿抜されるコネクタを基板上に実装するコネクタ実装構造であって、
前記基板上に固定され、導電性材料からなり、相互に電気的に絶縁されている第一乃至第Ｎ（Ｎは２以上の正の整数）のランドからなり、
前記コネクタは前記第一乃至第Ｎのランドに電気的に接続しており、
前記第一乃至第Ｎのランドの何れか少なくとも二つのランドは前記基板上に実装されている処理装置と電気的に接続していることを特徴とするコネクタ実装構造。
【請求項７】
媒体が挿抜されるコネクタと、
導電性材料からなる第一のランドと、
導電性材料からなり、前記第一のランドとは電気的に絶縁されている第二のランドと、
前記第一のランドと電気的に接続している処理装置と、が実装されているプリント基板であって、
前記コネクタは前記第一のランド及び前記第二のランドの双方に電気的に接続しており、
前記第二のランドは外部テスタと電気的に接続しているプリント基板。
【請求項８】
前記プリント基板上にはテストピンがさらに実装されており、前記第二のランドは前記テストピンに電気的に接続され、前記テストピンを介して前記外部テスタと電気的に接続していることを特徴とする請求項７に記載のプリント基板。
【請求項９】
媒体が挿抜されるコネクタと、
導電性材料からなる第一のランドと、
導電性材料からなり、前記第一のランドとは電気的に絶縁されている第二のランドと、
前記第一のランド及び前記第二のランドと電気的に接続している処理装置と、が実装されているプリント基板であって、
前記コネクタは前記第一のランド及び前記第二のランドの双方に電気的に接続しているプリント基板。
【請求項１０】
前記処理装置は、前記第一のランドに出力したテスト信号の波形と、前記第二のランドを介して検出された前記テスト信号の波形とを比較することを特徴とする請求項９に記載のプリント基板。
【請求項１１】
媒体が挿抜されるコネクタと、
導電性材料からなり、相互に電気的に絶縁されている第一乃至第Ｎ（Ｎは２以上の正の整数）のランドと、
前記第一乃至第Ｎのランドの何れか少なくとも一つのランドと電気的に接続している処理装置と、が実装されているプリント基板であって、
前記コネクタは前記第一乃至第Ｎのランドに電気的に接続しており、
前記第一乃至第Ｎのランドの何れか少なくとも一つのランドであって、前記処理装置と電気的に接続しているランド以外のランドは外部テスタと電気的に接続しているプリント基板。
【請求項１２】
前記基板上にはテストピンが実装されており、前記外部テスタと電気的に接続している前記ランドは前記テストピンに電気的に接続され、前記テストピンを介して前記外部テスタと電気的に接続していることを特徴とする請求項１１に記載のプリント基板。
【請求項１３】
媒体が挿抜されるコネクタと、
導電性材料からなり、相互に電気的に絶縁されている第一乃至第Ｎ（Ｎは２以上の正の整数）のランドと、
前記第一乃至第Ｎのランドの何れか少なくとも二つのランドと電気的に接続している処理装置と、が実装されているプリント基板であって、
前記コネクタは前記第一乃至第Ｎのランドに電気的に接続しているプリント基板。
【請求項１４】
前記処理装置は、前記第一乃至第Ｎのランドの何れか一つのランドに出力したテスト信号の波形と、前記第一乃至第Ｎのランドの何れか一つのランドであって、前記テスト信号が出力されたランド以外のランドを介して検出された前記テスト信号の波形とを比較することを特徴とする請求項１３に記載のプリント基板。
【請求項１５】
基板上に固定され、導電性材料からなる第一のランドと、前記基板上に固定され、導電性材料からなり、前記第一のランドとは電気的に絶縁されている第二のランドと、前記第一のランド及び前記第二のランドの双方に電気的に接続され、媒体が挿抜されるコネクタとが実装されている基板において、前記基板と前記コネクタとの間の接続が正常であるか否かを確認する接続検査方法であって、
前記コネクタに前記媒体が挿入されている状態において、前記基板上に実装されている処理装置が、前記第一のランドにテスト信号を出力する第一の過程と、前記第二のランドを介して前記テスト信号を検出し、前記接続が正常であるか否かを判定する第二の過程と、を備える接続検査方法。
【請求項１６】
基板上に固定され、導電性材料からなる第一のランドと、前記基板上に固定され、導電性材料からなり、前記第一のランドとは電気的に絶縁されている第二のランドと、前記第一のランド及び前記第二のランドの双方に電気的に接続され、媒体が挿抜されるコネクタとが実装されている基板において、前記基板と前記コネクタとの間の接続が正常であるか否かを確認する接続検査方法であって、
前記コネクタに前記媒体が挿入されている状態において、前記基板上に実装されている処理装置が、前記第一のランドにテスト信号を出力する第一の過程と、前記処理装置が、前記第二のランドを介して、前記テスト信号を入力し、前記接続が正常であるか否かを判定する第二の過程と、を備える接続検査方法。
【請求項１７】
前記第二の過程における判定は、前記処理装置から出力された前記テスト信号の波形と、前記第二のランドを介して検出された前記テスト信号の波形とを比較することにより行われることを特徴とする請求項１５または１６に記載の接続検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板と該基板上に実装されているコネクタとの間の接続状態を検査する接続検査方法と、そのような接続検査方法を容易に行うことを可能にするコネクタ実装構造及びプリント基板とに関する。
【０００２】
【従来の技術】
記憶メモリその他のカード形状の媒体を挿入するカードコネクタがプリント基板上に実装されている場合、プリント基板（または、プリント基板上に実装されている処理装置）とカードコネクタとが正常に接続されているか否か、あるいは、プリント基板とカードコネクタとを接続する信号線が途中で断線していないか否かの検査が行われる。
【０００３】
以下、図７及び図８を参照して、従来行われてきた検査方法を説明する。
【０００４】
図７はカードコネクタを実装したプリント基板を上方から見た場合の平面図、図８（Ａ）は、図７に示したカードコネクタと中央処理装置との接続関係を示す平面図、図８（Ｂ）は図８（Ａ）の側面図である。
【０００５】
図７に示すように、プリント基板１００上には、記憶メモリとしてのメモリカード１０１を自在に挿入するように構成されているカードコネクタ１０２と、カードコネクタ１０２を制御する中央処理装置（ＣＰＵ）１０３と、が搭載されている。
【０００６】
また、図８（Ａ）及び（Ｂ）に示すように、プリント基板１００上には、金属その他の導電性材料からなる半田付け用基板ランド１０５が半田付けされており、カードコネクタ１０２から延びる複数個の端子の一つである信号用端子１０６が半田付け用基板ランド１０５に接続されている。
【０００７】
中央処理装置１０３と半田付け用基板ランド１０５とは信号線１０４を介して電気的に接続されている。従って、カードコネクタ１０２は、端子１０６、半田付け用基板ランド１０５及び信号線１０４を介して中央処理装置１０３と接続されていることになる。中央処理装置１０３及びカードコネクタ１０２は信号線１０４を介して相互に信号を送受信している。
【０００８】
プリント基板１００上において、カードコネクタ１０２と中央処理装置１０３とが信号線１０４を介して正常に接続されているか否かについての検査は次のようにして行われる。
【０００９】
先ず、カードコネクタ１０２に該当するメモリカード１０１を差し込む。
【００１０】
次いで、中央処理装置１０３は信号線１０４を介してカードコネクタ１０２にテスト信号を送信し、カードコネクタ１０２から応答信号が送信されてくるか否かを判定する。
【００１１】
カードコネクタ１０２から応答信号が送信されてくれば、信号線１０４に異常はなく、カードコネクタ１０２と中央処理装置１０３とは正常に接続されているものと判定する。逆に、カードコネクタ１０２から応答信号が送信されてこない場合には、例えば、信号線１０４が途中で断線しているか、あるいは、カードコネクタ１０２が動作不良を起こしているものと推定し、カードコネクタ１０２と中央処理装置１０３とは正常に接続されていないと判定する。
【００１２】
このように、カードコネクタ１０２と中央処理装置１０３との間の接続確認は、メモリカード１０１をカードコネクタ１０２に差し込んだ状態の下でカードコネクタ１０２と中央処理装置１０３との間で正常に通信を行うことができるか否かを判定することによって、行われていた。
【００１３】
このような接続確認の方法としては、従来から多くの方法が提案されており、例えば、特開２００２−３７２５６４号公報（特許文献１）は次のような方法を提案している。
【００１４】
プリント基板上に、複数の端子を有するコネクタを実装する。このコネクタに差し込む制御用基板にも複数の端子が設けられており、この複数の端子のうち一対の端子をテスト用端子として選定する。この場合、一対の端子からなるテスト用端子の一方は他方から可能な限り離れた位置にあるように、テスト用端子を選定する。制御用基板が実装されているか否かは、プリント基板上に実装された中央処理装置が、テスト用端子を介して、制御用基板がコネクタに挿入されているか否かを判定することにより、決定される。
【００１５】
【特許文献１】
特開２００２−３７２５６４号公報（図２）
【００１６】
【発明が解決しようとする課題】
図７及び図８を参照して説明した従来の方法においては、接続確認をする際に、メモリカード１０１をカードコネクタ１０２に挿入することは必須の条件であった。従って、１枚のプリント基板１００を検査する場合、必ずメモリカード１０１の差し込み及び取り出しをそれぞれ一回ずつ行うことが必要であり、仮に、最終的に装置が組み上がった後に再検査を行う場合には、メモリカード１０１の差し込み及び取り出しをそれぞれ二回ずつ行うことが必要となっていた。
【００１７】
このように、プリント基板１００毎にメモリカード１０１の差し込み及び取り出しを行うことは検査工程数の増加を招く原因であると同時に、検査時間の短縮化を妨げる大きな要因になっていた。
【００１８】
さらに、多数のプリント基板１００を同時に検査することが一般的であるため、検査するプリント基板と同数のメモリカード１０１を用意しなければならず、検査設備の複雑化及び設備費用の増大の原因となっていた。
【００１９】
これらの問題点は、特開２００２−３７２５６４号公報に示されている検査方法においても依然として未解決のままである。
【００２０】
本発明はこのような問題点に鑑みてなされたものであり、メモリカードその他の媒体のコネクタへの差し込み及び取り出しを行うことなく、基板とコネクタとの間の接続検査を行うことができる検査方法及び検査構造を提供することを目的とする。
【００２１】
【課題を解決するための手段】
この目的を達成するため、本発明は、媒体が挿抜されるコネクタを基板上に実装するコネクタ実装構造であって、基板上に固定され、導電性材料からなる第一のランドと、基板上に固定され、導電性材料からなり、第一のランドとは電気的に絶縁されている第二のランドと、からなり、コネクタは第一のランド及び第二のランドの双方に電気的に接続しており、第一のランドは基板上に実装されている処理装置と電気的に接続しており、第二のランドは外部テスタと電気的に接続していることを特徴とするコネクタ実装構造を提供する。
【００２２】
先ず、処理装置は所定の波形を有する信号をテスト信号として出力する。このテスト信号は、途中の信号線の断線などの異常がない限りは、第一のランド及び第二のランドを介して外部テスタに到達する。外部テスタは、受信したテスト信号の波形を観測し、観測したテスト信号の波形を予め記憶している処理装置からの信号の波形と比較する。比較の結果、双方の波形が一致した場合には、外部テスタは、第一のランド及び第二のランドは基板に正常に半田付けされており、かつ、途中の信号線に断線はないものと判定する。これに対して、信号線が途中で断線している場合、あるいは、第一のランドまたは第二のランドが基板に正常に半田付けされず、コネクタと第一のランドまたは第二のランドとの電気的接触が十分ではない場合には、処理装置から出力されたテスト信号は外部テスタに到達しない。このように、テスト信号を受信しない場合には、外部テスタは、信号線が途中で断線しているか、あるいは、第一のランドまたは第二のランドが基板に正常に半田付けされていないと判定する。このように、本発明に係るコネクタ実装構造によれば、メモリカードその他の媒体のコネクタへの差し込み及び取り出しを行うことなく、基板とコネクタとの間の接続検査を行うことができる。
【００２３】
また、本発明は、媒体が挿抜されるコネクタを基板上に実装するコネクタ実装構造であって、基板上に固定され、導電性材料からなる第一のランドと、基板上に固定され、導電性材料からなり、第一のランドとは電気的に絶縁されている第二のランドと、からなり、コネクタは第一のランド及び第二のランドの双方に電気的に接続しており、第一のランド及び第二のランドは基板上に実装されている処理装置と電気的に接続していることを特徴とするコネクタ実装構造を提供する。
【００２４】
まず、処理装置は所定の波形を有する信号をテスト信号として出力する。このテスト信号は、途中の信号線の断線などの異常がない限りは、第一のランド及び第二のランドを介して処理装置に戻って来る。次いで、処理装置は、受信したテスト信号の波形を観測し、観測したテスト信号の波形を、先に出力したテスト信号の波形と比較する。比較の結果、双方の波形が一致した場合には、処理装置は、第一のランド及び第二のランドは基板に正常に半田付けされており、かつ、途中の信号線に断線はないものと判定する。信号線が途中で断線している場合、あるいは、第一のランドまたは第二のランドが基板に正常に半田付けされず、コネクタと第一のランドまたは第二のランドとの電気的接触が十分ではない場合には、処理装置から出力されたテスト信号は処理装置には戻らない。このように、テスト信号を受信しない場合には、処理装置は、信号線が途中で断線しているか、あるいは、第一のランドまたは第二の板ランドが基板に正常に半田付けされていないと判定する。このように、本発明に係るコネクタ実装構造によれば、メモリカードその他の媒体のコネクタへの差し込み及び取り出しを行うことなく、基板とコネクタとの間の接続検査を行うことができる。
【００２５】
なお、基板上に形成するランドの数は２個に限定されるものではなく、３個以上の数を任意に選択することが可能である。この場合には、何れか一つまたは二つ以上のランドが処理装置に接続され、他の一つまたは二つ以上のランドが外部テスタまたは処理装置に接続される。
【００２６】
【発明の実施の形態】
（第一の実施形態）
図１は、本発明の第一の実施形態に係るコネクタ実装構造が適用されたプリント基板１０の平面図、図２（Ａ）は、図１に示したプリント基板１０におけるカードコネクタと中央処理装置との接続関係を示す平面図、図２（Ｂ）は図２（Ａ）の側面図である。
【００２７】
図１に示すように、プリント基板１０上には、カードコネクタ１２と、カードコネクタ１２を制御する中央処理装置（ＣＰＵ）１３と、が搭載されている。
【００２８】
また、図２（Ａ）及び（Ｂ）に示すように、プリント基板１０上には、金属その他の導電性材料からなる第一の半田付け用基板ランド１５Ａ及び第二の半田付け用基板ランド１５Ｂが半田付けされている。この第一の半田付け用基板ランド１５Ａ及び第二の半田付け用基板ランド１５Ｂが本実施形態に係るコネクタ実装構造を形成している。第一の半田付け用基板ランド１５Ａ及び第二の半田付け用基板ランド１５Ｂはともに金属からなり、相互に距離をおいて離れて配置されている。すなわち、第一の半田付け用基板ランド１５Ａと第二の半田付け用基板ランド１５Ｂとは相互に電気的に絶縁されている。
【００２９】
カードコネクタ１２から延びる信号用端子１６は第一の半田付け用基板ランド１５Ａ及び第二の半田付け用基板ランド１５Ｂの双方にまたがって接続している。すなわち、信号用端子１６は第一の半田付け用基板ランド１５Ａ及び第二の半田付け用基板ランド１５Ｂの双方に電気的に接続している。
【００３０】
中央処理装置１３と第一の半田付け用基板ランド１５Ａとは信号線１４Ａを介して電気的に接続されている。従って、カードコネクタ１２は、信号用端子１６、第一の半田付け用基板ランド１５Ａ及び信号線１４Ａを介して中央処理装置１３と接続されていることになる。中央処理装置１３及びカードコネクタ１２は信号用端子１６、第一の半田付け用基板ランド１５Ａ及び信号線１４Ａを介して相互に信号を送受信している。
【００３１】
また、プリント基板１０上にはテストピン１７が装着されており、第二の半田付け用基板ランド１５Ｂは信号線１４Ｂを介してテストピン１７に接続されている。図１に示すように、プリント基板１０の外部には外部テスタとしての波形モニタ１８が配置されており、波形モニタ１８はプリント基板１０のテストピン１７と電気的に接続されている。従って、第二の半田付け用基板ランド１５Ｂはテストピン１７を介して波形モニタ１８と電気的に接続されている。
【００３２】
図３は、中央処理装置１３から出力されたテスト信号の波形を示す波形図（図３（Ａ））と波形モニタ１８がテストピン１７を介して受信したテスト信号の波形を示す波形図（図３（Ｂ））である。図４は、本実施形態に係るコネクタ実装構造を適用したプリント基板１０の検査方法の各工程を示すフローチャートである。
以下、図３及び図４を参照して、カードコネクタ１２と中央処理装置１３とが正常に接続されているか否かを検査する方法について説明する。
【００３３】
先ず、中央処理装置１３は図３（Ａ）に示すような波形を有する信号をテスト信号として出力する（ステップＳ１１０）。
【００３４】
次いで、波形モニタ１８はこのテスト信号を受信したか否かを判定する（ステップＳ１２０）。
【００３５】
中央処理装置１３から出力されたテスト信号は、信号線１４Ａ、第一の半田付け用基板ランド１５Ａ、信号用端子１６、第二の半田付け用基板ランド１５Ｂ及び信号線１４Ｂを介してテストピン１７に到達する。すなわち、中央処理装置１３が出力したテスト信号は、信号線１４Ａの断線などの異常がない限りは、テストピン１７から信号線１４Ｂを介して波形モニタ１８に送信される（ステップＳ１２０のＹＥＳ）。
【００３６】
次いで、波形モニタ１８は、受信したテスト信号の波形を観測し、観測したテスト信号の波形（図３（Ｂ）に示す波形）を波形モニタ１８が予め記憶している中央処理装置１３からの信号の波形（図３（Ａ）に示す波形）と比較する（ステップＳ１３０）。
【００３７】
比較の結果、波形モニタ１８が予め記憶している中央処理装置１３からの信号の波形（図３（Ａ）に示す波形）と観測したテスト信号の波形（図３（Ｂ）に示す波形）とが一致した場合には（ステップＳ１３０のＹＥＳ）、波形モニタ１８は、第一の半田付け用基板ランド１５Ａ及び第二の半田付け用基板ランド１５Ｂはプリント基板１０に正常に半田付けされており、かつ、信号線１４Ａに断線はないものと判定する（ステップＳ１４０）。
【００３８】
信号線１４Ａが途中で断線している場合、あるいは、第一の半田付け用基板ランド１５Ａまたは第二の半田付け用基板ランド１５Ｂがプリント基板１０に正常に半田付けされず、信号用端子１６と第一の半田付け用基板ランド１５Ａまたは第二の半田付け用基板ランド１５Ｂとの電気的接触が十分ではない場合には、中央処理装置１３から出力されたテスト信号はテストピン１７からは出力されず、波形モニタ１８にも到達しない（ステップＳ１２０のＮＯ）。あるいは、波形モニタ１８がテスト信号を受信したとしても（ステップＳ１２０のＹＥＳ）、波形が乱れて、出力時の波形とは異なるものになっている（ステップＳ１３０のＮＯ）。
【００３９】
このように、テスト信号を受信しない場合（ステップＳ１２０のＮＯ）、あるいは、戻ってきたテスト信号の波形が出力時のテスト信号の波形と異なるものである場合（ステップＳ１３０のＮＯ）には、波形モニタ１８は、信号線１４Ａが途中で断線しているか、あるいは、第一の半田付け用基板ランド１５Ａまたは第二の半田付け用基板ランド１５Ｂがプリント基板１０に正常に半田付けされていないと判定する（ステップＳ１５０）。
【００４０】
以上のように、本実施形態に係るコネクタ実装構造によれば、接続検査前にカードコネクタ１２にメモリカード１０１を挿入する必要がなく、検査工程数及び検査時間を大幅に短縮することができる。
【００４１】
また、検査工程数の短縮のために、プリント基板１０の完成段階における検査を省略し、最終装置に組み上がった状態になってから検査を行う場合、その時点において不良が発生すると、プリント基板１０の段階まで戻っての修理が必要となり、後戻りの工程数が増えてしまうという問題がある。この点、本実施形態に係るコネクタ実装構造によれば、プリント基板１０の完成段階における接続確認を短時間で行うことができるので、このような後戻り工程数の発生を防止することができる。
【００４２】
さらに、プリント基板１０の完成段階における接続確認検査において、カードコネクタ１２に挿入する該当カードの準備を必要としないので、検査設備の単純化及び検査設備の設置費用の低減化を図ることができる。
（第二の実施形態）
図５は、本発明の第二の実施形態に係るコネクタ実装構造が適用されたプリント基板２０の平面図である。
【００４３】
図５に示すように、プリント基板２０上には、カードコネクタ２２と、カードコネクタ２２を制御する中央処理装置（ＣＰＵ）２３と、が搭載されている。
【００４４】
また、第一の実施形態の場合と同様に、プリント基板２０上には、金属その他の導電性材料からなる第一の半田付け用基板ランド１５Ａ及び第二の半田付け用基板ランド１５Ｂが半田付けされている。この第一の半田付け用基板ランド１５Ａ及び第二の半田付け用基板ランド１５Ｂが本実施形態に係るコネクタ実装構造を形成している。第一の半田付け用基板ランド１５Ａ及び第二の半田付け用基板ランド１５Ｂはともに金属からなり、相互に距離をおいて離れて配置されている。すなわち、第一の半田付け用基板ランド１５Ａと第二の半田付け用基板ランド１５Ｂとは相互に電気的に絶縁されている。
【００４５】
また、第一の実施形態の場合と同様に、カードコネクタ２２から延びる信号用端子１６は第一の半田付け用基板ランド１５Ａ及び第二の半田付け用基板ランド１５Ｂの双方にまたがって接続している。すなわち、信号用端子１６は第一の半田付け用基板ランド１５Ａ及び第二の半田付け用基板ランド１５Ｂの双方に電気的に接続している。
【００４６】
中央処理装置２３と第一の半田付け用基板ランド１５Ａとは信号線２４Ａを介して電気的に接続されている。従って、カードコネクタ２２は、信号用端子１６、第一の半田付け用基板ランド１５Ａ及び信号線２４Ａを介して中央処理装置２３と接続されていることになる。中央処理装置２３及びカードコネクタ２２は信号用端子１６、第一の半田付け用基板ランド１５Ａ及び信号線２４Ａを介して相互に信号を送受信している。
【００４７】
中央処理装置２３は空き入力端子２３Ａを一つ有しており、第二の半田付け用基板ランド１５Ｂは信号線２４Ｂを介して空き入力端子２３Ａに電気的に接続されている。
【００４８】
図６は、本実施形態に係るコネクタ実装構造を適用したプリント基板２０の検査方法の各工程を示すフローチャートである。以下、図６を参照して、同検査方法について説明する。
【００４９】
先ず、中央処理装置２３は図３（Ａ）に示すような波形を有する信号をテスト信号として出力する（ステップＳ２１０）。
【００５０】
次いで、中央処理装置２３はこのテスト信号が中央処理装置２３に戻ってきたか否かを判定する（ステップＳ２２０）。
【００５１】
中央処理装置２３から出力されたテスト信号は、信号線２４Ａ、第一の半田付け用基板ランド１５Ａ、信号用端子１６、第二の半田付け用基板ランド１５Ｂ及び信号線２４Ｂを介して空き入力端子２３Ａに到達する。すなわち、中央処理装置２３が出力したテスト信号は、信号線２４Ａの断線などの異常がない限りは、信号線２４Ａ、第一の半田付け用基板ランド１５Ａ、信号用端子１６、第二の半田付け用基板ランド１５Ｂ、信号線２４Ｂ及び空き入力端子２３Ａを介して、再び中央処理装置２３に戻ってくる（ステップＳ２２０のＹＥＳ）。
【００５２】
次いで、中央処理装置２３は、受信したテスト信号の波形を観測し、観測したテスト信号の波形（図３（Ｂ）に示す波形）を、先に出力したテスト信号の波形（図３（Ａ）に示す波形）と比較する（ステップＳ２３０）。
【００５３】
比較の結果、双方の波形が一致した場合には（ステップＳ２３０のＹＥＳ）、中央処理装置２３は、第一の半田付け用基板ランド１５Ａ及び第二の半田付け用基板ランド１５Ｂはプリント基板２０に正常に半田付けされており、かつ、信号線２４Ａに断線はないものと判定する（ステップＳ２４０）。
【００５４】
信号線２４Ａが途中で断線している場合、あるいは、第一の半田付け用基板ランド１５Ａまたは第二の半田付け用基板ランド１５Ｂがプリント基板２０に正常に半田付けされず、信号用端子１６と第一の半田付け用基板ランド１５Ａまたは第二の半田付け用基板ランド１５Ｂとの電気的接触が十分ではない場合には、中央処理装置２３から出力されたテスト信号は中央処理装置２３には戻らない（ステップＳ２２０のＮＯ）。あるいは、戻ってきたとしても、波形が乱れて、出力時の波形とは異なるものになっている（ステップＳ２３０のＮＯ）。
【００５５】
このように、テスト信号を受信しない場合（ステップＳ２２０のＮＯ）、あるいは、戻ってきたテスト信号の波形が出力時のテスト信号の波形と異なるものである場合（ステップＳ２３０のＮＯ）には、中央処理装置２３は、信号線２４Ａが途中で断線しているか、あるいは、第一の半田付け用基板ランド１５Ａまたは第二の半田付け用基板ランド１５Ｂがプリント基板２０に正常に半田付けされていないと判定する（ステップＳ２５０）。
【００５６】
このように、本実施形態によれば、第一の実施形態と比較して、テストピン１７の配置及び波形モニタ１８の準備は不要となり、より簡易にプリント基板２０の検査を実施することができる。
【００５７】
なお、上述の第一及び第二の実施形態は上記のような構成に限定されるものではなく、種々の変更が可能である。
【００５８】
例えば、第一及び第二の実施形態においては、カードコネクタ１２、２２とメモリカード１０１との組み合わせを用いたが、コネクタとそれに挿抜される媒体の組み合わせはこれに限定されるものではなく、他の組み合わせを用いることも可能である。例えば、第一及び第二の実施形態は、制御用基板とコネクタとの組み合わせ、何らかのＩＤを有するカード型の記憶媒体とその記憶媒体を挿抜するスロットとの組み合わせ、パーソナルコンピュータのＰＣＩカードとＣＩカードスロットとの組み合わせ、携帯電話の電源接続端子と充電用コネクタとの組み合わせなどに適用することが可能である。何らかの媒体とその媒体を挿抜するコネクタとの組み合わせである限りは、第一及び第二の実施形態は適用可能である。
【００５９】
また、第一及び第二の実施形態においては、二つの半田付け用基板ランド１５Ａ、１５Ｂをプリント基板１０、２０上に配置したが、プリント基板上に配置可能な半田付け用基板ランドの数は２個に限定されるものではない。３個または４個以上の半田付け用基板ランドを用いることも可能である。この場合、少なくとも何れか一つの半田付け用基板ランドが中央処理装置１３、２３に電気的に接続され、他の少なくとも何れか一つの半田付け用基板ランドがテストピン１７または中央処理装置２３に接続されることになる。
【００６０】
また、第一の実施形態においては、外部テスタとして波形モニタ１８を用いたが、二つの信号の同一性を判定することができるテスタであれば、他の外部テスタを用いることも可能である。
【００６１】
また、第一及び第二の実施形態においては、本発明はコネクタの実装構造として表したが、本発明をプリント基板１０、２０として表すことも可能である。
【００６２】
【発明の効果】
以上のように、本発明によれば、接続検査前にコネクタにメモリカードその他の媒体を挿入する必要がなく、検査工程数及び検査時間を大幅に短縮することができる。
【００６３】
さらに、基板の完成段階における接続確認検査において、コネクタに挿入するカードその他の媒体の準備を必要としないので、検査設備の単純化及び検査設備の設置費用の低減化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態に係るコネクタ実装構造が適用されたプリント基板の平面図である。
【図２】図２（Ａ）は、図１に示したプリント基板におけるカードコネクタと中央処理装置との接続関係を示す平面図、図２（Ｂ）は図２（Ａ）の側面図である。
【図３】中央処理装置から出力されたテスト信号の波形を示す波形図（図３（Ａ））と外部テスタがテストピンを介して受信したテスト信号の波形を示す波形図（図３（Ｂ））である。
【図４】第一の実施形態に係るコネクタ実装構造を適用したプリント基板の検査方法の各工程を示すフローチャートである。
【図５】本発明の第二の実施形態に係るコネクタ実装構造が適用されたプリント基板の平面図である。
【図６】第二の実施形態に係るコネクタ実装構造を適用したプリント基板の検査方法の各工程を示すフローチャートである。
【図７】カードコネクタを実装した従来のプリント基板を上方から見た場合の平面図である。
【図８】図８（Ａ）は、図７に示したカードコネクタと中央処理装置との接続関係を示す平面図、図８（Ｂ）は図８（Ａ）の側面図である。
【符号の説明】
１０、２０  プリント基板
１２、２２  カードコネクタ
１３、２３  中央処理装置
１４Ａ、１４Ｂ、２４Ａ、２４Ｂ  信号線
１５Ａ、１５Ｂ  半田付け用基板ランド
１６  信号用端子
１７  テストピン
１８  波形モニタ
【図１】
2004281735.tif 000003
【図２】
2004281735.tif 000004
【図３】
2004281735.tif 000005
【図４】
2004281735.tif 000006
【図５】
2004281735.tif 000007
【図６】
2004281735.tif 000008
【図７】
2004281735.tif 000009
【図８】
2004281735.tif 000010