(57)【要約】【課題】液晶表示装置に用いられる駆動回路において、書き込み速度が速い場合に、表示品位を低下させることなしに、余分な消費電力を削減する。【解決手段】データ比較回路１２において、１ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号とを比較し、全信号線についての比較結果が総て同一であるかどうかを出力制御信号生成回路１４で判定する。出力制御信号生成回路１４は、２つの表示信号が同一であれば出力切り替え回路１５の経路をスイッチ１５４側に切り替えて低消費電力のＤ／Ａコンバータ出力で信号線を駆動し、同一でなければ経路をアンプ回路１５１側に切り替えて通常のアンプ出力で信号線を駆動する。【選択図】　　　図１
2004045839.tif 000002
【特許請求の範囲】
【請求項１】
抵抗分割により複数段の階調電圧を発生して、各段から取り出した階調電圧をデジタルの表示信号に応じて選択することによりアナログの表示信号に変換するＤ／Ａ変換回路と、
前記アナログの表示信号が書き込まれる信号線毎に、１ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号とを比較し、２つの前記表示信号が同一の範囲内にあるときは第１の検出信号を、また同一の範囲内にないときは第２の検出信号を出力する信号比較回路と、
前記信号比較回路から出力された検出信号が総て第１の検出信号であるときは第１の出力制御信号を生成し、また総て第１の検出信号でないときは第２の出力制御信号を生成する出力制御信号生成回路と、
前記Ｄ／Ａ変換回路で変換されたアナログの表示信号をアンプを介さずに出力する第１の経路及びアンプを介して出力する第２の経路を備え、前記第１の出力制御信号を入力したときは、アナログの表示信号を前記第１の経路を介して出力し、前記第２の出力制御信号を入力したときは、アナログの表示信号を前記第２の経路を介して出力する出力切り替え回路と、
前記信号比較回路において次ラインに書き込まれる表示信号を内部にラッチするための第１のタイミング制御信号と、２つの前記表示信号を比較した結果を出力するための第２のタイミング制御信号とを生成するとともに、前記第２のタイミング制御信号を前記第１のタイミング制御信号の前に出力するタイミング信号生成回路と、
を備えることを特徴とする表示装置用駆動回路。
【請求項２】
前記信号比較回路は、比較すべき２つの表示信号がそれぞれｎビットからなるときに、少なくとも上位のｎ／２ビットを比較することにより、２つの前記表示信号が同一の範囲内にあるかどうかを判定することを特徴とする請求項１に記載の表示装置用駆動回路。
【請求項３】
前記出力切り替え回路は、アナログの表示信号を前記第１の経路を介して出力する際に、前記アンプへの電源電圧の供給を停止することを特徴とする請求項１又は２に記載の表示装置用駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置などに用いられる駆動回路に係わり、詳しくは、抵抗分割により得た階調電圧を信号線に供給する信号線駆動回路に関する。
【０００２】
【従来の技術】
近年、液晶表示装置は、薄型、軽量且つ低消費電力であることから、ＴＶやノート型ＰＣのほか、携帯電話や電子ブック等の小型情報端末のディスプレイとして普及しつつある。このような小型情報端末は、一般にバッテリー駆動されることから、低消費電力であることが求められている。液晶表示装置では、とくに駆動回路での消費電力が大きいため、従来より種々の提案がなされている。
【０００３】
例えば、信号線駆動回路において、デジタルの表示信号に対応する階調電圧を選択して信号線に書き込む際に、アンプ駆動（高速駆動モード）又はスイッチ駆動（抵抗駆動モード）のいずれか一方に切り替えるように構成された駆動回路が提案されている。この駆動回路では、表示信号の書き込み速度が遅い場合にスイッチ駆動を選択することにより、低消費電力で駆動することができる。
【０００４】
【発明が解決しようとする課題】
上記のような駆動回路では、大画面又は高精細画面のように表示信号の書き込み速度が速い場合にはアンプ駆動に切り替え、また書き込み速度が遅い場合にはスイッチ駆動に切り替えることにより低消費電力での駆動が可能となる。しかし、常にアンプ駆動となるように設定した場合は、例えば２ライン続けて同じ表示信号を書き込む場合でもアンプは動作するため、この間の余分な消費電力を削減することができないという課題があった。なお、常にＳＷ駆動となるように設定した場合は、消費電力を削減することはできるが、書き込み速度が速い場合には、信号線への書き込み不足を生じるため、表示品位の低下を招くことになる。
【０００５】
この発明の目的は、表示信号の書き込み速度が速い場合に、表示品位を低下させることなしに、余分な消費電力を削減することができる表示装置用駆動回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、請求項１の発明は、抵抗分割により複数段の階調電圧を発生して、各段から取り出した階調電圧をデジタルの表示信号に応じて選択することによりアナログの表示信号に変換するＤ／Ａ変換回路と、前記アナログの表示信号が書き込まれる信号線毎に、１ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号とを比較し、２つの前記表示信号が同一の範囲内にあるときは第１の検出信号を、また同一の範囲内にないときは第２の検出信号を出力する信号比較回路と、前記信号比較回路から出力された検出信号が総て第１の検出信号であるときは第１の出力制御信号を生成し、また総て第１の検出信号でないときは第２の出力制御信号を生成する出力制御信号生成回路と、前記Ｄ／Ａ変換回路で変換されたアナログの表示信号をアンプを介さずに出力する第１の経路及びアンプを介して出力する第２の経路を備え、前記第１の出力制御信号を入力したときは、アナログの表示信号を前記第１の経路を介して出力し、前記第２の出力制御信号を入力したときは、アナログの表示信号を前記第２の経路を介して出力する出力切り替え回路と、前記信号比較回路において次ラインに書き込まれる表示信号を内部にラッチするための第１のタイミング制御信号と、２つの前記表示信号を比較した結果を出力するための第２のタイミング制御信号とを生成するとともに、前記第２のタイミング制御信号を前記第１のタイミング制御信号の前に出力するタイミング信号生成回路とを備えることを特徴とする表示装置用駆動回路である。
【０００７】
上記構成によれば、１ライン前の表示信号と次ラインの表示信号が同じであれば、アンプを介さずに出力する第１の経路により低消費電力で信号線が駆動され、また２つの表示信号が同じでなければ通常のアンプを介して出力する第２の経路により信号線が駆動されるため、速い書き込み速度に対応するために表示信号をアンプ駆動により第２の経路で出力している場合でも、２ライン続けて同じ表示信号が書き込まれるときには、アンプを介さずに出力する第１の経路に切り替えられるので、この間の余分な消費電力を削減することができる。
【０００８】
請求項２の発明は、請求項１において、前記信号比較回路は、比較すべき２つの表示信号がそれぞれｎビットからなるときに、少なくとも上位のｎ／２ビットを比較することにより、２つの前記表示信号が同一の範囲内にあるかどうかを判定することを特徴とする。
【０００９】
上記構成によれば、比較すべき２つの表示信号の全ビットを比較する場合に比べて、信号比較回路の回路規模を小さくすることができるため、更に消費電力を削減することができる。
【００１０】
ここで、２つの表示信号が同一の範囲内にあるとは、入力した２つの表示信号を全ビットで比較したときに同一である場合と、少なくとも上位のｎ／２ビットを比較したときに同一である場合とを含む。
【００１１】
請求項３の発明は、請求項１又は２において、前記出力切り替え回路は、アナログの表示信号を前記第１の経路を介して出力する際に、前記アンプへの電源電圧の供給を停止することを特徴とする。
【００１２】
好ましい形態として、前記出力切り替え回路は、アナログの表示信号を前記第１の経路を介して出力する際に、前記アンプへの電源電圧の供給が少なくなるように制御する。
【００１３】
上記構成によれば、表示信号を前記第１の経路を介して出力する際に、アンプに常に電源電圧を与える場合に比べて、消費電力を削減することができる。
【００１４】
【発明の実施の形態】
以下、本発明に係わる表示装置用電極基板を液晶表示装置に適用した場合の実施の形態について説明する。
【００１５】
図１は、本実施の形態に係わる液晶表示装置の回路構成を示すブロック図である。この液晶表示装置１００は、複数の画素１０が形成された液晶パネル１と、この液晶パネル１を駆動するための走査線駆動回路２及び信号線駆動回路３と、これら駆動回路を動作させるのに必要な信号を供給するタイミングコントローラ４とから構成されている。
【００１６】
液晶パネル１は、図示しないアレイ基板上に、複数の走査線Ｇ１，Ｇ２，…，Ｇｎ（以下、総称Ｇ）と、複数の信号線Ｄ１，Ｄ２，…，Ｄｍ（以下、総称Ｄ）とが図示しない絶縁膜を介してマトリクス状に配置されている。そして、このマトリクスの各格子毎に画素１０が形成されている。
【００１７】
画素１０は、画素スイッチ素子５、画素電極６、補助容量素子７、コモン電極８、液晶層９により構成されている。
【００１８】
薄膜トランジスタで構成された画素スイッチ素子５のゲートは行毎に走査線Ｇに、ソースは列毎に信号線Ｄにそれぞれ共通に接続され、ドレインは画素電極６と補助容量素子７に接続されている。
【００１９】
補助容量素子７には、図示しないＣｓ回路から、同じく図示しない補助容量線を介して所定の補助容量電位が与えられており、画素電極６と前記補助容量線との間に補助容量Ｃｓを形成している。
【００２０】
また、総ての画素電極６と相対して配置されるコモン電極８は、前記アレイ基板と対向して配置される図示しない対向基板上に形成されており、図示しないコモン電源回路からコモン電圧Ｖｃｏｍが供給されている。そして、画素電極６とコモン電極８との間には液晶層９が保持され、両電極間に液晶容量Ｃｌｃを形成している。
【００２１】
走査線駆動回路２は、図示しないシフトレジスタ、レベルシフタ、バッファ回路などで構成されており、タイミングコントローラ４から垂直スタート信号（ＳＴＶ）、垂直クロック信号（ＣＫＶ）が供給されている。図示しないシフトレジスタでは、ＣＫＶに同期してＳＴＶを１段づつシフトする。このシフトされた信号は図示しないレベルシフタやバッファ回路で電圧増幅された後、走査信号として対応する走査線Ｇに出力される。
【００２２】
信号線駆動回路３は、Ｄ／Ａコンバータ１１、データ比較回路１２、シフトレジスタ１３、出力制御信号生成回路１４、出力切り替え回路１５で構成されており、タイミングコントローラから供給される表示信号（ＤＡＴＡ）、水平スタート信号（ＳＴＨ）、水平クロック信号（ＣＫＨ）に基づいて、信号線Ｄにアナログ電位の表示信号を出力する。
【００２３】
なお、走査線駆動回路２と信号線駆動回路３は、例えば信号線駆動用ＩＣ、走査線駆動用ＩＣとして構成することができる。これをフレキシブル配線基板上にテープ・キャリア・パッケージ（ＴＣＰ）として実装し、図示しないアレイ基板上に配設された外部接続端子に電気的に接続することにより、液晶パネル１の駆動を行うことができる。
【００２４】
ここで、上記のように構成された液晶表示装置１００の動作について簡単に説明する。
【００２５】
信号線駆動回路３から信号線Ｄ１，Ｄ２，…に表示信号が書き込まれ、これと同期して走査線駆動回路２から走査線Ｇ１，Ｇ２，…に走査信号が出力されると、そのライン上に存在する総ての画素スイッチ素子５がオン状態となり、信号線Ｄ１，Ｄ２，…に書き込まれた表示信号が、画素スイッチ素子５を介してライン上の総ての画素１０に印加される。この映像信号は液晶Ｃｌｃと補助容量Ｃｓに電荷として蓄積され、これに液晶層９が応答することで、その電荷の大きさに応じた階調の映像が映し出される。
【００２６】
ここで、ラインとは、一つの走査線に接続している総ての画素（画素列）を指し、ラインへの書き込みとは、そのライン上に存在する各画素へ表示信号を書き込むことをいう。
【００２７】
次に、信号線駆動回路３の詳細な回路構成を説明するとともに、信号線に表示信号を書き込む際の動作について説明する。
【００２８】
図２は、信号線駆動回路３の回路構成図であり、図１と同一部分を同一符号で示している。
【００２９】
なお、図２において、Ｄ／Ａコンバータ１１、データ比較回路１２、出力切り替え回路１５は信号線毎に用意されている。すなわち、これら回路は信号線数と同じｍ組分用意されており、各組の回路がシフトレジスタ１３及び出力制御信号生成回路１４に対して図２のように接続されている。ここでは説明を簡単にするため、信号線Ｄｎに対応する組の回路構成のみを示している。ただし、符号は図１と同じものを付している。また、表示信号のデータ幅は６ビットとする。
【００３０】
Ｄ／Ａコンバータ１１は、外部から電位Ｖ０、Ｖ１０が供給され、この外部電圧を抵抗分割により階調電圧Ｖｔ１〜Ｖｔ６４として発生する抵抗分割回路１１１と、入力した表示信号に応じてオン・オフされる切り替えスイッチ回路１１２とから構成されている。このＤ／Ａコンバータ１１では、抵抗分割回路１１１の各段から取り出された階調電圧がデジタルの表示信号に応じて切り替えスイッチ回路１１２で選択されることでアナログの表示信号に変換される。
【００３１】
データ比較回路１２は、ラッチ回路１２１、１２２及びＥＸ．ＮＯＲ回路１２３により構成されている。図１のタイミングコントローラ４から入力したデジタルの表示信号は、ラッチ回路１２１にラッチ信号ＤＬＴＨｎのタイミングで取り込まれ、次のラッチ信号ＤＬＴＨｎが入力されるまで保持される。このラッチ回路１２１の出力は、Ｄ／Ａコンバータ１１とＥＸ．ＮＯＲ回路１２３の一方の入力端に入力される。また、入力したデジタルの表示信号はＥＸ．ＮＯＲ回路１２３の他方の入力端にも入力される。つまり、ＥＸ．ＮＯＲ回路１２３の一方の入力端には１ライン前に書き込んだ表示信号が入力し、他方の入力端には次ラインに書き込まれる表示信号が入力する。
【００３２】
ＥＸ．ＮＯＲ回路１２３では、入力した２つの表示信号を全ビットで比較し、各列のビットが各々等しい場合には信号ＥＸｎとして“Ｈ”を、また等しくないものが含まれていた場合には信号ＥＸｎとして“Ｌ”を出力する。この１ビットの信号ＥＸｎは、ラッチ回路１２２にラッチ信号ＣＬＴＨｎのタイミングで取り込まれ、検出信号Ｃｎ（Ｃ１…Ｃｎ…Ｃｍ）として出力される。
【００３３】
すなわち、データ比較回路１２では、信号線毎に、１ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号とを比較し、２つの表示信号が同一であるときは検出信号Ｃｎとして“Ｈ”を、また同一でないときは検出信号Ｃｎとして“Ｌ”を出力する。
【００３４】
シフトレジスタ１３は、タイミングコントローラ４から入力したＳＴＨを、水平クロック信号ＣＫＨのφでシフトするラッチ回路１３１、ラッチ回路１３２−１…１３２−ｎ…１３２ｍと、ＳＴＨを水平クロック信号ＣＫＨの／φ（反転φ）でシフトするラッチ回路１３３−１…１３３ｎ…１３３ｍとから構成されている。ラッチ回路１３２−１…１３２−ｎ…１３２ｍからは、それぞれラッチ信号ＤＬＴＨ１…ＤＬＴＨｎ…ＤＬＴＨｍが出力され、ラッチ回路１３３−１…１３３ｎ…１３３ｍからは、それぞれラッチ信号ＣＬＴＨ１…ＣＬＴＨｎ…ＣＬＴＨｍが出力される。すなわち、シフトレジスタ１３からは、データ比較回路１２で２つの表示信号を比較するタイミングを制御するための信号として、ラッチ信号ＤＬＴＨ１…ＤＬＴＨｎ…ＤＬＴＨｍ、及びラッチ信号ＣＬＴＨ１…ＣＬＴＨｎ…ＣＬＴＨｍが出力される。
【００３５】
出力制御信号生成回路１４は、信号線毎のデータ比較回路１２から出力された検出信号Ｃ１…Ｃｎ…Ｃｍを入力とするＡＮＤ回路１４１と、タイミングコントローラ４から入力されるＳＴＢ信号により後述の出力制御信号を出力するラッチ回路１４２とで構成されている。ＡＮＤ回路１４１では、信号線毎のデータ比較回路１２から出力された検出信号Ｃ１…Ｃｎ…Ｃｍを入力し、その総てが“Ｈ”であるときは出力制御信号として“Ｈ”を、また総てが“Ｈ”でないとき、すなわち一つでも“Ｌ”が含まれているときは出力制御信号として“Ｌ”をそれぞれ出力する。
【００３６】
出力切り替え回路１５は、アンプ回路１５１、スイッチ１５２〜１５４で構成されている。アンプ回路１５１とスイッチ１５４には、Ｄ／Ａコンバータ１１からのアナログの表示信号がそれぞれ入力される。このとき、出力制御信号生成回路１４から入力した出力制御信号が“Ｈ”であるときは、スイッチ１５２、１５３がオフして、アンプ回路１５１は電源電圧Ｖｃｃと出力ライン１５５から遮断される。同時にスイッチ１５４がオンして、Ｄ／Ａコンバータ１１の出力ライン１１３と出力切り替え回路１５の出力ライン１５５とがスイッチ１５４を介して接続される。これにより、Ｄ／Ａコンバータ１１から出力されたアナログの表示信号は、出力切り替え回路１５においてアンプ回路１５１を介さずに出力する経路を通る。一方、出力制御信号生成回路１４から入力した出力制御信号が“Ｌ”であるときは、スイッチ１５４がオフして、出力ライン１５５から遮断される。同時にスイッチ１５２、１５３がオンして、アンプ回路１５１は電源電圧Ｖｃｃと接続し、またアンプ回路１５１と出力ライン１５５とが接続される。これにより、Ｄ／Ａコンバータ１１から出力されたアナログの表示信号は、アンプ回路１５１を介して出力する経路を通る。この様に、Ｄ／Ａコンバータ１１から出力されたアナログの表示信号は、出力制御信号生成回路１４からの出力制御信号によって、アンプ回路１５１を介さずに出力される経路又はアンプ回路１５１を介して出力される経路のいずれかを通ることになる。
【００３７】
ここで、Ｄ／Ａコンバータ１１、データ比較回路１２、シフトレジスタ１３は、本実施の形態におけるＤ／Ａ変換回路、信号比較回路、タイミング信号生成回路をそれぞれ構成する。
【００３８】
次に、信号線に表示信号を書き込む際の信号線駆動回路３の動作を図３のタイミングチャートを参照しながら説明する。ここでは、信号線Ｄｎへ表示信号を書き込む場合を例とする。また、データ比較回路１２のラッチ回路１２１には、同じ信号線Ｄｎから、１ライン前（の画素）に書き込んだ表示信号が保持されているものとする。
【００３９】
タイミングコントローラ４から供給された表示信号は、データ比較回路１２のラッチ回路１２１とＥＸ．ＮＯＲ回路１２３の一方の入力端に入力される。またシフトレジスタ１３では、タイミングコントローラ４から供給されたＳＴＨが水平クロック信号ＣＫＨのφと／φとでシフトされ、ラッチ信号ＤＬＴＨｎ、ラッチ信号ＣＬＴＨｎとして出力される。
【００４０】
データ比較回路１２のラッチ回路１２１に入力した表示信号は、ラッチ信号ＤＬＴＨｎが入力したタイミングでラッチ回路１２１に取り込まれるが、このラッチ信号ＤＬＴＨｎが入力される直前にラッチ信号ＣＬＴＨｎがラッチ回路１２２に入力する。
【００４１】
ここで、ＥＸ．ＮＯＲ回路１２３の一方の入力端には１ライン前に書き込んだ表示信号が入力され、他方の入力端には今回書き込まれる表示信号が入力されている。ＥＸ．ＮＯＲ回路１２３では、入力した２つの表示信号が全ビットで比較され、総て等しい場合には検出信号Ｃｎとして“Ｈ”が、また等しくない場合には検出信号Ｃｎとして“Ｌ”が出力される。この１ビットの検出信号Ｃｎは、ラッチ信号ＤＬＴＨｎの直前に入力するラッチ信号ＣＬＴＨｎでラッチ回路１２２に取り込まれ、出力制御信号生成回路１４のＡＮＤ回路１４１に入力される。他の信号線についても、１ライン前に書き込んだ表示信号と今回書き込まれる表示信号とが比較され、検出信号が出力制御信号生成回路１４のＡＮＤ回路１４１にそれぞれ入力される。
【００４２】
続いて、ラッチ信号ＤＬＴＨｎがラッチ回路１２１に入力すると、先ほど入力した表示信号がラッチ回路１２１に取り込まれ、Ｄ／Ａコンバータ１１に送られる。Ｄ／Ａコンバータ１１では、抵抗分割回路１１１の各段から取り出された階調電圧が表示信号に応じて切り替えスイッチ回路１１２で選択され、アナログの表示信号に変換される。この表示信号は出力切り替え回路１５に送られる。
【００４３】
一方、出力制御信号生成回路１４のＡＮＤ回路１４１のての入力端に、信号線毎に表示信号を比較した際の検出信号Ｃ１〜Ｃｍが揃うと、その論理積の結果がラッチ回路１４２に送られる。ここでは、検出信号Ｃ１〜Ｃｍの内容が総て“Ｈ”であるときは出力制御信号として“Ｈ”が、また総てが“Ｈ”でないときは出力制御信号として“Ｌ”が出力される。続いて、タイミングコントローラ４からＳＴＢ信号がラッチ回路１４２に入力されると、“Ｈ”又は“Ｌ”の出力制御信号が出力切り替え回路１５に送られる。なお、図３には示していないが、ＳＴＢ信号は、１ラインに書き込まれる表示信号が総て入力した後に出力される信号である。
【００４４】
出力切り替え回路１５は、入力した出力制御信号が“Ｈ”であるとき、すなわち、１ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号が同一であるときは、スイッチ１５２、１５３をオフして、アンプ回路１５１を電源電圧Ｖｃｃと出力ライン１５５から遮断し、同時にスイッチ１５４をオンしてＤ／Ａコンバータ１１の出力ライン１１３と出力切り替え回路１５の出力ライン１５５とをスイッチ１５４を介して接続する。これにより、Ｄ／Ａコンバータ１１でアナログに変換された表示信号は、出力ライン１１３からアンプ回路１５１を介さずに出力ライン１５５へ出力され、対応する信号線に書き込まれることになる。一方、入力した出力制御信号が“Ｌ”であるとき、すなわち、１ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号が同一でないときは、スイッチ１５２、１５３をオンして、アンプ回路１５１を電源電圧Ｖｃｃと出力ライン１５５にそれぞれ接続し、同時にスイッチ１５４をオフして出力ライン１５５と遮断する。これにより、Ｄ／Ａコンバータ１１でアナログに変換された表示信号は、アンプ回路１５１を介して出力ライン１５５へ出力され、対応する信号線に書き込まれることになる。
【００４５】
上記動作を１ライン毎に総ての信号線について実行することにより、１ライン前の表示信号と次ラインの表示信号が同じであれば、信号線駆動回路３は低消費電力のＤ／Ａコンバータ出力で信号線が駆動され、また２つの表示信号が同じでなければ通常のアンプ出力で信号線が駆動される。この様に、速い書き込み速度に対応するために表示信号をアンプ駆動で出力している場合でも、２ライン続けて同じ表示信号が書き込まれるときにはＤ／Ａコンバータ出力に切り替えられるので、この間の余分な消費電力を削減することができる。
【００４６】
なお、Ｄ／Ａコンバータ出力の場合でも、２ライン続けて同じ表示信号を書き込む場合は、信号線電位の変動が少ないため、書き込み不足を生じることがなく、表示品位の低下を招くことはない。
【００４７】
本実施の形態では、Ｄ／Ａコンバータ出力の際にアンプ回路１５１の電源電圧Ｖｃｃを遮断するようにしているため、アンプ回路１５１に常に電源電圧Ｖｃｃを与える場合に比べて消費電力を削減することができる。なお、アンプ回路１５１と電源電圧Ｖｃｃとの間に電流量を制御する回路を接続し、Ｄ／Ａコンバータ出力で信号線を駆動する際に、アンプ回路１５１に与える電流量を少なくするように構成することもできる。この場合も常に電源電圧Ｖｃｃを与える場合に比べて消費電力の削減をすることができる。
【００４８】
また、本実施の形態では、入力した２つの表示信号を全ビットで比較しているが、上位ビットのみ、例えばデータ幅６ビットであれば、上位の３ビットのみを比較するように構成することもできる。すなわち、データ比較回路１２のＥＸ．ＮＯＲ回路１２３の入力を３ビットとすることにより、入力した表示信号の上位３ビットのみを比較することができる。この場合は、データ比較回路１２の回路規模を小さくすることができるため、更に消費電力を削減することができる。
【００４９】
さらに、本実施の形態では、信号線駆動回路３においてデータ比較を行っているが、図示しないＣＰＵがアクセスするビデオメモリにデータを展開して比較を行い、その結果を出力制御信号生成回路１４に入力するように構成することもできる。
【００５０】
なお、液晶表示装置では、所定の周期で表示信号を交流化して表示を行う駆動法が一般的であり、例えば水平走査線ごとに表示信号の交流化を行うＨコモン反転駆動法がある。この駆動法では、水平走査線ごとに表示信号が反転されるので、データ比較回路１２では１ライン前に書き込まれた信号と今回書き込まれる信号は反転され、表示信号自体に変化がなくても、信号線駆動回路３の出力は常に反転される。従って、このＨコモン反転駆動法の場合には、図４に示すように、データ比較回路１２で走査線ごとの表示データを反転して比較すればよい。
【００５１】
【発明の効果】
以上説明したように、本発明に係わる表示装置用駆動回路によれば、速い書き込み速度に対応するためにアンプ駆動を行っている場合でも、同じ表示信号が書き込まれるときには、Ｄ／Ａコンバータ出力に切り替えられるため、この間の余分な消費電力を削減することができる。
【図面の簡単な説明】
【図１】実施の形態に係わる液晶表示装置の回路構成を示すブロック図。
【図２】信号線駆動回路の回路構成図。
【図３】信号線に表示信号を書き込む際のタイミングチャート。
【図４】信号線駆動回路の他の回路構成図。
【符号の説明】
１…液晶パネル、２…走査線駆動回路、３…信号線駆動回路、４…タイミングコンローラ、１０…画素、１１…Ｄ／Ａコンバータ、１２…データ比較回路、１３…シフトレジスタ、１４…出力制御信号生成回路、１５…出力切り替え回路
【図１】
2004045839.tif 000003
【図２】
2004045839.tif 000004
【図３】
2004045839.tif 000005
【図４】
2004045839.tif 000006