(57)【要約】【課題】微細化しても接触抵抗が上昇することのないコンタクトビアを有する半導体デバイスとその製造方法の提供。【解決手段】第一の導電層と、前記第一の導電層を構成する金属材料が絶縁体中に拡散して導電性をなす配線接続部とを有し、前記第一の導電層と前記絶縁体との間が電気的に導通するよう構成された半導体デバイスと前記拡散が熱あるいは電界の作用によって生ずる工程を含む製造方法。【選択図】  図１
2004193422.tif 000002
【特許請求の範囲】
【請求項１】
第一の導電層と、
前記第一の導電層を構成する金属材料が絶縁体中に拡散して導電性をなす配線接続部とを有し、
前記第一の導電層と前記絶縁体との間が電気的に導通するよう構成された半導体デバイス。
【請求項２】
前記配線接続部がシリコン酸化膜（ＳｉＯ2），炭化シリコン酸化膜（ＳｉＯＣ），フッ化シリコン酸化膜（ＳｉＯＦ），窒化シリコン酸化膜（ＳｉＯＮ），炭化窒化シリコン酸化膜（ＳｉＣＯＮ），炭化シリコン窒化膜（ＳｉＣＮ），有機系絶縁材料のうちいずれかからなることを特徴とする請求項１記載の半導体デバイス。
【請求項３】
前記配線接続部の周囲に形成された絶縁体がシリコン窒化膜（ＳｉＮ），シリコンカーバイド（ＳｉＣ），水素化シリコンカーバイド（ＳｉＣ：Ｈ）のうちいずれかからなることを特徴とする請求項１又は２記載の半導体デバイス。
【請求項４】
第一の導電層を形成する工程と、
絶縁体を形成する工程と、
前記第一の導電層を構成する金属材料が前記絶縁体中へ拡散し、前記絶縁体が配線接続部をなすように、熱あるいは電界を印加する工程と
を有し、
前記第一の導電層と前記絶縁体との間が電気的に導通するよう構成された半導体デバイスの製造方法。
【請求項５】
前記配線接続部が第二の導電層と接するように形成する工程と、
前記第二の導電層を構成する金属材料が前記絶縁体中へ拡散し、前記絶縁体が配線接続部をなすように、熱あるいは電界を印加する工程と
を有し、
前記第一の導電層と前記第二の導電層との間が電気的に導通するよう構成された請求項４に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスとその製造方法に関し、詳しくは、金属配線間を電気的に接合するコンタクトビアを有する半導体デバイスとその形成方法に関する。
【０００２】
【従来の技術】
半導体デバイスの多層配線構造は、絶縁膜に覆われた複数の金属配線層を含み、各配線間を導通させるために、コンタクトホールが形成され、その側壁に金属拡散を防止するバリア膜に囲われた金属からなるコンタクトビアを有する。
【０００３】
近年半導体デバイスの多層配線層を形成する工程にてダマシン法が多用される。この手法は、絶縁膜を挟む二つの金属配線を電気的に接合させるために、下層配線を形成した後、コンタクトホール形成層と上層配線絶縁用の絶縁膜とを堆積して、パターニング工程とエッチング工程を繰り返すことで、コンタクトホールと上層配線溝とを形成し、前記コンタクトホールと上層配線溝へ金属をメッキ法により埋め込み、その金属を配線溝に残すまで化学的機械研磨（ＣＭＰ法）することで上層配線とコンタクトビアが形成される手法である。また、配線構造を形成する手法のひとつとして、金属配線材料がストレスマイグレーションやエレクトロマイグレーションによって配線の断線を生じさせる現象を利用したものもある。（例えば特許文献１）
【０００４】
【特許文献１】特開平５−７５０６号公報（第３−７頁、第１図）
【０００５】
【発明が解決しようとする課題】
前記ダマシン法は低抵抗配線材料として代表される銅のエッチング加工が困難であるため、メッキ法にて下層配線と上層配線間を接続するコンタクトビアを形成させるため、絶縁膜をパターニングしたコンタクトホール内へメッキ液を満たし、下層配線と密着するように銅を析出させることが要求される。しかし、コンタクトホールの穴径が微細化するとメッキ液の表面張力がメッキ液の侵入を阻害し、銅を均一に析出させることが困難となる。
【０００６】
本発明は、微細化するコンタクトホールへメッキ液を作用させずに形成したコンタクトビアを有する半導体デバイスとその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
図１に本発明の原理説明図を示す。図は半導体デバイスの製造工程における断面図の一部を模式的に示したものである。詳しくは、シリコン基板１上にシリコン酸化膜８が形成され、シリコン窒化膜９を介して銅埋め込み配線層１７が窒化タンタル膜１４を介した溝に形成されている。さらにＳｉＮ，ＳｉＣ，ＳｉＣ：Ｈのいずれかからなる密度の高い絶縁膜１８がシリコン膜窒化１３とシリコン窒化１９とにはさまれて、尚且つＳｉＯ2，ＳｉＯＣ，ＳｉＯＦ，ＳｉＯＮ，ＳｉＣＯＮ，ＳｉＣＮ，有機系絶縁材料のうちいずれかからなる配線接続部２７が銅埋め込み配線層１７、２５と接するように形成されている。尚、銅埋め込み配線層２５、２６も窒化タンタル膜２２を介して溝の内側に形成されている。埋め込み配線層１７、２５，２６は、化学的機械研磨によって平坦化され、低誘電率絶縁膜１２、２０によって側面が絶縁されている。
【０００８】
この状態にて基板をおよそ４００℃で数分間加熱すると、銅埋め込み配線にストレスマイグレーションを生じ、配線接続部２７へ銅が拡散してゆくことにより、上下の配線間が電気的に接合される。この現象は配線幅が１μｍ以下になると、配線がストレスの変化の影響を受けやすくなるため、再現よく生じさせることができる。または、上層の配線を化学的機械研磨する前に数100ｍＶの電圧を数分間基板の表面と裏面に印加するとエレクトロマイグレーションを生じ、低密度な絶縁体からなる配線接続部２７へと銅が拡散し、上下の配線間が電気的に接合される。
【０００９】
前記配線接続部がＳｉＯ2，ＳｉＯＣ，ＳｉＯＦ，ＳｉＯＮ，ＳｉＣＯＮ，ＳｉＣＮ，有機系絶縁材料のいずれかでであることによって前記導電層を構成する金属材料を拡散させるに好適な配線接続部を提供できる。前記有機絶縁材料がポリシロキサン系ポーラスシリカであることによってポーラス構造へ配線金属の拡散を容易に行うことができる。また、前記金属材料がＡｌ，Ａｌ合金，Ｃｕ，Ｃｕ合金，Ｗ，Ｗ合金，Ｆｅ，Ｆｅ合金のいずれかであることによって前記拡散用プラグへ選択的に配線材料を拡散させることができる。配線材料の拡散方向が、主表面に対して垂直方向であることによって前記導電層の金属材料が成膜されたときの結晶方向と同一方向へ金属原子が拡散し、配線接続部と配線層との密着性が向上する。
【００１０】
前記配線接続部の周囲に形成された絶縁膜がＳｉＮ，ＳｉＣ，ＳｉＣ：Ｈのいずれかであることによって金属材料が拡散した配線接続部を絶縁し、配線材料の拡散を防止するに好適な配線構造を提供できる。さらに配線接続部は、一般的な層間絶縁膜材料と化学的あるいは、機械的特性が類似しているため互いに反応せず局所的なストレスを生じることなく基板の平坦性を維持しながらデバイスを形成できる。さらにバリアメタルを用いずにコンタクトビアを形成できるためコンタクトビア径の接触面積を大きくでき、コンタクト抵抗を下げることができる。これによりコンタクトビアを微細化すると、コンタクトビア間の絶縁抵抗は高まり、配線遅延を低減した半導体デバイスを提供できる。
【００１１】
【発明の実施の形態】
[実施例１]
以下本発明の一実施形態に沿った半導体デバイスの製造工程途中の断面図である図２〜９を順次引用しながら本発明を説明する。
図２（ａ）参照
まず、ｐ型シリコン基板１に選択酸化法を用いて素子分離酸化膜２を形成したのち、ゲート絶縁膜３、ゲート電極４、及び、保護膜６からなるゲート構造体を形成し、さらに、シリコン窒化膜をゲート電極積層構造全面に覆うように形成した状態からドライエッチングを使ってエッチバック工程を経たのちに残ったサイドウォール５をマスクとしてＡｓイオンを注入することによってｎ型ソース・ドレイン領域７を形成し、図２（ａ）の構造となる。
図２（ｂ）参照
次いで、全面に、ＣＶＤ法によって層間絶縁膜としてシリコン酸化膜８（厚さ１μｍ）とスパッタ法によって後のＣＭＰ（化学機械研磨）工程において研磨ストッパーとなるシリコン窒化膜９（厚さ１００ｎｍ）とを順次堆積させて、図２（ｂ）の構造となる。
図３（ｃ）参照
次いで、ｎ型ソース・ドレイン領域７に達するビアホールを形成するため、ホトリソグラフィで形成したレジスト（図示せず）をエッチングマスクとして、シリコン窒化膜９をパターニングし、次いで前記レジストを除去して開口したシリコン窒化膜９をエッチングマスクとして、シリコン酸化膜８をＣＦ4とＣＨＦ3などの混合ガスプラズマによって反応性イオンエッチングを行い、図３（ｃ）の構造となる。
図３（ｄ）参照
その後、拡散防止膜（窒化タンタル膜）１０とタングステンビア１１を形成するため、スパッタ法を用いて窒化タンタル（厚さ５０ｎｍ）とホールを埋め込むように厚くタングステン（以下Ｗと記す）とを堆積させたのち（図示せず）、ＣＭＰ法によってシリコン窒化膜９が露出するまで研磨を行い、図３（ｄ）の構造となる。
図４（e)参照
次いで、層間絶縁膜として低誘電率絶縁膜１２を形成するため、例えば有機ＳＯＧ膜を回転塗布（厚さが４５０ｎｍ）後焼成し、次いでシリコン窒化膜１３（厚さ１００ｎｍ）を堆積させて図４(e)となる。
図４（ｆ)参照
次いで、ホトリソグラフィで形成したレジスト（図示せず）をエッチングマスクとして、ＣＦ4 とＣＨＦ3などの混合ガスプラズマによって反応性イオンエッチングを行うことにより、シリコン窒化膜１３をパターニングした後、次いで前記レジストを除去して開口した前記シリコン窒化膜１３をマスクとして必要に応じてＣ４Ｆ８などの炭素源を添加したＡｒとＯ2 との混合ガスプラズマを用いた反応性イオンエッチングを行うことによって低誘電率絶縁膜１２をエッチングし、タングステンビア１１に達する配線層用溝を形成し、図４(ｆ)となる。
図５(ｇ)参照
次いで、スパッタ法を用いて、拡散防止膜とメッキ析出核として、窒化タンタル膜１４、銅シード層１５を順次全面に堆積する（厚さ各々５０ｎｍ，５０ｎｍ）。次いでメッキ法を用いて銅メッキ層１６（厚さ６００ｎｍ）を成膜して配線層形成用溝を埋め込み、図５(ｇ)の構造となる。
【００１２】
次いで、銅メッキ層１６、銅シード層１５、及び、窒化タンタル膜１４をＣＭＰ法にてシリコン窒化膜１３が露出するまで研磨する。
図５(ｈ)参照
銅メッキ層1６と銅シード層１５とが一体になった銅埋め込み配線層１７を形成し、図５(ｈ)となる。
図６(ｉ)参照
次いで配線接続部の材料としてＳＯＧ材料であるポーラスシリカ膜２９を塗布（厚さ４００ｎｍ）後焼成（３６０〜３８０℃）し、図６(ｉ)となる。
図６（ｊ）参照
次いでホトリソグラフィで形成したレジスト（図示せず）をエッチングマスクとして、ＣＦ4 とＣＨＦ3などの混合ガスプラズマによって反応性イオンエッチングを行うことにより、銅埋め込み配線層１７上に配線接続部２７をパターニングし、図６(ｊ)となる。
図７(ｋ)参照
次いで全面にプラズマＣＶＤ法（成膜温度３６０〜３８０℃）によってプラズマＣＶＤシリコン窒化膜３０（厚さ６００ｎｍ）を成膜する。
図７(ｌ)参照
次いでエッチバック法などによりプラズマＣＶＤシリコン窒化膜３０を配線接続部２７の表面が露出するまで平坦化して図７(ｌ)となる。
図８（ｍ）参照
次いで、低誘電率絶縁膜２０としてポーラスシリカを回転塗布（厚さ４００ｎｍ）後焼成（３６０〜３８０℃）し、図８(ｍ)の構造となる。
図８(ｎ)参照
次いで、ホトリソグラフィで形成したレジスト（図示せず）をエッチングマスクとして、ＣＦ4 とＣＨＦ3などの混合ガスプラズマによって反応性イオンエッチングを行うことにより、配線層用溝が形成され、図８(ｎ)の構造となる。
図９(ｏ)参照
次いで、スパッタ法を用いて、全面に、窒化タンタル膜２２と銅シード層２３とを順次堆積（各々５０ｎｍ，５０ｎｍ）させる。銅シード層２３を成長核として銅メッキ層２４（厚さ６００ｎｍ）を成膜して配線層形成用溝を埋め込み、図９(ｏ)の構造とする。
【００１３】
次いで、銅メッキ層２４、銅シード層２３、及び、窒化タンタル膜２２をＣＭＰ法にてシリコン窒化膜２１を露出させるまで研磨する。
図９(ｐ)参照
以上により銅メッキ層と銅シード層とが一体になった銅埋め込み配線層２５，２６が形成され、図９(ｐ)の構造とする。
【００１４】
次いで基板を４００℃で５分間加熱し、配線構造体にストレスマイグレーションを生じさせ、銅埋め込み配線層１７から配線接続部２７へ銅原子を拡散させ、銅埋め込み配線層１７と銅埋め込み配線層２５との間が電気的に接合される。
【００１５】
このように、配線接続部を含む絶縁膜の形成工程、配線層用溝形成工程、銅埋込配線層の形成工程、配線接続部へ銅の拡散工程を必要回数だけ繰り返すことによって半導体デバイスの多層配線構造が形成される。
【００１６】
尚、配線接続部２７へ銅配線層１７より銅原子を拡散させる方法としてエレクトロマイグレーションを用いることができる。
【００１７】
実施例と同様な工程において配線接続部２７へ銅配線層より銅原子を拡散させるためには、例えば図９（ｏ）の構造にて基板の両面より数１００ｍＶのバイアス電圧を３分間印加することでエレクトロマイグレーションが起こる。これによって配線接続部２７へ銅原子が拡散し、銅埋込配線層１７と銅メッキ層２４との間が電気的に接合される。
【００１８】
上記実施例において、配線接続部２７の周囲のプラズマＣＶＤシリコン窒化膜３０の他にＳｉＣ、ＳｉＣ：Ｈからいずれかの密度の高い材料を用いることによっていずれの場合も配線金属拡散防止膜の形成を必要とせずともコンタクトビアを形成できる。このときコンタクトビアと配線との接触面積が増加するため、コンタクト抵抗を１２％以上下げることができる。尚これら材料を成膜する方法は、配線材料がストレスマイグレーションを生じさせない温度範囲（例えば３６０℃乃至３８０℃）にて形成できる低温プラズマＣＶＤ法を用いることができる。
【００１９】
配線接続部２７（密度の低い絶縁体）としては、プラズマＣＶＤ法によって形成できるＳｉＯ2，ＳｉＯＣ，ＳｉＯＦ，ＳｉＯＮ，ＳｉＣＯＮ，ＳｉＣＮや塗布法によって形成できる有機系絶縁膜があげられる。但し、本願発明は上記材料に限定されるものではなく、配線金属の拡散性に差を有する絶縁膜を二種以上用いることで拡散性の大きい即ち密度の低い絶縁体（配線接続部）中へ配線金属を選択的に拡散でき、コンタクトビアを成す。
【００２０】
従って従来配線ビア内に拡散防止膜を密着させるために要していた洗浄を不要とし、洗浄薬液がコンタクトホールの内壁を浸食することが防止される。
【００２１】
そして、このようなコンタクトビア部の下層配線表面は、コンタクトホールエッチングやそれに伴う洗浄の工程を経ないため表面が酸化されることなく配線抵抗上昇も生じない。
【００２２】
また、配線間の接合を目的としない密度の低い絶縁体を金属配線の要所要所へ配置することによって、配線劣化（高抵抗化）の際に生じる異常温度上昇および配線ショートによる過剰電流発生に対して、前記密度の低い絶縁体へ金属を拡散させたため一時的なストレスマイグレーションを回避できる半導体デバイスも提供できる。
【００２３】
配線材料としては、銅以外に銅合金、アルミ、アルミ合金、タングステン、タングステン合金、鉄、鉄合金が使用でき、配線接続部に選んだ材料の形成温度以上でストレスマイグレーションが生じるあるいは、電界の印加によるエレクトロマイグレーションが生じる配線材料が選ばれる。
[実施例２]
以下本発明の他の実施形態に沿った半導体デバイスの製造工程途中の断面図である図１０〜１３を順次引用しながら本発明を説明する。
図１０（ａ）に至るまでの工程は、実施例１における図２（ａ）から図５（ｈ）の工程を順次経た後に得られるため説明を省略する。
図１０(ａ)参照
配線接続部の材料としてＳＯＧ材料であるポーラスシリカ（図示せず）を塗布（膜厚４００ｎｍ）後焼成（３６０〜３８０℃）し、ホトリソグラフィで形成したレジスト（図示せず）をエッチングマスクとして、ＣＦ4 とＣＨＦ3などの混合ガスプラズマによって反応性イオンエッチングを行うことにより、銅埋め込み配線層１７上に配線接続部２７をパターニングし、図１０(ａ)となる。
図１０(ｂ)参照
次いで配線接続部２７を覆うようにスパッタ法を用いて拡散防止膜となる窒化タンタル膜２８（厚さ５０ｎｍ）を成膜する。
図１１(ｃ)参照
次いで全面に誘電率が低いＳＯＧ材料であるポーラスシリカ膜２９を回転塗布（厚さ６００ｎｍ）後焼成（３６０〜３８０℃）する。
図１１(ｄ)参照
次いでエッチバック法などにより配線接続部２７の表面が露出するまで平坦化を行い、図１１(ｄ)となる。
図１２（ｅ）参照
次いで、低誘電率絶縁膜２０としてポーラスシリカを回転塗布（４００ｎｍ）後焼成（３６０〜３８０℃）し、次いでスパッタ法でシリコン窒化膜２１を成膜（１００ｎｍ）し、図１２(ｅ)の構造とする。
図１２(ｆ)参照
次いで、ホトリソグラフィで形成したレジスト（図示せず）をエッチングマスクとして、ＣＦ4 とＣＨＦ3などの混合ガスプラズマによって反応性イオンエッチングを行うことにより、シリコン窒化膜２１をパターニングした後、レジストマスクを除去し、シリコン窒化膜２１をマスクとして、必要に応じてＣ４Ｆ８などの炭素源を添加したＡｒとＯ2 との混合ガスプラズマを用いた反応性イオンエッチングを行うことによって低誘電率絶縁膜２０をエッチングし、配線層用溝が形成された図１２(ｆ)の構造となる。
図１３(ｇ)参照
次いで、スパッタ法を用いて、全面に、窒化タンタル膜２２と銅シード層２３を順次堆積（各々５０ｎｍ、５０ｎｍ）させ、次いで、メッキ法によって溝を埋め込むように銅メッキ層２４（６００ｎｍ）を成膜し、図１３(ｇ)の構造となる。
次いで、銅メッキ層２４、銅シード層２３、及び、窒化タンタル膜２２をＣＭＰ法にて研磨する。
図１３(ｈ)参照
ＣＭＰ法にてシリコン窒化膜２１が露出するまで研磨されて、銅埋め込み配線層２５，２６が形成され、図１３(ｈ)の構造となる。
【００２４】
次いで基板を４００℃で５分間加熱し、配線構造体にストレスマイグレーションを生じさせ、銅埋め込み配線層１７から配線接続部２７へ銅原子が拡散し、銅埋め込み配線層１７と銅埋め込み配線層２５との間が電気的に接合される。
【００２５】
上記実施例において、接続部２７の側壁を覆うように窒化タンタル膜２８を形成したが、これによって前記配線接続部２７の周囲の密度の低い絶縁体２９としてポーラスシリカ膜のような低誘電体を用いることができるため、配線の遅延時間を低減できる。また、配線材料を拡散させるための熱又は電界の作用にばらつきが生じても窒化タンタル膜２８が拡散ストッパーとなるため余分な拡散を生じさせることがない。
【００２６】
以下、本発明の諸形態を付記としてまとめて記載する。
【００２７】
(付記１)   第一の導電層と、
前記第一の導電層を構成する金属材料が絶縁体中に拡散して導電性をなす配線接続部とを有し、
前記第一の導電層と前記絶縁体との間が電気的に導通するよう構成された半導体デバイス。（１）
(付記２)   前記配線接続部が第二の導電層と接してなるよう構成された付記１に記載の半導体デバイス。
【００２８】
(付記３)  前記配線接続部を構成する絶縁体が、前記配線接続部の周囲に配した絶縁膜より低密度であることを特徴とする付記１又は２に記載の半導体デバイス。
（付記４）  前記配線接続部がシリコン酸化膜（ＳｉＯ2），炭化シリコン酸化膜（ＳｉＯＣ），フッ化シリコン酸化膜（ＳｉＯＦ），窒化シリコン酸化膜（ＳｉＯＮ），炭化窒化シリコン酸化膜（ＳｉＣＯＮ），炭化シリコン窒化膜（ＳｉＣＮ），有機系絶縁材料のうちいずれかからなることを特徴とする付記１乃至３のいずれかに記載の半導体デバイス。（２）
(付記５)  前記有機系絶縁材料がポリシロキサン系ポーラスシリカであることを特徴とする付記４に記載の半導体デバイス。
（付記６）  前記配線接続部の周囲に形成された絶縁体がシリコン窒化膜（ＳｉＮ），シリコンカーバイド（ＳｉＣ），水素化シリコンカーバイド（ＳｉＣ：Ｈ）のうちいずれかからなることを特徴とする付記１乃至３のいずれかに記載の半導体デバイス。（３）
(付記７)  前記金属材料がＡｌ，Ａｌ合金，Ｃｕ，Ｃｕ合金，Ｗ，Ｗ合金，Ｆｅ，Ｆｅ合金のいずれかであることを特徴とする付記１又は２に記載の半導体デバイス。
【００２９】
(付記８)  前記導電層が互いに平行して伸びる配線構造を有し、その線幅が１μｍ以下であることを特徴する付記１又は２に記載の半導体デバイス。
【００３０】
(付記９)   前記配線接合部が、拡散防止膜を側壁に有することを特徴とする付記１乃至５のいずれかに記載の半導体デバイス。
【００３１】
(付記１０)   第一の導電層を形成する工程と、
絶縁体を形成する工程と、
前記第一の導電層を構成する金属材料が前記絶縁体中へ拡散し、前記絶縁体が配線接続部をなすように、熱あるいは電界を印加する工程と
を有し、
前記第一の導電層と前記絶縁体との間が電気的に導通するよう構成された半導体デバイスの製造方法。（４）
(付記１１)  前記配線接続部が第二の導電層と接するように形成する工程と、
前記第二の導電層を構成する金属材料が前記絶縁体中へ拡散し、前記絶縁体が配線接続部をなすように、熱あるいは電界を印加する工程と
を有し、
前記第一の導電層と前記第二の導電層との間が電気的に導通するよう構成された付記１１に記載の半導体デバイスの製造方法。
【００３２】
(付記１２)  前記配線接続部へ前記金属材料が拡散する方向が主表面に対して鉛直方向であることを特徴とする付記１１又は１２に記載に記載の半導体デバイスの製造方法。
[発明の効果]
以上に説明したように、本発明では、金属配線材料を選択的に絶縁体に拡散させてコンタクトビアを形成できる。したがって、洗浄工程での絶縁膜や配線金属の侵食や、配線表面酸化による配線抵抗上昇もなく、その上コンタクトビアの微細化によりＬＳＩの配線遅延を著しく低減できる。
【図面の簡単な説明】
【図１】本発明の原理説明図（配線構造の断面図）
【図２】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図（工程ａ，ｂ）
【図３】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図（工程ｃ，ｄ）
【図４】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図（工程ｅ，ｆ）
【図５】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図（工程ｇ，ｈ）
【図６】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図（工程ｉ，ｊ）
【図７】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図（工程ｋ，ｌ）
【図８】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図（工程ｍ，ｎ）
【図９】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図（工程ｏ，ｐ）
【図１０】本発明の他の実施形態に沿った半導体装置の製造工程途中の断面図（ａ，ｂ）
【図１１】本発明の他の実施形態に沿った半導体装置の製造工程途中の断面図（ｃ，ｄ）
【図１２】本発明の他の実施形態に沿った半導体装置の製造工程途中の断面図（ｅ，ｆ）
【図１３】本発明の他の実施形態に沿った半導体装置の製造工程途中の断面図（ｇ，ｈ）
【符号の説明】
１          シリコン基板
２          素子分離酸化膜
３          ゲート絶縁膜
４          ゲート電極
５          サイドウォール
６          保護膜
７          ソース・ドレイン領域
８          シリコン酸化膜
９          シリコン窒化膜
１０        窒化タンタル膜
１１        タングステンプラグ
１２、２０  低誘電率絶縁膜
１３        シリコン窒化膜
１４、２８  窒化タンタル膜
１５        銅シード層
１６        銅メッキ層
１７        銅埋め込み配線層
１８        密度の高い絶縁膜
１９、２１  シリコン窒化膜
２２        窒化タンタル膜
２３        銅シード層
２４        銅メッキ層
２５、２６  銅埋め込み配線層
２７        配線接続部
２９        密度の低い絶縁体（ポーラスシリカ膜）
３０        プラズマＣＶＤシリコン窒化膜
【図１】
2004193422.tif 000003
【図２】
2004193422.tif 000004
【図３】
2004193422.tif 000005
【図４】
2004193422.tif 000006
【図５】
2004193422.tif 000007
【図６】
2004193422.tif 000008
【図７】
2004193422.tif 000009
【図８】
2004193422.tif 000010
【図９】
2004193422.tif 000011
【図１０】
2004193422.tif 000012
【図１１】
2004193422.tif 000013
【図１２】
2004193422.tif 000014
【図１３】
2004193422.tif 000015