(57)【要約】      （修正有）【課題】電波反射抑制体の構成に高周波集積回路の概念を導入し、広帯域整合特性を有する電波反射抑制体およびその構成方法を提供する。【解決手段】基板上の単位回路素子において、高導電率部と低導電率を分布させて平面状に構成し、厳密な導電率を制御する事無く、単位回路素子上の導電率分布区間の構成寸法を調節出来るように単位回路素子を構成し、必要に応じて基板と背面導体遮蔽板との間にスペーサーを介在させて電波反射抑制体を構成している。隣接単位回路素子間に基板部が介在する一定の空隙を設けこの間隙の調節と、この隣接単位回路素子間で容量的に強く、または弱く結合できるよう各隣接回路素子の近接端部が高導電率または低導電率になるようにして可変容量を所有出来るようにして、単位回路素子を同一基板面上で構成している。【選択図】  図４
2004193531.tif 000002
【特許請求の範囲】
【請求項１】
基板上の高周波集積回路の構成法として、所定の変化率に従う導電率を持って連続的に徐々に変化する導電率分布を有するように単位回路素子を構成して、高周波回路的に抵抗とインダクタンスを与え、この単位回路素子を周期的に配置し、隣接単位回路素子間に基板部が介在する一定の空隙を設け、この隣接単位回路素子間で容量的に強く結合できるよう各隣接単位回路素子の近接端部が高導電率になるように単位回路素子を同一基板面上で構成し、高周波回路全体として電気回路基本素子である抵抗、インダクタンス、キャパシタンスを付与し、かつこれらの値を容易に調節できるように単位回路素子の形態を構成し、電磁波反射抑制帯域に双峰特性を持たせて広帯域化することを特徴とし、この単位回路素子の導電率分布を正確に与する変わりに、単位回路素子の構成寸法と同時に基板と背面導体遮蔽板との間隔を調節して、電磁波反射抑制特性を最適化し、電磁波反射抑制帯域を広帯域化することを特徴とする電磁波反射抑制体およびその構成方法。
【請求項２】
請求項１の電波反射抑制体の構成方法において、所定の変化率に従う導電率を持って連続的に徐々に変化する導電率分布を有するように単位回路素子を構成して、高周波回路的に抵抗とインダクタンスを付与し、これを周期的に配置し、隣接単位回路素子間で容量的に弱く結合できるよう各隣接単位回路素子の近接端部が低導電率になるように単位回路素子を同一基板面上で構成し、高周波回路全体として電気回路基本素子である抵抗、インダクタンス、キャパシタンスを付与して、かつこれらの値を容易に調節できるように単位回路素子の形態を構成し、電磁波反射抑制帯域に双峰特性を持たせて広帯域化することを特徴とし、この単位回路素子の導電率分布を正確に付与する変わりに、単位回路素子の構成寸法と同時に基板と背面導体遮蔽板との間隔を調節して、電磁波反射抑制特性を最適化し、電磁波反射抑制帯域を広帯域化することを特徴とする電磁波反射抑制体およびその構成方法。
【請求項３】
請求項１，２の導電率分布の方法に代えて、単位回路素子として、２つ以上の異なる導電率を持つ区間を設け、それらが相互に電気的に結合している単位回路素子を構成し、高周波回路全体として電気回路基本素子である抵抗、インダクタンス、キャパシタンスを付与して、電磁波反射抑制帯域に双峰特性を持たせて広帯域化することを特徴とし、各区間に導電率を正確に制御をする代わりに、各区間の導電素子の構成寸法と同時に基板と背面導体遮蔽板との間隔を調節し、電波反射抑制特性を最適化した電波反射抑制体およびその構成方法。
【請求項４】
請求項３において、単位回路素子として、２つ以上の異なる導電率を持つ区間を同一面上で構成する方法において、各導電率を有する区間部が相互に電気的に結合しないように間隔を空けて容量を装荷し、この単位回路素子上の段階的に区分した相互の面積占有率を変えて高周波集積回路からなる電波反射抑制体を構成する請求項１，２に記載の電波反射抑制体およびその構成方法。
【請求項５】
請求項１、２，３、４、５，６、７、８の単位回路素子にかえて、通常の電気回路基本構成素子である抵抗、インダクタンス、キャパシタンスの固体素子を基板上の導体線路に接続して高周波回路を構成し、電波反射抑制特性を広帯域化および改善するする電波反射抑制体の構成方法。
【発明の詳細な説明】
【発明の属する技術分野】
本発明は電気回路基本素子である抵抗、インダクタンス、キャパシタンスを付与した高周波集積回路構成によって電波反射抑制体を構成し、広帯域特性を有する電波反射抑制体およびその構成方法に関する。
【従来の技術および発明が解決しようとする課題】
電波反射抑制体とは、電波を吸収する物体のことであるが、通常の電波吸収体は、反射係数が−２０ｄＢ以下の性能を有するものに用いられるのが一般的通念である。本発明では、反射係数でマイナス数ｄＢ以上の電波吸収性能を有するものを含めているためこのような呼称を用いている。
従来、集積回路の概念で電波吸収体を構成することはすでに公知である。本発明は、電波反射抑制体としての集積回路構成法に単位回路素子の概念を与えて具体化し、電気回路基本素子である抵抗、インダクタンス、キャパシタンスを集積回路が構成でき、かつこれら回路定数を容易に調節できる平面的な構造を具体的に与え、広帯域特性は電気回路基本素子である抵抗、インダクタンス、キャパシタンスおよび単位回路素子構成寸法、基板と背面導体遮蔽板の間隔を最適制御することによって、電波反射抑制特性に双峰特性が得られることに基いた広帯域電波反射抑制体を提供している。
すなわち、本発明の基本構造は、基板上に高周波集積回路の単位回路素子として、所定の変化率に従う導電率分布を有する単位回路素子を周期的に配置して構成している。すなわち各隣接単位回路素子間の空隙の調節や近接単位回路素子部分の導電率を高導電率や低導電率になるようにして容量を調節し、導電率の値の分布の調節で抵抗とインダクタンスを実現している。しかし、この場合の導電率の正確な値を調節することは、実際の製作では困難となる。このため導電率分布はあらかじめ計算機支援設計で得たおよその値を与えておき、この値を正確に制御をする代わりに、単位回路素子の構成寸法や基板と背面導体短絡板との間隔を調節して、これら全体の構成を最適化する手段で、電波反射抑制帯域を広帯域化している。このように、本発明で広帯域電波反射抑制特性が可能となるのは、単位回路素子を構成する抵抗とキャパシタンス、インダクタンスなどの定数を厳密に調節する代わりに、それらの構成寸法を代えて調節できる機能を単位回路素子に付与したことに有る。この単位回路素子を配した基板の背面側に必要に応じてスペーサーを介して、さらにその背面に短絡導体板を配置して電波反射抑制体を構成している。この全体の構成をコンピュータ支援によって双峰特性が得られるように最適設計し、より広帯域に渡る電波反射抑制体を構成している。なお、双峰特性を得ることは絶対条件でなく、必ずしも双峰特性でなく単峰特性であっても広帯域特性が得られる。とくに許容反射係数がマイナス数ｄＢでよい場合は、双峰特性は現れずに広帯域特性が実現できる。本発明で広帯域とは、本発明が分類上属すると思われる四分の一波長型の電波吸収体や公知の磁性材料に導電性パッチや線状素子を密着させた構造の電波吸収体と比べて広帯域であることを意味している。例えば、四分の一波長型の電波吸収体の２．６倍の広帯域特性を得ている。ここで基板とは、通常のプリント基板材である誘電体や集積回路を構成しているシリコン材の半導体等を意味している。なお、高導電率とは、銀、ステンレス、アルミなど通常の金属が有する導電率値を持つものなら何を用いてもよく、低導電率とはそれ以下の値を持つ抵抗性の材料を意味している。また、単位回路素子は、基板上に蒸着やプリントなどの方法で作製している。また、本発明におけるスペーサーの比誘電率の値は、１に近い値で十分目的を達成できる。
また、公知の電波吸収体として誘電体基板上や電波吸収材の表面に面状の導体素子であるパッチと称するものや、線状の金属ループなど各種導体素子パターンを周期的にまたランダムに配置して構成するものが多く提案されている。これらは，マイクロ波やミリ波帯で終端短絡導体板と共に用いて，電波を吸収することが出来る。しかし，これら従来の方法は、導体素子として一般に高導電率の金属が用いられており，共振的に動作するため広帯域にわたる電波吸収が出来ないという問題がある。また、面状の導体素子であるパッチと称するものや、線状の金属ループなど各種導体素子パターンを周期的にまたランダムに配置して構成するだけでは、比誘電率の値が１に近いスペーサーを介する本発明の構成では電波を吸収することはできない。さらに、抵抗素子の幾何学的な均一な抵抗値を持つパターンを基板上に描く２層構成の電波吸収体も公知である。これは、均一な抵抗素子だけでパターンを構成しているため、隣接素子間の容量結合が弱く、パターン素子上の抵抗値に制御に自由度が無く、かつ原理的にインダクタンスを付与できないという欠点がある。つまり、高周波的に抵抗、キャパシタンス、インダクタンスの３回路素子機能を付与し、これらを制御することは出来ない。このため、この単層構成では、本発明のような広帯域特性を実現することが出来ないという問題がある。
本発明の基本構成原理を具体的に示すために、後述の一実施例の図１および図３を援用する。図１は、請求項１に関連する単位回路素子の一実施例であるが、十文字形状の単位回路素子（１）の導電率は、各先端から十文字の中心部に行くにしたがって高導電率部分（２）から低導電率部分（３）に所定の変化率に従って変化している。つまり先端部の高導電率部分で隣接の単位回路素子先端部と強く高周波的に容量結合できるように構成したものを周期的に基板上（４）に配置して電波反射抑制体を構成している。このように導電率分布を与えると、入射電波に対して高導電率部がインダクタンス素子として、また、低導電率部が抵抗素子として動作し、しかもこれらの素子を調節、つまり可変できる。結局全体として容量、インダクタンス、抵抗を完全に備えたことになり高周波回路集積回路を構成している。本発明は、基板上に設けた単位回路素子の単層構造でも広帯域にわたり電波反射抑制特性を実現できる。このように構成した基板（４）の背面に、必要に応じて、スペーサー（５）を介在させ、さらにその背面に短絡導体板（６）をあてがっている。つまり、見方を変えればこの構成はマイクロストリップ線路と等価な形状と見ることが出来る。この構成原理から、従来の面状金属や線状金属ループなどを用いた電波吸収体と本質的に異なり、本発明では高周波集積回路と称するに至っている。したがって、これは構成条件によっては、共振回路的に動作し、電波を吸収する。しかし、公知の方法を共振回路的に見れば、単純に導体素子だけを用いたのでは、鋭い共振性特性となり、この結果狭帯域の電波反射抑制特性となり、広帯域にわたる電波反射抑制特性を実現するための制御機構が欠落している。したがって、本発明では，上記のように電回の三基本素子である抵抗，インダクタンス，キャパシタンスの各構成素子に可変要素を導入し、共振を抑制させる効果をもたせ広帯域化を達成している。すなわち，この構成で電波反射抑制特性、つまり反射係数特性に双峰特性を実現して、これを利用して電波反射抑制帯域を広帯域化している。しかし、この結果、電波吸収特性が劣化するという問題が生ずる。この問題を解決するために、基板と背面導体遮蔽板との間隔を調節して全体の入力インピーダンスを調節するために、本構成をコンピュータで解析して最適化している。また、本発明で集積回路と称しているのは、次の理由による。すなわち、後述実施例の図６のデータから明らかなように、この電波反射抑制体は、導電率の周波数分散を無視できる範囲内で、波長で各構成寸法を規格化出来る。このため、本発明の電波反射抑制体は、１００ＧＨｚ程度のミリ波領域までも設計対象に出来る。このような高周波帯では、図１の十文字形状は極めて微細となり、微小構造の集積化された回路構成となる。また、基板上に導電性の単位回路素子を設けなくても一般の集積回路と全く同じ技術でシリコン基板などの半導体を用いて設計することも出来るためである。
以上のように、本発明は、高周波集積回路概念に立って、単層であっても広帯域にわたる電波反射抑制体を提供することである。
【課題を解決するための手段】
上記の課題を解決するために、請求項１では、基板上の高周波集積回路において、所定の変化率に従う導電率を持って連続的に徐々に変化する導電率分布を与える手段で単位回路素子を構成して、高周波的に抵抗とインダクタンスを付与している。さらに、この単位回路素子を同一基板面上で周期的に配置し、隣接単位回路素子間に基板部が介在する一定の空隙を設けこの空隙の調節と、この隣接単位回路素子間で容量的に強く結合できるよう各隣接単位回路素子の近接端部が高導電率になる手段で可変容量を付加し、基板上の単位回路素子全体で抵抗、インダクタンス、キャパシタンスを有するように構成している。しかし、これらの定数を厳密に調節することは製作上一般に困難となる。この代わりに本発明では、各導電率分布をあらかじめ計算機支援設計で得たおよその値を与えておき、これらの値を正確に制御をする代わりに、各導電率分布の構成寸法、つまり占有面積を調節する手段と背面導体遮蔽板との間隔を調節する手段で、双峰特性の電波反射抑制帯域を実現し、その広帯域化を達成している。このように本発明では、単に抵抗やキャパシタンス、インダクタンスの回路３基本素子が付与させたばかりか、これら全ての回路定数を可変できるという自由度を有し、しかも集積化が可能な平面状の形態を有する単位回路素子を提供している。
公知の方法のように単純に導体素子だけを用いる場合を、共振回路的に見れば、鋭い共振性特性となり狭帯域の電波吸収となり、広帯域にわたり電波反射抑制特性を実現することは出来ない。したがって、本発明では，上記のように各電気回路の三基本素子である抵抗，インダクタンス，キャパシタンスの各構成素子に可変要素を導入し、共振を抑制させる効果によって双峰特性の電波反射抑制帯域を実現し、広帯域化を達成している。勿論、双峰特性でなく単峰特性であっても、この構成法の導入で電波反射抑制帯域の広帯域化を図ることが出来る。
しかし、この手段だけでは，電波反射抑制特性は広帯域化の傾向を示すが、電波反射抑制特性が劣化し−２０ｄＢ以上の整合特性を維持することがともすれば困難となる。このため，さらに調節機構として、終端遮蔽導体と高周波回路で構成する基板の間にスペーサーを設け、この間隔をコンピュータ解析で最適化するという手段で、電波反射抑制特性を改善しかつ広帯域化を達成している。高周波回路的に意味を持つと思われる無数に存在するパターンの中から電波反射抑制体として可能なパターンの選択と，導電率分布と誘電体基板の厚さを決定する手段として、コンピュータ解析を援用し膨大なデータと演算時間を要して単位回路素子の構成形態を決定している。
請求項２は、請求項１の電波反射抑制体の構成方法において、所定の変化率に従う導電率分布を持って連続的に徐々に変化する導電率を有するように単位回路素子を構成し、抵抗とインダクタンスを付与し、これを周期的に配置し、隣接単位回路素子間で容量的に弱く結合できるよう各隣接回路素子の近接端部が低導電率になるように単位回路素子を同一基板面上で構成している。これら単位回路素子子の導電率分布を厳密に制御する代わりに、低導電率部や高導電率部を形成する構成寸法および基板と背面導体短絡板との間隔を調節して、これら全体の構成を最適化するという手段で電波反射抑制帯域を広帯域化し改善している。請求項１、２場合の基板としては，通常の高周波回路用基板であっても空孔を設けて低誘電率化する手段で電波反射抑制体を構成出来る。
請求項３は、請求項１，２に記載の電波反射抑制体の構成方法における単位回路素子上において、２つ以上の異なる導電率を持つ区間を構成し、これら各区間が相互に電気的に結合している単位回路素子を構成する手段で電波反射抑制特性を広帯域化している。つまり，各区間の導電率はあらかじめ計算機支援設計で得た値を与えておき、この値を厳密に制御をする代わりに、各区間の導電素子の構成寸法と同時に基板と背面導体遮蔽板との間隔を調節して、最終的に電波反射抑制特性を最適化する手段で電波反射抑制特性を広帯域化している。
請求項４は、請求項３の２つ以上の異なる導電率を持つ区間を構成する単位回路素子の構成方法において、各導電率分布を有する区間が相互に電気的に結合しないように、空隙を空けて単位回路素子上に容量を挿入するという手段で電波反射抑制帯域を広帯域化し改善するものである。なお、以上の請求項１ないし４の方法において、基板上の単位回路素子において低導電率部分を作製する場合、高導電率部分を先に蒸着や塗布などの手段で作製しておき、その上に低導電率部分を重ねるように蒸着や塗布などして構成する手段で製作上の問題を解決している。この場合、高導電率部分の上下を低導電率材で挟むように構成することも出来る。このような手段でも本発明の特性を実現できる。
請求項５は、単位回路素子を蒸着するようにして構成した単位回路素子に対して、通常の電気回路構成素子である抵抗、インダクタンス、キャパシタンスの固体素子を用いて、これらを基板上の導体線路に接続し、電気回路を実際に構成して導体遮蔽板などを基板の背面側にあてがう手段で、電波反射抑制体を構成し、特性の広帯域化を図っている。
【発明の実施形態】
図１は、請求項１に関連する単位回路素子（１）の一実施例で、十文字形状の単位回路素子（１）の場合で、各先端の高導導電率部分（２）から内側に向かうに従い、徐々に所定の変化率で低導電率に連続的に変化するように構成したものである。
図２は、単位回路素子（１）の各先端の低導導電率部分（３）から内側に向かうに従い、徐々に所定の変化率で高導電率に連続的に変化するように構成したものである。
図３は、これらの単位回路素子（１）を周期的に基板（４）上に配置し、この背面にスペーサー（５）を介在させ、さらにその背面に背面導体遮蔽板（６）をあてがった本発明の全体構成を示す一実施例である。スペーサー（５）としては、磁性材、導電性材、誘電体など種々の材料が用いられるが、誘電体の場合の誘電率は、真空媒質、つまり比誘電率の値が１に近い値でよく、発泡樹脂剤等でよい。この結果、高周波的には、十文字の先端部（７）が互いに隣接回路に容量的に結合し、中心部の低導電率の部分では抵抗素子として機能し、また高導電率部がインダクタンスとして機能し、等価的に回路構成に必要な三基本素子である抵抗、キャパシタンス、インダクタンスを備えた高周波集積回路を構成している。この場合、低導電率部の存在によって、共振が緩和され広帯域の電波反射抑制特性を実現している。本実施例から明らかなように、単位回路素子（１）としては、種々の形態が考えられるが、それぞれの単位回路素子（１）の導電率は、隣接素子に近接している部分で高く、または、低くなるよう構成している。この構成で、隣接回路が容量的に強く、または弱く結合でき、電波反射抑制特性を制御するための調節機能を拡張し、全体として高周波回路を構成している。この構成の意味するところは、単に抵抗やキャパシタンス、インダクタンスの回路の３要素が付与されるばかりか、これら全ての回路定数を容易に可変できるよう高周波回路設計に自由度を与えたことである。
図４は、請求項３に関する一実施例で、十文字形状の単位回路素（１）の中間部（８）を低導電率で構成し、この導電率を正確に制御する代わりに、十文字形状の単位回路素（１）の各区間の占有面積をコンピュータで最適化して電波反射抑制特性を広帯域化する実施例である。つまり、一般に電波反射抑制特性を最適化して、中間部（８）の低導電率値を定めたとしても、厳密なこの値を製造工程で実現することは、極めて困難である。この問題を解決するために、図４では、単位回路素（１）の先端部および内側の高導電率部の寸法を調節して、電波反射抑制特性を最適化して広帯域特性を得るという手段を導入している。
図５は、請求項４の単位回路素子を区分して、空隙（９）を設けた場合の実施例である。
図６は、本発明の請求項３に関する一実施例で、この場合の電波反射抑制特性，すなわち反射係数を理論設計し、反射係数で表したものである。縦軸は反射係数で横軸は周波数で規格化した値が示されている。本実施例では、簡単のため図４に示すように、十文字形状の素子を２媒質から構成した場合で、その先端部と中心部が金属と同様の高導電率部分（２）、中間部が低導電率部分（８）の単位回路素子の構成における実施例である。各構成寸法および導電率の値は波長で規格化されている。例えば、５．２ＧＨｚの場合の最適値は、単位回路素子（１）の全体の長さは１９．９ｍｍ、相互間隔は３．４６ｍｍ、素子幅６．９ｍｍ、低導電率部の長さ１１．３ｍｍ、厚さ１３ｍｍ、導電率８．０８［Ｓ／ｍ］である。実際には、このような寸法精度の構成を避けるために、単位回路素子（１）の全体を金属のような高導電率で作成し、この上に、低導電率部を重るように蒸着や塗布などして構成する方法で電波反射抑制特性を最適化する手段をとる。また、このような構成では、一般に電波反射抑制に適した低導電率の値を正確に制御して実現することは困難である。そこで本実施例では、低導電率部の導電率を一定に保ち、先端部の高導電率部の長さを変化させて、つまり面積占有率とスペーサー（５）を最適化して、最適な電波反射抑制特性を実現している。図６で丸の中の数字は、単位回路素子（１）先端部の高導電率部の長さをパラメータに取っていることを意味し、最適な電波反射抑制特性は、同図▲３▼の場合である。▲３▼の特性に見られるように、本発明では反射係数特性の双峰特性を実現して広帯域化を図っている。この実施例から明らかなように、高周波回路の構成に単に抵抗体と金属を組み合わせて、幾何学的パターンを作ればよいというものではなく、コンピュータ支援設計によって、電波反射抑制体全体の構成寸法と導電率分布の最適化を図って、双峰特性を実現してはじめて本発明の電波反射抑制体は実現できる。なお、本発明は、単位格子（１）を構成する各寸と導電率を波長で規格化しており、ミリ波領域に至っても応用できる。例えば、６０ＧＨｚでは、素子の全長１．７ｍｍ、素子幅０．６ｍｍ、厚さ１．２ｍｍであり、集積回路技術で回路構成が可能となる。本発明を高周波集積回路と呼んでいるのは、この理由にある。図７は、本発明に至った基本原理を実験によって、実証したもので、反射係数を表す。これは、図８に示すように、基板上に金属膜からなるストリップライン（１８）を上下方向に平行に配置し、７８Ωのマイクロチップの抵抗素子（１９）を基板上（４）で、これらの線路に周期的に結合し高周波回路を構成したものである。入射電波の電界方向は、同図８の上下方向を向いている単一偏波に対する場合である。水平、垂直偏波に対する構成は図４の十文字形状の単位回路素（１）の中間部（８）の低導電率部に抵抗素子（１９）を挿入して結合すればよい。この実施例から明らかなように、反射係数は双峰的特性を示し、図６の理論設計と同様な双峰特性の傾向を示して広帯域特性を得ている。マイクロチップの抵抗素子（１９）を結合せず，ストリップライン（１８）だけの場合は、図７に示すように，完全に反射し電波反射抑制効果は現れない。
【発明の効果】
従来の単一金属からなる導電性素子を誘電体材料や磁性材料に設けて構成する電波吸収体は、高周波的な共振現象に依存していると見る立場から、広帯域整合が得られなかった。本発明は、電波反射抑制体として高周波回路の概念を導入し、電気回路の基本素子である抵抗、インダクタンス、キャパシタンスを単位回路素子を用いて構成し、これを周期的に配置する方法を導入し、平面的に構成し、導電率分布を厳密に制御する代わりに、これらの寸法の調節で双峰特性の電波反射抑制特性を実現するという方法で広帯域化を図っている。本発明は、電波利用の急増に対して、多様な周波数に対応できる電波反射抑制体が要求されており、広帯域特性が得られる上、安価な材料で構成出来、特に環境電磁工学の立場から実施してその効果は大きい。
また、本発明の高周波回路の構成原理は、高導電率の金属に代表される導体素子とこれより低導電率、すなわち抵抗性素子を単位回路素子に分布させて構成する方法であるため、従来のフェライト電波吸収体のように材料定数に依存しにくい。したがって，波長で規格化することで特性が一義的に表示出来、一度最適化データが得られればこれを用いて設計法が確立し、ミリ波領域以上にもまたマイクロ波帯より低周波域でも適用できるという実施上の効果がある。また、従来のフェライトなどに比べ安価に構成できる。本発明の原理は、種々の材料との組合せや変形実施の他、従来の電波吸収体相互の組み合せでも種々の特性を得ることが出来、実施してその効果は大きい。
【図面の簡単な説明】
【図１】先端が高導電率で連続的に変化し中心部で低導電率分布にいたる単位回路素子。
【図２】先端が低導電率で連続的に変化し中心部で高導電率分布にいたる単位回路素子。
【図３】電波反射抑制体の構成部分図の一実施例。
【図４】単位回路素の中間部を低導電率で単位回路素。
【図５】区分して空隙を設けた単位回路素子。
【図６】電波反射抑制特性。
【図７】電波反射抑制特性。
【図８】基板上に構成した高周波回路からなる電波反射抑制体の部分図。
【符号の説明】
１――――導電性単位回路素子、    ２――――高導電率部分、
３――――低導電率部分、          ４――――基板、
５――――スペーサー、            ６――――背面導体遮蔽板、
７――――十文字素子の先端部、    ８――――単位回路素の中間部、
９―――  空隙、    １８ストリップライン
１９―――抵抗素子
【図１】
2004193531.tif 000003
【図２】
2004193531.tif 000004
【図３】
2004193531.tif 000005
【図４】
2004193531.tif 000006
【図５】
2004193531.tif 000007
【図６】
2004193531.tif 000008
【図７】
2004193531.tif 000009
【図８】
2004193531.tif 000010