(57)【要約】【課題】ＥＬパネルを構成する画素回路において電流駆動トランジスタが出力する画素電流のテストを非接触で特別な検査装置を要せず実現可能とするＥＬパネル及び画素電流テスト方法を提供することを目的とするものである。【解決手段】ＥＬ素子に注入電流を供給できる電流駆動トランジスタを含む行列状に配置された複数の画素回路（２）に列制御回路（１）から電流駆動トランジスタのゲート電極電圧を設定するための電流信号を供給する列制御線（１４）を、テスト電流出力回路（２３）にも接続しておき、列制御回路１からの電流信号により電流駆動トランジスタのゲート電圧を設定してから、該電流駆動トランジスタの出力を列制御線からテスト電流出力回路を介して電流出力線（２５）に出力することにより、画素電流のテストを非接触で特別な検査装置を要せず実現可能とする。【選択図】      図１
2004151166.tif 000002
【特許請求の範囲】
【請求項１】
２次元に複数配列されたエレクトロルミネセンス素子に供給する各注入電流を制御して画像を表示するエレクトロルミネセンスパネルにおいて、
エレクトロルミネセンス素子に注入電流を供給できる電流駆動トランジスタを各々が含みかつ行列状に配列された複数の画素回路と、
複数の画素回路のうち行方向に配置された画素回路群に接続された行制御線群へ行制御信号を順次出力する第１のシフトレジスタと、
順次パルス信号を発生する第２のシフトレジスタと、
第２のシフトレジスタからのパルス信号の入力に合わせて行単位で映像信号をシリアル入力し、該シリアル入力された映像信号を行単位のエレクトロルミネセンス制御信号群に変換し、列方向に配置された画素回路群に接続された列制御線群へ出力する列制御回路群と、
列制御線を介して出力される電流駆動トランジスタの出力信号と第２のシフトレジスタの出力信号とが入力されることで電流テスト信号を順次出力するテスト電流出力回路と、
を少なくとも備えたことを特徴とするエレクトロルミネセンスパネル。
【請求項２】
請求項１に記載のエレクトロルミネセンスパネルの画素電流テスト方法であって、
行方向に配置された画素回路群のうちの該当行画素回路群において、
第１のシフトレジスタから入力される行制御信号により駆動電流設定状態とされている期間に、列制御回路群より所定のレベルの映像信号に対応するエレクトロルミネセンス制御信号群を供給して各電流駆動トランジスタのゲート電圧を設定し、
第１のシフトレジスタから入力される行制御信号により駆動電流保持状態としてから、列制御回路群からのエレクトロルミネセンス制御信号群の供給を停止し、
第２のシフトレジスタのパルス信号をテスト電流出力回路に供給することにより、所定の列制御線に接続された画素回路に含まれる電流駆動トランジスタの出力信号をテスト電流として外部に取り出し、
上記の手順を繰り返すことにより画素回路の画素電流をテストすることを特徴とする画素電流テスト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流を注入して発光するエレクトロルミネセンス素子（以後ＥＬ素子と言う）を画像表示に使用したエレクトロルミネセンスパネル（以後ＥＬパネルと言う）に関するものである。
【０００２】
【従来の技術】
ＥＬ素子は一般に薄膜トランジスタ（ＴＦＴ）で構成された画素回路２を２次元に配列したパネル型画像表示システム（以後ＥＬパネルと言う）に応用されている。ＥＬパネルにおいて各画素の発光制御方法として電圧設定方式と電流設定方式がある。
【０００３】
＜電圧設定方式によるＥＬパネル＞
電圧設定方式によるカラー化したＥＬパネルの回路構成を図１３に示す。
【０００４】
入力映像情報１０は、赤、緑、青（ＲＧＢ）各色ごとに設けれＥＬパネルの水平画素数の３倍数設けられた列制御回路２２に適宜入力される。また、水平制御信号１１ａは入力回路６に入力され水平制御信号１１を出力し、該水平操作制御信号１１は水平画素数のレジスタからなる水平シフトレジスタ３に入力される。水平走査制御信号１１は水平クロック信号と水平走査開始信号からなる。そして水平シフトレジスタ３の各端子から出力される水平サンプリング信号群１７は各々が受け持つ列制御回路２２に入力される。
【０００５】
列制御回路２２の構成は図１５に示す様に水平サンプリング信号ＳＰがＭ１／Ｇに接続され、Ｍ１／Ｓに入力映像信号ｖｉｄｅｏ（ここではＲＧＢの１つ）が接続され、Ｍ１／Ｄに列制御信号１４である映像電圧データｖ（ｄａｔａ）を出力する非常に簡単な構成である。
【０００６】
尚、本明細書中においては説明の便宜上、トランジスタのゲート電極、ソース電極、ドレイン電極をそれぞれ／Ｇ、／Ｓ、／Ｄの略号にて示す。また、信号とそれを供給する信号線とを区別せずに表現することもある。また、図中にＭｉ（ｉは自然数）にて表したトランジスタとしては、ＴＦＴのみならず、単結晶のシリコンを用いて作成した絶縁ゲート型電界効果トランジスタであっても構わない。
【０００７】
画像表示領域９には、各々同等の構成を有する画素回路２が２次元に配置され、各々ＲＧＢのＥＬ表示素子の駆動を受け持ち、３個対の画素回路２で１画素の表示を受け持つことになる。
【０００８】
列制御回路２２から出力される映像電圧データｖ（ｄａｔａ）は、同じ列に配置された画素回路２群に入力される。また、垂直走査制御信号１２ａは入力回路７を介して垂直走査制御信号１２を出力し、該垂直走査制御信号１２はＥＬパネルの垂直画素数に等しいレジスタを含む垂直シフトレジスタ５に入力される。この垂直走査制御信号１２は垂直クロック信号と垂直走査開始信号からなる。そして垂直シフトレジスタの各出力端子から出力される行制御信号２０は、同じ行に配置されている画素回路２に入力される。
【０００９】
〔電圧設定方式の画素回路〕
電圧設定方式の画素回路２の構成を図１４に示す。
【００１０】
電圧データｖ（ｄａｔａ）はＭ３／Ｓに接続される。また、行制御信号２０はＰ９、Ｐ１０、Ｐ１１であり各々Ｍ３／Ｇ、Ｍ２／Ｇ、Ｍ４／Ｇに接続される。Ｍ３／Ｄは容量Ｃ２に接続され、容量Ｃ２はソースが電源に接続されたＭ１／Ｇと容量Ｃ１とに接続される。そしてＭ１／ＤとＭ１／Ｇは各々Ｍ２／ＤとＭ２／Ｓに接続され、Ｍ１／ＤはＭ４／Ｓに接続されＭ４／Ｄは一端が設置されたＥＬ素子の電流注入端子に接続される。
【００１１】
次に図１３のＥＬパネルの動作について図１６のタイムチャートを使用して説明する。（ａ）は入力映像信号ｖｉｄｅｏを示し、（ｂ）は水平サンプリング信号ＳＰ、（ｃ）〜（ｅ）は該当行の行制御信号Ｐ６〜Ｐ８を示す。尚、図１６では３水平期間つまり３行期間を示している。
【００１２】
まず入力映像信号の水平ブランキング期間内の時間ｔ１〜ｔ２において各水平サンプリングパルスＳＰは一斉にＨレベルに変化し、このとき入力映像信号であるブランキング電圧が列制御信号１４とされる。尚、図１６（ｂ）のＳＰにおいては、該当列の水平サンプリング信号を太線で示している。
【００１３】
◇時刻ｔ５以前（発光保持期間）
時間ｔ１〜ｔ５において該当行の画素回路２の行制御信号Ｐ９、Ｐ１０、Ｐ１１は、各々Ｈレベル、Ｈレベル、Ｌレベルになっており、時間ｔ１〜ｔ２において各水平サンプリングパルスＳＰは一斉にＨレベルに変化しても、該当画素回路２のＭ２、Ｍ３、Ｍ４が各々ＯＦＦ、ＯＦＦ、ＯＮのままであるので、容量Ｃ１及びＭ１のゲート容量の保持電圧である該当画素回路２のＭ１／Ｇ電圧によって決定されるＭ１のドレイン電流が該当ＥＬ素子に注入され発光を継続している。尚、水平ブランキング期間内の時間ｔ１〜ｔ２においては、入力映像信号ｖｉｄｅｏ電圧は図１６（ａ）に示すように黒レベル近傍の電圧Ｖｂｌである。
【００１４】
◇時刻ｔ５〜ｔ９（発光設定期間）
時刻ｔ５において、該当行の行制御信号Ｐ６及びＰ８はＬレベル及びＨレベルに変化する。時間ｔ５〜ｔ６において、再び各水平サンプリングパルスＳＰは一斉にＨレベルに変化するともに、このとき入力映像信号であるブランキング電圧が列制御信号１４とされる。
【００１５】
このとき、該当行の図１４に示す画素回路２において、Ｍ４はＯＦＦして該当ＥＬ素子への電流供給は無くなるため該当ＥＬ素子は消灯する。またＭ２及びＭ３は各々ＯＮ及びＯＮ状態になっているので（ＶＣＣ−Ｍ１／Ｇ）電圧がＭ１の閾電圧Ｖｔｈに漸近するように容量Ｃ１、Ｃ２及びＭ１のゲート容量は放電動作するため、Ｍ１のドレイン電流は非常に小さい値にリセットされる。尚、水平ブランキング期間内の時間ｔ１〜ｔ２においても、入力映像信号ｖｉｄｅｏ電圧は図１６（ａ）に示すように黒レベル近傍の同様に電圧Ｖｂｌである。
【００１６】
時刻ｔ６において、ＳＰ及びＰ７は各々Ｌレベル及びＨレベルになるが、該当画素回路２の（ＶＣＣ−Ｍ１／Ｇ）電圧は引き続きＭ１の閾電圧Ｖｔｈである。
【００１７】
時間ｔ７〜ｔ８において該当列のＳＰがＨレベルになり、この時の入力映像信号値ｄ２がｖ（ｄａｔａ）として該当画素回路２に入力される。このとき該当画素回路２のＭ１／Ｇ電圧は電圧ΔＶだけ電圧変化する。電圧ΔＶは概略（１）式に示される。
【００１８】
ΔＶ＝−ｄ２×Ｃ２÷（Ｃ２＋Ｃ１＋Ｃ（Ｍ１））      （１）
【００１９】
ここで、Ｃ（Ｍ１）は該当画素回路２内のＭ１のゲート入力容量を示す。
【００２０】
時刻ｔ８において再びＳＰはＬレベルに変化して（１）式で示されるＭ１／Ｇ電圧の変化は保持され、時刻ｔ９までこの状態を保持する。
【００２１】
◇時刻ｔ９以降（発光保持期間）
時刻ｔ９において、Ｐ９及びＰ１１は再びＨレベル及びＬレベルに変化して、該当画素回路２のＭ３及びＭ４はＯＦＦ及びＯＮ状態になる。こうして変化した該当画素回路のＭ１／Ｇ電圧によって決定されるＭ１のドレイン電流が該当ＥＬ素子に注入され、発光量の変化が起こり、この状態が保持される。
【００２２】
時間ｔ９〜ｔ１０及び時間ｔ１１〜ｔ１２において該当のＳＰ信号はＨレベルに変化するが、該当画素回路２のＭ３がＯＦＦであるので該当ＥＬ素子の発光動作に影響はない。
【００２３】
（１）式は、発光量が入力映像信号ｖｉｄｅｏの水平ブランキング期間中のＶｂｌを基準とした電圧値（ｄ２）によって設定できることを意味している。画素回路２のＭ１のドレイン電流Ｉｄは、（２）式によって概略示すことができる。
【００２４】
Ｉｄ＝β×ΔＶ２      （２）
【００２５】
βは電流駆動係数である。
【００２６】
ＥＬ素子は基本的に注入電流に比例した発光動作をするので、図１３で示した電圧設定方式のＥＬパネルにおいて、各画素のＥＬ素子の発光量は、ブランキング電圧を基準とした入力映像信号レベルの２乗に比例した値で制御可能であることが（２）式より分かる。
【００２７】
以上説明した電圧設定方式のＥＬパネルは、画素回路２を除くと実績のある液晶パネルの回路構成を流用できる。一方、ＴＦＴ素子の電流駆動係数βは製造管理難しいチャネルの移動度μの変動の為、大きく変動するため電流駆動トランジスタＭ１のサイズを大幅に大きくするなどの対策を必要とする。しかし画素回路２の占有面積が制限されるのでトランジスタサイズを拡大する対策は適用できないため、高精細高画質を得るためには課題がある方式である。
【００２８】
＜電流設定方式によるＥＬパネル＞
電流設定方式によるカラー化したＥＬパネルの回路構成を図４に示す。まず、図１３の電圧設定方式によるＥＬパネルとの違いについて説明する。
【００２９】
補助列制御信号１３ａは入力回路８を介して補助列制御信号１３を出力し、該補助列制御信号１３はゲート回路４及び１６に入力される。また、水平シフトレジスタ３の各端子に出力される水平サンプリング信号群１７はゲート回路１５に入力され、変換された水平サンプリング信号群１８が列制御回路１に入力される。ゲート回路１５にはゲート回路１６から出力される制御信号２１が入力される。列制御回路１にはゲート回路４から出力される制御信号１９が入力される。
【００３０】
〔列制御回路〕
電流設定方式のＥＬパネルの水平画素数と同数配列される列制御回路１の構成を図９に示す。
【００３１】
入力映像情報は映像信号ｖｉｄｅｏ及び基準信号ＲＥＦであり、各々Ｍ１／Ｓ、Ｍ２／Ｓ及びＭ５／Ｓ、Ｍ６／Ｓに入力される。また、ゲート回路１５より出力される水平サンプリング信号群１８は各々ＳＰａ及びＳＰｂからなり、列制御回路１のＭ１／Ｇ、Ｍ５／Ｇ及びＭ２／Ｇ、Ｍ６／Ｇに接続される。そしてＭ１／Ｄ、Ｍ２／Ｄ、Ｍ５／Ｄ及びＭ６／Ｄには各々容量Ｃ１、Ｃ２、Ｃ３及びＣ４が接続されるとともに、Ｍ３／Ｓ、Ｍ４／Ｓ、Ｍ７／Ｓ、及びＭ８／Ｓが接続される。制御信号１９はＰ３、Ｐ４であり各々Ｍ３／Ｇ、Ｍ７／Ｇ及びＭ４／Ｇ、Ｍ８／Ｇに接続される。Ｍ３／ＤとＭ４／Ｄ及びＭ７／ＤとＭ８／Ｄは各々接続されてｖ（ｄａｔａ）及びｖ（ＲＥＦ）として電圧電流変換回路ｇｍに入力される。電圧電流変換回路ｇｍには基準電流設定バイアスＶＢが入力され列制御信号１４として使用される電流信号ｉ（ｄａｔａ）を出力する。
【００３２】
電圧電流変換回路ｇｍには制御信号Ｐ５も入力されている。図４における制御信号１９はＰ３，Ｐ４，Ｐ５から構成される。
【００３３】
電圧電流変換回路の構成例を図１１（ａ）に示す。制御信号Ｐ５をＨレベルにして電流出力を得るものである。基本的動作は一般的なので説明は省くが、留意点としては省電力を目指すＥＬパネルにおいて例えば２００ｐｐｉＥＬパネルを想定すると、各画素のＥＬ素子への注入電流が小さく、最大電流で１μＡを大きく下回り１００ｎＡを想定していることである。この条件で、できる限り線形な電圧電流変換特性を得るためには、Ｍ２，Ｍ３のゲート領域のＷ／Ｌ比を小さくして、電流駆動能力を小さくしておく必要がある。
【００３４】
図１１（ｂ）に図１１（ａ）の電圧電流変換特性を示す。図１１（ａ）の電圧電流変換回路では最小電圧Ｖ１（黒レベル）における最小電流Ｉ１（黒電流）をゼロ電流にする設計が難しい。黒電流Ｉ１がゼロ電流にできないと画像表示パネルとして重要なコントラストが確保できなくなる。
【００３５】
この点に関して対策した電圧電流変換回路の構成例を図１２（ａ）に示す。第１のソースカップル回路Ｍ２、Ｍ３の各ドレイン端子に各々ソースが接地されドレインとゲートが短絡されたＭ６、Ｍ７を接続する。さらにソースが電源に接続されゲートが基準電流バイアスＶＢに接続された第２の基準電流源として動作するＭ８を設け、Ｍ８／Ｄを第２のソースカップル回路Ｍ９、Ｍ１０を設け、Ｍ９／Ｇ及びＭ１０／Ｇを各々Ｍ７／Ｄ、Ｍ６／Ｄに接続する。そしてＭ１０／Ｄから図１１（ａ）の電圧電流変換回路と同様にＭ４及びＭ５のカレントミラー回路を介して列制御信号１４となる電流信号ｉ（ｄａｔａ）を出力する。
【００３６】
図１２（ｂ）においてＭ６及びＭ７の電流駆動能力をＭ９及びＭ１０より小さくするため、Ｍ６及びＭ７のゲート領域のＷ／Ｌ比をＭ９及びＭ１０のゲート領域のＷ／Ｌ比より小さくしておく。
【００３７】
このように設計された図１２（ａ）の電圧電流変換回路の電圧電流変換特性を図１２（ｂ）に示す。黒レベルＶ１における黒電流Ｉ１が小さくすることができるとともに、電圧電流変換特性の線形性を崩すことなく実現できる。
【００３８】
列制御回路の動作を図１０のタイムチャートで説明する。制御信号Ｐ５はＨレベルとしておく。
【００３９】
時刻ｔ１において制御信号Ｐ３、Ｐ４は各々Ｌレベル、Ｈレベルに変化する。
【００４０】
時間ｔ１〜ｔ４の入力映像信号の有効期間において水平サンプリング信号群ＳＰａが発生する。時間ｔ２〜ｔ３において該当列のＳＰａが発生して、この時点のｖｉｄｅｏ及びＲＥＦを容量Ｃ１及びＣ３にサンプリングして時刻ｔ３以降ホールドする。
【００４１】
時刻ｔ４において、制御信号Ｐ３、Ｐ４は各々Ｈレベル、Ｌレベルに変化し、電圧電流変換回路に入力される（ｖ（ｄａｔａ）−ｖ（ＲＥＦ））はｄ１となり、時間ｔ２〜ｔ３に取り込まれた映像情報に基づいて時間ｔ４〜ｔ７の間電流信号ｉ（ｄａｔａ）を列制御信号１４として出力する。
【００４２】
時間ｔ４〜ｔ７の入力映像信号の有効期間において水平サンプリング信号群ＳＰｂが発生し、時間ｔ５〜ｔ６において該当列のＳＰｂ発生してこの時点の入力ｖｉｄｅｏ及びＲＥＦが容量Ｃ２及びＣ４にサンプリングされ、時刻ｔ６以降ホールドされる。
【００４３】
時刻ｔ７において、制御信号Ｐ３、Ｐ４は再び各々Ｌレベル、Ｈレベルに変化し、電圧電流変換回路に入力される（ｖ（ｄａｔａ）−ｖ（ＲＥＦ））はｄ２となり、時間ｔ５〜ｔ６に取り込まれた映像情報に基づいて時間ｔ７から１水平走査期間、電流信号ｉ（ｄａｔａ）を列制御信号１４として出力される。
【００４４】
時間ｔ７から１水平走査期間の入力映像信号の有効期間において再び水平サンプリング信号群ＳＰａが発生し、時間ｔ８〜ｔ９において該当列のＳＰａ発生してこの時点の入力ｖｉｄｅｏ及びＲＥＦが容量Ｃ２及びＣ４にサンプリングされ時刻ｔ９以降ホールドされる。
【００４５】
以上の動作を繰り返すことによって列制御信号１４である電流信号ｉ（ｄａｔａ）はシリアル入力される入力映像信号ｖｉｄｅｏの水平走査周期毎に更新される線順次信号（エレクトロルミネセンス制御信号群）に変換される。
【００４６】
〔電流設定方式の画素回路〕
図７は電流設定方式の画素回路２の構成例である。Ｐ７及びＰ８が行制御信号２０であり、列制御信号１４として電流信号ｉ（ｄａｔａ）が入力され、Ｍ１／Ｄは接地されたＥＬ素子の電流注入端子に接続されている。
【００４７】
図８のタイムチャートを使用して動作を説明する。時刻ｔ０以前において、該当ｍ行のＰ７及びＰ８は共にＨレベルであるのでＭ３及びＭ４は共にＯＦＦであり容量Ｃ１及びＭ１のゲート容量に保持された充電電圧によって決定されたＭ１／Ｇ電圧によってＥＬ素子に電流が注入されこれに応じて該当ＥＬ素子は発光している。
【００４８】
時刻ｔ０において、該当行のＰ７、Ｐ８は共にＬレベルに変化するとともに、ｍ行目の電流信号ｉ（ｍ）が確定する。即ち、Ｍ３、Ｍ４がともにＯＮになるためＭ２に電流信号ｉ（ｍ）が供給され、これに応じてＭ２／Ｇ電圧が設定され容量Ｃ１及びＭ１、Ｍ２のゲート容量は充電され、電流信号ｉ（ｍ）に対応した電流が該当ＥＬ素子に注入され始める。
【００４９】
電流信号ｉ（ｍ）が確定している時刻ｔ１において、Ｐ８はＨレベルに変化してＭ３はＯＦＦ状態になり、Ｍ２／Ｇ電圧の設定動作は終了して保持動作に移行する。
【００５０】
時刻ｔ２においてＰ９もＨレベルに変化してＭ２への電流供給を停止するが、電流信号ｉ（ｍ）によって設定されたＭ２／Ｇ電圧は保持されたままであり、引き続き設定された注入電流によって該当ＥＬ素子が再設定されるまで発光を継続する。
【００５１】
図５は電流設定方式の画素回路２の他の構成例である。同じくＰ７及びＰ８が行制御信号２０であり、列制御信号１４として電流信号ｉ（ｄａｔａ）が入力され、Ｍ４／Ｄは接地されたＥＬ素子の電流注入端子に接続されている。
【００５２】
図６のタイムチャートを使用して動作を説明する。
【００５３】
時刻ｔ０以前において、該当ｍ行のＰ７及びＰ８は各々Ｌレベル及びＨレベルであるのでＭ２及びＭ３は共にＯＦＦでありＭ４がＯＮであるので容量Ｃ１及びＭ１のゲート容量に保持された充電電圧によって決定されたＭ１／Ｇ電圧によってＥＬ素子に電流が注入されこれに応じて該当ＥＬ素子は発光している。
【００５４】
時刻ｔ０において、該当行のＰ７及びＰ８は各々Ｈレベル及びＬレベルに変化するとともに、ｍ行目の電流信号ｉ（ｍ）が確定する。Ｍ２、Ｍ３がともにＯＮしＭ４がＯＦＦするため、該当行ＥＬ素子への電流注入は停止して該当行のＥＬ素子は消灯する。さらにＭ１に電流信号ｉ（ｍ）が供給されるため、これに応じてＭ１／Ｇ電圧が設定され容量Ｃ１及びＭ１のゲート容量は充電される。
【００５５】
電流信号ｉ（ｍ）が確定している時刻ｔ１において、Ｐ８は再びＨレベルに変化してＭ２はＯＦＦ状態になり、Ｍ１／Ｇ電圧の設定動作は終了して保持動作に以降する。
【００５６】
時刻ｔ２においてＰ７はＬレベルに変化してＭ１への電流供給を停止するとともにＭ４がＯＮしてＭ１／Ｇ電圧で設定されたＭ１のドレイン電流が該当ＥＬ素子に注入され、これに応じて該当ＥＬ素子は時刻ｔ０以前に設定された発光を開始し、これを再び設定されるまで継続する。行制御信号Ｐ７は図７の場合と極性が異なる。
【００５７】
図５の電流設定方式の画素回路は、トランジスタの動作特性の主因である閾電圧Ｖｔｈと電流駆動係数βのバラツキに影響されない回路動作を行うことのできる構成であり、ＴＦＴ素子で構成しなければならないＥＬパネルにおいては有効なものである。
【００５８】
以上から高精細かつ高画質を要求されるＥＬパネルにおいては、図１３で示す電圧設定方式よりも図４で示す電流設定方式のＥＬパネルが構成上有利と言える。
【００５９】
【発明が解決しようとする課題】
ＴＦＴ製造技術が進歩によって、単純なスイッチ動作を行うトランジスタだけの非常に簡単な構成の画素回路で構成される液晶パネルでは、各画素回路の動作テストは必須でなくなっている。
【００６０】
しかし図５及び図７でＥＬパネル用の画素回路２は液晶パネルの画素回路に比べて回路素子数が多く、また電流駆動トランジスタＭ１の様にアナログ動作を要求する素子も存在する。
【００６１】
ＥＬパネルはＴＦＴ回路の上に画素電極（ＥＬ素子の電流注入端子）を介してＥＬ素子膜を形成してその上にＥＬ素子のカソード透明電極を形成して上方に光の取り出しを行うのが一般的な構造である。画素回路動作の欠陥があった状態でＥＬ素子を形成すると製造コストを上昇させることになるため、ＥＬパネルの場合、画素回路の動作テストは必要である。
【００６２】
テストの方法としては、各画素電極にマイクロプローブを接続して各画素電流を確認する方法が考えられるが、画素電極面に傷をつける結果となり薄膜製造においてＥＬ素子の欠陥を引き起こすことにもつながり適しているとは言えない。
【００６３】
また例えばＱＶＧＡの小規模な表示パネルの場合でも、（３２０×３）×２４０＝約２３万画素に対してマイクロプローブを接続する行為は、膨大なテスト時間と大規模かつ高価な検査装置を必要になり、やはり製造コストを上昇させることになってしまい、コスト面で液晶パネルに対抗することも困難ともなる。
【００６４】
本発明は上記課題に鑑みなされたものであり、ＥＬパネルを構成する画素回路において電流駆動トランジスタが出力する画素電流のテストを非接触で特別な検査装置を要せず実現可能とするＥＬパネル及び画素電流テスト方法を提供することを目的とするものである。
【００６５】
【課題を解決するための手段】
上記課題を解決するための第１の発明は、
２次元に複数配列されたエレクトロルミネセンス素子に供給する各注入電流を制御して画像を表示するエレクトロルミネセンスパネルにおいて、
エレクトロルミネセンス素子に注入電流を供給できる電流駆動トランジスタを各々が含みかつ行列状に配列された複数の画素回路と、
複数の画素回路のうち行方向に配置された画素回路群に接続された行制御線群へ行制御信号を順次出力する第１のシフトレジスタと、
順次パルス信号を発生する第２のシフトレジスタと、
第２のシフトレジスタからのパルス信号の入力に合わせて行単位で映像信号をシリアル入力し、該シリアル入力された映像信号を行単位のエレクトロルミネセンス制御信号群に変換し、列方向に配置された画素回路群に接続された列制御線群へ出力する列制御回路群と、
列制御線を介して出力される電流駆動トランジスタの出力信号と第２のシフトレジスタの出力信号とが入力されることで電流テスト信号を順次出力するテスト電流出力回路と、
を少なくとも備えたことを特徴とする。
【００６６】
上記課題を解決するための第２の発明は、
上記第１の発明のエレクトロルミネセンスパネルの画素電流テスト方法であって、
行方向に配置された画素回路群のうちの該当行画素回路群において、
第１のシフトレジスタから入力される行制御信号により駆動電流設定状態とされている期間に、列制御回路群より所定のレベルの映像信号に対応するエレクトロルミネセンス制御信号群を供給して各電流駆動トランジスタのゲート電圧を設定し、
第１のシフトレジスタから入力される行制御信号により駆動電流保持状態としてから、列制御回路群からのエレクトロルミネセンス制御信号群の供給を停止し、
第２のシフトレジスタのパルス信号をテスト電流出力回路に供給することにより、所定の列制御線に接続された画素回路に含まれる電流駆動トランジスタの出力信号をテスト電流として外部に取り出し、
上記の手順を繰り返すことにより画素回路の画素電流をテストすることを特徴とする。
【００６７】
【発明の実施の形態】
図１は本発明のＥＬパネルの一実施形態の全体回路の概略図、図２は図１の動作を説明するタイムチャート、図３は図１に使用されるテスト電流出力回路の回路図である。以下、図１〜図３を参照しながら本発明のＥＬパネルと画素電流テスト方法について説明するが、本発明はこの形態に限定されるものではない。
【００６８】
図１に示す本発明のＥＬパネルは図４を用いて示した従来の電流設定方式のＥＬパネルと基本的な構成はほぼ同じであるため、ここでは主として図４の従来の電流設定方式のＥＬパネルとの差異について説明する。
【００６９】
各列の電流信号ｉ（ｄａｔａ）を伝送する列制御線１４は、列制御回路１から列方向に配置された画素回路２群に接続されるとともに、テスト電流出力回路２３にも接続される。
【００７０】
水平シフトレジスタ３は水平サンプリング信号ゲート回路１５を介して水平サンプリング信号１８（ＳＰａ、ＳＰｂ）と出力選択信号２４とを選択的に出力し、水平サンプリング信号１８は列制御回路１に、出力選択信号２４はテスト電流出力回路２３に入力する。即ち、本形態においては水平シフトレジスタ３と水平サンプリング信号ゲート回路１５との組が、第２のシフトレジスタに対応する。
【００７１】
また、テスト電流出力回路２３からＥＬパネルの外部端子まで電流出力線２５が配線され、テストモード信号２６が列制御回路１の制御信号１９を発生するゲート回路４と水平サンプリング信号ゲート回路１５とに入力される。
【００７２】
水平サンプリング信号ゲート回路１５からの出力を水平サンプリング信号１８と、出力選択信号２４とで切り替えるためには、例えば２つのチャネル特性の異なるＴＦＴ等の絶縁ゲート型電界効果トランジスタをシフトパルス出力選択スイッチとして用い、ｐチャネル型のトランジスタにより水平サンプリング信号１８を出力し、ｎチャネル型のトランジスタにより出力選択信号２４を出力するようにする等の簡単な構成が好ましい形態として挙げられる。
【００７３】
行制御信号２０を適応させることによって画素回路２の構成を限定するものではないが、ここでは図５に示したＴＦＴの閾電圧Ｖｔｈや電流駆動係数βのバラツキに影響されない好ましい構成の画素回路とする。図５の画素回路内では、電流駆動トランジスタＭ１の出力は、電流信号スイッチＭ３を介して列制御線に接続されているとともに、注入電流スイッチＭ４を介してＥＬ素子と接続されている。
【００７４】
テスト電流出力回路２３の構成例を図３に示す。図３に示す形態においては、水平サンプリング信号ゲート回路１５からの夫々の出力選択信号（Ｓ１〜ＳＮ）に対してＲＧＢに対応する３本の列制御線の組が割り当てられている。列制御線の組（ｉ１１、ｉ１２、ｉ１３）〜（ｉＮ１、ｉＮ２、ｉＮ３）は、各々テスト電流出力トランジスタの組（Ｍ１１、Ｍ１２、Ｍ１３）〜（ＭＮ１、ＭＮ２、ＭＮ３）のソースに接続され、テスト電流出力トランジスタの組（Ｍ１１、Ｍ１２、Ｍ１３）〜（ＭＮ１、ＭＮ２、ＭＮ３）の各ドレインは接続され電流出力線２５として出力される。また水平サンプリング信号ゲート回路１５からの出力選択信号２４（Ｓ１〜ＳＮ）は各々（Ｍ１１、Ｍ１２、Ｍ１３）〜（ＭＮ１、ＭＮ２、ＭＮ３）の各組のゲート端子に入力される。
【００７５】
また、垂直シフトレジスタ５（第１のシフトレジスタ）には、行方向に配置された画素回路群に接続された行制御信号２０（行制御線）からなる行制御線群が接続されている。
【００７６】
〔テストモードで無い時（通常使用状態）〕
テストモード信号２６によって水平サンプリング信号ゲート回路１５の出力選択信号２４は全て出力状態ではなくＬレベルに固定され、テスト電流出力回路２３内の全てのトランジスタは遮断されて電流出力線２５には電流は出力されない。
【００７７】
一方、水平サンプリング信号１８（ＳＰａ、ＳＰｂ）は図１０（ｃ）及び（ｅ）で示されるように入力映像信号１０をサンプリングするために出力状態になっている（ここではＬレベルとする）。
【００７８】
またゲート回路４において列制御回路１を制御する制御信号１９の１つである制御信号Ｐ５はＨレベルになり列制御線１４には電流信号ｉ（ｄａｔａ）が出力され、図４で示すＥＬパネルと同様な動作を行うものである。
【００７９】
〔テストモード時〕
図２はテストモード時における動作を説明するタイムチャートである。
【００８０】
時刻ｔ１においてテストモード信号２６はＬレベルにしておき、水平サンプリング信号ゲート回路１５からは水平サンプリング信号１８を出力する状態としておく。
【００８１】
ある時間経過後、水平シフトレジスタ３の動作を開始する水平走査開始信号ＳＴｈが入力されて水平サンプリング信号ゲート回路１５から水平サンプリング信号出力が開始するとともに、入力ＲＧＢ映像信号１０の３色に対応する信号のうち１つを例えば図に示すＶｉｄｅｏ（ｍ）のように一定レベルにしておき、他の２つは電流信号ｉ（ｄａｔａ）がゼロ電流になる最低レベルにしておく。このとき、制御信号Ｐ３及びＰ４は各々Ｌレベル及びＨレベルになっており、期間Ｔ１ｍ〜ＴＮｍのＮ個の期間において、ｍ行目の映像信号がサンプリング信号ＳＰａ（１〜Ｎ）によって列制御回路１においてサンプリングされる。これにより、対応した各列のＥＬ制御信号群（電流信号ｉ（ｄａｔａ）群）がパラレル信号（線順次信号）として出力するために用意される。
【００８２】
時刻ｔ２において引き続きテストモード信号２６はＬレベルにしておくとともに、ＲＧＢ全ての入力映像信号を各電流信号ｉ（ｄａｔａ）がゼロ電流になる様な最低レベルにしておく。
【００８３】
また、垂直シフトクロックが入力することで、ｍ行の行制御信号Ｐ７（ｍ）及びＰ８（ｍ）を各々Ｈレベル及びＬレベルに変化させる。一方、制御信号Ｐ３及びＰ４は各々Ｈレベル及びＬレベルに変化して、列制御回路１によって用意された各列の電流信号ｉ（ｄａｔａ）からなるＥＬ制御信号群が列制御線１４群に出力される。このためｍ行の各画素回路２（該当行画素回路群）はトランジスタＭ１の駆動電流設定動作を開始する。
【００８４】
行制御信号Ｐ８（ｍ）をＨレベルに変化した時点で駆動電流設定動作を停止して該当行画素回路群を駆動電流保持状態としてから、時刻ｔ３において、制御信号Ｐ３及びＰ４を各々Ｌレベル及びＨレベルにする。これによって列制御回路１より列制御線１４へのＥＬ制御信号群の出力は遮断され、列制御線１４にはｍ行の各列の画素回路２内のトランジスタＭ１により発生しているＥＬ駆動電流だけが供給される状態となる。また、時刻ｔ３において同時にテストモード信号２６をＨレベルにすることにより、水平サンプリング信号ゲート回路１５から水平サンプリング信号１８（ＳＰａ、ＳＰｂ）が出力されないとともに出力選択信号２４が水平走査開始信号ＳＴｈの入力によって出力する状態となる。
【００８５】
このテストモード状態では、引き続き行制御信号Ｐ７（ｍ）及びＰ８（ｍ）は双方Ｈレベルのままである。つまりｍ行の選択の状態にしておく。そして時刻ｔ４以前に水平走査開始信号ＳＴｈを入力する。
【００８６】
時刻ｔ４において水平シフトクロックを入力する。このため水平サンプリング信号ゲート回路１５より出力選択信号Ｓ１が入力され、テスト電流出力回路２３の（Ｍ１１、Ｍ１２、Ｍ１３）が導通して電流出力線２５にｍ行の１列目のＲＧＢ画素の総駆動電流Ｉｍ１（テスト電流）が出力される。即ち、一の出力選択信号が入力されるところのテスト電流出力トランジスタの組に接続された所定の列制御線から、該所定の列制御線に接続された画素回路に含まれる電流駆動トランジスタの出力信号をテスト電流として外部に取り出すことができる。前述したように時刻ｔ１〜ｔ２においてＲＧＢ信号のうち１つだけを入力しておくと各画素回路単体のＥＬ駆動電流（画素電流）をテスト電流として外部に出力することができる。
【００８７】
時刻ｔ５において水平シフトクロックを再び入力すると出力選択信号Ｓ１がＬレベルに変化するとともに出力選択信号Ｓ２がＨレベルに変化する。このためテスト電流出力回路２３の（Ｍ２１、Ｍ２２、Ｍ２３）が替わって導通し、電流出力線２５にはｍ行の２列目のＲＧＢ画素の総駆動電流Ｉｍ２が出力される。
【００８８】
時刻ｔ６において水平シフトクロックを再び入力すると出力選択信号Ｓ２がＬレベルに変化するとともに出力選択信号Ｓ３がＨレベルに変化する。このためテスト電流出力回路２３の（Ｍ３１、Ｍ３２、Ｍ３３）が替わって導通し、電流出力線２５にはｍ行の３列目のＲＧＢ画素の総駆動電流Ｉｍ３が出力される。
【００８９】
以後同様なシーケンスで電流出力線２５にｍ行のＮ列目のＲＧＢ画素の総駆動電流ＩｍＮが出力され確認することができる。画素電流にバラツキがある場合には、図２で示すように電流出力Ｉｏｕｔが各画素で変動していることがＥＬパネルの端子から確認することができる。
【００９０】
こうしてｍ行のＮ列目のＲＧＢ画素の総駆動電流ＩｍＮが出力され確認された後、テストモード信号２６を再びＬレベルにして（ｍ＋１）行目の映像信号を入力して（ｍ）行目の動作と同様にＲＧＢ画素の総駆動電流Ｉ（ｍ＋１）１〜Ｉ（ｍ＋１）Ｎを電流出力線２５に出力して確認することができる。この様にして入力する映像信号の選択と組み合わせてＥＬパネルの全画素電流のテストを実現できる。
【００９１】
画素電流を確認する際には、時間（ｔ４〜ｔ５）、（ｔ５〜ｔ６）．．．を列制御線１４及び電流出力線２５の寄生容量への充電時間より大きくするために、テストモードにおける水平シフトレジスタに入力される水平シフトクロック周期を長くしておくのが好ましい。
【００９２】
図２の場合、ＳＰａ（１〜Ｎ）で入力映像信号１０をサンプリングしているがＳＰｂ（１〜Ｎ）で入力映像信号１０をサンプリング動作でもよく、この場合はＰ３及びＰ４の極性を変えれば良いだけである。
【００９３】
図１のＥＬパネルは図４のＥＬパネルに対して、非常に簡単な構成のトランジスタ列からなるテスト電流出力回路２３と、水平サンプリング信号ゲート回路１５に非常に簡単な構成のシフトパルス出力選択スイッチを追加するだけで実現できる。
【００９４】
【発明の効果】
以上説明した様に本発明のＥＬパネルは、本発明の画素電流テスト方法のように非常に簡単に全ＥＬ画素電流をテストすることができるため、ＥＬパネル製造が容易になる。
【図面の簡単な説明】
【図１】本発明のＥＬパネルの一実施形態の全体回路の概略図である。
【図２】図１の動作を説明するタイムチャートである。
【図３】図１に使用されるテスト電流出力回路の回路図である。
【図４】電流設定方式のＥＬパネル全体回路の概略図である。
【図５】電流設定方式のＥＬパネルに用いられる従来の画素回路の回路図である。
【図６】図５の動作を説明するタイムチャートである。
【図７】電流設定方式のＥＬパネルに用いられる従来の画素回路の回路図である。
【図８】図７の動作を説明するタイムチャートである。
【図９】電流設定方式のＥＬパネルに用いられる列制御回路の回路図である。
【図１０】図９の動作を説明するタイムチャートである。
【図１１】電流設定方式のＥＬパネルに使用される電圧電流変換回路の説明図である。（ａ）は回路図である。（ｂ）は電圧電流変換特性を説明する図である。
【図１２】電流設定方式のＥＬパネルに使用される別の電圧電流変換回路の説明図である。（ａ）は回路図である。（ｂ）は電圧電流変換特性を説明する図である。
【図１３】電圧設定方式のＥＬパネル全体回路の概略図である。
【図１４】電圧設定方式のＥＬパネルに用いられる画素回路の回路図である。
【図１５】電圧設定方式のＥＬパネルに用いられる列制御回路の回路図である。
【図１６】図１３の動作を説明するタイムチャートである。
【符号の説明】
１  列制御回路
２  画素回路
３  水平シフトレジスタ
４  ゲート回路
５  垂直シフトレジスタ
６、７、８  入力回路
９  画素表示領域
１０  入力映像信号
１１、１１ａ  水平走査制御信号
１２、１２ａ  垂直走査制御信号
１３、１３ａ  補助列制御信号
１４  列制御信号
１５  水平サンプリング信号ゲート回路
１６  ゲート回路
１７  水平サンプリング信号
１８  水平サンプリング信号
１９  制御信号
２０  行制御信号
２１  制御信号
２２  列制御回路
２３  テスト電流出力回路
２４  出力選択信号
２５  テスト電流出力線
２６  テストモード信号
【図１】
2004151166.tif 000003
【図２】
2004151166.tif 000004
【図３】
2004151166.tif 000005
【図４】
2004151166.tif 000006
【図５】
2004151166.tif 000007
【図６】
2004151166.tif 000008
【図７】
2004151166.tif 000009
【図８】
2004151166.tif 000010
【図９】
2004151166.tif 000011
【図１０】
2004151166.tif 000012
【図１１】
2004151166.tif 000013
【図１２】
2004151166.tif 000014
【図１３】
2004151166.tif 000015
【図１４】
2004151166.tif 000016
【図１５】
2004151166.tif 000017
【図１６】
2004151166.tif 000018