(57)【要約】【課題】レジストの解像不良が抑制されるとともに、有機系高分子材料の塗布ムラが防止される半導体装置の製造方法を提供する。【解決手段】半導体基板１上に下層導電性膜３、保護膜５、絶縁膜７、エッチングストッパ膜９、絶縁膜１１が順次形成される。その絶縁膜１１上に形成されたレジストパターンにより、保護膜５の表面を露出するホール６ａ〜６ｃが形成される。ホール６ａ〜６ｃ内に露出した表面および絶縁膜１１の表面に、酸性成分を含有するシンナーにてウエット処理が施される。ホール６ａ〜６ｃ内を充填する有機系高分子材料膜と有機系反射防止膜が形成される。有機系反射防止膜上に形成されたレジストパターンにより、絶縁膜１１，７等に配線溝とホールが形成される。ホールにはプラグが形成され、配線溝には配線がそれぞれ形成される。【選択図】        図２
2004363482.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主表面上に第１導電領域を形成する工程と、
前記第１導電領域を覆うように前記半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に第１凹部を形成する工程と、
前記第１凹部を埋め込み部材で充填する工程と、
前記絶縁膜上にフォトレジストを塗布する工程と、
前記フォトレジストに露光および現像処理を施すことにより、前記埋め込み部材が露出する部分を含むようにレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記絶縁膜にエッチングを施すことにより第２凹部を形成して、前記第１凹部と前記第２凹部とにより前記第１導電領域の表面を露出する凹部パターンを形成する工程と、
前記埋め込み部材および前記レジストパターンを除去する工程と、
前記凹部パターンを埋め込み、前記第１導電領域と電気的に接続される第２導電領域を形成する工程と
を有し、
前記絶縁膜に第１凹部を形成する工程の後、前記第１凹部を埋め込み部材で充填する工程の前に、酸性成分を含有するレジスト溶媒にて前記第１凹部にウェット処理を施す工程を備えた、半導体装置の製造方法。
【請求項２】
前記第１凹部を形成する工程では、前記第１凹部としてホールが形成され、
前記第２凹部を形成する工程では、前記第２凹部として配線溝が形成される、請求項１記載の半導体装置の製造方法。
【請求項３】
前記絶縁膜を形成する工程の前に、前記半導体基板の主表面上に前記絶縁膜とはエッチング特性の異なる他の絶縁膜を形成する工程を備え、
前記第１凹部を形成する工程は、前記第１凹部の底に前記他の絶縁膜の表面を露出する工程を含み、
前記所定の凹部を形成する工程では、露出した前記他の絶縁膜を除去する工程を含む、請求項２記載の半導体装置の製造方法。
【請求項４】
前記第１凹部を形成する工程では、前記第１凹部として配線溝が形成され、
前記第２凹部を形成する工程では、前記第２凹部としてホールが形成される、請求項１記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜を形成する工程は、
所定のエッチング特性を有する第１の層を形成する工程と、
前記第１の層の上に前記第１の層とはエッチング特性の異なる第２の層を形成する工程と
を含み、
前記配線溝は前記第２の層に形成される、請求項２〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記絶縁膜としてアモルファスシリコン系の絶縁膜が用いられ、前記フォトレジストして化学増幅型のフォトレジストが用いられる、請求項１〜５のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、デュアルダマシンによって配線を形成する工程を備えた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年の半導体装置の高集積化および高速化に伴って、配線の抵抗を下げることが重要視されている。配線の抵抗を下げるために、多種多様な配線材料が検討されている。
【０００３】
配線材料によっては、一般的なドライエッチングによる加工（パターニング）が困難となる場合がある。そのような困難を克服するために、たとえば特開２００１−３５８２１６号公報には、いわゆるダマシンプロセスが提案されている。
【０００４】
ダマシンプロセスでは、絶縁膜に配線のための溝（配線溝）と、下地導電性膜とその配線とを電気的に接続するためのホールとがあらかじめ形成され、その後、その配線溝とホールに導電性材料が充填される。
【０００５】
そのダマシンプロセスについてさらに詳細に説明する。まず、下地導電性膜を覆うように形成された絶縁膜上に、フォトリソグラフィー技術によりホールパターンを有するレジストパターンが形成される。そのレジストパターンをマスクとして絶縁膜にエッチングを施すことにより、絶縁膜にホールが形成される。
【０００６】
次に、反射防止のための機能を有する有機系高分子材料を絶縁膜上に塗布することにより、ホールに有機系高分子材料が充填される。これにより、後の配線溝を形成するためのエッチングの際に、下地導電性膜にまでダメージが及ぶのが阻止される。
【０００７】
次に、ホールが形成された絶縁膜上に配線溝を有するレジストパターンが形成される。そのレジストパターンをマスクとして絶縁膜にエッチングを施すことにより、絶縁膜に所定の深さの配線溝が形成される。その後、レジストパターンと有機系高分子材料が除去される。
【０００８】
次に、配線溝とホールに導電性材料を充填することにより、ホールにはプラグが形成され、配線溝には配線が形成される。配線はプラグを介して下地導電性膜と電気的に接続されることになる。従来の半導体装置の製造方法では、このようにして配線が形成される。
【０００９】
【特許文献１】
特開２００１−３５８２１６号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した従来の半導体装置の製造方法では、次のような問題点があった。
【００１１】
絶縁膜にホールが形成された後に、ホールの側面に露出している絶縁膜の膜種によっては、絶縁膜の表面から塩基性ガスが放出されることがある。そのため、配線溝を形成するためのレジストパターンとして化学増幅型のレジストを適用した場合には、露光の際にレジスト中に発生する酸の成分がその塩基性ガスによって中和されてしまうことがあった。
【００１２】
化学増幅型のレジストでは、露光された部分において酸が発生し、その酸を触媒としてポジ型レジストの場合には可溶化のための反応が行なわれ、ネガ型レジストの場合には不溶化のための反応が行なわれることになる。
【００１３】
そのため、発生した酸の成分が塩基性ガスによって中和されてしまうことで、可溶化または不溶化のための反応が十分に行なわれなくなることがあった。その結果、レジスト残渣が生じるなどしてレジストパターンの解像不良が発生するという問題があった。
【００１４】
また、絶縁膜に有機系高分子材料を塗布することによって、ホールに有機系高分子材料を充填する際に、有機系高分子材料の塗布ムラが生じることがあった。その結果、ホールに有機系高分子材料を確実に充填することができず、配線溝を形成する際のエッチングのダメージが下層導電性膜にまで及んでしまうという問題があった。
【００１５】
本発明は、上記問題点を解決するためになされたものであり、その目的はレジストの解像不良が抑制されるとともに、有機系高分子材料の塗布ムラが防止される半導体装置の製造方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は以下の工程を備えている。半導体基板の主表面上に第１導電領域を形成する。第１導電領域を覆うように半導体基板上に絶縁膜を形成する。絶縁膜に第１凹部を形成する。第１凹部を埋め込み部材で充填する。絶縁膜上にフォトレジストを塗布する。フォトレジストに露光および現像処理を施すことにより、埋め込み部材が露出する部分を含むようにレジストパターンを形成する。レジストパターンをマスクとして絶縁膜にエッチングを施すことにより第２凹部を形成して、第１凹部と第２凹部とにより第１導電領域の表面を露出する凹部パターンを形成する。埋め込み部材およびレジストパターンを除去する。凹部パターンを埋め込み、第１導電領域と電気的に接続される第２導電領域を形成する。絶縁膜に第１凹部を形成する工程の後、第１凹部を埋め込み部材で充填する工程の前に、酸性成分を含有するレジスト溶媒にて第１凹部にウェット処理を施す工程を備えている。
【００１７】
この製造方法によれば、第１凹部内に露出した表面および絶縁膜の表面に、酸性成分を含有するレジスト溶媒にてウェット処理が施されることで、第１凹部内に露出した表面および絶縁膜の表面の濡れ性が改善される。これにより、埋め込み部材が絶縁膜上に塗布された際に、埋め込み部材の塗布ムラが抑制されて、第１凹部内に埋め込み部材を確実に充填することができる。また、酸性成分を含有する有機溶媒にてウェット処理が施されることで、第１凹部内に露出した表面および絶縁膜の表面には酸性成分が付着して、絶縁膜に第２凹部を形成するためのレジストパターンを形成する際に、第１凹部内に露出した表面から発生する塩基性ガスが付着した酸性成分によって中和されることになる。その結果、そのような塩基性ガスとフォトレジスト中に発生する酸とが反応することがなくなって、レジストパターンの解像不良が防止される。
【００１８】
【発明の実施の形態】
本発明の実施の形態に係るデュアルダマシンによる半導体装置の製造方法として、はじめに絶縁膜にホールを形成し、その後で配線溝を形成する場合を例に挙げて説明する。
【００１９】
まず、図１に示すように、半導体基板１上に下層導電性膜３が形成される。その下層導電性膜３上に、たとえばＳｉＮまたはＳｉＣＮ等の所定の保護膜５が形成される。後述するように、保護膜５はホールを形成する際のエッチングの際に下層導電性膜３にダメージが及ぶのを阻止する。
【００２０】
その保護膜５上に、たとえばＳｉＯ，ＳｉＯＦまたはＳｉＯＣ等の絶縁膜７が形成される。その絶縁膜７上に、たとえばＳｉＮ等の所定のエッチングストッパ膜９が形成される。後述するように、エッチングストッパ膜９は、配線溝を形成する際のエッチングのストッパとなる。
【００２１】
そのエッチングストッパ膜９上に、たとえばＳｉＯ，ＳｉＯＦまたはＳｉＯＣ等の絶縁膜１１がさらに形成される。その絶縁膜１１上にホールを形成するためのレジストパターン４ａが形成される。
【００２２】
そのレジストパターン４ａをマスクとして、たとえばＣＦ４またはＣＨＦ３等のガスを用いて絶縁膜１１、エッチングストッパ膜９および絶縁膜７に順次異方性エッチングを施すことにより、図２に示すように、保護膜５の表面を露出するホール６ａ〜６ｃが形成される。
【００２３】
次に、そのホール６ａ〜６ｃ内に露出した表面および絶縁膜１１の表面に、酸性成分を含有するシンナーにて所定のウェット処理が施される。これについては、後で詳しく説明する。
【００２４】
次に、たとえばノボラック系の樹脂等の有機系高分子材料を絶縁膜１１上に塗布することにより、図３に示すように、絶縁膜１１上にホール６ａ〜６ｃ内を充填する有機系高分子材料膜１３（膜厚５０ｎｍ〜１５００ｎｍ）が形成される。
【００２５】
次に、図４に示すように、その有機系高分子材料膜１３上に有機系反射防止膜１５（膜厚５０ｎｍ〜１５００ｎｍ）が形成される。有機系反射防止膜１５は、後の工程においてレジストパターンを形成する際に使用される露光光を吸収して、露光光が反射するのを阻止する機能を有している。
【００２６】
次に、図５に示すように、スピンコートにより有機系反射防止膜１５上にフォトレジスト１７（膜厚５００ｎｍ〜１５００ｎｍ）が塗布される。その後、たとえば温度８０〜１５０℃のもとで時間約６０秒程度の熱処理（ベーキング）を施すことにより、フォトレジスト１７中の溶媒を蒸発させる。
【００２７】
次に、たとえばｉ線等の紫外光源、ＫｒＦエキシマレーザまたはＡｒＦエキシマレーザの遠紫外光源を用いてフォトレジストに露光処理が施される。露光処理後、たとえば温度８０〜１２０℃のもとで時間約６０秒程度の加熱処理（露光後加熱処理）を行なって、フォトレジストの解像度を向上させる。
【００２８】
次に、たとえばＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）等の２．０〜２．５％程度のアルカリ水溶液により現像処理が施される。その後、必要に応じて、たとえば温度１００〜１３０℃のもとで時間約６０秒程度の熱処理を施すことにより、レジストパターンが焼き固められる。このようにして、図６および図７に示すように、配線溝を形成するためのレジストパターン１７ａが形成される。
【００２９】
次に、図８に示すように、そのレジストパターン１７ａをマスクとして、有機系反射防止膜１５、有機系高分子材料膜１３および絶縁膜１１に異方性エッチングを施すことにより、エッチングストッパ膜９の表面が露出する。
【００３０】
ホール６ａ〜６ｃが形成されている部分では、有機系高分子材料膜１３が一部残された状態となる。なお、このエッチングでは、上述した方法の他に、最初に有機系反射防止膜１５と有機系高分子材料膜１３を除去した後に、絶縁膜１１を除去するようにしてもよい。
【００３１】
次に、図９に示すように、レジストパターン１７ａとホール６ａ〜６ｃに残された有機系高分子材料膜１３が除去されて保護膜５が露出する。その後、露出した保護膜５が除去されて、下層導電性膜３の表面が露出する。このようにして絶縁膜７，１１等に、配線溝８ａ〜８ｃと、ホール６ａ〜６ｃがそれぞれ形成されることになる。
【００３２】
その後、たとえばスパッタ法により配線溝８ａ〜８ｃと、ホール６ａ〜６ｃを埋めるように絶縁膜１１上に銅膜（図示せず）が形成される。その銅膜に化学的機械研磨処理（ＣＭＰ）を施すことにより、絶縁膜１１の上面上に位置する銅膜が除去される。これにより、ホール６ａ〜６ｃにはプラグ１８ａ〜１８ｃが形成され、配線溝８ａ〜８ｃには配線１９ａ〜１９ｃがそれぞれ形成される。（図１０参照）
このようにして、図１０に示すように、プラグ１８ａ〜１８ｃと配線１９ａ〜１９ｃをそれぞれ含む上層導電性膜２０ａ〜２０ｃが形成される。
【００３３】
上述した半導体装置の製造方法では、特に、ホールを形成した後に所定のウェット処理が施される。つまり、図１１に示すように、ホール６ａ〜６ｃを形成した後に、ホール６ａ〜６ｃ内に露出した表面および絶縁膜１１の表面に、酸性成分を含有するシンナー２１にてウェット処理が施される。
【００３４】
これにより、ホール６ａ〜６ｃ内に露出した表面および絶縁膜１１の表面の濡れ性が改善されて、有機系高分子材料が絶縁膜１１上に塗布された際に、有機系高分子材料の塗布ムラが抑制される。その結果、図１２に示すように、ホール６ａ〜６ｃ内に有機系高分子材料が確実に充填されて有機系高分子材料膜１３を形成することができる。
【００３５】
さらに、ウェット処理を施すことによって、化学増幅型のフォトレジスト１７中に発生する酸の効力が塩基性ガスの発生によって失われることによるレジストパターンの解像不良が防止される。このことについて説明する。
【００３６】
まず、既に説明したように、配線溝を形成するためのレジストパターンとしては化学増幅型のフォトレジスト１７が用いられる。化学増幅型のフォトレジスト１７では、露光された部分において酸が発生する。
【００３７】
このとき、ポジ型のフォトレジストの場合には、発生した酸を触媒としてフォトレジストが現像液に溶解されるように所定の反応（可溶化反応）が起こり、ネガ型のフォトレジストの場合には、発生した酸を触媒としてフォトレジストが現像液に溶解しないように所定の反応（不溶化反応）が起こる。
【００３８】
酸性成分を含有するシンナー２１にてウェット処理が施されることで、ホール６ａ〜６ｃ内に露出した表面および絶縁膜１１の表面には酸性成分が付着する。そして、図１３に示すように、マスク２２を用いて露光光２３を照射することによって絶縁膜１１に配線溝を形成するためのレジストパターンを形成する際に、ホール６ａ〜６ｃの表面から発生する塩基性ガスが、付着した酸性成分によって中和されることになる。
【００３９】
これにより、そのような塩基性ガスと化学増幅型のフォトレジスト１７中に発生する酸とが反応することがなくなって、フォトレジストにおける所定の可溶化反応または不溶化反応が確実に行なわれる。その結果、レジストパターンの解像不良が防止されて、図１４に示すように、所望のレジストパターン１７ａを良好に形成することができる。
【００４０】
一方、従来の半導体装置の製造方法では、図１５に示すように、絶縁膜１１に配線溝を形成するためのレジストパターンを形成する際に、ホール６ａ〜６ｃの表面から発生する塩基性ガスの成分２４と、露光処理においてフォトレジスト中に発生する酸とが反応してしまい、フォトレジスト中の酸の効力が失われることになる。
【００４１】
そのため、フォトレジストにおける所定の可溶化反応または不溶化反応が十分に行なわれなくなってしまう。その結果、レジスト残渣１７ｂが発生するなどしてレジストパターン１７ａの解像不良が発生してしまい、所望の配線溝を形成することができなくなる。
【００４２】
なお、塩基性ガスは、まず、絶縁膜７，１１等を形成する際に使用されるＮＨ３、Ｎ２等のガスが絶縁膜中に残留し、残留したガスの成分うちホール６ａ〜６ｃの側面に露出した絶縁膜７，１１等の表面部分に位置する成分が、レジストパターンを形成する際の熱処理によって放出されることによって発生するものと考えられる。
【００４３】
特に、絶縁膜７，１１として、たとえばＳｉＯＣ系の誘電率の比較的低いアモルファス系の絶縁膜を使用した場合には、膜そのものの密度が比較的小さく、ガスの透過性が、通常のシリコン酸化膜（ＳｉＯ２）と比べて高くなる。そのため、レジストパターンの解像不良がより顕著になる傾向にある。
【００４４】
したがって、上述した半導体装置の製造方法では、特に、フォトレジストとして化学増幅型のフォトレジストを適用し、絶縁膜としてアモルファスシリコン系の絶縁膜を適用した場合に顕著な効果を発揮して、レジストパターンの解像不良を確実に防止することができる。
【００４５】
なお、ウェット処理に用いられる酸の成分を含有するシンナーとしては、レジストの溶媒として用いられるシンナーを適用することが望ましい。
【００４６】
また、上述したウェット処理を、有機系高分子材料膜１３を形成した後有機系反射防止膜１５を形成する前に施してもよい。この場合には、有機系反射防止膜１５をムラなく形成することができる。
【００４７】
さらに、ウェット処理を、有機系反射防止膜１５を形成した後配線溝を形成するためのフォトレジスト１７を塗布する前に施してもよい。この場合には、フォトレジスト１７をムラなく塗布することができる。
【００４８】
また、上述した半導体装置の製造方法では、ホール６ａ〜６ｃが形成された後に配線溝８ａ〜８ｃが形成される場合を例に挙げて説明した。この反対に、配線溝を形成した後にホールを形成する場合にも適用することができる。
【００４９】
この場合には、絶縁膜１１上に、配線溝を形成するためのレジストパターン（図示せず）が形成され、そのレジストパターンをマスクとして絶縁膜１１に異方性エッチングを施すことにより、図１６に示すように、配線溝１０ａ、１０ｂが形成される。
【００５０】
次に、前述したように、酸性成分を含有するシンナーによってウェット処理が施される。その後、配線溝１０ａ、１０ｂを充填するように、有機系高分子材料膜１３と有機系反射防止膜１５が形成される。
【００５１】
次に、絶縁膜１１等にホールを形成するためのレジストパターン１２ａが有機系反射防止膜１５上に形成される。そのレジストパターン１２ａをマスクとして有機系高分子材料膜１３、有機系反射防止膜１５および絶縁膜７等に異方性エッチングを施すことにより、ホール（図示せず）が形成される。
【００５２】
その後、前述した方法と同様の方法によって、銅膜が形成されて化学的機械研磨処理（ＣＭＰ）を施すことにより、図１０に示すように、プラグ１８ａ〜１８ｃと配線１９ａ〜１９ｃをそれぞれ含む上層導電性膜２０ａ〜２０ｃが形成される。
【００５３】
上述した半導体装置の製造方法においても、配線溝１０ａ、１０ｂ内に露出した表面および絶縁膜１１の表面に、酸性成分を含有するシンナーにてウェット処理が施されて濡れ性が改善される。
【００５４】
これにより、有機系高分子材料の塗布ムラが抑制されて、図１６に示すように、配線溝１０ａ、１０ｂ内に有機系高分子材料が確実に充填されて有機系高分子材料膜１３を形成することができる。
【００５５】
さらに、酸性成分を含有するシンナーにてウェット処理が施されることで、配線溝１０ａ、１０ｂ内に露出した表面および絶縁膜１１の表面には酸性成分が付着して、絶縁膜１１にホールを形成するためのレジストパターン１２ａを形成する際に、配線溝１０ａ、１０ｂの表面から発生する塩基性ガスがこの酸性成分によって中和されることになる。
【００５６】
これにより、そのような塩基性ガスと化学増幅型のフォトレジスト中に発生する酸とが反応することがなくなって、レジストパターンの解像不良が防止される。その結果、図１７に示すように、所望のレジストパターン１２ａを確実に形成することができる。
【００５７】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５８】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、第１凹部内に露出した表面および絶縁膜の表面に、酸性成分を含有するレジスト溶媒にてウェット処理が施されることで、第１凹部内に露出した表面および絶縁膜の表面の濡れ性が改善される。これにより、埋め込み部材が絶縁膜上に塗布された際に、埋め込み部材の塗布ムラが抑制されて、第１凹部内に埋め込み部材を確実に充填することができる。また、酸性成分を含有する有機溶媒にてウェット処理が施されることで、第１凹部内に露出した表面および絶縁膜の表面には酸性成分が付着して、絶縁膜に第２凹部を形成するためのレジストパターンを形成する際に、第１凹部内に露出した表面から発生する塩基性ガスが付着した酸性成分によって中和されることになる。その結果、そのような塩基性ガスとフォトレジスト中に発生する酸とが反応することがなくなって、レジストパターンの解像不良が防止される。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の製造方法の一工程を示す断面斜視図である。
【図２】同実施の形態において、図１に示す工程の後に行なわれる工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行なわれる工程を示す断面図である。
【図４】同実施の形態において、図３に示す工程の後に行なわれる工程を示す断面図である。
【図５】同実施の形態において、図４に示す工程の後に行なわれる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行なわれる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行なわれる工程を示す断面斜視図である。
【図８】同実施の形態において、図７に示す工程の後に行なわれる工程を示す断面図である。
【図９】同実施の形態において、図８に示す工程の後に行なわれる工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行なわれる工程を示す断面斜視図である。
【図１１】同実施の形態において、半導体装置の製造方法の効果を説明するための一工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行なわれる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行なわれる工程を示す断面図である。
【図１４】同実施の形態において、図１３に示す工程の後に行なわれる工程を示す断面図である。
【図１５】同実施の形態において、効果を説明するための比較となる一工程を示す断面図である。
【図１６】同実施の形態において、変形例に係る半導体装置の製造方法の一工程を示す断面斜視図である。
【図１７】同実施の形態において、変形例に係る半導体装置の製造方法の効果を説明するための一工程を示す断面図である。
【符号の説明】
１  半導体基板、３  下層導電性膜、５  保護膜、６ａ〜６ｃ  ホール、７，１１  絶縁膜、８ａ〜８ｃ，１０ａ，１０ｂ  配線溝、９  エッチングストッパ膜、１３  有機系高分子材料膜、１５  有機系反射防止膜、１７  フォトレジスト、４ａ，１２ａ，１７ａ  レジストパターン、１７ｂ  レジスト残渣、１８ａ〜１８ｃ  プラグ、１９ａ〜１９ｃ  配線、２０ａ〜２０ｃ  上層導電性膜、２１  シンナー、２２  マスク、２３  露光光、２４  塩基性ガス。
【図１】
2004363482.tif 000003
【図２】
2004363482.tif 000004
【図３】
2004363482.tif 000005
【図４】
2004363482.tif 000006
【図５】
2004363482.tif 000007
【図６】
2004363482.tif 000008
【図７】
2004363482.tif 000009
【図８】
2004363482.tif 000010
【図９】
2004363482.tif 000011
【図１０】
2004363482.tif 000012
【図１１】
2004363482.tif 000013
【図１２】
2004363482.tif 000014
【図１３】
2004363482.tif 000015
【図１４】
2004363482.tif 000016
【図１５】
2004363482.tif 000017
【図１６】
2004363482.tif 000018
【図１７】
2004363482.tif 000019