(57)【要約】      （修正有）【課題】信号電荷積分時における暗電流のフォトダイオードへの流入を大幅に低減して、暗電流に起因する画像劣化を改善し得る構成の固体撮像装置及びその制御方法。【解決手段】本発明の実施の一形態に係る固体撮像装置は、第１導電型の半導体基板と、前記半導体基板の信号電荷発生用フォトダイオード領域表層部に形成され、前記半導体基板と同一導電型の不純物を前記半導体基板よりも高濃度に含む第１導電型の第１の半導体領域１４と、前記第１の半導体領域底面に接して前記半導体基板中に形成され、前記半導体基板と逆導電型の不純物を含む第２導電型の第２の半導体領域１３と、前記信号電荷発生用フォトダイオード領域に隣接する信号電荷移送用トランジスタ領域の制御信号が入力されるゲート１２と、信号電荷積分時に前記信号電荷移送用トランジスタの前記ゲートに印加する所定の正電圧を発生する電圧発生回路１６と、を備えているものである。【選択図】  図１
2004303968.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の信号電荷発生用フォトダイオード領域表層部に形成され、前記半導体基板と同一導電型の不純物を前記半導体基板よりも高濃度に含む第１導電型の第１の半導体領域と、
前記第１の半導体領域底面に接して前記半導体基板中に形成され、前記半導体基板と逆導電型の不純物を含む第２導電型の第２の半導体領域と、
前記信号電荷発生用フォトダイオード領域に隣接する信号電荷移送用トランジスタ領域の前記半導体基板上に絶縁膜を介して形成され、制御信号が入力されるゲートと、
前記半導体基板の前記信号電荷移送用トランジスタ領域に隣接する信号電荷蓄積用キャパシタ領域表層部に形成され、前記半導体基板と逆導電型の不純物を前記第２の半導体領域よりも高濃度に含む第２導電型の第３の半導体領域と、
信号電荷積分時に前記信号電荷移送用トランジスタの前記ゲートに印加する所定の正電圧を発生する電圧発生回路と、
を備えていることを特徴とする固体撮像装置。
【請求項２】
前記所定の正電圧は、固体撮像装置において用いられる電源電圧の約５０％を上限とする範囲の正電圧であることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
第１導電型の半導体基板と、
前記半導体基板の信号電荷発生用フォトダイオード領域表層部に形成され、前記半導体基板と同一導電型の不純物を前記半導体基板よりも高濃度に含む第１導電型の第１の半導体領域と、
前記第１の半導体領域底面に接して前記半導体基板中に形成され、前記半導体基板と逆導電型の不純物を含む第２導電型の第２の半導体領域と、
前記信号電荷発生用フォトダイオード領域に隣接する信号電荷移送用トランジスタ領域の前記半導体基板上に絶縁膜を介して形成され、制御信号が入力されるゲートと、
前記半導体基板の前記信号電荷移送用トランジスタ領域に隣接する信号電荷蓄積用キャパシタ領域表層部に形成され、前記半導体基板と逆導電型の不純物を前記第２の半導体領域よりも高濃度に含む第２導電型の第３の半導体領域と、
少なくとも一部が前記ゲート直下に延在するように前記半導体基板表層部に形成され、前記半導体基板と逆導電型の不純物を前記第２の半導体領域よりも低濃度に含む第２導電型の第４の半導体領域と、
を備えていることを特徴とする固体撮像装置。
【請求項４】
前記第４の半導体領域の深さは、前記第４の半導体領域の底面が前記半導体基板表面と前記第２の半導体領域上面との間に位置するような深さであることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
第１導電型の半導体基板と、
前記半導体基板の信号電荷発生用フォトダイオード領域表層部に形成され、前記半導体基板と同一導電型の不純物を前記半導体基板よりも高濃度に含む第１導電型の第１の半導体領域と、
前記第１の半導体領域底面に接して前記半導体基板中に形成され、前記半導体基板と逆導電型の不純物を含む第２導電型の第２の半導体領域と、
前記信号電荷発生用フォトダイオード領域に隣接する信号電荷移送用トランジスタ領域の前記半導体基板上に絶縁膜を介して形成され、制御信号が入力されるゲートと、
前記半導体基板の前記信号電荷移送用トランジスタ領域に隣接する信号電荷蓄積用キャパシタ領域表層部に形成され、前記半導体基板と逆導電型の不純物を前記第２の半導体領域よりも高濃度に含む第２導電型の第３の半導体領域と、
少なくとも一部が前記ゲート直下に延在するように前記半導体基板表層部に形成され、前記半導体基板と逆導電型の不純物を前記第２の半導体領域と同程度の濃度に含む第２導電型の第４の半導体領域と、
信号電荷積分時に前記信号電荷移送用トランジスタの前記ゲートに印加する所定の負電圧を発生する電圧発生回路と、
を備えていることを特徴とする固体撮像装置。
【請求項６】
前記第４の半導体領域の深さは、前記第４の半導体領域の底面が前記第２の半導体領域の上面から底面までの間に位置するような深さであることを特徴とする請求項５に記載の固体撮像装置。
【請求項７】
前記固体撮像装置は、
マトリクス状に配設された複数の画素と、
前記複数の画素の列方向に沿って配設され、対応する列の各画素がそれぞれ接続された複数の垂直信号線と、
一端が接地電位ノードに接続され、他端がそれぞれ前記複数の垂直信号線の一端に接続されて、前記各垂直信号線に電流を供給する複数の定電流源と、
前記複数の垂直信号線の他端がそれぞれ入力ノードに接続され、前記各垂直信号線の出力信号を順次選択して走査することにより、前記各垂直信号線の出力信号を時系列出力信号に変換して出力ノードから出力する選択回路と、
を備えていることを特徴とする請求項１乃至６のいずれかに記載の固体撮像装置。
【請求項８】
前記各画素は、
光入射により信号電荷を発生させる前記信号電荷発生用フォトダイオードと、
信号電荷を蓄積する前記信号電荷蓄積用キャパシタと、
前記フォトダイオードから前記キャパシタへの信号電荷の移送を制御する前記信号電荷移送用トランジスタと、
前記キャパシタに蓄積された信号電荷を検出する信号電荷検出用トランジスタと、
前記信号電荷検出用トランジスタにより検出された信号電荷に応じた出力信号の前記垂直信号線への出力を制御する画素選択用トランジスタと、
前記キャパシタに蓄積された信号電荷をリセットする信号電荷リセット用トランジスタと、
をそれぞれ備えていることを特徴とする請求項７に記載の固体撮像装置。
【請求項９】
前記各画素は、
アノードが接地電位ノードに接続された前記信号電荷発生用フォトダイオードと、
電源電位ノードと接地電位ノードとの間に順に直列接続された信号電荷リセット用トランジスタ及び前記信号電荷蓄積用キャパシタと、
前記信号電荷リセット用トランジスタと前記キャパシタとの接続ノードと前記フォトダイオードのカソードとの間に接続された前記信号電荷移送用トランジスタと、
ドレインが電源電位ノードに接続され、ゲートが前記信号電荷移送用トランジスタと前記キャパシタとの接続ノードに接続された信号電荷検出用トランジスタと、
前記信号電荷検出用トランジスタのソースと前記垂直信号線との間に接続された画素選択用トランジスタと、
をそれぞれ備えていることを特徴とする請求項７に記載の固体撮像装置。
【請求項１０】
第１導電型の半導体基板と、
前記半導体基板の信号電荷発生用フォトダイオード領域表層部に形成され、前記半導体基板と同一導電型の不純物を前記半導体基板よりも高濃度に含む第１導電型の第１の半導体領域と、
前記第１の半導体領域底面に接して前記半導体基板中に形成され、前記半導体基板と逆導電型の不純物を含む第２導電型の第２の半導体領域と、
前記信号電荷発生用フォトダイオード領域に隣接する信号電荷移送用トランジスタ領域の前記半導体基板上に絶縁膜を介して形成され、制御信号が入力されるゲートと、
前記半導体基板の前記信号電荷移送用トランジスタ領域に隣接する信号電荷蓄積用キャパシタ領域表層部に形成され、前記半導体基板と逆導電型の不純物を前記第２の半導体領域よりも高濃度に含む第２導電型の第３の半導体領域と、
を備えている固体撮像装置の制御方法であって、
信号電荷積分時に前記信号電荷移送用トランジスタの前記ゲートに所定の正電圧を印加することを特徴とする固体撮像装置の制御方法。
【請求項１１】
前記所定の正電圧は、固体撮像装置において用いられる電源電圧の約５０％を上限とする範囲の正電圧であることを特徴とする請求項１０に記載の固体撮像装置の制御方法。
【請求項１２】
第１導電型の半導体基板と、
前記半導体基板の信号電荷発生用フォトダイオード領域表層部に形成され、前記半導体基板と同一導電型の不純物を前記半導体基板よりも高濃度に含む第１導電型の第１の半導体領域と、
前記第１の半導体領域底面に接して前記半導体基板中に形成され、前記半導体基板と逆導電型の不純物を含む第２導電型の第２の半導体領域と、
前記信号電荷発生用フォトダイオード領域に隣接する信号電荷移送用トランジスタ領域の前記半導体基板上に絶縁膜を介して形成され、制御信号が入力されるゲートと、
前記半導体基板の前記信号電荷移送用トランジスタ領域に隣接する信号電荷蓄積用キャパシタ領域表層部に形成され、前記半導体基板と逆導電型の不純物を前記第２の半導体領域よりも高濃度に含む第２導電型の第３の半導体領域と、
少なくとも一部が前記ゲート直下に延在するように前記半導体基板表層部に形成され、前記半導体基板と逆導電型の不純物を前記第２の半導体領域と同程度の濃度に含む第２導電型の第４の半導体領域と、
を備えている固体撮像装置の制御方法であって、
信号電荷積分時に前記信号電荷移送用トランジスタの前記ゲートに所定の負電圧を印加することを特徴とする固体撮像装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置に係り、特に、画素ごとに出力部を備えた増幅型の画素構造を有する固体撮像装置に関し、さらに具体的には、４トランジスタ型ＣＭＯＳセンサの電荷蓄積部及び電荷検出部の構造及びその制御方法に関する。
【０００２】
【従来の技術】
画素ごとに電荷検出回路を設けた増幅型の固体撮像装置は、開発及び改良が盛んに行われており、なかでも４トランジスタ型ＣＭＯＳセンサと称される固体撮像装置が注目されている。
【０００３】
４トランジスタ型ＣＭＯＳセンサは、電荷蓄積部と電荷検出部とが分離形成されており、その動作機構上、電荷リセットに伴うリセット雑音の影響を回避して信号を取り出すことができることから、広く用いられている。
【０００４】
４トランジスタ型ＣＭＯＳセンサにおいては、４個の電界効果トランジスタ及び１個のフォトダイオードをそれぞれ含む複数個の画素がマトリクス状に配置されている。各画素は、光入射により信号電荷を発生させるフォトダイオード及び信号電荷を蓄積するキャパシタにより構成される電荷蓄積部と、蓄積された信号電荷を電気信号に変換する電荷検出部と、電荷の移送を制御するスイッチとを備えている。
【０００５】
図８は、４トランジスタ型ＣＭＯＳセンサの構成を示す回路図である。
【０００６】
４トランジスタ型ＣＭＯＳセンサは、マトリクス状に配設された複数の画素１と、複数の画素１の列方向に沿って配設され、対応する列の各画素がそれぞれ接続された複数の垂直信号線２と、一端が接地電位ノードＶＳＳに接続され、他端がそれぞれ複数の垂直信号線２の一端に接続されて、各垂直信号線２に電流を供給する複数の定電流源３と、複数の垂直信号線２の他端がそれぞれ入力ノードに接続され、各垂直信号線２の出力信号を順次選択して走査することにより、各垂直信号線２の出力信号を時系列出力信号に変換して出力ノードから出力する選択回路４とを備えている。
【０００７】
各画素１は、光入射により信号電荷を発生させる信号電荷発生用フォトダイオードＰＤと、信号電荷を蓄積する信号電荷蓄積用キャパシタＣと、フォトダイオードＰＤからキャパシタＣへの信号電荷の移送を制御する信号電荷移送用トランジスタＴＲｔｇと、キャパシタＣに蓄積された信号電荷を検出する信号電荷検出用トランジスタＴＲｄと、トランジスタＴＲｄにより検出された信号電荷に応じた出力信号の垂直信号線２への出力を制御する画素選択用トランジスタＴＲｓｅｌと、キャパシタＣに蓄積された信号電荷をリセットする信号電荷リセット用トランジスタＴＲｒｓと、をそれぞれ備えている。
【０００８】
より具体的には、各画素１は、アノードが接地電位ノードＶＳＳに接続された信号電荷発生用フォトダイオードＰＤと、電源電位ノードＶＤＤと接地電位ノードＶＳＳとの間に順に直列接続された信号電荷リセット用トランジスタＴＲｒｓ及び信号電荷蓄積用キャパシタＣと、トランジスタＴＲｒｓとキャパシタＣとの接続ノードとフォトダイオードＰＤのカソードとの間に接続された信号電荷移送用トランジスタＴＲｔｇと、ドレインが電源電位ノードＶＤＤに接続され、ゲートがトランジスタＴＲｔｇとキャパシタＣとの接続ノードに接続された信号電荷検出用トランジスタＴＲｄと、トランジスタＴＲｄのソースと垂直信号線２との間に接続された画素選択用トランジスタＴＲｓｅｌと、を備えている。
【０００９】
トランジスタＴＲｔｇ、トランジスタＴＲｒｓ、トランジスタＴＲｓｅｌは、それぞれゲートに入力される制御信号ＴＧ，ＲＳ，ＳＥＬによって制御される。
【００１０】
この４トランジスタ型ＣＭＯＳセンサの動作の概略は、以下の通りである。先ず、積分時間に相当する一定時間の間、光入射によりフォトダイオードＰＤにおいて発生した信号電荷をフォトダイオードＰＤ自体に蓄積してから、トランジスタＴＲｔｇを介してその信号電荷を移送してキャパシタＣに蓄積する。信号電荷を蓄積したことによってキャパシタＣの電極の電位は変化し、その電位変化はトランジスタＴＲｄのゲートによって検出される。即ち、トランジスタＴＲｄは、ゲートに与えられる電位に応じた程度だけオンするので、適時にトランジスタＴＲｓｅｌをオンさせることによって、積分時間に相当する一定時間にフォトダイオードＰＤにおいて発生した信号電荷に応じた出力信号が垂直信号線２に出力されることとなる。出力信号が垂直信号線２に出力された後、次のサイクルの開始前に、トランジスタＴＲｒｓをオンさせることにより、キャパシタＣに蓄積されていた検出済みの信号電荷を排出してキャパシタＣをリセットする。以下、同様に、以上の一連の動作を繰り返す。
【００１１】
図９は、４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部の概略的な平面構成を示す平面図である。
【００１２】
４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部には、図９に示すように、信号電荷発生用フォトダイオードＰＤ、信号電荷移送用トランジスタＴＲｔｇ及び信号電荷蓄積用キャパシタＣが順に隣接して形成されている。尚、信号電荷蓄積用キャパシタＣに関して信号電荷移送用トランジスタＴＲｔｇと反対側には、信号電荷蓄積用キャパシタＣに隣接して、信号電荷リセット用トランジスタＴＲｒｓが形成されている。トランジスタＴＲｔｇ、トランジスタＴＲｒｓのゲートには、それぞれ制御信号ＴＧ，ＲＳが入力され、キャパシタＣの一方側電極は、検出ゲート、即ち、トランジスタＴＲｄのゲートに接続されている。
【００１３】
図１０は、４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部、即ち、信号電荷発生用フォトダイオードＰＤ、信号電荷移送用トランジスタＴＲｔｇ及び信号電荷蓄積用キャパシタＣの断面構造を示す断面図である。尚、図１０は、図９における線ＡＡ’に沿った断面図である。尚、この例では、第１導電型をｐ型、第２導電型をｎ型として説明する。
【００１４】
４トランジスタ型ＣＭＯＳセンサにおける信号電荷発生用フォトダイオードＰＤ、信号電荷移送用トランジスタＴＲｔｇ及び信号電荷蓄積用キャパシタＣは、図１０に示すように、ｐ型半導体基板１１に順に隣接して形成されている。ｐ型半導体基板１１は、例えば、ｐ型シリコン基板であり、接地電位ノードＶＳＳに接続されている。
【００１５】
信号電荷発生用フォトダイオードＰＤは、ｐ型半導体基板１１と同一導電型の不純物をｐ型半導体基板１１よりも高濃度に含み、ｐ型半導体基板１１表層部に形成されたｐ＋型半導体領域１４と、ｐ型半導体基板１１と逆導電型の不純物を含み、ｐ＋型半導体領域１４底面に接してｐ型半導体基板１１中に形成されたｎ型半導体領域１３とを備えている。
【００１６】
信号電荷移送用トランジスタＴＲｔｇは、ｐ型半導体基板１１上に絶縁膜を介して形成され、制御信号ＴＧが入力されるゲート１２を備えている。ｐ型半導体基板１１とゲート１２との間に形成される絶縁膜は、例えば、シリコン酸化膜（ＳｉＯ２）により形成されるが、図面を簡単にするために、図１０においては省略している。
【００１７】
信号電荷蓄積用キャパシタＣは、ｐ型半導体基板１１と逆導電型の不純物をｎ型半導体領域１３よりも高濃度に含み、ｐ型半導体基板１１表層部に形成されたｎ＋型半導体領域１５を備えている。
【００１８】
フォトダイオードＰＤに備えられたｎ型半導体領域１３は、周囲を逆導電型の半導体領域により包囲されており、周囲の逆導電型の半導体領域とともにｐｎ接合を形成している。そのｐｎ接合部への光入射によりフォトダイオードＰＤは、電荷担体（この場合は電子）を発生し且つ蓄積する。
【００１９】
キャパシタＣに備えられたｎ＋型半導体領域１５は、フォトダイオードＰＤから信号電荷移送用トランジスタＴＲｔｇを介して移送されてきた信号電荷を、ｐ型半導体基板１１とともに形成するｐｎ接合により蓄積する。キャパシタＣに蓄積された信号電荷は、後に、信号電荷検出用トランジスタＴＲｄ（図８参照）により検出される。
【００２０】
図１１は、４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部の信号電荷積分時における電位状態を示す電位分布図であり、図１２は、４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部の信号電荷移送後における電位状態を示す電位分布図である。
【００２１】
図１１及び図１２を参照しながら、４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部の動作を説明する。尚、説明を簡略化するため、信号電荷積分及び信号電荷移送に伴うキャパシタＣの電位変化は、無視することとする。この仮定条件は、信号電荷が比較的少ない場合に相当するが、後述する本発明の本質及び従来技術の問題点に関しては影響を与えるものではなく、単に理解を容易にするためのものであり、上記キャパシタＣの電位変化を考慮したとしても結果は実質的に全く同様である。
【００２２】
従来の技術においては、信号電荷積分時には、図１１に示すように、信号電荷移送用トランジスタＴＲｔｇのゲート電位は、通常、０Ｖに設定されている。このとき、キャパシタＣの電位は、３Ｖ前後に設定されている。また、フォトダイオードＰＤは、少なくとも部分的に空乏化して電子を収集することができる。
【００２３】
図１１に示す閉曲線２１及び２２は、零電位面を示している。零電位面２１内部の電位は、零電位面２１の０Ｖを基準として、中心部に近づくほど値が大きくなる正電位となっており、中心部の電位は、典型的には例えば２Ｖ前後である。
【００２４】
一定時間の積分後に、信号電荷移送用トランジスタＴＲｔｇのゲート１２に、例えば約３．５Ｖの正電圧を印加することにより、フォトダイオードＰＤに蓄積されていた信号電荷をキャパシタＣに移送する。このキャパシタＣへの信号電荷移送後の電位状態が、図１２に示されている。
【００２５】
【発明が解決しようとする課題】
ところで、従来の技術においては、図１１に示す信号電荷積分時に、以下のような問題点がある。
【００２６】
図１３は、４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部の発生再結合中心密度と基板表面からの深さとの関係を示すグラフである。
【００２７】
図１３のグラフに示すように、通常、半導体基板内の発生再結合中心は、半導体基板表面とゲート絶縁膜との界面に最も多く、基板内部に入っていくと急激に減少する。
【００２８】
信号電荷の積分時には、フォトダイオードＰＤは、零電位面等の等電位面により囲まれた空乏領域と考えることができるが、発生再結合中心が空乏領域に存在する場合には、それが暗電流の発生源となり画質劣化の原因となる。そこで、フォトダイオードＰＤを構成するｎ型半導体領域１３の基板表面側には、通常、ｐ型半導体基板１１と同一導電型の不純物をｐ型半導体基板１１よりも高濃度に含むｐ＋型半導体領域１４を形成し、ｎ型半導体領域１３を基板表面から離間して形成している。
【００２９】
ところが、フォトダイオードＰＤ周囲の中性領域に存在する発生再結合中心を介して発生した電子は、一定距離拡散して空乏層端部に到達すると、同じくフォトダイオードＰＤに流入して暗電流に寄与することになる。
【００３０】
この電子の拡散長ＬＤは、電子の拡散定数をＤ、電子の拡散ライフタイムをτとすると、ＬＤ＝（Ｄτ）１／２と表される。従って、空乏層端部からの距離ＬＤ以内の領域に高密度の発生再結合中心が存在していれば、非常に大きな暗電流源になる。
【００３１】
一方、キャリアの拡散ライフタイムτは、当該領域の多数キャリア密度に依存して変動し、例えば、電子の拡散ライフタイムτは、正孔の密度が高い領域では短くなる。その理由は、再結合の確率が高くなって拡散ライフタイムτが短縮されるからである。
【００３２】
以上のように定められる電子の拡散長ＬＤを空乏層端部からの距離として図面上に描くと、図１１に示す曲面２３のような軌跡となる。即ち、曲面２３に含まれる領域に存在する電子は、拡散によってフォトダイオードＰＤの空乏層端部に到達し得ることになる。ここで、拡散長ＬＤが位置によって異なっているのは、各部分の正孔密度の差を反映しているからである。
【００３３】
ここで、図１１に示すように、同一電位である二つの零電位面２１，２２の垂直二等分面２４を境界とする電子の流入先の振り分けを考察すると、曲面２３に含まれる領域のうち、垂直二等分面２４よりフォトダイオードＰＤ側の部分、即ち、図１１のハッチング領域２３ａに存在する発生再結合中心からの暗電流はフォトダイオードＰＤに流入することとなる。しかも、ハッチング領域２３ａの一部は、発生再結合中心が高密度に存在する基板表面とゲート絶縁膜との界面に到達していることから、非常に大きな暗電流が発生し、これにより画質劣化が引き起こされることとなる。
【００３４】
本発明は上記問題点に鑑みてなされたものであり、その目的は、信号電荷積分時における暗電流のフォトダイオードへの流入を大幅に低減して、暗電流に起因する画像劣化を大幅に改善し得る構成の固体撮像装置及びその制御方法を提供することである。
【００３５】
【課題を解決するための手段】
本発明に係る固体撮像装置の実施の一形態によれば、
第１導電型の半導体基板と、
上記半導体基板の信号電荷発生用フォトダイオード領域表層部に形成され、上記半導体基板と同一導電型の不純物を上記半導体基板よりも高濃度に含む第１導電型の第１の半導体領域と、
上記第１の半導体領域底面に接して上記半導体基板中に形成され、上記半導体基板と逆導電型の不純物を含む第２導電型の第２の半導体領域と、
上記信号電荷発生用フォトダイオード領域に隣接する信号電荷移送用トランジスタ領域の上記半導体基板上に絶縁膜を介して形成され、制御信号が入力されるゲートと、
上記半導体基板の上記信号電荷移送用トランジスタ領域に隣接する信号電荷蓄積用キャパシタ領域表層部に形成され、上記半導体基板と逆導電型の不純物を上記第２の半導体領域よりも高濃度に含む第２導電型の第３の半導体領域と、
信号電荷積分時に上記信号電荷移送用トランジスタの上記ゲートに印加する所定の正電圧を発生する電圧発生回路と、
を備えていることを特徴とする。
【００３６】
本発明に係る固体撮像装置の他の実施の形態によれば、
第１導電型の半導体基板と、
上記半導体基板の信号電荷発生用フォトダイオード領域表層部に形成され、上記半導体基板と同一導電型の不純物を上記半導体基板よりも高濃度に含む第１導電型の第１の半導体領域と、
上記第１の半導体領域底面に接して上記半導体基板中に形成され、上記半導体基板と逆導電型の不純物を含む第２導電型の第２の半導体領域と、
上記信号電荷発生用フォトダイオード領域に隣接する信号電荷移送用トランジスタ領域の上記半導体基板上に絶縁膜を介して形成され、制御信号が入力されるゲートと、
上記半導体基板の上記信号電荷移送用トランジスタ領域に隣接する信号電荷蓄積用キャパシタ領域表層部に形成され、上記半導体基板と逆導電型の不純物を上記第２の半導体領域よりも高濃度に含む第２導電型の第３の半導体領域と、
少なくとも一部が上記ゲート直下に延在するように上記半導体基板表層部に形成され、上記半導体基板と逆導電型の不純物を上記第２の半導体領域よりも低濃度に含む第２導電型の第４の半導体領域と、
を備えていることを特徴とする。
【００３７】
本発明に係る固体撮像装置のさらに他の実施の形態によれば、
第１導電型の半導体基板と、
上記半導体基板の信号電荷発生用フォトダイオード領域表層部に形成され、上記半導体基板と同一導電型の不純物を上記半導体基板よりも高濃度に含む第１導電型の第１の半導体領域と、
上記第１の半導体領域底面に接して上記半導体基板中に形成され、上記半導体基板と逆導電型の不純物を含む第２導電型の第２の半導体領域と、
上記信号電荷発生用フォトダイオード領域に隣接する信号電荷移送用トランジスタ領域の上記半導体基板上に絶縁膜を介して形成され、制御信号が入力されるゲートと、
上記半導体基板の上記信号電荷移送用トランジスタ領域に隣接する信号電荷蓄積用キャパシタ領域表層部に形成され、上記半導体基板と逆導電型の不純物を上記第２の半導体領域よりも高濃度に含む第２導電型の第３の半導体領域と、
少なくとも一部が上記ゲート直下に延在するように上記半導体基板表層部に形成され、上記半導体基板と逆導電型の不純物を上記第２の半導体領域と同程度の濃度に含む第２導電型の第４の半導体領域と、
信号電荷積分時に上記信号電荷移送用トランジスタの上記ゲートに印加する所定の負電圧を発生する電圧発生回路と、
を備えていることを特徴とする。
【００３８】
本発明に係る固体撮像装置の制御方法の実施の一形態によれば、
第１導電型の半導体基板と、
上記半導体基板の信号電荷発生用フォトダイオード領域表層部に形成され、上記半導体基板と同一導電型の不純物を上記半導体基板よりも高濃度に含む第１導電型の第１の半導体領域と、
上記第１の半導体領域底面に接して上記半導体基板中に形成され、上記半導体基板と逆導電型の不純物を含む第２導電型の第２の半導体領域と、
上記信号電荷発生用フォトダイオード領域に隣接する信号電荷移送用トランジスタ領域の上記半導体基板上に絶縁膜を介して形成され、制御信号が入力されるゲートと、
上記半導体基板の上記信号電荷移送用トランジスタ領域に隣接する信号電荷蓄積用キャパシタ領域表層部に形成され、上記半導体基板と逆導電型の不純物を上記第２の半導体領域よりも高濃度に含む第２導電型の第３の半導体領域と、
を備えている固体撮像装置の制御方法であって、
信号電荷積分時に上記信号電荷移送用トランジスタの上記ゲートに所定の正電圧を印加することを特徴とする。
【００３９】
本発明に係る固体撮像装置の制御方法の他の実施の形態によれば、
第１導電型の半導体基板と、
上記半導体基板の信号電荷発生用フォトダイオード領域表層部に形成され、上記半導体基板と同一導電型の不純物を上記半導体基板よりも高濃度に含む第１導電型の第１の半導体領域と、
上記第１の半導体領域底面に接して上記半導体基板中に形成され、上記半導体基板と逆導電型の不純物を含む第２導電型の第２の半導体領域と、
上記信号電荷発生用フォトダイオード領域に隣接する信号電荷移送用トランジスタ領域の上記半導体基板上に絶縁膜を介して形成され、制御信号が入力されるゲートと、
上記半導体基板の上記信号電荷移送用トランジスタ領域に隣接する信号電荷蓄積用キャパシタ領域表層部に形成され、上記半導体基板と逆導電型の不純物を上記第２の半導体領域よりも高濃度に含む第２導電型の第３の半導体領域と、
少なくとも一部が上記ゲート直下に延在するように上記半導体基板表層部に形成され、上記半導体基板と逆導電型の不純物を上記第２の半導体領域と同程度の濃度に含む第２導電型の第４の半導体領域と、
を備えている固体撮像装置の制御方法であって、
信号電荷積分時に上記信号電荷移送用トランジスタの上記ゲートに所定の負電圧を印加することを特徴とする。
【００４０】
【発明の実施の形態】
以下、本発明に係る固体撮像装置及びその制御方法の実施の形態について、図面を参照しながら説明する。
【００４１】
図１は、本発明の第１の実施の形態に係る固体撮像装置の構成を模式的に示す説明図である。具体的には、本発明の第１の実施の形態に係る固体撮像装置である４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部、即ち、信号電荷発生用フォトダイオードＰＤ、信号電荷移送用トランジスタＴＲｔｇ及び信号電荷蓄積用キャパシタＣの断面構造、並びに、信号電荷積分時に信号電荷移送用トランジスタＴＲｔｇのゲートに印加する所定の正電圧を発生する電圧発生回路１６が示されている。尚、画素の信号発生蓄積部の断面図は、４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部の概略的な平面構成を示す図９における線ＡＡ’に沿った断面と同等の箇所の断面を示している。尚、本実施の形態及び後述する各実施の形態では、第１導電型をｐ型、第２導電型をｎ型として説明する。
【００４２】
本発明の第１の実施の形態に係る固体撮像装置における信号電荷発生用フォトダイオードＰＤ、信号電荷移送用トランジスタＴＲｔｇ及び信号電荷蓄積用キャパシタＣは、図１に示すように、ｐ型半導体基板１１に順に隣接して形成されている。ｐ型半導体基板１１は、例えば、ｐ型シリコン基板であり、接地電位ノードＶＳＳに接続されている。
【００４３】
本発明の第１の実施の形態に係る固体撮像装置は、ｐ型半導体基板１１と、ｐ型半導体基板１１の信号電荷発生用フォトダイオードＰＤ領域表層部に形成され、ｐ型半導体基板１１と同一導電型の不純物をｐ型半導体基板１１よりも高濃度に含むｐ＋型半導体領域１４と、ｐ＋型半導体領域１４底面に接してｐ型半導体基板１１中に形成され、ｐ型半導体基板１１と逆導電型の不純物を含むｎ型半導体領域１３と、信号電荷発生用フォトダイオードＰＤ領域に隣接する信号電荷移送用トランジスタＴＲｔｇ領域のｐ型半導体基板１１上に絶縁膜を介して形成され、制御信号ＴＧが入力されるゲート１２と、信号電荷積分時に信号電荷移送用トランジスタＴＲｔｇのゲート１２に印加する所定の正電圧を発生する電圧発生回路１６と、ｐ型半導体基板１１の信号電荷移送用トランジスタＴＲｔｇ領域に隣接する信号電荷蓄積用キャパシタＣ領域表層部に形成され、ｐ型半導体基板１１と逆導電型の不純物をｎ型半導体領域１３よりも高濃度に含むｎ＋型半導体領域１５と、を備えている。
【００４４】
ｎ型半導体領域１３及びｐ＋型半導体領域１４は、信号電荷発生用フォトダイオードＰＤに含まれ、ゲート１２は信号電荷移送用トランジスタＴＲｔｇのゲートに相当し、ｎ＋型半導体領域１５は信号電荷蓄積用キャパシタＣに含まれる。
【００４５】
ｐ型半導体基板１１とゲート１２との間に形成される絶縁膜は、例えば、シリコン酸化膜（ＳｉＯ２）により形成されるが、図面を簡単にするために、図１においては省略している。
【００４６】
フォトダイオードＰＤに備えられたｎ型半導体領域１３は、周囲を逆導電型の半導体領域により包囲されており、周囲の逆導電型の半導体領域とともにｐｎ接合を形成している。そのｐｎ接合部への光入射によりフォトダイオードＰＤは、電荷担体（この場合は電子）を発生し且つ蓄積する。
【００４７】
キャパシタＣに備えられたｎ＋型半導体領域１５は、フォトダイオードＰＤから信号電荷移送用トランジスタＴＲｔｇを介して移送されてきた信号電荷を、ｐ型半導体基板１１とともに形成するｐｎ接合により蓄積する。キャパシタＣに蓄積された信号電荷は、後に、信号電荷検出用トランジスタＴＲｄ（図８参照）により検出される。
【００４８】
そして、本発明の第１の実施の形態に係る固体撮像装置は、信号電荷積分時に信号電荷移送用トランジスタＴＲｔｇのゲート１２に印加する所定の正電圧を発生する電圧発生回路１６を備えている点に特徴がある。
【００４９】
所定の正電圧とは、例えば、電源電圧ＶＤＤの５０％程度を上限とする範囲の正電圧であり、その大きさは素子特性、耐圧等に応じて適当に調整するとよい。
【００５０】
図２は、本発明の第１の実施の形態に係る固体撮像装置における画素の信号発生蓄積部の信号電荷積分時における電位状態を示す電位分布図である。
【００５１】
図２を参照して、本発明の第１の実施の形態に係る固体撮像装置の動作、即ち、本発明の第１の実施の形態に係る固体撮像装置の制御方法について説明する。
【００５２】
本発明の第１の実施の形態に係る固体撮像装置及びその制御方法においては、図２に示すように、信号電荷積分時に信号電荷移送用トランジスタＴＲｔｇの制御ゲート１２に電圧発生回路１６を用いて所定の正電圧を印加する。
【００５３】
所定の正電圧とは、上述のように、例えば、電源電圧ＶＤＤの５０％程度を上限とする範囲の正電圧であり、図２の例では、電源電圧ＶＤＤが３Ｖであるのに対して、所定の正電圧は０．５Ｖとされている。
【００５４】
電圧発生回路１６によって信号電荷積分時に信号電荷移送用トランジスタＴＲｔｇの制御ゲート１２に正電圧を印加すると、零電位面は閉曲線３１及び３２として示すような形態となる。
【００５５】
この図２に示す零電位面３１及び３２と、図１１に示す零電位面２１及び２２とを比較すると、図２に示す零電位面３２が基板内部に向かって拡大していることが分かる。その結果、二つの零電位面３１，３２の垂直二等分面３４は基板内部に向かって移動させられ、垂直二等分面３４と基板表面との交線も、信号電荷移送用トランジスタＴＲｔｇの制御ゲート１２直下からフォトダイオードＰＤ側へ移動させられることとなる。
【００５６】
ここで、図１１の説明において述べた電子の拡散長ＬＤを空乏層端部からの距離として図２の図面上に描くと、曲面３３のような軌跡となる。そして、二つの零電位面３１，３２の垂直二等分面３４を境界とする電子の流入先の振り分けを考察すると、曲面３３に含まれる領域のうち、垂直二等分面３４よりフォトダイオードＰＤ側の部分、即ち、図２のハッチング領域３３ａに存在する発生再結合中心からの暗電流だけがフォトダイオードＰＤに流入し得ることとなる。
【００５７】
ところが、本発明の第１の実施の形態に係る固体撮像装置及びその制御方法においては、電圧発生回路１６によって信号電荷積分時に信号電荷移送用トランジスタＴＲｔｇの制御ゲート１２に正電圧を印加しているので、垂直二等分面３４と基板表面との交線がフォトダイオードＰＤ側へ移動させられており、ハッチング領域３３ａは、発生再結合中心が高密度に存在する基板表面とゲート絶縁膜との界面から離隔している。
【００５８】
従って、本発明の第１の実施の形態に係る固体撮像装置及びその制御方法においては、基板表面とゲート絶縁膜との界面に存在する高密度な発生再結合中心からの大きな暗電流がフォトダイオードＰＤに流入することがなく、フォトダイオードＰＤへ流入する暗電流を大幅に低減することができ、暗電流に起因する画像劣化を大幅に改善することができる。
【００５９】
図３は、本発明の第２の実施の形態に係る固体撮像装置の断面構造を示す断面図である。具体的には、本発明の第２の実施の形態に係る固体撮像装置である４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部、即ち、信号電荷発生用フォトダイオードＰＤ、信号電荷移送用トランジスタＴＲｔｇ及び信号電荷蓄積用キャパシタＣの断面構造が示されている。尚、画素の信号発生蓄積部の断面図は、４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部の概略的な平面構成を示す図９における線ＡＡ’に沿った断面と同等の箇所の断面を示している。
【００６０】
本発明の第２の実施の形態に係る固体撮像装置における信号電荷発生用フォトダイオードＰＤ、信号電荷移送用トランジスタＴＲｔｇ及び信号電荷蓄積用キャパシタＣは、図３に示すように、ｐ型半導体基板１１に順に隣接して形成されている。ｐ型半導体基板１１は、例えば、ｐ型シリコン基板であり、接地電位ノードＶＳＳに接続されている。
【００６１】
本発明の第２の実施の形態に係る固体撮像装置は、ｐ型半導体基板１１と、ｐ型半導体基板１１の信号電荷発生用フォトダイオードＰＤ領域表層部に形成され、ｐ型半導体基板１１と同一導電型の不純物をｐ型半導体基板１１よりも高濃度に含むｐ＋型半導体領域１４と、ｐ＋型半導体領域１４底面に接してｐ型半導体基板１１中に形成され、ｐ型半導体基板１１と逆導電型の不純物を含むｎ型半導体領域１３と、信号電荷発生用フォトダイオードＰＤ領域に隣接する信号電荷移送用トランジスタＴＲｔｇ領域のｐ型半導体基板１１上に絶縁膜を介して形成され、制御信号ＴＧが入力されるゲート１２と、少なくとも一部がゲート１２直下に延在するようにｐ型半導体基板１１表層部に形成され、ｐ型半導体基板１１と逆導電型の不純物をｎ型半導体領域１３よりも低濃度に含むｎ−型半導体領域１７と、ｐ型半導体基板１１の信号電荷移送用トランジスタＴＲｔｇ領域に隣接する信号電荷蓄積用キャパシタＣ領域表層部に形成され、ｐ型半導体基板１１と逆導電型の不純物をｎ型半導体領域１３よりも高濃度に含むｎ＋型半導体領域１５と、を備えている。
【００６２】
本発明の第２の実施の形態に係る固体撮像装置は、少なくとも一部がゲート１２直下に延在するようにｐ型半導体基板１１表層部に形成され、ｐ型半導体基板１１と逆導電型の不純物をｎ型半導体領域１３よりも低濃度に含むｎ−型半導体領域１７を備えている点に特徴がある。
【００６３】
ｎ−型半導体領域１７の深さは、適当に調整してよいが、例えば、ｎ−型半導体領域１７の底面が基板表面とｎ型半導体領域１３上面との間に位置するような深さとするとよい。
【００６４】
図４は、本発明の第２の実施の形態に係る固体撮像装置における画素の信号発生蓄積部の信号電荷積分時における電位状態を示す電位分布図である。
【００６５】
本発明の第２の実施の形態に係る固体撮像装置においては、図３に示すようにｎ−型半導体領域１７がゲート１２直下のｐ型半導体基板１１表層部に形成されているので、図４に示すように、信号電荷積分時における零電位面は閉曲線４１及び４２として示すような形態となる。
【００６６】
この図４に示す零電位面４１及び４２と、図１１に示す零電位面２１及び２２とを比較すると、図４に示す零電位面４２が基板内部に向かって拡大していることが分かる。その結果、二つの零電位面４１，４２の垂直二等分面４４は基板内部に向かって移動させられ、垂直二等分面４４と基板表面との交線も、信号電荷移送用トランジスタＴＲｔｇの制御ゲート１２直下からフォトダイオードＰＤ側へ移動させられることとなる。
【００６７】
ここで、電子の拡散長ＬＤを空乏層端部からの距離として図４の図面上に描くと、曲面４３のような軌跡となる。そして、二つの零電位面４１，４２の垂直二等分面４４を境界とする電子の流入先の振り分けを考察すると、曲面４３に含まれる領域のうち、垂直二等分面４４よりフォトダイオードＰＤ側の部分、即ち、図４のハッチング領域４３ａに存在する発生再結合中心からの暗電流だけがフォトダイオードＰＤに流入し得ることとなる。
【００６８】
ところが、本発明の第２の実施の形態に係る固体撮像装置においては、ｎ−型半導体領域１７がゲート１２直下のｐ型半導体基板１１表層部に形成されているので、垂直二等分面４４と基板表面との交線がフォトダイオードＰＤ側へ移動させられており、ハッチング領域４３ａは、発生再結合中心が高密度に存在する基板表面とゲート絶縁膜との界面から離隔している。
【００６９】
従って、本発明の第２の実施の形態に係る固体撮像装置においても、基板表面とゲート絶縁膜との界面に存在する高密度な発生再結合中心からの大きな暗電流がフォトダイオードＰＤに流入することがなく、フォトダイオードＰＤへ流入する暗電流を大幅に低減することができ、暗電流に起因する画像劣化を大幅に改善することができる。
【００７０】
本発明の第２の実施の形態に係る固体撮像装置によって得られる効果は、本発明の第１の実施の形態に係る固体撮像装置及びその制御方法とほぼ同様であるが、本発明の第２の実施の形態に係る固体撮像装置においては、信号電荷積分時に信号電荷移送用トランジスタＴＲｔｇの制御ゲート１２に印加する電圧を従来と同様に０Ｖとしてよく、電源電圧と異なる電圧を印加するための電圧発生回路が不要であるという利点がある。
【００７１】
図５は、本発明の第３の実施の形態に係る固体撮像装置の構成を模式的に示す説明図である。具体的には、本発明の第３の実施の形態に係る固体撮像装置である４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部、即ち、信号電荷発生用フォトダイオードＰＤ、信号電荷移送用トランジスタＴＲｔｇ及び信号電荷蓄積用キャパシタＣの断面構造、並びに、信号電荷積分時に信号電荷移送用トランジスタＴＲｔｇのゲートに印加する所定の負電圧を発生する電圧発生回路１９が示されている。尚、画素の信号発生蓄積部の断面図は、４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部の概略的な平面構成を示す図９における線ＡＡ’に沿った断面と同等の箇所の断面を示している。
【００７２】
本発明の第３の実施の形態に係る固体撮像装置における信号電荷発生用フォトダイオードＰＤ、信号電荷移送用トランジスタＴＲｔｇ及び信号電荷蓄積用キャパシタＣは、図３に示すように、ｐ型半導体基板１１に順に隣接して形成されている。ｐ型半導体基板１１は、例えば、ｐ型シリコン基板であり、接地電位ノードＶＳＳに接続されている。
【００７３】
本発明の第３の実施の形態に係る固体撮像装置は、ｐ型半導体基板１１と、ｐ型半導体基板１１の信号電荷発生用フォトダイオードＰＤ領域表層部に形成され、ｐ型半導体基板１１と同一導電型の不純物をｐ型半導体基板１１よりも高濃度に含むｐ＋型半導体領域１４と、ｐ＋型半導体領域１４底面に接してｐ型半導体基板１１中に形成され、ｐ型半導体基板１１と逆導電型の不純物を含むｎ型半導体領域１３と、信号電荷発生用フォトダイオードＰＤ領域に隣接する信号電荷移送用トランジスタＴＲｔｇ領域のｐ型半導体基板１１上に絶縁膜を介して形成され、制御信号ＴＧが入力されるゲート１２と、少なくとも一部がゲート１２直下に延在するようにｐ型半導体基板１１表層部に形成され、ｐ型半導体基板１１と逆導電型の不純物をｎ型半導体領域１３と同程度の濃度に含むｎ型半導体領域１８と、信号電荷積分時に信号電荷移送用トランジスタＴＲｔｇのゲート１２に印加する所定の負電圧を発生する電圧発生回路１９と、ｐ型半導体基板１１の信号電荷移送用トランジスタＴＲｔｇ領域に隣接する信号電荷蓄積用キャパシタＣ領域表層部に形成され、ｐ型半導体基板１１と逆導電型の不純物をｎ型半導体領域１３よりも高濃度に含むｎ＋型半導体領域１５と、を備えている。
【００７４】
本発明の第３の実施の形態に係る固体撮像装置は、少なくとも一部がゲート１２直下に延在するようにｐ型半導体基板１１表層部に形成され、ｐ型半導体基板１１と逆導電型の不純物をｎ型半導体領域１３と同程度の濃度に含むｎ型半導体領域１８と、信号電荷積分時に信号電荷移送用トランジスタＴＲｔｇのゲート１２に印加する所定の負電圧を発生する電圧発生回路１９とを備えている点に特徴がある。
【００７５】
ｎ型半導体領域１８の深さは、適当に調整してよいが、例えば、ｎ型半導体領域１８の底面がｎ型半導体領域１３の上面から底面までの間に位置するような深さとするとよい。
【００７６】
また、電圧発生回路１９によりゲート１２に印加する所定の負電圧は、電源電圧ＶＤＤと逆符号の電圧であればよく、その大きさは素子特性、耐圧等に応じて適当に調整するとよい。
【００７７】
図６は、本発明の第３の実施の形態に係る固体撮像装置における画素の信号発生蓄積部の信号電荷積分時における電位状態を示す電位分布図であり、図７は、本発明の第３の実施の形態に係る固体撮像装置における画素の信号発生蓄積部の信号電荷移送後における電位状態を示す電位分布図である。
【００７８】
本発明の第３の実施の形態に係る固体撮像装置においては、図５に示すようにｎ型半導体領域１８がゲート１２直下のｐ型半導体基板１１表層部に形成されており、図６に示すように、信号電荷積分時に信号電荷移送用トランジスタＴＲｔｇの制御ゲート１２に電圧発生回路１９を用いて所定の負電圧を印加するので、制御ゲート１２直下に正孔を充満させて、基板表面近傍に、零電位に固定される、いわゆるピニング状態を発生させることができ、信号電荷積分時における零電位面は閉曲線５１として示すような形態となる。そして、その状態で信号電荷積分動作を行うことが可能である。
【００７９】
このとき、零電位面５１は、図６に示すように、基板内部において大きく拡張していることが分かる。一方、零電位面５１の垂直二等分面５４は、基板表面に対して比較的大きな角度で交わっている。
【００８０】
ここで、電子の拡散長ＬＤを空乏層端部からの距離として図６の図面上に描くと、曲面５３のような軌跡となる。本発明の第３の実施の形態に係る固体撮像装置においては、基板表面とゲート絶縁膜との界面における正孔密度が非常に大きくなることから、この曲面５３の形態に示されるように、基板表面近傍における電子の拡散長ＬＤが極端に小さくなる。
【００８１】
そして、零電位面５１の垂直二等分面５４を境界とする電子の流入先の振り分けを考察すると、曲面５３に含まれる領域のうち、垂直二等分面５４よりフォトダイオードＰＤ側の部分、即ち、図６のハッチング領域５３ａに存在する発生再結合中心からの暗電流だけがフォトダイオードＰＤに流入し得ることとなる。
【００８２】
本発明の第３の実施の形態に係る固体撮像装置においては、垂直二等分面５４が基板表面に対して比較的大きな角度で交わっているものの、ゲート１２直下の基板表面近傍にピニング状態が発生しているため、上述のように、基板表面近傍における電子の拡散長ＬＤが極端に小さくなっており、結果として、ハッチング領域５３ａは、発生再結合中心が高密度に存在する基板表面とゲート絶縁膜との界面から離隔している。
【００８３】
従って、本発明の第３の実施の形態に係る固体撮像装置においては、基板表面とゲート絶縁膜との界面に存在する高密度な発生再結合中心からの大きな暗電流がフォトダイオードＰＤに流入することがなく、フォトダイオードＰＤへ流入する暗電流を大幅に低減することができ、暗電流に起因する画像劣化を大幅に改善することができる。
【００８４】
尚、本発明の第３の実施の形態に係る固体撮像装置において、フォトダイオードＰＤに蓄積された信号電荷をキャパシタＣに移送するには、例えば、図７に示すように、適当な電圧（移送効率を考慮すると、０Ｖ乃至正電圧）を制御ゲート１２に印加するとよい。
【００８５】
【発明の効果】
以上説明したように、本発明の各実施の形態に係る固体撮像装置及びその制御方法は、発生した暗電流がフォトダイオードＰＤ側ではなくキャパシタＣ側に流れていくような電位状態を発生させること、及び、基板表面とゲート絶縁膜との界面近傍における電子の拡散長ＬＤが極端に小さくなるように界面近傍における正孔密度が非常に大きい状態を発生させることの一方又は両方を実現することにより、積分中の信号電荷に混入する暗電流を大幅に低減することができ、暗電流に起因する画像劣化の大幅な改善を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る固体撮像装置の構成を模式的に示す説明図である。
【図２】本発明の第１の実施の形態に係る固体撮像装置における画素の信号発生蓄積部の信号電荷積分時における電位状態を示す電位分布図である。
【図３】本発明の第２の実施の形態に係る固体撮像装置の断面構造を示す断面図である。
【図４】本発明の第２の実施の形態に係る固体撮像装置における画素の信号発生蓄積部の信号電荷積分時における電位状態を示す電位分布図である。
【図５】本発明の第３の実施の形態に係る固体撮像装置の構成を模式的に示す説明図である。
【図６】本発明の第３の実施の形態に係る固体撮像装置における画素の信号発生蓄積部の信号電荷積分時における電位状態を示す電位分布図である。
【図７】本発明の第３の実施の形態に係る固体撮像装置における画素の信号発生蓄積部の信号電荷移送後における電位状態を示す電位分布図である。
【図８】４トランジスタ型ＣＭＯＳセンサの構成を示す回路図である。
【図９】４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部の概略的な平面構成を示す平面図である。
【図１０】４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部の断面構造を示す断面図である。
【図１１】４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部の信号電荷積分時における電位状態を示す電位分布図である。
【図１２】４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部の信号電荷移送後における電位状態を示す電位分布図である。
【図１３】４トランジスタ型ＣＭＯＳセンサにおける画素の信号発生蓄積部の発生再結合中心密度と基板表面からの深さとの関係を示すグラフである。
【符号の説明】
１  画素
２  垂直信号線
３  定電流源
４  選択回路
１１  ｐ型半導体基板
１２  ゲート
１３  ｎ型半導体領域
１４  ｐ＋型半導体領域
１５  ｎ＋型半導体領域
１６  電圧発生回路
１７  ｎ−型半導体領域
１８  ｎ型半導体領域
１９  電圧発生回路
ＰＤ  信号電荷発生用フォトダイオード
ＴＲｔｇ  信号電荷移送用トランジスタ
Ｃ  信号電荷蓄積用キャパシタ
ＴＲｄ  信号電荷検出用トランジスタ
ＴＲｓｅｌ  画素選択用トランジスタ
ＴＲｒｓ  信号電荷リセット用トランジスタ
【図１】
2004303968.tif 000003
【図２】
2004303968.tif 000004
【図３】
2004303968.tif 000005
【図４】
2004303968.tif 000006
【図５】
2004303968.tif 000007
【図６】
2004303968.tif 000008
【図７】
2004303968.tif 000009
【図８】
2004303968.tif 000010
【図９】
2004303968.tif 000011
【図１０】
2004303968.tif 000012
【図１１】
2004303968.tif 000013
【図１２】
2004303968.tif 000014
【図１３】
2004303968.tif 000015