(57)【要約】【課題】大電流駆動可能なパワーＭＯＳＦＥＴを出力段に採用した負荷駆動回路に流れる微小負荷電流を精度良く検出する。【解決手段】ドレインに接続された負荷の負荷電流を開閉するパワーＭＯＳＦＥＴと、電流検出の基準となる定電流の供給をドレインに受けるＭＯＳＦＥＴとをソース共通、ドレイン共通に接続してカレントミラー回路を構成する。前記パワーＭＯＳＦＥＴのドレイン−ソース間電圧が基準電圧より低くならないように該ＭＯＳＦＥＴのゲート−ソース間電圧を制御する電圧フィードバック回路を設ける。前記２つのＭＯＳＦＥＴのドレイン−ソース間電圧を電圧比較回路で比較して電流検出を行なう。【選択図】　図１
2004140423.tif 000002
【特許請求の範囲】
【請求項１】
ドレインに接続された負荷の電流を開閉するパワーＭＯＳＦＥＴと、該パワーＭＯＳＦＥＴのドレイン電流を一定の比率で小電流にミラーするＭＯＳＦＥＴであってそのドレインに電流検出の基準となる定電流の供給を受けるＭＯＳＦＥＴとをソース共通、ドレイン共通に接続したカレントミラー回路と、前記２つのＭＯＳＦＥＴのドレイン−ソース間電圧を比較する電圧比較回路とを備えた電流検出機能付き負荷駆動回路であって、前記パワーＭＯＳＦＥＴのドレイン−ソース間電圧が基準電圧より小さくならないように該パワーＭＯＳＦＥＴのゲート−ソース間電圧を制御する電圧フィードバック回路を設けたことを特徴とする電流検出機能付き負荷駆動回路。
【請求項２】
前記各ＭＯＳＦＥＴの代わりにＩＧＢＴを使用することを特徴とする請求項１に記載の電流検出機能付き負荷駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、大電流駆動可能なパワーＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等の電圧駆動型トランジスタを出力段に採用した負荷駆動回路にかかり、特に、その微小負荷電流域における電流検出機能を備えた負荷駆動回路に関する。
【０００２】
【従来の技術】
パワーＭＯＳＦＥＴ、ＩＧＢＴ等の電圧駆動型トランジスタは、高出力性能と秀でた高速スイッチング性能、及びゲート駆動の容易性が注目され、各種スイッチング電源、自動車電装品、ＯＡ機器等の分野で多用されている。ところが、こうした半導体素子は、過電流に弱いため大電流負荷を駆動する負荷駆動回路では、過電流からこれら素子を保護するための過電流検出回路が必須とされる。また一方、こうした負荷駆動回路は、電流供給の停止が重大な障害をもたらす重要負荷の駆動に使用される場合もある。その場合には、負荷電流が微小な一定値以下になったことを精度良く検出できる負荷電流検出回路が必要となる。
【０００３】
こうした電流検出機能付きの負荷駆動回路に関しては、従来より様々な回路方式が提案されている。図４はそのような負荷駆動回路の一例で、特許文献１に開示されている回路である。大電流開閉用パワーＭＯＳＦＥＴ（以下、メインＭＯＳという）Ｍ１０に電流検出用ＭＯＳＦＥＴ（以下、センスＭＯＳという）Ｍ１１を並列接続してカレントミラー回路を構成する。そして、センスＭＯＳ（Ｍ１１）に直列に電流検出用抵抗（以下、センス抵抗という）Ｒ１０を接続して、その両端の電圧をコンパレータＣＯＭＰ１０にて基準電圧Ｖｒｅｆ１０と比較する。この場合、センスＭＯＳ（Ｍ１１）には、メインＭＯＳ（Ｍ１０）とのトランジスタのセル数の比に比例した電流が流れるので、コンパレータＣＯＭＰ１０の出力信号ＤＥＴ１０により、負荷ＲＬ１０に流れる電流が所定の値より大きいか否かを検出する回路である。
【０００４】
しかし、この回路を大電流負荷駆動用に使用する場合には、センス抵抗Ｒ１０での電力消費を下げる必要性から、カレントミラー比は例えば３０００対１といった大きな比率に設計される。このため、この回路を微小負荷電流の検出に適用する場合、例えば負荷が断線に近い状態になった場合を検出する目的に使用する場合には、センス抵抗Ｒ１０に生ずる出力電圧は極めて微小な値となる。こうした極めて微小な出力電圧をコンパレータＣＯＭＰ１０において基準電圧Ｖｒｅｆ１０と比較する場合には、コンパレータＣＯＭＰ１０のオフセット電圧、オフセット電流、それらのドリフト等が影響して高精度な電流検出を行なうことは困難である。また微小で精密な基準電圧Ｖｒｅｆ１０を生成することにも困難が伴うという問題がある。
【０００５】
次に図５は、電流検出機能を備えた大電流負荷駆動回路の他の例である。この回路の場合も、大電流開閉用のメインＭＯＳ（Ｍ１２）にセンスＭＯＳ（Ｍ１３）を並列接続してカレントミラー回路を構成している。負荷ＲＬ１１を流れる電流はメインＭＯＳ（Ｍ１２）によりＯＮ／ＯＦＦ制御される。この回路の場合は、センス抵抗は接続せず、代わりにセンスＭＯＳ（Ｍ１３）に定電流源ＣＳ１０より定電流Ｉｒｅｆ１０を供給する。そして、Ｍ１２とＭ１３のドレイン−ソース間電圧をコンパレータＣＯＭＰ１１で比較することにより、負荷電流の値が所定の電流値より大きいか否かを検出する構成となっている。
【０００６】
この回路も大電流負荷駆動の必要性から、カレントミラー比は、例えば３０００対１といった大きな比率にされている。またこの回路を微小な負荷電流検出用に適用する場合には、比較対象である定電流Ｉｒｅｆ１０は微小な電流にしておく必要があるため、センスＭＯＳ（Ｍ１３）のドレイン−ソース間電圧は、微小な電圧になっている。従って、負荷ＲＬ１１に流れる負荷電流が大きい場合は、メインＭＯＳ（Ｍ１２）のドレイン−ソース間電圧は高く、コンパレータＣＯＭＰ１１に入力されているＭ１２とＭ１３のドレイン電圧差は大きい。この状態ではコンパレータＣＯＭＰ１１のオフセット電圧等が検出精度に影響を与えることはない。
【０００７】
しかし、この回路の場合も図４の回路の場合と同様に、負荷電流が微小になった場合には、メインＭＯＳ（Ｍ１２）のドレイン−ソース間電圧が微小となる。
【０００８】
特に、Ｍ１２は大電流を開閉する必要性から導通時のドレイン−ソース間抵抗が低くなるように設計されているため、微小負荷電流時にはドレイン−ソース間電圧が極めて微小になる。このようにＭ１２、Ｍ１３のドレイン−ソース間電圧が共に微小である場合に、その大小関係をコンパレータＣＯＭＰ１１で検出するときには、コンパレータＣＯＭＰ１１のオフセット電圧、オフセット電流、それらのドリフト等の影響が大きくなって高精度な電流検出は困難となる。
【０００９】
【特許文献１】
米国特許４，５５３，０８４公報（ＦＩＧ．１）
【００１０】
【発明が解決しようとする課題】
本発明は、このような大電流負荷駆動回路において微小負荷電流を検出する際に生ずる前述のような問題点を解決するためになされたものである。その目的は、大電流駆動可能な電圧駆動型トランジスタを出力段に採用した負荷駆動回路であって、負荷電流が微小な一定値以下になったことを精度良く検出することができる電流検出機能を備えた負荷駆動回路を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するための請求項１に記載の発明は、次のように構成した負荷駆動回路である。即ち、ドレインに接続された負荷の電流を開閉するパワーＭＯＳＦＥＴと、該パワーＭＯＳＦＥＴのドレイン電流を一定の比率で小電流にミラーするＭＯＳＦＥＴとをソース共通、ドレイン共通に接続してカレントミラー回路を構成する。小電流を流すＭＯＳＦＥＴのドレインには、電流検出の基準となる定電流を供給する。前記パワーＭＯＳＦＥＴのドレイン−ソース間電圧が基準電圧より小さくならないように該パワーＭＯＳＦＥＴのゲート−ソース間電圧を制御する電圧フィードバック回路を設ける。このような回路で負荷を駆動できるようにすると共に、前記２つのＭＯＳＦＥＴのドレイン−ソース間電圧を電圧比較回路で比較することにより、微小な負荷電流が基準値より大きいか否かを判定する電流検出機能を設けた負荷駆動回路である。
【００１２】
このような構成にしたことにより、電圧フィードバック回路により、負荷電流が微小である場合に、パワーＭＯＳＦＥＴのドレイン−ソース間電圧が基準電圧より小さくならないように、２つのＭＯＳＦＥＴのゲート−ソース間電圧が制御される。その結果、２つのＭＯＳＦＥＴのドレイン−ソース間抵抗の値が、電圧フィードバック回路がない場合に比べて高い値となる。これにより、同じ微小負荷電流、同じ定電流に対する各ＭＯＳＦＥＴのドレイン−ソース間電圧及びその差電圧の値が電圧フィードバック回路がない場合よりも大きくなる。従って、差電圧の正負の判定に対する電圧比較回路のオフセット電圧、オフセット電流、ドリフト等の影響が相対的に減少し、正負の判定精度が向上する。即ち、微小負荷電流域における負荷電流検出精度が向上する効果が得られる。
【００１３】
また、請求項２に記載の発明は、請求項１に記載の負荷駆動回路において、ＭＯＳＦＥＴをＩＧＢＴに置き換えたことを特徴とする電流検出機能付き負荷駆動回路である。
ＩＧＢＴもＭＯＳＦＥＴと同じく電圧駆動型トランジスタであるので、ＩＧＢＴを用いても請求項１に記載の回路と同じような負荷駆動回路を構成できる。そして、請求項１に記載の発明の場合と同様な作用により同様の効果を得ることができる。
【００１４】
【発明の実施の形態】
本発明の負荷駆動回路の一実施の形態につき、図１〜図３を参照して説明する。図１は、本実施形態の構成を示す電気回路図である。
本負荷駆動回路は、大電流を開閉可能なＮチャネル型メインＭＯＳ（Ｍ１）、電流検出用Ｎチャネル型センスＭＯＳ（Ｍ２）、ゲート駆動回路１、電圧フィードバック回路２、コンパレータ（電圧比較回路）ＣＯＭＰ１、定電流回路ＣＳ１、ツェナーダイオードＺＤ１とにより構成される。
【００１５】
負荷ＲＬは、電圧Ｖｄｄを供給する電源ノードＶｄｄとメインＭＯＳ（Ｍ１）のドレインとの間に接続され、その負荷電流ＩｌはＭ１によりＯＮ／ＯＦＦ制御される。負荷ＲＬは抵抗に限らない。センスＭＯＳ（Ｍ２）のドレインと電源ノードＶｃｃの間には定電流源ＣＳ１が接続され、定電流ＩｒｅｆがＭ２のドレインに供給される。Ｍ１、Ｍ２のソースは共に接地ノードＶｓｓに接続される。定電流源ＣＳ１と接地ノードＶｓｓ間にはツェナーダイオードＺＤ１が接続されており、Ｍ２がＯＦＦした状態では、定電流ＩｒｅｆはＺＤ１を通って接地ノードＶｓｓに流れる。
【００１６】
メインＭＯＳ（Ｍ１）とセンスＭＯＳ（Ｍ２）とはソース共通、ゲート共通に接続されてカレントミラー回路を構成している。Ｍ１とＭ２とは特性が近似したもので、そのサイズ比はｎ対１であり、一例においては３０００対１である。このようなサイズ比は、各ＭＯＳ内の並列接続するセル数をこのような比率に設定することで実現することができる。
【００１７】
ゲート駆動回路１は、ＮＰＮトランジスタＭ３、Ｍ４、ツェナーダイオードＺＤ２、抵抗器Ｒ１、Ｒ２により構成される。Ｍ３のベースはゲート駆動回路１の入力端子であり、また本負荷駆動回路の入力端子でもある入力ノードＶｇに接続される。電源ノードＶｃｃとＭ３のコレクタとの間には抵抗器Ｒ１が、同じく電源ノードＶｓｓとＭ４のコレクタとの間には抵抗器Ｒ２が接続される。Ｍ４のベースはＭ３のコレクタに接続される。Ｍ３、Ｍ４のエミッタは共に接地ノードＶｓｓに接続される。Ｍ４のコレクタは、ゲート駆動回路１の出力端子であるノードＮ１に接続される。ノードＮ１は、カレントミラー回路を構成するＭ１、Ｍ２のゲートに接続され、その信号によりＭ１、Ｍ２がＯＮ／ＯＦＦ制御される。ノードＮ１と接地ノードＶｓｓの間にはツェナーダイオードＺＤ２が接続されており、Ｍ４がＯＦＦした場合には、抵抗器Ｒ２を通った電流はＺＤ２を通って接地ノードＶｓｓに流れる。このときＮ１の電位、すなわちＭ１、Ｍ２のゲート電圧は、ツェナーダイオードＺＤ２のツェナー電圧Ｖｚｄ２に維持される。ツェナー電圧Ｖｚｄ２は、Ｍ１、Ｍ２を導通させるのに十分な電圧である。
【００１８】
コンパレータＣＯＭＰ１は、メインＭＯＳ（Ｍ１）とセンスＭＯＳ（Ｍ２）のドレイン−ソース間電圧を比較するためのもので、その反転入力端子にはメインＭＯＳ（Ｍ１）のドレイン電圧が、非反転入力端子にはセンスＭＯＳ（Ｍ２）のドレイン電圧が入力される。出力信号ＤＥＴは、Ｍ１のドレイン電圧がＭ２のドレイン電圧より低くなったときに、“　Ｈｉｇｈ”レベル信号が出力される。
【００１９】
電圧フィードバック回路２は、演算増幅器ＯＰ１とＮＰＮトランジスタＭ５により構成される。演算増幅器ＯＰ１の非反転入力端子にはメインＭＯＳ（Ｍ１）のドレイン電圧が、反転入力端子には図示しない基準電圧生成回路で生成された基準電圧Ｖｒｅｆが入力される。演算増幅器ＯＰ１の出力端子は、トランジスタＭ５のベースに接続される。Ｍ５のコレクタはノードＮ１に、エミッタは接地ノードＶｓｓに接続されている。
【００２０】
次に、このように構成された本実施形態の負荷駆動回路の動作について説明する。
まず、入力ノードＶｇの入力信号が“　Ｌｏｗ　”レベルである場合には、トランジスタＭ３はＯＦＦし、抵抗器Ｒ１を通った電流がＭ４のベースに供給されるためＭ４はＯＮする。これによりノードＮ１の電位、すなわちメインＭＯＳ（Ｍ１）、センスＭＯＳ（Ｍ２）のゲート電位が接地ノードＶｓｓの電位に近い“　Ｌｏｗ　”レベルとなるため、Ｍ１、Ｍ２は共にＯＦＦする。従って、負荷ＲＬには電流は流れない。
【００２１】
次に入力ノードＶｇの入力信号が“　Ｈｉｇｈ”レベルになった場合を説明する。トランジスタＭ３はＯＮし、抵抗器Ｒ１を通った電流はＭ３を通って接地ノードＶｓｓに流れるため、トランジスタＭ４はベース電流が流れなくなってＯＦＦする。
【００２２】
抵抗器Ｒ２を通った電流は、ツェナーダイオードＺＤ２を通って接地ノードＶｓｓに流れる。したがって、ノードＮ１の電位、すなわちＭ１、Ｍ２のゲート電位は、ＺＤ２のツェナー電圧Ｖｚｄ２に上昇し、Ｍ１、Ｍ２は導通する。
【００２３】
負荷ＲＬに電流が流れ、その負荷電流ＩｌがメインＭＯＳ（Ｍ１）を流れることにより、Ｍ１のドレイン−ソース間電圧Ｖｄｓ１は、Ｍ１のドレイン−ソース間抵抗Ｒｄｓ１と負荷電流Ｉｌの積の値となる。一方、センスＭＯＳ（Ｍ２）に流れる電流は定電流Ｉｒｅｆであるので、Ｍ２のドレイン−ソース間電圧Ｖｄｓ２は、Ｍ２のドレイン−ソース間抵抗Ｒｄｓ２と定電流Ｉｒｅｆの積の値となる。このドレイン−ソース間電圧Ｖｄｓ１とＶｄｓ２とがコンパレータＣＯＭＰ１にて比較される。
【００２４】
ここで、メインＭＯＳ（Ｍ１）の出力特性と負荷特性について説明する。図２はＭ１の出力特性線図で、横軸にドレイン−ソース間電圧Ｖｄｓ１、縦軸にドレイン電流Ｉｄ１を目盛り、ゲート−ソース間電圧Ｖｇｓをパラメータとして、Ｉｄ１−Ｖｄｓ１特性曲線を描いたものである。図中の　Ｖｇｓ＝Ｖｚｄ２　の曲線は、ゲート−ソース間電圧ＶｇｓがツェナーダイオードＺＤ２のツェナー電圧Ｖｚｄ２に等しい場合のＩｄ１−Ｖｄｓ１特性曲線を表している。
【００２５】
説明を簡単にするため、負荷ＲＬとして抵抗を考える。負荷ＲＬの抵抗値が低い場合、その負荷直線は図２の負荷直線１のようになる。この負荷直線１と、Ｖｇｓ＝Ｖｚｄ２　のときのＩｄ１−Ｖｄｓ１特性曲線との交点ｅがメインＭＯＳ（Ｍ１）の動作点であり、動作点ｅにおけるドレイン電流はＩｅ、ドレイン−ソース間電圧はＶｅである。
【００２６】
次に、センスＭＯＳ（Ｍ２）の出力特性と負荷特性を説明する。メインＭＯＳ（Ｍ１）とセンスＭＯＳ（Ｍ２）とは、そのサイズ比がｎ対１である以外は同じ構造、同じ特性を持っている。従って、Ｍ２のドレイン電流Ｉｄ２をｎ倍したものを縦軸に、ドレイン−ソース間電圧Ｖｄｓ２を横軸にとり、ゲート−ソース間電圧Ｖｇｓをパラメータとしてｎ・Ｉｄ２−Ｖｄｓ２　特性を描くと、その特性曲線は、Ｍ１の特性曲線と全く同じ曲線となる。即ち、図中の　Ｖｇｓ＝Ｖｚｄ２　の場合のＩｄ１−Ｖｄｓ１　特性曲線は、Ｍ２のゲート−ソース間電圧Ｖｇｓがツェナー電圧Ｖｚｄ２に等しい場合の、ｎ・Ｉｄ２−Ｖｄｓ２　特性曲線をも表している。
【００２７】
次に、センスＭＯＳ（Ｍ２）のドレインに定電流Ｉｒｅｆが流れる場合の負荷特性を説明する。Ｉｒｅｆは定電流源ＣＳ１から供給される定電流であるので、Ｍ２のドレイン電流Ｉｄ２は、Ｍ２のドレイン−ソース間電圧Ｖｄｓ２に無関係に一定値Ｉｒｅｆのままである。従って、ｎ・Ｉｄ２−Ｖｄｓ２　特性線図上では、その負荷曲線は、ドレイン電流　ｎ・Ｉｒｅｆ　から横軸に平行に引いた直線となる。その直線と　Ｖｇｓ＝Ｖｚｄ２　のときのｎ・Ｉｄ２−Ｖｄｓ２　特性曲線との交点ａがＭ１の動作点である。このときのドレイン−ソース間電圧Ｖｄｓ２は、交点ａに対応するＶａとなる。
【００２８】
このような理解の下で、次に電流検出機能について説明する。本明細書での電流検出機能とは、負荷電流Ｉｌの値が、所定の微小電流値より大きいか否かを判定する機能をいう。この所定の微小電流値をＩＬｍｉｎとする。定電流ＩｒｅｆはＩＬｍｉｎ／ｎ　の値に設定される。
【００２９】
まず電圧フィードバック回路２は存在しないものとして、負荷ＲＬの抵抗値を変化させた場合の動作を説明する。負荷ＲＬの抵抗値が低く、従って負荷電流Ｉｌ、即ちメインＭＯＳ（Ｍ１）のドレイン電流Ｉｄ１の値が大きい場合には、Ｍ１の動作点は例えば図２中の交点ｅとなる。一方、センスＭＯＳ（Ｍ２）の動作点は先に説明したように交点ａである。このときのドレイン−ソース間電圧は、Ｍ１はＶｅ、Ｍ２はＶａであり、その差は非常に大きい。このＶｅとＶａの値の大小関係をコンパレータＣＯＭＰ１で検出することは容易であり、コンパレータＣＯＭＰ１のオフセット電圧、オフセット電流等は検出精度に影響を与えない。
【００３０】
次に、負荷ＲＬの抵抗値が非常に高くなり、負荷電流Ｉｌ、即ちメインＭＯＳ（Ｍ１）のドレイン電流Ｉｄ１の値が前記所定の微小電流値ＩＬｍｉｎに近づいた場合を説明する。Ｍ１の負荷直線は、例えば図２中の負荷直線２のようになる。動作点は交点ｃに移る。交点ｃはセンスＭＯＳ（Ｍ２）の動作点ａに非常に近い点である。Ｍ１のドレイン−ソース間電圧Ｖｄｓ１はＶｃに低下し、Ｍ２のドレイン−ソース間電圧Ｖａとの差電圧ΔＶ１は非常に小さな値となる。この差電圧ΔＶ１の値は、所定の微小電流値ＩＬｍｉｎが小さい程、また負荷電流Ｉｌがその値に近い程、小さい値となる。
【００３１】
この差電圧ΔＶ１が微小になると、コンパレータＣＯＭＰ１においてΔＶ１の値の正負の判定をする際に、コンパレータＣＯＭＰ１のオフセット電圧、オフセット電流、それらのドリフト等が大きく影響するようになる。即ち、所定の微小電流値ＩＬｍｉｎが微小であると、負荷電流Ｉｌと所定の微小電流ＩＬｍｉｎとの大小関係を判定する際に、Ｍ１、Ｍ２のドレイン−ソース間電圧Ｖｃ、Ｖａの値、及びその差電圧ΔＶ１の値が小さくなるため、ΔＶ１の正負を正確に判定することが困難になる。
【００３２】
このようにＶｃ、Ｖａ、差電圧ΔＶ１の値が微小になる原因は、メインＭＯＳ（Ｍ１）が大電流駆動用のパワーＭＯＳＦＥＴであるため、導通時のドレイン−ソース間抵抗Ｒｄｓ１の値が非常に低いことにある。従って、前述したようなオフセット電圧等の影響を少なくする対策としては、負荷電流Ｉｌ、即ち、Ｍ１のドレイン電流Ｉｄ１の値が微小であるときの、ドレイン−ソース間抵抗Ｒｄｓ１の値を高くして、Ｖｃ、Ｖａ、差電圧ΔＶ１の値を大きくしてやることが考えられる。ドレイン電流Ｉｄ１の値が所定の微小電流値ＩＬｍｉｎに近いときのドレイン−ソース間抵抗Ｒｄｓ１の値を大きくできれば、Ｖｃ、Ｖａ、差電圧ΔＶ１の値が大きくなってオフセット電圧等の影響が相対的に減少し、差電圧ΔＶ１の大小関係の検出精度が向上するからである。
【００３３】
そこで、本発明の一実施形態の図１の負荷駆動回路では、上記のような考えを実現するために、電圧フィードバック回路２を追加して設けた。
【００３４】
電圧フィードバック回路２の演算増幅器ＯＰ１は、電源ノードＶｃｃからの単一電源Ｖｃｃで動作する回路である。その非反転入力端子には、基準電圧Ｖｒｅｆが入力されている。この基準電圧Ｖｒｅｆは、センスＭＯＳ（Ｍ２）の動作点ａにおけるドレイン−ソース間電圧Ｖａよりも高い値に設定してある。一方、反転入力端子にはメインＭＯＳ（Ｍ１）のドレイン−ソース間電圧Ｖｄｓ１が入力されている。これら２つの入力電圧の差が増幅されてトランジスタＭ５を駆動し、そのコレクタ電流を変化させる。Ｍ５のコレクタはノードＮ１に接続されている。
【００３５】
メインＭＯＳ（Ｍ１）が高い負荷電流Ｉｌで動作している場合、例えば図２の動作点ｅで動作している場合には、そのドレイン−ソース間電圧Ｖｅは、基準電圧Ｖｒｅｆより遥かに高いため、演算増幅器ＯＰ１の出力は、接地ノードＶｓｓの電位に近づき、トランジスタＭ５はＯＦＦする。この状態では、フィードバック回路２の存在は、ノードＮ１の電位に何ら影響を与えない。
【００３６】
この状態から負荷ＲＬの抵抗値が上昇し、メインＭＯＳ（Ｍ１）のドレイン電流Ｉｄ１が小さくなる場合を考える。負荷直線は、図２における負荷直線１から、次第に負荷直線２の方向へ傾いていく。それに伴いＭ１の動作点ｅは次第に交点ａの方向に移動し、Ｍ１のドレイン−ソース間電圧Ｖｄｓ１の値は、次第に小さくなる。このＶｄｓ１の値が基準電圧Ｖｒｅｆより小さくなると、演算増幅器ＯＰ１出力は上昇しトランジスタＭ５にコレクタ電流が流れ始める。このコレクタ電流値が、それまで抵抗器Ｒ２に流れていた電流値（Ｖｃｃ−Ｖｚｄ２）／Ｒ２より小さい間は、ノードＮ１の電位はツェナー電圧Ｖｚｄ２に維持されるため、Ｍ１、Ｍ２は電圧フィードバック回路２の影響を受けない。
【００３７】
負荷ＲＬの抵抗値が更に上昇し、Ｍ１のドレイン−ソース間電圧Ｖｄｓ１が基準電圧Ｖｒｅｆを下回る量が増えると、演算増幅器ＯＰ１の出力が更に上昇してトランジスタＭ５のコレクタ電流が増加し、ついにそのコレクタ電流値が前記（Ｖｃｃ−Ｖｚｄ２）／Ｒ２を越えるようになる。すると、ツェナーダイオードＺＤ２にはもはや電流が流れなくなり、抵抗器Ｒ２を通った電流は全てトランジスタＭ５を通って接地ノードＶｓｓに流れるようになる。この状態になるとノードＮ１の電圧は、ツェナー電圧Ｖｚｄ２より低下を始める。ノードＮ１はＭ１、Ｍ２のゲートに接続されているので、Ｍ１、Ｍ２のゲート−ソース間電圧Ｖｇｓが低下を始めることになる。Ｖｇｓの値が小さくなることによりＭ１の出力特性は、例えば図２のＶｇｓ（小）の曲線のようになる。
【００３８】
メインＭＯＳ（Ｍ１）の特性曲線が、図２のＶｇｓ（小）の曲線のようになった場合、Ｍ１の動作点は交点ｄに移る。交点ｄにおけるＭ１のドレイン−ソース間電圧Ｖｄｓ１は、基準電圧Ｖｒｅｆに等しくなる。なぜなら、演算増幅器ＯＰ１の増幅率は非常に高いため、その反転入力端子に加えられているＶｄｓ１の値は、非反転入力端子に加えられている基準電圧Ｖｒｅｆに等しくなるように電圧フィードバック制御されるからである。
【００３９】
また、この時のセンスＭＯＳ（Ｍ２）の動作点は、交点ｂに移る。動作点ｂにおけるドレイン−ソース電圧Ｖｄｓ２はＶｂとなる。そして、Ｍ１とＭ２のドレイン−ソース間電圧の差は、ＶｒｅｆとＶｂとの差のΔＶ２となる。このΔＶ２の値は、負荷ＲＬの抵抗値が大きかった場合の値ΔＶ１よりも大きな値である。ΔＶ２の値がΔＶ１の値より大きくなる理由は、Ｍ１、Ｍ２のゲート−ソース間電圧Ｖｇｓが、電圧フィードバック回路２の動作により、それ以前のＶｚｄ２から、それよりも低い値に引き下げられ、それによってＭ１、Ｍ２のドレイン−ソース間抵抗Ｒｄｓ１、Ｒｄｓ２の値が増大したためである。
【００４０】
このように、電圧フィードバック回路２により、負荷電流Ｉｌが微小である場合に、メインＭＯＳ（Ｍ１）のドレイン−ソース間電圧Ｖｄｓ１が基準電圧Ｖｒｅｆより小さくならないように、Ｍ１のゲート−ソース間電圧Ｖｇｓ、ひいてはＭ２のゲート−ソース間電圧Ｖｇｓが制御される。その結果、Ｍ１、Ｍ２のドレイン−ソース間抵抗Ｒｄｓ１、Ｒｄｓ２の値が、電圧フィードバック回路２がない場合に比べて大きな値となる。これにより、同じ微小負荷電流Ｉｌ、同じ定電流Ｉｒｅｆに対するＭ１、Ｍ２のドレイン−ソース間電圧Ｖｄｓ１、Ｖｄｓ２　及びその差電圧ΔＶ２の値も電圧フィードバック回路２がない場合よりも大きくなる。従って、差電圧ΔＶ２の正負の判定に対するコンパレータＣＯＭＰ１のオフセット電圧、オフセット電流、ドリフト等の影響が相対的に減少し、正負の判定精度が向上する。即ち、電圧フィードバック回路２を追加したことにより、微小負荷電流域における負荷電流検出精度が向上する効果が得られる。
【００４１】
なお、基準電圧Ｖｒｅｆの値は、大きすぎると負荷電流Ｉｌが大きい時にメインＭＯＳ（Ｍ１）で発生する電力損失が増加するため、必要以上に大きな値にしないように決める。
【００４２】
また、図１中の定電流源ＣＳ１としては、例えば図３に示すようなカレントミラー回路を採用した可変定電流回路を用いる。図３においては、入力電圧Ｖｉｎを可変することにより、トランジスタＭ６のコレクタ電流Ｉｄｃの値を調整することができる。Ｍ６とＭ７とはカレントミラー回路を構成しているので、Ｍ７にはＭ６のコレクタ電流Ｉｄｃと等しい電流が流れる。従って、このＭ７のコレクタ電流を図１中の定電流Ｉｒｅｆとして利用できる。
【００４３】
また、前記実施形態においては、メインＭＯＳ（Ｍ１）、センスＭＯＳ（Ｍ２）として、ＮチャネルＭＯＳＦＥＴを使用したが、代わりに同じ電圧駆動型トランジスタであるＩＧＢＴを使用できることはいうまでもない。
【図面の簡単な説明】
【図１】本発明の一実施形態である負荷駆動回路の回路図である。
【図２】メインＭＯＳとセンスＭＯＳの出力特性線図である。
【図３】定電流回路の一例を示す回路図である。
【図４】従来技術を示す図１相当図である。
【図５】従来技術を示す他の図１相当図である。
【符号の説明】
図面中、１はゲート駆動回路、２は電圧フィードバック回路、ＣＯＭＰ１はコンパレータ（電圧比較回路）、ＣＳ１は定電流回路、Ｉｌは負荷電流、Ｉｒｅｆは定電流、Ｍ１はパワーＭＯＳＦＥＴ（メインＭＯＳ）、Ｍ２はＭＯＳＦＥＴ（センスＭＯＳ）、ＯＰ１は演算増幅器、ＲＬは負荷、Ｖｒｅｆは基準電圧を示す。
【図１】
2004140423.tif 000003
【図２】
2004140423.tif 000004
【図３】
2004140423.tif 000005
【図４】
2004140423.tif 000006
【図５】
2004140423.tif 000007