(57)【要約】【課題】外形寸法を大きくすることなく半導体パッケージの多ピン化を実現し、かつ半導体チップへの電力供給が安定して行なえる半導体装置を安価に提供する。【解決手段】半導体装置は、上面２ａと、上面２ａとは反対側に位置する底面２ｃと、上面２ａおよび底面２ｃの周縁部を連結する側面２ｂとを有するパッケージ２と、上面２ａに設けられた半導体チップ６と、上面２ａおよび側面２ｂの少なくとも一方に設けられて、半導体チップ６と電気的に接続され、かつ外部電極と直接接続される電極１９と、底面２ｃに設けられて、半導体チップ６と電気的に接続されるはんだボール７とを備える。【選択図】　　　　図２
2004063483.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と、前記第１の面とは反対側に位置する第２の面と、前記第１および第２の面の周縁部を連結する側面とを有するベース部と、
前記第１の面に設けられた半導体チップと、
前記第１の面および前記側面の少なくとも一方に設けられて、前記半導体チップと電気的に接続され、かつ外部電極と直接接続される導電性の電極と、
前記第２の面に設けられて、前記半導体チップと電気的に接続される導電性のバンプとを備える、半導体装置。
【請求項２】
前記導電性の電極と電気的に接続される半導体素子をさらに備える、請求項１に記載の半導体装置。
【請求項３】
前記導電性の電極と電気的に接続される受動素子をさらに備える、請求項１または２に記載の半導体装置。
【請求項４】
前記バンプは、電源電位の第１の外部電極に電気的に接続される第１のバンプと、接地電位の第２の外部電極に電気的に接続される第２のバンプとを含み、前記電極は、前記半導体チップとの間で信号の入出力を行なう第３の外部電極に電気的に接続される、請求項１に記載の半導体装置。
【請求項５】
前記電極は、電源電位の第１の外部電極に電気的に接続される第１の電極と、接地電位の第２の外部電極に電気的に接続される第２の電極とを含み、前記バンプは、前記半導体チップとの間で信号の入出力を行なう第３の外部電極に電気的に接続される、請求項１に記載の半導体装置。
【請求項６】
前記第１および第２の電極の少なくとも一方は、所定の方向に延在するように形成される、請求項５に記載の半導体装置。
【請求項７】
前記第１の面に設けられて、前記半導体チップを覆い、かつ前記電極を露出させる絶縁性の被覆部材をさらに備える、請求項４から６のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、一般的には半導体装置に関し、より特定的には、内部に半導体チップを実装し、外部の基板または半導体チップに接続される半導体パッケージに関する。
【０００２】
【従来の技術】
近年、半導体集積回路の大規模化および高機能化が進んでおり、これに伴い半導体パッケージから引き出されるピン数も数百を超えて千以上という数が必要となってきている。このように半導体パッケージから引き出されるピンには、パッケージ内の半導体チップの信号を外部基板または他の半導体チップと相互に接続するための信号入出力ピン、半導体チップに電力供給を行なうための電源ピン、および半導体チップの接地を行なうためのグランドピンがある。半導体集積回路の大規模化および高機能化により、パッケージ内の半導体チップの搭載ゲート数も増大する。このため、半導体チップとの間で信号を入出力するために用いられる信号入出力ピンもより多くの数が必要となっている。
【０００３】
また、半導体チップの動作時において必要となる電流は刻々と変化する。半導体チップ内で急激な電流変化が起こると電源ピンおよびグランドピンに寄生するインダクタンス成分により逆起電力が発生し、半導体チップ内での電圧変動の原因となる。このような電源電圧の変動により半導体チップ内にノイズが発生し基準電位が変動するため、半導体集積回路の動作が不安定になるという問題が発生する。
【０００４】
同一半導体チップで同一条件下における動作を考えた場合、半導体チップに流れ込む電流量は一定であるため電源ピンおよびグランドピンの数が多いほど１ピン当たりに流れる電流量は小さくなる。このため、各ピンに発生する逆起電力も小さくなり、半導体チップ内に生じる電圧変動を抑制することができる。以上のような理由から、電源ピンおよびグランドピンの数を多く確保する必要がある。
【０００５】
このような半導体パッケージの多ピン化の要求に対応するものとして、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）、およびＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）パッケージが良く知られている。図１５は、ＱＦＰの外観を示す斜視図である。
【０００６】
図１５を参照して、ＱＦＰ１０１では、プラスチックなどからなるパッケージ１０２の四側面１０２ａから複数のリード端子１０３が引き出されている。パッケージ１０２内では、図示しない半導体チップが実装されており、この半導体チップとリード端子１０３を構成するリードフレームとがボンディングワイヤにより接続されている。このような構成をとるＱＦＰ１０１では、複数のリード端子１０３が形成されるピッチを狭くすることでパッケージ１０２から引き出されるリード端子１０３の本数を増やすことができる。
【０００７】
図１６は、ＢＧＡパッケージの外観を示す斜視図である。図１７は、図１６中の矢印ＸＶＩＩが示す方向から見たＢＧＡパッケージの底面図である。
【０００８】
図１６および図１７を参照して、ＢＧＡパッケージ１１１では、パッケージ１１２の底面１１２ａに導電性のボール１１３が格子状に設けられている。ボール１１３は、パッケージ１１２内の図示しない半導体チップに電気的に接続されている。ボール１１３は、はんだまたは金などにより形成されており、ボール１１３が直接プリント基板などにはんだ付けされる。上述のＱＦＰ１０１では外部端子の出し方が１次元的であるのに対して、ＢＧＡパッケージ１１１は外部端子を２次元的に取り出しているため、より多くのピン数を備えた半導体パッケージを実現することができる。
【０００９】
【発明が解決しようとする課題】
一方、半導体集積回路を小型化および低コスト化する要求も高まっている。半導体集積回路の低コスト化という点においては、ＱＦＰ１０１は比較的安価に製造できるという利点を有する。しかし、半導体パッケージのさらなる多ピン化の要求に応えるためリード端子１０３のピッチを狭くする場合、リード端子１０３のろう付け限界などから制約を受ける。このため、ＱＦＰでさらにピン数を増やすと半導体パッケージの外形寸法が大型になってしまい、半導体集積回路の小型化を実現することができない。
【００１０】
また、ＢＧＡパッケージ１１１では、導電性のボール１１３のサイズ、またはボール１１３が形成されるピッチを小さくすることによって高密度にボール１１３を配置し、さらなる多ピン化を実現することができる。しかしこの場合、パッケージ１１２内部で図示しない半導体チップとボール１１３とを接続する配線構造が複雑になり、半導体集積回路の製造コストが増大するという問題が発生する。
【００１１】
そこでこの発明の目的は、上記の課題を解決することであり、外形寸法を大きくすることなく半導体パッケージの多ピン化を実現し、かつ半導体チップへの電力供給が安定して行なえる半導体装置を安価に提供することである。
【００１２】
【課題を解決するための手段】
この発明に従った半導体装置は、第１の面と、第１の面とは反対側に位置する第２の面と、第１および第２の面の周縁部を連結する側面とを有するベース部と、第１の面に設けられた半導体チップと、第１の面および側面の少なくとも一方に設けられて、半導体チップと電気的に接続され、かつ外部電極と直接接続される導電性の電極と、第２の面に設けられて、半導体チップと電気的に接続される導電性のバンプとを備える。
【００１３】
このように構成された半導体装置によれば、第１の面および側面の少なくとも一方に設けられた導電性の電極と、第２の面に設けられた導電性のバンプとが、半導体装置が備える半導体チップを、外部の基板または他の半導体チップなどと電気的に接続するために用いられる。このようにベース部が有する第１の面および側面の少なくとも一方に導電性の電極を設けることにより、底面に導電性のバンプを平面的に配置したＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）パッケージと比較して、ピン数を増やすことができる。これにより、半導体装置の外形寸法を大きくすることなく、より多くのピン数を有する半導体装置を実現することができる。また、ピン数を増やすことによって、半導体チップに電力供給を行なうための電源ピン、および半導体チップの接地を行なうためのグランドピンにより多くのピン数を振り分けることができるので、半導体チップの電力供給および接地を安定して行なうことができる。さらに、第２の面に設けられる導電性のバンプのサイズ、またはバンプが形成されるピッチを小さくしなくても半導体装置のピン数を増やすことができるので、ベース部内の配線構造が複雑にならず半導体装置を安価に製造することができる。
【００１４】
また好ましくは、半導体装置は、導電性の電極と電気的に接続される半導体素子をさらに備える。このように構成された半導体装置によれば、たとえばベース部の第１の面に設けられた導電性の電極に、半導体素子としての半導体チップを電気的に接続し、この半導体チップを第１の面側から見てベース部の第１の面に設けられている半導体チップと重なり合うように配置する。これにより、第１の面側から見た半導体装置の投影面積を大きくすることなく、半導体チップを高密度に実装することができる。
【００１５】
また好ましくは、半導体装置は、導電性の電極と電気的に接続される受動素子をさらに備える。このように構成された半導体装置によれば、ベース部の第１の面および側面の少なくとも一方に設けられた導電性の電極に、受動素子である抵抗素子、コンデンサ素子またはインダクタンス素子などを接続する。これら抵抗素子、コンデンサ素子およびインダクタンス素子の抵抗値、容量値およびインダクタンス値を所定の値にすることで、所望の回路構成を得ることができる。
【００１６】
また好ましくは、バンプは、電源電位の第１の外部電極に電気的に接続される第１のバンプと、接地電位の第２の外部電極に電気的に接続される第２のバンプとを含む。電極は、半導体チップとの間で信号の入出力を行なう第３の外部電極に電気的に接続される。このように構成された半導体装置によれば、バンプ側では半導体チップへの電力の供給および半導体チップの接地を行ない、電極側では半導体チップの信号の入出力を行なっている。このようにバンプおよび電極のそれぞれに接続される外部電極の種類を別々にしておくことで、ベース部内で半導体チップからバンプおよび電極に達する配線の経路が取り易くなる。
【００１７】
また好ましくは、電極は、電源電位の第１の外部電極に電気的に接続される第１の電極と、接地電位の第２の外部電極に電気的に接続される第２の電極とを含む。バンプは、半導体チップとの間で信号の入出力を行なう第３の外部電極に電気的に接続される。このように構成された半導体装置によれば、電極側では半導体チップへの電力の供給および半導体チップの接地を行ない、バンプ側では半導体チップの信号の入出力を行なっている。このようにバンプおよび電極のそれぞれに接続される外部電極の種類を別々にしておくことで、ベース部内で半導体チップからバンプおよび電極に達する配線の経路が取り易くなる。
【００１８】
また好ましくは、第１および第２の電極の少なくとも一方は、所定の方向に延在するように形成される。このように構成された半導体装置によれば、電源電位の第１の外部電極に電気的に接続される第１の電極、および接地電位の第２の外部電極に電気的に接続される第２の電極の少なくとも一方を所定方向に延在させることによって第１および第２の電極を流れる電流量を大きくすることができる。これにより、半導体チップの電力供給および接地を安定して行なうことができる。
【００１９】
また、第１および第２の電極の少なくとも一方を所定方向に延在させて形成すれば、半導体装置の表面実装工程を容易に行なうことができる。半導体装置をプリント基板などに実装する表面実装工程では、半導体装置に形成されたピンの位置に対応するようにプリント基板上にはんだパターンを形成し、このはんだパターンに合わせて半導体装置を位置決めする。その後、リフロー工程によりプリント基板上のはんだを溶解して半導体装置をプリント基板に取付ける。このため、半導体装置に形成されているピン形状が小さかったりピン間のピッチが狭い場合には、リフロー工程でピンが曲がったり隣接するはんだ同士が接触し短絡したりするおそれがある。したがって、第１および第２の電極の少なくとも一方を所定方向に延在させることによって、半導体装置の表面実装工程における上述の問題を回避し、半導体装置を容易にプリント基板などに実装することができる。
【００２０】
また好ましくは、第１の面に設けられて、半導体チップを覆い、かつ電極を露出させる絶縁性の被覆部材をさらに備える。このように構成された半導体装置によれば、半導体チップを覆う絶縁性の被覆部材により半導体チップが外部と物理的または化学的接触を起こすことを防止できる。
【００２１】
【発明の実施の形態】
この発明の実施の形態について、図面を参照して説明する。
【００２２】
（実施の形態１）
図１は、この発明の実施の形態１における半導体装置を示す斜視図である。図２は、図１に示す半導体装置の内部を表わす斜視図である。
【００２３】
図１および図２を参照して、半導体装置１は、直方体形状を有するパッケージ２と、パッケージ２の上面２ａの中央部に設けられた半導体チップ６と、パッケージ２の上面２ａの周縁部に沿って複数形成されたパッド３と、パッケージ２の底面２ｃに複数設けられたはんだボール７とを備える。
【００２４】
パッド３は、外部から半導体チップ６に電力供給を行なう電源接続用パッド３ａと、半導体チップ６の接地を行なうグランド接地用パッド３ｂとが交互に配置されて設けられている。パッド３にはそれぞれ、パッケージ２の側面２ｂの外側に延び、その後はんだボール７が位置する高さまで下方に延びて形成されたリード端子５がはんだ付けにより接続されている。リード端子５は、鉄−ニッケル（Ｆｅ−Ｎｉ）合金、または銅（Ｃｕ）合金により形成されている。このように形成された一対の電源接続用パッド３ａおよびリード端子５によって電源接続用電極１９ａを、同様に一対のグランド接地用パッド３ｂおよびリード端子５によってグランド接地用電極１９ｂを構成している。
【００２５】
なお図２では、パッケージ２の上面２ａの周縁部に沿って複数のパッド３を形成したが、パッド３をパッケージ２の側面２ｂに設けて、このパッド３にリード端子５を接続してもよい。また、パッド３をパッケージ２の上面２ａおよび側面２ｂの両方に設けて、それぞれの位置に設けられたパッド３から引き出されるリード端子５が互いに接触しないように、リード端子５をパッド３に接続してもよい。
【００２６】
半導体装置１の表面実装工程において、電源接続用パッド３ａから引き出されたリード端子５は、半導体装置１を実装するプリント基板などに設けられた電源電位の外部電極に、グランド接地用パッド３ｂから引き出されたリード端子５は、プリント基板などに設けられた接地電位の外部電極に接続される。同様の工程において、はんだボール７は、プリント基板などに設けられ、半導体チップ６との間で信号の入出力を行なう外部電極に接続される。
【００２７】
半導体チップ６およびパッド３を覆うように、パッケージ２の上面２ａ上にパッケージ１６が設けられている。パッケージ２および１６の境界面からリード端子５が引き出される形でパッケージ１６が設けられており、はんだボール７が位置する下方に向って延びるリード端子５の部分がパッケージ１６から露出している。パッケージ２および１６は、エポキシ樹脂またはシリコーン樹脂などの樹脂から形成され、適宜、硬化剤または充填剤などの添加剤がブレンドされる。このように半導体チップ６を覆うパッケージ１６を設けることによって、半導体チップ６が外部と物理的または化学的接触を起こすことを防止できる。
【００２８】
図３は、図１中の矢印ＩＩＩに示す方向から見た半導体装置の底面図である。はんだボール７は、パッケージ２の底面２ｃの大部分を覆って格子状に配置されている。はんだボール７をはんだ以外の金などによって形成してもよい。
【００２９】
図４は、図２中のＩＶ−ＩＶ線上に沿った断面図である。図４を参照して、半導体チップ６はフリップチップ方式のチップであり、半導体チップ６の端子面とパッケージ２の上面２ａとが向い合うように、半導体チップ６がはんだボール８を介して設けられている。はんだボール８をはんだ以外の金などによって形成してもよい。はんだボール８は、半導体チップ６に電力供給を行なう電源接続用はんだボール８ａと、半導体チップ６の接地を行なうグランド接地用はんだボール８ｂと、半導体チップ６に信号の入出力を行なう信号入出力用はんだボール８ｃとから構成されている。
【００３０】
パッケージ２内部は多層構造になっており、上面２ａに近い側から、グランド接地用プレーン１１および電源接続用プレーン１２が形成されている。電源接続用パッド３ａおよび電源接続用はんだボール８ａから延びる配線１４が電源接続用プレーン１２に接続するように形成されている。グランド接地用パッド３ｂおよびグランド接地用はんだボール８ｂから延びる配線１３がグランド接地用プレーン１１に接続するように形成されている。信号入出力用はんだボール８ｃから延びる配線１５が、電源接続用プレーン１２およびグランド接地用プレーン１１に接触することなくパッケージ２の底面２ｃに設けられたはんだボール７に接続している。
【００３１】
なお、複数形成されている電源接続用はんだボール８ａ同士が互いに電気的に独立している必要はないため、複数の電源接続用はんだボール８ａから延びる配線１４が全て電源接続用プレーン１２に集約されて電源接続用パッド３ａへと接続されている。これと同じことがグランド接地用はんだボール８ｂにも当てはまり、複数のグランド接地用はんだボール８ｂから延びる配線１３が全てグランド接地用プレーン１１に集約されてグランド接地用パッド３ｂへと接続されている。これに対して、複数の信号入出力用はんだボール８ｃを介して半導体チップ６に入出力される信号は互いに独立している必要があるため、個々の配線１５は他の配線から電気的に独立して形成されている。
【００３２】
この発明の実施の形態１に従った半導体装置１は、第１の面としての上面２ａと、上面２ａとは反対側に位置する第２の面としての底面２ｃと、上面２ａおよび底面２ｃの周縁部を連結する側面２ｂとを有するベース部としてのパッケージ２と、上面２ａに設けられた半導体チップ６と、上面２ａおよび側面２ｂの少なくとも一方に設けられて、半導体チップ６と電気的に接続され、かつ外部電極と直接接続される導電性の電極１９と、底面２ｃに設けられて、半導体チップ６と電気的に接続される導電性のバンプとしてのはんだボール７とを備える。
【００３３】
電極１９は、電源電位の第１の外部電極に電気的に接続される第１の電極としての電源接続用電極１９ａと、接地電位の第２の外部電極に電気的に接続される第２の電極としてのグランド接地用電極１９ｂとを含む。はんだボール７は、半導体チップ６との間で信号の入出力を行なう第３の外部電極に電気的に接続される。
【００３４】
半導体装置１は、パッケージ２の上面２ａに設けられて、半導体チップ６を覆い、かつ電極１９を露出させる絶縁性の被覆部材としてのパッケージ１６をさらに備える。
【００３５】
なお、本実施の形態では、電極１９側とはんだボール７側で接続される外部電極の種類を振り分けたが、種類を振り分けずに電極１９およびはんだボール７を任意の外部電極に接続してもよい。一般的に、半導体パッケージのピン配置は接続される他の半導体チップとの位置関係などから設計上の制約を受ける。したがって、このように接続される外部電極の種類を振り分けないことによって、ピン配置をフレキシブルに決定することができる。
【００３６】
このように構成された半導体装置１によれば、パッケージ２の底面２ｃに平面的にはんだボール７が設けられているのに加えて、パッケージ２の上面２ａにパッド３が形成されており、そのパッド３からリード端子５が引き出されている。このため、パッケージの底面に平面的にはんだボールを設けたＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）パッケージと比較して、半導体装置１の外形寸法を大きくすることなく、より多くのピン（電極）を設けることができる。これにより、半導体パッケージの多ピン化の要求に応える半導体装置を実現することができる。
【００３７】
また、半導体装置１では、はんだボール７のサイズを小さくしたり、隣接するはんだボール７のピッチを小さくするという方法によって多ピン化を図っていない。さらにパッケージ２の上面２ａに設けられた電極１９側では半導体チップ６への電力供給および半導体チップ６の接地を行ない、パッケージ２の底面２ｃに設けられたはんだボール７側では半導体チップ６への信号の入出力を行なっている。このため、同種類の配線をパッケージ２の同じ面に導かれるように形成すれば良い。これらの理由から、パッケージ２内の配線構造が複雑にならず半導体装置１を安価に製造することができる。
【００３８】
また、パッケージ２から引き出されるピン数を増やすことで半導体チップ６への電力供給および半導体チップ６の接地を行なうピン数も増えるので、半導体チップ６の電力供給および接地を安定して行なうことができる。これにより、１ピン当たりの流れる電流量は小さくなり、半導体チップ６内に生じる電圧変動を抑制することができる。
【００３９】
（実施の形態２）
図５は、この発明の実施の形態２における半導体装置を示す斜視図である。実施の形態２における半導体装置は、実施の形態１における半導体装置１と比較して、パッケージ２の上面２ａに設けられた半導体チップの形態が異なる。
【００４０】
図５を参照して、パッケージ２の上面２ａには、ワイヤボンディング方式の半導体チップ１７が設けられている。半導体チップ１７の端子面１７ａと、パッケージ２の上面２ａに形成されている図示しない電極パッドとが金（Ａｕ）線などからなるボンディングワイヤ１８によって接続されている。ボンディングワイヤ１８が接続された図示しない電極パッドから、はんだボール７およびパッド３に達する配線がパッケージ２内に形成されている。
【００４１】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。
【００４２】
（実施の形態３）
図６は、この発明の実施の形態３における半導体装置を示す斜視図である。実施の形態３における半導体装置は、実施の形態１における半導体装置１と比較して、パッケージ２の上面２ａに設けられたパッドおよびリード端子の形状が異なる。
【００４３】
図６を参照して、半導体装置２１は、パッケージ２と、パッケージ２の上面２ａに設けられた半導体チップ６およびパッド２３と、パッケージ２の底面２ｃに設けられたはんだボール７とを備える。パッド２３は、外部から半導体チップ６に電力供給を行なう電源接続用パッド２３ａと、半導体チップ６の接地を行なうグランド接地用パッド２３ｂとがあり、それぞれがパッケージ２の上面２ａを規定する一辺の一方端から他方端に向けて延在している。電源接続用パッド２３ａおよびグランド接地用パッド２３ｂのそれぞれが設けられている上面２ａを規定する一辺は、上面２ａにおいて対向する位置関係にある。パッケージ２の側面２ｂの外側に延び、その後はんだボール７が位置する高さまで下方に延びて形成されている電源接続用端子２５が、電源接続用パッド２３ａの一方端から他方端までの大部分と接触するように設けられている。同様の形態で、グランド接地用パッド２３ｂにはグランド接地用端子２６が設けられている。電源接続用パッド２３ａおよび電源接続用端子２５により電源接続用電極３０ａを、グランド接地用パッド２３ｂおよびグランド接地用端子２６によりグランド接地用電極３０ｂを構成している。
【００４４】
図７は、図６中のＶＩＩ−ＶＩＩ線上に沿った断面図である。図７は、半導体装置２１をプリント基板３１上に実装した様子を示している。図７を参照して、電源接続用端子２５のパッド接続部２５ａが電源接続用パッド２３ａに、電源接続用端子２５の基板接続部２５ｂがプリント基板３１に、それぞれ接触面積を大きくして接続されている。同様の形態で、グランド接地用端子２６のパッド接続部２６ａがグランド接地用パッド２３ｂに、グランド接地用端子２６の基板接続部２６ｂがプリント基板３１に接続されている。このように接触面積を大きくした接続の形態が、図６中に示す電源接続用端子２５およびグランド接地用端子２６の一方端から他方端まで続いている。
【００４５】
図８から図１０は、図６に示す半導体装置の変形例を示す斜視図である。図８を参照して、パッケージ２の上面２ａの周縁部に沿って電源接続用パッド２３ａがリング状に形成されている。その電源接続用パッド２３ａのすぐ内側をグランド接地用パッド２３ｂがリング状に形成されている。
【００４６】
図９を参照して、パッケージ２の上面２ａを規定し、かつ隣接する２辺に沿って電源接続用パッド２３ａがＬ字状に形成されている。その電源接続用パッド２３ａが形成された上面２ａの２辺に対向して位置する２辺に沿って、グランド接地用パッド２３ｂがＬ字状に形成されている。
【００４７】
図１０を参照して、パッケージ２の上面２ａを規定し、かつ連続する３辺に沿って電源接続用パッド２３ａがＵ字状に形成されている。電源接続用パッド２３ａと向い合い、かつ電源接続用パッド２３ａの内側に位置するように、グランド接地用パッド２３ｂがＵ字状に形成されている。
【００４８】
図８から図１０には図示していないが、電源接続用パッド２３ａおよびグランド接地用パッド２３ｂには、パッケージ２の底面２ｃに設けられたはんだボール７が位置する高さまで、下方に延びて形成された電源接続用端子２５およびグランド接地用端子２６が互いに接触しないように接続される。
【００４９】
この発明の実施の形態３に従った半導体装置２１は、第１および第２の電極としての電源接続用電極３０ａおよびグランド接地用電極３０ｂの少なくとも一方は、所定の方向に延在するように形成される。
【００５０】
このように構成された半導体装置２１によれば、電源接続用パッド２３ａと電源接続用端子２５との接続部分、グランド接地用パッド２３ｂとグランド接地用端子２６との接続部分、ならびに電源接続用端子２５およびグランド接地用端子２６とプリント基板３１との接続部分において、接触面積がより広くなるように電源接続用電極３０ａおよびグランド接地用電極３０ｂが設けられている。このため、電源接続用電極３０ａおよびグランド接地用電極３０ｂに流れる電流量は大きくなる。これにより、半導体チップ６の電力供給および接地を安定して行なうことができるため、半導体チップ６内での電圧変動を抑制することができる。また、電源接続用端子２５およびグランド接地用端子２６はピン形状の端子と比較して幅広い形状を有するため、半導体装置２１の表面実装工程において、端子が曲がったり端子を接続するはんだ同士が接触して短絡したりするおそれがない。このため、半導体装置２１を容易にプリント基板３１に実装することができる。
【００５１】
（実施の形態４）
図１１は、この発明の実施の形態４における半導体装置を示す斜視図である。図１１を参照して、半導体装置４１は、外観において実施の形態１における半導体装置１とほぼ同様の構成を備える。但し、パッケージ２の上面２ａには、半導体チップ６に信号の入出力を行なう信号入出力用パッド４２が複数設けられている。それぞれの信号入出力用パッド４２には、パッケージ２の底面２ｃに設けられたはんだボール７が位置する高さまで、下方に延びて形成されているリード端子５が接続されている。一対の信号入出力用パッド４２とリード端子５とで、信号入出力用電極４３を構成している。
【００５２】
信号入出力用パッド４２から引き出されたリード端子５は、半導体装置４１の表面実装工程において、半導体装置４１を実装するプリント基板などに設けられ、半導体チップ６との間で信号の入出力を行なう外部電極に接続される。また、はんだボール７は、プリント基板などに設けられた電源電位の外部電極および接地電位の外部電極に接続される。
【００５３】
図１２は、図１１中のＸＩＩ−ＸＩＩ線上に沿った断面図である。図１２を参照して、パッケージ２の底面２ｃに設けられたはんだボール７は、半導体チップ６に電力供給を行なう電源接続用はんだボール７ａと、半導体チップ６の接地を行なうグランド接地用はんだボール７ｂとから構成されている。
【００５４】
パッケージ２の上面２ａおよび底面２ｃにそれぞれ設けられた電源接続用はんだボール８ａおよび７ａから延びる配線１４が電源接続用プレーン１２に接続するように形成されている。同様に、パッケージ２の所定位置にそれぞれ設けられたグランド接地用はんだボール８ｂおよび７ｂから延びる配線１３がグランド接地用プレーン１１に接続するように形成されている。信号入出力用はんだボール８ｃから延びる配線１５が、電源接続用プレーン１２およびグランド接地用プレーン１１に接触することなく信号入出力用パッド４２に接続している。
【００５５】
この発明の実施の形態４に従った半導体装置４１は、バンプとしてのはんだボール７は、電源電位の第１の外部電極に電気的に接続される第１のバンプとしてのはんだボール７ａと、接地電位の第２の外部電極に電気的に接続される第２のバンプとしてのはんだボール７ｂとを含む。電極としての信号入出力用電極４３は、半導体チップ６との間で信号の入出力を行なう第３の外部電極に電気的に接続される。
【００５６】
このように構成された半導体装置４１によれば、パッケージ２の上面２ａに設けられた電極４３側では半導体チップ６への信号の入出力を行ない、パッケージ２の底面２ｃに設けられたはんだボール７側では半導体チップ６への電力供給および半導体チップ６の接地を行なっている。このため、同種類の配線をパッケージ２の同じ面に導かれるように形成すれば良い。これにより、パッケージ２内の配線構造が複雑にならず半導体装置４１を安価に製造することができる。
【００５７】
（実施の形態５）
図１３は、この発明の実施の形態５における半導体装置を示す斜視図である。図１３を参照して、半導体装置５１は、パッケージ２と、パッケージ２の上面２ａに設けられた半導体チップ６およびパッド５２と、パッケージ２の底面２ｃに複数設けられたはんだボール７と、パッケージ２の上面２ａで、かつ上面２ａ側から見て半導体チップ６と重なるように位置決めされた半導体パッケージ５３とを備える。パッケージ２の内部では、半導体チップ６からパッド５２およびはんだボール７に達する配線が形成されている。
【００５８】
半導体パッケージ５３の内部には、外部電極としての半導体チップ５５が実装されており、半導体チップ５５のまわりをエポキシ樹脂またはシリコーン樹脂などの樹脂が覆っている。半導体パッケージ５３の側面からは半導体チップ５５と電気的に接続されたリード端子５４が引き出されている。リード端子５４とパッド５２とがはんだ付けにより接続されて、半導体パッケージ５３が位置決めされている。
【００５９】
半導体チップ６は、リード端子５４およびパッド５２を介して半導体チップ５５と信号の入出力を行なう。はんだボール７はプリント基板などに接続され、半導体チップ６の電力供給、接地、および信号の入出力に用いられる。
【００６０】
この発明の実施の形態５に従った半導体装置５１は、導電性の電極としてのパッド５２と電気的に接続される半導体素子としての半導体チップ５５をさらに備える。
【００６１】
このように構成された半導体装置５１によれば、半導体パッケージ５３と半導体チップ６とが重なり合うように半導体パッケージ５３を位置決めしているので、パッケージ２の上面２ａ側から見た半導体装置５１の投影面積を大きくしないで、半導体チップを高密度に実装することができる。
【００６２】
（実施の形態６）
図１４は、この発明の実施の形態６における半導体装置を示す斜視図である。図１４を参照して、半導体装置６１は、パッケージ２と、パッケージ２の上面２ａに設けられた半導体チップ６、ならびにパッド６４および６５と、パッケージ２の底面２ｃに複数設けられたはんだボール７と、パッケージ２の上面２ａで、かつ上面２ａ側から見てパッケージ２と重なるように設けられた半導体パッケージ６２および６３とを備える。パッケージ２の内部では、半導体チップ６から、パッド６４および６５、ならびにはんだボール７に達する配線が形成されている。
【００６３】
半導体パッケージ６２の内部には、抵抗素子６６が実装されており、抵抗素子６６のまわりをエポキシ樹脂またはシリコーン樹脂などの樹脂が覆っている。半導体パッケージ６３の内部には、コンデンサ素子６７が実装されており、コンデンサ素子６７のまわりをエポキシ樹脂またはシリコーン樹脂などの樹脂が覆っている。半導体パッケージ６２の側面からは抵抗素子６６と電気的に接続されたリード端子６８が、半導体パッケージ６３の側面からはコンデンサ素子６７と電気的に接続されたリード端子６９が引き出されている。
【００６４】
抵抗素子６６およびコンデンサ素子６７は、リード端子６８および６９がそれぞれパッド６４および６５にはんだ付けされて、半導体チップ６と電気的に接続している。はんだボール７はプリント基板などに接続され、半導体チップ６の電力供給、接地、および信号の入出力に用いられる。
【００６５】
この発明の実施の形態６に従った半導体装置６１は、導電性の電極としてのパッド６４および６５と電気的に接続される受動素子としての抵抗素子６６およびコンデンサ素子６７をさらに備える。
【００６６】
このように構成された半導体装置６１によれば、パッケージ２の上面２ａ側から見た半導体装置６１の投影面積を大きくすることなく、抵抗素子６６およびコンデンサ素子６７の抵抗値および容量値を所定の値にして所望の回路構成を得ることができる。
【００６７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００６８】
【発明の効果】
以上説明したように、この発明に従えば、外形寸法を大きくすることなく半導体パッケージの多ピン化を実現し、かつ半導体チップへの電力供給が安定して行なえる半導体装置を安価に提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における半導体装置を示す斜視図である。
【図２】図１に示す半導体装置の内部を表わす斜視図である。
【図３】図１中の矢印ＩＩＩに示す方向から見た半導体装置の底面図である。
【図４】図２中のＩＶ−ＩＶ線上に沿った断面図である。
【図５】この発明の実施の形態２における半導体装置を示す斜視図である。
【図６】この発明の実施の形態３における半導体装置を示す斜視図である。
【図７】図６中のＶＩＩ−ＶＩＩ線上に沿った断面図である。
【図８】図６に示す半導体装置の第１の変形例を示す斜視図である。
【図９】図６に示す半導体装置の第２の変形例を示す斜視図である。
【図１０】図６に示す半導体装置の第３の変形例を示す斜視図である。
【図１１】この発明の実施の形態４における半導体装置を示す斜視図である。
【図１２】図１１中のＸＩＩ−ＸＩＩ線上に沿った断面図である。
【図１３】この発明の実施の形態５における半導体装置を示す斜視図である。
【図１４】この発明の実施の形態６における半導体装置を示す斜視図である。
【図１５】ＱＦＰの外観を示す斜視図である。
【図１６】ＢＧＡパッケージの外観を示す斜視図である。
【図１７】図１６中の矢印ＸＶＩＩが示す方向から見たＢＧＡパッケージの底面図である。
【符号の説明】
１，２１，４１，５１　半導体装置、２，１６　パッケージ、２ａ　上面、２ｂ　側面、２ｃ　底面、６，５５　半導体チップ、７，７ａ，７ｂ　はんだボール、１９，１９ａ，１９ｂ，３０ａ，３０ｂ，４３　電極、５２，６４，６５　パッド、６６　抵抗素子、６７　コンデンサ素子。
【図１】
2004063483.tif 000003
【図２】
2004063483.tif 000004
【図３】
2004063483.tif 000005
【図４】
2004063483.tif 000006
【図５】
2004063483.tif 000007
【図６】
2004063483.tif 000008
【図７】
2004063483.tif 000009
【図８】
2004063483.tif 000010
【図９】
2004063483.tif 000011
【図１０】
2004063483.tif 000012
【図１１】
2004063483.tif 000013
【図１２】
2004063483.tif 000014
【図１３】
2004063483.tif 000015
【図１４】
2004063483.tif 000016
【図１５】
2004063483.tif 000017
【図１６】
2004063483.tif 000018
【図１７】
2004063483.tif 000019