(57)【要約】【課題】ＭＯＳＦＥＴのＡＣ動作でのＩ−Ｖ特性を精度良く測定可能な評価装置を提供する。【解決手段】評価装置１において、ＡＣ入力信号重畳回路１１はＭＯＳＦＥＴのゲート・ソース・ドレイン・基板にＤＣ電圧を印加し、ゲートに微小電圧のＡＣ入力信号を重畳する。ＡＣ成分測定回路１２はその時のソース−ドレイン間に流れる電流のＡＣ成分を測定し、相互コンダクタンス算出回路１３は電流のＡＣ成分の振幅とＡＣ入力信号の振幅との比較を行い、この比からＭＯＳＦＥＴのＡＣ入力信号の周波数における相互コンダクタンスを求める。【選択図】      図１
2004205301.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート・ソース・ドレイン・基板にＤＣ電圧を印加した状態で前記ゲートに微小電圧のＡＣ入力信号を重畳する手段と、前記ゲートに微小電圧のＡＣ入力信号を重畳した時に前記ソースと前記ドレインとの間に流れる電流のＡＣ成分を測定する手段と、この測定した前記ＡＣ成分の振幅と前記ＡＣ入力信号の振幅との比から前記ＭＯＳＦＥＴの前記ＡＣ入力信号の周波数における相互コンダクタンスを求める手段とを有することを特徴とする評価装置。
【請求項２】
前記ＭＯＳＦＥＴは、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造であることを特徴とする請求項１記載の評価装置。
【請求項３】
前記相互コンダクタンスをゲート電圧を掃引しながら測定して前記相互コンダクタンスを前記ゲート電圧で積分することで前記ＡＣ入力信号の周波数近辺におけるドレイン電流を求める手段を含むことを特徴とする請求項１または請求項２記載の評価装置。
【請求項４】
前記ＡＣ入力信号の周波数における前記ＭＯＳＦＥＴの相互コンダクタンスとＤＣでの前記ＭＯＳＦＥＴの相互コンダクタンスとの比と、前記ＭＯＳＦＥＴのボディ電圧としきい値との関係とから前記ＡＣ入力信号が入力されている状態での前記ボディ電圧のＡＣ成分の振幅を求める手段を含むことを特徴とする請求項１または請求項２記載の評価装置。
【請求項５】
前記相互コンダクタンスの測定を前記ゲート電圧が前記ＭＯＳＦＥＴのしきい値の上下０．５Ｖ以内となるバイアス条件で行うことを特徴とする請求項１または請求項２記載の評価装置。
【請求項６】
ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）  ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート・ソース・ドレイン・基板に一定の電圧を印加した状態で前記ドレインに微小電圧のＡＣ入力信号を重畳する手段と、前記ドレインに微小電圧のＡＣ入力信号を重畳した時に前記ソースと前記ドレインとの間に流れる電流のＡＣ成分を測定する手段と、この測定された前記ＡＣ成分の振幅と前記ＡＣ入力信号の振幅との比から前記ＳＯＩ  ＭＯＳＦＥＴの前記ＡＣ入力信号の周波数におけるドレインコンダクタンスを求める手段と、前記ＡＣ入力信号の周波数におけるドレインコンダクタンスとＤＣでの前記ＳＯＩ  ＭＯＳＦＥＴのドレインコンダクタンスとの比と、前記ＳＯＩ  ＭＯＳＦＥＴのボディ電圧としきい値との関係とから前記ＡＣ入力信号が入力されている状態での前記ボディ電圧のＡＣ成分の振幅を求める手段とを有することを特徴とする評価装置。
【請求項７】
ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）  ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート・ソース・ドレイン・基板に一定の電圧を印加した状態で前記ドレインに微小電圧のＡＣ入力信号を重畳する手段と、前記ドレインに微小電圧のＡＣ入力信号を重畳した時に前記ソースと前記ドレインとの間に流れる電流のＡＣ成分を測定する手段と、この測定された前記ＡＣ成分の振幅と前記ＡＣ入力信号の振幅との比から前記ＳＯＩ  ＭＯＳＦＥＴの前記ＡＣ入力信号の周波数におけるドレインコンダクタンスを求める手段と、前記ドレインコンダクタンスの測定をドレイン電圧の絶対値が０．５Ｖ以内であるバイアス条件で行う手段とを有することを特徴とする評価装置。
【請求項８】
ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート・ソース・ドレイン・基板にＤＣ電圧を印加した状態で前記ゲートに微小電圧のＡＣ入力信号を重畳するステップと、前記ゲートに微小電圧のＡＣ入力信号を重畳した時に前記ソースと前記ドレインとの間に流れる電流のＡＣ成分を測定するステップと、この測定した前記ＡＣ成分の振幅と前記ＡＣ入力信号の振幅との比から前記ＭＯＳＦＥＴの前記ＡＣ入力信号の周波数における相互コンダクタンスを求めるステップと、前記相互コンダクタンスの周波数特性の前記ゲート・ソース・ドレイン・基板電圧依存性を前記ＭＯＳＦＥＴをシミュレートする回路シミュレーションによって得られる相互コンダクタンスの周波数特性の前記ゲート・ソース・ドレイン・基板電圧依存性と比較するステップと、前記回路シミュレーションの結果が前記ＭＯＳＦＥＴの測定結果から得られる相互コンダクタンスの周波数特性に近づくように前記回路シミュレーションに用いるパラメータを変化させるステップとを有することを特徴とする回路設計方法。
【請求項９】
前記ＭＯＳＦＥＴは、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造であることを特徴とする請求項１０記載の回路設計方法。
【請求項１０】
前記パラメータが前記ＭＯＳＦＥＴのボディとゲート・ソース・ドレイン・基板との間の容量及び抵抗のいずれかであることを特徴とする請求項１０または請求項１１記載の回路設計方法。
【請求項１１】
ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）  ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート・ソース・ドレイン・基板に一定の電圧を印加した状態で前記ドレインに微小電圧のＡＣ入力信号を重畳するステップと、前記ドレインに微小電圧のＡＣ入力信号を重畳した時に前記ソースと前記ドレインとの間に流れる電流のＡＣ成分を測定するステップと、この測定された前記ＡＣ成分の振幅と前記ＡＣ入力信号の振幅との比から前記ＳＯＩＭＯＳＦＥＴの前記ＡＣ入力信号の周波数におけるドレインコンダクタンスを求めるステップと、前記ドレインコンダクタンスの周波数特性の前記ゲート・ソース・ドレイン・基板電圧依存性を前記ＳＯＩ  ＭＯＳＦＥＴをシミュレートする回路シミュレーションによって得られるドレインコンダクタンスの周波数特性の前記ゲート・ソース・ドレイン・基板電圧依存性と比較するステップと、前記回路シミュレーションの結果が前記ＭＯＳＦＥＴの測定結果から得られるドレインコンダクタンスの周波数特性に近づくように前記回路シミュレーションに用いるパラメータを変化させるステップとを有することを特徴とする回路設計方法。
【請求項１２】
前記変化させるパラメータが前記ＳＯＩ  ＭＯＳＦＥＴのボディと前記ゲート・ソース・ドレイン・基板との間の容量及び抵抗のいずれかであることを特徴とする請求項１３記載の回路設計方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は評価装置及びそれに用いる回路設計方法に関し、特にＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）  ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の評価装置に関する。
【０００２】
【従来の技術】
ＳＯＩ  ＭＯＳＦＥＴでは、ヒストリ効果のため、動作履歴によってオン電流が変化することが知られている。このため、ＳＯＩ  ＭＯＳＦＥＴではＤＣでのＩ−Ｖ特性以外に動的なＩ−Ｖ特性を知る必要がある。
【０００３】
従来、このＩ−Ｖ特性を測定するには、図１５に示すようなパルス測定方式が用いられている。図１５においては、ＭＯＳＦＥＴ１０５のソースをグラウンドに、ドレインを誘導性負荷（Ｌ１）１２１を介して電源に接続し、さらに容量性の素子（Ｃ１）１２２を介してオシロスコープ１２０に接続する。また、ゲートにはパルス発生器１１９を接続する。
【０００４】
パルス発生器１１９から方形波をＭＯＳＦＥＴ１０５に入力すると、ＭＯＳＦＥＴ１０５のドレイン電流の変化によって誘導性負荷（Ｌ１）１２１を流れる電流が変化し、ドレインの電圧が変化する。このドレイン電圧の変化はオシロスコープ１２０によって観測される。誘導性負荷（Ｌ１）１２１の特性が分かっていれば、このドレイン電圧の変化からドレイン電流の変化が求まる。この入力の方形波の振幅とドレイン電流との関係がパルス入力時のＩ−Ｖ特性となる（例えば、非特許文献１参照）。
【０００５】
他の測定方式としては、図１６に示すようなドレインコンダクタンス法と呼ばれる方式がある。この方式ではゲートにＤＣの電圧を加えた状態で、ソースとドレインとにインピーダンスアナライザを接続し、ＡＣ信号を印加しながらソース−ドレイン間の微分コンダクタンスｇD  を測定する。この微分コンダクタンスｇD  をドレイン電圧で積分すると、ＡＣ信号の周波数でのＩ−Ｖ特性が得られる（例えば、非特許文献２参照）。
【０００６】
ＳＯＩ  ＭＯＳＦＥＴの回路設計にはＢＳＩＭ  ＳＯＩ等のＳＯＩ対応ＳＰＩＣＥ（回路シミュレータ）パラメータが使用されている。このパラメータの抽出にはＤＣでのＩ−Ｖ測定の値が用いられている（例えば、非特許文献３参照）。
【０００７】
【非特許文献１】
ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．１６，Ｎｏ．４，ｐ１４５，１９９５
【非特許文献２】
ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｖｏｌ．２７，Ｎｏ．８，ｐ１１８６，１９９２
【非特許文献３】
ＢＳＩＭ  ＰＤ  ２．１  ＭＯＳＦＥＴ  ＭＯＤＥＬ  Ｕｓｅｒｓ´Ｍａｎｕａｌ  ＢＳＩＭ  Ｒｅｓｅａｒｃｈ  Ｇｒｏｕｐ  １９９９
【０００８】
【発明が解決しようとする課題】
パルス測定方式は電圧をオシロスコープで観測するが、オシロスコープの電圧分解能はＤＣの電流計や電圧計に比べて低いために、測定される電圧の精度が低いという問題がある。また、方形波には種々の周波数の信号が含まれているため、特定の周波数におけるＩ−Ｖ特性を得ることができない。
【０００９】
ドレインコンダクタンス法はインピーダンスアナライザを使用するため、パルス測定方式よりも高精度である。しかしながら、ゲート電圧一定で測定するため、実際のＭＯＳＦＥＴの動作とは異なっている。このため、実際のＭＯＳＦＥＴの動作における動的なＩ−Ｖ特性を知ることができないという問題がある。
【００１０】
また、実際の動作における動的なＩ−Ｖ特性が分からないために、ＳＯＩ対応ＳＰＩＣＥパラメータの抽出作業において、動的なＩ−Ｖ特性に対するパラメータのフィッティングが行われない。
【００１１】
そこで、本発明の目的は上記の問題点を解消し、ＭＯＳＦＥＴのＡＣ動作でのＩ−Ｖ特性を精度良く測定することができる評価装置及びそれに用いる回路設計方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明による評価装置は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート・ソース・ドレイン・基板にＤＣ電圧を印加した状態で前記ゲートに微小電圧のＡＣ入力信号を重畳する手段と、前記ゲートに微小電圧のＡＣ入力信号を重畳した時に前記ソースと前記ドレインとの間に流れる電流のＡＣ成分を測定する手段と、この測定した前記ＡＣ成分の振幅と前記ＡＣ入力信号の振幅との比から前記ＭＯＳＦＥＴの前記ＡＣ入力信号の周波数における相互コンダクタンスを求める手段とを備えている。
【００１３】
本発明による他の評価装置は、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）  ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート・ソース・ドレイン・基板に一定の電圧を印加した状態で前記ドレインに微小電圧のＡＣ入力信号を重畳する手段と、前記ドレインに微小電圧のＡＣ入力信号を重畳した時に前記ソースと前記ドレインとの間に流れる電流のＡＣ成分を測定する手段と、この測定された前記ＡＣ成分の振幅と前記ＡＣ入力信号の振幅との比から前記ＳＯＩ  ＭＯＳＦＥＴの前記ＡＣ入力信号の周波数におけるドレインコンダクタンスを求める手段と、前記ＡＣ入力信号の周波数におけるドレインコンダクタンスとＤＣでの前記ＳＯＩ  ＭＯＳＦＥＴのドレインコンダクタンスとの比と、前記ＳＯＩ  ＭＯＳＦＥＴのボディ電圧としきい値との関係とから前記ＡＣ入力信号が入力されている状態での前記ボディ電圧のＡＣ成分の振幅を求める手段とを備えている。
【００１４】
本発明による別の評価装置は、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）  ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート・ソース・ドレイン・基板に一定の電圧を印加した状態で前記ドレインに微小電圧のＡＣ入力信号を重畳する手段と、前記ドレインに微小電圧のＡＣ入力信号を重畳した時に前記ソースと前記ドレインとの間に流れる電流のＡＣ成分を測定する手段と、この測定された前記ＡＣ成分の振幅と前記ＡＣ入力信号の振幅との比から前記ＳＯＩ  ＭＯＳＦＥＴの前記ＡＣ入力信号の周波数におけるドレインコンダクタンスを求める手段と、前記ドレインコンダクタンスの測定をドレイン電圧の絶対値が０．５Ｖ以内であるバイアス条件で行う手段とを備えている。
【００１５】
本発明による回路設計方法は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート・ソース・ドレイン・基板にＤＣ電圧を印加した状態で前記ゲートに微小電圧のＡＣ入力信号を重畳するステップと、前記ゲートに微小電圧のＡＣ入力信号を重畳した時に前記ソースと前記ドレインとの間に流れる電流のＡＣ成分を測定するステップと、この測定した前記ＡＣ成分の振幅と前記ＡＣ入力信号の振幅との比から前記ＭＯＳＦＥＴの前記ＡＣ入力信号の周波数における相互コンダクタンスを求めるステップと、前記相互コンダクタンスの周波数特性の前記ゲート・ソース・ドレイン・基板電圧依存性を前記ＭＯＳＦＥＴをシミュレートする回路シミュレーションによって得られる相互コンダクタンスの周波数特性の前記ゲート・ソース・ドレイン・基板電圧依存性と比較するステップと、前記回路シミュレーションの結果が前記ＭＯＳＦＥＴの測定結果から得られる相互コンダクタンスの周波数特性に近づくように前記回路シミュレーションに用いるパラメータを変化させるステップとを備えている。
【００１６】
本発明による他の回路設計方法は、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）  ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート・ソース・ドレイン・基板に一定の電圧を印加した状態で前記ドレインに微小電圧のＡＣ入力信号を重畳するステップと、前記ドレインに微小電圧のＡＣ入力信号を重畳した時に前記ソースと前記ドレインとの間に流れる電流のＡＣ成分を測定するステップと、この測定された前記ＡＣ成分の振幅と前記ＡＣ入力信号の振幅との比から前記ＳＯＩ  ＭＯＳＦＥＴの前記ＡＣ入力信号の周波数におけるドレインコンダクタンスを求めるステップと、前記ドレインコンダクタンスの周波数特性の前記ゲート・ソース・ドレイン・基板電圧依存性を前記ＳＯＩ  ＭＯＳＦＥＴをシミュレートする回路シミュレーションによって得られるドレインコンダクタンスの周波数特性の前記ゲート・ソース・ドレイン・基板電圧依存性と比較するステップと、前記回路シミュレーションの結果が前記ＭＯＳＦＥＴの測定結果から得られるドレインコンダクタンスの周波数特性に近づくように前記回路シミュレーションに用いるパラメータを変化させるステップとを備えている。
【００１７】
すなわち、本発明の評価装置は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート・ソース・ドレイン・基板にＤＣ電圧を印加した状態で、ゲートに微小電圧のＡＣ入力信号を重畳し、この時にソース−ドレイン間に流れる電流のＡＣ成分を測定し、電流のＡＣ成分の振幅とＡＣ入力信号の振幅との比からＭＯＳＦＥＴのＡＣ入力信号の周波数における相互コンダクタンスを求めている。この場合、ＭＯＳＦＥＴはＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造である。
【００１８】
また、本発明の評価装置では、相互コンダクタンスを、ゲート電圧を掃引しながら測定し、相互コンダクタンスをゲート電圧で積分することで、ＡＣ入力信号の周波数近辺におけるドレイン電流を求めている。
【００１９】
さらに、本発明の評価装置では、ＡＣ入力信号の周波数におけるＭＯＳＦＥＴの相互コンダクタンスとＤＣでのＭＯＳＦＥＴの相互コンダクタンスとの比と、ＭＯＳＦＥＴのボディ電圧としきい値との関係とから、ＡＣ入力信号が入力されている状態でのボディ電圧のＡＣ成分の振幅を求めている。
【００２０】
上述した本発明の評価装置では、相互コンダクタンスの測定をゲート電圧がＭＯＳＦＥＴのしきい値の上下０．５Ｖ以内であるようなバイアス条件で行っている。
【００２１】
本発明の回路設計方法では、相互コンダクタンスの周波数特性のゲート・ソース・ドレイン・基板電圧依存性を、ＳＯＩ  ＭＯＳＦＥＴをシミュレートする回路シミュレーションによって得られる相互コンダクタンスと比較し、回路シミュレーション結果がＭＯＳＦＥＴの測定結果から得られる相互コンダクタンスの周波数特性に近づくように回路シミュレーションに用いるパラメータを変化させている。この場合、変化させるパラメータはＳＯＩ  ＭＯＳＦＥＴのボディとゲート・ソース・ドレイン・基板との間の容量または抵抗である。
【００２２】
本発明の評価装置では、ＳＯＩ  ＭＯＳＦＥＴのゲート・ソース・ドレイン・基板に一定の電圧を印加した状態で、ドレインに微小電圧のＡＣ入力信号を重畳し、この時にソース−ドレイン間に流れる電流のＡＣ成分を測定し、電流のＡＣ成分の振幅とＡＣ入力信号の振幅との比からＳＯＩ  ＭＯＳＦＥＴのＡＣ入力信号の周波数におけるドレインコンダクタンスを求めるとともに、ＡＣ入力信号の周波数におけるドレインコンダクタンスとＤＣでのＳＯＩ  ＭＯＳＦＥＴのドレインコンダクタンスとの比と、ＳＯＩ  ＭＯＳＦＥＴのボディ電圧としきい値との関係とから、ＡＣ入力信号が入力されている状態でのボディ電圧のＡＣ成分の振幅を求めている。
【００２３】
また、本発明の回路設計方法では、ＳＯＩ  ＭＯＳＦＥＴのゲート・ソース・ドレイン・基板に一定の電圧を印加した状態で、ドレインに微小電圧のＡＣ入力信号を重畳し、この時にソース−ドレイン間に流れる電流のＡＣ成分を測定し、電流のＡＣ成分の振幅とＡＣ入力信号の振幅との比からＳＯＩ  ＭＯＳＦＥＴのＡＣ入力信号の周波数におけるドレインコンダクタンスを求めるとともに、ドレインコンダクタンスの周波数特性のゲート・ソース・ドレイン・基板電圧依存性を、ＳＯＩ  ＭＯＳＦＥＴをシミュレートする回路シミュレーションによって得られるドレインコンダクタンスと比較し、回路シミュレーション結果がＭＯＳＦＥＴの測定結果から得られるドレインコンダクタンスの周波数特性に近づくように回路シミュレーションに用いるパラメータを変化させている。
【００２４】
さらに、本発明の回路設計方法では、変化させるパラメータがＳＯＩ  ＭＯＳＦＥＴのボディとゲート・ソース・ドレイン・基板との間の容量または抵抗としている。
【００２５】
さらにまた、本発明の評価装置では、ＳＯＩ  ＭＯＳＦＥＴのゲート・ソース・ドレイン・基板に一定の電圧を印加した状態で、ドレインに微小電圧のＡＣ入力信号を重畳し、この時にソース−ドレイン間に流れる電流のＡＣ成分を測定し、電流のＡＣ成分の振幅とＡＣ入力信号の振幅との比からＳＯＩ  ＭＯＳＦＥＴのＡＣ入力信号の周波数におけるドレインコンダクタンスを求めるとともに、ドレインコンダクタンスの測定をドレイン電圧の絶対値が０．５Ｖ以内であるようなバイアス条件で行っている。
【００２６】
上記のように、本発明の評価装置では、ゲートやドレインからＡＣ信号を入力した時のＩ−Ｖ特性を測定することで、実際のＭＯＳＦＥＴの動作に近い状態での動的なＩ−Ｖ特性を高精度に測定することが可能となる。また、本発明の評価装置では、ＳＯＩ  ＭＯＳＦＥＴでこの動的なＩ−Ｖ特性からボディ電圧の動的な変化を高精度に測定することが可能となる。さらに、この動的なＩ−Ｖ特性とＳＰＩＣＥパラメータによって予測されるＩ−Ｖ特性を比較することで、動的なＩ−Ｖ特性を忠実に再現できるＳＰＩＣＥパラメータを得ることが可能となる。
【００２７】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態による評価装置の構成を示すブロック図である。図１において、評価装置１はＡＣ入力信号重畳回路１１と、ＡＣ成分測定回路１２と、相互コンダクタンス算出回路１３とから構成されている。
【００２８】
図２は本発明の実施の形態による評価装置の動作を示すフローチャートである。これら図１及び図２を用いて本発明の実施の形態による評価装置１の動作について説明する。
【００２９】
評価装置１において、ＡＣ入力信号重畳回路１１はＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート・ソース・ドレイン・基板にＤＣ電圧を印加し（図２ステップＳ１）、ゲートに微小電圧のＡＣ入力信号を重畳する（図２ステップＳ２）。
【００３０】
ＡＣ成分測定回路１２はその時のソース−ドレイン間に流れる電流のＡＣ成分を測定し（図２ステップＳ３）、相互コンダクタンス算出回路１３は電流のＡＣ成分の振幅とＡＣ入力信号の振幅との比較を行い（図２ステップＳ４）、この比からＭＯＳＦＥＴのＡＣ入力信号の周波数における相互コンダクタンスを求める（図２ステップＳ５）。
【００３１】
図３は本発明の実施の形態による評価装置の回路構成を示す図である。図３において、本発明の実施の形態による評価装置では、ＤＣ電圧源１０４でｎＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）またはｐＭＯＳのＭＯＳＦＥＴ１０５のドレイン端子に一定電圧を印加した状態で、ＡＣ電圧源１０１とＤＣ電圧源１０３とを直列接続した電圧源をＭＯＳＦＥＴ１０５のゲート端子に接続し、その電圧源の反対側の端子をグラウンドに接続する。
【００３２】
また、本発明の実施の形態による評価装置では、ＡＣ電流計１０２の入力端子をＭＯＳＦＥＴ１０５のソース端子に接続し、ＡＣ電流計１０２の反対側の端子をグラウンドに接続する。この状態で、ＡＣ電流計１０２の測定値とＡＣ電圧源１０１の振幅との比を求めると、その値はＡＣ信号の周波数でのＭＯＳＦＥＴ１０５の相互コンダクタンスとなる。
【００３３】
図４は本発明の一実施例による評価装置の構成を示すブロック図である。図４において、本発明の一実施例による評価装置２はドレイン電流算出回路２１を付加した以外は図１に示す本発明の実施の形態による評価装置１と同様の構成となっており、同一構成要素には同一符号を付してある。
【００３４】
図５は本発明の一実施例による評価装置の動作を示すフローチャートである。これら図４及び図５を用いて本発明の一実施例による評価装置２の動作について説明する。
【００３５】
評価装置２において、ＡＣ入力信号重畳回路１１はＭＯＳＦＥＴのゲート・ソース・ドレイン・基板にＤＣ電圧を印加し（図５ステップＳ１１）、ゲートに微小電圧のＡＣ入力信号を重畳する（図５ステップＳ１２）。
【００３６】
ＡＣ成分測定回路１２はその時のソース−ドレイン間に流れる電流のＡＣ成分を測定し（図５ステップＳ１３）、相互コンダクタンス算出回路１３は電流のＡＣ成分の振幅とＡＣ入力信号の振幅との比較を行い（図５ステップＳ１４）、この比からＭＯＳＦＥＴのＡＣ入力信号の周波数における相互コンダクタンスを求める（図５ステップＳ１５）。
【００３７】
ドレイン電流算出回路２１は相互コンダクタンスを、ゲート電圧を掃引しながら測定し、相互コンダクタンスをゲート電圧で積分し（図５ステップＳ１６）、ＡＣ入力信号の周波数近辺におけるドレイン電流を求める（図５ステップＳ１７）。
【００３８】
図６は本発明の一実施例による評価装置の回路構成を示す図である。図６においては、本発明の一実施例による評価装置２における実際の測定例を示しており、インピーダンスアナライザ１０６の内部にはＨ端子側にＡＣ電圧源１０１とＤＣ電圧源１０３とが接続され、Ｌ端子側にＡＣ電流計１０２が接続されている。
【００３９】
この評価装置２では、ＤＣ電圧源１０４でＭＯＳＦＥＴ１０５のドレイン端子に一定電圧を印加した状態で、インピーダンスアナライザ１０６のＨ端子をＭＯＳＦＥＴ１０５のゲート端子に、インピーダンスアナライザ１０６のＬ端子をＭＯＳＦＥＴ１０５のソース端子にそれぞれ接続する。
【００４０】
この時、ＡＣ電圧源１０１の振幅をＶG  、ＡＣ電流計１０２の振幅をＩS  とすると、ＡＣ電圧源１０１の周波数ｆでのＭＯＳＦＥＴ１０５の相互コンダクタンスｇｍ（ｆ）は、
ｇｍ（ｆ）＝ＩS  ／ＶG                            ・・・（１）
という式から求めることができる。その際、ＡＣ電圧源１０１の振幅はドレインやゲートに印加するＤＣの電圧に対して十分小さな値、例えばＤＣの電圧の１／１０以下とする。
【００４１】
図７は本発明の一実施例によるＳＯＩ  ＭＯＳＦＥＴに対して相互コンダクタンスｇｍの周波数依存性を求めた場合の結果を示す図である。図７において、相互コンダクタンスｇｍは周波数の低い領域で、周波数に対して一定値であり、周波数を上げていくと、特定の周波数領域で増加し、それ以上の周波数では再び周波数に対して一定値となる。
【００４２】
また、図６に示す構成において、ドレイン電圧と周波数とを固定したまま、インピーダンスアナライザ１０６の内部のＤＣ電圧源１０３の電圧ｖｇを変化させて、その時の相互コンダクタンスｇｍ（ｖｇ）を測定する。この場合、ＭＯＳＦＥＴ１０５のゲート端子に最小値が電圧ｖｇ０で、最大値が電圧ｖｇ１の信号が入力された時の測定周波数近辺でのドレイン電流の振幅ｉD  は、
【数１】
2004205301.tif 000003
2004205301.tif 000004
というように、相互コンダクタンスｇｍを積分することで得られる。
【００４３】
図７に示すようなＳＯＩ  ＭＯＳＦＥＴにおける相互コンダクタンスｇｍの変化はＳＯＩのボディ電圧がゲート電圧に連動して変化することによる。相互コンダクタンスｇｍの周波数依存性からボディ電圧の振幅は、ＤＣでの相互コンダクタンスｇｍの測定値をｇｍ（ＤＣ）とし、周波数ｆでの相互コンダクタンスｇｍの測定値をｇｍ（ｆ）とし、しきい値のボディ電圧依存性をＫBODYとすると、
ＶBODY（ｆ）＝｛［βGM（ｆ）−１］／ＫBODY｝ＶG  ・・・（３）
βGM（ｆ）＝ｇｍ（ｆ）／ｇｍ（ＤＣ）          ・・・（４）
という式から計算することができる。
【００４４】
図８は本発明の他の実施例による評価装置の構成を示すブロック図である。図８において、本発明の他の実施例による評価装置３はＡＣ成分振幅算出回路３１を付加した以外は図１に示す本発明の実施の形態による評価装置１と同様の構成となっており、同一構成要素には同一符号を付してある。
【００４５】
図９は本発明の他の実施例による評価装置の動作を示すフローチャートである。これら図８及び図９を用いて本発明の他の実施例による評価装置３の動作について説明する。
【００４６】
評価装置３において、ＡＣ入力信号重畳回路１１はＭＯＳＦＥＴのゲート・ソース・ドレイン・基板にＤＣ電圧を印加し（図９ステップＳ２１）、ゲートに微小電圧のＡＣ入力信号を重畳する（図９ステップＳ２２）。
【００４７】
ＡＣ成分測定回路１２はその時のソース−ドレイン間に流れる電流のＡＣ成分を測定し（図９ステップＳ２３）、相互コンダクタンス算出回路１３は電流のＡＣ成分の振幅とＡＣ入力信号の振幅との比較を行い（図９ステップＳ２４）、この比からＭＯＳＦＥＴのＡＣ入力信号の周波数における相互コンダクタンスを求める（図９ステップＳ２５）。
【００４８】
ＡＣ成分振幅算出回路３１はＡＣ入力信号の周波数におけるドレインコンダクタンスとＤＣでのＳＯＩ  ＭＯＳＦＥＴのドレインコンダクタンスとを比較し（図９ステップＳ２６）、この比と、ＳＯＩ  ＭＯＳＦＥＴのボディ電圧としきい値との関係とから、ＡＣ入力信号が入力されている状態でのボディ電圧のＡＣ成分の振幅を求める（図９ステップＳ２７）。
【００４９】
図１０は本発明の別の実施例による評価装置の構成を示すブロック図である。図１０において、本発明の別の実施例による評価装置４は比較回路４１と、回路シミュレーション部４２と、パラメータ制御回路４３とを付加した以外は図８に示す本発明の他の実施例による評価装置３と同様の構成となっており、同一構成要素には同一符号を付してある。
【００５０】
図１１は本発明の別の実施例による評価装置の動作を示すフローチャートである。これら図１０及び図１１を用いて本発明の別の実施例による評価装置４の動作について説明する。
【００５１】
評価装置４において、ＡＣ入力信号重畳回路１１はＭＯＳＦＥＴのゲート・ソース・ドレイン・基板にＤＣ電圧を印加し（図１１ステップＳ３１）、ゲートに微小電圧のＡＣ入力信号を重畳する（図１１ステップＳ３２）。
【００５２】
ＡＣ成分測定回路１２はその時のソース−ドレイン間に流れる電流のＡＣ成分を測定し（図１１ステップＳ３３）、相互コンダクタンス算出回路１３は電流のＡＣ成分の振幅とＡＣ入力信号の振幅との比較を行い（図１１ステップＳ３４）、この比からＭＯＳＦＥＴのＡＣ入力信号の周波数における相互コンダクタンスを求める（図１１ステップＳ３５）。
【００５３】
比較回路４１はＤＣでの相互コンダクタンスからの変化量、つまり相互コンダクタンスの周波数特性のゲート・ソース・ドレイン・基板電圧依存性を、回路シミュレーション部４２での回路シミュレーションによって得られる相互コンダクタンスと比較する（図１１ステップＳ３６）。
【００５４】
パラメータ制御回路４３は回路シミュレーション結果が変化量、つまりＭＯＳＦＥＴの測定結果から得られる相互コンダクタンスの周波数特性に近づくように、回路シミュレーション部４２での回路シミュレーションに用いるパラメータを変化させる（図１１ステップＳ３７）。
【００５５】
図１２は本発明のさらに別の実施例による評価装置の構成を示すブロック図である。図１２において、本発明のさらに別の実施例による評価装置５は相互コンダクタンス算出回路１３の代わりにドレインコンダクタンス算出回路５１を配設し、比較回路５２と、回路シミュレーション部５３と、パラメータ制御回路５４とを付加した以外は図１に示す本発明の実施の形態による評価装置１と同様の構成となっており、同一構成要素には同一符号を付してある。
【００５６】
図１３は本発明のさらに別の実施例による評価装置の動作を示すフローチャートである。これら図１２及び図１３を用いて本発明のさらに別の実施例による評価装置５の動作について説明する。
【００５７】
評価装置５において、ＡＣ入力信号重畳回路１１はＭＯＳＦＥＴのゲート・ソース・ドレイン・基板にＤＣ電圧を印加し（図１３ステップＳ４１）、ゲートに微小電圧のＡＣ入力信号を重畳する（図１３ステップＳ４２）。
【００５８】
ＡＣ成分測定回路１２はその時のソース−ドレイン間に流れる電流のＡＣ成分を測定し（図１３ステップＳ４３）、ドレインコンダクタンス算出回路５１は電流のＡＣ成分の振幅とＡＣ入力信号の振幅との比較を行い（図１３ステップＳ４４）、この比からＳＯＩ  ＭＯＳＦＥＴのＡＣ入力信号の周波数におけるドレインコンダクタンスを求める（図１３ステップＳ４５）。
【００５９】
比較回路５２はＤＣでのドレインコンダクタンスからの変化量、つまりドレインコンダクタンスの周波数特性のゲート・ソース・ドレイン・基板電圧依存性を、回路シミュレーション部５３での回路シミュレーションによって得られるドレインコンダクタンスと比較する（図１３ステップＳ４６）。
【００６０】
パラメータ制御回路５４は回路シミュレーション結果が変化量、つまりＭＯＳＦＥＴの測定結果から得られるドレインコンダクタンスの周波数特性に近づくように、回路シミュレーション部５３での回路シミュレーションに用いるパラメータを変化させる（図１３ステップＳ４７）。
【００６１】
図１４はＳＯＩ  ＭＯＳＦＥＴのボディまわりの抵抗と容量との概略を示した図である。図１４において、ＳＯＩ  ＭＯＳＦＥＴのボディ１１１はゲート電極１０７、ソース電極１０８、ドレイン電極１０９、基板電極１１０との間に容量ＣBG１１２（ボディ−ゲート間容量），ＣBS１１３（ボディ−ソース間容量），ＣBD１１４（ボディ−ドレイン間容量）、ＣBB１１５（ボディ−基板間容量）が存在する。
【００６２】
また、ボディ１１１とソース電極１０８・ドレイン電極１０９との間のｐ−ｎ接合がダイオードＤBS１１６（ボディ−ソース間ダイオード）、ＤBD１１７（ボディ−ドレイン間ダイオード）として表され、チャネルでのインパクトイオン化による電流が電流源（Ｉi  ）１１８（インパクトイオン化電流源）として表されている。
【００６３】
従来のＳＯＩ  ＭＯＳＦＥＴの回路設計に用いられるＳＰＩＣＥパラメータは、ＤＣでのソース−ドレイン間の電流測定とＳＯＩのボディを流れる電流とを用いてパラメータが抽出されているが、これだけではボディの動的な電圧変化を正しくシミュレーションすることはできない。
【００６４】
これに対して、本発明では、図６に示すような相互コンダクタンスｇｍの周波数依存性を用いてパラメータ抽出を行う。
【００６５】
これによって、本発明では、ボディ１１１の動的な電圧変化、つまりＳＯＩのＩ−Ｖ特性の動的な変化を正しくシミュレーションすることができる。この時に抽出されるパラメータはボディ１１１を流れるＤＣ電流成分からｐ−ｎ接合の抵抗値やインパクトイオン化電流が、さらに相互コンダクタンスｇｍの周波数依存性からボディ１１１に関わる容量成分がそれぞれ求まる。
【００６６】
ＳＯＩ  ＭＯＳＦＥＴでは、一般的に、ＭＯＳＦＥＴを流れる電流による発熱によってＭＯＳＦＥＴの温度が上昇してＩ−Ｖ特性が変化することが知られている。この発熱は本発明の相互コンダクタンスｇｍ測定にも影響を与えるが、本発明ではゲート電圧をしきい値電圧の±０．５Ｖ以内の低い電圧で行うことで、ＭＯＳＦＥＴを流れる電流を小さくし、発熱を抑制することができる。このため、相互コンダクタンスｇｍ測定に与える熱の影響を低減することができる。
【００６７】
図１６には従来のドレインコンダクタンス法の測定方法を表している。この図１６に示すように、従来の測定方法では、ＤＣ電圧源１０４でｎＭＯＳまたはｐＭＯＳのＭＯＳＦＥＴ１０５のゲート端子に一定電圧を印加した状態で、ＡＣ電圧源１０１とＤＣ電圧源１０３とを直列接続した電圧源をＭＯＳＦＥＴ１０５のドレイン端子に接続し、その電圧源の反対側の端子をグラウンドに接続する。
【００６８】
また、従来の測定方法では、ＡＣ電流計１０２の入力端子をＭＯＳＦＥＴ１０５のソース端子に接続し、ＡＣ電流計１０２の反対側の端子をグラウンドに接続する。この状態で、ＡＣ電流計１０２の測定値とＡＣ電圧源１０１の振幅との比を求めると、その値はＡＣの信号の周波数でのＭＯＳＦＥＴ１０５のドレインコンダクタンスとなる。
【００６９】
このドレインコンダクタンス法では、ＡＣ電圧源１０１の振幅をＶD  、ＡＣ電流計１０２の振幅をＩS  とすると、ＡＣ電圧源１０１の周波数ｆでのＭＯＳＦＥＴ１０５のドレインコンダクタンスｇD  （ｆ）は、
ｇD  （ｆ）＝ＩS  ／ＶD                            ・・・（５）
という式で与えられる。
【００７０】
この時のドレインコンダクタンスｇD  の周波数依存性は、図１７に示すように、ドレインコンダクタンスｇD  が周波数の低い領域で周波数に対して一定値であり、周波数を上げていくと特定の周波数領域で増加または減少し、それ以上の周波数では再び周波数に対して一定値となる。
【００７１】
ＳＯＩ  ＭＯＳＦＥＴにおける、図１７に示すようなドレインコンダクタンスｇD  の変化はＳＯＩのボディ電圧がゲート電圧に連動して変化することによる。ボディ電圧の振幅はドレインコンダクタンスｇD  の周波数依存性から、
ＶBODY（ｆ）＝｛［ｇD  （ｆ）−ｇD  ｆｉｘ］
／ｇｍｆｉｘ×ＫBODY｝×ＶG        ・・・（６）
という式で計算することができる。ここで、ｇD  ｆｉｘはボディ電圧を固定した時のドレインコンダクタンスｇD  、ｇｍｆｉｘはボディ電圧を固定した時の相互コンダクタンスｇｍである。
【００７２】
従来のＳＯＩ  ＭＯＳＦＥＴの回路設計に用いられるＳＰＩＣＥパラメータは、ＤＣでのソース−ドレイン間の電流測定とＳＯＩのボディを流れる電流とを用いてパラメータが抽出されているが、これだけではボディの動的な電圧変化を正しくシミュレーションすることはできない。
【００７３】
これに対して、本発明では、図１７に示すようなドレインコンダクタンスｇDの周波数依存性を用いてパラメータ抽出を行っている。これによって、本発明では、ボディの動的な電圧変化、つまりＳＯＩのＩ−Ｖ特性の動的な変化を正しくシミュレーションすることができる。この時に抽出されるパラメータはボディ１１１を流れるＤＣ電流成分からｐ−ｎ接合の抵抗値やインパクトイオン化電流が、またドレインコンダクタンスｇD  の周波数依存性からボディ１１１に関わる容量成分がそれぞれ求まる。
【００７４】
一般的に、ＳＯＩ  ＭＯＳＦＥＴのボディ電圧のＤＣ特性はインパクトイオン化電流に大きな影響を受ける。このため、図１７に示す変化において、低周波領域でのドレインコンダクタンスｇD  はボディ電圧を固定した時のドレインコンダクタンスｇD  からインパクトイオン化の影響分だけ変化した値となる。
【００７５】
これに対して、図１７に示す変化において、高周波領域ではインパクトイオン化電流の影響が小さくなり、代わりにボディ１１１はゲート１０７、ソース１０８、ドレイン１０９、基板１１０との間に容量の影響が大きくなる。つまり、図１７に示す低周波領域でのドレインコンダクタンスｇD  と、高周波領域でのドレインコンダクタンスｇD  との差はインパクトイオン化の影響と容量の影響との差である。よって、この差の値からは各々の影響のみを切出すことができない。
【００７６】
上述した本発明の各実施例では、ソース−ドレイン間の電圧が±０．５Ｖ以内の低い電圧で測定する。これによって、本発明の各実施例では、インパクトイオン化電流が小さくなることで、インパクトイオン化の影響を低減することができる。このため、低周波領域でのドレインコンダクタンスｇD  と高周波領域でのドレインコンダクタンスｇD  との差から容量の影響のみを切出すことができる。
【００７７】
以上のように、本発明では、ＭＯＳＦＥＴ１０５のＡＣ動作でのＩ−Ｖ特性を精度良く測定することができる。また、本発明では、ＳＯＩ  ＭＯＳＦＥＴにおいて、このＩ−Ｖ特性からＳＯＩ  ＭＯＳＦＥＴのボディ電圧のＡＣ動作での挙動を知ることができる。さらに、本発明では、測定したＡＣ動作でのＩ−Ｖ特性に対してＳＰＩＣＥパラメータをフィッティングさせることによって、動的なＩ−Ｖ特性の変化も正しくシミュレーション可能なパラメータを得ることができる。
【００７８】
【発明の効果】
以上説明したように本発明は、ＭＯＳＦＥＴのゲート・ソース・ドレイン・基板にＤＣ電圧を印加した状態で、ゲートに微小電圧のＡＣ入力信号を重畳し、ゲートに微小電圧のＡＣ入力信号を重畳した時にソースとドレインとの間に流れる電流のＡＣ成分を測定し、この測定したＡＣ成分の振幅とＡＣ入力信号の振幅との比からＭＯＳＦＥＴのＡＣ入力信号の周波数における相互コンダクタンスを求めることによって、ＭＯＳＦＥＴのＡＣ動作でのＩ−Ｖ特性を精度良く測定することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態による評価装置の構成を示すブロック図である。
【図２】本発明の実施の形態による評価装置の動作を示すフローチャートである。
【図３】本発明の実施の形態による評価装置の回路構成を示す図である。
【図４】本発明の一実施例による評価装置の構成を示すブロック図である。
【図５】本発明の一実施例による評価装置の動作を示すフローチャートである。
【図６】本発明の一実施例による評価装置の回路構成を示す図である。
【図７】本発明の一実施例によるＳＯＩ  ＭＯＳＦＥＴに対して相互コンダクタンスｇｍの周波数依存性を求めた場合の結果を示す図である。
【図８】本発明の他の実施例による評価装置の構成を示すブロック図である。
【図９】本発明の他の実施例による評価装置の動作を示すフローチャートである。
【図１０】本発明の別の実施例による評価装置の構成を示すブロック図である。
【図１１】本発明の別の実施例による評価装置の動作を示すフローチャートである。
【図１２】本発明のさらに別の実施例による評価装置の構成を示すブロック図である。
【図１３】本発明のさらに別の実施例による評価装置の動作を示すフローチャートである。
【図１４】ＳＯＩ  ＭＯＳＦＥＴのボディまわりの抵抗と容量との概略を示した図である。
【図１５】従来のパルス測定法の測定方式を示す図である。
【図１６】従来のドレインコンダクタンス法の測定方式を示す図である。
【図１７】従来のドレインコンダクタンス法の測定結果の一例を示す図である。
【符号の説明】
１〜５  評価装置
１１  ＡＣ入力信号重畳回路
１２  ＡＣ成分測定回路
１３  相互コンダクタンス算出回路
２１  ドレイン電流算出回路
３１  ＡＣ成分振幅算出回路
４１，５２  比較回路
４２，５３  回路シミュレーション部
４３，５４  パラメータ制御回路
５１  ドレインコンダクタンス算出回路
１０１  ＡＣ電圧源
１０２  ＡＣ電流計
１０３，１０４  ＤＣ電圧源
１０５  ＭＯＳＦＥＴ
１０６  インピーダンスアナライザ
１０７  ゲート電極
１０８  ソース電極
１０９  ドレイン電極
１１０  基板電極
１１１  ボディ
１１２  ボディ−ゲート間容量
１１３  ボディ−ソース間容量
１１４  ボディ−ドレイン間容量
１１５  ボディ−基板間容量
１１６  ボディ−ソース間ダイオード
１１７  ボディ−ドレイン間ダイオード
１１８  インパクトイオン化電流源
【図１】
2004205301.tif 000005
【図２】
2004205301.tif 000006
【図３】
2004205301.tif 000007
【図４】
2004205301.tif 000008
【図５】
2004205301.tif 000009
【図６】
2004205301.tif 000010
【図７】
2004205301.tif 000011
【図８】
2004205301.tif 000012
【図９】
2004205301.tif 000013
【図１０】
2004205301.tif 000014
【図１１】
2004205301.tif 000015
【図１２】
2004205301.tif 000016
【図１３】
2004205301.tif 000017
【図１４】
2004205301.tif 000018
【図１５】
2004205301.tif 000019
【図１６】
2004205301.tif 000020
【図１７】
2004205301.tif 000021