(57)【要約】【課題】半透過型液晶表示装置の画素電極パターンニングするための、フォトレジスト現像工程中に発生するＡｌ膜とＩＴＯ膜との間の電池腐食反応によるＡｌ膜の溶解消失とＩＴＯ膜の黒化変色を防止する。【解決手段】反射画素電極１４もしくは透明画素電極１６パターニング用のフォトレジストパターン１５を形成した後、フォトレジストパターン１５の表面を凹凸化し、次いで反射画素電極１４もしくは透明画素電極１６用の導体膜を堆積した後、リフトオフ工程によりフォトレジストパターン１５を除去すると同時に反射画素電極１４もしくは透明画素電極１６をパターニングする。【選択図】　　　図２
2004144826.tif 000002
【特許請求の範囲】
【請求項１】
互いに接続された光反射電極部と光透過電極部とからなる半透過型画素電極を備えた半透過型液晶表示装置の製造方法において、絶縁基板上に薄膜トランジスタを形成する工程と、その後前記薄膜トランジスタの電流電極に接続される前記光反射電極部または前記光透過電極部の一方をパターン形成する工程と、その後前記反射電極部または前記光透過電極部の他方をパターン形成する工程と、有することを特徴とする半透過型液晶表示装置の製造方法。
【請求項２】
前記一方の画素電極の形成工程は、絶縁基板全面に前記一方の画素電極を構成する導電膜を堆積する工程と、その後所望のパターンのフォトレジストをマスクにして該導電膜をエッチングする工程とを備え、前記他方の画素電極の形成工程は、所望のパターンのフォトレジストをマスクにして前記他方の電極を構成する導電膜を堆積する工程と、その後リフトオフにより該マスクを除去する工程とを備えていることを特徴とする請求項１に記載の半透過型液晶表示装置の製造方法。
【請求項３】
互いに接続された光反射電極部と光透過電極部とからなる半透過型画素電極を備えた半透過型液晶表示装置の製造方法において、絶縁基板上に薄膜トランジスタを形成する工程と、その後全面に層間膜を形成する工程と、その後前記薄膜トランジスタの電流電極を露出するように前期層間膜を開口する工程と、その後全面に中間電極膜および光反射電極膜を堆積する工程と、その後所望のフォトレジストパターンをマスクにして前記中間電極膜および反射電極膜をエッチングして前記薄膜トランジスタの前記電流電極に接続される前記光反射電極部を形成する工程と、前記フォトレジストパターンを除去した後、所望のフォトレジストパターンを形成する工程と、その後全面に光透過電極膜を堆積した後前記フォトレジストパターンをリフトオフして前記光透過電極部を形成する工程と、を有することを特徴とする半透過型液晶表示装置の製造方法。
【請求項４】
互いに接続された光反射電極部と光透過電極部とからなる半透過型画素電極を備えた半透過型液晶表示装置の製造方法において、絶縁基板上に薄膜トランジスタを形成する工程と、その後全面に層間膜を形成する工程と、その後前記薄膜トランジスタの電流電極を露出するように前期層間膜を開口する工程と、その後全面に光透過電極膜を堆積する工程と、その後前記開口部を覆わないように所望のフォトレジストパターンを形成しそれをマスクにして前記光透過電極膜をエッチングして前記透過電極部を形成する工程と、前記フォトレジストパターンを除去した後、所望のフォトレジストパターンを形成する工程と、その後全面に中間電極膜および光反射電極膜を堆積した後前記フォトレジストパターンをリフトオフして前記薄膜トランジスタの前記電流電極に接続される前記光反射電極部を形成する工程と、を有することを特徴とする半透過型液晶表示装置の製造方法。
【請求項５】
互いに接続された光反射電極部と光透過電極部とからなる半透過型画素電極を備えた半透過型液晶表示装置の製造方法において、絶縁基板上に薄膜トランジスタを形成する工程と、その後全面に層間膜を形成する工程と、その後前記薄膜トランジスタの電流電極を露出するように前期層間膜を開口する工程と、その後全面に光透過電極膜を堆積する工程と、その後所望のフォトレジストパターンをマスクにして前記光透過電極膜をエッチングして前記薄膜トランジスタの前記電流電極に接続される前記光透過電極部を形成する工程と、前記フォトレジストパターンを除去した後、所望のフォトレジストパターンを形成する工程と、その後全面に中間電極膜および光反射電極膜を堆積した後前記フォトレジストパターンをリフトオフして前記光反射電極部を形成する工程と、を有することを特徴とする半透過型液晶表示装置の製造方法。
【請求項６】
半透過型画素電極を備えた半透過型液晶表示装置において、前記半透過型画素電極は、ＴＦＴの電流電極に接続された光反射電極部と、前記反射電極部の少なくとも境界部を覆うように設けられた光透過電極部と、を備えていることを特徴とする半透過型液晶表示装置。
【請求項７】
前記光反射電極部は下層が中間電極膜であり上層が光反射電極膜の２層構造になっていることを特徴とする請求項６に記載の半透過型液晶表示装置。
【請求項８】
前記光反射電極膜の領域は前記中間電極膜の領域よりも内側にあり、前記光反射電極部は前記境界部において前記光反射電極膜および前記中間電極膜の両方に接するように前記光透過電極部に覆われていることを特徴とする請求項７に記載の半透過型液晶表示装置。
【請求項９】
前記透過電極部は前記反射電極の全面を覆っていることを特徴とする請求項６乃至８のいずれかに記載の半透過型液晶表示装置。
【請求項１０】
前記中間電極膜を含む前記光反射電極部の膜厚が４０ｎｍ以上２００ｎｍ以下であることを特徴とする請求項７乃至９のいずれかに記載の半透過型液晶表示装置。
【請求項１１】
前記光反射電極部の膜厚が２０ｎｍ以上１８０ｎｍ以下であることを特徴とする請求項７乃至９のいずれかに記載の半透過型液晶表示装置。
【請求項１２】
前記中間電極膜の膜厚が２０ｎｍ以上１８０ｎｍ以下であることを特徴とする請求項７乃至９のいずれかに記載の液晶表示装置。
【請求項１３】
半透過型画素電極を備えた半透過型液晶表示装置において、前記半透過型画素電極は、ＴＦＴのドレイン電極に接続された透過電極部と、前記透過電極部の直上で前記透過電極部より内側に設けられた中間電極膜と、前記中間電極の直上で前記中間電極よりも内側に設けられた反射電極膜とを備え、前記中間電極膜の膜厚が２０ｎｍ以上１８０ｎｍ以下であり、前記反射電極膜の膜圧が２０ｎｍ以上１８０ｎｍ以下であることを特徴とする半透過型液晶表示装置。
【請求項１４】
半透過型画素電極を備えた半透過型液晶表示装置において、前記半透過型画素電極は、ＴＦＴのドレイン電極に接続された透過電極部と、前記透過電極部の直上で前記透過電極部より内側に設けられた中間電極膜と、前記中間電極の直上で前記中間電極よりも内側に設けられた反射電極膜とを備え、前記中間電極膜を含む前記反射電極部の膜厚が４０ｎｍ以上２００ｎｍ以下でありことを特徴とする半透過型液晶表示装置。
【請求項１５】
前記反射電極膜がＡｌおよびＡｌ合金もしくはＡｇおよびＡｇ合金から成ることを特徴とする請求項６乃至１４のいずれかに記載の液晶表示装置。
【請求項１６】
前記Ａｌ合金がＳｃ、Ｙ、Ｎｄ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ｓｉの少なくとも１種類以上を含み、且つその含有率が０．５ａｔ％以上１０ａｔ％以下であることを特徴とする請求項１５に記載の液晶表示装置。
【請求項１７】
前記中間電極膜が単層もしくは多層構造から成ることを特徴とする請求項７乃至１６のいずれかに記載の液晶表示装置。
【請求項１８】
前記中間電極膜がＭｏ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｃｒ、Ｗおよびそれら合金の少なくとも１種類以上から成ることを特徴とする請求項６乃至１８のいずれかに記載の液晶表示装置。
【請求項１９】
前記透明電極部がＩｎおよびＺｎのどちらか一方もしくは双方を含む酸化物から成ることを特徴とする請求項６乃至１８に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、特に半透過型液晶表示装置の画素電極構造とその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体層にｐ−Ｓｉ（ｐｏｌｙ−Ｓｉｌｉｃｏｎ：多結晶シリコン）膜を使用したＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）、すなわちｐ−Ｓｉ　ＴＦＴを画素スイッチング素子に使用したＡＭＬＣＤ（Ａｃｔｉｖｅ　Ｍａｔｒｉｘ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ：アクティブマトリクス方式液晶表示装置）の開発が盛んに行われている。
【０００３】
特にｐ−Ｓｉ　ＴＦＴは、半導体層にａ−Ｓｉ（ａｍｏｒｐｈｏｕｓ−Ｓｉｌｉｃｏｎ：非晶質シリコン）膜を使用したＴＦＴ、すなわちａ−Ｓｉ　ＴＦＴよりもキャリア移動度が数桁高いため、ＡＭＬＣＤの画素スイッチング素子としてだけでなく、周辺駆動回路素子としても使用でき、且つガラス基板上に形成できることから、いわゆるＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）技術としても活発に研究が進められている。
【０００４】
一般に透過型および半透過型の液晶表示装置の透明画素電極には、可視光透過率の高いＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜が用いられている。また半透過型および反射型の液晶表示装置の反射画素電極には、可視光反射率の高いＡｌ（アルミ）膜が用いられている。特にＡｌ膜は、電気抵抗率が３μΩ・ｃｍ前後と低いため、配線材料としても使用されている。
【０００５】
以降、図を用いて、特に半透過型ＡＭＬＣＤの画素部に関する従来構造とその製造方法を説明する。まず図１９示すように、ガラス基板上１に下地ＳｉＯ２（酸化シリコン）膜２、ａ−Ｓｉ膜、表面ＳｉＯ２膜を順次堆積した後、ガラス基１板全面にｎ型ＴＦＴの閾値電圧調整用のＢ（ボロン）関連イオンを注入し、次いでｐ型ＴＦＴ部（図示せず）のみにｐ型ＴＦＴ（図示せず）の閾値電圧調整用のＰ（リン）関連イオンを注入する。その後、表面ＳｉＯ２膜を除去し、次いでａ−Ｓｉ膜を溶融状態から液相結晶成長させてｐ−Ｓｉ膜３化すると同時に注入元素の拡散と活性化を行う。
【０００６】
次に図２０に示すように、ｐ−Ｓｉ膜３上に界面ＳｉＯ２膜４を堆積した後、ｎ型ＴＦＴ部およびｐ型ＴＦＴ部（図示せず）の界面ＳｉＯ２膜４とｐ−Ｓｉ膜３を同時にアイランド化する。
【０００７】
次に図２１に示すように、アイランド部を含むガラス基１板上にゲートＳｉＯ２膜５、μｃ−Ｓｉ（μ　ｃｒｙｓｔａｌ−Ｓｉｌｉｃｏｎ：微結晶シリコン）膜６、Ｃｒ（クロム）膜７を順次堆積した後、Ｃｒ膜７とμｃ−Ｓｉ膜６を同時にパターニングしてゲート電極７を形成する。
【０００８】
次に図２２に示すように、ｎ型ＴＦＴ部のアイランド部、つまりｐ−Ｓｉ膜３部のゲート電極７よりもやや広い領域にＰ関連イオンを注入してＳＤ（Ｓｏｕｒｃｅ　Ｄｒａｉｎ）領域８を形成した後、同じｎ型ＴＦＴ部のアイランド部、つまりｐ−Ｓｉ膜３部にＳＤ領域８よりも少ない濃度でＰ関連イオンをゲート電極７に対して自己整合的に注入してＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）領域９を形成し、次いでｐ型ＴＦＴ部（図示せず）のアイランド部、つまりｐ−Ｓｉ膜３部にＢ関連イオンをゲート電極７に対して自己整合的に注入してＳＤ領域８を形成する。
【０００９】
次に図２３に示すように、ガラス基板１上に層間ＳｉＯ２膜１０を堆積した後、熱処理によるｎ型ＴＦＴ部とｐ型ＴＦＴ部（図示せず）のＳＤ領域８の低抵抗化を行い、次いで水素拡散処理による各膜中および各膜界面の低欠陥密度化を行う。そして、ｎ型ＴＦＴ部とｐ型ＴＦＴ部（図示せず）のＳＤ領域８部とゲート電極端子部（図示せず）にコンタクトホールを形成した後、層間ＳｉＯ２膜１０上にＡｌＳｉ（シリコン含有アルミ）膜１７、Ｍｏ（モリブデン）膜１８を順次堆積し、次いでＭｏ膜１８とＡｌＳｉ膜１７を同時にパターニングしてソース・ドレイン電極１７，１８を形成する。
【００１０】
次に図２４に示すように、ガラス基板１上に層間Ｓｉ３Ｎ４（窒化シリコン）膜１２を堆積した後、画素スイッチング素子用のｎ型ＴＦＴ部のドレイン電極部（画素電極接続部）とゲート電極端子接続部（図示せず）およびソース・ドレイン電極端子接続部（図示せず）にコンタクトホールを形成する。
【００１１】
その後、図２５に示すように全面にＩＴＯ膜１６を堆積した後、ＩＴＯ膜１６をパターニングして透明画素電極１６を形成する。
【００１２】
次に図２６に示すように、全面にＭｏ膜１３とＡｌ膜１４を順次堆積した後、フォトレジストパターン１５を形成して、Ａｌ膜１４とＭｏ膜１３を同時にパターニングする。
【００１３】
その後、図２７に示すように、フォトレジストパターン１５を除去すると、従来技術の半透過型画素電極の構成が得られる。
【００１４】
上述のようなＴＦＴ基板と対向基板とが対面して張り合わされ、その基板間に電気的および光学的異方性を有する液晶が封止されて半透過型液晶表示装置ができあがる。このような半透過型液晶表示装置は、暗所環境では、主にバックライトからの透過光を利用して、明所環境では、主に外周光からの反射光を利用して画像表示を行うことができる。このため、このような半透過型ＡＭＬＣＤは、屋外、屋内を問わず頻用される携帯電話や携帯情報端末、さらにはノート型ＰＣ（パーソナルコンピュータ）等の画像表示装置として使用される場合が多い。
【００１５】
上述において、ＴＦＴの製造工程には、高解像度が得られると言う理由から、通常ポジ型のフォトレジストが使用される。そして、その現像液には、有機アルカリ溶液が用いられる。この現像液は、一般にｐｈ（ペーハー）１２〜１４の強アルカリ性であるため、酸・アルカリに可溶であるＡｌ膜は、フォトレジスト膜の現像中に３価の金属イオンとなって溶解してしまう。
【００１６】
一方、ＩＴＯ膜は、現像液には不溶であるが、ＩＴＯ膜の酸化還元電位がＡｌ膜のそれよりも貴側（正側）、言い換えればＡｌ膜の酸化還元電位がＩＴＯ膜のそれよりも卑側（負側）で、且つ両者の酸化還元電位差が大きいため、電解質（イオンが電荷担体となって電気を通じる媒質）である現像液中でＡｌ膜とＩＴＯ膜が電気的に接続していると、両者の間で現像液を介した電流回路が形成されてしまい、Ａｌ膜の溶解に伴って放出された電子がＩＴＯ膜に流れ込んでＩＴＯ膜を還元してしまう。
【００１７】
より詳しくは、フォトレジスト膜の現像時にＡｌ膜が溶解して局所的に生じたピンホール等を通じて現像液がＩＴＯ膜にまで到達し、現像液を介してＡｌ膜を局部アノード、ＩＴＯ膜を局部カソードとした電流回路が形成され、Ａｌ膜とＩＴＯ膜の酸化還元電位差を反応の駆動力としたＡｌ膜の溶解反応とＩＴＯ膜の還元反応が進行してしまう。この反応は電池腐食反応と呼ばれ、この問題を解決する技術が、例えば実用新案登録第２５３９３２４号公報に記載されている。すなわち、ＡＬ膜とＩＴＯ膜との間にクロム膜を挿入して、上述の問題を解決しようとしたものである。上述では、クロムの代わりにＭｏを使用した従来技術を紹介した。
【００１８】
【特許文献１】
実用新案登録第２５３９３２４号公報（第１−２図）
【００１９】
また、電池腐食反応の問題が仮に無くても、一般にＡｌ膜とＩＴＯ膜との間で安定した電気接触を直接とることは難しい。それは、ＡｌとＩｎ（インジウム）の酸化物生成エネルギーの関係がＡｌ＞Ｉｎであるためで、ＩＴＯ膜上にＡｌ膜を、あるいは表面酸化膜を除去したＡｌ膜上にＩＴＯ膜を堆積した後に１５０℃以上の熱履歴を経験してしまうと、両者の接触界面で電気抵抗率の小さいＩｎ酸化物よりも電気抵抗率の大きいＡｌ酸化物の方が優先的に形成されてしまい、両者が電気絶縁状態になってしまうからである。
【００２０】
上述の観点から、光反射電極にアルミを用い、光透過電極にＩＴＯを用いた範透過型液晶表示装置の画素電極には、Ａｌ反射電極１４とＩＴＯ透過電極１６との間に、電池腐食反応を抑制でき、且つ双方の間で良好な電気接触がとれる中間層（図中ではＭｏ膜）１３を設ければ良い、という考えがあった。
【００２１】
【発明が解決しようとする課題】
ところが、実際にやってみると、中間電極膜を挿入しているにもかかわらず、図２６に示すように、反射画素電極１４用フォトレジストパターン１５形成時に、Ａｌ膜１４が溶解してＩＴＯ膜１６の還元が起こり、反射画素電極１４と透明画素電極１６が部分的に消失してしまう、と言う問題を認識した。つまり、中間層１３を設けていてもＡｌ膜１４とＩＴＯ膜１６との間の電池腐食反応が完全には抑制できない場合があることを発明者は知見した。
【００２２】
これが原因で、反射画素電極１４面積の減少による反射輝度の低下や透明画素電極１６上における液晶分子の制御不良によるコントラスト低下等が起こり、製造歩留まりを悪化させる結果となっていた。この原因は、半透過型ＡＭＬＣＤの反射画素電極１４と透明画素電極１６の面積が同程度と広いことにあると、知見した。
【００２３】
すなわち、上述の従来技術では、画素部のほぼ全面に透明画素電極１６を形成した後、Ｍｏ膜１３とＡｌ膜１４を全面に順次堆積し、次いでＡｌ膜１４とＭｏ膜１３をパターニングするためのフォトレジストパターン１５を形成している。
【００２４】
この時、ＩＴＯ膜１６上の全面にスパッタで堆積したＭｏ膜１３とＡｌ膜１４が存在することになるが、スパッタで付けた膜にはどうしてもピンホールが存在する。ＩＴＯ膜１６上のＭｏ膜１３およびＡｌ膜１４のピンホール数（パーティクルの付着に起因するものも含む）は、統計学的に透明画素電極１６面積が広いほど増加するので、結果的に電池腐食反応の発生点もまた増えることになる。つまり、いたるところで電池腐食反応が起こりやすくなる。
【００２５】
この電池腐食反応は、いわゆる電気化学反応であるから、ファラデーの法則より、その腐食速度は、その系に流れる腐食電流に比例する。この腐食電流は、酸化還元反応に費やされるイオン数あるいは電子数に比例するから、結果的に反応の発生点や面積が増加するほど電池腐食反応は促進されることになる。
【００２６】
更に、電池腐食反応は、パーティクル付着部やピンホール部だけでなく、段差部やフォトレジストパターン１５エッジ部等でも起こりやすいことを見いだした。特にフォトレジストパターン１５エッジ部に沿って電池腐食反応が進行すると、図２６、２７に示すように、反射画素電極１４と透明画素電極１６との間の電気的経路が完全に断たれてしまい、明瞭な点欠陥になってしまうので深刻な問題である。
【００２７】
ここで、段差部で起こりやすいのは、堆積膜の被覆性が低下して部分的に薄膜化しやすいことに加え、膜構造が柱状化して膜密度が低下しやすく、クラックが生じやすいからである。またフォトレジストパターン１５エッジ部で起こりやすいのは、現像液の対流や電場分布等が関係していると考えられる。
【００２８】
これを解決するために、Ａｌ膜１４あるいはＭｏ膜１３を厚くして電池腐食反応を抑制しようとすると、いずれの膜厚も２００ｎｍ以上必要になり、応力による膜剥がれやスループットの低下と言った新たな問題を生じていた。しかもフォトレジスト膜１５の現像時に目立った電池腐食反応の跡がなくても、ウェットエッチングによるＡｌ膜１４およびＭｏ膜１３のパターニング後に電池腐食反応の跡が目立つようになってしまい、どうしても電池腐食反応に関係する問題を完全には解決できないでいた。
【００２９】
なおＡｌ膜１４およびＭｏ膜１３のパターニングにウェットエッチング工程を用いるのは、ＩＴＯ膜１６との間で十分なエッチング選択比がとれるからである。これを一般的なＣｌ２（塩素）を用いたドライエッチング工程で行うと、下層のＩＴＯ膜１６までエッチングされてしまうだけでなく、主に大気暴露後のＨＣｌ（塩酸）生成に起因する腐食、いわゆるアフターコロ−ジョンによって反射画素電極１４と透明画素電極１６の双方が深刻な損傷を受けてしまう。
【００３０】
本発明の目的は、懸かる課題を解決し、高画質で、且つ高信頼性を有した液晶表示装置とその製造方法を提供することにある。
【００３１】
【課題を解決するための手段】
そこで、本発明では、互いに接続された光反射電極部と光透過電極部とからなる半透過型画素電極を備えた半透過型液晶表示装置の製造方法において、絶縁基板上に薄膜トランジスタを形成する工程と、その後前記薄膜トランジスタの電流電極に接続される前記光反射電極部または前記光透過電極部の一方をパターン形成する工程と、その後前記反射電極部または前記光透過電極部の他方をパターン形成する工程と、有することを特徴とする。
【００３２】
また、前記一方の画素電極の形成工程は、絶縁基板全面に前記一方の画素電極を構成する導電膜を堆積する工程と、その後所望のパターンのフォトレジストをマスクにして該導電膜をエッチングする工程とを備え、前記他方の画素電極の形成工程は、所望のパターンのフォトレジストをマスクにして前記他方の電極を構成する導電膜を堆積する工程と、その後リフトオフにより該マスクを除去する工程とを備えていることを特徴とする。
【００３３】
また、互いに接続された光反射電極部と光透過電極部とからなる半透過型画素電極を備えた半透過型液晶表示装置の製造方法において、絶縁基板上に薄膜トランジスタを形成する工程と、その後全面に層間膜を形成する工程と、その後前記薄膜トランジスタの電流電極を露出するように前期層間膜を開口する工程と、その後全面に中間電極膜および光反射電極膜を堆積する工程と、その後所望のフォトレジストパターンをマスクにして前記中間電極膜および反射電極膜をエッチングして前記薄膜トランジスタの前記電流電極に接続される前記光反射電極部を形成する工程と、前記フォトレジストパターンを除去した後、所望のフォトレジストパターンを形成する工程と、その後全面に光透過電極膜を堆積した後前記フォトレジストパターンをリフトオフして前記光透過電極部を形成する工程と、を有する。
【００３４】
また、互いに接続された光反射電極部と光透過電極部とからなる半透過型画素電極を備えた半透過型液晶表示装置の製造方法において、絶縁基板上に薄膜トランジスタを形成する工程と、その後全面に層間膜を形成する工程と、その後前記薄膜トランジスタの電流電極を露出するように前期層間膜を開口する工程と、その後全面に光透過電極膜を堆積する工程と、その後前記開口部を覆わないように所望のフォトレジストパターンを形成しそれをマスクにして前記光透過電極膜をエッチングして前記透過電極部を形成する工程と、前記フォトレジストパターンを除去した後、所望のフォトレジストパターンを形成する工程と、その後全面に中間電極膜および光反射電極膜を堆積した後前記フォトレジストパターンをリフトオフして前記薄膜トランジスタの前記電流電極に接続される前記光反射電極部を形成する工程と、を有することを特徴とする。
【００３５】
更に、互いに接続された光反射電極部と光透過電極部とからなる半透過型画素電極を備えた半透過型液晶表示装置の製造方法において、絶縁基板上に薄膜トランジスタを形成する工程と、その後全面に層間膜を形成する工程と、その後前記薄膜トランジスタの電流電極を露出するように前期層間膜を開口する工程と、その後全面に光透過電極膜を堆積する工程と、その後所望のフォトレジストパターンをマスクにして前記光透過電極膜をエッチングして前記薄膜トランジスタの前記電流電極に接続される前記光透過電極部を形成する工程と、前記フォトレジストパターンを除去した後、所望のフォトレジストパターンを形成する工程と、その後全面に中間電極膜および光反射電極膜を堆積した後前記フォトレジストパターンをリフトオフして前記光反射電極部を形成する工程と、を有することを特徴とする。
【００３６】
そして、構造に於いては、半透過型画素電極を備えた半透過型液晶表示装置において、前記半透過型画素電極は、ＴＦＴの電流電極に接続された光反射電極部と、前記反射電極部の少なくとも境界部を覆うように設けられた光透過電極部と、を備えていることを特徴とする。
【００３７】
また上記において、前記光反射電極部は下層が中間電極膜であり上層が光反射電極膜の２層構造になっていることを特徴とする。
【００３８】
また上記に於いて、前記光反射電極膜の領域は前記中間電極膜の領域よりも内側にあり、前記光反射電極部は前記境界部において前記光反射電極膜および前記中間電極膜の両方に接するように前記光透過電極部に覆われていることを特徴とする。
【００３９】
また、前記透過電極部は前記反射電極の全面を覆っていることを特徴とする。
【００４０】
また、前記中間電極膜を含む前記光反射電極部の膜厚が４０ｎｍ以上２００ｎｍ以下であることを特徴とする。
【００４１】
また、前記光反射電極部の膜厚が２０ｎｍ以上１８０ｎｍ以下であることを特徴とする。また、前記中間電極膜の膜厚が２０ｎｍ以上１８０ｎｍ以下であることを特徴とする。
【００４２】
また、半透過型画素電極を備えた半透過型液晶表示装置において、前記半透過型画素電極は、ＴＦＴのドレイン電極に接続された透過電極部と、前記透過電極部の直上で前記透過電極部より内側に設けられた中間電極膜と、前記中間電極の直上で前記中間電極よりも内側に設けられた反射電極膜とを備え、前記中間電極膜の膜厚が２０ｎｍ以上１８０ｎｍ以下であり、前記反射電極膜の膜圧が２０ｎｍ以上１８０ｎｍ以下であることを特徴とする。
【００４３】
そして、半透過型画素電極を備えた半透過型液晶表示装置において、前記半透過型画素電極は、ＴＦＴのドレイン電極に接続された透過電極部と、前記透過電極部の直上で前記透過電極部より内側に設けられた中間電極膜と、前記中間電極の直上で前記中間電極よりも内側に設けられた反射電極膜とを備え、前記中間電極膜を含む前記反射電極部の膜厚が４０ｎｍ以上２００ｎｍ以下でありことを特徴とする。
【００４４】
更に、前記反射電極膜がＡｌおよびＡｌ合金もしくはＡｇおよびＡｇ合金から成ることを特徴とする。
【００４５】
また、前記Ａｌ合金がＳｃ、Ｙ、Ｎｄ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ｓｉの少なくとも１種類以上を含み、且つその含有率が０．５ａｔ％以上１０ａｔ％以下であることを特徴とする。
【００４６】
また、前記中間電極膜が単層もしくは多層構造から成ることを特徴とする。
【００４７】
また、前記中間電極膜がＭｏ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｃｒ、Ｗおよびそれら合金の少なくとも１種類以上から成ることを特徴とする。
【００４８】
また、前記透明電極部がＩｎおよびＺｎのどちらか一方もしくは双方を含む酸化物から成ることを特徴とする。
【００４９】
【発明の実施の形態】
先ず、はじめに、本発明の第１実施の形態の製造方法を用いて造られるデバイスの構造の平面図および断面図を、それぞれ図１および図２に示す。平面図は１画素分を示し、断面図は図１における一点鎖線に沿った断面図を示す。本発明の趣旨を説明する目的からＴＦＴ画素電極部を詳述している。
【００５０】
以下に製造方法を説明する。図１９乃至２２は従来と大略同じである。まず図１９に示すように、透明絶縁基板（例えば、ガラス基板）１上に化学気相成長法により透明絶縁基板１からのアルカリ元素汚染防止用の下地ＳｉＯ２膜２を厚さ４００ｎｍで、無水素ａ−Ｓｉ膜を厚さ５０ｎｍで、製造工程汚染防止用の表面ＳｉＯ２膜を厚さ１０ｎｍで順次堆積する。なお有水素ａ−Ｓｉ膜を堆積した後、熱処理による脱水素処理をして無水素ａ−Ｓｉ膜を形成してもよい。また下地ＳｉＯ２膜２は、アルカリ元素拡散阻止能の高いＳｉ３Ｎ４膜やＡｌ２Ｏ３（酸化アルミ）膜等でもよい。
【００５１】
次に透明絶縁基板１全面にイオンドーピング法（イオン種の選別を行わない不純物注入法）によりｎ型ＴＦＴの閾値電圧を調整するためのＢ関連イオン（主にＢ２Ｈｘダイマイオン）を加速エネルギー２０ｋｅＶ、ドーズ量５Ｅ＋１２／ｃｍ２で注入した後、フォトリソグラフィ工程により形成したフォトレジストパターンをマスクにして周辺駆動回路用のｐ型ＴＦＴ部（図示せず）のみにｐ型ＴＦＴの閾値電圧を調整するためのＰ関連イオン（主にＰＨｘモノマイオン）を加速エネルギー８０ｋｅＶ、ドーズ量３Ｅ＋１２／ｃｍ２で注入する。なおドーパント元素（ＢとＰ）は、イオン注入法（イオン種の選別を行う不純物注入法）により注入してもよい。
【００５２】
そして、イオンドーピングのマスクに使用したフォトレジストパターンを除去した後、酸洗浄工程により表面ＳｉＯ２膜を除去し、次いでエキシマレーザアニール法により無水素ａ−Ｓｉ膜を溶融状態から液相結晶成長させてｐ−Ｓｉ膜３化すると同時にドーパント元素の拡散と活性化を行う。なお無水素ａ−Ｓｉ膜をｐ−Ｓｉ膜化した後、ドーパント元素の注入を行ってもよい。
【００５３】
その後、図２０のように、全面に化学気相成長法により製造工程汚染防止用の界面ＳｉＯ２膜４を厚さ１０ｎｍで堆積した後、フォトリソグラフィ工程により形成したフォトレジストパターンをマスクにしてドライエッチング法によりｎ型ＴＦＴ部とｐ型ＴＦＴ部（図示せず）の界面ＳｉＯ２膜４およびｐ−Ｓｉ膜３を同時にアイランド化する。その後、ドライエッチングのマスクに使用したフォトレジストパターンを除去する。なおアイランド部の断面形状は、傾斜部の無い四角形状でも良いが、傾斜部の有る台形状の方が絶縁膜や導体膜の被覆性が向上するので好ましい。
【００５４】
その理由は、絶縁膜や導体膜の被覆性が良くなると、応力集中によるクラックや被覆不足による薄膜部が減少するからである。その結果、例えばゲート絶縁膜の場合では、電気絶縁耐圧が向上し、例えばゲート導体膜の場合では、断線確率が減少して素子の特性や信頼性が向上する。
【００５５】
その後、図２１にしめすように、全面化学気相成長法によりゲートＳｉＯ２膜５を厚さ５０ｎｍで、表面被覆性改善用のμｃ−Ｓｉ膜６を厚さ５０ｎｍで順次堆積した後、μｃ−Ｓｉ膜６上にスパッタリング法によりＣｒ膜７を厚さ１５０ｎｍで堆積する。
【００５６】
そして、フォトリソグラフィ工程により形成したフォトレジストパターンをマスクにしてドライエッチング法によりＣｒ膜７とμｃ−Ｓｉ膜６を同時にパターニングしてゲート電極７を形成した後、ドライエッチングのマスクに使用したフォトレジストパターンを除去する（図２１）。
【００５７】
次に、フォトリソグラフィ工程により形成したフォトレジストパターンをマスクにしてイオンドーピング法によりｎ型ＴＦＴ部のアイランド部、つまりｐ−Ｓｉ膜３部のゲート電極７よりもやや広い領域にＰ関連イオンを加速エネルギー３０ｋｅＶ、ドーズ量３Ｅ＋１５／ｃｍ２で注入してＳＤ領域８を形成した後、同じｎ型ＴＦＴ部のアイランド部、つまりｐ−Ｓｉ膜３部にゲート電極７に対して自己整合的にＰ関連イオンを加速エネルギー８０ｋｅＶ、ドーズ量１Ｅ＋１３／ｃｍ２で注入してＬＤＤ領域９を形成する。
【００５８】
そして、フォトリソグラフィ工程により形成したフォトレジストパターンとゲート電極７をマスクにしてイオンドーピング法によりｐ型ＴＦＴ部（図示せず）におけるアイランド部、つまりｐ−Ｓｉ膜３部にゲート電極７に対して自己整合的にＢ関連イオンを加速エネルギー２０ｋｅＶ、ドーズ量３Ｅ＋１５／ｃｍ２で注入してＳＤ領域８を形成した後、イオンドーピングのマスクに使用したフォトレジストパターンを除去する（図２２）。ここまでは、従来技術と同様である。
【００５９】
その後は、図３乃至図７に示す。まず、全面に化学気相成長法により電極間電気絶縁用の層間ＳｉＯ２膜１０を厚さ３００ｎｍで堆積した後、熱処理によるｎ型ＴＦＴ部とｐ型ＴＦＴ部（図示せず）におけるＳＤ領域８の低抵抗化を行う。その後、水素プラズマを利用した水素化を行う。この水素化は、絶縁膜中や半導体膜中およびそれら界面に水素原子を拡散させ、そこに存在するダングリングボンド欠陥を終端する等して欠陥準位密度を減らし、素子特性を向上させるために行う。
【００６０】
その後、フォトリソグラフィ工程により形成したフォトレジストパターンをマスクにしてドライエッチング法によりｎ型ＴＦＴ部とｐ型ＴＦＴ部（図示せず）のＳＤ領域８とゲート電極端子接続部（図示せず）にコンタクトホールを形成した後、ドライエッチングのマスクに使用したフォトレジストパターンを除去する。
【００６１】
その後、全面にスパッタリング法によりＡｌＳｉ膜１１を厚さ５００ｎｍで堆積し、次いでフォトリソグラフィ工程により形成したフォトレジストパターンをマスクにしてドライエッチング法によりＡｌＳｉ膜１１をパターニングしてソース・ドレイン電極１１を形成した後、ドライエッチングのマスクに使用したフォトレジストパターンを除去する（図３）。
【００６２】
なお本発明の第一実施の形態では、ドレイン電極部（画素電極接続部）とゲート電極端子接続部（図示せず）およびソース・ドレイン電極端子接続部（図示せず）でＡｌ膜とＩＴＯ膜とが直接接触しないので、ソース・ドレイン電極１１上部に中間層となる上部ソース・ドレイン電極を必要としないが、別にあっても差し支えない。但し、中間層電極がない方が製造工程を簡略化できるので好ましい。
【００６３】
次に、図４に示すように、全面に化学気相成長法により電極間電気絶縁用の層間Ｓｉ３Ｎ４膜１２を厚さ３００ｎｍで堆積し、次いでフォトリソグラフィ工程により形成したフォトレジストパターンをマスクにしてドライエッチング法により画素スイッチング素子用のｎ型ＴＦＴ部の電流電極であるソース／ドレイン電極部（画素電極接続部）とゲート電極端子接続部（図示せず）およびソース／ドレイン電極端子接続部（図示せず）にコンタクトホールを形成した後、ドライエッチングのマスクに使用したフォトレジストパターンを除去する。なお層間Ｓｉ３Ｎ４膜１２をＳｉＯ２膜で代用しても良いが、Ｓｉ３Ｎ４膜の方が耐ガス透過性や耐吸湿性が高いので都合がよい。
【００６４】
その後、全面にスパッタリング法によりソース・ドレイン電極（電流電極）１１と透明画素電極１６との間の電気接続用の中間電極膜（Ｍｏ膜）１３を厚さ５０ｎｍで、反射画素電極１４用の反射電極膜（Ａｌ膜）１４を厚さ５０ｎｍで順次堆積した後、フォトレジストパターンをマスクにしてウェットエッチング法によりＡｌ膜１４とＭｏ膜１３を同時にパターニングして反射画素電極１４を形成した後、使用したフォトレジストパターンを除去して図５の構造に至る。なおＡｌ膜１４とＭｏ膜１３のパターニングをドライエッチング法で行っても良いが、ウェットエッチング法の方が都合がよい。
【００６５】
その理由は、例えばリン酸を使用したウェットエッチング工程では、Ｍｏ膜１３よりもＡｌ膜１４の方が速くエッチングされるため、自動的にＡｌ膜１４パターン幅がＭｏ膜１３パターン幅よりも後退して段差形状を形成できるからである。その結果、ドライエッチング法でパターニングした場合よりもＭｏ膜１３とＩＴＯ膜１６との接触面積を増やすことができるので、より良好な電気接触を得ることができる。
【００６６】
その後図７に示すように、フォトリソグラフィ工程により透明画素電極１６パターニング用のフォトレジストパターン１５を形成し、次いでＯ２（酸素）アッシング工程によりフォトレジストパターン１５の表面を凹凸化する。ここで、フォトレジストパターン１５の表面を凹凸化するのは、後でその上に堆積するＩＴＯ膜１６の表面被覆性を低下させて大量のピンホールを形成し、剥離液をフォトレジストパターンまで浸透しやすくしてリフトオフしやすくするためである。
【００６７】
その後、図７に示すように全面にスパッタリング法により光透過電極膜（ＩＴＯ膜）１６を厚さ５０ｎｍで堆積する。
【００６８】
そしてリフトオフ工程によりフォトレジストパターン１５を除去すると、図１および２に示す本発明による構造が得られる。
【００６９】
上述の本発明の製造方法では、Ａｌ膜１４とＩＴＯ膜１６とが同時に現像液に曝されない。このため、従来は、完全には防ぎきれないでいた電池腐食反応を完全に防ぐことができる。この結果、従来よりも歩留まり良く、信頼性の高い液晶表示装置を提供できるようになる。
【００７０】
すなわち、電池腐食反応によるＡｌ膜１４の溶解消失やＩＴＯ膜１６の黒化変色がないので、可視光反射輝度および可視光透過輝度の高い、明るく、高コントラストの鮮明な画像表示ができるようになる。
【００７１】
更に、に透明画素電極１６のパターニングに関わるエッチング工程を省くことができるので、従来よりも製造スループットを高くでき、その製造コストを下げることができる。
【００７２】
図１乃至２に示すような本発明の液晶表示装置では、Ａｌ膜１４から成る反射画素電極１４とＩＴＯ膜１６から成る透明画素電極１６とがＭｏ膜１３から成る中間電極１３の端部端面を介して電気的に接続されており、且つＡｌ膜１４の一部がＩＴＯ膜１６とも接触している。
【００７３】
より詳しくは、図１に示すように、Ａｌ膜１４とＩＴＯ膜１６とがＭｏ膜１３の外周部に沿って長く電気的に接触している。このため、Ａｌ膜１４とＩＴＯ膜１６との間の電気抵抗を十分に低くすることができる。この結果、反射画素電極１４と透過画素電極１６の電位を同じにすることができ、良好な画素書込動作を実現することができる。
【００７４】
さらに、耐食性の劣る異種材料接触面の一部を上から耐食性の高いＩＴＯ膜１６で保護できるため、従来に比べて環境から受ける外的作用（水、酸素、薬品等）を遮断でき、異種材料接触面の腐食信頼性を向上させることができる。
【００７５】
なぜなら、異種材料接触面では、格子不整合等によるダングリングボンド欠陥密度が高く、化学反応が起こりやすいことに加えて、水等の腐食環境が介在すると、互いの酸化還元電位差を駆動力とした電池腐食反応が進行しやすいからである。
【００７６】
更に、本発明では、画素電極パターンニングに際して電池効果が原理的に起きないので、従来に比べて中間電極膜および反射電極膜を薄く形成できるので、応力による電極膜の剥がれが防止できるとろもに、スルーップトが向上する。
【００７７】
次に、本発明の第２実施の形態の製造方法を説明する。図８および図９は、本形態により得られる構造の平面図および断面図である。５図までは、第１実の施形態と同様の工程である。
【００７８】
本形態では、図１０に示すように、画素電極全体を透明画素電極１６で覆うように、フォトレジストパターン１５を設ける。次いでＯ２アッシング工程によりフォトレジストパターン１５の表面を凹凸化した後、全面にスパッタリング法によりＩＴＯ膜１６を厚さ５０ｎｍで堆積する。
【００７９】
次に、リフトオフ工程により透明画素電極１６パターニング用のフォトレジストパターンを除去すると同時にＩＴＯ膜１６をパターニングして透明画素電極１６を形成すると、図８および図９に示す本形態の構造が得られる。
【００８０】
本形態は、第１実施の形態の効果に加えて、Ａｌ膜１４とＭｏ膜１３の全部をそれらよりも耐食性の高いＩＴＯ膜１６で覆って保護できるため、第１実施の形態よりも更に腐食信頼性を向上させることができる。
【００８１】
次に、図１１および図１２に、本発明の第３実施の形態の方法により得られる構造の平面図および断面図を示す。第５図までは、第２実の施形態と同様の工程である。
【００８２】
本形態では、図１３に示すように、反射電極部を囲む外周部を除いた所にも、フォトレジストパターン１５を設ける。そして、次いでＯ２アッシング工程によりフォトレジストパターン１５の表面を凹凸化した後、ガラス基板１上にスパッタリング法によりＩＴＯ膜１６を厚さ５０ｎｍで堆積する。
【００８３】
次に、リフトオフ工程により透明画素電極１６パターニング用のフォトレジストパターンを除去すると同時にＩＴＯ膜１６をパターニングして透明画素電極１６を形成すると、図１１および図１２に示す本形態の構造が得られる。
【００８４】
本形態では、耐食性の劣る異種材料接触面の周囲を上から耐食性の高いＩＴＯ膜１６で保護できるため、従来に比べて環境から受ける外的作用（水、酸素、薬品等）を遮断でき、異種材料接触面の腐食信頼性を向上させることができる。
【００８５】
更に、Ａｌ膜１４上の周囲以外にはＩＴＯ膜１６を設けていないので、その分第２実施の形態よりも反射輝度を高くすることができるという効果が有る。
【００８６】
図１４は、本発明の第４実施の形態の製造方法により得られた構造の断面図であり、図１５、１６は中間工程図を示す。平面図は割愛する。これらの図を用いて本発明の別の液晶表示装置とその製造方法を説明する。図４に至るまでの工程は、上述の第１実施の形態と大略同じであるので、説明を省略する。
【００８７】
図４に示す工程の後、図１５に示すように、全面にスパッタリング法によりＩＴＯ膜１６を厚さ５０ｎｍで堆積し、フォトレジストパターンをマスクにしてドライエッチング法によりＩＴＯ膜１６をパターニングして透明画素電極１６を形成する。この時、ＩＴＯ膜が薄膜トランジスタの電流電極に接続しないようにパターンニングする。
【００８８】
その後、反射画素電極１４パターニング用のフォトレジストパターン１５を形成し、次いでＯ２アッシング工程によりフォトレジストパターン１５の表面を凹凸化する。
【００８９】
その後図１６に示すように、ソース・ドレイン電極１１と透明画素電極１６との間の電気接続用のＭｏ膜１３を厚さ５０ｎｍで、反射画素電極１４用のＡｌ膜１４を厚さ５０ｎｍで順次堆積する。次に、リフトオフ工程によりレジストパターン１５を除去すると同時にＭｏ膜１３およびＡｌ膜１４をパターニングして反射画素電極１４を形成すると、図１４に示す構造になる。
【００９０】
上述の方法に於いても、Ａｌ膜１４とＩＴＯ膜１６とが同時に現像液に曝されることもないので、従来問題とされた電池効果を防止できるので、従来よりも歩留まり良く、信頼性の高い液晶表示装置を提供できる。
【００９１】
そして、図１４に示すように、Ａｌ膜１４から成る反射画素電極１４とＩＴＯ膜１６から成る透明画素電極１６とがＭｏ膜１３の中間電極１３を介して電気的に接続されており、しかも、反射電極が透明電極よりも上にあり、反射電極部にＩＴＯ膜が覆い被さってないので、上述の第１乃至第３の実施の形態よりも反射効率自体は良くなる。
【００９２】
図１７は、本発明の第５実施の形態の製造方法により得られる断面図を示す。これらの図を用いて本発明の別の液晶表示装置とその製造方法を説明する。なお図Ｇに至るまでの工程は、上述の第１実施の形態と大略同じである。
【００９３】
図Ｇに到達した後、図１８に示すように反射画素電極１４パターニング用のフォトレジストパターン１５を形成し、次いでＯ２アッシング工程によりフォトレジストパターン１５の表面を凹凸化した後、反射画素電極１４と透明画素電極１６との間の電気接続用のＭｏ膜１３を厚さ５０ｎｍで、反射画素電極１４用のＡｌ膜１４を厚さ５０ｎｍで順次堆積する。
【００９４】
次に、リフトオフ工程によりフォトレジストパターン１５を除去すると同時にＭｏ膜１３およびＡｌ膜１４をパターニングして反射画素電極１４を形成すると、図１７に至る。
【００９５】
図１７の構造は、Ａｌ膜１４から成る反射画素電極１４とＩＴＯ膜１６から成る透明画素電極１６とがＭｏ膜１３から成る中間電極１３の底部全面を介して電気的に接続されており、且つＡｌ膜１４がＩＴＯ膜１６とは接触していない。
【００９６】
この結果、第４実施の形態よりも反射画素電極１４と透過画素電極１６の間の電気抵抗を減少でき、良好な画素書込動作を実現することができる。本構造は基本的には、従来と同じであるが、中間電極膜および反射電極膜を従来よりも薄くできるので、膜の剥がれが少ないという効果がある。
【００９７】
なお画素電極の構造は、上述の例で用いように反射電極部がコの字型構造に限定されるものではないく、適宜決めればよいことは言うまでもない。
【００９８】
また、反射画素電極１４に使用するＡｌは、純Ａｌでも良いが、Ａｌ合金の方が好ましい。その理由は、耐熱性が高く、ヒロックやボイドが発生しにくいことに加えて、結晶粒径が微細化されているので表面平坦性が良く、可視光反射率が高いからである。その結果、純Ａｌよりも高輝度の画像表示ができる。
【００９９】
Ａｌ合金の組成としては、Ｓｃ、Ｙ、Ｎｄ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ｓｉの内、少なくともいずれか１種類以上の元素を含むことが好ましい。
【０１００】
特にＳｃ、Ｙ、Ｎｄ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｃｒは、耐熱性が高い上、電極電位がＡｌに近いかもしくは卑側であるため、予期せぬ局部腐食を抑制することができるので好適である。
【０１０１】
さらにＳｃ、Ｙ、Ｎｄ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｃｒの含有率は０．５ａｔ％以上１０ａｔ％以下であることが望ましい。特に０．５以上５％以下の範囲であれば、１５０℃以上の耐熱性と２０μΩ・ｃｍ以下の抵抗率、８０％以上の反射率が得られるので配線材料としても望ましい。
【０１０２】
またＡｌの代わりにＡｇを用いても良い。その理由は、Ａｌよりも可視光反射率が高く抵抗も低いからである。
【０１０３】
またＡｌ膜１４とＩＴＯ膜１６の間の中間層材料１３は、Ｍｏで無くても良いが、Ｍｏであれば電池腐食の抑制力が高いだけでなく、Ａｌと同時にパターニングできるので都合がよい。
【０１０４】
Ｍｏ意外の中間層材料１３としては、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｃｒ、Ｗ等を用いても良い。その理由は、耐食性が高い上、その酸化物もある程度電気を通すからである。またこれら材料の合金でもよい。これらの材料であればＡｌと同時にパターニングできるので都合がよい。
【０１０５】
中間電極１３を含む反射画素電極１４の膜厚は４０ｎｍ以上２００ｎｍ以下が好ましい。その理由は、３０ｎｍ以下では反射率が８０％以下になってしまい、２００ｎｍ以上ではリフトオフし難くなるからである。
【０１０６】
また反射画素電極１４だけの厚さは２０ｎｍ以上１８０ｎｍ以下であることが望ましい。２０ｎｍ以上であれば中間電極と併せて８０％以上の反射率が得られる。
【０１０７】
また中間電極１３の構造は、単層でもいいし、多層でもよいが、その厚さは、２０ｎｍ以上１８０ｎｍ以下であることが望ましい。２０ｎｍ以上であれば反射画素電極と透明画素電極との間で良好な電気接触を取ることができる。
【０１０８】
また透明画素電極１６としては、ＩＴＯ以外にもＺｎＯ等が使用できることは言うまでもないが、その厚さは、４０ｎｍ以上２００ｎｍ以下が好ましい。その理由は、４０ｎｍ以下では十分な被覆率が得られず、２００ｎｍ以上では透過率が８０％以下になり、且つリフトオフし難くなるからである。
【０１０９】
なお本発明の実施の形態では、移動度の高いｐ−Ｓｉ　ＴＦＴを使用した場合を例示しているが、それに限定する必要はなく、ａ−Ｓｉ　ＴＦＴを使用した場合にも適用できる。また二端子素子を用いた場合や能動素子を用いないいわゆるパッシブマトリクス方式の液晶表示装置に適用しても良い。
【０１１０】
【発明の効果】
本発明の液晶表示装置によれば、電池腐食反応を完全に防ぐことができる。その理由は、Ａｌ膜１４とＩＴＯ膜と１６が同時に現像液に曝されないからである。このため、電池腐食反応によるＡｌ膜１４の溶解消失やＩＴＯ膜１６の黒化変色を防止することができ、従来よりも可視光反射輝度および可視光透過輝度の高い、明るく、高コントラストの鮮明な画像表示ができるようになる。
【０１１１】
また本発明の液晶表示装置によれば、環境から受ける外的作用（水、酸素、薬品等）を遮断でき、異種材料接触面の腐食信頼性を向上させることができる。その理由は、耐食性の劣る異種材料接触面の一部を耐食性の高いＩＴＯ膜１６で保護できるからである。このため、従来よりも歩留まり良く、信頼性の高い液晶表示装置を提供できるようになる。
【０１１２】
さらに本発明の液晶表示装置の製造方法によれば、透明画素電極１６あるいは反射画素電極１４のパターニングに関わるエッチング工程を省くことができる。その理由は、リフトオフ工程によりレジストパターン１５の除去と画素電極のパターニングを兼務するからである。このため、従来よりも製造スループットを高くでき、その製造コストを下げることができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態の液晶表示装置の平面図である。
【図２】本発明の第１実施の形態の液晶表示装置の断面図である。
【図３】本発明の第１実施の形態の製造工程を示す図である。
【図４】本発明の第１実施の形態の製造工程を示す図である。
【図５】本発明の第１実施の形態の製造工程を示す図である。
【図６】本発明の第１実施の形態の製造工程を示す図である。
【図７】本発明の第１実施の形態の製造工程を示す図である。
【図８】本発明の第２実施の形態の液晶表示装置の平面図である。
【図９】本発明の第２実施の形態の液晶表示装置の断面図である。
【図１０】本発明の第２実施の形態の製造工程を示す図である。
【図１１】本発明の第３実施の形態の液晶表示装置の平面図である。
【図１２】本発明の第３実施の形態の液晶表示装置の断面図である。
【図１３】本発明の第３実施の形態の製造工程を示す図である。
【図１４】本発明の第４実施の形態の液晶表示装置の断面図である。
【図１５】本発明の第４実施の形態の製造工程を示す図である。
【図１６】本発明の第４実施の形態の製造工程を示す図である。
【図１７】本発明の第５実施の形態の液晶表示装置の断面図である。
【図１８】本発明の第５実施の形態の製造工程を示す図である。
【図１９】従来技術の製造工程を示す図である。
【図２０】従来技術の製造工程を示す図である。
【図２１】従来技術の製造工程を示す図である。
【図２２】従来技術の製造工程を示す図である。
【図２３】従来技術の製造工程を示す図である。
【図２４】従来技術の製造工程を示す図である。
【図２５】従来技術の製造工程を示す図である。
【図２６】従来技術の製造工程を示す図である。
【図２７】従来技術の液晶表示装置の断面図である。
【符号の説明】
１　ガラス基板
２　下地ＳｉＯ２膜
３　ｐ−Ｓｉ膜
４　界面ＳｉＯ２膜
５　ゲートＳｉＯ２膜
６　μｃ−Ｓｉ膜
７　ゲート電極
８　ＳＤ領域
９　ＬＤＤ領域
１０　層間ＳｉＯ２膜
１１　ソース・ドレイン電極
１２　層間Ｓｉ３Ｎ４膜
１３　中間電極
１４　反射画素電極
１５　フォトレジスト膜
１６　透明画素電極
１７　下部ソース・ドレイン電極
１８　上部ソース・ドレイン電極
【図１】
2004144826.tif 000003
【図２】
2004144826.tif 000004
【図３】
2004144826.tif 000005
【図４】
2004144826.tif 000006
【図５】
2004144826.tif 000007
【図６】
2004144826.tif 000008
【図７】
2004144826.tif 000009
【図８】
2004144826.tif 000010
【図９】
2004144826.tif 000011
【図１０】
2004144826.tif 000012
【図１１】
2004144826.tif 000013
【図１２】
2004144826.tif 000014
【図１３】
2004144826.tif 000015
【図１４】
2004144826.tif 000016
【図１５】
2004144826.tif 000017
【図１６】
2004144826.tif 000018
【図１７】
2004144826.tif 000019
【図１８】
2004144826.tif 000020
【図１９】
2004144826.tif 000021
【図２０】
2004144826.tif 000022
【図２１】
2004144826.tif 000023
【図２２】
2004144826.tif 000024
【図２３】
2004144826.tif 000025
【図２４】
2004144826.tif 000026
【図２５】
2004144826.tif 000027
【図２６】
2004144826.tif 000028
【図２７】
2004144826.tif 000029