(57)【要約】【課題】ウエハー裏面をバックグラインドしてデバイス厚の薄いＩＧＢＴ等の半導体素子を製造するにあたって、ウエハー割れを防ぐこと。【解決手段】ウエハー２１の表面に半導体素子の表面側素子構造部２２を作製する。ウエハー２１の、表面側素子構造部２２が形成された面に支持基板３２を接合する。その状態で、ウエハー裏面の研削をおこなう。ウエハー裏面にイオン注入をおこない、注入された不純物をレーザーアニール法により活性化させる。また、裏面電極２５等の裏面構造を作製する。その後、支持基板３２を剥離させる。そして、チップ２７状に切断する。【選択図】　　　　図２
2004140101.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハーの表面に半導体素子の表面側素子構造部を作製する工程と、
前記半導体ウエハーの、前記表面側素子構造部が作製された側の面を支持基板に接合する工程と、
前記支持基板を接合した状態のまま前記半導体ウエハーの裏面を研削し、その研削された面に裏面構造を作製する工程と、
裏面構造が作製された前記半導体ウエハーから前記支持基板を剥離させる工程と、
前記支持基板の剥離後、前記半導体ウエハーをチップ状に切断する工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記支持基板はガラス板であり、当該ガラス板を、ＵＶ光の照射で接着剤が硬化することにより剥離可能な両面接着タイプの接着シートを介して、前記半導体ウエハーに接合し、当該ガラス板を剥離させる際に、ＵＶ光を照射することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記支持基板はガラス板であり、当該ガラス板を、加熱発泡により剥離可能な両面接着タイプの接着シートを介して、前記半導体ウエハーに接合し、当該ガラス板を剥離させる際に、前記支持基板を加熱することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
裏面構造を作製する際に、イオン注入をおこない、注入された不純物をレーザーアニール法により活性化させることを特徴とする請求項１〜３のいずれか一つに記載の半導体素子の製造方法。
【請求項５】
前記半導体ウエハーはエピタキシャルウエハーであることを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項６】
半導体ウエハーの表面に半導体素子の表面側素子構造部を作製する工程と、
前記半導体ウエハーの、前記表面側素子構造部が作製された側の面に高剛性の接着シートを貼り付ける工程と、
前記接着シートを貼り付けた状態のまま前記半導体ウエハーの裏面を研削し、その研削された面に裏面構造を作製する工程と、
裏面構造が作製された前記半導体ウエハーから前記接着シートを剥離させる工程と、
前記接着シートの剥離後、前記半導体ウエハーをチップ状に切断する工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項７】
前記接着シートの基材の弾性率は２〜５Ｇｐａであり、前記基材の厚さは５０μｍ以上であることを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項８】
前記接着シートを前記半導体ウエハーに貼り付けるための粘着剤は、ＵＶ光の照射により硬化して剥離可能なＵＶ硬化型粘着剤であり、ＵＶ光を照射して当該接着シートを剥離させることを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項９】
前記接着シートを前記半導体ウエハーに貼り付けるための粘着剤は、加熱発泡により剥離可能な加熱発泡型粘着剤であり、当該接着シートを加熱して剥離させることを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項１０】
前記接着シートを前記半導体ウエハーに貼り付けるための粘着剤は、可視光の照射により硬化して剥離可能な可視光硬化型粘着剤であり、当該接着シートを剥離させる際に、可視光を照射することを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項１１】
前記半導体ウエハーに前記接着シートを貼り付けた後、当該接着シートにさらにパーティクル除去用の接着シートを貼り付け、ウエハー裏面の研削後、前記パーティクル除去用の接着シートを剥がしてから、裏面構造を作製することを特徴とする請求項６〜１０のいずれか一つに記載の半導体素子の製造方法。
【請求項１２】
前記パーティクル除去用の接着シートを、機械的に剥離させることを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１３】
前記パーティクル除去用の接着シートを貼り付けるための粘着剤は、ＵＶ光の照射により硬化して剥離可能なＵＶ硬化型粘着剤であり、ＵＶ光を照射して当該パーティクル除去用の接着シートを剥離させることを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１４】
前記パーティクル除去用の接着シートを貼り付けるための粘着剤は、加熱発泡により剥離可能な加熱発泡型粘着剤であり、当該パーティクル除去用の接着シートを加熱して剥離させることを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１５】
前記パーティクル除去用の接着シートを貼り付けるための粘着剤は、可視光の照射により硬化して剥離可能な可視光硬化型粘着剤であり、可視光を照射して当該パーティクル除去用の接着シートを剥離させることを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１６】
前記半導体ウエハーはエピタキシャルウエハーであり、裏面構造を作製する際に、イオン注入をおこない、注入された不純物をレーザーアニール法により活性化させることを特徴とする請求項６〜１５のいずれか一つに記載の半導体素子の製造方法。
【請求項１７】
半導体ウエハーの表面に半導体素子の表面側素子構造部を作製する工程と、
前記表面側素子構造部の溝部分に充填剤を充填することにより、当該溝部分を埋めて表面を平坦にする工程と、
表面を平坦化した前記半導体ウエハーの裏面を研削する工程と、
裏面研削後の前記半導体ウエハーから前記充填剤を剥離させる工程と、
充填剤剥離後の前記半導体ウエハーの研削された面に裏面構造を作製する工程と、
裏面構造が作製された前記半導体ウエハーをチップ状に切断する工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項１８】
半導体ウエハーの表面に半導体素子の表面側素子構造部を作製する工程と、
前記表面側素子構造部に、当該表面側素子構造部の凹凸形状を吸収可能な厚さの保護テープを貼り付ける工程と、
保護テープ付きの前記半導体ウエハーの裏面を研削する工程と、
裏面研削後の前記半導体ウエハーから前記保護テープを剥離させる工程と、
保護テープ剥離後の前記半導体ウエハーの研削された面に裏面構造を作製する工程と、
裏面構造が作製された前記半導体ウエハーをチップ状に切断する工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項１９】
半導体ウエハーの表面に半導体素子の表面側素子構造部を作製する工程と、
前記表面側素子構造部の溝部分に充填剤を充填することにより、当該溝部分を埋めて表面を平坦にする工程と、
平坦化された前記半導体ウエハーの表面を支持基板に接合する工程と、
前記支持基板を接合した状態のまま前記半導体ウエハーの裏面を研削する工程と、
裏面研削後の前記半導体ウエハーから前記充填剤を剥離させる工程と、
充填剤剥離後の前記半導体ウエハーの研削された面に裏面構造を作製する工程と、
裏面構造が作製された前記半導体ウエハーから前記支持基板を剥離させる工程と、
前記支持基板の剥離後、前記半導体ウエハーをチップ状に切断する工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項２０】
半導体ウエハーの表面に半導体素子の表面側素子構造部を作製する工程と、
前記表面側素子構造部に、当該表面側素子構造部の凹凸形状を吸収可能な厚さの保護テープを貼り付ける工程と、
保護テープ付きの前記半導体ウエハーの表面を支持基板に接合する工程と、
前記支持基板を接合した状態のまま前記半導体ウエハーの裏面を研削する工程と、
裏面研削後の前記半導体ウエハーから前記保護テープを剥離させる工程と、
保護テープ剥離後の前記半導体ウエハーの研削された面に裏面構造を作製する工程と、
裏面構造が作製された前記半導体ウエハーから前記支持基板を剥離させる工程と、
前記支持基板の剥離後、前記半導体ウエハーをチップ状に切断する工程と、
を含むことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、特に絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴとする）等の電力用半導体素子の製造方法に関する。
【０００２】
【従来の技術】
ＩＧＢＴは、電圧駆動型であり、オン電圧が低く、かつ高速スイッチング特性を有する素子であり、その応用範囲も、インバータなどの産業用分野から電子レンジなどの民生機器分野へ拡がっている。従来、ＩＧＢＴには、パンチスルー（以下、ＰＴとする）型、ノンパンチスルー（以下、ＮＰＴとする）型、フィールドストップ（以下、ＦＳとする）型の構造があり、ｎチャネル型の縦型二重拡散構造のものが主流である。
【０００３】
ＰＴ型ＩＧＢＴは、ｐ＋半導体基板上にｎ＋バッファ層とｎ−活性層をエピタキシャル成長させたエピウエハーを用いて形成される。そのため、たとえば耐圧６００Ｖ系の素子では、活性層の厚さは７０μｍ程度であるが、基板を含む総厚さは２００〜３００μｍ程度になる。
【０００４】
図２９は、低ドーズ量の浅いｐ＋コレクタ層を有するＮＰＴ型ＩＧＢＴの１／２セル分の構成を示す断面図である。図２９に示すように、たとえばＦＺウエハーよりなるｎ−半導体基板を活性層１とし、その表面側に、ｐ＋ベース領域２が選択的に形成されている。ベース領域２の表面層には、ｎ＋エミッタ領域３が選択的に形成されている。また、基板表面上には、ゲート酸化膜４を介してゲート電極５が形成されている。
【０００５】
エミッタ電極６は、エミッタ領域３およびベース領域２に接触しているとともに、層間絶縁膜７によりゲート電極５から絶縁されている。基板裏面には、ｐ＋コレクタ層８およびコレクタ電極９が形成されている。ＮＰＴ型の場合には、活性層１の厚さがＰＴ型よりも厚くなるが、素子全体としては、ＰＴ型の素子に比べて、大幅に薄くなる。また、エピタキシャル基板を用いずに、ＦＺ基板を用いているため、安価である。
【０００６】
図３０は、ＦＳ型ＩＧＢＴの１／２セル分の構成を示す断面図である。図３０に示すように、基板表面側の素子構造は、図２９に示すＮＰＴ型の素子と同じである。基板裏面側には、ｎ−活性層１とｐ＋コレクタ層８との間に、ｎ＋バッファ層１０が設けられている。ＦＳ型の場合、活性層１の厚さは、ＰＴ型と同じ７０μｍ程度（耐圧６００Ｖ系）であり、素子全体の厚さは１００〜２００μｍ程度である。
【０００７】
最近では、総合損失をより低減するため、ウエハーを薄く削り、デバイス厚をできるだけ薄くする試みがなされている。たとえば、耐圧６００Ｖ系の素子の場合、ＦＳ−ＩＧＢＴの厚さは７０μｍ程度が想定されている。耐圧クラスが低くなると、素子の厚さはさらに薄くなる。このような厚さのＦＳ型ＩＧＢＴまたはそれに類似したデバイスの製造方法として、以下に説明するように、ＦＺウエハーを研磨する方法と、エピタキシャルウエハーを研磨する方法が知られている。
【０００８】
図３１は、従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。図３１に示すように、まず、活性層１となるｎ−ＦＺウエハーの表面側に、ベース領域、エミッタ領域、ゲート酸化膜、ゲート電極、層間絶縁膜、エミッタ電極およびパッシベーション膜よりなる表面側素子構造部１１を形成する（同図（ａ））。ついで、ウエハーの裏面を、バックグラインド、ポリシュあるいはエッチング等の加工方法を単独または組合せて研削し、ウエハーを所望の厚さ、たとえば７０μｍの厚さとする（図３１（ｂ））。なお、エッチングの場合、厳密には研削ではないが、本明細書では、ウエハーを薄くする手段については問わないので、エッチングを含めて研削とする。
【０００９】
ついで、ウエハーの裏面から、たとえばｎ型不純物であるリン（Ｐ）と、ｐ型不純物であるボロン（Ｂ）をイオン注入し、電気炉で３５０〜５００℃の熱処理（アニール）をおこない、バッファ層１０およびコレクタ層８を形成する（図３１（ｃ））。ついで、ウエハーの裏面、すなわちコレクタ層８の表面に、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）および金（Ａｕ）などの複数の金属を蒸着し、コレクタ電極９を形成する（図３１（ｄ））。最後に、コレクタ電極９側にダイシングテープ１２を貼り付けてダイシングをおこない、ウエハーを複数のチップ１３に切断する（図３１（ｅ））。
【００１０】
図３２は、従来のエピタキシャルウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。図３２に示すように、まず、バッファ層１０となるｎ＋半導体基板上に、活性層１となるエピタキシャル層を成長させたエピタキシャルウエハーを用意し、そのエピタキシャル層側の表面に、ベース領域、エミッタ領域、ゲート酸化膜、ゲート電極、層間絶縁膜、エミッタ電極およびパッシベーション膜よりなる表面側素子構造部１１を形成する（同図（ａ））。表面側素子構造部１１を形成時の拡散工程においてｎ層が拡散していく。ついで、バックグラインド等により、ウエハーをたとえば７０μｍの厚さにし、ｎ＋半導体基板がたとえば１０μｍの厚さで残るようにする（図３２（ｂ））。
【００１１】
ついで、ウエハーの裏面から、たとえばｐ型不純物であるボロンをイオン注入し、電気炉で３５０〜５００℃のアニールをおこない、コレクタ層８を形成する（図３２（ｃ））。ついで、コレクタ層８の表面に、複数の金属層よりなるコレクタ電極９を形成する（図３２（ｄ））。最後に、ダイシングテープ１２を貼り付けてダイシングをおこない、ウエハーを複数のチップ１３に切断する（図３２（ｅ））。
【００１２】
図３３は、従来のバックグラインド工程を詳細に説明するためのプロセス図である。図３３に示すように、バックグラインド工程では、まず、図示しない表面側素子構造部が形成されたウエハー１５の表面側に、保護テープ１６を貼り付ける（同図（ａ））。これを裏返し、保護テープ１６を下にして、バックグラインド装置の吸着台１９に真空吸着させる（図３３（ｂ））。
【００１３】
そして、バックグラインドをおこなう。その際、ウエハー１５の表面には、パッシベーション膜を構成するポリイミドの段差部１７が形成されているため、その段差部１７のパターンを反映した凹部１８がウエハー裏面に形成される（図３３（ｃ））。バックグラインド終了後、吸着台１９からウエハー１５を取り外し、保護テープ１６を剥がす（図３３（ｄ））。このようにして、所望の厚さのウエハー１５が得られる（図３３（ｅ））。
【００１４】
【発明が解決しようとする課題】
しかしながら、上述した従来の製造方法によりたとえば７０μｍ厚程度の素子を作製しようとすると、バックグラインド後のウエハーが薄過ぎるため、ウエハー裏面側からイオン注入をおこなう際に、ウエハーが割れやすいという問題点がある。また、ウエハー裏面にコレクタ電極となる金属膜を蒸着すると、その金属膜が、基板側からみて圧縮応力の大きな膜となるため、ウエハーに割れが生じやすいという問題点がある。
【００１５】
また、電気炉によるアニール時にウエハーに発生する応力によって、ウエハーが割れやすくなるという問題点がある。また、ウエハー割れが生じなくても、圧縮応力によってウエハーが大きく反るため、ダイシングが困難になるという問題点がある。また、ダイシング後のチップの形が歪むため、設計通りの特性が得られないおそれがある。
【００１６】
また、上述した従来のバックグラインド工程では、バックグラインドによってウエハー裏面が凹凸形状になり、特に真空吸着の強い箇所で深く削れてしまう（図３３（ｅ）参照、中央の凹部）ため、ウエハー割れが起こりやすいという問題点がある。また、ウエハー外周部の強度が低いため、ウエハーの外周がバックグラインド装置の吸着台から浮き上がってしまい、ウエハー割れの原因になるという問題点がある。また、ウエハー裏面が局所的に削れてしまうことによって、所望のデバイス特性が得られないおそれがある。
【００１７】
本発明は、上記問題点に鑑みてなされたものであって、ウエハー裏面をバックグラインドしてデバイス厚の薄いＩＧＢＴ等の半導体素子を製造するにあたって、ウエハーの反りやウエハーに作用する応力を抑制することによって、ウエハーが割れるのを防ぎながら半導体素子を作製することができる半導体素子の製造方法を提供することを目的とする。
【００１８】
また、本発明は、バックグラインド時にウエハー裏面に局所的な削れが生じるのを防ぐことによって、ウエハーが割れるのを防ぐようにした半導体素子の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体素子の製造方法は、半導体ウエハーの表面に半導体素子の表面側素子構造部を作製する工程と、前記半導体ウエハーの、前記表面側素子構造部が作製された側の面を支持基板に接合する工程と、前記支持基板を接合した状態のまま前記半導体ウエハーの裏面を研削し、その研削された面に裏面構造を作製する工程と、裏面構造が作製された前記半導体ウエハーから前記支持基板を剥離させる工程と、前記支持基板の剥離後、前記半導体ウエハーをチップ状に切断する工程と、を含むことを特徴とする。
【００２０】
この発明において、裏面構造を作製する際に、イオン注入をおこない、注入された不純物をレーザーアニール法により活性化させる構成としてもよい。
【００２１】
この発明によれば、半導体ウエハーの表面側に、半導体素子の表面側素子構造部を形成した後、その表面に支持基板を接合し、この状態でバックグラインドをおこなってウエハーを薄くした後、ウエハー裏面に対する処理をおこなうことにより、ウエハー裏面に対する処理をおこなっている間のウエハーの反りや、ウエハーに作用する応力が抑制される。また、応力の発生源となる電気炉アニールに代えて、レーザーアニールを採用することにより、ウエハーに作用する応力が抑制される。
【００２２】
また、上記目的を達成するため、本発明にかかる半導体素子の製造方法は、半導体ウエハーの表面に半導体素子の表面側素子構造部を作製する工程と、前記半導体ウエハーの、前記表面側素子構造部が作製された側の面に高剛性の接着シートを貼り付ける工程と、前記接着シートを貼り付けた状態のまま前記半導体ウエハーの裏面を研削し、その研削された面に裏面構造を作製する工程と、裏面構造が作製された前記半導体ウエハーから前記接着シートを剥離させる工程と、前記接着シートの剥離後、前記半導体ウエハーをチップ状に切断する工程と、を含むことを特徴とする。
【００２３】
この発明において、前記半導体ウエハーに前記接着シートを貼り付けた後、当該接着シートにさらにパーティクル除去用の接着シートを貼り付け、ウエハー裏面の研削後、前記パーティクル除去用の接着シートを剥がしてから、裏面構造を作製する構成としてもよい。
【００２４】
この発明によれば、半導体ウエハーの表面側に、半導体素子の表面側素子構造部を形成した後、その表面に高剛性接着シートを貼り付け、この状態でバックグラインドをおこなってウエハーを薄くした後、ウエハー裏面に対する処理をおこなうことにより、ウエハー裏面に対する処理をおこなっている間のウエハーの反りや、ウエハーに作用する応力が抑制される。
【００２５】
また、本発明によれば、半導体ウエハーの裏面に、高剛性接着シートおよびパーティクル除去用接着シートを貼り付けた状態でバックグラインドをおこない、裏面研削終了後にパーティクル除去用接着シートを剥がしてから裏面構造の作製をおこなうことにより、ウエハー裏面の研削時に発生した削り屑やその他の塵などのパーティクルが、裏面構造を作製する前に取り除かれる。
【００２６】
また、上記目的を達成するため、本発明にかかる半導体素子の製造方法は、半導体ウエハーの表面に半導体素子の表面側素子構造部を作製する工程と、前記表面側素子構造部の溝部分に充填剤を充填することにより、当該溝部分を埋めて表面を平坦にする工程と、表面を平坦化した前記半導体ウエハーの裏面を研削する工程と、裏面研削後の前記半導体ウエハーから前記充填剤を剥離させる工程と、充填剤剥離後の前記半導体ウエハーの研削された面に裏面構造を作製する工程と、裏面構造が作製された前記半導体ウエハーをチップ状に切断する工程と、を含むことを特徴とする。
【００２７】
この発明によれば、表面側素子構造部を形成した後、充填剤によりその表面を平坦化してからバックグラインドをおこなうことにより、ウエハーの裏面に、ウエハー表面の段差部のパターンが反映されるのが抑制される。また、ウエハー外周部が充填剤により強化されるので、バックグラインド時に、ウエハーの外周がバックグラインド装置の吸着台から浮き上がるのが防止される。
【００２８】
また、上記目的を達成するため、本発明にかかる半導体素子の製造方法は、半導体ウエハーの表面に半導体素子の表面側素子構造部を作製する工程と、前記表面側素子構造部に、当該表面側素子構造部の凹凸形状を吸収可能な厚さの保護テープを貼り付ける工程と、保護テープ付きの前記半導体ウエハーの裏面を研削する工程と、裏面研削後の前記半導体ウエハーから前記保護テープを剥離させる工程と、保護テープ剥離後の前記半導体ウエハーの研削された面に裏面構造を作製する工程と、裏面構造が作製された前記半導体ウエハーをチップ状に切断する工程と、を含むことを特徴とする。
【００２９】
この発明によれば、表面側素子構造部を形成した後、表面側素子構造部上に厚い保護テープを貼り付けてバックグラインドをおこなうことにより、ウエハーの裏面に、ウエハー表面の段差部のパターンが反映されるのが抑制される。
【００３０】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、実施の形態においては、本発明方法によりＩＧＢＴを製造する場合を例にして説明する。また、以下の各実施の形態の説明および添付図面では、同様の構成については同一の符号を付す。
【００３１】
実施の形態１．
図１および図２は、本発明の実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。まず、ｎ−ＦＺウエハー２１の表面側に、ＳｉＯ２等のゲート酸化膜とポリシリコンからなるゲート電極を堆積し、これらを加工する。そして、その表面にＢＰＳＧ等の層間絶縁膜を堆積し、これを加工することによって、絶縁ゲート構造を作製する。つづいて、Ｐ＋ベース層を形成し、その中にｎ＋エミッタ層を形成する。
【００３２】
そして、Ａｌ−Ｓｉ膜からなる表面電極、すなわちエミッタ電極を形成し、４００〜５００℃程度で熱処理をおこなって、Ａｌ−Ｓｉ膜を安定した接合性を有する低抵抗配線とする。その上全面に、ポリイミドのパッシベーション膜を積層し、図３０に示す構成と同様の表面側素子構造部２２ができあがる（図１（ａ））。本明細書では、ウエハー２１の、表面側素子構造部２２が形成される側の面をウエハー表面とし、その反対側の面をウエハー裏面とする。なお、図１および図２においては、表面側素子構造部２２の詳細な構成の図示を省略する。
【００３３】
ついで、ウエハー２１を裏返し、表面側素子構造部２２の表面に、両面接着タイプの接着シート３１を介して、支持基板３２を接合する（図１（ｂ））。ここでは、支持基板３２として、たとえばＵＶ光を透過する石英ガラスウエハーを用いる。また、接着シート３１として、たとえばＵＶ光の照射で接着剤が硬化することにより剥離可能な高剛性ＵＶテープ型シートや耐熱性ＵＶテープ型シート、あるいは加熱発泡により剥離可能な加熱発泡テープ型シートで、接着時に気泡が入らないものを用いる。接着シート３１の厚さは、たとえば１００μｍ程度であるのが適当である。また、接着シート３１は、耐熱温度が高く、アウトガスが少なく、剥離しやすいものがよい。
【００３４】
ついで、支持基板３２を接合した状態で、ウエハー裏面をバックグラインドやエッチング等により研削し、表面側素子構造部２２を含むウエハー全体の厚さを所望の厚さ、たとえば７０μｍとする（図１（ｃ））。ついで、ウエハー２１の裏面から、たとえばｎ型不純物であるリンを、ドーズ量がたとえば１×１０１１〜１×１０１３ｃｍ−２で、加速電圧がたとえば２００ｋ〜６ＭｅＶでイオン注入する。つづいて、ウエハー２１の裏面から、たとえばｐ型不純物であるボロンを、ドーズ量がたとえば１×１０１３〜１×１０１５ｃｍ−２で、加速電圧がたとえば２０ｋ〜１００ｋｅＶでイオン注入する。
【００３５】
その後、ウエハー裏面にレーザーを照射してアニールをおこない、バッファ層となるｎ＋層２３およびコレクタ層となるｐ＋層２４を形成する（図２（ａ））。特に限定しないが、ここでは、レーザーとして、たとえばＹＡＧの第３高調波（ＹＡＧ３ω）パルスレーザー（波長：３５５ｎｍ、半値幅：１００〜５００ｎｓ、周波数：５００Ｈｚ）を用いる。そして、たとえば一回の照射エリアを約１ｍｍ角とし、５０％〜９０％オーバーラップさせて照射する。ＹＡＧの第３高調波を用いる理由は、深いｎ＋層２３を形成することができるからである。また、このレーザーアニールによって、ウエハー裏面のｐ＋層２４およびｎ＋層２３のみを活性化させることができ、接着シート３１の耐熱温度に関係なく熱処理をおこなうことができる。
【００３６】
ついで、ウエハー裏面に、たとえばアルミニウム、チタン、ニッケルおよび金などの複数の金属を蒸着し、コレクタ電極となる裏面電極２５を形成する（図２（ｂ））。ここで、低温スパッタ法により金属膜の蒸着をおこなうのが適当である。その理由は、接着シート３１の耐熱温度がおおよそ、高剛性ＵＶテープ型シートでは１００℃以下であり、耐熱性ＵＶテープ型シートでは２００℃以下であり、加熱発泡テープ型シートでは１５０℃以下であるため、成膜時の温度は１００℃以下であるのが望ましいからである。
【００３７】
ついで、ウエハー裏面に一般的なダイシングテープ２６を貼り付ける。そして、支持基板３２側からＵＶ光を照射し、表面側素子構造部２２のパッシベーション膜との界面で接着シート３１を剥離させ、接着シート３１および支持基板３２を取り除く（図２（ｃ））。その際、表面側素子構造部２２に接着シート３１の接着剤の残渣が残らないように注意する。なお、接着シート３１が加熱発泡テープ型シートの場合には、ＵＶ光の照射の代わりに、加熱発泡により接着シート３１を剥離させる。その後、ウエハー２１を複数のチップ２７に切断する（図２（ｄ））。図示省略するが、各チップ２７は、裏面電極２５を介して配線基板等の固定部材に半田付けされる。そして、各チップ２７のウエハー表面側の電極には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着される。
【００３８】
上述した実施の形態１によれば、表面側素子構造部２２を形成した後、その表面に支持基板３２を接合し、この状態でバックグラインドをおこなってウエハー２１を薄くした後、ウエハー裏面に対する処理をおこなうので、ウエハー裏面に対する処理をおこなっている間のウエハー２１の反りや、ウエハー２１に作用する応力を抑制することができる。また、応力の発生源となる電気炉アニールに代えて、レーザーアニールを採用したことにより、ウエハー２１に作用する応力を抑制することができる。したがって、ウエハー裏面に対する処理をおこなっている間にウエハー２１が割れるのを防ぐことができる。また、ウエハー２１の反りが小さくなるので、容易にダイシングをおこなうことができるとともに、設計通りのデバイス特性が得られる。また、レーザーアニールをおこなうことによって、ｐ＋層２４の高濃度化が図れるので、オン電圧の低減を図ることができる。
【００３９】
なお、上述した実施の形態１において、接着シート３１として加熱発泡テープ型シートを用いた場合には、支持基板３２は、ＵＶ光を透過させる必要がないので、金属やセラミックや硬質プラスチックなど、ＵＶ光が透過しない材質でできていてもよい。また、接着シート３１は、その両面の粘着剤がＵＶ硬化型であってもよいし、両面の粘着剤が加熱発泡型であってもよいし、支持基板３２側の面および素子側の面がそれぞれＵＶ硬化型および加熱発泡型であってもよいし、その逆でもよい。
【００４０】
また、ＮＰＴ型のＩＧＢＴを作製する場合には、実施の形態１において、ｎ＋層２３を形成するためのｎ型不純物（リン）のイオン注入工程を省略すればよい。その場合、ウエハー裏面のレーザーアニールに用いるレーザーは、半値幅の短いＸｅＦパルスレーザー（波長：３５１ｎｍ、半値幅：１４ｎｓ）や、ＸｅＣｌパルスレーザー（波長：３０８ｎｍ、半値幅：４９ｎｓ）でもよい。これらのレーザー、またはＹＡＧの第２高調波（ＹＡＧ２ω）や第３高調波（ＹＡＧ３ω）パルスレーザーを用いれば、ｐ＋層２４のみを活性化させることができる。
【００４１】
実施の形態２．
図３および図４は、本発明の実施の形態２にかかる半導体素子の製造方法の製造プロセスを示す図である。実施の形態２では、ｎドープのエピタキシャルウエハーを用いる。まず、ｎ＋半導体基板４１の上に、エピタキシャル層４２を成長させたエピタキシャルウエハーの表面側、すなわちエピタキシャル層４２の表面に、実施の形態１と同様にして、図３０に示す構成と同様の表面側素子構造部２２を作製する（図３（ａ））。この表面側素子構造部２２を作製する際の拡散工程においてｎ層が拡散していく。なお、図３および図４においては、表面側素子構造部２２の詳細な構成の図示を省略する。
【００４２】
ついで、ウエハーを裏返し、表面側素子構造部２２の表面に、接着シート３１を介して、支持基板３２を接合する（図３（ｂ））。接着シート３１および支持基板３２については、実施の形態１と同じであるので、重複する説明を省略する。ただし、実施の形態２では、支持基板３２の厚さは、たとえば６２５μｍである。
【００４３】
ついで、支持基板３２を接合した状態で、ウエハー裏面をバックグラインドやエッチング等により研削し、表面側素子構造部２２を含むウエハー全体の厚さが所望の厚さ、たとえば７０μｍで、かつｎ＋半導体基板４１がたとえば１０μｍの厚さで残るようにする（図３（ｃ））。ついで、ウエハーの裏面から、たとえばｐ型不純物であるボロンを、ドーズ量がたとえば１×１０１４〜１×１０１５ｃｍ−２で、加速電圧がたとえば２０ｋ〜１００ｋｅＶでイオン注入する。
【００４４】
その後、ウエハー裏面にレーザーを照射してアニールをおこない、コレクタ層となるｐ＋層２４を形成する（図４（ａ））。特に限定しないが、ここでは、レーザーとして、ＸｅＣｌパルスレーザー（波長：３０８ｎｍ、半値幅：４９ｎｓ、周波数：１００Ｈｚ）を用いる。そして、たとえば一回の照射エリアを約１ｍｍ角とし、５０％〜９０％オーバーラップさせて照射する。このレーザーアニールによって、ウエハー裏面のｐ＋層２４のみを活性化させることができ、接着シート３１の耐熱温度に関係なく熱処理をおこなうことができる。なお、ＸｅＣｌに代えて、ＹＡＧ２ω、ＹＡＧ３ωやＸｅＦを用いてもよい。
【００４５】
ついで、ウエハー裏面に、実施の形態１と同様の理由で、たとえば低温スパッタ法により、コレクタ電極となる裏面電極２５を形成する（図４（ｂ））。そして、ウエハー裏面に一般的なダイシングテープ２６を貼り付け、ＵＶ光の照射により、表面側素子構造部２２から接着シート３１を剥離させ、接着シート３１および支持基板３２を取り除く（図４（ｃ））。なお、加熱発泡型の接着シート３１を用いた場合には、加熱発泡により接着シート３１を剥離させる。その後、ウエハーを複数のチップ２７に切断する（図４（ｄ））。図示省略するが、各チップ２７の裏面電極２５は、配線基板等の固定部材に半田付けされ、ウエハー表面側の電極には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着される。
【００４６】
上述した実施の形態２によれば、実施の形態１と同様に、ウエハー裏面に対する処理をおこなっている間のウエハーの反りや、ウエハーに作用する応力を抑制することができ、また、レーザーアニールの採用により、ウエハーに作用する応力を抑制することができるので、ウエハー裏面に対する処理をおこなっている間にウエハーが割れるのを防ぐことができる。また、ダイシングが容易であり、設計通りのデバイス特性が得られる。また、レーザーアニールによるｐ＋層２４の高濃度化によって、オン電圧の低減を図ることができる。なお、実施の形態２によれば、ＮＰＴ型のＩＧＢＴを作製することもでき、その場合にも同様の効果が得られる。
【００４７】
実施の形態３．
図５および図６は、本発明の実施の形態３にかかる半導体素子の製造方法の製造プロセスを示す図である。まず、ｎ−ＦＺウエハー２１の表面側に、実施の形態１と同様にして、図３０に示す構成と同様の表面側素子構造部２２を作製する（図５（ａ））。なお、図５および図６においては、表面側素子構造部２２の詳細な構成の図示を省略する。
【００４８】
ついで、ウエハー２１を裏返し、表面側素子構造部２２の表面に、高剛性接着シート５１を貼り付ける（図５（ｂ））。高剛性接着シート５１の基材としては、たとえばＰＥＴ（ポリエチレンテレフタレート）を用いるとよい。高剛性接着シート５１の基材の弾性率は、２〜５Ｇｐａであるのが適当である。また、高剛性接着シート５１の基材の厚さは５０μｍ以上であるのが適当である。その理由は、剛性率≒厚さ×弾性率の関係があるが、ウエハー搬送工程での割れをなくする（ウエハーをたわまなくする）ために剛性を高めなければならない。そのためには、ＰＥＴの場合、前記の弾性率と厚さが必要となる。
【００４９】
また、高剛性接着シート５１の粘着剤としては、ＵＶ光の照射により硬化して剥離可能なアクリル系ＵＶ硬化型粘着剤を用いるとよい。また、粘着剤として、加熱発泡により剥離可能なウレタン系加熱発泡型粘着剤を用いることもできる。あるいは、粘着剤として、可視光の照射により硬化して剥離可能な可視光硬化型粘着剤を用いることもできる。
【００５０】
ついで、高剛性接着シート５１を貼り付けた状態で、ウエハー裏面をバックグラインドやエッチング等により研削し、表面側素子構造部２２を含むウエハー全体の厚さを所望の厚さ、たとえば７０μｍとする（図５（ｃ））。ついで、ウエハー２１の裏面から、たとえばｎ型不純物であるリンを、ドーズ量がたとえば１×１０１１〜１×１０１３ｃｍ−２で、加速電圧がたとえば２００ｋ〜６ＭｅＶでイオン注入する。つづいて、ウエハー２１の裏面から、たとえばｐ型不純物であるボロンを、ドーズ量がたとえば１×１０１３〜１×１０１５ｃｍ−２で、加速電圧がたとえば２０ｋ〜１００ｋｅＶでイオン注入する。
【００５１】
その後、ウエハー裏面にレーザーを照射してアニールをおこない、バッファ層となるｎ＋層２３およびコレクタ層となるｐ＋層２４を形成する（図６（ａ））。特に限定しないが、ここでは、レーザーとして、実施の形態１と同様に、深いｎ＋層２３を形成することが可能なＹＡＧの第３高調波（ＹＡＧ３ω）パルスレーザーを用いる。照射条件等は、実施の形態１と同じである。このレーザーアニールによって、ウエハー裏面のｐ＋層２４およびｎ＋層２３のみを活性化させることができるので、高剛性接着シート５１の耐熱温度に関係なく熱処理をおこなうことができる。
【００５２】
ついで、ウエハー裏面に、実施の形態１と同様にして、たとえば低温スパッタ法により、コレクタ電極となる裏面電極２５を形成する（図６（ｂ））。ここで、成膜時の温度は１００℃以下であるのが望ましい。その理由は、高剛性接着シート５１の耐熱温度がおおよそ、ＵＶ硬化型のシートでは１００℃以下であり、加熱発泡型のシートでは１５０℃以下であり、可視光硬化型のシートでは１００℃以下であるからである。
【００５３】
ついで、ウエハー裏面に一般的なダイシングテープ２６を貼り付ける。そして、高剛性接着シート５１側からＵＶ光を照射し、表面側素子構造部２２のパッシベーション膜との界面で高剛性接着シート５１を剥離させ、高剛性接着シート５１を取り除く（図６（ｃ））。その際、表面側素子構造部２２に高剛性接着シート５１の粘着剤の残渣が残らないように注意する。
【００５４】
なお、高剛性接着シート５１が加熱発泡型粘着剤を用いたものである場合には、ＵＶ光の照射の代わりに、加熱発泡により高剛性接着シート５１を剥離させる。また、高剛性接着シート５１が可視光硬化型粘着剤を用いたものである場合には、可視光を照射して高剛性接着シート５１を剥離させる。その後、ウエハー２１を複数のチップ２７に切断する（図６（ｄ））。図示省略するが、各チップ２７の裏面電極２５は、配線基板等の固定部材に半田付けされ、ウエハー表面側の電極には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着される。
【００５５】
上述した実施の形態３によれば、表面側素子構造部２２を形成した後、その表面に高剛性接着シート５１を接合し、この状態でバックグラインドをおこなってウエハー２１を薄くした後、ウエハー裏面に対する処理をおこなうので、ウエハー裏面に対する処理をおこなっている間のウエハー２１の反りや、ウエハー２１に作用する応力を抑制することができる。また、レーザーアニールの採用により、ウエハー２１に作用する応力を抑制することができるので、ウエハー裏面に対する処理をおこなっている間にウエハー２１が割れるのを防ぐことができる。また、ダイシングが容易であり、設計通りのデバイス特性が得られる。また、レーザーアニールによるｐ＋層２４の高濃度化によって、オン電圧の低減を図ることができる。
【００５６】
なお、ＮＰＴ型のＩＧＢＴを作製する場合には、実施の形態３において、ｎ＋層２３を形成するためのｎ型不純物（リン）のイオン注入工程を省略すればよい。その場合、ＸｅＦパルスレーザーやＸｅＣｌパルスレーザーを用いて、ウエハー裏面のレーザーアニールをおこなうようにしてもよい。これらのレーザー、またはＹＡＧの第２高調波（ＹＡＧ２ω）、第３高調波（ＹＡＧ３ω）パルスレーザーを用いれば、ｐ＋層２４のみを活性化させることができる。
【００５７】
実施の形態４．
図７および図８は、本発明の実施の形態４にかかる半導体素子の製造方法の製造プロセスを示す図である。実施の形態４では、ｎドープのエピタキシャルウエハーを用いる。まず、ｎ＋半導体基板４１上に成長したエピタキシャル層４２の表面に、実施の形態１と同様にして、図３０に示す構成と同様の表面側素子構造部２２を作製する（図７（ａ））。この表面側素子構造部２２を作製する際の拡散工程においてｎ層が拡散していく。なお、図７および図８においては、表面側素子構造部２２の詳細な構成の図示を省略する。
【００５８】
ついで、ウエハーを裏返し、表面側素子構造部２２の表面に、高剛性接着シート５１を貼り付ける（図７（ｂ））。高剛性接着シート５１については、実施の形態３と同じであるので、重複する説明を省略する。ついで、高剛性接着シート５１を接合した状態で、ウエハー裏面をバックグラインドやエッチング等により研削し、表面側素子構造部２２を含むウエハー全体の厚さが所望の厚さ、たとえば７０μｍで、かつｎ＋半導体基板４１がたとえば１０μｍの厚さで残るようにする（図７（ｃ））。ついで、ウエハーの裏面から、たとえばｐ型不純物であるボロンを、ドーズ量がたとえば１×１０１３〜１×１０１５ｃｍ−２で、加速電圧がたとえば２０ｋ〜１００ｋｅＶでイオン注入する。
【００５９】
その後、ウエハー裏面にレーザーを照射してアニールをおこない、コレクタ層となるｐ＋層２４を形成する（図８（ａ））。特に限定しないが、ここでは、レーザーとして、実施の形態２と同様に、ＸｅＣｌパルスレーザーを用いる。照射条件等は、実施の形態２と同じである。このレーザーアニールによって、ウエハー裏面のｐ＋層２４のみを活性化させることができるので、高剛性接着シート５１の耐熱温度に関係なく熱処理をおこなうことができる。なお、ＸｅＣｌに代えて、ＹＡＧ２ω、ＹＡＧ３ωやＸｅＦを用いてもよい。
【００６０】
ついで、ウエハー裏面に、実施の形態３と同様の理由で、たとえば低温スパッタ法により、コレクタ電極となる裏面電極２５を形成する（図８（ｂ））。そして、ウエハー裏面に一般的なダイシングテープ２６を貼り付け、ＵＶ光の照射により、表面側素子構造部２２から高剛性接着シート５１を剥離させ、高剛性接着シート５１を取り除く（図８（ｃ））。なお、加熱発泡型粘着剤を用いた高剛性接着シート５１の場合には、加熱発泡により高剛性接着シート５１を剥離させる。その後、ウエハーを複数のチップ２７に切断する（図８（ｄ））。図示省略するが、各チップ２７の裏面電極２５は、配線基板等の固定部材に半田付けされ、ウエハー表面側の電極には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着される。
【００６１】
上述した実施の形態４によれば、実施の形態３と同様に、ウエハー裏面に対する処理をおこなっている間のウエハーの反りや、ウエハーに作用する応力を抑制することができ、また、レーザーアニールの採用により、ウエハーに作用する応力を抑制することができるので、ウエハー裏面に対する処理をおこなっている間にウエハーが割れるのを防ぐことができる。また、ダイシングが容易であり、設計通りのデバイス特性が得られる。また、レーザーアニールによるｐ＋層２４の高濃度化によって、オン電圧の低減を図ることができる。なお、実施の形態４によれば、ＮＰＴ型のＩＧＢＴを作製することもでき、その場合にも同様の効果が得られる。
【００６２】
実施の形態５．
図９は、本発明の実施の形態５にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。まず、ｎ−ＦＺウエハー２１の表面側に、実施の形態１と同様にして、図３０に示す構成と同様の表面側素子構造部２２（詳細な構成については図示省略）を作製する（図９（ａ））。
【００６３】
ついで、ウエハー２１を裏返し、表面側素子構造部２２の表面に、高剛性接着シート５１を貼り付ける。高剛性接着シート５１については、実施の形態３と同じであるので、重複する説明を省略する。さらに、高剛性接着シート５１の表面に、パーティクル除去用接着シート５２を貼り付ける（図９（ｂ））。パーティクル除去用接着シート５２としては、たとえばＵＶ光の照射による硬化によって剥離可能なＵＶ硬化型、加熱発泡により剥離可能な加熱発泡型、可視光の照射による硬化によって剥離可能な可視光硬化型、または機械的に剥離するタイプのフィルム状の接着シートを用いることができる。
【００６４】
ついで、高剛性接着シート５１およびパーティクル除去用接着シート５２を貼り付けた状態で、ウエハー裏面をバックグラインドやエッチング等により研削し、表面側素子構造部２２を含むウエハー全体の厚さを所望の厚さ、たとえば７０μｍとする（図９（ｃ））。その後、パーティクル除去用接着シート５２のタイプに合わせて、ＵＶ光の照射、または加熱発泡、または可視光の照射、または機械的に、パーティクル除去用接着シート５２を剥離させ、パーティクル除去用接着シート５２を取り除く。高剛性接着シート５１は貼り付けられたままである（図９（ｄ））。これ以降のプロセスは、実施の形態３の図６以降のプロセスと同じであるので、説明を省略する。
【００６５】
上述した実施の形態５によれば、実施の形態３と同様に、ウエハー割れを防ぐことができる、ダイシングが容易である、設計通りのデバイス特性が得られる、オン電圧の低減を図ることができるという効果に加えて、ウエハー裏面の研削後にパーティクル除去用接着シート５２を剥がしてからイオン注入をおこなうことにより、ウエハー裏面の研削時に発生した削り屑やその他の塵などのパーティクルを、イオン注入前に取り除くことができるので、パーティクルによる不良品の発生を防ぐことができるという効果が得られる。
【００６６】
実施の形態６．
図１０は、本発明の実施の形態６にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。実施の形態６では、ｎドープのエピタキシャルウエハーを用いる。まず、ｎ＋半導体基板４１上に成長したエピタキシャル層４２の表面に、実施の形態１と同様にして、図３０に示す構成と同様の表面側素子構造部２２（詳細な構成については図示省略）を作製する（図１０（ａ））。この表面側素子構造部２２を作製する際の拡散工程においてｎ層が拡散していく。
【００６７】
ついで、ウエハーを裏返し、表面側素子構造部２２の表面に、高剛性接着シート５１を貼り付け、さらに、高剛性接着シート５１の表面に、パーティクル除去用接着シート５２を貼り付ける（図１０（ｂ））。高剛性接着シート５１およびパーティクル除去用接着シート５２は、それぞれ実施の形態３および実施の形態５と同じであるので、重複する説明を省略する。ついで、その状態で、ウエハー裏面をバックグラインドやエッチング等により研削し、表面側素子構造部２２を含むウエハー全体の厚さが所望の厚さ、たとえば７０μｍで、かつｎ＋半導体基板４１がたとえば１０μｍの厚さで残るようにする（図１０（ｃ））。
【００６８】
その後、高剛性接着シート５１からパーティクル除去用接着シート５２を剥離させ、パーティクル除去用接着シート５２を取り除く。高剛性接着シート５１は貼り付けられたままである（図１０（ｄ））。これ以降のプロセスは、実施の形態４の図８以降のプロセスと同じであるので、説明を省略する。
【００６９】
上述した実施の形態６によれば、実施の形態３と同様に、ウエハー割れを防ぐことができる、ダイシングが容易である、設計通りのデバイス特性が得られる、オン電圧の低減を図ることができるという効果に加えて、ウエハー裏面の研削後にパーティクル除去用接着シート５２を剥がしてからイオン注入をおこなうことにより、ウエハー裏面の研削時に発生した削り屑やその他の塵などのパーティクルを、イオン注入前に取り除くことができるので、パーティクルによる不良品の発生を防ぐことができるという効果が得られる。
【００７０】
実施の形態７．
図１１は、本発明の実施の形態７にかかる半導体素子の製造方法のバックグラインド工程を詳細に説明するためのプロセス図である。まず、半導体ウエハー６１の表面に、実施の形態１と同様にして、図３０に示す構成と同様の表面側素子構造部（図示省略）を作製する。表面側素子構造部（図示省略）の作製後の表面には、パッシベーション膜を構成するポリイミド等による段差部６２ができている（図１１（ａ））。
【００７１】
ついで、段差部６２と段差部６２の間の溝部分に充填剤６３を充填して、溝部分を埋め、表面を平坦にする（図１１（ｂ））。充填剤６３としては、たとえば加熱発泡により剥離可能な粘着剤を用いる。この粘着剤は、溝部分の幅が５０〜１００μｍ程度で、１０μｍ程度の深さまでであれば、ドクターブレード法、スピンコート法またはスクリーン印刷法などにより充填可能である。
【００７２】
ついで、充填剤６３の充填により平坦化した表面に、一般的な厚さ（たとえば５０μｍ程度）の保護テープ６４を貼り付ける（図１１（ｃ））。テープ材質は、一般的に、ＥＶＡ（エチレン−酢酸ビニルコポリマー）、ＰＯ（ポリオレフィン）系樹脂またはＰＥＴなどの樹脂基材である。そして、ウエハー６１を、保護テープ６４を下にして、バックグラインド装置の吸着台６５に取り付け（図１１（ｄ））、バックグラインドをおこなう（図１１（ｅ））。バックグラインド終了後、吸着台６５からウエハー６１を取り外す（図１１（ｆ））。
【００７３】
ついで、たとえば図示しないホットプレートの上に半導体ウエハー６１を載せ、たとえば約１５０℃に加熱して、発泡剥離性の充填剤６３を発泡させ、充填剤６３と一緒に保護テープ６４を剥がす（図１１（ｇ））。その後、必要に応じて、エッチングにより、ウエハー裏面側の表面処理をおこなう。そして、実施の形態１〜６のように、イオン注入やアニール、および裏面電極の形成などのウエハー裏面側の処理をおこない、ダイシングによってチップ状に切断する。
【００７４】
上述した実施の形態７によれば、表面側素子構造部を形成した後、充填剤６３によりその表面を平坦化してからバックグラインドをおこなうことによって、ウエハー６１の裏面に段差部６２のパターンを反映させることなく、裏面を平坦に研削することができる。また、ウエハー外周部が充填剤６３により強化されるので、バックグラインド時に、ウエハー６１の外周がバックグラインド装置の吸着台から浮き上がるのを防ぐことができる。したがって、ウエハー割れが起こるのを防ぐことができる。また、ウエハー６１の裏面が局所的に削れてしまうのを防ぐことができるので、所望のデバイス特性が得られる。
【００７５】
なお、充填剤６３として、ＵＶ光の照射により硬化して剥離可能な粘着剤を用い、バックグラインド終了後にＵＶ光を照射して、この粘着剤とともに保護テープ６４を剥がすようにしてもよい。あるいは、充填剤６３として、レジスト剤やポリイミドを用いてもよく、その場合には、保護テープ６４を剥がした後に、レジストやポリイミドを、それらの剥離液を用いて除去すればよい。
【００７６】
実施の形態８．
図１２は、本発明の実施の形態８にかかる半導体素子の製造方法のバックグラインド工程を詳細に説明するためのプロセス図である。まず、半導体ウエハー６１の表面に、実施の形態１と同様にして、図３０に示す構成と同様の表面側素子構造部（図示省略）を作製する。表面側素子構造部（図示省略）の作製後の表面には、パッシベーション膜を構成するポリイミド等による段差部６２ができている（図１２（ａ））。
【００７７】
ついで、段差部６２の上から、一般的な厚さよりも厚い、ＥＶＡ、ＰＯ、ＰＥＴなどの樹脂でできた保護テープ６６を貼り付ける（図１２（ｂ））。なお、ＥＶＡ（エチレン−酢酸ビニルコポリマー）を基材としたバックグラインド用保護テープとしては、日東電工株式会社製の商品名ＢＴ−１５０Ｅ−ＡＬやＢＴ−１５０Ｅ−ＦＬが使用できる。
【００７８】
ここで、保護テープ６６の厚さは、１５０〜２００μｍであるのが適当である。その理由は、本発明者らが、保護テープの厚さを３０μｍ、５０μｍ、１００μｍ、１５０μｍ、１７５μｍ、２００μｍ、２５０μｍ、３００μｍとして、ウエハー面内厚さの均一性を調べた結果、図１３に示すように、テープの厚さが１５０〜２００μｍのときに、ウエハー面内厚さのばらつきが、デバイス性能を維持することが可能である３μｍ以下となるからである。
【００７９】
保護テープが１５０μｍよりも薄いと、ウエハー表面の段差部６２によるパターンを十分に吸収することができないため、ウエハー面内厚さのばらつきが大きくなると考えられる。一方、保護テープが２００μｍよりも厚いと、テープ自体の厚さのばらつきや、テープが押されることによるばらつきなどの影響で、ウエハー面内厚さのばらつきが悪化すると考えられる。
【００８０】
保護テープ６６を貼り付けた後、ウエハー６１を、保護テープ６６を下にして、バックグラインド装置の吸着台６５に取り付け（図１２（ｃ））、バックグラインドをおこなう（図１２（ｄ））。このとき、ウエハー裏面には、わずかに段差部６２のパターンを反映した凹部６７が形成されるが、図１３から明らかなように、この凹部６７の深さは３μｍ程度であり、その後のプロセスに及ぼす影響は極めて小さい。また、デバイス特性に及ぼす影響も極めて小さい。
【００８１】
バックグラインド終了後、吸着台６５からウエハー６１を取り外し、保護テープ６６を剥がす（図１２（ｅ））。その後、必要に応じて、エッチングにより、ウエハー裏面側の表面処理をおこなう。そして、実施の形態１〜６のように、イオン注入やアニール、および裏面電極の形成などのウエハー裏面側の処理をおこない、ダイシングによってチップ状に切断する。
【００８２】
上述した実施の形態８によれば、表面側素子構造部を形成した後、厚い保護テープ６６を貼り付けた状態でバックグラインドをおこなうことによって、ウエハー６１の裏面に段差部６２のパターンを極力反映させることなく、裏面をほぼ平坦に研削することができる。したがって、ウエハー割れが起こるのを防ぐことができる。また、ウエハー６１の裏面が局所的に深く削れてしまうのを防ぐことができるので、所望のデバイス特性が得られる。なお、保護テープ６６として、テープ基材を柔らかくして厚くしたときに面内圧さの均一性が良好なテープを用いても、同様の効果が得られる。
【００８３】
実施の形態９．
図１４は、本発明の実施の形態９にかかる半導体素子の製造方法のバックグラインド工程を詳細に説明するためのプロセス図である。まず、実施の形態７と同様にして、半導体ウエハー６１の表面に、表面側素子構造部（図示省略）を作製し（図１４（ａ））、パッシベーション膜を構成するポリイミド等による段差部６２と段差部６２との間の溝部分に、加熱発泡による剥離性を有する充填剤６３を充填し、表面を平坦にする（図１４（ｂ））。充填剤６３については、実施の形態７と同じであるので、重複する説明を省略する。
【００８４】
ついで、充填剤６３の充填により平坦化した表面に、両面接着タイプで、耐熱性ＵＶテープ型の接着シート３１を貼り付け（図１４（ｃ））、その接着シート３１に支持基板３２を貼り付ける（図１４（ｄ））。接着シート３１および支持基板３２については、実施の形態１と同じであるので、重複する説明を省略する。ついで、支持基板３２の、素子と接合されていない側の面に、一般的な厚さ（たとえば１００μｍ程度）の保護テープ６４を貼り付け、それを、保護テープ６４を下にして、バックグラインド装置の吸着台６５に取り付け（図１４（ｅ））、バックグラインドをおこなう（図１４（ｆ））。バックグラインド終了後、吸着台６５からウエハー６１を取り外し、保護テープ６４を剥がす（図１４（ｇ））。
【００８５】
ついで、たとえば図示しないホットプレート等によりウエハー６１をたとえば約１５０℃に加熱して、発泡剥離性の充填剤６３を剥離させる（図１４（ｈ））。その後、必要に応じて、エッチングにより、ウエハー裏面側の表面処理をおこなう。そして、実施の形態１〜６のように、イオン注入やアニール、および裏面電極の形成などのウエハー裏面側の処理をおこない、ＵＶ光を照射して接着シート３１および支持基板３２を剥離させる（図１４（ｈ））。最後に、ダイシングによってチップ状に切断する（図１４（ｉ））。
【００８６】
上述した実施の形態９によれば、表面側素子構造部を形成した後、充填剤６３によりその表面を平坦化し、さらに支持基板３２を接合した状態でバックグラインドをおこなうことによって、ウエハー６１の裏面に段差部６２のパターンを反映させることなく、裏面を平坦に研削することができる。また、ウエハー６１が薄くなっても、支持基板３２に接合されていることにより、バックグラインド後のプロセスでのウエハー６１の反りを抑制することができる。したがって、ウエハー割れが起こるのを防ぐことができる。また、ウエハー６１の裏面が局所的に削れてしまうのを防ぐことができるので、所望のデバイス特性が得られる。
【００８７】
なお、充填剤６３として、ＵＶ光の照射により硬化して剥離可能な粘着剤を用いてもよい。その場合には、ホットプレート等によるウエハー６１の加熱は不要であり、バックグラインド後、充填剤６３を充填した状態のまま裏面電極形成までのウエハー裏面処理をおこなう。そして、ダイシングの直前に、ＵＶ光を照射して接着シート３１および支持基板３２の剥離と同時に、充填剤６３を除去する。
【００８８】
【実施例】
実施例１．
上述した実施の形態１にしたがい、ＦＳ型ＩＧＢＴを作製した。使用したｎ−ＦＺウエハー２１の直径は６インチであり、厚さは６２５μｍであった。支持基板３２として、石英ガラスウエハーを用いた。接着シート３１として、ＵＶテープ型シートを用いた。バックグラインド後のウエハー２１の厚さは、ウエハー厚に対するウエハーの反り量や割れ率の関係を調べるため、７０μｍ、８０μｍ、９０μｍまたは１００μｍとした。
【００８９】
また、バッファ層となるｎ＋層２３を形成するために、リンをイオン注入する際のドーズ量を５×１０１２ｃｍ−２とし、加速電圧を６００ｋｅＶとした。コレクタ層となるｐ＋層２４を形成するために、ボロンをイオン注入する際のドーズ量を１×１０１５ｃｍ−２とし、加速電圧を５０ｋｅＶとした。レーザーアニールでは、ＹＡＧの第３高調波（ＹＡＧ３ω）パルスレーザーを、５０％オーバーラップさせながら照射した。コレクタ電極となる裏面電極２５は、アルミニウム、チタン、ニッケルおよび金からなり、合計で２μｍの厚さとした。
【００９０】
実施例２．
上述した実施の形態２にしたがい、ＦＳ型ＩＧＢＴを作製した。使用したエピタキシャルウエハーの直径は６インチであった。バックグラインド後のウエハーの厚さは、７０μｍ（ｎ＋半導体基板４１の残りの厚さ：１０μｍ）、８０μｍ（ｎ＋半導体基板４１の残りの厚さ：２０μｍ）、９０μｍ（ｎ＋半導体基板４１の残りの厚さ：３０μｍ）または１００μｍ（ｎ＋半導体基板４１の残りの厚さ：４０μｍ）とした。レーザーアニールでは、ＸｅＣｌパルスレーザーを、９０％オーバーラップさせながら照射した。支持基板３２、接着シート３１、ボロンのイオン注入および裏面電極２５については、実施例１と同じであった。ただし、ウエハー裏面に対するリンのイオン注入はおこなわなかった。
【００９１】
実施例３．
上述した実施の形態３にしたがい、ＦＳ型ＩＧＢＴを作製した。支持基板３２および接着シート３１を用いずに、高剛性接着シート５１を貼り付けた点を除いて、実施例１と同じであった。
【００９２】
実施例４．
上述した実施の形態４にしたがい、ＦＳ型ＩＧＢＴを作製した。支持基板３２および接着シート３１を用いずに、高剛性接着シート５１を貼り付けた点を除いて、実施例２と同じであった。
【００９３】
実施例５．
上述した実施の形態５にしたがい、ＦＳ型ＩＧＢＴを作製した。支持基板３２および接着シート３１を用いずに、高剛性接着シート５１およびパーティクル除去用接着シート５２を貼り付けた点を除いて、実施例１と同じであった。
【００９４】
実施例６．
上述した実施の形態６にしたがい、ＦＳ型ＩＧＢＴを作製した。支持基板３２および接着シート３１を用いずに、高剛性接着シート５１およびパーティクル除去用接着シート５２を貼り付けた点を除いて、実施例２と同じであった。
【００９５】
実施例７．
上述した実施の形態７にしたがい、ＦＳ型ＩＧＢＴを作製した。使用したウエハー６１の直径は６インチであった。充填剤６３として、加熱発泡により剥離可能な粘着剤を用いた。バックグラインド後のウエハー６１の厚さは、７０μｍ、８０μｍ、９０μｍまたは１００μｍとした。裏面電極は、アルミニウム、チタン、ニッケルおよび金からなり、合計で２μｍの厚さとした。
【００９６】
実施例８．
上述した実施の形態８にしたがい、ＦＳ型ＩＧＢＴを作製した。使用したウエハー６１の直径は６インチであった。使用した保護テープ６６は、厚さがおおよそ１５０μｍの樹脂テープであった。バックグラインド後のウエハー６１の厚さは、７０μｍ、８０μｍ、９０μｍまたは１００μｍとした。裏面電極は、アルミニウム、チタン、ニッケルおよび金からなり、合計で２μｍの厚さとした。
【００９７】
実施例９．
上述した実施の形態９にしたがい、ＦＳ型ＩＧＢＴを作製した。充填剤６３として、加熱発泡により剥離可能な粘着剤を用いた。その他は、実施例２と同じであった。
【００９８】
従来例１．
従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセス（図３１参照）にしたがい、ＦＳ型ＩＧＢＴを作製した。支持基板３２および接着シート３１を用いていないことと、レーザーアニールの代わりに電気炉アニール（４００℃で１時間）をおこなったことを除いて、実施例１と同じであった。
【００９９】
従来例２．
従来のエピタキシャルウエハーを用いたＦＳ型ＩＧＢＴの製造プロセス（図３２参照）にしたがい、ＦＳ型ＩＧＢＴを作製した。支持基板３２および接着シート３１を用いていないことと、レーザーアニールの代わりに電気炉アニール（４００℃で１時間）をおこなったことを除いて、実施例２と同じであった。
【０１００】
図１５は、実施例１および実施例２について、裏面電極を形成した後（裏面蒸着後）のウエハーの反り量とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。ここで、反り量とは、ウエハーの中央と周縁との高さの差である。図１５より、実施例１および実施例２のいずれも、バックグラインド後のウエハーの厚さを７０μｍまで薄くしても、裏面電極形成後のウエハーの反り量は、裏面電極形成後に割れが生じるときの反りの限界値である５．５ｍｍ（直径６インチのウエハーの場合）よりもはるかに小さいことがわかる。
【０１０１】
比較のため、従来例１および従来例２について、同様のことを調べた結果も併せて図１５に示す。従来例１および従来例２では、バックグラインド後のウエハーの厚さを９０μｍ以下にすると、裏面電極形成後のウエハーの反り量は、反りの限界値である５．５ｍｍ（直径６インチのウエハーの場合）を超えてしまう。具体的には、バックグラインド後のウエハーの厚さを７０μｍにしたときの裏面電極形成後のウエハーの反り量は、実施例１では２ｍｍであり、実施例２では２．１ｍｍであり、従来例１では１１ｍｍであり、従来例２では１１．２ｍｍである。
【０１０２】
図１６は、実施例１および実施例２において、バックグラインド後のウエハーの厚さが７０μｍであるものについて、工程ごとにウエハーの反り量を調べた結果を示す図である。なお、本明細書では、ウエハーの表面側が凹状になるときにウエハーに引っ張り応力が作用しており、凸状になるときに圧縮応力が作用しているとする。そして、ウエハーに引っ張り応力が作用している場合の反り量を正の値で表し、圧縮応力が作用している場合の反り量を負の値で表すことにする。図１６より、実施例１および実施例２のいずれも、各工程においてほとんど反り量がないことがわかる。
【０１０３】
比較のため、図２８に、従来例１および従来例２において、バックグラインド後のウエハーの厚さが７０μｍであるものについて、同様のことを調べた結果を示す。従来例１および従来例２では、裏面電極を形成する前は正の反り量が発生するが、裏面電極の形成により、おおよそ−１１ｍｍの反り量が発生している。
【０１０４】
図１７は、実施例１および実施例２について、素子の割れ率とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。比較のため、従来例１および従来例２について、同様のことを調べた結果も併せて図１７に示す。図１７に示すように、実施例１および実施例２のいずれも、バックグラインド後のウエハーの厚さを７０μｍまで薄くしても、割れ率は２％以下と極めて小さい。実施例１または実施例２において割れが発生するのは、ＵＶテープ型の接着シートの剥離時と、ダイシング時であり、途中の工程ではほとんど割れない。それに対して、図１７より、従来例１および従来例２では、バックグラインド後のウエハーの厚さが７０μｍであるものの割れ率は９５％と極めて高い。
【０１０５】
図１８は、実施例１および従来例１について、キャリア濃度分布を調べた結果を示す図である。図１９は、実施例２および従来例２について、キャリア濃度分布を調べた結果を示す図である。ただし、いずれも、裏面電極をのぞいて、ウエハー裏面側からのＳＲ（広がり抵抗法）により測定した。図１８および図１９より、実施例１および実施例２では、レーザーアニールを用いたことにより、ウエハー裏面のｐ層を従来例よりも高濃度化することができ、低オン電圧化が図れていることがわかる。
【０１０６】
図２０は、実施例３〜実施例６について、裏面電極を形成した後のウエハーの反り量とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。比較のため、従来例１および従来例２の結果も併せて図２０に示す。図２０より、実施例３〜実施例６のいずれも、バックグラインド後のウエハーの厚さを７０μｍまで薄くしても、裏面電極形成後のウエハーの反り量は、裏面電極形成後に割れが生じるときの反りの限界値である５．５ｍｍ（直径６インチのウエハーの場合）よりも小さいことがわかる。具体的には、実施例３〜実施例６では、バックグラインド後のウエハーの厚さを７０μｍにしたときの裏面電極形成後のウエハーの反り量は、約３〜３．５１ｍｍである。
【０１０７】
図２１は、実施例３および実施例４において、バックグラインド後のウエハーの厚さが７０μｍであるものについて、工程ごとにウエハーの反り量を調べた結果を示す図である。また、図２２は、実施例５および実施例６において、バックグラインド後のウエハーの厚さが７０μｍであるものについて、工程ごとにウエハーの反り量を調べた結果を示す図である。図２１および図２２より、実施例３〜実施例６のいずれも、各工程においてほとんど反り量がないことがわかる。
【０１０８】
図２３は、実施例３〜実施例６について、素子の割れ率とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。比較のため、従来例１および従来例２の結果も併せて図２３に示す。図２３に示すように、実施例３〜実施例６のいずれも、バックグラインド後のウエハーの厚さを７０μｍまで薄くしても、割れ率は５％以下と極めて小さい。実施例３〜実施例６において割れが発生するのは、高剛性接着シートやパーティクル除去用接着シートの剥離時と、ダイシング時であり、途中の工程ではほとんど割れない。
【０１０９】
実施例３および実施例５について、キャリア濃度分布を調べた結果を図１８に、また実施例４および実施例６について、キャリア濃度分布を調べた結果を図１９にそれぞれ示す。ただし、いずれも、裏面電極をのぞいて、ウエハー裏面側からのＳＲにより測定した。図１８および図１９より、実施例３〜実施例６では、レーザーアニールを用いたことにより、ウエハー裏面のｐ層を従来例よりも高濃度化することができ、低オン電圧化が図れていることがわかる。
【０１１０】
図２４は、実施例７および実施例８について、裏面電極を形成した後のウエハーの反り量とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。比較のため、従来例１および従来例２の結果も併せて図２４に示す。図２４より、実施例７および実施例８のいずれも、バックグラインド後のウエハーの厚さを７０μｍまで薄くしても、裏面電極形成後のウエハーの反り量は、裏面電極形成後に割れが生じるときの反りの限界値である５．５ｍｍ（直径６インチのウエハーの場合）よりも小さいことがわかる。
【０１１１】
具体的には、実施例７および実施例８では、バックグラインド後のウエハーの厚さを７０μｍにしたときの裏面電極形成後のウエハーの反り量は、５．４ｍｍである。つまり、ウエハー表面の凹凸形状のパターンをウエハー裏面に極力反映させずにバックグラインドをおこなうことによって、反り量が従来の半分程度に抑えられることがわかる。
【０１１２】
図２５は、実施例７および実施例８について、素子の割れ率とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。比較のため、従来例１および従来例２の結果も併せて図２５に示す。図２５に示すように、バックグラインド後のウエハーの厚さを７０μｍにした場合の割れ率は、実施例７では３０％であり、実施例８では３５％である。従来例に比べて割れ率が低減した理由は、反り量を低減させ、ウエハー表面の凹凸形状のパターンがウエハー裏面に反映されることが原因で割れるのをほとんど失くしたことである。
【０１１３】
図２６は、実施例９について、裏面電極を形成した後（裏面蒸着後）のウエハーの反り量とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。比較のため、実施例２の結果も併せて図２６に示す。図２６より、実施例９では、裏面電極形成後のウエハーの反り量は、実施例２よりも小さいことがわかる。具体的には、実施例９では、バックグラインド後のウエハーの厚さを７０μｍにしたときの裏面電極形成後のウエハーの反り量は、１．８ｍｍである。
【０１１４】
図２７は、実施例９について、素子の割れ率とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。比較のため、実施例２の結果も併せて図２７に示す。図２７に示すように、実施例９では、バックグラインド後のウエハーの厚さを７０μｍにした場合、割れ率は実施例２よりも小さいことがわかる。
【０１１５】
以上において、本発明は、半導体素子の表面構成は問わないので、半導体素子の表面側素子構造部はプレーナ型でもトレンチ型でもよい。また、本発明は、バックグラインド後のウエハーの厚さが７０μｍであるＩＧＢＴに限らず、ウエハー裏面をバックグラインドしてウエハー厚さを１００μｍ以下にする工程を有する電力用半導体素子の製造方法に適用できる。また、実施の形態９のように、実施の形態１〜実施の形態６のいずれかと、実施の形態７または実施の形態８とを組み合わせてもよい。
【０１１６】
【発明の効果】
本発明によれば、半導体ウエハーの表面側に、半導体素子の表面側素子構造部を形成した後、その表面に支持基板または高剛性接着シートを接合し、この状態でバックグラインドをおこなってウエハーを薄くした後、ウエハー裏面に対する処理をおこなうことにより、ウエハー裏面に対する処理をおこなっている間のウエハーの反りや、ウエハーに作用する応力を抑制することができるので、ウエハー裏面に対する処理をおこなっている間にウエハーが割れるのを防ぐことができる。また、応力の発生源となる電気炉アニールに代えて、レーザーアニールを採用することにより、ウエハーに作用する応力を抑制することができるので、ウエハーが割れるのを防ぐことができる。また、ウエハーの反りが小さくなるので、設計通りのデバイス特性が得られる。
【０１１７】
また、本発明によれば、半導体ウエハーの裏面に、高剛性接着シートおよびパーティクル除去用接着シートを貼り付けた状態でバックグラインドをおこない、裏面研削終了後にパーティクル除去用接着シートを剥がしてからイオン注入をおこなうことにより、ウエハー裏面の研削時に発生した削り屑やその他の塵などのパーティクルを、イオン注入前に取り除くことができるので、パーティクルによる不良品の発生を防ぐことができる。
【０１１８】
また、本発明によれば、表面側素子構造部を形成した後、充填剤によりその表面を平坦化してからバックグラインドをおこなうことにより、あるいは、表面側素子構造部上に厚い保護テープを貼り付けてバックグラインドをおこなうことにより、ウエハーの裏面に、ウエハー表面の段差部のパターンを反映させることなく、裏面を平坦に研削することができる。また、ウエハー外周部が充填剤により強化されるので、バックグラインド時に、ウエハーの外周がバックグラインド装置の吸着台から浮き上がるのを防ぐことができる。したがって、ウエハー割れが起こるのを防ぐことができる。また、ウエハーの裏面が局所的に削れてしまうのを防ぐことができるので、所望のデバイス特性が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図２】図１に示す製造プロセスの続きを示す図である。
【図３】本発明の実施の形態２にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図４】図３に示す製造プロセスの続きを示す図である。
【図５】本発明の実施の形態３にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図６】図５に示す製造プロセスの続きを示す図である。
【図７】本発明の実施の形態４にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図８】図７に示す製造プロセスの続きを示す図である。
【図９】本発明の実施の形態５にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図１０】本発明の実施の形態６にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図１１】本発明の実施の形態７にかかる半導体素子の製造方法のバックグラインド工程を詳細に説明するためのプロセス図である。
【図１２】本発明の実施の形態８にかかる半導体素子の製造方法のバックグラインド工程を詳細に説明するためのプロセス図である。
【図１３】実施の形態８において、保護テープの厚さを変えてウエハー面内厚さの均一性を調べた結果を示す特性図である。
【図１４】本発明の実施の形態９にかかる半導体素子の製造方法のバックグラインド工程を詳細に説明するためのプロセス図である。
【図１５】実施例１、実施例２、従来例１および従来例２について、裏面電極を形成した後のウエハーの反り量とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。
【図１６】実施例１および実施例２について、工程ごとにウエハーの反り量を調べた結果を示す図である。
【図１７】実施例１、実施例２、従来例１および従来例２について、素子の割れ率とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。
【図１８】実施例１、実施例３、実施例５および従来例１について、キャリア濃度分布を調べた結果を示す図である。
【図１９】実施例２、実施例４、実施例６および従来例２について、キャリア濃度分布を調べた結果を示す図である。
【図２０】実施例３、実施例４、実施例５および実施例６について、裏面電極を形成した後のウエハーの反り量とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。
【図２１】実施例３および実施例４において、工程ごとにウエハーの反り量を調べた結果を示す図である。
【図２２】実施例５および実施例６において、工程ごとにウエハーの反り量を調べた結果を示す図である。
【図２３】実施例３、実施例４、実施例５および実施例６について、素子の割れ率とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。
【図２４】実施例７および実施例８について、裏面電極を形成した後のウエハーの反り量とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。
【図２５】実施例７および実施例８について、素子の割れ率とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。
【図２６】実施例９および実施例２について、裏面電極を形成した後のウエハーの反り量とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。
【図２７】実施例９および実施例２について、素子の割れ率とバックグラインド後のウエハーの厚さとの関係を調べた結果を示す図である。
【図２８】従来例１および従来例２について、工程ごとにウエハーの反り量を調べた結果を示す図である。
【図２９】ＮＰＴ型ＩＧＢＴの構成を示す断面図である。
【図３０】ＦＳ型ＩＧＢＴの構成を示す断面図である。
【図３１】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図３２】従来のエピタキシャルウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図３３】従来のバックグラインド工程を詳細に説明するためのプロセス図である。
【符号の説明】
２１，６１　半導体ウエハー
２２　表面側素子構造部
２７　チップ
３１　両面接着タイプの接着シート
３２　支持基板
４１　ｎ＋半導体基板
４２　エピタキシャル層
５１　高剛性接着シート
５２　パーティクル除去用接着シート
６３　充填剤
６６　保護テープ
【図１】
2004140101.tif 000003
【図２】
2004140101.tif 000004
【図３】
2004140101.tif 000005
【図４】
2004140101.tif 000006
【図５】
2004140101.tif 000007
【図６】
2004140101.tif 000008
【図７】
2004140101.tif 000009
【図８】
2004140101.tif 000010
【図９】
2004140101.tif 000011
【図１０】
2004140101.tif 000012
【図１１】
2004140101.tif 000013
【図１２】
2004140101.tif 000014
【図１３】
2004140101.tif 000015
【図１４】
2004140101.tif 000016
【図１５】
2004140101.tif 000017
【図１６】
2004140101.tif 000018
【図１７】
2004140101.tif 000019
【図１８】
2004140101.tif 000020
【図１９】
2004140101.tif 000021
【図２０】
2004140101.tif 000022
【図２１】
2004140101.tif 000023
【図２２】
2004140101.tif 000024
【図２３】
2004140101.tif 000025
【図２４】
2004140101.tif 000026
【図２５】
2004140101.tif 000027
【図２６】
2004140101.tif 000028
【図２７】
2004140101.tif 000029
【図２８】
2004140101.tif 000030
【図２９】
2004140101.tif 000031
【図３０】
2004140101.tif 000032
【図３１】
2004140101.tif 000033
【図３２】
2004140101.tif 000034
【図３３】
2004140101.tif 000035