(57)【要約】【課題】誤接続を防止し得るスイッチ装置とその制御方法を提供する。【解決手段】主信号フレームと非同期に発生する切り替えトリガ信号と、フレーム位相信号とをトリガ供給部１に入力する。トリガ供給部１は、切り替えトリガ信号をフレーム位相信号にまず同期させ、さらにマトリクススイッチＩＣ１〜ＩＣ６がスイッチング状態を変更すべき位相から十分離れた位相、例えばフレーム位相信号の繰り返し位相に対して１８０°ずれた位相に位相制御する。そして、このように位相制御された切り替えトリガ信号を各マトリクススイッチＩＣ１〜ＩＣ６に分配供給する。【選択図】　　図１
2004140572.tif 000002
【特許請求の範囲】
【請求項１】
フレーム構造を有する伝送信号を交換接続するスイッチ装置において、
トリガ信号が与えられた後に、前記伝送信号フレームにおける既定位置においてそれぞれ自己のスイッチング状態を変更する複数のスイッチユニットと、
前記伝送信号のフレーム情報を取得し、このフレーム情報に基づいて前記トリガ信号を前記既定位置から所定量離間した位置に移相させ、この移相されたトリガ信号を前記複数のスイッチユニットに供給するトリガ供給手段を備えることを特徴とするスイッチ装置。
【請求項２】
前記トリガ供給手段は、当該トリガ供給手段から前記複数のスイッチユニットに前記トリガ信号がそれぞれ到達する遅延時間差よりも大きい量だけ、前記トリガ信号の位相を前記既定位置から離間させることを特徴とする請求項１に記載のスイッチ装置。
【請求項３】
前記トリガ供給手段は、連続するフレームのそれぞれにおける前記既定位置の中間に相当する位置に前記トリガ信号の位相を制御することを特徴とする請求項１に記載のスイッチ装置。
【請求項４】
前記伝送信号フレームにおける既定位置は、当該伝送信号フレームの伝送処理に係わる制御用ビット領域であることを特徴とする請求項１に記載のスイッチ装置。
【請求項５】
前記伝送信号は複数のタイムスロットが多重される多重信号であり、前記スイッチユニットは前記伝送信号におけるタイムスロットを入れ換えて交換接続処理を実施することを特徴とする請求項１に記載のスイッチ装置。
【請求項６】
フレーム構造を有する伝送信号を、トリガ信号が与えられた後前記伝送信号フレームにおける既定位置においてそれぞれ自己のスイッチング状態を変更する複数のスイッチユニットを介して交換接続するスイッチ装置の制御方法であって、
前記伝送信号のフレーム情報を取得し、このフレーム情報に基づいて前記トリガ信号を前記既定位置から所定量離間した位置に移相させ、この移相されたトリガ信号を前記複数のスイッチユニットに供給して前記複数のスイッチユニットのそれぞれにそのスイッチング状態を変更させるステップを具備することを特徴とするスイッチ装置の制御方法。
【請求項７】
前記ステップは、分配された前記トリガ信号が前記複数のスイッチユニットにそれぞれ到達する遅延時間差よりも大きい量だけ、前記トリガ信号の位相を前記既定位置から離間させるステップであることを特徴とする請求項６に記載のスイッチ装置の制御方法。
【請求項８】
前記ステップは、連続するフレームのそれぞれにおける前記既定位置の中間に相当する位置に前記トリガ信号の位相を制御することを特徴とする請求項６に記載のスイッチ装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳＤＨ／ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｉｇｉｔａｌ　Ｈｉｅｒａｒｃｈｙ／Ｓｙｎｃｈｒｏｎｏｕｓ　Ｏｐｔｉｃａｌ　Ｎｅｔｗｏｒｋ）に準拠するノード装置などに用いられ、例えば時分割多重されたディジタル信号のタイムスロットを入れ換えることにより回線交換を行なうスイッチ装置とその制御方法に関する。
【０００２】
【従来の技術】
従来のマトリクススイッチは、複数本のデータ信号線の回線交換を行う空間スイッチを備えて構成される。各データ信号線は時分割多重されたデータを搬送することが多い。すなわちこの種のスイッチは、空間スイッチ、あるいは時分割多重されたデータの回線交換を行う時間スイッチを含む空間スイッチを備え、複数の入出力信号ラインを有する。そして、任意の入力ポートから入力される信号に時分割多重された任意のタイムスロット位置のデータを、任意の出力ポートの任意のタイムスロット位置に割り当てることにより回線交換を実現する。
【０００３】
時分割多重されたデータを取り扱う場合には、データ列中にタイムスロットの区切れを表示するための余剰ビットをもたせて伝送フレームを構成する。またマトリクススイッチに入力されるデータを互いに周波数同期させる必要があり、さらにデータの区切れを示すフレーム位相を揃える必要がある。
【０００４】
スイッチＬＳＩのスイッチング状態を設定するための情報は、制御部のマイクロプロセッサなどから監視制御データ入出力線、アドレス線、およびコントロール線の各バスを介して各ユニットのメモリマップに書き込まれる。しかしながらマイクロプロセッサのデータ幅は一般に８ｂｉｔから３２ｂｉｔ程度であり全ての設定情報を一度に書き込むことができない。そこで、書き込み処理を複数サイクルに渡り継続し、全ての書き込みが完了したのちに切り替えトリガ信号を印加してスイッチＬＳＩ内部のスイッチング状態を変更するようにしている。
【０００５】
実際には、切り替えトリガ信号を受けたのち、フレーム同期用バイト（例えばＳＤＨフレームのＳＯＨ（Ｓｅｃｔｉｏｎ　Ｏｖｅｒｈｅａｄ）におけるＡ１，Ａ２バイト）などの、無視しても構わないデータ列の到達タイミングにおいてスイッチング状態が変更される。このようにフレームの切れ目のタイミングにおいてスイッチング状態を変更することにより、重要な部分のデータ（ＳＤＨフレームにおけるＰａｙｌｏａｄなど）が欠落することを防止している。
【０００６】
ところで、近年の通信帯域の増大に伴って、スイッチの容量を大きくしたいというニーズが有る。しかしながらＬＳＩはデバイスにより入出力信号線本数や伝送速度、集積規模などの制約を有するので、単体でスイッチ容量を大きくしようとしても限度がある。そこで、複数のスイッチＬＳＩユニットを多段接続して大規模なマトリクススイッチ装置を形成することが実施されるようになってきている。スイッチＬＳＩを多段接続する方式としてはＣ．Ｃｌｏｓの３段スイッチなどが一般的である。
【０００７】
複数個のスイッチＬＳＩを多段接続するには、ＬＳＩを実装する回路基板の実装面積の制約などからスイッチＬＳＩを個別の基板に分けて実装し、これらの基板を組み合わせて構成することが多い。このような構成において切り替えトリガ信号は、専用の信号線を介して各スイッチＬＳＩに与えられる。また、各基板における主信号データの位相を合わせるために、各スイッチＬＳＩに基準となるフレーム位相信号が分配される。
【０００８】
しかしながら制御部と各基板との間には基板同士を接続するためのマザーボードやケーブルなどが有る。この配線長が基板ごとに異なることから、切り替えトリガ信号の与えられるタイミング、およびフレーム位相信号の与えられるタイミングがスイッチＬＳＩごとに異なる。
【０００９】
制御部からの配線長を一致させて切り替えトリガ信号およびフレーム位相信号の到達時間を全てのスイッチＬＳＩに対して同一に合わせ込むことは、非常に困難である。またたとえ配線長を完全に一致させたとしても、部品の個体差などにより、結局のところ両信号の到達時間を全てのスイッチＬＳＩに対して同一に合わせ込むことは不可能である。
【００１０】
このような事情のため、複数のスイッチＬＳＩを多段接続する構成において、フレームの切れ目のタイミングとほぼ同時に切り替えトリガ信号が与えられると、あるスイッチユニットは当該フレームで切り替えを実行し、別のユニットは次のフレームで切り替えるといった事態を生じる。その結果、１フレーム期間の間、スイッチの誤接続状態を生じるという不具合が有る。
【００１１】
【発明が解決しようとする課題】
以上のように、複数のスイッチユニット（スイッチＬＳＩ）を多段接続した従来のマトリクススイッチ装置においては、切り替えトリガ信号と主信号データとが互いに非同期である。そのため切り替えトリガ信号とスイッチユニットが切り替えを実行するタイミングとが近接した場合、各スイッチユニットにおいてスイッチング状態の変更が実施されるタイミングが１フレーム分ずれてしまい、誤接続を生じるという不具合が有る。
本発明は上記事情によりなされたもので、その目的は、誤接続を防止し得るスイッチ装置とその制御方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために本発明は、フレーム構造を有する伝送信号を交換接続するスイッチ装置において、トリガ信号が与えられた後に、前記伝送信号フレームにおける既定位置においてそれぞれ自己のスイッチング状態を変更する複数のスイッチユニットと、トリガ供給手段とを備える。そして、トリガ供給手段により、前記伝送信号のフレーム情報を取得し、このフレーム情報に基づいて前記トリガ信号を前記既定位置から所定量離間させたうえでこの移相されたトリガ信号を前記複数のスイッチユニットに供給することを特徴とする。
【００１３】
トリガ供給手段においては、このトリガ供給手段から複数のスイッチユニットにトリガ信号がそれぞれ到達する遅延時間差よりも大きい量だけ、トリガ信号の位相を上記既定位置から離間させるようにする。
【００１４】
より好ましくは、トリガ供給手段において、連続するフレームのそれぞれにおける前記既定位置の中間に相当する位置にトリガ信号の位相を制御するようにする。すなわち、隣接する二つのフレームのフレーム同期用バイトの中央に相当する位置にトリガ信号の位相を制御すると良い。
【００１５】
このような手段を講じることにより、マイクロプロセッサから主信号データと非同期に送出されたトリガ信号は、結果的にフレーム位相と同期した状態で各スイッチユニットに与えられる。しかも各スイッチユニットには、スイッチング状態を変更すべきタイミングと充分にタイミングの離れた切り替えトリガ信号が与えられる。
【００１６】
したがって、たとえマイクロプロセッサから送出された切り替えトリガ信号がフレーム同期用バイトと近接していたとしても、配線長の差などによりスイッチング状態の変更タイミングが１フレーム分ずれることが防止される。これにより、全てのスイッチユニットが足並みを揃えて一斉にスイッチング状態を変化させるようになるので、誤接続の発生を防止することが可能となる。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明に係わるスイッチ装置の実施の形態を示す機能ブロック図である。この装置は、ＩＣとしてなる複数のマトリクススイッチＩＣ１〜ＩＣ６を多段接続したものである。各マトリクススイッチＩＣ１〜ＩＣ６はそれぞれ４つの入力ポートおよび出力ポートを備え、いわゆる４×４の規模を有する。一列目のマトリクススイッチＩＣ１，ＩＣ２の入力ポートには、８系統の入力信号ＣＨ１ｉ〜ＣＨ８ｉが入力される。
【００１８】
マトリクススイッチＩＣ１，ＩＣ２の出力ポートは、二列目のマトリクススイッチＩＣ３，ＩＣ４の入力ポートのいずれかに接続される。マトリクススイッチＩＣ３，ＩＣ４の出力ポートは、３列目のマトリクススイッチＩＣ５，ＩＣ６の入力ポートのいずれかに接続される。そして、各マトリクススイッチＩＣ１〜ＩＣ６のスイッチング状態を適宜設定することにより、入力信号ＣＨ１ｉ〜ＣＨ８ｉがマトリクススイッチＩＣ５，ＩＣ６の任意の出力ポートに導かれ、出力信号ＣＨ１ｏ〜ＣＨ８ｏとして出力される。
【００１９】
入力信号ＣＨ１ｉ〜ＣＨ８ｉ、および出力信号ＣＨ１ｏ〜ＣＨ８ｏがいわゆる主信号データとして取扱われる。各主信号データはＳＤＨフレームフォーマットを有する時分割多重信号である。
各マトリクススイッチＩＣ１〜ＩＣ６には、主信号データの入力位相を識別するためのフレーム位相信号が専用の信号線を介して与えられる。
【００２０】
ところで、本発明に係わるスイッチ装置は、トリガ供給部１を備える。トリガ供給部１は上記フレーム位相信号を取り込み、図示しない制御部から与えられる切り替えトリガ信号の位相をフレーム位相信号に基づき制御する。位相制御された切り替えトリガ信号は、各マトリクススイッチＩＣ１〜ＩＣ６に分配供給される。各マトリクススイッチＩＣ１〜ＩＣ６は、切り替えトリガ信号のタイミングで自己のスイッチング状態を変更する。
【００２１】
トリガ供給部１は、切り替えトリガ信号の位相を、一旦フレーム位相信号の位相に合わせ込む移相器１ａと、この位相合わせされた切り替えトリガ信号の位相をさらに所定量遅延させる遅延回路１ｂとを備える。
【００２２】
具体的には、トリガ供給部１は、制御部どのようなタイミングで切り替えトリガ信号が送出されたとしても、マトリクススイッチＩＣ１〜ＩＣ６には、常にフレームの区切り位置と一定値以上離間するタイミングで切り替えトリガ信号を与える働きをする。本実施形態のトリガ供給部１は、隣接するフレームの区切り位置の中間に相当するタイミングで、切り替えトリガ信号を各マトリクススイッチＩＣ１〜ＩＣ６に与える。隣接するフレームの区切り位置の中間に相当するタイミングとは、フレーム位相信号の繰り返し位相に対して１８０°ずれた位相に相当する。
【００２３】
図２は、マトリクススイッチＩＣ１〜ＩＣ６の動作を示す図である。マトリクススイッチに入力される主信号データは、ヘッダ部分に余剰ビットａを有し、符号Ａ〜Ｐで示される複数のタイムスロットが多重される多重信号である。マトリクススイッチは、主信号データにおけるタイムスロットＡ〜Ｐを任意に入れ換えることにより、各タイムスロットに対応する通信パスの交換接続処理を実施する。図２においては、１フレーム期間に余剰ビットと４つのタイムスロットが多重されているとする。
【００２４】
図３は、図２のマトリクススイッチのスイッチング状態の切り替え手順を説明するためのタイミングチャートである。図３において、フレーム位相パルスは主信号データのフレーム期間に同期している。切り替えトリガはこのフレーム位相と無関係に発生する。切り替えトリガを受けたマトリクススイッチは、次のフレーム位相パルスすなわちフレームの区切り位置で自己のスイッチング状態を変更する。図３においては、ＣＨ１ｏに現れるデータを、ＣＨ１ｉのデータＡからＣＨ４ｉのデータＭに切り替える様子が示される。
【００２５】
図４は、本実施形態のスイッチ装置における各マトリクススイッチＩＣ１〜ＩＣ６の動作タイミングを示すタイミングチャートである。図４において、フレーム位相と非同期に到来した切り替えトリガ信号は、フレームの区切り位置の中央に相当する位相に強制的に移相させられる。これによりマトリクススイッチＩＣ１の切り替え実行タイミングと、マトリクススイッチＩＣ２の切り替え実行タイミングとが一致する。これにより信号経路▲１▼におけるデータストリームと、信号経路▲２▼におけるデータストリームと、信号経路▲３▼におけるデータストリームとが同時に入れ替わる。よって、ＣＨ１ｏにおいては、ＣＨ１ｉの主信号データがＣＨ５ｉの主信号データに、ミスコネクトすること無く切り替えられる。
【００２６】
このように本実施形態では、主信号フレームと非同期に発生する切り替えトリガ信号と、フレーム位相信号とをトリガ供給部１に入力する。トリガ供給部１は、切り替えトリガ信号をフレーム位相信号にまず同期させ、さらにマトリクススイッチＩＣ１〜ＩＣ６がスイッチング状態を変更すべき位相から十分離れた位相、例えばフレーム位相信号の繰り返し位相に対して１８０°ずれた位相に位相制御する。そして、このように位相制御された切り替えトリガ信号を各マトリクススイッチＩＣ１〜ＩＣ６に分配供給するようにしている。
【００２７】
フレーム繰り返し周期は、多くの情報伝送システムでは８ｋＨｚ（１２５μｓ）である。一方、装置内部における配線遅延の誤差やＬＳＩ間のスキューなどは、高々数１０ｎｓ〜数μｓである。よって、スイッチング状態が変更されるタイミングから例えば１８０°（６２．５μｓ）ずれた切り替えトリガ信号を生成することにより、十分なセットアップとホールド時間をマトリクススイッチＩＣ１〜ＩＣ６に与えることができる。よって配線遅延によるスキューを無視することができ、全てのマトリクススイッチが同じタイミングのフレーム位相で自己のスイッチング状態を切り替えるようになるため、切り替え実行のフレームが１フレームずれることを防止でき、誤接続を防ぐことができる。
【００２８】
ところで、切り替えトリガ信号をフレーム位相信号に同期させるためには、各マトリクススイッチＩＣ１〜ＩＣ６の近傍に個々に同期手段を設けるという手法がある。本実施形態のような構成ではフレーム位相信号がマトリクススイッチＩＣ１〜ＩＣ６に分配されているので、このような構成をとることは可能である。
【００２９】
しかしながらこのような構成では本発明の目的を達成することはできない。なぜなら、そもそもマトリクススイッチＩＣ１〜ＩＣ６に分配されたフレーム位相信号にも位相ずれが生じている可能性があるからで、このような場合には従来と同じく切り替えトリガ信号がフレームの繰り返し周期の１周期分ずれる可能性が生じる。よって本実施形態のように、外部から与えられる切り替えトリガ信号を、ただ１つのフレーム位相信号に同期させることが重要となる。このため本実施形態では、一つのトリガ分配部１によりフレーム位相信号と切り替えトリガ信号とを同期させるようにしており、よって構成の簡易化などのメリットも得られる。
【００３０】
なお、本発明は上記実施の形態に限定されるものではない。本実施形態では、各マトリクススイッチＩＣ１〜ＩＣ６に、隣接するフレームの区切り位置の中間に相当するタイミングの切り替えトリガ信号を与えるようにした。これに限らず、要するに、フレームの区切り位置からトリガ信号の到達遅延時間差よりも大きい量だけ、トリガ信号の位相を離間させるようにすれば、本発明の目的を達成できる。このほか、本発明の要旨を逸脱しない範囲で種々の変形実施を行うことができる。
【００３１】
【発明の効果】
以上詳述したように本発明によれば、誤接続を防止し得るスイッチ装置とその制御方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に係わるスイッチ装置の実施の形態を示す機能ブロック図。
【図２】マトリクススイッチＩＣ１〜ＩＣ６の動作を示す図。
【図３】図２のマトリクススイッチのスイッチング状態の切り替え手順を説明するためのタイミングチャート。
【図４】本実施形態のスイッチ装置における各マトリクススイッチＩＣ１〜ＩＣ６の動作タイミングを示すタイミングチャート。
【符号の説明】
ＩＣ１〜ＩＣ６…マトリクススイッチ
ＣＨ１ｉ〜ＣＨ８ｉ…入力信号
ＣＨ１ｏ〜ＣＨ８ｏ…出力信号
１…トリガ供給部
【図１】
2004140572.tif 000003
【図２】
2004140572.tif 000004
【図３】
2004140572.tif 000005
【図４】
2004140572.tif 000006