(57)【要約】【課題】テスト時間を短縮するために行うパターン実行時間の計測を、従来より容易に計測でき、更にシミュレータを用いてオフラインでも計測できる半導体試験装置及びそのシミュレータを提供する。【解決手段】▲１▼ＩＣの良否を計測するテストプログラムのパターン実行時間を計測する半導体試験装置であって、▲２▼選択手段により切り換えられ、テストプログラムによるテスト手段と平行に設けられたパターン実行時間測定用のパターン実行時間測定手段Ａと、▲３▼パターン実行時間測定手段Ａから得た測定時間結果を出力する手段とを具備する半導体試験装置である。【選択図】図１
2004205247.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣの良否を計測するテストプログラムのパターン実行時間を計測する半導体試験装置において、
選択手段により切り換えられ、テストプログラムによるテスト手段と平行に設けられたパターン実行時間測定用のパターン実行時間測定手段Ａと、
上記パターン実行時間測定手段Ａから得た測定時間結果を出力する手段と、
を具備することを特徴とする半導体試験装置。
【請求項２】
ＩＣの良否を計測するテストプログラムのパターン実行時間を計測する半導体試験装置のシミュレータにおいて、
テストプログラムを内蔵する半導体試験装置のシミュレータの付属部と平行に設けられたパターン実行時間測定用のパターン実行時間測定手段Ｂと、
上記パターン実行時間測定手段Ｂから得た測定時間結果を出力する手段と、
を具備することを特徴とする半導体試験装置のシミュレータ。
【請求項３】
該パターン実行時間測定手段Ａ若しくは該パターン実行時間測定手段Ｂは、
複数の条件設定手段の一つを選択する選択手段と、
解析用条件設定を外部入力する条件設定手段と解析用条件設定ファイルを読み込む条件設定手段及びプログラムに記述の条件設定を使用する手段とを有する複数の条件設定手段と、
上記複数の条件設定手段のいずれかの条件設定手段でもってタイミング・実行パターンの条件設定を行う手段と、
上記条件設定手段の情報を基に時間計測を開始し、パターンテストを実行し、時間計測を停止し読み出す時間計測実行手段と、
を具備することを特徴とする請求項１又は２記載の半導体試験装置及びそのシミュレータ。
【請求項４】
ＩＣの良否を計測するテストプログラムのパターン実行時間を計測する半導体試験装置において、
半導体試験装置を用いたパターン実行時間測定手段Ａと、
シミュレータ付属部を用いたパターン実行時間測定手段Ｂと、
上記パターン実行時間測定手段Ａと上記パターン実行時間測定手段Ｂとを並列に設けて、これを切り換える選択手段と、
それぞれのパターン実行時間測定手段の測定信号を出力する測定時間結果出力手段と、
を具備することを特徴とする半導体試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＩＣテスト用パターン試験の実行時間を計測する半導体試験装置及びそのシミュレータに関する。ここでＩＣとは、ＩＣ（Integrated Circuit）、ＬＳＩ、ＳｏＣ（システムＬＳＩ）等を含む全ての半導体集積回路をいう。
【０００２】
【従来の技術】
半導体によるＩＣの集積度や性能が向上し、ＬＳＩやＳｏＣ等へと発展するに連れ、そのＩＣのテストに要する時間は増加する傾向にある。しかしながら、そのＩＣの価格は下落する傾向にあり、ＤＵＴ（被測定デバイス）であるＩＣのテストを行う半導体製造業者はＩＣの生産コストを低減させる必要がある。
ＩＣの生産コストに占めるテストコストの割合は、半導体試験装置の価格の上昇と、テスト時間の長大に伴い増加の一途をたどっている。このＩＣのテスト工程においてテストコストを低減させるべくテスト時間の短縮をする必要がある。
【０００３】
図８に半導体試験装置１の外観図を示す。ワークステーション（ＥＷＳ）３と本体４とテストヘッド５は連結してＩＣの試験を行う。図示していないが、テストプロセッサは本体４にあり、ここにテストプログラムは内蔵されている。
図９に、この半導体試験装置１を用いてＩＣを試験するフローチャートの例を示す。
【０００４】
図９（Ａ）は、一例のＩＣテストのフロー図であり、スタート１０の後にテストプログラム１１でもって半導体試験装置１を稼動し、テストが終了するとストップ１９する。テストプログラム１１は試験項目毎にTestｉ（ｉ＝１〜ｎ）が記述され、それぞれのテストが実行されている。
図９（Ｂ）は個々のテストプログラム１１ｉの例である。タイミング条件設定１２と実行パターンの条件設定１３がなされており、テスト（パターン）の実行１４が行われる。
【０００５】
テスト時間は、主にＯＳ（Operating System）の処理時間による非パターン実行時間とＩＣテスト用パターン実行時間との２つに分けて考えられる。このＯＳの処理時間による非パターン実行時間とは、ジャンプとか分岐に係わる時間であって、テスト・プログラムに必ず必要なものであり、ここでは時間短縮の対象から除くこととする。
【０００６】
よって、テスト時間の短縮を実施するためには、ＩＣテスト用パターン実行時間の良否を判定する必要がある。このパターン実行時間の把握は、パターン実行時間を計測して行っている。
パターン実行時間を知るためには、▲１▼計測したいパターンのステップ数、▲２▼各サイクルのタイミング条件、つまり動作周波数条件、▲３▼分岐条件などの変化方法及び変化量などの情報が必要となる。それらの条件設定後に半導体試験装置１を使用してオンラインで計測を行なっている。
【０００７】
図１０（Ａ）に、そのテストのフロー図を示す。ＩＣテスト用パターン実行時間を得るために、従来のテストプログラム１１に換え、これに変更を施したパターン実行時間測定用テストプログラム１６に置き換えている。
図１０（Ｂ）に、個々のパターン実行時間測定用テストプログラム１６ｉの一例図を示す。個々のテストプログラム１６ｉのタイミング条件設定１２、実行パターンの条件設定１３にテストプログラム１１に条件設定されている情報を設定する。そして時間測定開始１７と時間測定停止・読み出し１８の動作を追加してテスト毎にプログラムを時間測定可能なものに変更する。
【０００８】
つまり、パターン実行時間の計測のために個々のテストプログラム１１ｉを変更して、個々のパターン実行時間測定用テストプログラム１６ｉに変更を施す必要がある。従来はこの手法でパターン実行時間を計測していた。
これはテストパターン数がテスト項目数とほぼ同等数あり、更には各々異なったパターンのものになっており、それぞれのパターンを解析する複数の手段における作業工数を考慮した場合、半導体試験装置１によるパターン実行での時間計測が最も効率が良いためであった。
これらに関する先行特許出願等は見当たらない。
【０００９】
【発明が解決しようとする課題】
前述したように、ＩＣテスト用パターン実行時間の計測をするために、テストプログラム１１に変更を施してそのパターン実行時間を計測していた。
しかしながら、テストプログラム１１に変更を施すには、テスト項目数が非常に多くなり煩雑になり、作業数も増大してしまい、容易でなくなってきた。
更に、パターン実行時間を計測するために非常に高価な半導体試験装置１を使用しなければならないが、その半導体試験装置１の稼働率が高いことから、半導体試験装置１を用いるパターン実行時間の計測は非常に困難な状況になってきている。
【００１０】
そこで、ＩＣテスト用パターン実行時間を現状より簡潔に把握すべく、半導体試験装置１を使用するオンラインでの作業で、従来よりも容易にパターン実行時間を計測できる半導体試験装置を提供するものである。
更に、半導体試験装置を使用しないオフラインでも作業可能となるシミュレータを提供するものである。従ってこの手法を用いると作業場所を限定せず、使用時間の制限も無くなる。
なお更に、上述のオンライン及びオフラインを併用した半導体試験装置をも提供するものである。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、この発明は半導体試験装置１を用いる場合と、半導体試験装置１に換えてそのシミュレータを用いた場合と、上記２手段を併用した手段の発明を開示する。
【００１２】
第１発明の構成は次の通りである。
▲１▼ＩＣの良否を計測するテストプログラムのパターン実行時間を計測する半導体試験装置であって、▲２▼選択手段により切り換えられ、テストプログラムによるテスト手段と平行に設けられたパターン実行時間測定用のパターン実行時間測定手段Ａと、▲３▼パターン実行時間測定手段Ａから得た測定時間結果を出力する手段とを具備する半導体試験装置である。
【００１３】
第２発明の構成は次の通りである。
▲１▼ＩＣの良否を計測するテストプログラムのパターン実行時間を計測する半導体試験装置のシミュレータであって、▲２▼テストプログラムを内蔵する半導体試験装置のシミュレータの付属部と平行に設けられたパターン実行時間測定用のパターン実行時間測定手段Ｂと、▲３▼パターン実行時間測定手段Ｂから得た測定時間結果を出力する手段とを具備する半導体試験装置のシミュレータである。
【００１４】
第３発明は上述した半導体試験装置及びそのシミュレータに使用するパターン実行時間測定手段の構成である。
▲１▼パターン実行時間測定手段Ａ及びパターン実行時間測定手段Ｂは、▲２▼複数の条件設定手段の一つを選択する選択手段と、▲３▼解析用条件設定を外部入力する条件設定手段と解析用条件設定ファイルを読み込む条件設定手段及びプログラムに記述の条件設定を使用する手段とを有する複数の条件設定手段と、
上記複数の条件設定手段のいずれかの条件設定手段でもってタイミング・実行パターンの条件設定を行う手段と、▲４▼条件設定手段の情報を基に時間計測を開始し、パターンテストを実行し、時間計測を停止し読み出す時間計測実行手段とを具備する半導体試験装置及びそのシミュレータである。
【００１５】
第４発明は第１発明と第２発明とを併用した発明の構成である。つまり
▲１▼ＩＣの良否を計測するテストプログラムのパターン実行時間を計測する半導体試験装置であって、▲２▼半導体試験装置を用いたパターン実行時間測定手段Ａと、▲３▼シミュレータ付属部を用いたパターン実行時間測定手段Ｂと、▲４▼パターン実行時間測定手段Ａと上記パターン実行時間測定手段Ｂとを並列に設けて、これを切り換える選択手段と、▲５▼それぞれのパターン実行時間測定手段の測定信号を出力する測定時間結果出力手段とを具備する半導体試験装置である。
【００１６】
【発明の実施の形態】
発明の実施の形態を実施例に基づき図面を参照して説明する。
図１に本発明の一実施例の構成図を、図２に他に実施例の構成図を、図３に図２に用いるシミュレータの構成外観図を示す。
図４に本発明に用いるパターンプログラムの一例図を、図５にパターンプログラムの情報例の図を、図６にパターン実行時間の計測に必要な条件設定情報の収集に関する説明図を示す。図７は本発明のその他の実施例の図である。
【００１７】
先ず、半導体試験装置１を用いている図１について説明する。スタート１０して選択手段２０を経てテストプログラム１１を経て、ＩＣをテストする工程は従来の図９に示す通りである。
本発明は、パターンの実行時間を測定するためにスタート１０した後、選択手段２０でパターン実行時間測定手段Ａ５０側に接続する。このパターン実行時間測定手段Ａ５０によってパターン実行時間を計測し、測定時間の結果を出力５９する。パターン実行時間測定手段Ａ５０の内容については後述する。
【００１８】
しかしながら、半導体試験装置１を使用して時間計測を行うことは、半導体試験装置１が非常に高価なことや稼働率が高いことなどから、現実的に行うには非常に困難な状況である。そこで、半導体試験装置のシミュレータを用いたパターン実行時間測定手段Ｂを発明した。
【００１９】
図２に半導体試験装置のシミュレータ２による構成図を、図３にその外観図を示す。図３の半導体試験装置のシミュレータ２は、ワークステーション（ＥＷＳ）３とシミュレータ付属部６で構成されており、高価な半導体試験装置１の本体４及びテストヘッド５は用いていない。シミュレータ付属部６は、半導体試験装置１の本体４に内蔵するテストプロセッサに相当する演算手段や記憶手段やテストプログラム等を内蔵している。
【００２０】
図２について説明する。図２はパターンの実行時間を測定するためにスタート１０した後、このパターン実行時間測定手段Ｂ５１によってパターン実行時間を計測し、測定時間の結果を出力５９する。
ここで、図１のパターン実行時間測定手段Ａ５０及び図２のパターン実行時間測定手段Ｂ５１について若干説明する。パターン実行時間の計測は、タイミング条件、実行パターン条件に従い計測が行われる。それらの条件を設定するために、次の手段のいずれかを選択して、図４に示すように条件設定するための各種情報を準備する必要がある。
【００２１】
つまり、▲１▼解析用条件設定を外部入力する手段、▲２▼解析用条件設定ファイルを読み込む手段、▲３▼テストプログラムに条件設定しているものをそのまま設定する手段のいずれかを選択する。オフラインの場合にはテストプログラムの記述を外部ツール、つまりキーボードを使用して取り込んでも良い。
【００２２】
条件設定の情報には、計測したいパターンのステップ数、各サイクルのタイミング条件、つまり動作周波数条件や条件分岐などの変化方法、変化量などがある。これらの情報の設定を行い、パターン実行時間を計測する。
また、条件設定の情報を変更することにより、あらゆる状態のパターン実行時間を簡潔に把握することが可能となる。
【００２３】
図５にパターンプログラムの情報例の図を示す。各ステップ毎に動作周波数が定義されており、Timing１からTimingｎが定義されている。このパターンの場合には、図６の情報例に従い、Step１からStep３を1024回実行され、Step４からStepｎまでを１回実行される。それらを合計したものが実行時間となる。
【００２４】
この発明は、半導体試験装置１を使用するオンラインのパターン実行時間測定手段Ａでも、使用しないオフラインのパターン実行時間測定手段Ｂにおいてもパターン実行時間計測の機能を有している。これを併用して用いても良い。
図７に併用したときの構成図を示す。主にオフラインの状態で測定するが、オンライン測定の方が信頼性が高く、チェックの場合に有効な測定法である。
【００２５】
【発明の効果】
以上詳細に説明したように、この発明はテスト時間を短縮するための資料としてパターン実行時間を計測するのに、半導体試験装置１を用いたオンラインの計測、半導体試験装置１を用いずにシミュレータ２によってパターン実行時間を計測できるようにしたオフラインの計測、及びこの２つを併用したパターン実行時間の計測を簡潔にできるようにした。
【００２６】
従って、シミュレータ２によるオフラインでのパターン実行時間の計測は、作業場所を限定せずに作業が行え、使用時間の制約も無くなるという大きな効果がある。これは、作業効率の大幅な向上となるだけでなく、作業内容の質の向上にも繋がる。非常に高価な半導体試験装置１の使用の回避ともなるため絶大なる効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成図である。
【図２】本発明の他の実施例の構成図である。
【図３】図２に用いる半導体試験装置のシミュレータの外観図である。
【図４】パターン実行時間の計測に必要な条件設定情報の収集に関する説明図である。
【図５】パターンプログラムの一例図である。
【図６】図５のパターンプログラムの情報例の図である。
【図７】本発明のその他の実施例の図である。
【図８】半導体試験装置の外観図である。
【図９】テストのフロー図である。
【図１０】パターン実行時間測定テストのフロー図である。
【符号の説明】
１        半導体試験装置
２        シミュレータ
３        ワークステーション（ＥＷＳ）
４        本体
５        テストヘッド
６        シミュレータ付属部
１１      テストプログラム
１１ｉ    個々のテストプログラム（ｉ＝１〜ｎ）
１２      タイミング条件設定
１３      条件設定
１４      テスト（パターン）実行
１６，１６ｉ  パターン実行時間測定用テストプログラム
１７      時間測定開始
２０、２２、５２      選択手段
５０    パターン実行時間測定手段Ａ
５１    パターン実行時間測定手段Ｂ
５３、５４    条件設定手段
５７    タイミング・実行パターンの条件設定
５８    パターン実行時間計測
【図１】
2004205247.tif 000003
【図２】
2004205247.tif 000004
【図３】
2004205247.tif 000005
【図４】
2004205247.tif 000006
【図５】
2004205247.tif 000007
【図６】
2004205247.tif 000008
【図７】
2004205247.tif 000009
【図８】
2004205247.tif 000010
【図９】
2004205247.tif 000011
【図１０】
2004205247.tif 000012