(57)【要約】【課題】製造プロセスが複雑にならず、配線レイアウトも複雑にならないで、光感度（Ｉｐ／Ｉｄ）の向上を図ることができる薄膜フォトトランジスタを提供する。【解決手段】ゲート電極１３上に、ゲート絶縁膜１４と半導体層１５とが順次形成され、該半導体層１５上に、端部同士が所定間隔で離間したソース電極１７及びドレイン電極１８が形成される。上記ソース電極１７及びドレイン電極１８は、上記ゲート電極１３と平面的に重畳する重畳領域１７ａ、１８ａを有し、該重量領域１７ａ、１８ａの少なくとも一部の領域が透光性を有する。【選択図】　図１
2004047719.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極上に、ゲート絶縁膜と感光性半導体膜とが順次形成され、該感光性半導体膜上に、端部同士が所定間隔で離間したソース電極及びドレイン電極が形成された薄膜フォトトランジスタにおいて、
上記ソース電極及び／またはドレイン電極は、上記ゲート電極と平面的に重畳する重畳領域を有し、該重量領域の少なくとも一部の領域が透光性を有することを特徴とする薄膜フォトトランジスタ。
【請求項２】
上記ソース電極及び／またはドレイン電極の透光性領域は、透明導電酸化膜によって形成されていることを特徴とする請求項１に記載の薄膜フォトトランジスタ。
【請求項３】
上記ソース電極及び／またはドレイン電極は、金属膜で形成され、
上記透光性領域が、上記金属膜に開口部を設けることにより形成されていることを特徴とする請求項１に記載の薄膜フォトトランジスタ。
【請求項４】
格子状の電気配線と、該格子毎に設けられ、該電気配線に接続されたスイッチング用薄膜トランジスタと、該各スイッチング用薄膜トランジスタに接続されたフォトセンサ用薄膜トランジスタとを備えたアクティブマトリクス基板において、
上記フォトセンサ用薄膜トランジスタに、請求項１ないし３の何れか１項に記載の薄膜フォトトランジスタが使用されていることを特徴とするアクティブマトリクス基板。
【請求項５】
格子状の電気配線と、該格子毎に設けられ、該電気配線に接続された薄膜トランジスタとを備え、該薄膜トランジスタがスイッチング機能とフォトセンサ機能とを兼用しているアクティブマトリクス基板において、
上記薄膜トランジスタに、請求項１ないし３の何れか１項に記載の薄膜フォトトランジスタが使用されていることを特徴とするアクティブマトリクス基板。
【請求項６】
上記薄膜フォトトランジスタのドレイン電極に電荷蓄積容量が接続されていることを特徴とする請求項４または５記載のアクティブマトリクス基板。
【請求項７】
上記格子状の電気配線のうち、上記薄膜フォトトランジスタのソース電極に接続されている配線は、透明導電酸化膜から構成され、且つ、上記ソース電極と同じ層に形成されていることを特徴とする請求項４または５記載のアクティブマトリクス基板。
【請求項８】
上記格子状の電気配線のうち、上記薄膜フォトトランジスタのソース電極に接続されている配線は、透明導電酸化膜と金属膜の積層膜から構成され、且つ、該透明導電酸化膜が、上記ソース電極と同じ層に形成されていることを特徴とする請求項４または５記載のアクティブマトリクス基板。
【請求項９】
２次元画像を読み取る画像読み取り装置において、
２次元画像を読み取る手段として、請求項４ないし８の何れか１項に記載のアクティブマトリクス基板が用いられていることを特徴とする画像読み取り装置。
【請求項１０】
上記アクティブマトリクス基板の画像読み取り面とは反対側の面に、該アクティブマトリクス基板に対して光照射を行なう光照射手段が設けられていることを特徴とする請求項９記載の画像読み取り装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、原稿、写真などの画像を読み取ることができる画像読み取り装置に関するもので、詳しくは、薄膜フォトトランジスタを有するアクティブマトリクス基板を用いたフラットパネル型の画像読み取り装置に関する。
【０００２】
【従来の技術】
近年、原稿や写真を読み取る密着型の画像読み取り装置として、ライン状（Ｘ方向）に画素配列されたラインセンサ（ＣＣＤラインセンサなど）を用いて、ラインスキャン（Ｙ方向）を行なうことで２次元画像を読み取ることができるフラットベッドスキャナが普及している。
【０００３】
ところが、このようなラインセンサを用いたスキャナは、２次元画像を読み取るためのメカニカルなスキャン機構を備えているために、薄型軽量化に限界があり、読み取り速度を向上させることも困難であるといった課題を抱えている。
【０００４】
そこで、画像読み取り装置の薄型軽量化、読み取り速度の向上を目的として、光検出素子（フォトダイオード、フォトトランジスタなど）とスイッチング素子（薄膜トランジスタなど）を２次元状に配列させたアクティブマトリクス型の二次元イメージセンサ（画像読み取り装置）が開発されている。
【０００５】
この方法によれば、メカニカルなスキャン機構を用いずに２次元画像を読み取ることができるために、従来のＣＣＤラインセンサを用いた「フラットベッドスキャナ」に比べて、厚み、重さ、読み取り速度をそれぞれ１／１０以下にすることができ、使い勝手の良い画像読み取り装置を実現することができる。
【０００６】
上記のようなアクティブマトリクス型の画像読み取り装置として、例えば、実開平２−８０５５号公報に開示されているアクティブマトリク型画像読み取り装置がある。
【０００７】
従来のアクティブマトリクス型画像読み取り装置に使用されるアクティブマトリクスアレイ（アクティブマトリクス基板）は、図１２に示すように、ＸＹマトリクス状に画素が配列されており、各画素には、光検出用の薄膜トランジスタ（光センサ用ＴＦＴと称する）とスイッチング用の薄膜トランジスタ（スイッチング用ＴＦＴと称する）、及び画素容量（電荷蓄積容量）が備えられている。
【０００８】
上記の各画素の光センサ用ＴＦＴは、原稿面などの被写体の白／黒（明／暗）によって明電流Ｉｐの大きさが変化するため、この明電流Ｉｐの差によって各画素の蓄積容量に蓄積される（又は蓄積容量から放電される）電荷量に差が生じる。そして、その蓄積容量の電荷量分布（面内分布）を、スイッチング用ＴＦＴで順次読み出すことで、被写体の２次元情報を得ることができる仕組みになっている。
【０００９】
このようなアクティブマトリクス型画像読み取り装置では、光センサ用ＴＦＴの性能を向上させることで、微弱な参照光でも被写体を読み取ることが可能になる。すなわち、バックライトが低照度であっても、光センサ用ＴＦＴの明電流値を十分に確保することができるために低消費電力化が実現できる。
【００１０】
また、光照射部（図示せず）において、蓄積容量の充放電に伴う時定数を小さくできるために高速読み取りが可能になる。このため、従来、光センサ用ＴＦＴの明電流と暗電流の比、すなわち光感度（Ｉｐ／Ｉｄ）が大きくなるように改善する取り組みがなされている。
【００１１】
例えば、特開平５−２４３５７４号公報（従来技術１）では、光センサ用ＴＦＴとスイッチング用ＴＦＴのゲート絶縁膜の厚みを異ならせることで、光照射時の明電流Ｉｐを増加させて光感度（Ｉｐ／Ｉｄ）を向上させる方法が開示されている。例えば、図１３に示すように、光センサ用ＴＦＴのゲート絶縁膜の厚みＨ１を、第１ゲート絶縁膜と第２ゲート絶縁膜とを合わせた厚みとし、スイッチング用ＴＦＴのゲート絶縁膜の厚みＨ２を、第２ゲート絶縁膜の厚みのみとすることで、Ｈ１とＨ２との関係を、Ｈ１＞Ｈ２にして、光センサ用ＴＦＴとスイッチング用ＴＦＴのゲート絶縁膜の厚みを異ならせている。
【００１２】
また、特開平２−２１５１６８号公報、特開平６−１３２５１０号公報（従来技術２）では、光センサ用ＴＦＴのゲート電極を複数設けることで、ゲート電圧の影響の小さい領域で光を吸収させ、低い暗電流Ｉｄと高い明電流Ｉｐの比、即ち、光感度（Ｉｐ／Ｉｄ）を向上させる手法が開示されている。例えば、図１４に示すように、光センサ用ＴＦＴにおいて、２つのゲート電極を設けることにより、ドレイン電極とソース電極との間に形成されるコンタクトホールに対応する非晶質シリコン層に光を吸収させる領域Ａを形成すれば、低い暗電流Ｉｄと高い明電流Ｉｐの比、即ち、光感度（Ｉｐ／Ｉｄ）を向上できる。
【００１３】
【発明が解決しようとする課題】
ところが、上記した従来技術１および２においては、それぞれ光感度（Ｉｐ／Ｉｄ）の向上を図ることができるものの、以下に示す問題点を有している。
【００１４】
従来技術１の場合、スイッチング用ＴＦＴと光センサ用ＴＦＴのゲート絶縁膜の厚みを異ならせるために、ＴＦＴ製造プロセスが複雑になるといった問題を有する。
【００１５】
また、従来技術２の場合、ゲート電極が複数本必要であり、１画素あたりの配線レイアウトが複雑になり高精細化が困難になるといった問題を有する。
【００１６】
したがって、本発明は、より単純な素子構造で、光感度（Ｉｐ／Ｉｄ）の向上が実現できる光センサ用ＴＦＴを備えたアクティブマトリクス基板を提供し、さらに、低消費電力（バックライトが低照度）、及び高速読み取りが可能な高性能な画像読み取り装置を実現することを目標とする。
【００１７】
それゆえ、本願発明は、上記の各問題点に鑑みなされたものであって、その目的は、製造プロセスが複雑にならず、配線レイアウトも複雑にならないで、光感度（Ｉｐ／Ｉｄ）の向上を図ることができる光センサ用ＴＦＴとなり得る薄膜フォトトランジスタおよびそれを用いたアクティブマトリクス基板並びにそれを用いた画像読み取り装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記の課題を解決するために、本発明の薄膜フォトトランジスタは、ゲート電極上に、ゲート絶縁膜と感光性半導体膜とが順次形成され、該感光性半導体膜上に、端部同士が所定間隔で離間したソース電極及びドレイン電極が形成された薄膜フォトトランジスタにおいて、上記ソース電極及び／またはドレイン電極は、上記ゲート電極と平面的に重畳する重畳領域を有し、該重量領域の少なくとも一部の領域が透光性を有することを特徴としている。
【００１９】
上記の構成によれば、ソース電極及び／またはドレイン電極のゲート電極と平面的に重畳する重畳領域の少なくとも一部の領域を透光性とすることで、ゲート電極上の光照射量が増加する。つまり、感光性半導体膜には、ソース電極とドレイン電極との端部同士に形成される隙間から照射される光に加えて、ソース電極とドレイン電極の透光性を有する領域を通しての光が照射されることになる。
【００２０】
これにより、明電流（Ｉｐ）をアップさせることができるので、暗電流（Ｉｄ）との比で示される光感度（Ｉｐ／Ｉｄ）の向上を図ることができる。
【００２１】
しかも、上記構成では、ソース電極及びドレイン電極の一部が透光性を有するように形成されているだけなので、複雑な配線も必要とせず、また、既存の薄膜トランジスタの製造プロセスをそのまま使用することが可能となる。
【００２２】
よって、上記構成の薄膜フォトトランジスタによれば、製造プロセスが複雑にならず、配線レイアウトも複雑にならないで、光感度（Ｉｐ／Ｉｄ）の向上を図ることができる。
【００２３】
例えば、薄膜フォトトランジスタの大きさを変えなければ、上述のように光感度の向上を図ることができるので、光照射された際の蓄積容量の充電（又は放電）に関わる時定数を短くすることができるので，読み取りのスピードアップを図ることができる。
【００２４】
また、従来と同じ光感度でよい場合には、薄膜フォトトランジスタ自体を小さくすることが可能となるので、例えば、該薄膜フォトトランジスタを用いたアクティブマトリクス基板の画素密度を大きくすることができる。つまり、アクティブマトリクス基板の高精細化を可能とすることができる。
【００２５】
また、上記ソース電極及び／またはドレイン電極の透光性領域を、透明導電酸化膜によって形成してもよい。
【００２６】
上記の透明導電酸化膜としては、例えばＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ　Ｇｅｒｍａｎｉｃ　Ｏｘｉｄｅ）等の既存の透明導電酸化膜を使用することができる。これにより、ソース電極及びドレイン電極の透光性領域は、複雑な製造工程を用いるまでもなく、既存の透明導電酸化膜によって簡単に形成することが可能となる。
【００２７】
しかも、ソース電極に繋がるソース配線及び／またはドレイン電極に繋がるドレイン配線を透明導電酸化膜によって形成することにより、薄膜フォトトランジスタの製造プロセスにおいて、ソース配線及びドレイン配線の材料を同じもので形成できるので、さらに、簡単に透光性領域を形成することができる。
【００２８】
また、上記ソース電極及び／またはドレイン電極が、金属膜で形成され、上記透光性領域を、上記金属膜に開口部を設けることにより形成するようにしてもよい。
【００２９】
この場合、ソース電極及び／またはドレイン電極が金属膜で形成されていることで、ソース電極も繋がるソース配線及び／またはドレイン電極に繋がるドレイン配線を同じ金属膜で形成すれば、既存の薄膜トランジスタの製造プロセスをそのまま使用することができる。
【００３０】
また、金属膜に設ける開口部の大きさは、薄膜フォトトランジスタが必要とする光感度、すなわち明電流の大きさとなるように設定すればよい。
【００３１】
上記の薄膜フォトトランジスタを用いたアクティブマトリクス基板としては、以下の２種類のアクティブマトリクス基板が考えられる。
【００３２】
すなわち、本発明のアクティブマトリクス基板は、上記の問題を解決するために、格子状の電気配線と、該格子毎に設けられ、該電気配線に接続されたスイッチング用薄膜トランジスタと、該各スイッチング用薄膜トランジスタに接続されたフォトセンサ用薄膜トランジスタとを備えたアクティブマトリクス基板において、上記フォトセンサ用薄膜トランジスタに、上述の薄膜フォトトランジスタが使用されていることを特徴としている。
【００３３】
また、本発明のアクティブマトリクス基板は、上記の課題を解決するために、格子状の電気配線と、該格子毎に設けられ、該電気配線に接続された薄膜トランジスタを備え、該薄膜トランジスタがスイッチング機能とフォトセンサ機能とを兼用しているアクティブマトリクス基板において、上記薄膜トランジスタに、上述の薄膜フォトトランジスタが使用されていることを特徴としている。
【００３４】
上記の構成によれば、薄膜トランジスタにおける明電流をアップさせることができるので、該薄膜トランジスタの明電流（Ｉｐ）と暗電流（Ｉｄ）との比で示される光感度（Ｉｐ／Ｉｄ）を向上させることができる。
【００３５】
上記薄膜トランジスタは、明電流をアップさせるために、ソース電極及び／またはドレイン電極の少なくとも一部の領域が透光性を有するようになっているだけなので、該フォトセンサ用薄膜トランジスタの配線パターン及び製造プロセスは複雑にならない。
【００３６】
したがって、このフォトセンサ用薄膜トランジスタを用いれば、簡単な構成で、光感度をアップさせることのできるアクティブマトリクス基板を提供することが可能となる。
【００３７】
上記薄膜フォトトランジスタのドレイン電極に電荷蓄積容量が接続されていてもよい。
【００３８】
この場合、薄膜フォトトランジスタの光感度が向上しているので、光照射された際の蓄積容量の充電（又は放電）に関わる時定数を短くすることができるので，読み取りのスピードアップを図ることができる。
【００３９】
また、上記薄膜フォトトランジスタは、光感度を従来と同じにした場合、サイズを小さくすることができるので、アクティブマトリクス基板の大きさを変えなければ、この薄膜トランジスタのドレイン電極に接続されている電荷蓄積容量のサイズを大きくすることができる。
【００４０】
これにより、電荷蓄積容量に蓄積される電荷量が多くなるので、該電荷蓄積容量から読み出した電荷を増幅させるためのアンプに、高精度のアンプを用いる必要がなくなる。つまり、電荷蓄積容量のサイズを大きくすることで、該電荷蓄積容量から読み出される信号量（電荷量）を増加させることができるので、アンプからの信号のＳ／Ｎが向上する。従って、性能の低いアンプでも十分に使用することが可能となる。
【００４１】
したがって、上記構成のアクティブマトリクス基板を画像読み取り装置に使用した場合に、電荷蓄積容量から読み出した電荷を増幅させるためのアンプとして安価な精度の低いものを使用することが可能となるので、該画像読み取り装置の製造にかかる費用を低減することが可能となる。
【００４２】
上記アクティブマトリクス基板の格子状の電気配線のうち、上記薄膜フォトトランジスタのソース電極に接続されている配線を、透明導電酸化膜で構成し、且つ、上記ソース電極と同じ層に形成してもよい。
【００４３】
この場合、透光性を有するソース電極と、該ソース電極に接続されているソース配線を同時に形成することができるので、製造プロセスの簡略化を図ることができる。
【００４４】
また、上記格子状の電気配線のうち、上記薄膜フォトトランジスタのソース電極に接続されている配線は、透明導電酸化膜と金属膜の積層膜から構成され、且つ、上記透明導電酸化膜を、上記ソース電極と同じ層に形成してもよい。
【００４５】
この場合、ソース配線自体は金属膜で形成されていることになるので、ソース配線自体が透明導電酸化膜で形成されている場合よりも配線抵抗を低くすることが可能となり、この結果、アクティブマトリクス基板の大型化、高精細化にも対応することが可能となる。
【００４６】
また、上記アクティブマトリクス基板は、２次元画像を読み取る画像読み取り装置に使用してもよい。
【００４７】
この場合、画像読み取り装置は、本発明のアクティブマトリクス基板を備えたことになるので、画像読み取り感度の向上を図ることができる。
【００４８】
上記アクティブマトリクス基板の画像読み取り面とは反対側の面に、該アクティブマトリクス基板に対して光照射を行なう光照射手段を設けてもよい。
【００４９】
この場合、アクティブマトリクス基板に備えられている薄膜フォトトランジスタは光感度がよいので、画像読み取りに必要な上記光照射手段による光照度を低くすることができる。つまり、光照射手段の消費電力を低減することができ、この結果、画像読み取り装置全体の消費電力の低減を図ることができる。
【００５０】
【発明の実施の形態】
〔実施の形態１〕
本発明の一実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、画像読み取り装置として、２次元イメージセンサについて説明する。
【００５１】
本実施の形態に係る２次元イメージセンサについて、図２を参照しながら以下に説明する。図２は、２次元イメージセンサの概略斜視図を示す。
【００５２】
上記２次元イメージセンサは、図２に示すように、センサ基板となるアクティブマトリクス基板１と、該アクティブマトリクス基板１を駆動するための、該複数の駆動ＩＣ２…からなる駆動回路４および複数の読み出しＩＣ３…からなる読み出し回路５と、該アクティブマトリクス基板１を背面から光を照射する光照射手段としてのバックライトユニット６とで構成されている。
【００５３】
上記アクティブマトリクス基板１の原稿載置面側には、該アクティブマトリクス基板１の表面を保護するための透明な保護膜７が形成されている。
【００５４】
上記アクティブマトリクス基板１の詳細について、図３を参照しながら以下に説明する。図３は、アクティブマトリクス基板の概略ブロック図を示す。
【００５５】
上記アクティブマトリクス基板１は、図１３に示した従来からあるアクティブマトリクス型画像読み取り装置の回路構成と同じである。
【００５６】
すなわち、上記アクティブマトリクス基板１は、図１３に示すように、駆動回路４から延びる電気配線としてのゲート配線Ｇ１〜Ｇｎと読み出し回路５から延びる電気配線としてのソース配線Ｄ１〜ＤｍとがＸＹマトリクス（格子状）に配列されており、各格子によって画素が区画されている。各画素には、スイッチング用の薄膜トランジスタ（スイッチング用ＴＦＴと称する）８、薄膜フォトトランジスタとしての光検出用の薄膜トランジスタ（光センサ用ＴＦＴと称する）９、及び電荷蓄積容量としての画素容量１０が各々備えられている。
【００５７】
上記アクティブマトリクス基板１の基本的な動作原理を以下に説明する。
【００５８】
各画素の光センサ用ＴＦＴ９は、暗電流Ｉｄを低く抑えるように所定のバイアス（Ｖｓｓ）を印加してオフ状態に設定しておく。この状態で、光センサ用ＴＦＴ９に外部から光が入射すると、チャネル部に光励起キャリアが生成され、該光センサ用ＴＦＴ９の抵抗値が低下する。この光センサ用ＴＦＴ９の抵抗値変化は、該光センサ用ＴＦＴ９のソース・ドレイン間を流れる電流（明電流Ｉｐ）の差、すなわち、各光センサ用ＴＦＴ９を流れる電荷量の差として現れる。その結果、各光センサ用ＴＦＴ９に接続されている画素容量１０の充電量（あるいは放電量）に差を生じさせることになる。
【００５９】
そこで、各画素に設けられているスイッチング用ＴＦＴ８を線順次にオン状態となるよう駆動することで、各々の画素容量１０に蓄積されている電荷量を、ソース配線Ｄ１〜Ｄｍを介して読み出すことができる。この結果、各画素容量１０の電荷量の面分布情報を得ることができ、これよりアクティブマトリクス基板１に入射した光による画像の面分布情報を得ることができる。
【００６０】
このような画素を備えたアクティブマトリクス基板１の表面に、図２に示すように、保護膜７（あるいは保護基板）を設け、アクティブマトリクス基板１の裏面に面状発光体（ＬＥＤや冷陰極管から構成されるバックライト）からなるバックライトユニット６を設置し、アクティブマトリクス基板１の表面（保護膜７側）に写真などの被写体原稿を密着させることで、二次元の画像読み取り装置としての２次元イメージセンサを実現することができる。
【００６１】
上記２次元イメージセンサの動作について図４を参照しながら以下に説明する。図４は、２次元イメージセンサに原稿Ｄを載置したときの原稿読み取りの状態を示す。この図４では、説明の便宜上、スイッチング用ＴＦＴ８を省略している。
【００６２】
上記２次元イメージセンサでは、図４に示すように、バックライトユニット６から出射された光は、アクティブマトリクス基板１の開口部分を透過し、被写体である原稿Ｄの原稿面を照射する。原稿面に到達した光は、該原稿面の画像情報に応じて反射し、この反射光がアクティブマトリクス基板１の光センサ用ＴＦＴ９に到達する仕組みになっている。
【００６３】
このようなアクティブマトリクス基板１を用いた２次元イメージセンサは、従来のラインセンサを用いたスキャナに比べると、２次元画像を読み取るためのメカニカルなスキャン機構を備えていないために、薄型軽量化及び読み取り速度の向上が可能となる。
【００６４】
続いて、上述のアクティブマトリクス基板１に設けられる光センサ用ＴＦＴ９の最適な構造（本願の特徴）について、図１を参照しながら以下に説明する。なお、ここでは、アクティブマトリクス基板１に設けられるスイッチング用ＴＦＴ８の構成は、従来と同様のものを用いることができるために、説明は割愛する。
【００６５】
図１は、本発明の薄膜フォトトランジスタとして最適な構造の一つとしての光センサ用ＴＦＴ１１の概略断面図を示す。
【００６６】
上記光センサ用ＴＦＴ１１は、図１に示すように、ガラス基板等からなる基板１２上に、ゲート電極１３が設けられている。このゲート電極１３は、図３に示すゲート配線Ｇ１〜Ｇｎの一部、又はゲート配線Ｇ１〜Ｇｎから枝分かれした電極により構成されている。
【００６７】
上記ゲート電極１３は、アクティブマトリクス基板１の裏面から直接入射する光が本光センサ用ＴＦＴ１１のチャネル部に入射しないよう、遮光膜の役割を兼用させるようになっているので、金属膜（Ａｌ，Ｔａ，Ｍｏ，Ｔｉなどの金属、厚みは０．１〜０．４μｍ程度）で構成する必要がある。
【００６８】
また、上記ゲート電極１３の上には、ゲート絶縁膜（ＳｉＮｘ，ＳｉＯ２などの絶縁体、厚みは０．３〜０．５μｍ程度）が形成される。ゲート絶縁膜１４上には、上述したチャネル部となる感光性半導体膜としての半導体層（ａ−Ｓｉ，ｐｏｌｙ−Ｓｉなどの半導体，厚みは０．０５〜０．２μｍ程度）１５が形成される。
【００６９】
上記半導体層１５の上には、コンタクト層（ｎ＋のａ−Ｓｉなどの半導体，厚み０．０１〜０．０５μｍ程度）と、ソース電極１７及びドレイン電極１８を形成する。ここで、本願では、ソース電極１７とドレイン電極１８に、透光性の優れたＩＴＯ（インジウム錫酸化物，厚みは０．１〜０．３μｍ程度）を用いている。なお、上記のＩＴＯの代わりに透明導電酸化膜であれば、例えばＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ　Ｇｅｒｍａｎｉｃ　Ｏｘｉｄｅ）等の既存の透明導電酸化膜を使用することができる。また、ＳｎＯ２、ＺｎＯ、導電性有機膜でも構わない。このように既存の透明導電酸化膜を用いることができるので、ソース電極及びドレイン電極の透光性領域は、複雑な製造工程を用いるまでもなく、簡単に形成することが可能となる。
【００７０】
以上のようにして、光センサ用ＴＦＴ１１の基本構成が完成する。
【００７１】
そして、最後に光センサ用ＴＦＴ１１全体を覆うように保護膜（ＳｉＮｘなど）１９を形成する。
【００７２】
本願発明の特徴は、光センサ用ＴＦＴ１１のソース電極１７とドレイン電極１８に、透光性の優れた透明導電膜を用いている点である。従来では、ソース電極１７とドレイン電極１８に金属膜を用いると、アクティブマトリクス基板１の上側から光が照射された場合、ソース電極１７とドレイン電極１８が遮光膜の役割を果たすために、チャネル部となる半導体層１５に光が到達する領域は、ソース／ドレイン電極間に形成される僅かな隙間（ギャップ部２０）だけである。このため、半導体層１５で生成される光励起キャリアが制限され、感度を向上させることが困難であった。
【００７３】
これに対して、本願の光センサ用ＴＦＴ１１の場合、ゲート電極１３と平面的にソース電極１７が重畳する重畳領域１７ａ、あるいはゲート電極１３と平面的にドレイン電極１８が重畳する重畳領域１８ａにおいても、チャネル部となる半導体層１５に光が到達するため、その分、光励起キャリアが発生する領域を広げることが可能になる。
【００７４】
この結果、従来構造の光センサ用ＴＦＴに比べて、明電流Ｉｐを増加させることが可能になる。一方、光が照射されない場合には、従来と同レベルの暗電流Ｉｄを保つことができるので、結果として、本願の光センサ用ＴＦＴ１１は光に対する感度（Ｉｐ／Ｉｄ）を向上させることが可能になる。
【００７５】
ここで、本願発明の薄膜フォトトランジスタの感度特性について、図５を参照しながら以下に説明する。図５は、従来の光センサ用ＴＦＴと本願発明の薄膜フォトトランジスタとしての光センサ用ＴＦＴの感度特性を比較したグラフである。
【００７６】
なお、各ＴＦＴのチャネル部のサイズ比（Ｌ／Ｗ）は５／１５、ドレイン電極に＋１０Ｖ、ソース電極をＧＮＤの条件で、それぞれの明電流Ｉｐと暗電流Ｉｄを比較するものとする。また、明電流Ｉｐの測定は、照度７０００ｌｕｘの環境下で行なっている。
【００７７】
図５に示すグラフから、両者の光センサ用ＴＦＴにおいて、暗電流Ｉｄには差が生じないものの、明電流Ｉｐは本願の光センサ用ＴＦＴの方が約２倍（ゲート−１０Ｖ時）に増加する現象がみられ、本願の有効性を確認することができた。
【００７８】
ところで、上記の光センサ用ＴＦＴ１１を採用するにあたり、ＴＦＴ素子の製造プロセスを簡略化するためには、例えば図３で示したソース配線Ｄ１〜Ｄｍ（格子状配線の一方）と上記光センサ用ＴＦＴ１１のソース・ドレイン電極を同じ層（即ち同じ材料）で形成することが好ましく、図３のソース配線Ｄ１〜Ｄｍも透明導電膜（ＩＴＯ）で形成することが好ましい。ただし、大面積高精細のアクティブマトリクス基板を形成する際には、ソース配線Ｄ１〜Ｄｍの低抵抗化が求められるので、ソース配線Ｄ１〜Ｄｍに低抵抗な金属膜を用いなければならない場合もある。
【００７９】
このような場合は、先ず、透明導電膜（ＩＴＯなど）と金属膜（Ｔａ，Ｔｉ，Ｍｏなど）の積層膜でソース配線、及びソース・ドレイン電極を形成し、次に、光センサ用ＴＦＴ領域のソース・ドレイン電極のみ上層の金属膜を全部あるいは一部除去する方法を採用すればよい。このようにすることで、図６や図７（ａ）（ｂ）に示す光センサ用ＴＦＴとなる。
【００８０】
図６は、ＴＦＴ素子領域全域で、ソース電極２３、ドレイン電極２４が透明導電膜によって形成された状態となるように金属膜２２を除去した光センサ用ＴＦＴ２１を示している。
【００８１】
また、図７（ａ）（ｂ）は、金属膜３２を上層に透明導電酸化膜であるＩＴＯを下層になるように積層し、ＴＦＴ素子領域において、該金属膜３２に開口部３２ａを設けることで、ＩＴＯからなるソース電極３３とドレイン電極３４の一部領域を透光性にした光センサ用ＴＦＴ３１を示している。
【００８２】
また、図８（ａ）（ｂ）に示すように、透明導電膜（ＩＴＯ）を使用せずに金属膜でソース配線、及びソース電極４２・ドレイン電極４３を形成し、ＴＦＴ素子の領域において、金属膜に開口部４２ａ・４３ａを設けることで、ソース電極４２・ドレイン電極４３の一部領域を透光性にした光センサ用ＴＦＴ４１にしてもよい。
【００８３】
なお、図７（ａ）（ｂ）、図８（ａ）（ｂ）に示す光センサ用ＴＦＴでは、金属膜に開口部を設ける場合の開口部形状は、円形やスリット形状など、特に限定されるものではなく、所望する光感度に応じて決定すればよい。
【００８４】
このように、本発明の光センサ用ＴＦＴの構造は幾つか考えることができるが、上記の効果を得るための条件としては、以下の構成要素が必要となる。
【００８５】
１）ゲート電極、ゲート絶縁膜、半導体膜、ソース電極、ドレイン電極を含むこと。
【００８６】
２）上記ソース電極及び上記ドレイン電極は、上記ゲート電極と平面的に重畳する重畳領域を有すること。
【００８７】
３）上記記ソース電極及び／又は上記ドレイン電極は、上記重畳領域において、少なくとも一部の領域が透光性を有すること。
【００８８】
従って、本願の光センサ用ＴＦＴの構造は、図１、図６、図７（ａ）（ｂ）、図８（ａ）（ｂ）に示した構造に限られるものではなく、上記の構成を有していればどのような構成でも同様の効果を奏する。
【００８９】
なお、本実施の形態では、アクティブマトリクス基板１として、画素選択機能を有するスイッチング用ＴＦＴ８と、フォトセンサ機能を有する光センサ用ＴＦＴ９とを別々のＴＦＴ素子で構成していたが、本発明は、画素選択機能とフォトセンサ機能とを一つのＴＦＴ素子で実現する場合にも有効である。この例を、以下の実施の形態２で述べる。
【００９０】
〔実施の形態２〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、前記実施の形態１と同様に、画像読み取り装置として２次元イメージセンサについて説明する。
【００９１】
本実施の形態に係る２次元イメージセンサについて、図９を参照しながら以下に説明する。図９は、２次元イメージセンサを構成するアクティブマトリクス基板５１の回路構成を示す。
【００９２】
上記アクティブマトリクス基板５１は、図９に示すように、前記実施の形態１で説明したアクティブマトリクス基板１とは異なり、画素毎にスイッチング用ＴＦＴと光センサ用ＴＦＴを配置したものではなく、１つのＴＦＴ素子（薄膜トランジスタ）５６でスイッチング用ＴＦＴと光センサ用ＴＦＴを兼用した構造となっている。
【００９３】
したがって、上記アクティブマトリクス基板５１は、１つの薄膜トランジスタ５６で画素選択機能を有するスイッチング用ＴＦＴとフォトセンサ機能を有する光センサ用ＴＦＴとを兼用している以外の構成は、前記実施の形態１で示したアクティブマトリクス基板１とほとんど同じ構造であるので、同じ構成についての詳細な説明は省略する。
【００９４】
つまり、上記アクティブマトリクス基板５１において、駆動回路５２は、図３に示す駆動回路４と同じ、読み出し回路５３は、図３に示す読み出し回路５と同じ、ゲート配線５４は、図３に示すゲート配線Ｇ１〜Ｇｎと同じ、ソース配線５５は、図３に示すソース配線Ｄ１〜Ｄｍと同じである。なお、図９に示すアクティブマトリクス基板５１では、電荷蓄積容量としての画素容量５７に接続された容量配線５８が設けられている。
【００９５】
上記アクティブマトリクス基板５１では、図９に示すように、単位画素当たりに、機能兼用ＴＦＴである薄膜トランジスタ５６と画素容量５７が１つずつ配設されている。
【００９６】
上記アクティブマトリクス基板５１の１画素あたりの具体的な平面レイアウトを図１０に示す。この場合も、薄膜トランジスタ５６のソース電極５５ａとドレイン電極５９とは、透明電極で形成されている。これにより、ゲート電極５４ａと平面的に重畳しているソース電極５５ａとドレイン電極５９の領域は、透光性を有するようになっている。
【００９７】
ここで、上記構成のアクティブマトリクス基板５１の動作について、図１０および図１１を参照しながら以下に説明する。図１１は、読み出シーケンスを示すフローチャートである。
【００９８】
まず、画素容量（Ｃｓ）５７をプリチャージする（ステップＳ１）。ここでは、ソース配線５５または容量配線５８を用いて画素容量（蓄積容量）５７をプリチャージする。なお、ソース配線５５を用いてプリチャージする場合には、薄膜トランジスタ５６をＯＮにする必要がある。
【００９９】
次に、バックライト照射を行なう（ステップＳ２）。ここで、薄膜トランジスタ５６をオフにした状態で、バックライトユニットによって、アクティブマトリクス基板５１に所定の期間だけ光（例えば原稿の反射光）を照射する。この結果、図５に示したＴＦＴの特性、即ち、光が照射された場所ではソース・ドレイン電極間を流れる電流（明電流Ｉｐ）が増加する特性により、プリチャージされていた画素容量５７の電荷が放電される。一方、光が照射されない場所では、画素容量５７の電荷が維持される。ここでは、薄膜トランジスタ５６を光センサ用ＴＦＴとして利用する。
【０１００】
続いて、バックライトをオフする（ステップＳ３）。
【０１０１】
そして、電荷の読出しを行なう（ステップＳ４）。つまり、アクティブマトリクス基板５１への光照射を止め、薄膜トランジスタ５６を順次オンにすることで、画素容量５７に残存している電荷を読出し、画像情報の面分布を読み出す。ここでは、薄膜トランジスタ５６をスイッチング用ＴＦＴとして利用する。
【０１０２】
ところで、本実施の形態においても、前記実施の形態１と同様に、薄膜トランジスタ（ＴＦＴ素子）の製造プロセスを簡略化するためには、図９で示したソース配線５５（格子状配線の一方）と上記薄膜トランジスタ５６のソース・ドレイン電極とを同じ層（即ち同じ材料）で形成することが好ましく、前記実施の形態１で説明したような本願の光センサ用ＴＦＴ（即ち、図１、図６、図７、図８）を採用することが好ましい。
【０１０３】
また、このような光センサ用ＴＦＴを備えたアクティブマトリクス基板の表面に保護膜（あるいは保護基板）を設け、アクティブマトリクス基板の裏面に面状発光体（ＬＥＤや冷陰極管から構成されるバックライト）を設置し、アクティブマトリクス基板の表面（保護膜側）に写真などの被写体原稿を密着させることで、前記実施の形態１と同様に二次元の画像読み取り装置を実現することができる。
【０１０４】
以上のことから、実施の形態１及び２の何れの画像読み取り装置であっても、アクティブマトリクス基板における光感度、すなわちアクティブマトリクス基板を構成する薄膜フォトトランジスタにおける光感度が高いので、アクティブマトリクス基板への光照度を低くすることができる。これにより、アクティブマトリクス基板に対して光を照射するための光照射手段であるバックライトユニットの消費電力を大幅に下げることができる。
【０１０５】
しかも、光感度が高くなった分だけ、電荷蓄積容量に蓄積された電荷の読み出し速度が速くなる。
【０１０６】
したがって、本願発明によれば、低消費電力（バックライトが低照度）、及び高速読み取りが可能な画像読み取り装置を実現することができる。
【０１０７】
また、本発明によれば、薄膜フォトトランジスタの光感度が向上するので、光感度の向上を抑えた場合、薄膜フォトトランジスタのサイズを小さくすることができる。この場合、画素容量の大きさを変化させなければ、アクティブマトリクス基板において高精細化が可能となる。
【０１０８】
逆に、光感度の向上を抑えつつ、薄膜フォトトランジスタのサイズを小さくし、アクティブマトリクス基板における画素密度を変えなければ、画素容量のサイズを大きくすることが可能となる。
【０１０９】
この場合、画素容量に蓄積される電荷の量が多くなるので、該画素容量から読み出す場合の読み出し精度、すなわちアンプによる増幅を高精度で行なう必要がなくなる。したがって、より安価な低性能のアンプを使用することができる。
【０１１０】
また、画素容量のサイズが大きくなることで、該画素容量から読み出す信号量（電荷量）が多くなるので、アンプからの信号のＳ／Ｎの向上を図ることができる。この結果、性能の低いアンプであっても十分に使用することができるので、２次元イメージセンサを低価格で提供することが可能となる。
【０１１１】
なお、実施の形態１及び２では、光センサ用ＴＦＴの構造としてボトムゲート型の素子について説明したが、トップゲート型の素子に適用しても構わない。また、本願の光センサ用ＴＦＴを二次元のアクティブマトリクスアレイに適用した例を示したが、一次元のセンサアレイや単独の光検出素子として、広く適用することができる。
【０１１２】
【発明の効果】
以上のように、本発明の薄膜フォトトランジスタは、ゲート電極上に、ゲート絶縁膜と感光性半導体膜とが順次形成され、該感光性半導体膜上に、端部同士が所定間隔で離間したソース電極及びドレイン電極が形成された薄膜フォトトランジスタにおいて、上記ソース電極及び／またはドレイン電極は、上記ゲート電極と平面的に重畳する重畳領域を有し、該重量領域の少なくとも一部の領域が透光性を有する構成である。
【０１１３】
それゆえ、ソース電極及びドレイン電極のゲート電極と平面的に重畳する重畳領域の少なくとも一部の領域を透光性とすることで、ゲート電極上の光照射量が増加する。つまり、感光性半導体膜には、ソース電極とドレイン電極との端部同士に形成される隙間から照射される光に加えて、ソース電極とドレイン電極の透光性を有する領域からの光が照射されることになる。
【０１１４】
これにより、明電流（Ｉｐ）をアップさせることができるので、暗電流（Ｉｄ）との比で示される光感度（Ｉｐ／Ｉｄ）の向上を図ることができる。
【０１１５】
しかも、上記構成では、ソース電極及びドレイン電極の一部が透光性を有するように形成されているだけなので、複雑な配線も必要とせず、また、既存の薄膜トランジスタの製造プロセスをそのまま使用することが可能となる。
【０１１６】
よって、上記構成の薄膜フォトトランジスタによれば、製造プロセスが複雑にならず、配線レイアウトも複雑にならないで、光感度（Ｉｐ／Ｉｄ）の向上を図ることができるという効果を奏する。
【０１１７】
また、従来と同じ光感度でよい場合には、薄膜フォトトランジスタ自体を小さくすることが可能となるので、例えば、該薄膜フォトトランジスタを用いたアクティブマトリクス基板の画素密度を大きくすることができる。つまり、アクティブマトリクス基板の高精細化を可能とすることができる。
【０１１８】
また、上記ソース電極及び／またはドレイン電極の透光性領域を、透明導電酸化膜によって形成してもよい。
【０１１９】
しかも、ソース電極に繋がるソース配線及び／またはドレイン電極に繋がるドレイン配線を透明導電酸化膜によって形成することにより、薄膜フォトトランジスタの製造プロセスにおいて、ソース配線及びドレイン配線の材料を透明導電酸化膜にすればよいので、さらに、簡単に透光性領域を形成することができるという効果を奏する。
【０１２０】
また、上記ソース電極及び／またはドレイン電極が、金属膜で形成され、上記透光性領域を、上記金属膜に開口部を設けることにより形成するようにしてもよい。
【０１２１】
この場合、ソース電極及び／またはドレイン電極が金属膜で形成されていることで、ソース電極も繋がるソース配線及び／またはドレイン電極に繋がるドレイン配線を同じ金属膜で形成すれば、既存の薄膜トランジスタの製造プロセスをそのまま使用することができるという効果を奏する。
【０１２２】
また、金属膜に設ける開口部の大きさは、薄膜フォトトランジスタが必要とする光感度、すなわち明電流の大きさとなるように設定すればよい。
【０１２３】
上記の薄膜フォトトランジスタを用いたアクティブマトリクス基板としては、以下の２種類のアクティブマトリクス基板が考えられる。
【０１２４】
すなわち、本発明のアクティブマトリクス基板は、以上のように、格子状の電気配線と、該格子毎に設けられ、該電気配線に接続されたスイッチング用薄膜トランジスタと、該スイッチング用薄膜トランジスタに接続されたフォトセンサ用薄膜トランジスタとを備えたアクティブマトリクス基板において、上記フォトセンサ用薄膜トランジスタに、上述の薄膜フォトトランジスタが使用されている構成である。
【０１２５】
また、本発明のアクティブマトリクス基板は、以上のように、格子状の電気配線と、該格子毎に設けられ、該電気配線に接続された薄膜トランジスタを備え、該薄膜トランジスタがスイッチング機能とフォトセンサ機能とを兼用しているアクティブマトリクス基板において、上記薄膜トランジスタに、上述の薄膜フォトトランジスタが使用されている構成である。
【０１２６】
それゆえ、薄膜トランジスタにおける明電流をアップさせることができるので、該薄膜トランジスタの明電流（Ｉｐ）と暗電流（Ｉｄ）との比で示される光感度（Ｉｐ／Ｉｄ）を向上させることができる。
【０１２７】
上記薄膜トランジスタは、明電流をアップさせるために、ソース電極及び／またはドレイン電極の少なくとも一部の領域が透光性を有するようになっているだけなので、該フォトセンサ用薄膜トランジスタの配線パターン及び製造プロセスは複雑にならない。
【０１２８】
したがって、このフォトセンサ用薄膜トランジスタを用いれば、簡単な構成で、光感度をアップさせることのできるアクティブマトリクス基板を提供することが可能となるという効果を奏する。
【０１２９】
上記薄膜フォトトランジスタのドレイン電極に電荷蓄積容量が接続されていてもよい。
【０１３０】
この場合、薄膜フォトトランジスタの光感度が向上しているので、光照射された際の蓄積容量の充電（又は放電）に関わる時定数を短くすることができるので，読み取りのスピードアップを図ることができる。
【０１３１】
また、上記薄膜フォトトランジスタは、光感度を従来と同じにした場合、サイズを小さくすることができるので、アクティブマトリクス基板の大きさを変えなければ、この薄膜トランジスタのドレイン電極に接続されている電荷蓄積容量のサイズを大きくすることができる。
【０１３２】
これにより、電荷蓄積容量に蓄積される電荷量が多くなるので、該電荷蓄積容量から読み出した電荷を増幅させるためのアンプに、高精度のアンプを用いる必要がなくなるという効果を奏する。
【０１３３】
上記アクティブマトリクス基板の格子状の電気配線のうち、上記薄膜フォトトランジスタのソース電極に接続されている配線を、透明導電酸化膜で構成し、且つ、上記ソース電極と同じ層に形成してもよい。
【０１３４】
この場合、透光性を有するソース電極と、該ソース電極に接続されているソース配線を同時に形成することができるので、製造プロセスの簡略化を図ることができるという効果を奏する。
【０１３５】
また、上記格子状の電気配線のうち、上記薄膜フォトトランジスタのソース電極に接続されている配線は、透明導電酸化膜と金属膜の積層膜から構成され、且つ、上記透明導電酸化膜を、上記ソース電極と同じ層に形成してもよい。
【０１３６】
この場合、ソース配線自体は金属膜で形成されていることになるので、ソース配線自体が透明導電酸化膜で形成されている場合よりも配線抵抗を低くすることが可能となり、この結果、アクティブマトリクス基板の大型化、高精細化にも対応することが可能となるという効果を奏する。
【０１３７】
また、上記アクティブマトリクス基板は、２次元画像を読み取る画像読み取り装置に使用される。
【０１３８】
この場合、画像読み取り装置は、本発明のアクティブマトリクス基板を備えたことになるので、画像読み取り感度の向上を図ることができるという効果を奏する。
【０１３９】
上記アクティブマトリクス基板の画像読み取り面とは反対側の面に、該アクティブマトリクス基板に対して光照射を行なう光照射手段を設けてもよい。
【０１４０】
この場合、アクティブマトリクス基板に備えられている薄膜フォトトランジスタは光感度がよいので、画像読み取りに必要な上記光照射手段による光照度を低くすることができる。つまり、光照射手段の消費電力を低減することができ、この結果、画像読み取り装置全体の消費点力の低減を図ることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一例の薄膜フォトトランジスタの概略構成断面図である。
【図２】図１に示す薄膜フォトトランジスタを備えた画像読み取り装置の概略斜視図である。
【図３】図１に示す薄膜フォトトランジスタを有するアクティブマトリクス基板の概略ブロック図である。
【図４】図２に示す画像読み取り装置におけるパネル構造を示す概略断面図である。
【図５】本発明の薄膜フォトトランジスタの感度比較を説明するグラフである。
【図６】本発明の他の例の薄膜フォトトランジスタの概略構成断面図である。
【図７】本発明のさらに他の例の薄膜フォトトランジスタを示し、（ａ）は概略構成断面図、（ｂ）は概略平面図である。
【図８】本発明のさらに他の例の薄膜フォトトランジスタを示し、（ａ）は概略構成断面図、（ｂ）は概略平面図である。
【図９】本発明の他の例のアクティブマトリクス基板の概略ブロック図である。
【図１０】図９に示すアクティブマトリクス基板の画素構成を示す図である。
【図１１】図９に示すアクティブマトリクス基板を備えた画像読み取り装置の画像読出し動作の流れを示すフローチャートである。
【図１２】従来の光センサ用ＴＦＴとスイッチング用ＴＦＴとを備えたアクティブマトリクス基板の概略ブロック図である。
【図１３】図１２に示すアクティブマトリクス基板の画素構成を示す概略断面図である。
【図１４】従来の光センサ用ＴＦＴの概略構成断面図である。
【符号の説明】
１　　アクティブマトリクス基板
２　　駆動ＩＣ
３　　読み出しＩＣ
４　　駆動回路
５　　読み出し回路
６　　バックライトユニット
７　　保護膜
８　　スイッチング用ＴＦＴ（スイッチング用薄膜トランジスタ）
９　　光センサ用ＴＦＴ（フォトセンサ用薄膜トランジスタ）
１０　　画素容量（電荷蓄積容量）
１１　　光センサ用ＴＦＴ（フォトセンサ用薄膜トランジスタ）
１２　　基板
１３　　ゲート電極
１４　　ゲート絶縁膜
１５　　半導体層（感光性半導体膜）
１６　　コンタクト層
１７　　ソース電極
１７ａ　重畳領域
１８　　ドレイン電極
１８ａ　重畳領域
１９　　保護膜
２１　　光センサ用ＴＦＴ（フォトセンサ用薄膜トランジスタ）
２２　　金属膜
２３　　ソース電極
２４　　ドレイン電極
３１　　光センサ用ＴＦＴ（フォトセンサ用薄膜トランジスタ）
３２　　金属膜
３２ａ　開口部
３３　　ソース電極
３４　　ドレイン電極
４１　　光センサ用ＴＦＴ（フォトセンサ用薄膜トランジスタ）
４２　　ドレイン電極
４２ａ　開口部
４３　　ソース電極
４３ａ　開口部
５１　　アクティブマトリクス基板
５２　　駆動回路
５３　　読み出し回路
５４　　ゲート配線（電気配線）
５４ａ　ゲート電極
５５　　ソース配線（電気配線）
５５ａ　ソース電極
５６　　薄膜トランジスタ
５７　　画素容量（電荷蓄積容量）
５８　　容量配線
５９　　ドレイン電極
Ｄ　　　原稿
Ｄ１〜Ｄｍ　ソース配線
Ｇ１〜Ｇｎ　ゲート配線
Ｉｄ　暗電流
Ｉｐ　明電流
【図１】
2004047719.tif 000003
【図２】
2004047719.tif 000004
【図３】
2004047719.tif 000005
【図４】
2004047719.tif 000006
【図５】
2004047719.tif 000007
【図６】
2004047719.tif 000008
【図７】
2004047719.tif 000009
【図８】
2004047719.tif 000010
【図９】
2004047719.tif 000011
【図１０】
2004047719.tif 000012
【図１１】
2004047719.tif 000013
【図１２】
2004047719.tif 000014
【図１３】
2004047719.tif 000015
【図１４】
2004047719.tif 000016