(57)【要約】【課題】簡易で高精度なインダクタンスの測定装置および測定方法を提案する。【解決手段】インダクタＬ１の一方端にＰチャネル型のＭＯＳトランジスタＭＰ１のドレインを接続し、ＭＯＳトランジスタＭＰ１のソースには、電圧Ｖｄｄを与える電源ＰＳを接続し、インダクタＬ１の他方端をダミーキャパシタＣ２介して接地ＧＮＤに接続している。さらに、インダクタＬ１とＭＯＳトランジスタＭＰ１との間に存在する寄生抵抗Ｒ１と同じ抵抗値を有するダミー抵抗Ｒ２を、ＭＯＳトランジスタＭＰ１のドレインと接地との間に接続し、ダミー抵抗Ｒ２と接地ＧＮＤとの間にもダミーキャパシタＣ２を接続している。ＭＯＳトランジスタＭＮ１およびＭＮ２のソースと接地との間には、それぞれ電流測定器ＡＭ１およびＡＭ２が接続されている。ＭＯＳトランジスタＭＮ３およびＭＮ４のソースと接地との間には、それぞれ電流測定器ＡＭ３およびＡＭ４が接続されている。【選択図】　　　　図４
2004144704.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に配設されたインダクタのインダクタンスを測定するインダクタンス測定方法であって、
その主電極が前記インダクタの一方端側に接続される制御トランジスタの制御電極に一定の周期で電圧を印加して、前記インダクタに電流パルスを流すステップと、
前記インダクタの他方端に接続された第１の測定系によって、前記電流パルスの立ち上がりおよび立ち下がりの期間に流れる電流を測定するステップと、
前記制御トランジスタの前記主電極に、抵抗を介して接続された第２の測定系によって、前記電流パルスの立ち上がりおよび立ち下がりの期間に流れる電流を測定するステップと、を備え、
前記第１の測定系は、
前記電流パルスの立ち上がり期間に流れる電流を測定する第１の測定ラインと、　前記電流パルスの立ち下がり期間に流れる電流を測定する第２の測定ラインとを備え、
前記第２の測定系は、
前記電流パルスの立ち上がり期間に流れる電流を測定する第３の測定ラインと、　前記電流パルスの立ち下がり期間に流れる電流を測定する第４の測定ラインとを備え、
前記インダクタに流れる電流を、前記電流パルスの立ち上がり期間に流れる電流と、立ち下がり期間に流れる電流とに分離して測定することで、前記インダクタのインダクタンスを測定する、インダクタンス測定方法。
【請求項２】
前記第１の測定ラインは、
前記インダクタの前記他方端に第１の主電極を接続された第１のトランジスタと、該第１のトランジスタの第２の主電極に接続された第１の電流測定器とを有し、
前記第２の測定ラインは、
前記インダクタの前記他方端に第１の主電極を接続された第２のトランジスタと、該第２のトランジスタの第２の主電極に接続された第２の電流測定器とを有し、
前記第３の測定ラインは、
前記抵抗の前記制御トランジスタの前記主電極に接続される側とは反対の端部に、第１の主電極を接続された第３のトランジスタと、該第３のトランジスタの第２の主電極に接続された第３の電流測定器とを有し、
前記第４の測定ラインは、
前記抵抗の前記制御トランジスタの前記主電極に接続される側とは反対の端部に、第１の主電極を接続された第４のトランジスタと、該第４のトランジスタの第２の主電極に接続された第４の電流測定器とを有し、
前記制御トランジスタは、第１の電位から第２の電位に遷移する第１の遷移期間と、第２の電位から第１の電位に遷移する第２の遷移期間を含む制御信号により、前記電流パルスを流すように制御され、
前記第１および第３のトランジスタは、前記制御信号の前記第１の遷移期間を含む期間にオン状態となるように第１のパルス信号により制御され、
前記第２および第４のトランジスタは、前記制御信号の前記第２の遷移期間を含む期間にオン状態となるように第２のパルス信号により制御される、請求項１記載のインダクタンス測定方法。
【請求項３】
前記第２のパルス信号は、前記第１のパルス信号の反転信号である、請求項２記載のインダクタンス測定方法。
【請求項４】
前記第１および第２のパルス信号の周期と、前記制御信号の周期とは同じ長さであって、
前記第１および第２のパルス信号と、前記制御信号とは非同期に与えられる、請求項３記載のインダクタンス測定方法。
【請求項５】
前記抵抗の抵抗値は、前記インダクタンスの寄生抵抗の抵抗値と同等に設定される、請求項１記載のインダクタンス測定方法。
【請求項６】
前記制御トランジスタの前記主電極に、その第１の主電極が接続され、第２の主電極に第１の電圧測定器が接続された第５のトランジスタと、
前記インダクタの前記他方端に、その第１の主電極が接続され、第２の主電極に第２の電圧測定器が接続された第６のトランジスタと、
前記抵抗の前記抵抗の前記制御トランジスタの前記主電極に接続される側とは反対の端部にその第１の主電極が接続され、第２の主電極に第３の電圧測定器が接続された第７のトランジスタと、をさらに備え、
（ａ）前記制御信号によって前記制御トランジスタをパルス制御して前記電流パルスを流すとともに、前記第５ないし第７のトランジスタをオフ状態に固定し、前記第１および第２のパルス信号によって前記第１ないし第４トランジスタをパルス制御して、前記第１ないし第４の電流測定器に流れる電流を測定するステップと、
（ｂ）前記制御トランジスタをオン状態に固定するように前記制御信号を与えるとともに、前記第１、第３および前記第５ないし第７のトランジスタをオン状態に固定し、前記第２および第４のトランジスタをオフ状態に固定して、前記第１ないし第３の電圧測定器の電圧を測定し、かつ前記第１ないし第４の電流測定器に流れる電流を測定するステップと、
（ｃ）前記制御トランジスタをオフ状態に固定するように前記制御信号を与えるとともに、前記第２、第４および前記第５ないし第７のトランジスタをオン状態に固定し、前記第１および第３のトランジスタをオフ状態に固定して、前記第１ないし第４の電流測定器に流れる電流を測定するステップと、
（ｄ）前記ステップ（ａ）ないし（ｃ）の測定結果に基づいて、前記インダクタのインダクタンスを算出するステップと、を有する請求項５記載のインダクタンス測定方法。
【請求項７】
前記ステップ（ａ）は、
前記制御信号の１周期中に前記第１ないし第４の電流測定器で測定された第１ないし第４電流に基づいて、第１電流の時間平均値（バーＩ１）、第２電流の時間平均値（バーＩ２）、第３電流の時間平均値（バーＩ３）および第４電流の時間平均値（バーＩ４）を取得するステップを含み、
前記ステップ（ｂ）は、
前記第１および第２の電圧測定器で測定された電圧と、前記第１の電流測定器で測定された前記第１電流（Ｉ１ｍａｘ）とに基づいて前記寄生抵抗の抵抗値（Ｒ１）を取得するステップと、
前記第１および第３の電圧測定器で測定された電圧と、前記第３の電流測定器で測定された前記第３電流（Ｉ３ｍａｘ）とに基づいて前記抵抗の抵抗値（Ｒ２）を取得するステップと、
前記第２の電流測定器で測定された第２電流を、最小第２電流（Ｉ２ｍｉｎ）として取得するステップと、を含み、
前記ステップ（ｃ）は、
前記第１の電流測定器で測定された第１電流を、最小第１電流（Ｉ１ｍｉｎ）として取得するステップと、
前記第２の電流測定器で測定された第２電流を、最大第２電流（Ｉ２ｍａｘ）として取得するステップと、を含み、
前記ステップ（ｄ）は、
前記制御信号の周波数をｆとし、下記の数式、
【数１】
2004144704.tif 000016
に基づいて前記インダクタのインダクタンス（Ｌ）を算出するステップを含む、請求項６記載のインダクタンス測定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に含まれるインダクタンスの測定装置および測定方法に関し、特に、インダクタのインダクタンスだけでなく、寄生抵抗およびインダクタの寄生容量も測定可能な測定装置および測定方法に関する。
【０００２】
【従来の技術】
ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）アナログデバイスや高速デジタルデバイスでは、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌ　Ｏｓｃｉｌｌａｔｏｒ）やＰＬＬ（Ｐｈａｓｅ　ＬｏｃｋｅｄＬｏｏｐ）が用いられる。ＲＦアナログデバイスでは、通信用の搬送波を発生するためにＶＣＯおよびＰＬＬが用いられている。また、高速デジタルデバイスでは、データの同期をとるためにＶＣＯおよびＰＬＬが用いられている。
【０００３】
ＶＣＯは、インダクタＬと可変容量ＣとのＬＣ発振により波を発生する。共振周波数は√（ＬＣ）に反比例するので、可変容量Ｃにより発振周波数を所定の値に設定することができる。
【０００４】
また、設定した周波数の発振状態をロックするために、ＰＬＬが用いられるが、ＰＬＬは入力周波数の変動を検知して補正する回路であり、補正信号に合わせてＶＣＯの発振周波数を調整する。
【０００５】
半導体装置に配設されるインダクタ素子のひとつとして、スパイラルインダクタが用いられる。スパイラルインダクタは、金属配線を平面視形状が渦巻き状になるように半導体基板上に配設して形成される。
【０００６】
ここで、インダクタの効率を表す指標としてＱ値がある。Ｑ値はインダクタ（またはキャパシタ）に蓄えられるエネルギーに対する発振１周期あたりのエネルギー損失の比率として定義され、Ｑ値が大きいほど効率が良いことを意味する。
【０００７】
そして、発振器においては、発振した波の振幅を縦軸にし、時間軸を横軸にしてプロットした場合、ジッタの大きさは、Ｑ値が大きいほど小さくなる。ジッタとは時間のずれを意味しており、Ｑ値が大きいほど発振した波の時間的なずれが小さくなる。
【０００８】
また、横軸を周波数として、発振した波の周波数スペクトルをとると、スペクトルの半値幅は、Ｑ値が大きいほど小さくなる。すなわち、Ｑ値が大きいほど、所定の発振周波数に早く収斂することを意味している。それゆえ、Ｑ値はＶＣＯの発振性能を決めるファクタである。
【０００９】
ここで、スパイラルインダクタの話題に戻る。上述の定義より、Ｑ値は、発振１周期あたりのエネルギー損失が大きくなるほど小さくなる。そして、スパイラルインダクタのエネルギー損失の要因には、導体損失、静電誘導損失、電磁誘導損失（渦電流）の３つの要因がある。
【００１０】
導体損失とは、スパイラルインダクタを構成している金属配線の抵抗によるエネルギー損失を意味する。静電誘導損失とは、スパイラルインダクタを構成する金属配線と半導体基板の寄生容量を介して、基板中に電流が流れ、同電流のエネルギーが基板で消費されることによるエネルギー損失を意味する。また、電磁誘導損失（渦電流）は、スパイラルインダクタが動作するときに、金属配線に電流が流れるが、その電流の時間変化による電磁誘導が起こり、半導体基板中に渦電流（ｅｄｄｙ　ｃｕｒｒｒｅｎｔ）が発生し、渦電流のエネルギーが基板で消費されることによるエネルギー損失を意味する。
【００１１】
このようにスパイラルインダクタのエネルギー損失の仕組みは複雑であり、そのインダクタンスを求めることは容易ではないが、従来から様々な測定方法が提案されている。
【００１２】
例えば、特許文献１には、スパイラルインダクタに対する入射波と反射波とを結びつける行列で定義される散乱パラメータ（Ｓパラメータ）を測定することで反射係数を取得し、スミスチャートにプロットすることでスパイラルインダクタのインダクタンスと抵抗値を求める手法が開示されている。
【００１３】
また、特許文献２には、インダクタに可変電流を流して電圧を測定し、当該電圧値に基づいてインダクタンスを算出する手法が開示されている。
【００１４】
【特許文献１】特開２０００−２８６６２号公報（第７欄〜第９欄、図１）
【特許文献２】特開２−３００６７０号公報（第４欄〜第６欄、第１図）
【００１５】
【発明が解決しようとする課題】
Ｓパラメータは１ＧＨｚ以上の高周波領域で測定するために、測定環境のノイズに影響されやすい問題点があった。例えば、半導体装置の接続パッドに測定装置に接続する針が接触する圧力や、測定装置がデバイスに与える電圧値の微少な変動は、測定値に大きな影響を与える。それゆえ、測定者により接続パッドに当てる針の圧力が違うことにより信号の反射が変わり、測定誤差が発生したり、測定装置が安定になるまで数時間の待機時間が必要である等の問題があった。
【００１６】
また、高周波で測定するため、静電誘導や電磁誘導に起因して形成される寄生素子が、インダクタンスの測定精度を上げる上での阻害要因になっていた。
【００１７】
本発明は上記のような問題点を解消するためになされたもので、簡易で高精度なインダクタンスの測定装置、および測定方法を提案するものである。
【００１８】
【課題を解決するための手段】
本発明に係る請求項１記載のインダクタンス測定方法は、半導体基板上に配設されたインダクタのインダクタンスを測定するインダクタンス測定方法であって、その主電極が前記インダクタの一方端側に接続される制御トランジスタの制御電極に一定の周期で電圧を印加して、前記インダクタに電流パルスを流すステップと、前記インダクタの他方端に接続された第１の測定系によって、前記電流パルスの立ち上がりおよび立ち下がりの期間に流れる電流を測定するステップと、前記制御トランジスタの前記主電極に、抵抗を介して接続された第２の測定系によって、前記電流パルスの立ち上がりおよび立ち下がりの期間に流れる電流を測定するステップと、を備え、前記第１の測定系は、前記電流パルスの立ち上がり期間に流れる電流を測定する第１の測定ラインと、前記電流パルスの立ち下がり期間に流れる電流を測定する第２の測定ラインとを備え、前記第２の測定系は、前記電流パルスの立ち上がり期間に流れる電流を測定する第３の測定ラインと、前記電流パルスの立ち下がり期間に流れる電流を測定する第４の測定ラインとを備え、前記インダクタに流れる電流を、前記電流パルスの立ち上がり期間に流れる電流と、立ち下がり期間に流れる電流とに分離して測定することで、前記インダクタのインダクタンスを測定する。
【００１９】
【発明の実施の形態】
本発明に係る実施の形態のインダクタンス測定装置は、インダクタにトランジスタを介して一定の周期で電流パルスを流し、当該インダクタに流れた電流を、電流パルスの立ち上がり期間と立ち下がり期間に流れる電流とに分離して測定することを特徴とする。
【００２０】
＜Ａ．発明の経緯＞
発明者は、インダクタに電流を流してインダクタンスを測定する手法として、図１に示すインダクタンス測定装置９０を考案した。
【００２１】
図１に示すように、インダクタンス測定装置９０は、測定対象であるインダクタＬ１１の一方端にＰチャネル型のＭＯＳトランジスタＭＰ１１のドレインを接続し、ＭＯＳトランジスタＭＰ１１のソースには、電圧Ｖｄｄを与える電源ＰＳを接続し、インダクタＬ１１の他方端を電流測定器ＡＭ１１を介して接地ＧＮＤに接続した構成を有している。
【００２２】
さらに、インダクタＬ１１とＭＯＳトランジスタＭＰ１１との間に存在する寄生抵抗Ｒ１１と同じ抵抗値を有するダミー抵抗Ｒ１２を、ＭＯＳトランジスタＭＰ１１のドレインと接地ＧＮＤとの間に接続し、ダミー抵抗Ｒ１２と接地ＧＮＤとの間に電流測定器ＡＭ１２を接続している。なお、ＭＯＳトランジスタＭＰ１１と抵抗Ｒ１２およびインダクタＬ１１との接続ノードを、ノードＮ１１とする。
【００２３】
このような構成のインダクタンス測定装置９０において、ＭＯＳトランジスタＭＰ１１のゲートに、電圧Ｖｄｄと、電圧Ｖｄｄよりも低い電圧Ｖｓｓとの間を遷移する一定周期Ｔのパルス信号Ｇｐを入力すると、インダクタＬ１１にパルス状の電流が流れる。図２にパルス信号Ｇｐの波形を示す。なお、Ｐチャネル型のＭＯＳトランジスタＭＰ１１の場合、ゲートに電圧Ｖｓｓが与えられるとオン状態となる。
【００２４】
ここで、インダクタＬ１１にパルス状の電流を流し、インダクタＬ１１を流れる電流Ｉ１を電流測定器ＡＭ１１によって測定し、また、ダミー抵抗Ｒ１２を流れる電流Ｉ２を電流測定器ＡＭ１２によって測定し、両者の差をとることにより、抵抗成分をキャンセルすることができる。一方、インダクタＬ１１の両端に発生する電位差ｖは、下記の数式（１）によって表される。
【００２５】
【数２】
2004144704.tif 000003
【００２６】
すなわち、電流の時間変化があるときにのみ、電圧ｖが発生することになる。また、電流Ｉが時間とともに増加するときには電圧ｖは正であり、電流が時間とともに減少するときには電圧ｖは負となる。さらに、電流が一定である場合には電圧ｖは零である。
【００２７】
ここで、ノードＮ１１における節点方程式は、寄生抵抗Ｒ１１の抵抗値および流れる電流を、それぞれＲ１１およびＩ１１とし、ダミー抵抗Ｒ１２の抵抗値および流れる電流を、それぞれＲ１２およびＩ１２とすると、下記の数式（２）によって表される。
【００２８】
【数３】
2004144704.tif 000004
【００２９】
上記数式（２）の左辺のＲ１１Ｉ１１を右辺に移項して、両辺を時間０〜Ｔの間で積分すると下記の数式（３）が得られる。
【００３０】
【数４】
2004144704.tif 000005
【００３１】
パルス信号Ｇｐの１周期で積分すると、パルス信号Ｇｐの周期性のため、インダクタンスＬ１１の両端に発生する電圧ｖが正である期間（電流パルス立ち上がり期間）と電圧ｖが負である期間（電流パルス立ち下がり期間）の積分が打ち消し合って零になる。それゆえ、インダクタンスＬを求めることができないという問題点がある。
【００３２】
この問題を解決するためには、積分区分を電流パルスの立ち上がり時間、あるいは、立ち下がり時間にのみ限定すれば良いという技術思想に到達したが、そのような時間に限定して電流Ｉ１１、Ｉ１２を測定するには、図１のインダクタンス測定装置９０では困難であるということにも気付いた。
【００３３】
パルス信号Ｇｐの代わりに、時間に対して一定の傾きで電圧が上がる（あるいは、下がる）信号を与えて、インダクタンスＬによる電圧変化を、トランジスタに流れる電流や電圧でモニタすることにより、インダクタンスＬを測定することも可能であるが、この場合、時間に対して一定の傾きで電圧を上げる（あるいは、下げる）間に測定しなければならないという制約がある。
【００３４】
一定周期のパルス信号Ｇｐを与えてインダクタンスＬを測定するのは、測定するタイミングを考慮せずに、いつ測定しても同じインダクタンス値を得たいためである。その理由は、例えば、開発ラインや量産ラインにおいて、チップに搭載されるサイドモニタでインダクタンスＬを測定する場合、測定する時間（タイミング）に制限をかけると、ロットのスループットが低下するからである。
【００３５】
なお、下記の数式（４）のように、被積分関数の絶対値を積分すれば、１周期で積分しても、積分が零になることはない。
【００３６】
【数５】
2004144704.tif 000006
【００３７】
しかしながら、電流差Ｉ１２−Ｉ１１の絶対値を積分した値を測定するには、図１のインダクタンス測定装置９０ではなおさら困難であるとの結論に達し、発明者は、電流パルスの立ち上がりと立ち下がりの各期間を分離して電流値を測定するという技術思想を実現するインダクタンス測定装置１００を開発するに至った。
【００３８】
＜Ｂ．装置構成＞
以下、図３を用いてインダクタンス測定装置１００の構成について説明する。図３に示すように、インダクタンス測定装置１００は、測定対象であるインダクタＬ１の一方端にＰチャネル型のＭＯＳトランジスタＭＰ１（制御トランジスタ）のドレインを接続し、ＭＯＳトランジスタＭＰ１のソースには、電圧Ｖｄｄを与える電源ＰＳを接続し、インダクタＬ１の他方端をダミーキャパシタＣ２を介して接地ＧＮＤに接続した構成を有している。
【００３９】
さらに、インダクタＬ１とＭＯＳトランジスタＭＰ１との間に存在する寄生抵抗Ｒ１と同じ抵抗値を有するダミー抵抗Ｒ２を、ＭＯＳトランジスタＭＰ１のドレインと接地ＧＮＤとの間に接続し、ダミー抵抗Ｒ２と接地ＧＮＤとの間にもダミーキャパシタＣ２を接続している。なお、ＭＯＳトランジスタＭＰ１、抵抗Ｒ２およびインダクタＬ１の共通接続ノードをノードＮ１とする。なお、インダクタＬ１と接地ＧＮＤとの間には寄生キャパシタＣ１が存在し、寄生キャパシタＣ１とインダクタＬ１との接続ノードを、ノードＮ２とする。
【００４０】
また、ノードＮ１と接地ＧＮＤとの間にはＮチャネル型のＭＯＳトランジスタＭＮ５（第５のトランジスタ）が接続され、ＭＯＳトランジスタＭＮ５のソースと接地ＧＮＤとの間には電圧測定器ＶＭ１が接続されている。
【００４１】
また、インダクタＬ１のノードＮ２に接続される端部とは反対の端部と接地ＧＮＤとの間にはＮチャネル型のＭＯＳトランジスタＭＮ６（第６のトランジスタ）が接続され、ＭＯＳトランジスタＭＮ６のソースと接地ＧＮＤとの間には電圧測定器ＶＭ２が接続されている。なお、ＭＯＳトランジスタＭＮ６、ダミーキャパシタＣ２およびインダクタＬ１の共通接続ノードをノードＮ３とする。さらに、ノードＮ３と接地ＧＮＤとの間には、Ｎチャネル型のＭＯＳトランジスタＭＮ１およびＭＮ２（第１および第２のトランジスタ）が並列に接続され、ＭＯＳトランジスタＭＮ１およびＭＮ２のソースと接地ＧＮＤとの間には、それぞれ電流測定器ＡＭ１およびＡＭ２（第１および第２の電流測定器）が接続されている。なお、ＭＯＳトランジスタＭＮ１およびＭＮ２のドレインはノードＮ４に共通に接続されている。
【００４２】
また、ダミー抵抗Ｒ２のノードＮ１に接続される端部とは反対の端部と接地ＧＮＤとの間にはＮチャネル型のＭＯＳトランジスタＭＮ７（第７のトランジスタ）が接続され、ＭＯＳトランジスタＭＮ７のソースと接地ＧＮＤとの間には電圧測定器ＶＭ３が接続されている。なお、ＭＯＳトランジスタＭＮ７、ダミーキャパシタＣ２およびダミー抵抗Ｒ２の共通接続ノードをノードＮ５とする。さらに、ノードＮ５と接地ＧＮＤとの間には、Ｎチャネル型のＭＯＳトランジスタＭＮ３およびＭＮ４（第３および第４のトランジスタ）が並列に接続され、ＭＯＳトランジスタＭＮ３およびＭＮ４のソースと接地ＧＮＤとの間には、それぞれ電流測定器ＡＭ３およびＡＭ４（第３および第４の電流測定器）が接続されている。なお、ＭＯＳトランジスタＭＮ３およびＭＮ４のドレインはノードＮ６に共通に接続されている。
【００４３】
ここで、ＭＯＳトランジスタＭＰ１のゲートには、図２に示したパルス信号Ｇｐ（制御信号）が入力され、インダクタＬ１とダミー抵抗Ｒ２とに電流パルスを流す働きをする。
【００４４】
また、ＭＯＳトランジスタＭＮ５、ＭＮ６およびＭＮ７のゲートには、抵抗Ｒ１およびＲ２の測定に際してはオン状態となり、それ以外のときにはオフ状態になるように信号ＥＮが入力される。
【００４５】
また、ＭＯＳトランジスタＭＮ１およびＭＮ３のゲートには、それぞれ、ＭＯＳトランジスタＭＰ１から与えられる電流パルスが立ち上がる期間に、ＭＯＳトランジスタＭＮ１およびＭＮ３をオン状態とし、それ以外のときにはオフ状態にするパルス信号Ｇｎ（第１のパルス信号）が入力される。従って、ＭＯＳトランジスタＭＮ１およびＭＮ３は、電流測定器ＡＭ１およびＡＭ３に電流Ｉ１およびＩ３を流すためのパストランジスタであると言える。なお、ＭＯＳトランジスタＭＮ１およびＭＮ２、電流測定器ＡＭ１およびＡＭ２で構成されるシステムを第１の測定系と総称する場合もある。
【００４６】
また、ＭＯＳトランジスタＭＮ２およびＭＮ４のゲートには、それぞれ、ＭＯＳトランジスタＭＰ１から与えられる電流パルスが立ち下がる期間に、ＭＯＳトランジスタＭＮ２およびＭＮ４をオン状態とし、それ以外のときにはオフ状態になるようにパルス信号ＧｎをインバータＩＶで反転させた信号バーＧｎ（第２のパルス信号）が入力される。従って、ＭＯＳトランジスタＭＮ２およびＭＮ４は、電流測定器ＡＭ２およびＡＭ４に電流Ｉ２およびＩ４を流すためのパストランジスタであると言える。なお、ＭＯＳトランジスタＭＮ３およびＭＮ４、電流測定器ＡＭ３およびＡＭ４で構成されるシステムを第２の測定系と総称する場合もある。
【００４７】
なお、以下の説明においては、抵抗Ｒ１およびＲ２の抵抗値をＲ１およびＲ２として表し、インダクタＬ１のインダクタンスをＬとして表し、キャパシタＣ１およびＣ２のキャパシタンスをＣ１およびＣ２として表し、電圧測定器ＶＭ１、ＶＭ２およびＶＭ３の電圧を、それぞれＶ１、Ｖ２およびＶ３として表す。
【００４８】
また、図３においては、抵抗Ｒ１およびＲ２の抵抗値（Ｒ１、Ｒ２）を１Ωとし、インダクタＬ１のインダクタンス（Ｌ）を０．１ｎＨとして示すが、これは一例であって、この数値に限定されない。なお、抵抗Ｒ２は、公知の可変抵抗に代替しても良い。この場合、抵抗Ｒ１と同じ抵抗値になるように抵抗Ｒ２を調整することで、インダクタンスＬの測定精度を向上させることが可能である。
【００４９】
また、キャパシタＣ２は寄生キャパシタＣ１が小さい場合に、電流値の測定精度を高めるために設けられるものであり、寄生キャパシタＣ１が充分に大きい場合には設けずとも良い。なお、キャパシタＣ２は、公知の可変容量に代替しても良い。この場合、キャパシタＣ２の値を調整することで、インダクタンスＬの測定精度を向上させることが可能である。
【００５０】
＜Ｃ．測定動作＞
次に、図４を用いてインダクタンス測定装置１００の測定動作について説明する。
【００５１】
図４は、インダクタンス測定装置１００を用いてインダクタＬ１のインダクタンスを測定する場合のタイミングチャートを示している。なお、図４には示さないが、インダクタンス測定時には、ＭＯＳトランジスタＭＮ５、ＭＮ６およびＭＮ７のゲートに与えられる信号ＥＮとしては電圧Ｖｓｓが与えられ、オフ状態となっている。
【００５２】
図４においては、パルス信号ＧｐおよびＧｎの変化に対する、電流Ｉ１、Ｉ２、Ｉ３およびＩ４の変化特性を示しており、パルス信号Ｇｐの１周期Ｔを、時刻ｔ０、ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６、ｔ７、ｔ８およびｔ９によって９つの期間に区分して示している。なお、パルス信号Ｇｐとパルス信号Ｇｎとではタイミングにずれがあるが、１周期の長さは同じである。
【００５３】
以下、図３を参照しつつ図４における時刻ｔ０〜ｔ９で区分された各期間での動作について説明する。
【００５４】
＜時刻ｔ０〜ｔ１の期間＞
パルス信号Ｇｐの電圧がＶｄｄとなっているので、ＭＯＳトランジスタＭＰ１はオフ状態で、インダクタＬ１およびダミー抵抗Ｒ２には電流が流れていない。
【００５５】
＜時刻ｔ１〜ｔ２の期間＞
パルス信号Ｇｎの電圧がＶｓｓからＶｄｄに立ち上がる期間であり、ＭＯＳトランジスタＭＮ１およびＭＮ３がオフ状態からオン状態に遷移する。同時に、パルス信号バーＧｎの電圧がＶｄｄからＶｓｓに立ち下がる期間であり、ＭＯＳトランジスタＭＮ２およびＭＮ４はオン状態からオフ状態へ遷移する。
【００５６】
＜時刻ｔ２〜ｔ３の期間＞
ＭＯＳトランジスタＭＮ１およびＭＮ３はオン状態を維持し、ＭＯＳトランジスタＭＮ２およびＭＮ４はオフ状態を維持している。ＭＯＳトランジスタＭＰ１はオフ状態であるので、電流Ｉ１〜Ｉ４は何れも流れていない。
【００５７】
＜時刻ｔ３〜ｔ４の期間＞
パルス信号Ｇｐの電圧がＶｄｄからＶｓｓに立ち下がる期間であり、ＭＯＳトランジスタＭＰ１がオフ状態からオン状態に遷移することで、インダクタＬ１およびダミー抵抗Ｒ２に電流が流れる。この期間では、ＭＯＳトランジスタＭＮ１およびＭＮ３がオン状態を維持しているので、インダクタＬ１を流れる電流は、ＭＯＳトランジスタＭＮ１を流れる電流Ｉ１として電流測定器ＡＭ１により観測される。さらに、ダミー抵抗Ｒ２を流れる電流は、ＭＯＳトランジスタＭＮ３を流れる電流Ｉ３として電流測定器ＡＭ３により観測される。一方、ＭＯＳトランジスタＭＮ２およびＭＮ４はオフ状態であるので、電流測定器ＡＭ２およびＡＭ４では電流Ｉ２およびＩ４は観測されない。
【００５８】
＜時刻ｔ４〜ｔ５の期間＞
パルス信号Ｇｐの電圧がＶｓｓとなっているので、ＭＯＳトランジスタＭＮ１およびＭＮ３が完全にオン状態になり、電流測定器ＡＭ１およびＡＭ３において、引き続いて電流Ｉ１およびＩ３が観測される。
【００５９】
＜時刻ｔ５〜ｔ６の期間＞
パルス信号Ｇｎの電圧がＶｄｄからＶｓｓに立ち下がる期間であり、ＭＯＳトランジスタＭＮ１およびＭＮ３がオン状態からオフ状態へ遷移し、同時に、パルス信号バーＧｎの電圧がＶｓｓからＶｄｄに立ち上がる期間であり、ＭＯＳトランジスタＭＮ２およびＭＮ４がオフ状態からオン状態に遷移する。この期間中には、ＭＯＳトランジスタＭＮ１〜ＭＮ４の何れもが遷移途中の状態にあり、ＭＯＳトランジスタＭＮ１〜ＭＮ４の何れもがオン状態となる場合がある。そのときには、インダクタＬ１を流れている電流は、トランジスタＭＮ１およびＭＮ２を介して、それぞれ、電流Ｉ１およびＩ２として電流測定器ＡＭ１およびＡＭ２により観測され、また、ダミー抵抗Ｒ２を流れる電流は、トランジスタＭＮ３およびＭＮ４を介して、それぞれ、電流Ｉ３およびＩ４として電流測定器ＡＭ３およびＡＭ４によりにより観測される。
【００６０】
パルス信号ＧｎおよびバーＧｎの電圧が遷移する時間領域は、パルス信号Ｇｐの電圧がＶｄｄからＶｓｓに遷移し終えた時刻ｔ５から、電圧の時間変化に起因して発生するインダクタンスの電流が充分に小さくなるまでの遅延時間を経た後に設定する方が、インダクタンスの測定精度を向上させる点で望ましい。
【００６１】
＜時刻ｔ６〜ｔ７、ｔ７〜ｔ８の期間＞
パルス信号バーＧｎの電圧がＶｄｄとなっているので、ＭＯＳトランジスタＭＮ２およびＭＮ４が完全にオン状態になり、電流測定器ＡＭ２およびＡＭ４において、引き続いて電流Ｉ２およびＩ４が観測される。一方、パルス信号Ｇｎの電圧がＶｓｓとなっているので、ＭＯＳトランジスタＭＮ１およびＭＮ３は完全にオフ状態になるため、電流測定器ＡＭ１およびＡＭ３では、電流Ｉ１およびＩ３は観測されない。
【００６２】
＜時刻ｔ８〜ｔ９の期間＞
パルス信号Ｇｐの電圧がＶｓｓからＶｄｄへ遷移するため、ＭＯＳトランジスタＭＰ１がオン状態からオフ状態へ遷移する。このとき、電流Ｉ２およびＩ４も減少するが、引き続いて電流測定器ＡＭ２およびＡＭ４において観測される。
【００６３】
なお、電流パルスの立ち上がり期間と立ち下がり期間を確実に測定するには、パルス信号Ｇｐの電圧が遷移する期間においては、パルス信号ＧｎおよびバーＧｎは電圧Ｖｄｄあるいは電圧Ｖｓｓのどちらかの一定電圧に保っておくことが望ましい。
【００６４】
＜Ｄ．インダクタンスの算出＞
以上説明した動作を踏まえ、インダクタンスの算出方法について説明する。
時刻ｔ３〜ｔ６の期間では、パルス信号Ｇｐの電圧はＶｄｄからＶｓｓに立ち下がって、電圧Ｖｓｓを維持している期間であり、電流Ｉ１およびＩ３が流れている場合のノードＮ１の電圧ＶＮ１は以下の数式（５）で与えられる。
【００６５】
【数６】
2004144704.tif 000007
【００６６】
上記数式（５）において、ＲＭＮ１およびＲＭＮ３は、それぞれＭＯＳトランジスタＭＮ１およびＭＮ３の抵抗値である。
【００６７】
次に、数式（５）を整理すると、以下の数式（６）が得られる。
【数７】
2004144704.tif 000008
【００６８】
次に、数式（６）の両辺を時刻ｔ０〜ｔ９の期間、すなわち１周期Ｔの期間で積分するとともに、両辺を１周期Ｔで割ると、以下の数式（７）が得られる。
【００６９】
【数８】
2004144704.tif 000009
【００７０】
ここで、数式（７）の左辺の積分は、１周期における電流Ｉ１の変化分を示すので、電流Ｉ１の最大値および最小値をＩ１ｍａｘおよびＩ１ｍｉｎとして表せば、積分結果は以下の数式（８）で与えられる。
【００７１】
【数９】
2004144704.tif 000010
【００７２】
上記結果を用いて数式（７）をさらに変形することで、以下の数式（９）が得られる。
【００７３】
【数１０】
2004144704.tif 000011
【００７４】
ここで、Ｉ２ｍａｘおよびＩ２ｍｉｎは電流Ｉ２の最大値および最小値を表し、バーＩ１およびバーＩ３　は、それぞれ、電流Ｉ１およびＩ３の時間平均値を表し、バーＲＭＮ１Ｉ１およびバーＲＭＮ３Ｉ３は、それぞれ、ＭＯＳトランジスタＭＮ１およびＭＮ３のソース・ドレイン間電圧の時間平均値を表す。
【００７５】
時刻ｔ５〜ｔ９の期間に流れる電流Ｉ２およびＩ４についても上記と同様の過程を経て、以下の数式（１０）に表すことができる。
【００７６】
【数１１】
2004144704.tif 000012
【００７７】
なお、時刻ｔ３〜ｔ４の期間では、インダクタＬ１には正の電圧が発生し、時刻ｔ８〜ｔ９の期間では負の電圧が発生するので、数式（１０）の左辺には負の符号が付いている。また、バーＩ２およびＩ４　は、それぞれ、電流Ｉ２およびＩ４の時間平均値を表し、バーＲＭＮ４Ｉ４およびバーＲＭＮ２Ｉ２は、それぞれ、ＭＯＳトランジスタＭＮ４およびＭＮ２のソース・ドレイン間電圧の時間平均値を表す。
【００７８】
ここで、Ｉ１ｍａｘ＝Ｉ２ｍａｘおよびＩ１ｍｉｎ＝Ｉ２ｍｉｎであるので、数式（９）と数式（１０）とを加算すると、その両辺は共に零となる。
【００７９】
一方、数式（９）から数式（１０）を減算すると、以下の数式（１１）が得られる。
【００８０】
【数１２】
2004144704.tif 000013
【００８１】
従って、インダクタンスＬは以下の数式（１２）で与えられる。
【００８２】
【数１３】
2004144704.tif 000014
【００８３】
なお、数式（１２）において、ｆ＝１／Ｔとして表しており、ｆはパルス信号ＧｐおよびＧｎの周波数となる。
【００８４】
ここで、ＭＯＳトランジスタＭＮ１〜ＭＮ４の抵抗値と電流の積の時間平均値を表す４つの項は、お互いにほぼキャンセルする。従って、インダクタンスＬは以下の数式（１３）で与えられる。
【００８５】
【数１４】
2004144704.tif 000015
【００８６】
数式（１３）から判るように、インダクタンスＬを求めるためには、抵抗値Ｒ１およびＲ２，電流Ｉ１の最大値Ｉ１ｍａｘおよび最小値Ｉ１ｍｉｎ、電流Ｉ２の最大値Ｉ２ｍａｘおよび最小値Ｉ２ｍｉｎを求める必要がある。
【００８７】
以下、これらの数値を求める方法について説明する。
まず、抵抗値Ｒ１およびＲ２を測定するために、パルス信号Ｇｐに電圧Ｖｓｓを、パルス信号Ｇｎに電圧Ｖｄｄを、信号ＥＮに電圧Ｖｄｄを与える。なお、電圧Ｖｓｓは接地（ＧＮＤ）電圧でもでも良い。
【００８８】
このとき、ＭＯＳトランジスタＭＰ１、ＭＮ１、ＭＮ３、ＭＮ５、ＭＮ６およびＭＮ７がオン状態になる。なお、パルス信号ＧｐおよびＧｎは、ＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）や、リングオシレータ等の公知のパルス発生回路を用いて発生させる。その際、当該パルス発生回路を動作させるために与える電源電圧ＶｓｓおよびＶｄｄは、測定中は連続的に一定に与えられる。また、測定中のパルス信号ＧｐおよびＧｎのハイ（Ｈｉｇｈ）とロー（Ｌｏｗ）の電圧は、それぞれ、指定した周期の一定期間に従って、電圧ＶｓｓあるいはＶｄｄに保たれている。
【００８９】
抵抗Ｒ１の両端の電圧は、ノードＮ１とノードＮ３の電圧を電圧測定器ＶＭ１およびＶＭ２により、電圧Ｖ１およびＶ２測定することで得られる。ここで、図３におけるインダクタＬ１は理想的なインダクタであるものとし、抵抗はゼロである。従って、ノードＮ２とノードＮ３の電位は同じであるとする。
【００９０】
一方、抵抗Ｒ１を流れる電流は電流測定器ＡＭ１を通して電流Ｉ１として測定される。従って、Ｒ１＝（Ｖ１−Ｖ２）／Ｉ１により求められる。このときの電流Ｉ１が最大電流Ｉ１ｍａｘとなる。
【００９１】
一方、抵抗Ｒ２を流れる電流は電流測定器ＡＭ３を通して電流Ｉ３として測定されるので、同様に、Ｒ２＝（Ｖ１−Ｖ３）／Ｉ３により求められる。このときの電流Ｉ３が最大電流Ｉ３ｍａｘとなる。
【００９２】
また、このとき、ＭＯＳトランジスタＭＮ２およびＭＮ４はオフ状態であるので、電流測定器ＡＭ２およびＡＭ４には殆ど電流が流れず、電流Ｉ２が最小電流Ｉ２ｍｉｎ、電流Ｉ４が最小電流Ｉ４ｍｉｎとなる。なお、厳密には、オフ状態のＭＯＳトランジスタには微少なオフリーク電流（０．１ｐＡ／μｍ程度）が流れるので、当該電流値が最小電流Ｉ２ｍｉｎおよびＩ４ｍｉｎとなる。
【００９３】
次に、パルス信号ＧｐおよびＧｎに電圧Ｖｓｓを、信号ＥＮに電圧Ｖｄｄを与えることで、ＭＯＳトランジスタＭＰ１、ＭＮ２、ＭＮ４、ＭＮ５、ＭＮ６およびＭＮ７をオン状態にする。このとき、ＭＯＳトランジスタＭＮ１およびＭＮ３はオフ状態であるので、電流測定器ＡＭ１およびＡＭ３には殆ど電流が流れず、電流Ｉ１が最小電流Ｉ１ｍｉｎ、電流Ｉ３が最小電流Ｉ３ｍｉｎとなる。
【００９４】
また、抵抗Ｒ１を流れる電流は電流測定器ＡＭ２を通して電流Ｉ２として測定され、このときの電流Ｉ２が最大電流Ｉ２ｍａｘとなり、抵抗Ｒ２を流れる電流は電流測定器ＡＭ４を通して電流Ｉ４として測定され、このときの電流Ｉ４が最大電流Ｉ４ｍａｘとなる。
【００９５】
以上の手法により、抵抗値Ｒ１およびＲ２，電流Ｉ１の最大値Ｉ１ｍａｘおよび最小値Ｉ１ｍｉｎ、電流Ｉ２の最大値Ｉ２ｍａｘおよび最小値Ｉ２ｍｉｎを得ることができ、当該数値を数式（１３）に代入することで、インダクタＬ１のインダクタンスＬを得ることができる。
【００９６】
なお、電流Ｉ１、Ｉ２、Ｉ３およびＩ４の時間平均値バーＩ１、バーＩ２、バーＩ３およびバーＩ４は、測定された電流Ｉ１、Ｉ２、Ｉ３およびＩ４の１周期Ｔの時間での平均値である。すなわち、電流Ｉ１およびＩ３は、何れも時刻ｔ３〜ｔ６の期間に流れ、その積算値が電流測定器ＡＭ１およびＡＭ３によって電流Ｉ１およびＩ３として計測される。この電流Ｉ１およびＩ３を１周期Ｔの時間で平均化することで時間平均値バーＩ１およびバーＩ３が得られる。時間平均値バーＩ２およびバーＩ４も同様である。なお、電流測定器ＡＭ１〜ＡＭ４が、過渡的な電流を積算して測定する機能を有していることは言うまでもない。
【００９７】
＜Ｅ．インダクタの寄生容量の測定方法＞
スパイラルインダクタは、金属配線を平面視形状が渦巻き状になるように半導体基板上に配設して形成されることは先に説明したが、正確には、半導体基板上の絶縁膜上に配設される。従って、スパイラルインダクタと半導体基板との間に大きな寄生キャパシタが発生し、これが図３に示す寄生キャパシタＣ１である。
【００９８】
ここで、インダクタＬ１のインダクタンス、寄生抵抗Ｒ１の抵抗値および寄生キャパシタＣ１のキャパシタンスを取得することで回路シミュレーションが可能となる。
【００９９】
インダクタンスＬおよび寄生抵抗値Ｒ１については既に取得したので、以下においては、寄生容量Ｃ１の測定方法について説明する。
【０１００】
寄生容量Ｃ１は、従来から用いられているＣＢＣＭ（Ｃｈａｒｇｅ　Ｂａｓｅｄ　Ｃａｐａｃｉｔａｎｃｅ　Ｍｅａｓｕｒｅｍｅｎｔ）法で測定する。
【０１０１】
具体的には、図５に示すような１周期が約１．２×１０−６秒で、周波数が同じで、位相が異なり、同じ時間領域で電圧が遷移しないことを特徴とするパルス信号ＧｐおよびＧｎをインダクタンス測定装置１００に与えることで、各ＭＯＳトランジスタを周期的にオン、オフさせる。なお、図５においては横軸に時間（秒）を、縦軸に電圧（Ｖ）を示している。なお、１周期の周波数は、１０ｋＨｚ〜数１０ＧＨｚの範囲にあれば良く、上記周波数に限定されるものではない。
【０１０２】
パルス信号Ｇｐを受けてＭＯＳトランジスタＭＰ１がオンしている期間に、寄生容量Ｃ１と２つのダミー容量Ｃ２とに充電し、パルス信号Ｇｎを受けてＭＯＳトランジスタＭＮ１およびＭＮ３がオンしたときに、電流測定器ＡＭ１およびＡＭ３に流れる電流Ｉ１，Ｉ３を測定する。
【０１０３】
ただし、ＭＯＳトランジスタＭＮ２およびＭＮ４のゲート入力に接続するインバータの入力には、パルス信号Ｇｎの代わりに電圧Ｖｄｄを定常的に印加し、ＭＯＳトランジスタＭＮ２およびＭＮ４を常時オフ状態にしておく。
【０１０４】
パルス信号ＧｐおよびＧｎの周波数をｆとすると、寄生キャパシタＣ１の容量Ｃ１は、Ｃ１＝（Ｉ１−Ｉ３）／（Ｖｄｄ×ｆ）により求められる。
【０１０５】
＜Ｆ．作用効果＞
以上説明したインダクタンス測定装置１００によれば、インダクタＬ１にＭＯＳトランジスタＭＰ１を介して一定の周期で電流パルスを流し、インダクタＬ１に流れる電流を、電流パルスの立ち上がり期間と立ち下がり期間に流れる電流とに分離して測定することができるので、周期性を有する電流パルスを流す場合に、インダクタンスＬ１の両端に発生する電圧が正である電流パルスの立ち上がり期間と、電圧が負である電流パルスの立ち下がり期間とで、電圧の積算値が打ち消し合うことが防止され、正確なインダクタンスＬを求めることができる。
【０１０６】
また、従来のＳパラメータによる測定法に比べて、低周波領域において測定可能であるため、高周波領域において顕著な静電誘導や電磁誘導に起因する抵抗成分の影響を受けず、インダクタンスだけでなくインダクタの寄生抵抗を正確に測定できる。
【０１０７】
また、ＣＢＣＭ法を用いることでインダクタの寄生容量を測定することもできる。
【０１０８】
＜Ｇ．変形例＞
以上の説明においては、図３に示すようにＭＯＳトランジスタＭＰ１をＰチャネル型として説明したが、Ｎチャネル型を用いても良い。この場合、オン、オフ動作がＰチャネル型を用いる場合と同じになるように、パルス信号Ｇｐを反転して与えることで、インダクタンス測定装置１００と同様の動作を行うことになる。
【０１０９】
なお、ここにＮチャネル型ＭＯＳトランジスタを用いるメリットは、インダクタンス測定装置のＭＯＳトランジスタを全てＮチャネル型で作成できるため、製造プロセスを短縮できることである。
【０１１０】
また、上述した実施の形態で示したインダクタンス測定装置は、通常のシリコン基板だけでなく、ＧａＡｓ，ＩｎＰ，ＧａＮ，ＧａＰ，ＳｉＣ、ＳｉＧｅ等の化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板やＳｉＧｅ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ基板の主表面に形成されたインダクタの測定も可能である。
【０１１１】
＜Ｈ．応用例＞
本発明に係るインダクタンス測定装置は、半導体装置内に組み込んで設けるようにしても良いが、半導体ウェハのダイシングライン上および半導体ウェハの端縁部上に形成し、半導体装置の製造過程でインダクタンスを測定した後は、半導体ウェハのダイシングに伴って削除される構成としても良い。
【０１１２】
このような構成とすることで、半導体装置内にインダクタンス測定装置の占有領域を設ける必要がなく、半導体装置の小型化が制限されることが防止される。
【０１１３】
【発明の効果】
本発明に係る請求項１記載のインダクタンス測定装置によれば、インダクタに制御トランジスタを介して一定の周期で電流パルスを流し、インダクタに流れる電流を、第１および第２の測定系を介して、電流パルスの立ち上がり期間の電流と、電流パルスの立ち下がり期間に流れる電流とに分離して測定することができるので、周期性を有する電流パルスを流す場合に、インダクタンスの両端に発生する電圧が正である電流パルスの立ち上がり期間と、電圧が負である電流パルスの立ち下がり期間とで、電圧の積算値が打ち消し合うことが防止され、正確なインダクタンスを求めることができる。
【図面の簡単な説明】
【図１】本発明に係るインダクタンス測定装置の開発経緯を説明する図である。
【図２】本発明に係るインダクタンス測定装置の開発経緯を説明する図である。
【図３】本発明に係るインダクタンス測定装置の構成を示す回路図である。
【図４】本発明に係るインダクタンス測定装置の動作を説明するタイミングチャートである。
【図５】インダクタの寄生容量を測定するために使用されるパルス信号を示す図である。
【符号の説明】
Ｒ１　寄生抵抗、Ｒ２　ダミー抵抗、Ｃ１　寄生キャパシタ、ＡＭ１〜ＡＭ４電流測定器、ＶＭ１〜ＶＭ３　電圧測定器。
【図１】
2004144704.tif 000017
【図２】
2004144704.tif 000018
【図３】
2004144704.tif 000019
【図４】
2004144704.tif 000020
【図５】
2004144704.tif 000021