(57)【要約】【課題】負荷両端の電圧と負荷に流れる電流値をデジタル値に変換してからＤＣ−ＤＣ電源部の出力電圧の設定値を決め、この設定値によりＤＣ−ＤＣ電源部を制御していたので、急激な負荷のインピーダンス変化に追従することができなかったという課題を解決する。【解決手段】スイッチング素子を制御することにより出力電圧が変えられるＤＣ−ＤＣ電源部と、このＤＣ−ＤＣ電源部によって電力が供給され、負荷に所定の値の電流を出力する電流出力部と、負荷両端の電圧に関する信号に基づいて前記スイッチング素子に与えるオン・オフ信号を制御し、前記ＤＣ−ＤＣ電源部の出力電圧を負荷両端の電圧よりも所定の値だけ高くなるように制御する制御部とを有することを特徴とする電流出力回路である。【選択図】　　　　　　図１
2004147481.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を制御することにより出力電圧が変えられるＤＣ−ＤＣ電源部と、このＤＣ−ＤＣ電源部によって電力が供給され、負荷に所定の値の電流を出力する電流出力部と、負荷両端の電圧に関する信号に基づいて前記スイッチング素子に与えるオン・オフ信号を制御し、前記ＤＣ−ＤＣ電源部の出力電圧を負荷両端の電圧よりも所定の値だけ高くなるように制御する制御部とを有することを特徴とする電流出力回路。
【請求項２】
スイッチング素子を制御することにより出力電圧が変えられるＤＣ−ＤＣ電源部と、このＤＣ−ＤＣ電源部によって電力が供給され、負荷に所定の値の電流を出力する電流出力部とを有する電流出力回路において、
フリップフロップを具備した制御部を有し、前記電流出力部の動作可能電圧に関連する信号に基づいて前記フリップフロップの状態を変化させるようにして、このフリップフロップの出力によって前記スイッチング素子に与えるオン・オフ信号を制御し、前記ＤＣ−ＤＣ電源部の出力電圧を負荷両端の電圧よりも所定の値だけ高くなるように制御することを特徴とする電流出力回路。
【請求項３】
前記ＤＣ−ＤＣ電源部は昇圧型または降圧型のＤＣ−ＤＣコンバータであることを特徴とする請求項２または請求項３に記載の電流出力回路。
【請求項４】
前記制御部は入力パルス信号の波形をなまらせて出力するＲＣ回路およびこのＲＣ回路の出力および前記負荷両端の電圧に関連する信号を比較するコンパレータを有し、前記ＲＣ回路に一定の周期およびデューティ比を有するパルス信号を入力すると共に、前記コンパレータの出力および前記パルス信号で前記フリップフロップの状態を変化させるようにしたことを特徴とする請求項２または請求項３記載の電流出力回路。
【請求項５】
前記フリップフロップは、前記パルス信号でセットされ、前記コンパレータの出力でリセットされることを特徴とする請求項４記載の電流出力回路。
【請求項６】
前記フリップフロップは電源投入時にリセットされるように構成されることを特徴とする請求項２乃至請求項５のいずれかに記載の電流出力回路。
【請求項７】
前記負荷の両端電圧に関連する信号は、この負荷の両端電圧と一定電圧の差電圧に比例する電圧であることを特徴とする請求項１ないし請求項６のいずれかに記載の電流出力回路。
【請求項８】
所定の上限値を設け、前記負荷の両端電圧に関連する信号がこの上限値以上にならないようにしたことを特徴とする請求項１ないし請求項７のいずれかに記載の電流出力回路。
【請求項９】
前記ＤＣ−ＤＣ電源部と電流出力部およびこのＤＣ−ＤＣ電源部を制御する前記制御部を複数個有し、これら複数の制御部に同じ前記パルス信号および前記フリップフロップをリセットする信号を入力するようにしたことを特徴とする請求項１ないし請求項８のいずれかに記載の電流出力回路。
【請求項１０】
前記負荷両端の電圧と、前記ＤＣ−ＤＣ電源部の出力電圧と負荷の両端電圧の差電圧Ｖｙは、
（ＤＣ−ＤＣ電源部の出力電圧）＝（負荷両端の電圧）＋（差電圧Ｖｙ）
で与えられ、前記負荷両端の電圧が増加すると前記差電圧Ｖｙは減少し、ＤＣ−ＤＣ電源部及び電流出力部の消費電力の上昇を抑制することを特徴とする請求項１ないし請求項９のいずれかに記載の電流出力回路。
【請求項１１】
ＤＣ−ＤＣ電源部の出力電圧Ｖｓと負荷に流れる電流ＩＯＵＴの関係は、
Ｖｓ＝ＲＬ・ＩＯＵＴ＋Ｖｙ
ただし、ＲＬ：負荷の抵抗
で与えられ、負荷両端の電圧ＲＬ・ＩＯＵＴが増加すると差電圧Ｖｙは減少することを特徴とする請求項１ないし請求項１０のいずれかに記載の電流出力回路。
【発明の詳細な説明】
【発明の属する技術分野】
この発明は、所定の定電流を出力する電流出力回路に関し、特に低損失化が可能な電流出力回路に関するものである。
【０００１】
【従来の技術】
図７に従来の電流出力回路の構成を示す。図７において、５はＤＣ−ＤＣ電源部であり、直流電源Ｖｓの電圧を所定の電圧に変換する。ＦＥＴ５１，５２は制御部７によってオンオフされ、トランス５３の一次側に流れる電流をパルス状に変化させる。そのため、エネルギーがトランス５３の２次側に伝達される。
【０００２】
この２次側に伝達された電流はダイオード５４および５５で整流され、インダクタ５６を介して電流出力部６に出力される。この電圧をＶ１とする。ＦＥＴ５１，５２のオンオフの割合を変化させることによって、トランス５３の２次側に伝達されるエネルギー、すなわち、電圧Ｖ１を変化させることができる。
【０００３】
電流出力部６はその電流出力端から定電流を外部に出力する。電流出力端から出力される電流値は抵抗６６によって検出される。ＯＰアンプ６４は抵抗６６による電圧降下と抵抗６１による電圧降下の値が同じになるようにＦＥＴ６３を制御する。
【０００４】
抵抗６１に流れる電流は抵抗６２に流れる。この電流値は電流出力端から出力される電流値に抵抗６６と６１の抵抗値の比率を乗じた値に等しいので、抵抗６２両端の電圧は出力される電流値に比例する。この電圧は電流出力リードバック信号ＩＲＢ１としてＯＰアンプ６５の反転入力端子に入力される。
【０００５】
ＯＰアンプ６５の非反転入力端子には設定値Ｖｓｅｔが入力される。ＯＰアンプ６５はこの設定値Ｖｓｅｔと電流出力リードバック信号ＩＲＢ１が等しくなるようにＦＥＴ６７を制御する。すなわち、電流出力端から出力される電流値は設定値Ｖｓｅｔによって設定された値に制御される。また、電流出力リードバック信号ＩＲＢ１および電流出力端の電圧ＶＲＢ１は制御部７に入力される。
【０００６】
電流出力端に接続される負荷の抵抗値が変化すると、この電流出力端の電圧が変化する。この変化分はＦＥＴ６７で吸収されるが、この電流出力回路の損失を少なくするためにはＦＥＴ６７両端の電圧ができるだけ小さい方が望ましい。
【０００７】
そのため、制御部７は入力された電流出力リードバック信号ＩＲＢ１および電流出力端の電圧ＶＲＢ１から下記（１）式によって負荷の抵抗値を演算し、ＤＣ−ＤＣ電源部５の出力Ｖ１がＶＲＢ１より少し高い適正な値になるようにＦＥＴ５１、５２を制御する。このようにすることによって、電流出力回路の損失を減らすようにしていた。
負荷の抵抗値（Ω）＝ＶＲＢ１（Ｖ）／ＩＲＢ１（Ａ）　・・・　（１）
【０００８】
【特許文献１】
特開２００２−６４３４２
【０００９】
【発明が解決しようとする課題】
しかしながら、このような電流出力回路には次のような課題があった。
【００１０】
制御部７は入力された電流出力リードバック信号ＩＲＢ１および電流出力端の電圧ＶＲＢ１をデジタル値に変換し、このデジタル値から前記（１）式によって負荷の抵抗値を演算していた。そのため、ＤＣ−ＤＣ電源部５の出力Ｖ１を制御するために時間がかかり、負荷のインピーダンスが急変した場合、制御にかかる時間が長くなり応答が間に合わないという課題があった。
【００１１】
負荷のインピーダンスが変化する程度を予め見込んでＤＣ−ＤＣ電源部５の出力電圧Ｖ１を高めに設定しておくと、負荷のインピーダンスが急変しても応答することができるが、内部損失が増大して発熱が大きくなるという課題もあった。
【００１２】
このような課題があるため、従来においてはＤＣ−ＤＣ電源部５の出力電圧Ｖ１を変化させてパワー制御をすることは、ほとんど行われていなかった。
【００１３】
従って本発明が解決しようとする課題は、応答性を早くして負荷のインピーダンスが急変しても対応することができ、かつ内部損失を低減することができる電流出力回路を提供することにある。
【００１４】
【課題を解決するための手段】
このような課題を解決するために、本発明のうち請求項１記載の発明は、スイッチング素子を制御することにより出力電圧が変えられるＤＣ−ＤＣ電源部と、このＤＣ−ＤＣ電源部によって電力が供給され、負荷に所定の値の電流を出力する電流出力部と、負荷両端の電圧に関する信号に基づいて前記スイッチング素子に与えるオン・オフ信号を制御し、前記ＤＣ−ＤＣ電源部の出力電圧を負荷両端の電圧よりも所定の値だけ高くなるように制御する制御部とを有することを特徴とする電流出力回路である。消費電力を低減できる。
【００１５】
請求項２記載の発明は、スイッチング素子を制御することにより出力電圧が変えられるＤＣ−ＤＣ電源部と、このＤＣ−ＤＣ電源部によって電力が供給され、負荷に所定の値の電流を出力する電流出力部とを有する電流出力回路において、フリップフロップを具備した制御部を有し、前記電流出力部の動作可能電圧に関連する信号に基づいて前記フリップフロップの状態を変化させるようにして、このフリップフロップの出力によって前記スイッチング素子に与えるオン・オフ信号を制御し、前記ＤＣ−ＤＣ電源部の出力電圧を負荷両端の電圧よりも所定の値だけ高くなるように制御することを特徴とする電流出力回路である。消費電力を低減できる。
【００１６】
請求項３記載の発明は、前記ＤＣ−ＤＣ電源部は昇圧型または降圧型のＤＣ−ＤＣコンバータであることを特徴とする請求項２または請求項３に記載の電流出力回路である。高インピーダンスの負荷でも使用できる。
【００１７】
請求項４記載の発明は、前記制御部は入力パルス信号の波形をなまらせて出力するＲＣ回路およびこのＲＣ回路の出力および前記負荷両端の電圧に関連する信号を比較するコンパレータを有し、前記ＲＣ回路に一定の周期およびデューティ比を有するパルス信号を入力すると共に、前記コンパレータの出力および前記パルス信号で前記フリップフロップの状態を変化させるようにしたことを特徴とする請求項２または請求項３記載の電流出力回路である。構成が簡単になる。
【００１８】
請求項５記載の発明は、前記フリップフロップは、前記パルス信号でセットされ、前記コンパレータの出力でリセットされることを特徴とする請求項４記載の電流出力回路である。構成が簡単になる。
【００１９】
請求項６記載の発明は、前記フリップフロップは電源投入時にリセットされるように構成されることを特徴とする請求項２乃至請求項５のいずれかに記載の電流出力回路である。電源投入時の誤動作を防げる。
【００２０】
請求項７記載の発明は、前記負荷の両端電圧に関連する信号は、この負荷の両端電圧と一定電圧の差電圧に比例する電圧であることを特徴とする請求項１ないし請求項６のいずれかに記載の電流出力回路。正確に制御できる。
【００２１】
請求項８記載の発明は、所定の上限値を設け、前記負荷の両端電圧に関連する信号がこの上限値以上にならないようにしたことを特徴とする請求項１ないし請求項７のいずれかに記載の電流出力回路である。常にＤＣ−ＤＣ電源部を正常範囲内で使用できる。
【００２２】
請求項９記載の発明は、前記ＤＣ−ＤＣ電源部と電流出力部およびこのＤＣ−ＤＣ電源部を制御する前記制御部を複数個有し、これら複数の制御部に同じ前記パルス信号および前記フリップフロップをリセットする信号を入力するようにしたことを特徴とする請求項１ないし請求項８のいずれかに記載の電流出力回路である。構成が簡単になる。
【００２３】
請求項１０記載の発明は、前記負荷両端の電圧と、前記ＤＣ−ＤＣ電源部の出力電圧と負荷の両端電圧の差電圧Ｖｙは、
（ＤＣ−ＤＣ電源部の出力電圧）＝（負荷両端の電圧）＋（差電圧Ｖｙ）
で与えられ、前記負荷両端の電圧が増加すると前記差電圧Ｖｙは減少し、ＤＣ−ＤＣ電源部及び電流出力部の消費電力の上昇を抑制することを特徴とする請求項１ないし請求項９のいずれかに記載の電流出力回路である。消費エネルギーの低損失を実現できる。
【００２４】
請求項１１記載の発明は、ＤＣ−ＤＣ電源部の出力電圧Ｖｓと負荷に流れる電流ＩＯＵＴの関係は、
Ｖｓ＝ＲＬ・ＩＯＵＴ＋Ｖｙ
ただし、ＲＬ：負荷の抵抗
で与えられ、負荷両端の電圧ＲＬ・ＩＯＵＴが増加すると差電圧Ｖｙは減少することを特徴とする請求項１ないし請求項１０のいずれかに記載の電流出力回路である。消費エネルギーの低損失を実現できる。
【００２５】
【発明の実施の形態】
図１に本発明に係る電流出力回路の一実施例を示す。なお、図７と同じ要素には同一符号を付し、説明を省略する。図１において、１は制御部であり、後述するＤＣ−ＤＣ電源部４を制御する信号を発生する。
【００２６】
制御部１はＲＳフリップフロップ回路１１、コンパレータ１２，１３，ＲＣ回路１４および抵抗１５〜１７で構成される。コンパレータ１２の反転入力端子には後述する制御信号発生部２の出力ＯＰＯＵＴ１が入力される。抵抗１５〜１７はこの順に直列接続され、その一端は一定電圧Ｖｃｃに、他端は共通電位点に接続される。また、抵抗１５と１６の接続点はコンパレータ１２の反転入力端子に、抵抗１６と１７の接続点はコンパレータ１３の非反転入力端子に接続される。
【００２７】
コンパレータ１２の出力はＲＳフリップフロップ回路１１のＲ端子に、コンパレータ１３の出力は同Ｓ端子に入力される。ＲＳフリップフロップ回路１１はコンパレータ１２の出力の立ち上がりでリセットされ、コンパレータ１３の立ち上がりでセットされる。
【００２８】
また、ＲＳフリップフロップ回路１１のリセット端子には、後述する制御装置３からリセット信号ＲＥＳＥＴが入力され、その出力Ｑは後述するＤＣ−ＤＣ電源部４に入力される。
【００２９】
コンパレータ１３の反転入力端子およびＲＣ回路１４には後述する制御装置３から所定の周波数およびデューティ比を有するパルス信号ＰＵＬＳ１が入力される。ＲＣ回路１４はこのパルス信号ＰＵＬＳ１から、その立ち上がりでなだらかに変化し、立ち下がりで比較的急峻に変化する信号ＷＡＶＥ１を生成してコンパレータ１２の非反転入力端子に出力する。
【００３０】
２は制御信号発生部であり、ＯＰアンプ２１，抵抗２２，２３，２５，２６，ＦＥＴ２４およびツェナダイオード２７で構成される。抵抗２５，ＦＥＴ２４のドレインとソース、抵抗２６はこの順に直列接続され、この直列回路の抵抗２５側の端は後述するＤＣ−ＤＣ電源部４の出力に、他端は共通電位点に接続される。ＦＥＴ２４のゲートには電流出力端の電圧が入力される。
【００３１】
抵抗２５とＦＥＴ２４の直列回路に並列にツェナダイオード２７が接続される。抵抗２２と２３の一端はＯＰアンプ２１の反転入力端子に接続される。また、抵抗２３の他端はＦＥＴ２４と抵抗２６の接続点に、抵抗２２の他端はＯＰアンプ２１の出力端子に接続される。ＯＰアンプ２１の非反転入力端子には一定電圧ＶＤＣ１が入力され、その出力ＯＰＯＵＴ１はコンパレータ１２の反転入力端子に入力される。
【００３２】
抵抗２５、２６およびＦＥＴ２４でバッファが、抵抗２２，２３およびＯＰアンプ２１で反転増幅器が構成される。このバッファは電流出力端の電圧をインピーダンス変換し、信号ＶＤＣ２を生成する。また、前記反転増幅器はこの信号ＶＤＣ２と一定電圧ＶＤＣ１の差電圧を増幅する。
【００３３】
３は制御装置であり、ＲＣ回路１４とコンパレータ１３の反転入力端子にパルス信号ＰＵＬＳ１を出力し、起動時にＲＳフリップフロップ回路１１のリセット端子にリセット信号ＲＥＳＥＴを出力する。また、ＯＰアンプ６５の非反転入力端子に設定値Ｖｓｅｔを出力する。
【００３４】
４はＤＣ−ＤＣ電源部であり、電源Ｖｓ、インダクタ４１、ＦＥＴ４２、ダイオード４３およびコンデンサ４４で構成される。ＦＥＴ４２がオンになるとインダクタ４１にエネルギーが蓄えられ、オフになるとこの蓄えられたエネルギーはダイオード４３，コンデンサ４４で整流・平滑され、Ｖ２として外部に出力される。
【００３５】
ＦＥＴ４２のオンとオフの比率を変えることにより、出力電圧Ｖ２を可変する事ができる。このＤＣ−ＤＣ電源部４の出力は制御信号発生部２および電流出力部６に電源として供給される。
【００３６】
次に、この実施例の動作を図２に基づいて説明する。図２（Ａ）は制御装置３が出力する、所定のデューティ比を有するパルス信号ＰＵＬＳ１の波形、同図（Ｂ）の実線はＲＣ回路１４の出力であるＷＡＶＥ１の波形、点線はＯＰアンプ２１の出力ＯＰＯＵＴ１、同図（Ｃ）はＲＳフリップフロップ回路１１の出力、すなわちＦＥＴ４２の駆動パルスである。
【００３７】
時刻ｔ１でＰＵＬＳ１が立ち下がるとコンパレータ１３の出力が立ち上がってＲＳフリップフロップ回路１１はセットされる。そのため、その出力は高レベルになり、ＦＥＴ４２はオンになる。時刻ｔ２でＰＵＬＳ１およびＷＡＶＥ１が立ち下がり、その結果コンパレータ１２，１３の出力も立ち下がるが、ＲＳフリップフロップ回路１１の状態は変化しない。
【００３８】
時刻ｔ３でＷＡＶＥ１がＯＰＯＵＴ１より高くなると、コンパレータ１２の出力が立ち上がる。そのためＲＳフリップフロップ回路１１はリセットされ、ＦＥＴ４２はオフになる。ＰＵＬＳ１が立ち下がる毎にこの状態が繰り返される。
【００３９】
電流出力端に接続される負荷のインピーダンスが増加すると、ＦＥＴ２４のゲートの電位が上昇してＶＤＣ２が低くなり、ＯＰＯＵＴ１は高くなる。図２（Ｂ）からわかるように、ＯＰＯＵＴ１が高くなるとＦＥＴ４２のオン時間の割合が増加し、ＤＣ−ＤＣ電源部４の出力Ｖ２が高くなる。
【００４０】
負荷のインピーダンスが小さくなると逆にＯＰＯＵＴ１が低くなってＦＥＴ４２のオン時間の割合が減少してＶ２は低くなる。このように、負荷のインピーダンスの大きさによって自動的にＤＣ−ＤＣ電源部４の出力Ｖ２が変化するので、ＦＥＴ６７の損失が大きくなることはない。
【００４１】
なお、この実施例では電流出力端に接続される負荷のインピーダンスが過大になるとＦＥＴ４２のオン時間の割合が過度に大きくなり、その出力Ｖ２が不安定になる。そのため、ツェナダイオード２７を挿入して、ＯＰＯＵＴ１が所定の上限値を超えないようにしている。
【００４２】
また、この実施例では電源投入時に制御装置３がＲＳフリップフロップ回路１１にリセット信号を出力して、起動時にＦＥＴ４２が常にオフになるようにしている。
【００４３】
また、ＤＣ−ＤＣ電源部の構成は図１に限られることはない。図７に示すような構成であってもよい。さらに、１周期間のインダクタに電流を流す時間を一定にして、周波数を変えることによって出力電圧を可変にする構成のＤＣ−ＤＣ電源部に適用することもできる。
【００４４】
さらに、多チャンネルの電流を出力する場合、制御部１，制御信号発生部２，ＤＣ−ＤＣ電源部４および電流出力部６はチャンネル数だけ必要になるが、制御装置３は１つに共通化することができるので、構成が簡単になるという効果もある。
【００４５】
なお、実施例ではＤＣ−ＤＣ電源部が昇圧型のＤＣ−ＤＣコンバータである場合に付いて説明したが、これに限らず降圧型のＤＣ−ＤＣコンバータであってもよい。
【００４６】
図１の実施例回路では消費電力を低減した構成になっている。このことについて説明する。図３は図１の回路を用いた説明図である。
ここでは、出力電流を一定として説明する。
ＤＣ−ＤＣ電源部４の出力Ｖ２は出力電流を一定とすると、出力制御信号ＯＰＯＵＵ１に比例する。なぜならば、出力制御信号ＯＰＯＵＵ１に対応したパルス信号（ＲＳフリップフロップ回路１１のＱ出力）に基づいて、インダクタ４１、ＦＥＴ４２、ダイオード４３、コンデンサ４４で構成される昇圧型ＤＣ−ＤＣコンバータが電力を出力するためである。
【００４７】
一方、出力設定に応じて電流出力部６から外部負荷抵抗ＲＬへ電流ＩＯＵＴが流れる。この電流により外部端子間電圧ＶＯＵＴが発生する。ここで、外部負荷抵抗ＲＬと外部端子間電圧ＶＯＵＴの関係は次式で与えられる。外部負荷抵抗ＲＬの抵抗値もＲＬで表す。
ＶＯＵＴ＝ＲＬ・ＩＯＵＴ　　　　　　　　　　　　　　　　　　　（１）
ＲＬ＝０〜７５０Ω
ＩＯＵＴ＝２０ｍＡのとき、ＶＯＵＴ＝０〜１５Ｖ
ＩＯＵＴ＝４ｍＡのとき、ＶＯＵＴ＝０〜３Ｖ
ＶＯＵＴとＲＬの関係は図４に示すようになる。
【００４８】
このとき、ＤＣ−ＤＣ電源部４の出力Ｖ２から外部端子間電圧ＶＯＵＴを引いた差電圧をＶｙとすると、次式が成り立つ。ここでは外部端子に接続されたダイオードの電圧降下は無視する。
Ｖ２＝ＶＯＵＴ＋Ｖｙ　　　　　　　　　　　　　　　　　　　　　（２）
【００４９】
ここで、従来回路では電圧Ｖｙは下記の点を考慮して定めていた。
（ａ）電流出力部６の動作に必要な電圧（例えば２Ｖ程度）
（ｂ）外部が急速に高負荷になったときに電流出力を維持するために必要な電圧
（例えば３Ｖ程度）
【００５０】
これに対して図３の回路では、外部負荷抵抗ＲＬをある範囲（例えば０Ω〜７５０Ω）に制限すると、最大負荷において電流出力部６の動作に必要な電圧が確保される。このため、負荷の急変に追従するために必要な電圧を確保する必要がない。このことについて説明する。
【００５１】
抵抗２３と２６の接続点の電位をＶｘとすると、抵抗２２と２３に流れる電流Ｉｒｅｆは次式で与えられる。
Ｉｒｅｆ＝（ＯＰＯＵＴ１−ＶＤＣ２）／Ｒ２２　　　　　　　　　　　（３）
Ｉｒｅｆ＝（ＶＤＣ２−Ｖｘ）／Ｒ２３　　　　　　　　　　　　　　　（４）
抵抗２２及び２３の抵抗値をＲ２２及びＲ２３と表す。以下、抵抗値については同様に表す。
（３），（４）式より、
Ｖｘ＝ＶＤＣ２・（１＋Ｒ２３／Ｒ２２）
−ＯＰＯＵＴ１・（Ｒ２３／Ｒ２２）　　（５）
となる。ここで、α＝Ｒ２３／Ｒ２２とすると、
Ｖｘ＝ＶＤＣ２・（１＋α）−ＯＰＯＵＴ１・α　　　　　　　　　　　（６）
となる。（６）式から電圧ＯＰＯＵＴ１の変化に伴って電圧Ｖｘが変化する。
【００５２】
一方、Ｖｙについては、
Ｉｘ＝Ｉｒｅｆ＋Ｉｙ
Ｖｘ／Ｒ２６＝Ｉｒｅｆ＋Ｖｙ／Ｒ２５
となり、（３）式より
Ｖｘ／Ｒ２６＝（ＯＰＯＵＴ１−ＶＤＣ２）／Ｒ２２＋Ｖｙ／Ｒ２５
となる。（５）式より
｛ＶＤＣ２・（１＋Ｒ２３／Ｒ２２）
−ＯＰＯＵＴ１・（Ｒ２３／Ｒ２２）｝／Ｒ２６
＝（ＯＰＯＵＴ１−ＶＤＣ２）／Ｒ２２＋Ｖｙ／Ｒ２５
となる。Ｖｙについて求めると、
Ｖｙ＝ＶＤＣ２・｛１＋（Ｒ２３＋Ｒ２６）／Ｒ２２｝
−ＯＰＯＵＴ１・｛（Ｒ２３＋Ｒ２６）／Ｒ２２｝　　　　　（７）
（２）式より
Ｖ２＝ＲＬ・ＩＯＵＴ＋Ｖｙ　　　　　　　　　　　　　　　　　　（８）
となる。（７）式からＶｙとＯＰＯＵＴ１の関係は図５に示すようになる。（８）式からＶ２とＲＬの関係は図６に示すようになる。
【００５３】
前述したように外部端子間電圧ＶＯＵＴが増加すると電圧ＯＰＯＵＴ１も増加する。電圧ＯＰＯＵＴ１が増加すると、図５に示すように差電圧Ｖｙは減少する。これによって、外部負荷両端の電圧が増加したときに、差電圧Ｖｙは減少するため、ＤＣ−ＤＣ電源部の出力電圧Ｖ２の上昇を抑制できる。すなわち、外部負荷が増加したときに回路と低損失の方向に動作する。
図６で、外部負荷抵抗ＲＬをある範囲に制限すると、最大負荷において電流出力部６の動作に必要な電圧が確保される。従って、負荷の急変に追従するために必要な電圧を確保する必要がない。
出力電流が一定の場合について説明したが、一定でない場合も同様な効果が得られる。
【００５４】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。
請求項１に記載の発明によれば、負荷両端の電圧によってＤＣ−ＤＣ電源部の出力電圧が自動的に変化して、常に電流出力部６に必要かつ充分な電圧が供給されるので、電流出力部６における電力消費が少なくなって消費電力が低減できるという効果がある。また、消費電力の低減に伴い、発熱が少なくなるという効果がある。
【００５５】
請求項２記載の発明によれば、負荷両端の電圧に基づいてフリップフロップ１１の状態を変化させ、このフリップフロップ１１の出力でスイッチング素子４２を制御するようにしたので、応答を早くすることができる。その結果、負荷のインピーダンスが急変しても追従することができるという効果もある。
【００５６】
請求項３記載の発明によれば、ＤＣ−ＤＣ電源部４は昇圧型または降圧型のＤＣ−ＤＣコンバータであることを特徴とした。負荷のインピーダンスが高くても使用できるという効果がある。
【００５７】
請求項４記載の発明によれば、制御部１は入力パルス信号の波形をなまらせて出力するＲＣ回路１４およびこのＲＣ回路１４の出力および前記負荷両端の電圧に関連する信号を比較するコンパレータ１２を有し、ＲＣ回路１４に一定の周期およびデューティ比を有するパルス信号ＰＵＬＳ１を入力すると共に、コンパレータ１２の出力およびパルス信号ＰＵＬＳ１でフリップフロップ１１の状態を変化させるようにした。
【００５８】
簡単な構成で実現することができ、かつ全てハードウエアで実現できるので応答が早くなるため、負荷のインピーダンスが急変しても追従することができるという効果がある。
【００５９】
請求項５記載の発明によれば、フリップフロップ１１は、パルス信号ＰＵＬＳ１でセットされ、コンパレータ１２の出力でリセットされるようにした。簡単な構成で実現することができるという効果がある。
【００６０】
請求項６記載の発明によれば、フリップフロップ１１は電源投入時にリセットされるようにした。電源投入時にスイッチング素子４２がオンになって過大電流が流れるのを防ぐことができるという効果がある。
【００６１】
請求項７記載の発明によれば、前記負荷の両端電圧に関連する信号は、この負荷の両端電圧と一定電圧の差電圧に比例する電圧であることを特徴とした。差電圧を取ることで正確に制御できるという効果がある。
【００６２】
請求項８記載の発明によれば、所定の上限値を設け、前記負荷の両端電圧に関連する信号がこの上限値以上にならないようにした。スイッチング素子４２のオン時間の割合が長くなりすぎたり、周波数が高くなりすぎたりしてＤＣ−ＤＣ電源部４が正常に動作しなくなるという不具合を防止することができるという効果がある。
【００６３】
請求項９記載の発明によれば、ＤＣ−ＤＣ電源部４と電流出力部６およびこのＤＣ−ＤＣ電源部４を制御する制御部１を複数個有し、これら複数の制御部に同じパルス信号ＰＵＬＳ１およびフリップフロップ１１をリセットする信号を入力するようにした。パルス信号ＰＵＬＳ１およびリセット信号の生成回路を共通化できるので、回路構成が簡単になるという効果がある。
【００６４】
請求項１０及び請求項１１に記載の発明によれば、負荷両端の電圧と、前記ＤＣ−ＤＣ電源部の出力電圧と負荷の両端電圧の差電圧Ｖｙは、
（ＤＣ−ＤＣ電源部の出力電圧）＝（負荷両端の電圧）＋（差電圧Ｖｙ）
で与えられる。負荷両端の電圧が増加すると前記差電圧Ｖｙは減少し、ＤＣ−ＤＣ電源部及び電流出力部の消費電力の上昇を抑制する。これによって、消費エネルギーの低損失を実現できる。外部負荷が大きくなると電流出力部とＤＣ−ＤＣ電源部は低損失の方向に動作する。
外部負荷をある範囲に制限すると、最大負荷において電流出力部の動作に必要な電圧が確保される。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の一実施例の動作を説明するための特性図である。
【図３】本発明の動作説明図である。
【図４】本発明の動作説明図である。
【図５】本発明の動作説明図である。
【図６】本発明の動作説明図である。
【図７】従来の電流出力回路の構成図である。
【符号の説明】
１　制御部
２　制御信号発生部
３　制御装置
４　ＤＣ−ＤＣ電源部
６　電流出力部
１１　ＲＳフリップフロップ回路
１２、１３　コンパレータ
１４　ＲＣ回路
２１、６４、６５　ＯＰアンプ
２４、４２、６７　ＦＥＴ
２７　ツェナダイオード
１５〜１７、２２、２３、２５、２６　抵抗
【図１】
2004147481.tif 000003
【図２】
2004147481.tif 000004
【図３】
2004147481.tif 000005
【図４】
2004147481.tif 000006
【図５】
2004147481.tif 000007
【図６】
2004147481.tif 000008
【図７】
2004147481.tif 000009