(57)【要約】【課題】能力の小さいＣＰＵを用いた場合には２つの入力信号の位相差を１箇所しか計測できず、前記入力信号間の位相差を連続的に複数箇所について計測し平均化するには負荷が重いという課題があった。【解決手段】入力タイミング信号Ｓ４が出力されている状態において、カウンタ４が出力する計数値を入力信号Ｓ１と入力信号Ｓ２との間で位相差が発生した回数で除算することで、入力信号Ｓ１と入力信号Ｓ２との間の位相差の平均値を求めることが出来、また、この除算手段は、ハードウェアまたはソフトウェアにより実現されており、散発的に入力する前記入力信号の平均化された位相差を能力の小さなＣＰＵ５を用いて検出可能にする。【選択図】        図１
2004205346.tif 000002
【特許請求の範囲】
【請求項１】
入力信号間の位相差をディジタル的に検出する位相差検出回路において、
少なくともいずれか一方が断続的に入力される入力信号間の位相差情報を抽出する位相差情報抽出回路と、
前記位相差情報抽出回路が抽出した前記位相差情報と、前記入力信号間の位相差を平均化する期間を規定する期間規定信号とをもとに、前記期間内における平均化された前記入力信号間の位相差を検出する平均化位相差検出手段と
を備えたことを特徴とする位相差検出回路。
【請求項２】
平均化位相差検出手段は、期間規定信号をもとに規定される期間内における位相差情報抽出回路が抽出した位相差情報に応じたパルス数の総和を求める計数回路と、前記計数回路が求めた前記位相差情報に応じたパルス数の総和を、前記期間内に前記位相差情報抽出回路が位相差情報を抽出した回数をもとに平均化する演算処理を行う演算手段とを備えたことを特徴とする請求項１記載の位相差検出回路。
【請求項３】
平均化位相差検出手段は、期間規定信号をもとに規定される期間内における位相差情報抽出回路が抽出した位相差情報に応じたパルス数を、入力信号の遅れまたは進みに応じ加算または減算し、前記期間内において平均化した前記入力信号間の位相差を検出する計数回路を備えたことを特徴とする請求項１記載の位相差検出回路。
【請求項４】
入力信号間の位相差をディジタル的に検出する位相差検出回路において、
少なくともいずれか一方が断続的に入力される各入力信号について、基準クロックとの位相差情報を抽出する位相差情報抽出回路と、
前記各入力信号について前記位相差情報抽出回路が抽出した前記位相差情報と、前記各入力信号の位相差情報を平均化する期間を規定する期間規定信号とをもとに、前記期間内における平均化された前記各入力信号の位相差情報を検出し、さらに前記検出した各入力信号の位相差情報の差分を求め、前記期間内における平均化された前記入力信号間の位相差を検出する平均化位相差検出手段と
を備えたことを特徴とする位相差検出回路。
【請求項５】
超音波の送信から受信に到る超音波経路長の等しい、超音波発振子と超音波受信子との組を複数備え、送信された前記超音波を反射する反射物体に対する相対的な角度量を、前記反射物体により反射した超音波を前記各組の超音波受信子が受信することで得られた入力信号間の位相差をもとに検出する傾斜角度測定装置において、
前記各組の超音波受信子が前記反射物体から反射された超音波を受信することで得られた、少なくともいずれか一方が断続的に入力される入力信号間の位相差をディジタル的に検出する請求項１から請求項４のうちのいずれか１項記載の位相差検出回路と
を備えたことを特徴とする傾斜角度測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、断続的に入力する信号間の平均化した位相差を検出する位相差検出回路および、その位相差検出回路を利用した傾斜角度測定装置に関するものである。
【０００２】
【従来の技術】
従来の位相差検出回路では、２つのディジタル信号が入力信号として入力され、コンデンサに直列に接続された抵抗を介して前記コンデンサへ電圧を印加する電圧手段と、前記入力信号に応じて前記コンデンサへ２種の電圧を印加し、前記入力信号のパルスが欠損した場合には、前記コンデンサへの電圧印加を停止すべく前記電圧印加手段の制御を行う制御手段を備え、前記入力信号の一部が欠損されたときにも、安定した位相誤差電圧を得るように構成している（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開昭５８−１７５３１９号公報（第２図）
【０００４】
【発明が解決しようとする課題】
従来例はアナログ電圧によって位相差を出力する為に、温度や経年変化によるアナログ的な誤差が発生する。また出力をＣＰＵに入力する為にはＤ／Ａコンバータが必要となり、誤差を増す要因となる。また初段から２信号をＣＰＵに取り込み、２つの入力信号の位相差を時間差と見ることで、前述の従来の位相差検出回路をＣＰＵにより代替させることは容易であり、また、前記２つの入力信号の位相差をディジタル的に保持することで、前記入力信号が途絶えてもその直前の値を出力し続けることは容易であり、散発的な入力信号であっても対応することは可能であるが、能力の小さいＣＰＵを用いた場合には前記２つの入力信号の位相差を１箇所しか計測できず、前記２つの入力信号の位相差を連続的に複数箇所について計測し平均化する機能がなく、この２つの入力信号の位相差の連続的な複数箇所についての計測とその平均化には対応できないという課題があった。
【０００５】
この発明は、上記のような課題を解決するためになされたものであって、能力の小さいＣＰＵを使用して、散発的に入力する入力信号の平均化された位相差を検出できる位相差検出回路を得ることを目的とする。
【０００６】
また、この発明は、超音波センサを用いたときの超音波受信子から散発的に入力される入力信号について、能力の小さいＣＰＵを使用して検出した任意期間内の平均化された位相差を利用し、反射物体に対する相対的な角度量を検出できる傾斜角度測定装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る位相差検出回路は、入力信号間の位相差をディジタル的に検出する位相差検出回路において、少なくともいずれか一方が断続的に入力される入力信号間の位相差情報を抽出する位相差情報抽出回路と、前記位相差情報抽出回路が抽出した前記位相差情報と、前記入力信号間の位相差を平均化する期間を規定する期間規定信号とをもとに、前記期間内における平均化された前記入力信号間の位相差を検出する平均化位相差検出手段とを備えたものである。
【０００８】
この発明に係る傾斜角度測定装置は、超音波の送信から受信に到る超音波経路長の等しい、超音波発振子と超音波受信子との組を複数備え、送信された前記超音波を反射する反射物体に対する相対的な角度量を、前記反射物体により反射した超音波を前記各組の超音波受信子が受信することで得られた入力信号間の位相差をもとに検出する傾斜角度測定装置において、前記各組の超音波受信子が前記反射物体から反射された超音波を受信することで得られた、少なくともいずれか一方が断続的に入力される入力信号間の位相差をディジタル的に検出する位相差検出回路とを備えたものである。
【０００９】
【発明の実施の形態】
以下、この発明の一形態について説明する。
実施の形態１．
図１は、この実施の形態１の位相差検出回路の構成を示す回路図であり、入力信号Ｓ１および入力信号Ｓ２を比較し、前記入力信号間の位相差に応じた幅のパルス信号を出力する排他的論理和回路（位相差情報抽出回路）１、前記排他的論理和回路１の出力と発振回路３が出力する基準クロック信号と不図示のマイクロコンピュータから与えられる入力タイミング信号Ｓ４との論理積を演算し、その演算結果を信号Ｓ５として出力するＡＮＤ回路（位相差情報抽出回路）２と、前記ＡＮＤ回路２が出力する信号Ｓ５を計数するカウンタ（平均化位相差検出手段、計数回路）４とを備えている。なお、符号５は、カウンタ４が出力する計数値を前記位相差が発生した回数で除算する例えば能力の小さなＣＰＵ（平均化位相差検出手段、演算手段）である。
【００１０】
次に動作について説明する。
図２は、図１に示した位相差検出回路の動作を示すタイミングチャートであり、以下、このタイミングチャートに従って動作を説明する。
図２（イ）は入力信号Ｓ１の信号波形を示し、また同図（ロ）は入力信号Ｓ２の信号波形を示している。排他的論理和回路１からは、前記入力信号Ｓ１と入力信号Ｓ２との排他的論理和結果（ＥｘＯＲ）が出力され、この排他的論理和結果と発振回路３が出力する基準クロック信号と、同図（ハ）に示す入力タイミング信号Ｓ４との論理積がＡＮＤ回路２により演算され、同図（二）に示す信号Ｓ５としてカウンタ４へ出力され、前記カウンタ４からは前記信号Ｓ５の計数結果が出力される。同図（ホ）はカウンタ４が出力する前記信号Ｓ５の計数結果を示す。
入力タイミング信号Ｓ４は、入力信号Ｓ１と入力信号Ｓ２との位相差を検出する区間を規定する信号であり、信号Ｓ５は、入力タイミング信号Ｓ４が出力されている状態における、入力信号Ｓ１と入力信号Ｓ２との位相差時間に相当する数の前記基準クロック信号である。従って、排他的論理和回路１から入力信号Ｓ１と入力信号Ｓ２との排他的論理和結果が出力され、また発振回路３から基準クロック信号が出力されていても、入力タイミング信号Ｓ４が出力されていない状態では、ＡＮＤ回路２の出力は“Ｌｏｗレベル”を維持し、カウンタ４の計数値は変化しない。
入力タイミング信号Ｓ４が出力されている状態において、入力信号Ｓ１と入力信号Ｓ２との間で位相差が発生した回数は、図２に示すタイミングチャートの例では４回であり、前記カウンタ４が出力する計数値を前記位相差が発生した回数４で除算すれば、入力信号Ｓ１と入力信号Ｓ２との位相差の平均値は容易に求められる。また、この除算手段は、ハードウェアまたはソフトウェアにより実現でき、能力の小さなＣＰＵ５を用いても散発的に入力する入力信号の平均化された位相差を容易に検出できる。
【００１１】
以上のように、この実施の形態１によれば、能力の小さなＣＰＵを用る場合であっても、２つの入力信号Ｓ１、Ｓ２の位相差を連続的に複数箇所について計測し、その位相差の平均値を求めることが可能になる位相差検出回路が得られる効果がある。
【００１２】
実施の形態２．
次に、この実施の形態２の位相差検出回路について説明する。
図３は、この実施の形態２の位相差検出回路の構成を示す回路図であり、図１と同一または相当の部分については同一の符号を付し説明を省略する。
この位相差検出回路では、ＡＮＤ回路２が出力する信号Ｓ５を計数するカウンタはアップダウンカウンタ１１であり、アップカウント、ダウンカウントを設定するための入力端子へ供給される信号Ｓ６が“Ｌｏｗレベル”のときアップカウンタとして機能し、また前記入力端子へ供給される信号Ｓ６が“Ｈｉｇｈレベル”のときダウンカウンタとして機能する。
また、この位相差検出回路は、入力信号Ｓ２を反転させるインバータ回路２１と、入力信号Ｓ２の立ち上がりエッジおよび立下りエッジを検出するためのコンデンサ１４と抵抗１５、前記立ち上がりエッジを選択して出力するダイオード１６を備えている。さらにインバータ回路２１により反転された入力信号Ｓ２の立ち上がりエッジおよび立下りエッジを検出するためのコンデンサ２２と抵抗２３、前記立ち上がりエッジを選択して出力するダイオード２４を備えている。ダイオード１６およびダイオード２４のカソード側は抵抗３９およびＤフリップフロップ（平均化位相差検出手段）２５のクロック入力端子へ接続されている。
また、排他的論理和回路１とグラントとの間には、抵抗１２とコンデンサ１３とによる遅延回路が配置されており、前記抵抗１２と前記コンデンサ１３との接続個所は前記Ｄフリップフロップ２５のデータ入力端子へ接続されている。
【００１３】
次に動作について説明する。
図４は、図３に示した位相差検出回路の動作を示すタイミングチャートであり、以下、このタイミングチャートに従って動作を説明する。
入力信号Ｓ１、入力信号Ｓ２およびＡＮＤ回路２が出力する信号Ｓ５については、前記実施の形態１で説明した入力信号Ｓ１、入力信号Ｓ２および信号Ｓ５と同一である。この実施の形態２の位相差検出回路では、アップダウンカウンタ１１のアップカウント動作とダウンカウント動作が、入力信号Ｓ１と入力信号Ｓ２との間の位相差の遅れ、進みに応じて切り替えられ、入力信号Ｓ１に対し入力信号Ｓ２の位相が進んでいるときにはアップダウンカウンタ１１はアップカウント動作、入力信号Ｓ１に対し入力信号Ｓ２の位相が遅れているときにはアップダウンカウンタ１１はダウンカウント動作となる。
図４のタイミングチャートに示すように、入力信号Ｓ１に対し入力信号Ｓ２の位相が進んでいるときには、Ｄフリップフロップ２５のデータ入力端子には、図４（ニ）に示すような、入力信号Ｓ１と入力信号Ｓ２の位相差に応じたパルス幅のパルス信号が前記積分回路によりわずかに遅延した矩形波Ｓ３が印加されており、また、このときＤフリップフロップ２５のクロック入力端子へ供給されているクロック信号は入力信号Ｓ２の立ち上がりと立ち下がりのタイミングで出力される。入力信号Ｓ２の立ち上がりと立ち下がりのタイミングと図４（ニ）に示す遅延波形Ｓ３とから明らかなように、Ｄフリップフロップ２５へは前記遅延波形Ｓ３の“Ｌｏｗレベル”が読み込まれることになって、Ｄフリップフロップ２５からは“Ｌｏｗレベル”の信号Ｓ６が出力され、アップダウンカウンタ１１はアップカウント動作を行なっている。
入力信号Ｓ１に対し入力信号Ｓ２の位相が進んでいる状態から遅れている状態へ時刻Ｔｔにおいて移行すると、時刻Ｔｔにおける入力信号Ｓ２の立ち上がりのタイミングと図４（ニ）に示す遅延波形Ｓ３とから明らかなように、Ｄフリップフロップ２５へは前記遅延波形Ｓ３の“Ｈｉｇｈレベル”が読み込まれることになって、Ｄフリップフロップ２５からは“Ｈｉｇｈレベル”の信号Ｓ６が出力され、アップダウンカウンタ１１はダウンカウント動作を行うようになる。
従って、図４のタイミングチャートに示す例では、アップダウンカウンタ１１は時刻Ｔｔまではその計数値を増加させ、時刻Ｔｔを過ぎるとその計数値を減少させ、入力タイミング信号Ｓ４が“Ｈｉｇｈレベル”から“Ｌｏｗレベル”へ変化したときのアップダウンカウンタ１１の計数値が出力される。このときアップダウンカウンタ１１から出力されている計数値の符号が正であれば入力信号Ｓ１に対し入力信号Ｓ２の位相が進んでいる状態が入力信号Ｓ２の位相が遅れている状態より多く発生し、また計数値の符号が負であれば、入力信号Ｓ１に対し入力信号Ｓ２の位相が遅れている状態が入力信号Ｓ２の位相が進んでいる状態より多く発生したことが判定できる。
このように、アップダウンカウンタ１１の計数値は、入力信号Ｓ１と入力信号Ｓ２との間の位相差に応じて増減するため、入力タイミング信号Ｓ４のパルス幅を大きくして入力信号Ｓ１と入力信号Ｓ２との間の平均化した位相差を広範囲で検出できる。
【００１４】
実施の形態３．
次に、この実施の形態３の位相差検出回路について説明する。
図５は、この実施の形態３の位相差検出回路の構成を示す回路図であり、図３と同一または相当の部分については同一の符号を付し説明を省略する。
この実施の形態３の位相差検出回路は、排他的論理和回路１による位相差検出信号がＬからＨに変化するきっかけが、入力信号Ｓ１と入力信号Ｓ２のどちらの変化によるものか判定でき、入力信号Ｓ１と入力信号Ｓ２のどちらが先か、つまり遅れ、進みの判定がＳ１とＳ２どちらの信号からも得られるため、高い精度で広い範囲の位相差を検出できるものである。
この位相差検出回路でも、ＡＮＤ回路２が出力する信号Ｓ５を計数するカウンタはアップダウンカウンタ１１であり、アップカウント、ダウンカウントを設定するための入力端子へ供給される信号Ｓ６が“Ｌｏｗレベル”のときアップカウンタとして機能し、また前記入力端子へ供給される信号Ｓ６が“Ｈｉｇｈレベル”のときダウンカウンタとして機能する。
また、この位相差検出回路は、入力信号Ｓ１を反転させるインバータ回路３１と、入力信号Ｓ１の立ち上がりエッジおよび立下りエッジを検出するためのコンデンサ２７と抵抗２８、前記立ち上がりエッジを選択して出力するダイオード２９を備えている。さらにインバータ回路３１により反転された入力信号Ｓ１の立ち上がりエッジおよび立下りエッジを検出するためのコンデンサ３２と抵抗３３、前記立ち上がりエッジを選択して出力するダイオード３４を備えている。ダイオード２９およびダイオード３４のカソード側は抵抗３８およびセットリセットフリップフロップ（平均化位相差検出手段）３５のセット入力端子へ接続されている。また、前記実施の形態２で説明したダイオード１６およびダイオード２４のカソード側はセットリセットフリップフロップ３５のリセット入力端子へ接続されている。また、前記セットリセットフリップフロップ３５の出力は、Ｄフリップフロップ２５のデータ入力端子へ接続されている。
また、排他的論理和回路１の出力側とグランドとの間には、抵抗３６とコンデンサ３７による遅延回路が配置されており、前記抵抗３６と前記コンデンサ３７との接続個所は前記Ｄフリップフロップ２５のクロック入力端子へ接続されている。
【００１５】
次に動作について説明する。
図６は、図５に示した位相差検出回路の動作を示すタイミングチャートであり、以下、このタイミングチャートに従って動作を説明する。
図６（ハ）に示す波形は、排他的論理和回路１の出力が前記遅延回路へ供給されたときの抵抗３６とコンデンサ３７との接続点における波形であり、この波形で示される信号Ｓ９がＤフリップフロップ２５のクロック入力端子へ供給される。一方、セットリセットフリップフロップ３５は、入力信号Ｓ１の立ち上がりエッジおよび立ち下がりエッジから生成されるパルス信号によりセットされ、また、入力信号Ｓ２の立ち上がりエッジおよび立ち下がりエッジから生成されるパルス信号によりリセットされる。同図（ニ）は、このセットリセットフリップフロップ３５から出力される信号Ｓ８の波形を示す。この信号Ｓ８は、Ｄフリップフロップ２５のデータ入力端子へ供給される。従って、入力信号Ｓ１と入力信号Ｓ２との間の遅れ、進みの関係が逆転し、入力信号Ｓ１に対し入力信号Ｓ２の位相が進んでいる状態から遅れている状態へ時刻Ｔｔにおいて移行すると、信号Ｓ９のエッジでデータ入力端子へ供給されている信号Ｓ８の“Ｈｉｇｈレベル”がＤフリップフロップ２５へ読み込まれ、それまで“Ｌｏｗレベル”を出力していたＤフリップフロップ２５からは“Ｈｉｇｈレベル”が出力され、アップダウンカウンタ１１はアップカウント動作からダウンカウント動作へ移行する。
また、入力信号Ｓ１に対し入力信号Ｓ２の位相が遅れている状態から進んでいる状態へ移行すると、信号Ｓ９のエッジでデータ入力端子へ供給されている信号Ｓ８の“Ｌｏｗレベル”がＤフリップフロップ２５へ読み込まれ、それまで“Ｈｉｇｈレベル”を出力していたＤフリップフロップ２５からは“Ｌｏｗレベル”が出力され、アップダウンカウンタ１１はダウンカウント動作からアップカウント動作へ移行する。
【００１６】
図６のタイミングチャートに示す例では、アップダウンカウンタ１１は時刻Ｔｔまではその計数値を増加させ、時刻Ｔｔを過ぎるとその計数値を減少させ、入力タイミング信号Ｓ４が“Ｈｉｇｈレベル”から“Ｌｏｗレベル”へ変化したときのアップダウンカウンタ１１の計数値が出力される。このときアップダウンカウンタ１１から出力されている計数値の符号が正であれば入力信号Ｓ１に対し入力信号Ｓ２の位相が進んでいる状態が、遅れている状態より多く発生し、また計数値の符号が負であれば、入力信号Ｓ１に対し入力信号Ｓ２の位相が遅れている状態が、進んでいる状態より多く発生したことが判定できる。
【００１７】
このように、入力信号Ｓ１の各エッジから生成したパルス信号によりセットリセットフリップフロップ３５をセットし、また、入力信号Ｓ２の各エッジから生成したパルス信号によりセットリセットフリップフロップ３５をリセットし、入力信号Ｓ１と入力信号Ｓ２とのどちらが先に入力されているかをセットリセットフリップフロップ３５により判定し、セットリセットフリップフロップ３５の出力と排他的論理和回路１の出力する信号Ｓ９とをＤフリップフロップ２５へ出力することで、前記信号Ｓ９である位相差信号が発生する直前の入力信号Ｓ１と入力信号Ｓ２のタイミングから入力信号Ｓ１と入力信号Ｓ２の遅れ、進みを判定するため、この実施の形態３では、高い精度でかつ広範囲に入力信号Ｓ１と入力信号Ｓ２との間の平均化した位相差を検出できる。
【００１８】
実施の形態４．
次に、上記の各実施の形態のいずれかの位相差検出回路を利用した傾斜角度測定装置について説明する。この実施の形態４の傾斜角度測定装置は、前記実施の形態２において説明した位相差検出回路を利用している。
図７は、この実施の形態４の傾斜角度測定装置の構成を示す回路図であり、図７において図２と同一または相当の部分については同一の符号を付し説明を省略する。この傾斜角度測定装置は、超音波発振子４１と超音波受信子４２と超音波受信子４３を備えている。また、発振回路３から出力される基準クロック信号を１／５００分周し、２０ｋＨｚのパルス信号へ変換する分周回路４４と、前記分周回路４４の出力と出力タイミング信号とを論理積演算し、前記出力タイミング信号が供給されている期間のみ前記分周回路４４の出力を前記超音波発振子４１へ出力するＡＮＤ回路４５とを備えている。また、超音波受信子４２の出力端子は排他的論理和回路１の一方の入力端子へ接続され、超音波受信子４３の出力端子は排他的論理和回路１の他方の入力端子へ接続されている。
【００１９】
次に動作について説明する。
この傾斜角度測定装置は、発振回路３において発振させた１０ＭＨｚの基準クロック信号を分周回路４４にて分周し、２０ＫＨｚのパルス信号に変換し、超音波発振子４１へ供給し、超音波発振子４１を振動させ、発生させた超音波を反射物体へ向けて発射する。そして、反射物体から反射して戻ってきた超音波を超音波受信子４２と超音波受信子４３とで受信する。超音波受信子４２は受信した超音波を電気的な入力信号Ｓ１として出力し、また、超音波受信子４３は入力信号Ｓ２として出力する。
なお、この傾斜角度測定装置に利用されている位相差検出回路については、前記実施の形態２において詳しく説明したのでここでは説明を省略するが、この実施の形態４の傾斜角度測定装置では、入力信号Ｓ１と入力信号Ｓ２との平均的な位相差を検出することで、反射物体とこの傾斜角度測定装置との相対的な角度を検出できる。
【００２０】
以上のように、この実施の形態４によれば、入力信号Ｓ１と入力信号Ｓ２との位相差を複数区間について平均化して検出できるため、温度差や対流による空気のゆらぎによる誤差を緩和でき、反射物体とこの傾斜角度測定装置との相対的な角度を検出できる。
【００２１】
実施の形態５．
次に、この実施の形態８の傾斜角度測定装置について説明する。
反射物体と超音波発振子、反射物体と超音波受信子との間の空気が流れる場合、前記実施の形態４の傾斜角度測定装置のように１つの超音波発振子４１から発射される２経路の超音波をそれぞれの超音波受信子で受信する構成では、風に吹く方向により一方の経路が短縮され、他方の経路は伸張し、各経路が変化して、入力信号Ｓ１と入力信号Ｓ２の位相差も変化して誤差を生じ易いため、この実施の形態５の傾斜角度測定装置では、風による誤差を回避するため、送信から受信に至る経路長の等しい超音波発振子と超音波受信子の組み合わせを２組用意する。
【００２２】
図８は、この実施の形態５の傾斜角度測定装置の構成を示す回路図であり、図８において図７と同一または相当の部分については同一の符号を付し説明を省略する。この実施の形態５の傾斜角度測定装置では、前記実施の形態４の分周回路４４が１／２５０分周回路５１と１／２分周回路５２により構成されている。そして、前記１／２５０分周回路５１の４０ＫＨｚの分周出力がＤフリップフロップ２５のクロック入力端子へ供給される。また、ＡＮＤ回路４５の出力側は、排他的論理和回路１の他方の入力端子と、切り替えスイッチ（動作切替え回路）５３の可動片側の端子へ接続されている。また、切り替えスイッチ５３の固定接点側の一方の端子は超音波発振子５４の入力端子と接続されている。また、切り替えスイッチ５３の固定接点側の他方の端子は超音波発振子５５の入力端子と接続されている。超音波発振子５４から発射され反射物体で反射された超音波を受信する超音波受信子５７の出力端子は、切り替えスイッチ（動作切替え回路）５８の固定接点側の一方の端子と接続され、また、超音波発振子５５から発射され反射物体で反射された超音波を受信する超音波受信子５６の出力端子は、切り替えスイッチ５８の固定接点側の他方の端子と接続されている。切り替えスイッチ５８の可動片側の端子は、排他的論理和回路１の一方の入力端子と接続されている。
【００２３】
次に動作について説明する。
この傾斜角度測定装置では、超音波発振子５４と超音波受信子５７からなる超音波センサと、超音波発振子５５と超音波受信子５６とからなる超音波センサ、２組の超音波センサを互いに相手の組の超音波信号が干渉しないように交互に動作させる。そして、ＡＮＤ回路４５が出力する２０ＫＨｚのパルス信号を基準クロックにして、切り替えスイッチ５３と切り替えスイッチ５８を同時に切り替え、前記基準クロックを超音波発振子５４と超音波発振子５５へ交互に供給し、またこれと同時に前記基準クロックを排他的論理和回路１の他方の入力端子へ供給する。そして、２０ＫＨｚを基準クロックとして、超音波受信子５６が超音波を受信し排他的論理和回路１へ出力する入力信号Ｓ１の前記基準クロックに対する位相差を検出する。また、超音波受信子５７が超音波を受信し排他的論理和回路１へ出力する入力信号Ｓ２の前記基準クロックに対する位相差を検出する。これら位相差はアップダウンカウンタ１１の出力として得られる。そしてさらに、基準クロックに対する前記各位相差間の差を計算し、前記入力信号Ｓ１と前記入力信号Ｓ２とを排他的論理和回路１において同時に処理した場合と同等な位相差を検出する。
このように、互いに相手の組の超音波信号が干渉しないように２組の超音波センサを交互に動作させ、同時に入力されない複数の入力信号間の位相差を容易に検出でき、反射物体とこの傾斜角度測定装置との相対的な角度を検出できる。
【００２４】
なお、以上説明した実施の形態４、実施の形態５では、位相差検出回路を傾斜角度測定装置に利用した場合について説明したが、例えば、発電した電力を電力会社へ買電する場合に必要となる、発電機で発電した電力と、電力会社側から供給されている電力との間の位相を整合させる必要があるが、このような場合に前記両者の位相を検出し調べるのに用いても有効である。
【００２５】
【発明の効果】
以上のように、この発明によれば、少なくともいずれか一方が断続的に入力される入力信号間の位相差情報を抽出する位相差情報抽出回路と、前記位相差情報抽出回路が抽出した前記位相差情報と、前記入力信号間の位相差を平均化する期間を規定する期間規定信号とをもとに、前記期間内における平均化された前記入力信号間の位相差を検出する平均化位相差検出手段とを備えるように構成したので、能力の小さいＣＰＵを使用し、散発的に入力する入力信号について、任意期間内の平均化された位相差を検出できる効果がある。
【００２６】
この発明によれば、各組の超音波受信子が反射物体から反射された超音波を受信することで得られた、少なくともいずれか一方が断続的に入力される入力信号間の位相差情報を抽出する位相差をディジタル的に検出する請求項１から請求項４のうちのいずれか１項記載の位相差検出回路とを備えるように構成したので、超音波受信子から散発的に入力される入力信号について、能力の小さいＣＰＵを使用して検出した任意期間内の平均化された位相差を利用し、反射物体に対する相対的な角度量を検出できる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１の位相差検出回路の構成を示す回路図である。
【図２】この発明の実施の形態１の位相差検出回路の動作を示すタイミングチャートである。
【図３】この発明の実施の形態２の位相差検出回路の構成を示す回路図である。
【図４】この発明の実施の形態２の位相差検出回路の動作を示すタイミングチャートである。
【図５】この発明の実施の形態３の位相差検出回路の構成を示す回路図である。
【図６】この発明の実施の形態３の位相差検出回路の動作を示すタイミングチャートである。
【図７】この発明の実施の形態４の傾斜角度測定装置の構成を示す回路図である。
【図８】この発明の実施の形態５の傾斜角度測定装置の構成を示す回路図である。
【符号の説明】
１  排他的論理和回路（位相差情報抽出回路）、２，４５  ＡＮＤ回路（位相差情報抽出回路）、４  カウンタ（平均化位相差検出手段、計数回路）、５  ＣＰＵ（平均化位相差検出手段、演算手段）、１１  アップダウンカウンタ、１２，１５，２３，３３，３６，３８，３９  抵抗、１６，２４，２９，３４  ダイオード、１３，２２，３２，３７  コンデンサ、２１，３１  インバータ回路、２５  Ｄフリップフロップ（平均化位相差検出手段）、３５  セットリセットフリップフロップ（平均化位相差検出手段）、４１，５４，５５  超音波発振子、４２，４３，５６，５７  超音波受信子、４４，５１，５２  分周回路、５３，５８  切り替えスイッチ（動作切替え回路）。
【図１】
2004205346.tif 000003
【図２】
2004205346.tif 000004
【図３】
2004205346.tif 000005
【図４】
2004205346.tif 000006
【図５】
2004205346.tif 000007
【図６】
2004205346.tif 000008
【図７】
2004205346.tif 000009
【図８】
2004205346.tif 000010