(57)【要約】【課題】ＳＯＩウェーハ及びその製造方法を提供する。【解決手段】素子形成領域を定義するために形成された素子分離用絶縁膜を含む第１半導体基板と、該第１半導体基板上の素子形成領域に区域別に形成されたウェル領域及び埋没層と、第１半導体基板と接合され、相互対面する接合面に所定の接合用絶縁膜の形成された第２半導体基板とを含む。このように素子形成領域が定義され、埋没層とウェル領域との形成されたＳＯＩウェーハは、その上に形成される半導体装置のコストが節減でき、電気的特性が良好で、製品信頼性を向上できる。【選択図】　図１
2004040093.tif 000002
【特許請求の範囲】
【請求項１】
素子形成領域を定義するために形成された素子分離用絶縁膜を含む第１半導体基板と、
前記第１半導体基板上の前記素子形成領域に区域別に形成されたウェル領域及び埋没層と、
前記第１半導体基板と接合され、前記素子分離用絶縁膜の下部と接触して素子形成領域の下部を電気的に遮断するようにＳＯＩ絶縁膜の形成された第２半導体基板と、を含むことを特徴とするＳＯＩウェーハ。
【請求項２】
前記素子分離用絶縁膜はトレンチ型のシリコン酸化膜であることを特徴とする請求項１に記載のＳＯＩウェーハ。
【請求項３】
前記ウェル領域及び埋没層はＮＭＯＳ領域とＰＭＯＳ領域とに分離されていることを特徴とする請求項１に記載のＳＯＩウェーハ。
【請求項４】
前記ＮＭＯＳ領域にはＰウェルが、前記ＰＭＯＳ領域にはＮウェルが形成されていることを特徴とする請求項３に記載のＳＯＩウェーハ。
【請求項５】
前記ＳＯＩ絶縁膜はシリコン酸化膜であることを特徴とする請求項１に記載のＳＯＩウェーハ。
【請求項６】
前記第１半導体基板は、素子形成用であり、前記第２半導体基板は前記第１半導体基板を支持する支持基板であることを特徴とする請求項１に記載のＳＯＩウェーハ。
【請求項７】
ａ）第１半導体基板及び第２半導体基板を用意して前記第２半導体基板上に接合用絶縁膜を形成し、前記第１半導体基板の前面に素子分離用絶縁膜を形成して素子形成領域を形成する段階と、
ｂ）前記素子形成領域にＰウェルとＮウェルとを形成するためにイオン注入する段階と、
ｃ）前記第１半導体基板と前記第２半導体基板との前面を対向させて仮接合する段階と、
ｄ）前記接合された第１及び第２半導体基板を所定温度以上に加熱して完全に接合する段階と、
ｅ）前記第１半導体基板の背面のベアシリコンを前記素子分離用絶縁膜レベルまで研磨して除去し、素子形成領域を形成する段階と、を含むことを特徴とするＳＯＩウェーハの製造方法。
【請求項８】
前記ａ）段階は、
前記第１半導体基板表面上にマスク用絶縁膜を形成する段階と、
前記マスク用絶縁膜及び前記第１半導体基板上に素子分離用トレンチを形成する段階と、
前記素子分離用トレンチを埋没できるようにトレンチ充填用絶縁膜を形成する段階と、
前記トレンチ充填用絶縁膜を所定の平坦化工程を利用して前記マスク用絶縁膜レベルまで平坦に除去してトレンチ内にのみ前記トレンチ充填用絶縁膜を充填する段階と、を含むことを特徴とする請求項７に記載のＳＯＩウェーハの製造方法。
【請求項９】
前記マスク用絶縁膜はシリコン酸化膜を含むことを特徴とする請求項８に記載のＳＯＩウェーハの製造方法。
【請求項１０】
前記マスク用絶縁膜はシリコン窒化膜をさらに含むことを特徴とする請求項９に記載のＳＯＩウェーハの製造方法。
【請求項１１】
前記トレンチ充填用絶縁膜はシリコン酸化膜であることを特徴とする請求項８に記載のＳＯＩウェーハの製造方法。
【請求項１２】
前記平坦化工程は化学的機械研磨法を利用することを特徴とする請求項８に記載のＳＯＩウェーハの製造方法。
【請求項１３】
前記ａ）段階で、前記接合用絶縁膜はシリコン酸化膜であることを特徴とする請求項７に記載のＳＯＩウェーハの製造方法。
【請求項１４】
前記接合用絶縁膜は前記第２半導体基板のベアシリコンを熱的に酸化させて形成することを特徴とする請求項１３に記載のＳＯＩウェーハの製造方法。
【請求項１５】
前記ｂ）段階は、
Ｎウェルの形成される領域が開放されたパターンの形成されたフォトレジストを前記第１半導体基板上に形成する段階と、
前記フォトレジストをマスクとして利用してイオン注入法でＮ型不純物を前記第１半導体基板のベアシリコンに注入する段階と、
前記フォトレジストを除去する段階と、を含むことを特徴とするＳＯＩウェーハの製造方法。
【請求項１６】
前記ｂ）段階は、
前記第１半導体基板上にＰウェルの形成される領域が開放されたパターンの形成されたフォトレジストを形成する段階と、
前記フォトレジストをマスクとして利用してイオン注入法でＰ型不純物を前記第１半導体基板のベアシリコンに注入する段階と、
前記フォトレジストを除去する段階と、を含むことを特徴とする請求項８に記載のＳＯＩウェーハの製造方法。
【請求項１７】
前記Ｎ型不純物はＰ、Ａｓ、Ｓｂなどの５価イオンであることを特徴とする請求項１６に記載のＳＯＩウェーハの製造方法。
【請求項１８】
前記Ｐ型不純物はＢ及びＢＦ２のような３価元素であることを特徴とする請求項１６に記載のＳＯＩウェーハの製造方法。
【請求項１９】
前記ｃ）段階は、
前記第１半導体基板と前記第２半導体基板との前面が対向するように配置する段階と、
前記第１半導体基板と前記第２半導体基板との背面を垂直加圧する段階と、を含むことを特徴とする請求項７に記載のＳＯＩウェーハの製造方法。
【請求項２０】
前記第１半導体基板及び前記第２半導体基板が対向する面に所定の水蒸気を吸着させる段階を含むことを特徴とする請求項１９に記載のＳＯＩウェーハの製造方法。
【請求項２１】
前記ｄ）段階は、前記Ｎウェル及びＰウェル用として注入されたイオンがウェルを形成できる程度の温度以上で進めることを特徴とする請求項７に記載のＳＯＩウェーハの製造方法。
【請求項２２】
前記ｅ）段階は、
前記第１半導体基板の背面が研磨面になるように準備する段階と、
所定の研磨工程を利用して前記第１半導体基板の背面のベアシリコンを研磨する段階と、を含むことを特徴とする請求項７に記載のＳＯＩウェーハの製造方法。
【請求項２３】
前記ベアシリコンを研磨する段階は、グラインダを利用して前記第１半導体基板の背面をグラインディングする段階を含むことを特徴とする請求項２２に記載のＳＯＩウェーハの製造方法。
【請求項２４】
前記研磨工程は化学的機械研磨法を利用することを特徴とする請求項２２に記載のＳＯＩウェーハの製造方法。
【請求項２５】
前記平坦化工程は前記素子分離用絶縁膜を研磨ストッパとして利用することを特徴とする請求項２４に記載のＳＯＩウェーハの製造方法。
【請求項２６】
前記ｅ）段階以後に、半導体基板の表面に保護用絶縁膜を形成する段階をさらに含むことを特徴とする請求項７に記載のＳＯＩウェーハの製造方法。
【請求項２７】
前記保護用絶縁膜はシリコン酸化膜であることを特徴とする請求項２６に記載のＳＯＩウェーハの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）ウェーハ及びその製造方法に係り、特に２つの半導体基板を接合してＳＯＩ基板を形成するウェーハ接合法を利用して製造されたＳＯＩウェーハ及びその製造方法に関する。
【０００２】
【従来の技術】
素子が極度に高集積化するにつれて素子形成のための線幅が狭まって、これによって隣接形成された素子間の絶縁性能が問題となる。そして、半導体基板上に形成される素子は側傍への絶縁は機能するが、半導体基板の下部に延びたバルク領域への絶縁が潜在的に問題であった。それゆえに、比較的高電圧で作動するパワートランジスタやＲＦディバイスなどの半導体装置では素子間のパンチスルー（ｐｕｎｃｈ　ｔｈｒｏｕｇｈ）がよく生じる。そして、バルク領域への寄生トランジスタ及び寄生キャパシタなどの寄生パラメータが大きい問題となる。
【０００３】
このような問題を克服するために、一般的に素子の側傍だけではなく下部バルク領域も絶縁膜で遮断して素子形成領域を周辺素子から完全に電気的に絶縁させうるＳＯＩウェーハを使用する。ＳＯＩウェーハは、シリコン基板上に絶縁膜と単結晶シリコン膜とが順次に形成されている構造である。このようなＳＯＩウェーハの製造方法は、ウェーハ接合法とＳＩＭＯＸ（ｓｅｐａｒａｔｉｏｎ　ｂｙ　ｉｍｐｌａｎｔａｔｉｏｎ　ｏｆ　ｏｘｙｇｅｎ）法を利用して製造する方法などがある。
【０００４】
まず、ＳＩＭＯＸ法は半導体基板の所定深さに酸素をイオン注入した後、高温熱処理を経て半導体基板の中間層に絶縁膜としてシリコン酸化膜を形成することである。このような方法は素子が形成される部分に深刻な欠陥を発生させる。
【０００５】
ウェーハ接合法は、２つの半導体基板の表面にシリコン絶縁膜を形成して相互接合することによって、ＳＯＩウェーハを製造する方法である。ところが、このようなウェーハ接合法は、１つのウェーハを作るために２つの半導体基板を使用すべきである。そして、ＳＯＩウェーハ上に素子形成工程のためのウェルや素子分離工程を進行すべきなので、半導体基板に欠陥が多く陷入し、コスト高となる短所がある。
【０００６】
【発明が解決しようとする課題】
本発明は前記問題点を解決するために創案されたものであって、ＳＯＩウェーハを利用して半導体装置を製造する時、製造工程数を減少させ、シリコンエピタキシャル成長のような追加工程の要らないＳＯＩウェーハ及びその製造方法を提供するところにその目的がある。
【０００７】
【課題を解決するための手段】
本発明の目的を達成するために、本発明のＳＯＩウェーハは、素子形成領域を定義するために形成された素子分離用絶縁膜を含む第１半導体基板と、第１半導体基板上の素子形成領域に区域別に形成されたウェル領域及び埋没層と、第１半導体基板と接合され、素子分離用絶縁膜の下部と接触して素子形成領域の下部を電気的に遮断するように接合用絶縁膜の形成された第２半導体基板と、を含む。
【０００８】
ここで、素子分離用絶縁膜はトレンチ型のシリコン酸化膜であることが素子形成領域を深く形成でき、高集積化された半導体装置を形成し易い。
ウェル領域及び埋没層は素子の特性に合せてＮＭＯＳ領域とＰＭＯＳ領域とに分離されており、ＮＭＯＳトランジスタが形成されるＮＭＯＳ領域にはＰウェルが、ＰＭＯＳトランジスタの形成されるＰＭＯＳ領域にはＮウェルが形成される。
【０００９】
接合用絶縁膜は第１半導体基板上に形成されたシリコン酸化膜として通常熱的にベアシリコンを酸化させて形成することが望ましい。
第１半導体基板は素子形成用であり、第２半導体基板は薄膜化された第１半導体基板を下部で支持できるように支持基板の役割を果たす。
【００１０】
かかる構成を有する本発明のＳＯＩウェーハの製造方法は、まず、ａ）第１半導体基板及び第２半導体基板を用意して第２半導体基板上に接合用絶縁膜を形成し、第１半導体基板の前面に素子分離用絶縁膜を形成して素子形成領域を形成する。ｂ）前記素子形成領域にＰウェルとＮウェルとを形成するためにイオン注入する。ｃ）第１半導体基板と第２半導体基板とを相互全面を対向させて仮接合する。ｄ）接合された第１及び第２半導体基板を所定温度以上に加熱して完全に接合する。ｅ）第１半導体基板の背面のベアシリコンを素子分離用絶縁膜レベルまで研磨して除去し、素子形成領域の背面が露出するようにする。
【００１１】
ここで、ａ）段階は、第１半導体基板の表面上にパッド用絶縁膜を形成し、パッド用絶縁膜及び第１半導体基板上に素子分離用トレンチを形成する。素子分離用トレンチを埋没できるようにトレンチ充填用絶縁膜を形成する。トレンチ充填用絶縁膜を所定の平坦化工程を利用してパッド用絶縁膜レベルまで平坦に除去してトレンチ内にのみトレンチ充填用絶縁膜を残留させる。この時、パッド用絶縁膜はシリコン酸化膜を含むが、このパッド用絶縁膜はシリコン窒化膜をさらに含むこともできる。
【００１２】
そして、トレンチ充填用絶縁膜はシリコン酸化膜で形成されており、このシリコン酸化膜を平坦化する工程では化学的機械研磨法を利用することが半導体基板面に損傷を与えず、平坦度が高くて望ましい。
【００１３】
ａ）段階で、第２半導体基板上に形成される接合用絶縁膜はシリコン酸化膜であることが膜形成に容易で、以後の基板接合時の接着力に優れて望ましい。このような接合用絶縁膜は第２半導体基板のベアシリコンを熱的に酸化させて形成することが良質の膜が得られて望ましい。
【００１４】
ｂ）段階は、Ｎウェルの形成される領域が開放されたパターンの形成されたフォトレジストを形成し、パターニングされたフォトレジストをマスクとして利用してイオン注入法でＮ型不純物イオンを第１半導体基板のベアシリコンに注入する。そして、表面の半導体基板上のフォトレジストを除去する。その後、第１半導体基板上にＰウェル領域が開放されるようにパターニングされたフォトレジストを形成し、パターニングされたフォトレジストをマスクとして利用してイオン注入法でＰ型不純物イオンを第１半導体基板のベアシリコンに注入する。半導体基板上のフォトレジストを除去する。
【００１５】
ここで、上記のＰ型不純物及びＮ型不純物を注入する順序は替えて実行することもできる。
この時、Ｎ型不純物はＰ、Ａｓ、Ｓｂの５価イオンであり、Ｐ型不純物はＢ及びＢＦ２のような３価元素である。
【００１６】
ｃ）段階は、第１半導体基板と第２半導体基板との前面が対向するように配置し、第１半導体基板と第２半導体基板との背面を垂直加圧する。この時、第１半導体基板及び第２半導体基板の表面には所定の水蒸気膜が形成されるように水化処理するのが半導体基板を相互接合するに容易で望ましい。
【００１７】
ｄ）段階は、Ｎウェル及びＰウェル用に注入されたイオンがウェルを形成できる程度の温度以上で進めるのが不必要な熱処理工程を減らせて望ましい。
【００１８】
ｅ）段階は、第１半導体基板の背面が研磨面になるように準備し、所定の研磨工程を利用して第１半導体基板の背面のベアシリコンを研磨する。ここで、ベアシリコンを研磨する段階では、グラインダを利用して第１半導体基板の背面をグラインディングする段階を含むのが厚い半導体基板の背面を容易に除去できて望ましい。そして、研磨工程は化学的機械研磨法を利用するのが平坦精度を高められて望ましい。この時、平坦化工程は素子分離用絶縁膜を研磨ストッパに利用するのが平坦度を高められて有利である。
【００１９】
一方、ｅ）段階の以後に、半導体基板の表面に保護用絶縁膜を形成することが素子形成領域のベアシリコンの露出された部分を外部の不純物から保護できて望ましい。特に、保護用絶縁膜はシリコン酸化膜であることが有利である。
【００２０】
このように本発明のＳＯＩウェーハ及びその製造方法は、ＳＯＩウェーハを製造する時に既に素子分離用絶縁膜、ウェル及び埋没層が形成されており、半導体装置を製造するために必要な工程を大幅に減少させうる。それゆえに、ＳＯＩウェーハを利用して半導体装置を製造するためにかかるコストを節減できる。
【００２１】
【発明の実施の形態】
以下、図面に基づき、本発明を詳述する。しかし、次に例示する本発明の実施例は種々な他の形態に変形でき、本発明の範囲が次に詳述する実施例に限定されることではない。本発明の実施例は当業界で当業者に本発明をより完全に説明するために提供されるものである。
【００２２】
図１は、本発明によるＳＯＩウェーハの断面図である。
これを参照すれば、本発明によるＳＯＩウェーハは、素子が形成されるように素子形成領域を定義するために素子分離用絶縁膜１１０の形成された第１半導体基板１００ａと、この第１半導体基板１００ａと接合されて支持しつつＳＯＩ構造を形成するため表面にＳＯＩ絶縁膜１２０の形成された第２半導体基板１００ｂと、を含む。
【００２３】
ここで、素子分離用絶縁膜１１０は、第１半導体基板１００ａに所定深さのトレンチ（図示せず）を形成し、このトレンチ内にシリコン絶縁膜を充填して形成する。この時、シリコン絶縁膜はシリコン酸化膜である。かかるシリコン酸化膜は一般的に化学気相蒸着法で形成され、極端に狭幅の超高集積パターンではベアシリコンを熱的に酸化させて形成されたシリコン酸化膜である場合もある。
【００２４】
ウェル及び埋没層１０１ａ、１０１ｂは、素子形成領域に区域別にＮＭＯＳ及びＰＭＯＳトランジスタの形成される領域にＰウェル１０１ａとＮウェル１０１ｂとが区別されて形成される。それゆえに、後で半導体装置を形成するために素子形成工程を進行する時、ウェル形成工程かあるいは埋没層を形成するためのシリコンエピタキシャル成長の追加工程を進行する必要がない。
【００２５】
ＳＯＩ絶縁膜１２０は、全くパターンのない第２半導体基板１００ｂ上に所定厚さに形成されたシリコン絶縁膜と第１半導体基板１００ａの表面に形成された絶縁膜との結合体である。かかるシリコン酸化膜はドーピングされていないシリコン酸化膜を化学気相蒸着法で形成することもでき、第１及び第２半導体基板１００ａ、１００ｂを熱的に酸化させて形成することもできる。この時、ＳＯＩ絶縁膜１２０の厚さはＳＯＩ構造を形成する重要な構成要素として下部のベアシリコン１００ｂと上部に配置された第１半導体基板１００ａとの素子形成領域の間で電気的に十分に絶縁できる程度に形成する。
【００２６】
したがって、本発明のＳＯＩウェーハは、素子の側傍はもちろん下部領域まで安定的に電気的に絶縁された素子形成領域を得ることができる。
【００２７】
図２は、本発明のＳＯＩウェーハの製造方法を概略的に示す工程のフローチャートである。そして、図３ないし図１０は、本発明のＳＯＩウェーハの製造方法を順次に示す断面図である。図３ないし図１０を参照として図２を説明する。
【００２８】
図３を参照すれば、第１半導体基板１００ａと第２半導体基板１００ｂとを準備する（Ｓ１）。そして、素子が形成される第１半導体基板に素子分離用絶縁膜１１０を形成する（Ｓ１１）。
【００２９】
まず、第１半導体基板１００ａ上にマスク用絶縁膜（図示せず）を形成し、所定のフォト工程を経てマスク用絶縁膜上にトレンチパターンの形成されたフォトレジスト（図示せず）を形成する。パターニングされたフォトレジストをマスクとして利用してドライエッチングでマスク用絶縁膜と第１半導体基板１００ａとにトレンチパターンを形成してトレンチ（１１０、素子分離用絶縁膜と一致）を形成する。その後、所定の洗浄工程を利用してフォトレジストを除去する。このようにトレンチの形成された第１半導体基板１００ａ上にトレンチ充填用絶縁膜（１１０と同じ膜）を形成する。そして、化学的機械研磨法を利用してトレンチ充填用絶縁膜をマスク用絶縁膜の上部レベルまで平坦に除去し、トレンチ内部にのみトレンチ充填用絶縁膜を残留させて素子分離用絶縁膜１１０を形成して素子形成領域を定義する。そして、素子形成領域のベアシリコン上にパッド絶縁膜１２０ａを形成する。このパッド絶縁膜１２０ａは熱的酸化法で形成されたシリコン酸化膜でありうる。そして、イオン注入時、ベアシリコンに注入されたイオンが外方に拡散することを防止する役割を果たしたり、イオン注入時に発生するシリコン表面の損傷を減らしたりすることができてイオン注入時、金属イオンがドーピングされることを防止する。
【００３０】
図４及び図５を参照すれば、第１半導体基板１００ａ上にＮウェル、Ｐウェル及び埋没層のためのイオン注入をする（Ｓ１２）。
【００３１】
図４を参照すれば、第１半導体基板１００ａの表面にフォト工程を利用してＮウェル（図１の１０１ｂ）の形成される領域が開放されたパターンを有するフォトレジスト３１０を形成する。このパターニングされたフォトレジスト３１０をマスクとして利用してイオン注入法でＮ型不純物を、開放された部分の素子形成領域に注入する。洗浄工程を経てフォトレジスト３１０を除去する。Ｎ型不純物としては、原子価電子が５価のＰ、Ａｓ、Ｓｂのうちいずれか１つを適用でき、これらを混合して複数でイオン注入することもできる。
【００３２】
図５を参照すれば、フォト工程を利用して第１半導体基板１００ａ上にＰウェル（図１の１０１ａ）の形成される領域が開放されたパターンを有するフォトレジスト３２０を形成する。イオン注入法を利用して開放された素子形成領域にＰ型不純物を注入する。そして、所定の洗浄工程を経てフォトレジスト３２０を除去する。Ｐ型不純物は原子価電子が３価のＢ及びＢＦ２などを適用する。
【００３３】
一方、図４及び図５のイオン注入工程は、Ｎ型イオン注入とＰ型イオン注入との順序を便宜によって変更して注入できる。
【００３４】
その後、素子形成領域の表面に残留しているパッド絶縁膜１２０ａをウェットエッチングを利用して除去し、またその上にパッド絶縁膜１２０ａを形成する（Ｓ１３）。この時、パッド絶縁膜１２０ａは、今後接合工程時に相互接触する第２半導体基板１００ｂの接着用絶縁膜１２０ｂと結合されてＳＯＩ絶縁膜（図１の１２０）になる。
【００３５】
図６を参照すれば、第２半導体基板１００ｂ上に接合用絶縁膜１２０ｂを形成する（Ｓ２）。この時、接合用絶縁膜１２０ｂはシリコン酸化膜であることが、後で半導体基板の接合時、容易に接合されて接着力が高い。接合用絶縁膜１２０ｂは化学気相蒸着法を利用して形成でき、熱的酸化法を利用して形成することもできる。この時、接合用絶縁膜１２０ｂは後でバルク領域への電気的絶縁膜としての機能をすべきなので、素子の特性によっては十分に高い内圧に耐えられる程度に厚く形成されるべきである。通常、数千Å以上が適合である。
【００３６】
図７を参照すれば、第１半導体基板１００ａと第２半導体基板１００ｂとの全面を相互対向させて仮接合する（Ｓ３）。すなわち、半導体基板１００ａ、１００ｂの接合される表面には所定の水蒸気を吸着させる水化処理をする。すると、接合が容易に進行して望ましい。そして、水化された半導体基板１００ａ、１００ｂを相互対向させて第１半導体基板１００ａのパッド絶縁膜１２０ａと第２半導体基板１００ｂの接合用絶縁膜１２０ｂとを接触させた背面で板面に垂直に所定の圧力で加圧して接合させる。すると、第１半導体基板１００ａ及び第２半導体基板１００ｂは仮接合される。
【００３７】
図８を参照すれば、仮接合された半導体基板１００ａ、１００ｂを熱処理で所定時間熱処理して２つの半導体基板を完全に接合する（Ｓ４）。すなわち、一定温度以上に加熱して半導体基板１００ａ、１００ｂを熱処理すると、接合面で部分的に接合されているシリコン酸化膜は分子の移動によって結合されず、空間に残っている孔隙部に移動してこれらの孔隙部を満たして相互結合されて２つの半導体基板１００ａ、１００ｂが接合用絶縁膜１２０ｂ及びパッド絶縁膜１２０ａによって完全に結合される。この時、加熱する温度は、各々のＮウェル（図１の１０１ｂ）及びＰウェル（図１の１０１ａ）、そして埋没層領域に注入された不純物原子が電気的に活性化されて３次元に広がって自己領域が形成できる程度の温度であることが望ましい。これにより、ウェル活性化用熱処理工程を追加しなくてもいいので工程を単純化できる。すると、素子形成領域にＮウェル１０１ｂ及びＰウェル１０１ａ、そして埋没層が形成される。
【００３８】
図９を参照すれば、所定の研磨工程を利用して第１半導体基板１００ａの背面のベアシリコンを平坦に除去して第１半導体基板１００ａの背面部で素子形成領域を露出する（Ｓ５）。この時、研磨工程は第１段階として最初は比較的研磨速度の速いグラインダでグラインディングして所定厚さのベアシリコンを除去し、次の段階で、より精巧に研磨工程を調節することのできる化学的機械研磨法を利用して素子分離用絶縁膜１１０の下部レベルまで第１半導体基板１００ａのベアシリコンを平坦に除去して素子形成領域の背面部を露出する。この時、研磨工程の研磨ストッパとしてはシリコン酸化膜で形成された素子分離用絶縁膜１１０を利用する。それゆえに、研磨工程時に正確で平坦にベアシリコンが除去できる。
【００３９】
図１０を参照すれば、研磨工程を経て素子形成領域の背面が露出された第１半導体基板１００ａの表面に表面平坦化のための犠牲酸化膜１５０を形成する。このような犠牲酸化膜１５０は、研磨工程を進める間、ベアシリコンの表面に形成された欠陥を全て吸収して酸化膜に変化させて表面屈曲のある部分は緩和させてベアシリコンの平坦度が高められる。このような犠牲酸化膜１５０は後で半導体装置を製造するために長時間待機する時、周辺環境の不純物によって表面が汚染されないように保護する保護用絶縁膜１５０になりうる。
【００４０】
一方、犠牲酸化膜１５０をウェットエッチングで全て除去した後、別途に熱的酸化法と追加の化学気相蒸着法とで形成されたシリコン絶縁膜をさらに形成してより完壁な保護用絶縁膜１５０を形成できる。
【００４１】
以上のように、本発明によるＳＯＩウェーハ及びその製造方法は、ＳＯＩウェーハを製作する段階で、素子分離用絶縁膜１１０を形成して素子形成領域を定義し、所定のイオン注入工程を経てＮウェル１０１ｂ、Ｐウェル１０１ａ及び埋没層を形成するために、半導体装置の製造時に素子形成工程及びウェル形成工程などの製造工程数を顕著に減少させうる。
【００４２】
そして、一般的なＳＯＩウェーハ上にウェルを形成する場合、イオン注入法を利用して上部のシリコン層にウェル形成用不純物を注入して熱処理をする。すると、上部のシリコン層が薄くて正確なイオン注入が難しい。そして、下部に形成されたＳＯＩ絶縁膜によってイオンの拡散が遮断されるのでウェル濃度を調節し難くて半導体素子の特性を調整し難い。しかし、本発明のＳＯＩウェーハは、ＳＯＩウェーハ上に既に均一な濃度のウェル１０１ａ、１０１ｂが形成された状態なので、半導体素子の電気的特性を正確に調節できる長所がある。
【００４３】
一方、本発明のＳＯＩウェーハの製造方法は、ウェルイオン注入工程を予め進行し、後で素子分離用絶縁膜を形成して素子形成領域を定義することもできる。そして、ウェルイオン注入工程後に、最初に形成されたパッド絶縁膜１２０ａは除去せずに、そのまま残留させて使用でき、追加の酸化膜形成工程を経て、より厚く形成することもできる。
【００４４】
【発明の効果】
上記のように構成された本発明のＳＯＩウェーハ及びその製造方法は、素子形成領域とウェルとが形成されたＳＯＩウェーハを提供できる。それゆえに、半導体装置の製造時に製造コストを顕著に節減できる。
【００４５】
そして、本発明のＳＯＩウェーハはウェルが予め形成されて製造されるので、均一な濃度のウェルを形成して半導体装置の電気的特性を正確に調節できて製品信頼性を向上できる。
【図面の簡単な説明】
【図１】本発明によって製造されたＳＯＩウェーハの断面図である。
【図２】本発明のＳＯＩウェーハの製造方法を概略的に示す工程のフローチャートである。
【図３】本発明のＳＯＩウェーハの製造方法を順次に示す断面図である。
【図４】本発明のＳＯＩウェーハの製造方法を順次に示す断面図である。
【図５】本発明のＳＯＩウェーハの製造方法を順次に示す断面図である。
【図６】本発明のＳＯＩウェーハの製造方法を順次に示す断面図である。
【図７】本発明のＳＯＩウェーハの製造方法を順次に示す断面図である。
【図８】本発明のＳＯＩウェーハの製造方法を順次に示す断面図である。
【図９】本発明のＳＯＩウェーハの製造方法を順次に示す断面図である。
【図１０】本発明のＳＯＩウェーハの製造方法を順次に示す断面図である。
【符号の説明】
１００ａ　　　第１半導体基板
１００ｂ　　　第２半導体基板
１０１ａ　　　Ｐウェル
１０１ｂ　　　Ｎウェル
１１０　　　素子分離用絶縁膜
１２０　　　ＳＯＩ絶縁膜
【図１】
2004040093.tif 000003
【図２】
2004040093.tif 000004
【図３】
2004040093.tif 000005
【図４】
2004040093.tif 000006
【図５】
2004040093.tif 000007
【図６】
2004040093.tif 000008
【図７】
2004040093.tif 000009
【図８】
2004040093.tif 000010
【図９】
2004040093.tif 000011
【図１０】
2004040093.tif 000012