(57)【要約】【課題】ベアチップ型半導体装置が回路基板にフェイスダウン実装された構造の信頼性が改善する。【解決手段】回路基板にフェイスダウン実装されるベアチップ型半導体装置１０であって、主面を有する略矩形の半導体基板１と、半導体基板の主面に形成されたバンプ電極２とを有し、主面は、バンプ電極が所定の面密度範囲内で形成された第１領域Ｒ１と、バンプ電極が所定の面密度範囲未満で形成された、またはバンプ電極が形成されていない複数の第２領域Ｒ２とを有し、第２領域は第１領域によって互いに分離されており、かつ、第２領域の内の少なくとも２つは、それぞれが主面の角を含む４つの角領域のいずれかに配置されている。【選択図】  図１
2004303762.tif 000002
【特許請求の範囲】
【請求項１】
回路基板にフェイスダウン実装されるベアチップ型半導体装置であって、
主面を有する略矩形の半導体基板と、
前記半導体基板の前記主面に形成されたバンプ電極と、
を有し、
前記主面は、バンプ電極が所定の面密度範囲内で形成された第１領域と、バンプ電極が前記所定の面密度範囲未満で形成された、またはバンプ電極が形成されていない複数の第２領域とを有し、
前記複数の第２領域は、前記第１領域によって互いに分離されており、かつ、前記複数の第２領域の内の少なくとも２つは、それぞれが前記主面の角を含む４つの角領域のいずれかに配置されている、半導体装置。
【請求項２】
前記複数の第２領域は、前記４つの角領域に配置されて４つの第２領域を含む、請求項１に記載の半導体装置。
【請求項３】
前記複数の第２領域は、前記主面の幾何学的重心を含む中央領域に配置された第２領域をさらに含む、請求項１または２に記載の半導体装置。
【請求項４】
前記複数の第２領域の内の少なくとも１には、ダミーバンプ電極が形成されている、請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記半導体基板の長辺の長さをａ、短辺の長さをｂとすると、アスペクト比（ｂ／ａ）は７以上２０以下の範囲内にある、請求項１から４のいずれかに記載の半導体装置。
【請求項６】
前記４つの角領域のそれぞれの前記長辺に沿った長さをｐａ、前記短辺に沿った長さをｐｂとすると、ｐａ／ａが０．０１６以上０．０２７以下の範囲内にあり、ｐｂ／ｂが０．２８以上０．３５以下の範囲内にある、請求項５に記載の半導体装置。
【請求項７】
前記複数の第２領域は、前記主面の幾何学的重心を含む中央領域に配置された第２領域をさらに含み、前記中央領域の前記長辺に沿った長さをｃａ、前記短辺に沿った長さをｃｂとすると、ｃａ／ａが０．１７以上０．２１以下の範囲内にあり、ｃｂ／ｂが０．１９以上０．２６以下の範囲内にある、請求項５または６に記載の半導体装置。
【請求項８】
請求項１から７のいずれかに記載の半導体装置と、回路基板とを備え、
前記半導体装置が前記回路基板に異方性導電層を介してフェイスダウンで実装されている、半導体装置の実装構造。
【請求項９】
請求項８に記載の半導体装置の実装構造を備える電子機器。
【請求項１０】
請求項８に記載の半導体装置の実装構造を備え、前記回路基板が透明基板である、表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置に関し、特に、ベアチップ型半導体装置（例えば、ＩＣチップやＬＥＤチップ）が回路基板にフェイスダウン実装された構造に関する。
【０００２】
【従来の技術】
近年、液晶表示装置や有機ＥＬ表示装置などの薄型表示装置が携帯電話等の表示装置として広く用いられている。これらの薄型表示装置は、表示パネルと表示パネルに駆動信号を供給するための駆動回路（典型的には駆動ＩＣ）とを備える。表示パネルは少なくとも１枚の透明基板を有し、駆動ＩＣは透明基板に実装される構成を採るものが多い。
【０００３】
例えば、ＴＦＴ型液晶表示装置は、透明基板上に画素毎に設けられる画素電極と、画素電極毎に少なくとも１つ設けられたＴＦＴと、画素電極にＴＦＴを介して接続される信号線（ソースバスライン）と、ＴＦＴのスイッチングを制御するためにＴＦＴに接続された走査線（ゲートバスライン）とを有し、信号線や走査線に所定の信号（データ信号や走査信号）を供給する駆動ＩＣが透明基板上に実装されている。
【０００４】
駆動ＩＣの実装構造としては、従来、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）を用いた構造が広く用いられていたが、近年では、低コスト、高信頼性、薄型化等の観点から、液晶パネルのガラス基板に駆動ＩＣをベアチップ実装したＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式が用いられるようになってきている。
【０００５】
ＣＯＧ方式の中でも、駆動ＩＣの半導体基板の回路が形成された面（回路形成面）に突起状のバンプ電極を形成し、このバンプ電極を液晶パネルのガラス基板に形成されたパッド（走査線や信号線の端子電極、ボンディングパッドともいう。）に接続する、いわゆるフェイスダウン実装構造が一般的である。
【０００６】
また、ＣＯＧ方式の具体的な接続方法としては、駆動ＩＣのバンプ電極を半田にて形成し、これを溶融してガラス基板上のパッドと接続する方法や、バンプ電極をＡｕ等の金属により形成し、導電性樹脂層を介してパッドと接続する方法がある。特に、導電性樹脂層として異方性導電層は、その厚さ方向に導電性を有する一方で層面内方向には導電性を有しないので、導電層をパターニングする必要が無く、異方性導電層を介して互いに対向するバンプ電極とパッドとを電気的に接続することができる。また、隣接する接続間には樹脂材料（接着剤）が充填されるので絶縁信頼性にも優れる。異方性導電層は、異方性導電フィルム（ＡＣＦ）や異方性導電性ペースト（ＡＣＰ）などを用いて形成される。
【０００７】
図８（ａ）および（ｂ）を参照しながら、液晶表示装置のフェイスダウン実装構造を説明する。なお、図８に示す液晶表示装置１００は、本発明による半導体装置１０を備える本発明による実施形態の液晶表示装置１００であるが、半導体装置１０の代わりに従来の半導体装置（例えば図９の半導体装置７０または図１０の半導体装置８０）を実装すると従来の液晶表示装置と実質的に同じなので、ここでは図８（ａ）および（ｂ）を参照しながら説明する。
【０００８】
液晶表示装置１００は、図８（ａ）に模式的に示すように、液晶パネル（表示パネル）２０と、液晶パネル２０の額縁領域２０ｂ（ＴＦＴ基板２３が露出している領域）に実装された駆動ＩＣ１０と、駆動ＩＣ１０に所定の信号（データ信号および走査信号など）および電源電圧を供給するためのＦＰＣ１５を備えている。
【０００９】
ＴＦＴ基板２３は、液晶パネル２０の表示領域２０ａに対応する領域内に、上述したように、画素電極、ＴＦＴ、信号線、走査線（いずれも不図示）、およびパッド２２（図８（ｂ））を有しており、パッド２２から入力される信号によって、液晶層（不図示）に所定のタイミングで所定の電圧を印加する。
【００１０】
なお、液晶層はＴＦＴ基板２３と対向するように配置された対向基板（不図示）との間に設けられており、対向基板には液晶層を介して画素電極に対向するように形成された対向電極（不図示）が形成されている。対向電極はトランスファーと呼ばれる転移電極を介して、ＴＦＴ基板上の共通配線に接続されており、共通電圧も駆動ＩＣ１０から供給されるように構成されている。
【００１１】
図８（ｂ）は図８（ａ）中の８Ｂ―８Ｂ’線に沿った断面の一部を模式的に示した図である。
【００１２】
駆動ＩＣ１０は、ＴＦＴ基板２３に異方性導電層３０を介してフィスダウン実装されている。駆動ＩＣ１０は、半導体基板１の回路形成面にバンプ電極２を有しており、ＴＦＴ基板３はそのガラス基板２１上に形成されたパッド２２を有している。バンプ電極２とパッド２２とが異方性導電層３０中の導電性粒子３２を挟持することによって互いに電気的に接続されている。異方性導電層３０中の樹脂材料（接着剤）は駆動ＩＣ１０をＴＦＴ基板２３に機械的に接合するとともに、隣接する電気的な接続（一対のバンプ電極２とパッド２２との間の電気的接続）を互いに絶縁する。
【００１３】
従来の駆動ＩＣのバンプ電極の配置を図９および図１０を参照しながら説明する。
【００１４】
図９に示した従来の駆動ＩＣ７０では、半導体基板７１の回路形成面の回路（不図示）が形成されていない領域にバンプ電極７２が配置されている。すなわち、図９において、バンプ電極７２が形成されていない中央部分に回路が形成されており、回路が形成された領域を避けてバンプ電極７２が形成されている。
【００１５】
近年、半導体装置の小型化、狭ピッチ化および／または多ピン化に対応するために、半導体基板の回路上にバンプ電極を形成する技術（「エリアバンプ電極」と呼ばれる。）が開発されている。
【００１６】
例えば、図１０（ａ）に模式的に示すエリアバンプ電極を有する駆動ＩＣ８０は、半導体基板８１の回路形成面のほぼ全面にバンプ電極８２が形成されている。駆動ＩＣ８０のバンプ電極８０は、例えば、図１０（ｂ）に模式的に示すＴＦＴ基板９１のパッド９２に電気的に接続され、配線９３を狭ピッチで配置することができる。
【００１７】
上述したフェイスダウン実装構造は、例えば、ＡＣＦを用いて以下のようにして形成される。
【００１８】
図１１（ａ）に示すように、まず、ＴＦＴ基板９１上のパッド９２が形成された領域にＡＣＦ３０が圧着される。次いで、ＴＦＴ基板９１のパッド９２と駆動ＩＣ８０のバンプ電極８２との位置合わせを行い、その後、圧着ツール６０にて、駆動ＩＣ８０側から加熱圧着する。
【００１９】
加熱圧着されることで、パッド９２とバンプ電極８２との間に挟まれた導電性粒子３２は、厚み方向に弾性変形（扁平）し、その周りの絶縁性接着剤３４が硬化することで、変形状態を保持したまま固定されることとなる。その結果、パッド９２とバンプ電極８２とが電気的に接続される。また、硬化した絶縁性接着剤３４によって、ＴＦＴ基板９０と駆動ＩＣ８０との機械的接続も実現される。このように、導電性粒子３２を弾性変形させて、パッド９２とバンプ電極８２とを電気的に接続する方法は、例えば特許文献１に記載されている。
【００２０】
近年、液晶表示装置に関わらず、表示装置全般に高精細化が求められており、この高精細化に対応するために、上記バンプ電極８２およびパッド９２の配設ピッチの短縮およびサイズの縮小が進み、異方性導電層中に分散される導電性粒子３２の粒径も、５μｍから３μｍへとより小さいものが使われるのが一般的となってきている。
【００２１】
【特許文献１】
特開平１０−２０６８７４号公報
【特許文献２】
特開平９−８２７５０号公報
【００２２】
【発明が解決しようとする課題】
しかしながら、異方性導電層を用いた上記の実装方法を採用すると、駆動ＩＣ８０の半導体基板８１と、ＴＦＴ基板９０のガラス基板９１との間に熱応力が発生し、パッド８２とバンプ電極９２との電気的な接続に不良が生じることがある。例えば、高温高湿試験後に導通不良が生じることがある。
【００２３】
この導通不良が発生するメカニズムを図１１（ｂ）を参照しながら説明する。
【００２４】
図１１（ａ）を参照しながら上述したように、ＡＣＦ３０を介してＴＦＴ基板９０に対して位置合わせされた駆動ＩＣ８０に圧着ツール６０を押し当てて加熱圧着するとと、駆動ＩＣ８０とＴＦＴ９０との間に熱膨張量に差が生じる。この熱膨張量の差は、主に半導体基板８１とガラス基板９１との間の温度分布および熱膨張係数の違いによって生じる。
【００２５】
このような膨張量に差を持った状態でＡＣＦ３０を硬化させ、室温まで冷やすと、半導体基板８１とガラス基板９１との間に収縮量の差が生じ、熱応力が発生する。半導体基板８１よりもガラス基板９１の方がその熱膨張係数が大きいので、駆動ＩＣ８０側が凹となるような反りが発生する。
【００２６】
このような状態では、駆動ＩＣ８０とＴＦＴ基板９０との距離を広げようとする応力が作用し、この応力は、後に詳述するように、駆動ＩＣ８０の長手方向および短辺方向の端部において大きくなる。その結果、駆動ＩＣ８０の端部（特に、長手方向の端部）においては、導電性粒子３２が十分に弾性変形しなくなり、導電性粒子３２とパッド９２とバンプ電極８２との接触面積が低下し、接続抵抗が上がることとなる。
【００２７】
上述した反り（熱応力）は、僅かであればさほど問題ではないが、今日、高精細化による出力数の増加に加えて、液晶表示装置における狭額縁化が図られる結果、駆動ＩＣ８０は、その縦横の比であるアスペクト比（長辺寸法／短辺寸法）が大きくなる傾向にあり、高アスペクト比の駆動ＩＣ８０においては、駆動ＩＣ８０とＴＦＴ基板９０とに発生する上記反りが大きくなる。
【００２８】
また、駆動ＩＣ８０の集積化（例えばＲＡＭや電源ＩＣ等が一体に作り込むことによる多機能化）の進展に伴い、駆動ＩＣ８０が大型化する傾向にもあり、上記反りは大きくなる。
【００２９】
ここでは、液晶表示装置における実装構造を例に、駆動ＩＣとＴＦＴ基板との間に発生する反り（熱応力）に起因する問題を説明したが、上述した例に限られず、ベアチップ半導体装置（例えば、ＩＣチップやＬＥＤチップ）を回路基板にフェイスダウン実装する際に、熱履歴を受ける構成において共通の問題である。すなわち、回路基板はガラス基板を用いて形成されたものに限られないし、実装に用いる材料もＡＣＦに限られない。ただし、例示したように、表示装置の実装構造において回路基板をガラス基板やプラスチック基板などの透明基板を用いて構成する場合、これらの基板は半導体基板との熱膨張係数が大きいので、特に上記の問題が顕著となる。また、実装に用いる材料も異方性導電層に限られないが、異方性導電層を用いる実装構造は、特に接続ピッチおよび接続部のサイズが小さいため、上記の問題が顕著である。
【００３０】
本発明は、上記諸点に鑑みてなされたものであり、その主な目的は、ベアチップ型半導体装置が回路基板にフェイスダウン実装された構造の信頼性を改善することにある。
【００３１】
【課題を解決するための手段】
本発明の半導体装置は、回路基板にフェイスダウン実装されるベアチップ型半導体装置であって、主面を有する略矩形の半導体基板と、前記半導体基板の前記主面に形成されたバンプ電極とを有し、前記主面は、バンプ電極が所定の面密度範囲内で形成された第１領域と、バンプ電極が前記所定の面密度範囲未満で形成された、またはバンプ電極が形成されていない複数の第２領域とを有し、前記複数の第２領域は、前記第１領域によって互いに分離されており、かつ、前記複数の第２領域の内の少なくとも２つは、それぞれが前記主面の角を含む４つの角領域のいずれかに配置されていることを特徴とし、そのことによって上記目的が達成される。
【００３２】
ある実施形態において、前記複数の第２領域は、前記４つの角領域に配置されて４つの第２領域を含む。
【００３３】
ある実施形態において、前記複数の第２領域は、前記主面の幾何学的重心を含む中央領域に配置された第２領域をさらに含む。
【００３４】
ある実施形態において、前記複数の第２領域の内の少なくとも１には、ダミーバンプ電極が形成されている。
【００３５】
ある実施形態において、前記半導体基板の長辺の長さをａ、短辺の長さをｂとすると、アスペクト比（ｂ／ａ）は７以上２０以下の範囲内にある。
【００３６】
ある実施形態において、前記４つの角領域のそれぞれの前記長辺に沿った長さをｐａ、前記短辺に沿った長さをｐｂとすると、ｐａ／ａが０．０１６以上０．０２７以下の範囲内にあり、ｐｂ／ｂが０．２８以上０．３５以下の範囲内にある。
【００３７】
ある実施形態において、前記複数の第２領域は、前記主面の幾何学的重心を含む中央領域に配置された第２領域をさらに含み、前記中央領域の前記長辺に沿った長さをｃａ、前記短辺に沿った長さをｃｂとすると、ｃａ／ａが０．１７以上０．２１以下の範囲内にあり、ｃｂ／ｂが０．１９以上０．２６以下の範囲内にある。
【００３８】
本発明による半導体装置の実装構造は、上記のいずれかに記載の半導体装置と、回路基板とを備え、前記半導体装置が前記回路基板に異方性導電層を介してフェイスダウンで実装されていることを特徴とする。
【００３９】
本発明による電子機器は、上記半導体装置の実装構造を備えることを特徴とする。
【００４０】
本発明による表示装置は、上記の半導体装置の実装構造を備え、前記回路基板が透明基板であることを特徴とする。
【００４１】
【発明の実施の形態】
以下、図面を参照しながら、本発明による実施形態の液晶表示装置における実装構造を説明する。
【００４２】
図８（ａ）および（ｂ）に示した液晶表示装置１００は、図１に示した本発明による実施形態の半導体装置１０を有する点において従来の液晶表示装置と異なる。液晶表示装置１００の基本的な構成は上述したので重複する説明をここでは省略する。
【００４３】
図１および図２（ａ）〜（ｃ）を参照しながら、半導体装置１０の構成を説明する。図１は半導体装置１０の回路形成面（主面ともいう。）を模式的に示した平面図であり、図２（ａ）は図１中のＡ−Ａ’線に沿った断面図であり、図２（ｂ）は図１中のＢ−Ｂ’線に沿った断面図であり、図２（ａ）は図１中のＣ−Ｃ’線に沿った断面図である。
【００４４】
図１および図２（ａ）〜（ｃ）に示したように、半導体装置１０は、略矩形の半導体基板１の回路形成面に複数のバンプ電極２を有しているベアチップ半導体装置である。バンプ電極２は、半導体基板１の回路形成面の全領域に形成されているのではなく、第１領域Ｒ１内に一定の面密度で形成されており、５つの第２領域Ｒ２には形成されていない。このバンプ電極２が形成されていない５つの第２領域Ｒ２は、第１領域Ｒ１によって互いに分離されており、そのうちの４つはそれぞれが略矩形の主面の角を含む４つの角領域Ｒｐに配置されており、他の１つは略矩形の主面の幾何学的重心を含む中央領域Ｒｃに配置されている。このように、バンプ電極２が配置されていない５つの第２領域Ｒ２は、略矩形の基板１の主面に幾何学的重心に対して対称性を有するように配置されている。
【００４５】
後に具体例を示して説明するように、半導体基板１の４つの角領域Ｒｐには上述した熱応力による接続不良が発生しやすく、中央領域Ｒｃは剥離が発生しやすいが、半導体装置１０は、これらの５つの領域にバンプ電極２を有しないので、接続不良の発生を抑制することができる。ここでは、５つの第２領域Ｒ２にダミー電極２を形成していない例を示したが、熱応力による接続不良が起こり難いように、第１領域Ｒ１の面密度よりも低い面密度で第１領域Ｒ１に形成されるバンプ電極２よりも大きなバンプ電極（不図示）を形成してもよいし、あるいはダミーバンプ電極（不図示）を形成しても良い。
【００４６】
また、例示したように４つの角領域Ｒｐおよび１つの中央領域Ｒｃの全てにバンプ電極２を形成しないことが好ましいが、少なくとも２つの角領域Ｒｐにバンプ電極２を形成しない構成とすることによって、本発明の効果を得ることができる。なお、バンプ電極２が形成されていない第２領域が第１領域Ｒ１によって分断されるように配置するのは、バンプ電極２をできるだけ多く配置するためであり、半導体基板１の周囲の全体に亘ってバンプ電極２を形成しない構成（すなわち、第２領域Ｒ２を半導体基板１の周囲に配置する構成）を採用すると、半導体基板１を必要以上に大きくすることに対応し、バンプ電極２の個数（面密度）が低下することになるので好ましくない。
【００４７】
バンプ電極２を形成しない第２領域Ｒ２を図１および図２（ａ）〜（ｃ）に示したように配置すると、図１１（ｂ）を参照しながら説明したような、熱応力に起因する反りが発生しても、反り（応力）の大きな角領域には電気的な接続が形成されていないので、接続不良の発生を抑制することができる。また、半導体基板１の重心付近の中央領域Ｒｃに置ける剥離の発生に伴う接続不良の発生を抑制することができる。
【００４８】
以下、図１および図３〜図７を参照しながら、バンプ電極２を形成しない第２領域の大きさおよび配置の好ましい実施形態を説明する。
【００４９】
まず、図１に示すように、半導体基板１の長辺の長さをａ、短辺の長さをｂとする。また、４つの角領域Ｒｐのそれぞれについて、半導体基板１の長辺に沿った長さをｐａ、短辺に沿った長さをｐｂとする。同様に、中央領域Ｒｃの半導体基板１の長辺に沿った長さをｃａ、短辺に沿った長さをｃｂとする。
【００５０】
半導体基板１のアスペクト比（ｂ／ａ）は、７以上２０以下の範囲内にあることが好ましい。半導体基板１のアスペクト比（ｂ／ａ）がこの範囲外になると本発明の効果を十分に得られないことがある。
【００５１】
４つの角領域Ｒｐのアスペクト比ｐａ／ａは、０．０１６以上０．０２７以下の範囲内にあり、ｐｂ／ｂが０．２８以上０．３５以下の範囲内にあることが好ましい。４つの角領域Ｒｐのアスペクト比が０．２８未満であると接続不良が発生することがあり、０．３６を超えるとバンプ電極２の個数（面密度）が低下するので好ましくない。
【００５２】
中央領域Ｒｃのアスペクト比ｃａ／ａは、０．１７以上０．２１以下の範囲内にあり、ｃｂ／ｂが０．１９以上０．２６以下の範囲内にあることが好ましい。中央領域Ｒｃのアスペクト比ｃａ／ａが０．１７未満であると接続不良が発生することがあり、０．２１を超えるとバンプ電極２の個数（面密度）が低下するので好ましくない。
【００５３】
なお、上記の数値範囲は、種々の半導体チップの実装構造の接続信頼性（抵抗値の上昇）と有限要素法解析に基づいて得られた応力との関係を評価することによって得られたものである。以下に、応力の解析方法を説明する。
【００５４】
解析方法は熱伝導解析と弾性解析との連成解析であり、まず熱伝導解析によって駆動ＩＣ１０の実装時（ＡＣＦの溶融加熱時）の温度分布を算出した。得られた温度分布を初期温度分布とし、このときの状態を無ひずみな初期状態とした。この後、駆動ＩＣ１０が実装されたＴＦＴ基板２３の（実装構造全体）の温度を室温（２３℃）まで低下させた状態での応力分布を算出した。
【００５５】
実験に用いたＡＣＦの一例を説明する。ＡＣＦは、２種類の粒子径の導電性粒子を絶縁性接着剤中に混在してなる。ＡＣＦは、導電性粒子が粒子径２〜３μｍからなり、導電性粒子の充填量は５５０００〜６００００個／ｍｍ２である。導電性粒子としては、プラスチック球にニッケルめっきした後、金メッキを施して形成されたものが用いられる。絶縁性接着剤は、例えば、重量平均分子量が１万〜１０万の範囲内のエポキシ樹脂と、重量平均分子量が１０００以下のエポキシ樹脂と、硬化剤とを含有している。このようなＡＣＦでは、上記のような成分を含んでいることにより、硬化後のヤング率が１．４ＧＰａ〜２．０ＧＰａであり、また、硬化後のガラス転移温度は１１０℃〜１３５℃である。
【００５６】
ここで用いた各部材の材料定数を表１に示す。初期状態での駆動ＩＣ１０の上部の初期温度は１９０℃とし熱伝導解析を行った。
【００５７】
【表１】
2004303762.tif 000003
【００５８】
以上の条件により求められた駆動ＩＣ１０の４つの角領域Ｒｐおよび中央領域Ｒｃの応力分布を図４から図７に示す。なお、応力分布の計算に用いた座標系を図３に示す。図３に模式的に示すように、駆動ＩＣ１０の半導体基板１の長辺に平行な軸をＸａ（角領域Ｒｐ）およびＸｃ（中央領域Ｒｃ）、短辺に平行な軸をＸｂ（角領域Ｒｐ）およびＸｄ（中央領域Ｒｃ）とした。
【００５９】
まず、４つの角領域Ｒｐにおける応力分布を図４および図６に示す。それぞれの図において、縦軸は主応力であり、横軸はそれぞれＸａ／ｂおよびＸｂ／ａである。
【００６０】
例えば図４において、アスペクト比（ａ／ｂ）が７の場合にはＸａ／ｂ＝０．０１６以上で、アスペクト比（ａ／ｂ）が２０の場合にはＸａ／ｂ＝０．０２７以上で、応力値が４０ＭＰａ以下となっており、実際にはこの範囲の実装構造では、接続抵抗上昇がみられなかった。アスペクト比が７以上２０以下のものについては応力値が４０ＭＰａ以下となるＸａ／ｂは０．０１６から０．０２７の間に入っており、アスペクト比ｐａ／ａの好ましい範囲はアスペクト比（ａ／ｂ）が７〜２０においては、０．０１６〜０．０２７であるということができる。同様に、図６に示したように、アスペクト比ｐｂ／ｂについては、０．２８〜０．３５の範囲が好ましい。
【００６１】
次にチップの中央領域Ｒｃ付近の応力分布について図５および図７を用いて説明する。それぞれの図において、縦軸はｖｏｎミーゼスの応力であり、横軸はそれぞれＸｃ／ｂ、Ｘｄ／ａである。ｖｏｎミーゼスの応力は主に中央から端部方向に長辺方向に沿う方向である。
【００６２】
アスペクト比（ａ／ｂ）が７以上２０以下においては上記応力が３０ＭＰａを超える部分付近でチップとガラスのはがれ及び抵抗上昇が起こったことから、ｃａ／ａは０．１７以上０．２１以下の範囲にあることが好ましく、ｃｂ／ｂは０．１９以上０．２６以下の範囲にあることが好ましい。
【００６３】
実際に、以上の条件により最適化された駆動ＩＣ１０は、例えば、図１において、ａ＝２０、ｂ＝１、ｐａ＝０．５４、ｐｂ＝０．３５、ｃａ＝８．４、ｃｂ＝０．５２（単位：ｍｍ）となる。この駆動ＩＣ１０を用いることにより、挟ピッチでなおかつ信頼性の高い実装構造を得ることができる。
【００６４】
上述したように、駆動ＩＣ１０の形状（アスペクト比）に応じて、バンプ電極２を配置する位置を制限することによって、電気的な接続の信頼性を確保しつつ、狭ピッチ化に対応できる駆動ＩＣ１０を実現すことができる。
【００６５】
本実施形態の駆動ＩＣは、例えば、図１１を参照しながら説明したプロセスによって、実装することができる。
【００６６】
まず、ＴＦＴ基板２３上にＡＣＦ３０が圧着され、次いで、ＴＦＴ基板２３と駆動ＩＣ１０との位置合わせが行われる。そして、その後、圧着ツール６０にて、駆動ＩＣ１０側より加熱圧着が施される。圧着条件としては、例えば、温度１７０℃〜１９０℃、加圧力７０ＭｐＰａ〜９０ＭＰａ、加圧時間８秒〜１２秒である。これにより、ＡＣＦ１０が硬化（熱硬化）して、駆動ＩＣ１０がＴＦＴ基板２３に実装される。
【００６７】
加熱圧着されることで、パッド電極９２とバンプ電極８２との間に挟まれた上記導電性粒子３２は、厚み方向に弾性変形（扁平）し、その周りの絶縁性接着剤３４が硬化することで、変形状態を保持したまま固定されることとなる。その結果、パッド電極９２とバンプ電極８２との電気的な接続が形成され、硬化した絶縁性接着剤３４によって、ＴＦＴ基板２３と駆動ＩＣ１０との機械的接続も実現される。
【００６８】
本発明の実施形態による半導体装置１０を用いると、図１１（ｂ）に示したように反り（応力）が発生しても、図１に示したように、４つの角領域Ｒｐおよび中央領域Ｒｃ以外にバンプ電極２を配置しているので、また、バンプ電極２を形成しない第２領域Ｒ２をバンプ電極２を形成した第１領域で分断するように限定することにより、電気的な接続の信頼性を確保しながら、多数のバンプ電極を効率的に配置することができる。
【００６９】
上記の実施形態では、液晶表示装置における実装構造を例に本発明を説明したが、本発明は、上述した例に限られず、ベアチップ半導体装置（例えば、ＩＣチップやＬＥＤチップ）を回路基板にフェイスダウン実装した構造に広く適用することができ、接続信頼性を向上するという効果を奏する。
【００７０】
なお、例示したように、表示装置の実装構造において回路基板をガラス基板やプラスチック基板などの透明基板を用いて構成する場合、これらの基板は半導体基板との熱膨張係数が大きいので、特に本発明の効果が顕著となる。また、実装に用いる材料も異方性導電層に限られないが、異方性導電層を用いる実装構造は、特に接続ピッチおよび接続部のサイズが小さいため、本発明の効果が顕著である。
【００７１】
なお、特許文献２には、特定の一つのコーナーにおけるバンプ電極の個数、配設バターンないし大きさを他のコーナーにおけるそれと異ならせる半導体装置を開示している。しかしながら、上記特許文献に開示されている発明は、半導体装置の向きを特定しやすくするためのものであり、上記特許文献は、バンプ電極の配置と半導体装置の実装構造における接続信頼性と関係に言及すらしていない。
【００７２】
【発明の効果】
本発明によると、ベアチップ型半導体装置が回路基板にフェイスダウン実装された構造の信頼性が改善される。
【００７３】
本発明によると、回路基板にフェイスダウン実装された際に、電気的な接続信頼性が高い半導体装置および半導体装置の実装構造が提供される。さらに、本発明による実装構造を表示装置に適用することによって、電気的な信頼性が高く、且つ、額縁領域が狭い、高付加価値は表示装置を得ることができる。もちろん、本発明は、例示した液晶表示装置などの表示装置に限られず、種々の電子機器の小型化および信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明による実施形態の半導体装置１０の回路形成面（主面）の構成を模式的に示す平面図である。
【図２】（ａ）〜（ｃ）は、図１に示した半導体装置１０の断面構成を模式的に示す断面図である。
【図３】半導体装置の実装構造における応力分布を計算する際の座標を示す図である。
【図４】半導体装置の実装構造における応力分布の計算結果を示すグラフである。
【図５】半導体装置の実装構造における応力分布の計算結果を示すグラフである。
【図６】半導体装置の実装構造における応力分布の計算結果を示すグラフである。
【図７】半導体装置の実装構造における応力分布の計算結果を示すグラフである。
【図８】本発明による実施形態の液晶表示装置１００における実装構造を模式的に示す図であり、（ａ）は平面図、（ｂ）は断面図である。
【図９】従来の半導体装置のバンプ電極の配置を示す模式的な平面図である。
【図１０】（ａ）は、従来の半導体装置のバンプ電極の他の配置を示す模式的な平面図であり、（ｂ）は従来の液晶パネルのパッドの配列を模式的に示す図である。
【図１１】（ａ）および（ｂ）は、液晶パネルに駆動ＩＣを実装するプロセスを説明するための模式的な断面図である。
【符号の説明】
１  半導体基板
２  バンプ電極
Ｒ１  第１領域
Ｒ２  第２領域
Ｒｐ  角領域
Ｒｃ  中央領域
【図１】
2004303762.tif 000004
【図２】
2004303762.tif 000005
【図３】
2004303762.tif 000006
【図４】
2004303762.tif 000007
【図５】
2004303762.tif 000008
【図６】
2004303762.tif 000009
【図７】
2004303762.tif 000010
【図８】
2004303762.tif 000011
【図９】
2004303762.tif 000012
【図１０】
2004303762.tif 000013
【図１１】
2004303762.tif 000014