(57)【要約】【課題】厚さ方向においても特性インピーダンスの整合を容易に行うことができ、製造も容易な素子搭載用パッケージを提供すること。【解決手段】信号線ビアと、該信号線ビアの片側もしくは両側に配置されたグランドビアとが、それぞれ前記素子基板を厚さ方向に貫通して縦接続部を形成しており、前記縦接続部のインピーダンスが、信号線ビアからグランドビアまでの距離ならびに前記信号線ビア及び前記グランドビアの直径の調整によって整合されているように構成する。【選択図】　　　　図２
2004063881.tif 000002
【特許請求の範囲】
【請求項１】
電子素子を搭載する領域と、前記電子素子に電気的に接続される信号線及びグランド線とを有する誘電体基板を含む素子搭載用パッケージであって、
信号線ビアと、該信号線ビアの片側もしくは両側に配置されたグランドビアとが、それぞれ前記基板を厚さ方向に貫通して縦接続部を形成しており、前記縦接続部のインピーダンスが、信号線ビアからグランドビアまでの距離ならびに前記信号線ビア及び前記グランドビアの直径の調整によって整合されていることを特徴とする素子搭載用パッケージ。
【請求項２】
前記信号線ビア及びグランドビアが、それぞれ、導体材料を充填した貫通孔からなることを特徴とする請求項１に記載の素子搭載用セラミックパッケージ。
【請求項３】
前記信号線ビア及びグランドビアが、それぞれ、前記基板の表面及び（又は）内部に設けられた配線パターンどうしを接続していることを特徴とする請求項１又は２に記載の素子搭載用パッケージ。
【請求項４】
前記基板が、セラミック材料もしくは高分子材料の成形によって形成されたものであることを特徴とする請求項１〜３のいずれか１項に記載の素子搭載用パッケージ。
【請求項５】
前記基板が、セラミックのグリーンシートの複数枚を所定の形状に成形し、積層及び焼成して形成されたものであることを特徴とする請求項１〜４のいずれか１項に記載の素子搭載用パッケージ。
【請求項６】
前記基板の素子搭載領域がキャビティを有していることを特徴とする請求項１〜５のいずれか１項に記載の素子搭載用パッケージ。
【請求項７】
前記電子素子が半導体素子であることを特徴とする請求項１〜６のいずれか１項に記載の素子搭載用パッケージ。
【請求項８】
電子素子を搭載する領域と、前記電子素子に電気的に接続される信号線及びグランド線とを有する誘電体基板を含む素子搭載用パッケージと、前記素子搭載領域に搭載された電子素子とを含む電子装置であって、前記素子搭載用パッケージにおいて、
信号線ビアと、該信号線ビアの片側もしくは両側に配置されたグランドビアとが、それぞれ前記基板を厚さ方向に貫通して縦接続部を形成しており、前記縦接続部のインピーダンスが、信号線ビアからグランドビアまでの距離ならびに前記信号線ビア及び前記グランドビアの直径の調整によって整合されていることを特徴とする電子装置。
【請求項９】
前記電子素子が半導体素子であることを特徴とする請求項８に記載の電子装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、素子搭載用パッケージに関し、さらに詳しく述べると、半導体素子などの電子素子を搭載するための高速通信用の素子搭載用パッケージに関する。本発明はまた、かかるパッケージを使用した電子装置に関する。
【０００２】
【従来の技術】
電子装置の高速化にはめまぐるしいものがあり、現在、その動作周波数が１５ＧＨｚを超える超高周波用の高集積化された半導体素子などが出現している。また、かかる高周波用の半導体素子やその他の電子素子を搭載するため、高周波特性に優れたパッケージを提供することが求められている。
【０００３】
従来一般的に用いられている素子搭載用パッケージは、セラミックパッケージであり、通常、所定の枚数のグリーンシートを積層し、焼成して一体化することによって製造されたセラミック基板からなっている。セラミック基板の表面や内部には、導体金属のメタライズ層からなる帯状の配線パターン（信号線、グランド線）が形成されており、これらの配線パターンによって高周波信号を伝送可能である。
【０００４】
ところで、高周波用の半導体素子等を搭載するセラミックパッケージでは、そのセラミック基板の導体パターンで高周波信号を効率よく伝送するため、相隣接する配線パターンにおいて特性インピーダンスのマッチング（整合）を行う必要がある。従来、特性インピーダンスの整合を行うため、ストリップライン、マイクロストリップライン等で回路の設計を行う方法が採用されている。例えばストリップラインでは、基板の両面にグランド層を配置するとともに、それらのグランド層に挟まれた基板の中央にグランド層に平行にストライプ状の信号線を配置している。信号線とそれを同軸構造で取り囲むグランド層の間隔や信号線の線幅を調整することで、特性インピーダンスの整合を行うことができる。しかし、この方法は基板の平面上（２次元）の整合には好適であるけれども、基板の厚さ方向の特性インピーダンスの整合には応用できない。
【０００５】
基板の厚さ方向において特性インピーダンスの整合を行うため、図６及び図７に示すような超高周波素子用パッケージが特開平９−１９９６３４号公報に開示されている。この超高周波素子用パッケージ７０は、４枚のアルミナからなる絶縁層７６ａ、７６ｂ、７６ｃ及び７６ｄを積層してセラミック基板７６を形成している。基板７６の表面に形成された導体のメタライズ層からなる表面伝送線路７１は、図６に示すように、セラミック基板７６を貫通して形成された貫通伝送線路７１を介して、セラミック基板７６の下面に植設されたリード７９と電気的に接続されている。貫通伝送線路７１は、基板７６を厚さ方向に貫通して形成された小孔に導体を充填することによって形成されている。
【０００６】
このパッケージ７０では、その貫通伝送線路７１を同軸状に取り囲んでもう１つの伝送線路（貫通導体）７４を設けたことに特徴がある。例えば絶縁層７６ｂでは、図７に示すように、貫通伝送線路７１の周囲に小径の穴状部分を残して、貫通伝送通路７１の周囲を幅広く囲む導体のメタライズ層からなる調整物体層７５と、貫通孔に導体を充填することによって形成された貫通導体７４とが設けられている。貫通導体７４は基板の全厚を貫通しているので、それぞれの絶縁層に設けられた調整物体層７５を一連に電気的に接続することができる。このようなパッケージ構成を採用した場合、貫通伝送線路７１と調整物体層７５の間隔や調整物体層７５の面積、材料などを調整することによって、特性インピーダンスを任意に整合することができる。しかし、図示のパッケージの場合、構成が複雑であり、かつ基板をセラミック材料から形成しているので、製造が容易でなく、また、それぞれのパッケージを高精度でかつ歩留まりよく製造することができないという欠点がある。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、上記のような従来の技術の問題点を解決して、平面上においてばかりでなく、厚さ方向においても特性インピーダンスの整合を容易に行うことができ、製造も容易な素子搭載用パッケージを提供することにある。
【０００８】
また、本発明の目的は、セラミック材料からも高精度でかつ歩留まりよく製造できる素子搭載用パッケージを提供することにある。
【０００９】
さらに、本発明の目的は、１５ＧＨｚを超える超高周波用の高集積化された半導体素子などの搭載に好適な高速通信用の素子搭載用パッケージを提供することにある。
【００１０】
さらにまた、本発明の目的は、超高周波用の高集積化された半導体素子などを搭載した電子装置を提供することにある。
【００１１】
本発明のこれらの目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
【００１２】
【課題を解決するための手段】
本発明は、その１つの面において、電子素子を搭載する領域と、前記電子素子に電気的に接続される信号線及びグランド線とを有する誘電体基板を含む素子搭載用パッケージであって、
信号線ビアと、該信号線ビアの片側もしくは両側に配置されたグランドビアとが、それぞれ前記基板を厚さ方向に貫通して縦接続部を形成しており、前記縦接続部のインピーダンスが、信号線ビアからグランドビアまでの距離ならびに前記信号線ビア及び前記グランドビアの直径の調整によって整合されていることを特徴とする素子搭載用パッケージにある。
【００１３】
また、本発明は、そのもう１つの面において、電子素子を搭載する領域と、前記電子素子に電気的に接続される信号線及びグランド線とを有する誘電体基板を含む素子搭載用パッケージと、前記素子搭載領域に搭載された電子素子とを含む電子装置であって、前記素子搭載用パッケージにおいて、
信号線ビアと、該信号線ビアの片側もしくは両側に配置されたグランドビアとが、それぞれ前記基板を厚さ方向に貫通して縦接続部を形成しており、前記縦接続部のインピーダンスが、信号線ビアからグランドビアまでの距離ならびに前記信号線ビア及び前記グランドビアの直径の調整によって整合されていることを特徴とする電子装置にある。
【００１４】
【発明の実施の形態】
本発明による素子搭載用パッケージ及び電子装置は、それぞれ、いろいろな形態で有利に実施することができる。以下に具体的に説明する本発明の実施の形態は、したがって、本発明の範囲を限定するものではない。
【００１５】
図１は、本発明による素子搭載用パッケージの好ましい１形態を示した断面図である。図示のパッケージ１０は、誘電体としてセラミック材料を使用したセラミック基板１を備えたセラミックパッケージであり、その中央部に電子素子（ここでは、ＬＳＩチップ）５を搭載した状態が示されている。セラミック基板１は、そのほぼ中央の位置に矩形の開口（キャビティ）４を有する。また、セラミック基板１は、第１のセラミック基板（以下、「基板本体」ともいう）１１と、その上にあってキャビティ４を規定する第２のセラミック基板（以下、「枠体」ともいう）１２とからなる。これらのセラミック基板は、好ましくは、複数枚のグリーンシートから積層及び焼成を経て一体的に形成することができる。また、ここでは図示しないが、図２を参照して一部を説明するように、セラミック基板１の表面には、配線パターン（例えば、信号線、グランド線、電極、電源層など）が形成されている。また、図示しないが、必要ならば、セラミック基板１の側壁に側面導通のための導体パターンを埋設してもよい。
【００１６】
セラミック基板は、いろいろなセラミック材料から任意に製造することができる。適当なセラミック材料は、以下に列挙するものに限定されるわけではないけれども、アルミナ（酸化アルミニウム）、窒化アルミニウム、ガラスセラミックなどである。セラミック基板は、これらのセラミック材料の粉末を含むスラリーからグリーンシートを製造した後、グリーンシートの複数枚を所定の形状に成形及び加工し、さらに積層及び焼成して有利に製造することができる。
【００１７】
本発明の実施に当たって、基板材料としては、上記のようなセラミック材料を有利に使用することができる。しかし、必要ならば、これらのセラミック材料に代えて、有機材料、好ましくは高分子材料、例えばポリイミド樹脂、液晶ポリマーなどから基板を形成してもよい。
【００１８】
セラミック基板１は、いろいろに変更もしくは改良することができる。例えば、基板本体１１にもキャビティ用の開口をあけ、その開口の底面を、基板本体１１の裏面に接合された金属板で閉塞してもよい。金属板は、開口の底面を閉じてキャビティを規定するとともに、素子搭載面も規定し、さらには放熱板としても機能する。金属板は、通常、放熱特性に優れた金属材料の板、例えば銅、アルミニウムもしくはその合金の板などからなる。基板本体１１に対する金属板の接合は、通常、ろう付けで行われる。
【００１９】
上述のような素子搭載用パッケージ１０は、それに電子素子を搭載する前、その途中又はその後、マザーボードや配線回路基板などに実装して用いられる。実装時の外部との接続は、この技術分野で一般的に使用されている技法を使用することができる。例えば、基板本体１１の裏面を利用して、外部接続端子としてリードピンを立設することができる。別法によれば、ボールバンプを外部接続端子として付設してもよく、あるいはセラミック基板の裏面と平行にリードを延設してもよい。よって、本発明によれば、ＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）型パッケージ、表面実装型パッケージ等、各種のパッケージ構造を実現できる。
【００２０】
本発明による素子搭載用パッケージは、その基板のほぼ中央部に形成されたキャビティに電子素子を搭載することによって電子装置を提供することができる。ここで、「電子装置」とは、広義で用いられており、１個もしくはそれ以上の電子素子をパッケージの所定の領域に搭載した各種の電子装置、例えば半導体装置などを意味する。また、「電子素子」とは、ＩＣチップ、ＬＳＩチップ、ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）チップ等の半導体素子、チップコンデンサ、ＬＤ（Ｌａｓｅｒ　Ｄｉｏｄｅ）、ＰＤ（Ｐｈｏｔｏｄｉｏｄｅ）等のダイオードなどを含む各種の素子を意味する。
【００２１】
例えば図１のセラミックパッケージ１０を使用して半導体装置を製造する場合には、セラミック基板１１のキャビティ４に設けられた素子搭載領域にＬＳＩチップ５を搭載する。チップ５は、例えば、ろう材、接着剤などで基板１１に接着し、固定することができる。必要に応じて、セラミック基板１１の上に、チップ搭載用のステージ（例えばモリブデン板）を付設してもよい。チップ５の電極端子は、ボンディングワイヤ６を介してセラミック基板１の配線パターンと接続される。チップ５を搭載した後、図示しないが、キャビティ４の全体を例えばエポキシ樹脂のような絶縁性の樹脂で封止してもよい。最後に、セラミックパッケージ１０の上面をキャップ（図示せず）によって封止し、半導体装置が完成する。キャップには、例えば、コバール（ＫОＶＡＲ）板などを使用することができ、また、パッケージに対するキャップの接合には、ろう材、例えばＮｉ−Ｓｎのようなろう材を使用することができる。
【００２２】
図示の素子搭載用パッケージにおいて、その基板１は、図２に示すように、電子素子を搭載する領域１５と、それを取り囲んで放射状に形成された配線パターン、すなわち、信号線２２及びグランド線２１を有する。また、これらの配線パターンは、上記したように、ボンディングワイヤを介して電子素子に電気的に接続される。また、基板１の表面に形成された配線パターンは、その基板の表面や内部に作り込まれた導通路を介して、同じ基板の別の部位に形成された配線パターンや外部接続端子に電気的に接続される。
【００２３】
図示の素子搭載用パッケージでは、図３（図２の線分ＩＩＩ−ＩＩＩに沿った断面図）に示すように、信号線（内部電極）２２から基板本体１１を貫通して形成された信号線ビア３２と、グランド線（内部電極）２１から基板本体１１を貫通して形成されたグランドビア３１とが擬似同軸構造を有している。すなわち、図示の例の場合、１本の信号線ビア３２と、この信号線ビア３２を挟んで両側に配置された２本のグランドビア３１とが、それぞれ基板本体１１を厚さ方向に貫通して擬似同軸構造をもった縦接続部を形成している。信号線ビア３２の下端は、図示のように、外部接続端子５２を備えた信号線（外部電極）４２に接続されている。また、グランドビア３１の下端は、外部接続端子５１を備えた信号線（外部電極）４１に接続されている。ここで、外部接続端子５１及び５２は、場合によって省略してもよいが、もしも付設するのであれば、導体金属のリードフレーム、ボール、ピンなどから形成することができる。さらに、図示の例では信号線ビアの両側にグランドビアが配置されているが、信号線ビアの片側のみにグランドビアを配置してもよい。
【００２４】
また、図示の擬似同軸構造をもった縦接続部では、図４を参照して説明すると、信号線ビア３２からグランドビア３１までの距離（ビアピッチ）Ｄや、信号線ビア３２の直径Ｓ及びグランドビア３１の直径Ｇを、互いに独立して、あるいは相互に関連させて調整することによって、縦接続部のインピーダンスを好適に整合することができる。例えば、信号線ビアのビア径やグランドビアのビア径を、インピーダンスの整合のために大きくしたり小さくしたりすることができる。また、ビアピッチＤを小さくすることによって、グランドビアどうしを近づけることも可能である。図５は、信号線ビアの両側にグランドビアを配置した場合の、本発明のパッケージにおける信号線ビアの直径、グランドビアの直径及びビアピッチの関係をプロットしたグラフである。図から理解されるように、所望とするインピーダンス整合効果に応じてビア径やビアピッチを任意に変更可能である。
【００２５】
また、本発明の実施に当たっては、ビア径Ｓ及びＧならびにビアピッチＤの調整に加えて、基板に使用する誘電体の種類や基板厚さを適宜選択することによっても、縦接続部のインピーダンスを好適に整合することができる。例えば、誘電率が比較的に高い誘電体が基板に使用されているとしても、ビアピッチＤを調整するなどして、インピーダンスの整合が容易に可能である。
【００２６】
いずれにしても、本発明によると、縦接続部のインピーダンスを好適に整合することができるので、今まで実現が不可能とされてきた１５ＧＨｚを超える超高周波用の高集積化された半導体素子などの搭載に好適な高速通信用の素子搭載用パッケージを提供することができる。実際、本発明によれば、３０ＧＨｚもしくはその近傍の超高周波用の半導体素子も、何らの不具合もなくパッケージに搭載することができる。また、本発明で整合可能なインピーダンスの大きさとしては、一般的に、約５０Ωもしくはその近傍を挙げることができる。
【００２７】
さらに具体的に説明すると、本発明の素子搭載用パッケージにおいて、その基板の表面や内部に形成される配線パターン（例えば信号線、グランド線、電極など）は、常用の技法を使用して形成することができる。配線パターンの好ましい形成方法は、例えば、セラミック基板の製造途中で、グリーンシートの表面に導電性の金属材料を使用してメタライズ層を形成する方法である。適当な導電性金属は、例えば、タングステン、モリブデンなどである。また、メタライズ層の膜厚は、広い範囲で変更できるけれども、通常、約５〜３０μｍの範囲である。メタライズ層は、必要に応じて、その上に金属めっき層をさらに有していてもよい。金属めっき層は、グリーンシートの焼成後に常用の電解めっき法あるいは無電解めっき法を使用して形成することができる。適当なめっき金属は、例えば、ニッケル、金などである。また、金属めっき層の膜厚は、広い範囲で変更できるけれども、通常、Ｎｉめっきの場合で約１．５〜５μｍの範囲であり、その上に施すＡｕめっきは約０．３〜２μｍ程度である。
【００２８】
また、信号線ビア及びグランドビアは、それぞれ、基板に所定の孔径の貫通孔（ビア、スルーホールなどともいう）を形成した後、それぞれの貫通孔に導体材料を充填することによって有利に形成することができる。具体的には、例えば基板をセラミックのグリーンシートから形成する場合には、次のようにして信号線ビア及びグランドビアを形成することができる。
【００２９】
セラミックのスラリーからグリーンシートを成形した後、そのグリーンシートのビア形成部位に円形横断面をもった貫通孔を形成する。貫通孔の形成には、常用の穿孔手段、例えば打ち抜きあるいは押し抜きを使用することができる。適当な穿孔手段の一例として、例えば、ポンチによる打ち抜き加工、レーザ加工などを挙げることができる。貫通孔の形成後、適当な導体金属を貫通孔に充填する。導体金属としては、セラミックパッケージの製造条件などに応じていろいろなものを使用できるけれども、好ましくは、導体ペーストである。有用な導体ペーストとして、例えばモリブデンペースト、タングステンペーストなどの、高融点の金属を含む導体ペーストを挙げることができる。導体ペーストは、グリーンシートを積層した後の焼成工程で、金属化せしめられる。また、銅、金、はんだなども貫通孔の充填材料として有利に使用できる。
【００３０】
本発明による素子搭載用パッケージは、いろいろな方法で製造することができる。例えば、セラミック基板を備えたセラミックパッケージを製造する場合、必要に応じてセラミック粉末の加圧成形に基づく方法を使用してもよいけれども、グリーンシートの積層に基づく方法を使用することが推奨される。配線パターンのレイアウトを自由に変更可能であり、かつ信号線ビアやグランドビアを容易にかつ高精度で形成できるからである。
【００３１】
グリーンシートの積層に基づく本発明のセラミックパッケージの製造方法は、通常、次のような一連の工程を包含する。
（１）グリーンシートの作製及び成形
（２）貫通孔の形成及び導体の充填
（３）配線パターン用メタライズ層の形成
（４）キャビティの加工
（５）グリーンシートの積層
（６）個片切断
（７）焼成
なお、上記の工程は、必要に応じて加工順序を入れ替えてもよく、あるいは追加の加工工程を加入してもよい。また、上記のようにしてセラミックパッケージを製造した後、仕上げ加工として、表面に露出した配線パターン等に金属めっきを施したり、基板の裏面に外部接続端子を取り付けたり、キャビティの底面に金属板（放熱板）を貼着したりするのが一般的である。
【００３２】
また、この製造方法は、多数個取り方式に基づいて実施するのが有利である。１枚の積層グリーンシートから多数のセラミックパッケージを一括して製造できるからである。
【００３３】
さらに詳しく述べると、本発明のセラミックパッケージは、次のような方法で有利に製造することができる。
グリーンシートの作製及び成形：
セラミック原料から、セラミック基板を積層によって形成するのに必要な数及び厚さのグリーンシートを作製する。例えば、原料セラミックの粉末（例えば、アルミナ基板の場合にはアルミナ粉）、可塑剤、溶剤等を混合して調製したセラミックスラリーを成形してグリーンシートを作製する。例えば、スラリーをドクタブレード法でシート状に成形する。グリーンシートの厚さは、所望とするセラミックパッケージの詳細やその製造条件などに応じて広く変動し得るけれども、通常、約０．２〜０．５ｍｍの範囲である。
【００３４】
長尺のグリーンシートの作製後、セラミック基板を形成するのに必要なサイズに裁断する。形状は、通常、正方形もしくは長方形である。多数個取りでセラミックパッケージを製造するような場合、最終的に必要な数のパッケージ（個片）を切り取ることのできる大きさとする。
貫通孔の形成：
それぞれのグリーンシートに、最終的に得られるセラミックパッケージにおいて信号線ビア、グランドビア及び必要に応じてその他のビアホールを付与するのに必要な貫通孔を所定の孔径で形成する。貫通孔は、例えば、レーザ加工によって穿孔することができる。
貫通孔の充填：
グリーンシートの貫通孔に導体材料を充填する。導体材料としては、充填の容易さなどから、例えばタングステンやモリブデンなどの高融点の金属を含むペーストを有利に使用することができる。銅、金、はんだなどを貫通孔に充填してもよい。
配線パターン用メタライズ層の形成：
セラミックパッケージは、通常、その表面及び内部に配線パターン（信号線、グランド線、電極、電源線等）を有する。これらの配線パターンは、好ましくは、グリーンシートの段階でメタライズ層（内部メタライズ層ともいう）をパターン状に印刷することによって有利に形成することができる。配線パターン用メタライズ層のパターンは、予め定められた配線レイアウトに従って決定される。メタライズ金属としては、例えば、タングステン、モリブデンなどがある。
キャビティの加工：
上記のようにしてメタライズ層を形成した後、必要に応じて、グリーンシートのほぼ中央部にキャビティのための矩形の開口を加工する。キャビティの加工にはいろいろな方法を使用できる。例えば、ポンチなどを使用した打ち抜き加工が便宜である。
グリーンシートの積層：
それぞれのグリーンシートにおいて導体充填貫通孔、ビアホール、キャビティ、配線パターン等を形成した後、必要枚数のグリーンシートを所定の順序で積層し、加圧により一体化する。グリーンシートの積層に当たっては、シートの間で導体充填貫通孔、配線パターン等に位置ズレが生じないように注意を払うことが必要である。
積層シートの切断（外形加工）：
上記のようにして製造した積層シートを予め定められた切断線に沿って個々に切断する。得られる個片は、目的とするセラミックパッケージの前駆体（積層体）ということができる。必要なら、それぞれの個片を外形加工する。
パッケージ前駆体の焼成：
切断して得たパッケージ前駆体の個片をまとめて焼成炉に入れ、所定の温度で焼成して一体化する。焼成温度は、セラミックの種類などによって変動するけれども、通常、約１５００〜１８００℃の高温である。焼成の結果、パッケージ前駆体中に含まれていた樹脂成分は、熱分解によって除去せしめられ、また、貫通孔内の導体ペーストは、金属化せしめられる。
金属めっき層の形成：
上記のようにして焼成工程が完了した後、パッケージ前駆体の表面に露出する配線パターン（表面メタライズ層）に必要に応じて金属めっき層を施す。適用可能な金属めっき層には、例えば、ニッケルめっき層、金めっき層などがある。このめっき層を介して、例えば半導体チップとの接続をとることができる。
【００３５】
また、セラミックパッケージの裏面に外部接続端子を設けてもよい。例えば複数本のリードを外部接続端子として立設するような場合、ニッケルめっきを施した後にリードフレームをろう付けすることができる。
【００３６】
【発明の効果】
以上に詳細に説明したように、本発明によれば、平面上においてばかりでなく、厚さ方向においても特性インピーダンスの整合を容易に行うことができ、製造も容易な素子搭載用パッケージを提供することができる。
【００３７】
また、本発明によれば、縦方向に複雑な擬似同軸構造を有するにもかかわらず、通常加工が困難なセラミック材料などから高精度でかつ歩留まりよくパッケージを製造することができる。
【００３８】
さらに、本発明によれば、１５ＧＨｚを超える超高周波用の高集積化された半導体素子などの搭載に好適な高速通信用の素子搭載用パッケージを提供することができる。
【００３９】
さらにまた、本発明によれば、超高周波用の高集積化された半導体素子などを搭載した電子装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による素子搭載用パッケージの１使用形態を示した断面図である。
【図２】図１に示した素子搭載用パッケージの平面図である。
【図３】図２のパッケージの線分ＩＩＩ−ＩＩＩに沿った断面図である。
【図４】図３のパッケージの信号線ビア及びグランドビアの近傍を拡大して示した断面図である。
【図５】本発明のパッケージにおいて信号線ビアの両側にグランドビアを配置した場合の、信号線ビアの直径、グランドビアの直径及びビアピッチの関係をプロットしたグラフである。
【図６】従来の超高周波素子用パッケージを模式的に示した断面図である。
【図７】図６に示したパッケージの１つの絶縁層における回路構成を示した平面図である。
【符号の説明】
１…基板
４…キャビティ
５…半導体チップ
６…ボンディングワイヤ
７…金属板
１０…素子搭載用パッケージ
１１…基板本体
１２…枠体
１５…素子搭載領域
２１…グランド線
２２…信号線
３１…グランドビア
３２…信号線ビア
【図１】
2004063881.tif 000003
【図２】
2004063881.tif 000004
【図３】
2004063881.tif 000005
【図４】
2004063881.tif 000006
【図５】
2004063881.tif 000007
【図６】
2004063881.tif 000008
【図７】
2004063881.tif 000009