(57)【要約】【課題】はんだ接合部の寿命を延ばし、信頼性の高い半導体装置を供給する。【解決手段】半導体パッケージと、半導体パッケージ内に配置されたＩＣチップ、前記半導体パッケージの一方の面に、複数のボール電極がアレイ状に配置された半導体素子において、前記複数のボール電極の配置ピッチが、粗密になっていて、前記ボール電極は、前記パッケージ四隅部に近いほど、密に配置され、さらに、ＩＣチップ周辺部に近いほど、密に配置されている。【選択図】　　　　図１
2004047758.tif 000002
【特許請求の範囲】
【請求項１】
半導体パッケージと、半導体パッケージ内に配置されたＩＣチップ、前記半導体パッケージの一方の面に、複数のボール電極がアレイ状に配置された半導体素子において、前記複数のボール電極の配置ピッチが、粗密になっていることを特徴とする、半導体装置。
【請求項２】
前記ボール電極は、前記パッケージ四隅部に近いほど、密に配置されている事を特徴とする、前記請求項１記載の半導体装置。
【請求項３】
前記ボール電極は、ＩＣチップ周辺部に近いほど、密に配置されている事を特徴とする、前記請求項１記載の半導体装置。
【請求項４】
半導体パッケージと、半導体パッケージ内に配置されたＩＣチップ、前記半導体パッケージの一方の面に、複数のボール電極がアレイ状に配置された半導体素子において、前記パッケージ四隅部に近いほど、密に配置され、ＩＣチップ周辺部に近いほど、密に配置されていて、前記ボール電極は、ＩＣチップ内側では、配置密度が粗い事を特徴とする、半導体装置。
【請求項５】
半導体パッケージと、半導体パッケージ内に配置されたＩＣチップ、前記半導体パッケージの一方の面に、複数のボール電極がアレイ状に配置された半導体素子において、前記複数のボール電極の配置ピッチが、ハーフピッチになっていることを特徴とする、半導体装置。
【請求項６】
前記ボール電極は、前記パッケージ四隅部において、ハーフピッチで配置されている事を特徴とする、前記請求項５記載の半導体装置。
【請求項７】
前記ボール電極は、ＩＣチップ周辺部において、ハーフピッチで配置されている事を特徴とする、前記請求項５記載の半導体装置。
【請求項８】
半導体パッケージと、半導体パッケージ内に配置されたＩＣチップ、前記半導体パッケージの一方の面に、複数のボール電極がアレイ状に配置された半導体素子において、前記パッケージ四隅部及び、ＩＣチップ周辺部において、ハーフピッチで配置され、前記ボール電極は、ＩＣチップ内側では、フルピッチで配置された事を特徴とする、半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に複数のボール電極が配置された半導体素子の実装構造に関する。
【０００２】
【従来の技術】
従来、複数のボール電極がアレイ状に配置された半導体素子のパッケージと、前記半導体素子が実装される基板との間の、はんだ接合部の信頼性向上のため、はんだ接合部の応力を低減させる方法がとられてきた。
【０００３】
これは、半導体素子・パッケージ・ボール電極・基板相互で、線膨張係数が異なるため、熱が加わるとそれぞれ膨張率が異なり、接合部であるボール電極に、大きな応力が加わって、接合部の寿命が短くなる虞がある。
【０００４】
そのため、従来からボール電極に加わる応力歪みを低減する方法として、例えば、特開平７−２２１１３２号に記載された、応力が加わる外周部のボール電極の径を大きくする方法、特許登録３０１６３８０号に記載された、最も応力が加わる、ボール電極の径を大きくする方法、特開平１１−１７６９８０号に記載された、応力が発生しやすい部分には、ボール電極を設けない方法、特開平９−１６２２４１号に記載された、最も応力が加わる、ボール電極の近くに補強のための補助バンプを設けたもの、などが知られている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来例のうち、特開平７−２２１１３２号、特許登録３０１６３８０号記載の、ボール電極を大きくするものは、パッケージの小型化に支障がある。製造上２種類以上の径のボール電極を用意する必要がある。はんだの使用量が増えてしまうと言う問題がある。
【０００６】
特開平９−１６２２４１号に記載の補助バンプを設けるものは、パッケージの小型化に支障がある。製造上２種類以上の材料を用意しなければならないと言う問題がある。
【０００７】
さらに、特開平１１−１７６９８０号記載の、応力が高くなる部分に、ボール電極を設けないものも、パッケージの小型化に問題がある。
【０００８】
【課題を解決するための手段】
半導体パッケージと、半導体パッケージ内に配置されたＩＣチップ、前記半導体パッケージの一方の面に、複数のボール電極がアレイ状に配置された半導体素子において、前記複数のボール電極の配置ピッチが、粗密になっていて、前記ボール電極は、前記パッケージ四隅部に近いほど、密に配置され、さらに、ＩＣチップ周辺部に近いほど、密に配置されている。
【０００９】
【発明の実施の形態】
本発明の実施の形態を図面に基づいて説明する。
【００１０】
図１は、本発明の半導体装置を、ボール電極側から見た平面図である。
【００１１】
図２は、本発明の半導体装置の断面図である。
【００１２】
図３は、本発明の半導体装置を、基板に実装したところの断面図である。
【００１３】
図４は、本発明の半導体装置の、ボール電極の配置方法を示した図である。
【００１４】
図５は、本発明の半導体装置の、第２の実施例を示す図である。
【００１５】
図６は、本発明の半導体装置の、第２の実施例を示す図であり、ボール電極の配置方法を示した図である。
【００１６】
図７は、本発明の半導体装置の、第３の実施例を示す図であり、ボール電極側から見た平面図である。
【００１７】
図８は、本発明の半導体装置の、第３の実施例を示す図であり、断面図である。
【００１８】
図９は、本発明の半導体装置の、第３の実施例を示す図であり、ボール電極の配置方法を示した図である。
【００１９】
図１０は、本発明の半導体装置の、第４の実施例を示す図である。
【００２０】
図１１は、本発明の半導体装置の、第４の実施例を示す図であり、ボール電極側から見た平面図である。
【００２１】
図１は、本発明の半導体装置を、ボール電極側から見た平面図、図２は、本発明の半導体装置の断面図、図３は、本発明の半導体装置を、基板に実装したところの断面図である。これらの図を用いて、半導体装置の構成を説明する。
【００２２】
本発明の半導体装置での半導体素子１は、ＩＣチップ３、パッケージ２、半導体素子接続部４、複数のボール電極１０から構成される。
【００２３】
前記パッケージ内の半導体素子接続部には、前記半導体素子と前記複数のボール電極とを、適宜接続する配線が構成されている（図示せず）。
【００２４】
前記ＩＣチップは、ＩＣチップ裏面に設けられた複数の電極（図示せず）を通じて、前記半導体素子接合部に接続されている。材質は、シリコンである。
【００２５】
前記複数のボール電極は、図１に示すように、前記パッケージの裏面に、概略アレイ状に配置されている。材質は、例えば鉛フリーはんだである。
【００２６】
前記半導体素子が実装される回路基板　５には、前記パッケージの複数のボール電極に対応した位置にアレイ状に端子を設け（図示せず）、パッケージとは、図３に示すように、前記複数のボール電極のはんだで接合される。材質は、例えばガラスエポキシ樹脂である。
【００２７】
次に、パッケージが熱で変形する現象を説明する。
【００２８】
図３のように回路基板に実装された半導体素子を考える。
【００２９】
ＩＣチップ、パッケージ及び、半導体素子が実装される回路基板の線膨張係数を比較する。半導体素子の物性をシリコン、パッケージをエポキシ樹脂、半導体素子が実装される基板の物性をガラスエポキシ樹脂とすると、シリコンの線膨張係数は、エポキシ樹脂やガラスエポキシ樹脂の線膨張係数に比べ、約１桁小さい。また、エポキシ樹脂とガラスエポキシ樹脂の線膨張係数も必ずしも同じではない。
【００３０】
このため、半導体素子等の発熱により、パッケージの温度が上昇すると、線膨張係数の小さいＩＣチップを含むパッケージの伸びに対して、回路基板の伸びの方が大きくなり、パッケージと回路基板を接続している、ボール電極部に応力が加わる。このため、繰り返し熱が加わると、ボール電極部に疲労ひずみが蓄積し、やがて破断に至る。
【００３１】
このとき、複数のボール電極部のうち、パッケージの四隅に配置されたボール電極１１や、ＩＣチップとパッケージ境界部に配置されたボール電極１２に加わる応力が大きく、寿命も短い傾向に有る。
【００３２】
四隅に配置されたボール電極の応力が高いのは、熱膨張は長さに比例して大きくなるためで、パッケージの対角線上の線膨張差が一番大きい。
【００３３】
また、ＩＣチップとパッケージ境界部に配置されたボール電極の応力が高いのは、パッケージが、ＩＣチップの近くで、熱膨張率の小さいＩＣチップに拘束され、回路基板との熱膨張差が大きくなるためである。
【００３４】
図４は、本発明の半導体装置の、ボール電極の配置方法を示した図である。
【００３５】
本発明では、高い応力が加わる部分のボール電極の配置密度を上げる事で、一ヶ所のボール電極への応力集中を避けている。
【００３６】
次に、本発明の、ボール電極の配置について説明する。
【００３７】
ボール電極の配置ピッチは、パッケージの周囲に行くほど、狭くなるように配置され、例えば、パッケージの中心線を対称面として、
ｘ＞・・・ｆ＞ｅ＞ｄ＞ｃ＞ｂ＞ａ（図では６ピッチ分のみ表示。ｘは、仮の個数を示す）
なるピッチで配置している。
【００３８】
前記では、すべてのピッチが異なるとして示したが、応力集中部でない部分では、同一長ピッチでも良い。例えば、ｆ＝ｅである。
【００３９】
また、ＩＣチップの周辺では、ｇなるピッチで、ボール電極が配置される。例えば、ｇ＝ａなるピッチである。
【００４０】
図５は、本発明の半導体装置の、第２の実施例を示す図である。
【００４１】
本発明の第２の実施例を示す半導体装置での半導体素子１は、ＩＣチップ３、パッケージ２、半導体素子接続部４、複数のボール電極１０から構成される。
【００４２】
前記複数のボール電極は、図５に示すように、前記パッケージの裏面に、概略アレイ状に配置されている。
【００４３】
ＩＣチップの内側に当たる部分にも、複数のボール電極が配置されている、フルグリッドの半導体装置である。
【００４４】
このＩＣチップ内側の、ボール電極の配置ピッチは、図６で説明するように、応力がそれほど加わらないので、粗くなっている。
【００４５】
図６は、本発明の半導体装置の、第２の実施例を示す図であり、ボール電極の配置方法を示した図である。
【００４６】
本発明では、高い応力が加わる部分のボール電極の配置密度を上げる事で、一ヶ所のボール電極への応力集中を避けている。
【００４７】
次に、本発明の、ボール電極の配置について説明する。
【００４８】
ボール電極の配置ピッチは、パッケージの周囲に行くほど、狭くなるように配置され、例えば、パッケージの中心線を対称面として、
ｘ＞・・・ｆ＞ｅ＞ｄ＞ｃ＞ｂ＞ａ（図では６ピッチ分のみ表示。ｘは、仮の個数を示す）
なるピッチで配置している。
【００４９】
前記では、すべてのピッチが異なるとして示したが、応力集中部でない部分では、同一長ピッチでも良い。例えば、ｆ＝ｅである。
【００５０】
また、ＩＣチップの周辺では、ｇなるピッチで、ボール電極が配置される。例えば、ｇ＝ａなるピッチである。
【００５１】
ＩＣチップの内側にあたる部分は、ＩＣチップと回路基板の線膨張差がさほど大きくないため、ボール電極のピッチは粗くても良い。配置ピッチは例えば、ｈ＞ｇとなる。
【００５２】
図７は、本発明の半導体装置の、第３の実施例を示す、ボール電極側から見た平面図、図８は、本発明の半導体装置の、第３の実施例の断面図である。これらの図を用いて、半導体装置の構成を説明する。
【００５３】
本発明の半導体装置での半導体素子１は、ＩＣチップ３、パッケージ２、半導体素子接続部４、複数のボール電極１０から構成される。
【００５４】
前記パッケージ内の半導体素子接続部には、前記半導体素子と前記複数のボール電極とを、適宜接続する配線が構成されている（図示せず）。
【００５５】
前記ＩＣチップは、ＩＣチップ裏面に設けられた複数の電極（図示せず）を通じて、前記半導体素子接合部に接続されている。材質は、シリコンである。
【００５６】
前記複数のボール電極は、図７に示すように、前記パッケージの裏面に、概略アレイ状に配置されている。材質は、例えば鉛フリーはんだである。
【００５７】
図９は、本発明の半導体装置の、第３の実施例を示す図であり、ボール電極の配置方法を示した図である。
【００５８】
本発明では、高い応力が加わる部分のボール電極の配置密度を上げる事で、一ヶ所のボール電極への応力集中を避けている。
【００５９】
次に、本発明の、ボール電極の配置について説明する。
【００６０】
ボール電極の配置ピッチは、Ｐなる幅で均等に配置されている。ボール電極に働く応力が高い、四隅部及びＩＣチップの周辺では、ハーフピッチつまりＰ／２なる幅で配置されている。
【００６１】
図１０は、本発明の半導体装置の、第４の実施例を示す図である。
【００６２】
本発明の第４の実施例を示す半導体装置での半導体素子１は、ＩＣチップ３、パッケージ２、半導体素子接続部４、複数のボール電極１０から構成される。
【００６３】
前記複数のボール電極は、図１０に示すように、前記パッケージの裏面に、概略アレイ状に配置されている。
【００６４】
ＩＣチップの内側部分にも複数のボール電極が配置されている。この配置ピッチは、図１１で説明するように、応力がそれほど加わらないので、ピッチＰなる幅で均等に配置されている。
【００６５】
図１１は、本発明の半導体装置の、第４の実施例を示す図であり、ボール電極の配置方法を示した図である。
【００６６】
本発明では、高い応力が加わる部分のボール電極の配置密度を上げる事で、一ヶ所のボール電極への応力集中を避けている。
【００６７】
次に、本発明の、ボール電極の配置について説明する。
【００６８】
ボール電極の配置ピッチは、Ｐなる幅で均等に配置されている。ボール電極に働く応力が高い、四隅部及びＩＣチップの周辺では、ハーフピッチつまりＰ／２なる幅で配置されている。
【００６９】
ＩＣチップ内側にあたる部分は、パッケージと回路基板の線膨張差が、さほど大きくないため、ボール電極のピッチは、Ｐなる幅で均等に配置されている。
【００７０】
ＩＣチップのボール電極の配置は、ＩＣのスペックによって決まるため、必ずしも本実施例で示した配置でなくても良い。
【００７１】
尚、最小ピッチは、ボール電極の大きさで決まり、はんだ付け後、相互のボール電極がブリッジしない事を満足する必要が有る事は、言うまでもない。
【００７２】
尚、本発明は、その主旨を免脱しない範囲で、上記実施例を修正または変形したものに適用可能であり、具体的には、ＭＣＭ、ＢＧＡ、ＣＳＰと言った半導体素子である。
【００７３】
【発明の効果】
以上説明したように、（１）〜（８）本発明によれば、大きな応力が加わるボール電極の配置密度を密にする事により、１個当たりのボール電極に加わる応力を低減でき、接合信頼性の高い半導体装置を供給できる。
【図面の簡単な説明】
【図１】本発明の半導体装置を、ボール電極側から見た平面図である。
【図２】本発明の半導体装置の断面図である。
【図３】本発明の半導体装置を、基板に実装したところの断面図である。
【図４】本発明の半導体装置の、ボール電極の配置方法を示した図である。
【図５】本発明の半導体装置の、第２の実施例を示す図である。
【図６】本発明の半導体装置の、第２の実施例を示す図であり、ボール電極の配置方法を示した図である。
【図７】本発明の半導体装置の、第３の実施例を示す図であり、ボール電極側から見た平面図である。
【図８】本発明の半導体装置の、第３の実施例を示す図であり、断面図である。
【図９】本発明の半導体装置の、第３の実施例を示す図であり、ボール電極の配置方法を示した図である。
【図１０】本発明の半導体装置の、第４の実施例を示す図である。
【図１１】本発明の半導体装置の、第４の実施例を示す図であり、ボール電極側から見た平面図である。
【符号の説明】
１　半導体素子
２　パッケージ
３　ＩＣチップ
４　半導体素子接続部
５　回路基板
１０　はんだボール電極
【図１】
2004047758.tif 000003
【図２】
2004047758.tif 000004
【図３】
2004047758.tif 000005
【図４】
2004047758.tif 000006
【図５】
2004047758.tif 000007
【図６】
2004047758.tif 000008
【図７】
2004047758.tif 000009
【図８】
2004047758.tif 000010
【図９】
2004047758.tif 000011
【図１０】
2004047758.tif 000012
【図１１】
2004047758.tif 000013