(57)【要約】【課題】低接触抵抗を有するプラグ装置の製造方法を提供する。【解決手段】低接触抵抗を有するプラグ装置の製造方法では、まず、シリコン基板とその上を被うＢＰＳＧ層が設けられる。シリコン基板はドーパント領域を有する。次に、ＢＰＳＧ層はドーパント領域と隣接する接触窓を形成するようエッチングされる。ドーパント領域でボロンがドーピングされると、シリコン・ゲルマニウム層が障壁層としてドーパント領域に形成される。次に、障壁層は接触窓に隣接して形成され、障壁層により包囲される金属プラグが形成される。導電性の接続線がＢＰＳＧ層に形成された後、ドーパント領域の再活性化のため急速な温度アニーリングが使用される。ボロンがドーパント領域にドーピングされる場合、シリコン・ゲルマニウム層はボロンが障壁層に移ってプラグ装置の接触抵抗を減少させるのを防止する。【選択図】　　　図２Ｅ
2004047934.tif 000002
【特許請求の範囲】
【請求項１】
第１のドーパント領域を有する基板の上に低接触抵抗を有するプラグ装置を製造する方法において、
前記基板の上に絶縁層を形成するステップと、
前記絶縁層の底が前記第１のドーパント領域を一部露出するよう前記絶縁層内に接触窓を形成するステップと、
第２のドーパント領域の一部が前記第１のドーパント領域の一部で覆われるように、前記基板内に前記第２のドーパント領域を形成するステップと、
前記絶縁層の側壁及び底部に障壁層を形成するステップと、
前記接触窓内に金属プラグを形成して、この金属プラグで前記接触窓を充填するステップと、
前記絶縁層に導電性の接続線を形成するステップと、
急速な温度アニーリングを行うステップと、
を有する方法。
【請求項２】
前記第１のドーパント領域と前記第２のドーパント領域は、Ｎ型のドーパント領域を有する、請求項１記載の方法。
【請求項３】
前記第１のドーパント領域と前記第２のドーパント領域は、Ｐ型のドーパント領域を有する、請求項１記載の方法。
【請求項４】
前記障壁層の形成前に、更に前記接触窓と前記第２のドーパント領域との間の境界に障壁要素を持つ障壁層を形成するステップを更に有する請求項３記載の方法。
【請求項５】
前記障壁要素はモリブデンである、請求項４記載の方法。
【請求項６】
前記障壁要素はタンタルである、請求項４記載の方法。
【請求項７】
前記障壁要素はゲルマニウムであり、前記障壁層はシリコン・ゲルマニウム層である、請求項４記載の方法。
【請求項８】
イオン注入が使用され、前記第２のドーパント領域にゲルマニウムを導入し、前記障壁層を形成する、請求項７記載の方法。
【請求項９】
前記シリコン・ゲルマニウム層は物理蒸着方法により形成される、請求項７記載の方法。
【請求項１０】
前記障壁層の形成は化学蒸着方法により形成される、請求項７記載の方法。
【請求項１１】
前記Ｐ型のドーパント領域はボロンをドープされている、請求項７記載の方法。
【請求項１２】
前記障壁層は第１のＴｉ層、ＴｉＮ層及び第２のＴｉ層を順次有している、請求項１１記載の方法。
【請求項１３】
前記金属プラグはタングステンで形成されている、請求項１２記載の方法。
【請求項１４】
Ｐ型のドーパント領域を有する基板と、
前記基板に位置決めされた絶縁層と、
前記絶縁層と前記基板で画定された接触窓と、
前記接触窓に隣接した一側と、
プラグ窓を画定する他側を有する障壁層と、
前記プラグ窓内に形成されたプラグと、
前記Ｐ型のドーパント領域と前記障壁層との間に位置決めされて前記Ｐ型のドーパント領域と前記障壁層とを隔てる障壁層と、
を有する低接触抵抗を有するプラグ装置。
【請求項１５】
前記障壁層は自体に隣接した境界層を有する、請求項１４記載のプラグ装置。
【請求項１６】
前記障壁層はモリブデンからなる、請求項１５記載のプラグ装置。
【請求項１７】
前記障壁層はタンタルからなる、請求項１５記載のプラグ装置。
【請求項１８】
前記障壁層はシリコン・ゲルマニウムである、請求項１５記載のプラグ装置。
【請求項１９】
Ｐ型のドーパント領域はボロンをドープされ、前記境界層はＴｉＳｉ２層であり、前記障壁層はＴｉ層、ＴｉＮ層及びＴｉ層を順次その上に形成した、請求項１５記載のプラグ装置。
【請求項２０】
前記プラグはタングステンでできている、請求項１９記載のプラグ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術】
本発明はプラグ装置の製造方法に関し、特に本発明は低接触抵抗を有するプラグ装置を製造する方法に関する。
【０００２】
【従来の技術】
今日の電子テクノロジの進歩の１つの主な理由は、半導体テクノロジにより高密度で集積回路にトランジスタ、コンデンサ、抵抗のような互いに異なる種類の電子装置を実現したことにある。
半導体装置では、これらの互いに異なる種類の電子装置は、導電性の接続線により互いに接続されている。トランジスタのソースとドレインのような電子装置の各領域は、導電性の接続線を接続するプラグと呼ばれる垂直導線に依存している。
【０００３】
従来のプラグ装置は、図１に示してある。ドーパント領域１０２は基板１０１に存在する。ドーパント領域１０２は、例えば、トランジスタのソースまたはドレインである。絶縁層形成のためにシリコン基板１０１にはＢＰＳＧ層１０３がある。導電性の接続線１０６は、ＢＰＳＧ層１０３の上にある。ドーパント領域１０２から接続線１０６まで信号を伝送するために、垂直導体、例えば、金属プラグ１０５が必要とされる。しかし、シリコン基板１０１とＢＰＳＧ層１０３への金属プラグ１０５の接着強度は十分ではなく、従って、障壁層１０４は基板１０１、ＢＰＳＧ層１０３、プラグ１０５の間に位置決めされる。障壁層１０４は、例えば、Ｔｉ、ＴｉＮ及びＴｉにより形成された薄膜である。
【０００４】
【発明が解決しようとする課題】
半導体方法で接続線の幅が狭くなるに従って、接続線の接触抵抗を如何に減少するかはますます重要なこととなる。特に、半導体の周辺領域の周りには、プラグ装置の垂直高さが他の場所よりも高い時に接触抵抗の問題が更に深刻となる。これは、半導体方法が一連の複雑な方法からなり、後処理が通常前処理で形成された構造に影響を与えるからである。例えば、接続線を形成する方法では、半導体が長時間高温にさらされ、ドーパント領域の不活性化が生じ、従って、接触抵抗が増大する可能性がある。
【０００５】
【課題を解決するための手段】
上記の記載によれば、半導体での周辺領域の回路内に発生するプラグの抵抗問題は、他の場所における問題よりも更に深刻である。従って、本発明の目的は、低接触抵抗を有するプラグ装置とその製造方法を提供することである。プラグからの接触抵抗を除去することは半導体の設計全体に重要な寄与をすることになる。
【０００６】
ここで具体化され広く記載されるように、本発明は、第１のドーパント領域と絶縁層を形成した基板を提供する。次に、絶縁層は基板で接触窓を画定するようエッチングされる。この実施例では、接触窓の一部境界は、前記第１のドーパント領域に隣接する。次に、第２のドーパント領域は、上記の接触窓の一部境界を介して基板の上に形成される。第２のドーパント領域は、前記第１のドーパント領域で覆われている。
【０００７】
次に、障壁層が形成される。この障壁層の一側は、接触窓に隣接し、他側はそこに形成した金属プラグでプラグ窓として画定される。次に、接続線は絶縁層に形成される。その後、急速な温度アニーリングが行われる。
本発明の好適な実施例は、接続線形成の後、ドーパント領域を再度活性化するために急速な温度アニール処理が行われ、それにより、プラグの接触抵抗が減少される。
【０００８】
本発明の好適な実施例は更に障壁層を有する。この障壁層は、半導体処理内の温度が前記第１のドーパント領域及び前記第２のドーパント領域のドーパントに影響を与えず、または熱拡散によりドーパントを障壁層の方へ移動させてプラグの接触抵抗を減少させるように、１のドーパント領域、第２のドーパント領域及び障壁層の間に位置決めされる。
【０００９】
【発明の実施の形態】
本発明は、添付図面に関してこの好適な実施例の次の詳細な記載を読み取ることにより更によく理解することができる。
本発明は、低接触抵抗を有するプラグとその製造方法を開示する。本発明の実施例を図示するために、図２Ａから図２Ｅまで及び図３を参照する。図２Ａから図２Ｅは、低接触抵抗を有するプラグ装置を製造する互いに異なるステップの図であり、図３は、本発明の製造方法のフローチャートである。
【００１０】
まず、図３と図２Ａを参照する。順次、基板２０１が設けられ（ステップ３００）、第１のドーパント領域２０２が形成され（ステップ３０２）、絶縁層２０３が形成される（ステップ３０４）。基板２０１の一実施例は、Ｓｉ、ＧａＡｓなどのような半導体を有しており、第１のドーパント領域２０２の一実施例は、Ｎ型のドーパント領域とＰ型のドーパント領域を有している。Ｎ型のドーパント領域の一実施例は、電子を提供することができるＰ、Ａｓなどのようなドーパントをドープし、Ｐ型のドーパント領域の一実施例は、ホールを提供し得るＢのようなアクセプタをドープする。絶縁層２０３の一実施例は、ＢＰＳＧのような絶縁体を有している。
【００１１】
次に、図３と図２Ｂを参照する。絶縁層２０３が基板２０１で接触窓２０４を画定するようエッチングされる（ステップ３０６）。接触窓２０４の一部境界は、第１のドーパント領域２０２に隣接する。次に、第２のドーパント領域２０５は、接触窓２０４の一部境界を通じて形成される。第２のドーパント領域２０５は、第１のドーパント領域２０２で一部覆われている。絶縁層２０３をエッチングするために使用される一実施例の方法は、リアクティブ・イオン・エッチングを含む。第２のドーパント領域２０５の一実施例は、第１のドーパント領域２０２と同一のドーパントを更に高い濃度でドープされる。接触窓２０４の一実施例は、半導体装置の周辺領域に位置決めされる。より深くプラグが周辺領域に形成されているので、その特性は他の領域のものとは異なる。従って、導電率を改善するためにより高い濃度のドーパントが元の第１のドーパント領域２０２にドープされる。
【００１２】
次に、図３と図２Ｃを参照する。もし第１のドーパント領域２０２と第２のドーパント領域２０５がＰ型のドーパント領域を有する場合（ステップ３１０）、障壁層２０６が第２のドーパント領域２０５に形成される（ステップ３１２）。それどころか、もし第１のドーパント領域２０２と第２のドーパント領域２０５がＮ型のドーパント領域を有する場合、障壁層２０６は形成する必要はない。一実施例で障壁層２０６を形成するには、物理蒸着法（ＰＶＤ）または化学蒸着法（ＣＶＤ）が使用される。他の実施例で障壁層２０６を形成するには、障壁要素のイオン形を基板２０１に導入するイオン注入が使用される。障壁層２０６の実施例は、Ｇｅ、Ｍｏ、Ｔａを含む薄膜である。障壁層２０６は、Ｐ型のドーパント領域のドーパント（第１のドーパント領域２０２と第２のドーパント領域２０５）が熱拡散により障壁層２０７へ移動し、そこで障壁層２０７と反応し、かくしてプラグの接触抵抗を低下させるのを防止するよう作用する。
【００１３】
次に、図３と図２Ｄを参照する。障壁層２０７が形成される（ステップ３１４）。障壁層２０７の一側は、接触窓２０４に隣接し、プラグ窓２０７１は、障壁層２０７の他側に画定される。前述のように、障壁層２０６は、第２のドーパント領域２０５と障壁層２０７との間に配置される。まったく第１のドーパント領域２０２と第２のドーパント領域２０５がＮ型のドーパント領域であると、障壁層２０６を加えずに障壁層２０７は第２のドーパント領域２０５（図示せず）に隣接する。更に、障壁層２０７の一実施例は、プラグの接着性を高めるためにＴｉ、ＴｉＮ、Ｔｉにより形成された薄膜である。
【００１４】
次に、図３と図２Ｅを参照する。プラグ２０８は、プラグ窓２０７１に形成される（ステップ３１６）。次に、接続線２０９は、絶縁層２０３に形成される（ステップ３１８）。
接続線２０９の製造過程のため、第１のドーパント領域２０２と第２のドーパント領域２０５のドーパントは、不活性化され、かくしてプラグ２０８の導電率を低下または失うということは、通常温度に原因している。従って、接続線２０９形成ステップの後での急速な温度アニーリングが急速温度処理（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ｐｒｏｃｅｓｓｉｎｇ：ＲＴＰ）として知られるものにおいて第１のドーパント領域２０２と第２のドーパント領域２０５を再度活性化するために行われる（ステップ３２０）。ＲＴＰの１つの方法は、ＨＴ酸化炉で１秒間当たり１００℃加熱することである。短時間で温度は所定温度に達する。次に、数秒後温度は高温から元の温度まで下がる。
【００１５】
次に本発明の好適な実施例について詳細に説明する。
本発明の好適な実施例とその製造方法は図４に示す。
まず、第１のドーパント領域４０２は基板４０１に形成される。この好適な実施例では、第１のドーパント領域４０２は半導体上で互いに異なる目的でソース、ドレインまたは類似の装置を形成するためにボロンをドープされる。ＢＰＳＧ層４０３は絶縁層として基板４０１に形成される。
【００１６】
ＢＰＳＧ層４０３は、次に第１のドーパント領域４０２に隣接した接触窓４０４を形成するためにエッチングされる。一般的には、接触窓４０４形成の後、Ｓｉ３Ｎ４層４１１がスペーサとして形成される。
【００１７】
次に、基板４０１は、第２のドーパント領域４０５の形成のためより高い濃度のボロンで接触窓４０４を介してドーピングされる。次に、シリコン・ゲルマニウム層４０６は、ＣＶＤまたはＰＶＤにより障壁層として形成される。シリコン・ゲルマニウム層４０６を形成する他の方法は、主にシリコンからなる基板４０１に対してゲルマニウムを注入することである。次に、Ｔｉ層４０７３、ＴｉＮ層４０７２、Ｔｉ層４０７１は、障壁層４０７としてその上に順次形成される。Ｔｉ層４０７３が基板に形成されると、チタニウムは基板４０１と一部反応し、ＴｉＳｉ２層４０７５はその後境界層として形成される。次に、Ｗプラグ４０８は、障壁層４０７の上に形成される。平坦化の後、接続線４０９は絶縁層４０３に形成される。
【００１８】
接続線４０９は、長時間高温度で形成すべきであるから、第１のドーパント領域４０２と第２のドーパント領域４０５のボロンは、不活性化され、従って、ドーパント領域の導電率は低下する。急速な温度アニーリングがドーパント領域の再活性化のために採用される。
【００１９】
熱処理中にボロンの拡散が生じる。もし前述のＴｉＳｉ２層４０７５にボロンが拡散すべき場合、ＴｉＢ合金を形成して接触抵抗を増大することがある。しかし、この実施例では、シリコン・ゲルマニウム層は、第１のドーパント領域４０２、第２のドーパント領域４０５、ＴｉＳｉ２層４０７５の間に形成される。シリコン・ゲルマニウム層４０６の拡散速度は、シリコン基板の場合よりも遅くなり、例えば、８００℃でシリコン基板のボロンの拡散速度は１Ｅ−１６ｃｍ２／ｓであるが、シリコン・ゲルマニウム層（２つの要素の比はゲルマニウムの場合２０％、シリコンの場合８０％）では１Ｅ−１７ｃｍ２／ｓである。従って、シリコン・ゲルマニウム層４０６の存在のためボロンは接続線形成または急速な温度アニーリングの処理では熱拡散でもＴｉＳｉ２層４０７５には拡散しない。
【００２０】
【発明の効果】
かくして、本発明により開示されたプラグ装置の製造方法は、低接触抵抗の特性を有し、この製造方法は、半導体密度の増大に鑑みて半導体の品質の向上に寄与するところ大である。
【００２１】
当業者には、種々の変形及び変更が本発明の範囲または主旨から逸脱せずに本発明の構成についてなし得るということは明らかであろう。上記に鑑みて、本発明の変形及び変更は上記の請求項及びその均等物の範囲に入る限り、本発明の範囲内のものである。
【図面の簡単な説明】
【図１】従来技術のプラグ装置。
【図２Ａ】本発明の実施例の第１のステップ。
【図２Ｂ】本発明の実施例の第２のステップ。
【図２Ｃ】本発明の実施例の第３のステップ。
【図２Ｄ】本発明の実施例の第４のステップ。
【図２Ｅ】本発明の実施例の第５のステップ。
【図３】本発明の実施例の製造のフローチャート。
【図４】本発明の好適な一実施例によるプラグ装置。
【符号の説明】
１０１　基板
１０２　ドーパント領域
１０３　ＢＰＳＧ層
１０４　障壁層
１０５　金属プラグ
１０６　導電性の接続線
２０１　基板
２０２　第１のドーパント領域
２０３　絶縁層
２０４　接触窓
２０５　第２のドーパント領域
２０６　障壁層
２０７　障壁層
２０７１　プラグ窓
２０８　金属プラグ
４０１　基板
４０２　第１のドーパント領域
４０３　ＢＰＳＧ層
４０４　接触窓
４０５　第２のドーパント領域
４０６　シリコン・ゲルマニウム層
４０７　障壁層
４０７１　Ｔｉ層
４０７２　ＴｉＮ層
４０７３　Ｔｉ層
４０７５　ＴｉＳｉ２層
４０８　Ｗプラグ
４０９　導電性の接続線
４１１　Ｓｉ３Ｎ４
【図１】
2004047934.tif 000003
【図２Ａ】
2004047934.tif 000004
【図２Ｂ】
2004047934.tif 000005
【図２Ｃ】
2004047934.tif 000006
【図２Ｄ】
2004047934.tif 000007
【図２Ｅ】
2004047934.tif 000008
【図３】
2004047934.tif 000009
【図４】
2004047934.tif 000010