(57)【要約】【課題】回路パターン、受動素子及び能動素子から発生するノイズ又は漏洩磁束を吸収及び遮蔽する電子部品を内蔵した積層基板とその製造方法を提供する。【解決手段】基板と基板間に形成される回路パターン、受動素子及び能動素子に選択的に又はすべて磁性物質を施して、回路パターン、受動素子及び能動素子から発生するノイズを遮蔽させることにより、漏洩磁束及び漏化を遮蔽する積層基板である。【選択図】　　　　図５
2004064052.tif 000002
【特許請求の範囲】
【請求項１】
基板を用意する段階と、
前記基板上に磁性物質を施す段階と、
前記磁性物質が施された部分に、回路パターン、受動素子及び能動素子のなかで少なくとも一つを設ける段階と、
前記回路パターン、受動素子及び能動素子のなかで少なくとも一つが設けられた上面に基板を積層する段階とからなることを特徴とするノイズ遮蔽型積層基板の製造方法。
【請求項２】
前記磁性物質が施される基板に凹溝を形成する段階をさらに含むことを特徴とする請求項１に記載のノイズ遮蔽型積層基板の製造方法。
【請求項３】
前記磁性物質はフェライトであることを特徴とする請求項１に記載のノイズ遮蔽型積層基板の製造方法。
【請求項４】
基板を用意する段階と、
前記基板上に磁性物質を施す段階と、
前記磁性物質が施された部分に、回路パターン、受動素子及び能動素子のなかで少なくとも一つを設ける段階と、
前記回路パターン、受動素子及び能動素子の上面に磁性物質を施す段階と、
前記磁性物質の上面に基板を積層する段階とからなることを特徴とするノイズ遮蔽型積層基板の製造方法。
【請求項５】
前記磁性物質が施される基板に凹溝を形成する段階をさらに含むことを特徴とする請求項４に記載のノイズ遮蔽型積層基板の製造方法。
【請求項６】
前記磁性物質はフェライトであることを特徴とする請求項４に記載のノイズ遮蔽型積層基板の製造方法。
【請求項７】
基板を用意する段階と、
前記基板上にフォトレジスタでパターンを形成する段階と、
前記フォトレジストパターンに磁性物質を施す段階と、
レベリングを行ってからレジストを除去する段階と、
電気的連結のための導電物質を提供する段階と、
前記導電物質をエッチングする段階と、
フォトレジスタでパターンを形成する段階と、
前記フォトレジストパターンに磁性物質を施す段階と、
レベリングを行ってからレジストを除去する段階と、
基板を積層する段階とからなることを特徴とする　請求項４に記載のノイズ遮蔽型積層基板の製造方法。
【請求項８】
前記エッチングする段階に先立ち、樹脂処理する段階をさらに含むことを特徴とする請求項７に記載のノイズ遮蔽型積層基板の製造方法。
【請求項９】
前記磁性物質はフェライトであることを特徴とする請求項８に記載のノイズ遮蔽型積層基板の製造方法。
【請求項１０】
基板を用意する段階と、
前記基板上に磁性物質を施す段階と、
前記磁性物質が施された部分に、回路パターン、受動素子及び能動素子のなかで少なくとも一つを設ける段階と、
前記回路パターン、受動素子及び能動素子の上面を取り囲むように磁性物質を施す段階と、
前記磁性物質の上面に基板を積層する段階とからなることを特徴とするノイズ遮蔽型積層基板の製造方法。
【請求項１１】
前記磁性物質が施される基板に凹溝を形成する段階をさらに含むことを特徴とする請求項１０に記載のノイズ遮蔽型積層基板の製造方法。
【請求項１２】
前記磁性物質はフェライトであることを特徴とする請求項１０に記載のノイズ遮蔽型積層基板の製造方法。
【請求項１３】
基板を用意する段階と、
前記基板上にフォトレジスタでパターンを形成する段階と、
前記フォトレジストパターンに磁性物質を施す段階と、
レベリングを行ってからレジストを除去する段階と、
電気的連結のための導電物質を提供する段階と、
前記導電物質をエッチングする段階と、
フォトレジスタでパターンを形成する段階と、
前記フォトレジストパターンに磁性物質を施す段階と、
レベリングを行ってからレジストを除去する段階と、
基板を積層する段階とからなることを特徴とする請求項１０に記載のノイズ遮蔽型積層基板の製造方法。
【請求項１４】
前記エッチングする段階に先立ち、樹脂処理する段階をさらに含むことを特徴とする請求項１３に記載のノイズ遮蔽型積層基板の製造方法。
【請求項１５】
前記磁性物質はフェライトであることを特徴とする請求項１３に記載のノイズ遮蔽型積層基板の製造方法。
【請求項１６】
第１基板と、
前記第１基板の上面に積層される第２基板と、
前記第１基板と前記第２基板間に印刷される回路パターンと、
前記第１基板と前記第２基板間に印刷された回路パターンの上面及び下面のいずれか一面に施される磁性物質とを含んでなることを特徴とするノイズ遮蔽型積層基板。
【請求項１７】
前記回路パターンは前記磁性物質で取り囲まれることを特徴とする請求項１６に記載のノイズ遮蔽型積層基板。
【請求項１８】
前記回路パターンは、信号ライン、設置ライン及び電源ラインのいずれか一つであることを特徴とする請求項１６に記載のノイズ遮蔽型積層基板。
【請求項１９】
前記磁性物質はフェライトであることを特徴とする請求項１６に記載のノイズ遮蔽型積層基板。
【請求項２０】
第１基板と、
前記第１基板の上面に積層される第２基板と、
前記第１基板と前記第２基板間に実装される受動素子と、
前記第１基板と前記第２基板間に実装された受動素子の上面及び下面のいずれか一面に施される磁性物質とを含んでなることを特徴とするノイズ遮蔽型積層基板。
【請求項２１】
前記受動素子は前記磁性物質で取り囲まれることを特徴とする請求項２０に記載のノイズ遮蔽型積層基板。
【請求項２２】
前記受動素子としては、抵抗、キャパシタ及びインダクタが含まれることを特徴とする請求項２０に記載のノイズ遮蔽型積層基板。
【請求項２３】
前記磁性物質はフェライトであることを特徴とする請求項２０に記載のノイズ遮蔽型積層基板。
【請求項２４】
第１基板と、
前記第１基板の上面に積層される第２基板と、
前記第１基板と前記第２基板間に実装される能動素子と、
前記第１基板と前記第２基板間に実装された能動素子の上面及び下面のいずれか一面に施される磁性物質とを含んでなることを特徴とするノイズ遮蔽型積層基板。
【請求項２５】
前記能動素子は前記磁性物質で取り囲まれることを特徴とする請求項２４に記載のノイズ遮蔽型積層基板。
【請求項２６】
前記能動素子としては、半導体チップが含まれることを特徴とする請求項２４に記載のノイズ遮蔽型積層基板。
【請求項２７】
前記磁性物質はフェライトであることを特徴とする請求項２４に記載のノイズ遮蔽型積層基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はノイズ遮蔽型積層基板とその製造方法に係り、より詳しくは回路パターン、受動素子及び能動素子から発生するノイズ又は漏洩磁束を吸収及び遮蔽する電子部品を内蔵した積層基板とその製造方法に関するものである。
【０００２】
【従来の技術】
従来、能動素子と受動素子を含む各種の電子部品は、通常回路パターンの形成された基板上に搭載及び配線された。しかし、このような各種の電子部品は、電子製品の小型化及び集積化の趨勢に対応してプリント基板内に実装されている実情である。すなわち、積層基板内に電子部品を挿入して基板を小型化及び集積化している。
【０００３】
このように、積層基板内に電子部品を挿入して実装する従来の技術は、既に出願された特許文献１（電子部品及びその製造方法）によると、光造形プロセッサにより光造形樹脂層を積層して光造形樹脂を形成し、光造形樹脂内に半導体素子、抵抗、キャパシタなどのインサート部品を一体的に内蔵したものがある。この技術は、図１のプロセッサによると、光造形プロセッサにより光造形樹脂層１を形成した後、前記樹脂層１にインサート部品２を搭載し、次に樹脂層１上に光造形樹脂層１ｃを積層し、ビアホールを通してインサート部品に配線３を行い、さらに樹脂層１ｄを積層したもので、インサート部品２を光造形樹脂層１、１ｃ間に内蔵したものである。
【０００４】
また、特許文献２（多層基板）は温度変化に対して安定した多層基板を製造するためのもので、図２に示すように、樹脂基板層１８、２２、２５、２６とセラミック基板層１１が積層された多層基板において、前記セラミック基板にはインピーダンス素子１２〜１７を設け、前記樹脂基板層の最上層には電子部品２３、２４を装着したものである。
【０００５】
特許文献３（電子部品、回路装置とその製造方法並びに半導体装置）では、図３に示すように、層間接続の可能なバンプ付（Ｂｕｍｐ　Ｃｏｎｔａｃｔ）薄膜電子部品３３を基板３０内に積層することにより、部品の内蔵と層間接続を同時に具現して、高密度の回路装置、つまり配線部品３２、素子部３６、配線パターン３７などを構成している。また、その薄膜電子部品を形成するにあたっては、型板にバンプの型となる凹部を形成し、その型板上に電極ないし素子を順次形成することにより、特性が優れた微細なバンプ付薄膜電子部品を形成している。
【０００６】
【特許文献１】
特開２００２−９３９８９号公報
【特許文献２】
特開２００２−１１１２２２号公報
【特許文献３】
特開２００２−１７６２６７号公報
このように、従来の技術は、多層に積層された基板内に各種の電子部品を実装し、樹脂などで被せて基板を小型化及び集積化しているが、基板内に実装される電源、信号線又は接地線などの回路パターン又は受動素子（抵抗、キャパシタ、インダクタなど）及び能動素子（ＳＭＤ部品、集積回路など）を磁場から全く遮蔽させることができないため、回路パターン又は受動素子及び能動素子を含む電子部品の漏洩磁束により、隣接したほかの回路パターン又は受動素子及び能動素子が誤動作するか、又はノイズによりクロストーク（Ｃｒｏｓｓ　Ｔａｌｋ）される現象があった。
【０００７】
【発明が解決しようとする課題】
したがって、本発明は前記のような問題を解消するためになされたもので、積層された多層基板間に内蔵される回路パターン、受動素子及び能動素子をシールディングして、回路パターン、受動素子及び能動素子から発生する漏洩磁束又はノイズを遮蔽するためのノイズ遮蔽部品内蔵型積層基板の製造方法を提供することをその目的とする。
ここで、前記受動素子は抵抗、キャパシタ、インダクタなどであり、能動素子は半導体チップをフェライトで鍍金したものである。
【０００８】
また、本発明は、前記回路パターン、受動素子及び能動素子のシールディング処理による製造方法による回路パターン、受動素子及び能動素子を提供することをほかの目的とする。
【０００９】
さらに、本発明は、前記ノイズ遮蔽部品内蔵型積層基板の製造方法により製造された積層基板を提供することをほかの目的とする。
【００１０】
【課題を解決するための手段】
前記のような目的を達成するため、本発明は、基板と基板間に形成される回路パターン、受動素子又は能動素子に選択的に磁性物質を施して、前記回路パターン、受動素子又は能動素子から発生するノイズを遮蔽させることで、隣接した回路パターン、受動素子又は能動素子間の漏洩磁束及び漏化を遮蔽したノイズ遮蔽部品内蔵型積層基板の製造方法を提供する。
【００１１】
また、本発明は、基板を用意する段階と、前記基板上に磁性物質を施す段階と、前記磁性物質が施された部分に、回路パターン、受動素子及び能動素子を設ける段階と、前記回路パターン、受動素子及び能動素子の上面に基板を積層する段階とからなるノイズ遮蔽型積層基板の製造方法を提供する。
【００１２】
さらに、本発明は、第１基板と、前記第１基板の上面に積層される第２基板と、前記第１基板と前記第２基板間に印刷される回路パターンと、前記第１基板と前記第２基板間に印刷された回路パターンを取り囲むように施される磁性物質とを含んでなるノイズ遮蔽型積層基板を提供する。
【００１３】
【発明の実施の形態】
以下、本発明を添付図面に基づいてより具体的に説明するが、この具体例は本発明の理解に役立つように提示したもので、本発明の範疇を限定するものではない。
【００１４】
図４（ａ）は、本発明による積層基板に、ノイズを吸収及び遮蔽する部品が内蔵された状態の断面を示すもので、基板１００と基板１０１間に銅（Ｃｕ）又は銀（Ａｇ）などのような導電性ラインから回路パターン（ストリップライン）１１０が形成され、回路パターンの上下左右に磁性物質、つまりフェライト１５０が施される。図４（ｂ）は図４（ａ）に示すものをほかの方向から見た断面図で、基板１００と基板１０１間に、フェライト１５０で取り囲まれた回路パターン１１０が内蔵された状態を示す。
【００１５】
図５は積層基板にノイズ遮蔽部品を内蔵する方法を示すもので、図５（ａ）に示すように、第１基板１００を用意した後、第１基板１００の上面に磁性物質、つまりフェライト１５０を施す。図５（ｂ）に示すように、フェライト１５０を鍍金した後、回路パターン１１０を印刷する。図５（ｃ）に示すように、回路パターン１１０が印刷されると、印刷された回路パターン１１０の上面にフェライト１５０をさらに施して、回路パターン１１０を取り囲むようにする。図５（ｄ）に示すように、回路パターン１１０をフェライト１５０で取り囲んだ後、第２基板１０１を積層する。
【００１６】
前記においては、前記第１基板１００を用意し、その基板上に磁性物質を施し、回路パターン１１０を形成したが、第１基板１００上に回路パターンを形成した後、磁性物質を施してもよい。すなわち、基板上に印刷回路を形成した後、磁性物質を上部に施す過程と、基板上に磁性物質を施した後、回路パターンを形成する過程とを行ってもよい。
【００１７】
前記磁性物質はフェライトであるのが好ましいが、漏洩する磁束又はノイズ成分を遮蔽する物質であればどんなものであってもよい。前記受動素子には抵抗、キャパシタ、インダクタなどが含まれ、能動素子には半導体チップなどが含まれる。
【００１８】
また、前記実施例においては、回路パターン１１０を磁性物質で形成してノイズを遮蔽するものであるが、ほかの実施例においては、能動素子及び受動素子も回路パターンと同様に磁性物質で形成して、漏洩する磁束及びノイズ成分を遮蔽することができる。また、磁性物質は鍍金の方式で施すか又は蒸着の方式で施すことが好ましい。
【００１９】
図６は図５とは異なる実施例を示すもので、基板１００と基板１０１間に形成された回路パターン１１０は基板１００の上面に施されたフェライト１５０上に印刷されたもので、回路パターン１１０を全部シールド処理しなくて回路パターン１１０のいずれか一面のみを磁性物質で施して遮蔽させたものである。すなわち、積層基板間の回路パターン１１０のいずれか一面を磁性物質で施して、回路パターン１１０の下方に発生するノイズを遮蔽させるものである。
【００２０】
このように、図６の実施例においては、積層基板及び回路の設計によって所望の方向にだけ磁性物質を施して（鍍金又は蒸着）ノイズを遮蔽することができる。また、回路パターンだけでなく、受動素子及び能動素子が基板間に実装される場合にも、いずれか一面に磁性物質を選択的に施すことにより、部品から発生するノイズを遮蔽して、ほかの隣接部品、又は隣接層に設けられた部品に対する漏洩磁束及び漏化を防止することで、角部品の正常機能に対してノイズによる問題を解消するようにした。
【００２１】
図７は図５及び図６とは異なる実施例を示すもので、基板１００と基板１０１間の回路パターン１１０は基板１００の上面と基板１０１の下面にそれぞれ施されたフェライト１５０間に印刷されたもので、回路パターン１１０の両面を磁性物質で施して遮蔽したものである。すなわち、積層基板間の回路パターン１１０の両面に磁性物質を施して、回路パターン１１０の上下方に発生するノイズを遮蔽させるものである。
【００２２】
このように、図７の実施例においては、積層基板及び回路の設計によって上下側に磁性物質を施して、上端及び下端から発生し得るノイズを遮蔽することができる。また、回路パターンだけでなく、受動素子及び能動素子が基板間に実装される場合にも、両面に磁性物質を施すことにより、部品から発生するノイズを遮蔽して、ほかの隣接部品又は隣接層に設けられた部品に対する漏洩磁束及び漏化を防止することで、各部品の正常機能に対する、ノイズによる問題を解消するようにした。
【００２３】
図８は、本発明のさらにほかの実施例を示すもので、積層基板内に、ノイズの吸収及び遮蔽が可能な遮蔽部品の内蔵状態を示すものである。すなわち、回路パターンとして電源（Ｐｏｗｅｒ）及び接地（ＧＮＤ）のラインが形成されるベース層１０２ｂの上面及び下面にそれぞれ信号ラインが形成された信号層１０２ａ、１０２ｃが設けられたものにおいて、ベース層１０２ｂの上面境界部と信号層１０２ｃ間に挿入された遮蔽部品にフェライト１５０を形成してベース層１０２ｂの電源ラインから発生するノイズを遮蔽し、信号層１０２ａ内の遮蔽部品にフェライト１５０を形成して信号ラインから発生するノイズを遮蔽するようにした。前記発生したノイズ成分は磁場成分であって、ほかの回路パターンと受動素子及び能動素子に漏化の影響を与えるため、電源ライン及び信号ラインから発生するノイズを抑制及び遮断して漏化を最小化した。
【００２４】
図９は本発明のさらにほかの実施例を示すもので、ノイズ遮蔽部品が内蔵された積層基板を示すものである。これは、基板１０３ａと基板１０３ｃ間に樹脂層１０３ｂが設けられ、基板１０３ｃ上に樹脂層１０３ｄが設けられたものにおいて、基板又は樹脂層内に、或いは基板と基板間に、そして基板と樹脂層間に回路パターン又は受動素子、能動素子などにフェライトを設けて、各部品及び素子から発生するノイズ成分を遮蔽するようにしたものである。すなわち、能動素子である半導体チップ１４０にフェライト１５０を施し、受動素子１３０にフェライト１５０を鍍金したものである。また、電力線、接地線及び信号線などの回路パターンにもフェライトを施して、ほかの回路パターン及び各種の電子部品に対する、ノイズによる漏化現象を最小にしたものである。
前記実施例において、磁性物質は鍍金の方式で施されるか、又は蒸着の方式で施されることが好ましい。
【００２５】
図１０はこのような積層基板内蔵型ノイズ吸収部品を実装する方法を示すものである。まず、図１０（ａ）に示すように、積層基板１０４上に半導体チップ１４０と能動素子１２０及び受動素子１３０がそれぞれ搭載されている。図１０（ｂ）に示すように、積層基板１０４上に半導体チップ１４０と能動素子１２０などを搭載し、積層基板１０４内には受動素子を内蔵して、実質的に基板１０４の大きさ及び厚さを半分以上に減らすことができ、積層基板の製造単価を低めるものである。
【００２６】
図１１はこのような受動素子を積層基板内に実装した状態を示す断面図である。同図に示すように、積層基板１０５ａ〜１０５ｅの上面に半導体チップ１４０を搭載し、積層基板間には受動素子として抵抗１３２、キャパシタ１３４及びインダクタ１３６を内蔵し、受動素子にそれぞれフェライト１５０を施した（鍍金又は蒸着）ものである。ここで、フェライトが施された受動素子は積層基板の各層ごとに実装され、各部品は回路パターンにより電気的に連結される。また、受動素子だけでなく、半導体チップなどのような能動素子も実装することができる。
【００２７】
図１２は積層基板内蔵型ノイズ吸収部品の製造方法を示すもので、まず、基板を用意する段階（Ｓ１）の後、前記基板上にフォトレジスタでパターンを形成する段階（Ｓ２）を行い、前記フォトレジストパターン上に磁性物質を施す（鍍金又は蒸着）段階（Ｓ３）を行い、レベリングしてからレジストを除去する段階（Ｓ４）を行い、電気的連結のために導電物質を形成する段階（Ｓ５）を行う。形成された導電物質がつぎのエッチング工程でエッチング液により損傷することを防止するため、導電物質を樹脂で処理して導電物質を保護する段階（Ｓ６）を行う。そして、前記導電物質の樹脂処理後にエッチングを実施する段階（Ｓ７）を行い、フォトレジスタでパターンを形成する段階（Ｓ８）を行い、前記フォトレジストパターン上に磁性物質を施す段階（Ｓ９）を行い、レベリングしてからレジストを除去する段階（Ｓ１０）を行い、前記基板を積層する段階（Ｓ１１）を行うことにより、ノイズを吸収し得る部品を積層基板内に実装することができる。前記磁性物質はフェライトであることが好ましい。また、磁性物質は鍍金の方式で施されるか、又は蒸着の方式で施されることが好ましい。
このように、本発明のノイズ遮蔽部品内蔵型積層基板の製造方法により製造された遮蔽部品及び半導体チップパッケージも本発明に含まれるものである。
【００２８】
【発明の効果】
以上説明したように、本発明は、積層基板内にノイズを吸収し得る回路パターン、受動素子及び能動素子などにフェライトを施して、回路パターンと受動素子及び能動素子から発生し得るノイズ及び漏洩磁束を遮蔽することにより、隣接回路パターン、受動素子及び能動素子に対する機能上の問題を防止し、積層基板の大きさ及び厚さを最小にし、積層基板の製造単価を抑える等の優れた効果を有する。
【図面の簡単な説明】
【図１】引用文献１に開示された光造形プロセスを示す工程図である。
【図２】引用文献２に開示された基板の製造方法を示す断面図である。
【図３】引用文献３に開示された製造方法を示す断面図である。
【図４】本発明による積層基板にノイズ遮蔽部品が内蔵された状態を示す概略断面図および線Ａ−Ａに沿って取った断面図である。
【図５】本発明による積層基板にノイズ遮蔽部品を内蔵する方法を示す工程断面図である。
【図６】本発明のほかの実施例による積層基板の断面図である。
【図７】本発明のさらにほかの実施例による積層基板の断面図である。
【図８】本発明のさらにほかの実施例による積層基板の断面図である。
【図９】本発明のさらにほかの実施例による積層基板の断面図である。
【図１０】積層基板上に能動素子および受動素子が搭載された状態および積層基板の内側に受動素子が内蔵された状態を示す斜視図である。
【図１１】本発明による積層基板に内蔵されたノイズ吸収部品が装着された状態を示す断面図である。
【図１２】本発明による積層基板内蔵型ノイズ吸収部品の製造方法のほかの実施例を示す流れ図である。
【符号の説明】
１００　基板
１１０　回路パターン
１２０　能動素子
１３０　受動素子
１３２　抵抗
１３４　キャパシタ
１３６　インダクタ
１４０　半導体チップ
１５０　フェライト
【図１】
2004064052.tif 000003
【図２】
2004064052.tif 000004
【図３】
2004064052.tif 000005
【図４】
2004064052.tif 000006
【図５】
2004064052.tif 000007
【図６】
2004064052.tif 000008
【図７】
2004064052.tif 000009
【図８】
2004064052.tif 000010
【図９】
2004064052.tif 000011
【図１０】
2004064052.tif 000012
【図１１】
2004064052.tif 000013
【図１２】
2004064052.tif 000014