(57)【要約】【課題】受信機側ＣＰＵの負荷を軽減しつつ、簡易な回路構成でありながら多様なデジタル放送に対応可能とする。【解決手段】受信機本体３がＰＣカードチューナ１に対応可能か否かを判別するための対応判別手段と、ＰＣカードチューナ１および受信機本体３において、ＰＣカードＩＦ信号の一部をチューナに関する送受信を行うための専用信号として切り替えて制御するためのバス制御切替手段とを備える。各手段は、本体制御部１３により構成する。ＰＣカードＩＦ信号用の汎用信号線を用いて、受信機本体３内の制御回路がＰＣカードチューナ１の制御を維持する。ＰＣカードＩＦ信号用の専用信号線を用いて、ＰＣカードチューナ１からのトランスポートストリーム信号を、受信機本体３内のトランスポートデコーダ回路に入力可能とする。【選択図】　　　　　図１
2004064233.tif 000002
【特許請求の範囲】
【請求項１】
ＰＣカードチューナと該ＰＣカードチューナを装着するための受信機本体とからなるデジタル放送受信装置であって、
前記受信機本体が前記ＰＣカードチューナに対応可能か否かを判別するための対応判別手段と、
前記ＰＣカードチューナおよび前記受信機本体において、ＰＣカードＩＦ信号の一部をチューナに関する送受信を行うための専用信号として切り替えて制御するためのバス制御切替手段とを備え、
前記専用信号として切り替えられていないＰＣカードＩＦ信号用の汎用信号線を用いて、前記受信機本体内の制御回路が前記ＰＣカードチューナの制御を維持するとともに、
前記専用信号として切り替えられたＰＣカードＩＦ信号用の専用信号線を用いて、前記ＰＣカードチューナからのトランスポートストリーム信号を、前記受信機本体内のトランスポートデコーダ回路に入力可能としたことを特徴とするデジタル放送受信装置。
【請求項２】
前記受信機本体に前記ＰＣカードチューナを装着した状態で所定の操作を行うことにより、前記受信機本体を起動する際の最初のメモリアクセスを、前記ＰＣカードチューナ内のメモリアクセスに切り替えるためのメモリアクセス切替手段を備えたことを特徴とする請求項１記載のデジタル放送受信装置。
【請求項３】
前記ＰＣカードチューナは、前記受信機本体に対する拡張機能データを格納するための拡張機能データ格納メモリを備えており、
前記対応判別手段において、前記受信機本体が前記ＰＣカードチューナに対応不能、あるいは対応するためにバージョンアップが必要と判別された場合に、前記拡張機能データ格納メモリから拡張機能データをダウンロードすることにより、前記受信機本体を前記ＰＣカードチューナに対応可能とすることを特徴とする請求項１記載のデジタル放送受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＣカードチューナと該ＰＣカードチューナを装着するための受信機本体とからなるデジタル放送受信装置に関する。
【０００２】
【従来の技術】
ＰＣカードは、主にＰＣ（パーソナル・コンピュータ）等の本体に接続して機能を拡張するためのものである。このＰＣカードは、元来、メモリカードとして規格化されていたが、その後、モデム、ＬＡＮカード、ハードディスクといった様々な拡張機能が利用できるようにＩＦ仕様が発展している。
【０００３】
ＰＣカード規格の中には、映像、音声を扱うためのＺＶポートに関する規格がある。ＺＶポート規格は、ＰＣカードから受け取った映像、音声のデータを、本体側のシステムバスを経由せずに直接、映像、音声の処理部に転送するための規格である。
【０００４】
このＺＶポートでは、ＺＶポート対応のＰＣカードが装着されて認証を行った後、ＰＣカード側をＺＶポートのモードに切り替え、ＰＣカードＩＦの信号線の一部を、映像、音声のデータの専用線に割り当てる。この時、本体側は、映像、音声用の信号線として割り当てられたＰＣカードＩＦ信号とシステムバスを切り離して、映像、音声の処理部入力と接続する。
【０００５】
ＺＶポートの応用として、特開平９−４４２７０号公報に、カード接続口に入力されたビデオデータを標準ポートとは別の特定ポート（ＺＶポート）を介して再生出力する手法が提示されている。
【０００６】
図６は、特開平９−４４２７０号公報に記載された技術の概略構成を示すブロック図である。
特開平９−４４２７０号公報に記載された技術では、図６に示すように、ＰＣカードを取り扱い可能としたＰＣ本体２９に対してＭＰＥＧエンコーダカード２７を装着し、ＮＴＳＣ入力をカード内ＮＴＳＣデコーダ３０でデジタルビデオ／オーディオデータにデコードした後、このビデオ／オーディオデータをＭＰＥＧエンコーダ３１で圧縮されたデータとして受け取るための標準ポート４１と、このＭＰＥＧエンコーダ３１で圧縮される前のビデオ／オーディオデータを受け取るための特定ポート（ＺＶポート）４２に分けて、圧縮データと圧縮前のビデオ／オーディオデータをＰＣ本体に取り込むようになっている。
【０００７】
すなわち、圧縮データは、標準ポート３９からＰＣＭＣＩＡコントローラ（ＰＣＭＣＩＡ−ＣＯＮＴ）３２を介して、ＣＰＵ３５のシステムバスに繋がるメモリ３６、ハードディスク３７、およびＣＤ−ＲＯＭ３８に取り込まれる。同時に、特定ポート（ＺＶポート）４０から、圧縮前のビデオ／オーディオデータがバスコントロール部（ＢＣ）３３を介してマルチメディアディスプレイコントローラ（ＭＭＤＣ）３４に取り込まれ、ライブデータとして表示される。
なお、図６において、符号２８は、ＰＣカード２７の内部構造を示すものである。
【０００８】
デジタル放送用のＰＣカード型チューナに関して、カード内で復調した信号はＭＰＥＧ等で圧縮されたトランスポートストリームであり、特開平９−４４２７０号公報に記載された技術を適用した場合には、ＰＣカード側はＭＰＥＧエンコーダではなくＭＰＥＧデコーダが必要になる。
すなわち、ＰＣカード内で復調後のトランスポートストリームは標準ポートでＰＣ本体に送出し、ＭＰＥＧデコーダを介してデコードされたビデオ／オーディオデータは特定ポート（ＺＶポート）を介してＰＣ本体に送出されることになる。
【０００９】
【発明が解決しようとする課題】
ところで、一般的にＰＣカード規格上のＺＶポートで扱われる映像信号はＹＵＶ形式の信号であり、音声信号はＰＣＭ形式の信号である。また、デジタル放送の場合、復調した信号はＭＰＥＧ等で圧縮されたトランスポートストリームであり、受信機はこれをデコードして映像信号と音声信号を得る。
【００１０】
カードチューナ側でＭＰＥＧのデコードを行ってから、ＺＶポートを介して受信機本体にデータを送るには、カードチューナ側にＭＰＥＧデコーダチップ等を搭載する必要があり、コスト、スペースの面で効率的ではない。
また、ＢＳデジタル放送等はＭＰＥＧのハイレベルに対応しているため、ＭＰＥＧデコードした後、情報量を削減せずにＰＣ本体側に映像データを転送するには１Ｇｂｐｓ近くの転送量が必要であり、ＰＣカード規格上のＺＶポートでは扱う信号の範囲を超えてしまう。
【００１１】
また、特開平９−４４２７０号公報に記載された標準ポートによるトランスポートストリームのデータ取り込みでは、受信機本体（ＰＣ本体）側でＣＰＵのシステムバスを経由するため、システムバスの能力が劣る場合には、効率的なトランスポートストリームの転送が困難となる。
特に、受信機本体側が多目的なＰＣではなく、デジタル放送受信に特化された受信機の場合には、システムバスに対して通常使用しない必要以上のパフォーマンスを持たせることはコストアップに繋がり好ましくない。
【００１２】
本発明は、上述した事情に鑑み提案されたもので、受信機側ＣＰＵの負荷を軽減しつつ、簡易な回路構成でありながら多様なデジタル放送に対応可能なデジタル放送受信装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明に係るデジタル放送受信装置は、上述した目的を達成するため、以下の特徴点を備えている。
【００１４】
すなわち、本発明に係るデジタル放送受信装置は、ＰＣカードチューナと該ＰＣカードチューナを装着するための受信機本体とからなるデジタル放送受信装置であって、
前記受信機本体が前記ＰＣカードチューナに対応可能か否かを判別するための対応判別手段と、前記ＰＣカードチューナおよび前記受信機本体において、ＰＣカードＩＦ信号の一部をチューナに関する送受信を行うための専用信号として切り替えて制御するためのバス制御切替手段とを備え、前記専用信号として切り替えられていないＰＣカードＩＦ信号用の汎用信号線を用いて、前記受信機本体内の制御回路が前記ＰＣカードチューナの制御を維持するとともに、前記専用信号として切り替えられたＰＣカードＩＦ信号用の専用信号線を用いて、前記ＰＣカードチューナからのトランスポートストリーム信号を、前記受信機本体内のトランスポートデコーダ回路に入力可能としたことを特徴とするものである。
【００１５】
また、本発明は、前記デジタル放送受信装置において、前記受信機本体に前記ＰＣカードチューナを装着した状態で所定の操作を行うことにより、前記受信機本体を起動する際の最初のメモリアクセスを、前記ＰＣカードチューナ内のメモリアクセスに切り替えるためのメモリアクセス切替手段を備えたことを特徴とする。
【００１６】
また、本発明は、前記デジタル放送受信装置において、前記ＰＣカードチューナは、前記受信機本体に対する拡張機能データを格納するための拡張機能データ格納メモリを備えており、前記対応判別手段において、前記受信機本体が前記ＰＣカードチューナに対応不能、あるいは対応するためにバージョンアップが必要と判別された場合に、前記拡張機能データ格納メモリから拡張機能データをダウンロードすることにより、前記受信機本体を前記ＰＣカードチューナに対応可能とすることを特徴とする。
なお、ＰＣカードとは、パーソナルコンピュータ等において規格化されたカードスロットに装着可能なＩＣカードのことであり、特にＰＣカードチューナとは、チューナ回路を備えたＩＣカードのことである。
また、ＰＣカードＩＦ信号とは、ＰＣカードにおけるインターフェース信号のことである。
【００１７】
【発明の実施の形態】
以下、図面に示す具体的な実施例に基づいて、本発明に係るデジタル放送受信装置の実施形態を説明する。
【００１８】
図１は、本発明の実施形態に係るデジタル放送受信装置の構成を示すブロック図である。また、図２〜図５は、本発明の実施形態に係るデジタル放送受信装置の動作を説明するための説明図である。
【００１９】
＜実施例１＞
実施例１に係るデジタル放送受信装置は、デジタル放送チューナ部（復調回路）とＡＶデコーダを有するデジタル放送受信機を受信機本体とし、この受信機本体に対してＰＣカードチューナを装着することにより、２ｃｈ分のチューナ機能、もしくは内蔵チューナとは別のデジタル放送サービスを受信可能とするための装置である。本発明の実施例１に係るデジタル放送受信装置は、図１〜図５に示すように、受信機本体３と、この受信機本体３に装着するためのＰＣカードチューナ１とを備えている。
【００２０】
図１、図３、図４において、符号２はＰＣカードチューナ１の内部構造を示すもので、ＰＣカードチューナ１の内部には、復調回路４、メモリ５、ＰＣカードＩＦ回路６、電源回路７、アナログスイッチおよび３ステートバッファ８等が配設されている。ＰＣカードチューナ１では、ＰＣカードＩＦ回路６によりＰＣカード全体のコントロールを行う。また、電源回路７により、受信機本体３のＰＣカード電源１６から供給される電力を利用してＰＣカードチューナ１で必要な電源を生成する。また、アナログスイッチおよび３ステートバッファ８により、ＰＣカードチューナ１内部のチューナ関連信号を遮断する。
【００２１】
受信機本体３は、デジタル放送チューナ部（復調回路）９、トランスポートデコーダおよびＭＰＥＧデコード等のＡＶデコーダを含むバックエンド処理部１０、トランスポート信号（以下、ＴＳ信号と記す）をデコードするためのトランスポートデコーダ１１、ＭＰＥＧデコードや映像スケーリング等の映像処理および音声デコード処理等を行うためのＡＶデコーダ１２、ＣＰＵおよびＰＣカードコントローラを含む本体制御部１３、ＰＣカードコントローラ１４、ＣＰＵ１５、５Ｖあるいは３．３Ｖ等のＰＣカードＩＦ電源の切り替えおよびＰＣカードチューナ１への供給電源を生成するためのＰＣカード電源１６、ＣＰＵ１５を起動するためのフラッシュメモリ１７、ＣＰＵ用ＲＡＭ１８、ＰＣカードＩＦ接続に用いられ、ＴＳ入力時と通常接続時で切り替えを行うためのアナログスイッチおよび３ステートバッファ１９、ＰＣカード装着部（コネクタ等）２０、本体側のＰＣカードＩＦ接続用バッファ（コントロール信号用）２１を備えている。
【００２２】
さらに、受信機本体３は、ＩＯカード仕様に対応した汎用ＰＣカード２３、あるいは、主に本体のバージョンアップに使用するためのメモリカードであり、フラッシュメモリやＲＯＭ等の単なるメモリを内蔵したＰＣカード型メモリ２４を装着することができる。
【００２３】
また、図５において、符号２５は、ＰＣカード型メモリ２４の内部構造を示すもので、ＰＣカード型メモリ２４の内部には、フラッシュメモリあるいはＲＯＭ等からなるメモリ２６が収納されている。
なお、図１〜図５の左上には、アナログスイッチおよび３ステートバッファの記号説明を示してある。
【００２４】
＜デジタル放送受信装置の動作（ＰＣカードチューナ接続時）＞
まず、ＰＣカードチューナ１が受信機本体３に接続されていない場合の動作について説明する。
【００２５】
ＰＣカードチューナ１が受信機本体３に接続されていない場合には、図２に示すように、アナログスイッチおよび３ステートバッファ１９、ＰＣカードＩＦ接続用バッファ２１は、ＰＣカードＩＦ信号を遮断している。ただし、ＰＣカードＩＦ信号のうちのＰＣカード接続検知信号は、抵抗で本体側電源にプルアップされており、この情報はＰＣカードコントローラ１４で常時管理され有効となっている。
【００２６】
この状態で、受信機本体３は、内蔵デジタル放送チューナ部（復調回路）９からＴＳ信号をトランスポートデコーダに入力し、ＡＶデコーダでＭＰＥＧデコード、映像スケーリング、音声処理等の処理を行う。さらに、受信機本体３は、コンディショナルアクセス等、一般的なデジタル放送受信機の動作を行っている。
【００２７】
次に、ＰＣカードチューナ１を接続した場合には、ＰＣカード接続検知信号がＰＣカードチューナ１側でＧＮＤに接続されることで、ＰＣカードコントローラ１４がＰＣカードチューナ１の接続を認識する。またこの時、ＰＣカードチューナ１の電源識別信号は、ＰＣカード接続検知信号と同様に受信機本体３側の電源にプルアップされており、接続したＰＣカードチューナ１側でＧＮＤに接続する組み合わせにより、ＰＣカードコントローラ１４がＰＣカードチューナ１の電源に関する情報を入手することができる。
【００２８】
そして、ＰＣカードコントローラ１４は、制御信号（ＥＮＰ）に基づいてＰＣカード電源１６を制御し、ＰＣカードＩＦおよびＰＣカードチューナ１に対して識別された電源を供給する。また、ＰＣカードコントローラ１４は、ＣＰＵ１５に対してもＰＣカード接続の割り込み情報を提供する。
【００２９】
図３に、ＰＣカードチューナ１またはＩＯカード２３が接続された場合の信号線の状態を示している。
【００３０】
ＰＣカードＩＦ信号は、図３に示すように、アドレス（Ａ２５−Ａ０）、データ（Ｄ１５−Ｄ０）、その他の制御信号（Ｃｏｎｔ）、電源（Ｖｃｃ、Ｖｐｐ）より構成されている。
【００３１】
これらの信号は、アナログスイッチおよび３ステートバッファ１９、ＰＣカードＩＦ接続用バッファ２１を介して、受信機本体３側のシステムバスおよびＰＣカードコントローラに繋がっている。
【００３２】
この状態で、まずＣＰＵ１５は、ＰＣカード規格の動作に従い、ＰＣカードチューナ１あるいはＩＯカード２３内のレジスタから、ＣＩＳ（Ｃａｒｄ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｓｔｒｕｃｔｕｒｅ）情報を読み出し、ＰＣカードチューナ１あるいはＩＯカード２３の種別を判別する。
【００３３】
特に、ＩＯカード２３の場合には、ＰＣカード規格に従い、ＩＯカード２３およびＰＣカードＩＦをＩＯカードモードに移行する。ＩＯカードモードへの移行では、ＰＣカードコントローラ１４がＰＣカードＩＦ制御信号の変換等に対応し、アナログスイッチおよび３ステートバッファ１９、ＰＣカードＩＦ接続用バッファ２１のバッファの切り替えは特に発生しない。ＩＯカードの利用については、汎用の様々な機能に対応可能なＩＦ構成としていることを除いて、ここでは特に記述しない。なお、本実施例では、Ｃａｒｄ　Ｂｕｓ規格のＰＣカードには、構成上対応しない。
【００３４】
次に、ＰＣカードチューナ１が認識された場合について説明する。
ＰＣカードチューナ１が、受信機本体３で対応可能であると識別された場合には、ＣＰＵ１５は、ＰＣカードカードチューナ１およびＰＣカードコントローラ１４をカードチューナモードに切り替える。
【００３５】
図４に、カードチューナモードに切り替えた場合の信号線の状態を示している。
ＰＣカードコントローラ１４は、図４に示すように、カードチューナモードに切り替わると、アナログスイッチおよび３ステートバッファ１９において、上位アドレス入力（Ａ［ｕｐｐｅｒ］）バッファを無効とするとともに、Ｉ２Ｃ信号のアナログスイッチを有効とする。さらに、ＴＳ信号用バッファを有効として、ＴＳ信号をトランスポートデコーダ１１へ供給できるようにする。
【００３６】
また、ＣＰＵ１５は、ＰＣカードチューナ１側のＰＣカードＩＦ回路６内部に設けられたレジスタにアクセスし、設定をカードチューナモードに切り替える。これにより、ＰＣカードＩＦ回路６は、受信機本体３側と同様に、Ａ［ｕｐｐｅｒ］バッファを無効とするとともに、アナログスイッチおよび３ステートバッファ８を有効とすることで、Ａ［ｕｐｐｅｒ］バッファの信号ラインにＴＳ信号、Ｉ２Ｃ信号を割り当てる。
下記表１に、信号割り当ての一例として、この時の切り替え信号の対応を示す。
【００３７】
【表１】
2004064233.tif 000003
【００３８】
上記表１は、メモリ＆ＩＯカードにおける信号割り当て、およびこれと比較したＺＶポートにおける信号割り当て、カードチューナにおける信号割り当てを示している。
【００３９】
カードチューナにおける信号割り当てでは、ＺＶポートにおける信号割り当てと比較すると、メモリ＆ＩＯカードにおける信号割り当てからの変更が少ない。表１に示す例では、アドレス２５〜１２（Ａ２５〜Ａ１２）をＩ２Ｃ信号とＴＳ信号に割り振り、残りのアドレス１１〜０（Ａ１１〜Ａ０）、データ、その他の制御信号等は、メモリ＆ＩＯカードの場合と同様となっている。
【００４０】
ＺＶポートの場合と同様に、ＰＣカードＩＦの下位ビットアドレス、データ、および必要な制御信号が残っているため、ＰＣカードＩＦ（ＩＯカード）の機能を残しつつ、ＰＣカード側の復調回路４から本体側のトランスポートデコーダ１１に対するＴＳ信号の供給が可能となっている。
【００４１】
ここで、ＴＳ信号について説明する。ＴＳＳＹＮＣはパケットの先頭を示す同期信号、ＴＳＶＡＬＩＤはデータの有効期間を示す信号、ＴＳＣＬＫはＴＳデータに同期したクロック、ＴＳＥＲＲＯＲはパケットエラー信号、ＴＳＤＡＴＡ（７−０）はＴＳデータであり、一般的にＴＳ信号はこれらの信号形式をとるようになっている。これらのＴＳ信号は、受信した放送のデータレートに従ったレートで転送され、パケット単位でデータが送られる。
【００４２】
本実施例においては、ＴＳＤＡＴＡをパラレル８ビットとした場合を示しているが、シリアルの場合も８本の信号割り当てが１本となるだけで、同様に実現可能である。また、Ｉ２Ｃ信号（Ｉ２ＣＳＣＬ、Ｉ２ＣＳＤＡ）は、汎用のシリアルバス信号でＴＳ信号ではないが、選局設定などのチューナモジュール（復調回路）の制御によく使われる。このため、直接、ＰＣカードチューナ１側の復調回路４を制御できるように、切り替え信号として追加してある。
【００４３】
ここで、Ｉ２Ｃ信号はオープンドレインの双方向信号であるため、バッファではなくアナログスイッチで切り替えるようにしてある。
ただし、Ｉ２Ｃ信号は必ずしも必須ではない。すなわち、ＰＣカードＩＦ回路６はカードチューナモード時においてもバスを介してＣＰＵ１５に接続されているため、ＣＰＵ１５はこれを経由して復調回路４を制御できるようにＰＣカードチューナ１を構成しておけば、Ｉ２Ｃ信号は特に必要でない。
【００４４】
＜実施例２＞
次に、実施例２に係るデジタル放送受信装置について説明する。
実施例２に係るデジタル放送受信装置は、受信機本体３側の構成として、実施例１に係るデジタル放送受信装置と同様のシステムを有している。
【００４５】
実施例２に係るデジタル放送受信装置の特徴は、図５に示すように、バージョンアップ信号入力をＣＰＵ（ＰＣカードコントローラ＆ＣＰＵ１３）が得ており、かつＰＣカード型メモリ２４が挿入されている場合に、例えば通常起動用のフラッシュメモリに入力されるチップセレクト信号を、ＰＣカード型メモリ２４内のメモリ２６に切り替えることで、ＰＣカード型メモリ２４（単純なメモリカード）から本体を起動することが可能となる。そして、予め必要なプログラムをＰＣカード型メモリ２４内のメモリ２６に格納しておくことで、受信機本体３のバージョンアップを実現することができる。
ここで、受信機本体３側のバージョンアップ信号は、ある特定キーを押しながらリセットもしくは電源ＯＮの操作等を行うことにより得られるものとする。
【００４６】
＜実施例３＞
次に、実施例３に係るデジタル放送受信装置について説明する。
実施例３に係るデジタル放送受信装置は、基本的に、実施例１に係るデジタル放送受信装置と同様のシステムを有している。
【００４７】
実施例３に係るデジタル放送受信装置の特徴は、図３に示すように、受信機本体３に装着したＰＣカードチューナ１を認証した結果、受信機本体３側のソフトウエアで対応できない場合、あるいは受信機本体３側において機能のバージョンアップが必要もしくは可能な場合に、これに必要なデータをＰＣカードチューナ１に搭載したメモリ５からダウンロードするようにしたものである。
【００４８】
システムのハード構成は、実施例１に係るデジタル放送受信装置と同様であり、受信機本体３側に予めインプットされたプログラムがＰＣカードチューナ１側のレジスタを読み取って判断して対応することにより制御が行われる。
【００４９】
【発明の効果】
本発明に係るデジタル放送受信装置は、上述した構成を備えているため、以下の効果を奏することができる。
【００５０】
すなわち、本発明に係るデジタル放送受信装置は、ＰＣカードチューナと該ＰＣカードチューナを装着する受信機本体との間で、装着したＰＣカードチューナが対応可能なデジタル放送用カードチューナであることを認識した後に、ＰＣカードチューナおよび受信機本体の双方で、ＰＣカードＩＦ信号の一部をチューナに関する送受信を行うための専用信号に切り替えるバス制御を行い、切り替えられていないＩＦ信号により、受信機本体内のＣＰＵ等の制御回路がＰＣカードチューナの制御を行うことを維持しながら、切り替えた専用信号線を用いてカードチューナからのトランスポートストリーム信号を受信機本体内のトランスポートデコーダ回路に入力することができる。
したがって、受信機本体側のＣＰＵのシステムバスに対してトランスポートストリームを通さないため、ＣＰＵのシステムバスの負荷を軽減しつつ、簡易な回路構成でありながらデジタル放送のＴＳ信号をＰＣカードチューナから得ることができる。
また、ＰＣカードチューナを放送サービスに応じて使い分けることにより、復調回路の異なる様々なデジタル放送サービスに対応することができる。
【００５１】
また、本発明に係るデジタル放送受信装置は、受信機本体にＰＣカードチューナを装着した状態で所定の操作を行うことにより、受信機本体を起動する際の最初のメモリアクセスを、ＰＣカードチューナ内のメモリアクセスに切り替えることができる。
したがって、ＰＣカードＩＦを用いて、受信機本体側のバージョンアップを容易に行うことができる。
【００５２】
また、本発明に係るデジタル放送受信装置は、装着したＰＣカードチューナを認証した結果、受信機本体側のソフトウエアで対応できない場合、あるいは受信機本体側機能のバージョンアップが必要もしくは可能な場合に、これに必要なデータをＰＣカードチューナに搭載した拡張機能データ格納メモリからダウンロードすることで、受信機本体側のＰＣカードチューナ対応機能を拡張することができる。
したがって、ＰＣカードチューナ側だけでは対応できないような新たな放送サービスの場合であっても、受信機本体側に対してＰＣカードチューナを接続するだけで、拡張機能に対して容易に対応することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るデジタル放送受信装置の構成を示すブロック図である。
【図２】本発明の実施形態に係るデジタル放送受信装置の動作（ＰＣカードを装着しない場合）を説明するための説明図である。
【図３】本発明の実施形態に係るデジタル放送受信装置の動作（ＰＣカードを装着した場合）を説明するための説明図である。
【図４】本発明の実施形態に係るデジタル放送受信装置の動作（ＰＣカードチューナモード時）を説明するための説明図である。
【図５】本発明の実施形態に係るデジタル放送受信装置の動作（ＰＣカードによる本体バージョンアップ）を説明するための説明図である。
【図６】従来のデジタル放送受信装置の構成を示すブロック図である。
【符号の説明】
１　ＰＣカードチューナ
２　ＰＣカードチューナの内部構造
３　受信機本体
４　復調回路
５　メモリ
６　ＰＣカードＩＦ回路
７　電源回路
８　アナログスイッチおよび３ステートバッファ
９　デジタル放送チューナ部（復調回路）
１０　バックエンド処理部
１１　トランスポートデコーダ
１２　ＡＶデコーダ
１３　本体制御部（ＰＣカードコントローラ＆ＣＰＵ）
１４　ＰＣカードコントローラ
１５　ＣＰＵ
１６　ＰＣカード電源
１７　フラッシュメモリ
１８　ＣＰＵ用ＲＡＭ
１９　アナログスイッチおよび３ステートバッファ
２０　ＰＣカード装着部
２１　ＰＣカードＩＦ接続用バッファ（コントロール信号用）
２３　汎用ＰＣカード（ＩＯカード）
２４　ＰＣカード型メモリ
２５　ＰＣカード型メモリの内部構造
２６　メモリ
２７　従来のＰＣカード（ＭＰＥＧエンコーダカード）
２８　従来のＰＣカードの内部構造
２９　従来のＰＣ本体
３０　従来のＰＣカード内ＮＴＳＣデコーダ
３１　従来のＰＣカード内ＭＰＥＧエンコーダ
３２　従来のＰＣ本体内ＰＣＭＣＩＡコントローラ
３３　従来のＰＣ本体内バスコントロール部
３４　従来のＰＣ本体内マルチメディアディスプレイコントローラ
３５　従来のＰＣ本体内ＣＰＵ
３６　従来のＰＣ本体内メモリ
３７　従来のＰＣ本体内ハードディスク
３８　従来のＰＣ本体内ＣＤ−ＲＯＭ
３９　従来のＰＣ本体側標準ポート
４０　従来のＰＣ本体側特定ポート
４１　従来のＰＣカード側標準ポート
４２　従来のＰＣカード側特定ポート
【図１】
2004064233.tif 000004
【図２】
2004064233.tif 000005
【図３】
2004064233.tif 000006
【図４】
2004064233.tif 000007
【図５】
2004064233.tif 000008
【図６】
2004064233.tif 000009