(57)【要約】【課題】セラミック−フェライト低温同時焼成複合材料を利用して電磁干渉を防止する組み合わせ式フィルタを製造する。【解決手段】焼結後に非同一誘電体の最適な結合を得られるよう非同一誘電体セラミック−フェライト低温同時焼成複合材料を調製し、フィルタを製造する。セラミックがキャパシタンスを提供し、フェライトがインダクタンスを提供し、多種のＬＣ回路を一個のデバイス中に設計することにより、フィルタコンポーネントのサイズを０８０５或いは０６０３にまで縮小する。密集した多数個のキャパシタンスとインダクタンスを一個のデバイス中に設計することにより、挿入損失エリアの周波幅を縮小することができる。電気特性に関しては、セラミック−フェライト低温同時焼成技術によって、セラミックはキャパシタンスを、フェライトはインダクタンスを提供するほか、整合してＬＣフィルタとすることで電磁干渉防止の機能をもたせることができる。【選択図】  図１
2004203631.tif 000002
【特許請求の範囲】
【請求項１】
誘電率に基づき適当な比率のセラミック粉末と二酸化ケイ素を調合し、適当な比率のホウ砂を添加して構造の強度を増加することを特徴とする、セラミック低温同時焼成材料。
【請求項２】
誘電率に基づき適当な比率のセラミック粉末と二酸化ケイ素を調合し、適当な比率のホウ砂を添加し、適当な比率で、粒径の異なる酸化ジルコニウム球が入っている研磨ドラムに投入した後、適量のエタノール、トルエン及び分散剤を添加し研磨機を低速回転に設定して適当な粒径に研磨して製造したスラリーの適量に、適量のバインダと適量の可塑剤を添加し均一に混合して完成することを特徴とする、セラミック低温同時焼成材料スラリーの調製方法。
【請求項３】
粒径を０．１３〜０．２３μｍにコントロールすることを特徴とする、請求項２記載のセラミック低温同時焼成材料スラリーの調製方法。
【請求項４】
初期導磁率に基づき適当な比率の酸化鉄、酸化ニッケル、酸化亜鉛及び酸化銅を調合し、フェライト組成粉末体適量を取り、適量のＲ．Ｏ水と適量の分散剤を加え、均一に攪拌後、乾燥して粉末末にしたものを７５０℃で焙焼、温度を２時間持続し、焙焼が完了した適量の粉末末に適量のエタノール、トルエン及び分散剤を添加し、粒径の異なる酸化ジルコニウム球が入っている研磨ドラムの中で研磨し、粉末体の粒径が０.４５〜０.５０μｍになるようにし、このスラリーの適量に、適量のバインダと可塑剤を添加して均一に混合して完成することを特徴とする、フェライト低温同時焼成材料スラリーの調製方法。
【請求項５】
設定した誘電率に基づき適当な比率のセラミック粉末、二酸化ケイ素及びホウ砂を調合したセラミック低温同時焼成材料と、設定した初期導磁率に基づき適当な比率の酸化鉄、酸化ニッケル、酸化亜鉛、酸化銅を調合したフェライト低温同時焼成材料を特徴とする、セラミック−フェライト低温同時焼成複合材料。
【請求項６】
誘電率に基づき適当な比率のセラミック粉末と二酸化ケイ素を調合し、適当な比率のホウ砂を添加し、適当な比率で中に異なる粒径の酸化ジルコニウム球が入っている研磨ドラムに投入した後、適量のエタノール、トルエン及び分散剤を添加し、研磨機を低速運転に設定して適当な粒径に研磨し、このスラリーを適量取って適量のバインダと適量の可塑剤を添加して均一に混合してできるセラミック低温同時焼成スラリーと、
初導磁率に基づき適当な比率の酸化鉄、酸化ニッケル、酸化亜鉛、酸化銅を調合し、このフェライト組成粉末体を適量取り、適量のＲ．Ｏ水と適量の分散剤を加えて均等に攪拌した後乾燥させて粉末末にし、この粉末末を７５０℃で焙焼、温度を２時間持続し、焙焼完了した適量の粉末末に適量のエタノール、トルエン及び分散剤を添加し、中に異なる粒径の酸化ジルコニウム球が入っている研磨ドラムに投入して適当な粒径に研磨し、このスラリーを適量取って適量のバインダと適量の可塑剤を添加して均等に混合してできるフェライト低温同時焼成スラリーとを、
前述の調製したセラミック低温同時焼成スラリーを、グリーンシート成形→穴打ち抜き→穴充填→内部電極プリント工程を経て一層体とし、
前述の調製したフェライト低温同時焼成スラリーを、グリーンシート成形→穴打ち抜き→穴充填→内部電極プリント工程を経て一層体とし、
そのセラミック層体とフェライト層体を設計した方法に基づき交互に積層し→熱湯プレス→切断→焼結→バリを除去→端子電極工程により製造することを特徴とする、電磁干渉を防止する組み合わせ式フィルタ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はセラミックス、フェライト−セラミック低温同時焼成複合材料とその調製及び電磁干渉を防止する多元化組み合わせ式受動デバイスに関する。非同一誘電体材料セラミック−フェライト同時低温焼成を利用して、電磁干渉を防止できるフィルタ（ＥＭＩ  ＬＣ  Ｆｉｌｔｅｒ）を製造する。ガラス充填成分の添加により結合するほか、焼結後に非同一誘電体の最適な結合を得るために、異なる誘電体材料の焼結収縮の問題とガラス成分の添加量を考慮する。焼結収縮の問題は原料粉末体の粒径の大きさと誘電層の厚さの設計に関わる。本発明はセラミック−フェライト非同一誘電体低温同時焼成の材料とスラリーの調製技術と、積層式受動デバイス製造工程による、電磁干渉（ＥＭＩ）を防止する多元化組み合わせ式受動デバイスの製造に関する。
【０００２】
【従来の技術】
セラミックス材料は抵抗、キャパシタンス、インダクタンスなどの受動電子デバイスなどの応用上あらゆる分野に見られる。チップ型電子部品の主な製造方法は薄膜と厚膜の二種があり、厚膜の製造においてセラミックス材料はＭＬＣＣが必要とする高誘電率と安定な土台を提供し、現在低誘電率セラミックス（アルミナ：Ａｌ2Ｏ3）は高周波チップ型インダクタンスの主流材料となっている。薄膜電子部品の製造においても、セラミックス材料は主要な基板やパッケージの供給源である。
【０００３】
【発明が解決しようとする課題】
現在セラミックス材料を基礎とした電子デバイスの発展方向は、▲１▼キャパシタンス或いはインダクタンスの小型化、多層化、高密度化により、電子製品の軽薄短小化と高機能密度化に対応、▲２▼モジュール化により受動ネットワークコンポーネントの方法で、数個の受動デバイスを一つのチップに整合してＰＣボード上の受動デバイスの数と使用面積を低減することで、コストダウンするとともに性能パフォーマンスと信頼性向上を目指している。
【０００４】
低温同時焼成セラミックス（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ；ＬＴＣＣ）は高温同時焼成セラミックスから研究開発され、ガラス充填物を添加するためにセラミックスの焼結温度を８５０〜９５０℃の間に下げることができ、これにより金、銀、銅、銀―パラジウムといった高導電性金属ペーストの同時焼成が可能になり、高品質配線が実現した。３Ｄ多層構造ではより小サイズ及び特殊規格設計が可能になり、無線通信デバイス或いは回路製造プロセスにチップフィルタ、チップアンテナ、パワーアンプ、Ｂｌｕｅｔｏｏｔｈモジュールなどとして使用されるようになっている。
１９９１年以降日本と欧米で受動デバイス大手メーカが単一セラミックス材料或いはフェライト材料を利用した簡単なＬＣフィルタ（Ｔタイプフィルタ、πタイプフィルタ）の製造を開始したが、当時は技術と製造工程能力不足のためサイズが大きく、多くはＦＭ、ＡＭ放送システムに使用された。近年通信頻度が高くなるにつれ、Ｂｌｕｅｔｏｏｔｈ、ブロードバンドワイヤレスＬＡＮ関連のフィルタが登場し、その製造工程は積層式低温同時焼成セラミックスＬＴＣＣの製法により、材料は低誘電率（Ｋ＝４．７〜１３）のセラミックス材料である。
【０００５】
セラミック−フェライト複合材料の低温同時焼成で製造するＬＣフィルタについては、五年前にＴＤＫ株式会社が同様のセラミック−フェライト複合材料のフィルタを開発したが、電気特性が良好ではなかった。近年日本電気硝子株式会社と韓国ＣｅｒａｔｅｃｈもＴＤＫと同様の非同一誘電体同時焼成技術を開発したが、低温同時焼成が困難でサンプルは亀裂や剥離が多発した。そのため、現在国内外の受動デバイス大手メーカーは、この種の低温同時焼成材料の開発に再度積極的に取り組んでおり、異なる誘電体材料の特性を利用してフィルタの電磁カップリングを増加し、より小さい（０６０３）フィルタの製造を目指している。パソコンのノイズを例にとると、コンピュータ内部には交換式電源と交換動作のＩＣなどたくさんのノイズ発生源があり、且つ機器全体に分散しており、加えてコンピュータ内にたくさんの板状電極アースがあって、アースによるノイズ対策の効果はあまり期待できない。また、発生したノイズには両端子構造の一般キャパシタやインダクタではフィルタリングできない周波があったりする。そのためコンピュータのノイズ対策は、多くは設計上これらから生じるノイズが少ないように設計し、ＥＭＩフィルタでノイズを除去し、シールドで放射ノイズを取り除いている。ＥＭＩフィルタは通常インダクタとキャパシタを組み合わせたローパスフィルタを指し、ローパスフィルタはキャパシタのみ、インダクタのみの使用や、数個のインダクタとキャパシタを組み合わせて使用した構成でもよく、各種異なる形態の回路デバイス製品があり、積層チップＥＭＩフィルタは数個の積層チップインダクタと積層チップキャパシタを、回路設計と積層チップデバイス製造工程を整合して一体にするもので、モノリシック構造を有し且つ小型化（サイズ３．２×１．６ｍｍ）を実現しており、フェースボンディング技術に適用される。
【０００６】
フィルタ材料の電気特性を分析すると、一般的なＬＴＣＣ製造工程のセラミックス材料でフィルタを製造する場合、挿入損失（ｄＢ）対周波数（Ｈｚ）の図形から、３ｄＢ〜２０ｄＢの挿入損失エリアが見られ、周波数幅は６００ＭＨｚ以上に達し、このデバイスは通信類製品の受話システムフィルタには使用できない。セラミックス材料でＢｌｕｅｔｏｏｔｈ（２．４５ＧＨｚ）或いはＷＬＡＮ（５．０ＧＨｚ）安全規格に適合する高周波フィルタを製造する場合、実際にはその必要がなくなってくる。信号周波数が高すぎてＰＣボード基板周辺の能受動部品の正常運行に影響するときには、ＲＦレイアウト技師は直接アルミ箔や銅箔などの金属材料を高周波信号から隔離し、高価格のフィルタを利用する必要はないからである。逆に、単一のフェライト材料でフィルタを製造すると、そのデバイスの周波数は通常高くない（３３ｋ〜３００ＭＨｚ）。材料にキャパシタンスを提供するセラミックス誘電体材料がないからである。但しこの種の低周波フィルタは一般にはローパスフィルタとして製造され、音響、放送、マイクロホンなどの音声システムの低音低周波ノイズ除去に大量使用されている。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明はセラミック−フェライト複合材料を利用してフィルタを製造する。セラミックがキャパシタンスを提供し、フェライトがインダクタンスを提供し、多種のＬＣ回路を一個のデバイス中に設計することにより、フィルタコンポーネントのサイズを０８０５或いは０６０３にまで縮小する。      ３ｄＢ〜２０ｄＢの挿入損失エリアの周波数幅を縮小するためには密集した多数個のキャパシタンスとインダクタンスを一個のデバイス中に設計する。
電気特性に関しては、セラミック−フェライト低温同時焼成技術によって、セラミックはキャパシタンスを、フェライトはインダクタンスを提供するほか、整合してＬＣフィルタとすることで電磁干渉防止の機能をもたせる。この非同一誘電体低温同時焼成技術をモジュール化した電子製品に使用する場合電磁両立性（ＥＭＣ）の複雑な設計を回避し、且つモジュールの小型化を図る。
【０００８】
【発明の実施の形態】
低温同時焼成セラミックス材料に関し、本発明は誘電率に基づき適当な比率のセラミック粉末と二酸化ケイ素（ＳｉＯ2）を調合し、適当な比率のホウ砂（Ｎａ2Ｂ4Ｏ7＊６Ｈ2Ｏ）を添加して構造の強度を増加する。表１に示す本発明の同時焼成セラミックス材料実施例では、４種の異なる誘電率の低温同時焼成の組成で、それぞれＫ＝１２、２７、３６、５０となっている。この４種のセラミック組成はいずれも交互積層後に最良の同時焼成結合が得られる。二酸化ケイ素とホウ砂の比は約３．７５対１である。
【表１】
2004203631.tif 000003
低温同時焼成セラミックス成分組成
【表２】
2004203631.tif 000004
低温同時焼成フェライト成分組成
【０００９】
表２に示すように、フェライトについて、本発明による４種の異なる初期導磁率の低温同時焼成成分組成を提示する。それぞれμｉ＝２５、１００、５００、７５０であり、この４種の組成はいずれもセラミック層と交互積層できる。特記しておくが、セラミック層はガラス充填成分を添加してあるため同時焼成技術に大きな困難は無いが、セラミック層とフェライト層を非同一誘電体同時焼成しようとすると困難度は格段に上昇する。また、フェライト成分中にガラス成分を添加してＬＴＣＣの方法を模倣しようとすれば本末転倒で、磁性体材料は二酸化ケイ素成分の添加を最も嫌い、磁性体中に微量でも二酸化ケイ素があればインダクタンス特性は変動し、デバイスの直流インピーダンスＲＤＣも増加してしまう。よって、セラミック−フェライト材料でサンドイッチ構造の電子デバイスを製造する際には、セラミック層にはガラス成分を添加し、フェライト層には添加してはならない。
【００１０】
非同一誘電体同時焼成で最良の結合強度を得るためには、二種の材料の粉体粒径と積層厚さも考慮する必要がある。高温焼結状態では粒子と粒子の間が加熱の過程と最高持続温度の設定の影響を受ける。そこで焼結技術の制御と設定が最重要となる（図１参照）。セラミック粉末体は、粉末体粒径が０．１３〜０．２３μｍとやや小さく誘電層も２０〜２５μｍと薄くする。これは温度が５００℃以上の時、元はセラミック粉末体中に均等に分散していたガラス成分が軟化現象を呈し、この時材料の収縮率が最大になるため、加熱時には特に５００℃以上の加熱時間を避け、粒径の小さいセラミック粉末体を使用することで材料の収縮を抑えるためである。
【００１１】
フェライトは一般には粉末体粒径を０．４５〜０．５０μｍとし、誘電層を５５〜６５μｍとすればよい。高温焼結時にセラミックのガラス充填成分が橄欄（スピネル）結晶構造を有する時、結晶が自然にフェライトの六方晶構造と緊密に結合できる。こういった非同一誘電体同時焼成の加熱条件はサンプル寸法によって異なる加熱曲線とする必要がある。寸法が大きいサンプルは表面積が大きく、材料が低温（１５０〜２５０℃）で熱を受ける際に熱伝導の不均一から剥離現象を起こしやすいため、低温段階では加熱時間を長くしなければならない。
【００１２】
本発明のスラリー調製を実施例をあげて説明する。
セラミックス部分は、
（１）上述のセラミック組成（本実施例ではＫ＝２７）を適当な比率（本実施例では２倍）で、中に異なる粒径（本実施例ではφ３０：φ１０：φ３ｍｍ＝２：３：５）の酸化ジルコニウム球が入っている研磨ドラムに投入した後、適量のエタノール、トルエンと分散剤（本実施例では１０８ｇエタノール、１５０ｇトルエン、４．０ｇ分散材ｂｙｋ−１１１）を添加し、研磨機を低速運転（本実施例では２０〜２５ｒｐｍ）に設定して適当な粒径まで（本実施例では１６時間、粒径を０．１３〜０．２３μｍにコントロール）研磨する。
（２）上述のスラリーを適量（本実施例では２００ｇ）取り、適量のバインダ（本実施例では７０ｇ）と適量の可塑剤（本実施例では２ｇ）（本実施例のようなＰＥＧ−４００）を添加し、均等に混合して完成する。
【００１３】
フェライト部は、
（１）上述のフェライト組成（本実施例ではμｉ＝５００）粉末体を取り、適量のＲ．Ｏ水（本実施例では３００ｍｌ）と適量の分散剤（本実施例では３ｇ）（本実施例のようなｂｙｋ−１１１）を加えて均等に攪拌した後乾燥して粉末末にする。
（２）粉末末を７５０℃で焙焼、温度を２時間持続する。
（３）焙焼を完了した粉末末を適量（本実施例では４００ｇ）取り、適量のエタノール（本実施例では７２ｇ）、適量のトルエン（本実施例では１０８ｇ）、適量の分散剤（本実施例では４ｇ）（本実施例のようなｂｙｋ−１１１）を添加し、中に異なる粒径（本実施例ではφ３０：φ１０：φ３ｍｍ＝２：３：５）の酸化ジルコニウム球が入っている研磨ドラムに投入した後、適当な粒径まで（本実施例では１６時間、粉末体粒径を０．４５〜０．５０μｍにコントロール）研磨する。
（４）上述のスラリーを適量（本実施例では３００ｇ）取り、適量のバインダ（本実施例では７５ｇ）と適量の可塑剤（本実施例では３ｇ）（本実施例のようなＰＥＧ−４００）を添加し、均等に混合して完成する。
【００１４】
本発明の電磁干渉を防止する組み合わせ式フィルタは、前述のスラリーで後半乾式積層式製造工程を経て製造する。
（１）前述の調製したセラミック低温焼成スラリーを、グリーンシート成形→穴打ち抜き→穴充填→内部電極プリント工程を経て一層体とし、
（２）前述の調製したフェライト低温焼成スラリーを、グリーンシート成形→穴打ち抜き→穴充填→内部電極プリント工程を経て一層体とし、
（３）そのセラミック層体とフェライト層体を設計した方法に基づき交錯積層し→熱湯プレス→切断→焼結→バリを除去→端子電極工程により電磁干渉を防止する組み合わせ式フィルタを製造する。
以上の工程で、内部電極設計と積層方法は図２を参照のこと。図に２種の異なる方法を示す。
図３に本発明の前述の実施例ＬＣフィルタの外観を示す。
【表３】
2004203631.tif 000005
本発明の電気的特性
表３及び図４に本発明の前述２種の実施例の電気特性を示す。
【００１５】
以上は本発明の実施例の一に過ぎず、本発明明細書、或いは特許請求の範囲を利用して行う代替的な製造方法は、本発明の特許請求の範囲に含まれる。
【００１６】
【発明の効果】
本発明によれば、セラミック−フェライト低温同時焼成複合材料スラリーは交錯積層後に最良の同時焼成結合が得られる。該材料を使用したフィルタは、フィルタコンポーネントのサイズを０８０５或いは０６０３にまで縮小できる。密集した多数個のキャパシタンスとインダクタンスを一個のデバイス中に設計して３ｄＢ〜２０ｄＢの挿入損失エリアの周波幅を縮小できる。
【００１７】
電気特性に関しては、セラミック−フェライト低温同時焼成技術によって、セラミックはキャパシタンスを、フェライトはインダクタンスを提供するほか、整合してＬＣフィルタとすることで電磁干渉防止の機能を有する。この非同一誘電体低温同時焼成技術をモジュール化した電子製品に使用する場合、電磁両立性（ＥＭＣ）の複雑な設計を回避でき、且つモジュールの小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明実施例の焼結曲線図である。
【図２】本発明実施例の内部電極設計と積層方法である。
【図３】本発明実施例のＬＣフィルタ外観である。
【図４】本発明実施例の電気特性である。
【図５】本発明実施例の電気特性である。
【符号の説明】
１、２          端極  入力端／出力端
３        端極  グラウンド端
【図１】
2004203631.tif 000006
【図２】
2004203631.tif 000007
【図３】
2004203631.tif 000008
【図４】
2004203631.tif 000009
【図５】
2004203631.tif 000010