(57)【要約】【課題】ＦＥＴと、そのＦＥＴを駆動するバイポーラトランジスタとの間の配線インピーダンスを低下させることが可能なＥＬディスプレイの駆動装置を提供する。【解決手段】駆動装置１２１に、走査側ドライバＩＣ２，３が搭載される回路基板７２と表示制御回路７４が搭載される回路基板７１とを備え、回路基板７２には、走査電圧生成回路５を構成するＦＥＴ８０，８１と、それらのＦＥＴ８０，８１を駆動するバイポーラトランジスタ８７，９６も共に搭載する。【選択図】  図１
2004240248.tif 000002
【特許請求の範囲】
【請求項１】
走査電極とデータ電極との交点に形成される無機ＥＬ素子を画素としてなるＥＬディスプレイを駆動するもので、オフセット電圧と選択電圧とに基づいて出力される走査電圧を前記走査電極に印加可能に構成される走査側駆動回路と、データ電圧を前記データ電極に印加するデータ側駆動回路とを備え、前記走査電圧と前記データ電圧との合成電圧を線順次走査方式により各画素に印加するＥＬディスプレイ駆動装置において、
前記走査側駆動回路は、前記走査電圧を両極性で出力可能であり、出力段に配置されるＦＥＴと、このＦＥＴを駆動するバイポーラトランジスタとを備えて構成される走査電圧生成回路を備え、
前記走査側駆動回路が搭載される第１回路基板と、
前記走査側駆動回路に駆動制御信号を出力する制御回路が搭載される第２回路基板とを備えたことを特徴とするＥＬディスプレイの駆動装置。
【請求項２】
前記走査電圧生成回路は、バイポーラトランジスタの電源側端子とグランドとの間に接続されるコンデンサを備えることを特徴とする請求項１記載のＥＬディスプレイの駆動装置。
【請求項３】
前記走査電圧生成回路は、
前記制御回路のグランドを基準とした場合に、一端側がフローティンググランドに接続されるロウサイドＦＥＴと
一端側がフローティング電圧電源に接続されるハイサイドＦＥＴと、
前記ロウサイドＦＥＴの他端側に接続される正極性電圧電源と、
前記ハイサイドＦＥＴの他端側に接続される負極性のオフセット電圧電源とを備えて構成されていることを特徴とする請求項１又は２記載のＥＬディスプレイの駆動装置。
【請求項４】
前記走査電圧生成回路は、
前記ロウサイドＦＥＴがＰチャネルＭＯＳＦＥＴで構成されると共に、
前記ハイサイドＦＥＴがＮチャネルＭＯＳＦＥＴで構成され
前記バイポーラトランジスタは、エミッタが正極性のトランジスタ駆動電圧電源に接続されると共に、コレクタ側が前記ＮチャネルＭＯＳＦＥＴのゲートに接続されるＰＮＰ型トランジスタで構成され、
コレクタ側が前記ＰチャネルＭＯＳＦＥＴのゲートに接続されると共に、エミッタが前記制御回路のグランドに接続されるＮＰＮ型トランジスタを備え、
前記２つのトランジスタのベースに、前記制御回路より駆動制御信号が与えられるように構成されていることを特徴とする請求項３記載のＥＬディスプレイの駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、走査電極とデータ電極との交点に形成される無機ＥＬ素子を画素としてなるＥＬディスプレイを線順次走査方式で駆動する駆動装置に関する。
【０００２】
【従来の技術】
特許文献１には、所謂オフセット駆動方式のＥＬ表示装置が開示されている。即ち、ＥＬ素子に交流電圧を印加して発光させる際に、走査側の駆動回路ではグランド（接地）レベルよりも高いオフセット電圧を予め印加しておき、発光タイミングにおいて選択電圧を重畳することで走査側のドライバＩＣに印加される電圧を見かけ上低下させる構成である。
【０００３】
そして、特許文献１では、オフセット電圧を生成する回路をＣＭＯＳＦＥＴで構成しており、オフセット電圧に選択電圧を重畳するために、ＮチャネルＦＥＴのドレインに正の選択電圧を印加し、ソースには負のオフセット電圧を印加している。
【０００４】
図８は、ＥＬパネル１とその駆動装置７０との全体構成を示すものである。駆動装置７０は三枚の回路基板７１乃至７３に分かれて構成されており、回路基板７１には表示制御回路７４が搭載され、回路基板７２には走査側ドライバＩＣ２，３と電源回路６０が、回路基板７３にはデータ側ドライバＩＣ４が搭載されている。
【０００５】
そして、回路基板７１と７２との間、及び回路基板７１と７３との間は、夫々ハーネス７６及び７７で接続されている。また、回路基板７２とのＥＬパネル１との間、及び回路基板７３とＥＬパネル１との間は、夫々フレキシブル基板７８及び７９で接続されている。
【０００６】
【特許文献１】
特開平９−５４５６６号公報
【０００７】
【発明が解決しようとする課題】
以上のように構成される場合、走査側ドライバＩＣ２に存在するＮチャネルＦＥＴを駆動するためゲートに印加する電圧は負電位が基準となり、表示制御回路７４の出力端子からはゲート電圧を直接出力して駆動することができず、バイポーラトランジスタＴｒを介して駆動する必要がある。そして、このトランジスタＴｒの動作用電源としては５Ｖ程度が望ましいが、そのように低い電圧は走査側ドライバＩＣ２では扱わない。
【０００８】
このような事情から、従来は、ＦＥＴ駆動用のトランジスタＴｒを表示制御回路７４側の回路基板７１に配置していた。そのため、トランジスタＴｒとＦＥＴとの間の配線が長くならざるを得ず、配線インピーダンスが高くなり電磁波などのノイズの影響を受け易い状態にあり、誤動作や素子破壊を発生させる原因となっていた。
【０００９】
本発明は上記事情に鑑みてなされたものであり、その目的は、ＦＥＴと、そのＦＥＴを駆動するバイポーラトランジスタとの間の配線インピーダンスを低下させることが可能なＥＬディスプレイの駆動装置を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１記載のＥＬディスプレイの駆動装置によれば、走査側駆動回路が搭載される第１回路基板と制御回路が搭載される第２回路基板とを備え、第１回路基板には、走査電圧生成回路を構成するＦＥＴとそのＦＥＴを駆動するバイポーラトランジスタも共に搭載される。従って、バイポーラトランジスタとＦＥＴとの間の配線インピーダンスを大きく低下させることができ、耐ノイズ性を向上させることができる。
【００１１】
請求項２記載のＥＬディスプレイの駆動装置によれば、走査電圧生成回路に、バイポーラトランジスタの電源側端子とグランドとの間に接続されるコンデンサを備えるので、動作用電源に印加されるノイズを吸収することができ、耐ノイズ性を更に向上させることができる。
【００１２】
請求項３記載のＥＬディスプレイの駆動装置によれば、ハイサイドＦＥＴをオフ、ロウサイドＦＥＴをオンさせると、フローティンググランドは、正極性のオフセット電圧ＶＯ１に電位が確定する。この時、ハイサイドＦＥＴのフローティング電圧ＶＦＳは、フローティンググランドの電位がオフセット電圧ＶＯ１に確定したことにより、電位が（ＶＯ１＋ＶＦＳ）に確定することになる。
一方、ハイサイドＦＥＴをオン、ロウサイドＦＥＴをオフさせると、フローティング電圧ＶＦＳには、負極性のオフセット電圧−ＶＯ２が印加されるため、フローティンググランドの電位は（−ＶＯ２−ＶＦＳ）に確定することになる。
【００１３】
このように、異なるフローティング電位の間に両極性のオフセット電圧電源を配置し、２つのＦＥＴを介してフローティング電位をグランド基準の電位に確定する構成によれば、フローティング電圧ＶＦＳとオフセット電圧ＶＯ１，−ＶＯ２の電位を調整することで、ＥＬ素子を発光させるのに必要な走査電圧に対するオフセット電圧の設定を容易に行うことができる。また、オフセット電圧を高めに設定した場合に回路にかかる耐圧や発熱の負担を軽減することができるので、走査側駆動回路をより低コストで構成することが可能となる。
【００１４】
請求項４記載のＥＬディスプレイの駆動装置によれば、エミッタが正極性の選択電圧電源に接続されるＰＮＰトランジスタはＮチャネルＦＥＴを駆動し、エミッタが制御回路のグランドに接続されるＮＰＮ型トランジスタは、ＰチャネルＦＥＴを駆動する。従って、これら２つのバイポーラトランジスタによって出力段のＦＥＴを駆動することができる。
【００１５】
【発明の実施の形態】
以下、本発明を車両に搭載されるＥＬパネルに適用した場合の一実施例について図１乃至図７を参照して説明する。尚、図８と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。図５は、図８相当図であるが、回路基板（第２回路基板）７１側のトランジスタＴｒは取り除かれている。また、電源回路６０は異なる構成の電源回路７５に置き換えられている。
【００１６】
図４は、ＥＬパネル（ＥＬディスプレイ）１と走査側ドライバＩＣ（走査側駆動回路）２，３並びにデータ側ドライバＩＣ（データ側駆動回路）４を中心とする構成を示すものである。尚、図４に示す基本構成は特許文献１に開示されているものと略同様であり、以下、概略的に説明する。
【００１７】
ＥＬパネル１は、透明電極（走査電極）、背面電極（データ電極）を行列状に複数配置して、マトリクス表示を行うように構成されている。具体的には、行方向に奇数走査電極２０１、２０２、・・・数走査電極３０１、３０２、・・・が形成され、列方向にデータ電極４０１、４０２、４０３、・・・が形成されている。
【００１８】
走査電極２０１、３０１、２０２、３０２、・・・とデータ電極４０１、４０２、４０３、・・・との夫々の交差領域には、画素たる無機ＥＬ素子５１１、５１２・・・、５２１、・・・が形成されている。このＥＬパネル１の表示駆動を行うために、走査側ドライバＩＣ２、３及びデータ側ドライバＩＣ４が設けられている。
【００１９】
走査側ドライバＩＣ２は、プッシュプルタイプの駆動回路であり、奇数走査電極２０１、２０２、・・・に接続されたＦＥＴ２１ａ、２２ａ、・・・とＦＥＴ２１ｂ、２２ｂ、・・・を有し、駆動制御回路２０からの出力に従って奇数走査電極２０１、２０２、・・・に走査電圧を印加する。また、ＦＥＴ２１ａ、２１ｂ、２２ａ、２２ｂ、・・・の夫々には寄生ダイオード２１ｃ、２１ｄ、２２ｃ、２２ｄ、・・・が形成されており、走査電極を所望の基準電圧に設定する。
【００２０】
走査側ドライバＩＣ３も同様の構成で、駆動制御回路３０、ＦＥＴ３１ａ、３２ａ、・・・とＦＥＴ３１ｂ、３２ｂ、・・・を有し、偶数走査電極３０１、３０２、・・・に走査電圧を供給する。データ側ドライバＩＣ４も同様に、駆動制御回路４０、ＦＥＴ４１ａ、４２ａ、・・・とＦＥＴ４１ｂ、４２ｂ、・・・を有し、データ電極４０１、４０２、４０３、・・・にデータ電圧を供給する。
【００２１】
走査側ドライバＩＣ２、３におけるＦＥＴソース側共通線Ｌ１，Ｌ２は、図１又は図５に示す走査電圧生成回路（走査側駆動回路）５のフローティング電圧電源（Ｆ１８０Ｖ），フローティンググランド（ＦＧＮＤ）に夫々接続されている。そして、ソース側共通線Ｌ１，Ｌ２には、走査電圧生成回路５の動作により走査電圧が供給されるようになっている。尚、走査電圧生成回路５の詳細な構成については後述する。
【００２２】
また、データ側ドライバＩＣ４に対し、データ電圧供給回路７が設けられており（図５では図示を省略）、データ側ドライバＩＣ４のＦＥＴソース側共通線に直流電圧（変調電圧）Ｖｍを供給し、ＦＥＴソース側共通線に接地電圧を供給する。上記構成においてＥＬ素子１１１等を発光させるには、走査電極とデータ電極との間に交流のパルス電圧を印加する必要があり、このためフィールド毎に正負に極性反転するパルス電圧を各走査線毎に作成して駆動する（フィールド反転駆動）。
【００２３】
図１は、走査側ドライバＩＣ２，３と共に回路基板（第１回路基板）７２上に構成される走査電圧生成回路５の詳細な電気的構成を示すものである。走査電圧生成回路５の出力段には、ドレインにフローティング１８０Ｖ（Ｆ１８０Ｖと称す）が供給されるＮチャネルＭＯＳＦＥＴ（ハイサイドＦＥＴ）８０と、ドレインがフローティンググランド（ＦＧＮＤ）に接続されるＰチャネルＭＯＳＦＥＴ（ロウサイドＦＥＴ）８１とが配置されている。また、ＦＥＴ８０のソースには、抵抗８２を介して負側のオフセット電源−１５Ｖが与えられており、ＦＥＴ８１のソースには、抵抗８３を介して正側のオフセット電源６７．５Ｖが与えられている。
尚、ここでの「フローティング」とは、回路基板７１に搭載されている表示制御回路７４側のグランド（ＧＮＤ）を基準電位としないことを言う。
【００２４】
ＦＥＴ８０のゲートは、コンデンサ８４を介してソースに接続されていると共に、２直列抵抗８５及び８６を介してＰＮＰ型のバイポーラトランジスタ８７のコレクタに接続されている。また、抵抗８５及び８６の共通接続点には、抵抗８８を介してオフセット電源−１５Ｖが与えられている。
【００２５】
トランジスタ８７は、ＦＥＴ８０を駆動するものであり、そのエミッタには、動作用電源５Ｖが与えられている。その電源５Ｖは、回路基板７１上で表示制御回路７４の動作用電源として生成されるもので、ハーネス７６を介して回路基板７２に供給されている。また、トランジスタ８７のエミッタ（電源側端子）は、コンデンサ８９を介してグランドに接続されていると共に、抵抗９０を介してベースに接続されている。そして、トランジスタ８７のベースには、抵抗９１を介して表示制御回路７４より制御信号ＣＯＭＰＮが与えられると共に、コンデンサ９２を介してグランドに接続されている。
尚、コンデンサ８９には、例えば容量が０．１μＦの積層セラミックコンデンサで、低インピーダンス品を用いる。また、トランジスタ８７は、従来技術を示す図８における駆動用トランジスタＴｒに相当するものであり、本実施例では回路基板７２側に配置されている。
【００２６】
一方、ＦＥＴ８１のゲートには、コンデンサ９３を介してオフセット電源６７．５Ｖが与えられており、２直列抵抗９４及び９５を介してＮＰＮ型のバイポーラトランジスタ９６のコレクタに接続されている。また、抵抗９４及び９５の共通接続点には、抵抗９７を介してオフセット電源６７．５Ｖが与えられている。
【００２７】
トランジスタ９６は、ＦＥＴ８１を駆動するものであり、そのエミッタはグランドに接続されていると共に抵抗９８を介してベースに接続されている。また、トランジスタ８７のベースには、抵抗９９を介して表示制御回路７４より制御信号ＣＯＭＰＰが与えられると共に、コンデンサ１００を介してグランドに接続されている。
【００２８】
図３は、電源回路７５の詳細な電気的構成を示すものである。トランス１０１の一次巻線１０２の一端は、車両のバッテリ＋Ｂに接続されていると共にコンデンサ１０３を介してグランドに接続されており、他端は、ＮチャネルＭＯＳＦＥＴ１０４を介してグランドに接続されている。
【００２９】
トランス１０１の二次側には、２つの二次巻線１０５及び１０６がある。二次巻線１０５には、グランドに接続されているタップ１０７が取られており、更にそのタップ１０７を一端とする二次巻線１０８が存在する。また、二次巻線１０５の一端１０５ａは整流ダイオード１０９のアノードに接続されており、他端１０５ｂは整流ダイオード１１０のカソードに接続されている。二次巻線１０８の他端は、整流ダイオード１１１のアノードに接続されている。
【００３０】
タップ１０７と整流ダイオード１１０のアノードとの間、また、タップ１０７と整流ダイオード１１１のカソードとの間、更にタップ１０７と整流ダイオード１０９のカソードとの間には、夫々平滑用の電解コンデンサ１１２，１１３，１１４が接続されている。
【００３１】
そして、整流ダイオード１０９のカソード側からはオフセット電圧６７．５Ｖが生成供給され、整流ダイオード１１１のカソード側からはデータ側の駆動電圧５２．５Ｖが生成供給される。また、整流ダイオード１１０のアノード側からはオフセット電圧−１５Ｖが生成供給される。
【００３２】
一方、二次巻線１０６の一端１０６ａは、整流ダイオード１１５のアノードに接続されており、他端１０６ｂはＦＧＮＤに接続されている。また、その他端１０６ｂを共通端とする二次巻線１１６が存在し、二次巻線１１６の他端は整流ダイオード１１７のアノードに接続されている。
【００３３】
そして、二次巻線１０６の一端１０６ａと整流ダイオード１１５のアノードとの間、また、一端１０６ａと整流ダイオード１１７との間には、夫々平滑用の電解コンデンサ１１８，１１９が接続されており、整流ダイオード１１５のカソード側からはＦ１８０Ｖが生成供給され、整流ダイオード１１７のカソード側からはＦ５Ｖが生成供給される。
【００３４】
電源制御回路１２０は、データ側の駆動電圧５２．５Ｖのレベルを参照してＦＥＴ１０４のスイッチングを行い、トランス１０１の二次側に出力される電圧レベルが適正となるように制御する。
以上が、駆動装置１２１を構成している。
【００３５】
次に、本実施例の作用について図２，図６及び図７も参照して説明する。
（正フィールド）
図２は、走査電圧生成回路５の動作を示す電圧信号のタイミングチャートである。正フィールドにおいては、表示制御回路７４よりトランジスタ８７，９６のベースにハイレベル（３．３Ｖ）の制御信号（ＣＯＭＰＮ，ＣＯＭＰＰ）が出力されて、トランジスタ８７，９６は夫々オフ，オンとなる。すると、ＦＥＴ８１のゲートには、抵抗９５及び９７によりオフセット電源電圧６７．５Ｖを分圧した正電位が印加される。この時、ＦＥＴ８１のゲート電位はソース基準で約１８Ｖとなるように分圧比が設定されている。すると、ＦＥＴ８１はオンするため、ドレイン側のＦＧＮＤの電位はオフセット電圧６７．５Ｖに設定される。
【００３６】
一方、トランジスタ８７がオフとなるので、ＦＥＴ８０もオフとなる。すると、ドレイン側のＦ１８０Ｖは、ＦＧＮＤの電位が６７．５Ｖに設定されたことにより、ＧＮＤ基準で，６７．５＋１８０＝２４７．５（Ｖ）になる。
【００３７】
この時、図６のタイミングチャートに示すように、走査側ドライバＩＣ２，３の両サイドＦＥＴが何れもオフであれば、走査電極２０１等の電位は、ダイオード２１ｄ等の作用によりオフセット電圧６７．５Ｖとなっている。そして、走査側ドライＩＣ２，３が、ハイサイドＦＥＴ２１ａ等をオンすることで、走査電極２０１等には２４７．５Ｖの選択電圧が供給される。
【００３８】
そのタイミングに合わせて、データ側ドライバＩＣ４は、ＦＥＴ４２ａ側をオフしてＦＥＴ４２ｂ側をオンさせる。すると、データ電極４０１等の電位は０Ｖになり、ＥＬ素子５０１等の両端には走査電圧とデータ電圧との合成電圧として２４７．５Ｖが印加されて発光する。そして、ＥＬ素子を発光させない場合は、ＦＥＴ４２ａ側をオンさせることでデータ電極４０１等の電位をＶｍ＝５２．５Ｖにする。すると、そのＥＬ素子の両端には、２４７．５Ｖ−５２．５＝１９５Ｖが合成電圧として印加され、発光しきい値を越えないため発光しない。
【００３９】
（負フィールド）
負フィールドにおいては、表示制御回路７４よりトランジスタ８７，９６のベースにロウレベル（０Ｖ）の制御信号が出力されて、トランジスタ８７，９６は夫々オン，オフとなる。すると、ＦＥＴ８０のゲートには、トランジスタ８７を介して５Ｖが印加される。この時、ＦＥＴ８０のゲート電位はソース基準（−１５Ｖ）で約２０Ｖとなる。すると、ＦＥＴ８０はオンするため、ドレイン側のＦ１８０Ｖはオフセット電圧−１５Ｖに接続される。
【００４０】
一方、トランジスタ９６がオフとなるので、ＦＥＴ８１もオフとなる。すると、ドレイン側のＦＧＮＤは、Ｆ１８０Ｖにオフセット電圧−１５Ｖが印加されたことにより、ＧＮＤ基準で，−１５−１８０＝１９５（Ｖ）になる。
【００４１】
この時、図６のタイミングチャートに示すように、走査側ドライＩＣ２，３の両サイドＦＥＴが何れもオフであれば、走査電極２０１等の電位は、ダイオード２１ｃ等の作用によりオフセット電圧−１５Ｖとなっている。そして、走査側ドライバＩＣ２，３がロウサイドＦＥＴ２１ａ等をオンすることで、走査電極２０１等には−１９５Ｖの選択電圧が供給される。
【００４２】
そのタイミングに合わせて、データ側ドライバＩＣ４は、ＦＥＴ４２ｂ側をオフしてＦＥＴ４２ａ側をオンさせる。すると、データ電極４０１等の電位は、０Ｖから５２．５Ｖになり、ＥＬ素子５０１等の両端には合成電圧として２４７．５Ｖが印加されて発光する。そして、ＥＬ素子を発光させない場合は、ＦＥＴ４２ｂ側をオンさせることでデータ電極４０１等の電位をＶｍ＝０Ｖにする。すると、そのＥＬ素子の両端には、１９５Ｖが印加され、発光しきい値を越えないため発光しない。
【００４３】
ここで、図７には、オフセット電圧を変化させた場合における走査側ドライバＩＣ２，３及び走査電圧生成回路５のＦＥＴ８０，８１の発熱温度を示す。この図７から明らかなように、オフセット電圧を高く設定するほど走査側ドライバＩＣの発熱温度は低下する傾向を示している。逆に、走査電圧生成回路のＰチャネル，ＮチャネルＦＥＴの発熱は上昇するが、許容温度に対するマージンが十分に確保される。このように発熱温度を低下させることで、走査側ドライバＩＣを１個で構成することも可能となる。
【００４４】
以上のように本実施例によれば、駆動装置１２１に、走査側ドライバＩＣ２，３が搭載される回路基板７２と表示制御回路７４が搭載される回路基板７１とを備え、回路基板７２には、走査電圧生成回路５を構成するＦＥＴ８０，８１と、それらのＦＥＴ８０，８１を駆動するバイポーラトランジスタ８７，９６も共に搭載した。従って、トランジスタ８７とＦＥＴ８０との間の配線インピーダンスを大きく低下させることができ、耐ノイズ性を向上させることができる。
【００４５】
また、走査電圧生成回路５に、トランジスタ８７のエミッタとグランドとの間に接続されるコンデンサ８９を備えるので、動作用電源に印加されるノイズを吸収することができ、耐ノイズ性を更に向上させることができる。
【００４６】
そして、走査電圧生成回路５を、異なるフローティング電位の間に両極性のオフセット電圧電源（−１５Ｖ，＋６７．５Ｖ）を配置し、２つのＦＥＴ８０，８１を介してフローティング電位Ｆ１８０Ｖ，ＦＧＮＤを表示制御回路７４のＧＮＤ基準の電位に確定する構成としたので、フローティング電位とオフセット電圧とを調整することで、ＥＬ素子５０１等を発光させるのに必要な走査電圧に対するオフセット電圧の設定を容易に行うことができる。また、オフセット電圧を高めに設定した場合に回路にかかる耐圧や発熱の負担を軽減することができるので、走査側ドライバＩＣ２，３をより低コストで構成することが可能となる。
【００４７】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
コンデンサ８９は、必要に応じて設ければよい。
走査電圧生成回路５及び電源回路７５の構成は、実施例に開示したものに限らず、例えば、特許文献１に開示されているものと同様の構成としても良い。
車両用の表示装置に限ることなく、無機ＥＬ素子を用いて構成されるＥＬディスプレイを駆動するものであれば適用が可能である。
【図面の簡単な説明】
【図１】本発明を車両に搭載されるＥＬパネルに適用した場合の一実施例であり、走査電圧生成回路の詳細な電気的構成を示す図
【図２】走査電圧生成回路の動作を示す電圧信号のタイミングチャート
【図３】電源回路の詳細な電気的構成を示す図
【図４】ＥＬパネルと走査側ドライバＩＣ並びにデータ側ドライバＩＣを中心とする電気的構成を示す図
【図５】ＥＬパネルとその駆動装置との全体構成を示す図
【図６】ＥＬパネルに印加される電圧信号のタイミングチャート
【図７】オフセット電圧を変化させた場合における走査側ドライバＩＣの発熱温度を示す図
【図８】従来技術を示す図５相当図
【符号の説明】
１はＥＬパネル（ＥＬディスプレイ）、２，３は走査側ドライバＩＣ（走査側駆動回路）、４はデータ側ドライバＩＣ（データ側駆動回路）、５は走査電圧生成回路（走査側駆動回路）、７１は回路基板（第２回路基板）、７２は回路基板（第１回路基板）、７４は表示制御回路（制御回路）、７５は電源回路、８０はＮチャネルＭＯＳＦＥＴ（ハイサイドＦＥＴ）、８１はＰチャネルＭＯＳＦＥＴ（ロウサイドＦＥＴ）、８７はバイポーラトランジスタ、８９はコンデンサを示す。
【図１】
2004240248.tif 000003
【図２】
2004240248.tif 000004
【図３】
2004240248.tif 000005
【図４】
2004240248.tif 000006
【図５】
2004240248.tif 000007
【図６】
2004240248.tif 000008
【図７】
2004240248.tif 000009
【図８】
2004240248.tif 000010