(57)【要約】【課題】ＣＭＯＳプロセスを用いて撮像画素部の各画素回路を形成する場合に、ＦＤの遮光を有効に行い、不正な光の漏れ込みを防止して画質を向上する。【解決手段】ＣＭＯＳプロセスで形成される各トランジスタのゲート配線層（電極膜）を２層化し、ＰＤ２１９の周辺の画素Ｔｒでは、転送Ｔｒ２１１とリセットＴｒ２１４のゲート電極を下層のゲート電極膜を用いて形成し、上層のゲート電極膜をＦＤ２１６の遮光膜に利用する。また、この遮光膜を延長して増幅Ｔｒ２１２のゲート電極として用い、ＦＤ２１６の電位変動を増幅Ｔｒ２１２のゲートに伝える。遮光膜として用いる上層のゲート配線層の材料には、高融点金属シリサイド、例えばタングステンシリサイドやコバルトシリサイドなどの遮光性の高い材質を用いる。【選択図】　　　　図４
2004140152.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を設けた撮像領域部と、前記撮像領域部から出力される画像信号の処理を行う処理回路部とを有する固体撮像素子において、
前記画素は、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部と、前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記フローティングディフュージョン部の電位に対応した電気信号を出力する増幅トランジスタと、前記フローティングディフュージョン部の信号電荷をリセットするリセットトランジスタとを有し、
前記撮像領域部及び処理回路部に含まれるトランジスタのゲート電極膜を複数層構造とし、前記転送トランジスタ及びリセットトランジスタのゲート電極を前記複数層構造のゲート電極の下層側のゲート電極膜を用いて形成し、
前記フローティングディフュージョン部の上面を前記複数層構造のゲート電極膜の上層側のゲート電極膜を用いて形成した遮光膜によって遮光した、
ことを特徴とする固体撮像素子。
【請求項２】
前記複数層構造のゲート電極膜のうち少なくとも上層のゲート電極膜を遮光性の高い材料によって形成したことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記遮光性の高い材料には高融点金属シリサイドを用いることを特徴とする請求項２記載の固体撮像素子。
【請求項４】
前記遮光性は前記転送トランジスタ及びリセットトランジスタのゲート電極の上層にはみ出した状態で形成され、前記フローティングディフュージョン部の上面の全体またはほぼ全体を遮光することを特徴とする請求項１記載の固体撮像素子。
【請求項５】
前記遮光膜を前記フローティングディフュージョン部に直接接続させたことを特徴とする請求項１記載の固体撮像素子。
【請求項６】
前記遮光膜の一部を前記増幅トランジスタ側に延在させ、増幅トランジスタのゲート電極となっていることを特徴とする請求項５記載の固体撮像素子。
【請求項７】
固体撮像素子によって撮像した映像を出力するカメラ装置において、
前記固体撮像素子は、複数の画素を設けた撮像領域部と、前記撮像領域部から出力される画像信号の処理を行う処理回路部とを有し、
前記画素は、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部と、前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記フローティングディフュージョン部の電位に対応した電気信号を出力する増幅トランジスタと、前記フローティングディフュージョン部の信号電荷をリセットするリセットトランジスタとを有し、
前記撮像領域部及び処理回路部に含まれるトランジスタのゲート電極膜を複数層構造とし、前記転送トランジスタ及びリセットトランジスタのゲート電極を前記複数層構造のゲート電極の下層側のゲート電極膜を用いて形成し、
前記フローティングディフュージョン部の上面を前記複数層構造のゲート電極膜の上層側のゲート電極膜を用いて形成した遮光膜によって遮光した、
ことを特徴とするカメラ装置。
【請求項８】
前記複数層構造のゲート電極膜のうち少なくとも上層のゲート電極膜を遮光性の高い材料によって形成したことを特徴とする請求項７記載のカメラ装置。
【請求項９】
前記遮光性の高い材料には高融点金属シリサイドを用いることを特徴とする請求項８記載のカメラ装置。
【請求項１０】
前記遮光性は前記転送トランジスタ及びリセットトランジスタのゲート電極の上層にはみ出した状態で形成され、前記フローティングディフュージョン部の上面の全体またはほぼ全体を遮光することを特徴とする請求項７記載のカメラ装置。
【請求項１１】
前記遮光膜を前記フローティングディフュージョン部に直接接続させたことを特徴とする請求項７記載のカメラ装置。
【請求項１２】
前記遮光膜の一部を前記増幅トランジスタ側に延在させ、増幅トランジスタのゲート電極となっていることを特徴とする請求項１１記載のカメラ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、撮像領域部を構成する複数の画素毎に光電変換素子、フローティングディフュージョン（ＦＤ）、及び画素トランジスタを設けて光電荷の検出と読み出しを行うＣＭＯＳ型イメージセンサ等の固体撮像素子、及びこの固体撮像素子を用いたカメラ装置に関する。
【０００２】
【従来の技術】
従来のＣＭＯＳ型固体撮像素子としては、種々の画素構成を有するものが知られているが、例えば、受光量に応じた電荷を生成する光電変換素子であるフォトダイオード（ＰＤ）と、このＰＤの信号電荷を検出するためのフローティングディフュージョン（ＦＤ）と、ＰＤの信号電荷をＦＤに転送する転送トランジスタ（転送ゲート）と、ＦＤの電位変動を検出して電気信号を出力する増幅トランジスタと、ＦＤの電位を電源電位にリセットするリセットトランジスタと、増幅トランジスタを活性化して出力信号線に接続する選択トランジスタとを設けたものが提供されている。
【０００３】
図５は、このような従来のＣＭＯＳ型固体撮像素子のフォトダイオード周辺部の構造を示す断面図である。
このＣＭＯＳ型固体撮像素子は、半導体基板（Ｎ型シリコン基板）４０の上層部に素子形成領域としてのＰウェル領域４２、４４が形成され、Ｐウェル領域４２、４４にＰＤ４６や各種のゲート素子が形成されている。なお、図示の例は、Ｐウェル領域４２にＰＤ４６、転送ゲート（ＭＯＳトランジスタ）４８、ＦＤ５０が形成され、Ｐウェル領域４４に周辺回路部のＭＯＳトランジスタ５２が形成されている。
【０００４】
また、半導体基板４０の上には、ゲート絶縁膜５４を介して各ゲートのポリシリコン転送電極５６が形成され、さらにその上層に層間絶縁膜５８を介して多層配線層６０、６２、６４が形成されている。そして、この多層配線層の上層膜６４の配線膜が遮光膜として形成されている。
また、図５では省略しているが、ＦＤ５０の上層にはコンタクトが設けられ、多層配線層を介して増幅トランジスタ（図５では省略する）のゲートに接続されている。
また、多層配線層の上には、保護膜（ＳｉＮ）７０を介して色フィルタ７２、及びマイクロレンズ７４が配置されている。
【０００５】
【発明が解決しようとする課題】
このようにＣＭＯＳ型固体撮像素子においては、画素も周辺回路と同じＣＭＯＳプロセスを用いて作るので、ＣＣＤ型固体撮像素子の場合と比べて、ＰＤ４６の直近まで遮光膜（配線層６４）を落とし込むことができず、ＰＤ４６にだけ光を入射させる構造をつくることがことができない。
また、金属配線層が何層もあるので、各層で光が乱反射してしまう。このため、図５からわかるように、ＦＤ５０には多量の光が漏れ込んでしまい、適正な画像の検出が妨げられるという問題があった。
この場合、特にＦＤに長時間信号電荷を貯める駆動、例えば非破壊での複数回読出しや、全画素で同時に信号電荷をＦＤに転送した後１行ずつ読み出す同時シャッタなどで、光の漏れこみが画質を大幅に劣化させる。ＦＤに信号電荷を貯める時間が短くても、太陽のような高輝度の被写体が入ったときには、その間にＦＤの電位が大幅に変動し、信号が正常でなくなる。
【０００６】
そこで本発明の目的は、ＣＭＯＳプロセスを用いて撮像画素部の各画素回路を形成する場合に、ＦＤの遮光を有効に行うことができ、画質の向上を図ることができる固体撮像素子及びカメラ装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は前記目的を達成するため、複数の画素を設けた撮像領域部と、前記撮像領域部から出力される画像信号の処理を行う処理回路部とを有する固体撮像素子において、前記画素は、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部と、前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記フローティングディフュージョン部の電位に対応した電気信号を出力する増幅トランジスタと、前記フローティングディフュージョン部の信号電荷をリセットするリセットトランジスタとを有し、前記撮像領域部及び処理回路部に含まれるトランジスタのゲート電極膜を複数層構造とし、前記転送トランジスタ及びリセットトランジスタのゲート電極を前記複数層構造のゲート電極の下層側のゲート電極膜を用いて形成し、前記フローティングディフュージョン部の上面を前記複数層構造のゲート電極膜の上層側のゲート電極膜を用いて形成した遮光膜によって遮光したことを特徴とする。
【０００８】
また本発明は、固体撮像素子によって撮像した映像を出力するカメラ装置において、前記固体撮像素子は、複数の画素を設けた撮像領域部と、前記撮像領域部から出力される画像信号の処理を行う処理回路部とを有し、前記画素は、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部と、前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記フローティングディフュージョン部の電位に対応した電気信号を出力する増幅トランジスタと、前記フローティングディフュージョン部の信号電荷をリセットするリセットトランジスタとを有し、前記撮像領域部及び処理回路部に含まれるトランジスタのゲート電極膜を複数層構造とし、前記転送トランジスタ及びリセットトランジスタのゲート電極を前記複数層構造のゲート電極の下層側のゲート電極膜を用いて形成し、前記フローティングディフュージョン部の上面を前記複数層構造のゲート電極膜の上層側のゲート電極膜を用いて形成した遮光膜によって遮光したことを特徴とする。
【０００９】
本発明の固体撮像素子及びカメラ装置では、撮像領域部及び処理回路部に含まれるトランジスタのゲート電極膜を複数層構造とし、転送トランジスタ及びリセットトランジスタのゲート電極を複数層構造のゲート電極の下層側のゲート電極膜を用いて形成し、フローティングディフュージョン部の上面を複数層構造のゲート電極膜の上層側のゲート電極膜を用いて形成した遮光膜によって遮光したことから、ＣＭＯＳプロセスを用いて撮像画素部の各画素回路を形成する場合に、フローティングディフュージョン部の遮光を有効に行うことができ、出力画層の画質の向上を図ることができる。
【００１０】
【発明の実施の形態】
以下、本発明による固体撮像素子及びカメラ装置の実施の形態例について説明する。
本実施の形態例は、ＣＭＯＳ固体撮像素子の各トランジスタのゲート電極を２層構造とし、下層のゲート電極膜を用いて転送トランジスタやリセットトランジスタのゲート電極を形成し、上層のゲート電極膜を用いてＦＤの遮光膜とし、さらに、この遮光膜を増幅トランジスタ側に延在させ、増幅トランジスタのゲート電極とすることで、従来のＣＭＯＳプロセスを用いた製造工程でＦＤの有効な遮光を行い、さらにコンタクトや上層配線を用いることなくＦＤと増幅トランジスタとの接続を実現できるようにしたものである。
【００１１】
図１は、本発明の実施の形態例によるカメラシステムの構成例を示すブロック図である。
このカメラシステムは、撮像レンズ系１０１、固体撮像素子１０２、アナログ回路１０３、Ａ／Ｄコンバータ１０４、カメラ信号処理回路１０５、圧縮伸長回路１０６、及び記憶媒体１０７を有している。
まず、撮像レンズ系１０１から入射した光線は、固体撮像素子１０２の２次元画素アレイに結像する。固体撮像素子１０２はＣＭＯＳ型イメージセンサなどの素子であり、本実施の形態の特徴となる全画素同時シャッタ機能（リセット・ＦＤ転送）、及びＦＤからの行順次読み出し機能を有している。
【００１２】
アナログ回路１０３では、ＣＤＳ（相関二重サンプリング）やＡＧＣ（オートゲインコントロール）などの処理を行う。そして、このアナログ回路１０３で処理された画像信号は、Ａ／Ｄコンバータ１０４によりアナログデータからデジタルデータに変換され、カメラ信号処理回路１０５に出力される。
カメラ信号処理回路１０５では、固体撮像素子１０２の出力データから映像信号へ変換するための色信号処理、ゲイン制御処理、ホワイトバランス処理等の信号処理を行う回路である。
圧縮伸長回路１０６は、カメラ信号処理回路１０５で処理された画像データの圧縮もしくは伸長を行い、画像を記憶媒体１０７に記憶できるフォーマットに変換する回路である。記憶媒体１０７は、例えばメモリスティック等であり、画像データを出力させる手段の例であるが、例えば表示パネルや各種ネットワーク等であってもよい。
【００１３】
また、図２は、図１に示す固体撮像素子１０２及びアナログ回路１０３の構成例を示すブロック図である。
図示のように、本例の固体撮像素子は、半導体素子基板２００上に画素部（撮像領域部）２１０、定電流部２２０、列信号処理部（カラム部）２３０、垂直（Ｖ）選択駆動手段２４０、水平（Ｈ）選択手段２５０、水平信号線２６０、出力処理部２７０、及びタイミングジェネレータ（ＴＧ）２８０等を設けたものである。
画素部２１０は、多数の画素を２次元マトリクス状に配置したものであり、各画素に図３に示すような画素回路が設けられている。この画素部２１０からの各画素の信号は、各画素列毎に垂直信号線（図２では省略）を通して列信号処理部２３０に出力される。
定電流部２２０には各画素にバイアス電流を供給するための定電流源（図２では省略）が各画素列毎に配置されている。
Ｖ選択駆動手段２４０は、画素部２１０の各画素を１行ずつ選択し、各画素のシャッタ動作や読み出し動作を駆動制御するものである。
【００１４】
列信号処理部２３０は、垂直信号線を通して得られる各画素の信号を１行分ずつ受け取り、列ごとに所定の信号処理を行い、その信号を一時保持する。例えばＣＤＳ（画素トランジスタの閾値のばらつきに起因する固定パターンノイズを除去する）処理、ＡＧＣ（オートゲインコントロール）処理、Ａ／Ｄ変換処理等を適宜行うものとする。
Ｈ選択手段２５０は、列信号処理部２３０の信号を１つずつ選択し、水平信号線２６０に導く。
出力処理部２７０は、水平信号線１６０からの信号に所定の処理を行い、外部に出力するものであり、例えばゲインコントロール回路や色処理回路を有している。なお、列信号処理部２３０でＡ／Ｄ変換を行う代わりに、出力処理部２７０で行うようにしてもよい。
タイミングジェネレータ２８０は、基準クロックに基づいて各部の動作に必要な各種のパルス信号等を供給する。
【００１５】
また、図３は、図２に示す固体撮像素子の各画素に設けられる画素回路の構成例を示す回路図である。
図示の構成は、各画素にフォトダイオード（ＰＤ）２１９と転送、増幅、選択、リセット、排出の５つの画素トランジスタ（Ｔｒ）２１１、２１２、２１３、２１４、２１５を設けたものである。
ＰＤ２１９は、光電変換によって生成された電子を蓄積するものであり、転送Ｔｒ２１１をＯＮすることにより、ＰＤ２１９の電子をフローティングディフュージョン（ＦＤ）２１６に転送する。ＦＤ２１６には寄生容量があるので、ここに光電子が溜められる。
【００１６】
増幅Ｔｒ２１２は、ゲートがＦＤ２１６とつながっており、ＦＤ２１６の電位変動を電気信号に変換する。選択Ｔｒ２１３は信号を読み出す画素を行単位で選択するものであり、この選択Ｔｒ２１３がＯＮしたときには、増幅Ｔｒ２１２と画素の外で垂直信号線２１７につながっている定電流源２１８とがソースフォロアを組むので、ＦＤ２１６の電圧に連動する電圧が垂直信号線に出力される。
リセットＴｒ２１４は、ＦＤ２１６の電位をＶｄｄの配線にリセットする。
排出Ｔｒ２１５は、ＰＤ２１９の光電子を直接、電源Ｖｄｄの配線にリセットする。そして、電源Ｖｄｄの配線は全画素共通となっている。
【００１７】
また、転送Ｔｒ２１１、選択Ｔｒ２１３、リセットＴｒ２１４の配線２１１Ａ、２１３Ａ、２１４Ａは、横方向（水平＝行方向）に延在し、同一行に含まれる画素を同時に駆動するようになっている。これにより、フォーカルプレインシャッタの駆動にも対応できる。
また、排出Ｔｒ２１５の配線２１５Ａは縦に伸びているが、画素部の上端下端で全て短絡され、全画素共通となっている。
【００１８】
次に、ＰＤ２１９としては、埋込み型のＰＤを用いる。埋込み型のＰＤとは、例えばＰウェル中のフォトダイオードの場合、ゲート酸化膜の界面近傍をｐ＋型領域とし、その下にｎ型領域を形成しているものである。界面がｐ＋領域でカバーされているので、界面で発生する暗電流を防止できる。
また、転送Ｔｒ２１１とＰＤ２１９の設計を適切にすれば、ＰＤ２１９の光電子をすべてＦＤ２１６に転送できるので、ＣＣＤ型センサで広く使われている構造である。例えばＨＡＤ（Ｈｏｌｅ　Ａｃｃｕｍｕｌａｔｉｏｎ　Ｄｉｏｄｅ　）という呼称で商品化されている。
【００１９】
次に、本実施の形態例における最大の特徴点について説明する。
すなわち本例では、ＣＭＯＳプロセスで形成される各トランジスタのゲート配線層（電極膜）を２層化し、ＰＤ２１９の周辺の画素Ｔｒでは、転送Ｔｒ２１１とリセットＴｒ２１４のゲート電極を下層のゲート電極膜を用いて形成し、上層のゲート電極膜をＦＤ２１６の遮光膜に利用する。また、この遮光膜を延長して増幅Ｔｒ２１２のゲート電極として用い、ＦＤ２１６の電位変動を増幅Ｔｒ２１２のゲートに伝える。
なお、少なくとも遮光膜として用いる上層のゲート配線層の材料には、遮光性を有するものを用いる必要があり、また、ＣＭＯＳプロセス上、耐熱性を有することが必要である。具体的には、高融点金属シリサイド、例えばタングステンシリサイドやコバルトシリサイドなどの遮光性の高い材質を用い、それでＦＤ上面の全体、あるいはほぼ全体を覆うものとする。
なお、下層のゲート配線層については、特に限定せず、ポリシリコン膜等であってもよい。
【００２０】
図４は、本実施の形態例によるＰＤ周辺部の製造工程を示す断面図である。
まず、図４（Ａ）に示す段階においては、シリコン基板３００に設けられたＰウェル領域３１０に、ＰＤ２１９のｐ＋領域２１９Ａ及びｎ領域２１９Ｂ、ＦＤ（ｎ＋領域）２１６、リセットＴｒ２１４のドレイン（ｎ＋領域）２１４Ｃが形成されている。
また、シリコン基板３００の上には、ゲート絶縁膜３２０を介して転送Ｔｒ２１１のゲート電極２１１Ｂ、及びリセットＴｒ２１４のゲート電極２１４Ｂが形成されており、その上層に絶縁膜３３０が形成されている。ここで、ゲート電極、２１１Ｂ、２１４Ｂは、上述した２層ゲート配線層のうち下層の配線層によって形成されている。
【００２１】
次に、図４（Ｂ）においては、ＦＤ２１６の上のゲート絶縁膜３２０をエッチング等によって除去してコンタクト用の開口部３２０Ａを形成し、ＦＤ２１６の上面領域を露出させる。
次に、図４（Ｃ）においては、ＦＤ２１６の上部に遮光膜３４０を形成する。この遮光膜３４０は、開口部３２０Ａを通してＦＤ２１６に接続され、また、周辺部が転送Ｔｒ２１１のゲート電極２１１Ａ、及びリセットＴｒ２１４のゲート電極２１４Ａの上部に絶縁膜３３０を介して乗り上げた状態で形成され、ＦＤ２１６を覆う状態で形成されている。
これらにより、ＦＤ２１６の近接した領域に遮光膜３４０を形成し、有効に遮光することができる。
これによって、リセット後にＦＤ２１６に不正に入射する光を、ＣＭＯＳセンサでありながら最大限防止することができる。
そして、図では省略するが、このＦＤ２１６につながった２層目のゲート配線（遮光膜）３４０を増幅Ｔｒ２１２側に延伸して増幅Ｔｒ２１２のゲート電極にすることができる。
また、転送Ｔｒ２１１のゲート電極２１１Ｂ、及びリセットＴｒ２１４のゲート電極２１４Ｂが、遮光膜３４０と同様の遮光性の高い材質であれば、さらに遮光の効果は高くなり、より好ましい。
【００２２】
なお、以上の例では、ゲート配線層を２層化しているが、さらに多層の配線層を有するものであってもよい。すなわち、本例で２層とは、転送トランジスタとリセットトランジスタのゲート電極に用いる下層の電極膜と、ＦＤの遮光及び接続に用いる上層の電極膜との少なくとも２層を言うものとし、その他の配線層（電極膜）の構成については特に限定しないものである。
また、上述した説明では、ＦＤを遮光するための遮光膜となる電極膜を増幅トランジスタ側に延伸させてゲート電極として形成したが、必ずしもこのような配線構造を用いる必要はなく、遮光膜とは別にコンタクトプラグ等を用いて接続するようにしてもよく、他の素子配置の都合等に基づいて適宜選択し得るものである。
また、固体撮像素子の素子構成及び画素回路の構成としては、上述の例に限定されず、種々の形態に広く適用できるものである。
さらに、上述の例は、カメラ装置として構成したが、本発明は固体撮像素子単体として構成し得ることはもちろんである。
【００２３】
【発明の効果】
以上説明したように本発明の固体撮像素子及びカメラ装置では、撮像領域部及び処理回路部に含まれるトランジスタのゲート電極膜を複数層構造とし、転送トランジスタ及びリセットトランジスタのゲート電極を複数層構造のゲート電極の下層側のゲート電極膜を用いて形成し、フローティングディフュージョン部の上面を複数層構造のゲート電極膜の上層側のゲート電極膜を用いて形成した遮光膜によって遮光したことから、ＣＭＯＳプロセスを用いて撮像画素部の各画素回路を形成する場合に、フローティングディフュージョン部の遮光を有効に行うことができ、出力画像の画質の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態例のカメラシステムの構成例を示すブロック図である。
【図２】図１に示すカメラシステムの固体撮像素子及びアナログ回路の構成例を示すブロック図である。
【図３】図２に示す固体撮像素子の各画素に設けられる画素回路の構成例を示す回路図である。
【図４】図２に示す固体撮像素子のＰＤ周辺部の製造工程を示す断面図である。
【図５】従来のＣＭＯＳ型固体撮像素子の構造を示す断面図である。
【符号の説明】
１０１……撮像レンズ系、１０２……固体撮像素子、１０３……アナログ回路、１０４……Ａ／Ｄコンバータ、１０５……カメラ信号処理回路、１０６……圧縮伸長回路、１０７……記憶媒体、２００……半導体素子基板、２１０……画素部、２１１……転送Ｔｒ、２１２……増幅Ｔｒ、２１３……選択Ｔｒ、２１４……リセットＴｒ、２１５……排出Ｔｒ、２１６……ＦＤ、２１９……ＰＤ、２２０……定電流部、２３０……列信号処理部、２４０……垂直（Ｖ）選択駆動手段、２５０……水平（Ｈ）選択手段、２６０……水平信号線、２７０……出力処理部、２８０……タイミングジェネレータ、３４０……遮光膜。
【図１】
2004140152.tif 000003
【図２】
2004140152.tif 000004
【図３】
2004140152.tif 000005
【図４】
2004140152.tif 000006
【図５】
2004140152.tif 000007