(57)【要約】【課題】汎用性の高い共通部分２と、仕向地、性能のグレード分け等により異なる専用部分４を備えた半導体集積回路において、製造に要するマスクの費用を低くし、延いては低価格化を図る。【解決手段】半導体基板１の直ぐ上に第１の配線ルールによる配線層１４が一又は複数層形成され（汎用性の高い部分２）、該配線層よりも上に該配線層よりも疎な第２の配線ルールによる配線層が一又は複数層形成され（専用部分４）を形成する。更にその間にピッチアダプタとして中間配線層３を設ける。【効果】仕向地、性能のグレード分け等により異なる専用部分については、第１の配線ルールによる配線層の形成後、それより疎な第２の配線ルールによる配線層を低価格なマスクを使用することによって形成することができるので、仕向地、性能のグレード分け等により異なる専用部分毎に用意するマスクを低価格化できる。【選択図】　　　　図１
2004140214.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の直ぐ上に第１の配線ルールによる配線層が一又は複数層形成され、
上記第１の配線ルールによる配線層よりも更に上に上記第１の配線層よりも疎な第２の配線ルールによる配線層が一又は複数層形成された
ことを特徴とする半導体集積回路。
【請求項２】
上記第１の配線ルールによる配線層と上記第２の配線ルールによる記配線層との間に、異なる配線ルールによる配線層間を接続するための中間配線層が介在する
ことを特徴とする請求項１記載の半導体集積回路。
【請求項３】
上記第２の配線ルールによる配線層よりも更に上に、互いに絶縁層で層間分離され、一方が電源ラインを成し他方が接地ラインを成す２層の配線層が更に形成された
ことを特徴とする請求項１又は２記載の半導体集積回路。
【請求項４】
半導体基板上に複数層の配線層が形成され、
上記配線層の最上部の２層は、互いに絶縁層で層間分離され、
上記２層の内の一方が電源ラインを成し他方が接地ラインを成す
ことを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路、特に、高集積度で、仕向地等の規格、仕様等の多様性に低コストで対応できる半導体集積回路に関する。
【０００２】
【従来の技術】
高集積化の技術は、例えば特開２００１−２５７３１３号公報、特開平５−２７５５３２号公報、特開２００１−２５７３１３号公報、特開平５−２７５５３２号公報等に紹介されているように発達の一途を辿っており、配線ルール（ライン（Ｌ）／スペース（Ｓ））のルール：プロセスルール）が微細化するにつれて大規模な回路を複数個一つの半導体集積回路に集約して構成することができるようになった。
具体的には、例えば、０．３５μｍルール（Ｌ／Ｓ：０．３５μｍ／０．３５μｍ）から０．１３μｍルール（Ｌ／Ｓ：０．１３μｍ／０．１３μｍ）に微細化することによって、ＣＰＵ（中央処理装置）、ＲＯＭ（リード　オンリー　メモリ）、ＲＡＭ（ランダム　アクセス　メモリ）、ＤＳＰ（ディジタル　シグナル　プロセッサ）等の極めて大規模な回路を一つずつ或いは複数個ずつ一つの半導体集積回路に構成することが可能である。従って、高機能、多機能で小型な電子機器、例えば携帯電話機、携帯情報端末機器等を提供することが可能になった。
【０００３】
そして、従来の半導体集積回路は、半導体基板の上に形成される何層もの配線層は基本的に同じルールで形成されていたので、０．１３μｍルールのものは配線層が全層０．１３μｍルールで形成されていた。
【０００４】
【発明が解決しようとする課題】
ところで、配線層を形成するのに必要な露光用マスクは、配線ルールが微細化する程高価となり、配線ルールの微細な高集積半導体集積回路の高価格化の大きな要因となっている。
具体的に述べると、０．３５μｍルールのマスクの価格は数十万〜百数十万程度であり、一つの半導体集積回路に使用するマスクの種類数が仮に２０だとしてもマスクの費用は全体で数千万円程度である。しかし、０．１３μｍルールのマスクだとその価格は約１０００万円程度になってしまう。従って、例えば、一つの半導体集積回路に使用するマスクの種類数が仮に２０だと、マスクの費用だけで２億円程度にもなってしまう。
【０００５】
ところで、同じような機能を持つ半導体集積回路であっても例えば仕向地、性能のグレード分け等により半導体集積回路の一部を変更させる必要があるのが普通である。即ち、ほとんど大部分は汎用性の高い共通部分となっているが、一部においては仕向地、性能のグレードに応じた専用部分となっている半導体集積回路が多いのである。
【０００６】
そのように、共通部分と専用部分を有する、微細配線ルール、例えば０．１３μｍルールの半導体集積回路においても、汎用性の高い共通部分のみならず、専用部分をも０．１３μｍルールで配線層を形成すると、マスクに要する費用が極めて高いものになる。
【０００７】
また、半導体集積回路は処理する信号の周波数が高くなる傾向にあり、周波数の高い信号を処理するもの程、不要輻射が無視できなくなる。そして、不要輻射は、各半導体集積回路が加害者の立場になったり（即ち他の半導体集積回路等に不要輻射によりノイズを送ったり）、被害者になったり（他の半導体集積回路等から不要輻射によるノイズを受けたり）し、どの立場になっても好ましくないという問題があった。
【０００８】
本発明はこのような問題点を解決すべく為されたものであり、汎用性の高い共通部分と、仕向地、性能のグレード分け等により異なる専用部分を備えた半導体集積回路において、製造に要するマスクの費用を低くし、延いては半導体集積回路の低価格化を図ることを一つの目的とし、不要輻射の低減を図ることを他の目的とする。
【０００９】
【課題を解決するための手段】
請求項１の半導体集積回路は、半導体基板の直ぐ上に第１の配線ルールによる配線層が一又は複数層形成され、該第１の配線ルールによる配線層よりも上に該配線層よりも疎な第２の配線ルールの配線層が一又は複数層形成されたことを特徴とする。
従って、請求項１の半導体集積回路によれば、半導体基板の直ぐ上に第１の配線ルールによる配線層によって汎用性の高い共通部分を形成し、その第１の配線ルールの配線層の上にそれより疎な第２の配線ルールの配線層によって仕向地、性能のグレード分け等により異なる専用部分を構成することができる。
【００１０】
依って、仕向地、性能のグレード分け等により異なる専用部分については、第１の配線ルールによる配線層の形成後、それより疎な第２の配線ルールによる配線層を低価格なマスクを使用して形成することができるので、仕向地、性能のグレード分け等により異なる専用部分毎に用意するマスクを、低価格なもので済ますことができ、延いては半導体集積回路の製造価格を低くすることができる。
【００１１】
請求項４の半導体集積回路は、半導体基板上に複数層の配線層が形成され、該配線層の最上部の２層は、互いに絶縁層で層間分離され、上記２層の内の一方が電源ラインを成し、他方が接地ラインを成すことを特徴とする。
従って、請求項４の半導体集積回路によれば、半導体基板の最上層に電源ライン及び接地ラインが形成されているので、その電源ライン及び接地ラインにより外部からの不要輻射によるノイズが半導体集積回路自身の内部に侵入することを防止することができる。
また、電源ライン・接地ライン間が絶縁層で層間分離されているので、その間の寄生容量により周波数成分の高いノイズ程より有効に吸収することができる。
【００１２】
【発明の実施の形態】
本発明半導体集積回路の第１のものは、基本的には、半導体基板の直ぐ上に第１の配線ルールによる配線層が形成され、該第１の配線ルールによる配線層よりも上に該配線層よりも疎な第２の配線ルールによる配線層が形成されたものであるが、その配線ルールの異なる配線層は共に、１層の場合もありうるし、また、複数層の場合もありうる。そして、その配線ルールの異なる配線層間にはその配線層間を電気的に接続する中間配線層を必要とするのが普通である。そして、このような半導体集積回路において、上記第２の配線ルールによる配線層よりも更に上に、互いに絶縁層で層間分離され、一方が電源ラインを成し、他方が接地ラインを成す２層の配線層を更に形成するようにしても良い。
【００１３】
というのは、その電源ライン及び接地ラインにより外部からの不要輻射によるノイズが半導体集積回路自身の内部に侵入することを防止することができるからである。そして、その電源ライン・接地ライン間を層間絶縁する絶縁層として、シリコンナイトライド層のように、通常の絶縁に用いられるシリコン酸化層よりも誘電率の高いものを用いると電源ライン・接地ライン間の静電容量をより大きくすることができるので、不要輻射等によるノイズをより有効に吸収することができ、より好ましいといえる。また、電源ライン、接地ラインを成す配線層は平板状乃至網目状が好適である。
【００１４】
本発明半導体集積回路の第２のものは、基本的には、複数層の最上部の２層は、互いに絶縁層で層間分離され、上記２層の内の一方が電源ラインを成し、他方が接地ラインを成すものであり、絶縁層として、シリコンナイトライド層のように、通常の絶縁に用いられるシリコン酸化層よりも誘電率の高いものを用いると電源ライン・接地ライン間の静電容量をより大きくすることができるので、不要輻射等によるノイズをより有効に吸収することができ、より好ましいといえる。また、電源ライン、接地ラインを成す配線層は平板状乃至網目状が好適である。
【００１５】
【実施例】
以下、本発明を図示実施例に従って詳細に説明する。
図１（Ａ）〜（Ｃ）は本発明半導体集積回路の第１の実施例の概略構成を示すものであり、（Ａ）は断面図、（Ｂ）は第１の配線ルールによる配線層等で構成された複数の大規模回路の配置例を示す平面図、（Ｃ）はそれより疎な第２の配線ルールによる配線層等で構成された回路の配置例を示す平面図である。
【００１６】
図面において、１は半導体基板、１ａは該半導体基板１の表面部のトランジスタ等の半導体素子が形成される表層部、２は該半導体基板１の表面上に形成された第１の配線ルール、具体的には０．１３μｍルールによる複数層の微細配線層形成部であり、半導体基板１の表層部１ａに形成されたトランジスタ等と該配線層とで、図１（Ｂ）に示す複数の大規模回路のＲＡＭ、ＣＰＵ、ＤＳＰ、ＲＯＭが構成されている。これ等の大規模回路、ＲＡＭ、ＣＰＵ、ＤＳＰ、ＲＯＭは汎用性の高い共通部分を成している。
【００１７】
３はその第１の配線ルールによる配線層２の上層に形成された中間配線層形成部で、その配線層２と次に述べる配線層（４）との間に介在しその電気的接続をする。
４は上記第１の配線ルールよりも疎な第２の配線ルール、具体的には、０．３５ルールによる一又は複数層の配線層からなる疎配線層形成部で、仕向地或いは性能のグレード分け等により異なる内容の記憶をする、図１（Ｃ）に示すＲＯＭを構成する。従って、このＲＯＭの記憶内容は、仕向地或いは性能のグレード分け等により異なり、このＲＯＭは専用部分を成すのである。
【００１８】
５は最上層の２層の配線層からなる電源ライン、接地ラインの電源電圧供給ライン形成部であり、その電源ライン・接地ライン間はシリコン酸化物からなる層間絶縁膜より高誘電率の例えばシリコンナイトライドからなる層間絶縁膜で層間絶縁されている。
【００１９】
図２（Ａ）〜（Ｄ）は微細配線形成部２、中間配線層形成部３、疎配線層形成部４及び電源電圧供給ライン形成部５を示す断面図である。
同図において、１０は半導体基板１の表層部１ａに形成された半導体領域で、トランジスタのソース／ドレインを成す。１２は層間絶縁膜、１４はアルミニウム或いは多結晶シリコンからなる配線層である。
図２（Ａ）に示す微細配線形成部２は、０．１３μｍルールに則って形成された多層の配線層１４からなり、半導体基板１の表層部１ａに形成された半導体領域からなるトランジスタとで、図１（Ｂ）に示すように、大規模回路のＲＡＭ、ＣＰＵ、ＤＳＰ、ＲＯＭを構成している。
【００２０】
図２（Ｂ）に示す中間配線層形成部３は、上記微細配線形成部２と、上記疎配線形成部４との間にて、その間の電気的接続をし、ピッチの異なる配線層間のピッチアダプタとしての役割を果たす。
図２（Ｃ）に示す疎配線形成部４は、０．３５μｍルールに則って形成された多層の配線層１４からなり、仕向地や性能のグレードに関するデータを記憶するＲＯＭを構成する。
【００２１】
図２（Ｄ）に示す電源電圧供給ライン形成部５は、アースラインを成す配線層１４ｅと、該配線層１４ｅ上に例えばシリコンナイトライドからなる高誘電率層間絶縁膜１６を介して形成された電源ラインを成す配線層１４ｖからなり、共に、図面に現れないスルーホールを通じて自身より下層の疎の配線層１４からなるＲＯＭ、更に下層の微細配線形成部２等による大規模回路に接続され、半導体集積回路内部の各部に電源電圧の供給を行う。それと共に、静電シールド機能を有し、外部からの不要輻射によるノイズが半導体集積回路内部に侵入することを防止し、且つ、自身の不要輻射によるノイズの半導体集積回路外部への放出を防止することができる。
１８は半導体集積回路の最上面に形成されたパシベーション膜である。
【００２２】
このような半導体集積回路によれば、半導体基板１の直ぐ上に第１の配線ルール（０．１３μｍルール）による配線層１４によって汎用性の高い共通部分２を形成し、その状態の大量の半導体集積回路を製造しておき、その後、注文に応じて仕向地、性能のグレード分け等に応じてその第１の配線ルールの配線層１４上のそれより疎な第２の配線ルール（０．３５μｍルール）の配線層１４によるＲＯＭを形成して、そのＲＯＭによって仕向地、性能のグレード分け等に関するデータを記録するようにすることができる。
【００２３】
依って、仕向地、性能のグレード分け等により異なる専用部分たるＲＯＭについては、第１の配線ルールによる配線層の形成後、それより疎な第２の配線ルールによる配線層を低価格なマスクを使用して形成することによって形成できるので、仕向地、性能のグレード分け等により異なる専用部分毎に用意するマスクを、低価格なもので済ますことができ、延いては半導体集積回路の製造価格を低くすることができる。
【００２４】
また、半導体集積回路の最上層に電源ライン１４ｖ及び接地ライン１４ｅが形成されているので、その電源ライン１４ｖ及び接地ライン１４ｅにより外部からの不要輻射によるノイズが半導体集積回路自身の内部に侵入することを防止することができる。
また、電源ライン１４ｖ・接地ライン１４ｅ間が高誘電率の絶縁層１６で層間分離されているので、その間の寄生容量により周波数成分の高いノイズ程より有効に吸収することができる。
依って、半導体集積回路の不要輻射による悪影響を軽減することができる。
【００２５】
【発明の効果】
請求項１の半導体集積回路によれば、半導体基板の直ぐ上に第１の配線ルールによる配線層によって汎用性の高い共通部分を形成し、その第１の配線ルールの配線層の上にそれより疎な第２の配線ルールの配線層によって仕向地、性能のグレード分け等により異なる専用部分を構成することができる。
【００２６】
依って、仕向地、性能のグレード分け等により異なる専用部分については、第１の配線ルールによる配線層の形成後、それより疎な第２の配線ルールによる配線層を低価格なマスクを使用して形成することによって構成できるので、仕向地、性能のグレード分け等により異なる専用部分毎に用意するマスクを、低価格なもので済ますことができ、延いては半導体集積回路の製造価格を低くすることができる。
【００２７】
請求項２の半導体集積回路によれば、第１の配線ルールによる配線層と該配線層よりも疎な第２の配線ルールの配線層との間に、その配線ルールが異なる配線層間を接続する中間配線層が介在するので、その中間配線層により第１の配線ルールと第２の配線ルールとのピッチの異なる配線層間の必要な電気的接続をすることができる。
【００２８】
請求項３の半導体集積回路によれば、請求項１又は２記載の半導体集積回路において、上記第２の配線ルールによる配線層よりも更に上に、互いに絶縁層で層間分離され、一方が電源ラインを成し、他方が接地ラインを成す２層の配線層が更に形成されているので、その電源ライン及び接地ラインによる静電シールド効果によって、外部からの不要輻射によるノイズが半導体集積回路自身の内部に侵入することを、また、半導体集積回路内部から外部への不要輻射を防止することができる。
【００２９】
請求項４の半導体集積回路によれば、半導体基板の最上層に電源ライン及び接地ラインが形成されているので、その電源ライン及び接地ラインによる静電シールド効果によって、外部からの不要輻射によるノイズが半導体集積回路自身の内部に侵入することを、また、半導体集積回路内部から外部への不要輻射を防止することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は本発明半導体集積回路の第１の実施例の概略構成を示すものであり、（Ａ）は断面図、（Ｂ）は第１の配線ルールによる配線層等で構成された複数の大規模回路の配置例を示す平面図、（Ｃ）はそれより疎な第２の配線ルールによる配線層等で構成された回路の配置例を示す平面図である。
【図２】（Ａ）〜（Ｄ）は微細配線形成部２、中間配線層形成部３、疎配線層形成部４及び電源電圧供給ライン形成部５を示す断面図である。
【符号の説明】
１・・・半導体基板、１ａ・・・半導体基板の表層部、２・・・微細配線形成部、３・・・中間配線層形成部、４・・・疎配線層形成部、５・・・電源電圧供給ライン形成部。
【図１】
2004140214.tif 000003
【図２】
2004140214.tif 000004