(57)【要約】【課題】レジストパターンを見るだけで、現在の工程を判断できる半導体集積回路の製造方法を提供する。【解決手段】基板１上にレジスト２を塗布する第１工程と、本体パターン３ａと複数の工程に対応した複数個の識別パターン３ｂが形成されているマスク３をレジスト２の上方に配置して、マスク２上から本体パターン３ａとこの本体パターン３ａに対応した工程の識別パターン３ｂを選択的に露光した後、現像を行って、レジスト２に本体パターン３ａのレジストパターンと識別パターン３ｂのレジストパターン４を形成する第２工程と、識別パターン３ｂのレジストパターン４から第２工程であることを判断する第３工程と、からなる。【選択図】　　　図１
2004047919.tif 000002
【特許請求の範囲】
【請求項１】
フォトリソグラフィ法を用いることによって、基板に不純物拡散を繰り返す複数の工程を経て作製される半導体集積回路の製造方法において、
前記基板又は前記基板上に積層された層にフォトレジストを塗布する第１工程と、
本体パターンとこの本体パターン以外の部分に前記複数の工程に対応した複数個の識別パターンが形成されているフォトマスクを用い、前記フォトマスクを前記フォトレジスト上方に配置して、前記フォトマスク上から前記本体パターンと前記本体パターンに対応した工程の前記識別パターンを選択的に露光した後、現像を行って、前記フォトレジストに前記本体パターンのフォトレジストパターンと前記識別パターンのフォトレジストパターンを形成する第２工程と、
前記識別パターンのフォトレジストパターンから前記第２工程であることを判断する第３工程と、
からなることを特徴とする半導体集積回路の製造方法。
【請求項２】
フォトリソグラフィ法を用いることによって、基板に不純物拡散を繰り返す複数の工程を経て作製される半導体集積回路の製造方法において、
前記基板又は前記基板上に積層された層に第１のフォトレジストを塗布する第１工程と、
端部に前記複数の工程に対応した複数の識別パターンのみが形成されているフォトマスクを用い、前記フォトマスクを前記第１のフォトレジスト上方に配置して、前記フォトマスク上から前記複数の識別パターンを露光した後、現像を行って、前記基板又は前記基板上に積層された層に前記複数の識別パターンの第１のフォトレジストパターンを形成する第２工程と、
前記第１のフォトレジストパターンから露出した前記基板のエッチングを行って、前記基板上に前記複数の識別パターンに対応した複数の識別マークを形成した後、前記第１のフォトレジストパターンを除去する第３工程と、
前記複数の識別マークが形成された基板上に第２のフォトレジストを形成する第４工程と、
本体パターンのみが形成されているフォトマスクを用い、前記本体パターンと前記本体パターンが用いられる工程に対応した前記識別マーク部分を選択的に露光した後か、或いは前記識別マーク部分以外を選択的に露光した後、現像を行って、前記本体パターンと前記本体パターンが用いられる工程に対応した前記識別マークが露出するか又は覆うマークパターンとからなる第２のフォトレジストパターンを形成する第５工程と、
前記マークパターンの前記第２のフォトレジストパターンにより前記本体パターンが用いられる工程を判断する第６工程と、
からなることを特徴とする半導体集積回路の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各工程間でフォトマスクを共用する場合でも、半導体基板上に形成されたフォトレジストパターンにより、現在の工程を判断できる半導体集積回路の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路は、半導体基板を用いて、フォトリソグラフィを用いた不純物拡散法、成膜法及びエッチング法により、ウェル形成工程、ＬＯＣＯＳ形成用Ｓｉ窒化膜パターン形成工程、フィールドトランジスタしきい値電圧調整工程、ＬＯＣＯＳ形成工程、Ｓｉ窒化膜除去工程、トランジスタしきい値電圧調整工程、ゲート電極形成工程、ソース・ドレイン形成工程、層間絶縁膜形成工程、層間導通孔形成工程、配線形成工程の順を経て作製される。
この際、現在行っている工程の判断は、半導体基板に形成されたフォトレジストパターン又はこのフォトレジストパターンからエッチング等して作製される基板パターンによって判断していた。
【０００３】
【特許文献１】
特開平５−２７５３１０号公報（第２−第３頁、第１図）
【０００４】
【発明が解決しようとする課題】
しかしながら、コスト削減の観点から、各工程間でマスクを共用する場合が多いので、半導体基板には同じようなフォトレジストパターンが形成されるため、工程を途中で中断した後、再び開始するといった場合に、このフォトレジストパターンを見ただけでは、次に、どの工程から開始して良いのかの判断が難しかった。
不慣れな作業者が行った場合には、工程ミスを生じる可能性があった。
【０００５】
そこで、本発明は、懸かる問題を解決するためになされたものであり、フォトレジストパターンを見るだけで、現在の工程を判断できる半導体集積回路の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、フォトリソグラフィ法を用いることによって、基板に不純物拡散を繰り返す複数の工程を経て作製される半導体集積回路の製造方法において、
前記基板又は前記基板上に積層された層にフォトレジストを塗布する第１工程と、
本体パターンとこの本体パターン以外の部分に前記複数の工程に対応した複数個の識別パターンが形成されているフォトマスクを用い、前記フォトマスクを前記フォトレジスト上方に配置して、前記フォトマスク上から前記本体パターンと前記本体パターンに対応した工程の前記識別パターンを選択的に露光した後、現像を行って、前記フォトレジストに前記本体パターンのフォトレジストパターンと前記識別パターンのフォトレジストパターンを形成する第２工程と、
前記識別パターンのフォトレジストパターンから前記第２工程であることを判断する第３工程と、
からなることを特徴とする半導体集積回路の製造方法を提供する。
第２の発明は、フォトリソグラフィ法を用いることによって、基板に不純物拡散を繰り返す複数の工程を経て作製される半導体集積回路の製造方法において、前記基板又は前記基板上に積層された層に第１のフォトレジストを塗布する第１工程と、
端部に前記複数の工程に対応した複数の識別パターンのみが形成されているフォトマスクを用い、前記フォトマスクを前記第１のフォトレジスト上方に配置して、前記フォトマスク上から前記複数の識別パターンを露光した後、現像を行って、前記基板又は前記基板上に積層された層に前記複数の識別パターンの第１のフォトレジストパターンを形成する第２工程と、
前記第１のフォトレジストパターンから露出した前記基板のエッチングを行って、前記基板上に前記複数の識別パターンに対応した複数の識別マークを形成した後、前記第１のフォトレジストパターンを除去する第３工程と、
前記複数の識別マークが形成された基板上に第２のフォトレジストを形成する第４工程と、
本体パターンのみが形成されているフォトマスクを用い、前記本体パターンと前記本体パターンが用いられる工程に対応した前記識別マーク部分を選択的に露光した後か、或いは前記識別マーク部分以外を選択的に露光した後、現像を行って、前記本体パターンと前記本体パターンが用いられる工程に対応した前記識別マークが露出するか又は覆うマークパターンとからなる第２のフォトレジストパターンを形成する第５工程と、
前記マークパターンの前記第２のフォトレジストパターンにより前記本体パターンが用いられる工程を判断する第６工程と、
からなることを特徴とする半導体集積回路の製造方法を提供する。
【０００７】
【発明の実施の形態】
本発明の半導体集積回路の製造方法に係る実施形態について図１乃至図１４を用いて説明する。
図１は、Ｐウェルフォトレジストパターンニング工程を示し、（Ａ）はその断面図であり、（Ｂ）はその際用いられるフォトマスクの平面図である。図２は、Ｐウェル形成工程を示す断面図である。図３は、Ｎウェルフォトレジストパターンニング工程を示し、（Ａ）はその断面図であり、（Ｂ）はその際用いられるフォトマスクの平面図である。図４は、Ｎウェル形成工程を示す断面図である。図５は、Ｓｉ窒化膜形成工程を示す断面図である。図６は、Ｎチャンネルフィールドトランジスタしきい値電圧調整フォトレジストパターンニング工程を示す断面図である。図７は、Ｎチャンネルフィールドトランジスタしきい値電圧調整不純物注入工程を示す断面図である。図８は、Ｐチャンネルフィールドチャンネルフィールドトランジスタしきい値電圧調整不純物注入工程を示す断面図である。図９は、フィールド酸化膜形成工程を示す図である。図１０は、Ｎチャンネルトランジスタしきい値電圧調整フォトレジストパターンニング工程を示す断面図である。図１１は、Ｎチャンネルトランジスタしきい値電圧調整不純物注入工程を示す断面図である。図１２は、Ｐチャンネルトランジスタしきい値電圧調整不純物注入工程を示す断面図である。図１３は、ゲート酸化膜及びゲート電極形成工程を示す断面図である。図１４は、層間絶縁膜及び金属配線層形成工程を示す断面図である。
【０００８】
以下に、半導体集積回路の製造方法について説明する。
（Ｐウェルフォトレジストパターンニング工程）
図１（Ａ）に示すように、Ｓｉ基板１上にフォトレジスト２を塗布した後、このフォトレジスト２の上方にＰウェル用のフォトマスク３を載置し、フォトリソグラフィ法により、フォトマスク３の上方から露光する。
【０００９】
この際、図１（Ｂ）に示すように、フォトマスク３の中央部には、（Ｐウェルフォトレジストパターンニング工程）で用いられるＰウェルパターン３ａが、フォトマスク３の端部には、各工程を示す識別パターン３ｂが形成されている。例えば、識別パターン３ｂの「ＰＷＬ」は、（Ｐウェルフォトレジストパターンニング工程）で用いることを示し、識別パターン３ｂの「ＮＷＬ」は、（Ｎウェルフォトレジストパターンニング工程）で用いることを示し、「ＮＦＶ」は、（Ｎチャンネルフィールドトランジスタしきい値電圧調整フォトレジストパターンニング工程）で用いることを示している。
【００１０】
そして、フォトマスク３の端部に形成されている識別パターン３ｂの中の「ＰＷＬ」とＰウェルパターン３ａだけを露光及び現像を行って、フォトレジスト２上に（Ｐウェルフォトレジストパターンニング工程）を示す識別パターン３ｂの「ＰＷＬ」をＰウェルパターン３ａと同時に形成して、（Ｐウェルフォトレジストパターンニング工程）を示す識別文字と共に、開口部４ａを有するフォトレジストパターン４を形成する。
このように、識別パターン３ｂの「ＰＷＬ」とＰウェルパターン３ａだけを選択的に露光することは、図示しない露光装置をブラインド設定することにより行うことができる。
【００１１】
（Ｐウェル形成工程）
図２に示すように、フォトレジストパターン４の上方から、開口部４ａから露出したＳｉ基板１中にＢ（ボロン）イオンを注入して、Ｐウェル５を形成する。
【００１２】
（Ｎウェルフォトレジストパターンニング工程）
図３（Ａ）に示すように、Ｓｉ基板１上にフォトレジスト６を塗布した後、このフォトレジスト６の上方にＮウェル用のフォトマスク７を載置し、フォトリソグラフィ法により、フォトマスク７上から露光する。
図３（Ｂ）に示すように、前記と同様に、フォトマスク７の中央部には、Ｎウェルパターン７ａが、フォトマスク７の端部には、各工程を示す識別パターン７ｂが形成されている。
この際、（Ｐウェルフォトレジストパターンニング工程）におけると同様に、フォトマスク７の端部に形成されている識別パターン７ｂの中の「ＮＷＬ」とＮウェルパターン７ａだけを露光及び現像を行って、フォトレジスト６上に（Ｎウェルフォトレジストパターンニング工程）を示す識別パターン７ｂの「ＮＷＬ」をＮウェルパターン７ａと同時に形成して、（Ｎウェルフォトレジストパターンニング工程）を示す識別文字と共に、開口部８ａを有するフォトレジストパターン８をＰウェル５に隣接して形成する。
【００１３】
（Ｎウェル形成工程）
図４に示すように、フォトレジストパターン８の上方から、開口部８ａから露出したＳｉ基板１中にＰ（リン）イオンを注入して、Ｎウェル９を形成する。
この後、フォトレジストパターン８を除去する。
【００１４】
（Ｓｉ窒化膜形成工程）
次に、Ｓｉ基板１上にＳｉ窒化膜を形成し、このＳｉ窒化膜上に図示しないフォトレジストを塗布する。次に、図５に示すように、前記フォトレジストの上方に図示しないＳｉ窒化膜用のフォトマスクを載置し、フォトリソグラフィ法により、前記フォトマスク上から露光して、フォトレジストパターンを形成した後、エッチングを行って、Ｓｉ窒化膜パターン１０を形成する。
【００１５】
以下の工程においても、端部に各工程を示す識別パターンが形成されているフォトマスクを用い、露光の際、前記識別パターン及びその各工程における本体パターンを露光して、各工程で形成されるフォトレジスト上に前記した各工程を示す識別パターンが各工程における本体パターンと同時に形成されることは同様である。ここで、本体パターンとは、フォトマスク３の場合には、Ｐウェルパターン３ａであり、フォトマスク７の場合には、Ｎウェルパターン７ａである。
【００１６】
（Ｎチャンネルフィールドトランジスタしきい値電圧調整フォトレジストパターンニング工程）
図６に示すように、Ｓｉ窒化膜パターン１０が形成されたＳｉ基板１上にフォトレジスト１１を塗布した後、このフォトレジスト１１の上方にＮチャンネルフィールドトランジスタしきい値電圧調整用のフォトマスクとして、（Ｐウェルフォトレジストパターンニング工程）で用いたものと同じフォトマスク３を載置し、フォトリソグラフィ法により、フォトマスク３の上方から露光する。この際、フォトマスク３の端部に形成されている識別パターンの中の「ＮＦＶ」と図示しないＮチャンネルフィールドトランジスタしきい値電圧調整パターンだけを露光及び現像を行って、フォトレジスト１１上に（Ｎチャンネルフィールドトランジスタしきい値電圧調整フォトレジストパターンニング工程）を示す識別パターン「ＮＦＶ」を前記Ｎチャンネルフィールドトランジスタしきい値電圧調整パターンと同時に形成して、（Ｎチャンネルフィールドトランジスタしきい値電圧調整フォトレジストパターンニング工程）を示す識別文字と共に、Ｐウェル５上に開口部１２ａを有するフォトレジストパターン１２を得る。
【００１７】
（Ｎチャンネルフィールドトランジスタしきい値電圧調整不純物注入工程）
次に、図７に示すように、フォトレジストパターン１２の上方から、フォトレジストパターン１２及びＳｉ窒化膜パターン１０に覆われた以外のＰウェル５にＰイオンを注入して、Ｎチャンネルフィールド１３を形成する。
【００１８】
（Ｐチャンネルフィールドトランジスタしきい値電圧調整不純物注入工程）
次に、図８に示すように、（Ｎチャンネルフィールドトランジスタしきい値電圧調整フォトレジストパターンニング工程）及び（Ｎチャンネルフィールドトランジスタしきい値電圧調整不純物注入工程）と同様な工程を行って、Ｐイオンを注入する代わりにフォトレジストパターン１２及びＳｉ窒化膜パターン１０に覆われた以外のＮウェル９にＢイオンを注入して、Ｐチャンネルフィールド１４を形成する。
この後、フォトレジストパターン１２を除去する。
【００１９】
（フィールド酸化膜形成工程）
次に、図９に示すように、Ｐ及びＢが注入されたＳｉ基板１を温度１０００℃前後で酸化処理を行った後、Ｓｉ窒化膜パターン１０を除去して、フィールド酸化膜１５を形成する。
【００２０】
（Ｎチャンネルトランジスタしきい値電圧調整フォトレジストパターンニング工程）
次に、図１０に示すように、フィールド酸化膜１５及びＳｉ基板１上にフォトレジスト１６を塗布した後、（Ｐウェルフォトレジストパターンニング工程）で用いたものと同じフォトマスク３を載置して、フォトリソグラフィ法により、（Ｎチャンネルトランジスタしきい値電圧調整フォトレジストパターンニング工程）を示す識別文字と共に開口部１７ａを有するフォトレジストパターン１７を得る。
【００２１】
（Ｎチャンネルトランジスタしきい値電圧調整不純物注入工程）
次に、図１１に示すように、（Ｐウェル形成工程）と同様にして、フォトレジストパターン１７の上方から、開口部１７ａから露出したＰウェル５中にＰイオンを注入して、Ｎチャンネル１８を形成する。
この後、フォトレジストパターン１７を除去する。
【００２２】
（Ｐチャンネルトランジスタしきい値電圧調整不純物注入工程）
次に、図１２に示すように、（Ｐチャンネルトランジスタしきい値電圧調整フォトレジストパターンニング工程）と同様にして、Ｎウェル９上に開口部１７ａを有するフォトレジストパターン１７を形成する。
そして、開口部１７ａから露出したＮウェル９にＢイオンを注入して、Ｐチャンネル１９を形成する。
この後、フォトレジストパターン１７を除去する。
【００２３】
（ゲート酸化膜及びゲート電極形成工程）
次に、図１３に示すように、Ｓｉ基板１のＰ及びＮウェル５、９上にゲート酸化膜２０を形成し、このゲート酸化膜２０の上にゲート電極２１を形成する。更に、ゲート電極２１をマスクとして、Ｐウェル５にＡｓイオンを注入し、Ｎウェル９にＢイオンを注入して、ドレイン２２、２３及びソース２４、２５を形成して、ＭＯＳトランジスタ２６、２７を形成する。
【００２４】
（層間絶縁膜及び金属配線層形成工程）
次に、図１４に示すように、ＭＯＳトランジスタ２６、２７及びフィールド酸化膜１５上に層間絶縁膜を形成した後、フォトリソグラフィ法及びエッチング法により、ＭＯＳトランジスタ２６、２７のゲート酸化膜２０上に開口部２８ａを有する層間絶縁膜パターン２８を形成する。この後、金属配線層を層間絶縁層パターン２８上に形成した後、前記と同様に、フォトリソグラフィ法及びエッチング法により、層間絶縁膜パターン２８の開口部２８ａにＭＯＳトランジスタ２６、２７と接続する金属配線層パターン２９を形成する。
こうして、半導体集積回路を作製する。
【００２５】
以上のように、本発明の実施形態によれば、Ｓｉ基板１に形成された各フォトレジストパターン４、８の中の識別パターン３ｂ、７ｂを見るだけで工程中のどの工程を実施しているかがわかるので、不慣れな作業者でも容易に現在の工程を確実に把握でき、次にどの工程に進むかがわかる。
このため、工程ミスが低下する。この識別パターンをパターン認識装置により自動読取り装置により行えば、より迅速に行うことができる。
【００２６】
更に、本発明の実施形態の代りに、予め基板上に各工程を識別できる識別マークを形成した後、この基板上にフォトレジストを塗布し、フォトリソフラフィ法により、所定の工程で用いられる本体パターンとこの本体パターンが用いられる工程に対応した識別マークを露出させるか、又は覆うマークパターンとからなるフォトレジストパターンから本体パターンが用いられる工程を判断することもできる。
【００２７】
このことについて、本発明の実施形態の変形例として図１５及び図１６を用いて説明する。
図１５は、本発明の実施形態の変形例における基板へのマーク形成工程を示す断面図である。図１６は、本発明の実施形態の変形例における識別マーク形成工程を示す断面図である。
本発明の実施形態と同一構成には同一符号を付し、その説明を省略する。
本発明の実施形態の変形例は、上記した（Ｐウェルフォトレジストパターンニング工程）〜（層間絶縁膜及び金属配線層形成工程）を行うに際し、フォトマスクとしては、上記したフォトマスク３、７の端部に識別パターンが形成されていないものを用いるものであり、また（Ｐウェルフォトレジストパターンニング工程）に先立ち、（基板へのマーク形成工程）及び（識別マーク形成工程）の２工程を追加して行うものであり、それ以外は本発明の実施形態と同様である。
【００２８】
（基板へのマーク形成工程）
まず、図１５（Ａ）に示すように、Ｓｉ基板１上にフォトレジスト３０を塗布した後、このフォトレジスト３０の上方にフォトマスク３１を載置し、フォトリソグラフィ法により、フォトマスク３１の上方から露光する。
【００２９】
この際、フォトマスク３１は、中央部にはパターンが形成されず、端部にのみ半導体集積回路の製造方法で用いられる全ての工程を識別する識別パターンが形成されているものである。ここでは、一例として、図１５（Ｂ）に示すように、フォトマスク３１の端部に、半導体集積回路の製造方法で用いられる一部の工程を識別する識別パターン３１ｂが形成されている場合を示している。
図１（Ｂ）で説明したと同様に、図１５（Ｂ）中、識別パターン３１ｂの「ＰＷＬ」は、（Ｐウェルフォトレジストパターンニング工程）で用いることを示し、「ＮＷＬ」は、（Ｎウェルフォトレジストパターンニング工程）で用いることを示し、「ＮＦＶ」は、（Ｎチャンネルフィールドトランジスタしきい値電圧調整フォトレジストパターンニング工程）で用いることを示している。
【００３０】
そして、図示しない露光装置をブラインド設定することにより、フォトマスク３１の端部に形成されている識別パターン３１ｂ全体の露光及び現像を行い、フォトレジスト３０上に識別パターン３１ｂのフォトレジストパターン３２を形成する。
【００３１】
（識別マーク形成工程）
次に、図１６に示すように、フォトレジストパターン３２で覆われた以外をエッチングして、Ｓｉ基板１上に識別パターン３１ｂに対応した識別マーク３３を形成する。この後、フォトレジストパターン３２を除去する。
【００３２】
次に、上記した半導体集積回路の製造方法における（Ｐウェルフォトレジストパターンニング工程）〜（層間絶縁膜及び金属配線層形成工程）の各工程で用いたフォトマスク３、７の端部に識別パターン３ｂ、７ｂが形成されずに中央部に各工程で用いられる本体パターンのみが形成されているフォトマスクを用いて行う。
そして、図示しない露光装置をブラインド設定することにより、各工程で用いられる本体パターンと共にこの本体パターンが用いられる工程に対応した識別マーク３３部分を選択的に露光するか、又は本体パターンが形成されない工程に対応した識別マーク３３部分以外を選択的に露光するかした後、現像を行って、Ｓｉ基板１上に本体パターンのフォトレジストパターンと前記本体パターンが用いられる工程に対応した識別マーク３３が露出するか又は覆うマークパターンのフォトレジストパターンとからなるフォトレジストパターンを形成する。そして、このマークパターンのフォトレジストパターンにより前記本体パターンが用いられる工程を判断する。以下、前記したと同様な工程を経て半導体集積回路を作製する。
本発明の実施形態の変形例においても、本発明の実施形態と同様な効果が得られる。
なお、上記の説明で用いた本体パターンは、具体的にはＰウェルパターン３ａ、Ｎウェルパターン７ａである。
【００３３】
【発明の効果】
以上詳細に説明してきて明らかなように、本発明によれば、フォトレジストパターンの識別パターンを見るだけで工程中のどの工程を実施しているかがわかるので、次にどの工程に進むかを判断することができる。このため、不慣れな作業者による工程ミスが低下する。
【図面の簡単な説明】
【図１】本発明の半導体集積回路の製造方法に係るＰウェルフォトレジストパターンニング工程を示し、（Ａ）はその断面図であり、（Ｂ）はその際用いられるフォトマスクの平面図である。
【図２】Ｐウェル形成工程を示す断面図である。
【図３】Ｎウェルフォトレジストパターンニング工程を示し、（Ａ）はその断面図であり、（Ｂ）はその際用いられるフォトマスクの平面図である。
【図４】Ｎウェル形成工程を示す断面図である。
【図５】Ｓｉ窒化膜形成工程を示す断面図である。
【図６】Ｎチャンネルフィールドトランジスタしきい値電圧調整フォトレジストパターンニング工程を示す断面図である。
【図７】Ｎチャンネルフィールドトランジスタしきい値電圧調整不純物注入工程を示す断面図である。
【図８】Ｐチャンネルフィールドトランジスタしきい値電圧調整不純物注入工程を示す断面図である。
【図９】フィールド酸化膜形成工程を示す図である。
【図１０】Ｎチャンネルトランジスタしきい値電圧調整フォトレジストパターンニング形成工程を示す断面図である。
【図１１】Ｎチャンネルトランジスタしきい値電圧調整不純物注入工程を示す断面図である。
【図１２】Ｐチャンネルトランジスタしきい値電圧調整不純物注入工程を示す断面図である。
【図１３】ゲート酸化膜及びゲート電極形成工程を示す断面図である。
【図１４】層間絶縁膜及び金属配線層形成工程を示す断面図である。
【図１５】マーク形成工程を示す断面図である。
【図１６】識別マーク形成工程を示す断面図である。
【符号の説明】
１…Ｓｉ基板、２、６、１１、１６、３０…フォトレジスト、３ａ…Ｐウェルパターン（本体パターン）、４ａ、８ａ、１２ａ、１７ａ、１９ａ…開口部、３ｂ、７ｂ…識別パターン、３、７、１３、３１…フォトマスク、４、８、１２、１７、３２…フォトレジストパターン、５…Ｐウェル、７ａ…Ｎウェルパターン（本体パターン）、９…Ｎウェル、１０…Ｓｉ窒化膜パターン、１３…Ｎチャンネルフィールド、１４…Ｐチャンネルフィールド、１５…フィールド酸化膜、１８…Ｎチャンネル、１９…Ｐチャンネル、２０…ゲート酸化膜、２１…ゲート電極、２２、２３…ドレイン、２４、２５…ソース、２６、２７…ＭＯＳトランジスタ、２８…層間絶縁膜パターン、２９…金属配線層パターン、３３…識別マーク
【図１】
2004047919.tif 000003
【図２】
2004047919.tif 000004
【図３】
2004047919.tif 000005
【図４】
2004047919.tif 000006
【図５】
2004047919.tif 000007
【図６】
2004047919.tif 000008
【図７】
2004047919.tif 000009
【図８】
2004047919.tif 000010
【図９】
2004047919.tif 000011
【図１０】
2004047919.tif 000012
【図１１】
2004047919.tif 000013
【図１２】
2004047919.tif 000014
【図１３】
2004047919.tif 000015
【図１４】
2004047919.tif 000016
【図１５】
2004047919.tif 000017
【図１６】
2004047919.tif 000018