(57)【要約】【課題】ジッタ低減するために、新たな専用回路や部品を追加する事のない小型化され低コスト化が図られ、簡易にジッタを低減できる発振回路を得ることにある。【解決手段】発振回路は、ＥＣＬラインレシーバーにより構成される差動増幅器２１〜２３と、スイッチ回路３と、入力信号の移相量を調整する電圧制御型移相回路４ａと、所定の共振周波数を有するＳＡＷ共振子５と、インピーダンス回路（Ｚｄ）６とから構成される。少なくとも、発振用差動増幅器２１，外部からエミッタ終端抵抗Ｒ１，Ｒ２により出力端子Ｑ１，Ｑ２が終端された帰還バッファ用差動増幅器２３，電圧制御型移相回路４ａ，ＳＡＷ共振子５とにより正帰還発振ループが形成されている。【選択図】　　図１
2004040509.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数で発振する発振回路において、
所定のドライブレベルで発振するＳＡＷ共振子と、
前記ＳＡＷ共振子からの発振信号を入力し、増幅して出力する増幅器と、
前記増幅器が備える出力端子からの出力信号を入力し、前記出力信号の位相を所定の移相量に調整し前記ＳＡＷ共振子に出力する移相回路と
により正帰還発振ループを構成し、
さらに、前記出力端子と接地との間に設けられ、前記出力端子に流れる出力電流を規定する電流可変手段を備え、
前記電流可変手段を可変して前記出力端子に流れる出力電流を増減させることにより前記ＳＡＷ共振子に電流を供給し前記ドライブレベルを増減させる
ことを特徴とする発振回路。
【請求項２】
前記電流可変手段は抵抗素子である
ことを特徴とする請求項１に記載の発振回路。
【請求項３】
前記増幅器は、
反転出力端子及び非反転出力端子を有し、前記反転出力端子及び前記非反転出力端子のうちいずれか一方が前記正帰還発振ループの出力端として機能する差動増幅器である
ことを特徴とする請求項１に記載の発振回路。
【請求項４】
前記差動増幅器はＥＣＬラインレシーバを用いた差動増幅回路である
ことを特徴とする請求項３に記載の発振回路。
【請求項５】
請求項１乃至請求項４のいずれか１項に記載の発振回路を備
える
ことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波発振動作を行い、部品や専用回路の追加を伴うことなく簡易にジッタが低減できる発振回路及びこの発振回路を用いた電子機器に関する。
【０００２】
【従来の技術】
携帯電話などの通信機器では、発振器からのクロック信号に基づいて通信データの送受信が行われる。そして、通信ネットワークのブロードバンド化が進み、市場の要求が４００ＭＨｚを超えた高周波帯におけるデータの送受信が行われるようになっている。近年の通信機器を始めとする電子機器においては、通信速度の高速化の要請から高周波発振回路に対して、▲１▼高周波帯域で安定して発振すること（周波数安定度が高いこと）、▲２▼通信機器の実用温度範囲において安定して発振すること（温度補償されていること）、さらに、▲３▼発振回路から出力されるクロック信号のジッタを軽減することが望まれている。
【０００３】
特に、近年、急成長を見せているギガビット帯を使用したイーサネット（登録商標）やファイバーチャンネル等の高速ネットワーク市場において、高周波発振回路のジッタに起因する通信エラーの発生を防止するため、極めてジッタの少ない高周波発振回路が要求されている。
【０００４】
高周波発振回路としては、ＡＴ振動子とＰＬＬ回路を組み合わせる回路やＳＡＷ共振子を用いた回路がある。ＳＡＷ共振子は、弾性体の表面付近にエネルギーが集中して伝播する性質を利用した共振子である。ＳＡＷ共振子は、圧電基板上にすだれ状の励振電極と梯子状の反射器を配置し、励振電極で励振された表面波を反射器で反射させることで定在波を発生させ、共振子として機能するものである。ＳＡＷ共振子の共振周波数は数１００ＭＨｚ〜数ＧＨｚであり、高周波発振回路に用いられる。
【０００５】
【発明が解決しようとする課題】
図７は、数ＭＨｚ〜数１０ＭＨｚの帯域で安定して共振する特性を有するＡＴ振動子の信号をＰＬＬ回路で逓倍し、高周波信号を得る高周波発振回路のブロック図である。図７に示す高周波発振回路１Ｃは、ＡＴ振動子を使用した１９．４４ＭＨｚで発振する発振回路７１からの出力信号Ｓ１と分周回路７５で分周された帰還ループ用出力信号とを比較し、比較結果に基づいた位相差信号を生成する位相比較部７２と、位相差信号を平滑化し制御電圧Ｖｃｆとして出力するループフィルタ７３と、制御電圧Ｖｃｆに応じて出力信号の周波数が変化する電圧制御型発振回路（ＶＣＯ）７４とから構成される。電圧制御型発振回路（ＶＣＯ）７４から出力され逓倍化された高周波信号は、一つは、波形整形されてバッファ回路７６から６２２．０８ＭＨｚのクロック信号Ｆ１として出力され、他方は、分周回路７５に入力し分周されて、周波数が１９．４４ＭＨｚの帰還ループ信号として出力される。
【０００６】
上記の高周波発振回路１Ｃは、１９．４４ＭＨｚで発振する発振回路７１からの出力信号Ｓ１に基づいて、電圧制御型発振回路（ＶＣＯ）７４により６２２．０８ＭＨｚのクロック信号Ｆ１を生成している。そして、電圧制御型発振回路（ＶＣＯ）７４の発振周波数が電源ノイズ等により変動するとクロック信号Ｆ１の位相も変動してしまうため、いわゆるジッタが発生しやすい。特に、複数のＣＭＯＳインバータをリング状に接続してなるリングオッシレータにより構成されていると、電源ノイズ等に起因してジッタが発生し大きくなるという課題があった。
【０００７】
又、近年の市場からは、ジッタを低減するために新たな部品や専用回路を追加することなく高周波発振回路の小型化、低価格化も要請されている。
【０００８】
本発明は、上記のような課題を解決するためになされたもので、本発明の目的は、所望の高周波数を得るためにＰＬＬ回路のような逓倍回路や部品を追加する事のない小型化され低コスト化が図られ、かつ簡易にジッタを低減できる発振回路を得ることにある。
【０００９】
また、本発明の目的は、上記したような低ジッタ化が図られた発振回路を用いた電子機器、例えば光ネットワーク用通信機器を得ることにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の発振回路は、所定の周波数で発振する発振回路において、
所定のドライブレベルで発振するＳＡＷ共振子と、前記ＳＡＷ共振子からの発振信号を入力し、増幅して出力する増幅器と、前記増幅器が備える出力端子からの出力信号を入力し、前記出力信号の位相を所定の移相量に調整し前記ＳＡＷ共振子に出力する移相回路と、により正帰還発振ループを構成し、さらに、前記出力端子と接地との間に設けられ、前記出力端子に流れる出力電流を規定する電流可変手段を備え、前記電流可変手段を可変して前記出力端子に流れる出力電流を増減させることにより前記ＳＡＷ共振子に電流を供給し前記ドライブレベルを増減させることを特徴とする。
【００１１】
上記構成によれば、所定のドライブレベルで発振するＳＡＷ共振子と、ＳＡＷ共振子からの発振信号を増幅して出力する増幅器と、出力端子からの出力信号の位相を所定の移相値に調整し前記ＳＡＷ共振子に出力する移相回路と、又、増幅器が備える出力端子とグランド（接地）との間に電流可変手段を設けて、電流可変手段に流れる電流を増減させてＳＡＷ共振子のドライブレベルを増減させる。即ち、ＳＡＷ共振子のドライブレベルを増加させることにより、ＳＡＷ共振子からの信号の振幅がこれに重畳するノイズに比べて相対的に大きくなる。言い換えるとＳＮ比が大きくとれるので、ＳＡＷ共振子からの信号に重畳されたノイズに起因するジッタを低減できるという効果を有する。
【００１２】
請求項２に記載の発振回路は請求項１の構成において、前記電流可変手段は、抵抗素子であることを特徴とする。
【００１３】
上記構成によれば、正帰還発振ループの出力端として機能する出力端子に電流可変手段として抵抗素子を接続し、この抵抗素子という発振回路の基本的な構成要素を利用することにより、部品や専用回路を追加することなく、簡易にＳＡＷ共振子のドライブレベルを増減させることができるという効果を有する。
【００１４】
請求項３に記載の発振回路は請求項１の構成において、前記増幅器は、反転出力端子及び非反転出力端子を有し、前記反転出力端子及び前記非反転出力端子のうちいずれか一方が前記正帰還発振ループの出力端として機能する差動増幅器であることを特徴とする。
【００１５】
上記構成によれば、ここに使用される差動増幅器は反転出力端子及び非反転出力端子を有しているので、いずれかの出力端子を選択して正帰還ループの出力端として機能させることができるという効果を有する。
【００１６】
請求項４に記載の発振回路は請求項３の構成において、前記差動増幅器は、ＥＣＬラインレシーバーを用いた差動増幅器を備えることを特徴とする。
【００１７】
上記構成によれば、上記ＥＣＬラインレシーバを使用した差動増幅器は低消費電力かつ高周波発振回路のような高速で動作する必要がある回路に用いることができる。又、出力段における出力端、例えば、そのＥＣＬラインレシーバのようにトランジスタのエミッタが開放されているので、エミッタ端子とグランド（接地）との間にＳＡＷ共振子のドライブレベルを増減させることが可能な抵抗素子（電流可変手段）を設けることができるという効果を有する。
【００１８】
請求項５に記載の電子機器は請求項１乃至請求項４の構成において、それらのいずれかに記載した発振回路を備えたことを特徴とする。
【００１９】
上記構成によれば、電子機器、例えば、光インタフェース用モジュールに本発明に係るジッタが低減され安定化された発振回路を搭載する場合において、送受信データとクロック信号間におけるタイミングマージンが確保されるので、誤動作することなく光ネットワークを介して安定したデータの送受信を行うことができるという効果を有する。併せて、部品や専用回路の追加を抑制した発振回路を用いているので、小型化、低価格化が図られた光インターフェースモジュールを提供することができるという効果を有する。
【００２０】
【発明の実施の形態】
（１）第１の実施形態
（１−１）　第１の実施形態の構成
図１は、本発明の第１の実施形態による発振回路１Ａの構成を示すブロック図である。
【００２１】
発振回路１Ａは、発振用差動増幅器２１，出力用差動増幅器２２、帰還バッファ用差動増幅器２３をそれぞれ内蔵するＩＣチップ２ａと、スイッチ回路３と、外部からの制御電圧Ｖｃに基づいて移相量を調整する電圧制御型移相回路４ａと、所定の共振周波数を有するＳＡＷ共振子５と、インピーダンス回路（Ｚｄ）６とから構成される。そして、外部から基準バイアス電圧ＶＢＢが発振用差動増幅器２１の反転入力端子Ｄ２に供給され、少なくとも、発振用差動増幅器２１，帰還バッファ用差動増幅器２３，電圧制御型移相回路４ａ，ＳＡＷ共振子５とにより正帰還発振ループが形成される。尚、本実施例では、スイッチ回路３も正帰還発振ループを形成する。
【００２２】
又、前述した３つの差動増幅器２１〜２３は、ＥＣＬラインレシーバ（Ｅｍｉｔｔｅｒ−Ｃｏｕｐｌｅｄ　Ｌｏｇｉｃ：エミッタ結合論理）を用いた差動増幅回路である。
【００２３】
発振用差動増幅器２１では、ＳＡＷ共振子５を通過する所望の周波数ｆ０の信号が発振用差動増幅器２１の非反転入力端子Ｄ１に入力される。そして、相互の位相差が１８０度の出力信号が、非反転出力端子Ｑ＋と反転出力端子Ｑ−から出力される。
【００２４】
出力用差動増幅器２２は、発振用差動増幅器２１からの出力信号を波形整形し所望の周波数、例えば６４４ＭＨｚのクロック信号Ｆとして出力する。
【００２５】
帰還バッファ用差動増幅器２３はバッファ機能を有する差動増幅器であり、その出力は出力端子Ｑ１，Ｑ２に出力される。そして、それぞれの出力端子Ｑ１，Ｑ２にエミッタ終端抵抗（電流可変手段）Ｒ１，Ｒ２がＩＣチップ２ａの外付け用として接続されている。
【００２６】
尚、説明上、エミッタ終端抵抗Ｒ１，Ｒ２は固定抵抗を実施例として説明するが、図２（ａ）に示す可変できる抵抗器としてレーザートリミング抵抗器ＶＲ１や（ｂ）に示す可変抵抗器ＶＲ２であってもよい。ここで、エミッタ終端抵抗Ｒ１，Ｒ２のそれぞれの抵抗値を増減させることにより、ジッタが低減できる理由については、（１−２）第１の実施形態の動作で説明する。
【００２７】
電圧制御型移相回路４ａは、外部からの制御電圧Ｖｃに基づいて発振回路１Ａの位相条件を満足させるため、帰還バッファ用差動増幅器２３からの出力信号ＳＱ１又はＳＱ２を所定の移相量に調整する。
【００２８】
スイッチ回路３は、帰還バッファ用差動増幅器２３から出力される信号ＳＱ１又はＳＱ２のいずれかの信号から、電圧制御型移相回路４ａで調整すべき移相量がより小さくなる信号を選択するため、端子Ｔ１又はＴ２のいずれかと接続される。いずれの端子が選択されるかは、ＳＡＷ共振子の周波数と回路部品及びこれを接続する配線パターンの構成によって決まる。
【００２９】
電圧制御型移相回路４ａを用いることによって、異なる所望の共振周波数を有する複数のＳＡＷ共振子についてほぼ同一の回路パターンが使用でき、設計上の簡略化が可能となる。
【００３０】
尚、ＳＡＷ共振子５の周波数や回路構成及びその部品点数がそれぞれ固定しているような場合においては、電圧制御型移相回路４ａを省略して、帰還バッファ用差動増幅器２３から出力される信号ＳＱ１又はＳＱ２のうち、任意の信号について正帰還発振ループを構成するようにしてもよい。又、外部からの制御電圧により発振周波数が可変できる電圧制御型移相回路４ａではなく、外部から制御するための制御用端子を持たない移相回路であってもよい。
【００３１】
インピーダンス回路（Ｚｄ）６は、発振用差動増幅器２１の反転及び非反転入力端子間に電位差が生じるように、発振用差動増幅器２１の非反転及び反転のそれぞれの入力端子間に接続される。
【００３２】
（１−２）　第１の実施形態の動作
ここで、本発明の第１の実施形態に係る動作について説明する。動作を説明するに当たり、最初に本発明の第１の実施形態に係る原理について説明する。
【００３３】
本発明の第１の実施形態は、図１に示す発振回路１Ａのジッタの増減を図るため、帰還バッファ用差動増幅器２３の出力端子Ｑ１，Ｑ２のそれぞれに接続したエミッタ終端抵抗Ｒ１，Ｒ２のいずれかを利用するというものである。
【００３４】
出力端子Ｑ２に接続されているエミッタ終端抵抗Ｒ２の抵抗値を増減させてエミッタ電流を増減させると、電圧制御型移相回路４ａを介して接続されるＳＡＷ共振子５に供給される電流も増減する。即ち、ＳＡＷ共振子５を共振させるために供給される必要な電力、いわゆるドライブレベルを増減させることにより、発振回路１Ａのジッタの増減を図るというものである。
【００３５】
そして、ＳＡＷ共振子を用いた場合、ドライブレベルを容易に増減させることができる理由は以下の通りである。
【００３６】
図１に示したＳＡＷ共振子５を図示しないＡＴ振動子に置き換えた場合には、主振動以外に副振動が励起されて所定の共振点以外にも数多く共振点が存在するためスプリアスやノイズが発生しやすい。一方、ＳＡＷ共振子５の場合は、振動エネルギーがＳＡＷ共振子表面に局在し副振動と結合しにくく、反射器で振動エネルギーを閉じ込める。従って、所定の周波数以外には共振点は存在しないという大きな利点を有する。前述したように、ＡＴ振動子は、主振動以外に不要な振動が多く存在するためドライブレベルを上げることは難しく、むしろ、ドライブレベルを下げて設計することが一般的である。しかしながら、ＳＡＷ共振子５の場合は、主振動以外に不要な振動が存在しないこと、そして、ドライブレベルの大きさによりＳＡＷ共振子自身の等価抵抗値が変化することがないので、ＳＡＷ共振子５に供給する電流を増加させることができ容易に高ドライブレベルで動作させることができる。
【００３７】
次に、エミッタ終端抵抗Ｒ２の抵抗値を増減させＳＡＷ共振子５を高ドライブで発振させたとき、図１の発振回路１Ａのジッタを低減できる理由について、図３に示すＥＣＬラインレシーバの動作に基づいて説明する。
【００３８】
ＥＣＬラインレシーバは、非反転入力端子ＩＮ＋及び反転入力端子ＩＮ−に入力された信号の電圧差に応じて所定の位相差を有する出力信号を非反転出力端子ＯＵＴ＋及び反転出力端子ＯＵＴ−のそれぞれに出力する回路形式である。
【００３９】
図３に示すように、出力段のトランジスタＴｒ３，Ｔｒ４のエミッタ端子である非反転出力端子ＯＵＴ＋及び反転出力端子ＯＵＴ−のそれぞれに、前述した外付け用のエミッタ終端抵抗Ｒ１，Ｒ２のそれぞれの一端を接続し、他端は接地される。
【００４０】
反転出力端子ＯＵＴ−に接続されたエミッタ終端抵抗Ｒ２の抵抗値を小さくすると、エミッタフォロア型のトランジスタＴｒ３のエミッタ電圧、つまり、反転出力端子ＯＵＴ−端子の電圧は一定であるので、トランジスタＴｒ３に流れるエミッタ電流（出力電流）Ｉｅ２が増加する。エミッタ電流Ｉｅ２が増えると、反転出力端子ＯＵＴ−にエミッタ終端抵抗Ｒ２と並列に接続された電圧制御型移相回路４ａを介してＳＡＷ共振子５に流れる電流Ｉｓも増えることになる。即ち、エミッタ電流Ｉｅ２が増えると、ＳＡＷ共振子５に流れる電流Ｉｓも増えてＳＡＷ共振子５を高ドライブ動作させることができる。そして、高ドライブ動作によりＳＡＷ共振子５で得られる信号の振幅がこの信号に重畳するノイズより相対的に大きくなってＳＮ比が大きくとれる。ＳＮ比が大きくとれる結果、ＳＡＷ共振子５で得られる信号に重畳するノイズに起因するジッタが軽減されることになる。
【００４１】
逆に、エミッタ終端抵抗Ｒ２の抵抗値を大きくした場合はエミッタ電流Ｉｅ２が減少し、ＳＡＷ共振子５は低ドライブ動作となってＳＮ比が小さくなる結果、ＳＡＷ共振子５で得られる信号に重畳するノイズに起因するジッタが増加することになる。
【００４２】
尚、もう一方のエミッタ終端抵抗Ｒ１の抵抗値は、通常、エミッタ終端抵抗Ｒ２と同一の抵抗値のものが使用される。
【００４３】
（１−３）　第１の実施形態から得られる効果
次に、本発明の第１の実施形態から得られる効果について説明する。
【００４４】
図４は、本発明の第１の実施形態によるＳＡＷ共振子５を使用した発振回路１Ａにおいて、ＳＡＷ共振子５が接続される側のエミッタ終端抵抗Ｒ２を可変させたときのジッタの測定値をプロットしたグラフである。即ち、１サイクルの周期を複数回測定したときの最大となる周期と最小となる周期との差（ＰＫ−ＰＫ）で表わしたグラフである。ジッタの測定を行ったときの発振周波数は６４４ＭＨｚである。
【００４５】
図４に示した測定結果から、エミッタ終端抵抗Ｒ２を小さくすることによるエミッタ電流の増加がＳＡＷ共振子５のドライブレベルを増加させ、ＳＡＷ共振子５で得られる信号の振幅がこの信号に重畳するノイズより相対的に大きくなって、そのノイズに起因するジッタが軽減されることが判る。
【００４６】
半面、エミッタ終端抵抗Ｒ２の抵抗値を小さくすると発振回路１Ａの消費電流が増加することになるので、ジッタに対する規格値（仕様）と消費電流の両者を考慮して、エミッタ終端抵抗Ｒ２の抵抗値を決定することが好ましい。
【００４７】
ＳＡＷ共振子５のドライブレベルを上げるに際し、図３に示すように、ラインレシーバで構成する帰還バッファ用増幅器２３の出力段のエミッタ終端抵抗Ｒ１，Ｒ２はトランジスタＴｒ３及びＴｒ４を終端するための終端抵抗である。又、エミッタ終端抵抗Ｒ２の抵抗値を変えてエッミタ電流Ｉｅ２を増減させることで、出力端子ＯＵＴ−に電圧制御型位相回路４ａを介して流れる電流Ｉｓも併せて増減させることができる。エミッタ終端抵抗は、ＳＡＷ共振子５のドライブレベルを増減させるために新たな部品や専用回路を追加したものではなく、エミッタ終端抵抗という基本的な回路構成を利用することで簡易にドライブレベルの増減を図ることができるとともに、コストの増加や発振回路の大型化を抑制できるという効果が得られる。
【００４８】
又、エミッタ終端抵抗Ｒ１，Ｒ２はＩＣチップ２ａの外付け用抵抗であるので、ジッタの規格値が異なってもエミッタ終端抵抗の抵抗値の増減、即ち、その抵抗値を変更させるだけでよく、ＩＣチップ２ａを変更する必要がないという効果が得られる。ＩＣチップ２ａの変更は、発振回路用のＩＣを開発するための新たな開発工数やＩＣを製造するための製造工数を発生させるが、外付用のエミッタ終端抵抗Ｒ１，Ｒ２の変更はＩＣの開発工数や製造工数をなくすという効果も含まれる。
【００４９】
又、帰還バッファ用差動増幅回路２３の出力端子Ｑ２に接続して終端するエミッタ終端抵抗、即ち、電流可変手段として、例えば、固定抵抗器やレーザートリミング抵抗器，可変抵抗器等、個別の非常に小さな抵抗器である受動素子をＩＣチップ２ａの外付け用として使用している。従って、発振回路をディスクリート部品で構成した場合、可変抵抗器等の実装面積の増加はわずか１．５ｍｍ２以下であり、実質的には実装面積を増加させることなく、ＳＡＷ共振子のドライブレベルを増減できるという効果が得られる。
【００５０】
又、本発明に係る第１の実施形態について、発振用差動増幅器２１の出力部に帰還バッファ用差動増幅器２３を接続した実施例で説明したが、帰還バッファ用の差動増幅器２３を省略して、同じくＥＣＬラインレシーバを用いた発振用差動増幅器２１の出力端子にエミッタ終端抵抗Ｒ１，Ｒ２を接続し構成しても、上記したと同様の効果を得ることができる。
【００５１】
尚、帰還バッファ用の差動増幅器２３を省略する場合（但し、発振回路１Ａをすべてディスクリート部品で構成した場合）は部品点数の削減ができるが、正帰還発振ループの出力側に影響を与えることになる。一方、帰還バッファ用差動増幅器２３を設ける場合は部品点数の削減にはならないが、正帰還発振ループの出力側に与える影響を軽減することができる。
【００５２】
（２）第２の実施形態
上記した各実施形態に係る発振回路１Ａを通信機器に搭載させてもよい。
【００５３】
図５は、本発明に係る発振回路を用いた光インターフェースモジュール５０の概要を示す構成図である。光インターフェースモジュール５０は、光ネットワークを介したデータ送受信などを実行するために、光信号と電気信号との信号変換を行う。例えば、１０．３１２５Ｇｂｉｔの光信号と、３．１２５Ｇｂｉｔ電気信号（４系統）との信号変換を行う。電気／光変換部５６は、Ｐ／Ｓ（パラレル／シリアル）変換部５４から出力された電気信号を光信号に変換し、光ネットワーク側に出力する。光／電気変換部５７は、光ネットワーク側から出力された光信号を電気信号に変換しＳ／Ｐ（シリアル／パラレル）変換部５５に出力する。
【００５４】
発振回路１０１、１０２は、本発明に係る発振回路１Ａであり、ジッタが極めて低減され安定化された一定周波数のクロック信号を出力する。そして、出力されたクロック信号を基準信号として、ビット符号変換部５３を介して接続された３．２１５ＧｂｉｔのＳ／Ｐ変換部５１およびＰ／Ｓ変換回路５２、１０．３１２５ＧｂｉｔのＰ／Ｓ変換部５４およびＳ／Ｐ変換部５５の各部に用いられる。
【００５５】
以上説明したように、本発明に係るジッタが極めて低減され安定化された発振回路１Ａを使用し、送受信データと発振回路１Ａから出力されたクロック信号間におけるタイミングマージンが確保されるので、誤動作することなく光ネットワークを介して安定したデータ送受信を行うことができるという効果が得られる。
【００５６】
又、部品や専用回路の追加を抑制した発振回路を用いているので、小型化、低価格化が図られた光インターフェースモジュール５０を提供することができるという効果が得られる。
【００５７】
又、動画像のような大量のデータが伝送できる１０ギガビットの高速ネットワークシステムにおいて安定した動作を容易に確保することができるという効果が得られる。
【００５８】
（３）変形例
（第１変形例）
以上の説明においては、増幅器として、複数の入力端子及び複数の出力端子を備えた差動増幅器を実施例として説明したが、図６（ａ）に示すような１入力・１出力形式の増幅器を用いて発振回路を構成してもよい。即ち、１入力・１出力形式の集積回路化された３つの増幅器６１〜６３のＩＣチップ２ｂを用いる場合、図６（ｂ）に示すように、増幅器６３の出力段におけるトランジスタＴｒ７の出力端子ＯＵＴに抵抗Ｒ８を外付けできる構成でＩＣ化された増幅器を採用することが好ましい。その理由は、抵抗Ｒ８を外付け用として接続する構成であれば、ジッタの規格（仕様）に応じて低コストで簡易に変更することができるからである。
【００５９】
又、上記した実施形態の増幅器は、バイポーラトランジスタを使用して構成した実施例を示し説明したが、トランジスタの種類が異なるＭＯＳトランジスタにより構成してもよい。
【００６０】
（第２変形例）
又、発振回路をネットワーク用の光インターフェースモジュールに用いる場合について説明したが、発振回路、特に高周波発振回路を必要とする携帯電話などの無線通信機器など各種電子機器に適用することが可能である。
【００６１】
（第３変形例）
又、原則的に、ＳＡＷ共振子→増幅器（帰還バッファ用増幅器も含む）→電圧制御型移相回路（または、単に移相回路）の順番で正帰還発振ループを形成している。正帰還発振ループ中において、ＳＡＷ共振子と電圧制御型移相回路（または移相回路）の配置については入れ替えて、その正帰還発振ループを構成してもよい。
【００６２】
（第４変形例）
水晶振動子、セラミック振動子やＳＡＷ共振子等の圧電振動子を構成する圧電材料について、水晶の他、他の圧電材料としてランガサイトや四ほう酸リチウムを用いた構成としてもよい。
【００６３】
【発明の効果】
以上説明したように、発振回路を構成する増幅器の出力段におけるトランジスタのエミッタ終端抵抗を小さくしエミッタ電流を増加させることにより、ＳＡＷ共振子のドライブレベルが上昇しＳＡＷ共振子から得られる信号のＳＮ比が改善されるので、本発明による発振回路のジッタが軽減できるという効果がある。
【００６４】
又、ＳＡＷ共振子のドライブレベルを上げるに際し、増幅器の出力段を終端するためのエミッタ終端抵抗を利用しているので、ジッタを軽減するために新たな部品、あるいは、その機能を実現するための専用回路を設ける必要がないので、コストの増加、発振回路としての大きさを抑制できる。又、併せて、エミッタ終端抵抗の抵抗値を変更させるだけで簡易にジッタの軽減を図ることができるという効果がある。
【００６５】
【図面の簡単な説明】
【図１】本発明の第１の実施形態による発振回路の構成を示すブロック図である。
【図２】エミッタ終端抵抗としてレーザートリミング抵抗器や可変抵抗器の他の例として説明した図である。
【図３】ＥＣＬラインレシーバの回路構成を示す回路図である。
【図４】本発明の第１の実施形態に係る発振回路において、エミッタ終端抵抗を可変したときのジッタの測定値をプロットしたグラフである。
【図５】本発明の第１の実施形態に係る発振回路を用いた光インターフェースモジュールの概要構成図である。
【図６】１入力・１出力の増幅器を用いた発振回路の構成を示すブロック図である。
【図７】ＡＴカット型水晶振動子を用い、ＰＬＬ回路で逓倍し高周波信号を得る従来の発振回路のブロック図である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ・・・発振回路、２ａ，２ｂ・・・ＩＣチップ、２１，２２，２３・・・差動増幅器、６１，６２，６３・・・増幅器、３・・・スイッチ回路、４ａ，４ｂ・・・電圧制御型移相回路、５・・・ＳＡＷ共振子、６・・・インピーダンス回路、Ｒ１，Ｒ２・・・エミッタ終端抵抗、ＶＲ１・・・レーザートリミング抵抗器、ＶＲ２・・・可変抵抗器、Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０・・・抵抗、Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６，Ｔｒ７・・・バイポーラトランジスタ、５０・・・光ネットワーク用光インタフェースモジュール。
【図１】
2004040509.tif 000003
【図２】
2004040509.tif 000004
【図３】
2004040509.tif 000005
【図４】
2004040509.tif 000006
【図５】
2004040509.tif 000007
【図６】
2004040509.tif 000008
【図７】
2004040509.tif 000009