(57)【要約】【課題】実用的な値を持つ受動部品の内蔵が可能で、かつ薄型化及び小型化が可能な受動部品内蔵基板を提供すること。【解決手段】表面側の誘電体層２０と裏面側の誘電体層２２と中間の誘電体層２１，３０，３１とからなる多層基板を具備し、中間の誘電体層３０，３１は、他の誘電体層２０〜２２よりも誘電率が高く、かつ、厚さが薄い高誘電率誘電体層であり、高誘電率誘電体層３１を挟んでその表面側及び裏面側にそれぞれ容量極板６３ａ及び容量極板６４ａを具備し、誘電体層２１に形成された、容量極板６３ａへの電気的接続のための貫通孔５０ｓと、誘電体層２２に形成された、容量極板６４ａへの電気的接続のための貫通孔５０ｒとを具備し、貫通孔５０ｓの中心と貫通孔５０ｒの中心が高誘電率誘電体層３１の面に並行な方向に貫通孔５０ｒ，５０ｓの直径以上にずれている。【選択図】  図２
2004363425.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層を積層してなる多層基板を具備し、該複数の誘電体層は該多層基板の表面側の誘電体層と裏面側の誘電体層と中間の誘電体層とからなり、
該中間の誘電体層の内の少なくとも１つは、他の誘電体層よりも誘電率が高く、かつ、厚さが薄い高誘電率誘電体層であり、
該高誘電率誘電体層を挟んでその表面側及び裏面側にそれぞれ第１の容量極板及び第２の容量極板を具備し、
該高誘電率誘電体層の表面側に接している誘電体層に形成された、該第１の容量極板への電気的接続のための第１の貫通孔と、該高誘電率誘電体層の裏面側に接している誘電体層に形成された、該第２の容量極板への電気的接続のための第２の貫通孔とを具備し、
上記第１の貫通孔の中心と上記第２の貫通孔の中心が上記高誘電率誘電体層の面に並行な方向に該第１及び第２の貫通孔の直径以上にずれていることを特徴とする受動素子内蔵基板。
【請求項２】
上記第１の容量極板及び上記第２の容量極板と該第１の貫通孔及び第２の貫通孔とにより、容量素子とインダクタンス素子を直列に接続した受動素子が形成されていることを特徴とする請求項１に記載の受動素子内蔵基板。
【請求項３】
上記受動素子の、上記容量素子と上記インダクタンス素子による共振周波数が９００ＭＨｚ±９０ＭＨｚの範囲にあることを特徴とする請求項２に記載の受動素子内蔵基板。
【請求項４】
上記受動素子の、上記容量素子と上記インダクタンス素子による共振周波数が１８００ＭＨｚ±１８０ＭＨｚの範囲にあることを特徴とする請求項２に記載の受動素子内蔵基板。
【請求項５】
上記第１の容量極板が上記多層基板の表面側に形成された第１の導体に上記第１の貫通孔を通って接続され、上記第２の容量極板が該多層基板の裏面側に形成された第２の導体に上記第２の貫通孔を通って接続されていることを特徴とする請求項２に記載の受動素子内蔵基板。
【請求項６】
複数の誘電体層を積層してなる多層基板を具備し、該複数の誘電体層は該多層基板の表面側の誘電体層と裏面側の誘電体層と中間の誘電体層とからなり、
該中間の誘電体層の内の少なくとも２つは、他の誘電体層よりも誘電率が高く、かつ、厚さが薄い高誘電率誘電体層であり、
該少なくとも２つの高誘電率誘電体層の各高誘電率誘電体層を挟んでその表面側及び裏面側にそれぞれ第１の容量極板及び第２の容量極板を具備し、
該各高誘電率誘電体層の表面側に接している誘電体層に形成された、該第１の容量極板への電気的接続のための第１の貫通孔と、該各高誘電率誘電体層の裏面側に接している誘電体層に形成された、該第２の容量極板への電気的接続のための第２の貫通孔とを具備し、
上記第１の貫通孔の中心と上記第２の貫通孔の中心が上記各高誘電率誘電体層の面に並行な方向に該第１及び第２の貫通孔の直径以上にずれていることを特徴とする受動素子内蔵基板。
【請求項７】
上記第１の容量極板及び上記第２の容量極板と該第１の貫通孔及び第２の貫通孔とにより、容量素子とインダクタンス素子を直列に接続した受動素子が形成されていることを特徴とする請求項６に記載の受動素子内蔵基板。
【請求項８】
上記少なくとも２つの高誘電率誘電体層の内の第１の高誘電率誘電体層の比誘電率を該第１の高誘電率誘電体層の厚さで割った値が、上記少なくとも２つの高誘電率誘電体層の内の第２の高誘電率誘電体層の比誘電率を該第２の高誘電率誘電体層の厚さで割った値の２倍以上であることを特徴とする請求項７に記載の受動素子内蔵基板。
【請求項９】
上記第１の高誘電率誘電体層における上記受動素子の、上記容量素子と上記インダクタンス素子による共振周波数が９００ＭＨｚ±９０ＭＨｚの範囲にあり、上記第２の高誘電率誘電体層における上記受動素子の、上記容量素子と上記インダクタンス素子による共振周波数が１８００ＭＨｚ±１８０ＭＨｚの範囲にあることを特徴とする請求項８に記載の受動素子内蔵基板。
【請求項１０】
上記少なくとも２つの高誘電率誘電体層の内の第１の高誘電率誘電体層における上記第１の容量極板が上記多層基板の表面側に形成された第１の導体に上記第１の貫通孔を通って接続され、上記第２の容量極板が該多層基板の裏面側に形成された接地導体に上記第２の貫通孔を通って接続され、
上記少なくとも２つの高誘電率誘電体層の内の第２の高誘電率誘電体層における上記第１の容量極板が上記多層基板の表面側に形成された第２の導体に上記第１の貫通孔を通って接続され、上記第２の容量極板が該多層基板の裏面側に形成された第３の導体に第２の貫通孔を通って接続されていることを特徴とする請求項６に記載の受動素子内蔵基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、移動体通信端末で使用される高周波回路用の多層基板に係り、特に受動素子を基板に内蔵することによって多層基板を小型化、薄型化する技術に関する。
【０００２】
【従来の技術】
近年、携帯電話等の移動体通信端末の小型化、薄型化に伴い、該端末に搭載される高周波回路用の多層基板の小型化及び薄型化に対する要求が強くなってきている。しかし、例えば多層基板を用いる高周波用電力増幅器モジュールについては、小型化の要求があるものの、多層基板の表面に実装する受動部品（チップ容量、チップインダクタ）の小型化が停滞しており、そのような受動部品を多数表面に実装するモジュール基板の小型化が律速されている。そのため、モジュール基板表面に実装する受動部品の一部をモジュール基板或いは半導体素子に内蔵することにより、モジュールを小型化することが必須となっている。
【０００３】
そのような要求に応えるべく能動部品や受動部品を内蔵した基板の一例が特許文献１に開示されている。この例では、配線パターンを表面に形成した２枚の電気絶縁層でコア層を挟み、同コア層に配線パターンを形成すると共にその一部の上に能動部品や受動部品を実装することによって、能動部品や受動部品が内蔵される。なお、コア層は、無機質フィラーと熱硬化性樹脂の複合されたコンポジット材料による電気絶縁層からなる。また、上面の配線パターンとコア層の配線パターンがインナービアによって接続される。
【０００４】
他の一例が特許文献２に開示されている。この例では、複数の絶縁体層の間にコンデンサ構成層が配置される。各層の間並びに上面及び下面に導体パターンによる電極部が備えられ、各層間の電極部の相互接続がビアホールによって行なわれる。特にコンデンサ構成層において、互いに対向するコンデンサ電極の間の領域のみが誘電体層により形成される。誘電体層の形成は、絶縁体よりなるコンデンサ構成層の該当部分にパンチにより孔を空け、その中に誘電体層を挿入することによって行なわれる。その他の領域は絶縁体層により形成される。このようにして、コンデンサ内蔵多層基板が構成される。
【０００５】
更に他の一例が、特許文献３に開示されている。この例では、２層の誘電体層の外側の両面に接地導体が設けられ、２層の誘電体層の中央より接地導体に近い位置に、容量導体が設けられる。接地導体と容量導体の間には、上記誘電体層の一部、即ち厚さが薄い誘電体層が介在する。この構造により、厚さが薄い誘電体層を挟んで容量導体が接地導体と対向し、誘電体層の中にコンデンサが内蔵される。また、同特許文献３には、その他に、容量ランド（容量導体）を２枚の基板の中央に設け、容量ランドとは反対側の基板の面に接地導体を設ける例が記載されている。基板を介して２枚の接地導体が容量ランドを挟む構造が形成される。
【０００６】
【特許文献１】
特開２００２−２６１４４９号公報（第９頁、図１）
【特許文献２】
特開平６−６９６６３号公報（第３頁、図１）
【特許文献３】
特開平７−１９３４０１号公報（第２頁〜第３頁、図１及び図５）
【０００７】
【発明が解決しようとする課題】
しかしながら、特許文献１によって開示された技術では、チップ部品を基板内層に埋没させるため、基板の厚さがチップ部品の厚さに律速され、基板の薄型化が困難である。
【０００８】
また、特許文献２によって開示された技術では、コンデンサ誘電体層即ち容量膜が基板内部に配置されるので、特許文献１に開示された技術に比べて多層基板の薄型化は容易となる。しかし、容量膜が基板の一部分に配置されるため、基板の各部分での密度、熱膨張率が不均一となり、基板の反りが生じやすい。更に、容量膜が基板内層に部分的に形成されるため、容量膜厚が一容量内においてばらつきを生じ易く、容量値のばらつきが大きくなることが避けられない。また更に、コンデンサ構成層は一基板になるから、厚さを薄くすることには限度があり、そのため内蔵容量値或いは容量密度を実用レベル（２０ｐＦ／ｍｍ２程度）まで大きくすることができず、加えて更なる薄型化が困難である。
【０００９】
また、特許文献３によって開示された技術では、均一な誘電体層を容量膜として用いているため、特許文献２に開示された技術において懸念される基板の反りは低減される。しかしながら、多層基板の上面にコンデンサが占有する面を置くことになるので、小型化の効果が低く、また、高い誘電率を持たない基板である誘電体層の一部が容量膜となるので、内蔵容量値或いは容量密度を実用レベルまで大きくすることができない。
【００１０】
まして、容量素子とインダクタンス素子を直列接続した受動素子を実現することは困難である。
【００１１】
本発明の主たる目的は、実用的な値を持つ受動素子の内蔵が可能で、かつ薄型化及び小型化が可能な受動素子内蔵基板を提供することにある。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
【００１３】
本発明の受動素子内蔵基板は、複数の誘電体層を積層してなる多層基板を具備し、該複数の誘電体層は該多層基板の表面側の誘電体層と裏面側の誘電体層と中間の誘電体層とからなり、中間の誘電体層の内の少なくとも１つは、他の誘電体層よりも誘電率が高く、かつ、厚さが薄い高誘電率誘電体層であり、該高誘電率誘電体層を挟んでその表面側及び裏面側にそれぞれ第１の容量極板及び第２の容量極板を具備し、高誘電率誘電体層の表面側に接している誘電体層に形成された、第１の容量極板への電気的接続のための第１の貫通孔と、高誘電率誘電体層の裏面側に接している誘電体層に形成された、第２の容量極板への電気的接続のための第２の貫通孔とを具備し、第１の貫通孔の中心と第２の貫通孔の中心が高誘電率誘電体層の面に並行な方向に第１及び第２の貫通孔の直径以上にずれていることを特徴とする。
【００１４】
第１の容量極板と第２の容量極板が誘電率が高くかつ薄い高誘電率誘電体層を挟むことによって実用的な値を持つ容量素子が形成され、貫通孔の中心が互いにずれている第１及び第２の容量極板と第１及び第２の貫通孔とによって実用的な値を持つインダクタンス素子が形成され、これら素子を多層基板の内部に形成することによって受動素子内蔵基板の薄型化及び小型化が可能になる。
【００１５】
【発明の実施の形態】
以下、本発明に係る受動素子内蔵基板を図面に示した幾つかの発明の実施の形態を参照して更に詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明を省略する。
【００１６】
本発明は、高周波回路一般や移動体通信端末等に適用可能であるが、以下の本発明の実施の形態では説明の便宜上、移動体通信端末に用いられる一段増幅構成の高周波電力増幅器モジュールを例に、本発明の実施形態の構造、動作、効果及び製造方法を説明する。
【００１７】
（発明の実施の形態１）
図１は、本発明の受動素子内蔵基板を用いた高周波電力増幅器モジュールの各導体層を、多層の各誘電体層の図示を省略して示した斜視層構成図であり、図２は、図１におけるＢ−Ｂ線に沿って切断したモジュールを各誘電体層を含めて示した断面図であり、図３は、モジュールに搭載した高周波電力増幅器の回路図である。
【００１８】
図１において、１は高周波電力増幅器モジュール、１０は表面導体層、１１〜１４は内層導体層、１５は裏面導体層である。続いて、４０ａ〜４０ｅは表面導体層１０に形成された表層導体パターン、４３ｂは内層導体層１３に形成された内層導体パターン、５０ｈ、５０ｇ及び５０ｒ〜５０ｕは貫通孔、６１ａ及び６１ｂは内層導体層１１に形成された基板内蔵容量極板、６３ａ及び６３ｂは内層導体層１３に形成された基板内蔵容量極板、６４ａ及び６４ｂは内層導体層１４に形成された基板内蔵容量極板、７０ａは表面導体層１０に形成された接地導体パターン、７２ａは内層導体層１２に形成された接地導体、７３ａは内層導体層１３に形成された接地導体、７５ａは裏面導体層１５に形成された接地導体、１００は表面導体層１０に実装された半導体素子、１１０ｃ〜１１０ｆは同じく表面導体層１０に実装された受動部品、１２０ａ〜１２０ｄはボンディングワイヤである。更に、４５ａ〜４５ｄは、裏面導体層１５に形成された導体によるそれぞれ電力入力端子、電力出力端子、利得制御電源端子及び駆動電源端子である。
【００１９】
図２において、２０、２１及び２２は誘電体層であり、３０及び３１は高誘電率誘電体層である。基板内蔵容量極板６３ａ及び基板内蔵容量極板６４ａとそれらの間に配置された高誘電率誘電体層３１とによって基板内蔵受動素子が形成され、受動素子内蔵基板が構成される。また、容量極板６３ａは表面導体パターン４０ａに貫通孔５０ｓを介して接続され、容量極板６４ａは電力入力端子４５ａに貫通孔５０ｒを介して接続される。次に、図１，２において、基板内蔵容量極板６３ｂ及び基板内蔵容量極板６４ｂとそれらの間に配置された高誘電率誘電体層３１とによって基板内蔵受動素子が形成され、受動素子内蔵基板が構成される。また、容量極板６３ｂは表面導体パターン４０ｂに貫通孔５０ｔを介して接続され、容量極板６４ｂは電力出力端子４５ｂに貫通孔５０ｕを介して接続される。
【００２０】
後で詳述する図３において、８０ａが容量極板６３ａ、容量極板６４ａ及び高誘電率誘電体層３１による基板内蔵受動素子であり、８０ｂが容量極板６３ｂ、容量極板６４ｂ及び高誘電率誘電体層３１による基板内蔵受動素子である。
【００２１】
先ず、本実施形態の高周波電力増幅器モジュールの構造を図１及び図２を用いて説明する。基板表面ソルダーレジスト（図示せず）、表面導体層１０、誘電体層２０、内層導体層１１、高誘電率誘電体層３０、内層導体層１２、誘電体層２１、内層導体層１３、高誘電率誘電体層３１、内層導体層１４、誘電体層２２、裏面導体層１５及び基板裏面ソルダーレジスト（図示せず）が上下に積層され、多層基板が形成される。
【００２２】
表面導体層１０上に半導体素子１００が銀ペーストなどの熱伝導性の良い導電性ペーストを用いて実装され、半導体素子１００表面に形成された電極部（図示せず）と表面導体層１０に形成された各表面導体パターン４０ａ、４０ｂ及び４０ｃとがそれぞれボンディングワイヤ１２０ａ、１２０ｂ及び１２０ｃを介して接続され、表面導体層１０に形成された表面導体パターン４０ｂと表面導体パターン４０ｅとがボンディングワイヤ１２０ｄを介して接続され、表面導体層１０上に複数の受動部品１１０ｃ〜１１０ｆが半田などの導電性ペーストを用いて実装される。
【００２３】
そして、表面導体層１０を樹脂封止（図示せず）で封止することにより、高周波電力増幅器モジュール１が完成する。封止は、その他に樹脂キャップ或いは金属キャップを用いて行なうことも可能である。
【００２４】
裏面導体層１５に形成された電力入力端子４５ａは、前述のように貫通孔５０ｒを介して内層導体層１４に形成された基板内蔵容量極板６４ａに接続される。基板内蔵容量極板６４ａは、高誘電率誘電体層３１を介して基板内蔵容量極板６３ａと容量結合することで信号経路に直列に接続されて直流電流を遮断する基板内蔵容量（以後、直列容量と呼称する）を含む受動素子８０ａが形成される。基板内蔵容量極板６３ａは前述のように、貫通孔５０ｓを介して表面導体パターン４０ａに接続され、表面導体パターン４０ａはボンディングワイヤ１２０ａを介して半導体素子１００表面に形成された電力入力電極部（図示せず）に接続される。
【００２５】
半導体素子１００表面に形成された電力出力電極部（図示せず）はボンディングワイヤ１２０ｂを介して表面導体層１０に形成された表面導体パターン４０ｂに接続され、表面導体パターン４０ｂは、前述のように貫通孔５０ｔを介して基板内蔵容量極板６３ｂに接続される。基板内蔵容量極板６３ｂは、前述のように高誘電率誘電体層３１を介して基板内蔵容量極板６４ｂと容量結合することで信号経路に直列に接続されて直流電流を遮断する直列容量を含む受動素子８０ｂが形成される。基板内蔵容量極板６４ｂは、前述のように貫通孔５０ｕを介して裏面導体層１５に形成された電力出力端子４５ｂに接続される。
【００２６】
裏面導体層１５に形成された利得制御電源端子４５ｃは貫通孔（図示せず）を介して表面導体層１０に形成された表面導体パターン４０ｃに接続され、表面導体パターン４０ｃはボンディングワイヤ１２０ｃを介して半導体素子１００表面に形成された利得制御電源電極部（図示せず）に接続される。
【００２７】
裏面導体層１５に形成された駆動電源端子４５ｄは貫通孔（図示せず）を介して内層導体層１３に形成された内層導体パターン４３ｂに接続され、内層導体パターン４３ｂは貫通孔（図示せず）を介して表面導体層１０に形成された表面導体パターン４０ｄに接続され、表面導体パターン４０ｄは表面導体層１０上に実装された受動部品１１０ｃを介して表面導体パターン４０ｂに接続される。
【００２８】
半導体素子１００を実装するために表面導体層１０に形成された表面導体パターン（符号なし）は複数の貫通孔（図示せず）を介して裏面導体層１５に形成された接地導体７５ａに熱的及び電気的に接続される。また、表面導体層１０上に形成された接地導体パターン７０ａ、内層導体層１２に形成された接地導体７２ａ、内層導体層１３に形成された接地導体７３ａ及び裏面導体層１５に形成された接地導体７５ａは、貫通孔（符号なし）を介して相互に接続される。
【００２９】
内層導体層１１に形成された基板内蔵容量極板６１ａ、内層導体層１２に形成された接地導体７２ａ及び基板内蔵容量極板６１ａと接地導体７２ａとの間に配置された高誘電率誘電体層３０により基板内蔵容量１３０ａが形成される。基板内蔵容量極板６１ａは貫通孔５０ｇを介して表面導体層１０に形成された表面導体パターン４０ｅに接続され、表面導体パターン４０ｅはボンディングワイヤ１２０ｄを介して表面導体パターン４０ｂに接続される。
【００３０】
同様に、内層導体層１１に形成された基板内蔵容量極板６１ｂ、内層導体層１２に形成された接地導体７２ａ及び基板内蔵容量極板６１ｂと接地導体７２ａとの間に配置された高誘電率誘電体層３０により基板内蔵容量１３０ｂが形成される。基板内蔵容量極板６１ｂは貫通孔５０ｈを介して表面導体層１０に形成された表面導体パターン４０ｂに接続され、シャント容量が形成される。
【００３１】
一般に、接地導体７２ａは内層導体層１２の形成可能な領域に形成され表面導体層１０に形成された表面導体パターン４０ａ及び４０ｂの基準電位面となり、表面導体パターン４０ａ及び４０ｂはマイクロストリップ線路となる。
【００３２】
本実施形態において、誘電体層２０、２１及び２２は、比誘電率が約４．０のガラスエポキシ、エポキシ、アラミド不織布などの樹脂を主成分とし、誘電体層２０及び２２は厚さが１５０μｍであり、誘電体層２１は厚さが２００μｍである。
【００３３】
誘電体層２０及び２２の厚さは、表面導体層１０に形成される表面導体パターン４０ａ及び４０ｂの幅を導体損失が小さい０．３ｍｍとした場合に同表面導体パターン４０ａ及び４０ｂの特性インピーダンスが５０Ω以上になる誘電体厚と貫通孔５０の接続信頼性が確保できる誘電体厚のトレードオフとにより決定される。一方、誘電体層２１の厚さは、多層基板製造の容易性を考慮して決定される。
【００３４】
また、高誘電率誘電体層３０及び３１は、セラミックなどの高誘電率無機材料粉末をエポキシなどの樹脂と混合した、比誘電率が約４５のコンポジット材から構成され、高誘電率誘電体層３０及び３１の厚さは実用的な容量密度を考慮して２０μｍである。この場合、基板内蔵容量の容量密度は約２０ｐＦ／ｍｍ２となる。
【００３５】
なお、本実施形態において、誘電体層２０、２１及び２２の比誘電率は約４．０としたが、用途に応じて４．０を越えても或いは４．０未満であっても構わない。更に、誘電体層２０、２１及び２２、高誘電率誘電体層３０及び３１はともに樹脂を主成分とする材料からなる構成としたが、セラミックを主成分とする材料であっても構わない。また更に、誘電体層２０及び２２の厚さは１５０μｍとしたが、用途に応じて１５０μｍを越えても或いは１５０μｍ未満であっても構わない。同様に誘電体層２１の厚さも、２００μｍを越えても或いは２００μｍ未満であっても構わない。
【００３６】
また、本実施形態において、説明の簡便性を考慮し、誘電体層５層、導体層６層としたが、この層数以外の任意の層数であっても構わない。
【００３７】
次に、本実施形態の高周波電力増幅器モジュール１の回路動作を図３を参照して説明する。図３において、１０１は半導体素子１００を構成するトランジスタであり、１０２ａ及び１０２ｂは半導体素子１００に形成された受動部品である。トランジスタ１０１としてバイポーラトランジスタが用いられる。
【００３８】
電力入力端子４５ａより入力された高周波信号は、基板内蔵容量極板６４ａと高誘電率誘電体層３１と内蔵容量極板６３ａとで形成される受動素子８０ａ、表面導体パターン４０ａ及び受動部品１０２ａを介して半導体素子１００に形成されたトランジスタ１０１のベースに伝送され、トランジスタ１０１において増幅され、表面導体パターン４０ｂ及び、基板内蔵容量極板６３ｂと高誘電率誘電体層３１と内蔵容量極板６４ｂとで形成される受動素子８０ｂを介して電力出力端子４５ｂより出力される。
【００３９】
トランジスタ１０１の利得制御電圧或いは利得制御電流は、利得制御電源端子４５ｃに印可され、表面導体パターン４０ｃ及び受動部品１０２ｂを介してトランジスタ１０１のベースに印可される。トランジスタ１０１の駆動電圧或いは駆動電流は、駆動電源端子４５ｄに印加され、内層導体パターン４３ｂ、表面導体パターン４０ｄ、受動部品１１０ｃ及び表面導体パターン４０ｂを介してトランジスタ１０１のコレクタに印加される。トランジスタ１０１のエミッタは接地される。
【００４０】
トランジスタ１０１のベースと電力入力端子４５ａとの間は、受動素子８０ａ、受動部品１０２ａ、表面導体パターン４０ａ及びシャント受動部品１１０ｆなどにより、インピーダンス整合が実現される。同様にトランジスタ１０１のコレクタと電力出力端子４５ｂとの間は、受動素子８０ｂ、導体パターン４０ｂ、及びインダクタンス素子となるボンディングワイヤ１２０ｄ、接地受動部品１３０ａ及び１３０ｂなどにより、インピーダンス整合が実現され、高周波電力増幅器モジュールとして機能する。
【００４１】
なお、本実施形態では説明の簡便性を考慮し、利得制御電源端子４５ｃとトランジスタ１０１のベースとの間には導体パターン４０ｃ及び受動部品１０２ｂのみを直列に接続したが、利得制御回路などを構成する能動素子を直列に挿入しても構わない。また、回路方式はトランジスタ１０１のエミッタを接地する方式としたが、ベース接地或いはエミッタフォロアなどの回路方式であっても構わない。
【００４２】
更に、トランジスタ１０１のバイポーラトランジスタは、小型化、高性能化の観点から、ＧａＡｓ、ＩｎＰ或いはＳｉＧｅなどの化合物半導体から構成されるＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が望ましいが、ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）或いはＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの電界効果トランジスタであっても構わない。
【００４３】
次に、本実施形態の高周波電力増幅器モジュールの基板内蔵容量に関する効果を説明する。便宜的に、高周波電力増幅器モジュールを送信周波数が２ＧＨｚの移動体通信端末に用いた場合を例として挙げる。
【００４４】
基板内蔵受動素子８０ａを形成する部分の効果を図４を用いて説明する。比較のため、図４における受動素子８０ａを受動部品（容量部品）等で構成した従来の例を図４ａに示す。容量部品１１０ｈの一端が誘電体層５２０の表面に形成された表面導体パターン５４０ｂに接続され、容量部品１１０ｈの他端が誘電体層５２０の表面に形成された表面導体パターン５４０ａに接続される。表面導体パターン５４０ｂは貫通孔５５０を介して誘電体層５３０の裏面に形成された裏面電極パターン５４２に接続される。このような構造により、図４ｃの等価回路図に示した受動回路が完成する。ここで、容量部品に直列に接続されたインダクタンスは、貫通孔５５０と容量部品１１０ｈの有する寄生インダクタンスの和である。
【００４５】
次に、基板内蔵受動素子８０ａの部分を改めて図４ｂに示す。先に述べたように、内層導体層１３に形成された基板内蔵容量極板６３ａは、貫通孔５０ｓを介して表面導体層１０に形成された表面導体パターン４０ａに接続され、内層導体層１３の下面に設けた高誘電率誘電体層３１を介して同層の下面の内層導体層１４に形成された基板内蔵容量極板６４ａに対向する。基板内蔵容量極板６４ａは貫通孔５０ｒを介して裏面導体層１５に形成された電力入力端子４５ａに接続される。ここで、貫通孔５０ｓと貫通孔５０ｒとが高誘電率誘電体層３１の面に並行な方向に互いにずれていることが特徴である。このずれにより、基板内蔵容量極板６３ａ，６４ａに寄生インダクタンスが生成される。ずれの大きさは、貫通孔５０ｓ，５０ｒの直径以上である。上記構造において、図４ｃの等価回路図に示した直列受動回路が完成する。ここで、容量部品と直列に接続されたインダクタンスは貫通孔５０ｓ及び５０ｒ、更に上述の基板内蔵容量極板６１ａ及び基板内蔵容量極板６１ｂの有する寄生インダクタンスの和である。従って、図４ａ及び図４ｂに示した左右の構造は同等の回路である。
【００４６】
送信周波数（基本波周波数）が２ＧＨｚの高周波電力増幅器モジュールの整合回路に用いられる直列容量部品１１０ｈの容量値は、一般に１０〜１５ｐＦ程度である。その値が選ばれる理由は、以下の通りである。まず、図４ｃの等価回路に示した容量ＣとインダクタンスＬの直列受動回路は、一端から他の端までの位相回転量を周波数の関数として表すと、図５に示すように送信周波数（２ＧＨｚ）において位相回転が０となるように設定される。直列受動回路は、素子の寄生抵抗分を無視すれば、その周波数において短絡状態となる。この周波数は、１／｛２π√（ＬＣ）｝で与えられる共振周波数ｆ０である。そして、共振周波数ｆ０においては、回路は短絡と等価であるので、図３に示した増幅器において、入力端子４５ａから半導体素子１００に至る入力整合回路の設計に当たって、伝送線路４０ａと整合素子１１０ｆの値のみを考慮すればよく、設計が著しく簡略化される。
【００４７】
いま、貫通孔５５０の有する寄生インダクタンスは、基板厚さ３００μｍとして、約０．２ｎＨであり、容量部品１１０ｈの有する寄生インダクタンスは、容量部品の大きさを長さ０．６ｍｍ×幅０．３ｍｍとして、約０．３ｎＨであり、寄生インダクタンスの和は約０．５ｎＨである。従って、基本周波数２ＧＨｚで共振する容量部品１１０ｈの容量値は２３ｐＦとなる。寄生インダクタンスの値は貫通孔径等により変化するので、容量値１０〜１５ｐＦにおいて前記位相回転０の条件が満たされる。
【００４８】
一方、容量素子を基板に内蔵した場合、容量部品を用いた場合と比較して表面に実装する部品数を削減可能であり、モジュールの小型化が可能である。但し、基板内蔵容量素子について、容量素子の上下から容量素子極板への電気的接触を確保するための貫通孔５０ｓと貫通孔５０ｒが一直線上に配置された場合は、内蔵容量素子そのものの寄生インダクタンスが他のインダクタンス成分と比較して無視できる程度に小さくなり、インダクタンス値は貫通孔５０ｓ，５０ｒの寄生インダクタンスの和である０．２ｎＨとなり、前記容量部品１１０ｈを用いた場合より小さくなる。このとき２ＧＨｚで共振する容量値が３３ｐＦとなり、１ｍｍ２当りの容量値２０ｐＦ／ｍｍ２に対して容量素子面積が１．６５ｍｍ２となる。
【００４９】
一方、本発明では、図４ｂに示すように、基板内蔵容量素子の上下の貫通孔５０ｓと貫通孔５０ｒの位置をずらすことによって、基板内蔵容量極板６３ａ及び基板内蔵容量極板６４ａに寄生インダクタンスを持たせることが可能となる。このことにより、２ＧＨｚで共振を起こすための容量素子の値を小さくし、基板内蔵容量の専有面積を低減することが可能になる。
【００５０】
３次元電磁界解析、並びに実際に試作した基板内蔵容量素子の共振周波数の測定から、上記共振条件を満たすための容量素子の上下の貫通孔５０ｓ，５０ｒの位置のずらし量を求めた。その結果、内蔵容量素子寸法を０．７５×１．０ｍｍ（容量値１５ｐＦ）とし、貫通孔５０ｓ，５０ｒの位置のずらし量を０．７ｍｍとすることによって、図５に示すように、２ＧＨｚにおいて裏面電極４５ａから表面電極４０ａまでの信号の位相回転を０度とすることが可能となった。このことは、基板内蔵容量素子の上下に存在する貫通孔５０ｓ，５０ｒが一直線上に配置された場合と比較して容量値で１／２以下、即ち容量素子面積で１／２以下にすることであり、基板内蔵容量素子の上下に存在する貫通孔をずらすことによって基板内蔵容量素子面積を低減することができた。
【００５１】
以上では２ＧＨｚで共振する容量素子について述べたが、同様の手法で、移動体通信に広く用いられる周波数帯において共振する容量素子を構成することができる。
【００５２】
例えば、ＧＳＭ９００方式で用いられる９００ＭＨｚにおいて、共振する容量は、寄生インダクタンス０．５ｎＨに対して容量値を６２．５ｐＦ、即ち２０ｐＦ／ｍｍ２の容量密度に対して容量素子面積３．１３ｍｍ２とすればよい。また、ＤＣＳ１８００方式で用いられる１８００ＭＨｚに対しては、容量値を１５．６ｐＦ、即ち２０ｐＦ／ｍｍ２の容量密度に対して面積容量素子０．７８ｍｍ２とすればよい。
【００５３】
また、本実施例の構造で、共振の帯域幅としてどの程度を採用可能かについて述べる。図５に示したように、共振周波数ｆ０近傍で位相変化が小さく、従って帯域幅を広くすることが可能である。図４ｃの等価回路の両端に各々インピーダンスが５０オームとなる終端を付加してＳパラメータを算出すると、不整合による反射損失が２０ｄＢとなる帯域は、基本周波数２ＧＨｚに対してほぼ１〜４ＧＨｚ（１／２ｆ０〜２ｆ０）である。従って、特性インピーダンスが５０オームの箇所、すなわち、増幅器モジュールの入・出力端子においては、本実施例の構造は±１オクターブの帯域幅を有することとなる。
【００５４】
より精密な位相整合をとって反射損失を４０ｄＢとする場合には、帯域はほぼ１．８〜２．２ＧＨｚ（０．９ｆ０〜１．１ｆ０）である。この範囲であれば、より低いインピーダンスを有する箇所、例えば５オーム程度のインピーダンスを有するバイアス線路等に本実施例の共振回路を付加しても十分短絡回路とみなすことができる。
【００５５】
以上のことは、例えば９００ＭＨｚにおいて共振する容量素子は、凡そ８１０ＭＨｚから９９０ＭＨｚの範囲でほぼ完全に短絡とみなせることを意味する。移動体通信システムのうち、携帯電話において使用される周波数のかなりの部分、例えば米国ＡＭＰＳ、米国ＣＤＭＡ（ＩＳ−９５）、日本ＰＤＣ、欧州ＧＳＭ９００等のシステムがこの周波数帯に含まれる。従って、９００ＭＨｚで共振する容量素子は、このようなシステムの携帯電話装置に広く適用することが可能である。
【００５６】
同様に、１８００ＭＨｚにおいて共振する容量素子は、凡そ１６２０ＭＨｚから１９８０ＭＨｚの範囲でほぼ完全に短絡とみなせる。携帯電話において使用される周波数のうち９００ＭＨｚ近傍の周波数帯域以外を使用するシステムのほとんど、例えば、欧州その他のＧＳＭ１８００（ＤＣＳ）、米国ＰＣＳ、Ｗ−ＣＤＭＡ等のシステムがこの周波数帯に含まれる。従って、１８００ＭＨｚで共振する容量素子も、９００ＭＨｚ近傍の周波数帯域以外の携帯電話装置に広く適用することが可能である。
【００５７】
以上、図１及び図２において、入力側の直流遮断の容量を含む受動素子８０ａ（図３）について容量素子の上下の貫通孔５０ｒ，５０ｓの位置をずらして寄生インダクタンスを増加させることにより、基本周波数で共振を生じさせるために必要な容量値の低減、即ち容量素子面積の低減が可能である構造を示した。
【００５８】
一方、出力側の直流遮断容量を含む受動素子８０ｂについても同様の構造が適用可能である。図６は図１の受動素子内蔵基板をＣ−Ｃ線に沿って切断した断面図である。裏面導体層１５に形成された電力出力端子４５ｂは、貫通孔５０ｕを介して内層導体層１４に形成された基板内蔵容量極板６４ｂに接続され、基板内蔵容量極板６４ｂは高誘電率誘電体層３１を介して基板内蔵容量極板６３ｂと容量結合することで直列容量等を形成し、基板内蔵容量極板６３ｂは貫通孔５０ｔを介して表面導体パターン４０ｂに接続され出力側の直流遮断容量を含む受動素子８０ｂを構成する。基本周波数で共振を生じさせる構造等は入力側と同じであり、貫通孔５０ｕと貫通孔５０ｔが高誘電率誘電体層３１の面に並行にずれて配置される。ずれの大きさは、貫通孔５０ｕ，５０ｔの直径以上である。
【００５９】
なお、図６では、図１では図示を省略した、表面導体層１０に形成した導体パターン４０ｃと裏面導体層に形成した利得制御電源端子４５ｃとを接続する貫通孔５０ｄが示され、内層導体層１３に形成した導体パターン４３ｂと駆動電源端子４５ｄとを接続する貫通孔５０ｅが示される。
【００６０】
ここで示したように、入力と出力の双方で直流を遮断するための直列容量を基板に内蔵することにより、高周波電力増幅モジュールを小型化することが可能である。また、特にその内蔵した直列容量の共振周波数を基本周波数と一致させることによりモジュール表面の導体パターン４０ａ及び４０ｂからそれぞれ裏面端子４５ａ及び４５ｂまでの位相回転を０とすることができる。
【００６１】
また、一般に高周波電力増幅モジュールにおいては、入出力のインピーダンスを５０オームとするが、本実施形態では基本周波数において裏面端子４５ａ及び４５ｂにおける入出力のインピーダンスが５０オームとなるのみでなく、表面の導体パターン４０ａ及び４０ｂにおいても入出力のインピーダンスが５０オームとなる。
【００６２】
従って、製造時の検査において、高周波電力増幅モジュールの基本特性、例えば、基本周波数において入出力のインピーダンスが５０オームからどれだけずれているかを示す入出力のＶＳＷＲ（電圧定在波比）などの測定を表面側から行なうことが可能である。高周波の特性測定は直流の測定特性と比較して高精度の探針の位置決め・接触圧力の制御が必要であることから、裏面電極への接触のみで評価することは困難であり、表面側からの特性検査が可能となることで、より高精度の検査が可能となる効果がある。
【００６３】
次に、本実施形態の受動素子内蔵基板を用いた高周波電力増幅器モジュールを構成する多層基板の製造方法を説明する。
【００６４】
本実施形態を構成する多層基板は、ビルドアップ法、シート積層法或いは印刷法などの一般的な多層基板製造方法により容易に作製可能であるが、便宜的に樹脂を主成分する誘電体を用いた多層基板製造方法について説明する。
【００６５】
銅箔厚３μｍ、板厚０．２ｍｍの両面銅箔張ガラスエポキシ積層に所望のドリル穴明けを行なう。この基板に超音波洗浄とアルカリ過マンガン酸液で炭化した樹脂カスを除去後、触媒付与、密着促進後無電解銅めっきを行ない、ドリル穴内壁と銅箔表面に約１５μｍの無電解銅めっき層を形成する。この基板表面に次亜塩素酸ナトリウムを主成分とする黒化処理と、ジメチルアミノボランを主成分とする還元処理によって、粗化処理を行なう。
【００６６】
この基板のドリル穴内にスクリーン印刷によりペーストタイプの熱硬化型絶縁材料を充填し、１７０℃で６０分間の熱処理により硬化させることにより、誘電体層２１の貫通孔が形成される。この基板をバフブラシにより研磨し、余分な絶縁材料を除去する。
【００６７】
この基板に触媒付与、密着促進後無電解銅めっきを行ない、基板表面に約１５μｍの無電解銅めっき層を形成する。この基板表面に所望のエッチングレジストを形成し、不要な銅をエッチング除去して、基板内蔵容量の電極を含む回路パターン（内層導体層１２及び１３）を有する回路板が作製される。
【００６８】
この回路板表面にロールコータを用いてペーストタイプの熱硬化型絶縁材料を基板絶縁層表面から約４０μｍ、回路パターン表面から約５μｍ塗布し、１７０℃で６０分間の熱処理により硬化さる。
【００６９】
この基板をバフブラシにより回路パターン表面が現れるまで研磨し、余分な絶縁材料を除去する。このときに回路板表面の凹凸は、３μｍ以下である。この回路板の回路表面に次亜塩素酸ナトリウムを主成分とする黒化処理と、ジメチルアミノボランを主成分とする還元処理によって、粗化処理を行なう。
【００７０】
この回路板の片面に１８μｍ銅箔の付いた高誘電率樹脂接着剤を温度１７０℃、圧力１．５ＭＰａ、加熱加圧時間６０分のプレス条件で積層一体化することにより高誘電率誘電体層３０及び３１が形成される。この高誘電率樹脂接着剤は、１ＭＨｚの比誘電率が４５のエポキシ樹脂系接着剤である。
【００７１】
この基板の表面に所望のエッチングレジストを形成し、不要な銅箔をエッチング除去して、容量の電極を含む回路パターン（内層導体層１１）を形成する。
【００７２】
この回路板の回路表面に、次亜塩素酸ナトリウムを主成分とする黒化処理と、ジメチルアミノボランを主成分とする還元処理によって、粗化処理を行なう。
【００７３】
（１）３５μｍキャリア銅箔付き厚み３μｍの銅箔、（２）厚み８０μｍのフィラー入りガラスエポキシプリプレグを２枚、（３）回路板、（４）厚み８０μｍのフィラー入りガラスエポキシプリプレグを２枚、（５）３５μｍキャリア銅箔付き厚み３μｍの銅箔の順に重ね、温度１７０℃、圧力１．５ＭＰａ、加熱加圧時間６０分のプレス条件で積層一体化する。
【００７４】
キャリア銅箔を剥がし、不要な基板端部を切断後、この基板の表面に所望のエッチングレジストを形成し、不要な銅箔をエッチング除去して、所望の箇所にφ０．１５ｍｍの窓穴を形成する。
【００７５】
この基板表面に設けた窓穴の箇所に炭酸ガスレーザを用いて、出力パワー２６ｍＪ、パルス幅１００μｓ、ショット数６回の条件でレーザ穴明けを行なう。超音波洗浄とアルカリ過マンガン酸液で炭化した樹脂カスを除去後、洗浄触媒付与、密着促進後無電解銅めっきを行ない、レーザ穴内壁と銅箔表面に約２０μｍの無電解銅めっき層を形成することにより、誘電体層２０及び２２の貫通孔が形成される。
【００７６】
この基板表面のパッドや回路パターンなど必要な箇所にエッチングレジストを形成し、不要な銅をエッチング除去して、外層回路（表面導体層１０及び裏面導体層１５）を形成する。
【００７７】
この基板表面にソルダーレジストをロールコータで３０μｍ塗布、乾燥後に露光・現像して所望の箇所にソルダーレジストを形成する。その後、３μｍの無電解ニッケルめっきと０．１μｍの無電解金めっきを外層回路パターン露出部表面層に形成して、基板内蔵容量を有する多層基板が得られる。
【００７８】
本実施形態の多層基板では、高誘電率誘電体層３０及び３１を多層基板面内一様に配置することにより、多層基板の反りを低減することが可能である。
【００７９】
また、本実施形態の多層基板では、高誘電率誘電体層３０及び３１を誘電体層２１の上下対称の位置に配置することにより、多層基板の反りを更に低減することが可能である。ただし、用途、コスト、多層基板製造方法によっては必ずしも高誘電率誘電体層３０及び３１を誘電体層２１の上下対称の位置に配置しなくても構わない。また、高誘電率誘電体層３０及び３１のうちいずれか一方のみを配置しても構わない。
【００８０】
なお、ここで述べた素子、或いは構成材料の誘電率、寸法などの数値は絶対的なものでなく、例えば２ＧＨｚにおいて共振する容量素子の容量値Ｃは素子に付随する寄生インダクタンスＬの大きさと１／｛２π√（ＬＣ）｝の式から求めればよく、その容量値を実現するための寸法も、可能な加工技術の範囲で任意に選ぶことができる。
【００８１】
（発明の実施の形態２）
図２で示した、樹脂を主成分とする誘電体層２０，２１，２２をセラミックに代えた第２の実施形態を以下に説明する。本実施形態において、誘電体層２０，２１，２２は、アルミナを主成分とする各層厚さ１００μｍのセラミックで構成される。また、高誘電率誘電体層３０及び３１は、チタン酸バリウムストロンチウム（ＢＳＴ）を主成分とする比誘電率８０、各層厚さ４０μｍのセラミックで構成される。これにより、高誘電率誘電体層を内層電極板で挟んで構成される容量素子の単位面積当たりの容量値は２０ｐＦ／ｍｍ２となり、第１の実施形態に示した構造で２ＧＨｚで共振する容量を構成可能とした。
【００８２】
基板をセラミックで構成することにより、第１の実施形態において述べた効果に加えて、吸湿性の無い、高温での信頼性の高い多層基板を提供することが可能である。
【００８３】
また、本実施形態でＢＳＴを主成分とした高誘電率誘電体層を用いたが、高誘電率材料はＢＳＴに限定されることは無く、酸化チタン、チタン酸ストロンチウムといった高誘電率材料を用いても同様の効果が得られることは勿論である。
【００８４】
（発明の実施の形態３）
図７は、本発明を適用したデュアルバンド移動体端末のブロック図であり、図８は、同移動体端末における、本発明の受動素子内蔵基板を用いた高周波電力増幅器モジュールの断面図であり、図９は、同高周波電力増幅器モジュールの回路図である。
【００８５】
図７のデュアルバンド移動体端末では、２つの異なる周波数を用いた２系統の通話が可能である。図７において、２００はマイクロホン、２１０はベースバンド信号処理装置、２２０は局部発信器、２３０ａ〜２３０ｄはミキサ、２４０ａ及び２４０ｂは利得可変増幅器、２５０ａ〜２５０ｄはフィルタ、２６０はダイプレクサ、２６１ａ及び２６１ｂはおのおのダイプレクサ２６０の高周波側及び低周波側の出力、２６５ａ及び２６５ｂはそれぞれ高周波側及び低周波側の送信・受信切り替えスイッチ、２７０はアンテナ、２８０ａ及び２８０ｂは低雑音増幅器、２９０はスピーカである。更に、１は、２系統の高周波電力幅器を備えた高周波電力幅器モジュール、２は、利得可変増幅器２４０ａ，２４０ｂ、高周波電力幅器モジュール１及びフィルタ２５０ａ，２５０ｃより構成される送信回路である。
【００８６】
本実施形態の受動素子内蔵基板の構造については第１の実施形態と重複する部分が多いので、異なる部分のみを説明する。
【００８７】
図８では、左半分に一方の系統の高周波電力幅器の入力端子近傍の断面図を示し、右半分に他方の系統の高周波電力幅器の入力端子近傍の断面図を示している。図８において、３２は高誘電率誘電体層、４５ｅは裏面導体層１５に形成された電力入力端子、５０ｖ及び５０ｗは貫通孔、６１ｅは内層導体層１１に形成された基板内蔵容量極板、６２ｅは内層導体層１２に形成された基板内蔵容量極板、１１０ｈは表面導体層１０に実装された受動部品である。図８におけるそれ以外については図２に準じる。
【００８８】
本実施形態の受動素子内蔵基板には、図８に示した以外に、２系統の増幅器を構成するように２組の表面実装部品、基板内蔵部品等が配置されているが図示を省略する。
【００８９】
図９に示した増幅器は、図３に示した高周波電力増幅モジュール回路を２個並列に配置し、電源端子４５ｃ及び４５ｄを２個の増幅器で共用したものであり、おのおの増幅器の対応する部品の機能は図３と同様である。従って、詳細な説明は省略する。後の説明の便宜上、図９の上側の増幅器（４５ａを入力端子とし、４５ｂを出力端子とする回路）を第１の周波数の増幅器と称し、下側の増幅器（４５ｅを入力端子とし、４５ｆを出力端子とする回路）を第２の周波数の増幅器と称する。
【００９０】
次に、本実施形態の移動体通信端末の動作を説明する。図７において、マイクロホン２００を介して入力された音声はベースバンド信号処理装置２１０にて符号化変換され、局部発信器２２０で生成された局部発振信号とミキサ２３０ａ或いは２３０ｃで変調され、利得可変増幅器２４０ａ或いは２４０ｂを介して高周波電力増幅器モジュール１に入力される。高周波電力増幅器モジュール１で増幅された送信信号はフィルタ２５０ａ或いは２５０ｃを介し、更に送信・受信切り替えスイッチ２６５ａ或いは２６５ｂを経てダイプレクサ２６０に入力され、アンテナ２７０を介して電波として送信される。
【００９１】
一方、アンテナ２６０を介して受信された電波は、受信信号としてダイプレクサ２６０に入力され、送信・受信切り替えスイッチ２６５ａ或いは２６５ｂを経て、フィルタ２５０ｂ或いは２５０ｄを介して低雑音増幅器２８０ａ或いは２８０ｂに入力される。低雑音増幅器２８０ａ或いは２８０ｂから出力された信号は、局部発信器２２０で生成された局部発振信号とミキサ２３０ｂ或いは２３０ｄで復調され、ベースバンド信号処理装置２１０にて複合変換されてスピーカ２９から音声として出力される。
【００９２】
上記で、ａ或いはｂの符号を用いて記述した部分においては２つの通信可能な周波数帯のうちいずれの通信周波数が選ばれているかによって、信号が異なる経路を通って処理されることを意味している。この通信周波数の選択は下記のように周囲の電波状況等の端末の状況により行なわれる。
【００９３】
本実施形態の移動体通信端末は通信可能な周波数を２種類有しており、１つの周波数帯において回線の混雑等の状況により通信が困難となった場合に他の周波数において通信を行なうことが可能であるという特徴を有する。このような端末においては、２つの異なる周波数帯の周波数の比は、例えばＧＳＭ９００（９００ＭＨｚ帯）／ＧＳＭ１８００（１８００ＭＨｚ帯）の組み合わせに見られるように、２倍程度の大きな比を有する場合が多く、１個の高周波電力モジュールで２つの異なる周波数の電力増幅を行なうことは困難である。そのため、高周波電力モジュールにおいては、図７に示すように２つの周波数帯にそれぞれ対応した２個の独立した増幅系統を１個のモジュールに収めることが行なわれる。
【００９４】
次に、図８において基板内蔵容量極板６３ａ、高誘電率誘電体層３１及び基板内蔵容量極板６３ｂにより基板内蔵容量が形成され、更に基板内蔵容量極板６３ａは表面導体パターン４０ａに貫通孔５０ｓを介して接続され、基板内蔵容量極板６４ａは電力入力端子４５ａに貫通孔５０ｒを介して接続されることにより、直列容量を含む受動素子８０ａが形成される。表面導体パターン４０ａは受動部品１１０ｆによって接地電極７０ａに接続され、受動部品１１０ｆは表面電極パターン４０ａと共に高周波電力増幅モジュールの第１の周波数の増幅器の入力整合回路を形成する。
【００９５】
続いて、基板内蔵容量極板６１ｅ、高誘電率誘電体層３２及び基板内蔵容量極板６２ｅにより基板内蔵容量が形成され、更に基板内蔵容量極板６１ｅは表面導体パターン４０ｇに貫通孔５０ｗを介して接続され、基板内蔵容量極板６２ｅは電力入力端子４５ｅに貫通孔５０ｖを介して接続されることにより、直列容量を含む受動素子８０ｇが形成される。表面電極４０ｇは受動部品１１０ｈによって接地電極７０ａに接続され、受動部品１１０ｈは表面電極パターン４０ｇと共に高周波電力増幅モジュールの第２の周波数の増幅器の入力整合回路を形成する。
【００９６】
本実施例のように、異なる周波数に対応した２系統の増幅器を１つの基板上に形成する場合において、入出力端子で直流遮断するための直列容量は合計４個必要となる。一例として、第１の実施形態で用いた高誘電率誘電体層を用いて前記４個の直列容量を形成することを取り上げる。
【００９７】
前記ＧＳＭ９００／ＧＳＭ１８００デュアルバンド対応高出力電力増幅モジュールを形成する場合、ＧＳＭ１８００用直列容量は極板寸法を１．０ｍｍ×０．８ｍｍ、貫通孔５０ｒと５０ｓのずらし量を０．８ｍｍとすることで自己共振周波数を周波数帯域のほぼ中心とすることが可能であるが、ＧＳＭ９００用には容量値を６０ｐＦ程度まで増加させる必要があるため極板寸法を１．８ｍｍ×１．８ｍｍ程度まで大きくする必要がある。その結果、モジュール内の直列容量の占める面積が大きくなり、以下の問題点を生じる。
【００９８】
第１に、内層接地導体面の面積が直列容量素子の占有部分だけ削られるため、接地の効果が弱くなり、そのような接地がモジュール内での電位変動等、回路の不安定要因となる。第２に、上記の大面積の容量素子を設けた基板内では内層配線の引き回しに困難が生じる。第３に、直列容量の寸法が大きくなると、容量極板の損失が無視できなくなり、特性が劣化する。
【００９９】
これらの問題点を回避するために、本実施形態では、まず、第１の周波数の増幅器の直列容量と第２の周波数の増幅器の直列容量を異なる高誘電率誘電体層３１と高誘電率誘電体層３２を用いて形成し、接地電極の面積を大きく取れるようにした。
【０１００】
また、第１の実施形態において記述したように、容量とインダクタンスの直列回路の共振周波数が１／｛２π√（ＬＣ）｝となることから、高誘電率誘電体層３２の単位面積当たりの容量密度を高誘電率誘電体層３１のそれと比較して４倍の８０ｐＦ／ｍｍ２にすることで、同一寸法の容量素子と寄生インダクタンスにより生じる共振の周波数を１／２とした。これにより、極板寸法を第１の周波数の増幅器の入・出力直列容量と同一寸法の１．０ｍｍ×０．８ｍｍ、貫通孔５０ｖと５０ｗのずらし量を０．８ｍｍとして、９００ＭＨｚにおいて共振する素子を実現した。
【０１０１】
本実施形態の受動素子内蔵基板の製造方法は、第１の実施形態に準ずる。
【０１０２】
以上、本実施形態では、２つの異なる周波数で動作する２系統の高周波電力増幅器を有する高周波電力増幅器モジュールにおいて、入出力の直流遮断用の直列容量をすべて基板に内蔵しながら、各々の動作周波数で直列容量とその寄生インダクタンスとの共振によって受動素子での位相回転を０にしつつ、受動素子そのものの小型化を実現した。
【０１０３】
なお、本実施形態において２層の高誘電率誘電体層３２と高誘電率誘電体層３１について、より容量密度の高い高誘電率誘電体層３２が表面側に配置され、容量密度の低い高誘電率誘電体層３１が裏面側に配置されているが、この配置が逆転しても同様の効果があることは上記記述より明らかである。
【０１０４】
（発明の実施の形態４）
樹脂を主成分とする図８で示した誘電体層２０，２１，２２をセラミックに代えた第４の実施形態を以下に説明する。本実施形態において、誘電体層２０，２１，２２は、アルミナを主成分とする各層厚さ１００μｍのセラミックで構成される。また、高誘電率誘電体層３２は、チタン酸バリウムストロンチウム（ＢＳＴ）を主成分とする比誘電率８０、層厚さ１０μｍのセラミックで構成され、高誘電率誘電体層３１は、チタン酸バリウムストロンチウム（ＢＳＴ）を主成分とする比誘電率８０、層厚さ４０μｍのセラミックで構成される。
【０１０５】
これにより、高誘電率誘電体層を内層電極板で挟んで構成される容量素子の単位面積当たりの容量値は、高誘電率誘電体層３２について８０ｐＦ／ｍｍ２、高誘電率誘電体層３１について２０ｐＦ／ｍｍ２となり、第３の実施形態に示した構造で９００ＭＨｚ及び１．８ＧＨｚで共振する容量を構成することができた。
【０１０６】
本実施形態においては、基板をセラミックで構成することにより、第３の実施形態において述べた効果に加えて、吸湿性の無い、高温での信頼性の高い多層基板を提供することが可能である。
【０１０７】
（発明の実施の形態５）
図１０は、本発明の第５の実施形態である受動素子内蔵基板の斜視層構成図であり、図１１は、図１０の構造の等価回路図であり、図１２はその周波数特性の図である。
【０１０８】
図１０において、２０及び２１は誘電体層、３０は高誘電率誘電体層、４０ｉは誘電体層２０の表面に形成された表面導体パターン、６１ｄ及び６２ｄは基板内蔵容量極板、５０ｋ及び５０ｌは貫通孔、７３ｂは裏面接地導体である。
【０１０９】
高誘電率誘電体層３０及び基板内蔵容量極板６１ｄ及び６２ｄにより基板内蔵容量が形成され、更に基板内蔵容量極板６１ｄは表面導体パターン４０ｉに貫通孔５０ｋを介して接続され、基板内蔵容量極板６２ｄは裏面接地導体７３ｂに貫通孔５０ｌを介して接続されることにより、容量を含む受動素子が形成される。
【０１１０】
その等価回路は、図１１に示した接地へのシャント受動回路となる。図１１において、容量部品６１１ｂと直列に接続されたインダクタンス６１０ｂは、貫通孔５０ｋ及び５０ｌと、基板内蔵容量極板６１ｄ及び基板内蔵容量極板６２ｄの有する寄生インダクタンスとの和であり、端子６００ａ及び６００ｂは表面導体パターン４０ｉの両端を示している。
【０１１１】
ところで、電力増幅器においては、基本波周波数の整数倍の周波数の高調波が発生することがある。発生した高調波は、妨害波となる。そのため、高周波電力増幅器モジュールを設計する上で、高調波に減衰を与えるフィルタ回路の設置が必要になる。
【０１１２】
送信周波数（基本波周波数）が２ＧＨｚの増幅器では、例えば周波数が２倍の高調波に対しては、図１２に示すような４ＧＨｚで減衰を持つ（通過損失の大きい）フィルタ特性が採用される。
【０１１３】
従来、一般的に、上記フィルタ回路は、容量性部品と誘導性部品を直列に配置して接地し、上記容量性部品の容量値及び誘導性部品のインダクタンス値を調整し、直列共振周波数を４ＧＨｚに設定することにより実現されていた。
【０１１４】
一方、本発明の受動素子内蔵基板を用いて構成した高周波電力増幅器モジュールにおいては、上記シャント受動回路が高調波を減衰させるためのフィルタ回路として用いられる。容量部品６１１ｂと直列に接続されたインダクタンス６１０ｂとによる共振周波数が４ＧＨｚに設定される。
【０１１５】
誘導性部品のインダクタンス値は、貫通孔５０ｋと５０ｌの高誘電率誘電体層の層に平行な方向へのずらし量により定めることができ、設計が容易である。また、容量性部品は多層基板に内蔵されているため、受動部品を多層基板表面に実装した場合に比べ小型化が可能である。従って、本発明の受動素子内蔵基板を用いた高周波電力増幅器モジュールでは、フィルタ回路、特に高調波電力低減回路を容易に形成し、かつ、モジュールの小型化が可能となる。
【０１１６】
（発明の実施の形態６）
図１３は、電源安定化のためのシャント容量内蔵の本発明の受動素子内蔵基板を用いて構成した高周波電力増幅器モジュールの断面図である。
【０１１７】
図１３において、２０、２１及び２２は誘電体層、３０及び３３は高誘電率誘電体層、４０ａ、４０ｂ及び４０ｄは表面導体層１０に形成された導体パターン、４５ａは裏面導体層１５に形成された電力入力端子、４５ｄは裏面導体層１５に形成された導体による駆動電源端子、５０ｖ〜５０ｙは貫通孔、６１ｅは内層導体層１１に形成された基板内蔵容量極板、６２ｅは内層導体層１２に形成された基板内蔵容量極板、７０ｈは表面導体層１０に形成された接地導体、７２ｂは内層導体層１２に形成された接地導体、７３ｂは内層導体層１３に形成された接地導体、７５ｂは裏面導体層１５に形成された接地導体、１００は半導体素子、１１０ｃ及び１１０ｆは表面導体層１０に実装された受動部品、１２０ｂはボンディングワイヤである。
【０１１８】
本実施形態において、高誘電率誘電体層３０は、第１の実施形態と同様に構成され、基板内蔵容量の容量密度は約２０ｐＦ／ｍｍ２となる。一方、高誘電率誘電体層３３は、エポキシ、アラミド材などの材料で構成された膜厚２０μｍのシート上に銅配線パターンを形成し、その上にチタン酸ストロンチウムを物理的蒸着によって１μｍの厚さに形成し、更にその上に再び銅を被着して形成されており、比誘電率で高誘電率誘電体層３０の２倍、誘電体厚さで１／２０であり、高誘電率誘電体層３０の４０倍の容量密度、すなわち、約８００ｐＦ／ｍｍ２を有することを特徴とする。
【０１１９】
本実施形態の高周波電力増幅器モジュールの構造については、図１３に断面図として示した部分以外は図１に準じており、第１の実施例と重複する部分が多いので、本実施形態特有の部分のみを図１３に基づいて説明する。
【０１２０】
図１３において、基板内蔵容量極板６１ｅ、高誘電率誘電体層３０及び基板内蔵容量極板６２ｅにより基板内蔵容量が形成され、更に基板内蔵容量極板６１ｅは表面導体パターン４０ａに貫通孔５０ｗを介して接続され、基板内蔵容量極板６２ｅは裏面導体パターン４５ａに貫通孔５０ｖを介して接続されることにより直列容量を含む受動素子が形成される。
【０１２１】
表面導体パターン４０ａは受動部品１１０ｆによって接地導体７０ｈに接続され、受動部品１１０ｆは表面導体パターン４０ａと共に高周波電力増幅モジュールの入力整合回路を形成する。
【０１２２】
裏面導電層１５に形成された駆動電源端子４５ｄは、基板内蔵容量極板６４ｃに貫通孔５０ｘを介して接続され、基板内蔵容量極板６４ｃは高誘電率誘電体層３３及び接地導体面７３ｂと共に基板内蔵シャント容量を形成し、更に基板内蔵容量極板６４ｃは表面導体パターン４０ｄに貫通孔５０ｙを介して接続され、表面電極４０ｄは受動部品１１０ｃによって電極パターン４０ｂに接続され、表面電極パターン４０ｂはボンディングワイヤ１２０ｂにより半導体素子１００に接続され、電源供給配線が形成される。
【０１２３】
本実施例の受動素子内蔵基板を用いて構成した高周波電力増幅器モジュールの等価回路は図３に示す通りであるが、図３中のシャント容量１１０ｄを基板に内蔵したことが第１の実施形態と異なる。シャント容量１１０ｄは、基板内蔵容量極板６４ｃ、高誘電率誘電体層３３及び接地導体面７３ｂで構成され、８００ｐＦ／ｍｍ２の高い容量密度を有する高誘電率誘電体層３３を適用したことにより、１．２５ｍｍ２の面積で１０００ｐＦの容量を有し、２ＧＨｚで動作する高周波電力増幅器のモジュール内電源安定化のためのシャント容量として十分な容量値を持つ。
【０１２４】
本実施形態により、電源安定化のためのシャント容量をモジュールに内蔵し、モジュール上の表面実装部品を減らしてモジュールを小型化しつつモジュールの動作安定度を高く保つことが可能になる。
【０１２５】
なお、本実施例ではコレクタ側の電源安定化のためのシャント容量のみについて詳細に記述したが、ベース側の電源安定化のためのシャント容量（図３の１１０ｅ）についても同様の構成で形成することができることは明らかである。
【０１２６】
以上の各実施形態では、主として移動体通信用端末に用いられる高周波電力増幅器モジュール或いは移動体通信端末を構成する高周波回路部分に適用した場合について説明したが、本発明はそれに限定されるものではなく、高周波で動作するルータなどの回路或いはＣＰＵ（ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などに適応することが可能である。
【０１２７】
【発明の効果】
本発明によれば、寄生インダクタンスを持つ容量電極と高誘電率誘電体層とによる受動素子が多層基板に内蔵されるので、受動素子内蔵基板の小型化が可能になる。更に、受動素子が薄い高誘電率誘電体層を挟んで形成されるので受動素子内蔵基板の薄型化が可能になる。
【図面の簡単な説明】
【図１】本発明に係る受動素子内蔵基板の第１の発明の実施の形態を説明するための斜視構成図。
【図２】図１の受動素子内蔵基板をＢ−Ｂ線に沿って切断した断面図。
【図３】第１の実施形態の受動素子内蔵基板を用いて構成した高周波増幅モジュールを説明するための回路図。
【図４】第１の実施形態の受動素子内蔵基板における基板内蔵受動素子を説明するための図。
【図５】第１の実施形態の受動素子内蔵基板における基板内蔵受動素子の効果の説明するための曲線図。
【図６】図１の受動素子内蔵基板をＣ−Ｃ線に沿って切断した断面図。
【図７】本発明の第３の実施形態を説明するためのブロック図。
【図８】本発明の第３の実施形態を説明するための断面図。
【図９】本発明の第３の実施形態を説明するための回路図。
【図１０】本発明の第５の実施形態を説明するための斜視構成図。
【図１１】図１０の構造の等価回路図。
【図１２】図１１に示した等価回路の信号透過量の周波数依存性を説明するための曲線図。
【図１３】本発明の第６の実施形態を説明するための断面図。
【符号の説明】
１…高周波電力増幅器モジュール、２…送信回路、１０…表面導体層、１１，１２，１３，１４…内層導体層、１５…裏面導体層、２０〜２２…誘電体層、３０〜３３…高誘電率誘電体層、４０…表面導体パターン、４３…内層導体パターン、４５ａ…電力入力端子、４５ｂ…電力出力端子、４５ｃ…利得制御電源端子、４５ｄ…駆動電源端子、５０…貫通孔、６１〜６４…基板内蔵容量極板、７０，７２，７３，７５…接地導体、８０…基板内蔵受動素子、１００…半導体素子、１０１…トランジスタ、１０２，１１０…受動部品。
【図１】
2004363425.tif 000003
【図２】
2004363425.tif 000004
【図３】
2004363425.tif 000005
【図４】
2004363425.tif 000006
【図５】
2004363425.tif 000007
【図６】
2004363425.tif 000008
【図７】
2004363425.tif 000009
【図８】
2004363425.tif 000010
【図９】
2004363425.tif 000011
【図１０】
2004363425.tif 000012
【図１１】
2004363425.tif 000013
【図１２】
2004363425.tif 000014
【図１３】
2004363425.tif 000015