(57)【要約】【課題】高電圧側の電源を入れたまま、低電圧側の電源をオフしたときに、高電圧電源系の回路の入力が不定になっても、貫通電流を流すことがなく、消費電流を少なくする。【解決手段】低電圧電源系信号入力端子１００Ａからの入力信号をコンデンサ１０２に通し、また反転回路１０１を介してコンデンサ１０３に通すことにより、上記の入力信号の立ち下がりエッジおよび立ち上がりエッジで各々スパイク波を生成し、これらのスパイク波でデータラッチ回路１０９をセット、リセットするようにし、かつコンデンサ１０２，１０３の他端をプルアップ用のＰチャネルＭＯＳトランジスタ１０５，１０６で高電圧電源系の電圧にプルアップする。【選択図】        図１
2004363740.tif 000002
【特許請求の範囲】
【請求項１】
低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子と、
前記低電圧電源系信号入力端子に入力端子が接続された低電圧電源系の反転回路と、
前記低電圧電源系信号入力端子に一端が接続された第１のコンデンサと、
一端が高電圧電源端子に接続され他端が前記第１のコンデンサの他端に接続された第１のプルアップ抵抗と、
前記反転回路の出力端子に一端が接続された第２のコンデンサと、
一端が前記高電圧電源端子に接続され他端が前記第２のコンデンサの他端に接続された第２のプルアップ抵抗と、
前記第１のコンデンサの他端の信号が低電圧レベルになるとリセットされ、前記第２のコンデンサの他端の信号が低電圧レベルになるとセットされるデータラッチ回路と、
前記データラッチ回路の出力端子に接続された高電圧電源系信号出力端子とを備えたレベルシフタ。
【請求項２】
カソードが高電圧電源端子に接続されアノードが第１のコンデンサの他端に接続される状態に前記第１のプルアップ抵抗に並列に第１のダイオードを設け、カソードが高電圧電源端子に接続されアノードが第２のコンデンサの他端に接続される状態に前記第２のプルアップ抵抗に並列に第２のダイオードを設けた請求項１記載のレベルシフタ。
【請求項３】
低電圧電源系信号入力端子と反転回路および第１のコンデンサとの間に、リセット制御信号の入力に応答して前記低電圧電源系信号入力端子からの入力信号を反転して前記反転回路および前記第１のコンデンサの一端に与え、前記リセット制御信号の無入力時に前記低電圧電源系信号入力端子からの入力信号をそのまま通過させるリセット制御回路を設けた請求項１または２記載のレベルシフタ。
【請求項４】
低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生するリセット制御信号発生回路を設けた請求項３記載のレベルシフタ。
【請求項５】
低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子と、
前記低電圧電源系信号入力端子に入力端子が接続された低電圧電源系の反転回路と、
前記低電圧電源系信号入力端子に一端が接続された第１のコンデンサと、
一端がグランド端子に接続され他端が前記第１のコンデンサの他端に接続された第１のプルダウン抵抗と、
前記反転回路の出力端子に一端が接続された第２のコンデンサと、
一端が前記グランド端子に接続され他端が前記第２のコンデンサの他端に接続された第２のプルダウン抵抗と、
前記第１のコンデンサの他端の信号が高電圧レベルになるとセットされ、前記第２のコンデンサの他端の信号が高電圧レベルになるとリセットされるデータラッチ回路と、
前記データラッチ回路の出力端子に接続された高電圧電源系信号出力端子とを備えたレベルシフタ。
【請求項６】
アノードがグランド端子に接続されカソードが第１のコンデンサの他端に接続される状態に前記第１のプルダウン抵抗に並列に第１のダイオードを設け、アノードがグランド端子に接続されカソードが第２のコンデンサの他端に接続される状態に前記第２のプルダウン抵抗に並列に第２のダイオードを設けた請求項５記載のレベルシフタ。
【請求項７】
低電圧電源系信号入力端子と反転回路および第１のコンデンサとの間に、リセット制御信号の入力に応答して前記低電圧電源系信号入力端子からの入力信号を反転して前記反転回路および前記第１のコンデンサの一端に与え、前記リセット制御信号の無入力時に前記低電圧電源系信号入力端子からの入力信号をそのまま通過させるリセット制御回路を設けた請求項５または６記載のレベルシフタ。
【請求項８】
低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生するリセット制御信号発生回路を設けた請求項７記載のレベルシフタ。
【請求項９】
低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子と、
前記低電圧電源系信号入力端子に一端が接続されたコンデンサと、
前記コンデンサの他端に入力端子が接続された高電圧電源系の第１の反転回路と、
前記第１の反転回路の出力端子に入力端子が接続された高電圧電源系の第２の反転回路と、
ソースが高電圧電源端子に接続されゲートが前記第１の反転回路の出力端子に接続されドレインが前記コンデンサの他端に接続されたＰチャネルＭＯＳトランジスタと、
ソースがグランド端子に接続されゲートが前記第１の反転回路の出力端子に接続されドレインが前記コンデンサの他端に接続されたＮチャネルＭＯＳトランジスタと、
前記第２の反転回路の出力端子に接続された高電圧電源系信号出力端子とを備えたレベルシフタ。
【請求項１０】
低電圧電源系信号入力端子と前記コンデンサとの間に、リセット制御信号の入力に応答して前記低電圧電源系信号入力端子からの入力信号を反転して前記コンデンサの一端に与え、前記リセット制御信号の無入力時に前記低電圧電源系信号入力端子からの入力信号をそのまま通過させるリセット制御回路を設けた請求項９記載のレベルシフタ。
【請求項１１】
低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生するリセット制御信号発生回路を設けた請求項１０記載のレベルシフタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体回路装置内の電源電圧の異なる回路間でインターフェースとして使われるレベルシフタに関するものである。
【０００２】
【従来の技術】
従来、レベルシフタでは、低電圧電源側の入力信号の正転信号と反転信号をそれぞれ高電圧電源側のＮチャンネルＭＯＳトランジスタのゲートに入力して制御することにより、低電圧電源から高電圧電源へ電圧レベルをシフトする。
【０００３】
以下、この従来のレベルシフタの動作を、図７を用いて詳しく説明する。
【０００４】
図７において、４００は従来のレベルシフタである。４００Ａは低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子である。４００Ｂは高電圧電源電位とグランド電位の間でレベルが変化する出力信号が現れる高電圧電源系信号出力端子である。Ｓ４００Ａは低電圧電源振幅のレベルシフタの入力信号である。Ｓ４００Ｂは高電圧電源振幅のレベルシフタの出力信号である。
【０００５】
４０４は高電圧電源端子である。４０１，４０２は低電圧電源系の反転回路である。Ｓ４０１は反転回路４０１が出力した信号である。Ｓ４０２は反転回路４０２が出力した信号である。４０３，４０４はＮチャンネルＭＯＳトランジスタである。４０５，４０６はソースを高電圧電源端子１０４に接続したＰチャンネルＭＯＳトランジスタである。４０８はグランド端子である。
【０００６】
Ｓ４０３はＰチャンネルＭＯＳトランジスタ４０５のドレインとＮチャンネルトランジスタ４０３のドレインとの接続点の信号である。Ｓ４０４はＰチャンネルＭＯＳトランジスタ４０６のドレインとＮチャンネルトランジスタ４０４のドレインとの接続点の信号である。４０７は高電圧電源系の反転回路である。
【０００７】
以上の構成のレベルシフタの動作を、図８のタイミングチャートを参照しながら説明する。入力信号Ｓ４００ＡをタイミングＴ０で低レベルから高レベルに変化させると、信号Ｓ４０１は低レベルになり、信号Ｓ４０２は高レベルになる。したがって、ＮチャンネルＭＯＳトランジスタ４０３は信号Ｓ４０２によりオン状態になり、ＮチャンネルＭＯＳトランジスタ４０４は信号Ｓ４０１によりオフ状態になる。
【０００８】
ＮチャンネルＭＯＳトランジスタ４０３がオン状態となることにより、ＮチャネルＭＯＳトランジスタ４０３とＰチャネルＭＯＳトランジスタ４０５の接続点はグランド端子４０８と導通状態となり、信号Ｓ４０３の電圧は徐々に低レベルに変化する。タイミングＴ１で信号Ｓ４０３がＰチャンネルＭＯＳトランジスタ４０６をオン状態にすると、このときＮチャンネルＭＯＳトランジスタ４０４は信号Ｓ４０１によりオフ状態となっているので、信号Ｓ４０４は高レベルに変化する。
【０００９】
信号Ｓ４０４が高レベルに変化すると、ＰチャンネルＭＯＳトランジスタ４０５はオフ状態になり、信号Ｓ４０３は低レベルに固定される。よって、出力信号Ｓ４００Ｂは反転回路４０７により高レベルに変化する。
【００１０】
つぎに、入力信号Ｓ４００ＡをタイミングＴ２で高レベルから低レベルに変化させると、信号Ｓ４０１は高レベルになり、信号Ｓ４０２は低レベルになる。したがって、ＮチャンネルＭＯＳトランジスタ４０３は信号Ｓ４０２によりオフ状態になり、ＮチャンネルＭＯＳトランジスタ４０４は信号Ｓ４０１によりオン状態になる。
【００１１】
ＮチャンネルＭＯＳトランジスタ４０４がオン状態になることにより、ＮチャネルＭＯＳトランジスタ４０４とＰチャネルＭＯＳトランジスタ４０６の接続点はグランド端子４０８と導通状態となり、信号Ｓ４０４の電圧は徐々に低レベルに変化する。タイミングＴ３で信号Ｓ４０４がＰチャンネルＭＯＳトランジスタ４０５をオン状態にすると、このときＮチャンネルＭＯＳトランジスタ４０３は信号Ｓ４０２によりオフ状態となっているので、信号Ｓ４０３は高レベルに変化する。
【００１２】
信号Ｓ４０３が高レベルに変化すると、ＰチャンネルＭＯＳトランジスタ４０６はオフ状態になり、信号Ｓ４０４は低レベルに固定される。よって、出力信号Ｓ４００Ｂは反転回路４０７により低レベルに変化する。
【００１３】
以上の動作により、信号の電圧レベルをシフトする（例えば、特許文献１参照）。
【００１４】
【特許文献１】
特開平７−１９３４８８号公報（第２頁、第２図）
【００１５】
【発明が解決しようとする課題】
しかしながら、従来のレベルシフタでは、高電圧側の電源を入れたまま、低電圧側の電源をオフにすると、入力が不定になり、ＮチャンネルＭＯＳトランジスタ４０３，４０３とＰチャンネルトランジスタ４０５，４０６がオン状態になり、常時貫通電流が流れ、消費電流が増大するという問題がある。
【００１６】
本発明はこの問題に対して鑑みてなされたものであり、その目的とするところは、高電圧側の電源を入れたまま、低電圧側の電源をオフにしても、貫通電流を流さず、消費電流を少なくできるレベルシフタを提供することである。
【００１７】
【課題を解決するための手段】
本発明の請求項１記載のレベルシフタは、低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子と、低電圧電源系信号入力端子に入力端子が接続された低電圧電源系の反転回路と、低電圧電源系信号入力端子に一端が接続された第１のコンデンサと、一端が高電圧電源端子に接続され他端が第１のコンデンサの他端に接続された第１のプルアップ抵抗と、反転回路の出力端子に一端が接続された第２のコンデンサと、一端が高電圧電源端子に接続され他端が第２のコンデンサの他端に接続された第２のプルアップ抵抗と、第１のコンデンサの他端の信号が低電圧レベルになるとリセットされ、第２のコンデンサの他端の信号が低電圧レベルになるとセットされるデータラッチ回路と、データラッチ回路の出力端子に接続された高電圧電源系信号出力端子とを備えている。
【００１８】
この構成によれば、低電圧電源系信号入力端子からの入力信号を第１のコンデンサに通し、また反転回路を介して第２のコンデンサに通すことにより、上記の入力信号の立ち下がりエッジおよび立ち上がりエッジで各々スパイク波を生成し、これらのスパイク波でデータラッチ回路をセット、リセットするようにし、かつ第１および第２のコンデンサの他端を第１および第２のプルアップ抵抗で高電圧電源系の電圧にプルアップするようにしているので、低電圧側電源がオフされ入力が不定になっても、貫通電流が流れないようにすることができる。その結果、消費電流を少なくできる。
【００１９】
本発明の請求項２記載のレベルシフタは、請求項１記載のレベルシフタにおいて、カソードが高電圧電源端子に接続されアノードが第１のコンデンサの他端に接続される状態に第１のプルアップ抵抗に並列に第１のダイオードを設け、カソードが高電圧電源端子に接続されアノードが第２のコンデンサの他端に接続される状態に第２のプルアップ抵抗に並列に第２のダイオードを設けている。
【００２０】
この構成によれば、第１および第２のプルアップ抵抗に第１および第２のダイオードを逆並列接続しているので、第１および第２のコンデンサの他端の電圧が高電圧電源以上の電圧となることを防止することができる。その結果、半導体の保証電圧範囲内に抑えることができ半導体の破壊を防止できる。
【００２１】
本発明の請求項３記載のレベルシフタは、請求項１または２記載のレベルシフタにおいて、低電圧電源系信号入力端子と反転回路および第１のコンデンサとの間に、リセット制御信号の入力に応答して低電圧電源系信号入力端子からの入力信号を反転して反転回路および第１のコンデンサの一端に与え、リセット制御信号の無入力時に低電圧電源系信号入力端子からの入力信号をそのまま通過させるリセット制御回路を設けている。
【００２２】
この構成によれば、ノイズ等による誤動作で、低電圧電源系信号入力端子の入力信号のレベルと、高電圧電源系信号出力端子の出力信号のレベルが一致しなくなっても、リセット制御回路にリセット制御信号を入力することで、両信号を一致させることができる。
【００２３】
本発明の請求項４記載のレベルシフタは、請求項３記載のレベルシフタにおいて、低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生するリセット制御信号発生回路を設けている。
【００２４】
この構成によれば、リセット制御信号発生回路を設けたことにより、低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生することができ、低電圧電源系信号入力端子の入力信号のレベルと、高電圧電源系信号出力端子の出力信号のレベルが一致しなくなったときに、両信号を一致させることができる。
【００２５】
本発明の請求項５記載のレベルシフタは、低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子と、低電圧電源系信号入力端子に入力端子が接続された低電圧電源系の反転回路と、低電圧電源系信号入力端子に一端が接続された第１のコンデンサと、一端がグランド端子に接続され他端が第１のコンデンサの他端に接続された第１のプルダウン抵抗と、反転回路の出力端子に一端が接続された第２のコンデンサと、一端がグランド端子に接続され他端が第２のコンデンサの他端に接続された第２のプルダウン抵抗と、第１のコンデンサの他端の信号が高電圧レベルになるとセットされ、第２のコンデンサの他端の信号が高電圧レベルになるとリセットされるデータラッチ回路と、データラッチ回路の出力端子に接続された高電圧電源系信号出力端子とを備えている。
【００２６】
この構成によれば、低電圧電源系信号入力端子からの入力信号を第１のコンデンサに通し、また反転回路を介して第２のコンデンサに通すことにより、上記の入力信号の立ち下がりエッジおよび立ち上がりエッジで各々スパイク波を生成し、これらのスパイク波でデータラッチ回路をセット、リセットするようにし、かつ第１および第２のコンデンサの他端を第１および第２のプルダウン抵抗でグランド電位にプルダウンするようにしているので、低電圧側電源がオフされ入力が不定になっても、貫通電流が流れないようにすることができる。その結果、消費電流を少なくできる。
【００２７】
本発明の請求項６記載のレベルシフタは、請求項５記載のレベルシフタにおいて、アノードがグランド端子に接続されカソードが第１のコンデンサの他端に接続される状態に第１のプルダウン抵抗に並列に第１のダイオードを設け、アノードがグランド端子に接続されカソードが第２のコンデンサの他端に接続される状態に第２のプルダウン抵抗に並列に第２のダイオードを設けている。
【００２８】
この構成によれば、第１および第２のプルダウン抵抗に第１および第２のダイオードを逆並列接続しているので、第１および第２のコンデンサの他端の電圧が高電圧電源以上の電圧となることを防止することができる。その結果、半導体の保証電圧範囲内に抑えることができ半導体の破壊を防止できる。
【００２９】
本発明の請求項７記載のレベルシフタは、請求項５または６記載のレベルシフタにおいて、低電圧電源系信号入力端子と反転回路および第１のコンデンサとの間に、リセット制御信号の入力に応答して低電圧電源系信号入力端子からの入力信号を反転して反転回路および第１のコンデンサの一端に与え、リセット制御信号の無入力時に低電圧電源系信号入力端子からの入力信号をそのまま通過させるリセット制御回路を設けている。
【００３０】
この構成によれば、ノイズ等による誤動作で、低電圧電源系信号入力端子の入力信号のレベルと、高電圧電源系信号出力端子の出力信号のレベルが一致しなくなっても、リセット制御回路にリセット制御信号を入力することで、両信号を一致させることができる。
【００３１】
本発明の請求項８記載のレベルシフタは、請求項７記載のレベルシフタにおいて、低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生するリセット制御信号発生回路を設けている。
【００３２】
この構成によれば、リセット制御信号発生回路を設けたことにより、低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生することができ、低電圧電源系信号入力端子の入力信号のレベルと、高電圧電源系信号出力端子の出力信号のレベルが一致しなくなったときに、両信号を一致させることができる。
【００３３】
本発明の請求項９記載のレベルシフタは、低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子と、低電圧電源系信号入力端子に一端が接続されたコンデンサと、コンデンサの他端に入力端子が接続された高電圧電源系の第１の反転回路と、第１の反転回路の出力端子に入力端子が接続された高電圧電源系の第２の反転回路と、ソースが高電圧電源端子に接続されゲートが第１の反転回路の出力端子に接続されドレインがコンデンサの他端に接続されたＰチャネルＭＯＳトランジスタと、ソースがグランド端子に接続されゲートが第１の反転回路の出力端子に接続されドレインがコンデンサの他端に接続されたＮチャネルＭＯＳトランジスタと、第２の反転回路の出力端子に接続された高電圧電源系信号出力端子とを備えている。
【００３４】
この構成によれば、第１の反転回路とＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタとで正帰還回路を構成し、低電圧電源系信号入力端子からの入力信号の変化をコンデンサを通して正帰還回路に入力するようにしたので、ＮチャネルＭＯＳトランジスタにより正帰還回路の入力端のレベルが固定され、低電圧側電源がオフされ入力が不定になっても、貫通電流が流れないようにすることができる。その結果、消費電流を少なくできる。しかも、それを小規模な回路構成で実現できる。
【００３５】
本発明の請求項１０記載のレベルシフタは、請求項９記載のレベルシフタにおいて、低電圧電源系信号入力端子とコンデンサとの間に、リセット制御信号の入力に応答して低電圧電源系信号入力端子からの入力信号を反転してコンデンサの一端に与え、リセット制御信号の無入力時に低電圧電源系信号入力端子からの入力信号をそのまま通過させるリセット制御回路を設けている。
【００３６】
この構成によれば、ノイズ等による誤動作で、低電圧電源系信号入力端子の入力信号のレベルと、高電圧電源系信号出力端子の出力信号のレベルが一致しなくなっても、リセット制御回路にリセット制御信号を入力することで、両信号を一致させることができる。
【００３７】
本発明の請求項１１記載のレベルシフタは、請求項１０記載のレベルシフタにおいて、低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生するリセット制御信号発生回路を設けている。
【００３８】
この構成によればリセット制御信号発生回路を設けたことにより、低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生することができ、低電圧電源系信号入力端子の入力信号のレベルと、高電圧電源系信号出力端子の出力信号のレベルが一致しなくなったときに、両信号を一致させることができる。
【００３９】
ここで、リセット制御回路およびリセット制御信号発生回路を設けている理由について説明する。請求項１，２、請求項５，６、請求項９の発明は、入力信号が変化するときにのみ、信号を伝達するレベルシフタであり、電源起動時や回路内部でノイズが発生したときに、入力信号と出力信号が異なることが発生しても入力信号が変化するまでそれを出力信号に伝達できない。この問題の解決手段として、入力信号変化以外のときにおいて、レベルシフタの入力信号と出力信号が異なる場合、入力信号を変化させるリセット制御信号を発生するリセット制御信号発生回路と、リセット制御信号を入力すると入力信号を反転させるリセット制御回路と設けている。
【００４０】
上記発明での入力信号はデジタル信号であり、レベルの変化する瞬時に行われるものとする。
【００４１】
【発明の実施の形態】
以下、本発明の具体的な実施の形態を図１〜図６に従って説明する。
【００４２】
（実施の形態１）
以下に本発明の第１の実施の形態を回路図とタイミングチャートを参照しつつ、詳しく説明する。
【００４３】
図１に、第１の実施の形態のレベルシフタ１００の回路構成を示す。図１において、１００Ａは低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子である。１００Ｂは高電圧電源電位とグランド電位の間でレベルが変化する出力信号が現れる高電圧電源系信号出力端子である。Ｓ１００Ａはレベルシフタ１００の入力信号である。Ｓ１００Ｂはレベルシフタ１００の出力信号である。
【００４４】
１０１は低電圧電源系信号入力端子１００Ａに入力端子が接続された低電圧電源系の反転回路（インバータ）であり、入力信号の論理を反転する機能を有する。Ｓ１０１は反転回路１０１が出力した信号である。なお、低電圧電源系とは低電圧電源で動作していることを意味し、高電圧電源系とは高電圧電源で動作していることを意味する。
【００４５】
１０２と１０３は低電圧電源側と高電圧電源側の間にあるコンデンサであり、コンデンサ１０２は、低電圧電源系信号入力端子１００Ａに一端（低電圧電源側の端子）が接続されていて、低電圧電源系信号入力端子１００Ａからの入力信号が高レベルから低レベルに変化したときに、高電圧電源側の端子（他端）に高レベルから低レベルのスパイク波を発生する機能を有する。コンデンサ１０３は反転回路１０１の出力端子に一端（低電圧電源側の端子）が接続されていて、低電圧電源系信号入力端子１００Ａからの入力信号が低レベルから高レベルに変化したときに、高電圧電源側の端子（他端）に高レベルから低レベルのスパイク波を発生する機能を有する。
【００４６】
Ｓ１０２はコンデンサ１０２の高電圧電源側の端子の信号である。Ｓ１０３はコンデンサ１０３の高電圧電源側の端子の信号である。１０４は高電圧電源端子である。
【００４７】
１０５は、ゲートがグランド端子１１０に接続、つまりゲート電位がグランド電位に固定され、ソースが高電圧電源端子１０４に接続され、ドレインがコンデンサ１０２の他端に接続されたＰチャネルＭＯＳトランジスタであり、コンデンサ１０２の他端を高電圧電源１０４の電位に固定するプルアップ抵抗として機能する。
【００４８】
１０６は、ゲートがグランド端子１１０に接続、つまりゲート電位がグランド電位に固定され、ソースが高電圧電源端子１０４に接続され、ドレインがコンデンサ１０３の他端に接続されたＰチャネルＭＯＳトランジスタであり、コンデンサ１０３の他端を高電圧電源１０４の電位に固定するプルアップ抵抗として機能する。
【００４９】
１０７はカソードが高電圧電源端子１０４に接続されアノードがコンデンサ１０２の他端に接続される状態にＰチャネルＭＯＳトランジスタ１０５に並列に設けられたダイオードであり、コンデンサ１０２の他端が高電圧電源以上の電圧となることを防止する機能を有する。
【００５０】
１０８はカソードが高電圧電源端子１０４に接続されアノードがコンデンサ１０３の他端に接続される状態にＰチャネルＭＯＳトランジスタ１０６に並列に設けられたダイオードであり、コンデンサ１０３の他端が高電圧電源以上の電圧となることを防止する機能を有する。
【００５１】
１０９は、セット機能とリセット機能を有するデータラッチ回路であり、コンデンサ１０２の他端の信号が低電圧レベルになるとリセットされ、コンデンサ１０３の他端の信号が低電圧レベルになるとセットされる。つまり、コンデンサ１０２の発生するスパイク波の信号の低レベル受信によりリセットされ、コンデンサ１０３の発生するスパイク波の信号の低レベル受信によりセットされる。
【００５２】
以上のように構成されたレベルシフタの動作の一例を図２のタイミング図を用いて説明する。
【００５３】
タイミングＴ０において、入力信号Ｓ１００Ａが低レベルから高レベルに変化すると、信号Ｓ１０１は高レベルから低レベルに変化する。
【００５４】
信号Ｓ１０３は、信号Ｓ１０１の変化に伴い、低レベルに変化しその後ＰチャンネルＭＯＳトランジスタ１０６の作用により高レベルにもどる、スパイク波を発生する。
【００５５】
信号Ｓ１０２は、入力信号Ｓ１００Ａの変化に伴い、高電圧電源電圧以上の電圧に上昇しようとするが、ダイオード１０７に順方向電流が流れるため、高電圧電源電圧が保持される。
【００５６】
データラッチ回路１０９は、信号Ｓ１０３のスパイク波を受信し出力信号を高レジスタレベルに変化させ、したがって、高電圧電源系信号出力端子１００Ｂの出力信号Ｓ１００Ｂを高レベルに変化させる。
【００５７】
タイミングＴ１において、入力信号Ｓ１００Ａが高レベルから低レベルに変化すると、信号Ｓ１０１は低レベルから高レベルに変化する。信号Ｓ１０２は入力信号Ｓ１００Ａの変化に伴い、低レベルに変化しその後ＰチャンネルＭＯＳトランジスタ１０６の作用により高レベルにもどる、スパイク波を発生する。
【００５８】
信号Ｓ１０３は信号Ｓ１０１の変化に伴い、高電圧電源電圧以上の電圧に上昇しようとするが、ダイオード１０８に順方向電流が流れ高電圧電源電圧が保持される。
【００５９】
データラッチ回路１０９は信号Ｓ１０２のスパイク波を受信し出力信号を低レベルに変化させ、したがって高電圧電源系信号出力端子１００Ｂの出力信号Ｓ１００Ｂを低レベルに変化させる。
【００６０】
タイミングＴ３において、低電圧電源がオフされ、入力信号Ｓ１００Ａと信号Ｓ１０１とがフローティング状態になっても、ＰチャンネルＭＯＳトランジスタ１０５，１０６の作用でデータラッチ回路１０９のＭＯＳトランジスタのゲートが固定され、貫通電流は流れない。
【００６１】
以上の動作により、低電圧電源側から高電圧電源側へ信号をレベルシフトし、かつ低電圧電源がオフされても、高電圧電源系の回路に貫通電流を流さず、消費電流を少なくできるレベルシフタを実現するものである。
【００６２】
なお、上記第１の実施の形態のレベルシフタにおいては、プルアップ抵抗１０５，１０６を用いていたが、図９に示すように、プルアップ抵抗１０５，１０６の代わりにグランドに対して接続したプルダウン抵抗１１１，１１２を使用し、ダイオード１０７，１０８のカソードをコンデンサの高電圧電源側に接続しアノードをグランドに接続しなおし、データラッチ回路１０９を負論理入力にして、負論理出力にするデータラッチ回路１１３にすることにより第１の実施の形態のレベルシフタと同様の機能を満たすことができる。
【００６３】
（実施の形態２）
以下に本発明の第２の実施の形態を回路図とタイミングチャートを参照しつつ、詳しく説明する。
【００６４】
図３に、第２の実施の形態のレベルシフタ２００の回路構成を示す。図３において、２００Ａは低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子である。２００Ｂは高電圧電源電位とグランド電位の間でレベルが変化する出力信号が現れる高電圧電源系信号出力端子である。Ｓ２００Ａはレベルシフタ２００の入力信号である。Ｓ２００Ｂはレベルシフタ２００の出力信号である。
【００６５】
２０１は低電圧電源側と高電圧電源側の間にあるコンデンサであり、低電圧電源系信号入力端子２００Ａに一端（低電圧電源側の端子）が接続されていて、入力信号の変化を低電圧電源系回路から高電圧電源系回路へ伝える機能を有する。Ｓ２０１はコンデンサ２０１の高電圧電源側の端子（他端）の信号である。
【００６６】
２０４はコンデンサ２０１の他端（高電圧電源側の端子）に入力端子が接続さた高電圧電源系の反転回路（インバータ）であり、コンデンサ２０１の他端の電位を反転させる機能を有する。２０５は反転回路２０４の出力端子に入力端子が接続された高電圧電源系の反転回路（インバータ）であり、反転回路２０４の出力をさらに反転させる機能を有する。
【００６７】
Ｓ２０４は反転回路２０４の出力した信号である。２０６は高電圧電源端子である。
【００６８】
２０２はソースが高電圧電源端子２０６に接続されゲートが反転回路２０４の出力端子に接続されドレインがコンデンサ２０１の他端に接続されたＰチャンネルＭＯＳトランジスタである。このＰチャネルＭＯＳトランジスタ２０２は、低電圧電源系信号入力端子２００Ａからの入力信号が低レベルから高レベルに変化したときに、コンデンサ２０１の高電圧電源側（他端）の信号が反転回路２０４の閾値より高くなった時に、反転回路２０４の出力制御によりコンデンサ２０１の高電圧電源側を高レベルに固定する機能を有する。
【００６９】
２０３はソースがグランド端子２０７に接続されゲートが反転回路２０４の出力端子に接続されドレインがコンデンサ２０１の他端に接続されたＮチャンネルトランジスタである。このＮチャネルＭＯＳトランジスタ２０３は、低電圧電源系信号入力端子２００Ａからの入力信号が高レベルから低レベルに変化したときに、コンデンサ２０１の高電圧電源側（他端）の信号が反転回路２０４の閾値より低くなった時に、反転回路２０４の出力制御によりコンデンサ２０１の高電圧電源側を低レベルに固定する機能を有する。
【００７０】
以上のように構成されたレベルシフタの動作の一例を図４のタイミング図を用いて説明する。
【００７１】
タイミングＴ０において、入力信号Ｓ２００Ａが低レベルから高レベルに変化する。信号Ｓ２０１は入力信号Ｓ１００Ａの変化に伴い、低レベルから高レベルに変化する。信号Ｓ２０１が反転回路２０４の閾値の電圧を超えると、信号Ｓ２０４は低レベルに変化しＮチャンネルＭＯＳトランジスタ２０３をＯＦＦにし、ＰチャンネルＭＯＳトランジスタ２０２をＯＮにし、信号Ｓ２０１を高レベルに固定する。
【００７２】
信号Ｓ２０４が低レベルに変化すると、反転回路２０５により出力信号Ｓ２００Ｂを高レベルに変化させる。
【００７３】
タイミングＴ１において、入力信号Ｓ２００Ａが高レベルから低レベルに変化する。信号Ｓ２０１が反転回路２０４の閾値の電圧を下回ると、信号Ｓ２０４は高レベルに変化し、ＰチャンネルＭＯＳトランジスタ２０２をＯＦＦにし、ＮチャンネルＭＯＳトランジスタ２０３をＯＮにし、信号Ｓ２０１を低レベルに固定する。
【００７４】
信号Ｓ２０４が高レベルに変化すると、反転回路２０５により出力信号Ｓ２００Ｂを低レベルに変化させる。
【００７５】
タイミングＴ２において、低電圧電源がオフされ、入力信号Ｓ２００Ａがフローティングになっても、ＮチャンネルＭＯＳトランジスタ２０３の作用で反転回路２０４のＭＯＳトランジスタのゲートは固定され、貫通電流は流れない。
【００７６】
以上の動作により、低電圧電源側から高電圧電源側へ信号をレベルシフトし、かつ低電圧電源がオフされても、高電圧電源系の回路に貫通電流を流さず、消費電流を少なくできるレベルシフタを小規模な回路で実現するものである。
【００７７】
（実施の形態３）
以下に本発明の第３の実施の形態を回路図とタイミングチャートを参照しつつ詳しく説明する。
【００７８】
この実施の形態は、第１の実施の形態で存在していた以下のような課題を解決するものである。第１の実施の形態は、入力信号が変化するときにのみ、信号を伝達するレベルシフタの構成を開示するものであり、電源起動時や回路内部でノイズが発生したときに、入力信号と出力信号のレベルが異なることが発生することがある。このような場合において、入力信号が変化するまで、それを出力信号に伝達できず、入力信号と出力信号のレベルの不一致をただちに解消することはできない。なお、この課題は第２の実施の形態にも存在する。
【００７９】
この問題を解決するために、入力信号変化以外のときにおいて、レベルシフタの入力信号と出力信号が異なる場合、入力信号を変化させるリセット制御信号を発生するリセット制御信号発生回路と、リセット制御信号を入力すると入力信号を反転させるリセット制御回路を設けている。
【００８０】
以下、この実施の形態について詳しく説明する。
【００８１】
図５に、第３の実施の形態のレベルシフタ３００の回路構成を示す。図５においては、第１の実施の形態の回路構成に加え以下の回路を有する。３０１は低電圧電源系信号入力端子１００Ａと反転回路１０１およびコンデンサ１０２との間に設けられた低電圧電源系のイクスクルーシブオア回路からなるリセット制御回路であり、リセット制御信号Ｓ３０２の入力に応答して低電圧電源系信号入力端子１００Ａからの入力信号を反転して反転回路１０１およびコンデンサ１０２の一端に与え、リセット制御信号の無入力時に低電圧電源系信号入力端子１００Ａからの入力信号をそのまま通過させる。Ｓ３０１はイクスクルーシブオア回路３０１の出力した信号である。
【００８２】
３０２はレベルシフタ３００の入力信号Ｓ１００Ａと出力信号Ｓ１００Ｂが、一致していないときにアサート信号を出力する低電圧電源系のリセット制御信号発生回路である。つまり、このリセット制御信号発生回路３０２は、低電圧電源系信号入力端子１００Ａからの入力信号と高電圧電源系信号出力端子１００Ｂからの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生することになる。Ｓ３０２はリセット制御信号発生回路３０２の出力した信号である。
【００８３】
３０２Ａは低電圧電源系のイクスクルーシブオア回路である。Ｓ３０２Ａはイクスクルーシブオア回路３０２Ａの出力した信号である。３０２Ｂ，３０２Ｅはある一定期間信号を遅延させる低電圧電源系の遅延回路である。Ｓ３０２Ｂは遅延回路３０２Ｂの出力した信号である。３０２Ｃは低電圧電源系のイクスクルーシブノア回路である。Ｓ３０２Ｃはイクスクルーシブノア回路３０２Ｃの出力した信号である。３０２Ｄは低電圧電源系のアンド回路である。Ｓ３０２Ｄはアンド回路の出力した信号である。
【００８４】
以上のように構成されたレベルシフタの動作の一例を図６のタイミング図を用いて説明する。
【００８５】
タイミングＴ０において、信号Ｓ１０３にノイズが発生し出力信号Ｓ１００Ｂが入力信号Ｓ１００Ａと異なる高レベルに変化する。入力信号Ｓ１００Ａと出力信号Ｓ１００Ｂが異なることにより、リセット制御信号発生回路３０２の信号Ｓ３０２Ａがアサートされ、アンド回路３０２Ｄを伝わってＳ３０２Ｄがアサートされる。その後、遅延回路３０２Ｅにより一定時間おいて、タイミングＴ１でリセット制御信号Ｓ３０２がアサートされる。
【００８６】
それと同時に、イクスクルーシブオア回路３０１により、信号Ｓ３０１は高レベルに変化する。信号Ｓ３０１が変化すると、信号Ｓ３０１と遅延回路３０２Ｂにより遅延が生じた信号Ｓ３０２Ｂとでは遅延時間の間レベルが異なりイクスクルーシブノア回路３０２ＣはタイミングＴ１までネゲートを出力する。信号Ｓ３０２Ｃにより信号Ｓ３０２Ａのアサートはカットされ、信号Ｓ３０２Ｄはネゲートされる。
【００８７】
その後、遅延回路３０２Ｅにより一定時間おいて、タイミングＴ２でリセット制御信号Ｓ３０２がネゲートされる。それと同時にイクスクルーシブオア回路３０１により、信号Ｓ３０１は低レベルに変化する。信号Ｓ１０２は信号Ｓ３０１の変化に伴い、低レベルに変化しその後ＰチャンネルＭＯＳトランジスタ１０６の作用により高レベルにもどる、スパイク波を発生する。信号Ｓ１０２のスパイク波をデータラッチ回路１０９が受信し出力信号Ｓ１００Ｂを低レベルに変化させる。
【００８８】
以上の動作により、低電圧電源側から高電圧電源側へ信号をレベルシフトし、低電圧電源がオフされても、高電圧電源系の回路に貫通電流を流さず、したがって消費電流が少なく、かつ、入力信号と出力信号のレベルが異なる場合、リセット制御信号を自動的に発生させ同じ信号レベルにすることができるレベルシフタを実現するものである。
【００８９】
なお、リセット制御回路３０１およびリセット制御信号発生回路３０２の構成は、プルダウン抵抗を有する構成のレベルシフタに適用でき、さらに第２の実施の形態の構成にも適用することができる。図１０には、プルダウン抵抗を有する構成のレベルシフタにリセット制御回路３０１およびリセット制御信号発生回路３０２を適用したものを示す。図１１には、第２の実施の形態の構成に、リセット制御回路３０１およびリセット制御信号発生回路３０２を適用したものを示す。
【００９０】
【発明の効果】
本発明によれば、低電圧電源側と高電圧電源側の間にコンデンサを設け、コンデンサのカップリング動作で信号を伝達し、コンデンサの高電圧側の端子にプルアップ抵抗あるいはプルダウン抵抗で固定し、低電圧電源がオフのときでも高電圧電源系の回路のゲートは固定され貫通電流を流すことがなく、消費電流が少ないレベルシフタを提供することができる。
【００９１】
また、高電圧電源側の入力ゲートを固定するプルアップ用ＰチャネルＭＯＳトランジスタとプルダウン用のＮチャネルＭＯＳトランジスタとを入力信号の状態で導通・遮断制御することにより、小規模な回路で低電圧電源がオフのときでも高電圧電源系の回路のゲートは固定され貫通電流を流すことなく、消費電流が少ないレベルシフタを提供することができる。
【００９２】
また、入力信号と出力信号のレベルが異なる場合、リセット制御信号を入力することで同じ信号状態に戻すことができる。
【００９３】
また、リセット制御信号発生回路を設けたことにより、リセット制御信号を自動的にアサートして同じ信号状態に戻すことができ、ノイズなどにより入力信号と出力信号が異なる信号状態となったときも、自動で正常状態に戻すことを可能にし、さらに電圧電源がオフのときでも高電圧電源系の回路のゲートは固定され貫通電流を流すことなく、消費電流が少ないレベルシフタを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す回路図である。
【図２】本発明の第１の実施の形態を示すタイミングチャートである。
【図３】本発明の第２の実施の形態を示す回路図である。
【図４】本発明の第２の実施の形態を示すタイミングチャートである。
【図５】本発明の第３の実施の形態を示す回路図である。
【図６】本発明の第３の実施の形態を示すタイミングチャートである。
【図７】従来のレベルシフタの回路図である。
【図８】従来のレベルシフタのタイミングチャートである。
【図９】第１の実施の形態における他の回路例を示す回路図である。
【図１０】第１の実施の形態におけるさらに他の回路例を示す回路図である。
【図１１】第２の実施の形態における他の回路例を示す回路図である。
【符号の説明】
１００    レベルシフタ
１００Ａ    低電圧電源系信号入力端子
１００Ｂ    高電圧電源系信号出力端子
Ｓ１００Ａ    レベルシフタの入力信号
Ｓ１００Ｂ    レベルシフタの出力信号
１０１    低電圧電源系の反転回路
１０２，１０３    コンデンサ
１０４    高電圧電源
１０５，１０６    ＰチャンネルＭＯＳトランジスタ
１０７，１０８  ダイオード
１０９，１１３    データラッチ回路
２００    レベルシフタ
２００Ａ    低電圧電源系信号入力端子
２００Ｂ    高電圧電源系信号出力端子
２０１    コンデンサ
２０２    ＰチャンネルＭＯＳトランジスタ
２０３    ＮチャンネルＭＯＳトランジスタ
２０４，２０５    高電圧電源系の反転回路
３００    レベルシフタ
３０１    低電圧電源系のリセット制御回路
３０２    低電圧電源系のリセット制御信号発生回路
４００    レベルシフタ
４００Ａ    低電圧電源系信号入力端子
４００Ｂ    高電圧電源系信号出力端子
４０１，４０２    低電圧電源系の反転回路
４０３，４０４    ＮチャンネルＭＯＳトランジスタ
４０５，４０６    ＰチャンネルＭＯＳトランジスタ
４０７    高電圧電源系の反転回路
【図１】
2004363740.tif 000003
【図２】
2004363740.tif 000004
【図３】
2004363740.tif 000005
【図４】
2004363740.tif 000006
【図５】
2004363740.tif 000007
【図６】
2004363740.tif 000008
【図７】
2004363740.tif 000009
【図８】
2004363740.tif 000010
【図９】
2004363740.tif 000011
【図１０】
2004363740.tif 000012
【図１１】
2004363740.tif 000013