(57)【要約】　　　（修正有）【課題】半導体装置内で発生した熱を半導体装置外へ伝達しないと半導体装置の破壊を招く。チップ面積の増大によるコストの上昇を伴うことなく、放熱層を設けることを課題とする。【解決手段】上層配線層１１と下層配線層２の間に放熱層７を設ける。その際に上下の配線層を電気的に接続するコンタクト接続部を構成する第２導電性材料層１０及びエッチングマスクの影になり放熱層が成膜されない部分１２を避けるように放熱層を設ける。【選択図】　図１
2004140180.tif 000002
【特許請求の範囲】
【請求項１】
第１配線層を覆う第１絶縁層上に犠牲層と絶縁物層を順次形成する工程と、
前記絶縁物層と犠牲層とを所定の形状にパターニングする工程と、
前記絶縁物層をマスクとして犠牲層を等方的にエッチングする工程と、
全面に所定の厚みの絶縁膜を形成する工程と、
前記絶縁膜上に第１導電性材料層を等方的に形成することで放熱層をマスクレスで形成する工程と、
全面に第２絶縁層を形成し、次いで第２絶縁層を犠牲層の上面が露出するまで化学機械研磨して平坦化する工程と、
犠牲層を除去し、形成された孔を導電性材料で埋め込んで第２導電性材料層を形成する工程と
第２導電性材料層上に第２配線層を形成する工程
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記犠牲層が、チタン層であることを特徴とする請求項１の半導体装置の製造方法。
【請求項３】
絶縁膜及び第１導電性材料層の形成を所定回繰り返すことで、第１配線層と第２配線層間に所定数の放熱層を形成することを特徴とする請求項１又は２の半導体装置の製造方法。
【請求項４】
放熱層が、半導体装置の回路動作に対して直接関与しないことを特徴とする請求項１〜３のいずれか１つの半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか１つの方法により形成された半導体装置であり、第１配線層と第２配線層間の絶縁層に、少なくとも１層以上の放熱層を備えることを特徴とする半導体装置。
【請求項６】
放熱層が、半導体装置の側面に設けられた導電性材料層と接続していることを特徴とする請求項５の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関する。更に詳しくは、本発明は、半導体装置の放熱を効率よく行ないうる半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
半導体装置は、微細化による電流密度の増加、動作速度の上昇等により動作時の温度が上昇しやすくなっている。この温度上昇を放置すると半導体装置の寿命を劣化させてしまう。温度上昇を防ぐため、半導体装置を取り付ける基板やその周辺部材に冷却機能をもたせることが一般的に行なわれている。
半導体装置内部の熱をそれが取り付けられている基板まで取り出す方法が、特開平９−２１３６９６号公報（特許文献１）に記載されている。この方法は半導体装置の配線層に放熱用配線部分を設けるものである。以下、図７（ａ）及び（ｂ）を用いて説明する。図７（ａ）は従来技術の断面図、図７（ｂ）は上面図である。２９は素子形成層、３０は絶縁層、３１は配線層、３２は放熱部に接続された配線、３３は放熱部を意味する。動作中に発生した熱は放熱部３３、放熱部に接続された配線３２により主に吸収され、配線３２を伝って半導体装置の外部に放出される。
【０００３】
【特許文献１】
特開平９−２１３６９６号公報
【０００４】
【発明が解決しようとする課題】
上記技術は、配線層内に回路的動作に無関係な配線部分、すなわち放熱部３３があり、その存在によりチップの面積が増大してしまう。チップの面積が増大するとウエハ１枚あたり製造できるチップ数が減少し、チップ１個あたりのコストが大きくなる。そのためチップの面積が決められているデバイスでは、上記技術では十分な放熱部面積がえられず、放熱能力が不十分になる可能性がある。
【０００５】
【課題を解決するための手段】
本発明の発明者は、配線層間に放熱層を設けることで、半導体装置の上面に平行な放熱層の面積を大きくすることができ、その結果、チップ面積を増大させずに、大きな放熱効果が得られることを見い出し本発明に至った。
かくして本発明によれば、第１配線層を覆う第１絶縁層上に犠牲層と絶縁物層を順次形成する工程と、
前記絶縁物層と犠牲層とを所定の形状にパターニングする工程と、
前記絶縁物層をマスクとして犠牲層を等方的にエッチングする工程と、
全面に所定の厚みの絶縁膜を形成する工程と、
前記絶縁膜上に第１導電性材料層を等方的に形成することで放熱層をマスクレスで形成する工程と、
全面に第２絶縁層を形成し、次いで第２絶縁層を犠牲層の上面が露出するまで化学機械研磨して平坦化する工程と、
犠牲層を除去し、形成された孔を導電性材料で埋め込んで第２導電性材料層を形成する工程と
第２導電性材料層上に第２配線層を形成する工程
を含むことを特徴とする半導体装置の製造方法が提供される。
更に、本発明によれば、上記方法により形成された半導体装置であり、第１配線層と第２配線層間の絶縁層に、少なくとも１層以上の放熱層を備えることを特徴とする半導体装置が提供される。
【０００６】
【発明の実施の形態】
第１配線層を覆う第１絶縁層上に犠牲層と絶縁物層が順次形成される。
第１配線層は、特に限定されず、基板上に形成された半導体素子を構成する電極や不純物拡散層、基板（半導体素子が形成されていてもいなくてもよい）上に絶縁膜を介して形成された配線層等が挙げられる。第１配線層を構成する材料は、特に限定されず、公知の材料をいずれも使用することができる。例えば、アルミニウム、銅等の金属、シリコン、高融点金属（チタン、タングステン等）のシリサイドが挙げられる。基板としては、シリコン、ＡｓＧｅ等の半導体基板、ガラス基板、プラスチック基板等が挙げられる。絶縁膜は、特に限定されず、当該分野で公知の材料からなる膜をいずれも使用できる。
【０００７】
第１絶縁層及び絶縁物層は、特に限定されず、公知の材料からなる層をいずれも使用できる。例えば、シリコン酸化層、シリコン窒化層、ＳＯＧ層、ＰＳＧ層、ＢＰＳＧ層、これらの積層体等が挙げられる。これら層の形成方法は、蒸着、熱酸化、ＣＶＤ法等の公知の方法が挙げられる。
犠牲層は、除去する際に第１、第２絶縁層に対して選択比が得られるものであれば、特に限定されず、公知の材料からなる層をいずれも使用できる。例えば、アルミニウム、銅、チタン等の金属、シリコン、高融点金属（チタン、タングステン等）のシリサイドが挙げられる。犠牲層の形成方法は、スパッタ、蒸着、ＣＶＤ法等の公知の方法が挙げられる。
次に、絶縁物層と犠牲層とが、所定の形状にパターニングされる。
所定の形状は、以降の犠牲層を等方的にエッチングする工程において、犠牲層が少なくとも残存することができる形状であれば特に限定されない。パターニング法としては、マスクを使用した等方性又は異方性エッチング法が挙げられる。
次に、絶縁物層をマスクとして犠牲層が、等方的にエッチングされる。
このエッチングにより犠牲層の幅が減少する。エッチング量は、３０ｎｍ以上はあることが好ましい。
【０００８】
次に、全面に所定の厚みの絶縁膜を形成する。
絶縁膜は、特に限定されず、公知の材料からなる層をいずれも使用できる。例えば、シリコン酸化層、シリコン窒化層、ＳＯＧ層、ＰＳＧ層、ＢＰＳＧ層、これらの積層体等が挙げられる。これら層の形成方法は、蒸着、熱酸化、ＣＶＤ法等の公知の方法が挙げられる。
絶縁膜の厚さは、放熱層形成時に自己整合的に放熱層を形成することができさえすれば、特に限定されない。
次に、絶縁膜上に第１導電性材料層を異方性の方法で形成することで放熱層をマスクレスで形成する。
上記工程により、犠牲層が絶縁物層より幅が狭いため、放熱層を犠牲層から一定の間隔を置いてマスクレスで自己整合的に形成することができる。
第１導電性材料層としては、特に限定されず、公知の材料からなる層をいずれも使用できる。例えば、アルミニウム、銅等の金属、シリコン、高融点金属（チタン、タングステン等）のシリサイドが挙げられる。第１導電性材料層の形成方法は、異方性であれば特に限定されず、蒸着、ＣＶＤ法等の公知の方法が挙げられる。
【０００９】
ここで、犠牲層と絶縁物層の形成及びパターニング、絶縁物層の等方性エッチング、絶縁膜及び第１導電性材料層の形成を繰り返せば、所望数の放熱層を形成することができる。絶縁膜は熱伝導性が低いため放熱しにくいが、放熱層を２層以上とすることで、上下の配線層に近い位置に各々設けることができるので、より効率よく放熱させることができる。
また、放熱層は、半導体装置の回路動作に対して直接関与してもしなくてもよい。
次に、全面に第２絶縁層を形成し、次いで第２絶縁層を犠牲層の上面が露出するまで化学機械研磨して平坦化する。
第２絶縁層は、特に限定されず、公知の材料からなる層をいずれも使用できる。例えば、シリコン酸化層、シリコン窒化層、ＳＯＧ層、ＰＳＧ層、ＢＰＳＧ層、これらの積層体等が挙げられる。第２絶縁層の形成方法は、蒸着、熱酸化、ＣＶＤ法等の公知の方法が挙げられる。
次に、犠牲層を除去し、形成された孔を導電性材料で埋め込んで第２導電性材料層を形成する。
【００１０】
犠牲層の除去方法は、エッチング法のような公知の方法がいずれも使用することができる。第２導電性材料層を構成する材料は、特に限定されず、公知の材料からなる層をいずれも使用できる。例えば、アルミニウム、銅等の金属、シリコン、高融点金属（チタン、タングステン等）のシリサイドが挙げられる。第２導電性材料層の形成方法は、異方性であれば特に限定されず、蒸着、ＣＶＤ法等の公知の方法が挙げられる。
最後に、第２導電性材料層上に第２配線層を形成することで本発明の半導体装置を製造することができる。
【００１１】
第２配線層を構成する材料は、特に限定されず、公知の材料からなる層をいずれも使用できる。例えば、アルミニウム、銅等の金属、シリコン、高融点金属（チタン、タングステン等）のシリサイドが挙げられる。配線層の形成方法は、異方性であれば特に限定されず、蒸着、ＣＶＤ法等の公知の方法が挙げられる。
第２配線層にはダマシン構造を用いてもよい。ダマシン構造は、配線材料として銅のようにエッチングが困難だが優れた電気特性、例えば低比抵抗、高マイグレーション耐性の材料を使用する場合に好適に使用できる。
上記方法によれば放熱層は、コンタクト接続部により電気的に接続されている上下２層の配線層間に形成される。また、平面的にみるとコンタクト接続部とその近傍以外のほとんどの領域に放熱層が広がっている。
【００１２】
通常の半導体装置では配線層と絶縁層が交互に設けられているが、全ての絶縁層に放熱層が設けられていなくてもよい。配線層の加熱は電流の流れ方や配線構造等によりその部位が決まるものであるから、作製される半導体装置の構造次第でどの部分の加熱が問題になるかはさまざまである。従って、製造コスト等との兼ね合いで放熱層の配置を考慮すればよい。
更に、放熱層は、半導体装置の側面に設けられた導電性材料層と接続していることが好ましい。この接続により、より効率的に放熱を行なうことができる。導電性材料層を構成する材料は、特に限定されず、アルミニウム、銅、鉄等の金属が挙げられる。
以下、より具体的な実施の形態により本発明を説明するが、本発明はこれら実施の形態に限定されるものではない。
【００１３】
（実施の形態１）
本発明の実施の形態の１番目の例を図１を用いて説明する。図１（ａ）〜（ｋ）は半導体装置の製造方法の概略工程断面図である。図１（ａ）はトランジスター等の素子を形成する層の作製を終わった状態又はその上に絶縁層（第１絶縁層）や１層以上の配線層（第１配線層）を設けた状態である。１はそのような素子、絶縁層又は配線層を設けたシリコン基板を表す。２は素子形成層又は配線層の導電性部分である。以下の説明ではこの導電性部分を下層配線層と呼ぶことがある。最終的にはこの部分が回路的動作をするために必要なコンタクト接続部が設けられ、かつコンタクト接続部とその近傍以外には上下の配線層間に放熱層が設けられる状態になる。
【００１４】
図１（ｂ）は、図１（ａ）の状態の上に犠牲層３を設け、エッチングマスク（絶縁物層）４を設けた状態である。４は成膜後にその上にフォトレジストを塗布、露光してパターニングした後、これをマスクとしてエッチングする方法によって形成する。
犠牲層３の材質は本実施の形態ではチタンであるが、本作製方法において必要な加工性を満たすものであればなんでもよい。犠牲層３はマグネトロンスパッタ法により成膜した。膜厚は約１μｍである。犠牲層３に導電性材料を用いれば最終的にそのままコンタクト接続部の材料として用いることも可能である。そうでないならば接続部材料としての性質と犠牲層としての性質を同時に満たす必要はない。したがって、犠牲層３には絶縁物等なにを用いてもよい。
４にはシリコン窒化膜を用いたが、これも本エッチングに適したパターニング材料ならなんでもよい。シリコン窒化膜はＣＶＤ法により成膜した。膜厚は０．３μｍである。
【００１５】
図１（ｃ）は、エッチングマスク４を用いて犠牲層３をエッチングした状態である。エッチングされた犠牲層を５で表した。エッチングは塩素を使用して行なった。
図１（ｄ）は、エッチングされた犠牲層５をエッチングマスク４をつけたまま等方的にエッチングしサイドエッチを生じさせた状態である。エッチングには塩素、６フッ化硫黄、酸素の混合ガスを使用した。サイドエッチ量は０．１μｍとした。
図１（ｅ）は、ＣＶＤ法によりシリコン酸化層からなる絶縁膜６を設けた状態である。絶縁膜６の膜厚は０．４μｍである。
図１（ｆ）は、放熱層７を形成した状態を表す。放熱層７の材料としてはチタン（第１導電性材料）を用いた。成膜方法はコリメーションスパッタ法を用いた。この場合、膜成分となるチタンは基板に対して垂直に近い角度で到達するため、エッチングマスク４の影になっている部分には成膜が行なわれない。放熱層の膜厚は０．３μｍである。
【００１６】
図１（ｇ）は、シリコン酸化層からなる第２絶縁層８を設けた状態である。膜厚は１．２μｍである。成膜はＣＶＤ法を用いて行なった。
図１（ｈ）は、図１（ｇ）の図中の破線９の部分までＣＭＰ（化学機械研磨）法を用いて第２絶縁層８を研磨した状態である。その後で犠牲層５を硫酸過水を用いて除去した。
図１（ｉ）は、犠牲層５を除去した部分にコンタクト接続材料（導電性材料）を埋め込んで第２導電性材料層１０を形成した状態である。埋め込み部分は図中では簡略化して表しているが通常の半導体プロセスでよく用いられる方法であるところのチタン、窒化チタン、タングステンをこの順に埋め込んだ多層構造である。多層膜構成材料の接続部からはみ出した部分はエッチバックにより除去した。エッチバックの代わりにＣＭＰ法を用いてもよい。
【００１７】
図１（ｊ）は、接続部の上に上層配線層（第２配線層）１１を設けた状態である。このようにして下層配線層２と上層配線層１１の間にコンタクト接続部を避けて放熱層７を設けることができた。
図１（ｋ）は、図１（ｉ）の状態を上から見たものである。１２は絶縁膜のコンタクト接続部近傍部分であり、図１（ｆ）においてエッチングマスク４の影になって放熱層７になるチタンが成膜されない部分である。図中の１０と１２で表される部分以外は放熱層７が設けられている。ただし、図１（ｉ）の状態を実際に上から見ても絶縁層があるため放熱層７は見ることができない。
なお、本実施の形態により半導体装置の外部まで取り出された熱を半導体装置を取り付けた基板まで引き出す部分に関しては実施の形態５として別に述べる。
【００１８】
（実施の形態２）
本発明の実施の形態の２番目の例を図２（ａ）〜（ｃ）を用いて説明する。図２（ａ）〜（ｃ）は半導体装置の製造方法の概略工程断面図である。本実施の形態は上下の配線層の間に２層以上の放熱層を設ける場合である。
図２（ａ）は、図１の（ｆ）で表される状態の後で、更にシリコン酸化層１３を設けた状態である。シリコン酸化層１３はＣＶＤ法により成膜した。
図２（ｂ）は、第２の放熱層１４を成膜した状態である。材料と成膜方法は図１（ｆ）と同じである。図２（ｃ）は、図１（ｇ）から図１（ｊ）に相当する工程を行なった後の状態である。１５は放熱層である。図２（ａ）と（ｂ）にあたる工程を更に１回繰り返し、合計３層の放熱層を設けた場合を表している。すなわち図２（ａ）と（ｂ）の工程を繰り返すことで放熱層を複数設けることができる。なお、図２（ｃ）においては４回に分けて成膜されたシリコン酸化層は図中では区別しないで１つの領域で表している。
【００１９】
（実施の形態３）
本発明の実施の形態の３番目の例を図３を用いて説明する。図３は本発明の３番目の実施の形態により作製された半導体装置の概略断面図である。１６は放熱層、１７は放熱層を含む絶縁層、１８は放熱層を含まない絶縁層を意味する。放熱層を含む絶縁層１８にコンタクト接続部を設ける場合は、本発明の方法を使用する必要はなく、通常行なわれている方法でよい。すなわち絶縁層を全面に設けた後にフォトリソグラフィーを用いてコンタクト孔を設け、接続用導電体を埋め込む方法を用いてもよい。図３においては各工程で設けられたシリコン酸化層の部分は区別しないで１つの領域で表している。
【００２０】
（実施の形態４）
本発明の実施の形態の４番目の例を図４（ａ）〜（ｃ）及び５（ａ）と（ｂ）を用いて説明する。配線層をダマシン構造にする場合である。図４（ａ）〜（ｃ）及び５（ａ）と（ｂ）は、半導体装置の製造方法の概略工程断面図である。
まず、図４（ａ）〜（ｃ）について説明する。図４（ａ）は、図１（ｉ）の工程を終了した状態の上に、絶縁膜１９を成膜した状態である。図４（ｂ）は、配線を形成するための溝２０を形成した状態である。この加工は通常のフォトリソグラフィーとエッチングを組み合わせることで行なう。図４（ｃ）は、配線材料を埋め込んだ後にＣＭＰにより研磨した後の状態である。２１は形成された配線層を表す。配線材料は窒化チタンと銅の積層構造を使用した。窒化チタンはＣＶＤ法により形成し、銅はメッキ法により形成した。
【００２１】
次に、図５（ａ）と（ｂ）について説明する。図５（ａ）は、図４（ｂ）の状態で犠牲層５を除去した状態である。すなわち、図１（ｈ）の工程で犠牲層５を除去しないでおき、図４（ｂ）の状態で除去する。２２は犠牲層が除去されてできたコンタクト孔である。配線溝部２３と連なっている。図５（ｂ）は、コンタクト孔２２と配線溝部２３に導電部２４を設けた状態である。２４は窒化チタンと銅の積層構造を使用した。窒化チタンはＣＶＤ法により形成し、銅はメッキ法により形成した。窒化チタンはバリア層である。図５（ｂ）においては各工程で形成された酸化膜の部分は図中では１領域にして区別しないで表している。
【００２２】
（実施の形態５）
本発明の実施の形態の５番目の例を図６を用いて説明する。図６は実施の形態１〜４の半導体装置を基板に取り付け、半導体装置外に放熱層を引き出している状態である。２５は基板、２６は絶縁層、２７は放熱層、２８は放熱層の引き出し部を意味する。
本実施の形態では素子形成層の上に、放熱層を含んだ絶縁層と配線層を１つ以上繰り返し作成していく。これは半導体装置の製造方法としては一般的なものである。配線層のチップ端部は絶縁膜に覆われており外部に露出しないのでここでは絶縁層に含めて省略している。そこで図１（ｋ）までの工程で作製されたものとしてここでは素子形成層、放熱層、絶縁層を記し、配線層は省いている。
【００２３】
図１（ｋ）までの加工を終了したウエハからチップをダイサーにより切り出し、その側面に放熱層引き出し部２８を設けた。２８はチップの側面からチタンをスパッタすることで作製した。２８はチップを取り付ける基板（兼ヒートシンク）２５に接続した。このように側面を放熱層引き出し部２８で覆い放熱性を高めた。この後、半導体装置上面にあるボンディングパッドにボンディングワイヤーを取り付けて配線を行なったが一般的な方法なのでここでは省略している。半導体装置の動作時に、基板２５は電気的に接地されているか又は一定電位に保つ等半導体装置の回路的動作に適する状態になっている。
実施の形態１の方法で６層配線のＬＳＩと放熱層を含まないＬＳＩを作製し、これらを実施の形態５の方法で基板に取り付けＬＳＩの寿命評価を行なった。ＬＳＩは、本発明を適用したものとしていないもので同じものを使用した。配線パターン、絶縁膜厚等も全く同じである。６層の全てに本発明を適用したところ、そうでないものに比較して寿命が約３倍になっていることが確認できた。
【００２４】
【発明の効果】
本発明により、動作中に半導体装置から発生する熱を効率的に半導体装置外に放出することが可能になる。半導体装置面積を増大せず、フォトリソグラフィー工程を増やさずに上記放熱を達成できるためコストの増大を生じない。
【図面の簡単な説明】
【図１】本発明の１番目の実施の形態を表す概略図である。
【図２】本発明の２番目の実施の形態を表す概略図である。
【図３】本発明の３番目の実施の形態を表す概略図である。
【図４】本発明の４番目の実施の形態を表す概略図である。
【図５】本発明の４番目の実施の形態を表す概略図である。
【図６】本発明の５番目の実施の形態を表す概略図である。
【図７】従来技術を表す概略図である。
【符号の説明】
１　シリコン基板
２　導電性部分
３　犠牲層
４　エッチングマスク
５　エッチングされた犠牲層
６、１９　絶縁膜
７、１５、１６、２７　放熱層
８　第２絶縁層
９　ＣＭＰでの研磨位置を表す補助線
１０　第２導電性材料層
１１　上層配線層
１２　エッチングマスク４の影になり放熱層７が成膜されない部分
１３　シリコン酸化層
１４　第２の放熱層
１７　放熱層を含む絶縁層
１８　放熱層を含まない絶縁層
２０　配線を形成するための溝
２１、３１　配線層
２２　コンタクト孔
２３　配線溝部
２４　導電部
２５　基板
２６、３０　絶縁層
２８　放熱層引き出し部
２９　素子形成層
３２　放熱部に接続された配線
３３　放熱部
【図１】
2004140180.tif 000003
【図２】
2004140180.tif 000004
【図３】
2004140180.tif 000005
【図４】
2004140180.tif 000006
【図５】
2004140180.tif 000007
【図６】
2004140180.tif 000008
【図７】
2004140180.tif 000009