(57)【要約】【課題】ＬＤ駆動回路の立ち上がり時間と立ち下がり時間との非対称性を改善するとともに、バイアス回路に伴なう通過帯域のリップルを改善し、光出力波形の品質を向上する。【解決手段】光半導体素子２０の一端に接続され、この光半導体素子２０に電気信号を供給する第１の導体線路と、光半導体素子２０の他端に接続され、この光半導体素子２０に電気信号を供給する第２の導体線路と、光半導体素子２０の一端に接続され、高周波の電気信号を遮断する第１のインダクタンス素子２１ａと、光半導体素子２０の他端に接続され、高周波の電気信号を遮断する第２のインダクタンス素子２１ｂとを備え、第１、第２の導体線路が差動線路を成す。【選択図】　　　図１
2004047832.tif 000002
【特許請求の範囲】
【請求項１】
光半導体素子と、
前記光半導体素子の有する一対の電極の一方に接続され、この光半導体素子に電気信号を供給する第１の導体線路と、
前記光半導体素子の有する一対の電極の他方に接続され、この光半導体素子に電気信号を供給する第２の導体線路と、
前記光半導体素子の一方の電極と前記第１の導体線路とに接続された第１のインダクタンス素子と、
前記光半導体素子の他方の電極と前記第２の導体線路とに接続された第２のインダクタンス素子と、
を備え、
前記第１、第２の導体線路は、一対の差動線路を成す光半導体装置。
【請求項２】
光半導体素子と、
前記光半導体素子の有する一対の電極の一方に電気信号を供給する第１の差動入力端子と、
前記光半導体素子の有する一対の電極の他方に、前記第１の差動入力端子と逆相の電気信号を供給する第２の差動入力端子と、
前記光半導体素子の一方の電極と前記第１の導体線路とに接続され、高周波の前記電気信号を遮断する第１のインダクタンス素子と、
前記光半導体素子の他方の電極と前記第２の導体線路とに接続され、高周波の前記電気信号を遮断する第２のインダクタンス素子と、
を備えた光半導体装置。
【請求項３】
光半導体素子と、
前記光半導体素子の有する一対の電極の一方および他方に、夫々一方の端子および他方の端子が接続され、この光半導体素子に電気信号を供給する一対の差動増幅器と、
前記光半導体素子の一方の電極に接続され、高周波の前記電気信号を遮断する第１のインダクタンス素子と、
前記光半導体素子の他方の電極に接続され、高周波の前記電気信号を遮断する第２のインダクタンス素子と、
を備えた光半導体装置。
【請求項４】
前記光半導体素子の一方の電極および他方の電極に、夫々接続され、前記電気信号をこの光半導体素子に導く一対の整合抵抗をさらに備えることを特徴とする請求項１〜３の何れか一つに記載の光半導体装置。
【請求項５】
前記第１のインダクタンス素子とこの第１のインダクタンス素子に並列接続された第１の抵抗とを有する第１のバイアス回路と、
前記第２のインダクタンス素子とこの第２のインダクタンス素子に並列接続された第２の抵抗とを有する第２のバイアス回路と、
を備えることを特徴とする請求項１〜４の何れか一つに記載の光半導体装置。
【請求項６】
前記第１および第２の導体線路と前記一対の整合抵抗との間に、少なくともディジタル信号の最大繰り返し周波数よりも高い周波数を遮断するフィルタを備えることを特徴とする請求項１〜３の何れか一つに記載の光半導体装置。
【請求項７】
前記フィルタは、前記第１および第２の導体線路に対して交差する複数の導体が櫛型状に形成された第１および第２の導体フィンガー部を夫々備え、前記第１の導体フィンガー部と前記第２の導体フィンガー部とが交互に配置されていることを特徴とする請求項６に記載の光半導体装置。
【請求項８】
前記第１および第２の導体線路を収納するパッケージと、
前記光半導体素子の出射光を集光するレンズと、
光ファイバを保持する光ファイバ保持部材と、
を備えることを特徴とする請求項１〜７に記載の光半導体装置。
【請求項９】
前記第１および第２のインダクタンス素子が空芯コイルであることを特徴とする請求項１〜８の何れか一つに記載の光半導体装置。
【請求項１０】
前記光半導体素子は、半導体レーザダイオードであることを特徴とする請求項１〜９の何れか一つに記載の光半導体装置。
【請求項１１】
光半導体素子と、
前記光半導体素子の一対の電極に夫々接続され、この光半導体素子に差動信号を供給する第１、第２の導体線路と、
前記第１の導体線路と前記光半導体素子の一方の電極とに電気的に接続される第１の端子と、
前記第２の導体線路と前記光半導体素子の他方の電極とに電気的に接続される第２の端子と、
を備え、
前記第１、第２の端子は夫々、高周波を遮断するバイアス回路に接続される光半導体装置。
【請求項１２】
光半導体素子と、
前記光半導体素子の一対の電極の一方に一端が接続され、この光半導体素子に電気信号を供給する第１の導体線路と、
前記光半導体素子の一対の電極の他方に一端が接続され、この光半導体素子に電気信号を供給する第２の導体線路と、
前記光半導体素子の一方の電極と前記第１の導体線路とに接続される第１のインダクタンス素子と、
前記光半導体素子の他方の電極と前記第２の導体線路とに接続される第２のインダクタンス素子と、
を備え、
前記光半導体素子がプシュ・プル動作により駆動される光半導体装置。
【請求項１３】
少なくとも２つのバイアス回路のインピーダンスを非対称にしたことを特徴とする請求項１〜１１の何れか一つに記載の光半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電気信号に基づいて変調された光信号を出力する光半導体素子を備えた光半導体装置に関するものである。
【０００２】
【従来の技術】
図１８は、従来の単相給電方式による光半導体装置の一例を示す回路図である。このような回路に類似した回路として、例えば特開平９−２００１５０号公報や、特開平８−１７２４０１号公報などに記載されたものがある。
【０００３】
図１８に示す光半導体装置は、半導体レーザダイオード素子３１０（以下ＬＤと称する）を駆動するＬＤ駆動回路２００が、ＬＤモジュール３００と接続される。ＬＤ３１０の発光出力は、光ファイバ３１６から出力されるようになっている。差動増幅器を構成する差動トランジスタ２０２および２０３は、トランジスタ２０４によって定電流駆動され、相補形式のデータ入力信号（正相信号／逆相信号）が与えられて、正相信号を出力する。差動トランジスタ２０２のコレクタは接地される。差動トランジスタ２０３のコレクタはダンピング抵抗３０９の一端に接続され、ダンピング抵抗３０９の他端がＬＤ３１０の一方の電極（カソード）に接続される。また、ＬＤ３１０のカソードは、高周波に対するインピーダンスが大きいチップインダクタなどのインダクタンス素子３１１の一端に接続される。インダクタンス素子３１１の他端は、ＬＤ３１０にバイアス電流を供給する定電流源３１４に接続される。インダクタンス素子３１１はＬＤモジュール３００のバイアス回路を構成する。
【０００４】
図１９は、図１８のＬＤ駆動回路２００に示すような回路から出力される電気信号波形のアイパターンの一例を示す図である。なお、この例で示すＬＤ駆動回路では、回路の低消費電力化を図るため、シリコン・ゲルマニウムの半導体を用いている。
【０００５】
このＬＤ駆動回路は、図１８に示すように負電圧で駆動される場合、光信号パルスの立ち上がり部に対応する電気信号パルスの立ち上がり部は下に向かう部分であり、逆に立ち下がり部は上に向かう部分である。図１９に示すように、立ち下がり時間Ｔｆが立ち上がり時間Ｔｒに比較して略４０％長くなっている。
【０００６】
図２０は、図１９に示すような信号波形の電気信号を出力するＬＤ駆動回路を用いて、図１８のＬＤモジュールから出力される光信号波形（光出力波形）のアイパターンの一例を示す図である。これは様々なパターンの光信号波形を光−電気変換した後で、帯域フィルタを通し、その電気信号を重ね書きしたものであり、上の部分がマーク側（発光）であり、横軸は時間を示している。また、同図には、アイマスク領域（信号の劣化を判定するための指標でありアイパターンが入ってはいけない領域）も併せて示している。
【０００７】
このアイマスク領域で示されるアイマスク規定は、信号波形の性能を見る指標である。信号波形（アイパターン）とアイマスク領域との隙間（アイマスクマージン）が大きいほど、光受信器で信号を受けたときに良好な受信感度特性が得られる。換言すれば、より微弱なパワーの光信号でもエラーが生じにくくなり、良好な伝送特性が得られることになる。
【０００８】
つまり、光半導体装置から出力された光信号を受信し、電気信号に変換して信号の再生を行う際に、低い誤り率の信号を得るためには、アイパターンがアイマスク領域に入らないようにすることが必要である。
【０００９】
しかしながら、例えば、１０Ｇｂ／ｓ以上の変調信号の伝送を行う際に、図１８に示すようにＬＤモジュールの光出力波形が顕著に劣化する。図２０に示す波形から分かるように、中央部の左上付近（図中Ｗ１に示す立ち上がりの部分）ではアイマスク規定に対する余裕があるが、中央部の右上付近（図中Ｗ２に示す立ち上がりの部分）ではアイマスクマージンが極めて小さくなり、アイマスク規定に対する余裕が全くなくなっている。したがって、例えば周囲温度が上昇すれば光半導体の緩和振動周波数が下がり、信号波形が中央部の右上のアイマスクを満足できないという問題が発生する。
【００１０】
このように、図１８に示す従来の光半導体装置では、図２０に示すように、アイマスク規定に対するアイマスクマージンが低下している。
【００１１】
このアイマスクマージンの低下の原因は、低周波域から高周波域に渡って広帯域に光変調するパルス強度変調方式の場合において、上述したような電気信号パルスの立下がり時間が遅く、ＬＤモジュール３００に入力される電気信号の非対称性により、アイパターンの余裕度であるアイマスクマージンが小さくなるので、結果として、出力される光信号の伝送特性が劣化することに一因がある。
【００１２】
また、図１８に示すＬＤ駆動回路２００とＬＤモジュール３００の間の信号伝送路Ｐを、マイクロストリップ線路のような分布定数回路で構成し、この分布定数回路からＬＤモジュール３００を見たときの、周波数応答特性のグラフを図２１に示す。同図から、遮断周波数（ピークから３ｄＢ下がるところ）が約８．８ＧＨｚであり、１０ＧＨｚ付近に急峻な落ち込みがあることが分かる。この急峻な落ち込みが存在するのは、つぎの理由によるものである。
【００１３】
１０ＧＨｚ付近のような高周波数域では、図１４の例で示すインダクタンス素子３１１の両端をセラミック基板に固定し、かつワイヤボンドによる配線を可能にするため複数箇所の導体から成るパッド部を設けている。このパッド部は容量として機能するため、これらの複数の容量と、ＬＤ３１０とインダクタンス素子３１１および整合抵抗３０９の間に設けられたパッドとを接続する複数のワイヤボンドと、バイアス回路を構成するインダクタンス素子３１１のリアクタンス成分とで共振を起こし、これによって非常に急峻な減衰特性となるからである。
【００１４】
【発明が解決しようとする課題】
このように、従来技術に示す光半導体装置では、光信号の出力特性がＬＤ駆動回路の立ち下がり特性の悪さに引きずられ、光信号の伝送特性が劣化するという課題があった。
【００１５】
また、ＬＤモジュールの通過特性が、１０ＧＨｚ付近で急激に減衰するという問題点があった。特に、１０ＧＨｚ付近の急峻な落ち込みは光半導体装置の光出力波形を大きく劣化させる原因にもなり、この問題点を解決する意味は大きい。
【００１６】
この発明は、上記に鑑みてなされたものであり、ＬＤ駆動回路の出力波形の立ち上がり時間と立ち下がり時間との非対称性に起因する光出力波形の劣化や、光半導体素子モジュールの通過特性の急峻な落ち込みに伴なう光出力波形の劣化などの光出力波形の劣化を改善し、光出力波形の品質を向上させた光半導体装置を得ることを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる光半導体装置は、光半導体素子と、前記光半導体素子の有する一対の電極の一方に接続され、この光半導体素子に電気信号を供給する第１の導体線路と、前記光半導体素子の有する一対の電極の他方に接続され、この光半導体素子に電気信号を供給する第２の導体線路と、前記光半導体素子の一方の電極と前記第１の導体線路とに接続された第１のインダクタンス素子と、前記光半導体素子の他方の電極と前記第２の導体線路とに接続された第２のインダクタンス素子とを備え、前記第１、第２の導体線路は、一対の差動線路を成すことを特徴とする。
【００１８】
この発明によれば、第１の導体線路と第２の導体線路とが一対の差動線路を構成し、光半導体素子の有する一対の電極の一方に接続された第１の導体線路が光半導体素子に電気信号を供給し、光半導体素子の有する一対の電極の他方に接続された第２の導体線路が光半導体素子に電気信号を供給し、光半導体素子の一方の電極と第１の導体線路とに接続された第１のインダクタンス素子が高周波の電気信号を遮断し、光半導体素子の他方の電極と第２の導体線路とに接続された第２のインダクタンス素子が高周波の電気信号を遮断することができる。
【００１９】
つぎの発明にかかる光半導体装置は、光半導体素子と、前記光半導体素子の有する一対の電極の一方に電気信号を供給する第１の差動入力端子と、前記光半導体素子の有する一対の電極の他方に、前記第１の差動入力端子と逆相の電気信号を供給する第２の差動入力端子と、前記光半導体素子の一方の電極と前記第１の導体線路とに接続され、高周波の前記電気信号を遮断する第１のインダクタンス素子と、前記光半導体素子の他方の電極と前記第２の導体線路とに接続され、高周波の前記電気信号を遮断する第２のインダクタンス素子とを備えることを特徴とする。
【００２０】
この発明によれば、光半導体素子の有する一対の電極の一方に接続された第１の差動入力端子が光半導体素子に電気信号を供給し、光半導体素子の有する一対の電極の他方に接続された第２の差動入力端子が光半導体素子に電気信号を供給し、光半導体素子の一方の電極に接続された第１のインダクタンス素子が高周波の電気信号を遮断し、光半導体素子の他方の電極に接続された第２のインダクタンス素子が高周波の電気信号を遮断することができる。
【００２１】
つぎの発明にかかる光半導体装置は、光半導体素子と、前記光半導体素子の有する一対の電極の一方および他方に、夫々一方の端子および他方の端子が接続され、この光半導体素子に電気信号を供給する一対の差動増幅器と、前記光半導体素子の一方の電極に接続され、高周波の前記電気信号を遮断する第１のインダクタンス素子と、前記光半導体素子の他方の電極に接続され、高周波の前記電気信号を遮断する第２のインダクタンス素子とを備えることを特徴とする。
【００２２】
この発明によれば、光半導体素子の有する一対の電極の一方および他方に、夫々一方の端子および他方の端子が接続された一対の差動増幅器が、この光半導体素子に電気信号を供給し、光半導体素子の一方の電極に接続された第１のインダクタンス素子が高周波の電気信号を遮断し、光半導体素子の他方の電極に接続された第２のインダクタンス素子が高周波の電気信号を遮断することができる。
【００２３】
つぎの発明にかかる光半導体装置は、上記の発明において、前記光半導体素子の一方の電極および他方の電極に夫々接続され、前記電気信号をこの光半導体素子に導く一対の整合抵抗をさらに備えることを特徴とする。
【００２４】
この発明によれば、光半導体素子の一方の電極および他方の電極に夫々接続された一対の抵抗が、高周波におけるインピーダンスを整合し電気信号を光半導体素子に効率良く導くことができる。
【００２５】
つぎの発明にかかる光半導体装置は、上記の発明において、前記第１のインダクタンス素子とこの第１のインダクタンス素子に並列接続された第１の抵抗とを有する第１のバイアス回路と、前記第２のインダクタンス素子とこの第２のインダクタンス素子に並列接続された第２の抵抗とを有する第２のバイアス回路とを備えることを特徴とする。
【００２６】
この発明によれば、第１のインダクタンス素子とこの第１のインダクタンス素子に並列接続された第１の抵抗とを有する第１のバイアス回路と、第２のインダクタンス素子とこの第２のインダクタンス素子に並列接続された第２の抵抗とを有する第２のバイアス回路とが、インダクタンス素子のリアクタンス成分と、ワイヤボンドのインダクタンスと、パッドの容量やインダクタンス素子の寄生容量を原因とする共振を防止して広い周波数帯域にわたって高周波の電気信号を遮断することができる。
【００２７】
つぎの発明にかかる光半導体装置は、上記の発明において、前記第１および第２の導体線路と前記一対の整合抵抗との間に、少なくともディジタル信号の最大繰り返し周波数よりも高い周波数を遮断するフィルタを備えることを特徴とする。
【００２８】
この発明によれば、第１および第２の導体線路と一対の整合抵抗との間に備えられたフィルタが、少なくともディジタル信号の最大繰り返し周波数よりも高い周波数を遮断することができ、不要な周波数帯にある電気入力波形のリンギングを除去することができる。
【００２９】
つぎの発明にかかる光半導体装置は、上記の発明において、前記フィルタは、前記第１および第２の導体線路に対して交差する複数の導体が櫛型状に形成された第１および第２の導体フィンガー部を夫々備え、前記第１の導体フィンガー部と前記第２の導体フィンガー部とが交互に配置されていることを特徴とする。
【００３０】
この発明によれば、第１および第２の導体線路に対して交差する複数の導体が櫛型状に形成された第１および第２の導体フィンガー部を有し、この第１の導体フィンガー部と第２の導体フィンガー部とが交互に配置されたフィルタが、少なくともディジタル信号の最大繰り返し周波数よりも高い周波数を遮断することができ、不要な周波数帯にある電気入力波形のリンギングを除去することができる。
【００３１】
つぎの発明にかかる光半導体装置は、上記の発明において、前記第１および第２の導体線路を収納するパッケージと、前記光半導体素子の出射光を集光するレンズと、光ファイバを保持する光ファイバ保持部材とを備えることを特徴とする。
【００３２】
この発明によれば、第１および第２の導体線路を収納するパッケージと、光半導体素子の出射光を集光するレンズと、光ファイバを保持する光ファイバ保持部材とを備える半導体光変調装置を構成することができる。
【００３３】
つぎの発明にかかる光半導体装置は、上記の発明において、前記第１および第２のインダクタンス素子が空芯コイルであることを特徴とする。
【００３４】
この発明によれば、第１および第２の空芯コイルが、高周波の電気信号を広い周波数帯で遮断するためのバイアス回路を小型化することができる。
【００３５】
つぎの発明にかかる光半導体装置は、上記の発明において、前記光半導体素子は、半導体レーザダイオードであることを特徴とする。
【００３６】
この発明によれば、半導体レーザダイオードの光出力波形の劣化を減少させる半導体光変調装置を構成することができる。
【００３７】
なお、第１、第２のインダクタンス素子は、バイアス電流を供給するものであることを特徴としても良い。
【００３８】
つぎの発明にかかる光半導体装置は、光半導体素子と、前記光半導体素子の一対の電極に夫々接続され、この光半導体素子に差動信号を供給する第１、第２の導体線路と、前記第１の導体線路と前記光半導体素子の一方の電極とに電気的に接続される第１の端子と、前記第２の導体線路と前記光半導体素子の他方の電極とに電気的に接続された第２の端子とを備え、前記第１、第２の端子は夫々、高周波を遮断するバイアス電流が給電されるバイアス回路に接続されることを特徴とする。
【００３９】
この発明によれば、光半導体素子の一対の電極に夫々接続された第１、第２の導体線路が、この光半導体素子に差動信号を供給し、第１の導体線路と光半導体素子の一方の電極とに電気的に接続される第１の端子と、第２の導体線路と光半導体素子の他方の電極とに電気的に接続された第２の端子とが、夫々高周波を遮断するバイアス回路に接続されることにより、インダクタンス素子のリアクタンス成分と、ワイヤボンドのインダクタンスと、パッドの容量を原因とする共振を防止して広い周波数帯域にわたって高周波の電気信号を遮断することができる。
【００４０】
つぎの発明にかかる光半導体装置は、光半導体素子の一対の電極の一方に一端が接続され、この光半導体素子に電気信号を供給する第１の導体線路と、前記光半導体素子の一対の電極の他方に一端が接続され、この光半導体素子に電気信号を供給する第２の導体線路と、前記光半導体素子の一方の電極と前記第１の導体線路とに接続される第１のインダクタンス素子と、前記光半導体素子の他方の電極と前記第１の導体線路と並列に接続される第２のインダクタンス素子とを備え、前記光半導体素子がプシュ・プル動作により駆動されることを特徴とする。
【００４１】
この発明によれば、プシュ・プル動作により駆動される光半導体素子の一対の電極の一方に接続された第１の導体線路が光半導体素子に電気信号を供給し、光半導体素子の一対の電極の他方に接続された第２の導体線路が光半導体素子に電気信号を供給し、光半導体素子の一端に接続された第１のインダクタンス素子が高周波の電気信号を遮断し、光半導体素子の他端に接続された第２のインダクタンス素子が高周波の電気信号を遮断することができる。
【００４２】
つぎの発明にかかる光半導体装置は、上記の発明において、少なくとも２つのバイアス回路のインピーダンスを非対称にしたことを特徴とする。
【００４３】
この発明によれば、インピーダンス非対称にした少なくとも２つのバイアス回路によって、周波数応答特性のうねりを改善した半導体光変調装置を構成することができる。
【００４４】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる光半導体装置の好適な実施の形態を詳細に説明する。
【００４５】
実施の形態１．
図１は、実施の形態１にかかる光半導体装置の一例を示す回路構成図である。同図において、ＬＤ駆動回路１は、差動型の入力構成を有する入力バッファ１１と、逆相信号および正相信号を出力する差動構成を成す一対の差動トランジスタ１２、１３、定電流動作をするトランジスタ１４、差動トランジスタ１２、１３のコレクタの負荷であり、インピーダンス整合をとるための抵抗１５、１６を夫々備えている。
【００４６】
入力バッファ１１は、入力される逆相信号と正相信号の波形を整形し、差動トランジスタ１２および１３のベースへ入力する調整された逆相信号と正相信号を生成する。
【００４７】
差動構成をなす一対の差動トランジスタ１２、１３とトランジスタ１４は、差動増幅器を構成する。差動トランジスタ１２および１３の夫々のコレクタ側は、抵抗１５および１６の一方側に接続されている。抵抗１５、１６の他方側は接地端子に接続される。差動トランジスタ１２および１３の夫々のエミッタは、定電流動作をするトランジスタ１４に接続されている。差動トランジスタ１２のベースには入力バッファ１１の逆相信号出力端子が接続され、差動トランジスタ１３のベースには入力バッファ１１の正相信号出力端子が接続されている。トランジスタ１４のエミッタ側、および入力バッファ１１の電圧入力端子は、ともに負電源（Ｖｅｅ）に接続されている。
【００４８】
差動トランジスタ１２、１３のコレクタ側の出力端子は、マイクロストリップ線路やグランデッドコプレーナ線路などで構成される分布定数回路１８、整合抵抗１９ａ、１９ｂを介してＬＤ２０の一対の電極（アノードと、カソード）に夫々接続されている。
【００４９】
なお、差動トランジスタ１２、１３は、電界効果型トランジスタ（ＦＥＴ）を用いても良い。この場合、ＬＤ２０のアノード、カソードともに、電界効果型トランジスタのドレイン側に夫々接続される。
【００５０】
ＬＤモジュール２側は、分布定数回路１８と、２０Ω程度のインピーダンス整合用の整合抵抗１９ａ、１９ｂとを介して、高周波インピーダンスが５Ω程度のＬＤ２０と接続される。ＬＤ２０のアノード側は整合抵抗１９ｂに電気的に接続された導体線路に半田などで接合され、ＬＤ２０のカソード側はワイヤボンド２９を介して、整合抵抗１９ａと電気的に接続された導体線路に接続される。分布定数回路１８は、ＬＤ駆動回路１の差動型の差動トランジスタ１３、１２の出力端子と、整合抵抗１９ａ、１９ｂとの間を、差動線路やワイヤボンドで接続して構成される。差動線路は、２つの導体線路を近接して配置し、２つの導体線路に対する入力信号の、一方が正相信号、他方が逆相信号となるようにして信号伝送を行うことにより、２線路間の電気的結合度を高め、電界の漏洩損失を低減することができる。
【００５１】
また、例えば、従来の単相駆動方式の場合には、ＬＤを駆動した大電流が接地を経由してＬＤ駆動回路に帰還するので、接地電位が変動するため、近接して設置された微弱電流を検出する光受信系の電子回路に悪影響が出ることがある。これに対し、本実施の形態では、差動線路を用いて、ＬＤをプッシュ・プル動作しているので、大電流は差動線路を流れ、接地電位の変動が少なくなり、周辺回路への影響が出にくいという利点がある。
【００５２】
差動線路は、２本の信号伝送線路を近接して配置した差動型のマイクロストリップ線路（マイクロストリップ差動線路）、あるいは差動型のグランデッドコプレーナ線路（グランデッドコプレーナ差動線路）や、２本の導体ピンを近接して配置した差動ピン（あるいはリード）などによって構成される。
【００５３】
高周波に対するインピーダンスが大きいソレノイド２１ａと、このソレノイド２１ａに並列に接続され共振防止のためにＱ値を下げる抵抗２２ａとから第１のバイアス回路２８ａが構成される。また、高周波に対するインピーダンスが大きいソレノイド２１ｂと、このソレノイド２１ｂに並列に接続され共振防止のためにＱ値を下げる抵抗２２ｂとから第２のバイアス回路２８ｂが構成される。ソレノイド２１ａ、２１ｂには、バイアス電流（直流）を通過させるとともに、ＬＤ駆動回路１から出力される変調信号（数百ｋＨｚ〜数十ＧＨｚの電気信号）が第１、第２のバイアス回路２８ａ、２８ｂから漏れ出るのを抑圧する、すなわち高周波信号を遮断する空心コイルを用いている。第１のバイアス回路２８ａのソレノイド２１ａ、および第２のバイアス回路２８ｂのソレノイド２１ｂとも、夫々ワイヤボンド２３ａ、２３ｂを介して、夫々の一端側が、ＬＤ２０のアノードおよびカソードに電気的に接続された夫々の導体線路と接続される。これによって、バイアス回路２８ａは、ワイヤボンド２３ａを介して整合抵抗１９ａに電気的に接続された導体線路と接続されて、ワイヤボンド２９を介してＬＤ２０のカソードに接続される。また、バイアス回路２８ｂは、ワイヤボンド２３ｂを介して整合抵抗１９ｂに電気的に接続された導体線路と接続されて、ＬＤ２０のアノードの半田付けされた導体線路（パッド）に接続される。
【００５４】
ＬＤ２０のアノード側は、ワイヤボンド２３ｂ、第２のバイアス回路２８ｂの並列回路を介して接地端子に接続されている。ＬＤ２０のカソード側は、ワイヤボンド２３ａ、第２のバイアス回路２８ａの並列回路を介して定電流源２４に接続される。定電流源２４はトランジスタを用いて構成され、エミッタ側が負電圧源（Ｖｅｅ）に接続されている。この負電源は、ＬＤ駆動回路１のトランジスタ１４が接続される負電源（Ｖｅｅ）と同じ電圧としているが、異なる電圧にしても良い。
バイアス回路２８ａ、２８ｂは、ワイヤボンド２３ａ、２３ｂなどとともに、高周波的には非接地の開放端子の如く作用する。
【００５５】
このＬＤ２０の駆動構成によれば、ＬＤ２０のアノード、カソードに一対の第１、第２のバイアス回路２８ａ、２８ｂを介して直流バイアス電流が供給され、かつ差動型の一対の差動トランジスタ１２、１３によってＬＤ２０のアノード、カソードに高周波の変調電流が差動で入力されている。
【００５６】
すなわち、ＬＤ駆動回路１の差動トランジスタ１２がＯＮからＯＦＦ（差動トランジスタ１３がＯＦＦからＯＮ）になると、ＬＤ２０に変調電流が流れ、ＬＤ２０からのレーザ光出力はＯＦＦからＯＮとなる。また、差動トランジスタ１３がＯＮからＯＦＦ（差動トランジスタ１２がＯＦＦからＯＮ）になると、ＬＤ２０に流れる変調電流が小さくなり、ＬＤ２０からのレーザ光出力はＯＮからＯＦＦとなる。
【００５７】
したがって、ＬＤ駆動回路１の差動的に構成された差動トランジスタ１２、１３から出力された変調電気信号は、分布定数回路１８などを通じてＬＤ２０に伝送され、ＬＤ２０において変調電気信号が光変調信号に変換される。ＬＤ２０から発生された光変調信号は、集光レンズ２５によって光ファイバ２６に集光され、この光ファイバ２６を通じて出力される。
【００５８】
図２（ａ）は、ＬＤ駆動回路１の一対の差動トランジスタ１２、１３の立ち上がり、立ち下がり特性を模式的に示す説明図であり、図２（ｂ）は、一対の差動トランジスタ１２、１３の立ち上がり、立ち下がり特性が平均化される原理を示す説明図である。
【００５９】
図２（ａ）に示すように差動トランジスタ１２または１３（両者の特性は同等と仮定）の立ち上がり時間をｔｒ、立ち下がり時間をｔｆとすると、ｔｒとｔｆとの間には、ｔｒ＜ｔｆの関係がある。このことは上述したとおりである。
【００６０】
また、上述したように、正相信号と逆相信号とが分布定数回路１８を経由し、一方は整合抵抗１９ａを介してＬＤ２０のカソードに、他方は整合抵抗１９ｂを介してＬＤ２０のアノードに接続されている。これらの接続により、差動トランジスタ１２が立ち上がるときは差動トランジスタ１３が同時に立ち下がり、一方、差動トランジスタ１２が立ち下がるときは差動トランジスタ１３が同時に立ち上がるため、ＬＤ２０から見れば一対の差動トランジスタ１２、１３からプシュ・プルで駆動されている。
【００６１】
図１８に示す従来の光半導体装置の回路では、ＬＤ駆動回路２００は一対のトランジスタが差動で動作を行っているが、ＬＤ３１０から見た場合には、差動トランジスタ２０３が立ち上がるときにＬＤ３１０に電流が流れ、差動トランジスタ２０３が立ち下がるときにＬＤ３１０の電流が流れなくなるだけである。つまり、ＬＤ３１０（あるいはＬＤ駆動回路２００とＬＤ３１０とを接続する分布定数回路）から見た場合には、プシュ・プルで駆動されているわけではない。
【００６２】
図１に示すこの発明の光半導体装置の回路は、このようなプシュ・プル動作を行うので、分布定数回路１８が差動線路となりＬＤ２０に対する電流の押込み（ｐｕｓｈ）と吸い出し（ｐｕｌｌ）を同時に行い、ＬＤ２０から見れば差動トランジスタ１２の立ち上がり時間（ｔｒ）と、差動トランジスタ１３の立ち下がり時間（ｔｆ）との平均時間（（ｔｒ＋ｔｆ）／２）で動作していることになる。この結果、図２（ｂ）に示すように、立ち上がり時間と立ち下がり時間とが平均化された対称形の立ち上がり特性を示すことになる。
【００６３】
図３は、様々なパターンの光信号波形を光−電気変換した後で帯域フィルタを通し、その電気信号を重ね書きした図であり、上の部分がマーク側（発光）であり、横軸は時間を示している。図２０に示すアイパターンと比較して、波形の非対称性が改善されるとともにアイマスクマージンにも余裕があり、良好な伝送特性が得られることが分かる。
特に、中央部の右上付近（図中Ｆに示す立ち下がりの部分）で、アイマスク規定に対する余裕ができており、使用温度上昇によるＬＤ２０の緩和振動周波数の低下に伴なう波形劣化に対して余裕ができる。
【００６４】
また、図１９のように立ち上がり時間や立ち下がり時間が比較的に長いＬＤ駆動回路に対して、その立ち上がり特性を改善するために、ＬＤ駆動回路２００にピーキング特性を持たせるように調整することによって、信号帯域よりも高周波の１５ＧＨｚ付近の周期を持つ僅かなリンギングが発生し、図１９の電気波形に重ね合わされることがある。
【００６５】
このリンギングによって、光出力波形の立ち下がり波形を持ち上げることができ、アイパターンの右肩（右下がり部分）がアイマスクに対して余裕を持つようになって、光出力波形の品質を向上させることができる。例えば、１０Ｇｂ／ｓディジタル信号（最小パルス）の基本波が５ＧＨｚである場合、その３倍の高調波の１５ＧＨｚ位でリンギングが発生するようにＬＤ駆動回路２００のピーキングを調整することにより、より品質のよい光出力波形が得られる。
【００６６】
なお、特開平１１−２３３８７６号公報には、差動負荷インピーダンスのバランスをとることによって、ジッタのないデータ伝送を行うレーザモジュールの例が開示されているが、ＬＤから見てプシュ・プル動作を行っているわけではなく、本願発明とは異なるものである。
【００６７】
また、特開平５−３２７６１７号公報は、駆動回路から見たＬＤの入力インピーダンスを下げることによって立ち下がり時間のみを改善しているのであって、本願発明の原理と全く異なるものである。
【００６８】
図４（ａ）は、図１に示すＬＤモジュール２を分布定数回路１８から見たときの周波数応答特性を示すグラフである。上述したように、図１に示すＬＤモジュール２には、ＬＤ２０のカソード側にワイヤボンド２３ａを介してソレノイド２１ａと抵抗２２ａとの並列回路であるバイアス回路２８ａが接続され、ＬＤ２０のアノード側にワイヤボンド２３ｂを介してソレノイド２１ｂと抵抗２２ｂとの並列回路であるバイアス回路２８ｂが接続されている。このため、夫々のバイアス回路２８ａ、２８ｂがセラミック基板などに設けられたパッド部分などによる容量成分を原因として共振を起こすことは、従来技術のＬＤモジュール３００の例と同じである。しかし、分布定数回路１８側から等価回路として見ると２つのバイアス回路が直列接続されて見えるため共振の振幅を小さくでき、図２１に示すような１０ＧＨｚ付近での急峻な落ち込みを防止している。なお、図４（ａ）に示す例は、抵抗２２ａ、抵抗２２ｂのインピーダンスを、同じインピーダンスとしたときの周波数応答特性を示すグラフである。
【００６９】
また、図４（ｂ）は、夫々のバイアス回路２８ａ、２８ｂを異なるインピーダンスにしたときの周波数応答特性を示すグラフである。同図に示すように、図４（ａ）で見られたようなうねりが改善されているのが比較できる。なお、インダクタンスや抵抗値の具体的な例については、後述の実施の形態３、４で説明する。
【００７０】
特開平５−３７０８３号公報には、バイアス回路と半導体レーザを接続するボンディングワイヤのインダクタンスＬｓと、バイアス回路と外部回路の接続のために設けられた気密パッケージのセラミックブロックの有する寄生容量Ｃｓ１とで、小信号周波数特性が劣化するという課題が開示されている。同公報では、この寄生容量Ｃｓ１による影響を低減するために、気密パッケージのセラミックブロックに配したバイアスライン下面のメタライズを除去することにより、回路内の寄生容量を除去している。セラミックブロックの下面は、バイアスラインの下面以外の他の部分で、メタライズが除去されていない。
【００７１】
然るに、同公報に記載された発明は半導体レーザへの変調信号の供給に単相線路を用いたものであって、同公報には差動線路を用いた回路例や、２つのバイアス回路を使用する例、またその２つのバイアス回路のインピーダンスを異なるものにする例について開示されていない。また、差動線路と接続されるバイアス回路を２つ配置した実施の形態１とは、回路構成が異なるものである。
【００７２】
さらに、同公報に記載された発明は、共振による通過特性の３ｄＢ減衰周波数を２．５ＧＨｚから２．９ＧＨｚに周波数軸で移動させるものであり、実施の形態１のように共振の振幅を変化させているものとは、まったく異なるものである。
【００７３】
このように実施の形態１によれば、差動線路が接続された光半導体素子がプシュ・プル動作により駆動されるので、電気駆動波形の非対称性が改善され、光出力波形の品質が向上することにより、良好な伝送特性が得られるという効果を奏する。
【００７４】
また、差動線路が接続された光半導体素子の両側に夫々バイアス回路を配置したので、等価回路としては２つのバイアス回路が直列接続されて見えるため共振の振幅を小さくでき、バイアス回路の配置に伴なう通過特性の急峻な落ち込み（リップル）を改善でき、光出力波形の品質が向上することにより、良好な伝送特性を得ることができる。
【００７５】
なお、実施の形態１としてＬＤを直接変調する装置を図示したが、これは一定強度の光を出力する光源を別に有する、例えば電界吸収型半導体光変調素子等を用いた光半導体装置に適用することもでき、同様の作用および効果を有する。
【００７６】
また、実施の形態１では直列共振を防止する素子としてソレノイドを用いているが、インダクタンス成分を持つ素子（インダクタンス素子）であれば他のものであってもよく、セラミック基板のパターン配線で構成したチップインダクタや直径０．０１〜０．５ｍｍ、長さ１０ｍｍ程度のワイヤなどを用いてもよい。
【００７７】
以上説明したように、実施の形態１にかかる光半導体装置によれば、差動線路が接続された光半導体素子がプシュ・プル動作により駆動されるので、波形の非対称性が改善され、光出力波形の品質が向上することにより、良好な伝送特性を得ることができるという効果を奏する。
【００７８】
また、実施の形態１にかかる光半導体装置によれば、差動線路が接続された光半導体素子の両電極側にバイアス回路を配置したので、バイアス回路に伴なう通過特性のリップルを改善でき、光出力波形の品質が向上することにより、良好な伝送特性を得ることができるという効果を奏する。
【００７９】
実施の形態２．
図５は、実施の形態２にかかる光半導体装置の一例を示す回路構成図である。同図において、ＬＤ駆動回路１は、差動型の入力構成を有する入力バッファ１１と、逆相信号および正相信号を出力する差動構成を成す一対の差動トランジスタ１２、１３、定電流動作をするトランジスタ１４、差動トランジスタ１２、１３のコレクタの負荷抵抗でインピーダンス整合をとるための抵抗１５、１６を夫々備えている。
【００８０】
入力バッファ１１は、入力される正相信号と逆相信号の波形を整形し、差動トランジスタ１２および１３のベースへ入力する調整された逆相信号と正相信号を生成する。
【００８１】
差動構成を成す一対の差動トランジスタ１２、１３、およびトランジスタ１４は差動増幅器を構成する。差動トランジスタ１２および１３の夫々のコレクタ側は、抵抗１５および１６に接続されている。抵抗１５、１６の他方側は接地端子に接続される。差動トランジスタ１２および１３の夫々のエミッタは、定電流動作をするトランジスタ１４に接続されている。差動トランジスタ１２のベースには入力バッファ１１の逆相信号出力端子が接続され、差動トランジスタ１３のベースには入力バッファ１１の正相信号出力端子が接続されている。トランジスタ１４のエミッタ側、および入力バッファ１１の電圧入力端子は、ともに負電源（Ｖｅｅ）に接続されている。
【００８２】
差動トランジスタ１２、１３の出力端子（コレクタ側）は、マイクロストリップ差動線路やグランデッドコプレーナ差動線路などで構成される分布定数回路１８、フィルタ２７、整合抵抗１９ａ、１９ｂを介してＬＤ２０のアノード、カソードに夫々接続されている。
【００８３】
なお、差動トランジスタ１２、１３は、電界効果型トランジスタ（ＦＥＴ）を用いても良い。この場合、ＬＤ２０のアノード、カソードともに、電界効果型トランジスタのドレイン側に接続される。
【００８４】
ＬＤモジュール２側は、分布定数回路１８、フィルタ２７、２０Ω程度のインピーダンス整合用の整合抵抗１９ａ、１９ｂを介して、高周波インピーダンスが５Ω程度のＬＤ２０とアノード側は半田付けで、カソード側はワイヤボンド２９で接続され、高周波に対するインピーダンスが大きいソレノイド２１ａと、このソレノイド２１ａに並列に接続され共振防止のためにＱ値を下げる抵抗２２ａとからなる第１のバイアス回路２８ａと、高周波に対するインピーダンスが大きいソレノイド２１ｂと、このソレノイド２１ｂに並列に接続され共振防止のためにＱ値を下げる抵抗２２ｂとからなる第２のバイアス回路２８ｂとに、夫々ワイヤボンド２３ａ、２３ｂを介して接続される。
【００８５】
ＬＤ２０のアノード側は、ワイヤボンド２３ｂ、第２のバイアス回路２８ｂの並列回路を介して接地端子に接続されている。ＬＤ２０のカソード側は、ワイヤボンド２９、２３ａ、第２のバイアス回路２８ａを介してバイアス定電流源２４に接続される。定電流源２４はトランジスタを用いて構成され、エミッタ側が負電圧源（Ｖｅｅ）に接続されている。この負電源は、ＬＤ駆動回路１のトランジスタ１４が接続される負電源（Ｖｅｅ）と同じ電圧としているが、異なる電圧にしても良い。
【００８６】
また、実施の形態１と同様に、ＬＤ２０のアノード、カソードに一対のバイアス回路２８ａ、２８ｂを介して直流バイアス電流が供給され、かつ差動型の一対の差動トランジスタ１２、１３によってＬＤ２０のアノード、カソードに高周波の変調信号が差動で入力されている。
【００８７】
いま、ＬＤ駆動回路１の差動トランジスタ１２、１３の立ち上がり特性を改善するため、図５には図示しない回路定数の変更でＬＤ駆動回路１にピーキングをかけると、１５ＧＨｚ程度を周期とするリンギングが発生する。図５に示すフィルタ２７は、このリンギングを除去するための低域通過フィルタである。
【００８８】
光ファイバの分散の影響が少ない波長１．３１μｍ帯では、光ファイバ伝送後の波形変化が小さく、このリンギング波形は受信機のフィルタで減衰するので、アイマスクに対してより余裕を持たせた光出力波形が得られるので、このリンギングを積極的に受信機のフィルタ後の信号波形改善に利用することもできる。しかし、光ファイバの分散の影響が大きい波長１．５５μｍ帯では、このリンギング波形があると光半導体発光素子で引き起こされる波長チャープが大きくなり、光ファイバ伝送後の波形に悪影響を与えることもあるため、フィルタ２７によってリンギングを除去する。
【００８９】
図６（ａ）は、フィルタ２７の上面図であり、図６（ｂ）はこのフィルタ２７のＰ方向矢視図である。同図（ａ）および（ｂ）において、フィルタ２７は、セラミック基板４１の上面に一対のマイクロストリップ差動線路３９、下面に接地導体４０を備えている。また、櫛形のストリップ導体電極３８が、一対のマイクロストリップ導体線路３９から交互に、マイクロストリップ導体線路３９に直交する内側方向に形成されている。
【００９０】
図７は、フィルタ２７を挿入する前後の周波数応答特性を対比したグラフである。同図において、Ｃ１は図４（ｂ）の曲線を示したものであり、図５に示す２つのバイアス回路２８ａ、２８ｂのインピーダンスを非対称にして、応答特性のうねりを改善した波形である。Ｃ２は、上述したように、図５のＬＤ駆動回路１に図示しない回路定数の変更でピーキングかかったときに、１５ＧＨｚ程度を周期とするリンギングが生じている場合の応答特性を示す波形である。Ｃ３は、フィルタ２７によって１５ＧＨｚ付近のリンギングを遮断したときの応答特性を示す波形である。同図から、１２ＧＨｚを越える付近まで、フラットで良好な周波数応答特性が得られている。
【００９１】
なお、特開平７−３８１８５号公報の図６に、ＬＤ素子と並列に容量と抵抗との直列回路を挿入して、立ち上がり特性のリンギングを防止する回路の開示がある。しかし、この回路は、バイアス電流を流さないために発生するオーバーシュートや緩和振動を除去する目的であり、本願発明とは目的が異なる。また、単相給電である点や回路の構成も異なる。
【００９２】
また、特開平７−４６１９４号公報の図１および図２に、整合抵抗とＬＤ駆動回路との間にインダクタンスと抵抗との直列回路をＬＤ素子に並列接続することで整合状態を変化させてリンギングを防止する回路の開示があるが、目的や回路構成が異なり、また単相給電である点で相違する。
【００９３】
図８は、図５に示す光半導体装置の高周波動作を模擬する簡単化した等価回路図である。３１はＬＤ駆動回路の出力インピーダンスを示している。ＬＤモジュール側では、夫々図５のＬＤモジュールの各素子を示す符号に対応しており、１９ａ、１９ｂは整合抵抗、２０はＬＤ、２７はフィルタを示している。
【００９４】
いま、整合抵抗１９ａおよび１９ｂの抵抗値をＲｄ、ＬＤ２０の内部抵抗をｒ、フィルタ２７の容量をＣ、ＬＤ駆動回路の出力インピーダンスをＺとおくと、この等価回路の遮断周波数ｆｃの近似式は、次式で表せる。
【００９５】
【数１】
2004047832.tif 000003
【００９６】
例えば、ＬＤ駆動回路側のインピーダンスＺを１００Ω、ＬＤ２０の内部抵抗ｒを８Ω、整合抵抗１９ａおよび１９ｂの抵抗Ｒｄを４５Ω、フィルタ２７の容量Ｃを０．１６ｐＦとすると、遮断周波数ｆｃは約１０ＧＨｚと近似される。実際の回路定数は複雑化するため、このように遮断周波数を単純に得ることはできないが、この遮断周波数ｆｃを目安として、容量を設定すれば、所望のフィルタとしての効果を得ることができる。
【００９７】
このように実施の形態２によれば、第１および第２の導体線路に対して交差する複数の導体が櫛型状に形成された第１および第２の導体フィンガー部を有し、この第１の導体フィンガー部と第２の導体フィンガー部とが交互に配置されたフィルタが少なくともディジタル信号の最大繰り返し周波数よりも高い周波数を遮断し、ＬＤ駆動回路のピーキング動作ときに発生する、ＬＤ出力の不要なリンギングを除去、または低減するので、光出力信号の信号雑音比を改善し、これによって光出力波形の品質が向上することにより、良好な伝送特性を得ることができる。
【００９８】
また、実施の形態２ではリンギングを防止する素子として櫛形のフィルタを用いる例を示したが、キャパシタンス成分を持つ素子であれば何でもよく、通常の導体パターン等で構成することもできる。
【００９９】
また、実施の形態２としてＬＤを直接変調する装置を図示したが、これは一定強度の光を出力する光源を別に有する、例えば電界吸収型半導体光変調素子等を用いた光半導体装置に適用することもでき、同様の作用および効果を有する。
【０１００】
実施の形態３．
実施の形態１では、差動線路を用いる利点としてＬＤ駆動回路の立ち上がり／立ち下がり特性の非対称性を補償し、光出力波形が改善されることを中心に説明してきたが、この差動線路を用いることにより、立ち上がり／立ち下がり特性の非対称性の補償とは別に周波数特性を改善できる利点がある。この実施の形態では、リアクタンス、抵抗値の具体例を与える等価回路を示し、その利点について説明する。
【０１０１】
図９（ａ）は、図１８に示す従来技術の光半導体装置の高周波動作を模擬する簡単化した等価回路図である。同図において、３１はＬＤ駆動回路の出力インピーダンス、３０９は整合抵抗、３１０はＬＤの内部抵抗を示す。３２９は、整合抵抗３０９と電気的に接続される導体線路に設けられた図示しないパッドと、ＬＤ３１０のカソードとを接続するワイヤボンドである。３２はソレノイドなどのインダクタンス素子３１１を有するバイアス回路を示しており、実際にはリアクタンスであるが、図９と図１０では基本的な通過特性の説明を簡単にするため、抵抗としている。
【０１０２】
図９（ｂ）は、この等価回路の周波数応答特性のシミュレーション結果を示すグラフである。同図は、ＬＤ駆動回路側の出力インピーダンスＺ１が５０Ω、ＬＤ３１０の内部抵抗ｒ１が８Ω、整合抵抗３０９の抵抗値Ｒ３が４０Ω、ワイヤボンド３２９のインダクタンスＬ３が０．５ｎＨ、バイアス回路３２のインピーダンスが５０Ωのときのシミュレーション結果を示しており、同図より３ｄＢ帯域（図中のｍ１から３ｄＢ低下するところのｍ２との間）が１０．６ＧＨｚ程度であることが分かる。
【０１０３】
一方、図１０（ａ）は、図１に示すこの発明の光半導体装置（差動線路）の高周波動作を模擬する簡単化した等価回路図である。同図において、３１はＬＤ駆動回路の出力インピーダンス、１９ａおよび１９ｂは整合抵抗、２０はＬＤ、２９はワイヤボンド、３２および３３は夫々のバイアス回路を示している。
【０１０４】
図１０（ｂ）は、この等価回路の周波数応答特性のシミュレーション結果を示すグラフである。同図は、ＬＤ駆動回路側の出力インピーダンスＺ１が１００Ω、ＬＤ２０の内部抵抗ｒ１が８Ω、整合抵抗１９ａおよび１９ｂの抵抗値Ｒ３およびＲ４が夫々４０Ω、ワイヤボンド２９のインダクタンスＬ３が０．５ｎＨ、バイアス回路３２および３３のインピーダンスが夫々５０Ωのときのシミュレーション結果を示しており、同図より３ｄＢ帯域（図中のｍ３から３ｄＢ低下するところのｍ４との間）が１８．６ＧＨｚ程度であることが分かる。
【０１０５】
ＬＤ素子の基板側（アノード）は、給電線路に半田付けなどで固定されるため、ＬＤモジュール側のインダクタンス成分は、ＬＤ素子のカソード側のワイヤボンドを主因とするものであり、差動給電回路と単相給電回路とで殆ど差異はない。一方、ＬＤ素子側から見たインピーダンスは、差動線路を用いた回路の方が２倍近く大きくなり、結果として差動線路の使用により周波数応答特性（通過特性）が改善される。
【０１０６】
このように、ＬＤ駆動回路とＬＤモジュールとを差動線路を用いて接続することにより、周波数応答特性を改善することができる。
【０１０７】
実施の形態４．
図１１（ａ）は、図１０（ａ）の等価回路においてバイアス回路の構成を詳細に示した回路構成図である。この等価回路の構成および動作は実施の形態１で説明したとおりなので、ここでの説明は省略する。この実施の形態４では、実施の形態１の等価回路についてインダクタンス、容量、抵抗値の具体例を与えて、その特性について説明する。
【０１０８】
（第１の具体例）
第１の具体例の光半導体装置の等価回路における各素子の諸元は、図１１（ａ）に示す記号を用いて表すと、抵抗２２ａおよび２２ｂの抵抗値Ｒ１およびＲ２＝１０００Ω、整合抵抗１９ａおよび１９ｂの抵抗値Ｒ３およびＲ４＝４０Ω、ソレノイド２１ａ、２１ｂのインダクタンスＬ１およびＬ２＝１００ｎＨ、ワイヤボンド２９のインダクタンスＬ３＝０．５ｎＨ、ワイヤボンド２３ａ、２３ｂのインダクタンスＬ４およびＬ５＝３ｎＨ、ＬＤ駆動回路側の抵抗値Ｚ１＝１００Ω、ＬＤ２０の抵抗値ｒ１＝８Ω、バイアス回路の寄生容量Ｃ１、Ｃ２、Ｃ３およびＣ４＝０．１ｐＦである。なお、図１１（ｂ）はこの回路条件に基づく周波数応答特性のシミュレーション結果を示すグラフである。
【０１０９】
一方、図１１（ｃ）は、図９（ａ）の等価回路においてバイアス回路の構成を詳細に示した回路構成図である。この等価回路の構成および動作は従来の技術で説明したとおりなので、ここでの説明は省略する。この等価回路において、各素子の諸元を図１１（ｃ）に示す記号を用いて表すと、Ｒ２＝１０００Ω、Ｒ３＝４０Ω、インダクタンス素子３１１のインダクタンスＬ２＝１００ｎＨ、Ｌ３＝０．５ｎＨ、Ｌ５＝３ｎＨ、ＬＤ駆動回路側の抵抗値Ｚ２＝５０Ω、ＬＤ３１０の抵抗値ｒ１＝８Ω、バイアス回路の寄生容量Ｃ２およびＣ４＝０．１ｐＦである。なお、図１１（ｄ）はこの回路条件に基づく周波数応答特性のシミュレーション結果を示すグラフである。
【０１１０】
図１１（ｂ）および図１１（ｄ）のシュミレーション結果に示されるように、差動給電方式のバイアス回路を用いた場合は、単相給電方式のバイアス回路を用いた場合と比較して、バイアス回路による共振リップルの振幅を減少させることができる。なお、この効果は、図１１（ｂ）が実施の形態１における差動給電方式の実験結果として示した図４（ａ）に対応し、図１１（ｄ）が単相給電方式の実験結果として示した図２１に対応する。但し、図４（ａ）と図２１の実験結果にはＬＤ駆動回路１、２００の周波数特性が含まれ、高域が遮断されている。
【０１１１】
なお、特開平５−３７０８３号公報では、バイアス回路の容量が原因となって発生する共振リップルの改善を目的として、光モジュールのパッケージ壁面から外側の寄生容量を低減するために、パッケージのフィードスルーのグランド面を除去した回路の開示がある。しかし、この回路は、単相線路を用いるものであり、回路の構成も本願発明とは異なっている。
【０１１２】
（第２の具体例）
つぎに、実施の形態１の光半導体装置の等価回路について、インダクタンス、容量、抵抗値に関する第２の具体例として、他の条件を与えた場合のバイアス回路の特性について説明する。
【０１１３】
図１２（ａ）は、図１１（ａ）と同一の等価回路を示した回路構成図であり、図１２（ｂ）は、図１２（ａ）の回路条件に基づくシミュレーション結果を示すグラフであり、図１１（ｂ）のグラフに対応する。また、図１２（ｃ）は、図１１（ａ）の等価回路において、ワイヤボンド２３ａ（または２３ｂ）のインダクタンスＬ４を、３ｎＨから１ｎＨに変更したときの周波数応答特性のシミュレーション結果を示すグラフである。
【０１１４】
図１２（ｂ）および図１２（ｃ）のシュミレーション結果に示されるように、バイアス回路とＬＤ素子とを接続するワイヤボンドなどのインダクタンス成分を、両側で非対称にすることにより、共振リップルを生じさせる周波数を高くすることができる。なお、リップルの振幅は増加しているが、リップルが生じる領域を帯域外に追いやることができるので、所望の帯域を確保する場合などに有用である。
【０１１５】
（第３の具体例）
さらに、実施の形態１の光半導体装置の等価回路について、インダクタンス、容量、抵抗値に関する第３の具体例として、他の条件を与えた場合のバイアス回路の特性について説明する。
【０１１６】
図１３（ａ）は、図１１（ａ）と同一の等価回路を示した回路構成図であり、図１３（ｂ）は、図１３（ａ）の回路条件に基づくシミュレーション結果を示すグラフであり、図１１（ｂ）に対応する。また、図１３（ｃ）は、図１１（ａ）の等価回路において、ソレノイド２１ａのインダクタンスＬ１を変更したときの周波数応答特性のシミュレーション結果を示すグラフである。ここで、ソレノイド２１ａおよび抵抗２２ａに関し、Ｌ１＝１００ｎＨ、Ｒ１＝１０００ΩとしてＬ１のインダクタンスを変更する前のグラフを図１３（ｂ）に示し、Ｌ１＝１０ｎＨ、Ｒ１＝４００ΩとしてＬ１のインダクタンスを変更した後のグラフを図１３（ｃ）に示す。
【０１１７】
図１３（ｂ）および図１３（ｃ）のシュミレーション結果に示されるように、バイアス回路に並列接続されたソレノイド２１ａ（または２１ｂ）と抵抗２２ａ（または２２ｂ）のインピーダンスを、両側で非対称にすることにより、共振リップルの振幅をさらに小さくすることができる。これは実施の形態１の図４（ｂ）の実験結果で示した内容と同じである。なお、実施の形態１の図４（ｂ）の実験結果にはＬＤ駆動回路１の周波数特性を含み、高域が遮断されている。
【０１１８】
このように実施の形態４によれば、ＬＤ駆動回路とＬＤモジュールとを差動線路を用いて接続することによって、共振リップルの振幅を減少させることができる。また、バイアス回路とＬＤ素子とを接続するワイヤボンドなどのインダクタンス成分を、ワイヤボンドの長さを変えるなどして両側で非対称にすることにより、共振リップルを生じさせる周波数を高く設定することができる。さらに、バイアス回路に並列接続されたインダクタンス素子と抵抗のインピーダンスを両側で非対称にすることにより、共振リップルの振幅をさらに小さくすることができる。
【０１１９】
実施の形態５．
まず、図１４から図１６を用いて、この発明の実施の形態５の光半導体素子モジュールについて説明する。
【０１２０】
図１４はキャンパッケージ１０１およびレセプタクル１０２から構成される光半導体素子モジュール（以下、この実施の形態５では主にＬＤを搭載した例を示すので、ＬＤモジュールと呼ぶ。）１０３の外観構成を示す図であり、図１５（ａ）（ｂ）はＬＤモジュール１０３の水平断面図（図１４のｘに平行な面）、垂直断面図（図１４のｙに平行な面）である。
【０１２１】
図１４、１５に示すように、キャンパッケージ１０１は、バイアス給電ピン（１４４ａ、１４４ｂ）、高周波信号ピン（１４１ａ、１４１ｂ）などがマウントされる円板状のステム１１０と、複数のセラミック基板が搭載される台形柱状の台座１１１（台座ブロック）と、ＬＤ２０から発生されたレーザ光を集光する集光レンズ２５と、台座１１１などを外部から密閉するための円筒形のキャップ１１３などを備えている。
【０１２２】
キャップ１１３は、図１５に示すように、プロジェクション溶接などによってステム１１０に固定される第１キャップ部材１１３ａと、この第１キャップ部材１１３ａの先端側に外嵌されてＹＡＧ溶接などによって第１キャップ部材１１３ａに固定される第２キャップ部材１１３ｂとから２段円筒形状を成している。具体的には、第１キャップ部材１１３ａは段付きの外筒を有し、太い径の外筒の先に細い径の外筒が設けられている。この細い径の外筒の外周に対して、第２キャップ部材１１３ｂの一端側の内筒が嵌合し、貫通ＹＡＧ溶接によって第１キャップ部材１１３ａと第２キャップ部材１１３ｂが固定される。
【０１２３】
第１キャップ部材１１３ａの先端側には、レンズ挿入用の孔１１４が形成されており、この孔１１４に集光レンズ２５が挿入される。集光レンズ２５は、ネジ、接着材などによって第１キャップ部材１１３ａに固定される。第１キャップ部材１１３ａの内部空間１１５は、ガラス製のウィンドウ１１６によって外部から画成されており、これにより台座１１１が収納される内部空間１１５を気密状態に保つようにしている。なお、集光レンズ２５の接着、または半田付けによって、内部空間１１５を気密状態に保つことが可能な場合は、ウィンドウ１１６を省略してもよい。
【０１２４】
第２キャップ部材１１３ｂの集光レンズ２５に対向する部分（他端側）には、レーザ光を通過させるための孔１１７が形成されている。この第２キャップ部材１１３ｂをレーザ光軸方向に位置決め調整して、第１キャップ部材１１３ａにＹＡＧ溶接固定することで、集光レンズ２５とレセプタクル１０２内に保持されたダミーフェルール１１８とのレーザ光軸方向の位置合わせを行う。
【０１２５】
レセプタクル１０２は、光ファイバ１２０が接続されたフェルール１２１（図１４参照）が挿入されるフェルール挿入孔１１９を有しており、光ファイバ１２０を保持する。フェルール挿入孔１１９内のキャンパッケージ１０１側には、内部に光ファイバ１１８ａが配設されているダミーフェルール１１８が圧入され固定されている。レセプタクル１０２におけるダミーフェルール１１８が固定される側の一端面は、ＹＡＧ溶接による突き合わせ溶接などによってキャンパッケージ１０１の第２キャップ部材１１３ｂの他端側の端面に固定される。レセプタクル１０２を第２キャップ部材１１３ｂに固定する際に、レーザ光軸方向に垂直な２つの方向に対する位置決め調整を行うことで、集光レンズ２５とレセプタクル１０２内のダミーフェルール１１８とのレーザ光軸に直角な２つの方向に関する位置合わせを行う。
【０１２６】
光ファイバ１２０が接続されているフェルール１２１は、フェルール１２１がレセプタクル１０２のフェルール挿入孔１１９に挿入されたとき、ダミーフェルール１１８の方にフェルール１２１を押圧し、かつフェルール１２１をレセプタクル１０２にロック固定するための適宜の機構（図示せず）を有している。したがって、フェルール１２１がレセプタクル１０２のフェルール挿入孔１１９に挿入されると、ダミーフェルール１１８の光ファイバ１１８ａとフェルール１２１内の光ファイバ１２０の端面同士が当接し、これによりファイバ間が接続（光結合）される。
【０１２７】
つぎに、キャンパッケージ１０１内の構成について説明する。図１６は、キャップ１１３を外した状態におけるキャンパッケージ１０１を示す斜視図である。
【０１２８】
図１６に示すように、キャンパッケージ１０１は、複数のピンがマウントされた円板状のステム１１０と、Ａｇロウ付けなどによってステム１１０の内壁面に垂直に固定される台形柱状の台座１１１とから構成される。
【０１２９】
グランドを構成するステム１１０には、ＬＤ駆動回路１からの差動の変調電気信号（以下差動高周波信号ともいう）が伝送される一対の高周波信号ピン１４１ａ、１４１ｂと、これら高周波信号ピン１４１ａ、１４１ｂの両側に配される２本のグランドピン１４２ａ、１４２ｂと、モニタ用の受光素子（例えばフォトダイオード、以下ＰＤという）１５０の信号伝送のための１本のモニタ信号ピン１４３と、ＬＤ２０に対して外部の直流バイアス電流源からバイアス電流を供給する一対のバイアス給電ピン１４４ａ、１４４ｂと、モニタ用のＰＤ１５０を搭載するためのＰＤ用チップキャリア１４５とがマウントされている。例えば、高周波信号ピン１４１ａから図１６に示す正相の電流信号Ｉ２が引き抜かれるとともに高周波信号ピン１４１ｂに対して図１６に示す電流信号Ｉ２と逆相の電流信号Ｉ１が与えられる。
【０１３０】
これらの信号ピンのうち、高周波信号ピン１４１ａ、１４１ｂと、グランドピン１４２ａ、１４２ｂは、気密を保ったままステム１１０を介して電気信号を通過させるフィードスルーを構成している。これら各ピンは、ガラスなどの材料で構成される誘電体を介してステム１１０に対し気密封止状態で固定されている。グランドピン１４２ａ、１４２ｂは、グランドを構成するステム１１０の外壁面（図示せず）に圧着および溶接によって固着されている。ＰＤ用チップキャリア１４５上にマウントされたＰＤ１５０は、ＬＤ２０から後方に出射されるモニタ光をモニタするためのものである。
【０１３１】
台座１１１の上面には、マイクロストリップ差動線路基板１４６、１４７と、ＬＤ用チップキャリア１４８と、バイアス回路用基板１４９とが搭載されている。マイクロストリップ差動線路基板１４６、１４７やＬＤ用チップキャリア１４８の裏面にグランドとして機能するように形成された平面導体板である接地導体層が、半田などで台座１１１の上面に接合され、電気的に接続されている。また、台座１１１は、ＬＤ２０等から発生する熱の放熱経路になっている。
【０１３２】
マイクロストリップ差動線路基板１４６は、セラミック基板１５１と、セラミック基板１５１の上面に形成された一対のストリップ差動信号線１５２ａ、１５２ｂと、セラミック基板１５１の裏面に形成された接地導体層（図示せず）で構成されている。ストリップ差動信号線１５２ａ、１５２ｂの一端側には、ステム１１０から突出した高周波信号ピン１４１ａ、１４１ｂと接触させるためのパッド１５３ａ、１５３ｂが形成されている。ストリップ差動信号線１５２ａ、１５２ｂの途中には、互いの信号線により接近するように突出されたインピーダンス整合用の容量性のスタブ１５４ａ、１５４ｂが形成されている。ストリップ差動信号線１５２ａ、１５２ｂは、低いインピーダンスになりやすいフィードスルー部のインピーダンスを補正するために、ステム１１０に近い入力側の部分では、信号線間隔が大きく設定されている。また、ストリップ差動信号線１５２ａ、１５２ｂは、信号線間隔が徐々に接近する部分と、間隔が接近して平行に配置される出力側部分とを有している。ステム１１０にマウントされる高周波信号ピン１４１ａ、１４１ｂの端部は、マイクロストリップ差動線路基板１４６のパッド１５３ａ、１５３ｂにロウ付けまたは半田付けによって接続固定されている。
【０１３３】
マイクロストリップ差動線路基板１４７は、セラミック基板１５５と、セラミック基板１５５の上面に形成された一対のストリップ差動信号線１５６ａ、１５６ｂと、セラミック基板１５５の裏面に形成された接地導体層（図示せず）で構成されている。ストリップ差動信号線１５６ａ、１５６ｂは、信号線方向を略９０度折り曲げるためのコーナーカーブ部を有している。ストリップ差動信号線１５６ａ、１５６ｂの途中には、インピーダンス整合用の整合抵抗１９ａ、１９ｂがそれぞれ形成されている。ストリップ差動信号線１５２ａ、１５２ｂと、ストリップ差動信号線１５６ａ、１５６ｂとは、ワイヤボンド１５７ａ、１５７ｂによってそれぞれ接続されている。
【０１３４】
ＬＤ用チップキャリア１４８は、セラミック基板１５８と、セラミック基板１５８の上面に形成された一対のストリップ差動信号線１５９ａ、１５９ｂと、セラミック基板１５８の裏面に形成された接地導体層（図示せず）で構成されるマイクロストリップ差動線路を有し、一方のストリップ差動信号線１５９ｂの一端上にＬＤ２０の一方の電極であるアノードが直接当接するように、ＬＤ２０が搭載されている。ＬＤ２０の他方の電極としてのカソードは、ワイヤボンド２９によって他方のストリップ差動信号線１５９ａの一端に接続されている。ストリップ差動信号線１５６ａ、１５６ｂと、ストリップ差動信号線１５９ａ、１５９ｂの他端とは、ワイヤボンド１６１ａ、１６１ｂによってそれぞれ接続されている。セラミック基板１５８は、熱伝導性の良い窒化アルミ（ＡｌＮ）や炭化シリコン（ＳｉＣ）などの材料から構成されている。ＬＤ２０としては、１０Ｇｂ／ｓの変調信号の伝送が可能な、例えば分布帰還型のレーザダイオード素子が用いられている。
【０１３５】
バイアス回路用（セラミック）基板１４９上には、２本の配線パターン１６２ａ、１６２ｂと一対のインダクタンス回路（インダクタンス素子及び抵抗の並列回路）が形成されている。一方の配線パターン１６２ａには、ソレノイド２１ａおよびこのソレノイド２１ａの線間容量とインダクタンスとの共振を防止する抵抗２２ａが電気的に並列接続されるように配置され、他方の配線パターン１６２ｂには、同様に、ソレノイド２１ｂおよび抵抗２２ｂとが電気的に並列接続されるように配置されている。ソレノイド２１ａおよびソレノイド２１ｂは互いの磁界が干渉しないように、各ソレノイド２１ａ、２１ｂの中心軸（の延長線）が交差するように、好ましくは直交するように、離間配置されている。２本の配線パターン１６２ａ、１６２ｂの一方の各端部は、ＬＤ用チップキャリア１４８のストリップ差動信号線１５９ａ、１５９ｂとワイヤボンド２３ａ、２３ｂを介して接続されており、配線パターン１６２ａ、１６２ｂの他方の端部は、ワイヤボンド１６３ａ、１６３ｂを介してステム１１０に設けられるバイアス給電ピン１４４ａ、１４４ｂに接続される。
【０１３６】
つぎに、キャンパッケージ１０１の各部の特徴的な構成をより詳細に説明する。まずステム１１０の構成について詳述する。
【０１３７】
ＬＤ駆動回路１の差動トランジスタ１２、１３から出力される差動高周波信号は、図１６に示すように、キャンパッケージ１０１の外部に配置された基板に設けられたグランデッドコプレーナ差動線路１７０を介して、キャンパッケージ１０１に入力される。グランデッドコプレーナ差動線路１７０は、基板上に形成された一対の差動信号線１７１ａ、１７１ｂと、この一対の差動信号線１７１ａ、１７１ｂを挟むように差動信号線１７１ａ、１７１ｂの外側に配置されるグランド１７２ａ、１７２ｂと、裏面に配置されてグランド１７２ａ、１７２ｂに接続される接地導体層（図示せず）とから構成されている。差動信号線１７１ａ、１７１ｂは、ＬＤ駆動回路１の上面に設けられた出力端子１６０ａ、１６０ｂに接続されている。出力端子１６０ａは差動トランジスタ１３のコレクタに電気的に接続され、出力端子１６０ｂは差動トランジスタ１２のコレクタに電気的に接続される。
【０１３８】
グランデッドコプレーナ差動線路１７０の差動信号線１７１ａ、１７１ｂは、ステム１１０に設けられた高周波信号ピン１４１ａ、１４１ｂに半田で接続固定されている。グランデッドコプレーナ差動線路１７０のグランド１７２ａ、１７２ｂは、ステム１１０に設けられたグランドピン１４２ａ、１４２ｂに半田で接続固定されている。また、グランデッドコプレーナ差動線路１７０のキャンパッケージ側の端面と、ステム１１０との間に間隙があるので、この間隙に誘電体を充填することによって、インピーダンスの低下による高周波信号の反射を抑えるようにしてもよい。
【０１３９】
ステム１１０は、コバール（Ｆｅ−Ｎｉ合金）、軟鉄、あるいはＣｕＷ（銅タングステン）などの金属で構成され、通常、その上層に半田付けのためにＮｉや金などのメッキが施されている。ステム１１０には、複数の孔１７４、１７５、１７６ａ、１７６ｂが分散して形成されており、これらの孔１７４、１７５、１７６ａ、１７６ｂに、誘電体１７７、１７８、１７９ａ、１７９ｂが挿入される。
【０１４０】
誘電体１７７には一対のピン挿入孔１８０ａ、１８０ｂが形成され、これらのピン挿入孔１８０ａ、１８０ｂに高周波信号ピン１４１ａ、１４１ｂが挿入固定される。同様に、誘電体１７８、１７９ａ、１７９ｂには、孔（符号は省略）がそれぞれ形成され、これらの各孔にモニタ信号ピン１４３およびバイアス給電ピン１４４ａ、１４４ｂが挿入固定される。一対の高周波信号ピン１４１ａ、１４１ｂが挿入される誘電体１７７の形状は、この場合長円形状を呈している。これに対応して、誘電体１７７が挿入される孔１７４も長円形状を呈している。その他の誘電体１７８、１７９ａ、１７９ｂは、円形形状としている。なお、グランドピン１４２ａ、１４２ｂは、ステム１１０の図示しない外壁面に圧着および溶接によって固着されている。
【０１４１】
ここで、２本の高周波信号ピン１４１ａ、１４１ｂは、高周波特性を考慮し、誘電体１７７の少なくとも一方の外側に突出される部分の長さ（ＬＤ２０側への突出長）が、モニタ信号ピン１４３およびバイアス給電ピン１４４ａ、１４４ｂの同突出長よりも短く設定されており、高周波信号ピン１４１ａ、１４１ｂを伝送される信号が、誘電体１７７の外側に出ると、即座にマイクロストリップ差動線路基板１４６のストリップ差動信号線１５２ａ、１５２ｂに乗り移れるようにしている。モニタ信号ピン１４３およびバイアス給電ピン１４４ａ、１４４ｂの方は、高周波特性の厳しい制約がないので、ある程度の突出長を確保して、ワイヤボンドの接続作業などを容易にしている。
【０１４２】
誘電体１７７、１７８、１７９ａ、１７９ｂとしては、例えば、コバールガラスを使用するのが好ましく、ほうけい酸ガラスなどを使用しても良い。また、高周波信号ピン１４１ａ、１４１ｂ、モニタ信号ピン１４３、バイアス給電ピン１４４ａ、１４４ｂ、グランドピン１４２ａ、１４２ｂとしては、例えばコバール、５０％Ｎｉ−Ｆｅ合金などの金属を使用する。
【０１４３】
なお、グランデッドコプレーナ差動線路１７０、高周波信号ピン１４１ａ、１４１ｂ、グランドピン１４２ａ、１４２ｂ、ワイヤボンド１５７ａ、１５７ｂ、およびマイクロストリップ差動線路基板１４６、１４７によって、分布定数回路１８が構成される。
【０１４４】
本実施の形態５においては、ＬＤ駆動回路１の差動トランジスタ１２、１３の出力からＬＤ２０までのインピーダンス整合をとるためこれらの間を全て差動線路で構成してＬＤ２０を駆動するようにしており、ステム１１０を貫通するピンも、長円形状の誘電体１７７に一対の高周波信号ピン１４１ａ、１４１ｂを貫通させることで、差動線路を構成する差動ピンとしている。このため、例えば、単相駆動の場合には、ＬＤ２０を駆動する大電流がグランドを経由してＬＤ駆動回路１に帰還するので、接地電位が変動するため、近接して設置されることが多い微弱電流を検出する光受信系の電子回路に悪影響が出ることがあるが、本実施例では差動線路を用いて、ＬＤ２０をプッシュ・プル動作しているので、大電流は差動線路を流れ、接地電位の変動が少なくなり、周辺回路への影響が出にくいという利点がある
【０１４５】
このように、ＬＤ駆動回路１側ピン露出領域を差動線路構成としかつその外側にグランドピン１４２ａ、１４２ｂを配して、この部分のインピーダンスを従来に比べ低くするようにしたので、この部分とフィードスルー部とのインピーダンス差が従来に比べ小さくなり、また電界の不連続も少なくしたので、通過特性および反射特性を改善することができる。
【０１４６】
高周波信号ピン１４１ａ、１４１ｂの周りに配置される誘電体１７７として、ガラスを使用しているので、ステム１１０の内側部分（高周波信号ピン１４１ａ、１４１ｂが誘電体１７７で囲まれているフィードスルー部分、以下ピン非露出領域ともいう）では、取り扱いが容易な直径０．３ｍｍから０．５ｍｍ程度の高周波信号ピン１４１ａ、１４１ｂと直径３．５ｍｍから直径６ｍｍ程度のステム１１０に適当な形状の孔とした場合、インピーダンスが下がりすぎる傾向がある。このピン非露出領域のインピーダンスを上げるためには、高周波信号ピンの周りに配置される誘電体１７７の断面積（長円の面積）を大きくすればよいが、これでは小型化、省スペース化の要求を満足させることができない。
【０１４７】
そこで、２本の高周波信号ピン１４１ａ、１４１ｂは、誘電体１７７の外側に出ると、即座にマイクロストリップ差動線路基板１４６のストリップ差動信号線１５２ａ、１５２ｂに乗り移れるように、ＬＤ２０側への突出長を短くするとともに、マイクロストリップ差動線路基板１４６のストリップ差動信号線１５２ａ、１５２ｂのうち、高周波信号ピン１４１ａ、１４１ｂに接続される、ステム１１０に近い部分の間隔を、例えば、マイクロストリップ差動線路基板１４７に近い部分の線路間隔よりも大きくしたり、高周波信号ピン１４１ａ、１４１ｂの間隔よりも若干広く設定する等、比較的大きく設定することで、この部分の電気的結合を弱くして、この部分を高インピーダンスに設定している。
【０１４８】
このように、ステム１１０を出た直後の差動線路部分の線路間隔を大きくして、高インピーダンス部分を故意に作成しており、この高インピーダンス部分とステム内側（ピン非露出領域）の低インピーダンス部分とでインピーダンスを相殺させ、全体的に見てインピーダンスを整合させるようにしている。すなわち、ピン非露出領域（フィードスルー部分）は低インピーダンスであるので、その後にハイインピーダンスを少し作って、全体としてのインピーダンス整合をとるようにしている。
【０１４９】
また、ストリップ差動信号線１５２ａ、１５２ｂの途中には、インピーダンス整合用の一対のスタブ１５４ａ、１５４ｂを形成しており、これら一対のスタブ１５４ａ、１５４ｂによりインピーダンスを下げてストリップ差動信号線１５６ａ、１５６ｂとのミスマッチングが発生しないようにしている。すなわち、これら一対のスタブ１５４ａ、１５４ｂにより、ドライバ側ピン露出領域のリアクタンス成分と、ピン非露出領域（フィードスルー部分）のリアクタンス成分を補償して、通過特性および反射特性を改善している。
【０１５０】
また、この場合、一対のスタブ１５４ａ、１５４ｂは、外側にではなく、内側に（互いの信号線に接近するように）突出されているので、マイクロストリップ差動線路基板１４６の小型化に寄与する。なお、小型化が必要ない場合は、差動線路の１５２ａ、１５１ｂの外側に突出するようにしてもよい。
【０１５１】
キャンパッケージ１０１においては、高周波信号ピン１４１ａ、１４１ｂとＬＤ２０との間を接続する差動線路基板と、ＬＤ２０を搭載する基板と、ＬＤ２０に直流バイアス電流を供給するためのバイアス回路基板と、モニタＰＤ５０とを配置する必要がある。
【０１５２】
このとき、マイクロストリップ差動線路基板１４６、１４７と、バイアス回路用基板１４９とで、ＬＤ用チップキャリア１４８を挟むようにＬＤ用チップキャリア１４８の両側に配置するようにしている。別言すれば、ＬＤ２０を真ん中にしてマイクロストリップ差動線路基板１４６、１４７の各ストリップ差動信号線１５２ａ、１５２ｂ、１５６ａ、１５６ｂと、一対のインダクタンス回路を含む配線パターン１６２ａ、１６２ｂと、ＬＤ２０とを略Ｕ字状に配置している。
【０１５３】
また、マイクロストリップ差動線路基板１４６、１４７が、ＬＤ用チップキャリア１４８からサイドにずれた位置に配設されるので、高周波信号ピン１４１ａ、１４１ｂを封止固定するための透明の誘電体１７７の配置位置も、必然的に、ＬＤ用チップキャリア１４８からサイドにずれた位置に配設されることになる。
【０１５４】
なお、ＬＤ２０を搭載する基板と、高周波信号ピン１４１ａ、１４１ｂおよびＬＤ２０間を接続する差動線路基板とを、同一の基板で構成する手法もあるが、この場合は、熱源としてのＬＤ２０からの熱を放熱するため単位面積あたり高価な放熱性の良い窒化アルミ基板（ＡｌＮ）などの基板材料を広い面積で使用しなくてはならず、コストアップの原因となる。
【０１５５】
そこで、熱源としてのＬＤ２０を搭載するＬＤ用チップキャリア１４８を、他の基板から分離して単独基板としている。このため、ＬＤ用チップキャリア１４８にのみ高価な放熱性の良い窒化アルミ基板（ＡｌＮ）などのセラミック基板材料を使用すればよくなり、他の基板（マイクロストリップ差動線路基板１４６、１４７と、バイアス回路用基板１４９）は、安価なＡｌ２Ｏ３などのセラミック基板材料を使用すればよくなり、低コスト化が可能となる。
【０１５６】
また、本実施の形態によれば、インピーダンス整合用のマイクロストリップ差動線路基板１４６と、整合抵抗１９ａ、１９ｂを配置するためのマイクロストリップ差動線路基板１４７とを、別基板としたので、無駄のないセラミック基板の裁断が可能となって低コスト化に寄与する。
【０１５７】
また、バイアス回路用基板１４９には、バイアス給電ピン１４４ａ、１４４ｂに接続されるソレノイド２１ａおよび抵抗２２ａの並列回路と、ソレノイド２１ｂおよび抵抗２２ｂの並列回路とを、同一基板上に配置して、バイアス回路基板の小面積化を図っているので、低コスト化および小型化に寄与する。
【０１５８】
誘電体１７７の厚みをステム１１０に形成した孔１７４の深さすなわちステム１１０の幅よりも短く設定し、ステム１１０にはＬＤ側の開口部をすりばち状に形成した孔１９５が形成される。
【０１５９】
なお、上記実施の形態において、マイクロストリップ差動線路基板１４６、１４７の代わりにグランデッドコプレーナ差動線路を用いるようにしてもよい。グランデッドコプレーナ差動線路は、前述したように、基板上に形成された一対の差動信号線と、この一対の差動信号線を挟むように差動信号線の外側に配置されるグランドと、裏面に配置される接地導体層とから構成されている。
【０１６０】
実施の形態６．
図１７を用いて、この発明の実施の形態６の光半導体素子モジュールについて説明する。図１７（ａ）は上蓋４０１を外した状態の上面図であり、図１７（ｂ）は図１７（ａ）のＩＩ断面図である（但し、上蓋４０１は取付けた状態）。こ
の実施の形態６においては、先の実施の形態のキャンパッケージ１０１に搭載されるＬＤ２０と、ＬＤ２０を載置する基板５０１を含む各種構成要素と、ＬＤ駆動回路１とを、箱形（バタフライ型）の光半導体用パッケージ４０２内に収納している。
【０１６１】
図１７に示すように、この光半導体用パッケージ４０２においても、ＬＤ駆動回路１の入力バッファ１１には、前述したように、正相および逆相の差動信号が入力される。そこで、この差動信号を光半導体用パッケージ４０２のＬＤ駆動回路１に入力するために、光半導体用パッケージ４０２の側壁に誘電体１７７（フィードスルー）を嵌め込み、誘電体１７７上に設けれらた差動線路１７８ａ、１７８ｂを介して、パッケージの内外で気密を確保したまま差動信号の伝送を行う。
【０１６２】
差動線路１７８ａ、１７８ｂの一端は、光半導体用パッケージ４０２の外部で高周波信号ピン１４１ａ、１４１ｂとが半田接合されている。高周波信号ピン１４１ａ、１４１ｂはグランドに接続されたグランドピン１４２ａ、１４２ｂに挟まれるところで互いに近接して配置され、差動線路を構成する。
【０１６３】
差動線路１７８ａ、１７８ｂの他端は、基板５０２に設けられた差動ストリップ線路４１１の一端に接続される。差動ストリップ線路４１１の他端は、基板５０３に設けられた差動ストリップ線路の一端に接続される。基板５０３に設けられた差動ストリップ線路の他端は、ＬＤ駆動回路１の差動信号の入力端子にワイヤボンドを介在させて接続され、ＬＤ駆動回路１内の入力バッファ１１に電気的に接続される。
【０１６４】
差動トランジスタ１２、１３と電気的に接続されたＬＤ駆動回路１の出力端子は、ワイヤボンドを介在させて基板５０４に設けられた差動線路の一端に接続される。基板５０４に設けられた差動線路の他端は、基板５０１に設けられた差動線路の一端にワイヤボンドを介在させて接続される。基板５０１の差動線路の一方は、他端側で図５に示したようにＬＤ２０のアノードが半田接合される。基板５０１の差動線路の他方は、他端側で図５に示したようにワイヤボンドを介在させてＬＤ２０のカソードと接続される。基板５０１の一端側には、整合抵抗１９ａ、１９ｂが設けられている。基板５０５には、図５のように、ソレノイド２１ａと抵抗２２ａが並列に接続されたバイアス回路２８ａと、ソレノイド２１ｂと抵抗２２ｂが並列に接続されたバイアス回路２８ｂが設けられている。バイアス回路２８ａ、２８ｂは基板５０１上の夫々の差動線路と接続される。また、バイアス回路２８ａ、２８ｂはセラミック基板４５０上の導体線路とワイヤボンドで接続される。
【０１６５】
バイアス回路２８ａ、２８ｂは、ワイヤボンドとセラミック基板４５０（フィードスルー）を介して導体リード４５１に接続されている。セラミック基板４５０はパッケージ側壁に嵌め込まれ、気密を確保したまま光半導体用パッケージ４０２の内外でバイアス電流やＬＤ駆動回路１の制御信号を伝送する。
【０１６６】
ＬＤ駆動回路１、基板５０１、５０３、５０４、５０５は、金属導体マウント５１０の上に載置される。金属導体マウント５１０の側面には、レンズとレンズを保持するホルダから成るレンズ５２０が接合されている。レンズ５２０は、他の光学部品を介して光ファイバ１２０に集光するように配置される。また、光半導体用パッケージ４０２の上面には上蓋４０１が溶接され、光半導体用パッケージ４０２の前方の側壁の光通過孔に、窓ガラス６００が接合されて気密が確保されている。光ファイバ１２０は光ファイバ保持部４０３で保持される。
【０１６７】
この実施の形態６においては、差動線路を構成する高周波信号ピン１４１ａ、１４１ｂや差動ストリップ線路４１１の他各差動線路を用いて、差動信号をＬＤ駆動回路１に入力するようにしている。このため、先の実施の形態と同様、高周波特性の劣化を抑えることができるとともに、気密性を向上させることができる。
【０１６８】
【発明の効果】
以上説明したように、この発明にかかる光半導体装置によれば、差動線路が接続された光半導体素子がプシュ・プル動作により駆動されるので、波形の非対称性が改善され、光出力波形の品質が向上することにより、良好な伝送特性を得ることができるという効果を奏する。
【０１６９】
また、この発明にかかる光半導体装置によれば、差動線路が接続された光半導体素子の両電極側にバイアス回路を配置したので、バイアス回路に伴なう通過特性のリップルを改善でき、光出力波形の品質が向上することにより、良好な伝送特性を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】実施の形態１にかかる光半導体装置の一例を示す回路構成図である。
【図２】（ａ）はＬＤ駆動回路の一対の差動トランジスタの立ち上がり、立ち下がり特性を模式的に示す説明図であり、（ｂ）は、一対の差動トランジスタの立ち上がり、立ち下がり特性が平均化される原理を示す説明図である。
【図３】様々なパターンの光信号波形を光−電気変換した後で帯域フィルタを通し、その電気信号を重ね書きした図である。
【図４】（ａ）は図１に示すＬＤモジュールを分布定数回路から見たときの周波数応答特性を示すグラフであり、（ｂ）は夫々のバイアス回路を異なるインピーダンスにしたときの周波数応答特性を示すグラフである。
【図５】実施の形態２にかかる光半導体装置の一例を示す回路構成図である。
【図６】（ａ）はフィルタの上面図であり、（ｂ）はこのフィルタのＰ方向矢視図である。
【図７】フィルタを挿入する前後の周波数応答特性を対比したグラフである。
【図８】図５に示す光半導体装置の高周波動作を模擬する等価回路図である。
【図９】（ａ）は図１８に示す従来技術の光半導体装置の高周波動作を模擬する簡単化した等価回路図であり、（ｂ）はこの等価回路の周波数応答特性のシミュレーション結果を示すグラフである。
【図１０】（ａ）は図１に示すこの発明の光半導体装置（差動線路）の高周波動作を模擬する簡単化した等価回路図であり、（ｂ）はこの等価回路の周波数応答特性のシミュレーション結果を示すグラフである。
【図１１】（ａ）は、図１０（ａ）の等価回路においてバイアス回路の構成を詳細に示した回路構成図であり、（ｂ）はこの回路条件に基づく周波数応答特性のシミュレーション結果を示すグラフであり、（ｃ）は図９（ａ）の等価回路においてバイアス回路の構成を詳細に示した回路構成図であり、（ｄ）はこの回路条件に基づく周波数応答特性のシミュレーション結果を示すグラフである。
【図１２】（ａ）は図１１（ａ）と同一の等価回路を示した回路構成図であり、（ｂ）は図１２（ａ）の回路条件に基づくシミュレーション結果を示すグラフであり、（ｃ）は図１１（ａ）の等価回路において、ワイヤボンド２３ａ（または２３ｂ）のインダクタンスＬ４を、３ｎＨから１ｎＨに変更したときの周波数応答特性のシミュレーション結果を示すグラフである。
【図１３】（ａ）は図１１（ａ）と同一の等価回路を示したものであり、（ｂ）は図１３（ａ）の回路条件に基づくシミュレーション結果を示すグラフであり、（ｃ）は図１１（ａ）の等価回路において、インダクタンス素子のインダクタンスＬ１を変更したときの周波数応答特性のシミュレーション結果を示すグラフである。
【図１４】キャンパッケージおよびレセプタクルから構成されるＬＤモジュールの外観構成を示す図である。
【図１５】（ａ）はＬＤモジュールの水平断面図（図１４のｘに平行な面）であり、（ｂ）は垂直断面図（図１４のｙに平行な面）である。
【図１６】キャップを外した状態におけるキャンパッケージを示す斜視図である。
【図１７】（ａ）は上蓋を外した状態の上面図であり、図１７（ｂ）は上蓋を取付けた状態での図１７（ａ）のＩＩ断面図である。
【図１８】従来の単相給電方式による光半導体装置の一例を示す回路図である。
【図１９】図１８のＬＤ駆動回路に示すような回路から出力される電気信号波形のアイパターンの一例を示す図である。
【図２０】図１９に示すような信号波形の電気信号を出力するＬＤ駆動回路を用いて、図１８のＬＤモジュールから出力される光信号波形（光出力波形）のアイパターンの一例を示す図である。
【図２１】図１８に示すＬＤ駆動回路とＬＤモジュールの間の信号伝送路Ｐを、マイクロストリップ線路のような分布定数回路で構成し、この分布定数回路からＬＤモジュールを見たときの、周波数応答特性を示すグラフである。
【符号の説明】
１，２００　ＬＤ駆動回路、２，３００　ＬＤモジュール、１１，２０１　入力バッファ、１２，１３　差動トランジスタ、１４，２４，２０４，３１４　定電流源、１５，１６，２２ａ，２２ｂ，１０５，１０６，１０７　抵抗、１８，２０８　分布定数回路、１９ａ，１９ｂ，３０９　整合抵抗、２０，３１０　ＬＤ、２１ａ，２１ｂ　ソレノイド、２３ａ，２３ｂ，２９，１５７ａ，１５７ｂ，１６１ａ，１６１ｂ，１６３ａ，１６３ｂ，３２９　ワイヤボンド、２５，３１５　集光レンズ、２６，１１８ａ，１２０，３１６　光ファイバ、２７　フィルタ、２８ａ，２８ｂ，３２，３３　バイアス回路、３１　出力インピーダンス、３８　ストリップ導体電極、３９　マイクロストリップ導体線路、４０　接地導体、４１，１５１，１５５，１５８，４５０　セラミック基板、１０１　キャンパッケージ、１０２　レセプタクル、１０３　ＬＤモジュール、１１０　ステム、１１１　台座、１１３　キャップ、１１３ａ，１１３ｂ　キャップ部材、１１４，１１７，１７４，１９５　孔、１１５　内部空間、１１６　ウィンドウ、１１８　ダミーフェルール、１１９　フェルール挿入孔、１２１　フェルール、１４１ａ，１４１ｂ　高周波信号ピン、１４２ａ，１４２ｂ　グランドピン、１４３　モニタ信号ピン、１４４ａ，１４４ｂ　バイアス給電ピン、１４５　ＰＤ用チップキャリア、１４６，１４７　マイクロストリップ差動線路基板、１４８ＬＤ用チップキャリア、１４９　バイアス回路用基板、１５０　ＰＤ、１５２ａ，１５２ｂ，１５６ａ，１５６ｂ，１５９ａ，１５９ｂ　ストリップ差動信号線、１５３ａ，１５３ｂ　パッド、１５４ａ，１５４ｂ　スタブ、１６０ａ，１６０ｂ　出力端子、１６２ａ，１６２ｂ　配線パターン、１７０　グランデッドコプレーナ差動線路、１７１ａ，１７１ｂ　差動信号線、１７２ａ，１７２ｂ　グランド、１７７，１７８　誘電体、１７８ａ，１７８ｂ　差動線路、１８０ａ，１８０ｂ　ピン挿入孔、２０２，２０３　トランジスタ、３１１　インダクタンス素子、４００，４０２　光半導体用パッケージ、４１１　差動ストリップ線路、４０１　上蓋、４０３　光ファイバ保持部、４５１　導体リード、５０１，５０２，５０３，５０４，５０５　基板、５１０　金属導体マウント、５２０　レンズ、６００　窓ガラス。
【図１】
2004047832.tif 000004
【図２】
2004047832.tif 000005
【図３】
2004047832.tif 000006
【図４】
2004047832.tif 000007
【図５】
2004047832.tif 000008
【図６】
2004047832.tif 000009
【図７】
2004047832.tif 000010
【図８】
2004047832.tif 000011
【図９】
2004047832.tif 000012
【図１０】
2004047832.tif 000013
【図１１】
2004047832.tif 000014
【図１２】
2004047832.tif 000015
【図１３】
2004047832.tif 000016
【図１４】
2004047832.tif 000017
【図１５】
2004047832.tif 000018
【図１６】
2004047832.tif 000019
【図１７】
2004047832.tif 000020
【図１８】
2004047832.tif 000021
【図１９】
2004047832.tif 000022
【図２０】
2004047832.tif 000023
【図２１】
2004047832.tif 000024