(57)【要約】【課題】配線不良の発生を抑え、信頼性の高いＣｕ配線を形成可能な埋め込み配線の形成方法と、これを用いて製造した半導体装置とを提供する。【解決手段】トレンチを形成した絶縁膜１０上にＴａＮ膜１１、Ｃｕ膜１２を順次堆積する。次に、Ｃｕの研磨レートがＴａＮの研磨レートより十分大きく、かつ、Ｃｕ保護膜形成剤が十分に含有されたスラリーを用いて第１のＣＭＰを行う。これにより、トレンチ内のＣｕ膜の上面位置は、ＴａＮ上面位置と同一となる。次に、Ｃｕの研磨レートが、ＴａＮの研磨レートと同等以上となる条件で、第２のＣＭＰを行い、Ｃｕ配線１３を形成する。Ｃｕ膜の上面位置に応じて第２のＣＭＰの条件を適宜変えることにより、第２のＣＭＰ後のＣｕ膜の上面位置は絶縁膜の上面位置と同一か、それ以下となり、配線不良の発生を低減できる。【選択図】  図１
2004363524.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられ、トレンチが形成された絶縁膜の上または上方にバリアメタル膜を形成後、上記バリアメタル膜の上に配線主材料を堆積する工程（ａ）と、
上記バリアメタル膜をストッパとして上記配線主材料を化学機械研磨する工程（ｂ）と、
上記工程（ｂ）の後に、少なくとも上記バリアメタル膜を化学機械研磨して上記トレンチ内を覆うバリアメタルと上記配線主材料とからなる埋め込み配線を形成する工程（ｃ）と
を含み、
上記工程（ｂ）が終了する際の上記配線主材料の上面位置に応じて上記工程（ｃ）の化学機械研磨の条件を変える、埋め込み配線の形成方法。
【請求項２】
請求項１に記載の埋め込み配線の形成方法において、
上記工程（ｃ）の終了時には、上記埋め込み配線の上面位置が上記トレンチ以外の部分の上記絶縁膜の上面位置以下となっている、埋め込み配線の形成方法。
【請求項３】
請求項１または２に記載の埋め込み配線の形成方法において、
上記工程（ｂ）が終了する際の上記配線主材料の上面位置は、上記バリアメタル膜の上面位置とほぼ同じ高さであり、
上記工程（ｃ）では、上記配線主材料の研磨レートが上記バリアメタル膜の研磨レートと同等以上となる条件で化学機械研磨を行なう、埋め込み配線の形成方法。
【請求項４】
請求項３に記載の埋め込み配線の形成方法において、
上記工程（ｂ）の化学機械研磨で用いられるスラリーは、研磨粒子、過酸化水素、クエン酸またはグリシン、及び０．６重量％以上のキナルジン酸を含んでいる、埋め込み配線の形成方法。
【請求項５】
請求項３または４に記載の埋め込み配線の形成方法において、
上記工程（ｃ）の化学機械研磨で用いられるスラリーは、研磨粒子、過酸化水素、シュウ酸、及び０．２重量％以下のキナルジン酸を含んでいる、埋め込み配線の形成方法。
【請求項６】
請求項１または２に記載の埋め込み配線の形成方法において、
上記工程（ｂ）が終了する際の上記配線主材料の上面位置は、上記バリアメタル膜の下面と上面との間にあり、
上記工程（ｃ）では、上記バリアメタル膜の研磨レートをａ、上記配線主材料の研磨レートをｂとするとき、上記配線主材料の研磨レートと上記バリアメタル膜の研磨レートとの比ｂ／ａが０より大きく１より小さい条件で化学機械研磨を行なう、埋め込み配線の形成方法。
【請求項７】
請求項６に記載の埋め込み配線の形成方法において、
上記工程（ｂ）の化学機械研磨で用いられるスラリーは、研磨粒子、過酸化水素、クエン酸またはグリシン、及び０．２重量％以上０．６重量％以下のキナルジン酸を含んでいる、埋め込み配線の形成方法。
【請求項８】
請求項６または７に記載の埋め込み配線の形成方法において、
上記工程（ｃ）の化学機械研磨で用いられるスラリーは、研磨粒子、過酸化水素、シュウ酸、及び０．２重量％以上０．６重量％以下のキナルジン酸を含んでいる、埋め込み配線の形成方法。
【請求項９】
請求項１または２に記載の埋め込み配線の形成方法において、
上記工程（ｂ）が終了する際の上記配線主材料の上面位置は、上記バリアメタル膜の下面よりも下にあり、
上記工程（ｃ）では、上記バリアメタル膜が選択的に研磨される条件で化学機械研磨を行なう、埋め込み配線の形成方法。
【請求項１０】
請求項９に記載の埋め込み配線の形成方法において、
上記工程（ｂ）の化学機械研磨で用いられるスラリーは、研磨粒子、過酸化水素、クエン酸またはグリシン、及び０．２重量％以下のキナルジン酸を含んでいる、埋め込み配線の形成方法。
【請求項１１】
請求項９または１０に記載の埋め込み配線の形成方法において、
上記工程（ｃ）の化学機械研磨で用いられるスラリーは、研磨粒子、過酸化水素、シュウ酸、及び０．６重量％以上のキナルジン酸を含んでいる、埋め込み配線の形成方法。
【請求項１２】
請求項１〜１１のうちいずれか１つに記載の埋め込み配線の形成方法において、
上記工程（ｃ）の化学機械研磨で用いられるスラリーに含まれる上記研磨粒子の濃度は５重量％以下である、埋め込み配線の形成方法。
【請求項１３】
請求項１〜１２のうちいずれか１つに記載の埋め込み配線の形成方法において、
上記工程（ｃ）の化学機械研磨で用いられるスラリーに含まれる上記研磨粒子の一次粒径は、５０ｎｍ以下である、埋め込み配線の形成方法。
【請求項１４】
請求項１〜１３のうちいずれか１つに記載の埋め込み配線の形成方法において、
上記工程（ｃ）の化学機械研磨で用いられるスラリーは、界面活性剤をさらに含んでいる、埋め込み配線の形成方法。
【請求項１５】
請求項１〜１１のうちいずれか１つに記載の埋め込み配線の形成方法において、
上記工程（ａ）の前に、上記トレンチを形成するためのハードマスクを上記絶縁膜上に形成する工程をさらに含み、
上記工程（ｃ）では、上記バリアメタル膜と共に上記ハードマスクを化学機械研磨する、埋め込み配線の形成方法。
【請求項１６】
請求項１５に記載の埋め込み配線の形成方法において、
上記工程（ｃ）では、化学機械研磨によって上記絶縁膜をさらに研磨する、埋め込み配線の形成方法。
【請求項１７】
請求項１６に記載の埋め込み配線の形成方法において、
上記工程（ｃ）の化学機械研磨で用いられるスラリーは、５重量％以上の濃度で研磨粒子を含んでいる、埋め込み配線の形成方法。
【請求項１８】
請求項１６または１７に記載の埋め込み配線の形成方法において、
上記工程（ｃ）の化学機械研磨で用いられるスラリーに含まれる上記研磨粒子の一次粒径は、５０ｎｍ以上である、埋め込み配線の形成方法。
【請求項１９】
請求項１〜１８のうちいずれか１つに記載の埋め込み配線の形成方法において、
上記配線主材料は、銅、アルミニウム、タングステン、銀、またはそれらを含む合金のうちから選ばれた１つである、埋め込み配線の形成方法。
【請求項２０】
請求項１〜１９のうちいずれか１つに記載の埋め込み配線の形成方法において、
上記バリアメタル膜は、タンタル、チタン、ニオブ、モリブデン、タングステン、またはそれらを含む合金のうちから選ばれた１つの材料からなる単層膜または積層膜である、埋め込み配線の形成方法。
【請求項２１】
基板と、
上記基板上に設けられ、トレンチが形成された絶縁膜と、
上記絶縁膜のうち上記トレンチ内に設けられたバリアメタルと、上記バリアメタル上に設けられ、上記トレンチを埋める配線主材料とから構成される埋め込み配線と
を備え、
上記配線主材料の上面位置は、上記絶縁膜の上面と同等以下である半導体装置。
【請求項２２】
請求項２１に記載の半導体装置において、
上記配線主材料の上面と上記絶縁膜の上面との高さの差は、０ｎｍ以上５０ｎｍ以下である、半導体装置。
【請求項２３】
請求項２１に記載の半導体装置において、
上記配線主材料の上面は、上記絶縁膜の上面よりも凹んでいる、半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する分野】
本発明は、半導体集積回路の製造工程等における、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ；化学機械研磨）を用いた埋め込み配線（ダマシン配線）の形成方法と、それを用いて作製される半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の性能の向上に伴い、ダマシンプロセスにより形成される銅配線が近年多く用いられるようになっている。ダマシン配線を形成するための従来技術を図を用いて説明する。
【０００３】
図４（ａ）〜（ｇ）は、従来の埋め込み銅配線の形成工程を示す断面図である。
【０００４】
まず、図４（ａ）に示すように、シリコン基板上にトランジスタなどを形成後に例えばＦＳＧからなる酸化膜１４０を堆積する。その後、リソグラフィーおよびドライエッチングによって、シリコン基板に例えば４００ｎｍの深さのトレンチを形成する。次に、ウェハの全面上に厚さ３０ｎｍ程度のＴａＮ膜１４１をＰＶＤ法にて堆積し、続いて、ＰＶＤ法で例えば厚さ１５０ｎｍのＣｕと、電解メッキ法で例えば厚さ５５０ｎｍのＣｕとをそれぞれＴａＮ１４１の上に堆積してＣｕ膜１４２を形成する。
【０００５】
次に、Ｃｕの研磨レートがＴａＮの研磨レートより十分大きい条件で、ＴａＮをストッパーとする第１のＣＭＰを行うと、トレンチ内のＣｕ上面は、ＴａＮ表面と同等か（図４（ｂ）参照）、凹んだ状態のどちらかとなる（図４（ｅ）参照）。
【０００６】
ここで、Ｃｕの上面が凹むのは、スラリー（研磨液）中に含まれる、Ｃｕをエッチングするための成分によるものである。具体的には、Ｃｕイオンと水溶性のキレート錯体を形成する有機酸によるものであり、有機酸の例としてはグリシンなどが挙げられる。なお、Ｃｕをイオン化するために、過酸化水素などの酸化剤もスラリーに添加される。
【０００７】
スラリーの一成分として有機酸を使用する目的は、Ｃｕの研磨レートを上げるためであるが、有機酸を用いるとＣｕ上面に荒れが発生するので、その対策として、Ｃｕ上面を保護する保護膜形成剤がスラリーに添加される場合がある。保護膜形成剤としては、キナルジン酸、ピペラジン、ＢＴＡ（ベンゾトリアゾール）などが挙げられる。ＣｕのＣＭＰは、（１）保護膜形成、（２）該保護膜の機械的除去による新たなＣｕ面の露出、（３）酸化剤と有機酸によるＣｕのエッチング、の３工程が連続で繰り返されることで進行していく。なお、スラリー中の各成分の含有量を最適化することで、図４（ｂ）に示すようにＣｕ上面をＴａＮ上面とほぼ同一の高さにすることができる。
【０００８】
次に、図４（ｃ）または図４（ｆ）に示すように、ＴａＮの研磨レートが、Ｃｕおよび酸化膜の研磨レートより大きい条件で、酸化膜１４０をストッパーとする第２のＣＭＰを行い、Ｃｕ配線１４３を形成する。研磨レートの違いからＣｕ配線１４３は凸形状となる。図４（ｃ）は図４（ｂ）に続く工程を示し、図４（ｆ）は、図４（ｅ）に続く工程を示す。ＩＴＲＳ（ＩｎｔｅｒｎａｔｉｏｎａｌＴｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｅｒｓ）２００１によれば、Ｃｕ配線高さの減少量は、０．１３μｍノードで５０ｎｍ程度となっている。素子が微細化していくに従い、Ｃｕ配線高さの減り量に対する要求が厳しくなり、そのため、第２のＣＭＰでは、Ｃｕを研磨しないプロセスが主流であり、結果的にＣｕが凸形状となりうる。
【０００９】
第２のＣＭＰを酸化膜１４０の上面で完全に止めることは簡単ではなく、スラリーの配合が最適化されていないと、図４（ｆ）に示すように、酸化膜１４０が研磨されてしまう場合がある。その場合、当然ながらＣｕ配線１４４は、同様に凸形状となる。そして、酸化膜１４０が研磨されるため、酸化膜１４０の上面は、図４（ｃ）に示す酸化膜１４０の上面より下方に位置している。
【００１０】
【特許文献１】
特開平５−２７５３６６
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来の研磨方法の場合、第２のＣＭＰの途中でＣｕ上面が凸となる。また、Ｃｕの硬度はＦＳＧなどの酸化膜に対し６分の１、ＴａＮに対し１４分の１と軟質のため、図４（ｃ）に続く図４（ｄ）、図４（ｆ）に続く図４（ｇ）にそれぞれ示すように、突出したＣｕが研磨パッドや研磨粒子に機械的に引きずられ、配線ショート１４５、１４６を引き起こすおそれがあった。これは、特に、配線間が最小のスペースで、配線幅が大きい場合に顕著となる。配線幅が大きい方が凸状態のＣｕの体積が多いためであると推測される。
【００１２】
本発明の目的は、配線不良の発生を抑え、信頼性の高いＣｕ配線を形成する方法と、それを用いて作製される半導体装置とを提供することにある。
【００１３】
【課題を解決するための手段】
本発明の埋め込み配線の形成方法は、基板上に設けられ、トレンチが形成された絶縁膜の上または上方にバリアメタル膜を形成後、上記バリアメタル膜の上に配線主材料を堆積する工程（ａ）と、上記バリアメタル膜をストッパとして上記配線主材料を化学機械研磨する工程（ｂ）と、上記工程（ｂ）の後に、少なくとも上記バリアメタル膜を化学機械研磨して上記トレンチ内を覆うバリアメタルと上記配線主材料とからなる埋め込み配線を形成する工程（ｃ）とを含み、上記工程（ｂ）が終了する際の上記配線主材料の上面位置に応じて上記工程（ｃ）の化学機械研磨の条件を変える。
【００１４】
この方法により、工程（ｂ）での研磨状況に応じて工程（ｃ）での研磨条件を適宜変更すれば、埋め込み配線の上面が凸上になるのを防ぎ、配線不良の発生頻度を低減することが可能になる。
【００１５】
例えば、上記工程（ｃ）の終了時には、上記埋め込み配線の上面位置が上記トレンチ以外の部分の上記絶縁膜の上面位置以下となっていることにより、隣接する埋め込み配線同士が短絡する等の不具合の発生を低減することができる。
【００１６】
上記工程（ｂ）が終了する際の上記配線主材料の上面位置は、上記バリアメタル膜の上面位置とほぼ同じ高さであり、上記工程（ｃ）では、上記配線主材料の研磨レートが上記バリアメタル膜の研磨レートと同等以上となる条件で化学機械研磨を行なうことにより、確実に埋め込み配線の上面位置を絶縁膜の上面と同等以下にすることができるので、配線不良の発生を抑制することができる。
【００１７】
上記工程（ｂ）の化学機械研磨で用いられるスラリーは、研磨粒子、過酸化水素、クエン酸またはグリシン、及び０．６重量％以上のキナルジン酸を含んでいることが好ましい。
【００１８】
上記工程（ｃ）の化学機械研磨で用いられるスラリーは、研磨粒子、過酸化水素、シュウ酸、及び０．２重量％以下のキナルジン酸を含んでいることが好ましい。
【００１９】
また、上記工程（ｂ）が終了する際の上記配線主材料の上面位置が、上記バリアメタル膜の下面と上面との間にある場合、上記工程（ｃ）では、上記バリアメタル膜の研磨レートをａ、上記配線主材料の研磨レートをｂとするとき、上記配線主材料の研磨レートと上記バリアメタル膜の研磨レートとの比ｂ／ａが０より大きく１より小さい条件で化学機械研磨を行なうことが好ましい。この方法により、埋め込み配線の上面位置を絶縁膜の上面以下にすることができ、配線不良の発生を低減することができる。
【００２０】
この場合、上記工程（ｂ）の化学機械研磨で用いられるスラリーは、研磨粒子、過酸化水素、クエン酸またはグリシン、及び０．２重量％以上０．６重量％以下のキナルジン酸を含んでいることが好ましい。
【００２１】
また、上記工程（ｃ）の化学機械研磨で用いられるスラリーは、研磨粒子、過酸化水素、シュウ酸、及び０．２重量％以上０．６重量％以下のキナルジン酸を含んでいることが好ましい。
【００２２】
上記工程（ｂ）が終了する際の上記配線主材料の上面位置が、上記バリアメタル膜の下面よりも下にある場合、上記工程（ｃ）では、上記バリアメタル膜が選択的に研磨される条件で化学機械研磨を行なえば、配線不良の発生を低減することができるので、好ましい。また、この方法においては、工程（ｃ）で埋め込み配線を凸状にしないように制御することが容易である。
【００２３】
この場合、上記工程（ｂ）の化学機械研磨で用いられるスラリーは、研磨粒子、過酸化水素、クエン酸またはグリシン、及び０．２重量％以下のキナルジン酸を含んでいることが好ましい。特に、キナルジン酸の濃度が比較的低く設定されていることで弱い研磨条件でも配線主材料の研磨を行なうことができるので、スクラッチの発生を抑えることができる。
【００２４】
また、上記工程（ｃ）の化学機械研磨で用いられるスラリーは、研磨粒子、過酸化水素、シュウ酸、及び０．６重量％以上のキナルジン酸を含んでいることが好ましい。
【００２５】
上記工程（ｃ）の化学機械研磨で用いられるスラリーに含まれる上記研磨粒子の濃度は５重量％以下であれば絶縁膜の研磨を防ぐことができるので好ましい。
【００２６】
上記工程（ｃ）の化学機械研磨で用いられるスラリーに含まれる上記研磨粒子の一次粒径は、５０ｎｍ以下であれば絶縁膜の研磨を防ぐことができるので好ましい。
【００２７】
上記工程（ｃ）の化学機械研磨で用いられるスラリーは、界面活性剤をさらに含んでいることが好ましい。
【００２８】
上記工程（ａ）の前に、上記トレンチを形成するためのハードマスクを上記絶縁膜上に形成する工程をさらに含み、上記工程（ｃ）では、上記バリアメタル膜と共に上記ハードマスクを化学機械研磨することにより、絶縁膜がＬｏｗ−ｋ材料など、エッチング耐性が低い材料で構成されている場合でも、配線不良を起こさずに埋め込み配線を形成することができる。従って、配線間の絶縁膜の比誘電率を下げた半導体装置を実現することができる。
【００２９】
上記工程（ｃ）では、化学機械研磨によって上記絶縁膜をさらに研磨してもよい。
【００３０】
絶縁膜を研磨する場合、上記工程（ｃ）の化学機械研磨で用いられるスラリーは、５重量％以上の濃度で研磨粒子を含んでいることが好ましい。
【００３１】
また、上記工程（ｃ）の化学機械研磨で用いられるスラリーに含まれる上記研磨粒子の一次粒径は、５０ｎｍ以上であることが好ましい。
【００３２】
本発明の半導体装置は、基板と、上記基板上に設けられ、トレンチが形成された絶縁膜と、上記絶縁膜のうち上記トレンチ内に設けられたバリアメタルと、上記バリアメタル上に設けられ、上記トレンチを埋める配線主材料とから構成される埋め込み配線とを備え、上記配線主材料の上面位置は、上記絶縁膜の上面と同等以下である。
【００３３】
これにより、配線主材料の上面が絶縁膜の上面より高くなっている場合に比べて配線間容量を低減できる。特に、トレンチが形成される絶縁膜がＬｏｗ−ｋ膜で、絶縁膜上にＳｉＮ膜等からなり、比誘電率が高い拡散防止膜を設ける場合には、配線主材料の上面がＬｏｗ−ｋ膜の上面より高い従来の半導体装置に比べて配線間容量を大きく低減することができる。また、配線不良の発生率を低減することもできる。
【００３４】
なお、上記配線主材料の上面と上記絶縁膜の上面との高さの差は、０ｎｍ以上５０ｎｍ以下であることが好ましい。
【００３５】
特に、上記配線主材料の上面は、上記絶縁膜の上面よりも凹んでいることが好ましい。
【００３６】
【発明の実施の形態】
従来技術の不具合を改善するために、本願発明者らはＣｕ配線を形成する際のＣＭＰを改良することを考えた。種々の検討の結果、第１のＣＭＰでＣｕ膜を研磨した後、第２のＣＭＰで研磨条件やスラリーの液組成を変化させると、Ｃｕ配線の上面が酸化膜の上面高さと同じかそれ以下にすることが分かった。従来の方法では、第１のＣＭＰと第２のＣＭＰとでスラリー組成を変えてはいたが、例えば図４（ｂ）に示す状態と図４（ｅ）に示す状態の基板に対して、異なる条件の第２のＣＭＰを行なうことはなかった。
【００３７】
第１のＣＭＰにおいて、Ｃｕの研磨レートがＴａＮより大きいのは必須条件であるが、Ｃｕ保護膜形成剤の種類や濃度により、第１のＣＭＰ直後のＣｕ配線の上面はバリア膜（ＴａＮ膜）の上面と同じときもあれば、酸化膜の上面よりも低いときもある。
本願発明者らは、Ｃｕ配線の形状の違いによってＣｕとＴａＮのエッチングの選択比を変更することで、Ｃｕ配線が凸型になるのを防ぎ、配線不良を抑制できることを見いだした。以下に示す実施形態でこの方法について具体的に説明する。
【００３８】
（第１の実施形態）
図１（ａ）〜（ｆ）は、本発明の第１の実施形態に係る埋め込み配線の形成方法を示す断面図である。
【００３９】
まず、図１（ａ）に示すように、半導体または絶縁性の基板上にトランジスタなどの半導体装置を形成した後、例えばＦＳＧなどからなる絶縁膜１０を堆積する。その後、リソグラフィー及びドライエッチングによって、例えば深さ４００ｎｍのトレンチを絶縁膜１０に形成する。ここで、絶縁膜１０の材料は、ＦＳＧ以外にも、シロキサン系、有機ポリマー、多孔質材料、ＣＶＤポリマーなどといった低誘電率膜などであってもよい。
【００４０】
次に、ウェハ全面に、導電材料として例えば厚さ３０ｎｍのＴａＮ膜１１をＰＶＤ法にて形成し、続いて配線主材料として例えばＣｕをＰＶＤ法で例えば１５０ｎｍ、電解メッキ法で例えば５５０ｎｍ堆積してＣｕ膜１２を形成する。
【００４１】
なお、導電材料としては、ＴａＮ以外にも、タンタル、チタン、ニオブ、モリブデン、タングステン、またはそれらを含む合金、またはそれらの窒化化合物、または炭化化合物、またはそれらの積層膜を用いても構わない。
【００４２】
また、配線主材料としては、Ｃｕ以外に、アルミニウム、タングステン、銀、またはそれらを含む合金を用いても構わない。
【００４３】
次に、図１（ｂ）に示すように、Ｃｕの研磨レートがＴａＮの研磨レートより十分大きく、且つ、Ｃｕ保護膜形成剤が十分に含有されたスラリーを用いて第１のＣＭＰを行う。第１のＣＭＰにおいてはＴａＮが研磨のストッパーとなり、トレンチ内のＣｕ膜の上面位置は、トレンチを除く絶縁膜１０上のＴａＮ膜の上面位置とほぼ同一となる。
【００４４】
ここで、第１のＣＭＰに使用されるスラリー組成の例を示す。スラリーは、研磨粒子としてのシリカ、酸化剤としての過酸化水素、Ｃｕイオンとキレートを形成するグリシンとキナルジン酸、ＴａＮとの選択比を上げるためのポリアルキレンイミン、などを含んでいる。グリシンはＣｕの研磨レートを上げるための成分であり、キナルジン酸は、Ｃｕ保護膜形成剤として作用し、０．６重量％以上含有するのが好ましい。なお、これはスラリー組成の一例であって、Ｃｕの研磨レートがＴａＮなどのバリアメタル材料の研磨レートより大きくなり、且つＣｕのエッチングが促進されない組成であればこれ以外の組成であってもよい。
【００４５】
次に、図１（ｃ）、（ｄ）に示すように、Ｃｕの研磨レートが、ＴａＮの研磨レートと同等以上となる条件で、絶縁膜１０をストッパーとする第２のＣＭＰを行い、バリアメタル１７及びＣｕ配線１３を形成する。
【００４６】
図１（ｃ）、（ｄ）に示す工程では絶縁膜１０はほとんど削れず、また、Ｃｕ配線１３の上面位置は絶縁膜の上面位置と同じか、それ以下となる。
【００４７】
ここで、第２のＣＭＰに使用されるスラリーの組成例を示す。本実施形態で用いるスラリーは、研磨粒子としてシリカ、ＴａＮの酸化剤として過酸化水素、還元剤としてシュウ酸、Ｃｕの保護膜形成剤として０．２重量％以下のキナルジン酸、などを含む。なお、シュウ酸は、Ｃｕイオンとキレートを形成し、Ｃｕ研磨レートを上げる働きがあるが、キナルジン酸は逆にＣｕの研磨レートを抑制する。このスラリー場合、Ｃｕの研磨レートはＴａＮに対し若干大きくなる。
【００４８】
また、下地酸化膜の研磨を抑制するため、研磨粒子の重量濃度は５％以下が好ましく、さらに、粒子の一次粒径も５０ｎｍ以下であることが好ましい。界面活性剤を含有する場合もある。
【００４９】
以上の方法により、第２のＣＭＰにてＣｕの研磨レートをＴａＮの研磨レートと同等以上に設定することで、Ｃｕ配線の上面が凸になることがないため、Ｃｕがはみ出すことがなく、配線間ショートを十分に抑制することができる。なお、Ｃｕの研磨レートがＴａＮの研磨レートと同等以上になれば、スラリーの組成は上述したものに限られない。
【００５０】
ここまでで、第２のＣＭＰにてＣｕを凸にしないことは言及したが、最終的に、Ｃｕ配線高さの減り量をどの程度に抑えるかに関して説明する。配線高さの減少には、以下の３つの基準がある。
【００５１】
まず、一つ目の基準として、ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｅｒｓ）に記載された数値がある。ここに記載されている数値では、配線高さの減少がほとんど許容されていない。
【００５２】
二つ目の基準として、実際の半導体デバイスが要求する配線遅延スペックを満たすためのＣｕ配線の高さがある。動作周波数が極めて高くない場合、Ｃｕ配線高さの減りはある程度許容される。さらに、動作周波数が高い場合でも、配線の配置によって対処が可能である。
【００５３】
三つ目の基準として、Ｃｕ配線が凹んでいた場合、この領域の上層配線の形成時に、プロセス的に問題が発生しないかどうかがある。これに対しては、Ｃｕ配線上に絶縁膜を堆積し、この絶縁膜の研磨を行うことで凹みを緩和することで解決する。よって、Ｃｕ配線高さの減少量は、上記一つ目の基準が目標となるが、実際は、上記二つ目の基準を満たしていれば不具合はない。
【００５４】
なお、図１（ｃ）に示す第２のＣＭＰにおいて、意図的に下地絶縁膜を削る場合を図１（ｅ）、（ｆ）に示す。ドライエッチングにてトレンチやヴィアを形成する際に、加工しない領域の絶縁膜の減りを抑制するため、通常はドライエッチング耐性の高い膜を全面に堆積する。この膜をハードマスクと呼ぶ。トレンチを形成する絶縁膜がＦＳＧ（比誘電率約３．７）の場合は、ハードマスクとして例えばＳｉＮ（比誘電率約６．５）を使い、また、トレンチを形成する絶縁膜がＳｉＯＣ（比誘電率約２．７）などといった低誘電率（比誘電率３以下）の場合は、ハードマスクとして例えばプラズマＴＥＯＳ（比誘電率約４．２）を使用する。特に、絶縁膜１０が比誘電率３以下のＬｏｗ−ｋ材料で構成される場合は、エッチング耐性が低いので、ハードマスクを形成することが必須となる。
【００５５】
ハードマスクを形成する場合、ハードマスクを堆積してからトレンチを形成した後、ＴａＮ膜、Ｃｕ膜を順次形成する。そして、第１のＣＭＰでハードマスク上のＴａＮ膜が露出するまでＣｕ膜を研磨し、続いて第２のＣＭＰでＴａＮ膜、Ｃｕ膜、及びハードマスクを研磨してバリアメタル１７及びＣｕ配線１３を形成する。
【００５６】
このように、意図的に下地絶縁膜（絶縁膜１０）を削る場合、スラリー中の研磨粒子（シリカ）の重量濃度を５％以上に上げたり、一次粒径を５０ｎｍ以上に大きくしたり、シリカをアルミナに代えるなどといった手法をとる。アルミナはシリカよりも固いので、酸化膜の研磨レートを上げることが可能となる。ここで、スラリーの液体成分は図１（ｃ）、（ｄ）に示す例で用いるものと同様でよいが、絶縁膜の研磨レートがＣｕの研磨レートを超えないように、研磨粒子濃度や粒径を適正化する。これにより、図１（ｅ）に示すように、Ｃｕ配線１３の上面が絶縁膜１０の上面と同じ高さになるか、図１（ｆ）に示すように、Ｃｕ配線１３の上面が絶縁膜１０の上面より低くなるかのいずれかとなる。
【００５７】
以上のように、本実施形態の埋め込み配線の形成方法によれば、第１のＣＭＰでＣｕ膜１２の上面がＴａＮ膜１１の上面とほぼ同じ高さになる場合に、第２のＣＭＰを、Ｃｕの研磨レートがＴａＮに対し同等以上となるようにして行なうことで、Ｃｕ配線１３の上面が凸型となるのを防ぐことができる。
【００５８】
なお、以上で説明した埋め込み配線の形成方法を用いて作製される本実施形態の半導体装置は、図１（ｃ）〜（ｆ）のうちいずれか１つに示すように、トランジスタなどの半導体素子が設けられた基板の上方に、トレンチが設けられた絶縁膜１０と、トレンチを覆うバリアメタル１７と、バリアメタル１７上に設けられ、トレンチを埋めるＣｕ配線１３とを有している。ここで、いわゆる「埋め込み配線」は、バリアメタル１７とＣｕ配線１３とで構成されている。
【００５９】
本実施形態の半導体装置では、Ｃｕ配線１３の上面位置が絶縁膜１０の上面と同等かそれ以下となっている。これにより、上述のように、製造工程中に配線間ショートが生じるなどの不具合を抑えることができる。
【００６０】
さらに、本実施形態の半導体装置では、図４（ｃ）〜（ｇ）に示す従来の半導体装置に比べて、配線間容量が低減されている。図４（ｃ）〜（ｇ）に示す半導体装置においては、この後の工程で酸化膜１４０及びＣｕ配線１４４上に拡散防止膜が形成される。一般に、拡散防止膜は酸化膜に比べて比誘電率が高いので、上面が凸状に形成されたＣｕ配線を有する従来の半導体装置では、隣接するＣｕ配線のうちトレンチからはみ出した部分の間に比較的大きな容量が生じる。そのため、本実施形態の半導体装置では、従来に比べて配線間容量が低減されており、動作の遅延が抑制されていることになる。これは、トレンチが形成される絶縁膜がＬｏｗ−ｋ膜で、絶縁膜上に設ける拡散防止膜の絶縁膜がシリコン窒化膜からなる場合に特に顕著となる。なお、以上の利点は、本発明の他の実施形態に係る半導体装置にも共通している。
【００６１】
なお、本実施形態の半導体装置において、Ｃｕ配線１３の上面と絶縁膜１０の上面との高さの差は０ｎｍ以上５０ｎｍ以下であることが好ましい。５０ｎｍ以上高さに差が出ると、Ｃｕ配線の断面積が小さくなり、抵抗値が上昇するおそれがあるためである。
【００６２】
また、Ｃｕ配線１３の上面は絶縁膜１０の上面より凹んでいることが好ましい。Ｃｕ配線１３の上面が凹んでいると、隣接する配線間の最小距離が実質的に長くなるので、配線間ショートを確実に防止することができる。
【００６３】
（第２の実施形態）
図２（ａ）〜（ｆ）は、本発明の第２の実施形態に係る埋め込み配線の形成方法を示す断面図である。
【００６４】
まず、図２（ａ）に示すように、半導体または絶縁性の基板上にトランジスタなどの半導体装置を形成した後、例えばＦＳＧなどからなる絶縁膜２０を堆積する。その後、リソグラフィー及びドライエッチングによって、例えば深さ４００ｎｍのトレンチを絶縁膜２０に形成する。ここで、絶縁膜２０の材料は、ＦＳＧ以外にも、シロキサン系、有機ポリマー、多孔質材料、ＣＶＤポリマーなどといった低誘電率膜などであってもよい。
【００６５】
次に、ウェハ全面に、導電材料として例えば厚さ３０ｎｍのＴａＮ膜２１をＰＶＤ法にて形成し、続いて配線主材料として例えばＣｕをＰＶＤ法で例えば１５０ｎｍ、電解メッキ法で例えば５５０ｎｍ堆積してＣｕ膜２２を形成する。
【００６６】
なお、導電材料としては、ＴａＮ以外にも、タンタル、チタン、ニオブ、モリブデン、タングステン、またはそれらを含む合金、またはそれらの窒化化合物、または炭化化合物、またはそれらの積層構造であっても構わない。
【００６７】
また、配線主材料としては、Ｃｕ以外に、アルミニウム、タングステン、銀、またはそれらを含む合金であっても構わない。
【００６８】
次に、図２（ｂ）に示すように、Ｃｕの研磨レートがＴａＮの研磨レートより十分大きく、且つ、Ｃｕ保護膜形成剤が適度に含有されたスラリーを用いて第１のＣＭＰを行う。第１のＣＭＰにおいてはＴａＮが研磨のストッパーとなり、トレンチ内のＣｕ膜の上面位置は、トレンチを除く絶縁膜２０上に設けられたＴａＮ膜の下面位置以上で且つ上面位置以下となる。
【００６９】
本実施形態の方法において、第１のＣＭＰで使用されるスラリー組成は、次に示すように第１の実施形態と一部異なっている。本実施形態の方法で用いられるスラリーは、第１の実施形態と同様に、研磨粒子としてシリカ、酸化剤として過酸化水素、Ｃｕイオンとキレートを形成するグリシンとキナルジン酸、ＴａＮとの選択比を上げるためのポリアルキレンイミン、などを含んでいる。グリシンはＣｕの研磨レートを上げ、キナルジン酸は、Ｃｕの保護膜形成剤として作用する。ここでは、Ｃｕを若干凹ませるため、キナルジン酸の含有量は０．２重量％以上０．６重量％以下とする。第１の実施形態で用いられるスラリーに比べてキナルジン酸を減らした分、荷重や相対速度を落とすなどして研磨条件を弱めてもＣｕ研磨レートを確保することができ、Ｃｕ表面のスクラッチを低減させることができる。
【００７０】
次に、図２（ｃ）に示すように、ＴａＮの研磨レートをａ、Ｃｕの研磨レートをｂとするとき、ＴａＮに対するＣｕの研磨レート比ｂ／ａが、０から１の範囲内である条件で、絶縁膜２０をストッパーとする第２のＣＭＰを行い、Ｃｕ配線２３を形成する。本工程では絶縁膜２０はほとんど削れず、また、Ｃｕ配線２３の上面位置は絶縁膜２０の上面位置と同一（図２（ｃ）参照）か、それ以下（図２（ｄ）参照）となる。
【００７１】
ここで、第２のＣＭＰに使用されるスラリー組成の例を示す。スラリーは、研磨粒子としてシリカ、ＴａＮの酸化剤として過酸化水素、還元剤としてシュウ酸、Ｃｕ保護膜形成剤として０．２重量％以上０．６重量％以下のキナルジン酸、などを含む。なお、シュウ酸は、Ｃｕイオンとキレートを形成し、Ｃｕの研磨レートを上げる働きがあるが、キナルジン酸はこれとは逆に研磨レートを抑制する。また、Ｃｕ保護膜形成剤は、少量のピペラジンやＢＴＡであっても構わない。
【００７２】
このスラリー場合、Ｃｕの研磨レートはＴａＮの研磨レートより小さくなり、その選択比は、スラリー中の各成分比で調整することができる。例えば、Ｃｕ保護膜形成剤を含有させるのではなく、過酸化水素濃度を下げるのも効果がある。また、下地絶縁膜（絶縁膜２０）の研磨を抑制するため、研磨粒子の重量濃度は５％以下とするのが好ましく、さらに、粒子の一次粒径も５０ｎｍ以下とすることが好ましい。また、スラリーに界面活性剤を含有させる方法もある。
【００７３】
以上の方法により、第２のＣＭＰではＣｕの研磨レートをある程度確保しているため、Ｃｕが凸になることがない。そのため、Ｃｕが隣接するトレンチにはみ出すことがなく、配線間ショートの発生を十分に抑制することができる。
【００７４】
第２のＣＭＰにてＣｕを凸にしないことは言及したが、最終的に、Ｃｕ配線高さの減り量をどの程度に抑えるかに関して説明する。配線高さの減少には、第１の実施形態で説明したように、３つの基準がある。
【００７５】
まず、一つ目の基準として、ＩＴＲＳに記載された数値がある。ここに記載されている数値では、配線高さの減少がほとんど許容されていない。
【００７６】
二つ目の基準として、実際の半導体デバイスが要求する配線遅延スペックを満たすためのＣｕ配線の高さがある。動作周波数が極めて高くない場合、Ｃｕ配線高さの減りはある程度許容される。さらに、動作周波数が高い場合でも、配線の配置によって対処が可能である。
【００７７】
三つ目の基準として、Ｃｕ配線が凹んでいた場合、この領域の上層配線の形成時に、プロセス的に問題が発生しないかどうかがある。これに対しては、Ｃｕ配線上に絶縁膜を堆積し、この絶縁膜の研磨を行うことで凹みを緩和することで解決する。よって、Ｃｕ配線高さの減少量は、理想的には上記一つ目の基準を満たすことが好ましいが、実際は、上記二つ目の基準を満たしていればよい。すなわち、上記二つ目の基準を満たしていれば、Ｃｕの研磨レートがＴａＮよりも大きくても構わない。
【００７８】
なお、図２（ｃ）に示す第２のＣＭＰにおいて、意図的に下地絶縁膜を削る場合を図２（ｅ）、（ｆ）に示す。ドライエッチングにてトレンチやヴィアを形成する際に、加工しない領域の絶縁膜の減りを抑制するため、通常はドライエッチング耐性の高い膜を全面に堆積する。この膜をハードマスクと呼ぶ。トレンチを形成する絶縁膜がＦＳＧ（比誘電率約３．７）の場合は、ハードマスクとして例えばＳｉＮ（比誘電率約６．５）を使い、また、トレンチを形成する絶縁膜がＳｉＯＣ（比誘電率約２．７）などといった低誘電率（比誘電率３以下）の場合は、ハードマスクとして例えばプラズマＴＥＯＳ（比誘電率約４．２）を使用する。特に、絶縁膜２０が比誘電率３以下のＬｏｗ−ｋ材料で構成される場合は、エッチング耐性が低いので、ハードマスクの形成が必須となる。
【００７９】
ハードマスクを形成する場合、ハードマスクを堆積してからトレンチを形成した後、ＴａＮ膜、Ｃｕ膜を順次形成する。そして、第１のＣＭＰでハードマスク上のＴａＮ膜が露出するまでＣｕ膜を研磨し、続いて第２のＣＭＰでＴａＮ膜、Ｃｕ膜、及びハードマスクを研磨してバリアメタル２４及びＣｕ配線２３を形成する。
【００８０】
このように意図的に下地絶縁膜（絶縁膜２０）を削る場合、スラリー中の研磨粒子（シリカ）の重量濃度を５％以上に上げたり、一次粒径を５０ｎｍ以上に大きくしたり、シリカをアルミナに代えるなどといった手法をとる。この際、絶縁膜の研磨レートがＣｕの研磨レートを超えないように、研磨粒子の濃度や粒径を適正化する。これにより、図２（ｅ）に示すように、Ｃｕ配線２３の上面が絶縁膜２０の上面と同じ高さになるか、図２（ｆ）に示すように、Ｃｕ配線２３の上面が絶縁膜２０の上面より低くなるかのいずれかとなる。
【００８１】
以上のように、本実施形態の埋め込み配線の形成方法によれば、第１のＣＭＰでＣｕ膜２２の上面位置がトレンチ以外の絶縁膜２０上に設けられたＴａＮの下面位置以上で上面位置以下となっている場合に、第２のＣＭＰをＣｕの研磨レートがある程度確保できる条件で行なうことで、Ｃｕ配線２３の上面が凸型となるのを防ぐことができる。
【００８２】
（第３の実施形態）
図３（ａ）〜（ｆ）は、本発明の第３の実施形態に係る埋め込み配線の形成方法を示す断面図である。
【００８３】
まず、図３（ａ）に示すように、半導体または絶縁性の基板上にトランジスタなどの半導体装置を形成した後、例えばＦＳＧなどからなる絶縁膜３０を堆積する。その後、リソグラフィー及びドライエッチングによって、例えば深さ４００ｎｍのトレンチを絶縁膜３０に形成する。ここで、絶縁膜３０の材料は、ＦＳＧ以外にも、シロキサン系、有機ポリマー、多孔質材料、ＣＶＤポリマーなどといった低誘電率膜などであってもよい。
【００８４】
次に、ウェハ全面に、導電材料として例えば厚さ３０ｎｍのＴａＮ膜３１をＰＶＤ法にて形成し、続いて配線主材料として例えばＣｕをＰＶＤ法で例えば１５０ｎｍ、電解メッキ法で例えば５５０ｎｍ堆積してＣｕ膜３２を形成する。
【００８５】
なお、導電材料としては、ＴａＮ以外にも、タンタル、チタン、ニオブ、モリブデン、タングステン、またはそれらを含む合金、またはそれらの窒化化合物、または炭化化合物、またはそれらの積層構造であっても構わない。
【００８６】
また、配線主材料としては、Ｃｕ以外に、アルミニウム、タングステン、銀、またはそれらを含む合金であっても構わない。
【００８７】
次に、図３（ｂ）に示すように、Ｃｕの研磨レートがＴａＮの研磨レートより十分大きく、且つ、Ｃｕ保護膜形成剤が少量含有、または全く含有されていないスラリーを用いて第１のＣＭＰを行う。第１のＣＭＰにおいてはＴａＮが研磨のストッパーとなり、トレンチ内のＣｕ膜の上面位置は、トレンチを除く絶縁膜３０上に設けられたＴａＮ膜３１の下面より下に位置することとなる。ただし、Ｃｕ膜の上面とＴａＮ膜３１の下面との差は５０ｎｍ以下であることが好ましい。
【００８８】
本実施形態の方法において、第１のＣＭＰで使用されるスラリー組成は、次に示すように第１及び第２の実施形態と一部異なっている。本実施形態の方法で用いられるスラリーは、研磨粒子としてシリカ、酸化剤として過酸化水素、Ｃｕイオンとキレートを形成するグリシン、ＴａＮとの選択比を上げるためのポリアルキレンイミン、などを含んでいる。グリシンはＣｕ研磨レートを上げる効果がある。また、Ｃｕ上面が荒れる場合には、０．２重量％以下のキナルジン酸を添加する。本実施形態で用いられるスラリーでは、キナルジン酸含有量が少ないため、第１、第２の実施形態に比べて弱い研磨条件でもＣｕの研磨レートを確保することができるので、スクラッチを低減させることができる。
【００８９】
次に、図３（ｃ）に示すように、Ｃｕに比べてＴａＮを選択的に研磨する条件で絶縁膜３０をストッパーとする第２のＣＭＰを行い、Ｃｕ配線３３を形成する。本工程では絶縁膜３０はほとんど削れず、Ｃｕ配線３３の上面位置は絶縁膜３０の上面より下方に位置することになる。
【００９０】
ここで、第２のＣＭＰに使用されるスラリー組成の例を示す。スラリーは、研磨粒子としてシリカ、ＴａＮの酸化剤として過酸化水素、還元剤としてシュウ酸、Ｃｕ保護膜形成剤として０．６重量％以上のキナルジン酸、などを含む。なお、シュウ酸は、Ｃｕイオンとキレートを形成し、Ｃｕ研磨レートを上げる働きがあるが、キナルジン酸はこれとは逆に研磨レートを抑制する。また、Ｃｕ保護膜形成剤は、ピペラジンやＢＴＡであっても構わない。このスラリーにおいて、過酸化水素濃度を下げるとより一層Ｃｕ研磨レートを抑制することができる。また、下地酸化膜の研磨を抑制するため、研磨粒子の重量濃度は５％以下とすることが好ましく、さらに、粒子の一次粒径も５０ｎｍ以下とすることが好ましい。界面活性剤を含有する場合もある。
【００９１】
以上の方法により、第２のＣＭＰではほぼＴａＮのみが選択的に研磨されるので、Ｃｕが凸になることがない。そのため、Ｃｕが隣接するトレンチにはみ出すことがなく、配線間ショートを十分に抑制することができる。
【００９２】
次に、最終的に、Ｃｕ配線高さの減り量をどの程度に抑えるかに関して説明する。配線高さの減少には、第１、第２の実施形態で説明したように、３つの基準がある。
【００９３】
一つ目の基準として、ＩＴＲＳに記載された数値がある。ここに記載されている数値では、配線高さの減少がほとんど許容されていない。
【００９４】
二つ目の基準として、実際の半導体デバイスが要求する配線遅延スペックを満たすためのＣｕ配線高さがある。動作周波数が極めて高くない場合、Ｃｕ配線高さの減りはある程度許容される。さらに、動作周波数が高い場合でも、配線の配置によって対処が可能である。
【００９５】
三つ目の基準として、Ｃｕ配線が凹んでいた場合、この領域の上層配線の形成時に、プロセス的に問題が発生しないかどうかがある。これに対しては、Ｃｕ配線上に絶縁膜を堆積し、この絶縁膜の研磨を行うことで凹みを緩和することで解決する。よって、Ｃｕ配線高さの減少量は、理想的には上記一つ目の基準を満たすことが好ましいが、実際は、上記二つ目の基準を満たしていればよい。すなわち、上記二つ目の基準を満たしていれば、Ｃｕの研磨レートが第２の実施形態の場合よりもさらに大きくても構わない。
【００９６】
なお、図３（ｃ）に示す第２のＣＭＰにて、意図的に下地絶縁膜を削る場合を図３（ｄ）、（ｆ）に示す。ドライエッチングにてトレンチやヴィアを形成する際に、加工しない領域の絶縁膜の減りを抑制するため、通常はドライエッチング耐性の高いハードマスクを全面に堆積する。トレンチを形成する絶縁膜がＦＳＧ（比誘電率約３．７）の場合は、ハードマスクとして例えばＳｉＮ（比誘電率約６．５）を使い、また、トレンチを形成する絶縁膜がＳｉＯＣ（比誘電率約２．７）などといった低誘電率（比誘電率３以下）の場合は、ハードマスクとして例えばプラズマＴＥＯＳ（比誘電率約４．２）を使用する。特に、絶縁膜３０が比誘電率３以下のＬｏｗ−ｋ材料で構成される場合は、エッチング耐性が低いので、ハードマスクの形成が必須となる。
【００９７】
ハードマスクを形成する場合、ハードマスクを堆積してからトレンチを形成した後、ＴａＮ膜、Ｃｕ膜を順次形成する。そして、第１のＣＭＰでハードマスク上のＴａＮ膜が露出するまでＣｕ膜を研磨し、続いて第２のＣＭＰでＴａＮ膜、Ｃｕ膜、及びハードマスクを研磨してバリアメタル３４及びＣｕ配線３３を形成する。
【００９８】
このように意図的に下地絶縁膜（絶縁膜３０）を削る場合、スラリー中の研磨粒子（シリカ）の重量濃度を５％以上に上げたり、一次粒径を５０ｎｍ以上に大きくしたり、シリカをアルミナに代えるなどといった手法をとる。この際、絶縁膜の研磨レートがＣｕの研磨レートを超えないように、研磨粒子の濃度や粒径を適正化する。これにより、図３（ｄ）に示すように、Ｃｕ配線３３の上面が絶縁膜３０の上面と同じ高さになるか、図３（ｅ）に示すように、Ｃｕ配線３３の上面が絶縁膜３０の上面より低くなるかのいずれかとなる。
【００９９】
なお、図３（ｂ）に示す第１のＣＭＰにおいて、トレンチ内のＣｕ表面が、下地絶縁膜を削り取る部分より下にある場合は、Ｃｕの研磨レートを抑制する必要があるため上記手法で問題はない。しかし、第１のＣＭＰにおいて、トレンチ内のＣｕ表面が、下地絶縁膜を削り取る部分より上にある場合は、第２のＣＭＰ時にＣｕが凸にならないように、Ｃｕ研磨レートが適度に出るようにスラリーを調整する必要がある。具体的には、スラリー中のＣｕ保護膜形成剤濃度を下げるか、過酸化水素濃度を上げる。この場合、Ｃｕ配線３３の形状は、図３（ｅ）のようになる。
【０１００】
【発明の効果】
本発明の埋め込み配線の形成方法によれば、ダマシンプロセスでＣｕ配線を形成する際に、第１のＣＭＰを行った後のＣｕ膜の上面位置に応じて第２のＣＭＰの条件を変えることにより、Ｃｕ配線が凸状になるのを防ぎ、配線不良の発生率を低減することができる。
【０１０１】
また、本発明の半導体装置は、基板と、上記基板上に設けられ、トレンチが形成された絶縁膜と、上記絶縁膜のうち上記トレンチ内に設けられたバリアメタルと、上記バリアメタル上に設けられ、上記トレンチを埋める配線主材料とから構成される埋め込み配線とを備え、上記配線主材料の上面位置は、上記絶縁膜の上面と同等以下であるので、配線主材料の上面が絶縁膜の上面より高くなっている場合に比べて配線間容量を低減できる。特に、トレンチが形成される絶縁膜がＬｏｗ−ｋ膜で、絶縁膜上にＳｉＮ膜等からなり、比誘電率が高い拡散防止膜を設ける場合には、配線主材料の上面がＬｏｗ−ｋ膜の上面より高い従来の半導体装置に比べて配線間容量を大きく低減することができる。また、配線不良の発生率を低減することもできる。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は、本発明の第１の実施形態に係る埋め込み配線の形成方法を示す断面図である。
【図２】（ａ）〜（ｆ）は、本発明の第２の実施形態に係る埋め込み配線の形成方法を示す断面図である。
【図３】（ａ）〜（ｆ）は、本発明の第３の実施形態に係る埋め込み配線の形成方法を示す断面図である。
【図４】（ａ）〜（ｇ）は、従来の埋め込み銅配線の形成工程を示す断面図である。
【符号の説明】
１０、２０、３０      絶縁膜
１１、２１、３１      ＴａＮ膜
１２、２２、３２      Ｃｕ膜
１３、２３、３３      Ｃｕ配線
１７、２４、３４      バリアメタル
【図１】
2004363524.tif 000003
【図２】
2004363524.tif 000004
【図３】
2004363524.tif 000005
【図４】
2004363524.tif 000006