(57)【要約】【課題】チップ間通信のための基準電圧を供給する方法および装置を提供すること。【解決手段】集積回路チップでデータを受信する方法は、送信チップで送信されるデータ信号および第１のクロック信号を受信することを含む。データ信号はデータ・レシーバで受信され、クロック信号は受信チップの少なくとも１つのクロック・レシーバで受信される。基準電圧は、第１のクロック信号に応じた受信チップの基準電圧回路で得られる。受信データ信号の論理状態が検出される。検出は、データ・レシーバが受信データ信号の電圧レベルを得られた基準電圧と比較することを含む。【選択図】図２
2004222258.tif 000002
【特許請求の範囲】
【請求項１】
集積回路チップでデータを受信する方法であって、
送信チップで送信されたデータ信号および第１のクロック信号を受信するステップであって、前記データ信号がデータ・レシーバで受信され、かつ前記クロック信号が前記受信チップの少なくとも１つのクロック・レシーバで受信されるステップと、
前記受信チップの基準電圧回路で、前記第１のクロック信号に応じた基準電圧を得るステップと、
前記受信データ信号の論理状態を検出するステップとを備え、前記検出することが、前記受信データ信号の電圧レベルを前記得られた基準電圧と比較する前記データ・レシーバを含む方法。
【請求項２】
前記受信チップで送信するために、前記受信チップの少なくとも１つのクロック・ドライバで第２のクロック信号を生成するステップを備え、前記受信チップの前記基準電圧回路で前記基準電圧を得ることが、前記第２のクロック信号に応じた前記基準電圧を得ることを含む、請求項１に記載の方法。
【請求項３】
前記受信チップの前記データ・レシーバに電源電圧を供給するステップと、
前記電源電圧が前記受信データ信号の電圧レベルに影響を及ぼすステップとを備える、請求項２に記載の方法。
【請求項４】
前記受信チップの前記少なくとも１つのクロック・ドライバに電源電圧を供給するステップと、
前記電源電圧が前記受信データ信号の電圧レベルに及ぼす影響に対応する影響を、前記電源電圧が、前記第２のクロック信号の電圧レベルに及ぼすステップとを備え、その結果、前記受信データ信号の電圧レベルを前記得られた基準電圧と比較することが、前記受信データ信号に及ぼす前記電源電圧の影響を打ち消す傾向がある、請求項３に記載の方法。
【請求項５】
相補形の第２のクロック信号を生成するステップを備え、前記受信チップの前記基準電圧回路で前記基準電圧を得ることが、前記相補形の第２のクロック信号に応じた前記基準電圧を得ることを含む、請求項２に記載の方法。
【請求項６】
相補形の第１のクロック信号を受信するステップを備え、前記受信チップの前記基準電圧回路で前記基準電圧を得ることが、前記相補形の第１のクロック信号に応じた前記基準電圧を得ることを含む、請求項４に記載の方法。
【請求項７】
集積回路チップでデータを受信する装置であって、
前記チップでデータを受信するデータ・レシーバと、
少なくとも１つのクロック線を有する第１のクロック線の組の第１のクロック信号を前記チップで受信する少なくとも１つのクロック・レシーバと、
前記少なくとも１つのクロック線に結合された、前記第１のクロック信号に応じた基準電圧を得るための基準電圧回路とを備え、前記得られた基準電圧が、前記データ・レシーバに結合され、前記データ・レシーバによって前記受信データの電圧レベルと比較される装置。
【請求項８】
前記チップで送信するための第２のクロック信号を生成する少なくとも１つのクロック・ドライバを備え、前記基準電圧回路が、少なくとも１つのクロック線を有する第２のクロック線の組に結合され、前記基準電圧回路が、前記第２のクロック信号に応じた前記基準電圧を得るために動作することができる、請求項７に記載の装置。
【請求項９】
前記データ・レシーバが、電源電圧を受け取るように動作することができ、前記電源電圧が、前記受信データの電圧レベルに影響を及ぼす、請求項８に記載の装置。
【請求項１０】
前記少なくとも１つのクロック・ドライバが、前記電源電圧を受け取るように動作することができ、前記電源電圧が前記受信データ信号の電圧レベルに及ぼす影響に対応する影響を、前記電源電圧が、前記第２のクロック信号の電圧レベルに及ぼし、その結果、前記受信データ信号の電圧レベルを前記得られた基準電圧と比較することが、前記受信データ信号に及ぼす前記電源電圧の影響を打ち消す傾向がある、請求項９に記載の装置。
【請求項１１】
前記第２のクロック線の組の第２のクロック線で前記チップが送信するための相補形の第２のクロック信号を生成する第２のクロック・ドライバを備え、前記基準電圧回路が、前記第２のクロック線の組の前記第２のクロック線に結合され、前記基準電圧回路が、前記相補形の第２のクロック信号に応じた前記基準電圧を得るために動作することができる、請求項８に記載の装置。
【請求項１２】
前記基準電圧回路が、
前記第１のクロック線の組の前記少なくとも１つのクロック線に第１の端子が結合された少なくとも第１の抵抗器を有する第１の抵抗器の組と、
前記第２のクロック線の組の前記少なくとも１つのクロック線に第１の端子が結合された少なくとも第１の抵抗器を有する第２の抵抗器の組とを備え、前記第１の抵抗器の組の前記少なくとも第１の抵抗器が、前記第２のクロック線の組の前記少なくとも第１の抵抗器の第２の端子に結合された第２の端子を有し、前記結合された第２の端子が前記基準電圧回路の共通ノードを実現する、請求項８に記載の装置。
【請求項１３】
前記基準電圧回路が、
前記共通ノードに結合された第１の端子、および接地に結合された第２の端子を有するコンデンサを備える、請求項１２に記載の装置。
【請求項１４】
前記基準電圧回路が、
前記第１のクロック線の組の前記少なくとも１つのクロック線に第１の端子が結合された少なくとも第１の抵抗器を有する第１の抵抗器の組と、
少なくとも第１および第２の抵抗器を有する第２の抵抗器の組とを備え、前記第２の抵抗器の組の前記第１および第２の抵抗器が、前記第２のクロック線の組のそれぞれの第１および第２のクロック線に結合されたそれぞれの第１の端子を有し、前記第１の抵抗器の組の前記少なくとも第１の抵抗器が、前記第２のクロック線の組の前記少なくとも第１および第２の抵抗器の第２の端子に結合された第２の端子を有し、前記結合された第２の端子が前記基準電圧回路の共通ノードを実現する、請求項１１に記載の装置。
【請求項１５】
集積回路チップでデータを受信する装置であって、
前記チップでデータを受信するためのデータ・レシーバと、
少なくとも１つのクロック線を有する第１のクロック線の組の第１のクロック信号を前記チップで受信するための少なくとも１つのクロック・レシーバと、
前記少なくとも１つのクロック線に結合された、前記第１のクロック信号に応じた基準電圧を得るための基準電圧回路であって、前記得られた基準電圧が、前記データ・レシーバに結合され、前記データ・レシーバによって前記受信データの電圧レベルと比較される基準電圧回路と、
前記チップで送信するための第２のクロック信号を生成する少なくとも１つのクロック・ドライバとを備え、前記基準電圧回路が少なくとも１つのクロック線を有する第２のクロック線の組に結合され、前記基準電圧回路が前記第２のクロック信号に応じた前記基準電圧を得るために動作することができ、前記データ・レシーバが電源電圧を受け取るように動作することができ、前記電源電圧が前記受信データの電圧レベルに影響を及ぼし、前記少なくとも１つのクロック・ドライバが前記電源電圧を受け取るように動作することができ、前記電源電圧が、前記電源電圧が前記受信データ信号の電圧レベルに及ぼす影響に対応する影響を前記第２のクロック信号の電圧レベルに及ぼし、その結果、前記受信データ信号の電圧レベルを前記得られた基準電圧と比較することが、前記受信データ信号に及ぼす前記電源電圧の影響を打ち消す傾向があり、さらに、
前記第２のクロック線の組の第２のクロック線で前記チップが送信するための相補形の第２のクロック信号を生成する第２のクロック・ドライバを備え、前記基準電圧回路が、前記第２のクロック線の組の前記第２のクロック線に結合され、前記基準電圧回路が、前記相補形の第２のクロック信号に応じた基準電圧を得るために動作することができる装置。
【請求項１６】
前記基準電圧回路が、
前記第１のクロック線の組の前記少なくとも１つのクロック線に第１の端子が結合された少なくとも第１の抵抗器を有する第１の抵抗器の組と、
前記第２のクロック線の組の前記少なくとも１つのクロック線に第１の端子が結合された少なくとも第１の抵抗器を有する第２の抵抗器の組とを備え、前記第１の抵抗器の組の前記少なくとも第１の抵抗器が、前記第２のクロック線の組の前記少なくとも第１の抵抗器の第２の端子に結合された第２の端子を有し、前記結合された第２の端子が前記基準電圧回路の共通ノードを実現する、請求項１５に記載の装置。
【請求項１７】
前記基準電圧回路が、
前記共通ノードに結合された第１の端子および接地に結合された第２の端子を有するコンデンサを備える、請求項１６に記載の装置。
【請求項１８】
前記基準電圧回路が、
前記第１のクロック線の組の前記少なくとも１つのクロック線に第１の端子が結合された少なくとも第１の抵抗器を有する第１の抵抗器の組と、
少なくとも第１および第２の抵抗器を有する第２の抵抗器の組とを備え、前記第２の抵抗器の組の前記第１および第２の抵抗器が、前記第２のクロック線の組のそれぞれの第１および第２のクロック線に結合されたそれぞれの第１の端子を有し、前記第１の抵抗器の組の前記少なくとも第１の抵抗器が、前記第２のクロック線の組の前記少なくとも第１および第２の抵抗器の第２の端子に結合された第２の端子を有し、前記結合された第２の端子が前記基準電圧回路の共通ノードを実現する、請求項１５に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一方の集積回路チップから他方の集積回路チップへの通信に関し、より詳細には、データを受信するために、より適切な基準電圧を供給することに関する。
【背景技術】
【０００２】
コンピュータ・システム内のチップ間通信において、データは、一方のチップのドライバ（driver）から他方のチップのレシーバ（receiver）に送信される。そのようなインタフェースが高いデータ速度で効率よく動作するために、受信チップは正確な基準電圧を有しなければならない。最適な基準電圧は、特に、一方のチップのドライバの電源電圧、他方のチップのレシーバの電源電圧、その間のデータ網の雑音量などの多くの要素に依存している。
【０００３】
ここで図１を参照すると、従来技術に従った従来のチップ間通信インタフェース１００の特定の態様が示されている。従来のインタフェースでは、静的な電圧分割器回路１１４を使用して、第１のチップ、すなわち第１のプリント回路基板１０１のチップＡ１１０の基準電圧１１５が生成される。同様に、静的な電圧分割器回路１２４を使用して、他方のプリント回路基板１０２のチップＢ１２０の基準電圧が生成される。
【０００４】
この構成には、いくつかの問題がある。第１に、ドライバの電源電圧が変化すると、レシーバの最適基準電圧は変化する。たとえば、チップ１１０のドライバ１１３の電源電圧ＶＳＵＰＰＬＹＡ１１１が変化した場合、チップ１２０のレシーバ１２２の所望基準電圧ＶＲＥＦＢ１２５は変化する。しかし、図示した従来のインタフェースによれば、電圧分割器１２４で生成される基準電圧ＶＲＥＦＢ１２５は、レシーバ１２２のチップ１２０の電源電圧ＶＳＵＰＰＬＹＢ１２１に依存するだけである。このことは一般に問題がある。というのは、基板は、たとえばプロセッサのような特定のチップを搭載して発表されることが多く、そして、その後で、ピンコンパチブルでアップグレード・バージョンのプロセッサが、一般により低い電源電圧で使用可能になるからである。
【０００５】
また、ここで図示した構成では、チップが２つの異なる回路基板にある。たとえば、チップ１１０のドライバ１１３の電源電圧ＶＳＵＰＰＬＹＡ１１１はチップ１１０が存在する回路基板１０１だけに存在して、レシーバ１２２を有するチップ１２０に存在しないことが、この種の構成で問題である。このことは、ドライバ１１３の電源電圧ＶＳＵＰＰＬＹＡ１１１に依存するレシーバ１２２にとって障害である。
【０００６】
さらに、ドライバ１１３の１つのようなドライバからレシーバ１２２の１つのようなレシーバにデータ信号が伝わるときに、信号はその環境に基づいた雑音を得るので、受信された信号は送信された信号と異なっている。理想的には、レシーバ１２２の基準電圧ＶＲＥＦＢ１２５は、ドライバ１１３で送信されてから信号が得た雑音の量に依存して変わる筈であるので、その結果、レシーバは雑音を打ち消して実際に送信された信号を検出することができるようになる。しかし、静的な電圧分割器１２４は、同じ雑音を見ていない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
少なくとも上述の理由のために、基準電圧を供給するための改良された方法および装置が必要とされている。
【課題を解決するための手段】
【０００８】
本発明では前述の要求に対処し、本発明の一形態に従って、データ信号および第１のクロック信号は送信チップによって送信される。データ信号は、データ・レシーバが受信し、クロック信号は、受信チップのクロック・レシーバが受信する。基準電圧は、第１のクロック信号に応じた受信チップの基準電圧回路で得られる。受信データ信号の論理状態が検出され、この検出には、受信データ信号の電圧レベルを得られた基準電圧と比較するデータ・レシーバが含まれる。
【０００９】
他の態様では、受信集積回路チップのクロック・ドライバは、受信チップが送信するための第２のクロック信号を生成する。受信チップの基準電圧回路で基準電圧を得ることには、第２のクロック信号に応じた基準電圧を得ることが含まれる。
【００１０】
本発明の目的、有利点、その他の態様、および他の形態は、以下の詳細な説明の読み、さらに添付の図面を参照するとき明らかになるであろう。
【発明を実施するための最良の形態】
【００１１】
本出願の終わりにある特許請求の範囲には、出願人が本発明の特徴であると信じる新規な特徴が記述されている。本発明、使用の好ましいモード、さらに他の目的および利点は、添付の図面に関連して読まれる例示の実施形態に関する下記の詳細な説明を参照することで適切に理解されるであろう。
【００１２】
ここで図２を参照すると、本発明の実施形態に従ったチップ間通信インタフェース２００の態様が示されている。一般的な観点で、たとえば基準電圧線ＶＲＥＦＢ２２５の基準電圧は、クロック線２６０、２６５、２７０および２７５のクロック信号から得られる。すなわち、検出される。もっと具体的に言えば、プリント回路基板２０１に取り付けられた集積回路チップＡ２１０は、差動出力クロック信号ＡＣＬＫＯＵＴおよびＡＣＬＫＯＵＴ＿Ｎを生成するためのクロック・ドライバ２１４を有する。この差動出力クロック信号ＡＣＬＫＯＵＴおよびＡＣＬＫＯＵＴ＿Ｎは、それぞれ、クロック線２７０および２７５で、プリント回路基板２０２に取り付けられた集積回路チップＢ２２０の信号ＢＣＬＫＩＮおよびＢＣＬＫＩＮ＿Ｎとして受信される。出力クロック信号ＡＣＬＫＯＵＴおよびＡＣＬＫＯＵＴ＿Ｎの電圧レベルは、ドライバ２１４の動作電圧源ＶＳＵＰＰＬＹＡ２１１の電圧レベルで決定される。
【００１３】
また、チップ２１０はデータ・ドライバ２１３を有し、このデータ・ドライバがチップ２２０にデータを送信する。ドライバ２１３で送信される２進データの電圧レベルは、また、ドライバ２１３の動作電圧源ＶＳＵＰＰＬＹＡ２１１の電圧レベルで決定される。ドライバ２１３で送信されたデータは、チップ２２０でレシーバ２２２が受信する。基準電圧は、基準電圧線ＶＲＥＦＢ２２５でレシーバ２２２に供給される。レシーバ２２２は基準電圧を使用して、受信されたデータの２進状態を検出する。すなわち、基準電圧を受信データ信号と比較して、データの電圧レベルが閾値電圧レベルより高いか低いかを決定し、この決定によって、「１」の状態か「０」の状態かどちらかが示される。
【００１４】
例示の実施形態では、チップ２２０および２１０は、ある特定の対称的な態様を有する。すなわち、チップ２１０が差動出力クロック信号ＡＣＬＫＯＵＴおよびＡＣＬＫＯＵＴ＿Ｎを生成するための回路２１４を有するのと全く同じように、チップ２２０は、それ自体の差動出力クロック信号ＢＣＬＫＯＵＴおよびＢＣＬＫＯＵＴ＿Ｎを生成するためのクロック・ドライバ２２４を有する。このクロック信号ＢＣＬＫＯＵＴおよびＢＣＬＫＯＵＴ＿Ｎは、それぞれ、クロック線２６０および２６５で、集積回路チップＡ２１０の信号ＡＣＬＫＩＮおよびＡＣＬＫＩＮ＿Ｎとして受信される。チップ２２０の出力クロック信号ＢＣＬＫＯＵＴおよびＢＣＬＫＯＵＴ＿Ｎの電圧レベルは、ドライバ２２４の動作電圧源ＶＳＵＰＰＬＹＢ２２１の電圧レベルで決定される。同様に、チップ２２０もデータ・ドライバ２２３を有し、このデータ・ドライバがチップ２１０にデータを送信する。ドライバ２２３で送信される２進データの電圧レベルは、また、ドライバ２２３の動作電圧源ＶＳＵＰＰＬＹＢ２２１の電圧レベルで決定される。ドライバ２２３で送信されるデータは、チップ２１０でレシーバ２１２が受信する。基準電圧は、基準電圧線ＶＲＥＦＡ２１５でレシーバ２１２に供給される。レシーバ２１２は、チップ２１０の基準電圧を使用して、受信されたデータの２進状態を検出する。
【００１５】
前に述べたように、また図２で理解することができるように、線ＶＲＥＦＢ２２５の基準電圧は、クロック線２６０、２６５、２７０、および２７５のクロック信号から得られる。具体的には、基準電圧生成回路２０４は、それぞれのクロック線２６０、２６５、２７０、および２７５に結合された抵抗器２３０、２３５、２４０、および２４５の組を有する。一方の組の差動クロック線２６０および２６５に結合された抵抗器２３０および２３５は、互いに整合している。すなわち、それらは実質的に等しいインピーダンスを有する。同様に、他方の組の差動クロック線２７０および２７５に結合された抵抗器２４０および２４５は、互いに整合している。４つの抵抗器全ては、共通のノード２５０で終わっている。ノード２５０は、コンデンサ２８０を通して接地に結合されている。一般に差動クロック信号は互いに理想的な１８０度ちょうど位相がずれていないので、このために発生する雑音を取り除くのにコンデンサ２８０が役立つ。出力抵抗器２５５の第１の端子は、また、共通ノード２５０に結合されて、チップ２２０から伝搬する雑音を減衰させる。出力抵抗器２５５の他方の端子は、チップ２２０に基準電圧を供給するために、電圧基準線ＶＲＥＦＢ２２５に結合される。電圧基準回路２０４がクロック・ドライバ２１４および２２４に大きな負荷をかけないことを保証するために、抵抗器２３０、２３５、２４０、および２４５は、比較的大きくなければならない。たとえば、５０オームの回路基板２０２に対して５００オームでなければならない。また、各クロック配線２６０などから抵抗器２３０などへの配線長は、非常に短くなければならない。たとえば、０．０５インチ（０．１２７センチメートル）より短くなければならない。
【００１６】
対称的なやり方で、チップ２１０は、プリント回路基板２０１に対応する基準電圧生成回路２０３を有し、線ＶＲＥＦＡ２１５にチップ２１０の基準電圧を生成する。回路２０３は、また、クロック線２６０、２６５、２７０、および２７５に結合されるが、もちろん、クロック線のチップ２１０側の端部に結合される。
【００１７】
ここで図２と共に図３を参照すると、線２６０、２６５、２７０、および２７５のクロック信号および得られた基準電圧ＶＲＥＦＢ２２５の電圧が示されている。ドライバ２２４（図２）によって線２６０および２６５に生成されたクロック信号は、「差動」クロック信号である。すなわち、信号ＢＣＬＫＯＵＴはドライバ２２４のうちの１つのドライバで生成され、相補的なクロック信号ＢＣＬＫＯＵＴ＿Ｎはドライバ２２４のうちの別のドライバで生成される。同様に、ドライバ２１４（図２）によって線２７０および２７５に生成されたクロック信号は、差動クロック信号である。
【００１８】
クロック線２６０および２６５の信号についての考察はしばらく脇において、線２７０および２７５のクロック信号は、理想的に相補的であり、したがって互いの位相ずれが１８０度に非常に近い。そのため、これらのクロック線２７０および２７５を非常に整合のとれた抵抗器２４０および２４５で橋絡すると、ノード２５０に電圧３１０が生じ、この電圧３１０は、線２７０および２７５の差動クロック信号の共通モード電圧に対応するほぼ純粋な直流電圧である。同様に、線２６０および２６５のクロック信号は、互いの位相ずれが１８０度に非常に近いので、これらのクロック線を非常に整合のとれた抵抗器２３０および２３５で橋絡すると、ノード２５０に電圧３２０が生じ、この電圧３２０は、線２６０および２６５の差動クロック信号の共通モード電圧に対応するほぼ純粋な直流電圧である。
【００１９】
２組の抵抗器２３０／２３５および２４０／２４５がノード２５０で互いに結ばれた状態で、ノード２５０の電圧、および対応して図示のような基準電圧線ＶＲＥＦＢ２２５の電圧は、２組の差動クロック信号の共通モード電圧３１０および３２０の組合せである。したがって、上述の実施形態に従って、有利なことには、線ＶＲＥＦＢ２２５の基準電圧は、レシーバ２２２およびクロック・ドライバ２２４に供給される電源電圧ＶＳＵＰＰＬＹＢ２２１に部分的に依存している。その理由は、基準電圧ＶＲＥＦＢ２２５は、クロック・ドライバ２２４で送信されるクロック信号の共通モードの電圧レベルから一部が得られ、この共通モードの電圧レベルは電源電圧ＶＳＵＰＰＬＹＢ２２１のレベルに依存するからである。
【００２０】
ここで図４を参照すると、上述の電圧依存性に関係する態様が、実施形態に従って、ドライバ２１３およびレシーバ２２２について簡略化して示されている。もちろん、レシーバ２２２で受信された信号は、信号を励振するドライバ２１３の電源電圧ＶＳＵＰＰＬＹＡ２１１に依存する。レシーバ２２２の簡単化された細部から理解できることであるが、レシーバ２２２で、信号は抵抗器Ｒｔの共通ノードで終端され、この抵抗器はレシーバ電源電圧ＶＳＵＰＰＬＹＢ２２１から接地に直列に接続されている。したがって、電源電圧ＶＳＵＰＰＬＹＢ２２１によって受信データ信号に直流バイアスが加わる。
【００２１】
再び図２を参照して理解することができ、有利なことであるが、レシーバ２２２で受信されたデータの電圧レベルに及ぼす電圧ＶＳＵＰＰＬＹＢ２２１の直流バイアスの影響に関して、クロック・ドライバ２２４で生成されるクロックに及ぼす対応する影響があり、そしてまた、電源電圧ＶＳＵＰＰＬＹＢ２２１はクロック・ドライバ２２４によってクロック信号線２６０および２６５に励振される電圧を介して共通ノード２５０に与えられるために、基準電圧ＶＲＥＦＢ２２５に及ぼす対応する影響がある。したがって、データ・レシーバ２２２で、受信されたデータ信号の電圧レベルを得られた基準電圧ＶＲＥＦＢ２２５と比較することは、受信データ信号に及ぼすレシーバ電源電圧ＶＳＵＰＰＬＹＢ２２１の影響を打ち消す傾向がある。
【００２２】
上述の実施形態において、チップ２１０および２２０は、対称なドライバ、レシーバ、電圧基準生成回路、およびクロック信号を有する。したがって、理解すべきことであるが、ここではチップ２１０からチップ２２０に送信されるデータに説明を絞っているが、本実施形態の電圧基準構成の有利な特徴は、両方の方向に送信されるデータに適用される。
【００２３】
上述の実施形態において、線２６０と２６５および線２７０と２７５それぞれの差動クロック信号を参照した。本発明の他の実施形態では、それぞれのドライバ２２４および２１４で生成されるクロック信号の一方または両方はシングルエンド、すなわち相補形でない。このために、クロック線２６５および２７５は、これらの線２６５および２７５につながれている抵抗器２３５および２４５と同様に、図２で破線として示されている。
【００２４】
図２と共に図５を参照すると、この他の実施形態に関して、線２６０および２７０のクロック信号および得られた基準電圧ＶＲＥＦＢ２２５の電圧が示されている。この図５で理解することができることであるが、ＶＲＦＥＢ２２５の電圧は周波数の内容を多少有している。図２のコンデンサ２８０が破線で示されていることに留意されたい。この理由は、ドライバ２２４および２１４で生成されるクロック信号が両方とも差動であり、図３に示すように理想に近い場合には、コンデンサ２８０を無くすることができるが、理想からのずれのためにコンデンサはやはり好ましいものである。しかし、図５にその電圧を示す他の実施形態では、コンデンサ２８０は不可欠なものである。さらに、この実施形態に関して、ＶＲＦＥＢ２２５を線２６０および２７０のクロック信号の共通モード電圧に維持するために、コンデンサ２８０は比較的大きくなければならない。すなわち、コンデンサ２８０は、クロック信号の平均値まで充電されて、この構成を動作させるために重要である。
【００２５】
ここで図６を参照すると、方法の形の実施形態の態様が流れ図６００で示されている。理解すべきことであるが、流れ図６００で説明される動作は、それらが並べられた順序でだけ行われる必要はなく、さらに追加の動作を含めることができ、または、ここで説明する動作を省くことができる。
【００２６】
論理ブロック６０５で、受信チップのデータ・レシーバに電源電圧が供給される。
【００２７】
論理ブロック６１０で、データ・レシーバは、送信チップで送信されたデータ信号を受信する。
【００２８】
論理ブロック６１５で、受信チップの少なくとも１つのクロック・レシーバが、送信チップで送信された第１のクロック信号を受信する。
【００２９】
論理ブロック６２０で、電源電圧がデータ・レシーバに影響を及ぼし、そして次に、データ・レシーバが受信データ信号の電圧レベルに影響を及ぼす。
【００３０】
論理ブロック６２５で、相補形の第１のクロック信号が、受信チップの少なくとも１つのクロック・レシーバのうちの１つで受信される。
【００３１】
論理ブロック６３０で、電源電圧が、受信チップの少なくとも１つのクロック・ドライバに供給される。
【００３２】
論理ブロック６３５で、受信チップで送信するために、第２のクロック信号が、受信チップの少なくとも１つのクロック・ドライバで生成される。
【００３３】
論理ブロック６４０で、受信チップで送信するために、相補形の第２のクロック信号が、受信チップの少なくとも１つのクロック・ドライバのうちの１つで生成される。
【００３４】
論理ブロック６４５で、電源電圧がクロック・ドライバに影響を及ぼし、そして次に、受信データ信号の電圧レベルに及ぼす電源電圧の影響に対応するやり方で、クロック・ドライバが、第２のクロック信号および相補形の第２のクロック信号の電圧レベルに影響を及ぼす。
【００３５】
論理ブロック６５０で、第１のクロック信号が受信チップの基準電圧回路によって受信され、それに応じて基準電圧が得られる。
【００３６】
論理ブロック６５５で、相補形の第１のクロック信号が、基準電圧回路で受信され、さらに相補形の第１のクロック信号に応じて基準電圧が得られる。
【００３７】
論理ブロック６６０で、第２のクロック信号が、基準電圧回路で受信され、さらに第２のクロック信号に応じて基準電圧が得られる。
【００３８】
論理ブロック６６５で、相補形の第２のクロック信号が、基準電圧回路で受信され、さらに相補形の第２のクロック信号に応じて基準電圧が得られる。
【００３９】
論理ブロック６７０で、データ・レシーバは、受信データ信号の電圧レベルを得られた基準電圧と比較する。留意すべきことであるが、受信データ信号の電圧レベルを得られた基準電圧と比較することで、６２０および６４５で述べた影響のために、受信データ信号に及ぼす電源電圧の影響が無くなる傾向がある。
【００４０】
論理ブロック６７５で、受信データ信号の論理状態は、前述の比較に応じて検出される。
【００４１】
上述のことから正しく理解されるべきことであるが、ドライバおよびレシーバの技術の変化に対応するために、プリント回路基板のたった１つのバージョンだけが必要なので、本発明は相当大きなコストの節減をもたらす。また、電源の設定値が変化する場合、これによってクロック信号が変化し、このクロック信号の変化で、本発明によって、基準電圧生成回路のどのような変化も無しに、基準電圧が変化する。（この電源設定値の変化は、技術の変化なしに起こることが多い。）
【００４２】
本実施形態の説明は例示の目的のために述べたが、網羅的である意図でなく、または本発明を開示された形態に限定する意図でない。多くの修正物および変形物が、当業者には明らかになるであろう。他の実施形態では、通信する２つのチップは、上述の構成の対称性全てを持つ必要は必ずしもない。すなわち、本発明の電圧基準の特徴は、ただ１つのチップだけに適用することができる。たとえば、チップ２２０は、図２に示すような基準電圧生成回路２０４を有することができるが、チップ２１０は、もっと従来型の電圧生成回路を有することができる。
【００４３】
また、たとえば、チップ２１０の電圧生成回路にかかわらず、１つの他の実施形態において、チップ２２０の電圧生成回路２０４は、クロック線２７０および２７５に結合された一方の抵抗器２４０および２４５だけを有する。別の実施形態では、チップ２２０の電圧生成回路２０４は、クロック線２６０および２６５に結合された他方の組の抵抗器２３０および２３５だけを有する。
【００４４】
繰り返して言うと、本発明の原理および実用的な用途を適切に説明し、かつ当業者が本発明を理解することができるようにするために、実施形態を選び、説明した。様々な修正を有する様々な他の実施形態が、意図される特定の使用に適しているかもしれないが、本発明の範囲内にあるかもしれない。さらに、理解すべきことであるが、次の特許請求の範囲の動作は、それらが並べられている特定の順序で行われる必要は必ずしもない。
【００４５】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００４６】
（１）集積回路チップでデータを受信する方法であって、
送信チップで送信されたデータ信号および第１のクロック信号を受信するステップであって、前記データ信号がデータ・レシーバで受信され、かつ前記クロック信号が前記受信チップの少なくとも１つのクロック・レシーバで受信されるステップと、
前記受信チップの基準電圧回路で、前記第１のクロック信号に応じた基準電圧を得るステップと、
前記受信データ信号の論理状態を検出するステップとを備え、前記検出することが、前記受信データ信号の電圧レベルを前記得られた基準電圧と比較する前記データ・レシーバを含む方法。
（２）前記受信チップで送信するために、前記受信チップの少なくとも１つのクロック・ドライバで第２のクロック信号を生成するステップを備え、前記受信チップの前記基準電圧回路で前記基準電圧を得ることが、前記第２のクロック信号に応じた前記基準電圧を得ることを含む、上記（１）に記載の方法。
（３）前記受信チップの前記データ・レシーバに電源電圧を供給するステップと、
前記電源電圧が前記受信データ信号の電圧レベルに影響を及ぼすステップとを備える、上記（２）に記載の方法。
（４）前記受信チップの前記少なくとも１つのクロック・ドライバに電源電圧を供給するステップと、
前記電源電圧が前記受信データ信号の電圧レベルに及ぼす影響に対応する影響を、前記電源電圧が、前記第２のクロック信号の電圧レベルに及ぼすステップとを備え、その結果、前記受信データ信号の電圧レベルを前記得られた基準電圧と比較することが、前記受信データ信号に及ぼす前記電源電圧の影響を打ち消す傾向がある、上記（３）に記載の方法。
（５）相補形の第２のクロック信号を生成するステップを備え、前記受信チップの前記基準電圧回路で前記基準電圧を得ることが、前記相補形の第２のクロック信号に応じた前記基準電圧を得ることを含む、上記（２）に記載の方法。
（６）相補形の第１のクロック信号を受信するステップを備え、前記受信チップの前記基準電圧回路で前記基準電圧を得ることが、前記相補形の第１のクロック信号に応じた前記基準電圧を得ることを含む、上記（４）に記載の方法。
（７）集積回路チップでデータを受信する装置であって、
前記チップでデータを受信するデータ・レシーバと、
少なくとも１つのクロック線を有する第１のクロック線の組の第１のクロック信号を前記チップで受信する少なくとも１つのクロック・レシーバと、
前記少なくとも１つのクロック線に結合された、前記第１のクロック信号に応じた基準電圧を得るための基準電圧回路とを備え、前記得られた基準電圧が、前記データ・レシーバに結合され、前記データ・レシーバによって前記受信データの電圧レベルと比較される装置。
（８）前記チップで送信するための第２のクロック信号を生成する少なくとも１つのクロック・ドライバを備え、前記基準電圧回路が、少なくとも１つのクロック線を有する第２のクロック線の組に結合され、前記基準電圧回路が、前記第２のクロック信号に応じた前記基準電圧を得るために動作することができる、上記（７）に記載の装置。
（９）前記データ・レシーバが、電源電圧を受け取るように動作することができ、前記電源電圧が、前記受信データの電圧レベルに影響を及ぼす、上記（８）に記載の装置。
（１０）前記少なくとも１つのクロック・ドライバが、前記電源電圧を受け取るように動作することができ、前記電源電圧が前記受信データ信号の電圧レベルに及ぼす影響に対応する影響を、前記電源電圧が、前記第２のクロック信号の電圧レベルに及ぼし、その結果、前記受信データ信号の電圧レベルを前記得られた基準電圧と比較することが、前記受信データ信号に及ぼす前記電源電圧の影響を打ち消す傾向がある、上記（９）に記載の装置。
（１１）前記第２のクロック線の組の第２のクロック線で前記チップが送信するための相補形の第２のクロック信号を生成する第２のクロック・ドライバを備え、前記基準電圧回路が、前記第２のクロック線の組の前記第２のクロック線に結合され、前記基準電圧回路が、前記相補形の第２のクロック信号に応じた前記基準電圧を得るために動作することができる、上記（８）に記載の装置。
（１２）前記基準電圧回路が、
前記第１のクロック線の組の前記少なくとも１つのクロック線に第１の端子が結合された少なくとも第１の抵抗器を有する第１の抵抗器の組と、
前記第２のクロック線の組の前記少なくとも１つのクロック線に第１の端子が結合された少なくとも第１の抵抗器を有する第２の抵抗器の組とを備え、前記第１の抵抗器の組の前記少なくとも第１の抵抗器が、前記第２のクロック線の組の前記少なくとも第１の抵抗器の第２の端子に結合された第２の端子を有し、前記結合された第２の端子が前記基準電圧回路の共通ノードを実現する、上記（８）に記載の装置。
（１３）前記基準電圧回路が、
前記共通ノードに結合された第１の端子、および接地に結合された第２の端子を有するコンデンサを備える、上記（１２）に記載の装置。
（１４）前記基準電圧回路が、
前記第１のクロック線の組の前記少なくとも１つのクロック線に第１の端子が結合された少なくとも第１の抵抗器を有する第１の抵抗器の組と、
少なくとも第１および第２の抵抗器を有する第２の抵抗器の組とを備え、前記第２の抵抗器の組の前記第１および第２の抵抗器が、前記第２のクロック線の組のそれぞれの第１および第２のクロック線に結合されたそれぞれの第１の端子を有し、前記第１の抵抗器の組の前記少なくとも第１の抵抗器が、前記第２のクロック線の組の前記少なくとも第１および第２の抵抗器の第２の端子に結合された第２の端子を有し、前記結合された第２の端子が前記基準電圧回路の共通ノードを実現する、上記（１１）に記載の装置。
（１５）集積回路チップでデータを受信する装置であって、
前記チップでデータを受信するためのデータ・レシーバと、
少なくとも１つのクロック線を有する第１のクロック線の組の第１のクロック信号を前記チップで受信するための少なくとも１つのクロック・レシーバと、
前記少なくとも１つのクロック線に結合された、前記第１のクロック信号に応じた基準電圧を得るための基準電圧回路であって、前記得られた基準電圧が、前記データ・レシーバに結合され、前記データ・レシーバによって前記受信データの電圧レベルと比較される基準電圧回路と、
前記チップで送信するための第２のクロック信号を生成する少なくとも１つのクロック・ドライバとを備え、前記基準電圧回路が少なくとも１つのクロック線を有する第２のクロック線の組に結合され、前記基準電圧回路が前記第２のクロック信号に応じた前記基準電圧を得るために動作することができ、前記データ・レシーバが電源電圧を受け取るように動作することができ、前記電源電圧が前記受信データの電圧レベルに影響を及ぼし、前記少なくとも１つのクロック・ドライバが前記電源電圧を受け取るように動作することができ、前記電源電圧が、前記電源電圧が前記受信データ信号の電圧レベルに及ぼす影響に対応する影響を前記第２のクロック信号の電圧レベルに及ぼし、その結果、前記受信データ信号の電圧レベルを前記得られた基準電圧と比較することが、前記受信データ信号に及ぼす前記電源電圧の影響を打ち消す傾向があり、さらに、
前記第２のクロック線の組の第２のクロック線で前記チップが送信するための相補形の第２のクロック信号を生成する第２のクロック・ドライバを備え、前記基準電圧回路が、前記第２のクロック線の組の前記第２のクロック線に結合され、前記基準電圧回路が、前記相補形の第２のクロック信号に応じた基準電圧を得るために動作することができる装置。
（１６）前記基準電圧回路が、
前記第１のクロック線の組の前記少なくとも１つのクロック線に第１の端子が結合された少なくとも第１の抵抗器を有する第１の抵抗器の組と、
前記第２のクロック線の組の前記少なくとも１つのクロック線に第１の端子が結合された少なくとも第１の抵抗器を有する第２の抵抗器の組とを備え、前記第１の抵抗器の組の前記少なくとも第１の抵抗器が、前記第２のクロック線の組の前記少なくとも第１の抵抗器の第２の端子に結合された第２の端子を有し、前記結合された第２の端子が前記基準電圧回路の共通ノードを実現する、上記（１５）に記載の装置。
（１７）前記基準電圧回路が、
前記共通ノードに結合された第１の端子および接地に結合された第２の端子を有するコンデンサを備える、上記（１６）に記載の装置。
（１８）前記基準電圧回路が、
前記第１のクロック線の組の前記少なくとも１つのクロック線に第１の端子が結合された少なくとも第１の抵抗器を有する第１の抵抗器の組と、
少なくとも第１および第２の抵抗器を有する第２の抵抗器の組とを備え、前記第２の抵抗器の組の前記第１および第２の抵抗器が、前記第２のクロック線の組のそれぞれの第１および第２のクロック線に結合されたそれぞれの第１の端子を有し、前記第１の抵抗器の組の前記少なくとも第１の抵抗器が、前記第２のクロック線の組の前記少なくとも第１および第２の抵抗器の第２の端子に結合された第２の端子を有し、前記結合された第２の端子が前記基準電圧回路の共通ノードを実現する、上記（１５）に記載の装置。
【図面の簡単な説明】
【００４７】
【図１】従来技術に従ったチップ間通信インタフェースの態様を示す図である。
【図２】本発明の実施形態に従ったチップ間通信インタフェースの態様を示す図である。
【図３】図２の実施形態の様々な電圧を示す図である。
【図４】実施形態に従ったドライバおよびレシーバの特定の態様を簡略化して示す図である。
【図５】シングルエンド・クロックの実施形態の様々な電圧を示す図である。
【図６】本発明の実施形態に従った特定の方法の態様を示す図である。
【符号の説明】
【００４８】
２００  チップ間通信インタフェース
２０１、２０２  プリント回路基板
２０３、２０４  基準電圧生成回路
２１０  集積回路チップＡ
２２０  集積回路チップＢ
２１１、２２１  動作電圧源
２１２、２２２  データ・レシーバ
２１３、２２３  データ・ドライバ
２１４、２２４  クロック・ドライバ
２１５、２２５  基準電圧線
２３０、２３５、２４０、２４５  抵抗器
２５５  出力抵抗器
２６０、２６５、２７０、２７５  クロック線
２８０  コンデンサ
ＡＣＬＫＯＵＴ、ＡＣＬＫＯＵＴ＿Ｎ、ＢＣＬＫＯＵＴ、ＢＣＬＫＯＵＴ＿Ｎ  差動出力クロック信号
【図１】
2004222258.tif 000003
【図２】
2004222258.tif 000004
【図３】
2004222258.tif 000005
【図４】
2004222258.tif 000006
【図５】
2004222258.tif 000007
【図６】
2004222258.tif 000008