(57)【要約】【課題】従来のモータドライブ制御装置は、主制御を司るマイクロプロセッサ及び入出力回路がシングル構成であり、いずれかの部分に異常が発生した場合、モータドライブ制御装置そのものを予備品と交換する必要があった。【解決手段】それぞれモータを制御するよう構成された主系の制御ユニットと待機系の制御ユニットによってアクセスされ、データが共有されるデュアルポートメモリ６１を有し、切換制御回路６２により、主系の制御ユニットに替わって待機系の制御ユニットによりモータ４２を制御する場合に、デュアルポートメモリ６１により主系の制御ユニットで用いたデータを待機系の制御ユニットで用いられるようにして切換をスムーズに行えるようにすると共に、それぞれの制御ユニットは、インバータユニット本体に着脱自在になるようにカセット化されているものである。【選択図】　　　　図１
2004064866.tif 000002
【特許請求の範囲】
【請求項１】
筐体に着脱可能になるようにカセット化され、モータを制御するよう構成された主系の制御ユニット、上記筐体に着脱可能になるようにカセット化され、上記主系の制御ユニットに替わって上記モータを制御するよう構成された待機系の制御ユニット、上記主系の制御ユニット及び待機系の制御ユニットによってそれぞれアクセスされ、上記主系の制御ユニット及び待機系の制御ユニットによってデータが共有されるデュアルポートメモリ、上記主系の制御ユニット及び待機系の制御ユニットを切換える切換制御手段を備え、上記切換制御手段によって切換えられた上記主系の制御ユニット及び待機系の制御ユニットのいずれか一方により上記モータが制御されることを特徴とするモータドライブ制御装置。
【請求項２】
上記各制御ユニットは、上記モータの状態が入力される入力回路と、この入力回路から入力されたモータの状態に応じて上記モータを制御する制御信号を形成するマイクロプロセッサと、このマイクロプロセッサからの制御信号を出力するＰＷＭ回路と、上記入力回路から入力されたモータの状態を格納するトレースメモリとを有することを特徴とする請求項１記載のモータドライブ制御装置。
【請求項３】
上記トレースメモリは、上記制御ユニットのカセットに着脱可能になるようにカード化されていることを特徴とする請求項２記載のモータドライブ制御装置。
【請求項４】
上記デュアルポートメモリには、上記主系の制御ユニット及び待機系の制御ユニットの各トレースメモリの内容が格納されると共に、上記切換制御手段による上記制御ユニットの切換に当たっては、上記デュアルポートメモリに格納されたトレースメモリの内容が、上記切換によって上記モータを制御する方の制御ユニットのトレースメモリに転送されることを特徴とする請求項２または請求項３記載のモータドライブ制御装置。
【請求項５】
上記主系の制御ユニット及び待機系の制御ユニットは、上記デュアルポートメモリを用いて互いに相手の動作を検証することを特徴とする請求項１〜請求項４のいずれか一項記載のモータドライブ制御装置。
【請求項６】
上記デュアルポートメモリは、不揮発性メモリによって構成されていることを特徴とする請求項１〜請求項５のいずれか一項記載のモータドライブ制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、工業分野（鉄鋼・製紙・その他一般工業）で使用されるライン駆動用電動機を駆動するモータドライブ制御装置に関するものである。
【０００２】
【従来の技術】
図４は、従来のモータドライブ制御装置を示す構成図である。
図４において、１はモータドライブ制御装置内の信号を伝送するシステムバスであり、アドレス信号、データ信号、制御信号等を伝送する。１１はシーケンス制御プログラムに従って処理を実行するマイクロプロセッサで、システムバス１の制御を行う。１１Ａはマイクロプロセッサ１１で実行される制御プログラムを格納しているメモリ、１２はデータを一時的に格納するデータメモリ、１３は運転中の各種状態データを格納するトレースメモリ、１４は制御に使用される設定データを格納する定数メモリである。１５は外部との接点入出力等を行うプロセスＩ／Ｏ回路、１６は外部機器例えばメンテナンス用ツールなどの上位の制御コントローラとのＩ／Ｆ（インターフェイス）を行う外部データＩ／Ｆ回路、１７はインバータ主回路の電力半導体素子をスイッチングするためのゲートパルスを出力するＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）回路である。１８はセンサからのアナログ信号をデジタル化してプロセッサに入力するＡ／Ｄ変換回路、１９は電動機に取付けられたパルス発生機（ＰＬＧ）からのパルス情報を元に電動機の速度検出を行う速度センサ回路である。
【０００３】
３１はＰＷＭ回路１７からのゲートパルス信号を電力半導体素子に対応した電気レベルに変換するゲートアンプ（ＧＰＡ）回路、３２は電動機に供給されている電流を検出するセンサ機器である。４１はインバータ主回路、４２は電動機、４３は電動機４２の軸に取付けられたパルス発生器（ＰＬＧ）である。
【０００４】
次に、動作について説明する。
モータドライブ制御装置は、一般的に図４に示されるように構成される。図４における全ての制御は、マイクロプロセッサ１１により実行される。このマイクロプロセッサ１１は、定数メモリ１４にあらかじめ設定され、格納された定数データを制御用パラメータとして使用し、あらかじめ決められたマイクロプログラムにより運転制御される。この制御動作としては、次のようなものがある。
ＰＷＭ回路１７により、インバータ主回路４１内の電力半導体をスイッチングさせるためのその元となるゲート信号パルスを生成する。そして、次段のＧＰＡ回路３１で、実際の電力半導体素子のゲートに必要なゲート電圧・電流を供給する。このようにして電動機４２に供給される電圧を発生させ、正弦波電流を電動機４２に供給する。
【０００５】
次に、センサ機器３２で電動機４２に供給されている実電流を検出し、運転中のフィードバックデータとして、アナログ信号からデジタルデータへ信号変換した後、マイクロプロセッサ１１へ取り込まれ、リアルタイム制御データとして使用される。
これに加えて、電動機速度の検出を行う。電動機ロータ軸に取付けられたＰＬＧ４３から回転数・回転方向に応じた２相のパルスが出力され、これをモータドライブ制御装置内の速度センサ回路１９で受けて、マイクロプロセッサ１１へリアルタイムのフィードバックデータとして取り込まれ、制御データとして使用される。
【０００６】
プロセスＩ／Ｏ回路１５は、外部との接点情報のインターフェースを行い、外部からの指令・故障情報の伝達等を行っている。外部データＩ／Ｆ回路１６は、外部とのデータ伝送インターフェースを形成し、保守用メンテナンス機器やパソコンとの情報通信及び上位制御コントローラ等との運転制御データの通信を行う。
従来のモータドライブ制御装置は、基本的に以上のような処理がプログラムによって運転中常時行われ、電動機の回転数・速度制御が実施される。
【０００７】
【発明が解決しようとする課題】
従来のモータドライブ制御装置は、以上のように構成されているが、主制御を司るマイクロプロセッサ１１及び入出力回路部分がシングル構成であり、いずれかの部分に一ヶ所でも異常もしくは故障が発生した場合、モータドライブ制御ユニットそのものを予備品と交換する必要があり、そのための手間・時間が多大であるという問題がある。
また、大容量インバータ等で重要設備に使用されている場合では、故障復旧が急がれると共に、大きな問題となることが考えられるという課題がある。
【０００８】
この発明は、上述のような課題を解決するためになされたもので、モータドライブ制御装置を冗長化構成とし、かつ故障発生時に運転切換えをスムーズに実施できるよう、制御データを全てバックアップ可能としたモータドライブ制御装置を得ることを目的としている。
【０００９】
【課題を解決するための手段】
この発明に係わるモータドライブ制御装置においては、筐体に着脱可能になるようにカセット化され、モータを制御するよう構成された主系の制御ユニットと、筐体に着脱可能になるようにカセット化され、主系の制御ユニットに替わってモータを制御するよう構成された待機系の制御ユニットと、主系の制御ユニット及び待機系の制御ユニットによってそれぞれアクセスされ、主系の制御ユニット及び待機系の制御ユニットによってデータが共有されるデュアルポートメモリと、主系の制御ユニット及び待機系の制御ユニットを切換える切換制御手段を備え、切換制御手段によって切換えられた主系の制御ユニット及び待機系の制御ユニットのいずれか一方によりモータが制御されるものである。
【００１０】
また、各制御ユニットは、モータの状態が入力される入力回路と、この入力回路から入力されたモータの状態に応じてモータを制御する制御信号を形成するマイクロプロセッサと、このマイクロプロセッサからの制御信号を出力するＰＷＭ回路と、入力回路から入力されたモータの状態を格納するトレースメモリとを有するものである。
また、トレースメモリは、制御ユニットのカセットに着脱可能になるようにカード化されているものである。
【００１１】
さらに、デュアルポートメモリには、主系の制御ユニット及び待機系の制御ユニットの各トレースメモリの内容が格納されると共に、切換制御手段による制御ユニットの切換に当たっては、デュアルポートメモリに格納されたトレースメモリの内容が、切換によってモータを制御する方の制御ユニットのトレースメモリに転送されるものである。
また、主系の制御ユニット及び待機系の制御ユニットは、デュアルポートメモリを用いて互いに相手の動作を検証するものである。
【００１２】
また、デュアルポートメモリは、不揮発性メモリによって構成されているものである。
【００１３】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。
この発明の実施の形態１について図１により説明する。
図１は、この発明の実施の形態１によるモータドライブ制御装置を示す構成図である。
図１において、１はモータドライブ制御装置内の信号を伝送するシステムバスであり、アドレス信号、データ信号、制御信号等を伝送する。１１はシーケンス制御プログラムに従って処理を実行するマイクロプロセッサで、システムバス１の制御を行う。１１Ａはマイクロプロセッサ１１で実行される制御プログラムを格納しているメモリ、１２はデータを一時的に格納するデータメモリ、１３Ａは運転中の各種状態データを格納するトレースメモリを有するトレースメモリカード、１４は制御に使用される設定データを格納する定数メモリである。１５は外部との接点入出力等を行うプロセスＩ／Ｏ回路、１６は外部機器例えばメンテナンス用ツールなどの上位の制御コントローラとのＩ／Ｆを行う外部データＩ／Ｆ回路、１７はインバータ主回路の電力半導体素子をスイッチングするためのゲートパルスを出力するＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）回路である。１８はセンサからのアナログ信号をデジタル化してプロセッサに入力するＡ／Ｄ変換回路、１９は電動機に取付けられたパルス発生機（ＰＬＧ）からのパルス情報を元に電動機の速度検出を行う速度センサ回路であり、Ａ／Ｄ変換回路１８と速度センサ回路１９は、モータの状態が入力される入力回路を構成する。
３１はＰＷＭ回路１７からのゲートパルス信号を電力半導体素子に応じた電気レベルに変換するゲートアンプ（ＧＰＡ）回路、３２は電動機に供給されている電流を検出するセンサ機器である。４１はインバータ主回路、４２は電動機（モータ）、４３は電動機４２の軸に取付けられたパルス発生器（ＰＬＧ）である。
【００１４】
以下が、この発明の特徴的な構成を示している。
２は１と、２１は１１と、１１Ａは２１Ａと、２２は１２と、２３は１３Ａと、２４は１４と、２５は１５と、２６は１６と、２７は１７と、２８は１８と、２９は１９とそれぞれ同等の回路である。なお、１、１１〜１９によって主系の制御ユニット（モータドライブ制御装置）を形成し、２、２１〜２９によって待機系の制御ユニットを形成している。
５１はＰＷＭ回路１７とＰＷＭ回路２７の出力を切換えてゲートアンプ回路３１に出力する切換回路、５２はセンサ機器５２の出力を切換え、ＡＤ変換回路１８またはＡＤ変換回路２８に出力する切換回路、５３はＰＬＧ４３の出力を切換え、速度センサ回路１９または速度センサ回路２９に出力する切換回路、５４は外部データが入出力される外部データＩ／Ｆ回路１５または外部データＩ／Ｆ回路２５を切換える切換回路である。
６１は主系のマイクロプロセッサと待機系のマイクロプロセッサの両方からアクセス可能なデュアルポートメモリであり、主系と待機系のマイクロプロセッサの共有データが格納される。図１では、矢印のように、システムバスのデータとデュアルポートメモリのデータがイコライズされる。６２は主系に異常または故障が発生した場合に待機系に制御を切換えるための切換制御回路（切換制御手段）で、切換回路５１〜５４の切換を制御する。７１はデュアルポートメモリ６１の記憶保持用電源である。なお、デュアルポートメモリ６１は、スペック的に不揮発性メモリが使用可能な場合は、これを使用してもよい。
【００１５】
図２は、この発明の実施の形態１によるモータドライブ制御装置のバックアップ回路切換えを示す図である。
図２において、１、２、１１〜１９、２１〜２９、３１、３２、４１〜４３、５１〜５４、６１、６２、７１は図１におけるものと同一のものである。図２は、図１に比べて、主系と待機系が入れ替わっている構成であり、矢印のように、システムバス２のデータとデュアルポートメモリのデータとがイコライズされる。
【００１６】
次に、実施の形態１によるモータドライブ制御装置の動作について説明する。この発明に係るモータドライブ制御装置の基本的な通常の動作は、次の通りである。
全ての制御は、主系のマイクロプロセッサ１１により実行される。マイクロプロセッサ１１は、あらかじめ設定され、定数メモリ１４に格納された定数データを制御用パラメータとして使用し、あらかじめ決められたマイクロプログラムにより運転制御される。この制御動作としては、次のようなものがある。
ＰＷＭ１７により、インバータ主回路４１内の電力半導体をスイッチングさせるためのその元となるゲート信号パルスを生成する。そして、次段のＧＰＡ回路３１で、実際の電力半導体素子のゲートに必要なゲート電圧・電流を供給する。このようにして電動機４２に供給する電圧を発生させ、正弦波電流を電動機４２に供給する。
【００１７】
次に、センサ機器３２で、電動機４２に供給されている実電流を検出し、運転中のフィードバックデータとして、ＡＤ変換回路１８により、アナログ信号からデジタルデータへ信号変換した後、マイクロプロセッサ１１へ取り込まれ、リアルタイム制御データとして使用される。
これに加えて、電動機速度の検出を行う。電動機ロータ軸に取付けられたＰＬＧ４３から回転数・回転方向に応じた２相のパルスが出力され、これを制御ユニット内の速度センサ回路１９で受けて、マイクロプロセッサ１１へリアルタイムのフィードバックデータとして取り込まれ、制御データとして使用される。
【００１８】
プロセスＩ／Ｏ回路１５は、外部との接点情報のインターフェースを行い、外部からの指令・故障情報の伝達等を行う。外部データＩ／Ｆ回路１６は、外部とのデータ伝送インターフェースを形成し、保守用のメンテナンス機器やパソコンとの情報通信及び上位制御コントローラ等との運転制御データの通信を行う。
モータドライブ制御装置は、基本的に以上のような処理がプログラムによって運転中、常時行われ、電動機４２の速度制御・トルク制御が実施される。
【００１９】
次に、以上のような運転動作実施中に主系のモータドライブ制御装置に何らかの異常または故障が発生した場合の動作について説明する。
主系側と待機系側のマイクロプロセッサは、通常時双方のデータＩ／Ｆを、両者間に設置されたデュアルポートメモリ６１を介して行っている。このデュアルポートメモリ６１は、主系側のデータメモリ１２、定数メモリ１４、トレースメモリカード１３Ａの各内容が遂次リアルタイム更新されている。つまり常時イコライズされている。さらに、主系と待機系のマイクロプロセッサは、このデュアルポートメモリ６１を使って双方のライフチェック（動作状況の検証）を実施している。このような動作中において、主系側に異常が発生した場合、待機系側マイクロプロセッサが、デュアルポートメモリ６１経由で、主系側マイクロプロセッサの異常を検知すると、制御ユニットの切換え準備動作に入る。このときの動作内容としては、切換制御回路６２が動作し、切換回路５１〜５４により主系と待機系の切換えを実施する。また、この切換制御回路６２には、デュアルポートメモリ６１自体の不測の事態へ対応するため、双方の異常信号の直接Ｉ／Ｆ機能も備えており、デュアルポートメモリ６１の異常にも対応可能である。（ただし、この場合は、デュアルポートメモリの内容は読み出せない可能性がある。）
【００２０】
ハードウエア的には、このような切換動作が行われるが、ソフトウエア的には、主系の運転データ・定数データ等がデュアルポートメモリ６１に格納されているので、待機系のマイクロプロセッサは、このデータを自己の系の各メモリにロードすることにより、主系と同等のデータ状態を作ることができ、切換えをスムーズに移行することができる。
主系の異常及び故障解析については、主系のトレースメモリカード１３Ａもしくはデュアルポートメモリ６１にトレースデータが格納されているので、これを読み出して波形解析を実施することができる。このトレースメモリカードには、運転時の状態データがリアルタイムに記憶されており、故障が発生すると同時に記憶動作は停止し、その故障発生時点のデータを保持する動作を行う。トレースデータを記憶するためのメモリを、不揮発性メモリにて構成すれば、電源断時も記憶されたデータを保持することができる。このトレースメモリカードは、カード式であり、取り外してパソコンに取付け、すぐ解析可能である。
また、従来は、例えばマイクロプロセッサ自体が故障した場合は、故障表示することができなくなり、故障内容の認知が遅れ、原因調査に時間がかかる等の課題があったが、この発明によれば、待機系が存在することにより、デュアルポートメモリ６１にて主系側の可能な限りの故障情報を入手することができるため、待機系にて主系側の故障情報をある程度表示することができ、故障原因の認知が可能であると共に、調査を手早く実施することも可能となる。
【００２１】
以上説明したように、通常運転の主系の制御ユニットの故障時に、待機系の制御ユニット側に、ハードウエア的にもソフトウエア的にもスムーズに短時間で切換え移行が可能となる。切換移行後は、切換えられた方が主系として動作し、図２に示されるように、システムバス２のデータとデュアルポートメモリ６１のデータがイコライズされる。
また、以上の説明では、一方のプロセッサを主系、他方を待機系として固定したような記述の仕方としたが、ハードウエアは全く同等であるため、いずれを主系、待機系としてもかまわない。つまり、従来のようなシングルプロセッサ構成での動作ももちろん可能である。これにより、バックアップ体制はとれないが、一方で運転実施しながら他方をメンテナンスする等の保守作業も行うことができる。冗長化した場合は、制御ハードウエアが２倍となり、この部分のコストも２倍となるが、予備品を常に本体に実装していると考えれば、コスト的な問題も特に大きくは無いと考えられる。アプリケーション上必要な箇所に使用すればよい。
【００２２】
実施の形態１によれば、モータドライブ制御装置において、ハードウエア的には、切換制御回路により、ソフトウエア的には、デュアルポートメモリ内格納データのリアルタイムイコライズ機能により、異常もしくは故障発生時、短時間でスムーズに制御ユニットの切換移行が行える効果が得られる。
また、一方の制御ユニットで運転しながら、他方を取り外して保守・メンテナンスできるという効果もある。
【００２３】
実施の形態２．
図３は、この発明の実施の形態１によるモータドライブ制御装置の制御ユニットの構造を示す図である。
図３において、４０１はＩ／Ｏケーブル、４０２はコネクタ、４０３は外部データＩ／Ｆ回路、４０４は２段積みされ、主系と待機系に２重化された制御ユニットで、２重化のそれぞれがモータドライブ制御装置である。４０５は制御ユニット４０４に着脱可能になるようにカード化されたトレースメモリカード、４０６はインバータユニット本体（筐体）である。外部データＩ／Ｆ回路４０３とトレースメモリカード４０５は、制御ユニット４０４に設けられている。
【００２４】
この発明の実施の形態２によるモータドライブ制御装置の全体の外観構造については、図３に示す通りである。図３に示すように、モータドライブ制御装置は、カセット構造としており、インバータ主回路本体からの着脱を容易にしている。
即ち、主系の制御ユニット４０４が故障し、待機系が主系に切替えられた場合、運転中のまま、故障した元の主系の制御ユニット４０４全体を一式交換できる。従って、速やかに待機系のバックアップ運転にすることができ、信頼性を向上することができる。
また、トレースメモリカード４０５を、取外し可能な構成にしたので、トレースメモリカード４０５だけをパソコンなどの故障解析装置に速やかにセットでき、故障原因を速やかにつきとめることができ、故障の再発防止を速やかに実行することができる。
【００２５】
実施の形態２によれば、モータドライブ制御装置のハードウエアをカセット化することで、切換・交換を即座に行うことができる。
さらに、トレースメモリをカード式とすることにより、パソコン等外部の機器によりアクセスすることが可能となる。
【００２６】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
筐体に着脱可能になるようにカセット化され、モータを制御するよう構成された主系の制御ユニットと、筐体に着脱可能になるようにカセット化され、主系の制御ユニットに替わってモータを制御するよう構成された待機系の制御ユニットと、主系の制御ユニット及び待機系の制御ユニットによってそれぞれアクセスされ、主系の制御ユニット及び待機系の制御ユニットによってデータが共有されるデュアルポートメモリと、主系の制御ユニット及び待機系の制御ユニットを切換える切換制御手段を備え、切換制御手段によって切換えられた主系の制御ユニット及び待機系の制御ユニットのいずれか一方によりモータが制御されるので、一方の制御ユニットの故障発生時、短時間でスムーズに他方の制御ユニットへの切換が行えると共に、制御ユニットをカセット化することにより、交換を即座に行うことができる。
【００２７】
また、各制御ユニットは、モータの状態が入力される入力回路と、この入力回路から入力されたモータの状態に応じてモータを制御する制御信号を形成するマイクロプロセッサと、このマイクロプロセッサからの制御信号を出力するＰＷＭ回路と、入力回路から入力されたモータの状態を格納するトレースメモリとを有するので、モータの状態に応じたモータの制御を行うことができる。
また、トレースメモリは、制御ユニットのカセットに着脱可能になるようにカード化されているので、パソコンなどの外部の機器によりアクセスすることが可能となる。
【００２８】
さらに、デュアルポートメモリには、主系の制御ユニット及び待機系の制御ユニットの各トレースメモリの内容が格納されると共に、切換制御手段による制御ユニットの切換に当たっては、デュアルポートメモリに格納されたトレースメモリの内容が、切換によってモータを制御する方の制御ユニットのトレースメモリに転送されるので、制御ユニットの切換に当たって、デュアルポートメモリを介してトレースメモリの内容を引き継ぐことができる。
また、主系の制御ユニット及び待機系の制御ユニットは、デュアルポートメモリを用いて互いに相手の動作を検証するので、互いに相手の故障を検出することができる。
【００２９】
また、デュアルポートメモリは、不揮発性メモリによって構成されているので、記憶保持用電源が不要となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるモータドライブ制御装置を示す構成図である。
【図２】この発明の実施の形態１によるモータドライブ制御装置のバックアップ回路切換えを示す図である。
【図３】この発明の実施の形態２によるモータドライブ制御装置の制御ユニットの構造を示す図である。
【図４】従来のモータドライブ制御装置を示す構成図である。
【符号の説明】
１　主系プロセッサシステムバス、２　待機系プロセッサシステムバス、
１１，２２　マイクロプロセッサ、１１Ａ，２２Ａ　プログラムメモリ、
１２，２２　データメモリ、１３Ａ，２３，４０５　トレースメモリカード、
１４，２４　定数メモリ、１５，２５　プロセスＩ／Ｏ回路、
１６，２６，４０３　外部データＩ／Ｆ回路、１７，２７　ＰＷＭ回路、
１８，２８　Ａ／Ｄ変換回路、１９，２９　速度センサ回路、
３１　ゲートアンプ（ＧＰＡ）回路、３２　センサ機器、
４１　インバータ主回路部、４２　電動機、４３　ＰＬＧ、
５１〜５４　切換回路、６１　デュアルポートメモリ、６２　切換制御回路、
７１　記憶保持用電源、４０１　Ｉ／Ｏケーブル、４０２　コネクタ、
４０４　制御ユニット、４０６　インバータユニット本体。
【図１】
2004064866.tif 000003
【図２】
2004064866.tif 000004
【図３】
2004064866.tif 000005
【図４】
2004064866.tif 000006