(57)【要約】      （修正有）【課題】内部配線の端部と金属膜との接触抵抗を小さくするとともに、信頼性を向上させた半導体装置の製造方法の提供。【解決手段】半導体基板１０の表面に、隣接する集積回路素子の境界を跨るように、酸化膜を介して内部配線２６を形成する。半導体基板１０の表面にエポキシ接着剤等の樹脂層１２によって、上部支持基体１４を固着し、半導体基板１０の裏面にエポキシ接着剤等の樹脂層１２によって、下部支持基体１６を固着した積層体を形成する。積層体の一部を残して、樹脂層１２及び内部配線２６を切削し、内部配線２６の一部を露出させる逆Ｖ字型の溝（切り欠き溝）を形成後、切り欠き溝をプラズマ雰囲気に曝して内部配線２６の端部上に付着した樹脂層１２の切屑を分解しつつ、除去する。【選択図】  図９
2004363478.tif 000002
【特許請求の範囲】
【請求項１】
内部配線が形成された半導体基板上に、樹脂層を介して、支持基体を固着した積層体を形成する第１の工程と、
前記積層体の一部を残して、少なくとも樹脂層及び内部配線を切削し、内部配線の一部を露出させる溝を形成する第２の工程と、
前記積層体に形成された溝をプラズマ雰囲気に曝して洗浄する第３の工程と、
前記積層体の表面及び前記溝を覆って金属膜を成膜する第４の工程と、
前記金属膜をパターンニングして外部配線を形成する第５の工程と、を含み、
前記プラズマ雰囲気は、前記樹脂をエッチングできるプラズマ雰囲気であることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板の表面上のスクライブラインによって区画される各領域に集積回路を形成すると共に、隣接する前記集積回路の各領域の境界を跨って内部配線を形成する第１の工程と、
前記半導体基板の表面に絶縁樹脂層を介して、前記集積回路の形成領域を被う上部支持基体を固着する第２の工程と、
前記半導体基板をスクライブラインに沿って除去し、かつ、前記半導体基板裏面に絶縁樹脂層を介して、下部支持基体を固着し、積層体を形成する第３の工程と、
前記上部支持基体の一部を残して、前記スクライブラインに沿って、前記絶縁樹脂及び内部配線の一部を露出させる溝を形成する第４の工程と、
前記積層体に形成された溝をプラズマ雰囲気に曝して洗浄する第５の工程と、
前記半導体基板裏面及び前記溝を覆って金属膜を成膜する第６の工程と、
前記金属膜をパターンニングして外部配線を形成する第７の工程と、
前記上部支持基体を切削して前記積層体を分割する第８の工程と、を含み、
前記プラズマ雰囲気は、前記樹脂をエッチングできるプラズマ雰囲気であることを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板の表面上のスクライブラインによって区画される各領域に集積回路を形成すると共に、隣接する前記集積回路の各領域の境界を跨って内部配線を形成する第１の工程と、
前記半導体基板の表面に絶縁樹脂層を介して、前記集積回路の形成領域を被う上部支持基体を固着する第２の工程と、
前記半導体基板の一部を残して、前記スクライブラインに沿って、前記絶縁樹脂及び内部配線の一部を露出させる溝を形成する第３の工程と、
前記積層体に形成された溝をプラズマ雰囲気に曝して洗浄する第４の工程と、
前記半導体基板の表面及び前記溝を覆って金属膜を成膜する第５の工程と、
前記金属膜をパターンニングして外部配線を形成する第６の工程と、
前記半導体基板をスクライブラインに沿って除去し、かつ、前記半導体基板裏面に絶縁樹脂層を介して、下部支持基体を固着し、積層体を形成する第７の工程と、
前記スクライブラインに沿って切削して前記積層体を分割する第８の工程と、を含み、
前記プラズマ雰囲気は、前記樹脂をエッチングできるプラズマ雰囲気であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項２に記載の半導体装置の製造方法において、
前記半導体基板の表面に形成された集積回路は受光素子であると共に、前記上部支持基体は透明な支持基体であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４に記載の半導体装置の製造方法において、
前記プラズマ雰囲気は、Ｏ２プラズマ又はＣＦ４プラズマとすることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、内部配線及び樹脂層を積層してなる積層体を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置のチップサイズを小型化するために、チップサイズパッケージ（ＣＳＰ）が広く用いられるようになっている。
【０００３】
図１１にチップサイズパッケージを用いた半導体装置の外観図を示す。通常、チップサイズパッケージの半導体集積装置は、半導体チップ１０をエポキシ等の樹脂層１２を介して上部支持基体１４と下部支持基体１６によって挟み込み、その側面から外部配線３０を取り出し、素子の裏面に設けたボール状端子２０に接続した構造を有する。
【０００４】
このようなチップサイズパッケージの半導体装置の製造方法は、図１〜図８に示すように、集積回路素子形成及び内部配線形成工程（Ｓ１０）、第１の積層体形成工程（Ｓ１２）、研磨工程（Ｓ１４）、第２の積層体形成工程（Ｓ１６）、切削工程（Ｓ１８）、金属膜成膜工程（Ｓ２０）、端子形成工程（Ｓ２２）及びダイシング工程（Ｓ２４）とから基本的に構成される。
【０００５】
このうち、切削工程（Ｓ１８）においては、下部支持基体１６側から上部支持基体１４に達するまでダイシングソー等によって逆Ｖ字型に溝（切り欠き溝）２４を形成して、半導体チップ１０の内部配線２６の端部２８を露出させる。
【０００６】
【発明が解決しようとする課題】
上記従来技術によって製造されたチップサイズパッケージの半導体装置は、図９の切削工程後の拡大図のように、半導体チップ１０の内部配線２６の端部２８上に樹脂１３が異物として付着する。
【０００７】
その結果、後の工程で成膜される金属膜３０と内部配線２６の端部２８との接触抵抗が大きくなるとともに、信頼性も低下する問題を生じていた。
【０００８】
本発明は、上記従来技術の問題を鑑みて、上記課題を解決すべく、内部配線２６の端部２８に付着した樹脂１３の異物を除去して、内部配線２６の端部２８と金属膜３０との接触抵抗を小さくするとともに、信頼性を向上させた半導体装置の製造方法の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明は、内部配線が形成された半導体基板上に、樹脂層を介して、支持基体を固着した積層体を形成する第１の工程と、前記積層体の一部を残して、少なくとも樹脂層及び内部配線を切削し、内部配線の一部を露出させる溝を形成する第２の工程と、前記積層体に形成された溝をプラズマ雰囲気に曝して洗浄する第３の工程と、前記積層体の表面及び前記溝を覆って金属膜を成膜する第４の工程と、前記金属膜をパターンニングして外部配線を形成する第５の工程と、を含み、前記プラズマ雰囲気は、前記樹脂をエッチングできるプラズマ雰囲気であることを特徴とする半導体装置の製造方法である。
【００１０】
【発明の実施の形態】
本発明の実施の形態における半導体装置の製造方法は、図１〜図８に示すように、集積回路素子形成及び内部配線形成工程（Ｓ１０）、第１の積層体形成工程（Ｓ１２）、研磨工程（Ｓ１４）、第２の積層体形成工程（Ｓ１６）、切削工程（Ｓ１８）、金属膜成膜工程（Ｓ２０）、端子形成工程（Ｓ２２）及びダイシング工程（Ｓ２４）とからなる。
【００１１】
ステップＳ１０の集積回路素子形成及び内部配線形成工程は、図１のように、半導体基板１０の表面上のスクライブラインによって区画される各領域に集積回路を形成する。次いで、半導体基板１０の表面に、隣接する集積回路素子の境界を跨るように、酸化膜を介して内部配線２６を形成する。この内部配線２６は、酸化膜中に形成されるコンタクトホールを介して集積回路素子と電気的に接続される。
【００１２】
半導体基板１０は、シリコン、砒化ガリウム等の一般的な半導体材料とすることができ、例えば、受光素子であるＣＣＤのような集積回路の形成は、周知の半導体プロセスによって行うことができる。また、内部配線２６の材料としては、銀、金、銅、アルミニウム、ニッケル、チタン、タンタル、タングステン等の半導体装置に対して一般的に用いることが可能な材料を主材料とすることができる。電気的抵抗値や材料の加工性を考慮した場合にアルミニウムを用いることが好適である。
【００１３】
ステップＳ１２の第１の積層体形成工程では、図２のように、集積回路素子が形成された半導体基板１０の表面にエポキシ接着剤等の樹脂層１２によって、上部支持基体１４を固着する。
【００１４】
ステップＳ１４の研磨工程では、図３のように、半導体基板１０を裏面側からグラインダーによる機械的な研磨などを行い、半導体基板１０の厚みを薄くする。
【００１５】
ステップＳ１６の第２の積層体形成工程では、図４のように、半導体基板１０を裏面側からスクライブラインに沿ってエッチングをして内部配線２６が積層される酸化膜の表面が露出するように加工する。次いで、半導体基板１０の裏面にエポキシ接着剤等の樹脂層１２によって、下部支持基体１６を固着した積層体を形成する。
【００１６】
上部支持基体１４及び下部支持基体１６は、ガラス、プラスチック、金属又はセラミック等の半導体装置のパッケージングに用いることが可能な材料から適宜選択して用いることができる。例えば、ＣＣＤなどの受光素子を半導体基板上に形成した場合には、上部支持基体１４としては透明なガラスやプラスチックを選択することが好適である。
【００１７】
ステップＳ１８の切削工程では、図５のように、下部支持基体１６の裏面上に、後の工程でボール状端子２０を形成する位置に緩衝部材３２を形成する。この緩衝部材３２は、ボール状端子２０に係る応力を緩和するクッションの役割を果たす。緩衝部材３２の材料としては、柔軟性を有し、且つ、パターンニングが可能な材料が適し、感光性エポキシ樹脂を用いるのが好適である。
【００１８】
次いで、下部支持基体１６側から上部支持基体１４に達するまでダイシングソー等によって逆Ｖ字型に溝（切り欠き溝）２４を形成する。その結果、溝２４の内面に内部配線２６の端部２８が露出する。このとき、図６のように、内部配線２６の端部２８上に樹脂１２の切屑１３が異物として付着する。切屑１３は、切り欠き溝形成時にダイシングソー等が高速回転で樹脂層を削るため、樹脂１２が溶融して端部２８上に付着したものであるが、硬化するとイソプロピルアルコールのような有機溶剤には溶けにくく、有機溶剤による超音波洗浄だけでは除去が不十分である。
【００１９】
このように、内部配線２６の端部２８上に切屑１３が付着したままの状態で、次工程に進むと、内部配線２６の端部２８と金属膜３０との接触抵抗が大きくなるとともに、信頼性も低下する。そこで、切り欠き溝２４を形成後、切り欠き溝２４を、樹脂１２及び切屑１３をエッチングできるプラズマ雰囲気に曝して端部２８上に付着した切屑１３を分解しつつ、除去する。このようなプラズマ雰囲気として好適なものに、Ｏ２プラズマ又はＣＦ４プラズマがある。
【００２０】
ステップＳ２０の金属膜成膜工程では、図７のように、溝２４が形成された下部支持基体１６側に金属膜３０を成膜する。この金属膜３０は溝２４の底面及び側面にも成膜され、内部配線２６と電気的に接続される。次いで、金属膜３０を所定の配線パターンにパターンニングして形状加工を行う。
【００２１】
金属膜３０の材料としては、銀、金、銅、アルミニウム、ニッケル、チタン、タンタル、タングステン等の半導体装置に対して一般的に用いることが可能な材料を主材料とすることができる。電気的抵抗値や材料の加工性を考慮した場合にはアルミニウムを用いることが好適である。
【００２２】
ステップＳ２２の端子形成工程では、図８のように、下部支持基体１６の裏面上の緩衝部材３２以外の領域を覆うように保護膜３４を成膜する。保護膜３４としては、パターンニングできる材料が適しているため、緩衝部材３２と同じ感光性エポキシ樹脂等を用いることができる。次いで、下部支持基体１６の緩衝部材３２上に外部端子としてボール状端子２０を形成する。ボール状端子２０は、例えば、はんだ材料で形成され、既存の手法を用いて形成することができる。
【００２３】
ステップＳ２４のダイシング工程では、図９のように、溝２４の底部をスクライブラインとしてダイシングソー等を用いて積層体を切断して、個々の半導体装置に分断する。
【００２４】
本発明の他の実施の形態における半導体装置を図１０に示す。本実施の形態における半導体装置の製造方法の概略は以下の通りである。
【００２５】
集積回路素子形成及び内部配線形成工程後に半導体基板１０の表面にエポキシ接着剤等の樹脂層１２によって、上部支持基体１４を固着する。そして、上部支持基体１４の表面上に、後の工程でボール状端子２０を形成する位置に緩衝部材３２を形成する。
【００２６】
次いで、上部支持基体１４側から半導体基板１０に達するまでダイシングソー等によってＶ字型に溝（切り欠き溝）２４を形成する。その結果、溝２４の内面に内部配線２６の端部２８が露出するので、切り欠き溝２４をプラズマ雰囲気に曝して端部２８上に付着した切屑１３を分解しつつ、除去する。その後、溝２４が形成された上部支持基体１４側に金属膜３０を成膜する。この金属膜３０は溝２４の底面及び側面にも成膜され、内部配線２６と電気的に接続され、金属膜３０を所定の配線パターンにパターンニングして形状加工を行う。
【００２７】
上部支持基体１４の表面上の緩衝部材３２以外の領域を覆うように保護膜３４を成膜し、上部支持基体１４の緩衝部材３２上に外部端子としてボール状端子２０を形成する。半導体基板１０を裏面側からグラインダーによる機械的な研磨などを行い、半導体基板１０の厚みを薄くする。そして、半導体基板１０を裏面側からスクライブラインに沿ってエッチングをして内部配線２６が積層される酸化膜の表面が露出するように加工する。さらに、半導体基板１０の裏面にエポキシ接着剤等の樹脂層１２によって、下部支持基体１６を固着した積層体を形成する。
【００２８】
最後に、溝２４の底部をスクライブラインとしてダイシングソー等を用いて積層体を切断して、個々の半導体装置に分断する。
【００２９】
【発明の効果】
以上説明したように、本発明においては内部配線と金属膜との接触抵抗を小さくするとともに、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における集積回路素子形成及び内部配線形成工程を示す図である。
【図２】本発明の実施の形態における第１の積層体形成工程を示す図である。
【図３】本発明の実施の形態における研磨工程を示す図である。
【図４】本発明の実施の形態における第２の積層体形成工程を示す図である。
【図５】本発明の実施の形態における切削工程を示す図である。
【図６】本発明の実施の形態における切削工程後の半導体装置の拡大図である。
【図７】本発明の実施の形態における金属膜成膜工程を示す図である。
【図８】本発明の実施の形態における端子形成工程を示す図である。
【図９】本発明の実施の形態におけるダイシング工程を示す図である。
【図１０】本発明の他の実施の形態における工程を示す図である。
【図１１】チップサイズパッケージを用いた半導体装置の外観図である。
【符号の説明】
１０：半導体基板、
１２：樹脂層、１３：樹脂付着物、
１４：上部支持基体、１６：下部支持基体
２０：ボール状端子、２４：溝、２６：内部配線、２８：内部配線の端部
３０：金属膜、３２：緩衝部材、３４：保護膜
【図１】
2004363478.tif 000003
【図２】
2004363478.tif 000004
【図３】
2004363478.tif 000005
【図４】
2004363478.tif 000006
【図５】
2004363478.tif 000007
【図６】
2004363478.tif 000008
【図７】
2004363478.tif 000009
【図８】
2004363478.tif 000010
【図９】
2004363478.tif 000011
【図１０】
2004363478.tif 000012
【図１１】
2004363478.tif 000013