(57)【要約】【課題】良好な回折特性を有するスケールを備える光電式エンコーダを提供する。【解決手段】スケール５の位相格子５３は、単結晶シリコン層５９の表面に複数の溝５５を形成することにより構成される。溝５５は、単結晶シリコン層５９およびシリコン酸化膜５７をウエットエッチングにより選択的に除去して形成される。これにより、反射面となるシリコン基板５１の表面５８や単結晶シリコン層５９の表面５６が鏡面な位相格子５３を得ることができる。【選択図】　図２
2004020283.tif 000002
【特許請求の範囲】
【請求項１】
ＳＯＩ基板を構成するシリコン基板の表面が底部であると共に前記ＳＯＩ基板を構成するシリコン酸化膜および単結晶シリコン層が側壁部である複数の溝が、前記単結晶シリコン層の表面に形成されることにより構成される位相格子を含むスケールと、
前記位相格子に照射する光を発生する光源部と、
前記位相格子で反射された前記光源部からの光を受光する受光素子が配置されると共に前記スケールとギャップを設けて配置された受光部と、
を備えることを特徴とする光電式エンコーダ。
【請求項２】
前記位相格子の光の反射面を構成する前記単結晶シリコン層の前記表面および前記シリコン基板の前記表面の分光反射率は６０パーセント以上であることを特徴とする請求項１記載の光電式エンコーダ。
【請求項３】
光電式エンコーダを構成するスケールの製造方法であって、
シリコン基板の鏡面処理された表面上にシリコン酸化膜および表面が鏡面処理された単結晶シリコン層が積層された構造のＳＯＩ基板において、前記シリコン酸化膜をエッチングストッパとして前記単結晶シリコン層を選択的に除去することにより、前記単結晶シリコン層に位相格子を構成する複数の溝を形成する第１工程と、
エッチングストッパとして機能した前記複数の溝の底部に位置する前記シリコン酸化膜をウエットエッチングで除去することにより、前記シリコン基板の前記表面を露出させる第２工程と、
を備えることを特徴とする光電式エンコーダのスケールの製造方法。
【請求項４】
前記第１工程の前記単結晶シリコン層の選択的除去にウエットエッチングを用いることを特徴とする請求項３記載の光電式エンコーダのスケールの製造方法。
【請求項５】
前記第１工程の前に、
前記ＳＯＩ基板の全面に前記シリコン酸化膜よりも厚みが小さい他のシリコン酸化膜を形成する工程と、
前記単結晶シリコン層の前記表面上に前記他のシリコン酸化膜を介して前記位相格子のパターンをしたレジストを形成する工程と、
前記レジストをマスクとして前記単結晶シリコン層の前記表面上の前記他のシリコン膜を選択的にエッチングで除去する工程と、
を備え、
前記第１工程は、前記他のシリコン膜をマスクにすると共に前記シリコン酸化膜をエッチングストッパとして前記単結晶シリコン層を選択的に除去することにより、前記単結晶シリコン層に前記位相格子を構成する前記複数の溝を形成する、ことを特徴とする請求項４記載の光電式エンコーダのスケールの製造方法。
【請求項６】
前記第１工程の前記単結晶シリコン層の選択的除去にドライエッチングを用いることを特徴とする請求項３記載の光電式エンコーダのスケールの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、精密測定に使用される光電式エンコーダおよびこれの構成要素となるスケールの製造方法に関する。
【０００２】
【従来の技術】
従来から直線変位や角度変位などの精密な測定に光電式エンコーダが利用されている。光電式エンコーダには様々なタイプがあり、例えば、複数のフォトダイオードがアレイ状に配置された受光部と、受光部に対して相対移動可能に対向配置されると共に反射型の位相格子が形成されたスケールと、この位相格子に光を照射する光源部と、を含んで構成されたタイプがある。このタイプでは、スケールの位相格子で反射された光源部からの光を受光部のフォトダイオードで受光し、光電変換されて発生した電気信号を利用して直線など変位量を演算する。
【０００３】
【発明が解決しようとする課題】
上記光電式エンコーダを構成するスケールの基板となる材料として、一般にガラスや金属が用いられる。しかしながら、加工の容易性などの理由によりシリコンを利用することも考えられる。この場合も他の材料と同様に、良好な回折特性を有する位相格子が形成されたスケールをできるだけ簡単な工程で作製することが望まれる。
【０００４】
本発明は、かかる問題点に鑑みてなされたもので、良好な回折特性を有するスケールを備える光電式エンコーダ及びこれに備えられるスケールの製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る光電式エンコーダは、ＳＯＩ基板を構成するシリコン基板の表面が底部であると共にＳＯＩ基板を構成するシリコン酸化膜および単結晶シリコン層が側壁部である複数の溝が、単結晶シリコン層の表面に形成されることにより構成される位相格子を含むスケールと、位相格子に照射する光を発生する光源部と、位相格子で反射された光源部からの光を受光する受光素子が配置されると共にスケールとギャップを設けて配置された受光部と、を備えることを特徴とする。
【０００６】
本発明に係る光電式エンコーダによれば、位相格子を構成する溝の側壁部において単結晶シリコン層下にシリコン酸化膜が配置されている。回折特性には、使用される光源部の波長と溝の深さが関係している。これらの条件を単結晶シリコン層下に透明な層（シリコン酸化膜）を備えた構造のもとで調整すると回折特性をより良好にすることができる。
【０００７】
本発明に係る光電式エンコーダにおいて、位相格子の光の反射面を構成する単結晶シリコン層の表面およびシリコン基板の表面の分光反射率は６０パーセント以上にすることができる。これによれば、位相格子の光の反射面を構成する単結晶シリコン層の表面およびシリコン基板の表面は鏡面ということになり、位相格子の回折特性を良好にすることができる。
【０００８】
本発明に係る光電式エンコーダのスケールの製造方法は、シリコン基板の鏡面処理された表面上にシリコン酸化膜および表面が鏡面処理された単結晶シリコン層が積層された構造のＳＯＩ基板において、シリコン酸化膜をエッチングストッパとして単結晶シリコン層を選択的に除去することにより、単結晶シリコン層に位相格子を構成する複数の溝を形成する第１工程と、エッチングストッパとして機能した複数の溝の底部に位置するシリコン酸化膜をウエットエッチングで除去することにより、シリコン基板の表面を露出させる第２工程と、を備えたことを特徴とする。
【０００９】
本発明に係る光電式エンコーダのスケールの製造方法によれば、溝の底部に残っているシリコン酸化膜をウエットエッチングで除去してシリコン基板の表面を露出させている。よって、位相格子の光の反射面を構成するシリコン基板の表面および単結晶シリコン層の表面のそれぞれが鏡面のスケールを、簡単な工程により製造することができる。
【００１０】
本発明に係る光電式エンコーダのスケールの製造方法において、第１工程の単結晶シリコン層の選択的除去にウエットエッチングを用いることができる。これによれば、単結晶シリコン層を選択的に除去するエッチングの際に溝の側壁部を構成する単結晶シリコン層に与えるダメージを小さくすることができる。
【００１１】
本発明に係る光電式エンコーダのスケールの製造方法において、第１工程の前に、ＳＯＩ基板の全面にシリコン酸化膜よりも厚みが薄い他のシリコン酸化膜を形成する工程と、単結晶シリコン層の表面上に他のシリコン酸化膜を介して位相格子のパターンをしたレジストを形成する工程と、レジストをマスクとして単結晶シリコン層の表面上の他のシリコン酸化膜を選択的にエッチングで除去する工程と、を備え、第１工程は、他のシリコン酸化膜をマスクにすると共にシリコン酸化膜をエッチングストッパとして単結晶シリコン層を選択的に除去することにより、単結晶シリコン層に位相格子を構成する複数の溝を形成する、ようにすることができる。
【００１２】
これによれば、他のシリコン酸化膜の厚みはＳＯＩ基板のシリコン酸化膜の厚みよりも小さい。このため、第２工程において、複数の溝の底部に残っているシリコン酸化膜（このシリコン酸化膜はエッチングストッパとして機能したものである）が完全に除去される前に、他のシリコン酸化膜を完全に除去することができる。よって、溝の側壁部を構成するシリコン酸化膜がエッチングされないようにすることができる。
【００１３】
本発明に係る光電式エンコーダのスケールの製造方法において、第１工程の単結晶シリコン層の選択的除去にドライエッチングを用いることができる。これによれば、シリコン単結晶層の面方位に依存することなく、側壁部の角度が所望の値をした溝を形成することができる。
【００１４】
【発明の実施の形態】
以下、図面に基づいて本発明の一実施形態（以下、本実施形態という）について説明する。まず、本実施形態に係る光電式エンコーダの構成について説明する。図１はこの光電式エンコーダ１の概略構成を示す図である。光電式エンコーダ１は、光源部３と、ここで発生した光を反射する位相格子を有するスケール５と、この位相格子で反射された光が照射される受光アレイ７と、により構成される。
【００１５】
光源部３は発光ダイオード（ＬＥＤ）３１を備えており、発光ダイオード３１は光を放射する発光素子の一例である。また、光源部３は、発光ダイオード３１からの光が照射される位置に配置されたインデックススケール３３を備える。スケール３３は長尺状の透明基板９を含み、この基板９の発光ダイオード３１側に向く面と反対側の面上に光学格子３５が形成されている。光学格子３５は複数の遮光部３７が所定のピッチを設けてリニヤ状（アレイ状の一例）に配置されたものである。
【００１６】
インデックススケール３３の光学格子３５側には、インデックススケール３３と所定のギャップを設けてスケール５が位置している。スケール５はインデックススケール３３よりも長手方向の寸法が大きく、図１にはその一部が表れている。スケール５は長尺状のシリコン基板５１を含む。シリコン基板５１の一方の面がインデックススケール３３の光学格子３５と対向している。そして、この一方の面上には、位相格子５３が配置されている。位相格子５３は単結晶シリコン層の表面に複数の溝５５が所定のピッチを設けてリニヤ状（アレイ状の一例）に形成されることにより構成される。光源部３からの光は位相格子５３に照射される。
【００１７】
受光アレイ７（受光部の一例）はシリコン基板５１の面のうち位相格子５３が形成された面側に、所定のギャップを設けて配置されている。受光アレイ７は、受光面が位相格子５３側に向くように配置された複数のフォトダイオード７１（受光素子の一例）を含む。これにより、位相格子５３で反射された光源部３からの光がフォトダイオード７１により受光される。複数のフォトダイオード７１は所定のピッチを設けてリニヤ状（アレイ状の一例）に、透明基板９に配置されている。つまり、本実施形態では受光アレイ７とインデックススケール３３が同じ透明基板９に形成されている。なお、複数のフォトダイオード７１がアレイ状に配置された構造以外に、大き目の一つの受光素子の全面に光学格子を備えた構造でもよい。
【００１８】
受光アレイ７およびインデックススケール３３を含む透明基板９と発光ダイオード３１は図示しない筐体に納められており、この筐体はスケール５に対して図中のＡで示すスケール５の長手方向に移動可能にされている。つまり、スケール５は上記筐体に対してＡで示す方向に相対移動可能にされている。なお、上記のとおり光電式エンコーダ１はリニヤ（一次元）型であるが、本実施形態は二次元型にも適用できる。
【００１９】
次に、光電式エンコーダ１の測定動作を簡単に説明する。発光ダイオード３１から光をインデックススケール３３に照射しながらスケール５をＡで示す方向に相対移動させる。インデックススケール３３に照射された光のうち、遮光部３７間を通る光がスケール５の位相格子５３で反射されて受光アレイ７のフォトダイオード７１により検出される。詳しくは、位相格子５３の表面である単結晶シリコン層で反射された光（例えば光Ｌ１）と、溝５５の底部であるシリコン基板５１の表面で反射された光（例えば光Ｌ２）との位相差により干渉された光の信号をフォトダイオード７１で検出する。これにより光電変換されて発生した電気信号を利用して直線など変位量を演算し、その数値を図示しない表示部に出力する。
【００２０】
さて、本実施形態は、スケール５の位相格子５３をＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板で作製することにより、良好な回折特性を有するようにしている。以下、これについて説明する。まず、スケール５の構造の詳細を説明する。図２はスケール５の断面図である。スケール５は、単結晶シリコン層５９およびシリコン酸化膜５７に対して所定のピッチで溝５５を形成したものである。各溝５５はシリコン基板５１の表面からなる底部５２とシリコン酸化膜５７および単結晶シリコン層５９からなる側壁部５４で構成される。位相格子５３に照射された光は、シリコン基板５１の表面５８である底部５２や単結晶シリコン層５９の表面５６で反射されて受光アレイに向かう。
【００２１】
次に、スケール５の製造方法について説明する。図３から図７はスケール５の製造方法を説明する工程図である。まず、図３に示すように、ＳＯＩ基板６１を用意する。ＳＯＩ基板６１は単結晶のシリコン基板５１上にシリコン酸化膜５７および単結晶シリコン層５９を積層した構造をしている。単結晶シリコン層５９の面方位は（１１０）である。シリコン基板５１はスケール５のベースになるので、シリコン基板５１の厚みはスケール５の剛性を確保できる値にする（例えば１〜１０ｍｍ）。ＳＯＩ基板６１作製の際に張り合わせ面となるシリコン基板５１の表面５８は、例えばポリッシングにより鏡面処理されている。
【００２２】
位相格子５３の格子高さｈ（図２）を所望の値にするために、例えばポリッシングにより、図３に示す単結晶シリコン層５９の表面５６を削る。これにより、鏡面処理された表面５６を得ることができる。格子高さｈは、単結晶シリコン層５９の厚み＋シリコン酸化膜５７の厚みである。後で説明するように単結晶シリコン層５９に熱酸化膜（他のシリコン酸化膜の一例）を形成し、この熱酸化膜は最終的に除去されるので、この熱酸化膜の分だけ多めに単結晶シリコン層５９の厚みを残す。上記表面５６を削る方法としては、例えば、ドライエッチングも可能であるが、この場合、表面５６が粗くなるので、最後は例えばポリッシングにより表面５６を鏡面処理する必要がある。
【００２３】
次に、図４に示すように、ＳＯＩ基板６１の全面、つまり側面、単結晶シリコン層５９で構成される表面およびシリコン基板５１で構成される裏面に、他のシリコン酸化膜の一例である熱酸化膜６３を形成する。熱酸化膜６３の替わりに、ＣＶＤによりシリコン酸化膜を形成してもよい。そして、単結晶シリコン層５９の表面上に熱酸化膜６３を介してレジスト６５を形成し、位相格子のパターンとなるように露光現像する。レジスト６５としては、例えば、フォトレジストやＥＢ（電子線）レジストがある。
【００２４】
図５に示すように、単結晶シリコン層５９の表面の縁部に位置する熱酸化膜６３上にレジスト６５を囲むようにＯリング６７を配置する。そして、Ｏリング６７上に環状錘６９を配置することにより、Ｏリング６７に垂直方向の荷重を加えてＳＯＩ基板６１に密着させる。これにより、底面がＳＯＩ基板６１、側面が環状錘６９により規定される空間８１を形成する。
【００２５】
次に、空間８１に図６に示すように、エッチング液８３を入れる。これにより、レジスト６５をマスクとして熱酸化膜６３を選択的にウエットエッチングで除去する。エッチング液８３としては、例えば、ＢＨＦ（ＮＨ４Ｆ／ＨＦ／Ｈ２Ｏ）がある。エッチング終了後、Ｏリング６７および環状錘６９を取り去る。このウエットエッチングの詳細は、特開２００１−３５８３０号公報に記載されている。なお、ウエットエッチングの替わりにドライエッチングを用いることも可能である。
【００２６】
次に、図７に示すように、ＳＯＩ基板６１をＫＯＨ（水酸化カリウム）やＴＭＡＨ（水酸化テトラメチルアンモニウム）のようなアルカリ液に浸して、単結晶シリコン層５９を選択的にウエットエッチング除去することにより、単結晶シリコン層５９に位相格子５３を構成する複数の溝５５を形成する。熱酸化膜６３がマスクになると共にシリコン酸化膜５７がエッチングストッパとなることにより、シリコン基板５１が削られるのを防止している。単結晶シリコン層５９をウエットエッチングで除去することにより、エッチングの際に溝５５の側壁部となる単結晶シリコン層５９に与えられるダメージを小さくすることができる。
【００２７】
溝５５の側壁部の傾きは単結晶シリコン層５９の面方位に依存する。この例では面方位が（１１０）なので、溝５５の側壁部の傾きは単結晶シリコン層５９の表面に対してほぼ垂直となる。ちなみに、面方位が（１００）の場合、傾きは約５５°となる。なお、図６で説明した熱酸化膜６３の選択的除去後、Ｏリング６７および環状錘６９を取り去らずに、上記アルカリ液を空間８１に入れて、単結晶シリコン層５９を選択的にエッチングしてもよい。
【００２８】
次に、図７に示すＳＯＩ基板６１を、例えば、ＢＨＦ液に浸して、レジスト６５、レジスト６５下の熱酸化膜６３、溝５５の底部に位置するシリコン酸化膜５７（エッチングストッパとして機能したシリコン酸化膜である）およびＳＯＩ基板６１の側面や底面に形成された熱酸化膜６３をウエットエッチングで除去する。この結果、単結晶シリコン層５９の表面５６や溝５５の底部５２に対応するシリコン基板５１の表面５８が露出される。ここで、単結晶シリコン層５９下のシリコン酸化膜５７がエッチングされないようにするため、溝５５の底部５２に残っているシリコン酸化膜５７が完全に除去される前に熱酸化膜６３を完全に除去する必要がある。このため、熱酸化膜６３の厚みはシリコン酸化膜５７の厚みより若干小さめが好ましい（例えば、シリコン酸化膜５７の厚みが０．０５〜０．１μｍの場合、熱酸化膜６３の厚みは０．１〜０．２μｍ）。
【００２９】
以上の工程により、図２に示すスケール５が完成する。本実施形態に係るスケールの製造方法によれば、単結晶シリコン層５９の表面５６上の熱酸化膜６３や溝５５の底部５２に残っているシリコン酸化膜５７を除去するのに、ドライエッチングではなくウエットエッチングを用いている。よって、鏡面処理されたシリコン基板５１の表面５８や単結晶シリコン層５９の表面５６が粗くなるのを防止できる。したがって、この製造方法によれば、位相格子５３の光の反射面を構成する表面５６，５８のそれぞれが鏡面であるスケール５を、簡単な工程により製造することができる。
【００３０】
そして、表面５６，５８は鏡面なので、位相格子５３の回折特性を良好にすることができる。表面５６，５８の鏡面の程度を分光反射率（単光色に対する反射率）で示すと、表面５６，５８の分光反射率は、例えば表面５６，５８に入射する光の波長が６００〜６５０ｎｍのとき約６０パーセント以上になる。これはクロムと同様の分光反射率であるので、良好な回折特性のスケール５となる。なお、表面５６，５８の分光反射率の上限は、例えば７０〜８０パーセント程度である。
【００３１】
また、スケール５の単結晶シリコン層５９とシリコン基板５１との間には、厚みが例えば５０〜２００ｎｍのシリコン酸化膜５７が位置している。回折特性には、使用される光源部の波長と溝の深さが関係している。これらの条件を単結晶シリコン層５９下に透明な層（シリコン酸化膜５７）を備えた構造のもとで調整すると回折特性をより良好にすることができる。
【００３２】
次に、スケール５の製造方法について他の例を説明する。図８および図９はこれを説明するための工程図である。まず、図８に示すように、図３に示すＳＯＩ基板６１の単結晶シリコン層５９上に位相格子のパターンと同じパターンのレジスト８５を形成する。そして、レジスト８５をマスクとして、ドライエッチングにより単結晶シリコン層５９を選択的に除去して溝５５を形成する。ドライエッチングを用いているので、単結晶シリコン層５９の面方位に依存することなく、単結晶シリコン層５９の側壁部５４の角度をほぼ垂直（所望の値）にすることができる。
【００３３】
そして、図８に示すＳＯＩ基板６１を、例えば、ＢＨＦ液に浸して、レジスト８５および溝５５の底部５２に残っているシリコン酸化膜５７をウエットエッチングする。これにより、図９に示すように単結晶シリコン層５９の表面５６およびシリコン基板５１の表面５８が露出される。以上により、スケール５が完成する。この例においても、表面５６，５８はウエットエッチングにより露出させられるので、鏡面処理された状態の表面５６，５８を得ることができる。
【００３４】
【発明の効果】
以上述べたように、本発明に係る光電式エンコーダによれば、そのスケールの位相格子の回折特性を良好にすることができるので、測定精度を向上させることができる。また、本発明に係る光電式エンコーダのスケールの製造方法によれば、回折特性が良好な位相格子を有するスケールを簡単な工程で作製することができる。
【図面の簡単な説明】
【図１】本実施形態に係る光電式エンコーダの概略構成を示す図である。
【図２】本実施形態に係る光電式エンコーダに備えられるスケールの断面図である。
【図３】図２に示すスケールの製造方法の第１工程図である。
【図４】図２に示すスケールの製造方法の第２工程図である。
【図５】図２に示すスケールの製造方法の第３工程図である。
【図６】図２に示すスケールの製造方法の第４工程図である。
【図７】図２に示すスケールの製造方法の第５工程図である。
【図８】本実施形態に係る光電式エンコーダに備えられるスケールの製造方法の他の例の第１工程図である。
【図９】本実施形態に係る光電式エンコーダに備えられるスケールの製造方法の他の例の第２工程図である。
【符号の説明】
１・・・光電式エンコーダ、３・・・光源部、５・・・スケール、７・・・受光アレイ、９・・・透明基板、３１・・・発光ダイオード、３３・・・インデックススケール、３５・・・光学格子、３７・・・遮光部、５１・・・シリコン基板、５２・・・底部、５３・・・位相格子、５４・・・側壁部、５５・・・溝、５６・・・表面、５７・・・シリコン酸化膜、５８・・・表面、５９・・・単結晶シリコン層、６１・・・ＳＯＩ基板、６３・・・熱酸化膜、６５・・・レジスト、６７・・・Ｏリング、６９・・・環状錘、７１・・・フォトダイオード、８１・・・空間、８３・・・エッチング液、８５・・・レジスト
【図１】
2004020283.tif 000003
【図２】
2004020283.tif 000004
【図３】
2004020283.tif 000005
【図４】
2004020283.tif 000006
【図５】
2004020283.tif 000007
【図６】
2004020283.tif 000008
【図７】
2004020283.tif 000009
【図８】
2004020283.tif 000010
【図９】
2004020283.tif 000011