(57)【要約】【課題】インダクタンス負荷を遮断するＩＧＢＴを含む半導体装置において、ＩＧＢＴのオフ時にノイズによりサイリスタが作動してラッチアップが発生したとき、該ラッチアップを速やかに解除することである。【解決手段】半導体素子は、スイッチング素子としてのＩＧＢＴ１２と、駆動信号によりＩＧＢＴを駆動する駆動回路１５と、ラッチアップの発生を検知する検知手段２７と、１個のパルスを発生するパルス発生回路２１と、から成る。ＩＧＢＴ１２のオフ時にラッチアップが生じたことを検知手段２７が検知したとき、パルス発生回路２１が発生したパルスによりＩＧＢＴ１２を作動させる。【選択図】図１
2004063659.tif 000002
【特許請求の範囲】
【請求項１】
絶縁ゲートバイポーラトランジスタと、
制御信号により該絶縁ゲートバイポーラトランジスタを駆動する駆動回路と、該絶縁ゲートバイポーラトランジスタのオフ時にラッチアップが生じたことを検知する検知手段と、
該検知手段の検知に基づき１個のパルスを発生してゲートに入力し、該絶縁ゲートバイポーラトランジスタを作動させるパルス発生回路と、
から成ることを特徴とする半導体装置。
【請求項２】
さらに、前記駆動回路及び前記パルス発生回路と前記絶縁ゲートバイポーラトランジスタのゲートとの間にオア回路を含む請求項１に記載の半導体装置。
【請求項３】
前記検知手段は、前記ゲートに電圧が印加されていない状態でエミッタに電流が流れたときラッチアップを検知する請求項２に記載の半導体装置。
【請求項４】
前記検知手段は、ゲートに接続された第１入力端子、エミッタに接続された第２入力端子、及び前記パルス発生回路に接続された出力端子を含む排他的ノア回路である請求項３に記載の半導体装置。
【請求項５】
前記検知手段は、前記絶縁ゲートバイポーラトランジスタの温度が設定温度を超えたときラッチアップを検知する請求項２に記載の半導体装置。
【請求項６】
前記検知手段は、温度検出センサと、該温度検出センサに接続された入力端子及び前記パルス発生回路に接続された出力端子を含むコンパレータとを有する請求項５に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置、特にインダクタンス負荷を遮断するスイッチング素子として絶縁ゲートバイポーラトランジスタを含む半導体装置に関する。
【０００２】
【従来の技術】
スイッチング素子によりインダクタンス負荷を駆動及び遮断する場合がある。インダクタンス負荷とはコイルや磁石であり、スイッチング素子として例えば絶縁ゲートバイポーラトランジスタ（以下、必要に応じて「ＩＧＢＴ」と略称する）がある。ＩＢＧＴはパワーＭＯＳＦＥＴの高速スイッチング及び電圧駆動特性と、バイポーラトランジスタの大電力特性を兼ね備えた新しいパワーデバイスである。
【０００３】
図５及び図６に示すように、ｎチャネルＩＧＢＴ１２０はｎチャネルＭＯＳＦＥＴのドレーン側に正孔注入用のｐｎ接合を付加した構造を有し、ＭＯＳＦＥＴ１２１とｐｎｐバイポーラトランジスタ１２３との複合デバイスである。ＭＯＳＦＥＴ１２１がオンすると、コレクタＣのｐ領域からｎ領域に正孔が注入され、ＩＧＢＴ１２０はダイオードのように働く。一方、オフ状態のＩＧＢＴ１２０は、ＭＯＳＦＥＴ１２１を通じてそのベース電流が供給及び制御されるｐｎｐバイポーラトランジスタ１２３である。
【０００４】
実際のＩＧＢＴ１２０では、ｐｎｐバイポーラトランジスタ１２３とｎｐｎトランジスタ１２７とにより寄生サイリスタ（シリコン制御整流素子）１３０を形成している。寄生サイリスタ１３０はｐｎｐｎの４層から成り、順方向電流の通電時間をゲート信号で制御するものである。
【０００５】
【発明が解決しようとする課題】
通常、ｎｐｎトランジスタ１２７は動作せず、寄生サイリスタ１３０は動作しない。しかし、ＩＧＢＴ１２０のオフ時にコレクタＣに電圧サージ等のノイズが印加された場合、ｎｐｎトランジスタ１２７が動作することがある。その結果、寄生サイリスタ１３０が動作し、電源端子から接地端子に大きな電流が流れ、誤作動を引き起こすことがある（ラッチアップ）。このラッチアップ状態はゲート信号では制御不能である。
【０００６】
従来のＩＧＢＴ１２０では、オフ時に印加されるノイズに対して、抵抗Ｒｂの抵抗値を小さくし、ｎｐｎトランジスタ１２７が動作しないようにしている。しかし、特に大きなノイズが加わった場合等には、抵抗Ｒｂの抵抗値を下げるのみでは十分と言えなかった。
【０００７】
本発明は上記事情に鑑みてなされたもので、ＩＧＢＴのオフ時に電圧サージ等のノイズにより寄生サイリスタが作動してラッチアップが発生したときは、該ラッチアップ状態を速やかに解除することができる半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
一般にＩＧＢＴは、セルと呼ばれる微小なトランジスタを複数並列接続したチップ構造を持つ。本願の発明者は、チップ上のラッチアップが発生しているセルを調べた。その結果、ラッチアップが生じるセルは全体の一部であり、そこに電流が集中的に流れサイリスタとして動作していることが判明した。そこで、電流を多数のセルに流すことを思い付いて本発明を完成した。
【０００９】
本発明に係る半導体装置は、請求項１に記載されているように、絶縁ゲートバイポーラトランジスタと、制御信号により絶縁ゲートバイポーラトランジスタを駆動する駆動回路と、絶縁ゲートバイポーラトランジスタのオフ時に、ラッチアップが生じたことを検知する検知手段と、検知手段の検知に基づき１個のパルスを発生してゲートに入力し絶縁ゲートバイポーラトランジスタを作動させるパルス発生回路と、から成ることを特徴とする
この半導体装置では、ＩＧＢＴのオフ時に検知手段がラッチアップを検知したときは、パルス発生回路が発生した１個のパルスをゲートに印加して、ＩＧＢＴを動作させる。すると、ＩＧＢＴ全体即ち多数のセルに電流が流れ、ラッチアップを起こしていたセルの電流密度（導体の単位断面積あたりの電流）が低下する。
【００１０】
請求項２の半導体装置は、請求項１において更に、駆動回路及びパルス発生回路と絶縁ゲートバイポーラトランジスタのゲートとの間にオア回路を含む。
【００１１】
請求項３の半導体装置は、請求項２において、検知手段は、ゲートに電圧が印加されていない状態でエミッタに電流が流れたときラッチアップを検知する。請求項４の半導体装置は、請求項３において、検知手段は、ゲートに接続された第１入力端子、エミッタに接続された第２入力端子、及びパルス発生回路に接続された出力端子を含む排他的ノア回路である。
【００１２】
請求項５の半導体装置は、請求項２において、検知手段は、絶縁ゲートバイポーラトランジスタの温度が設定温度を超えたときラッチアップを検知する。請求項６の半導体装置は、請求項５において、検知手段は、温度検出センサと、温度検出センサに接続された入力端子及びパルス発生回路に接続された出力端子を含むコンパレータとを有する。
【００１３】
【発明の実施の形態】
＜ＩＧＢＴ、駆動回路＞
本発明において、スイッチング素子であるＩＧＢＴはインダクタンス負荷を駆動及び遮断する。インダクタンス負荷とはコイル及び磁石等であり、例えば点火装置の点火コイルがこれに該当する。駆動回路はＩＧＢＴの作動を制御する制御信号を出力する。ＩＧＢＴ及び駆動回路としては汎用のものを使用することができる。
＜オア回路＞
ＩＧＢＴのゲートに駆動回路及びパルス発生回路が接続されている。ゲートは正常作動時は駆動回路により電圧が印加され、異常作動時はパルス発生回路によりパルスが印加される。そのため、駆動回路及びパルス発生回路とＩＧＢＴとの間にオア回路を配置している。
【００１４】
オア回路は一般に、２個の入力端子の何れか一方に「１」又は「ハイ」が入力されれば、「１」又は「ハイ」を出力する論理回路である。本発明では、駆動回路からの信号がハイでパルス発生回路からの信号がハイの場合、駆動回路からの信号がハイでパルス発生回路からの信号がローの場合、及び駆動回路からの信号がローでパルス発生回路からの信号がハイの場合は、何れもハイを出力する。一方、駆動回路からの信号がローでパルス発生回路からの信号がローの場合はローを出力する。
＜検知手段＞
ＩＧＢＴにおけるラッチアップの発生を検知する検知手段は２つのタイプに大別される。
▲１▼第１タイプの検知手段は、ＩＧＢＴのゲートの電圧及びエミッタの電流を監視する。正常作動時は、ゲートに電圧が印加されない限りはエミッタに電流は流れない。但し、ノイズが加わった場合のような異常作動時は、ゲートに所定の電圧が印加されていないにも関わらず、エミッタに電流が流れる。これにより、ラッチアップの発生を知ることができる。
【００１５】
検知手段は、例えば駆動回路とＩＧＢＴのエミッタとパルス発生回路との間に配置された排他的ノア回路から成ることができる。排他的ノア回路は、一般に、２個の入力端子の入力信号が異なるときのみ「１」又は「ハイ」を出力する論理回路である。見方を変えれば、他方の入力が「０」又は「ロー」であるときは一方の入力をそのまま出力し、「１」又は「ハイ」であるときは一方の入力を反転させる論理回路である。
【００１６】
本発明では、排他的ノア回路は、ゲートの電圧がハイでエミッタの電圧がハイの場合、及びゲートの電圧がローでエミッタの電圧がローの場合は、ローを出力する。また、ゲートの電圧がハイでエミッタの電圧がローの場合、及びゲートの電圧がローでエミッタの電圧がハイの場合は、ハイを出力する。
▲２▼第２タイプの検知手段は、ＩＧＢＴの温度を検出する。正常作動時、ゲートに所定の電圧が印加され、コレクタからエミッタに所定の電流が流れており、ＩＧＢＴの温度は余り上昇しない。これに対して、異常作動時は、通常よりも長時間導通状態となるため、ＩＧＢＴの温度が正常時よりも高い温度まで上昇する。よって、ＩＧＢＴの温度を検出することにより、ラッチアップの発生を知ることができる。
【００１７】
ＩＧＢＴの温度は半導体素子を用いた温度センサにより検出することができる。ダイオードの順方向電圧やトランジスタのベース−エミッタ間電圧は温度の変化に敏感な特性を持つので、これらの特性を利用することで温度の検出が可能となる。また、温度センサはＩＧＢＴのチップ内に設けても良いし、ＩＧＢＴと離間して設けても良い。尚、後者の場合は、ＩＧＢＴと温度センサとの間の温度差を予め把握しておき、温度センサの温度からＩＧＢＴの温度を推定することが必要である。
＜パルス発生回路＞
パルス発生回路はパルスを発生するとともに、発生したパルスを信号処理に適した形に変換するものである。本願明細書において「パルス」とは、方形波即ち一定高さ及び一定幅を持つパルスを言う。方形状のパルスはＩＧＢＴを作動させるためにゲートに印加されるものである。
【００１８】
パルスは単安定発振回路（マルチバイブレータ）により発生させることができる。単安定マルチバイブレータは安定状態と順安定状態とを持つ論理回路であり、通常は安定状態にあり、外部からのトリガにより準安定状態に移行する。本発明では、電圧サージ等のノイズによるラッチアップの検出信号がトリガに相当する。よって、パルス発生回路は、ノイズの印加と同時にパルスを発生し、時定数に比例する時間が経過するともとの安定状態に戻る。
【００１９】
パルスはゲートに印加されてＩＧＢＴを作動する点でゲート制御信号と同じ役割を持つ。よって、パルスの幅及び高さはＩＧＢＴの性能に対応して決めれば良い。具体的には、パルスの幅はＩＧＢＴのゲートを所定電圧まで上昇させることを考慮して、高さはＩＧＢＴが通電できる電流能力を考慮して、それぞれ決めることができる。
【００２０】
【実施例】
以下、本発明の実施例を添付図面を基にして説明する。
＜第１実施例＞
（構成）
第１実施例の構成を図１に示す。図１において、半導体装置１０はＩＧＢＴ１２（詳細は上記図５及び図６参照）と、ＩＧＢＴ１２を駆動する駆動回路１５と、ＩＧＢＴ１２の異常を検知する検知手段２７と、ＩＧＢＴ１２のゲートＧにパルスを加えるパルス発生回路２１とを有する。
【００２１】
ＩＧＢＴ１２のコレクタＣはインダクタンス負荷（例えば、点火コイルの１次コイル、不図示）に接続されている。エミッタＥとＧＮＤとの間には電流検出用抵抗３１が配置されている。
【００２２】
ＩＧＢＴ１２と駆動回路１５との間にオア回路２４が配置され、その出力端子２５がＩＧＢＴ１２のゲート端子Ｇに接続されている。第１入力端子２６ａが駆動回路１５に接続され、第２入力端子２６ｂがパルス発生回路２１の出力側２２ａにそれぞれ接続されている。
【００２３】
また、パルス発生回路２１とエミッタＥとの間に排他的ノア回路２７が配置され、その出力端子２８がパルス発生回路２１の入力側２２ｂに接続されている。第１入力端子２９ａがオア回路２４の第１入力端子２６ａに接続され、第２入力端子２６ｂがエミッタＥと抵抗３１の一端（反ＧＮＤ側）との間に接続されている。
（作用効果）
第１実施例の作用効果を図２（ａ）から図２（ｅ）を参照しつつ説明する。
【００２４】
正常作動時は、駆動回路１５に図２（ａ）に示す波形ａの制御信号（電圧）Ｖｉｎが一定間隔で入力される。すると、ＩＧＢＴ１２のゲート端子Ｇには図２（ｅ）に示す波形ｅ１の信号（電圧）Ｖｇが印加される。このとき、駆動回路１５からオア回路２４の第１入力端子２６ａに所定の波形ａが入力されているので、オア回路２４はハイ状態にあり、所定の電圧をＩＧＢＴ１２のゲート端子Ｇに印加する。
【００２５】
これによりＩＧＢＴ１２がオンとなり、コレクタＣからエミッタＥを流れる電流により、エミッタＥと抵抗３１との間には図２（ｂ）に示す波形ｂ１信号（電圧）Ｖｅが発生する。波形ｂ１の立ち上がりによりコレクタＣからエミッタＥに電流が流れる。
【００２６】
上記オア回路２４の第１入力端子２６ａへの制御信号は排他的ノア回路２７の第１入力端子２９ａにも入力される。しかも、エミッタＥと抵抗３１との部の電圧ｂ１が第２入力端子２９ｂに入力されている。よって、排他的ノア回路２７はロー状態にあり、パルス発生回路２１はパルスを発生しない。
【００２７】
ＩＧＢＴ１２のオフ状態（前回のオンと次回のオンとの間）時に、１次コイルからコレクタＣにノイズＮが印加されＩＧＢＴ１２がラッチマップ状態になる。駆動回路１５からゲート端子Ｇに電圧が印加されていないが、コレクタＣからエミッタＥに電流が流れる。よって、エミッタＥと抵抗３１との間では図３（ｂ）に示す波形ｂ２信号（電圧）Ｖｅが発生する。
【００２８】
このときオア回路２４はロー状態にあり、ＩＧＢＴ１２のゲート端子Ｇには電圧は印加されず、排他的ノア回路２７の第１入力端子２９ａにも信号は入力されない。それにも関わらず、第２入力端子２９ｂには信号が入力されるので、排他的ノア回路２７はハイ状態となる（異常を検知する）。排他的ノア回路２７の出力側２８からパルス発生回路２１の入力側２２ｂに図２（ｃ）に波形ｃで示す信号（電圧）Ｖｅｘｏｒが入力されるので、パルス発生回路２１が図２（ｄ）に示す１個の方形状ｄのパルス（電圧）Ｖｐｕｌｓを発生する。
【００２９】
第２入力端子２６ｂへのパルスｄの印加によりオア回路２４はハイになり、その出力端子２６から図２（ｅ）の波形ｅ２の信号（電圧）Ｖｇがゲート端子Ｇに印加され、ＩＧＢＴ１２が所定時間オンになる。その結果、ラッチアップが生じた特定のＩＧＢＴセル１２のみに流れていた電流が、チップを構成する全てのＩＧＢＴ１２に流れるようになる。こうして、ラッチアップが発生していたＩＧＢＴセル１２の電流密度が低下することより、図２（ｂ）の波形ｂ２の立下りで示すように、ＩＧＢＴ１２のラッチアップが解除される。
＜第２実施例＞
図３に示した第２実施例は、上記第１実施例に比べて、ラッチアップを検知する検知手段の構成が異なる。
【００３０】
詳述すると、図３に示すように、検知手段３５は温度検出センサ３６と、コンパレータ４１とを含む。温度検出センサ３６はダイオード３７と抵抗３８とを有し、ダイオード３７のアノードがコンパレータ４１の第１入力端子４３ａに接続されている。コンパレータ４１の第２入力端子４３ｂには基準電圧Ｖｒｅｆ　が入力され、出力端子４２はパルス発生回路２１の入力側２２ｂに接続されている。
【００３１】
尚、第２実施例では、第１実施例と異なりラッチアップの検知を電流信号で行う必要がないため、ＩＧＢＴ１２のエミッタＥとＧＮＤとの間には電流検出用抵抗は配置されていない。その他の構成は上記第１実施例と同じである。
【００３２】
第２実施例において、正常作動時は、駆動回路１５に図４（ａ）に示す波形ａの電圧Ｖｉｎが印加され、ハイ状態にあるオア回路２４を介してＩＧＢＴ１２のゲート端子Ｇに図４（ｆ）に示す波形ｆ１の電圧Ｖｇが印加される。エミッタＥの電流Ｉｅは図４（ｂ）に示す波形ｂ１になる。このときＩＧＢＴ１２の温度は余り上昇せず、図４（ｃ）で曲線ｃ１で示すように、温度センサ３６で検知される電圧Ｖｄｉは僅かに低下する程度である。
【００３３】
ここで、ＩＧＢＴ１２のオフ状態でコレクタＣにノイズＮが加わりラッチアップ状態になると、コレクタＣからエミッタＥに電流が流れ続け、エミッタＥの電流Ｉｅが図５（ｂ）に示すように長時間導通状態になったとする。すると、ＩＧＢＴ１２の温度が上昇し、図４（ｃ）に曲線ｃ２で示すように、電圧Ｖｄｉが下がる。そして、電圧Ｖｄｉが電圧が基準電圧Ｖｒｅｆ　よりも低くなると、コンパレータ２１からパルス発生回路２１へ、図４（ｄ）に示す波形ｄの信号（電圧）Ｖｃｏｍｐが入力される。
【００３４】
その結果、パルス発生回路２１からの電圧Ｖｐｕｌｓは図４（ｅ）に示す波形ｅのパルスがオア回路２４を介してＩＧＢＴ１２のゲート端子Ｇに波形ｆ２の電圧Ｖｇ入力される。こうして、ラッチアップ波形ｂ２が立ち下がり、ＩＧＢＴ１２のラッチアップが解除される。
【００３５】
【発明の効果】
以上述べてきたように、本発明の半導体装置によれば、パルス発生回路がパルスをゲートに印加しＩＧＢＴ全体即ち多数のセルを作動させる。すると、ラッチアップを起こしていたセル以外にも多数のセルに電流が流れ、該ラッチアップを起こしていたセルの電流密度が低下する。その結果、一部のＩＧＢＴに生じていたラッチアップが解除される。
【００３６】
請求項２の半導体装置によれば、オア回路を設けたので、ＩＢＧＴは正常作動時は駆動回路からの信号により作動され、異常作動時はパルス発生回路からのパルスにより駆動され、ラッチアップを解除する。
【００３７】
請求項３の半導体装置によれば、ゲートに電圧が印加されていない状態でエミッタに電流が流れたとき、ラッチアップを確実に検知することができる。請求項４の半導体装置によれば、コンパクトで確実に作動する排他的ノア回路によりラッチアップを検知できる。
【００３８】
請求項５の半導体装置によれば、ＩＧＢＴの温度が設定温度を超えたとき、ラッチアップを確実に検知することができる。請求項６の半導体装置によれば、コンパクトで確実に作動する温度検出センサ及びコンパレータによりラッチアップを検知できる。
【図面の簡単な説明】
【図１】本発明の第１実施例の要部説明図である。
【図２】（ａ）（ｂ）（ｃ）（ｄ）及び（ｅ）は第１実施例の作動を説明するための各部の電流、電圧を示すグラフである。
【図３】本発明の第２実施例の要部説明図である。
【図４】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）及び（ｆ）は第２実施例の作動を説明するための各部の電流、電圧を示すグラフである。
【図５】従来例のＩＧＢＴを示す説明図である。
【図６】上記ＩＧＢＴの等価回路図である。
【符号の説明】
１０：半導体装置　　　　　　　　　　１２：ＩＧＢＴ
１５：駆動回路　　　　　　　　　　　２１：パルス発生回路
２４：オア回路　　　　　　　　　　　２７：排他的ノア回路
３５：温度検出手段
【図１】
2004063659.tif 000003
【図２】
2004063659.tif 000004
【図３】
2004063659.tif 000005
【図４】
2004063659.tif 000006
【図５】
2004063659.tif 000007
【図６】
2004063659.tif 000008