(57)【要約】【課題】ファインパターン間の絶縁特性に優れた半導体パッケージ用基板の提供。【解決手段】半導体チップのボンディングパッドと外部接続パッドとが、層間接続用のビアホールと金めっき用リードにより接続されている半導体パッケージ用基板の製造方法であって、少なくとも最表層に積層された導体層の所望の位置から下層の導体に達する非貫通孔を穿設する工程と、当該非貫通孔の導通処理を無電解金属めっき処理により行う工程と、当該最表層に金めっき用リードと接続された配線パターンを形成する工程と、当該非貫通孔とその周囲を除いた部位にめっきレジストを形成する工程と、当該金めっき用リードを利用し、当該非貫通孔とその周囲に電解金属めっきを析出させる工程と、当該めっきレジストを剥離する工程とを含んでいることを特徴とする半導体パッケージ用基板の製造方法。【選択図】　図１
2004063939.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップのボンディングパッドと外部接続パッドとが、層間接続用のビアホールと金めっき用リードにより接続されている半導体パッケージ用基板の製造方法であって、少なくとも最表層に積層された導体層の所望の位置から下層の導体に達する非貫通孔を穿設する工程と、当該非貫通孔の導通処理を無電解金属めっき処理により行う工程と、当該最表層に金めっき用リードと接続された配線パターンを形成する工程と、当該非貫通孔とその周囲を除いた部位にめっきレジストを形成する工程と、当該金めっき用リードを利用し、当該非貫通孔とその周囲に電解金属めっきを析出させる工程と、当該めっきレジストを剥離する工程とを含んでいることを特徴とする半導体パッケージ用基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを搭載する半導体パッケージ用基板の製造方法に関する。
【０００２】
【従来の技術】
半導体チップをプリント配線板（マザーボード）に実装する際、殆どの場合、当該半導体チップとプリント配線板の熱膨張差により発生する応力を緩和したり、或いは、狭ピッチ電極からなる半導体チップをプリント配線板に実装できるように電極ピッチを広げたりする目的で、半導体パッケージ用基板（以降これを「パッケージ基板」と呼ぶ。）を介して実装するようにしている。
【０００３】
このようなパッケージ基板は、１シートに複数の個別パッケージ基板を配置し、当該個別パッケージ基板間、及び表裏の配線パターン間を、金めっき用リードとビアホールとで接続し、次いで、所望のソルダーレジストを形成した後、当該金めっき用リードを利用した電解金めっき処理により、各個別パッケージ基板の当該ソルダーレジストから露出した半導体チップ搭載側のボンディングパッド、並びにマザーボード実装側の外部接続パッドに電解Ｎｉ−Ａｕめっき等を施すようにして製造される。そして、このような製造方法により得られたシート内の各個別パッケージ基板に半導体チップを搭載し、当該半導体チップを樹脂封止した後、個別の半導体パッケージに分割される。
【０００４】
上記形態の製造方法により得られるパッケージ基板とその製造方法の一例（ここでは両面板を例にする）を図２及び図３を用いて説明する。
図２は個別のパッケージ基板の平面図を示したもので、（ａ）は半導体チップ搭載面であり、表裏の配線層間を接続するビアホール９と、半導体チップの電極とワイヤーボンディングにより接続されるボンディングパッド１３と、当該ビアホール９とボンディングパッド１３とを接続する配線パターン８とを有し、全てのボンディングパッド１３が、後に当該ボンディングパッド１３等に電解金めっきを施す際に使用される金めっき用リード１４及び給電パッド１４ａにより接続されている。また、（ｂ）はマザーボードへの実装面であり、当該ビアホール９の底部ランドたる外部接続パッド１０が多数配列されている。
【０００５】
続いて、上記構成のパッケージ基板の製造方法を、ビアホール９形成部の概略断面説明図を用いて説明する。
まず、図３（ａ）に示したように、絶縁層１の表裏に導体２を備えた絶縁基板３を用意する。次に、ビアホール形成部の表面側導体２ａを除去してウインドウ部４を形成し（図３（ｂ）参照）、露出した絶縁層１にレーザを照射し、裏面側導体２ｂに達する非貫通孔５を穿設する（図３（ｃ）参照）。次に、デスミア処理により当該非貫通孔５内をクリーニングした後、表裏面に無電解金属めっき膜６、及び電解金属めっき膜７を析出させる（図３（ｄ）参照）。次いで、一般的なフォトプロセスにより、表裏の配線層間を接続するビアホール９と、当該ビアホール９とボンディングパッド１３（図２（ａ）参照）とを接続する配線パターン８、及び当該ビアホール９の底部ランドたる外部接続パッド１０が形成されたパッケージ基板１１ａを得る（図３（ｅ）参照）。
【０００６】
しかし、上記製造方法によって得られるパッケージ基板は、表裏の導体全面にビアホール形成のための無電解金属めっき膜６、及び電解金属めっき膜７を析出させた後、エッチングによりパターン形成するため、接続信頼性に優れるビアホールは得られるものの、ファインパターン（微細配線）形成が難しく、当該パッケージ基板の小型、高密度配線化の要求に対応しきれないという問題があった。また、平坦性が要求されるボンディングパッド、及び外部接続パッドに平坦性に欠ける電解金属めっき膜７が形成されるため、半導体チップのワイヤーボンディング性、並びに半導体パッケージのマザーボードへの実装性が低下する等の懸念があった。
【０００７】
このような問題を回避する方法として、特開２００２−２６５１５には次のような方法が開示されている。まず、絶縁層の表裏に導体を備えた絶縁基板を用意し、当該表裏の配線パターン形成を行う。次いで、表面側配線パターンの所望の位置に非貫通孔を穿設した後、当該表面側配線パターンの全面（非貫通孔内も含む）に無電解金属めっき膜を析出させ、次いで、当該非貫通孔とその周囲にのみ電解金属めっき膜を析出させる。そして最後に、フラッシュエッチングにて余分な無電解金属めっき膜を除去するというものである。
【０００８】
このような製造方法とすれば、表裏の配線パターン形成が、予め絶縁基板に積層されている導体層の状態で行われ、且つ無電解金属めっき膜、及び電解金属めっき膜がビアホール形成部のみに形成されるため、ファインパターンの形成と、接続信頼性に優れるビアホールの形成を両立させることができる。また、図２に示したようなパッケージ基板を上記製造方法で製造した場合、ボンディングパッド、及び外部接続パッドに電解金属めっき膜が形成されないため、半導体チップのワイヤーボンディング性、並びに半導体パッケージのマザーボードへの実装性低下の懸念が回避できる。
【０００９】
【発明が解決しようとする課題】
しかし、上記製造方法においても、以下のような不具合を有していた。即ち、ビアホールの形成の際の無電解金属めっき膜を、予めパターン形成された表面側配線パターン層全面に形成しているため、フラッシュエッチングだけでは、配線パターン間、特にファインパターン（配線パターン幅／配線パターン間隙＝２０μｍ／２０μｍ以下のスペック）間に存在する絶縁層表面に、無電解金属めっき膜形成の際の触媒が残留し易く、絶縁特性が低下するおそれがあり、また、当該触媒を完全に除去するには、別途処理が必要となるため、製造工程が煩雑となり、製造コストの向上、並びに歩留まりの低下といった不具合を有するものであった。
【００１０】
本発明は、配線パターン間の絶縁特性の低下を回避するために、別途処理を施す必要がなく、容易に絶縁特性に優れたパッケージ基板を得ることができるパッケージ基板の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成すべく本発明半導体パッケージ用基板の製造方法は、半導体チップのボンディングパッドと外部接続パッドとが、層間接続用のビアホールと金めっき用リードにより接続されている半導体パッケージ用基板の製造方法であって、少なくとも最表層に積層された導体層の所望の位置から下層の導体に達する非貫通孔を穿設する工程と、当該非貫通孔の導通処理を無電解金属めっき処理により行う工程と、当該最表層に金めっき用リードと接続された配線パターンを形成する工程と、当該非貫通孔とその周囲を除いた部位にめっきレジストを形成する工程と、当該金めっき用リードを利用し、当該非貫通孔とその周囲に電解金属めっきを析出させる工程と、当該めっきレジストを剥離する工程とを含んでいることを特徴とする半導体パッケージ用基板の製造方法である。
【００１２】
パッケージ基板を上記製造方法により製造することによって、ビアホール形成の際の無電解金属めっき膜が、配線パターン間の絶縁層上に形成されることがないため、配線パターン間の絶縁層表面に触媒が残留するおそれがなく、絶縁特性に優れたパッケージ基板を容易に得ることができる。また、ビアホールの電解金属めっき膜による凸部が形成される前に配線パターン形成を行うことができるため、一般的なドライフィルムによるパターン形成が可能となり、製造コストの増加を抑えることができる。
【００１３】
【発明の実施の形態】
本発明の一実施の形態を、図１に示したビアホール形成部の概略断面説明図を用いて説明する。尚、製造するパッケージ基板としては、図２に示したものと同様のものとする。
【００１４】
まず、図１（ａ）に示したように、絶縁層１（厚さ２０乃至４００μｍ）の表裏に導体２（厚さ３乃至１８μｍ）を備えた絶縁基板３を用意する。絶縁層１としては、ガラス繊維、アラミド繊維等の細い繊維が均一に織られたレーザ加工対応の繊維基材に、エポキシ樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂、ポリイミド樹脂等が含浸されたもの；又は前記繊維基材のないもの；或いは無機フィラーが含有された樹脂等が挙げられる。また、導体２としては、一般的な銅箔等が挙げられる。次に、ビアホール形成部の表面側導体２ａをエッチング除去してウインドウ部４を形成し（図１（ｂ）参照）、当該ウインドウ部４から露出した絶縁層１にレーザ（例えば炭酸ガスレーザ）を照射することによって、裏面側導体２ｂに達する非貫通孔５を穿設する（図１（ｃ）参照）。次に、デスミア処理により非貫通孔５内をクリーニングした後、表裏に無電解金属めっき膜６（例えば無電解銅めっき膜）を形成して非貫通孔の導通処理を行い（図１（ｄ）参照）、次いで、一般的なフォトエッチングプロセスにて、表裏の配線パターン形成を行い、金めっき用リード１４やボンディングパッド１３（図２（ａ）参照）等を含んだ配線パターンを形成する（図１（ｅ）参照）。次に、非貫通孔５とその周囲を除いた部位にめっきレジスト１２を形成し（図１（ｆ）参照）、次いで、金めっき用リード１４及び給電パッド１４ａを利用して電解金属めっき（例えば電解銅めっき）処理を行い、当該非貫通孔とその周囲に電解金属めっき膜７（例えば電解銅めっき膜）を析出させる（図１（ｇ）参照）。次に、表裏に形成されためっきレジスト１２を除去することによって、表裏の配線層間を接続するビアホール９と、当該ビアホール９とボンディングパッド１３（図２（ａ）参照）とを接続する配線パターン８、及び当該ビアホール９の底部ランドたる外部接続パッド１０が形成されたパッケージ基板１１を得る（図１（ｈ）参照）。
【００１５】
本発明を説明するにあたって、両面に配線パターンを備えたパッケージ基板を用いて説明したが、層数としてはこの限りでなく、ボンディングパッドと外部接続パッドとが、金めっき用リードとビアホールとで接続された構成であれば、３層以上の多層構造とすることも可能である。
【００１６】
また、パッケージ基板として、半導体チップの電極とパッケージ基板のボンディングパッドとを、ワイヤーボンディングで接続する形態のパッケージ基板を用いて説明したが、両者をバンプ等を介して接続するフリップチップ実装タイプのパッケージ基板であっても同様の効果が得られることはいうまでもない。
【００１７】
【発明の効果】
本発明方法により、半導体チップのボンディングパッドと外部接続パッドとが、層間接続用の金めっき用リードとビアホールにより接続されている半導体パッケージ用基板を製造すれば、ファインパターン間の絶縁特性に優れたパッケージ基板を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明パッケージ基板の製造工程を説明するための概略断面説明図。
【図２】パッケージ基板の形態を説明するための概略平面説明図。
【図３】従来のパッケージ基板の製造工程を説明するための概略断面説明図。
【符号の説明】
１：絶縁層
２：導体
２ａ：表面側導体
２ｂ：裏面側導体
３：絶縁基板
４：ウインドウ部
５：非貫通孔
６：無電解金属めっき膜
７：電解金属めっき膜
８：配線パターン
９：ビアホール
１０：外部接続パッド
１１、１１ａ：パッケージ基板
１２：めっきレジスト
１３：ボンディングパッド
１４：金めっき用リード
１４ａ：給電パッド
【図１】
2004063939.tif 000003
【図２】
2004063939.tif 000004
【図３】
2004063939.tif 000005