(57)【要約】【課題】半導体チップパッケージ実装基板の長寿命化。【解決手段】平面形状のプリント配線基板面に、半導体チップパッケージの外周部のはんだバンプ高さが内周部のはんだバンプ高さより高く接合されている実装基板。【選択図】　　　　図１
2004140222.tif 000002
【特許請求の範囲】
【請求項１】
平面形状のプリント配線基板面に、複数のはんだバンプによって半導体チップパッケージが実装されている実装基板において、半導体チップパッケージの外周部のはんだバンプ高さが内周部のはんだバンプ高さより高いことを特徴とする周辺部のバンプ高さを高くした実装基板。
【請求項２】
上記半導体チップパッケージが反ることで、半導体チップパッケージの外周部のはんだバンプ高さが内周部のはんだバンプ高さより高いことを特徴とする請求項１に記載の周辺部のバンプ高さを高くした実装基板。
【請求項３】
上記半導体チップパッケージの反りを、リフロー工程中に半導体チップパッケージに荷重を負荷することで実現することを特徴とする請求項２に記載の周辺部のバンプ高さを高くした実装基板。
【請求項４】
上記半導体チップパッケージの反りを、リフロー工程中に半導体チップパッケージの熱膨張を規制することで実現することを特徴とする請求項２に記載の周辺部のバンプ高さを高くした実装基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子部品の周辺部のバンプ高さを高くした実装基板に関する。
【０００２】
【従来の技術】
電子部品のコンパクト化にともないＢＧＡの使用頻度は飛躍的に上昇している。しかし近年さらなるコンパクト化の要望にともない、はんだバンプピッチの微細化が進むに連れ、はんだバンプの熱疲労による寿命の低下が問題となってきた。すなわちＢＧＡチップと基板との熱膨張率差からはんだバンプに、主に剪断力が作用し、はんだバンプを破断させてしまうのである。
【０００３】
それに対して、半導体パッケージの外周方向に寸法が大きくなる複数のはんだバンプを有する半導体パッケージと、そのはんだバンプの高さに応じて、高さが段階的に形成されている部分を有する基板とによって形成される半導体装置の実装基板（例えば、特許文献１参照。）。
【０００４】
はんだバンプにより接合するランド形成面を外側のものほど深くなるように段差をつけたプリント配線基板と電子実装部品をはんだバンプにより接合した電子部品実装構造（例えば、特許文献２参照。）。
【０００５】
以上のような構造により、全はんだバンプ中最大の剪断応力が作用する外周部のはんだバンプ高さを高くし、耐剪断応力性を向上させる実装基板構造が知られている。
【０００６】
【特許文献１】
特開平９−１２９７７４号公報
【特許文献２】
特開２００１−８５８３２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の実装構造を実現する場合、プリント配線基板に予め接合する半導体パッケージの寸法及びはんだバンプ位置に対応した段差を設ける必要がある。さらにはんだバンプによる半導体パッケージとプリント配線基板との確実な接合を得るため、半導体パッケージの外周に行くにしたがい、プリント配線基板との間に生じる高さに応じて、予め容量を順次大きくしたはんだを配置する必要がある。これだと、プリント配線基板の製造に、非常に精度の高い段差をつける工程が付加されることで製造コストは高くなり、また半導体パッケージにおいても、容量の違うはんだを、外周に行くにしたがい規則的に配置する工程により、コストが跳ね上がってしまう問題点がある。
【０００８】
上記本発明によれば、全はんだバンプ中最大の剪断応力が作用する外周部のはんだバンプ高さを高くすることで、半導体パッケージの耐剪断応力性を向上でき、実装基板の長寿命化が可能となる。さらに、プリント配線基板には通常の平面基板を使用し、バンプに使用するはんだもすべて同容量で確実な接合も確保可能なため、従来構造に対して最小限のコスト増加で実現可能である。
【０００９】
【課題を解決するための手段】
そこで本発明では、平面基板上で、はんだバンプにより接合される半導体パッケージの外周のはんだバンプ高さが、内周の高さよりも高い実装構造を有することを特徴としている。
【００１０】
また、上記実装構造が半導体パッケージが反ることで得られていることを特徴としている。
【００１１】
以上、本発明を整理して要約すれば以下の構成に集約できる。
【００１２】
（１）平面形状のプリント配線基板面に、複数のはんだバンプによって半導体チップパッケージが実装されている実装基板において、半導体チップパッケージの外周部のはんだバンプ高さが内周部のはんだバンプ高さより高いことを特徴とする周辺部のバンプ高さを高くした実装基板。
【００１３】
（２）上記半導体チップパッケージが反ることで、半導体チップパッケージの外周部のはんだバンプ高さが内周部のはんだバンプ高さより高いことを特徴とする前記（１）に記載の周辺部のバンプ高さを高くした実装基板。
【００１４】
（３）上記半導体チップパッケージの反りを、リフロー工程中に半導体チップパッケージに荷重を負荷することで実現することを特徴とする前記（２）に記載の周辺部のバンプ高さを高くした実装基板。
【００１５】
（４）上記半導体チップパッケージの反りを、リフロー工程中に半導体チップパッケージの熱膨張を規制することで実現することを特徴とする前記（２）に記載の周辺部のバンプ高さを高くした実装基板。
【００１６】
【発明の実施の形態】
（実施例１）
第１の実施の形態に係る実装基板の概略図を図１に示す。特徴を分かり易くするために一般的な形態の概略図を図２に示し、比較しながら詳細に説明する。図１に示すように半導体チップパッケージ１とプリント配線基板２は、はんだバンプ３ａ及び３ｂによって接合されている。本発明による実装形態では後に説明するが、実装工程中に半導体チップパッケージ１とプリント配線基板２との間隔を規定するスペーサ４を、半導体チップパッケージ１の最外周４角に設置している。図２の一般的形態ではこのスペーサ４は通常存在しない。次にはんだバンプ３ａおよび３ｂに着目すると、本発明による図１では、半導体チップパッケージ１の外周に位置するはんだバンプ３ｂの方が、内周に位置する３ａに比較して高さが高くなっていることがわかる。
【００１７】
それに対して一般的形態では、図２に示す様に外周に位置するはんだバンプ３ｂ′、及び内周に位置する３ａ′の高さはほぼ同じである。さらに、はんだバンプ３ａ、３ｂ、３ａ′、３ｂ′すべてのはんだ容量は同じである。またプリント配線基板２は図１でも図２でも同様にほぼ平面形状をなしている。
【００１８】
ここで図３を用いて本発明でも用いている一般的な半導体チップパッケージの内部及び、はんだバンプ接合部を概略説明しておく。半導体チップパッケージの内部は、フィルム５と、フィルム５の片側面にマウントされたＩＣチップである半導体素子６と、半導体素子６と配線パターンである電極部７とを電気的に接続するボンディングワイヤ８と、該半導体素子６をマウントするフィルム５の片側面を半導体素子６ごと封止するモールド樹脂９とから構成されており、スルーホール１０内にはんだ材料が入り込み電極部７と電気的に接続されているはんだバンプ３ａ及び３ｂが形成されている。
【００１９】
ここでフィルム５は絶縁性のエラストマーであるポリイミドから構成されている。このフィルムの膜厚は０．０６ｍｍ程度である。
【００２０】
また配線パターンは低抵抗導電材料である銅（Ｃｕ）で出来ている。またボンディングワイヤ８も低抵抗導電材料である金（Ａｕ）で出来ている。
【００２１】
またスルーホール１０は口径０．３ｍｍの穴であり、半導体素子６がマウントされているフィルムの片面側の開口端部において配線パターンの一部である電極部７がスルーホール１０内で露出している。
【００２２】
複数の電極部７は互いに離間して設けられている。電極部同士の間隔（電極ピッチ）は０．８ｍｍである。
【００２３】
はんだバンプ３ａ及び３ｂの一部はアニール時の融解によって上述したスルーホール１０内に進入し、電極部７と電気的に接合し凝固して埋設される。
【００２４】
スルーホール１０から突出した部分のはんだバンプ３ａ及び３ｂは略球形状で直径は０．５ｍｍである。
【００２５】
上記の半導体チップパッケージ１を実装するプリント配線基板２は、電極材（Ｃｕ）とガラスエポキシ材により積層構造をなしており、その表面部分にははんだバンプ３ａ及び３ｂが実装される電極１１が形成されている。さらに、はんだを溶融して実装するさいに電極１１との濡れ性が良いため、はんだが電極１１の周辺部にまで回り込んでしまう現象を防止するためにソルダーレジスト１２が形成されている。
【００２６】
次に本発明の実装構造を達成するためのリフロープロセスを説明する。
【００２７】
プリント配線基板２上の電極１１にソルダーペーストを印刷し、予めはんだ材料（３ａ、３ｂ）及びスペーサ４の搭載された半導体チップパッケージ１を、印刷されたソルダーペースト上にはんだ材料が位置するように搭載する（図４）。勿論、ソルダーペーストは他の例えばはんだペレット、或いははんだメッキ、或いは他のコーティング（スーパーソルダーのようなもの）によるはんだ層の形成等によることで代替が可能である。そして次に全体に熱を加えるとはんだが融点に達し溶融し始める。この時、ソルダーペースト中のフラックス成分の活性力がはんだ、部品電極及びランドに作用し、夫々の表面が活性状態となり、接合が達成される。またスペーサ４がプリント配線基板２に突き当たるため、プリント配線基板２及び半導体チップパッケージ１間の高さが規定される（図５）。この状態ではまだはんだ材料は溶融状態にあるが、その時点から半導体チップパッケージ１の中央に上方から負荷部材１３によって荷重を負荷し半導体チップパッケージ１を湾曲させる（図６）。その負荷を維持したまま冷却を行いはんだバンプ３ａ及び３ｂが形成された時点で負荷部材１３による荷重を解除し実装基板を取り出すことにより、はんだバンプ３ａより３ｂの高さを高く形成可能となる。
【００２８】
以上により得られた図１に示す本発明による実装基板で熱サイクル疲労試験を行った。比較のため図２に示す一般的な実装基板も同時に試験を行い比較したところ、一般的な実装基板に対して約１０倍の３００００ｃｙｃｌｅに至っても破断は発生せず長寿命化が達成できた。
【００２９】
（実施例２）
本発明の第２の実施の形態に係る実装基板は、図７に示すように実施例１で見られたスペーサ４を必要としない実装構造である。
【００３０】
使用しているプリント配線基板２、はんだ材料（３ａ、３ｂ）はすべて実施例１と同じ部材である。また半導体チップパッケージ１に関してもスペーサ４が無いだけでその他はすべて同じである。
【００３１】
本実施例では、これら部材を図４と同様に搭載するが、その際に半導体チップパッケージ１の上面に、パッケージに使用されている材料より熱膨張率が低く、強度の高い部材で出来ているキャップ１４をかぶせる。本実施例ではセラミック製のキャップ１４を使用した（図８）。そして次に全体に熱を加え、はんだの融点により接合が達成されるが、その際に半導体チップパッケージ１の熱膨張率がキャップ１４のそれよりも大きいため膨張が進むと図９のように、半導体チップパッケージ１が反りながらはんだバンプ３ａ及び３ｂが形成される。その後、冷却を行い、最後にキャップ１４を除去する（もしくはそのまま残してもなんら問題はない）ことにより、はんだバンプ３ａより３ｂの高さを高く形成可能となる。
【００３２】
以上の図７に示す本発明の実装基板により熱サイクル疲労試験を行った。実施例１同様、約３００００ｃｙｃｌｅに至っても破断は発生せず長寿命化が達成できた。
【００３３】
【発明の効果】
以上説明したように本発明によれば、全はんだバンプ中最大の剪断応力が作用する外周部のはんだバンプ高さを高くすることで、半導体パッケージの耐剪断応力性を向上でき、実装基板の長寿命化が可能となる。
【００３４】
また、プリント配線基板には通常の平面基板を使用し、バンプに使用するはんだもすべて同容量で確実な接合も確保可能なため、従来構造に対して最小限のコスト増加で実装基板の長寿命化が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る実装基板を示す概略図
【図２】本発明の第１の実施の形態に係る一般的な実装基板を示す概略図
【図３】本発明の第２の実施の形態に係る実装基板内部構造を示す概略図
【図４】本発明の第１の実施の形態に係るリフロー第１工程を示す概略図
【図５】本発明の第１の実施の形態に係るリフロー第２工程を示す概略図
【図６】本発明の第１の実施の形態に係るリフロー第３工程を示す概略図
【図７】本発明の第２の実施の形態に係る実装基板を示す概略図
【図８】本発明の第２の実施の形態に係るリフロー第１工程を示す概略図
【図９】本発明の第２の実施の形態に係るリフロー第２工程を示す概略図
【符号の説明】
１　　半導体チップパッケージ
２　　プリント配線基板
３ａ　内周側のはんだバンプ
３ｂ　外周側のはんだバンプ
４　　スペーサ
５　　フィルム
６　　半導体素子
７　　電極
８　　ボンディングワイヤ
９　　モールド樹脂
１０　　スルーホール
１１　　電極
１２　　ソルダーレジスト
１３　　負荷部材
１４　　キャップ
【図１】
2004140222.tif 000003
【図２】
2004140222.tif 000004
【図３】
2004140222.tif 000005
【図４】
2004140222.tif 000006
【図５】
2004140222.tif 000007
【図６】
2004140222.tif 000008
【図７】
2004140222.tif 000009
【図８】
2004140222.tif 000010
【図９】
2004140222.tif 000011