(57)【要約】【課題】バンプ電極の狭ピッチ化に対応しつつ、バンプ電極の接合精度を向上させる。【解決手段】先端が先鋭化された突出電極４を半導体チップ３に設け、突出電極４の先端をリード電極２に食い込ませながら、突出電極４をリード電極２に接合する。【選択図】      図１
2004363176.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップに設けられ、先端が先鋭化された突出電極とを備えることを特徴とする半導体装置。
【請求項２】
前記突出電極の先端の平均幅は５μｍ以下であることを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体チップと、
前記半導体チップに設けられた突出電極と、
前記突出電極の先端に設けられた突起部とを備えることを特徴とする半導体装置。
【請求項４】
半導体チップと、
前記半導体チップに設けられ、先端が先鋭化された突出電極と、
前記突出電極が接合されたリード電極と、
前記リード電極が形成された基材とを備えることを特徴とする半導体モジュール。
【請求項５】
半導体チップと、
前記半導体チップに設けられ突出電極と、
前記突出電極の先端に設けられた突起部と、
前記突起部を介して前記突出電極が接合されたリード電極と、
前記リード電極が形成された基材とを備えることを特徴とする半導体モジュール。
【請求項６】
電極パッドが形成された半導体基板上に第１レジスト層を形成する工程と、
前記第１レジスト層をパターニングすることにより、前記電極パッドの位置に対応した第１開口部を前記第１レジスト層に形成する工程と、
前記第１開口部内に導電層を埋め込むことにより、前記電極パッド上に突出電極を形成する工程と、
前記第１レジスト層を除去する工程と、
前記突出電極が形成された前記半導体基板上に第２レジスト層を形成する工程と、
前記第２レジスト層をパターニングすることにより、前記第１開口部よりも開口面積の小さな第２開口部を前記突出電極上に形成する工程と、
前記第２開口部内に導電層を埋め込むことにより、前記突出電極上に突起部を形成する工程と、
前記第２レジスト層を除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項７】
電極パッドが形成された半導体基板上に導電層を形成する工程と、
前記導電層が形成された半導体基板上にレジスト層を形成する工程と、
前記レジスト層をパターニングすることにより、前記電極パッドの周囲のレジスト層を除去する工程と、
前記パターニングされたレジスト層をマスクとして前記導電層の等方性エッチングを行うことにより、前記電極パッドの周囲の導電層を除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項８】
半導体基板上に形成された電極パッド上に導電材料を吐出させることにより、先端が先鋭化された突出電極を前記電極パッド上に形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置、半導体モジュールおよび半導体装置の製造方法に関し、特に、フリップチップ方式やＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式などに用いられるバンプ電極に適用して好適なものである。
【０００２】
【従来の技術】
従来のＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などでは、半導体チップとマザー基板とを接続するために、例えば、特許文献１に開示されているように、半導体チップ上にバンプ電極を形成する方法がある。
【０００３】
【特許文献１】
ＷＯ９６／４２１０７号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のバンプ電極の断面形状は台形であるため、バンプ電極のトップ幅が広くなる。このため、バンプ電極の接合時に高荷重がかかり、半導体チップなどにダメージが発生するという問題があった。また、バンプ電極の配列ピッチが狭くなると、バンプ電極のトップ幅よりも、バンプ電極の高さの方が大きくなる。このため、バンプ電極の平坦度が劣化し、バンプ電極の接合時に位置ずれが発生したり、バンプこけが発生したりするという問題もあった。
【０００５】
そこで、本発明の目的は、突出電極の狭ピッチ化に対応しつつ、突出電極の接合精度を向上させることが可能な半導体装置、半導体モジュールおよび半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体チップと、前記半導体チップに設けられ、先端が先鋭化された突出電極とを備えることを特徴とする。
これにより、突出電極の先端をリード電極に食い込ませながら、突出電極をリード電極に接合することができる。このため、突出電極をリード電極に繋止させながら、突出電極をリード電極に接合することが可能となり、突出電極の位置ずれを防止することを可能として、突出電極を精度よく接合することが可能となる。また、突出電極をリード電極に接合する際に、突出電極の先端に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となることから、半導体チップへのダメージを減らすことが可能となる。さらに、突出電極の先端を先鋭化することで、突出電極のトップ面を平坦化する必要がなくなり、突出電極の平坦度の管理を不要として、突出電極の狭ピッチ化に容易に対応することが可能となる。
【０００７】
また、本発明の一態様に係る半導体装置によれば、前記突出電極の先端の平均幅は５μｍ以下であることを特徴とする。
これにより、突出電極の先端をリード電極に容易に食い込ませることが可能となり、突出電極をリード電極に接合する際に、突出電極の位置がずれることを防止することが可能となるとともに、突出電極の先端に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、半導体チップと、前記半導体チップに設けられた突出電極と、前記突出電極の先端に設けられた突起部とを備えることを特徴とする。
これにより、突出電極に設けられた突起部をリード電極に食い込ませながら、突出電極をリード電極に接合することができる。このため、突出電極をリード電極に繋止させながら、突出電極をリード電極に接合することが可能となり、突出電極の位置ずれを防止することを可能として、突出電極を精度よく接合することが可能となる。また、突出電極をリード電極に接合する際に、突出電極に設けられた突起部に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となることから、半導体チップへのダメージを減らすことが可能となる。さらに、突出電極に突起部を設けることで、突出電極のトップ面を平坦化する必要がなくなり、突出電極の平坦度の管理を不要として、突出電極の狭ピッチ化に容易に対応することが可能となる。
【０００９】
また、本発明の一態様に係る半導体モジュールによれば、半導体チップと、前記半導体チップに設けられ、先端が先鋭化された突出電極と、前記突出電極が接合されたリード電極と、前記リード電極が形成された基材とを備えることを特徴とする。
これにより、突出電極の先端をリード電極に食い込ませながら、突出電極をリード電極に接合することができ、突出電極をリード電極に接合する際に、突出電極の位置がずれることを防止することが可能となるとともに、突出電極の先端に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となる。
【００１０】
また、本発明の一態様に係る半導体モジュールによれば、半導体チップと、前記半導体チップに設けられ突出電極と、前記突出電極の先端に設けられた突起部と、前記突起部を介して前記突出電極が接合されたリード電極と、前記リード電極が形成された基材とを備えることを特徴とする。
これにより、突起部をリード電極に食い込ませながら、突出電極をリード電極に接合することができ、突出電極をリード電極に接合する際に、突出電極の位置がずれることを防止することが可能となるとともに、突起部に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置の製造方法によれば、電極パッドが形成された半導体基板上に第１レジスト層を形成する工程と、前記第１レジスト層をパターニングすることにより、前記電極パッドの位置に対応した第１開口部を前記第１レジスト層に形成する工程と、前記第１開口部内に導電層を埋め込むことにより、前記電極パッド上に突出電極を形成する工程と、前記第１レジスト層を除去する工程と、前記突出電極が形成された前記半導体基板上に第２レジスト層を形成する工程と、前記第２レジスト層をパターニングすることにより、前記第１開口部よりも開口面積の小さな第２開口部を前記突出電極上に形成する工程と、前記第２開口部内に導電層を埋め込むことにより、前記突出電極上に突起部を形成する工程と、前記第２レジスト層を除去する工程とを備えることを特徴とする。
【００１２】
これにより、メッキを用いることで突出電極の先端に突起部を設けることが可能となるとともに、第２開口部の開口面積を調整することで、突起部の太さを容易に調整することが可能となる。このため、突起部が設けられた突出電極を複数の電極パッド上に一括して形成することが可能となり、製造工程の煩雑化を抑制しつつ、突出電極の狭ピッチ化に対応することが可能となるとともに、突出電極の接合精度を向上させることが可能となる。
【００１３】
また、本発明の一態様に係る半導体装置の製造方法によれば、電極パッドが形成された半導体基板上に導電層を形成する工程と、前記導電層が形成された半導体基板上にレジスト層を形成する工程と、前記レジスト層をパターニングすることにより、前記電極パッドの周囲のレジスト層を除去する工程と、前記パターニングされたレジスト層をマスクとして前記導電層の等方性エッチングを行うことにより、前記電極パッドの周囲の導電層を除去する工程とを備えることを特徴とする。
【００１４】
これにより、導電層の厚み方向におけるエッチング量を変化させることが可能となり、導電層の上面に近づくに従って横方向のエッチング量を増やすことが可能となる。このため、突出電極の先端を先鋭化させながら、突出電極を形成することが可能となり、製造工程の煩雑化を抑制しつつ、突出電極の狭ピッチ化に対応することが可能となるとともに、突出電極の接合精度を向上させることが可能となる。
【００１５】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に形成された電極パッド上に導電材料を吐出させることにより、先端が先鋭化された突出電極を前記電極パッド上に形成することを特徴とする。
これにより、導電材料の吐出位置を制御することで、突出電極の形状を変化させることが可能となり、先端が先鋭化された突出電極を容易に形成することが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体モジュールおよび半導体装置の製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係る半導体モジュールの概略構成を示す断面図、図１（ｂ）は、図１（ａ）の突出電極およびリード電極の概略構成を示す平面図である。
【００１７】
図１において、フィルム基板１上にはリード電極２が形成され、半導体チップ３には、先端が先鋭化された突出電極４が設けられている。そして、突出電極４がリード電極２上に接合されることにより、半導体チップ３がフィルム基板１上に実装されている。なお、突出電極４の形状としては、例えば、角錐型の突出電極４ａまたは角柱型の突出電極４ｂなどを採用することができる。ここで、突出電極４のボトム面の幅は、例えば、１５μｍ程度、リード電極２の幅は、例えば、１０μｍ程度に設定することができる。また、突出電極の先端の平均幅は５μｍ以下に設定することが好ましい。
【００１８】
これにより、突出電極４の先端をリード電極２に食い込ませながら、突出電極４をリード電極２に接合することができる。このため、突出電極４をリード電極２に繋止させながら、突出電極４をリード電極２に接合することが可能となり、突出電極４の位置ずれを防止することを可能として、突出電極４を精度よく接合することが可能となる。また、突出電極４をリード電極２に接合する際に、突出電極４の先端に荷重を集中させることが可能となり、突出電極４接合時の荷重を減らすことが可能となることから、半導体チップ３へのダメージを減らすことが可能となる。さらに、突出電極４の先端を先鋭化することで、突出電極４のトップ面を平坦化する必要がなくなり、突出電極４の平坦度の管理を不要として、突出電極４の狭ピッチ化に容易に対応することが可能となる。
【００１９】
なお、図１の実施形態では、リード電極２をフィルム基板１に形成する方法について説明したが、フィルム基板１の他、例えば、プリント基板、多層配線基板、ビルドアップ基板、テープ基板、ガラス基板などを用いるようにしてもよい。また、リード電極２が形成される基板の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極４としては、例えば、Ａｕバンプ、Ａｕ／Ｎｉバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。また、リード電極としては、例えば、銅Ｃｕ、鉄Ｆｅ、金Ａｕ、銀Ａｇ、半田材で被覆された銅Ｃｕ、金Ａｕで被覆された銅Ｃｕなどを用いることができる。
【００２０】
また、突出電極４をリード電極２に接合する場合、例えば、半田接合や合金接合などの金属接合を用いるようにしてもよく、ＡＣＦ（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  ＣｏｎｄｕｃｔｉｖｅＰａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよい。また、上述した実施形態では、リード端子２および突出電極４をストレート配列する方法について説明したが、例えば、リード端子２および突出電極４を千鳥状配列または放射状配列するようにしてもよい。
【００２１】
また、上述した実施形態では、ＣＯＦ（チップ・オン・フィルム）を例にとって説明したが、例えば、ＴＣＰ（テープ・キャリア、パッケージ）、ＣＯＧ（チップ・オン・グラス）、ＴＣＭ（テープキャリアモジュール）などのフェースダウン実装が行われる全ての半導体パッケージに適用するようにしてもよい。
また、上述した実施形態では、突出電極４の底面の幅がリード端子２の幅よりも大きい場合を例にとって説明したが、突出電極４の底面の幅がリード端子２の幅と同じでもよく、突出電極４の底面の幅はリード端子２の幅より小さくてもよい。また、突出電極４の先端は丸みを帯びていてもよい。
【００２２】
図２は、本発明の第２実施形態に係る突出電極の製造方法を示す断面図である。
図２（ａ）において、トランジスタなどの能動素子が形成された半導体基板１１には電極パッド１２が設けられ、半導体基板１１上には電極パッド１２が露出するようにして絶縁膜１３が形成されている。そして、例えば、無電解メッキ、スパッタまたは蒸着などにより、電極パッド１２を含む絶縁膜１３上にシード電極１４を形成する。なお、シード電極１４としては、例えば、ニッケルＮｉ、クロムＣｒ、チタンＴｉ、タングステンＷなどの導電材料を用いることができる。
【００２３】
次に、図２（ｂ）に示すように、シード電極１４が形成された半導体基板１１上にレジスト層１５を形成し、レジスト層１５の露光・現像を行うことにより、電極パッド１２上に配置された開口部１５ａをレジスト層１５に形成する。
次に、図２（ｃ）に示すように、シード電極１４をメッキリードとした電解メッキを行うことにより、シード電極１４に接続された突出電極１６を開口部１５ａ内に形成する。なお、突出電極１６としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕ、半田材などを用いることができる。
【００２４】
次に、図２（ｄ）に示すように、レジスト層１５を除去する。そして、突出電極１６が形成された半導体基板１１上にレジスト層１７を形成し、レジスト層１７の露光・現像を行うことにより、突出電極１６上に配置された開口部１７ａをレジスト層１７に形成する。なお、開口部１７ａの開口面積は、開口部１５ａの開口面積よりも小さくなるように設定することができる。
【００２５】
次に、図２（ｅ）に示すように、シード電極１４をメッキリードとした電解メッキを行うことにより、突出電極１６上に配置された突起部１８を開口部１７ａ内に形成する。なお、突起部１８としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕ、半田材などを用いることができる。
次に、図２（ｆ）に示すように、レジスト層１７を除去する。そして、突出電極１６をマスクとして、シード電極１４のエッチングを行うことにより、絶縁膜１３を露出させる。
【００２６】
これにより、電解メッキを用いることで突出電極１６の先端に突起部１８を設けることが可能となるとともに、レジスト層１７に形成される開口部１７ａの開口面積を調整することで、突起部１８の太さを容易に調整することが可能となる。このため、突起部１８が設けられた突出電極１６を複数の電極パッド１２上に一括して形成することが可能となり、製造工程の煩雑化を抑制しつつ、突出電極１６の狭ピッチ化に対応することが可能となるとともに、突出電極１６の接合精度を向上させることが可能となる。
【００２７】
なお、図２の実施形態では、電解メッキにより、突起部１８が設けられた突出電極１６を形成する方法について説明したが、無電解メッキにより、突起部１８が設けられた突出電極１６を形成するようにしてもよい。また、突起部１８は丸みを帯びていてもよい。
図３は、本発明の第３実施形態に係る突出電極の製造方法を示す断面図である。
【００２８】
図３（ａ）において、トランジスタなどの能動素子が形成された半導体基板２１には電極パッド２２が設けられ、半導体基板２１上には電極パッド２２が露出するようにして絶縁膜２３が形成されている。そして、銅Ｃｕなどからなる金属箔を絶縁膜２３上に貼り付けることにより、絶縁膜２３上に導電層２４を形成する。
【００２９】
次に、図３（ｂ）に示すように、導電層２４上にレジストを塗布する。そして導電層２４上に塗布されたレジストの露光・現像を行うことにより、電極パッド２２の位置に対応して配置されたレジスト層２５を導電層２４上に形成する。
次に、図３（ｃ）に示すように、レジスト層２５をマスクとして、導電層２４の等方性エッチングを行うことにより、絶縁膜２３の表面を露出させ、先端が先鋭化された突出電極２６を電極パッド２２上に形成する。なお、導電層２４の等方性エッチングとしては、ウエットエッチングまたはプラズマエッチングなどを用いることができる。そして、図３（ｄ）に示すように、突出電極２６上のレジスト層２５を除去する。
【００３０】
ここで、導電層２４の等方性エッチングを用いて絶縁膜２３の表面を露出させることにより、導電層２４の厚み方向におけるエッチング量を変化させることが可能となり、導電層２４の上面に近づくに従って横方向のエッチング量を増やすことが可能となる。このため、突出電極２６の先端を先鋭化させながら、突出電極２６を形成することが可能となり、製造工程の煩雑化を抑制しつつ、突出電極２６の狭ピッチ化に対応することが可能となるとともに、突出電極２６の接合精度を向上させることが可能となる。
【００３１】
なお、図３の実施形態では、金属箔を絶縁膜２３上に貼り付けることにより、絶縁膜２３上に導電層２４を形成する方法について説明したが、メッキなどの方法を用いることにより、絶縁膜２３上に導電層２４を形成するようにしてもよい。
図４は、本発明の第４実施形態に係る突出電極の製造方法を示す断面図である。
【００３２】
図４（ａ）において、トランジスタなどの能動素子が形成された半導体基板３１には電極パッド３２が設けられ、半導体基板３１上には電極パッド３２が露出するようにして絶縁膜３３が形成されている。
次に、図４（ｂ）に示すように、インクジェットヘッド３５を介し、導電性材料からなる液滴３６を電極パッド３２上に吐出させることで、先端が先鋭化された突出電極３４を電極パッド３２上に形成する。なお、液滴３６としては、例えば、ニッケルＮｉ、金Ａｕまたは銅Ｃｕなどの金属粉が溶媒に分散された金属スラリーあるいは金属ペーストなどを用いることができる。
【００３３】
これにより、液滴３６の吐出位置を制御することで、突出電極３４の形状を変化させることが可能となり、先端が先鋭化された突出電極３４を電極パッド３２上に容易に形成することが可能となる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体モジュールの概略構成を示す図。
【図２】第２実施形態に係る突出電極の製造方法を示す断面図。
【図３】第３実施形態に係る突出電極の製造方法を示す断面図。
【図４】第４実施形態に係る突出電極の製造方法を示す断面図。
【符号の説明】
１  フィルム基板、２  リード電極、３、１１、２１、３１  半導体チップ、４、４ａ、４ｂ、１６、２６、３４  突出電極、１２、２２、３２  電極パッド、１３、２３、３３  絶縁膜、１４  シード電極、１５、１７、２５  レジスト、１５ａ、１７ａ  開口部、１８  突起部、２４  導電層、３５  インクジェットヘッド、３６  液滴
【図１】
2004363176.tif 000003
【図２】
2004363176.tif 000004
【図３】
2004363176.tif 000005
【図４】
2004363176.tif 000006