(57)【要約】【課題】温度変化や設定電圧値のばらつきがもたらすデューティのばらつきを新たに回路を追加することなく抑える。【解決手段】ＰＷＭ制御によりスイッチングトランジスタをオン・オフして昇圧動作を行うＤＣ／ＤＣコンバータであって、出力電圧を分圧して得た検出電圧の基準電圧からの差を増幅して出力するアンプの出力電圧と、スイッチングトランジスタのデューティ比の上限値、並びにソフトスタート時間を決める電圧値を兼ね備えた電圧値のいずれか低い側の電圧と、三角波発生回路からの鋸歯状電圧とをコンパレータ３ｂで比較してパルスを生成し、このパルスでスイッチングトランジスタをスイッチング制御すると共に、三角波の生成とデューティ比の上限値の設定に、同じ基準電圧源１を用いる構成とし、三角波と同期したデューティ比の上限値の設定を行う。【選択図】　　　　図１
2004040859.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭ制御されたパルスによりスイッチング素子をオン・オフして入力電圧を昇圧するＤＣ／ＤＣコンバータであって、
出力電圧が分圧された電圧の基準電圧からの差を増幅して出力するアンプと、
鋸歯状信号を生成する三角波回路と、
上記パルスのデューティ比の上限値の設定およびソフトスタート時間の設定に用いられる信号を生成するＤＴＣ生成回路と、
該ＤＴＣ生成回路からの信号と上記三角波回路からの鋸歯状信号および上記アンプからの出力信号を入力として上記スイッチング素子をオン・オフ制御するパルスを生成するＰＷＭ制御回路と、
上記三角波回路と上記ＤＴＣ生成回路に接続され各々の回路に基準電圧を供給する基準電圧源と
を有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ／ＤＣコンバータであって、
上記ＤＴＣ生成回路は、
デューティ設定のための抵抗を外部に調節可能に有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
請求項１、もしくは、請求項２のいずれかに記載のＤＣ／ＤＣコンバータであって、
上記三角波回路を上記ＤＴＣ生成回路より早く立ち上げる手段を有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項４】
請求項１から請求項３のいずれかに記載のＤＣ／ＤＣコンバータであって、
立ちあがりシーケンスを必要とする多出力型のＤＣ／ＤＣコンバータであることを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＷＭ（Ｐｕｌｓｅ−Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御によりスイッチングトランジスタをオン・オフして昇圧動作を行うＤＣ／ＤＣコンバータに係わり、特に、パルスの最大デューティ比の変化を抑えて、電源投入時の誤動作を回避するのに好適な技術に関するものである。
【０００２】
【従来の技術】
ＤＣ／ＤＣコンバータでは、スイッチングトランジスタのオン・オフ期間の比率を可変して供給された電圧を調整したのち出力する動作を行うために、出力電圧を分圧して得た検出電圧の基準電圧からの差を増幅して出力するエラーアンプの出力電圧と、スイッチングトランジスタのデューティ比の上限値ならびにソフトスタート時間を決める電圧値を兼ね備えた電圧値のいずれか低い側の電圧と、鋸歯状電圧とを比較して、スイッチングトランジスタをスイッチング制御するＰＷＭ制御技術が用いられている。
【０００３】
図１３は、従来のＤＣ／ＤＣコンバータにおけるチョッパ方式の昇圧型スイッチングレギュレータの昇圧動作部分の基本構成例を示す説明図である。
【０００４】
このチョッパ方式の昇圧型スイッチングレギュレータにおいては、ＰＷＭ制御されたパルスＥＸＴにより、スイッチングトランジスタＮＭＯＳがＯＮ状態となった時に、入力電圧ＶＩＮからコイルＣｏｉｌにスイッチ電流が流れコイルにエネルギーが溜まり、また、スイッチングトランジスタＮＭＯＳがＯＦＦ状態になるとコイルＣｏｉｌに蓄積されているエネルギーが入力電圧ＶＩＮに重畳され、ダイオードＤｉｏｄｅにより整流した後、その出力をコンデンサＣＯＵＴによって平滑することによって昇圧動作を行う。
【０００５】
特に、昇圧ＰＷＭ方式のスイッチングレギュレータでは、最大のパルス幅を決めるために、出力パルスのデューティ比の制限用にデットタイムコントロール電圧（ＤＴＣ電圧）が設定されている。
【０００６】
図１４は、従来のＤＣ／ＤＣコンバータの第１の構成例を示す回路図であり、図１５は、従来のＤＣ／ＤＣコンバータの第２の構成例を示す回路図、図１６は、従来のＤＣ／ＤＣコンバータの第３の構成例を示す回路図、図１７は、従来のＤＣ／ＤＣコンバータの第４の構成例を示す回路図、図１８は、従来のＤＣ／ＤＣコンバータで発生する最大デューティのばらつきの状態を示す説明図である。
【０００７】
図１４に示すＤＣ／ＤＣコンバータが、代表的な昇圧ＤＣ／ＤＣコンバータの構成であり、出力電圧を抵抗Ｒａ，Ｒｂで分圧したフィードバック電圧ＶＦＢと基準電圧（Ｖｒｅｆ）をアンプＡａで比較し、その出力と、三角波発生回路１２で生成された三角波、および、基準電圧１１と抵抗Ｒｃ，ＲｄならびにコンデンサＣｂで生成されたソフトスタート機能を含むＤＴＣ電圧を、コンパレータＡｂで比較することで、デューティ幅を制御する。
【０００８】
デューティ幅が制御されたパルスＥＸＴは、論理素子Ｌａを介して、スイッチングトランジスタＴａに出力される。
【０００９】
ここでは端子ＳＳにソフトスタート設定用のコンデンサＣｂを接続することで、外部調整できる仕様になっている。
【００１０】
これに対して、図１５に示すＤＣ／ＤＣコンバータでは、各構成要素は図１４に示したＤＣ／ＤＣコンバータと同じであるが、外部に基準電圧端子を設けることにより最大デューティ、ソフトスタート時間を設定できる構成としている。
【００１１】
また、図１６では、反転機能を有する２出力型のＤＣ／ＤＣコンバータの構成例を示しており、昇圧、反転側のそれぞれに、スイッチング端子ＥＸＴ（１），ＥＸＴ（２）、アンプのフィードバック端子ＶＦＢ（１），ＶＦＢ（２）、、ソフトスタート時間設定用端子ＳＳ（１），（２）、反転側の基準電圧としての出力端子（ＶＲＥＦＯＵＴ）があり、各々の最大デューティは内部抵抗Ｒｃ，Ｒｄ，Ｒｅ，Ｒｆにより設定される。
【００１２】
また、図１７に示すＤＣ／ＤＣコンバータでは、図１６におけるＤＣ／ＤＣコンバートと同じ構成要素からなるが、外部端子ＤＴＣ（１），（２）を介して外部の抵抗Ｒｃ，Ｒｄ，Ｒｅ，ＲｆとコンデンサＣｂ，Ｃｃが接続された構成となっており、外部から最大デューティ、ソフトスタート時間を設定できる。
【００１３】
しかし、これらの従来のＤＣ／ＤＣコンバータでは、三角波発生回路１２とデューティ比制限回路が同期していないため、それぞれの温度変化、トリミング等による設定電圧値のばらつきにより、結果として最大のデューティ設定を制限するだけでなく、図１８に示すような、最大デューティのばらつきの要因となっていた。
【００１４】
このような問題に対する対策として、従来は、例えば、特開２０００−２１７３４０号公報に記載のような最大デューティ設定回路を設けることや、特開平１１−２１４９７１号公報に記載のように、三角波の立下りをデューティ設定に利用する回路が提案されている。しかし、これらの回路では、設定回路が別に必要でありコストアップの要因となってしまう。
【００１５】
【発明が解決しようとする課題】
解決しようとする問題点は、従来の技術では、温度変化や設定電圧値のばらつきがもたらすデューティのばらつきを新たに回路を追加することなく抑えることができない点である。
【００１６】
本発明の目的は、これら従来技術の課題を解決し、ＤＣ／ＤＣコンバータの性能の向上を低コストかつ省スペースで図ることである。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、ＰＷＭ制御されたパルスによりスイッチング素子をオン・オフして入力電圧を昇圧するＤＣ／ＤＣコンバータであって、出力電圧が分圧された電圧の基準電圧からの差を増幅して出力するアンプと、鋸歯状信号を生成する三角波回路と、パルスのデューティ比の上限値の設定およびソフトスタート時間の設定に用いられる信号を生成するＤＴＣ生成回路と、ＤＴＣ生成回路からの信号と三角波回路からの鋸歯状信号およびアンプからの出力信号を入力としてスイッチング素子をオン・オフ制御するパルスを生成するＰＷＭ制御回路と、三角波回路とＤＴＣ生成回路に接続され各々の回路に基準電圧を供給する基準電圧源とを有することを特徴とする。また、ＤＴＣ生成回路は、デューティ設定のための抵抗を外部に調節可能に有することを特徴とする。また、三角波回路をＤＴＣ生成回路より早く立ち上げる構成として、電源電圧の投入時における異常パルスの発生を防ぐことを特徴とする。また、立ちあがりシーケンスを必要とする多出力型のＤＣ／ＤＣコンバータであることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を、図面により詳細に説明する。
【００１９】
図１は、本発明に係わるＤＣ／ＤＣコンバータの第１の構成例を示すブロック図であり、図２は、図１におけるＤＣ／ＤＣコンバータでの最大デューティの変化を示す説明図、図３は、図１におけるＤＣ／ＤＣコンバータの動作例を示す説明図である。
【００２０】
図１に示すＤＣ／ＤＣコンバータは、従来技術として図１４で示したＤＣ／ＤＣコンバータと同様に、フィードバック電圧ＶＦＢと基準電圧（Ｖｒｅｆ）を比較して増幅出力するアンプ３ａと、三角波を生成するための三角波発生回路を構成するコンパレータ３ｃ，３ｄ、ＲＳラッチ７、定電流電源８ａ，８ｂ、インバータ９、コンデンサ１０ｂと、ソフトスタート機能を含むＤＴＣ信号を生成するためのＤＴＣ生成回路を構成する基準電圧源１と抵抗２ｄ，２ｅならびにコンデンサ１０ａと、これらのアンプ３ａの出力と三角波およびソフトスタート機能を含むＤＴＣ電圧を比較してデューティ幅を制御して出力するＰＷＭ生成回路としてのコンパレータ３ｂ、このデューティ幅が制御されたパルスＥＸＴの出力を低電圧誤動作防止信号（ＵＶＬＯ信号）に基づき制御する論理素子６を有し、ＩＣ外部にソフトスタート設定用のコンデンサ１０ａを置くことで、外部調整できる仕様になっている。
【００２１】
この図１に示すＤＣ／ＤＣコンバータの特徴としては、三角波の上限値および下限値を決める電圧（ＶＨ，ＶＬ）と、ＤＴＣ電圧を決める電圧を、同一の基準電圧源１からの抵抗分圧（抵抗２ａ，２ｂ，２ｃ）によりつくっているので、三角波と最大デューティが同期することになり、図２に示すように、最大デューティのばらつきを防ぐことができることである。
【００２２】
本例では、ＤＴＣレベルは、抵抗分割比をトリミングなどによって自由に可変することができる構成をとっている。
【００２３】
ところで、ＤＣ／ＤＣコンバータでは、一般に、ＵＶＬＯ解除信号での誤動作を防止するために、一定の遅延をもたしているＵＶＬＯ解除遅延信号を回路の起動信号として用いている。このＵＶＬＯ解除遅延信号によって、ＤＴＣ電圧に接続されているスイッチングトランジスタ５がオフされることで電圧が徐々に立ち上がりソフトスタート機能をした後、最大デューティを決める電圧値になる。
【００２４】
このような動作を図３に示す。ここで、三角波の上限下限を決める基準電圧はＵＶＬＯ解除信号によって制御されていないため、ＵＶＬＯ解除信号の前から立ち上がる。一方、ＤＴＣ電圧は、ＵＶＬＯ解除遅延信号後に立ちあがり、ソフトスタート期間の後、最大デューティを決める電圧値になる。
【００２５】
図４は、本発明に係わるＤＣ／ＤＣコンバータの第２の構成例を示すブロック図であり、図５は、図１におけるＤＣ／ＤＣコンバータの動作例を示す説明図、図６は、本発明に係わるＤＣ／ＤＣコンバータの第３の構成例を示すブロック図であり、図７は、図６におけるＤＣ／ＤＣコンバータの動作例を示す説明図である。
【００２６】
図４に示すＤＣ／ＤＣコンバータは、図１で示したＤＣ／ＤＣコンバータと同じ構成要素からなるが、ソフトスタート設定用のコンデンサ１０ａと共に抵抗２ｄ，２ｅをＩＣ外部に置き、外部調整できる仕様になっている。
【００２７】
このように、基準電圧端子を外部に出すことによって最大デューティ、ソフトスタート時間を外部にて自由に調整することが可能になっている。
【００２８】
また、基準電圧源をＵＶＬＯ解除遅延信号による制御で行う構成とし、このことにより、低電圧時に基準電圧を立ち下げ誤動作を防ぐことができる。
【００２９】
このような構成のＤＣ／ＤＣコンバータの動作は、図５に示すように、ＵＶＬＯ解除遅延信号の立ち上げ後に、三角波とＤＴＣ電圧が共に立ち上がる。
【００３０】
この図５において破線で囲まれたパルスは、ＵＶＬＯ解除遅延信号の立ち上がり時には、三角波のレベルとＤＴＣのレベルがゼロ近辺であり、コンパレータのオフセットなどが原因で発生されるものである。
【００３１】
これは、図１および図４で示す昇圧のみの単出力型ＤＣ／ＤＣコンバータでは問題とならないが、図８以降に示す、多出力型のＤＣ／ＤＣコンバータで出力にシーケンス動作が必要な場合には問題となる。
【００３２】
図６に示すＤＣ／ＤＣコンバータは、図４，５で説明したように、同時に起こるＵＶＬＯ解除遅延信号時でのパルスの発生を防ぐ構成となっており、図４におけるＤＣ／ＤＣコンバートの構成に対し、基準電圧源１の制御信号としてＵＶＬＯ解除信号を用いたことを特徴としている。
【００３３】
すなわち、図７に示すように、ＵＶＬＯ解除信号で制御される三角波信号はＵＶＬＯ解除と同時に立ち上がりはじめ、ＤＴＣ電圧が起動するＵＶＬＯ解除遅延信号の入力時には、三角波のレベルは、ＧＮＤ（接地）に対しコンパレータが十分比較しうる電圧になっている。これによって、図５での例に見られるＵＶＬＯ解除遅延信号入力時のパルス出力を防ぐことができる。
【００３４】
次に、図８から図１２を用いて、多出力型のＤＣ／ＤＣコンバータの例を説明する。
【００３５】
図８は、本発明に係わるＤＣ／ＤＣコンバータの第４の構成例を示すブロック図であり、図９は、図８におけるＤＣ／ＤＣコンバータの動作例を示す説明図、図１０は、本発明に係わるＤＣ／ＤＣコンバータの第５の構成例を示すブロック図であり、図１１は、図１０におけるＤＣ／ＤＣコンバータの動作例を示す説明図、図１２は、本発明に係わるＤＣ／ＤＣコンバータの第６の構成例を示すブロック図である。
【００３６】
図８に示すＤＣ／ＤＣコンバータは、図１６で示した従来の多出力型のＤＣ／ＤＣコンバータと同じ構成要素からなり、昇圧側として、アンプＡ１，コンパレータＡ３、抵抗Ｒ３，Ｒ４、スイッチングトランジスタＴ１、論理素子Ｌ１が設けられ、反転側として、アンプＡ２，コンパレータＡ４、抵抗Ｒ５，Ｒ６、スイッチングトランジスタＴ２、論理素子Ｌ２、および、反転側の基準電圧用のアンプＡ５、トランジスタＴ３，Ｔ４、抵抗Ｒ７，Ｒ８が設けられている。
【００３７】
この図８に示すＤＣ／ＤＣコンバータの、図１６で示した従来の多出力型のＤＣ／ＤＣコンバータとの異なる特徴は、反転電圧（ＶＯＵＴ２）の基準電圧（ＶＲＥＦＯＵＴ）信号を、アンプＡ５とトランジスタＴ３，Ｔ４および抵抗Ｒ７，Ｒ８を介してＵＶＬＯ解除信号により制御し、また、ソフトスタート機能を有するＤＴＣ電圧を、トランジスタＴ１を介してＵＶＬＯ解除遅延信号によってリセットを行っている点である。
【００３８】
これにより、図９に示すように、ＵＶＬＯ解除信号の入力時に、ＤＴＣ（１），（２）電圧をＧＮＤレベルに保つことができ、誤パルス発生を防ぐことができる。
【００３９】
また、図８のＤＣ／ＤＣコンバータにおいては、ＤＴＣ（１），（２）電圧を決める基準電圧回路１１から三角波の上限下限値（ＶＨ，ＶＬ）を決めることにより、最大デューティのばらつきを防いでいる。
【００４０】
図１０に示すＤＣ／ＤＣコンバータの、図８で示したＤＣ／ＤＣコンバータと異なる特徴としては、ＤＴＣ電圧および三角波の上限下限値（ＶＨ，ＶＬ）を決める基準電圧を、ＶＲＥＦＯＵＴ電圧から抵抗Ｒ９，１０により抵抗分割している点である。
【００４１】
このような構成とすることで、図８のＤＣ／ＤＣコンバータに設けていたい基準電圧回路１１を省くことができる。尚、ＤＴＣ電圧および三角波の上限下限値（ＶＨ，ＶＬ）を決める基準電圧は共通出力であり、最大デューティのばらつきを防ぐ効果は維持されている。
【００４２】
また、図１１で示すように、図８のＤＣ／ＤＣコンバータと同様に、ＤＴＣ電圧の立ち上がりは、ＵＶＬＯ解除遅延信号により決まっているので、ＵＶＬＯ解除信号の入力時に、ＤＴＣ（１），（２）電圧をＧＮＤレベルに保つことができ、誤パルス発生を防ぐことができる。
【００４３】
図１２に示すＤＣ／ＤＣコンバータの、図１０で示したＤＣ／ＤＣコンバータと異なる特徴としては、ＤＴＣ電圧を決める抵抗Ｒ３〜Ｒ６を外部調整可能にしている点である。これによって、最大デューティを自由に決めることができる。尚、その動作は、図１１で示した図１０のＤＣ／ＤＣコンバータのものと同様になる。
【００４４】
以上、図１〜図１２を用いて説明したように、本例では、スイッチングトランジスタ（Ｔ５，Ｔ６）のオン・オフ期間の比率を可変して供給された電圧を調整したのち出力するＤＣ／ＤＣコンバータであって、出力電圧を分圧して得た検出電圧の基準電圧からの差を増幅して出力するアンプ（Ａ１，Ａ２）と、このアンプ（Ａ１，Ａ２）の出力電圧とスイッチングトランジスタ（Ｔ５，Ｔ６）のデューティ比の上限値、並びにソフトスタート時間を決める電圧値を兼ね備えた電圧値のいずれか低い側の電圧と、三角波発生回路からの鋸歯状電圧とを比較して、スイッチングトランジスタ（Ｔ５，Ｔ６）をスイッチング制御するＰＷＭ制御回路と、低電圧誤動作防止機能（ＵＶＬＯ信号）を含むＤＣ／ＤＣコンバータにおいて、三角波と同期したデューティ比の上限値を設定する電圧を用いる構成としている。
【００４５】
例えば、図１４の従来の技術で示すような、ＰＷＭ制御されたパルスによりスイッチングトランジスタＴａをオン・オフして入力電源ＶＩＮからの入力電圧を昇圧するＤＣ／ＤＣコンバータで、出力電圧が抵抗Ｒａ，Ｒｂで分圧された電圧ＶＦＢの基準電圧Ｖｒｅｆからの差を増幅して出力するアンプＡａと、鋸歯状信号を生成する三角波回路１２と、パルスのデューティ比の上限値の設定およびソフトスタート時間の設定に用いられる信号を生成する（基準電圧１１、コンデンサＣｂ、抵抗Ｒｃ，Ｒｄからなる）ＤＴＣ生成回路と、このＤＴＣ生成回路からの信号と三角波回路１２からの鋸歯状信号およびアンプＡａからの出力信号を入力としてスイッチングトランジスタＴａをオン・オフ制御するパルスを生成するアンプＡｂからなるＰＷＭ制御回路とを有するＤＣ／ＤＣコンバータに対して、図１で示すように、三角波回路１２とＤＴＣ生成回路に接続され各々の回路に基準電圧を供給する基準電圧源１を設けた構成とする。
【００４６】
このように、三角波の上限下限値を決める電圧と最大デューティを決める電圧を同じ基準電圧源より抵抗分割する構成とすることにより、温度変化、設定電圧値のばらつきによるデューティのばらつきを防ぐことができ、また、多出力のＤＣ／ＤＣコンバータにおいてもデューティのばらつきを抑えかつ電源投入時の誤動作を防止することができる。
【００４７】
尚、デューティ比を設定する回路として、例えば、デューティ設定のための抵抗（２ｄ，２ｅ、Ｒ３〜Ｒ６）を外部にて調節可能な構成とする。
【００４８】
また、電源電圧の投入時に異常なパルス発生を防ぐために、基準電圧源１の制御信号としてＵＶＬＯ解除信号を用いることで、三角波回路をＤＴＣ生成回路より早く立ち上げる構成として、ＵＶＬＯ解除信号で制御される三角波信号をＵＶＬＯ解除と同時に立ち上げ、ＤＴＣ電圧が起動するＵＶＬＯ解除遅延信号の入力時には、三角波のレベルが、ＧＮＤ（接地）に対しコンパレータが十分比較しうる電圧になっている状態とする。
【００４９】
尚、本発明は、図１〜図１２を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【００５０】
【発明の効果】
本発明によれば、温度変化や、トリミング等による設定電圧値のずれなどがもたらすデューティのばらつきを、新たに回路を追加することなく抑えることができ、また、多チャンネルのＤＣ／ＤＣコンバータにおいても、シーケンスの誤動作となる電源投入時の誤パルスを同時に防ぐことが実現でき、ＤＣ／ＤＣコンバータの性能の向上を、低コストに、かつ、省スペースで実現することが可能である。
【図面の簡単な説明】
【図１】本発明に係わるＤＣ／ＤＣコンバータの第１の構成例を示すブロック図である。
【図２】図１におけるＤＣ／ＤＣコンバータでの最大デューティの変化を示す説明図である。
【図３】図１におけるＤＣ／ＤＣコンバータの動作例を示す説明図である。
【図４】本発明に係わるＤＣ／ＤＣコンバータの第２の構成例を示すブロック図である。
【図５】図１におけるＤＣ／ＤＣコンバータの動作例を示す説明図である。
【図６】本発明に係わるＤＣ／ＤＣコンバータの第３の構成例を示すブロック図である。
【図７】図６におけるＤＣ／ＤＣコンバータの動作例を示す説明図である。
【図８】本発明に係わるＤＣ／ＤＣコンバータの第４の構成例を示すブロック図である。
【図９】図８におけるＤＣ／ＤＣコンバータの動作例を示す説明図である。
【図１０】本発明に係わるＤＣ／ＤＣコンバータの第５の構成例を示すブロック図である。
【図１１】図１０におけるＤＣ／ＤＣコンバータの動作例を示す説明図である。
【図１２】本発明に係わるＤＣ／ＤＣコンバータの第６の構成例を示すブロック図である。
【図１３】従来のＤＣ／ＤＣコンバータにおけるチョッパ方式の昇圧型スイッチングレギュレータの昇圧動作部分の基本構成例を示す説明図である。
【図１４】従来のＤＣ／ＤＣコンバータの第１の構成例を示す回路図である。
【図１５】従来のＤＣ／ＤＣコンバータの第２の構成例を示す回路図である。
【図１６】従来のＤＣ／ＤＣコンバータの第３の構成例を示す回路図である。
【図１７】従来のＤＣ／ＤＣコンバータの第４の構成例を示す回路図である。
【図１８】従来のＤＣ／ＤＣコンバータで発生する最大デューティのばらつきの状態を示す説明図である。
【符号の説明】
１：基準電圧源、２ａ〜２ｅ：抵抗、３ａ：アンプ、３ｂ〜３ｄ：コンパレータ、４，４ａ：ＩＣ外部、５：スイッチングトランジスタ、６：論理素子、７：ＲＳラッチ、８ａ，８ｂ：定電流源、９：インバータ、１０ａ，１０ｂ：コンデンサ、１１：基準電圧回路、１２：三角波発生回路、Ａ１，Ａ２、Ａ５：アンプ、Ａ３〜Ａ４：コンパレータ、Ｃ１〜Ｃ４：コンデンサ、Ｃｏｉｌ（１），（２）：コイル、Ｄ１，Ｄ２：ダイオード、Ｌ１，Ｌ２：論理素子、Ｒ１〜Ｒ１０：抵抗、Ｔ１〜Ｔ６：スイッチングトランジスタ、ＶＩＮ：入力電源、Ａａ，Ａｃ，Ａｅ：アンプ、Ａｂ，Ａｄ：コンパレータ、Ｃａ〜Ｃｄ：コンデンサ、Ｃｏｉｌ：コイル、Ｄａ，Ｄｂ：ダイオード、Ｌａ，Ｌｂ：論理素子、Ｒａ〜Ｒｊ：抵抗、Ｔａ：スイッチングトランジスタ。
【図１】
2004040859.tif 000003
【図２】
2004040859.tif 000004
【図３】
2004040859.tif 000005
【図４】
2004040859.tif 000006
【図５】
2004040859.tif 000007
【図６】
2004040859.tif 000008
【図７】
2004040859.tif 000009
【図８】
2004040859.tif 000010
【図９】
2004040859.tif 000011
【図１０】
2004040859.tif 000012
【図１１】
2004040859.tif 000013
【図１２】
2004040859.tif 000014
【図１３】
2004040859.tif 000015
【図１４】
2004040859.tif 000016
【図１５】
2004040859.tif 000017
【図１６】
2004040859.tif 000018
【図１７】
2004040859.tif 000019
【図１８】
2004040859.tif 000020