(57)【要約】【課題】バックライトからの直接光によって光センサ素子が余分な電流を発生することを防止する。【解決手段】光センサ素子４１のＰ型低濃度不純物領域１３６に対するバックライト４からの直接光が光センサ素子４１のゲート電極１５６で遮光されるようにゲート電極１５６の形状を形成する。また、Ｎ型低濃度不純物領域１３７に対するバックライト４からの直接光が光センサ素子４１のＮ型電極１７９によって遮光されるようにＮ型電極１７９の形状を形成する。【選択図】図４
2004140338.tif 000002
【特許請求の範囲】
【請求項１】
　透明基板上に形成された半導体層に異なる濃度で不純物が注入された高濃度不純物領域および低濃度不純物領域と、
　前記低濃度不純物領域を遮光可能な形状に形成された電極と、
　を有することを特徴とする光センサ素子。
【請求項２】
　前記電極は、ゲート電極、Ｐ型電極、Ｎ型電極のうちの少なくとも１つによって形成されることを特徴とする請求項１記載の光センサ素子。
【請求項３】
　前記半導体層は、Ｐ型高濃度不純物領域、Ｐ型低濃度不純物領域、Ｎ型低濃度不純物領域、Ｎ型高濃度不純物領域をこの順に隣接して備え、
　前記電極は、前記Ｐ型低濃度不純物領域および前記Ｎ型低濃度不純物領域を遮光可能な形状であることを特徴とする請求項１又は２記載の光センサ素子。
【請求項４】
　透明基板上にスイッチング素子の半導体層および光センサ素子の半導体層を形成する工程と、
　前記半導体層に不純物の濃度が異なる高濃度不純物領域と低濃度不純物領域を形成する工程と、
　当該半導体層が形成された透明基板上に絶縁膜を介して合金膜を形成する工程と、
　前記合金膜を前記スイッチング素子の電極および前記光センサ素子の電極が形作られるようにエッチングし、その際に光センサ素子の電極を光センサ素子の低濃度不純物領域が遮光される形状にエッチングする工程と、
　を有することを特徴とする光センサ素子の製造方法。
【請求項５】
　前記合金膜をエッチングする工程は、前記光センサ素子のゲート電極を形成するものであって、当該光センサ素子のゲート電極を光センサ素子の低濃度不純物領域が遮光される形状とすることを特徴とする請求項４記載の光センサ素子の製造方法。
【請求項６】
　前記合金膜をエッチングする工程は、前記光センサ素子のＰ型電極とＮ型電極を形成するものであって、前記Ｐ型電極又は前記Ｎ型電極の少なくとも一方を前記光センサ素子の低濃度不純物領域が遮光される形状とすることを特徴とする請求項４記載の光センサ素子の製造方法。
【請求項７】
　画素がマトリクス状に形成された第１透明基板と、
　第１透明基板に対向して配置された第２透明基板と、
　第１透明基板と第２透明基板との間隙に配置された表示層と、
　第２透明基板の第１透明基板との反対側に配置されたバックライトと、
　前記画素毎に設けられたスイッチング素子と、
　前記スイッチング素子の半導体層と同層の半導体層に不純物が異なる濃度で注入された高濃度不純物領域および低濃度不純物領域を備え、前記低濃度不純物領域に対する前記バックライトからの直接光を遮光する形状に形成された電極を備えた光センサ素子と、
　を有することを特徴とする平面表示装置。
【請求項８】
　前記光センサ素子の電極は、ゲート電極、Ｐ型電極、Ｎ型電極のうちの少なくとも１つによって形成されることを特徴とする請求項７記載の平面表示装置。
【請求項９】
　前記光センサ素子の半導体層は、Ｐ型高濃度不純物領域、Ｐ型低濃度不純物領域、Ｎ型低濃度不純物領域、Ｎ型高濃度不純物領域をこの順に隣接して備え、
　前記光センサ素子の電極は、前記Ｐ型低濃度不純物領域および前記Ｎ型低濃度不純物領域を遮光可能な形状であることを特徴とする請求項７又は８記載の平面表示装置。
【請求項１０】
　第１透明基板上にスイッチング素子の半導体層および光センサ素子の半導体層を形成する工程と、
　前記半導体層に不純物の濃度が異なる高濃度不純物領域と低濃度不純物領域を形成する工程と、
　当該半導体層が形成された透明基板上に絶縁膜を介して合金膜を形成する工程と、
　前記合金膜を前記スイッチング素子の電極および前記光センサ素子の電極が形作られるようにエッチングし、その際に光センサ素子の電極を光センサ素子の低濃度不純物領域が遮光される形状にエッチングする工程と、
　第１透明基板と第２透明基板とを対向して配置し、その間隙に表示層を形成する工程と、
　第２透明基板の第１透明基板との反対側にバックライトを配置する工程と、
　を有することを特徴とする平面表示装置の製造方法。
【請求項１１】
　前記合金膜をエッチングする工程は、前記光センサ素子のゲート電極を形成するものであって、当該光センサ素子のゲート電極を光センサ素子の低濃度不純物領域が遮光される形状とすることを特徴とする請求項１０記載の平面表示装置の製造方法。
【請求項１２】
　前記合金膜をエッチングする工程は、前記光センサ素子のＰ型電極とＮ型電極を形成するものであって、前記Ｐ型電極又は前記Ｎ型電極の少なくとも一方を前記光センサ素子の低濃度不純物領域が遮光される形状とすることを特徴とする請求項１０記載の平面表示装置の製造方法。
【請求項１３】
　透明基板上に形成された半導体層に異なる濃度で不純物が注入された高濃度不純物領域および低濃度不純物領域と、
　前記高濃度不純物領域に接続するように設けられた電極と、
　前記電極の上層部分と同層に前記電極と同一の金属材料で形成された前記低濃度不純物領域を遮光するための遮光層と、
　を有することを特徴とする光センサ素子。
【請求項１４】
　前記高濃度不純物領域の前記電極への引出線の幅が、当該高濃度不純物領域が前記低濃度不純物領域と接する部分の幅よりも狭いことを特徴とする請求項１３記載の光センサ素子。
【請求項１５】
　前記半導体層は、Ｐ型高濃度不純物領域、Ｐ型低濃度不純物領域、Ｎ型低濃度不純物領域、Ｎ型高濃度不純物領域をこの順に隣接して備え、
　前記遮光層は、前記Ｐ型低濃度不純物領域および前記Ｎ型低濃度不純物領域を遮光可能な形状であることを特徴とする請求項１３又は１４記載の光センサ素子。
【請求項１６】
　透明基板上にスイッチング素子の半導体層および光センサ素子の半導体層を形成する工程と、
　前記半導体層に不純物の濃度が異なる高濃度不純物領域と低濃度不純物領域を形成する工程と、
　当該半導体層が形成された透明基板上に絶縁膜を介して合金膜を形成する工程と、
　前記合金膜を前記スイッチング素子の電極、前記光センサ素子の電極および遮光層が形作られるようにエッチングし、その際に光センサ素子の遮光層を光センサ素子の低濃度不純物領域が遮光される形状にエッチングする工程と、
　を有することを特徴とする光センサ素子の製造方法。
【請求項１７】
　前記光センサ素子の半導体層に高濃度不純物領域を形成する際には、当該高濃度不純物領域の前記光センサ素子の電極への引出線の幅が、当該高濃度不純物領域が前記光センサ素子の低濃度不純物領域と接する部分の幅よりも狭くなるようにすることを特徴とする請求項１６記載の光センサ素子の製造方法。
【請求項１８】
　画素がマトリクス状に形成された第１透明基板と、
　第１透明基板に対向して配置された第２透明基板と、
　第１透明基板と第２透明基板との間隙に配置された表示層と、
　第２透明基板の第１透明基板との反対側に配置されたバックライトと、
　前記画素毎に設けられたスイッチング素子と、
　前記スイッチング素子の半導体層と同層の半導体層に不純物が異なる濃度で注入された高濃度不純物領域および低濃度不純物領域、前記高濃度不純物領域に接続するように設けられた電極、前記電極の上層部分と同層に前記電極と同一の金属材料で形成された前記低濃度不純物領域を遮光するための遮光層を備えた光センサ素子と、
　を有することを特徴とする平面表示装置。
【請求項１９】
　前記高濃度不純物領域の前記電極への引出線の幅が、当該高濃度不純物領域が前記低濃度不純物領域と接する部分の幅よりも狭いことを特徴とする請求項１８記載の平面表示装置。
【請求項２０】
　前記光センサ素子の半導体層は、Ｐ型高濃度不純物領域、Ｐ型低濃度不純物領域、Ｎ型低濃度不純物領域、Ｎ型高濃度不純物領域をこの順に隣接して備え、
　前記遮光層は、前記Ｐ型低濃度不純物領域および前記Ｎ型低濃度不純物領域を遮光可能な形状であることを特徴とする請求項１８又は１９記載の平面表示装置。
【請求項２１】
　第１透明基板上にスイッチング素子の半導体層および光センサ素子の半導体層を形成する工程と、
　前記半導体層に不純物の濃度が異なる高濃度不純物領域と低濃度不純物領域を形成する工程と、
　当該半導体層が形成された透明基板上に絶縁膜を介して合金膜を形成する工程と、
　前記合金膜を前記スイッチング素子の電極、前記光センサ素子の電極および遮光層が形作られるようにエッチングし、その際に光センサ素子の遮光層を光センサ素子の低濃度不純物領域が遮光される形状にエッチングする工程と、
　第１透明基板と第２透明基板とを対向して配置し、その間隙に表示層を形成する工程と、
　第２透明基板の第１透明基板との反対側にバックライトを配置する工程と、
　を有することを特徴とする平面表示装置の製造方法。
【請求項２２】
　前記光センサ素子の半導体層に高濃度不純物領域を形成する際には、当該高濃度不純物領域の前記光センサ素子の電極への引出線の幅が、当該高濃度不純物領域が前記光センサ素子の低濃度不純物領域と接する部分の幅よりも狭くなるようにすることを特徴とする請求項２１記載の平面表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　　本発明は、画面入力機能の実現に用いられる光センサ素子、これを用いた平面表示装置、光センサ素子を製造する方法、平面表示装置を製造する方法に関する。
【背景技術】
【０００２】
　近年、液晶などを用いた平面表示装置は、薄型軽量、低消費電力という大きな利点があることから、パーソナルコンピュータや携帯電話などの表示画面として広く用いられている。さらに、タッチパネルやペン入力といった画面入力機能を備えることで、その用途の拡大が進んでおり、画面入力機能の実現に用いられる光センサ素子の開発が盛んになってきている（例えば特許文献１参照）。しかしながら、画面入力機能を備えるためには、そのための部品を追加することとなり、コストが上がってしまうこととなる。
【０００３】
　従来、各画素毎に配置されたスイッチング素子を駆動するための駆動回路は、スイッチング素子が集積された透明基板に対して、外付け部品として構成されていたが、この駆動回路を透明基板上に取り込み可能とする技術が開発された。これと同様にして、画面入力機能に必要な部品を透明基板上に取り込むことにより、トータルコストを抑えることができる。
【特許文献１】特許第２９５９６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　しかしながら、画面入力機能に必要な部品に光センサ素子を用いることとし、光センサ素子を透明基板上に取り込んだ場合には、次のような問題がある。
【０００５】
　この場合の平面表示装置では、内部のバックライトが照射し、画面前に配置された検出対象物で反射された光を光センサ素子で効率良く受けることができるようにするため、光センサ素子をバックライトと画面との間に配置することが必要である。
【０００６】
　ところが、このような配置関係にした場合には、光センサ素子に検出対象物で反射した光の他に、バックライトが照射した光が直接入射することとなる。バックライトから光センサ素子に直接入射した光は、検出対象物で反射した光とは関係なく光センサ素子に電流を発生させることとなり、検出対象物で反射した光の強度を検知する感度を低下させる要因となる。
【０００７】
　本発明は、上記に鑑みてなされたものであり、その目的とするところは、バックライトからの直接光によって光センサ素子が余分な電流を発生することを防止し得る光センサ素子、およびこれを用いた平面表示装置を提供することにある。
【０００８】
　本発明の別の目的は、この光センサ素子の製造方法、平面液晶装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
　第１の本発明に係る光センサ素子は、透明基板上に形成された半導体層に異なる濃度で不純物が注入された高濃度不純物領域および低濃度不純物領域と、前記低濃度不純物領域を遮光可能な形状に形成された電極と、を有することを特徴とする。
【００１０】
　本発明にあっては、光センサ素子の低濃度不純物領域に対する光が、光センサ素子の電極によって遮光されるように光センサ素子の電極の形状を形成したことで、光センサ素子が余分な電流を発生することを防止している。
【００１１】
　ここで、前記電極は、ゲート電極、Ｐ型電極、Ｎ型電極のうちの少なくとも１つによって形成されることを特徴とする。
【００１２】
　前記半導体層は、Ｐ型高濃度不純物領域、Ｐ型低濃度不純物領域、Ｎ型低濃度不純物領域、Ｎ型高濃度不純物領域をこの順に隣接して備え、前記電極は、前記Ｐ型低濃度不純物領域および前記Ｎ型低濃度不純物領域を遮光可能な形状であることを特徴とする。
【００１３】
　第２の本発明に係る光センサ素子の製造方法は、透明基板上にスイッチング素子の半導体層および光センサ素子の半導体層を形成する工程と、前記半導体層に不純物の濃度が異なる高濃度不純物領域と低濃度不純物領域を形成する工程と、当該半導体層が形成された透明基板上に絶縁膜を介して合金膜を形成する工程と、前記合金膜を前記スイッチング素子の電極および前記光センサ素子の電極が形作られるようにエッチングし、その際に光センサ素子の電極を光センサ素子の低濃度不純物領域が遮光される形状にエッチングする工程と、を有することを特徴とする。
【００１４】
　本発明にあっては、合金膜をエッチングしてスイッチング素子の電極および光センサ素子の電極を形作る際に、光センサ素子の電極が光センサ素子の低濃度不純物領域を遮光する形状となるようにしたことで、余分な電流の発生を防止した光センサ素子をスイッチング素子と同一の製造工程で形成できるようにしている。
【００１５】
　ここで、前記合金膜をエッチングする工程は、前記光センサ素子のゲート電極を形成するものであって、当該光センサ素子のゲート電極を光センサ素子の低濃度不純物領域が遮光される形状とすることを特徴とする。
【００１６】
　前記合金膜をエッチングする工程は、前記光センサ素子のＰ型電極とＮ型電極を形成するものであって、前記Ｐ型電極又は前記Ｎ型電極の少なくとも一方を前記光センサ素子の低濃度不純物領域が遮光される形状とすることを特徴とする。
【００１７】
　第３の本発明に係る平面表示装置は、画素がマトリクス状に形成された第１透明基板と、第１透明基板に対向して配置された第２透明基板と、第１透明基板と第２透明基板との間隙に配置された表示層と、第２透明基板の第１透明基板との反対側に配置されたバックライトと、前記画素毎に設けられたスイッチング素子と、前記スイッチング素子の半導体層と同層の半導体層に不純物が異なる濃度で注入された高濃度不純物領域および低濃度不純物領域を備え、前記低濃度不純物領域に対する前記バックライトからの直接光を遮光する形状に形成された電極を備えた光センサ素子と、を有することを特徴とする。
【００１８】
　ここで、前記光センサ素子の電極は、ゲート電極、Ｐ型電極、Ｎ型電極のうちの少なくとも１つによって形成されることを特徴とする。
【００１９】
　前記光センサ素子の半導体層は、Ｐ型高濃度不純物領域、Ｐ型低濃度不純物領域、Ｎ型低濃度不純物領域、Ｎ型高濃度不純物領域をこの順に隣接して備え、前記光センサ素子の電極は、前記Ｐ型低濃度不純物領域および前記Ｎ型低濃度不純物領域を遮光可能な形状であることを特徴とする。
【００２０】
　第４の本発明に係る平面表示装置の製造方法は、第１透明基板上にスイッチング素子の半導体層および光センサ素子の半導体層を形成する工程と、前記半導体層に不純物の濃度が異なる高濃度不純物領域と低濃度不純物領域を形成する工程と、当該半導体層が形成された透明基板上に絶縁膜を介して合金膜を形成する工程と、前記合金膜を前記スイッチング素子の電極および前記光センサ素子の電極が形作られるようにエッチングし、その際に光センサ素子の電極を光センサ素子の低濃度不純物領域が遮光される形状にエッチングする工程と、第１透明基板と第２透明基板とを対向して配置し、その間隙に表示層を形成する工程と、第２透明基板の第１透明基板との反対側にバックライトを配置する工程と、を有することを特徴とする。
【００２１】
　ここで、前記合金膜をエッチングする工程は、前記光センサ素子のゲート電極を形成するものであって、当該光センサ素子のゲート電極を光センサ素子の低濃度不純物領域が遮光される形状とすることを特徴とする。
【００２２】
　前記合金膜をエッチングする工程は、前記光センサ素子のＰ型電極とＮ型電極を形成するものであって、前記Ｐ型電極又は前記Ｎ型電極の少なくとも一方を前記光センサ素子の低濃度不純物領域が遮光される形状とすることを特徴とする。
【００２３】
　第５の本発明に係る光センサ素子は、透明基板上に形成された半導体層に異なる濃度で不純物が注入された高濃度不純物領域および低濃度不純物領域と、前記高濃度不純物領域に接続するように設けられた電極と、前記電極の上層部分と同層に前記電極と同一の金属材料で形成された前記低濃度不純物領域を遮光するための遮光層と、を有することを特徴とする。
【００２４】
　本発明にあっては、電極の上層部分と同層に低濃度不純物領域を遮光するための遮光層を形成したことで、遮光層によって受光時に主として電流を発生する低濃度不純物領域を遮光して、光センサ素子が余分な電流を発生することを防止するようにしている。
【００２５】
　また、電極の上層部分と同層に電極と同一の金属材料により遮光層を形成することで、電極を形成する際に遮光層を形成するようにして、製造工程を増加させることなく遮光層を形成できるようにしている。
【００２６】
　前記高濃度不純物領域の前記電極への引出線の幅は、当該高濃度不純物領域が前記低濃度不純物領域と接する部分の幅よりも狭いことを特徴とする。
【００２７】
　本発明にあっては、高濃度不純物領域の電極への引出線の幅を、高濃度不純物領域が低濃度不純物領域と接する部分の幅よりも狭くすることで、遮光層の形成に際して高濃度不純物領域の面積の増加を抑制して開口率の低下を防止するようにしている。
【００２８】
　前記半導体層は、Ｐ型高濃度不純物領域、Ｐ型低濃度不純物領域、Ｎ型低濃度不純物領域、Ｎ型高濃度不純物領域をこの順に隣接して備え、前記遮光層は、前記Ｐ型低濃度不純物領域および前記Ｎ型低濃度不純物領域を遮光可能な形状であることを特徴とする。
【００２９】
　第６の本発明に係る光センサ素子の製造方法は、透明基板上にスイッチング素子の半導体層および光センサ素子の半導体層を形成する工程と、前記半導体層に不純物の濃度が異なる高濃度不純物領域と低濃度不純物領域を形成する工程と、当該半導体層が形成された透明基板上に絶縁膜を介して合金膜を形成する工程と、前記合金膜を前記スイッチング素子の電極、前記光センサ素子の電極および遮光層が形作られるようにエッチングし、その際に光センサ素子の遮光層を光センサ素子の低濃度不純物領域が遮光される形状にエッチングする工程と、を有することを特徴とする。
【００３０】
　本発明にあっては、合金膜をスイッチング素子の電極、光センサ素子の電極および低濃度不純物領域を遮光可能な遮光層が形作られるようにエッチングすることで、光センサ素子の電極と遮光層を同一の工程で形成するようにして、製造工程を増加させることなく遮光層を形成できるようにしている。
【００３１】
　また、スイッチング素子の電極を形成する際に光センサ素子の電極を形成することで、余分な電流の発生を防止した光センサ素子をスイッチング素子と同一の製造工程で形成できるようにしている。
【００３２】
　ここで、前記光センサ素子の半導体層に高濃度不純物領域を形成する際には、当該高濃度不純物領域の前記光センサ素子の電極への引出線の幅が、当該高濃度不純物領域が前記光センサ素子の低濃度不純物領域と接する部分の幅よりも狭くなるようにすることを特徴とする。
【００３３】
　第７の本発明に係る平面表示装置は、画素がマトリクス状に形成された第１透明基板と、第１透明基板に対向して配置された第２透明基板と、第１透明基板と第２透明基板との間隙に配置された表示層と、第２透明基板の第１透明基板との反対側に配置されたバックライトと、前記画素毎に設けられたスイッチング素子と、前記スイッチング素子の半導体層と同層の半導体層に不純物が異なる濃度で注入された高濃度不純物領域および低濃度不純物領域、前記高濃度不純物領域に接続するように設けられた電極、前記電極の上層部分と同層に前記電極と同一の金属材料で形成された前記低濃度不純物領域を遮光するための遮光層を備えた光センサ素子と、を有することを特徴とする。
【００３４】
　ここで、前記高濃度不純物領域の前記電極への引出線の幅は、当該高濃度不純物領域が前記低濃度不純物領域と接する部分の幅よりも狭いことを特徴とする。
【００３５】
　第８の本発明に係る平面表示装置の製造方法は、第１透明基板上にスイッチング素子の半導体層および光センサ素子の半導体層を形成する工程と、前記半導体層に不純物の濃度が異なる高濃度不純物領域と低濃度不純物領域を形成する工程と、当該半導体層が形成された透明基板上に絶縁膜を介して合金膜を形成する工程と、前記合金膜を前記スイッチング素子の電極、前記光センサ素子の電極および遮光層が形作られるようにエッチングし、その際に光センサ素子の遮光層を光センサ素子の低濃度不純物領域が遮光される形状にエッチングする工程と、第１透明基板と第２透明基板とを対向して配置し、その間隙に表示層を形成する工程と、第２透明基板の第１透明基板との反対側にバックライトを配置する工程と、を有することを特徴とする。
【００３６】
　ここで、前記光センサ素子の半導体層に高濃度不純物領域を形成する際には、当該高濃度不純物領域の前記電極への引出線の幅を、当該高濃度不純物領域が前記低濃度不純物領域と接する部分の幅よりも狭くなるようにすることを特徴とする。
【発明の効果】
【００３７】
　第１，第５の本発明に係る光センサ素子、第３，第７の本発明に係る平面表示装置によれば、光センサ素子が余分な電流を発生することを防止することができ、高い精度で画像入力を行うことができる。
【００３８】
　第２，第６の本発明に係る光センサ素子の製造方法、第４，第８の本発明に係る平面表示装置の製造方法によれば、余分な電流の発生を防止した光センサ素子をスイッチング素子と同一の製造工程で形成することができ、トータルコストを抑えることができる。
【発明を実施するための最良の形態】
【００３９】
　以下、本発明の実施の形態について図面を用いて説明する。
【００４０】
　［第１の実施の形態］
　図１は、一実施の形態における平面表示装置の全体的な概略構成を示す平面図である。ここでは、一例として表示層を液晶で形成した平面表示装置について説明する。走査線駆動回路１１、信号線駆動回路１２、画素部１３が、第１透明基板（以下「アレイ基板」という）１上に同一の製造プロセスにより一体的に形成される。走査線駆動回路１１からの走査線Ｙ１〜Ｙｎ（以下、総称して「Ｙ」という）と信号線駆動回路１２からの信号線Ｓ１〜Ｓｍ（以下、総称して「Ｓ」という）は、画素部１３上で交差するように配線される。各交差部には画素１４が配置され、複数の画素１４がアレイ基板１上にマトリクス状に配置される。本平面表示装置は、各画素１４毎にスイッチング素子を配置したアクティブマトリクス型である。ここでは、スイッチング素子の一例として薄膜トランジスタ（以下「画素トランジスタ」という）を用いる。
【００４１】
　図２は、画素１４の構成を示す平面図である。同図では、信号線Ｓ１とＳ２、および走査線Ｙ１とＹ２により囲まれた領域に形成された画素を示している。同図に示すように、画素１４は、画素トランジスタ１０、補助容量２０、受光部４５、画素電極６０を備えた構成である。受光部４５は、受光量に応じて電流を発生する光センサ素子４１と、光センサ素子４１で発生した電流を所定の電気信号に変換する電気信号変換回路４２を備えた構成である。ここでは、光センサ素子４１としてゲート制御型のダイオードを用いる。
【００４２】
　画素トランジスタ１０のゲート電極は走査線Ｙ２に接続され、ドレイン電極は信号線Ｓ１に接続され、ソース電極は補助容量２０の一方の端子に接続される。補助容量２０の他方の端子には走査線Ｙに平行に配置された補助容量線７０が接続される。補助容量２０には補助容量線７０を通じて電力が供給される。受光部４５には、信号線Ｓ１，Ｓ２、制御線４３、電源線４４が接続される。
【００４３】
　画素トランジスタ１０は、走査線駆動回路１１から走査線Ｙを通じて供給される走査信号によりオン／オフ制御され、信号線駆動回路１２から信号線Ｓを通じて映像信号が供給され、オン時に映像信号を画素電極６０に書き込む。
【００４４】
　受光部４５では、制御線４３を通じて供給される制御信号によって光センサ素子４１が制御され、受光により発生した電流信号を信号線Ｓへ出力する。
【００４５】
　図３は、本平面表示装置の概略的な構成を示す断面図である。アレイ基板１は、ガラス基板１００上に画素毎に光センサ素子４１が配置され、その全面が透明有機膜１９０によって覆われる。アレイ基板１の透明有機膜１９０側にアレイ基板１と対向するように第２透明基板（以下「対向基板」という）２が配置され、アレイ基板１と対向基板２との間隙に表示層として液晶３が配置される。アレイ基板１の液晶３との反対側の面に偏光板４４０が貼り付けられ、対向基板２の液晶３との反対側の面に偏光板４５０が貼り付けられる。さらに、対向基板２のアレイ基板１との反対側にはバックライト４が対向して配置される。アレイ基板１の偏光板４４０は、平面表示装置の画面に相当する部分であり、画面入力に用いられる検出対象物４６０が偏光板４４０に対向して配置される。
【００４６】
　このような構成の平面表示装置においては、光センサ素子４１に、バックライト４から出力され検出対象物４６０で反射した光が照射する他に、バックライト４からの直接光が照射することとなる。本実施の形態では、光センサ素子４１の電極によって、バックライト４からの直接光を遮光する構成とする。以下、この構成について具体的に説明する。
【００４７】
　図４は、本平面表示装置の断面を詳細に示す断面図である。アレイ基板１上に、画素トランジスタ１０、補助容量２０、Ｐ型トランジスタ８０、Ｎ型トランジスタ９０、光センサ素子４１等が形成される。画素トランジスタ１０、補助容量２０、光センサ素子４１は画素毎に形成される。Ｐ型トランジスタ８０やＮ型トランジスタ９０は走査線駆動回路１１や信号線駆動回路１２を形成する薄膜トランジスタである。
【００４８】
　ガラス基板１００上に形成されたアンダーコート層１１０の上に、画素トランジスタ１０の半導体層５０、補助容量２０の半導体層１２６、Ｐ型トランジスタ８０の半導体層５１、Ｎ型トランジスタ９０の半導体層５２、光センサ素子４１の半導体層５３がそれぞれ形成される。画素トランジスタ１０の半導体層５０は、ドレイン領域１２１、低濃度不純物領域１２２、チャネル領域１２３、低濃度不純物領域１２４、ソース領域１２５がこの順に隣接して形成される。光センサ素子４１の半導体層５３は、Ｐ型高濃度不純物領域１３５、Ｐ型低濃度不純物領域１３６、Ｎ型低濃度不純物領域１３７、Ｎ型高濃度不純物領域１３８がこの順に隣接して形成される。
【００４９】
　各半導体層が形成されたアンダーコート層１１０の上全面にゲート絶縁膜１４０が形成される。ゲート絶縁膜１４０の上に画素トランジスタ１０のゲート電極１５１、補助容量２０の補助容量線用電極１５２、Ｐ型トランジスタ８０のゲート電極１５４、Ｎ型トランジスタ９０のゲート電極１５５、光センサ素子４１のゲート電極１５６がそれぞれ形成される。ゲート電極１５６は、Ｐ型低濃度不純物領域１３６に対するバックライト４からの直接光を遮光する形状に形成される。
【００５０】
　各ゲート電極が形成されたゲート絶縁膜１４０の上全面に層間絶縁膜１６０が形成される。層間絶縁膜１６０とゲート絶縁膜１４０には各半導体層に至るコンタクトホールが形成され、このコンタクトホールの部分に電極が形成される。画素トランジスタ１０についていえば、ドレイン電極１７１がドレイン領域１２１に接続され、ソース電極１７２がソース領域１２５に接続される。光センサ素子４１では、Ｐ型電極１７８がＰ型高濃度不純物領域１３５に接続され、Ｎ型電極１７９がＮ型高濃度不純物領域１３８に接続される。ここで、Ｎ型電極１７９は、Ｎ型低濃度不純物領域１３７に対するバックライト４からの直接光を遮光する形状に形成される。
【００５１】
　このように、本実施の形態では、光センサ素子４１の電極によって、Ｐ型低濃度不純物領域１３６とＮ型低濃度不純物領域１３７に対するバックライト４からの直接光を遮光する構成になっている。これは、不純物の濃度が異なる高濃度不純物領域と低濃度不純物領域を備えた光センサ素子では、受光時に主に低濃度不純物領域において電流が発生するという知見を実験によって得たことによるものである。
【００５２】
　次に、本光センサ素子とこれを用いた平面表示装置の製造方法について図４を用いて説明する。アレイ基板１の製造は以下の工程による。まず、ガラス基板１００上にプラズマＣＶＤ（Chemical Vapor Deposit）法により、酸化シリコンからなるアンダーコート層１１０を形成する。その上に非晶質シリコン膜を５０［nm］程度形成する。イオンドーピング法により、非晶質シリコン膜に、加速電圧１０［keV］、ドーズ量４×１０１１[atoms/cm2]でＢ２Ｈ６／Ｈ２を注入することによって、ボロンを低濃度注入する。
【００５３】
　エキシマレーザアニール（ＥＬＡ）法により、非晶質シリコン膜を多結晶化し、フォトリソグラフィ工程によりエッチングすることによって、画素トランジスタ１０の半導体層５０、補助容量２０の半導体層１２６、Ｐ型トランジスタ８０の半導体層５１、Ｎ型トランジスタ９０の半導体層５２、光センサ素子４１の半導体層５３の原型をそれぞれ形成する。プラズマＣＶＤ法により、その全面に酸化シリコンからなるゲート絶縁膜１４０を８０［nm］程度形成する。
【００５４】
　次に、所定の形状にパターニングしたレジスト膜をマスクとして用いて、画素トランジスタ１０の半導体層５０、補助容量２０の半導体層１２６、Ｎ型トランジスタ９０の半導体層５２、光センサ素子４１の半導体層５３のそれぞれの所定領域に、加速電圧５０［keV］、ドーズ量２×１０１５[atoms/cm2]でＰＨ３／Ｈ２を注入することにより、リンを高濃度注入する。これにより、画素トランジスタ１０のドレイン領域１２１およびソース領域１２５、Ｎ型トランジスタ９０のドレイン領域１３０およびソース領域１３４、光センサ素子４１のＮ型高濃度不純物領域１３８を形成する。
【００５５】
　レジスト膜を除去し、ゲート絶縁膜１４０の上全面にスパッタ法により合金膜を３００［nm］程度形成する。合金膜にはＭｏＷを用いる。フォトリソグラフィ工程により合金膜を所定の形状にパターニングした後、この合金膜をマスクとして用いてＰ型トランジスタ８０の半導体層５１、光センサ素子４１の半導体層５３に、加速電圧４４［keV］、ドーズ量１×１０１５[atoms/cm2]でＢ２Ｈ６／Ｈ２を注入することによりボロンを高濃度注入する。これにより、Ｐ型トランジスタ８０のドレイン領域１２７およびソース領域１２９、光センサ素子４１のＰ型高濃度不純物領域１３５を形成する。
【００５６】
　合金膜を所定の形状にさらにパターニングすることにより、画素トランジスタ１０のゲート電極１５１、補助容量２０の補助容量線用電極１５２、Ｐ型トランジスタ８０のゲート電極１５４、Ｎ型トランジスタ９０のゲート電極１５５、光センサ素子４１のゲート電極１５６を形成する。ここでは、光センサ素子４１のゲート電極１５６によって、バックライト４から照射された直接光が、光センサ素子４１のＰ型低濃度不純物領域１３６に対して遮光されるように、ゲート電極１５６を形成する部分の合金膜のパターンを予め定めておくようにする。
【００５７】
　各ゲート電極をマスクとして用いて画素トランジスタ１０の半導体層５０、Ｎ型トランジスタ９０の半導体層５２、光センサ素子４１の半導体層５３に、加速電圧５０［keV］、ドーズ量４×１０１3[atoms/cm2]でＰＨ３／Ｈ２を注入することによりリンを低濃度注入する。これにより、画素トランジスタ１０の低濃度不純物領域１２２および低濃度不純物領域１２４、Ｎ型トランジスタ９０の低濃度不純物領域１３１および低濃度不純物領域１３３、光センサ素子４１のＮ型低濃度不純物領域１３７を形成する。
【００５８】
　この段階で、各半導体層でボロンを低濃度注入しただけの領域は、画素トランジスタ１０のチャネル領域１２３、Ｐ型トランジスタ８０のチャネル領域１２８、Ｎ型トランジスタ９０のチャネル領域１３２、光センサ素子４１のＰ型低濃度不純物領域１３６をそれぞれ形成することとなる。この後、約６００［℃］で１時間程度のアニール処理を行うことにより、注入した不純物を活性化させる。
【００５９】
　続いて、ゲート絶縁膜１４０の上全面にプラズマＣＶＤ法により酸化シリコンからなる層間絶縁膜１６０を６６０［nm］程度形成する。このゲート絶縁膜１４０に対し、フォトエッチング法により、画素トランジスタ１０のドレイン領域１２１とソース領域１２５のそれぞれに至るコンタクトホール、補助容量２０の半導体層１２６へ至るコンタクトホール、Ｐ型トランジスタ８０のドレイン領域１２７とソース領域のそれぞれに至るコンタクトホール、Ｎ型トランジスタ９０のドレイン領域１３０とソース領域１３４のそれぞれに至るコンタクトホール、光センサ素子４１のＰ型高濃度不純物領域１３５とＮ型高濃度不純物領域１３８にそれぞれ至るコンタクトホールを形成する。
【００６０】
　このゲート絶縁膜１４０の上全面にスパッタ法によりＭｏ合金、ＡｌＮｄ合金、Ｍｏ合金をそれぞれ１５［nm］、６００［nm］、５０［nm］程度被着する。これらの合金をフォトエッチング法により所定の形状にパターニングすることによって、画素トランジスタ１０のドレイン電極１７１およびソース電極１７２、Ｐ型トランジスタ８０のドレイン電極１７４およびソース電極１７５、Ｎ型トランジスタ９０のドレイン電極１７６およびソース電極１７７、光センサ素子４１のＰ型電極１７８およびＮ型電極１７９を形成する。ここでは、光センサ素子４１のＮ型電極１７９によって、バックライト４からの直接光が光センサ素子４１のＮ型低濃度不純物領域１３７に対して遮光されるように、Ｎ型電極１７９を形成する部分の合金のパターンを予め定めておくようにする。
【００６１】
　このようにゲート電極、ドレイン電極、ソース電極を形成することによって、同時に各種配線が行われる。画素トランジスタ１０についていえば、ゲート電極１５１は画素トランジスタ１０を走査線Ｙへ接続する配線を形成し、ドレイン電極１７１はドレイン領域１２１と信号線Ｓとを接続する配線を形成し、ソース電極１７２はソース領域１２５と補助容量２０の半導体層１２６とを接続する配線を形成する。Ｐ型トランジスタおよびＮ型トランジスタについては、ドレイン電極１７４および１７６、ソース電極１７５および１７７は、走査線駆動回路１１では走査線Ｙへの配線を形成し、信号線駆動回路１２では信号線Ｓへの配線を形成する。光センサ素子４１については、ゲート電極１５６は制御線４３への配線を形成し、Ｐ型電極１７８はＰ型高濃度不純物領域１３５と信号線Ｓを接続するための配線を形成し、Ｎ型電極１７９はＮ型高濃度不純物領域１３８と信号線Ｓを接続するための配線を形成する。
【００６２】
　各種配線が形成された層間絶縁膜１６０の上全面にプラズマＣＶＤ法により窒化シリコンからなる保護絶縁膜１８０を形成し、フォトエッチング法により保護絶縁膜１８０に画素トランジスタ１０のソース電極１７２へ至るコンタクトホールを形成する。保護絶縁膜１８０の上全面に透明有機膜１９０を２［μｍ］程度塗布し、透明有機膜１９０に画素トランジスタ１０のソース電極１７２に至るコンタクトホールを形成する。透明有機膜１９０の所定領域にスパッタ法により酸化インジウム薄膜（Indium Tin Oxide:ＩＴＯ）を１００［nm］程度形成し、フォトエッチング法により所定の形状にパターニングすることによって、画素電極６０を形成する。
【００６３】
　画素電極６０を形成した透明有機膜１９０の上全面に低温キュア型のポリイミドを塗布し、ラビング処理を行うことによって配向膜２１０を形成する。以上の工程によりアレイ基板１を製造する。
【００６４】
　対向基板２の製造では、まずガラス基板４００の上全面に顔料が分散された赤、緑、青の３色の着色層４１０をそれぞれストライプ状に形成する。着色層４１０上全面にスパッタ法によりＩＴＯを１００［nm］程度形成することによって、対向電極４２０を形成する。この上全面にポリイミドを塗布し、ラビング処理を行うことによって配向膜４３０を形成する。以上の工程により対向基板２を製造する。
【００６５】
　続いて、アレイ基板１と対向基板２とをセル化し、アレイ基板１の配向膜２１０と対向基板２の配向膜４３０とが向かい合うようにアレイ基板１と対向基板２とを対向配置し、その間隙に液晶３を注入して封止する。アレイ基板１のガラス基板１００の外側に偏光板４４０を貼り付け、対向基板２のガラス基板４００の外側に偏光板４５０を貼り付ける。対向基板２のアレイ基板１との反対側にバックライト４を配置する。以上の工程により平面表示装置を製造する。
【００６６】
　図５は、光センサ素子の電極による遮光が有る場合と無い場合とで比較したときの光検出感度を示すグラフである。光検出感度の指標としては、検出対象物４６０として白色用紙を用いたときに光センサ素子４１で流れる電流と、黒色用紙を用いたときに流れる電流との比、電流（白用紙）／電流（黒用紙）とした。図５に示すように、遮光が無い場合は電流比が２．７〜３．６と低いのに対し、遮光が有る場合は電流比が８．３〜１６と高くなっており、受光感度が向上することが確認された。
【００６７】
　したがって、本実施の形態によれば、光センサ素子４１のＰ型低濃度不純物領域１３６に対するバックライト４からの直接光が光センサ素子４１のゲート電極１５６で遮光されるようにゲート電極１５６の形状を形成したことで、受光時に主として電流を発生する低濃度不純物領域が遮光されるので、バックライト４からの直接光によって光センサ素子４１が余分な電流を発生することを防止することができる。また、Ｎ型低濃度不純物領域１３７に対するバックライト４からの直接光が光センサ素子４１のＮ型電極１７９によって遮光されるようにＮ型電極１７９の形状を形成するようにしたことで、同様に光センサ素子４１が余分な電流を発生することを防止することができる。
【００６８】
　また、本実施の形態によれば、合金膜をエッチングして画素トランジスタ１０の電極、光センサ素子４１の電極等を所定のパターンに従って形成する際に、光センサ素子４１の電極が光センサ素子４１の低濃度不純物領域を遮光する形状となるように予めパターンを定めておくようにしたことで、低濃度不純物領域に対するバックライト４からの直接光を電極で遮光するようにした光センサ素子４１を画素トランジスタ１０と同一の製造工程でアレイ基板１上に形成することができ、トータルコストを抑えることができる。
【００６９】
　なお、本実施の形態においては、光センサ素子４１の半導体層５３を、Ｐ型高濃度不純物領域１３５、Ｐ型低濃度不純物領域１３６、Ｎ型低濃度不純物領域１３７、Ｎ型高濃度不純物領域１３８がこの順に隣接した構成としたが、これに限られるものではない。例えば、Ｐ型高濃度不純物領域、Ｐ型低濃度不純物領域、Ｎ型高濃度不純物領域をこの順に隣接させた構成としてもよい。この場合には、Ｐ型低濃度不純物領域が光センサ素子の電極によって遮光される構成とする。
【００７０】
　［第２の実施の形態］
　本実施の形態における平面表示装置の基本的な構成は、図１乃至図３を用いて説明したものと同様であり、図４を用いて説明した光センサ素子の構成が異なっているだけであるので、ここでは重複した説明は省略し、光センサ素子についてだけ説明する。
【００７１】
　本実施の形態の光センサ素子１４１は、図６の断面図に示すように、Ｐ型高濃度不純物領域１３５に接続するように形成されたＰ型電極１７８の上層部分およびＮ型高濃度不純物領域１３８に接続するように形成されたＮ型電極１７９の上層部分と同層に、これらの電極１７８、１７９と同一の金属材料により、Ｐ型低濃度不純物領域１３６およびＮ型低濃度不純物領域１３７を遮光するための遮光層１８１を形成した構成である。図４では、これらＰ型電極１７８の上層部分、Ｎ型電極１７９の上層部分、遮光層１８１が、層間絶縁膜１６０の上の層に形成された状態を示している。この遮光層１８１は、Ｐ型電極１７８、Ｎ型電極１７９を形成するときに同時に形成される。
【００７２】
　本光センサ素子１４１は、遮光層１８１により、受光時に主として電流を発生する低濃度不純物領域に対するバックライト４からの直接光を遮光するようにしている。なお、その他、図４と同一物には同一の符号を付すものとする。
【００７３】
　比較例１の光センサ素子２４１は、図７の断面図に示すように、Ｐ型電極１７８、Ｎ型電極１７９とは異なる層に遮光層２８１を形成した構成である。図７では、Ｐ型電極の上層部分およびＮ型電極の上層部分が層間絶縁膜１６０の上の層に形成され、遮光層２８１が保護絶縁膜１８０の上の層に形成された状態を示している。比較例１の光センサ素子２４１では、遮光層２８１を保護絶縁膜１８０の上に独立して形成する工程が必要である。
【００７４】
　これに対し、本光センサ素子１４１では、Ｐ型電極１７８の上層部分およびＮ型電極１７９の上層部分と同層に、これらのＰ型電極１７８、Ｎ型電極１７９と同一の金属材料により遮光層１８１を形成したことで、Ｐ型電極１７８、Ｎ型電極１７９を形成するときに遮光層１８１を同時に形成するようにして、製造工程数を削減できるようにしている。
【００７５】
　ところで、Ｐ型低濃度不純物領域１３６およびＮ型低濃度不純物領域１３７を遮光可能に遮光層１８１をＰ型電極１７８およびＮ型電極１７９と同層に形成するためには、Ｐ型電極１７８とＮ型電極１７９の間に遮光層１８１を形成できるだけの間隔が必要である。このため、この間隔の分だけＰ型高濃度不純物領域１３５およびＮ型高濃度不純物領域１３８の面積が拡大し、開口率の低下を招くこととなる。これにより、平面表示装置の画像表示機能としては透過光量が減少するため表示特性が劣化し、また、画面入力機能としては光電流量が低下するため光センサ素子の特性が劣化する。
【００７６】
　そこで、本光センサ素子１４１では、図８の平面図に示すように、Ｐ型高濃度不純物領域１３５のＰ型電極１７８への引出線の幅Δ１を、Ｐ型高濃度不純物領域１３５がＰ型低濃度不純物領域１３６と接する部分の幅Δ２よりも狭くするとともに、Ｎ型高濃度不純物領域１３８のＮ型電極１７９への引出線の幅を、Ｎ型高濃度不純物領域１３８がＮ型低濃度不純物領域１３７と接する部分の幅よりも狭くした構成とする。なお、図８では、半導体層、Ｐ型電極１７８、Ｎ型電極１７９だけを示しており、その他の遮光層１８１、ゲート電極１５６といったものは省略して示してある。
【００７７】
　本光センサ素子１４１では、このような構成とすることで、Ｐ型高濃度不純物領域１３５のＰ型電極１７８への引出線を、Ｐ型高濃度不純物領域１３５がＰ型低濃度不純物領域１３６と接する部分の幅Δ２を維持したまま延出した場合よりも、Ｐ型高濃度不純物領域１３５の面積を小さくして開口率を上げるようにしている。
【００７８】
　また、Ｎ型高濃度不純物領域１３８についても、同様にＮ型高濃度不純物領域１３８のＮ型電極１７９への引出線の幅を、Ｎ型高濃度不純物領域１３８がＮ型低濃度不純物領域１３７と接する部分の幅よりも狭くすることで、Ｎ型高濃度不純物領域１３８の面積を小さくして開口率を上げるようにする。
【００７９】
　本光センサ素子１４１をこのような構成としたのは、光センサ素子の半導体層においては低濃度不純物領域の抵抗値が高濃度不純物領域の抵抗値の約１０万倍であり、高濃度不純物領域の電極への引出線の幅を狭くしても、半導体層としての抵抗値にはほとんど変化はなく、光センサ素子の特性に影響はないという知見を実験により得たことによるものである。
【００８０】
　また、図８に代えて図９の平面図に示すように、光センサ素子におけるＰ型高濃度不純物領域１３５のＰ型電極１７８への複数の引出線の幅Δ１の和が、Ｐ型高濃度不純物領域１３５がＰ型低濃度不純物領域１３６と接する部分の幅Δ２よりも狭くなるようにするとともに、Ｎ型高濃度不純物領域１３８のＮ型電極１７９への複数の引出線の幅の和が、Ｎ型高濃度不純物領域１３８がＮ型低濃度不純物領域１３７と接する部分の幅よりも狭くなるように構成してもよい。
【００８１】
　図１０の平面図に示すように、比較例２の光センサ素子は、Ｐ型高濃度不純物領域１３５のＰ型電極１７８への引出線を、Ｐ型高濃度不純物領域１３５がＰ型低濃度不純物領域１３６と接する部分の幅Δ２を維持したまま延出するとともに、Ｎ型高濃度不純物領域１３８のＮ型電極１７９への引出線を、Ｎ型高濃度不純物領域１３８がＮ型低濃度不純物領域１３７と接する部分の幅を維持したまま延出した構成である。
【００８２】
　図９に示す光センサ素子は、図１０に示す比較例２の光センサ素子に対して、高濃度不純物領域の面積が小さく開口率が高くなっており、これにより、遮光層１８１を形成することによる透過光量の減少および光電流量の低下を防ぐようにしている。
【００８３】
　次に、本光センサ素子とこれを用いた平面表示装置の製造方法について、光センサ素子については図６を用い、その他の部分については図４を用いて説明する。
【００８４】
　アレイ基板１の製造は以下の工程による。まず、ガラス基板１００上にプラズマＣＶＤ法により、酸化シリコンからなるアンダーコート層１１０を形成する。その上に非晶質シリコン膜を５０［nm］程度形成する。イオンドーピング法により、非晶質シリコン膜に、加速電圧１０［keV］、ドーズ量４×１０１１[atoms/cm2]でＢ２Ｈ６／Ｈ２を注入することによって、ボロンを低濃度注入する。
【００８５】
　続いてエキシマレーザアニール（ＥＬＡ）法により、非晶質シリコン膜を多結晶化し、フォトリソグラフィ工程によりエッチングすることによって、画素トランジスタ１０の半導体層５０、補助容量２０の半導体層１２６、Ｐ型トランジスタ８０の半導体層５１、Ｎ型トランジスタ９０の半導体層５２、光センサ素子１４１の半導体層１５３の原型をそれぞれ形成する。プラズマＣＶＤ法により、その全面に酸化シリコンからなるゲート絶縁膜１４０を８０［nm］程度形成する。
【００８６】
　次に、所定の形状にパターニングしたレジスト膜をマスクとして用いて、画素トランジスタ１０の半導体層５０、補助容量２０の半導体層１２６、Ｎ型トランジスタ９０の半導体層５２、光センサ素子１４１の半導体層１５３のそれぞれの所定領域に、加速電圧５０［keV］、ドーズ量２×１０１５[atoms/cm2]でＰＨ３／Ｈ２を注入することにより、リンを高濃度注入する。これにより、画素トランジスタ１０のドレイン領域１２１およびソース領域１２５、Ｎ型トランジスタ９０のドレイン領域１３０およびソース領域１３４、光センサ素子１４１のＮ型高濃度不純物領域１３８を形成する。この際、Ｎ型高濃度不純物領域１３８のＮ型電極１７９への引出線の幅が、Ｎ型高濃度不純物領域１３８がＮ型低濃度不純物領域１３７と接する部分の幅よりも狭くなるようにする。
【００８７】
　次に、レジスト膜を除去し、ゲート絶縁膜１４０の上全面にスパッタ法により合金膜を３００［nm］程度形成する。合金膜にはＭｏＷを用いる。フォトリソグラフィ工程により合金膜を所定の形状にパターニングした後、この合金膜をマスクとして用いてＰ型トランジスタ８０の半導体層５１、光センサ素子１４１の半導体層１５３に、加速電圧４４［keV］、ドーズ量１×１０１５[atoms/cm2]でＢ２Ｈ６／Ｈ２を注入することによりボロンを高濃度注入する。これにより、Ｐ型トランジスタ８０のドレイン領域１２７およびソース領域１２９、光センサ素子１４１のＰ型高濃度不純物領域１３５を形成する。この際、Ｐ型高濃度不純物領域１３５のＰ型電極１７８への引出線の幅を、Ｐ型高濃度不純物領域１３５がＰ型低濃度不純物領域１３６と接する部分の幅よりも狭くなるようにする。
【００８８】
　合金膜を所定の形状にさらにパターニングすることにより、画素トランジスタ１０のゲート電極１５１、補助容量２０の補助容量線用電極１５２、Ｐ型トランジスタ８０のゲート電極１５４、Ｎ型トランジスタ９０のゲート電極１５５、光センサ素子１４１のゲート電極１５６を形成する。ここでは、光センサ素子１４１のゲート電極１５６によって、バックライト４から照射された直接光が、光センサ素子１４１のＰ型低濃度不純物領域１３６に対して遮光されるように、ゲート電極１５６を形成する部分の合金膜のパターンを予め定めておくようにする。
【００８９】
　各ゲート電極をマスクとして用いて画素トランジスタ１０の半導体層５０、Ｎ型トランジスタ９０の半導体層５２、光センサ素子１４１の半導体層１５３に、加速電圧５０［keV］、ドーズ量４×１０１3[atoms/cm2]でＰＨ３／Ｈ２を注入することによりリンを低濃度注入する。これにより、画素トランジスタ１０の低濃度不純物領域１２２および低濃度不純物領域１２４、Ｎ型トランジスタ９０の低濃度不純物領域１３１および低濃度不純物領域１３３、光センサ素子１４１のＮ型低濃度不純物領域１３７を形成する。
【００９０】
　この段階で、各半導体層でボロンを低濃度注入しただけの領域は、画素トランジスタ１０のチャネル領域１２３、Ｐ型トランジスタ８０のチャネル領域１２８、Ｎ型トランジスタ９０のチャネル領域１３２、光センサ素子１４１のＰ型低濃度不純物領域１３６をそれぞれ形成することとなる。この後、約６００［℃］で１時間程度のアニール処理を行うことにより、注入した不純物を活性化させる。
【００９１】
　続いて、ゲート絶縁膜１４０の上全面にプラズマＣＶＤ法により酸化シリコンからなる層間絶縁膜１６０を６６０［nm］程度形成する。層間絶縁膜１６０およびゲート絶縁膜１４０に対し、フォトエッチング法により、画素トランジスタ１０のドレイン領域１２１とソース領域１２５のそれぞれに至るコンタクトホール、補助容量２０の半導体層１２６へ至るコンタクトホール、Ｐ型トランジスタ８０のドレイン領域１２７とソース領域のそれぞれに至るコンタクトホール、Ｎ型トランジスタ９０のドレイン領域１３０とソース領域１３４のそれぞれに至るコンタクトホール、光センサ素子１４１のＰ型高濃度不純物領域１３５とＮ型高濃度不純物領域１３８にそれぞれ至るコンタクトホールを形成する。
【００９２】
　層間絶縁膜１６０の上全面にスパッタ法によりＭｏ合金、ＡｌＮｄ合金、Ｍｏ合金をそれぞれ１５［nm］、６００［nm］、５０［nm］程度被着する。この際、層間絶縁膜１６０およびゲート絶縁膜１４０のコンタクトホールが空けられた部分にこれら合金が流れ込むようにする。そして、これら合金をフォトエッチング法により所定の形状にパターニングすることによって、画素トランジスタ１０のドレイン電極１７１およびソース電極１７２、Ｐ型トランジスタ８０のドレイン電極１７４およびソース電極１７５、Ｎ型トランジスタ９０のドレイン電極１７６およびソース電極１７７、光センサ素子１４１のＰ型電極１７８、Ｎ型電極１７９、遮光層１８１を形成する。遮光層１８１は、Ｐ型低濃度不純物領域１３６およびＮ型低濃度不純物領域１３７を遮光可能な形状とする。
【００９３】
　ゲート電極、ドレイン電極、ソース電極を形成する際に同時に各種配線が行われる。画素トランジスタ１０についていえば、ゲート電極１５１は画素トランジスタ１０を走査線Ｙへ接続する配線を形成し、ドレイン電極１７１はドレイン領域１２１と信号線Ｓとを接続する配線を形成し、ソース電極１７２はソース領域１２５と補助容量２０の半導体層１２６とを接続する配線を形成する。Ｐ型トランジスタおよびＮ型トランジスタについては、ドレイン電極１７４および１７６、ソース電極１７５および１７７は、走査線駆動回路１１では走査線Ｙへの配線を形成し、信号線駆動回路１２では信号線Ｓへの配線を形成する。光センサ素子１４１については、ゲート電極１５６は制御線４３への配線を形成し、Ｐ型電極１７８はＰ型高濃度不純物領域１３５と信号線Ｓを接続するための配線を形成し、Ｎ型電極１７９はＮ型高濃度不純物領域１３８と信号線Ｓを接続するための配線を形成する。
【００９４】
　続いて、各種配線が形成された層間絶縁膜１６０の上全面にプラズマＣＶＤ法により窒化シリコンからなる保護絶縁膜１８０を形成し、フォトエッチング法により保護絶縁膜１８０に画素トランジスタ１０のソース電極１７２へ至るコンタクトホールを形成する。保護絶縁膜１８０の上全面に透明有機膜１９０を２［μｍ］程度塗布し、透明有機膜１９０に画素トランジスタ１０のソース電極１７２に至るコンタクトホールを形成する。透明有機膜１９０の所定領域にスパッタ法により酸化インジウム薄膜（Indium Tin Oxide:ＩＴＯ）を１００［nm］程度形成し、フォトエッチング法により所定の形状にパターニングすることによって、画素電極６０を形成する。
【００９５】
　画素電極６０を形成した透明有機膜１９０の上全面に低温キュア型のポリイミドを塗布し、ラビング処理を行うことによって配向膜２１０を形成する。以上の工程によりアレイ基板１を製造する。
【００９６】
　対向基板２の製造では、まずガラス基板４００の上全面に顔料が分散された赤、緑、青の３色の着色層４１０をそれぞれストライプ状に形成する。着色層４１０上全面にスパッタ法によりＩＴＯを１００［nm］程度形成することによって、対向電極４２０を形成する。この上全面にポリイミドを塗布し、ラビング処理を行うことによって配向膜４３０を形成する。以上の工程により対向基板２を製造する。
【００９７】
　続いて、アレイ基板１と対向基板２とをセル化し、アレイ基板１の配向膜２１０と対向基板２の配向膜４３０とが向かい合うようにアレイ基板１と対向基板２とを対向配置し、その間隙に液晶３を注入して封止する。アレイ基板１のガラス基板１００の外側に偏光板４４０を貼り付け、対向基板２のガラス基板４００の外側に偏光板４５０を貼り付ける。対向基板２のアレイ基板１との反対側にバックライト４を配置する。以上の工程により平面表示装置を製造する。
【００９８】
　したがって、本実施の形態によれば、Ｐ型電極１７８の上層部分およびＮ型電極１７９の上層部分と同層に、Ｐ型低濃度不純物領域１３６およびＮ型低濃度不純物領域１３７を遮光するための遮光層１８１を形成したことで、遮光層１８１によって受光時に主として電流を発生する低濃度不純物領域１３６、１３７が遮光されるので、バックライト４からの直接光によって光センサ素子１４１が余分な電流を発生することを防止することができる。
【００９９】
　本実施の形態によれば、Ｐ型電極１７８の上層部分およびＮ型電極１７９の上層部分と同層に、これらＰ型電極１７８、Ｎ型電極１７９と同一の金属材料により遮光層１８１を形成することで、Ｐ型電極１７８、Ｎ型電極１７９を形成するときに遮光層１８１を同時に形成することができ、製造工程を増加させることなく遮光層１８１を形成することができる。
【０１００】
　本実施の形態によれば、Ｐ型高濃度不純物領域１３５のＰ型電極１７８への引出線の幅Δ１を、Ｐ型高濃度不純物領域１３５がＰ型低濃度不純物領域１３６と接する部分の幅Δ２よりも狭くするとともに、Ｎ型高濃度不純物領域１３８のＮ型電極１７９への引出線の幅を、Ｎ型高濃度不純物領域１３８がＮ型低濃度不純物領域１３７と接する部分の幅よりも狭くすることで、遮光層１８１の形成に際してＰ型高濃度不純物領域１３５とＮ型高濃度不純物領域１３８の面積増加が抑制されるので開口率の低下を防止することができる。
【０１０１】
　これにより、平面表示装置の表示機能としては、透過光量の減少を防止でき、もって良好な表示特性を得ることができる。また、画面入力機能としては、光電流量の低下を防止でき、良好な光センサ特性を得ることができる。
【０１０２】
　なお、本実施の形態では、光センサ素子１４１のゲート電極１５６について低濃度不純物領域１３６を遮光可能な形状としたが、Ｐ型低濃度不純物領域１３６は遮光層１８１により遮光されるようになっているので、ゲート電極１５６は、必ずしもＰ型低濃度不純物領域１３６を遮光可能な形状としなくてもよい。
【０１０３】
　また、光センサ素子１４１のゲート電極１５６を低濃度不純物領域１３６の遮光が可能な形状にする一方で、遮光層１８１をＮ型低濃度不純物領域１３７だけの遮光が可能な形状としてもよい。あるいは、遮光層１８１をＰ型低濃度不純物領域１３６だけの遮光が可能な形状にし、Ｎ型電極１７９の上層部分をＮ型低濃度不純物領域１３７の遮光が可能な形状にしてもよい。すなわち、第１の実施の形態で説明したように電極を低濃度不純物領域の遮光が可能な形状にすることと、本実施の形態のように各電極と同層に遮光層を形成することの双方を組み合わせた構成とすることができる。
【図面の簡単な説明】
【０１０４】
【図１】第１の実施の形態における平面表示装置の全体的な概略構成を示す平面図である。
【図２】上記平面表示装置に用いられる画素の構成を示す平面図である。
【図３】上記平面表示装置の概略的な構成を示す断面図である。
【図４】上記平面表示装置の断面を詳細に示す断面図である。
【図５】光センサ素子の電極による遮光が有る場合と無い場合とで比較した光検出感度を示すグラフである。
【図６】第２の実施の形態における光センサ素子の構成を示す断面図である。
【図７】比較例１の光センサ素子の構成を示す断面図である。
【図８】第３の実施の形態における光センサ素子の構成を示す平面図である。
【図９】第３の実施の形態における光センサ素子の別の構成を示す平面図である。
【図１０】比較例２の光センサ素子の構成を示す平面図である。
【符号の説明】
【０１０５】
１…アレイ基板
２…対向基板
３…液晶
４…バックライト
１０…画素トランジスタ
１１…走査線駆動回路
１２…信号線駆動回路
１３…画素部
１４…画素
２０…補助容量
４１，２４１…光センサ素子
４２…電気信号変換回路
４３…制御線
４４…電源線
４５…受光部
５０…画素トランジスタの半導体層
５１…Ｎ型トランジスタの半導体層
５２…Ｐ型トランジスタの半導体層
５３，１５３…光センサ素子の半導体層
６０…画素電極
７０…補助容量線
８０…Ｐ型トランジスタ
９０…Ｎ型トランジスタ
１００…アレイ基板用のガラス基板
１１０…アンダーコート
１２１…画素トランジスタのドレイン領域
１２２…画素トランジスタの低濃度不純物領域
１２３…画素トランジスタのチャネル領域
１２４…画素トランジスタの低濃度不純物領域
１２５…画素トランジスタのソース領域
１２６…補助容量の半導体層
１２７…Ｐ型トランジスタのドレイン領域
１２８…Ｐ型トランジスタのチャネル領域
１２９…Ｐ型トランジスタのソース領域
１３０…Ｎ型トランジスタのドレイン領域
１３１…Ｎ型トランジスタの低濃度不純物領域
１３２…Ｎ型トランジスタのチャネル領域
１３３…Ｎ型トランジスタの低濃度不純物領域
１３４…Ｎ型トランジスタのソース領域
１３５…光センサ素子のＰ型高濃度不純物領域
１３６…光センサ素子のＰ型低濃度不純物領域
１３７…光センサ素子のＮ型低濃度不純物領域
１３８…光センサ素子のＮ型高濃度不純物領域
１４０…ゲート絶縁膜
１５１…画素トランジスタのゲート電極
１５２…補助容量線用電極
１５４…Ｐ型トランジスタのゲート電極
１５５…Ｎ型トランジスタのゲート電極
１５６…光センサ素子のゲート電極
１６０…層間絶縁膜
１７１…画素トランジスタのドレイン電極
１７２…画素トランジスタのソース電極
１７４…Ｐ型トランジスタのドレイン電極
１７５…Ｐ型トランジスタのソース電極
１７６…Ｎ型トランジスタのドレイン電極
１７７…Ｎ型トランジスタのソース電極
１７８…光センサ素子のＰ型電極
１７９…光センサ素子のＮ型電極
１８０…保護絶縁膜
１８１，２８１…遮光層
１９０…透明有機膜
２１０…アレイ基板用の配向膜
４００…対向基板用のガラス基板
４１０…着色層
４２０…対向電極
４３０…対向基板用の配向膜
４４０…アレイ基板の偏光板
４５０…対向基板用の偏光板
４６０…検出対象物
Ｓ１〜Ｓｍ…信号線
Ｙ１〜Ｙｎ…走査線
【図１】
2004140338.tif 000003
【図２】
2004140338.tif 000004
【図３】
2004140338.tif 000005
【図４】
2004140338.tif 000006
【図５】
2004140338.tif 000007
【図６】
2004140338.tif 000008
【図７】
2004140338.tif 000009
【図８】
2004140338.tif 000010
【図９】
2004140338.tif 000011
【図１０】
2004140338.tif 000012