(57)【要約】【課題】複数の増幅段をＤＣカット容量を介して縦続接続することにより高利得化を図り、かつ高周波域での利得の低下を抑制することにより、広い帯域にわたって高利得で平坦な周波数特性を有する増幅器を得ること。【解決手段】前段の増幅段２と後段の増幅段３とを、ＤＣカット容量となる第１の容量４を介して、縦続接続するとともに、後段の増幅段３の入力線路１１の終端抵抗１６に第２の容量５を直列に接続した構成を、同一半導体基板上に作製し、高周波域での利得の低下を抑制するとともに、容量結合による低周波域での利得低下を補償する。【選択図】　　　　図１
2004147059.tif 000002
【特許請求の範囲】
【請求項１】
分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ後段の増幅段の入力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【請求項２】
分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ後段の増幅段の出力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【請求項３】
分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ前段の増幅段の出力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【請求項４】
分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ前段の増幅段の入力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【請求項５】
集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ後段の増幅段の入力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【請求項６】
集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ後段の増幅段の出力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【請求項７】
集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ前段の増幅段の出力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【請求項８】
集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ前段の増幅段の入力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【請求項９】
前記第１の容量に抵抗を並列に接続したことを特徴とする請求項１〜８のいずれか一つに記載の増幅器。
【請求項１０】
前記各増幅段、前記第１の容量、前記抵抗および前記第２の容量は、同一半導体基板上に作製されていることを特徴とする請求項９に記載の増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、増幅器に関し、特に４０ＧＨｚ以上の帯域を有する高利得の増幅器に関する。
【０００２】
近時、インターネットの急速な普及に伴い、高速で大容量のデータを送受信することが可能な４０Ｇｂ／ｓ通信システムの需要が高まっている。この通信システムの、送信部フロントエンドの変調器を駆動するドライバ回路や、受信部フロントエンドのプリアンプや等価増幅部などでは、４０ＧＨｚ以上の帯域を有する高利得の増幅器が必要である。
【０００３】
【従来の技術】
分布増幅器は、トランジスタの入力容量と配線のＬから構成されるラダーフィルタで帯域が決まるため、広帯域化に適した回路構成として古くから用いられている。中でも、カスコード型の分布増幅器は、ゲート接地（またはベース接地）トランジスタに接続された回路により高周波域で負性抵抗を生成し、広帯域化が可能となる。よって現在ではこの型の回路が主流となりつつある。
【０００４】
図１０は、従来のカスコード型分布増幅器の構成を示す回路図である。図１０に示すように、この分布増幅器は、ソース接地トランジスタＱ１とゲート接地トランジスタＱ２からなるカスコード増幅回路を、入力線路１１と出力線路１２との間に、複数並列に接続した構成となっている。ソース接地トランジスタＱ１に関し、そのゲート端子は入力線路１１に接続され、そのソース端子は接地され、そのドレイン端子はゲート接地トランジスタＱ２のソース端子に接続されている。また、ゲート接地トランジスタＱ２に関し、そのゲート端子は抵抗１３および入力容量１４を介して接続され、そのドレイン端子は出力線路１２に接続されている。
【０００５】
また、入力線路１１に関し、その一端は入力端子１５に接続され、その他端は終端抵抗１６を介して接地されている。出力線路１２に関しては、その一端は出力端子１７に接続され、その他端は終端抵抗１８を介して接地されている。なお、図１０において、符号１９を付した矩形ブロックは、伝送線路のインダクタンス成分を表しており、▽の記号はグランド（接地）を意味している（他の図においても同様である）。
【０００６】
ソース接地トランジスタＱ１は、入力端子１５に与えられた信号を増幅する。増幅動作の帯域は、直列に接続されたソース接地トランジスタＱ１とゲート接地トランジスタＱ２の配線インダクタンス成分（図示せず）と、入力容量１４とで形成されるフィルタの特性に依存する。また、増幅利得はソース接地トランジスタＱ１の利得に依存する。このような増幅動作において、ゲート接地トランジスタＱ２は高い周波数帯域で負性抵抗を生成する。この負性抵抗は利得を増大させる（いわゆる利得の跳ね上げ）ので、高い周波数帯域での利得の低下を防止できる。
【０００７】
本発明者は、下記の特許文献１の中で、４０ＧＨｚ以上の帯域を有するカスコード型分布増幅器について報告している。
【０００８】
【非特許文献１】
”４５−ＧＨｚ　ｄｉｓｔｒｉｂｕｔｅｄ　ａｍｐｌｉｆｉｅｒ　ｗｉｔｈ　ａ　ｌｉｎｅａｒ　６−Ｖｐ−ｐ　ｏｕｔｐｕｔ　ｆｏｒ　ａ　４０Ｇｂ／ｓ　ＬｉＮｂＯ３　ｍｏｄｕｌａｔｏｒ　ｄｒｉｖｅｒ　ｃｉｒｃｕｉｔ”（２００１　ＩＥＥＥ　ＧａＡｓ　Ｄｉｇｅｓｔ，ｐｐ１３７，２００１）
【０００９】
【発明が解決しようとする課題】
しかしながら、一般に、カスコード型分布増幅器には、利得が低いという欠点がある。そこで、カスコード型分布増幅器よりなる複数の増幅段を縦続接続することにより、利得を上げることが考えれる。この場合、前段の増幅段と後段の増幅段とをＤＣ結合すると、各段のバイアスレベルが異なるため、一意に設定することが困難になるという問題点がある。この問題は、前段の増幅段と後段の増幅段とをＤＣカット容量を介して結合することにより、解消される。
【００１０】
しかし、段間を容量結合する場合、非常に大きな容量が必要となる。このため、この容量のインダクタンス成分の影響により、高周波域で利得が低下するという問題点がある。また、分布増幅器と容量を同一の半導体基板上に形成することができないので、分布増幅器を形成した半導体チップにワイヤ等を介して容量を外付けする必要があり、これが高周波域での利得の低下を招く原因となっているという問題点もある。
【００１１】
本発明は、上記問題点に鑑みてなされたものであって、複数の増幅段をＤＣカット容量を介して縦続接続することにより高利得化を図り、かつ高周波域での利得の低下を抑制することにより、広い帯域にわたって高利得で平坦な周波数特性を有する増幅器を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明は、図１に示すように、前段の増幅段２と後段の増幅段３とを、ＤＣカット容量となる数ｐＦ程度の第１の容量４を介して、縦続接続するとともに、後段の増幅段３の入力線路１１の終端回路である終端抵抗１６に、第２の容量５を直列に接続した構成を、同一半導体基板上に作製したことを特徴とする。この発明において、第２の容量５を、後段の増幅段３の出力線路１２の終端抵抗１８に直列に接続した構成としてもよいし、前段の増幅段２の出力線路１２の終端抵抗１８に直列に接続した構成としてもよいし、前段の増幅段２の入力線路１１の終端抵抗１６に直列に接続した構成としてもよい。また、この発明において、前段の増幅段２および後段の増幅段３を、分布増幅器、特にカスコード型分布増幅器により構成してもよいし、集中定数増幅器により構成してもよい。なお、図１において、図１０に示す構成要素と同一のものには、同一の符号を付す（他の図も同様である）。
【００１３】
この発明によれば、段間の結合に供せられた第１の容量４が、前段の増幅段２および後段の増幅段３とともに同一半導体基板上に作製されるので、前段の増幅段および後段の増幅段が作製された半導体チップにＤＣカット容量を外付けする必要がない。また、第１の容量４は、前段の増幅段２および後段の増幅段３とともに同一半導体基板上に作製され得る程度の大きさであるので、高周波域での利得の低下が抑制される。また、第１の容量４が充分に大きくないので、容量結合しただけでは低周波域で利得が低下することになるが、終端抵抗に第２の容量５が直列に接続されていることにより、低周波域での終端抵抗値が増加し、低周波域での利得が上昇する特性となる。
【００１４】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００１５】
（実施の形態１）
図２は、本発明の実施の形態１にかかる増幅器の構成を示す回路図である。図２に示すように、この増幅器は、前段の増幅段２と後段の増幅段３とを、ＤＣカット容量となる第１の容量４を用いて縦続接続、すなわち前段の増幅段２の出力線路１２に後段の増幅段３の入力線路１１を第１の容量４を介して結合するとともに、後段の増幅段３の入力線路１１の終端抵抗１６と接地点との間に第２の容量５を接続した構成となっている。また、第１の容量４には、抵抗６が並列に接続されている。
【００１６】
前段の増幅段２および後段の増幅段３はともに、図１０に示す従来と同様な構成のカスコード型の単相分布増幅器で構成されている。なお、図２では、簡略化のため、ゲート接地トランジスタＱ２のゲート端子に接続された抵抗１３および入力容量１４は省略されている（図５〜図７においても同様である）。第１の容量４、第２の容量５および抵抗６は、前段の増幅段２および後段の増幅段３をそれぞれ構成するカスコード型分布増幅器とともに、同一半導体基板上に作製される。すなわち、本実施の形態１の増幅器は、単一の半導体チップで実現される。
【００１７】
つぎに、実施例として、ＧａＡｓ半導体を用いて作製した図２に示す構成の増幅器の利得の周波数特性を、図３および図４に示す。図３は、第１の容量４、第２の容量５および抵抗６を適当に調整した後の周波数特性であり、図４は、それらの調整前の周波数特性である。図３より、０〜５０ＧＨｚの全帯域にわたって、おおよそ２０ｄＢの利得が得られることが分かる。これより、利得が２０ｄＢで、帯域が５０ＧＨｚの多段増幅器を、ＧａＡｓ　ＨＥＭＴ（高電子移動度トランジスタ）により構成することができることが分かる。
【００１８】
図４に示すように、第１の容量４、第２の容量５および抵抗６を調整する前では、利得の平坦性は低い。図３に示すような利得平坦性の高い周波数特性を得るにあたっては、図４において「領域Ａ」として示すおおよそ１０４〜６×１０６Ｈｚの周波数域については、第１の容量４に並列に接続された抵抗６を調整すればよい。また、「領域Ｂ」のおおよそ１０７〜４×１０９Ｈｚの周波数域については、第１の容量４を調整すればよい。また、「領域Ｃ」のおおよそ２×１０９〜２×１０１０Ｈｚの周波数域については、第２の容量５を調整すればよい。なお、第２の容量５に抵抗を並列に接続することにより、よりきめ細かな調整が可能となる。
【００１９】
比較のため、従来例として、上述した非特許文献１の中で報告された分布増幅器の利得の周波数特性を図３に併せて示す。従来例では、０〜５０ＧＨｚの全帯域において、おおよそ１５ｄＢの利得しか得られない。
【００２０】
（実施の形態２）
図５は、本発明の実施の形態２にかかる増幅器の構成を示す回路図である。図５に示すように、実施の形態２の増幅器は、図２に示す実施の形態１において、第２の容量５を、後段の増幅段３の出力線路１２の終端抵抗１８と接地点との間に接続した構成となっている。その他については、実施の形態１と同じである。実施の形態１と同様に、第１の容量４、第２の容量５および抵抗６を適当に調整することにより、０〜５０ＧＨｚの全帯域にわたって、おおよそ２０ｄＢの利得が得られる。
【００２１】
（実施の形態３）
図６は、本発明の実施の形態３にかかる増幅器の構成を示す回路図である。図６に示すように、実施の形態３の増幅器は、図２に示す実施の形態１において、第２の容量５を、前段の増幅段２の出力線路１２の終端抵抗１８と接地点との間に接続した構成となっている。その他については、実施の形態１と同じである。実施の形態１と同様に、第１の容量４、第２の容量５および抵抗６を適当に調整することにより、０〜５０ＧＨｚの全帯域にわたって、おおよそ２０ｄＢの利得が得られる。
【００２２】
（実施の形態４）
図７は、本発明の実施の形態４にかかる増幅器の構成を示す回路図である。図７に示すように、実施の形態４の増幅器は、図２に示す実施の形態１において、第２の容量５を、前段の増幅段２の入力線路１１の終端抵抗１６と接地点との間に接続した構成となっている。その他については、実施の形態１と同じである。実施の形態１と同様に、第１の容量４、第２の容量５および抵抗６を適当に調整することにより、０〜５０ＧＨｚの全帯域にわたって、おおよそ２０ｄＢの利得が得られる。
【００２３】
（実施の形態５）
図８は、本発明の実施の形態５にかかる増幅器の構成を示す回路図である。図８に示すように、実施の形態５の増幅器は、図７に示す実施の形態４において、前段の増幅段２および後段の増幅段３を、カスコード型分布増幅器ではなく、入力線路１１と出力線路１２との間に、複数のソース接地トランジスタＱ３を並列に接続した構成の一般的な分布増幅器で構成したものである。ソース接地トランジスのタＱ３のゲート端子は入力線路１１に接続され、ソース端子は接地され、ドレイン端子は出力線路１２に接続されている。
【００２４】
その他については、実施の形態４と同じである。なお、実施の形態１〜３のように、第２の容量５を、後段の増幅段３の入力線路１１の終端抵抗１６と接地点との間、後段の増幅段３の出力線路１２の終端抵抗１８と接地点との間、または前段の増幅段２の出力線路１２の終端抵抗１８と接地点との間に接続した構成としてもよい。
【００２５】
（実施の形態６）
図９は、本発明の実施の形態６にかかる増幅器の構成を示す回路図である。図９に示すように、実施の形態６の増幅器は、図２に示す実施の形態１において、前段の増幅段２および後段の増幅段３を、カスコード型分布増幅器ではなく、入力線路１１と出力線路１２との間に、ソース接地トランジスタＱ３を接続した構成の一般的な集中定数増幅器で構成したものである。ソース接地トランジスタＱ３のゲート端子は入力線路１１に接続され、ソース端子は接地され、ドレイン端子は出力線路１２に接続されている。
【００２６】
その他については、実施の形態１と同じである。なお、実施の形態２〜４のように、第２の容量５を、後段の増幅段３の出力線路１２の終端抵抗１８と接地点との間、前段の増幅段２の出力線路１２の終端抵抗１８と接地点との間、または前段の増幅段２の入力線路１１の終端抵抗１６と接地点との間に接続した構成としてもよい。
【００２７】
上述した各実施の形態によれば、第１の容量４が、前段の増幅段２、後段の増幅段３、第２の容量５および抵抗６とともに同一半導体チップ上に作製されるので、ＤＣカット容量の外付けが不要となり、また第１の容量４が小さくなることにより、高周波域での利得の低下を抑制することができる。また、終端抵抗１６，１８に第２の容量５が直列に接続されていることにより、低周波域での終端抵抗値が増加し、低周波域での利得が上昇するので、容量結合による低周波域での利得低下を補償することができる。したがって、広い帯域にわたって高利得で平坦な周波数特性を有する増幅器、特に実施の形態１〜５によれば分布増幅器を、１チップで実現することができる。これらの増幅器を用いることによって、光通信において入力される、様々な周波数成分を含む４０Ｇｂ／ｓの信号を正確に増幅することが可能となる。また、前段の増幅段２と後段の増幅段３とを容量結合することにより、増幅器を多段構成にした場合のしきい値のばらつきを吸収することができる。また、第１の容量４、第２の容量５および抵抗６を適当に調整することにより、いわゆる利得の跳ね上げ量を調整することができる。
【００２８】
以上において本発明は、上述した実施の形態１〜６に限らず、種々変更可能である。たとえば、前段の増幅段２および後段の増幅段３を構成するトランジスタとして、電界効果トランジスタの代わりに、バイポーラトランジスタを用いても同様の効果が得られる。また、ＧａＡｓ半導体に限らず、ＩｎＰやＳｉやＧａＮ等の半導体材料を用いても同様の効果が得られる。また、縦続接続される増幅段の数を３段以上にしてもよく、その場合には、いずれかの増幅段の入力線路または出力線路の終端抵抗に第２の容量を直列に接続すればよい。また、抵抗６を第１の容量４に並列に接続しなくてもよい場合もある。
【００２９】
（付記１）分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ後段の増幅段の入力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【００３０】
（付記２）分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ後段の増幅段の出力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【００３１】
（付記３）分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ前段の増幅段の出力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【００３２】
（付記４）分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ前段の増幅段の入力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【００３３】
（付記５）集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ後段の増幅段の入力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【００３４】
（付記６）集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ後段の増幅段の出力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【００３５】
（付記７）集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ前段の増幅段の出力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【００３６】
（付記８）集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、
前段の増幅段と後段の増幅段とを第１の容量を介して結合し、かつ前段の増幅段の入力側終端回路に第２の容量を接続したことを特徴とする増幅器。
【００３７】
（付記９）前記第１の容量に抵抗を並列に接続したことを特徴とする付記１〜８のいずれか一つに記載の増幅器。
【００３８】
（付記１０）前記各増幅段、前記第１の容量、前記抵抗および前記第２の容量は、同一半導体基板上に作製されていることを特徴とする付記９に記載の増幅器。
【００３９】
（付記１１）前記各増幅段を構成する分布増幅器は、入力線路と出力線路との間に複数のカスコード増幅回路が並列に接続されたカスコード型分布増幅器で構成されていることを特徴とする付記１〜４のいずれか一つに記載の増幅器。
【００４０】
（付記１２）前記第１の容量に抵抗を並列に接続したことを特徴とする付記１１に記載の増幅器。
【００４１】
（付記１３）前記各増幅段、前記第１の容量、前記抵抗および前記第２の容量は、同一半導体基板上に作製されていることを特徴とする付記１２に記載の増幅器。
【００４２】
（付記１４）前記各増幅段、前記第１の容量および前記第２の容量は、同一半導体基板上に作製されていることを特徴とする付記１〜８のいずれか一つに記載の増幅器。
【００４３】
（付記１５）前記増幅段を２段有することを特徴とする付記１〜１４のいずれか一つに記載の増幅器。
【００４４】
（付記１６）前記各増幅段は、電界効果トランジスタにより構成されていることを特徴とする付記１〜１５のいずれか一つに記載の増幅器。
【００４５】
（付記１７）前記各増幅段は、バイポーラトランジスタにより構成されていることを特徴とする付記１〜１５のいずれか一つに記載の増幅器。
【００４６】
【発明の効果】
本発明によれば、前段の増幅段および後段の増幅段が作製された半導体チップに、ＤＣカット容量となる第１の容量を内蔵させることにより、前段の増幅段および後段の増幅段が作製された半導体チップにＤＣカット容量を外付けする必要がないので、高周波域での利得の低下を抑制することができる。また、第１の容量が、前段の増幅段および後段の増幅段とともに同一半導体基板上に作製され得る程度の大きさであるので、高周波域での利得の低下を抑制することができる。また、終端抵抗に第２の容量が直列に接続されていることにより、低周波域での終端抵抗値が増加することになるので、低周波域での利得が上昇する特性となり、容量結合による低周波域での利得低下を補償することができる。したがって、広い帯域にわたって高利得で平坦な周波数特性を有する増幅器を、１チップで実現することができる。
【図面の簡単な説明】
【図１】本発明にかかる増幅器の構成を示す回路図である。
【図２】本発明の実施の形態１にかかる増幅器の構成を示す回路図である。
【図３】本発明の実施の形態１にかかる増幅器の最適化後の利得の周波数特性を示す図である。
【図４】本発明の実施の形態１にかかる増幅器の最適化前の利得の周波数特性を示す図である。
【図５】本発明の実施の形態２にかかる増幅器の構成を示す回路図である。
【図６】本発明の実施の形態３にかかる増幅器の構成を示す回路図である。
【図７】本発明の実施の形態４にかかる増幅器の構成を示す回路図である。
【図８】本発明の実施の形態５にかかる増幅器の構成を示す回路図である。
【図９】本発明の実施の形態６にかかる増幅器の構成を示す回路図である。
【図１０】従来の分布増幅器の構成を示す回路図である。
【符号の説明】
２　前段の増幅段
３　後段の増幅段
４　第１の容量（ＤＣカット容量）
５　第２の容量
６　抵抗
１１　入力線路
１２　出力線路
１６，１８　終端回路（終端抵抗）
【図１】
2004147059.tif 000003
【図２】
2004147059.tif 000004
【図３】
2004147059.tif 000005
【図４】
2004147059.tif 000006
【図５】
2004147059.tif 000007
【図６】
2004147059.tif 000008
【図７】
2004147059.tif 000009
【図８】
2004147059.tif 000010
【図９】
2004147059.tif 000011
【図１０】
2004147059.tif 000012