(57)【要約】【課題】金属の拡散を抑えることによって、接合リーク電流の発生を抑制するとともに信頼性の高い半導体装置の製造方法を提供する。【解決手段】ゲート電極４およびソースまたはドレインとなる深い拡散層７が設けられたシリコン基板１の上に金属膜８を形成し、金属膜８に低温で加熱処理を施すことによって、ゲート電極４および深い拡散層７の上に金属シリサイド層９を形成する。次に、金属膜８および金属シリサイド層９の上に、金属膜８と同じ金属膜を形成し、低温で加熱処理することによって金属シリサイド層９の上にさらに金属シリサイド層を形成する。この工程を繰り返して行い、所定の膜厚を有する金属シリサイド層を形成する。【選択図】  図７
2004363257.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に設けられたゲート電極および前記シリコン基板の前記ゲート電極を挟む領域に設けられたソースまたはドレインとなる拡散層の上に金属シリサイド層を形成する半導体装置の製造方法において、
前記シリコン基板の全面に金属膜を形成する工程と、
前記金属膜に低温で加熱処理を施して前記ゲート電極および前記拡散層の上に金属シリサイド層を形成する工程と、
前記金属膜および前記金属シリサイド層の上に前記金属膜と同じ金属膜を形成し低温で加熱処理を施すことによって前記金属シリサイド層の上に金属シリサイド層をさらに形成する工程を繰り返して行い所定の膜厚の金属シリサイド層を形成する工程と、
未反応の前記金属膜を除去する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
シリコン基板上に設けられたゲート電極および前記シリコン基板の前記ゲート電極を挟む領域に設けられたソースまたはドレインとなる拡散層の上に金属シリサイド層を形成する半導体装置の製造方法において、
前記シリコン基板の全面に金属膜を形成する工程と、
前記金属膜の上に酸化防止膜を形成する工程と、
前記金属膜に低温で加熱処理を施して前記ゲート電極および前記拡散層の上に金属シリサイド層を形成する工程と、
未反応の前記金属膜および前記酸化防止膜を除去する工程と、
前記金属膜を形成する工程から前記金属膜および前記酸化防止膜を除去する工程までを繰り返して行うことにより、前記金属シリサイド層の上に金属シリサイド層をさらに形成して所定の膜厚の金属シリサイド層にする工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
前記金属膜に３００℃以下の温度で加熱処理を施して前記金属シリサイド層を形成する請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記所定の膜厚の金属シリサイド層に高温で加熱処理を施して、より電気抵抗率の低い金属シリサイド層に転化する工程をさらに有する請求項１〜３のいずれか１に記載の半導体装置の製造方法。
【請求項５】
前記金属膜は、ニッケル膜、コバルト膜、チタン膜、モリブデン膜、ジルコニウム膜、ハフニウム膜、タングステン膜、タンタル膜、ルテニウム膜、白金膜、イリジウム膜および金膜よりなる群から選ばれる１の膜である請求項１〜４のいずれか１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、拡散層の浅接合化に対応した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの微細化とともに、ソース・ドレインとなる拡散層の接合深さは浅くなる傾向にある。しかし、拡散層が浅くなると拡散層抵抗が増大し、デバイス特性に与える寄生抵抗の影響が無視できなくなる。そこで、このような拡散層の極浅化に伴う抵抗の増大に対処するために、金属シリサイド層を形成することが行われている。
【０００３】
金属シリサイド層は、金属をソース・ドレイン領域やゲート電極の上に堆積した後に加熱処理を行い、シリコンと金属とを反応させることによって形成される。従来は、所定の膜厚の金属シリサイド層を得るために、適当な膜厚の金属膜を１回の成膜工程で形成した後、これに加熱処理を施すことによってシリサイド化を行っていた（例えば、特許文献１〜３参照。）。
【０００４】
【特許文献１】
特開平５−２１８４１０号公報
【特許文献２】
特開平７−３８１０４号公報
【特許文献３】
特開平９−６９４９７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、このような加熱処理では、シリサイド化反応と同時に金属の拡散も起こる。これにより、拡散した金属がソース・ドレインの接合部に到達して、接合リーク電流が発生するという問題があった。また、同様に、金属がゲート電極から下地の絶縁膜に達して、絶縁膜の信頼性が低下するという問題もあった。
【０００６】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、金属の拡散を抑えることによって接合リーク電流の発生を抑制するとともに、信頼性の高い半導体装置の製造方法を提供することにある。
【０００７】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【０００８】
【課題を解決するための手段】
本発明は、シリコン基板上に設けられたゲート電極およびシリコン基板のゲート電極を挟む領域に設けられたソースまたはドレインとなる拡散層の上に金属シリサイド層を形成する半導体装置の製造方法において、シリコン基板の全面に金属膜を形成する工程と、この金属膜に低温で加熱を施してゲート電極および拡散層の上に金属シリサイド層を形成する工程と、金属膜および金属シリサイド層の上にこの金属膜と同じ金属膜を形成し、低温で加熱することによって金属シリサイド層の上にさらに金属シリサイド層を形成する工程を繰り返して行い所定の膜厚の金属シリサイド層を形成する工程と、未反応の金属膜を除去する工程とを有することを特徴とする。
【０００９】
また、本発明は、シリコン基板上に設けられたゲート電極およびシリコン基板のゲート電極を挟む領域に設けられたソースまたはドレインとなる拡散層の上に金属シリサイド層を形成する半導体装置の製造方法において、シリコン基板の全面に金属膜を形成する工程と、この金属膜の上に酸化防止膜を形成する工程と、金属膜に低温で加熱処理を施してゲート電極および拡散層の上に金属シリサイド層を形成する工程と、未反応の金属膜および酸化防止膜を除去する工程と、上記の金属膜を形成する工程から金属膜および酸化防止膜を除去する工程までを繰り返して行うことにより、金属シリサイド層の上に金属シリサイド層をさらに形成して所定の膜厚の金属シリサイド層にする工程とを有することを特徴とする。
【００１０】
本発明の半導体装置の製造方法においては、金属膜に３００℃以下の温度で加熱処理を施すことによって金属シリサイド層を形成することができる。
【００１１】
また、本発明の半導体装置の製造方法は、所定の膜厚の金属シリサイド層に高温で加熱処理を施すことによって、より電気抵抗率の低い金属シリサイド層に転化する工程をさらに有することができる。
【００１２】
さらに、本発明の半導体装置の製造方法において、金属膜は、ニッケル膜、コバルト膜、チタン膜、モリブデン膜、ジルコニウム膜、ハフニウム膜、タングステン膜、タンタル膜、ルテニウム膜、白金膜、イリジウム膜および金膜よりなる群から選ばれる１の膜とすることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１４】
図１〜図１０は、本発明にかかる半導体装置の製造方法の一例を示したものである。
【００１５】
まず、図１に示すように、シリコン基板１の表面の所定領域に素子分離領域２を形成する。
【００１６】
例えば、シリコン基板の表面を酸化して酸化膜を形成した後に、化学気相成長法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤ法という。）などによって、窒化シリコン膜（Ｓｉ３Ｎ４）などの酸化防止膜を堆積する。次に、フォトリソグラフィー法およびエッチング法を用いて、素子分離となる領域の酸化膜および酸化防止膜を除去し、シリコン基板の表面を露出させる。この後、シリコン基板を加熱炉内に入れて、シリコン基板の表面を熱酸化させる。この際、酸化防止膜を形成した領域ではシリコンの酸化反応は起こらないが、酸化膜および酸化防止膜が除去された領域ではシリコンが酸化して厚い酸化シリコン（ＳｉＯ２）を生成する。その後、素子形成領域の不要となった酸化膜および酸化防止膜を除去し、厚い酸化シリコンが形成されている領域を素子分離領域とすることができる。
【００１７】
次に、図２に示すように、シリコン基板１上に、ゲート絶縁膜３を介してゲート電極４を形成する。
【００１８】
例えば、シリコン基板を加熱炉内に入れ、熱酸化によって表面に酸化シリコン膜を形成する。続いて、酸化シリコン膜の上に、ＣＶＤ法などによってポリシリコン膜を堆積する。次に、フォトリソグラフィー法を用いてゲート電極パターンマスクを形成した後、ポリシリコン膜を異方性エッチングする。その後、フッ酸（ＨＦ）によってゲート電極下以外の酸化シリコン膜を除去する。以上の工程によって、ゲート絶縁膜およびゲート電極を形成することができる。ポリシリコン膜の代わりにアモルファスシリコン膜を用いてもよい。
【００１９】
次に、図３に示すように、ゲート電極４をマスクとしたセルフアラインによって、シリコン基板１に浅い拡散層５を形成する。
【００２０】
例えば、イオン注入法によって、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物を注入する。ゲート電極下の部分には不純物が添加されないので、ソースおよびドレインの２つの部分に分かれた浅い拡散層を形成することができる。注入後、適当な条件で加熱処理を行うことによって、注入したイオン種を活性化するとともに、所望の不純物濃度プロファイルとなるようにする。
【００２１】
次に、図４に示すように、ゲート電極４の側壁部にサイドウォール６を形成する。
【００２２】
例えば、ＣＶＤ法などによって窒化シリコン膜を全面に堆積した後、この窒化シリコン膜を異方性エッチングする。これにより、サイドウォールを形成することができる。
【００２３】
次に、図５に示すように、ゲート電極４を挟む領域にソースまたはドレインとなる深い拡散層７を形成する。具体的には、ゲート電極４およびサイドウォール６をマスクとして自己整合的にシリコン基板１に不純物を注入することによって形成される。
【００２４】
例えば、ｎ型不純物としてリン（Ｐ）またはヒ素（Ａｓ）などを用いて、イオン注入法などによって不純物を注入する。ゲート電極およびサイドウォールの下の部分には不純物が添加されないので、ソースおよびドレインの２つの部分に分かれた拡散層を形成することができる。注入後、適当な条件で加熱処理を行うことによって、注入したイオン種を活性化するとともに、所望の不純物濃度プロファイルとなるようにする。尚、拡散層の深さは、打ち込むイオンのエネルギー量を変えることによって制御することができる。
【００２５】
次に、ゲート電極４および深い拡散層７の上に形成されている図示しない自然酸化膜（酸化シリコン膜）を希フッ酸などによって除去した後、金属シリサイド層形成工程へと進む。
【００２６】
本発明では、薄い金属膜を成膜した後に加熱処理を施して薄い金属シリサイド層を形成する工程を複数回繰り返すことによって、所望の膜厚を有する厚い金属シリサイド層を形成することを特徴としている。
【００２７】
金属シリサイド層は、シリコンとシリコンに固溶した金属との間でシリサイド化反応が起こることによって形成されるが、シリコン基板の上に金属膜を形成しただけではシリサイド化反応は起こらない。シリサイド化反応を起こすためには、さらに加熱処理を施す必要がある。
【００２８】
成膜された金属膜中の金属原子は、シリコンに固溶して固溶体層を形成する。しかしながら、この際にシリコン中を拡散した金属原子がソース・ドレインの接合部に到達した場合には、接合リーク電流発生の原因となる。また、金属原子がゲート電極を経てゲート絶縁膜に到達した場合には、ゲート絶縁膜の信頼性低下の原因となる。一方、金属原子は、シリコンと反応して金属シリサイドになると拡散を起こさなくなる。したがって、金属原子の拡散を抑えるためには、金属シリサイドを形成するまでの時間をできるだけ短くすることが必要である。これにより、金属原子が拡散する時間を短くすることができるので、結果として、金属原子の拡散長を短くして金属原子がソース・ドレインの接合部やゲート絶縁膜に達するのを防ぐことができる。
【００２９】
十数ｎｍ以下の膜厚を有する金属膜とシリコンとの間においては、金属原子が全て固溶により消費されるまでシリサイド化反応は起こらない。したがって、金属シリサイドを形成するまでの時間を短くするには、金属膜の膜厚を小さくして固溶する金属原子の総数を少なくすることが有効である。そこで、本発明においては、まず、第１の金属膜をシリコン基板の全面に薄く成膜し、これに低温で加熱を行うことによって金属とシリコンとを反応させて金属シリサイド層を形成する。ここで、第１の金属膜が薄いとは、最終的に形成されるべき金属シリサイド層（膜厚ｔ）を得るのに必要な金属膜の膜厚ｔ′に対して、第１の金属膜の膜厚ｔ１′がｔ′＞ｔ１′であることをいう。
【００３０】
第１の金属膜に加える加熱処理の温度は、金属シリサイド層の初期相（例えば、Ｎｉ２Ｓｉ、Ｃｏ２Ｓｉなど。）を形成することのできる温度であれば、低温であるほど好ましい。具体的には、３００℃以下の温度であることが好ましい。例えば、ニッケル膜を用いた場合には、１５０℃〜２８０℃程度の温度で加熱することが好ましい。加熱温度をできるだけ低くすることによって金属原子の拡散を抑えることが可能となるが、一方で、スループットの低下を招くことにもなるので、両者を比較考量して決定することが好ましい。
【００３１】
次に、第１の金属膜および金属シリサイド層の上に、第１の金属膜と同じ金属の膜（第２の金属膜）を成膜した後、第２の金属膜に加熱処理を行う。第２の金属膜中の金属原子は、第１の金属シリサイドを介して下地のシリコンと反応して金属シリサイドを形成する。これにより、金属シリサイド層の膜厚は、第１の金属膜のシリサイド化によって形成された金属シリサイド層の膜厚に、第２の金属膜のシリサイド化によって形成された金属シリサイド層の膜厚を加えた膜厚になる。ここで、第２の金属膜の膜厚ｔ２′は、第１の金属膜の膜厚ｔ１′と同じとすることができる。また、加熱処理の温度は、第１の金属シリサイド層を形成する際の温度と同じとする。尚、製造上は、第１の金属膜と第２の金属膜とが同一の厚さであることが好ましく、加熱処理の温度も同一であることが好ましい。但し、これに限定されるものではなく、第１の金属膜と第２の金属膜とが異なる膜厚を有していてもよい。また、多層になることを考慮して、例えば、第２の金属膜への加熱温度を第１の金属膜より高くしてもよいし、第２の金属膜への加熱時間を第１の金属膜より長くしてもよい。さらに、第１の金属膜への加熱処理と第２の金属膜への加熱処理との間に冷却工程を設けてもよい。
【００３２】
続いて、第２の金属膜および金属シリサイド層の上に第３の金属膜を成膜し、同様にして金属シリサイド層を形成する。第３の金属膜は、第１の金属膜および第２の金属膜と同じ金属の膜とする。
【００３３】
上記の工程を繰り返すことによって、金属シリサイド層の膜厚を次第に大きくすることができる。そして、金属シリサイド層の膜厚がｔに略等しくなったところで金属膜の成膜を止め、シリサイド化していない金属膜を除去する。その後、金属膜に適当な加熱を行うことによって、より低い電気抵抗率を有する金属シリサイド層（例えば、ＮｉＳｉ、ＣｏＳｉ２など。）に転化する。
【００３４】
金属とシリコンとが反応して形成された金属シリサイド層の膜厚は、金属膜の膜厚よりも一般的に大きなものとなる。そして、低温での加熱処理によって形成された金属シリサイド層に高温の熱が加わり転化した金属シリサイド層の膜厚は、転化前の金属シリサイド層の膜厚に比較してさらに大きなものとなる。したがって、最終的に得たい転化後の金属シリサイド層の膜厚から逆算して、金属膜の膜厚を設定することが必要である。
【００３５】
図６は、金属膜８が成膜された状態を示した図である。図６の金属膜８に加熱処理を行うことによって、図７に示す金属シリサイド層９を形成することができる。図６および図７の工程を複数回繰り返した後、シリサイド化していない金属膜８を除去し高温で加熱処理を施すことによって、図８の構造が得られる。図８において、１０は転化後の金属シリサイド層である。
【００３６】
本発明において使用される金属膜としては、例えば、ニッケル（Ｎｉ）膜、コバルト（Ｃｏ）膜、チタン（Ｔｉ）膜、モリブデン（Ｍｏ）膜、ジルコニウム（Ｚｒ）膜、ハフニウム（Ｈｆ）膜、タングステン（Ｗ）膜、タンタル（Ｔａ）膜、ルテニウム（Ｒｕ）膜、白金（Ｐｔ）膜、イリジウム（Ｉｒ）膜または金（Ａｕ）膜などを挙げることができる。
【００３７】
１つの例として、図５までの工程を終えた半導体装置について自然酸化膜を除去した後、第１のニッケル膜をスパッタ法などによってシリコン基板の全面に成膜する。この際のニッケル膜の膜厚は２ｎｍ程度とする。次に、２００℃程度の温度で加熱処理を行い、ニッケルとシリコンとを反応させてニッケルシリサイド（Ｎｉ２Ｓｉ）層を形成する。続いて、このニッケルシリサイド層および第１のニッケル膜の上に、同様にして第２のニッケル膜を２ｎｍ程度の膜厚で成膜する。次に、２００℃程度の温度で加熱処理を行うことによって、ニッケルシリサイド層の上にさらにニッケルシリサイド層を形成する。この工程を５回繰り返すことによって（すなわち、第５の金属膜まで形成することによって）、膜厚１５ｎｍ程度のニッケルシリサイド層を得ることができる。次に、ゲート電極および深い拡散層の上以外の領域にあり、シリサイド化していないニッケル膜を硫酸過水洗浄およびアンモニア過水洗浄によって除去する。その後、４００℃〜４５０℃程度の温度で加熱処理し、ニッケルシリサイド層をＮｉ２ＳｉからＮｉＳｉに転化させる。以上の工程によって、膜厚２０ｎｍ程度のニッケルシリサイド（ＮｉＳｉ）層を形成することができる。
【００３８】
上述したように、金属原子は、シリコンと反応して金属シリサイドを形成した後は拡散しなくなる。本発明によれば、金属膜の膜厚を薄くすることによって短時間の内に金属シリサイドを形成しているので、フリーの金属原子の数を減らしてその拡散を抑えることができる。また、形成された金属シリサイド層の上にさらに金属膜を成膜し、シリサイド化のための加熱を行っても、１層目の金属膜中の金属はシリサイドとなっているので、この金属膜中から金属原子がさらに熱拡散することはない。一方、２層目の金属膜の膜厚も薄くすることによって、同様に短時間の内に金属シリサイドを形成できるので、２層目の金属膜からの金属原子の拡散も抑えることができる。
【００３９】
本発明においては、１回の成膜で形成される金属膜の膜厚が薄いほど金属シリサイド形成までの時間を短くして、金属原子の拡散長を小さくすることができる。しかしながら、金属膜の膜厚が薄くなると、金属シリサイド層形成までの工程を繰り返す数が増加する結果、スループットの低下を招くことになる。したがって、これらを比較考量した上で金属膜の膜厚を決定することが好ましい。
【００４０】
上記の金属シリサイド層形成工程を終えた後は、図９に示すように、ゲート電極４を埋め込むようにして層間絶縁膜１１を形成する。層間絶縁膜は、例えば、酸化シリコン膜からなる単層構造を有していてもよいし、窒化シリコン膜および酸化シリコン膜からなる積層構造を有していてもよい。
【００４１】
次に、フォトリソグラフィー工程を用いて層間絶縁膜１１にコンタクト１２を形成した後、配線層１３を形成して図１０に示す構造とする。その後、半導体装置の製造に必要な公知の工程を経ることによって、本発明による半導体装置を製造することができる。
【００４２】
本発明においては、金属膜の上に酸化防止膜が形成されていてもよい。具体的には、図６に示す金属膜８を形成した後、さらに同一チャンバ内において金属膜８の上に酸化防止膜を形成し、図１１に示す構造としてもよい。図１１において、１４は酸化防止膜である。本発明において、酸化防止膜は、下地の金属膜およびシリコンと反応しない材料からなることを必要とする。
【００４３】
金属膜の上に酸化防止膜を形成した後は、低温での加熱処理によって金属シリサイド層を形成してから、シリサイド化していない金属膜および酸化防止膜を除去する。次に、金属膜、酸化防止膜を順に成膜し、加熱によってさらに金属シリサイド層を形成した後、シリサイド化していない金属膜および酸化防止膜を除去する。この工程を金属シリサイド層の膜厚が所定の膜厚に達するまで繰り返す。その後、高温で加熱処理することによって金属シリサイド層をより電気抵抗率の低い層に転化させ、所望の金属シリサイド層とする。
【００４４】
１つの例として、図５までの工程を終えた半導体装置について自然酸化膜を除去した後、第１のニッケル膜をスパッタ法などによってシリコン基板の全面に成膜する。この際のニッケル膜の膜厚は２ｎｍ程度とする。続いて、第１のニッケル膜の上に第１の酸化防止膜を形成する。第１の酸化防止膜の膜厚は１０ｎｍ程度とする。ここで、ニッケル膜の成膜および酸化防止膜の成膜は、同一のチャンバ内において連続した工程として行うことが好ましい。次に、２００℃程度の温度で加熱処理を行い、ニッケルとシリコンとを反応させてニッケルシリサイド（Ｎｉ２Ｓｉ）層を形成する。次に、ゲート電極および深い拡散層の上以外の領域にあり、シリサイド化していないニッケル膜を硫酸過水洗浄およびアンモニア過水洗浄によって除去する。この際、酸化防止膜もニッケル膜と一緒に除去される。これにより、ゲート電極および深い拡散層の上にはニッケルシリサイド層のみが残る。
【００４５】
次に、再びシリコン基板の全面に第２のニッケル膜を形成した後、第２のニッケル膜の上に第２の酸化防止膜を連続して形成する。第２のニッケル膜および第２の酸化防止膜の膜厚は、それぞれ第１のニッケル膜および第１の酸化防止膜の膜厚と同じとする。続いて、２００℃程度の温度で加熱処理を行うことによって、ニッケルシリサイド層の上にさらにニッケルシリサイド層を形成する。その後、シリサイド化していないニッケル膜および酸化防止膜を除去する。
【００４６】
上記の工程を５回繰り返すことによって（すなわち、第５の金属膜まで形成することによって）、膜厚１５ｎｍ程度のニッケルシリサイド層を得ることができる。その後、４００℃〜４５０℃程度の温度で加熱処理し、ニッケルシリサイド層をＮｉ２ＳｉからＮｉＳｉに転化させる。以上の工程によって、膜厚２０ｎｍ程度のニッケルシリサイド（ＮｉＳｉ）層を形成することができる。
【００４７】
【発明の効果】
本発明によれば、薄い金属膜をシリサイド化して金属シリサイド層を形成する工程を繰り返すことによって、所望の膜厚を有する金属シリサイド層を形成する。これにより、金属の拡散を抑えることができるので、接合リーク電流の発生を抑制し、絶縁膜の信頼性に優れた半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図１】本実施の形態における半導体装置の製造工程を示す断面図である。
【図２】本実施の形態における半導体装置の製造工程を示す断面図である。
【図３】本実施の形態における半導体装置の製造工程を示す断面図である。
【図４】本実施の形態における半導体装置の製造工程を示す断面図である。
【図５】本実施の形態における半導体装置の製造工程を示す断面図である。
【図６】本実施の形態における半導体装置の製造工程を示す断面図である。
【図７】本実施の形態における半導体装置の製造工程を示す断面図である。
【図８】本実施の形態における半導体装置の製造工程を示す断面図である。
【図９】本実施の形態における半導体装置の製造工程を示す断面図である。
【図１０】本実施の形態における半導体装置の製造工程を示す断面図である。
【図１１】本実施の形態における半導体装置の製造工程を示す断面図である。
【符号の説明】
１  シリコン基板、  ２  素子分離領域、  ３  ゲート絶縁膜、  ４  ゲート電極、  ５  浅い拡散層、  ６  サイドウォール、  ７  深い拡散層、  ８  金属膜、  ９，１０  金属シリサイド層、  １１  層間絶縁膜、  １２  コンタクト、  １３  配線層、  １４  酸化防止膜。
【図１】
2004363257.tif 000003
【図２】
2004363257.tif 000004
【図３】
2004363257.tif 000005
【図４】
2004363257.tif 000006
【図５】
2004363257.tif 000007
【図６】
2004363257.tif 000008
【図７】
2004363257.tif 000009
【図８】
2004363257.tif 000010
【図９】
2004363257.tif 000011
【図１０】
2004363257.tif 000012
【図１１】
2004363257.tif 000013