(57)【要約】【課題】液晶表示パネルの主面に対向して設けられ且つ交流電界により点灯される放電管を有する光源装置を間欠的に駆動（バースト駆動）させる液晶表示装置にて、これに表示される動画像のボヤケを抑え且つ画面の輝度を上げる。【解決手段】本発明によれば、上記光源装置の駆動回路の１次側にて共振回路を構成する第１及び第２の能動素子とこの駆動回路における基準電位との間の抵抗を放電管のバースト駆動のオン時よりオフ時で高め、このバースト駆動のオフ時にて放電管を消灯させることなく、その輝度をバースト駆動のオン時より低める。【選択図】　図１
2004020975.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示パネルと、上記液晶表示パネルの一方の主面に対向して設けられ且つ交流電界により駆動される放電管を有する光源装置と、上記交流電界を生成する光源駆動回路とを備え、
上記光源駆動回路は、直流電圧を間欠的に受けて上記交流電圧を生成する１次側回路と、該１次側回路で生じた交流電圧を上げて出力する変圧回路と、該変圧回路から出力される交流電圧を上記放電管に印加する２次側回路とを含み、
上記１次側回路は上記変圧回路の端部の夫々と上記直流電圧に対する基準電位側との間に生じる電流を制御する第１及び第２の能動素子と、該第１及び第２の能動素子と該基準電位との間に並列に配置される第３の能動素子と受動素子とを有し、
上記受動素子は上記第３の能動素子のオン時の電流路より高く且つそのオフ時の電流路より低い抵抗を示す液晶表示装置。
【請求項２】
上記第１及び上記第２の能動素子は交互にオン状態となるように動作される請求項１に記載の液晶表示装置。
【請求項３】
上記直流電圧は制御信号により間欠的に発生され且つ該制御信号に応じて上記第３の能動素子のオン／オフが制御される請求項１に記載の液晶表示装置。
【請求項４】
上記制御信号は上記液晶表示パネルにおける画像形成タイミングにも呼応する請求項３に記載の液晶表示装置。
【請求項５】
上記第３の能動素子は上記直流電圧の上記１次側回路への印加時にオンされ且つ該直流電圧が該１次側回路に印加されない時にオフされる請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、これに備えられた液晶表示パネルに表示される動画像の輪郭のボヤケを抑え且つその表示画面の輝度を確保するに好適な光源装置の構造に関する。
【０００２】
【従来の技術】
近年、テレビジョン装置等の所謂動画像を表示する映像機器への液晶表示装置（液晶表示モジュール）の搭載が検討され、これをブラウン管等の陰極線管を用いた映像機器に代えて販売する動きが活発化している。
【０００３】
しかしながら、画像をインパルス的に画面に表示する陰極線管に対し、画像をフレーム期間毎に画面にホールド（ｈｏｌｄ）する液晶表示装置では、フレーム期間毎に画面内を動く物体の輪郭がフレーム期間毎に完全に消去されず、この輪郭に帯状のボヤケを形成していた。
【０００４】
これに対し、フレーム期間毎に液晶表示装置に備えられた光源装置（バックライトとして知られる）を周期的にオフし、映像機器のユーザの視野から１フレーム期間前の映像を消す技術が検討されている。このような技術は、例えば特開２００１−１０８９６２号、特開２００１−１２５０６６号、及び特開２００２−１２３２２６号の各公報に記載されている。これらの公報に記載されているフレーム期間毎に液晶表示装置の光源を一定期間に亘り消灯させる技術では、この一定期間での液晶表示パネルへの光照射の停止に因り、表示画面の輝度が低下した。また、冷陰極蛍光ランプ、キセノン・ランプ、蛍光管等、管球内に発生させた電離気体等から光を輻射させる光源（以下、放電管と呼ぶ）では、この放電管へのランプ電流供給のオン／オフ制御に対する発光量の増減の遅れから、これを備えた光源装置を点滅動作（Ｂｌｉｎｋｉｎｇ　Ｏｐｅｒａｔｉｏｎ）させても、液晶表示パネルに表示される画像のコントラスト比は十分に改善され得ない。
【０００５】
一方、光源装置をフレーム期間より短い周期でオン／オフし、その発光量を制御するバースト駆動法（Ｂｕｒｓｔ　Ｏｐｅｒａｔｉｏｎ　Ｍｅｔｈｏｄ）が例えば特開平１１−２９９２５４号公報や特開２０００−７８８５７号公報にて論じられている。特開平１１−２９９２５４号公報には上記放電管の駆動回路に供給される電圧パルス群をバースト信号に応じて間引く技術が、特開２０００−７８８５７号公報には上記放電管に印加される交流電界をバースト信号に応じて間欠的に発振させる技術が夫々記載される。
【０００６】
【発明が解決しようとする課題】
液晶表示装置による動画像のコントラスト比を高めるにあたり、本発明者は光源駆動回路に備えられた調光回路へバースト信号を入力し、光源装置の点滅動作（Ｂｌｉｎｋｉｎｇ　Ｏｐｅｒａｔｉｏｎ）における点灯期間にてランプ電流をバースト信号に応じ間欠的に放電管へ供給した。この本発明者による試みでは、液晶表示パネルに１フレーム期間分の画像データを入力する期間を点灯期間と消灯期間とに分け、この点灯期間にてバーストＯＮ期間とバーストＯＦＦ期間とを複数回繰り返す。
【０００７】
このようにしてフレーム期間毎に光源装置の消灯に因る表示画面の輝度低下をその点灯期間で補うも、この点灯期間に含まれる複数のバーストＯＦＦ期間による液晶表示パネルへの光照射量の低下を複数のバーストＯＮ期間にて表示画像のコントラスト比を損なうことなく補うことは不可能であった。その１番目の理由は、上記放電管を光源装置に用いる場合、その放電をバーストＯＦＦ期間に維持することが不可能であり、上記点灯期間においても上記消灯期間に類似した状態が生じることである。２番目の理由は、バーストＯＦＦ期間からバーストＯＮ期間に移る段階で、消灯状態にある放電管内に定常的な放電を再開させるまでに所定の時間を要するため、点灯期間における放電管の輝度がバーストＯＮ期間とバーストＯＦＦ期間との比率（デュティ比）により一義的に制御できない（所望の明るさに調整し難い）ことである。
【０００８】
また、２番目の理由に関連し、バーストＯＮ期間に放電管に供給するランプ電流を増大させると、その定常的な放電に到る所要時間も増え、更に光源駆動回路から不測の雑音（異常音とも呼ぶ）が生じる。特に後者の雑音は、液晶表示装置のユーザに不快感を与えると指摘される。
【０００９】
【課題を解決するための手段】
本発明は、上述の技術的な課題に鑑み、液晶表示装置に備えられた光源装置を間欠的に動作させるに好適な光源駆動回路及びその駆動方法を提供する。
【００１０】
本発明による液晶表示装置の代表的な一例は、
（ａ）液晶表示パネルと、この液晶表示パネルの一方の主面に対向して設けられ且つ交流電界により駆動される放電管を有する光源装置と、この交流電界を生成する光源駆動回路とを備え、
（ｂ）上記光源駆動回路は、直流電圧を間欠的に受けて上記交流電圧を生成する１次側回路と、この１次側回路で生じた交流電圧を上げて出力する変圧回路と、この変圧回路から出力される交流電圧を上記放電管に印加する２次側回路とを含み、
（ｃ）上記１次側回路は上記変圧回路の端部の夫々と上記直流電圧に対する基準電位側との間に生じる電流を制御する第１及び第２の能動素子（Ａｃｔｉｖｅ　Ｅｌｅｍｅｎｔ，例えばスイッチング素子）と、この第１及び第２の能動素子と該基準電位との間に並列に配置される第３の能動素子と受動素子（Ｐａｓｓｉｖｅ　Ｅｌｅｍｅｎｔ，例えば抵抗素子やインピーダンス）とを有し、且つ、
（ｄ）上記受動素子は上記第３の能動素子のオン時の電流路より高く且つそのオフ時の電流路より低い抵抗を示す。
【００１１】
本発明による上述の液晶表示装置には、次のような機能や構造を付加させると良い。
【００１２】
その１番目は、上記第１及び上記第２の能動素子を交互にオン状態とさせることである。
【００１３】
その２番目は、上記直流電圧を制御信号により間欠的に発生させ、この制御信号に応じて上記第３の能動素子のオン／オフをも制御することである。この場合、上記制御信号は、液晶表示パネルにおける画像形成タイミング又はこれを制御する信号（例えば、垂直同期パルスやフレーム開始信号）に呼応させるとよい。
【００１４】
その３番目は、上記第３の能動素子を上記直流電圧の上記１次側回路への印加時にオン状態にし、且つこの直流電圧の１次側回路への非印加時にオフ状態にすることである。
【００１５】
以上に記した本発明の作用並びに効果、及びその望ましき実施形態の詳細に関しては、後述の説明で明らかになろう。
【００１６】
【発明の実施の形態】
以下、本発明の具体的な実施形態をこれに関連する図面を参照して説明する。以下の説明にて参照する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
＜実施例１＞
本実施例の液晶表示装置を図１乃至図８を参照して説明する。
【００１８】
図７は、本実施例の液晶表示装置の概要を示す模式図である。本実施例の液晶表示装置は、液晶表示パネルＰＮＬ、上記液晶表示パネルの一方の主面に対向して設けられ且つ交流電界により駆動される放電管ＬＰを有する光源装置ＬＵＭ、及び上記交流電界を生成する光源駆動回路ＤＲＶからなる。これらの要素を組み立てて液晶表示モジュール等の製品を完成させるに必要な実装部品等は、図７にて省略されている。
【００１９】
図７に示される如く、光源駆動回路ＤＲＶは、変圧器ＴＲＦＭを境にその外部から直流電流を受け且つこれを交流電流に変換する１次側回路と、この１次側回路で生じた交流電流に放電管ＬＰにおける放電開始に応じた電圧振幅を与え且つこれを放電管ＬＰに供給する２次側回路とに分けられる。本実施例では、放電管ＬＰとして冷陰極蛍光ランプ（Ｃｏｌｄ　Ｃａｔｈｏｄｅ　Ｆｌｕｏｒｅｓｃｅｎｔ　Ｌａｍｐ，以下、ＣＦＬとも略す）が用いられる。
【００２０】
１次側回路は、直流電源から受けた電流を調光回路にて放電管ＬＰの発光輝度に合わせて調整し、調光回路からインバータ回路に入力された電流に交流の電圧波形を重畳して変圧器ＴＲＦＭの１次側コイルに入力する。変圧器ＴＲＦＭでは、その１次側コイルの電磁誘導を受けて、２次側コイルに高電圧の交流電流が生じる。２次側コイルに生じた交流電流は放電管ＬＰに供給されるが、放電管ＬＰ内での放電の開始（所謂点灯開始）から当該放電の自続（点灯状態の維持）に到る過程でランプ電圧（放電管ＬＰの電極間に生じる電位差）及びランプ電流（放電管ＬＰの電極間に生じる電流）が大きく変動する。光源駆動回路ＤＲＶの２次側回路を斯様な電圧及び電流の変動に対して安定に動作させるため、この２次側回路には安定化素子が設けられる。図７に示す光源駆動回路ＤＲＶでは、容量素子（バラスト・コンデンサとも呼ばれる）ＣＢが安定化素子として用いられる。
【００２１】
一方、図７に示す光源装置ＬＵＭは、放電管ＬＰとこれからの光をその側面で受け且つその主面の一方から放射させる導光板ＧＬＢとを有する所謂エッジライト型（Ｅｄｇｅ−Ｌｉｇｈｔ　ｔｙｐｅ）の構造を有する。この構造では、その名のとおり、液晶表示パネルＰＮＬの光源装置に対向する主面に対して放電管ＬＰの位置が脇に逸れる。光源装置ＬＵＭは、このエッジライト型に代えて、放電管ＬＰを液晶表示パネルＰＮＬの主面に対向させる所謂直下型バックライト（Ｄｉｒｅｃｔ　Ｂａｃｋｌｉｇｈｔ）としてもよい。
【００２２】
図７に示す液晶表示パネルＰＮＬは、その隣接し合う２辺に印刷回路基板ＰＣＢ１，ＰＣＢ２が接続され、夫々の印刷回路基板には液晶表示パネル内に設けられた複数の画素の動作を制御する複数の駆動素子ＩＣ１，ＩＣ２が夫々備えられる。
【００２３】
図１（Ａ）は、図７に示した光源駆動回路ＤＲＶの詳細を示す回路ブロック図であり、図１（Ｂ）はこの回路ブロック図にスイッチング素子（能動素子）Ｔ１，Ｔ２，Ｔ３として示されるＮＰＮ型のバイポーラ・トランジスタ（ＮＰＮ−ｔｙｐｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）の説明図である。図１（Ｃ）は、ＮＰＮ型のバイポーラ・トランジスタの動作を説明する簡略化されたバンド図である。図１（Ｄ）は、ＰＮＰ型のバイポーラ・トランジスタ（ＰＮＰ−ｔｙｐｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）の説明図である。
【００２４】
図７に示された調光回路は図１（Ａ）においてＣＦＬ電流安定化回路に相当し、図７にて示されないＣＦＬ電流検出帰還回路やＰｕｌｓｅ整形回路が本実施例の光源駆動回路ＤＲＶの特徴の一つとして追加されている。上述のように、放電管ＬＰにおける放電条件（これによる発光輝度）は、調光回路における電流及び電圧の調整により制御される。光源駆動回路ＤＲＶの１次側回路にて、直流の電流及び電圧を断続的に発生させて（例えば、矩形のパルスで）放電管ＬＰの輝度制御を行う調光回路は、ＤＣ（直流）−ＤＣ（直流）コンバータとも呼ばれ、後述のバースト駆動による放電管の点灯では、その断続間隔（デュティ比）で２次側回路に生じるランプ電流ＩＬを所望の点灯輝度に合わせて安定化させる。
【００２５】
これに対し、図１（Ａ）の破線枠内に示された回路（図２（Ａ）にて拡大して後述）は、その変圧器ＴＲＦＭの１次側コイルの一端（Ｉ）と他端（ＩＩ）との電位を周期的に反転させ、放電管ＬＰ内の電極間に交流電界を発生させる。本実施例による光源駆動回路ＤＲＶの２次側回路で見れば、先述の直流電圧のチョッピング（Ｃｈｏｐｐｉｎｇ）で放電管ＬＰの一端に生じた電圧パルスの極性を、この破線枠内の回路で周期的に反転させるように処理する。但し、電圧パルスが断続される周期に比べ、この極性を反転させる周期は短い。ＣＦＬ電流検出帰還回路は、後述する放電管ＬＰのバースト駆動（Ｂｕｒｓｔ　Ｏｐｅｒａｔｉｏｎ）にて、２次側回路の動作状態をＣＦＬ電流安定化回路に帰還させ、２次側回路の動作の安定性を損なわずにＣＦＬ電流安定化回路に電圧及び電流を変調させる。さらに、Ｐｕｌｓｅ整形回路（そのマッチング抵抗ＲＭ１，ＲＭ２を含む）は本実施例に特有のものであり、その機能については後述する。
【００２６】
図１（Ａ）に示す本実施例の光源駆動回路ＤＲＶを、その主要な部分を拡大して示す図２（Ａ）と、この部分に対応する従来の光源駆動回路のそれを拡大した図２（Ｂ）とを参照して説明する。
【００２７】
図２（Ａ）及び図２（Ｂ）に示された回路は、本実施例及び従来の光源駆動回路において、放電管に設けられた一対の電極の一方の電位を他方のそれに対して変調する交流電界を発生する。例えば、図１のランプ電流安定化回路からＶ０の電圧信号をこの回路に入力した場合、変圧回路ＴＲＦＭの１次側コイルの端部（Ｉ）と端部（ＩＩ）との間には電圧範囲：２Ｖ０の交流電圧が現れる。この回路に入力された電圧信号Ｖ０は、これに設けられた抵抗Ｒ１とインダクタンスＬ０により、スイッチング素子Ｔ１及びＴ２（本実施例ではバイポーラ・トランジスタのコレクタＣとエミッタＥとの間）の交互に電流を発生させる。図１（Ａ）に示す漏洩磁束型の変圧回路ＴＲＦＭを備えた光源駆動回路ＤＲＶにおいて、インダクタンスＬ０はその１次側に第３のコイルとして…１次側コイルとともに…配置される。従って、インダクタンスＬ０はしばしば３次コイルとも呼ばれ、本明細書においても斯様に表記する。
【００２８】
このようにして１次側回路で生じた交流電圧は、変圧回路ＴＲＦＭの１次側コイルにて、スイッチング素子Ｔ２でのベース電流生成時にその端部（Ｉ）の電位を端部（ＩＩ）のそれより高め、スイッチング素子Ｔ１でのベース電流生成時に端部（ＩＩ）の電位を端部（Ｉ）のそれより高める動作を繰り返し、その２次側回路に交流電圧を誘起させる。
【００２９】
別の見方をすれば、スイッチング素子Ｔ１及びＴ２が交互にオンされるに伴い、１次側コイルの両端部（Ｉ），（ＩＩ）間の極性が反転する。従って、図２（Ａ）及び図２（Ｂ）に示された回路はインバータ回路とも呼ばれ、その２次側から出力される電圧ＶＩＮＶを本実施例ではインバータ出力電圧と呼ぶ。また、スイッチング素子Ｔ１，Ｔ２としてＮＰＮ型のバイポーラ・トランジスタを用いる本実施例では、双方のコレクタ領域Ｃの極性が反転するゆえ、この種のインバータ回路はコレクタ共振型ともよばれる。
【００３０】
図２（Ｂ）に示される従来のインバータ出力回路は、その２次側に交流電圧を生成させるスイッチング素子Ｔ１及びＴ２の一端（エミッタ…Ｅｍｉｔｔｅｒ…Ｅ側）を接地電位（本明細書では便宜的に液晶表示装置等における基準電位をもこれに含ませる）にしている。スイッチング素子Ｔ１及びＴ２の他端（コレクタ…Ｃｏｌｌｅｃｔｏｒ…Ｃ側）には、上記１次側コイルを介してＶ０の電圧信号が印加されるが、スイッチング素子Ｔ１及びＴ２の一方に電流が生じることにより、この一方のスイッチング素子の他端の電位が接地電位に転じる。従って、スイッチング素子Ｔ１及びＴ２の夫々の他端の電位差が１次側コイルの端部（Ｉ）と端部（ＩＩ）との間に電位差を発生させる。
【００３１】
一方、図２（Ａ）に示される本実施例のインバータ出力回路は、その２次側に交流電圧を生成させるスイッチング素子Ｔ１及びＴ２の一端（エミッタＥ側）と上記接地電位との間に抵抗素子（受動素子の一例）Ｒ５とスイッチング素子（能動素子）Ｔ３とを並列に接続する。抵抗素子Ｒ５は、スイッチング素子Ｔ３のオン状態（スイッチング素子Ｔ３に電流が生じる状態）における電流路より高い抵抗を持つ。なお、本実施例においては、スイッチング素子Ｔ１、Ｔ２及びＴ３のいずれもバイポーラ・トランジスタを用いているため、その夫々の電流路の抵抗をコレクタ−エミッタ間抵抗（又はＣ−Ｅ抵抗）と記す。スイッチング素子として電界効果型トランジスタを用いる場合は、チャネル（Ｃｈａｎｎｅｌ）抵抗と呼ぶ。
【００３２】
図２（Ａ）に示されるようなインバータ回路を備えた本実施例の光源駆動回路（図１（Ａ）参照）のバースト駆動を説明する前に、バースト駆動の概要について図３（Ａ）を図３（Ｂ）とともに参照して説明する。液晶表示装置による表示画像のコントラスト比を高め、又はこれにより表示される動画像の輪郭を鮮明にするために、特開２００２−１２３２２６号公報や特開２００１−１０８９６２号公報では光源装置による液晶表示パネルへの光照射を間欠的に行い又はこの動作を表示画像のフレーム期間に同期させる技術が論じられている。これらの公報にて論じられた光源（ランプ）の点灯に対応するインバータ回路の１次側における制御信号の電圧波形は、図３（Ｂ）に示すように所定の間隔をおいてＶＯＮ（光源の点灯電圧）と０（又はＶＯＦＦ：光源の消灯電圧）とのいずれかの電圧値を示す。図３（Ｂ）においては、ＮＴＳＣ方式により６０Ｈｚの周波数で１フレーム期間毎の画像表示を行う液晶表示装置の動作において、１フレーム期間の映像が液晶表示装置の画面に形成される時間：１６．７ｍｓｅｃ（ミリ秒＝１０−３秒）にランプの点灯期間と消灯期間とが１回ずつ含まれる。また、消灯期間における液晶表示パネルの輝度低下は、点灯期間におけるインバータ回路の１次側での制御信号の電圧値：ＶＯＮを制御して低減される。
【００３３】
これに対して、バースト駆動法（Ｂｕｒｓｔ　Ｄｒｉｖｉｎｇ　Ｍｅｔｈｏｄ）が適用される光源装置では、図３（Ａ）に示される１フレーム期間の前半（図３（Ｂ）における上記点灯期間に相当）の如く、インバータ回路の１次側の電流を複数の電圧パルスに分割する。これらの電圧パルスの期間（以下、バーストＯＮ期間：ＴＩｍａｘ）と、その夫々を隔てる期間（以下、バーストＯＦＦ期間：ＴＩｍｉｎ）との比率（以下、バースト駆動における「デュティ比（Ｄｕｔｙ　Ｒａｔｉｏ）」）は、光源駆動回路ＤＲＶに入力されるバースト信号（Ｂｕｒｓｔ　Ｓｉｇｎａｌ）で調整される。
【００３４】
バーストＯＮ期間ＴＩｍａｘが開始される第１の時刻からこれに続く次のバーストＯＮ期間ＴＩｍａｘが開始される第２の時刻までの間隔（期間：ＴＩｍａｘ＋ＴＩｍｉｎ）の逆数はバースト駆動の周波数とも呼ばれ、上記デュティ比同様にバースト信号に応じて光源駆動回路ＤＲＶで設定される。バースト駆動の周波数は、液晶表示パネルにおける画像表示のフレーム周波数（上記１フレーム期間の逆数）より高く、且つインバータ回路で交流に変換されるランプ電流（図１（Ａ）にＩＬと表示）の周波数（以下、インバータ周波数と記す）より低い。インバータ周波数は、液晶表示装置の用途及び仕様に応じて２５ｋＨｚ〜１５０ｋＨｚの範囲内のいずれかの値を有し、例えばモニタやテレビジョン用の液晶表示装置では４０ｋＨｚ〜５０ｋＨｚの範囲内に設定されることが多い。インバータ周波数は、放電管ＬＰに生成する電界の方向を周期的に反転させて、この放電管ＬＰ内部の壁面や電極の局部的な劣化を防ぐ。一方、バースト駆動の周波数は数百Ｈｚ〜数ｋＨｚの範囲にて調整され、例えば、３００Ｈｚ（上記（ＴＩｍａｘ＋ＴＩｍｉｎ）にして、３．３ｍｓｅｃ）に設定される。
【００３５】
バースト駆動法では、上述の電圧パルスのデュティ比及び周波数とともに、バーストＯＮ期間ＴＩｍａｘにおける１次側回路の電圧振幅や電流振幅も調整される。これにより、ランプの消灯期間（図３（Ａ）の１フレーム期間後半）にて生じる光源装置の輝度低下を抑える。
【００３６】
図１（Ａ）の破線枠内に図２（Ｂ）に示すインバータ出力回路を設けた光源駆動回路ＤＲＶの場合、バースト信号はＣＦＬ安定化回路（調光回路）に入力され、インバータ回路に入力される電圧パルスの電圧値Ｖ０とそのデュティ比を決める。また、ＣＦＬ安定化回路からインバータ回路に供給される電流は変圧回路ＴＲＦＭの１次側コイルにその中間点（ａ点）から入るのみならず、このインバータ回路において差動回路をなすトランジスタＴ１，Ｔ２の夫々のベースにも抵抗Ｒ１，Ｒ２及び３次コイルＬ０を経由して流入する。これにより、上述の如くトランジスタ（スイッチング素子）Ｔ１及びＴ２が交互にオンされ、１次側コイルの両端部（Ｉ），（ＩＩ）間の極性が周期的に反転する。この極性反転の周期が上述のインバータ周波数となる。なお、抵抗Ｒ３，Ｒ４はトランジスタＴ１，Ｔ２の夫々のベース電位を所定の値に定める。
【００３７】
図２（Ｂ）のインバータ出力回路を用いた光源駆動回路ＤＲＶでは、上記バーストＯＦＦ期間ＴＩｍｉｎにて上記トランジスタ（スイッチング素子）Ｔ１，Ｔ２のいずれもオフされるため、変圧回路ＴＲＦＭの１次側コイルの一端（Ｉ）と他端（ＩＩ）との電位差も消える。これに応じて、１次側コイルの電流も止まる。このようなバーストＯＦＦ期間ＴＩｍｉｎからバーストＯＮ期間ＴＩｍａｘに切り替わる時刻ｔｓｔａｒｔ附近にて光源駆動回路ＤＲＶの２次側回路に生じる電圧（ランプ電圧：ＶＬ）と電流（ランプ電流：ＩＬ）の夫々の波形を図４（Ｂ）に示す。
【００３８】
図４（Ｂ）の時刻ｔｓｔａｒｔ前（バーストＯＦＦ期間）では、電圧ＶＬ及び電流ＩＬのいずれも実質Ｚｅｒｏ−Ｌｅｖｅｌに留まる。これに対し、バーストＯＮ期間の開始時刻ｔｓｔａｒｔから約１２０μｓｅｃ（マイクロ秒＝１０−６秒）が経過した後にて、電圧ＶＬ及び電流ＩＬのいずれの波形も定常的な振幅に落ち着く。図４（Ｂ）のバーストＯＮ期間にてＶＬ波形及びＩＬ波形に生じる短い周期での極性の反転は、上記放電管ＬＰ内部の局部的な劣化を防ぐランプ電圧及びランプ電流の周波数に応じ、その周期は６．６〜４０μｓｅｃと上記（ＴＩｍａｘ＋ＴＩｍｉｎ）に比べて非常に短い。なお、図２（Ｂ）のインバータ出力回路を用いる場合、上記インバータ周波数（ランプ電圧ＶＬ及びランプ電流ＩＬの極性反転の周期）は、上述のトランジスタＴ１，Ｔ２の交互にオンされる間隔により決まる。
【００３９】
図４（Ｂ）のＶＬ波形から明らかなように、放電管ＬＰのバースト駆動期間内にて、バーストＯＦＦ期間にて実質無きに等しい電圧波形がバーストＯＮ期間開始の度に約１２０μｓｅｃに亘り異常に大きく振れ、その後定常状態に落ち着く。その電位差をＺｅｒｏ−ｔｏ−Ｐｅａｋ（Ｖ０−ｐ）で記すと、１．３ｋＶ０−ｐなる定常状態に対して最大で１．９ｋＶ０−ｐに到る。一方、バーストＯＦＦ期間にて実質Ｚｅｒｏ−ＬｅｖｅｌであるＩＬ波形は、その振幅を上述の約１２０μｓｅｃ間に徐々に広げ、ＶＬ波形が定常状態となる時刻辺りに所定の電流値に落ち着く。その電流値をＺｅｒｏ−ｔｏ−Ｐｅａｋ（Ｉ０−ｐ）で記すと１６．５ｍＡ０−ｐ、実効値（Ｉｅｆｆ）で記すと８．８ｍＡｒｍｓとなる。ここで、実効電流値の単位に付記されたｒｍｓとは、この値が二乗平均値の平方根（Ｒｏｏｔ　Ｍｅａｎ　Ｓｑｕａｒｅ　ｖａｌｕｅ）として算出されることを示す。この実効電流値：Ｉｒｍｓは、概ね次式で最大電流値：Ｉｍａｘから近似的に算出される。
【００４０】
Ｉｒｍｓ≡Ｉｍａｘ／２１／２≒Ｉｍａｘ／１．４１４　…（式）
図２（Ｂ）のインバータ出力回路を用いた光源駆動回路ＤＲＶでは、上述の如く、バースト駆動の周波数に応じて１次側回路の電流及び電圧のオン／オフが繰り返される。このため、放電管ＬＰからの輻射光の輝度がランプ電流ＩＬに依存するという観点では、バーストＯＮ期間の開始毎にランプ電流ＩＬの振幅がその定常値を得るに費やす約１２０μｓｅｃの時間の累積が、バースト駆動期間に亘る光源装置ＬＵＭから液晶表示パネルＰＮＬへの光照射強度を弱める。また、バーストＯＮ期間の開始毎に生じるランプ電圧ＶＬの一時的な電圧振幅の増大は、光源駆動回路ＤＲＶにおける単位時間当たりのエネルギー変化量を増加させ、光源駆動回路ＤＲＶに雑音を発生させた。
【００４１】
これに対し、本実施例では図１（Ａ）に示す如く、その破線枠内のインバータ回路を図２（Ａ）に示すそれに準じたものに代えた。その特徴の一つは、スイッチング素子Ｔ１及びＴ２の夫々に備えられた一対の電極（スイッチされる電流の出入口となる）の変圧回路ＴＲＦＭの１次側コイルに接続されない一方を図２（Ｂ）に示されるように接地電位や基準電位に直接接続せず、その間に新たなスイッチング素子Ｔ３と抵抗素子Ｒ５とを並列に配置した回路を挿入する。従って、図１（Ａ）のスイッチング素子Ｔ１及びＴ２の夫々の一方の電極に接続されるｂ点の電位は、オン状態にあるスイッチング素子Ｔ３の電流路の抵抗又は抵抗素子Ｒ５のそれに拠り、接地電位又は基準電位に対して上昇する。
【００４２】
本実施例の他の特徴は、上記バースト信号（これに呼応した信号も含む）をＣＦＬ電流安定化回路（調光回路）のみならず、このスイッチング素子Ｔ３の制御電極（スイッチング素子がバイポーラ・トランジスタの場合はベース電極、電界効果型トランジスタの場合はゲート電極）にも入力させる。バースト信号によるスイッチング素子Ｔ３の制御は、これをパルス整形回路（Ｐｕｌｓｅ　Ｒｅｇｕｌａｔｉｏｎ　Ｃｉｒｃｕｉｔ）に通し、バーストＯＮ期間ＴＩｍａｘにおいてはスイッチング素子Ｔ３をオンし、バーストＯＦＦ期間ＴＩｍｉｎにおいてはスイッチング素子Ｔ３をオフする。
【００４３】
図１（Ａ）のｂ点にスイッチング素子Ｔ３とともに並列に接続される抵抗Ｒ５の値は、スイッチング素子Ｔ３のオン時における電流路の抵抗より高く設定され、望ましくは、スイッチング素子Ｔ３のオフ時における電流路の抵抗より低くする。抵抗Ｒ５は、スイッチング素子Ｔ３のオフ時に電流ＩＯＦＦがこれに流入して生じるｂ点の電圧上昇を、ＣＦＬ電流安定化回路からインバータ回路に入る電流の電圧Ｖ０（接地電位又は基準電位に対する）より大きくするように設定するとよい。スイッチング素子Ｔ３としてＮＰＮ型のバイポーラ・トランジスタを用いる本実施例において、その電流路の抵抗はコレクタ領域Ｃから、ベース領域Ｂを経てエミッタ領域Ｅに至る半導体層の抵抗値（コレクタ・エミッタ間抵抗又はＣ−Ｅ抵抗と記す）と定義される。スイッチング素子Ｔ３として電界効果型トランジスタを用いる場合は、そのチャネル層（ゲート電極からの印加電界に応じてキャリア密度が増減する半導体層）の抵抗値がスイッチング素子Ｔ３の電流路の抵抗に相当する。
【００４４】
図１（Ａ）に示される光源駆動回路ＤＲＶの動作は、スイッチング素子Ｔ３をバイポーラ・トランジスタに限らず、一般的に図示した図２（Ａ）のインバータ回路を用い、さらに図５（Ａ）乃至図５（Ｅ）の各波形を参照して以下の如く説明される。なお、図５（Ａ）は図１（Ａ）のパルス整形回路からスイッチング素子Ｔ３に出力される電圧波形Ｖｐｇｅｎを、図５（Ｂ）は図２（Ａ）のスイッチング素子（バイポーラ・トランジスタ）Ｔ１及びＴ２のエミッタ電圧ＶＥＭＩＴ…換言すれば、図２（Ａ）のｂ点の電圧Ｖｂ…を、図５（Ｃ）は図２（Ａ）のスイッチング素子Ｔ１又はＴ２のいずれか一方のベース電圧ＶＢＡＳＥを、夫々示す。図５（Ｂ）に示されるＴＩＮＶは、インバータ周波数の逆数を示し、図５（Ｃ）がスイッチング素子Ｔ１のベース電圧波形を示す場合、これに対してスイッチング素子Ｔ２のベース電圧波形は時間軸沿いに（ＴＩＮＶ／２）だけシフトする。図５（Ｄ）及び図５（Ｅ）は、図２（Ａ）の変圧回路ＴＲＦＭの２次側から出力された交流電力により放電管ＬＰ（図１（Ａ）参照）の電極間に生じる電位差（上記ランプ電圧）ＶＬ及び電流（上記ランプ電流）ＩＬの波形を夫々示す。図５（Ａ）乃至図５（Ｅ）の波形は、図５（Ａ）の波形ＶｐｇｅｎがＨｉｇｈ状態からＬｏｗ状態に変る時刻を除き、互いに共通の横軸（時間軸）に対して描かれている。
【００４５】
スイッチング素子Ｔ３がオンされるバーストＯＮ期間ＴＩｍａｘでは、ＣＦＬ電流安定化回路から接地電位又は基準電位に対して電圧Ｖ０でインバータ回路に入る電流ＩＯＮに対し、スイッチング素子Ｔ１，Ｔ２は交互にオンされ、そのいずれかから電流ＩＯＮが常に上記ｂ点に到達する。上述のように、スイッチング素子Ｔ３のオン時の電流路は、これに並列に配置された抵抗Ｒ５より低い抵抗値を示すため、ｂ点に到達した電流ＩＯＮは殆どスイッチング素子Ｔ３の電流路を経て接地電位又は基準電位に至る。
【００４６】
図５（Ａ）において、バーストＯＮ期間ＴＩｍａｘは電圧波形ＶｐｇｅｎがＨｉｇｈ状態となる期間１（Ｐｅｒｉｏｄ１）に相当し、図５（Ｂ）乃至図５（Ｅ）においても夫々の左半分に示される波形が期間１に対応する。上述のとおり、スイッチング素子Ｔ３のオン時の電流路の抵抗値は抵抗Ｒ５に比べて殆ど無視できるため、これを電流ＩＯＮが通過してもスイッチング素子Ｔ３の両端に殆ど電位差は生じない。従って、ｂ点における電位Ｖｂ（ＶＥＭＩＴ）も図５（Ｂ）の左半分に示す如く、微弱な上昇が間欠的に生じるも、殆ど接地電位（又は基準電位）に留まるとみなせる。一方、スイッチング素子Ｔ１及びＴ２の各々のベース電圧ＶＢＡＳＥは、上述の如く互いにＴＩＮＶ／２の位相差を示すも、図５（Ｃ）の左半分の如き波形を示す。
【００４７】
スイッチング素子Ｔ１及びＴ２の各々のベース電圧ＶＢＡＳＥの極性は、インバータ周波数（ＴＩＮＶ−１）に応じて反転するも、その電圧値が正極性のあるレベルに達すると、そのベース領域Ｂからエミッタ領域Ｅへ流れるベース電流により所定の正電圧値又はその近傍にクランプ（ｃｌａｍｐ）される。本実施例のスイッチング素子Ｔ１，Ｔ２がＮＰＮ型のバイポーラ・トランジスタ（図１（Ｂ）参照）であることを考慮すると、そのオン状態で図１（Ｃ）の如くエミッタ領域Ｅからベース領域Ｂに多数の電子が流入し、その電位を相対的に下げることから、このベース電圧ＶＢＡＳＥの特定の正電圧値へのクランプは容易に理解される。図５（Ｃ）の左半分の正極性側に破線で示された曲線は、ベース電流に因る電圧クランプが生じない場合のベース電圧ＶＢＡＳＥの変動を仮想的に示す。このようなベース電圧ＶＢＡＳＥの電圧クランプ期間は、スイッチング素子Ｔ１及びＴ２のそれぞれがオンする期間を示し、各々のオン期間は時間ＴＩＮＶの間隔で互いに時間ＴＩＮＶ／２の位相差を保ちながら繰り返される。これにより、変圧回路ＴＲＦＭの１次側コイルの一端（Ｉ）と他端（ＩＩ）との間の電位差は時間ＴＩＮＶ／２の周期で反転し、図５（Ｄ）及び図５（Ｅ）の左半分に示されるような波形を有するランプ電圧ＶＬ及びランプ電流ＩＬが観測される。
【００４８】
以上、図５（Ａ）乃至図５（Ｅ）の左半分を参照して説明したバーストＯＮ期間ＴＩｍａｘでの光源駆動回路ＤＲＶの動作は、ｂ点（図１（Ａ）及び図２（Ａ）参照）と接地電位（又は基準電位）との間にスイッチング素子Ｔ３の抵抗が入るが、実質的には図２（Ｂ）のインバータ回路を用いた光源駆動回路ＤＲＶのそれと同様と見なせる。
【００４９】
しかしながら、次に説明するバーストＯＦＦ期間ＴＩｍｉｎでの光源駆動回路ＤＲＶの動作には、本発明の液晶表示装置に特有な作用が見られる。
【００５０】
スイッチング素子Ｔ３がオフされるバーストＯＦＦ期間ＴＩｍｉｎでは、ＣＦＬ電流安定化回路からインバータ回路のａ点（変圧回路ＴＲＦＭの１次側コイルの中間点，図１（Ａ）及び図２（Ａ）参照）への電圧Ｖ０の印加が停止される。また、バーストＯＮ期間ＴＩｍａｘにてスイッチング素子Ｔ１，Ｔ２を交互にオンさせた電圧変化（本実施例では、上述のベース電圧、図５（Ｃ）参照）もバーストＯＦＦ期間ＴＩｍｉｎでは停止し、夫々のスイッチング素子Ｔ１，Ｔ２の制御信号（本実施例では、上述のベース電流）は略一定の電圧値に固定される。本実施例のようにバイポーラ・トランジスタをスイッチング素子Ｔ１，Ｔ２に用いた場合、そのベース電位はバーストＯＦＦ期間ＴＩｍｉｎにて微小なゆらぎを示すもののコレクタ電位に近い値に保たれる。バイポーラ・トランジスタに代えて電界効果型トランジスタをスイッチング素子Ｔ１，Ｔ２に用いる場合にも、そのゲート電位はバーストＯＦＦ期間ＴＩｍｉｎにてソース電位（又はドレイン電位）に近い値に保たれる。従って、スイッチング素子Ｔ１，Ｔ２の種類（バイポーラ・トランジスタ、電界効果型トランジスタ等）に拘らず、その夫々を通過する電流量（ＮＰＮ型バイポーラ・トランジスタではコレクタ領域Ｃからエミッタ領域Ｅに向かう電流値）は減少する。このようにして、バーストＯＦＦ期間ＴＩｍｉｎにスイッチング素子Ｔ１，Ｔ２の夫々からｂ点に流入する電流をＩＯＦＦと記す。
【００５１】
本実施例のインバータ回路において、ｂ点と接地電位（又は基準電位）との間に設けられたスイッチング素子Ｔ３はバーストＯＦＦ期間ＴＩｍｉｎにてオフされる。このため、ｂ点と接地電位（又は基準電位）との間には、抵抗Ｒ５とオフ状態にあるスイッチング素子Ｔ３の電流路の抵抗ＲＣ−Ｅとを並列に配置した回路が形成される。スイッチング素子Ｔ３は、半導体層で形成された電流路のキャリア（Ｃａｒｒｉｅｒｓ，電子や正孔）密度を変化させて、その導通を制御するため、そのオフ時の抵抗値は非常に高い。従って、バーストＯＦＦ期間ＴＩｍｉｎにて、上記電流ＩＯＦＦは実質的に抵抗Ｒ５のみを通過し、ｂ点と接地電位（又は基準電位）との間には電位差：ΔＶ（単位：Ｖ）＝ＩＯＦＦ（単位：Ａ）×Ｒ５（単位：Ω）が生じる。その結果、図５（Ａ）乃至図５（Ｅ）を参照して以下に説明される如く、放電管ＬＰの輝度が消灯されることなく調整される。
【００５２】
図５（Ａ）において、パルス整形回路（図１（Ａ）の参照）からスイッチング素子Ｔ３に出力される電圧波形ＶｐｇｅｎがＬｏｗ状態となる右側の期間２（Ｐｅｒｉｏｄ２）がバーストＯＦＦ期間ＴＩｍｉｎに相当し、図５（Ｂ）乃至図５（Ｅ）においても夫々の右半分に示される波形が期間２に対応する。上述のとおり、電流ＩＯＦＦが抵抗Ｒ５を通過することによりｂ点（厳密には、抵抗Ｒ５のｂ点側）の電圧が上昇する。バーストＯＦＦ期間ＴＩｍｉｎでは、ＣＦＬ電流安定化回路によりインバータ回路へ電圧が印加されないため、ｂ点の電位は接地電位（又は基準電位）のみならず、インバータ回路全域に対しても上昇する。その結果、ｂ点の電位Ｖｂ（ＶＥＭＩＴ）も図５（Ｂ）の右半分に示す如く、（ＴＩＮＶ／２）なる周期で揺らぐも、バーストＯＮ期間ＴＩｍａｘに比べて高くなる。このようなｂ点の電位上昇に伴い、このｂ点からスイッチング素子Ｔ１，Ｔ２に向かう電流ＩＧｅｎが生じ、図２（Ａ）に示す３次コイルＬ０を通して変圧回路ＴＲＦＭの１次側コイルの一端（Ｉ）と他端（ＩＩ）との間に交流電界を形成する。
【００５３】
図２（Ａ）に示される如く、本実施例のインバータ回路（１次側回路）には、上記電流ＩＧｅｎを発生させるための電源は設けられず、また斯様な電源に電気的に接続されない。換言すれば、インバータ回路の１次側と接地電位（又は基準電位）との間に受動素子（抵抗Ｒ５）を設け、且つこれにオフ状態のインバータ回路（１次側）に生じる電流ＩＯＦＦを流すのみで、ｂ点の電位を上げ、電流ＩＧｅｎを発生させる。また、上記電流ＩＧｅｎはバーストＯＮ期間に生じる電流ＩＯＮとは逆にｂ点からスイッチング素子Ｔ１及びＴ２へ流れ、更に変圧回路ＴＲＦＭの１次側コイルを通してスイッチング素子Ｔ１及びＴ２のベース領域Ｂに交互に電圧を印加させる。従って、図２（Ａ）に示す本実施例のインバータ回路に含まれる一対のスイッチング素子Ｔ１，Ｔ２（差動回路をなす）及び抵抗Ｒ５は、バーストＯＦＦ期間ＴＩｍｉｎにて、その１次側に生じる電流ＩＯＦＦをその１次側に帰還させ、その２次側から交流電圧を出力させる自励型（Ｓｅｌｆ−Ｅｘｃｉｔｅｄ　ｔｙｐｅ）の交流電力発生器として作用する。
【００５４】
バーストＯＦＦ期間ＴＩｍｉｎにて、スイッチング素子Ｔ１及びＴ２の各々のベース電圧ＶＢＡＳＥは、インバータ回路の１次側における自励回路としての動作に応じた電圧振幅を示し、その中心は図５（Ｃ）の右半分の波形の如く、０Ｖより正の電位に持ち上がる。バーストＯＦＦ期間ＴＩｍｉｎにおける斯様な１次側回路の動作により、変圧回路ＴＲＦＭの２次側から交流電力が出力され、これにより放電管ＬＰの電極間には図５（Ｄ）の右半分に示す如き波形を有する交流電圧（ランプ電圧）ＶＬが生じる。バーストＯＦＦ期間ＴＩｍｉｎに生じるランプ電圧ＶＬの波形は、図５（Ｄ）の左半分に示すバーストＯＮ期間ＴＩｍａｘのそれより大きい電圧振幅を有する。
【００５５】
ところで、放電管ＬＰを光源として利用する場合、その内部で自続的な放電を起こすことが必要となる。この自続放電は、放電管ＬＰ内に生じる電流（上記ランプ電流ＩＬ，放電電流とも呼ぶ）が所定の値（概ね１０−８〜１０−７Ａ）を越したときに開始され、この電流値が増えるに従い前期グロー放電、正規グロー放電のいずれかに分類される。一方、自続放電の可否は、ランプ電流ＩＬの値に対するランプ電圧ＶＬの組合せで決まり、ランプ電流ＩＬが上昇するにつれて、自続放電に好適なランプ電圧ＶＬは下がる。前期グロー放電と正規グロー放電とは、数ｍＡ（ミリ・アンペア）のランプ電流ＩＬ値（放電管や放電条件に応じて電流値は変動する）を境にして分かれ、前期グロー放電に好適なランプ電流ＩＬに対するランプ電圧ＶＬの微係数は正規グロー放電に好適なそれより大きい。
【００５６】
自続放電に好適なランプ電流ＩＬとランプ電圧ＶＬとの関係を、図６に黒丸でプロットされた実線グラフとして示す。上述した自続放電の可否の観点から左端の４つの黒丸プロットを無視すると、この実線グラフは右側に向けて下降し、その勾配は左側（ランプ電流ＩＬ１側）に向けて増大する。従って、図５（Ｄ）に示す如く、バーストＯＦＦ期間（期間２）におけるランプ電圧ＶＬの振幅をバーストＯＮ期間（期間１）でのそれより大きくすることで、バーストＯＦＦ期間（期間２）におけるランプ電流ＩＬの振幅を、図５（Ｅ）に示す如くバーストＯＮ期間（期間１）でのそれより小さくし、放電管ＬＰの輝度を下げる。例えば、バーストＯＮ期間で放電管ＬＰ内にランプ電流ＩＬ２（図６参照）で正規グロー放電を、バーストＯＦＦ期間で放電管ＬＰ内にランプ電流ＩＬ１（図６参照）で前期グロー放電を夫々生じさせると、双方の期間に跨りランプ電流ＩＬが大きく変化するため、放電管ＬＰの発光輝度の変調比率が高まる。このように駆動される放電管ＬＰを光源装置ＬＵＭに備えた液晶表示装置では、光源装置ＬＵＭから液晶表示パネルに照射される光の輝度変調比率に応じて表示画像のコントラストも高まり、また、バーストＯＦＦ期間においても放電管ＬＰ内の放電が継続するため、この表示画像全体の輝度の低下が抑えられる。
【００５７】
図６に黒丸プロットを付けて示された上述の実線グラフは、上述のとおり自続放電に好適なランプ電流ＩＬとランプ電圧ＶＬとの関係を示すが、特にその右半分（正規グロー放電領域）においてランプ電流ＩＬの変化に対するランプ電圧ＶＬ１の変化は小さい。換言すれば、ランプ電圧ＶＬの僅かな変動に対して放電を安定に継続するにはランプ電流ＩＬを大きく変化させねばならない。図２（Ｂ）に示すインバータ回路では、バーストＯＦＦ期間の冒頭にて１次側回路への電圧信号入力が停止するとともに、その電流がスイッチング素子Ｔ１，Ｔ２から接地電位（又は基準電位）に掃き出されるため、変圧回路ＴＲＦＭの１次側コイルの電位差が急激に消える。これにより、光源駆動回路ＤＲＶの２次側回路においては、ランプ電圧ＶＬの変化にランプ電流ＩＬが追従しきれず、放電管ＬＰ内の放電は止まらざるを得ない。
【００５８】
これに対し、図２（Ａ）に示す本実施例のインバータ回路では、１次側回路への電圧信号入力が停止されても、スイッチング素子Ｔ１，Ｔ２と接地電位（又は基準電位）との間に加えられた抵抗により１次側回路内部に自励回路を形成し、これにより１次側の電流は変圧回路ＴＲＦＭの１次側コイルに電位差を与える。このため、バーストＯＮ期間からバーストＯＦＦ期間に掛けて光源駆動回路ＤＲＶの２次側回路に生じるランプ電圧ＶＬの変動は、ランプ電流ＩＬがこれに追従し得る範囲に制限され、その結果、放電管ＬＰ内の放電は止まることなくその輝度を変化させる。
【００５９】
バースト期間（ＯＮ，ＯＦＦの双方含む）を通して放電管ＬＰ内の放電の維持させる本実施例での光源装置の駆動により、光源駆動回路ＤＲＶの２次側には図４（Ａ）に示す如き波形のランプ電圧ＶＬとランプ電流ＩＬとが生じる。図４（Ａ）の右側に示されたバーストＯＮ期間ＴＩｍａｘの定常状態にて、ランプ電圧ＶＬ１は１．１ｋＶ０−ｐなるＺｅｒｏ−ｔｏ−Ｐｅａｋ値を、ランプ電流ＩＬは１６．５ｍＡ０−ｐなるＺｅｒｏ−ｔｏ−Ｐｅａｋ値を夫々示す。また、図４（Ａ）の左側に示されたバーストＯＦＦ期間ＴＩｍｉｎの定常状態にて、ランプ電圧ＶＬは１．３ｋＶ０−ｐなるＺｅｒｏ−ｔｏ−Ｐｅａｋ値を、ランプ電流ＩＬは８．０ｍＡ０−ｐなるＺｅｒｏ−ｔｏ−Ｐｅａｋ値を夫々示す。図４（Ａ）と図４（Ｂ）との比較から明らかなように、図４（Ａ）に示す本実施例では、バーストＯＦＦ期間ＴＩｍｉｎにおいても、ランプ電圧ＶＬ及びランプ電流ＩＬは夫々の振幅が所定の値（ゼロ：０を除く）に落ち着く定常状態を取る。また、本実施例では、バーストＯＮ期間ＴＩｍａｘの開始時刻：ｔｓｔａｒｔの２０μｓｅｃ後には、ランプ電圧ＶＬ及びランプ電流ＩＬのいずれも定常状態の振幅を示す。さらに、図４（Ｂ）の時刻：ｔｓｔａｒｔ後の１２０μｓｅｃ内に見られたランプ電圧ＶＬ１の振幅の異常な上昇も、図４（Ａ）では認められない。
【００６０】
一方、図２（Ａ）に示す本実施例のインバータ回路及び図２（Ｂ）に示すインバータ回路を夫々液晶表示装置の光源駆動回路ＤＲＶに組み込み、前者ではバースト信号をＣＦＬ電流安定化回路とパルス整形回路とに、後者ではバースト信号をＣＦＬ電流安定化回路のみに夫々入力して、夫々の液晶表示パネルに照射される光の輝度をバースト信号に応じて変調させた。その結果、表示画像のコントラストは双方の液晶表示装置にて互角であるものの、画面全体における輝度は図２（Ａ）のインバータ回路を備えた本実施例の液晶表示装置にて高くなった。換言すれば、本実施例の液晶表示装置によりコントラスト比の高い画像が明るく表示される。また、バースト駆動期間にて光源駆動回路ＤＲＶから生じる雑音のレベルは、本実施例の液晶表示装置にてかなり低減されていた。図２（Ａ）に示す本実施例のインバータ回路を備えた光源駆動回路ＤＲＶが図４（Ａ）に示す電圧及び電流波形を、図２（Ｂ）に示すインバータ回路を備えた光源駆動回路ＤＲＶが図４（Ｂ）に示す電圧及び電流波形を夫々示すことと、前者のインバータ回路を備えた液晶表示装置と後者のそれを備えた液晶表示装置とを比較して得られた上記効果の相違とを照合すると、次のような結論が得られる。
【００６１】
まず、本実施例のインバータ回路は、バーストＯＦＦ期間ＴＩｍｉｎにて放電管ＬＰ内を通過するランプ電流量をバーストＯＮ期間ＴＩｍａｘにおけるそれに比べて低減するため、液晶表示パネルに照射される光の強度は、その画面の明るく表示されるべき領域をより明るく、その画面の暗く表示されるべき領域をより暗く表示するように調整するものと結論付けられる。また、本実施例のインバータ回路は、バーストＯＮ期間ＴＩｍａｘにおける放電管ＬＰ内での放電をその期間の開始時刻から２０μｓｅｃ程度以内で定常状態に至らしめ、その間にランプ電圧ＶＬを異常に増幅させることもない。従って、本実施例のインバータ回路（２次側）における単位時間当たりのランプ電圧ＶＬの振幅変化は、図２（Ｂ）に示すインバータ回路のそれより緩やかであり、変圧回路ＴＲＦＭを急激に励磁しないため、光源駆動回路ＤＲＶの雑音も知覚できない程度に低減されると結論付けられる。
【００６２】
なお、図６には、駆動回路ＤＲＶ周辺の雑音を低減するために今まで検討されてきた光源の改良技術の性能を参考として併せて記す。黒い四角のプロットとともに示された破線グラフは冷陰極蛍光ランプ（放電管ＬＰ）の外部の長手方向沿いに銅箔を配置した（近接導体効果を利用する）ときの、白丸プロットとともに示された実線グラフは上記銅箔を接地電位にしたときの、安定な自続放電に好適なランプ電圧ＶＬとランプ電流ＩＬとの組合せを示す。いずれのグラフも黒丸プロットとともに記された本実施例の実線グラフに比べてランプ電流ＩＬ軸沿いに短い。これは、近接導体効果を利用した放電管ＬＰにおける自続放電を安定にするランプ電流ＩＬのダイナミック・レンジが狭いことを反映し、この銅箔が放電管ＬＰの周囲に大きな付加容量を形成することに起因すると考えられている。上述のように放電管ＬＰの自続放電を安定化するランプ電流ＩＬのダイナミック・レンジが広いほど、放電管ＬＰの輝度変調の比率を大きくすることができるため、近接導体効果による放電管ＬＰ周辺の雑音抑制技術に比べて、本実施例のインバータ回路が放電管ＬＰのバースト駆動の性能を格段に向上することが図６より明らかに理解される。
【００６３】
本実施例では、図１（Ａ）に示すようにスイッチング素子Ｔ１，Ｔ２，Ｔ３としてＮＰＮ型のバイポーラ・トランジスタを用いたが、調光回路及びインバータ回路の構成に応じ、これを図１（Ｄ）に示すＰＮＰ型のバイポーラ・トランジスタに置き換えてもよく、また図８に示す如く、電界効果型トランジスタ（ソース領域Ｓ，ゲート領域Ｇ，及びドレイン領域Ｄを有する）に置き換えてもよい。特にスイッチング素子Ｔ３は、バーストＯＮ期間とバーストＯＦＦ期間とでスイッチング素子Ｔ１，Ｔ２と接地電位（又は基準電位）との間の電気抵抗を変えられればよいため、半導体装置に限られるものではない。
【００６４】
本実施例では、液晶表示パネルへのフレーム期間毎の映像データ転送タイミングを制御するフレーム同期信号をバースト信号とともにパルス整形回路に入力し、この映像データ転送に連動してスイッチング素子Ｔ３を制御する。このようにして光源駆動回路ＤＲＶを制御することで、フレーム期間毎の画面における映像表示タイミングと放電管ＬＰの輝度変調タイミングとを合わせることにより、画面の輝度低下の抑止と映像のコントラストの向上とが両立される。しかしながら、フレーム同期信号をパルス整形回路又は光源駆動回路ＤＲＶに含まれる他の回路に入力させず、そのバースト駆動制御を液晶表示パネルへの映像データ転送と独立に行っても本発明の実施を妨げるものでない。
【００６５】
さらに、図８に示す如く、変圧回路ＴＲＦＭとして図１（Ａ）に示す漏洩磁束型に代え、図８に示すような圧電型（例えば、特開２０００−７８８５７号公報参照）のトランスを用いてもよい。また、図８に示す如く、バースト信号をパルス整形回路を通さず、スイッチング素子Ｔ３及びＣＦＬ安定化回路に直接入力してもよい。さらに、図８に示すインバータ回路において、発振器（Ｏｓｃｉｌｌａｔｏｒ）を３次コイルＬ０を含む図１（Ａ）の共振回路を用い、ＣＦＬ安定化回路から供給される電圧信号を電界効果型トランジスタからなるスイッチング素子Ｔ１及びＴ２のゲート領域Ｇに交互に印加してもよい。
【００６６】
＜実施例２＞
本実施例の液晶表示装置では、その光源駆動回路ＤＲＶを図９に模式的に示されるように、スイッチング素子Ｔ１，Ｔ２のベース電位をスイッチング素子Ｔ４により変調させる。実施例１では、スイッチング素子Ｔ１，Ｔ２のベース電位と接地電位（基準電位）との間に設けられて、このベース電位を安定化していた抵抗Ｒ３，Ｒ４の接地電位側にスイッチング素子Ｔ４と抵抗Ｒ７（保護抵抗）とを並列に配置する。バーストＯＮ期間では、抵抗Ｒ３又はＲ４及びＲ７で接地電位（基準電位）よりスイッチング素子Ｔ１，Ｔ２のベース電位が決まる。これに対し、バーストＯＦＦ期間では電流ＩＯＦＦと抵抗Ｒ５により接地電位（基準電位）より電位の上昇したｂ点から電流ＩＧｅｎがスイッチング素子Ｔ４のベース領域に流れ込み、これをオン状態にする。
【００６７】
本実施例にて、スイッチング素子Ｔ４は負帰還信号増幅トランジスタとも呼ばれる。図１（Ａ）と図９とを比較して明らかなように、バーストＯＦＦ期間にて生じた電流ＩＧｅｎは、図１（Ａ）の場合、スイッチング素子Ｔ１，Ｔ２のいずれかの電流路を通らねば、変圧回路ＴＲＦＭに到達し得ない。バーストＯＦＦ期間ではスイッチング素子Ｔ１，Ｔ２がオフ状態にあるため、夫々のエミッタ領域Ｅの電位を上げてコレクタ領域Ｃに至る電流を形成するまでの敷居が高い。従って、バーストＯＦＦ期間にこのインバータ回路を自励回路として機能させる条件設定が難しくなる可能性が否めない。
【００６８】
これに対して、本実施例では図９に示すように、スイッチング素子Ｔ４を通して抵抗Ｒ３，Ｒ４と接地電位（基準電位）との間に電流を発生させる。これに伴い、抵抗Ｒ３並びにＲ４及び３次コイルＬ０からスイッチング信号Ｔ１，Ｔ２を交互にオン状態にする信号が生じる。従って、バーストＯＦＦ期間にて生じた電流ＩＧｅｎは、スイッチング素子Ｔ１，Ｔ２を経て変圧回路ＴＲＦＭに至る電流路形成の敷居をスイッチング素子Ｔ４を通して自力で下げる。換言すれば、本実施例のインバータ回路をバーストＯＦＦ期間に自励回路として機能させる条件設定はかなり容易になる。
【００６９】
本実施例では、光源駆動回路ＤＲＶの１次側に直流電流源ＤＣＳを設け、その低電圧側（放電管ＬＰのＣｏｌｄ側に接続される側）を基準電位としている。ここで基準電位とは、直流電圧ＶＤＣに対して低電圧側、交流電圧ＶＩＮＶ，ＶＬに対して電圧振幅の中心又はその値が小さい側を指す。直流電源ＤＣＳにはバースト信号として、ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）信号が入力され、インダクタンスＬ及びフューズＦを通してインバータ回路に供給される直流電圧ＶＤＣ及び直流電流ＩＤＣをチョッピングする。この直流電圧及び直流電流のチョッピングのデュティが放電管ＬＰの輝度を決める。
【００７０】
このＰＷＭ信号は、液晶表示パネルＰＮＬへの画像データ転送を制御するフレーム同期パルス信号（垂直同期パルスとも呼ばれるに加算されてポートＳｉｇ．ＩＮからスイッチング素子Ｔ３に印加される。このように放電管ＬＰの輝度を制御する信号（バースト信号）と液晶表示パネルにおける画像表示を制御する信号という性格の異なる２種類の信号を加算することで、光源装置ＬＵＭの駆動が表示画像をより引き立てるように制御される。
【００７１】
なお、本実施例の液晶表示装置においても、表示画像のコントラスト比が改善されながら、画面全体の輝度も向上されるという先述の実施例１の液晶表示装置に比べて遜色のない効果が得られた。また、光源駆動回路ＤＲＶを含めた光源装置ＬＵＭから発生される雑音も、液晶表示装置のユーザの耳障りにならないレベルに抑えられた。
【００７２】
【発明の効果】
以上の実施例から明らかなように、本発明による液晶表示装置は、従来のそれに比べて表示画像のコントラスト比を高めるとともに、その画面全体における輝度をも高めた。従って、本発明によれば、ホールド型発光を用いた液晶表示装置においても、動的なテレビジョン映像を陰極線管並みの明瞭な輪郭で再現することが可能となり、動画像に生じるボヤケも著しく低減される。
【００７３】
また、本発明による液晶表示装置は、これに組み込まれた光源装置（光源駆動回路を含む）をバースト動作させて動的な映像表示に生じる残像を解消するに際し、ユーザから耳障りと指摘された交流回路系の雑音を抑えることにも成功した。従って、液晶表示装置の光源装置をバースト動作させて、その寿命（特に冷陰極蛍光ランプ等の放電管の寿命）を延ばすとともに、雑音の少ない液晶テレビジョン装置を実現させる。
【図面の簡単な説明】
【図１】図１（Ａ）乃至（Ｄ）は本発明による液晶表示装置の実施例１に関し、図１（Ａ）は図７の光源駆動回路ＤＲＶの詳細を示す回路ブロック図、図１（Ｂ）はこの回路ブロックのスイッチング素子Ｔ１，Ｔ２，Ｔ３をなすＮＰＮ型のバイポーラ・トランジスタの説明図、図１（Ｃ）はＮＰＮ型のバイポーラ・トランジスタの動作を説明する簡略化されたバンド図、及び図１（Ｄ）はＰＮＰ型のバイポーラ・トランジスタの説明図を夫々示す。
【図２】図２（Ａ）及び（Ｂ）は図１（Ａ）に示す光源駆動回路ＤＲＶのインバータ回路（共振回路）を拡大して示し、図２（Ａ）は本発明の実施例１の液晶表示装置に備えられたインバータ回路を、図２（Ｂ）は従来のインバータ回路を夫々示す。
【図３】図３（Ａ）及び（Ｂ）は液晶表示装置の光源装置の点滅動作の制御波形を示し、図３（Ａ）は光源装置の点灯期間にて放電管をバースト駆動する場合の波形図を、図３（Ｂ）はこの点灯期間にて放電管を連続的に点灯させる場合の波形図を夫々示す。
【図４】図４（Ａ）及び（Ｂ）はバースト駆動される放電管に生じるランプ電圧ＶＬ及びランプ電流ＩＬの波形を示し、図４（Ａ）は本発明によるインバータ回路（図２（Ａ）参照）でバースト駆動されたときの波形図を、図４（Ｂ）は従来のインバータ回路（図２（Ｂ）参照）でバースト駆動されたときの波形図を夫々示す。
【図５】図５（Ａ）乃至（Ｅ）は本発明による液晶表示装置の光源駆動回路ＤＲＶ（図１（Ａ）参照）の動作に係り、図５（Ａ）はパルス整形回路からスイッチング素子Ｔ３に出力される電圧波形Ｖｐｇｅｎの波形図を、図５（Ｂ）はスイッチング素子Ｔ１及びＴ２のエミッタ電圧ＶＥＭＩＴ（ｂ点の電圧Ｖｂ）の波形図を、図５（Ｃ）はスイッチング素子Ｔ１又はＴ２のいずれか一方のベース電圧ＶＢＡＳＥの波形図を、図５（Ｄ）は放電管ＬＰに生じる電位差（ランプ電圧）ＶＬの波形図を、図５（Ｅ）は放電管ＬＰに生じる電流（ランプ電流）ＩＬの波形図を夫々示す。
【図６】図６は、放電管に自続放電を発生させるに好適なランプ電流ＩＬとランプ電圧ＶＬとの関係を示すグラフである。
【図７】図７は、実施例１の液晶表示装置の概要を示す模式図である。
【図８】図８は、本発明による液晶表示装置の実施例１のインバータ回路において、スイッチング素子を電界効果型トランジスタに、変圧回路を圧電型トランスに夫々置き換えた一例を示す回路ブロック図である。
【図９】図９は、本発明による液晶表示装置の実施例２の光源駆動回路ＤＲＶを示す回路ブロック図である。
【符号の説明】
Ｔ１，Ｔ２…インバータ回路に設けられたスイッチング素子、Ｔ３…インバータ回路への負帰還を制御するスイッチング素子、Ｔ４…負帰還信号増幅用スイッチング素子、ＴＲＦＭ…変圧回路、Ｒ１，Ｒ２，Ｒ３，Ｒ４…スイッチング素子Ｔ１，Ｔ２のベース電位設定用抵抗素子、Ｒ５…インバータ回路を自励発振させる抵抗素子、ＬＰ…放電管、ＣＢ…２次側回路の安定素子（容量素子）。
【図１】
2004020975.tif 000003
【図２】
2004020975.tif 000004
【図３】
2004020975.tif 000005
【図４】
2004020975.tif 000006
【図５】
2004020975.tif 000007
【図６】
2004020975.tif 000008
【図７】
2004020975.tif 000009
【図８】
2004020975.tif 000010
【図９】
2004020975.tif 000011