(57)【要約】【課題】高温で安定に動作し、しかも作製が容易な単電子ポンプを提供する。【解決手段】導電体からなる単電子島と、この単電子島の一端に第１のトンネル容量を介して接続され、非縮退シリコンにより構成される第１の非縮退シリコン領域と、単電子島の他端に第１のトンネル容量とは異なる第２のトンネル容量を介して接続され、非縮退シリコンにより構成される第２の非縮退シリコン領域と、単電子島および第１、第２の非縮退シリコン領域上に形成される第１のゲート絶縁膜と、第１の非縮退シリコン領域上に第１のゲート絶縁膜を介して配設され、第１のＦＥＴを構成する第１のゲート電極と、第２の非縮退シリコン領域上に第１のゲート絶縁膜を介して配設され、第２のＦＥＴを構成する第２のゲート電極と、単電子島上に第１のゲート絶縁膜を介して配設され、単電子トランジスタを構成する第３のゲート電極とを有することを特徴とする。【選択図】　　　　図５
2004063495.tif 000002
【特許請求の範囲】
【請求項１】
導電体からなる単電子島と、
この単電子島の一端に第１のトンネル容量を介して接続され、非縮退シリコンにより構成される第１の非縮退シリコン領域と、
前記単電子島の他端に前記第１のトンネル容量とは異なる第２のトンネル容量を介して接続され、非縮退シリコンにより構成される第２の非縮退シリコン領域と、
前記単電子島および前記第１、第２の非縮退シリコン領域上に形成される第１のゲート絶縁膜と、
前記第１の非縮退シリコン領域上に前記第１のゲート絶縁膜を介して配設され、第１のＦＥＴを構成する第１のゲート電極と、
前記第２の非縮退シリコン領域上に前記第１のゲート絶縁膜を介して配設され、第２のＦＥＴを構成する第２のゲート電極と、
前記単電子島上に前記第１のゲート絶縁膜を介して配設され、単電子トランジスタを構成する第３のゲート電極と、
を有することを特徴とする単電子ポンプ。
【請求項２】
導電体からなる単電子島と、
この単電子島の一端に第１のトンネル容量を介して接続され、非縮退シリコンにより構成される第１の非縮退シリコン領域と、
前記単電子島の他端に前記第１のトンネル容量とは異なる第２のトンネル容量を介して接続され、非縮退シリコンにより構成される第２の非縮退シリコン領域と、
前記単電子島および前記第１、第２の非縮退シリコン領域上に形成される第１のゲート絶縁膜と、
前記第１の非縮退シリコン領域上に前記第１のゲート絶縁膜を介して配設され、第１のＦＥＴを構成する第１のゲート電極と、
前記第２の非縮退シリコン領域上に前記第１のゲート絶縁膜を介して配設され、第２のＦＥＴを構成する第２のゲート電極と、
前記第１のゲート絶縁膜上に形成される第２のゲート絶縁膜と、
前記単電子島上に前記第１のゲート絶縁膜および前記第２のゲート絶縁膜とを介して配設され、単電子トランジスタを構成する第３のゲート電極と、
を有することを特徴とする単電子ポンプ。
【請求項３】
導電体からなる単電子島と、
この単電子島の一端に第１のトンネル容量を介して接続され、非縮退シリコンにより構成される第１の非縮退シリコン領域と、
前記単電子島の他端に前記第１のトンネル容量とは異なる第２のトンネル容量を介して接続され、非縮退シリコンにより構成される第２の非縮退シリコン領域と、
前記単電子島および前記第１、第２の非縮退シリコン領域上に形成される第１のゲート絶縁膜と、
前記第１の非縮退シリコン領域および前記単電子島上に前記第１のゲート絶縁膜を介して配設され、第１のＦＥＴおよび単電子トランジスタを構成する第１のゲート電極と、
前記第２の非縮退シリコン領域および前記単電子島上に前記第１のゲート絶縁膜を介して配設され、第２のＦＥＴおよび前記単電子トランジスタを構成する第２のゲート電極と、
を有することを特徴とする単電子ポンプ。
【請求項４】
請求項１ないし３のいずれか１項に記載の単電子ポンプにおいて、
前記第１、第２のゲート電極は、前記単電子島との最近接距離が、前記第１の絶縁膜の膜厚の２倍以内となるような位置に配設されることを特徴とする単電子ポンプ。
【請求項５】
請求項１または２に記載の単電子ポンプの駆動方法であって、
前記第１のゲート電極、前記第２のゲート電極、前記第３のゲート電極には、それぞれ、波形および位相のうち少なくとも一方を調整した交流電圧が印加され、
前記交流電圧は、その最大値が前記第１のＦＥＴおよび第２のＦＥＴの閾値電圧よりも大きく、その最小値が前記第１のＦＥＴおよび第２のＦＥＴの閾値電圧よりも小さく、且つ、前記第１のゲート電極、前記第２のゲート電極に印加される交流電圧のうち少なくとも１つは前記閾値電圧よりも常に小さいことを特徴とする単電子ポンプの駆動方法。
【請求項６】
請求項５に記載の単電子ポンプの駆動方法であって、
前記第３のゲート電極にゲート電圧を印加し、前記単電子島のエネルギー準位をフェルミ準位以下に引き下げると共に、前記第１のゲート電極に第１のＦＥＴの閾値以上のゲート電圧を印加する第１ステップと、
前記第１のゲート電極に印加していたゲート電圧を、第１のＦＥＴの閾値以下の電圧に戻す第２ステップと、
前記第３のゲート電極にゲート電圧を印加し、前記単電子島のエネルギー準位をフェルミ準位以上に引き上げると共に、前記第２のゲート電極に第２のＦＥＴの閾値以上のゲート電圧を印加する第３ステップと、
前記第２のゲート電極に印加していたゲート電圧を第２のＦＥＴの閾値以下の電圧に戻す第４ステップと、
を有することを特徴とする単電子ポンプの駆動方法。
【請求項７】
請求項６に記載の単電子ポンプの駆動方法であって、
前記第１のステップは、
前記第３のゲート電極にゲート電圧を印加し、前記単電子島のエネルギー準位をフェルミ準位以下に引き下げる第５ステップと、
前記第１のゲート電極に第１のＦＥＴの閾値以上のゲート電圧を印加する第６ステップと、
を有することを特徴とする単電子ポンプの駆動方法。
【請求項８】
請求項６に記載の単電子ポンプの駆動方法であって、
前記第１のステップは、
前記第１のゲート電極に第１のＦＥＴの閾値以上のゲート電圧を印加する第５ステップと、
前記第３のゲート電極にゲート電圧を印加し、前記単電子島のエネルギー準位をフェルミ準位以下に引き下げる第６ステップと、
を有することを特徴とする単電子ポンプの駆動方法。
【請求項９】
請求項６に記載の単電子ポンプの駆動方法であって、
前記第３ステップは、
前記第３のゲート電極にゲート電圧を印加し、前記単電子島のエネルギー準位をフェルミ準位以上に引き上げる第７ステップと、
前記第２のゲート電極に第２のＦＥＴの閾値以上のゲート電圧を印加する第８ステップと、
を有することを特徴とする単電子ポンプの駆動方法。
【請求項１０】
請求項６に記載の単電子ポンプの駆動方法であって、
前記第３ステップは、
前記第２のゲート電極に第２のＦＥＴの閾値以上のゲート電圧を印加する第７ステップと、
前記第３のゲート電極にゲート電圧を印加し、前記単電子島のエネルギー準位をフェルミ準位以上に引き上げる第８ステップと、
を有することを特徴とする単電子ポンプの駆動方法。
【請求項１１】
請求項３に記載の単電子ポンプの駆動方法であって、
前記第１のゲート電極、前記第２のゲート電極には、それぞれ、波形および位相のうち少なくとも一方を調整した交流電圧が印加され、
前記交流電圧は、その最大値が前記第１のＦＥＴおよび第２のＦＥＴの閾値電圧よりも大きく、その最小値が前記第１のＦＥＴおよび第２のＦＥＴの閾値電圧よりも小さく、且つ、前記第１のゲート電極、前記第２のゲート電極に印加される交流電圧のうち少なくとも１つは前記閾値電圧よりも常に小さいことを特徴とする単電子ポンプの駆動方法。
【請求項１２】
請求項１１に記載の単電子ポンプの駆動方法であって、
前記第１のゲート電極および前記第２のゲート電極に、第１のＦＥＴおよび第２のＦＥＴの閾値未満のゲート電圧を印加し、前記単電子島のエネルギー準位をフェルミ準位以下に引き下げる第１ステップと、
前記第１のゲート電極に前記第１のＦＥＴの閾値以上のゲート電圧を印加する第２ステップと、
前記第１のゲート電極に印加していたゲート電圧を、第１のＦＥＴの閾値以下の電圧に戻す第３ステップと、
前記第１のゲート電極および前記第２のゲート電極に印加されている第１のＦＥＴおよび第２のＦＥＴのゲート電圧を変化させ、前記単電子島のエネルギー準位を、前記フェルミ準位以上に引き上げる第４ステップと、
前記第２のゲート電極に第２のＦＥＴの閾値以上のゲート電圧を印加する第５ステップと、
前記第２のゲート電極に印加していたゲート電圧を第２のＦＥＴの閾値以下の電圧に戻す第６ステップと、
を有することを特徴とする単電子ポンプの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、単電子トランジスタを用いた電流標準用素子およびその駆動方法に関する。
【０００２】
【従来の技術】
電圧や電流などの基本となる物理量を精度良く測定する技術は、現在の電子通信社会の全ての基本となる技術となる。これらの測定の基本は、如何にして信頼性のある「標準」を形成できるかにかかっている。
例えば、周波数標準は１０−１４の確度を達成しているため、この周波数標準を利用して、電流標準を作製することが提案されている。周波数をｆにより表せば、このｆに素電荷ｅを乗じたものは、電流の次元を持つ。このため、周波数ｆの外部交流信号に対して、１周期あたり、１個の電子を正確に転送することができれば、これにより生じる電流はｅｆとなり、素電荷ｅの精度（１０−８）で電流標準を形成できる。
【０００３】
単電子ポンプは、この単電子転送を最も精度よく行うことができるデバイスであり、実際に１０−８の確度で、電子を正確に転送できることが実験的に証明されている。
また、その名が示すとおり、ドレインに負バイアスがかかっていても、その電圧に逆らって電子を転送することができる。
【０００４】
次に、単電子ポンプについて説明する。
単電子ポンプは、単電子デバイスと称されるデバイス群の一形態であり、単電子トランジスタ（ｓｉｎｇｌｅ−ｅｌｅｃｔｒｏｎ　ｔｒａｎｓｉｓｔｏｒ　：ＳＥＴ）と呼ばれる最も基本的な単電子デバイスを基本として構成される。
単電子デバイスとは、微小トンネル接合における単電子トンネル現象を利用するデバイスの総称である。
微小トンネル接合における単電子トンネル現象とは、電子のトンネルがそれに伴う帯電エネルギーに起因する自由エネルギーの増大により引き起こされる現象である。
このような単電子トンネル現象を利用する単電子デバイスでは、素子を流れ出る電流や素子に蓄積される電荷を、電子１個の単位で制御することができる。
【０００５】
次に、単電子トランジスタの構成、動作原理、および動作特性について説明する。
入力ゲートを一つだけ有する単電子トランジスタの等価回路図を図１に示す。複数のゲートを有する単電子トランジスタについては後述する。
単電子トランジスタは、単電子島７と呼ばれる微小な導電性の島をトンネル容量５（トンネル接合ともいう）およびトンネル容量６を介して、ソース電極２およびドレイン電極３とそれぞれつなぎ、また、ゲート容量４（容量ともいう）を介してゲート電極１とつないだ構成を有する。
【０００６】
単電子トランジスタの動作原理を、単電子トランジスタのエネルギーバンド図を参照して説明する。図２は、図１に示した単電子トランジスタのバンド図である。
図２において、電子を黒丸”●”で示す。また、単電子島７は、二つのトンネル容量５、６に挟まれた領域により示される。また、単電子島７内には、エネルギー準位（島内エネルギー準位１０）が形成されており、横線で示される（ここでは、２個のエネルギー準位のみを示した）。
なお、図２のエネルギーバンド図において、ゲート容量４とゲート電極１は省略した。ソース８、ドレイン９の一番上の線は、ソースドレイン準位あるいはフェルミ準位と呼ばれている。
【０００７】
通常、単電子トランジスタのエネルギーバンド図では、ソース８とドレイン９の間に電圧を印加した状態、言い換えれば、両電極のエネルギー準位に差がある場合について示される場合が多いが、ここでは、単電子ポンプの動作と比較するために、単電子ポンプの通常の動作状態であるソースドレイン間の電圧差がゼロの場合について説明する。
【０００８】
単電子島７は、小さい容量で囲まれているために、電子１個が単電子島７に入ることによるエネルギー増加分が大きくなって、単電子島７にエネルギー準位ができる。ここで、エネルギー準位とは、電子に対するエネルギー準位である。以下、同様にエネルギー準位は全て電子に対するものとする。
このエネルギー準位が、ソース８、ドレイン９のフェルミ準位よりも下にあると電子を捕獲して安定になり、上にあると電子を排出して安定となる。言い換えれば、フェルミ準位より低いエネルギー準位には電子が詰まっており、高いエネルギー準位は空の状態である。
この状態で、ゲート電極１に印加するゲート電圧を変化させると、ゲート電極１と単電子島７との容量的な結合により、このエネルギー準位が一定のギャップを保ったまま上下する。
【０００９】
次に、動作特性について説明する。
図２（ａ）の状態、ソースドレイン間の電圧差がゼロであり、ゲート電極１にゲート電圧が印加されていない状態から、ゲート電極１に正電圧を印加していくと、各エネルギー準位は下がり、フェルミ準位より低くなった時点で単電子島７に新たに電荷が付加される（図２（ｂ））。
次に、もう一度、ゲート電圧を元に戻すと、単電子島７に捕獲された電子は、排出される（図２（ｃ））。
さらに、単電子島７内のエネルギー準位がフェルミ準位と等しくなる状態で、ゲート電極１に印加するゲート電圧を保持した場合には、単電子島７とソース８、ドレイン９との間で頻繁に電子のやりとりを繰り返す（図２（ｄ））。
【００１０】
図２（ｂ）−（ｄ）において説明した電子のやりとりは、正確に電子１個ずつについて行われるが、ソース８、ドレイン９のどちらともやりとりが可能であり、しかもその時間間隔は制御できない。これは、単電子トランジスタの伝導機構が、量子力学的なトンネル現象に起因しているためであり、本質的である。
このため、電流標準を形成するためには、外部交流信号の１周期に正確に電子を１個転送する必要があるため、単電子トランジスタは単電子ポンプとしては働かせることはできない。
このため、単電子ポンプを形成するためには、さらに複雑な構造が必要である。
【００１１】
次に、単電子ポンプについて説明する。
単電子ポンプの構成を図３に示す。単電子ポンプは、それぞれ独立のゲート電極１を有する単電子トランジスタを直列（最低２個）に並べることにより構成することができる。隣り合う単電子トランジスタのソースとドレインとは、トンネル容量５を介して接続されている。図３には、５個単電子トランジスタ、第１の単電子トランジスタ１１と第２の単電子トランジスタ１２と第３の単電子トランジスタ１３と第４の単電子トランジスタ１４と第５の単電子トランジスタ１５とを直列に並べた構成を示す。
【００１２】
単電子ポンプの動作原理を、図３、図４を参照して説明する。図４は、図３に示した単電子ポンプに対応するエネルギーバンド図である。図４においては、単電子島７内に島内エネルギー準位１０が１個ずつ形成される場合を例として説明する。
なお、電子を黒丸”●”で示す。また、ゲート容量４とゲート電極１は省略する。また、フェルミ準位を点線で示す。
まず、図４（ａ）の状態、ソースドレイン間の電圧差がゼロであり、ゲート電極１にゲート電圧が印加されていない状態から、第１の単電子トランジスタ１１のゲート電極１に印加するゲート電圧を正に変化させ、第１の単電子トランジスタ１１の単電子島７内のエネルギー準位を引き下げ、この第１の単電子トランジスタ１１にソース８より電子を引き込む（図４（ｂ））。
【００１３】
次に、第２の単電子トランジスタ１２のゲート電極１に印加するゲート電圧を正に変化させることにより、第２の単電子トランジスタ１２の単電子島７内の島内エネルギー準位１０を引き下げる。次に、第１の単電子トランジスタ１１のゲート電極１に印加していたゲート電圧を元（印加前の電圧）に戻すことにより第１の単電子トランジスタ１１の単電子島７の島内エネルギー準位１０を引き上げる。この結果、第１の単電子トランジスタ１１に引き込まれていた電子は、第１の単電子トランジスタ１１から第２の単電子トランジスタ１２へ移動する（図４（ｃ））。
【００１４】
以後、上述した操作と同様の操作を第２の単電子トランジスタ１２から第５の単電子トランジスタ１５に対して順次繰り返すことにより、電子をソース８からドレイン９ヘ転送することができる。
この操作は、各単電子トランジスタのゲート電極１に位相の異なった交流電圧を印加することによりできる。この交流電圧の印加により、交流電圧の１周期当たり正確に電子１個を、ソースからドレインへ転送することができる。
このような単電子の転送を実現にするには、単電子島７のエネルギー間隔を熱雑音のエネルギーに比べて大きくする必要がある。このためには、単電子島７を極めて小さく作製する必要がある。これは、単電子ポンプに限らず単電子デバイス一般に当てはまる。
【００１５】
【発明が解決しようとする課題】
単電子ポンプは、これまでアルミニウムなどの金属をベースとして作製されていた。しかし、加工技術に限界があり、あまり小さな単電子ポンプを作製することができない。よって、高温で動作する単電子ポンプを作製することができない。
現状では、単電子ポンプとして動作させるためには１００ｍＫ程度の極低温への冷却が必要である。
また、アルミニウムなどの金属をベースにすると、トンネル容量５などに浮遊電荷が存在し、デバイスの特性が安定しない。例えば、１００ｍＫ程度の温度でも１日に一度程度は特性が変化する。さらに、構造が複雑であり作製が困難である。
このような欠点により、電流標準用素子として実用化されるに至っていない。
【００１６】
微細加工、および、素子の安定性の観点からはシリコンを用いることが望ましい。実際、シリコンを用いて作製された単電子トランジスタは、３０Ｋ程度の高温で、しかも浮遊電荷の影響を受けずに極めて安定に動作することが示されている。
しかし、上述したとおり、単電子トランジスタ単体では単電子ポンプとしては動作しない。
さらに、シリコンを基板とした単電子トランジスタのつなぎ合わせは極めて難しいとされ、単電子ポンプに必要な単電子トランジスタの直列構造を制御性よく作製する技術はＳｉにおいては確立されていない。
以上より、高温で安定に動作するシリコン単電子トランジスタを用い、しかも、これをつなぎ合わせることをせずに別の簡易な方法で、単電子転送の時間間隔を制御するための、デバイス構造とその動作指針の開発が望まれている。
【００１７】
そこで、本発明は、前述した従来技術の問題点や課題を解決するためになされたものであり、その目的は、高温で安定に動作し、しかも作製が容易な単電子ポンプを提供することである。
【００１８】
【課題を解決するための手段】
上記の目的を達成するため、本発明にかかるシリコン単電子ポンプは、導電体からなる単電子島と、この単電子島の一端に第１のトンネル容量を介して接続され、非縮退シリコンにより構成される第１の非縮退シリコン領域と、単電子島の他端に第１のトンネル容量とは異なる第２のトンネル容量を介して接続され、非縮退シリコンにより構成される第２の非縮退シリコン領域と、単電子島および第１、第２の非縮退シリコン領域上に形成される第１のゲート絶縁膜と、第１の非縮退シリコン領域上に第１のゲート絶縁膜を介して配設され、第１のＦＥＴを構成する第１のゲート電極と、第２の非縮退シリコン領域上に第１のゲート絶縁膜を介して配設され、第２のＦＥＴを構成する第２のゲート電極と、単電子島上に第１のゲート絶縁膜を介して配設され、単電子トランジスタを構成する第３のゲート電極とを有することを特徴とする。
【００１９】
本発明によれば、シリコン単電子トランジスタを１個だけ用い、電界効果トランジスタとを組み合わせることによって単電子ポンプを作製することができる。ここで、単電子トランジスタから見て、ソース側に第１のＦＥＴを構成し、ドレイン側に第２のＦＥＴを構成する。
【００２０】
また、本発明にかかる他の単電子ポンプは、導電体からなる単電子島と、この単電子島の一端に第１のトンネル容量を介して接続され、非縮退シリコンにより構成される第１の非縮退シリコン領域と、単電子島の他端に第１のトンネル容量とは異なる第２のトンネル容量を介して接続され、非縮退シリコンにより構成される第２の非縮退シリコン領域と、単電子島および第１、第２の非縮退シリコン領域上に形成される第１のゲート絶縁膜と、第１の非縮退シリコン領域上に第１のゲート絶縁膜を介して配設され、第１のＦＥＴを構成する第１のゲート電極と、第２の非縮退シリコン領域上に第１のゲート絶縁膜を介して配設され、第２のＦＥＴを構成する第２のゲート電極と、第１のゲート絶縁膜上に形成される第２のゲート絶縁膜と、単電子島上に第１のゲート絶縁膜および第２のゲート絶縁膜とを介して配設され、単電子トランジスタを構成する第３のゲート電極とを有することを特徴とする。
【００２１】
本発明によれば、シリコン単電子トランジスタを１個だけ用い、電界効果トランジスタとを組み合わせることにより、単電子ポンプを作製することができる。
また、第１のゲート電極と第２のゲート電極との間隔を近接させることができ、単電子島の長さ、言い換えれば単電子トランジスタから見たソース−ドレイン方向の長さを短くすることができる。
ここで、単電子トランジスタから見て、ソース側に第１のＦＥＴを構成し、ドレイン側に第２のＦＥＴを構成する。
【００２２】
さらに、第１、第２のゲート電極は、単電子島との最近接距離が、第１の絶縁膜の膜厚の２倍以内となるような位置に配設されることを特徴とする。
本発明によれば、第１、第２のゲート電極に印加する電圧を閾値以下にした場合に、トンネル容量の近傍に電子が残らないようにすることができる。
【００２３】
また、本発明にかかる単電子ポンプの駆動方法は、第１のゲート電極、第２のゲート電極、第３のゲート電極には、それぞれ、波形および位相のうち少なくとも一方を調整した交流電圧が印加され、交流電圧は、その最大値が第１のＦＥＴおよび第２のＦＥＴの閾値電圧よりも大きく、その最小値が第１のＦＥＴおよび第２のＦＥＴの閾値電圧よりも小さく、且つ、第１のゲート電極、第２のゲート電極に印加される交流電圧のうち少なくとも１つは閾値電圧よりも常に小さいことを特徴とする。
【００２４】
さらに、具体的な単電子ポンプの駆動方法は、第３のゲート電極にゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以下に引き下げると共に、第１のゲート電極に第１のＦＥＴの閾値以上のゲート電圧を印加する第１ステップと、第１のゲート電極に印加していたゲート電圧を、第１のＦＥＴの閾値以下の電圧に戻す第２ステップと、第３のゲート電極にゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以上に引き上げると共に、第２のゲート電極に第２のＦＥＴの閾値以上のゲート電圧を印加する第３ステップと、第２のゲート電極に印加していたゲート電圧を第２のＦＥＴの閾値以下の電圧に戻す第４ステップとを有することを特徴とする。
【００２５】
さらに、第１のステップは、第３のゲート電極にゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以下に引き下げる第５ステップと、第１のゲート電極に第１のＦＥＴの閾値以上のゲート電圧を印加する第６ステップとを有する、または、第１のゲート電極に第１のＦＥＴの閾値以上のゲート電圧を印加する第５ステップと、第３のゲート電極にゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以下に引き下げる第６ステップとを有する。
【００２６】
さらに、第３ステップは、第３のゲート電極にゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以上に引き上げる第７ステップと、第２のゲート電極に第２のＦＥＴの閾値以上のゲート電圧を印加する第８ステップとを有する、または第２のゲート電極に第２のＦＥＴの閾値以上のゲート電圧を印加する第７ステップと、第３のゲート電極にゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以上に引き上げる第８ステップとを有する。
本発明によれば、電界効果トランジスタのゲート電極に印加するゲート電圧および単電子トランジスタのゲート電極に印加するゲート電圧を制御することにより、高精度な素電荷転送を実現することができる。
ここで、エネルギー準位とは、電子に対するエネルギー準位である。
【００２７】
また、本発明にかかる他の単電子ポンプは、導電体からなる単電子島と、この単電子島の一端に第１のトンネル容量を介して接続され、非縮退シリコンにより構成される第１の非縮退シリコン領域と、単電子島の他端に第１のトンネル容量とは異なる第２のトンネル容量を介して接続され、非縮退シリコンにより構成される第２の非縮退シリコン領域と、単電子島および第１、第２の非縮退シリコン領域上に形成される第１のゲート絶縁膜と、第１の非縮退シリコン領域および単電子島上に第１のゲート絶縁膜を介して配設され、第１のＦＥＴおよび単電子トランジスタを構成する第１のゲート電極と、第２の非縮退シリコン領域および単電子島上に第１のゲート絶縁膜を介して配設され、第２のＦＥＴおよび単電子トランジスタを構成する第２のゲート電極とを有することを特徴とする。
【００２８】
本発明によれば、シリコン単電子トランジスタを１個だけ用い、電界効果トランジスタとを組み合わせることにより、単電子ポンプを作製することができる。
また、第１のゲート電極と第２のゲート電極との間隔を近接させることができ、単電子島の長さ、言い換えれば単電子トランジスタから見たソース−ドレイン方向の長さを短くすることができる。
ここで、単電子トランジスタから見て、ソース側に第１のＦＥＴを構成し、ドレイン側に第２のＦＥＴを構成する。
【００２９】
さらに、第１、第２のゲート電極は、単電子島との最近接距離が、第１の絶縁膜の膜厚の２倍以内となるような位置に配設されることを特徴とする。
本発明によれば、第１、第２のゲート電極に印加する電圧を閾値以下にした場合に、トンネル容量の近傍に電子が残らないようにすることができる。
【００３０】
また、本発明にかかる単電子ポンプの駆動方法は、第１のゲート電極、第２のゲート電極には、それぞれ、波形および位相のうち少なくとも一方を調整した交流電圧が印加され、交流電圧は、その最大値が第１のＦＥＴおよび第２のＦＥＴの閾値電圧よりも大きく、その最小値が第１のＦＥＴおよび第２のＦＥＴの閾値電圧よりも小さく、且つ、第１のゲート電極、第２のゲート電極に印加される交流電圧のうち少なくとも１つは閾値電圧よりも常に小さいことを特徴とする。
【００３１】
さらに、具体的な単電子ポンプの駆動方法は、第１のゲート電極および第２のゲート電極に、第１のＦＥＴおよび第２のＦＥＴの閾値未満のゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以下に引き下げる第１ステップと、第１のゲート電極に第１のＦＥＴの閾値以上のゲート電圧を印加する第２ステップと、第１のゲート電極に印加していたゲート電圧を、第１のＦＥＴの閾値以下の電圧に戻す第３ステップと、第１のゲート電極および第２のゲート電極に印加されている第１のＦＥＴおよび第２のＦＥＴのゲート電圧を変化させ、単電子島のエネルギー準位を、フェルミ準位以上に引き上げる第４ステップと、第２のゲート電極に第２のＦＥＴの閾値以上のゲート電圧を印加する第５ステップと、第２のゲート電極に印加していたゲート電圧を第２のＦＥＴの閾値以下の電圧に戻す第６ステップとを有することを特徴とする。
【００３２】
本発明によれば、電界効果トランジスタのゲート電極に印加するゲート電圧を制御することにより、高精度な素電荷転送を実現することができる。
ここで、エネルギー準位とは、電子に対するエネルギー準位である。
【００３３】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３４】
実施の形態１にかかる単電子ポンプについて説明する。
実施の形態１にかかる単電子ポンプは、図５の等価回路図に示すように、単電子トランジスタ２０は１個しか用いられておらず、この単電子トランジスタ２０のソース側に第１のＦＥＴ（ｆｉｅｌｄ　ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ）１６、例えばＭＯＳＦＥＴ（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｉｅｌｄ　ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ）が、ドレイン側に第２のＦＥＴ１８、例えばＭＯＳＦＥＴ（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｉｅｌｄ　ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ）が配置されている。
【００３５】
また、単電子トランジスタ２０のソースと第１のＦＥＴ１６のドレインとはトンネル容量５Ａを介して接続され、単電子トランジスタ２０のドレインと第２のＦＥＴ１８のソースとはトンネル容量５Ｂを介して接続されている。
また、第１のＦＥＴ１６には第１のＦＥＴゲート電極１７Ａ、単電子トランジスタ２０には単電子トランジスタゲート電極２１、第２のＦＥＴ１８には第２のＦＥＴゲート電極１９Ａが別々に設けられている。
【００３６】
次に、この単電子ポンプの動作原理について、図６を参照して説明する。
図６において、ソース８、ドレイン９、第１のＦＥＴ１６、第２のＦＥＴ１８、及び単電子トランジスタ２０に対応する領域は、縦の点線で区別されている。また、横の点線は、ソースドレイン準位、言い換えれば、フェルミ準位を表す。
単電子トランジスタ２０の単電子島７内に、二つのエネルギー準位を示した。下のエネルギー準位はフェルミ準位よりも下にあるので電子を捕獲しており、上のレベルはフェルミ準位よりも上にあるので空の状態（電子を捕獲していない状態）である。
【００３７】
また、第１のＦＥＴ１６は、第１のＦＥＴゲート電極１７Ａに印加されているゲート電圧は閾値以下であり、チャネルが切れている状態である。言い換えれば、バンド端がフェルミ準位よりも上にある状態である。また、第２のＦＥＴ１８は、第１のＦＥＴ１６とは逆に、第２のＦＥＴゲート電極１９Ａに印加されているゲート電圧が閾値以上であり、チャネルがドレイン９と接続されている状態である。
【００３８】
次に、実施の形態１にかかる単電子ポンプにおける単電子転送の手順を、図７を参照して説明する。
図７において、横の点線はフェルミ準位を示す。また、簡単のために、ソース電極２、ドレイン電極３は省略し、単電子島７のエネルギー準位も一個だけを示した。
はじめの状態（図７（ａ））では、単電子トランジスタ２０は、単電子島７内の電子数がＮ個で安定な状態にある（このＮ個の電子は図中では省略されている）。また、この状態では、第１のＦＥＴ１６、第２のＦＥＴ１８の両方とも、チャネルは閉じている。言い換えれば、両ＦＥＴともそのゲート電極に印加されるゲート電圧を閾値よりも低い値に設定してある。
【００３９】
次に、単電子トランジスタ２０の単電子トランジスタゲート電極２１に印加するゲート電圧を閾値より上げ、Ｎ＋１個の電子で安定する状態にする（図７（ｂ））。
この状態では、第１のＦＥＴ１６、第２のＦＥＴ１８とも閉じているので、電子は単電子島７へ入ることはできない。したがって、単電子トランジスタ２０は不安定な状態となる。
【００４０】
次に、図７（ｂ）の状態で、第１のＦＥＴ１６の第１のＦＥＴゲート電極１７Ａに印加するゲート電圧を閾値より上げると、第１のＦＥＴ１６のチャネルが開き、１個の電子が単電子トランジスタ２０の単電子島７に入り、単電子トランジスタ２０は安定な状態となる（図７（ｃ））。
次に、図７（ｃ）の状態で、再び第１のＦＥＴ１６を閉じると、単電子トランジスタ２０の電子数は最初の状態よりも１個増えた状態となる（図８（ｄ））。
【００４１】
次に、単電子トランジスタ２０の単電子トランジスタゲート電極２１に印加されているゲート電圧を元に戻し、Ｎ個の電子で安定する状態にする。ただし、第１のＦＥＴ１６および第２のＦＥＴ１８とも閉じているので、電子は単電子島７を出ることはできない。すなわち単電子トランジスタ２０は不安定な状態となる（図８（ｅ））。
【００４２】
図８（ｅ）の状態で、第２のＦＥＴ１８の第２のＦＥＴゲート電極１９Ａに印加されているゲート電圧を閾値より上げると、第２のＦＥＴ１８のチャネルが開き、１個の電子が単電子島７から放出される（図８（ｆ））。この状態で再び第２のＦＥＴ１８を閉じると最初の状態（図７（ａ））に戻る。
以上の操作を繰り返すことにより、１サイクル当たり正確に１個の電子をソースからドレインに転送することができる。
【００４３】
以上の手順が、実施の形態１にかかる単電子ポンプによる単電子転送の基本であるが、この手続きにはある程度の自由度がある。
例えば、図７（ｂ）において示した操作と図７（ｃ）において示した操作は、入れ替えてもよい。つまり、図７（ａ）の状態で、第１のＦＥＴ１６の第１のＦＥＴゲート電極１７Ａに印加するゲート電圧を閾値より上げることにより、第１のＦＥＴ１６のチャネルを開き、次に単電子トランジスタ２０の単電子トランジスタゲート電極２１に印加するゲート電圧を閾値より上げ、単電子トランジスタ２０のエネルギー準位を引き下げることにより、電子を単電子島７に引き込んでもよい。また、二つの操作を同時に行ってもよい。
【００４４】
同様に、図８（ｅ）において示した操作と図８（ｆ）において示した操作とを入れ替えてもよいし、同時に行ってもよい。つまり、図８（ｄ）の状態で、第２のＦＥＴ１８の第２のＦＥＴゲート電極１９Ａに印加されているゲート電圧を閾値より上げ、第２のＦＥＴ１８のチャネルを開き、次に、単電子トランジスタ２０の単電子トランジスタゲート電極２１に印加されているゲート電圧を元に戻すことにより、１個の電子を単電子島７から放出するようにしてもよい。
【００４５】
しかし、図８（ｄ）において説明した操作と図８（ｅ）において説明した操作とを入れ替えると単電子島７に入った電子は、第１のＦＥＴ１６に戻ってしまう。特に、単電子島７内のエネルギー準位がフェルミ準位と交差する瞬間には、第１のＦＥＴ１６および第２のＦＥＴ１８のチャネルのどちらか一方を必ずオフにして（閉じて）いなければならないことが重要である。
【００４６】
単電子島７内のエネルギー準位がフェルミ準位と交差する瞬間に、二つのＦＥＴが同時にオンして（開いて）いる状態は、単電子トランジスタにおける図２（ｄ）と同じ状態であり、誤動作の原因となる。
また、第１のＦＥＴゲート電極１７Ａ、第２のＦＥＴゲート電極１９Ａに印加する交流電圧は、その最大値がＦＥＴの閾値よりも大きく、その最小値が閾値よりも小さくなければならない。
【００４７】
次に、実施の形態２にかかる単電子ポンプについて説明する。
実施の形態２にかかる単電子ポンプは、図９の等価回路図に示すように、実施の形態１において説明した単電子ポンプの単電子トランジスタ２０の単電子トランジスタゲート電極２１を、第１のＦＥＴ１６の第１のＦＥＴゲート電極１７および第２のＦＥＴ１８の第２のＦＥＴゲート電極１９で代用したものである。
この場合、単電子トランジスタ２０のゲート電極は、ゲート容量４Ａ、４Ｂを介して、それぞれ第１のＦＥＴ１６の第１のＦＥＴゲート電極１７Ｂ、第２のＦＥＴ１８の第２のＦＥＴゲート電極１９Ｂと共通の電極を構成する。
また、単電子トランジスタ２０のトンネル容量５Ａと第１のＦＥＴのチャネルとは接続され、単電子トランジスタ２０のトンネル容量５Ｂと第２のＦＥＴのチャネルとは接続される。
【００４８】
実施の形態１において説明した単電子ポンプにおける単電子トランジスタのゲート電極２１は必ずしも必要というわけではない。また、第１のＦＥＴゲート電極１７Ａおよび第２のＦＥＴゲート電極１９Ａは、後述するように、単電子トランジスタ２０の単電子島７の近傍に配置すると、単電子島７との容量結合をすることができる。したがって、単電子トランジスタ２０の単電子トランジスタゲート電極２１を、第１のＦＥＴゲート電極１７Ａ、第２のＦＥＴゲート電極１９Ａで代用することができる。
【００４９】
実施の形態２にかかる単電子ポンプにおいても、実施の形態１において説明した操作手順と同様の操作手順により、単電子を第１のＦＥＴゲート電極１７Ｂ、第２のＦＥＴゲート電極１９Ｂに印加した交流信号の１周期に１個ずつ正確に転送することができる。
図７、図８を参照して説明する。
はじめの状態（図７（ａ））では、単電子トランジスタ２０は、単電子島７内の電子数がＮ個で安定な状態にある。また、この状態では、第１のＦＥＴ１６、第２のＦＥＴ１８の両方とも、チャネルは閉じている。言い換えれば、両ＦＥＴとも、それらのゲート電極に印加されるゲート電圧を閾値よりも低い値に設定してある。
【００５０】
次に、第１のＦＥＴゲート電極１７Ｂおよび第２のＦＥＴゲート電極１９Ｂに印加するゲート電圧を同時に正側に変化させ、単電子トランジスタ２０の単電子島７のエネルギー準位を下げる操作を行う。ただし、このゲート電圧の変化量は、閾値以下であったゲート電圧を閾値以上にするほど大きなものであってはならない。これは、図７（ａ）の状態において、ゲート電圧を閾値よりも十分小さい値にあらかじめ設定しておけば問題ない。この状態では、第１のＦＥＴ１６、第２のＦＥＴ１８とも閉じているので、電子は単電子島７へ入ることはできない。したがって、単電子トランジスタ２０は不安定な状態となる（図７（ｂ））。
【００５１】
次に、第１のＦＥＴ１６の第１のＦＥＴゲート電極１７Ｂに印加するゲート電圧を閾値以上に上げてチャネルをオンする（開く）。この結果、１個の電子が単電子トランジスタ２０の単電子島７に入り、単電子トランジスタ２０は安定な状態となる（図７（ｃ））。操作を行うにあたっては、同時に単電子トランジスタ２０のエネルギー準位も下に下がるが、ポンプ動作には特に問題とはならない。
次に、図７（ｃ）の状態で、再び第１のＦＥＴ１６を閉じると、単電子トランジスタ２０の電子数は最初の状態よりも１個増えた状態となる（図８（ｄ））。
【００５２】
次に、第１のＦＥＴゲート電極１７Ｂおよび第２のＦＥＴゲート電極１９Ｂに印加するゲート電圧を同時に負側に変化させ、単電子トランジスタ２０単電子島７のエネルギー準位を上げる操作を行う。ただし、この変化量は、閾値以上であったゲート電圧を閾値以下にするほど大きなものであってはならない。この状態では、第１のＦＥＴ１６および第２のＦＥＴ１８とも閉じているので、電子は単電子島７を出ることはできない。すなわち単電子トランジスタ２０は不安定な状態となる（図８（ｅ））。
【００５３】
図８（ｅ）の状態で、第２のＦＥＴ１８の第２のＦＥＴゲート電極１９Ｂに印加されているゲート電圧を閾値より上げると、第２のＦＥＴ１８のチャネルが開き、１個の電子が単電子島７から放出される（図８（ｆ））。この状態で再び第１のＦＥＴ１６および第２のＦＥＴ１８を閉じると最初の状態（図７（ａ））に戻る。
以上の操作を繰り返すことにより、１サイクル当たり正確に１個の電子をソースからドレインに転送することができる。
【００５４】
次に、製造方法について説明する。本実施形態１にかかる単電子ポンプの平面図を図１０（ａ）に、断面図を図１０（ｂ）に示す。
作製過程では、既報のシリコン単電子トランジスタの作製法をそのまま用いることができる。例えば、Ｙ．Ｔａｋａｈａｓｈｉ　ｅｔ　ａｌ．，ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎ　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ，　ｖｏｌ．４３，（１９９６）ｐ．１２１３に記載のパターン依存酸化法（ＰＡＤＯＸ（Ｐａｔｔｅｒｎ−Ｄｅｐｅｎｄｅｎｔ　Ｏｘｉｄａｔｉｏｎ）法）を用いることにより、高温で、しかも安定に動作する単電子トランジスタを容易に形成することができる。
【００５５】
このパターン依存酸化法を用いた単電子ポンプの作製方法について説明する。
まず、ＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板上のシリコン層に、細線部と取り付け部とからなる構造を形成する。
次に、形成された細線部と取り付け部とからなる構造に熱酸化処理を施す。この熱酸化処理により、細線部と取り付け部との接続部に自動的にトンネル容量５Ａ、５Ｂが形成され、細線部は単電子島７となる。
【００５６】
次に、二酸化シリコンなどのゲート絶縁膜、アルミニウムなどの金属、ｐｏｌｙ−Ｓｉ等を堆積し、図１０（ａ）、（ｂ）のように加工し、第１のＦＥＴゲート電極１７Ａと第２のＦＥＴゲート電極１９Ａと単電子トランジスタゲート電極２１とを形成する。
次に、これらのゲートをマスクに、ソース、ドレイン形成のためのイオン注入を行い、作製プロセスの基本は終了する。
【００５７】
なお、イオン注入を行うかわりに、ソース、ドレインとなる領域にさらにゲート電極を付加し、電気的に電子を生成し、ソース電極、ドレイン電極の代わりとしてもよい。
どちらの場合においても、その最終構造において、トンネル容量５Ａ、５Ｂ近傍のシリコンが、縮退していないことが重要である。縮退していると、第１のＦＥＴゲート電極１７Ａと第２のＦＥＴゲート電極１９Ａと単電子トランジスタゲート電極２１に印加するゲート電圧を負にしても電流をオフすることができないためである。
【００５８】
また、単電子ポンプを精度よく動作させるためには、第１のＦＥＴゲート電極１７Ａおよび第２のＦＥＴゲート電極１９Ａと単電子島７との位置関係が重要である。
第１のＦＥＴゲート電極１７Ａおよび第２のＦＥＴゲート電極１９Ａと単電子島７との位置関係を、図１１を参照して説明する。ここでは、ドレイン側を例として、第２のＦＥＴゲート電極１９Ａと単電子島７との位置関係を説明する。ソース側においても同様である。
【００５９】
図１１（ａ）と（ｂ）は、第２のＦＥＴゲート電極１９Ａを適正位置に配置した場合の、ＦＥＴのチャネルの状態を説明するための図である。
図１１（ａ）は、第２のＦＥＴゲート電極１９Ａに印加するゲート電圧が、閾値よりも大きい場合の状態であり、チャネルに一様に電子が誘起されている。ここでは、電子を黒丸”●”で示した。
図１１（ｂ）は、第２のＦＥＴゲート電極１９Ａに印加するゲート電圧が閾値よりも小さい場合の状態であり、チャネルには電子が存在しない。
図１１（ａ）から図１１（ｂ）へ状態が変化する時には、誘起された電子は全て、接続されている電極（ソースまたはドレイン）へ流れ出ることになる。
【００６０】
しかし、図１１（ｃ）に示すように、第２のＦＥＴゲート電極１９Ａが単電子島７から遠く離れていると、第２のＦＥＴ１８の第２のＦＥＴゲート電極１９Ａに印加するゲート電圧を閾値以下にしたときに、トンネル容量５Ｂの近傍に電子が残ってしまい、この残留電子は、トンネル容量５Ｂを越えて単電子島７に入り込み、誤動作を引き起こす。
【００６１】
この誤動作が起こらないようにするためには、第２のＦＥＴゲート電極１９Ａと単電子島７との最近接距離を、ゲート絶縁膜２３の２倍以下にしなければならない。言い換えれば、図１１（ｄ）に示すように、第２のＦＥＴゲート電極１９Ａと単電子島７との最近接距離をｄ、ゲート絶縁膜２３の膜厚をｔとすれば、ｄ＜２ｔとしなければならない。
【００６２】
また、図１２（ａ）、（ｂ）に示すように、第１のＦＥＴゲート電極１７Ａおよび第２のＦＥＴゲート電極１９Ａの二つのゲート電極の上に第２の絶縁膜２４を形成し、その層上、単電子島７の直上に、単電子トランジスタゲート電極２１を形成することもできる。このようにすることにより、図１０（ａ）、（ｂ）に示した単電子トランジスタ２０の単電子トランジスタゲート電極２１を第１のＦＥＴゲート電極１７Ａおよび第２のＦＥＴゲート電極１９Ａと同一平面に形成する必要がないため、単電子島７の長さ、言い換えれば単電子トランジスタから見たソース−ドレイン方向の長さを短くすることができる。
また、単電子島７を短く形成することにより、単電子トランジスタの総容量を低減することができる。したがって、さらなる高温動作が可能となる。
【００６３】
次に、実施の形態２かかる単電子ポンプの平面図を図１３（ａ）に、断面図を図１３（ｂ）に示す。
実施の形態１にかかる単電子ポンプの製造方法と同様に、まず、ＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板上のシリコン層に、細線部と取り付け部とからなる構造を形成する。
【００６４】
次に、形成された細線部と取り付け部とからなる構造に熱酸化処理を施す。この熱酸化処理により、細線部と取り付け部との接続部に自動的にトンネル容量５Ａ、５Ｂが形成され、細線部は単電子島７となる。
【００６５】
次に、二酸化シリコンなどのゲート絶縁膜、アルミニウムなどの金属、ｐｏｌｙ−Ｓｉ等を堆積し、図１３（ａ）、（ｂ）のように加工し、第１のＦＥＴゲート電極１７Ｂと第２のＦＥＴゲート電極１９Ｂとを形成する。
次に、これらのゲートをマスクに、ソース、ドレイン形成のためのイオン注入を行い、作製プロセスの基本は終了する。
【００６６】
単電子トランジスタ２０の単電子ゲート電極２１を第１のＦＥＴゲート電極１７Ａおよび第２のＦＥＴゲート電極１９Ａで代用したことにより、図１０（ａ）、（ｂ）に示した単電子トランジスタ２０の単電子トランジスタゲート電極２１を形成する必要がないため、単電子島７の長さ、言い換えれば単電子トランジスタ２０から見たソース−ドレイン方向の長さを短くすることができる。
また、単電子島７を短く形成することにより、単電子トランジスタの総容量を低減することができる。したがって、さらなる高温動作が可能となる。
【００６７】
上述のように、本発明では、シリコン単電子トランジスタを１個だけ用いて単電子ポンプを作製することができるため、シリコン単電子トランジスタの特徴である、高温動作、安定動作をそのまま単電子ポンプの動作に反映させることができる。また、その作製プロセスも通常のシリコン単電子トランジスタやＦＥＴの作製プロセスを利用できるため、容易である。
【００６８】
【発明の効果】
本発明の単電子ポンプによれば、シリコン単電子トランジスタを１個だけ用いて単電子ポンプを作製することができる。
このため、これまで達成することが難しかった、高温で安定して動作する単電子ポンプを簡易に作製でき、これを用いて、電子を１個の単位で転送することができ、これを繰り返すことにより電流標準を形成することができる。
【図面の簡単な説明】
【図１】単電子トランジスタを説明するための等価回路図である。
【図２】単電子トランジスタの動作特性を説明するためのバンドダイアグラムである。
【図３】単電子ポンプを説明するための等価回路図である。
【図４】単電子ポンプにおける単電子転送手法を説明するためのバンドダイアグラムである。
【図５】実施の形態１にかかる単電子ポンプを説明するための等価回路図である。
【図６】実施の形態１にかかる単電子ポンプの動作原理を説明するためのバンドダイアグラムである。
【図７】実施の形態１にかかる単電子ポンプにおける単電子転送手法を説明するためのバンドダイアグラムである。
【図８】実施の形態１にかかる単電子ポンプにおける単電子転送手法を説明するためのバンドダイアグラムである。
【図９】実施の形態２にかかる単電子ポンプを説明するための等価回路図である。
【図１０】実施の形態１にかかる単電子ポンプの構造を説明するための図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ部分の断面図である。
【図１１】本発明の単電子ポンプにおける単電子島とＦＥＴゲート電極の位置関係を説明するための断面図（ドレイン付近の拡大図）であり、（ａ）は適正に配置した場合で印加するゲート電圧が閾値よりも大きい場合、（ｂ）は適正に配置した場合で印加するゲート電圧が閾値よりも小さい場合、（ｃ）はＦＥＴゲート電極１９Ａが単電子島７から遠く離れている場合、（ｄ）は単電子島とＦＥＴゲート電極の位置関係である。
【図１２】実施の形態１にかかる単電子ポンプの他の構造を説明するための図であり、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ部分の断面図である。
【図１３】実施の形態２にかかる単電子ポンプの他の構造を説明するための図であり、（ａ）は平面図、（ｂ）は（ａ）のＣ−Ｃ部分の断面図である。
【符号の説明】
１…ゲート電極、２…ソース電極、３…ドレイン電極、４、４Ａ、４Ｂ…ゲート容量、５、５Ａ、５Ｂ、５Ｃ、５Ｄ、５Ｅ、６…トンネル容量、７…単電子島、８…ソース、９…ドレイン、１０…島内エネルギー準位、１１…第１の単電子トランジスタ、１２…第２の単電子トランジスタ、１３…第３の単電子トランジスタ、１４…第４の単電子トランジスタ、１５…第５の単電子トランジスタ、１６…第１のＦＥＴ、１７Ａ、１７Ｂ…第１のＦＥＴゲート電極、１８…第２のＦＥＴ、１９Ａ、１９Ｂ…第２のＦＥＴゲート電極、２０…単電子トランジスタ、２１…単電子トランジスタゲート電極、２２…絶縁膜、２３…第１の絶縁膜、２４…第２の絶縁膜。
【図１】
2004063495.tif 000003
【図２】
2004063495.tif 000004
【図３】
2004063495.tif 000005
【図４】
2004063495.tif 000006
【図５】
2004063495.tif 000007
【図６】
2004063495.tif 000008
【図７】
2004063495.tif 000009
【図８】
2004063495.tif 000010
【図９】
2004063495.tif 000011
【図１０】
2004063495.tif 000012
【図１１】
2004063495.tif 000013
【図１２】
2004063495.tif 000014
【図１３】
2004063495.tif 000015