(57)【要約】【課題】ＳｉＯＣ等の低誘電率膜を選択的に除去した際に生じる残さを、絶縁膜や金属膜に損傷を与えることなく効率的に除去する。【解決手段】ＳｉＯＣ膜１１６中に配線溝を形成した際に生じる残さ１２６および残さ１２８を、弱アルカリ性であってフッ素イオンを含まないアミン系剥離液を用いて除去する。この除去処理の後、イソプロピルアルコールを用いてリンスを行い、次いで純水リンスを行うことなくウエハを乾燥する。【選択図】　図３
2004047649.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にＳｉＯＣを含む絶縁膜を形成した後、該絶縁膜を選択的に除去する工程と、前記工程により発生した残さを、フッ素イオンを含まない弱アルカリ性の剥離液を用いて除去する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に比誘電率４以下の絶縁膜をＣＶＤ法またはスパッタリング法により形成した後、該絶縁膜を選択的に除去する工程と、前記工程により発生した残さを、フッ素イオンを含まない弱アルカリ性の剥離液を用いて除去する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、前記絶縁膜は、シリコンおよび炭素を構成元素として含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置の製造方法において、前記剥離液のｐＨが７より大きく１１以下であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置の製造方法において、前記剥離液は、アミン化合物を含むことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置の製造方法において、前記絶縁膜を選択的に除去する前記工程は、前記絶縁膜上に、開口部を有するレジストを形成した後、該レジストをマスクとして前記絶縁膜を選択的に除去し、次いで前記レジストの少なくとも一部をアッシングにより除去する工程を含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１乃至６いずれかに記載の半導体装置の製造方法において、前記残さを除去する前記工程の後、さらに、水を含まないリンス液のみを用いてリンス処理を行う工程を実施することを特徴とする半導体装置の製造方法。
【請求項８】
半導体基板上に銅含有金属膜を形成した後、その上にＳｉＯＣを含む絶縁膜を形成する工程と、
前記絶縁膜を選択的に除去して凹部を形成し、前記銅含有金属膜の一部を露出させる工程と、
前記絶縁膜を選択的に除去した際に発生した残さを、フッ素イオンを含まない弱アルカリ性の剥離液を用いて除去する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項９】
半導体基板上に銅含有金属膜を形成した後、その上に比誘電率４以下の絶縁膜をＣＶＤ法またはスパッタリング法により形成する工程と、
前記絶縁膜を選択的に除去して凹部を形成し、前記銅含有金属膜の一部を露出させる工程と、
前記絶縁膜を選択的に除去した際に発生した残さを、フッ素イオンを含まない弱アルカリ性の剥離液を用いて除去する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、前記絶縁膜は、シリコンおよび炭素を構成元素として含むことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項８乃至１０いずれかに記載の半導体装置の製造方法において、前記剥離液のｐＨが７より大きく１１以下であることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項８乃至１１いずれかに記載の半導体装置の製造方法において、前記剥離液は、アミン化合物を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項８乃至１２いずれかに記載の半導体装置の製造方法において、前記絶縁膜を選択的に除去する前記工程は、絶縁膜上に、開口部を有するレジストを形成した後、該レジストをマスクとして前記絶縁膜を選択的に除去し、次いでレジストの少なくとも一部をアッシングにより除去する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項８乃至１３いずれかに記載の半導体装置の製造方法において、前記残さを除去する前記工程の後、さらに、水を含まないリンス液のみを用いてリンス処理を行う工程を実施することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低誘電率膜を含む半導体装置の製造プロセスにおいて、エッチング等により生じた残さを除去する技術に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高速動作化の要請に対応して、配線材料として低抵抗の銅が利用されるとともに、配線間の寄生容量低減の観点から、層間絶縁膜材料としていわゆる低誘電率膜が利用されるようになってきた。低誘電率膜とは、ＳｉＯ２よりも低い誘電率を有する材料からなる膜をいい、通常、比誘電率が４以下の膜をいう。
【０００３】
こうした低誘電率膜として、これまで、ＨＳＱ（水素シルセスキオキサン）やＭＳＱ（メチルシルセスキオキサン）等の塗布法により形成される膜の応用開発が盛んに行われてきた。ところがこれらの膜は、半導体プロセス中、吸湿により膜が一部溶解したり、加熱により膜中にストレスが発生して層間密着性不良が生じる等の問題が生じることがあった。
【０００４】
こうしたことから、近時、ＣＶＤ法により形成される低誘電率膜の応用研究が盛んに検討されつつある。なかでもＳｉＯＣは、高温プロセスを経ても比較的安定した比誘電率（約２．８）を示すことから、銅配線を用いた半導体装置の層間絶縁膜材料として有望視されている。
【０００５】
【発明が解決しようとする課題】
ところが、層間絶縁膜材料としてＳｉＯＣを用いた場合、これまでの絶縁膜材料では見られない種々の現象が発生することが本発明者らの検討により明らかになった。たとえば、以下の（ｉ）〜（ｖ）の工程
（ｉ）半導体基板上に銅膜を形成し、その上にＳｉＯＣ膜を形成する。
（ｉｉ）ＳｉＯＣ膜上にレジストを形成した後、このレジストをマスクとしてドライエッチングによりホールを形成し、銅膜表面を露出させる。
（ｉｉｉ）レジストをアッシングにより除去する。
（ｉｖ）剥離液によるホール内の清浄処理を行う。
（ｖ）リンス処理を行う。
を順次実施する半導体プロセスにおいては、（ｉｖ）の工程でホール側壁がサイドエッチングを受け、所望の形状が得られないことがあった。また、（ｖ）の工程で純水リンス処理を行うと、銅膜の一部が溶解したり、極端な場合、銅表面で急激な反応が起こりデンドライト状の突起物が発生することがあった。
【０００６】
本発明は、こうしたトラブルの発生を抑制し、ＳｉＯＣ等の低誘電率膜を選択的に除去した際に生じる残さを、絶縁膜や金属膜に損傷を与えることなく効率的に除去する技術を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決する本発明によれば、半導体基板上にＳｉＯＣを含む絶縁膜を形成した後、該絶縁膜を選択的に除去する工程と、前記工程により発生した残さを、フッ素イオンを含まない弱アルカリ性の剥離液を用いて除去する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【０００８】
また本発明によれば、半導体基板上に比誘電率４以下の絶縁膜をＣＶＤ法またはスパッタリング法により形成した後、該絶縁膜を選択的に除去する工程と、前記工程により発生した残さを、フッ素イオンを含まない弱アルカリ性の剥離液を用いて除去する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。ここで、上記絶縁膜は、シリコンおよび炭素を構成元素として含むものとすることができる。
【０００９】
上記製造方法によれば、フッ素イオンを含まない弱アルカリ性の剥離液を用いるため、上記絶縁膜に損傷を与えることなく、上記絶縁膜の選択的除去に際し生じた残さを効率的に取り除くことができる。剥離液がフッ素イオンを含むと、絶縁膜が損傷を受けやすい。また、剥離液が強アルカリ性や酸性の場合、絶縁膜に損傷を与えることなく残さを効率よく除去することは困難となる。
【００１０】
また本発明によれば、半導体基板上に銅含有金属膜を形成した後、その上にＳｉＯＣを含む絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して凹部を形成し、前記銅含有金属膜の一部を露出させる工程と、前記絶縁膜を選択的に除去した際に発生した残さを、フッ素イオンを含まない弱アルカリ性の剥離液を用いて除去する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１１】
また本発明によれば、半導体基板上に銅含有金属膜を形成した後、その上に比誘電率４以下の絶縁膜をＣＶＤ法またはスパッタリング法により形成する工程と、前記絶縁膜を選択的に除去して凹部を形成し、前記銅含有金属膜の一部を露出させる工程と、前記絶縁膜を選択的に除去した際に発生した残さを、フッ素イオンを含まない弱アルカリ性の剥離液を用いて除去する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１２】
上記製造方法によれば、フッ素イオンを含まない弱アルカリ性の剥離液を用いるため、絶縁膜および銅含有金属膜に損傷を与えることなく、絶縁膜の選択的除去に際し生じた残さを効率的に取り除くことができる。剥離液がフッ素イオンを含むと、絶縁膜が損傷を受けやすい。また、剥離液が強アルカリ性や酸性の場合、絶縁膜に損傷を与えることなく残さを効率よく除去することは困難となる。なお、上記製造方法において、銅含有金属膜とは、銅膜あるいは銅を主成分とする膜等をいう。銅以外の副成分としては、Ｓｎ、Ａｌ、Ｔｉ、Ａｇ、Ｎｉ、Ｍｇ等が挙げられる。
【００１３】
本発明において、上記絶縁膜を選択的に除去する工程は、絶縁膜上に、開口部を有するレジストを形成した後、該レジストをマスクとして前記絶縁膜を選択的に除去し、次いでレジストの少なくとも一部をアッシングにより除去する工程を含むものとすることができる。こうした工程を採用した場合、絶縁膜中に所望の形状の孔や溝を制御性良く形成することができるが、反面、アッシングにより絶縁膜中に損傷部が生じ、その後の剥離液処理により当該損傷部がサイドエッチングされ、設計通りに孔や溝を形成することが困難となる場合があった。この点、本発明によれば、残さ除去に際しフッ素イオンを含まない弱アルカリ性の剥離液を利用するため、アッシングにより生じた損傷部が剥離液によってエッチングされることがほとんどなく、設計通りの孔や溝を形成することが可能となる。
【００１４】
本発明の半導体装置の製造方法において、前記残さを除去する前記工程の後、さらに、水を含まないリンス液のみを用いてリンス処理を行う工程を実施してもよい。剥離液による残さ除去の後、通常、剥離液を洗い流す目的でリンスを行う。このリンス工程は、フッ酸系剥離液を用いた場合は純水によるリンスとし、強アルカリ剥離液を用いた場合はＩＰＡによるリンスを行った後、純水リンスを行うことが通常であった。ところが本発明者の検討によると、
（ｉ）強アルカリ剥離液では、アッシング等により生じた損傷部が剥離液によりサイドエッチングされる場合があり、
（ｉｉ）フッ酸系剥離液では、当該剥離液を除去するのに必要となる純水リンス工程で、銅膜の一部が溶解したり、極端な場合は、銅表面でデンドライト状の突起物が発生することが判明した。
（ｉ）については実施例の項で後述する。以下、（ｉｉ）の現象について説明する。
【００１５】
本発明者らの検討によれば、たとえば銅含有金属膜およびＳｉＯＣ膜が露出した状態で両者に水が接触すると、銅含有金属膜表面から銅膜の溶解やデンドライトが発生しやすいことが確認された。これは、半導体プロセス中にＳｉＯＣ膜等に帯電した電荷が水に作用することによるものと推察される。かかる現象は、銅含有金属膜が絶縁膜中に埋め込まれていて外部への電荷のリーク経路が存在しないとき、および、ホール底に露出した銅含有金属膜の表面に水が接触する状況であるときに、顕著に発生する。
【００１６】
こうした銅膜の溶解やデンドライトの発生を未然に防止する観点からは、水を用いないリンス処理が望まれる。しかしながら、水を用いないリンスでは、通常、剥離液の残存や析出が問題となる。そこで本発明は、フッ素イオンを含まない弱アルカリ性の剥離液を用いることとした。こうすることにより、リンス後の剥離液の残存や析出を有効に防止することができる。すなわち、本発明によれば、銅膜の溶解やデンドライトの発生等の製造トラブルを防止しつつリンス後の剥離液の残存や析出を抑えることができる。
【００１７】
本発明における剥離液のｐＨは、７より大きく１１以下の値とすることが好ましい。このようにすれば絶縁膜の変質部分が剥離液によって溶解することを抑制でき、銅膜の溶解やデンドライトの発生も抑制できる。さらに、水を含まないリンス液のみを用いてリンス処理した場合であってもリンス後の剥離液の残存や析出が最小限に抑えられる。
【００１８】
本発明において、絶縁膜がＳｉＯＣを含むものである場合、より効果的である。ＳｉＯＣは高温プロセスを経ても比較的安定した比誘電率（約２．８）を示す反面、剥離液による損傷を受けたり、銅膜と組み合わせて用いた場合、銅膜の溶解やデンドライト発生の原因となる場合があった。本発明ではこうした課題を解決できるため、ＳｉＯＣの優れた利点を効果的に活用することができる。なお、絶縁膜がＳｉＯＣを含む構成とは、絶縁膜がＳｉＯＣからなる場合、ＳｉＯＣ構造を一部に含む場合の両方を包含する。
【００１９】
【発明の実施の形態】
図５は本発明に係る半導体装置の製造方法の具体的手順の例である。まず半導体基板上部に、エッチング阻止膜および層間絶縁膜を積層して形成し、さらにその上に所定形状にパターニングされたレジストを形成し、これをマスクとして層間絶縁膜をドライエッチングして配線溝を形成する（Ｓ１０１）。次いでアッシングによりレジストを除去した後（Ｓ１０２）、配線溝底部のエッチング阻止膜をドライエッチングにより除去する（Ｓ１０３）。その後、弱アルカリ性でフッ素イオンを含まない剥離成分を含有する剥離液を用い、配線溝内部を処理する（Ｓ１０４）。つづいてＩＰＡ（イソプロピルアルコール）を用いてリンスし（Ｓ１０５）、その後純水リンスを行うことなくウエハを乾燥させる（Ｓ１０６）。以下、このような手順による半導体装置の製造方法の一例について、工程断面図を参照しながら説明する。
【００２０】
図１（ａ）は、多層配線の構造の概略図である。下層銅配線１０２の上に上層銅配線１１４が形成され、下層銅配線１０２および上層銅配線１１４がビアプラグ１１２によって接続された構成となっている。図１（ｂ）は、図１（ａ）の矢印方向から見た多層配線の断面図である。図１（ｂ）に示すように、ＳｉＯＣ膜１００、ＳｉＯ２膜１０４、ＳｉＣＮ膜１０６、ＳｉＯＣ膜１０８およびＳｉＯ２膜１１０がこの順で形成されている。ＳｉＯＣ膜１００およびＳｉＯ２膜１０４の積層膜中に下層銅配線１０２が形成され、ＳｉＣＮ膜１０６、ＳｉＯＣ膜１０８およびＳｉＯ２膜１１０の積層膜中にビアプラグ１１２が形成されている。そして、ビアプラグ１１２の上面に接続するように上層銅配線１１４が形成されている。以下、この配線構造のビアプラグ１１２より上の部分の形成に、本発明に係る方法を適用した例について説明する。
【００２１】
図２および図３において、図中左側はプラグ（ビアプラグ１１２）形成部、図中右側はプラグ非形成部である。すなわち、図中左側は図１（ａ）における上層銅配線１１４のうち、ビアプラグ１１２と接している箇所の断面図であり、図中右側は、上層銅配線１１４のうち、ビアプラグ１１２と接していない箇所の断面図である。
【００２２】
まず、図２（ａ）に示すように、半導体基板上にＳｉＯＣ膜１０８およびＳｉＯ２膜１１０を形成した後、これらの積層膜中にビアプラグ１１２を形成し、さらにその上にＳｉＣＮ膜１１３、ＳｉＯＣ膜１１６およびＳｉＯ２膜１１８をこの順で成膜する。
【００２３】
つづいてＳｉＯ２膜１１８上に、所定の開口部を有するレジスト１２０を形成し、これをマスクとしてＳｉＯＣ膜１１６をドライエッチングする。これにより配線溝１２２が形成される（図２（ｂ））。図２（ｂ）中、プラグ非形成部においてＳｉＣＮ膜１１３およびＳｉＯ２膜１１０の一部が開口し、ＳｉＯＣ膜１０８が露出した状態となっている。これは、配線溝１２２を形成する工程においてオーバーエッチングを行うことになるため、一部のＳｉＣＮ膜１１３およびＳｉＯ２膜１１０において開口が生じたものである。
【００２４】
次に、酸素プラズマによるアッシングを行い、レジスト１２０を除去する（図２（ｃ））。このとき、配線溝内部に露出したＳｉＯＣ膜１１６およびＳｉＯＣ膜１０８が変質して変質層１２４が発生する。変質層１２４が発生する理由は必ずしも明らかではないが、酸素プラズマ中のＯ（酸素）がＳｉＯＣ中のＣと反応することによると推察される。
【００２５】
つづいて配線溝底部のＳｉＣＮ膜１１３をドライエッチングにより除去する（図３（ａ））。これにより、配線溝底部にビアプラグ１１２の上面が露出する。このエッチングにより配線溝内に残さ１２６および残さ１２８が付着する。これらの残さを除去するため、剥離液による処理を行う。本実施形態では、弱アルカリ性であってフッ素イオンを含まないアミン系剥離液を用いる。アミン系剥離液とは、アミノ基を有するアミン化合物を必須成分として含む剥離液をいい、溶媒としては、水や親水性溶媒を用いることができる。適宜、防食剤を含んでいても良い。本実施形態では、こうした剥離液を用いることにより、溝内部においてＳｉＯＣがサイドエッチングされることを抑制し、また、その後のリンス工程における残存物の発生を大幅に低減している。
【００２６】
ここで、上記アミン系剥離液に代えてフッ化アンモニウム含有液を用いた場合、配線溝形成のためのドライエッチング時に溝内部でサイドエッチングが進行し、所望の形状の配線溝が得られないことがある。図４はこの様子を示した図である。図４（ａ）の段階でフッ化アンモニウム含有液を剥離液として処理を行うと、変質層１２４がこの剥離液に溶解する。この結果、図４（ｂ）のようにＳｉＯＣ膜１１６のサイドエッチングが進行し、設計寸法通りの配線溝が得ることが困難となる。上記剥離液によって変質層１２４が溶解する理由は必ずしも明らかではないが、変質層１２４が、ＳｉＯｘに類似した構造に変化していることによるものと推察される。
【００２７】
図３に戻り、上述した剥離処理により配線溝内の残さが除去されると、図３（ｂ）の状態となる。その後、ダマシンプロセスにより、配線溝を埋め込むように銅膜を形成した後、溝外部の不要な銅膜を除去して上層銅配線１１４を形成する（図３（ｃ））。以上により銅多層配線構造が形成される。
【００２８】
上記製造方法において、上層銅配線１１４およびビアプラグ１１２は、いずれも銅を主成分とする膜からなり、めっき法、ＣＶＤ法、スパッタリング法等、さまざまな成膜法により形成することができる。この膜は、銅のほか、適宜、Ｓｎ、Ａｌ、Ｔｉ、Ａｇ、Ｎｉ、Ｍｇ等の他の成分を副成分として含んでいても良い。
【００２９】
上記製造方法において、ＳｉＯＣ膜は、たとえばＣＶＤ法またはスパッタリング法により形成することができる。
【００３０】
上記製造方法において、ＳｉＣＮ膜１１３は、配線溝を形成するときのエッチング阻止膜として機能するとともに、ビアプラグ１１２からの銅等の拡散を防止する役割を果たす。ここではＳｉＣＮを利用したが、ほかに、ＳｉＣ、ＳｉＮ、ＳｉＯＮ等を用いることができる。
【００３１】
図２〜図３では図示しておらず説明も省略したが、上層銅配線１１４およびビアプラグ１１２の側面および底面は、バリアメタル膜により覆われている。バリアメタル膜を構成する材料は、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ等の高融点金属を含むものとすることができ、これらの２つ以上を積層した多層膜とすることができる。バリアメタル膜は、スパッタリング法、ＣＶＤ法などの方法によって形成することができる。
【００３２】
【実施例】
実施例１
本実施例では、銅膜上に形成したＳｉＯＣ膜をドライエッチングして銅膜に到達するホールを形成した後、ホール内を所定の剥離液を用いて洗浄し、汚染の除去性能や膜の損傷程度等を評価した。
【００３３】
（ｉ）試料の作成
図２（ａ）〜図３（ｂ）までの工程を実施し、試料を作成した。すなわち、銅膜上に配線溝を形成し、ドライエッチング後の残さ除去およびリンス処理を行い、試料を得た。銅膜の成膜はめっき法を用いた。ＳｉＯＣ膜はＣＶＤ法により形成した。
剥離液は以下のＮＯ．１〜４を用いた。
剥離液ＮＯ．１、２　アミン化合物、有機溶媒、水、防食剤、有機酸を含む。有機酸の添加量によりｐＨ調整した。
剥離液ＮＯ．３　フッ化アンモニウム、有機溶媒、水、防食剤、有機酸を含む。剥離液ＮＯ．４　アミン化合物（強アルカリ）、有機溶媒、水、防食剤、有機酸を含む。
これらのｐＨ値（ｐＨメーターで測定）は表１に示した。剥離液による処理は、室温で１０分とした。
リンスは、いずれの試料もＩＰＡ（イソプロピルアルコール）のみを用いて行った。
【００３４】
（ｉｉ）評価
［堆積物除去性］
ＳＥＭ観察により配線溝内堆積物の除去性を評価した。
◎：堆積物がまったく認められなかった。
○：堆積物はほとんど無かった。
△：堆積物が少量確認された。
×：堆積物が大量に確認された。
［絶縁膜損傷］
ＳＥＭ観察により配線溝内絶縁膜（ＳｉＯＣ膜）の損傷程度を評価した。
○：損傷はほとんど無かった。
△：ＳｉＯＣ膜がわずかにサイドエッチングされていた。
×：ＳｉＯＣ膜が著しくサイドエッチングされていた。
［銅膜損傷］
ＳＥＭ観察により配線溝底部に露出した銅膜の損傷程度を評価した。
○：損傷はほとんど無かった。
△：損傷がわずかに確認された。
×：損傷が顕著に確認された。
［リンス後銅表面残留物］
リンス後、ＳＥＭ観察により銅膜表面の残留物の有無を観察した。
○：リンス後のしみはほとんど無かった。
△：リンス後のしみがわずかに確認された。
×：リンス後のしみが顕著に確認された。
［リンス後付着粒子数］
リンス後、ＳＥＭ観察により配線溝内に残存する粒子数を測定した。
【００３５】
（ｉｉｉ）結果
各評価項目についての結果を表１に示す。また、リンス後にウエハに付着している粒子数の測定結果を図８に示す。これらの結果から、弱アルカリ性でフッ素イオンを含まない剥離液（ＮＯ．１およびＮＯ．２）を用いることにより、膜の損傷やリンス後の残存物の発生を抑えつつエッチング残さを効果的に除去できることが判明した。
【００３６】
【表１】
2004047649.tif 000003
【００３７】
実施例２
本実施例では、シリコンウエハ上に多数のビアホールを形成した後、銅膜表面の汚染の程度を評価した。本実施例における試料作成手順を図１１および図１２に基づいて説明する。
【００３８】
まず図１１（ａ）のように、不図示の半導体基板上にＳｉＯＣ膜１０８およびＳｉＯ２膜１１０を形成した後、これらの積層膜中にダマシンプロセスにより銅からなるビアプラグ１３１を形成した。つづいて、ＣＶＤ法により、その上にＳｉＣＮ膜１１３、ＳｉＯＣ膜１１６およびＳｉＯ２膜１１８をこの順で成膜した。
【００３９】
次に、ＳｉＯ２膜１１８上に、所定の開口部を有するレジスト１２０を形成し、これをマスクとしてＳｉＯ２膜１１８およびＳｉＯＣ膜１１６をドライエッチングした（図１１（ｂ））。エッチング終了後、酸素プラズマによるアッシングを行い、レジスト１２０を除去した（図１１（ｃ））。このとき、配線溝内部に露出したＳｉＯＣ膜１１６が変質して変質層１２４が発生する。
【００４０】
つづいてホール底部のＳｉＣＮ膜１１３をドライエッチングにより除去した（図１２（ａ））。これにより、ホール底部にビアプラグ１３１の上面が露出する。このエッチングにより配線溝内に残さ１２６および残さ１２８が付着する。
【００４１】
この段階で、剥離液を用いて上記残さを除去する処理を行う（図１２（ｂ））。剥離液としては、前述の表１に示すＮＯ．１およびＮＯ．４を用い２種類の試料を作成した。その後、ＩＰＡを用いてリンスを行い、次いで基板を乾燥し、それぞれの試料を評価に供した。
【００４２】
以上のようにして得られた試料と、剥離液による処理およびリンス処理を行っていない試料とを用意し、銅膜表面のＳＥＭ観察およびＸＰＳ分析（Ｘ線光電子分光法）を行った。
【００４３】
図１３は、ＳＥＭ観察結果を示す図である。強アルカリであるＮＯ．４の剥離液を用いた試料では、銅膜表面の残留物が充分に除去されていないことがわかる。一方、ＮＯ．１の剥離液を用いた試料では、銅膜表面の残留物が充分に除去されている。
【００４４】
図７は、銅膜表面のＸＰＳ分析結果を示す図である。ＮＯ．４の剥離液を用いた試料では、未処理のものと同様、ＣｕＯ等のピークが残存している。これは、Ｃｕ表面に付着した銅含有不純物の存在を示すものと考えられる。一方、ＮＯ．１の剥離液を用いた試料では、このようなＣｕＯ等のピークが消失している。本発明の剥離液を用いることにより銅膜表面の銅化合物を大幅に低減できることが実験結果より明らかになった。
【００４５】
比較例
実施例２と同様にしてホールエッチングプロセスを実施した後、フッ化アンモニウム含有剥離液を用いて残さを除去し、ついで純水によるリンスを行った。試料作成手順を図６に示す。まず半導体基板上部に、ＳｉＣＮからなるエッチング阻止膜およびＳｉＯＣからなる層間絶縁膜を積層して形成し、さらにその上に所定形状にパターニングされたレジストを形成し、これをマスクとして層間絶縁膜をドライエッチングしてビアホールを形成する（Ｓ５０１）。次いでアッシングによりレジストを除去した後（Ｓ５０２）、ビアホール底部のエッチング阻止膜をドライエッチングにより除去する（Ｓ５０３）。その後、フッ化水素酸系剥離液を用いビアホール内部を処理する（Ｓ５０４）。つづいて純水を用いてリンスし（Ｓ５０５）、その後ウエハを乾燥させる（Ｓ５０６）。
【００４６】
以上のような工程を実施したところ、ウエハ上に多数設けたホールのうち、一部のホールにおいて、銅表面からデンドライトが発生していることが確認された。
【００４７】
実施例３
実施例１と同様の手法で、図９に示すような２層配線構造を作製し、歩留試験を行った。剥離液としてＮＯ．１およびＮＯ．４を用い、それぞれについて評価を行った。
【００４８】
この２層配線構造は、ビアチェーンとよばれるものであり、５０万本のビアと、その上部および下部に設けられた配線とからなる。配線およびビアはいずれも銅からなる。ビアチェーンの端部２点に所定の電圧を印加することにより、これらの配線およびビアからなる配線の電気抵抗が測定される。これをチェーン抵抗とよぶ。チェーン抵抗は、ビアの接続状態の良否を判別するのに有効な手法である。本実施例では、シリコンウエハ上に設けられた各チップに上記ビアチェーンを形成し、各ビアチェーンの抵抗値を測定した。測定値が基準値以下の場合は合格、基準値を超える場合は不合格とする。全チップ数のうち合格したチップの占める割合をビア歩留りとした。
【００４９】
評価結果を図１０に示す。ビア歩留りはピッチ間隔にあまり依存せず、ほぼ一定の値を示した。ＮＯ．１の剥離液を用いたものが、ＮＯ．４の剥離液を用いたものよりも高い歩留りを示した。
【００５０】
【発明の効果】
以上説明したように本発明によれば、ＳｉＯＣ等の低誘電率膜を選択的に除去した際に生じる残さを、フッ素イオンを含まない弱アルカリ性の剥離液を用いて除去するため、絶縁膜や金属膜に損傷を与えることなく効率的に残さを除去することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法により得られる配線構造の一例を示す図である。
【図２】本発明の半導体装置の製造方法を説明するための工程断面図である。
【図３】本発明の半導体装置の製造方法を説明するための工程断面図である。
【図４】フッ化水素酸系剥離液を用いた半導体装置の製造方法を示す工程断面図である。
【図５】本発明の半導体装置の製造方法を示すフローチャートである。
【図６】フッ化水素酸系剥離液を用いた半導体装置の製造方法を示すフローチャートである。
【図７】実施例２において銅膜表面の汚染をＸＰＳにより分析した結果を示す図である。
【図８】実施例１においてリンス後にウエハに付着している粒子数の測定した結果を示す図である。
【図９】実施例３において評価したチェーン抵抗の測定モデルを示す図である。
【図１０】実施例３におけるチェーン抵抗の測定結果を示す図である。
【図１１】実施例２の試料作成手順を示す図である。
【図１２】実施例２の試料作成手順を示す図である。
【図１３】実施例２における銅膜表面のＳＥＭ観察結果を示す図である。
【符号の説明】
１００　ＳｉＯＣ膜
１０２　下層銅配線
１０４　ＳｉＯ２膜
１０６　ＳｉＣＮ膜
１０８　ＳｉＯＣ膜
１１０　ＳｉＯ２膜
１１２　ビアプラグ
１１３　ＳｉＣＮ膜
１１４　上層銅配線
１１６　ＳｉＯＣ膜
１１８　ＳｉＯ２膜
１２０　レジスト
１２２　配線溝
１２４　変質層
１２６　残さ
１２８　残さ
１３１　ビアプラグ
【図１】
2004047649.tif 000004
【図２】
2004047649.tif 000005
【図３】
2004047649.tif 000006
【図４】
2004047649.tif 000007
【図５】
2004047649.tif 000008
【図６】
2004047649.tif 000009
【図７】
2004047649.tif 000010
【図８】
2004047649.tif 000011
【図９】
2004047649.tif 000012
【図１０】
2004047649.tif 000013
【図１１】
2004047649.tif 000014
【図１２】
2004047649.tif 000015
【図１３】
2004047649.tif 000016