(57)【要約】【課題】３段階セルサーチにおいて、ソフトウエアに負担をかけることなく、第２段階のセルサーチ処理の効率を向上させ、許容された時間内に、第１段階で検出されたスロットタイミング候補のすべてについて、漏れなくセルサーチ処理を行えるようにすること。【解決手段】第２段階の処理において、サーチ窓の概念を無くし、第１段階の処理で検出されたスロットタイミング候補の位相情報を、そのまま直接的に用いて、第２段階の処理を実行する。すなわち、第１段階の処理部１００から出力されるスロットタイミング候補（優先順位の高い順）に基づき、タイミング発生部７６が、マッチトフィルタ３０内のスイッチ（ＳＷ）を制御する。【選択図】      図１
2004222152.tif 000002
【特許請求の範囲】
【請求項１】
ＣＤＭＡ方式の移動体端末に搭載され、プライマリ・シンクロナイゼーションコード（ＰＳＣ）を利用して所定の数のスロットタイミング候補を受信電力のピーク値の大きい順に検出する第１段階の処理部と、セカンダリ・シンクロナイゼーションコード（ＳＳＣ）を利用してフレームタイミングおよびスクランブリングコードのグーループ番号を検出する第２段階の処理部と、共通パイロットチャネルを利用してスクランブリングコードを検出する第３段階の処理部と、前記第１段階〜第３段階の各処理部の動作を制御する制御部と、を有するセルサーチ回路であって、
前記第２段階の処理部は、
１スロットに相当する期間内において、任意のタイミングから所定長の受信データを蓄積可能な少なくとも一つのデータ蓄積部と、蓄積された受信データに対してセカンダリ・シンクロナイゼーションコード（ＳＳＣ）を乗算し、各乗算結果を加算する相関演算部と、をもつ相関検出器を有し、
また、前記制御部は、
前記第１段階の処理部により検出された、受信電力値の大きい順の、前記所定数のスロットタイミング候補の各々の位相情報を用いて、前記相関検出器における前記データ蓄積部の蓄積開始タイミングおよび前記相関演算部の演算開始タイミングを制御し、これにより、前記第１段階の処理部により検出された前記所定数のスロットタイミング候補のすべてに関して、前記受信電力のピーク値が大きい順に、前記セカンダリ・シンクロナイゼーションコード（ＳＳＣ）を用いたフレームタイミングおよびスクランブリングコードのグーループ番号の検出のための相関検出を実行させることを特徴とするセルサーチ回路。
【請求項２】
請求項１において、
前記第２段階の処理部において、前記データ蓄積部を複数設けると共に、前記制御部は、各データ蓄積部の蓄積開始タイミングを独立に制御することを特徴とするセルサーチ回路。
【請求項３】
請求項１または請求項２において、
前記データ蓄積部のデータ長は、１シンボル相当のデータ長であることを特徴とするセルサーチ回路。
【請求項４】
ＣＤＭＡ方式の移動体端末が、自機が属するセルを探索する３段階セルサーチ方法であって、
１スロットに相当する期間においてサーチ窓を順次、移動させる方式を用いて、プライマリ・シンクロナイゼーションコード（ＰＳＣ）を用いた相関検出を行って遅延プロファイルを作成し、受信電力のピーク値が大きい順に、所定の数のスロットタイミングの候補を抽出する第１段階の処理と、
１スロットに相当する期間内の任意のタイミングから所定長の受信データについての相関検出を行える方式を用いて、第１段階の処理の結果として検出された前記スロットタイミング候補の優先順位および各候補の位相情報を直接的に用いて、優先順位が高いスロットタイミングの候補から順に、セカンダリ・シンクロナイゼーションコード（ＳＳＣ）を用いた相関検出を行い、その相関検出結果から、フレームタイミングおよびスクランブリングコードのグループ番号を検出する第２段階の処理と、
検出されたグループ番号に属する、すべてのスクランブリングコードの各々を用いて、受信信号に含まれる共通パイロットチャネル（ＣＰＩＣＨ）を逆拡散し、各相関値を比較することによって、使用されているスクランブリングコードを特定する第３段階の処理と、を含むことを特徴とする３段階セルサーチ方法。
【請求項５】
請求項４において、
前記第２段階の処理において、受信データを蓄積するためのデータバッファとして、複数のメモリバンクをもち、かつ、そのメモリバンク毎に、独立したタイミングで前記所定長のデータを蓄積できる構成のデータバッファを使用することを特徴とする３段階セルサーチ方法。
【請求項６】
各々独立したタイミングで受信データの蓄積を行うことが可能な複数のデータ蓄積部と、各データ蓄積部に蓄積された各受信データについて時分割方式で相関演算を行う共通の相関演算部と、を有し、３段階セルサーチにおける第２段階以降の相関検出処理において使用されることを特徴とするマッチトフィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、セルサーチ回路および３段階セルサーチ方法に関する。
【０００２】
【従来の技術】
Ｗ−ＣＤＭＡ方式の移動体通信では、基地局と移動体端末との間の無線リンクを確立するためには、まず、移動体端末が、ダウンリンクの拡散符号同期を確立する必要がある。
【０００３】
ダウンリンクの拡散符号同期を確立する処理は、すなわち、移動体端末が、どの基地局のセルに属しているかを検出する処理（セルサーチ）である。
【０００４】
高速なセルサーチを行うべく、Ｗ−ＣＤＭＡ方式では、３段階セルサーチが採用されている。
【０００５】
図７に、ダウンリンクチャネルの構成を示す。
【０００６】
１フレームは１５のスロットからなり、１スロットは１０シンボルからなり、１シンボルは、２５６チップからなる。
【０００７】
プライマリ・シンクロナイゼーションコード（ＰＳＣ）は、全セルに共通のコードである、このＰＳＣは、スロットの先頭に同期して基地局から送信される。
【０００８】
また、セカンダリ・シンクロナイゼーションコード（ＳＳＣ）は、全部で１６種類あり、図１３に一例が示されるように、６４のスクランブリングコードグループ（グループ番号１〜６４）に対応して、スロット＃１〜＃１４に、どの種類のＳＳＣを割り当てるか（つまり、１フレームにおけるＳＳＣのパターン）が決められている。なお、図１３中の１〜１６の数字は、それぞれ、ＳＳＣの番号（つまりＳＳＣの種類）を示している。
【０００９】
また、図７において、ＳＳＣ（ｎ，１〜１５）という表記は、スクランブリングコードグループ番号ｎ（＝１〜６４のいずれか）における、スロット＃１〜＃１５の各々に対応するＳＳＣであることを示している。
【００１０】
なお、ＰＳＣとＳＳＣには、スクランブル符号は乗算されていない。
【００１１】
また、共通パイロットチャネル（ＣＰＩＣＨ）には、全セルに共通のシンボルパターンに、セル毎に異なるスクランブリングコードが乗算された共通パイロット信号が含まれている。
【００１２】
ここで、１つのスクランブリングコードグループ番号に対して、８種類のスクランブリングコードが決められている。セルサーチ処理の最終目標は、このスクランブリングコードを特定することである。
【００１３】
図８に、３段階セルサーチの概要を示す。
【００１４】
図８の一番上に示されるように、第１段階において、ＰＳＣを用いた相関検出の結果に基づきスロットタイミングを検出する。ここでは、スロット＃２とスロット＃３との境界において、スロットタイミングが検出されたとする。なお、図中、ＰＥ（１）〜ＰＥ（３）は、ＰＳＣを用いた相関検出の結果に基づき作成された遅延プロファイルを示している。
【００１５】
次に、第２段階の処理について説明する。検出されたスロットタイミング（スロット＃２とスロット＃３との境界）に対しては、図８の中段に示されるように、（１）〜（１５）のフレームタイミングが想定される。
【００１６】
ＳＳＣを用いた相関検出の結果に基づいて、ここでは、（１３）のタイミングがフレームタイミングとして検出されたものとする。
【００１７】
また、フレームタイミングが検出されたということは、各スロット＃１〜＃１５に同期して配置されている各ＳＳＣの番号（種類）が判明したということである。よって、各ＳＳＣの配置パターンに基づき、図１３に従い、スクランブリングコードグループ番号も特定することができる。
【００１８】
第３段階では、特定されたスクランブリングコードグループ番号に属する８種類のスクランブリングコード＃１〜＃８（スクランブリングコードｍ：ｍ＝１〜８のいずれか）のすべてについて逆拡散を行い、得られた相関値を比較し、これによって、受信信号に乗算されているスクランブリングコードが特定される。
【００１９】
３段階セルサーチの理論については、例えば、下記の非特許文献１に詳しく説明されている。
【００２０】
また、マッチトフィルタを用い、かつ、サーチ窓を制御しつつ相関検出を行う構成は、例えば、下記の特許文献１に記載されている。
【００２１】
【特許文献１】
特開平１１−２９８４０１号公報（図１、図４など）
【非特許文献１】
立川敬二監修「Ｗ−ＣＤＭＡ移動通信方式」丸善株式会社  平成１３年６月２５日、ｐ．３５−４５
【００２２】
【発明が解決しようとする課題】
３段階セルサーチでは、理論上は、第１段階で１つのスロットタイミングが検出されることになっている。
【００２３】
例えば、図８では、第１段階の処理において、相関ピーク値が３本（ＰＥ（１）〜ＰＥ（３））出現しており、しきい値判定の結果、ピーク値が一番大きなＰＥ（１）が選択され、スロットタイミングが決定される。
【００２４】
しかし、実際は、図１１に示すように、第１段階では、所定のしきい値を越える多数のスロットタイミングの候補が出現する。
【００２５】
図１１では、１スロットに相当する期間〈１スロット長：サーチ範囲〉において、サーチ窓（１）〜サーチ窓（Ｘ）を順次、設定して相関検出を行った結果として得られた、上位２０個のスロットタイミング候補が示されている。図中、丸で囲まれた１〜２０の数字は、ピーク値の大きい順（すなわち、優先順位）を表している。
【００２６】
そして、この２０個のスロットタイミング候補の中で、どれが正しいスロットタイミングであるかは、結局のところ、各候補の位相情報に基づき、第２段階および第３段階の処理を実行し、第３段階において得られる相関値を比較してみて初めて検出できるものである。
【００２７】
また、相関ピーク値が小さいからといって、それが正しいスロットタイミングではない、と一概には言うことはできない。
【００２８】
そして、図８に示されるように、第２段階の処理においては、１つのスロットタイミングの候補毎に１５のフレームタイミングが想定され、また、図１３に示すように、６４通りのＳＳＣの配列パターンに従った相関検出が必要である。そして、その相関検出を行うためには、１６種類のＳＳＣの各々を乗算した結果を求める必要がある。
【００２９】
このように、第２段階の処理内容は複雑であり、その処理をすべて終えるためには、かなりの時間を必要とする。また、セルサーチに使用できる期間は、規格により定められており、この所定期間内に、必ず、セルサーチを完了させなければならない。
【００３０】
本出願の発明者は、このような状況下で、２０個のスロットタイミングの候補の全部について、第２段階および第３段階の処理を行うことについて、種々、検討し、その結果、以下の事項が明らかとなった。
（１）第１に、相関検出精度と迅速性とを両立することが困難であること。
【００３１】
すなわち、図１１に示すように、サーチ範囲を１スロット長とした場合、そのサーチ範囲内でサーチ窓を掃引して１つの遅延プロファイルを作成しただけでは不十分である。したがって、図１２に示すように、１スロット期間の相関検出を複数回行って、各回の相関検出結果を加算して平均化することにより、相関検出の精度が向上する。
【００３２】
しかし、このような丁寧な処理を行っていたのでは、時間が足りなくなり、かといって、相関検出を行う回数を減らすと検出精度が低下する。検出精度が低下した結果、セルサーチ期間が終了した時点で正しいタイミングを検出することができなかったときには、セルサーチをやり直すしかなく、最悪の事態を招く。
（２）サーチ窓を移動させていく方式を採用することに起因する問題点
相関検出処理は、マッチトフィルタを用いて行われる。
【００３３】
マッチトフィルタでは、所定長のデータをデータバッファに蓄積し、その蓄積したデータに対して所定のコードを乗算し、各乗算結果を加算するという演算が行われる。
【００３４】
データバッファのデータ長は、データの入出力に要する時間的な制約や、回路規模上や消費電力上の制約などにより、サーチ範囲（例えば、１スロット長）よりも十分に小さいデータ長となっている。したがって、マッチトフィルタでは、サーチ範囲を複数の窓区間（サーチ窓区間）に分割し、それらの窓区間毎に、時分割で相関検出処理を行っていく、という方式を採用している。
【００３５】
ここで、第２段階の処理において、サーチ窓を移動させて相関を検出する方式を採用すると、図９，図１０に示されるような不都合が生じる。
【００３６】
まず、図９について説明する。以下の説明では、理解しやすいように、技術内容を簡単化して説明する。
【００３７】
図９の上半分は、第１段階の処理により得られた遅延プロファイルを示している。図示されるように、ここでは、サーチ範囲（Ｗ：例えば１スロット長）が３つのサーチ窓に分割されている。
【００３８】
図９の下半分は、第１段階で得られた遅延プロファイルを利用して、第２段階，第３段階の処理を行う場合の処理手順を示している。
【００３９】
すなわち、第２段階でも、サーチ窓１〜３に対応するサーチ区間Ｍ１〜Ｍ３を設定する。
【００４０】
そして、第１段階のサーチ窓１の範囲で得られた相関ピークの位相情報に基づき、各ピーク毎に、かつ、出現タイミングの早いもの順に、サーチ期間Ｍ１において、第２段階、第３段階の処理を行う。同様に、サーチ窓２，３の範囲で得られた相関ピークについては、サーチ期間Ｍ２，Ｍ３において、第２段階、第３段階の処理を行う。
【００４１】
なお、図９中、第２段階の処理は、白抜きの丸で示され、第３段階の処理は、斜線が施された丸で示されている。
【００４２】
ここで、３段階セルサーチ処理に使用できる期間の上限値（許容サーチ時間）は規格で決まっており、この許容サーチ時間を“Ｓ”とし、また、第１段階の処理に要する時間を“Ｋ”とする。第２段階および第３段階の処理に使用できる期間は、Ｔ（＝Ｓ−Ｋ）である。
【００４３】
このとき、サーチ期間Ｍ１〜Ｍ３の各々に割り当てられる時間は、Ｔ／３である。ここで、通常の処理方法では、Ｔ／３の時間において処理できるのは、第１段階で検出された２つの相関ピークについての処理だけである、と仮定する。
【００４４】
図示されるように、第１段階の処理において、サーチ窓１では３本のピークが出現しており、一方、サーチ窓２，３では、１本のピークしかない。
【００４５】
サーチ窓１に対応するサーチ期間Ｍ１では、結局、出現の早い順に、２本のピークしか処理できない。しかし、残る１本のピークの処理をしないわけにはいかない。
【００４６】
したがって、この場合は、通常の処理をあきらめ、図１２に示されるような、平均化処理をするための測定回数を減らし、空いた時間を残る１本のピークの処理にあてる必要がある。
【００４７】
しかし、この場合には、フレームタイミングの検出精度が低下するという不都合が生じる。
【００４８】
また、残る１本のピークは無視して、次のサーチ期間の処理に移行するという例外的な処理も考えられないわけではないが、この場合でも、平均化処理をするための測定回数を減らして対応するのか、あるいは、残るピークを無視するのかを瞬時に決定する必要がある。よって、その決定を下すためのアルゴリズムが必要となり、ＤＳＰ（デジタルシグナルプロセッサ）の負担が増大する。
【００４９】
サーチ期間Ｍ１，Ｍ２に関しては、スロットタイミング候補は１つしかなく、したがって、時間が余ってしまう。
【００５０】
次に、図１０に示される問題点ついて説明する。
【００５１】
第１段階おけるスロットタイミングの候補の位相情報は、図１１や図９の上側に示したように、相関ピークが大きい順（優先順）に、出力される。
【００５２】
しかし、第２段階の処理（第３段階の処理も同様）では、サーチ期間毎に、出現タイミングが早い相関ピークから順に処理していくため、第１段階の処理結果をそのまま利用することができない。
【００５３】
したがって、図１０に示すように、処理タイミングを決定するためのスケジューリングが必要となる。
【００５４】
図１０の左側の欄では、スロットタイミング候補が、優先順位に従って並べられている（図９の上側において、丸で囲んで示される優先順位を参照）。
【００５５】
また、図１０の右側には、スロットタイミングが、出現タイミングの早い順に並べられている（図９の上側において、各相関ピークに、Ａ〜Ｅの符号が付されている点を参照）。
【００５６】
このようなスケジューリングをＤＳＰに行わせると、処理が複雑化し、また、ソフトウエアのコード量が増大する、という不都合が生じる。
【００５７】
本発明は、このような検討結果に基づいてなされたものであり、その目的は、ソフトウエアに負担をかけることなく、第２段階（第３段階も同様）のセルサーチ処理の効率を向上させ、許容時間内に、第１段階で検出されたスロットタイミング候補のすべてについて漏れなくサーチを行えるようにすることにある。
【００５８】
【課題を解決するための手段】
本発明のセルサーチ回路は、第２段階の相関検出処理を行う相関検出器として、１スロットに相当する期間内において、任意のタイミングから所定長の受信データを蓄積可能な少なくとも一つのデータ蓄積部と、蓄積された受信データに対してセカンダリ・シンクロナイゼーションコード（ＳＳＣ）を乗算し、各乗算結果を加算する相関演算部と、をもつ構成の相関検出器を使用し、かつ、制御部が、第１段階の処理により検出された所定数のスロットタイミング候補のすべてに関して、受信電力のピーク値が大きい順に、セカンダリ・シンクロナイゼーションコード（ＳＳＣ）を用いたフレームタイミングおよびスクランブリングコードのグーループ番号の検出のための相関検出を実行させる。
【００５９】
第２段階の処理においてサーチ窓を設定する方式を採用した場合に問題が生じるのは、各サーチ期間毎に均等に処理時間を割り当てている一方、第１段階の処理結果として得られるスロットタイミングの候補は、各サーチ期間に均等に分散されて現れるとは限らないというミスマッチに起因して、時間配分が有効になされない、点に起因している。
【００６０】
そこで、本発明では、第２段階の相関検出において、サーチ窓を設定するという従来の概念を排除し、第１段階の処理結果をそのまま、直接的に利用して、例えば１スロット長の範囲（サーチ範囲）内において、自由に相関検出を行えるようにする。
【００６１】
つまり、サーチ窓を順次設定して時分割で相関検出処理を行うのは、予備情報が何もなく、手探りでサーチを行うしかない状況を想定しているからであるが、３段階セルサーチにおける第２段階では、サーチ範囲（例えば１スロット長）におけるスロットタイミング候補はすでに検出されているのであり、手探りで、サーチを行わなければならない状況にはない。
【００６２】
よって、マッチトフィルタにおける相関検出において、サーチ窓の概念と連動した動作を完全に無くし、サーチ範囲内の任意のタイミングから受信データの蓄積を開始できる構成とすることで、第１段階の処理により得られたスロットタイミングの候補の優先順位に従って、相関検出処理を行うことができる。
【００６３】
３段階セルサーチに使用することができる期間（許容サーチ時間）は決まっており、この許容サーチ時間を考慮して、第１段階で抽出するスロットタイミングの候補の個数ｎが決まるため、サーチ窓に処理時間を均等に割り当てることによる時間の無駄がなくなれば（つまり、サーチ窓に起因する制約がなくなれば）、ｎ個のスロットタイミング候補の全部について、必ず、許容サーチ時間内に処理ができることになる。
【００６４】
本発明によれば、第１段階の処理結果を直接に用いて、複数のスロットタイミング候補について優先順位の高いものから順に、無理なく、高速に相関検出処理を行うことができ、ソフトウエアにも余分な負担をかけることもない。また、本発明のセルサーチ回路は構成がシンプルであるため、実現も容易である。
【００６５】
本発明のセルサーチ回路の一態様では、第２段階の処理を担当する相関検出器（マッチトフィルタ）において、データ蓄積部（データバッファ）を複数設け、各データ蓄積部の蓄積開始タイミングを独立に制御する構成を採用する。
【００６６】
例えば、データ蓄積部の数をｍ個とする。この場合、第１段階の処理により得られたタイミング候補のｍ個について、自由に、かつ、効率的に処理を行うことができる。つまり、ｍ個のスロットタイミング候補の各々に対応するタイミングで受信データを蓄積しておき、次々に、データを処理していけば、１つのマッチトフィルタの相関演算部を効率的に活用することができる。ゆえに、効率的に相関検出処理を行うことができる。
【００６７】
また、本発明のセルサーチ回路の他の態様では、データ蓄積部のデータ長を、１シンボル相当のデータ長とする。
【００６８】
１シンボルは、意味のあるデータの単位としては最小の単位である。したがって、データ蓄積部のデータ長を１シンボル相当のデータ長とすることは、データ蓄積部の容量を最小化したことになり、回路規模の削減の点で有効である。
【００６９】
また、本発明の３段階セルサーチ方法は、サーチ窓を順次、移動させる方式を用いて、プライマリ・シンクロナイゼーションコード（ＰＳＣ）を用いた相関検出を行って遅延プロファイルを作成し、受信電力のピーク値が大きい順に、所定の数のスロットタイミングの候補を抽出する第１段階の処理と、１スロットに相当する期間内の任意のタイミングから所定長の受信データについての相関検出を行える方式を用いて、第１段階の処理の結果として検出された前記スロットタイミング候補の優先順位および各候補の位相情報を直接的に用いて、優先順位が高いスロットタイミングの候補から順に、セカンダリ・シンクロナイゼーションコード（ＳＳＣ）を用いた相関検出を行い、その相関検出結果から、フレームタイミングおよびスクランブリングコードのグループ番号を検出する第２段階の処理と、検出されたグループ番号に属する、すべてのスクランブリングコードの各々を用いて、受信信号に含まれる共通パイロットチャネル（ＣＰＩＣＨ）を逆拡散し、各相関値を比較することによって、使用されているスクランブリングコードを特定する第３段階の処理と、を含む。
【００７０】
第１段階の処理結果を、そのまま直接的に用いて第２段階の処理を実行することにより、３段階セルサーチを、効率的に無理なく実行することができる。
【００７１】
また、第２段階の処理において、受信データを蓄積するためのデータバッファとして、複数のメモリバンクをもち、かつ、そのメモリバンク毎に、独立したタイミングで前記所定長のデータを蓄積できる構成のデータバッファを使用することにより、１つのマッチトフィルタの相関演算部を効率的に活用することができる。ゆえに、効率的な相関検出処理を行うことができる。
【００７２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００７３】
（実施の形態１）
図１は、本発明のセルサーチ回路の構成を示すブロック図である。
【００７４】
図示されるように、このセルサーチ回路は、アンテナ（ＡＮ）で受信した信号の増幅や周波数変換等を行うＲＦ／ＩＦ回路１０と、Ａ／Ｄ変換器１２と、第１段階の処理部１００と、第２段階の処理部２００と、第３段階の処理部３００と、制御部（ＤＳＰ）４００と、を有する。
【００７５】
第１段階の処理部１００は、ＰＳＣを用いた相関検出を行うマッチトフィルタ１４と、遅延プロファイル作成部１６と、有効パス判定部１８と、パス選択部２０と、順位付け部２２と、を有する。
【００７６】
有効パス判定部１８は、遅延プロファイル作成部１６で作成された遅延プロファイルの受信電力のピーク値を、所定のしきい値と比較し、しきい値を越えるピーク（パス）のみを抽出する。
【００７７】
また、パス選択部２０は、許容サーチ時間を考慮して、ピーク値の大きい順（すなわち、優先順）に、あらかじめ設定された数のパス（すなわち、スロットタイミング候補）を選択する。
【００７８】
順位付け部２２は、優先順位に従って、各スロットタイミング候補の位相情報を、制御部（ＤＳＰ）４００内のタイミング発生部７０（第２段階の処理のタイミングを制御するタイミング発生部）に与える。
【００７９】
また、第２段階の処理部２００は、１スロット長（サーチ範囲）内の任意のタイミングで受信データを蓄積できるマッチトフィルタ３０を有する。
【００８０】
このマッチトフィルタ３０は、１シンボル分の受信データを蓄積するデータ蓄積部３２と、複数の乗算器（Ｊ１〜Ｊｎ）をもつ乗算部３４と、ＳＳＣ（ｎ）発生器３８と、ＳＳＣを蓄積するためのレジスタ３６と、加算器４０と、受信データをデータ蓄積部３２に入力するための経路に設けられたスイッチ（ＳＷ）と、を有する。
【００８１】
ＳＳＣ（ｎ）発生器３８は、１６種類（ｎ＝１６）のＳＳＣ（セカンダリ・シンクロナイゼーションコード）を発生させる。
【００８２】
スイッチ（ＳＷ）を開閉タイミングを制御することで、サーチ範囲内の任意のタイミングから、１シンボル分（つまり、２５６チップ分）の受信データを蓄積することができる。
【００８３】
スイッチ（ＳＷ）の開閉タイミングおよびＳＳＣ（ｎ）発生器３８の動作タイミングは、制御部４００内のタイミング発生部７０により制御される。
【００８４】
第２段階の処理部２００において、マッチトフィルタ３０から出力される相関値は、相関値メモリ４２に、一旦、格納される。
【００８５】
平均相関値演算部４４は、図１３に示すような、６４のスクランブリングコードグループの各々に対応した、ＳＳＣの配列パターンを記憶した表（コードパターン表）４６を有している。そして、この平均相関値演算部４４は、各配列パターンどおりに相関値の加算演算を行う。
【００８６】
検出精度を上げるために、所定回数だけ周期的に受信データが測定されているため、各受信データ毎に、同様の相関値の加算演算を行う。
【００８７】
そして、最終的に平均化処理を施し、平均相関値が算出される。この結果、最大で、６４×１５（６４グループの各々に関して、１５のフレームタイミングの候補が存在する：図８参照）個の相関値が得られる。
【００８８】
有効パス判定部５０は、これらの相関値の中から、有効なパス（相関ピーク）を抽出する。
【００８９】
続いて、最大値検出部５２が最大の相関ピークを検出する。検出された、そのピークの位相情報がフレームタイミングを示している。また、フレームタイミングが検出されたということは、図１３に示されるＳＳＣの配列パターンが明らかになったということであり、これにより、スクランブリングコードグループの番号も判明する。
【００９０】
フレームタイミング情報およびスクランブリングコードグループ番号の情報は、制御部４００内のタイミング発生部７６（第３段階の処理の動作を制御する）に与えられる。
【００９１】
第３段階の処理部３００は、特定されたコードグループに属する８個のスクランブリングコードの各々を用いて逆拡散を行うデ・スクランブラ６０と、ＣＰＩＣＨ（共通パイロットチャネル）を用いた相関検出を行うマッチトフィルタ６２と、平均化処理部６４と、最大値検出部６６と、を有する。
【００９２】
最大値検出部６６において最大の相関値を検出することにより、受信信号に乗算されているスクランブリングコードが特定される。
【００９３】
本実施の形態のセルサーチ回路では、第２段階の処理において、サーチ窓の設定という概念が排除されているため、サーチ窓に連動した処理が不要である。従って、１つのサーチ窓毎に、限られた時間内で処理を行わなければならない、という制約から開放され、許容されるサーチ期間を存分に活用して、セルサーチを行うことができる。
【００９４】
つまり、図３に示すように、第２および第３段階の処理に使用できる最大の期間Ｔ内で、第１段階の相関検出結果を利用して、自由に処理を行える。図３と図９を比較すれば、図３の場合には、サーチ窓に起因する制約がなく、したがって、無駄な処理時間が発生しないことが明らかである。
【００９５】
すなわち、マッチトフィルタ３０において、第１段階で得られたスロットタイミング候補の位相情報を用いて、優先順位に基づきスイッチＳＷの開閉を制御していくことにより、相関ピークの大きい順序（優先順序）に従って、受信データの蓄積および相関検出処理を行える。
【００９６】
また、第２段階の処理において、サーチ窓制御部４８（図１中、点線で囲んで示される）が、不要となり、構成が簡素化される。
【００９７】
また、本実施の形態では、図４に示すように、第１段階の処理結果が、そのまま、第２段階の処理の順序を決めることになる。
【００９８】
したがって、制御部４００において、順位入替部７４（図１０に示すようなスケジューリングを行う部分：図１中、点線で囲んで示される）が必要なくなる。
【００９９】
また、１つのサーチ窓にスロットタイミング候補が集中的に出現し、これにより、そのサーチ窓に対応するサーチ期間において、すべての候補について相関検出処理ができなくなる、という事態も発生しない。
【０１００】
したがって、制御部４００において、残りの候補を無視するか、あるいは相関検出処理を簡素化するかといった判断を行う必要がなく、判断部７２（図１中で、点線で囲んで示されている）も不要となる。
【０１０１】
このように、本発明によれば、きわめて合理的に無理なく、高速なセルサーチ処理を行うことができ、この結果として、構成の簡素化が達成され、また、ソフトウエアの処理負担も軽減されることになる。このことは、サーチ回路の消費電力の削減にもつながる。
【０１０２】
（実施の形態２）
本実施の形態では、図２に示すように、第２段階の処理において使用されるマッチトフィルタにおいて、ｎ個のデータ蓄積部（メモリバンク）を設け、各データ蓄積部の蓄積タイミングを、それぞれ独立に制御することが可能な構成としている。
【０１０３】
すなわち、図２のマッチトフィルタ３０は、複数のメモリバンク（ＢＡ１〜ＢＡｎ）からなるデータバッファ３１を有し、各メモリバンク（ＢＡ１〜ＢＡｎ）毎に、蓄積タイミングを制御するためのスイッチ（ＳＷ１〜ＳＷｎ）が設けられている。
【０１０４】
また、各メモリバンク（ＢＡ１〜ＢＡｎ）に蓄積されたデータを乗算部３４に供給するタイミングを制御するためのスイッチ（Ｐ１〜Ｐｎ）が、設けられている。
【０１０５】
スイッチ（ＳＷ１〜ＳＷｎ）およびスイッチ（Ｐ１〜Ｐｎ）の開閉は、制御部４００内のタイミング発生部７０により制御される。
【０１０６】
例えば、メモリバンクの数を４個（ｎ＝４）とした場合を想定する。このとき、図５に示されるように、第１段階の処理で検出されたスロットタイミング候補のうちの上位４つのタイミング（時刻ｔ１，ｔ２，ｔ３，ｔ４）を基準として、独立に受信データの蓄積（および相関演算）を行うことができる。
【０１０７】
これにより、第１段階の処理の結果を利用して、無理なく、効率的に、第２段階の処理を行うことができる。
【０１０８】
本発明のセルサーチ回路を用いた３段階セルサーチ方法の手順をまとめると、図６のようになる。
【０１０９】
すなわち、サーチ範囲においてサーチ窓を移動させる方式を採用し、プライマリ・シンクロナイゼーションコード（ＰＳＣ）を用いた相関検出を行って遅延プロファイルを作成し、受信電力値のピーク値が大きい順（優先順位の高い順）に、例えば、２０個のスロットタイミング（スロット境界）の候補を抽出する（ステップ５００）。
【０１１０】
次に、１スロット期間内の任意のタイミングから所定の長さ（例えば、１シンボル長）の受信データについての相関検出を行える方式を採用し、第１段階の処理の結果（スロットタイミング候補の優先順位および各候補の位相情報）を直接的に用いて、優先順位が高いスロットタイミングの候補から順に、セカンダリ・シンクロナイゼーションコード（ＳＳＣ）を用いた相関検出を行い、相関検出結果から、フレームタイミングおよびスクランブリングコードのグループ番号を検出する（ステップ５１０）。
【０１１１】
なお、より効率的な処理を望む場合は、受信データを蓄積するためのデータバッファとして、複数のメモリバンクをもち、かつ、そのメモリバンク毎に、独立したタイミングで所定の長さ〈例えば、１シンボル長〉のデータを蓄積できる構成のものを使用する。
【０１１２】
次に、検出されたグループ番号に属する、すべてのスクランブリングコードの各々を用いて、受信信号に含まれる共通パイロットチャネル（ＣＰＩＣＨ）を逆拡散し、各相関値を比較することによって、使用されているスクランブリングコードを特定する（ステップ５２０）。
【０１１３】
なお、第２段階の処理において、複数のフレームタイミング候補が抽出される場合には、第３段階の処理においても、先に説明したのと同様な不都合が生じる可能性がある。この場合には、第３段階の処理においても、前掲の実施の形態で説明したのと同様の相関検出方式（つまり、サーチ窓の概念を排除して、先の相関検出の結果をそのまま直接的に使用する方式）を使用することができる。
【０１１４】
【発明の効果】
以上説明したように、本発明によれば、ソフトウエアに負担をかけることなく、第２段階（第３段階も同様）のセルサーチ処理の効率を向上させ、許容時間内に、第１段階で検出されたスロットタイミング候補のすべてについて、漏れなくセルサーチ処理を行える。また、本発明、構成が簡単であるため、実現が容易である。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかるセルサーチ回路の全体構成を示すブロック図
【図２】本発明の実施の形態２にかかるセルサーチ回路におけるマッチトフィルタの構成を示すブロック図
【図３】図１の本発明のサーチ回路における、第２および第３段階の処理の手順を示す図
【図４】図１の本発明のサーチ回路における、第１段階の処理の結果と、第２および第３段階の処理の順序との関係を示す図
【図５】図２に示されるマッチトフィルタを用いて第２段階の処理を行う場合の、データ蓄積タイミングを示す図
【図６】本発明の３段階セルサーチ方法における処理手順を示すフロー図
【図７】Ｗ−ＣＤＭＡ方式のダウンリンクにおける、相関検出に用いられるコードおよびチャネル（ＰＳＣ，ＳＳＣおよびＣＰＩＣＨ）を示す図
【図８】３段階セルサーチの主要な処理を説明するための図
【図９】第２段階の処理において、サーチ窓を設定する方式を用いて相関検出を行った場合の問題点を説明するための図
【図１０】第２段階の処理において、サーチ窓を設定する方式を用いて相関検出を行った場合における、第１段階の処理の結果と、第２および第３段階の処理の順序との関係を示す図
【図１１】サーチ窓を移動させて得られた、上位２０個のスロットタイミング候補を示す図
【図１２】１スロット長のサーチをｎ回行って平均をとることにより、相関検出精度が向上する様子を示す図
【図１３】スクランブリングコードグループ番号毎の、ＳＳＣの配列パターンを示す図
【符号の説明】
１０  ＲＦ／ＩＦ回路
１２  Ａ／Ｄ変換器
１００  第１段階の処理部
２００  第２段階の処理部
３００  第３段階の処理部
４００  制御部
【図１】
2004222152.tif 000003
【図２】
2004222152.tif 000004
【図３】
2004222152.tif 000005
【図４】
2004222152.tif 000006
【図５】
2004222152.tif 000007
【図６】
2004222152.tif 000008
【図７】
2004222152.tif 000009
【図８】
2004222152.tif 000010
【図９】
2004222152.tif 000011
【図１０】
2004222152.tif 000012
【図１１】
2004222152.tif 000013
【図１２】
2004222152.tif 000014
【図１３】
2004222152.tif 000015