(57)【要約】【課題】高温エピプロセスに十分に耐えてかつ転位密度低く界面抵抗の低い良好な電流拡散層膜を生成した半導体発光素子を提供するものである。【解決手段】クラッド層１０６を成長させた後、Ｚｎ−Ｉｎ０．４８（Ｇａ０．３Ａｌ０．７）０．５Ｐ　層からなる拡散抑制層１０７を形成し、そのまま、ＰＨ３雰囲気中に保持しつつ成長温度を８００℃まで昇温させ、ＧａＡｓ基板に格子整合するＩｎＧａＡｌＰから始めて、少なくともＩｎを含んだ３族組成の内の一つ乃至二つの各組成を略直線的にゼロまでに変化させたＩｎｘＧａｙＡｌｚＰ（ｘ＝０．４８→０、ｙ≠０、ｚ＝０．３５→０）格子緩和層１０８を、膜厚０．０５μｍで形成し、次いで電流拡散層Ｚｎ−ＧａＰ層１０９を成長する。【選択図】　図１
2004140074.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板上に、このＧａＡｓ基板に格子整合し、少なくとも活性層、クラッド層からなるＩｎＧａＡｌＰ系発光部と電流拡散層とが形成されてなる半導体発光素子において、前記発光部と前記電流拡散層の間に中間層を介在させ、この中間層は、前記ＧａＡｓ基板に格子整合するＩｎＧａＡｌＰから始めて、少なくともＩｎを含んだ３族組成の内の一つ乃至二つの各組成を略直線的にゼロまでに変化させたＩｎｘＧａｙＡｌｚＰ格子緩和層（ｘ＝０．４８→０、ｙ≠０、ｚ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０）からなることを特徴とする半導体発光素子。
【請求項２】
前記発光部が、前記クラッド層と前記活性層と前記クラッド層とからなるダブルヘテロ構造もしくはＭＱＷ構造を有していることを特徴とする請求項１記載の半導体発光素子。
【請求項３】
前記電流拡散層上に、電流ブロック層を備えていることを特徴とする請求項１記載の半導体発光素子。
【請求項４】
前記電流ブロック層は、前記電流拡散層とは反対の導電型で、ＧａＰ、ＡｌＰ、ＡｌＧａＰ、ＺｎＳｅ、ＺｎＳ、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３のいずれかからなる誘電体膜であることを特徴とする請求項３記載の半導体発光素子。
【請求項５】
前記電流拡散層は、ＧａＰ、ＡｌＰ、ＡｌＧａＰ、ＺｎＳｅのいずれかであることを特徴とする請求項１記載の半導体発光素子。
【請求項６】
前記格子緩和層の厚さ（ｔ）μｍが以下の範囲
０＜ｔ≦０．５μｍ
であることを特徴とする請求項１記載の半導体発光素子。
【請求項７】
請求項１記載の半導体発光素子において、前記格子緩和層は、Ｉｎの組成比をｘ、Ｇａの組成比をｙ、Ａｌの組成比をｚとし、さらに構成元素Ｃを３族格子位置に含む
ＩｎｘＧａｙＡｌｚＣ１−ｘ−ｙ―ｚＰ（ｘ＝０．４８→０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０、１−ｘ−ｙ−ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０、１−ｘ−ｙ−ｚ≠０）で形成されることを特徴とする半導体発光素子。
【請求項８】
請求項１記載の半導体発光素子において、前記格子緩和層は、Ｉｎの組成比をｘ、Ｇａの組成比をｙ、Ａｌの組成比をｚとし、さらに構成元素Ｃを５族格子位置に含む
ＩｎｘＧａｙＡｌｚＰ１−ｗＣｗ　（ｘ＝０．４８→０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０、ｗ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０、ｗ≠０）で形成されることを特徴とする半導体発光素子。
【請求項９】
請求項１ないし請求項８の何れか一つに記載の半導体発光素子において、前記活性層のエネルギーギャップＥｇａと、前記ＩｎｘＧａｙＡｌｚ１−ｘ−ｙＰ格子緩和層のエネルギーギャップＥｇｇが次の関係であることを　特徴とする半導体発光素子。
Ｅｇｇ　≧Ｅｇａ（バンドギャップ）
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体発光素子、特に表示用光源や信号機及びデイスプレイ用の光源としとして用いられる高輝度半導体発光素子に関する分野に関するものである。
【０００２】
【従来の技術】
近年、ＩｎＧａＡｌＰ系ＬＥＤ等の高輝度半導体発光素子は、従来の汎用ＬＥＤ等と比べて１０倍以上の明るさを持っていることから、携帯電話や車載用の照光用光源としてその需要が急拡大している。これらの用途には低電流で高輝度のＬＥＤが要求され、発光効率と光取り出し効率を最大限に高めるための技術開発が進んでいる。とりわけ、最近は取り出し効率に関する技術開発が盛んである。結晶基板上への発光層の形成は、有機金属気相エピタキシャル成長法（ＭＯＣＶＤ）や分子線エピタキシャル成長法（ＭＢＥ）によって行われている。ＭＯＣＶＤは、有機金属の蒸気と水素化物を原料として用い、水素をキャリアガスとしてこれら原料を成長室に導入し、熱分解反応に寄って加熱した基板上に化合物半導体結晶をエピタキシャル成長させる方法である。ＭＢＥは、超高真空中で加熱された単結晶基板に、成長させようとする結晶の構成単体元素、すなわちＡｌ、Ｇａ、Ｉｎ、Ｐの各種ドーパントをエピタキシャル成長させる方法で、成長した各層の組成は分子線強度制御することができる。
【０００３】
従来、低コストで高輝度のＬＥＤは、次のように製造されていた。図４及び図５は、従来の発光ダイオードの構成を示す断面図である。まず、図４にしたがって説明する。ここで、ｎ−ＧａＡｓ基板４０１上に、ＭＯＣＶＤ法により例えば成長温度７５０℃で成膜していく。例えばＳｉドーピング゛した膜厚０．５μｍのＳｉ−ＧａＡｓバッファ−層４０２を成長させ、膜厚４２７ÅのＳｉ−Ｉｎ０．５Ａｌ０．５Ｐと膜厚３９０ÅのＩｎ０．５（Ｇａ０．５８Ａｌ０．４２）ｏ．５Ｐを交互に２０組積層して成るＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ　　Ｂｒａｇｇ　Ｒｅｆｌｅｃｔｏｒ）反射層４０３を成長させる。このＤＢＲ反射層４０３は活性層を上下から挟んで共振器の働きをするものである。次いで、膜厚１．０μｍのＳｉ−Ｉｎ０．５Ａｌ０．５Ｐクラッド層４０４を成長させ、次いで、膜厚５０ÅのＩｎ０．５（Ｇａ０．８Ａｌ０．２）ｏ．５Ｐ障壁層と膜厚８０ÅのＩｎ０．５（Ｇａ０．８Ａｌ０．２）ｏ．５Ｐ井戸層を交互に８０組積層して成る多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ‐Ｑｕａｎｔｕｍ−Ｗｅｌｌ）活性層４０５を成長させる。ここで、多重量子井戸は、光と電子の相互作用を増大するためのもので、複数層の量子井戸と量子井戸を分離する障壁層からなり、動作電流の低減や温度特性の向上が図られる。次いで、膜厚１．０μｍのＺｎ−Ｉｎ０．５Ａｌ０．５Ｐクラッド層４０６を成長させる。その後、ＰＨ３雰囲気に保ったまま、成長温度を＋５０℃加算して８００℃まで昇温し、直接Ｚｎ−ＧａＰ層４０８を成長させる。エピタキシャル成長後、ＡｕＧｅ／Ａｕから成るｎ側電極４０９、ＡｕＺｎ／Ａｕから成るｐ側電極４１０を形成する。その後、フォトリソグラフィ−技術により光取り出しを考慮した電極パタ−ンを形成していた。
【０００４】
このような素子構造のＬＥＤは大きな欠点を有していた。図６（１）は表面レーザ顕微鏡で撮像した像であり、図７（１）は透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）で撮像した像である。ＧａＡｓ基板に格子整合するＩｎＧａＡｌＰエピ層上にＧａＰ層をダイレクトに成長させる場合、格子定数差が３．３％、ＧａＰ層との熱膨張係数が１７％も異なるエピ膜を成長させることとなる。このため、図６（１）の表面レーザ顕微鏡像に示されるように、格子定数差と熱膨張係数差に起因した高密度の格子欠陥や転位が発生し、ＩｎＧａＡｌＰ膜／ＧａＰ膜の界面抵抗の増大、ＧａＰ膜の透過率の低下、クラックに到る破壊などが発生していた。さらに、ウエ−ハ割れや組み立て時のチップクラックの発生、及びチップクラックに伴う転位の増大による信頼性の低下を招いていた。また、図７（１）　断面ＴＥＭ像に示されるように、Ｚｎ−ＩｎＡｌＰクラッド層４０６／Ｚｎ−ＧａＰ層４０８の間に高密度の欠陥が存在し、界面抵抗を増大させ、結果として素子電圧が高いものとなり、実使用に応えることが難しかった。
【０００５】
そこで、ＩｎＧａＰ層／ＧａＰエピ層間にＩｎを徐々に変化させたＩｎＸＧａ１−ＸＰ格子緩和層を設けるなどの提案がなされている（例えば、特許文献１、特許文献２参照。）。かかる格子緩和層を介して電流拡散層であるＧａＰ層を成長させた従来例が図５に示すものである。図５に示される素子断面図の発光ダイオードが、図４に示した素子断面図の発光ダイオードと異なるのは、クラッド層５０６を成長させた後、ＰＨ３雰囲気に保ったまま、成長温度を＋５０℃加算して８００℃まで昇温させ、厚さ０．１μｍのＺｎ−ＩｎＺＧａ１−ＺＰ格子緩和層５０７を介して、Ｚｎ−ＧａＰ層５０８を成長させた点にある。しかし、Ｚｎ−ＩｎＺＧａ１−ＺＰ　格子緩和層５０７（Ｚ＝０．５→０）を用いた場合では、Ｚｎ−ＩｎＺＧａ１−ＺＰ格子緩和層５０７とＺｎ−ＧａＰ層５０８の界面に０．５μｍ程度のボイドが発生していた（図７（２）　断面ＴＥＭ像参照。）。そのため、Ｚｎ−ＧａＰ層５０８の結晶性が悪化し、極めて平坦性の悪い膜しか得られなかった（図６（２）の表面レーザ顕微鏡像参照。）。
【０００６】
そこで、ＧａＡｓ基板上に燐を徐々に増加して成長させたＧａＡｓＸＰ１−Ｘ基板結晶を用い、この結晶に格子整合したＩｎＧａＡｌＰ系の結晶を成長させる場合に、ＡｌＧａＩｎＰ系結晶からＩｎの組成を徐々に減らしたグレーデッド層を介してＡｌＸＧａ１−ＸＰを成長させ、またこの層に歪緩衝層としてＡｌＹＩｎ１−ＹＰ（０≦Ｙ≦１）単一の超薄膜層またはＡｌＸＧａ１−ＸＰ／ＡｌＹＩｎ１−ＹＰの超格子構造をいれることが提案されている（例えば、特許文献３参照。）。この特許文献３における実施例に関する記載では、いずれの例も、Ｉｎの組成を徐々に減らしたｐ−（Ａｌ０．７Ｇａ０．３）ＸＩｎ１−ＸＰグレーデッド層（Ｘ：０．７→１．０、ｐ＝５×１０１７ｃｍ３）を２．０μｍ成長させ、そしてｐ−Ａｌ０．８Ｉｎ０．２Ｐ（８０Å）／ｐ−ＧａＰ（８０Å）の超格子を１０周期成長させているものであった。
【０００７】
【特許文献１】
特開平４−３１５４７９号公報（第２−３頁　第３図）
【特許文献２】
特開２００１−２９１８９５号公報（第３−４頁　第４図）
【特許文献３】
特開平６−６１５２５号公報（第３−４頁　第１図）
【０００８】
【発明が解決しようとする課題】
しかしながら、ＩｎＧａＡｌＰ層上にＧａＰ層をエピ成長する場合、ＧａＰ層のエピ温度は、ＩｎＧａＡｌＰ膜エピ成長温度より、約５０　〜１００℃程度高くないと一定レベルのＧａＰ膜が得られないことから、ＩｎＸＧａ１−ＸＰ格子緩和層が高温でのエピもしくは高温のエピ待機状態にさらされる。このため、ＩｎＸＧａ１−ＸＰ格子緩和層やＩｎＸＧａ１−ＸＰ格子緩和膜／ＧａＰ膜界面では、大きな面粗さが生じ、界面多数のボイドが発生していた。そこで、この面粗さを出来るだけ抑制すべく、本発明者は鋭意研究を重ねた結果、面粗さの程度はグレーデッド層の厚さと概ね相関関係にあることを見出した。図８は、グレーデッド層の厚さと層面における最大粗さの関係をグラフ化したもので、横軸はグレーデッド層の厚さ（μｍ）、縦軸は最大粗さ（μｍ）を示している。図８から明らかなように、上記特許文献３において、好ましい実施例としてＧａＰを２．０μｍ成長させている（Ａｌ０．７Ｇａ０．３）ＸＩｎ１−ＸＰグレーデッド層の厚さが、０．５μｍを超えると最大粗さが急激に増大していることがわかる。このように、グレーデッド層の面粗さはＧａＰ膜の膜質に影響を与え、デバイスにおいてはＧａＰ膜のクラックが発生し、信頼性が低下するという技術的課題があった。
【０００９】
したがって、本発明の目的は、ＩｎＧａＰ膜より耐熱性の高いＩｎＧａＡｌＰ格子緩和層を用いることでＩｎＧａＡｌＰ膜上に電流拡散層膜形成の際に必要とされる高温エピプロセスに十分に耐えてかつ転位密度低く界面抵抗の低い良好な電流拡散層膜を生成した半導体発光素子を提供するものである。
【００１０】
【課題を解決するための手段】
上記した課題を解決するために、本発明の半導体発光素子は、ＧａＡｓ基板上に、このＧａＡｓ基板に格子整合し、少なくとも活性層、クラッド層からなるＩｎＧａＡｌＰ系発光部と電流拡散層とが形成されてなる半導体発光素子において、上記発光部と上記電流拡散層の間に中間層を介在させ、この中間層は、上記ＧａＡｓ基板に格子整合するＩｎＧａＡｌＰから始めて、少なくともＩｎを含んだ３族組成の内の一つ乃至二つの各組成を略直線的にゼロまでに変化させたＩｎｘＧａｙＡｌｚＰ格子緩和層（ｘ＝０．４８→０、ｙ≠０、ｚ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０）からなることを特徴とするものである。このことにより、ＩｎＧａＰ膜より耐熱性の高いＩｎＧａＡｌＰ格子緩和層を用いることでＩｎＧａＡｌＰ膜上に電流拡散層膜形成の際に必要とされる高温エピプロセスに十分に耐えてかつ転位密度低く界面抵抗の低い良好な電流拡散層膜を生成した半導体発光素子が得られる。
【００１１】
また、本発明の半導体発光素子においては、上記発光部が、上記したクラッド層と活性層とクラッド層とからなるダブルヘテロ構造もしくはＭＱＷ構造を有していることを特徴とするものである。このことにより、活性層の屈折率はクラッド層の屈折率に比べて高くなっているので、発光した光は活性層内に閉じ込められる。
【００１２】
また、本発明の半導体発光素子においては、上記電流拡散層上に、電流ブロック層を備えていることを特徴とするものである。このことにより、電流を流す領域を広げることで、発光効率が高くなり、半導体発光素子の動作電流の低減がより図られる。上記電流ブロック層は、上記電流拡散層とは反対の導電型で、ＧａＰ、ＡｌＰ、ＡｌＧａＰ、ＺｎＳｅ、ＺｎＳ、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３のいずれかからなる誘電体膜とすることが好適である。
【００１３】
また、本発明の半導体発光素子においては、上記電流拡散層は、ＧａＰ、ＡｌＰ、ＡｌＧａＰ、ＺｎＳｅのいずれかであることを特徴とするものである。このことにより、格子緩和層の格子定数を臨界膜厚以内で電流拡散層の格子定数に近づける材料が選び得ることになる。
【００１４】
また、本発明の半導体発光素子においては、上記格子緩和層の厚さ（ｔ）μｍが　０＜ｔ≦０．５μｍで示される大きさであることを特徴とするものである。このことにより、電流拡散層の界面欠陥を著しく低減することができる。
【００１５】
また、本発明の半導体発光素子においては、上記格子緩和層は、Ｉｎの組成比をｘ、Ｇａの組成比をｙ、Ａｌの組成比をｚとし、さらに構成元素Ｃを３族格子位置に含むＩｎｘＧａｙＡｌｚＣ１−ｘ−ｙ―ｚＰ（ｘ＝０．４８→０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０、１−ｘ−ｙ−ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０、１−ｘ−ｙ−ｚ≠０）で形成されることを特徴とするものである。
【００１６】
また、本発明の半導体発光素子においては、上記格子緩和層は、Ｉｎの組成比をｘ、Ｇａの組成比をｙ、Ａｌの組成比をｚとし、さらに構成元素Ｃを５族格子位置に含むＩｎｘＧａｙＡｌｚＰ１−ｗＣｗ　（ｘ＝０．４８→０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０、ｗ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０、ｗ≠０）で形成されることを特徴とするものである。
【００１７】
また、本発明の半導体発光素子においては、上記活性層のエネルギーギャップＥｇａと、上記格子緩和層のエネルギーギャップＥｇｇがＥｇｇ　≧Ｅｇａの関係であることを特徴とするものである。このことにより、活性層で発光した光がＧａＰ電流拡散層に吸収されないようにして、発光効率を大幅に改善することができる。
【００１８】
【発明の実施の形態】
以下、本発明を図示の実施の形態により詳細に説明する。
【００１９】
＜第１の実施の形態＞
図１は、本実施の形態にかかる半導体発光素子であるＩｎＧａＡｌＰ系化合物半導体発光素子の断面図である。まず、ｎ−ＧａＡｓ基板１０１を用意し、有機金属気相成長法（ＭＯＣＶＤ）により、例えば、成長温度７５０℃で図１に示すように積層構造を成長させていく。本発明では、現状の化合物半導体基板のなかで最も結晶欠陥の少ない安定な結晶基板であることからＧａＡｓ基板を採用するものであり、これに格子整合する良質のＩｎＧａＡｌＰ系膜が得られ、ＩｎＧａＡｌＰ格子緩和層、電流拡散層であるＧａＰ層エピ成長に好適であることによる。まず、ｎ−ＧａＡｓ基板１０１上に、例えばＳｉをドーピングした膜厚０．５μｍのＳｉ−ＧａＡｓバッファ層１０２を成長させる。次いで、膜厚４２７ÅのＳｉ−Ｉｎ０．４８Ａｌ０．５２Ｐ膜と膜厚３９０ÅのＩｎ０．４８（Ｇａ０．３Ａｌ０．７）０．５Ｐ膜を交互に２０組積層してなるＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ　　Ｂｒａｇｇ　Ｒｅｆｌｅｃｔｏｒ）反射層１０３を成長させる。このＤＢＲ反射層は、活性層の下に配設されるもので、基板方向へ放射される光を反射させ、発光効率を高めるためのものである。次いで、膜厚１．０μｍのＳｉ−Ｉｎ０．４８Ａｌ０．５２Ｐクラッド層１０４を成長させる。そして、例えば、膜厚５０ÅのＩｎ０．４８（Ｇａ０．３Ａｌ０．７）０．５Ｐ障壁層と膜厚８０ÅのＩｎ０．４８（Ｇａ０．３Ａｌ０．７）０．５Ｐ井戸層を交互に８０組積層してなるＭＱＷ活性層１０５を成長させる。このＭＱＷ（多重量子井戸）構造は、光と電子の相互作用を増大するためのもので、複数層の量子井戸と量子井戸を分離する障壁層からなり、動作電流の低減や温度特性の向上が図られる。さらに、例えば、膜厚１．０μｍのＺｎ−Ｉｎ０．４８Ａｌ０．５２Ｐクラッド層１０６を成長させる。すなわち、ＭＱＷ活性層とクラッド層とから成るダブルヘテロ構造を成しているものである。ＭＱＷ活性層の屈折率はクラッド層の屈折率に比べて高くなっているので、発光した光は活性層内に閉じ込められることになる。そして、例えば、膜厚０．１５μｍのＺｎ−Ｉｎ０．４８（Ｇａ０．３Ａｌ０．７）０．５Ｐ　層からなる拡散抑制層１０７を形成する。そのまま、ＰＨ３雰囲気中に保持し、上述した成長温度に＋５０℃加算して成長温度を８００℃まで昇温させ、ＧａＡｓ基板に格子整合するＩｎＧａＡｌＰから始めて、少なくともＩｎを含んだ３族組成の内の一つ乃至二つの各組成を略直線的にゼロまでに変化させたＩｎｘＧａｙＡｌｚＰ（ｘ＝０．４８→０、ｙ≠０、ｚ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０）格子緩和層１０８を形成する。ここでは、例えば組成ＩｎｘＧａｙＡｌｚＰ（ｘ＝０．４８→０、ｙ≠０、ｚ＝０．３５→０）で、０．０５μｍの膜厚で形成する。次いで、厚さ５μｍの電流拡散層Ｚｎ−ＧａＰ層１０９を成長する。エピタキシャル成長後、図１に示すように、ＡｕＧｅ／Ａｕから成るｎ側電極１１０、とＡｕＺｎ／Ａｕから成るｐ側電極１１１を形成する。その後、フォトリソグラフィ−技術により、光取り出しを考慮した電極パタ−ンを形成する。
【００２０】
本実施の形態によるＧａＰ成長の表面レ−ザ顕微鏡による撮像を図６（３）に、断面ＴＥＭによる撮像を図７（３）に示す。界面欠陥密度が低く、従来技術の問題点を克服したボイドフリ−な良好デ−タとなっている。
【００２１】
このようにＧａＡｓ基板に格子整合するＩｎＧａＡｌＰから始めて、少なくともＩｎを含んだ３族組成の内の一つ乃至二つの各組成を略直線的にゼロまでに変化させたＩｎｘＧａｙＡｌｚＰ（ｘ＝０．４８→０、ｙ≠０、ｚ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０）格子緩和層１０８を用いることで、透明性の高い平坦なＧａＰ層が成長可能となり、低コストで高輝度の半導体発光素子を得ることができる。
【００２２】
さらに、本実施の形態では、活性層１０５、クラッド層１０４，１０６の材料としてＩｎＧａＡｌＰ系材料を用いていたが、ＧａＡｓ基板１０１にエピタキシャル成長できる基板と材料の組み合わせであれば、可能なことはもちろんのことである。また、電流拡散層１０９もＧａＰ層としていたが、Ｚｎ−ＩｎｘＧａｙＡｌｚＰ（ｘ＝０．４８→０、ｙ≠０、ｚ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０）格子緩和層１０８の格子定数が、臨界膜厚以内で電流拡散層１０９の格子定数に近づけることができる材料、例えばＡｌＰ、ＡｌＧａＰ、ＺｎＳｅ層でもよいことはもちろんのことである。
【００２３】
さらに、格子緩和層１０８のエネルギーギャップ（バンドギャップ）を活性層１０５のエネルギーギャップよりも大きくすれば、活性層１０５で発光した光が電流拡散層に吸収されないようにして、発光効率を大幅に改善することができる。
＜第２の実施の形態＞
本発明の第２の実施形態を、図２にしたがって説明する。図２に示されるように、第２の実施の形態においては、格子緩和層２０８を成長させる場合にＣＢｒ４材料を構成元素に加えて、構成元素Ｃを３族格子位置に含むＺｎ−ＩｎｘＧａｙＡｌｚＣ１−ｘ−ｙ―ｚＰ（ｘ＝０．４８→０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０、１−ｘ−ｙ−ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０、１−ｘ−ｙ−ｚ≠０）層を成長させる。また、構成元素Ｃを５族格子位置に含むＩｎｘＧａｙＡｌｚＰ１−ｗＣｗ　（ｘ＝０．４８→０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０、ｗ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０、ｗ≠０）層を成長させてもよい。
【００２４】
Ｃの格子定数は３．６７Åと小さいため、本実施の形態のように構成元素にＣを少量含ませることにより、次に成長させる電流拡散層２０９ＧａＰとの間の格子定数（５．４５１２Å）差による歪を吸収しながら、成長可能となる。
尚、これ以外のプロセスは、第１の実施の形態と全く同じプロセスである。
＜第３の実施の形態＞
本発明の第３の実施形態を、図３にしたがって説明する。図３に示されるように、第３の実施の形態においては、厚さ２μｍのｐ型ＧａＰ電流拡散層３０９を成長させた後、ｎ型ＧａＰ電流ブロック層３１２を成長させる。その後、例えばフォトリソグラフィ技術と反応性イオンエッチング法（ＲＩＥ法）により、電流ブロック層３１２を形成する。さらにｐ−ＡｕＺｎ／Ａｕ電極３１１を形成し、フォトリソグラフィ技術により電流通電と光取り出しを考慮した電極パタ−ンを形成する。ｎ側にもＡｕＧｅ／Ａｕ電極３１０を形成し、電流ブロック層３１２を備えた半導体発光素子が得られる。電流ブロック層は、電流拡散層とは反対の導電型で、ＧａＰ、ＡｌＰ、ＡｌＧａＰ、ＺｎＳｅ、ＺｎＳ、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３のいずれかからなる誘電体膜とすることができる。電流ブロック層の存在により、電流を流す領域を広げることで、半導体発光素子の動作電流の低減がより図られる。
【００２５】
本発明は上記した実施の形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。
【００２６】
【発明の効果】
以上説明した本発明の半導体発光素子によれば、次のような効果が得られる。
【００２７】
Ｉｎ組成とＡｌ組成をリニアに変化させたＺｎ−ＩｎｘＧａｙＡｌｚＰ　（ｘ＝０．４８→０、ｙ≠０、ｚ＝０．３５→０）を用いることで、ＧａＰ成長における転位やクラック発生を抑制できる。
【００２８】
素子クラック及び素子信頼性の低下、界面抵抗増大を抑制できる。
【００２９】
さらには、Ｚｎ―ＩｎｚＧａ１−ｚＰ格子緩和層で問題となっていたＧａＰ界面とのボイドをボイドフリ−にすることが可能となり、平坦で透明性の高い良質なＧａＰ結晶が得ることができる。これにより、低コストで高輝度、高信頼性の半導体発光素子を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる半導体発光素子の構成を示す断面図である。
【図２】本発明の他の実施形態にかかる半導体発光素子の構成を示す断面図である。
【図３】本発明の他の実施形態にかかる半導体発光素子の構成を示す断面図である。
【図４】従来の発光ダイオードの構成を示す断面図である。
【図５】従来の発光ダイオードの構成を示す断面図である。
【図６】表面レーザ顕微鏡による撮像を示す図である。
【図７】断面ＴＥＭによる撮像を示す図である。
【図８】グレーデッド層の厚さと層面における最大粗さの関係示すグラフ。
【符号の説明】
１０１、２０１、３０１、４０１，５０１：ｎ−ＧａＡｓ基板
１０２、２０２、３０２、４０２，５０２：バッファ層
１０３、２０３、３０３、４０３，５０３：反射層
１０４、２０４、３０４、４０４，５０４：クラッド層
１０５、２０５、３０５、４０５，５０５：ＭＱＷ活性層
１０６、２０６、３０６、４０６，５０６：クラッド層
１０７、２０７、３０７、５０７：拡散抑制層
１０８、２０８、３０８：格子緩和層
１０９、２０９、３０９、４０８、５０８：電流拡散層
１１０、２１０、３１０、４０９、５０９：ｎ側電極
１１１、２１１、３１１、４１０，５１０：ｐ側電極
３１２：電流ブロック層
【図１】
2004140074.tif 000003
【図２】
2004140074.tif 000004
【図３】
2004140074.tif 000005
【図４】
2004140074.tif 000006
【図５】
2004140074.tif 000007
【図６】
2004140074.tif 000008
【図７】
2004140074.tif 000009
【図８】
2004140074.tif 000010