(57)【要約】【課題】リセット指令に必要な情報を生成するためのハードウェア構成の規模を小さくする。【解決手段】リセット装置は、マイクロプロセッサ３に対して、リセット指令を出力するリセット指令管理部２と、マイクロプロセッサ３において、上記リセット指令に基づいて、マイクロプロセッサ３のリセットを行うとともに、マイクロプロセッサ３のリセットが終了したとき、マイクロプロセッサの初期化設定を実行する制御部と、マイクロプロセッサ３において、初期化設定が終了した後、電子回路部６に対するリセット指令必要情報を生成する解読実行部と、リセット指令必要情報に基づいて、生成されたリセット指令を電子回路部６に出力するリセット指令出力回路部５とを有する。【選択図】　　　図１
2004021640.tif 000002
【特許請求の範囲】
【請求項１】
マイクロプロセッサと、当該マイクロプロセッサの指示により所定の動作を行う電子回路部とに残存するデータを消去するための指示であるリセット指令を、前記マイクロプロセッサ及び前記電子回路部に対してそれぞれ出力して、前記マイクロプロセッサ及び前記電子回路部のリセットを行うリセット装置において、
前記マイクロプロセッサに対して、リセット指令を出力する第１リセット指令出力手段と、
前記マイクロプロセッサにおいて、前記第１リセット指令出力手段から取得したリセット指令に基づいて、前記マイクロプロセッサのリセットを行うリセット実行手段と、
前記マイクロプロセッサにおいて、当該マイクロプロセッサのリセットが終了したとき、当該マイクロプロセッサの正常動作を開始するために必要な設定である初期化設定を実行する初期化実行手段と、
前記マイクロプロセッサにおいて、前記初期化設定が終了した後、前記電子回路部に対するリセット指令に必要な情報であるリセット指令必要情報を生成するリセット指令情報生成手段と、
前記リセット指令必要情報に基づいて、生成されたリセット指令を前記電子回路部に出力する第２リセット指令出力手段とを有することを特徴とするリセット装置。
【請求項２】
前記リセット指令必要情報を生成することを、前記リセット指令情報生成手段に対して命令する演算命令が記憶された記憶手段を有し、
前記リセット指令情報生成手段は、前記演算命令を解読、実行することにより、前記リセット指令必要情報を生成することを特徴とする請求項１に記載のリセット装置。
【請求項３】
前記電子回路部において、当該電子回路部がリセット中又は初期化中の場合、リセット中又は初期化中である旨を示す第１状態情報を出力するとともに、当該電子回路部の初期化が終了した場合、前記電子回路部における初期化が終了したことを示す第２状態情報を出力する状態情報出力手段と、
出力された前記第１状態情報及び前記第２状態情報のうち、最も遅く出力された状態情報である最新状態情報を保持する保持手段と、
前記マイクロプロセッサにおいて、前記電子回路部における現在の状態を要求する旨である要求情報を出力する要求情報出力手段と、
前記要求情報を取得した場合、前記保持手段により保持された最新状態情報
を読み出す読み出し手段と、
読み出された前記最新状態情報を前記マイクロプロセッサに出力する状態情報出力手段とを有することを特徴とする請求項１又は２に記載のリセット装置。
【請求項４】
前記マイクロプロセッサにおいて、前記第１状態情報を取得した場合、前記電子回路部から出力されるデータを無効にするように指示する無効指示情報を生成する無効指示情報生成手段と、
前記マイクロプロセッサから前記無効指示情報を取得した場合、前記電子回路部から送られたデータを無効にする無効化手段とを有することを特徴とする請求項３に記載のリセット装置。
【請求項５】
前記マイクロプロセッサが異常停止したことを検出する異常停止検出手段と、
当該異常停止検出手段が、異常停止を検出した場合、前記第１リセット指令出力手段に対して、前記マイクロプロセッサにリセット指令を出力するように指示する指示手段とを有することを特徴とする請求項１乃至４のうち、いずれか１つの請求項に記載のリセット装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロプロセッサ、電子回路部等のリセットを行うリセット装置に関する。
【０００２】
【従来の技術】
一般的に、マイクロプロセッサと、マイクロプロセッサの指示により、所定の動作を行う電子回路部を有する電子回路装置では、例えば、電源がオフからオンになった場合に、電子回路部、マイクロプロセッサには、例えば、電源がオフになる前の処理中で生じたデータが残存する。このデータを残したまま、マイクロプロセッサや電子回路部の動作を開始すると、誤動作が生じる場合があるので、上記データを消去する必要がある。このような残存データを消去するために、リセット動作が行われる。
【０００３】
そして、リセット動作により、残存するデータが消去された後、一般的に、電子回路部やマイクロプロセッサにおいて、正常動作を開始するために必要な設定である初期化動作が行われる。この初期化動作が終了した後、マイクロプロセッサや電子回路部は、正常動作が開始できる状態となる。
【０００４】
また、一般的に、マイクロプロセッサや電子回路部が正常な動作を行うには、クロック信号がマイクロプロセッサ等に入力され、このクロック信号にマイクロプロセッサや電子回路部が同期している必要がある。このようなクロック信号は、クロック信号生成部により生成されて、マイクロプロセッサ等に出力される。
【０００５】
このクロック信号生成部についても、例えば、電源がオフからオンになった場合に、データが残存する場合がある。このため、クロック信号生成部においても、残存データを消去するために、リセット動作が行われる。そして、その後、クロック信号生成部においても、初期化動作が行われる。特に、上記電子回路部に入力するクロックと、マイクロプロセッサに入力するクロックが異なる場合においては、リセット動作が行われないと、誤動作が生じる可能性が大きくなる。
【０００６】
このようなマイクロプロセッサ、電子回路部、クロック信号生成部を有する電子回路装置においては、マイクロプロセッサや電子回路部のリセット、初期化動作を行うとき、先ず、クロック信号生成部のリセット、初期化が終了し、正常なクロックの出力が開始され、マイクロプロセッサや電子回路部がクロック信号に同期してから、マイクロプロセッサや電子回路部のリセット、初期化が、一般的に、行われる。但し、電子回路装置の機能によっては、クロック信号生成部の前にマイクロプロセッサ等のリセット、初期化動作が行われる場合もある。
【０００７】
図１５は、従来の電子回路装置を示すブロック図である。この電子回路装置は、リセット装置の機能も具備している。
【０００８】
上記装置は、電源オン検出部５１、リセット指令管理部５２、マイクロプロセッサ５３、クロック信号生成部５４、マイクロプロセッサ５３の指示により所定の動作を行う電子回路部５６、メモリ部５７、初期化設定部（図示せず）を有する。なお、マイクロプロセッサ５３と電子回路部５６とメモリ部５７との間は、図に示すようにバスインターフェイスで接続されている。
【０００９】
ここで、リセット指令管理部５２は、後述する電源オン信号を取得する取得機能と、取得した電源オン信号に基づいて、リセット指令に必要な情報を生成する生成機能と、リセット指令に必要な情報に基づいて、リセット指令を生成し、出力する出力機能を有する。これらの機能は、ハードウェアで実現されている。
【００１０】
このように構成された装置では、以下のような動作が行われる。電源オン検出部５１が、電源がオフからオンになったことを検出すると、電源オン信号をリセット指令管理部５２に送る。リセット指令管理部５２は、クロック信号生成部５４に対して、リセット指令を送る。この際、リセット指令管理部５２は、リセット指令を送った旨を初期化設定部に対して送る。
【００１１】
初期化設定部は、所定時間経過後に、初期化指令をクロック信号生成部５４に送る。この所定時間とは、クロック信号生成部５４によるリセット動作が終了した後の時間である。
【００１２】
クロック信号生成部５４は、リセット指令を取得すると、クロック信号生成部５４のリセット動作を行う。そして、クロック信号令生成部５４は、リセット動作が終了した後、初期化設定部からの初期化指令が送られるのを待ち、初期化設定部から初期化指令が送られた場合、初期化指令に基づいて、クロック信号生成部５４の初期化動作を行う。そして、クロック信号生成部５４は、上記初期化動作が終了すると、マイクロプロセッサ５３及び電子回路部５６に対して、マイクロプロセッサ用クロック信号、電子回路部用クロック信号を送る。クロック信号を取得したマイクロプロセッサ５３、電子回路部５６は、送られてきたクロック信号に同期するように動作する。
【００１３】
そして、リセット指令管理部５２は、電子回路部５６に対して、リセット指令に必要な情報を生成し、リセット指令に必要な情報に基づいて、生成されたリセット指令を電子回路部５６に対して出力する。この際、リセット指令管理部５２は、リセット指令を出力した旨を初期化設定部に対して送る。
【００１４】
初期化設定部は、所定時間経過後に、初期化指令を電子回路部５６に送る。この所定時間とは、電子回路部５６によるリセット動作が終了した後の時間である。
【００１５】
電子回路部５６は、リセット指令を取得すると、電子回路部５６のリセット動作を行う。そして、電子回路部５６は、リセット動作が終了した後、初期化設定部からの初期化指令が送られるのを待ち、初期化設定部から初期化指令が送られた場合、電子回路部５６の初期化動作を行う。
【００１６】
その後、マイクロプロセッサ５３に対しても、同じ動作が行われる。以上の動作により、マイクロプロセッサ５３、電子回路部５６のリセット、初期化動作が終了する。
【００１７】
【発明が解決しようとする課題】
しかしながら、上述の従来技術では、以下のような問題点があった。上述したように、リセット指令管理部５２は、リセット指令に必要な情報を生成する機能を有している。この機能は、例えば、ハードウェア的に、カウンタで実現され、ＮＡＮＤ回路，ＡＮＤ回路等のゲート部の数が、約３０から、場合によっては、数百にもなる。上記カウンタは、これらのゲート部の組み合わせとなり、ハードウェア構成の規模は大きいものとなる。
【００１８】
そして、一般的に、電子回路部５６、マイクロプロセッサ５３、クロック信号生成部５４におけるリセット指令が異なるので、各々のリセット指令に必要な情報を生成する機能が必要となる。このような場合、従来技術では、電子回路部５６、マイクロプロセッサ５３、クロック信号生成部５４におけるリセット指令に必要な情報を生成する機能を、全て、上記カウンタ等のハードウェアで実現していたので、リセット指令に必要な情報を生成するためのハードウェア構成の規模が大きくなってしまうという問題があった。
【００１９】
本発明は、上記問題点に鑑みてなされたものであり、リセット指令に必要な情報を生成するためのハードウェア構成の規模を小さくできるようなリセット装置の提供を目的とする。
【００２０】
【課題を解決するための手段】
上記課題を解決するために、本発明は、マイクロプロセッサと、当該マイクロプロセッサの指示により所定の動作を行う電子回路部とに残存するデータを消去するための指示であるリセット指令を、前記マイクロプロセッサ及び前記電子回路部に対してそれぞれ出力して、前記マイクロプロセッサ及び前記電子回路部のリセットを行うリセット装置において、前記マイクロプロセッサに対して、リセット指令を出力する第１リセット指令出力手段と、前記マイクロプロセッサにおいて、前記第１リセット指令出力手段から取得したリセット指令に基づいて、前記マイクロプロセッサのリセットを行うリセット実行手段と、前記マイクロプロセッサにおいて、当該マイクロプロセッサのリセットが終了したとき、当該マイクロプロセッサの正常動作を開始するために必要な設定である初期化設定を実行する初期化実行手段と、前記マイクロプロセッサにおいて、前記初期化設定が終了した後、前記電子回路部に対するリセット指令に必要な情報であるリセット指令必要情報を生成するリセット指令情報生成手段と、前記リセット指令必要情報に基づいて、生成されたリセット指令を前記電子回路部に出力する第２リセット指令出力手段とを有することを特徴とするものである。
【００２１】
また、本発明は、上記発明において、前記リセット指令必要情報を生成することを、前記リセット指令情報生成手段に対して命令する演算命令が記憶された記憶手段を有し、前記リセット指令情報生成手段は、前記演算命令を解読、実行することにより、前記リセット指令必要情報を生成することを特徴とするものである。
【００２２】
本発明によれば、電子回路部に対するリセット指令に必要な情報の生成は、上記演算命令（演算プログラム）を、マイクロプロセッサに内蔵されているリセット指令情報生成手段（例えば、解読実行部）が解読実行することにより、行われる。このため、電子回路部に対するリセット指令に必要な情報の生成動作については、従来技術のように、規模の大きいハードウェア（カウンタ等）により行う必要がない。この結果、従来技術に比べて、リセット指令に必要な情報を生成するためのハードウェア構成の規模を小さくできるようなリセット装置の提供が可能となる。
【００２３】
また、本発明は、上記発明において、前記電子回路部において、当該電子回路部がリセット中又は初期化中の場合、リセット中又は初期化中である旨を示す第１状態情報を出力するとともに、当該電子回路部の初期化が終了した場合、前記電子回路部における初期化が終了したことを示す第２状態情報を出力する状態情報出力手段と、出力された前記第１状態情報及び前記第２状態情報のうち、最も遅く出力された状態情報である最新状態情報を保持する保持手段と、前記マイクロプロセッサにおいて、前記電子回路部における現在の状態を要求する旨である要求情報を出力する要求情報出力手段と、前記要求情報を取得した場合、前記保持手段により保持された最新状態情報を読み出す読み出し手段と、読み出された前記最新状態情報を前記マイクロプロセッサに出力する状態情報出力手段とを有することを特徴とするものである。
【００２４】
また、本発明は、上記発明において、前記マイクロプロセッサにおいて、前記第１状態情報を取得した場合、前記電子回路部から出力されるデータを無効にするように指示する無効指示情報を生成する無効指示情報生成手段と、前記マイクロプロセッサから前記無効指示情報を取得した場合、前記電子回路部から送られたデータを無効にする無効化手段とを有することを特徴とするものである。
【００２５】
また、本発明は、上記発明において、前記マイクロプロセッサが異常停止したことを検出する異常停止検出手段と、当該異常停止検出手段が、異常停止を検出した場合、前記第１リセット指令出力手段に対して、前記マイクロプロセッサにリセット指令を出力するように指示する指示手段とを有することを特徴とするものである。
【００２６】
【発明の実施の形態】
実施の形態１．
図１は、実施の形態１である電子回路装置の構成を示す図である。この電子回路装置は、リセット装置の機能も有する。電子回路装置は、電源オン検出部１、リセット指令管理部２、マイクロプロセッサ３、クロック信号生成部４、リセット指令出力回路部５、電子回路部６、メモリ部（記憶部）７、初期化設定部（図示せず）を有する。なお、マイクロプロセッサ３とメモリ部７とリセット指令出力回路部５は、図１に示すように、例えば、バスインターフェイスを介して接続されている。
【００２７】
電源オン検出部１は、電源がオフからオンになったことを検出する。電源オン検出部１は、検出した電源オン信号をリセット指令管理部２に対して出力する。
【００２８】
リセット指令管理部２は、マイクロプロセッサ３に対して、リセット指令信号を出力するリセット指令出力機能を有する。リセット指令管理部２は、電源オン信号を取得するオン信号取得部（図示せず）と、取得した電源オン信号に基づいて、クロック信号生成部４に対するリセット指令に必要な情報を生成する第１リセット指令情報生成部（図示せず）と、生成されたリセット指令に必要な情報に基づいて、リセット指令信号を生成する第１リセット指令生成部（図示せず）と、生成されたリセット指令信号をクロック信号生成部４に対して出力する第１リセット指令出力部（図示せず）とを有する。
【００２９】
また、リセット指令管理部２は、所定のタイミングで（例えば、マイクロプロセッサ３がクロック信号に同期したタイミングで）、マイクロプロセッサ３に対するリセット指令に必要な情報を生成する第２リセット指令情報生成部（図示せず）と、生成されたリセット指令に必要な情報に基づいて、リセット指令信号を生成する第２リセット指令生成部（図示せず）と、生成されたリセット指令信号をマイクロプロセッサ３に対して出力する第２リセット指令出力部（図示せず）とを有する。リセット指令管理部２内の各部は、ハードウェアで構成されている。
【００３０】
第２リセット指令情報生成部は、第１リセット指令出力部がクロック信号生成部４に対して、リセット指令信号を出力した時間タイミングを取得し、予め保持している所定時間を経過したら、マイクロプロセッサ３に対するリセット指令に必要な情報を生成する。
【００３１】
リセット指令に必要な情報とは、信号の立ち上がりタイミング情報（具体的には、信号がローからハイに立ち上がる時間タイミングを示す情報）、立ち下がりタイミング情報や、ハイレベルの時間情報（具体的には、信号がハイレベルとなっている時間を示す情報）、ローレベルの時間情報のことである。そして、第１リセット指令情報生成部、第２リセット指令情報生成部においては、上記立ち上がりタイミング情報、上記立ち下がりタイミング情報、ハイレベル、ローレベルの時間情報を生成し、第１リセット指令生成部、第２リセット指令生成部に送る。
【００３２】
この第１リセット指令情報生成部、第２リセット指令情報生成部は、通常は、カウンタで実現され、ＮＡＮＤ回路，ＡＮＤ回路等のゲート部数が、約３０から、場合によっては、数百にもなり、ハードウェア構成の規模は大きいものとなる。
【００３３】
第１リセット指令生成部、第２リセット指令生成部は、生成された各情報（立ち上がりタイミング情報、立ち下がりタイミング情報や、ハイレベルの時間情報、ローレベルの時間情報）に基づいて、リセット指令信号を生成する。
【００３４】
また、第１リセット指令生成部が生成するリセット指令信号と、第２リセット指令生成部が生成するリセット指令信号とは、同じである場合もあれば、異なる場合もあるが、本実施の形態では、異なる場合を考える。
【００３５】
第１リセット指令生成部、第２リセット指令生成部は、生成したリセット指令信号をそれぞれ第１リセット指令出力部、第２リセット指令出力部に送る。第１リセット指令出力部は、リセット指令信号をクロック信号生成部４に対して、出力する。第２リセット指令出力部は、マイクロプロセッサ３に対して、リセット指令信号を出力する。
【００３６】
なお、第２リセット指令情報生成部が、リセット指令に必要な情報を生成するのは、上記所定のタイミングに限定されない。例えば、マイクロプロセッサ３がクロック信号に同期しなくとも、リセット指令信号を取得できる場合には、第１リセット指令情報生成部の生成動作と同じタイミングで、第２リセット指令情報生成部が生成動作を行うようにしてもよい。
【００３７】
また、リセット指令管理部２は、クロック信号生成部４やマイクロプロセッサ３に対して、リセット指令信号を出力した場合、その旨を初期化設定部に対して送る。
【００３８】
初期化設定部は、リセット指令信号を出力した旨を取得すると、所定の時間経過後に、クロック信号生成部４やマイクロプロセッサ３に対して、初期化指令を送る。具体的には、初期化設定部は、リセット指令信号を出力した時間タイミングを取得し、予め保持している所定時間を経過したら、マイクロプロセッサ３やクロック信号生成部４に対して、初期化指令を送る。
【００３９】
これにより、初期化設定部は、マイクロプロセッサ３やクロック信号生成部４がリセット動作を終了した後のタイミングで、初期化指令を送ることができる。なお、初期化設定部は、所定時間を示す情報及び初期化指令について、クロック信号生成部４、マイクロプロセッサ３、電子回路部６ごとに、保持している。
【００４０】
クロック信号生成部４は、リセット指令管理部２からリセット指令信号を取得すると、リセット指令信号に基づいて、クロック信号生成部４のリセット動作を行う。このリセット動作について以下に説明する。クロック信号生成部４には、前の処理等で発生したデータが残存している。クロック信号生成部４は、リセット指令信号を取得すると、上記残存するデータを消去する。この消去方法としては、例えば、クロック信号生成部４に内蔵されているレジスタ等に残存しているデータを０に戻すような方法がある。
【００４１】
クロック信号生成部４は、上記リセット動作が終了した場合、初期化設定部から初期化指令が送られるまで待機する。そして、初期化指令が送られた場合、クロック信号生成部４は、初期化指令に基づいて、クロック信号生成部４の初期化動作を行う。この初期化動作が終了すると、クロック信号生成部４は、正常動作が開始可能な状態に設定される。クロック信号生成部４は、マイクロプロセッサ３及び電子回路部６に対して、マイクロプロセッサ３用クロック信号、電子回路部６用クロック信号を送る。
【００４２】
メモリ部７には、電子回路部６に対するリセット指令に必要な情報（以下、リセット指令必要情報）を生成することを解読実行部に対して命令する演算命令（演算プログラム）等、各種のデータが記憶されている。
【００４３】
マイクロプロセッサ３は、各種の信号や情報が入力される入力部、解読実行部、各種の信号や情報を出力する出力部、各部を制御する制御部を有する。
【００４４】
制御部は、リセット実行機能、初期化実行機能を有する。制御部は、リセット指令管理部２から出力されたマイクロプロセッサ３に対するリセット指令信号に基づいて、マイクロプロセッサ３のリセット動作を行う（リセット実行機能）。具体的には、制御部は、上記リセット指令信号に基づいて、マイクロプロセッサ３内の各部に残存しているデータを消去させる。制御部は、リセット動作が終了した場合、正常動作を開始するために必要な設定である初期化動作を実行する（初期化実行機能）。具体的には、制御部は、リセット動作が終了した場合、初期化設定部により初期化指令が送られるまで、待機する。そして、初期化指令が送られた場合には、制御部は、初期化指令に基づいて、マイクロプロセッサ３の初期化動作を実行する。例えば、制御部は、マイクロプロセッサ３内の各部に対して、初期化情報を送り、各部がその情報を書き込むことで、初期化動作が行われる。初期化動作が終了すると、制御部は、解読実行部に対して、電子回路部６に対するリセット指令に必要な情報を生成するように指示する。
【００４５】
解読実行部は、上記初期化動作が終了した後、リセット指令必要情報を生成する。即ち、解読実行部は、上述したリセット指令情報生成部の機能を有する。但し、リセット指令必要情報は、電子回路部６に対するリセット指令に必要な情報である。この動作について以下に具体的に説明する。
【００４６】
解読実行部は、初期化動作が終了した後、上記演算命令を要求する信号を出力部を介して、メモリ部７に送る。この際、解読実行部は、上記演算命令が記憶されているメモリ部７内のアドレス情報もメモリ部に送る。メモリ部７は、上記アドレス情報に基づいて、上記演算命令をマイクロプロセッサ３宛に送る。上記演算命令は、制御部を介して、解読実行部に送られる。解読実行部は、上記演算命令を解読、実行することによりリセット指令必要情報を生成する。
【００４７】
なお、ここでいうリセット指令必要情報とは、上述したように、立ち上がりタイミング情報、立ち下がりタイミング情報や、ハイレベルの時間情報、ローレベルの時間情報のことである。
【００４８】
生成されたリセット指令必要情報は、出力部を介して、リセット指令出力回路部５に送られる。この際、制御部は、出力部を介して、リセット指令必要情報をリセット指令出力回路部５に出力した旨を生成し、出力部を介して、初期化設定部に対して送る。
【００４９】
初期化設定部は、上記旨を取得すると、電子回路部６によるリセット動作が終了した後のタイミングで、電子回路部６に対する初期化指令を電子回路部６に送る。
【００５０】
図２は、リセット指令出力回路部５の構成を示す図である。リセット指令出力回路部５は、リセット指令必要情報に基づいて、生成されたリセット指令を電子回路部６に出力する機能を有する。
【００５１】
リセット指令出力回路部５は、プロセッサ側入力部５ｂ、リセット指令生成部５ｄ、電子回路部側出力部５ｃを有する。リセット指令生成部５ｄは、マイクロプロセッサ３から出力されたリセット指令必要情報を取得すると、リセット指令信号を生成する。
【００５２】
なお、本実施の形態では、電子回路部６に対するリセット指令信号、マイクロプロセッサ３に対するリセット指令信号、クロック信号生成部４に対するリセット指令信号は、それぞれ異なるものとする。生成されたリセット指令信号は、電子回路部側出力部５ｃを介して、電子回路部６に出力される。
【００５３】
電子回路部６は、マイクロプロセッサ３の指示により所定の動作を行う。この所定の動作については、本実施の形態では特に限定せず、例えば、画像表示動作等が該当する。電子回路部６は、入力部（図示せず）、出力部（図示せず）、制御部（図示せず）、動作実行部（図示せず）を有する。
【００５４】
入力部には、リセット指令出力回路部５から出力されたリセット指令信号等の各種の信号が入力される。制御部は、上記リセット指令信号を取得すると、電子回路部６のリセット動作を行う。そして、制御部は、電子回路部６のリセット動作が終了すると、初期化設定部により初期化指令が送られるまで、待機する。そして、初期化指令が送られた場合には、制御部は、初期化指令に基づいて、電子回路部６の初期化動作を実行する。上記初期化動作が終了すると、制御部は、初期化設定が終了した旨を出力部を介して、マイクロプロセッサ３に送る。
【００５５】
マイクロプロセッサ３の制御部は、上記電子回路部が所定の動作を行うためのプログラムを送る要求を出力部を介してメモリ部７に送る。この際、制御部は、上記プログラムが記憶されているメモリ部７内のアドレス情報も送る。メモリ部７は、上記アドレス情報に基づいて、上記プログラムをマイクロプロセッサ３の制御部を介して、解読実行部に送る。解読実行部は、プログラムを解読実行し、所定の指示を電子回路部６に送る。電子回路部６の制御部は、上記所定の指示を動作実行部に送る。動作実行部は、送られた上記所定の指示に基づいて、所定の動作を行う。
【００５６】
なお、本実施の形態の電子回路装置において、電源オン検出部１、リセット指令管理部２、リセット指令出力回路部５では、リセット動作、初期化動作は行われない。電源オン検出部１、リセット指令管理部２、リセット指令出力回路部５については、オン信号やリセット指令信号が出力された後、初期化状態に設定されたままであるからである。
【００５７】
（動作）
上述した構成を有する電子回路装置（リセット装置）の動作の一例を以下に説明する。図３は、上記装置の動作を説明するためのフローチャート図である。
【００５８】
先ず、上記装置の管理者等が電源をオフからオンにすると、電源オン検出部１は、電源がオンされた旨を検出する（Ｓ１０）。そして、電源オン検出部１が検出した電源オン信号は、リセット指令管理部２へ送られる。
【００５９】
リセット指令管理部２では、オン信号取得部がオン信号を取得すると、その旨が第１リセット指令情報生成部に送られる。第１リセット指令情報生成部は、取得されたオン信号に基づいてクロック信号生成部４に対するリセット指令に必要な情報を生成する。生成したリセット指令に必要な情報は、第１リセット指令生成部に送られる。第１リセット指令生成部は、上記リセット指令に必要な情報に基づいて、リセット指令信号を生成する。生成されたリセット指令信号は、第１リセット指令出力部に送られる。第１リセット指令出力部は、生成されたリセット指令信号をクロック信号生成部４に対して出力する（Ｓ２０）。
【００６０】
この際、リセット指令管理部２は、クロック信号生成部４に対してリセット指令信号を出力した旨を初期化設定部に対して送る。初期化設定部は、リセット信号を出力した旨を取得すると、所定の時間経過後に、クロック信号生成部４に対して、初期化指令を送る。
【００６１】
クロック信号生成部４は、リセット指令管理部２からリセット指令信号を取得すると、リセット指令信号に基づいて、クロック信号生成部４のリセット動作を行う。そして、クロック信号生成部４は、上記リセット動作が終了した場合、初期化設定部から初期化指令が送られるまで待機する。そして、初期化指令が送られた場合、クロック信号生成部４は、初期化指令に基づいて、クロック信号生成部４の初期化動作を行う（Ｓ３０）。この初期化動作が終了すると、クロック信号生成部４は、正常動作が開始可能な状態に設定される。
【００６２】
クロック信号生成部４は、マイクロプロセッサ３及び電子回路部６に対して、マイクロプロセッサ３用クロック信号、電子回路部６用クロック信号を送る。
【００６３】
送られてきたマイクロプロセッサ３用クロック信号をマイクロプロセッサ３の入力部を介して制御部が取得すると、制御部は、各部に対して、上記クロック信号に同期するように指示する。電子回路部６においても、同様の動作が行われる。
【００６４】
そして、リセット指令管理部２においては、所定のタイミングで、第２リセット指令情報生成部がマイクロプロセッサ３に対するリセット指令に必要な情報を生成し、第２リセット指令生成部は、生成されたリセット指令に必要な情報に基づいて、リセット指令信号を生成し、第２リセット指令出力部は、生成されたリセット指令信号をマイクロプロセッサ３に対して出力する（Ｓ４０）。
【００６５】
リセット指令管理部２は、マイクロプロセッサ３に対して、リセット指令信号を出力した場合、その旨を初期化設定部に対して送る。初期化設定部は、リセット指令信号を出力した旨を取得すると、所定の時間経過後に（マイクロプロセッサ３によるリセット動作が終了した後のタイミングで）、マイクロプロセッサ３に対して、初期化指令を送る。
【００６６】
マイクロプロセッサ３の入力部を介して、上記リセット指令信号が制御部に送られる。制御部は、上記リセット指令信号に基づいて、マイクロプロセッサ３のリセット動作を実行する（Ｓ５０）。制御部は、上記リセット動作が終了した場合、初期化設定部により初期化指令が送られるまで、待機する。そして、初期化指令が送られた場合には、制御部は、初期化指令に基づいて、マイクロプロセッサ３の初期化動作を実行する（Ｓ６０）。制御部による初期化動作が終了すると、その旨が解読実行部に対して送られる。
【００６７】
解読実行部は、初期化動作が終了した後、上記演算命令を要求する信号を出力部を介して、メモリ部７に送る。メモリ部７は、上記演算命令をマイクロプロセッサ３宛に送る。上記演算命令は、制御部を介して、解読実行部に送られる。解読実行部は、上記演算命令を解読、実行することにより電子回路部６に対するリセット指令に必要な情報を生成する（Ｓ７０）。生成されたリセット指令必要情報は、出力部を介して、リセット指令出力回路部５に送られる。
【００６８】
この際、制御部は、出力部を介して、リセット指令必要情報をリセット指令出力回路部５に出力した旨を生成し、出力部を介して、初期化設定部に対して送る。初期化設定部は、上記旨を取得すると、電子回路部６によるリセット動作が終了した後のタイミングで、初期化指令を電子回路部６に送る。
【００６９】
リセット指令出力回路部５のプロセッサ側入力部５ｂを介して送られたリセット指令必要情報は、リセット指令生成部５ｄに送られる。リセット指令生成部５ｄは、マイクロプロセッサ３から出力されたリセット指令必要情報を取得すると、リセット指令信号を生成する（Ｓ８０）。そして、生成されたリセット指令信号は、電子回路部側出力部５ｃを介して、電子回路部６に出力される。
【００７０】
電子回路部６の入力部には、上記リセット指令信号が入力される。制御部は、上記リセット指令信号を取得すると、電子回路部６のリセット動作を行う。そして、制御部は、電子回路部６のリセット動作が終了すると、初期化設定部により初期化指令が送られるまで、待機する。そして、初期化指令が送られた場合には、制御部は、初期化指令に基づいて、電子回路部６の初期化動作を実行する（Ｓ９０）。上記初期化動作が終了すると、制御部は、初期化動作が終了した旨を出力部を介して、マイクロプロセッサ３に送る。
【００７１】
マイクロプロセッサ３の制御部は、上記電子回路部６が所定の動作を行うためのプログラムを送る要求を出力部を介してメモリ部７に送る。メモリ部７は、上記プログラムをマイクロプロセッサ３の制御部を介して、解読実行部に送る。解読実行部は、上記プログラムを解読実行し、所定の指示を電子回路部６に送る（Ｓ１００）。電子回路部６の制御部は、上記所定の指示を動作実行部に送る。動作実行部は、上記所定の指示に基づいて、所定の動作を行う（Ｓ１１０）。
【００７２】
なお、上述した実施の形態では、リセット指令出力回路部５を設けたが、リセット指令出力回路部５を設けないで、リセット指令生成部５ｄをマイクロプロセッサ３内に設けるようにすることも可能である。
【００７３】
（作用効果）
本実施の形態によれば、従来技術と異なり、マイクロプロセッサ３において、マイクロプロセッサ３のリセット、初期化動作が終了した後、電子回路部６に対するリセット指令必要情報を生成している。そして、この生成されたリセット指令必要情報に基づいて生成されたリセット指令信号が電子回路部６に出力される。これにより電子回路部６は、上記リセット指令信号に基づいて、電子回路部６のリセット動作を行うことができる。
【００７４】
ここで、メモリ部７には、上記リセット指令必要情報を生成することを解読実行部に対して命令する演算命令（演算プログラム）が記憶されている。また、解読実行部は、上記演算命令を解読、実行することにより、リセット指令必要情報を生成する。
【００７５】
本実施の形態では、電子回路部６に対するリセット指令に必要な情報の生成は、上記演算命令を、マイクロプロセッサに内蔵されている解読実行部が解読実行することにより、行われる。このように、上記リセット指令必要情報の生成機能については、本実施の形態では、ソフトウェア化している。
【００７６】
このため、電子回路部６に対するリセット指令に必要な情報の生成動作については、従来技術のように、規模の大きいハードウェア（カウンタ等）により行う必要がない。この結果、従来技術に比べて、リセット指令に必要な情報を生成するためのハードウェア構成の規模を小さくできるようなリセット装置の提供が可能となる。
【００７７】
なお、本実施の形態では、リセット指令出力回路部５を新たに設けているが、このうち、リセット指令生成部５ｄは、従来技術と同じく、ハードウェアで構成する。新たに追加された入力部５ｂ、出力部５ｃは、実際には、入力ピン部、出力ピン部であり、ハードウェア構成の規模はかなり小さい。従って、本実施の形態では、従来技術に比べて、リセット指令に必要な情報を生成するためのハードウェア構成の規模を小さくするとともに、上記装置全体のハードウェア構成の規模を小さくすることができる。
【００７８】
（変形例１）
なお、上述した実施の形態では、１つの電子回路部６を電子回路装置（リセット装置）に設けた場合について説明したが、これに限定されず、複数の電子回路部６を上記装置に設ける場合についても、リセット指令に必要な情報を生成するためのハードウェア構成の規模を小さくすることが可能である。
【００７９】
メモリ部７には、各電子回路部６に対するリセット指令に必要な情報を生成することを、解読実行部に対して命令する複数の演算命令が記憶されている。
【００８０】
なお、各電子回路部６に対するリセット指令に必要な情報を生成するための演算命令は、１つの演算命令としてもよい。ここでは、複数の演算命令が記憶されている場合について説明する。各演算命令は、それぞれ、電子回路部６を特定する情報（例えば、識別情報）と対応づけて記憶されている。
【００８１】
解読実行部は、各演算命令を、各々、解読実行することにより、各電子回路部６に対するリセット指令必要情報を生成する。
【００８２】
また、初期化設定部は、リセット指令信号を出力した旨を取得すると、所定の時間経過後に、初期化指令を送る。初期化設定部は、各電子回路部６について、それぞれ、対応する所定の時間情報及び初期化指令を保持している。
【００８３】
（動作）
本変形例の装置においては、図３に示すステップＳ６０以降において、以下の動作が行われる。解読実行部は、各演算命令を解読、実行することにより各電子回路部６に対するリセット指令に必要な情報を生成する。このリセット指令必要情報は、電子回路部６を特定する情報と対応づけられる。生成された各リセット指令必要情報は、出力部を介して、リセット指令出力回路部５に送られる。
【００８４】
この際、制御部は、出力部を介して、リセット指令必要情報をリセット指令出力回路部５に出力した旨を生成し、その旨を出力部を介して、初期化設定部に対して送る。初期化設定部は、上記旨を取得すると、各電子回路部６によるリセット動作が終了した後のタイミングで、対応する初期化指令をそれぞれ各電子回路部６に送る。
【００８５】
リセット指令出力回路部５のプロセッサ側入力部５ｂを介して送られた各リセット指令必要情報は、リセット指令生成部５ｄに送られる。リセット指令生成部５ｄは、マイクロプロセッサ３から出力されたリセット指令必要情報を取得すると、リセット指令信号を生成する。生成された各リセット指令信号は、電子回路部６を特定する情報と対応づけられる。そして、生成された各リセット指令信号は、電子回路部側出力部５ｃを介して、対応する電子回路部６にそれぞれ出力される。
【００８６】
各電子回路部６の入力部には、上記リセット指令信号が入力される。制御部は、上記リセット指令信号を取得すると、電子回路部６のリセット動作を行う。そして、制御部は、電子回路部６のリセット動作が終了すると、初期化設定部により初期化指令が送られるまで、待機する。そして、初期化指令が送られた場合には、制御部は、初期化指令に基づいて、電子回路部６の初期化動作を実行する。上記初期化動作が終了すると、制御部は、初期化動作が終了した旨を出力部を介して、マイクロプロセッサ３に送る。
【００８７】
マイクロプロセッサ３の制御部は、全ての電子回路部６から初期化動作が終了した旨を取得した場合には、各電子回路部６が所定の動作を行うためのプログラムを送る要求を出力部を介してメモリ部７に送る。メモリ部７は、上記プログラムをマイクロプロセッサ３の制御部を介して、解読実行部に送る。解読実行部は、上記プログラムを解読実行し、所定の指示を各電子回路部６にそれぞれ送る。各電子回路部６の制御部は、所定の指示を動作実行部に送る。動作実行部は、上記所定の指示に基づいて、所定の動作を行う。
【００８８】
本変形例によれば、従来技術では、複数の電子回路部６に対して、各々異なるリセット指令信号を生成する必要がある場合には、複数の電子回路部６のリセット指令に必要な情報を生成するためのハードウェア構成として、ハードウェア規模の大きなカウンタ等を複数設ける必要があった。このため、ハードウェア構成の規模がかなり大きくなってしまったが、本変形例によれば、複数の電子回路部６に対するリセット指令に必要な情報の生成機能については、従来技術のように、カウンタなどの特別のハードウェア構成が不要になる。
【００８９】
（変形例２）
本変形例では、電子回路装置（リセット装置）内の電子回路部６やマイクロプロセッサ３が正常に動作していないことが判明した場合、電源をオフしてから再度オンする以外に、例えば、電源をオンしたままで、手動でリセットが行えるようにしている。
【００９０】
図４は、変形例２の電子回路装置（リセット装置）の構成を示す図である。図４において、図１と同一構成については、同一符号を付してその説明を省略する。本変形例の装置は、リセットスイッチ部１０を有する。
【００９１】
リセットスイッチ部１０には、例えば、管理者により手動でオンオフが入力される。リセットスイッチ部１０にオンが入力された場合、リセットスイッチ部１０は、オン信号をリセット指令管理部２に送る。以降の動作は、上述した実施の形態の場合（図３に示す動作）と同じである。
【００９２】
本変形例によれば、電源をオフしてから再度オンする以外に、例えば、電源をオンしたままで、手動でリセットが行えるようにしているので、電源オフするのが不都合な場合でも電源をオフしないで、マイクロプロセッサ３や電子回路部６のリセットが行える。
【００９３】
（変形例３）
図５は、変形例３の電子回路装置（リセット装置）の構成を示す図である。図５において、図１と同一構成については、同一符号を付してその説明を省略する。本変形例の装置においては、マイクロプロセッサ３には、電子回路部用リセットスイッチ部１１（以下、リセットスイッチ部１１という）が接続されている。ここでいうリセットスイッチ部１１は、変形例２のリセットスイッチ部１０と同じ機能を有する。
【００９４】
（動作）
例えば、装置の管理者が、電子回路部６の動作が異常であると判断したが、装置の電源はオンのままにしたい場合には、以下の動作が行われる。
【００９５】
リセットスイッチ部１１に手動でオンが入力された場合、リセットスイッチ部１１は、オン信号をマイクロプロセッサ３に送る。オン信号を取得したマイクロプロセッサ３の制御部は、解読実行部に対して、現在行っているプログラムの解読実行動作を中断させる。そして、上述した図３に示すステップＳ７０からＳ１１０の動作が行われる。
【００９６】
本変形例によれば、電源をオンしたままで、電子回路部６のみのリセット、初期化を行うことが可能となる。
【００９７】
なお、リセット指令出力回路部５にリセット指令情報生成部を接続し、このリセット指令情報生成部に上記リセットスイッチ部１１を接続するようにしてもよい。この場合、リセットスイッチ部１１からのオン信号を上記リセット指令情報生成部が取得すると、リセット指令情報生成部は、電子回路部に対するリセット指令に必要な情報を生成する。そして、生成されたリセット指令必要情報は、リセット指令出力回路部５に送られる。以降の動作は、上述した実施の形態の動作と同じである。この場合には、上記リセット指令出力回路部５は、リセット指令信号を電子回路部６に送る際に、電子回路部６の初期化が開始される旨をマイクロプロセッサ３に通知する。
【００９８】
（変形例４）
図６は、変形例４の電子回路装置（リセット装置）の構成を示す図である。図６において、図１と同一構成については、同一符号を付してその説明を省略する。本変形例の装置は、ウォッチドックタイマ部１５を有する。ウォッチドックタイマ部１５は、マイクロプロセッサ３が異常停止したことを検出する異常停止検出部１５ｂと、異常停止検出部１５ｂが、異常停止を検出した場合、リセット指令管理部２に対して、マイクロプロセッサ３にリセット指令信号を出力するように指示する指示部１５ｃとを有する。
【００９９】
（動作）
実施の形態１で示した動作のステップＳ１１０の後、異常停止検出部１５ｂは、マイクロプロセッサ３が異常停止したことを検出する。検出した異常停止の旨は、指示部１５ｃに送られる。指示部１５ｃは、リセット指令管理部２に対して、マイクロプロセッサ３にリセット指令信号を出力するように指示する指示信号を送る。
リセット指令管理部２は、マイクロプロセッサ３に対するリセット指令信号をマイクロプロセッサ３宛に出力する。上記リセット指令信号は、入力部を介して、制御部に送られる。
【０１００】
マイクロプロセッサ３の制御部は、リセット指令信号を取得し、リセット動作を行う。ここで、上述した実施の形態と異なり、リセット指令信号をマイクロプロセッサ３に出力する動作を、マイクロプロセッサ３によるクロック信号の同期動作より先に行っているのは、マイクロプロセッサ３が異常停止した場合、この状態を解除するためには、先にリセット動作が行われる必要があるからである。
【０１０１】
そして、マイクロプロセッサ３の制御部は、各部に対して、マイクロプロセッサ用クロック信号に同期するように指示する。そして、マイクロプロセッサ３の制御部は、初期化設定部から初期化指令が送られるまで待機し、送られた場合には、初期化動作を行う。以降の動作は、ステップＳ７０以降の動作と同じである。
【０１０２】
本変形例によれば、マイクロプロセッサ３が異常停止をした場合にも、自動的に、マイクロプロセッサ３のリセット、初期化が行え、電子回路部６のリセット、初期化が行える。
【０１０３】
なお、図７に示すように、上述したリセットスイッチ部１０、異常停止検出部１５ｂ、指示部１５ｃ、電子回路部用リセットスイッチ部１１を具備した電子回路装置（リセット装置）を構成することも可能である。この装置においては、実施の形態、変形例２，変形例３，変形例４の機能を有し、実施の形態、変形例２，変形例３，変形例４の作用効果を有する。
【０１０４】
（変形例５）
図８は、変形例５の電子回路装置（リセット装置）の構成を示す図である。図８において、図１と同一構成については、同一符号を付してその説明を省略する。本変形例の装置は、共通クロック信号生成部２０を有する。
【０１０５】
電源オン検出部１によりオン信号が検出された場合、その旨が共通クロック信号生成部４に送られる。共通クロック信号生成部４は、マイクロプロセッサ３及びクロック信号生成部４に対して、同一のクロック信号を送り、マイクロプロセッサ３及びクロック信号生成部４を上記クロック信号に同期させる。
【０１０６】
そして、リセット指令管理部２は、マイクロプロセッサ３及びクロック信号生成部４が上記同期を行った後のタイミングで、マイクロプロセッサ３及びクロック信号生成部４に対して、同一のリセット指令信号を出力する。先ず、クロック信号生成部４は、リセット指令信号を取得し、リセット、初期化動作を行い、電子回路部用クロック信号を電子回路部６に対して出力する。電子回路部６の制御部は、出力された電子回路部用クロック信号に電子回路部６の各部を同期させる。
【０１０７】
マイクロプロセッサ３は、リセット指令信号を取得し、リセット、初期化動作を行い、その後、上述したように、電子回路部６に対するリセット指令必要情報を生成し、リセット指令出力回路部５に出力する。以降の動作は、図３に示すＳ８０以降の動作と同じである。
【０１０８】
本変形例によれば、マイクロプロセッサ３とクロック信号生成部４は、同じクロック信号に同期しているので、同じリセット指令信号でリセット動作を行うことが可能となる。従って、リセット指令管理部２は、マイクロプロセッサ３に対するリセット指令信号生成のためのハードウェア、クロック信号生成部４に対するリセット指令信号生成のためのハードウェアを各々設ける必要がない。このため、上述した実施の形態に比べて、一層、リセット指令に必要な情報を生成するためのハードウェア構成の規模を小さくするとともに、上記装置全体のハードウェア構成の規模を小さくすることができる。
【０１０９】
なお、図９に示すように、上述したリセットスイッチ部１０、異常停止検出部１５ｂ、指示部１５ｃ、電子回路部用リセットスイッチ部１１、共通クロック信号生成部２０を具備した電子回路装置（リセット装置）を構成することも可能である。
【０１１０】
この場合には、この装置においては、実施の形態、変形例２，変形例３，変形例４、変形例５の機能を有し、実施の形態、変形例２，変形例３，変形例４、変形例５の作用効果を有する。
【０１１１】
（変形例６）
本変形例においては、電子回路部６における最新の状態（リセット中、初期化中か、初期化終了か等）を示す最新状態情報がリセット指令出力回路部５に保持される。そして、マイクロプロセッサ３の要求に応じて、上記状態情報がリセット指令出力回路部５からマイクロプロセッサ３に出力される。
【０１１２】
（構成）
図１０は、本変形例の電子回路装置（リセット装置）の構成を示す図である。
【０１１３】
図１０において、図１と同一構成については同一符号を付してその説明を省略する。図１０においては、電子回路部６がリセット、初期化された後においても、マイクロプロセッサ３と電子回路部６との間の信号のやりとりは、リセット指令出力回路部５を介して行われる。
【０１１４】
電子回路部６の出力部は、電子回路部６がリセット中又は初期化中の場合、リセット中又は初期化中である旨を示す第１状態情報を出力するとともに、当該電子回路部６の初期化が終了した場合、前記電子回路部６における初期化が終了したことを示す第２状態情報を出力する状態情報出力機能を有する。
【０１１５】
図１１は、本変形例のリセット指令出力回路部５の構成を示す図である。図１１において、図２と同一構成については同一符号を付してその説明を省略する。リセット指令出力回路部５は、電子回路部側入力部５ｆ及びプロセッサ側出力部５ｇを有する。そして、電子回路部側入力部５ｆから入力された電子回路部６からの信号等は、プロセッサ側出力部５ｇからマイクロプロセッサ３に向けて出力される。
【０１１６】
リセット指令出力回路部５は、出力された第１状態情報及び第２状態情報のうち、最も遅く出力された状態情報である最新状態情報を保持する保持部５ｈを有する。
【０１１７】
ここで、保持部５ｈの具体的動作を説明する。保持部５ｈは、例えば、初期化された直後等、状態情報を保持していないときに、電子回路部側入力部５ｆから出力された第１状態情報を保持する。そして、保持部５ｈは、次に、電子回路部側入力部５ｆから出力された第２状態情報が送られた場合、保持している第１状態情報を送られた第２状態情報に書き換える。そして、また、電子回路部６がリセット中又は初期化中となった場合に電子回路部側入力部５ｆから出力された第１状態情報が保持部５ｈに送られると、保持部５ｈは、保持している第２状態情報を送られた第１状態情報に書き換える。このようにして、保持部５ｈは、保持している状態情報を送られてきた状態情報に書き換える。
【０１１８】
また、リセット指令出力回路部５は、読み出し部５ｊを有する。読み出し部５ｊは、マイクロプロセッサ３から出力された要求情報を取得した場合、上記保持部５ｈから状態情報を読み出し、プロセッサ側出力部５ｇを介して、マイクロプロセッサ３に向けて上記状態情報を出力させる。
【０１１９】
また、リセット指令出力回路部５は、各部を制御する制御部５ｋを有する。制御部５ｋは、プロセッサ側入力部５ｂを介して、送られた要求情報を読み出し部５ｊへ送る。また、制御部５ｋは、プロセッサ側入力部５ｂを介して、送られた信号や情報のうち、電子回路部６に対するリセット指令に必要な情報については、リセット指令生成部５ｄに送り、その他の信号や情報（上記要求情報以外の信号や情報）は、電子回路部側出力部５ｃを介して、電子回路部６に向けて出力させる。
【０１２０】
また、本変形例のマイクロプロセッサ３は、電子回路部６の現在の状態を要求する旨である要求情報を生成する要求情報生成機能を有する。具体的には、制御部の指示により、解読実行部がメモリ部７から所定のプログラム（演算命令）を取得し、解読実行することにより、上記要求情報を生成する。生成された要求情報は、出力部に送られる。出力部は、要求情報をリセット指令出力回路部５に出力する（要求情報出力機能）。
【０１２１】
また、メモリ部７には、リセット指令出力回路部５の保持部５ｈ、読み出し部５ｊのリセット指令に必要な情報を生成することを解読実行部に命令する出力回路部用演算命令が記憶されている。
【０１２２】
そして、解読実行部は、上記出力回路部用演算命令を解読実行することにより、リセット指令必要情報を生成する。生成されたリセット指令必要情報はリセット指令出力回路部５に送られる。
【０１２３】
リセット指令出力回路部５の制御部５ｋは、上記リセット指令必要情報をリセット指令生成部５ｄに送る。リセット指令生成部５ｄは、送られたリセット指令必要情報に基づいて、出力回路部用リセット指令信号を生成し、制御部５ｋへ送る。
【０１２４】
制御部５ｋは、出力回路部用リセット指令信号を取得した旨を初期化設定部へ送る。初期化設定部は、制御部５ｋによるリセット動作が終了した後のタイミングで、初期化指令をリセット指令出力回路部５へ送る。
【０１２５】
制御部５ｋは、上記出力回路部用リセット指令信号に基づいて、保持部５ｈ、読み出し部５ｊのリセット動作を行う。制御部５ｋは、リセット動作が終了した後、初期化設定部から初期化指令が送られるまで、待機し、初期化指令が送られた場合、保持部５ｈ、読み出し部５ｊの初期化動作を行う。
【０１２６】
（動作）
（１）リセット指令出力回路部５のリセット、初期化動作
図３に示すフローチャート図を用いて以下に説明する。マイクロプロセッサ３の制御部による初期化実行動作が終了した後（Ｓ６０）、解読実行部は、出力回路部用演算命令を送る要求を出力部を介して、メモリ部７に送る。メモリ部７は、上記要求に基づいて、上記出力回路部用演算命令をマイクロプロセッサ３に送る。マイクロプロセッサ３の解読実行部は、送られてきた出力回路部用演算命令を解読実行することにより、出力回路部用リセット指令必要情報を生成する。
【０１２７】
そして、上記出力回路部用リセット指令必要情報は、出力部を介して、リセット指令出力回路部５に送られる。リセット指令出力回路部５の制御部５ｋは、上記必要情報をリセット指令生成部５ｄへ送る。リセット指令生成部５ｄは、送られたリセット指令必要情報に基づいて、出力回路部用リセット指令信号を生成し、制御部５ｋへ送る。
【０１２８】
制御部５ｋは、リセット指令信号を取得した旨を初期化設定部へ送る。初期化設定部は、制御部５ｋによるリセット動作が終了した後のタイミングで、初期化指令をリセット指令出力回路部５へ送る。
【０１２９】
制御部５ｋは、上記出力回路部用リセット指令信号に基づいて、リセット動作を行う。制御部５ｋは、リセット動作が終了した後、初期化設定部から初期化指令が送られるまで、待機し、初期化指令が送られた場合、初期化動作を行う。
【０１３０】
そして、制御部５ｋは、リセット指令出力回路部５の初期化が終了した旨をプロセッサ側出力部を介してマイクロプロセッサ３に出力する。その後は、ステップＳ７０以降の動作が行われる。
【０１３１】
（２）最新状態情報の保持動作
上述したリセット、初期化動作が行われた後は、ステップＳ７０以降の動作と並行して以下の動作も行われる。
【０１３２】
電子回路部６の出力部は、当該電子回路部６がリセット中又は初期化中の場合、リセット中又は初期化中である旨を示す第１状態情報をリセット指令出力回路部５に対して、出力する。上記第１状態情報は、電子回路部側入力部５ｆを介して、保持部５ｈに送られる。保持部５ｈは、上記第１状態情報を保持する。
【０１３３】
その後、電子回路部６の出力部は、当該電子回路部６が初期化を終了した場合、初期化が終了したことを示す第２状態情報をリセット指令出力回路部５に対して、出力する。上記第２状態情報は、電子回路部側入力部５ｆを介して、保持部５ｈに送られる。保持部５ｈは、保持している上記第１状態情報を送られた第２状態情報に書き換える。
【０１３４】
（３）最新状態情報の読み出し、通知動作
上述のようにして、保持部５ｈに第１状態情報又は第２状態情報が保持されている場合について以下に説明する。
【０１３５】
マイクロプロセッサ３の制御部は、解読実行部に対して、電子回路部６における現在の状態を要求する旨である要求情報を生成させる。上記要求情報は、出力部を介して、リセット指令出力回路部５に送られる。上記要求情報は、リセット指令出力回路部５の入力部５ｂ、制御部５ｋを介して、読み出し部５ｊへ送られる。読み出し部５ｊは、上記要求情報に基づいて、保持部５ｈから状態情報を読み出し、プロセッサ側出力部５ｇを介して、マイクロプロセッサ３に向けて上記状態情報を出力させる。
【０１３６】
マイクロプロセッサ３の制御部は、送られた状態情報に基づいて、電子回路部６が現在、リセット中、初期化中か、初期化が終了したかを認識する。
【０１３７】
本変形例によれば、リセット指令出力回路部５には、電子回路部６の最新の状態情報が保持されている。そして、マイクロプロセッサ３の要求により、上記最新の状態情報が読み出され、マイクロプロセッサ３に送られるので、マイクロプロセッサの制御部は、電子回路部６の現在の状態を認識することができる。この結果、マイクロプロセッサ３が、初期化中の電子回路部６に対して、上述した所定の指示等、初期化が終了した後に送るべき信号を送ってしまうような事態を防止できる。これにより、電子回路部６の誤動作を防止できる。
【０１３８】
（変形例７）
マイクロプロセッサ３は、上記第１状態情報を取得した場合、電子回路部６から出力されるデータを無効にするように指示するための無効指示情報を生成する機能（無効指示情報生成機能）を有する。具体的には、制御部の指示により、解読実行部がメモリ部７から所定のプログラム（演算命令）を取得し、解読実行することにより、上記無効指示情報を生成する。
【０１３９】
図１２は、本変形例のリセット指令出力回路部５の構成を示す図である。図１２において、図１１と同一構成、機能については、同一符号を付してその説明を省略する。
【０１４０】
リセット指令出力回路部５の制御部５ｋは、マイクロプロセッサ３から無効指示情報を取得した場合、電子回路部６から送られたデータを無効にする無効化機能を有する。具体的な動作は、後述する。
【０１４１】
（動作）
上述した変形例６において、マイクロプロセッサ３の制御部が、第１状態情報を取得した場合、解読実行部に対して、電子回路部６から出力されるデータを無効にするように指示する無効指示情報を生成させる。解読実行部は、生成した上記無効指示情報を出力部を介して、リセット指令出力回路部５に対して送る。
【０１４２】
上記無効指示情報は、プロセッサ側入力部５ｂを介して、制御部５ｋへ送られる。制御部５ｋは、プロセッサ側出力部５ｇに対して、電子回路部側入力部５ｆから送られたデータを無効にするように指示する。
【０１４３】
本変形例によれば、電子回路部６が初期化中又はリセット中において出力されるデータは、電子回路部６が正常な動作を開始できる状態になる前に出力されるデータであり、上記データがマイクロプロセッサ３等に送られると、マイクロプロセッサ３等が誤動作する可能性がある。このため、本変形例では、このようなデータを無効化しているので、上述した誤動作を防止することができる。
【０１４４】
なお、リセット指令出力回路部５の制御部５ｋは、読み出し部５ｊを介して、保持部５ｈから、電子回路部６の状態情報を読み出し、初期化中又はリセット中である場合には、プロセッサ側出力部５ｇから出力されるデータがハイインピーダンスになるように制御してもよい。この場合も本変形例と同じ効果が得られる。
【０１４５】
また、リセット指令出力回路部５の制御部５ｋは、読み出し部５ｊを介して、保持部５ｈから電子回路部６の状態情報を読み出し、初期化が終了した状態情報である場合には、プロセッサ側出力部５ｇに対して、電子回路部側入力部５ｆから送られたデータを有効にするように指示する。なお、制御部５ｋは、プロセッサ側出力部５ｇから出力されるデータがハイインピーダンスになるようことを解除するようにしてもよい。
【０１４６】
また、制御部５ｋは、電子回路部側入力部５ｆから送られたデータを有効にするように指示した後、マイクロプロセッサ３に対して、初期化が終了した旨を出力部５ｇを介して通知するようにしてもよい。
【０１４７】
なお、保持部５ｈには、マイクロプロセッサが行っている動作を示す情報を保持させるようにすることも可能である。そして、この情報を例えば、制御部５ｋが取得し、マイクロプロセッサの動作に応じて、電子回路部側入力部５ｆから送られたデータを無効にしたり有効にしたりするように指示することも可能である。
【０１４８】
（変形例８）
上述した変形例６では、マイクロプロセッサ３の要求に応じて、電子回路部６の状態情報をマイクロプロセッサ３に出力していたが、以下のようにすることも可能である。図１３は、本変形例の電子回路装置（リセット装置）を示す図である。本変形例では、リセット指令出力回路部５が、マイクロプロセッサ３に対して、電子回路部６の状態を通知するための割り込み要求信号を送る。
【０１４９】
リセット指令出力回路部５の制御部５ｋは、保持部５ｈに保持される状態情報を読み出し部５ｊを介して周期的に監視し、状態情報が変化した場合、読み出し部５ｊを介して、状態情報を取得する。そして、制御部５ｋは、マイクロプロセッサ３に対して割り込み要求信号を出力する。
【０１５０】
マイクロプロセッサ３の制御部は、上記割り込み要求信号を取得すると、現在行っている処理を中断するとともに、解読実行部が行っている処理も中断させ、中断した処理の状態を一時的にメモり部７に記憶させる。そして、制御部は、割り込み処理ができる旨をリセット指令出力回路部５に対して出力する。
【０１５１】
リセット指令出力回路部５の制御部５ｋは、保持している状態情報をマイクロプロセッサ３の制御部宛に出力する。マイクロプロセッサ３の制御部は、送られてきた状態情報を取得し、第１状態情報である場合には、電子回路部６へのデータの送信を行わず、電子回路部６からのデータは、取得しないように制御する。
【０１５２】
そして、マイクロプロセッサ３の制御部は、メモリ部７から中断していた処理の状態を取得し、中断していた処理の続きを行う。
【０１５３】
なお、割り込み要求信号を伴わないで、保持部５ｈが保持している状態情報をマイクロプロセッサ３に通知することも可能である。
【０１５４】
また、保持部５ｈに保持された状態情報は、定期的に、読み出し部５ｊが読み出して、マイクロプロセッサ３に通知するようにしてもよい。そして、読み出し部５ｊに対して上記通知を行うようにする設定、上記通知を行わないようにする設定は、図示しない外部スイッチのオンオフにより、設定できるようにしてもよい。
【０１５５】
また、マイクロプロセッサ３は、上記割り込み処理が終了した場合、その旨をリセット指令出力回路部５に送り、保持部５ｈに保持させるようにしてもよい。これにより、リセット指令出力回路部５の制御部５ｋは、読み出し部５ｊを介して、上記その旨を取得することで、マイクロプロセッサ３が状態情報を取得した旨を認識できる。また、図１４に示すように、本変形例と、変形例２，３，４を組み合わせることも可能である。
【０１５６】
（変形例９）
なお、リセット指令信号が、リセット指令出力回路部５から出力される前に、制御部５ｋは、電子回路部６の初期化が開始される旨をマイクロプロセッサ３に通知してもよい。そして、その後、制御部５ｋは、出力部５ｇに対して、電子回路部６から出力されたデータを無効化し、その後に、制御部５ｋは、電子回路部６へリセット指令信号を出力部５ｃを介して送り、電子回路部６のリセット動作が行われるようにしてもよい。
なお、上述の実施の形態、各変形例において、メモリ部７は、マイクロプロセッサ３内に設けても良い。また、上述の実施の形態、各変形例において、初期化設定部の機能は、マイクロプロセッサ３の制御部が行うようにすることもできる。
【０１５７】
この場合、制御部は、マイクロプロセッサ３，クロック信号生成部４，電子回路部６の初期化設定機能（初期化指令を送る機能）と、マイクロプロセッサ３の初期化実行機能を有する。
【０１５８】
【発明の効果】
以上説明したように、本発明によれば、電子回路部に対するリセット指令に必要な情報の生成動作については、従来技術のように、規模の大きいハードウェア（例えば、カウンタ等）により行う必要がない。この結果、従来技術に比べて、リセット指令に必要な情報を生成するためのハードウェア構成の規模を小さくできるようなリセット装置の提供が可能となる。
【図面の簡単な説明】
【図１】本実施の形態であるリセット装置の構成を示す図である。
【図２】本実施の形態のリセット指令出力回路部の構成を示す図である。
【図３】本実施の形態のリセット装置の動作を説明するためのフローチャート図である。
【図４】変形例２のリセット装置の構成を示す図である。
【図５】変形例３のリセット装置の構成を示す図である。
【図６】変形例４のリセット装置の構成を示す図である。
【図７】変形例２、３、４の機能を組み合わせたリセット装置の構成を示す図である。
【図８】変形例５のリセット装置の構成を示す図である。
【図９】変形例２、３、４、５の機能を組み合わせたリセット装置の構成を示す図である。
【図１０】変形例６のリセット装置の構成を示す図である。
【図１１】変形例６のリセット指令出力回路部の構成を示す図である。
【図１２】変形例７のリセット指令出力回路部の構成を示す図である。
【図１３】変形例８のリセット装置の構成を示す図である。
【図１４】変形例２、３、４、５、８の機能を組み合わせたリセット装置の構成を示す図である。
【図１５】従来のリセット装置の構成を示す図である。
【符号の説明】
１、５１　電源オン検出部
２、５２　リセット指令管理部
３、５３　マイクロプロセッサ
４、５４　クロック信号生成部
５　リセット指令出力回路部
５ｂ　プロセッサ側入力部
５ｃ　電子回路部側出力部
５ｄ　リセット指令生成部
５ｆ　電子回路部側入力部
５ｈ　保持部
５ｊ　読み出し部
５ｋ　制御部
６、５６　電子回路部
７、５７　メモリ部
１０　リセットスイッチ部
１１　電子回路部用リセットスイッチ部
１５　ウオッチドックタイマ部
１５ｂ　異常停止検出部
１５ｃ　指示部
２０　共通クロック信号生成部
【図１】
2004021640.tif 000003
【図２】
2004021640.tif 000004
【図３】
2004021640.tif 000005
【図４】
2004021640.tif 000006
【図５】
2004021640.tif 000007
【図６】
2004021640.tif 000008
【図７】
2004021640.tif 000009
【図８】
2004021640.tif 000010
【図９】
2004021640.tif 000011
【図１０】
2004021640.tif 000012
【図１１】
2004021640.tif 000013
【図１２】
2004021640.tif 000014
【図１３】
2004021640.tif 000015
【図１４】
2004021640.tif 000016
【図１５】
2004021640.tif 000017