(57)【要約】【課題】省電力・小型・軽量化を実現させることができ、且つ信号の読み出し時間を短縮させることができるＣＭＯＳ型固体撮像素子を提供する。【解決手段】ＣＭＯＳ型固体撮像素子２の画素１２を、被写体光の低輝度域から中輝度域までの階調を表現する高感度信号Ｈを生成する主感光部１２ａと、この主感光部１２ａよりも相対的に小さい受光面積をもち、高輝度域の階調を表現する低感度信号Ｌを生成する副感光部１２ｂとから構成する。制御回路２０は、画素の単位領域４０毎に、高感度信号Ｈで表される階調、輝度の平均値を算出して、算出した平均値と予め設定された閾値とを比較し、この比較結果に基づいて、単位領域４０にある副感光部１２ｂから信号電荷を出力するか否かを選択する。【選択図】        図２
2004363193.tif 000002
【特許請求の範囲】
【請求項１】
被写体の輝度に応じた量の信号電荷を蓄積する画素が一定のピッチで複数配列され、前記信号電荷を出力して撮像信号を生成するＣＭＯＳ型固体撮像素子において、
前記被写体の低輝度域から中輝度域までの階調を表現する高感度信号を生成する主感光部と、
この主感光部よりも相対的に小さい受光面積をもち、高輝度域の階調を表現する低感度信号を生成する副感光部とから前記画素を構成するとともに、
前記主感光部および副感光部に蓄積された信号電荷を選択的に出力する出力手段を設けたことを特徴とするＣＭＯＳ型固体撮像素子。
【請求項２】
前記出力手段は、前記主感光部および副感光部にそれぞれ接続され、並列接続された２つの出力用トランジスタと、前記出力用トランジスタの一方を選択的に駆動させる読み出し切替論理回路とから構成されることを特徴とする請求項１に記載のＣＭＯＳ型固体撮像素子。
【請求項３】
前記画素の単位領域毎に、前記高感度信号の特徴値を算出して、算出した特徴値と予め設定された閾値とを比較し、この比較結果に基づいて、前記単位領域にある副感光部から信号電荷を出力するか否かを選択する制御手段を備えたことを特徴とする請求項１または２に記載のＣＭＯＳ型固体撮像素子。
【請求項４】
前記特徴値は、前記高感度信号で表される各色階調または輝度の平均値であることを特徴とする請求項３に記載のＣＭＯＳ型固体撮像素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、被写体の輝度に応じた量の信号電荷を蓄積する画素が一定のピッチで複数配列され、信号電荷を出力して撮像信号を生成するＣＭＯＳ型固体撮像素子に関する。
【０００２】
【従来の技術】
ビデオカメラやデジタルカメラに搭載されるＣＣＤやＣＭＯＳなどの固体撮像素子は、画面の最も明るい部分から最も暗い部分までの階調を再現する能力、いわゆるダイナミックレンジが写真フイルムと比較して狭いため、明暗差の大きいシーンを撮影した場合には、高輝度域が白飛びしたり、低輝度域が黒く潰れてしまうという問題があった。
【０００３】
上記問題を解決するために、２つの異なる蓄積時間で信号電荷を出力するＣＭＯＳエリアセンサを用い、得られた２つの信号電荷を合成して、１つの画像信号として出力する固体撮像装置が提案されている（特許文献１参照）。
【０００４】
特許文献１に記載される固体撮像装置では、撮像に２倍の画素が必要となり、ＣＭＯＳエリアセンサの大型化や解像度の低下を招く。そこで本出願人は、図５に示すようなＣＣＤ１００を用いて、広いダイナミックレンジをもつ画像を得る方法を考案した。このＣＣＤ１００には、八角形の画素１０１が所定のピッチでハニカム状に複数配列されている。画素１０１は、主感光部１０１ａと、この主感光部１０１ａよりも受光面積が小さい副感光部１０１ｂとからなる。ＣＣＤ１００は、主感光部１０１ａと副感光部１０１ｂの信号電荷を個別に読み出せるように構成されている。
【０００５】
図６に示すように、主感光部１０１ａの信号出力は、副感光部１０１ｂと比較して少ない入射光量で飽和する。これにより、主感光部１０１ａからは、主として低輝度域から中輝度域の階調を表現する高感度信号Ｈが取り込まれ、副感光部１０１ｂからは、高感度信号Ｈでは表現できない高輝度域の階調を表現する低感度信号Ｌが取り込まれる。これら主副感光部１０１ａ、１０１ｂで得られた高感度信号Ｈおよび低感度信号Ｌは、合成・圧縮処理を施され、広いダイナミックレンジをもつ１画素分の画像データとして取り扱われる。
【０００６】
【特許文献１】
特開２００２−３３５４５２号公報
【０００７】
【発明が解決しようとする課題】
ここで、高感度信号Ｈが飽和値に近い明るさの場合は、低感度信号Ｌを合成することにより広いダイナミックレンジをもつ画像を得ることができるが、高感度信号Ｈが飽和値よりも充分低い明るさの場合は、低感度信号Ｌの合成による効果は少なくなる。したがって、明るさに応じて低感度信号Ｌを読み出すか否かを、画素の領域毎に選択させるようにすれば、信号の読み出し時間を短縮させることができる。しかしながら、ＣＣＤ１００では、高感度信号Ｈおよび低感度信号Ｌが全画素分、各々単独で読み出されるため、選択的に特定の画素領域へアクセスすることが困難であった。
【０００８】
ところで、ＣＭＯＳは、光電変換により蓄積した信号電荷を画素毎に電圧変換して増幅し、これをマトリクス選択回路で画素毎に順次選択して読み出すことができる。また、ＣＭＯＳは、ＣＣＤよりも消費電力が少なく、Ａ／Ｄ変換器や増幅回路などの周辺回路を集積化することができるので、ビデオカメラやデジタルカメラの小型・軽量化に適しているという利点がある。このことから、図５に示すＣＣＤ１００と同様の構成でＣＭＯＳを作製すれば、広いダイナミックレンジをもつ画像が得られるだけでなく、省電力・小型・軽量化が実現される可能性がある。
【０００９】
しかしながら、ＣＣＤ１００と同様の構成でＣＭＯＳを作製した場合、各画素に主感光部と副感光部とを個別に設けると、マトリクス選択回路に主副感光部用の信号線が必要となり、回路が大型化してしまうおそれがある。
【００１０】
本発明は、省電力・小型・軽量化を実現させることができ、且つ信号の読み出し時間を短縮させることができるＣＭＯＳ型固体撮像素子を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明は、被写体の輝度に応じた量の信号電荷を蓄積する画素が一定のピッチで複数配列され、前記信号電荷を出力して撮像信号を生成するＣＭＯＳ型固体撮像素子において、前記被写体の低輝度域から中輝度域までの階調を表現する高感度信号を生成する主感光部と、この主感光部よりも相対的に小さい受光面積をもち、高輝度域の階調を表現する低感度信号を生成する副感光部とから前記画素を構成するとともに、前記主感光部および副感光部に蓄積された信号電荷を選択的に出力する出力手段を設けたことを特徴とする。
【００１２】
なお、前記出力手段は、前記主感光部および副感光部にそれぞれ接続され、並列接続された２つの出力用トランジスタと、前記出力用トランジスタの一方を選択的に駆動させる読み出し切替論理回路とから構成されることが好ましい。
【００１３】
また、前記画素の単位領域毎に、前記高感度信号の特徴値を算出して、算出した特徴値と予め設定された閾値とを比較し、この比較結果に基づいて、前記単位領域にある副感光部から信号電荷を出力するか否かを選択する制御手段を備え、前記特徴値は、前記高感度信号で表される各色階調または輝度の平均値であることが好ましい。
【００１４】
【発明の実施の形態】
図１において、本発明を適用したＣＭＯＳ型固体撮像素子（ＣＭＯＳ）２は、メカシャッタ１１を介して撮像レンズ１０から取り込まれた被写体光を撮像信号に変換する。このＣＭＯＳ２には、図５に示すＣＣＤ１００と同様に、八角形の画素１２が所定のピッチでハニカム状に複数配列されている。画素１２は、主感光部１２ａと、この主感光部１２ａよりも受光面積が小さい副感光部１２ｂとからなる。このＣＭＯＳ２は、主副感光部１２ａ、１２ｂで受光した被写体光を信号電荷に変換するフォトダイオード２１ａ、２１ｂ（図２参照）上に、図示しないＲＧＢカラーフィルタやマイクロレンズが積層された構造を有する。
【００１５】
ＣＭＯＳ２の電気的構成を示す図２において、制御回路２０は、ＣＭＯＳ２の各部の動作を統括的に制御する。１つの画素１２は、フォトダイオード２１ａ、２１ｂ、出力用トランジスタ２２ａ、２２ｂ、ソースフォロアアンプのドライバトランジスタ２３、選択ゲート２４、リセットゲート２５、および読み出し切替論理回路２６から構成され、垂直走査回路２７、および水平走査回路２８に接続されている。
【００１６】
フォトダイオード２１ａ、２１ｂは、それぞれ出力用トランジスタ２２ａ、２２ｂのゲート端子に接続されている。出力用トランジスタ２２ａ、２２ｂのドレイン端子は互いに接続され、ソースフォロアアンプのドライバトランジスタ２３のゲート端子に接続されている。また、出力用トランジスタ２２ａ、２２ｂのソース端子は、読み出し切替論理回路２６を介して互いに接続されている。
【００１７】
ソースフォロアアンプのドライバトランジスタ２３は、フォトダイオード２１ａ、２１ｂの電位を増幅させるためのもので、そのソース端子は各画素共通の信号線Ｘに接続されている。信号線Ｘには、各画素列の外に配置されたアンプ／ノイズ除去回路２９が接続されている。このアンプ／ノイズ除去回路２９は、画素毎に設けられた増幅器の利得とオフセットのばらつきを補償し、リセット雑音、熱雑音、１／ｆ雑音などのノイズを除去する。
【００１８】
選択ゲート２４は、信号線Ｙを介して垂直走査回路２７に接続されており、画素１２の垂直方向の走査選択を行う。リセットゲート２５は、フォトダイオード２１ａ、２１ｂの電位を初期状態に戻す。水平走査回路２８は、信号電荷を読み出す画素列を選択する。
【００１９】
信号電荷を読み出す画素１２が選択されると、ソースフォロアアンプのドライバトランジスタ２３が駆動して、フォトダイオード２１ａ、２１ｂのいずれかに蓄積された信号電荷が撮像信号として出力される。通常は、主感光部１２ａに対応する出力用トランジスタ２２ａが駆動して、フォトダイオード２１ａに蓄積された信号電荷が撮像信号として出力される。
【００２０】
一方、ソースフォロアアンプのドライバトランジスタ２３の駆動と同期して、制御回路２０から読み出し切替論理回路２６に切替パルスが出力されると、出力用トランジスタ２２ａ、２２ｂのソース端子の電位が逆転し、副感光部１２ｂに対応する出力用トランジスタ２２ｂが駆動して、フォトダイオード２１ｂに蓄積された信号電荷が撮像信号として出力される。なお、図１において、撮影レンズ１０を介して主感光部１２ａ、副感光部１２ｂで被写体の撮像が行われた後には、メカシャッタ１１が閉じられる。このため、主感光部１２ａに蓄積された信号電荷が読み出された後に、副感光部１２ｂに新たな信号電荷が蓄積されることはない。
【００２１】
主感光部１２ａ、副感光部１２ｂに蓄積された信号電荷は、共通の信号線Ｘ、Ｙを介して読み出される。このため、主感光部１２ａ、副感光部１２ｂの各々に信号線を接続する必要がなく、回路構成を簡略化させることができる。
【００２２】
フォトダイオード２１ａ、２１ｂから出力された信号電荷は、アンプ／ノイズ除去回路２９を経て、出力部３０でインピーダンス変換され、高感度信号Ｈと低感度信号Ｌ（ともに図６参照）としてバッファメモリ３１に送信される。バッファメモリ３１では、この高感度信号Ｈと低感度信号Ｌとを別々の記憶領域に一時記録する。
【００２３】
制御回路２０は、高感度信号Ｈがバッファメモリ３１に記録された後、この高感度信号Ｈをバッファメモリ３１から読み出し、ｈ（水平方向）×ｖ（垂直方向）個の画素からなる図３に示す単位領域４０毎に、高感度信号Ｈで表されるＲＧＢ（階調）、Ｙ（輝度）の平均値Ａｖ（ｒ、ｇ、ｂ、ｙ）ｎｈ、ｍｖ（水平方向ｎ番目、垂直方向ｍ番目の単位領域４０の平均値）を算出し、それぞれのパラメータｒｇｂｙと、予め設定された高感度信号Ｈの飽和近傍値ＱＬｔｈ（Ｒ、Ｇ、Ｂ、Ｙ）の閾値ＲＧＢＹとを比較する。
【００２４】
制御回路２０は、Ａｖ（ｒ、ｇ、ｂ、ｙ）ｎｈ、ｍｖと、ＱＬｔｈ（Ｒ、Ｇ、Ｂ、Ｙ）との比較結果に基づいて、単位領域４０にある副感光部１２ｂから出力される低感度信号Ｌを読み出すか否かを選択する。すなわち、Ａｖ（ｒ、ｇ、ｂ、ｙ）ｎｈ、ｍｖのパラメータｒｇｂｙのうちのいずれかが、ＱＬｔｈ（Ｒ、Ｇ、Ｂ、Ｙ）の閾値ＲＧＢＹ以上であった場合は、その単位領域４０の副感光部１２ｂで出力される低感度信号Ｌを読み出し、パラメータｒｇｂｙのうちのいずれも閾値ＲＧＢＹ以下であった場合は、低感度信号Ｌを読み出さない。
【００２５】
制御回路２０は、低感度信号Ｌを読み出す単位領域にフラッグを立て、単位領域の境界部分の非連続性に起因する画質劣化に対応するために、フラッグ化したデータに演算処理（例えばローパスフィルタ処理など）を施す。制御回路２０は、このフラッグ化したデータに応じて低感度信号Ｌを読み出し、バッファメモリ３１に一時記録する。
【００２６】
バッファメモリ３１に一時記録された高感度信号Ｈと低感度信号Ｌとは、画像合成処理回路３２に送信される。画像合成処理回路３２は、高感度信号Ｈと低感度信号Ｌとを合成し、１つの画像データとして外部に出力する。
【００２７】
次に、上記構成による作用について、図４のフローチャートを参照して説明する。まず、読み出し切替論理回路２６が駆動して、フォトダイオード２１ａに蓄積された信号電荷が読み出され、高感度信号Ｈとしてバッファメモリ３１に一時記録される。
【００２８】
バッファメモリ３１に記録された高感度信号Ｈは、制御回路２０に読み出され、単位領域４０毎に高感度信号Ｈで表されるＲＧＢＹの平均値Ａｖ（ｒ、ｇ、ｂ、ｙ）ｎｈ、ｍｖが算出される。そして、それぞれのパラメータｒｇｂｙと、飽和近傍値ＱＬｔｈ（Ｒ、Ｇ、Ｂ、Ｙ）の閾値ＲＧＢＹとが比較される。パラメータｒｇｂｙのうちのいずれかが、閾値ＲＧＢＹ以上であった場合、その単位領域４０に低感度信号Ｌを読み出すフラッグを立て、パラメータｒｇｂｙのうちのいずれも閾値ＲＧＢＹ以下であった場合、その単位領域４０にはフラッグを立てない。
【００２９】
フラッグ化したデータに演算処理を施した後、読み出し切替論理回路２６が駆動して、フォトダイオード２１ｂに蓄積された信号電荷が、フラッグ化したデータに応じて読み出され、低感度信号Ｌとしてバッファメモリ３１に一時記録される。バッファメモリ３１に一時記録された高感度信号Ｈと低感度信号Ｌとは、画像合成処理回路３２に送信され、合成処理を施されて１つの画像データとして外部に出力される。このような構成であると、画質を劣化させることなく、信号の読み出し時間を短縮させることができる。
【００３０】
なお、単位領域４０の画素数（ｈ×ｖ）や飽和近傍値ＱＬｔｈ（Ｒ、Ｇ、Ｂ、Ｙ）は、ＣＭＯＳ２の仕様に応じて適宜変更可能である。また、平均値Ａｖ（ｒ、ｇ、ｂ、ｙ）ｎｈ、ｍｖの算出方法としては、単純な全加算平均でもよいし、数画素分間引いて平均してもよい。
【００３１】
【発明の効果】
以上のように、本発明のＣＭＯＳ型固体撮像素子によれば、被写体の低輝度域から中輝度域までの階調を表現する高感度信号を生成する主感光部と、この主感光部よりも相対的に小さい受光面積をもち、高輝度域の階調を表現する低感度信号を生成する副感光部とから画素を構成するとともに、主感光部および副感光部に蓄積された信号電荷を選択的に出力する出力手段を設けたので、省電力・小型・軽量化を実現させることができる。
【００３２】
また、画素の単位領域毎に高感度信号の特徴値を算出して、算出した特徴値と予め設定された閾値とを比較し、この比較結果に基づいて、単位領域にある副感光部から信号電荷を出力するか否かを選択する制御手段を備えたので、信号の読み出し時間を短縮させることができる。
【図面の簡単な説明】
【図１】本発明を適用したＣＭＯＳの構成を示す平面図である。
【図２】ＣＭＯＳの電気的構成を示す図である。
【図３】単位領域の構成を示す概略図である。
【図４】信号読み出し手順を示すフローチャートである。
【図５】本出願人が考案したＣＣＤの構成を示す拡大平面図である。
【図６】図５に示すＣＣＤの露光量に対する高感度信号と低感度信号の出力を示すグラフである。
【符号の説明】
２  ＣＭＯＳ型固体撮像素子（ＣＭＯＳ）
１２  画素
１２ａ  主感光部
１２ｂ  副感光部
２０  制御回路
２１ａ、２１ｂ  フォトダイオード
２２ａ、２２ｂ  出力用トランジスタ
２６  読み出し切替論理回路
２７  垂直走査回路
２８  水平走査回路
３１  バッファメモリ
３２  画像合成処理回路
４０  単位領域
【図１】
2004363193.tif 000003
【図２】
2004363193.tif 000004
【図３】
2004363193.tif 000005
【図４】
2004363193.tif 000006
【図５】
2004363193.tif 000007
【図６】
2004363193.tif 000008