(57)【要約】【課題】コンパクトカメラ（銀塩、ディジタル）用の逆光検知が可能なＡＥ機能搭載のＡＦＡＥ用固体撮像装置を提供する。【解決手段】多点ＡＦのための複数のＡＦ用光電変換素子列１Ａ〜７Ａ、１Ｂ〜７Ｂ、ＡＦ用光電変換素子列によるＡＦ位置を測光する第１のＡＥ用光電変換素子Ｓ１〜Ｓ７、ＡＦ位置よりも広い撮影領域を測光する第２のＡＥ用光電変換素子Ｗ０を同一半導体基板上に集積化する。また、各々が複数のＡＦ用光電変換素子から成るブロック１００、１０１を有し、このブロック間に第１、第２のＡＥ用光電変換素子を設ける。更に、第１のＡＥ用光電変換素子は第２のＡＥ用光電変換素子の空間的内側に設け、第２のＡＥ用光電変換素子は複数に分割し、画角に応じて選択して使用する。【選択図】　　　　図１
2004064068.tif 000002
【特許請求の範囲】
【請求項１】
撮影領域内の複数の位置に対してオートフォーカスを行う多点ＡＦのための複数のＡＦ用光電変換素子列、前記ＡＦ用光電変換素子列によるＡＦ位置を測光する第１のＡＥ用光電変換素子、前記ＡＦ位置よりも広い撮影領域を測光する第２のＡＥ用光電変換素子が各々同一半導体基板上に集積されているＡＥＡＦ用固体撮像装置において、
前記ＡＥＡＦ用固体撮像装置は、各々が前記複数のＡＦ用光電変換素子列からなる複数のブロックを有し、
前記複数のブロック間に前記第１のＡＥ用光電変換素子と前記第２のＡＥ用光電変換素子が設けられ、前記第１のＡＥ用光電変換素子は前記第２のＡＥ用光電変換素子の空間的内側に設けられており、
前記第２のＡＥ用光電変換素子は複数に分割され、画角に応じて選択して使用されることを特徴とするＡＥＡＦ用固体撮像装置。
【請求項２】
前記第１、第２のＡＥ用光電変換素子は、ゼロバイアス状態のｐｎ接合フォトダイオードと、前記フォトダイオードからの光電流を対数圧縮電圧変換出力するための対数圧縮変換手段を有することを特徴とする請求項１に記載のＡＥＡＦ用固体撮像装置。
【請求項３】
前記ＡＦ用光電変換素子は、撮影する画角に応じて選択して使用されることを特徴とする請求項１に記載のＡＥＡＦ用固体撮像装置。
【請求項４】
前記ＡＥＡＦ用固体撮像装置は、ＣＭＯＳ回路によって構成されていることを特徴とする請求項１〜３のいずれか１項に記載のＡＥＡＦ用固体撮像装置。
【請求項５】
前記ＡＦ用光電変換素子と前記ＡＥ用光電変換素子との間に、アナログ回路もしくはＡＥ出力回路が少なくとも一つ設けられていることを特徴とする請求項１に記載のＡＥＡＦ用固体撮像装置。
【請求項６】
前記アナログ回路は、ＡＧＣ回路を含むことを特徴とする請求項５に記載のＡＥＡＦ用固体撮像装置。
【請求項７】
撮影領域内の複数の位置に対してオートフォーカスを行う多点ＡＦのための複数のＡＦ用光電変換素子列、前記ＡＦ用光電変換素子列によるＡＦ位置を測光する第１のＡＥ用光電変換素子、前記ＡＦ位置よりも広い撮影領域を測光する第２のＡＥ用光電変換素子が各々同一半導体基板上に集積されているＡＥＡＦ用固体撮像装置において、
前記第１のＡＥ用光電変換素子及び第２のＡＥ用光電変換素子の光電流を各々対数圧縮する手段と、前記ＡＦ用光電変換素子の蓄積時間を制御する手段と、前記ＡＦ用光電変換素子列、前記第１のＡＥ用光電変換素子及び前記第２のＡＥ用光電変換素子を駆動するためのタイミング発生回路と、基準電位を発生するためのバンドキャップ回路と、半導体基板の温度を監視する温度計回路とが同一半導体基板上に設けられていることを特徴とするＡＥＡＦ用固体撮像装置。
【請求項８】
請求項１〜７のいずれか１項に記載のＡＥＡＦ用固体撮像装置と、被写体像を検出する検出領域と、前記検出領域へ光を結像するレンズと、前記ＡＥＡＦ用固体撮像装置からの信号に基づきＡＦ制御及びＡＥ制御を行う信号処理回路と、を有することを特徴とするカメラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、測光機能を有するオートフォーカス用固体撮像装置、特に、レンズシャッタコンパクトカメラ等に用いられるＡＥＡＦ用固体撮像装置及びそれを用いたカメラに関するものである。
【０００２】
【従来の技術】
従来、レンズシャッタコンパクトカメラ用の測光（ＡＥ）機能を搭載したオートフォーカス（ＡＦ）センサとしては、例えば、米国特許ＵＳＰ５３０２９９７に記載されている固体撮像装置がある（特許文献１）。この固体撮像装置の概略的平面レイアウト図を図１６に示す。同図において、３０は測光センサアレイ、３２は測光用センサーセグメント、３４Ａ〜３４Ｄは測光用インナーセグメント、３６Ａ〜３６Ｄは測光用アウターセグメント、４０と４２は測距用センサアレイ、４４ｌ−ｎと４６ｌ−ｎは画素、５０はＳｉ半導体基板、ＨとＷは測光領域のサイズ、Ｄは基線長である。
【０００３】
本センサは位相差検出による測距を行うため、４０と４２のリニアセンサが２つ必要となる。画素ピッチをＰ、測距用の結像レンズの焦点距離をｆとすると、測距精度を示すＡＦ敏感度は、
ＡＦ敏感度＝Ｄ×ｆ／Ｐ
と表すことができる。現在、このＡＦ敏感度が５０００程度の固体撮像装置が実現されている。画素ピッチが１０μｍ程度でレンズ焦点距離が数ｍｍであれば、基線長Ｄは５ｍｍ〜８ｍｍとなる。そのため、リニアセンサ４０とリニアセンサ４２の間に無効領域が存在することになるが、３０のＡＥセンサを設けることにより、半導体基板を有効に使うことが可能となっている。またＡＥセンサとＡＦセンサをワンチップにすることにより、カメラの小型化と低価格化の実現にも寄与している。
【０００４】
【特許文献１】
米国特許ＵＳＰ５３０２９９７号
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のＡＦセンサでは、測距点が中央の１点のみであり、多点測距にするための技術は述べられていない。また、測光機能として、逆光状態の撮影において適当露出が得られない、測光センサの出力がリニア出力であるため測光範囲が狭いといった欠点があった。
【０００６】
本発明は、上記従来の問題点に鑑みなされたもので、その目的は、多点測距に対応した測光機能を有するＡＥＡＦ用固体撮像装置及びそれを用いたカメラを提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成するため、撮影領域内の複数の位置に対してオートフォーカスを行う多点ＡＦのための複数のＡＦ用光電変換素子列、前記ＡＦ用光電変換素子列によるＡＦ位置を測光する第１のＡＥ用光電変換素子、前記ＡＦ位置よりも広い撮影領域を測光する第２のＡＥ用光電変換素子が各々同一半導体基板上に集積されているＡＥＡＦ用固体撮像装置において、前記ＡＥＡＦ用固体撮像装置は、各々が前記複数のＡＦ用光電変換素子列からなる複数のブロックを有し、前記複数のブロック間に前記第１のＡＥ用光電変換素子と前記第２のＡＥ用光電変換素子が設けられ、前記第１のＡＥ用光電変換素子は前記第２のＡＥ用光電変換素子の空間的内側に設けられており、前記第２のＡＥ用光電変換素子は複数に分割され、画角に応じて選択して使用されることを特徴とする。
【０００８】
また、本発明は、上記目的を達成するため、撮影領域内の複数の位置に対してオートフォーカスを行う多点ＡＦのための複数のＡＦ用光電変換素子列、前記ＡＦ用光電変換素子列によるＡＦ位置を測光する第１のＡＥ用光電変換素子、前記ＡＦ位置よりも広い撮影領域を測光する第２のＡＥ用光電変換素子が各々同一半導体基板上に集積されているＡＥＡＦ用固体撮像装置において、前記第１のＡＥ用光電変換素子及び第２のＡＥ用光電変換素子の光電流を各々対数圧縮する手段と、前記ＡＦ用光電変換素子の蓄積時間を制御する手段と、前記ＡＦ用光電変換素子列、前記第１のＡＥ用光電変換素子及び前記第２のＡＥ用光電変換素子を駆動するためのタイミング発生回路と、基準電位を発生するためのバンドキャップ回路と、半導体基板の温度を監視する温度計回路とが同一半導体基板上に設けられていることを特徴とする。
【０００９】
更に、本発明は、上記ＡＥＡＦ用固体撮像装置と、被写体像を検出する検出領域と、前記検出領域へ光を結像するレンズと、前記ＡＥＡＦ用固体撮像装置からの信号に基づきＡＦ制御及びＡＥ制御を行う信号処理回路と、を有することを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１１】
（第１の実施形態）
図１は本発明のＡＥＡＦ用固体撮像装置の第１の実施形態を示す平面レイアウト図、図２はその回路ブロック図である。図中１００及び１０１は撮影領域の複数の位置に対してオートフォーカスを行う多点測距のためのＡＦセンサブロックである。ＡＦセンサブロック１００及び１０１は、それぞれＡＦリニアセンサ回路１０２が７つ配列され、ＡＦセンサブロック１００のＡＦリニアセンサ回路を１Ａ〜７Ａ、ＡＦセンサブロック１０１のＡＦリニアセンサ回路を１Ｂ〜７Ｂとして示している。
【００１２】
１０３は７個のスポット測光用フォトダイオードＳ１〜Ｓ７、全体測光用フォトダイオードＷ０を含むＡＥセンサフォトダイオード領域である。また、１０４はＡＥセンサの信号処理を行うＡＥ出力回路、１０５は後述するようにＡＧＣ回路等を含むアナログ回路、１０６はタイミング発生回路等を含むディジタル回路、１０７はＳｉ基板（Ｓｉ半導体基板）である。本実施形態では、Ｓｉ基板１０７上にＡＦセンサブロック１００，１０１、ＡＦセンサフォトダイオード領域１０３、ＡＥ出力回路１０４、アナログ回路１０５、ディジタル回路１０６が集積化されている。ここで、Ｄは基線長、ＨとＷは測光領域の垂直と水平方向の長さを示している。
【００１３】
ＡＦセンサブロック１００及び１０１は、前述のように各々ＡＦリニアセンサ回路１Ａ〜７Ａ、１Ｂ〜７Ｂから成っている。図３はＡＦリニアセンサ回路のブロック図、図４はその具体的な回路図の例を示す。図３と図４に示すＣＭＯＳリニア型ＡＦセンサは、先に本願出願人より特開２０００−１８０７０６号で提案した回路である。
【００１４】
まず、図３に示すようにＡ像（基準部）はＡＦリニアセンサ１Ａ〜７Ａ、Ｂ像（参照部）はＡＦリニアセンサ１Ｂ〜７Ｂに対応している。Ａ像、Ｂ像にそれぞれ対応してフォトダイオードアレイ、センサアンプアレイ、ノイズ除去回路アレイ、最大値検出回路アレイ、ノイズ除去回路アレイ、信号出力回路アレイ、シフトレジスタが設けられている。
【００１５】
フォトダイオードアレイは光電変換を行うｐｎ接合フォトダイオード、センサアンプアレイはフォトダイオードの光電変換信号を増幅する差動増幅回路、最大値検出回路アレイは差動増幅回路からの信号の最大値を検出するための回路、信号出力回路アレイ（最小値検出回路アレイ）は差動増幅回路からの信号の最小値を検出するための回路（またはセンサ信号を増幅して出力する回路）、シフトレジスタアレイ（走査回路）はセンサ信号をシリアル出力するための回路である。これらの図３に示す構成要素については図４の回路で詳細に説明する。なお、図４において説明する最大値検出回路、最小値検出回路は各々図３のノイズ除去回路アレイを含んでいる。
【００１６】
ここで、本実施形態においては、ＡＦセンサ１Ａと１Ｂ、２Ａと２Ｂ、３Ａと３Ｂ、４Ａと４Ｂ、５Ａと５Ｂ、６Ａと６Ｂ、７Ａと７Ｂの対により位相差検出による測距を行う。図２の水平リニアセンサ１Ａ〜７Ａは図１のＡＦセンサブロック１Ａ〜７Ａ、水平リニアセンサ１Ｂ〜７ＢはＡＦセンサブロック１Ｂ〜７Ｂに対応する。この１Ａ〜７Ａと１Ｂ〜７Ｂの各対による位相差検出値が各々ＡＧＣ回路１〜７に出力される。
【００１７】
次に、図４のＡＦセンサの回路について説明する。図中１は光電変換を行うｐｎ接合フォトダイオード、２はフォトダイオードの電位をＶＲＥＳにリセットするリセット用ＭＯＳトランジスタ、３は差動増幅器であり、これらのフォトダイオード１、リセット用ＭＯＳトランジスタ２、差動増幅器３で１つの光電変換画素２１が構成されている。４はクランプ容量、５はクランプ電位を入力するためのＭＯＳスイッチであり、４と５でクランプ回路が構成されている。６〜９はスイッチ用ＭＯＳトランジスタ、１０は最大値検出用差動増幅器、１１は最小値検出用差動増幅器であり、それぞれの差動増幅器は電圧フォロワ回路を構成している。１２は最大値出力用ＭＯＳスイッチ、１３は最小値出力用ＭＯＳスイッチ、１４はＯＲ回路、１５は走査回路、１６，１７は定電流用ＭＯＳトランジスタである。最大値検出回路用には最終段がｎＭＯＳのソースフォロワ回路、最小値検出回路用には最終段がｐＭＯＳのソースフォロワ回路となっている。２０は画素からの信号が出力される共通出力線である。
【００１８】
本回路構成において、最大値検出回路と最小値検出回路の前段にフィードバック型のノイズクランプ回路を設けることにより、フォトダイオードで発生するリセットノイズと、センサアンプ、最大値検出回路、最小値検出回路で発生するＦＰＮの除去が可能となっている。また、最終出力段にソースフォロワ形式である電圧フォロワ回路が画素毎に設けられ、最小値出力時には各電圧フォロワの出力段の定電流源をオフにして、定電流源に接続された出力線に共通接続することにより、映像信号の最小値を得ることができる。また、映像信号出力時には、各電圧フォロワの出力段の定電流源をオンにして、各電圧フォロワ回路を順次、出力線に接続することにより、シリアルな映像信号を得ることができる。この動作により、最小値検出回路と信号出力回路が兼用となるため、チップの小型化が可能となる。
【００１９】
次に、ＡＥセンサフォトダイオード領域１０３は全体測光用フォトダイオードＷ０と７個のスポット測光用フォトダイオードＳ１〜Ｓ７によって構成されている。ＡＥ出力回路１０４はフォトダイオードからの光電流を対数圧縮出力する回路を含んでいる。図２のＡＥ出力回路１０４内のＡＥリニアセンサ回路Ｓ１〜Ｓ７、ＡＥリニアセンサ回路Ｗ０はそれぞれフォトダイオードＳ１〜Ｓ７、Ｗ０に対応して設けられ、各々フォトダイオードＳ１〜Ｓ７、Ｗ０の光電流を対数圧縮出力する。
【００２０】
図５はフォトダイオードＳ１〜Ｓ７及びＷ０を含むＡＥリニアセンサ回路の具体的な回路図を示す。これは、図２のＡＥリニアセンサ回路Ｓ１〜ＡＥリニアセンサ回路Ｓ７、ＡＥリニアセンサ回路Ｗ０に対応する。同図において、１０８はＣＭＯＳオペアンプ、１０９はｐｎ接合フォトダイオード、１１０はｐｎ接合ダイオードである。ｐｎ接合フォトダイオード１０９の両端の電位は基準電位Ｖｃ　になるため、両端間の電位はゼロバイアス状態となる。従って、空乏層の広がりが抑えられるため、空乏層からの暗電流の発生が抑えられる。フォトダイオード１０９で発生した光電流がダイオード１１０を流れることにより、電流電圧変換される。この時、ダイオードの電流電圧特性により、次式に従う対数変換出力が行われる。
【００２１】
【数１】
2004064068.tif 000003
ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷量、ＩＰ　は光電流、ＩＳ　はダイオードの逆方向飽和電流である。実際にはＩＳ　バラツキによる特性変動を抑えるためのＩＳ　補正回路（図２参照）が必要となる。ＩＳ　補正回路の出力は信号増幅回路で増幅され、ディジタル回路１０６へ出力される。
【００２２】
また、アナログ回路１０５は、各ＡＦセンサの蓄積時間を制御するためのオートゲインコントロール（ＡＧＣ）回路１〜７、基準電位を発生するための基準電位発生回路（バンドギャップ回路）、センサ回路に必要なＶＲＥＳやＶＧＲ等の中間電位を発生するための中間電位発生回路、信号を増幅して外部に出力するための信号増幅回路から成っている。各ＡＦセンサは電荷蓄積型光電変換素子である。また、前述の基準電位はＡＦセンサのリセット電位やクランプ電位を決めるのに必要な基準電位である。
【００２３】
図６はＣＭＯＳ回路構成のバンドギャップ回路の一例を示す。Ｄ０，Ｄ１はダイオード、Ｒ０〜Ｒ１は抵抗器、１０８はオペアンプである。このような構成により、ｐｎ接合ダイオード又はＮＰＮトランジスタとＣＭＯＳオペアンプ１０８のみでバンドギャップ回路が構成できる。
【００２４】
ディジタル回路１０６は、センサを駆動するためのタイミング発生回路（ＴＧ）、外部マイクロコンピュータコンピュータとの通信を行うためのＩ／Ｏ回路、各信号を選択して外部へ出力するためのマルチプレクサ（ＭＰＸ）から成っている。なお、全体測光用フォトダイオードＷ０は撮影領域の全体を測光しているが、撮影領域の一部を測光する構成であってもよい。これは、後述する他の実施形態の場合も同様である。
【００２５】
図７は本実施形態のＡＥセンサにおける測光領域とＡＦセンサにおける測距領域の光学的な位置関係を示す図である。本実施形態において、７つの測距点と７つのスポット測光エリアの位置が完全に対応していることが特徴である。更に、部分的な測光領域のみでなく、撮影領域の全体の測光を行う測光センサを備えていることも特徴としている。本実施形態では、このように全体測光とスポット測光を行って、それぞれの測光値を比較演算することで被写体が順光状態であるか逆光状態であるかを判別することが可能となる。例えば、スポット測光値が全体測光値よりも低い場合は逆光状態であり、同等であれば順光状態と判別できる。また、全ての測距位置に対応したスポット測光が可能であるため、被写体が画面中央に存在しなくても逆光検知が可能となる。
【００２６】
また、本実施形態において、それぞれのＡＥセンサとＡＦセンサはＣＭＯＳ回路のみの構成であるため、ＣＭＯＳプロセスのみで製造可能である。更に、各種のＣＭＯＳ回路（アナログ、ディジタル）のオンチップ化との整合性も良いため、各種周辺回路オンチップによるインテリジェント化も同時に可能である。このように本実施形態では、逆光検知ＡＥ機能搭載多点測距型ＡＦセンサを実現できる。なお、本発明はＣＭＯＳセンサのみならず、例えば、ＣＣＤ、ＢＡＳＩＳ、ＳＩＴ、ＣＭＤ、ＡＭＩ等にも応用可能である。
【００２７】
（第２の実施形態）
図８は本発明のＡＥＡＦ用固体撮像装置の第２の実施形態を示す平面レイアウト図である。第１の実施形態では、７点測距に対応したレイアウトを示したが、本実施形態では図８に示すように測距点を減らして５点測距に対応したレイアウトにしている。その他の構成は第１の実施形態と同様である。
【００２８】
このように７点測距を５点測距にすることによって更なるチップの小型化が実現可能となる。当然、更なる小型化のために図９に示すように３点測距タイプにしても良い。本実施形態では、測距点を減らすことによって更に低コストであるＡＥ機能搭載多点ＡＦセンサを実現できる。
【００２９】
（第３の実施形態）
図１０は本発明の第３の実施形態を示す平面レイアウトである。第１、第２の実施形態において測距点に対応したスポット測光用ＡＥセンサと全体測光用ＡＥセンサを有していたが、本実施形態では全体測光用のＡＥセンサを複数に分割したことを特徴とする。即ち、ＡＥセンサフォトダイオード領域１０３をＷ１〜Ｗ４、Ｍ１〜Ｍ４、Ｔ１に分割している。ＡＥセンサフォトダイオード領域を複数に分割することにより、更なる測光精度の向上を実現できる。また、これは３倍以上のズーム倍率の高いカメラに用いる場合、特に有効となる。図１１は、全体測光用ＡＥセンサを複数に分割した場合の各ズーム領域（広角域、標準域、望遠域）で使用するＡＥセンサとＡＦセンサの例を示す。
【００３０】
図１１（ａ）は広角領域撮影の場合を示す。広角域では全てのＡＥセンサ（１６領域）とＡＦセンサ（７点）を用いて測光と測距を行う。図１１（ｂ）は標準域撮影の場合を示す。標準域ではＳ２〜Ｓ６、Ｍ１〜Ｍ４、Ｔ１のＡＥセンサ（１０領域）と２Ａ〜６Ａ（２Ｂ〜６Ｂ）のＡＦセンサ（５点）を用いて測光と測距を行う。図１１（ｃ）は望遠域撮影の場合を示す。望遠域ではＳ３〜Ｓ５、Ｔ１のＡＥセンサ（４領域）と３Ａ〜５Ａ（３Ｂ〜５Ｂ）のＡＦセンサ（３点）を用いて測光と測距を行う。
【００３１】
高倍率ズームコンパクトカメラにおいて本センサを用いた場合、各ズーム領域に応じて多分割ＡＥと多点ＡＦのエリアを使い分けることにより、きめ細かい測光が可能となる。本実施形態においては、測光精度が向上した逆光検知ＡＥ機能搭載の多点ＡＦセンサを実現できる。
【００３２】
（第４の実施形態）
図１２は本発明の第４の実施形態を示す図である。第４の実施形態では、ＡＥセンサの他の実施形態を示す。本実施形態では、対数圧縮のためにＮＭＯＳトランジスタ１１１を用いていることを特徴とする。このような構成により、図５に示す対数圧縮用のＰＮ接合ダイオード１１０が不要となり、ＭＯＳトランジスタだけで対数圧縮信号が得られる。なお、図１２においてＭＯＳトランジスタ１１１を用いている以外は図５と同様である。
【００３３】
（第５の実施形態）
図１３は本発明の第５の実施形態を示す回路ブロック図である。本実施形態では、チップ温度を監視するためのＣＭＯＳ回路構成の温度計回路をアナログ回路１０５内に設けたことを特徴とする。図１４は温度計回路の一例を示す。この回路はＰＮ接合の内蔵電圧の温度特性（約−２ｍＶ／℃）を利用した回路であり、ｐｎ接合ダイオード１１２による温度を次段のＣＭＯＳ増幅回路１１３により、Ｒ２／Ｒ１倍のゲインを掛けて外部へ出力する。温度計回路によりチップの温度を測定することで、センサの暗電流補正のデータとして用いることができる。それにより、更なる高精度な測光性能と測距性能の実現が可能となる。なお、図１４の１１４は定電流回路を示す。また、図１３においてＡＥ出力回路１０４は、ＡＥ回路Ｗ１〜Ｗ４、ＡＥ回路Ｍ１〜Ｍ４、ＡＥ回路Ｔ１を含んでおり、第３の実施形態の固体撮像装置に対応している。
【００３４】
本実施形態においては、ＡＥセンサ、ＡＦセンサ、ＴＧ、Ｉ／Ｏと各種の回路がオンチップされたＣＭＯＳプロセスで製造可能なＡＥＡＦ用固体撮像装置を実現することが可能である。また、本実施形態では、温度計回路を内蔵しているため、高温時や低温時においても測光性能と測距性能の性能低下が少ないＡＥＡＦ用固体撮像装置を実現できる。
【００３５】
（第６の実施形態）
次に、以上の実施形態で説明したＡＥＡＦ用固体撮像装置を用いたカメラについて説明する。図１５は本発明のＡＥＡＦ用固体撮像装置をレンズシャッタディジタルコンパクトカメラに用いた場合の一実施形態を示すブロック図である。図１５において、２０１はレンズのプロテクトとメインスイッチを兼ねるバリア、２０２は被写体の光学像を固体撮像素子２０４に結像するレンズ、２０３はレンズ２０２を通った光量を可変するための絞り、２０４はレンズ２０２で結像された被写体を画像信号として取り込むための固体撮像素子である。
【００３６】
また、２０５は以上の実施形態で説明したＡＥＡＦ用固体撮像装置である。例えば、図１、図２の実施形態のものを用いるものとする。２０７は固体撮像素子２０４やＡＥＡＦ用固体撮像装置２０５から出力される画像信号、測光信号、測距信号をアナログ−ディジタル変換するＡ／Ｄ変換器、２０８はＡ／Ｄ変換器２０７より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、２０９は固体撮像素子２０４、撮像信号処理回路２０６、Ａ／Ｄ変換器２０７、信号処理部２０８等に各種タイミング信号を出力するタイミング発生部、２１０は各種演算とカメラ全体を制御する全体制御・演算部、２１１は画像データを一時的に記憶するためのメモリ部である。
【００３７】
更に、２１２は記録媒体に記録または読み出しを行うためのインターフェース部、２１３は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体、２１４は外部コンピュータ等と通信するためのインターフェース部である。
【００３８】
次に、このようなレンズシャッタディジタルコンパクトカメラの撮影時の動作について説明する。バリア２０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器２０７等の撮像系回路の電源がオンされる。次いで、露光量を制御するために全体制御・演算部２１０は絞り２０３を開放にし、ＡＥＡＦ用固体撮像素子２０５のＡＥセンサから出力された信号がＡ／Ｄ変換器２０７で変換された後、信号処理部２０８に入力され、そのデータを基に露出の演算を全体制御・演算部２１０で行う。
【００３９】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部２１０は絞り２０３を調節する。また、ＡＥＡＦ用固体撮像装置２０５のＡＦセンサから出力された信号をもとに前述のような位相差検出により被写体までの距離の演算を全体制御・演算部２１０で行う。その後、レンズ２０２を駆動して合焦か否かを判断し、合焦していないと判断した時は再びレンズ２０２を駆動して測距を行い、オートフォーカス制御を行う。
【００４０】
次いで、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子２０４から出力された画像信号はＡ／Ｄ変換器２０７でＡ−Ｄ変換され、信号処理部２０８を通り全体制御・演算部２１０によりメモリ部２１１に書き込まれる。その後、メモリ部２１１に蓄積されたデータは全体制御・演算部２１０の制御により記録媒体制御Ｉ／Ｆ部２１２を通り着脱可能な記録媒体２１３に記録される。また、外部Ｉ／Ｆ部２１４を通り直接コンピュータ等に入力してもよい。なお、本発明のＡＥＡＦ用固体撮像装置はディジタルコンパクトカメラだけでなく、銀塩カメラ等にも使用できる。
【００４１】
【発明の効果】
以上説明したように本発明によれば、高性能なＡＥ機能と多点ＡＦ機能を有する固体撮像装置を１チップで実現できる。また、スポット測光と全体（又は一部）測光を行い、それぞれの測光値を比較演算することにより、順光状態であるのか、逆光状態であるのかを判別することができる。更に、高倍率ズームのカメラに用いる場合、各ズーム領域に応じてきめ細かい測光が可能となるため測光精度が向上する。従って、本発明のＡＥＡＦ用固体撮像装置をレンズシャッタコンパクトカメラ等に用いることにより、小型化、高性能化、低価格化を実現することができる。
【図面の簡単な説明】
【図１】本発明のＡＥＡＦ用固体撮像装置の第１の実施形態を示す平面レイアウト図である。
【図２】本発明の第１の実施形態を示す回路ブロック図である。
【図３】第１の実施形態のＡＦリニアセンサ回路を示すブロック図である。
【図４】第１の実施形態のＡＦリニアセンサ回路を示す回路図である。
【図５】第１の実施形態のＡＥセンサを示す回路図である。
【図６】第１の実施形態のバンドギャップ回路を示す図である。
【図７】第１の実施形態の測距位置とスポット測光位置の光学的な位置関係を示す図である。
【図８】本発明の第２の実施形態を示す平面レイアウト図である。
【図９】第２の実施形態の５点測距を３点測距にした場合の実施形態を示す平面レイアウト図である。
【図１０】本発明の第３の実施形態を示す平面レイアウト図である。
【図１１】第３の実施形態における撮影領域と使用センサの関係を説明する図である。
【図１２】本発明の第４の実施形態におけるＡＥリニアセンサを示す図である。
【図１３】本発明の第５の実施形態を示すブロック図である。
【図１４】第５の実施形態における温度計回路を示す図である。
【図１５】本発明のＡＥＡＦ用固体撮像装置を用いた場合のカメラの一実施形態を示すブロック図である。
【図１６】従来例のオートフォーカスセンサを示す図である。
【符号の説明】
１　　ｐｎフォトダイオード
２　　リセットＭＯＳトランジスタ
３　　ＣＭＯＳ差動増幅器
４　　クランプ容量
５〜９　　ＭＯＳスイッチ
１０　　最大値検出用差動増幅器
１１　　最小値検出用差動増幅器
１２，１３　　ＭＯＳスイッチ
１４　　ＯＲ回路
１５　　走査回路
１６，１７　　定電流ＭＯＳトランジスタ
１００，１０１　　ＡＦセンサブロック
１０２　　ＡＦリニアセンサ回路
１０３　　ＡＦセンサフォトダイオード領域
１０４　　ＡＥ出力回路
１０５　　アナログ回路
１０６　　ディジタル回路
１０７　　Ｓｉ半導体基板
１０８　　ＣＭＯＳオペアンプ
１０９　　ｐｎ接合フォトダイオード
１１０　　ｐｎ接合ダイオード
【図１】
2004064068.tif 000004
【図２】
2004064068.tif 000005
【図３】
2004064068.tif 000006
【図４】
2004064068.tif 000007
【図５】
2004064068.tif 000008
【図６】
2004064068.tif 000009
【図７】
2004064068.tif 000010
【図８】
2004064068.tif 000011
【図９】
2004064068.tif 000012
【図１０】
2004064068.tif 000013
【図１１】
2004064068.tif 000014
【図１２】
2004064068.tif 000015
【図１３】
2004064068.tif 000016
【図１４】
2004064068.tif 000017
【図１５】
2004064068.tif 000018
【図１６】
2004064068.tif 000019