(57)【要約】【課題】必要な回路を減らして、小サイズ低コストで実現できるフラクショナルＮＰＬＬシンセサイザ、フラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法、及びそれを用いた無線通信方法を提供する。【解決手段】分周比制御回路５では変調信号のデータ１の立ち上がりエッジでトリガーがかかり、スイッチ５４をオンし、カウント値αΔＫによって可変分周器４の分周比が増加して、出力信号Ｆｖｃｏにはキャリア周波数に対してαΔＫ分の周波数偏移がかかる。次に、スイッチ５４と共にスイッチ５５がオンすると、カウント値αΔＫ＋βΔＫによって可変分周器４の分周比がさらに増加して、出力信号ＦｖｃｏにはαΔＫ＋βΔＫ分の周波数偏移がかかった状態となる。そして、スイッチ５５が再びオフすると、可変分周器４の分周比はカウント値βΔＫ分減少し、出力信号ＦｖｃｏはαΔＫ分の周波数偏移がかかった状態になる。【選択図】　　　　図１
2004147106.tif 000002
【特許請求の範囲】
【請求項１】
入力の周波数を分周した信号を出力する可変分周器と、前記可変分周器の分周比を制御する分周比制御回路と、基準信号と前記可変分周器の出力信号との位相差を検出して、該検出結果を出力する位相比較器と、前記位相比較器の出力を平均化する低域通過フィルタと、前記低域通過フィルタの出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周器の入力とする電圧制御発振器とによって発振周波数を生成するフラクショナルＮＰＬＬシンセサイザにおいて、前記分周比制御回路は、分周比を段階毎に変化させて発振周波数の偏移を段階毎に行うことを特徴とするフラクショナルＮＰＬＬシンセサイザ。
【請求項２】
入力の周波数を分周した信号を出力する可変分周処理と、前記可変分周処理の分周比を制御する分周比制御処理と、基準信号と前記分周比制御処理による出力信号との位相差を検出して、該検出結果を出力する位相比較処理と、前記位相比較処理による出力を平均化する低域通過フィルタリング処理と、前記低域通過フィルタリング処理による出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周処理の入力とする電圧制御発振処理とによって発振周波数を生成するフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法において、分周比を段階毎に変化させて発振周波数の偏移を段階毎に行う分周比制御処理を行うことを特徴とするフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法。
【請求項３】
段階毎に変化する分周比を各々設定することで、発振周波数が偏移する段階毎の周波数を設定する周波数設定処理を行うことを特徴とする請求項２記載のフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法。
【請求項４】
分周比が変化する段数を設定することで、発振周波数が偏移する段数を設定する偏移段数設定処理を行うことを特徴とする請求項２または３記載のフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法。
【請求項５】
分周比が段階毎に変化する時間を設定することで、発振周波数が段階毎に偏移する時間を設定する偏移時間設定処理を行うことを特徴とする請求項２記載のフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法。
【請求項６】
前記分周比制御処理では、周波数偏移をかける対象であるビット列信号を全ビットに亘って蓄積記憶し、蓄積記憶したビット列信号の全ビットに亘って極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行うことを特徴とする請求項２乃至５いずれか記載のフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法。
【請求項７】
前記分周比制御処理では、周波数偏移をかける対象であるビット列信号を１ビット毎に極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行うことを特徴とする請求項２乃至５いずれか記載のフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法。
【請求項８】
実施形態２乃至７いずれかのフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法において、通信端末は、送受信される信号の複数の波形形状、及び波形形状決定用データを記憶しており、送信端末は、記憶している前記複数の波形形状から１つの波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信し、受信端末は、受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致しなければ波形形状変更要求データを送信端末へ返信し、送信端末は、記憶している前記複数の波形形状から、受信した波形形状変更要求データに基づく波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信する処理を、受信端末が受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致するまで繰り返すことを特徴とする無線通信方法。
【請求項９】
記憶している前記複数の波形形状のうち所定の波形形状は、適用されるシステムによって優先して選択されることを特徴とする請求項８記載の無線通信方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フラクショナルＮＰＬＬシンセサイザ、フラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法、及びそれを用いた無線通信方法に関するものである。
【０００２】
【従来の技術】
フラクショナルＮＰＬＬシンセサイザーは、設定可能な出力周波数間隔が基準信号の周波数と一致するインテジャーＮＰＬＬシンセサイザーと違い、基準信号の周波数よりも小さな周波数間隔で出力信号の周波数を制御できるもので、その構成は図１０に示すように、位相比較器１と、低域通過フィルタ２と、電圧制御発振器３と、可変分周器４と、分周比制御回路１５とから構成される。
【０００３】
位相比較器１は、基準信号Ｆｒと可変分周器４の出力信号との位相差を検出して、検出結果を出力する回路である。低域通過フィルタ２は、位相比較器１の出力を平均化する回路である。電圧制御発振器３は、低域通過フィルタ２の出力電圧に応じた周波数の信号Ｆｖｃｏを発振する回路である。可変分周器４は、電圧制御発振器３が出力する信号Ｆｖｃｏの周波数を分周する回路である。分周比制御回路１５は、キャリア周波数の設定信号と変調信号とを入力されて、可変分周器４の分周比を制御する回路である。
【０００４】
ここで、分周比制御回路１５は可変分周器４の分周比を時間的に変化させ、平均値として整数でなく分数の精度で分周比を制御することを実現できるものである。この特性を利用し、電圧制御発振器３の出力信号Ｆｖｃｏの周波数をキャリア周波数から所望の周波数偏移で発振させるＦＳＫ（Ｆｒｅｑｕｅｎｃｙ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）変調が可能となる。一般的に、図２（ａ）に示す１，０，１からなる変調信号を分周比制御回路１５に入力すると、出力信号Ｆｖｃｏの周波数偏移は図２（ｂ）の様な正の周波数偏移と負の周波数偏移とを交互に行う矩形波になる。（例えば、特許文献１参照。）。
【０００５】
このように直接、ＦＳＫ変調をかける事ができるフラクショナルＮＰＬＬシンセサイザーにおいては、変調をかけた時の発振周波数帯域を制限する為、分周比制御回路１５に変調信号を入力する際、フィルターを介して入力しており、そのときの出力信号Ｆｖｃｏの周波数偏移は図２（ｃ）の破線の様に図２（ｂ）の矩形波に比べて鈍った波形となる。
【０００６】
【特許文献１】
特開２００１−２９８３６３号公報（５頁左欄第３１行〜第４４行、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら上述の構成、方法では、特にフラクショナルＮＰＬＬシンセサイザーの同チップ内にフィルタを構成する場合、チップ面積が増大して、コスト上昇の原因となってしまうという問題があった。
【０００８】
本発明は、上記事由に鑑みてなされたものであり、その目的は、必要な回路を減らして、小サイズ低コストで実現できるフラクショナルＮＰＬＬシンセサイザ、フラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法、及びそれを用いた無線通信方法を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１の発明は、入力の周波数を分周した信号を出力する可変分周器と、前記可変分周器の分周比を制御する分周比制御回路と、基準信号と前記可変分周器の出力信号との位相差を検出して、該検出結果を出力する位相比較器と、前記位相比較器の出力を平均化する低域通過フィルタと、前記低域通過フィルタの出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周器の入力とする電圧制御発振器とによって発振周波数を生成するフラクショナルＮＰＬＬシンセサイザにおいて、前記分周比制御回路は、分周比を段階毎に変化させて発振周波数の偏移を段階毎に行うことを特徴とする。
【００１０】
請求項２の発明は、入力の周波数を分周した信号を出力する可変分周処理と、前記可変分周処理の分周比を制御する分周比制御処理と、基準信号と前記分周比制御処理による出力信号との位相差を検出して、該検出結果を出力する位相比較処理と、前記位相比較処理による出力を平均化する低域通過フィルタリング処理と、前記低域通過フィルタリング処理による出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周処理の入力とする電圧制御発振処理とによって発振周波数を生成するフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法において、分周比を段階毎に変化させて発振周波数の偏移を段階毎に行う分周比制御処理を行うことを特徴とする。
【００１１】
請求項３の発明は、請求項２において、段階毎に変化する分周比を各々設定することで、発振周波数が偏移する段階毎の周波数を設定する周波数設定処理を行うことを特徴とする。
【００１２】
請求項４の発明は、請求項２または３において、分周比が変化する段数を設定することで、発振周波数が偏移する段数を設定する偏移段数設定処理を行うことを特徴とする。
【００１３】
請求項５の発明は、請求項２において、分周比が段階毎に変化する時間を設定することで、発振周波数が段階毎に偏移する時間を設定する偏移時間設定処理を行うことを特徴とする。
【００１４】
請求項６の発明は、請求項２乃至５いずれかにおいて、前記分周比制御処理では、周波数偏移をかける対象であるビット列信号を全ビットに亘って蓄積記憶し、蓄積記憶したビット列信号の全ビットに亘って極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行うことを特徴とする。
【００１５】
請求項７の発明は、請求項２乃至５いずれかにおいて、前記分周比制御処理では、周波数偏移をかける対象であるビット列信号を１ビット毎に極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行うことを特徴とする。
【００１６】
請求項８の発明は、実施形態２乃至７いずれかのフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法において、通信端末は、送受信される信号の複数の波形形状、及び波形形状決定用データを記憶しており、送信端末は、記憶している前記複数の波形形状から１つの波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信し、受信端末は、受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致しなければ波形形状変更要求データを送信端末へ返信し、送信端末は、記憶している前記複数の波形形状から、受信した波形形状変更要求データに基づく波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信する処理を、受信端末が受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致するまで繰り返すことを特徴とする。
【００１７】
請求項９の発明は、請求項８において、記憶している前記複数の波形形状のうち所定の波形形状は、適用されるシステムによって優先して選択されることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１９】
（実施形態１）
本実施形態のフラクショナルＮＰＬＬシンセサイザは図１にその構成を示され、従来例を示す図１０と同様の構成には同一の符号を付して説明は省略する。本実施形態では、図２（ｃ）の破線に示す、変調信号にフィルタをかけたときの出力信号Ｆｖｃｏの周波数偏移の波形と同等な、図２（ｃ）の実線に示す周波数偏移を２段階に行う波形を実現する。
【００２０】
分周比制御回路５は、レジスタ５１，５２と、制御回路５３と、スイッチ５４，５５と、加算器５６とを備えており、アキュムレータを１段用いた簡単な例を示している。まず、出力信号ＦｖｃｏをＮ分周している可変分周器４の出力をクロックにして、レジスタ５１，５２は各々に設定された値分までカウントし、そのカウント値を各々、Ｋ、ΔＫとする。加算器５６では、このカウント値の和Ｋ’＝Ｋ＋ΔＫが設定されたＭ値を超えると、オーバーフローして可変分周器４において分周比Ｎ＋１を選択、実行し、最初に戻る。これを繰り返して［数１］の様に、所望の周波数偏移を持った電圧制御発振器３の出力信号Ｆｖｃｏを得ている。
【００２１】
【数１】
2004147106.tif 000003
【００２２】
ここでレジスタ５２は２つのレジスタ５２１，５２２からなっており、そのカウント値を各々、αΔＫ，βΔＫとする。ここで、αとβはΔＫの係数であり、αとβの和は１である。また、それぞれにレジスタ５１と接続・切断するためのスイッチ５４，５５が接続されており、スイッチ５４，５５は制御回路５３によってオン，オフされる。
【００２３】
そして、図２（ａ）に示す変調速度１／Ｔ１が既知である変調信号が制御回路５３に入ってきたときの出力信号Ｆｖｃｏの周波数偏移を図２（ｃ）に示す。変調信号のデータ１が制御回路５３に入ってくると、変調信号の立ち上がりエッジＡ１でトリガーがかかり、まずスイッチ５４をオンする。すると、カウント値αΔＫによって可変分周器４の分周比が増加して、結果として出力信号Ｆｖｃｏには、キャリア周波数に対して＋ｆ１の周波数偏移（αΔＫ分の周波数偏移）がかかる。同時に制御回路５３内のタイマー（図示せず）が作動して、Ｔ２（＜Ｔ１／２）の時間が経過するまでスイッチ５４がオンした状態となり、出力信号Ｆｖｃｏはこの間、＋ｆ１の周波数偏移がかかった状態となる。
【００２４】
次に、Ｔ１−２・Ｔ２の時間が経過するまでスイッチ５４と共にスイッチ５５がオンすると、カウント値αΔＫ＋βΔＫによって可変分周器４の分周比がさらに増加して、出力信号Ｆｖｃｏには、キャリア周波数に対して、＋（ｆ１＋ｆ２）の周波数偏移（αΔＫ＋βΔＫ分の周波数偏移）がかかった状態となる。
【００２５】
スイッチ５５がオンしてからＴ１−２・Ｔ２の時間が経過すると、スイッチ５５がオフし、レジスタ５２２のカウント値βΔＫは遮断される。スイッチ５５がオフしてからＴ２の時間が経過するまでスイッチ５４はオンのままで、可変分周器４の分周比はカウント値βΔＫ分減少して、出力信号Ｆｖｃｏは、キャリア周波数に対して＋ｆ１の周波数偏移がかかった状態になる。その状態で立ち下がりエッジＡ２を検出しない場合は同じ極性のデータが続くということなので、上記動作を繰り返す。
【００２６】
以上、変調信号のデータ１が入力された場合を説明したが、変調信号のデータ０が入力された場合や変調信号のデータ１が入力された後に立ち下がりエッジＡ２を検出した時は、同様の動作でキャリア周波数を挟んで逆に周波数偏移がかかる。
【００２７】
このようにして、可変分周器４の分周比を段階毎に変化させて出力信号Ｆｖｃｏの周波数偏移を段階毎に行うことで、図２（ｃ）破線のように高域成分を減衰させるためにフィルタをかけた信号波形と同等な、図２（ｃ）実線のように発振周波数が２段階に偏移した信号波形を実現できる。ここでは、カウンタ値αΔＫとβΔＫの２段で説明したが、例えばさらにカウンタ値γΔＫを増やせば、３段に、さらに増やせば４段と可能であるのは明らかである。また、総合してΔＫを実現するそれぞれのαΔＫ，βΔＫ，．．．と、それらをオン，オフするスイッチと、各スイッチを制御する制御回路があれば、分周比制御回路５は、アキュムレータ多段で構成されていても、ΣΔモジュレーターで構成されていても、分周比を制御する回路であればよい。
【００２８】
また、図１に示すレジスタ５２内に構成されるレジスタ５２１とレジスタ５２２のカウンタ値の係数αとβのその和を１に保つ条件下で、係数α，βの各値を制御回路５３経由で再設定することによって段階毎に変化する分周比を各々設定して、発振周波数が偏移する周波数を段階毎に任意に設定可能となる。偏移する段数が３段、４段などに増えても同様である。
【００２９】
さらに、制御回路５３において、スイッチ５４，５５のいずれをオンするかオフするかを制御することによって分周比が変化する段数を設定して、レジスタ５２内に構成されるレジスタ５２１，５２２の中から使用するレジスタを選択すると同時に、上記α，β等の係数を再設定することにより、１段階に変化させるのか、２段階に変化させるのか、あるいはさらに多くのレジスタを備えて３段階、４段階、．．．に変化させるのか等、その段数を任意に設定可能となる。
【００３０】
そして、制御回路５３内のタイマー（図示せず）において、例えば図２に示すＴ２の設定を変えることで、周波数偏移を段階的に変化させている時間を任意に設定可能となる。偏移する段数が３段、４段などに増えても同様である。
【００３１】
このように本実施形態では、従来例のように変調信号の経路に別途フィルタを備えることなしに、発振周波数帯域の制限が可能になる。さらにシステムに応じて、発振周波数が偏移する周波数、段数、及び周波数偏移を段階的に変化させている時間を最適に設定することで、より最適な発振周波数帯域の制限が可能になり、目的の発振周波数帯域制限を成し遂げることができる。
【００３２】
（実施形態２）
本実施形態の分周比制御回路５は図３に示すように、図１の分周比制御回路５にメモリバッファ５７，５８を付加したもので、他の構成は実施形態１と同様であり、同様の構成には同一の符号を付して説明は省略する。図４は、制御回路５３、及びメモリバッファ５７，５８の動作を説明するもので、まず、変調信号（送信データ）のビット数は予め判っており、メモリバッファ５７はこのビット数以上に構成されており、分周比制御回路５に入力された送信データを一旦全てバッファする。この送信データを制御回路５３が読み出して、そのビット毎のデータの極性が前のビットあるいは後のビットあるいは前後のビットの極性から変化していればそのビットにフラグＦを付加してから、メモリバッファ５８に格納する。
【００３３】
全ての送信データがメモリバッファ５８に格納されると、制御回路５３はメモリバッファ５８からデータを読み出し、フラグＦが付加されているビットについては実施形態１で説明したように、可変分周器４の分周比を段階毎に変化させて出力信号Ｆｖｃｏの周波数偏移を段階毎に行う発振周波数帯域制限方法を実施する。
【００３４】
対してフラグＦが付加されていないビットについて発振周波数帯域制限の処理を行わない。例えば、データ１が連続した場合には、レジスタ５２ではレジスタ５２１のカウンタ動作の係数α＝１を設定し且つスイッチ５４をオンさせ、レジスタ５２２のカウンタ動作の係数β＝０を設定し且つスイッチ５５をオフさせることで、出力信号Ｆｖｃｏはデータ１が連続する間、キャリア周波数に対してカウント値ΔＫ分の周波数偏移がかかった状態を維持することができる。
【００３５】
なお、上記のようにレジスタ５２１のみを動作させても、あるいはレジスタ５２２のみ動作させてもよく、レジスタ５２２を動作させるときは、レジスタ５２２のカウンタ動作の係数β＝１を設定し且つスイッチ５５をオンさせ、レジスタ５２１のカウンタ動作の係数α＝０を設定し且つスイッチ５４をオフさせる。また、周波数偏移を３段，４段，．．．とした場合にはレジスタ５２を構成するレジスタ５２１，５２２，．．．のうちいずれかのレジスタを一つだけ動作させればよい。
【００３６】
（実施形態３）
本実施形態の分周比制御回路５は図５に示すように、図１の分周比制御回路５にメモリバッファ５９を付加したもので、他の構成は実施形態１と同様であり、同様の構成には同一の符号を付して説明は省略する。図６は、制御回路５３、及びメモリバッファ５９の動作を説明するもので、まず、メモリバッファ５９は２ビット分用意されており、分周比制御回路５に入力される変調信号（送信データ）を１ビットずつ２ビット分バッファする。
【００３７】
そして、制御回路５３が一つ前のビットのデータと比較しながらデータを１ビットずつ読み出して、そのビットの極性が変化していれば実施形態１で説明したように、可変分周器４の分周比を段階毎に変化させて出力信号Ｆｖｃｏの周波数偏移を段階毎に行う発振周波数帯域制限方法を実施する。
【００３８】
対して一つ前のデータと極性が同じデータについては発振周波数帯域制限の処理を行わない。例えば、データ１が連続した場合には、レジスタ５２ではレジスタ５２１のカウンタ動作の係数α＝１を設定し且つスイッチ５４はオンし、レジスタ５２２のカウンタ動作の係数β＝０を設定し且つスイッチ５５はオフすることで、出力信号Ｆｖｃｏはデータ１が連続する間、キャリア周波数に対してカウント値ΔＫ分の周波数偏移がかかった状態を維持する。
【００３９】
なお、上記のようにレジスタ５２１のみを動作させても、あるいはレジスタ５２２のみ動作させてもよく、レジスタ５２２を動作させるときは、レジスタ５２２のカウンタ動作の係数β＝１を設定し且つスイッチ５５をオンさせ、レジスタ５２１のカウンタ動作の係数α＝０を設定し且つスイッチ５４をオフさせる。また、周波数偏移を３段，４段，．．．とした場合にはレジスタ５２を構成するレジスタ５２１，５２２，．．．のうちいずれかのレジスタを一つだけ動作させればよい。
【００４０】
（実施形態４）
本実施形態では、実施形態１乃至３で説明したフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法について図７〜図９を用いて説明する。図７に示す通信端末ＴＲＸ１，ＴＲＸ２からなるシステムは、互いに無線通信を行うものである。通信端末ＴＲＸ１には分周比制御回路５のみ図示して、他の構成要素である位相比較器１、低域通過フィルタ２、電圧制御発振器３、可変分周器４を含む他の回路ブロックは図示していない。同様に、通信端末ＴＲＸ２には信号処理部７１と波形形状決定データ用メモリ７２のみ図示して、位相比較器１、低域通過フィルタ２、電圧制御発振器３、可変分周器４、分周比制御回路５を含む他の回路ブロックは図示していない。
【００４１】
まず、分周比制御回路５において、制御回路５３には波形形状決定データ用メモリ６０と波形形状メモリ６１とが接続され、波形形状決定データ用メモリ６０には、ある特定の送信データ列、例えば１１０１０１１００など、固有のデータが格納されている。また、波形形状メモリ６１には、実施形態１乃至３の発振周波数帯域制限方法を一つ若しくは複数組み合わせた複数の基本パターン波形形状Ｐ１，Ｐ２，Ｐ３，．．．を格納しており、これらの波形形状は互いに異なるものを用意している。図２（ｃ）の波形もこの基本パターン波形形状の一つである。
【００４２】
図８（ａ）〜（ｃ）に、基本パターン波形形状の例を示す。図８（ａ）は、周波数偏移を２段としたもので矩形波に近く、高調波を多く含んでいる。対して図８（ｂ）は、周波数偏移を多段にし、図８（ｃ）は、周波数偏移を３段としたもので高調波はかなり落とされているが、元の波形である矩形波からすると１または０の情報を伝えている振幅レベル、時間が少ない。送信側が満たさなければならない発振周波数帯域は占有周波数帯幅として電波法で規定されており、例えば小電力セキュリティシステムの無線局の無線設備の占有周波数帯幅は、１６ＫＨｚであり、特定小電力無線局テレメータ用、テレコントロール用及びデータ伝送用無線設備では、８．５ＫＨｚである。送信データが矩形波に近いと占有周波数帯幅も広がり、送信データに高調波が少ないと占有周波数帯幅は狭くなる。
【００４３】
よって、例えば、小電力セキュリティシステム用途には図８（ａ）に近い基本パターン波形形状を選択し、テレメータ用途には規定を守る為に図８（ｃ）に近い波形を選択する。通信端末ＴＲＸ２の波形形状決定データ用メモリ７２には通信端末ＴＲＸ１の波形形状決定データ用メモリ６０にある特定の送信データ列と全く同じものが用意されている。
【００４４】
ここで、図９のフローチャートを用いて、動作例を説明する。まず通信端末ＴＲＸ１，ＴＲＸ２は、最適な波形形状を決定するため、初期設定モードに移行、待機する（ステップＳ１）。通信端末ＴＲＸ１では、ある波形形状Ｐｋを波形形状メモリ６１から選択し（ステップＳ２）、波形形状決定用データを波形形状決定データ用メモリ６０から読み出し、選択した波形形状Ｐｋで送信する（ステップＳ３）。
【００４５】
そして、通信端末ＴＲＸ２はそのデータを受信し（ステップＳ４）、その受信データを信号処理部７１で波形形状決定データ用メモリ７２から読み出したデータと比較する（ステップＳ５）。それらのデータが合致していなければ、通信端末ＴＲＸ１へ再送要求を行い（ステップＳ６）、通信端末ＴＲＸ１では、再送要求にしたがって先に選択した波形形状Ｐｋとは別の波形形状Ｐｊを選択し、再送する（ステップＳ７）。以後ステップＳ４から同様に処理を続け、通信端末ＴＲＸ１では再送要求を受ける度に過去未選択の波形形状を選択して再送し、通信端末ＴＲＸ２では、受信データと波形形状決定データ用メモリ７２から読み出したデータとを比較して、合致した時点の波形形状が通信に用いる波形形状として決定される（ステップＳ８）。
【００４６】
また、送信側の通信端末ＴＲＸ１が満たさなければならない発振周波数帯域が占有周波数帯幅として電波法で決められているので、本実施形態を適用するシステムそれぞれにおいて、送信端末ＴＲＸ１の波形形状メモリ６１に格納されている基本パターン波形形状Ｐ１〜Ｐｎのうち、各々のシステム毎に定められた占有周波数帯幅を満足する複数の基本パターン波形形状に予めフラグを付加しておき、図９のステップＳ２及びステップＳ７の基本パターン波形形状選択時において、フラグが付加されている基本パターン波形形状から優先的に選択するようにしてもよい。
【００４７】
【発明の効果】
請求項１の発明は、入力の周波数を分周した信号を出力する可変分周器と、前記可変分周器の分周比を制御する分周比制御回路と、基準信号と前記可変分周器の出力信号との位相差を検出して、該検出結果を出力する位相比較器と、前記位相比較器の出力を平均化する低域通過フィルタと、前記低域通過フィルタの出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周器の入力とする電圧制御発振器とによって発振周波数を生成するフラクショナルＮＰＬＬシンセサイザにおいて、前記分周比制御回路は、分周比を段階毎に変化させて発振周波数の偏移を段階毎に行うので、従来別途設けていた変調信号用のフィルタ回路を削減でき、小サイズ低コストで発振周波数の帯域制限を実現することができるという効果がある。
【００４８】
請求項２の発明は、入力の周波数を分周した信号を出力する可変分周処理と、前記可変分周処理の分周比を制御する分周比制御処理と、基準信号と前記分周比制御処理による出力信号との位相差を検出して、該検出結果を出力する位相比較処理と、前記位相比較処理による出力を平均化する低域通過フィルタリング処理と、前記低域通過フィルタリング処理による出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周処理の入力とする電圧制御発振処理とによって発振周波数を生成するフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法において、分周比を段階毎に変化させて発振周波数の偏移を段階毎に行う分周比制御処理を行うので、従来別途設けていた変調信号用のフィルタ回路を削減でき、小サイズ低コストで発振周波数の帯域制限を実現することができるという効果がある。
【００４９】
請求項３の発明は、請求項２において、段階毎に変化する分周比を各々設定することで、発振周波数が偏移する段階毎の周波数を設定する周波数設定処理を行うので、より最適な発振周波数の帯域制限が可能になるという効果がある。
【００５０】
請求項４の発明は、請求項２または３において、分周比が変化する段数を設定することで、発振周波数が偏移する段数を設定する偏移段数設定処理を行うので、より最適な発振周波数の帯域制限が可能になるという効果がある。
【００５１】
請求項５の発明は、請求項２において、分周比が段階毎に変化する時間を設定することで、発振周波数が段階毎に偏移する時間を設定する偏移時間設定処理を行うので、より最適な発振周波数の帯域制限が可能になるという効果がある。
【００５２】
請求項６の発明は、請求項２乃至５いずれかにおいて、前記分周比制御処理では、周波数偏移をかける対象であるビット列信号を全ビットに亘って蓄積記憶し、蓄積記憶したビット列信号の全ビットに亘って極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行うので、周波数偏移をかける対象である信号ビット列の周波数波形列が同じ波形極性を連続して発生した場合に、その連続波形の途中に不要な発振周波数帯域制限をかける事が無く、従来別途設けていた変調信号用のフィルタ回路を備えることなしにこのフィルタ回路と同等の効果を実現することができ、発振周波数帯域の制限が可能になるという効果がある。
【００５３】
請求項７の発明は、請求項２乃至５いずれかにおいて、前記分周比制御処理では、周波数偏移をかける対象であるビット列信号を１ビット毎に極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行うので、メモリバッファを少なくとも２ビット分設けるだけでよく、請求項６に比べて大幅にメモリを少なくする事ができるという効果がある。また、請求項６のように送信データ全てを蓄積記憶しないので、送信に際し、２ビット分の遅延で済む。
【００５４】
請求項８の発明は、実施形態２乃至７いずれかのフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法において、通信端末は、送受信される信号の複数の波形形状、及び波形形状決定用データを記憶しており、送信端末は、記憶している前記複数の波形形状から１つの波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信し、受信端末は、受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致しなければ波形形状変更要求データを送信端末へ返信し、送信端末は、記憶している前記複数の波形形状から、受信した波形形状変更要求データに基づく波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信する処理を、受信端末が受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致するまで繰り返すので、フラクショナルＮＰＬＬシンセサイザに従来別途設けていた変調信号用のフィルタ回路を削減でき、小サイズ低コストで発振周波数の帯域制限を実現することができて、そのフラクショナルＮＰＬＬシンセサイザを用いて通信を行う際に、通信媒体環境に対応してフィードバック制御をかけることで、送受信する信号の最適な波形形状を自動的に選択する事が可能になるという効果がある。
【００５５】
請求項９の発明は、請求項８において、記憶している前記複数の波形形状のうち所定の波形形状は、適用されるシステムによって優先して選択されるので、システム毎に有用な波形形状を予め優先的に選択でき、波形形状の決定がすばやくできるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態１のフラクショナルＮＰＬＬシンセサイザの構成を示す図である。
【図２】（ａ）変調信号を示す図である。
（ｂ）従来の周波数偏移を示す図である。
（ｃ）本発明の実施形態１の周波数偏移を示す図である。
【図３】本発明の実施形態２の分周比制御回路の構成を示す図である。
【図４】同上の制御回路、及びメモリバッファの動作を示す図である。
【図５】本発明の実施形態３の分周比制御回路の構成を示す図である。
【図６】同上の制御回路、及びメモリバッファの動作を示す図である。
【図７】本発明の実施形態４の通信システムを示す図である。
【図８】（ａ），（ｂ），（ｃ）同上の基本パターン波形形状を示す図である。
【図９】同上の通信動作を示すフローチャートである。
【図１０】従来のフラクショナルＮＰＬＬシンセサイザの構成を示す図である。
【符号の説明】
１　位相比較器
２　低域通過フィルタ
３　電圧制御発振器
４　可変分周器
５　分周比制御回路
５１，５２　レジスタ
５３　制御回路
５４，５５　スイッチ
５６　加算器
【図１】
2004147106.tif 000004
【図２】
2004147106.tif 000005
【図３】
2004147106.tif 000006
【図４】
2004147106.tif 000007
【図５】
2004147106.tif 000008
【図６】
2004147106.tif 000009
【図７】
2004147106.tif 000010
【図８】
2004147106.tif 000011
【図９】
2004147106.tif 000012
【図１０】
2004147106.tif 000013