(57)【要約】【課題】ロータリーエンコーダの出力パルスごとの精度が不十分な場合でも、画像の品質に影響が出にくく、良好な画質を維持することができる画像記録装置または画素クロックの生成装置を提供する。【解決手段】回転体上の画像媒体に、画素クロック信号を用いて画像描画を行う装置で、回転状態を示す信号を生成する手段と、回転信号を計測する手段と、計測結果から回転信号の補正データを演算する手段と、補正データを用いて画素クロック信号を生成する手段とを有する画像記録装置。【選択図】  図４
2004268533.tif 000002
【特許請求の範囲】
【請求項１】
回転体上の画像媒体に対して２次元の走査を行い、画素クロック信号を用いて画像描画を行う装置であって、前記回転体の回転状態を示す信号を生成する回転信号生成手段と、前記回転信号を計測する計測手段と、前記計測の結果から前記回転信号の補正データを演算する演算手段と、前記補正データを用いて前記の画素クロック信号を生成する画素信号生成手段とを有することを特徴とする画像記録装置。
【請求項２】
補正データが、回転信号の周期のデータである請求項１に記載の画像記録装置。
【請求項３】
演算手段が、回転信号の周期の和を演算するものである請求項１に記載の画像記録装置。
【請求項４】
周期の和が、連続した回転信号の２周期以上１０周期以下の周期の和である請求項３に記載の画像記録装置。
【請求項５】
回転体上の画像媒体に対して画像描画を行うための画素クロック信号の生成装置であって、前記回転体の回転状態を示す信号を受信して計測する計測手段と、前記計測の結果から前記回転信号の補正データを演算する演算手段と、前記補正データを用いて前記の画素クロック信号を生成する画素信号生成手段とを有することを特徴とする画素クロック信号生成装置。
【請求項６】
補正データが、回転信号の周期のデータである請求項５に記載の画素クロック信号生成装置。
【請求項７】
演算手段が、回転信号の周期の和を演算するものである請求項５に記載の画素クロック信号生成装置。
【請求項８】
周期の和が、連続した回転信号の２周期以上１０周期以下の周期の和である請求項５に記載の画素クロック信号生成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、イメージセッターやプルーフ作成装置のように、ある大きさを有する画像媒体を露光ドラムのごとき回転体上に一時固定して、回転体を回転させながら二次元の走査を行うことにより、画像媒体に画像描画する画像記録装置に関する。
【０００２】
【従来の技術】
印刷物のデジタル画像データから直接ハロゲン化銀感光材料等の画像媒体を露光して、印刷製版用のフィルムやカラープルーフ（多色刷り印刷物の色校正）を得るシステムが知られている。
【０００３】
これらのシステムでは、様々な大きさの一般印刷物に対応する必要性から、比較的面積が大きな画像媒体を用いることが多い。そして、画像露光における精度や、画像媒体の取扱い性の観点から、画像媒体を露光装置内に回転自在に固定された露光ドラムの外周面上に巻き付ける。そして、露光ドラムの外周面に対して露光用のＬＥＤ等を近接して設け、露光ドラムを回転させて円周方向の走査（主走査）を行いながら、同時にＬＥＤ等を露光ドラムの回転軸と平行方向にゆっくりと移動させて回転軸に平行方向の走査（副走査）を行い、同時に画像媒体をＬＥＤ等で露光して２次元の画像を描画する。
【０００４】
ここで、画像の描画のためには、露光ドラムの回転に同期した画素クロック信号が用いられる。この画素クロック信号の生成には、露光ドラムの機械的誤差や回転ムラ等に起因する様々な回転誤差をうち消す必要性から、露光ドラムと同軸で一体に設けられ、露光ドラムの回転に同期したパルスを出力するロータリーエンコーダが多く用いられる。そして、このパルス出力をＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路で逓倍して得た信号を、もしくはＰＬＬ回路で逓倍してさらに分周して得た信号を画素クロック信号とし、これを用いて画像描画する（例えば、特許文献１参照）。
【０００５】
ちなみに、ＰＬＬ回路では、ＰＬＬ回路の出力周波数が分周器でＮ分割され、そのＮ分割された周波数とエンコーダの出力パルスの周波数とが、位相比較器で比較される。そして、それらの周波数の差に対応した制御電圧により、電圧制御発振器でエンコーダの出力パルスの周波数がＮ倍されて、ＰＬＬ回路の出力周波数となるように機能する。これを図７に示す。なお、図７は、従来用いられているＰＬＬ回路の概要を示した概念図である。
【０００６】
しかし、ロータリーエンコーダのパルス出力の精度は、一般には一回転あたりの出力パルス数で規格されているに過ぎない。そのため、一回転あたりの出力パルス数が規格を満たしていたとしても、一つ一つのパルスについての位相や周期が精度良く生成されているとは限らない。パルスごとの精度が十分でない場合、パルス出力からＰＬＬ回路により直接生成される画素クロック信号の精度も落ちてしまい、描画される画像にジッタ等の影響が発生することがある。
【０００７】
【特許文献１】
特開平１０−１６２９０号公報
【０００８】
【発明が解決しようとする課題】
本発明は、画像媒体を一時固定した回転体の、回転状態を示す信号を出力するロータリーエンコーダのごとき信号生成手段のパルスごとの精度が不十分な場合でも、画像の品質に影響が出にくく、良好な画質を維持することができる画像記録装置または画素クロックの生成装置を提案することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の第１は、回転体上の画像媒体に対して２次元の走査を行い、画素クロック信号を用いて画像描画を行う装置であって、前記回転体の回転状態を示す信号を生成する回転信号生成手段と、前記回転信号を計測する計測手段と、前記計測の結果から前記回転信号の補正データを演算する演算手段と、前記補正データを用いて前記の画素クロック信号を生成する画素信号生成手段とを有することを特徴とする画像記録装置である。この構成により、ロータリーエンコーダーの各パルスの精度が十分でない場合でも、画像ヘの影響が出にくい。
【００１０】
ここで、前記の補正データが、前記の回転信号の周期のデータである画像記録装置とすることは望ましい。
【００１１】
また、前記の演算手段が、前記の回転信号の周期の和を演算するものである画像記録装置とすることは望ましい。
【００１２】
また、前記の周期の和が、連続した前記の回転信号の２周期以上１０周期以下の周期の和である画像記録装置とすることは望ましい。
【００１３】
発明の第２は、回転体上の画像媒体に対して画像描画を行うための画素クロック信号の生成装置であって、前記回転体の回転状態を示す信号を受信して計測する計測手段と、前記計測の結果から前記回転信号の補正データを演算する演算手段と、前記補正データを用いて前記の画素クロック信号を生成する画素信号生成手段とを有することを特徴とする画素クロック信号生成装置である。
【００１４】
ここで、前記の補正データが、前記の回転信号の周期のデータである画素クロック信号生成装置とすることは望ましい。
【００１５】
また、前記の演算手段が、前記の回転信号の周期の和を演算するものである画素クロック信号生成装置とすることは望ましい。
【００１６】
また、前記の周期の和が、連続した前記の回転信号の２周期以上１０周期以下の周期の和である画素クロック信号生成装置とすることは望ましい。
【００１７】
【発明の実施の形態】
本発明を図面を参照して説明する。なお、以下の説明は、プルーフ作成装置の例をもって行うが、本発明は、以下の態様に限定されるものではない。
【００１８】
まず、図１は、プルーフ作成装置全体の概略構成を示す側面図である。図１では、露光部１０の側面パネルを取り外した状態における概略の内部構造を図示している。この装置は、感光材料を外部から受信したデジタル画像データに基づいて露光処理する露光部１０と、露光部１０で露光処理された感光材料を順次現像してプルーフとする現像部２０（説明は省略する。）とに区分けされる。
【００１９】
露光部１０は、露光ドラム１０１と、長尺のロール状感光材料をカートリッジから引き出して一定長さに裁断し、露光ドラム１０１に供給する搬送機構５０と、搬送機構５０により供給され露光ドラム１０１の外周面上に巻付けられた感光材料１０４を、軸部に接続された吸引ブロア１２５により露光ドラムの外周面上に一時固定する保持機構（図示していない）と、露光ドラム１０１を図１において反時計回りに一定角速度で回転させる回転機構等を有する主走査機構１００と、露光用ＬＥＤ等を格納した光学ユニット１１１と、この露光ユニット１１１を露光ドラム１０１の回転軸方向に平行方向に一定速度で移動せしめながら、感光材料を露光する副走査機構１１０と、露光済みの感光材料を露光ドラムから剥離して排紙する排紙機構（図示していない）と、排紙された露光済み感光材料を、現像部２０に送りながら一時的に蓄積するアキューム機構１４０と、操作パネルを含み装置全体を制御する制御部１５０とを有する。
【００２０】
図２は、露光部１０のうち、主操作機構１００と副走査機構１１０の概略構造を示した平面図である。
【００２１】
主走査機構１００は、露光ドラム１０１およびその回転機構、露光ドラム１０１の回転状態を検知するためのロータリーエンコーダ１３１と、感光材料１０４の露光ドラム１０１上に一時固定する保持機構（図示していない）を有してなる。
【００２２】
ここで、露光ドラム１０１は、軸受け１２３、１２４に支持された水平方向の回転軸１２１、１２２の軸回りに回転可能に固定されている。露光ドラム１０１の回転機構は、露光ドラム１０１の回転軸と略平行の回転軸を有するモータ１２６と、モータ１２６の回転軸と同軸に固定されたプーリ１２８と、露光ドラム１０１の回転軸１２１と同軸に固定されたプーリ１２７と、プーリ１２８とプーリ１２７とにかけられて両プーリを連動させるベルト１２９と、により構成される。露光ドラム１０１は、外周面上に感光材料１０４を一時固定した状態で、回転機構により回転し、感光材料１０４を露光せしめる際の主走査が行われる。この主走査の方向を図２の矢印Ｙで示す。
【００２３】
ロータリーエンコーダ１３１は、その回転軸が、露光ドラム１０１と同軸で、露光ドラム１０１の回転と同期して回転するようにして設けられている。ロータリーエンコーダ１３１は、露光ドラム１０１の１回転あたり２０４８パルスの回転パルス信号Ｓ０１と、露光ドラム１０１の１回転あたり１パルスの原点パルス信号とを生成し、画素クロック生成部２４０に出力する。この回転パルス信号の周期や位相の変化により、露光ドラム１０１の回転ムラ等を把握する。
【００２４】
このロータリーエンコーダ１３１は、出力される回転パルス数が１回転あたり２０４８パルスであって、規格を満たしている。しかし、ロータリーエンコーダ内の回転円盤の工作精度や読み取り精度等に起因して、各パルスの立ち上がり位置や周期は必ずしも一定ではない。そのため、基準クロック信号に基づいて計測された各回転パルスの１周期のカウント数も、必ずしも一定の値ではない。なお、ロータリーエンコーダは、回転信号生成手段の具体例の１つである。
【００２５】
露光部１０の副走査機構１１０は、画像形成する際の露光及び副走査の機能を有し、感光材料露光用のＬＥＤを格納した光学ユニット１１１とその移動機構とセンサ類とからなる。
【００２６】
光学ユニット１１１は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各光を発するＬＥＤユニット１７３〜１７５と、各ＬＥＤユニットからの光を反射して、反射された後の光軸１７１が揃うように設けられた半透明の反射鏡１７６〜１７８と、光軸上に設けられて露光ソレノイド１７２により開閉できるシャッターと、同じく光軸上に設けられた集光レンズ１７０とを有する。
【００２７】
また、光学ユニット１１１は、露光ドラム１０１の回転軸１２１、１２２に対して平行に設けられた二本のガイドレール１６０、１６１に沿って移動可能である。
【００２８】
光学ユニット１１１の移動機構は、副走査モータ１６２、モータ１６２の回転軸１６５に取り付けられたプーリ１６３、プーリ１６３に対応して設けられたプーリ１６４、プーリ１６３とプーリ１６４とにかけられたベルト１６６からなり、さらに、光学ユニットの移動位置を検知するセンサ類１６７〜１６９を含んでいる。
【００２９】
光学ユニット１１１は、移動機構のベルト１６６に固定されており、モータ１６２の回転に伴い、ガイドレール１６０、１６１に沿って一定速度でゆっくり移動する。これによりＸ方向に副走査が行われる。
【００３０】
これら互いに直交するＸ方向の副走査と、露光ドラムのＹ方向の主走査とを組み合わせることで、感光材料に対して２次元の走査を行う。
【００３１】
次に、図３を用いて、画素クロック信号を用いた画像描画について説明する。図３は、画素クロック信号による画像描画の概略の流れを示した概念図である。
【００３２】
感光材料１０４を外周面上に一時固定した露光ドラム１０１の回転と同期してロータリーエンコーダ１３１の回転盤も回転し、エンコーダ出力信号Ｓ０１を出力する。エンコーダ出力信号Ｓ０１は、画素クロック生成部２４０の周波数制御部２５０と位相制御部２６０に送られる。
【００３３】
周波数制御部２５０では、エンコーダ出力の各パルスの周期和が演算されてその信号が出力される。これにより周期のバラつきが平均化される。位相制御部２６０では、エンコーダ出力のパルスＳ０１と画素クロック信号Ｓ０７との位相のずれが検出され、あらかじめ定めた以上の位相のずれが生じると位相をずらす信号が出力される。周波数制御部２５０と位相制御部２６０とからの信号と、あらかじめ定められた逓倍数とに基づいて、画素クロック信号生成回路２７０により改良された画素クロック信号Ｓ０７が生成される。この機能により、エンコーダ出力のバラつきに起因する画質の劣化が防止される。
【００３４】
生成された画素クロック信号Ｓ０７は、画像処理部２３０の網点発生部２３１と、ラインメモリ２３２に送られる。ラインメモリ２３２は、１ライン分のデータが露光ドラム１０１の数周（数ライン）分に対応するメモリである。
【００３５】
外部から受信し、ラスタイメージプロセッサ（ＲＩＰ）により一定の画像処理が行われてからハードディスクに格納されていた入力画像データから、露光ドラム１０１の数周分ずつの画像データが、画素クロック信号Ｓ０７に同期して読み出されて、ラインメモリ２３２に格納される。
【００３６】
網点発生部２３１は、画素クロック信号Ｓ０７の１パルスごとに、１画素分の画像データを、ストアされていたラインメモリ２３２から順次読み出して網点信号に変換する。この網点信号に従って、露光用ＬＥＤ１７３等から感光材料１０４に光束が射出される。
【００３７】
次に、図４を用いて、画素クロック生成部２４０について詳しく説明する。図４は、画素クロック生成部２４０の概略構成を示したブロック図である。画素クロック生成部２４０は、周波数制御部２５０と位相制御部２６０と画素クロック信号生成回路２７０とからなる。周波数制御部２５０は、エンコーダ出力周期カウンタ２５１、周期和演算回路２５２〜２５６を有する。
【００３８】
周波数制御部２５０のエンコーダ出力周期カウンタ２５０は、別途生成されたメガヘルツレベルの基準クロック信号を用い、ロータリーエンコーダ１３１から発せられるエンコーダ出力信号に含まれている１パルスごとの周期を計測する。ここで計測されたカウント値は、エンコーダ出力信号のパルスごとのバラつきに起因して、パルスごとに異なる値を有することになる。エンコーダ出力周期カウンタ２５０は、このカウント値のデータを計測した順番に従って、すなわち時系列どおりに周期和演算回路の先頭のシフトレジスタ２５２に送る。
【００３９】
周波数制御部２５０の周期和演算回路２５２〜２５６は、４つのシフトレジスタ２５２〜２５５と、１つの加算器２５６から構成される。４つのシフトレジスタ２５２〜２５５は直列に接続され、かつ４つのシフトレジスタの下位ビット側がそれぞれ加算器２５６に接続されている。周期和演算回路２５２〜２５６は、この構成でエンコーダ出力信号Ｓ０１の各パルスの周期の和を演算する。この和の値を基準として、画素クロック信号Ｓ０７の各パルスの周期を定める。このようにすることにより、エンコーダ出力信号Ｓ０１のパルスごとの周期のバラつきが平均化されて、結果的にバラつきが減少する。
【００４０】
この周期和演算回路の動作を説明する。まず、エンコーダ出力周期カウンタ２５０から、１番目のカウント値Ｃ１がＡのシフトレジスタ２５２に送られて格納される。続いて２番目のカウント値Ｃ２がＡのシフトレジスタ２５２の上位ビット側に送られると、Ａのシフトレジスタ２５２に格納されていたカウント値Ｃ１は、Ａのシフトレジスタ２５２の下位ビット側から玉突き式に順番に押し出されて、続くＢのシフトレジスタ２５３に格納される。カウント値Ｃ２がＡのシフトレジスタ２５２に格納されると、カウント値Ｃ１はＢのシフトレジスタ２５３に格納されることになる。また、カウント値Ｃ１がＢのシフトレジスタ２５３へ押し出される際に、同じデータが加算器２５６にも送られる。
【００４１】
続いて、３番目のカウント値Ｃ３がＡのシフトレジスタ２５２に送られると、カウント値Ｃ１はＣのシフトレジスタ２５４に移動し、カウント値Ｃ２はＢのシフトレジスタ２５３に移動する。そして、カウント値Ｃ１とカウント値Ｃ２のデータが加算器２５６に送られて加算される。
【００４２】
同様に、エンコーダ出力周期カウンタ２５１から最初の４つのカウント値（Ｃ１〜Ｃ４）が送られて各々がシフトレジスタに格納されていた段階で、５つ目のカウント値Ｃ５が送られてきた場合には、カウント値Ｃ５がＡのシフトレジスタ２５２に格納され、Ｃ４からＣ２は続くシフトレジスタに移動すると共に、同じデータが加算器に送られる。また、Ｃ１は加算器に送られてＣ１のデータは消滅する。加算器に送られたＣ４〜Ｃ１のデータは加算器で加算されて和が演算される。以下、新しいデータが続いて送られる限り、和が演算され続ける。このようにして、連続したパルスの周期のカウント値の和を演算する。このようにして求めたカウント値の和を元にして画素クロック信号Ｓ０７の周期を定める。
【００４３】
ここで、カウント値を格納するシフトレジスタを４つとし、和を求める周期の数を４つとしているのは、これが各周期間のバラつきをある程度均すことができる数であり、しかも露光ドラムの回転に対して著しい遅れを生じないようにするためである。和を演算する周期の数は少なくとも２周期必要であるし、また、和を演算する周期の数が多すぎると、和を求めるまでの間、ロータリーエンコーダの回転状態の変動に対する応答が遅れることになる。そのため、加算する連続した周期の数は、２周期以上１０周期以下が好ましい。
【００４４】
ここで、周波数制御部２５０の機能を、図５のタイムチャートを用いて説明する。図５は、各周期と周期和、さらに修正された周期の関係を示したタイムチャートである。
【００４５】
ロータリーエンコーダ１３１からの出力信号Ｓ０１は、１回転分では２０４８パルスを保っているが、各パルスの周期や位相は区々である。そのため、各パルスの周期を、エンコーダ出力周期カウンタ２５１が基準クロック信号Ｓ０２を用いて計測したカウント数、ｎ１、ｎ２、ｎ３、ｎ４等もパルスごとに区々である。
【００４６】
周期和演算回路２５２〜２５６は、これら区々のカウント数を用い、まず、ｎ１〜ｎ４の連続した４パルスのカウント数の和を求め、これをＮ１とする。次に、対象とするパルスを一つ後ろにずらして、ｎ２〜ｎ５のカウント数の和を求め、これをＮ２とする。周期和演算回路は、このように一つずつパルスをずらしながら連続した４パルスの周期の和を次々と演算して、Ｎ３、Ｎ４、Ｎ５等とする。
【００４７】
これらの周期和Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５等は、それらの１／４が平均化された周期のカウント数と解することができる（移動平均）。そこで、画素クロック信号回路２７０は、これらのカウント数を用いて逓倍された各パルスを生成し、周期のバラつきが均されて改良された画素クロック信号Ｓ０７を生成することができる。
【００４８】
図４に戻って、画素クロック生成部２４０の位相制御部２６０について説明する。位相制御部２６０は、位相差検知器２６１、位相差フィルタ２６２を有する。画素クロック信号Ｓ０７とエンコーダ出力信号Ｓ０１は、それぞれのパルスの周期が変化するため、互いの位相も前後して必ずしも合わない。しかし、位相のずれが一方向に大きくなるとエンコーダに対する応答もずれてしまう。そこで、位相制御部２６０は、エンコーダ出力信号Ｓ０１に対して画素クロック信号Ｓ０７の位相のずれが大きくなった場合に、これを修正する機能を有する。
【００４９】
位相差検知器２６１は、エンコーダ出力信号Ｓ０１のパルス立ち上がり位置と、画素クロック信号Ｓ０７のパルス立ち上がり位置を、基準クロック信号Ｓ０２を用いて比較し、両者の位相差を検知する。エンコーダ出力信号Ｓ０１のパルス立ち上がりと、画素クロック信号Ｓ０７のパルス立ち上がりがそろっていれば、位相は一致しているので望ましい。これを図６の（Ａ）に示す。図６は、エンコーダ出力パルスと画素クロック信号との位相差を示す概念図である。なお、図６では、逓倍率が２倍の場合を例にとって示している。
【００５０】
エンコーダ出力信号Ｓ０１のパルス立ち上がりに対して、続いて最初に立ち上がった画素クロック信号Ｓ０７のパルス立ち上がりの時間差があるものの、あらかじめ定められた画素クロック信号の標準周期値の１／２と等しいか、より小さい場合には、エンコーダ出力信号Ｓ０１のパルスに対して、画素クロック信号Ｓ０７のパルスが遅れていると判断して、位相差検知器２６１は、（＋１）の位相差信号Ｓ０４を位相差フィルタ２６２に送る。これを図６の（Ｂ）に示す。
【００５１】
逆に、エンコーダ出力信号Ｓ０１のパルス立ち上がりに対して、続いて最初に立ち上がった画素クロック信号Ｓ０７のパルス立ち上がりの時間差が、あらかじめ定められた画素クロック信号の標準周期値の１／２を超えている場合には、エンコーダ出力信号Ｓ０１のパルスに対して、画素クロック信号Ｓ０７のパルスが進んでいると判断して、位相差検知器２６１は、（−１）の位相差信号Ｓ０４を位相差フィルタ２６２に送る。これを図６の（Ｃ）に示す。
【００５２】
位相差フィルタ２６２は、位相差検知器２６１から送られる位相差信号Ｓ０４を順次加算して和を求め、その絶対値をあらかじめ定めた基準値と比較する。
【００５３】
位相差信号の和の絶対値が基準値を超えた場合、位相差信号の和が正である場合は、画素クロック信号Ｓ０７の位相をあらかじめ定めた一定量だけ進める位相補正信号Ｓ０６を、画素クロック生成回路２７０に送る。
【００５４】
位相差信号の和の絶対値が、基準値を超えて位相差信号の和が負である場合は、画素クロック信号Ｓ０７の位相をあらかじめ定めた一定量だけ遅らせる位相補正信号Ｓ０６を、画素クロック生成回路２７０に送る。
【００５５】
位相補正信号Ｓ０６を送ると、位相差フィルタ２６２の位相差の和の値はゼロに戻る。
【００５６】
画素クロック生成回路２７０は、周波数制御部２５０から送られた周期和信号Ｓ０３を用いて、エンコーダ出力信号Ｓ０１に対して、あらかじめ定められた逓倍数だけ逓倍された画素クロック信号Ｓ０７を生成する。また、位相制御部２６０からの位相補正信号Ｓ０６により、画素クロック信号Ｓ０７の位相を、あらかじめ定められた一定量だけずらす。なお、この位相をずらす一定量は、１回の補正で位相を合わせるのではなく、１回にわずかずつ補正して複数回の補正により位相のずれを減少せしめるようにする。１回の補正量が大きすぎると、ハンチングが生じてかえって位相の乱れが生じるおそれがある。ここでは、画素クロック信号の標準周期の１％としている。
【００５７】
画素クロック生成回路２７０で生成された画素クロック信号Ｓ０７は、画像処理部のラインメモリ２３２と網点発生回路２３１に送られる。また、位相差検知器２６１に送られてエンコーダ出力信号Ｓ０１との位相差検知の対象となる。
【００５８】
このようにして、画素クロック生成部２４０は、平均化された周期を有し、随時補正された位相を有する改良された画素クロック信号Ｓ０７を生成することができる。これにより、エンコーダ出力信号Ｓ０１のパルスがバラつきを生じたとしても、画質に影響がでにくい。
【００５９】
上記の位相制御は、単に位相差の進みと遅れを検知するだけではなく、その量も検知して制御しても良い。また、和の基準値を判断に用いるのではなく、例えば１０パルスに１回というように一定パルス数ごとに、和の値に従って位相制御してもよい。
【００６０】
また、画像媒体は、感光材料だけではなく、通常のロール紙等であってもよい。この場合、画像描画は、ＬＥＤやレーザではなく、インクジェット方式や熱転写方式などにより行わればよい。
【００６１】
【発明の効果】
ロータリーエンコーダーの各パルスの精度が十分でない場合でも、画像ヘの影響が出にくい。より精度の低いロータリーエンコーダを用いることが可能となる。
【図面の簡単な説明】
【図１】プルーフ作成装置の概略側面図である。
【図２】主操作機構と副走査機構の概略構造を示した平面図である。
【図３】画素クロック信号による画像描画の概略流れを示した概念図である。
【図４】画素クロック生成部の概略構成を示したブロック図である。
【図５】各周期と周期和、さらに修正された周期との関係を示したタイムチャートである。
【図６】エンコーダ出力パルスと画素クロック信号との位相差を示す概念図である。
【図７】従来用いられているＰＬＬ回路の概要を示した概念図である。
【図１】
2004268533.tif 000003
【図２】
2004268533.tif 000004
【図３】
2004268533.tif 000005
【図４】
2004268533.tif 000006
【図５】
2004268533.tif 000007
【図６】
2004268533.tif 000008
【図７】
2004268533.tif 000009