(57)【要約】【課題】同期制御用ＭＯＳＦＥＴがオンされたまま制御が停止されて２次側のＬＣ回路が共振を起こし、同期制御用ＭＯＳＦＥＴが破壊されるおそれのない信頼性の高い絶縁型ＤＣ−ＤＣコンバータを提供する。【解決手段】電圧変換用トランスを有する絶縁型ＤＣ−ＤＣコンバータにおいて、電圧変換用トランス（Ｔ１）の１次側の接地電位（ＧＮＤ１）を基準として同期制御用トランジスタ（Ｍ５，Ｍ６）を制御する制御信号（ＯＵＴ−Ｅ，ＯＵＴ−Ｆ）の状態を検出する検出手段（ＯＲゲートＧ１）を設け、該検出手段の検出出力を絶縁型信号伝達手段（Ｔ３）を介して前記同期制御用トランジスタの駆動回路（４０）に伝え、前記制御信号が前記駆動回路の動作停止を示している時に前記同期制御用トランジスタを確実にオフ状態にさせるように構成した。【選択図】　図１
2004040901.tif 000002
【特許請求の範囲】
【請求項１】
電圧変換用トランスと、
該トランスの１次側コイルに流れる電流をスイッチングして１次側コイルを交流駆動するスイッチング回路と、
該スイッチング回路を制御する信号を出力する制御回路と、
前記トランスの２次側コイルの一方の端子と基準電位点との間に接続され前記スイッチング回路のスイッチング動作と同期してオン、オフ制御される同期制御用トランジスタを含み２次側コイルに流れる電流を整流して直流電圧を出力する整流回路と、
該整流回路で整流された電圧を平滑する容量素子と、
前記制御回路から出力される制御信号に基づいて前記同期制御用トランジスタをオン、オフ制御する駆動信号を生成する同期トランジスタ駆動回路と、
を備え、１次側の基準電位と２次側の基準電位とが絶縁されてなる電源装置であって、
前記１次側の基準電位を基準として前記制御信号の状態を検出する検出手段を備え、該検出手段の検出出力を絶縁型信号伝達手段を介して前記同期トランジスタ駆動回路に伝え、前記制御信号が前記同期トランジスタ駆動回路の動作停止を示している時に前記同期制御用トランジスタをオフ状態にさせるように構成されていることを特徴とする絶縁型電源装置。
【請求項２】
前記同期トランジスタ駆動回路内にチャージされている電荷を放電させるリセット手段を備え、前記検出手段は、前記制御回路から出力される前記制御信号に基づいて前記同期制御用トランジスタがオフされる状態を検出し前記リセット手段を動作させることを特徴とする請求項１に記載の絶縁型電源装置。
【請求項３】
前記制御回路から出力される前記同期制御用トランジスタをオン、オフ制御する制御信号により１次側コイルが交流駆動される信号伝達用トランスを備え、
前記同期トランジスタ駆動回路は、該信号伝達用トランスの２次側コイルの電流を検波する検波手段とその検波出力電圧を押し上げるブースト手段を含むことを特徴とする請求項１または２に記載の絶縁型電源装置。
【請求項４】
前記ブースト手段は、前記信号伝達用トランスの２次側コイルの一方の端子と２次側基準電位端子との間に直列に接続された第１ダイオードおよび前記２次側コイルとコアを共通にする第１コイルと、前記信号伝達用トランスの２次側コイルの一方の端子と２次側基準電位端子との間に接続された容量素子とを備えることを特徴とする請求項３に記載の絶縁型電源装置。
【請求項５】
前記ブースト手段は、前記信号伝達用トランスの２次側コイルの一方の端子と２次側基準電位端子との間に直列に接続された第２ダイオードおよび前記２次側コイルとコアを共通にする第２コイルとをさらに備え、前記第２コイルは前記第１コイルとは巻線方向が逆に設定されていることを特徴とする請求項４に記載の絶縁型電源装置。
【請求項６】
前記検出手段は、前記制御回路から出力され前記信号伝達用トランスの１次側コイルの一方の端子と他方の端子にそれぞれ印加される信号の論理和に応じた信号を出力する論理和回路であることを特徴とする請求項２に記載の絶縁型電源装置。
【請求項７】
前記検出手段から出力される信号は、絶縁型信号伝達手段を介して前記リセット手段に伝達されるように構成されていることを特徴とする請求項２に記載の絶縁型電源装置。
【請求項８】
前記絶縁型信号伝達手段は、パルス・トランスであることを特徴とする請求項７に記載の絶縁型電源装置。
【請求項９】
前記リセット手段は、前記ブースト回路によりブーストされた電圧が印加されるノードと前記第２の信号伝達用トランスの２次側コイルの一方の端子との間に接続された第３ダイオードと、前記第２の信号伝達用トランスの２次側コイルの他方の端子と第２基準電位端子との間に接続された定電圧源であることを特徴とする請求項８に記載の絶縁型電源装置。
【請求項１０】
前記整流回路は、前記トランスの２次側コイルと直列に接続されたチョークコイルを有する全波整流回路であることを特徴とする請求項１〜９のいずれかに記載の絶縁型電源装置。
【請求項１１】
前記制御回路は、前記トランスの１次側コイルに流れる電流の大きさに基づいて軽負荷状態を判定し、該軽負荷状態では前記同期制御用トランジスタを制御する制御信号の出力を停止したまま前記スイッチング回路を制御する信号を出力するように構成されていることを特徴とする請求項１〜１０のいずれかに記載の絶縁型電源装置。
【請求項１２】
前記制御回路は、電源投入時に、前記同期制御用トランジスタを制御する制御信号の出力を停止したまま前記トランスの１次側コイルに流れる電流を徐々に増加させるように前記スイッチング回路を制御する信号を出力するように構成されていることを特徴とする請求項１〜１１のいずれかに記載の絶縁型電源装置。
【請求項１３】
電圧変換用トランスの１次側コイルに流れる電流をスイッチングして１次側コイルを交流駆動するスイッチング回路と、
該スイッチング回路を制御する信号を出力する制御回路と、
前記トランスの２次側コイルの一方の端子と基準電位端子との間に接続され前記スイッチング回路のスイッチング動作と同期してオン、オフ制御される同期制御用トランジスタを含み２次側コイルに流れる電流を整流して直流電圧を出力する整流回路と、
該整流回路で整流された電圧を平滑する容量素子と、
前記制御回路から出力される制御信号に基づいて前記同期制御用トランジスタをオン、オフ制御する駆動信号を生成する同期トランジスタ駆動回路と、
を備え、１次側の基準電位と２次側の基準電位とが絶縁されてなる電源装置であって、
前記容量素子により平滑された電圧が出力される端子と２次側の基準電位端子との間に設けられ前記容量素子に蓄積されている電荷を放電させるダンピング回路と、前記１次側の基準電位を基準として前記制御信号の状態を検出する検出手段とを備え、該検出手段の検出出力を絶縁型信号伝達手段を介して前記ダンピング回路に伝え、前記制御信号が前記同期トランジスタ駆動回路の動作停止を示している時に前記ダンピング回路により前記容量素子に蓄積されている電荷を放電させるように構成されていることを特徴とする絶縁型電源装置。
【請求項１４】
前記絶縁型信号伝達手段は、前記検出手段の出力端子と第２基準電位端子との間に接続された発光ダイオードおよび該発光ダイオードと対向されたフォトトランジスタからなるフォトカプラであることを特徴とする請求項１３に記載の絶縁型電源装置。
【請求項１５】
前記ダンピング回路は、前記容量素子により平滑された電圧が出力される端子と２次側の基準電位端子との間に直列に接続されたトランジスタおよび抵抗からなり、前記検出手段の検出出力が前記絶縁型信号伝達手段を介して前記トランジスタの制御端子に供給されてオン、オフ制御されるように構成されていることを特徴とする請求項１３または１４に記載の絶縁型電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧変換用トランスを備えたスイッチング電源装置さらにはトランスの一次側と二次側の回路が電気的に絶縁された絶縁型ＤＣ−ＤＣコンバータ（直流−直流変換型電源装置）に関し、特に２次側の共振電流の防止に利用して有効な技術に関する。
【０００２】
【従来の技術】
従来、ＤＣ−ＤＣコンバータのひとつに絶縁型ＤＣ−ＤＣコンバータと呼ばれるものがある。絶縁型ＤＣ−ＤＣコンバータは一次側と二次側の絶縁耐圧が数１０００Ｖ以上あることが要求されるため、一次側の回路と二次側の回路にそれぞれ互いに絶縁された別個の基準電位（接地電位）が用いられる。
本発明者等は、負荷変動が比較的大きな電話交換機のようなシステムに好適なスイッチング電源装置を開発するに当たり、図９に示すような絶縁型ＤＣ−ＤＣコンバータについて検討した。
【０００３】
図９の絶縁型ＤＣ−ＤＣコンバータは、ＭＯＳＦＥＴ　Ｍ１〜Ｍ４からなるブリッジ型のスイッチング回路１０でトランスＴ１の１次側コイルを交流駆動し、２次側コイルに誘起される交流電圧をダイオードとして作用する同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６で整流することで、１次側コイルと２次側コイルの巻線比に応じた所望の直流電圧を発生させるようにした電源回路である。本来ダイオードを用いればよい整流素子としてＭＯＳＦＥＴ　Ｍ５，Ｍ６を使用しているのは、ダイオードの順方向電圧による電力損失を減らすことができるためである。ちなみに、ＭＯＳＦＥＴのオン抵抗によるソース・ドレイン間電圧降下はダイオードの順方向電圧よりも小さくすることが可能である。
【０００４】
【発明が解決しようとする課題】
図１０は、１次側コイルを交流駆動するスイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４をオン，オフ制御する信号ＯＵＴ−Ａ〜ＯＵＴ−Ｄと、同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６を制御する信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆのタイミングを示す。図１０に示すように、図９のような絶縁型ＤＣ−ＤＣコンバータにおいては、１次側コイルに矢印Ａの方向の電流を流すときには同期制御用ＭＯＳＦＥＴ　Ｍ５を、また１次側コイルに矢印Ａと逆向きに電流を流すときには同期制御用ＭＯＳＦＥＴ　Ｍ６をオフさせないと、２次側コイルが短絡状態となって１次側コイルから２次側コイルへ電力が伝達されないのみならず、ＭＯＳＦＥＴ　Ｍ１，Ｍ４，Ｍ５，Ｍ６またはＭ２，Ｍ３，Ｍ５，Ｍ６に過電流が流れて素子が破壊されてしまうおそれがある。
同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６をオフさせるタイミングは１次側コイルを駆動するＭＯＳＦＥＴ　Ｍ１〜Ｍ４のオン／オフ・タイミングに合わせる必要があるので、同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６を制御する制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆは駆動信号ＯＵＴ−Ａ〜ＯＵＴ−Ｄを生成する制御回路２０で生成するのが望ましい。
【０００５】
しかしながら、一次側の基準電位と二次側の基準電位は絶縁されているため、制御回路２０で生成された制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆを同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲート端子に伝達するためにはパルス・トランスＴ２が必要である。また、トランスを使用すると制御信号は交流波形として伝達されるため、パルス・トランスＴ２の２次側交流電圧で同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲートを直接駆動することはできず、２次側コイルの電圧を一旦ブーストする必要がある。
そこで、図９の回路では、クランプ用ダイオードＤ１，Ｄ２とブースト用の容量Ｃ２，Ｃ３を有する回路と、ブーストされた信号のレベルを弁別する回路とを設けて、同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６を制御する構成を採用した。
【０００６】
しかしながら、図９の回路においては、例えば１次側の入力電圧ＶＩＮの遮断等により制御回路２０が制御を停止した際に、図１１（Ａ），（Ｂ）のように制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆの出力がロウレベルに落ちてもブースト用の容量Ｃ２，Ｃ３に電荷が残ってしまう。そして、図９の回路ではこの電荷を引き抜くパスがないため、図１１（Ｇ），（Ｈ）のように同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲート電圧ＶＧ５，ＶＧ６がハイレベルに維持されて、Ｍ５，Ｍ６がオンされっぱなしになる。
その結果、出力端子間の平滑容量ＣＳとトランスＴ１の２次側コイルと直列のチョークコイルＬ１，Ｌ２からなるＬＣ回路が共振を起こして、２次側の同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６が破壊されるおそれがあるとともに、共振動作で出力端子間に負の電圧が発生しこの負電圧が印加されることで負荷としての回路やＩＣが破壊されるおそれがあることが分かった。
【０００７】
また、図９の回路においては、例えば軽負荷時等に２次側の同期制御をオフすることで負荷に過大な電圧が印加されないようにする制御が考えられるが、かかる制御のため図１１（Ａ），（Ｂ）のように制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆを途中でロウレベルに固定したとしても図９の回路ではブースト用の容量Ｃ２，Ｃ３に電荷が残ってしまう。そのため、２次側の同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲート電圧ＶＧ５，ＶＧ６がハイレベルに維持されてＭ５，Ｍ６がオンされっぱなしになって、トランスＴ１の２次側コイルがショートされた状態で１次側コイルが駆動され続けて１次側の駆動用ＭＯＳＦＥＴ　Ｍ１〜Ｍ４の破壊、１次側コイルの焼損といった問題が発生するおそれがある。
【０００８】
さらに、図９の回路においては、電源立上げ時に負荷となる回路やＩＣに急激に大きな電圧が印加されて素子が破壊されるのを防止するため、１次側コイルから２次側コイルに伝達される電力を徐々に増大させるいわゆるソフトスタートと呼ばれる制御が行なわれることがある。このソフトスタート制御では、２次側の同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６はオフさせたまま１次側コイルの駆動を行なうことが考えられる。
【０００９】
かかる方式を採用した電源システムにおいても、ユーザによる誤操作や落雷等の事故の発生で電源の遮断と再投入が短い時間に行なわれたとすると、電源遮断で制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆの出力が停止してブースト用の容量Ｃ２，Ｃ３に電荷が残り同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲート電圧がハイレベルに維持されてオンになっている状態で、電源が再投入されて制御回路がソフトスタートを開始すると、トランスＴ１の２次側コイルがショートされた状態で１次側コイルが駆動され続けて１次側の駆動用ＭＯＳＦＥＴ　Ｍ１〜Ｍ４の破壊、１次側コイルの焼損といった問題が発生するおそれがある。
【００１０】
この発明の目的は、同期制御用トランジスタがオンされたまま制御が停止されて２次側のＬＣ回路が共振を起こして同期制御用トランジスタが破壊されるのを回避できる信頼性の高い絶縁型ＤＣ−ＤＣコンバータを提供することにある。
この発明の他の目的は、軽負荷時等に２次側の同期制御をオフすることで負荷に過大な電圧が印加されないようにする制御方式を採用した場合において、同期制御用ＭＯＳＦＥＴがオンされトランスＴ１の２次側コイルがショートされた状態で１次側コイルが駆動され続けて１次側の駆動用トランジスタが破壊されたり１次側コイルが焼損したりするのを回避できる信頼性の高い絶縁型ＤＣ−ＤＣコンバータを提供することにある。
【００１１】
この発明のさらに他の目的は、２次側の同期制御用トランジスタをオフさせたまま１次側コイルの駆動を行なうソフトスタート制御を採用した場合において、電源の瞬断あるいは電源の一時的な低下が発生しても、同期制御用トランジスタがオンされトランスＴ１の２次側コイルがショートされた状態で１次側コイルが駆動され続けて１次側の駆動用トランジスタが破壊されたり１次側コイルが焼損したりするのを回避できる信頼性の高い絶縁型ＤＣ−ＤＣコンバータを提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、本発明は、電圧変換用トランスを有する絶縁型ＤＣ−ＤＣコンバータにおいて、電圧変換用トランスの１次側の接地電位を基準として同期制御用トランジスタを制御する制御信号の状態を検出する検出手段を設け、該検出手段の検出出力を絶縁型信号伝達手段を介して前記同期制御用トランジスタの駆動回路に伝え、前記制御信号が前記駆動回路の動作停止を示している時に前記同期制御用トランジスタをオフ状態にさせるように構成した。そして、同期制御用トランジスタを確実にオフ状態にさせる手段として、例えば前記検出手段の検出出力に基づいて前記同期トランジスタ駆動回路内にチャージされている電荷をリセットするリセット手段を設けるようにしたものである。
【００１３】
上記した手段によれば、同期整流制御動作停止時に同期制御用トランジスタが確実にオフされるようになるため、２次側の整流回路が電圧変換用トランスの２次側コイルと直列に接続されたチョークコイルを有する場合に、同期制御用トランジスタがオンされたまま制御が停止されて２次側の整流回路を構成するチョークコイルと平滑容量とからなるＬＣ回路が共振を起こし、同期制御用トランジスタが破壊されるのを防止することができる。
【００１４】
また、軽負荷時等に２次側の同期制御をオフすることで負荷に過大な電圧が印加されないようにする制御方式を採用した電源装置や、２次側の同期制御用ＭＯＳＦＥＴをオフさせたまま１次側コイルの駆動を行なうソフトスタート制御を採用した電源装置で電源の瞬断あるいは電源の一時的な低下が発生した場合に、同期制御用トランジスタをオフしたいときに確実にオフさせることができるため、同期制御用ＭＯＳＦＥＴがオンされトランスの２次側コイルがショートされた状態で１次側コイルが駆動されるのを防止することができる。
【００１５】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明に係る絶縁型ＤＣ−ＤＣコンバータの第１の実施例を示す。図において、Ｔ１は電圧変換用のトランス、１０はこのトランスＴ１の１次側コイルを交流駆動するスイッチング回路、２０はこのスイッチング回路１０を駆動制御するＩＣ化された制御回路、３０はトランスＴ１の２次側コイルに誘起される交流電圧を整流して直流電圧に変換する全波整流回路、４０は該整流回路３０を構成する同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６を駆動する同期ＭＯＳ駆動回路、ＣＢは整流回路３０で整流された電圧を平滑する平滑容量、５０は変換された直流電圧の電圧レベルを検出し上記制御回路２０にフィードバックする出力電圧検出回路、６０は４８Ｖの入力直流電圧を受けて上記制御回路２０に必要な１２Ｖのような直流電源電圧Ｖｃｃを生成して供給するスイッチング・レギュレータからなる補助電源回路である。また、ＲＬは負荷となる回路やＩＣを等価抵抗として表わしたものである。
【００１６】
上記スイッチング回路１０は、４８Ｖのような直流電圧が印加される電圧入力端子ＶＩＮと１次側基準電位（接地電位）ＧＮＤ１との間に直列に接続されたＮチャネルＭＯＳＦＥＴ　Ｍ１，Ｍ２およびＭ３，Ｍ４と、これらのスイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４のゲート端子をそれぞれ駆動するＩＣ化されたゲート・ドライバ回路ＤＲＶ１〜ＤＲＶ４と、上記スイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４のうち基準電位側のＭＯＳＦＥＴ　Ｍ２，Ｍ４の共通ソース端子と基準電位ＧＮＤ１との間に接続された電流センス用の抵抗ＲＣＳとから構成されている。電流センス用の抵抗ＲＣＳは、制御回路２０内にあっても良い。
【００１７】
制御回路２０は、図１０（Ａ）〜（Ｄ）に示すようなタイミングの制御信号ＯＵＴ−Ａ〜ＯＵＴ−Ｄを出力してスイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４のうちＭ１とＭ４をオン、またはＭ２とＭ３をオンさせることでトランスＴ１の１次側コイルに順方向の電流と逆方向の電流を交互に流して交流駆動する。また、制御回路２０は、電流センス用の抵抗ＲＣＳにより電流−電圧変換された検出電圧を受けて、１次側コイルの駆動電流の値が所望の範囲に入るように制御信号ＯＵＴ−Ａ〜ＯＵＴ−Ｄの立上り／立下りタイミングとパルス幅を調節する。
【００１８】
さらに、制御回路２０は、電流センス用の抵抗ＲＣＳの検出電圧から負荷が非常に軽くなったと判断した場合には、トランスＴ１の２次側の同期制御を停止して同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６をオフさせる制御も行なう。ゲート・ドライバ回路ＤＲＶ１〜ＤＲＶ４は、制御回路２０から出力される制御信号ＯＵＴ−Ａ〜ＯＵＴ−Ｄを入力端子に直接受けても良いが、より精度の高いスイッチング制御のためには、パルス・トランス（図示省略）を介して制御信号ＯＵＴ−Ａ〜ＯＵＴ−Ｄを受けるようにするのが良い。スイッチＭＯＳＦＥＴ　Ｍ１，Ｍ３はソース電圧を基準にしてゲート電圧のピークを設定するのが望ましいからである。
【００１９】
また、上記制御回路２０には、抵抗Ｒ１１，Ｒ１２からなる抵抗分割回路で分圧された電圧が入力される端子Ｐ１と、該端子の電圧が所定のレベル以上か以下かを検出する電圧比較回路２１とが設けられており、入力電圧ＶＩＮが所定のレベル以下に下がるとスイッチングＭＯＳＦＥＴ　Ｍ１〜Ｍ４の駆動を停止する。なお、図示しないが、制御回路２０には外部から入力される指令信号ＲＭＴでトランスＴ１の１次側の駆動と２次側の同期制御を停止するリモート制御端子Ｐ２が設けられている。
【００２０】
さらに、この実施例の制御回路２０には、電源の立上り時に１次側コイルの駆動電流を徐々に増加させて、負荷に急激に大きな電流が供給されるのを回避するソフトスタート回路２２が設けられている。ソフトスタート回路２２は、例えば定電流源とそれにより充電される容量素子とからなる積分回路のような出力電圧を徐々に増加させる回路を備え、電源投入後容量素子の充電電圧が所定のレベルに達するまではスイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４のオン時間を徐々に長くさせる、つまりトランスＴ１の１次側コイルの電流が次第に増加するような制御を行なう。
【００２１】
また、特に制限されるものでないが、この実施例では、ソフトスタート制御の際には２次側の同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６をオン、オフ制御する信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆをロウレベルに固定させる。かかる制御は、例えばソフトスタートの際にソフトスタート回路２２から出力される信号で制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆを出力するバッファ回路を制御して、その出力をロウレベルに固定させるような構成をとることで実現できる。
【００２２】
この実施例においては、全波整流回路３０は、トランスＴ１の２次側コイルの両端子と一方の出力端子ＶＯＵＴ（＋）との間にそれぞれ接続されたチョークコイルＬ１，Ｌ２と、トランスＴ１の２次側コイルの両端子と他方の出力端子ＶＯＵＴ（−）との間にそれぞれ接続された同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６とにより構成されている。
【００２３】
この実施例の全波整流回路３０は、１次側コイルの交流駆動で２次側コイルに誘起された交流電圧により、２次側コイルに図１の上から下へ向って電流が流れるときはチョークコイルＬ２を通して、また２次側コイルに下から上に向って電流が流れるときはチョークコイルＬ１を通してそれぞれ出力端子ＶＯＵＴ（＋）へ電流が流されることにより整流が行なわれ、１次側コイルと２次側コイルの巻線比に応じた直流電圧を発生させる。
【００２４】
チョークコイルＬ１，Ｌ２および同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６をダイオードに置き換えても全波整流回路として機能することができる。ダイオードの代わりに同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６を用いているのは、ダイオードの順方向電圧で損失が生じるのを減らすためである。本発明は、同期制御用ＭＯＳＦＥＴ　Ｍ５またはＭ６のいずれか一方が存在する場合に適用すると有効であり、例えばＭ５がＭＯＳＦＥＴの場合にはＭ６およびＬ１，Ｌ２の代わりにダイオードを使用するようにしてもよい。
【００２５】
出力電圧検出回路５０は、出力端子ＶＯＵＴ（＋），ＶＯＵＴ（−）間に直列に接続された抵抗Ｒ３，Ｒ４からなる抵抗分割回路５１と、出力端子ＶＯＵＴ（＋），ＶＯＵＴ（−）間に直列に接続された抵抗Ｒ５およびダイオードＤ０からなる参照レベル生成回路５２と、抵抗分割回路５１で分割された電圧と参照レベル生成回路５２で生成された参照レベルＶｒｅｆとを入力電圧とする電圧比較回路５３と、電圧出力端子ＶＯＵＴ（＋）と電圧比較回路４３の出力端子との間に接続された抵抗Ｒ６および発光ダイオードＰＤ１とにより構成されている。
【００２６】
上記発光ダイオードＰＤ１には、制御回路２０のフィードバック端子に接続されたフォトトランジスタＰＴ１が対向されてフォトカプラを構成し、該フォトカプラを介して出力電圧のレベルを制御回路２０へフィードバックするようにされている。これにより、出力電圧のフィードバック系に関しても１次側と２次側の電気的絶縁を保証しつつ制御回路２０に所望のレベル以上の出力電圧が発生しているか知らせることができる。
【００２７】
同期ＭＯＳ駆動回路４０は、図２に示されているように、上記制御回路２０から出力される同期制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆを伝達するパルス・トランスＴ２と、該パルス・トランスＴ２の２次側コイルに誘起された信号を検波する抵抗Ｒ１，Ｒ２からなる検波回路４１と、検波回路４１で検波された信号を受けて前記同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲート端子を駆動する信号を生成するゲート・ドライバＤＲＶ５，ＤＲＶ６と、２次側コイルに誘起された信号のレベルを押し上げるブースト回路４２と、同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６を同時オフの状態にさせる際にブースト回路４２内のノードの電荷を引き抜くためのリセット回路４３とにより構成されている。
【００２８】
上記パルス・トランスＴ２の２次側には、１次側コイルＴＬ０と逆向きの誘起電流を流すコイルＴＬ１の他、コアを共通にし１次側コイルＴＬ０と同一の向きの誘起電流を流すコイルＴＬ２が設けられている。図において、コイルＴＬ１とＴＬ２に付されている「・」の位置が異なるのは、コイルＴＬ１とＴＬ２とでは巻線の向きが逆であることを意味している。このように、２次側に巻線の向きが逆である２つのコイルＴＬ１，ＴＬ２を設けているのは、逆相の信号を生成するためである。
【００２９】
また、この実施例では、パルス・トランスＴ２の１次側コイルと直列に、トランスの偏磁および磁気飽和を防止するため抵抗Ｒ７が接続されている。なお、この抵抗Ｒ７の代わりに、図９と同様なＤＣカット用の容量Ｃ１を接続しても良い。抵抗Ｒ７を使用することにより、容量Ｃ１を用いた場合に生じるパルス・トランスＴ２の１次側コイルと容量Ｃ１との接続ノードがハイインピーダンスになって２次側に不所望な電位が伝わる現象の発生を防止することができる。
【００３０】
ブースト回路４２は、上記コイルＴＬ１，ＴＬ２と抵抗Ｒ１との接続ノードＮ１と２次側基準電位点ＧＮＤ２との間に直列に接続されたダイオードＤ３およびコイルＴＬ３と、これらと並列に接続されたダイオードＤ４およびコイルＴＬ４、容量Ｃ４、抵抗Ｒ８とからなる。コイルＴＬ３，ＴＬ４は、コイルＴＬ１，ＴＬ２とコアを共通にするとともに、コイルＴＬ３はＴＬ１と巻線の向きが同一であり、コイルＴＬ４はＴＬ２と巻線の向きが同一、つまりＴＬ３とＴＬ４は互いに巻線の向きが逆である。
【００３１】
特に制限されるものでないが、この実施例では、制御回路２０から出力される同期制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆの振幅は各々５Ｖとされているため、パルス・トランスＴ２の１次側コイルには図３（Ｃ）のように±５Ｖの交流電圧Ｖ４が印加される。そこで、パルス・トランスＴ２の１次側コイルＴＬ０と２次側コイルＴＬ１，ＴＬ２の巻線比を２：１とすることで２次側コイルＴＬ１，ＴＬ２に、図３（Ｄ），（Ｅ）のように±２．５Ｖつまり振幅で５Ｖの交流電圧Ｖ５，Ｖ６（Ｖ５とＶ６は逆相）が誘起されるように構成されている。
【００３２】
また、パルス・トランスＴ２の１次側コイルＴＬ０とブースト回路４２の２次側コイルＴＬ３，ＴＬ４の巻線比は２：１．３とすることで２次側コイルＴＬ３，ＴＬ４には、図３（Ｆ），（Ｇ）のように±３．２５Ｖつまり振幅で６．５Ｖの交流電圧ＶＳ１，ＶＳ２（ＶＳ１とＶＳ２は逆相）が誘起されるように構成されている。
【００３３】
従って、パルス・トランスＴ２の１次側コイルＴＬ０が交流駆動され、コイルＴＬ３，ＴＬ４に図３（Ｆ），（Ｇ）のような電圧ＶＳ１，ＶＳ２が誘起されると、コイルＴＬ３，ＴＬ４と直列に接続されたダイオードＤ３，Ｄ４には、ＶＳ１，ＶＳ２が３．２５Ｖの期間だけ交互に順方向電流が流され、この電流によって容量Ｃ４がチャージアップされる。つまり、ブースト回路４２はチャージポンプとして動作する。
【００３４】
その結果、検波回路４１のノードＮ１は、図３（Ｈ）のように３．２５ＶよりもダイオードＤ３，Ｄ４の順方向電圧０．７５Ｖ分低い約２．５Ｖの電位ＶＬＳにされる。これによって、ゲート・ドライバＤＲＶ５，ＤＲＶ６の入力電圧ＶＢ５，ＶＢ６は、図３（Ｉ），（Ｋ）のようにブースト回路４２から与えられる電位２．５Ｖを中心として振幅５Ｖで変化する信号とされる。この信号が入力されるゲート・ドライバＤＲＶ５，ＤＲＶ６の論理しきい値電圧ＶＬＴを１．６Ｖとすると、入力電圧ＶＢ５，ＶＢ６が１．６Ｖよりも低い間だけロウレベルになる図３（Ｊ），（Ｌ）のような電圧が同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲートに印加されるようになる。
【００３５】
リセット回路４３は、制御回路２０から出力される同期制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆを入力とするＯＲゲートＧ１と、該ＯＲゲートＧ１の出力端子と１次側基準電位点ＧＮＤ１との間に接続された容量Ｃ５とパルス・トランスＴ３および該パルス・トランスＴ３の１次側コイルと直列の定電圧源ＶＢ１と、２次側基準電位点ＧＮＤ２とパルス・トランスＴ３の２次側コイルとの間に接続された定電圧源ＶＢ２と、検波回路４１内の接続ノードＮ１とパルス・トランスＴ３の２次側コイルとの間に接続されたダイオードＤ５などから構成されている。容量Ｃ５が設けられているのは、ＯＲゲートＧ１の出力がロウレベルにされた時に定電圧源ＶＢ２からパルス・トランスＴ３の１次側コイルを通して直流電流が流れるのを防止し、かつＯＲゲートＧ１の出力のハイレベルからロウレベルへの変化をノードＮ２へ伝えるためである。
【００３６】
このリセット回路４３は、制御回路２０から出力される同期制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆが同時にロウレベルになると、ＯＲゲートＧ１の出力がロウレベルに変化されることでパルス・トランスＴ３の１次側コイルにパルス電流Ｉ１が流され、これにより２次側コイルに電流Ｉ２が誘起される。その結果、ダイオードＤ５のカソード側がロウレベルに変化して、ダイオードＤ５に順方向電流Ｉ３が流れて検波回路４１内の接続ノードＮ１の電荷が引き抜かれ、ゲート・ドライバＤＲＶ５，ＤＲＶ６の出力が共にロウレベルにされて同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６が速やかにオフ状態にされる。
【００３７】
前述したように、軽負荷時等に２次側の同期制御をオフすることで負荷に過大な電圧が印加されないようにする制御が考えられるが、かかる制御のため制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆの出力を途中で停止しても検波回路４１およびブースト回路４２内のノードの電荷を抜くパスがないと、２次側の同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲート電圧がハイレベルに維持されてオンされっぱなしになって、トランスＴ１の２次側コイルがショートされた状態で１次側コイルが駆動され続けて１次側の駆動用ＭＯＳＦＥＴ　Ｍ１〜Ｍ４の破壊、１次側コイルの焼損といった問題が発生するおそれがある。これに対し、実施例のＤＣ−ＤＣコンバータにおいては、上記リセット回路４３により工藤回路の内部ノードの電荷を引き抜いてＭ５，Ｍ６を完全にオフさせることができるため、トランスＴ１の２次側コイルがショートされた状態で１次側コイルが駆動され続ける現象が発生するのを回避できるようになる。
【００３８】
ここで、上記リセット回路４３の動作を、図４のタイミングチャートを用いてより詳細に説明する。
同期整流制御中は制御回路２０から出力される制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆのいずれか一方は、図３（Ａ），（Ｂ）のように必ずハイレベルであるが、電源遮断時や軽負荷時に図４（Ａ），（Ｂ）のように制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆが共にロウレベルに固定されると、図４（Ｃ）のようにＯＲゲートＧ１の出力がハイレベルからロウレベルに変化する（タイミングｔ１）。すると、トランスＴ３の１次側コイルと容量Ｃ５との接続ノードＮ２の電位Ｖｎ２が、図４（Ｄ）のように急激に下がりトランスＴ３の１次側コイルに容量Ｃへ向う電流Ｉ１が流れ、２次側コイルには逆向きの電流Ｉ２が誘起される。
【００３９】
これによって、ダイオードＤ５に順方向電流が流れて、図４（Ｅ）のように２．５Ｖであったブースト回路４２の基準ノードＮ１の電位Ｖｎ１が、基準電圧ＧＮＤ２よりもダイオードＤ５の順方向電圧０．７Ｖだけ高い電圧まで下がる。その結果、ゲート・ドライバＤＲＶ５，ＤＲＶ６の入力ＶＢ５，ＶＢ６が論理しきい値ＶＬＴ（＝１．６Ｖ）よりも低い０．７Ｖ以下にされ、同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲート電圧がロウレベルに変化して、Ｍ５，Ｍ６が共にオフ状態にされる。
【００４０】
図５には、上記リセット回路４１のより現実的な実施例が示されている。この実施例のリセット回路４１は、トランスＴ３の１次側コイルと容量Ｃ５との間に抵抗Ｒ１１を、またトランスＴ３の１次側コイルおよび抵抗Ｒ１１と並列に抵抗Ｒ９、直列形態のダイオードＤ６および抵抗Ｒ１０を設けたものである。ダイオードＤ６を設けているのは、同期整流制御開始時にＯＲゲートＧ１の出力がロウレベルからハイレベルに変化する際に、ノードＮ２の電荷をトランスＴ３の１次側コイルを通さずに引き抜いて、ＯＲゲートＧ１の出力がハイレベルに変化するときにトランスＴ３の２次側コイルに電流が流れないようにするためである。抵抗Ｒ１０とＲ１１は、それぞれダイオードＤ６とトランスＴ３の１次側コイルに流れる電流を制限するためのものである。また、抵抗Ｒ９はノードＮ２がハイインピーダンスになるのを防止するためのものである。
【００４１】
次に、本発明に係る絶縁型ＤＣ−ＤＣコンバータの第２の実施例を、図６を用いて説明する。
図６の実施例は、前記実施例におけるパルス・トランスＴ３の代わりに、フォトカプラを使用して制御回路２０から出力される制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆを同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲートに伝達するとともに、図２のコイルＴＬ３，ＴＬ４およびダイオードＤ３，Ｄ４及び容量Ｃ４からなるチャージポンプ型のブースト回路４２の代わりに、図９と同様なブースト容量Ｃ２，Ｃ３とクランプ用ダイオードＤ１，Ｄ２からなるブースト回路を使用するようにしたものである。かかる構成を採用することにより、リセット回路４３が不用になる。
【００４２】
具体的には、制御回路２０から出力される制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆを入力とするＯＲゲートＧ１の出力端子と基準電位ＧＮＤ１との間に発光ダイオードＰＤ２が接続され、２次側には定電圧源ＶＢ２によりバイアスされ上記発光ダイオードＰＤ２と対向するように配置されるフォトトランジスタＰＴ２が設けられ、発光ダイオードＰＤ２とフォトトランジスタＰＴ２とによりフォトカプラが構成されている。また、ゲート・ドライバＤＲＶ５，ＤＲＶ６の入力側には入力制御用のＡＮＤゲートＧ２，Ｇ３が設けられ、このＡＮＤゲートＧ２，Ｇ３の一方の入力端子に検波回路４１からの電圧Ｖ５Ｂ，Ｖ６Ｂが入力され、他方の端子に上記フォトトランジスタＰＴ２のエミッタ電圧が印加されている。
【００４３】
同期整流制御中は制御回路２０から出力される制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆのいずれか一方は、図３（Ａ），（Ｂ）のように必ずハイレベルであるため、発光ダイオードＰＤ２が発光しフォトトランジスタＰＴ２にコレクタ電流が流されることでＡＮＤゲートＧ２，Ｇ３の一方の入力がハイレベルに固定され、他方の入力端子に検波回路４１からの電圧Ｖ５Ｂ，Ｖ６Ｂが入力されることにより、同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６がオン、オフ制御される。
【００４４】
一方、電源遮断や軽負荷時に図４（Ａ），（Ｂ）のように制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆが共にロウレベルに固定されると、図４（Ｃ）のようにＯＲゲートＧ１の出力がハイレベルからロウレベルに変化する（タイミングｔ１）。すると、発光ダイオードＰＤ２が発光を停止し、フォトトランジスタＰＴ２のコレクタ電流が遮断されることによって、ＡＮＤゲートＧ２，Ｇ３の一方の入力がロウレベルに固定され、ＡＮＤゲートＧ２，Ｇ３の出力が共にロウレベルにされて同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６が共にオフの状態にされる。その結果、整流回路のチョークコイルＬ１，Ｌ２と平滑容量ＣＢが共振動作を起こすのを回避することができる。
【００４５】
この実施例においては、パルス・トランスを使用する代わりにフォトカプラを使用しているので、パルス・トランスと同様に１次側と２次側の基準電位の絶縁性が保証されるが、現在の技術ではパルス・トランスの方がフォトカプラよりも安価で動作も速いので、第１の実施例の方が実用性は高いといえる。将来、高速なフォトカプラが安価に手に入るようになれば第２の実施例も有効になるであろう。
【００４６】
次に、本発明に係る絶縁型ＤＣ−ＤＣコンバータの第３の実施例を、図７を用いて説明する。
図７の実施例は、図６の実施例と同様に、パルス・トランスＴ３の代わりにフォトカプラ（ＰＤ２，ＰＴ２）を設ける一方、ＡＮＤゲートＧ２，Ｇ３を設ける代わりにブースト用の容量Ｃ２，Ｃ３のチャージ電荷を放電させるためのスイッチＭＯＳＦＥＴ　Ｍ７，Ｍ８を設けたものである。また、フォトトランジスタＰＴ２のエミッタ電圧と逆相の信号を作るため、フォトトランジスタＰＴ２のエミッタにベース抵抗Ｒｂを介してベース端子が接続されたＮＰＮトランジスタＴｒとそのコレクタ抵抗Ｒｃとからなるインバータ回路が設けられている。
【００４７】
この実施例においては、同期整流制御中はトランジスタＴｒがオン状態にされてスイッチＭＯＳＦＥＴ　Ｍ７，Ｍ８のゲート端子にロウレベルが印加されてＭ７，Ｍ８がオフ状態にされることで容量Ｃ２，Ｃ３が通常のブースト動作をするが、制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆが共にロウレベルにされると、ＯＲゲートＧ１の出力がハイレベルからロウレベルに変化して発光ダイオードＰＤ２が発光を停止し、フォトトランジスタＰＴ２のコレクタ電流が遮断されることによってトランジスタＴｒがオフされる。
【００４８】
その結果、スイッチＭＯＳＦＥＴ　Ｍ７，Ｍ８のゲート端子にハイレベルが印加されてＭ７，Ｍ８がオン状態にされることで容量Ｃ２，Ｃ３のチャージ電荷が放電され、ゲート・ドライバＤＲＶ５，ＤＲＶ６の入力がロウレベルに固定されて同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６が共にオフの状態にされる。なお、スイッチＭＯＳＦＥＴ　Ｍ７，Ｍ８は、容量Ｃ２，Ｃ３の端子間に設ける代わりに、図７に破線で示すように、ダイオードＤ１，Ｄ２のカソード端子と基準電位点ＧＮＤ２との間に設けるようにしても良い。
【００４９】
次に、本発明に係る絶縁型ＤＣ−ＤＣコンバータの第４の実施例を、図８を用いて説明する。
図８の実施例は、図７の実施例と同様にパルス・トランスＴ３の代わりにフォトカプラ（ＰＤ２，ＰＴ２）を使用する一方、容量Ｃ２，Ｃ３の端子間にスイッチＭＯＳＦＥＴ　Ｍ７，Ｍ８を設ける代わりに、出力端子ＶＯＵＴ（＋），ＶＯＵＴ（−）間に直列の抵抗ＲＤおよびＭＯＳＦＥＴ　ＭＤからなるダンピング回路を設け、フォトカプラ（ＰＤ２，ＰＴ２）によりオン、オフされるトランジスタＴｒのコレクタ電圧でダンプスイッチＭＯＳＦＥＴ　ＭＤをオン、オフさせるようにしたものである。抵抗ＲＤは、ＭＯＳＦＥＴ　ＭＤがオンされたときに流れる電流を制限してＭＤの破壊を防止するための素子である。
【００５０】
この実施例においては、同期整流制御中はトランジスタＴｒがオン状態にされてダンプスイッチＭＯＳＦＥＴ　ＭＤのゲート端子にロウレベルが印加されてＭＤがオフ状態にされることで通常の動作をするが、制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆが共にロウレベルにされると、ＯＲゲートＧ１の出力がハイレベルからロウレベルに変化して発光ダイオードＰＤ２が発光を停止し、フォトトランジスタＰＴ２のコレクタ電流が遮断されることによってトランジスタＴｒがオフされる。その結果、ダンプスイッチＭＯＳＦＥＴ　ＭＤのゲート端子にハイレベルが印加されてＭＤがオン状態にされることで平滑容量ＣＢのチャージ電荷が放電され、また整流回路のチョークコイルＬ１，Ｌ２に蓄積されているエネルギーが放出されて、チョークコイルＬ１，Ｌ２と平滑容量ＣＢが共振動作を起こすのを回避することができる。
【００５１】
なお、この実施例においては、制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆが共にロウレベルにされたことを検出したＯＲゲートＧ１の出力をフォトカプラ（ＰＤ２，ＰＴ２）を用いてダンプスイッチＭＯＳＦＥＴ　ＭＤのゲートに伝えてＭＤを制御しているが、フォトカプラ（ＰＤ２，ＰＴ２）の代わりにパルス・トランスを使用してＯＲゲートＧ１の出力をダンプスイッチＭＯＳＦＥＴ　ＭＤのゲートに伝えるように構成することも可能である。
【００５２】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば上記実施例では、制御回路２０がソフトスタート回路２２を有すると説明したが、ソフトスタート回路を備えていない場合にも本発明を適用することができる。また、実施例では、制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆが共にロウレベルにされたことをＯＲゲートＧ１を用いて検出するように構成されているが、コンパレータなど他の回路を用いて検出するようにしても良い。
【００５３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、同期整流制御動作停止時に、同期制御用ＭＯＳＦＥＴがオンされたまま制御が停止されて２次側のＬＣ回路が共振を起こし、同期制御用ＭＯＳＦＥＴが破壊されるのを回避できる信頼性の高い絶縁型ＤＣ−ＤＣコンバータを実現することができる。
【００５４】
また、本発明を適用すると、軽負荷時等に２次側の同期制御をオフすることで負荷に過大な電圧が印加されないようにする制御方式を採用した場合や２次側の同期制御用ＭＯＳＦＥＴをオフさせたまま１次側コイルの駆動を行なうソフトスタート制御を採用し電源の瞬断あるいは電源の一時的な低下が発生した場合においても、同期制御用ＭＯＳＦＥＴがオンされトランスＴ１の２次側コイルがショートされた状態で１次側コイルが駆動され続けて１次側の駆動用ＭＯＳＦＥＴが破壊されたり１次側コイルが焼損したりするのを回避できる信頼性の高い絶縁型ＤＣ−ＤＣコンバータを実現できるようになる。
【図面の簡単な説明】
【図１】本発明に係る絶縁型ＤＣ−ＤＣコンバータの一実施例を示す概略構成図である。
【図２】実施例の絶縁型ＤＣ−ＤＣコンバータを構成する同期ＭＯＳ駆動回路の具体的な回路例を示す回路図である。
【図３】実施例の絶縁型ＤＣ−ＤＣコンバータにおける同期制御信号と同期ＭＯＳ駆動回路内の各部の電圧波形を示す波形図である。
【図４】実施例の絶縁型ＤＣ−ＤＣコンバータを構成する同期ＭＯＳ駆動回路における同期制御信号が共にロウレベルに変化された場合のリセット回路と同期ＭＯＳ駆動回路内の各部の電圧波形を示す波形図である。
【図５】第１の実施例の絶縁型ＤＣ−ＤＣコンバータを構成する同期ＭＯＳ駆動回路の変形例を示す回路図である。
【図６】第２の実施例の絶縁型ＤＣ−ＤＣコンバータを構成する同期ＭＯＳ駆動回路の具体例を示す回路図である。
【図７】第３の実施例の絶縁型ＤＣ−ＤＣコンバータを構成する同期ＭＯＳ駆動回路の具体例を示す回路図である。
【図８】第４の実施例の絶縁型ＤＣ−ＤＣコンバータを示す回路構成図である。
【図９】本発明に先立って検討した絶縁型ＤＣ−ＤＣコンバータを示す回路構成図である。
【図１０】図９の絶縁型ＤＣ−ＤＣコンバータにおける１次側コイルの駆動制御信号と２次側同期制御信号および同期ＭＯＳ駆動回路内の各部の電圧波形を示す波形図である。
【図１１】図９の絶縁型ＤＣ−ＤＣコンバータにおいて、同期制御信号が共にロウレベルに変化された場合のリセット回路と同期ＭＯＳ駆動回路内の各部の電圧波形を示す波形図である。
【符号の説明】
１０　スイッチング回路
２０　制御回路（ＩＣ）
２１　電源レベル検出回路
２２　ソフトスタート回路
３０　整流回路
４０　同期トランジスタ駆動回路
４１　検波回路
４２　ブースト回路
４３　リセット回路
５０　出力レベル検出回路
Ｔ１　電圧変換用トランス
Ｔ２，Ｔ３　信号伝達用パルス・トランス
ＣＢ　平滑用コンデンサ
Ｌ１，Ｌ２　整流用チョークコイル
【図１】
2004040901.tif 000003
【図２】
2004040901.tif 000004
【図３】
2004040901.tif 000005
【図４】
2004040901.tif 000006
【図５】
2004040901.tif 000007
【図６】
2004040901.tif 000008
【図７】
2004040901.tif 000009
【図８】
2004040901.tif 000010
【図９】
2004040901.tif 000011
【図１０】
2004040901.tif 000012
【図１１】
2004040901.tif 000013