(57)【要約】　　　（修正有）【課題】送信側で強調された信号の周波数成分を受信側で復調後に元に戻すディエンファシス回路を備える受信機において、プリント基板面積やコストが増大することを抑える。【解決手段】受信信号を復調するステレオ復調回路１４の後段に接続される、ハイカットコントロール機能とディエンファシス機能を併せ持つＨＣＣディエンファシス回路１５の時定数を受信レベルに基づいて可変させるようにした。これにより、ハイカットコントロール機能とディエンファシス機能とで必要な部品を共用することができるので、プリント基板面積を小さくすることができる。【選択図】　図１
2004040169.tif 000002
【特許請求の範囲】
【請求項１】
受信信号を復調する復調回路の後段に接続される、ハイカットコントロール機能とディエンファシス機能とを併せ持つ高周波減衰回路の時定数を受信レベルに基づいて可変させることを特徴とする受信機。
【請求項２】
受信信号を復調する復調手段と、
上記復調手段の後段に接続され、受信信号の高周波成分を減衰する減衰手段と、
上記減衰手段のカットオフ周波数を可変させる可変手段と、
上記受信信号の受信レベルに基づいて、上記可変手段の動作を制御するための制御信号を生成する生成手段と、
を備えることを特徴とする受信機。
【請求項３】
請求項２に記載の受信機において、
上記生成手段は、当該受信機がＦＭ受信信号を受信した場合、該ＦＭ受信信号の受信レベルに基づいて、上記可変手段の動作を制御するための制御信号を生成することを特徴とする受信機。
【請求項４】
請求項２に記載の受信機において、
上記生成手段は、上記受信信号の受信レベルが低くなるにつれて、上記減衰手段のカットオフ周波数が小さくなるように制御信号を生成することを特徴とする受信機。
【請求項５】
受信されたＦＭ信号を復調する復調手段と、
上記復調手段の後段に接続される２つ以上の抵抗からなる抵抗体と、
上記抵抗体の抵抗値を切り替える切替手段と、
上記抵抗体との組み合わせによって上記復調されたＦＭ信号の高周波成分を減衰するコンデンサと、
上記ＦＭ信号の受信レベルに基づいて、上記切替手段の切替動作を制御するための制御信号を生成する生成手段と、
を備えることを特徴とする受信機。
【請求項６】
請求項５に記載の受信機において、
上記生成手段は、上記受信信号の受信レベルが低くなるにつれて、上記抵抗体の抵抗値が大きくなるように制御信号を生成することを特徴とする受信機。
【請求項７】
ＦＭ信号又はＡＭ信号を受信する受信機において、
上記ＦＭ信号又は上記ＡＭ信号を復調する復調手段と、
上記復調手段の後段に接続される２つ以上の抵抗からなる抵抗体と、
上記抵抗体の抵抗値を切り替える切替手段と、
上記抵抗体との組み合わせによって上記復調されたＦＭ信号又はＡＭ信号の高周波成分を減衰するコンデンサと、
上記ＦＭ信号の受信レベルに基づいて、上記切替手段の切替動作を制御するための制御信号を生成する第１の生成手段と、
上記ＡＭ信号に基づいて、上記切替手段が切替動作するためのＡＭ用制御信号を生成する第２の生成手段と、
受信される受信信号に基づいて、上記制御信号又は上記ＡＭ用制御信号の一方を選択して上記切替手段に出力する選択手段と、
を備えることを特徴とする受信機。
【請求項８】
請求項７に記載の受信機において、
上記第１の生成手段は、上記ＦＭ信号の受信レベルが低くなるにつれて、上記抵抗体の抵抗値が大きくなるように制御信号を生成することを特徴とする受信機。
【請求項９】
請求項７に記載の受信機において、
ディエンファシス機能の時定数を変えるために、上記切替手段の切替動作を制御するためのＦＭ用制御信号を生成する第３の生成手段を更に備え、
上記選択手段は、受信される受信信号に基づいて、上記制御信号、上記ＡＭ用制御信号、又はＦＭ用制御信号の何れかを選択して上記切替手段に出力することを特徴とする受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、送信側で強調された信号の周波数成分を受信側で復調後に元に戻すディエンファシス回路を備える受信機に関する。
【０００２】
【従来の技術】
受信機、特に、ＦＭ（Ｆｒｅｑｕｅｎｃｙ　Ｍｏｄｕｌａｔｉｏｎ）受信機において、ディエンファシス回路の他にも、受信信号の受信レベルの低下時に、その受信信号の高周波成分を減衰し、聴感特性を良くするＨＣＣ（Ｈｉｇｈ　Ｃｕｔ
Ｃｏｎｔｒｏｌ）回路が備えられているものが知られている。
【０００３】
図６は、従来の受信機４０を説明する図である。
図６に示す受信機４０は、アンテナ４１と、フロントエンド部４２と、ＦＭ検波部４３と、ステレオ復調回路４４と、ディエンファシス回路４５とを備えている。なお、フロントエンド部４２は、受信信号の同調処理を行う以外にも、搬送周波数帯域から中間周波数に周波数を変換する処理なども行う。
【０００４】
上記ＦＭ検波部４３は、フロントエンド部４２で処理された受信信号からＬ（Ｌｅｆｔ）＋Ｒ（Ｒｉｇｈｔ）成分信号及びＬ−Ｒ成分信号等からなるコンポジット信号を生成する。また、ステレオ復調回路４４は、Ｌ＋Ｒ成分信号の高周波成分を減衰するＨＣＣ回路４６と、Ｌ＋Ｒ成分信号及びＬ−Ｒ成分信号からＬ成分信号及びＲ成分信号の２つの信号を生成する演算回路４７とを備えて構成される。ステレオ復調回路４４において、Ｌ−Ｒ成分信号は、３８ｋＨｚの周波数をもつ信号と混合される。一方、Ｌ＋Ｒ成分信号は、ＨＣＣ回路４６に入力される。ＨＣＣ回路４６において、Ｌ＋Ｒ成分信号は、そのまま通過する経路（経路Ｓ１）と抵抗４６−１及びコンデンサ４６−２からなるローパスフィルタ（積分回路）によって高周波成分を減衰する経路（経路Ｓ２）の２つの経路に分岐させられる。ＨＣＣ回路４６に入力されるＬ＋Ｒ成分信号は、受信レベルが十分高いとき、ほとんどのＬ＋Ｒ成分信号は経路Ｓ１を通った信号が出力され、反対に受信レベルが低くなると、その受信レベルに応じて、経路Ｓ２を通った信号が出力される割合が増えるように制御される。このように、Ｌ＋Ｒ成分信号は、受信レベルの低下に伴ってノイズとなる高周波成分の帯域も広がるので、ＨＣＣ回路４４は、受信レベルに応じて経路Ｓ２を通ったＬ＋Ｒ成分信号を増やし、高周波成分を減衰している。すなわち、受信レベルの低下に伴ってローパスフィルタのカットオフ周波数を小さくしている。また、このように受信レベルに応じて高周波成分を減衰する制御は、ミキサ回路４６−３に入力されるＲＳＳＩ（Ｒｅｃｅｉｖｅｄ　Ｓｉｇｎａｌ　Ｓｔｒｅｎｇｔｈ　Ｉｎｄｉｃａｔｏｒ）信号に基づいて行われる。ＲＳＳＩ信号は、受信レベルの情報をもつ信号である。
【０００５】
図７は、ＨＣＣ回路４６の回路構成を示す図である。
図７に示すように、例えば、ミキサ回路４６−３は、６つのトランジスタ５０や定電流回路５１などから構成される差動増幅器であって、ＲＳＳＩ信号と基準電圧との差に基づいて、経路Ｓ２に流れるＬ＋Ｒ成分信号の割合を制御している。
【０００６】
そして、図６に示すように、ミキサ回路４６−３から出力されたＬ＋Ｒ成分信号及び３８ｋＨｚの信号と混合されたＬ−Ｒ成分信号は、演算回路４７において、Ｌ成分信号とＲ成分信号とに分けられ、それぞれ、ディエンファシス回路４５に出力され、抵抗４５−１及びコンデンサ４５−２（外付け）からなるローパスフィルタによって高周波成分が減衰される。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の受信機４０におけるＨＣＣ回路４６の抵抗４６−１及びコンデンサ４６−２からなるローパスフィルタのカットオフ周波数は、約１ｋＨｚ周辺と周波数が低いところで可変するために、コンデンサ４６−２の容量を大きくする必要があり、ＩＣチップ内部に構成することが困難であった。
【０００８】
このように、従来の受信装置においては、ＨＣＣ回路４６のコンデンサ４６−２が外付けとなるために、プリント基板上にＩＣチップの他にコンデンサも実装しなければならないので、プリント基板の実装面積が増大し、装置全体の大型化の原因となっていた。
【０００９】
また、その外付けコンデンサの部品代やその外付けコンデンサのプリント基板への実装代に伴う生産コストの増大という点も問題であった。
そこで、本発明では、プリント基板の実装面積やコストが増大することを抑えることが可能な受信機を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の課題を解決するために本発明では、以下のように構成した。
すなわち、本発明の受信機は、受信信号を復調する復調回路の後段に接続される、ハイカットコントロール機能とディエンファシス機能とを併せ持つ高周波減衰回路の時定数を受信レベルに基づいて可変させることを特徴とする。
【００１１】
これより、ハイカットコントロール機能で必要な部品と、ディエンファシス機能で必要な部品とを共有することができるので、例えば、従来の受信機におけるＨＣＣ回路で必要であった外付けコンデンサを省略することができ、ＩＣチップ面積やコストの増大を抑えることが可能となる。
【００１２】
また、本発明の受信機は、受信信号を復調する復調手段と、該復調手段の後段に接続され、受信信号の高周波成分を減衰する減衰手段と、該減衰手段のカットオフ周波数を可変させる可変手段と、上記受信信号の受信レベルに基づいて、上記可変手段の動作を制御するための制御信号を生成する生成手段とを備えることを特徴とする。
【００１３】
また、上記受信機は、ＦＭ受信信号を受信した場合、上記生成手段が、該ＦＭ受信信号の受信レベルに基づいて、上記可変手段の動作を制御するための制御信号を生成するようにしてもよい。
また、上記受信機は、上記生成手段が、上記受信信号の受信レベルが低くなるにつれて、上記減衰手段のカットオフ周波数が小さくなるように制御信号を生成するようにしてもよい。
【００１４】
これより、減衰手段において、受信レベルに応じて受信信号の高周波成分を減衰するための部品と、受信信号の受信レベルを所定の受信レベルに減衰させるための部品を共有することができるので、例えば、従来の受信機におけるＨＣＣ回路で必要であった外付けコンデンサを省略することができ、ＩＣチップ面積やコストの増大を抑えることが可能となる。
【００１５】
また、本発明の受信機は、受信されたＦＭ信号を復調する復調手段と、該復調手段の後段に接続される２つ以上の抵抗からなる抵抗体と、該抵抗体の抵抗値を切り替える切替手段と、上記抵抗体との組み合わせによって上記復調されたＦＭ信号の高周波成分を減衰するコンデンサと、上記ＦＭ信号の受信レベルに基づいて、上記切替手段の切替動作を制御するための制御信号を生成する生成手段とを備えることを特徴とする。
【００１６】
また、上記受信機は、上記生成手段が、上記受信信号の受信レベルが低くなるにつれて、上記抵抗体の抵抗値が大きくなるように制御信号を生成するようにしてもよい。
これより、ＦＭ受信信号の受信レベルに応じてそのＦＭ受信信号の高周波成分を減衰するためのコンデンサと、ＦＭ受信信号の受信レベルを所定の受信レベルに減衰させるためのコンデンサを共有することができるので、例えば、従来のＦＭ受信機におけるＨＣＣ回路で必要であった外付けコンデンサを省略することができるので、ＩＣチップ面積やコストの増大を抑えることが可能となる。
【００１７】
また、本発明の受信機は、ＦＭ信号又はＡＭ信号を受信する受信機において、上記ＦＭ信号又は上記ＡＭ信号を復調する復調手段と、該復調手段の後段に接続される２つ以上の抵抗からなる抵抗体と、該抵抗体の抵抗値を切り替える切替手段と、上記抵抗体との組み合わせによって上記復調されたＦＭ信号又はＡＭ信号の高周波成分を減衰するコンデンサと、上記ＦＭ信号の受信レベルに基づいて、上記切替手段の切替動作を制御するための制御信号を生成する第１の生成手段と、上記ＡＭ信号に基づいて、上記切替手段の切替動作を制御するためのＡＭ用制御信号を生成する第２の生成手段と、受信される受信信号に基づいて、上記制御信号又は上記ＡＭ用制御信号の一方を選択して上記切替手段に出力する選択手段とを備えることを特徴とする。
【００１８】
また、上記受信機の上記第１の生成手段が、上記ＦＭ信号の受信レベルが低くなるにつれて、上記抵抗体の抵抗値が大きくなるように制御信号を生成するようにしてもよい。
また、上記受信機は、更に、ディエンファシス機能の時定数を変えるために、上記切替手段の切替動作を制御するためのＦＭ用制御信号を生成する第３の生成手段を備え、上記選択手段が、受信される受信信号に基づいて、上記制御信号、上記ＡＭ用制御信号、又はＦＭ用制御信号の何れかを選択して上記切替手段に出力するようにしてもよい。
【００１９】
これより、ＦＭ受信信号の受信レベルに応じてそのＦＭ受信信号の高周波成分を減衰するためのコンデンサと、ＦＭ受信信号の受信レベルを所定の受信レベルに減衰させるためのコンデンサと、ＡＭ受信信号のローパスフィルタのコンデンサとを共有することができるので、例えば、従来のＡＭ及びＦＭ受信機におけるＨＣＣ回路やローパスフィルタなどで必要であった外付けコンデンサを省略することができるので、ＩＣチップ面積やコストの増大を抑えることが可能となる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
図１は、本発明の実施形態の受信機を説明する図である。
図１に示すように、受信機１０は、アンテナ１１と、フロントエンド部１２と、ＦＭ検波部１３と、ステレオ復調部１４（復調手段）と、ハイカットコントロール機能とディエンファシス機能とを併せ持つＨＣＣディエンファシス回路１５（高周波減衰回路）と、制御回路１６（生成手段）、Ａ／Ｄ変換回路１７とを備えて構成される。なお、フロントエンド部１２は、受信信号の同調処理を行う以外にも、受信信号の周波数を搬送周波数帯域から中間周波数に変換する処理などの各種処理を行う。
【００２１】
上記ＦＭ検波部１３は、フロントエンド部１２で処理された受信信号からＬ＋Ｒ成分信号及びＬ−Ｒ成分信号等からなるコンポジット信号を生成する。また、ステレオ復調回路１４は、Ｌ＋Ｒ成分信号及びＬ−Ｒ成分信号からＬ成分信号及びＲ成分信号の２つの信号を生成する演算回路１４−１を備えて構成される。そして、Ｌ信号及びＲ信号は、ＨＣＣディエンファシス回路１５に入力される。
【００２２】
上記ＨＣＣディエンファシス回路１５は、８つの抵抗１８（１８−１、１８−２、・・・、１８−８）と、受信信号の受信レベルに応じて抵抗１８（抵抗体）の抵抗値を切り替えて、ＨＣＣディエンファシス回路１５のカットオフ周波数を可変させるスイッチ１９（切替手段又は可変手段）と、コンデンサ２０とを備えて構成される。抵抗１８とコンデンサ２０とからなる構成（減衰手段）によって、受信信号の高周波成分を減衰させている。なお、抵抗１８及びコンデンサ２０は、Ｌ信号部もＲ信号部も同じ符号を付しているが、その抵抗値や容量値は、それぞれ任意に設定可能である。
【００２３】
本実施形態の受信機１０の特徴とする点は、従来のディエンファシス回路４５のコンデンサ（外付け）４５−２をＨＣＣ回路４６のコンデンサ（外付け）４６−２にも使用する点である。先ず、受信レベルの情報をもつＲＳＳＩ信号をＡ／Ｄ変換回路１７でデジタル信号に変換する。そして、制御回路１６は、そのデジタル信号と基準値とを比較した結果に基づいて、ＨＣＣディエンファシス回路１５の８つの抵抗１８をスイッチ１９で切り替えることによって、抵抗１８及びコンデンサ２０からなるローパスフィルタの時定数が変わるように、（又は抵抗１８及びコンデンサ２０からなるローパスフィルタのカットオフ周波数が変わるように）制御を行う。すなわち、ＲＳＳＩ信号が十分大きいとき（受信レベルが高いとき）は、上記ローパスフィルタの時定数が小さくなるように（上記ローパスフィルタのカットオフ周波数が大きくなるように）、抵抗１８を選択し、また、ＲＳＳＩ信号が小さくなるときは（受信レベルが低くなるにつれて）、上記ローパスフィルタの時定数が大きくなるように（上記ローパスフィルタのカットオフ周波数が小さくなるように）、抵抗１８を選択する。なお、従来におけるディエンファシス回路４５のコンデンサ４５−２の容量と、ＨＣＣ回路４６のコンデンサ４６−２の容量との２つのコンデンサの容量は、同程度の大きさであるので、コンデンサを共有することができる。
【００２４】
このように、受信信号の高周波成分を減衰するためのＨＣＣ回路に備えるコンデンサと、ディエンファシス回路に備えるコンデンサとを共有することができるので、従来の受信機４０のＨＣＣ回路４６に設けられていた外付けコンデンサ４６−２を省略することができると共に、ＩＣチップとコンデンサ４６−２とを接続するための出力端子（ピン）を無くすことができ、プリント基板面積を小さくすることが可能となる。また、外付けコンデンサを１つ省略することができるので、コストの増大を抑えることが可能である。
【００２５】
なお、本実施形態の受信機１０では、受信レベルに応じてスイッチ１９を切り替え、８つの抵抗１８内、どの抵抗１８を使用するか選択する構成であるが、これは、抵抗１８を切り替えるための制御信号を３ビットのデジタル信号としているためである。時定数を更に細かく制御する場合は、抵抗数と制御信号のビット数を増やすことなどが考えられる。
【００２６】
次に、ＨＣＣディエンファシス回路１５のスイッチ１９の切り替え動作を詳しく説明する。
図２は、ＨＣＣディエンファシス回路１５のスイッチ１９の切り替え動作を説明する模式図である。なお、スイッチ１９の切り替え動作は、Ｌ信号又はＲ信号のどちらの信号の回路構成も同様な回路構成であり、図２では、Ｌ信号におけるＨＣＣディエンファシス回路１５の時定数を切り替える動作を説明する。
【００２７】
図２に示すように、ＨＣＣディエンファシス回路１５は、８つの抵抗１８（１８−１、１８−２、・・・、１８−８）と、その８つの抵抗１８にそれぞれ対応する８つのスイッチ１９（１９−１、１９−２、・・・、１９−８）と、コンデンサ２０とを備えている。８つのスイッチ１９の端子は、８つの抵抗１８の間にそれぞれ接続され、スイッチ１９の他方の端子は、コンデンサ２０に接続されている。
【００２８】
まず、受信レベルが上限値（所定値）以上であるときを説明する。制御回路１６は、受信レベルが上限値以上であるとき、ＨＣＣディエンファシス回路１５の時定数を小さくするような制御信号を出力する。すなわち、Ａ／Ｄ変換回路１７においてＡ／Ｄ変換されたＲＳＳＩ信号を制御回路１６に出力し、そのデジタル信号（ＲＳＳＩ信号）と基準信号との差が上限値以上であれば、スイッチ１９−１をオンさせる制御信号を制御回路１６から出力する。スイッチ１９−１がオンすることによって、受信信号（Ｌ出力信号）は、抵抗１８−１及びスイッチ１９−１を介して出力される。受信レベルが十分高いとき（上限値以上のとき）は、高周波成分を減衰する必要があまりないので、ＨＣＣディエンファシス回路１５のローパスフィルタのカットオフ周波数は大きいままでよい。すなわち、ＨＣＣ回路の機能は必要なく、ディエンファシス回路の機能だけでよい。
【００２９】
次に、受信レベルが上限値（所定値）よりも低く、下限値（所定値）よりも高い場合を説明する。制御回路１６は、受信レベルが上限値よりも低く、下限値よりも高い場合、受信レベルに応じてＨＣＣディエンファシス回路１５の時定数を可変させるような制御信号を出力する。すなわち、受信レベルが小さくなる場合は、ＨＣＣディエンファシス回路１５の時定数を大きくし（カットオフ周波数を小さくし）、受信レベルが大きくなる場合は、ＨＣＣディエンファシス回路１５の時定数を小さくする（カットオフ周波数を大きくする）。具体的には、ＲＳＳＩ信号をＡ／Ｄ変換し、そのデジタル信号（ＲＳＳＩ信号）と基準信号との差が上限値よりも小さく、下限値よりも大きい場合、そのデジタル信号と基準信号との差の信号に対応するスイッチ１９（スイッチ１９−２、１９−３、１９−４、１９−５、１９−６、及び１９−７の内の１つのスイッチ）をオンさせる制御信号を制御回路１６から出力する。例えば、受信レベルに応じてスイッチ１９−４がオンした場合、受信信号は、抵抗１８−１、１８−２、１８−３、１８−４、及びスイッチ１９−４を介して出力される。このように、受信レベルに基づいて、ＨＣＣディエンファシス回路１５におけるローパスフィルタの時定数（カットオフ周波数）を可変させることによって、高周波成分を減衰すること（ハイカットコントロール機能：聴感特性を良くするための機能）ができると共に、強調された受信信号を元に戻すこと（ディエンファシス機能）ができる。
【００３０】
次に、受信レベルが下限値（所定値）以下の場合を説明する。制御回路１６は、受信レベルが下限値以下であるとき、ＨＣＣディエンファシス回路１５の時定数を大きくするような（ＨＣＣディエンファシス回路１５のカットオフ周波数を小さくするような）制御信号を出力する。すなわち、ＲＳＳＩ信号のデジタル信号と基準信号との差が下限値以下であれば、スイッチ１９−８をオンさせる制御信号を制御回路１６は出力する。スイッチ１９−８がオンすることによって、受信信号は、抵抗１８−１〜１８−８及びスイッチ１９−１を介して出力される。受信レベルが十分低いとき（下限値以下のとき）、受信信号は、全ての抵抗１８を通るようにして（時定数を最も大きくして）、ＨＣＣディエンファシス回路１５におけるローパスフィルタのカットオフ周波数を小さくし、高周波成分を十分に減衰する。
【００３１】
ここで、更に、ＨＣＣディエンファシス回路１５の構成を詳細に説明する。
図３は、ＮＡＮＤ回路やＮＯＴ回路などの論理回路から構成されるＨＣＣディエンファシス回路１５の具体例を示す図であり、図３（ａ）は、ＮＯＴ回路２１及びＮＡＮＤ回路２２から構成され、スイッチ１９を駆動させるためのスイッチ駆動回路２３を示す図であり、図３（ｂ）は、スイッチ１９の回路構成の具体例を示す図である。このように、スイッチ１９及びスイッチ駆動回路２３を構成することによって、コンデンサ２０（外付け）以外のＨＣＣディエンファシス回路１５をＩＣチップに実装することが可能となる。
【００３２】
例えば、上述した受信レベルと基準信号と差が上限値以上（７以上）であるときで、スイッチ１９−１がオンする場合を説明する。
先ず、制御回路１６は、受信レベルと基準信号との差の値が上限値以上であるとき、ＨＣＣディエンファシス回路１５の時定数を小さくするように３ビットの制御信号、１、１、及び１をスイッチ駆動回路２３−１のＳＷ２、ＳＷ１、及びＳＷ０にそれぞれ出力する。スイッチ駆動回路２３−１は、制御信号、１、１、及び１が入力されると、２つのＮＯＴ回路２１を介し、ＳＷ２Ｈに、１、ＳＷ２Ｌに、０、ＳＷ１Ｈに、１、ＳＷ１Ｌに、０、ＳＷ０Ｈに、１、ＳＷ０Ｌに０を出力する。
【００３３】
スイッチ駆動回路２３−２は、図３（ａ）では省略しているが、ＮＯＴ回路２１とＮＡＮＤ回路２２とからなる８つの論理回路２４（２４−１、２４−２、・・・、２４−８）から構成される。論理回路２４の出力信号は、８つのスイッチ１９−１〜１９−８の２つの入力端子（Ｒ１〜Ｒ１６）にそれぞれ入力される。論理回路２４−１のＳＷ２Ｈ、ＳＷ１Ｈ、及びＳＷ０Ｈに、１、１、及び１が入力されると、Ｒ１及びＲ２からは、１及び０が出力される。スイッチ１９−１のＲ２に入力される０は、１に反転し、その結果、スイッチ１９−１はオンする。このとき、スイッチ１９−１以外のスイッチ１９−２〜１９−８には、スイッチ１９−１とは反対の信号、０及び１が入力されるのでオンしない（例えば、スイッチ１９−２のＲ３には、０が、Ｒ４には１が入力される）。このように、スイッチ１９−１のみをオンさせる場合は、制御回路１６からスイッチ駆動回路２３−１に３ビットの制御信号１１１を出力させる。また、例えば、スイッチ１９−２をオンさせる場合は、制御回路１６からスイッチ駆動回路２３−１のＳＷ２、ＳＷ１、Ｓｗ０に３ビットの制御信号、１、１、及び０を出力させる。また、スイッチ１９−８をオンさせる場合は、制御回路１６からスイッチ駆動回路２３−１に３ビットの制御信号、０、０、及び０を出力させる。
【００３４】
すなわち、制御回路１６は、受信レベルと基準信号との差が７以上の値を示すとき、１、１、及び１の制御信号をスイッチ駆動回路２３−１に出力し、受信レベルと基準信号との差が０〜６の値を示すとき、その差の値に対応する制御信号をスイッチ駆動回路２３−１に出力し、受信レベルと基準レベルとの差が負の値を示すとき、０、０、及び０の制御信号をスイッチ駆動回路２３−１に出力し、スイッチ１９を駆動制御させる。
【００３５】
このように、ＨＣＣディエンファシス回路１５の時定数は、受信レベルがある上限値以上である場合、小さいままでよく、また、受信レベルがある下限値以下である場合、最も大きくなるように設定され、受信レベルが上限値よりも小さく、下限値よりも大きい場合は、受信レベルに基づいた時定数に設定される。このように、受信レベルに基づいてスイッチ１９で選択された抵抗１８とコンデンサ２０とによってＨＣＣディエンファシス回路１５における時定数が可変し（カットオフ周波数が可変し）、受信レベルが低くなるとノイズの原因となる高周波成分が減衰される。これより、受信信号の受信レベルに応じて高周波成分を減衰するためのＨＣＣ回路と受信信号を減衰させるためのディエンファシス回路とを共有して構成することができるので、受信機１０を構成するプリント基板面積を小さくすることが可能となる。
【００３６】
なお、本発明は、以上に述べた実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の構成または形状を取ることができる。
図４は、他の実施形態の受信機３０を説明する図である。
図４に示すように、受信機３０は、アンテナ１１と、フロントエンド部１２と、ＦＭ検波部１３と、ステレオ復調部１４と、ＨＣＣディエンファシス回路１５と、制御回路１６（第１の生成手段：ＨＣＣディエンファシス回路１５におけるハイカットコントロール機能の時定数を可変させるための制御信号を生成するための手段）、Ａ／Ｄ変換回路１７と、ＡＭ（Ａｍｐｌｉｔｕｄｅ　Ｍｏｄｕｌａｔｉｏｎ）信号の同調処理やＡＭ信号の周波数を搬送周波数帯域から中間周波数に変換する処理などの各種処理を行うＡＭフロントエンド部３１と、ＡＭ検波部３２と、ＨＣＣディエンファシス回路１５に出力する信号をステレオ復調回路１４から出力されるコンポジット信号又はＡＭ検波部３２から出力されるＡＭ受信信号のどちらか一方に切り替えるＡＭＦＭ切替部３３と、選択回路３４（選択手段）とを備えて構成される。なお、図１の受信機１０の構成と同じ構成のものについては、同じ符号をつけ、その説明を省略する。また、上記ステレオ復調部１４と上記ＡＭ検波部３２とをまとめて１つの復調回路（復調手段）として構成してもよい。
【００３７】
上記受信機１０と異なる点は、選択回路３４を制御回路１６に付している点である。選択回路３４から出力される信号は、スイッチ１９（切替手段）の動作を制御する信号である。選択回路３４には、ＦＭ受信信号の受信レベルに応じて、スイッチ１９の動作を制御する信号の他に、ＡＭ信号を受信する場合、ＨＣＣディエンファシス回路１５における抵抗１８の抵抗値が、そのＡＭ信号に基づく固定の抵抗値になるためのＡＭ用ＬＰＦ時定数制御信号、それらの制御信号を切り替えるための受信バンド切替信号、及び使用される国（国毎に異なる周波数）に応じてディエンファシス機能の時定数を変えるためのディエンファシス時定数切替信号などが入力される。なお、上記ＡＭ用ＬＰＦ時定数制御信号及び上記ディエンファシス時定数切替信号は、それぞれ図４では図示されていないＡＭ用生成回路（第２の生成手段）及び時定数切替回路（第３の生成手段：ＨＣＣディエンファシス回路１５におけるディエンファシス機能の時定数を可変させるための制御信号を生成するための手段）によって生成される。また、上記ＡＭ用ＬＰＦ時定数制御信号は、例えば、生産ライン工程などにおいて、その制御信号の設定値を変えることで、ＨＣＣディエンファシス回路１５における抵抗１８の抵抗値を任意に変更することができる。また、上記ディエンファシス時定数切替信号を、図１の受信機１０における制御回路１６に入力することによってＨＣＣディエンファシス回路１５におけるディエンファシス機能の時定数を可変させるようにしてもよい。
【００３８】
例えば、選択回路３４は、受信バンド切替信号により、ＦＭ受信信号について制御するのかＡＭ受信信号について制御するのかを判断し、スイッチ１９に所定の制御信号を出力する。すなわち、選択回路３４は、受信バンド切替信号のもつ情報が、ＦＭ受信信号を制御するための指示情報であれば、上述したように、ＦＭ受信信号の受信レベルに応じてスイッチ１９を選択し、高周波成分を減衰させる制御信号を出力する。一方、受信バンド切替信号のもつ情報が、ＡＭ受信信号を制御するための指示情報であれば、ＡＭ用ＬＰＦ時定数制御信号（ＡＭ用制御信号）を基にスイッチ１９を選択し、ＡＭ受信信号用のカットオフ周波数によりＡＭ受信信号の高周波成分を減衰させる。また、選択回路３４は、ディエンファシス時定数切替信号により、各国に対応する時定数となるように、スイッチ１９を制御する。
【００３９】
このように、ＦＭ及びＡＭ受信信号を受信する受信機において、ＦＭ受信信号を受信する場合は、ＨＣＣ回路のコンデンサとディエンファシス回路のコンデンサとを共有することができ、また、ＡＭ受信信号を受信する場合は、ＨＣＣディエンファシス回路１５のスイッチ１９を選択することによってＡＭ受信信号用のＬＰＦの時定数（ＡＭ受信信号を受信する際に必要なカットオフ周波数）に切り替えることができる。このように、コンデンサ２０をＨＣＣ回路、ディエンファシス回路、及びＡＭ用ＬＰＦにおいて共有することができるので、プリント基板面積やコストの増大を抑えることが可能となる。
【００４０】
なお、本実施形態の受信機１０又は３０において、制御回路１６に入力する基準信号の設定やスイッチ１９の動作を制御する際の上限値及び下限値の設定をマイクロコンピュータなどに行わせるようにしてよい。
また、図５は、他の実施形態の受信機を説明する図である。なお、図５は、特徴部分のみを図示する。
【００４１】
図５に示す受信機において特徴とする点は、図１に示すＨＣＣディエンファシス回路１５の８つの抵抗１８を並列に接続している点である。
図５に示すように、ＨＣＣディエンファシス回路３５の抵抗１８（１８−１〜１８−８）は、並列に接続されており、上記ＨＣＣディエンファシス回路１５と同様に受信信号の受信レベルに基づいて、スイッチ１９の動作を制御する。すなわち、受信レベルが低くなるにつれて、カットオフ周波数が小さくなるように抵抗体の抵抗値を切り替える。なお、例えば、並列に接続される抵抗１８は、それぞれ異なる抵抗値であって、制御回路１６からは、受信レベルが低くなるにつれて、抵抗値の大きい抵抗１８が選択されるような制御信号がスイッチ１９へ出力される。
【００４２】
このように、抵抗値の異なる抵抗を並列に接続しても、受信信号の受信レベルに基づいて、抵抗を切り替えることによって、カットオフ周波数を変えることが可能となる。
なお、本実施形態の受信機では、プリント基板面積を小さくする目的で、ＨＣＣ回路及びディエンファシス回路のそれぞれの機能を併せ持つように構成したことによって、従来の受信機よりも抵抗や制御回路１６などが増えた分、基板面積が大きくなったように見えるが、外付けコンデンサの設置スペースに比べれば、ＩＣチップ上の抵抗や制御回路１６による面積の増大は非常に小さい。
【００４３】
【発明の効果】
本発明の受信機によれば、受信信号を復調する復調回路の後段に接続される、ハイカットコントロール機能とディエンファシス機能を併せ持つ高周波減衰回路の時定数を受信レベルに基づいて可変させている。これより、ハイカットコントロール機能とディエンファシス機能とで必要な部品、例えば、外付けコンデンサなどを共有することができるので、その外付けコンデンサを省略することができるので、プリント基板面積を小さくすることができ部品代や実装代に伴うコストも抑えることができる。
【００４４】
また、ＩＣチップとコンデンサとを接続するための出力端子（ピン）も無くすことができるので、その分のプリント基板面積も小さくすることが可能となる。また、プリント基板面積の小さくできるので、コストの増大を抑えることが可能である。
【図面の簡単な説明】
【図１】本発明の実施形態の受信機を説明する図である。
【図２】ＨＣＣディエンファシス回路１５のスイッチ１９の切り替え動作を説明する図である。
【図３】（ａ）は、ＮＯＴ回路２１及びＡＮＤ回路２２から構成されるスイッチ駆動回路２３を示す図である。（ｂ）は、スイッチ１９の回路構成の具体例を示す図である。
【図４】その他の実施形態である受信機３０を説明する図である。
【図５】その他の実施形態である受信機を説明する図である。
【図６】従来の受信器４０を説明する図である。
【図７】ＨＣＣ回路４６の回路構成を示す図である。
【符号の説明】
１０　受信機
１１　アンテナ
１２　フロントエンド部
１３　ＦＭ検波部
１４　ステレオ復調回路
１５　ＨＣＣディエンファシス回路
１６　制御回路
１７　Ａ／Ｄ変換回路
１８　抵抗（１８−１、１８−２、・・・、１８−８）
１９　スイッチ（１９−１、１９−２、・・・、１９−８）
２０　コンデンサ
２１　ＮＯＴ回路
２２　ＮＡＮＤ回路
２３　スイッチ駆動回路
２４　論理回路（２４−１、２４−２、・・・、２４−８）
３０　受信機
３１　ＡＭフロントエンド回路
３２　ＡＭ検波部
３３　ＡＭＦＭ切替部
３４　選択回路
３５　ＨＣＣディエンファシス回路
４０　受信機
４１　アンテナ
４２　フロントエンド部
４３　ＦＭ検波部
４４　ステレオ復調回路
４５　ディエンファシス回路
４６　ＨＣＣ回路
４７　演算回路
【図１】
2004040169.tif 000003
【図２】
2004040169.tif 000004
【図３】
2004040169.tif 000005
【図４】
2004040169.tif 000006
【図５】
2004040169.tif 000007
【図６】
2004040169.tif 000008
【図７】
2004040169.tif 000009