(57)【要約】【課題】　低消費電力を実現すべく低電圧クロック信号でも正常な動作が可能な連続パルス列発生器を提供すること。【解決手段】　第１シフトレジスタ２１１の第１〜４入力端に、スタートパルス列ＩＮ、その反転信号ＩＮ’、クロック信号ＣＫ、その反転信号ＣＫ’を入力し、第２シフトレジスタ２１２の第３、４入力端に、クロック信号の反転信号、クロック信号を入力する。第１レベルシフタ２２１の第１、２入力端と出力端は第１シフトレジスタ２１１の第２、３出力端と第１出力端に、第２レベルシフタ２２２の第１、２入力端と出力端は第２シフトレジスタ２１２の第２、３出力端と第１出力端にそれぞれ接続する。第１、２インバータ２３１，２３２の各入力端は第１、第２レベルシフタ２２１，２２２の出力端に接続されており、各出力端は第１、２パルス列を出力する。第１インバータ２３１の出力端を第２シフトレジスタ２１２の第２入力端に接続する。【選択図】　　　図２
2004040809.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２のダイナミックシフトレジスタと、第１および第２レベルシフタと、第１および第２のインバータとから構成される、低電圧クロック信号を用いる連続パルス列発生器であって、
　各前記ダイナミックシフトレジスタは、第１、第２、第３および第４の入力端と、第１、第２および第３出力端とをそれぞれ有し、前記第１ダイナミックシフトレジスタは、その第１入力端がスタートパルス列を、その第２入力端が該スタートパルス列の反転信号を、その第３入力端がクロック信号を、その第４入力端が該クロック信号の反転信号をそれぞれ受けるものであり、前記第１ダイナミックシフトレジスタの第１出力端と前記第２ダイナミックシフトレジスタの第１入力端とは接続されており、前記第２ダイナミックシフトレジスタの第３入力端は前記クロック信号の反転信号を、第４入力端は前記クロック信号をそれぞれ受けるものであり、
　各前記レベルシフタは、第１および第２入力端と、１つの出力端とをそれぞれ有し、前記第１レベルシフタは、その第１入力端が前記第１ダイナミックシフトレジスタの第２出力端に、その第２入力端が前記第１ダイナミックシフトレジスタの第３出力端に、その出力端が前記第１ダイナミックシフトレジスタの第１出力端にそれぞれ接続されており、前記第２レベルシフタは、その第１入力端が前記第２ダイナミックシフトレジスタの第２出力端に、その第２入力端が前記第２ダイナミックシフトレジスタの第３出力端に、その出力端が前記第２ダイナミックシフトレジスタの第１出力端にそれぞれ接続されており、
　前記第１インバータの入力端は前記第１レベルシフタの出力端に、前記第２インバータの入力端は前記第２レベルシフタの出力端にそれぞれ接続されており、前記第１および第２インバータの各出力端から第１および第２のパルス列がそれぞれ出力され、且つ、前記第１インバータの出力端は前記第２ダイナミックシフトレジスタの第２入力端に接続されている、連続パルス列発生器。
【請求項２】
各前記ダイナミックシフトレジスタは、
　ゲートが前記ダイナミックシフトレジスタの第１入力端に接続され、ドレインが前記ダイナミックシフトレジスタの第２入力端に接続される第一型の第１トランジスタと、
　ゲートが前記ダイナミックシフトレジスタの第２入力端に接続され、ソースが第１電位に接続される第二型の第２トランジスタと、
　ゲートが前記ダイナミックシフトレジスタの第１入力端に接続され、ドレインが前記ダイナミックシフトレジスタの第１出力端に接続され、ソースが前記第２トランジスタのドレインに接続される第二型の第３トランジスタと、
　ゲートが前記第３トランジスタのソースに接続され、ドレインが前記第１トランジスタのソースに接続され、ソースが第１電位に接続される第二型の第４トランジスタと、
　ゲートが前記第１トランジスタのソースに接続され、ドレインが前記ダイナミックシフトレジスタの第３入力端に接続され、ソースが前記ダイナミックシフトレジスタの第２出力端に接続される第二型の第５トランジスタと、
　ゲートが前記ダイナミックシフトレジスタの第２入力端に接続され、ドレインが前記第５トランジスタのソースに接続され、ソースが第１電位に接続される第二型の第６トランジスタと、
　ゲートが前記第５トランジスタのゲートに接続され、ドレインが前記ダイナミックシフトレジスタの第４入力端に接続され、ソースが前記ダイナミックシフトレジスタの第３出力端に接続される第二型の第７トランジスタと、をそれぞれ含む請求項１記載の連続パルス列発生器。
【請求項３】
各前記レベルシフタは、
　ゲートが第１電位に接続され、ソースが第２電位に接続される第一型の第８トランジスタと、
　ゲートとドレインとが互いに接続され、ソースが前記第８トランジスタのドレインに接続される第一型の第９トランジスタと、
　ゲートが前記第９トランジスタのゲートに接続され、ソースが第２電位に接続され、ドレインが前記レベルシフタの出力端に接続される第一型の第１０トランジスタと、
　ゲートが前記第８トランジスタのドレインに接続され、ソースが前記第９トランジスタのドレインに接続され、ドレインが前記レベルシフタの第１入力端に接続される第二型の第１１トランジスタと、
　ゲートが前記第１１トランジスタのゲートに接続され、ソースが前記第１０トランジスタのドレインに接続され、ドレインが前記レベルシフタの第２入力端に接続される第二型の第１２トランジスタと、
　をそれぞれ含む、請求項２に記載の連続パルス列発生器。
【請求項４】
各前記ダイナミックシフトレジスタが、さらに、前記第５トランジスタのゲートとソースとの間にて接続されるコンデンサを含む、請求項２または請求項３に記載の連続パルス列発生器。
【請求項５】
前記第一型がＰ型であり、前記第二型がＮ型である、請求項２から請求項４のいずれか一項に記載の連続パルス列発生器。
【請求項６】
前記第１電位が接地電位である、請求項２から請求項５のいずれか一項に記載の連続パルス列発生器。
【請求項７】
前記第２電位が高電圧ＶＤＤである、請求項６に記載の連続パルス列発生器。
【請求項８】
前記クロック信号の振幅が前記第２電位よりも小さい、請求項７に記載の連続パルス列発生器。
【請求項９】
第１、第２および第３ダイナミックシフトレジスタと、第１、第２および第３レベルシフタと、第１、第２、第３、第４、第５および第６インバータとから構成される、低電圧クロック信号を用いる連続パルス列発生器であって、
　各前記ダイナミックシフトレジスタは、第１、第２および第３入力端と、第１、第２および第３出力端とをそれぞれ有し、前記第１ダイナミックシフトレジスタは、その第１入力端がスタートパルス列を、その第２入力端が該スタートパルス列の反転信号を、その第３入力端がクロック信号をそれぞれ受けるものであり、前記第１ダイナミックシフトレジスタの第１出力端と前記第３ダイナミックシフトレジスタの第２入力端とは接続されており、前記第２ダイナミックシフトレジスタの第３入力端は前記クロック信号の反転信号を受け、前記第３ダイナミックシフトレジスタの第３入力端は前記クロック信号を受けるものであり、
　各前記レベルシフタは、第１および第２入力端と、１つの出力端とをそれぞれ有し、前記第１レベルシフタは、その第１入力端が前記第１ダイナミックシフトレジスタの第２出力端に、その第２入力端が前記第１ダイナミックシフトレジスタの第３出力端にそれぞれ接続され、前記第２レベルシフタは、その第１入力端が前記第２ダイナミックシフトレジスタの第２出力端に、その第２入力端が前記第２ダイナミックシフトレジスタの第３出力端にそれぞれ接続され、前記第３レベルシフタは、その第１入力端が前記第３ダイナミックシフトレジスタの第２出力端に、その第２入力端が前記第３ダイナミックシフトレジスタの第３出力端にそれぞれ接続されており、
　前記第１インバータの入力端は前記第１レベルシフタの出力端に、前記第２インバータの入力端は前記第２レベルシフタの出力端に、前記第３インバータの入力端は前記第３レベルシフタの出力端にそれぞれ接続され、前記第１インバータの出力端は前記第２ダイナミックシフトレジスタの第１入力端に、前記第２インバータの出力端は前記第３ダイナミックシフトレジスタの第１入力端にそれぞれ接続され、前記第４インバータの入力端は前記第１インバータの出力端に、前記第５インバータの入力端は前記第２インバータの出力端に、前記第６インバータの入力端は前記第３インバータの出力端にそれぞれ接続され、前記第４インバータの出力端は前記第２ダイナミックシフトレジスタの第２入力端に接続されており、前記第４、第５および第６インバータの各出力端から第１、第２および第３のパルス列がそれぞれ出力される、連続パルス列発生器。
【請求項１０】
各前記ダイナミックシフトレジスタが、
　ゲートが前記ダイナミックシフトレジスタの第１入力端に接続され、ドレインが前記ダイナミックシフトレジスタの第２入力端に接続され、ソースが前記ダイナミックシフトレジスタの第３出力端に接続される第一型の第１トランジスタと、
　ゲートが前記ダイナミックシフトレジスタの第１出力端に接続され、ソースが第１電位に接続され、ドレインが前記ダイナミックシフトレジスタの第３出力端に接続される第二型の第２トランジスタと、
　ゲートが前記ダイナミックシフトレジスタの第３出力端に接続され、ドレインが前記ダイナミックシフトレジスタの第３入力端に接続され、ソースが前記ダイナミックシフトレジスタの第２出力端に接続される第二型の第３トランジスタと、
　ゲートが前記ダイナミックシフトレジスタの第２入力端に接続され、ドレインが前記ダイナミックシフトレジスタの第２出力端に接続され、ソースが第１電位に接続される第二型の第４トランジスタと、をそれぞれ含む請求項９に記載の連続パルス列発生器。
【請求項１１】
各前記レベルシフタが、
　ゲートが第１電位に接続され、ソースが第２電位に接続される第一型の第５トランジスタと、
　ソースが前記第５トランジスタのドレインに接続され、ドレインが前記レベルシフタの出力端に接続される第一型の第６トランジスタと、
　ゲートが第２電位に接続され、ソースが前記レベルシフタの第１入力端に接続され、ドレインが前記レベルシフタの出力端に接続される第二型の第７トランジスタと、
　入力端が前記レベルシフタの第２入力端に接続され、出力端が前記第６トランジスタのゲートに接続されるインバータと、をそれぞれ含む請求項１０に記載の連続パルス列発生器。
【請求項１２】
各前記ダイナミックシフトレジスタが、さらに、前記第３トランジスタのゲートとソースとの間にて接続されるコンデンサをそれぞれ含む、請求項１０または請求項１１に記載の連続パルス列発生器。
【請求項１３】
前記第一型がＰ型であり、前記第二型がＮ型である、請求項１０から請求項１２のいずれか一項に記載の連続パルス列発生器。
【請求項１４】
前記第１電位が接地電位である、請求項１０から請求項１３のいずれか一項に記載の連続パルス列発生器。
【請求項１５】
前記第２電位が高電圧ＶＤＤである、請求項１４に記載の連続パルス列発生器。
【請求項１６】
前記クロック信号の振幅が前記第２電位より小さい、請求項１５に記載の連続パルス列発生器。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、液晶表示装置に用いられる連続パルス列（sequential pulse train）発生器に関し、特に、低電圧クロック信号を用いる連続パルス列発生器に関するものである。
【背景技術】
【０００２】
　液晶表示装置のパネルは、複数の画素がマトリクス状に配列されることで１画面として構成されている。そして、液晶表示装置の駆動には、連続パルス列は必要不可欠な基本信号である。このようなことから、液晶表示装置では、連続パルス列発生器すなわち連続パルス列発生回路（シフトレジスタ回路と称することがある）が必ず使用されている。例えば、連続パルス列発生回路（連続パルス列発生器）は、アクティブマトリクス型液晶表示装置の走査駆動回路やデータ線駆動回路など、液晶表示装置の駆動回路において使用される（特許文献１参照）。
【０００３】
　図１に示される回路は、液晶表示装置に用いられる従来の連続パルス列発生回路である。この連続パルス列発生回路は複数段構成となっており、各段はそれぞれ異なるタイミングのパルス列を有することができる。簡単のため、図１には３段構成のものを例示した。各段の連続パルス列発生器は、シフトレジスタ１１１,１１２,１１３、およびレベルシフタ１２１,１２２,１２３をそれぞれ含む。各段のシフトレジスタ１１１,１１２,１１３には、クロック信号ＣＫおよびその反転信号ＣＫ’がそれぞれ印加される。１段目のシフトレジスタ１１１にスタートパルス列ＩＮが印加されると、各段のタイミングの遅延、およびレベルシフタ１２１,１２２,１２３による電位の調整によって、タイミングがそれぞれ異なり且つ電圧振幅が十分な、連続したパルス列が生成される。
【０００４】
【特許文献１】特開２０００−３３９９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
　ところで、従来技術に係る連続パルス列発生器では、クロック信号ＣＫとその反転信号ＣＫ’伝送する伝送線上に、一定の大きさを有する抵抗１３１,１３２およびコンデンサ１５１,１５２が配置されており、さらに、パルス列出力用の伝送線上にも一定の大きさを有する抵抗１４１,１４２,１４３およびコンデンサ１６１,１６２,１６３が配置されている。ところが、これらの抵抗および容量の値は、液晶表示装置全体に要される消費電力を増大させる原因となっている。
【０００６】
　つまり、抵抗やコンデンサを有する従来技術に係る連続パルス列発生回路において必要とされるクロック信号の電圧振幅は決して小さくなく、伝送線の消費電力は、伝送する信号の振幅（電圧振幅）に応じて大きくなるものであるところ、電圧（電圧振幅）の比較的大きなクロック信号を用いる従来技術の連続パルス列発生回路では、消費電力が大きくなるという問題が生じてしまう。
【０００７】
　このような問題を解決するために、本発明は、クロック信号の伝送に起因する消費電力の増大を低減できるような連続パルス列発生器、つまり低電圧のクロック信号でも正常動作が可能な連続パルス列発生器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
　本発明は、このような課題を解決するものであり、第１および第２のダイナミックシフトレジスタと、第１および第２レベルシフタと、第１および第２のインバータとから構成される、低電圧クロック信号を用いる連続パルス列発生器であって、各前記ダイナミックシフトレジスタは、第１、第２、第３および第４の入力端と、第１、第２および第３出力端とをそれぞれ有し、前記第１ダイナミックシフトレジスタは、その第１入力端がスタートパルス列を、その第２入力端が該スタートパルス列の反転信号を、その第３入力端がクロック信号を、その第４入力端が該クロック信号の反転信号をそれぞれ受けるものであり、前記第１ダイナミックシフトレジスタの第１出力端と前記第２ダイナミックシフトレジスタの第１入力端とは互いに接続されており、前記第２ダイナミックシフトレジスタの第３入力端は前記クロック信号の反転信号を、第４入力端は前記クロック信号をそれぞれ受けるものであり、各前記レベルシフタは、第１および第２入力端と、１つの出力端とをそれぞれ有し、前記第１レベルシフタは、その第１入力端が前記第１ダイナミックシフトレジスタの第２出力端に、その第２入力端が前記第１ダイナミックシフトレジスタの第３出力端に、その出力端が前記第１ダイナミックシフトレジスタの第１出力端にそれぞれ接続されており、前記第２レベルシフタは、その第１入力端が前記第２ダイナミックシフトレジスタの第２出力端に、その第２入力端が前記第２ダイナミックシフトレジスタの第３出力端に、その出力端が前記第２ダイナミックシフトレジスタの第１出力端にそれぞれ接続されており、前記第１インバータの入力端は前記第１レベルシフタの出力端に、前記第２インバータの入力端は前記第２レベルシフタの出力端にそれぞれ接続されており、前記第１および第２インバータの各出力端から第１および第２パルス列がそれぞれ出力され、且つ、前記第１インバータの出力端は前記第２ダイナミックシフトレジスタの第２入力端に接続されている連続パルス列発生器である。
【０００９】
　各前記ダイナミックシフトレジスタとしては、ゲートが前記ダイナミックシフトレジスタの第１入力端に接続され、ドレインが前記ダイナミックシフトレジスタの第２入力端に接続される第一型の第１トランジスタと、ゲートが前記ダイナミックシフトレジスタの第２入力端に接続され、ソースが第１電位に接続される第二型の第２トランジスタと、ゲートが前記ダイナミックシフトレジスタの第１入力端に接続され、ドレインが前記ダイナミックシフトレジスタの第１出力端に接続され、ソースが前記第２トランジスタのドレインに接続される第二型の第３トランジスタと、ゲートが前記第３トランジスタのソースに接続され、ドレインが前記第１トランジスタのソースに接続され、ソースが第１電位に接続される第二型の第４トランジスタと、ゲートが前記第１トランジスタのソースに接続され、ドレインが前記ダイナミックシフトレジスタの第３入力端に接続され、ソースが前記ダイナミックシフトレジスタの第２出力端に接続される第二型の第５トランジスタと、ゲートが前記ダイナミックシフトレジスタの第２入力端に接続され、ドレインが前記第５トランジスタのソースに接続され、ソースが第１電位に接続される第二型の第６トランジスタと、ゲートが前記第５トランジスタのゲートに接続され、ドレインが前記ダイナミックシフトレジスタの第４入力端に接続され、ソースが前記ダイナミックシフトレジスタの第３出力端に接続される第二型の第７トランジスタと、をそれぞれ含むことが好ましい。
【００１０】
　そして、各前記レベルシフタとしては、ゲートが第１電位に接続され、ソースが第２電位に接続される第一型の第８トランジスタと、ゲートとドレインとが互いに接続され、ソースが前記第８トランジスタのドレインに接続される第一型の第９トランジスタと、ゲートが前記第９トランジスタのゲートに接続され、ソースが第２電位に接続され、ドレインが前記レベルシフタの出力端に接続される第一型の第１０トランジスタと、ゲートが前記第８トランジスタのドレインに接続され、ソースが前記第９トランジスタのドレインに接続され、ドレインが前記レベルシフタの第１入力端に接続される第二型の第１１トランジスタと、ゲートが前記第１１トランジスタのゲートに接続され、ソースが前記第１０トランジスタのドレインに接続され、ドレインが前記レベルシフタの第２入力端に接続される第二型の第１２トランジスタと、をそれぞれ含むことが好ましい。
【００１１】
　さらに、各前記ダイナミックシフトレジスタとしては、前記第５トランジスタのゲートとソースとの間に接続されるコンデンサを含むものがより好ましく、前記第一型のトランジスタがＰ型トランジスタであり、前記第二型のトランジスタがＮ型のトランジスタであるものがより好ましい。そして、前記第１電位が接地電位であり、前記第２電位が高電圧ＶＤＤであることがより好ましく、前記クロック信号の振幅が前記第２電位よりも小さいことがより好ましい。
【００１２】
　また、本発明に係る低電圧クロック信号を用いる連続パルス列発生器の構成は、別の表現をすれば次のような発明である。すなわち、ダイナミックシフトレジスタと、レベルシフタと、インバータとから構成される単位回路を複数段有する、低電圧クロック信号を用いる連続パルス列発生器であって、各段を構成する前記単位回路のダイナミックシフトレジスタは、第１、第２、第３および第４の入力端と、第１、第２および第３出力端を有するものであり、第１段目の単位回路を構成する第１ダイナミックシフトレジスタは、その第１入力端がスタートパルス列の出力端に、第２入力端が前記スタートパルス列の反転信号の出力端に、第３入力端がクロック信号の出力端に、第４入力端が前記クロック信号の反転信号の出力端に、それぞれ接続されており、第１段目の単位回路に続けて連続配置される第２段目以降の単位回路のうち、偶数段に配置される単位回路を構成する各ダイナミックシフトレジスタは、その第１入力端が前段のダイナミックシフトレジスタの第１出力端に、第２入力端が前段のインバータの出力端に、第３入力端が前記クロック信号の反転信号の出力端に、第４入力端が前記クロック信号の出力端に、それぞれ接続されており、第１段目の単位回路に続けて連続配置される第２段目以降の単位回路のうち、奇数段に配置される単位回路を構成する各ダイナミックシフトレジスタは、その第１入力端が前段のダイナミックシフトレジスタの第１出力端に、第２入力端が前段のインバータの出力端に、第３入力端が前記クロック信号の出力端に、第４入力端が前記クロック信号の反転信号の出力端に、それぞれ接続されており、各段の単位回路を構成する前記レベルシフタは、第１および第２入力端と、１つの出力端を有するものであり、第１入力端は同じ単位回路を構成するダイナミックシフトレジスタの第２出力端に、第２入力端は同じ単位回路を構成するダイナミックシフトレジスタの第３出力端に、出力端は同段のダイナミックシフトレジスタの第１出力端に、それぞれ接続されており、各段の単位回路を構成する前記インバータは、入力端および出力端をそれぞれ１つずつ有するものであり、入力端は同じ単位回路を構成するレベルシフタの出力端に接続されており、そしてインバータの出力端からパルス列を出力するものである、低電圧クロック信号を用いる連続パルス列発生器である。
【００１３】
　また、次の発明は、上記課題を解決するものであり、第１、第２および第３ダイナミックシフトレジスタと、第１、第２および第３レベルシフタと、第１、第２、第３、第４、第５および第６インバータとから構成される、低電圧クロック信号を用いる連続パルス列発生器であって、各前記ダイナミックシフトレジスタは、第１、第２および第３入力端と、第１、第２および第３出力端とをそれぞれ有し、前記第１ダイナミックシフトレジスタは、その第１入力端がスタートパルス列を、その第２入力端が該スタートパルス列の反転信号を、その第３入力端がクロック信号をそれぞれ受けるものであり、前記第１ダイナミックシフトレジスタの第１出力端と前記第３ダイナミックシフトレジスタの第２入力端とは接続されており、前記第２ダイナミックシフトレジスタの第３入力端は前記クロック信号の反転信号を受け、前記第３ダイナミックシフトレジスタの第３入力端は前記クロック信号を受けるものであり、各前記レベルシフタは、第１および第２入力端と、１つの出力端とをそれぞれ有し、前記第１レベルシフタは、その第１入力端が前記第１ダイナミックシフトレジスタの第２出力端に、その第２入力端が前記第１ダイナミックシフトレジスタの第３出力端にそれぞれ接続され、前記第２レベルシフタは、その第１入力端が前記第２ダイナミックシフトレジスタの第２出力端に、その第２入力端が前記第２ダイナミックシフトレジスタの第３出力端にそれぞれ接続され、前記第３レベルシフタは、その第１入力端が前記第３ダイナミックシフトレジスタの第２出力端に、その第２入力端が前記第３ダイナミックシフトレジスタの第３出力端にそれぞれ接続されており、前記第１インバータの入力端は前記第１レベルシフタの出力端に、前記第２インバータの入力端は前記第２レベルシフタの出力端に、前記第３インバータの入力端は前記第３レベルシフタの出力端にそれぞれ接続され、前記第１インバータの出力端は前記第２ダイナミックシフトレジスタの第１入力端に、前記第２インバータの出力端は前記第３ダイナミックシフトレジスタの第１入力端にそれぞれ接続され、前記第４インバータの入力端は前記第１インバータの出力端に、前記第５インバータの入力端は前記第２インバータの出力端に、前記第６インバータの入力端は前記第３インバータの出力端にそれぞれ接続され、前記第４インバータの出力端は前記第２ダイナミックシフトレジスタの第２入力端に接続されており、前記第４、第５および第６インバータの各出力端から第１、第２および第３のパルス列がそれぞれ出力される、連続パルス列発生器である。
【００１４】
　各前記ダイナミックシフトレジスタとしては、ゲートが前記ダイナミックシフトレジスタの第１入力端に接続され、ドレインが前記ダイナミックシフトレジスタの第２入力端に接続され、ソースが前記ダイナミックシフトレジスタの第３出力端に接続される第一型の第１トランジスタと、ゲートが前記ダイナミックシフトレジスタの第１出力端に接続され、ソースが第１電位に接続され、ドレインが前記ダイナミックシフトレジスタの第３出力端に接続される第二型の第２トランジスタと、ゲートが前記ダイナミックシフトレジスタの第３出力端に接続され、ドレインが前記ダイナミックシフトレジスタの第３入力端に接続され、ソースが前記ダイナミックシフトレジスタの第２出力端に接続される第二型の第３トランジスタと、ゲートが前記ダイナミックシフトレジスタの第２入力端に接続され、ドレインが前記ダイナミックシフトレジスタの第２出力端に接続され、ソースが第１電位に接続される第二型の第４トランジスタと、をそれぞれ含むものが好ましい。
【００１５】
　そして、各前記レベルシフタとしては、ゲートが第１電位に接続され、ソースが第２電位に接続される第一型の第５トランジスタと、ソースが前記第５トランジスタのドレインに接続され、ドレインが前記レベルシフタの出力端に接続される第一型の第６トランジスタと、ゲートが第２電位に接続され、ソースが前記レベルシフタの第１入力端に接続され、ドレインが前記レベルシフタの出力端に接続される第二型の第７トランジスタと、入力端が前記レベルシフタの第２入力端に接続され、出力端が前記第６トランジスタのゲートに接続されるインバータとをそれぞれ含むことが好ましい。
【００１６】
　さらに、各前記ダイナミックシフトレジスタとしては、前記第３トランジスタのゲートとソースとの間に接続されるコンデンサをそれぞれ含むものがより好ましく、前記第一型のトランジスタがＰ型トランジスタであり、前記第二型のトランジスタがＮ型のトランジスタであるものがより好ましい。そして、前記第１電位が接地電位であり、前記第２電位が高電圧ＶＤＤであることがより好ましく、前記クロック信号の振幅が前記第２電位より小さいことがより好ましい。
【００１７】
　また、本発明に係る低電圧クロック信号を用いる連続パルス列発生器の構成は、別の表現をすれば次のような発明である。すなわち、ダイナミックシフトレジスタと、レベルシフタと、２つのインバータとから構成される単位回路を複数段有する、低電圧クロック信号を用いる連続パルス列発生器であって、各段を構成する前記単位回路のダイナミックシフトレジスタは、第１、第２および第３の入力端と、第１、第２および第３出力端を有するものであり、第１段目の単位回路を構成する第１ダイナミックシフトレジスタは、その第１入力端がスタートパルス列の出力端に、第２入力端が前記スタートパルス列の反転信号の出力端に、第３入力端がクロック信号の出力端に、それぞれ接続されており、第１段目の単位回路に続けて連続配置される第２段目以降の単位回路のうち、偶数段に配置される単位回路を構成する各ダイナミックシフトレジスタは、その第１入力端がパルス（ＯＵＴ１）を出力する前段の第２インバータの入力端に、第２入力端がパルス（ＯＵＴ１）を出力する前段の第２インバータの出力端に、第３入力端が前記クロック信号の反転信号の出力端に、それぞれ接続されており、第１段目の単位回路に続けて連続配置される第２段目以降の単位回路のうち、奇数段に配置される単位回路を構成する各ダイナミックシフトレジスタは、その第１入力端がパルス（ＯＵＴ２）を出力する前段の第２インバータの入力端に、第２入力端が２つ前の段のダイナミックシフトレジスタの第１出力端および／またはパルス（ＯＵＴ２）を出力する前段の第２インバータの入力端に、第３入力端が前記クロック信号の出力端に、それぞれ接続されており、各段の単位回路を構成する前記レベルシフタは、第１および第２入力端と、１つの出力端を有するものであり、第１入力端は同じ単位回路を構成するダイナミックシフトレジスタの第２出力端に、第２入力端は同じ単位回路を構成するダイナミックシフトレジスタの第３出力端に、出力端は同段の第１インバータの入力端に、それぞれ接続されており、各段の単位回路を構成する前記第１インバータは、入力端および出力端をそれぞれ１つずつ有するものであり、入力端は同じ単位回路を構成するレベルシフタの出力端に、出力端は同じ単位回路を構成する第２インバータの入力端に、それぞれ接続されており、各段の単位回路を構成する、パルス（ＯＵＴ１，２，３）を出力する前記第２インバータは、入力端および出力端をそれぞれ１つずつ有するものであり、入力端は同じ単位回路を構成する第１インバータの出力端に接続されており、そして、第２インバータの出力端からパルス列を出力するものである、低電圧クロック信号を用いる連続パルス列発生器である。
【発明の効果】
【００１８】
　以上説明したように、本発明の低電圧クロック信号を用いる連続パルス列発生器によれば、各段がダイナミックシフトレジスタおよびレベルシフタをそれぞれ備えることから、正常動作での低電圧クロック信号の伝送が可能である。また、本発明に係る連続パルス列発生器では、クロック信号とその反転信号を伝送する伝送線上やパルス列出力用の伝送線上に抵抗やコンデンサを備える必要がなく、低電圧クロック信号を用いることによって、クロック信号の伝送を原因とする消費電力を低減することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る、低電圧クロック信号を用いる連続パルス列発生器の好適な実施形態を説明する。本発明の目的、特徴及び長所が一層理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【００２０】
第１実施形態
　図２に示すのは、アクティブマトリクス型液晶表示装置の走査駆動回路やデータ線駆動回路など、液晶表示装置の駆動回路において使用されている連続パルス列発生器の回路構成図である。なお、図２は液晶表示装置の走査駆動回路（データ線駆動回路）のうち、連続パルス列発生回路の部分のみを示したものである。また図２では、簡単のために、単位回路が３段である連続パルス列発生器を例に挙げたが、本発明はこれに限定されるものではない。
【００２１】
　当該連続パルス列発生器は、ダイナミックシフトレジスタ２１１,２１２,２１３と、レベルシフタ２２１,２２２,２２３と、バッファとしてのインバータ２３１,２３２,２３３とから構成される。各ダイナミックシフトレジスタ２１１,２１２,２１３は、入力端Ｓ１,Ｓ２,Ｓ３,Ｓ４と出力端Ｓ５,Ｓ６,Ｓ７とをそれぞれ備えている。ダイナミックシフトレジスタ２１１の入力端Ｓ３にはスタートパルス列ＩＮが、入力端Ｓ４にはスタートパルス列ＩＮの反転信号ＩＮ’が、入力端Ｓ１にはクロック信号ＣＫが、入力端Ｓ２にはクロック信号ＣＫの反転信号ＣＫ’それぞれ印加される。ダイナミックシフトレジスタ２１１の出力端Ｓ７はダイナミックシフトレジスタ２１２の入力端Ｓ３に接続しており、ダイナミックシフトレジスタ２１２の出力端Ｓ７はダイナミックシフトレジスタ２１３の入力端Ｓ３に接続している。ダイナミックシフトレジスタ２１２の入力端Ｓ１にはクロック信号ＣＫの反転信号ＣＫ’が、入力端Ｓ２にはクロック信号ＣＫがそれぞれ印加される。さらに、ダイナミックシフトレジスタ２１３の入力端Ｓ１にはクロック信号ＣＫが、入力端Ｓ２にはクロック信号ＣＫの反転信号ＣＫ’それぞれ印加される。なお、ダイナミックシフトレジスタ２１２の入力端Ｓ４は、インバータ２３１の出力端に接続されており、ダイナミックシフトレジスタ２１３の入力端Ｓ４は、インバータ２３２の出力端に接続されている。
【００２２】
　各レベルシフタ２２１,２２２,２２３は、入力端Ｌ１,Ｌ２および出力端Ｌ３をそれぞれ備えている。レベルシフタ２２１の入力端Ｌ１,Ｌ２はダイナミックシフトレジスタ２１１の出力端Ｓ５,Ｓ６にそれぞれ接続し、レベルシフタ２２２の入力端Ｌ１,Ｌ２はダイナミックシフトレジスタ２１２の出力端Ｓ５,Ｓ６にそれぞれ接続し、レベルシフタ２２３の入力端Ｌ１,Ｌ２はダイナミックシフトレジスタ２１３の出力端Ｓ５,Ｓ６にそれぞれ接続している。より具体的に説明すれば、各レベルシフタ２２１,２２２,２２３の入力端Ｌ１（第１入力端）は、対応するダイナミックシフトレジスタ２１１，２１２，２１３の出力端Ｓ５（第２出力端）に接続されており、入力端Ｌ２（第２入力端）は、対応するダイナミックシフトレジスタ２１１，２１２，２１３の出力端Ｓ６（第３出力端）に接続されている。さらに、レベルシフタ２２１の出力端Ｌ３はダイナミックシフトレジスタ２１１の出力端Ｓ７に接続し、レベルシフタ２２２の出力端Ｌ３はダイナミックシフトレジスタ２１２の出力端Ｓ７に接続し、レベルシフタ２２３の出力端Ｌ３はダイナミックシフトレジスタ２１３の出力端Ｓ７に接続している。
【００２３】
　各インバータ２３１,２３２,２３３は、入力端がレベルシフタ２２１,２２２,２２３の出力端Ｌ３にそれぞれ接続しており、出力端からパルス列ＯＵＴ１,ＯＵＴ２,ＯＵＴ３をそれぞれ出力することとなっている。また、インバータ２３１の出力端はダイナミックシフトレジスタ２１２の入力端Ｓ４に接続されており、インバータ２３２の出力端はダイナミックシフトレジスタ２１３の入力端Ｓ４に接続されている。このように、次々と隣接する単位回路の対応する位置に接続されている。
【００２４】
　図３に示すのは、本実施例の連続パルス列発生器におけるダイナミックシフトレジスタの回路構成図である。当該ダイナミックシフトレジスタは、Ｐ型トランジスタ３１と、Ｎ型トランジスタ３２〜３７と、コンデンサ３８とから構成される。Ｐ型トランジスタ３１のゲートは入力端Ｓ３に接続し、ドレインは入力端Ｓ４に接続している。Ｎ型トランジスタ３２のゲートは入力端Ｓ４に接続し、ソースは接地電位に接続している。Ｎ型トランジスタ３３のゲートは入力端Ｓ３に接続し、ドレインは出力端Ｓ７に接続し、ソースはＮ型トランジスタ３２のドレインに接続している。Ｎ型トランジスタ３４のゲートはＮ型トランジスタ３３のソースに接続し、ドレインはＰ型トランジスタ３１のソースに接続し、ソースは接地電位に接続している。Ｎ型トランジスタ３５のゲートはＰ型トランジスタ３１のソースに接続し、ドレインは入力端Ｓ１に接続し、ソースは出力端Ｓ５に接続している。Ｎ型トランジスタ３６のゲートは入力端Ｓ４に接続し、ドレインはＮ型トランジスタ３５のソースに接続し、ソースは接地電位に接続している。Ｎ型トランジスタ３７のゲートはＮ型トランジスタ３５のゲートに接続し、ドレインは入力端Ｓ２に接続し、ソースは出力端Ｓ６に接続している。コンデンサ３８はＮ型トランジスタ３５のゲートとソースとの間にて接続されている。なお、コンデンサ３８はＮ型トランジスタ３５のゲート・ソースの寄生容量とすることもできる。
【００２５】
　図４に示すのは、本実施例の連続パルス列発生器におけるレベルシフタの回路構成図である。当該レベルシフタは、Ｐ型トランジスタ４１〜４３と、Ｎ型トランジスタ４４,４５とから構成される。Ｐ型トランジスタ４１のゲートは接地電位に接続し、ソースは高電圧ＶＤＤに接続している。Ｐ型トランジスタ４２のゲートとドレインとは互いに接続し、ソースはＰ型トランジスタ４１のドレインに接続している。Ｐ型トランジスタ４３のゲートはＰ型トランジスタ４２のゲートに接続し、ソースは高電圧ＶＤＤに接続し、ドレインは出力端Ｌ３に接続している。Ｎ型トランジスタ４４のゲートはＰ型トランジスタ４１のドレインに接続し、ソースはＰ型トランジスタ４２のドレインに接続し、ドレインは入力端Ｌ１に接続している。Ｎ型トランジスタ４５のゲートはＮ型トランジスタ４４のゲートに接続し、ソースはＰ型トランジスタ４３のドレインに接続し、ドレインは入力端Ｌ２に接続している。
【００２６】
　このような連続パルス列発生回路の動作は図示される回路図から解るので、詳細は省略し、簡単に説明する。まず、連続パルス列発生回路の第１段目の単位回路を構成するダイナミックシフトレジスタ２１１において、クロック信号ＣＫが入力される入力端Ｓ１に信号（ここでは正信号）が印加される（反転信号ＣＫ’が入力される入力端Ｓ２に信号（ここでは負信号））が印加されるタイミングで、入力端Ｓ３にスタートパルスＩＮが印加される（その反転信号ＩＮ’が入力端Ｓ４に印加される）。このタイミングでは、いずれのインバータ２３１，２３２，２３３からも信号は出力されない。次に、ダイナミックシフトレジスタ２１１の入力端Ｓ１に信号（負信号）が印加され（入力端Ｓ２に正信号が印加され）、このタイミングで入力端Ｓ３へのスタートパルスＩＮの印加が終了する（入力端Ｓ４への反転信号ＩＮ’の印加が終了する）。そして、このタイミングでインバータ２３１からは信号が出力される（図８のＯＵＴ１参照）。また、第１段目の単位回路のインバータ２３１が信号を出力すると、同時に、第２段目の単位回路のダイナミックシフトレジスタ２１２の入力端Ｓ３にスタートパルスＩＮに対応する信号が印加（その反転信号ＩＮ’に対応する信号が入力端Ｓ４に印加）される。そして、このタイミングで、ダイナミックシフトレジスタ２１２の入力端Ｓ１にクロックＣＫの反転信号ＣＫ’が印加される（入力端Ｓ２にクロック信号ＣＫが印加される）。このように、ダイナミックシフトレジスタ２１２の各入力端にこのような信号が入力されると、第２段目の単位回路は、先に説明した第１段目の単位回路に準ずる動作を行って、インバータ２３１がパルス信号（図８のＯＵＴ１参照）を出力したタイミングから半周期シフトしたタイミングで、インバータ２３２からパルス信号を出力する（図８のＯＵＴ２参照）。さらに、第３段目の単位回路が同様に動作して、インバータ２３２はパルス信号（図８のＯＵＴ２参照）の出力タイミングから半周期シフトしたタイミングでインバータ２３３からパルス信号を出力する（図８のＯＵＴ３参照）。各インバータから出力された信号は、画像信号をサンプリングするタイミングを定めるサンプリング信号などとして利用される。
【００２７】
第２実施形態
　図５に示すのは、アクティブマトリクス型液晶表示装置の走査駆動回路やデータ線駆動回路など、液晶表示装置の駆動回路において使用されている、別の実施例についての連続パルス列発生器の回路構成図である。なお、図５は液晶表示装置の走査駆動回路（データ線駆動回路）のうち、連続パルス列発生回路の部分のみを示したものである。また図５では、簡単のために、単位回路が３段である連続パルス列発生器を例に挙げたが、本発明はこれに限定されるものではない。
【００２８】
　当該連続パルス列発生器は、ダイナミックシフトレジスタ５１１,５１２,５１３と、レベルシフタ５２１,５２２,５２３と、バッファとしてのインバータ５３１,５３２,５３３および５４１,５４２,５４３とから構成される。各ダイナミックシフトレジスタ５１１,５１２,５１３は、入力端Ｓ１,Ｓ３,Ｓ４と出力端Ｓ２,Ｓ５,Ｓ６とそれぞれを備えている。ダイナミックシフトレジスタ５１１の入力端Ｓ３にはスタートパルス列ＩＮが、入力端Ｓ４にはスタートパルス列の反転信号ＩＮ’が、入力端Ｓ１にはクロック信号ＣＫがそれぞれ印加される。ダイナミックシフトレジスタ５１１の出力端Ｓ２はダイナミックシフトレジスタ５１３の入力端Ｓ４に接続している。ダイナミックシフトレジスタ５１２の入力端Ｓ１にはクロック信号ＣＫの反転信号ＣＫ’が印加され、ダイナミックシフトレジスタ５１３の入力端Ｓ１にはクロック信号ＣＫが印加される。なお、ダイナミックシフトレジスタ５１２の入力端Ｓ３はインバータ５３１の出力端に、そして入力端Ｓ４はインバータ５４１の出力端にそれぞれ接続されており、ダイナミックシフトレジスタ５１３の入力端Ｓ３は、インバータ５３２の出力端に接続されている。
【００２９】
　各レベルシフタ５２１,５２２,５２３は、入力端Ｌ１,Ｌ２および出力端Ｌ３をそれぞれ備えている。レベルシフタ５２１の入力端Ｌ１,Ｌ２はダイナミックシフトレジスタ５１１の出力端Ｓ５,Ｓ６にそれぞれ接続しており、レベルシフタ５２２の入力端Ｌ１,Ｌ２はダイナミックシフトレジスタ５１２の出力端Ｓ５,Ｓ６にそれぞれ接続しており、レベルシフタ５２３の入力端Ｌ１,Ｌ２はダイナミックシフトレジスタ５１３の出力端Ｓ５,６にそれぞれ接続している。より具体的に説明すれば、各レベルシフタ５２１,５２２,５２３の入力端Ｌ１（第１入力端）は、対応するダイナミックシフトレジスタ５１１，５１２，５１３の出力端Ｓ５（第２出力端）に接続されており、入力端Ｌ２（第２入力端）は、対応するダイナミックシフトレジスタ５１１，５１２，５１３の出力端Ｓ６（第３出力端）に接続されている。
【００３０】
　各インバータ５３１,５３２,５３３の入力端はレベルシフタ５２１,５２２,５２３の出力端Ｌ３にそれぞれ接続している。インバータ５３１の出力端はダイナミックシフトレジスタ５１２の入力端Ｓ３に接続し、インバータ５３２の出力端はダイナミックシフトレジスタ５１３の入力端Ｓ３に接続している。また、インバータ５４１,５４２,５４３の入力端は、インバータ５３１,５３２,５３３の出力端にそれぞれ接続している。さらに、インバータ５４１の出力端はダイナミックシフトレジスタ５１２の入力端Ｓ４に接続している。こうした構成より、インバータ５４１,５４２,５４３の出力端からパルス列ＯＵＴ１,ＯＵＴ２,ＯＵＴ３がそれぞれ出力されるようになる。また、インバータ５４２の出力端はダイナミックシフトレジスタ５１３の入力端Ｓ４に接続されており、これらのように次々と隣接する単位回路の対応する位置に接続されている。
【００３１】
　図６に示すのは、本実施例の連続パルス列発生器におけるダイナミックシフトレジスタの回路構成図である。当該ダイナミックシフトレジスタは、Ｐ型トランジスタ６１と、Ｎ型トランジスタ６２〜６４と、コンデンサ６５とから構成される。Ｐ型トランジスタ６１のゲートは入力端Ｓ３に接続し、ドレインは入力端Ｓ４に接続し、ソースは出力端Ｓ６に接続している。Ｎ型トランジスタ６２のゲートは出力端Ｓ２に接続し、ソースは接地電位に接続し、ドレインは出力端Ｓ６に接続している。Ｎ型トランジスタ６３のゲートは入力端Ｓ６に接続し、ドレインは入力端Ｓ１に接続し、ソースは出力端Ｓ５に接続している。Ｎ型トランジスタ６４のゲートは入力端Ｓ４に接続し、ドレインは出力端Ｓ５に接続し、ソースは接地電位に接続している。コンデンサ６５はＮ型トランジスタ６３のゲートとソースとの間にて接続されている。なお、コンデンサ６５はＮ型トランジスタ６３のゲート・ソースの寄生容量とすることもできる。
【００３２】
　図７に示すのは、本実施例の連続パルス列発生器におけるレベルシフタの回路構成図である。当該レベルシフタは、Ｐ型トランジスタ７１,７２と、Ｎ型トランジスタ７３と、インバータ７４とから構成される。Ｐ型トランジスタ７１のゲートは接地電位に接続し、ソースは高電圧ＶＤＤに接続している。Ｐ型トランジスタ７２のソースはＰ型トランジスタ７１のドレインに接続し、ドレインは出力端Ｌ３に接続している。Ｎ型トランジスタ７３のゲートは高電圧ＶＤＤに接続し、ソースは入力端Ｌ１に接続し、ドレインは出力端Ｌ３に接続している。インバータ７４の入力端は入力端Ｌ２に接続し、出力端はＰ型トランジスタ７２のゲートに接続している。
【００３３】
　このような連続パルス列発生回路の動作は図示される回路図から解るので、詳細は省略し、簡単に説明する。まず、連続パルス列発生回路の第１段目の単位回路を構成するダイナミックシフトレジスタ５１１において、クロック信号ＣＫが入力される入力端Ｓ１に信号（ここでは正信号）が印加されるタイミングで、入力端Ｓ３にスタートパルスＩＮが印加される（その反転信号ＩＮ’が入力端Ｓ４に印加される）。そして、このタイミングでは、いずれのインバータ５４１，５４２，５４３からも信号は出力されない。次に、ダイナミックシフトレジスタ５１１の入力端Ｓ１に信号（負信号）が印加され、このタイミングで入力端Ｓ３へのスタートパルスＩＮの印加が終了する（入力端Ｓ４への反転信号ＩＮ’の印加が終了する）。そして、このタイミングでインバータ５４１からは信号が出力される（図８のＯＵＴ１参照）。また、第１段目の単位回路のインバータ５４１が信号を出力すると、同時に、第２段目の単位回路のダイナミックシフトレジスタ５１２の入力端Ｓ３にスタートパルスＩＮに対応する信号が印加（その反転信号ＩＮ’に対応する信号が入力端Ｓ４に印加）される。そして、このタイミングで、ダイナミックシフトレジスタ５１２の入力端Ｓ１にクロック信号ＣＫが印加される。このように、ダイナミックシフトレジスタ５１２の各入力端に対応する信号が入力されると、第２段目の単位回路は、先に説明した第１段目の単位回路に準ずる動作を行って、インバータ５４１がパルス信号（図８のＯＵＴ１参照）を出力したタイミングから半周期シフトしたタイミングで、インバータ５４２からパルス信号を出力する（図８のＯＵＴ２参照）。さらに、第３段目の単位回路が同様に動作して、インバータ５４２はパルス信号（図８のＯＵＴ２参照）の出力タイミングから半周期シフトしたタイミングでインバータ５４３からパルス信号を出力する（図８のＯＵＴ３参照）。各インバータから出力された信号は、画像信号をサンプリングするタイミングを定めるサンプリング信号などとして利用される。
【００３４】
　なお、図８に示すのは、実施例１および２の低電圧クロックパルスを用いる連続パルス列発生器により発生されたパルス列ＯＵＴ１,ＯＵＴ２,ＯＵＴ３のタイミングチャートである。パルス列ＯＵＴ１,ＯＵＴ２,ＯＵＴ３のパルスは、半クロック信号周期だけ遅れて順次に立ち上がり、立ち下がっており、各段からシフトされて順次出力される。なお、クロック信号ＣＫの電圧振幅は３．３Ｖであり、ＶＤＤは９Ｖである。
【００３５】
　以上、好適な実施形態を開示することにより本発明を説明したが、かかる開示は本発明を限定するものではなく、本発明の精神を逸脱しない限りにおいては、変更や修飾は可能である。つまり、本発明の保護範囲は、願書に添付した特許請求の範囲に定義されたものを基準としなければならない。
【図面の簡単な説明】
【００３６】
【図１】従来技術に係る連続パルス列発生器の回路構成図である。
【図２】本発明実施例１による低電圧クロック信号を用いる連続パルス列発生器の回路構成図である。
【図３】本発明実施例１によるダイナミックシフトレジスタの回路構成図である。
【図４】本発明実施例１によるレベルシフタの回路構成図である。
【図５】本発明実施例２による低電圧クロック信号を用いる連続パルス列発生器の回路構成図である。
【図６】本発明実施例２によるダイナミックシフトレジスタの回路構成図である。
【図７】本発明実施例２によるレベルシフタの回路構成図である。
【図８】本発明実施例１および２の連続パルス列発生器により発生された連続パルス列のタイミングチャートである。
【符号の説明】
【００３７】
２１１〜２１３,５１１〜５１３　　ダイナミックシフトレジスタ
２２１〜２２３,５２１〜５２３　　レベルシフタ
３８,６５　　コンデンサ
２３１〜２３３,５３１〜５３３,５４１〜５４３　　インバータ
３２〜３７,４４,４５,６２〜６４,７３　　Ｎ型トランジスタ
３１,４１〜４３,６１,７１,７２　　Ｐ型トランジスタ
【図１】
2004040809.tif 000003
【図２】
2004040809.tif 000004
【図３】
2004040809.tif 000005
【図４】
2004040809.tif 000006
【図５】
2004040809.tif 000007
【図６】
2004040809.tif 000008
【図７】
2004040809.tif 000009
【図８】
2004040809.tif 000010