(57)【要約】【課題】半導体基板上に形成される半導体装置であって、半導体基板の特長を有効に利用することが可能な半導体装置、および、その製造方法を提供する。【解決手段】ＳＯＩ層３の結晶方位＜１００＞に支持基板１の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板上に、Ｐ型ボディ層３ａを含むＮチャネルＭＯＳトランジスタと、Ｐ型ボディ層３ａに接するボディ電圧印加用Ｐ型活性層６とを形成する。Ｐ型ボディ層３ａとボディ電圧印加用Ｐ型活性層６とを結ぶ経路はＳＯＩ層の結晶方位＜１００＞に平行に配置する。結晶方位＜１００＞では正孔の移動度が大きいので、上記経路における寄生抵抗Ｒａ，Ｒｂを低減することができる。よって、Ｐ型ボディ層３ａへの電圧の伝達が素早く行え、Ｐ型ボディ層３ａにおける電圧の固定能力が向上する。【選択図】　　　　図３
2004140148.tif 000002
【特許請求の範囲】
【請求項１】
支持基板、酸化膜層およびＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）層が順に積層され、前記支持基板と前記ＳＯＩ層とにおいては互いの結晶方位がずれているＳＯＩ基板と、
前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記ＳＯＩ層内において前記ゲート電極に隣接する位置に形成されたＮ型ソース／ドレイン活性層、前記ＳＯＩ層内において少なくとも前記ゲート電極の下方の位置に形成されたＰ型ボディ層を含むＮチャネルＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと、
前記ＳＯＩ層内に形成され、前記Ｐ型ボディ層に接するボディ電圧印加用Ｐ型活性層と
を備え、
前記Ｐ型ボディ層と前記ボディ電圧印加用Ｐ型活性層とを結ぶ経路は前記ＳＯＩ層の結晶方位＜１００＞に平行に配置された
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記ＮチャネルＭＩＳトランジスタを分離する素子分離領域であって、前記ＳＯＩ層の膜厚方向において酸化膜層に到達しない部分分離素子分離領域
をさらに備える半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記ゲート電極には、コンタクトプラグ接続箇所が含まれ、
前記ゲート絶縁膜のうち、前記コンタクトプラグ接続箇所の下に位置する部分の膜厚は他の部分の膜厚に比べて大きい
半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、
前記ボディ電圧印加用Ｐ型活性層が、前記Ｎ型ソース／ドレイン活性層内の一部に配設された
半導体装置。
【請求項５】
請求項１に記載の半導体装置であって、
前記ボディ電圧印加用Ｐ型活性層と前記ゲート電極とは短絡されている
半導体装置。
【請求項６】
支持基板、酸化膜層およびＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）層が順に積層され、前記支持基板と前記ＳＯＩ層とにおいては互いの結晶方位がずれているＳＯＩ基板と、
前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記ＳＯＩ層内において少なくとも前記ゲート電極の下方の位置に形成されたＰ型ボディ層を含むＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型キャパシタと、
前記ＳＯＩ層内に形成され、前記Ｐ型ボディ層に電気的に接続されたＰ型活性層と
を備え、
前記Ｐ型ボディ層と前記Ｐ型活性層とを結ぶ経路は前記ＳＯＩ層の結晶方位＜１００＞に平行に配置された
半導体装置。
【請求項７】
支持基板、酸化膜層およびＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）層が順に積層され、前記支持基板と前記ＳＯＩ層とにおいては互いの結晶方位がずれているＳＯＩ基板と、
前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、および、前記ＳＯＩ層内において前記ゲート電極に隣接する位置に形成されたソース／ドレイン活性層を含むＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと、
前記ＳＯＩ基板上に形成された他の素子と
を備え、
前記ＭＩＳトランジスタのソースとゲートとが短絡され、
前記ＭＩＳトランジスタのドレインは前記他の素子の信号入力部または信号出力部に接続され、
前記ＭＩＳトランジスタのチャネルの方向が前記ＳＯＩ層の結晶方位＜１００＞に平行になるよう配置された
半導体装置。
【請求項８】
支持基板、酸化膜層およびＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）層が順に積層され、前記支持基板と前記ＳＯＩ層とにおいては互いの結晶方位がずれているＳＯＩ基板と、
前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記ＳＯＩ層内において前記ゲート電極に隣接する位置に形成されたソース／ドレイン活性層を含むＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと
を備え、
前記ＳＯＩ層のうちチャネルが形成されるチャネル形成領域に第１の半導体層が設けられ、前記ＳＯＩ層のうちの前記チャネル形成領域の隣接領域に第２の半導体層が設けられることにより、前記第１の半導体層における格子定数の値が前記第２の半導体層における格子定数の値に略等しくされ、
前記ＭＩＳトランジスタのチャネルの方向は、前記ＳＯＩ層の結晶方位＜１００＞に平行に配置された
半導体装置。
【請求項９】
支持基板、酸化膜層およびＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）層が順に積層され、前記支持基板と前記ＳＯＩ層とにおいては互いの結晶方位がずれているＳＯＩ基板と、
前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記ＳＯＩ層内において前記ゲート電極に隣接する位置に形成されたＰ型ソース／ドレイン活性層を含む第１及び第２のＰチャネルＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと、
前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記ＳＯＩ層内において前記ゲート電極に隣接する位置に形成されたＮ型ソース／ドレイン活性層を含む第１及び第２のＮチャネルＭＩＳトランジスタと
を備え、
前記第１のＮチャネルＭＩＳトランジスタのドレインは前記第２のＮチャネルＭＩＳトランジスタのゲートに接続され、
前記第２のＮチャネルＭＩＳトランジスタのドレインは前記第１のＮチャネルＭＩＳトランジスタのゲートに接続され、
前記第１及び第２のＮチャネルＭＩＳトランジスタのソースには所定の電位が与えられ、
前記第１のＮチャネルＭＩＳトランジスタのドレインは、前記第１のＰチャネルＭＩＳトランジスタのドレインにも接続され、
前記第２のＮチャネルＭＩＳトランジスタのドレインは、前記第２のＰチャネルＭＩＳトランジスタのドレインにも接続され、
前記第１及び第２のＮチャネルＭＩＳトランジスタのいずれにおいても、チャネルの方向が前記ＳＯＩ層の結晶方位＜１００＞に平行になるよう配置され、
前記第１及び第２のＰチャネルＭＩＳトランジスタのいずれにおいても、チャネルの方向が前記ＳＯＩ層の結晶方位＜１１０＞に平行になるよう配置された
半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体基板上に形成される半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置の一例として、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　ＩｎｓｕｌａｔｏｒまたはＳｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板上に形成されたＰチャネルＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタがある。
【０００３】
ＳＯＩ基板では、シリコン基板等の支持基板、酸化膜層およびＳＯＩ層がこの順に積層される。また、ＰチャネルＭＯＳトランジスタは、ゲート電極、ゲート絶縁膜およびＰ型のソース／ドレイン活性層を備える。
【０００４】
ＳＯＩ基板にＰチャネルＭＯＳトランジスタを形成する場合、ゲート電極およびゲート絶縁膜の積層構造はＳＯＩ層の表面上に形成され、ソース／ドレイン活性層はＳＯＩ層内のゲート電極を挟む位置に形成される。
【０００５】
さて、従来の半導体装置においては、ＭＯＳトランジスタのソース／ドレイン間のチャネル方向が半導体ウェハの結晶方位＜１１０＞と平行になるように配置されるのが一般的であった。
【０００６】
しかし、チャネル方向を結晶方位＜１１０＞ではなく、結晶方位＜１００＞と平行になるよう配置することで、トランジスタ特性を変化させることができる。具体的には、チャネル方向を結晶方位＜１００＞と平行に配置することにより、ＰチャネルＭＯＳトランジスタの電流駆動力が１５パーセント程度向上し、さらに、短チャネル効果も小さくなることが分かっている（特許文献１を参照）。
【０００７】
電流駆動力が向上する理由は、結晶方位＜１００＞の正孔の移動度の方が結晶方位＜１１０＞のそれよりも大きいためであり、短チャネル効果が小さくなる理由は、結晶方位＜１００＞のボロンの拡散係数の値の方が結晶方位＜１１０＞のそれよりも小さいためと考えられている。
【０００８】
よって、ＰチャネルＭＯＳトランジスタをＳＯＩ基板上に形成する場合も、そのチャネル方向がＳＯＩ層の結晶方位＜１００＞と平行になるように配置されればよい。そのためには例えば、表面側のＳＯＩ層の結晶方位＜１００＞に支持基板の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板を採用して、その表面にＰチャネルＭＯＳトランジスタ等のデバイスを形成するのがよい。
【０００９】
（１００）ウェハの場合、結晶面｛１１０｝が劈開面となる。よって、ＳＯＩ層用ウェハの結晶方位＜１００＞を支持基板のウェハの結晶方位＜１１０＞に一致させて貼り合わせれば、試験研究のための劈開時に、ウェハ厚の大部分を占める支持基板のウェハの劈開面に沿ってウェハ全体を割ることができる。そうすれば、支持基板において結晶方位＜１１０＞の断面を露出させつつ、ＳＯＩ層において結晶方位＜１００＞の断面を露出させることが可能になるという利点を有する。
【００１０】
このような、ＳＯＩ層の結晶方位＜１００＞と支持基板１の結晶方位＜１１０＞とを一致させる技術は、例えば特許文献１または特許文献２に記載されている。
【００１１】
その他、この出願の発明に関連する先行技術文献情報としては非特許文献１〜３がある。
【００１２】
【特許文献１】
特開２００２−１３４３７４号公報
【特許文献２】
特開平７−３３５５１１号公報
【非特許文献１】
Ｙ．Ｈｉｒａｎｏ　ｅｔ　ａｌ．，「Ｂｕｌｋ−Ｌａｙｏｕｔ−Ｃｏｍｐａｔｉｂｌｅ　０．１８μｍ　ＳＯＩ−ＣＭＯＳ　Ｔｅｃｈｎｏｌｏｇｙ　Ｕｓｉｎｇ　Ｂｏｄｙ−Ｆｉｘｅｄ　Ｐａｒｔｉａｌ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ（ＰＴＩ）」，（米国），ＩＥＥＥ　１９９９　ＳＯＩ　ｃｏｎｆ．，ｐ．１３１−１３２
【非特許文献２】
Ｓ．Ｍａｅｄａ　ｅｔ　ａｌ．，「Ｓｕｐｐｒｅｓｓｉｏｎ　ｏｆ　Ｄｅｌａｙ　Ｔｉｍｅ　Ｉｎｓｔａｂｉｌｉｔｙ　ｏｎ　Ｆｒｅｑｕｅｎｃｙ　ｕｓｉｎｇ　Ｆｉｅｌｄ　Ｓｈｉｅｌｄ　Ｉｓｏｌａｔｉｏｎ　Ｔｅｃｈｎｏｌｏｇｙ　ｆｏｒ　Ｄｅｅｐ　Ｓｕｂ−Ｍｉｃｒｏｎ　ＳＯＩ　Ｃｉｒｃｕｉｔｓ」，（米国），ＩＥＤＭ，１９９６，ｐ．１２９−１３２
【非特許文献３】
Ｌ．−Ｊ．Ｈｕａｎｇ　ｅｔ　ａｌ．，「Ｃａｒｒｉｅｒ　Ｍｏｂｉｌｉｔｙ　Ｅｎｈａｎｃｅｍｅｎｔ　ｉｎ　Ｓｔｒａｉｎｅｄ　Ｓｉ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ　Ｆａｂｒｉｃａｔｅｄ　ｂｙ　Ｗａｆｅｒ　Ｂｏｎｄｉｎｇ」，（米国），２００１　Ｓｙｍｐｏｓｉｕｍ　ｏｎ　ＶＬＳＩ　Ｔｅｃｈｎｏｌｏｇｙ，ｐ．５７−５８
【００１３】
【発明が解決しようとする課題】
さて、ＳＯＩ層の結晶方位＜１００＞に支持基板の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板は、電流駆動力の向上等の理由からＰチャネルＭＯＳトランジスタの形成に適しているが、ＰチャネルＭＯＳトランジスタのみがその基板の特長を有効に利用しうる半導体装置というわけではない。
【００１４】
そこで、この発明の課題は、半導体基板上に形成される半導体装置であって、半導体基板の特長を有効に利用することが可能な半導体装置、および、その製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
請求項１に記載の発明は、支持基板、酸化膜層およびＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）層が順に積層され、前記支持基板と前記ＳＯＩ層とにおいては互いの結晶方位がずれているＳＯＩ基板と、前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記ＳＯＩ層内において前記ゲート電極に隣接する位置に形成されたＮ型ソース／ドレイン活性層、前記ＳＯＩ層内において少なくとも前記ゲート電極の下方の位置に形成されたＰ型ボディ層を含むＮチャネルＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと、前記ＳＯＩ層内に形成され、前記Ｐ型ボディ層に接するボディ電圧印加用Ｐ型活性層とを備え、前記Ｐ型ボディ層と前記ボディ電圧印加用Ｐ型活性層とを結ぶ経路は前記ＳＯＩ層の結晶方位＜１００＞に平行に配置された半導体装置である。
【００１６】
請求項６に記載の発明は、支持基板、酸化膜層およびＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）層が順に積層され、前記支持基板と前記ＳＯＩ層とにおいては互いの結晶方位がずれているＳＯＩ基板と、前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記ＳＯＩ層内において少なくとも前記ゲート電極の下方の位置に形成されたＰ型ボディ層を含むＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型キャパシタと、前記ＳＯＩ層内に形成され、前記Ｐ型ボディ層に電気的に接続されたＰ型活性層とを備え、前記Ｐ型ボディ層と前記Ｐ型活性層とを結ぶ経路は前記ＳＯＩ層の結晶方位＜１００＞に平行に配置された半導体装置である。
【００１７】
請求項７に記載の発明は、支持基板、酸化膜層およびＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）層が順に積層され、前記支持基板と前記ＳＯＩ層とにおいては互いの結晶方位がずれているＳＯＩ基板と、前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、および、前記ＳＯＩ層内において前記ゲート電極に隣接する位置に形成されたソース／ドレイン活性層を含むＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと、前記ＳＯＩ基板上に形成された他の素子とを備え、前記ＭＩＳトランジスタのソースとゲートとが短絡され、前記ＭＩＳトランジスタのドレインは前記他の素子の信号入力部または信号出力部に接続され、前記ＭＩＳトランジスタのチャネルの方向が前記ＳＯＩ層の結晶方位＜１００＞に平行になるよう配置された半導体装置である。
【００１８】
請求項８に記載の発明は、支持基板、酸化膜層およびＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）層が順に積層され、前記支持基板と前記ＳＯＩ層とにおいては互いの結晶方位がずれているＳＯＩ基板と、前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記ＳＯＩ層内において前記ゲート電極に隣接する位置に形成されたソース／ドレイン活性層を含むＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタとを備え、前記ＳＯＩ層のうちチャネルが形成されるチャネル形成領域に第１の半導体層が設けられ、前記ＳＯＩ層のうちの前記チャネル形成領域の隣接領域に第２の半導体層が設けられることにより、前記第１の半導体層における格子定数の値が前記第２の半導体層における格子定数の値に略等しくされ、前記ＭＩＳトランジスタのチャネルの方向は、前記ＳＯＩ層の結晶方位＜１００＞に平行に配置された半導体装置である。
【００１９】
請求項９に記載の発明は、支持基板、酸化膜層およびＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）層が順に積層され、前記支持基板と前記ＳＯＩ層とにおいては互いの結晶方位がずれているＳＯＩ基板と、前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記ＳＯＩ層内において前記ゲート電極に隣接する位置に形成されたＰ型ソース／ドレイン活性層を含む第１及び第２のＰチャネルＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと、前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記ＳＯＩ層内において前記ゲート電極に隣接する位置に形成されたＮ型ソース／ドレイン活性層を含む第１及び第２のＮチャネルＭＩＳトランジスタとを備え、前記第１のＮチャネルＭＩＳトランジスタのドレインは前記第２のＮチャネルＭＩＳトランジスタのゲートに接続され、前記第２のＮチャネルＭＩＳトランジスタのドレインは前記第１のＮチャネルＭＩＳトランジスタのゲートに接続され、前記第１及び第２のＮチャネルＭＩＳトランジスタのソースには所定の電位が与えられ、前記第１のＮチャネルＭＩＳトランジスタのドレインは、前記第１のＰチャネルＭＩＳトランジスタのドレインにも接続され、前記第２のＮチャネルＭＩＳトランジスタのドレインは、前記第２のＰチャネルＭＩＳトランジスタのドレインにも接続され、前記第１及び第２のＮチャネルＭＩＳトランジスタのいずれにおいても、チャネルの方向が前記ＳＯＩ層の結晶方位＜１００＞に平行になるよう配置され、前記第１及び第２のＰチャネルＭＩＳトランジスタのいずれにおいても、チャネルの方向が前記ＳＯＩ層の結晶方位＜１１０＞に平行になるよう配置された半導体装置である。
【００２０】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態は、ＳＯＩ層の結晶方位＜１００＞に支持基板の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板上に、Ｐ型ボディ層を含むＮチャネルＭＯＳトランジスタと、Ｐ型ボディ層に接するボディ電圧印加用Ｐ型活性層とを形成し、Ｐ型ボディ層とボディ電圧印加用Ｐ型活性層とを結ぶ経路をＳＯＩ層の結晶方位＜１００＞に平行に配置した半導体装置、及び、その製造方法である。
【００２１】
本実施の形態に係る半導体装置を図１〜図３に示す。なお、図２は図１中の切断線ＩＩ−ＩＩにおける断面を示した図であり、図３は図１中の切断線ＩＩＩ−ＩＩＩにおける断面を示した図である。
【００２２】
この半導体装置はＮチャネルＭＯＳトランジスタであり、シリコン基板等の支持基板１、酸化膜層２、および、シリコン層等のＳＯＩ層３が順に積層されたＳＯＩ基板の表面に、より具体的にはＳＯＩ層３に形成されている。また、このＮチャネルＭＯＳトランジスタは、ゲート電極１２、ゲート絶縁膜１１およびＮ型のソース／ドレイン活性層５を備える。
【００２３】
ゲート電極１２およびゲート絶縁膜１１の積層構造はＳＯＩ層３の表面上に形成され、Ｎ型ソース／ドレイン活性層５はＳＯＩ層３内で、平面視上ゲート電極１２に隣接する位置に形成される。なお、ソース／ドレイン活性層５の外縁は部分分離型の素子分離領域４により規定されている。ここでいう「部分分離」とは、ＳＯＩ層３の膜厚方向において素子分離領域４が酸化膜層に到達せず、他領域と導通するＳＯＩ層３の部分を一部残した素子分離方式を指す（「部分分離」については非特許文献１を参照）。
【００２４】
ゲート電極１２およびゲート絶縁膜１１の側面には側壁絶縁膜１３が形成され、ゲート電極１２およびソース／ドレイン活性層５の表面にはそれぞれシリサイド化領域１２ｂ，５ａが形成されている。また、ゲート電極１２のうちソース／ドレイン活性層５に隣接する部分は、ゲート長を短くするために細く形成されているが、コンタクトプラグ（図示せず）と接続するための引き出し部分１２ａは幅広に形成されている。なお、ＳＯＩ層３のうちゲート電極１２下方の部分は、比較的低濃度（Ｐ−）のＰ型ボディ層３ａとなっている。なお、Ｐ型ボディ層３ａのうち少なくともゲート絶縁膜１１に接触する部分にチャネルが形成される。
【００２５】
ＳＯＩ層３内には、Ｐ型ボディ層３ａに接する比較的高濃度（Ｐ＋）のボディ電圧印加用Ｐ型活性層６が形成されている。Ｐ型ボディ層３ａとボディ電圧印加用Ｐ型活性層６とを結ぶ経路はＳＯＩ層の結晶方位＜１００＞に平行に配置されている。また、ボディ電圧印加用Ｐ型活性層６の表面にはシリサイド化領域６ａが形成されている。シリサイド化領域６ａ上にはコンタクトプラグ（図示せず）が接続され、これらを介してＰ型ボディ層３ａの電位固定が行われる。Ｐ型ボディ層３ａの電位固定を行うことにより、高速動作時の安定性の増加やホットキャリア耐性劣化の抑制が図れる（非特許文献２参照）。
【００２６】
さて、このＳＯＩ基板のうち支持基板１とＳＯＩ層３とにおいては互いの結晶方位がずれている。より具体的には、ＳＯＩ層３の結晶方位＜１００＞の方向と支持基板１の結晶方位＜１１０＞の方向とが一致している（図２および図３中の点を内包する円は、紙面と垂直方向を示す。以下同じ）。
【００２７】
図４にこのようなＳＯＩ基板の製造工程を示す。支持基板１のウェハには結晶方位＜１１０＞にオリエンテーションフラットＯＦ１が形成され、ＳＯＩ層３および酸化膜層２の形成母体たるＳＯＩ層用ウェハ３００には結晶方位＜１００＞にオリエンテーションフラットＯＦ２が形成されている。そして、オリエンテーションフラットＯＦ１，ＯＦ２を位置合わせに利用しつつ、両ウェハの貼り合わせＢＤが行われる。これにより、図２および図３に示すような、支持基板１、酸化膜層２およびＳＯＩ層３を含むＳＯＩ基板が形成できる。
【００２８】
本実施の形態に係る半導体装置によれば、ＳＯＩ基板の支持基板１とＳＯＩ層３とにおいて互いの結晶方位がずれて貼り合わせが行われ、ＳＯＩ層３の結晶方位＜１００＞の方向と支持基板１の結晶方位＜１１０＞の方向とが一致している。よって、特性の向上に資する結晶方位に整合してＮチャネルＭＯＳトランジスタを配置させつつ、試験研究のための劈開時に、当該結晶方位に平行な断面を得ることができる。
【００２９】
さらに、本実施の形態に係る半導体装置によれば、Ｐ型ボディ層３ａとボディ電圧印加用Ｐ型活性層６とを結ぶ経路が、ＳＯＩ層３の結晶方位＜１００＞に平行に配置されている。結晶方位＜１００＞では正孔の移動度が大きいので、上記経路においてゲート絶縁膜１１の下方のＳＯＩ層３に寄生する寄生抵抗Ｒａ
、並びに、上記経路において素子分離領域４の下方のＳＯＩ層３に寄生する寄生抵抗Ｒｂを低減することができる。特に部分分離型の素子分離領域４下の寄生抵抗Ｒｂは狭小領域の抵抗であるだけに、その低減効果が大きい。
【００３０】
そのため、ボディ電圧印加用Ｐ型活性層６を介してＰ型ボディ層３ａに電圧を印加すれば、Ｐ型ボディ層３ａへの電圧の伝達が素早く行え、Ｐ型ボディ層３ａにおける電圧の固定能力が向上する。また、この電圧固定能力が向上することにより、回路安定性が増して低周波ノイズが低減できる。その結果、半導体装置の線形特性が向上する。また、ホットキャリア耐性も向上する。
【００３１】
そして、この電圧固定能力が向上したＮチャネルＭＯＳトランジスタのチャネル幅方向、または、チャネル長方向に沿った断面を劈開によって容易に得ることができる。
【００３２】
なお、ＮチャネルＭＯＳトランジスタは部分分離型の素子分離領域４により素子分離されている。これにより、ＳＯＩ層３の膜厚方向において酸化膜層２に到達する完全分離型の素子分離領域で素子分離を行う場合に比べて、素子分離領域４から上記のＰ型ボディ層３ａとボディ電圧印加用Ｐ型活性層６とを結ぶ経路に与えられるストレス量を抑制できる。よって、上記経路において正孔の移動度の低減が生じにくい。
【００３３】
なお、ゲート電極の形状およびボディ電圧印加用Ｐ型活性層６の形状は、図１〜図３に示したものに限られるわけではない。例えば図５および図６に示すような形状としてもよい。なお、図６は図５中の切断線ＶＩ−ＶＩにおける断面を示した図である。
【００３４】
この形状では、ゲート電極１２Ｈのゲート幅方向の両端にコンタクトプラグ（図示せず）と接続するための引き出し部分１２ｃが設けられる。ボディ電圧印加用Ｐ型活性層６は、引き出し部分１２ｃよりもゲート電極１２Ｈから離れた位置にまでソース／ドレイン活性層５から引き出して形成される。
【００３５】
よって、部分分離型の素子分離領域４に代わって、完全分離型の素子分離領域４ａを採用することができる。
【００３６】
また、図５および図６の形状以外にも、図７および図８に示すような形状としてもよい。なお、図８は図７中の切断線ＶＩＩＩ−ＶＩＩＩにおける断面を示した図である。
【００３７】
この形状では、図１〜図３の場合のようにソース／ドレイン活性層５から見てゲート電極１２の引き出し部分１２ａと反対側の位置にボディ電圧印加用Ｐ型活性層６を設けるのではなく、引き出し部分１２ａよりもゲート電極１２Ｈから離れた位置にまでソース／ドレイン活性層５から引き出して、ボディ電圧印加用Ｐ型活性層６が形成される。よって、図８においても、部分分離型の素子分離領域４に代わって、完全分離型の素子分離領域４ａが採用できる。
【００３８】
また、図８の代わりに図９に示すような形状を採用してもよい。すなわち、ゲート絶縁膜１１のうち、コンタクトプラグ接続箇所の下に位置する厚膜部分１１０の膜厚を他の部分の膜厚に比べて大きくする形状としてもよい。ゲート絶縁膜１１の厚さは例えば１〜５ｎｍが採用でき、厚膜部分１１０の厚さは例えば５〜１５ｎｍが採用できる。このようにすれば、ゲート電極１２に接続されるコンタクトプラグ（図示せず）の直下は厚膜部分１１０となっているので、コンタクトプラグとＳＯＩ層３との間の寄生容量を低減することが可能となる。
【００３９】
なお、厚膜部分１１０の形成のためのマスクデータを図７においてＲＸ１として示すが、マスクデータＲＸ１によれば、厚膜部分１１０はゲート電極１２の引き出し部分１２ａの下部だけでなく、ボディ電圧印加用Ｐ型活性層６上およびその周囲にも及んでいる。ここで、マスクデータＲＸ１は、平面視矩形をなし、その一辺が、ゲート電極１２の引き出し部分１２ａのソース・ドレイン領域側の一辺とは完全には重ならず、ボディ電圧印加用Ｐ型活性層６側に若干ずれるように配設されている。これは、実際のマスクのアライメント時のずれを考慮してのことである。
【００４０】
以下、図９の形状の半導体装置の製造方法について、図１０〜図１４を用いて説明する。
【００４１】
まず、図１０に示すように、支持基板１、酸化膜層２およびＳＯＩ層３で構成され、支持基板１とＳＯＩ層３とにおいては互いの結晶方位がずれているＳＯＩ基板を準備する。そして、ＳＯＩ層３を貫通して酸化膜層２に到達する完全分離型の素子分離領域４ａを形成し、ＳＯＩ層３を区画する。そして、ＳＯＩ層３内に不純物注入を行い、比較的低濃度（Ｐ−）のＰ型ボディ層３ａを形成する。
【００４２】
次に、図１１に示す工程において、ＳＯＩ層３上全面に厚さ５〜１５ｎｍのゲート絶縁膜の厚膜部分１１０を形成する。
【００４３】
次に、図１２に示す工程において、マスクデータＲＸ１に基づいてレジストマスクＲＭ１をパターニングし、ゲート絶縁膜の厚膜部分１１０を残す領域を規定する。その後、レジストマスクＲＭ１で覆われないゲート絶縁膜の部分を例えばウエットエッチングにより除去する。
【００４４】
次に、レジストマスクＲＭ１を除去した後、図１３に示す工程において、露出したＳＯＩ層３上に、厚膜部分１１０に連続する厚さ１〜５ｎｍのゲート絶縁膜１１を例えば熱酸化法により形成する。なお、ゲート絶縁膜１１は、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等により形成しても良い。
【００４５】
次に、図１４に示す工程において、ゲート絶縁膜１１およびその厚膜部分１１０上にポリシリコン膜等を形成し、これをフォトリソグラフィ技術およびエッチング技術によりパターニングしてゲート電極１２を形成する。なお、ゲート電極１２の側面にサイドウォール絶縁膜１３を形成しても良い。
【００４６】
その後、ソース／ドレイン活性層５（図７参照）の形成のための不純物注入や、ボディ電圧印加用Ｐ型活性層６の形成のための不純物注入を行う。このとき、素子分離領域４ａ、ゲート電極１２がこの注入のマスクとなるので、これらが形成される位置を適切にすることで、ボディ電圧印加用Ｐ型活性層６を、Ｐ型ボディ層３ａに接触させ、Ｐ型ボディ層３ａとボディ電圧印加用Ｐ型活性層６とを結ぶ経路をＳＯＩ層３の結晶方位＜１００＞に平行とすることができる。
【００４７】
これにより、図７および図９の形状のＮチャネルＭＯＳトランジスタが完成する。
【００４８】
この製造方法によれば、ＳＯＩ層３上にゲート絶縁膜１１とその厚膜部分１１０を形成するので、図９の形状のＮチャネルＭＯＳトランジスタを形成することが可能である。さらに、ゲート絶縁膜１１とその厚膜部分１１０を、熱酸化法やＣＶＤ法等により酸化膜として形成すれば、膜厚制御を高精度に行える。よって、ＳＯＩ層３を極めて薄く形成した場合であっても、ゲート絶縁膜を所望の薄さに形成することが可能となる。
【００４９】
＜実施の形態２＞
本実施の形態に係る半導体装置を図１５に示す。本実施の形態は、実施の形態１に係る半導体装置の変形例であり、ボディ電圧印加用Ｐ型活性層６を、平面視上Ｎ型ソース／ドレイン活性層５内の一部に配設した構造の半導体装置である。
【００５０】
ボディ電圧印加用Ｐ型活性層６とＰ型ボディ層３ａとは、ゲート電極１２の下方のＳＯＩ層（図２参照）である経路ＰＴにより電気的に接続が行われている。なお、経路ＰＴは途中で折れ曲がっているが、折れ曲がり部分の前後いずれもにおいてＳＯＩ層３の結晶方位＜１００＞に平行となっている。その他の構成は図１〜図３に示した半導体装置と同様のため、説明を省略する。
【００５１】
本実施の形態に係る半導体装置によれば、ボディ電圧印加用Ｐ型活性層６が、Ｎ型ソース／ドレイン活性層５内の一部に配設される。よって、ボディ電圧印加用Ｐ型活性層６を、図１〜図３に示したようにＮチャネルＭＯＳトランジスタの外部に設ける場合に比べ、省スペース化が図れる。
【００５２】
また、平面視上、ゲート電極１２と隣接してボディ電圧印加用Ｐ型活性層６が設けられることから、Ｐ型ボディ層３ａとボディ電圧印加用Ｐ型活性層６とを結ぶ経路ＰＴが短くて済み、Ｐ型ボディ層３ａへの電圧の伝達がより素早く行え、ボディ電圧の固定能力がより向上する。よって、電圧固定能力が向上したＮチャネルＭＯＳトランジスタのＰ型ボディ層３ａとＰ型ボディ電圧印加用活性層６とを結ぶ経路の方向に沿った断面を劈開によって容易に得ることができる。
【００５３】
＜実施の形態３＞
本実施の形態も、実施の形態１に係る半導体装置の変形例であり、ボディ電圧印加用Ｐ型活性層６とゲート電極１２とを短絡した構造の半導体装置である。
【００５４】
本実施の形態に係る半導体装置を図１６に示す。この半導体装置では、ゲート電極１２の引き出し部分１２ａとボディ電圧印加用Ｐ型活性層６とが、コンタクトプラグＣＴにより短絡されている。その他の構成は図７〜図９に示した半導体装置と同様のため、説明を省略する。
【００５５】
すなわち、このＮチャネルＭＯＳトランジスタは動的しきい値（Ｄｙｎａｍｉｃ　Ｔｈｒｅｓｈｏｌｄ）ＭＯＳトランジスタである。動的しきい値ＭＯＳトランジスタでは、ゲート電極への印加電圧をボディ層にも伝達することによりそのしきい値電圧を変化させる。
【００５６】
実施の形態１に係る半導体装置ではＰ型ボディ層３ａへの電圧の伝達が素早く行えるので、より素早くしきい値電圧を変化させることが可能となる。よって、電圧固定能力が向上したＮチャネルＭＯＳトランジスタのＰ型ボディ層３ａとＰ型ボディ電圧印加用活性層６とを結ぶ経路の方向に沿った断面を劈開によって容易に得ることができる。
【００５７】
また、Ｎ型ソース／ドレイン活性層５とＰ型ボディ層３ａとが寄生バイポーラトランジスタを構成する（Ｎ型ソース／ドレイン活性層５がエミッタ／コレクタに、Ｐ型ボディ層３ａがベースにそれぞれ相当する）。一般的にはベースの抵抗値とエミッタ注入効率とはトレードオフの関係にあるので、エミッタ注入効率を下げようとするとベースの抵抗値が上昇する。しかし、本実施の形態では、正孔の移動度が大きいので、Ｐ型ボディ層３ａにおける抵抗値（ベース抵抗値）を低くすることができる。
【００５８】
よって、エミッタ注入効率とベースの抵抗値とのいずれをも低減することができる。この両者が低減できれば、寄生バイポーラトランジスタの電流増幅率ｈＦＥを向上させることができ、動的しきい値ＭＯＳトランジスタの性能向上を図ることができる。
【００５９】
＜実施の形態４＞
本実施の形態は、ＳＯＩ層の結晶方位＜１００＞に支持基板の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板上に、Ｐ型ボディ層およびＰ型活性層を含むＭＯＳ型キャパシタを形成し、Ｐ型ボディ層とＰ型活性層とを結ぶ経路をＳＯＩ層の結晶方位＜１００＞に平行に配置した半導体装置である。
【００６０】
本実施の形態に係る半導体装置を図１７および図１８に示す。なお、図１８は図１７中の切断線ＸＶＩＩＩ−ＸＶＩＩＩにおける断面を示した図である。
【００６１】
この半導体装置はＭＯＳ型キャパシタであり、シリコン基板等の支持基板１、酸化膜層２、および、シリコン層等のＳＯＩ層３が順に積層されたＳＯＩ基板の表面に形成されている。また、このＭＯＳ型キャパシタは、Ｐ型不純物が注入されたゲート電極１２１、ゲート絶縁膜１１およびＰ型のソース／ドレイン活性層５１を備える。
【００６２】
ゲート電極１２１およびゲート絶縁膜１１の積層構造はＳＯＩ層３の表面上に形成され、Ｐ型ソース／ドレイン活性層５１はＳＯＩ層３内で、平面視上のゲート電極１２１に隣接する位置に形成される。なお、ソース／ドレイン活性層５１の外縁は部分分離型の素子分離領域４により規定されている。
【００６３】
ゲート電極１２１およびゲート絶縁膜１１の側面には側壁絶縁膜１３が形成され、ゲート電極１２１およびソース／ドレイン活性層５の表面にはそれぞれシリサイド化領域１２１ｂ，５１ａが形成されている。また、ゲート電極１２１のうちソース／ドレイン活性層５１に隣接する部分は、ゲート長を短くするために細く形成されているが、コンタクトプラグ（図示せず）と接続するための引き出し部分１２１ａは幅広に形成されている。なお、ＳＯＩ層３のうちゲート電極１２１下方の部分は、比較的低濃度（Ｐ−）のＰ型ボディ層３ａとなっている。Ｐ型ソース／ドレイン活性層５１は、Ｐ型ボディ層３ａに電気的に接続されている。なお、Ｐ型ボディ層３ａとＰ型ソース／ドレイン活性層５１とを結ぶ経路はＳＯＩ層の結晶方位＜１００＞に平行に配置されている。
【００６４】
このＳＯＩ基板でも支持基板１とＳＯＩ層３とにおいては互いの結晶方位がずれている。より具体的には、ＳＯＩ層３の結晶方位＜１００＞の方向と支持基板１の結晶方位＜１１０＞の方向とが一致している。
【００６５】
本実施の形態に係る半導体装置によれば、Ｐ型ボディ層３ａとＰ型ソース／ドレイン活性層５とを結ぶ経路がＳＯＩ層３の結晶方位＜１００＞に平行に配置されている。結晶方位＜１００＞では正孔の移動度が大きいので、Ｐ型ソース／ドレイン活性層５を介してＰ型ボディ層３ａに電圧を印加すれば、Ｐ型ボディ層３ａへの電圧の伝達が素早く低抵抗に行える。これにより、このＭＯＳ型キャパシタを可変容量として用いた場合に、可変容量の効率（Ｑ値）が改善する。可変容量の効率（Ｑ値）は、Ｐ型ボディ層３ａにおける抵抗値に反比例するからである。よって、このＭＯＳ型キャパシタを発振器に適用したときに、発生するジッタ量を減少させることができる。
【００６６】
さらに、本実施の形態に係る半導体装置によれば、ＳＯＩ基板の支持基板１とＳＯＩ層３とにおいて互いの結晶方位がずれて貼り合わせが行われ、ＳＯＩ層３の結晶方位＜１００＞の方向と支持基板１の結晶方位＜１１０＞の方向とが一致している。よって、特性の向上に資する結晶方位に整合してＭＯＳ型キャパシタを配置させつつ、試験研究のための劈開時に、当該結晶方位に平行な断面を得ることができる。
【００６７】
よって、電圧固定能力が向上したＭＯＳ型キャパシタのＰ型ボディ層３ａとＰ型ソース／ドレイン活性層５とを結ぶ経路の方向に沿った断面を劈開によって容易に得ることができる。
【００６８】
＜実施の形態５＞
本実施の形態は、図１〜図３に示した支持基板１とＳＯＩ層３とにおいて互いの結晶方位がずれているＳＯＩ基板の上に形成されたＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタであって、サージ電流に対する保護素子として機能する半導体装置である。
【００６９】
図１９は、本実施の形態に係る半導体装置をＣＭＯＳトランジスタＣＭ１の入力側保護素子に採用した場合を示す回路図であり、図２０は、本実施の形態に係る半導体装置をＣＭＯＳトランジスタＣＭ２の出力側保護素子に採用した場合を示す回路図である。
【００７０】
図１９では、ＰチャネルＭＯＳトランジスタＰＭ１において、そのソースとゲートとが短絡され、そのドレインは電圧信号入力端ＶｉｎおよびＣＭＯＳトランジスタＣＭ１の信号入力部Ｎ１に接続されている。また、ソースとゲートには共通して電源電位Ｖｄｄが与えられている。そして、ＮチャネルＭＯＳトランジスタＮＭ１においては、そのソースとゲートとが短絡され、そのドレインは電圧信号入力端ＶｉｎおよびＣＭＯＳトランジスタＣＭ１の信号入力部Ｎ１に接続されている。また、ソースとゲートには共通して接地電位ＧＮＤが与えられている。
【００７１】
ＰチャネルＭＯＳトランジスタＰＭ１およびＮチャネルＭＯＳトランジスタＮＭ１はいずれも、図１〜図３に示したＮチャネルＭＯＳトランジスタと同様、シリコン基板等の支持基板、酸化膜層、および、シリコン層等のＳＯＩ層が順に積層されたＳＯＩ基板の表面に形成される。そしてそれぞれが、図１〜図３に示したＮチャネルＭＯＳトランジスタと同様、ゲート電極、ゲート絶縁膜およびソース／ドレイン活性層を備える。もちろん、ＮチャネルＭＯＳトランジスタでは、ソース／ドレイン活性層はＮ型不純物が注入されたＮ型ソース／ドレイン活性層であり、ＰチャネルＭＯＳトランジスタでは、ソース／ドレイン活性層はＰ型不純物が注入されたＰ型ソース／ドレイン活性層である。
【００７２】
なお、ＳＯＩ基板においては、ＳＯＩ層の結晶方位＜１００＞の方向と支持基板の結晶方位＜１１０＞の方向とが一致している。また、ＰチャネルＭＯＳトランジスタＰＭ１およびＮチャネルＭＯＳトランジスタＮＭ１においてはいずれも、ゲート電極およびゲート絶縁膜の積層構造はＳＯＩ層の表面上に形成され、ソース／ドレイン活性層はＳＯＩ層内のゲート電極に隣接する位置に形成される。そして、ＰチャネルＭＯＳトランジスタＰＭ１およびＮチャネルＭＯＳトランジスタＮＭ１のいずれにおいても、チャネルの方向はＳＯＩ層の結晶方位＜１００＞に平行になるよう配置される。
【００７３】
なお、実施の形態１の図１〜図３に示したＮチャネルＭＯＳトランジスタにおいては、ボディ電圧印加用Ｐ型活性層６を示したが、本実施の形態におけるＰチャネルＭＯＳトランジスタＰＭ１およびＮチャネルＭＯＳトランジスタＮＭ１においては、このようなボディ電圧印加用活性層の形成は任意である。
【００７４】
図２０では、ＰチャネルＭＯＳトランジスタＰＭ２において、そのソースとゲートとが短絡され、そのドレインは電圧信号出力端ＶｏｕｔおよびＣＭＯＳトランジスタＣＭ２の信号出力部Ｎ２に接続されている。また、ソースとゲートには共通して電源電位Ｖｄｄが与えられている。そして、ＮチャネルＭＯＳトランジスタＮＭ２においては、そのソースとゲートとが短絡され、そのドレインは電圧信号出力端ＶｏｕｔおよびＣＭＯＳトランジスタＣＭ２の信号出力部Ｎ２に接続されている。また、ソースとゲートには共通して接地電位ＧＮＤが与えられている。
【００７５】
ＰチャネルＭＯＳトランジスタＰＭ２およびＮチャネルＭＯＳトランジスタＮＭ２も、ＰチャネルＭＯＳトランジスタＰＭ１およびＮチャネルＭＯＳトランジスタＮＭ１の場合と同様に、ＳＯＩ基板の表面に形成される。この場合も、両トランジスタのチャネルの方向はＳＯＩ層の結晶方位＜１００＞に平行になるよう配置される。
【００７６】
ＰチャネルＭＯＳトランジスタＰＭ１，ＰＭ２およびＮチャネルＭＯＳトランジスタＮＭ１，ＮＭ２はいずれもサージ電流に対する保護素子である。すなわち、これらのトランジスタは、通常動作時にはオフ状態にあるが、サージ電流がドレインに加わったときにオン状態に移行する。これにより、ＣＭＯＳトランジスタＣＭ１，ＣＭ２等の、保護素子たる各ＭＯＳトランジスタドレインに接続された他の素子にサージ電流が流れるのを防止する。
【００７７】
図２１は、ＭＯＳトランジスタＭＴ内の寄生バイポーラトランジスタＢＰを示す模式図である。寄生バイポーラトランジスタＢＰにおいては、ＭＯＳトランジスタＭＴのソースＳ、ドレインＤがそれぞれエミッタ、コレクタに相当し、ＭＯＳトランジスタＭＴのボディＢがベースに相当する。
【００７８】
サージ電流がドレインに加わると、インパクトイオン化電流Ｉｉｍｐがドレインからボディに向かって流れる。このときベース抵抗（すなわちボディ層での抵抗）Ｒｂａｓｅで電圧降下が生じる。
【００７９】
さて、本実施の形態によれば、ＰチャネルＭＯＳトランジスタＰＭ１，ＰＭ２およびＮチャネルＭＯＳトランジスタＮＭ１，ＮＭ２のチャネルの方向がいずれもＳＯＩ層の結晶方位＜１００＞に平行になるように配置されている。
【００８０】
結晶方位＜１００＞においては正孔の移動度が大きい。よって、ＭＯＳトランジスタがＮチャネル型である場合には、ＮチャネルＭＯＳトランジスタに含まれるＰ型ボディ層でインパクトイオン化が生じ、正孔−電子対が発生して電流が流れる場合であっても、Ｐ型ボディ層内に素早く電流が広がる。これにより、均一な電流分布が実現でき、局所的に電流が流れることがなく、そのＰ型ボディ層での抵抗が低減できる。これは図２１のベース抵抗Ｒｂａｓｅの低減が図れることを意味する。
【００８１】
よって、サージ電流がＮチャネルＭＯＳトランジスタＮＭ１，ＮＭ２に流れたときには、そのソース、ドレイン、ボディで形成される寄生バイポーラトランジスタに流れるインパクトイオン化電流による電圧降下を抑制でき、ＥＳＤ（Ｅｌｅｃｔｒｏ　Ｓｔａｔｉｃ　Ｄｉｓｃｈａｒｇｅ）耐性を向上させることができる。
【００８２】
また、ＭＯＳトランジスタがＰチャネル型である場合には、サージ電流がＭＯＳトランジスタに流れたときにＰチャネルにおいて電流を低抵抗で流すことが可能となる。
【００８３】
よって、ＥＳＤ耐性を向上させたＮチャネルＭＯＳトランジスタ、および、電流を低抵抗で流すことが可能なＰチャネルＭＯＳトランジスタのチャネル幅方向またはチャネル長方向に沿った断面を劈開によって容易に得ることができる。
【００８４】
＜実施の形態６＞
本実施の形態は、ＳＯＩ層の結晶方位＜１００＞に支持基板の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板上に、いわゆるストレインチャネル構造のＭＯＳトランジスタを設ける半導体装置である。
【００８５】
ＳＯＩ層のうち、チャネルが形成されるチャネル形成領域に第１半導体層を設け、チャネル形成領域の隣接領域に第２の半導体層を設けることにより、第１半導体層における格子定数の値を第２の半導体層における格子定数の値に略等しくした構造のＭＯＳトランジスタが存在する。具体的には、ＳＯＩ層のうち表面側（チャネル形成領域）を通常のシリコンよりも格子定数の大きくなったシリコンストレインチャネル層とし、ＳＯＩ層の残り（チャネル形成領域の隣接領域）をシリコンよりも格子定数の大きいシリコンゲルマニウム層とする構造のＭＯＳトランジスタである（非特許文献３参照）。
【００８６】
シリコンよりも格子定数の大きい隣接領域にエピ成長させた表面側のシリコン層の格子定数の値は、隣接領域の格子配置の影響を受けて隣接領域の格子定数の値に略等しくなり、通常のシリコンよりも大きな格子定数を有する。よって、表面側のシリコン層は、引っ張り応力（ｓｔｒａｉｎ　ｓｔｒｅｓｓ）を受けた状態になっている。すると、チャネルにおけるキャリア移動度の上昇が見られ、特性を向上させたＭＯＳトランジスタが得られる。これが、いわゆるストレインチャネル構造のＭＯＳトランジスタである。
【００８７】
本実施の形態においては、ストレインチャネル構造のＭＯＳトランジスタを、支持基板とＳＯＩ層とにおいて互いの結晶方位がずれているＳＯＩ基板の上に形成し、そのチャネル方向をＳＯＩ層の結晶方位＜１００＞に平行になるよう配置する。なお、ＳＯＩ層の結晶方位＜１００＞の方向と支持基板の結晶方位＜１１０＞の方向とが一致している。
【００８８】
本実施の形態に係る半導体装置を図２２に示す。この半導体装置はＮチャネルＭＯＳトランジスタであり、シリコン基板等の支持基板１、酸化膜層２およびＳＯＩ層３ｂが順に積層されたＳＯＩ基板の表面に形成されている。また、このＮチャネルＭＯＳトランジスタは、ゲート電極１２、ゲート絶縁膜１１およびＮ型のソース／ドレイン活性層５を備える。なお、ＳＯＩ層３ｂは、シリコンストレインチャネル層３２およびシリコンゲルマニウム層３１の積層構造を有している。ＮチャネルＭＯＳトランジスタのチャネル方向はＳＯＩ層３ｂの結晶方位＜１００＞に平行になるよう配置されている。
【００８９】
ゲート電極１２およびゲート絶縁膜１１の積層構造はＳＯＩ層３ｂの表面上に形成され、Ｎ型ソース／ドレイン活性層５はＳＯＩ層３ｂ内で平面視上ゲート電極１２に隣接する位置に形成される。なお、ソース／ドレイン活性層５の外縁は部分分離型の素子分離領域４により規定されている。
【００９０】
ゲート電極１２およびゲート絶縁膜１１の側面には側壁絶縁膜１３が形成され、ゲート電極１２およびソース／ドレイン活性層５の表面にはそれぞれシリサイド化領域１２ｂ，５ａが形成されている。なお、ＳＯＩ層３ｂのうちゲート電極１２下方の部分（ＭＯＳトランジスタのチャネルが形成される領域）は、比較的低濃度（Ｐ−）のＰ型ボディ層３ａとなっている。
【００９１】
本実施の形態に係る半導体装置によれば、ＳＯＩ層３ｂがシリコンストレインチャネル層３２およびシリコンゲルマニウム層３１の積層構造で構成されている。よって、チャネル形成領域たるシリコンストレインチャネル層３２には隣接領域たるシリコンゲルマニウム層３１から引っ張り応力が印加され、チャネルにおけるキャリアの移動度を向上させることができる。
【００９２】
また、ＭＯＳトランジスタのチャネルの方向は、ＳＯＩ層３ｂの結晶方位＜１００＞に平行に配置されている。結晶方位＜１００＞においては正孔の移動度が大きいので、ＭＯＳトランジスタがＮチャネル型である場合には、実施の形態５において述べたように、ＮチャネルＭＯＳトランジスタに含まれるＰ型ボディ層でインパクトイオン化が生じ、正孔−電子対が発生して電流が流れる場合であっても、Ｐ型ボディ層内に素早く電流が広がる。これにより、均一な電流分布が実現でき、局所的に電流が流れることがなく、そのＰ型ボディ層での抵抗が低減できる。
【００９３】
よって、ＮチャネルＭＯＳトランジスタのソース、ドレイン、ボディで形成される寄生バイポーラに流れるインパクトイオン化電流による電圧降下を抑制でき、ＥＳＤ耐性を向上することができる。
【００９４】
ＭＯＳトランジスタがＰチャネル型である場合には、Ｐチャネルにおいて電流を低抵抗で流すことが可能となる。
【００９５】
また、ＳＯＩ基板においては、支持基板１とＳＯＩ層３ｂとにおいて互いの結晶方位をずらせている。これにより、支持基板１の劈開面とＳＯＩ層３ｂの劈開面とを異ならせることができ、ＳＯＩ基板を割れにくくすることができる。これは、ＳＯＩ基板の強度向上を意味する。ＳＯＩ基板の強度が向上するため、各製造工程で生じるストレスを小さくすることができる。ストレスによりトランジスタの特性は変化するので、ストレス制御は重要である。特に、本実施の形態においては、シリコンゲルマニウム層３１から引っ張り応力を与えてシリコンストレインチャネル層３２を形成しており、より高精度なストレス制御が必要である。本ＳＯＩ基板を用いることにより、ＥＳＤ耐性の向上、ＰチャネルＭＯＳトランジスタにおける電流駆動能力の向上に加えて、各製造工程で生じる不確定なストレスを小さくしてストレス制御を向上させることができる。
【００９６】
よって、ＥＳＤ耐性を向上させたＮチャネルＭＯＳトランジスタ、および、電流を低抵抗で流すことが可能なＰチャネルＭＯＳトランジスタのチャネル幅方向またはチャネル長方向に沿った断面を劈開によって容易に得ることができる。
【００９７】
また、支持基板１とＳＯＩ層３ｂとにおいて互いの結晶方位がずれているため割れにくい、との上記ＳＯＩ基板の特長を有効に利用できる。
【００９８】
図２３〜図２６に、本実施の形態に係るストレインチャネル構造のＳＯＩ基板の製造方法を示す。ここでは、公知のＳＭＡＲＴ　ＣＵＴ法（登録商標）を例に採って支持基板１とＳＯＩ層３ｂとの貼り合わせについて説明する。
【００９９】
貼り合わせ前の段階において、ＳＯＩ層用ウェハ３２０の表面にはシリコンゲルマニウム層３１を例えばＵＨＶ−ＣＶＤ（Ｕｌｔｒａ　Ｈｉｇｈ　Ｖａｃｕｕｍ　ＣＶＤ）法で形成しておく（図２３）。そしてさらに、シリコンゲルマニウム層３１の厚みＤＰ１の分だけシリコンゲルマニウム層３１より深いところに水素イオン注入ＩＰを行って、結晶欠陥層ＤＦを形成する（図２４）。
【０１００】
次に、図２５に示すように、ＳＯＩ層用ウェハ３２０のシリコンゲルマニウム層３１を、酸化膜層２が表面に形成された支持基板側ウェハ１の主表面に貼り合わせる。図２５では貼り合わせ面の位置を符号ＢＤで表している。なおこのとき、支持基板１とＳＯＩ層用ウェハ３２０の結晶方位＜１００＞とを、互いに４５°ずらして貼り合わせる。
【０１０１】
次に、熱処理を行って結晶欠陥層ＤＦを脆弱化させ、図２６に示すように結晶欠陥層ＤＦにおいてＳＯＩ層用ウェハ３２０を分割する。このとき、ＳＯＩ層用ウェハ３２０のうち接着強度の弱い周縁部も除去される。なお、図２６においては分割面を記号ＤＴで示している。
【０１０２】
そして、この状態で熱処理を追加してシリコンゲルマニウム層３１と支持基板１との貼り合わせ強度を上昇させ、シリコンゲルマニウム層３１の表面を軽研磨して残存する結晶欠陥層の除去を行う。
【０１０３】
その後、シリコンゲルマニウム層３１の表面にシリコンを例えばエピタキシャル成長させて、シリコンストレインチャネル層３２を形成する（図２７）。この後、ＮチャネルＭＯＳトランジスタの一般的な製造工程を行うことにより、図２２に示した構造が得られる。
【０１０４】
＜実施の形態７＞
本実施の形態は、ＳＯＩ層の結晶方位＜１００＞に支持基板の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板上の４つのＭＯＳトランジスタで、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）を構成する半導体装置である。
【０１０５】
図２８は、本実施の形態に係る半導体装置の回路図である。図２８に示す通り、この半導体装置においては、２つのＮチャネルＭＯＳトランジスタＮＭｄ１，ＮＭｄ２と２つのＰチャネルＭＯＳトランジスタＰＭａ１，ＰＭａ２とがＳＲＡＭを構成している。
【０１０６】
すなわち、ＮチャネルＭＯＳトランジスタＮＭｄ１のドレインはＮチャネルＭＯＳトランジスタＮＭｄ２のゲートに接続され、ＮチャネルＭＯＳトランジスタＮＭｄ２のドレインはＮチャネルＭＯＳトランジスタＮＭｄ１のゲートに接続されている。
【０１０７】
また、ＮチャネルＭＯＳトランジスタＮＭｄ１，ＮＭｄ２のソースには接地電位ＧＮＤが与えられている。ＮチャネルＭＯＳトランジスタＮＭｄ１のドレインは、ＰチャネルＭＯＳトランジスタＰＭａ１のドレインにも接続され、ＮチャネルＭＯＳトランジスタＮＭｄ２のドレインは、ＰチャネルＭＯＳトランジスタＰＰＭａ２のドレインにも接続される。ＰチャネルＭＯＳトランジスタＰＭａ１，ＰＭａ２のソースは、それぞれビット線ＢＬ１，ＢＬ２に接続される。
【０１０８】
なお、ＭＯＳトランジスタＮＭｄ１，ＮＭｄ２，ＰＭａ１，ＰＭａ２はいずれも、図１〜図３に示したＮチャネルＭＯＳトランジスタと同様、シリコン基板等の支持基板、酸化膜層、および、シリコン層等のＳＯＩ層が順に積層されたＳＯＩ基板の表面に形成される。そしてそれぞれが、図１〜図３に示したＮチャネルＭＯＳトランジスタと同様、ゲート電極、ゲート絶縁膜およびソース／ドレイン活性層を備える。もちろん、上記トランジスタのうちＰチャネルＭＯＳトランジスタについては、ソース／ドレイン活性層はＰ型不純物が注入されたＰ型ソース／ドレイン活性層である。
【０１０９】
なお、ＳＯＩ基板においては、ＳＯＩ層の結晶方位＜１００＞の方向と支持基板の結晶方位＜１１０＞の方向とが一致している。また、ＭＯＳトランジスタＮＭｄ１，ＮＭｄ２，ＰＭａ１，ＰＭａ２においてはいずれも、ゲート電極およびゲート絶縁膜の積層構造はＳＯＩ層の表面上に形成され、ソース／ドレイン活性層はＳＯＩ層内のゲート電極に隣接する位置に形成される。
【０１１０】
そして、図２９に示すように、ＮチャネルＭＯＳトランジスタＮＭｄ１，ＮＭｄ２においては、それらのチャネルの方向はＳＯＩ層の結晶方位＜１００＞に平行になるよう配置される。すなわち、チャネルの方向と垂直なゲート電極１２のゲート幅方向がＳＯＩ層の結晶方位＜１００＞に平行になるよう配置される。
【０１１１】
一方、ＰチャネルＭＯＳトランジスタＰＭａ１，ＰＭａ２においては、それらのチャネルの方向はＳＯＩ層の結晶方位＜１１０＞に平行になるよう配置される。すなわち、チャネルの方向と垂直なゲート電極１２ｓのゲート幅方向がＳＯＩ層の結晶方位＜１１０＞に平行になるよう配置される。
【０１１２】
なお、実施の形態１の図１〜図３に示したＮチャネルＭＯＳトランジスタにおいては、ボディ電圧印加用Ｐ型活性層６を示したが、本実施の形態におけるＭＯＳトランジスタＮＭｄ１，ＮＭｄ２，ＰＭａ１，ＰＭａ２においては、このようなボディ電圧印加用活性層の形成は任意である。
【０１１３】
本実施の形態に係る半導体装置によれば、ＭＯＳトランジスタＰＭｄ１，ＮＭｄ２，ＮＭａ１，ＰＭａ２がＳＲＡＭを構成するよう接続される。そして、ＳＲＡＭのうちの情報を記憶するドライバトランジスタに相当するＮチャネルＭＯＳトランジスタＮＭｄ１，ＮＭｄ２のチャネルの方向がＳＯＩ層の結晶方位＜１００＞に平行になるよう配置される。また、ＳＲＡＭのうちの情報のやり取りを制御するアクセストランジスタに相当するＰチャネルＭＯＳトランジスタＰＭａ１，ＰＭａ２のチャネルの方向がＳＯＩ層の結晶方位＜１１０＞に平行になるよう配置される。
【０１１４】
すなわち、ＰチャネルＭＯＳトランジスタＰＭａ１，ＰＭａ２のチャネル方向をＳＯＩ層の結晶方位＜１１０＞に平行とするので、これらのチャネル方向をＳＯＩ層の結晶方位＜１００＞に平行とした場合に比べて、ＰチャネルＭＯＳトランジスタＰＭａ１，ＰＭａ２のキャリア移動度が小さいこととなる。
【０１１５】
ここで、ＳＲＡＭのメモリセルにおける情報保持の安定度を示す指標となる、アクセストランジスタのコンダクタンスに対するドライバトランジスタのコンダクタンスの比Ｒｃｅｌｌを示す。
【０１１６】
【数１】
2004140148.tif 000003
【０１１７】
なお、数１において、Ｗｄｒはドライバトランジスタのゲート幅、Ｌｄｒはドライバトランジスタのゲート長、μｄｒはドライバトランジスタの移動度、Ｐｄｒはドライバトランジスタの上記以外のコンダクタンスに関するパラメータ、Ｗａｃはアクセストランジスタのゲート幅、Ｌａｃはアクセストランジスタのゲート長、μａｃはアクセストランジスタの移動度、Ｐａｃはアクセストランジスタの上記以外のコンダクタンスに関するパラメータ、をそれぞれ示す。
【０１１８】
ＳＲＡＭメモリセルにおける情報保持の安定度を高く保つためには、コンダクタンスの比Ｒｃｅｌｌの値をある程度以上にしなければならない。４つのＭＯＳトランジスタのチャネル方向を全てＳＯＩ層の結晶方位＜１００＞に平行とした場合と比較すれば、本実施の形態に係る半導体装置では、アクセストランジスタのキャリア移動度μａｃを小さくすることができる。これはすなわち、数１においてコンダクタンスの比Ｒｃｅｌｌの値を大きくでき、ＳＲＡＭ動作の安定性の向上が実現できることを意味する。
【０１１９】
なお、本実施の形態の半導体装置において、ＳＯＩ層を４５°または１３５°回転させた構造に置換し、ＳＯＩ層の結晶方位＜１１０＞に支持基板の結晶方位＜１１０＞を一致させた従来のＳＯＩ基板の構造を採用する場合について考える。この場合、ドライバトランジスタたるＮチャネルＭＯＳトランジスタＮＭｄ１，ＮＭｄ２のチャネル方向はＳＯＩ層の結晶方位＜１１０＞に平行、アクセストランジスタたるＰチャネルＭＯＳトランジスタＰＭａ１，ＰＭａ２のチャネル方向はＳＯＩ層の結晶方位＜１００＞に平行、となる。この場合も、本実施の形態の場合に比べてアクセストランジスタのキャリア移動度μａｃが大きくなってしまい、コンダクタンスの比Ｒｃｅｌｌの値を向上させることができない。
【０１２０】
以上より、本実施の形態に係る半導体装置のようにＳＲＡＭメモリセルの各トランジスタを配置すれば、ＳＲＡＭ動作を安定化させることができる。
【０１２１】
あるいは、コンダクタンスの比Ｒｃｅｌｌの値を所定値に保つだけでよいのであれば、アクセストランジスタの移動度μａｃを小さくできる分、ドライバトランジスタのゲート幅Ｗｄｒを減少させて、省スペース化を図ることも可能である。
【０１２２】
よって、ＳＲＡＭ動作を安定化させることが可能なＭＯＳトランジスタのチャネル幅方向またはチャネル長方向に沿った断面を、劈開によって容易に得ることができる。
【０１２３】
【発明の効果】
請求項１に記載の発明によれば、ＳＯＩ基板の支持基板とＳＯＩ層とにおいて互いの結晶方位がずれている。よって、ＳＯＩ基板上に形成する半導体装置の特性の向上に資するようにＳＯＩ層の結晶方位に整合して当該半導体装置を配置させつつ、試験研究のための劈開時に、当該結晶方位に平行な面を容易に得ることができる。さらに、本請求項に記載の発明によれば、Ｐ型ボディ層とボディ電圧印加用Ｐ型活性層とを結ぶ経路がＳＯＩ層の結晶方位＜１００＞に平行に配置されている。結晶方位＜１００＞では正孔の移動度が大きいので、ボディ電圧印加用Ｐ型活性層を介してＰ型ボディ層に電圧を印加すれば、Ｐ型ボディ層への電圧の伝達が素早く行え、Ｐ型ボディ層における電圧の固定能力が向上する。また、この電圧固定能力が向上することにより、回路安定性が増して低周波ノイズが低減できる。その結果、半導体装置の線形特性が向上する。また、ホットキャリア耐性も向上する。よって、電圧固定能力が向上したＮチャネルＭＯＳトランジスタのチャネル幅方向またはチャネル長方向に沿った断面を劈開によって容易に得ることができる。
【０１２４】
請求項６に記載の発明によれば、ＳＯＩ基板の支持基板とＳＯＩ層とにおいて互いの結晶方位がずれている。よって、ＳＯＩ基板上に形成する半導体装置の特性の向上に資するようにＳＯＩ層の結晶方位を配置させつつ、試験研究のための劈開時に、支持基板の劈開面に沿ってＳＯＩ基板全体を割ることができる。さらに、本請求項に記載の発明によれば、Ｐ型ボディ層とＰ型活性層とを結ぶ経路がＳＯＩ層の結晶方位＜１００＞に平行に配置されている。結晶方位＜１００＞では正孔の移動度が大きいので、Ｐ型活性層を介してＰ型ボディ層に電圧を印加すれば、Ｐ型ボディ層への電圧の伝達が素早く行え、Ｐ型ボディ層における電圧の固定能力が向上する。よって、電圧固定能力が向上したＭＩＳ型キャパシタのＰ型ボディ層とＰ型活性層とを結ぶ経路の方向に沿った断面を劈開によって容易に得ることができる。
【０１２５】
請求項７に記載の発明によれば、ＳＯＩ基板の支持基板とＳＯＩ層とにおいて互いの結晶方位がずれている。よって、ＳＯＩ基板上に形成する半導体装置の特性の向上に資するようにＳＯＩ層の結晶方位を配置させつつ、試験研究のための劈開時に、支持基板の劈開面に沿ってＳＯＩ基板全体を割ることができる。さらに、本請求項に記載の発明によれば、ＭＩＳトランジスタのソースとゲートとが短絡され、そのドレインは他の素子の信号入力部または信号出力部に接続されている。これにより、ＭＩＳトランジスタを、他の素子がサージ電流により破壊されるのを防止する保護素子として機能させることができる。また、本請求項に記載の発明によれば、ＭＩＳトランジスタのチャネルの方向がＳＯＩ層の結晶方位＜１００＞に平行になるように配置されている。結晶方位＜１００＞においては正孔の移動度が大きいので、ＭＩＳトランジスタがＮチャネル型である場合には、ＮチャネルＭＩＳトランジスタに含まれるＰ型ボディ層でインパクトイオン化が生じ、正孔−電子対が発生して電流が流れる場合であっても、Ｐ型ボディ層内に素早く電流が広がる。これにより、均一な電流分布が実現でき、局所的に電流が流れることがなく、そのＰ型ボディ層での抵抗が低減できる。よって、サージ電流がＮチャネルＭＩＳトランジスタに流れたときには、ＮチャネルＭＩＳトランジスタのソース、ドレイン、ボディで形成される寄生バイポーラに流れるインパクトイオン化電流による電圧降下を抑制でき、ＥＳＤ（Ｅｌｅｃｔｒｏ　Ｓｔａｔｉｃ　Ｄｉｓｃｈａｒｇｅ）耐性を向上することができる。また、結晶方位＜１００＞においては正孔の移動度が大きいので、ＭＩＳトランジスタがＰチャネル型である場合には、サージ電流がＭＩＳトランジスタに流れたときにＰチャネルにおいて電流を低抵抗で流すことが可能となる。よって、ＥＳＤ耐性を向上させたＮチャネルＭＯＳトランジスタ、および、電流を低抵抗で流すことが可能なＰチャネルＭＯＳトランジスタのチャネル幅方向またはチャネル長方向に沿った断面を劈開によって容易に得ることができる。
【０１２６】
請求項８に記載の発明によれば、第１の半導体層における格子定数の値は、第２の半導体層における格子定数の値に略等しくされている。よって、第１の半導体層における格子定数の値を通常状態よりも大きくするようにすれば、チャネル形成領域には隣接領域から引っ張り応力が印加され、チャネルにおけるキャリアの移動度を向上させることができる。また、ＭＩＳトランジスタのチャネルの方向は、ＳＯＩ層の結晶方位＜１００＞に平行に配置されている。結晶方位＜１００＞においては正孔の移動度が大きいので、ＭＩＳトランジスタがＮチャネル型である場合には、ＮチャネルＭＩＳトランジスタに含まれるＰ型ボディ層でインパクトイオン化が生じ、正孔−電子対が発生して電流が流れる場合であっても、Ｐ型ボディ層内に素早く電流が広がる。これにより、均一な電流分布が実現でき、局所的に電流が流れることがなく、そのＰ型ボディ層での抵抗が低減できる。よって、ＮチャネルＭＩＳトランジスタのソース、ドレイン、ボディで形成される寄生バイポーラに流れるインパクトイオン化電流による電圧降下を抑制でき、ＥＳＤ（Ｅｌｅｃｔｒｏ　Ｓｔａｔｉｃ　Ｄｉｓｃｈａｒｇｅ）耐性を向上することができる。また、結晶方位＜１００＞においては正孔の移動度が大きいので、ＭＩＳトランジスタがＰチャネル型である場合には、Ｐチャネルにおいて電流を低抵抗で流すことが可能となる。また、ＳＯＩ基板においては、支持基板とＳＯＩ層とにおいて互いの結晶方位をずらせている。これにより、支持基板の劈開面とＳＯＩ層の劈開面とを異ならせることができ、ＳＯＩ基板を割れにくくすることができる。これは、ＳＯＩ基板の強度向上を意味し、ＭＩＳトランジスタの製造工程におけるストレス制御を向上させることができる。よって、ＥＳＤ耐性を向上させたＮチャネルＭＯＳトランジスタ、および、電流を低抵抗で流すことが可能なＰチャネルＭＯＳトランジスタのチャネル幅方向またはチャネル長方向に沿った断面を劈開によって容易に得ることができる。また、結晶方位＜１００＞において正孔の移動度が大きい、また、支持基板とＳＯＩ層とにおいて互いの結晶方位がずれているため割れにくい、との上記ＳＯＩ基板の特長を有効に利用できる。
【０１２７】
請求項９に記載の発明によれば、第１および第２のＰチャネルＭＩＳトランジスタと第１および第２のＮチャネルＭＩＳトランジスタとがＳＲＡＭを構成するよう接続される。そして、ＳＲＡＭのうちの情報を記憶するドライバトランジスタに相当する第１及び第２のＮチャネルＭＩＳトランジスタのチャネルの方向がＳＯＩ層の結晶方位＜１００＞に平行になるよう配置される。また、ＳＲＡＭのうちの情報のやり取りを制御するアクセストランジスタに相当する第１及び第２のＰチャネルＭＩＳトランジスタのチャネルの方向がＳＯＩ層の結晶方位＜１１０＞に平行になるよう配置される。結晶方位＜１００＞におけるよりも、結晶方位＜１１０＞において正孔の移動度が小さいので、アクセストランジスタたる第１及び第２のＰチャネルＭＩＳトランジスタのキャリア移動度を小さくすることができる。これにより、アクセストランジスタのコンダクタンスに対するドライバトランジスタのコンダクタンスの比を向上させることができ、ＳＲＡＭ動作を安定化させることができる。よって、ＳＲＡＭ動作を安定化させることが可能なＭＩＳトランジスタのチャネル幅方向またはチャネル長方向に沿った断面を劈開によって容易に得ることができる。
【図面の簡単な説明】
【図１】実施の形態１に係る半導体装置を示す上面図である。
【図２】実施の形態１に係る半導体装置を示す断面図である。
【図３】実施の形態１に係る半導体装置を示す断面図である。
【図４】支持基板側とＳＯＩ層側とで結晶方位のずれたＳＯＩ基板の製造工程を示す図である。
【図５】実施の形態１に係る半導体装置の変形例を示す上面図である。
【図６】実施の形態１に係る半導体装置の変形例を示す断面図である。
【図７】実施の形態１に係る半導体装置の変形例を示す上面図である。
【図８】実施の形態１に係る半導体装置の変形例を示す断面図である。
【図９】実施の形態１に係る半導体装置の変形例を示す断面図である。
【図１０】実施の形態１に係る半導体装置の変形例の製造方法を示す断面図である。
【図１１】実施の形態１に係る半導体装置の変形例の製造方法を示す断面図である。
【図１２】実施の形態１に係る半導体装置の変形例の製造方法を示す断面図である。
【図１３】実施の形態１に係る半導体装置の変形例の製造方法を示す断面図である。
【図１４】実施の形態１に係る半導体装置の変形例の製造方法を示す断面図である。
【図１５】実施の形態２に係る半導体装置を示す上面図である。
【図１６】実施の形態３に係る半導体装置を示す上面図である。
【図１７】実施の形態４に係る半導体装置を示す上面図である。
【図１８】実施の形態４に係る半導体装置を示す断面図である。
【図１９】実施の形態５に係る半導体装置を示す回路図である。
【図２０】実施の形態５に係る半導体装置を示す回路図である。
【図２１】ＭＯＳトランジスタ内の寄生バイポーラトランジスタを示す図である。
【図２２】実施の形態６に係る半導体装置を示す断面図である。
【図２３】実施の形態６に係る半導体装置の製造方法を示す断面図である。
【図２４】実施の形態６に係る半導体装置の製造方法を示す断面図である。
【図２５】実施の形態６に係る半導体装置の製造方法を示す断面図である。
【図２６】実施の形態６に係る半導体装置の製造方法を示す断面図である。
【図２７】実施の形態６に係る半導体装置の製造方法を示す断面図である。
【図２８】実施の形態７に係る半導体装置を示す回路図である。
【図２９】実施の形態７に係る半導体装置を示す上面図である。
【符号の説明】
１　支持基板、２　酸化膜層、３　ＳＯＩ層、３ａ　ボディ層、４，４ａ　素子分離領域、５　ソース／ドレイン活性層、６　ボディ電圧印加用活性層。
【図１】
2004140148.tif 000004
【図２】
2004140148.tif 000005
【図３】
2004140148.tif 000006
【図４】
2004140148.tif 000007
【図５】
2004140148.tif 000008
【図６】
2004140148.tif 000009
【図７】
2004140148.tif 000010
【図８】
2004140148.tif 000011
【図９】
2004140148.tif 000012
【図１０】
2004140148.tif 000013
【図１１】
2004140148.tif 000014
【図１２】
2004140148.tif 000015
【図１３】
2004140148.tif 000016
【図１４】
2004140148.tif 000017
【図１５】
2004140148.tif 000018
【図１６】
2004140148.tif 000019
【図１７】
2004140148.tif 000020
【図１８】
2004140148.tif 000021
【図１９】
2004140148.tif 000022
【図２０】
2004140148.tif 000023
【図２１】
2004140148.tif 000024
【図２２】
2004140148.tif 000025
【図２３】
2004140148.tif 000026
【図２４】
2004140148.tif 000027
【図２５】
2004140148.tif 000028
【図２６】
2004140148.tif 000029
【図２７】
2004140148.tif 000030
【図２８】
2004140148.tif 000031
【図２９】
2004140148.tif 000032