(57)【要約】【課題】ＬＣＤドライバのバンプと測定器のプローブ針との接触不良を低減することのできる技術を提供する。【解決手段】半導体基板の主面上の半導体デバイスを覆う絶縁膜３上には、最上層配線と同一層の金属膜からなるパッド４が形成されている。パッド４の上層には、パッシベーション膜５が堆積されている。パッシベーション膜５には、上面から見て少なくとも測定器のプローブ針７が滑り止まる方向に山型に凸となる形状の辺を有する開口部６が形成され、さらにバンプ９の上面に開口部６の段差を反映した窪み部分９ｂが形成され、プローブ針７とバンプ９との接点は、複数である。【選択図】　　　図２
2004063652.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）基板上に最上層配線と同一層の金属膜からなるパッドを形成する工程と、
（ｂ）前記基板上にパッシベーション膜を形成した後、前記パッドが露出する開口部を前記パッシベーション膜に形成する工程と、
（ｃ）前記基板上にレジスト膜を塗布した後、前記開口部を含み前記パッシベーション膜上に架かる領域の前記レジスト膜を除去する工程と、
（ｄ）前記レジスト膜が除去された領域に、前記開口部の形状を反映したバンプを形成する工程とを有し、
上面から見て矩形以外の形状の前記開口部を形成し、前記バンプとプローブ針との接点が複数となる窪みをその上面に有する前記バンプを形成することを特徴とする半導体装置の製造方法。
【請求項２】
（ａ）基板上に最上層配線と同一層の金属膜からなるパッドを形成する工程と、
（ｂ）前記基板上にパッシベーション膜を形成した後、前記パッドが露出する開口部を前記パッシベーション膜に形成する工程と、
（ｃ）前記基板上にレジスト膜を塗布した後、前記開口部を含み前記パッシベーション膜上に架かる領域の前記レジスト膜を除去する工程と、
（ｄ）前記レジスト膜が除去された領域に、バンプを形成する工程とを有し、
上面から見て少なくともプローブ針が滑り止まる方向に、山型に凸または谷型に凹となる形状の辺を有して前記開口部を形成し、前記バンプの上面に前記開口部の形状を反映した窪みを形成することを特徴とする半導体装置の製造方法。
【請求項３】
（ａ）基板上に最上層配線と同一層の金属膜からなるパッドを形成する工程と、
（ｂ）前記基板上にパッシベーション膜を形成した後、前記パッドが露出する開口部を前記パッシベーション膜に形成する工程と、
（ｃ）前記基板上にレジスト膜を塗布した後、前記開口部を含み前記パッシベーション膜上に架かる領域の前記レジスト膜を除去する工程と、
（ｄ）前記レジスト膜が除去された領域に、バンプを形成する工程とを有し、
上面から見て内側にふくらんだ凸形状の辺を有して前記開口部を形成し、前記バンプの上面に前記開口部の形状を反映した窪みを形成することを特徴とする半導体装置の製造方法。
【請求項４】
（ａ）基板上に最上層配線と同一層の金属膜からなるパッドを形成する工程と、
（ｂ）前記基板上にパッシベーション膜を形成した後、前記パッドが露出する開口部を前記パッシベーション膜に形成する工程と、
（ｃ）前記基板上にレジスト膜を塗布した後、前記開口部を含み前記パッシベーション膜上に架かる領域の前記レジスト膜を除去する工程と、
（ｄ）前記レジスト膜が除去された領域に、バンプを形成する工程とを有し、
上面から見て山型に凹凸となる形状の辺を２辺以上有して前記開口部を形成し、前記バンプの上面に前記開口部の形状を反映した窪みを形成することを特徴とする半導体装置の製造方法。
【請求項５】
（ａ）基板上に最上層配線と同一層の金属膜からなるパッドを形成する工程と、
（ｂ）前記基板上にパッシベーション膜を形成した後、前記パッドが露出する開口部を前記パッシベーション膜に形成する工程と、
（ｃ）前記基板上にレジスト膜を塗布した後、前記開口部を含み前記パッシベーション膜上に架かる領域の前記レジスト膜を除去する工程と、
（ｄ）前記レジスト膜が除去された領域に、バンプを形成する工程とを有し、
上面から見て山型に凹凸となる形状の辺を２辺以上有し、かつ相対的に長い辺には複数の山型に凹凸となる形状の辺を有して前記開口部を形成し、前記バンプの上面に前記開口部の形状を反映した窪みを形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、ＬＣＤ（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ）ドライバの突起状の接続電極、いわゆるバンプの形成方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）−ＬＣＤの実装工程は、たとえば以下のように行う。まず、ＴＦＴ基板およびＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）電極がついたカラーフィルタ基板に配向膜を塗布する。続いてラビングを行った後に、両基板を貼り合わせる。その後パネルごとに分断し、さらに液晶を注入した後、ＬＣＤドライバが載ったＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）またはフレキシブル基板を装着して、実装工程が終了する。
【０００３】
なお、プレスジャーナル発行「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ＦＰＤ　Ｗｏｒｌｄ」２００２年２月号、平成１４年１月２０日発行、Ｐ７５の図１には、セル工程から見た一般的なＴＦＴ−ＬＣＤパネルの構造が記載されている。
【０００４】
【発明が解決しようとする課題】
本発明者は、ＬＣＤドライバのバンプ形成方法について検討した。以下は、本発明者によって検討された技術であり、その概要は次のとりである。
【０００５】
まず、半導体ウエハ（平面略円形状の半導体の薄板）の主面上に、たとえばアルミニウム合金膜などの金属膜からなる厚さ０．８μｍ程度のパッドを形成する。このパッドはＬＣＤドライバの最上層配線によって構成され、ＬＣＤドライバと外部引き出し線、いわゆるリードとを接続するために設けられた電極である。
【０００６】
次に、パッドの上層に厚さ１．２μｍ程度のパッシベーション膜を堆積した後、パターニングされたレジスト膜をマスクとしてパッシベーション膜を加工し、パッドを露出させる長方形の開口部を設ける。
【０００７】
次に、パッシベーション膜の上層にスパッタ法によりチタンパラジウム（ＴｉＰｄ）膜を堆積し、続いてレジスト膜を塗布する。次いで、このレジスト膜をパターニングして、上記開口部を含みパッシベーション膜上に架かる領域のチタンパラジウム膜を露出させた後、露出したチタンパラジウム膜上にメッキ法により金（Ａｕ）膜を堆積する。その後、レジスト膜およびレジスト膜下のチタンパラジウム膜を順次除去することにより、上記金膜からなる凹形状のバンプが形成される。
【０００８】
ところで、近年ＬＣＤドライバを構成する半導体デバイスの微細化および多ピン化などにより、パッドの間隔は狭く、またパッドのサイズは小さくなっている。
【０００９】
しかしながら、本発明者が検討したところ、パッドの狭ピッチ化および小サイズ化が進むと、たとえば半導体ウエハ上に作り込まれた１個１個のチップの良・不良を判定するプローブ検査工程などにおいて、測定器のプローブ針（触針）とバンプとの接触抵抗が大きくなる、またはプローブ針がバンプからずれるなどのプローブ針の接触不良が生ずることが明らかとなった。
【００１０】
すなわち、プローブ針が接するバンプの上面の形状が、パッシベーション膜に設けられた開口部の形状の影響をうけたフラットな部分の多いすり鉢状であり、プローブ針とバンプとはバンプ上面において１点で接触するため、接触抵抗を無視できるのに必要な接触面積が得られ難い。さらにプローブ針とバンプとの接触不良を低減するために、現在はプローブ針に可能な範囲で大きい荷重をかけているが、より大きな荷重はプローブ針がバンプからずれる原因となる。
【００１１】
このプローブ針の接触不良は、ＬＣＤドライバの基本的機能や特性などを誤って判定する原因となり、またＬＣＤドライバの検査工程における作業効率の低下に繋がる。
【００１２】
本発明の目的は、ＬＣＤドライバのバンプと測定器のプローブ針との接触不良を低減することのできる技術を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明は、基板上に最上層配線と同一層の金属膜からなるパッドを形成する工程と、基板上にパッシベーション膜を形成した後、パッドが露出する開口部をパッシベーション膜に形成する工程と、基板上にレジスト膜を塗布した後、開口部を含みパッシベーション膜上に架かる領域のレジスト膜を除去する工程と、レジスト膜が除去された領域に、開口部の形状を反映したバンプを形成する工程とを有し、上面から見た開口部の形状を矩形以外の形状とすることにより、バンプと測定器のプローブ針との接点が複数となる窪みをその上面に有するバンプを形成するものである。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
図１に、本実施の形態１であるＬＣＤドライバの外観概略図を示す。
【００１８】
半導体チップ１の内部には、ＬＣＤドライバを構成する、たとえば増幅回路（ＯＰＡＭＰ）、デコーダ回路、レベルシフタ回路、バイアス回路、ランダムロジック回路などが配置されており、これら回路を囲んで、半導体チップ１の周辺部に所定数のパッド（図中、網掛けのハッチングで示す）２が形成されている。これらパッド２は、たとえばＬＣＤドライバの最上層配線と同一層の金属膜によって構成される。
【００１９】
図２に、本実施の形態１であるＬＣＤドライバに備わるパッド部分の一例を示す。図２（ａ）はパッド部分の上面図、図２（ｂ）はパッド部分に測定器のプローブ針を接触した場合のパッド部分の上面図、図２（ｃ）は同図（ａ）のＡ−Ａ′線における要部断面図、図２（ｄ）は同図（ａ）のＢ−Ｂ′線における要部断面図である。
【００２０】
半導体基板の主面上の半導体デバイスを覆う絶縁膜３上には、最上層配線と同一層の金属膜からなるパッド４が形成されている。上記金属膜は、たとえばアルミニウム合金膜であり、その厚さは、たとえば０．６〜０．８μｍ程度とすることができる。
【００２１】
パッド４の上層には、パッシベーション膜５が堆積されている。パッシベーション膜５は、たとえばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法で形成されるシリコン窒化膜で構成され、その厚さは、たとえば１．４μｍ程度である。
【００２２】
パッシベーション膜５には、パッド４を露出させる開口部６が形成されており、この開口部６は、上面から見て少なくとも測定器のプローブ針７が滑り止まる方向に、山型に凸となる形状の辺を有している。
【００２３】
パッシベーション膜５の上層には、ＵＢＭ（Ｕｎｄｅｒ　Ｂｕｍｐ　Ｍｅｔａｌ）層８を介してパッド４に接続するバンプ９が形成されている。このバンプ９にプローブ針７が接触する。ＵＢＭ層８は、たとえばチタンパラジウム膜で構成され、その厚さは、たとえば０．３５〜０．５μｍ程度であり、バンプ９は、たとえばメッキ法で形成される金膜で構成され、その厚さは、たとえば１５μｍ程度である。
【００２４】
また、バンプ９は、プローブ針７が滑る方向（図２（ｂ）中、矢印で示す方向）に相対的に長く形成されており、プローブ針７が滑る方向に対して上面から見てほぼ垂直となるバンプ９の辺の寸法Ｌ１は、たとえば３０μｍ程度、プローブ針が滑る方向に対して上面から見てほぼ平行となるバンプ９の辺の寸法Ｌ２は、たとえば５０〜６０μｍ程度である。
【００２５】
また、バンプ９は、開口部６を含みパッシベーション膜５上に架かる領域に形成することで、開口部６の段差を反映した形状をなしている。すなわち、パッシベーション膜５上とパッド４上とに形成されるバンプ９の厚さは、ほとんど同じであることから、パッシベーション膜５上に位置するバンプ９の周辺部には突起状のガイド９ａが形成され、パッド４上に位置するバンプ９の中央部には、上記ガイド９ａと比べてパッシベーション膜５の厚さと同じ程度の標高差（たとえば１．５〜２μｍ程度）を有する窪み部分９ｂが形成される。さらに窪み部分９ｂの形状は、上面から見て少なくともプローブ針７が滑り止まる方向に、山型に凸となっており、プローブ針７とバンプ９との接点を複数（図２（ｂ）中、丸で囲んだ領域）としている。
【００２６】
図３に、本実施の形態１であるＬＣＤドライバに備わるパッド部分の他の例を示す。図３（ａ）はパッド部分の上面図、図３（ｂ）はパッド部分に測定器のプローブ針を接触した場合のパッド部分の上面図である。
【００２７】
パッシベーション膜に形成された開口部６は、上面から見て少なくとも測定器のプローブ針７が滑り止まる方向に、谷型に凹となる形状の辺を有しており、さらにバンプ９は開口部６の段差を反映した形状をなしている。すなわち、バンプ９の窪み部分の形状は、上面から見て少なくともプローブ針７が滑り止まる方向に、谷型に凹となっており、プローブ針７とバンプ９との接点を複数（図３（ｂ）中、丸で囲んだ領域）としている。
【００２８】
このように、本実施の形態１によれば、上面から見て少なくとも測定器のプローブ針７が滑り止まる方向のバンプ９の窪み部分９ｂの形状を、山型に凸または谷型に凹とすることにより、プローブ針７とバンプ９との接点を複数として、プローブ針７とバンプ９との接触性の向上を図ることができる。
【００２９】
次に、本実施の形態１であるＬＣＤドライバの製造方法を図４〜図７に示す半導体基板の要部断面図を用いて説明する。なお、ＬＣＤドライバを構成する半導体デバイスの一例として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスを記載する。
【００３０】
まず、図４に示すように、たとえばｐ型のシリコン単結晶からなる半導体基板（円形の薄い板状に加工した半導体ウエハ）１１を用意する。次に、素子分離領域の半導体基板１１に素子分離溝を形成した後、半導体基板１１上にＣＶＤ法で堆積したシリコン酸化膜をエッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法で研磨して、素子分離溝の内部にシリコン酸化膜を残すことにより素子分離部１２を形成する。
【００３１】
次に、レジストパターンをマスクとして半導体基板１１に不純物をイオン注入し、ｐウェル１３およびｎウェル１４を形成する。ｐウェル１３にはｐ型の導電性を示す不純物、たとえばボロンをイオン注入し、ｎウェル１４にはｎ型の導電性を示す不純物、たとえばリンをイオン注入する。この後、各ウェル領域にＭＩＳＦＥＴ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）のしきい値を制御するための不純物をイオン注入してもよい。
【００３２】
次に、ゲート絶縁膜となるシリコン酸化膜、ゲート電極となるシリコン多結晶膜およびキャップ絶縁膜となるシリコン酸化膜を順次堆積して積層膜を形成した後、レジストパターンをマスクとして上記積層膜をエッチングして、ゲート絶縁膜１５、ゲート電極１６およびキャップ絶縁膜１７を形成する。その後、半導体基板１１上にＣＶＤ法でシリコン酸化膜を堆積した後、このシリコン酸化膜を異方性エッチングすることにより、ゲート電極１６の側壁にサイドウォールスペーサ１８を形成する。その後、レジストパターンをマスクとしてｐウェル１３にｎ型の導電性を示す不純物、たとえばヒ素をイオン注入し、ｐウェル１３上のゲート電極１６の両側にｎ型半導体領域１９を形成する。ｎ型半導体領域１９は、ゲート電極１６およびサイドウォールスペーサ１８に対して自己整合的に形成され、ｎチャネルＭＩＳＦＥＴＱｎのソース・ドレインとして機能する。
【００３３】
同様に、レジストパターンをマスクとしてｎウェル１４にｐ型の導電性を示す不純物、たとえばフッ化ボロンをイオン注入し、ｎウェル１４上のゲート電極１６の両側にｐ型半導体領域２０を形成する。ｐ型半導体領域２０は、ゲート電極１６およびサイドウォールスペーサ１８に対して自己整合的に形成され、ｐチャネルＭＩＳＦＥＴＱｐのソース・ドレインとして機能する。
【００３４】
次に、図５に示すように、半導体基板１１上にシリコン酸化膜２１を形成した後、このシリコン酸化膜２１を、たとえばＣＭＰ法で研磨することにより表面を平坦化する。続いてレジストパターンをマスクとしたエッチングによってシリコン酸化膜２１に接続孔２２を形成する。この接続孔２２はｎ型半導体領域１９またはｐ型半導体領域２０上などの必要部分に形成する。
【００３５】
続いて、接続孔２２の内部を含む半導体基板１１の全面にチタン窒化膜を、たとえばＣＶＤ法で形成し、さらに接続孔２２を埋め込むタングステン膜を、たとえばＣＶＤ法で形成した後、接続孔２２以外の領域のチタン窒化膜およびタングステンをＣＭＰ法により除去して、接続孔２２の内部にタングステン膜を主導体層とするプラグ２３を形成する。
【００３６】
次に、半導体基板１１上に、たとえばタングステン膜を形成した後、レジストパターンをマスクとしたエッチングによってタングステン膜を加工し、第１配線層の配線２４を形成する。タングステン膜は、たとえばＣＶＤ法またはスパッタ法により形成できる。
【００３７】
次に、配線２４を覆う絶縁膜、たとえばシリコン酸化膜を形成した後、その絶縁膜を、たとえばＣＭＰ法で研磨することにより、表面が平坦化された層間絶縁膜２５を形成する。次いでレジストパターンをマスクとしたエッチングによって層間絶縁膜２５の所定の領域に接続孔２６を形成する。
【００３８】
続いて、接続孔２６の内部を含む半導体基板１１の全面にバリアメタル層を形成し、さらに接続孔２６を埋め込む銅膜を形成する。バリアメタル層は、たとえばチタン窒化膜、タンタル膜またはタンタル窒化膜などであり、たとえばＣＶＤ法またはスパッタ法で形成する。銅膜は主導体層として機能し、たとえばメッキ法で形成できる。メッキ法による銅膜の形成前に、たとえばＣＶＤ法またはスパッタ法によりシード層として薄い銅膜を形成できる。その後、接続孔２６以外の領域の銅膜およびバリアメタル層をＣＭＰ法により除去して、接続孔２６の内部にプラグ２７を形成する。
【００３９】
次に、半導体基板１１上にストッパ絶縁膜２８を形成し、さらに配線形成用の絶縁膜２９を形成する。ストッパ絶縁膜２８は、たとえばシリコン窒化膜とし、絶縁膜２９は、たとえばシリコン酸化膜とする。次いでレジストパターンをマスクとしてエッチングによってストッパ絶縁膜２８および絶縁膜２９の所定の領域に配線溝３０を形成する。
【００４０】
続いて、配線溝３０の内部を含む半導体基板１１の全面にバリアメタル層を形成し、さらに配線溝３０を埋め込む銅膜を形成する。その後、配線溝３０以外の領域の銅膜およびバリアメタル層をＣＭＰ法により除去して、配線溝３０の内部に銅膜を主導体層とする第２配線層の配線３１を形成する。さらに上層の配線を形成するが、その図示および説明は省略する。
【００４１】
次に、たとえばアルミニウム合金膜などの金属膜からなる最上層配線を形成し、この最上層配線と同一層の金属膜によってパッド３２を形成する。アルミニウム合金膜は、たとえばスパッタ法により形成され、その厚さは、たとえば０．６〜０．８μｍ程度である。次いで半導体デバイスの特性を安定させるために、半導体基板１１に水素アニール処理を施した後、最上層配線を覆うパッシベーション膜３３を形成する。パッシベーション膜３３は、たとえばプラズマＣＶＤ法で形成されるシリコン窒化膜とすることができ、外部からの水分や不純物の浸入防止、またはα線の透過抑制などの機能を有している。パッシベーション膜３３の厚さは、たとえば１．４μｍ程度である。
【００４２】
続いてレジストパターンをマスクとしてパッシベーション膜３３をエッチングすることにより、パッド３２上に開口部３４を形成し、パッド３２を露出させる。ここで、開口部３４の形状は、上面から見て少なくとも測定器のプローブ針が滑り止まる方向に、山型に凸（または谷型に凹）となっている。その後、開口部３４の内部を含む半導体基板１１の全面に、たとえばスパッタ法でチタンパラジウム膜３５を堆積する。チタンパラジウム膜３５の厚さは、たとえば０．３５〜０．４μｍ程度である。
【００４３】
次に、図６に示すように、半導体基板１１上にレジスト膜３６を塗布する。次いで、このレジスト膜３６をリソグラフィ技術によってパターニングし、開口部３４を含みパッシベーション膜３３上に架かる領域、すなわちバンプが形成される領域のチタンパラジウム膜３５を露出させた後、露出したチタンパラジウム膜３５上にメッキ法により金膜３７ａを堆積する。
【００４４】
この後、図７に示すように、レジスト膜３６およびレジスト膜３６下のチタンパラジウム膜３５を順次除去することにより、上記金膜３７ａからなる山型に凸（または谷型に凹）形状のバンプ３７が形成される。このバンプ３７はプローブ針が接触する外部接続用電極となる。
【００４５】
この後、ＴＣＰなどのパッケージ基板にＬＣＤドライバが実装されるが、それらの説明は省略する。
【００４６】
（実施の形態２）
図８に、本実施の形態２であるＬＣＤドライバに備わるパッド部分の一例を示す。図８（ａ）はパッド部分の上面図、図８（ｂ）はパッド部分に測定器のプローブ針を接触した場合のパッド部分の上面図である。
【００４７】
パッシベーション膜に形成された開口部４０の各辺が、上面から見て内側にふくらんだ凸形状となっており、バンプ４１は開口部４０の段差を反映した形状をなしている。すなわち、バンプ４１の窪み部分４２の形状は、上面から見て内側にふくらんだ凸形状となっており、プローブ針４２とバンプ４１との接点を複数（図８（ｂ）中、丸で囲んだ領域）としている。
【００４８】
このように、本実施の形態２によれば、バンプ４１の窪み部分の形状を、上面から見て内側にふくらんだ凸形状とすることにより、プローブ針４２とバンプ４１との接点を複数として、プローブ針４２とバンプ４１との接触性の向上を図ることができる。
【００４９】
（実施の形態３）
図９に、本実施の形態３であるＬＣＤドライバに備わるパッド部分の一例を示す。図９（ａ）はパッド部分の上面図、図９（ｂ）はパッド部分に測定器のプローブ針を接触した場合のパッド部分の上面図である。
【００５０】
パッシベーション膜に形成された開口部４３の各辺は、上面から見て山型の凹凸となる形状を有している。上面から見てプローブ針４４が滑る方向に対してほぼ平行となる２辺は相対的に長いことから、この２辺には複数の山型の凹凸を形成することができる。バンプ４５は開口部４３の段差を反映した形状をなすことから、バンプ４５の窪み部分の各辺は、上面から見て山型の凹凸となっており、プローブ針４４とバンプ４５との接点を複数（図９（ｂ）中、丸で囲んだ領域）としている。
【００５１】
図１０に、本実施の形態３であるＬＣＤドライバに備わるパッド部分の一例を示す。図１０（ａ）はパッド部分の上面図、図１０（ｂ）はパッド部分に測定器のプローブ針を接触した場合のパッド部分の上面図である。
【００５２】
パッシベーション膜に形成された開口部４６の４辺のうち、上面から見てプローブ針４７が滑る方向に対してほぼ平行となる２辺が、複数の山型の凹凸形状となっている。さらに、複数の山型の凹凸となる形状を有する２辺は、１辺が山型の凸とすると、この山型の凸に対向する他辺の山型は凹となり、２辺間の距離が常にほぼ一定となるように形成されている。バンプ４８は開口部４６の段差を反映した形状をなすことから、バンプ４８の窪み部分の形状は、上面から見てプローブ針４７が滑る方向に対してほぼ平行となる２辺が複数の山型の凹凸となる。これにより、プローブ針４７とバンプ４８との接点を複数（図１０（ｂ）中、丸で囲んだ領域）とすることができる。
【００５３】
このように、本実施の形態３によれば、バンプ４５，４８の窪み部分の２辺以上を山型の凹凸とすることにより、プローブ針４４，４７とバンプ４５，４８との接点を複数として、プローブ針４４，４７とバンプ４５，４８との接触性の向上を図ることができる。
【００５４】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００５５】
たとえば、前記実施の形態では、ＬＣＤドライバのバンプ部分に適用した場合について説明したが、たとえば多ピンマイコンのバンプ部分にも適用することが可能であり、同様の効果が得られる。
【００５６】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００５７】
バンプの窪み部分を、単純な矩形以外の形状、たとえば上面から見て少なくとも測定器のプローブ針が滑り止まる方向を山型に凸または谷型に凹とする、上面から見て内側にふくらんだ凸形状とする、あるいは窪み部分の２辺以上を山型の凹凸とすることにより、プローブ針とバンプとの接点を複数として、プローブ針とバンプとの接触性の向上を図ることができる。これにより、ＬＣＤドライバのバンプと測定器のプローブ針との接触不良を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１であるＬＣＤドライバの外観概略図を示す平面図である。
【図２】本発明の実施の形態１であるＬＣＤドライバに備わるパッド部分の一例を示す図であり、（ａ）はパッド部分の上面図、（ｂ）はパッド部分に測定器のプローブ針を接触した場合のパッド部分の上面図、（ｃ）は（ａ）のＡ−Ａ′線における要部断面図、（ｄ）は（ａ）のＢ−Ｂ′線における要部断面図である。。
【図３】本発明の実施の形態１であるＬＣＤドライバに備わるパッド部分の他の例を示す図であり、（ａ）はパッド部分の上面図、（ｂ）はパッド部分に測定器のプローブ針を接触した場合のパッド部分の上面図である。
【図４】本発明の実施の形態１であるＬＣＤドライバの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図５】本発明の実施の形態１であるＬＣＤドライバの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図６】本発明の実施の形態１であるＬＣＤドライバの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図７】本発明の実施の形態１であるＬＣＤドライバの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図８】本発明の実施の形態２であるＬＣＤドライバに備わるパッド部分の一例を示す図であり、（ａ）はパッド部分の上面図、（ｂ）はパッド部分に測定器のプローブ針を接触した場合のパッド部分の上面図である。
【図９】本発明の実施の形態３であるＬＣＤドライバに備わるパッド部分の一例を示す図であり、（ａ）はパッド部分の上面図、（ｂ）はパッド部分に測定器のプローブ針を接触した場合のパッド部分の上面図である。
【図１０】本発明の実施の形態３であるＬＣＤドライバに備わるパッド部分の他の例を示す図であり、（ａ）はパッド部分の上面図、（ｂ）はパッド部分に測定器のプローブ針を接触した場合のパッド部分の上面図である。
【符号の説明】
１　半導体チップ
２　パッド
３　絶縁膜
４　パッド
５　パッシベーション膜
６　開口部
７　プローブ針
８　ＵＢＭ膜
９　バンプ
９ａ　ガイド
９ｂ　窪み部分
１１　半導体基板
１２　素子分離部
１３　ｐウェル
１４　ｎウェル
１５　ゲート絶縁膜
１６　ゲート電極
１７　キャップ絶縁膜
１８　サイドウォールスペーサ
１９　ｎ型半導体領域
２０　ｐ型半導体領域
２１　シリコン酸化膜
２２　接続孔
２３　プラグ
２４　配線
２５　層間絶縁膜
２６　接続孔
２７　プラグ
２８　ストッパ絶縁膜
２９　絶縁膜
３０　配線溝
３１　配線
３２　パッド
３３　パッシベーション膜
３４　開口部
３５　チタンパラジウム膜
３６　レジスト膜
３７　バンプ
３７ａ　金膜
４０　開口部
４１　バンプ
４２　プローブ針
４３　開口部
４４　プローブ針
４５　バンプ
４６　開口部
４７　プローブ針
４８　バンプ
Ｑｎ　ｎチャネルＭＩＳＦＥＴ
Ｑｐ　ｐチャネルＭＩＳＦＥＴ
【図１】
2004063652.tif 000003
【図２】
2004063652.tif 000004
【図３】
2004063652.tif 000005
【図４】
2004063652.tif 000006
【図５】
2004063652.tif 000007
【図６】
2004063652.tif 000008
【図７】
2004063652.tif 000009
【図８】
2004063652.tif 000010
【図９】
2004063652.tif 000011
【図１０】
2004063652.tif 000012