(57)【要約】【課題】この発明は、Ａ／Ｄ変換回路に与えるサンプリングクロックの周波数および位相を、入力映像信号の種類に応じた最適な周波数および位相に自動的に調整することができるマトリクス型ディスプレイ装置を提供することを目的とする。【解決手段】Ａ／Ｄ変換回路に与えるサンプリングクロックの周波数を第１の一定期間毎に変化させるとともに、各周波数でのクロックの位相を第２の一定期間毎に変化させる手段、周波数および位相の各組み合わせ毎に、Ａ／Ｄ変換回路から出力されるデジタル信号に基づいて、隣接画素間のデジタル値の差分の最大値を検出する手段、各周波数毎に、差分最大値のうちの最大値と最小値との差を算出し、その差が最も大きくなる周波数を、周波数の最適値と決定する手段、ならびに最適値とされた周波数における差分最大値が、最も大きくなる位相を、位相の最適値と決定する手段を備えている。【選択図】　図３
2004144842.tif 000002
【特許請求の範囲】
【請求項１】
入力映像信号をＡ／Ｄ変換するＡ／Ｄ変換回路を備えたマトリクス型ディスプレイ装置において、
Ａ／Ｄ変換回路に与えるサンプリングクロックの周波数を第１の一定期間毎に変化させるとともに、各周波数でのクロックの位相を第２の一定期間毎に変化させる手段、
周波数および位相の各組み合わせ毎に、Ａ／Ｄ変換回路から出力されるデジタル信号に基づいて、隣接画素間のデジタル値の差分の最大値を検出する手段、
各周波数毎に、差分最大値のうちの最大値と最小値との差を算出し、その差が最も大きくなる周波数を、周波数の最適値と決定する手段、ならびに
最適値とされた周波数における差分最大値が、最も大きくなる位相を、位相の最適値と決定する手段、
を備えていることを特徴とするマトリクス型ディスプレイ装置。
【請求項２】
入力映像信号をＡ／Ｄ変換するＡ／Ｄ変換回路を備えたマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法において、
Ａ／Ｄ変換回路に与えるサンプリングクロックの周波数を第１の一定期間毎に変化させるとともに、各周波数でのクロックの位相を第２の一定期間毎に変化させるステップ、
周波数および位相の各組み合わせ毎に、Ａ／Ｄ変換回路から出力されるデジタル信号に基づいて、隣接画素間のデジタル値の差分の最大値を検出するステップ、
各周波数毎に、差分最大値のうちの最大値と最小値との差を算出し、その差が最も大きくなる周波数を、周波数の最適値と決定するステップ、ならびに
最適値とされた周波数における差分最大値が、最も大きくなる位相を、位相の最適値と決定するステップ、
を備えていることを特徴とするマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ（ＰＤＰ）等のマトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法に関する。
【０００２】
【従来の技術】
ＰＣ（パソコン）等から出力されるアナログ信号は、元々その内部ではピクセル単位のデジタル信号であり、外部に出力する際にＤ／Ａ変換されている。ＬＣＤ、ＰＤＰ等のマトリクス型ディスプレイ装置で、これらの信号を最適な状態に表示するためには、映像信号の持っているピクセルを正確なタイミングでＡ／Ｄ変換しなければならない。
【０００３】
パソコンから出力される映像信号の解像度には、１０２４×７６８、８００×６００等様々なものがある。これらの信号は、パソコン内のピクセル単位のテジタル信号がＤ／Ａ変換されて出力されている。また、この映像信号と同時に出力される水平・垂直同期信号もＤ／Ａ変換クロックから生成されている。
【０００４】
この水平同期信号の一周期間に含まれるＤ／Ａクロックの数は、仮に２つのパソコンにおいて出力される映像信号の有効映像部分が同じ１０２４クロックであったとしても、同じであるとは限らない。このため、あるパソコンからの映像信号に対してＡ／Ｄ変換のためのサンプリングクロックの設定を行ったとしても、他のパソコンからの映像信号を入力する場合には、そのパソコンに応じた最適値に再調整を行う必要がある。
【０００５】
【発明が解決しようとする課題】
この発明は、Ａ／Ｄ変換回路に与えるサンプリングクロックの周波数および位相を、入力映像信号の種類に応じた最適な周波数および位相に自動的に調整することができるマトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、入力映像信号をＡ／Ｄ変換するＡ／Ｄ変換回路を備えたマトリクス型ディスプレイ装置において、Ａ／Ｄ変換回路に与えるサンプリングクロックの周波数を第１の一定期間毎に変化させるとともに、各周波数でのクロックの位相を第２の一定期間毎に変化させる手段、周波数および位相の各組み合わせ毎に、Ａ／Ｄ変換回路から出力されるデジタル信号に基づいて、隣接画素間のデジタル値の差分の最大値を検出する手段、各周波数毎に、差分最大値のうちの最大値と最小値との差を算出し、その差が最も大きくなる周波数を、周波数の最適値と決定する手段、ならびに最適値とされた周波数における差分最大値が、最も大きくなる位相を、位相の最適値と決定する手段を備えていることを特徴とする。
【０００７】
請求項２に記載の発明は、入力映像信号をＡ／Ｄ変換するＡ／Ｄ変換回路を備えたマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法において、Ａ／Ｄ変換回路に与えるサンプリングクロックの周波数を第１の一定期間毎に変化させるとともに、各周波数でのクロックの位相を第２の一定期間毎に変化させるステップ、周波数および位相の各組み合わせ毎に、Ａ／Ｄ変換回路から出力されるデジタル信号に基づいて、隣接画素間のデジタル値の差分の最大値を検出するステップ、各周波数毎に、差分最大値のうちの最大値と最小値との差を算出し、その差が最も大きくなる周波数を、周波数の最適値と決定するステップ、ならびに最適値とされた周波数における差分最大値が、最も大きくなる位相を、位相の最適値と決定するステップを備えていることを特徴とする。
【０００８】
【発明の実施の形態】
以下、図面を参照して、この発明を液晶ディスプレイに適用した場合の実施の形態について説明する。
【０００９】
〔１〕本発明の基本的な考え方の説明
図１は、画像信号とＡ／Ｄ変換器のサンプリングクロック（以下、Ａ／Ｄクロックという）との位相関係を示している。
【００１０】
画像信号は、アナログ信号であり、この例では、１画素毎に白黒が反転している。黒丸および白丸はサンプリング位置でのデジタル値を示している。
【００１１】
図１における上段の図は、設定クロック数が最適値より多い状態を、中段の図は、設定クロック数が最適値である状態を、下段の図は設定クロック数が最適値より少ない状態をそれぞれ示している。
【００１２】
設定クロック数が最適値である状態では、隣接画素間のデジタル値の差分は、場所にかかわらず、ほぼ一定の値となっている。これに対して、設定クロック数が最適値より多い場合または少ない場合には、隣接画素間のデジタル値の差分は、場所によって様々な値をとる。
【００１３】
図２は、設定クロック数が最適値である状態において、クロックの位相をシフトさせた例を示している。
【００１４】
図２における上段の図はクロックの位相が最適な状態を示している。この状態においては、隣接画素間のデジタル値の差分が最も大きくなっている。この状態から位相をずらしていくと、中段の図のように隣接画素間のデジタル値の差分が小さくなっていき、下段の図においては隣接画素間のデジタル値の差分が最も小さくなる。
【００１５】
したがって、設定クロック数が最適値でありかつクロックの位相が最適値である場合には、隣接画素間のデジタル値の差分が最大となる。また、設定クロック数が最適値でありかつクロックの位相が最悪値である場合には、隣接画素間のデジタル値の差分が最小となる。このように、設定クロック数が最適値である場合には、隣接画素間のデジタル値の差分は位相によって変化する。これに対して、設定クロック数が最適値でない場合には、隣接画素間のデジタル値の差分は変化するため、位相をずらしてもの最大値はほぼ一定値となる。
【００１６】
そこで、この発明では、Ａ／Ｄ変換回路に与えるサンプリングクロックの周波数を第１の一定期間毎に変化させるとともに、各周波数でのクロックの位相を第２の一定期間毎に変化させ、周波数および位相の各組み合わせ毎に、隣接画素間のデジタル値の差分の最大値を検出する。そして、各周波数毎に、差分最大値のうちの最大値と最小値との差を算出する。その差が最も大きくなる周波数を、周波数の最適値とする。また、最適値とされた周波数における差分最大値が、最も大きくなる位相を、位相の最適値とする。
【００１７】
〔２〕液晶ディスプレイの構成の説明
図３は、液晶ディスプレイの構成を示している。
【００１８】
図示しないＰＣからの映像信号（アナログ信号）はＡ／Ｄ変換回路１に入力され、デジタルの映像信号に変換される。デジタルの映像信号は、デジタル信号処理回路２を介して液晶パネル３に送られることにより、液晶パネル３によって映像が表示される。
【００１９】
Ａ／Ｄ変換回路１に与えられるクロック（サンプリングクロック）は、映像信号の水平同期信号に基づいてクロックを発生するＰＬＬ１１およびＰＬＬ１１から発生したクロックの位相を変化させるためのクロック遅延回路１２によって生成される。ＰＬＬ１１によって生成されるクロックの周波数は、クロック発振周波数制御回路２１によって制御される。クロック発振周波数制御回路２１は、マイコン２０によって制御される。クロック遅延回路１２の遅延量は、マイコン２０によって制御される。
【００２０】
制御マイコン２０は、映像信号の水平同期信号１周期中のクロック数として可能性のある範囲の最小値Ｔ（０）から最大値Ｔ（Ｎ）までのクロック数Ｔ（ｎ）＝Ｔ（０）＋ｎ（ｎ＝０，１，…，Ｎ−１，Ｎ）を、一時的にマイコン内部で設定し、クロック発振周波数制御回路２１に、クロック数Ｔ（ｎ）を、最小値Ｔ（０）から最大値Ｔ（Ｎ）まで、第１の一定期間毎に１ステップずつ変化させるように設定する。
【００２１】
また、各クロック数（周波数）において、クロックの遅延量の最小値Ｄ（０）から最大値Ｄ（Ｍ）までの遅延量Ｄ（ｍ）＝Ｄ（０）＋ｍ（ｍ＝０，１，…，Ｍ−１，Ｍ）をマイコン内部で設定し、クロック遅延回路１２に、遅延量Ｄ（ｍ）を、最小値Ｄ（０）から最大値Ｄ（Ｍ）まで、第２の一定期間毎に１ステップずつ変化するように設定する。
【００２２】
以上のような動作により、クロック数Ｔ（ｎ）と遅延量Ｄ（ｍ）との組み合わせに応じて、周波数がクロック数Ｔ（ｎ）に応じた周波数であり、位相が遅延量Ｄ（ｍ）に応じた位相であるクロックがクロック遅延回路１２から出力される。クロック数Ｔ（ｎ）と遅延量Ｄ（ｍ）との１つの組み合わせに応じたクロックを維持する期間（第２の一定期間）は、この例では、１フィールドとされる。
【００２３】
クロック数Ｔ（ｎ）と遅延量Ｄ（ｍ）との各組み合わせ状態（設定状態）において、差分算出部３１は、Ａ／Ｄ変換回路１から得られたデジタルの映像信号に基づいて、隣接画素間のデジタル値の差分（絶対値）を算出する。差分算出部３１によって算出された差分値は、最大値検出部３２に送られる。最大値検出部３２は、１フイールド内における差分の最大値を検出して、記憶装置３３に記憶する。
【００２４】
このようにして、記憶装置３３には、図４に示すように、クロック数Ｔ（ｎ）と遅延量Ｄ（ｍ）との各組み合わせ毎に、差分最大値ＴＤ（ｎ，ｍ）が格納されることになる。
【００２５】
クロック数Ｔ（ｎ）と遅延量Ｄ（ｍ）との各組み合わせ毎に、差分最大値ＴＤ（ｎ，ｍ）が得られると、マイコン２０は、次のような処理を行うことによって、クロック数Ｔ（ｎ）の最適値Ｔ（ｎ’）と、遅延量Ｄ（ｍ）の最適値Ｄ（ｍ’）とを求める。
【００２６】
つまり、まず、各クロック数Ｔ（ｎ）毎に、差分最大値ＴＤ（ｎ，ｍ）の最大値と最小値との差Δ（ｎ）を算出する。そして、Δ（ｎ）のうち、最大値をとるｎに対応するクロック数Ｔ（ｎ）をクロック数の最適値Ｔ（ｎ’）とする。
【００２７】
次に、クロック数Ｔ（ｎ’）に対する差分最大値ＴＤ（ｎ’，ｍ）のうち、最大値をとるｍに対応する遅延量Ｄ（ｍ）を遅延量の最適値Ｄ（ｍ’）とする。
【００２８】
そして、クロック数の最適値Ｔ（ｎ’）をクロック発振周波数制御回路２１に設定するとともに、遅延量の最適値Ｄ（ｍ’）をクロック遅延回路１２に設定する。これにより、Ａ／Ｄ変換回路１に与えられるサンプリングクロックの周波数および位相が、入力映像信号の種類に応じた最適な周波数および位相となる。
【００２９】
【発明の効果】
この発明によれば、Ａ／Ｄ変換回路に与えるサンプリングクロックの周波数および位相を、入力映像信号の種類に応じた最適な周波数および位相に自動的に調整することができるようになる。
【図面の簡単な説明】
【図１】画像信号とＡ／Ｄ変換器のサンプリングクロック（以下、Ａ／Ｄクロックという）との位相関係を示すタイムチャートである。
【図２】設定クロック数が最適値である状態において、クロックの位相をシフトさせた例を示すタイムチャートである。
【図３】液晶ディスプレイの構成を示す模式図である。
【図４】記憶装置３３内に、クロック数Ｔ（ｎ）と遅延量Ｄ（ｍ）との各組み合わせ毎に、差分最大値ＴＤ（ｎ，ｍ）が格納された状態を示す模式図である。
【符号の説明】
１　Ａ／Ｄ変換回路
２　デジタル信号処理回路
３　液晶パネル
１１　ＰＬＬ
１２　クロック遅延回路
２０　マイコン
２１　クロック発振周波数制御回路
３１　差分算出部
３２　最大値検出部
３３　記憶装置
【図１】
2004144842.tif 000003
【図２】
2004144842.tif 000004
【図３】
2004144842.tif 000005
【図４】
2004144842.tif 000006