(57)【要約】【課題】ＳＯＩデバイスにおいて、ひとつの電極でもチャネル領域の電位制御ができ、ＢＯＸ膜のサージ破壊を起こさせないで、ＢＯＸ膜破壊により誘発されるゲート酸化膜破壊を完全抑制できる半導体装置を提供することを目的とする。【解決手段】Ｎｃｈトランジスタ活性領域延長部１０１Ａ，１０２Ａに埋め込み酸化膜２０２を突き抜けてシリコン基板４０１まで到達するコンタクトホール２１５，２１７を設け、前記コンタクトホール内に金属膜２１６，２１８を充填し電極２１２，２１４を設けて、前記電極２１２，２１４に電位を与えるだけで隣接する同一導電型トランジスタのチャネル領域の電位を全て固定できる。【選択図】　　　図１
2004063600.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、シリコン基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とからなるＳＯＩ構造の基板を有し、前記半導体層上に形成されたＭＩＳトランジスタを有する半導体装置において、
前記半導体層からなる活性領域と、
前記活性領域を拡張した前記半導体層からなる活性領域延長部と、
前記活性領域延長部のボディコンタクト領域に位置する前記半導体層および前記絶縁層を貫通して設けられた前記シリコン基板に到達するコンタクトホールと、
前記コンタクトホール内に充填された金属膜からなるボディコンタクト電極とを備えている半導体装置。
【請求項２】
前記ボディコンタクト電極に電位を印加することにより、隣接する同一導電型ＭＩＳトランジスタの活性領域におけるチャネル領域の電位を同時に固定できることを特徴とする
請求項１記載の半導体装置。
【請求項３】
前記ＭＩＳトランジスタとして、ｎ型ＭＩＳトランジスタを有し、
複数の前記ｎ型ＭＩＳトランジスタが形成されたＮ型トランジスタ形成領域では、前記ｎ型ＭＩＳトランジスタの前記コンタクトホールの直下に位置する前記シリコン基板にＰ型不純物層が設けられており、前記Ｐ型不純物層を介して複数の前記ｎ型ＭＩＳトランジスタのボディコンタクト電極が電気的に接続されていることを特徴とする
請求項１または請求項２に記載の半導体装置。
【請求項４】
前記ＭＩＳトランジスタとして、ｐ型ＭＩＳトランジスタを有し、
複数の前記ｐ型ＭＩＳトランジスタが形成されたＰ型トランジスタ形成領域では、前記ｐ型ＭＩＳトランジスタの前記コンタクトホールの直下に位置する前記シリコン基板にＮ型不純物層が設けられており、前記Ｎ型不純物層を介して複数の前記ｐ型ＭＩＳトランジスタのボディコンタクト電極が電気的に接続されていることを特徴とする
請求項１〜請求項３のうちのいずれかに記載の半導体装置。
【請求項５】
前記ＭＩＳトランジスタとして、ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとを有し、
前記ｎ型ＭＩＳトランジスタの活性領域延長部には、前記ｐ型ＭＩＳトランジスタの高濃度ソース・ドレイン領域と同じ注入ドーズ量を有する高濃度Ｐ型不純物層が形成されており、
前記ｐ型ＭＩＳトランジスタの活性領域延長部には、前記ｎ型ＭＩＳトランジスタの高濃度ソース・ドレイン領域と同じ注入ドーズ量を有する高濃度Ｎ型不純物層が形成されていることを特徴とする
請求項１〜請求項４のうちのいずれかに記載の半導体装置。
【請求項６】
シリコン基板と、シリコン基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とからなるＳＯＩ構造の基板を用いたＭＩＳトランジスタを有する半導体装置の製造方法において、
前記半導体層をパターニングして、前記ＭＩＳトランジスタの活性領域及び前記活性領域を拡張した活性領域延長部を形成する工程（ａ）と、
前記活性領域および前記活性領域延長部を取り囲み、前記絶縁層を底部とするトレンチ分離領域を形成する工程（ｂ）と、
前記活性領域延長部のボディコンタクト領域に位置する前記半導体層および前記絶縁層を貫通し、前記シリコン基板に到達するコンタクトホールを形成する工程（ｃ）と、
前記コンタクトホール内に金属膜からなるボディコンタクト電極を形成する工程（ｄ）と
を備えている半導体装置の製造方法。
【請求項７】
前記ＭＩＳトランジスタとして、ｎ型ＭＩＳトランジスタを有し、
前記工程（ｂ）の後で前記工程（ｃ）の前に、前記ｎ型ＭＩＳトランジスタが形成されるＮ型トランジスタ形成領域の前記絶縁層の直下の前記シリコン基板にＰ型不純物層を形成する工程を有し、
前記工程（ｃ）では、前記ｎ型ＭＩＳトランジスタの前記コンタクトホールが前記Ｐ型不純物層に到達するように形成し、
前記工程（ｄ）では、前記ｎ型ＭＩＳトランジスタの前記ボディコンタクト電極が前記Ｐ型不純物層に接続するように形成することを特徴とする
請求項６記載の半導体装置の製造方法。
【請求項８】
前記ＭＩＳトランジスタとして、ｐ型ＭＩＳトランジスタを有し、
前記工程（ｂ）の後で前記工程（ｃ）の前に、前記ｐ型ＭＩＳトランジスタが形成されるＰ型トランジスタ形成領域の前記絶縁層の直下の前記シリコン基板にＮ型不純物層を形成する工程を有し、
前記工程（ｃ）では、前記ｐ型ＭＩＳトランジスタの前記コンタクトホールが前記Ｎ型不純物層に到達するように形成し、
前記工程（ｄ）では、前記ｐ型ＭＩＳトランジスタの前記ボディコンタクト電極が前記Ｎ型不純物層に接続するように形成することを特徴とする
請求項６または請求項７に記載の半導体装置の製造方法。
【請求項９】
前記ＭＩＳトランジスタとして、ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとを有し、
前記工程（ｂ）の後で前記工程（ｃ）の前に、前記ｎ型ＭＩＳトランジスタの活性領域延長部と前記ｐ型ＭＩＳトランジスタのソース・ドレイン領域の同時にＰ型不純物をイオン注入する工程と、前記ｐ型ＭＩＳトランジスタの活性領域延長部と前記ｎ型ＭＩＳトランジスタのソース・ドレイン領域に同時にＮ型不純物をイオン注入する工程とを有することを特徴とする
請求項６〜請求項８のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置分野において急速な微細化による高速化、低消費電力が進んでいる。しかし従来のバルクシリコンウェハを用いたプロセスには限界がきており、次世代デバイスとして、ＳＯＩ（　Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ　）ウェハを用いたものが期待されている。
【０００３】
これは、絶縁層の上に極薄膜単結晶シリコン層を形成し、そこにＣＭＯＳを形成したＬＳＩであって、従来のシリコン基板上のＬＳＩと比較すると、動作速度を上げやすく、消費電力を削減しやすく、また、ラッチアップも防止できる。
【０００４】
図１０（ａ）（ｂ）は従来のＳＯＩトランジスタを示し、図１０（ｂ）は断面図、図１０（ａ）は矢印Ｘ−Ｘ′で示す表面付近の領域平面図であって、シリコン基板７の上にＳＯＩ層９を設け、ＳＯＩ層９の中にトランジスタが構成されている。
【０００５】
１は活性領域延長部、２はゲート電極拡張部、３はボディコンタクト領域、４Ａはドレイン領域、４はドレインコンタクト領域、５Ａはソース領域、５はソースコンタクト領域、６はゲートコンタクト領域、８は埋め込み酸化膜（ＢＯＸ膜）、１０はシャロートレンチ分離（ＳＴＩ）、１１はチャネル領域、１２はゲート酸化膜、１３はゲート電極、１４はボディコンタクト電極、１５はゲートコンタクト電極である。
【０００６】
このように、埋め込み酸化膜８（以下、ＢＯＸ膜と記す）が存在するためにシャロートレンチ分離１０（以下、ＳＴＩと記す）を形成した場合、チャネル領域１１がフローティング状態になる。そのため活性領域延長部１を設けることで、レイアウト的にはボディコンタクト領域３を指定し、ボディコンタクト電極１４を介してチャネル領域１１の電位を固定する。同時にゲート電極拡張部２を設け、直下のボディコンタクトの通路を確保する。
【０００７】
【発明が解決しようとする課題】
しかし、上記構成ではチャネル領域１１はトランジスタごとに独立しており、それぞれボディコンタクト電極１４に電位をあたえないと電圧制御できない。
【０００８】
また、ＳＯＩ層９とシリコン基板７がＢＯＸ膜８によって絶縁分離されており、工程途中でダメージを受けた場合、ゲート酸化膜１２とＢＯＸ膜８が直列の容量として存在し、ＢＯＸ膜８が過剰のダメージを受けやすくなる。ダメージを受けたＢＯＸ膜８は、局所的に弱い部分でサージ破壊が起こり、それに誘発されてゲート酸化膜１２のサージ破壊が発生する問題がある。
【０００９】
上記課題について鑑み、本発明の目的は、ＳＯＩデバイスにおいて、ひとつの電極でもチャネル領域の電位制御ができ、ＢＯＸ膜のサージ破壊を起こさせないで、ＢＯＸ膜破壊により誘発されるゲート酸化膜破壊を完全抑制できる半導体装置およびその製造方法を提供するものである。
【００１０】
【課題を解決するための手段】
この目的を達成するために、本発明の請求項１記載の半導体装置は、シリコン基板と、シリコン基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とからなるＳＯＩ構造の基板を有し、前記半導体層上に形成されたＭＩＳトランジスタを有する半導体装置において、前記半導体層からなる活性領域と、前記活性領域を拡張した前記半導体層からなる活性領域延長部と、前記活性領域延長部のボディコンタクト領域に位置する前記半導体層および前記絶縁層を貫通して設けられた前記シリコン基板に到達するコンタクトホールと、前記コンタクトホール内に充填された金属膜からなるボディコンタクト電極とを備えており、前記ボディコンタクト電極に電位を与えて隣接する同一導電型トランジスタのチャネル領域の電位を全て固定できる。
【００１１】
本発明の請求項２記載の半導体装置は、請求項１において、前記ボディコンタクト電極に電位を印加することにより、隣接する同一導電型ＭＩＳトランジスタの活性領域におけるチャネル領域の電位を同時に固定できる。
【００１２】
本発明の請求項３記載の半導体装置は、請求項１または請求項２において、前記ＭＩＳトランジスタとして、ｎ型ＭＩＳトランジスタを有し、複数の前記ｎ型ＭＩＳトランジスタが形成されたＮ型トランジスタ形成領域では、前記ｎ型ＭＩＳトランジスタの前記コンタクトホールの直下に位置する前記シリコン基板にＰ型不純物層が設けられており、前記Ｐ型不純物層を介して複数の前記ｎ型ＭＩＳトランジスタのボディコンタクト電極が電気的に接続されていることを特徴とする。
【００１３】
本発明の請求項４記載の半導体装置は、請求項１〜請求項３のうちのいずれかにおいて、前記ＭＩＳトランジスタとして、ｐ型ＭＩＳトランジスタを有し、複数の前記ｐ型ＭＩＳトランジスタが形成されたＰ型トランジスタ形成領域では、前記ｐ型ＭＩＳトランジスタの前記コンタクトホールの直下に位置する前記シリコン基板にＮ型不純物層が設けられており、前記Ｎ型不純物層を介して複数の前記ｐ型ＭＩＳトランジスタのボディコンタクト電極が電気的に接続されていることを特徴とする。
【００１４】
本発明の請求項５記載の半導体装置は、請求項１〜請求項４のうちのいずれかにおいて、前記ＭＩＳトランジスタとして、ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとを有し、前記ｎ型ＭＩＳトランジスタの活性領域延長部には、前記ｐ型ＭＩＳトランジスタの高濃度ソース・ドレイン領域と同じ注入ドーズ量を有する高濃度Ｐ型不純物層が形成されており、前記ｐ型ＭＩＳトランジスタの活性領域延長部には、前記ｎ型ＭＩＳトランジスタの高濃度ソース・ドレイン領域と同じ注入ドーズ量を有する高濃度Ｎ型不純物層が形成されていることを特徴とする。
【００１５】
本発明の請求項６記載の半導体装置の製造方法は、シリコン基板と、シリコン基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とからなるＳＯＩ構造の基板を用いたＭＩＳトランジスタを有する半導体装置の製造方法において、前記半導体層をパターニングして、前記ＭＩＳトランジスタの活性領域及び前記活性領域を拡張した活性領域延長部を形成する工程（ａ）と、前記活性領域および前記活性領域延長部を取り囲み、前記絶縁層を底部とするトレンチ分離領域を形成する工程（ｂ）と、前記活性領域延長部のボディコンタクト領域に位置する前記半導体層および前記絶縁層を貫通し、前記シリコン基板に到達するコンタクトホールを形成する工程（ｃ）と、前記コンタクトホール内に金属膜からなるボディコンタクト電極を形成する工程（ｄ）とを備えていることを特徴とする。
【００１６】
本発明の請求項７記載の半導体装置の製造方法は、請求項６において、前記ＭＩＳトランジスタとして、ｎ型ＭＩＳトランジスタを有し、前記工程（ｂ）の後で前記工程（ｃ）の前に、前記ｎ型ＭＩＳトランジスタが形成されるＮ型トランジスタ形成領域の前記絶縁層の直下の前記シリコン基板にＰ型不純物層を形成する工程を有し、前記工程（ｃ）では、前記ｎ型ＭＩＳトランジスタの前記コンタクトホールが前記Ｐ型不純物層に到達するように形成し、前記工程（ｄ）では、前記ｎ型ＭＩＳトランジスタの前記ボディコンタクト電極が前記Ｐ型不純物層に接続するように形成することを特徴とする。
【００１７】
本発明の請求項８記載の半導体装置の製造方法は、請求項６または請求項７において、前記ＭＩＳトランジスタとして、ｐ型ＭＩＳトランジスタを有し、前記工程（ｂ）の後で前記工程（ｃ）の前に、前記ｐ型ＭＩＳトランジスタが形成されるＰ型トランジスタ形成領域の前記絶縁層の直下の前記シリコン基板にＮ型不純物層を形成する工程を有し、前記工程（ｃ）では、前記ｐ型ＭＩＳトランジスタの前記コンタクトホールが前記Ｎ型不純物層に到達するように形成し、前記工程（ｄ）では、前記ｐ型ＭＩＳトランジスタの前記ボディコンタクト電極が前記Ｎ型不純物層に接続するように形成することを特徴とする。
【００１８】
本発明の請求項９記載の半導体装置の製造方法は、請求項６〜請求項８のいずれかにおいて、前記ＭＩＳトランジスタとして、ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとを有し、前記工程（ｂ）の後で前記工程（ｃ）の前に、前記ｎ型ＭＩＳトランジスタの活性領域延長部と前記ｐ型ＭＩＳトランジスタのソース・ドレイン領域の同時にＰ型不純物をイオン注入する工程と、前記ｐ型ＭＩＳトランジスタの活性領域延長部と前記ｎ型ＭＩＳトランジスタのソース・ドレイン領域に同時にＮ型不純物をイオン注入する工程とを有することを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法における実施の形態について、図面を参照しながら説明する。
【００２０】
図１はシリコン基板と、シリコン基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とからなるＳＯＩ構造の基板を有し、前記半導体層上に形成されたＭＩＳトランジスタを有する半導体装置の領域平面図（ａ）と断面図（ｂ）を示し、図３〜図９はその製造過程の領域平面図（ａ）と断面図（ｂ）を示す。
【００２１】
まず、本発明の実施の形態の半導体装置を説明する。
図１に示すようにＳＯＩ構造基板において、Ｎｃｈトランジスタ形成領域１ＮにＮｃｈトランジスタ活性領域１０１を拡張したＮｃｈトランジスタ活性領域延長部１０１Ａを設け、Ｎｃｈトランジスタ活性領域延長部１０１Ａの配線層間膜２１１とＳＯＩ層２０３とＢＯＸ膜２０２を貫通しシリコン基板２０１に到達するコンタクトホール２１５を有する構造にする。
【００２２】
コンタクトホール２１５内には金属膜２１６を充填しＮｃｈトランジスタボディコンタクト用金属電極２１２がシリコン基板２０１と接するように存在し、Ｎｃｈトランジスタ形成領域１Ｎの活性領域延長部１０１ＡのＳＯＩ層２０３中には高濃度のＰ型拡散層２０５Ｂが、Ｎｃｈトランジスタ形成領域１ＮのＢＯＸ膜２０２の直下のシリコン基板２０１にはＰ型不純物層２０５Ａが存在する構造にする。
【００２３】
また、同様にＰｃｈトランジスタ形成領域１ＰにＰｃｈトランジスタ活性領域１０２を拡張したＰｃｈトランジスタ活性領域延長部１０２Ａを設け、Ｐｃｈトランジスタ活性領域延長部１０２Ａの配線層間膜２１１とＳＯＩ層２０３とＢＯＸ膜２０２を貫通しシリコン基板２０１に到達するコンタクトホール２１７を有する構造にする。
【００２４】
コンタクトホール２１７内には金属膜２１８を充填しＰｃｈトランジスタボディコンタクト用金属電極２１４がシリコン基板２０１と接するように存在し、Ｐｃｈトランジスタ形成領域１Ｐの活性領域延長部１０２ＡのＳＯＩ層２０３中には高濃度のＮ型拡散層２０６Ｂが、Ｐｃｈトランジスタ形成領域１ＰのＢＯＸ膜２０２の直下のシリコン基板２０１にはＮ型不純物層２０６Ａが存在する構造にする。
【００２５】
また、ゲート電極領域１０３はＮｃｈトランジスタ活性領域延長部１０１ＡとＰｃｈトランジスタ活性領域延長部１０２Ａのエッジ部で拡張され、ホームベース形状を有する構造にする。ゲート電極２０８はゲート電極用金属電極２１３とつながる構造を有する。
【００２６】
なお、１０４はＮｃｈトランジスタボディコンタクト領域、１０５ＡはＮｃｈトランジスタドレイン領域、１０５はＮｃｈトランジスタドレインコンタクト領域、１０６ＡはＮｃｈトランジスタソース領域、１０６はＮｃｈトランジスタソースコンタクト領域、１０７ＡはＰｃｈトランジスタドレイン領域、１０７はＰｃｈトランジスタドレインコンタクト領域、１０８ＡはＰｃｈトランジスタソース領域、１０８はＰｃｈトランジスタソースコンタクト領域、１０９はＰｃｈトランジスタボディコンタクト領域、１１０はゲート電極コンタクト領域、２０４はＳＴＩ、２０５はＮｃｈトランジスタチャネル領域、２０６はＰｃｈトランジスタチャネル領域、２０７はゲート酸化膜、２０９はゲート電極シリサイド、２１０はＬＤＤサイドウォールである。
【００２７】
この半導体装置は下記の過程で製造できる。
まず、図３に示すように、シリコン基板４０１の上のＳＯＩ層４０３においてＮｃｈトランジスタ形成領域２Ｎ、Ｐｃｈトランジスタ形成領域２Ｐに、それぞれＮｃｈトランジスタ活性領域３０１とＰｃｈトランジスタ活性領域３０２のボディコンタクト部となるＮｃｈトランジスタ活性領域延長部３０１Ａ，Ｐｃｈトランジスタ活性領域延長部３０２Ａの部分も拡張してパターニングし、通常の分離形成プロセスによりＢＯＸ膜４０２を底部とするＳＴＩ４０２Ａを形成する。４０４はパッド酸化膜である。
【００２８】
次に図４に示すように、Ｎｃｈトランジスタ形成領域２ＮのＳＯＩ層４０３中にＮｃｈトランジスタしきい値制御注入を、例えばボロンイオンを加速エネルギー３０ＫｅＶ、ドーズ量５．５×１０１２個／ｃｍ２の条件で注入し、Ｎｃｈトランジスタしきい値制御層４０５を形成する。同時に例えばボロンイオンを加速エネルギー１５０ＫｅＶ、ドーズ量９．０×１０１３個／ｃｍ２の条件で注入し、Ｎｃｈトランジスタ形成領域２ＮのＢＯＸ膜４０２の直下にＰ型不純物層４０５Ａを形成する。３０３はＮｃｈトランジスタしきい値制御層領域を表す。
【００２９】
次に同様にＰｃｈトランジスタ形成領域２ＰのＳＯＩ層４０３中にＰｃｈトランジスタしきい値制御注入を、例えばリンイオンを加速エネルギー５０ＫｅＶ、ドーズ量１．２×１０１２個／ｃｍ２の条件で注入し、Ｐｃｈトランジスタしきい値制御層４０６を形成する。同時に例えばリンイオンを加速エネルギー３３０ＫｅＶ、ドーズ量９．０×１０１３個／ｃｍ２の条件で注入し、Ｐｃｈトランジスタ形成領域２ＰのＢＯＸ膜４０２の直下にＮ型不純物層４０６Ａを形成する。３０４はＰｃｈトランジスタしきい値制御層領域を表す。
【００３０】
次に図５に示すように、パッド酸化膜４０４を除去した後、通常のゲート電極形成プロセスにより、ゲート電極形成領域３０５をパターニングし、ゲート酸化膜４０７およびゲート電極４０８を形成する。
【００３１】
次に図６に示すように、ゲート電極４０８の側面上に酸化膜サイドウォール４０９を形成した後、リソグラフィー法によりＮｃｈトランジスタ形成領域２Ｎのソース・ドレイン領域とＰｃｈトランジスタ活性領域延長部３０２Ａの上に開口を有する第一のレジスト膜４１０を形成した後、第一のレジスト膜４１０をマスクとしてＮｃｈトランジスタ高濃度ソース・ドレイン注入を例えば砒素イオンを加速エネルギー７０ＫｅＶ、ドーズ量３．０×１０１５個／ｃｍ２の条件で注入する。その際、Ｐｃｈトランジスタ活性領域延長部３０２Ａのボディコンタクト部となるＳＯＩ層４０３には高濃度Ｎ型ボディコンタクト拡散層４０６Ｂが形成される。３０６はｎ型ソース・ドレイン領域となる高濃度Ｎ型不純物注入領域、３０７は第一のレジスト膜形成領域である。
【００３２】
次に図７に示すように、第一のレジスト膜４１０を除去した後、リソグラフィー法によりＰｃｈトランジスタ形成領域２Ｐのソース・ドレイン領域とＮｃｈトランジスタ活性領域延長部３０１Ａの上に開口を有する第二のレジスト膜４１１を形成した後、第二のレジスト膜４１１をマスクとして、Ｐｃｈトランジスタ高濃度ソース・ドレイン注入を例えばボロンイオンを加速エネルギー１０ＫｅＶ、ドーズ量２．０×１０１５個／ｃｍ２の条件で注入する。その際、Ｎｃｈトランジスタ活性領域延長部３０１Ａのボディコンタクト部となるＳＯＩ層４０３には高濃度Ｐ型ボディコンタクト拡散層４０５Ｂが形成される。３０８は第二のレジスト膜形成領域、３０９はｐ型ソース・ドレイン領域となる高濃度Ｐ型不純物注入領域である。
【００３３】
次に図８に示すように、第二のレジスト膜４１１を除去し、ゲート電極４０８の上にコバルトシリサイド層４１２を形成した後、基板上の全面に配線層間酸化膜４１３を、例えばＢＰＳＧ膜を１３００ｎｍデポしＣＭＰ法により８００ｎｍまで研磨して形成する。
【００３４】
次にＮｃｈトランジスタボディコンタクト領域３１０、Ｎｃｈトランジスドレインコンタクト領域３１１、Ｎｃｈトランジスタソースコンタクト領域３１２、Ｐｃｈトランジスタボディコンタクト領域３１３、Ｐｃｈトランジスドレインコンタクト領域３１４、Ｐｃｈトランジスタソースコンタクト領域３１５、ゲート電極コンタクト領域３１６にコンタクトホールを形成する。
【００３５】
例えば、ゲート電極コンタクト領域３１６では配線層間酸化膜４１３をシリサイド層４１２が露出するまでエッチングし、ゲート電極コンタクトホール４１５を形成する。Ｎｃｈトランジスタボディコンタクト領域３１０とＰｃｈトランジスタボディコンタクト領域３１３では、配線層間酸化膜４１３をＳＯＩ層４０３が露出するまでエッチングした後、ＳＯＩ層４０３の高濃度Ｐ型ボディコンタクト拡散層４０５Ｂ、高濃度Ｎ型ボディコンタクト拡散層４０６Ｂをそれぞれ貫いてエッチングし、連続してＢＯＸ膜４０２をシリコン基板４０１に到達するまでエッチングし、Ｎｃｈトランジスタボディコンタクトホール４１４、Ｐｃｈトランジスタボディコンタクトホール４１６を形成する。
【００３６】
次に図９に示すように、ゲート電極コンタクトホール４１５、Ｎｃｈトランジスタボディコンタクトホール４１４、Ｐｃｈトランジスタボディコンタクトホール４１６内に、例えばチタンとチタンナイトライドをスパッタ法により埋め込み、連続して例えばタングステンを埋め込み、ＣＭＰ法により研磨して充填して、第一金属膜となるＮｃｈトランジスタボディコンタクト４１７Ａ，ゲート電極コンタクト４１８Ａ，Ｐｃｈトランジスタボディコンタクト４１９Ａを形成する。
【００３７】
次に、第二の金属膜としての例えばチタンナイトライドとアルミニウムをスパッタ法によりデポし、リソグラフィー法によりパターニング、ドライエッチング法によりエッチングしてＮｃｈトランジスタボディコンタクト電極４１７、ゲート電極コンタクト電極４１８、Ｐｃｈトランジスタボディコンタクト電極４１９を形成する。
【００３８】
従来であれば、チャネル領域はトランジスタごとに独立しており、それぞれＮｃｈトランジスタボディコンタクト電極４１７、Ｐｃｈトランジスタボディコンタクト電極４１９に電位をあたえないと電圧制御できない。また、ＳＯＩ層４０３とシリコン基板４０１が分離されており、工程途中でダメージを受けた場合ゲート酸化膜４１０とＢＯＸ膜４０２が直列の容量として存在し、ＢＯＸ膜４０２が過剰のダメージを受けやすくなる。ダメージを受けたＢＯＸ膜４０２は、局所的に弱い部分でサージ破壊が起こり、それに誘発されてゲート酸化膜４１０のサージ破壊が発生する問題があったが、この実施の形態の半導体装置では、図９に示すようにＳＯＩデバイスにおいて、Ｎｃｈトランジスタボディコンタクト電極４１７に電位を与えることで、Ｐ型不純物層４０５Ａを介してＮｃｈトランジスタしきい値制御層４０５が同電位になり、Ｐ型不純物層４０５Ａを介して隣接するＮｃｈトランジスタのしきい値制御層を同電位にすることができる。
【００３９】
具体的には、Ｐ型不純物層４０５Ａは図１と図２に示すＰ型不純物層２０５Ａであって、Ｐ型不純物層２０５Ａは図２に示すように隣接するＮｃｈトランジスタの下層にも形成されており、上記のようにＰ型不純物層４０５Ａを介してＮｃｈトランジスタしきい値制御層４０５が同電位になる。
【００４０】
同様に、Ｐｃｈトランジスタボディコンタクト電極４１９に電位を与えることで、Ｎ型不純物層４０６Ａを介してＰｃｈトランジスタしきい値制御層４０６が同電位になり、Ｎ型不純物層４０６Ａを介して隣接するＰｃｈトランジスタしきい値制御層を同電位にすることができる。
【００４１】
具体的には、Ｎ型不純物層４０６Ａは図１と図２に示すＮ型不純物層２０６Ａであって、Ｎ型不純物層２０６Ａは図２に示すように隣接するＰｃｈトランジスタの下層にも形成されており、上記のようにＮ型不純物層４０６Ａを介してＰｃｈトランジスタしきい値制御層４０６が同電位になる。
【００４２】
よって、ひとつのボディコンタクト電極を電圧制御するだけで全てのトランジスタのチャネル部の電位制御が可能となる。
また、Ｎｃｈトランジスタボディコンタクト電極４１７と高濃度Ｐ型ボディコンタクト拡散層４０５Ｂにより、ＮｃｈトランジスタのＳＯＩ層４０３とシリコン基板４０１が製造工程中で同電位になり、同様に、Ｐｃｈトランジスタボディコンタクト電極４１９と高濃度Ｎ型ボディコンタクト拡散層４０６Ｂにより、ＰｃｈトランジスタのＳＯＩ層４０３とシリコン基板４０１が製造工程中で同電位になる。そのため、工程途中のダメージがＢＯＸ膜４０２に直接付加されることなく、ＢＯＸ膜４０２の局所的に弱い部分がサージ破壊を起こさないで、ゲート酸化膜４０９の誘発破壊が発生しない。
【００４３】
なお、上記の実施の形態では、Ｐ型不純物層２０５ＡとＮ型不純物層２０６Ａの両方を設けた場合を例に挙げて説明したが、Ｐ型不純物層２０５Ａは設けなくても動作は可能である。
【００４４】
【発明の効果】
以上のように本発明は、シリコン基板と、シリコン基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とからなるＳＯＩ構造の基板を有し、前記半導体層上に形成されたＭＩＳトランジスタを有する半導体装置において、Ｎｃｈトランジスタボディコンタクト電極に電位を与えることで、高濃度Ｐ型ボディコンタクト拡散層とシリコン基板を介して隣接するＮｃｈトランジスタのチャネル領域の電位を全て固定できる。
【００４５】
同様に、Ｐｃｈトランジスタボディコンタクト電極に電位を与えることで、高濃度Ｎ型ボディコンタクト拡散層とシリコン基板を介して隣接するＰｃｈトランジスタのチャネル領域の電位を全て固定できる。
【００４６】
また、Ｎｃｈトランジスタボディコンタクト電極により、ＮｃｈトランジスタのＳＯＩ層とシリコン基板が配線工程中で同電位になり、同様に、Ｐｃｈトランジスタボディコンタクト電極により、ＰｃｈトランジスタのＳＯＩ層とシリコン基板が配線工程中で同電位になる。そのため、工程途中のダメージがＢＯＸ膜に直接付加されることなく、ＢＯＸ膜の局所的に弱い部分がサージ破壊を起こさないで、ゲート酸化膜の誘発破壊を起こさない。
【図面の簡単な説明】
【図１】本発明の半導体装置の実施の形態における領域平面図および断面図
【図２】同実施の形態の隣接して形成された同一（Ｎ型）導電型トランジスタとシリコン基板に形成された不純物層２０５Ａとの位置関係、ならびに隣接して形成された同一（Ｐ型）導電型トランジスタとシリコン基板に形成された不純物層２０６Ａとの位置関係を示す平面図
【図３】同実施の形態の製造方法の製造過程において、シリコン基板４０１にＮｃｈトランジスタ活性領域延長部３０１Ａ，Ｐｃｈトランジスタ活性領域延長部３０２Ａを拡張してパターニングし、ＢＯＸ膜４０２を底部とするＳＴＩ４０２Ａを形成した領域平面図および断面図
【図４】同実施の形態の製造方法の製造過程において、図３の工程の後、Ｎｃｈトランジスタしきい値制御層４０５とＰ型不純物層４０５Ａ、ならびにＰｃｈトランジスタしきい値制御層４０６とＮ型不純物層４０６Ａを形成した領域平面図および断面図
【図５】同実施の形態の製造方法の製造過程において、図４の工程の後、ゲート電極形成領域３０５をパターニングしてゲート電極４０８を形成した領域平面図および断面図
【図６】同実施の形態の製造方法の製造過程において、図５の工程の後、Ｐｃｈトランジスタ活性領域延長部３０２Ａのボディコンタクト部となるＳＯＩ層４０３に高濃度Ｎ型ボディコンタクト拡散層４０６Ｂを形成した領域平面図および断面図
【図７】同実施の形態の製造方法の製造過程において、図６の工程の後、Ｎｃｈトランジスタ活性領域延長部３０１Ａのボディコンタクト部となるＳＯＩ層４０３に高濃度Ｐ型ボディコンタクト拡散層４０５Ｂを形成した領域平面図および断面図
【図８】同実施の形態の製造方法の製造過程において、図７の工程の後、Ｎｃｈトランジスタボディコンタクトホール４１４、Ｐｃｈトランジスタボディコンタクトホール４１６を形成した領域平面図および断面図
【図９】同実施の形態の製造方法の製造過程において、図８の工程の後、各コンタクトホールに金属膜を充填してＮｃｈトランジスタボディコンタクト電極４１７、ゲート電極コンタクト電極４１８、Ｐｃｈトランジスタボディコンタクト電極４１９を形成した領域平面図および断面図
【図１０】従来のＳＯＩ構造の半導体装置の領域平面図および構造断面図
【符号の説明】
１Ｎ　　　Ｎｃｈトランジスタ形成領域
１Ｐ　　　Ｐｃｈトランジスタ形成領域
１０１　　Ｎｃｈトランジスタ活性領域
１０１Ａ　Ｎｃｈトランジスタ活性領域延長部
１０２　　Ｐｃｈトランジスタ活性領域
１０２Ａ　Ｐｃｈトランジスタ活性領域延長部
１０３　　ゲート電極領域
１０４　　Ｎｃｈトランジスタボディコンタクト領域
１０５　　Ｎｃｈトランジスタドレインコンタクト領域
１０５Ａ　Ｎｃｈトランジスタドレイン領域
１０６　　Ｎｃｈトランジスタソースコンタクト領域
１０６Ａ　　Ｎｃｈトランジスタソース領域
１０７　　Ｐｃｈトランジスタドレインコンタクト領域
１０７Ａ　　Ｐｃｈトランジスタドレイン領域
１０８　　Ｐｃｈトランジスタソースコンタクト領域
１０８Ａ　　Ｐｃｈトランジスタソース領域
１０９　　Ｐｃｈトランジスタボディコンタクト領域
１１０　　ゲート電極コンタクト領域
２０１　　シリコン基板
２０２　　ＢＯＸ膜
２０３　　ＳＯＩ層
２０４　　ＳＴＩ
２０５　　Ｎｃｈトランジスタチャネル領域
２０６　　Ｐｃｈトランジスタチャネル領域
２０５Ａ　Ｐ型不純物層
２０５Ｂ　高濃度のＰ型拡散層
２０６Ａ　Ｎ型不純物層
２０６Ｂ　高濃度のＮ型拡散層
２０７　　ゲート酸化膜
２０８　　ゲート電極
２０９　　ゲート電極シリサイド
２１０　　ＬＤＤサイドウォール
２１１　　配線層間膜
２１２　　Ｎｃｈトランジスタボディコンタクト用金属電極
２１３　　ゲート電極用金属電極
２１４　　Ｐｃｈトランジスタボディコンタクト用金属電極
２１５　　コンタクトホール
２１６　　金属膜
２１７　　コンタクトホール
２１８　　金属膜
２Ｎ　　　Ｎｃｈトランジスタ形成領域
２Ｐ　　　Ｐｃｈトランジスタ形成領域
３０１　　Ｎｃｈトランジスタ活性領域
３０１Ａ　Ｎｃｈトランジスタ活性領域延長部
３０２　　Ｐｃｈトランジスタ活性領域
３０２Ａ　Ｐｃｈトランジスタ活性領域延長部
３０３　　Ｎｃｈトランジスタしきい値制御層領域
３０４　　Ｐｃｈトランジスタしきい値制御層領域
３０５　　ゲート電極形成領域
３０６　　高濃度Ｎ型不純物注入領域
３０７　　第一のレジスト膜形成領域
３０８　　第二のレジスト膜形成領域
３０９　　高濃度Ｐ型不純物注入領域
３１０　　Ｎｃｈトランジスタボディコンタクト領域
３１１　　Ｎｃｈトランジスドレインコンタクト領域
３１２　　Ｎｃｈトランジスタソースコンタクト領域
３１３　　Ｐｃｈトランジスタボディコンタクト領域
３１４　　Ｐｃｈトランジスドレインコンタクト領域
３１５　　Ｐｃｈトランジスタソースコンタクト領域
３１６　　ゲート電極コンタクト領域
４０１　　シリコン基板
４０２　　ＢＯＸ膜
４０２Ａ　ＳＴＩ
４０３　　ＳＯＩ層
４０４　　パッド酸化膜
４０５　　Ｎｃｈトランジスタしきい値制御層
４０５Ａ　Ｐ型不純物層
４０５Ｂ　高濃度Ｐ型ボディコンタクト拡散層（高濃度Ｐ型不純物層）
４０６　　Ｐｃｈトランジスタしきい値制御層
４０６Ａ　Ｎ型不純物層
４０６Ｂ　高濃度Ｎ型ボディコンタクト拡散層（高濃度Ｎ型不純物層）
４０７　　ゲート酸化膜
４０８　　ゲート電極
４０９　　酸化膜サイドウォール
４１０　　第一のレジスト膜
４１１　　第二のレジスト膜
４１２　　コバルトシリサイド層
４１３　　配線層間酸化膜
４１４　　Ｎｃｈトランジスタボディコンタクトホール
４１５　　ゲート電極コンタクトホール
４１６　　Ｐｃｈトランジスタボディコンタクトホール
４１７　　Ｎｃｈトランジスタボディコンタクト電極
４１７Ａ　　Ｎｃｈトランジスタボディコンタクト
４１８　　ゲート電極コンタクト電極
４１８Ａ　　ゲート電極コンタクト
４１９　　Ｐｃｈトランジスタボディコンタクト電極
４１９Ａ　　Ｐｃｈトランジスタボディコンタクト
【図１】
2004063600.tif 000003
【図２】
2004063600.tif 000004
【図３】
2004063600.tif 000005
【図４】
2004063600.tif 000006
【図５】
2004063600.tif 000007
【図６】
2004063600.tif 000008
【図７】
2004063600.tif 000009
【図８】
2004063600.tif 000010
【図９】
2004063600.tif 000011
【図１０】
2004063600.tif 000012