(57)【要約】【課題】　　半導体レーザパッケージを小型化すると共に、半導体レーザチップに印加する高周波の不要輻射を抑制する。【解決手段】　　半導体レーザチップ１がパッケージベース基板２にボンディングされ、上記パッケージベース基板２に対して電極端子15が垂直方向に貫通して設けられている。更に、上記半導体レーザチップ１が収納された半導体レーザパッケージ32を構成している。そして、上記パッケージベース基板を貫通する電極端子15が２層以上の絶縁材料16，17の間に挟み込まれた導電性材料で構成されて電極が形成されている。【選択図】　図１
2004140387.tif 000002
【特許請求の範囲】
【請求項１】
　　表面と裏面を有し、前記表面側に電子素子を載置するためのパッケージベース部と、
　　複数の電極端子と絶縁層からなる電極部とを備え、
　　前記電極部は、複数の電極端子が絶縁層にはさまれて一体となっており、
　　前記電極部は、前記パッケージベース部の前記裏面側から少なくとも前記表面に達するように配置され、
　　前記電極部は、前記パッケージベース部の前記裏面側から外部に突き出していることを特徴とするパッケージ。
【請求項２】
　　前記絶縁層は２層以上の絶縁材料からなり、
　　前記電極端子は前記２層以上の絶縁材料の間に挟み込まれた導電体材料で形成されたことを特徴とする請求項１記載のパッケージ。
【請求項３】
　　少なくとも前記電極端子の一端は前記絶縁層の外に露出していることを特徴とする請求項１または２記載のパッケージ。
【請求項４】
　　表面と裏面を有し、且つ複数の電極端子及び絶縁層からなる電極部を備える一方、前記電極部は、複数の電極端子が絶縁層にはさまれて一体となっており、前記電極部が、前記裏面側から少なくとも前記表面に達するように配置されると共に、前記電極部が、前記裏面側から前記パッケージベース部の外部に突き出しているパッケージと、
　　前記パッケージベース部の表面側に載置された電子素子とを有することを特徴とする電子装置。
【請求項５】
　　前記絶縁層は２層以上の絶縁材料からなり、前記電極端子は前記２層以上の絶縁材料の間に挟み込まれた導電体材料で形成されたことを特徴とする請求項４記載の電子装置。
【請求項６】
　　少なくとも前記電極端子の一端は前記絶縁層の外に露出していることを特徴とする請求項４または５記載の電子装置。
【請求項７】
　　前記電子素子は半導体レーザであることを特徴とする請求項４ないし６のいずれかに記載の電子装置。
【請求項８】
　　前記パッケージは、前記パッケージベース部の上部に開口部を有し、
　　前記開口部は光学部材で封止されていることを特徴とする請求項７記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　　本発明は、光情報処理、光計測及び光通信に適用される半導体レーザ装置に関するものである。
【背景技術】
【０００２】
　　従来の半導体レーザ装置の構造を図15に示している。この図15において、１は半導体レーザチップであって、半導体レーザチップ１が収納された半導体レーザパッケージを構成し、２はパッケージベース基板、３はモニタ用受光素子、４は電極端子、５は端子絶縁部である。
【０００３】
　　また、このような従来の技術を利用し、更に多くの電極端子（10ピン）４，４，…を構成した半導体レーザ装置の構造を図16に示している。この図16において、６は信号検出用受光素子である。
【０００４】
　　また、図15及び図16に示す従来の技術の問題点を解決するために、新たに提案された従来の技術を図17乃至図19に示している。この図17乃至図19において、７はセラミック外縁部、８は金属ベース基板、９はマイクロプリズム、10はカバーガラス、11は電極端子に相当する電極配線パターンである。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
　　上述した半導体レーザ装置において、図15に示す従来の技術では、パッケージベース基板２に対して電極端子４を絶縁するために端子絶縁部５が必要であり、この端子絶縁部５の材料としてはガラスや樹脂が用いられている。
【０００６】
　　このような半導体レーザパッケージの作製工程において、電極端子４をパッケージベース基板２に接触しないようにするためには、通常、端子絶縁部５に約１ｍｍ以上の穴径が必要であった。
【０００７】
　　従って、このような方法により半導体レーザパッケージの電極端子４の数を増やすためには、端子絶縁部５の穴の間隔を考慮して設計する必要があり、半導体レーザパッケージが大きくなってしまうという問題があった。実際、このような技術を利用して10端子の半導体レーザパッケージを構成した場合、図16に示すように、外形が９ｍｍ径と非常に大きくなっていた。
【０００８】
　　このような問題を解決するために、上記端子絶縁部５の穴径を小さくする例も示されているが、穴径が0.8mm以下になると、作製コストが非常に大きくなるという問題があった。
【０００９】
　　そこで、このような問題を解決する構造として、図17乃至図19に示すように、パッケージベース基板２を貫通するような電極端子４を設けずに、電極配線パターン11でもって電極端子を構成する構造が提案されている。
【００１０】
　　このような半導体レーザパッケージにおいては、半導体レーザ装置として高出力の半導体レーザチップ１を実装する必要があり、光磁気ディスクや相変化型光ディスクに対応した光ピックアップに応用することを考えた場合、半導体レーザ装置のノイズ特性を向上させるために、半導体レーザチップ１に数百ＭHzの高周波を印加する必要がある。
【００１１】
　　この半導体レーザチップ１に高周波を印加する場合、上記図15に示す半導体レーザ装置においては、例えば、実開昭６３−１６４８１３号公報に示す構造に構成され、図20に示すように構成される。この図20において、12は高周波回路基板、13は高周波回路パッケージである。
【００１２】
　　このように高周波回路基板12及びその高周波が印加される半導体レーザパッケージの電極端子４は、高周波回路パッケージ13及びパッケージベース基板２によりシールドされており、高周波の外部への輻射が最小限に抑えられることになる。このシールド特性は、光ピックアップ及び光ディスク機器への不要輻射による影響を抑えるためにも、非常に重要な特性である。
【００１３】
　　しかし、図17乃至図19に示す半導体レーザパッケージの場合、半導体レーザチップ１への高周波の印加は、半導体レーザパッケージの内部から周辺にまたがるように蒸着された電極配線パターン11を通して印加する以外になく、特に、この電極配線パターン11において、半導体レーザパッケージの周辺の表面に露出された部分から不要輻射30が発生するという問題があった。
【００１４】
　　本発明は、斯かる点に鑑みてなされたもので、半導体レーザパッケージの小型化を図ると共に、不要輻射の発生を抑制することができるようにすることを目的とするものである。
【課題を解決するための手段】
【００１５】
　　上記の目的を達成するために、本発明が講じた手段は、表面と裏面を有し、前記表面側に電子素子を載置するためのパッケージベース部と、複数の電極端子と絶縁層からなる電極部とを備え、前記電極部は、複数の電極端子が絶縁層にはさまれて一体となっており、前記電極部は、前記パッケージベース部の前記裏面側から少なくとも前記表面に達するように配置され、前記電極部は、前記パッケージベース部の前記裏面側から外部に突き出していることを特徴とするパッケージである。
【００１６】
　　また、本発明が講じた他の手段は、表面と裏面を有し、且つ複数の電極端子及び絶縁層からなる電極部を備える一方、前記電極部は、複数の電極端子が絶縁層にはさまれて一体となっており、前記電極部が、前記裏面側から少なくとも前記表面に達するように配置されると共に、前記電極部が、前記裏面側から前記パッケージベース部の外部に突き出しているパッケージと、前記パッケージベース部の表面側に載置された電子素子とを有することを特徴とする電子装置である。
【００１７】
　　　　〈作用〉
　　上記の構成により、本発明では、電極端子が、絶縁層の間に挟み込まれているので、半導体レーザチップ及び／又はその他の素子チップ（受光素子チップ、演算回路素子チップ等）を収納し、且つ多くの電極端子を必要とする半導体レーザパッケージを非常に小型化することができる。
【００１８】
　　しかも、上記電極端子がパッケージベース基板を垂直方向に貫通していることから、半導体レーザチップに印加する高周波の外部への不要輻射を抑えることができる。
【発明の効果】
【００１９】
　　したがって、本発明によれば、電極端子が、２層以上の絶縁材料の間に挟み込まれた導電性材料で形成されているので、半導体レーザチップ及び／又はその他の素子チップ（受光素子チップ、演算回路素子チップ等）を収納し、且つ多くの電極端子を必要とする半導体レーザパッケージを非常に小型化することができる。
【００２０】
　　また、上記電極をパッケージベース基板に差し込むことのみでもって絶縁を確保することができるので、作成の容易化を図ることができる。
【００２１】
　　また、上記電極に電気回路を実装することにより、機能に優れたものとすることができる。
【００２２】
　　また、上記電極端子がパッケージベース基板を垂直方向に貫通していることから、半導体レーザチップに印加する高周波の外部への不要輻射を抑えることができる。
【００２３】
　　また、上記パッケージベース基板を平板上に形成することにより、より低コストで半導体レーザパッケージを実現することができる。また、パッケージベース基板として周辺部を高くした構造を採用することにより、金属キャップが不要の半導体レーザパッケージを実現することができる。
【００２４】
　　更に、絶縁材料による多層電極に構成することにより、複雑な配線構造や電気回路の一体化を実現することができる。
【発明を実施するための最良の形態】
【００２５】
　　以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００２６】
　　図１乃至図４は、本発明の第１実施形態を示している。この図１において、１は半導体レーザチップ、２はパッケージベース基板、６は信号検出用受光素子、14は５端子が一体化されたセラミック２層電極、15はセラミック２層電極14に形成されて電極端子となる金属蒸着パターンであって、上記半導体レーザチップ１はパッケージベース基板２に直接あるいはヒートシンク材を介してボンディングされている。また、図３において、16は第１のセラミック層、17は第２のセラミック層、18は各セラミック層16，17の張り合わせ面、19及び20は各セラミック層16，17における上面及び18の反対面の外側面である。また、図４において、21はセラミック２層電極14が挿入される貫通孔である。
【００２７】
　　上記図１におけるセラミック２層電極は、図３に示すように、第１のセラミック層16と第２のセラミック層17とを張り合わせ面18にて張り合わせすることにより形成されている。つまり、第１のセラミック層16と第２のセラミック層17とは、それぞれ張り合わせ面18と上面19及び外側面20とに、複数本（図３の場合５本）の金属蒸着パターン15が形成されている。これらの２つのセラミック層を張り合わせ面18において、お互いの５本の電極端子である金属蒸着パターン15が重なるように張り合わせる。このようにして作製したセラミック２層電極14を、図４に示すように、パッケージベース基板２に形成された貫通孔21に差し込むことにより、半導体レーザパッケージ32が完成する。
【００２８】
　　上記半導体レーザパッケージ32においては、金属蒸着パターン15である複数の電極端子（図３の場合５本）を一度に差し込むことができるので、従来のようにピン数分だけ電極端子を差し込む必要がない。
【００２９】
　　また、電極端子である金属蒸着パターン15とパッケージベース基板２との絶縁も、セラミック２層電極14自体の表面が絶縁性をもっているため、特に留意することなく差し込むだけで絶縁が確保できるので、従来の図15及び図16に示す半導体レーザパッケージのように端子絶縁部５内におけるピン位置を考慮する必要がなくなり、作製が容易に行える。
【００３０】
　　また、セラミック２層電極14自体は、100μｍ程度までなら容易に薄くでき、しかも、その表面の金属蒸着パターン15は、蒸着マスクにより100μｍ幅の電極パターン形成が容易に可能であることから、セラミック２層電極14自体を非常に小さくするすることができ、ひいては半導体レーザパッケージ32の小型化を図ることができる。
【００３１】
　　実際に図１に示す半導体レーザパッケージ32においては、セラミック２層電極14の厚みを0.4mmとしても３mm角の10端子パッケージを実現することができることからも、非常に小型化に寄与する構造となる。
【００３２】
　　また、上記セラミック２層電極14の構造をいかして、図５に示すように、平板状のパッケージベース基板２にすることにより、パッケージベース基板２自体も低コストで実現できるとともに、さらに小型化が実現できる。
【００３３】
　　そして、この図５に示す平板のパッケージベース基板２においては、例えば、本願発明者が提案した特開平４−１９６１８９号公報に示すような素子、すなはち、図６に示すように、45゜のマイクロミラー23を形成したシリコン基板22上に半導体レーザチップ１を配置し、半導体レーザチップ１からの出射光を上方に向けるようにした素子を採用することにより、半導体レーザ装置を構成することが可能になる。尚、図６における24は受光素子領域である。
【００３４】
　　また、図７に示すように、パッケージベース基板２の外周部を高くして断面を凹状にすることにより、図15及び図16に示すような従来の半導体レーザパッケージに必要であった複雑な構造の金属キャップ（図８参照）が不要になり、ガラス板（又は樹脂等の透明部材）25のみで封止できるようになり、さらに低コスト化が可能である。尚、図８に示す従来の金属キャップにおいて、26は金属キャップ外周部、27は窓ガラスである。
【００３５】
　　また、この図７においては、ガラス基板25のかわりにホログラム光学素子や偏光フィルタ、更に、プリズム等の光学部材を用いることにより、更に機能を付加した素子を得ることができるようになる。
【００３６】
　　図９は、上述した第１の実施形態で示した半導体レーザパッケージ32を適用し、半導体レーザチップ１に高周波を印加する高周波回路基板12を接続した半導体レーザ装置を示している。この図９において、28はホログラム光学素子、29はハンダ付部、12aは高周波回路基板12に形成され半導体レーザチップ１に接続される電気回路である。
【００３７】
　　この図９に示す半導体レーザ装置においては、半導体レーザチップ１に高周波を印加するセラミック２層電極14が、高周波回路パッケージ13とパッケージベース基盤２とにシールドされており、電極配線パターンが表面に露出することがないため、高周波の不要輻射を抑えることができる。
【００３８】
　　しかも、高周波を印加する高周波回路基板12には、高周波電気回路12aが実装されると共に、２つのスルーホール12b，12bが形成され、各スルーホール12b，12bにセラミック２層電極14が挿入されており、電極端子を10端子構成することができるため、回路基板コストを低減できると共に、セラミック２層電極14を高周波回路基板12の各スルーホール12b，12bに差し込む際にも、セラミック２層電極14が少なく且つセラミック２層電極14自体が硬いことにより、セラミック２層電極14の曲がり等による差込み不良を防止することができる。
【００３９】
　　図10は、本発明による半導体レーザパッケージ32をリードフレーム化した構造を示し、半導体レーザパッケージ32がリードフレーム31に複数個連結して形成されている。
【００４０】
　　この図10に示す半導体レーザ装置においては、従来、図15及び図16に示すような電極端子４がパッケージベース基盤２に対して垂直方向に設けられている半導体レーザパッケージ32は、個別に取り扱われていたが、図10に示すように、半導体レーザパッケージ32をリードフレーム31に配置することにより、多連構造にすることができ、製造時の位置決め精度の向上及び取り扱い速度の向上を図ることができ、コスト低減を図ることができる。
【００４１】
　　図11は、セラミック２層電極14の他の実施形態を示し、前実施形態が金属蒸着パターン15で電極端子を構成したのに代えて、金属端子30で電極端子を構成したもので、金属端子30を２つのセラミック層16，17で挟み込んだもので、前実施形態と同様の効果を発揮する。
【００４２】
　　また、上記セラミック２層電極14は、２つのセラミック層16，17に限られず、更に多層に刷るようにしてもよく、また、スルーホールを用いてセラミック層間の電極端子を連結することにより複雑な電極構造を実現するようにしてもよく、これによってより顕著な効果を発揮する。また、絶縁材料としてセラミックを用いているが、樹脂等他の絶縁材料でも同様の効果を発揮する。
【００４３】
　　図12は、本発明の実施形態を示し、セラミック２層電極14自体に高周波回路、演算回路等の通常の電気回路33を構成したもので、電気回路素子34がセラミック２層電極14に実装されている。この結果、より機能の優れた半導体レーザ装置を得ることもできる。
【００４４】
　　尚、図12における半導体レーザ装置において、図７に示すように、パッケージベース基板２の外周部を高く設計することにより、図７の半導体レーザパッケージ32と同等の効果が得ることができる。
【００４５】
　　図13及び図14は、他の発明の実施形態における前提構造を示し、半導体レーザチップ１に高周波を印加する高周波印加用電極端子35がパッケージベース基板２に対して垂直方向に端子絶縁部36を介して貫挿されている。この高周波印加用電極端子35及び端子絶縁部36を図１又は図11に示すセラミック２層電極14で構成する。尚、図13及び図14において、７はセラミック外縁部、11は電極端子に相当する電極配線パターンである。
【００４６】
　　このような構造にすることにより、半導体レーザに高周波を印加する電極端子35だけはパッケージベース基板２に対して垂直であるため、高周波回路基板及び高周波回路パッケージとの接続を考えた場合、図９に示す実施形態と同様、高周波回路パッケージ13とパッケージベース基板２とにより、高周波印加用電極端子35であるセラミック２層電極14をシールドでき、表面に露出することがなくなるため、高周波の不要輻射を抑えることができる。
【００４７】
　　また、垂直方向の電極端子は製作コストが高いため、本実施形態に示すように垂直方向の電極端子35をセラミック２層電極14として半導体レーザチップ１の端子のみに限定し、その他の受光素子等の電極端子は、従来と同様の電極配線パターン11を採用することにより、高周波の不要輻射の抑制と製作コスト低減とを図ることができる。
【産業上の利用可能性】
【００４８】
　　以上説明したように、本発明は、光情報処理、光計測及び光通信に適用される半導体レーザ装置について有用である。
【図面の簡単な説明】
【００４９】
【図１】半導体レーザ装置の概略正面図である。
【図２】半導体レーザ装置の概略平面図である。
【図３】半導体レーザ装置の電極を示す斜視図である。
【図４】半導体レーザ装置のパッケージベース基板の斜視図である。
【図５】パッケージベース基板を示す正面図である。
【図６】半導体レーザ素子の構造図である。
【図７】半導体レーザ装置のパッケージベース基板の変形例を示す正面図である。
【図８】従来の半導体レーザ装置のキャップを示す断面正面図である。
【図９】高周波回路基板を接続した半導体レーザ装置の断面正面図である。
【図１０】リードフレーム化した半導体レーザ装置の平面図である。
【図１１】電極の他の実施形態を示す斜視図である。
【図１２】電気回路を備えた半導体レーザ装置の断面正面図である。
【図１３】半導体レーザ装置の他の実施形態を示す平面図である。
【図１４】半導体レーザ装置の他の実施形態を示す断面正面図である。
【図１５】従来の半導体レーザ装置を示す斜視図である。
【図１６】従来の他の半導体レーザ装置を示す斜視図である。
【図１７】従来の他の半導体レーザ装置を示す断面正面図である。
【図１８】従来の他の半導体レーザ装置を示す平面図である。
【図１９】従来の他の半導体レーザ装置を示す断面側面図である。
【図２０】高周波回路基板を接続した従来の半導体レーザ装置の断面正面図である。
【符号の説明】
【００５０】
1           半導体レーザチップ
2           パッケージベース基板
12　　　　　高周波回路基板
12a         高周波電気回路
12b         スルーホール
13　　　　　高周波回路パッケージ
14　　　　　セラミック２層電極
15　　　　　金属蒸着パターン
16　　　　　第１のセラミック層
17　　　　　第２のセラミック層
18　　　　　張り合わせ面
21　　　　　貫通孔
30　　　　　棒状金属端子
31　　　　　リードフレーム
32　　　　　半導体レーザパッケージ
33　　　　　電気回路
【図１】
2004140387.tif 000003
【図２】
2004140387.tif 000004
【図３】
2004140387.tif 000005
【図４】
2004140387.tif 000006
【図５】
2004140387.tif 000007
【図６】
2004140387.tif 000008
【図７】
2004140387.tif 000009
【図８】
2004140387.tif 000010
【図９】
2004140387.tif 000011
【図１０】
2004140387.tif 000012
【図１１】
2004140387.tif 000013
【図１２】
2004140387.tif 000014
【図１３】
2004140387.tif 000015
【図１４】
2004140387.tif 000016
【図１５】
2004140387.tif 000017
【図１６】
2004140387.tif 000018
【図１７】
2004140387.tif 000019
【図１８】
2004140387.tif 000020
【図１９】
2004140387.tif 000021
【図２０】
2004140387.tif 000022