(57)【要約】【課題】演算増幅器のオフセットを誤りなく補正することができる光電式エンコーダを提供する。【解決手段】増幅器Ｇａ１，Ｇａ２，Ｇｂ１，Ｇｂ２や加算器Ｇａ３，Ｇｂ３のオフセット電圧を測定する際に、伝送ゲートＴＧ１〜ＴＧ４をオフすることにより、増幅器や加算器をフォトダイオードＤ１〜Ｄ８から切り離す。同時にトランジスタＮＴ１〜ＮＴ４をオンすることにより、フォトダイオードＤ１〜Ｄ８を含む回路を閉回路にする。したがって、オフセット電圧の測定中、外部から何らかの光がフォトダイオードＤ１〜Ｄ８に入射することにより電流が発生しても、その電流は上記閉回路に流れる。【選択図】  図２
2004205458.tif 000002
【特許請求の範囲】
【請求項１】
受光素子と、
前記受光素子からの信号が入力可能な反転入力端子を含む演算増幅器と、
並列接続された第１導電型と第２導電型の電界効果トランジスタにより、前記受光素子と前記反転入力端子との接続および切り離しの制御をする第１スイッチング素子と、
前記受光素子と前記反転入力端子とが切り離されている場合にオンすることにより前記受光素子を含む回路を閉回路にすると共に前記受光素子と前記反転入力端子とが接続されている場合にオフする第２スイッチング素子と、
前記受光素子とギャップを設けて相対移動可能に配置されると共に光学格子を含むスケールと、
前記スケールに照射する光を生成する光源部と、
を備えたことを特徴とする光電式エンコーダ。
【請求項２】
前記第２スイッチング素子は電界効果トランジスタを含み、
前記第１スイッチング素子と前記第２スイッチング素子はゲート線を共通にしていることを特徴とする請求項１記載の光電式エンコーダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、精密測定に使用される光電式エンコーダに関する。
【０００２】
【従来の技術】
従来から直線変位や角度変位などの精密な測定に光電式エンコーダが利用されている。光電式エンコーダには様々なタイプがあり、例えば、発光ダイオードと、発光ダイオードからの光が照射される光学格子が形成されたスケールと、スケールに対して移動可能に対向配置されると共に複数のフォトダイオードがアレイ状に配置されたフォトダイオードアレイと、を含んで構成されたタイプがある（例えば、特許文献１参照）。このタイプでは、スケールの光学格子を透過した発光ダイオードからの光をフォトダイオードアレイで受光し、光電変換されて発生した電気信号を利用して直線などの変位量を演算する。
【０００３】
一方、例えば、特許文献２に開示されたフォトダイオードアレイの信号読出回路によれば、読み出し信号を出力しているフォトダイオード以外の他のフォトダイオードを短絡することにより、他のフォトダイオードからの漏れ電流がアンプに流れ込むのを防止している。
【０００４】
【特許文献１】
特許第２６９０６８０号明細書（[０００３]、図８）
【特許文献２】
特開平９−５５６５０号公報（[００３４]、[００３５]、図１、図３）
【０００５】
【発明が解決しようとする課題】
ところで、光電式エンコーダのフォトダイオードアレイで検出された光が光電変換されて発生した電気信号に基づく変位量の演算に、演算増幅器（オペアンプ）による処理が含まれる場合、演算増幅器にはオフセットが不可避的に発生するので、その補正が必要となる。しかし、せっかくオフセットの補正をしても、その補正が間違っていれば、変位量の精密な測定を実現できない。
【０００６】
本発明は、かかる問題点に鑑みてなされたもので、演算増幅器のオフセットを誤りなく補正することができる光電式エンコーダを提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る光電式エンコーダは、受光素子と、受光素子からの信号が入力可能な反転入力端子を含む演算増幅器と、並列接続された第１導電型と第２導電型の電界効果トランジスタにより、受光素子と反転入力端子との接続および切り離しの制御をする第１スイッチング素子と、受光素子と反転入力端子とが切り離されている場合にオンすることにより受光素子を含む回路を閉回路にすると共に受光素子と反転入力端子とが接続されている場合にオフする第２スイッチング素子と、受光素子とギャップを設けて相対移動可能に配置されると共に光学格子を含むスケールと、スケールに照射する光を生成する光源部と、を備えたことを特徴とする。
【０００８】
本発明に係る光電式エンコーダによれば、受光素子と反転入力端子とが切り離されている場合に、第２スイッチング素子がオンすることにより、受光素子を含む回路を閉回路にしている。このため、オフセット電圧の測定を含むオフセットの補正中、受光素子に外部から何らかの光が入射して電流が発生しても、この電流は上記閉回路に流れ、第１スイッチング素子に流れるのを防止できる。したがって、第１スイッチング素子からのリーク電流が演算増幅器に流れることを防止できるので、オフセット電圧を正確に測定できる。
【０００９】
本発明に係る光電式エンコーダにおいて、第２スイッチング素子は電界効果トランジスタを含み、第１スイッチング素子と第２スイッチング素子がゲート線を共通にすることができる。これによれば、第１スイッチング素子と第２スイッチング素子のゲート線が共通なので、回路設計が容易となる。
【００１０】
【発明の実施の形態】
以下、図面に基づいて本発明の一実施形態に係る光電式エンコーダについて説明する。図１はこの光電式エンコーダ１の概略構成を示す図である。光電式エンコーダ１の特徴の一つは、演算部２９の構成である。これの理解のために、まず、光電式エンコーダ１の構成および測定動作の概略を説明する。
【００１１】
光電式エンコーダ１は、発光ダイオード（ＬＥＤ）３と、これに近い順に沿って配置されたインデックススケール５、スケール７、受光アレイ９とにより構成される。光電式エンコーダ１はリニヤ（一次元）型であるが、本発明は二次元型にも適用できる。
【００１２】
発光ダイオード３およびインデックススケール５により光源部１１が構成される。発光ダイオード３は光を放射する発光素子の一例であり、このダイオード３からの光Ｌが照射される位置には、インデックススケール５が配置されている。インデックススケール５は長尺状の透明基板１３を含み、この基板１３の発光ダイオード３側に向く面と反対側の面上に光学格子１５が形成されている。光学格子１５は複数の遮光部１７が所定のピッチを設けてリニヤ状（アレイ状の一例）に、かつ各遮光部１７が図面の奥行き方向に延びるように、配置されたものである。遮光部１７は金属などから構成される。なお、光源部がインデックススケール５を含まない場合でも本発明を適用することができる。
【００１３】
インデックススケール５の光学格子１５側には、インデックススケール５と所定のギャップを設けてスケール７が位置している。スケール７はインデックススケール５よりも長手方向の寸法が大きく、図１にはその一部が表れている。スケール７はガラスなどの透明材料から構成される長尺状の透明基板１９を含む。透明基板１９の一方の面がインデックススケール５の光学格子１５と対向している。透明基板１９の他方の面上には、金属などからなる複数の遮光部２１が所定のピッチを設けてリニヤ状（アレイ状の一例）に、かつ各遮光部２１が図面の奥行き方向に延びるように、形成されている。これにより光学格子２３が構成される。
【００１４】
受光アレイ９は、８個のフォトダイオードＤ１〜Ｄ８（受光素子の一例）が所定のピッチを設けてリニヤ状（アレイ状の一例）に、かつ各フォトダイオードが図面の奥行き方向に延びるように、ガラスなどの透明基板２５に配置されたものである。フォトダイオードＤ１〜Ｄ８の受光面が光学格子２３側に向くように、スケール７と所定のギャップを設けて受光アレイ９が位置している。
【００１５】
受光アレイ９は、光源部１１と共に一つのホルダ（図示せず）に取り付けられており、このホルダは図中のＸで示すスケール７の長手方向に移動可能にされている。つまり、光電式エンコーダ１は、固定されたスケール７に対して、上記ホルダを移動させることにより、変位量を測定する。なお、光源部１１と受光アレイ９を固定し、スケール７を移動させて変位量を測定するタイプにも、本発明を適用することができる。したがって、本発明のスケールは、受光アレイおよび光源部に対して、相対移動可能に配置されている。
【００１６】
フォトダイオードＤ１〜Ｄ８で検出された信号は、受光アレイ９のフォトダイオードが形成されている側の面２７に配置された演算部２９に送られて、変位量の演算が実行される。演算部２９はＩＣチップにより構成される。なお、受光素子として、フォトダイオードの替わりにフォトトランジスタを用いることもできる。
【００１７】
次に、光電式エンコーダ１の測定動作の概略を説明する。発光ダイオード３から光Ｌをインデックススケール５に照射して変調させ、その変調光をスケール７に照射すると、インデックススケール５の光学格子１５とスケール７の光学格子２３との重なりにより明暗パターンが生じる。そして、受光アレイ９および光源部１１をＸで示す方向に移動させることにより生じる明暗パターンの変化を、受光アレイ９の複数のフォトダイオードＤ１〜Ｄ８で検出する。
【００１８】
これにより、各フォトダイオードから正弦波状の信号が出力される。詳しくは、フォトダイオードＤ１，Ｄ５でＡ相（０0）の信号が出力され、フォトダイオードＤ２，Ｄ６でＡ相より９０0位相がずれたＢ相（９０0）の信号が出力され、フォトダイオードＤ３，Ｄ７でＡ相より１８０0位相がずれた／Ａ相（１８０0）の信号が出力され、フォトダイオードＤ４，Ｄ８でＡ相より２７０0位相がずれた／Ｂ相（２７０0）の信号が出力される。
【００１９】
Ａ相やＢ相の信号以外にこれらを反転させた、／Ａ相や／Ｂ相の信号を生成しているのは、Ａ相やＢ相の信号に含まれる直流成分の除去、並びに、信号の信頼性及び高速追従性の確保のためである。また、Ａ相およびＢ相を変位量の測定に利用するのは、受光アレイ９および光源部１１の移動方向の判断のためであるので、原理的には、Ａ相のみで変位量の測定が可能である。したがって、本発明は、Ａ相およびＢ相の信号を利用しかつ／Ａ相および／Ｂ相の信号を利用しない光電式エンコーダやＡ相の信号のみを利用する光電式エンコーダにも、適用することができる。
【００２０】
上記四つの信号は演算部２９に送られる。演算部２９では、Ａ相およびＢ相に所定の処理（直流成分の除去等）をした後に、処理されたＡ相およびＢ相を基にして変位量が演算される。図２は上記処理のために、演算部２９に設けられた回路の主要構成を示す図であるが、Ａ相やＢ相は図３に示す基本回路で上記処理をすることができる。そこで、図３を用いて、Ａ相やＢ相の処理について説明する。
【００２１】
Ａ相の信号を出力するフォトダイオードＤ１，Ｄ５、／Ａ相の信号を出力するフォトダイオードＤ３，Ｄ７、Ｂ相の信号を出力するフォトダイオードＤ２，Ｄ６、／Ｂ相の信号を出力するフォトダイオードＤ４，Ｄ８のアノードは、それぞれ、増幅器Ｇａ１，Ｇａ２，Ｇｂ１，Ｇｂ２（演算増幅器の一例）の反転入力端子に接続されている。これにより、Ａ相の信号、／Ａ相の信号、Ｂ相の信号、／Ｂ相の信号は、それぞれ、増幅器Ｇａ１，Ｇａ２，Ｇｂ１，Ｇｂ２に入力して増幅される。なお、フォトダイオードＤ１〜Ｄ８のカソードは電源（例えば５Ｖ）に接続されている。また、これらの増幅器の非反転入力端子は、アナログ基準電圧Ｖｒｅｆ（例えば２．５Ｖ）に設定されている。さらに、これらの増幅器には、増幅度を正確にするために抵抗Ｒ１を介して負帰還がかけられている。
【００２２】
増幅されたＡ相の信号、／Ａ相の信号は、抵抗Ｒ２を介して、加算器Ｇａ３の反転入力端子、非反転入力端子にそれぞれ入力する。これにより、加算器Ｇａ３からは、直流成分が除去された正弦波状のＡ相の信号が生成される。増幅されたＢ相の信号、／Ｂ相の信号も、同様の処理がなされて、加算器Ｇｂ３からは、直流成分が除去された正弦波状のＢ相の信号が生成される。そして、処理されたＡ相およびＢ相を基にして、演算部２９で直線などの変位量を演算し、その数値を図示しない表示部に出力する。以上が光電式エンコーダ１の測定動作の概略である。
【００２３】
なお、増幅器Ｇａ３，Ｇｂ３の非反転入力端子は、抵抗Ｒ３を介してアナログ基準電圧Ｖｒｅｆ（例えば２．５Ｖ）に設定されている。また、増幅器Ｇａ３，Ｇｂ３は増幅度を正確にするために、抵抗Ｒ３を介して負帰還がかけられている。
【００２４】
図３では、各相の信号を２個のフォトダイオードで出力（例えば、Ａ相の信号をフォトダイオードＤ１，Ｄ５で出力）しているが、本発明は１個でも適用できるし、また、３個以上でも適用できる。
【００２５】
さて、図２に示す本実施形態に係る処理回路は図３の処理回路と異なり、第１スイッチング素子群Ｓ１および第２スイッチング素子群Ｓ２が設けられている。以下、これについて詳細に説明する。
【００２６】
本実施形態では、増幅器Ｇａ１，Ｇａ２，Ｇｂ１，Ｇｂ２や加算器Ｇａ３，Ｇｂ３として、演算増幅器（オペアンプ）を利用している。したがって、図４に示すように、処理されたＡ相およびＢ相の信号の中心電圧がアナログ基準電圧Ｖｒｅｆからずれてしまう現象（つまりオフセット）が不可避的に発生する。
【００２７】
図３の回路でオフセットの補正をした場合、オフセット電圧の測定中にいずれかのフォトダイオードＤ１〜Ｄ８に光が入射すると、それにより発生した電流が増幅器Ｇａ１，Ｇａ２，Ｇｂ１，Ｇｂ２や加算器Ｇａ３，Ｇｂ３に流れるので、オフセット電圧を正確に測定することができない。この結果、たとえオフセットの補正をしても、間違った補正となり、変位量の精密な測定を実現することができない。
【００２８】
そこで、オフセット電圧を正確に測定するために、図３の回路にＰ型のＭＯＳ電界効果トランジスタＰＴ１〜ＰＴ４を追加した回路が図５である。各トランジスタにより、フォトダイオードのアノードと増幅器の反転入力端子との接続および切り離しの制御が実行される。例えば、トランジスタＰＴ１により、フォトダイオードＤ１，Ｄ５のアノードと増幅器Ｇａ１の反転入力端子との接続および切り離しの制御が実行される。
【００２９】
図５の回路によれば、通常時、トランジスタＰＴ１〜ＰＴ４のゲート線ＧＬの電位は「Ｌ」に設定される。よって、トランジスタＰＴ１〜ＰＴ４はオン状態であるので、変位量を演算することができる。一方、オフセット電圧の測定を含むオフセット補正時は、ゲート線ＧＬの電位を「Ｈ」に設定することにより、フォトダイオードＤ１〜Ｄ８を増幅器Ｇａ１，Ｇａ２，Ｇｂ１，Ｇｂ２や加算器Ｇａ３，Ｇｂ３から切り離す。この状態では、たとえいずれかのフォトダイオードＤ１〜Ｄ８に光が入射することにより電流が発生しても、この電流は増幅器や加算器に流れ込まないので、オフセット電圧を正確に測定することができると考えられていた。
【００３０】
しかし、本発明者によれば、トランジスタＰＴ１〜ＰＴ４がオフ状態であっても、リーク電流が増幅器Ｇａ１，Ｇａ２，Ｇｂ１，Ｇｂ２や加算器Ｇａ３，Ｇｂ３に流れ込むことにより、オフセット電圧を正確に測定できないことが分かった。これについて詳細に説明する。図６は図５の増幅器Ｇａ１、トランジスタＰＴ１およびフォトダイオードＤ１，Ｄ５を示す図である。
【００３１】
ゲート線ＧＬの電位は「Ｈ」（例えば５Ｖ）に設定されているので、トランジスタＰＴ１はオフとなり、フォトダイオードＤ１，Ｄ５は増幅器Ｇａ１から切り離され、フォトダイオードＤ１，Ｄ５を含む回路は開回路となる。この状態で、フォトダイオードＤ１，Ｄ５のいずれかに、外部から何らかの光Ｌが入射すると、光Ｌが入射したフォトダイオードに光電圧が発生する。
【００３２】
カソードＫは電源に接続されているので、上記光電圧によりアノードＡの電圧が電源電圧より少し高くなることがある。例えば、電源電圧が５Ｖの場合、アノードＡの電圧が約５．６Ｖとなる。このため、アノードＡと接続されているＰ型のＭＯＳ電界効果トランジスタＰＴ１のソースの電圧は約５．６Ｖとなり、ゲート電圧（５Ｖ）よりも高くなる。よって、ゲート−ソース電圧がトランジスタＰＴ１の閾値電圧に近づくので、トランジスタＰＴ１のゲートが不完全なオフ状態となる。この結果、上記光電圧によるリーク電流ＩがトランジスタＰＴ１を通り、増幅器Ｇａ１に流れ込むので、オフセット電圧を正確に測定することができない。
【００３３】
トランジスタＰＴ１の替わりに、図７に示すように、Ｎ型のＭＯＳ電界効果トランジスタＮＴにすれば、リーク電流Ｉが増幅器Ｇａ１に流れ込むことを防止できる。つまり、アノードＡの電圧が５．６Ｖに上昇すると、ゲート−ソース電圧はトランジスタＮＴの閾値電圧からさらに離れ、トランジスタＮＴは完全なオフ状態を維持するのである。なお、フォトダイオードのアノードＡとカソードＫを逆にした場合、つまり、アノードＡを電源と接続し、カソードＫをトランジスタＰＴ１，ＮＴと接続した場合、詳細な説明は省略するが、今度は、Ｎ型のトランジスタでリーク電流の問題が生じる。
【００３４】
ここで、トランジスタＰＴ１やトランジスタＮＴの替りに、図８に示すように、伝送ゲートＴＧ（第１スイッチング素子の一例）、つまり、Ｎ型のＭＯＳ電界効果トランジスタＮＴとＰ型のＭＯＳ電界効果トランジスタＰＴとが並列接続されたスイッチにした場合、リーク電流ＩはトランジスタＮＴに流れないが、トランジスタＰＴに流れることになる。したがって、リーク電流の問題を避けることができない。
【００３５】
なお、伝送ゲートＴＧは、アナログスイッチまたはトランスミッションゲートともいう。伝送ゲートＴＧの動作について簡単に説明する。ゲート線ＧＬの電位を「Ｈ」にすると、トランジスタＰＴのゲートに「Ｈ」レベルの電圧が印加されると共にトランジスタＮＴのゲートにインバータＩＶで反転された「Ｌ」レベルの電圧が印加される。これにより、トランジスタＰＴおよびトランジスタＮＴの両方が同時にオフとなるので、伝送ゲートＴＧが電流を流さない状態、つまりオフとなる。
【００３６】
一方、ゲート線ＧＬの電位を「Ｌ」にすると、トランジスタＰＴのゲートに「Ｌ」レベルの電圧が印加されると共にトランジスタＮＴのゲートにインバータＩＶで反転された「Ｈ」レベルの電圧が印加されるので、トランジスタＰＴおよびトランジスタＮＴの両方が同時にオンとなる。この結果、伝送ゲートＴＧは電流を流すことが可能な状態、つまりオンとなる。
【００３７】
図２に示すように、本実施形態では、伝送ゲートＴＧ１〜ＴＧ４を含む第１スイッチング素子群Ｓ１を備えた構成である。各伝送ゲートにより、フォトダイオードのアノードと増幅器の反転入力端子との接続および切り離しの制御が実行される。例えば、伝送ゲートＴＧ１により、フォトダイオードＤ１，Ｄ５のアノードと増幅器Ｇａ１の反転入力端子との接続および切り離しの制御が実行される。
【００３８】
上記リーク電流を防止するために、本実施形態では、Ｎ型のＭＯＳ電界効果トランジスタＮＴ１〜ＮＴ４から構成される第２スイッチング素子群Ｓ２を配置している。各トランジスタのソースは、対応するフォトダイオードのアノードおよび伝送ゲートの入力部に接続されている。一方、各トランジスタのドレインはアナログ基準電圧Ｖｒｅｆに設定されている。そして、各トランジスタのゲートは、伝送ゲートのゲート線ＧＬに共通接続されている。
【００３９】
第１スイッチング素子群Ｓ１および第２スイッチング素子群Ｓ２の動作を説明する。まず、通常時、ゲート線ＧＬの電位は「Ｌ」にされる。これにより、伝送ゲートＴＧ１〜ＴＧ４がオンすると共にトランジスタＮＴ１〜ＮＴ４がオフする。各伝送ゲートがオンするので、各フォトダイオードが対応する増幅器の反転入力端子に接続される。伝送ゲートを使っているので、トランジスタ１個でＯＮするよりもオン抵抗を下げることができ、この結果、フォトダイオードＤ１〜Ｄ８に入射した光により発生した電流は、増幅器や加算器に流れ、光電式エンコーダ１の測定動作が可能となる。
【００４０】
一方、オフセット電圧の測定時は、ゲート線ＧＬの電位を「Ｈ」にするので、伝送ゲートＴＧ１〜ＴＧ４がオフすると共にトランジスタＮＴ１〜ＮＴ４がオンする。各伝送ゲートがオフすることにより、各フォトダイオードは対応する増幅器の反転入力端子から切り離される。トランジスタＮＴ１〜ＮＴ４がオンすることにより、各フォトダイオードを含む回路が閉回路になる。よって、オフセット電圧の測定時に、いずれかのフォトダイオードＤ１〜Ｄ８に外部から何らかの光が入射して電流が発生しても、この電流は上記閉回路に流れ、伝送ゲートＴＧ１〜ＴＧ４に流れるのを防止できる。したがって、伝送ゲートＴＧ１〜ＴＧ４からのリーク電流が増幅器Ｇａ１，Ｇａ２，Ｇｂ１，Ｇｂ２や加算器Ｇａ３，Ｇｂ３に流れることを防止できるので、オフセット電圧を正確に測定できる。この結果、本実施形態によれば、オフセットの誤りのない補正が可能となる。
【００４１】
本実施形態において、第１スイッチング素子群Ｓ１と第２スイッチング素子群Ｓ２とは、ゲート線ＧＬを共通にしている。したがって、第１スイッチング素子群Ｓ１のゲート線と第２スイッチング素子群Ｓ２のゲート線が異なる場合に比べて、回路設計が容易となる。
【００４２】
なお、本実施形態において、フォトダイオードＤ１〜Ｄ８を含む回路は閉回路となればよいので、トランジスタＮＴ１〜ＮＴ４のソースの電位は、アナログ基準電位に限らず、例えば、接地電位や電源電位でもよい。
【００４３】
また、本実施形態において、第２スイッチング素子群Ｓ２をＮ型のＭＯＳ電界効果トランジスタＮＴ１〜ＮＴ４で構成しているが、Ｐ型でもよい。さらに、本実施形態において、トランジスタＮＴ１〜ＮＴ４や伝送ゲートＴＧ１〜ＴＧ４を構成するトランジスタをＭＯＳ型にしているが、ＭＩＳ型であってもよい。
【００４４】
【発明の効果】
以上述べたように、本発明に係る光電式エンコーダによれば、オフセット電圧を正確に測定できるので、オフセットを誤りなく補正することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る光電式エンコーダの概略構成を示す図である。
【図２】フォトダイオードから出力されたＡ相やＢ相の信号に所定の処理をするために、図１の演算部に設けられた回路の主要な構成を示す図である。
【図３】上記所定の処理をするための基本回路図である。
【図４】オフセットを説明する図である。
【図５】図３の回路にＰ型のＭＯＳ電界効果トランジスタを追加した回路図である。
【図６】図５の回路の一部を示す回路図である。
【図７】図６の回路において、Ｐ型のＭＯＳ電界効果トランジスタの替りにＮ型のＭＯＳ電界効果トランジスタを配置した回路図である。
【図８】図６の回路において、Ｐ型のＭＯＳ電界効果トランジスタの替りに伝送ゲートを配置した回路図である。
【符号の説明】
１・・・光電式エンコーダ、３・・・発光ダイオード、５・・・インデックススケール、７・・・スケール、９・・・受光アレイ、１１・・・光源部、１３・・・透明基板、１５・・・光学格子、１７・・・遮光部、１９・・・透明基板、２１・・・遮光部、２３・・・光学格子、２５・・・透明基板、２７・・・面、２９・・・演算部、Ｄ１〜Ｄ８・・・フォトダイオード、Ｇａ１，Ｇａ２，Ｇｂ１，Ｇｂ２・・・増幅器、Ｇａ３，Ｇｂ３・・・加算器、Ｓ１・・・第１スイッチング素子群、Ｓ２・・・第２スイッチング素子群、Ｌ・・・光、ＮＴ１〜ＮＴ４・・・Ｎ型ＭＯＳ電界効果トランジスタ、ＰＴ１〜ＰＴ４・・・Ｐ型ＭＯＳ電界効果トランジスタ、ＴＧ１〜ＴＧ４・・・伝送ゲート
【図１】
2004205458.tif 000003
【図２】
2004205458.tif 000004
【図３】
2004205458.tif 000005
【図４】
2004205458.tif 000006
【図５】
2004205458.tif 000007
【図６】
2004205458.tif 000008
【図７】
2004205458.tif 000009
【図８】
2004205458.tif 000010