(57)【要約】【課題】約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することが可能な電極構造の製造方法を提供する。【解決手段】この電極構造は、ｎ型ＧａＮ基板１と、ｎ型ＧａＮ基板１の裏面上に形成されたＡｌ層１０ａ、Ａｌ層１０ａの表面に接触するように形成されたＰｔ層１０ｂおよびＰｔ層１０ｂの表面上に形成されたＡｕ層１０ｃを含むｎ側オーミック電極１０とを備えている。【選択図】図３
2004140052.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型の窒化物系半導体層と、
前記ｎ型の窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層、前記第１電極層の表面に接触するように形成されたＰｔからなる第２電極層、および、前記第２電極層の表面上に形成されたＡｕからなる第３電極層を含む電極とを備えた、電極構造。
【請求項２】
前記Ｐｔからなる第２電極層は、３ｎｍ以上５０ｎｍ以下の膜厚を有する、請求項１に記載の電極構造。
【請求項３】
ｎ型の窒化物系半導体層と、
前記ｎ型の窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層、前記第１電極層の表面に接触するように形成されたＰｄからなる第２電極層、および、前記第２電極層の表面上に形成されたＡｕからなる第３電極層を含む電極とを備えた、電極構造。
【請求項４】
前記Ａｌからなる第１電極層は、３ｎｍ以上３０ｎｍ以下の膜厚を有する、請求項１〜３のいずれか１項に記載の電極構造。
【請求項５】
前記第１電極層は、前記窒化物系半導体層上に島状に分布するように形成されており、
前記第２電極層は、前記島状に分布された第１電極層および前記窒化物系半導体層に接触するように形成されている、請求項１〜４のいずれか１項に記載の電極構造。
【請求項６】
ｎ型の窒化物系半導体基板の裏面をドライエッチングする工程と、
前記ドライエッチングされた前記ｎ型の窒化物系半導体基板の裏面上に、Ａｌからなる第１電極層を形成する工程と、
前記第１電極層の表面に接触するように、Ｐｔからなる第２電極層を形成する工程と、
前記第２電極層の表面上に、Ａｕからなる第３電極層を形成する工程とを備えた、電極構造の製造方法。
【請求項７】
ｎ型の窒化物系半導体基板の裏面をドライエッチングする工程と、
前記ドライエッチングされた前記ｎ型の窒化物系半導体基板の裏面上に、Ａｌからなる第１電極層を形成する工程と、
前記第１電極層の表面に接触するように、Ｐｄからなる第２電極層を形成する工程と、
前記第２電極層の表面上に、Ａｕからなる第３電極層を形成する工程とを備えた、電極構造の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電極構造およびその製造方法に関し、特に、窒化物系半導体発光素子などに用いられる電極構造およびその製造方法に関する。
【０００２】
【従来の技術】
近年、窒化物系半導体が用いられた窒化物系半導体発光ダイオード素子（ＬＥＤ）や窒化物系半導体レーザ素子（ＬＤ）などの窒化物系半導体発光素子が実用化されている。この内、窒化物系半導体レーザ素子は、次世代の大容量光ディスク用光源としての利用が期待され、その開発が盛んに行われている。窒化物系半導体レーザ素子において、良好な素子特性を得るためには、動作電圧を低減する必要がある。動作電圧を低減するためには、窒化物系半導体レーザ素子に用いられる電極と窒化物系半導体との良好なオーミック接触を得る必要がある。このため、従来では、ｎ側オーミック電極として、種々の電極構造が提案されている。その１つとして、Ｔｉ層とＡｌ層との積層構造を含む電極構造が提案されている（たとえば、特許文献１）。
【０００３】
図１６は、従来のＴｉ層とＡｌ層との積層膜を有するｎ側オーミック電極構造を含む窒化物系半導体レーザ素子を示した断面図である。図１６を参照して、従来の窒化物系半導体レーザ素子では、サファイア基板１０１上に、約２０ｎｍの膜厚を有するＧａＮからなる低温バッファ層１０２が形成されている。低温バッファ層１０２上には、約４μｍの膜厚を有するＧａＮからなるＳｉがドープされたｎ型コンタクト層１０３が形成されている。このｎ型コンタクト層１０３は、凸部を有するように形成されている。ｎ型コンタクト層１０３の凸部上には、約５０ｎｍの膜厚を有するＳｉがドープされたＩｎ０．１Ｇａ０．９Ｎからなるｎ型クラック防止層１０４が形成されている。ｎ型クラック防止層１０４上には、約０．５μｍの膜厚を有するＳｉがドープされたＡｌ０．３Ｇａ０．７Ｎからなるｎ型クラッド層１０５が形成されている。
【０００４】
ｎ型クラッド層１０５上には、多重量子井戸（ＭＱＷ（Ｍｕｌｔｉｐｌｅ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ））構造を有する活性層を含む発光層１０６が形成されている。発光層１０６上には、凸部を有するＭｇがドープされたＡｌ０．３Ｇａ０．７Ｎからなるｐ型クラッド層１０７が形成されている。このｐ型クラッド層１０７の凸部分の膜厚は、約０．５μｍである。このｐ型クラッド層１０７の凸部上には、約０．５μｍの膜厚を有するＭｇがドープされたＧａＮからなるｐ型コンタクト層１０８が形成されている。ｐ型クラッド層１０７の凸部と、ｐ型コンタクト層１０８とによって、電流通路となるストライプ状のリッジ部１１５が構成されている。
【０００５】
また、ｐ型クラッド層１０７からｎ型コンタクト層１０３までの一部領域が除去されている。リッジ部１１５の上面以外の領域と、ｐ型クラッド層１０７からｎ型コンタクト層１０３までの除去された部分の側面と、ｎ型コンタクト層１０３の露出された表面の一部上とに、ＳｉＯ２からなる電流ブロック層１０９が形成されている。ｐ型コンタクト層１０８の上面上には、ｐ側オーミック電極１１０が形成されている。ｐ側オーミック電極１１０の上面上と、電流ブロック層１０９上とに、ｐ側オーミック電極１１０の上面に接触するように、ｐ側パッド電極１１１が形成されている。
【０００６】
また、ｎ型コンタクト層１０３の露出された表面上には、約１０ｎｍの厚みを有するＴｉ層（下層）と、約３００ｎｍの膜厚を有するＡｌ層（上層）とからなるｎ側オーミック電極１１２が形成されている。ｎ側オーミック電極１１２上には、ｎ側パッド電極１１３が形成されている。
【０００７】
【特許文献１】
特開２００２−１３４８２２号公報
【発明が解決しようとする課題】
上記した従来のＴｉ／Ａｌからなるｎ側オーミック電極１１２を有する窒化物系半導体レーザ素子では、窒化物系半導体レーザ素子の形成後に、その窒化物系半導体レーザ素子を半田などの融着材を用いて放熱台（サブマウント）上に融着する組立プロセスを行う。しかしながら、この組立プロセスおいて、半田などを溶融するために、約１５０℃〜約３５０℃の熱が窒化物系半導体レーザ素子のｎ側オーミック電極１１２に加わる。この組立プロセスにおける約１５０℃〜約３５０℃の熱によって、ｎ側オーミック電極１１２を構成するＡｌの結晶粒が増大したり、Ａｌが隣接する金属であるＴｉと合金化するなどのＡｌの変成が生じるという不都合があった。このようにＡｌが変成すると、ｎ側オーミック電極１１２とｎ型コンタクト層１０３とのコンタクト抵抗が増大するという問題点があった。
【０００８】
そこで、従来では、上記問題点を解消するために、ｎ側オーミック電極１１２の形成後で組立プロセスの前に、予め、約４００℃〜約６００℃の熱処理を行うことによって、組立プロセスにおいて約１５０℃〜約３５０℃の熱が加わったとしてもｎ側オーミック電極１１２のコンタクト抵抗が上昇するのを抑制している。
【０００９】
しかしながら、このようにｎ側オーミック電極１１２の形成後に約４００℃〜約６００℃で熱処理を行うと、ｐ側オーミック電極１１０の電極材料が相互拡散するため、ｐ側オーミック電極１１０のコンタクト抵抗が増大するとともに、ｐ側オーミック電極１１０の表面荒れが生じる。この場合、ｐ側オーミック電極１１０のコンタクト抵抗の増大により素子の動作電圧が増大するとともに、素子寿命が短くなるという新たな不都合が発生する。
【００１０】
このように、従来では、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制するために約４００℃〜約６００℃の処理を行うと、上記のような新たな不都合が生じるという問題点があった。
【００１１】
この発明は上記のような課題を解決するためになされたものであり、この発明の１つの目的は、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することが可能な電極構造を提供することである。
【００１２】
この発明のもう１つの目的は、上記の電極構造において、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するＡｌの変成を抑制することである。
【００１３】
この発明のさらにもう１つの目的は、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することが可能な電極構造の製造方法を提供することである。
【００１４】
この発明の他の目的は、上記の電極構造の製造方法において、ｎ型の窒化物系半導体基板の裏面上に電極が形成される場合に、容易に、ｎ型の窒化物系半導体基板と電極との良好なオーミック接触を得ることである。
【００１５】
【課題を解決するための手段】
この発明の第１の局面による電極構造は、ｎ型の窒化物系半導体層と、ｎ型の窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層、第１電極層の表面に接触するように形成されたＰｔからなる第２電極層、および、第２電極層の表面上に形成されたＡｕからなる第３電極層を含む電極とを備えている。
【００１６】
この第１の局面による電極構造では、上記のように、窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層の表面に接触するように、Ｐｔからなる第２電極層を形成することによって、Ｐｔにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの結晶粒の増大やＡｌの合金化などのＡｌの変成を抑制することができる。また、第２電極層の表面上にＡｕからなる第３電極層を形成することによって、放熱性に優れたＡｕにより、組立プロセス時に電極全体の温度が上昇するのを抑制することができるので、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの変成をより抑制することができる。これにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌの変成による窒化物半導体層と電極とのコンタクト抵抗の増大を抑制することができる。その結果、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することができる。また、第２電極層を構成するＰｔは窒化物系半導体との熱膨張係数の差が小さいので、窒化物系半導体層との付着力に優れている。このため、Ａｌ層が島状に形成された場合に、Ａｌ層が存在しない部分でのＰｔ層と窒化物系半導体層との付着力を向上させることができる。これによっても、窒化物系半導体層と電極とのコンタクト抵抗の上昇を抑制することができる。
【００１７】
上記第１の局面による電極構造において、好ましくは、Ｐｔからなる第２電極層は、３ｎｍ以上５０ｎｍ以下の膜厚を有する。このように構成すれば、融点が高いために成膜温度が高いＰｔの成膜時間を短くすることができるので、第２電極層の形成時の温度上昇を抑制することができる。これにより、第２電極層の形成時の温度上昇に起因する第１電極層のＡｌの変成を抑制することができる。これによっても、Ａｌの変成による窒化物半導体層と電極とのコンタクト抵抗の増大を抑制することができる。
【００１８】
この発明の第２の局面による電極構造は、ｎ型の窒化物系半導体層と、ｎ型の窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層、第１電極層の表面に接触するように形成されたＰｄからなる第２電極層、および、第２電極層の表面上に形成されたＡｕからなる第３電極層を含む電極とを備えている。
【００１９】
この第２の局面による電極構造では、上記のように、窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層の表面に接触するように、Ｐｄからなる第２電極層を形成することによって、Ｐｄにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの結晶粒の増大やＡｌの合金化などのＡｌの変成を抑制することができる。この場合、Ｐｄは、Ｐｔに比べてＡｕと合金化しにくいため、経時変化や熱により第３電極層のＡｕがＰｄからなる第２電極層を経て第１電極層のＡｌと合金化するのをより抑制することができる。また、第２電極層の表面上にＡｕからなる第３電極層を形成することによって、放熱性に優れたＡｕにより、組立プロセス時に電極全体の温度が上昇するのを抑制することができるので、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの変成をより抑制することができる。これにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌの変成による窒化物半導体層と電極とのコンタクト抵抗の増大を抑制することができる。その結果、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することができる。
【００２０】
上記第１または第２の局面による電極構造において、好ましくは、Ａｌからなる第１電極層は、３ｎｍ以上３０ｎｍ以下の膜厚を有する。このように薄い膜厚でＡｌからなる第１電極層を形成すれば、組立プロセス時に約１５０℃〜約３５０℃の熱が加わった場合に、Ａｌの結晶粒が増大しにくくなるため、コンタクト抵抗の増大をより抑制することができる。
【００２１】
上記第１または第２の局面による電極構造において、好ましくは、第１電極層は、窒化物系半導体層上に島状に分布するように形成されており、第２電極層は、島状に分布された第１電極層および窒化物系半導体層に接触するように形成されている。このように構成すれば、第２電極層が島状に分布された第１電極層を取り囲むように形成されるので、第１電極層を構成するＡｌの結晶粒が組立プロセス時の約１５０℃〜約３５０℃の熱によって増大するのをより抑制することができる。これにより、Ａｌの結晶粒の増大に起因する窒化物半導体層と電極とのコンタクト抵抗の増大をより抑制することができる。
【００２２】
この発明の第３の局面による電極構造の製造方法は、ｎ型の窒化物系半導体基板の裏面をドライエッチングする工程と、ドライエッチングされた窒化物系半導体基板の裏面上に、Ａｌからなる第１電極層を形成する工程と、第１電極層の表面に接触するように、Ｐｔからなる第２電極層を形成する工程と、第２電極層の表面上に、Ａｕからなる第３電極層を形成する工程とを備えている。
【００２３】
この第３の局面による電極構造の製造方法では、上記のように、ｎ型の窒化物系半導体基板の裏面をドライエッチングした後、そのドライエッチングされた窒化物系半導体基板の裏面上に、Ａｌからなる第１電極層、Ｐｔからなる第２電極層およびＡｕからなる第３電極層を順次形成することによって、窒化物系半導体基板の裏面を研磨する際に発生した不純物や酸化層をドライエッチングにより除去することができるので、窒化物系半導体基板と、第１〜第３電極層からなる電極との良好なオーミック接触を得ることができる。また、窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層の表面に接触するように、Ｐｔからなる第２電極層を形成することによって、Ｐｔにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの結晶粒の増大やＡｌの合金化などのＡｌの変成を抑制することができる。また、第２電極層の表面上にＡｕからなる第３電極層を形成することによって、放熱性に優れたＡｕにより、組立プロセス時に電極全体の温度が上昇するのを抑制することができるので、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの変成をより抑制することができる。これにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌの変成による窒化物半導体層と電極とのコンタクト抵抗の増大を抑制することができる。その結果、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することができる。
【００２４】
また、第３の局面では、第２電極層を構成するＰｔは窒化物系半導体との熱膨張係数の差が小さいので、窒化物系半導体層との付着力に優れている。このため、Ａｌ層が島状に形成された場合に、Ａｌ層が存在しない部分でのＰｔ層と窒化物系半導体層との付着力を向上させることができる。これによっても、窒化物系半導体層と電極とのコンタクト抵抗の上昇を抑制することができる。
【００２５】
この発明の第４の局面による電極構造の製造方法は、ｎ型の窒化物系半導体基板の裏面をドライエッチングする工程と、ドライエッチングされた窒化物系半導体基板の裏面上に、Ａｌからなる第１電極層を形成する工程と、第１電極層の表面に接触するように、Ｐｄからなる第２電極層を形成する工程と、第２電極層の表面上に、Ａｕからなる第３電極層を形成する工程とを備えている。
【００２６】
この第４の局面による電極構造の製造方法では、上記のように、ｎ型の窒化物系半導体基板の裏面をドライエッチングした後、そのドライエッチングされた窒化物系半導体基板の裏面上に、Ａｌからなる第１電極層、Ｐｄからなる第２電極層およびＡｕからなる第３電極層を順次形成することによって、窒化物系半導体基板の裏面を研磨する際に発生した不純物や酸化層をドライエッチングにより除去することができるので、窒化物系半導体基板と第１〜第３電極層からなる電極層との良好なオーミック接触を得ることができる。
【００２７】
また、第４の局面では、窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層の表面に接触するように、Ｐｄからなる第２電極層を形成することによって、Ｐｄにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの結晶粒の増大やＡｌの合金化などのＡｌの変成を抑制することができる。この場合、Ｐｄは、Ｐｔに比べてＡｕと合金化しにくいため、経時変化や熱により第３電極層のＡｕがＰｄからなる第２電極層を経て第１電極層のＡｌと合金化するのをより抑制することができる。また、第２電極層の表面上にＡｕからなる第３電極層を形成することによって、放熱性に優れたＡｕにより、組立プロセス時に電極全体の温度が上昇するのを抑制することができるので、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの変成をより抑制することができる。これにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌの変成による窒化物半導体層と第１電極層とのコンタクト抵抗の増大を抑制することができる。その結果、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することができる。
【００２８】
また、本発明の別の局面による電極構造では、ｐ側オーミック電極の上面に接触するように、下層から上層に向かって、約１００ｎｍの膜厚を有するＴｉ層と、約１５０ｎｍの膜厚を有するＰｄ層と、約３μｍの膜厚を有するＡｕ層とからなるｐ側パッド電極が形成されている。このように、ｐ側パッド電極として、Ｔｉ層とＰｄ層とＡｕ層との３層構造を用いることによって、Ａｕ層のＡｕとＴｉ層のＴｉとが合金化するのを有効に抑制することができる。すなわち、ＡｕとＴｉとは合金化すると強い応力を発生して電極および素子の信頼性に悪影響を及ぼすため、従来では、Ｐｔからなる中間層を挿入してＴｉ／Ｐｔ／Ａｕ構造とすることによって、Ｔｉ層とＡｕ層とを分離している。これに対して、本発明のｐ側パッド電極は、中間層として、ＰｔよりもＡｕと合金化しにくいＰｄ層を用いることによって、経時変化および熱変化によりＡｕ層のＡｕが中間層（Ｐｄ層）を経てＴｉ層に移動してＴｉと合金化するのをより有効に抑制することができる。
【００２９】
また、ｐ側パッド電極の中間層を構成するＰｄは、Ｐｔよりも軟らかい金属であるため、ｐ側パッド電極側からサブマウント（放熱台）に取り付けるジャンクションダウン方式の組立時にｐ側オーミックコンタクトや発光層に加わる応力を緩和することができる。このため、ｐ側オーミックコンタクトや発光層へのダメージを抑制することができるので、ｐ側オーミックコンタクトへのダメージに起因するｐ側のコンタクト抵抗の上昇や、発光層へのダメージに起因する発光層の結晶性の劣化を抑制することができる。その結果、動作電圧の増大や素子の信頼性劣化を防止することができる。特に、コンタクト層が薄い（０．０２μｍ以下）場合や発光層上の窒化物系半導体層が薄い（０．５μｍ以下）場合は、ジャンクションダウン方式の組立時にｐ側オーミックコンタクトや発光層に応力が加わりやすいので、より効果的である。
【００３０】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００３１】
（第１実施形態）
図１は、本発明の第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子を示した断面図である。図２は、図１に示した窒化物系半導体レーザ素子の発光層の詳細を示した断面図である。図３は、図１に示した第１実施形態による窒化物系半導体レーザ素子のｎ側オーミック電極の詳細構造を示した拡大断面図である。
【００３２】
まず、第１実施形態による窒化物系半導体レーザ素子５０では、図１に示すように、酸素がドープされたｎ型ＧａＮ基板１の（０００１）面上に、約１μｍの膜厚を有するＧａＮからなるアンドープのｎ型層２が形成されている。なお、ｎ型ＧａＮ基板１は、本発明の「ｎ型の窒化物系半導体層」および「ｎ型の窒化物系半導体基板」の一例である。また、「アンドープ」とは、不純物を意図的にドープしていないことを意味する。したがって、不純物が全くドープされていない場合のみならず、意図しないで不純物が少量混入している場合も、「アンドープ」に該当する。ｎ型層２上には、約１μｍの膜厚を有するＡｌ０．０７Ｇａ０．９３Ｎからなるアンドープのｎ型クラッド層３が形成されている。ｎ型クラッド層３上には、発光層４が形成されている。
【００３３】
発光層４は、図２に示すように、ＭＱＷ（多重量子井戸）構造を有するＭＱＷ活性層４１と、ＭＱＷ活性層４１上に形成されたｐ側光ガイド層４２と、ｐ側光ガイド層４２上に形成されたｐ側キャリアブロック層４３と、ＭＱＷ活性層４１下に形成されたｎ側キャリアブロック層４４とを含んでいる。ＭＱＷ活性層４１は、約３．５ｎｍの膜厚を有するアンドープのＩｎＸＧａ１−ＸＮからなる３つの量子井戸層４１ａと、約２０ｎｍの膜厚を有するアンドープのＩｎＹＧａ１−ＹＮからなる３つの量子障壁層４１ｂとが交互に積層されて構成されている。なお、Ｘ＞Ｙであり、Ｘ＝０．１５、Ｙ＝０．０５である。ｐ側光ガイド層４２は、約０．１μｍの膜厚を有するアンドープのＩｎ０．０１Ｇａ０．９９Ｎからなる。また、ｐ側キャリアブロック層４３は、約２０ｎｍの膜厚を有するアンドープのＡｌ０．２５Ｇａ０．７５Ｎからなる。このｐ側キャリアブロック層４３は、ＭＱＷ活性層４１からのキャリアのオーバフローを抑制する機能を有する。また、ｎ側キャリアブロック層４４は、約２０ｎｍの膜厚を有するアンドープのＡｌ０．２５Ｇａ０．７５Ｎからなる。このｎ側キャリアブロック層４４は、ＭＱＷ活性層４１からのキャリアのオーバフローを抑制する機能を有する。
【００３４】
また、発光層４を構成するｐ側キャリアブロック層４３上には、図１に示すように、凸部を有するＭｇがドープされたＡｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層５が形成されている。このｐ型クラッド層５の凸部の膜厚は、約０．３５μｍであり、ｐ型クラッド層５の凸部以外の領域の膜厚は、約０．０５μｍである。ｐ型クラッド層５の凸部の上面上には、約３ｎｍの膜厚を有するＭｇがドープされたＩｎ０．０１Ｇａ０．９９Ｎからなるｐ型コンタクト層６が形成されている。ｐ型クラッド層５の凸部と、ｐ型コンタクト層６とによって、電流通路となるリッジ部１５が構成されている。このリッジ部１５は、約１．５μｍの幅を有するストライプ状（細長状）に形成されている。
【００３５】
また、リッジ部１５の側面と、ｐ型クラッド層５のリッジ部１５以外の平坦部の上面上とに、約０．２μｍの膜厚を有するＳｉＯ２膜からなる電流ブロック層７が形成されている。ｐ型コンタクト層６の上面上には、下層から上層に向かって、約１ｎｍの膜厚を有するＰｔ層と、約１００ｎｍの膜厚を有するＰｄ層と、約２４０ｎｍの膜厚を有するＡｕ層とからなるｐ側オーミック電極８が形成されている。このｐ側オーミック電極８は、ストライプ状（細長状）に形成されている。
【００３６】
また、ｐ側オーミック電極８の上面および側面上と、電流ブロック層７の上面上とに、ｐ側オーミック電極８の上面に接触するように、下層から上層に向かって、約１００ｎｍの膜厚を有するＴｉ層と、約１５０ｎｍの膜厚を有するＰｄ層と、約３μｍの膜厚を有するＡｕ層とからなるｐ側パッド電極９が形成されている。このように、ｐ側パッド電極９として、Ｔｉ層とＰｄ層とＡｕ層との３層構造を用いることによって、Ａｕ層のＡｕとＴｉ層のＴｉとが合金化するのを有効に抑制することができる。すなわち、ＡｕとＴｉとは合金化すると強い応力を発生して電極および素子の信頼性に悪影響を及ぼすため、従来では、Ｐｔからなる中間層を挿入してＴｉ／Ｐｔ／Ａｕ構造とすることによって、Ｔｉ層とＡｕ層とを分離している。これに対して、第１実施形態のｐ側パッド電極９では、中間層として、ＰｔよりもＡｕと合金化しにくいＰｄ層を用いることによって、経時変化および熱変化によりＡｕ層のＡｕが中間層（Ｐｄ層）を経てＴｉ層に移動してＴｉと合金化するのをより有効に抑制することができる。
【００３７】
また、ｐ側パッド電極９の中間層を構成するＰｄは、Ｐｔよりも軟らかい金属であるため、ｐ側パッド電極９側からサブマウント（放熱台）に取り付けるジャンクションダウン方式の組立時にｐ側オーミックコンタクトや発光層４に加わる応力を緩和することができる。このため、ｐ側オーミックコンタクトや発光層４へのダメージを抑制することができるので、ｐ側オーミックコンタクトへのダメージに起因するｐ側のコンタクト抵抗の上昇や、発光層４へのダメージに起因する発光層４の結晶性の劣化を抑制することができる。その結果、動作電圧の増大や、素子寿命の低下を抑制することができる。特に、ｐ型コンタクト層６が薄い（０．０２μｍ以下）場合や発光層４上の窒化物系半導体層が薄い（０．５μｍ以下）場合は、ジャンクションダウン方式の組立時にｐ側オーミックコンタクトや発光層４に応力が加わりやすいので、より効果的である。
【００３８】
ここで、この第１実施形態では、図３に示すように、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面に近い方から順に、約６ｎｍの膜厚を有するＡｌ層１０ａと、約１０ｎｍの膜厚を有するＰｔ層１０ｂと、約１００ｎｍの膜厚を有するＡｕ層１０ｃとの３層構造（Ａｌ／Ｐｔ／Ａｕ）からなるｎ側オーミック電極１０が形成されている。なお、Ａｌ層１０ａは、本発明の「第１電極層」の一例であり、Ｐｔ層１０ｂは、本発明の「第２電極層」の一例であり、Ａｕ層１０ｃは、本発明の「第３電極層」の一例である。また、ｎ側オーミック電極１０は、本発明の「電極」の一例である。
【００３９】
また、ｎ側オーミック電極１０を構成するＡｌ層１０ａは、ｎ型ＧａＮ基板１の裏面上に、島状に不均一に分布するように形成されている。また、Ｐｔ層１０ｂは、島状に分布されたＡｌ層１０ａの表面と、ｎ型ＧａＮ基板１の裏面とに接触するように形成されている。このＰｔ層１０ｂは、Ａｌ層１０ａを構成するＡｌの結晶粒が組立プロセス時の約１５０℃〜約３５０℃の温度により増大するのを抑制するとともに、Ａｌが合金化するのを抑制する機能を有する。また、Ａｕ層１０ｃは、放熱性を向上させる機能を有する。
【００４０】
図４は、本発明の第１実施形態によるＡｌ／Ｐｔ／Ａｕのｎ側オーミック電極構造と従来のＴｉ／Ａｌのｎ側オーミック電極構造との熱処理温度に対するコンタクト抵抗を示した特性図である。図４を参照して、第１実施形態による窒化物系半導体レーザ素子のｎ側オーミック電極１０では、従来のｎ側オーミック電極よりもコンタクト抵抗が低減されていることがわかる。特に、組立プロセスにおける約１５０℃〜約３５０℃の温度範囲において、第１実施形態では従来に比べてよりコンタクト抵抗を低減することができることがわかる。また、３５０℃の熱処理温度におけるコンタクト抵抗値は、Ａｌ／Ｐｔ／Ａｕでは４×１０−４Ω・ｃｍ２、Ｔｉ／Ａｌでは、１．１×１０−３Ω・ｃｍ２であった。
【００４１】
図５は、本発明の第１実施形態によるＡｌ／Ｐｔ／Ａｕのｎ側オーミック電極構造において、Ａｌ層の膜厚を変化させた場合のコンタクト抵抗を示した特性図である。図５を参照して、この特性図では、Ｐｔ層１０ｂを１０ｎｍの膜厚に設定するとともに、Ａｕ層１０ｃを３００ｎｍの膜厚に設定した状態で、Ａｌ層１０ａの膜厚を変化させ、約３５０℃で熱処理した場合のＡｌ／Ｐｔ／Ａｕ構造を有するｎ側オーミック電極１０のコンタクト抵抗の変化を示している。図５から明らかなように、Ａｌ層１０ａの膜厚が約５ｎｍよりも大きい範囲では、Ａｌ層１０ａの膜厚が大きくなるにしたがって、コンタクト抵抗が増大していることがわかる。これは、Ａｌ層１０ａの膜厚が大きくなるにしたがって、Ａｌの結晶粒が熱処理によって増大しやすくなるためであると考えられる。また、Ａｌ層１０ａの膜厚が約５ｎｍより小さい範囲では、Ａｌ層１０ａの膜厚が小さくなるにしたがって、コンタクト抵抗が上昇していることがわかる。これは、Ａｌ層１０ａの膜厚が小さくなりすぎると、良好なオーミック接触が得られないためであると考えられる。
【００４２】
図５に示した特性図を作成する際に、本願発明者が測定したところでは、Ａｌ層１０ａの膜厚が３ｎｍ以上３０ｎｍ以下のときに、コンタクト抵抗は素子適用範囲である１０−４Ω・ｃｍ２台の値であった。したがって、第１実施形態におけるＡｌ層１０ａの膜厚は、約３ｎｍ以上約３０ｎｍ以下であることが好ましい。この点を考慮して、第１実施形態では、上記したように、Ａｌ層１０ａの膜厚を約６ｎｍに設定している。
【００４３】
図６は、本発明の第１実施形態によるＡｌ／Ｐｔ／Ａｕのｎ側オーミック電極構造において、Ｐｔ層の膜厚を変化させた場合のコンタクト抵抗を示した特性図である。図６を参照して、この特性図は、Ａｌ層１０ａの膜厚を６ｎｍに設定するとともに、Ａｕ層１０ｃの膜厚を３００ｎｍに設定した状態で、Ｐｔ層１０ｂの膜厚を変化させて３００℃で熱処理した場合のＡｌ／Ｐｔ／Ａｕ構造を有するｎ側オーミック電極１０のコンタクト抵抗の変化を示している。
【００４４】
図６から明らかなように、Ｐｔ層１０ｂの膜厚が約１０ｎｍよりも大きい範囲では、Ｐｔ層１０ｂの膜厚が大きくなるにしたがって、コンタクト抵抗が増大している。この理由は以下の通りである。Ｐｔは、融点が高いため、成膜時の温度上昇が大きい。このため、Ｐｔの膜厚が大きい場合には成膜時間が長くなるので、温度上昇が大きくなる。その結果、コンタクト抵抗が増大すると考えられる。また、Ｐｔ層１０ｂの膜厚が約１０ｎｍ以下の範囲では、Ｐｔ層１０ｂの膜厚が小さくなるにしたがって、コンタクト抵抗が上昇していることがわかる。この理由は、Ｐｔ層１０ｂの膜厚が小さくなると、Ａｌの変成を抑制する効果が小さくなるので、Ａｌの変成に起因してコンタクト抵抗が上昇するためであると考えられる。
【００４５】
図６に示した特性図を作成する際に、本願発明者が測定したところでは、Ｐｔ層１０ｂの膜厚が、約３ｎｍ以上約５０ｎｍ以下の範囲では、コンタクト抵抗は、素子適用範囲である１０−４Ω・ｃｍ２台であった。したがって、第１実施形態では、Ｐｔ層１０ｂの膜厚を、約３ｎｍ以上約５０ｎｍ以下に設定するのが好ましい。この点を考慮して、第１実施形態では、上記したように、Ｐｔ層１０ｂの膜厚を、約１０ｎｍに設定している。
【００４６】
なお、Ｐｔよりも高融点であるＨｆやＴａを用いて同様の実験を行ったが、成膜時の温度上昇がＰｔの場合よりも大きいため、熱処理前からコンタクト抵抗は大きな値を示した。
【００４７】
第１実施形態では、上記のように、ｎ型ＧａＮ基板１の裏面上に、Ａｌ層１０ａと、Ａｌ層の表面に接触するＰｔ層１０ｂと、Ｐｔ層の表面上に位置するＡｕ層１０ｃとからなるｎ側オーミック電極１０を形成することによって、Ｐｔ層１０ｂにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌ層１０ａのＡｌの結晶粒の増大やＡｌの合金化などのＡｌの変成を抑制することができる。また、放熱性に優れたＡｕ層１０ｃにより、組立プロセス時にｎ側オーミック電極１０の温度が上昇するのを抑制することができるので、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌ層１０ａのＡｌの変成をより抑制することができる。これにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌの変成によるｎ型ＧａＮ基板１とｎ側オーミック電極１０とのコンタクト抵抗の増大を抑制することができる。その結果、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するｎ型ＧａＮ基板１とｎ側オーミック電極１０とのコンタクト抵抗の上昇を抑制することができる。
【００４８】
また、第１実施形態では、Ｐｔ層１０ｂは、窒化物系半導体との熱膨張係数の差が小さいので、ｎ型ＧａＮ基板１との付着力に優れている。このため、Ａｌ層１０ａが島状に形成された場合に、Ａｌ層１０ａが存在しない部分でのＰｔ層１０ｂとｎ型ＧａＮ基板１との付着力を向上させることができる。これによっても、ｎ型ＧａＮ基板１とｎ側オーミック電極１０とのコンタクト抵抗の上昇を抑制することができる。
【００４９】
また、第１実施形態では、Ａｌ層１０ａを、約６ｎｍの薄い膜厚で形成することによって、組立プロセス時に約１５０℃〜約３５０℃の熱が加わった場合に、Ａｌの結晶粒が増大しにくくなるため、ｎ型ＧａＮ基板１とｎ側オーミック電極１０とのコンタクト抵抗の増大をより抑制することができる。
【００５０】
また、第１実施形態では、Ａｌ層１０ａを島状に分布するように形成するとともに、Ｐｔ層１０ｂをｎ型ＧａＮ基板１の裏面とＡｌ層１０ａとに接触するように形成することによって、Ｐｔ層１０ｂが島状に分布されたＡｌ層１０ａを取り囲むように形成されるので、Ａｌ層１０ａを構成するＡｌの結晶粒が組立プロセス時の約１５０℃〜約３５０℃の熱によって増大するのをより抑制することができる。これにより、Ａｌの結晶粒の増大に起因するｎ型ＧａＮ基板１とｎ側オーミック電極１０とのコンタクト抵抗の増大をより抑制することができる。
【００５１】
また、第１実施形態では、Ｐｔ層１０ｂを、３ｎｍ以上５０ｎｍ以下の膜厚に設定することによって、融点が高いために成膜温度が高いＰｔの成膜時間を短くすることができるので、Ｐｔ層１０ｂの形成時の温度上昇を抑制することができる。これにより、Ｐｔ層１０ｂの形成時の温度上昇に起因するＡｌ層１０ａのＡｌの変成を抑制することができる。これによっても、Ａｌの変成によるｎ型ＧａＮ基板１とｎ側オーミック電極１０とのコンタクト抵抗の増大を抑制することができる。
【００５２】
図７〜図１１は、図１および図３に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図１、図３、図７〜図１１を参照して、第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスについて説明する。
【００５３】
まず、図７に示すように、有機金属気相堆積法（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）を用いて、ｎ型ＧａＮ基板１上に、上記した組成および膜厚を有するｎ型層２、ｎ型クラッド層３、発光層４、ｐ型クラッド層５およびｐ型コンタクト層６を結晶成長させる。この後、プラズマＣＶＤ法を用いて、ｐ型コンタクト層６の上面上のほぼ全面に、約１μｍの膜厚を有するＳｉＯ２膜１１ａを形成する。このＳｉＯ２膜１１ａ上の所定領域に、約１．５μｍの幅を有するストライプ状のレジスト１２を形成する。
【００５４】
この後、レジスト１２をマスクとして、ＣＦ４ガスによるＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）法により、ＳｉＯ２膜１１ａをエッチングすることにより、図８に示すように、約１．５μｍの幅を有するストライプ状のＳｉＯ２膜からなるマスク層１１を形成する。この後、レジスト１２を除去する。
【００５５】
そして、マスク層１１をマスクとして、Ｃｌ２ガスを用いたＲＩＥ法により、ｐ型コンタクト層６とｐ型クラッド層５の一部とをエッチングすることにより、図９に示されるようなリッジ部１５が形成される。この場合、ｐ型クラッド層５の凸部は、約０．３５μｍの膜厚にするとともに、それ以外の領域（平坦部）におけるｐ型クラッド層５の膜厚が約０．０５μｍになるように、エッチング深さを制御する。この後、マスク層１１を、ＨＦ系エッチャントを用いて除去する。
【００５６】
次に、図１０に示すように、プラズマＣＶＤ法を用いて、約０．２μｍの膜厚を有するＳｉＯ２膜を形成した後、フォトリソグラフィー技術と、ＣＦ４ガスによるＲＩＥ法とを用いて、ｐ型コンタクト層６の上面が露出するようにＳｉＯ２膜の一部を除去することによって、電流ブロック層７が形成される。
【００５７】
次に、図１１に示すように、ｐ型コンタクト層６の上面上に、電子ビーム加熱蒸着法を用いて、下層から上層に向かって、約１ｎｍの膜厚を有するＰｔ層と、約１００ｎｍの膜厚を有するＰｄ層と、約２４０ｎｍの膜厚を有するＡｕ層とからなるｐ側オーミック電極８を形成する。このｐ側オーミック電極８は、ストライプ状（細長状）に形成する。
【００５８】
そして、電子ビーム加熱蒸着法を用いて、ｐ側オーミック電極８の上面および側面上と、電流ブロック層７の上面上とに、ｐ側オーミック電極８の上面に接触するように、下層から上層に向かって、約１００ｎｍの膜厚を有するＴｉ層と、約１５０ｎｍの膜厚を有するＰｄ層と、約３μｍの膜厚を有するＡｕ層とからなるｐ側パッド電極９を形成する。
【００５９】
最後に、ｎ型ＧａＮ基板１の裏面を、ｎ型ＧａＮ基板１が所定の膜厚（たとえば１００μｍ）になるように研磨した後、ｎ型ＧａＮ基板１の裏面を、Ｃｌ２によるＲＩＥ法を用いて約１μｍ分、ドライエッチングする。その後、図３に示したように、電子ビーム加熱蒸着法を用いて、ｎ型ＧａＮ基板１の裏面に近い側から、６ｎｍの膜厚を有するＡｌ層１０ａと、約１０ｎｍの膜厚を有するＰｔ層１０ｂと、約３００ｎｍの膜厚を有するＡｕ層１０ｃとを順次積層することによって、Ａｌ層１０ａとＰｔ層１０ｂとＡｕ層１０ｃとからなるｎ側オーミック電極１０を形成する。この場合、Ａｌ層１０ａは、島状に不均一に分布するように形成する。なお、島状に不均一に分布されたＡｌ層１０ａは、電子ビーム加熱蒸着法により約６ｎｍの薄いＡｌ層１０ａを低温で形成することにより容易に形成可能である。これにより、図１に示したような、第１実施形態による窒化物系半導体レーザ素子５０が完成される。
【００６０】
第１実施形態による製造プロセスでは、上記のように、ｎ型ＧａＮ基板１の裏面を研磨することによって、ｎ型ＧａＮ基板１の裏面に不純物や基板の酸化層が発生する。この不純物や酸化層は、Ａｌ層１０ａのコンタクト性を妨げるため、オーミック性が悪化する。また、不純物や酸化層は、熱処理によるＡｌ層１０ａの変成を一層助長するため、コンタクト抵抗を増大させる。このような不純物や酸化層はウェットエッチングでは除去することは困難である。そこで、第１実施形態では、Ｃｌ２ガスを用いたＲＩＥ法によりｎ型ＧａＮ基板１の裏面を約１μｍドライエッチングすることにより不純物や酸化層を除去している。そして、ｎ型ＧａＮ基板１のエッチングされた裏面上に、Ａｌ層１０ａを形成することによって、研磨による不純物や酸化層が除去されたｎ型ＧａＮ基板１の裏面上にＡｌ層１０ａが形成されるので、不純物や酸化層に起因するＡｌ層１０ａのオーミック性の悪化が生じることなく、Ａｌ層１０ａの熱変成を抑制することができる。
【００６１】
図１２は、図１に示した第１実施形態による窒化物系半導体レーザ素子をジャンクションアップ方式でサブマウントに組み立てた状態を示した斜視図である。図１２を参照して、ジャンクションアップ方式を用いる場合には、上記した第１実施形態による窒化物系半導体レーザ素子５０は、ｎ型ＧａＮ基板１の裏面側から、ステム５１に固定したサブマウント（放熱台）５２上に、半田などの融着材５３を用いて融着される。なお、融着材５３としては、Ａｕ・Ｓｎ、Ａｕ・Ｚｎ、Ａｕ・Ｉｎ、Ｓｎ・Ｐｂ、Ｓｎ・Ａｇ、Ｉｎ・ＳｎまたはＰｂ・Ｚｎ系の材料を用いる。この組立プロセスの際に、半田などを溶融するために、約１５０℃〜約３５０℃の熱が窒化物系半導体レーザ素子５０のｎ側オーミック電極１０に加わる。また、窒化物系半導体レーザ素子５０のｐ側パッド電極９には、ボンディングワイヤ５４が接続されている。
【００６２】
図１３は、第１実施形態による窒化物系半導体レーザ素子をジャンクションダウン方式でサブマウントに取り付けた状態を示した斜視図である。図１３を参照して、ジャンクションダウン方式を用いる場合には、上記した第１実施形態による窒化物系半導体レーザ素子５０は、ｐ側パッド電極９側から、ステム５１に固定したサブマウント（放熱台）５２上に、半田などの融着材５３を用いて融着される。このジャンクションダウン方式では、発光層４などの発熱領域がジャンクションアップ方式の場合よりもサブマウント（放熱台）５２に接近するので、素子の放熱効果を向上させることができる。その結果、素子の動作電流および消費電力を低減することができる。なお、ジャンクションダウン方式では、ｎ側オーミック電極１０の裏面に、ボンディングワイヤ５４ａが接続される。また、ｐ側パッド電極９とサブマウント５２を融着する融着材５３としては、Ａｕ・Ｓｎ、Ａｕ・Ｚｎ、Ａｕ・Ｉｎ、Ｓｎ・Ｐｂ、Ｓｎ・Ａｇ、Ｉｎ・ＳｎまたはＰｂ・Ｚｎ系の材料を用いる。この組立プロセスの際に、半田などを融着するために、約１５０℃〜約３５０℃の熱が窒化物系半導体レーザ素子５０のｎ側オーミック電極１０に加わる。
【００６３】
（第２実施形態）
図１４は、本発明の第２実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子を示した断面図であり、図１５は、図１４に示した窒化物系半導体レーザ素子のｎ側オーミック電極の詳細を示した拡大断面図である。図１４および図１５を参照して、この第２実施形態では、上記第１実施形態と異なり、絶縁性のサファイア基板上に形成したｎ型コンタクト層上にＡｌ／Ｐｔ／Ａｕの電極構造を有するｎ側オーミック電極を形成する場合について説明する。
【００６４】
すなわち、この第２実施形態による窒化物系半導体レーザ素子６０では、図１４に示すように、サファイア基板２１上に、約２０ｎｍの膜厚を有するＧａＮからなる低温バッファ層２２が形成されている。低温バッファ層２２上には、約４μｍの膜厚を有するＧａＮからなるＳｉがドープされたｎ型コンタクト層２３が形成されている。なお、ｎ型コンタクト層２３は、本発明の「ｎ型の窒化物系半導体層」の一例である。このｎ型コンタクト層２３は、凸部を有するように形成されている。ｎ型コンタクト層２３の凸部の上面上には、約５０ｎｍの膜厚を有するＳｉがドープされたＩｎ０．１Ｇａ０．９Ｎからなるｎ型クラック防止層２４が形成されている。ｎ型クラック防止層２４上には、約０．５μｍの膜厚を有するＳｉがドープされたＡｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層２５が形成されている。ｎ型クラッド層２５上には、ＭＱＷ活性層を含む発光層２６が形成されている。この発光層２６は、図２に示した第１実施形態による発光層４と同様の構成を有している。
【００６５】
発光層２６上には、凸部を有するＭｇがドープされたＡｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層２７が形成されている。ｐ型クラッド層２７の凸部の膜厚は、約０．３５μｍであり、凸部部以外の領域の膜厚は、約０．０５μｍである。このｐ型クラッド層２７の凸部の上面上には、約３ｎｍの膜厚を有するＭｇがドープされたＩｎ０．０１Ｇａ０．９９Ｎからなるｐ型コンタクト層２８が形成されている。ｐ型クラッド層２７の凸部とｐ型コンタクト層２８とによって、電流通路となるリッジ部３５が構成されている。このリッジ部３５は、約１．５μｍの幅を有するストライプ状（細長状）に形成されている。
【００６６】
また、ｐ型クラッド層２７からｎ型コンタクト層２３の一部領域が除去されることによって、ｎ型コンタクト層２３の表面の一部が露出されている。また、リッジ部３５の側面と、ｐ型クラッド層２７の上面と、ｐ型クラッド層２７からｎ型コンタクト層２３の除去された領域の側面と、ｎ型コンタクト層２３の露出された上面の一部とを覆うように、ＳｉＯ２膜からなる電流ブロック層２９が形成されている。
【００６７】
また、ｐ型コンタクト層２８上には、下層から上層に向かって、約１ｎｍの膜厚を有するＰｔ層と、約１００ｎｍの膜厚を有するＰｄ層と、約２４０ｎｍの膜厚を有するＡｕ層とからなるｐ側オーミック電極３０が形成されている。このｐ側オーミック電極３０は、ストライプ状（細長状）に形成されている。
【００６８】
また、ｐ側オーミック電極３０の上面および側面と、電流ブロック層２９の上面上とには、ｐ側オーミック電極３０の上面に接触するように、下層から上層に向かって、約１００ｎｍの膜厚を有するＴｉ層と、約１５０ｎｍの膜厚を有するＰｄ層と、約３μｍの膜厚を有するＡｕ層とからなるｐ側パッド電極３１が形成されている。このように、ｐ側パッド電極３１として、Ｔｉ層とＰｄ層とＡｕ層との３層構造を用いることによって、Ａｕ層のＡｕとＴｉ層のＴｉとが合金化するのを有効に抑制することができる。すなわち、ＡｕとＴｉとは合金化すると強い応力を発生して電極および素子の信頼性に悪影響を及ぼすため、従来では、Ｐｔからなる中間層を挿入してＴｉ／Ｐｔ／Ａｕ構造とすることによって、Ｔｉ層とＡｕ層とを分離している。これに対して、第２実施形態のｐ側パッド電極３１は、中間層として、ＰｔよりもＡｕと合金化しにくいＰｄ層を用いることによって、経時変化および熱変化によりＡｕ層のＡｕが中間層（Ｐｄ層）を経てＴｉ層に移動してＴｉと合金化するのをより有効に抑制することができる。
【００６９】
また、ｐ側パッド電極３１の中間層を構成するＰｄは、Ｐｔよりも軟らかい金属であるため、ｐ側パッド電極３１側からサブマウント（放熱台）に取り付けるジャンクションダウン方式の組立時にｐ側オーミックコンタクトや発光層２６に加わる応力を緩和することができる。このため、ｐ側オーミックコンタクトや発光層２６へのダメージを抑制することができるので、ｐ側オーミックコンタクトへのダメージに起因するｐ側のコンタクト抵抗の上昇や、発光層２６へのダメージに起因する発光層２６の結晶性の劣化を抑制することができる。その結果、動作電圧の増大や、素子寿命の低下を抑制することができる。特に、ｐ型コンタクト層２８が薄い（０．０２μｍ以下）場合や発光層２６上の窒化物系半導体層が薄い（０．５μｍ以下）場合は、ジャンクションダウン方式の組立時にｐ側オーミックコンタクトや発光層２６に応力が加わりやすいので、より効果的である。
【００７０】
ここで、第２実施形態では、ｎ型コンタクト層２３の露出された表面の一部上には、図１５に示すように、下層から上層に向かって、約６ｎｍの膜厚を有するＡｌ層３２ａと、約１０ｎｍの膜厚を有するＰｔ層３２ｂと、約１００ｎｍの膜厚を有するＡｕ層３２ｃとからなるｎ側オーミック電極３２が形成されている。なお、Ａｌ層３２ａは、本発明の「第１電極層」の一例であり、Ｐｔ層３２ｂは、本発明の「第２電極層」の一例であり、Ａｕ層３２ｃは、本発明の「第３電極層」の一例である。また、ｎ側オーミック電極３２は、本発明の「電極」の一例である。
【００７１】
また、ｎ側オーミック電極３２を構成するＡｌ層３２ａは、ｎ型コンタクト層２３の上面上に、島状に不均一に分布するように形成されている。なお、島状に不均一に分布されたＡｌ層３２ａは、電子ビーム加熱蒸着法により薄いＡｌ層３２ａを低温で形成することにより容易に形成可能である。また、Ｐｔ層３２ｂは、島状に分布されたＡｌ層３２ａを取り囲むように、ｎ型コンタクト層２３とＡｌ層３２ａとに接触するように形成されている。なお、Ｐｔ層３２ｂは、Ａｌ層３２ａのＡｌが組立プロセス時の約１５０℃〜約３５０℃の熱によって変成するのを抑制するとともに、Ａｌが合金化するのを抑制する機能を有する。また、Ａｕ層３２ｃは、ｎ側オーミック電極３２の放熱特性を向上させる機能を有する。
【００７２】
また、ｎ側オーミック電極３２上の所定領域には、下層から上層に向かって、ｐ側パッド電極３１と同様の、約１００ｎｍの膜厚を有するＴｉ層と、約１５０ｎｍの膜厚を有するＰｄ層と、約３μｍの膜厚を有するＡｕ層とからなるｎ側パッド電極３３が形成されている。このように、ｎ側パッド電極３３と、ｐ側パッド電極３１とを同一の電極構造にすることによって、ｎ側パッド電極３３とｐ側パッド電極３１とを、同時に形成することができる。これにより、製造プロセスを簡略化することができる。また、ｎ側パッド電極３３の中間層としてＰｔよりも軟らかいＰｄを用いることによって、ｐ側パッド電極３１の場合と同様、ジャンクションダウン方式の組立時の応力を緩和することができるので、動作電圧の増大や、素子寿命の低下を抑制することができる。
【００７３】
第２実施形態では、上記のように、ｎ型コンタクト層２３の上面上に、Ａｌ層３２ａと、Ａｌ層の表面に接触するＰｔ層３２ｂと、Ｐｔ層３２ｂの表面上に位置するＡｕ層３２ｃとからなるｎ側オーミック電極３２を形成することによって、Ｐｔ層３２ｂにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌ層３２ａのＡｌの結晶粒の増大やＡｌの合金化などのＡｌの変成を抑制することができる。また、放熱性に優れたＡｕ層３２ｃにより、組立プロセス時にｎ側オーミック電極３２の温度が上昇するのを抑制することができるので、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌ層３２ａのＡｌの変成をより抑制することができる。これにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌの変成によるｎ型コンタクト層２３とｎ側オーミック電極３２とのコンタクト抵抗の増大を抑制することができる。その結果、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するｎ型コンタクト層２３とｎ側オーミック電極３２とのコンタクト抵抗の上昇を抑制することができる。
【００７４】
また、第２実施形態では、Ｐｔ層３２ｂは、窒化物系半導体との熱膨張係数の差が小さいので、ｎ型コンタクト層２３との付着力に優れている。このため、Ａｌ層３２ａが島状に形成された場合に、Ａｌ層３２ａが存在しない部分でのＰｔ層３２ｂとｎ型コンタクト層２３との付着力を向上させることができる。これによっても、ｎ型コンタクト層２３とｎ側オーミック電極３２とのコンタクト抵抗の上昇を抑制することができる。
【００７５】
また、第２実施形態では、Ａｌ層３２ａを、約６ｎｍの薄い膜厚で形成することによって、組立プロセス時に約１５０℃〜約３５０℃の熱が加わった場合に、Ａｌの結晶粒が増大しにくくなるため、ｎ型コンタクト層２３とｎ側オーミック電極３２とのコンタクト抵抗の増大をより抑制することができる。
【００７６】
また、第２実施形態では、Ａｌ層３２ａを、島状に分布するように形成するとともに、Ｐｔ層３２ｂを島状に分布したＡｌ層を取り囲むように形成することによって、Ａｌ層３２ａを構成するＡｌの結晶粒が組立プロセス時の約１５０℃〜約３５０℃の熱によって増大するのをより抑制することができる。これにより、Ａｌの結晶粒の増大に起因するｎ型コンタクト層２３とｎ側オーミック電極３２とのコンタクト抵抗の増大をより抑制することができる。
【００７７】
また、第２実施形態では、Ｐｔ層３２ｂを、３ｎｍ以上５０ｎｍ以下の膜厚に設定することによって、融点が高いために成膜温度が高いＰｔの成膜時間を短くすることができるので、Ｐｔ層３２ｂの形成時の温度上昇を抑制することができる。これにより、Ｐｔ層３２ｂの形成時の温度上昇に起因するＡｌ層３２ａのＡｌの変成を抑制することができる。これによっても、Ａｌの変成によるｎ型コンタクト層２３とｎ側オーミック電極３２とのコンタクト抵抗の増大を抑制することができる。
【００７８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００７９】
たとえば、上記実施形態では、本発明のＡｌ／Ｐｔ／Ａｕの電極構造を窒化物系半導体レーザ素子のｎ側オーミック電極に適用した例を示したが、本発明はこれに限らず、ｎ型の窒化物系半導体層（窒化物系半導体基板を含む）の表面または裏面上に形成される電極を有する構造であれば、たとえば、ＬＥＤ、ＰＤあるいはＦＥＴなどの他の素子構造または電極構造にも適用可能である。
【００８０】
また、上記実施形態では、Ａｌ／Ｐｔ／Ａｕ構造のｎ側オーミック電極を用いる場合を示したが、本発明はこれに限らず、第２層（中間層）をＰｔ層からＰｄ層に代えてＡｌ／Ｐｄ／Ａｕ構造で電極形成を行った場合にも同様の効果が得られた。この場合、Ｐｄは、Ｐｔよりも窒化物系半導体との熱膨張係数の差が大きいため、島状に形成されたＡｌ層の存在しない部分でのｎ型ＧａＮ基板またはｎ型コンタクト層との付着力は劣る。しかし、ＰｔよりもＰｄの方がＡｕと合金化しにくいため、熱変化によりＡｕ層のＡｕが中間層（Ｐｄ層）を経てＡｌ層に移動してＡｌと合金化するのをより有効に抑制することができる。このため、熱処理時のＡｌの合金化によるＡｌ変成を抑える効果は、Ｐｄ層の方がＰｔ層よりも大きい。結果として、熱処理後のコンタクト抵抗値は、Ｐｄ層を用いた場合でも、Ｐｔ層の場合と同様、１０−４Ω・ｃｍ２台の値が得られた。
【００８１】
また、ｎ側オーミック電極の中間層をＰｄにより形成した場合、Ｐｄは、Ｐｔよりも軟らかい金属であるため、ｐ側パッド電極側からサブマウント（放熱台）に取り付けるジャンクションダウン方式の組立時に、ｎ側パッド電極にワイヤボンディングする際に、ｐ側オーミックコンタクトや発光層に加わる応力を緩和することができる。これにより、ｐ側オーミックコンタクトや発光層へのダメージを抑制することができるので、ｐ側オーミックコンタクトへのダメージに起因するｐ側のコンタクト抵抗の上昇や、発光層へのダメージに起因する発光層の結晶性の劣化を抑制することができる。その結果、動作電圧の増大や、素子寿命の低下を抑制することができる。特に、ｐ型コンタクト層２８が薄い（０．０２μｍ以下）場合や発光層２６上の窒化物系半導体層が薄い（０．５μｍ以下）場合は、ジャンクションダウン方式の組立時に発生する応力を受けやすいので、より効果的である。
【００８２】
また、上記実施形態では、ｎ側オーミック電極を構成するＡｌ層を島状に不均一に分布するように形成したが、本発明はこれに限らず、島状でなく層状にＡｌ層を形成してもよい。この場合にも、Ａｌ層上に接触して形成されるＰｔ層によって、島状にする場合よりもやや劣るもののコンタクト抵抗の増大を抑制することができる。
【００８３】
【発明の効果】
以上のように、本発明によれば、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することが可能な電極構造を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子を示した断面図である。
【図２】図１に示した第１実施形態による窒化物系半導体レーザ素子の発光層の詳細構造を示した断面図である。
【図３】図１に示した第１実施形態による窒化物系半導体レーザ素子のｎ側オーミック電極部分の詳細を示した拡大断面図である。
【図４】本発明の第１実施形態によるＡｌ／Ｐｔ／Ａｕのｎ側オーミック電極構造と従来のＴｉ／Ａｌのｎ側オーミック電極構造との熱処理温度に対するコンタクト抵抗を示した特性図である。
【図５】本発明の第１実施形態によるＡｌ／Ｐｔ／Ａｕのｎ側オーミック電極構造において、Ａｌ層の膜厚を変化させた場合のコンタクト抵抗を示した特性図である。
【図６】本発明の第１実施形態によるＡｌ／Ｐｔ／Ａｕのｎ側オーミック電極構造において、Ｐｔ層の膜厚を変化させた場合のコンタクト抵抗を示した特性図である。
【図７】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図９】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１０】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１１】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１２】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子をジャンクションアップでサブマウントに取り付けた状態を示した斜視図である。
【図１３】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した斜視図である。
【図１４】本発明の第２実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子を示した断面図である。
【図１５】図１４に示した第２実施形態による窒化物系半導体レーザ素子のｎ側オーミック電極部分の詳細を示した拡大断面図である。
【図１６】従来のＴｉ／Ａｌのｎ側オーミック電極構造を含む窒化物系半導体レーザ素子を示した断面図である。
【符号の説明】
１　ｎ型ＧａＮ基板（ｎ型の窒化物系半導体層、ｎ型の窒化物系半導体基板）
１０、３２　ｎ側オーミック電極（電極）
１０ａ、３２ａ　Ａｌ層（第１電極層）
１０ｂ、３２ｂ　Ｐｔ層（第２電極層）
１０ｃ、３２ｃ　Ａｕ層（第３電極層）
２３　ｎ型コンタクト層（ｎ型の窒化物系半導体層）
５０　窒化物系半導体レーザ素子
５１　ステム
５２　サブマウント
５３　融着材
６０　窒化物系半導体レーザ素子
【図１】
2004140052.tif 000003
【図２】
2004140052.tif 000004
【図３】
2004140052.tif 000005
【図４】
2004140052.tif 000006
【図５】
2004140052.tif 000007
【図６】
2004140052.tif 000008
【図７】
2004140052.tif 000009
【図８】
2004140052.tif 000010
【図９】
2004140052.tif 000011
【図１０】
2004140052.tif 000012
【図１１】
2004140052.tif 000013
【図１２】
2004140052.tif 000014
【図１３】
2004140052.tif 000015
【図１４】
2004140052.tif 000016
【図１５】
2004140052.tif 000017
【図１６】
2004140052.tif 000018