(57)【要約】【課題】感度を向上させ、ノイズの増加を抑制したラインセンサを提供する。【解決手段】ラインセンサ１００は、撮像部１０と電荷集積部２０と電荷出力部３０とを有している。撮像部１０は、一方向に配列されたＮ個の画素部１１１〜１１Ｎを有しており、第ｎの画素部１１ｎは、エネルギ線の入射に感応して電荷を発生し蓄積するＭ個の感応部１２１，ｎ〜１２Ｍ，ｎを有する。電荷集積部２０は、Ｎ個の集積部２１１〜２１Ｎを有しており、電荷出力部３０は、Ｎ個の出力部３１１〜３１Ｎを有する。第ｎの画素部１１ｎが有するＭ個の感応部１２１，ｎ〜１２Ｍ，ｎそれぞれで発生し蓄積された電荷は、第ｎの集積部２１ｎで集積して蓄積され、第ｎの出力部３１ｎに一括して出力される。【選択図】　図１
2004064320.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ個の画素部（Ｎは２以上の整数）が一方向に配列されたラインセンサであって、
エネルギ線の入射に感応して電荷を発生し蓄積するＭ個の感応部（Ｍは２以上の整数）を各々含む前記Ｎ個の画素部を有し、前記Ｎ個の画素部それぞれが有する前記Ｍ個の感応部で発生し蓄積された電荷を出力する撮像部と、
Ｎ個の集積部を有し、前記撮像部の第ｎの画素部（ｎは１以上Ｎ以下の任意の整数）が有する前記Ｍ個の感応部で発生し蓄積された電荷を入力して第ｎの集積部で集積して蓄積し、前記Ｎ個の集積部それぞれで集積して蓄積した電荷を一括して出力する電荷集積部と、
Ｎ個の出力部を有し、前記電荷集積部の前記第ｎの集積部から出力された電荷を入力して第ｎの出力部で蓄積し、前記Ｎ個の出力部それぞれで蓄積した電荷を順次出力する電荷出力部と、
を備えることを特徴とするラインセンサ。
【請求項２】
前記第ｎの集積部の飽和電荷量は、前記第ｎの画素部が有する前記Ｍ個の感応部それぞれの飽和電荷量の総和よりも大きく、
前記第ｎの出力部の飽和電荷量は、前記第ｎの集積部の飽和電荷量よりも大きいか、または、前記第ｎの集積部の飽和電荷量とほぼ等しい、
ことを特徴とする請求項１記載のラインセンサ。
【請求項３】
前記撮像部は、第（ｍ−１）の感応部（ｍは２以上Ｍ以下の任意の整数）で発生し蓄積された電荷を第ｍの感応部から第（Ｍ−１）の感応部までの（Ｍ−ｍ）個の感応部を経由して第Ｍの感応部に転送するとともに、前記Ｍ個の感応部それぞれで発生し蓄積された電荷を前記第Ｍの感応部で発生し蓄積された電荷から順次に前記電荷集積部に出力することを特徴とする請求項１記載のラインセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２個以上の画素部が一方向に配列されたラインセンサに関するものである。
【０００２】
【従来の技術】
ラインセンサは、撮像部と電荷出力部とを有している。撮像部は複数の画素部を有しており、複数の画素部それぞれは１つの感応部を有している。撮像部が有する複数個の感応部それぞれは、エネルギ線の入射に感応して電荷を発生し蓄積する。電荷出力部は、複数個の感応部それぞれで発生し蓄積された電荷を入力し、入力した電荷を順次出力する。
【０００３】
【発明が解決しようとする課題】
ラインセンサの感度は、感応部の面積に依存する。感度を向上させるためには、感応部の面積を大きくすればよい。しかし、このラインセンサでは、感度を向上できるものの、ノイズが増加してしまうという問題がある。
【０００４】
本発明は、上記問題点を解消する為になされたものであり、感度を向上させ、ノイズの増加を抑制したラインセンサを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係るラインセンサは、Ｎ（Ｎは２以上の整数）個の画素部が一方向に配列されたラインセンサであって、エネルギ線の入射に感応して電荷を発生し蓄積するＭ個の感応部（Ｍは２以上の整数）を各々含むＮ個の画素部を有し、Ｎ個の画素部それぞれが有するＭ個の感応部で発生し蓄積された電荷を出力する撮像部と、Ｎ個の集積部を有し、撮像部の第ｎ（ｎは１以上Ｎ以下の任意の整数）の画素部が有するＭ個の感応部で発生し蓄積された電荷を入力して第ｎの集積部で集積して蓄積し、Ｎ個の集積部それぞれで集積して蓄積した電荷を一括して出力する電荷集積部と、Ｎ個の出力部を有し、電荷集積部の第ｎの集積部から一括して出力された電荷を入力して第ｎの出力部で蓄積し、Ｎ個の出力部それぞれで蓄積した電荷を順次出力する電荷出力部と、を備えることを特徴とする。
【０００６】
このラインセンサによれば、撮像部にエネルギ線が入射することにより、Ｎ個の画素部それぞれに含まれるＭ個の感応部で電荷が発生し蓄積される。そして、第ｎの画素部に含まれるＭ個の感応部で発生し蓄積された電荷は、撮像部から出力され、電荷集積部に含まれる第ｎの集積部に集積して蓄積され、その後、一括して第ｎの集積部から出力される。第ｎの集積部から出力された電荷は、電荷出力部の第ｎの出力部に蓄積され、その後、第Ｎの出力部から順次出力される。従って、このラインセンサは、感度が向上し、ノイズの増加を抑制できる。
【０００７】
また、本発明に係るラインセンサでは、第ｎの集積部の飽和電荷量は、第ｎの画素部が有するＭ個の感応部それぞれの飽和電荷量の総和よりも大きく、第ｎの出力部の飽和電荷量は、第ｎの集積部の飽和電荷量よりも大きいか、または、第ｎの集積部の飽和電荷量とほぼ等しい、ことが好適である。
【０００８】
この場合には、第ｎの集積部は、第ｎの画素部に含まれるＭ個の感応部それぞれで発生し蓄積された電荷を集積して蓄積でき、第ｎの出力部は、第ｎの集積部から一括して出力された電荷を蓄積できる。
【０００９】
また、本発明に係るラインセンサでは、撮像部は、第（ｍ−１）の感応部（ｍは２以上Ｍ以下の任意の整数）で発生し蓄積された電荷を第ｍの感応部から第（Ｍ−１）の感応部までの（Ｍ−ｍ）個の感応部を経由して第Ｍの感応部に転送するとともに、Ｍ個の感応部それぞれで発生し蓄積された電荷を第Ｍの感応部で発生し蓄積された電荷から順次に電荷集積部に出力するのが好適である。この場合には、Ｍ個の感応部それぞれで発生し蓄積された電荷を順次に電荷集積部に出力でき、ラインセンサの構成を簡素化することができる。
【００１０】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素または相当する要素には同一の符号を付し、重複する説明は省略する。
【００１１】
先ず、本発明に係るラインセンサの実施形態について説明する。図１は、本実施形態に係るラインセンサ１００の構成を示す図である。このラインセンサ１００は、撮像部１０と、電荷集積部２０と、電荷出力部３０と、読出部４０とを有している。また、これらの要素は、半導体基板１上に設けられている。
【００１２】
撮像部１０は、第１の画素部１１１から第Ｎの画素部１１Ｎ（Ｎは２以上の整数）までのＮ個の画素部１１１〜１１Ｎを有している。このＮ個の画素部１１１〜１１Ｎは、一方向に配列されている。
【００１３】
第ｎの画素部１１ｎ（ｎは１以上Ｎ以下の任意の整数）には、第１の感応部１２１，ｎから第Ｍの感応部１２Ｍ，ｎまでのＭ個の感応部１２１，ｎ〜１２Ｍ，ｎ（Ｍは２以上の整数）が配列されている。つまり、この撮像部１０は、Ｍ行Ｎ列に配置されたＭ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎを有している。以下、第１の画素部１１１から第Ｎの画素部１１Ｎに向かう方向を水平方向とし、第ｎの画素部１１ｎが有する第１の感応部１２１，ｎから第Ｍの感応部１２Ｍ，ｎに向かう方向を垂直方向とする。
【００１４】
このＭ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれは、エネルギ線（Ｘ線、可視光、赤外線、紫外線など）の入射に感応して電荷を発生し、その発生した電荷を蓄積する。また、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれは、クロック信号Ｐ１Ｖ，Ｐ２Ｖを入力する。クロック信号Ｐ１Ｖは、ラインセンサ１００とは別に設けられた信号出力部（図示せず）により出力され、半導体基板１の端子２ａに入力し、端子２ａを介してＭ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力される。同様に、クロック信号Ｐ２Ｖは、ラインセンサ１００とは別に設けられた信号出力部（図示せず）により出力され、半導体基板１の端子２ｂに入力し、端子２ｂを介してＭ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力される。
【００１５】
また、第ｎの画素部１１ｎが有する第（ｍ−１）の感応部１２ｍ−１，ｎ（ｍは２以上Ｍ以下の任意の整数）は、電荷を転送できるように第ｍの感応部１２ｍ，ｎと接続されており、クロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルがハイ（Ｈ）レベルとロウ（Ｌ）レベルとで切り替えられることにより、自己で発生し蓄積された電荷を第ｍの感応部１２ｍ，ｎに転送する。そして、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれで発生し蓄積された電荷は、クロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルがＨレベルとＬレベルとで切り替えられることにより、順次に垂直方向に転送されて、撮像部１０から電荷集積部２０に出力される。なお、電荷の出力については、図５（ａ）を用いて後述する。
【００１６】
電荷集積部２０は、第１の集積部２１１から第Ｎの集積部２１ＮまでのＮ個の集積部２１１〜２１Ｎを有している。電荷集積部２０の第ｎの集積部２１ｎは、電荷を入力できるように撮像部１０の第ｎの画素部１１ｎと接続されており、撮像部１０の第ｎの画素部１１ｎから出力された電荷を入力して蓄積する。第ｎの集積部２１ｎの飽和電荷量は、第ｎの画素部１１ｎが有するＭ個の感応部１２１，ｎ〜１２Ｍ，ｎそれぞれの飽和電荷量の総和よりも大きい。また、電荷集積部２０は、アルミニウム等の金属で遮光されている。
【００１７】
第ｎの集積部２１ｎは、第ｎの画素部１１ｎが有するＭ個の感応部１２１，ｎ〜１２Ｍ，ｎそれぞれで発生し蓄積された電荷すべてを蓄積する。すなわち、第ｎの集積部２１ｎは、第ｎの画素部１１ｎから出力された電荷を集積して蓄積する。
【００１８】
Ｎ個の集積部２１１〜２１Ｎそれぞれは、クロック信号Ｐ１Ｖｍ，Ｐ２Ｖｍを入力する。なお、クロック信号Ｐ１Ｖｍは、ラインセンサ１００とは別に設けられた信号出力部（図示せず）により出力され、端子３ａに入力し、端子３ａを介してＮ個の集積部２１１〜２１Ｎそれぞれに入力される。同様に、クロック信号Ｐ２Ｖｍは、ラインセンサ１００とは別に設けられた信号出力部（図示せず）により出力され、端子３ｂに入力し、端子３ｂを介してＮ個の集積部２１１〜２１Ｎそれぞれに入力される。
【００１９】
Ｎ個の集積部２１１〜２１Ｎそれぞれに集積され蓄積された電荷は、クロック信号Ｐ１Ｖｍ，Ｐ２Ｖｍの論理レベルがＨレベルとＬレベルとで切り替えられることによって、垂直方向に転送されて、電荷集積部２０から電荷出力部３０に一括して出力される。詳細については、図５（ａ）を用いて後述する。
【００２０】
電荷出力部３０は、第１の出力部３１１から第Ｎの出力部３１ＮまでのＮ個の出力部３１１〜３１Ｎを有している。電荷出力部３０の第ｎの出力部３１ｎは、電荷を入力できるように第ｎの集積部２１ｎと接続されており、第ｎの集積部２１ｎから一括して出力された電荷を入力して蓄積する。また、電荷出力部３０は、アルミニウム等の金属で遮光されている。
【００２１】
第ｎの出力部３１ｎの飽和電荷量は、第ｎの集積部２１ｎから入力した電荷を蓄積できるように、第ｎの集積部２１ｎの飽和電荷量よりも大きいか、または、第ｎの集積部２１ｎの飽和電荷量とほぼ等しい。特に、第ｎの出力部３１ｎの飽和電荷量が第ｎの集積部２１ｎの飽和電荷量とほぼ等しい場合には、第ｎの出力部３１ｎの飽和電荷量が第ｎの集積部２１ｎの飽和電荷量よりも大きい場合に比べて、電荷出力部３０の面積を小さくすることができる。
【００２２】
また、Ｎ個の出力部３１１〜３１Ｎそれぞれは、クロック信号Ｐ１Ｈ，Ｐ２Ｈを入力する。なお、クロック信号Ｐ１Ｈは、ラインセンサ１００とは別に設けられた信号出力部（図示せず）により出力され、端子４ａに入力し、端子４ａを介してＮ個の出力部３１１〜３１Ｎそれぞれに入力される。同様に、クロック信号Ｐ２Ｈは、ラインセンサ１００とは別に設けられた信号出力部（図示せず）により出力され、端子４ｂに入力し、端子４ｂを介してＮ個の出力部３１１〜３１Ｎそれぞれに入力される。
【００２３】
また、第（ｘ−１）の出力部３１ｘ−１（ｘは２以上Ｎ以下の任意の整数）は、電荷を転送できるように第ｘの出力部３１ｘと接続されており、クロック信号Ｐ１Ｈ，Ｐ２Ｈの論理レベルがＨレベルとＬレベルとで切り替えられることにより、自己が入力した電荷を第ｘの出力部３１ｘに転送する。そして、Ｎ個の出力部３１１〜３１Ｎそれぞれが入力して蓄積した電荷は、クロック信号Ｐ１Ｈ，Ｐ２Ｈの論理レベルがＨレベルとＬレベルとで切り替えられることによって、水平方向に転送されて電荷出力部３０から読出部４０に順次に出力される。詳細については、図５（ｂ）を用いて後述する。
【００２４】
読出部４０は、電荷出力部３０が出力した電荷の量に応じた電圧値を有する電気信号を出力する。次に、読出部４０について詳細に説明する。
【００２５】
図２は、本実施形態に係るラインセンサ１００が有する読出部４０の構成を説明する図である。読出部４０は、サミングゲート４１とアウトプットゲート４２とフローティングディフュージョン４３と電荷リセット用ＭＯＳＦＥＴ４４と電荷電圧変換用ＭＯＳＦＥＴ４５とを含む。
【００２６】
サミングゲート４１は、電荷出力部３０が有する第Ｎの出力部３１Ｎと接続されており、第Ｎの出力部３１Ｎから出力された電荷を入力して蓄積する。このサミングゲート４１は、端子ＳＧに接続されている。端子ＳＧは、ラインセンサ１００とは別に設けられたクロック信号Ｐ１ＨＳＧを出力する信号出力部（図示せず）と接続されている。この読出部４０の動作は、図５（ｂ）を用いて後述する。
【００２７】
また、サミングゲート４１は、Ｎ個の集積部２１１〜２１Ｎそれぞれと同様に、Ｎ個の出力部３１１〜３１Ｎから出力される電荷を集積可能となっている。たとえば、サミングゲート４１は、第１の出力部３１１および第２の出力部３１２それぞれに入力された電荷を集積し、第３の出力部３１３および第４の出力部３１４それぞれに入力された電荷を集積し、他の出力部３１５〜３１Ｎそれぞれに入力された電荷についてもこれと同様に集積する。このように、第ｎの集積部２１ｎだけでなくサミングゲート４１で電荷を集積することによって、撮像部１０が有するＭ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎで発生し蓄積された電荷を垂直方向に集積するだけでなく、水平方向にも集積できるようにしている。
【００２８】
また、サミングゲート４１が入力して蓄積した電荷は、クロック信号Ｐ１ＨＳＧの論理レベルがＨレベルとＬレベルとで切り替えられることによって、サミングゲート４１からアウトプットゲート４２に出力される。
【００２９】
アウトプットゲート４２は、サミングゲート４１と接続されており、サミングゲート４１から出力された電荷を入力する。このアウトプットゲート４２は、端子ＯＧと接続されており、端子ＯＧから一定の電圧値を有する電圧が入力される。また、アウトプットゲート４２は、自己に入力されている一定の電圧値を有する電圧により、電荷の逆流を防止する。
【００３０】
サミングゲート４１から出力された電荷は、このアウトプットゲート４２を通過し、フローティングディフュージョン４３に到達する。
【００３１】
このフローティングディフュージョン４３は、電荷が流入していない場合には一定の電位を有し、電荷が流入することでその電位が変化する。また、フローティングディフュージョン４３は、接続点Ａに接続されている。この接続点Ａは、電荷リセット用ＭＯＳＦＥＴ４４のソース端子に接続されている。
【００３２】
この電荷リセット用ＭＯＳＦＥＴ４４のゲート端子は、端子ＲＧと接続されている。端子ＲＧは、リセット信号ＰＲＧを入力する。なお、リセット信号ＰＲＧは、ラインセンサ１００とは別に設けられたリセット信号ＰＲＧを出力する信号出力部（図示せず）によって端子ＲＧに出力され、端子ＲＧを介して電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力される。
【００３３】
この信号出力部は、論理レベルがＨレベルとＬレベルとのうちどちらかのリセット信号ＰＲＧを出力する。論理レベルがＬレベルであるリセット信号ＰＲＧが電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力されているときは、電荷リセット用ＭＯＳＦＥＴ４４は非導通状態となり、論理レベルがＨレベルであるリセット信号出力部ＰＲＧが電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力されているときは、電荷リセット用ＭＯＳＦＥＴ４４は導通状態となる。
【００３４】
端子ＲＤは、電荷リセット用ＭＯＳＦＥＴ４４のドレイン端子に接続されており、一定の正の電圧値を有する電圧が入力される。この電荷リセット用ＭＯＳＦＥＴ４４が導通状態にあるときは、フローティングディフュージョン４３に流入した電荷を排出することができ、フローティングディフュージョン４３をもとの一定の電位にもどすことができる。
【００３５】
また、接続点Ａは、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に接続されている。フローティングディフュージョン４３が一定の電位の時には、電圧値ＶＣＣを有する電圧が、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に入力され、フローティングディフュージョン４３に電荷が流入したときには、流入した電荷の量に応じた電圧値Ｖｅが電圧値ＶＣＣから減じられ、その減じられた電圧値（ＶＣＣ−Ｖｅ）を有する電圧が、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に入力される。
【００３６】
電荷電圧変換用ＭＯＳＦＥＴ４５のドレイン端子は、端子ＯＤに接続されており、この端子ＯＤは、一定の正の電圧値を有する電圧が入力されている。電荷電圧変換用ＭＯＳＦＥＴ４５のドレイン端子は、接続点Ｂに接続されており、接続点Ｂは、抵抗４６の一端に接続されている。抵抗４６の他端は接地されている。また、接続点Ｂは、端子ＯＳに接続されている。出力としての電気信号ＶＯＳは、この端子ＯＳから出力される。
【００３７】
次に、本実施形態に係るラインセンサ１００における動作について説明するが、その前に、電荷の転送について、電荷転送方式が２相方式である素子を例にとって説明する。なお、図３を用いた説明では、電荷が転送されて蓄積される様子を説明しているだけであり、本発明は図３を用いた説明に何ら限定されるものではない。
【００３８】
図３（ａ）は、電荷を転送する素子２００の構成を示す図であり、図３（ｂ）はポテンシャル図である。図３（ａ）に示される素子２００は、例えば表面にｎ型層が形成されたｐ型シリコン基板２０１の表面上に絶縁膜を介して電極２０２ａ〜２０２ｄが形成されている。また、電極２０２ａ，２０２ｂは、端子２０３を介して論理レベルがＨレベルまたはＬレベルであるクロック信号Ｐ１が入力され、電極２０２ｃ，２０２ｄは、端子２０４を介して論理レベルがＨレベルまたはＬレベルであるクロック信号Ｐ２が入力される。また、表面にｎ型層が形成されたｐ型シリコン基板２０１は、電極２０２ａ下のｎ型層にｐ型不純物又はｎ型不純物が拡散又はイオン注入されたバリア領域２０５ａを有し、電極２０２ｂ下のｎ型層には不純物を拡散又は注入されていない領域２０５ｂを有し、電極２０２ｃ下のｎ型層にｐ型不純物又はｎ型不純物が拡散又はイオン注入されたバリア領域２０５ｃを有し、電極２０２ｄ下のｎ型層には不純物を拡散又は注入されていない領域２０５ｄを有している。
【００３９】
例えば、クロック信号Ｐ１，Ｐ２が共にＬレベルで保持されている場合における図３（ａ）の電荷転送素子のポテンシャルプロファイルを図３（ｂ）に示す。この状態では、バリア領域２０５ａ，２０５ｃにポテンシャル井戸は発生せず、不純物が拡散又は注入されていない領域２０５ｂ，２０５ｄに、Ｌレベルの電圧ＶＬに従ったポテンシャルの比較的浅いポテンシャル井戸が発生する。この為、バリア領域２０５ａ，２０５ｃよりも、不純物が拡散又は注入されていない領域２０５ｂ，２０５ｄの方がポテンシャルが高くなっている。
【００４０】
この電荷を転送する素子２００は、本実施形態に係るラインセンサ１００の撮像部１０が有する第ｎの画素部１１ｎの第ｍの感応部１２ｍ，ｎ、電荷集積部２０が有する第ｎの集積部２１ｎおよび電荷出力部３０が有する第ｎの出力部３１ｎのいずれかに対応している。端子２０３から電極２０２ａ，２０２ｂに入力されるクロック信号Ｐ１および端子２０４から電極２０２ｃ，２０２ｄに入力されるクロック信号Ｐ２は、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力されるクロック信号Ｐ１Ｖ，Ｐ２Ｖ、Ｎ個の集積部２１１〜２１Ｎそれぞれに入力されるクロック信号Ｐ１Ｖｍ，Ｐ２ＶｍおよびＮ個の出力部３１１〜３１Ｎそれぞれに入力されるクロック信号Ｐ１Ｈ，Ｐ２Ｈのいずれかに対応している。
【００４１】
次に、図４（ａ）および図４（ｂ）を用いて説明する。図４（ａ）は、電荷を転送する素子２００における時刻ｔａ，ｔｂ，ｔｃでの電荷の様子を示すポテンシャル図であり、図４（ｂ）は、電荷を転送する素子２００の電極２０２ａ〜２０２ｄに入力されるクロック信号Ｐ１，Ｐ２の論理レベルを示すタイミングチャートである。
【００４２】
先ず、時刻ｔａにおいて、端子２０３に入力するクロック信号Ｐ１の論理レベルがＨであり、端子２０４に入力するクロック信号Ｐ２の論理レベルがＬである。このとき、領域２０５ａ，２０５ｂのポテンシャルが高くなる。そして、電荷は、領域２０５ａ，２０５ｂのなかでもバリア領域が形成されていないポテンシャルの高い領域２０５ｂに蓄積される。
【００４３】
次に、端子２０３に入力されるクロック信号Ｐ１および端子２０４に入力されるクロック信号Ｐ２それぞれの論理レベルが切り替えられる。その切り替えの際の時刻ｔｂでは、蓄積されていた電荷は、そのまま領域２０５ｂに蓄積されている。なお、バリア領域２０５ａ，２０５ｃはポテンシャルが低いため、電荷は転送方向と逆方向、たとえば、領域２０５ａ側に移動することはない。
【００４４】
次に、時刻ｔｃにおいて、端子２０３に入力するクロック信号Ｐ１の論理レベルがＬであり、端子２０４に入力するクロック信号Ｐ２の論理レベルがＨである。このとき、領域２０５ｃ，２０５ｄのポテンシャルが低くなる。そして、電荷は、領域２０５ｃ，２０５ｄのなかでもバリア領域が形成されていないポテンシャルの高い領域２０５ｄに転送されて蓄積される。
【００４５】
以後、このようにクロック信号Ｐ１，Ｐ２の論理レベルがＨレベルとＬレベルとで切り替えられることによって、蓄積された電荷は順次転送方向に転送されて蓄積される。
【００４６】
次に、本実施形態に係るラインセンサ１００における動作について説明する。図５（ａ）は、本実施形態に係るラインセンサ１００が有する撮像部１０と電荷集積部２０との動作を説明するタイミングチャートであり、図５（ｂ）は、本実施形態に係るラインセンサ１００が有する電荷出力部３０と読出部４０との動作を説明するタイミングチャートである。
【００４７】
図５（ａ）を用いて説明する。但し、時刻ｔ１以前に撮像部１０へのエネルギ線の入射が行われ、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれは、エネルギ線の入射に感応して電荷を発生し蓄積しているものとする。
【００４８】
先ず、時刻ｔ１では、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力するクロック信号Ｐ１Ｖの論理レベルがＬであり、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力するクロック信号Ｐ２Ｖの論理レベルがＨである。このとき、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれで発生し蓄積された電荷は、クロック信号Ｐ２Ｖ（論理レベルがＨ）によって形成されたポテンシャルの高い領域に蓄積されている。
【００４９】
そして、時刻ｔ１，１でクロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルの切り替えが行われ、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力するクロック信号Ｐ１Ｖの論理レベルがＨとなり、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力するクロック信号Ｐ２Ｖの論理レベルがＬとなる。これにより、第１の感応部１２１，ｎで発生し蓄積された電荷は、第２の感応部１２２，ｎに転送されて蓄積され、第２の感応部１２２，ｎで発生し蓄積された電荷は、第３の感応部１２３，ｎに転送されて蓄積される。他の（Ｍ−３）個の感応部１２３，ｎ〜１２Ｍ−１，ｎに転送されて蓄積された電荷も同様に転送されて蓄積される。また、第Ｍの感応部１２Ｍ，ｎで発生し蓄積された電荷は、電荷集積部２０に出力される。
【００５０】
次に、時刻ｔ１，２でクロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルの切り替えが行われ、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力するクロック信号Ｐ１Ｖの論理レベルがＬとなり、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力するクロック信号Ｐ２Ｖの論理レベルがＨとなる。これにより、時刻ｔ１，１において、感応部１２２，１〜１２Ｍ，Ｎそれぞれに転送されて蓄積された電荷は、クロック信号Ｐ２Ｖ（論理レベルがＨ）によって形成されたポテンシャルの高い領域に移動する。なお、この移動は、電荷を転送された（（Ｍ−１）×Ｎ）個の感応部１２２，１〜１２Ｍ，Ｎそれぞれのなかでの移動である。
【００５１】
そして、時刻ｔ１，３でクロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルの切り替えが行われ、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力するクロック信号Ｐ１Ｖの論理レベルがＨとなり、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力するクロック信号Ｐ２Ｖの論理レベルがＬとなる。これにより、時刻ｔ１，１において第２の感応部１２２，ｎに転送されて蓄積された電荷は、第３の感応部１２３，ｎに転送されて蓄積され、時刻ｔ１，１において第３の感応部１２３，ｎに転送されて蓄積された電荷は、第４の感応部１２４，ｎに転送されて蓄積される。時刻ｔ１，１において他の（Ｍ−４）個の感応部１２４，ｎ〜１２Ｍ−１，ｎに転送されて蓄積された電荷も同様に転送されて蓄積される。また、時刻ｔ１，１において、第Ｍの感応部１２Ｍ，ｎに転送されて蓄積された電荷は、電荷集積部２０に出力される。
【００５２】
以後、同様に、クロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルの切り替えが行われ、電荷は電荷集積部２０に順次出力される。そして、時刻ｔ１，２Ｍ−２に到達する。
【００５３】
時刻ｔ１，２Ｍ−２では、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力するクロック信号Ｐ１Ｖの論理レベルがＬとなり、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力するクロック信号Ｐ２Ｖの論理レベルがＨとなる。この時には、時刻ｔ１以前にＭ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎで発生し蓄積された電荷のうち第１の感応部１２１，ｎで発生し蓄積された電荷のみが第Ｍの感応部１２Ｍ，ｎに蓄積されているだけである。なお、第Ｍの感応部１２Ｍ，ｎに残っている電荷は、クロック信号Ｐ２Ｖ（論理レベルがＨ）によって形成されたポテンシャルの高い領域に移動する。これは、第Ｍの感応部１２Ｍ，ｎのなかでの移動である。
【００５４】
そして、時刻ｔ１，２Ｍ−１でクロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルの切り替えが行われ、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力するクロック信号Ｐ１Ｖの論理レベルがＨとなり、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれに入力するクロック信号Ｐ２Ｖの論理レベルがＬとなる。この入力により、時刻ｔ１，２Ｍ−２において、第Ｍの感応部１２Ｍ，ｎに残っていた電荷は、電荷集積部２０の第ｎの集積部２１ｎに出力される。
【００５５】
次に、時刻ｔ２でクロック信号Ｐ２Ｖの論理レベルがＬになり、クロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルが双方ともＬになる。この入力により、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれは、次のエネルギ線の入射に備える状態になる。
【００５６】
このようにして、撮像部１０は、第（ｍ−１）の感応部１２ｍ−１，ｎで発生し蓄積された電荷を第ｍの感応部１２ｍ，ｎから第（Ｍ−１）の感応部１２Ｍ−１，ｎまでの（Ｍ−ｍ）個の感応部１２ｍ，ｎ〜１２Ｍ−１，ｎを経由して第Ｍの感応部１２Ｍ，ｎに転送するとともに、Ｍ個の感応部１２１，ｎ〜１２Ｍ，ｎそれぞれで発生し蓄積された電荷を第Ｍの感応部１２Ｍ，ｎで発生し蓄積された電荷から順次に電荷集積部２０に出力する。
【００５７】
また、時刻ｔ１から時刻ｔ２までの期間では、Ｎ個の集積部２１１〜２１Ｎそれぞれに入力されるクロック信号Ｐ１Ｖｍ，Ｐ２Ｖｍの論理レベルの切り替えが行われない。すなわち、電荷集積部２０は、電荷出力部３０に電荷を出力しない。よって、時刻ｔ１から時刻ｔ２までの期間では、第ｎの画素部１１ｎのＭ個の感応部１２１，ｎ〜１２Ｍ，ｎそれぞれで発生し蓄積された電荷は、電荷集積部２０の第ｎの集積部２１ｎに集積されて蓄積される。
【００５８】
また、時刻ｔ２では、第ｎの集積部２１ｎに集積されて蓄積された電荷は、クロック信号Ｐ１Ｖｍ（論理レベルがＨ）によって形成された第ｎの集積部２１ｎ内のポテンシャルの高い領域に集積されて蓄積されている。
【００５９】
その後、時刻ｔ２，１でクロック信号Ｐ１Ｖｍ，Ｐ２Ｖｍの論理レベルの切り替えが行われ、Ｎ個の集積部２１１〜２１Ｎそれぞれに入力するクロック信号Ｐ１Ｖｍの論理レベルがＬとなり、Ｎ個の集積部２１１〜２１Ｎそれぞれに入力するクロック信号Ｐ２Ｖｍの論理レベルがＨとなる。これにより、Ｎ個の集積部２１１〜２１Ｎそれぞれに集積されて蓄積されていた電荷は、クロック信号Ｐ２Ｖ（論理レベルがＨ）によって形成されたポテンシャルの高い領域に移動する。これは、Ｎ個の集積部２１１〜２１Ｎそれぞれのなかでの移動である。
【００６０】
そして、時刻ｔ３でクロック信号Ｐ１Ｖｍ，Ｐ２Ｖｍの論理レベルの切り替えが行われ、Ｎ個の集積部２１１〜２１Ｎそれぞれに入力するクロック信号Ｐ１Ｖｍの論理レベルがＨとなり、Ｎ個の集積部２１１〜２１Ｎそれぞれに入力するクロック信号Ｐ２Ｖｍの論理レベルがＬとなる。これにより、時刻ｔ２において、第ｎの集積部２１ｎに集積され蓄積されていた電荷は、第ｎの出力部３１ｎに一括して出力される。
【００６１】
図５（ｂ）を用いて説明する。なお、ここでは、クロック信号Ｐ１ＨＳＧが入力される端子ＳＧとクロック信号Ｐ１Ｈが入力される端子４ａとが短絡されているものとする。
【００６２】
先ず、時刻ｔ３では、Ｎ個の出力部３１１〜３１Ｎそれぞれに入力するクロック信号Ｐ１Ｈの論理レベルがＬであり、Ｎ個の出力部３１１〜３１Ｎそれぞれに入力するクロック信号Ｐ２Ｈの論理レベルがＨである。従って、Ｎ個の出力部３１１〜３１Ｎそれぞれに入力された電荷は、クロック信号Ｐ２Ｈ（論理レベルがＨ）によって形成されたポテンシャルの高い領域に蓄積されている。
【００６３】
そして、時刻ｔ３，１でクロック信号Ｐ１Ｈ，Ｐ２Ｈの論理レベルの切り替えが行われ、Ｎ個の出力部３１１〜３１Ｎそれぞれに入力するクロック信号Ｐ１Ｈの論理レベルがＨとなり、Ｎ個の出力部３１１〜３１Ｎそれぞれに入力するクロック信号Ｐ２Ｈの論理レベルがＬとなる。これにより、時刻ｔ３において第１の出力部３１１に蓄積されていた電荷は、第２の出力部３１２に転送されて蓄積され、時刻ｔ３において第２の出力部３１２に蓄積されていた電荷は、第３の出力部３１３に転送されて蓄積される。また、時刻ｔ３において他の（Ｎ−３）個の出力部３１３〜３１Ｎ−１に蓄積されていた電荷も同様に転送されて蓄積される。また、時刻ｔ３において、第Ｎの出力部３１Ｎに蓄積されていた電荷は、読出部４０に出力され、読出部４０のサミングゲート４１に入力される。
【００６４】
また、時刻ｔ３，１において電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力するリセット信号ＰＲＧの論理レベルがＨとなる。これによりフローティングディフュージョン４３に流入していた電荷は排出され、もとの一定の電位にもどり、接続点Ａの電圧は、電圧値ＶＣＣを有するようになる。その後、電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力するリセット信号ＰＲＧの論理レベルがＬとなる。なお、このときに電気信号ＶＯＳが変化するのは、端子ＲＤに入力されている一定の正の電圧値を有する電圧が、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に入力されるためである。
【００６５】
次に、時刻ｔ３，２でクロック信号Ｐ１Ｈ，Ｐ２Ｈの論理レベルの切り替えが行われ、Ｎ個の出力部３１１〜３１Ｎそれぞれに入力するクロック信号Ｐ１Ｈの論理レベルがＬとなり、Ｎ個の出力部３１１〜３１Ｎそれぞれに入力するクロック信号Ｐ２Ｈの論理レベルがＨとなる。これにより、時刻ｔ３，１において（Ｎ−１）個の出力部３１２〜３１Ｎそれぞれに転送されて蓄積された電荷は、クロック信号Ｐ２Ｈ（論理レベルがＨ）によって形成されたポテンシャルの低い領域に移動する。なお、この移動は、電荷を転送されて蓄積された（Ｎ−１）個の出力部３１２〜３１Ｎそれぞれのなかでの移動である。
【００６６】
また、時刻ｔ３，２ではクロック信号Ｐ１Ｈと同じ信号（クロック信号Ｐ１ＨＳＧ）がサミングゲート４１に入力され、時刻ｔ３，１においてサミングゲート４１に蓄積された電荷が、アウトプットゲート４２に出力される。そして、この電荷は、アウトプットゲート４２を通過し、フローティングディフュージョン４３に流入する。
【００６７】
このとき、フローティングディフュージョン４３が有する電位が変化し、流入した電荷の量に応じた電圧値Ｖｅが、電圧値ＶＣＣから減じられて、その減じられた電圧値（ＶＣＣ−Ｖｅ）を有する電圧が、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に入力される。これにより、電気信号ＶＯＳは、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に電圧値ＶＣＣを有する電圧が入力されているときよりもその電圧値が低くなる。
【００６８】
そして、時刻ｔ３，３でクロック信号Ｐ１Ｈ，Ｐ２Ｈの論理レベルの切り替えが行われ、Ｎ個の出力部３１１〜３１Ｎそれぞれに入力するクロック信号Ｐ１Ｈの論理レベルがＨとなり、Ｎ個の出力部３１１〜３１Ｎそれぞれに入力するクロック信号Ｐ２Ｈの論理レベルがＬとなる。これにより、時刻ｔ３，１において第２の出力部３１２に転送されて蓄積された電荷は、第３の出力部３１３に転送されて蓄積され、時刻ｔ３，１において第３の出力部３１３に転送されて蓄積された電荷は、第４の出力部３１４に転送されて蓄積される。時刻ｔ３，１において他の（Ｎ−４）個の出力部３１４〜３１Ｎ−１に転送されて蓄積された電荷についても同様に転送されて蓄積される。また、時刻ｔ３，１において、第Ｎの出力部３１Ｎに転送されて蓄積された電荷は、読出部４０に出力され、読出部４０のサミングゲート４１に入力される。
【００６９】
また、時刻ｔ３，３において電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力するリセット信号ＰＲＧの論理レベルがＨとなる。これによりフローティングディフュージョン４３に流入していた電荷は排出され、もとの一定の電位にもどり、接続点Ａの電圧は、電圧値ＶＣＣを有するようになる。その後、電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力するリセット信号ＰＲＧの論理レベルがＬとなる。なお、このときに電気信号ＶＯＳが変化するのは、端子ＲＤに入力されている一定の正の電圧値を有する電圧が、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に入力されるためである。
【００７０】
次に、時刻ｔ３，４でクロック信号Ｐ１Ｈ，Ｐ２Ｈの論理レベルの切り替えが行われ、Ｎ個の出力部３１１〜３１Ｎそれぞれに入力するクロック信号Ｐ１Ｈの論理レベルがＬとなり、Ｎ個の出力部３１１〜３１Ｎそれぞれに入力するクロック信号Ｐ２Ｈの論理レベルがＨとなる。これにより、時刻ｔ３，３において（Ｎ−２）個の出力部３１３〜３１Ｎそれぞれに転送されて蓄積された電荷は、クロック信号Ｐ２Ｈ（論理レベルがＨ）によって形成されたポテンシャルの高い領域に移動する。なお、この移動は、電荷を転送されて蓄積された（Ｎ−２）個の出力部３１３〜３１Ｎそれぞれのなかでの移動である。
【００７１】
また、時刻ｔ３，３においてサミングゲート４１に入力し蓄積されていた電荷は、クロック信号Ｐ１Ｈと同じ信号（クロック信号Ｐ１ＨＳＧ）が入力されるためアウトプットゲート４２に出力される。そして、この電荷は、アウトプットゲート４２を通過し、フローティングディフュージョン４３に流入する。
【００７２】
このとき、フローティングディフュージョン４３が有する電位が変化し、流入した電荷の量に応じた電圧値Ｖｅが、電圧値ＶＣＣから減じられて、その減じられた電圧値（ＶＣＣ−Ｖｅ）を有する電圧が、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に入力される。これにより、電気信号ＶＯＳは、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に電圧値ＶＣＣを有する電圧が入力されているときよりもその電圧値が低くなる。
【００７３】
そして時刻ｔ３，５に到達する。時刻ｔ３，５以降では、時刻ｔ３，３から時刻ｔ３，５までに行われた動作と同様の動作が繰り返され、電荷出力部３０のＮ個の出力部３１１〜３１Ｎそれぞれに入力された電荷を読出部４０に順次出力し、読出部４０が入力した電荷を電気信号として順次出力する。
【００７４】
以上より、本実施形態に係るラインセンサ１００は、第ｎの画素部１１ｎにＭ個の感応部１２１，ｎ〜１２Ｍ，ｎを備え、第ｎの画素部１１ｎが有するＭ個の感応部１２１，ｎ〜１２Ｍ，ｎそれぞれで発生し蓄積された電荷を第ｎの集積部２１ｎで集積して蓄積するので、感度が向上し、ノイズの増加を抑制できる。
【００７５】
また、本実施形態に係るラインセンサ１００は、撮像部１０へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまでの時間を短縮することができる。この時間の短縮を図６を用いて説明する。
【００７６】
図６は、本実施形態に係るラインセンサ１００の撮像部１０、電荷集積部２０および電荷出力部３０の動作を説明するタイミングチャートである。ラインセンサ１００の撮像部１０にエネルギ線が常に入射している。エネルギ線が入射すると、撮像部１０のＮ個の画素部１１１〜１１Ｎが有するＭ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれは電荷を発生させる。そして、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれは、その発生した電荷を蓄積していく。
【００７７】
時刻ｔ０から時刻ｔ１までの期間に、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれで発生し蓄積された電荷は、電荷集積部２０に順次出力される。そして、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれで発生し蓄積された電荷すべてが、時刻ｔ１までに電荷集積部２０に集積して蓄積される。その後、時刻ｔ１から時刻ｔ２までの期間に、電荷集積部２０により、集積して蓄積した電荷が電荷出力部３０に一括して出力される。
【００７８】
次に、時刻ｔ２から時刻ｔ３までの期間に、電荷出力部３０により、Ｎ個の出力部３１１〜３１Ｎそれぞれに入力された電荷が、読出部４０に順次出力される。そして、電荷出力部３０は、時刻ｔ３までに入力した電荷すべてを読出部４０に出力する。
【００７９】
また、時刻ｔ２から時刻ｔ３までの期間には、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎで発生し蓄積された電荷すべてが電荷集積部２０に出力される。つまり、エネルギ線の入射により電荷がＭ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれで発生し蓄積され、撮像部１０がその電荷を電荷集積部２０へ出力する期間（時刻ｔ２から時刻ｔ３までの期間）に、電荷出力部３０は読出部４０へ電荷を出力する。
【００８０】
その後、時刻ｔ３から時刻ｔ４までの期間に、電荷集積部２０により、集積して蓄積した電荷が電荷出力部３０に一括して出力される。そして、時刻ｔ４から時刻ｔ５までの期間に、電荷出力部３０により、Ｎ個の出力部３１１〜３１Ｎそれぞれに入力された電荷が、読出部４０に順次出力され、時刻ｔ５までに入力した電荷すべてが読出部４０に出力される。また、時刻ｔ４から時刻ｔ５までの期間に、Ｍ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎで発生し蓄積された電荷すべてが電荷集積部２０に出力される。以後、ラインセンサ１００は、時刻ｔ２から時刻ｔ５までの期間に行われた動作を繰り返す。
【００８１】
このように、本実施形態に係るラインセンサ１００では、時刻ｔ２から時刻ｔ３までの期間などに、エネルギ線の入射およびＭ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれで発生し蓄積された電荷を電荷集積部２０に出力する動作を行いながら、Ｎ個の出力部３１１〜３１Ｎそれぞれに蓄積されている電荷を読出部４０に順次出力する動作を行うので、このラインセンサ１００は、撮像部１０へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻ｔ０から時刻ｔ２まで、時刻ｔ２から時刻ｔ４まで）の時間を短縮することができる。
【００８２】
たとえば、第（ｍ−１）の感応部１２ｍ−１，ｎが、自己に蓄積されている電荷を第ｍの感応部１２ｍ，ｎに転送するのに５μｓ（マイクロ秒）の時間がかかるとし、また、第Ｍの感応部１２Ｍ，ｎが、自己に蓄積されている電荷を電荷集積部２０に出力するのにも５μｓの時間がかかるとする。また、第（ｘ−１）の出力部３１ｘ−１が、自己に蓄積されている電荷を第ｘの出力部３１ｘに転送するのに０．１μｓの時間がかかるとし、第Ｎの出力部３１Ｎが、自己に蓄積されている電荷を読出部４０に出力するのにも０．１μｓの時間がかかるとする。
【００８３】
今、仮に、Ｍ＝１２８であり、Ｎ＝１０２４であるとする。この場合には、１２８×１０２４個の感応部１２１，１〜１２１２８，１０２４それぞれに蓄積されている電荷すべてを撮像部１０から電荷集積部２０に出力するのにかかる時間は、１２８（個）×５（μｓ）＝６４０μｓとなる。
【００８４】
また、１０２４個の出力部３１１〜３１１０２４それぞれに蓄積されている電荷すべてを読出部４０に出力するのにかかる時間は、１０２４（個）×０．１（μｓ）＝１０２．４μｓとなる。しかし、本実施形態に係るラインセンサ１００は、図６を用いて説明したように、エネルギ線の入射および１２８×１０２４個の感応部１２１，１〜１２１２８，１０２４それぞれで発生し蓄積された電荷を電荷集積部２０に出力する動作を行いながら、１０２４個の出力部３１１〜３１１０２４それぞれに蓄積されている電荷を読出部４０に順次出力する動作を行っているので、撮像部１０へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻ｔ０から時刻ｔ３まで、時刻ｔ３から時刻ｔ６まで）の時間は、（６５５＋Ｔ）μｓである。なお、電荷集積部２０から電荷出力部３０に電荷を一括して出力する時間を１５μｓとし、１回のエネルギ線の入射時間をＴμｓとする。
【００８５】
エネルギ線の入射および１２８×１０２４個の感応部１２１，１〜１２１２８，１０２４それぞれで発生し蓄積された電荷を電荷集積部２０に出力する動作を行った後に、１０２４個の出力部３１１〜３１１０２４それぞれに蓄積されている電荷を読出部４０に順次出力する動作を行わざるをえない場合は、（７５７．４＋Ｔ）μｓの時間がかかってしまう。
【００８６】
このように、エネルギ線の入射およびＭ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれで発生し蓄積された電荷を電荷集積部２０に出力する動作を行いながら、Ｎ個の出力部３１１〜３１Ｎそれぞれに蓄積されている電荷を読出部４０に順次出力する動作を行うことで、撮像部１０へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻ｔ０から時刻ｔ３まで、時刻ｔ３から時刻ｔ６まで）の時間を短縮することことができる。
【００８７】
また、Ｍ＝１６であり、Ｎ＝１０２４であるとすると、撮像部１０から電荷すべてを出力するのにかかる時間は、８０μｓとなり、電荷出力部３０に蓄積されている電荷すべてを出力するのにかかる時間は、１０２．４μｓとなり、両者は、ほぼ同じ時間となる。この場合には、エネルギ線の入射およびＭ×Ｎ個の感応部１２１，１〜１２Ｍ，Ｎそれぞれで発生し蓄積された電荷を電荷集積部２０に出力する動作を行いながら、Ｎ個の出力部３１１〜３１Ｎそれぞれに蓄積されている電荷を読出部４０に順次出力する動作を行うことで、撮像部１０へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻ｔ０から時刻ｔ３まで、時刻ｔ３から時刻ｔ６まで）の時間を無駄無く、より効率的に短縮することができる。
【００８８】
以上、本実施形態に係るラインセンサ１００によれば、Ｍ×Ｎ個の感応部１２１，１〜１２Ｎ，Ｍがエネルギ線の入射により電荷を発生し蓄積して、撮像部１０がその電荷を電荷集積部２０に出力する間に、電荷出力部３０が読出部４０へ電荷を出力するので、撮像部１０へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻ｔ０から時刻ｔ３まで、時刻ｔ３から時刻ｔ６まで）の時間を短縮することことができる。
【００８９】
【発明の効果】
以上、詳細に説明したとおり、本発明に係るラインセンサは、Ｎ個の画素部それぞれが複数個の感応部を有し、第ｎの画素部が有する複数個の感応部それぞれで発生し蓄積した電荷が第ｎの集積部で集積されて蓄積されるので、感度を向上させ、ノイズの増加を抑制できる。
【図面の簡単な説明】
【図１】本実施形態に係るラインセンサ１００の構成を示す図である。
【図２】本実施形態に係るラインセンサ１００が有する読出部４０の構成を説明する図である。
【図３】（ａ）は、電荷を転送する素子２００の構成を示す図であり、（ｂ）はポテンシャル図である。
【図４】（ａ）は、電荷を転送する素子２００における時刻ｔａ，ｔｂ，ｔｃでの電荷の様子を示すポテンシャル図であり、（ｂ）は、電荷を転送する素子２００の電極２０２ａ〜２０２ｄに入力されるクロック信号Ｐ１，Ｐ２の論理レベルを示すタイミングチャートである。
【図５】（ａ）は、本実施形態に係るラインセンサ１００が有する撮像部１０と電荷集積部２０との動作を説明するタイミングチャートであり、（ｂ）は、本実施形態に係るラインセンサ１００が有する電荷出力部３０と読出部４０との動作を説明するタイミングチャートである。
【図６】本実施形態に係るラインセンサ１００の撮像部１０、電荷集積部２０および電荷出力部３０の動作を説明するタイミングチャートである。
【符号の説明】
１０…撮像部、１１１〜１１Ｎ…画素部、１２１，１〜１２Ｍ，Ｎ…感応部、２０…電荷集積部、２１１〜２１Ｎ…集積部、３０…電荷出力部、３１１〜３１Ｎ…出力部、１００…ラインセンサ。
【図１】
2004064320.tif 000003
【図２】
2004064320.tif 000004
【図３】
2004064320.tif 000005
【図４】
2004064320.tif 000006
【図５】
2004064320.tif 000007
【図６】
2004064320.tif 000008