(57)【要約】【課題】非同期クロック間の干渉によるビートの発生を抑え、複合映像信号に忠実な輝度信号、色差信号を得ることができる映像信号処理装置を提供する。【解決手段】ラインロッククロックを発生させるラインロッククロック発生回路１７と、アナログ複合映像信号をラインロッククロックに同期してディジタル信号に変換するＡ／Ｄ変換回路１１と、Ａ／Ｄ変換回路１１からのディジタル化された複合映像信号からラインロッククロックに同期して色信号Ｃ及び輝度信号Ｙを分離抽出するＹＣ分離回路１２と、色信号Ｃのバーストと位相の合ったサブキャリア信号をラインロッククロックに同期して発生させるサブキャリア発生回路１８と、色信号Ｃをサブキャリア信号を用いてラインロッククロックに同期して２つの色差信号Ｖ，Ｕに復調する復調手段１３とを備えている。【選択図】　図１
2004140581.tif 000002
【特許請求の範囲】
【請求項１】
ラインロッククロックを発生させるラインロッククロック発生手段と、アナログ複合映像信号を前記ラインロッククロックに同期してディジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段からのディジタル化された複合映像信号から前記ラインロッククロックに同期して色信号及び輝度信号を分離抽出するＹＣ分離手段と、前記色信号のバーストと位相の合ったサブキャリア信号を前記ラインロッククロックに同期して発生させるサブキャリア発生手段と、前記色信号を前記サブキャリア信号を用いて前記ラインロッククロックに同期して色差信号に復調する復調手段とを備えることを特徴とする映像信号処理装置。
【請求項２】
前記サブキャリア発生手段は、前記色信号のバーストの位相を求めるバースト位相算出手段と、前記バーストの位相と一致する前記サブキャリア信号の位相を生成するサブキャリア位相生成手段と、前記サブキャリア位相生成手段で生成した位相からサブキャリアを生成するサブキャリア生成手段とを備えることを特徴とする請求項１記載の映像信号処理装置。
【請求項３】
前記バースト位相算出手段は、バーストの振幅を規格化し、サンプリングポイント毎の波高値に対し、ｓｉｎ−１の演算で位相を求める手段を有することを特徴とする請求項２記載の映像信号処理装置。
【請求項４】
前記バースト位相算出手段は、前記ｓｉｎ−１の演算として予め記憶されている９０゜分のデータテーブルから３６０゜の位相を得ることを特徴とする請求項３記載の映像信号処理装置。
【請求項５】
前記バースト位相算出手段は、前記９０゜分のデータテーブルから３６０゜の位相を演算する際、各サンプリングポイントにおける自データのバーストの正負の符号情報、及び前後データの差情報を使って象限判定することを特徴とする請求項４記載の映像信号処理装置。
【請求項６】
前記サブキャリア位相補正手段は、前記サブキャリア位相生成手段の値と、前記バースト位相算出手段で算出した色信号のバースト位相の差の絶対値、及び差の正負の符号から、前記サブキャリア位相生成手段の値と前記バースト位相算出手段で算出した色信号のバースト位相の位相差を求めることを特徴とする請求項２記載の映像信号処理装置。
【請求項７】
前記ラインロッククロック発生手段は、前記ラインロッククロックを、前記アナログ複合映像信号の同期信号を分離した水平同期信号を基準に発生させるとを特徴とする請求項１記載の映像信号処理装置。
【請求項８】
前記映像信号処理装置は、前記ラインロッククロックを用いて同期信号を発生させる同期信号発生手段を備え、前記アナログ複合映像信号を発生するアナログ複合映像信号発生手段に前記同期信号を送り、前記アナログ複合映像信号を前記ラインロッククロックに同期させることを特徴とする請求項１記載の映像信号処理装置。
【請求項９】
前記ラインロッククロックにより、１水平期間を（６０６×２）分周することを特徴とする請求項１記載の映像信号処理装置。
【請求項１０】
前記復調手段は、フィルタ特性式に伝達関数Ｚに係る（１＋Ｚ−４）の項を有するＬＰＦを備えることを特徴とする請求項１記載の映像信号処理装置。
【請求項１１】
前記サブキャリア位相生成手段は、サブキャリア位相を、１ラインロッククロック毎に、かつ、１水平期間に１回補正することを特徴とする請求項２〜請求項１０のいずれかに記載の映像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複合映像信号を、輝度、および２つの色差信号に復調する映像信号処理装置に関するものである。
【０００２】
【従来の技術】
従来の映像信号処理装置は、複合映像信号中のバーストに対して同期をとりサブキャリア信号を生成するバーストロックＰＬＬと、複合映像信号の水平同期信号に対して同期を取ってラインロッククロックを生成するラインロックＰＬＬの２つのＰＬＬを用いる方法が知られている。
【０００３】
以下に従来の映像信号処理装置について図６を用いて説明する。複合映像信号はＡ／Ｄ変換回路６１でディジタルに変換され、ＹＣ分離回路６２にて輝度信号Ｙと色信号Ｃに分離される。色信号Ｃは復調回路６３にて２つの色差信号Ｕ，Ｖにデコードされる。バーストロッククロック発生回路６６では、サブキャリアの４倍（４ｆｓｃ＝１４．３１８１８ＭＨｚ、以下「４ｆｓｃ」という）のバーストロッククロックの発生を行うが、色信号Ｃからバーストを抽出した抽出バーストの位相と、バーストロッククロック発生回路６６で発生したバーストロッククロックとの位相誤差を検知して、その位相誤差がゼロになるように４ｆｓｃのクロックを発生する。Ａ／Ｄ変換回路６１、ＹＣ分離回路６２、及び復調回路６３は、バーストロッククロック発生回路６６で生成した、バーストロッククロックに同期して行われる。
【０００４】
ラインロッククロック発生回路６７では、システムの画素数に応じた周波数（５１０画素時：ＦＣＫ＝９．５３５ＭＨｚ、７２０画素時：１３．５０ＭＨｚ、７６８画素時：ＦＣＫ＝１４．３１８１８ＭＨｚ、以下「ＦＣＫ」という）のｎ倍の周波数（以下「ｎＦＣＫ」という）のラインロッククロックの発生を行うが、複合映像信号から水平同期信号を抽出した抽出水平同期信号の位相と、ラインロッククロックを分周した水平同期信号との位相誤差を検知して、その位相誤差がゼロになるようにｎＦＣＫのクロックを発生する。このラインロッククロックを用いて、信号処理回路２５にて復調以降の信号処理を行う。クロック変換回路６４は、バーストロッククロックでサンプリングされた、輝度Ｙ、および２つの色差信号Ｕ，Ｖをラインロッククロックにサンプリング変換する変換回路である。
【０００５】
また、単一のクロックでの処理を実現する方法として、例えば特許文献１に示されるバーストを基準にラインロッククロックの周波数のクロックを発生させ処理を行う方法と、特許文献２に示されるフリーランクロックのみでの処理を行う方法が知られている。
【０００６】
【特許文献１】
特開平９−２８９６４９号公報
【特許文献２】
特開２００１−１１２０１６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の映像信号処理装置では、バーストロッククロック発生回路、およびラインロッククロック発生回路の２つの発生回路が必要である。また、非同期クロック間の干渉によるビートが発生しやすい。また、本来サブキャリアとは無関係な輝度信号をバーストロッククロックでサンプリングする必要があること、さらには、その後のサンプリング変換回路において劣化する可能性があるという問題点を有していた。
【０００８】
また、従来のいずれの場合も入力の複合映像信号に対し完全に同期のとれたクロックを得ることができないためジッタが発生する場合がある。例えば、復調後の信号に対し、何らかの信号処理した後、複合映像信号に変調して出力した場合、そのジッタが問題となってしまうことがある。
【０００９】
本発明は、これらの問題を解決するためになされたもので、非同期クロック間の干渉によるビートの発生を抑え、複合映像信号に忠実な輝度信号、色差信号を得ることができる映像信号処理装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】
本発明の映像信号処理装置は、ラインロッククロックを発生させるラインロッククロック発生手段と、アナログ複合映像信号をラインロッククロックに同期してディジタル信号に変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換手段からのディジタル化された複合映像信号からラインロッククロックに同期して色信号及び輝度信号を分離抽出するＹＣ分離手段と、色信号のバーストと位相の合ったサブキャリア信号をラインロッククロックに同期して発生させるサブキャリア発生手段と、色信号をサブキャリア信号を用いてラインロッククロックに同期して色差信号に復調する復調手段とを備える構成を有している。
この構成により、ラインロッククロックのみで、複合映像信号を輝度、及び２つの色差信号に復調することができる。
【００１１】
また、本発明の映像信号処理装置は、サブキャリア発生手段が、色信号のバーストの位相を求めるバースト位相算出手段と、バーストの位相と一致するサブキャリア信号の位相を生成するサブキャリア位相生成手段と、サブキャリア位相生成手段で生成した位相からサブキャリアを生成するサブキャリア生成手段とを備える構成を有している。
この構成により、バースト信号と同位相のサブキャリアを発生することができる。
【００１２】
さらに、本発明の映像信号処理装置は、バースト位相算出手段が、バーストの振幅を規格化し、サンプリングポイント毎の波高値に対し、ｓｉｎ−１の演算で位相を求める手段を有する構成を有している。
この構成により、バースト信号の位相を算出することができる。
【００１３】
さらに、本発明の映像信号処理装置は、バースト位相算出手段が、ｓｉｎ−１の演算として予め記憶されている９０゜分のデータテーブルから３６０゜の位相を得る構成を有している。
この構成により、データテーブルの大きさをを４分の１に減らすことがことができる。
【００１４】
さらに、本発明の映像信号処理装置は、バースト位相算出手段が、９０゜分のデータテーブルから３６０゜の位相を演算する際、各サンプリングポイントにおける自データのバーストの正負の符号情報、及び前後データの差情報を使って象限判定する構成を有している。
この構成により、バースト信号の象限を判定することができる。
【００１５】
さらに、本発明の映像信号処理装置は、サブキャリア位相補正手段が、サブキャリア位相生成手段の値と、バースト位相算出手段で算出した色信号のバースト位相の差の絶対値、及び差の正負の符号から、サブキャリア位相生成手段の値とバースト位相算出手段で算出した色信号のバースト位相の位相差を求める構成を有している。
この構成により、サブキャリアとバーストの位相差を求めることができる。
【００１６】
さらに、本発明の映像信号処理装置は、ラインロッククロック発生手段が、ラインロッククロックを、アナログ複合映像信号の同期信号を分離した水平同期信号を基準に発生させる構成を有している。
この構成により、アナログ複合映像信号に同期したラインロッククロックを発生することができる。
【００１７】
さらに、本発明の映像信号処理装置は、ラインロッククロックを用いて同期信号を発生させる同期信号発生手段を備え、アナログ複合映像信号を発生するアナログ複合映像信号発生手段に同期信号を送り、アナログ複合映像信号をラインロッククロックに同期させる構成を有している。
この構成により、本映像信号処理装置に同期したアナログ複合映像信号を得ることができる。
【００１８】
さらに、本発明の映像信号処理装置は、ラインロッククロックにより、１水平期間を（６０６×２）分周する構成を有している。
この構成により、水平有効５１０画素の映像信号を処理することができる。また、３．５８ＭＨｚの色信号の１周期あたり、５．３個のサンプリングポイントを得ることができる。
【００１９】
さらに、本発明の映像信号処理装置は、復調手段が、フィルタ特性式に伝達関数Ｚに係る（１＋Ｚ−４）の項を有するＬＰＦを備える構成を有している。
この構成により、ラインロッククロックとのサブキャリア信号の干渉を除去することができる。
【００２０】
さらに、本発明の映像信号処理装置は、サブキャリア位相生成手段で、サブキャリア位相を、１ラインロッククロック毎に、かつ、１水平期間に１回補正する構成を有している。
この構成により、バーストにより正確に同期したサブキャリアを発生することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
本発明の実施の形態の映像信号処理装置について、全体の構成を図１に示す。図１における映像信号処理装置は、当該装置の外部にあるアナログの複合映像信号を出力する複合映像信号発生手段（図示せず）から送られてくる複合映像信号をディジタル信号に変換するＡ／Ｄ変換回路１１と、ディジタル化された複合映像信号を輝度信号Ｙと色信号Ｃに分離するＹＣ分離回路１２と、色信号から２つの色差信号Ｖ，Ｕを生成する復調回路１３と、輝度信号Ｙ及び２つの色差信号Ｖ，Ｕを用いて映像信号処理を行う映像信号処理回路１５と、複合映像信号から水平同期信号に同期してシステムの画素数に応じた周波数（５１０画素：ＦＣＫ＝約９．５３５ＭＨｚ）の２倍の周波数（以下「２ＦＣＫ」という）のラインロッククロックの発生を行うラインロッククロック発生回路１７と、色信号Ｃのバーストに同期したサブキャリア信号を発生するサブキャリア発生回路１８とで構成されている。
【００２２】
以上のように構成された映像信号処理装置についてその動作を説明する。ラインロッククロック発生回路１７は複合映像信号から水平同期信号抽出して１水平期間毎に抽出水平同期信号と装置内部の水平同期信号との位相差を検知してその位相差に応じてラインロッククロックの発生を行う。Ａ／Ｄ変換回路１１はアナログの複合映像信号をラインロッククロックをサンプリングクロックとしてサンプリングを行いディジタル映像信号に変換する。Ａ／Ｄ変換回路１１によってディジタル化しされた映像信号はＹＣ分離回路１２に供給される。ＹＣ分離回路１２は、例えばクシ型フィルタからなり、Ａ／Ｄ変換回路１１の出力ディジタル信号からラインロッククロックに同期して輝度信号Ｙと色信号Ｃに分離して出力する。ＹＣ分離回路１２からの色信号はサブキャリア発生回路１８、及び復調回路１３に供給され、サブキャリア発生回路１８、及び復調回路１３においてもラインロッククロックに同期して処理を行う。ラインロッククロック発生回路１７が、ラインロッククロックを、アナログ複合映像信号の同期信号を分離した水平同期信号を基準に発生させことから、アナログ複合映像信号に同期したラインロッククロックを発生することができる。
【００２３】
このように、本実施例の映像信号処理装置は、ラインロッククロックを発生させるラインロッククロック発生回路１７と、複合映像信号をラインロッククロックに同期してディジタル信号に変換するＡ／Ｄ変換回路１１と、Ａ／Ｄ変換回路１１からのディジタル化された複合映像信号からラインロッククロックに同期して色信号Ｃ及び輝度信号Ｙを分離抽出するＹＣ分離回路１２とを備え、さらに、サブキャリア発生回路１８で、色信号Ｃのバーストと位相の合ったサブキャリア信号を、ラインロッククロックに同期して発生させ、復調回路１３で、このサブキャリア信号を用いてラインロッククロックに同期して２つの色差信号Ｕ，Ｖに復調している。このような構成であることから、ラインロッククロックのみで、複合映像信号を輝度Ｙ、及び２つの色差信号Ｕ，Ｖに復調することができる。尚、復調する色差信号は、Ｕ，Ｖの２つに限られるものではなく、その他の複数の色信号であってもよく、また１つの色差信号のみを復調するものであってもよい。
【００２４】
また、色信号Ｃのバーストと位相の合ったサブキャリア信号を、ラインロッククロックに同期して発生させ、復調回路１３で、このサブキャリア信号を用いてラインロッククロックに同期して色差信号Ｕ，Ｖに復調していることから、非同期クロック間の干渉によるジッタやビートの発生を抑え、複合映像信号に忠実な輝度信号Ｙ、色差信号Ｕ，Ｖを得ることができる。
以下、各回路の動作を詳細に説明する。
【００２５】
サブキャリア発生回路１８、及び復調回路１３について図２を用いて説明する。サブキャリア発生回路１８は色信号Ｃのバーストの位相を算出するバースト位相算出手段である位相算出回路２１、サブキャリア信号を生成するサブキャリア生成回路２３、位相算出回路２１で算出したバーストの位相とサブキャリア位相生成回路２３１でのサブキャリア位相との位相差を算出する位相比較回路２２で構成される。
【００２６】
位相算出回路２１はＹＣ分離回路１２からの色信号のバーストの位相値を算出するものであり、３６０゜の位相を５１２分割して扱う。ＹＣ分離回路１２からの色信号Ｃのバーストの振幅を規格化回路２１１にて振幅Ａに規格化する。振幅Ａに規格化された色信号は絶対値化回路２１２にて絶対値を算出し、アークサインＲＯＭ（ＳＩＮ−１ＲＯＭ）２１３に供給される。アークサインＲＯＭ（ＳＩＮ−１ＲＯＭ）２１３は、ｓｉｎ−１（Ｂ／Ａ）のデータが格納されており、各サンプリングポイントにおける波高値Ｂに応じた位相値を出力する。第１象限と第２象限、および第３象限と第４象限は波高値だけでは区別できない、また、第１象限と第４象限は符号が違うだけで値は同じため、アークサインＲＯＭ（ＳＩＮ−１ＲＯＭ）２１３には０〜９０°の第１象限のデータのみを格納しすることでＲＯＭデータ量の削減を行い、象限判定回路に位相情報を供給している。すなわち、データテーブルの大きさを４分の１に減らすことができる。象限判定回路２１４では各サンプリングポイントにおける自データのバーストの正負の符号情報、及び前後データの差情報を使って象限判定を行うことができ、アークサインＲＯＭ２１３からの位相情報に象限情報を加えバーストの位相を得ることができ、バーストの位相を位相比較回路３２に供給する。
【００２７】
象限判定の動作を図３、および図４を用いて説明する。尚、図４における波形右側の符号に付された括弧書きの符号は、図３の各回路の符号であり、当該回路の出力信号であることを示している。図中には省略した規格化回路２１１によって、色信号Ｃのバーストは振幅６３に規格化される。絶対値化回路２１２によって絶対値化され、アークサインＲＯＭ（ＳＩＮ−１ＲＯＭ）２１３によって、３６０°を５１２分割した位相の０〜９０°の第１象限のデータを出力する。一方、ラッチ（Ｔ）３０１と減算器（−）３０２により算出した前後データの差の符号情報ｓｅｌ＿Ａ、及び自画素の符号情報ｓｅｌ＿Ｂの排他的論理和をＥＸ−ＮＯＲ３０７で算出する。ここでｓｅｌ＿ＡがＨｉｇｈの時は第１象限もしくは第４象限を表し、逆にＳｅｌ＿ＢがＬｏｗの時には第２もしくは第３象限を表す。一方、ｓｅｌ＿ＢがＨｉｇｈの時には第１もしくは第２象限を表し、逆にＬｏｗの時には第３もしくは第４象限を表す。ｓｅｌ＿Ｂ、反転器（ＩＮＶ）３０３、論理積器（ＡＮＤ）３０４、アークサインＲＯＭ（ＳＩＮ−１ＲＯＭ）２１３出力、加算器（＋）３０５、減算器（−）３０６を使い、値Ｘ、Ｙを算出し、セレクタ（ＳＥＬ）３０８をＥＸ−ＮＯＲ３０７の出力で切り替えて、バーストを得る。
【００２８】
サブキャリア生成回路２３はサブキャリア位相生成回路２３１とｓｉｎ・ｃｏｓ発生回路２３２からなり、サブキャリア位相生成回路２３１の値はサブキャリア１周期を２１８＝２６２１４４分割した位相を表している。サブキャリアｆｓｃとラインロッククロック２ＦＣＫはそれぞれ水平同期周波数ｆｈに対し、以下の関係にある。
ｆｓｃ＝（９１０／４）×ｆｈ
２ＦＣＫ＝２×６０６×ｆｈ
したがってラインロッククロック１クロック辺りのサブキャリア位相の変化量ＶＣＯＣは以下の関係になり、ラインロッククロック１クロック毎にサブキャリア位相生成回路の値をＶＣＯＣずつ増加していく。
2004140581.tif 000003
【００２９】
このＶＣＯＣは言い替えると、ラインロッククロック１周期でサブキャリア位相が（４９２０６／２１８）×３６０＝６７．７０゜進むことを意味する。これにより、水平同期周波数を４５５／２倍した周波数のサブキャリアを発生することができる。また、ＶＣＯＣのみでは誤差が生じるが、１水平期間毎に１回、増加量をＶＣＯＨにすることで誤差の補正を行う。
ＶＣＯＨ＝｛（９１０／４）×２１８｝−｛ＶＣＯＣ×（２×６０６−１）｝
＝４９２９４
【００３０】
また、１水平期間毎に１回、後述の位相比較回路２２で算出した位相差を加えることで、入力のバーストと位相が一致したサブキャリア位相を得る。ｓｉｎ・ｃｏｓ発生回路２３２は、サブキャリア位相生成回路２３１の位相をもとに、サブキャリア信号（ｓｉｎ）及びサブキャリアに対し位相が９０゜進んだ信号（ｃｏｓ）を発生している。
【００３１】
位相比較回路２２は位相差算出回路２２１及び加算平均回路２２２からなり、位相算出回路２１で算出した入力信号のバーストと、サブキャリア位相生成回路２３１の値との位相差を算出する。位相差算出回路２２１は、３６０゜の位相を５１２分割して扱う。入力信号のバーストの位相ＡＲＳＩＮから、サブキャリア位相生成回路２３１の値ＣＯＵＮＴの値を減算する。そのとき、図５に示すように４つの状態が存在し、それぞれ以下の関係になる。
▲１▼　｜ＡＲＳＩＮ−ＣＯＵＮＴ｜≦２５５、ＡＲＳＩＮ−ＣＯＵＮＴ≧０
▲２▼　｜ＡＲＳＩＮ−ＣＯＵＮＴ｜＞２５５、ＡＲＳＩＮ−ＣＯＵＮＴ＜０
▲３▼　｜ＡＲＳＩＮ−ＣＯＵＮＴ｜≦２５５、ＡＲＳＩＮ−ＣＯＵＮＴ＜０
▲４▼　｜ＡＲＳＩＮ−ＣＯＵＮＴ｜＞２５５、ＡＲＳＩＮ−ＣＯＵＮＴ≧０
この４つの状態に対し、位相差は以下の関係になる。
▲１▼　位相差＝ＡＲＳＩＮ−ＣＯＵＮＴ
▲２▼　位相差＝５１２−｜ＡＲＳＩＮ−ＣＯＵＮＴ｜
▲３▼　位相差＝−（ＡＲＳＩＮ−ＣＯＵＮＴ）
▲４▼　位相差＝−（５１２−｜ＡＲＳＩＮ−ＣＯＵＮＴ｜）
【００３２】
加算平均回路２２２では、上記で求めた位相差の加算平均を行う。振幅が安定した期間を使うために、バースト開始から６クロック後から３２クロック期間を使用する。
６７．７０゜×３２／３６０゜＝６．０２
これは、全バースト中の約６サイクル分を使用することを意味する。位相差を加算平均した値に所定のゲインの係数を掛けたものを位相差としてサブキャリア位相生成回路２３１に出力する。
【００３３】
復調回路１３では、復調動作を行い、２つの色差信号Ｕ，Ｖを得る。色信号Ｃと、サブキャリア生成回路２３で発生したｓｉｎ、ｃｏｓを乗算器１３１，１３２で乗算し、ＬＰＦ１３３，１３４で高周波成分を除去することで、復調動作を行う。ここで、復調後の信号は２ＦＣＫ≒（１６／３）×ｆｓｃの関係から、２ＦＣＫの１６周期とｆｓｃの３周期がほぼ一致、つまり２ＦＣＫ１６クロック毎にｆｓｃの同じ位相をサンプリングすることを示しており、干渉縞を発生する要因となる。さらに、この現象が正側と負側の両側で起こるため、その結果、２ＦＣＫの８周期＝２．３８ＭＨｚ毎に干渉縞が発生する事になる。この現象の発生を抑制する目的でＬＰＦ１３３，１３４のフィルタ特性式に伝達関数Ｚに係る（１＋Ｚ−４）の項を含んでおり、水平同期周波数を４５５／２倍した周波数のサブキャリアを発生することができる。
【００３４】
以上のように本発明の実施の形態によれば、ラインロッククロックのみによるサンプリングでの処理が可能となり、バーストロッククロック発生回路、輝度信号のバーストロッククロックでのサンプリング回路、輝度信号、色差信号の劣化の原因となるサンプリング変換回路等が不要となり、非同期クロック間の干渉によるビートの発生を抑え、複合映像信号に忠実な輝度信号、色差信号を得ることができる。また、ラインクロックを用いることで、ジッタの発生を抑えることができる。
【００３５】
なお、上記実施の形態では、１水平期間を６０６×２分周した５１０画素のシステムを用いて、サブキャリア位相を、１ラインロッククロック毎に、かつ、１水平期間に１回補正するように説明したが、サブキャリア位相生成回路の１クロック毎の増加量ＶＣＯＣ、及び１水平期間毎の補正量ＶＣＯＨの値を変えることで、他の画素数、例えば、７２０画素、７６８画素等でも動作が可能である。
【００３６】
また、上記実施の形態では、映像信号処理装置が、複合映像信号発生手段（図示せず）から送られてきた複合映像信号に同期してラインロックを発生している。しかしながら、映像信号処理装置に、ラインロッククロックを用いて同期信号を発生させる同期信号発生手段（図示せず）を設け、この同期信号を複合映像信号発生手段に送り、複合映像信号をラインロッククロックに同期させる構成にしてもよい。この構成により、映像信号処理装置に同期した複合映像信号を複合映像信号発生手段から得ることができる。
【００３７】
【発明の効果】
以上のように本発明は、ラインロッククロックを発生させるラインロッククロック発生手段と、アナログ複合映像信号をラインロッククロックに同期してディジタル信号に変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換手段からのディジタル化された複合映像信号からラインロッククロックに同期して色信号及び輝度信号を分離抽出するＹＣ分離手段と、色信号のバーストと位相の合ったサブキャリア信号をラインロッククロックに同期して発生させるサブキャリア発生手段と、色信号をサブキャリア信号を用いてラインロッククロックに同期して２つの色差信号に復調する復調手段とを備える構成とすることにより、バーストロッククロック発生回路、輝度信号のバーストロッククロックでのサンプリング回路、輝度信号、色差信号の劣化の原因となるサンプリング変換回路等が不要となり、非同期クロック間の干渉によるビートの発生を抑え、複合映像信号に忠実な輝度信号、色差信号を得ることができる映像信号処理装置を提供することができるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態における映像信号処理装置の構成図
【図２】サブキャリア発生回路及び復調回路を示す構成図
【図３】位相算出回路を示す構成図
【図４】位相算出回路動作原理の説明図
【図５】位相差算出原理の説明図
【図６】従来の映像信号処理装置の構成を示す構成図
【符号の説明】
１１　Ａ／Ｄ変換回路
１２　ＹＣ分離回路
１３　復調回路
１３１　乗算器
１３２　ＬＰＦ
１５　映像信号処理回路
１７　ラインロッククロック発生回路
１８　サブキャリア発生回路
２１　位相算出回路
２１１　規格化回路
２１２　絶対値化回路
２１３　アークサインＲＯＭ（ＳＩＮ−１ＲＯＭ）
２１４　象限判定回路
２２　位相比較回路
２２１　位相差算出回路
２２２　加算平均回路
２３　サブキャリア生成回路
２３１　サブキャリア位相生成回路
２３２　ｓｉｎ・ｃｏｓ発生回路
【図１】
2004140581.tif 000004
【図２】
2004140581.tif 000005
【図３】
2004140581.tif 000006
【図４】
2004140581.tif 000007
【図５】
2004140581.tif 000008
【図６】
2004140581.tif 000009