(57)【要約】　【課題】電子チップのあらかじめ定められた抵抗素子に対する選択的ドーピングを行うプロセスを提供する。　【解決手段】本発明に従ったプロセスは３つのフェーズから構成される。第１のフェーズは、パターンのいくつかの素子を選択的に帯電させ、第２のフェーズは、帯電した素子にドーピング原子を付与し、第３のフェーズは、ドーピング剤を浸透させ、その活性化を図る焼鈍処理を実行する。【選択図】図１
2004140360.tif 000002
【特許請求の範囲】
【請求項１】
　電気的に絶縁された抵抗素子のパターンをドーピングするプロセスであって、
　前記パターンのいくつかの素子を選択して帯電させるステップと、
　帯電の作用として前記素子にドーピング原子を付与するステップと、
　該パターンを再焼成するステップと、
　を含むプロセス。
【請求項２】
　前記帯電が電子ビームまたはイオンビームによって与えられる、請求項１に記載のプロセス。
【請求項３】
　抵抗素子の帯電ステップが、パターン全体を帯電し、次に、いくつかの素子を選択してレーザーを用いて放電するステップを含む、請求項１に記載のプロセス。
【請求項４】
　ドーピング原子を付与するステップが、帯電された素子の表面にイオンを吸着させるステップを含む、請求項１から３のいずれかに記載のプロセス。
【請求項５】
　前記イオンが、プラズマによって生成され、ホウ素、アルミニウム、インジウム、リン、砒素およびアンチモンの中から選択された原子から導出されるイオンから構成される、請求項４に記載のプロセス。
【請求項６】
　ドーピング原子を与えるステップが、１００ｅＶ未満のエネルギーを用いて、帯電されていない素子の表面上にイオンを注入するステップを含む、請求項１から３のいずれかに記載のプロセス。
【請求項７】
　前記注入されるイオンが、ホウ素、アルミニウム、インジウム、リン、砒素およびアンチモンの中から選択される原子から導出される、請求項６に記載のプロセス。
【請求項８】
　ドーピング対象のパターンの素子が半電導性材料から作製される、請求項１から７のいずれかに記載のプロセス。
【請求項９】
　ドーピング対象の素子がシリコン、ゲルマニウムまたは砒化ガリウムで作製される、請求項８に記載のプロセス。
【請求項１０】
　シリコン基板の集積回路を製作するプロセスであって、
　該基板上に絶縁層を堆積させるステップと、
　前記絶縁層上にシリコン層を堆積させるステップと、
　前記シリコン層における抵抗素子のパターンをエッチングするステップと、
　あらかじめ定められた素子を選択的に帯電させるステップと、
　前記帯電の作用として素子をドーピングするステップと、
　を含むプロセス。
【請求項１１】
　前記選択的にドーピングされるべきパターンの素子が、該パターンに帯電が選択的に付与されるフェーズの間、固定的電位に接続された導線によって相互に分離される、請求項１０に記載のプロセス。
【請求項１２】
　電気的に絶縁された抵抗素子のパターンの選択的ドーピングを行う装置であって、該装置は、単一のロックを通してアクセス可能な３つのチャンバを備え、
　第１のチャンバが、パターンおける１つまたは複数の選択された素子を選択的に帯電させる手段を有し、
　第２のチャンバが、帯電の作用として素子をドーピングする手段を有し、
　第３のチャンバが焼鈍手段を有する、装置。
【請求項１３】
　前記第１のチャンバが、電子ビームを生成し、ウェーハの正確な位置に該電子ビームの焦点をあてる手段を備え、
　前記第２のチャンバが、近傍に置かれたウェーハに到達することができるドーピング・イオンのプラズマを生成する手段を備え、
　前記第３のチャンバが、該ウェーハを急速に焼鈍させる手段を備える、請求項１２に記載の装置。
【請求項１４】
　複数の二次ロックを通して前記３つのチャンバにウェーハを分配するメイン・ロックを更に備える、請求項１３に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、マイクロエレクトロニクスの分野に関し、特に、酸化物上に堆積した多結晶シリコンのパターンすなわち回路網を含む集積回路の選択的ドーピングのためのプロセスおよび装置に関する。
【背景技術】
【０００２】
　本明細書の以下の記述において、パターンは、相互に分離され、基板上に配置され、酸化物の挿入された、パッド、ディスク、ロッドその他のタイプの抵抗素子の回路網を意味する。
【０００３】
　しばしば、多結晶シリコン抵抗が集積回路に形成される。この抵抗の値は、集積回路製造プロセスの間に上述の抵抗に付与されるドーピング原子の数に依存する。ドーピング原子を局所的に挿入する既知の方法の１つは、感光性樹脂によるマスキング操作を実行し、樹脂の孔を通してイオンを注入することによってドーピング原子を導き入れるものである。しかし、これは、特定のウェーハにおけるすべてのチップおよび特定のバッチの中のすべてのウェーハが同等に作製されるという意味において集合的操作である。
【０００４】
　アプリケーションによっては、ウェーハ相互を識別することあるいはチップ相互を識別することが有用である。例えば、特定の参照情報を入力することが必要とされる場合、あるいは、より一般的にいえば、単一チップのＲＯＭ(読み取り専用メモリ)に特定プログラムを書き込むことが必要とされる場合である。それぞれ異なる記録処理（inscription）に関してそれぞれ異なるフォトリソグラフィ・マスクを用いることが可能である。しかしながら、マイクロエレクトロニクスにおいて使用されるマスクは非常に高価であるので、この方法はすぐに限界に達する。
【０００５】
　これらの特定の操作を実施するため一般に使用される方法は、電子ビームを使用してウェーハの上へ直接書き込むものである。換言すれば、この方法は、電子に敏感な樹脂の電子ビームによる照射である。使用されるマスクは、プログラムの形式で照射機械に書き込まれるので、仮想的となる。電子ビームを使用するこのタイプの照射機器のウェーハ処理率が低いことは知られている。作製されるべきパターンの素子の境界を精密に記述することが必要とされるだけではなく(これは非常に狭いビームを必要とする)、照射されるべきパターンのあらゆる素子の表面が走査されなければならない(これは、対照的に、より広いビームを迅速に前進させることを必要とする)。
【０００６】
　また、電子照射機械は非常に複雑である。なぜなら、電子ビームの位置は、小さいパターンで、すなわち０.１μｍ未満の寸法で、素子を記述することができるように非常に精密に定められなければならない。
【０００７】
　電子照射機械は大きなコンピュータ資源を必要とする。描かれるべきマスク全体がコンピュータ・プログラムの形式で記述されなければならない。更に、電子ビーム照射方法は、電子ビームを偏向させる静電負荷を樹脂表面に付与する。従って、記述されたパターンの１つの素子の形状は、当該パターンの隣接する素子の形状に影響を及ぼす静電効果を派生する。このような近接効果を補正しなければならないので、電子照射機械によって使用される書き込みプログラムが複雑になる。更に、このような近接効果は、電子ビームによって記述されるパターンの最小限可能な寸法を制約する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
　従って、特定のマスクを使用することなく、また、電子ビーム照射機械を使用することなく、同一ウェーハ上のいくつかのチップの１つのパターンのいくつかの素子を選択的にかつ迅速にプログラムするドーピング・プロセスおよび装置を提供することが、本発明の目的の１つである。
【０００９】
　本発明の他の目的は、電子ビームによってウェーハ上に直接書き込むために使用される機器に比較して、機械的、電子的およびプログラミング上の特性が単純であるドーピング・プロセスおよび装置を提案することである。
【００１０】
　本発明の更に別の目的は、ドーピング対象のパターン素子の最小寸法に対していかなる影響も及ぼさないドーピング方法および装置を提案することである。
【課題を解決するための手段】
【００１１】
　本発明の１つの側面に従って、電気的に絶縁された抵抗素子のパターンをドーピングするプロセスが提供される。該プロセスは、前記パターンのいくつかの素子を選択して帯電させるステップ、帯電の作用として前記素子にドーピング原子を付与するステップおよび該パターンを再焼成(rebake)するステップを含む。
【００１２】
　上記側面の１つのバリエーションによれば、前記帯電は電子ビームまたはイオンビームによって与えられる。更なるバリエーションによれば、抵抗素子の帯電ステップは、パターン全体を帯電し、次に、いくつかの素子を選択して、レーザーを用いて放電するステップを含む。また、更なる別のバリエーションに従えば、ドーピング原子を付与するステップは、帯電された素子の表面にイオンを吸着させるステップを含む。更なる別のバリエーションに従えば、前記イオンは、プラズマによって生成され、ホウ素、アルミニウム、インジウム、リン、砒素およびアンチモンの中から選択された原子から導出されるイオンから構成される。更に別のバリエーションに従えば、ドーピング原子を与えるステップは、１００ｅＶ未満のエネルギーを用いて、帯電されていない素子の表面上にイオンを注入するステップを含む。例えば、前記注入されるイオンは、ホウ素、アルミニウム、インジウム、リン、砒素およびアンチモンの中から選択される原子から導出される。ドープされるパターンの要素は、例えば、シリコン、ゲルマニウムまたは砒化ガリウムのような半電導性材料から作製することができる。
【００１３】
　本発明の別の側面に従って、シリコン基板の集積回路を製作するプロセスが提供される。該プロセスは、該基板上に絶縁層を堆積させるステップ、前記絶縁層上にシリコン層を堆積させるステップ、前記シリコン層における抵抗素子のパターンをエッチングするステップ、あらかじめ定められた素子に帯電を選択的に付与するステップおよび前記帯電の１つの作用として素子をドーピングするステップを含む。上記側面の１つのバリエーションによれば、前記選択的にドーピングされるべきパターンの素子は、帯電が選択的にパターンに付与されるフェーズの間、固定的電位に接続された導線によって相互に分離される。
【００１４】
　本発明の更なる側面に従って、電気的に絶縁された抵抗素子のパターンの選択的ドーピングを行う装置が提供される。該装置は、単一のロックを通してアクセス可能な３つのチャンバを備える。第１のチャンバがパターンにおける１つまたは複数の選択された素子を選択的に帯電させる手段を備え、第２のチャンバが帯電の作用として素子をドーピングする手段を備え、第３のチャンバが焼鈍手段を備える。１つのバリエーションによれば、第１のチャンバは、電子ビームを生成し、ウェーハの正確な位置に該電子ビームの焦点をあてる手段を備え、第２のチャンバは、近傍に置かれたウェーハに到達することができるドーピング・イオンのプラズマを生成する手段を備え、第３のチャンバは、このウェーハを急速に焼鈍(アニール、anneal)させる手段を備える。更に別のバリエーションによれば、この装置は、複数の二次的なロックを通して前記３つのチャンバにウェーハを分配するメイン・ロックを更に備える。
【発明を実施するための最良の形態】
【００１５】
　図１を参照して、本発明に従って集積回路を製作する方法の第１の実施形態を以下に記述する。
【００１６】
　本発明に従った実施形態のための初期段階の基板は、例えば、単結晶シリコン基板１である。この基板の電子コンポーネントは、マイクロエレクトロニクス・テクノロジーにおいて通常使用される手段を使用して製作される。その後の集積回路製作プロセスのステップにおいて、これらのコンポーネントは、電気的絶縁体内に作られる金属的相互接続レベルを通して電気的に接続される。
【００１７】
　そのような金属的相互接続組み立てのステップを実施する前に、例えば４００ｎｍのシリコン酸化物である誘電性絶縁体２がウェーハ全体にわたって堆積される。この層は、非常に薄くても(例えば１０ｎｍ)または非常に厚くても(例えば２μｍ)よい。
【００１８】
　次に、多結晶シリコンが堆積される。好ましくは、シリコン層は、その抵抗が単位面積あたり１０ＭΩ以上であるようにきわめてわずかにドーピングされる。この抵抗は、従来技術の手法、例えばイオン注入によって調整される。シリコン層の厚さは、好ましくは、２０ｎｍと６００ｎｍの間であり、好ましくは２００ｎｍである。
【００１９】
　このシリコン層は、抵抗素子のパターンを形成するようにエッチングされる。このパターンは、抵抗機能を生成する単純なシリコン・ロッドから形成することができる。図１は、取得されたウェーハの断面図である。シリコンから形成された抵抗素子３が図１に示されているが、その両側に隣接した２つの別の抵抗素子４も図示されている。最小限度の寸法は、集積回路を製作するために使用されるテクノロジのための描画ルールによって規定される。次に、シリコン素子３、４は、このステップ中に相互にかつ基板から電気的に完全に絶縁される。
【００２０】
　電子ビームを使用して、パターンのあらかじめ定められた(例えば図１の参照符号３によって示される素子のような)いくつかの素子を負に帯電させる。
【００２１】
　シリコン・ウェーハを観察するために電子顕微鏡の走査に基づく観察機器が存在するが、このステップを実施するためそのような機器を使用することができる。この機器は、観察対象表面にいかなる電気的負荷をも与えないようにするため、非常に低い強度(１０ｐＡ未満)の電子ビームを使用する。選択的にパターン素子３に帯電を与えるために必要なことは、電子ビームが素子上に自動的に配置されるように電子ビームをプログラムすることだけである。
【００２２】
　次に、電子ビーム電流の強度を増加させて、素子を負に帯電させる。例えば厚さ２００ｎｍの酸化物によって基板から分離した０.２×２μｍの表面領域を有する抵抗素子は、基板に対して０.７×１０-16Ｆのオーダーの容量値を持つ。この素子の電位を基板に対して−１００Ｖとさせるには、１マイクロ秒７ｎＡの電子電流で十分である。この値は、基礎的公式Ｉ＝ＣＶ／ｔから導出される。この式において、Ｉ、Ｃ、Ｖおよびｔは、それぞれ、キャパシタンス電流、キャパシタンスの値、キャパシタンス端子の電圧、および電流が循環している時間を表す。
【００２３】
　電位は、堆積したシリコンが若干導電性を有するので、選択された抵抗素子３の全体にわたって均一である。
【００２４】
　このように負に帯電された素子３を含むウェーハが、イオン化されたホウ素原子５のプラズマの近くまたはその内部に置かれる。この種のプラズマは、２−３ギガヘルツという周波数の電界の中へＢ2Ｆ6(ボロンヘキサフルオライド)のような気体を置くことによって得ることができる。静電力の影響で、参照符号６によって示される正に帯電されたホウ素イオン(Ｂ＋)が素子３の表面に吸着される。堆積したシリコンが均一な電位を有するので、この吸着は一様である。ホウ素イオンの代わりに、アルミニウムまたはインジウム・イオン(Ａｌ＋、Ｉｎ＋)を使用してもよい。
【００２５】
　例えば急速焼鈍システムを使用してウェーハを加熱することによって、吸着されたホウ素原子をシリコン素子３の内部に浸透させる。この目的のために、ハロゲン・ランプ７を使用して、基板の温度を１秒間、約１０００°Ｃに上昇させることができる。このようにドーピングされたＰ型の素子３は強い導電性を有することとなる。このような素子３の単位面積あたりの抵抗は、１００Ωのオーダーである。例えば炉の中の焼鈍のような他の任意のタイプの焼鈍方法を使用することもできる。
【００２６】
　留意されるべき点であるが、パターン３を帯電させるステップの間に、ウェーハのいくつかのチップのいくつかの素子３が選択される。このステップを実行するために使用される機器は、あまり高い性能を必要としない。なぜならば、必要なのは素子の位置がメモリに記憶されていることだけであるからである(上述の電子ビームによって書き込むケースのように形状ではない)。更に、選択された素子の上に電子ビームを正しく位置づけるためには変位が十分正確であればよく、その他の精度は必要とされない。最後に、電子ビーム電流を強く増加させることができるので、各パターンに関する書き込み時間は特に短い。
【００２７】
　この例で選択された−１００Ｖの電位は高い。これは、以下のようないくつかのパラメータの間の妥協の結果である。
【００２８】
＊ 表面の上に置かれる帯電素子に固有の漏電のため時間と共に減少する電位に対して必要とされる保持時間；
＊ 基礎をなす酸化物の電圧の下でのふるまい；
＊吸着ステップの間、素子３を囲む電界によって邪魔されてはならない他の素子４の近接度；および
＊ 吸着されるべきドーピング剤の量。
【００２９】
実際には、抵抗素子３の電位は、５ボルトより大きく、５００ボルト未満である。
【００３０】
　ウェーハ製作の最後のプロセスは、従来技術のもので、絶縁体(例えば酸化物)が堆積される。集積回路の異なる電子コンポーネントと素子３、４との間に接触孔をエッチングして、金属的接続レベルを作成するため、フォトリソグラフィ操作を使用することができる。
【００３１】
　本発明には多くのバリエーションまたは実施形態がある。第１の実施形態において記述されたように、本発明のドーピング方法は次のような３つの独立したフェーズを含む。
【００３２】
＊ 第１のフェーズ：電気的に絶縁した素子を帯電させる；
＊ 第２のフェーズ：ドーピング種を付与する；および
＊第３のフェーズ：焼鈍。
【００３３】
これらのフェーズの各々に異なる実施形態が可能である。
【００３４】
　本発明の実施のために専用のマイクロエレクトロニクス機器の設計は、本発明の製造品質を向上させる。第２のフェーズの開始時に素子３の電位を一定に保ち、第３のフェーズの開始時に吸着されたイオンの反復的母集団を一定に保つため、上述の第１と第３のフェーズとの間の経過時間は、可能な限り短くなければならない。
【００３５】
　図２を参照して、本発明の最適な実施のために使用される装置の実施形態を以下に記述する。
【００３６】
　この無塵室（クリーンルーム）装置は、二次ロックＰ１、Ｐ２およびＰ３を通して共通のロックに接続する３つのチャンバＣ１、Ｃ２およびＣ３から構成される。
【００３７】
　チャンバＣ１は、第１のフェーズ専用であり、素子３を電子ビームで帯電させるすべての手段を含む。二次ロックＰ１は、チャンバＣ１における最適な真空を維持する。
【００３８】
　チャンバＣ２は、第２のフェーズ専用であり、素子３にドーピングを行うために使用するイオン・プラズマを生成する。二次ロックＰ２は、Ｃ２の内部に生成される化学種によるメイン・ロックＳの汚染を防止する。
【００３９】
　チャンバＣ３は、ドーピング・プロセスの第３のフェーズを実施するためウェーハのＲＴＰ(Rapid Thermal Processing、迅速熱処理)型の焼鈍処理を実行する手段を含む。二次ロックＰ３は、例えばアルゴンのような気体環境をチャンバＣ３において必要とされる圧力に維持するために使用される。
【００４０】
　メイン・ロックＳは、１つのチャンバから別のチャンバへウェーハＴを迅速に移動させる手段を含む。ロック・システムＰ１、Ｐ２およびＰ３は、メイン・ロックＳと種々のチャンバＣ１、Ｃ２、Ｃ３の間の移送時間を最小にする。また、Ｓは、必要に応じて、２５個のウェーハからなるバッチ全体を管理する手段を含む。
【００４１】
　図３は、本発明の第２の実施形態を図示する。第１のフェーズの間、選択された抵抗素子３１は、例えば正に帯電されたイオンビームを用いて正の電位に帯電される。第２のフェーズの間、ウェーハは、負に帯電されたイオン５１のプラズマに置かれる。これらイオンは、例えば、リン、砒素またはアンチモン・イオン(Ｐ−、Ａｓ−、Ｓｂ−)である。これらのイオンは、正に帯電された素子の表面に吸着される。第３のフェーズの間に、ウェーハは焼鈍される。プログラムされた素子３１の抵抗率が急激に減少する。このような素子３１のドーピングはＮ型である。
【００４２】
　図４は、本発明の第３の実施形態を図示する。第１のフェーズの間に、総称的に参照符号４２によって示される素子のような多結晶シリコンで作製されたエッチングされた素子が、上述の電子ビームを使用して負に帯電される。第２のフェーズの間に、１００ｅＶ未満、例えば５０ｅＶという低いエネルギーで加速された負に帯電された砒素イオンから成るイオンビーム６２を用いてウェーハのイオン注入が行われる。これら砒素原子の運動エネルギーは非常に低いので、それら原始は、素子４２と同じ符号のため、静電力によって押し返される。注入される素子は、帯電していない素子３２だけである。
【００４３】
　第３のフェーズにおいて、注入された素子３２に対して低い抵抗率を得るようにウェーハは焼鈍される。本発明のこの第３の実施形態のバリエーションは可能である。例えば、素子が負に帯電される場合、砒素、リンまたはアンチモンから得られるイオン(Ｐ−、Ａｓ−、Ｓｂ−)のようなあらゆる低いエネルギーの負のイオンの原子(Ｐ−、Ａｓ−、Ｓｂ−)は、補完的素子を注入する。一方、パターンが正に帯電される場合、ホウ素、アルミニウムまたはインジウム原子から得られる正に帯電されたドーピング・イオン(Ｂ＋、Ａｌ＋、Ｉｎ＋)の注入が使用されなければならない。
【００４４】
　ここで、本発明の第４の実施形態を記述する。第１のフェーズの間に、ウェーハの表面全体が負に帯電される。これは、電子ビームで全表面を走査することによって行われる。あるいは、より簡単な方法として、強い負の電位を与えられた静電性のくし(comb)を使用して当該表面が帯電される。ウェーハを強い電界に置くこともできる。
【００４５】
　このように、第１のフェーズのこの段階において、ウェーハの表面およびエッチングされたシリコン素子は、大きな負の帯電を持つ。例えばこの表面に焦点を置くコヒーレントなレーザー型光ビームによって発生するような表面の強い照明がこの表面に局所的導電性を生成する。
【００４６】
　レーザービームを使用して、いくつかの選択した素子の帯電を放電し、その他の残りのシリコン素子に強い負の電位を与えるように選択的操作を行うことができる。その後の状況は前の実施形態の場合と同様である。
【００４７】
　また、表面に正の帯電を付加して、レーザービームによって正の帯電を局所的に放電することが可能である。マイクロエレクトロニクス・テクノロジーに基づき、樹脂にパターンを描くことができるこのタイプのレーザー機器は、マイクロエレクトロニクス・テクノロジーにおいて使用されることができるマスクを作製する際に利用することができる。レーザービーム書き込み機器に起因する問題および本発明によって提供される対応する解決手段は、第１の実施形態に従った電子ビームを使用してウェーハに直接書き込みを行う場合と同様である。
【００４８】
　明らかに、当業者にとって明白な多数のバリエーションおよび改良を加えて本発明を使用することができる。
【００４９】
　特に、ＲＯＭ記憶平面における組み込みを容易にするように、パターンにおける素子を回路網上に位置決めすることができる。記憶平面における０または１という情報の各々は、パターンにおける導電性または非導電性素子によって表される。そのような記憶平面を読み取るために使用される方式および復号器は当業者に周知のものでる。
【００５０】
　例えば第１の実施形態において、第１のフェーズの間に電子ビームを正しい位置に置く精度の自由度を増加させ、第２のフェーズの間の素子３と４との間の相互の静電的な干渉を防止するように、素子３および４の各々を接地された導電性トラックによって取り囲むこともできる。
【００５１】
　ドーピングすべき素子に関していかなる種類の半電導性材料をも使用できるが、特に、非晶質の単結晶シリコンまたはゲルマニウムを使用することができる。また、例えば砒化ガリウム(ＡｓＧａ)のような半導体化合物を使用することも可能である。使用されるイオンは、例えば、いくつかの原子を含み、なんらかの帯電を有するイオン複合体である。
【００５２】
　本発明の方法は、堆積した絶縁材料の伝導率が帯電された原子によって修正されることができる瞬間から適用を開始することができる。本方法は、特に、ＳＯＩ(絶縁体上のシリコン)型の装置に適用できる。例えば、これらの電子コンポーネントは、多結晶シリコン・グリッドを持つＭＯＳトランジスタである。本発明によって提供される情報に従って、ソース、ドレイン、およびグリッドに適用されるＮ型ドーピング剤を用いていくつかのトランジスタに対してドーピングを行い、別のトランジスタに対してソース、ドレイン、およびグリッドに適用されるＰ型ドーピング剤を用いてドーピングを行うというように、選択的ドーピングを実施することが可能である。その結果、１つの絶縁体上にＮチャネル・トランジスタおよびＰチャネル・トランジスタを選択的に得ることができる。
【００５３】
　種々のドーピングのタイプおよび特性で素子を作製するため、同じ技術的プロセスの間に種々の実施形態の第１および第２のフェーズを組み合わせることができる。
【００５４】
　マイクロエレクトロニクス製造技術の使用は、物理的、磁気的および光学的特性が当該材料の表面に付加されるイオンに依存して変化するような材料から素子３および４を作製することを可能にする。
【図面の簡単な説明】
【００５５】
【図１】本発明に従って製作される集積回路の断面図。
【図２】図１の回路をプログラムするために使用される装置のブロック図。
【図３】本発明に従ったプロセスの別の１つの実施形態を示す回路の断面図。
【図４】本発明に従ったプロセスの第３の実施形態のブロック図。
【符号の説明】
【００５６】
　１　　　　　　　　　　　　　　　　　基板
　２　　　　　　　　　　　　　　　　　シリコン層
　３、３１、３２、４、４１、４２　　　素子
　５、５１、５２、６、６１、６２　　　イオン
【図１】
2004140360.tif 000003
【図２】
2004140360.tif 000004
【図３】
2004140360.tif 000005
【図４】
2004140360.tif 000006