(57)【要約】【課題】低減させたＱｇおよびＲＤＳＯＮを有する、高電圧のＮまたはＰチャネル放射線耐久型ＭＯＳＦＥＴの新規な構造、およびその製造プロセスを提供すること。【解決手段】放射線耐久型ＭＯＳＦＥＴは、複数の近接に離間されたベースストリップを有し、そのストリップは、各ストライプの反対側に反転可能な表面チャネルを形成するためにそれぞれのソースを有する。非ＤＭＯＳのレートゲート酸化物および上にある伝導性のポリシリコン酸化物を、ソースおよびベース領域を拡散した後に形成する。エンハンスメント領域を、そのプロセスの初期段階に離間された浅い窓を通して注入し、かつ、後に、離間されたベースストリップによりおよびその間に形成されるＪＦＥＴの一般の伝導領域に設置する。メインチャネルを、傾斜ボディーダイオード接合を作成するために形成する前に、初期段階でおよび深いＰ―チャネル注入および拡散を形成する。【選択図】　　　　図７
2004040088.tif 000002
【特許請求の範囲】
【請求項１】
一方の伝導型の平坦な接合レシービング領域を有するシリコンウエハと、
各々が所与の濃度および深さを有する、他方の伝導型の近接して離間された複数のチャネル拡散と、
前記チャネル拡散の各々の中に設けられた前記一方の伝導型の複数のソース拡散領域であって、前記チャネル拡散の境界領域と前記ソース拡散のそれぞれの境界領域との間に複数のそれぞれ反転可能なチャネル領域を画定する複数のソース拡散領域と、
前記チャネル拡散とそれぞれのソース領域との各々の間に形成された前記反転可能なチャネル領域のうちのめいめいの各々の上にある、非自己整合ゲート酸化物と上に横たわる伝導性のゲートポリシリコンセグメントと、
前記チャネル領域の隣接した対の間の空間に配置された前記一方の伝導性のエンハンスメント拡散であって、前記接合レシービング層の濃度より高い濃度を有する前記エンハンスメント拡散と、
前記所与の深さより大きな深さを有する前記他方の伝導型の複数の第２拡散であって、前記チャネル領域のうちのそれぞれ１つの下に連続的に配置され、前記所与の濃度より低い濃度を有し、傾斜ボディーダイオード領域を画定する複数の第２拡散を備えていることを特徴とする放射線耐久型ＭＯＳＦＥＴ。
【請求項２】
前記隣接のチャネル拡散の間の間隔は、約０．８μｍであることを特徴とする請求項１記載の放射線耐久型ＭＯＳＦＥＴ。
【請求項３】
前記ポリシリコンゲートストリップは、約３．２μｍのポリライン幅を有することを特徴とする請求項１または２記載の放射線耐久型ＭＯＳＦＥＴ。
【請求項４】
前記エンハンスメント注入領域は、約１．５μｍの深さを有することを特徴とする請求項１，２または３記載の放射線耐久型ＭＯＳＦＥＴ。
【請求項５】
前記接合レシービング層の表面上部に形成され、かつ前記ソースおよびチャネル拡散の各々と接触した伝導性ソース電極をさらに含むことを特徴とする請求項４記載の放射線耐久型ＭＯＳＦＥＴ。
【請求項６】
前記ウエハの底面は、その上に形成されたドレイン電極を有し、それによって前記ＭＯＳＦＥＴは垂直伝導ＭＯＳＦＥＴであることを特徴とする請求項５記載の放射線耐久型ＭＯＳＦＥＴ。
【請求項７】
横方向に離間された比較的深く、比較的低い濃度の一方の電導性タイプの複数の第１チャネル領域を、他方の伝導型のシリコンウエハの表面へ注入し拡散して、かつその後に、横方向に離間された複数のエンハンスメント領域を、他方の伝導型のシリコンウエハの表面と前記第１チャネル領域の対のそれぞれの間へ注入するステップと、
その後に、前記エンハンスメント領域の隣接したサイドエッジとの間にあり部分的にオーバーラップしている、前記第１チャネル領域の濃度よりも高い濃度の反対伝導型の、比較的浅い複数の第２チャネル拡散を注入し拡散するステップと、
その後に、前記第２チャネル拡散の各々の中に他方の伝導型のソースストリップを形成し、前記第２チャネル拡散の中に反転可能なチャネル領域を画定するステップと、
その後に、前記反転可能なチャネル領域の各々の上部にゲート酸化物およびポリシリコンゲートストリップを形成するステップと、
その後に、前記ソースおよび第２チャネル拡散の上部にあって接触するように伝導性のソースコンタクトを形成するステップと、を備えていることを特徴とする放射線耐久型ＭＯＳＦＥＴの形成プロセス。
【請求項８】
前記チャネル拡散は、約３．０μｍで離間されたストライプであることを特徴とする請求項７記載のプロセス。
【請求項９】
前記チャネルは、約３．２μｍで離間されていることを特徴とする請求項７または８記載のプロセス。
【請求項１０】
前記ポリシリコンストリップは、約３．２μｍの幅を有していることを特徴とする請求項９記載のプロセス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳＦＥＴデバイスに関し、さらに詳しくは、高放射線環境下においてオペレーションするためのＭＯＳＦＥＴ及びその製造プロセスに関するものである。
【０００２】
【従来の技術】
パワーＭＯＳＦＥＴはよく知られており、高放射線環境（メガラド電離放射線）下においてオペレーション可能なＭＯＳＦＥＴの製造工程もまたよく知られている。このように、反転可能なチャネル領域（ｉｎｖｅｒｔｉｂｌｅ　ｃｈａｎｎｅｌ　ｒｅｇｉｏｎ）に関する非自己整合ゲートである“レートゲート（ｌａｔｅ　ｇａｔｅ）”は、放射線耐久型（放射線に対して強化された）デバイス（Ｒａｄ　Ｈａｒｄデバイス）として知られるデバイスの製造に使用されるべきものである。レートゲートプロセスを使用すると、ゲート酸化物は、ベースおよびソース領域の拡散のために使用される高い拡散温度にさらされることがない。このような高温にゲート酸化物をさらすことは、極めて高い高度においてや、軌道を旋回する宇宙空間の乗物により経験されるような高放射線環境下において作動させるためのデバイスの能力を減少させる。このようなプロセスは、Ｋｙｌｅ　Ｓｐｒｉｎｇらによる米国特許第５，３３８，６９３号明細書（特許文献１）、Ｋｙｌｅ　Ｓｐｒｉｎｇらによる米国特許第５，４７５，２５２号明細書（特許文献２）、Ｐｅｒｒｙ　Ｍｅｒｒｉｌｌによる米国特許第５，８３１，３１８号明細書（特許文献３）、に記述されており、Ｍｉｌｔｏｎ　Ｂｏｄｅｎらによる米国出願番号第０９／２６３，９１６号明細書はこの問題を記述し、そしてそれぞれの解決策を提案している。
【０００３】
放射線耐久型デバイスに用いられるトポロジーは、セル式としてさしつかえないが、低いゲート静電容量の低電圧ＭＯＳＦＥＴに対するような、幾つかの場合には、米国出願番号第０９／２６３，９１６号明細書に記述されているように、ストライプのジオメトリが好ましい、ということもまた知られている。
【０００４】
多くのＭＯＳＦＥＴのアプリケーションでは、高圧（約２５ボルトを超過する）で、かつ低ＲＤＳＯＮという条件を求められる。セル式ＭＯＳＦＥＴのＲＤＳＯＮは、離間されたベース間のＪＦＥＴ領域における伝導率を増加させること（しばしばエンハンシング（ｅｎｈａｎｃｉｎｇ）と呼ばれる）によって、減少させることができる、ということが知られている。これは、固有のＪＦＥＴ領域の効率を低下させ、そしてＪＦＥＴを形成している離間されたベースから空乏領域の拡張を低下させることによって、その領域のピンチオフを減少させる。この種のエンハンスされた伝導性領域とその構成のためのプロセスは、ＬｉｄｏｗおよびＨｅｒｍａｎによる米国特許第４，３７６，２８６号明細書（特許文献４）、および第４，５９３，３０２号明細書（特許文献５）、および第４，６８０，８５３号明細書（特許文献６）に記述されている。これらの特許明細書は、そのようなエンハンスメントは放射線耐久型デバイスに対して、どのように適用されることが可能か、ということを開示、あるいは示唆していない。
【０００５】
【特許文献１】
米国特許第５，３３８，６９３号明細書
【特許文献２】
米国特許第５，４７５，２５２号明細書
【特許文献３】
米国特許第５，８３１，３１８号明細書
【特許文献４】
米国特許第４，３７６，２８６号明細書
【特許文献５】
米国特許第４，５９３，３０２号明細書
【特許文献６】
米国特許第４，６８０，８５３号明細書
【０００６】
【発明が解決しようとする課題】
全ての垂直伝導ＭＯＳＦＥＴデバイスは、固有の、あるいは寄生のボディーダイオードを持っている。このダイオードは、Ｎチャネルデバイスに対してはＰ型のチャネル拡散と、Ｎ―接合のレシービング層（ｒｅｃｅｉｖｉｎｇ　ｌａｙｅｒ）との間の接合によって形成されている。この構造は、急峻な接合であり、また比較的速くターンオフすることで、誘導回路において高圧のサージを発生する。さらに、比較的高いアバランシ電流は、比較的高い伝導率のＰチャネル領域（Ｎチャネルデバイス内の）を含む一連の回路の中に流れ込む。これらの特性を相殺するためにボディーダイオードの特性を修正することが望ましい。
【０００７】
【発明を解決するための手段】
本発明は、低減されたＱｇおよびＲＤＳＯＮを有する、高電圧のＮあるいはＰチャネル放射線耐久型ＭＯＳＦＥＴの新規な構造、およびその製造プロセスに関するものである。これらの相反する要求を達成するために、直線のストライプジオメトリが、約３．２μｍの線幅の細いポリシリコンゲートで、かつ約２．２μｍの非常に接近した間隔をもって、使用される。この近接した間隔を設けることは、単位面積当りのストライプ（またはセル）の数を増大させ、これによりトータルのチャネル幅が増大することになる。ついで、ＪＦＥＴピンチは、約０．６μｍ（米国特許第４，５９３，３０２号明細書（特許文献５）のブランケット注入（ｂｌａｎｋｅｔ　ｉｍｐｌａｎｔ）と対照的に）の非常に狭い窓を通じて、新規なマスクを施されたエンハンスメント注入によって減少する。この高いドーズ量でドープされたエンハンスメント領域は、高いドーズ量でドープされ円筒状の形をした領域を寄生ＪＦＥＴ内に生成する。このように、ＲＤＳＯＮは、さらに相当程度減少される。
【０００８】
発明のさらなる重要な特徴は、その濃度傾斜によるボディーダイオード構造の新規な修正である。つまり、それはチャネル拡散の深さに応じて徹底的に濃度を減少させることによるものである。好ましい実施例において、これは、製造プロセスの初期段階において、低濃度ではあるが、極めて深いボディー拡散（ｂｏｄｙ　ｄｉｆｆｕｓｉｏｎ）を付加し、それに続いてより浅く、より高濃度のチャネル拡散を従来構成とすることによって達成される。その結果は、ソフトなターンオフ特性を有する高傾斜ボディーダイオードである。さらに、ダイオードの低濃度の部分は、アバランシ電流と直列になり、そしてそれゆえに、アバランシ状態のデバイスをより保護するために、アバランシ電流強度を制限するであろう。傾斜接合は、また低いドレインソースバイアスにおいて、ソース−ドレイン静電容量の減少をもたらす。
【０００９】
【発明の実施の形態】
始めに図１を参照すると、Ｎ＋基板２１と、その表面上に、場合によってはエピ層と呼ばれるエピタキシャルに堆積されたＮ―層２２とを備えている単結晶性シリコンウエハ２０の極一部が示されている。接合レシービング層（ｊｕｎｃｔｉｏｎ　ｒｅｃｅｉｖｉｎｇ　ｌａｙｅｒ）であるＮ―層２２の濃度と厚さとは、最終デバイスの所望の破壊電圧に依存し、その破壊電圧は、例えば、１００ボルトである。ついで、そのウエハを、横方向に間隔を有して互いに切離された複数のデバイスを形成するために、ソーイング（ｓａｗｉｎｇ）などにより加工処理する。
【００１０】
これらの図は、Ｎチャネル放射線耐久型ＭＯＳＦＥＴに適用されるような発明を記述するために示されている。ここで本発明は、一般に、ＭＯＳＦＥＴやＩＧＢＴを含むＭＯＳゲートデバイスに適用することができることに注意するべきである。さらに、全ての伝導型を反対にすることによって、本発明を、Ｐチャネルデバイスに関連して用いることができる。さらに、ここで用いられるウエハという用語は、広いエリアのウエハから切り出された個々のデバイスを含んでいるダイまたはチップという用語に置き換えることができる。最後に、このデバイスを、約５０ボルトより大きな電圧規格のデバイスに適用してもさしつかえない。
【００１１】
図１は、熱注入（ｔｈｅｒｍａｌ　ｉｍｐｌａｎｔ）のスクリーニング（ｓｃｒｅｅｎｉｎｇ）酸化物層１０の初期形態を示しており、その酸化物層１０は、約５００Åの厚さで、後に実行されるＰ―領域１１、１２、および１３の注入および拡散のためのキャップ（ｃａｐ）を提供する。より詳細には、適切な洗浄工程の後に、フォトレジストを酸化物１０の上部に形成し、かつフォトレジストを、フォトリソグラフィマスク工程で処理して、中心間が約６．４μｍで離間している約０．６μｍ幅の狭い注入窓を形成する。ついで、Ｐ―ホウ素注入を、１２０ＫｅＶで約１Ｅ１３のドーズ量で実行する。ついで、フォトレジストを適切なエッチングによって除去し、ウエハ表面を洗浄し、ついで、それら注入物を４８０分間１１７５℃において約２．５μｍの深さへ拡散させ、かつ、横方向の幅をその深さとほとんど等しくさせる。
【００１２】
ついで、エンハンスメントフォトレジストマスクを、酸化物層２３の上部表面に塗布し、かつ、フォトリソグラフィの処理加工をし、約０．６μｍの幅で、かつ中心間が約６．４μｍで離間されている平行に離間された細長いストライプの窓を形成させる。ついで、約８０ＫｅＶで、約２Ｅ１３乃至３Ｅ１３のドーズ量で、リンのエンハンスメント注入を、上部表面に施して、離間されたリン注入領域を形成する。
【００１３】
ついで、そのフォトレジストを除去し、かつ、図３に示すように、リン注入物を、６０分間約１１７５℃でエンハンスメントドライブ（ｄｒｉｖｅ）によって拡散させ、約８０００Åの深さにホウ素拡散２８、２９、３０、３１を形成させる。このとき、Ｐ―注入領域１１、１２、および１３の最終的な深さである約３．５μｍまでのドライブも行われる。このドライブ中に、ＳｉＯ２酸化物層３５を、露出されているシリコン表面上に６０００Å成長させる。ついで、フォトレジストを上部表面に塗布し、かつ、第２フォトマスク工程（チャネルマスク）により露光し、かつ、酸化物３５を、細長く平行なストライプ窓３６および３７を形成するためにプラズマエッチングする。ついで、そのフォトレジストを除去し、かつ、スクリーニング酸化物４０、４１、４２を約５００Åの厚さに成長させる。ついで、約５０ＫｅＶ、かつ約２Ｅ１４ドーズ量で、ホウ素チャネル注入が上部表面に施される。ついで、その表面を洗浄し、５０分間約１１２５℃という高い温度の拡散を施し、ホウ素注入物を約１．７μｍの深さへドライブさせ、図示されているように、エンハンスメント注入領域３０、３１とオーバーラップするＮ型チャネル拡散５０、５１および５２を形成させる。Ｐ―領域１１、１２、および１３は、また、このドライブ中に深くなることに注意する。
【００１４】
このチャネルドライブに続いて、ドープされていないポリシリコン層を、ウエハの上部表面に約５０００Å成長させ、定められた場所にポリシリコンスペーサ６０、６２、６３、および６４（図４）をエッチングして残す。このスペーサエッチングの後に、ウエハに、約２０秒間ＨＦエッチング（１００：１ＨＦ）を施す。ついで、ウエハ上部表面に浅いＰ＋注入（１００ＫｅＶで３Ｅ１５のドーズ量のホウ素）を行って、チャネルマスクに対して自己整合する浅いＰ＋注入６６および６７を形成するが、浅いＰ＋注入はポリスペーサによって阻止されて、これらはチャネル／酸化物界面におけるドーピングには寄与しない。注入領域６６、および６７は、後で形成されるソース接触のための接触領域である。
【００１５】
ついで、スペーサ６０〜６３を、図４に示すように、適切に除去し、かつ、ウエハの後部側（図示しない）からポリシリコンを取り除くために後部側をポリシリコンエッチングすることを可能にさせるために、そのウエハの上面（あるいは前部側）をフォトレジストコートにより保護する。ついで、領域６６、および６７をドライブさせるために約１２０分間９７５℃のＰ＋拡散ドライブを用いる。
【００１６】
したがって、フォトレジストをその上部表面に塗布し、かつ、ソースマスク工程をフォトリソグラフィにより実行する。ついで、砒素のＮ＋ソース領域７０、７１、７２、および７３（図５）を、１２０ＫｅＶで３Ｅ１５のドーズ量で、ソース窓を通じて注入し、フォトレジスタを除去し、そして、拡散前洗浄に続き、それらＮ＋ソース７０〜７３を、それらソース注入領域を活性化するために、例えば１５０分間９７５℃の高い温度で適切にドライブする。
【００１７】
ついで、ＢＯＥ酸化物エッチングを、全ての酸化物を取り除くために実行し、かつ犠牲ゲート酸化物を成長させる。ＴＥＯＳフィールド酸化物も、また、ウエハ上で成長させる。ついで、アクティブマスク工程を実行すると、ターミネーション区域の中、およびゲートパッドやゲートランナ（図示しない）の下のみに、フィールド酸化物が残る。ついで、フォトレジストを除去する。
【００１８】
薄い（１５０Å）酸化物が、次に、成長され、かつ、閾値調整注入（１２０ＫｅＶ、１．４Ｅ１２のドーズ量の砒素）を行う。この工程は、寄生するバイポーラ利得を減少させるために、高いチャネル注入ドーズの使用を許す。これは、単一事象（ｓｉｎｇｌｅ　ｅｖｅｎｔ）（ＳＥＥ）の焼損（ｂｕｒｎｏｕｔ）を防止するのに役立つ。
【００１９】
図６に示すように、ゲート酸化物８０を、最後に成長させる（最も高温での拡散工程の後）。ゲート酸化物の厚さは約９００Åである。
【００２０】
非ドープのポリシリコン層８５を、次に、図６に示されるように、ゲート酸化物８０の上部表面に成長させる。ついで、ポリシリコン層に、８０ＫｅＶで１Ｅ１６ドーズの量でのリン注入によって伝導性を持たせる。ついで、リンを、６０分間８５０℃でドライブする。
【００２１】
その後に、フォトレジストマスクを上部表面に形成し、ポリシリコンマスクおよびエッチングを実行すると、ソース領域７０〜７３とチャネル領域５１および５２の外側との間に形成された反転可能なＰチャネル領域の上にあるポリシリコンゲート電極を備えている、図６に示す窓９０および９１を形成する。ソースとチャネルとがよく知られているＤＭＯＳプロセスによって形成される前に、ゲートを形成する際、そのゲート構造は、ソースおよびチャネルの領域に自己整合をしないことに注意する。そのレジストが除去され、図６の構造を形成する。ポリシリコンの線幅は、好ましくは約３．２μｍで、かつ、チャネル領域５１および５２を、好ましくは約０．８μｍで離間する。
【００２２】
その後、ＴＥＯＳ酸化物層９５を、ポリシリコンゲートストリップ（ｓｔｒｉｐ）８５を封入するようにウエハの上部表面に成長させる。フォトレジストを、上部表面に塗布し、かつ、コンタクトマスク工程を、フォトリソグラフィにより実行する。ついで、プラズマエッチングを、コンタクト窓９６および９７（図７）を画定するためと、ＴＥＯＳ層９５とゲート酸化物８０の端との間に封入されたポリシリコンゲートストリップを残すために用いる。
【００２３】
ついで、金属スパッタリングオペレーションのための表面を準備するために、そのウエハを洗浄する。ついで、アルミニウムソース電極１００を、ウエハの上部表面に約８μｍの厚さまでスパッタリングする。その後、従来の金属マスク工程を、ソースおよびゲート領域（図示しない）を画定するために実行し、かつフォトレジストを除去し、かつ金属表面の染みを除去する。ついで、ＬＴＯ酸化物層１１０を、アルミニウム層１００の表面上部に堆積し、かつ、パッドマスクエッチング工程を、パッド接触領域からＬＴＯを除去するために実行する。
【００２４】
最後に、そのレジストを除去し、かつ前部表面にテープを付け、かつ後部表面を接地し、かつ適切なＴｉ／Ｎｉ／Ａｇ後部ドレイン金属１１１を、ウエハの後部表面に設ける。
【００２５】
結果的に得られるデバイスは、極めて低いゲート静電容量、および極めて低いゲート抵抗、および傾斜したボディーダイオード接合を備えた、放射線耐久型ＭＯＳＦＥＴの所望の特性を有する。
【００２６】
本発明を、その特定の実施例に関して述べてきたが、他の多くの変形と変更および他の使用は、当業者には明らかになるであろう。従って、本発明はこの特定の開示によって制限されないのが望ましい。
【図面の簡単な説明】
【図１】デバイスボディーダイオードの一部になるべき深く低い濃度拡散形成後の、放射線耐久型デバイスウエハのアクティブ領域の極一部ついての断面を示す図である。
【図２】エンハンスメント注入領域の形成後の、放射線耐久型デバイスウエハのアクティブ領域の極一部についての断面を示す図である。
【図３】離間されたチャネルの拡散ストライプおよびエンハンスメント注入物のドライブおよびＰ―ボディーダイオード領域のさらなるドライブの形成後の図２のウエハの断面を示す図である。
【図４】ポリシリコンスペーサおよび浅いＰ＋コンタクト注入領域の形成後の図３のウエハの断面を示す図である。
【図５】ポリシリコンスペーサの除去およびＮ型ソース領域の形成後の図４のウエハの断面を示す図である。
【図６】非自己整合ゲート酸化物および伝導性ポリシリコンゲート電極の形成後の図５のウエハの断面を示す図である。
【図７】ポリシリコンゲートを絶縁するための絶縁中間層の形成、およびソース電極およびドレイン電極および表面絶縁低温熱ＣＶＤ酸化物（ＬＴＯ）層の形成後の図６のウエハを示す図である。
【図１】
2004040088.tif 000003
【図２】
2004040088.tif 000004
【図３】
2004040088.tif 000005
【図４】
2004040088.tif 000006
【図５】
2004040088.tif 000007
【図６】
2004040088.tif 000008
【図７】
2004040088.tif 000009
【手続補正書】
【提出日】平成15年7月9日(2003.7.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一方の伝導型の平坦な接合レシービング領域を有するシリコンウエハと、
各々が所与の濃度および深さを有する、他方の伝導型の近接して離間された複数のチャネル拡散と、
前記チャネル拡散の各々の中に設けられた前記一方の伝導型の複数のソース拡散領域であって、前記チャネル拡散の境界領域と前記ソース拡散のそれぞれの境界領域との間に複数のそれぞれ反転可能なチャネル領域を画定する複数のソース拡散領域と、
前記チャネル拡散とそれぞれのソース領域との各々の間に形成された前記反転可能なチャネル領域のうちのめいめいの各々の上にある、非自己整合ゲート酸化物と上に横たわる伝導性のゲートポリシリコンセグメントと、
前記チャネル領域の隣接した対の間の空間に配置された前記一方の伝導性のエンハンスメント拡散であって、前記接合レシービング層の濃度より高い濃度を有する前記エンハンスメント拡散と、
前記所与の深さより大きな深さを有する前記他方の伝導型の複数の第２拡散であって、前記チャネル領域のうちのそれぞれ１つの下に連続的に配置され、前記所与の濃度より低い濃度を有し、傾斜ボディーダイオード領域を画定する複数の第２拡散を備えていることを特徴とする放射線耐久型ＭＯＳＦＥＴ。
【請求項２】
前記隣接のチャネル拡散の間の間隔は、約０．８μｍであることを特徴とする請求項１記載の放射線耐久型ＭＯＳＦＥＴ。
【請求項３】
前記ポリシリコンゲートストリップは、約３．２μｍのポリライン幅を有することを特徴とする請求項１または２記載の放射線耐久型ＭＯＳＦＥＴ。
【請求項４】
前記エンハンスメント注入領域は、約８０００Åより大きな深さを有することを特徴とする請求項１，２または３記載の放射線耐久型ＭＯＳＦＥＴ。
【請求項５】
前記接合レシービング層の表面上部に形成され、かつ前記ソースおよびチャネル拡散の各々と接触した伝導性ソース電極をさらに含むことを特徴とする請求項４記載の放射線耐久型ＭＯＳＦＥＴ。
【請求項６】
前記ウエハの底面は、その上に形成されたドレイン電極を有し、それによって前記ＭＯＳＦＥＴは垂直伝導ＭＯＳＦＥＴであることを特徴とする請求項５記載の放射線耐久型ＭＯＳＦＥＴ。
【請求項７】
横方向に離間された比較的深く、比較的低い濃度の一方の電導性タイプの複数の第１チャネル領域を、他方の伝導型のシリコンウエハの表面へ注入し拡散して、かつその後に、横方向に離間された複数のエンハンスメント領域を、他方の伝導型のシリコンウエハの表面と前記第１チャネル領域の対のそれぞれの間へ注入するステップと、
その後に、前記エンハンスメント領域の隣接したサイドエッジとの間にあり部分的にオーバーラップしている、前記第１チャネル領域の濃度よりも高い濃度の反対伝導型の、比較的浅い複数の第２チャネル拡散を注入し拡散するステップと、
その後に、前記第２チャネル拡散の各々の中に他方の伝導型のソースストリップを形成し、前記第２チャネル拡散の中に反転可能なチャネル領域を画定するステップと、
その後に、前記反転可能なチャネル領域の各々の上部にゲート酸化物およびポリシリコンゲートストリップを形成するステップと、
その後に、前記ソースおよび第２チャネル拡散の上部にあって接触するように伝導性のソースコンタクトを形成するステップと、を備えていることを特徴とする放射線耐久型ＭＯＳＦＥＴの形成プロセス。
【請求項８】
前記ポリシリコンストリップは、約３．２μｍの幅を有していることを特徴とする請求項７記載のプロセス。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
ついで、そのフォトレジストを除去し、かつ、図２および図３に示すように、リン注入物を、６０分間約１１７５℃でエンハンスメントドライブ（ｄｒｉｖｅ）によって拡散させ、約８０００Åの深さにホウ素拡散２８、２９、３０、３１を形成させる。このとき、Ｐ―注入領域１１、１２、および１３の最終的な深さである約３．５μｍまでのドライブも行われる。このドライブ中に、ＳｉＯ２酸化物層３５を、露出されているシリコン表面上に６０００Å成長させる。ついで、フォトレジストを上部表面に塗布し、かつ、第２フォトマスク工程（チャネルマスク）により露光し、かつ、酸化物３５を、細長く平行なストライプ窓３６および３７を形成するためにプラズマエッチングする。ついで、そのフォトレジストを除去し、かつ、スクリーニング酸化物４０、４１を約５００Åの厚さに成長させる。ついで、約５０ＫｅＶ、かつ約２Ｅ１４ドーズ量で、ホウ素チャネル注入が上部表面に施される。ついで、その表面を洗浄し、５０分間約１１２５℃という高い温度の拡散を施し、ホウ素注入物を約１．７μｍの深さへドライブさせ、図示されているように、エンハンスメント注入領域２８、２９、３０とオーバーラップするＰ型チャネル拡散５０、５１および５２を形成させる。Ｐ―領域１１、１２、および１３は、また、このドライブ中に深くなることに注意する。


【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2004040088.tif 000010
【外国語明細書】
2004040088.tif 000011
2004040088.tif 000012
2004040088.tif 000013
2004040088.tif 000014
2004040088.tif 000015
2004040088.tif 000016
2004040088.tif 000017
2004040088.tif 000018
2004040088.tif 000019
2004040088.tif 000020
2004040088.tif 000021
2004040088.tif 000022
2004040088.tif 000023