(57)【要約】【課題】送信タイミング調整手段を備えた無線基地局装置及び送信タイミング調整方法に関し、回路規模や信号線を削減し、かつチャネル数の増設を容易に可能にする。【解決手段】送信データマッピング部１８−１２により送信データを無線フレームにマッピングし、送信データライト処理部１−１２により該マッピングされた送信データをメモリ１−３０に書き込む。送信データリード処理部１−２１はメモリ１−３０から送信データを読み出し、その送信データを送信データ拡散処理部１８−２３により拡散処理する。送信データリード処理部１−２１は、一定の周期で送信データをアドレス順に読み出し、送信データライト処理部１−１２は、送信データの送信タイミング情報の通知を受け、該送信タイミングに合致する、送信データリード処理部１−２１によるメモリの読み出しタイミングのアドレスに、該送信データを書き込み、送信タイミングを調整する。【選択図】　　　図１
2004147248.tif 000002
【特許請求の範囲】
【請求項１】
無線フレームに送信データをマッピングする送信データマッピング部と、該無線フレームにマッピングされた送信データをメモリに書き込む送信データライト処理部と、該メモリから送信データを読み出す送信データリード処理部と、該送信データリード処理部により読み出された送信データを拡散処理する送信データ拡散処理部とを具備し、
前記送信データリード処理部は、一定の周期で送信データを前記メモリからアドレス順に読み出す構成を有し、
前記送信データライト処理部は、送信データの送信タイミング情報の通知を受け、該送信タイミングに合致する、該送信データリード処理部によるメモリの読み出しタイミングのアドレスに、該送信データを書き込む構成を有することを特徴とする無線基地局装置。
【請求項２】
無線フレームに送信データをマッピングする送信データマッピング部と、該無線フレームにマッピングされた送信データをメモリに書き込む送信データライト処理部と、該メモリから送信データを読み出す送信データリード処理部と、該送信データリード処理部により読み出された送信データを拡散処理する送信データ拡散処理部とを具備し、
前記送信データライト処理部は、一定の周期で送信データを前記メモリにアドレス順に書き込む構成を有し、
前記送信データリード処理部は、送信データの送信タイミングの通知を受け、該送信タイミングに合わせて、前記メモリのアドレスから該送信データを読み出す構成を有することを特徴とする無線基地局装置。
【請求項３】
前記送信データ拡散処理部は、１チャネル分の送信データの拡散処理機能を有し、該１チャネル分の送信データの拡散処理機能を、複数のチャネルの送信データの拡散処理に時分割多重使用する構成を有することを特徴とする請求項１又は２に記載の無線基地局装置。
【請求項４】
無線フレームに送信データをマッピングするステップと、該無線フレームにマッピングされた送信データをメモリに書き込むステップと、該メモリから送信データを読み出すステップと、該メモリから読み出された送信データを拡散処理するステップとを含み、
前記メモリから送信データを読み出すステップは、一定の周期で送信データを前記メモリからアドレス順に読み出し、前記送信データをメモリに書き込むステップは、送信データの送信タイミング情報の通知を受け、該送信タイミングに合致するメモリの読み出しタイミングのアドレスに、該送信データを書き込むことを特徴とする送信タイミング調整方法。
【請求項５】
無線フレームに送信データをマッピングするステップと、該無線フレームにマッピングされた送信データをメモリに書き込むステップと、該メモリから送信データを読み出すステップと、該メモリから読み出された送信データを拡散処理するステップとを含み、
前記送信データをメモリに書き込むステップは、一定の周期で送信データを前記メモリにアドレス順に書き込み、前記メモリから送信データを読み出すステップは、送信データの送信タイミングの通知を受け、該送信タイミングに合わせて、前記メモリのアドレスから該送信データを読み出すことを特徴とする送信タイミング調整方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線基地局装置及び送信タイミング調整方法に関し、特に、スペクトラム拡散ＣＤＭＡ（Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ　）通信方式の無線基地局装置に好適に適用され、送信データの送信タイミングを調整する技術に係るものである。
【０００２】
第３世代移動通信システムに用いられるスペクトラム拡散ＣＤＭＡ通信方式では、多数の通信チャネルを介して多数の通信が同時に行われため、それらの多数の通信チャネルによる通信は相互に干渉を与える。この干渉量は伝播状況やトラヒック（回線の使用率）によって大きく変動する。
【０００３】
スペクトラム拡散ＣＤＭＡ通信方式の下り方向のチャネルでは、無線基地局装置からその無線エリア内の多数の移動機に対して一括して信号が送信され、各移動機は、該無線エリア内の様々の場所で該無線基地局装置からの送信信号を受信する。
【０００４】
無線基地局装置から近い場所で送信信号を受信する移動機は、無線基地局装置から遠い場所の移動機に対して大きな電力で送信される送信信号からの強い干渉を被る。このような干渉を抑制するために、下り方向のチャネルの拡散コードには直行符号化が施されている。この拡散コードの直交性を保つためには、無線基地局装置において下り方向のそれぞれの通信チャネル毎に、拡散コードにより拡散して送信する送信データの送信タイミングを精密に制御する必要がある。
【０００５】
【従来の技術】
従来の無線基地局装置における送信タイミング制御に係る送信部の構成を図１８に示す。従来の構成は同図に示すように、送信データを無線フレームにマッピングをするデータマッピングブロック１８−１０と、送信データに拡散コードを掛けて拡散処理を行う拡散処理ブロック１８−２０とに大別される。
【０００６】
データマッピングブロック１８−１０は、ディジタルネットワーク側（図示省略）から入力される符号化された送信データを、送信データマッピング部１８−１２により、規格化された無線フレームにチャネル毎にマッピングし、該チャネル毎の無線フレームを出力部（バッファ）１８−１３に送出する。
【０００７】
拡散処理ブロック１８−２０は、データマッピングブロック１８−１０の出力部１８−１３から入力される各チャネル毎の無線フレームを、入力部（バッファ）１８−２２に一旦蓄積し、該入力部１８−２２から各チャネル毎の無線フレームを各チャネル対応の送信タイミングで取出し、送信データ拡散処理部１８−２３により各チャネル対応の拡散コードにより拡散して後段の無線送信部（図示省略）に送出し、該送信データは無線信号として送信される。
【０００８】
データマッピングブロック１８−１０及び拡散処理ブロック１８−２０には、当該無線基地局装置で使用されている唯一の基準タイミングを示す基準タイミング信号を入力し、データマッピングブロック１８−１０及び拡散処理ブロック１８−２０のそれぞれにタイミング調整部１８−１１，１８−２１を備え、該タイミング調整部１８−１１，１８−２１は、該基準タイミング信号を基に、出力部１８−１３及び入力部１８−２２における無線フレームの書き込み／読み出しのタイミングを制御して、送信データの送信タイミングの制御を行っていた。
【０００９】
この出願の発明に関連する先行技術文献情報としては次のものがある。
【非特許文献１】
３ＧＰＰＴＳ２５．２１１　“Ｐｈｙｓｉｃａｌ　ｃｈａｎｎｅｌｓ　ａｎｄ　ｍａｐｐｉｎｇ　ｏｆ　ｔｒａｎｓｐｏｒｔ　ｃｈａｎｎｅｌｓ　ｏｎｔｏ　ｐｈｙｓｉｃａｌ　ｃｈａｎｎｅｌｓ（ＦＤＤ）　”、［ｏｎｌｉｎｅ］、［　平成１４年９月３０日検索］　、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｑｕｉｎｔｉｌｌｉｏｎ．ｃｏ．ｊｐ／３ＧＰＰ／Ｓｐｅｃｓ／２５２１１−３ｃ０．ｐｄｆ　＞
【非特許文献２】
３ＧＰＰＴＳ２５．２１４　“Ｐｈｙｓｉｃａｌ　ｌａｙｅｒ　ｐｒｏｃｅｄｕｒｅ（ＦＤＤ）　”、［ｏｎｌｉｎｅ］、［　平成１４年９月３０日検索］　、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｑｕｉｎｔｉｌｌｉｏｎ．ｃｏ．ｊｐ／３ＧＰＰ／Ｓｐｅｃｓ／２５２１４−３ｂ０．ｐｄｆ　＞
【特許文献１】
特開平８−２３７７７９号公報
【００１０】
【発明が解決しようとする課題】
送信データの送信タイミングは、各チャネル毎に独立に制御する必要があるため、データマッピングブロック１８−１０及び拡散処理ブロック１８−２０内のタイミング調整部１８−１１，１８−２１を、チャネル対応に並列に備えておく必要があり、チャネル数を増やす際は、それらをチャネル増加数分、増設する必要があった。
【００１１】
また、送信データマッピング部１８−１２及び送信データ拡散処理部１８−２３は、各チャネル毎に別々に送信データを入力して処理し、該送信データを出力するため、各チャネル毎に並列に機能回路を備える必要があり、チャネル数を増やす際は並列に備えている機能回路をチャネル増加数分、増やす必要があった。
【００１２】
また、データマッピングブロック１８−１０と拡散処理ブロック１８−２０との間には、各チャネル毎にＮ本の信号線を備え、チャネル数ｎの場合、合計でＮ×ｎ本の信号線を備え、チャネル数を増やす際は、チャネル増加数分、信号線を増設する必要があった。
【００１３】
以上述べたように、従来の無線基地局装置における送信タイミング制御に係る送信部は、データマッピングブロック１８−１０及び拡散処理ブロック１８−２０のタイミング調整部１８−１１，１８−２１、両ブロック間を接続する信号線、送信データマッピング部１８−１２及び送信データ拡散処理部１８−２３を、チャネル対応に備えていたため、チャネル数の増加に伴い、回路規模の増大を招き、また、チャネル数を増やす際には、それらの各機能部及び信号線の増設等を行う必要があり、面倒な増設作業が必要であった。
【００１４】
本発明は、送信タイミング調整手段を有する無線基地局装置であって、回路規模や信号線の大幅な増大を招くことなく、チャネル数の増設が容易で、かつ装置の小型化を図ることができる無線基地局装置及び送信タイミング調整方法を提供すること目的とする。
【００１５】
【課題を解決するための手段】
本発明の無線基地局装置は、（１）無線フレームに送信データをマッピングする送信データマッピング部と、該無線フレームにマッピングされた送信データをメモリに書き込む送信データライト処理部と、該メモリから送信データを読み出す送信データリード処理部と、該送信データリード処理部により読み出された送信データを拡散処理する送信データ拡散処理部とを具備し、前記送信データリード処理部は、一定の周期で送信データを前記メモリからアドレス順に読み出す構成を有し、前記送信データライト処理部は、送信データの送信タイミング情報の通知を受け、該送信タイミングに合致する、該送信データリード処理部によるメモリの読み出しタイミングのアドレスに、該送信データを書き込む構成を有するものである。
【００１６】
また、（２）無線フレームに送信データをマッピングする送信データマッピング部と、該無線フレームにマッピングされた送信データをメモリに書き込む送信データライト処理部と、該メモリから送信データを読み出す送信データリード処理部と、該送信データリード処理部により読み出された送信データを拡散処理する送信データ拡散処理部とを具備し、前記送信データライト処理部は、一定の周期で送信データを前記メモリにアドレス順に書き込む構成を有し、前記送信データリード処理部は、送信データの送信タイミングの通知を受け、該送信タイミングに合わせて、前記メモリのアドレスから該送信データを読み出す構成を有するものである。
【００１７】
また、（３）前記送信データ拡散処理部は、１チャネル分の送信データの拡散処理機能を有し、該１チャネル分の送信データの拡散処理機能を、複数のチャネルの送信データの拡散処理に時分割多重使用する構成を有するものである。
【００１８】
また、本発明の送信タイミング調整方法は、（４）無線フレームに送信データをマッピングするステップと、該無線フレームにマッピングされた送信データをメモリに書き込むステップと、該メモリから送信データを読み出すステップと、該メモリから読み出された送信データを拡散処理するステップとを含み、前記メモリから送信データを読み出すステップは、一定の周期で送信データを前記メモリからアドレス順に読み出し、前記送信データをメモリに書き込むステップは、送信データの送信タイミング情報の通知を受け、該送信タイミングに合致するメモリの読み出しタイミングのアドレスに、該送信データを書き込むことを特徴とする。
【００１９】
また、（５）無線フレームに送信データをマッピングするステップと、該無線フレームにマッピングされた送信データをメモリに書き込むステップと、該メモリから送信データを読み出すステップと、該メモリから読み出された送信データを拡散処理するステップとを含み、前記送信データをメモリに書き込むステップは、一定の周期で送信データを前記メモリにアドレス順に書き込み、前記メモリから送信データを読み出すステップは、送信データの送信タイミングの通知を受け、該送信タイミングに合わせて、前記メモリのアドレスから該送信データを読み出すことを特徴とする。
【００２０】
【発明の実施の形態】
図１は、本発明による無線基地局装置の送信部の第１の実施形態を示す。本発明の第１の実施形態において、データマッピングブロック１−１０内における送信データマッピング部１８−１２、及び拡散処理ブロック１−２０内における送信データ拡散処理部１８−２３は、図１８に示したものと同様であるので重複した説明は省略する。
【００２１】
送信タイミング調整部１−１１には、当該無線基地局装置で使用されている唯一の基準タイミングを示す基準タイミング信号を入力し、該送信タイミング調整部１−１１は、その基準タイミングを元に上位装置より設定される各チャネル毎の送信タイミングに従って、各チャネル毎の送信タイミング情報を作り出し、該送信タイミング情報を送信データライト処理部１−１２に引渡す。
【００２２】
送信データライト処理部１−１２は、送信データマッピング部１８−１２から出力される送信データをメモリ１−３０に格納するが、そのとき、送信タイミング調整部１−１１から渡される送信タイミング情報を基に、メモリ１−３０への書き込みアドレスを制御する。
【００２３】
拡散処理ブロック１−２０内の送信データリード処理部１−２１は、基準タイミングに従って、メモリ１−３０内の送信データをアドレス順に読み出す。従って、送信データライト処理部１−１２は、送信データリード処理部１−２１のメモリ１−３０内のデータの読み出しタイミングに合わせて、送信タイミング調整部１−１１から渡される送信タイミング情報を基に、メモリ１−３０への書き込みアドレスを制御する。
【００２４】
即ち、各チャネル毎の送信タイミングは、基準タイミングからのオフセットとして上位装置より送信タイミング調整部１−１１に設定され、送信データライト処理部１−１２は、そのオフセットをメモリ１−３０の書き込みアドレスに変換して出力する。
【００２５】
一方、送信データリード処理部１−２１は、送信タイミングの制御を行うことなく、基準タイミングを元に、メモリ１−３０内の送信データをアドレス順に読み出す処理を繰り返し、読み出した送信データを、送信データ拡散処理部１８−２３に引き渡す。
【００２６】
図２は、本発明による無線基地局装置の送信部の第２の実施形態を示す。この第２の実施形態は、前述の第１の実施形態におけるデータマッピングブロック１−１０内の送信タイミング調整部１−１１の機能を、拡散処理ブロック２−２０に移したもので、他の機能は基本的に変わらない。
【００２７】
第２の実施形態におけるデータマッピングブロック２−１０内の送信データライト処理部２−１１は、送信データマッピング部１８−１２から出力される送信データを、基準タイミングを元に（即ち送信タイミング制御を行うことなく）、メモリ１−３０にアドレス順に書き込む処理を繰り返す。
【００２８】
拡散処理ブロック２−２０内の送信タイミング調整部２−２１には、当該無線基地局装置で使用されている唯一の基準タイミングを示す基準タイミング信号を入力し、該送信タイミング調整部２−２１は、その基準タイミングを元に上位装置より設定される各チャネル毎の送信タイミングに従って、各チャネル毎の送信タイミング情報を作り出し、該送信タイミング情報を送信データリード処理部２−２２に引渡す。
【００２９】
送信データリード処理部２−２２は、送信タイミング調整部２−２１より渡された送信タイミング情報に従って、該送信タイミングで送信すべき送信データが格納されているアドレスを生成し、該アドレスの送信データをメモリ１−３０から読み出し、読み出した送信データを、送信データ拡散処理部１８−２３に引き渡す。
【００３０】
本発明の第１及び第２の実施形態の送信タイミング制御手段は、各チャネルの送信データの送信タイミングに応じて、該送信データを一時的に格納するメモリ１−３０の書き込みアドレス又は読み出しアドレス制御して送信タイミングを調整することにより、送信タイミング調整部を、データマッピングブロック又は拡散処理ブロックの何れか一方のみに備えればよく、その分、回路規模を削減することができる。
【００３１】
また、メモリ１−３０に、各チャネル対応の送信データ格納領域を設け、各チャネル毎の送信データを、各チャネル対応の送信データ格納領域に書き込み、各チャネル毎に読み出し、それら高速に時分割多重して処理することにより、送信データマッピング部１８−１２及び送信データ拡散処理部１８−２３の機能回路を、各チャネル毎に並列に備えることなく、１チャネル分の機能回路のみを備え、この１チャネル分の機能回路を時間多重使用する構成とすることができ、回路規模を削減することができる。
【００３２】
また、チャネル数を増加する際にも、１チャネル分の送信データマッピング部１８−１２及び送信データ拡散処理部１８−２３の機能回路を使い回しているため、それらの増設の必要はなく、アドレス線やメモリ等の時分割処理上必要な最少限の機能回路部のみの増設で済む。
【００３３】
また、データマッピングブロックと拡散処理ブロックとの間のインタフェースは、メモリ１−３０のアドレス及び送信データのみを送受するバス構成となっているので、チャネルの増加の際には、必要なアドレス分の最少限の信号線を追加するだけでよい。
【００３４】
【実施例】
図３に、本発明の第１の実施例を示す。この第１の実施例は、前述の第１の実施形態の具体的構成例である。同図の構成例において、メモリ３−１は、ディジタルネットワーク側から到来する符号化された送信データを一時的に格納する。該メモリ３−１は、チャネル（ユーザ）対応に格納領域が分けられ、送信データをチャネル毎の領域に格納する。
【００３５】
図４にメモリ３−１のアドレスマップを示す。メモリ３−１は、同図に示すように、各チャネル対応の送信データ格納領域（ＣＨ０１，ＣＨ０２，…，ＣＨｎ）を有し、各チャネルの領域には、それぞれ無線タイムスロット３個分の送信データ（＃０，＃１，＃２）を格納する。図中のアドレス０ｘｇｇｇｇは、チャネル数ｎによって定まる。
【００３６】
無線タイムスロットと送信無線フレームとの関係を図５に示す。送信データは、無線タイムスロット毎に規定されたフォーマットに従ってマッピングされ、該無線タイムスロットを１５スロット分マッピングすることにより、１つの無線フレームが構成される。
【００３７】
ここで、メモリ３−１の各チャネルの領域に無線タイムスロット３個分の送信データ（　＃０，＃１，＃２）を格納する構成としたが、これは１つの送信無線フレームを構成する無線タイムスロットが１５個であるので、その約数である３個又は５個ずつの無線タイムスロットを格納することにより、常に送信無線フレームの先頭の無線タイムスロット＃０が、メモリ３−１の各チャネル対応の格納領域＃０に常に格納されようにしたもので、以降、順番に無線タイムスロット＃１，＃２，＃３，＃４，＃５，＃６，＃７，＃８，＃９，＃１０，＃１１，＃１２，＃１３，＃１４の送信データは、それぞれ、メモリ３−１の各チャネル対応の格納領域＃１，＃２，＃０，＃１，＃２，＃０，＃１，＃２，＃０，＃１，＃２，＃０，＃１，＃２に順次格納される。
【００３８】
図３において、送信データのタイミング情報は、上位装置からデータマッピングブロック１−１０のレジスタ３−１１に、基準タイミングからのオフセットとして設定される。送信タイミング調整部１−１１は、外部から入力された基準タイミング信号を元に、レジスタ３−１１に設定されたオフセットに従って送信タイミング情報を生成する。該オフセットに従った送信タイミング情報は、メモリリード部３−１２及びバスインタフェース部３−１３に渡される。
【００３９】
メモリリード部３−１２は、送信タイミングの無線タイムスロット２個分前から、メモリ３−１の送信データの読み出しを開始し、読み出した送信データを、送信データマッピング部１８−１２に渡す。送信データマッピング部１８−１２は、規格化されたフォーマットに従って無線タイムスロット単位に送信データをマッピングする。
【００４０】
マッピングされた送信データは、バスインタフェース部３−１３に渡され、バスインタフェース部３−１３は、送信タイミングの無線タイムスロット１個分前までに、送信データをメモリ１−３０に転送する。このときに、バスインタフェース部３−１３は、送信タイミング調整部１−１１から知らされた送信タイミング情報を基に、転送先のメモリ１−３０のアドレスを制御する。
【００４１】
拡散処理ブロック１−２０内の送信データリード処理部１−２１は、基準タイミングに従って、メモリ１−３０内の送信データをアドレス順に読み出し、送信データ拡散処理部１８−２３へ送出し、送信データ拡散処理部１８−２３は、送信データリード処理部１−２１から入力される送信データを拡散処理して出力する。
【００４２】
図６に、この第１の実施例における一連の処理のタイムチャートを示す。同図の（ａ）は基準タイミングを示し、同図の（ｂ）は或るチャネルの送信データの送信タイミングを示す。送信データの送信タイミングは、基準タイミングからのオフセットとして与えられる。
【００４３】
同図の（ｃ）は、符号化部（図示省略）がメモリ３−１に無線タイムスロット＃０の送信データを格納するタイミングを示している。同図の（ｄ）は、メモリリード部３−１２がメモリ３−１から該無線タイムスロット＃０の送信データを読み出し、送信データマッピング部１８−１２で所定のフォーマットに従ってマッピング処理を行うタイミングを示している。
【００４４】
同図の（ｅ）は、バスインタフェース部３−１３がマッピング処理された無線タイムスロット＃０の送信データをメモリ１−３０に転送するタイミングを示している。同図の（ｆ）は、拡散処理ブロック１−２０の送信データリード処理部１−２１により、基準タイミングに従って一定時間間隔で繰り返しメモリ１−３０を読み出し、送信データ拡散処理部１８−２３により、無線タイムスロット＃０の送信データの拡散処理を行うタイミングを示している。
【００４５】
次に、メモリ１−３０のアドレスマップについて説明する。図７にメモリ１−３０のアドレスマップを示す。メモリ１−３０は、各チャネル毎に領域が分けられている。１チャネル分の領域は、無線タイムスロット３個分の送信データが格納される。
【００４６】
１無線タイムスロット分の送信データは、シンボルデータの集まりであり、伝送レート（無線上の）が高くなると、１無線タイムスロット当たりのシンボルデータの量は増えるが、各チャネル毎の領域を変化させることにより対応することができる。
【００４７】
図７に示すメモリ１−３０のアドレス０ｘｊｊｊｊは、チャネル数ｎによって定まる。１無線タイムスロット内の各シンボルデータは、送信タイミング情報に基づいてバスインタフェース部３−１３が所定のアドレスに書き込むので、送信データリード処理部１−２１、送信データ拡散処理部１８−２３は、基準タイミングに従い、一定のタイミング周期で繰返し処理を行う。
【００４８】
送信データリード処理部１−２１の読み出し間隔は、伝送レートに依存し、伝送レートが一定であれば、読み出し間隔も一定となる。また、送信データ拡散処理部１８−２３も、シンボルデータ毎の繰り返しの拡散処理であるので、一定間隔の処理となる。
【００４９】
図８にそれぞれ異なる送信タイミングで送信される送信データの例を示す。同図の（ａ）は、メモリ１−３０の読み出しアドレス位置を示し、同図の（ｂ）は、基準タイミングを示す。同図の（ｃ）は第１の送信タイミング例を、同図の（ｄ）は第２の送信タイミング例を、同図の（ｅ）は第３の送信タイミング例を示している。
【００５０】
同図（ｃ）に示す第１の送信タイミング例は、基準タイミングからのオフセットがゼロ、伝送レートが無線タイムスロット当たり１０シンボルの速度の例である。以下、無線タイムスロットを単に「スロット」という。この例における送信データシンボルの流れを図９に示している。
【００５１】
図９に示すように、基準タイミングのスロット＃１４の時に、バスインタフェース部３−１３は、送信データのスロット＃０のシンボルデータを、メモリ１−３０の＃０領域に書き込み、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３は、メモリ１−３０の＃２領域の送信データを読み出し、拡散処理を行う。
【００５２】
次のスロット＃０のタイミングでは、バスインタフェース部３−１３は、スロット＃１の送信データデータをメモリ１−３０の＃１領域に書き込み、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３は、メモリ１−３０の＃０領域にあるスロット＃０の送信データを読み出し、拡散処理を行う。以後のスロットタイミングにおいても同様の処理を繰り返す。この一連の処理を行うことによって、基準タイミングからのオフセットがゼロの送信タイミングでの送信を実現することができる。
【００５３】
図８の（ｄ）に示す第２の送信タイミング例は、基準タイミングからのオフセットが｛１スロット＋５シンボル｝、伝送レートが１スロット当たり１０シンボルの速度（第１の送信タイミング例と同じ）の例である。この例における送信データシンボルの流れを図１０に示している。
【００５４】
図１０に示すように、基準タイミングのスロット＃１４の時に、バスインタフェース部３−１３は、シンボルデータ＃１３−Ｓ５（スロット＃１３の５番目のシンボルデータ、以下同様。）からシンボルデータ＃１４−Ｓ４までのデータを、メモリ１−３０の＃０領域に書き込む。また、このスロットのタイミングで、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３は、メモリ１−３０の＃２領域にあるシンボルデータ＃１２−Ｓ５からシンボルデータ＃１３−Ｓ４までのデータを読み出し、拡散処理を行う。
【００５５】
次のスロット＃０のタイミングでは、バスインタフェース部３−１３は、シンボルデータ＃１４−Ｓ５からシンボルデータ＃０−Ｓ４のデータをメモリ１−３０の＃１領域に書き込み、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３は、メモリ１−３０の＃０領域にあるシンボルデータ＃１３−Ｓ５から＃１４−Ｓ４までのデータを読み出し、拡散処理を行う。
【００５６】
次のスロット＃１のタイミングでは、バスインタフェース部３−１３は、シンボルデータ＃０−Ｓ５から＃１−Ｓ４のシンボルデータをメモリ１−３０の＃２領域に書き込み、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３は、メモリ１−３０の　＃１領域にあるシンボルデータ＃１４−Ｓ５から＃０−Ｓ４までのデータを読み出し、拡散処理を行う。
【００５７】
スロット＃０のシンボルデータは、メモリ１−３０の＃１領域の先頭アドレスから５シンボル分後位のアドレスから順に、メモリ１−３０の＃２領域に渡って格納され、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３は、メモリ１−３０の＃１，　＃２，＃０の領域を順に読み出して拡散処理するため、基準タイミングから｛１スロット＋５シンボル｝分遅れた送信タイミングで送信される。
【００５８】
以後のスロットにおいて同様な処理を繰り返し、この一連の処理を行うことによって、基準タイミングからのオフセットが｛１タイムスロット＋５シンボル｝である場合の送信タイミングでの送信を実現することができる。
【００５９】
図８の（ｅ）に示す第３の送信タイミング例は、基準タイミングからのオフセットが｛２スロット＋８シンボル｝、伝送レートが１スロット当たり１０シンボルの速度（第１の送信タイミング例と同じ）の例である。この例における送信データシンボルの流れを図１１に示している。
【００６０】
図１１に示すように、基準タイミングのスロット＃１４の時に、バスインタフェース部３−１３は、送信データの＃１２−Ｓ２から＃１３−Ｓ１のシンボルデータをメモリ１−３０の＃０領域に書き込み、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３は、メモリ１−３０の＃２領域にあるシンボルデータ＃１１−Ｓ２から＃１２−Ｓ１までのデータを読み出し、拡散処理を行う。
【００６１】
次のスロット＃０のタイミングでは、バスインタフェース部３−１３は、シンボルデータ＃１３−Ｓ２から＃１４−Ｓ１までのデータをメモリ１−３０の＃１領域に書き込み、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３は、メモリ１−３０の　＃０領域にあるシンボルデータ＃１２−Ｓ２から＃１３−Ｓ１までのデータを読み出し、拡散処理を行う。
【００６２】
次のスロット＃１のタイミングでは、バスインタフェース部３−１３は、シンボルデータ＃１４−Ｓ２から＃０−Ｓ１までのデータをメモリ１−３０の＃２領域に書き込み、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３は、メモリ１−３０の＃１領域にあるシンボルデータ＃１３−Ｓ２から＃１４−Ｓ１までの送信データを読み出し、拡散処理を行う。
【００６３】
次のスロット＃２のタイミングでは、バスインタフェース部３−１３は、シンボルデータ＃０−Ｓ２から＃１−Ｓ１までのデータをメモリ１−３０の＃０領域に書き込み、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３は、メモリ１−３０の＃２領域にあるシンボルデータ＃１４−Ｓ２から＃０−Ｓ１までの送信データを読み出し、拡散処理を行う。
【００６４】
スロット＃０のシンボルデータは、メモリ１−３０の＃２領域の先頭アドレスから８シンボル分後位のアドレスから順に、メモリ１−３０の＃０領域に渡って格納され、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３は、メモリ１−３０の＃２，＃０，＃１の領域を順に読み出して拡散処理するため、基準タイミングから｛２スロット＋８シンボル｝分遅れた送信タイミングで送信される。
【００６５】
以後のスロットにおいても同様な処理を繰り返し、この一連の処理を行うことによって、基準タイミングからのオフセットが｛２タイムスロット＋８シンボル｝である場合の送信タイミングでの送信を実現することができる。
【００６６】
ここで注目すべき点は、第１、第２及び第３の第送信タイミング例などのように、送信タイミングがそれぞれ異なる動作にも拘らず、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３は、常に一定の処理を行う構成とすることができる点である。
【００６７】
つまり、従来の構成では、拡散処理ブロック１８−２０内に、送信タイミングを調整する機能を備える必要があったが、本発明の第１の実施例では、拡散処理ブロック１−２０に送信タイミングの調整機能を備える必要がなくなり、回路構成を簡素化することができる。
【００６８】
また、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３の回路構成として、１チャネル分の送信データの処理を行う回路構成とし、複数チャネルの送信データを処理する場合は、該１チャネル分の送信データの処理を行う回路構成の入力クロックを速めて高速動作させ、時分割多重処理を行う構成とすることによって、回路構成を簡素化することができる。
【００６９】
更に、従来の構成ではチャネル数が増加した場合、図１８のデータマッピングブロック１８−１０と拡散処理ブロック１８−２０との間のインタフェース用の信号線が、チャネル数の増加に比例して増加したが、本発明による図３の構成では、データマッピングブロック１−１０と拡散処理ブロック１−２０との間のインタフェース用の信号線は、チャネル数が増加しても、チャネルに対応したメモリ領域のアドレスを指定する信号線のみを増やせばよいので、僅かな回路部品の追加でチャネル数を容易に追加することができる。
【００７０】
次に図１２に本発明の第２の実施例を示す。この第２の実施例は、図２に示した本発明の第２の実施形態の具体的構成例である。同図の構成例において、符号化されたデータを一時的に格納するメモリ３−１は、チャネル（ユーザ）対応に格納領域が分けられ、送信データをチャネル毎の領域に格納する。
【００７１】
メモリリード部１２−１１は、基準タイミングに従ってメモリ３−１の送信データを読み出し、読み出した送信データを送信データマッピング部１８−１２に渡し、送信データマッピング部１８−１２は規格化されたフォーマットに従ってスロット単位に送信データをマッピングする。
【００７２】
マッピングされた送信データは、バスインタフェース部１２−１２に渡され、バスインタフェース部１２−１２は、渡された送信データをメモリ１−３０に転送する。送信データの送信タイミング情報は、上位装置から拡散処理ブロック２−２０のレジスタ１２−２１に基準タイミングからのオフセットとして設定される。
【００７３】
送信タイミング調整部２−２１は、外部の上位装置から入力される基準タイミング信号を元に、レジスタ１２−２１に設定されたオフセットに従って送信タイミング情報を生成する。該送信タイミング情報は、送信データリード処理部２−２２に渡される。
【００７４】
送信データリード処理部２−２２は、送信タイミング調整部２−２１から渡された送信タイミング情報に基づいて、メモリ１−３０の読み出しアドレスを決定し、該アドレスから読み出した送信データを送信データ拡散処理部１８−２３に渡し、送信データ拡散処理部１８−２３はその送信データを拡散処理する。
【００７５】
図１３に、この第２の実施例における一連の処理のタイムチャートを示す。同図の（ａ）は基準タイミングを示し、同図の（ｂ）は或るチャネルの送信データの送信タイミングを示す。送信データの送信タイミングは、基準タイミングからのオフセットとして与えられる。
【００７６】
同図の（ｃ）は、符号化部（図示省略）がメモリ３−１にスロット＃０の送信データを格納するタイミングを示している。同図の（ｄ）は、メモリリード部１２−１１が、基準タイミングに従って一定時間間隔でメモリ３−１から該スロット＃０の送信データを読み出し、送信データマッピング部１８−１２により所定のフォーマットに従ってマッピング処理を行うタイミングを示している。
【００７７】
同図の（ｅ）は、バスインタフェース部１２−１２がマッピング処理されたスロット＃０の送信データをメモリ１−３０に転送するタイミングを示している。同図の（ｆ）は、拡散処理ブロック２−２０の送信データリード処理部２−２２が、送信タイミング情報に応じたメモリ１−３０のアドレスから送信データを読み出し、送信データ拡散処理部１８−２３により、スロット＃０の送信データの拡散処理を行うタイミングを示している。
【００７８】
次に、図８に示したそれぞれ異なる送信タイミングで送信する各動作例について、第２の実施例における処理動作を説明する。図８の（ｃ）に示す第１の送信タイミング例は、基準タイミングからのオフセットがゼロ、伝送レートが１スロット当たり１０シンボルの速度の例でり、この例における送信データシンボルの流れを図１４に示す。
【００７９】
図１４に示す送信データシンボルの流れは、図９に示したものと同様のものであるが、基準タイミングのスロット＃１４の時に、バスインタフェース部１２−１２は、送信データのスロット＃０のシンボルデータを、送信タイミングにかかずらうことなく、メモリ１−３０の＃０領域に書き込み、送信データリード処理部２−２２及び送信データ拡散処理部１８−２３は、送信タイミング情報に基づいてメモリ１−３０の＃２領域にあるスロット＃１４のデータを読み出し、拡散処理を行う。
【００８０】
次のスロット＃０のタイミングでは、バスインタフェース部１２−１２は、スロット＃１の送信データをメモリ１−３０の＃１領域に書き込み、送信データリード処理部２−２２及び送信データ拡散処理部１８−２３は、メモリ１−３０の＃０領域にあるスロット＃０のデータを読み出し、拡散処理を行う。以後のスロットタイミングにおいても同様な処理を繰り返す。この一連の処理を行うことによって、基準タイミングからのオフセットがゼロの送信タイミングでの送信を実現することができる。
【００８１】
図８の（ｄ）に示す第２の送信タイミング例は、基準タイミングからのオフセットが｛１タイムスロット＋５シンボル｝。伝送レートが１スロット当たり１０シンボルの速度の例であり、この例における送信データシンボルの流れを図１５に示す。
【００８２】
図１６に示すように第２の送信タイミング例では、基準タイミングのスロット＃１４の時に、バスインタフェース部１２−１２は、送信データのスロット＃１４のシンボルデータをメモリ１−３０の＃２領域に書き込み、送信データリード処理部２−２２及び送信データ拡散処理部１８−２３は、送信タイミング情報を基に、メモリ１−３０の＃０，＃１領域にあるシンボルデータ＃１２−Ｓ５から＃１３−Ｓ４までのデータを読み出し、拡散処理を行う。
【００８３】
次のスロット＃０のタイミングでは、バスインタフェース部１２−１２はスロット＃０の送信データをメモリ１−３０の＃０領域に書き込み、送信データリード処理部２−２２及び送信データ拡散処理部１８−２３は、メモリ１−３０の＃１，＃２領域にあるシンボルデータ＃１３−Ｓ５から＃１４−Ｓ４までのデータを読み出し、拡散処理を行う。
【００８４】
以後のスロットタイミングでも同様な処理を繰り返し、スロット＃１のタイミングで、メモリ１−３０の＃２領域からシンボルデータ＃１４−Ｓ５〜＃１４−Ｓ９が読み出されて拡散された後、シンボルデータ＃０−Ｓ０〜＃０−Ｓ４が読み出されて拡散され、次のスロット＃２のタイミングで、シンボルデータ＃０−Ｓ５〜＃１−Ｓ４が読み出されて拡散される。
【００８５】
各スロットの送信データは、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３により、基準タイミングから｛１スロット＋５シンボル｝分遅れた送信タイミングで読み出されて拡散され、この一連の処理を行うことにより、基準タイミングからのオフセットが｛１タイムスロット＋５シンボル｝の送信タイミングでの送信を実現することができる。
【００８６】
図８の（ｅ）に示す第３の送信タイミング例は、基準タイミングからのオフセットが｛２タイムスロット＋８シンボル｝。伝送レートが１スロット当たり１０シンボルの速度の例であり、この例における送信データシンボルの流れを図１６に示す。
【００８７】
図１６に示すように第３の送信タイミング例では、基準タイミングのスロット＃１４の時に、バスインタフェース部１２−１２は、送信データのスロット＃１３のシンボルデータをメモリ１−３０の＃１領域に書き込み、送信データリード処理部２−２２及び送信データ拡散処理部１８−２３は、送信タイミング情報を基に、メモリ１−３０の＃２，＃０領域にあるシンボルデータ＃１１−Ｓ２〜＃１２−Ｓ１を読み出し、拡散処理を行う。
【００８８】
次のスロット＃０の時は、バスインタフェース部１２−１２はスロット＃１４のデータを＃２領域に書き込み、信データリード処理部（４９）と送信データ拡散処理部１８−２３は＃０，＃１領域にあるスロット＃１２，＃１３のデータを読み出し、拡散処理を行う。
【００８９】
以後のスロットタイミングでも同様な処理を繰り返し、スロット＃２のタイミングで、メモリ１−３０の＃２領域からシンボルデータ＃１４−Ｓ２〜＃１４−Ｓ９が読み出されて拡散された後、シンボルデータ＃０−Ｓ０〜＃０−Ｓ１が読み出されて拡散され、次のスロット＃３のタイミングで、シンボルデータ＃０−Ｓ２〜＃１−Ｓ１が読み出されて拡散される。
【００９０】
各スロットの送信データは、送信データリード処理部１−２１及び送信データ拡散処理部１８−２３により、基準タイミングから｛２スロット＋８シンボル｝分遅れた送信タイミングで読み出されて拡散され、この一連の処理を行うことにより、基準タイミングからのオフセットが｛２タイムスロット＋８シンボル｝の送信タイミングでの送信を実現することができる。
【００９１】
この第２の実施例において注目すべき点は、第１、第２又は第３の送信タイミング例のように、送信タイミングがそれぞれ異なるにも拘らず、バスインタフェース部１２−１２は、送信タイミングと関係無く、常に一定の処理を行う構成とすることができる点である。
【００９２】
つまり、従来の構成では、データマッピングブロック１８−１０内に送信タイミングを調整する機能を備える必要があったが、本発明の第２の実施例では、データマッピングブロック１−１０に送信タイミングの調整機能を備える必要がなくなり、回路構成を簡素化することができる。
【００９３】
次に送信データ拡散処理部の時分割多重処理について説明する。データマッピングブロック１−１０（又は２−１０）で無線フレームにマッピングされたシンボル単位の送信データは、メモリ１−３０に一時的に記憶される。送信データリード処理部１−２１（又は２−２２）は、基準タイミング信号又は送信タイミング情報が入力され、それらのタイミング情報を基にメモリ１−３０の各チャネルの送信データを時分割多重処理によって読み出す。
【００９４】
その読み出された送信データは、送信データ拡散処理部１８−２３に渡され、送信データ拡散処理部１８−２３は、各チャネルの送信データを時分割多重処理によって拡散処理を行う。この一連の処理の流れを図１７に示す。図１７において、（ａ）は基準タイミング信号を示し、（ｂ）は基準チップタイミングを示している。
【００９５】
基準チップタイミングについて説明する。ＣＤＭＡ通信方式において、ベースバンド信号に拡散コードを乗じて拡散する。この拡散コードのレートはチップレートと称され、図１７中の基準チップタイミングは、基準信号からチップレート毎に刻まれるタイミングを示している。
【００９６】
拡散処理は、１チップタイミングに１回行われる処理であるので、１チップタイミングにｎ回の拡散処理を行うことができるならば、ｎ個分のチャネルの送信データを多重処理することができることになる。そこで、図１７の（ｃ）に示すように、送信データリード処理部１−２１（又は２−２２）は、メモリ１−３０に格納された各チャネルＣＨ１〜ＣＨｎの送信データの全てを、１チップタイミング内に読み出し、同図の（ｄ）に示すように、次の周期の１チップタイミング内に、送信データ拡散処理部１８−２３において、各チャネルＣＨ１〜ＣＨｎの送信データの全てを時分割多重処理により拡散処理し、同図（ｅ）に示すように、該拡散処理後の各チャネルＣＨ１〜ＣＨｎの送信データを出力する。
【００９７】
なお、送信データリード処理部１−２１（又は２−２２）と、送信データ拡散処理部１８−２３は、それぞれ時分割多重により読み出し及び拡散処理を行い、データマッピングブロック１−１０（又は２−１０）と、拡散処理ブロック１−２０（又は２−２０）との間のインタフェースは、メモリ１−３０を介してそのアドレスとデータを渡す構成となっているため、チャネル数増加による信号線の増加を最小限にすることができる。
【００９８】
【発明の効果】
以上説明したように、本発明によれば、送信データを一時格納するメモリの書き込みアドレス又は読み出しアドレスを制御して、送信タイミングを調整することにより、送信タイミングの調整処理が簡素化され、また、回路規模を削減することができる。
【００９９】
また、送信データを処理する各ブロック間に上記メモリを配置し、該メモリを介してブロック間で送信データを渡すことにより、ブロック間のインタフェースは、該メモリのアドレス線とデータ線とで構成することができ、ブロック間の信号線数を最小限とすることができる。
【０１００】
また、上記メモリに複数チャネルの送信データを格納し、拡散処理部等の機能ブロックを複数のチャネルの送信データに対して時分割多重使用することにより、回路規模を増加することなく、チャネル数増加に対応することができる。
【図面の簡単な説明】
【図１】本発明による無線基地局装置の送信部の第１の実施形態を示す図である。
【図２】本発明による無線基地局装置の送信部の第２の実施形態を示す図である。
【図３】本発明の第１の実施例を示す図である。
【図４】メモリ３−１のアドレスマップを示す図である。
【図５】無線タイムスロットと送信無線フレームとの関係を示す図である。
【図６】本発明の第１の実施例における一連の処理のタイムチャートを示す図である。
【図７】メモリ１−３０のアドレスマップを示す図である。
【図８】異なる送信タイミングで送信される送信データの例を示す図である。
【図９】第１の実施例での第１の送信タイミング例のデータシンボルの流れを示す図である。
【図１０】第１の実施例での第２の送信タイミング例のデータシンボルの流れを示す図である。
【図１１】第１の実施例での第３の送信タイミング例のデータシンボルの流れを示す図である。
【図１２】本発明の第２の実施例を示す図である。
【図１３】本発明の第２の実施例における一連の処理のタイムチャートを示す図である。
【図１４】第２の実施例での第１の送信タイミング例のデータシンボルの流れを示す図である。
【図１５】第２の実施例での第２の送信タイミング例のデータシンボルの流れを示す図である。
【図１６】第２の実施例での第３の送信タイミング例のデータシンボルの流れを示す図である。
【図１７】本発明の拡散処理における時分割多重処理の流れを示す図である。
【図１８】従来の無線基地局装置における送信タイミング制御に係る送信部の構成を示す図である。
【符号の説明】
１−１０　データマッピングブロック
１−１１　送信タイミング調整部
１−１２　送信データライト処理部
１−２０　拡散処理ブロック
１−２１　送信データリード処理部
１−３０　メモリ
１８−１２　送信データマッピング部
１８−２３　送信データ拡散処理部
【図１】
2004147248.tif 000003
【図２】
2004147248.tif 000004
【図３】
2004147248.tif 000005
【図４】
2004147248.tif 000006
【図５】
2004147248.tif 000007
【図６】
2004147248.tif 000008
【図７】
2004147248.tif 000009
【図８】
2004147248.tif 000010
【図９】
2004147248.tif 000011
【図１０】
2004147248.tif 000012
【図１１】
2004147248.tif 000013
【図１２】
2004147248.tif 000014
【図１３】
2004147248.tif 000015
【図１４】
2004147248.tif 000016
【図１５】
2004147248.tif 000017
【図１６】
2004147248.tif 000018
【図１７】
2004147248.tif 000019
【図１８】
2004147248.tif 000020