(57)【要約】【課題】半導体チップのアルミニウム電極に金バンプを形成する際に、これらアルミニウム電極及び金バンプ間の拡散による導通不良を防ぐことができる手段の提供を課題とする。【解決手段】アルミニウム電極１ｂ及び金スタッドバンプ１ｆ間に、導電性を有する拡散防止層１ｄを介在させる構成を採用した。【選択図】  図２
2004363449.tif 000002
【特許請求の範囲】
【請求項１】
チップ本体と、該チップ本体に設けられたアルミニウム電極と、該アルミニウム電極に設けられた金スタッドバンプとを備え、前記アルミニウム電極及び前記金スタッドバンプ間に、導電性を有する拡散防止層を介在させたことを特徴とする半導体チップ。
【請求項２】
請求項１に記載の半導体チップにおいて、前記拡散防止層及び前記金スタッドバンプ間に、金層を介在させたことを特徴とする半導体チップ。
【請求項３】
請求項１または請求項２に記載の半導体チップにおいて、前記拡散防止層が、ニッケル，ニッケル合金，チタン，チタン合金，チタン化合物の何れかからなることを特徴とする半導体チップ。
【請求項４】
請求項３に記載の半導体チップにおいて、前記拡散防止層の膜厚が５０ｎｍ以上かつ１９０ｎｍ以下であることを特徴とする半導体チップ。
【請求項５】
請求項１〜請求項４の何れか１項に記載の半導体チップが、金電極を備えた基板に、前記金電極と前記金スタッドバンプとを直接接続して実装されていることを特徴とする実装基板。
【請求項６】
アルミニウム電極を備えた半導体チップが金電極を備えた基板に実装された実装基板の製造方法であって、前記アルミニウム電極を、導電性を有する拡散防止層で被膜する電極被膜形成工程と、該電極被膜形成工程の後、前記拡散防止層に金層を形成する金層形成工程と、該金層形成工程の後、前記金層に金スタッドバンプを形成するバンプ形成工程と、該バンプ形成工程の後、前記半導体チップの金スタッドバンプを前記基板の金電極に対して超音波接続する接続工程とを有することを特徴とする半導体チップ実装基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップと、この半導体チップが実装された実装基板と、基板に対して半導体チップが実装された半導体チップ実装基板の製造方法とに関する。
【０００２】
【従来の技術】
信号の高速化、実装面積の縮小に対応するためにフリップチップ実装が採用されている。フリップ実装工法の中でも超音波接合工法は、多ピン対応に課題があるものの、鉛を使用しないこと、接合時間が数秒と短く生産性が高いという特長を有している。この超音波接合工法で金メッキバンプを用いた場合の問題点として導通不良の発生がある。これは、メッキバンプ高さが約２０μｍと低いため、変形しがたいために基板側の電極高さのばらつきに追従できずに電極高さが低いものにおいて接触不良を生じやすいことに起因している。このため、バンプ高さをメッキバンプよりも高くするができる方法の一例として、また、半導体チップをフェースダウンで実装できる方法として、下記特許文献１に記載されている方法がある。
すなわち、図３に示すように、半導体チップ１０のアルミニウムボンドパッド１１に対してＡｕワイヤーボールを直に溶着させた後、Ａｕワイヤー２１をカッティングすることでＡｕバンプ２０を形成する。
続いて、図示を省略するが、エポキシ樹脂層及びリードフィンガーが表面に形成された回路基板に対して半導体チップを重ね合わせ、リードフィンガー及びＡｕバンプ２０間が電気的に接続されるように熱圧着ボンディングで接続する。そして、半導体チップ１０が取り付けられた回路基板を加熱処理することで、永久硬化させる。
【０００３】
【特許文献１】
特許第２７２４４３号公報（図１参照）
【０００４】
【発明が解決しようとする課題】
超音波接合工法で金スタッドバンプを用いるとバンプ高さが金メッキバンプの数倍高くなって実装時に変形が可能であり、基板側の電極高さのばらつきを吸収できるので信頼性の高い導通を確保することができる。
ところで、Ａｕバンプ２０（以下、金バンプと称する。）を半導体チップに形成する際には、半導体チップを例えば２００℃の高温に加熱する必要がある。この時、形成する金バンプの数が少なければ問題はないが、例えば、１０個の金バンプを有する１ｍｍ角の半導体チップを６インチ角の回路基板に実装する場合には、約１４，０００個の半導体チップをボンディングすることになる。この場合、１個の金バンプを形成するのに例えば０．１秒かかるとすると、１４，０００個の半導体チップ×１０個の金バンプ×０．１秒＝１４，０００秒＝約４時間弱もの長時間、半導体チップを高温環境に曝し続けることになる。単一基板に対する半導体チップの実装数及び単一半導体チップあたりの金バンプ数は今後さらに増加する傾向にある。
このような長時間、高温環境に曝されると、金バンプとアルミニウムボンドパッド（アルミニウム電極）との間で元素拡散による合金化が進行し、これらの間の接続界面における導通信頼性が損なわれる虞がある。
【０００５】
本発明は、上記事情に鑑みてなされたもので、半導体チップのアルミニウム電極に金バンプを形成する際に、これらアルミニウム電極及び金バンプ間の元素拡散による導通不良を防ぐことができる手段の提供を目的とする。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決するために以下の手段を採用した。
すなわち、本発明の半導体チップは、チップ本体と、該チップ本体に設けられたアルミニウム電極と、該アルミニウム電極に設けられた金スタッドバンプとを備え、前記アルミニウム電極及び前記金スタッドバンプ間に、導電性を有する拡散防止層を介在させたことを特徴とする。
この半導体チップでは、金スタッドバンプ及びアルミニウム電極間の接続界面に挟み込まれた拡散防止層が、これら金スタッドバンプ及びアルミニウム電極間の元素拡散を抑制して導通不良を防止する。
【０００７】
また、本発明の半導体チップは、上記半導体チップにおいて、前記拡散防止層及び前記金スタッドバンプ間に、金層を介在させる構成を採用しても良い。
この場合には、金スタッドバンプが付着する相手が、同材質の金層となる。しかも、金層は、その材料特性により表面酸化しにくくなっている。
【０００８】
また、本発明の半導体チップは、上記半導体チップにおいて、前記拡散防止層の材質として、ニッケル，ニッケル合金，チタン，チタン合金，チタン化合物の何れかを採用するものとしても良い。
この場合には、金スタッドバンプ及びアルミニウム電極間の拡散防止を確実なものにすることができる。同時に、拡散防止層及びアルミニウム電極間の密着性と、拡散防止層及び金スタッドバンプ間（または金層間）の密着性とを確実なものにすることもできる。
【０００９】
また、本発明の半導体チップは、前記半導体チップにおいて、前記拡散防止層の膜厚として、５０ｎｍ以上かつ１９０ｎｍ以下を採用するものとしても良い。この場合には、拡散防止効果と、拡散防止層を効率的に形成して、拡散防止層を介した上でのアルミニウム電極及び金スタッドバンプ間の導通性確保との両方を、より確実に達成することができる。すなわち、拡散防止層の膜厚を４０ｎｍ以下にすると、拡散による合金化を完全に防止できなくなるという問題が生じる。また、拡散防止層の膜厚を２００ｎｍ以上にすると、スパッタ成膜時間、エッチングによるパターン形成時間が長くなり、エッチング時間の管理が困難になる。エッチング時間をパターン形成に必要な以上に不必要に長くすると、半導体チップ表面と平行方向のエッチングが進み、ついにはアルミニウムボンドパッドが露出する不具合が発生する。アルミニウムボンドパッドが露出すると、容易に大気中の水分、酸素と反応して絶縁体になるか消失してしまう。よって導通不良に至る。このような理由により、５０ｎｍ以上かつ１９０ｎｍ以下の膜厚を採用するのが好ましい。
【００１０】
また、本発明の実装基板は、上記の何れかに記載の半導体チップが、金電極を備えた基板に、前記金電極と前記金スタッドバンプとを直接接続して実装されていることを特徴とする。
この実装基板によれば、実装される半導体チップが、金材同士の直接接続となるため、金電極及び金スタッドバンプ間の接続信頼性が高く、導通不良を防止可能としている。
【００１１】
また、本発明の半導体チップ実装基板の製造方法は、アルミニウム電極を備えた半導体チップが金電極を備えた基板に実装された実装基板の製造方法であって、前記アルミニウム電極を、導電性を有する拡散防止層で被膜する電極被膜形成工程と、該電極被膜形成工程の後、前記拡散防止層に金層を形成する金層形成工程と、該金層形成工程の後、前記金層に金スタッドバンプを形成するバンプ形成工程と、該バンプ形成工程の後、前記半導体チップの金スタッドバンプを前記基板の金電極に対して超音波接続する接続工程とを有することを特徴とする。
この半導体チップ実装基板の製造方法によれば、電極皮膜形成工程で形成した拡散防止層により、バンプ形成工程時における金スタッドバンプ及びアルミニウム電極間の拡散を防止することができる。また、接続工程において超音波接続を用いることにより、半田を用いずに（すなわち鉛を用いずに）半導体チップを基板に実装することができる。したがって、半田付けや半田付け後の洗浄装置及び工程（特にコストのかかる洗浄工程）が減るので、製造コストの削減も可能となる。
【００１２】
【発明の実施の形態】
本発明の半導体チップ，実装基板，及び半導体チップ実装基板の製造方法の一実施形態についての説明を、図面を参照しながら以下に行う。なお、各図面においては、図を見やすくするために各構成要素の厚みや寸法の比率等を適宜異ならせてある。
【００１３】
図１に示すように、本実施形態の半導体チップ（フリップチップ，ＩＣチップ，ベアチップ）１は、例えば静電容量式センサの演算回路などとして用いられるものであり、基板２のチップ実装面２ａ上の金電極２ｂに対して導通可能に実装されるとともに、エポキシ樹脂等の絶縁性樹脂からなる接着剤３で補強されている。
図２に示すように、半導体チップ１は、シリコン基板（チップ本体）１ａと、このシリコン基板１ａの回路形成面１ａ１上に形成された回路（図示せず）と、この回路の電極である複数のアルミニウム電極１ｂと、これらアルミニウム電極１ｂの形成部分を除く回路形成面１ａ１上を覆うパッシベーション膜（保護膜，絶縁膜）１ｃと、アルミニウム電極１ｂに対して拡散防止層１ｄ及び金層１ｅを介して形成された金スタッドバンプ１ｆとを備えている。
【００１４】
拡散防止層１ｄは、導電性を有する被膜であり、前記パッシベーション膜１ｃの開口部分１ｃ１内より露出しているアルミニウム電極１ｂの接続面の全面を被覆している。より詳しく言うと、周縁部が開口部１ｃ１の縁部上面に重なって乗り上げるように形成されており、これにより、金スタッドバンプ１ｆ及び金層１ｅが、拡散防止層１ｄの周縁から回り込んで直接、アルミニウム電極１ｂに当たることのないように、アルミニウム電極１ｂを完全に被覆している。
この拡散防止層１ｄは、金スタッドバンプ１ｆをアルミニウム電極１ｂに対して形成する際に、シリコン基板１ａを加熱する熱によってアルミニウム電極１ｂ及び金スタッドバンプ１ｆの各接続界面間における拡散、すなわち、アルミニウム電極１ｂ及び金スタッドバンプ１ｆがそれぞれ溶融して混ざり合い、合金化することを防ぐためのものである。
【００１５】
拡散防止層１ｄの材質としては、Ｎｉ，Ｎｉ−Ｐ等のニッケル合金，Ｔｉ，Ｔｉ−Ｗ等のチタン合金，ＴｉＮ，Ｔｉ３Ｎ４等のチタン化合物の何れかが好適に用いられ、これらの中でも、金及びアルミニウムとの密着性に優れている理由から、本実施形態ではＴｉ−Ｗ合金を採用している。
ちなみに、Ｎｉの抵抗率は６．８４μΩ・ｃｍ、Ｔｉの抵抗率は４２μΩ・ｃｍ（２０℃において）、Ｔｉ−Ｗ合金の抵抗率は数十μΩ・ｃｍであり、これらを考慮すると、拡散防止層１ｄの抵抗率はおおよそ５μΩ・ｃｍ〜数十μΩ・ｃｍの範囲内となっている。
【００１６】
拡散防止層１ｄの膜厚としては、その最も薄い部分で、５０ｎｍ以上かつ１９０ｎｍ以下の膜厚が採用されている。この膜厚は、本願発明者が行った検討結果である表１に基づいて求められたものである。
【００１７】
【表１】
2004363449.tif 000003
【００１８】
この表１は、厚さ３００ｎｍのアルミニウム電極の上にＴｉ−Ｗ合金からなる後述の厚さを有する拡散防止層を介して厚さ１００ｎｍの金層を積層した構造に高さ７０μｍの金バンプを形成した際の測定値を示し、接合強度はブレードを半導体チップに平行移動することで測定した。
すなわち、同表１に示すように、拡散防止層１ｄの膜厚を４０ｎｍ以下に薄くすると、接合強度のばらつきが発生し、著しく接合強度が低下する金バンプが存在するという問題が生じることが判明している。一方、拡散防止層１ｄの膜厚を２００ｎｍ以上に厚くすると、接合強度は安定するものの、プロセス適合性において問題が生じることが判明している。ここで、プロセス適合性とは、エッチングで所望個所に所望形状の拡散防止層１ｄを形成するエッチングのしやすさのことを示し、エッチング時間の長さと、時間の管理のしやすさのことである。
これらの結果より、拡散防止効果、プロセス適合性（エッチングの容易性）及び導通性の全てを満足させるためには、拡散防止層１ｄの膜厚を５０ｎｍ以上かつ１９０ｎｍ以下にすることが必要となっている。なお、生産性を考慮すると、膜厚としては８０ｎｍ〜１５０ｎｍを採用するのがより好ましいと言える。これは、あまり薄すぎると、スパッタリング等で膜厚がばらつきやすく、逆に厚すぎるとエッチングに時間がかかり、生産性が良くないためである。
【００１９】
前記金層１ｅは、拡散防止層１ｄ及び金スタッドバンプ１ｆ間に介在する層であり、拡散防止層１ｄの表面に対して金をメッキまたは薄膜プロセス（スパッタリングまたは真空蒸着）することにより形成されている。このように金層１ｅを予め形成しておくことで、金スタッドバンプ１ｆが形成される拡散防止層１ｄが、金スタッドバンプ１ｆと同材質の金で被覆されることになる。また、金層１ｅは、その材料特性により表面酸化しにくくなっている。
これにより、金スタッドバンプ１ｆを形成する相手が、この金スタッドバンプ１ｆと同材質を有してかつ、表面酸化を防げる金層１ｅとなるため、優れた接合相性を発揮させることが可能となっている。すなわち、金スタッドバンプ１ｆ及び拡散防止層１ｄ間の導通状態を、金層１ｅの介在により、より確実なものとすることが可能となっている。
【００２０】
前記金スタッドバンプ１ｆは、金線を使用して形成されたバンプである。この金スタッドバンプ１ｆは、底面からの高さｈ１が７０μｍ程度（５０μｍ〜８０μｍ）あり、例えば金メッキバンプ（高さ２０μｍ程度）を採用する場合に比較して数倍も高い高さ寸法を確保することが可能となっている。
これにより、前記チップ実装面２ａ上の金電極２ｂに対して導通状態に接続する際に必要となる、つぶしシロｈ２＝１５μｍ〜２０μｍを余裕で確保でき、金電極２ｂに対する確実な導通を確保可能としている。すなわち、金スタッドバンプ１ｆの当接先である金電極２ｂに多少の凹みがあっても、金スタッドバンプ１ｆ自体が十分な高さｈ１を有しているので、前記凹みによるつぶしシロの減少を余裕で補うことが可能となっている。
【００２１】
また、金スタッドバンプ１ｆは、堅い金メッキバンプに比較して付着性が高くて剥がれにくいことからも、高い導通信頼性を確保することが可能となっている。
また、金スタッドバンプ１ｆは、金線を使用して形成されるものであるため、金メッキバンプなどに比較して金への不純物の取り込みがなく、柔らかいままとなっている。したがって、硬度低下を目的とした加熱処理が不要となっている。
【００２２】
以上説明の構成を有する本実施形態の半導体チップ１を備えた実装基板の製造方法においては、以下に説明する電極被膜形成工程と、金層形成工程と、バンプ形成工程と、接続工程と、接着剤硬化工程とを経て行う。
まず、電極被膜形成工程では、各アルミニウム電極１ｂ及びパッシベーション膜１ｃが予め形成されたシリコン基板１ａに対し、露出している各アルミニウム電極１ｂを拡散防止層１ｄでエッチングプロセスにより被膜する。この時の拡散防止層１ｄの膜厚は、前述のように５０ｎｍ〜１９０ｎｍの範囲内におさまるようにする。
次に、金層形成工程で、この拡散防止層１ｄの表面に、メッキもしくは薄膜プロセスにより金層１ｅを形成する。
【００２３】
バンプ形成工程では、金線の先端に金ワイヤーボールを形成した後、この金ワイヤーボールを各拡散防止層１ｄ上の金層１ｅに溶着させてからカッティングすることで、金スタッドバンプ１ｆを形成する。このバンプ形成時のシリコン基板１ａは、例えば２００℃の温度に加熱されているが、拡散防止層１ｄの効果により、金スタッドバンプ１ｆとアルミニウム電極１ｂとの間で拡散を生じることがない。そして、数時間〜数十時間かけて全ての金スタッドバンプ１ｆが形成された後は、接続工程へと移る。
【００２４】
接続工程では、適量の接着剤３を、これから半導体チップ１を取り付けるチップ実装面２ａ上にディスペンサ等で塗布する。
その後、半導体チップ１を、各金スタッドバンプ１ｆが形成された面が前記チップ実装面２ａに対向し、なおかつ、チップ実装面２ａ上の各金電極２ｂ（最表面が金で覆われている電極を含み、純金である必要はない。）との相対位置が一致するように載置する。すると、流動性を有する接着剤３が半導体チップ１及びチップ実装面２ａ間の隙間を埋め尽くすとともに、半導体チップ１の周囲を覆うように流れ出す。そして、超音波を半導体チップ１の背面側から当てることで、各金スタッドバンプ１ｆをチップ実装面２ａ上の各金電極２ｂに対して超音波接合させる。この時、チップ実装面２ａ上の各金電極２ｂ及び金スタッドバンプ１ｆ間の接続が、金材同士の接続になるので、接続強度を高めるとともに、接続抵抗を低くすることが可能となっている。
【００２５】
上記接続工程に続く接着剤硬化工程では、加熱により接着剤３を硬化させることで、半導体チップ１がチップ実装面２ａに対して強固に接着固定される。
このようにして硬化した接着剤３は、チップ実装面２ａに対する半導体チップ１の取り付け強度を補強すると同時に、チップ実装面２ａ上の金電極２ｂや金スタッドバンプ１ｆを周囲から覆ってこれらを腐食等から保護することも可能となっている。
【００２６】
以上説明の製造方法で基板２に実装される半導体チップ１は、アルミニウム電極１ｂ及び金スタッドバンプ１ｆ間に導電性を有する拡散防止層１ｄを介在させる構成を採用した。この構成によれば、拡散防止層１ｄが金スタッドバンプ１ｆ及びアルミニウム電極１ｂ間の拡散を阻止するので、これらの間の導通不良を防ぐことが可能となっている。
また、本実施形態の半導体チップ１は、拡散防止層１ｄ及び金スタッドバンプ１ｆ間に金層１ｅを介在させる構成を採用した。この構成によれば、金スタッドバンプ１ｆを形成する相手が、この金スタッドバンプ１ｆと同材質を有してかつ、表面酸化を防げる金層１ｅであるため、優れた接合相性を発揮させることが可能となっている。すなわち、金スタッドバンプ１ｆ及び拡散防止層１ｄ間の導通状態を、金層１ｅの介在により、より確実なものとすることが可能となっている。
【００２７】
また、本実施形態の半導体チップ１は、チップ実装面２ａ上の各金電極２ｂに対する接続を、超音波接合により行うものであるため、半田付け作業及びそのための設備が不要となっている。このように、半田を用いることなく半導体チップ１を基板２に実装することができるので、製造コストの削減も可能となっている。また、超音波接合は、他の接合方法に比較して接合速度が速いため、本実施形態の実装基板の製造方法は、生産性の向上も可能となっている。
【００２８】
【発明の効果】
本発明に記載の半導体チップは、アルミニウム電極及び金スタッドバンプ間に導電性を有する拡散防止層を介在させる構成を採用した。この構成によれば、拡散防止層が金スタッドバンプ及びアルミニウム電極間の拡散を阻止するので、これらアルミニウム電極及び金スタッドバンプ間の導通不良を防ぐことが可能となる。
【００２９】
また、本発明に記載の半導体チップは、拡散防止層及び金スタッドバンプ間に金層を介在させる構成を採用したので、金スタッドバンプを形成する相手が、この金スタッドバンプと同材質を有してかつ、表面酸化を防げる金層であるため、優れた接合相性を発揮させることが可能となる。すなわち、金スタッドバンプ及び拡散防止層間の導通状態を、金層の介在により、より確実なものとすることが可能となる。
【００３０】
また、本発明に記載の半導体チップにおいて、前記拡散防止層の材質として、ニッケル，ニッケル合金，チタン，チタン合金，チタン化合物の何れかを採用する構成を採用したものは、金スタッドバンプ及びアルミニウム電極間の良好な導通の確保と拡散防止とを確実に両立させることが可能となる。
【００３１】
また、本発明に記載の半導体チップにおいて、前記拡散防止層の膜厚を５０ｎｍ以上かつ１９０ｎｍ以下とする構成を採用したものは、拡散防止効果と、アルミニウム電極から拡散防止層を介して金スタッドバンプにかけての導通性確保との両方をより確実に達成することが可能となる。
【００３２】
本発明に記載の実装基板は、先の何れかに記載の半導体チップが、金電極を備えた基板に実装されていることを特徴とする。この実装基板によれば、その半導体チップが、金材同士の直接接続となるため、金電極及び金スタッドバンプ間の接続信頼性が高く、導通不良を防止できることから、歩留まりの優れた実装基板とすることが可能となる。
【００３３】
本発明に記載の半導体チップ実装基板の製造方法は、アルミニウム電極を拡散防止層で被膜する電極被膜形成工程と、拡散防止層に金層を形成する金層形成工程と、金層に金スタッドバンプを形成するバンプ形成工程と、半導体チップの金スタッドバンプを基板の金電極に対して超音波接続する接続工程とを有する方法を採用した。この製造方法によれば、拡散防止層が金スタッドバンプ及びアルミニウム電極間の拡散を阻止するので、これらアルミニウム電極及び金スタッドバンプ間の導通不良を防ぐことが可能となる。また、基板の金電極に半導体チップの金スタッドバンプを超音波接続しているので、同じ金材同士の接合であることから、接続の信頼性が高く、確実な導通を図ることができる。また、半田を用いることなく半導体チップを基板に実装することができるので、特にコストのかかる半田付け後のワックス洗浄工程を必要とせず、製造コストの削減も可能となる。さらに、鉛を使用しない接続方法であることから、鉛による環境汚染の問題もない。
【図面の簡単な説明】
【図１】本発明の半導体チップの第１実施形態を示す図であって、同半導体チップを基板に実装した実装基板を示す断面図である。
【図２】同半導体チップの接続部分の詳細を示す図であって、図１のＡ部拡大図である。
【図３】従来のバンプ形成方法を説明するための説明図である。
【符号の説明】
１ａ・・・シリコン基板（チップ本体）
１ｂ・・・アルミニウム電極
１ｆ・・・金スタッドバンプ
１ｄ・・・拡散防止層
１・・・半導体チップ
１ｅ・・・金層
２・・・基板
２ｂ・・・金電極
【図１】
2004363449.tif 000004
【図２】
2004363449.tif 000005
【図３】
2004363449.tif 000006