(57)【要約】【課題】不良検査単位と判定された時点で、結果的にはその部分は廃棄されるので、それ以降の該不良検査単位における回路パターンの検査を行わないようにして、検査時間の短縮を図ったパターン検査方法を提供する。【解決手段】フィルム状の帯状ワーク６に形成された回路パターンの良・不良を検査するパターン検査方法において、前記帯状ワーク６に形成された複数の回路パターンを１検査単位とし、検査装置に、上記１検査単位に含まれる不良回路パターンの許容数を設定し、検査装置において、検査の際に１検査単位内の不良回路パターンの数が前記許容数を上回ったと判定された時、当該検査単位の検査を中止し、次の検査単位に検査を移行させることを特徴とする。【選択図】　　　　図２
2004020488.tif 000002
【特許請求の範囲】
【請求項１】
フィルム状の帯状ワークに形成された回路パターンの良・不良を検査するパターン検査方法において、
前記帯状ワークに形成された複数の回路パターンを１検査単位とし、
検査装置に、上記１検査単位に含まれる不良回路パターンの許容数を設定し、
検査装置において、検査の際に１検査単位内の不良回路パターンの数が前記許容数を上回ったと判定された時、当該検査単位の検査を中止し、次の検査単位に検査を移行させることを特徴とするパターン検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フィルム状の帯状ワークに形成された回路等のパターンを自動的に検査するパターン検査方法に係り、特に、テープキャリア方式（ＴＡＢ；Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）における回路パターンを自動的に外観検査するパターン検査方法に関する。
【０００２】
【従来の技術】
容器内に１個または複数個の回路部品を収納し、収納された内容物を保護し、他の回路に接続するための端子を備えたものをパッケージと呼んでいる。このパッケージは、１個または複数個の集積回路（ＬＳＩ）をＴＡＢテープ等のプリント基板に実装し、保護のため全体がモールドして作られている。
【０００３】
このようなパッケージの構造の１つにＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）と呼ばれる構造のものがある。
以下に、このＣＳＰ構造の製造フローについて簡単に示す。
通常、集積回路（ＬＳＩ）はＬＳＩ製造メーカで製造され、ＬＳＩが実装されるプリント基板であるＴＡＢテープはＴＡＢテープ製造メーカで製造される。　ＴＡＢテープ製造メーカにおいては、まず、ＴＡＢテープ上に、□状の１個１個が全て同一の回路パターン（同一製品）からなる回路パターンを、図３（ａ）に示すようなレイアウトで形成する。ＴＡＢテープ上に回路パターンを形成する際には、同図に示すように、３×３の回路パターンを１ブロックとし、回路パターンを露光する際には、通常、１ブロックのパターンを持つマスクを用いて一括露光して形成する。
ＴＡＢテープ上に回路パターンが形成された後は、ＴＡＢテープに形成された回路パターンの良・不良が（外観）検査装置によって検査され、不良パターンにはマーキングを施し、その後切断工程でＴＡＢテープは、図３（ｂ）に示すように、例えば、３ブロックを１つの単位として切断され、図３（ｃ）に示すようなシートとして出荷される。
【０００４】
切断工程で用いられる切断機は、リールからＴＡＢテープを引き出し、位置決めし、刃物によって切断する。切断機には自動のものと手動のものとがある。
自動の切断機は、１つのシートを構成するブロックの数を切断機の制御部に入力することにより、自動的にＴＡＢテープを搬送し、例えば、図３（ｂ）に示すように、そのブロック数毎に切断する。
手動の切断機は、作業者が手動でＴＡＢテープを１つのシートを構成するブロックの数だけ送り、例えば、図３（ｂ）に示すように、位置決めしてカッターで切断する。
【０００５】
シートの良・不良については、切断された各シートを、作業員が目視によりマーキングの数を数え、所定の面損以下のシートのみを選別する。
即ち、ＴＡＢテープ製造メーカでは、図３（ｃ）に示すようなシート状のＴＡＢテープが出荷される際に、面損と呼ばれる考え方でシートの良・不良を判定している。図３（ｃ）に示すように、１つのシートに３個のブロック（合計２７個の回路パターン）が含まれている場合、この１シートとなる３ブロックを１検査単位とし、この１検査単位に含まれる不良回路パターンの許容数を「面損」と呼んでいる。
例えば、面損１と決められている場合、図４に示すように、各検査単位内の不良回路パターンは、１個まで許容されて良品として出荷されるが、２個以上ある場合は不良品となる。不良品と判定された場合は、その検査単位のシートは不良シートとして廃棄される。即ち、シート内に不良回路パターンのないブロックが存在していても出荷されることはない。
１検査単位、即ち、１シートをいくつのブロックで構成するか、また、１検査単位の面損をいくつにするか等は、ＴＡＢテープ製造メーカと実装メーカとの話し合いで決められる。
【０００６】
図５に示すように、シート状のＴＡＢテープはＴＡＢテープ製造メーカから製造出荷され、ＬＳＩはＬＳＩ製造メーカから製造出荷されて、実装メーカに納入される。
実装メーカでは、同図に示すように、シート状のＴＡＢテープの回路にＬＳＩを実装し、その後、保護のために全体をモールドし、さらに１個ずつのパッケージに切断して、製品として出荷している。
【０００７】
【発明が解決しようとする課題】
上述のごとく、ＴＡＢテープ製造メーカでは、検査装置を用いて、回路パターンの良・不良の判定を行っているが、その場合、ＴＡＢテープ上に形成されている全ての回路パターンを検査用のマスタパターンと比較し、その良・不良の判定を行っている。
【０００８】
通常、検査装置に記憶されているマスタパターンは、図６に示すように、□状の１個の回路パターンであり、検査するときは、撮像した１ブロックの個々の回路パターン（本例においては９個の回路パターン）について、１個ずつ検査を行っている。
【０００９】
または、図７に示すように、１列目のマスタパターン、２列目のマスタパターン、３列目のマスタパターンというように、複数のマスタパターンを記憶させておき、各列を平行して検査して、検査時間を短縮することも考えらえる。
【００１０】
しかし、３×３の１ブロックで撮像した画像データをそのまま検査することはなく、これはマスタパターンのデータの容量と、被検査ブロックの画像データの容量が大きくなってしまい、結果的に、検査時間（計算時間）が長くなってしまうためである。
【００１１】
このように、現状の検査装置では、ＴＡＢテープ上に形成されている全ての回路パターンを１個ずつ検査を行っている。そのため、例えば、図４に示すような、面損１として出荷できない不良シートの場合も、最後まで全ての回路パターンについて検査を行っているが、検査装置における検査時間が無駄になっている。
近年、高速の演算処理が可能にはなってきているが、検査装置においては、数ｃｍ四方の範囲を数μｍの解像度で画像処理するため、どうしてもその検査時間が長くなり、ネック工程となる。従って、検査時間をできるだけ短縮することが要望される。
【００１２】
本発明の目的は、上記の従来技術の問題点に鑑み、不良検査単位と判定された時点で、結果的にはその部分は廃棄されるので、それ以降の該不良検査単位における回路パターンの検査を行わないようにして、検査時間の短縮を図ったパターン検査方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、上記の課題を解決するために、次のような手段を採用した。
第１の手段は、フィルム状の帯状ワークに形成された回路パターンの良・不良を検査するパターン検査方法において、前記帯状ワークに形成された複数の回路パターンを１検査単位とし、検査装置に、上記１検査単位に含まれる不良回路パターンの許容数を設定し、検査装置において、検査の際に１検査単位内の不良回路パターンの数が前記許容数を上回ったと判定された時、当該検査単位の検査を中止し、次の検査単位に検査を移行させることを特徴とする。
【００１４】
【発明の実施の形態】
本発明の一実施形態を図１ないし図３を用いて説明する。
図１は、帯状ワークからなるＴＡＢテープ６に形成された回路パターンの良・不良を外観検査する検査装置の構成を示す図である。
同図に示すように、検査装置は、大きくは、回路パターンを検査するＣＣＤカメラからなる検査部１、不良の回路パターンにマークを付けるマーカ部２、ＴＡＢテープを搬送する送り出しリール３や巻き取りリール４等からなるテープ搬送機構、検査部１，マーカ部２，送り出しリール３，巻き取りリール４の動作を制御する制御部５から構成される。
ＴＡＢテープが検査部１に搬送されると、ＣＣＤカメラによって、１ブロック分、例えば、図３（ａ）のようなＴＡＢテープの場合は、３×３＝９個の回路パターンの外観が撮像され、制御部５にて画像が記憶される。記憶された９個の回路パターンは、予め制御部５に記憶されている検査用のマスタパターンと比較され、配線やバンプ（テープ上に盛られた金属の突起部）の形状（細り、太り、断線、突起、欠け）が検査される。
制御部５には、予めパターン検査の見本となるマスタパターンが入力され記憶されている。良否判定は、実回路パターンとマスタパターンとの対比の結果、許容範囲内にあるか否かによって判定する。
【００１５】
本実施形態の発明では、検査装置の制御部５に、帯状ワーク上の１検査単位、即ち、最終的に１シート分として切断される１検査単位のブロック数と面損の数を入力する。この情報に基づき、検査しているブロックが検査しているＴＡＢテープの最初から何番目に当たるかを計算し、各シートの何番目の位置であるかを求める。その上で、１検査単位内に含まれる不良回路パターンの数をカウントし、その数が面損数を上回った時点で、この検査単位での検査を中止し、次の検査単位の最初のブロックが検査部１に来るように、ＴＡＢテープ６を搬送する。
【００１６】
なお、ＣＣＤカメラによるブロックの撮像が終わった時点で搬送を開始し、該ブロックがマーク部に達するまでの間に検査を行うようにしてもよい。
【００１７】
検査の結果、不良とされた回路パターンは、その位置が制御部５に記憶され、このブロックがマーク部２に搬送された時、マークが施される。マーキングの方法としては、すぐ見分けがつくように、例えば、視認性の良いインクを塗ったり、パンチングにより孔を空ける等の方法が採られている。
検査が終了し、不良がマーキングされたＴＡＢテープ６は、切断工程に送られる。
【００１８】
次に、検査装置における検査手順の詳細について図１および図２を用いて説明する。
ここで、１検査単位は３ブロックで構成され、１つのマスタパターンにより１つのブロックを構成する９個の回路パターンを検査するものとし、制御部５には、面損数１と１検査単位を構成するブロック数３が入力され記憶されているものとする。
検査部１には、図２に示すようなＴＡＢテープ６からなる帯状ワーク上の検査単位Ａの第１ブロックが搬送され、該ブロックが撮像される。
撮像された第１ブロックは画像処理されて制御部５に送られる。制御部５では該ブロックの各回路パターンが図２に示すような順番で、マスタパターンと比較され検査される。
【００１９】
検査の際、入力した１検査単位を構成するブロック数に基づき、検査単位Ａに含まれる不良回路パターンの総数をリアルタイムでカウントする。例えば、図２に示すように、第１ブロックの８番目の回路パターンに不良があった場合、検査単位Ａにおける不良回路パターン数として１がカウントされる。
不良回路パターン数が面損１以下の状態で第１ブロックの検査が終了すると、続いて第２ブロックの検査を行う。ここで、第２ブロックの６番目の回路パターンが不良であったとすると、検査単位Ａにおける不良回路パターン数として２がカウントされる。
ここで、不良回路パターン数が面損数１を上回ったので、この時点で検査単位Ａの検査を中止する。即ち、検査単位Ａの第２ブロックの未検査の回路パターンや未検査の第３ブロックの回路パターンの検査を行わず、ＴＡＢテープ６を搬送して、次の検査単位Ｂの検査に移行する。
なお、検査単位Ａに含まれる不良回路パターン数が面損数１以下の場合は、検査単位Ａ内の全ての回路パターンを検査し、次の検査単位Ｂに検査を移行する。
【００２０】
このように、本発明に係るパターン検査方法によれば、検査において、１検査単位における不良回路パターン数が所定の面損数を上回った時点で、その検査単位におけるそれ以降の回路パターンの良否の検査を行わず、次の検査単位の検査に移行するようにする。そのため、１検査単位における不良回路パターン数が所定の面損数を上回ると、その検査単位に相当するシートは切断工程後は破棄されることになるので、それ以降のその検査単位における回路パターンの検査を行わないようにすることによって、検査時間の無駄を無くすることができる。
【００２１】
【発明の効果】
請求項１に記載の発明によれば、フィルム状の帯状ワークに形成された回路パターンの良・不良を検査するパターン検査方法において、前記帯状ワークに形成された複数の回路パターンを１検査単位とし、検査装置に、上記１検査単位に含まれる不良回路パターンの許容数を設定し、検査装置において、検査の際に１検査単位内の不良回路パターンの数が前記許容数を上回ったと判定された時、当該検査単位の検査を中止し、次の検査単位に検査を移行させるようにしたので、１検査単位における不良回路パターン数が所定の面損数を上回った時点で、それ以降のその検査単位における回路パターンの検査を行わないようにすることによって、検査時間の無駄を無くすることができる。
【図面の簡単な説明】
【図１】帯状ワークからなるＴＡＢテープ６に形成された回路パターンの良・不良を外観検査する検査装置の構成を示す図である。
【図２】１個のマスタパターンと撮像した１ブロックの個々の回路パターンとの検査において、所定の面損数を上回った時点で検査の終了を説明するための図である。
【図３】回路パターンが形成されてＴＡＢテープが切断工程を経てシート状ＴＡＢテープに形成されるまでの工程を示す図である。
【図４】面損を説明するための図である。
【図５】ＴＡＢテープ製造メーカから出荷されたシート状ＴＡＢテープと、ＬＳＩ製造メーカから出荷されたＬＳＩと、を実装メーカに納入し、実装メーカにおける実装、モールド、切断の各工程を示す図である。
【図６】１個のマスタパターンと撮像した１ブロックの個々の回路パターンとの検査を説明する図である。
【図７】各列のマスタパターンと撮像した１ブロックの各列の個々の回路パターンとの検査を説明する図である。
【符号の説明】
１　検査部
２　マーカ部
３　送り出しリール
４　巻き取りリール
５　制御部
６　ＴＡＢテープ
【図１】
2004020488.tif 000003
【図２】
2004020488.tif 000004
【図３】
2004020488.tif 000005
【図４】
2004020488.tif 000006
【図５】
2004020488.tif 000007
【図６】
2004020488.tif 000008
【図７】
2004020488.tif 000009