(57)【要約】【課題】最小の信号反射を達成して書込み操作と関連して高いデータ・レートを可能にするデイスク・ドライブ書込みドライバを提供する。【解決手段】本発明のデイスク・ドライブ書込みトライバ（１００、２００、３００）は、誘導ヘッド（１０８）に結合する所定の相互接続（１０６）の差動入力インピーダンスと整合するように構成された差動出力インピーダンスと所定の相互接続の同相モード入力インピーダンスと整合するように構成された同相モード出力インピーダンスとを有する電流スイッチ（Ｑ０、Ｑ１）を含み、電流スイッチが誘導ヘッドに書込む時に電流スイッチが接地に近い同相モード出力電圧を発生するように電流スイッチが擬似ＥＣＬロジック入力信号（１０２、１０４）に応答してスイッチするように動作する。【選択図】　　　　　図１
2004047067.tif 000002
【特許請求の範囲】
【請求項１】
誘導ヘッドに結合する所定の相互接続の差動入力インピーダンスと整合するように構成された差動出力インピーダンスと前記所定の相互接続の同相モード入力インピーダンスと整合するように構成された同相モード出力インピーダンスとを有する電流スイッチを含み、該電流スイッチが前記誘導ヘッドに書込む時に前記電流スイッチが接地に近い同相モード出力電圧を発生するように前記電流スイッチが擬似ＥＣＬロジック入力信号に応答してスイッチするように動作するデイスク・ドライブ書込みトライバ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般に書込みドライバに関し、より詳細には、書込みドライバの差動及び同相モード・インピーダンスの両方をライン（すなわち、フレックス／相互接続）インピターダンスに整合させる方法に関する。
【０００２】
【従来の技術】
薄膜トランスデューサ中にデータを書き込むためデイスク・ドライブの書込みドライバが使用される時、普通、フレックス／相互接続が書込みドライバの出力を薄膜トランスデューサに連結するため使用される。書込みが高いデータ・レート（例えば、１−２Ｇｂ／ｓ）で行なわれる時、書込みドライバ出力とフレックス／相互接続入力インピーダンスとの間の差動及び同相モード・インピーダンスの不整合は重大な信号反射を生ずる。これらの差動及び同相モード反射は薄膜トランスデューサ中に書き込まれる信号の整合性を劣化し、このためにデイスク・ドライブ・システムのデータ・レートを制限する。
【０００３】
【発明が解決しようとする課題】
前述から、最小の信号反射を達成して書込み操作と関連して高いデータ・レートを可能にするため、書込みドライバの差動及び同相モードの両インピダンスをフレックス／相互接続インピーダンスと整合させる技術を提供することが、書込みドライバの技術において都合が良く望ましい。
【０００４】
【課題を解決するための手段】
本発明は、最小の信号反射を達成して書込み操作と関連して高いデータ・レートを可能にするため、デイスク・ドライブ・システムの書込みドライバの差動及び同相モードの両インピダンスをフレックス／相互接続インピーダンスと整合させるシステム及び方法に関する。
【０００５】
本発明の１つの観点においては、接地を中心として振れる対称的な出力電圧を与えるためにデイスク・ドライブ・システムの書込みドライバの差動及び同相モードの両インピダンスをフレックス／相互接続インピーダンスと整合させるシステム及び方法が実現される。
【０００６】
本発明の別の観点においては、デイスク・ドライブ・システムにおいて低いジッタと低い干渉を達成するためにデイスク・ドライブ・システムの書込みドライバの差動及び同相モードの両インピダンスをフレックス／相互接続インピーダンスと整合させるシステム及び方法が実現される。
【０００７】
本発明の他の観点、特徴及び長所は、添付図面を参照した以下の本発明の詳細な説明から明らかとなるであろう。
【０００８】
【発明の実施の形態】
添付され図は、本発明の特定の実施の形態を示すが、以下に述べるように別の実施の形態もまた考えられる。全ての場合、本明細書で説明される本発明の実施の形態は例示のためであり限定するものではない。当業者には本発明の原理の精神と範囲内に入る実施の形態の多数の修正が可能である。
【０００９】
前述したように、デイスク・ドライブ・システムで書込みドライバが薄膜トランスデューサ内にデータを書込むのに使用される時、普通、フレックス／相互接続が書込みドライバの出力を薄膜トランスデューサに接続するために使用される。高いデータ・レート（例えば、１−２Ｇｂ／ｓ）で書込む時、書込みドライバの出力とフレックス／相互接続入力インピーダンスの間の差動及び同相モード・インピーダンスの不整合があると深刻な信号反射を発生する。これらの差動及び同相モード反射は薄膜トランスデューサに書き込まれる信号の整合性を劣化し、このためにデイスク・ドライブ・システムのデータ・レートを制限する。
【００１０】
図１を参照すると、本発明の１つの実施の形態によるＰＥＣＬロジックを使用たデイスク・ドライブ・システムに関連した誘導ヘッド（薄膜トランスデューサ）１０８のための電流モード・インピーダンス整合書込みドライバ（電流スイッチ）１００の概略図が示されている。電流モード書込みドライバ１００の差動出力インピーダンスは、データを書込むために薄膜ヘッドに接続されている相互接続１０６の差動インピーダンスと整合されている。書込みドライバ１００及びその関連する前置ドライバはスイッチングのため擬似ＥＣＬロジック（２００−３００ｍＶ）１０２、１０４を使用していると見ることができ、従って、高データ・レートで電力消費を減少して、ジッタと出力データ・パターン依存性への感受性を減少している（すなわち、より少ない電力供給結合雑音を生成する）。
【００１１】
図１をさらに参照すると、当業者により普通に使用されている従来のＨブリッジ電流スイッチの使用と比較してたった一対のトランジスタがスイッチされる。ＮＰＮトランジスタＱ０とＱ１が、ＥＣＬレベル入力Ｖ＿ＰＥＣＬ１０２とＶ＿ＰＥＣＬ＿Ｎ１０４によりオン及びオフにスイッチされる。電流源Ｉ５により発生される電流は書込み電流（Ｉｗ）の２倍である。上側電流源Ｉ０とＩ１の各々は書込み電流（Ｉｗ）と等しい電流を発生する。ＥＣＬレベル入力Ｖ＿ＰＥＣＬ１０２が高い時、例えば、図２に示すように、ＮＰＮトランジスタＱ０がオンに切り換わって２ｘＩｗの電流を流す。１つのＩｗは、ヘッドを通じて流れ、そしてＩ１により吸収される。他のＩｗは、Ｉ０により吸収される。切換えられた電流源Ｉ８とＩ９は、ヘッド電圧をブースト上昇するために追加の電流を供給する。スイッチされた電流源Ｉ１０とＩ１１は同様に下側にブースト電流を供給する。より大きいオーバーシュート（図５において４０２としてエミュレートされる）を発生して電圧スルー率を減少するため、すなわち、図６に描かれるヘッド電圧パルス５００の上昇時間を増加するための電流パルスを与えるために、これらのブースト電流は、０からＩｗにスイッチされる。抵抗Ｒ０とＲ１は、Ｚｄ／２に等しく設定される。ここで、Ｚｄは外部相互接続１０６の差動インピーダンスである。抵抗Ｒ０とＲ１は、接地に近い同相モード出力電圧を発生するために書込みドライバ１００の出力のヘッド側から接地へと接続する。図１と２は一緒に書込みドライバ１００のブースト動作を説明する。
【００１２】
図３は、本発明の別の実施の形態による垂直ＰＮＰトランジスタを持たないＢｉＣＭＯＳプロセスを使用した電流モード・インピーダンス整合書込みドライバ２００の構成を示す概略図である。ＰＭＯＳ装置２０２と２０４は、それぞれＩ０とＩ１に等しい上側電流源を構成するために使用される。トランジスタＭ０とＭ１は、単にＭＯＳチャンネルがブレークダウンするのを防止するために使用される。
【００１３】
図４は、本発明の別の実施の形態による高速垂直ＰＮＰトランジスタ３０２−３１０を持ったバイポーラ・プロセスを使用した電流モード・インピーダンス整合書込みドライバ３００の構成を示す概略図である。この構成は本発明者により発見されたもので、上側と下側の両方のトランジスタ対、３０６／３１０と３１２／３１４、のそれぞれがスイッチされるため電力の散逸を保存する。従って、単に１ｘＩｗ書込み電流が上側と下側の両方の電流源を構成するために必要である。
【００１４】
図５は、図１に示される書込みドライバにより発生された典型的なデイスク・ドライブ・ヘッド電流パルス波形４００であり、図６に示されるデイスク・ドライブ・ヘッド（薄膜トランスデューサ）電圧５００と関連した電圧スルー・レートを減少するために望ましいオーバーシュート４０２を示す。
【００１５】
図６は、書込みドライバとデイスク・ドライブ・ヘッド（薄膜トランスデューサ）との間の相互接続に関連した同相モード・インピーダンスの影響を減少するために望ましい接地に近い同相モード出力電圧を示す図１に示された書込みドライバにより発生された典型的なデイスク・ドライブ・ヘッド電圧パルス波形５００を示す。
【００１６】
【発明の効果】
要するに、書込みドライバ１００、２００、３００は、より対称的なヘッド電圧スイング（すなわち、図６に示すように接地から±０．４Ｖ乃至±５Ｖ供給電圧）を発生するために接地に近い同相モード出力電圧を与えるため構成されている。これらの特徴は、全体の性能を改善するためにデイスク・ドライブ・ヘッド１０８への相互接続１０６に関連した同相モード・インピーダンスの影響を減少することを助ける。電流モード書込みドライバについての従来技術と比較した時、高データ・レートにおいてより低いジッタを達成できる。さらに、書込みドライバ１００と相互接続１０６との間の整合されたインピーダンスは、好ましくない反射を除去する。ＥＣＬレベル電圧スイング（２００−５００ｍＶ）は、書込みドライバに関連した全体の電力散逸をさらに減少するために、より通常のＣＭＯＳレベル電圧スイング（５Ｖ）を置換える。小さなＥＣＬレベルのスイッチングはさらに、動作周波数の変化に対して一定の電力散逸を維持し、そして、より静かな供給に起因してより少ないＮＴＬＳ効果を生ずる。
【００１７】
以上から、本発明は誘導ヘッド書込みドライバの分野において顕著な進歩を提供する。さらに、デイスク・ドライブ分野の当業者が必要に応じて新規な原理を適用して専門化された部品を製造して使用するのに必要な情報を提供するために、本発明は詳細に説明された。前述から、本発明は従来技術と比較して構成と作用において顕著な相違を有することが明らかである。しかし、本発明の特定の実施の形態が詳細に説明されたが、特許請求の範囲の記載により定義される本発明の範囲と精神から逸脱することなくさまざまな変形、修正、及び置換ができることが理解できる。
【００１８】
以上の記載に関連して、以下の項目を開示する。
１．誘導ヘッドに結合する所定の相互接続の差動入力インピーダンスと整合するように構成された差動出力インピーダンスと前記所定の相互接続の同相モード入力インピーダンスと整合するように構成された同相モード出力インピーダンスとを有する電流スイッチを含み、該電流スイッチが前記誘導ヘッドに書込む時に前記電流スイッチが接地に近い同相モード出力電圧を発生するように前記電流スイッチが擬似ＥＣＬロジック入力信号に応答してスイッチするように動作するデイスク・ドライブ書込みトライバ。
２．前記所定の相互接続が、フレックス回路を含む１項記載のデイスク・ドライブ書込みドライバ。
３．前記誘導ヘッドが、薄膜トランスデューサを含む１項記載のデイスク・ドライブ書込みドライバ。
４．前記電流スイッチが、擬似ＥＣＬロジック入力信号に応答してオンとオフにスイッチする一対のバイポーラＮＰＮトランジスタ以外のトランジスタを含まない１項記載のデイスク・ドライブ書込みドライバ。
【００１９】
５．前記電流スイッチが、複数のスイッチされる電流源をさらに含み、前記電流スイッチにより生成されたヘッド電圧と関連したスルー・レートが前記複数のスイッチされる電流源なしに達成されるよりも低いレベルまで減少するように、スイッチングの際にデイスク・ドライブ・ヘッド電流をブーストするように前記電流源が動作する１項記載のデイスク・ドライブ書込みドライバ。
６．前記電流スイッチが、複数のバイポーラＮＰＮトランジスタと複数のＰＭＯＳトランジスタを含み、そして前記電流スイッチがバイポーラＰＮＰトランジスタを欠き、そしてＮＭＯＳ装置を欠いている１項記載のデイスク・ドライブ書込みドライバ。
７．前記複数のバイポーラＮＰＮトランジスタから選択された一対のバイポーラＮＰＮトランジスタのみが、前記擬似ＥＣＬ論理入力信号に応答してオンとオフにスイッチするように動作する６項記載のデイスク・ドライブ書込みドライバ。
８．前記電流スイッチが、複数のバイポーラＮＰＮトランジスタ及び複数の高速垂直ＰＮＰトランジスタ以外のトランジスタを含まず、そして一対のバイポーラＮＰＮトランジスタと一対の高速垂直ＰＮＰトランジスタのみが擬似ＥＣＬロジック入力信号に応答してオンとオフにスイッチ動作する１項に記載のデイスク・ドライブ書込みドライバ。
９．より対称的なヘッド電圧スイング（すなわち、接地から±０．４Ｖ乃至±５Ｖ供給電圧）を発生するために接地に近い同相モード出力電圧を与えるように構成された書込みドライバ１００、２００、３００が開示される。これらの特徴は、全体の性能を改善するためにデイスク・ドライブ・ヘッドへの相互接続と関連した同相モード・インピーダンスの影響を減少するのに役立つ。従来技術の電流モード書込みドライバの構成と比較した時、高いデータ・レートにおいてより低いジッタが達成できる。さらに、書込みドライバ１００と相互接続１０６との間の整合されたインピーダンスは、好ましくない反射をなくする。ＥＣＬレベル電圧スイング（２００−５００ｍＶ）は、従来のＣＭＯＳレベル電圧スイング（５Ｖ）を置換えて、書込みドライバに関連した全体の電力散逸をさらに減少する。小さなＥＣＬレベル・スイッチングはさらに、動作周波数の変化でも一定の電力散逸を維持して、より静かな電力供給に起因してより少ないＮＴＬＳ影響を発生する。
【図面の簡単な説明】
【図１】本発明の１つの実施の形態によるＰＥＣＬロジックを使用したデイスク・ドライブ・システムと関連した誘導ヘッドの電流モード・インピーダンス整合書込みドライバを示す概略図。
【図２】図１に示される書込みドライバのブースト操作を示す概略図。
【図３】本発明の１つの実施の形態による垂直ＰＮＰトランジスタ無しにＢｉＣＭＯＳプロセスを用いた電流モード・インピーダンス整合書込みドライバの構成を示す概略図。
【図４】本発明の１つの実施の形態による高速垂直ＰＮＰトランジスタを持つバイポーラ・プロセスを用いた電流モード・インピーダンス整合書込みドライバの構成を示す概略図。
【図５】デイスク・ドライブ・ヘッド（薄膜トランスデューサ）電圧に関連した電圧スルー・レートを減少するために所望のオーバーシュートを示す図１に示された書込みドライバにより発生された典型的なデイスク・ドライブ・ヘッド電流パルス波形を示す図。
【図６】書込みドライバとデイスク・ドライブ・ヘッド（薄膜トランスデューサ）との間の相互接続と関連した同相モード・インピーダンスの効果を減少するために所望の接地に近い同相モード出力電圧を示す図１に示された書込みドライバにより生成された典型的なデイスク・ドライブ・ヘッド電圧パルス波形を示す図。
【符号の説明】
１００、２００、３００　　　書込みドライバ
１０２、１０４　　　　　　　擬似ＥＣＬロジック
１０６　　　　　　　　　　　相互接続
１０８　　　　　　　　　　　デイスク・ドライブ・ヘッド
４００　　　　　　　　　　　デイスク・ドライブ・ヘッド電流パルス波形
４０２　　　　　　　　　　　オーバーシュート
５００　　　　　　　　　　　デイスク・ドライブ・ヘッド電圧パルス波形
Ｑ０、Ｑ１　　　　　　　　　ＮＰＮトランジスタ
【図１】
2004047067.tif 000003
【図２】
2004047067.tif 000004
【図３】
2004047067.tif 000005
【図４】
2004047067.tif 000006
【図５】
2004047067.tif 000007
【図６】
2004047067.tif 000008