(57)【要約】【課題】半導体装置の製造工程におけるシリコンチップへのダメージの発生、及び実装工程におけるボイドの発生を一括して防止可能な半導体装置及びその製造方法を提供すること。【解決手段】シリコンチップ３０の第１の主面側の縁辺領域に枠状体１１を形成する。枠状体１１は、硼珪酸ガラスを材料として形成され、エミッタ電極膜１６及びゲート電極膜１７よりも高く形成する。そして、シリコンチップ３０の第１の主面側の縁辺領域に凹面部２０ａ，２０ｂを形成する。したがって、枠状体１１が補強材となって、製造工程においてシリコンチップへダメージが発生するのを防止すると共に、凹面部２０ａ，２０ｂが半導体装置１０を実装する際にボイドを逃がすのに寄与する。【選択図】　図１
2004047780.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの第１の主面に電極を形成し、前記半導体チップの第２の主面に別の電極を形成してなる半導体装置において、
前記第１の主面の縁辺部及びその近傍に絶縁性を有する枠状体を設け、
前記半導体チップの前記枠状体を設けた部分を他の部分よりも薄くしてなることを特徴とする半導体装置。
【請求項２】
前記枠状体を硼珪酸ガラスで形成してなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記枠状体を第１の絶縁材と第２の絶縁材とを積層させて形成してなることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記枠状体を前記電極の縁辺部及びその近傍の一部または全部を覆うように形成してなることを特徴とする請求項１ないし請求項３に記載の半導体装置。
【請求項５】
半導体基板の第１の主面に電極を形成する工程と、
前記第１の主面のスクライブラインで囲まれる領域の縁辺部及びその近傍に硼珪酸ガラスで形成された枠状体を載置する工程と、
前記半導体基板と前記枠状体との間に所定電圧を印加して、前記枠状体を前記半導体基板に接着する工程と、
前記半導体基板を前記第１の主面側から押圧しつつ前記半導体基板の第２の主面側を研削して、前記半導体基板を薄くするとともに、前記半導体基板の前記枠状体を接着した部分が他の部分よりも薄くなるようにする工程と、
前記半導体基板の第２の主面に別の電極を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板の第１の主面に電極を形成する工程と、
前記第１の主面のスクライブラインで囲まれる領域の縁辺部及びその近傍に樹脂を設ける工程と、
前記樹脂上に絶縁材を載置する工程と、
前記樹脂を加熱して硬化させ、前記絶縁材を前記半導体基板に接着する工程と、
前記半導体基板を前記第１の主面側から押圧しつつ前記半導体基板の第２の主面側を研削して、前記半導体基板の前記絶縁材を接着した部分を他の部分よりも薄くする工程と、
前記半導体基板の第２の主面に別の電極を形成する工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する分野】
本発明は、半導体装置及びその製造方法に係り、特に電源回路に利用される半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の小型化に伴い、薄いシリコンチップを形成する方法が開発されている。図１０は、従来技術に係る半導体装置の製造方法を示す断面図（１）であり、（ａ），（ｂ）及び（ｃ）はそれぞれ製造工程を示す。図１０において、５０はシリコンウェハ、５１は補強板、５２は表面パターン、５３はダイシング溝、５４はシリコンチップ、５５はブレードを示す。
【０００３】
一般的に、シリコンウェハを薄くするに従ってその強度も低下するので、ダイシング工程において、ブレードから加わる衝撃により発生するシリコンウェハの亀裂や欠けが増加することになる。また、製造工程におけるシリコンウェハの反りも無視できないほど大きくなっている。そこで、これらの課題への対策として、以下に述べるような対策が講じられている。すなわち、図１０（ａ）に示すように、まずシリコンウェハ５０を補強板５１に貼り付ける。次に、シリコンウェハ５０に表面パターンなどを形成する。そして、図１０（ｂ）に示すように、シリコンウェハ５０が補強板５１に張り付いた状態のままブレード５５でダイシングし、シリコンチップ５４に切り出して行く。最後に、図１０（ｃ）に示すように、シリコンチップ５４を補強板５１から引きはがす。このようにすれば、ダイシング工程において発生するシリコンウェハ５０の亀裂や欠けを防止することが可能になる。同時に、シリコンウェハ５０の反りを防止することも可能になる。
【０００４】
ところが、電源回路に利用される半導体装置、いわゆるパワーデバイスの場合、シリコンウェハ５０の補強板５１との貼付面にも電極となる金属膜を形成している。したがって、シリコンウェハ５０を補強板５１に貼り付けたままパターン形成する図１０の製造方法は採用できない。また、シリコンウェハ５０の両面に金属膜を形成してから補強板５１に貼り付けることによってこの問題を回避しようとすると、補強板５１を貼り付ける前にシリコンウェハ５０に反りが発生する。
【０００５】
また、上述のような半導体装置を実装する際に、さらに別の課題が存在している。図１２は、従来技術に係る半導体装置及びその実装方法を示す断面図（２）であり、（ａ）は半導体装置の概略を示す断面斜視図、（ｂ）は実装方法を示す断面図である。図１２において、４２はランド、４３は基板、４４はハンダペースト、４５はボイド、６０はシリコンチップ、６１はエミッタ電極、６７はゲート電極、６８はコレクタ電極を示す。
【０００６】
シリコンチップ６０は、ＩＧＢＴの構成を有するものである。シリコンチップ６０の実装手順は、まずシリコンチップ６０を矢印Ｄに示す方向に押圧してリフロー前のハンダペースト４４に付着させる。その後、ハンダペースト４４をリフローすることによって、シリコンチップ６０を電気的に基板４３に接続させるのが一般的である。ところで、シリコンチップ６０をハンダペースト４４に付着させるときに、シリコンチップ６０とハンダペースト４４との間に空気が挟まれると、ハンダペースト４４の中にボイド４５となって残る。ボイド４５が残ると、シリコンチップ６０と基板４３との電気的接続の信頼性を低下させることになる。
【０００７】
【発明が解決しようとする課題】
本発明は、上記課題を解決するために、半導体装置の製造工程における半導体チップへのダメージ等の発生、及び実装工程におけるボイドの発生を一括して防止可能な半導体装置及びその製造方法を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明は、半導体装置において、半導体チップの第１の主面に電極を形成し、前記半導体チップの第２の主面に別の電極を形成してなる半導体装置において、前記第１の主面の縁辺部及びその近傍に絶縁性を有する枠状体を設け、前記半導体チップの前記枠状体を設けた部分を他の部分よりも薄くしてなることを特徴とするものとした。
【０００９】
したがって、本発明に係る半導体装置は、枠状体を補強材とすることが可能になるので、半導体装置の製造工程において、半導体基板、すなわち個々の半導体チップを切り出す前の基板に亀裂や欠け、あるいは反りが生じにくくなる。また、半導体チップの枠状体を設けた部分を他の部分よりも薄くしているので、半導体装置を配線基板等に実装するときに、半導体装置とハンダとの間に挟まれた空気が抜けやすくなる。
【００１０】
また、本発明は、前記枠状体を硼珪酸ガラスで形成することができる。このようにすれば、枠状体と半導体基板との間に所定値以上の電圧を印加することにより、枠状体を半導体基板に接続することが容易にできる。
【００１１】
さらに、本発明は、前記枠状体を第１の絶縁材と第２の絶縁材とを積層させて形成することができる。このようにすれば、第２の絶縁材として第１の絶縁材と半導体基板との接着能を有するものを選択すると、第１の絶縁材は接着能の有無に関係なく補強材として最も好ましいものを選択でき、枠状体の補強材としての作用を高めることができる。また、第１の絶縁材に補強材としての作用が比較的高いものを選択すれば、第２の絶縁材は補強材と用いること以外の観点からを選択することもできる。
【００１２】
くわえて、本発明は、前記枠状体を前記電極の縁辺部及びその近傍の一部または全部を覆うように形成できる。このようにすれば、電極の周囲の半導体チップが外部に露出して、露出部分から水分等が進入することを防止できる。
【００１３】
また、本発明は、半導体装置の製造方法において、半導体基板の第１の主面に電極を形成する工程と、前記第１の主面のスクライブラインで囲まれる領域の縁辺部及びその近傍に硼珪酸ガラスで形成された枠状体を載置する工程と、前記半導体基板と前記枠状体との間に所定電圧を印加して、前記枠状体を前記半導体基板に接着する工程と、前記半導体基板を前記第１の主面側から押圧しつつ前記半導体基板の第２の主面側を研削して、前記半導体基板を薄くするとともに、前記半導体基板の前記枠状体を接着した部分が他の部分よりも薄くなるようにする工程と、前記半導体基板の第２の主面に別の電極を形成する工程を有することを特徴とするものとした。
【００１４】
したがって、本発明に係る半導体装置の製造方法は、半導体基板を第２の主面側から研削する通常の工程において、半導体基板の枠状体を接着した部分を他の部分よりも薄くする加工を行うことができる。したがって、この加工のために特別の工程を付加する必要がない。
【００１５】
さらに、本発明は、半導体装置の製造方法において、半導体基板の第１の主面に電極を形成する工程と、前記第１の主面のスクライブラインで囲まれる領域の縁辺部及びその近傍に樹脂を設ける工程と、前記樹脂上に絶縁材を載置する工程と、前記樹脂を加熱して硬化させ、前記絶縁材を前記半導体基板に接着する工程と、前記半導体基板を前記第１の主面側から押圧しつつ前記半導体基板の第２の主面側を研削して、前記半導体基板の前記絶縁材を接着した部分を他の部分よりも薄くする工程と、前記半導体基板の第２の主面に別の電極を形成する工程を有することを特徴とするものとした。
【００１６】
したがって、本発明に係る半導体装置の製造方法は、樹脂と絶縁材からなる２層構造の枠状体を容易に形成することができる。
【００１７】
【発明の実施の形態】
以下に、本発明の第１の実施の形態に係る半導体装置を図面に基づいて詳細に説明する。図１は、本発明の第１の実施の形態に係る半導体装置を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線における断面を露出させた断面斜視図である。図１において、１０は半導体装置、１１は枠状体、１６はエミッタ電極膜、１７はゲート電極膜、１８はコレクタ電極膜、１９は間隙、２０ａ，２０ｂは凹面部、３０はシリコンチップを示す。
【００１８】
半導体装置１０は、ＩＧＢＴとしての構成を有するものであり、シリコンチップ３０の内部には図示しないベース領域、Ｐウェル領域、Ｎ＋型エミッタ領域などが形成されている。また、シリコンチップ３０は、第２の主面側の縁辺領域に凹面部２０ａ，２０ｂを環状に形成している。したがって、シリコンチップ３０の縁辺近傍の部分は、他の部分よりも薄い。なお、シリコンチップ３０の内部に形成される拡散領域は、ＩＧＢＴを構成するものであればよく、特定の構成に限定されるものではない。
【００１９】
また、図１（ａ）及び（ｂ）に示すように、シリコンチップ３０の第１の主面には、エミッタ電極膜１６及びゲート電極膜１７を形成している。さらに、シリコンチップ３０の第１の主面側の縁辺領域には、枠状体１１を形成している。枠状体１１は、硼珪酸ガラスを材料として形成され、エミッタ電極膜１６及びゲート電極膜１７よりも高く形成されている。なお、枠状体１１の高さは、後述する理由により、凹面部２０ａ，２０ｂの深さよりも大きくする必要がある。また、枠状体１１は、硼珪酸ガラス以外の絶縁性材料、例えばポリイミドなどの樹脂で形成することが可能である。
【００２０】
なお、この実施の形態においては、枠状体１１とエミッタ電極膜１６及びゲート電極膜１７との間に、マージンとしての間隙を設けているが、このような間隙を設けずに、枠状体１１とエミッタ電極膜１６及びゲート電極膜１７とが接するようにしてもよい。また、エミッタ電極膜１６とゲート電極膜１７との間に、枠状体１１と同一の材料または別の材料で絶縁体を設けて、エミッタ電極膜１６とゲート電極膜１７との電気的絶縁が確実に確保されるようにしてもよい。
【００２１】
以上の構成によれば、枠状体１１がシリコンチップ３０の補強材になるので、シリコンウェハをダイシングしてシリコンチップ３０とする際に、シリコンチップに割れが生じたり、角部が欠けたりすることを防止することが可能となる。また、シリコンチップ３０の縁辺部及びその近傍の部分を他の部分よりも薄くしているので、以下に述べるような利点がある。
【００２２】
図１１は、本発明の第１の実施の形態に係る半導体装置の実装方法を示す断面図である。図１１において、４２はランド、４３は基板、４４はハンダペースト、４５はボイドを示す。その他の符号は、図１において用いた符号と同じものを示す。この実施の形態に係る半導体装置では、半導体装置を矢印Ｂの方向に押圧してハンダペースト４４に付着させるときに、半導体装置とハンダペースト４４との間に空気が挟まった場合でも、ボイド４５が矢印Ｃの方向に移動する。したがって、ボイド４５が残りにくくなり、シリコンチップ装置と基板４３との電気的接続の信頼性を向上することができる。
【００２３】
なお、この実施の形態においては、枠状体１１が切れ目なく環状に形成されるものとしたが、枠状体１１の１カ所または複数箇所に切れ目を入れてもよい。図１４は、枠状体の変形例を示す斜視図である。図１４において、３６は切れ目、２１はプローブ針を示す。その他の符号は、図１において用いた符号と同じものを示す。この例においては、枠状体１１に切れ目３６を設けている。したがって、例えばプローバを用いて検査するときに、プローブ針２１を切れ目３６の部分でエミッタ電極膜１６に当てるようにすれば、プローブ針２１が枠状体１１の内側の部分に当たって検査を妨げることを防止できる。なお、切れ目３６を設ける代わりに、枠状体１１の切れ目３６に相当する部分の高さを他の部分よりも低くしてもよい。
【００２４】
さらに、本発明の第１の実施の形態に係る半導体装置の製造方法について説明する。図３〜図７は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面斜視図（１）〜（５）である。これらの図において、３１はシリコンウェハ、３２は枠状体、３７はエミッタ電極、３８はダイシングライン、４０は上定盤、４１は下定盤を示す。その他の符号は、図１において用いた符号と同じものを示す。
【００２５】
まず、図３に示すように、シリコンウェハ３１に、図示しないベース領域、Ｐウェル領域、Ｎ＋型エミッタ領域などを形成しておく。さらに、第１の主面上に、エミッタ電極膜１６，３７、及びゲート電極膜１７を形成しておく。ここで、エミッタ電極膜１６及びゲート電極膜１７は１つの半導体装置に対して形成されるものであり、エミッタ電極膜３７はその半導体装置に隣接する半導体装置に対して形成されるものである。なお、以上の部分の製造に関しては、特定の方法に限定されるものではなく、周知の製造方法のいずれを採用しても良い。
【００２６】
次に、図４に示すように、硼珪酸ガラスの枠状体３２をシリコンウェハ３１上に載置する。そして、シリコンウェハ３１側がプラス、枠状体３２側がマイナスとなるように電圧を印加する。この電圧の印加によって、枠状体３２中の窒素が分極し、枠状体３２がシリコンウェハ３１に接着する。したがって、枠状体３２の材料として硼珪酸ガラスを利用することにより、枠状体３２を接着するための樹脂等が不要になるという利点がある。
【００２７】
そして、図５に示すように、上定盤３１によってシリコンウェハ３１の第１の主面側を矢印Ａに示すように押圧しながら、下定盤３２によってシリコン基板１１の第２の主面側を研削する。このとき、上定盤３１の押圧力は、通常の研削工程の場合よりも強く、かつ、シリコンウェハ３１に割れ等が生じない範囲とする。そうすると、シリコンウェハ３１は、枠状体３２を介して強く押圧されるので、シリコンウェハ３１の第２の主面と下定盤３２との間に生じる摩擦力が従来技術に係る製造方法を用いる場合よりも不均一になる。すなわち、シリコンウェハ３１の第２の主面の、上定盤３１と枠状体３２とが接している部分の下方の部位には、その周辺部よりも大きな摩擦力が生じるので周辺部よりも研削厚が大きくなる。
【００２８】
したがって、図６に示すように、シリコンウェハ３１を所定の厚さになるまで研削すると、上定盤３１と枠状体３２とが接している部分が他の部分よりも薄くなり、この接している部分の下方に凹面部２０ａ，２０ｂが形成される。なお、凹面部２０ａ，２０ｂの深さは、言うまでもなく枠状体３２の高さと同じまたはこれよりも小さくなる。よって、枠状体３２の高さは、必要とされる凹面部２０ａ，２０ｂの深さを配慮して決定する必要がある。
【００２９】
次に、図７に示すように、シリコンウェハ３１の第２の主面をエッチングし、コレクタ電極膜１８を形成する。そして、シリコンウェハ３１をダイシングライン３８でダイシングし、各々図１に示したような半導体装置とする。なお、凹面部２０ａ，２０ｂは、研削工程ではなく、研磨工程で形成しても良い。
【００３０】
以上のように、本発明の第１の実施の形態に係る半導体装置の製造方法においては、凹面部２０ａ，２０ｂを形成するために、特別の工程を設ける必要がないという利点がある。
【００３１】
さらに、本発明の第２の実施の形態に係る半導体装置を図面に基づいて詳細に説明する。図２は、本発明の第２の実施の形態に係る半導体装置を示す断面斜視図である。図２において、１２は下部枠状体、１３は上部枠状体、１３ａは上段部、１３ｂは下段部、１４は下部枠状体、１５は上部枠状体、２１はプローブ針を示す。その他の符号は、図１において用いた符号と同じものを示す。
【００３２】
本発明の第２の実施の形態に係る半導体装置１０は、下部枠状体１２と上部枠状体１３を積層することにより、枠状体を２層構造としている。下部枠状体１２は、ポリイミドで形成されており、補強材としての機能と共に上部枠状体１３をシリコンチップ３０に接着する機能も有している。上部枠状体１３は、チッ化アルミニウムで形成されている。また、上部枠状体１３の上面側に段差を設け、外（縁辺）側を上段部１３ａ、内（中心）側を下段部としている。また、エミッタ電極膜１６とゲート電極膜１７との間にも下部枠状体１４及び上部枠状体１５を形成している。なお、上部枠状体１５は、その上面が上部枠状体１３の上面よりも低くなるように形成している。これは、後述する工程において、シリコンチップ３０の縁辺部及びその近傍の部分が他の部分よりも確実に薄くなるようにするためである。
【００３３】
したがって、この実施の形態においては、上部枠状体１３を下部枠状体１２によってシリコンチップ３０に接着するので、上部枠状体１３に接着能がなくともよい。したがって、上部枠状体１３の材料として、剛性、耐熱性、絶縁性、加工性などの観点から最も好ましいものを適宜選択できる。また、上部枠状体１３の上面側に段差を設け、内側の部分を低くしているので、プローバを用いて検査するときに、プローブ針２１が上部枠状体１３の内側の部分に当たって検査を妨げることを防止できる。さらに、エミッタ電極膜１６とゲート電極膜１７との間にも下部枠状体１４及び上部枠状体１５を形成したので、両電極膜間の絶縁性を確実に確保することができる。くわえて、下部枠状体１４がエミッタ電極膜１６及びゲート電極膜１７の縁辺部を覆っているので、シリコンチップ３０の表面に水分等が進入することを確実に防止することができる。
【００３４】
なお、下部枠状体１２は、ポリイミド以外の樹脂を用いて形成することができる。また、上部枠状体１３は、チッ化アルミニウムの他に、アルミナなど他の材料を用いて形成することができる。さらに、ポリイミドなどの樹脂で形成することも可能である。
【００３５】
さらに、本発明の第２の実施の形態に係る半導体装置の製造方法について説明する。図８及び図９は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す断面斜視図（１）及び（２）である。これらの図において、３３は下部枠状体、３４，３５は上部枠状体を示す。その他の符号は、図１並びに図３〜図７において用いた符号と同じものを示す。
【００３６】
まず、シリコンウェハ３１に、図示しないベース領域、Ｐウェル領域、Ｎ＋型エミッタ領域などを形成しておく。さらに、第１の主面上に、エミッタ電極膜１６，３７、及びゲート電極膜１７を形成しておく。ここで、エミッタ電極膜１６及びゲート電極膜１７は１つの半導体装置に対して形成されるものであり、エミッタ電極膜３７はその半導体装置に隣接する半導体装置に対して形成されるものである。なお、以上の部分の製造に関しては、特定の方法に限定されるものではなく、周知の製造方法のいずれを採用しても良い。
【００３７】
次に、図８に示すように、ポリイミドを塗布して下部枠状体３３を形成する。この際、ポリイミドがエミッタ電極膜１６，３７、及びゲート電極膜１７をの縁辺部及びその近傍を覆うようにする。なお、下部枠状体３３は、印刷など他の方法によって形成してもよく、樹脂の種類によってはポッティングによって形成してもよい。次に、下部枠状体３３上に上部枠状体３４，３５に載置する。そして、下部枠状体３３を加熱して上部枠状体３４，３５を下部枠状体３３に接着する。
【００３８】
以上の工程の後、シリコンウェハ３１の第２の主面をエッチングし、さらに図示しないコレクタ電極膜を形成する。そして、シリコンウェハ３１をダイシングし、個別の半導体装置とする。
【００３９】
さらに、本発明の第３の実施の形態に係る半導体装置を図面に基づいて詳細に説明する。図１３は、本発明の第３の実施の形態に係る半導体装置を示す断面斜視図である。図１３において、２２，２３は導電性樹脂を示す。その他の符号は、図２において用いた符号と同じものを示す。
【００４０】
この実施の形態においては、エミッタ電極膜１６及びゲート電極膜１７を導電性樹脂２２，２３で覆っている。したがって、シリコンチップ３０の第１の主面は、導電性樹脂２２，２３に加えて、下部枠状体１２、上部枠状体１３、下部枠状体１４及び上部枠状体１５によって完全に覆われている。このように構成したことにより、シリコンチップ３０の第１の主面に水分が進入することをより確実に防止することが可能になる。
【００４１】
なお、以上説明した３つの実施の形態に係る半導体装置は、ＩＧＢＴの構成を有するものを例として説明したが、ＭＯＳＦＥＴやサイリスタなど他の構成を有するものに対しても好ましく適用できる。また、これらの半導体装置の製造工程において、シリコンウェハ３１の第２の主面を研削した後に、研削面に直接電極を形成すれば、良好なオーミック接合を得ることができる。
【００４２】
【発明の効果】
以上のように、本発明は、半導体基板の第２の主面を研削する前に、スクライブラインで囲まれる領域、すなわちシリコンチップとして切り出される領域の縁辺部及びその近傍に絶縁性を有する枠状体を形成したので、枠状体が半導体基板の補強材となり、半導体基板に亀裂や欠けが生じることを防止できる。また、第１の主面側に枠状体を形成するので、従来技術で用いた補強材のように、第２の主面への電極等の形成を阻害する要因にならない。さらに、半導体基板を枠状体から剥離する工程が不要になる。くわえて、半導体基板の枠状体を形成した部分が他の部分よりも薄くなるようにするので、シリコンチップを配線基板等に実装するときに、半導体装置とハンダの間の空気が抜けやすくなり、ボイドの発生を防止できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線における断面を露出させた断面斜視図である。
【図２】本発明の第２の実施の形態に係る半導体装置を示す断面斜視図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面斜視図（１）である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面斜視図（２）である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面斜視図（３）である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面斜視図（４）である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面斜視図（５）である。
【図８】本発明の第２の実施の形態に係る半導体装置の製造方法を示す断面斜視図（１）である。
【図９】本発明の第２の実施の形態に係る半導体装置の製造方法を示す断面斜視図（２）である。
【図１０】従来技術に係る半導体装置の製造方法を示す断面図（１）であり、（ａ），（ｂ）及び（ｃ）はそれぞれ製造工程を示す。
【図１１】本発明の第１の実施の形態に係る半導体装置の実装方法を示す断面図である。
【図１２】従来技術に係る半導体装置及びその実装方法を示す断面図（２）であり、（ａ）は半導体装置の概略を示す断面斜視図、（ｂ）は実装方法を示す断面図である。
【図１３】本発明の第３の実施の形態に係る半導体装置を示す断面斜視図である。
【図１４】枠状体の変形例を示す斜視図である。
【符号の簡単な説明】
１０　　半導体装置
１１　　枠状体
１２　　下部枠状体
１３　　上部枠状体
１３ａ　上段部
１３ｂ　下段部
１４　　下部枠状体
１５　　上部枠状体
１６　　エミッタ電極膜
１７　　ゲート電極膜
１８　　コレクタ電極膜
１９　　間隙
２０ａ　凹面部
２０ｂ　凹面部
３０　　シリコンチップ
３１　　シリコンウェハ
３２　　枠状体
３３　　下部枠状体
３４　　上部枠状体
３５　　上部枠状体
３６　　切れ目
３７　　エミッタ電極
３８　　ダイシングライン
４０　　上定盤
４１　　下定盤
４２　　ランド
４３　　基板
４４　　ハンダペースト
４５　　ボイド
５０　　シリコンウェハ
５１　　補強板
５２　　表面パターン
５３　　ダイシング溝
５４　　シリコンチップ
５５　　ブレード
６０　　シリコンチップ
６１　　エミッタ電極
６７　　ゲート電極
６８　　コレクタ電極
【図１】
2004047780.tif 000003
【図２】
2004047780.tif 000004
【図３】
2004047780.tif 000005
【図４】
2004047780.tif 000006
【図５】
2004047780.tif 000007
【図６】
2004047780.tif 000008
【図７】
2004047780.tif 000009
【図８】
2004047780.tif 000010
【図９】
2004047780.tif 000011
【図１０】
2004047780.tif 000012
【図１１】
2004047780.tif 000013
【図１２】
2004047780.tif 000014
【図１３】
2004047780.tif 000015
【図１４】
2004047780.tif 000016