(57)【要約】【課題】外部より制御できるＥＳＤ保護手段を備えＥＳＤ保護以上の機能を提供する。【解決手段】電子装置（１４０）のＥＳＤ保護手段を外部から制御するための制御構造（１００）には、前記電子装置に結合された分流器（１３０）と、前記分流器に結合された外部接点（１５０）と、前記分流器に結合された電源とを備える。前記電源の電源信号（１１０）は、前記分流器が前記電子回路に結合される前に、前記分流器に結合される。外部接点を、接地信号、ＡＣ信号、及び、ＤＣ信号の１つに結合して、分流器を動作不能としたり、ヒータとして利用したり、電源を安定化手段として用いたりすることもできる。【選択図】図１
2004363585.tif 000002
【特許請求の範囲】
【請求項１】
電子装置の静電気放電保護手段を外部から制御するための構造であって、
前記電子装置に結合された分流器と、
前記分流器に結合された外部接点と、
前記分流器に結合された電源とを備え、
前記分流器が前記電子回路に結合される前に、前記電源の電源信号が、前記分流器に結合されることを特徴とする、静電気放電保護手段の制御構造。
【請求項２】
前記電子装置の電源立上げシーケンス中に、前記外部接点を用いて前記分流器を動作不能にして、前記電子装置の電源立上げを高速化することを特徴とする、請求項１に記載の静電気放電保護手段の制御構造。
【請求項３】
前記分流器に、対応するトリガ段と、対応するトランジスタ素子が含まれ、前記トリガが、前記外部接点、及び、前記電源に結合され、前記トランジスタ素子が前記外部接点に結合されていることを特徴とする、請求項１に記載の静電気放電保護手段の制御構造。
【請求項４】
前記トリガ段に、
ＲＣ回路と、
前記ＲＣ回路と並列をなし、かつ該ＲＣ回路に結合されたトリガ・トランジスタ素子とが含まれることを特徴とする、
請求項３に記載の静電気放電保護手段の制御構造。
【請求項５】
被保護回路に結合された静電気放電保護装置を外部から制御するための方法であって、
前記静電気放電保護装置に結合された外部接点を接地するステップと、
前記外部接点を介して、前記静電気放電保護装置にＤＣ信号を供給するステップと、
前記外部接点を介して、前記静電気放電保護装置にＡＣ信号を供給するステップとからなる群の中のいくつかのステップを有する、
静電気放電保護装置の制御方法。
【請求項６】
ＤＣ信号の供給によって、前記被保護回路の熱量を増大させる操作が可能になることを特徴とする、請求項５に記載の静電気放電保護装置の制御方法。
【請求項７】
ＡＣ信号の供給によって、前記被保護回路に供給される電力量を等化する操作が可能になることを特徴とする、請求項５に記載の静電気放電保護装置の制御方法。
【請求項８】
接地によって、前記被保護回路の電源立上げ段階中に、前記静電気放電保護装置を動作不能にする操作が可能になることを特徴とする、請求項５に記載の静電気放電保護装置の制御方法。
【請求項９】
さらに、ある前記静電気放電保護装置が電力サージを被るのに応じて、電源信号をアースに結合するステップを有することを特徴とする、請求項５に記載の静電気放電保護装置の制御方法。
【請求項１０】
電子装置に結合された分流器と、
前記分流器に結合された外部接点と、
前記分流器に結合された電源であって、該電源の電源信号は、前記分流器が前記電子回路に結合される前に、前記分流器に結合される電源と、
前記外部接点を接地する作用と、前記外部接点を介して前記分流器にＤＣ信号を供給する作用と、前記外部接点を介して前記分流器にＡＣ信号を供給する作用のうち、１つ以上の前記作用を実行するための手段と
を有する分流器の制御構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、電子回路の分野に関するものであり、とりわけ、静電気放電（ＥＳＤ）保護手段を含む電子回路に関するものである。
【背景技術】
【０００２】
静電気放電すなわちＥＳＤは、電子回路における重大な動作及び設計上の問題である。保護されていない電子装置が人または機械からの電力サージや静電気放電にさらされると、装置内の構成部品が、設計基準を超える電圧レベルにさらされる可能性がある。構成部品は、永久的に損傷を被るか、または、正しく動作できなくなる。この問題に対するアプローチの１つは、保護されていない電子装置を静電気放電保護回路に結合することである。静電気放電保護回路の目的は、電力サージに対する障壁の働きをすることにある。静電気放電保護回路は、所定のレベルを超える入力電力レベル分をアースに分流することによって、静電気放電保護を施すことが可能である。しかし、このタイプの静電気放電保護回路は、外部からの制御が不可能であり、静電気放電保護回路を静電気放電保護以外の用途に用いることができない。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、外部より制御できる静電気放電保護手段を備えることにより各種電子装置に単なる静電気放電保護以上の機能を提供することにある。
【課題を解決するための手段】
【０００４】
電子装置の静電気放電（ＥＳＤ）保護手段を外部から制御する方法及び構造が開示される。ある構造によれば、分流器が電子装置に結合され、外部接点が分流器に結合される。さらに、電子回路に分流器を結合する前に、１つ以上の電源が分流器に結合される。電源は、電源の電力サージがアースに結合されるように、分流器が電子装置に結合される前に、分流器に結合される。ある方法に従って、外部接点を利用すると、分流器に結合された外部接点の１つ以上を接地することと、１つ以上の外部接点を介して、１つ以上の直流（ＤＣ）信号を分流器の１つ以上に供給することと、外部接点の１つ以上を介して、１つ以上の交流（ＡＣ）信号を分流器の１つ以上に供給することのうち、１つ以上を実施する操作が可能になる。
【発明を実施するための最良の形態】
【０００５】
新規であると確信する本発明の特徴については、付属の請求項において詳述されている。しかし、本発明自体の構成及び動作方法の両方については、その目的及び利点と共に、添付の図面に関連してなされる、本発明のいくつかの典型的な実施態様について述べた、本発明に関する下記の詳細な説明を参照することによって、最もよく理解することが可能になる。
【０００６】
本発明は、多種多様な形態による実施態様が可能であるが、本開示が、本発明の原理の一例とみなされるべきものであり、本発明を図示及び解説の特定の実施態様に制限することを意図したものではないという了解の下に、特定の実施態様を示し、詳細な説明を加えることにする。以下の説明では、図面のいくつかの図における同じ部分、同様の部分、または、対応する部分の説明には、同様の参照番号が用いられる。
【０００７】
次に図１を参照すると、外部から制御される静電気放電保護装置であるＥＳＤ保護装置１３０の基本図１００が、本発明のある特定の実施態様に基づいて示されている。ＥＳＤ保護装置１３０は、電源信号である電源電圧１１０に結合され、アース１２０にも結合されている。外部入力１５０は、ＥＳＤ保護装置１３０の動作を制御する。被保護回路１４０は、電源電圧１１０に結合され、アース１２０にも結合されている。本発明のある特定の実施態様では、被保護回路１４０は、アース１２０及び電源電圧１１０に対して、ＥＳＤ保護装置１３０と並列回路構成をなしている。電源電圧１１０の入力電圧サージが生じると、ＥＳＤ保護装置１３０はそれをアースに短絡し、その結果、被保護回路１４０が保護されることになる。本発明のいくつかの実施態様では、ＥＳＤ保護装置１３０は、１つ以上のダイオードが直列に接続され、該１つ以上のダイオードの各ダイオードが同じ配向をなす、ダイオード連鎖である。このダイオード連鎖は、電源電圧１１０の値に従って、いくつかのダイオードを備えている。本発明のある特定の実施態様の場合、外部入力１５０によって、ＥＳＤ保護装置１３０に対して、接地信号、ＤＣ信号、または、ＡＣ信号の１つを供給する操作が可能になる。接地信号によって、ＥＳＤ保護装置１３０はアース１２０に結合されるようになる。集積回路におけるスイッチングのような、いくつかの実施態様では、被保護回路１４０の電源立上げ段階中に、ＥＳＤ回路１３０をアースに結合することが可能である。ＥＳＤ保護装置１３０をアース１２０に結合すると、ＥＳＤ保護手段を起動することなく、高速度で被保護回路１４０をオンにできるようになる。本発明のある特定の実施態様では、ＤＣ信号によって、ＥＳＤ保護装置１３０を発熱装置として利用できるよう。ＡＣ信号によって、ＥＳＤ保護装置１３０を電源電圧安定化装置として利用できる。本発明のある特定の実施態様では、ＡＣ信号によって、電源電圧１１０に結合された電源の１つ以上の電力発振を低減させる作用も可能になる。
【０００８】
次に図２を参照すると、複数のコア回路（２１０、２４０、２６０、２８０）に結合された複数の、静電気放電保護装置であるＥＳＤ保護装置（２３０、２５０、２７０、２９０として示された）、のシステム図２００が、本発明のある特定の実施態様に従って示されている。複数のコア回路（２１０、２４０、２６０、２８０）は、電子回路２０５に結合されている。電子回路２０５は、例えば、集積回路またはプリント回路基板（ＰＣＢ）とすることが可能である。電子回路２０５は、電子回路２０５と同様の複数の素子が含まれている、テスト集積回路パッケージの一部とすることも可能である。複数のＥＳＤ保護装置（２３０、２５０、２７０、２９０）には、さらに、対応する複数の外部接続が含まれている。複数の外部接続は、複数のコア回路（２１０、２４０、２６０、２８０）に結合することもできるし、あるいは、外部制御装置に結合することも可能である。さらに、複数の外部接続の１つ以上を互いに結合して、該１つ以上の外部接続に入力信号を結合できるようにすることも可能であるという点に留意されたい。１つ以上の外部接続に結合された入力信号を利用して、例えば、複数のＥＳＤ保護装置（２３０、２５０、２７０、２９０）の１つ以上の動作に同期制御を施すことも可能である。本発明のある特定の実施態様では、複数のコア回路（２１０、２４０、２６０、２８０）のそれぞれが、個別電源を備えており、複数のコア回路（２１０、２４０、２６０、２８０）のそれぞれが、複数のＥＳＤ保護装置（２３０、２５０、２７０、２９０）の別個のＥＳＤ保護装置にそれぞれ結合されている。
【０００９】
次に図３を参照すると、本発明のある特定の実施態様による、単一ＥＳＤ保護装置（コア分流器）３００として示す一分流器の第１の概略図が示されている。コア分流器３００は、容量素子３２０の第１の端子に結合された抵抗素子３１５の第１の端子が含まれている。本発明のある特定の実施態様では、抵抗素子（Ｒ）３１５及び容量素子（Ｃ）３２０は、ＲＣ回路を形成している。本発明の実施態様のいくつかでは、ＲＣ回路の時定数は約６０ナノ秒（ｎｓ）である。容量素子３２０の第２の端子は、さらに、アース３１０に結合されている。抵抗素子３１５の第２の端子は、電源電圧３０５に結合されている。抵抗素子３１５の第１の端子及び容量素子３２０の第１の端子は、トリガ・トランジスタ素子３４０の第１の端子及びトリガ・トランジスタ素子３４５の第１の端子にも結合されている。本発明のある特定の実施態様では、トリガ・トランジスタ素子３４０の第１の端子は、反転されている。トリガ・トランジスタ素子３４０の第２の端子は、電源電圧３０５に結合され、一方、トリガ・トランジスタ素子３４５の第２の端子は、アース３１０に結合されている。トリガ・トランジスタ素子３４０の第３の端子は、トリガ・トランジスタ素子３４５の第３の端子に結合されている。ＲＣ回路とトリガ・トランジスタ素子３４０，３４５はこの分流器のトリガ段３５０を形成している。トリガ・トランジスタ素子３４５の第３の端子及びトリガ・トランジスタ素子３４０の第３の端子は、さらに、トランジスタ素子３３０の第２の端子にも結合されている。本発明のある特定の実施態様では、トリガ・トランジスタ素子３４０の第３の端子及びトリガ・トランジスタ素子３４５の第３の端子は、電界効果トランジスタの対応するゲート３３５である。本発明のいくつかの実施態様では、ゲート３３５は、約１０ミリアンペア（ｍＡ）を必要とする。トランジスタ素子３３０の第１の端子は、電源電圧３０５に結合され、一方、トランジスタ素子３３０の第３の端子は、アース３１０に結合されている。単一ＥＳＤ保護装置（コア分流器）３００の外部接点３２５はトランジスタ素子３３０の第２の端子に結合されている。
【００１０】
外部接点３２５によって、接地信号、ＡＣ信号、及び、ＤＣ信号の１つに結合する操作が可能になる。本発明のある特定の実施態様では、外部接点３２５に対するＤＣ信号の結合を利用して、下記のオプションの任意のどれかを実施することが可能である。
【００１１】
オプション１：ゲート３３５を接地して、電源立上げ段階中、コア分流器３００がオンにならないようにする。
【００１２】
オプション２：定ＤＣ信号を加えて、より多くの電力を引き出し、コア分流器３００をヒータとして利用できるようにする。
【００１３】
オプション３：ＩＯまたはコア回路の電源を安定させる手段として用いることが可能なＤＣ信号を加える。第３のオプションにおいて、コア分流器３００が電力を引き出すことは、コア回路またはＩＯがオフの場合に限られるので、ＩＯまたはコア回路がオンになった時、大きい負荷をかけずに、定電流または電力が引き出されたように見える。本発明のある特定の実施態様の場合、この第３のオプションは、コア分流器を利用した負荷の均一化に利用可能である。
【００１４】
これら３つのオプションの原理については、以下で述べることにする。
【００１５】
オプション１に関して、システム・電源立上げは、多くの異なるチップが異なる電源立上げシーケンスを必要とする、極めて複雑なプロセスである。各チップは、ＥＳＤ保護装置がそれらを保護し、結合するため、特定の電源立上げ・タイミングを必要とする、個別のオンチップ及びオンパッケージ電源を備えることが可能である。チップ上のコア分流器は、余剰電圧／電流をアースに分流するため、極めて迅速にオンになるように設計されている。チップの電源立上げが速すぎる場合には、コア分流器をトリガして、オンにして、一群の電流を分流しかねない（コア分流器が電源の電源立上げをＥＳＤ事象として処理する）。従って、一般には、システムの電源立上げは、システム内の全てのチップにとって複雑なタイミングのシーケンスになりかねない。コア分流器３００のようなコア分流器を一時的に動作不能すなわちオフにする能力を備えることによって、基板上に複雑な電源立上げ回路要素を設けなくても、極めて迅速にチップの電源立上げを実施することが可能になる。
【００１６】
オプション２に関して、高感度な位相ロック・ループ／遅延ロック・ループ（ＰＬＬ／ＤＬＬ）、入力／出力（Ｉ／Ｏ）回路、アナログ回路、及び／または、測定テスト構造を備えたいくつかのチップでは、回路要素を一定の温度に保つことが必要になる。これは、回路の性能が温度によって変化しないようにするために必要とされる。一例として、温度が上昇するにつれて、ＦＥＴの動作速度が低くなり、金属の抵抗が増す。ヒータ、または、熱背景を一定に保つ負荷を生じる回路を利用することによって、高感度な回路要素は、はるかに安定した挙動を示す。問題の１つは、ダイ上のスペースに関する限り、ヒータが大きく、高くつくという点である。コア分流器３００のようなコア分流器は、ダイ上の至るところに配置し、分布させることができるので、ダイ温度を一定に保つのを助けるため、ヒータとして利用することが可能である。
【００１７】
オプション３に関して、最新のＩＯ設計には、安定したＩＯ電源の維持に役立つ方法の１つとして、「電流ステアリング」が組み込まれている。終端が成端処理されたバスの場合、バスをＶＤＤまでプルアップする固定抵抗器が設けられている。ＩＯパッドは、０（すなわち低）を伝える必要がある場合、プルダウンＮＦＥＴによってプルダウンする。ＩＯパッドは、１（すなわち高）を伝える必要がある場合、プルダウンＮＦＥＴを解放し、バス終端の終端抵抗器が、バスをプルアップして、１（すなわち高）にまで戻す。ＩＯパッドがプルダウンすると、プルアップ抵抗器を通ってプルダウンＮＦＥＴに流れる電流が生じる。この電流は、パッドのプルダウン中にのみ流れるので、ＩＯ電源に不均一な負荷要求が生じる。電源は、負荷変動を受けると、共振し、不安定になる可能性がある。電流ステアリングを用いる場合、パッドがプルダウン中でなければ、必ず、その同じ電流をチップ内部で接地に流すことになる。パッドがプルダウンすると、電流ステアリング装置は、電流が流れないようにする。従って、要するに、電源にとっては、定負荷が存在するように見える。やはり、スペースに制限があるため、装置の追加は高くつくので、同じ電流ステアリング操作に極めて大きい電流ステアリング装置を利用する代わりに、既存のＥＳＤコア分流器を利用することによって、ダイが大幅に節約されることになる。
【００１８】
本発明の代替実施態様では、ＡＣ信号がコア分流器３００の外部接点３２５に結合されるので、周波数依存負荷は電源電圧３０５に結合される。この周波数依存負荷は下記の目的で利用することが可能である。
【００１９】
１）テスト目的。周波数依存負荷と電源電圧３０５の共振を整合させることが可能であり、電源電圧３０５の共振による電源揺動に照らして、コンデンサ及びＩＯ／コア設計を評価することが可能である。テストの目的は、集積回路の信頼性を確かめることにある。
【００２０】
２）実験目的。電源電圧３０５に対する揺動または共振の注入を利用して、ＩＯまたはコア回路からの既存の共振を相殺することが可能である。
【００２１】
次に図４を参照すると、本発明のある特定の実施態様による、外部接点４１０に結合された複数のコア分流器４２０の第２の概略図４００が示されている。Ｎ個のコア分流器３００で表わされた複数のコア分流器４２０は、外部接点４１０に結合されている。図１の解説において上述のように、コア分流器４２０の１つ以上は、本発明の精神及び範囲を逸脱することなく、ダイオード連鎖として実施可能である。単一外部接点４１０を利用することによって、外部接点４１０で得られる単一外部制御信号によって複数のコア分流器４２０を制御できるようにする操作が可能になる。本発明のある特定の実施態様では、外部接点は、Ｎ個のコア分流器３００の素子の複数のゲート３３５に結合される。
【００２２】
次に図５を参照すると、本発明のある特定の実施態様による、複数の外部接点に結合された複数のコア分流器の第３の概略図５００が示されている。コア分流器（５１０、５２０、５３０）は、第１の外部接点５４０に結合され、一方、コア分流器（５６０、５７０、５８０）は、第２の外部接点５５０に結合されている。第１の外部接点５４０及び第２の外部接点５５０を利用すると、コア分流器（５６０、５７０、５８０）とは別個に、コア分流器（５１０、５２０、５３０）を制御できるようにする操作が可能になる。図５には２つの外部接点が示されているが、本発明の精神及び範囲を逸脱することなく、より多くの外部接点とコア分流器（５１０、５２０、５３０）及びコア分流器（５６０、５７０、５８０）とのグループ化を実施することが可能であるという点に留意されたい。さらに、本発明の精神及び範囲を逸脱することなく、異なる数のコア分流器を利用することも可能であるという点にも留意されたい。
【００２３】
次に図６を参照すると、本発明のある特定の実施態様による、チップのターン・オンすなわち電源立上げシーケンス中に、１つ以上のコア分流器を動作不能にするための方法例の流れ図６００が示されている。チップの電源立上げシーケンスが、複数の電源（ブロック６１０、６１５、６２０）に関して、ブロック６０５から開始される。複数の電源をオンにする前に、外部接点を接地（ＧＮＤ）して複数の電源に対応する複数のコア分流器を動作不能にする（ブロック６２５、６３０、６３５）。本発明のある特定の実施態様では、複数のコア分流器は、複数の外部接点をアースに結合することによって動作不能にされるが、この場合、複数の外部接点は、複数のコア分流器の複数のゲートに結合されている。複数のコア分流器を動作不能にした後、複数の電源をオンにする（６４０、６４５、６５０）。複数の電源をオンにした後、複数のコア分流器を動作可能にする（６５５、６６０、６６５）。本発明のある特定の実施態様では、複数のコア分流器は、複数の外部接点を対応する複数の高信号値（例えば高インピーダンス値：ＨｉＺ）に結合することによって動作可能になる。
【００２４】
次に図７を参照すると、本発明のある特定の実施態様による、ＡＣ／ＤＣ電源の平衡化を例示した流れ図７００が示されている。電源共振平衡化シーケンスの開始後（ブロック７１０）、ＡＣまたはＤＣ平衡化を選択する（ブロック７２０）。ＡＣ平衡化が選択されると（ブロック７２０）、クロック入力を利用して、電源信号を平衡化する。本発明のある特定の実施態様の場合、電源信号に対して１８０度移相したＡＣ信号が用いられる（ブロック７４０）。次に、ブロック７６０において、コア分流器のゲートに結合された外部接点にＡＣ信号を加える。ブロック７３０においてＤＣ平衡化が選択されると、ＤＣ電圧発生器を用いて（ブロック７５０）、ＤＣ信号を発生する。次に、ブロック７７０において、コア分流器のゲートにＤＣ信号を加える。
【００２５】
ＡＣ信号例の場合、周波数発生器が必要になる。この場合の狙いは、位相がずれている点を除けば、システム・クロックと波形が同じ信号を再導入して、互いに相殺させ、安定した電源が得られるようにすることにある。
【００２６】
本発明の説明は特定の実施態様に関連して行ってきたが、通常の当該技術者であれば、以上の説明に鑑みて、多くの代替、修正、置換、または、変更実施態様が明らかになるのは確かである。従って、本発明には、付属の請求項の範囲内にある、全てのこうした代替、修正、及び、変更実施態様が包含されるものとする。
【図面の簡単な説明】
【００２７】
【図１】本発明のある特定の実施態様による、外部から制御されるＥＳＤ保護装置の基本図である。
【図２】本発明のいくつかの実施態様による、複数のコアに結合された複数のＥＳＤ保護装置のシステム図である。
【図３】本発明のいくつかの実施態様による、単一コア分流器の第１の概略図である。
【図４】本発明のいくつかの実施態様による、外部接点に結合された複数のコア分流器の第２の概略図である。
【図５】本発明のいくつかの実施態様による、複数の外部接点に結合された複数のコア分流器の第３の概略図である。
【図６】本発明のいくつかの実施態様による、チップのターン・オンまたは電源立上げシーケンス中に、１つ以上のコア分流器を動作不能にするための方法例の流れ図である。
【図７】本発明のいくつかの実施態様による、ＡＣ／ＤＣ電源の平衡化を例示した流れ図である。
【符号の説明】
【００２８】
１００  制御構造
１１０  電源電圧（電源信号）
１３０  分流器（ＥＳＤ保護装置）
１４０  電子装置
１５０  外部接点
３１５  抵抗素子
３２０  容量素子
３３０  トランジスタ素子
３４０、３４５  トリガ・トランジスタ素子
３５０  トリガ段
【図１】
2004363585.tif 000003
【図２】
2004363585.tif 000004
【図３】
2004363585.tif 000005
【図４】
2004363585.tif 000006
【図５】
2004363585.tif 000007
【図６】
2004363585.tif 000008
【図７】
2004363585.tif 000009