(57)【要約】【課題】入力信号としてのＤＴＭＦ信号を受信しない待機状態において、消費電力を低減することが可能なＤＴＭＦ受信装置を提供する。【解決手段】電話回線からのＤＴＭＦ信号を入力してデジタル信号に変換するＤＴＭＦ受信装置に、入力信号の電圧レベルがＤＴＭＦ信号の所定の電圧範囲内にあるか否かを検出する信号検出回路１２を設けて、前記入力信号の電圧レベルが前記所定の電圧範囲内でない場合に、信号検出回路１２が装置の省電力モードを設定する制御信号を出力する構成とする。【選択図】　　　　図２
2004147073.tif 000002
【特許請求の範囲】
【請求項１】
電話回線からのＤＴＭＦ信号を入力してデジタル信号に変換するＤＴＭＦ受信装置であって、
入力信号の電圧レベルがＤＴＭＦ信号の所定の電圧範囲内にあるか否かを検出する信号検出手段を備え、前記入力信号の電圧レベルが前記所定の電圧範囲内にない場合に、前記信号検出手段が、装置の省電力モードを設定する制御信号を出力することを特徴とするＤＴＭＦ受信装置。
【請求項２】
電話回線からのＤＴＭＦ信号を入力してデジタル信号に変換するＤＴＭＦ受信装置であって、
入力信号の電圧レベルがＤＴＭＦ信号の所定の電圧範囲内にあるか否かを検出する信号検出手段と、
前記入力信号の周波数がＤＴＭＦ信号の所定の周波数帯域内にあるか否かを検出する周波数検出手段と、
を備え、前記入力信号の周波数が前記所定の周波数帯域内にない場合に、前記周波数検出手段が、装置の省電力モードを設定する制御信号を出力することを特徴とするＤＴＭＦ受信装置。
【請求項３】
前記信号検出手段は、前記入力信号の電圧レベルが前記所定の電圧範囲内にない場合に前記制御信号を出力するコンパレータを備えることを特徴とする請求項１又は２記載のＤＴＭＦ受信装置。
【請求項４】
前記周波数検出手段は、前記入力信号のハイ状態からロウ状態への立下りによりリセットされ、リセット後カウント動作を開始した時点から所定の時間以上、前記入力信号のハイ状態が継続する場合に、前記制御信号を出力するカウンタ回路を備えることを特徴とする請求項２記載のＤＴＭＦ受信装置。
【請求項５】
前記信号検出手段は、
前記入力信号の電圧レベルが前記ＤＴＭＦ信号の電圧レベルの下限値以上であるか否かを判定する第１のコンパレータと、
前記入力信号の電圧レベルが前記ＤＴＭＦ信号の電圧レベルの上限値以下であるか否かを判定する第２のコンパレータと、
前記第１のコンパレータの出力信号と前記第２のコンパレータの出力信号の論理積をとった信号を出力する論理回路と、
を備えることを特徴とする請求項１又は２記載のＤＴＭＦ受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電話回線などのＤＴＭＦ（Ｄｕａｌ−Ｔｏｎｅ　Ｍｕｌｔｉ−Ｆｒｅｑｕｅｎｃｙ）信号を入力してデジタル信号に変換するＤＴＭＦ受信装置に関するものである。
【従来の技術】
図１は、従来のＤＴＭＦ受信装置の一例を示す。
【０００２】
図１に示したＤＴＭＦ受信装置は、アナログ信号処理部２０と、デジタル信号処理部２２とから構成される。
【０００３】
図１のＤＴＭＦ受信装置において、アナログ信号処理部２０の入力端子ＡＩＮには、電話回線等からのＤＴＭＦ信号が入力される。アナログ信号処理部２０は、入力レベル調整用増幅器１、アンチアライアスフィルタ２、ダイヤルトーンフィルタ３、高群フィルタ４、低群フィルタ５、Ａ／Ｄ変換用コンパレータ６、およびＡ／Ｄ変換用コンパレータ７から構成される。
【０００４】
入力レベル調整用増幅器１は、電話回線から入力されるＤＴＭＦ信号のゲイン調整を行うオペアンプである。ゲイン調整が行われた入力信号は、アンチアライアスフィルタ２に出力されると共に、出力端子ＡＯに出力される。また、アナログ信号処理部２０の他の入力端子には、外部より、アナログ信号処理部２０内の各フィルタを制御する所定の制御信号（ＰＤ）が入力される。
【０００５】
アンチアライアスフィルタ２は、入力信号に１０ｋＨｚ以上の高周波成分が含まれる場合に、その高周波成分（高調波ノイズ）を遮断（カット）する働きをする。ここで、アンチアライアスフィルタ２は、１０ｋＨｚ以上の高周波成分を遮断するローパスフィルタ（ＬＰＦ）で構成される。
【０００６】
ダイヤルトーンフィルタ３は、入力信号がＤＴＭＦ信号でないトーン信号（例えば、周波数４００Ｈｚのトーン信号）である場合に、そのトーン信号成分を遮断（カット）する働きをする。ここで、ダイヤルトーンフィルタ３は、バンド除去フィルタ（ＢＥＦ）で構成される。
【０００７】
一般に、電話回線で数字情報を転送する場合、低群周波数のトーン信号成分と高群周波数のトーン信号成分の２つのトーン信号成分の組合せで構成されるデュアルトーン多周波信号（ＤＴＭＦ信号）が用いられる。ＤＴＭＦ受信装置は、電話回線からのＤＴＭＦ信号を入力して、１６種の数字情報（０−９、＊、＃、Ａ−Ｄ）の中のいずれか１つの数字情報を表すデジタル信号（４ビット）に変換する。
【０００８】
高群フィルタ４は、入力されたＤＴＭＦ信号の高周波信号成分（例えば、１２０９／１３３６／１４７７／１６３３Ｈｚ）のみを抽出する働きをする。ここで、高群フィルタ４は、ハイパスフィルタ（ＨＰＦ）で構成される。
【０００９】
Ａ／Ｄ変換用コンパレータ６は、高群フィルタ４で抽出されたＤＴＭＦ信号の高周波信号成分をデジタル信号Ａ１に変換する働きをする。
【００１０】
低群フィルタ５は、入力されたＤＴＭＦ信号の低周波信号成分（例えば、６９７／７７０／８５２／９４１Ｈｚ）のみを抽出する働きをする。ここで、低群フィルタ５は、ローパスフィルタ（ＬＰＦ）で構成される。
【００１１】
Ａ／Ｄ変換用コンパレータ７は、低群フィルタ５で抽出されたＤＴＭＦ信号の低周波信号成分をデジタル信号Ａ２に変換する働きをする。
【００１２】
一方、デジタル信号処理部２２は、デジタル周波数検出回路８、出力回路９、分周回路１０、およびガードタイム設定回路１１から構成される。
【００１３】
デジタル周波数検出回路８には、アナログ信号処理部２０から出力されるデジタル信号Ａ１及びＡ２が入力され、ＤＴＭＦ信号に含まれる各周波数成分（例えば、６９７／７７０／８５２／９４１／１２０９／１３３６／１４７７／１６３３Ｈｚ）の有無が検出される。
【００１４】
出力回路９には、デジタル周波数検出回路８から各周波数成分の有無を示す検出信号が入力され、この検出信号に基づいて、入力されたＤＴＭＦ信号を変換したデジタル信号Ｑ１−Ｑ４（４ビット）が出力される。出力されたデジタル信号Ｑ１−Ｑ４によって、１６種の数字情報（０−９、＊、＃、Ａ−Ｄ）の中のいずれか１つの数字情報は表わされる。
【００１５】
分周回路１０は、アナログ信号処理部２０の各フィルタに供給されるクロック信号ＣＬＫ１と、デジタル信号処理部２２の各回路に供給されるクロック信号ＣＬＫ２とを出力する。
【００１６】
ガードタイム設定回路１１は、ＤＴＭＦ信号として有効な周波数の信号が４０ｍｓ以上継続する場合に、入力信号がＤＴＭＦ信号であると判別する働きをする。
ガードタイム設定回路１１は、入力信号がＤＴＭＦ信号であると判別した場合に出力回路９に対しデジタル信号Ｑ１−Ｑ４の出力を許可する信号を出力する。
【００１７】
なお、本発明に関連する従来の技術として、特開２０００−６９５０９号公報には、入力デジタル信号中のＤＴＭＦ信号を検出するためのＤＴＭＦ検出装置が示されている。
【００１８】
【特許文献１】
特開２０００−６９５０９号公報
【００１９】
【発明が解決しようとする課題】
上記した従来のＤＴＭＦ受信装置は、入力信号としてのＤＴＭＦ信号が受信されない状態（待機時）においても、常に装置内のＤＴＭＦ受信回路が動作しているため、消費電力の損失が大きいという問題があった。
【００２０】
本発明は、上記の点に鑑みてなされたものであり、入力されるＤＴＭＦ信号の電圧レベルおよび帯域周波数を検出することにより、入力信号がＤＴＭＦ信号である場合のみ、装置内のＤＴＭＦ受信回路が動作し、それ以外の場合には、装置の省電力モードを設定して消費電力の損失を抑えるＤＴＭＦ受信装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載した発明は、電話回線からのＤＴＭＦ信号を入力してデジタル信号に変換するＤＴＭＦ受信装置であって、入力信号の電圧レベルがＤＴＭＦ信号の所定の電圧範囲内にあるか否かを検出する信号検出手段を備え、前記入力信号の電圧レベルが前記所定の電圧範囲内にない場合に、前記信号検出手段が、装置の省電力モードを設定する制御信号を出力することを特徴とする。
【００２２】
また、上記課題を解決するため、請求項２に記載した発明は、電話回線からのＤＴＭＦ信号を入力してデジタル信号に変換するＤＴＭＦ受信装置であって、入力信号の電圧レベルがＤＴＭＦ信号の所定の電圧範囲内にあるか否かを検出する信号検出手段と、前記入力信号の周波数がＤＴＭＦ信号の所定の周波数帯域内にあるか否かを検出する周波数検出手段とを備え、前記入力信号の周波数が前記所定の周波数帯域内にない場合に、前記周波数検出手段が、装置の省電力モードを設定する制御信号を出力することを特徴とする。
【００２３】
請求項３に記載した発明は、請求項１又は２記載のＤＴＭＦ受信装置において、前記信号検出手段が、前記入力信号の電圧レベルが前記所定の電圧範囲内にない場合に前記制御信号を出力するコンパレータを備えることを特徴とする。
【００２４】
請求項４に記載した発明は、請求項２記載のＤＴＭＦ受信装置において、前記周波数検出手段が、前記入力信号のハイ状態からロウ状態への立下りによりリセットされ、リセット後カウント動作を開始した時点から所定の時間以上、前記入力信号のハイ状態が継続する場合に、前記制御信号を出力するカウンタ回路を備えることを特徴とする。
【００２５】
請求項５に記載した発明は、請求項１又は２記載のＤＴＭＦ受信装置において、前記信号検出手段が、前記入力信号の電圧レベルが前記ＤＴＭＦ信号の電圧レベルの下限値以上であるか否かを判定する第１のコンパレータと、前記入力信号の電圧レベルが前記ＤＴＭＦ信号の電圧レベルの上限値以下であるか否かを判定する第２のコンパレータと、前記第１のコンパレータの出力信号と前記第２のコンパレータの出力信号の論理積をとった信号を出力する論理回路とを備えることを特徴とする。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を添付の図面を用いて説明する。
【００２７】
図２に、本発明の第１の実施形態に係るＤＴＭＦ受信装置におけるアナログ信号処理部４０を示す。
【００２８】
第１の実施形態のＤＴＭＦ受信装置は、アナログ信号処理部４０の構成が、図１の従来例のＤＴＭＦ受信装置の構成と異なる。その他の構成は、図１のＤＴＭＦ受信装置におけるアナログ信号処理部２０とデジタル信号処理部２２の構成と基本的に同一であるので、重複する説明は省略する。
【００２９】
図２のアナログ信号処理部４０には、従来例のＤＴＭＦ受信装置における待機時の消費電力の問題を解決するため、信号検出回路１２が設けてある。信号検出回路１２の入力には、アンチアライアスフィルタ２で高周波成分が除去された入力信号ＡＩＮ１が供給される。
【００３０】
この実施形態の信号検出回路１２は、入力信号ＡＩＮ１の電圧レベルがＤＴＭＦ信号の所定の電圧範囲内にあるか否かを検出する。
【００３１】
通常、電話回線のＤＴＭＦ信号の受信レベルは、−３６ｄＢｖ以上で、かつ−８ｄＢｖ以下（ダイナミックレンジ：２８ｄＢ）である必要がある。−３６ｄＢｖ以下であれば、ノイズなどの影響によりＤＴＭＦ信号を受信できない可能性がある。また、−８ｄＢｖ以上であれば、各フィルタの増幅器（オペアンプ）の最大許容電圧を超えるため、ＤＴＭＦ信号が入力したとしても波形が歪んでしまいＤＴＭＦ信号を正しくデジタル信号に変換できない。
【００３２】
したがって、この信号検出回路１２は、入力信号ＡＩＮ１の電圧レベルが−３６ｄＢｖ以上、かつ−８ｄＢｖ以下の電圧範囲内にあるか否かを検出する。入力信号ＡＩＮ１の電圧レベルが−３６ｄＢｖ以下、又は−８ｄＢｖ以上である場合、信号検出回路１２は、入力がＤＴＭＦ信号でないと判断し、出力信号ＰＤをハイ（Ｈ）状態として、アナログ信号処理部４０内の各フィルタの増幅器（オペアンプ）にこの出力信号ＰＤを出力する。この出力信号ＰＤにより、各フィルタの増幅器はパワーダウン（省電力）モードに設定され、ＤＴＭＦ受信装置の消費電力が低減される。
【００３３】
一方、入力信号ＡＩＮ１の電圧レベルが−３６ｄＢｖ以上、かつ−８ｄＢｖ以下の電圧範囲内である場合、信号検出回路１２は、入力がＤＴＭＦ信号であると判断し、出力信号ＰＤをロウ（Ｌ）状態として、アナログ信号処理部４０内の各フィルタの増幅器（オペアンプ）にこの出力信号ＰＤを出力する。この出力信号ＰＤにより、各フィルタの増幅器は通常の電力モードに設定され、ＤＴＭＦ信号をデジタル信号に変換する動作が行われる。
【００３４】
したがって、この実施形態のＤＴＭＦ受信装置は、従来例のＤＴＭＦ受信装置と比較して、入力信号としてのＤＴＭＦ信号を受信しない待機状態における消費電力を格段に低減することができる。
【００３５】
次に、図３は、本発明の第２の実施形態に係るＤＴＭＦ受信装置におけるアナログ信号処理部４０及びデジタル信号処理部４２を示す。図４は、図３に示した信号検出回路の一例を示す。図５は、図３に示した周波数検出回路の一例を示す。図６は、図３のＤＴＭＦ受信装置の動作を説明するためのタイミング図である。
【００３６】
図３のＤＴＭＦ受信装置では、アナログ信号処理部４０における信号検出回路１２と、デジタル信号処理部４２における周波数検出回路１３及びＡＮＤ回路１４の構成のみ、図１のＤＴＭＦ受信装置の対応する回路と異なる。その他の構成は、図１のＤＴＭＦ受信装置の構成と基本的に同一であるので、重複する説明は省略する。
【００３７】
図４に示したように、この実施形態の信号検出回路１２は、コンパレータ１２０により構成される。コンパレータ１２０の非反転入力（＋）には、アンチアライアスフィルタ２で高周波成分が除去された入力信号ＡＩＮ１が供給される。コンパレータ１２０の反転入力（−）には、定電圧源から送出される一定の電圧ＳＧが抵抗Ｒ１を介して供給される。また、一端を接地した抵抗Ｒ２の他端がコンパレータ１２０の反転入力（−）に接続され、反転入力（−）における電圧Ｖｉｎを所定の電圧に設定している。
【００３８】
この実施形態の信号検出回路では、所定の電圧Ｖｉｎを調整することにより、コンパレータ１２０が、入力信号ＡＩＮ１の電圧レベルがＤＴＭＦ信号の電圧レベルの下限値（−３６ｄＢｖ）以上、かつ上限値（−８ｄＢｖ）以下の範囲内にあるか否かを検出するために設けられている。
【００３９】
コンパレータ１２０は、入力信号ＡＩＮ１の電圧が所定の電圧Ｖｉｎより低い場合に出力信号Ｄｏｕｔをロウ（Ｌ）状態に設定し、入力信号ＡＩＮ１の電圧が所定の電圧Ｖｉｎより高い場合に出力信号Ｄｏｕｔをハイ（Ｈ）状態に設定する。
【００４０】
したがって、この実施形態の信号検出回路１２は、入力信号の電圧レベルがＤＴＭＦ信号の電圧レベルの下限値−３６ｄＢｖ以下、又は上限値−８ｄＢｖ以上となったときに、出力信号Ｄｏｕｔをロウ（Ｌ）状態に設定する。
【００４１】
図５に示したように、この実施形態の周波数検出回路１３は、デジタル信号処理回路１３０により構成される。デジタル信号処理回路１３０の入力には、コンパレータ１２０から出力される信号Ｄｏｕｔが供給される。
【００４２】
入力信号としてのＤＴＭＦ信号が入力した場合、ＤＴＭＦ信号の所定の周波数帯域６９７Ｈｚ−１６３３Ｈｚ、すなわち０．６１ｍｓ−１．４３ｍｓの範囲で、コンパレータ１２０から出力される信号Ｄｏｕｔは必ず１回、ハイ（Ｈ）状態又はロウ（Ｌ）状態に変化するため、デジタル信号処理回路１３０の出力信号ＰＤはリセットされる。
【００４３】
また、１．４３ｍｓ以上の周期をもつ信号はＤＴＭＦ信号でないため、デジタル信号処理回路１３０をカウンタ回路として構成して、入力信号Ｄｏｕｔのハイ（Ｈ）状態が１．５ｍｓ以上継続する場合にはＤＴＭＦ信号が入力されていないと判断して、出力信号ＰＤをハイ（Ｈ）状態とする。
【００４４】
図６のタイミング図に示したように、デジタル信号処理回路１３０は、入力信号Ｄｏｕｔのハイ（Ｈ）状態からロウ（Ｌ）状態への立下りによりリセットされ、出力信号ＰＤをロウ（Ｌ）状態にする。リセットされた時点から、デジタル信号処理回路１３０はカウント動作を開始して所定の時間以上、入力信号Ｄｏｕｔのハイ（Ｈ）状態が継続するか否かを監視する。
【００４５】
この実施形態では、デジタル信号処理回路１３０は、カウント動作を開始して（Ｔ１）、所定の時間１．５ｍｓが経過するまで出力信号ＰＤをロウ（Ｌ）状態とする。デジタル信号処理回路１３０は所定の時間１．５ｍｓが経過したとき（Ｔ２）に、入力信号Ｄｏｕｔがハイ（Ｈ）状態を継続している場合に、出力信号ＰＤをハイ（Ｈ）状態にする。デジタル信号処理回路１３０は所定の時間１．５ｍｓが経過したときカウント動作を停止し、出力信号ＰＤのハイ（Ｈ）状態を保持する。一方、このとき、入力信号Ｄｏｕｔがロウ（Ｌ）状態であれば、デジタル信号処理回路１３０は、出力信号ＰＤをロウ（Ｌ）状態にする。
【００４６】
図３のＤＴＭＦ受信装置では、デジタル信号処理部４２におけるＡＮＤ回路１４は、コンパレータ１２０の出力信号Ｄｏｕｔとデジタル信号処理回路１３０の出力信号ＰＤを入力し、２つの出力信号の論理積をとった信号として制御信号ＰＤを、アナログ信号処理部４０内の各フィルタの増幅器（オペアンプ）に出力する。
【００４７】
すなわち、入力信号としてのＤＴＭＦ信号を受信しない待機状態において、信号検出回路１２の出力信号Ｄｏｕｔと、周波数検出回路１３の出力信号ＰＤとは共にハイ（Ｈ）状態に設定され、ＡＮＤ回路１４の出力信号である制御信号ＰＤはハイ（Ｈ）状態に設定される。図６のタイミング図参照。アナログ信号処理部４２内の各フィルタの増幅器（オペアンプ）に出力される制御信号ＰＤがハイ（Ｈ）状態となると、アナログ信号処理部４０内の各フィルタはパワーダウン（省電力）モードに設定される。逆に、制御信号ＰＤがロウ（Ｌ）状態となると、アナログ信号処理部４０内の各フィルタは通常の電力モードに設定される。
【００４８】
したがって、この実施形態のＤＴＭＦ受信装置は、従来例のＤＴＭＦ受信装置と比較して、入力信号としてのＤＴＭＦ信号を受信しない待機状態における消費電力を格段に低減することができる。
【００４９】
次に、図９は、本発明の第３の実施形態に係るＤＴＭＦ受信装置の構成を示す。　　図７は、図９のＤＴＭＦ受信装置における信号検出回路２２０の構成を示す。図８は、図９のＤＴＭＦ受信装置における周波数検出回路２３０の構成を示す。図１０は、図９のＤＴＭＦ受信装置の動作を説明するためのタイミング図である。
【００５０】
図９のＤＴＭＦ受信装置では、アナログ信号処理部４０における信号検出回路２２０と、デジタル信号処理部４２における周波数検出回路２３０の構成のみ、図３のＤＴＭＦ受信装置の対応する回路と異なる。その他の構成は、図３のＤＴＭＦ受信装置の構成とほぼ同一であるので、重複する説明は省略する。
【００５１】
図７に示したように、この実施形態の信号検出回路２２０は、コンパレータ２２１と、コンパレータ２２２と、ＡＮＤ回路２２３と、ＮＯＲ回路２２４と、ＯＲ回路２２５とから構成される。
【００５２】
コンパレータ２２１とコンパレータ２２２の各非反転入力（＋）には、アンチアライアスフィルタ２で高周波成分が除去された入力信号ＡＩＮ１が供給される。コンパレータ２２１とコンパレータ２２２の各反転入力（−）には、定電圧源から送出される一定の電圧ＳＧが抵抗Ｒ１（又はＲ３）を介して供給される。また、一端を接地した抵抗Ｒ２（又はＲ４）の他端がコンパレータ２２１（又はコンパレータ２２２）の反転入力（−）に接続され、反転入力（−）における電圧Ｖ１（又はＶ２）を所定の電圧に設定している。
【００５３】
この実施形態では、一定の電圧ＳＧ＝１．５０Ｖであり、コンパレータ２２１は、入力信号の電圧レベルがＤＴＭＦ信号の電圧レベルの下限値（−３６ｄＢｖ）以上であるか否かを検出するために設けられ、Ｖ１＝１．４８Ｖ、Ｒ１＝１．０６ｋΩ、Ｒ２＝１００ｋΩに設定してある。また、コンパレータ２２２は、入力信号の電圧レベルがＤＴＭＦ信号の電圧レベルの上限値（−８ｄＢｖ）以下であるか否かを検出するために設けられ、Ｖ２＝１．１０Ｖ、Ｒ３＝１８ｋΩ、Ｒ４＝５０ｋΩに設定してある。
【００５４】
コンパレータ２２１とコンパレータ２２２はそれぞれ、入力信号ＡＩＮ１の電圧が所定の電圧Ｖ１、Ｖ２より低い場合に出力信号Ｄｏｕｔ１、Ｄｏｕｔ２をロウ（Ｌ）状態に設定し、入力信号ＡＩＮ１の電圧が所定の電圧Ｖ１、Ｖ２より高い場合に出力信号Ｄｏｕｔ１、Ｄｏｕｔ２をハイ（Ｈ）状態に設定する。
【００５５】
ＡＮＤ回路２２３及びＮＯＲ回路２２４は、それぞれコンパレータ２２１とコンパレータ２２２の出力信号Ｄｏｕｔ１、Ｄｏｕｔ２を入力し、ＡＮＤ論理及びＮＯＲ論理をとった信号を出力する。
【００５６】
ＯＲ回路２２５は、ＡＮＤ回路２２３及びＮＯＲ回路２２４の各出力信号を入力し、ＯＲ論理をとった信号Ｄｏｕｔ３を出力する。
【００５７】
したがって、この実施形態の信号検出回路２２０は、入力信号の電圧レベルがＤＴＭＦ信号の電圧レベルの下限値−３６ｄＢｖ（１５．７ｍＶｏｐ）以下、又は上限値−８ｄＢｖ（４００ｍＶｏｐ）以上となったときに、出力信号Ｄｏｕｔ３をロウ（Ｌ）状態に設定する。
【００５８】
図８に示したように、この実施形態の周波数検出回路は、カウンタ回路２３０により構成される。
【００５９】
カウンタ回路２３０の入力には、信号検出回路２２０から出力される信号Ｄｏｕｔ３が供給され、また同時に、カウント動作の基本周波数を制御するクロックＣＬＫが供給されている。このカウンタ回路２３０は、入力信号Ｄｏｕｔ３のハイ（Ｈ）状態からロウ（Ｌ）状態への立下りによりリセットされ、出力信号Ｄｏｕｔ４をロウ（Ｌ）状態にする。リセットされた時点から、カウンタ回路２３０はカウント動作を開始して所定の時間以上、入力信号Ｄｏｕｔ３のハイ（Ｈ）状態が継続するか否かを監視する。
【００６０】
この実施形態では、クロックＣＬＫの周波数を１２８ｋＨｚ（クロック周期７．８１２μｓ）に設定してあり、カウンタ回路２３０は、カウント動作を開始して（Ｔ１）、所定の時間１．５ｍｓが経過するまで（０−１９１カウントまで）出力信号Ｄｏｕｔ４をロウ（Ｌ）状態とする。カウンタ回路２３０は所定の時間１．５ｍｓが経過したとき（Ｔ２、すなわち、１９２カウント目）に、入力信号Ｄｏｕｔ３がハイ（Ｈ）状態のままであれば、出力信号Ｄｏｕｔ４をハイ（Ｈ）状態にする。カウンタ回路２３０は１９２カウントまででカウント動作を停止し、出力信号Ｄｏｕｔ４のハイ（Ｈ）状態を保持する。一方、このとき、入力信号Ｄｏｕｔ３がロウ（Ｌ）状態であれば、カウンタ回路２３０は、出力信号Ｄｏｕｔ４をロウ（Ｌ）状態にする。
【００６１】
図３の実施形態と同様に、図９のＤＴＭＦ受信装置では、デジタル信号処理部４２におけるＡＮＤ回路１４は、信号検出回路２２０の出力信号Ｄｏｕｔ３と周波数検出回路２３０の出力信号Ｄｏｕｔ４を入力し、２つの出力信号の論理積をとった信号として制御信号ＰＤを、アナログ信号処理部４０内の各フィルタの増幅器（オペアンプ）に出力する。
【００６２】
すなわち、入力信号としてのＤＴＭＦ信号を受信しない待機状態において、信号検出回路２２０の出力信号Ｄｏｕｔ３と、周波数検出回路２３０の出力信号Ｄｏｕｔ４とは共にハイ（Ｈ）状態に設定され、ＡＮＤ回路１４の出力信号である制御信号ＰＤはハイ（Ｈ）状態に設定される。図１０のタイミング図参照。アナログ信号処理部４２内の各フィルタの増幅器（オペアンプ）に出力される制御信号ＰＤがハイ（Ｈ）状態となると、アナログ信号処理部４０内の各フィルタはパワーダウン（省電力）モードに設定される。逆に、制御信号ＰＤがロウ（Ｌ）状態となると、アナログ信号処理部４０内の各フィルタは通常の電力モードに設定される。
【００６３】
したがって、この実施形態のＤＴＭＦ受信装置は、従来例のＤＴＭＦ受信装置と比較して、入力信号としてのＤＴＭＦ信号を受信しない待機状態における消費電力を格段に低減することができる。
【発明の効果】
以上説明したように、本発明のＤＴＭＦ受信装置によれば、入力信号としてのＤＴＭＦ信号を受信しない待機状態において、装置の消費電力を格段に低減することができる。また、本発明のＤＴＭＦ受信装置における信号検出回路は、入力信号の電圧レベルを制限（リミット）する動作をするため、入力信号の振幅が大のとき発生する高調波ノイズや、クロストークなどの低振幅ノイズによるＤＴＭＦ信号の誤検出を防止する効果がある。
【図面の簡単な説明】
【図１】従来のＤＴＭＦ受信装置を示すブロック図である。
【図２】本発明の第１の実施形態に係るＤＴＭＦ受信装置におけるアナログ信号処理部を示すブロック図である。
【図３】本発明の第２の実施形態に係るＤＴＭＦ受信装置におけるアナログ信号処理部及びデジタル信号処理部を示すブロック図である。
【図４】図３に示した信号検出回路の構成を示す図である。
【図５】図３に示した周波数検出回路の構成を示す図である。
【図６】図３のＤＴＭＦ受信装置の動作を説明するためのタイミング図である。
【図７】本発明の第３の実施形態に係るＤＴＭＦ受信装置における信号検出回路を示す図である。
【図８】本発明の第３の実施形態に係るＤＴＭＦ受信装置における周波数検出回路を示す図である。
【図９】本発明の第３の実施形態に係るＤＴＭＦ受信装置を示すブロック図である。
【図１０】図９のＤＴＭＦ受信装置の動作を説明するためのタイミング図である。
【符号の説明】
１　入力レベル調整用増幅器
２　アンチアライアスフィルタ
３　ダイヤルトーンフィルタ
４　高群フィルタ
５　低群フィルタ
６　Ａ／Ｄ変換用コンパレータ
７　Ａ／Ｄ変換用コンパレータ
８　デジタル周波数検出回路
９　出力回路
１０　分周回路
１１　ガードタイム設定回路
１２　信号検出回路
１３　周波数検出回路
１４　ＡＮＤ回路
２０　アナログ信号処理部
２２　デジタル信号処理部
４０　アナログ信号処理部
４２　デジタル信号処理部
【図１】
2004147073.tif 000003
【図２】
2004147073.tif 000004
【図３】
2004147073.tif 000005
【図４】
2004147073.tif 000006
【図５】
2004147073.tif 000007
【図６】
2004147073.tif 000008
【図７】
2004147073.tif 000009
【図８】
2004147073.tif 000010
【図９】
2004147073.tif 000011
【図１０】
2004147073.tif 000012