(57)【要約】【課題】    途中ズレあるいは表裏画素ズレのない状態の画像形成を、低コストで実現する。【解決手段】  画像形成する画素の基準となるドットクロックを生成するクロック生成手段と、前記クロック生成手段から出力されるドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う画像形成手段と、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更可能に制御するクロック制御部と、を有する。【選択図】      図１
2004268569.tif 000002
【特許請求の範囲】
【請求項１】
画像形成する画素の基準となるドットクロックを生成するクロック生成手段と、
前記クロック生成手段から出力されるドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う画像形成手段と、
主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更可能に制御するクロック制御部と、
を有することを特徴とする画像形成装置。
【請求項２】
前記クロック制御部は、１ラインの走査途中で前記ドットクロックの周波数を変更した場合であっても、１ライン分の主走査方向の画素数を、周波数を変更しない場合と同じ画素数となるように制御する、
ことを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記クロック制御部は、テスト画像データに応じて前記画像形成装置で形成されたテスト画像における主走査方向の複数の部分的なズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する、
ことを特徴とする請求項１もしくは請求項２のいずれかに記載の画像形成装置。
【請求項４】
主走査方向に少なくとも３カ所のテストパターンが並んだテスト画像データに応じて前記画像形成装置で形成されたテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定するズレ設定手段を有し、
前記クロック制御部は、前記ズレ設定手段で設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する、
ことを特徴とする請求項１もしくは請求項２のいずれかに記載の画像形成装置。
【請求項５】
前記クロック制御部は、テストパターン間の各画素で、前記ズレを無くすように各画素で均等に割り振るように、前記ドットクロックの周波数を変更する、
ことを特徴とする請求項４記載の画像形成装置。
【請求項６】
前記テスト画像におけるテストパターンの位置を検知して、テストパターン間の距離を演算するテストパターン間検知手段と、
前記テストパターン間検知手段によって演算されたテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを演算するズレ演算手段と、を有し、
前記ズレ演算手段によって演算された少なくとも２つのズレが、前記ズレ設定手段に設定される、
ことを特徴とする請求項４もしくは請求項５のいずれかに記載の画像形成装置。
【請求項７】
前記基準距離は、前記テスト画像データにおけるテストパターン間の距離である、
ことを特徴とする請求項４乃至請求項６のいずれかに記載の画像形成装置。
【請求項８】
前記画像形成装置は、記録紙の両面に画像形成を行うものであり、記録紙の一方の面あるいは両方の面に画像形成する際に、前記クロック制御部は、前記ドットクロックの周波数を変更する、
ことを特徴とする請求項４乃至請求項６のいずれかに記載の画像形成装置。
【請求項９】
記録紙の表面に画像形成する際に、前記ドットクロックの周波数を変更する場合、前記基準距離は、前記テスト画像データにおけるテストパターン間の距離もしくは記録紙の裏面に形成されたテスト画像データにおけるテストパターン間の距離であり、
または、記録紙の裏面に画像形成する際に、前記ドットクロックの周波数を変更する場合、前記基準距離は、前記テスト画像データにおけるテストパターン間の距離もしくは記録紙の表面に形成されたテスト画像データにおけるテストパターン間の距離である、
ことを特徴とする請求項８記載の画像形成装置。
【請求項１０】
前記画像形成装置は、第１色により形成した画像と、前記第１色とは異なる第２色により形成した画像とを重ね合わせて画像を形成するものであり、
前記第１色もしくは前記第２色のいずれか一方または両方に画像を形成する際に、前記クロック制御部は、ドットクロックの周波数を変更する、
ことを特徴とする請求項４乃至請求項９のいずれかに記載の画像形成装置。
【請求項１１】
前記第１色の画像を形成する際に前記ドットクロックの周波数を変更する場合、前記基準距離は、前記テスト画像データにおけるテストパターン間の距離もしくは第２色で形成されたテスト画像データにおけるテストパターン間の距離であり、
または、前記第２色の画像を形成する際に前記ドットクロックの周波数を変更する場合、前記基準距離は、前記テスト画像データにおけるテストパターン間の距離もしくは前記第１色で形成されたテスト画像データにおけるテストパターン間の距離である、
ことを特徴とする請求項１０記載の画像形成装置。
【請求項１２】
前記クロック生成手段は、
所定の周波数の基本クロックを発生する基本クロック発生部と、
前記基本クロック発生部によって発生された前記基本クロックの周波数を変更可能な周波数変更部と、を有し、
前記クロック制御部は、主走査方向における１ラインの走査途中で、前記周波数変更部から出力される基本クロックの周波数を変更する、
ことを特徴とする請求項１乃至請求項１１のいずれかに記載の画像形成装置。
【請求項１３】
前記周波数変更部は、前記基本クロックをディジタル的に遅延させて遅延クロックを生成するディレイラインを有し、
前記クロック制御部は、前記ディレイラインの中から所定の遅延クロックを選択することにより、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する、
ことを特徴とする請求項１２記載の画像形成装置。
【請求項１４】
画像形成する画素の基準となるドットクロックを生成し、このドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う画像形成装置における主走査ズレを調整する画像形成装置の主走査ズレ調整方法であって、
主走査方向に少なくとも３箇所のテストパターンが配置されたテスト画像データに応じてテスト画像を作成する画像作成工程と、
前記テスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離とのズレを少なくとも２つ求めるズレ測定工程と、
前記各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更可能なように、前記各々のズレを設定する設定工程と、
を有することを特徴とする画像形成装置の主走査ズレ調整方法。
【請求項１５】
画像形成する画素の基準となるドットクロックを生成し、このドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う画像形成装置における主走査ズレを補正する画像形成装置の主走査ズレ補正方法であって、
画像形成に先立ち、主走査方向に少なくとも３箇所のテストパターンが配置されたテスト画像データに応じて形成したテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定するズレ設定工程と、
画像形成中は、前記ズレ設定工程によって設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する周波数変更工程と、
を有することを特徴とする画像形成装置の主走査ズレ補正方法。
【請求項１６】
画像形成する画素の基準となるドットクロックを生成するクロック生成手段と、
前記クロック生成手段から出力されるドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う画像形成手段と、を有する画像形成装置であって、
主走査方向に少なくとも３箇所のテストパターンが配置された基準画像と、前記基準画像に相当するテスト画像データに応じて形成されたテスト画像とで、前記３箇所のテストパターン間の距離が一致するように、主走査方向における画像形成を制御する制御手段を有する、
ことを特徴とする画像形成装置。
【請求項１７】
前記制御手段は、１ラインの走査途中で、前記ドットクロックの周波数を変更可能に制御するクロック制御部である、
ことを特徴とする請求項１６記載の画像形成装置。
【請求項１８】
画像形成する画素の基準となるドットクロックを生成するクロック生成手段と、
前記クロック生成手段から出力されるドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う画像形成手段と、を有し、記録紙の両面に画像形成を行う画像形成装置であって、
記録紙の表面に画像形成する場合と、記録紙の裏面に画像形成する場合とで、前記ドットクロックの周波数について各々設定可能に構成された、
ことを特徴とする画像形成装置。
【請求項１９】
画像形成する画素の基準となるドットクロックを生成するクロック生成手段と、
前記クロック生成手段から出力されるドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う書き込み部を備えて記録紙上の片面にトナー像を形成するトナー像形成手段と、
前記トナー像形成手段によって形成されたトナー像を記録紙上に定着する定着手段とを有し、
片面にトナー像が形成された記録紙の裏面に、前記トナー像形成手段によりトナー像の形成および前記定着手段による定着を行わせて、記録紙の両面に画像形成を行う画像形成装置であって、
記録紙の表面に画像形成する場合と、記録紙の裏面に画像形成する場合とで、前記ドットクロックの周波数について各々設定可能に構成された、
ことを特徴とする画像形成装置。
【請求項２０】
記録紙の表面と裏面との少なくとも一方の面の画像形成を行う場合において、前記ドットクロックの周波数を設定可能に構成された、
ことを特徴とする請求項１９記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成する画素の基準となるドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う画像形成装置に関する。
【背景技術】
【０００２】
画像形成装置として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行うものが知られている。
【０００３】
この画像データに応じた主走査方向の画像形成は、形成する画素の基準となるクロック信号（以下、本願明細書では、「ドットクロック」と呼ぶ）を基準としてなされている。
【０００４】
その一例として、電子写真方式の画像形成装置では、画像データに応じて変調したレーザビームを主走査方向に走査し、これと並行して、副走査方向に回転する像担持体上に、前記レーザビームによって画像を形成している。
【０００５】
この場合に、ドットクロックと呼ばれるクロック信号（画素クロック）を基準にして、レーザビームを画像データで変調するようにしている。
【０００６】
なお、このようにレーザビームを用いる画像形成装置の中核をなす書き込みユニットの構成について、図１４に基づいて説明する。
【０００７】
書き込みユニット回路部２００にてドットクロックに基づいて生成されたレーザ駆動用信号に基づいて、レーザダイオード（ＬＤ）２６０が発光してレーザビームを発生する。
【０００８】
そして、ＬＤ２６０からのレーザビームは、コリメータレンズ２６１、シリンドリカルレンズ２６２を通った後にポリゴンミラー２６３で主走査方向に走査される。
【０００９】
ポリゴンミラー２６３で走査されたレーザビームは、ｆθレンズ２６４により等速で走査するように調整される。さらに、シリンドリカルレンズ２６５を通過して感光体ドラム１０に書き込まれる。
【００１０】
そして、この主走査を行いつつ、感光体ドラム１０を回転させることで副走査を行う。すなわち、主走査を副走査方向に繰り返すことで、１頁分の画像形成を実行している。
【００１１】
なお、ポリゴンミラーで走査されたレーザビームの一部はインデックスセンサ２６６に導かれて、タイミングが検出される。
【００１２】
このような主走査方向の画像形成を副走査方向に繰り返して１頁分の画像形成を行う画像形成装置においては、各種レンズ系のパワー特性や取り付け精度、各種ミラーの平面性や取り付け精度、被画像形成媒体（像担持体）である感光体ドラムの平面性や取り付け精度、および、それらの個体差などにより、主走査倍率（主走査方向における倍率）が所期の倍率と異なる場合がある。すなわち、主走査方向においてズレが生じる場合がある。
【００１３】
このような主走査倍率を調整（主走査方向のズレを解消）するため、ドットクロックの周波数を変更する発明は、たとえば、以下の特許文献１に記載されている。
【００１４】
また、上述した画像形成装置をカラー画像が形成可能なように、複数の書き込みユニットを設ける場合がある。この場合には、各書き込みユニット間で、主走査のズレが生じると、良好なカラー画像を形成することができなくなる。
【００１５】
このような主走査方向のズレを解消するため、ドットクロックの周波数を各色毎に変更する必要があった。この種の技術としては、たとえば、以下の特許文献２に記載されている。
【特許文献１】特開２０００−１９９８６８号公報（第４頁、図７）
【特許文献２】特開２００２−２０２６４８号公報（第１３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本件出願の発明者らが鋭意検討を重ねた結果、以上の特許文献に記載された手法で主走査倍率を合わせるように調整したとしても、以下に述べるような問題があることを見いだした。
【００１７】
すなわち、主走査方向における始端〜終端までの距離が所期の距離と同じようになったとしても、その途中、たとえば、始端から終端の中間地点が必ずしも所期の位置になっているとは限らなかった。
【００１８】
換言すれば、始端と終端との両端では所期の位置に合わさっているが、その間では、僅かながらにズレ（途中ズレ）が生じている場合がある。
【００１９】
特に、軽印刷分野においては、始端〜終端の伸び縮みだけではなく、その途中の画素ズレ（途中ズレ）が大きな問題になることがある。
【００２０】
この途中ズレが発生する原因は、上述した各種レンズ系のパワー特性や取り付け精度、各種ミラーの平面性や取り付け精度、被画像形成媒体（像担持体）である感光体ドラムの平面性や取り付け精度、および、それらの個体差などであるが、この途中ズレを発生させないように精度良く製造し取り付けようとすると、膨大なコストが必要とされる。
【００２１】
さらに、この途中ズレは、カラー画像を形成した場合には、各色で異なる割合で発生した場合には、色ずれとして顕著に現れ、大きな問題となる。
【００２２】
ところで、画像形成装置が記録紙の両面に画像形成可能な装置である場合には、主走査方向の始端〜終端間の距離を所期の値に合わせたとしても、表面と裏面とで合わせなければ、ユーザはズレとして認識する場合がある。
【００２３】
すなわち、表裏に画像形成された記録紙を透かしてみた場合に、表裏でズレが生じている場合である。もちろん、この場合においても、途中ズレの問題が生じている場合もある。
【００２４】
本発明は、上記の課題を解決するためになされたものであって、その目的は、途中ズレあるいは表裏画素ズレのない状態の画像形成を、低コストで実現することにある。
【課題を解決するための手段】
【００２５】
すなわち、課題を解決する手段としての本発明は以下に説明するようなものである。
【００２６】
（１）請求項１記載の発明は、画像形成する画素の基準となるドットクロックを生成するクロック生成手段と、前記クロック生成手段から出力されるドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う画像形成手段と、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更可能に制御するクロック制御部と、を有する、ことを特徴とする画像形成装置である。
【００２７】
この発明では、ドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う際に、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更可能に制御するようにしている。
【００２８】
（２）請求項２記載の発明は、前記クロック制御部は、１ラインの走査途中で前記ドットクロックの周波数を変更した場合であっても、１ライン分の主走査方向の画素数を、周波数を変更しない場合と同じ画素数となるように制御する、ことを特徴とする請求項１記載の画像形成装置である。
【００２９】
この発明では、１ラインの走査途中でドットクロックの周波数を変更した場合であっても、１ライン分の主走査方向の画素数を、周波数を変更しない場合と同じ画素数となるように制御している。
【００３０】
（３）請求項３記載の発明は、前記クロック制御部は、テスト画像データに応じて前記画像形成装置で形成されたテスト画像における主走査方向の複数の部分的なズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する、ことを特徴とする請求項１もしくは請求項２のいずれかに記載の画像形成装置である。
【００３１】
この発明では、テスト画像データに応じて前記画像形成装置で形成されたテスト画像における主走査方向の複数の部分的なズレに基づいて、主走査方向における１ラインの走査途中で、ドットクロックの周波数を変更する。
【００３２】
（４）請求項４記載の発明は、主走査方向に少なくとも３箇所のテストパターンが並んだテスト画像データに応じて前記画像形成装置で形成されたテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定するズレ設定手段を有し、前記クロック制御部は、前記ズレ設定手段で設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する、ことを特徴とする請求項１もしくは請求項２のいずれかに記載の画像形成装置である。
【００３３】
この発明では、主走査方向に少なくとも３箇所のテストパターンが並んだテスト画像データに応じて形成されたテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定し、設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する。
【００３４】
（５）請求項５記載の発明は、前記クロック制御部は、テストパターン間の各画素で、前記ズレを無くすように各画素で均等に割り振るように、前記ドットクロックの周波数を変更する、ことを特徴とする請求項４記載の画像形成装置である。
【００３５】
この発明では、画像形成に用いる主走査方向の３個以上のテストパターン間でズレを検出し、該ズレを無くすように各画素で均等に割り振るように、ドットクロックの周波数を変更する。
【００３６】
（６）請求項６記載の発明は、前記テスト画像におけるテストパターンの位置を検知して、テストパターン間の距離を演算するテストパターン間検知手段と、前記テストパターン間検知手段によって演算されたテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを演算するズレ演算手段と、を有し、前記ズレ演算手段によって演算された少なくとも２つのズレが、前記ズレ設定手段に設定される、ことを特徴とする請求項４もしくは請求項５のいずれかに記載の画像形成装置である。
【００３７】
この発明では、テストパターンの位置を検知して、テストパターン間の距離を演算し、演算されたテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを演算し、演算された少なくとも２つのズレが、前記ズレ設定手段に設定される。
【００３８】
（７）請求項７記載の発明は、前記基準距離は、前記テスト画像データにおけるテストパターン間の距離である、ことを特徴とする請求項４乃至請求項６のいずれかに記載の画像形成装置である。
【００３９】
この発明では、主走査方向に少なくとも３箇所のテストパターンが並んだテスト画像データに応じて形成されたテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定し、設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する際に、基準距離として、テスト画像データにおけるテストパターン間の距離を用いている。
【００４０】
（８）請求項８記載の発明は、前記画像形成装置は、記録紙の両面に画像形成を行うものであり、記録紙の一方の面あるいは両方の面に画像形成する際に、前記クロック制御部は、前記ドットクロックの周波数を変更する、ことを特徴とする請求項４乃至請求項６のいずれかに記載の画像形成装置である。
【００４１】
この発明では、記録紙の両面に画像形成することが可能であって、記録紙の一方の面あるいは両方の面に画像形成する際に、ドットクロックの周波数を変更するようにしている。
【００４２】
（９）請求項９記載の発明は、記録紙の表面に画像形成する際に、前記ドットクロックの周波数を変更する場合、前記基準距離は、前記テスト画像データにおけるテストパターン間の距離もしくは記録紙の裏面に形成されたテスト画像データにおけるテストパターン間の距離であり、または、記録紙の裏面に画像形成する際に、前記ドットクロックの周波数を変更する場合、前記基準距離は、前記テスト画像データにおけるテストパターン間の距離もしくは記録紙の表面に形成されたテスト画像データにおけるテストパターン間の距離である、ことを特徴とする請求項８記載の画像形成装置である。
【００４３】
この発明では、主走査方向に少なくとも３箇所のテストパターンが並んだテスト画像データに応じて形成されたテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定し、設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する際に、基準距離として、テスト画像データにおけるテストパターン間の距離もしくは他方の面に形成されたテスト画像データの距離を用いている。
【００４４】
（１０）請求項１０記載の発明は、前記画像形成装置は、第１色により形成した画像と、前記第１色とは異なる第２色により形成した画像とを重ね合わせて画像を形成するものであり、前記第１色もしくは前記第２色のいずれか一方または両方に画像を形成する際に、前記クロック制御部は、ドットクロックの周波数を変更する、ことを特徴とする請求項４乃至請求項９のいずれかに記載の画像形成装置である。
【００４５】
この発明では、少なくとも２色により記録紙に画像形成する際に、少なくとも一方の色でドットクロックの周波数を変更するようにしている。
【００４６】
（１１）請求項１１記載の発明は、前記第１色の画像を形成する際に前記ドットクロックの周波数を変更する場合、前記基準距離は、前記テスト画像データにおけるテストパターン間の距離もしくは第２色で形成されたテスト画像データにおけるテストパターン間の距離であり、または、前記第２色の画像を形成する際に前記ドットクロックの周波数を変更する場合、前記基準距離は、前記テスト画像データにおけるテストパターン間の距離もしくは前記第１色で形成されたテスト画像データにおけるテストパターン間の距離である、ことを特徴とする請求項１０記載の画像形成装置である。
【００４７】
この発明では、主走査方向に少なくとも３箇所のテストパターンが並んだテスト画像データに応じて形成されたテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定し、設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する際に、基準距離として、テスト画像データにおけるテストパターン間の距離もしくは他の色で形成されたテスト画像データの距離を用いている。
【００４８】
（１２）請求項１２記載の発明は、前記クロック生成手段は、所定の周波数の基本クロックを発生する基本クロック発生部と、前記基本クロック発生部によって発生された前記基本クロックの周波数を変更可能な周波数変更部と、を有し、前記クロック制御部は、主走査方向における１ラインの走査途中で、前記周波数変更部から出力される基本クロックの周波数を変更する、ことを特徴とする請求項１乃至請求項１１のいずれかに記載の画像形成装置である。
【００４９】
この発明では、クロック制御部が、主走査方向における１ラインの走査途中で、前記周波数変更部から出力される基本クロックの周波数を変更するように制御している。
【００５０】
（１３）請求項１３記載の発明は、前記周波数変更部は、前記基本クロックをディジタル的に遅延させて遅延クロックを生成するディレイラインを有し、前記クロック制御部は、前記ディレイラインの中から所定の遅延クロックを選択することにより、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する、ことを特徴とする請求項１２記載の画像形成装置である。
【００５１】
この発明では、周波数変更部は、ディレイラインにより基本クロックをディジタル的に遅延させ、クロック制御部は、ディレイラインの中から所定の遅延クロックを選択することにより、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する。
【００５２】
（１４）請求項１４記載の発明は、画像形成する画素の基準となるドットクロックを生成し、このドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う画像形成装置における主走査ズレを調整する画像形成装置の主走査ズレ調整方法であって、主走査方向に少なくとも３箇所のテストパターンが配置されたテスト画像データに応じてテスト画像を作成する画像作成工程と、前記テスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離とのズレを少なくとも２つ求めるズレ測定工程と、前記各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更可能なように、前記各々のズレを設定する設定工程と、を有することを特徴とする画像形成装置の主走査ズレ調整方法である。
【００５３】
この発明では、主走査ズレ調整の際に、主走査方向に少なくとも３箇所のテストパターンが配置されたテスト画像データに応じてテスト画像を作成し、テスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離とのズレを少なくとも２つ求め、前記各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更可能なように、前記各々のズレを設定する。
【００５４】
（１５）請求項１５記載の発明は、画像形成する画素の基準となるドットクロックを生成し、このドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う画像形成装置における主走査ズレを補正する画像形成装置の主走査ズレ補正方法であって、画像形成に先立ち、主走査方向に少なくとも３箇所のテストパターンが配置されたテスト画像データに応じて形成したテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定するズレ設定工程と、画像形成中は、前記ズレ設定工程によって設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する周波数変更工程と、を有することを特徴とする画像形成装置の主走査ズレ補正方法である。
【００５５】
この発明では、主走査ズレ補正の際に、画像形成に先立ち、主走査方向に少なくとも３箇所のテストパターンが配置されたテスト画像データに応じて形成したテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定しておき、画像形成中は、設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、ドットクロックの周波数を変更する。
【００５６】
（１６）請求項１６記載の発明は、画像形成する画素の基準となるドットクロックを生成するクロック生成手段と、前記クロック生成手段から出力されるドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う画像形成手段と、を有する画像形成装置であって、主走査方向に少なくとも３箇所のテストパターンが配置された基準画像と、前記基準画像に相当するテスト画像データに応じて形成されたテスト画像とで、前記３箇所のテストパターン間の距離が一致するように、主走査方向における画像形成を制御する制御手段を有する、ことを特徴とする画像形成装置である。
【００５７】
この発明では、画像形成の際に、主走査方向に少なくとも３箇所のテストパターンが配置された基準画像と、前記基準画像に相当するテスト画像データに応じて形成されたテスト画像とで、前記３箇所のテストパターン間の距離が一致するように、主走査方向における画像形成を制御する。
【００５８】
（１７）請求項１７記載の発明は、前記制御手段は、１ラインの走査途中で、前記ドットクロックの周波数を変更可能に制御するクロック制御部である、ことを特徴とする請求項１６記載の画像形成装置である。
【００５９】
この発明では、画像形成の際に、主走査方向に少なくとも３箇所のテストパターンが配置された基準画像と、前記基準画像に相当するテスト画像データに応じて形成されたテスト画像とで、前記３箇所のテストパターン間の距離が一致するように、１ラインの走査途中で、主走査方向における画像形成を制御する。
【００６０】
（１８）請求項１８記載の発明は、画像形成する画素の基準となるドットクロックを生成するクロック生成手段と、前記クロック生成手段から出力されるドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う画像形成手段と、を有し、記録紙の両面に画像形成を行う画像形成装置であって、記録紙の表面に画像形成する場合と、記録紙の裏面に画像形成する場合とで、前記ドットクロックの周波数について各々設定可能に構成された、ことを特徴とする画像形成装置である。
【００６１】
この発明では、ドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を記録紙の両面を行う際に、記録紙の表面に画像形成する場合と、記録紙の裏面に画像形成する場合とで、前記ドットクロックの周波数について各々設定可能に構成している。
【００６２】
（１９）請求項１９記載の発明は、画像形成する画素の基準となるドットクロックを生成するクロック生成手段と、前記クロック生成手段から出力されるドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う書き込み部を備えて記録紙上の片面にトナー像を形成するトナー像形成手段と、前記トナー像形成手段によって形成されたトナー像を記録紙上に定着する定着手段とを有し、片面にトナー像が形成された記録紙の裏面に、前記トナー像形成手段によりトナー像の形成および前記定着手段による定着を行わせて、記録紙の両面に画像形成を行う画像形成装置であって、記録紙の表面に画像形成する場合と、記録紙の裏面に画像形成する場合とで、前記ドットクロックの周波数について各々設定可能に構成された、ことを特徴とする画像形成装置である。
【００６３】
この発明では、ドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を記録紙の両面を行う際に、表面に形成されたトナー像を定着した後に裏面のトナー像と定着するものであり、記録紙の表面に画像形成する場合と、記録紙の裏面に画像形成する場合とで、前記ドットクロックの周波数について各々設定可能に構成している。
【００６４】
（２０）請求項２０記載の発明は、記録紙の表面と裏面との少なくとも一方の面の画像形成を行う場合において、前記ドットクロックの周波数を設定可能に構成された、ことを特徴とする請求項１９記載の画像形成装置である。
【００６５】
この発明では、ドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を記録紙の両面を行う際に、表面に形成されたトナー像を定着した後に裏面のトナー像と定着するものであり、記録紙の表面に画像形成する場合と、記録紙の裏面に画像形成する場合とで、記録紙の表面と裏面との少なくとも一方の面の画像形成を行う場合において、前記ドットクロックの周波数を設定可能に構成されている。
【発明の効果】
【００６６】
以上、説明したように、本発明によれば、以下のように、画像形成する際の途中ズレ、色ズレ、表裏画素ズレのない画像形成を低コストで実現することができる。
【００６７】
（１）請求項１記載の発明では、ドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行う際に、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更可能に制御するようにしている。
【００６８】
すなわち、１ラインの走査途中でもドットクロックの周波数を変更可能にしているため、始端と終端とを揃えるだけでなく、中間部分の画素ズレの調整を行うことが可能になる。したがって、途中ズレのない状態の画像形成を低コストで実現することができる。
【００６９】
（２）請求項２記載の発明では、１ラインの走査途中でドットクロックの周波数を変更した場合であっても、１ライン分の主走査方向の画素数を、周波数を変更しない場合と同じ画素数となるように制御している。
【００７０】
すなわち、１ラインの走査途中でドットクロックの周波数を変更可能であると共に、１ライン分の主走査方向の画素数を所定の画素数となるように制御しているため、始端と終端とを揃えるだけでなく、中間部分の画素ズレの調整を行うことが可能になる。したがって、途中ズレのない状態の画像形成を低コストで実現することができる。
【００７１】
（３）請求項３記載の発明では、テスト画像データに応じて前記画像形成装置で形成されたテスト画像における主走査方向の複数の部分的なズレに基づいて、主走査方向における１ラインの走査途中で、ドットクロックの周波数を変更する。
【００７２】
すなわち、テスト画像を形成することで検出された部分的なズレに基づいて、１ラインの走査途中でドットクロックの周波数を変更しているため、中間部分の画素ズレの調整を行うことが可能になる。したがって、途中ズレのない状態の画像形成を低コストで実現することができる。
【００７３】
（４）請求項４記載の発明では、主走査方向に少なくとも３箇所のテストパターンが並んだテスト画像データに応じて形成されたテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定し、設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する。
【００７４】
すなわちでは、主走査方向の３箇所以上でズレ（誤差情報）を検出してズレ補正を実行しているので、始端と終端とを揃えるだけでなく、中間部分の画素ズレの調整を行うことが可能になる。
【００７５】
（５）請求項５記載の発明では、画像形成に用いる主走査方向の３個以上のテストパターン間でズレを検出し、該ズレを無くすように各画素で均等に割り振るように、ドットクロックの周波数を変更する。
【００７６】
このように、主走査方向の３箇所以上で誤差情報を検出し、それぞれのテストパターン間の各画素で均等に割り振るようにドットクロックに還元することで、始端と終端とを揃えるだけでなく、中間部分にて画素ズレ調整を良好に行うことが可能になる。
【００７７】
（６）請求項６記載の発明では、テストパターンの位置を検知して、テストパターン間の距離を演算し、演算されたテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを演算し、演算された少なくとも２つのズレが、前記ズレ設定手段に設定される。
【００７８】
このように、主走査方向に少なくとも３箇所のテストパターンが並んだテスト画像データに応じて形成されたテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定し、設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する際に、テストパターンの位置を検知して、テストパターン間の距離を演算し、演算されたテストパターン間の距離を用いるようにしている。
【００７９】
すなわち、テストパターン間の距離を演算して求めて、主走査方向の３箇所以上でズレ（誤差情報）を検出してズレ補正を実行しているので、始端と終端とを揃えるだけでなく、中間部分の画素ズレの調整を良好に行うことが可能になる。
【００８０】
（７）請求項７記載の発明では、主走査方向に少なくとも３箇所のテストパターンが並んだテスト画像データに応じて形成されたテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定し、設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する際に、基準距離として、テスト画像データにおけるテストパターン間の距離を用いている。
【００８１】
すなわち、基準距離としてテスト画像データにおけるテストパターン間の距離を用いて、主走査方向の３箇所以上でズレ（誤差情報）を検出してズレ補正を実行しているので、始端と終端とを揃えるだけでなく、中間部分の画素ズレの調整を良好に行うことが可能になる。
【００８２】
（８）請求項８記載の発明では、記録紙の両面に画像形成することが可能であって、記録紙の一方の面あるいは両方の面に画像形成する際に、ドットクロックの周波数を変更するようにしている。
【００８３】
すなわち、記録紙の両面に画像形成可能な画像形成装置において、ドットクロックの周波数を変更するようにしていることで、中間部分の画素ズレの調整を行うことが可能であり、さらに、両面のズレの調整を行うことも可能になる。
【００８４】
（９）請求項９記載の発明では、主走査方向に少なくとも３箇所のテストパターンが並んだテスト画像データに応じて形成されたテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定し、設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する際に、基準距離として、テスト画像データにおけるテストパターン間の距離もしくは他方の面に形成されたテスト画像データの距離を用いている。
【００８５】
すなわち、両面画像形成の際には、基準距離としてテスト画像データにおけるテストパターン間の距離もしく他方の面に形成されたテストパターン間の距離を用いて、主走査方向の３箇所以上でズレ（誤差情報）を検出してズレ補正を実行しているので、始端と終端とを揃えるだけでなく、中間部分の画素ズレの調整を良好に行うことが可能になり、さらに表裏の画素ズレをも良好に調整することが可能になる。
【００８６】
（１０）請求項１０記載の発明では、少なくとも２色により記録紙に画像形成する際に、少なくとも一方の色でドットクロックの周波数を変更するようにしている。
【００８７】
すなわち、複数色で画像形成可能な画像形成装置において、いずれかの色でドットクロックの周波数を変更するようにしていることで、各色間の画素ズレの調整を行うことが可能になる。さらに、両面の各色間の画素ズレの調整を行うことも可能になる。
【００８８】
（１１）請求項１１記載の発明では、主走査方向に少なくとも３箇所のテストパターンが並んだテスト画像データに応じて形成されたテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定し、設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する際に、基準距離として、テスト画像データにおけるテストパターン間の距離もしくは他の色で形成されたテスト画像データの距離を用いている。
【００８９】
すなわち、両面画像形成の際には、基準距離としてテスト画像データにおけるテストパターン間の距離もしく他の色で形成されたテストパターン間の距離を用いて、主走査方向の３箇所以上でズレ（誤差情報）を検出してズレ補正を実行しているので、始端と終端とを揃えるだけでなく、各色で中間部分の画素ズレの調整を良好に行うことが可能になり、さらに表裏の各色の画素ズレをも良好に調整することが可能になる。
【００９０】
（１２）請求項１２記載の発明では、クロック制御部が、主走査方向における１ラインの走査途中で、前記周波数変更部から出力される基本クロックの周波数を変更するように制御している。
【００９１】
すなわち、クロック制御部の制御によって、１ラインの走査途中でもドットクロックの周波数を変更可能にしているため、始端と終端とを揃えるだけでなく、中間部分の画素ズレの調整を行うことが可能になる。したがって、途中ズレのない状態の画像形成を低コストで実現することができる。
【００９２】
（１３）請求項１３記載の発明では、周波数変更部は、ディレイラインにより基本クロックをディジタル的に遅延させ、クロック制御部は、ディレイラインの中から所定の遅延クロックを選択することにより、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更する。
【００９３】
すなわち、ディレイラインで遅延された遅延クロックから所望のものを選択することで、１ラインの走査途中でもドットクロックの周波数を任意に変更可能にしているため、始端と終端とを揃えるだけでなく、中間部分の画素ズレの調整を行うことが可能になる。したがって、途中ズレのない状態の画像形成を低コストで実現することができる。
【００９４】
（１４）請求項１４記載の発明では、主走査ズレ調整の際に、主走査方向に少なくとも３箇所のテストパターンが配置されたテスト画像データに応じてテスト画像を作成し、テスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離とのズレを少なくとも２つ求め、前記各々のズレに基づいて、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更可能なように、前記各々のズレを設定する。
【００９５】
すなわち、主走査方向における１ラインの走査途中で、前記ドットクロックの周波数を変更可能なように、前記各々のズレを設定することで、良好な主走査ズレ調整が可能になる。
【００９６】
（１５）請求項１５記載の発明では、主走査ズレ補正の際に、画像形成に先立ち、主走査方向に少なくとも３箇所のテストパターンが配置されたテスト画像データに応じて形成したテスト画像におけるテストパターン間の距離と、比較対照となるテストパターン間の基準距離と、のズレを少なくとも２つ設定しておき、画像形成中は、設定された各々のズレに基づいて、主走査方向における１ラインの走査途中で、ドットクロックの周波数を変更する。
【００９７】
すなわち、画像形成前に少なくとも２つ設定しておいたズレに基づいて、画像形成の際には、主走査方向における１ラインの走査途中で、ドットクロックの周波数を変更することで、良好な主走査ズレ補正が可能になる。
【００９８】
（１６）請求項１６記載の発明では、画像形成の際に、主走査方向に少なくとも３箇所のテストパターンが配置された基準画像と、前記基準画像に相当するテスト画像データに応じて形成されたテスト画像とで、前記３箇所のテストパターン間の距離が一致するように、主走査方向における画像形成を制御する。
【００９９】
これにより、画像形成の際には、３箇所のテストパターン間の距離が一致するようにドットクロックの周波数を制御することで、良好な主走査ズレ補正が可能になる。
【０１００】
（１７）請求項１７記載の発明では、画像形成の際に、主走査方向に少なくとも３箇所のテストパターンが配置された基準画像と、前記基準画像に相当するテスト画像データに応じて形成されたテスト画像とで、前記３箇所のテストパターン間の距離が一致するように、１ラインの走査途中で、主走査方向における画像形成を制御する。
【０１０１】
これにより、画像形成の際には、３箇所のテストパターン間の距離が一致するように、主走査方向における１ラインの走査途中で、ドットクロックの周波数を制御することで、良好な主走査ズレ補正が可能になる。
【０１０２】
（１８）請求項１８記載の発明では、ドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を記録紙の両面を行う際に、記録紙の表面に画像形成する場合と、記録紙の裏面に画像形成する場合とで、前記ドットクロックの周波数について各々設定可能に構成している。
【０１０３】
このように、記録紙の表面に画像形成する場合と、記録紙の裏面に画像形成する場合とで、ドットクロックの周波数について各々設定可能に構成していることで、両面のズレの調整を行うことが可能になる。
【０１０４】
（１９）請求項１９記載の発明では、ドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を記録紙の両面を行う際に、表面に形成されたトナー像を定着した後に裏面のトナー像と定着するものであり、記録紙の表面に画像形成する場合と、記録紙の裏面に画像形成する場合とで、前記ドットクロックの周波数について各々設定可能に構成している。
【０１０５】
このように、トナー像形成と定着とを片面ずつ繰り返して両面に画像形成する場合と、記録紙の裏面に画像形成する場合とで、ドットクロックの周波数について各々設定可能に構成していることで、両面のズレの良好な調整を行うことが可能になる。
【０１０６】
（２０）請求項２０記載の発明では、ドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を記録紙の両面を行う際に、表面に形成されたトナー像を定着した後に裏面のトナー像と定着するものであり、記録紙の表面に画像形成する場合と、記録紙の裏面に画像形成する場合とで、記録紙の表面と裏面との少なくとも一方の面の画像形成を行う場合において、前記ドットクロックの周波数を設定可能に構成されている。
【０１０７】
このように、トナー像形成と定着とを片面ずつ繰り返して両面に画像形成する場合と、記録紙の裏面に画像形成する場合とで、ドットクロックの周波数について、少なくとも一方の面で設定可能に構成していることで、相対的に両面の調整ができ、両面のズレの良好な調整を行うことが可能になる。
【発明を実施するための最良の形態】
【０１０８】
以下、図面を参照して本発明の実施の形態例を詳細に説明する。
【０１０９】
なお、本発明において、ドットクロックの周波数を変更するとは、ドットクロックに応じて形成される画素位置を変更するために、ドットクロックの立ち上がりタイミングもしくは立ち下がりタイミングを１ラインの走査途中や画像形成面や画像形成色毎などの所望のタイミングに変更することを意味している。このドットクロックの周波数変更は、任意のタイミングでドットクロックの周波数を変更あるいは切り替える手法と、同一周波数でタイミング（位相）の異なる複数のドットクロックの中から選択することでタイミングが変化するドットクロックを生成する手法とが存在している。
【０１１０】
なお、以下の発明を実施する最良の形態（実施の形態例）では、同一周波数でタイミング（位相）の異なる複数のドットクロックを選択してタイミングの変化するドットクロックを生成する手法を用いた場合を具体例にして説明を行うことにする。
【０１１１】
〈第１の実施の形態例〉
まず、ここで、第１の実施の形態例が適用される画像形成装置の全体構成を先に説明する。
【０１１２】
画像形成装置では、画像データに応じて変調したレーザビームを主走査方向に走査し、副走査方向に回転する像担持体上に画像を形成している。この場合に、ドットクロックと呼ばれる画素クロックを基準にして、レーザビームを画像データで変調している。図７は本実施の形態例の画像形成装置のプリントエンジンの機械的構成を示す構成図である。
【０１１３】
この図７においては、両面の画像形成が可能な画像形成装置を具体例にする。なお、この両面画像形成が可能な画像形成装置は、片面のみの画像形成も可能である。
【０１１４】
ここで、１０はトナー像が形成される像担持体としての感光体ドラム、１１は感光体ドラム１０に所定の電位を与える帯電極である。
【０１１５】
２０は感光体ドラム１０の表面に画像情報に応じてレーザビームを走査することで静電潜像を形成せしめるための書き込みユニットである。
【０１１６】
３０は感光体ドラム１０の表面に形成された静電潜像を現像剤（トナー）で現像してトナー像を形成せしめるための現像器である。
【０１１７】
４０は感光体ドラム１０のトナー像を記録紙に転写すると共に、該転写紙を感光体ドラム１０から分離するための転写分離極である。なお、クリーニング部などは省略してある。
【０１１８】
５０は記録紙が蓄積されている給紙部であり、給紙カセット５１と給紙部カセット５２とがここでは示されている。なお、給紙カセットの段数はこの例に限定されるものではない。
【０１１９】
６１〜６８は搬送ローラあるいは通路切り替え手段などの搬送手段である。６１は給紙カセットから記録紙を送り出す給紙ローラ、６２は給紙カセット５０（５１あるいは５２）からの記録紙が通る搬送路、６３ａと６３ｂとは画像形成のタイミングに合わせて記録紙を送り出すレジストローラ、６５は記録紙の排出と循環とを切り替える通路切り替え手段、６６ａ・６６ｂ〜６８ａ・６８ｂは記録紙の表裏を反転させる反転ローラ、６９ａ・６９ｂは記録紙を装置外に排出するための排紙ローラである。
【０１２０】
７０は記録紙上のトナー像を熱と圧力とにより固着（熱定着）させる定着ユニットであり、熱ローラ７１（あるいは７２）と圧着ローラ７２（あるいは７１）とにより記録紙を挟持搬送しつつトナー像の定着を行う。
【０１２１】
以下、図面を参照して、本発明の画像形成装置の第１の実施の形態例を詳細に説明する。なお、ここでは、図１４と図７とに示した画像形成装置を具体例にして説明を行うものとする。
【０１２２】
すなわち、本第１の実施の形態例の画像形成装置は、少なくとも記録紙の片面の画像形成が可能な画像形成装置である。なお、モノクロの画像形成装置であってもカラーの画像形成装置であっても構わない。
【０１２３】
以下、本発明の画像形成装置の第１の実施の形態例を詳細に説明する。この図１では、書き込みユニット回路部２００、露光を行うＬＤ２６０、インデックスセンサ２６６、途中ズレ検知センサ２７０ａを示している。
【０１２４】
ここで書き込みユニット２０の書き込みユニット回路部２００は、感光体ドラム１０（図７参照）の表面に画像データに応じてレーザビームを走査することで静電潜像を形成せしめる。
【０１２５】
また、この図１において、書き込みユニット回路部２００は、画像形成装置全体を制御する制御手段としてのＣＰＵ２０１と、本第１の実施の形態例の特徴となるドットクロック調整部２１０と、画像処理を行う画像処理部２２０と、画像処理結果に基づいてドットクロックに従ってＬＤ駆動信号を生成するＬＤ駆動部２３０とを有している。
【０１２６】
また、途中ズレ検知センサ２７０ａは、定着ユニット７０の下流側に、主走査方向３箇所以上の位置で画素ズレの検知を行うように設置され、定着後の所定のパターンを読み取るように設置されているものとする。
【０１２７】
ここで、所定のパターンとは、予め格納されたテスト画像データに応じて画像形成されるテスト画像を意味するものとする。
【０１２８】
以下、ドットクロック調整部２１０の構成と動作とを順に説明する。なお、ドットクロック調整部２１０は、請求項におけるクロック生成手段である。また、ドットクロック調整部２１０は、基本クロックを発生するクロック発生部２１１と、クロック発生部２１１によって発生された基本クロックの周波数を変更可能な周波数変更部２１２とから構成されている。ここで、周波数変更部２１２は、ドットクロックに応じて形成される画素位置を変更するために、ドットクロックの立ち上がりタイミングもしくは立ち下がりタイミングもしくは周波数を、を１ラインの走査途中や画像形成面や画像形成色毎などの所望のタイミングに変更する。なお、この実施の形態例では、周波数変更部２１２は、「ディジタルディレイ式ドットクロック調整手段」で構成された場合を示しており、以下の（Ａ），（Ｂ），（Ｃ），（Ｄ）により構成されている。
【０１２９】
（Ａ）遅延信号生成：
ディレイチェーン部２１３は入力信号（クロック発生部２１１からの基本クロック）を遅延させて位相が少しずつ異なる複数の遅延信号（遅延信号群：図１(i)）を得るためのディレイ素子群である。
【０１３０】
ここで、ディレイチェーン部２１３は、位相が少しずつ異なる遅延信号について、基本クロックの２周期分にわたって生成できる段数になるようにチェーン状にディレイ素子が縦続接続されていることが好ましい。
【０１３１】
なお、クロック発生部２１１は、カラー画像形成装置の場合には、ＹＭＣＫ各色のクロック発生回路にそれぞれ内蔵されていてもよいが、単一のクロック発生部２１１から各色それぞれのクロック発生回路に基本クロックを分配してもよい。
【０１３２】
また、インデックスセンサ２６６は、図１４に既に示したように、レーザビームの走査における基準位置の露光タイミングを検出し、そのタイミングを示すインデックス信号を生成する。
【０１３３】
（Ｂ）同期検出：
同期検出部２１４はインデックスセンサ２６６で生成されたインデックス信号を受け、遅延信号群（図１(i)）の中でインデックス信号に同期している遅延信号の段数（同期ポイント）を検出する検出手段であり、同期ポイント情報（図１(ii)）を出力する。
【０１３４】
ここで、同期検出部２１４は、遅延信号群（図１(i)）の中で、最初にインデックス信号に同期している第１同期ポイント情報ＳＰ１と、２番目にインデックス信号に同期している第２同期ポイント情報ＳＰ２と、を出力できることが好ましい。
【０１３５】
ディレイチェーン部２１３からの複数の遅延信号は、温度変化などの影響によって遅延時間に大きく変動が生じている可能性があるため、このようにして、所定の変動しない時間（インデックス信号から次のインデックス信号までの間）に、どれだけの遅延信号が含まれているかを検出しておく。これにより、遅延信号群の１段あたりの遅延時間を逆算することができる。
【０１３６】
（Ｃ）選択制御：
選択制御部２１５は、同期検出部２１４からの同期ポイント情報（図１(ii)）と、ＣＰＵ２０１からの周波数ズレ情報（図１(iii)）とに基づいて、同期補正量を求め、遅延信号群（図１(i)）の中からどの位相の遅延信号を選択すべきかのセレクト信号（図１(iv)）を出力するものである。なお、周波数ズレ情報については、後述する。
【０１３７】
（Ｄ）選択：
選択部２１６は選択制御部２１５からのセレクト信号（図１(iv)）を受け、遅延信号群（図１(i)）の中から対応する位相の遅延信号を選択し、選択された遅延信号を立ち上がりおよび立ち下がりとすることで矩形波を生成し、その矩形波をドットクロック（図１(v)）として出力するものである。
【０１３８】
このようにして、ドットクロックを生成する際の立ち上がりと立ち下がりとを選択されたタイミングの遅延信号とすることで、ドットクロックの周期をわずかに増加もしくは減少させている。これにより、次の(i)と(ii)を実現する。
【０１３９】
(i)所定時間内に発生するパルス数を所定数にした信号を生成することで、主走査１ラインの長さを揃え、始端〜終端間の長さを一定にする。
【０１４０】
(ii)主走査方向で３箇所以上の誤差情報を用いて、ドットクロックのタイミングを主走査方向３箇所以上で調整することで、途中ズレを抑制する。
【０１４１】
すなわち、クロック発生部２１１で発振して生成する基本クロックの発振周波数を微調整して合わせるのではなく、クロック周波数自体は変えずに、位相（ドットクロックのパルスの位置もしくはタイミング）を細かく徐々に変えた遅延信号を所定時間内に順次選択することで、以上の(i)だけではなく、従来は不可能であった(ii)をも実現している。
【０１４２】
〈ドットクロック調整のためのズレ検出の原理（１）〉
ここで、図２のフローチャートと、図３の説明図とを参照して、第１の実施の形態例におけるズレ検出の様子について簡単に説明する。書き込みユニット回路部２００は、ズレ検出時に、ＲＯＭ２２１に格納されている所定のパターンの画像を、感光体ドラム１０上の主走査方向始端側、末端側、および、その中間、合計で３箇所以上を形成する（図２Ｓ１）。図３では、所定のパターンとして、「フ」字状のパターンを用いた例を示し、かつ、主走査方向３箇所に形成した様子を一例として示している。
【０１４３】
ここで、記録紙上には、実際には実線で示すパターンが形成されているが、本来は破線で示すパターンが形成される予定であったとする。ここでは、書き込みユニットや各光学系の収差や定着による縮みなどにより、主走査方向にそれぞれ、ｄｘ1，ｄｘ2，ｄｘ3のズレが発生していることになる。
【０１４４】
定着ユニット７０を通過した記録紙上のパターンを読み取れる位置に配置された途中ズレ検知センサ２７０ａで読み取りを行う（図２Ｓ２）ことで、「フ」字状のパターンの横線から斜線までの距離Ｙ1’にはｄｙ1のズレが含まれ、距離Ｙ2’にはｄｙ2のズレが含まれ、距離Ｙ3’にはｄｙ3のズレが含まれることになる。
【０１４５】
横線と斜線とがなす角度をθとすると、ｄｘ1＝ｄｙ1／ｔａｎθで求められる。さらに、像担持体の副走査方向の移動速度と、横線と斜線の読み取り時刻の差とにより、ｄｙ1を求めることもできる。
【０１４６】
同様に、横線と斜線とがなす角度をθとすると、ｄｘ2＝ｄｙ2／ｔａｎθで求められる。さらに、像担持体の副走査方向の移動速度と、横線と斜線の読み取り時刻の差とにより、ｄｙ2を求めることもできる。
【０１４７】
さらに同様に、横線と斜線とがなす角度をθとすると、ｄｘ3＝ｄｙ3／ｔａｎθで求められる。さらに、像担持体の副走査方向の移動速度と、横線と斜線の読み取り時刻の差とにより、ｄｙ3を求めることもできる。
【０１４８】
以上のようにして、テストパターンの位置（ズレ状態）をＣＰＵ２０１が算出する（図２Ｓ３）。
【０１４９】
そして、ＣＰＵ２０１は、テストパターンの位置（ズレ状態）を、テストパターンに基づく基準距離と比較し、記録紙面内での画素ズレ状態を算出する（図２Ｓ４）。
【０１５０】
したがって、記録紙の片面について、このような所定のパターンの形成と読み取りとを、副走査方向には同じ位置であって主走査方向の３箇所以上で行うことで、ＣＰＵ２０１が主走査方向の画像の伸び縮みや画素ズレに関するズレ状態（周波数ズレ情報）を検出することが可能になる。
【０１５１】
このようにしてＣＰＵ２０１が以上のような検出処理を記録紙片面に行って、周波数ズレ情報（図１(iii)）として書き込みユニット回路部２００の選択制御部２１５に供給する。
【０１５２】
なお、同様にして、ＣＰＵ２０１は、主走査方向始端側で「フ」字状パターンの検出を実行することにより、主走査方向の画像の開始位置に関する画像先端ズレ情報を求め、この画像先端ズレ情報を書き込みユニット回路部２００内の選択制御部２１５に供給することも可能である。
【０１５３】
以上のようにして、片面での画素ズレ状態を示す周波数ズレ情報を元にして、通常の画像形成時には、ドットクロック調整部２１０が記録紙片面での画素ズレ状態である途中ズレを解消する状態のドットクロックを生成して画像形成を行う（図２Ｓ５）。
【０１５４】
〈画像形成装置の動作〉
つぎに、この第１の実施の形態例の画像形成装置の動作の説明を、図４のタイムチャートを参照して行う。
【０１５５】
〈ディジタルディレイ式ドットクロック調整の動作〉
まず、図４のタイムチャートを参照し、ズレ情報を参照して、基本クロックのパルスをある時間毎にシフトさせ、パルス数が所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるように調整し、さらに、ドットクロックのタイミングを主走査方向３箇所以上で調整して途中ズレを抑制する動作について、ドットクロックを発生するところまでを説明する。
【０１５６】
前述した所定パターンの形成と読み取りとによって検出されたズレＥＲを示すズレ情報，基本クロックの周波数から求められるクロック周期ＴＣのクロック周期情報，主走査方向に形成すべき画素数ＰＨを示す１ライン画素数情報が、ＣＰＵ２０１から選択制御部２１５内の補正量演算手段に与えられる。
【０１５７】
また、同期検出部２１４からの第１同期ポイント情報ＳＰ１と第２同期ポイント情報ＳＰ２とから、同期段数（基本クロック１周期分の遅延が得られる段数）ＮＳを求める。
【０１５８】
ここで選択制御部２１５内の補正量演算手段は、以下の式に基づいて、補正量に対応する補正カウント値（カウントロードデータ）ＣＣを求める。
【０１５９】
ＣＣ＝ＰＨ×（ＮＳ／ＴＣ）／ＥＲ  …(i)
この補正カウント値ＣＣは、選択制御部２１５内の切替カウント手段がカウントダウンしてセレクト信号および下位セレクト信号の切替を行うためのものである。したがって、補正量が大きいほど補正カウント値ＣＣは小さくなる。
【０１６０】
また、同期検出部２１４はインデックスセンサ２６６からのインデックス信号の立ち上がりを参照して、このインデックス信号の立ち上がりに同期した遅延信号が得られるディレイチェーン部２１３の段数を同期ポイント情報として求める。
【０１６１】
ここでは、第１同期ポイント情報ＳＰ１として２０が、第２同期ポイント情報ＳＰ２として５０が得られたとする。なお、この場合には、上述した同期段数ＮＳは３０になる。
【０１６２】
ここで、書き込みユニットのレーザビームの走査により、インデックスセンサがレーザビームを検出したタイミングでインデックス信号を発生する（図４（ａ）(i)）。この後、水平方向の有効領域を示すＨ＿ＶＡＬＩＤがアクティブになる。
【０１６３】
そして、選択制御部２１５内の切替カウント手段は前記補正カウント値ＣＣを基本クロックに従ってカウントダウンすることを繰り返し続ける。そして、カウントダウンによりカウント値が０になる毎に選択制御部２１５内のセレクト信号演算手段４４３にカウントデータを割り込みとして与える（図４（ｄ）〜（ｆ））。
【０１６４】
また、ＣＰＵ２０１はズレ方向情報を選択制御部２１５内のセレクト信号演算手段に与えており、主走査方向に伸びたズレに対しては縮める補正を行うための「−補正」，主走査方向に縮んだズレに対しては伸ばす補正を行うための「＋補正」の情報を与える。ここでは、「−補正」の場合を例にする。
【０１６５】
前述した所定パターンの形成とその測定により、ズレ情報ＥＲおよびズレ方向情報が求められているとする。ここでは、ＥＲ＝６ｎｓ，ズレ方向情報＝「−補正」であり、すなわち、画像が伸びていたために縮ませるように補正することを示していたと仮定する。
【０１６６】
まず、同期検出部２１４がインデックスセンサ２６６からのインデックス信号の立ち上がりを参照して、第１同期ポイント情報ＳＰ１及び第２同期ポイント情報ＳＰ２を求める。
【０１６７】
前記第１同期ポイント情報ＳＰ１はインデックス信号の立ち上がりに同期したディレイチェーン部２１３のディレイ素子の段数を示しており、前記第２同期ポイント情報ＳＰ２は前記第１同期ポイント情報ＳＰ１から基本クロック１周期分遅れたディレイチェーン部２１３のディレイ素子の段数を示している。
【０１６８】
ここでは、ＳＰ１＝２０，ＳＰ２＝５０であったとする。なお、この様子を図５に示す。ここでは、２０段目のＤＬ２０（図５（ｃ））と、このＤＬ２０からクロック１周期分遅れた５０段目のＤＬ５０（図５（ｍ））とが、インデックス信号の立ち上がり（図５（ａ））に同期している状態を示している。
【０１６９】
つぎに、前記第１同期ポイント情報ＳＰ１と第２同期ポイント情報ＳＰ２から、同期段数ＮＳを求める。ここで、前記同期段数ＮＳは、基本クロック１周期分の時間が何段のディレイ素子の遅延時間に相当するかを示している。本第１の実施の形態例では、同期段数ＮＳ＝ＳＰ２−ＳＰ１より、ＮＳ＝３０となる。
【０１７０】
また、１段あたりのディレイ素子の遅延時間ＤＴを、前記ＮＳ及び基本クロックの周期から求める。たとえば、基本クロック周期ＴＣが３０ｎｓであった場合はＮＳ＝３０であるので、ＤＴ＝ＴＣ／ＮＳよりＤＴ＝１ｎｓとなる。１段あたりのディレイ素子の遅延時間は、集積回路の温度状態や集積回路に供給される電源電圧の変動などに起因して変動するので、ある場合には１．５ｎｓになったり、０．５ｎｓになったりすることが考えられる。しかしながら、基本クロック周期ＴＣは変化しないため、同期段数ＮＳを求めることにより、測定時の１段あたりのディレイ素子の遅延時間を正確に求めることができる。
【０１７１】
そして、適正な画像信号を得るためには最終的にディレイ素子何段分ずらすかを示す補正カウント値ＣＣを、ズレ情報ＥＲ，ズレ方向情報及び遅延時間ＤＴから求める。ここでは、ＥＲ＝６ｎｓ，ズレ方向情報＝「−補正」，ＤＴ＝１ｎｓより、補正カウント値ＣＣ＝−６となる。
【０１７２】
以上の補正カウント値ＣＣより、適正な画像信号を得るためには最終的にディレイ素子の段数を６段分進めればよい。すなわち、インデックス信号の立ち上がりに同期して最初は５０段目のディレイ素子からの信号を採用し、その後セレクト信号に同期して１走査ライン中において、４９段目，４８段目，４７段目，４６段目，４５段目の信号に順次置き換えて採用していき、最終的には４４段目からの信号を採用するようにすればよい。
【０１７３】
なお、補正量が同期段数より大きい場合には、セレクト信号を循環させるようにすればよい。上述した例で、ＳＰ１＝２０，ＳＰ２＝５０，同期段数３０の場合の「−補正」では、セレクト信号が５０，４９，…，２１，２０，となった時点で、セレクト信号の２０とセレクト信号の５０とは等しい位相であるので、次は４９，４８，…とすればよい。すなわち、５０，４９，…，２１，２０（＝５０），４９，４８…，となる。また、「＋補正」においても同様にセレクト信号を循環させるようにすればよい。
【０１７４】
また、５０，４７，４３，…，２２，１９と３段ずつ「−補正」する場合には、ＳＰ１＝２０を超えることになるが、１９の次には、５０−（２０−１９）−３＝４６とする。すなわち、同期ポイントを超えた分と１つの補正量とを加えた状態にして循環させることで、問題なく循環させることができる。
【０１７５】
このようなセレクト信号を受けた選択部２１６では、ディレイチェーン部２１３からの遅延信号群（図１(i)）の中から、５０段目，４９段目，４８段目，４７段目，…のように選択を行って、ドットクロックとして出力する（図４（ｇ））。
【０１７６】
この場合には遅延信号群（図１(i)）の中から、５０段目，４９段目，４８段目，４７段目，…と選択することで、最初はインデックス信号に同期した遅延信号が得られ、徐々に遅延の少ない（位相が進んだ）遅延信号が得られる。この結果、「−補正」が実現され、主走査方向に伸びているズレを縮めるような補正が実行される。
【０１７７】
また、「＋補正」の場合には、第１同期ポイント情報ＳＰ１を初期値として、遅延信号群（図１(i)）の中から、２０段目，２１段目，２２段目，２３段目，…と選択することで、最初はインデックス信号に同期した遅延信号が得られ、徐々に遅延の少ない（位相が遅れた）遅延信号が得られる。この結果、「＋補正」が実現され、主走査方向に縮んでいるズレを伸ばすような補正が実行される。
【０１７８】
すなわち、ズレ情報を参照して、基本クロックのパルスをある時間毎にシフトさせ、パルス数が所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるような調整が行える。
【０１７９】
そして、以上の補正は、ズレ情報ＥＲ（周波数ズレ情報）に基づいた制御がなされているため、主走査方向の長さに関しては正確に調整され、さらに、途中ズレについても抑制される。
【０１８０】
なお、以上の主走査方向の伸び縮みの補正（すなわち主走査倍率補正）の様子を模式的に示すと、図６のようになる。ここで、基本クロックと、基本クロックを遅延させた遅延信号（１遅延〜９遅延）と、ドットクロックとを示している。
【０１８１】
この図６に示した場合、基本クロック４周期の間に１遅延，２遅延，３遅延，４遅延，５遅延，…と選択することで、４周期で３．５ドットクロックになる。すなわち、３．５／４＝８７．５％であり、擬似的に周波数が低くなるように制御される。なお、他の選択の仕方を実行しても同様の結果が得られる。
【０１８２】
また、この図６の場合では８遅延が基本クロックと位相が一致しているため、基本クロック４周期の間に８遅延，７遅延，６遅延，５遅延，４遅延…と選択することで、４周期で４．５ドットクロックになる（図示せず）。すなわち、４．５／４＝１１２．５％であり、擬似的に周波数が高くなるように制御される。なお、他の選択の仕方を実行しても同様の結果が得られる。
【０１８３】
ここで、本実施の形態例におけるドットクロックの調整の具体的な様子を模式的に示して説明する。図１３では主走査方向の異なる位置４箇所でテストパターンを発生させたものを例示している（図１３（ａ）の(1)〜(4)）。
【０１８４】
この状態のテストパターンにより、途中ズレセンサ２７０ａによって、図１３（ｂ）のような途中ズレが検出された場合を想定する。ここでは、図１３（１）の位置では途中ズレ無し、図１３（２）の位置では途中ズレあり（図１３（ａ）の紙面左側よりで（１）〜（２）間隔が縮む方向）、図１３（３）の位置では途中ズレ無し、図１３（４）の位置では途中ズレ無しであったとする。
【０１８５】
この場合、（１）〜（２）間隔が縮んでいる。また、この場合、（３）では途中ズレが生じていないため、（２）〜（３）間隔が伸びている。また、（４）で途中ズレなしであるので、主走査方向の長さは所定の長さになっていると考えられる。
【０１８６】
このような場合、以上の途中ズレが生じている場合、ＣＰＵ２０１の制御により、図１３（ｃ）に示すように、（１）〜（２）間では上述した「＋補正」でドットクロックの間隔を広げる。同様に、ＣＰＵ２０１の制御により、図１３（ｃ）に示すように、（２）〜（３）間では上述した「−補正」でドットクロックの間隔を縮める。また、（３）〜（４）間では間隔の変化が生じていないため、補正は行わない。以上のようにすることで、途中ズレが解消されると共に、主走査長に変化が生じない状態が得られる。
【０１８７】
また、図１３（ｃ）に示すように、段階的に「＋補正」と「−補正」を補正を行うことも可能である。さらに、補正のステップの関係で可能であれば、図１３（ｄ）に示すように、更に細かく滑らかに「＋補正」と「−補正」を補正を行うことも好ましい。
【０１８８】
なお、以上の図１３は途中ズレの一例であり、本実施の形態例を適用して、生じている途中ズレに応じて適切な補正を行うことで、途中ズレの解消と主走査長を一定にすることとが可能になる。
【０１８９】
以上のようにしてディジタルディレイ式のドットクロック調整部を用いることで、まず、主走査方向の始端〜終端までのズレを調整できるが、記録紙の片面の主走査方向で３箇所以上の誤差情報を用いて、ドットクロックのタイミングを主走査方向３箇所以上で調整することで、途中ズレを抑制することができるようになる。特に、軽印刷分野においては、始端〜終端の伸び縮みだけではなく、その途中の画素ズレ（途中ズレ）が大きな問題になることがあるが、本発明の実施の形態例により十分なズレ補正が行える。
【０１９０】
なお、以上の具体例では３箇所のテストパターンの例を示したが、更に多くすることで、より細かく途中ズレを抑制することが可能になる。たとえば、４箇所のテストパターンとすることで、左端部／中央付近／右端部の領域で途中ズレ抑制ができて好ましい。すなわち、４箇所のテストパターンを用いることで、３箇所のズレ補正が行え、より好ましい結果が得られる。
【０１９１】
この第１の実施の形態例では、ＰＬＬなどのアナログフィードバック回路を持たないディジタル方式の回路構成であるため、他のディジタル回路部分と共に１チップ化することが可能になる。また、そのようにすることで、更に精度の高い途中ズレ解消を行うことが可能になる。
【０１９２】
また、画像形成に用いる主走査方向のラインの画素数をＬ、前記３以上のｎ個のテストパターンで分割された範囲のそれぞれの画素数をＬ1〜Ｌn-1、前記３以上のテストパターン間で算出された前記ズレ量をＮ1〜Ｎn-1とした場合に、1≦j≦nであるjについて、各テストパターン間でＮj／Ｌjのズレ補正量を、それぞれのテストパターン間の各画素で均等に割り振るようにして、ドットクロックの遅延段数の選択に還元する、ことが望ましい。
【０１９３】
このように、主走査方向の３箇所以上で誤差情報を検出し、それぞれのテストパターン間の各画素で均等に割り振るようにドットクロックの遅延段数の選択に還元することで、始端と終端とを揃えるだけでなく、中間部分における画素ズレである途中ズレを良好に行うことが可能になる。
【０１９４】
以上の第１の実施の形態例では、ドットクロック調整部２１０の外部にＣＰＵ２０１を設けていたが、ドットクロック調整部２１０内にＣＰＵ２０１や各種テーブルなどの制御手段を内蔵させることも可能である。
【０１９５】
以上詳細に説明したように、本第１の実施の形態例では、画像形成する画素の基準となるドットクロックを生成し、該ドットクロックに基づいて各画素の露光を記録紙の片面で行う際に、基本クロックを細かく遅延させて複数の遅延クロックを生成し、該複数の遅延クロックの選択を変更することによって、ズレを調整すべき面について生成するドットクロックの立ち上がりタイミングもしくは立ち下がりタイミングを変化させるようにしておき、画像形成面の主走査方向の３箇所以上でテストパターンを形成することで片面のズレに関する誤差情報を検出し、該誤差情報に応じて複数の遅延クロックの選択を制御することで片面のズレを補正する。
【０１９６】
すなわち、ＰＬＬなどのアナログフィードバック回路を持たないディジタル方式の回路構成であるため、他のディジタル回路と共に１チップ化することが可能であって、精度の高い途中ズレ解消を行うことが可能になる。
【０１９７】
さらに、この第１の実施の形態例では、主走査方向の３箇所以上で誤差情報を検出してズレ補正を実行しているので、主走査方向の始端と終端とを揃えるだけでなく、始端と終端との中間部分の画素ズレである途中ズレの調整を行うことが可能になる。
【０１９８】
また、この第１の実施の形態例では、ズレ検出手段と、ディジタルディレイ式ドットクロック調整手段と、制御手段とについて、各部をディジタル回路で構成することが可能であり、１チップ化に適した状態で精度の高い途中ズレ解消を行うことができる。
【０１９９】
以上の第１の実施の形態例の説明では、途中ズレ補正を目的としてきたが、主走査方向始端側に形成する「フ」字状パターンを主走査方向始端位置のなるべく端部に配置しておいて、主走査方向の画像の開始位置に関する画像先端ズレ情報を、書き込みユニット回路部２００内の選択制御部２１５に供給することで、主走査の始端位置を揃えるようにすることも可能である。
【０２００】
また、以上の第１の実施の形態例の説明では、途中ズレ検知センサ２７０ａによって途中ズレが検知されてズレが設定されたが、これ以外に、テストパターンを形成した記録紙をスキャナ（図示せず）に読み込ませて得た画像データをＣＰＵ２０１が解析してズレを設定するようにしてもよい。また、テストパターンを形成した記録紙をオペレータが計測し、計測結果から得たズレを、操作部（図示せず）からＣＰＵ２０１に対して設定するようにしてもよい。
【０２０１】
〈第２の実施の形態例〉
以下、図面を参照して、本発明の画像形成装置の第２の実施の形態例を詳細に説明する。なお、ここでは、図１４と図７とに示した画像形成装置を具体例にして説明を行うものとする。
【０２０２】
すなわち、本第２の実施の形態例の画像形成装置は、記録紙の両面の画像形成が可能な画像形成装置である。なお、モノクロの画像形成装置であってもカラーの画像形成装置であっても構わない。
【０２０３】
以下、本発明の画像形成装置の第２の実施の形態例を詳細に説明する。この図８では、書き込みユニット回路部２００、露光を行うＬＤ２６０、インデックスセンサ２６６、表裏画素ズレ検知センサ２７０ｂを示している。
【０２０４】
ここで書き込みユニット２０の書き込みユニット回路部２００は、感光体ドラム１０（図７参照）の表面に画像データに応じてレーザビームを走査することで静電潜像を形成せしめる。
【０２０５】
また、この図８において、書き込みユニット回路部２００は、画像形成装置全体を制御する制御手段としてのＣＰＵ２０１と、本第２の実施の形態例の特徴となるドットクロック調整部２１０と、画像処理を行う画像処理部２２０と、画像処理結果に基づいてドットクロックに従ってＬＤ駆動信号を生成するＬＤ駆動部２３０とを有している。
【０２０６】
また、表裏画素ズレ検知センサ２７０ｂは、定着ユニット７０の下流側に、主走査方向３箇所以上の位置で画素ズレの検知を行うように設置され、定着後の所定のパターンを読み取るように設置されているものとする。
【０２０７】
ここで、所定のパターンとは、予め格納されたテスト画像データに応じて画像形成されるテスト画像を意味するものとする。
【０２０８】
以下、ドットクロック調整部２１０の構成と動作とを順に説明する。なお、ドットクロック調整部２１０は、請求項におけるクロック生成手段である。また、ドットクロック調整部２１０は、基本クロックを発生するクロック発生部２１１と、クロック発生部２１１によって発生された基本クロックの周波数を変更可能な周波数変更部２１２とから構成されている。ここで、周波数変更部２１２は、ドットクロックに応じて形成される画素位置を変更するために、ドットクロックの立ち上がりタイミングもしくは立ち下がりタイミングもしくは周波数を、を１ラインの走査途中や画像形成面や画像形成色毎などの所望のタイミングに変更する。なお、この実施の形態例では、周波数変更部２１２は、「ディジタルディレイ式ドットクロック調整手段」で構成された場合を示しており、以下の（Ａ），（Ｂ），（Ｃ），（Ｄ）により構成されている。
【０２０９】
（Ａ）遅延信号生成：
ディレイチェーン部２１３は入力信号（クロック発生部２１１からの基本クロック）を遅延させて位相が少しずつ異なる複数の遅延信号（遅延信号群：図８(i)）を得るためのディレイ素子群である。
【０２１０】
ここで、ディレイチェーン部２１３は、位相が少しずつ異なる遅延信号について、基本クロックの２周期分にわたって生成できる段数になるようにチェーン状にディレイ素子が縦続接続されていることが好ましい。
【０２１１】
なお、クロック発生部２１１は、カラー画像形成装置の場合には、ＹＭＣＫ各色のクロック発生回路にそれぞれ内蔵されていてもよいが、単一のクロック発生部２１１から各色それぞれのクロック発生回路に基本クロックを分配してもよい。
【０２１２】
また、インデックスセンサ２６６は、図１４に既に示したように、レーザビームの走査における基準位置の露光タイミングを検出し、そのタイミングを示すインデックス信号を生成する。
【０２１３】
（Ｂ）同期検出：
同期検出部２１４はインデックスセンサ２６６で生成されたインデックス信号を受け、遅延信号群（図８(i)）の中でインデックス信号に同期している遅延信号の段数（同期ポイント）を検出する検出手段であり、同期ポイント情報（図８(ii)）を出力する。
【０２１４】
ここで、同期検出部２１４は、遅延信号群（図８(i)）の中で、最初にインデックス信号に同期している第１同期ポイント情報ＳＰ１と、２番目にインデックス信号に同期している第２同期ポイント情報ＳＰ２と、を出力できることが好ましい。
【０２１５】
ディレイチェーン部２１３からの複数の遅延信号は、温度変化などの影響によって遅延時間に大きく変動が生じている可能性があるため、このようにして、所定の変動しない時間（インデックス信号から次のインデックス信号までの間）に、どれだけの遅延信号が含まれているかを検出しておく。これにより、遅延信号群の１段あたりの遅延時間を逆算することができる。
【０２１６】
（Ｃ）選択制御：
選択制御部２１５は、同期検出部２１４からの同期ポイント情報（図８(ii)）と、ＣＰＵ２０１からの周波数ズレ情報（図８(iii)）とに基づいて、同期補正量を求め、遅延信号群（図８(i)）の中からどの位相の遅延信号を選択すべきかのセレクト信号（図８(iv)）を出力するものである。なお、周波数ズレ情報については、後述する。
【０２１７】
（Ｄ）選択：
選択部２１６は選択制御部２１５からのセレクト信号（図８(iv)）を受け、遅延信号群（図８(i)）の中から対応する位相の遅延信号を選択し、選択された遅延信号を立ち上がりおよび立ち下がりとすることで矩形波を生成し、その矩形波をドットクロック（図８(v)）として出力するものである。
【０２１８】
このようにして、ドットクロックを生成する際の立ち上がりと立ち下がりとを選択されたタイミングの遅延信号とすることで、ドットクロックの周期をわずかに増加もしくは減少させている。これにより、次の(i)と(ii)を実現する。
【０２１９】
(i)所定時間内に発生するパルス数を所定数にした信号を生成することで、主走査１ラインの長さを揃え、始端〜終端間の長さを一定にする。
【０２２０】
(ii)主走査方向で３箇所以上の誤差情報を用いて、ドットクロックのタイミングを主走査方向３箇所以上で調整することで、表裏画素ズレを抑制する。
【０２２１】
すなわち、クロック発生部２１１で発振して生成する基本クロックの発振周波数を微調整して合わせるのではなく、クロック周波数自体は変えずに、位相（ドットクロックのパルスの位置もしくはタイミング）を細かく徐々に変えた遅延信号を所定時間内に順次選択することで、以上の(i)だけではなく、従来は不可能であった(ii)をも実現している。
【０２２２】
〈ドットクロック調整のためのズレ検出の原理（２）〉
ここで、図９のフローチャートと、図３の説明図とを参照して、第２の実施の形態例におけるズレ検出の様子について簡単に説明する。書き込みユニット回路部２００は、ズレ検出時に、ＲＯＭ２２１に格納されている所定のパターンの画像を、感光体ドラム１０上の主走査方向始端側、末端側、および、その中間、合計で３箇所以上を形成する（図９Ｓ１）。図３では、所定のパターンとして、「フ」字状のパターンを用いた例を示し、かつ、主走査方向３箇所に形成した様子を一例として示している。
【０２２３】
ここで、記録紙上には、実際には実線で示すパターンが形成されているが、本来は破線で示すパターンが形成される予定であったとする。ここでは、書き込みユニットや各光学系の収差や定着による縮みなどにより、主走査方向にそれぞれ、ｄｘ1，ｄｘ2，ｄｘ3のズレが発生していることになる。
【０２２４】
定着ユニット７０を通過した記録紙上のパターンを読み取れる位置に配置された表裏画素ズレ検知センサ２７０ｂで読み取りを行う（図９Ｓ２）ことで、「フ」字状のパターンの横線から斜線までの距離Ｙ1’にはｄｙ1のズレが含まれ、距離Ｙ2’にはｄｙ2のズレが含まれ、距離Ｙ3’にはｄｙ3のズレが含まれることになる。
【０２２５】
横線と斜線とがなす角度をθとすると、ｄｘ1＝ｄｙ1／ｔａｎθで求められる。さらに、像担持体の副走査方向の移動速度と、横線と斜線の読み取り時刻の差とにより、ｄｙ1を求めることもできる。
【０２２６】
同様に、横線と斜線とがなす角度をθとすると、ｄｘ2＝ｄｙ2／ｔａｎθで求められる。さらに、像担持体の副走査方向の移動速度と、横線と斜線の読み取り時刻の差とにより、ｄｙ2を求めることもできる。
【０２２７】
さらに同様に、横線と斜線とがなす角度をθとすると、ｄｘ3＝ｄｙ3／ｔａｎθで求められる。さらに、像担持体の副走査方向の移動速度と、横線と斜線の読み取り時刻の差とにより、ｄｙ3を求めることもできる。
【０２２８】
以上のようにして、テストパターンの位置（ズレ状態）をＣＰＵ２０１が算出する（図９Ｓ３）。
【０２２９】
そして、一方の面にテストパターンが形成されて読み取られた記録紙を、反転搬送路を通過させて、その他方の面にも同様にしてテストパターンの記録（図９Ｓ４）、表裏画素ズレ検知センサ２７０ｂによるテストパターンの読み取り（図９Ｓ５）、テストパターンの位置（ズレ状態）算出（図９Ｓ６）を行う。
【０２３０】
そして、ＣＰＵ２０１は、それぞれの面のテストパターンの位置（ズレ状態）を比較し、両面での画素ズレ状態を算出する（図９Ｓ７）。
【０２３１】
なお、ＣＰＵ２０１は、それぞれの面のテストパターンの位置（ズレ状態）を、テストパターンに基づく基準距離と比較して、それぞれの面での画素ズレ状態を算出してもよい。
【０２３２】
したがって、記録紙の両面について、このような所定のパターンの形成と読み取りとを、副走査方向には同じ位置であって主走査方向の３箇所以上で行うことで、ＣＰＵ２０１が主走査方向の画像の伸び縮みや画素ズレに関するズレ状態（周波数ズレ情報）を検出することが可能になる。
【０２３３】
このようにしてＣＰＵ２０１が以上のような検出処理を記録紙両面に対して行って、周波数ズレ情報（図８(iii)）として書き込みユニット回路部２００の選択制御部２１５に供給する。
【０２３４】
なお、同様にして、ＣＰＵ２０１は、主走査方向始端側で「フ」字状パターンの検出を実行することにより、主走査方向の画像の開始位置に関する画像先端ズレ情報を求め、この画像先端ズレ情報を書き込みユニット回路部２００内の選択制御部２１５に供給することも可能である。
【０２３５】
以上のようにして、両面での画素ズレ状態を示す周波数ズレ情報を元にして、通常の画像形成時には、ドットクロック調整部２１０が両面での画素ズレ状態を解消する状態のドットクロックを生成して画像形成を行う（図９Ｓ７）。
【０２３６】
そして、以上の補正について、より詳しくは第１の実施の形態例について図４乃至図６で説明したように実行することで、ズレ情報ＥＲ（周波数ズレ情報）に基づいた制御がなされているため、主走査方向の長さに関しては正確に調整され、さらに、表裏画素ズレが抑制される。
【０２３７】
この場合、生じている表裏画素ズレに応じて、図１３に示したような特性により制御を行うことで、表裏画素ズレと主走査方向の長さについて、良好な補正が可能になる。
【０２３８】
以上のようにしてディジタルディレイ式のドットクロック調整部を用いることで、まず、主走査方向の始端〜終端までのズレを調整できるが、記録紙の表裏のそれぞれの主走査方向で３箇所以上の誤差情報を用いて、ドットクロックのタイミングを主走査方向３箇所以上で調整することで、表裏画素ズレを抑制することができるようになる。
【０２３９】
なお、以上の具体例では３箇所のテストパターンの例を示したが、更に多くすることで、より細かく表裏画素ズレを抑制することが可能になる。たとえば、４箇所のテストパターンとすることで、左端部／中央付近／右端部の領域で表裏画素ズレ抑制ができて好ましい。すなわち、４箇所のテストパターンを用いることで、３箇所のズレ補正が行え、より好ましい結果が得られる。
【０２４０】
この第２の実施の形態例では、ＰＬＬなどのアナログフィードバック回路を持たないディジタル方式の回路構成であるため、他のディジタル回路部分と共に１チップ化することが可能になる。また、そのようにすることで、更に精度の高い表裏画素ズレ解消を行うことが可能になる。
【０２４１】
また、画像形成に用いる主走査方向のラインの画素数をＬ、前記３以上のｎ個のテストパターンで分割された範囲のそれぞれの画素数をＬ1〜Ｌn-1、前記３以上のテストパターン間で算出された前記ズレ量をＮ1〜Ｎn-1とした場合に、1≦j≦nであるjについて、各テストパターン間でＮj／Ｌjのズレ補正量を、それぞれのテストパターン間の各画素で均等に割り振るようにして、ドットクロックの遅延段数の選択に還元する、ことが望ましい。
【０２４２】
このように、主走査方向の３箇所以上で誤差情報を検出し、それぞれのテストパターン間の各画素で均等に割り振るようにドットクロックの遅延段数の選択に還元することで、始端と終端とを揃えるだけでなく、中間部分にて画素ズレ調整を良好に行うことが可能になる。
【０２４３】
以上の第２の実施の形態例では、ドットクロック調整部２１０の外部にＣＰＵ２０１を設けていたが、ドットクロック調整部２１０内にＣＰＵ２０１や各種テーブルなどの制御手段を内蔵させることも可能である。
【０２４４】
以上詳細に説明したように、本第２の実施の形態例では、画像形成する画素の基準となるドットクロックを生成し、該ドットクロックに基づいて各画素の露光を記録紙の両面で行う際に、基本クロックを細かく遅延させて複数の遅延クロックを生成し、該複数の遅延クロックの選択を変更することによって、ズレを調整すべき面について生成するドットクロックの立ち上がりタイミングもしくは立ち下がりタイミングを変化させるようにしておき、それぞれの面の主走査方向の３箇所以上でテストパターンを形成することで両面のズレに関する誤差情報を検出し、該誤差情報に応じて複数の遅延クロックの選択を制御することで両面のズレを補正する。
【０２４５】
すなわち、ＰＬＬなどのアナログフィードバック回路を持たないディジタル方式の回路構成であるため、他のディジタル回路と共に１チップ化することが可能であって、精度の高い途中ズレ解消を行うことが可能になる。
【０２４６】
さらに、この第２の実施の形態例では、主走査方向の３箇所以上で誤差情報を検出してズレ補正を実行しているので、記録紙の両面で主走査方向の始端と終端とを揃えるだけでなく、記録紙の両面の始端と終端との中間部分の画素ズレである表裏画素ズレの調整を行うことが可能になる。
【０２４７】
また、この第２の実施の形態例では、ディジタルディレイ式ドットクロック調整手段を、ズレを調整すべきそれぞれの面で共通した回路として備えている。この結果、精度の高い表裏画素ズレ解消を行いつつ、回路規模の削減を図ることができる。
【０２４８】
また、この第２の実施の形態例では、ズレ検出手段と、ディジタルディレイ式ドットクロック調整手段と、制御手段とについて、各部をディジタル回路で構成することが可能であり、１チップ化に適した状態で精度の高い表裏画素ズレ解消を行うことができる。
【０２４９】
また、この第２の実施の形態例では、ディジタルディレイ式ドットクロック調整手段の外部に設けられたＣＰＵなどの制御手段の制御により動作するため、精度の高い表裏画素ズレ解消を行うことができる。
【０２５０】
また、この第２の実施の形態例では、ディジタルディレイ式ドットクロック調整手段の内部に設けられた制御手段の制御により動作するため、１チップ化に適した状態で精度の高い表裏画素ズレ解消を行うことができる。
【０２５１】
以上の第２の実施の形態例の説明では、表裏画素ズレ補正を目的としてきたが、主走査方向始端側に形成する「フ」字状パターンを主走査方向始端位置のなるべく端部に配置しておいて、主走査方向の画像の開始位置に関する画像先端ズレ情報を、書き込みユニット回路部２００内の選択制御部２１５に供給することで、主走査の始端位置を揃えるようにすることも可能である。
【０２５２】
また、以上の第２の実施の形態例の説明では、表裏画素ズレ検知センサ２７０ｂによって表裏画素ズレが検知されてズレが設定されたが、これ以外に、テストパターンを形成した記録紙をスキャナ（図示せず）に読み込ませて得た画像データをＣＰＵ２０１が解析してズレを設定するようにしてもよい。また、テストパターンを形成した記録紙をオペレータが計測し、計測結果から得たズレを、操作部（図示せず）からＣＰＵ２０１に対して設定するようにしてもよい。
【０２５３】
〈第３の実施の形態例〉
以下、図面を参照して、本発明の画像形成装置の第３の実施の形態例を詳細に説明する。この第３の実施の形態例は、複数色で画像形成するために複数色の各色毎に露光ユニット（図１４参照）を備えたカラー画像形成装置に関する。
【０２５４】
このカラー画像形成装置では、画像データに応じて変調したレーザビームを各色毎に主走査方向に走査し、副走査方向に回転する各色毎の像担持体上に各色の画像を形成している。この場合に、ドットクロックと呼ばれる画素クロックを基準にして、レーザビームを画像データで変調している。
【０２５５】
図１０は第３の実施の形態例の画像形成装置のプリントエンジンの機械的構成を示す構成図である。
【０２５６】
この図１０においては、複数色のトナーを用いてカラー画像の形成が可能であり、各色の像担持体からのトナー像を中間転写体に一次転写して該中間転写体上で重畳し、前記中間転写体と転写ローラとで記録紙を挟持することにより該中間転写体から記録紙に二次転写することにより画像形成する画像形成装置を具体例にする。
【０２５７】
ここで、１０Ｙ〜１０Ｋは、それぞれＹ（イエロー），Ｍ（マゼンタ），Ｃ（シアン），Ｋ（黒）の各色のトナー像が形成される像担持体としての感光体ドラムである。
【０２５８】
２０Ｙ〜２０Ｋは、それぞれ感光体ドラム１０Ｙ〜１０Ｋの表面に各色の画像情報に応じてレーザビームを走査することで静電潜像を形成せしめるための書き込みユニットである。
【０２５９】
３０Ｙ〜３０Ｋは、それぞれ感光体ドラム１０Ｙ〜１０Ｋの表面に形成された各色の静電潜像を現像剤（トナー）で現像してトナー像を形成せしめるための現像器である。なお、帯電極、クリーニング部などは省略してある。
【０２６０】
４０は、各色の感光体ドラム１０Ｙ〜１０Ｋからのトナー像が転写（一次転写）されて重ね合わされる中間転写体ベルトである。６４は、中間転写体ベルト４０上のトナー像を記録紙に対して転写（二次転写）すると共に、記録紙を中間転写体ベルト４０から分離するための二次転写ローラである。なお、ベルトクリーニング部などは省略してある。
【０２６１】
５０は記録紙が蓄積されている給紙部であり、給紙カセット５１と給紙部カセット５２とがここでは示されている。なお、給紙カセットの段数はこの例に限定されるものではない。
【０２６２】
６１〜６８は搬送ローラあるいは通路切り替え手段などの搬送手段である。６１は給紙カセットから記録紙を送り出す給紙ローラ、６２は給紙カセット５０（５１あるいは５２）からの記録紙が通る搬送路、６３ａと６３ｂとは画像形成のタイミングに合わせて記録紙を送り出すレジストローラ、６４は二次転写ローラ、６５は記録紙の排出と循環とを切り替える通路切り替え手段、６６ａ・６６ｂ〜６８ａ・６８ｂは記録紙の表裏を反転させる反転ローラ、６９ａ・６９ｂは記録紙を装置外に排出するための排紙ローラである。
【０２６３】
７０は、記録紙上のトナー像を熱と圧力とにより固着させる定着ユニットであり、熱ローラ７１（あるいは７２）と圧着ローラ７２（あるいは７１）とを有する。
【０２６４】
なお、このようにレーザビームを用いる書き込みユニットの構成は、既に第１の実施の形態例と共に説明した図１４のようになっている。なお、ここでは、書き込みユニット２０Ｙ、２０Ｍ、２０Ｃ、２０Ｋも同じ構成である。
【０２６５】
以下、図面を参照して、第３の実施の形態例の画像形成装置の実施の形態例を詳細に説明する。なお、ここでは、図１０と図１４とに示したカラー画像形成装置を具体例にして説明を行うものとする。すなわち、第３の実施の形態例の画像形成装置は、少なくとも２色以上の複数色の画像形成が可能な画像形成装置であり、ここでは、Ｙ(イエロー)，Ｍ(マゼンタ)，Ｃ(シアン)，Ｋ(黒)の４色のトナーを使用するカラー画像形成装置を例にする。
【０２６６】
図１１では、画像形成装置全体を制御する制御手段としてのＣＰＵ２０１、Ｙ用の書き込みユニット回路部２００Ｙ、Ｍ用の書き込みユニット回路部２００Ｍ、Ｃ用の書き込みユニット回路部２００Ｃ、Ｋ用の書き込みユニット回路部２００Ｋ、Ｙ用の露光を行うＬＤ２６０Ｙ、Ｍ用の露光を行うＬＤ２６０Ｍ、Ｃ用の露光を行うＬＤ２６０Ｃ、Ｋ用の露光を行うＬＤ２６０Ｋ、Ｙ用のインデックスセンサ２６６Ｙ、Ｍ用のインデックスセンサ２６６Ｍ、Ｃ用のインデックスセンサ２６６Ｃ、Ｋ用のインデックスセンサ２６６Ｋ、を示している。
【０２６７】
ここで書き込みユニット回路部２００Ｙ〜２００Ｋは、それぞれ感光体ドラム１０Ｙ〜１０Ｋの表面に各色の画像情報に応じてレーザビームを走査することで静電潜像を形成せしめるための書き込みユニット２０Ｙ〜２０Ｋの回路部である。
【０２６８】
ここでは、書き込みユニット回路部２００Ｙについて図１１に詳細な構成を示しているが、他の書き込みユニット回路部２００Ｍ、２００Ｃ、２００Ｋについても同様な構成であるとする。
【０２６９】
また、この図１１において、書き込みユニット回路部２００Ｙは、第３の実施の形態例の特徴となるドットクロック調整部２１０と、画像処理を行う画像処理部２２０と、画像処理結果に基づいてドットクロックに従ってＬＤ駆動信号を生成するＬＤ駆動部２３０とを有している。
【０２７０】
また、色ズレ検知センサ２７０ｃは、主走査方向３箇所以上の位置で画素ズレの検知を行うように設置され、定着後の各色の所定のテストパターンを読み取るように設置されているものとする。
【０２７１】
以下、ドットクロック調整部２１０の構成と動作とを順に説明する。なお、ドットクロック調整部２１０は、請求項におけるクロック生成手段である。また、ドットクロック調整部２１０は、基本クロックを発生するクロック発生部２１１と、クロック発生部２１１によって発生された基本クロックの周波数を変更可能な周波数変更部２１２とから構成されている。ここで、周波数変更部２１２は、ドットクロックに応じて形成される画素位置を変更するために、ドットクロックの立ち上がりタイミングもしくは立ち下がりタイミングもしくは周波数を、を１ラインの走査途中や画像形成面や画像形成色毎などの所望のタイミングに変更する。なお、この実施の形態例では、周波数変更部２１２は、「ディジタルディレイ式ドットクロック調整手段」で構成された場合を示しており、以下の（Ａ），（Ｂ），（Ｃ），（Ｄ）により構成されている。
【０２７２】
（Ａ）遅延信号生成：
ディレイチェーン部２１３は入力信号（クロック発生部２１１からの基本クロック）を遅延させて位相が少しずつ異なる複数の遅延信号（遅延信号群：図１１(i)）を得るためのディレイ素子群である。
【０２７３】
ここで、ディレイチェーン部２１３は、位相が少しずつ異なる遅延信号について、基本クロックの２周期分にわたって生成できる段数になるようにチェーン状にディレイ素子が縦続接続されていることが好ましい。
【０２７４】
なお、クロック発生部２１１は、ＹＭＣＫ各色のクロック発生回路にそれぞれ内蔵されていてもよいが、単一のクロック発生部２１１から各色それぞれのクロック発生回路に基本クロックを分配してもよい。また、インデックスセンサ２６６Ｙは、図１４に示したように、レーザビームの走査における基準位置を検出するものである。
【０２７５】
（Ｂ）同期検出：
同期検出部２１４はインデックスセンサ２６６Ｙで検出されたインデックス信号を受け、遅延信号群（図１１(i)）の中でインデックス信号に同期している遅延信号の段数（同期ポイント）を検出する検出手段であり、同期ポイント情報（図１１(ii)）を出力する。
【０２７６】
ここで、同期検出部２１４は、遅延信号群（図１１(i)）の中で、最初にインデックス信号に同期している第１同期ポイント情報ＳＰ１と、２番目にインデックス信号に同期している第２同期ポイント情報ＳＰ２と、を出力できることが好ましい。
【０２７７】
ディレイチェーン部２１３からの複数の遅延信号は、温度変化などの影響によって遅延時間に変動が生じている可能性があるため、このようにして、所定の変動しない時間（インデックス信号から次のインデックス信号までの間）に、どれだけの遅延信号が含まれているかを検出しておく。
【０２７８】
（Ｃ）選択制御：
選択制御部２１５は、同期検出部２１４からの同期ポイント情報（図１１(ii)）と、ＣＰＵ２０１からの周波数ズレ情報（図１１(iii)）とに基づいて、同期補正量を求め、遅延信号群（図１１(i)）の中からどの位相の遅延信号を選択すべきかのセレクト信号（図１１(iv)）を出力するものである。なお、周波数ズレ情報については、後述する。
【０２７９】
（Ｄ）選択：
選択部２１６は選択制御部２１５からのセレクト信号（図１１(iv)）を受け、遅延信号群（図１１(i)）の中から対応する位相の遅延信号を選択し、選択された遅延信号を立ち上がりおよび立ち下がりとすることで矩形波を生成し、その矩形波をドットクロック（図１１(v)）として出力するものである。
【０２８０】
このようにして、ドットクロックを生成する際の立ち上がりと立ち下がりとを選択されたタイミングの遅延信号とすることで、ドットクロックの周期をわずかに増加もしくは減少させ、所定時間内に発生するパルス数を所定数にした信号を生成するようにしている。
【０２８１】
すなわち、クロック発生部２１１で発振して生成する基本クロックの周波数を微調整して合わせるのではなく、クロック周波数自体は変えずに、位相（ドットクロックのパルスの位置もしくはタイミング）を細かく徐々に変えた遅延信号を所定時間内に順次選択することで、所定時間内のパルス数を所定数に合わせるようにしている。
【０２８２】
このようにして、ドットクロックを生成する際の立ち上がりと立ち下がりとを選択されたタイミングの遅延信号とすることで、ドットクロックの周期をわずかに増加もしくは減少させている。これにより、次の(i)と(ii)を実現する。(i)所定時間内に発生するパルス数を所定数にした信号を生成することで、主走査１ラインの長さを揃え、始端〜終端間の長さを一定にする。(ii)主走査方向で３箇所以上の誤差情報を用いて、ドットクロックのタイミングを主走査方向３箇所以上で調整することで、中間部をも含めて各色相互の画素ズレを抑制する。
【０２８３】
すなわち、クロック発生部２１１で発振して生成する基本クロックの発振周波数を微調整して合わせるのではなく、クロック周波数自体は変えずに、位相（ドットクロックのパルスの位置もしくはタイミング）を細かく徐々に変えた遅延信号を所定時間内に順次選択することで、以上の(i)だけではなく、従来は不可能であった(ii)をも実現している。
【０２８４】
〈ドットクロック調整のためのズレ検出の原理（３）〉
ここで、図１２のフローチャートと、図３の説明図を参照して、第３の実施の形態例におけるズレ検出の様子について簡単に説明する。
【０２８５】
書き込みユニット回路部２００は、ズレ検出時に、ＲＯＭ２２１に格納されている所定のパターンの画像を、中間転写体ベルト４０上の主走査方向始端側、末端側、および、その中間、合計で３箇所以上を形成する（図１２Ｓ１）。図３では、所定のパターンとして、「フ」字状のパターンを用いた例を示し、かつ、主走査方向３箇所に形成した様子を一例として示している。
【０２８６】
ここで、実際には実線で示すパターンが形成されているが、本来は破線で示すパターンが形成される予定であったとする。
【０２８７】
ここでは、書き込みユニットや各光学系の収差などにより、主走査方向にｄｘ1とｄｘ2とｄｘ3のズレが発生していることになる。中間転写体ベルト４０を副走査方向に移動させつつ、パターンを読み取れる位置に配置された色ズレ検知センサ２７０ｃで読み取りを行う（図１２Ｓ２）ことで、「フ」字状のパターンの横線から斜線までの距離Ｙ1’にはｄｙ1のズレが含まれ、距離Ｙ2’にはｄｙ2のズレが含まれ、距離Ｙ3’にはｄｙ3のズレが含まれることになる。
【０２８８】
横線と斜線とがなす角度をθとすると、ｄｘ1＝ｄｙ1／ｔａｎθで求められる。さらに、像担持体の副走査方向の移動速度と、横線と斜線の読み取り時刻の差とにより、ｄｙ1を求めることもできる。
【０２８９】
同様に、横線と斜線とがなす角度をθとすると、ｄｘ2＝ｄｙ2／ｔａｎθで求められる。さらに、像担持体の副走査方向の移動速度と、横線と斜線の読み取り時刻の差とにより、ｄｙ2を求めることもできる。
【０２９０】
さらに同様に、横線と斜線とがなす角度をθとすると、ｄｘ3＝ｄｙ3／ｔａｎθで求められる。さらに、像担持体の副走査方向の移動速度と、横線と斜線の読み取り時刻の差とにより、ｄｙ3を求めることもできる。
【０２９１】
以上のようにして、テストパターンの位置（ズレ状態）をＣＰＵ２０１が算出する（図１２Ｓ３）。
【０２９２】
そして、その他の色にも同様にしてテストパターンの記録（図１２Ｓ４）、色ズレ検知センサ２７０ｃによるテストパターンの読み取り（図１２Ｓ５）、テストパターンの位置（ズレ状態）算出（図１２Ｓ６）を行う。そして、ＣＰＵ２０１は、それぞれの色のテストパターンの位置（ズレ状態）を比較し、各色での画素ズレ状態を算出する（図１２Ｓ７）。
【０２９３】
なお、ＣＰＵ２０１は、それぞれの色のテストパターンの位置（ズレ状態）を、テストパターンに基づく基準距離と比較して、それぞれの色での画素ズレ状態を算出してもよい。
【０２９４】
したがって、Ｙ，Ｍ，Ｃ，Ｋの各色について、このような所定のパターンの形成と読み取りとを、副走査方向には同じ位置であって主走査方向始端側と主走査方向末端側とその中間などの主走査方向３箇所以上で行うことで、ＣＰＵ２０１が主走査方向の画像の伸び縮みや中間部の画素ズレに関するズレ状態（周波数ズレ情報）を検出することが可能になる。
【０２９５】
このようにしてＣＰＵ２０１が以上のような検出処理を各色毎に行って、各色毎の周波数ズレ情報（図１１(iii)）として書き込みユニット２０Ｙ〜２０Ｋのそれぞれに供給する。
【０２９６】
なお、同様にして、ＣＰＵ２０１は、主走査方向始端側で「フ」字状パターンの検出を実行することにより、主走査方向の画像の開始位置に関する画像先端ズレ情報を求め、この画像先端ズレ情報を書き込みユニットに供給することも可能である。
【０２９７】
以上のようにして、各色での画素ズレ状態を示す周波数ズレ情報を元にして、通常の画像形成時には、ドットクロック調整部２１０が各色での画素ズレ状態を解消する状態のドットクロックを生成して画像形成を行う（図１２Ｓ８）。
【０２９８】
〈カラー画像形成装置の色ズレ調整の動作〉
そして、以上の補正について、より詳しくは第１の実施の形態例について図４乃至図６で説明したように、ディジタルディレイ式のドットクロック調整部を用いることで、主走査方向のズレを調整できるが、ＹＭＣＫのうちのある色の主走査１ラインの長さを基準として、その他の色の主走査１ラインの長さを合わせこむこと、および、先端位置を揃えることで、カラー画像形成の際の色ズレを抑止することができる。
【０２９９】
すなわち、図３により示した手法で主走査方向の１ラインの先端位置と長さとを測定し、ある色の先端位置と主走査長さに対して他の色を合わせるように、ドットクロック調整部を動作させる。これにより、各色の画像が一致するようになり、各種要因で発生する主走査方向の色ズレが解消される。
【０３００】
この場合、生じている色ズレに応じて、図１３に示したような特性により制御を行うことで、色ズレと主走査方向の長さについて、良好な補正が可能になる。
【０３０１】
以上のようにしてディジタルディレイ式のドットクロック調整部を用いることで、まず、主走査方向の始端〜終端までのズレを調整できるが、各色それぞれの主走査方向で３箇所以上の誤差情報を用いて、ドットクロックのタイミングを主走査方向３箇所以上で調整することで、各色の画素ズレを抑制することができるようになる。
【０３０２】
なお、以上の具体例では３箇所のテストパターンの例を示したが、更に多くすることで、より細かく表裏の画素ズレを抑制することが可能になる。たとえば、４箇所のテストパターンとすることで、左端部／中央付近／右端部の領域で表裏の画素ズレ抑制ができて好ましい。すなわち、４箇所のテストパターンを用いることで、３箇所のズレ補正が行え、より好ましい結果が得られる。
【０３０３】
この実施の形態例では、ＰＬＬなどのアナログフィードバック回路を持たないディジタル方式の回路構成であるため、他のディジタル回路部分と共に１チップ化することが可能になる。また、そのようにすることで、更に精度の高い表裏画素ズレ解消を行うことが可能になる。
【０３０４】
また、画像形成に用いる主走査方向のラインの画素数をＬ、前記３以上のｎ個のテストパターンで分割された範囲のそれぞれの画素数をＬ1〜Ｌn-1、前記３以上のテストパターン間で算出された前記ズレ量をＮ1〜Ｎn-1とした場合に、1≦j≦nであるjについて、各テストパターン間でＮj／Ｌjのズレ補正量を、それぞれのテストパターン間の各画素で均等に割り振るようにして、ドットクロックの遅延段数の選択に還元する、ことが望ましい。
【０３０５】
このように、主走査方向の３箇所以上で誤差情報を検出し、それぞれのテストパターン間の各画素で均等に割り振るようにドットクロックの遅延段数の選択に還元することで、始端と終端とを揃えるだけでなく、中間部分にて画素ズレ調整を良好に行うことが可能になる。
【０３０６】
以上の実施の形態例では、ドットクロック調整部の外部にＣＰＵ２０１を設けていたが、各ドットクロック調整部内にＣＰＵやテーブルなどの制御手段を内蔵させることも可能である。
【０３０７】
以上詳細に説明したように、第３の実施の形態例では、画像形成に用いる複数色のそれぞれでドットクロックを生成し、該ドットクロックに基づいて各色の露光を露光を行う際に、基本クロックを細かく遅延させて複数の遅延クロックを生成し、該複数の遅延クロックの選択を変更することによって、前記ズレを調整すべき色について生成するドットクロックの立ち上がりタイミングもしくは立ち下がりタイミングを変化させるようにしておき、ある色について形成された像（あるいはテストパターンの画像データの所期の値）を基準として他の色の像のズレについて、主走査方向の３箇所以上でテストパターンを形成することで色ズレに関する誤差情報を検出し、該誤差情報に応じて前記ディジタルディレイ式ドットクロック調整手段での複数の遅延クロックの選択を制御することで前記ズレを補正する。この結果、ＰＬＬなどのアナログフィードバック回路を持たないディジタル方式の回路構成であるため、他のディジタル回路と共に１チップ化することが可能であって、精度の高い色ズレ解消を行うことが可能になる。さらに、この第３の実施の形態例では、主走査方向の３箇所以上で誤差情報を検出してズレ補正を実行しているので、始端と終端とを揃えるだけでなく、中間部分の画素ズレの調整を行うことが可能になる。
【０３０８】
この第３の実施の形態例では、ディジタルディレイ式ドットクロック調整手段は、基本クロックをディレイチェーン部で細かく遅延させて複数の遅延クロックを生成し、同期検出部にて同期情報を検出し、同期情報と誤差情報とから選択制御部がセレクト信号を生成し、複数の遅延クロックの中からセレクト信号に応じた遅延クロックを選択部にて選択してドットクロックとして出力する。この結果、ディジタルディレイ式ドットクロック調整手段では、ＰＬＬなどのアナログフィードバック回路を持たないディジタル方式の回路構成であるため、他のディジタル回路と共に１チップ化することが可能であって、精度の高い色ズレ解消を行うことが可能になる。
【０３０９】
また、この第３の実施の形態例では、ディジタルディレイ式ドットクロック調整手段を、ズレを調整すべき色毎にそれぞれ独立した回路として備えている。この結果、精度の高い色ズレ解消を行うことができる。
【０３１０】
また、この第３の実施の形態例では、ズレ検出手段と、ディジタルディレイ式ドットクロック調整手段と、制御手段とは、各部がディジタル回路で構成されているため、１チップ化に適した状態で精度の高い色ズレ解消を行うことができる。
【０３１１】
また、この第３の実施の形態例では、ディジタルディレイ式ドットクロック調整手段の外部に設けられたＣＰＵなどの制御手段の制御により画像形成装置が動作するため、精度の高い色ズレ解消を行うことができる。
【０３１２】
また、この第３の実施の形態例では、ディジタルディレイ式ドットクロック調整手段の内部に設けられた制御手段の制御により画像形成装置が動作するため、１チップ化に適した状態のディジタルディレイ式ドットクロック調整手段によって精度の高い色ズレ解消を行うことができる。
【０３１３】
以上の第３の実施の形態例の説明では、色ズレ補正を目的としてきたが、主走査方向始端側に形成する「フ」字状パターンを主走査方向始端位置のなるべく端部に配置しておいて、主走査方向の画像の開始位置に関する画像先端ズレ情報を、書き込みユニット回路部２００内の選択制御部２１５に供給することで、主走査の始端位置を揃えるようにすることも可能である。
【０３１４】
また、以上の第３の実施の形態例の説明では、色ズレ検知センサ２７０ｃによって色ズレが検知されてズレが設定されたが、これ以外に、テストパターンを形成した記録紙をスキャナ（図示せず）に読み込ませて得た画像データをＣＰＵ２０１が解析してズレを設定するようにしてもよい。また、テストパターンを形成した記録紙をオペレータが計測し、計測結果から得たズレを、操作部（図示せず）からＣＰＵ２０１に対して設定するようにしてもよい。
【０３１５】
〈その他の実施の形態例〉
以上の第１の実施の形態例、第２の実施の形態例、第３の実施の形態例では、レーザビームを用いた電子写真方式の画像形成装置について説明してきたが、これに限定されるものではない。たとえば、レーザビームを用いて印画紙に露光を行うレーザイメージャ、ヘッドよりインクを吐出するインクジェットプリンタなど、各種の画像形成装置に本発明の各実施の形態例を適用することが可能であり、良好な結果を得ることが可能である。
【図面の簡単な説明】
【０３１６】
【図１】本発明の一実施の形態例の画像形成装置の主要部の電気的構成を示す構成図である。
【図２】本発明の一実施の形態例の画像形成装置の動作状態を説明するフローチャートである。
【図３】本発明の一実施の形態例の画像形成装置におけるズレ検出の動作状態を説明するタイムチャートである。
【図４】本発明の一実施の形態例の画像形成装置の動作状態を説明するタイムチャートである。
【図５】本発明の一実施の形態例の画像形成装置の動作状態を説明するタイムチャートである。
【図６】本発明の一実施の形態例の画像形成装置の動作状態を説明するタイムチャートである。
【図７】本発明の第１の実施の形態例の画像形成装置の書き込み部の機械構成を示す断面図である。
【図８】本発明の第２の実施の形態例画像形成装置の書き込み部の機械構成を示す断面図である。
【図９】本発明の第３の実施の形態例の画像形成装置の主要部の電気的構成を示す構成図である。
【図１０】本発明の第３の実施の形態例画像形成装置の書き込み部の機械構成を示す断面図である。
【図１１】本発明の第３の実施の形態例の画像形成装置の主要部の電気的構成を示す構成図である。
【図１２】第３の実施の形態例の画像形成装置の動作状態を説明するフローチャートである。
【図１３】本実施の形態例の動作状態の一例を示す説明図である。
【図１４】画像形成装置の書き込み部の機械構成を示す斜視図である。
【符号の説明】
【０３１７】
２０  書き込みユニット
２００  書き込みユニット回路部
２０１  ＣＰＵ
２１０  ドットクロック調整部
２１１  クロック発生部
２１３  ディレイチェーン部
２１４  同期検出部
２１５  選択制御部
２１６  選択部
２２０  画像処理部
２３０  ＬＤ駆動部
２６０  レーザダイオード
２６６  インデックスセンサ
２７０ａ  途中ズレ検知センサ
２７０ｂ  表裏画素ズレ検知センサ
２７０ｃ  色ズレ検知センサ
【図１】
2004268569.tif 000003
【図２】
2004268569.tif 000004
【図３】
2004268569.tif 000005
【図４】
2004268569.tif 000006
【図５】
2004268569.tif 000007
【図６】
2004268569.tif 000008
【図７】
2004268569.tif 000009
【図８】
2004268569.tif 000010
【図９】
2004268569.tif 000011
【図１０】
2004268569.tif 000012
【図１１】
2004268569.tif 000013
【図１２】
2004268569.tif 000014
【図１３】
2004268569.tif 000015
【図１４】
2004268569.tif 000016