(57)【要約】【課題】ホールド型表示装置では、インパルス型表示装置に比べ、ブラー効果による動画像の視認性の低下が発生する。【解決手段】１フレーム期間を第１期間▲１▼と第２期間▲２▼に分割する。フレーム期間において画素に書き込むべき画素データを、第１期間▲１▼において集中的に書き込む。その際、映像全体の輝度が下がらないよう、画素に対する書込値を画像データの値の２倍にする。２倍にした値が表示可能レンジを超えた場合にかぎり、第２期間▲２▼に残余の画素データを書き込む。表示輝度の変化がインパルス型表示装置に近づき、動画像の視認性が改善される。【選択図】        図５
2004240317.tif 000002
【特許請求の範囲】
【請求項１】
ホールド型の表示装置において、画素に所望の画素値を書き込む際、実効的な書込をフレーム期間中の一部期間に集中して行い、その際、前記一部期間における書込で視覚上前記所望の画素値が実現されるよう、前記一部期間における書込値を前記所望の画素値よりも高く設定したことを特徴とする表示方法。
【請求項２】
ホールド型の表示装置において、画素に所望の画素値を書き込む際、実効的な書込をフレーム期間中の一部期間に集中して行い、その際、前記一部期間において書き込まれる書込値の積分値と前記フレーム期間における前記所望の画素値の積分値との間に所与の関係をもたせたことを特徴とする表示方法。
【請求項３】
ホールド型の表示装置を駆動するデータ書込回路であって、画素に所望の画素値を書き込む際、実効的な書込をフレーム期間中の一部期間に集中して行い、その際、前記一部期間における書込で視覚上前記所望の画素値が実現されるよう、前記一部期間における書込値を前記所望の画素値よりも高く設定する手段を備えたことを特徴とするデータ書込回路。
【請求項４】
ホールド型の表示装置を駆動するデータ書込回路であって、画素に所望の画素値を書き込む際、実効的な書込をフレーム期間中の一部期間に集中して行い、その際、前記一部期間において書き込まれる書込値の積分値と前記フレーム期間における前記所望の画素値の積分値との間に所与の関係をもたせて書込を実施する手段を備えたことを特徴とするデータ書込回路。
【請求項５】
ホールド型の表示装置を駆動するデータ書込回路であって、フレーム期間をｎ分割して各期間を第１期間〜第ｎ期間と表記するとき（ｎは２以上の整数）、画素に書き込むべき所望の画素値をｎ倍して前記第１期間に書き込み、第２期間以降では０を書き込む手段を備えたことを特徴とするデータ書込回路。
【請求項６】
前記ｎ倍した画素値が前記表示装置の表示可能なレンジを超えたとき、前記手段は前記第１期間では前記レンジの上限値を前記画素に書き込み、書き込み切れなかった超過分を第２期間の到来を待って前記画素に書き込み、以下、第ｉ（２≦ｉ≦ｎ−１）期間で書き込み切れなかった超過分を順次第ｉ＋１期間の到来を待って書き込むことを特徴とする請求項５に記載のデータ書込回路。
【請求項７】
ホールド型の表示装置を駆動するデータ書込回路であって、フレーム期間をｎ分割して各期間を第１期間〜第ｎ期間と表記するとき（ｎは２以上の整数）、画素に書き込むべき所望の画素値をｎ倍して第ｉ期間（２≦ｉ＜ｎ）に書き込み、第ｉ期間以外では０を書き込む手段を備えたことを特徴とするデータ書込回路。
【請求項８】
前記ｎ倍した画素値が前記表示装置の表示可能なレンジを超えたとき、前記手段は前記第ｉ期間では前記レンジの上限値を前記画素に書き込み、書き込み切れなかった超過分を第ｉ期間の前後の期間で対称性を有する画素値に分配してそれら前後の期間において前記画素に書き込むことを特徴とする請求項７に記載のデータ書込回路。
【請求項９】
ｎ倍速の書込クロックを計数するカウンタと、
前記カウンタの出力をもとにフレームメモリから画素値を読み出すメモリ制御部と、
前記カウンタの出力をもとに現在の期間が前記第１期間〜第ｎ期間のいずれであるかを判定するとともに、判定された期間に応じた書込値を出力する出力値判定部と、
出力された書込値を対応する画素へ伝搬するスイッチ群と、
を備えることを特徴とする請求項５〜８のいずれかに記載のデータ書込回路。
【請求項１０】
前記出力値判定部による判定に先立ち、前記画素値のレンジを圧縮するレンジ圧縮部をさらに含むことを特徴とする請求項９に記載のデータ書込回路。
【請求項１１】
前記第１期間〜第ｎ期間において前記画素に画素値を書き込む際、それら期間の時間的なずれに対応した動き補償を加味して前記フレームを再構成したうえで前記画素に書き込むべき画素値を算出する手段を備えることを特徴とする請求項５〜１０のいずれかに記載のデータ書込回路。
【請求項１２】
前記再構成したフレームの信頼性をもとに、当該再構成したフレームを利用した画素値の算出を行うか否かを判断する手段を備えることを特徴とする請求項１１に記載のデータ書込回路。
【請求項１３】
ホールド型の表示装置であって、
画素アレイと、
前記画素アレイに対して行方向のデータの書込を行う請求項３〜１１のいずれかに記載のデータ書込回路と、
前記画素アレイに対して列方向の走査を行う走査線駆動回路と、
を備えたことを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は表示技術に関し、とくに、ホールド型表示装置に動画を表示する方法、その方法を利用した表示装置、およびその表示装置に利用可能なデータ書込回路に関する。
【０００２】
【従来の技術】
液晶ディスプレイ（以下、ＬＣＤと表記）やプラズマディスプレイ（以下、ＰＤＰと表記）の高性能化が進み、また本来薄型であることも作用し、こうした表示装置が、テレビジョン受像機において陰極線管（以下ＣＲＴという）から主役の座を奪う勢いである。こうしたトレンドは、今後さらに加速するものと思われる。
【０００３】
しかし、ＬＣＤやＰＤＰ（以下ＬＣＤ等という）には、ＣＲＴとは異なる表示原理に起因する動画質の劣化があることが知られはじめた。すなわち、ＬＣＤ等はいわゆる「ホールド型」表示装置であり、画素毎に選択スイッチとしてトランジスタを用い、表示した画像が１フレーム期間保持される。一方、ＣＲＴはいわゆる「インパルス型」表示装置であり、選択された画素は、その画素が選択された期間だけ輝き、直後には暗くなる。
【０００４】
ユーザが表示装置の画面上で動体を観察するとき、画像が６０Ｈｚなどの周波数で離散的に書き換えられても、眼球自体はなめらかに動体を追従する。インパルス型表示装置では、動画の各フレーム間に各画素は暗くなり、眼球が移動して動体を期待している位置に、次のフレーム画像の動体がタイムリーに出現する。そのため、眼球の円滑な移動を損ねることがない。
【０００５】
一方、ホールド型表示装置で同じ動体を観察すると、次のフレーム画像が表示される直前まで、前のフレーム画像が表示されている。したがって、動体を滑らかに追う眼球からすると、動体の表示位置と眼球が動体の中心として感知する位置がずれ、結果としてぼやけた画像として認識される。以下、この問題をホールド型表示装置のブラー（ｂｌｕｒ）効果、または単にブラー効果とよぶ。
【０００６】
特許文献１には、ブラー効果を軽減するために、照明光源のオンオフタイミングの調整による解決が提案されている。また、特許文献２には、照明光源のオンオフ期間の比率調整による解決が提案されている。
【０００７】
【特許文献１】
特開２００１−１２５０６６号公報  （全文）
【特許文献２】
特開２００２−４０３９０号公報  （全文）
【０００８】
【発明が解決しようとする課題】
本発明は上述のブラー効果を解決するためになされたものであり、ホールド型表示装置における動画質または動画像の視認性の向上を目的とする。本発明の別の目的は、たとえばＰＤＰのように自己発光型であって照明光源が存在しないタイプの表示装置にも適用できる技術を提供することにある。
【０００９】
【課題を解決するための手段】
本発明のある態様は、表示方法に関し、ホールド型の表示装置において、画素に所望の画素値を書き込む際、実効的な書込をフレーム期間中の一部期間に集中して行い、その際、前記の一部期間における書込で視覚上所望の画素値が実現されるよう、一部期間における書込値を所望の画素値よりも高く設定したものである。「視覚上所望の画素値を実現する」とは、たとえば所望の輝度を実現することをいう。この方法によれば、一部期間以外では画素値の書込値が相対的に低くなるため、結果的にインパルス型表示装置に似た良好な動画像の視認性を得ることができる。
【００１０】
本発明の別の態様も表示方法に関し、ホールド型の表示装置において、画素に所望の画素値を書き込む際、実効的な書込をフレーム期間中の一部期間に集中して行い、その際、前記の一部期間において書き込まれる書込値の積分値とフレーム期間における所望の画素値の積分値との間に所与の関係をもたせたものである。なお、「フレーム」は画像の表示単位であり、フィールドも含む代表概念として用いる。
【００１１】
所与の関係の例として、両者が等しい場合、両者に一定の比例関係がある場合、一方が他方の関数になっている場合などがある。両者が等しい場合、従来一般的な表示方法と本方法で、表示輝度が等しくなる。本方法によれば、一部期間以外で書き込まれる書込値が小さくなり、動画像の視認性が改善される。前者のほうが大きければ、当然明るい映像が得られる。後者のほうが大きければ、動画像の視認性がさらに改善される。
【００１２】
本発明のさらに別の態様は、ホールド型の表示装置を駆動するデータ書込回路であって、画素に所望の画素値を書き込む際、実効的な書込をフレーム期間中の一部期間に集中して行い、その際、前記の一部期間における書込で視覚上所望の画素値が実現されるよう、一部期間における書込値を所望の画素値よりも高く設定する手段を備えるものである。
【００１３】
本発明のさらに別の態様もホールド型の表示装置を駆動するデータ書込回路であって、画素に所望の画素値を書き込む際、実効的な書込をフレーム期間中の一部期間に集中して行い、その際、前記の一部期間において書き込まれる書込値の積分値とフレーム期間における所望の画素値の積分値との間に所与の関係をもたせて書込を実施する手段を備える。
【００１４】
本発明のさらに別の態様もホールド型の表示装置を駆動するデータ書込回路であって、フレーム期間をｎ分割して各期間を第１期間〜第ｎ期間と表記するとき（ｎは２以上の整数）、画素に書き込むべき所望の画素値をｎ倍にして第１期間に書き込み、第２期間以降では０を書き込む手段を備える。ただし、ｎ倍した画素値が表示装置の表示可能なレンジを超えたとき、この手段は、第１期間ではレンジの上限値を画素に書き込み、書き込み切れなかった超過分を第２期間の到来を待って画素に書き込み、以下、第ｉ（２≦ｉ≦ｎ−１）期間で書き込み切れなかった超過分を順次第ｉ＋１期間の到来を待って書き込んでもよい。こうすれば、実効的な書込をできるだけ早いタイミングで終了でき、動画像の視認性を改善できる。
【００１５】
このデータ書込回路の別例として、画素に書き込むべき所望の画素値をｎ倍して第ｉ期間（２≦ｉ＜ｎ）に書き込み、第ｉ期間以外では０を書き込む手段を備えてもよい。また、ｎ倍した画素値が表示装置の表示可能なレンジを超えたとき、この手段は、第ｉ期間ではレンジの上限値を画素に書き込み、書き込み切れなかった超過分を第ｉ期間の前後の期間で対称性を有する画素値に分配してそれら前後の期間において画素に書き込んでもよい。ｎ＝２ｉ−１なる関係、すなわち、第ｉ期間がフレーム期間のちょうど中間にあるとしてもよい。
【００１６】
この場合、画素値の書込をフレーム期間の一部期間に集中して実施でき、動画像の視認性を高めることができる。また、例えば画素の色がＲＧＢなど複数におよぶとき、いずれの色の画素についても、前記の第ｉ期間が画素値書込の時間的中心になるため、異なる色の画素間で、輝度の最大タイミングが同期し、いわゆる色ずれによる視認性の低下が防止しやすくなる。
【００１７】
以上のデータ書込回路において、第１期間〜第ｎ期間において画素に画素値を書き込む際、それら期間の時間的なずれに対応した動き補償を加味してフレームを再構成したうえで画素に書き込むべき画素値を算出する手段を備えてもよい。第１期間と第２期間では、フレーム期間の１／ｎに相当する時間差がある。そのため、動き補償によってフレームをその時間分補間その他のフレーム再構成手法で進めたうえで、その新規なフレームをもとに第２期間における画素値を確定することができる。その場合、動き補償も考慮した滑らかな動画像の表示が実現する。ただし、再構成されたフレームの信頼性が低いとき、このフレームを利用しないことを判断する手段を設けてもよい。
【００１８】
本発明のさらに別の態様はホールド型の表示装置であり、画素アレイと、この画素アレイに対して行方向のデータの書込を行う、上述のいずれかのデータ書込回路と、画素アレイに対して列方向の走査を行う走査線駆動回路とを備える。
【００１９】
なお、以上の構成要素や処理ステップの任意の組合せ、本発明の表現を方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。
【００２０】
【発明の実施の形態】
図１は、実施の形態に係る表示装置１０の構成を示す。表示装置１０は、マトリックス状に並んだ液晶による画素アレイ１２と、画素アレイ１２の各行の画素に対して画素値、すなわち画素データを書き込むデータ書込回路１４と、画素アレイ１２に対して列方向の操作を行う走査線駆動回路１６と、データ書込回路１４および走査線駆動回路１６による書込動作にタイミング与えるタイミング生成回路１８を含む。
【００２１】
タイミング生成回路１８はＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ）回路を内蔵し、データ書込回路１４に対し、水平同期信号から水平方向の画素数分のパルスを生成し、さらにそれを倍速にして、書込クロック２０として出力する。また、走査線駆動回路１６に対して、同じく通常の倍速の走査クロック２２を出力する。画像データ２４は図示しない外部回路からデータ書込回路１４へ入力される。この構成において、画像データ２４は、画素アレイ１２の各行の画素に書き込むべきデータとしてデータ書込回路１４から出力される。一方、走査線駆動回路１６は実際にデータを書き込むべき行を選択する。その結果、走査線駆動回路１６によって選択された行の各画素に対し、データ書込回路１４から出力された画素データの書込が行われる。
【００２２】
画素データの書込は、通常、１フレーム期間で画素アレイ１２の全画素に対して１回行われる。しかしながら、本実施の形態の特徴は、書込クロック２０および走査クロック２２として、通常の倍速の周波数の信号が与えられる点にある。その結果、通常の１フレーム期間において、画素アレイ１２の各画素に対するデータの書込期間が２回発生する。この２回の期間のうち、最初の期間（以下、第１期間という）において、画素データの実効的な書込、すなわち画素データの大きな部分に相当する成分の書込を終えることにより、２回目の書込期間（以下、第２期間という）において、できる限り０に近い、すなわち黒に近い画素データを書き込む。これにより、１フレーム期間の後半、すなわち第２期間において、画素アレイ１２の各画素が比較的黒に近い色となり、ブラー効果を抑制することができる。
【００２３】
しかし、画素アレイ１２を第１期間のみで光らせるとすれば当然全体の輝度が落ちる。そのため、本実施の形態では、本来各画素に書き込むべき画素データの２倍の値を第１期間において書き込み、第２期間では原則として画素データとして０を書き込む。ただし、第１期間において書き込むべき２倍の画素データが表示装置１０の表示可能なダイナミックレンジの上限（以下、単にレンジという）を超える場合、その超過分を第２期間において書き込む。この配慮により、第１期間と第２期間を通した１フレーム全体の期間における画素データの積分値が所望の値となり、画面全体の輝度を維持することができる。
【００２４】
図２は、データ書込回路１４の内部構成を示す。データ書込回路１４は、書込クロック２０を計数するカウンタ３０と、画像データ２４を記憶するフレームメモリ３２と、フレームメモリ３２からのデータの読出を制御するメモリリード回路３４と、同じくフレームメモリ３２へのデータの書込を制御するメモリライト回路３８と、フレームメモリ３２から出力された画像データＤｉｎを入力し、第１および第２期間それぞれについて適切な画素データＤｏｕｔを出力する出力値判定部４０と、出力値判定部４０から出力された画素データＤｏｕｔを対応する画素へ出力するスイッチ群４２を備える。
【００２５】
いま仮に、画素アレイ１２の横方向の画素数をｘとする。カウンタ３０は、０〜ｘ−１までの数字を繰り返しカウント値５４として出力する。カウント値５４は、メモリリード回路３４、出力値判定部４０、スイッチ群４２へ入力される。カウンタ３０はさらに、カウント値５４がｘ−１になるたびに反転するキャリービット５６を出力値判定部４０へ出力する。
【００２６】
メモリリード回路３４は、カウント値５４にしたがってフレームメモリ３２から画素データＤｉｎを読み出す。画素データＤｉｎは、画素アレイ１２の横方向、すなわち各行毎に順次読み出される。一方、メモリライト回路３８は、図示しないタイミング信号にしたがい、画像データ２４を順次フレームメモリ３２へ書き込む。
【００２７】
カウンタ３０は、通常の倍速の書込クロック２０を用いるため、メモリリード回路３４によるフレームメモリ３２からの読出も倍速で行われる。そのため、結果的に第１期間と第２期間のそれぞれにおいて、各行の０〜ｘ−１番の画素に対する画像データが１回ずつ読み出されることになる。
【００２８】
出力値判定部４０は、期間判定部５０と演算器５２を備える。期間判定部５０はキャリービット５６をもとに、現在、第１期間にあるか、または第２期間にあるかを判定する。キャリービット５６の初期値を０とすると、キャリービット５６が０のときは第１期間、キャリービット５６が１のときは第２期間と判定される。
【００２９】
いま、フレームメモリ３２から出力値判定部４０へ入力された画素データを「Ｄｉｎ」と表記し、一方出力値判定部４０から出力される画素データを「Ｄｏｕｔ」と表記する。また、画素アレイ１２のレンジをＲとする。演算器５２は、以下の要領で演算を実施する。
【００３０】
（１）第１期間のとき
Ｒ＞２Ｄｉｎであれば、Ｄｏｕｔ＝２Ｄｉｎとする。
Ｒ≦２Ｄｉｎのとき、Ｄｏｕｔ＝Ｒとする。
（２）第２期間のとき
Ｒ＞２Ｄｉｎであれば、Ｄｏｕｔ＝０とする。
Ｒ≦２Ｄｉｎのとき、Ｄｏｕｔ＝２Ｄｉｎ−Ｒとする。
【００３１】
以上の動作により、出力値判定部４０から出力された画素データＤｏｕｔがスイッチ群４２を経由して各画素へ書き込まれる。各画素には、第１期間における画素データＤｏｕｔと第２期間における画素データＤｏｕｔがそれぞれの期間において書き込まれる。
【００３２】
図３は、出力値判定部４０の動作を説明する図である。ここでは、レンジＲが２５５の場合の入力画素データＤｉｎと出力画素データＤｏｕｔの関係を示す。同図のごとく、入力画素データＤｉｎが０〜１２７であるとき、出力値判定部４０は第１期間において２Ｄｉｎ、すなわち０〜２５４の値を出力する。一方、第２期間においては０を出力する。
【００３３】
入力画素データＤｉｎが１２８〜２５５であるとき、出力値判定部４０は第１期間において２５４を出力し、第２期間において２Ｄｉｎ−２５４、すなわち０〜２５４の値を出力する。
【００３４】
図４は、出力値判定部４０の別の動作を示す図である。ここでは、レンジＲが３９９であり、表示装置１０の表示性能が高い場合に相当する。このときも、入力画素データＤｉｎの最大値は２５５であり、すなわち画素データが８ビットで表現されているものとする。同図のごとく、入力画素データＤｉｎが０〜１９９の場合、出力値判定部４０は第１期間において２Ｄｉｎ、すなわち０〜３９８の値を出力し、第２期間において０を出力する。一方、入力画素データＤｉｎが２００〜２５５のとき、出力値判定部４０は第１期間において３９８を出力し、第２期間において２Ｄｉｎ−３９８、すなわち０〜１１２の値を出力する。
【００３５】
図５は、実施の形態の表示装置１０における表示輝度の時間変化を示す。図５は、図３のごとくレンジＲが２５５の場合を示す。図５（ａ）は従来一般的なホールド型表示装置における表示輝度を示し、図中「１Ｆ」は１フレーム期間に対応する。すなわち、図５（ａ）のごとく、各フレームにおいて画素データが書き込まれ、このデータが１フレーム期間にわたって保持されている。一方、図５（ｂ）は、本実施の形態に係る表示装置１０における表示輝度を示す。同図において、▲１▼、▲２▼はそれぞれ第１期間、第２期間に対応する。図５（ａ）のフレームＦ１においては、Ｒ＞２Ｄｉｎが成立している状態であり、その結果、図５（ｂ）において、画素データは第１期間▲１▼においてのみ書き込まれ、第２期間では０が書き込まれている。図５（ａ）のフレームＦ３では、Ｒ＜２Ｄｉｎが成立しており、その結果、図５（ｂ）のごとく、第１期間▲１▼において書込可能な最大値が書き込まれ、第２期間▲２▼において残りの画素データが書き込まれている。いずれのフレームにおいても、画素データを１フレーム期間にわたって積分した値は図５（ａ）と図５（ｂ）で等しく、したがって表示輝度は保たれている。
【００３６】
図５（ｃ）は、本実施の形態において図５（ｂ）のごとく書き込まれた画素データによる現実の表示輝度のふるまいを模式的に示す。同図の実線Ｌは、表示輝度の変化を示す。表示輝度はインパルス型表示装置に近いふるまいとなり、その結果、ホールド型表示装置においても、動画像の視認性を改善することができる。
【００３７】
図６は、図５同様表示輝度の時間変化を示すが、ここでは図４に示すとおりレンジＲの値が３９９の場合を想定する。図６（ａ）は図５（ａ）と同じである。一方、図６（ｂ）は、レンジが異なるため図５（ｂ）と異なる。いまフレームＦ３に注目すると、図６（ｂ）では、第１期間で書き込める画素データが３９８と大きいため、第２期間で書き込まなければならない残余の輝度データが図５（ｂ）のフレームＦ３に比べて少なくなる。したがって、表示装置１０のレンジＲが大きいほど、本実施の形態による動画像の視認性の改善効果が顕著になる。
以上、本実施の形態によれば、ホールド型表示装置においても表示特性をインパルス型表示装置に近づけることができ、ブラー効果を低減することができる。
【００３８】
本実施の形態においては、１フレーム期間を２つの期間、すなわち第１期間と第２期間に分割したが、この分割数は任意であってよい。図７は、そうした変形例を示す。図７（ａ）は、従来一般的なホールド型表示装置による表示輝度の時間変化を示す。図７（ｂ）は、本実施の形態において、１フレーム期間を２つに分割し、第１期間と第２期間で書込をする既述の例に対応する。一方、図７（ｃ）は、１フレーム期間を４つに分割し、第１期間▲１▼、第２期間▲２▼、第３期間▲３▼、第４期間▲４▼で書込を行う状態を示す。
【００３９】
図７（ｃ）のごとく１フレーム期間を４分割する場合、図２の書込クロック２０は、通常の４倍速となる。それにともない、フレームメモリ３２から各画素の画素データが１フレーム期間内で４回読み出される。キャリービット５６は、１フレーム期間において０、１、０、１の状態変化を示し、これにより、出力値判定部４０の期間判定部５０は第１〜第４の期間を判定することができる。ただし、キャリービット５６を２ビット設ければ、状態は００、０１、０１、１１と変化し、この２ビットから期間を判定してもよい。
【００４０】
出力値判定部４０の演算器５２は、第１期間において、
Ｒ＞４Ｄｉｎの場合、Ｄｏｕｔ＝４Ｄｉｎとし、Ｄｉｎ←０、
Ｒ≦４Ｄｉｎの場合、Ｄｏｕｔ＝Ｒとし、Ｄｉｎ←Ｄｉｎ−Ｒ／４、
とし、画素データＤｏｕｔの出力と、次の期間のためのＤｉｎの更新がなされる。以下、第２期間から第４期間でも同様に、
Ｒ＞４Ｄｉｎの場合、Ｄｏｕｔ＝４Ｄｉｎとし、Ｄｉｎ←０、
Ｒ≦４Ｄｉｎの場合、Ｄｏｕｔ＝Ｒとし、Ｄｉｎ←Ｄｉｎ−Ｒ／４、
の処理を繰り返せばよい。
【００４１】
以上、１フレーム期間を４分割する場合は、さらに画素データの成分の大部分を１フレーム期間の前半に集中させることができ、動画像の視認性をさらに改善することができる。
【００４２】
なお、以上の例では、画素データの実効的な書込をフレーム期間のなるべく早いタイミングで行ったが、カラー表示の場合、これとは別の配慮が望ましい。図８は、ＲＧＢの３色表示によるカラー表示を模式的に示す。ここでは、３倍速で書込を駆動し、第１から第３期間のうち、なるべく第１期間において画素データの書込を各色成分を実施している。しかしこのとき、ＲＧＢの３色をマージして得られるカラー映像において、それら３色の画素の表示時間の重心が、同図の一点鎖線で示したように、動き領域において、色単位でずれてしまう。これは色ごとに動きボケが異なってしまい、移動物体の色ずれが生じる。
【００４３】
この現象を解消するために、カラー映像の場合、演算器５２は、図９のように、時間方向に対称に画素データを分配することにより、この色ずれを解消する。図９（ａ）、図９（ｂ）、図９（ｃ）は、それぞれ、もとの画素データ、第１期間に画素データの書込を集中する場合、第２期間を中心に対称に画素データを書き込む場合をそれぞれ示す。ここでは、フレームＦ１に画素データ「１２０」を書き込むとし、３倍速駆動であるから、図９（ｂ）では、第２期間▲２▼で「２５４」、第３期間▲３▼で「１０６」、すなわち、合計１２０×３＝３６０の書込が実行される。一方、図９（ｃ）のカラー対応の演算器５２では、第２期間▲２▼で「２５４」を書き込み、残る「１０６」の値を第１期間▲１▼と第３期間▲３▼で均等に「５３」ずつ書き込む。図１０は図９（ｃ）の方法で書込がなされる画素データを再びＲＧＢの各成分に分けて示すもので、同図の一点鎖線で示すごとく、この場合は、時間的な色ずれは生じず、良好なカラー動画像が得られる。
【００４４】
図１１は、別の実施の形態に係るデータ書込回路１４の構成を示す。同図において、図２と同様の構成には同じ符号を与え、適宜その説明を省略する。図１１における新たな構成は、フレームメモリ３２と出力値判定部４０の間に置かれた画素データレンジ圧縮部６０と、ユーザ要求６４を受けて画素データレンジ圧縮部６０に指示を出す動画質指定部６２である。画素データレンジ圧縮部６０は、入力画素データＤｉｎのレンジを圧縮する。動画質指定部６２は、ユーザ要求６４にしたがってユーザが所望する画質を画素データレンジ圧縮部６０へ伝える。
【００４５】
図５と図６の比較からわかるとおり、入力の画素データＤｉｎが同じ８ビットである場合、表示装置１０のレンジＲが大きいほど動画像の視認性が改善される。しかし図６の場合、レンジＲを使い切っておらず、映像全体として輝度が低い場合がある。すなわち、映像全体の輝度の高さと動画像の視認性はトレードオフの関係にあり、図１１のデータ書込回路１４はこの関係に着目し、ユーザに所望の動画質を指定させるものである。
【００４６】
いま、表示装置１０のレンジＲ自体は固定であるから、入力画素データＤｉｎの取りうる値のレンジを調整する。ユーザ要求６４は、映像全体の輝度を高めることを優先するか、または輝度を抑えつつ動画像の視認性を高めるかの選択結果である。このユーザ要求６４にしたがい、動画質指定部６２は画像データのレンジの圧縮の度合いを画素データレンジ圧縮部６０へ伝達する。画素データレンジ圧縮部６０は、フレームメモリ３２から出力された画素データＤｉｎのレンジをリニアまたはノンリニアに圧縮し、出力値判定部４０へ出力する。出力値判定部４０以下の動作は図２の場合と同じである。
【００４７】
図１２は、画素データレンジ圧縮部６０の作用による表示輝度の時間変化を示す。図１２（ａ）、図１２（ｂ）は、それぞれ図５（ａ）、図５（ｂ）と同様である。しかしここでは、フレームＦ３の画素データが「３８０」であるとしている。図１２（ｂ）は、ユーザが通常の輝度を選択した場合を示す。ここでは、第１期間に画素データが「２５４」として書き込まれ、残余の画素データ、すなわち３８０−２５４＝１２６が第２期間において書き込まれる。
【００４８】
一方、図１２（ｃ）は、ユーザが画素データＤｉｎのレンジを圧縮し、動画像の視認性を改善することを指示した場合を示す。ここでは画素データＤｉｎの元のレンジである２５６が一例として１９０へ圧縮されており、画素データＤｉｎの値である「３８０」が「２８２」へリニアに圧縮されている。その結果、第１期間において画素データ「２５４」が書き込まれ、第２期間において残余の画素データ、すなわち２８２−２５４＝２８が書き込まれている。この動作により、動画像の視認性が改善される。
【００４９】
図１３は、さらに別の実施の形態に係るデータ書込回路１４の構成を示す。同図において、図２同等の構成には図１と同じ符号を与え、適宜説明を略す。図１３における新たな構成は、出力値判定部４０におけるフレームレート変換回路７０である。また、演算器５２の機能が異なる。以下、画素データの書込は２倍速であり、第１期間と第２期間で画素データの書込がなされるとする。
【００５０】
この実施の形態において、出力値判定部４０は入力されたフレームの画素データを単に２つの期間に分配するのではなく、第２期間で生成すべきフレームデータを動き補償をもとに補間によってとして生成し、出力する。出力に当たり、これまで述べた動画像の視認性の改善を考慮し、第２期間用の画素データに変換して出力する。
【００５１】
フレームレート変換回路７０は、２つの連続する入力フレーム間で例えばブロックマッチングを行い、ブロック単位で動きベクトルを算出し、その動きベクトルに応じて対応しあう画素を内挿することで中間フレームを生成する。連続する２枚の入力フレームの間に中間フレームを１枚作り、演算器５２はこの中間フレームをベースとして第２期間において書き込むべき画素データを決めるため、動きをより滑らかに表現できる。
【００５２】
図１４は、この実施の形態におけるフレームレート変換回路７０と演算器５２の連携を示す。図１４（ａ）は処理の対象となる６０Ｈｚの入力フレームＦ１とＦ２を、図１４（ｂ）は入力フレームを単純に２度表示することで得られる１２０Ｈｚの倍速フレームＦ１、Ｆ１ｘ、Ｆ２を、図１４（ｃ）は入力フレームに動き補償による補間を計算して中間フレームＦ１ｘを間挿して得られる１２０Ｈｚの倍速フレームＦ１、Ｆ１ｘ、Ｆ２を、図１４（ｄ）は最終的に出力すべきフレームのうち、入力フレームと同期するフレームＦ１、Ｆ２を、図１４（ｅ）は最終的に出力すべきフレームのうち、フレーム変換で生成した中間フレームＦ１ｘに相当するフレームをそれぞれ示す。最終出力は、同図の破線のごとく、図１４（ｄ）のフレームＦ１、図１４（ｅ）のフレームＦ１ｘ、図１４（ｄ）のフレームＦ２の順となる。
【００５３】
図１４（ａ）のごとく、フレームメモリ３２には連続するフレームＦ１、Ｆ２が入力され、これが出力値判定部４０のフレームレート変換回路７０へ入力される。図１４（ｂ）は、入力されたフレームをそれぞれ２回ずつ表示した場合を示すが、この処理はデータ書込回路１４で行われず、比較のために描いている。すなわち、単に２回表示した場合、最初のフレームＦ１と中間フレームＦ１ｘが同一であるから、滑らかな表示は得られない。
【００５４】
図１４（ｃ）は、入力されたフレームＦ１、Ｆ２からフレームレート変換回路７０によって中間フレームＦ１ｘが内挿補間で得られたとき、これら３枚のフレームを並べて示している。これら３枚のフレームは、演算器５２へ入力される。フレームレート変換回路７０からフレームが出力された時点では、いままでの実施の形態で述べた動画像の視認性について考慮せず、単純に２枚のフレームから中間フレームが生成された状態である。
【００５５】
つづいて、演算器５２による処理において視認性の改善がなされる。このため、演算器５２は、図１４（ｃ）の状態の３枚のフレームから、図１４（ｄ）と図１４（ｅ）の２系統のフレームを生成する。第１系統の図１４（ｄ）のフレームＦ１、Ｆ２は、いずれもフレーム表示期間のうちの第１期間に表示すべきフレームである。
【００５６】
例えば、いまレンジＲが４００であるとし、最初のフレームＦ１において画素データが「３００」だった画素（以下「注目画素」という）を考える。この場合、演算器５２は、出力すべき最初のフレームＦ１の注目画素として、当該フレームについていままでに述べた方法で画素データを出力する。いま、画素データ「３００」の２倍はレンジＲ＝４００を超えるため、演算器５２はこの画素の第１期間における画素データとして、「４００」を出力する。このとき、残余の画素データは、６００−４００＝２００となるが、本実施の形態では、この「２００」は第２期間において利用されず、単に破棄される。
【００５７】
演算器５２は、破棄した「２００」に替えて、以下の要領で第２期間における画素データを算出する。まず、フレームレート変換回路７０から図１４（ｃ）に示す中間フレームＦ１ｘを取得する。つづいて、この中間フレームＦ１ｘにおける注目画素の画素データを特定する。いま、それが「２５０」だったとする。この画素データを仮にいままでの実施の形態の方法で第１、第２期間に分配すると、第１期間はレンジＲと等しい「４００」、第２期間は２５０×２−４００＝１００なので、「１００」となる。この実施の形態では、この第１期間における画素データ「４００」を破棄し、第２期間における画素データ「１００」を注目画素の第２期間における画素データとして出力する。この処理をすべての画素についてなせば、図１４（ｅ）の中間フレームＦ１ｘが得られる。したがって、演算器５２の動作は以下のように要約できる。
【００５８】
１）もとの入力フレームＦ１、Ｆ２に対応するタイミングで出力するフレームについては、入力フレームの各画素について計算された第１期間の画素データをそれら各画素の画素データとして出力する。
２）新たに生成する中間フレームＦ１ｘについては、その中間フレームの各画素について計算された第２期間の画素データをそれら各画素の画素データとして出力する。
【００５９】
以上の処理により、まずフレームレート変換回路７０によって動き補償が反映されるため、動画像の動きが滑らかになり、つぎに演算器５２によって動画像の視認性が改善されるため、総合的には、非常に滑らかで見やすい映像を表示することができる。
【００６０】
なお、この実施の形態については、演算器５２は、動き補償によって生成される中間フレームの信頼性に応じて、その中間フレームを利用するか、または、その中間フレームを利用せず、いままでの実施の形態で述べた方法に戻して表示を行うかの選択を可能にしてもよい。後者の処理は、すなわち、図１４（ｂ）の３つのフレームについて、それぞれ第１期間、第２期間、第１期間に当たる画素データを計算して出力することに他ならない。
【００６１】
中間フレームの信頼性は、例えばフレームレート変換回路７０がブロックマッチングで動きベクトルを検出する際、ふたつのフレーム間でベストマッチングとなるブロック間の各画素の画素データの差の絶対値の総和や二乗和が所定のしきい値を超えるかどうかで判断できる。すなわち、差の絶対値の総和等がしきい値以内であれば、両ブロックが十分に高い精度で対応しているとみなし、信頼性が高いとする。逆に、差の絶対値の総和等がしきい値を超えれば、両ブロックがあまり高い精度で対応していないとみなし、信頼性が低いとする。こうした判断機能はフレームレート変換回路７０内部に実装することができ、「信頼性が高い」旨の通知を受ければ、演算器５２は本実施の形態のごとく中間フレームを利用した処理を行う。一方、「信頼性が低い」旨の通知を受ければ、演算器５２は中間フレームを利用せずに処理を行う。その結果、中間フレームがある程度よい画質であると考えられるとき、それを用いて滑らかな動画像が表示できるし、そうでない場合は、安全サイドに切り替えた表示が可能になる。
【００６２】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。例えば、実施の形態では、動き補償のためにブロックマッチングをするとしたが、これは当然ピクセルマッチング、オプティカルフローその他の手法でなされてもよい。また、信頼性についても、シーンチェンジがあったかどうかという程度の緩やかな条件をもとに判断してもよい。すなわち、シーンチェンジがあったと判断されたときは「信頼性が低い」とすることができる。シーンチェンジの検出自体は既知の手法でなせばよい。
【００６３】
【発明の効果】
本発明によれば、ホールド型表示装置において、動画像の視認性の改善をすることができる。
【図面の簡単な説明】
【図１】実施の形態に係る表示装置の構成図である。
【図２】図１の表示装置のデータ書込回路の構成図である。
【図３】図２の出力値判定部の動作を説明する図である。
【図４】図２の出力値判定部の別の動作を説明する図である。
【図５】実施の形態による表示輝度の時間変化を表示装置のレンジが２５５である場合について示した図である。
【図６】実施の形態による表示輝度の時間変化を表示装置のレンジが３９９である場合について示した図である。
【図７】実施の形態において、１フレーム期間を４分割した場合の表示輝度の時間変化を示す図である。
【図８】実施の形態において、カラー表示の際に生じうる問題を概念的に示す図である。
【図９】実施の形態において、カラー表示の際に生じうる問題を解消するためのデータ書込回路の処理を概念的に示す図である。
【図１０】図９に示す処理により、カラー表示の際に生じうる問題が解消されることを説明する図である。
【図１１】データ書込回路の別の実施の形態の構成図である。
【図１２】図１１のデータ書込回路を備えた表示装置における表示輝度の時間変化を示す図である。
【図１３】データ書込回路のさらに別の実施の形態の構成図である。
【図１４】図１３に示すデータ書込回路の処理を説明する図である。
【符号の説明】
１０  表示装置、  １２  画素アレイ、  １４  データ書込回路、  １６  走査線駆動回路、  ２０  書込クロック、  ３０  カウンタ、  ３２  フレームメモリ、  ４０  出力値判定部、  ５２  演算器、  ６０  画素データレンジ圧縮部、  ７０  フレームレート変換回路。
【図１】
2004240317.tif 000003
【図２】
2004240317.tif 000004
【図３】
2004240317.tif 000005
【図４】
2004240317.tif 000006
【図５】
2004240317.tif 000007
【図６】
2004240317.tif 000008
【図７】
2004240317.tif 000009
【図８】
2004240317.tif 000010
【図９】
2004240317.tif 000011
【図１０】
2004240317.tif 000012
【図１１】
2004240317.tif 000013
【図１２】
2004240317.tif 000014
【図１３】
2004240317.tif 000015
【図１４】
2004240317.tif 000016