(57)【要約】【課題】ループフィルタの時定数切り換え時における出力周波数の変動を極力抑えながら、引き込み時間の短縮と出力信号の位相雑音特性の向上とを同時に実現可能な周波数シンセサイザ装置を提供すること。【解決手段】ループフィルタ４は、フィルタ切換信号Ｓ６がローレベルのときは、フィルタ切換回路３２，３３を構成するオペアンプ装置がハイインピーダンス状態になるため、時定数が大きくなり、一部のフィルタ要素が使用される。一方、フィルタ切換信号Ｓ６がハイレベルのときは、フィルタ切換回路３２，３３を構成するオペアンプ装置がローインピーダンス状態になるため、フィルタ時定数が小さくなり、全てのフィルタ要素が使用される。各オペアンプ装置の基準電圧Ｖは共通の基準電圧源４１から与えられるため、各オペアンプ装置の出力電圧は全て同一の基準電位Ｖと入力信号との差電圧となる。したがって、信号入力回路３１の出力信号は一定に保たれる。【選択図】　　図１
2004064301.tif 000002
【特許請求の範囲】
【請求項１】
制御信号に応じた所定の発振周波数の信号を出力する電圧制御発振器と、
前記電圧制御発振器の出力信号に基づく制御信号を前記前記電圧制御発振器に供給するフィードバックループ手段と、を備えた周波数シンセサイザ装置であって、
前記フィードバックループ手段は、
複数のフィルタ要素を構成するフィルタ手段と、
前記電圧制御発振器の出力信号に対して所定の処理を行うことにより得られた処理信号を前記フィルタ手段に入力する信号入力手段と、
外部から供給されたフィルタ切換信号の電圧レベルに応じて前記フィルタ手段の時定数を変えるフィルタ時定数切換手段と、から構成された時定数可変ループフィルタを有し、
前記信号入力手段および前記フィルタ時定数切換手段は、前記処理信号と基準信号との差電圧を出力する差電圧出力手段を有し、前記基準信号は各差電圧出力手段に共通の基準電圧電源から供給されることを特徴とする周波数シンセサイザ装置。
【請求項２】
前記フィルタ切換信号は前記フィルタ時定数切換手段が有する差電圧出力手段に供給され、当該差電圧出力手段のインピーダンスは前記フィルタ切換信号の電圧レベルに応じて変化し、
前記フィルタ手段の時定数は前記インピーダンスの変化に応じて変化することを特徴とする請求項１記載の周波数シンセサイザ装置。
【請求項３】
前記フィルタ切換信号の電圧がローレベルのときは、前記フィルタ時定数切換手段が有する差電圧出力手段がハイインピーダンスとなって、前記フィルタ手段の時定数が大きくなり、
前記フィルタ切換信号の電圧がハイレベルのときは、前記フィルタ時定数切換手段が有する差電圧出力手段がローインピーダンスとなって、前記フィルタ手段の時定数が小さくなることを特徴とする請求項１または２記載の周波数シンセサイザ装置。
【請求項４】
前記差電圧出力手段はオペアンプであることを特徴とする請求項１、２または３記載の周波数シンセサイザ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ループフィルタの時定数を切り換え可能な周波数シンセサイザ装置に関する。
【０００２】
【従来の技術】
図５に、従来の周波数シンセサイザ装置の構成例を示す。同図に示した従来の周波数シンセサイザ装置は、制御電圧に応じた所定の発振周波数の出力信号Ｓ１を出力する電圧制御発振器１と、電圧制御発振器１の出力信号Ｓ１を設定された任意の分周比で分周する可変分周器２と、可変分周器２からの分周信号Ｓ２と基準信号Ｓ３との位相差に応じた位相差信号Ｓ４を出力する位相比較器３と、位相差信号Ｓ４の電圧を平均化し制御信号Ｓ５として電圧制御発振器１の制御端子に入力するループフィルタ５とを備えている。電圧制御発振器１は、制御端子に加わる電圧に応じて、出力周波数を変化させる。電圧制御発振器１の出力周波数は、基準信号Ｓ３の周波数と可変分周器２の分周比との積（以下「設定周波数」という。）になったところで安定する。
【０００３】
可変分周器２に新しい分周比が設定されてから電圧制御発振器１の出力周波数が安定するまでの時間（以下「引き込み時間」という。）は、ループフィルタ５の時定数に依存する。引き込み時間を短縮するには、ループフィルタ５の時定数を小さくすればよいが、そうすると、電圧制御発振器１の出力信号純度つまり位相雑音特性が劣化する。一方、電圧制御発振器１の位相雑音特性を向上させるにはループフィルタ５の時定数を大きくすればよいが、この場合は引き込み時間が長くなる。
【０００４】
このように、電圧制御発振器１の位相雑音特性と引き込み時間とは相反する性質を有している。そこで、電圧制御発振器１の位相雑音特性を向上させ、かつ引き込み時間を短縮するために、引き込み時にループフィルタ５の時定数を切り換える方法が用いられている。
【０００５】
図６に、ループフィルタ５の時定数を切り換えるようにした従来の周波数シンセサイザ装置の構成例を示す。同図に示すように、当該周波数シンセサイザ装置は、外部からフィルタ切換信号Ｓ６をループフィルタ５に与えることにより、ループフィルタ５の時定数を自在に変更できるようになっている。
【０００６】
但し、図６の周波数シンセサイザ装置で可変分周器２の分周比の設定値を変更すると、位相比較器３に入力される基準信号Ｓ３と可変分周器２の出力との同期が外れ、周波数シンセサイザ装置の出力が不安定となる。そこで、可変分周器２の分周比を変更すると同時に、フィルタ切換信号Ｓ６によりループフィルタ５の時定数を小さくする。すると、周波数シンセサイザ装置の応答が速くなり、急速に電圧制御発振器１の出力周波数が設定周波数に近づく。そして、電圧制御発振器１の出力が安定した段階で、フィルタ切換信号Ｓ６によりループフィルタ５の時定数を大きくする。その結果、電圧制御発振器１の位相雑音特性が向上することとなる。
【０００７】
このように、引き込み動作開始時のループフィルタ５の時定数を小さくして引き込み時間を短縮し、引き込み後にループフィルタ５の時定数を大きくして電圧制御発振器１の位相雑音特性を向上させることにより、引き込み時間の短縮と出力信号の位相雑音統制の向上とを同時に実現することができる。
【０００８】
上記のように時定数を変更することが可能なループフィルタの回路構成を図７に示す（特願平７−２８８６３号公報参照）。同図に示すループフィルタは、位相差信号Ｓ４が入力されるバッファ４０１と、フィルタ切換信号Ｓ６によって出力状態を切り換えるトライステートバッファ４０２，４０３と、複数の抵抗４０４〜４０９および複数のコンデンサ４１０〜４１２からなるアナログフィルタ回路と備えている。各抵抗４０４〜４０９の一端はコンデンサ４１０〜４１２を介して接地されており、これらによって複数のフィルタ要素（ＣＲ構成のローパスフィルタ）が形成されている。
【０００９】
また、バッファ４０１は、抵抗４０４を介してコンデンサ４１０と抵抗４０５とに接続されている。抵抗４０５は、コンデンサ４１１と抵抗４０６とに接続されている。トライステートバッファ４０２は、抵抗４０８を介してコンデンサ４１１と抵抗４０６とに接続されている。抵抗４０６の出力が、このループフィルタの出力Ｓ５として電圧制御発振器１の制御端子に入力される。抵抗４０６は、抵抗４０７を介してコンデンサ４１２にも接続されている。抵抗４０７とコンデンサ４１２との間には、抵抗４０７を介してトライステートバッファ４０３の出力端子が接続されている。
【００１０】
当該ループフィルタは、フィルタ切換信号Ｓ６がローレベルの時は、両トライステートバッファ４０２，４０３がハイインピーダンス（遮断状態）になるため、時定数が大きくなる。すなわち、このときの時定数は、抵抗４０８，４０９を除いた部分のフィルタ要素（抵抗４０４〜４０７とコンデンサ４１０〜４１２からなる３次ローパスフィルタ）によって決まる。一方、フィルタ切換信号Ｓ６がハイレベルのときは、両トライステートバッファ４０２，４０３がローインピーダンス（導通状態）になるため、フィルタ時定数が小さくなる。すなわち、このときは、全てのフィルタ要素が使用される。
【００１１】
【発明が解決しようとする課題】
しかし、図７に示した回路構成のループフィルタは、フィルタ切換信号Ｓ６によって時定数を切り換える時に、出力ＤＣ電圧が変動してしまい、その結果、電圧制御発振器１の出力周波数が変動してしまうという問題点があった。
【００１２】
このようにループフィルタの時定数切り換え時に出力ＤＣ電圧が変動してしまう理由は、バッファ４０１〜４０３が図８に示すようなＣＭＯＳインバータで構成されているためである。つまり、トライステートバッファ４０２，４０３の出力電位の精度は、ＣＭＯＳインバータを構成するＰＭＯＳおよびＮＭＯＳのそれぞれの相対精度で決定され、この相対精度はゲート幅を大きくしても数％の誤差を保有しているため、これが時定数切り換え時の出力ＤＣ電圧の変動となって現れるのである。
【００１３】
本発明は、上記従来の問題点に鑑みてなされたものであって、ループフィルタの時定数切り換え時における出力周波数の変動を極力抑えながら、引き込み時間の短縮および出力信号の位相雑音特性の向上を同時に実現可能な周波数シンセサイザ装置を提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る周波数シンセサイザ装置は、制御信号に応じた所定の発振周波数の信号を出力する電圧制御発振器と、前記電圧制御発振器の出力信号に基づく制御信号を前記前記電圧制御発振器に供給するフィードバックループ手段と、を備えた周波数シンセサイザ装置であって、前記フィードバックループ手段は、複数のフィルタ要素を構成するフィルタ手段と、前記電圧制御発振器の出力信号に対して所定の処理を行うことにより得られた処理信号を前記フィルタ手段に入力する信号入力手段と、外部から供給されたフィルタ切換信号の電圧レベルに応じて前記フィルタ手段の時定数を変えるフィルタ時定数切換手段と、から構成された時定数可変ループフィルタを有し、前記信号入力手段および前記フィルタ時定数切換手段は、前記処理信号と基準信号との差電圧を出力する差電圧出力手段を有し、前記基準信号は各差電圧出力手段に共通の基準電圧電源から供給される。
【００１５】
このように、フィードバックループ手段による処理信号が信号入力手段を通してフィルタ手段に入力されると共に、フィルタ切換信号によってフィルタ時定数切換手段を制御することにより、フィルタ手段内のフィルタ要素を全て利用するか一部利用するかを切り換える。また、基準電圧は各差電圧出力手段に共通の基準電圧源から与えられるため、各差電圧出力手段の出力電圧は全て同一の基準電圧と処理信号との差電圧となる。したがって、処理信号が変動しない限り、時定数切り換え時であっても、切り換えの過渡期であっても、信号入力手段の出力信号は一定に保たれるため、時定数可変ループフィルタの時定数切り換え時の電圧変動は極めて少なくなる。このため、時定数可変ループフィルタの時定数切り換え時における制御信号の変動を極力抑えながら、引き込み時間の短縮および出力信号の位相雑音特性の向上を同時に実現することができる。
【００１６】
また、本発明に係る周波数シンセサイザ装置は、前記フィルタ切換信号は前記フィルタ時定数切換手段が有する差電圧出力手段に供給され、当該差電圧出力手段のインピーダンスは前記フィルタ切換信号の電圧レベルに応じて変化し、前記フィルタ手段の時定数は前記インピーダンスの変化に応じて変化する。
【００１７】
また、本発明に係る周波数シンセサイザ装置は、前記フィルタ切換信号の電圧がローレベルのときは、前記フィルタ時定数切換手段が有する差電圧出力手段がハイインピーダンスとなって、前記フィルタ手段の時定数が大きくなり、前記フィルタ切換信号の電圧がハイレベルのときは、前記フィルタ時定数切換手段が有する差電圧出力手段がローインピーダンスとなって、前記フィルタ手段の時定数が小さくなる。
【００１８】
さらに、本発明に係る周波数シンセサイザ装置は、前記差電圧出力手段はオペアンプである。
【００１９】
【発明の実施の形態】
以下、本発明に係る周波数シンセサイザ装置の実施の形態について、図面を参照して詳細に説明する。
【００２０】
図１は、本発明に係る周波数シンセサイザ装置の実施の形態を示すブロック図である。同図に示すように、本実施形態の周波数シンセサイザ装置は、全体的構成に関しては、図６に示した従来の周波数シンセサイザ装置と同様である。すなわち、本実施形態の周波数シンセサイザ装置は、制御信号に応じた所定の発振周波数の出力信号Ｓ１を出力する電圧制御発振器１と、電圧制御発振器１の出力信号Ｓ１を設定された任意の分周比で分周する可変分周器２と、可変分周器２からの分周信号Ｓ２と基準信号Ｓ３との位相差に応じた位相差信号Ｓ４を出力する位相比較器３と、位相差信号Ｓ４の電圧を平均化し制御信号Ｓ５として電圧制御発振器１の制御端子に入力する時定数可変ループフィルタ４とを備えている。但し、時定数可変ループフィルタ４の構成は従来のものとは異なる。なお、可変分周器２、位相比較器３および時定数可変ループフィルタ４は特許請求の範囲のフィードバックループ手段に該当する。
【００２１】
以下、本実施形態の時定数可変ループフィルタについて、図２を参照して説明する。時定数可変ループフィルタ４は、図２に示すように、アナログフィルタ回路２０と、位相差信号Ｓ４を増幅してアナログフィルタ回路２０に入力する信号入力回路３１と、フィルタ切換信号Ｓ６に応じて、アナログフィルタ回路２０内のフィルタ要素を全て使用する状態と部分的に使用する状態の切り換えを行う２つのフィルタ切換回路３２，３３とを備えている。なお、アナログフィルタ手段２０は特許請求の範囲のフィルタ手段に該当し、信号入力回路３１は信号入力手段に該当し、フィルタ切換回路３２，３３はフィルタ時定数切換手段に該当する。
【００２２】
以下、本実施形態の時定数可変ループフィルタ４が有する各構成要素について説明する。
アナログフィルタ回路２０は、複数の抵抗（Ｒ）２１〜２６と、複数のコンデンサ（Ｃ）２７〜２９とからなり、抵抗ＲおよびコンデンサＣからなる複数のフィルタ要素（ＣＲ構成のローパスフィルタ）を構成している。
【００２３】
また、信号入力回路３１は、オペアンプを備えて構成されている。また、フィルタ切換回路３２，３３は、切り換えスイッチ付きオペアンプを備えて構成されている。各オペアンプの一方の入力端子ａには位相差信号Ｓ４が入力され、他方の入力端子ｂには基準電圧Ｖが入力されている。なお、各オペアンプに入力される基準電圧Ｖは、共通の基準電圧源４１から得られる。
【００２４】
信号入力回路３１を構成するオペアンプの出力端子は、抵抗（Ｒ）２１〜２４とコンデンサ（Ｃ）２７〜２９とからなるフィルタ要素（３次ローパスフィルタ）を介して、電圧制御発振器１への制御信号Ｓ５の出力端子に接続されている。
【００２５】
一方のフィルタ切換回路３２を構成するオペアンプの出力端子は、抵抗（Ｒ）２３〜２５とコンデンサ（Ｃ）２８，２９とからなるフィルタ要素（２次ローパスフィルタ）を介して、電圧制御発振器１への制御信号Ｓ５の出力端子に接続されている。他方のフィルタ切換回路３３を構成するオペアンプの出力端子は、抵抗（Ｒ）２６とコンデンサ（Ｃ）２９とからなるフィルタ要素（１次ローパスフィルタ）を介して、電圧制御発振器１への制御信号Ｓ５の出力端子に接続されている。なお、フィルタ切換回路３２，３３が有する各オペアンプは、特許請求の範囲の差電圧出力手段に該当する。
【００２６】
上記構成の時定数可変ループフィルタ４は、フィルタ切換信号Ｓ６の電圧がローレベルのときは、両フィルタ切換回路３２，３３を構成するオペアンプがハイインピーダンス（遮断状態）になるため、アナログフィルタ回路２０の時定数が大きくなる。すなわち、このときの時定数は、抵抗２５，２６を除いた部分のフィルタ要素（３次ローパスフィルタ）によって決まる。一方、フィルタ切換信号Ｓ６の電圧がハイレベルのときは、両フィルタ切換回路３２，３３を構成するオペアンプがローインピーダンス（導通状態）になるため、アナログフィルタ回路２０の時定数が小さくなり、全てのフィルタ要素が使用される。このとき、両フィルタ切換回路３２，３３は、アナログフィルタ回路２０への信号入力回路としても機能する。
【００２７】
信号入力回路３１およびフィルタ切換回路３２，３３を構成する各オペアンプの具体的構成例を図３に示す。同図に示すように、このオペアンプは、ボルテージフォロア型の正転アンプの構成を有しており、入力信号と基準電圧Ｖの差電圧を出力する。なお、利得は、フィード・フォアード抵抗Ｒｉとフィードバック抵抗Ｒｆとの抵抗比によって決まる。
【００２８】
図２に示すような時定数可変ループフィルタ４の構成では、信号入力回路３１およびフィルタ切換回路３２，３３を構成する各オペアンプの基準電圧Ｖは共通の基準電圧源４１から与えられるため、各オペアンプの出力電圧は、全て同一の基準電位Ｖと入力信号との差電圧となる。したがって、入力信号Ｓ４が変動しない限り、時定数切り換え時であっても、切り換えの過渡期であっても、信号入力回路３１の出力信号は一定に保たれるため、時定数可変ループフィルタ４の時定数切り換え時の電圧変動は極めて小さくなる。
【００２９】
したがって、本実施形態の周波数シンセサイザ装置によれば、時定数可変ループフィルタ４の時定数切り換え時における制御信号Ｓ５の変動を極力抑えながら、引き込み時間の短縮と出力信号Ｓ１の位相雑音特性の向上とを同時に実現することができる。
【００３０】
なお、オペアンプを用いることにより、従来はパッシブフィルタのみで構成していたループフィルタをアクティブフィルタを用いて構成することができる。例えば、このループフィルタに必要なフィルタ機能を、図４に示すような、オペアンプの入力側にローパスフィルタ要素（ＣＲフィルタ）を組み込んだアクティブフィルタの構成で実現することができる。オペアンプを用いたアクティブフィルタでループフィルタを構成することにより、周波数シンセサイザ装置を従来よりも安定させることができる。
【００３１】
【発明の効果】
以上説明したように、本発明に係る周波数シンセサイザ装置によれば、ループフィルタの時定数切り換え時における出力周波数の変動を極力抑えながら、引き込み時間の短縮および出力信号の位相雑音特性の向上を同時に実現することができる。
【図面の簡単な説明】
【図１】本発明に係る周波数シンセサイザ装置の実施の形態を示すブロック図
【図２】時定数可変ループフィルタの構成例を示す回路図
【図３】図２中の時定数可変ループフィルタ内のオペアンプの構成例を示す回路図
【図４】図２に示す時定数可変ループフィルタ内のオペアンプの別の構成例を示す回路図
【図５】従来の周波数シンセサイザ装置を示すブロック図
【図６】従来の別の周波数シンセサイザ装置を示すブロック図
【図７】図６中の時定数可変ループフィルタの構成を示す回路図
【図８】図７中のバッファの構成を示す回路図
【符号の説明】
１　電圧制御発振器
２　可変分周器
３　位相比較器
４　時定数可変ループフィルタ
２０　アナログフィルタ回路
３１　信号入力回路
３２，３３　フィルタ切換回路（信号入力回路）
４１　基準電圧源
【図１】
2004064301.tif 000003
【図２】
2004064301.tif 000004
【図３】
2004064301.tif 000005
【図４】
2004064301.tif 000006
【図５】
2004064301.tif 000007
【図６】
2004064301.tif 000008
【図７】
2004064301.tif 000009
【図８】
2004064301.tif 000010