(57)【要約】　　　（修正有）【課題】電流転送誤差に起因する相関電流信号の出力誤差を低減することができると共に、同時に動作する電流メモリの個数を減少させることによりカレントカット率以上の低消費電力の動作を実現でき、特に短周期の基礎系列の繰り返しにより生成する拡散符号に用いるのに好適なマッチドフィルタを提供する。【解決手段】本発明のマッチドフィルタは、第１電流メモリ回路３１と、第１入力切り替えスイッチ回路３０と、第１電流加算回路３５と、第１出力切り替えスイッチ回路３２と、第２電流メモリ回路３８と、第２入力切り替えスイッチ回路３７と、第２電流加算回路３９と、第２出力切り替えスイッチ回路４０’とを備えており、入力された電流信号は、いずれの符号のクロック期間でも二回のみの転送で相関信号を出力させる。【選択図】　図３
2004064578.tif 000002
【特許請求の範囲】
【請求項１】
ｎ個の要素からなり所定周期で同一状態を呈する基礎系列をＮ個組み合わせて構成される拡散符号であってかつ前記基礎系列の符号が正と負とに反転されたものの組み合わせから構成される拡散符号を用いて情報が分散して送信された電波を受信器により受信して情報を復調する符号分割多重通信方式のマッチドフィルタにおいて、
前記受信器により受信された受信出力電圧を受信入力電流に変換する電圧電流変換回路と、
前記基礎系列を構成する要素の個数に対応するｎ個の電流メモリを有しかつ前記受信入力電流を電流データとしてクロック時間毎に時系列的に記憶する第１電流メモリ回路と、
前記各電圧電流変換回路から受信入力電流をクロック時間毎に時系列的に切り替えて前記第１電流メモリ回路の各電流メモリに時系列的に遅延させて前記電流信号を前記電流データとして記憶させるためのｎ個の第１入力切り替えスイッチを並列に有する第１入力切り替えスイッチ回路と、
前記第１電流メモリ回路の各電流メモリに記憶されている電流データをそのまま取り出す＋側接続線と前記各電流メモリに記憶されている電流データを反転させて取り出す−側接続線とに接続されて前記各電流メモリ回路に記憶されている電流データを同時に取り出して加減算する第１電流加算回路と、
前記＋側接続線と前記−側接続線との間に前記基礎系列の逆拡散符号に従ってそれぞれ切り替えられるｎ個の第１出力切り替えスイッチを有しかつ前記各電流メモリに記憶されている電流データを同時に加算して部分相関電流信号として出力させる第１出力切り替えスイッチ回路と、
前記第１電流加算回路からクロック時間毎に時系列的に出力される部分相関電流信号を時系列的に部分相関データとして記憶するｎ×Ｎ個の電流メモリを有する第２電流メモリ回路と、
前記第１電流加算回路と前記第２電流メモリ回路との間に設けられて前記部分相関電流信号をクロック時間毎に時系列的に切り替えて前記第２電流メモリ回路の各電流メモリに時系列的に遅延させて前記部分相関電流信号を前記部分相関データとして記憶させるためのｎ×Ｎ個の第２入力切り替えスイッチを並列に有する第２入力切り替えスイッチ回路と、
前記第２電流メモリ回路の各電流メモリに記憶されている電流データをそのまま取り出す符号非反転側接続線と前記各電流メモリに記憶されている電流データを反転させて取り出す符号反転側接続線とに接続されて前記各電流メモリ回路に記憶されている電流データを同時に取り出して加減算する第２電流加算回路と、前記符号非反転側接続線と前記符号反転側接続線との間に前記基礎系列の符号に従ってそれぞれ切り替えられるｎ×Ｎ個の第２出力切り替えスイッチを有しかつ前記各電流メモリに記憶されている部分相関データのうちＮ個のデータを加算して相関電流信号として出力させる第２出力切り替えスイッチ回路と、
前記第２電流加算回路から出力された相関電流信号を電圧に変換する電流電圧変換回路と、
を備えているマッチドフィルタ。
【請求項２】
前記ｎ個の第１入力切り替えスイッチは、それぞれ前記クロック時間の前半のタイミングでかつ前記基礎系列の一周期内に１回のみ、対応する第１電流メモリと前記電圧電流変換回路とを接続するように制御され、
前記ｎ個の第１出力切り替えスイッチは、前記クロック時間の後半のタイミングでかつ前記ｎ個の電流メモリが同時に前記＋側接続線と−側接続線とのいずれかに接続されるように前記基礎系列の逆拡散符号に従って制御され、
前記ｎ×Ｎ個の第２入力切り替えスイッチは、前記前記クロック時間の後半のタイミングでかつ前記第１出力切り替えスイッチの接続タイミング以降でしかも前記基礎系列の一周期内に１回のみ、対応する第２電流メモリと前記第１電流加算回路とを接続するように制御され、
前記ｎ×Ｎ個の第２出力切り替えスイッチは、前記クロック時間の前半のタイミングでかつｎ個おきのＮ個の第２電流メモリ回路が同時に符号非反転側接続線と符号反転側接続線とのいずれかに接続されるように前記基礎系列の符号に従って制御されることを特徴とする請求項１に記載のマッチドフィルタ。
【請求項３】
前記各電流メモリは、１個の電流源と、１個のメモリＭＯＳトランジスタと、第１オンオフスイッチと、第２オンオフスイッチとを有し、前記電流源はメモリＭＯＳトランジスタのドレインに接続され、前記メモリＭＯＳトランジスタのソースはアースされ、前記各入力切り替えスイッチは前記電圧電流変換回路と前記メモリＭＯＳトランジスタのドレインとの間に設けられ、前記第１オンオフスイッチは前記メモリトランジスタのゲートと前記ドレインとの間に設けられ、前記第２オンオフスイッチは前記ドレインと前記第１出力切り替えスイッチ回路との間に設けられていることを特徴とする請求項１に記載のマッチドフィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、符号分割多重通信方式のマッチドフィルタに関し、更に詳しくは、電流転送誤差を低減しつつ低消費電力で動作することのできるマッチドフィルタに関する。
【０００２】
【従来の技術】
従来から、符号分割多重通信方式（Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ（ＣＤＭＡ））を用いた通信分野では、ベースバンドデータ（ベースバンドの情報信号）に拡散符号（拡散コード）を乗算し、これにキャリア（無線送出用搬送波）を乗算して送信装置のアンテナから送信している。これにより、ベースバンドの情報信号の有する帯域が予め定められた拡散コードのセットにより、ベースバンドの情報信号が有する帯域よりも更に広い帯域に拡散され、無線送出用搬送波に重畳されて、アンテナから送信される。
【０００３】
受信装置には、送信時に用いた拡散符号と同一の位相を有する逆拡散符号が準備され、相関器（マッチドフィルタ）を用いて、ベースバンドデータが復調される。
【０００４】
この符号分割多重通信方式は、他の多重通信方式（ＦＤＭＡ、ＴＤＭＡ）がユーザーの数に上限があり、一定数以上のユーザーは許容不可能であるのに対し、符号同期の設定が可能な限り、ユーザーの数を増やすことができ、また、通信品質の劣化が上品で除々である、耐干渉性、信号秘匿性、耐フェージング性に優れているので、広範囲に利用されつつある。
【０００５】
その相関器としては、スライディング相関器、ＳＡＷ（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）マッチドフィルタ、ディジタルＬＳＩマッチドフィルタ等が知られている。
【０００６】
そのスライディング相関器は、拡散符号を受信信号よりも早く巡回させ、ＤＬＬ（Ｄｅｌａｙ　　Ｌｏｃｋｅｄ　　Ｌｏｏｐ）等を有する判定回路によって同期引き込みを行うものである。このスライディング相関器には、同期検波あるいはこれに準ずる手段によりキャリア成分が除去されたチップレート程度の周波数信号が入力され、チップ同期が必要であるために、同期捕捉に時間がかかるという欠点がある。
【０００７】
これに対して、ＳＡＷマッチドフィルタは、高速チップ同期が可能であり、ＲＦ帯、ＩＦ（中間周波数）帯においても使用可能であるが、拡散符号がＳＡＷデバイスの物理的パターンによって決定されるので、符号変更が難しく、また、長い拡散符号に対応しにくいという欠点がある。
【０００８】
ディジタルＬＳＩマッチドフィルタは、チップ同期が不要であり、また、拡散符号の変更が容易である利点があるが、消費電力が大きいという欠点がある。更に、従来のＣＭＯＳ集積回路技術によるディジタルＬＳＩマッチドフィルタは、動作速度が遅いことから、一般にベースバンド帯でしか利用できないという欠点がある。
【０００９】
この符号分割多重通信装置では、帯域を拡げて一つの情報信号をより一層長い拡散符号を用いて情報信号を拡散することにより、同一の帯域を多数の通信チャンネルで共有できると同時に、通信路の劣化要因であるマルチパス、フェージングに対する耐性の向上を図り、電波利用効率を向上させることができるという長所があるが、更に、電波環境の急激な変化に追随してセル間のハンドオフを行うために、同期に必要な時間をより一層短くすること、携帯電話等として用いるために消費電力を極力少なくすることが求められている。
【００１０】
これらの要求に応えるためには、より広い帯域（より長い拡散符号）を用いて高速で動作し、かつ、消費電力の少ない相関器が必要である。
【００１１】
【発明が解決しようとする課題】
これらの課題を解決する手段として、特願平１０−７９９８号では、電流モードのマッチドフィルタ（Ｓｗｉｔｃｈｅｄ　Ｃｕｒｒｅｎｔ（Ｉ）　Ｍａｔｃｈｅｄ　Ｆｉｌｔｅｒ（ＳＩＭＦ））を提案している。この特願平１０−７９９８号に開示のものでは、受信信号を電圧電流変換回路で電流信号に変換し、拡散符号に相当する個数（Ｎ個）分の電流フリップフロップ（ＣＤＦＦ）をシリアルに接続し、Ｎ個の電流フリップフロップの第１番目の電流フリップフロップ（ＣＤＦＦ）にその電流信号を記憶させ、クロックパルス（クロックパルスの速度）により順次後段の電流フリップフロップ（ＣＤＦＦ）に（Ｎ−１）回転送する。
【００１２】
この転送と同時に、Ｎ個の電流フリップフロップ（ＣＤＦＦ）にそれぞれ記憶されている電流データ（Ｎ個）と同じ電流データ（Ｎ個）を電流乗算回路に相当するスイッチマトリックスに出力して、拡散符号と乗算して電流加算を行う。
【００１３】
この電流乗算回路は、乗算回路を電流経路の切り替えのみで実現できると共に、加算回路を電流経路の接続のみで実現できる特徴があり、乗算回路と加算回路とを非常に簡易な構成で実現できる。
【００１４】
従来のディジタルマッチドフィルタの場合、動作周波数の増大、すなわち、クロック周波数の増大に伴って消費電力が増大するが、この特願平１０−７９９８号に開示のディジタルマッチドフィルタの場合には、回路の大部分を占める電流メモリ回路の消費電力が、動作周波数（クロック周波数）が増大してもほとんど増大しない。
【００１５】
また、電流モードのマッチドフィルタは、電流モード回路の基本構成としての電流メモリ回路の電流メモリＭＯＳダイオードの寄生容量が非常に小さいので、最大動作周波数が早い。
【００１６】
従って、電流メモリ回路の最大周波数に対して動作周波数が低い場合には、この電流モード回路を駆動する電流源を、電流の記憶と電流データの出力とに必要な最低限の時間のみ動作させ、それ以外の時間では、駆動用の定電流源の電流を一時的に停止することにより、消費電力を低減するカレントカットという消費電力低減方法を採用することができる。
【００１７】
しかし、この特願平１０−７９９８号に開示の電流モードのマッチドフィルタでは、電流メモリが電流データを記憶して、拡散符号の符号個数（符号長数−１）に相当する回数分だけ、電流データを転送しなければならない。従って、電流データの転送回数が増大すれば増大するほど、一段当たりの電流転送誤差が累積し、最終的に出力される相関電流信号（相関出力データ）が劣化する不具合がある。
【００１８】
電流メモリの一段当たりの転送誤差を抑制するために、２−ステージの電流メモリ回路等の構成方法を提案しているが、回路構成が複雑になると同時に、転送を繰り返すことによる誤差の蓄積が起こり、相関値への影響は相変わらず大きい。
【００１９】
この電流転送誤差を低減する方法として、電流転送回数を１回とし、電流転送誤差の累積を少なくする提案を、特願平１１−２５１９５４号（特開２０００−２２４０７４号公報）で行っている。
【００２０】
このものでは、電流転送誤差の累積の低減により、相関電流信号の出力のダイナミックレンジの誤差の低減を図ることができ、電流データを記憶する手段が一個の拡散符号に対して一個の電流メモリであるので、電流フリップフロップを用いる場合に較べて電流源を約１／３に減らすことができ、消費電力の低減も可能である。この電流モードのマッチドフィルタを並列型ＳＩＭＦという。
【００２１】
特願平１０−７９９８号に開示の電流モードマッチドフィルタ、特願平１１−２５１９５４号に開示の電流モードマッチドフィルタのいずれについても、カレントカット方法を採用して消費電力の低減が可能であるが、いずれの場合にも、相関操作を行う際に拡散符号の符号個数に相当するｎ×Ｎ個の全ての電流メモリを同時に動作させなければならないため、カレントカット率以上の消費電力を低減することはできないという不都合がある。
【００２２】
また、拡散符号生成の基礎に用いる短周期の基礎系列Ｓを複数回繰り返して、長周期の拡散符号を生成する場合にも電力の消費が大きい。
【００２３】
本発明は、上記の事情に鑑みて為されたもので、その目的とするところは、電流転送誤差に起因する相関電流信号の出力誤差を低減することができると共に、同時に動作する電流メモリの個数を減少させることによりカレントカット率以上の低消費電力の動作を実現できるマッチドフィルタを提供することにあり、特に短周期の基礎系列の繰り返しにより生成する拡散符号に用いるのに好適なマッチドフィルタを提供することにある。
【００２４】
【課題を解決するための手段】
請求項１に記載のマッチドフィルタは、
ｎ個の要素からなり所定周期で同一状態を呈する基礎系列をＮ個組み合わせて構成される拡散符号であってかつ前記基礎系列の符号が正と負とに反転されたものの組み合わせから構成される拡散符号を用いて情報が分散して送信された電波を受信器により受信して情報を復調する符号分割多重通信方式のマッチドフィルタにおいて、
前記受信器により受信された受信出力電圧を受信入力電流に変換する電圧電流変換回路と、
前記基礎系列を構成する要素の個数に対応するｎ個の電流メモリを有しかつ前記受信入力電流を電流データとしてクロック時間毎に時系列的に記憶する第１電流メモリ回路と、
前記各電圧電流変換回路から受信入力電流をクロック時間毎に時系列的に切り替えて前記第１電流メモリ回路の各電流メモリに時系列的に遅延させて前記電流信号を前記電流データとして記憶させるためのｎ個の第１入力切り替えスイッチを並列に有する第１入力切り替えスイッチ回路と、
前記第１電流メモリ回路の各電流メモリに記憶されている電流データをそのまま取り出す＋側接続線と前記各電流メモリに記憶されている電流データを反転させて取り出す−側接続線とに接続されて前記各電流メモリ回路に記憶されている電流データを同時に取り出して加減算する第１電流加算回路と、
前記＋側接続線と前記−側接続線との間に前記基礎系列の逆拡散符号に従ってそれぞれ切り替えられるｎ個の第１出力切り替えスイッチを有しかつ前記各電流メモリに記憶されている電流データを同時に加算して部分相関電流信号として出力させる第１出力切り替えスイッチ回路と、
前記第１電流加算回路からクロック時間毎に時系列的に出力される部分相関電流信号を時系列的に部分相関データとして記憶するｎ×Ｎ個の電流メモリを有する第２電流メモリ回路と、
前記第１電流加算回路と前記第２電流メモリ回路との間に設けられて前記部分相関電流信号をクロック時間毎に時系列的に切り替えて前記第２電流メモリ回路の各電流メモリに時系列的に遅延させて前記部分相関電流信号を前記部分相関データとして記憶させるためのｎ×Ｎ個の第２入力切り替えスイッチを並列に有する第２入力切り替えスイッチ回路と、
前記第２電流メモリ回路の各電流メモリに記憶されている電流データをそのまま取り出す符号非反転側接続線と前記各電流メモリに記憶されている電流データを反転させて取り出す符号反転側接続線とに接続されて前記各電流メモリ回路に記憶されている電流データを同時に取り出して加減算する第２電流加算回路と、前記符号非反転側接続線と前記符号反転側接続線との間に前記基礎系列の符号に従ってそれぞれ切り替えられるｎ×Ｎ個の第２出力切り替えスイッチを有しかつ前記各電流メモリに記憶されている部分相関データのうちＮ個のデータを加算して相関電流信号として出力させる第２出力切り替えスイッチ回路と、
前記第２電流加算回路から出力された相関電流信号を電圧に変換する電流電圧変換回路と、
を備えていることを特徴とする。
【００２５】
請求項２に記載のマッチドフィルタは、
前記ｎ個の第１入力切り替えスイッチは、それぞれ前記クロック時間の前半のタイミングでかつ前記基礎系列の一周期内に１回のみ、対応する第１電流メモリと前記電圧電流変換回路とを接続するように制御され、
前記ｎ個の第１出力切り替えスイッチは、前記クロック時間の後半のタイミングでかつ前記ｎ個の電流メモリが同時に前記＋側接続線と−側接続線とのいずれかに接続されるように前記基礎系列の逆拡散符号に従って制御され、
前記ｎ×Ｎ個の第２入力切り替えスイッチは、前記前記クロック時間の後半のタイミングでかつ前記第１出力切り替えスイッチの接続タイミング以降でしかも前記基礎系列の一周期内に１回のみ、対応する第２電流メモリと前記第１電流加算回路とを接続するように制御され、
前記ｎ×Ｎ個の第２出力切り替えスイッチは、前記クロック時間の前半のタイミングでかつｎ個おきのＮ個の第２電流メモリ回路が同時に符号非反転側接続線と符号反転側接続線とのいずれかに接続されるように前記基礎系列の符号に従って制御されることを特徴とする。
【００２６】
請求項３に記載のマッチドフィルタは、
前記各電流メモリは、１個の電流源と、１個のメモリＭＯＳトランジスタと、第１オンオフスイッチと、第２オンオフスイッチとを有し、前記電流源はメモリＭＯＳトランジスタのドレインに接続され、前記メモリＭＯＳトランジスタのソースはアースされ、前記各入力切り替えスイッチは前記電圧電流変換回路と前記メモリＭＯＳトランジスタのドレインとの間に設けられ、前記第１オンオフスイッチは前記メモリトランジスタのゲートと前記ドレインとの間に設けられ、前記第２オンオフスイッチは前記ドレインと前記第１出力切り替えスイッチ回路との間に設けられていることを特徴とする。
【００２７】
【発明の実施の形態】
ここでは、拡散符号の生成の基礎に用いる短周期の基礎系列Ｓを以下の要素からなるものとする。
【００２８】
すなわち、基礎系列Ｓ＝（ａ１，ａ２，ａ３，…，ａｉ，…，ａｎ）であり、要素ａｉ（ｉは１からｎまでの整数）は、「＋１」又は「−１」のいずれかの値とする。また、要素ａｉの個数はｎ個とする。
【００２９】
拡散符号（相関符号）ＳＮｎは、基礎系列Ｓの複数個の繰り返しからなるものとする。すなわち、基礎系列Ｓｊ（ｊは１からＮまでの整数）を要素としてこの基礎系列ＳｊをＮ個用いて相関符号ＳＮｎを生成するものとする。
【００３０】
ＳＮｎ＝｛Ｓ１，Ｓ２，…，Ｓｊ，…，ＳＮ｝
ここで、｛Ｓ１，Ｓ２，…，Ｓｊ，…，ＳＮ｝は、Ｓｊ＝（ａ１ｉ，ａ２ｉ，…，ａｊｉ，…，ａｊｎ）又はＳｊ＝（−ａ１ｉ，−ａ２ｉ，…，−ａｊｉ，…，−ａｊｎ）からなるものである。すなわち、基礎系列Ｓの要素の符号がそのままのものと基礎系列Ｓの要素の符号が反転されたものとを適宜組み合わせて用いる。
【００３１】
例えば、基礎系列Ｓｊの値が（−１，１，−１，…，１，…，−１）のときには、この基礎系列Ｓｊの値の符号を反転させた基礎系列−Ｓｊは（１，−１，１，…，−１，…，１）である。
【００３２】
これらは、Ｇｏｌａｙ符号と呼ばれ、符号多重通信方式の同期符号や拡散用符号に用いられる。
【００３３】
基礎系列Ｓｊの繰り返しを用いて生成された拡散符号ＳＮｎの相関器の回路構成の一例を図１に示す。
【００３４】
この図１において、１は相関器の一部を構成する電圧・電流変換回路である。その電圧電流変換回路１は、例えば平成１０年特許願第７９９８号に記載の差動アンプリファイアと電圧フォロワー回路とから構成されている。
【００３５】
この基礎系列Ｓｊの繰り返しを用いた相関器を通常の一般的な考え方によって製作すると、以下のような構成となる。
【００３６】
この相関器は、Ｎ個の基礎系列Ｓの繰り返しを用いるので、一般に、Ｎ個の基礎系列用相関器ＳＣｊ（ｊは１からＮまでの整数）から構成される。すなわち、その基礎系列用相関器ＳＣｊの個数Ｎは基礎系列Ｓｉの繰り返し個数Ｎに等しい。
【００３７】
各基礎系列用相関器ＳＣｊは、電流遅延手段２、第１接続状態切り替え手段３、第１電流加算手段４から構成される。
【００３８】
各電流遅延手段２はｎ個の電流遅延フリップフロップＳＤｋ（ｋは１からｎまでの整数）から構成される。電流遅延フリップフロップＳＤｋの個数ｎは基礎系列Ｓの要素ａｉの個数ｎに等しい。各電流遅延フリップフロップＳＤｋは電流信号をサンプルホールドする。
【００３９】
第１出力切り替えスイッチ回路３には＋側接続線５と−側接続線６とが設けられている。各電流遅延フリップフロップＳＤｋは１個の入力端子７と２個の出力端子８、９とを備え、各入力端子７には前段の電流遅延フリップフロップＳＤｋの一方の出力端子８からの電流信号であって、その前段の電流遅延フリップフロップＳＤｋ−１にメモリされている電流信号（電流データ）が入力される。
【００４０】
ただし、第１番目の基礎系列用相関器ＳＣ１の第１番目の電流遅延フリップフロップＳＤ１の入力端子７には、電圧電流変換回路１からの電流信号が入力される。また、Ｎ番目の基礎系列用相関器ＳＣＮの第ｎ番目の一方の出力端子８の出力は用いない。
【００４１】
各基礎系列用相関器ＳＣｊの最終段の電流遅延フリップＳＤｎの一方の出力端子８から出力される電流信号は次段の基礎系列用相関器ＳＣｊの第１番目の電流遅延フリップＳＤ１の入力端子７に入力される。
【００４２】
各電流遅延フリップフロップＳＤｋの他方の出力端子９は各第１出力切り替えスイッチＳＷｒ（ｒは１からｎまでの整数）を介して＋側接続線５と−側接続線６との間で切り替え可能である。各第１出力切り替えスイッチＳＷｒの個数ｎも基礎系列Ｓｊの要素ａｉの個数に等しい。
【００４３】
各第１出力切り替えスイッチＳＷｒは図示を略す制御回路からの逆拡散データの入力によって切り替えられる。各第１出力切り替えスイッチＳＷｒは逆拡散データの「＋１」が入力されると＋側接続線５に接続され、逆拡散データ「−１」が入力されると−側接続線６に接続される。
【００４４】
第１電流加算回路４は反転回路１０を有し、−側接続線６の出力は反転されて＋側接続線５の出力に加算され、これにより、各基礎系列用相関器ＳＣｊについて電流の乗算と加算とが実行され、相関処理に相当する処理が実行され、部分相関信号が出力される。
【００４５】
この各基礎系列用相関器ＳＣｊ毎の相関処理は、基礎系列を繰り返さない場合の相関処理に対応しており、その詳細は、平成１０年特許願第７９９８号（特開平１１−２０５２８２号公報）の発明の詳細な説明の発明の実施形態に詳述されており、公知であるので、詳細な説明はここでは省略する。
【００４６】
各第１電流加算回路４の出力端子１１は、後段の第２出力切り替えスイッチ回路１２に接続されている。第２出力切り替えスイッチ回路１２は、符号非反転用接続線１３と符号反転用接続線１４とを備えている。第１電流加算回路４の出力端子１１は各第２出力切り替えスイッチＳＷｐ（ｐは１からＮまでの整数）を介して符号非反転用接続線１３と符号反転用接続線１４との間で接続可能である。
【００４７】
各第２出力切り替えスイッチＳＷｐは図示を略す制御回路からの非反転データ、反転データの入力によって切り替えられる。すなわち、基礎系列ＳＣｊが非反転のものの場合には、第１出力切り替えスイッチＳＷｐは符号非反転用接続線１３に接続され、基礎系列ＳＣｊが反転されたものの場合には、符号反転用接続線１４に接続される。
【００４８】
符号反転用接続線１４の出力は第２電流加算手段１５の一部を構成する反転回路１６を介してその出力が反転されて、符号非反転用接続線１３の出力に加算され、これにより、最終出力としての相関電流信号が得られる。この相関電流信号は、電流電圧変換回路１７により電圧に変換され、最終的に相関出力信号として出力される。
【００４９】
この通常の相関器の場合、電流遅延フリップフロップＳＤｋの全個数は、基礎系列用相関器ＳＣｊの個数がＮ個で、各基礎系列用相関器ＳＣｊの一部を構成する電流遅延フリップフロップＳＤｋの個数がｎ個であるので、ｎ×Ｎ個であり、電流信号をｎ×Ｎ回後段の電流遅延フリップフロップＳＤｋに転送しなければならないために、各電流遅延フリップフロップＳＤｋから次段の電流遅延フリップフロップＳＤｋに電流信号（電流データ）を転送するときの転送誤差が累積する度合いが増し、最終的な相関出力信号が劣化する。
【００５０】
以上説明したように、基礎系列Ｓｊの繰り返しに対応する相関器（マッチドフィルタ）を単純に製作する場合には、この基礎系列Ｓの繰り返し数に対応する個数の相関器を直列に準備して製作することができるが、この場合には、電流転送誤差の累積の度合いが大きい。
【００５１】
そこで、短周期の基礎系列Ｓｊの繰り返しに着目し、相関器（マッチドフィルタ）を図２に示すように１個の基礎系列用相関器ＳＣ１と第１出力切り替えスイッチ回路３と第１電流加算回路４と電流分配回路２０と（Ｎ−１個）の電流遅延回路ＳＩｑと第２出力切り替えスイッチ回路１２と第２電流加算回路１５と電流電圧変換手段１７とから構成する。
【００５２】
基礎系列用相関器ＳＣ１、第１出力切り替えスイッチ回路３、第１電流加算回路４、第２出力切り替えスイッチ回路１２、第２電流加算回路１５の構成は図１と同一なので、図２において、図１の回路要素に対応する回路要素に図１の回路要素と同一符号を付して説明する。電流分配回路２０には第１電流加算手段４から出力される部分相関電流が電流データとして入力される。
【００５３】
電流分配回路２０は、２つの出力端子２１、２２を有する。この電流分配回路２０は同一符号で絶対値の等しい電流データに分配し、一方の出力端子２１は切り替えスイッチＳＷ１を介して符号非反転用接続線１３と符号反転用接続端子１４との間で接続が切り替えられる。
【００５４】
電流遅延回路ＳＩｑの個数は、（Ｎ−１）個であり、この各電流遅延回路ＳＩｑは１個の入力端子２３と２個の出力端子２４、２５とを有する。各電流遅延回路ＳＩｑは例えばｎ個の電流遅延フリップフロップの直列接続からなり、クロック信号の周期ｔのｎ倍の時間、電流データ（部分相関信号）を遅延させる。この遅延時間ｎ×ｔは基礎系列Ｓｊの一周期Ｔに等しい。
【００５５】
各電流遅延回路ＳＩｑ（ｑは１からｎまでの整数）の一方の出力端子２４は、切り替えスイッチＳＷｐ（ｐ＝２からｎまでの整数）を介して符号非反転用接続線１３と符号反転用接続端子１４との間で接続が切り替えられる。各電流遅延回路ＳＩｑ（ｐ＝２からｎまでの整数）の他方の出力端子２５は次段の各電流遅延回路ＳＩｑ（ｐ＝２からｎまでの整数）の入力端子２３に接続されている。
【００５６】
その第２出力切り替えスイッチ回路１２の出力は、第２電流加算回路１５に入力され、電流電圧変換回路１７によって、最終的な相関出力信号として出力される。
【００５７】
この図２に示す構成による相関器も、電流データの転送回数はｎ＋（Ｎ−１）×ｎ＝ｎ×Ｎとなり、電流データの転送回数は図１に示す構成の相関器の電流データの転送回数と同一となる。
【００５８】
以下に、本発明の実施の形態を図３を参照しつつ説明する。
【００５９】
ここでは、基礎系列Ｓ１は要素ａｉの数ｎは「５」、すなわち、Ｓ１＝（ａ１、ａ２、ａ３、ａ４、ａ５）とする。ここで、例えば、要素ａ１＝１、要素ａ２＝−１、要素ａ３＝１、要素ａ４＝１、要素ａ５＝−１とする。
【００６０】
また、拡散符号ＳＮｎの個数Ｎは「２」とする。基礎系列Ｓ１と基礎系列Ｓ１の符号を反転させた基礎系列−Ｓ１の組み合わせからなる信号が時刻ｔ０から到来するものとする。
【００６１】
電圧電流信号変換器１には、これらの信号を含む出力電圧が入力される。これらの電圧信号は電圧電流信号変換器１によって入力電流信号に変換される。第１入力切り替えスイッチ回路３０は、基礎系列Ｓの要素の個数ｎ（ここでは、ｎ＝５）に対応する個数の第１入力切り替えスイッチＳＷａ１〜ＳＷａ（ｎ）を有する。
【００６２】
この第１入力切り替えスイッチＳＷａ１〜ＳＷａ（ｎ）は、ｎ個の電流メモリＣＭ１、ＣＭ２、…、ＣＭ（ｋ）、…、ＣＭ（ｎ）と電圧電流信号変換器１とを接続する機能を果たす。各電流メモリＣＭ１〜ＣＭ（ｎ）は第１電流メモリ回路３１を構成している。
【００６３】
この各電流メモリＣＭは、図４に示すように、定電流源３２と、二つのオン・オフスイッチＳＷｏ１、ＳＷｏ２、メモリＭＯＳトランジスタ３３とを有する。オンオフスイッチＳＷｏ１ははメモリＭＯＳトランジスタ３３のドレインとゲートとの間に設けられている。入力電流信号Ｉｉｎは第１入力切り替えスイッチＳＷａを介してメモリＭＯＳトランジスタ３３に入力される。オン・オフスイッチＳＷｏ１、第１入力切り替えスイッチＳＷａは入力電流信号Ｉｉｎをサンプルするとき、同時にオンされる。オン・オフスイッチＳＷｏ２は、メモリＭＯＳトランジスタ３３に記憶されている電流信号を電流データとして取り出すとき、オンされる。
【００６４】
オン・オフスイッチＳＷｏ１と第１入力切り替えスイッチＳＷａとが同時にオンすると、定電流源３２の電流Ｊに加算されて、図５に示すようにＪ＋Ｉｉｎの電流信号がメモリＭＯＳトランジスタ３３に流れ込み、これによって、一意のゲート電圧Ｖｇが与えられ、入力電流信号Ｉｉｎがサンプルされる。なお、このとき、オン・オフスイッチＳＷｏ２は、オフ状態である。
【００６５】
続いて、第１入力切り替えスイッチＳＷａ、オン・オフスイッチＳＷｏ１がオフすると、図６に示すように、ゲート電圧ＶｇがメモリＭＯＳトランジスタ３３のゲートとソース間の寄生容量Ｃｐとして記憶される。ここで、メモリＭＯＳトランジスタ３３に流す電流源３２の電流Ｊを一時的に停止しても、そのゲート電圧Ｖｇが寄生容量Ｃｐとして記憶保持され、入力電流信号Ｉｉｎがホールドされる。すなわち、いわゆるカレントカットにより、メモリＭＯＳトランジスタ３３に電流Ｊを流すために要する消費電力の節約を図ることができる。
【００６６】
次いで、第１出力切り替えスイッチＳＷｂのオンと同時にオン・オフスイッチＳＷｏ２がオンすると、Ｊ＋Ｉｏｕｔの電流が第１出力切り替えスイッチＳＷｂに流れるが、出力側に理想電流源が接続されている場合には、電流値Ｉｏｕｔを引き込むことができる。これによって、図７に示すように示すように、メモリＭＯＳトランジスタ３３に記憶保持された電流データと符号が逆の電流データがオン・オフスイッチＳＷｏ２を介して出力されることになる。後述する電流メモリＣＭ’の構成も同様である。
【００６７】
その第１入力切り替えスイッチＳＷａ１〜ＳＷａ（ｎ）は、図８に示すように、基礎系列Ｓ１のクロック時間Δｔのｎ倍の時間毎に各１回のみ時系列的にオンされる。すなわち、基礎系列Ｓ１の一周期Ｔのクロック時間Δｔの前半の期間に時系列的に各１回のみオンされ、残余の期間はオフされる。
【００６８】
従って、例えば、時刻ｔ＝Ｔ０＋５Δｔ後には、電流メモリＣＭ１に要素ａ１に対応する電流信号が記憶保持され、電流メモリＣＭ２に要素ａ２に対応する電流信号が記憶保持され、電流メモリＣＭ３に要素ａ３に対応する電流信号が記憶保持され、…、電流信号ＣＭ（ｋ）に要素ａｋに対応する電流信号が記憶保持され、…電流メモリＣＭ（ｎ）に要素ａｎに対応する電流信号が記憶保持される。
【００６９】
この場合には、電流メモリＣＭ１に最も古いデータが保存され、電流メモリＣＭ２から電流メモリＣＭ（ｎ−１）の順に新しいデータが保存され、電流メモリＣＭ（ｎ）に最も新しいデータが保存されることになる。
【００７０】
また、例えば、時刻ｔ＝Ｔ０＋６Δｔ後には、電流メモリＣＭ１に要素−ａ１に対応する電流信号が記憶保持され、電流メモリＣＭ２に要素ａ２に対応する電流信号が記憶保持され、電流メモリＣＭ３に要素ａ３に対応する電流信号が記憶保持され、…、電流信号ＣＭ（ｋ）に要素ａｋに対応する電流信号が記憶保持され、…電流メモリＣＭ（ｎ）に要素ａｎに対応する電流信号が記憶保持されていることになる。この場合には、電流メモリＣＭ１に最も新しいデータが保存されることになる。
【００７１】
各電流メモリＣＭ１〜ＣＭ２は第１出力切り替えスイッチ回路３２を介して第１電流加算回路３５に接続される。その第１出力切り替えスイッチ回路３２は、電流メモリＣＭ１〜ＣＭ（ｎ）の個数に相当するｎ個の第１出力切り替えスイッチＳＷｂ１、ＳＷｂ２、…、ＳＷｂ（ｋ）、…、ＳＷｂ（ｎ）を有する。その各電流メモリＣＭ１〜ＣＭ（ｎ）はこの各第１出力切り替えスイッチＳＷｂ１、ＳＷｂ２、…、ＳＷｂ（ｋ）、…、ＳＷｂ（ｎ）によって＋側接続線３３と−側接続線３４との間で切り替え接続される。第１電流加算回路３５は＋側接続線３３、−側接続線３４、反転回路３６によって構成され、−側接続線３４は反転回路３６を介して＋側接続線３３に接続されている。
【００７２】
各第１出力切り替えスイッチＳＷｂ１、ＳＷｂ２、…、ＳＷｂ（ｋ）、…、ＳＷｂ（ｎ）は基礎系列Ｓ１の一周期Ｔのクロック時間Δｔの後半の期間に同時にオンされる。その各切り替えスイッチＳＷｂ１、ＳＷｂ２、…、ＳＷｂ（ｋ）、…、ＳＷｂ（ｎ）は、逆拡散符号に従って＋側接続線３３と−側接続線３４とに同時に接続される。すなわち、基礎系列Ｓ１に基づく電流信号が到来しているときには、基礎系列Ｓ１に対応する逆拡散符号に従って＋側接続線３３と−側接続線３４とにそれぞれ接続状態が切り換えられ、基礎系列−Ｓ１に基づく電流信号が到来しているときには、基礎系列−Ｓ１に対応する逆拡散符号に従って＋側接続線３３と−側接続線３４とにそれぞれ接続状態が切り換えられる。
【００７３】
電流メモリＣＭ１〜ＣＭ（ｎ）のいずれに保存されているデータが最も新しいデータであるか否かは、第１入力切り替えスイッチＳＷａ１〜ＳＷａ（ｎ）のいずれがクロック時間Δｔ内でオンになっていたか否かによって判断される。また、基礎系列Ｓと符号反転の基礎系列−Ｓのいずれであるかは、クロック時間Δｔの個数をカウントすれば判定できる。
【００７４】
例えば、時刻ｔ０＋５Δｔ後で、電流メモリＣＭ１に最も古いデータ（要素ａｎ）が記憶保持され、電流メモリＣＭ（ｎ）に最も新しいデータ記憶保持されている先の例のときには、基礎系列Ｓの要素ａ１〜ａ（ｎ）に対応する逆拡散符号に従って、各第１切り替えスイッチＳＷｂ１〜ＳＷｂ（ｎ）が＋側接続線３３、−側接続線３４のいずれかに同時に接続されるように切り替えられる。
【００７５】
また、例えば、時刻ｔ０＋６Δｔ後で、電流メモリＣＭ１に最も新しいデータ（要素−ａｎ）が記憶保持されている先の例では、第１切り替えスイッチＳＷｂ１は基礎系列−Ｓの要素（−ａｎ）に対応する逆拡散符号に従って＋側、−側のいずれかに接続され、残りの第１切り替えスイッチＳＷｂ２〜ＳＷｂ（ｎ）は基礎系列Ｓの要素ａ２〜ａ（ｎ）に対応する逆拡散符号に従って＋側接続線３３、−側接続線３４のいずれかに接続される。
【００７６】
従って、第１入力切り替えスイッチＳＷａ１〜ＳＷａ（ｎ）のオンオフ関係と第１出力切り替えスイッチＳＷｂ１〜ＳＷｂ（ｎ）の切り替え関係とが保たれるように制御すれば、部分相関電流信号（部分相関データ）を得ることができる。
【００７７】
これにより、各電流メモリＭａ１〜Ｍａ（ｎ）に記憶されている電流データが第１電流加算回路３５により加算されて、第１電流加算回路３５からクロック時間ΔＴ毎に部分相関データが後段の第２入力切り替えスイッチ回路３７に向けて出力される。
【００７８】
第２入力切り替えスイッチ回路３７は、ｎ×Ｎ個の第２入力切り替えスイッチＳＷａ’１、ＳＷａ’２、…、ＳＷａ’（ｋ）、…、ＳＷａ’（ｎ）、ＳＷａ’（ｎ＋１）、ＳＷａ’（ｎ＋２）、…、ＳＷａ’（ｎ＋ｋ）、…、ＳＷａ’（２ｎ）、ＳＷａ’｛（２ｎ）＋１｝、…、ＳＷａ’｛（２ｎ）＋ｋ｝、…、ＳＷａ’｛（２ｎ）＋ｎ｝、…、ＳＷａ’｛ｎ（Ｎ−１）＋１｝、…、ＳＷａ’｛ｎ（Ｎ−１）＋ｋ｝、…、ＳＷａ’｛ｎ（Ｎ−１）＋ｎ｝からなっている。
【００７９】
この第２入力切り替えスイッチ回路３７は、第２電流メモリ回路３８と第１電流加算回路３５との間に設けられている。第２電流メモリ回路３８は基礎系列Ｓの要素ａの個数ｎと基礎系列Ｓの繰り返し数Ｎとの積ｎ×Ｎに等しい個数の第２電流メモリＣＭ’１、ＣＭ’２、…、ＣＭ’（ｊ）、…、ＣＭ’（ｎ×Ｎ）を有している。
【００８０】
第２入力切り替えスイッチＳＷａ’は、図９に示すように基礎系列Ｓ１の要素ａのクロック時間内に各第１出力切り替えスイッチＳＷｂ１〜ＳＷｂ（ｎ）に同期してオンされ、各第２電流メモリＣＭ’１〜ＣＭ’（ｎ×Ｎ）には、クロック時間ΔＴ毎に部分相関電流が時系列的に記憶保持される。
【００８１】
その第２電流メモリ回路３８と第２電流加算回路３９との間には、第２出力切り替えスイッチ回路４０’が設けられている。その第２電流加算回路３９は符号非反転側接続線４０、符号反転側接続線４１、反転回路４２を有し、符号反転側接続線４１は反転回路４２を介して符号非反転側接続線４０に接続されている。
【００８２】
第２出力切り替えスイッチ回路４０’は、第２電流メモリＣＭ’の個数に等しい個数の第２出力切り替えスイッチＳＷｂ’１、ＳＷｂ’２、…、ＳＷｂ’（ｋ）、…、ＳＷｂ’（ｎ）、ＳＷｂ’（ｎ＋１）、ＳＷｂ’（ｎ＋２）、…、ＳＷｂ’（ｎ＋ｋ）、…、ＳＷｂ’（２ｎ）、…、ＳＷｂ’（ｊｎ）、…、ＳＷｂ’（ｊｎ＋ｋ）、…、ＳＷｂ’（ｊｎ＋ｎ）、…、ＳＷｂ’｛ｎ（Ｎ−１）＋１｝、…、ＳＷｂ’｛ｎ（Ｎ−１）＋２｝、…、ＳＷｂ’｛ｎ（Ｎ−１）＋ｎ｝を有する。
【００８３】
第２出力切り替えスイッチＳＷｂ’は、符号非反転側接続線４０への接続状態と、符号反転側接続線４１への状態と、切断状態との３種類の状態を有する。
【００８４】
例えば、時刻ｔが時刻ｔ０＋１０Δｔの直後でｔ０＋１１Δｔの直前であるとすると、電流メモリＣＭ１〜ＣＭ５には、それぞれ、−ａ１、−ａ２、−ａ３、−ａ４、−ａ５が記憶され、電流メモリＣＭ５に保存されている電流信号が最も新しいデータとなっている。
【００８５】
このとき、時刻ｔ０から時刻ｔ０＋１０Δｔの間において、各電流メモリＣＭ１〜ＣＭ５に保存されている電流信号（電流データ）は以下に示す表１の通りである。
【００８６】
【表１】
2004064578.tif 000003
【００８７】
また、電流メモリＣＭ’１〜ＣＭ’５、ＣＭ’６〜ＣＭ’１０に保存されている部分相関電流信号は以下に示す表２の通りである。
【００８８】
【表２】
2004064578.tif 000004
【００８９】
従って、例えば、時刻ｔ＋１１Δｔ後に、電流メモリＣＭ’５に保存されている部分相関電流信号と電流メモリＣＭ’１０に保存されている部分相関電流信号とを、基礎系列Ｓの符号に従って各切り替えスイッチＳＷｂ５’とＳＷｂ’１０とを符号非反転側接続線４０、符号反転側接続線４１に切り替え接続して、部分相関電流信号を取り出すと、全ての電流信号ａ１〜ａ５、−ａ１〜−ａ５に対応する相関が含まれかつ逆拡散データに対応する最も大きな相関信号が得られることになる。なお、残余の切り替えスイッチは切断状態に維持する。
【００９０】
ここでは、基礎系列Ｓの要素の個数をｎ＝５、基礎系列Ｓの繰り返し回数をＮ＝２として説明したが、一般に、各切り替えスイッチＳＷｂ’（ｎ）、ＳＷｂ’（２ｎ）、…、ＳＷｂ’（ｎＭ）を同時に基礎系列Ｓの符号に従って符号非反転側接続線４０、符号反転側接続線４１に接続すれば、最終的な相関電流信号の出力を得ることができる。
【００９１】
すなわち、一般に、基礎系列Ｓの要素の個数ｎ個毎に相関が得られるので、ｎ個おきの第２電流メモリに記憶されている部分相関電流信号をＮ個加算すれば、基礎系列ＳをＮ個組み合わせたものからなる拡散符号の相関信号を得ることができる。
【００９２】
この構成によれば、入力された電流信号は、いずれの符号のクロック期間でも２回の転送で、相関信号を出力させることができ、電流信号の転送回数を大幅に削減できる。従って、電流信号の転送誤差の累積による相関信号の劣化を避けることができる。
【００９３】
これに対して、図２に示す場合には、相関を取る際に転送回数が異なる電流信号を加算することにより、誤差の累積発生度合いが各電流信号で異なることになるが、この発明の場合には、全ての電流信号を２回のみで転送で相関を取ることができ、かつ、一般的に使用される符号は「＋１」、「−１」で数が等しいという性質を有する。従って、各電流メモリで生じる電流オフセットによる電流誤差は、互いにキャンセルすることになり、一つの電流メモリにオフセットによる電流誤差があったとしても、相関電流信号ではこれらがキャンセルされる。
【００９４】
また、基本系列の「１」と「−１」の個数と基本系列Ｓの繰り返し数「＋」、「−」の個数が一致しているとき、オフセット誤差もキャンセルされる。
【００９５】
この相関器を用いた場合の消費電力は、同時に作動する電流源の個数で推定でき、一クロック時間Δｔ内に動作する電流源の個数は、電流メモリＣＭについてｎ個、電流メモリＣＭ’でＮ個であり、合計（ｎ＋Ｎ）個であり、従来は、ｎ×Ｎ個の電流源を動作させなければならなかったが、この発明によれば、（ｎ＋Ｎ）個の電流源を作動させるのみですむので、大幅に消費電力を削減できる。
【００９６】
【発明の効果】
本発明に係わるマッチドフィルタは、電流転送誤差に起因する相関電流信号の出力誤差を低減することができると共に、同時に動作する電流メモリの個数を減少させることによりカレントカット率以上の低消費電力の動作を実現でき、特に短周期の基礎系列の繰り返しにより生成する拡散符号に用いるのに好適である。
【図面の簡単な説明】
【図１】基礎系列の要素個数に対応するｎ個の電流メモリを有する相関器をＮ個直列に接続して相関器を構成した例を示す図である。
【図２】基礎系列の要素個数に対応するｎ個の電流メモリを有する１個の相関器を遅延回路を用いて遅延させて相関器を構成した例を示す図である。
【図３】本発明に係わる相関器の発明の実施の形態を示す説明図である。
【図４】電流メモリの構成の一例を示す図である。
【図５】電流メモリのサンプリング状態を示す説明図である。
【図６】電流メモリのホールド状態を示す説明図である。
【図７】電流メモリの出力状態を示す説明図である。
【図８】第１電流メモリへの電流保持タイミングと第１電流メモリからの電流出力タイミングと示すタイミングチャートある。
【図９】第２電流メモリへの電流保持タイミングと第２電流メモリからの電流出力タイミングとを示すタイミングチャートである。
【符号の説明】
３０…第１入力切り替えスイッチ回路
３１…第１電流メモリ回路
３２…第１出力切り替えスイッチ回路
３３…＋側接続線
３４…−側接続線
３５…第１電流加算回路
３７…第２入力切り替えスイッチ回路
３８…第２電流メモリ回路
３９…第２電流加算回路
４０…符号反転側接続線
４０’…第２出力切り替えスイッチ回路
４１…符号非反転側接続
【図１】
2004064578.tif 000005
【図２】
2004064578.tif 000006
【図３】
2004064578.tif 000007
【図４】
2004064578.tif 000008
【図５】
2004064578.tif 000009
【図６】
2004064578.tif 000010
【図７】
2004064578.tif 000011
【図８】
2004064578.tif 000012
【図９】
2004064578.tif 000013