(57)【要約】【課題】Ｄ／Ａ変換器のＤＣオフセット補償に用いられるコンパレータ自体がもつＤＣオフセットをキャンセルし、Ｄ／Ａ変換器の正確なＤＣオフセット補償を実現するオフセット補償機能付きＤ／Ａ変換装置およびＤ／Ａ変換装置のオフセット補償方法を提供する。【解決手段】Ｄ／Ａ変換器３０のＤＣオフセットを測定するコンパレータ５０の前段に入力切替スイッチ４０を設け、また、後段に、選択的な極性反転器６０を設ける。第１の補償値を補償値生成回路１２により生成し、レジスタ１８に格納する。次に、入力切替スイッチ４０および極性反転器６０を切り替えて第２の補償値を生成し、レジスタ２０に格納する。そして、補償値演算回路２２により第１および第２の補償値の平均をとって、第３の補償値を算出し、この補償値でＤ／Ａ変換器３０のＤＣオフセットを補償する。【選択図】      図４
2004222227.tif 000002
【特許請求の範囲】
【請求項１】
Ｄ／Ａ変換器のＤＣオフセットを補償するオフセット補償機能付きＤ／Ａ変換装置であって、
前記Ｄ／Ａ変換器のＤＣオフセットを検出するコンパレータと、
少なくとも一方が前記Ｄ／Ａ変換器の出力信号である第１および第２の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第１の入力モードと、前記第２および第１の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第２の入力モードとを選択するための切替スイッチと、
前記第１の入力モードであるときに、前記コンパレータの出力信号に基づいて求めた第１の補償値と、前記第２の入力モードであるときに、前記コンパレータの出力信号に基づいて求めた第２の補償値とから第３の補償値を求めると共に、前記第３の補償値を用いて前記Ｄ／Ａ変換器の入力データを補正する入力データ補正手段と、
を有するオフセット補償機能付きＤ／Ａ変換装置。
【請求項２】
請求項１記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、前記第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第２の補償値と、前記第１の補償値との平均をとることで前記第３の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。
【請求項３】
請求項１記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、前記第１の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第１の補償値と、前記第２の補償値との平均をとることで前記第３の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。
【請求項４】
請求項１記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、前記第１の補償値と前記第２の補償値との差分値を２で割ることで前記第３の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。
【請求項５】
請求項１記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、前記第１および前記第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいてそれぞれ求めた第１の補償値と第２の補償値との差分値を２で割ることで前記第３の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。
【請求項６】
請求項１ないし５のいずれか１項記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記Ｄ／Ａ変換器は、位相が反転した２系統のアナログ信号を出力する差動出力タイプであり、
前記第１および第２の信号は、前記Ｄ／Ａ変換器から出力される２系統のアナログ信号であるオフセット補償機能付きＤ／Ａ変換装置。
【請求項７】
請求項１ないし５のいずれか１項記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記Ｄ／Ａ変換器は、シングル出力タイプであり、
前記第１および第２の信号は、一方が前記Ｄ／Ａ変換器の出力信号であり、他方が所定の基準電圧であるオフセット補償機能付きＤ／Ａ変換装置。
【請求項８】
請求項１ないし７のいずれか１項記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、逐次比較法を用いて前記第１および第２の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。
【請求項９】
請求項８記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、前記オフセット補償Ｄ／Ａ変換器の入力データを１ビットずつ変化させて前記第１および第２の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。
【請求項１０】
請求項８記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、バイナリーサーチによる逐次比較法を用いて前記第１および第２の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。
【請求項１１】
請求項１０記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、前記第１および第２の補償値の最下位ビットが０である場合は、前記第１および第２の補償値に１／２を加え、前記第１および第２の補償値の最下位ビットが１である場合は、前記第１および第２の補償値から１／２を引くオフセット補償機能付きＤ／Ａ変換装置。
【請求項１２】
請求項１ないし１１のいずれか１項記載のオフセット補償機能付きＤ／Ａ変換装置を搭載したＬＳＩ。
【請求項１３】
Ｄ／Ａ変換器のＤＣオフセットをコンパレータを用いて検出し、前記Ｄ／Ａ変換器のＤＣオフセットを補償するＤ／Ａ変換装置のオフセット補償方法であって、
少なくとも一方が前記Ｄ／Ａ変換器の出力信号である第１および第２の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第１の入力モードであるときに、前記コンパレータの出力信号に基づいて第１の補償値を求めるステップと、
前記第２および第１の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第２の入力モードであるときに、前記コンパレータの出力信号に基づいて第２の補償値を求めるステップと、
前記第１の補償値と前記第２の補償値とから第３の補償値を求めるステップと、
前記第３の補償値を用いて前記Ｄ／Ａ変換器の入力データを補正するステップと、を有するＤ／Ａ変換装置のオフセット補償方法。
【請求項１４】
請求項１３記載のＤ／Ａ変換装置のオフセット補償方法であって、
前記第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第２の補償値と前記第１の補償値との平均をとることで前記第３の補償値を求めるステップを有するＤ／Ａ変換装置のオフセット補償方法。
【請求項１５】
請求項１３記載のＤ／Ａ変換装置のオフセット補償方法であって、
前記第１の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第１の補償値と前記第２の補償値との平均をとることで前記第３の補償値を求めるステップを有するＤ／Ａ変換装置のオフセット補償方法。
【請求項１６】
請求項１３記載のＤ／Ａ変換装置のオフセット補償方法であって、
前記第１の補償値と前記第２の補償値との差分値を２で割ることで前記第３の補償値を求めるステップを有するＤ／Ａ変換装置のオフセット補償方法。
【請求項１７】
請求項１３記載のＤ／Ａ変換装置のオフセット補償方法であって、
前記第１および第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいてそれぞれ第１の補償値および第２の補償値を求めるステップと、
前記第１の補償値と前記第２の補償値との差分値を２で割ることで前記第３の補償値を求めるステップと、
を有するＤ／Ａ変換装置のオフセット補償方法。
【請求項１８】
請求項１ないし１２のいずれか１項記載のオフセット補償機能付きＤ／Ａ変換装置を用いたアナログ信号出力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｄ／Ａ変換器のＤＣオフセットを補償するオフセット補償機能付きＤ／Ａ変換装置およびＤ／Ａ変換装置のオフセット補償方法に関する。
【０００２】
【従来の技術】
デジタル無線通信機では、デジタル変調されたＩ（正相）、Ｑ（直交）各々の信号をＤ／Ａ変換して、無線電話の無線周波数部に結合し無線信号としてアンテナに送り出す。Ｄ／Ａ変換器のアナログ出力電圧はデジタル入力値に対応する理想のアナログ出力電圧（ＤＣオフセットを持たないアナログ出力電圧）と一致しているのが理想であるが、実際には種々の要因により、実際のアナログ出力電圧と理想のアナログ出力電圧との間にＤＣオフセットが生じる。
【０００３】
差動出力タイプのＤ／Ａ変換器の場合は、Ｉ信号、Ｑ信号それぞれに対するＤ／Ａ変換器の差動出力（Ｉ＋とＩ−、またはＱ＋とＱ−）間で、ＤＣオフセットが発生する（つまり、Ｄ／Ａ変換器の差動出力の入出力特性が異なっている）と、Ｉ、Ｑの各信号間の位相がずれて送信誤差となる。よって、Ｄ／Ａ変換器の差動出力間ＤＣオフセットをキャンセルして、Ｄ／Ａ変換器の特性を揃える必要がある。
【０００４】
Ｄ／Ａ変換器の差動出力間ＤＣオフセットをキャンセルするためには、まず、入力信号が存在しない状態であるテストモード時に、テスト用データに対するＤ／Ａ変換器の差動出力間ＤＣオフセットを測定する必要があり、このためにコンパレータ（電圧比較器）が用いられる。
【０００５】
従来、コンパレータによる電圧比較結果に基づいて得られる＋１（ハイレベル）または１（ローレベル）を補償値（初期値は０）に加算し、次にテスト用データから補償値を減算して次のＤ／Ａ変換器のデジタル入力とする。そして、上記コンパレータの極性が切り替るまで以上のことを繰り返す。極性が切り替る時の補償値が、Ｄ／Ａ変換器の差動出力間ＤＣオフセットを補償するための補償値（制御用のデータ）となり、この補償値で入力データを補正して、Ｄ／Ａ変換器の差動出力間ＤＣオフセットをキャンセルする技術がある（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開平７−２０２６９３号公報（図１、図２など）
【０００７】
【発明が解決しようとする課題】
しかしながら、実際には、シングル出力タイプのＤ／Ａ変換装置におけるＤ／Ａ変換器のＤＣオフセットを検出するコンパレータ、および差動出力タイプのＤ／Ａ変換装置におけるＤ／Ａ変換器の差動出力間ＤＣオフセットを検出するコンパレータにもＤＣオフセットが存在する。通常、コンパレータのＤＣオフセットは、数ｍＶ以内に収まるように設計される。
【０００８】
ところが、本発明者の検討により、トランジスタサイズやＬＳＩの製造プロセス条件のばらつき等に起因して、コンパレータ自体のＤＣオフセットが、２０ｍＶ以上になる場合があることが確認されている。特に、トランジスタサイズを微細化していくと、コンパレータのＤＣオフセットは大きくなる傾向がある。
【０００９】
コンパレータがもつＤＣオフセットは、Ｄ／Ａ変換器のＤＣオフセット（差動出力間ＤＣオフセットを含む）を測定する際の誤差となる。よって、コンパレータ自体のＤＣオフセットが大きいと、正確な測定ができず、Ｄ／Ａ変換器のＤＣオフセットの完全な除去ができない。
【００１０】
本発明は、上記従来の事情に鑑みてなされたものであって、コンパレータにＤＣオフセットが存在しても、Ｄ／Ａ変換器のＤＣオフセットをほぼ完全に除去することができるオフセット補償機能付きＤ／Ａ変換装置およびＤ／Ａ変換装置のオフセット補償方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明のオフセット補償機能付きＤ／Ａ変換装置は、Ｄ／Ａ変換器のＤＣオフセットを補償するオフセット補償機能付きＤ／Ａ変換装置であって、前記Ｄ／Ａ変換器のＤＣオフセットを検出するコンパレータと、少なくとも一方が前記Ｄ／Ａ変換器の出力信号である第１および第２の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第１の入力モードと、前記第２および第１の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第２の入力モードとを選択するための切替スイッチと、前記第１の入力モードであるときに、前記コンパレータの出力信号に基づいて求めた第１の補償値と、前記第２の入力モードであるときに、前記コンパレータの出力信号に基づいて求めた第２の補償値とから第３の補償値を求めると共に、前記第３の補償値を用いて前記Ｄ／Ａ変換器の入力データを補正する入力データ補正手段と、を有する。
【００１２】
本発明によれば、第１と第２の補償値の中に、コンパレータ自体がもつＤＣオフセットと同じ値をもち、その極性が反転している電圧の情報を間接的に作成し、Ｄ／Ａ変換器のＤＣオフセットを測定するときにコンパレータ自体のＤＣオフセットを相殺する。すなわち、第１の入力モードで測定した第１の補償値においては、例えば、コンパレータ自体のＤＣオフセットが、コンパレータに入力される２つの信号の差を拡大させる方向に作用していたものが、第２の入力モードで測定した第２の補償値においては、２つの信号の差を縮小させる方向に作用するようになる。つまり、第１と第２の入力モードでは、コンパレータ自体がもつＤＣオフセットの極性が反転していることになる。一方、Ｄ／Ａ変換器のＤＣオフセットは、コンパレータへの入力切替に関係なく、第１と第２の入力モードにおいて同じ（極性も同じ）である。したがって、コンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成される第１および第２の補償値から、コンパレータ自体がもつＤＣオフセット成分を相殺するように第３の補償値を求めることにより、Ｄ／Ａ変換器のＤＣオフセットの正確な補償が可能となる。
【００１３】
このように、本発明によれば、コンパレータ自体がもつＤＣオフセットとＤ／Ａ変換器がもつＤＣオフセットとを含めて補償値を生成し、Ｄ／Ａ変換器の入力データに対して負帰還をかけるため、Ｄ／Ａ変換装置全体としてみると、コンパレータはＤＣオフセットが無いように見える。すなわち、実質的に、ＤＣオフセットが除去されたコンパレータにより、Ｄ／Ａ変換装置のＤＣオフセットを測定していることになり、Ｄ／Ａ変換装置のＤＣオフセットをほぼ完全に除去することができる。
【００１４】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、前記第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第２の補償値と、前記第１の補償値との平均をとることで前記第３の補償値を求めるものである。
【００１５】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成された第１および第２の補償値を加えることで、実質的に、コンパレータ自体がもつＤＣオフセット成分は相殺されて見えなくなり、一方、Ｄ／Ａ変換器のＤＣオフセット成分は単純に２倍されることになる。よって、これを２で割る（つまり、平均をとる）ことで、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する補償値を、正確に算出することができる。
【００１６】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、前記第１の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第１の補償値と、前記第２の補償値との平均をとることで前記第３の補償値を求めるものである。
【００１７】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成された第１および第２の補償値を加えることで、実質的に、コンパレータ自体がもつＤＣオフセット成分は相殺されて見えなくなり、一方、Ｄ／Ａ変換器のＤＣオフセット成分は単純に２倍されることになる。よって、これを２で割る（つまり、平均をとる）ことで、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する補償値を、正確に算出することができる。
【００１８】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、前記第１の補償値と前記第２の補償値との差分値を２で割ることで前記第３の補償値を求めるものである。
【００１９】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成された第１および第２の補償値の差分をとることで、実質的に、コンパレータ自体がもつＤＣオフセット成分は相殺されて見えなくなり、一方、Ｄ／Ａ変換器のＤＣオフセット成分は単純に２倍されることになる。よって、これを２で割ることで、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する補償値を、正確に算出することができる。
【００２０】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、前記第１および前記第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいてそれぞれ求めた第１の補償値と第２の補償値との差分値を２で割ることで前記第３の補償値を求めるものである。
【００２１】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成された第１および第２の補償値の差分をとることで、実質的に、コンパレータ自体がもつＤＣオフセット成分は相殺されて見えなくなり、一方、Ｄ／Ａ変換器のＤＣオフセット成分は単純に２倍されることになる。よって、これを２で割ることで、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する補償値を、正確に算出することができる。
【００２２】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記Ｄ／Ａ変換器が、位相が反転した２系統のアナログ信号を出力する差動出力タイプであり、前記第１および第２の信号が、前記Ｄ／Ａ変換器から出力される２系統のアナログ信号であるものである。
【００２３】
本発明によれば、Ｄ／Ａ変換器を変換出力のダイナミックレンジを拡大するために差動出力（相補出力）タイプとした場合に、Ｄ／Ａ変換器のＤＣオフセットをほぼ完全に除去することができる。
【００２４】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記Ｄ／Ａ変換器が、シングル出力タイプであり、前記第１および第２の信号が、一方が前記Ｄ／Ａ変換器の出力信号であり、他方が所定の基準電圧であるものである。
【００２５】
本発明によれば、Ｄ／Ａ変換器をシングル出力タイプとした場合においても、Ｄ／Ａ変換器のＤＣオフセットをほぼ完全に除去することができる。
【００２６】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、逐次比較法を用いて前記第１および第２の補償値を求めるものである。
【００２７】
本発明によれば、逐次比較法を用いて第１および第２の補償値を求めるので、Ｄ／Ａ変換器のＤＣオフセットとコンパレータ自体がもつＤＣオフセット成分を合わせて正確に算出することができる。
【００２８】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、前記オフセット補償Ｄ／Ａ変換器の入力データを１ビットずつ変化させて前記第１および第２の補償値を求めるものである。
【００２９】
本発明によれば、オフセット補償Ｄ／Ａ変換器の入力データを１ビットずつ変化させて第１および第２の補償値を求めるので、Ｄ／Ａ変換器のＤＣオフセットとコンパレータ自体がもつＤＣオフセット成分を合わせて正確に算出することができる。
【００３０】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置の前記入力データ補正手段は、バイナリーサーチによる逐次比較法を用いて前記第１および第２の補償値を求めるものである。
【００３１】
本発明によれば、バイナリーサーチによる逐次比較法により第１および第２の補償値を求めるので、測定時間の短縮を図ることができる。
【００３２】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、前記第１および第２の補償値の最下位ビットが０である場合は、前記第１および第２の補償値に１／２を加え、前記第１および第２の補償値の最下位ビットが１である場合は、前記第１および第２の補償値から１／２を引くものである。
【００３３】
本発明によれば、Ｄ／Ａ変換器のＤＣオフセットとコンパレータ自体がもつＤＣオフセット成分を合計した補償値の精度を向上することができる。
【００３４】
また、本発明のＬＳＩは、オフセット補償機能付きＤ／Ａ変換装置を搭載したことを特徴とする。
【００３５】
本発明によれば、ＤＣオフセットが補償されたＩ、Ｑそれぞれの信号を送信するデジタル無線送信機の小型化、低消費電力化が可能となる。
【００３６】
また、本発明のＤ／Ａ変換装置のオフセット補償方法は、Ｄ／Ａ変換器のＤＣオフセットをコンパレータを用いて検出し、前記Ｄ／Ａ変換器のＤＣオフセットを補償するＤ／Ａ変換装置のオフセット補償方法であって、少なくとも一方が前記Ｄ／Ａ変換器の出力信号である第１および第２の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第１の入力モードであるときに、前記コンパレータの出力信号に基づいて第１の補償値を求めるステップと、前記第２および第１の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第２の入力モードであるときに、前記コンパレータの出力信号に基づいて第２の補償値を求めるステップと、前記第１の補償値と前記第２の補償値とから第３の補償値を求めるステップと、前記第３の補償値を用いて前記Ｄ／Ａ変換器の入力データを補正するステップと、を有する。
【００３７】
本発明によれば、第１と第２の補償値の中に、コンパレータ自体がもつＤＣオフセットと同じ値をもち、その極性が反転している電圧の情報を間接的に作成し、Ｄ／Ａ変換器のＤＣオフセットを測定するときにコンパレータ自体のＤＣオフセットを相殺して第３の補償値を求めるので、Ｄ／Ａ変換器のＤＣオフセットの正確な補償が可能となる。
【００３８】
また、本発明のＤ／Ａ変換装置のオフセット補償方法は、前記第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第２の補償値と前記第１の補償値との平均をとることで前記第３の補償値を求めるステップを有する。
【００３９】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成された第１および第２の補償値の平均をとることで、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する第３の補償値を、正確に算出することができる。
【００４０】
また、本発明のＤ／Ａ変換装置のオフセット補償方法は、前記第１の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第１の補償値と前記第２の補償値との平均をとることで前記第３の補償値を求めるステップを有する。
【００４１】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成される第１および第２の補償値の平均をとることで、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する第３の補償値を、正確に算出することができる。
【００４２】
また、本発明のＤ／Ａ変換装置のオフセット補償方法は、前記第１の補償値と前記第２の補償値との差分値を２で割ることで前記第３の補償値を求めるステップを有する。
【００４３】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成される第１および第２の補償値の差分値を２で割るので、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する第３の補償値を、正確に算出することができる。
【００４４】
また、本発明のＤ／Ａ変換装置のオフセット補償方法は、前記第１および第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいてそれぞれ第１の補償値および第２の補償値を求めるステップと、前記第１の補償値と前記第２の補償値との差分値を２で割ることで前記第３の補償値を求めることを特徴とする。
【００４５】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成された第１および第２の補償値の差分値を２で割るので、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する第３の補償値を、正確に算出することができる。
【００４６】
本発明のアナログ信号出力装置は、オフセット補償機能付きＤ／Ａ変換装置を用いたことを特徴とする。
【００４７】
【発明の実施の形態】
次に、本発明の実施の形態について、図面を参照して説明するが、以下の説明は本発明の範囲を限定する趣旨ではない。
【００４８】
（第１の実施形態）
図１〜図４は、本発明の第１の実施形態におけるオフセット補償機能付きＤ／Ａ変換装置の概略構成および動作を説明するためのブロック図であり、図５および図６は、コンパレータ自体のＤＣオフセットがキャンセルされる理由を説明するための図である。
【００４９】
まず、図１を用いて、オフセット補償機能付きＤ／Ａ変換装置の概略構成を説明する。図示されるように、本実施形態のＤ／Ａ変換装置は、入力データ補正部１０と、差動出力構成のＤ／Ａ変換器３０と、コンパレータ５０と、このコンパレータ５０の前段に設けられた入力切替用のスイッチ４０と、コンパレータ５０の出力信号の極性を選択的に反転させるための極性反転器６０（インバータ６２とセレクタ６４を具備する）とを有する。入力切替用のスイッチ４０と極性反転器６０はモード切替信号によって制御される。Ｄ／Ａ変換器３０には、ローパスフィルタが内蔵されていることもある。
【００５０】
また、入力データ補正部１０は、参照値を１ＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）ずつ変化させる逐次比較法を用いた補償値生成手段１２（実質的にアップダウンカウンタ１４とレジスタ２６により構成される）と、第１の補償値および第２の補償値を一時的に格納するための２つのレジスタ１８，２０と、補償値演算回路２２と、補償値演算結果を格納するためのレジスタ２４と、入力データに対して補償値を減算する減算器１６とを有する。
【００５１】
このオフセット補償機能付きＤ／Ａ変換装置では、コンパレータ５０自体がＤＣオフセットを有することを考慮し、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットおよびコンパレータ５０自体のＤＣオフセットを含めたトータルのＤＣオフセットを、負帰還制御により補正する。
【００５２】
次に、ＤＣオフセットを補償するための動作を説明する。この動作は、無線経路に送られるべき信号が存在しないテストモード時における、第１の補償値を求める段階（図１）と、第２の補償値を求める段階（図２）と、第３の補償値を求める段階（図３）と、に大別される。そして、図４に示されるように、正規の入力データを、求められた第３の補償値を用いて補正することにより、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを除去することができる。
【００５３】
以下、具体的に説明する。図１において、テストモード時に第１の補償値を求める動作（手順）が太線で示されている。まず、テスト用データ（例えば、Ｄ／Ａ変換器３０のアナログ０Ｖの出力（ＶＤＤとＶＳＳの約中間値）に対応するデジタル入力データ）が、入力データ補正部１０に与えられる。最初は、補償値生成手段１２のカウント値はゼロであるため、与えられたテスト用データは、減算器１６からそのまま出力されて、差動出力構成のＤ／Ａ変換器３０に与えられる。Ｄ／Ａ変換器３０からは、位相が互いに反転した相補出力が得られる。これらの２つの出力信号を各々、“Ａ＋”，“Ａ−”と表わす。Ａ＋はデジタル入力データに対して正相出力であり、Ａ−は逆相出力とする。各々の信号は、切替スイッチ４０を介してコンパレータ５０に入力する。
【００５４】
切替スイッチ４０は、図示されるように、入力端子ａ，ｂを、出力端子ｃ，ｄのうちのいずれかに選択的に接続する機能をもつ。図１の切替スイッチ４０では、ａ端子とｃ端子が接続され、また、ｂ端子とｄ端子が接続されている。この状態を、第１の入力モードとする。この第１の入力モードのときは、極性反転器６０におけるセレクタ６４は、コンパレータ５０の出力信号をそのまま通過させる。
【００５５】
コンパレータ５０の出力信号は、補償値生成手段１２として機能するアップダウンカウンタ１４およびレジスタ２６に与えられる。アップダウンカウンタ１４は、このとき与えられるコンパレータ５０の出力信号が＋１（ハイレベル）の時はアップカウントし、−１（ローレベル）の時はダウンカウントし、カウント値をレジスタ２６に格納する。一方、減算器１６は、テスト用データからレジスタ２６の値（カウント値）を減算し、その出力が次のデジタル入力値としてＤ／Ａ変換器３０に入力される。以下、ループを回して同様の動作を行い、その動作は、コンパレータ５０の出力信号の極性が反転するまで継続される。
【００５６】
すなわち、補償値生成手段１２は、コンパレータ５０の出力信号の極性の反転を検知すると、そのときのカウント値（これが、第１の補償値である）をレジスタ１８に保持させる。なお、極性の反転の検出は、信号電圧の微小な揺れを考慮して慎重に行う必要がある。
【００５７】
次に、図２に示すように、切替スイッチ４０を制御して、ａ端子をｄ端子に接続し、ｂ端子をｃ端子に接続する。これを第２の入力モードとする。このとき、極性反転器６０のセレクタ６４は、インバータ６２の出力信号を選択する。すなわち、コンパレータ５０の出力信号の極性を反転した信号が、カウンタ１４およびレジスタ２６に与えられることになる。
【００５８】
このような状態で、補償値生成手段１２のカウント値をゼロに戻し、図１と同様の動作を行うか、または図１の動作で求めた第１の補償値と同じカウント値から継続して第２の補償値を求める動作を行う。その結果として得られた第２の補償値がレジスタ２０に格納される。そして、図３に示すように、レジスタ１８およびレジスタ２０から、第１および第２の補償値を取り出し、補償値演算回路２２にて、平均演算を行って第３の補償値を算出し、それをレジスタ２４に格納する。
【００５９】
この第３の補償値は、コンパレータ５０がまったくＤＣオフセットを有しない場合における補償値（つまり、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを正確に測定し、その測定結果に基づいて生成される、ＤＣオフセットを完全にキャンセルすることができる補償値）である。
【００６０】
したがって、図４に示されるように、正規の入力データを、求められた第３の補償値を用いて補正することにより、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを完全に除去することができる。
【００６１】
上述の方法により、コンパレータ５０自体が有するオフセットが完全にマスクされて見えなくなる理由を、図５および図６を用いて、具体的に説明する。ここでは、Ｄ／Ａ変換器３０の最小分解能（ＬＳＢ）を１ｍＶとする。図５（ａ）では、コンパレータ５０がまったくＤＣオフセットを有さない場合を想定している。
【００６２】
Ｄ／Ａ変換器３０には、テスト用データ（テスト用制御値：０Ｖに相当するデータ）が与えられると、Ｄ／Ａ変換器３０の差動出力Ａ＋、Ａ−は、互いに独立しているので、仮にＤ／Ａ変換器３０にＤＣオフセットがあればそれは差動出力間ＤＣオフセットとして現れる。ここでは、Ｄ／Ａ変換器３０の相補出力のうち、Ａ＋の電圧が２０ｍＶであり、Ａ−の電圧が０ｍＶであったと仮定する。本来なら、２つの出力は、共に０ｍＶになるはずである。したがって、この場合には、２０ｍＶの差動出力間ＤＣオフセットが生じていることになる。
【００６３】
次に、この２０ｍＶのＤＣオフセットをキャンセルするためには、どのような補償値が必要になるのか（補償値の値をどれだけにすればよいか）について、検討する。ここで、留意すべき点は、差動出力タイプのＤ／Ａ変換器３０の場合は、補償値「＋１」に対して、Ａ＋では−１ｍＶ補正され、Ａ−では逆に１ｍＶ補正されるという点である。つまり、差動出力タイプのＤ／Ａ変換器３０の場合、補償値「＋１」に対して、Ａ＋、Ａ−間では合計−２ｍＶの補正がかかることになる。
【００６４】
上述のとおり、いま、Ａ＋、Ａ−間には２０ｍＶの差動出力間ＤＣオフセットがある。したがって、このオフセットをキャンセルするためには、図５（ｂ）に示すように、Ａ＋（２０ｍＶ）から１０ｍＶだけ減算し、かつ、Ａ−（０ｍＶ）に１０ｍＶを加算するような補正を行えばよい（つまり、Ａ＋，Ａ−の各々についてみれば、１０ｍＶ分の補正を行えばよい）。したがって、必要な補償値は「＋１０」となる。
【００６５】
ここで、図５（ｃ）に示すように、コンパレータ５０がＤＣオフセットを有している（ここでは、実質的に、反転端子の電圧が非反転端子の電圧に対して８ｍＶだけ高いようなＤＣオフセットを想定する）。この場合には、Ｄ／Ａ変換器３０の本来の差動出力間ＤＣオフセット２０ｍＶに、コンパレータ５０のＤＣオフセット８ｍＶが加算され、ＤＣオフセットは２８ｍＶに拡大される。この２８ｍＶのＤＣオフセットをキャンセルするためには、図５（ｄ）に示すように、Ａ＋（２０ｍＶ）から１４ｍＶ減算し、かつ、Ａ−（０ｍＶ）に１４ｍＶを加算するような補正を行えばよい。したがって、必要な補償値（第１の補償値）は「＋１４」となる。
【００６６】
次に、図５（ｅ）に示すように、コンパレータ５０への入力を切り替える。すると、Ａ＋（Ｄ／Ａ変換機３０のＤＣオフセットの影響で＋２０ｍＶになっている）は、コンパレータ５０の反転端子に入力される。Ａ−（０ｍＶ）は、コンパレータ５０の非反転端子に入力される。
【００６７】
この結果、Ｄ／Ａ変換器３０の本来の差動出力間ＤＣオフセット２０ｍＶからコンパレータ５０のＤＣオフセット８ｍＶが減算されて１２ｍＶとなり、誤差が縮小する。ただし、実際は、コンパレータ５０の入力として、−１２ｍＶ（＝（−２０ｍＶ＋８ｍＶ））が印加されているので、コンパレータ５０の出力は極性がマイナスとなる。そこで、インバータ６２により極性を反転させ、補償値を算出する。
【００６８】
この１２ｍＶのＤＣオフセットをキャンセルするためには、図５（ｆ）に示すように、Ａ＋（２０ｍＶ）から６ｍＶ減算し、かつ、Ａ−（０ｍＶ）に６ｍＶを加算するような補正を行えばよい。このため、補償値（第２の補償値）は「＋６」となる。そして、図５（ｇ）に示すように、第１の補償値と第２の補償値の平均をとると、第３の補償値（＝「＋１０」）が得られる。この第３の補償値の値は、図５（ａ）の、コンパレータ５０がまったくＤＣオフセットを有さない場合において得られる補償値（＝「＋１０」）と一致する。
【００６９】
つまり、コンパレータ５０自体のＤＣオフセットは、マスクされて見えなくなり、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットが正確に測定され、これに基づいて的確な補償値が得られたことになる。
【００７０】
つまり、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセット補償値は、「＋１０」であり、コンパレータ５０の入力切替前には、この本来のＤＣオフセットに、コンパレータ５０自体のＤＣオフセット補償値（＝「＋４」）が加算される形になるのに対して、入力切替後には、コンパレータ５０自体のＤＣオフセット（＝「＋４」）が減算される形となる。すなわち、入力切替の前後において、コンパレータ５０自体のＤＣオフセットの極性は反対になっている。
【００７１】
これに対し、Ｄ／Ａ変換器３０がもつ本来の差動出力間ＤＣオフセット（＝＋２０ｍＶ）の極性は、入力切替の前後で同じである。つまり、入力切替後では、出力値の極性が逆転するが、これをインバータ６２で反転するため、測定された差動出力間ＤＣオフセット補償値は「＋１０」のままである。
【００７２】
したがって、第１の補償値（補償値１）と第２の補償値（補償値２）を加算すると、コンパレータ５０のＤＣオフセット成分は相殺され、一方、Ｄ／Ａ変換器３０の本来の差動出力間ＤＣオフセット成分は２倍となるため、これを２で割ることにより、Ｄ／Ａ変換器３０の本来の差動出力間ＤＣオフセット成分のみに対応した補償値が得られることになる。
【００７３】
このＤＣオフセットキャンセルの原理を、わかりやすく示したのが、図６である。Ｄ／Ａ変換器３０の差動出力Ａ＋とＡ−間の本来のＤＣオフセット補償値をＶｏｆｆとすると、Ｖｏｆｆは、上述のとおり、「＋１０（＋２０ｍＶ相当）」である。コンパレータ５０の入力切替前（非交差入力）のときは、コンパレータ５０のもつオフセットＤＣｏｆｆ（＝＋８ｍＶ）が加算される形となる。第１の補償値（補償値１）をｙとすると、ｙは「＋１４」となる。一方、コンパレータ５０の入力切替後（交差入力）のときは、コンパレータ５０のもつＤＣオフセットＤＣｏｆｆ（＝＋８ｍＶ）が減算される形となる。第２の補償値をｘとすると、ｘは「＋６」となる。ここで、ｘ＋ｙ＝２Ｖｏｆｆとなる。
【００７４】
したがって、（ｘ＋ｙ）／２＝Ｖｏｆｆ＝ｚとなり、この第３の補償値ｚは、本来の差動出力間ＤＣオフセットに対応した補償値となっている。
【００７５】
第１の実施形態において、コンパレータ５０の反転端子、非反転端子と、切替スイッチ４０のｃ、ｄとの接続を逆にした場合は、コンパレータ５０の出力が第１の実施形態と全く反対になり、アップダウンカウンタ１４の動作が第１の実施形態と逆になるので、ここで得られる補償値の極性は反対になる。したがって、テスト用データに補償値を加算して補正する必要がある。
【００７６】
同様に、第１、第２および第３の補償値は第１の実施形態におけるそれぞれの補償値と値が同じで極性が逆になる。したがって、正規の入力データに第３の補償値を加算して補正することにより、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを完全に除去することができる。
【００７７】
また、第１の実施形態において、第１の入力モードの時、コンパレータ５０の出力信号に対し反転する信号に基づいて第１の補償値を求め、第２の入力モードの時、コンパレータ５０の出力信号に基づいて第２の補償値を求める場合も同様に、各入力モード時の補償値、第１の補償値、第２の補償値および第３の補償値は第１の実施形態におけるそれぞれの補償値と値が同じで極性が逆になる。したがって、この場合も、減算器の代わりに加算器にすることにより、第１の実施形態と同様に、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを完全に除去することができる。
【００７８】
（第２の実施形態）
図７は、図１〜図４に示す本発明の第１の実施形態におけるオフセット補償機能付きＤ／Ａ変換装置の機能を変えず、構成を一部変更したブロック図である。
【００７９】
本実施形態では、コンパレータ５０の出力信号の極性を選択的に反転させるための極性反転器６０（インバータ６２とセレクタ６４を具備する）を取り除く代わりに、モード切替信号により、アップダウンカウンタ１４のカウント動作を、第１の入力モード時と第２の入力モード時で逆に動作させるようにする。
【００８０】
すなわち、第１の入力モード時ではアップダウンカウンタ１４は、コンパレータの出力が＋１（ハイレベル）の時はアップカウントし、−１（ローレベル）の時はダウンカウントするが、第２の入力モード時ではアップダウンカウンタ１４は、上記と逆に、コンパレータの出力が＋１（ハイレベル）の時はダウンカウントし、−１（ローレベル）の時はアップカウントするようにする。この変更が成されても、アップダウンカウンタ１４の出力はいずれのモード時でも第１の実施形態と全く同じであるので、オフセット補償機能付きＤ／Ａ変換装置の機能および動作は何ら変わらない。
【００８１】
（第３の実施形態）
図８は、図１〜図４に示す本発明の第１の実施形態におけるオフセット補償機能付きＤ／Ａ変換装置の機能を変えず、構成を一部変更した別のブロック図である。
【００８２】
本実施形態では、コンパレータ５０の出力信号の極性を選択的に反転させるための極性反転器６０（インバータ６２とセレクタ６４を具備する）を取り除く代わりに、減算器１６を演算器１７に変え、モード切替信号により、入力データに対して補償値を演算する演算器１７の動作を、第１の入力モード時では減算器とし、第２の入力モード時では逆に加算器となるように切り替えるようにする。
【００８３】
この変更により、第２の入力モード時に求める第２の補償値が、第１の実施形態の第２の補償値とは値が同じで極性が逆になるため、第１の補償値から第２の補償値を引き、その値を２で割ることにより第３の補償値を求めれば、正規の入力データを、上記で求めた第３の補償値分だけ減算することにより、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを完全に除去することができる。
【００８４】
同様に、第２の補償値から第１の補償値を引き、その値を２で割ることにより第３の補償値を求めれば、正規の入力データを、上記で求めた第３の補償値分だけ加算することにより、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを完全に除去することができる。
【００８５】
第３の実施形態において、コンパレータ５０の入力端子と切替スイッチ４０の接続を逆にした場合、またはコンパレータ５０の出力信号を反転させた信号を補償値生成手段１２に入力するようにした場合は、演算器１７の動作が第３の実施形態とは逆になり、また第１の補償値、第２の補償値および第３の補償値は、第３の実施形態と値が同じで極性が逆になる。
【００８６】
（第４の実施形態）
図９は、図１〜図４に示す本発明の第１の実施形態において、第１および第２の入力モードである時の第１および第２の補償値を求めるために、バイナリーサーチ法を用いたオフセット補償機能付きＤ／Ａ変換装置のブロック図である。
【００８７】
本実施形態は、図１〜図４に示す第１の実施形態で用いたアップダウンカウンタを使った１ＬＳＢずつ変化させる逐次比較法の代わりに、バイナリーサーチ法を用いたものである。
【００８８】
図１０にバイナリーサーチ法を使って補償値を求める具体的な手順を示す。上記で説明したように、Ｄ／Ａ変換器３０の１ＬＳＢを１ｍＶとすると、差動出力タイプのＤ／Ａ変換器３０の場合、補償値「＋１」に対して、Ａ＋、Ａ−間では合計−２ｍＶの補正がかかることになる。
Ａ＋とＡ−間の差分出力間ＤＣオフセットが＋４０ｍＶ〜＋４１ｍＶあるとし、コンパレータのＤＣオフセットは無いものとし、補償値の桁数を５桁とすると、第１の入力モード時においては、コンパレータ５０の出力はそのままロジック回路１５に入力されるので、コンパレータ５０の最初の出力はＡ＋がＡ−より大きいため＋１となる。これは補償値の極性が“プラス”であることを示しており、ロジック回路１５からレジスタ２６に「＋１００００」を出力する。
【００８９】
次に、減算器１６でテスト用データに対し＋１６が減算され、Ａ＋とＡ−の電圧差は＋８ｍＶ〜＋９ｍＶとなる。コンパレータ５０の出力は依然＋１のままであり、これにより補償値の５桁目は“１”となり、ロジック回路１５からレジスタ２６に「＋１１０００」を出力する。
【００９０】
次に、減算器１６でテスト用データに対し＋２４が減算され、Ａ＋とＡ−の電圧差は−８ｍＶ〜−７ｍＶとなる。この場合コンパレータ５０の出力は−１となるので、補償値の４桁目は“０”となり、ロジック回路１５からレジスタ２６に「＋１０１００」を出力する。
【００９１】
次に、減算器１６でテスト用データに対し＋２０が減算され、Ａ＋とＡ−の電圧差は０ｍＶ〜＋１ｍＶとなる。この場合コンパレータ５０の出力は＋１となるので、補償値の３桁目は“１”となり、ロジック回路１５からレジスタ２６に「＋１０１１０」を出力する。
【００９２】
次に、減算器１６でテスト用データに対し＋２２が減算され、Ａ＋とＡ−の電圧差は−４ｍＶ〜−３ｍＶとなる。この場合コンパレータ５０の出力は−１となるので、補償値の２桁目は“０”となり、ロジック回路１５からレジスタ２６に「＋１０１０１」を出力する。
【００９３】
次に、さらに減算器１６でテスト用データに対し＋２１が減算され、Ａ＋とＡ−の電圧差は−２ｍＶ〜−１ｍＶとなる。この場合コンパレータ５０の出力は−１となり、補償値の１桁目は“０”となる。すなわち、第１の補償値は「＋１０１００」となる。
【００９４】
バイナリーサーチ法で求めた第１の補償値のＬＳＢの桁が「０」の場合は、Ｄ／Ａ変換器３０のＤＣオフセット補償精度は「０ｍＶ〜−２ｍＶ」であるので、第１の補償値に「＋１／２」を加えることにより、Ｄ／Ａ変換器３０のＤＣオフセット補償精度は「±１ｍＶ」となる。
【００９５】
また、第１の補償値のＬＳＢの桁が「１」の場合は、Ｄ／Ａ変換器３０のＤＣオフセット補償精度は「０ｍＶ〜＋２ｍＶ」であるので、第１の補償値に「−１／２」を加えることにより、Ｄ／Ａ変換器３０のＤＣオフセット補正精度は「±１ｍＶ」となる。
【００９６】
従って、バイナリーサーチ法で求めた第１の補償値のＬＳＢの桁が「０」の場合と「１」の場合の両方を合わせると、上記のように第１の補償値に「＋１／２」か「−１／２」の補正を加えることにより、Ｄ／Ａ変換器３０のＤＣオフセット補償精度が「最大４ｍＶ誤差」から「最大２ｍＶ誤差」に向上することになる。
【００９７】
また、図１などに示す逐次比較法では、２２回の測定が必要であるが、今回のバイナリーサーチ法を用いれば、６回の測定で、ＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）からＬＳＢに向かって補償値が決まるため、測定時間の短縮を図ることができる。第２の入力モード時においても、同様の手順により第２の補償値を求める事ができる。また、第１および第２の補償値を求める手順以外は、第１の実施形態と全く同じである。
【００９８】
（第５の実施形態）
図１１は、本発明を、シングル出力タイプのＤ／Ａ変換器３１のオフセット補償に用いた例を示す。切替スイッチ４０の一方の入力（Ａ＋）は、Ｄ／Ａ変換器３１の出力信号であり、他方の入力（Ａ−）は、基準電圧（理想的なＤ／Ａ変換器の出力電圧に相当する）である。他の構成は、前掲のものと同じである。図１１中、前掲の例と同じ部分には同じ符号が付してある。
【００９９】
その特徴的な動作が、図１２（ａ）〜（ｄ）に示される。原理的には図５を用いて説明した動作と同様である。ここにおいても、Ｄ／Ａ変換器３１の最小分解能（ＬＳＢ）を１ｍＶとすると、シングル出力タイプのＤ／Ａ変換器３１の場合は、補償値「＋１」に対して、Ａ＋のみに−１ｍＶの補正がかかることになる。つまり、シングル出力タイプのＤ／Ａ変換装置の補償値は差動出力タイプのＤ／Ａ変換装置の補償値の２倍となる。
【０１００】
つまり、図１２（ａ）は、コンパレータ５０にＤＣオフセットがないとした場合のＤ／Ａ変換器３１のＤＣオフセット補償値を示しており、図１２（ｂ）は、コンパレータ５０にＤＣオフセットが有り、かつ、入力切替前におけるＤ／Ａ変換器３１のＤＣオフセット補償値（第１の補償値に対応する）を示しており、図１２（ｃ）は、コンパレータ５０にＤＣオフセットが有り、かつ、入力切替後におけるＤ／Ａ変換器３１のＤＣオフセット補償値（第２の補償値に対応する）を示しており、図１２（ｄ）は、第１および第２の補償値を平均して得られる第３の補償値が、図１２（ａ）の場合の補償値と一致することを示している。ただし、ここで用いた基準電圧は必ずしも理想的なＤ／Ａ変換器の出力に相当する電圧にする必要はなく、一定電圧値であれば良い。
【０１０１】
また、第１の実施形態で説明したように、第５の実施形態においても同様に、コンパレータ５０の入力端子と切替スイッチ４０の接続を逆にした構成や、第１の入力モードの時、コンパレータ５０の出力信号に対し反転する信号に基づいて第１の補償値を求め、第２の入力モードの時、コンパレータ５０の出力信号に基づいて第２の補償値を求める構成も可能である。
【０１０２】
また、第２と第３の実施形態で説明したように、第５の実施形態においても同様に、コンパレータ５０の出力信号の極性を選択的に反転させるための極性反転器６０を取り除く代わりに、モード切替信号により、アップダウンカウンタ１４のカウント動作を、第１の入力モード時と第２の入力モード時で逆に動作させるようにした構成も可能である。
【０１０３】
また、コンパレータ５０の出力信号の極性を選択的に反転させるための極性反転器６０を取り除く代わりに、減算器１６を演算器１７に変え、モード切替信号により、入力データに対して補償値を演算する演算器１７の動作を、第１の入力モード時では減算器とし、第２の入力モード時では逆に加算器となるように切り替えるようにした構成も可能である。
【０１０４】
（第６の実施形態）
図１３は、本発明のオフセット補償機能付きＤ／Ａ変換装置を用いた、デジタル無線送信機の概略構成を示すブロック図である。
図示されるように、デジタル無線送信機は、デジタル変調器３００と、Ｉ、Ｑそれぞれに対応したＤ／Ａ変換装置（本発明のオフセット補償機能付きＤ／Ａ変換装置である）５００ａ，５００ｂと、直交変調器６００と、送信回路７００と、アンテナ７１０と、を有する。デジタル変調器３００は、例えば、拡散変調器である。また、直交変調器６００は、例えば、ＱＰＳＫ（Ｑｕａｄ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調器である。デジタル変調器３００と、Ｄ／Ａ変換装置５００ａ，５００ｂおよび直交変調器６００と、送信回路７００とは、それぞれ一つのＬＳＩに集積されている。
【０１０５】
本実施形態によれば、ＤＣオフセットがキャンセルされていることから、２つのＤ／Ａ変換装置５００ａ，５００ｂの入出力特性は一致し、Ｉ，Ｑそれぞれの送信信号の位相が一致するため、正確な送信が可能となる。
【０１０６】
なお、本発明のオフセット補償機能付きのＤ／Ａ変換装置は、通信用途のみならず、オーディオ機器等においても利用することができる。
【０１０７】
【発明の効果】
以上説明したように、本発明に係るオフセット補償機能付きＤ／Ａ変換装置およびＤ／Ａ変換装置のオフセット補償方法によれば、コンパレータ自体にＤＣオフセットが存在しても、Ｄ／Ａ変換器のＤＣオフセットをほぼ完全に除去することが可能となる。また、本発明は構成が簡単であり、また、その制御方法も簡単であり、したがって、実現が容易である。
【０１０８】
さらに、アナログ回路の微細化を進めていくと、コンパレータのＤＣオフセットがますます増大することになる。よって、微細プロセスを用いてＤＣオフセットをほぼ完全に取り除いたＤ／Ａ変換器を実現する手段として、本発明は非常に有効である。
【図面の簡単な説明】
【図１】本発明のオフセット補償機能付きＤ／Ａ変換装置の一例（Ｄ／Ａ変換器が差動出力構成）の構成と動作（第１の補償値の生成動作）を説明するための図。
【図２】本発明のオフセット補償機能付きＤ／Ａ変換装置の一例の動作（第２の補償値の生成動作）を説明するための図。
【図３】本発明のオフセット補償機能付きＤ／Ａ変換装置の一例の動作（第３の補償値の生成動作）を説明するための図。
【図４】本発明のオフセット補償機能付きＤ／Ａ変換装置における通常の動作（第３の補償値を用いてＤ／Ａ変換器のＤＣオフセットを補償しながらＤ／Ａ変換を行う動作）を説明するための図。
【図５】（ａ）、（ｂ）は、図４においてコンパレータにＤＣオフセットがない場合のＤＣオフセット補償値を示す図、
（ｃ）、（ｄ）は、コンパレータにＤＣオフセットが存在しかつ入力切替前（非交差入力時）におけるＤＣオフセット補償値を示す図、
（ｅ）、（ｆ）は、コンパレータにＤＣオフセットが存在しかつ入力切替後（交差入力時）におけるＤＣオフセット補償値を示す図、
（ｇ）は、第３の補償値の基礎となるＤＣオフセット補償値が、ＤＣオフセットのないコンパレ−タで測定したＤＣオフセット補償値（（ａ）の場合）と同じであることを示す図。
【図６】本発明のオフセット補償機能付きＤ／Ａ変換装置においてＤＣオフセットをキャンセルできる理由を説明するための図。
【図７】第１の実施形態におけるオフセット補償機能付きＤ／Ａ変換装置の機能を変えずに構成を一部変更したブロック図。
【図８】第１の実施形態におけるオフセット補償機能付きＤ／Ａ変換装置の機能を変えずに構成を一部変更した別のブロック図。
【図９】バイナリーサーチ法を用いた本発明のオフセット補償機能付きＤ／Ａ変換装置例の構成を説明するための図。
【図１０】バイナリーサーチ法を用いた本発明のオフセット補償機能付きＤ／Ａ変換装置の動作を説明するための図。
【図１１】本発明のオフセット補償機能付きＤ／Ａ変換装置の他の例（Ｄ／Ａ変換器がシングル出力構成）の構成を説明するための図。
【図１２】（ａ）は、図１１においてコンパレータにはＤＣオフセットがない場合のＤＣオフセット補償値を示す図、
（ｂ）は、コンパレータにＤＣオフセットが存在しかつ入力切替前（非交差入力時）におけるＤＣオフセット補償値を示す図、
（ｃ）は、コンパレータにＤＣオフセットが存在しかつ入力切替後（交差入力時）におけるＤＣオフセット補償値を示す図、
（ｄ）は、平均補償値の基礎となるＤＣオフセット補償値がＤＣオフセットのないコンパレ−タで測定したＤＣオフセット補償値（（ａ）の場合）と同じであることを示す図。
【図１３】本発明のオフセット補償機能付きＤ／Ａ変換装置（ＬＳＩ化されている）を搭載したデジタル無線送信機の構成を示すブロック図。
【符号の説明】
１０  入力データ補正部
１２  補償値発生手段
１４  アップダウンカウンタ
１５  ロジック回路
１６  減算器
１７  演算器（加算器／減算器）
１８，２０，２４，２６  レジスタ
２２  補償値演算回路
３０  差動出力タイプＤ／Ａ変換器
３１  シングル出力タイプＤ／Ａ変換器
４０  入力切替スイッチ
５０  コンパレータ
６０  極性反転器切替回路
６２  インバータ
６４  セレクタ
３００  デジタル変調器
５００ａ，５００ｂ  Ｄ／Ａ変換装置
６００  直交変調器
７００  送信回路
７１０  アンテナ
【図１】
2004222227.tif 000003
【図２】
2004222227.tif 000004
【図３】
2004222227.tif 000005
【図４】
2004222227.tif 000006
【図５】
2004222227.tif 000007
【図６】
2004222227.tif 000008
【図７】
2004222227.tif 000009
【図８】
2004222227.tif 000010
【図９】
2004222227.tif 000011
【図１０】
2004222227.tif 000012
【図１１】
2004222227.tif 000013
【図１２】
2004222227.tif 000014
【図１３】
2004222227.tif 000015