(57)【要約】【課題】データ遅延をさせるためのライン補正部のメモリ容量を低く押さえることのできるカラー画像処理装置を提供する。【解決手段】各ラインイメージセンサ３Ｒ、３Ｇ、３Ｂで読み取ったＲ、Ｇ、Ｂ信号を、各ＡＦＥ回路４Ｒ、４Ｇ、４Ｂで増幅・多値デジタル化し、各シェーディング補正回路５Ｒ、５Ｇ、５Ｂでシェーディング補正し、同一ライン上の信号を一致させて出力させるため、Ｂ信号を基準として、シェーディング補正回路５Ｒ、５Ｇ、５Ｂの出力をライン補正回路７Ｒ、７Ｇで遅延させて出力するのに、シェーディング補正回路７Ｒ、７Ｇ、７ＢでＣＰＵ２からの処理データ範囲情報により、各１ライン情報のうち、処理データ範囲の画素のみ、ライン補正回路７Ｒ、７Ｇ、７Ｂに出力する。【選択図】　　　図１
2004040358.tif 000002
【特許請求の範囲】
【請求項１】
原稿上の画像を読み取り、各成分の画像データを出力する画像読取部と、画像データをシェーディング補正し、処理範囲の画像データのみを出力するシェーディング補正部と、シェーディング補正部から出力された画像データを記憶し、ライン補正を行うライン補正部とを備えたことを特徴とするカラー画像処理装置。
【請求項２】
原稿上の画像を読み取り、各成分の画像データを出力する画像読取部と、画像データをシェーディング補正するシェーディング補正部と、シェーディング補正部からの画像データのうち、処理範囲のデータのみを記憶し、ライン補正を行うライン補正部とを備えたことを特徴とするカラー画像処理装置。
【請求項３】
前記処理範囲の画像データは、原稿の幅に対応する画像データであることを特徴とする請求項１又は請求項２記載のカラー画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、カラースキャナ等のカラー画像処理装置に関する。
【０００２】
【従来の技術】
近年、カラースキャナには、それぞれの色Ｒ、Ｇ、Ｂ用のＣＣＤからなるラインイメージセンサを副走査方向に少しずつずらして並列に設けたものがある。この種のカラースキャナは、各色のラインイメージセンサが並列して設けられているので、物理的に原稿上の同一ラインをそれぞれの色が同時に読み取ることができない。この場合、遅延メモリを持たせて、同じラインに対する画像データが同時に出力されるようにタイミング調整している。
【０００３】
この種のカラースキャナとして、ラインイメージセンサからのアナログ画像信号が、アナログフロントエンド（ＡＦＥ）でデジタル信号に変換され、これらの全ての画素に対する信号がシェーディング補正回路に入力され、シェーディング補正され、この補正後の画像データを遅延メモリで遅延させてタイミング調整する技術が特開平１１−１５０６６２号公報に記載されている。
【０００４】
【発明が解決しようとする課題】
ラインイメージセンサのＣＣＤには、ダミー要素、ＯＢ（Ｏｐｔｉｃａｌ　Ｂｌａｃｋ：黒基準を取るために用いられる）、読取画素があり（図２、図３参照）、これらのデータが出力される。また、読取画素は、有効読取範囲よりも多めに設定されているのが常である。
【０００５】
ところで、上記文献特開平１１−１５０６６２号公報に記載の技術では、シェーディング補正から出力されるデータはＣＣＤの全ての画素のデータであるか、どうか定かではないが、そうであると（出力されたデータがＣＣＤの全ての画素のデータであると）、遅延補正のためのメモリの容量が大きくなるという問題がある。
【０００６】
この発明は上記問題点に着目してなされたものであって、ライン補正部のメモリ容量を低く押さえることができるカラー画像処理装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
この出願の第１の発明のカラー画像処理装置は、原稿上の画像を読み取り、各成分の画像データを出力する画像読取部と、画像データをシェーディング補正し、処理範囲の画像データのみを出力するシェーディング補正部と、シェーディング補正部から出力された画像データを記憶し、ライン補正を行うライン補正部とを備えている。
【０００８】
この発明のカラー画像処理装置では、シェーディング補正部から処理範囲のみの画像データが出力されるので、ライン補正部は処理範囲のみの画像データを記憶する記憶セルがあれば足り、メモリ容量が少なくて良い。
【０００９】
また、第２の発明のカラー画像処理装置は、原稿上の画像を読み取り、各成分の画像データを出力する画像読取部と、画像データをシェーディング補正するシェーディング補正部と、シェーディング補正部からの画像データのうち、処理範囲のデータのみを記憶し、ライン補正を行うライン補正部とを備えている。
【００１０】
この発明のカラー画像処理装置では、シェーディング補正部から出力される画像データを、ライン補正部では処理範囲のデータのみを記憶するので、ライン補正部は処理範囲のみの画像データを記憶する記憶セルがあれば足り、メモリ容量が少なくて済む。
【００１１】
前記第１あるいは第２の発明はカラー画像処理装置において、前記処理範囲の画像データは、原稿の幅に対応する画像データであるとすると良い。
【００１２】
【発明の実施の形態】
以下、実施の形態により、この発明をさらに詳細に説明する。図１は、この発明の一実施形態であるカラー画像読取装置の要部を示すブロック図である。この実施形態カラー画像読取装置は、Ｒ信号処理部１Ｒと、Ｇ信号処理部１Ｇと、Ｂ信号処理部１Ｂと、ＣＰＵ２とを備えている。
【００１３】
Ｒ信号処理部１Ｒは、ラインイメージセンサ３Ｒと、アナログフロントエンド（ＡＦＥ）回路４Ｒと、シェーディング補正回路５Ｒと、シェーディングＲＡＭ６Ｒと、ライン補正回路７Ｒとを備えている。また、Ｇ信号処理部１Ｇは、ラインイメージセンサ３Ｇと、アナログフロントエンド回路４Ｇと、シェーディング補正回路５Ｇと、シェーディングＲＡＭ６Ｇと、ライン補正回路７Ｇとを備えている。また、Ｂ信号処理部１Ｂも、Ｒ信号処理部１Ｒ、Ｇ信号処理部１Ｇと同様の回路、つまりラインイメージセンサ３Ｂ、アナログフロントエンド回路４Ｂ、シェーディング補正回路５Ｂ、シェーディングＲＡＭ６Ｂ、ライン補正回路７Ｂを有する。
【００１４】
ラインイメージセンサ３Ｒは、カラー原稿の１走査線の画像のＲ信号を分離して読み取り、所定間隔をおいて、次の走査線のＲ画像を順次に読み取る。アナログフロントエンド回路４Ｒは、ラインイメージセンサ３Ｒの出力を受けて、アナログ増幅するとともに、Ａ／Ｄ変換器を備え、デジタルデータで多値化出力する。シェーディングＲＡＭ６Ｒは、原稿が白用の場合のアナログフロントエンド回路４Ｒの出力をシェーディング補正用に記憶してある。シェーディング補正回路５Ｒは、原稿読み取り時のアナログフロントエンド回路４Ｒの出力を、シェーディングＲＡＭ６Ｒに記憶してあるシェーディング補正データにより、シェーディング補正し、出力する。シェーディング補正回路５Ｒの出力は、アナログフロントエンド回路４Ｒより、入力される１ライン分の画像データのうち、ＣＰＵ２により指定される処理データ範囲の画素データが出力される。ライン補正回路７Ｒは、入力されたＲ画素データを予め設定される時間、遅延させて出力する。
【００１５】
ラインイメージセンサ３Ｇは、カラー原稿の１走査線の画像のＧ信号を分離して読み取る。ラインイメージセンサ３Ｂは、カラー原稿の１走査線の画像のＢ信号を分離して読み取る。アナログフロントエンド回路４Ｇ・４Ｂ、シェーディング補正回路５Ｇ・５Ｂ、シェーディングＲＡＭ６Ｇ・６Ｂ、ライン補正回路７Ｇ・７Ｂ、は、それぞれアナログフロント演算回路４Ｒ、ライン補正回路７Ｒと同様の回路である。もっとも、ライン補正回路７Ｇ・７Ｂで設定される遅延時間は、ライン補正回路７Ｒと相違する。また、例えばＢ信号を基準として、他のＲ信号、Ｇ信号を遅延させる場合には、ライン補正回路７Ｂは不要である。
【００１６】
この実施形態カラー画像読み取り装置において、ラインイメージセンサ３Ｒ、３Ｇ、３Ｂで、原稿を走査することにより、それぞれ例えば２走査ラインずつずれた位置の各走査線上のＲ、Ｇ、Ｂ信号を読み取り、それぞれアナログフロントエンド回路４Ｒ、４Ｇ、４Ｂでアナログ増幅し、多値化データにデジタル変換し、更にシェーディング補正回路５Ｒ、５Ｇ、５Ｂでシェーディング補正されて出力される。シェーディング補正回路５Ｒ、５Ｇ、５Ｂから出力される画像データは、それぞれラインイメージセンサ３Ｒ、３Ｇ、３Ｂで読み取り可能な範囲に相当する図２の信号ＴＧａ、ＴＧｂ間の画素データではなく、ＣＣＤ有効画素データの前部に存するダミー、ＯＢデータを除く所定範囲の処理データ（図２のデータＤｅ）である。これらのデータ、つまりシェーディング補正回路５Ｒ、５Ｇ、５Ｂの出力データがライン補正回路７Ｒ、７Ｇ、７Ｂに入力され、ライン補正回路７Ｒ、７Ｇで遅延を受けるが、これらライン補正回路７Ｒ、７Ｇに記憶される処理データは、図３に例示するように、ＴＧａ、ＴＧｂ間の８０００画素に対して、７０１５画素と少なく、したがってライン補正回路７Ｒ、７Ｇを構成するメモリの容量を少なくすませることができる。
【００１７】
ライン補正回路７Ｒでは、図４に示すように、Ｎｒだけ遅延を受け、またライン補正回路７Ｇでは、図４に示すようにＮｇだけ遅延を受け、それぞれの出力は基準となるＢ信号か、ライン補正回路７Ｂより出力されるタイミングに一致して出力される。
【００１８】
なお、上記実施形態では、シェーディング補正回路７Ｒ、７Ｇでシェーディング補正し、その所定範囲のデータのみを出力しているが、シェーディング補正回路７Ｒ、７Ｇ、７Ｂで行うシェーディング補正を所定範囲のデータのみについて行い、そのシェーディング補正後のＲ、Ｇ、Ｂ信号をライン補正回路７Ｒ、７Ｇ、７Ｂに入力して、ライン補正しても良い。
【００１９】
【発明の効果】
この発明によれば、所定の処理範囲のみの画像データをライン補正回路に格納するものであるから、１ライン分の画素データをすべて格納する必要がないので、つまり、読み取った原稿の幅のみの画像データがライン補正回路に記憶され、ライン補正される。そのため、ライン補正回路のメモリ容量を低く押さえることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態であるカラー画像読取装置の要部の構成を示すブロック図である。
【図２】同実施形態カラー画像読取装置のシェーディング補正前画像データと、シェーディング補正後画像データを説明する図である。
【図３】同実施形態カラー画像読取装置のライン周期の相当画素と、処理データ（読取幅）の相当画素を説明する図である。
【図４】同実施形態カラー画像読取装置のライン補正を説明するタイムチャートである。
【符号の説明】
１Ｒ　　　　　　　　Ｒ信号処理部
１Ｇ　　　　　　　　Ｇ信号処理部
１Ｂ　　　　　　　　Ｂ信号処理部
２　　　　　　　　　ＣＰＵ
３Ｒ、３Ｇ、３Ｂ　　ラインイメージセンサ
４Ｒ、４Ｇ、４Ｂ　　アナログフロントエンド回路
５Ｒ、５Ｇ、５Ｂ　　シェーディング補正回路
６Ｒ、６Ｇ、６Ｂ　　シェーディングＲＡＭ
７Ｒ、７Ｇ、７Ｂ　　ライン補正回路
【図１】
2004040358.tif 000003
【図２】
2004040358.tif 000004
【図３】
2004040358.tif 000005
【図４】
2004040358.tif 000006