(57)【要約】【課題】スイッチングレギュレータにおいて、低負荷時における電源使用効率の低下を防ぐとともに直流出力電圧に対する低周波ノイズを低減する。【解決手段】スイッチング回路２１によりスイッチング信号を発生し、インピーダンス変換回路２２でスイッチング信号のインピーダンスを変換する。電圧・電流変換回路２３はスイッチング信号に応じた電流を電源Ｖｄｄよりフィルタ回路２４へ流す。フィルタ回路２４はこの電流を平滑し、直流出力電圧Ｖｏｕｔとして負荷へ供給する。また、出力変動検出回路２５は負荷が変動することによるＶｏｕｔの変動を電圧信号で出力する。この電圧信号を制御信号変換手段２６においてスイッチング回路２１に対する制御信号に変換し、同スイッチング回路２１へ帰還する。この制御信号を、低負荷時ほど振幅の小さいパルス状のスイッチング信号がスイッチング回路２１から出力されるような信号にする。【選択図】　　　　図１
2004040967.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング信号を発生するスイッチング回路と、前記スイッチング回路よりのスイッチング信号のインピーダンスを変換するインピーダンス変換回路と、前記インピーダンス変換回路よりのスイッチング信号に応じた電流を電源より流させる電圧・電流変換回路と、前記電圧・電流変換回路の出力を負荷へ供給する出力回路と、前記負荷が変動することによる前記出力回路の出力変動を検出し、低負荷時ほど振幅を小さくしたパルス状のスイッチング信号を発生するように前記検出に応じた制御信号を前記スイッチング回路へ帰還する制御信号変換手段とを備えたスイッチングレギュレータ回路。
【請求項２】
前記制御信号変換手段を、前記出力回路よりの電圧信号をＡ−Ｄ変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路よりの信号に対応するディジタル信号を読み出し出力する電圧変換テーブル用メモリと、前記電圧変換テーブル用メモリよりのディジタル信号を前記スイッチング回路に対する制御信号にＤ−Ａ変換するＤ／Ａ変換回路とで構成した請求項１記載のスイッチングレギュレータ回路。
【請求項３】
前記制御信号変換手段を、前記出力回路よりの電圧信号をレベルシフトして前記スイッチング回路に対する制御信号として出力するレベルシフタ回路で構成した請求項１記載のスイッチングレギュレータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、低負荷時における電源使用効率の低下を防止するとともにノイズの発生を低減したスイッチングレギュレータ回路に関するものである。
【０００２】
【従来の技術】
図５は従来のスイッチングレギュレータ回路を示す構成図であり、図において、１１はＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）発振回路、１２はドライバ回路、１３は遅延回路、１４は電圧・電流変換回路、１５はフィルタ回路、Ｖｄｄは直流電源、Ｖｏｕｔは直流出力電圧である。
【０００３】
次に動作について説明する。
ＰＷＭ発振回路１１はパルス信号を発生し、ドライバ回路１２へ送出する。
このドライバ回路１２は入力されたパルス信号を、後段の電圧・電流変換回路１４を適正にオンオフ（スイッチング）させるに要する信号形態（レベル等）に変換し、遅延回路１３へ送出する。遅延回路１３は入力されたパルス信号について、次段の電圧・電流変換回路１４におけるスイッチングのタイミングが適正になるように遅延し、電圧・電流変換回路１４へ送出する。
【０００４】
電圧・電流変換回路１４はＦＥＴで構成され、そのゲート（Ｇ）に遅延回路１３からのパルス信号が印加される。このゲートに印加されるパルス信号の電圧波形図を図６に示す。図示のように、低負荷時にはパルス幅を狭くしているが、このパルス幅はＰＷＭ発振回路１１で設定する。この設定のため、電圧・電流変換回路１４よりＰＷＭ発振回路１１へパルス幅設定用の信号を帰還している。
電圧・電流変換回路１４は上記ゲート電圧に従いオンオフし、このゲート電圧に応じた電流を直流電源Ｖｄｄよりフィルタ回路１５へ流す。この電流は変動電流であり、Ｌ（インダクタンス）とＣ（コンデンサ）とからなるフィルタ回路１５はこの変動電流を平滑し、所望の直流出力電圧Ｖｏｕｔとする。
【０００５】
【発明が解決しようとする課題】
従来のスイッチングレギュレータ回路は以上のように構成されているので、低負荷時にはＰＷＭ発振回路１１で発生するパルス信号のパルス幅を図６に示すように狭くしているが、電圧・電流変換回路１４のゲートに掛かる電圧がスイッチング動作によって変動することから、フィルタ回路１５のコンデンサＣにおいて、キャパシタ・スイッチング損失を発生してしまい、電源（Ｖｄｄ）の使用効率を低下させるという課題があった。
また、ＰＷＭ発振回路１１で発生し、電圧・電流変換回路１４のゲートに印加されるパルス信号の振幅電圧は高負荷時と低負荷とで変わらないため、低負荷時の電圧・電流変換回路１４におけるスイッチング動作が出力側に伝送してしまい、これが直流出力電圧Ｖｏｕｔに対して低周波のノイズ成分になるという課題もあった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、低負荷時において、電源使用効率の低下を防ぐとともに直流出力電圧に対する低周波ノイズを低減したスイッチングレギュレータ回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係るスイッチングレギュレータ回路は、スイッチング信号を発生するスイッチング回路と、前記スイッチング回路よりのスイッチング信号のインピーダンスを変換するインピーダンス変換回路と、前記インピーダンス変換回路よりのスイッチング信号に応じた電流を電源より流させる電圧・電流変換回路と、前記電圧・電流変換回路の出力を負荷へ供給する出力回路と、前記負荷が変動することによる前記出力回路の出力変動を検出し、低負荷時ほど振幅を小さくしたパルス状のスイッチング信号を発生するように前記検出に応じた制御信号を前記スイッチング回路へ帰還する制御信号変換手段とを備えたものである。
【０００８】
この発明に係るスイッチングレギュレータ回路は、前記制御信号変換手段を、前記出力回路よりの電圧信号をＡ−Ｄ変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路よりの信号に対応するディジタル信号を読み出し出力する電圧変換テーブル用メモリと、前記電圧変換テーブル用メモリよりのディジタル信号を前記スイッチング回路に対する制御信号にＤ−Ａ変換するＤ／Ａ変換回路とで構成したものである。
【０００９】
この発明に係るスイッチングレギュレータ回路は、前記制御信号変換手段を、前記出力回路よりの電圧信号をレベルシフトして前記スイッチング回路に対する制御信号として出力するレベルシフタ回路で構成したものである。
【００１０】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるスイッチングレギュレータ回路を示す構成図であり、この発明の基本構成を示すものである。
図１において、２１はスイッチング信号（パルス信号）を発生するスイッチング回路、２２はスイッチング回路２１よりのスイッチング信号のインピーダンスを変換するインピーダンス変換回路、２３はインピーダンス変換回路２２よりのスイッチング信号に応じた電流を直流電源Ｖｄｄより流させる電圧・電流変換回路、２４は電圧・電流変換回路２３により流された電流の変化を平滑し、直流出力電圧Ｖｏｕｔとして負荷（図示せず）へ供給するフィルタ回路（出力回路）、２５は負荷が変動することによるフィルタ回路２４の出力（直流出力電圧Ｖｏｕｔ）の変動を検出するための出力変動検出回路、２６は出力変動検出回路２５を用いてフィルタ回路２４の出力変動を検出し、同検出に応じた制御信号をスイッチング回路２１へ帰還する制御信号変換手段である。
【００１１】
次に、動作について説明する。
ＦＥＴで構成されるスイッチング回路２１は、そのゲート（Ｇ）に、発振器（図示せず）より一定周期のサンプリングクロック信号（ｆｓ）が印加されることによりスイッチング信号を発生し、インピーダンス変換回路２２へ送出する。
インピーダンス変換回路２２は入力されたスイッチング信号を、次段の電圧・電流変換回路２３に対する十分な駆動信号となるようにその信号のインピーダンスを変換する。インピーダンス変換されたスイッチング信号は電圧・電流変換回路２３へ入力する。電圧・電流変換回路２３はＦＥＴで構成され、そのゲート（Ｇ）に前記インピーダンス変換されたスイッチング信号が印加される。このゲートに印加されるスイッチング信号の電圧波形図を図２に示す。同図に示すように、低負荷時には高負荷時に対しパルス信号の振幅を小さくしている。ただし、パルス幅については低負荷時、高負荷時とも一定である。
【００１２】
電圧・電流変換回路２３は上記ゲート電圧に従いスイッチング（オンオフ）し、このゲート電圧に応じた電流を直流電源Ｖｄｄよりフィルタ回路２４へ流す。この電流は変動電流であり、Ｌ（インダクタンス）とＣ（コンデンサ）とからなるフィルタ回路２４はこの変動電流を平滑し、所望の直流出力電圧Ｖｏｕｔとする。この直流出力電圧Ｖｏｕｔは負荷へ供給されるとともに負荷と並列に設けられた出力変動検出回路２５へも印加される。
出力変動検出回路２５は図示のように抵抗Ｒ１および同Ｒ２とからなる抵抗分割回路であり、これら合成抵抗値を負荷インピーダンスに対し十分大きくし、無用な電力消費を防止する。上記分割回路により、抵抗Ｒ２の両端電圧は負荷変動による直流出力電圧Ｖｏｕｔの変動に追従して変動する。即ち、抵抗Ｒ２の両端電圧を監視することにより直流出力電圧Ｖｏｕｔの変動を検出できる。
【００１３】
出力変動検出回路２５の抵抗Ｒ２の両端電圧（電圧信号）は制御信号変換手段２６へ送られる。この制御信号変換手段２６は上記抵抗Ｒ２の両端電圧から直流出力電圧Ｖｏｕｔの変動を検出し、同検出結果をスイッチング回路２１に対する制御信号に変換して同スイッチング回路２１へ帰還する。スイッチング回路２１は制御信号変換手段２６からの上記制御信号に従いスイッチング信号を発生する。
以上の説明のように、図１は出力変動検出回路２５および制御信号変換手段２６を介して帰還制御のループを形成しており、この帰還制御ループにより電圧・電流変換回路２３のゲート電圧を図２に示す波形にしている。このゲート電圧は、前記のように、低負荷時には高負荷時に対しパルス信号の振幅を小さくし、パルス幅については低負荷時、高負荷時とも一定にしており、低負荷時にはパルス幅を狭くし、パルス信号の振幅は一定とした従来のスイッチング信号（図６）とは異なるものとしている。
これにより、直流出力電圧Ｖｏｕｔが低負荷時から高負荷時に亘り安定化されることとなる。
【００１４】
以上のように、この実施の形態１によれば、電圧・電流変換回路２３のゲートに印加するスイッチング用の電圧を、低負荷時には高負荷時に対しパルス信号の振幅を小さくし、パルス幅については低負荷時、高負荷時とも一定の信号とするように回路構成したので、低負荷時における電源使用効率の低下を防止するとともに直流出力電圧Ｖｏｕｔに対する低周波ノイズを低減できるという効果が得られる。
【００１５】
実施の形態２．
図３はこの発明の実施の形態２によるスイッチングレギュレータ回路を示す構成図であり、図において、２７は制御信号変換回路であり、実施の形態１（図１）の制御信号変換手段２６に対応するものである。
その他の符号については実施の形態１（図１）と同等のものであり、従って、同一符号を付し、その説明は省略する。
また、制御信号変換回路２７は図示のように、Ａ／Ｄ変換回路２７ａ、電圧変換テーブル用メモリ２７ｂおよびＤ／Ａ変換回路２７ｃから構成される。
【００１６】
次に、制御信号変換回路２７の動作について説明する。
Ａ／Ｄ変換回路２７ａは、出力変動検出回路２５からの直流出力電圧Ｖｏｕｔの変動を示す抵抗Ｒ２の両端電圧の信号をアナログ信号からディジタル信号へ変換し、電圧変換テーブル用メモリ２７ｂへ送出する。
この電圧変換テーブル用メモリ２７ｂは、直流出力電圧Ｖｏｕｔの変動と対応付けたディジタル制御データをテーブル化して予め記憶させてあるものであり、Ａ／Ｄ変換回路２７ａからの上記ディジタル信号に対応するディジタル制御データを読み出し、Ｄ／Ａ変換回路２７ｃへ送出する。
【００１７】
Ｄ／Ａ変換回路２７ｃは入力された上記ディジタル制御データをディジタル信号からアナログ信号へ変換し、スイッチング回路２１へ帰還する。スイッチング回路２１は上記帰還信号に従いスイッチング信号を発生し、インピーダンス変換回路２２へ送出する。以降の動作については実施の形態１と同様であり、その説明を省略する。
以上の説明から理解できるように、電圧変換テーブル用メモリ２７ｂに予め記憶させておく前記ディジタル制御データは、Ｄ／Ａ変換回路２７ｃでＤ／Ａ変換後にスイッチング回路２１に対する前述の制御信号となるデータを意味する。
なお、Ａ／Ｄ変換回路２７ａおよびＤ／Ａ変換回路２７ｃにフラッシュ方式の回路を使用することで帰還制御の時間が短縮される。
【００１８】
以上のように、この実施の形態２によれば、実施の形態１における制御信号変換手段２６を、Ａ／Ｄ変換回路２７ａ、電圧変換テーブル用メモリ２７ｂおよびＤ／Ａ変換回路２７ｃからなる制御信号変換回路２７で構成することにより実施の形態１と同様の効果、即ち、低負荷時における電源使用効率の低下を防止するとともに直流出力電圧Ｖｏｕｔに対する低周波ノイズを低減できるという効果が得られる。
また、直流出力電圧Ｖｏｕｔの変動の実態に適応したデータを電圧変換テーブル用メモリ２７ｂに記憶させておくことにより、直流出力電圧Ｖｏｕｔの変動に適合した制御信号を発生させることができ、電源使用効率の低下、低周波ノイズの低減をより精度よく実現できるという効果が得られる。
【００１９】
実施の形態３．
図４はこの発明の実施の形態３によるスイッチングレギュレータ回路を示す構成図であり、図において、２８はレベルシフタ回路であり、実施の形態１（図１）の制御信号変換手段２６に対応するものである。
その他の符号については実施の形態１（図１）と同等のものであり、従って、同一符号を付し、その説明は省略する。
一般に、レベルシフタ回路は入力されたレベルを所望のレベルへシフトして出力する機能を有するものである。
従って、上記機能を使用し、出力変動検出回路２５からの検出信号をレベルシフタ回路２８によりスイッチング回路２１のスイッチングに必要なレベルへ変換し、スイッチング回路２１へ帰還することによりスイッチング回路２１は実施の形態１と同様のスイッチング動作となってスイッチング信号を発生し、インピーダンス変換回路２２へ送出することとなる。以降の動作については実施の形態１と同様であり、その説明を省略する。
【００２０】
以上のように、この実施の形態３によれば、実施の形態１における制御信号変換手段２６を、レベルシフタ回路２８で構成することにより実施の形態１と同様の効果、即ち、低負荷時における電源使用効率の低下を防止するとともに直流出力電圧Ｖｏｕｔに対する低周波ノイズを低減できるという効果が得られる。
また、実施の形態２の制御信号変換回路２７に比べ、回路構成を簡略化できるという効果も得られる。
【００２１】
【発明の効果】
以上のように、この発明によれば、スイッチング信号を発生するスイッチング回路と、前記スイッチング回路よりのスイッチング信号のインピーダンスを変換するインピーダンス変換回路と、前記インピーダンス変換回路よりのスイッチング信号に応じた電流を電源より流させる電圧・電流変換回路と、前記電圧・電流変換回路の出力を負荷へ供給する出力回路と、前記負荷が変動することによる前記出力回路の出力変動を検出し、低負荷時ほど振幅を小さくしたパルス状のスイッチング信号を発生するように前記検出に応じた制御信号を前記スイッチング回路へ帰還する制御信号変換手段とを備えたので、低負荷時における電源使用効率の低下を防止するとともに直流出力電圧Ｖｏｕｔに対する低周波ノイズを低減できるという効果がある。
【００２２】
この発明によれば、前記制御信号変換手段を、前記出力変動検出回路よりの電圧信号をＡ−Ｄ変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路よりの信号に対応するディジタル信号を読み出し出力する電圧変換テーブル用メモリと、前記電圧変換テーブル用メモリよりのディジタル信号を前記スイッチング回路に対する制御信号にＤ−Ａ変換するＤ／Ａ変換回路とで構成することにより実施の形態１と同様の効果、即ち、低負荷時における電源使用効率の低下を防止するとともに直流出力電圧Ｖｏｕｔに対する低周波ノイズを低減できるという効果がある。
また、直流出力電圧Ｖｏｕｔの変動の実態に適応したデータを電圧変換テーブル用メモリに記憶させておくことにより、直流出力電圧Ｖｏｕｔの変動に適合した制御信号を発生させることができ、電源使用効率の低下、低周波ノイズの低減をより精度よく実現できるという効果がある。
【００２３】
この発明によれば、前記制御信号変換手段を、前記出力変動検出回路よりの電圧信号をレベルシフトして前記スイッチング回路に対する制御信号として出力するレベルシフタ回路で構成することにより実施の形態１と同様の効果、即ち、低負荷時における電源使用効率の低下を防止するとともに直流出力電圧Ｖｏｕｔに対する低周波ノイズを低減できるという効果がある。
また、実施の形態２の制御信号変換回路２７に比べ、回路構成を簡略化できるという効果もある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるスイッチングレギュレータ回路を示す構成図である。
【図２】この発明の実施の形態１を説明するためスイッチング信号の電圧波形図である。
【図３】この発明の実施の形態２によるスイッチングレギュレータ回路を示す構成図である。
【図４】この発明の実施の形態３によるスイッチングレギュレータ回路を示す構成図である。
【図５】従来のスイッチングレギュレータ回路を示す構成図である。
【図６】従来のスイッチングレギュレータ回路を説明するためスイッチング信号の電圧波形図である。
【符号の説明】
２１　スイッチング回路、２２　インピーダンス変換回路、２３　電圧・電流変換回路、２４　フィルタ回路、２５　出力変動検出回路、２６　制御信号変換手段、２７　制御信号変換回路、２７ａ　Ａ／Ｄ変換回路、２７ｂ　電圧変換テーブル用メモリ、２７ｃ　Ｄ／Ａ変換回路、２８　レベルシフタ回路、Ｃ　コンデンサ、ｆｓ　サンプリングクロック信号、Ｌ　インダクタンス、Ｒ１，Ｒ２　抵抗、Ｖｄｄ　直流電源、Ｖｏｕｔ　直流出力電圧。
【図１】
2004040967.tif 000003
【図２】
2004040967.tif 000004
【図３】
2004040967.tif 000005
【図４】
2004040967.tif 000006
【図５】
2004040967.tif 000007
【図６】
2004040967.tif 000008