(57)【要約】【課題】簡単な回路構成で入力電圧が広範囲にわたって変化しても出力電圧を一定に保つことができ、また、入力電流の高調波成分が少ない電源装置を提供する。【解決手段】交流電源ＡＣを全波整流する整流器ＲＥの出力である脈流電圧Ｖｉを入力とするチョッパ回路のスイッチング素子Ｑ１　を、脈流電圧Ｖｉに比例した第１の検出電圧Ｖ１　と、出力電圧Ｖｏに比例した第２の検出電圧Ｖ２　と、スイッチング素子Ｑ１　への通電電流に比例した第３の検出電圧Ｖ３　と、インダクタＣＨに流れる電流に応じた第４の検出電圧ｅ２　に基づいてオン・オフ制御する電源装置において、脈流電圧Ｖｉの電圧瞬時値が高くなるにつれて脈流電圧Ｖｉの瞬時値に対する第１の検出電圧Ｖ１　の比を小さくする方向に調節する電圧調節回路４を設けた。【選択図】　　　　図１
2004040965.tif 000002
【特許請求の範囲】
【請求項１】
交流電源と、交流電源を全波整流する整流器と、整流器出力である脈流電圧を入力としスイッチング素子およびインダクタを含みスイッチング素子のオン期間にインダクタに蓄積したエネルギをスイッチング素子のオフ期間に出力側に放出させることにより直流電圧変換を行うチョッパ回路よりなる主回路と、スイッチング素子をオン・オフ制御する制御回路とを備え、制御回路は、主回路への入力電圧である脈流電圧に比例した第１の検出電圧を発生する第１検出部と、主回路の出力電圧に比例した第２の検出電圧を発生する第２検出部と、スイッチング素子への通電電流に比例した第３の検出電圧を発生する第３検出部と、インダクタに流れる電流に応じた第４の検出電圧を発生する第４検出部と、第２の検出電圧と設定電圧との差分を誤差電圧として出力する誤差検出部と、第３の検出電圧が第１の検出電圧と誤差電圧との積に規定倍率を乗じた電圧値になるとスイッチング素子をオフにし、インダクタの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧に基づいて検出するとスイッチング素子をオンにする判定制御部と、脈流電圧の電圧瞬時値が高くなるにつれて脈流電圧の瞬時値に対する第１の検出電圧の比を小さくする方向に調節する電圧調節回路とを具備することを特徴とする電源装置。
【請求項２】
前記電圧調節回路は、脈流電圧の電圧瞬時値が所定電圧値以上で動作することを特徴とする請求項１記載の電源装置。
【請求項３】
前記電圧調節回路は、前記交流電源の実効値の変動が所定電圧値以上で動作することを特徴とする請求項１又は２記載の電源装置。
【請求項４】
前記主回路の出力には放電灯を点灯させる放電灯点灯回路が接続されることを特徴とする請求項１乃至３のいずれかに記載の電源装置。
【請求項５】
前記放電灯点灯回路は前記放電灯の出力を変化させる機能を有することを特徴とする請求項４記載の電源装置。
【請求項６】
前記電圧調節回路は、前記放電灯の出力が所定値以下で動作することを特徴とする請求項４又は５記載の電源装置。
【請求項７】
前記放電灯点灯回路には調光信号が入力され、調光信号に基づいて前記放電灯の出力を変化させるとともに、前記放電灯の出力が所定値以下となる調光信号が入力された場合に前記電圧調節回路が動作することを特徴とする請求項４乃至６のいずれかに記載の電源装置。
【請求項８】
前記電圧調節回路は、第１検出部に設けられたツェナーダイオードよりなることを特徴とする請求項１乃至７のいずれかに記載の電源装置。
【請求項９】
前記制御回路は、インダクタの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧に基づいて検出した時に、前記第３の検出電圧に所定の電圧が発生しているように調節する第２の電圧調節回路を具備することを特徴とする請求項１乃至８のいずれかに記載の電源装置。
【請求項１０】
前記第２の電圧調節回路は、直流電圧を重畳させる電圧源と、前記電圧源と前記第３検出部との間に設けられた抵抗よりなることを特徴とする請求項９記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チョッパ回路を用いて直流電圧変換を行う電源装置に関するものである。
【０００２】
【従来の技術】
従来より、入力に対して直列または並列に接続されたスイッチング素子をオン・オフ制御することによって、入力電圧を降圧または昇圧した直流出力電圧を得る電源装置が提供されている。たとえば、昇圧形の電源装置は、図１６に示すような構成を有している。図１６の例では、交流電源ＡＣをフィルター回路ＦＬを介して全波整流するダイオードブリッジなどの整流器ＲＥの出力である脈流電圧を入力電圧Ｖｉとし、整流器ＲＥの出力端間にインダクタＣＨの１次巻線Ｌ１　とＭＯＳＦＥＴなどからなるスイッチング素子Ｑ１　および抵抗Ｒ５　との直列回路を接続し、スイッチング素子Ｑ１　および抵抗Ｒ５　の直列回路に逆流阻止用のダイオードＤ１　と平滑用のコンデンサＣ１　との直列回路を並列接続した主回路１を備える。スイッチング素子Ｑ１　は、後述する制御回路２によってオン・オフ制御される。
【０００３】
図１６の回路から主回路１だけを取り出すと、図１７のようになる。スイッチング素子Ｑ１　がオンである期間には、インダクタＣＨの１次巻線Ｌ１　に入力電圧Ｖｉが印加され、インダクタＣＨの１次巻線Ｌ１　に流れる電流ｉＬ１は、スイッチング素子Ｑ１　のオン後の経過時間をｔ、１次巻線Ｌ１　のインダクタンスをＬ１　とすれば、ｉＬ１＝（Ｖｉ／Ｌ１　）ｔになる。すなわち、スイッチング素子Ｑ１　のオン期間をＴＯＮとすれば、インダクタＣＨの１次巻線Ｌ１　に流れる電流ｉＬ１のピーク値ＩＰ　はＩＰ　＝（Ｖｉ／Ｌ１　）ＴＯＮになる。
【０００４】
一方、スイッチング素子Ｑ１　がオフになると、インダクタＣＨの１次巻線Ｌ１　の両端電圧は、コンデンサＣ１　の両端電圧である出力電圧をＶｏとし、ダイオードＤ１　の順電圧降下を無視すれば、−（Ｖｏ−Ｖｉ）になる。すなわち、スイッチング素子Ｑ１　がオフになると、オン時とは逆極性の電圧がインダクタＣＨの１次巻線Ｌ１　の両端間に加わる。スイッチング素子Ｑ１　がオンである間にインダクタＬ１　に蓄積されたエネルギーは、スイッチング素子Ｑ１　がオフになると放出され、この間にインダクタＣＨの１次巻線Ｌ１　に流れる電流ｉＬ１は、スイッチング素子Ｑ１　のオフ後の経過時間をｔとすれば、ｉＬ１＝ＩＰ　−｛（Ｖｏ−Ｖｉ）／Ｌ１　｝ｔになる。したがって、インダクタＣＨの１次巻線Ｌ１　に流れる電流ｉＬ１は、図１８（ａ）のようになる。図１８では、スイッチング素子Ｑ１　が時刻ｔ１　でオン、時刻ｔ２　でオフになった状態を示す。
【０００５】
ところで、インダクタＣＨは２次巻線Ｌ２　を有しており、１次巻線Ｌ１　と２次巻線Ｌ２　との巻数比をｎ１　：ｎ２　とすれば、インダクタＣＨの２次巻線Ｌ２　に誘導される電圧ｅ２　は、スイッチング素子Ｑ１　のオン期間にはｅ２　＝（ｎ２　／ｎ１　）Ｖｉになり、スイッチング素子Ｑ１　のオフ期間にはｅ２　＝−（ｎ２　／ｎ１　）（Ｖｏ−Ｖｉ）になる。また、スイッチング素子Ｑ１　のオフ期間において、インダクタＬ１　の蓄積エネルギーがすべて放出されると、２次巻線Ｌ２　には電圧は誘導されなくなる。したがって、入力電圧Ｖｉが直流の一定電圧であるとすれば、２次巻線Ｌ２　への誘導電圧ｅ２　は、図１８（ｂ）のように、スイッチング素子Ｑ１　のオン・オフに伴って極性が反転する矩形波状になる。
【０００６】
スイッチング素子Ｑ１　のオン・オフのタイミングは、制御回路２によって制御される。制御回路２は、入力電圧Ｖｉ、出力電圧Ｖｏ、スイッチング素子Ｑ１　に流れる電流、インダクタＣＨの２次巻線Ｌ２　に誘導される電圧ｅ２　を総合して、スイッチング素子Ｑ１　のオン・オフのタイミングを決定する。すなわち、入力電圧Ｖｉは整流器ＲＥの出力端間に接続された第１検出部としての２個の抵抗Ｒ１　，Ｒ２　により分圧されて第１の検出電圧Ｖ１　として制御回路２に入力され、出力電圧ＶｏはコンデンサＣ１　の両端間に接続された第２検出部としての２個の抵抗Ｒ６　，Ｒ７　により分圧されて第２の検出電圧Ｖ２　として制御回路２に入力される。また、スイッチング素子Ｑ１　に流れる電流はスイッチング素子Ｑ１　に直列接続された第３検出部としての抵抗Ｒ５　の両端電圧として検出され、この電圧が第３の検出電圧Ｖ３　として制御回路２に入力される。インダクタＣＨの２次巻線Ｌ２　の両端電圧ｅ２　は、抵抗Ｒ４　を介して制御回路２に入力される。
【０００７】
ここに、制御回路２の主要部（図１６において破線で囲んだ部分）は、集積回路（たとえば、モトローラ社製ＭＣ３４２６１）として提供されており、若干の部品を外付けすれば制御回路２を構成できるようになっている。制御回路２は、第２の検出電圧Ｖ２　を基準電圧発生部２９で設定した基準電圧Ｖｒｅｆと比較し、第２の検出電圧Ｖ２　と基準電圧Ｖｒｅｆとの差分に比例した出力を発生する誤差検出部である誤差増幅部２１を備える。誤差増幅部２１から出力される誤差電圧Ｖ２　’は、第１の検出電圧Ｖ１　とともに乗算器２２に入力され、乗算器２２からは第１の検出電圧Ｖ１　と誤差電圧Ｖ２　’とを乗算した結果に比例する出力値ＱＭが得られる。したがって、乗算器２２の出力値ＱＭは、ＱＭ＝κＶ１　・Ｖ２　’（κは定数）と表すことができる。乗算器２２の出力値ＱＭは比較器２３において第３の検出電圧Ｖ３　と比較され、比較器２３の出力は、第３の検出電圧Ｖ３　が乗算器２２の出力値ＱＭ以上（Ｖ３　≧ＱＭ）になる期間はＨレベルになる。
【０００８】
比較器２３の出力がＨレベルに立ち上がるとＲＳラッチ２４はリセットされ、ＲＳラッチ２４の出力がＬレベルになると出力回路２５の出力がＬレベルになってスイッチング素子Ｑ１　がオフになる。要するに、スイッチング素子Ｑ１　がオンである期間には、図１８（ａ）のようにインダクタＣＨの１次巻線Ｌ１　に流れる電流ｉＬ１が増加するとスイッチング素子Ｑ１　に流れる電流も増加するから、第３の検出電圧Ｖ３　によってスイッチング素子Ｑ１　に流れる電流を監視し、所望のエネルギーがインダクタＣＨに蓄積された時点でスイッチング素子Ｑ１　をオフにするのである。
【０００９】
このように、第１の検出電圧Ｖ１　、第２の検出電圧Ｖ２　、第３の検出電圧Ｖ３　は、スイッチング素子Ｑ１　をオフにするタイミングを決定する。言い換えると、インダクタＣＨの１次巻線Ｌ１　に流れる電流ｉＬ１のピーク値ＩＰ　は抵抗Ｒ５　を流れる電流のピーク値と等しいから、ＩＰ　・Ｒ５　＝Ｖ３　＝κＶ１　・Ｖ２　’を満足することになり、図１９のように、電流ｉＬ１のピーク値ＩＰ　の包絡線は入力電圧Ｖｉである脈流電圧と同じ形になる。
【００１０】
一方、スイッチング素子Ｑ１　をオンにするタイミングは、第４検出部であるインダクタＣＨの２次巻線Ｌ２　に第４の検出電圧として誘導される電圧ｅ２　によって決定される。すなわち、スイッチング素子Ｑ１　がオフになれば、インダクタＣＨの２次巻線Ｌ２　に図１６の矢印の極性を有した電圧ｅ２　が誘導され、インダクタＣＨに蓄積されたエネルギーが放出されると誘導電圧ｅ２　は低下するから、誘導電圧ｅ２　をゼロ点検出器２６により規定電圧と比較して誘導電圧ｅ２　がほぼ０Ｖになる時点を検出する。ゼロ点検出器２６により誘導電圧ｅ２　がほぼ０Ｖになる時点が検出されると（つまり、インダクタＣＨの蓄積エネルギーが規定値以下になると）、ＲＳラッチ２４をセットする。ＲＳラッチ２４の出力がＨレベルになると、出力回路２５の出力がＨレベルになり、スイッチング素子Ｑ１　がオンになる。すなわち、インダクタＣＨの２次巻線Ｌ２　に誘導される電圧ｅ２　を監視することによって、スイッチング素子Ｑ１　をオンにするタイミングを決定するのである。ここで、遅延回路２７およびタイマ回路２８は、ＲＳラッチ２４の動作を確実にするために設けられている。
【００１１】
上述のように、乗算器２２、比較器２３、ＲＳラッチ２４、出力回路２５によって判定制御部が構成されるのであって、主回路１の各部の電圧や電流に基づいてスイッチング素子Ｑ１　のオン・オフのタイミングを決定することにより、主回路１の出力電圧Ｖｏは制御回路２で設定した基準電圧Ｖｒｅｆに応じた一定電圧に保たれるように制御されることになる。また、入力電流波形は正弦波に近い波形になる。
【００１２】
ところで、第１の検出電圧Ｖ１　と入力電圧Ｖｉとの間には、上述したように、Ｖ１　＝κ１　・Ｖｉ（κ１　は抵抗Ｒ１　，Ｒ２　の分圧比）という関係がある。一方、主回路１への入力電流ＩｉはインダクタＣＨの１次巻線Ｌ１　を流れる電流ｉＬ１のピーク値ＩＰ　に比例し、入力電流Ｉｉの波形は、図２０のように、ピーク値ＩＰ　の包絡線を約１／２倍にした曲線となる。ここで、入力電力をＷとするとき、入力電流Ｉｉは、Ｉｉ＝Ｗ／Ｖｉと表すことができるから、ピーク値ＩＰ　は入力電圧Ｖｉに反比例する。また、第３の検出電圧Ｖ３　のピーク値は、Ｖ３　＝ＩＰ　・Ｒ５　であるから、比例定数をκ３　とすれば、Ｖ３　＝κ３　（１／Ｖｉ）と表すことができることになる。
【００１３】
一方、インダクタＣＨの１次巻線Ｌ１　を流れる電流ｉＬ１がピーク値ＩＰ　になるときには、第１の検出電圧Ｖ１　と第３の検出電圧Ｖ３　と誤差電圧Ｖ２　’との間には、Ｖ３　＝κＶ１　・Ｖ２　’が成立するから、入力電圧Ｖｉに対する誤差電圧Ｖ２　’は、κ３　／κ・κ１　＝κ２　とおけば、Ｖ２　’＝κ２　（１／Ｖｉ２　）となり、誤差増幅器２１から出力される誤差電圧Ｖ２　’は、入力電圧の２乗に反比例することになる。
【００１４】
また、出力に接続される負荷で消費する電力Ｗ’は電源装置のロスを無視すると入力電力Ｗと等しくなり、Ｉｉ＝Ｗ／Ｖｉでピーク値ＩＰ　は入力電力Ｗに比例するため、Ｖ２　’＝Ｖ３　／κＶ１　より、誤差増幅器２１から出力される誤差電圧Ｖ２　’は負荷で消費する電力に比例することになる。
【００１５】
このことは、上記構成の電源装置について、負荷を変更せずに出力電圧Ｖｏを一定に保ち、入力電圧Ｖｉのみが変化した場合に、誤差電圧Ｖ２　’には入力電圧Ｖｉの変化倍率の２乗倍の変化幅が要求されることを意味している。たとえば、入力電圧Ｖｉが１００〜３００Ｖの間で変化し、他の条件は変更されないものとすれば、入力電圧Ｖｉが１００Ｖである場合に比較して入力電圧が３００Ｖである場合には、入力電圧Ｖｉの変化倍率が３倍であるから、誤差電圧Ｖ２　’を１／９の大きさに制御しなければならない。
【００１６】
すなわち、乗算器２２の入力電圧Ｖ２　’の許容範囲の上限値をＶ２Ｈ’、下限値をＶ２Ｌ’とし、入力電圧の上限値をＶＨ　、下限値をＶＬ　とすれば、Ｖ２Ｈ’≧κ２　（１／ＶＬ　２　）、かつ、Ｖ２Ｌ’≦κ２　（１／ＶＨ　２　）＝κ２　（ＶＬ　／ＶＨ　）２　（１／ＶＬ　２　）を満たさなければならないから、（ＶＨ　／ＶＬ　）２　Ｖ２Ｌ’≦Ｖ２Ｈ’という関係が得られる。したがって、Ｖ２Ｈ’／Ｖ２Ｌ’≧（ＶＨ　／ＶＬ　）２　となるのであり、誤差電圧Ｖ２　’は、入力電圧Ｖｉの変化倍率の２乗に反比例した倍率で変化するのである。しかも負荷が変動する場合は、さらに負荷の変動倍率を乗じた倍率で変化することになる。
【００１７】
しかしながら、誤差増幅器２１の出力電圧や、誤差増幅器２１の出力に接続されている乗算器２２の入力電圧には制限があり、特に上述したように既製の集積回路を制御回路２に用いる場合には仕様として規定されているから、誤差電圧Ｖ２　’の変化倍率が大きいと正常な制御ができなくなるという問題が生じる。たとえば、誤差電圧Ｖ２　’が許容範囲の上限値を越えようとすると出力電圧Ｖｏは所定電圧よりも下がることになり、逆に誤差電圧Ｖ２　’が許容範囲の下限値よりも下がろうとすると出力電圧Ｖｏが所定電圧を越え、場合によっては主回路１が破壊してしまうという問題が生じる。
【００１８】
ここで、実動作上直接関係するスイッチング素子Ｑ１　のオフ動作を更に詳細に考察すると、スイッチング素子Ｑ１　のオン幅は以下の要因で決定されていることが分かる。
（１）第３の検出電圧Ｖ３　が乗算器２２の出力値ＱＭに達するまでの時間（図２１（ａ））。
（２）第３の検出電圧Ｖ３　が乗算器２２の出力値ＱＭに達してから出力回路２５の出力がＬレベルになるまでの遅れ時間（図２１（ｂ））、出力回路２５の出力がＬレベルになってから実際にスイッチング素子Ｑ１　がオフするまでの遅れ時間（図２１（ｃ））。
【００１９】
特に誤差電圧Ｖ２　’が許容範囲の下限値付近では、スイッチング素子Ｑ１　のオン幅を極力短くする制御が要求されるが、上記（２）の影響が大きくなり、実際のオン幅が制限されることになる。つまり、このトータル時間がオン幅の制限となり、集積回路単体の能力として本来存在する出力可能な最小オン時間よりも長いオン時間の出力を行ってしまうとともに、実質的に問題となるスイッチング素子Ｑ１　のオン時間はさらに長くなってしまい、制御可能な入力電圧Ｖｉが制限されてしまう。
【００２０】
これらの問題を改善したものが特許第３０９３８９３号及び特願２００２−０７１２４５に示されている。特許第３０９３８９３号においては、入力電圧を監視することにより入力電圧の実効値に応じて乗算器入力であるＶ１　及びＶ２　’の検出電圧比を変化させる補正回路を用いて、乗算器の出力を能力限界まで正確な制御可能とした例、つまりは広い入力電圧で変動する場合においても図２１における乗算器の出力値ＱＭが能力限界まで正確な動作で下限値まで動作可能とした例が開示されている。（図２２に入力電圧値に応じて実質的にＲ２　の抵抗値を切り替えることにより、Ｖ１　の検出電圧比を切り替えた例を示す。）あるいは、図２３に示すように入力電圧を監視することにより入力電圧値に応じて第３の検出電圧Ｖ３　を検出する抵抗Ｒ５　の値を切り替えた例、つまりは入力電圧が高くなると第３の検出電圧Ｖ３　の検出抵抗Ｒ５　の抵抗値を大きくなるように切り替えて、図２１における検出電圧Ｖ３　の傾きを大きくして図２１の（ａ）を短い時間まで動作可能とした例も開示されている。
【００２１】
また、特願２００２−０７１２４５においては、電圧調節回路３を追加して検出抵抗Ｒ５　の検出値に直流電流を重畳させて、ゼロ点検出器２６により誘導電圧ｅ２　がほぼ０Ｖになる時点が検出される時に検出電圧が発生しているようにすることにより、図２１の（ａ）を短い時間まで動作可能とした例が開示されている（図２４）。
【００２２】
さらに、電圧調節回路３の電圧源を入力電圧Ｖｉの瞬時値つまりは交流全波の脈流波形に応じた電圧値を電圧源とし、交流全波の脈流波形の谷部では電圧調節回路３の影響を小さくすることにより、交流全波の脈流波形の谷部でスイッチング素子のオン幅が短くならず、入力電流の谷部付近で入力電流がほとんど流れない期間が長くなることを防止して入力電流の高調波電流成分を低減した例が開示されている（図２５）。
【００２３】
【発明が解決しようとする課題】
ここで、図１７、図１８で説明した主回路の動作について図２６をもとに説明を付け加える。前述のようにスイッチング素子Ｑ１　がオンである期間には、入力電圧ＶｉとインダクタＣＨの１次巻線Ｌ１　で傾きが決定されたインダクタ電流ｉＬ１　が図２８の▲１▼のように流れて、インダクタにエネルギーが蓄積される。スイッチング素子Ｑ１　がオフすると、インダクタには引き続きコンデンサＣ３　への充電電流が図２８の▲２▼のように流れて、エネルギーの蓄積が継続されるとともにスイッチング素子Ｑ１　の両端電圧ＶＤＳは上昇していく。コンデンサＣ３　はスイッチング素子Ｑ１　の寄生容量（Ｃｉｓｓ，Ｃｏｓｓ，Ｃｒｓｓ）及びスイッチング損失低減や雑音低減のために通常スイッチング素子両端に接続するコンデンサの合成容量である。スイッチング素子Ｑ１　の両端電圧ＶＤＳが出力電圧Ｖｏに達するとダイオードＤ１　がオンして、入力電圧Ｖｉ、出力電圧Ｖｏ及びインダクタＣＨの１次巻線Ｌ１　で傾きが決定されたインダクタの放電電流が図２８の▲３▼のように流れる。つまり、インダクタに蓄積されたエネルギーがダイオードＤ１　を介して放出される。
【００２４】
入力電圧Ｖｉは脈流電圧であり、入力電圧Ｖｉが高い場合、つまり脈流電圧における山部付近でのインダクタ電流ｉＬ１　の波形を図２８の（ａ１）に、入力電圧Ｖｉが低い場合、つまり脈流電圧における谷部付近でのインダクタ電流ｉＬ１　の波形を図２８の（ａ２）に示す。山部付近ではＶｉが高いため、インダクタ電流▲１▼の傾きが大きく、インダクタ電流のピーク値に対してコンデンサＣ３　への充電電流▲２▼の影響が出やすい状態であるが、スイッチング素子Ｑ１　への電流▲１▼がコンデンサＣ３　への電流▲２▼に対して比較的大きければ影響は小さい。谷部付近ではＶｉが低いため、インダクタ電流▲１▼の傾きが小さく、インダクタ電流のピーク値に対してコンデンサＣ３　への充電電流▲２▼の影響が出にくい状態である。
【００２５】
次に交流電源ＡＣが高くなり、入力電圧Ｖｉが上昇した場合の脈流電圧の山部付近の動作を図２８（ｂ）に、また入力電圧Ｖｉが同じで負荷が小さくなった場合の脈流電圧の山部付近の動作を図２８（ｃ）に示す。ｉＬ１　はインダクタ電流、ＶＤＳはスイッチング素子Ｑ１　の両端電圧である。図２８（ｂ）ではインダクタＬ１　の充電電流▲１▼の傾きが大きくなり、放電電流▲３▼の傾きが小さくなる。そして、負荷が同じのため、インダクタ放電電流▲３▼の面積が略同じとなる。図２８（ｃ）ではインダクタＬ１　の充放電電流の傾きは同じであるが、負荷が小さくなるため、インダクタ放電電流▲３▼の面積が小さくなる。
【００２６】
いずれの場合も、コンデンサＣ３　への充電電流量は同じであるのに対し、スイッチング素子Ｑ１　への電流▲１▼が相対的に小さくなっているため、インダクタ電流ｉＬ１　のピーク値に対してコンデンサＣ３　への充電電流▲２▼の影響が大きくなってしまう。このとき、制御回路２は前述のように入力電圧Ｖｉ、出力電圧Ｖｏ、スイッチング素子Ｑ１　に流れる電流、インダクタＣＨの２次巻線Ｌ２に誘導される電圧ｅ２　を総合して、スイッチング素子Ｑ１　のオン・オフタイミングを決定するものであるので、コンデンサＣ３　への充電電流の影響は入力電流の歪みとして発生する。
【００２７】
つまり、スイッチング素子Ｑ１　に流れる電流の包絡波形は正弦波形に近いものであっても、上述のように、コンデンサＣ３　への充電電流の影響が大きくなると、実際の入力電流に関連するインダクタ電流ｉＬ１　の包絡波形は脈流電圧の山部付近で大きくなる為、結果的に入力電流は図２７に示すように三角波に近づくとともに谷部付近で入力電流がほとんど流れない期間が長くなってしまい、入力電流の高調波成分が多くなってしまうという課題がある。
【００２８】
特許第３０９３８９３号はもちろん、図２５に示した特願２００２−０７１２４５の例においても入力電流については特許第３０９３８９３号と同等レベルに改善したものであるため、本課題については解決されたものではなく、しかも、制御可能な入力電圧Ｖｉが制限されてしまう課題に対して、特許第３０９３８９３号においては、入力電圧を監視する回路及び切り替えするための回路等が必要であり、回路が複雑となってしまい、装置のコストアップ、大型化につながってしまうという課題がある。
【００２９】
本発明は上記問題点の解決を目的とするものであり、簡単な回路構成で入力電圧が広範囲にわたって変化しても出力電圧を一定に保つことができるようにするとともに、入力電流の高調波成分が少ない電源装置を提供しようとするものである。
【００３０】
【課題を解決するための手段】
請求項１の発明によれば、上記の課題を解決するために、図１に示すように、交流電源ＡＣと、交流電源ＡＣを全波整流する整流器ＲＥと、整流器ＲＥの出力である脈流電圧Ｖｉを入力としスイッチング素子Ｑ１　およびインダクタＣＨを含みスイッチング素子Ｑ１　のオン期間にインダクタＣＨに蓄積したエネルギをスイッチング素子Ｑ１　のオフ期間に出力側に放出させることにより直流電圧変換を行うチョッパ回路よりなる主回路１と、スイッチング素子Ｑ１　をオン・オフ制御する制御回路２とを備え、制御回路２は、主回路１への入力電圧Ｖｉである脈流電圧に比例した第１の検出電圧Ｖ１　を発生する第１検出部と、主回路１の出力電圧Ｖｏに比例した第２の検出電圧Ｖ２　を発生する第２検出部と、スイッチング素子Ｑ１　への通電電流に比例した第３の検出電圧Ｖ３　を発生する第３検出部と、インダクタＣＨに流れる電流に応じた第４の検出電圧ｅ２　を発生する第４検出部と、第２の検出電圧Ｖ２　と設定電圧Ｖｒｅｆとの差分を誤差電圧Ｖ２　’として出力する誤差検出部と、第３の検出電圧Ｖ３　が第１の検出電圧Ｖ１　と誤差電圧Ｖ２　’との積に規定倍率を乗じた電圧値ＱＭになるとスイッチング素子Ｑ１　をオフにし、インダクタＣＨの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧ｅ２　に基づいて検出するとスイッチング素子Ｑ１　をオンにする判定制御部と、脈流電圧Ｖｉの電圧瞬時値が高くなるにつれて脈流電圧Ｖｉの瞬時値に対する第１の検出電圧Ｖ１　の比を小さくする方向に調節する電圧調節回路４とを具備することを特徴とするものである。
【００３１】
請求項２の発明によれば、前記電圧調節回路は、脈流電圧の電圧瞬時値が所定電圧値以上で動作することを特徴とする。
請求項３の発明によれば、前記電圧調節回路は、前記交流電源の実効値の変動が所定電圧値以上で動作することを特徴とする。
請求項４の発明によれば、前記主回路の出力には放電灯を点灯させる放電灯点灯回路が接続されることを特徴とする。
【００３２】
請求項５の発明によれば、前記放電灯点灯回路は前記放電灯の出力を変化させることができることを特徴とする。
請求項６の発明によれば、前記電圧調節回路は、前記放電灯の出力が所定値以下で動作することを特徴とする。
請求項７の発明によれば、前記放電灯点灯回路には調光信号が入力され、調光信号に基づいて前記放電灯の出力を変化させるとともに、前記放電灯の出力が所定値以下となる調光信号が入力された場合に前記電圧調節回路が動作することを特徴とする。
【００３３】
請求項８の発明によれば、前記電圧調節回路は、第１検出部に設けられたツェナーダイオードよりなることを特徴とする。
請求項９の発明によれば、前記制御回路は、インダクタの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧に基づいて検出した時に、前記第３の検出電圧に所定の電圧が発生しているように調節する第２の電圧調節回路を具備することを特徴とする。
請求項１０の発明によれば、前記第２の電圧調節回路は、直流電圧を重畳させる電圧源と、前記電圧源と前記第３検出部との間に設けられた抵抗よりなることを特徴とする。
【００３４】
【発明の実施の形態】
（実施形態１）
第１の実施形態を図１に示す。本実施形態は、図１６に示した従来例の回路構成において、スイッチング素子Ｑ１　と並列にコンデンサＣ２０を追加し、抵抗Ｒ２０及びツェナーダイオードＺＤ２０で構成した電圧調節回路４を第１検出部の抵抗Ｒ２　と並列に接続することによって、入力電流を正弦波に近づけて高調波成分を低減した例である。
【００３５】
図２（ａ）は第１の検出電圧Ｖ１　、図２（ｂ）は入力電流波形を示し、破線は電圧調節回路４が無い場合、実線は電圧調節回路４がある場合を示す。第１検出部には、脈流電圧のツェナーダイオードＺＤ２０が導通しない区間に抵抗Ｒ１　，Ｒ２　の分圧による電圧が発生し、ツェナーダイオードＺＤ２０が導通すると、抵抗Ｒ２０が並列に接続されることになるので、結果として図２（ａ）の実線で示すように脈流電圧の電圧瞬時値が高くなるにつれて、脈流電圧の瞬時値に対する第１の検出電圧Ｖ１　の比が小さくなる電圧が発生する。
【００３６】
このように、検出電圧Ｖ１　を変化させることにより、脈流電圧の山部付近でスイッチング素子Ｑ１　のオン幅を短くするように動作させるため、結果としてコンデンサＣ２０の影響を含めたインダクタ電流の包絡波形は正弦全波波形に近づき、入力電流も正弦波に近づくとともに高調波成分が低減できる。
【００３７】
（実施形態２）
第２の実施形態を図３に示す。本実施形態は、図１に示した実施形態の電圧調節回路４の構成を変えて、ツェナーダイオードＺＤ２０のみの構成としたものである。また、本実施形態は入力交流電源が例えば１００Ｖ〜２５６Ｖの広範囲である場合への対応例である。
【００３８】
ここで使用するツェナーダイオードＺＤ２０の特性は、図４に示すＩｚ−Ｖｚ特性図の例えばＭＡ８０４３（松下製）のように電圧値が変化していく特性である。当然のように、電圧が高いほどインピーダンスが大きい。
【００３９】
図５（ａ）は入力交流電源が１００Ｖ時、（ｂ）は２００Ｖ時、（ｃ）は２５６Ｖ時の検出電圧Ｖ１　を示し、破線は電圧調節回路４が無い場合、実線は電圧調節回路４が有る場合を示す。１００Ｖ時は、前述のようにスイッチング素子Ｑ１　への電流が大きいため、コンデンサＣ２０への電流の影響が無視できるレベルであり、電圧調節回路４を動作させる必要は無く、動作させると逆に入力電流波形が歪んで高調波成分が大きくなる恐れがある。この時、抵抗Ｒ１　とＲ２　の分圧による電圧はツェナーダイオードＺＤ２０のインピーダンスが極めて大きい領域の低い電圧であるため、電圧調節回路４は実質的に動作しない。
【００４０】
２００Ｖ時は、本実施形態ではコンデンサＣ２０への電流の影響が多少現れてくるレベルになっている。この時、脈流電圧の山部付近での検出電圧Ｖ１　の値でツェナーダイオードＺＤ２０のインピーダンスが抵抗Ｒ２　に対して影響し始めるようになっている。つまり図５（ｂ）の実線に示すように、脈流電圧の山部付近で抵抗Ｒ１　とＲ２　の分圧による電圧よりも低下した電圧が検出電圧Ｖ１　となる。
【００４１】
２５６Ｖ時は、更にコンデンサＣ２０の影響が大きくなってくる。この時、検出電圧Ｖ１　は、ツェナーダイオードＺＤ２０により図５（ｃ）の実線のようになり、脈流電圧の山部付近では抵抗Ｒ１　とＲ２　の分圧による電圧よりも大きく低下した電圧となる。
【００４２】
このように、入力交流電源が低い電圧にある時は電圧調節回路４を動作させず、高い電圧にある時に脈流電圧の山部付近でスイッチング素子Ｑ１　のオン幅を短くするように動作させるため、結果としてコンデンサＣ２０の影響を含めたインダクタ電流の包絡波形は正弦全波波形に近づき、入力電流も正弦波に近づくとともに高調波成分が低減できる。
【００４３】
さらに、入力交流電源の変化に対する検出電圧Ｖ１　の変化幅が小さくなり、広い範囲で入力電圧が変動する場合においても、正確な制御動作が可能となる。
【００４４】
（実施形態３）
第３の実施形態を図６に示す。本実施形態は、今まで説明してきた電源装置の負荷として放電灯ｌａ及び放電灯ｌａを点灯させるインバータ回路５からなる放電灯点灯回路を用いた例である。インバータ回路５は、電力の異なる複数種類の放電灯（例えば２４Ｗ，３２Ｗ，４２Ｗ）に対応できるものである。
【００４５】
このように、電源装置の負荷が変動するような場合は、入力交流電源の電圧値が高くなり、しかも負荷が小さくなった場合に前述の課題がさらに顕著となるため、本案の電源装置がより有効となる。
【００４６】
つまり、入力交流電源が高い電圧にある時に脈流電圧の山部付近でスイッチング素子Ｑ１　のオン幅を短くするように動作させるため、負荷が小さい状態であったとしても結果としてコンデンサＣ２０の影響を含めたインダクタ電流の包絡波形は正弦全波波形に近づき、入力電流も正弦波に近づくとともに高調波成分が低減できる。
【００４７】
（実施形態４）
第４の実施形態を図７に示す。本実施形態は、図６に示したインバータ回路５に放電灯判別部６を設け、電力の異なる複数種類の放電灯のうち電力が小さい放電灯を判別した場合に判別信号を出力し、判別信号を受けると電圧調節回路４が動作するようにしたものである。図８は本実施形態で用いる電圧調節回路４の一例を示している。判別信号を受けてスイッチＳＷがオンとなり、ツェナーダイオードＺＤ２０が接続される。
【００４８】
判別信号は、例えば２４Ｗ，３２Ｗ，４２Ｗの放電灯に対応できる場合、２４Ｗの放電灯を判別すると出力される。このようにすることにより、負荷が小さくなり、コンデンサＣ２０の影響が大きくなってきた場合でも、コンデンサＣ２０の影響を含めたインダクタ電流の包絡波形は正弦全波波形に近づけることができ、入力電流も正弦波に近づくとともに高調波成分が低減できる。
【００４９】
（実施形態５）
第５の実施形態を図９に示す。本実施形態は、図６に示したインバータ回路５に電力検出部７を設け、放電灯ｌａで消費する電力が所定値より小さくなった場合に検出信号を出力し、検出信号を受けると電圧調節回路４を積極的に動作させるようにしたものである。また、本実施形態は入力交流電源が例えば１００Ｖ〜２５６Ｖの広範囲である場合への対応例である。
【００５０】
図１０に具体的な構成の一例を示す。インバータ回路５は一般的な直列インバータにインダクタＬ３０、コンデンサＣ３１、放電灯ｌａの直列共振回路を接続した構成である。放電灯ｌａで消費する電力は、抵抗Ｒ３０でスイッチング素子Ｑ３１のソース電流を検出した電圧を抵抗Ｒ３１とコンデンサＣ３２で積分することにより検出されている。この電力検出電圧が所定電圧Ｖｒｅｆより小さくなると、コンパレータＣＰの出力がＨｉｇｈとなり、検出信号を出力する。電圧調節回路４は、図１１に示すように、ツェナーダイオードＺＤ２０と、これに並列に接続されたツェナーダイオードＺＤ２１とスイッチＳＷの直列回路で構成されている。ツェナーダイオードＺＤ２１は、ツェナーダイオードＺＤ２０と同様な傾向のＶｚ−Ｉｚ特性を示すものでツェナー電圧値がより低いものである。電力検出部７から検出信号が出力されると、スイッチＳＷがオンとなり、ツェナーダイオードＺＤ２１が並列に接続された状態になり、電圧調節回路４がより積極的に動作することになる。
【００５１】
図１２に検出電圧Ｖ１　の入力交流電源の電圧値及び負荷の状態による波形の変化を示す。ここでも、破線は電圧調節回路４が無い場合、実線は電圧調節回路４が有る場合を示す。図１２より分かるように、入力交流電源の電圧が高くなっても負荷が小さくなってもコンデンサＣ２０の影響が大きくなり、また、入力交流電源の電圧値が同じであっても負荷が小さくなると更にコンデンサＣ２０の影響が大きくなるのに合わせて、電圧調節回路４の影響を大きくするようにしているので、より細かく入力電流波形を正弦波に近づけることができ、高調波成分を低減できる。更に、入力交流電源の変化及び負荷の変化に対する検出電圧Ｖ１　の変化幅が小さくなり、広い範囲で入力電圧が変動する場合においても、正確な制御動作が可能となる。
【００５２】
ここで、インバータ回路は、前述のように電力の異なる複数種類の放電灯に対応できるもの、調光用インバータのもの、蛍光灯のように温度によって消費電力が変化する放電灯に対応するもの等、どのようなタイプでも本実施形態を適用できる。
【００５３】
なお、電力検出部７で負荷の状態を数段階に分けて検出するとともに、電圧調節回路４のツェナーダイオード及びスイッチを並列に追加していき、負荷の状態に合わせてスイッチを切り替えていくようにすれば、更に細かく入力電流の波形整形が可能となる。
【００５４】
また、図１３に示すように、ツェナーダイオードＺＤ２１の代わりに抵抗Ｒ２０を挿入し、負荷が所定値より大きい場合にはスイッチＳＷをオン状態、負荷が所定値以下になると検出信号によりスイッチＳＷをオフさせることによっても同様に入力電流の高調波成分を低減できる。
【００５５】
（実施形態６）
第６の実施形態を図１４に示す。本実施形態は、図６に示したインバータ回路５が調光用インバータ回路であり、調光器８からの調光信号に応じて放電灯ｌａの電力を変化させて調光するものである。また、調光信号は電圧調節回路４にも入力され、放電灯ｌａで消費する電力が所定値より小さくなる調光信号が入力された場合に、電圧調節回路４を積極的に動作させるようにしたものである。本実施形態においても、前述の実施形態と同様の動作をさせることにより、同様の効果を得ることができる。
【００５６】
（実施形態７）
第７の実施形態を図１５に示す。本実施形態は、今まで説明してきた電源装置に前述（図２４）の電圧調節回路３を追加し、直流電圧源Ｖｃｃと第３検出部との間に抵抗Ｒ１６を挿入したものである。電圧調節回路３、つまり抵抗Ｒ１６を追加することにより、更に広い範囲で入力電圧が変動する場合においても、出力電圧Ｖｏをほぼ一定に保つように正確な制御動作が可能となる。しかも、出力電圧Ｖｏが昇圧するような状態（例えば入力電圧が高く、負荷が小さくなった状態）になれば、自動的にドライブ回路の出力を停止することにより、昇圧を防止できるとともに出力電圧Ｖｏをほぼ一定に保つことができる。そして、抵抗Ｒ１６を追加することにより脈流電圧の谷部付近でスイッチング素子Ｑ１　のオン幅が短くなり、入力電流の谷部付近で入力電流がほとんど流れない期間が長くなろうとするところを、電圧調節回路４によって併せて改善でき、入力電流の高調波成分を低減できる。
【００５７】
負荷として放電灯点灯回路を用いる場合は、前述のように出力を低減させる調光機能が付加される、あるいは調光機能がなくても放電灯の短寿命を防止するために点灯させる前に放電灯のフィラメントのみを加熱するいわゆる先行予熱機能が付加されており、通常使用状態での負荷としての変動が大きいため、本実施形態の電源装置と組み合わせることにより、本実施形態の効果がより顕著に表れてくるものである。
【００５８】
以上述べてきた各実施形態では主回路１を昇圧型のチョッパ回路としたが、他の形式のチョッパ回路（降圧型や反転型（昇降圧型）など）であっても本発明の技術思想を適用することができるのは言うまでもない。
【００５９】
【発明の効果】
本発明によれば、交流電源を全波整流する整流器の出力である脈流電圧を入力とするチョッパ回路のスイッチング素子を、脈流電圧に比例した第１の検出電圧と、出力電圧に比例した第２の検出電圧と、スイッチング素子への通電電流に比例した第３の検出電圧と、インダクタに流れる電流に応じた第４の検出電圧に基づいてオン・オフ制御する電源装置において、脈流電圧の電圧瞬時値が高くなるにつれて脈流電圧の瞬時値に対する第１の検出電圧の比を小さくする方向に調節する電圧調節回路を設けたことにより、簡単な回路構成で入力電圧が広範囲にわたって変化しても出力電圧を一定に保つことができるとともに、入力電流の高調波成分が少ない電源装置を提供することができる。また、入力電流のピーク値が抑えられて正弦波形に近づくため、入力力率が高くなり、入力電流値も低く抑えることができる効果もある。さらに、電源装置の回路電流も抑えられることになるので、スイッチング素子等での損失も減少し、信頼性が向上するという効果も併せ持つ。
【図面の簡単な説明】
【図１】本発明の実施形態１の回路図である。
【図２】本発明の実施形態１の動作説明図である。
【図３】本発明の実施形態２の回路図である。
【図４】本発明の実施形態２の電圧調節回路に用いるツェナーダイオードの電圧−電流特性図である。
【図５】本発明の実施形態２の動作説明図である。
【図６】本発明の実施形態３のブロック回路図である。
【図７】本発明の実施形態４のブロック回路図である。
【図８】本発明の実施形態４に用いる電圧調節回路の一例を示す回路図である。
【図９】本発明の実施形態５のブロック回路図である。
【図１０】本発明の実施形態５の要部構成の一例を示す具体回路図である。
【図１１】本発明の実施形態５に用いる電圧調節回路の一例を示す回路図である。
【図１２】本発明の実施形態５の動作説明図である。
【図１３】本発明の実施形態５に用いる電圧調節回路の他の一例を示す回路図である。
【図１４】本発明の実施形態６のブロック回路図である。
【図１５】本発明の実施形態７の回路図である。
【符号の説明】
【図１６】従来例１の回路図である。
【図１７】図１６の主回路の要部構成を示す回路図である。
【図１８】図１６の主回路のインダクタ電流とその２次巻線電圧を示す波形図である。
【図１９】図１６の主回路のインダクタ電流と入力電圧を示す波形図である。
【図２０】図１６の主回路のインダクタ電流と入力電流を示す波形図である。
【図２１】図１６の主回路のスイッチング素子の動作を示す波形図である。
【図２２】従来例２の回路図である。
【図２３】従来例３の回路図である。
【図２４】従来例４の回路図である。
【図２５】従来例４の要部回路図である。
【図２６】図１６の主回路の要部構成を示す回路図である。
【図２７】図１６の主回路の１つの課題である入力電流歪みを示す波形図である。
【図２８】図１６の主回路の動作説明のための波形図である。
【符号の説明】
１　　主回路
２　　制御回路
３　　電圧調節回路
Ｑ１　　スイッチング素子
ＣＨ　インダクタ
Ｖ１　　第１の検出電圧
Ｖ２　　第２の検出電圧
Ｖ３　　第３の検出電圧
ｅ２　　第４の検出電圧
【図１】
2004040965.tif 000003
【図２】
2004040965.tif 000004
【図３】
2004040965.tif 000005
【図４】
2004040965.tif 000006
【図５】
2004040965.tif 000007
【図６】
2004040965.tif 000008
【図７】
2004040965.tif 000009
【図８】
2004040965.tif 000010
【図９】
2004040965.tif 000011
【図１０】
2004040965.tif 000012
【図１１】
2004040965.tif 000013
【図１２】
2004040965.tif 000014
【図１３】
2004040965.tif 000015
【図１４】
2004040965.tif 000016
【図１５】
2004040965.tif 000017
【図１６】
2004040965.tif 000018
【図１７】
2004040965.tif 000019
【図１８】
2004040965.tif 000020
【図１９】
2004040965.tif 000021
【図２０】
2004040965.tif 000022
【図２１】
2004040965.tif 000023
【図２２】
2004040965.tif 000024
【図２３】
2004040965.tif 000025
【図２４】
2004040965.tif 000026
【図２５】
2004040965.tif 000027
【図２６】
2004040965.tif 000028
【図２７】
2004040965.tif 000029
【図２８】
2004040965.tif 000030