(57)【要約】【課題】光吸収層での電界強度を十分に低減してイオン化率を低減すると同時に、低濃度層での電界強度を適正に維持する。【解決手段】半導体受光素子は、基板上の第１導電型の第１半導体層と、第１半導体層上の低容量化層（１３）と、低容量化層（１３）上に位置し、検出対象波長の光を吸収するバンドギャップを有する第１導電型の光吸収層（１５）と、光吸収層上に位置し、前記光吸収層よりも不純物濃度が高く、電圧印加時に電界強度分布を急激に変化させる第１導電型の電界制御層（１６）と、電界制御層上に位置し、電圧印加時にアバランシェ増倍を生じさせる第１導電型のアバランシェ増倍層（１７）と、アバランシェ増倍層上に位置する第２導電型の第２半導体層とを備え、低容量化層（１３）は、第１半導体層よりも不純物濃度の低い第１導電型の低濃度層（１３ａ）と、第１導電型と逆の極性を有する第２導電型の電界傾斜防止層（１４）とで構成される。【選択図】  図６
2004363461.tif 000002
【特許請求の範囲】
【請求項１】
基板上の第１導電型の第１半導体層と、
前記第１半導体層上に位置し、前記第１半導体層よりも不純物濃度の低い第１導電型の低濃度層と、前記第１導電型と逆の極性を有する第２導電型の電界傾斜防止層とで構成される低容量化層と、
前記低容量化層上に位置し、検出対象波長の光を吸収する第１導電型の光吸収層と、
前記光吸収層上に位置し、前記光吸収層よりも不純物濃度が高く、電圧印加時に電界強度分布を急激に変化させる第１導電型の電界制御層と、
前記電界制御層上に位置し、電圧印加時にアバランシェ増倍を生じさせる第１導電型のアバランシェ増倍層と
前記アバランシェ増倍層上に位置する第２導電型の第２半導体層と
を備える半導体受光素子。
【請求項２】
前記電界傾斜防止層は、前記低容量化層と前記光吸収層の界面近傍に位置し、前記電圧印加時に、前記低容量化層での電界強度分布を所定の空乏層が形成される電界強度に維持することを特徴とする請求項１に記載の半導体受光素子。
【請求項３】
前記電界傾斜防止層の第２導電型の不純物濃度は、前記低濃度層の第１導電型の不純物濃度よりも高いことを特徴とする請求項１に記載の半導体受光素子。
【請求項４】
前記低容量化層のイオン化率は、前記光吸収層のイオン化率よりも低いことを特徴とする請求項１に記載の半導体受光素子。
【請求項５】
半導体基板上に形成された受光素子と、
前記半導体基板上で前記受光素子に向かって延び、当該受光素子に接合される光導波路と
を備え、前記受光素子は、
前記半導体基板上に位置する第１導電型の第１半導体層と、
前記第１半導体層上に位置し、前記第１半導体層よりも不純物濃度の低い第１導電型の低濃度層と、前記第１導電型と逆の極性を有する第２導電型の電界傾斜防止層とで構成される低容量化層と、
前記低容量化層上に位置し、前記光導波路を伝播して入射する検出対象波長の光を吸収する第１導電型の光吸収層と、
前記光吸収層上に位置し、前記光吸収層よりも不純物濃度が高く、電圧印加時に電界強度分布を急激に変化させる第１導電型の電界制御層と、
前記電界制御層上に位置し、電圧印加時にアバランシェ増倍を生じさせる第１導電型のアバランシェ増倍層と
前記アバランシェ増倍層上に位置する第２導電型の第２半導体層と
を備える半導体受光装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体受光素子に関し、特に、光ファイバを用いた光通信において高速応答し、かつ低雑音のアバランシェフォトダイオード（受光素子内に増倍機構を持つ受光素子）に関する。
【０００２】
【従来の技術】
インターネットの構築とマルチメディアの発達につれ、より高速な光通信システムへの要望が高まっている。これにともなって、光信号を電気信号に変換する受光素子にも高速化が望まれ、１０Ｇｂｉｔ／ｓ以上の情報伝達速度が要求されている。
【０００３】
高速応答を実現する受光素子として、図１に示すような裏面入射型の受光素子が知られている（たとえば、特許文献１参照）。この受光素子では、キャリア走行時間を短縮させて高速応答特性を実現するために、空乏層幅を１μｍ程度と薄く設定している。空乏層幅を薄くするために、図１（ｂ）に示す動作層１０３に含まれる光吸収層の膜厚も必然的に薄くなる。
【０００４】
しかし、光吸収層の膜厚を薄くすると、基板１０１裏面から反射防止膜１０７を通して入射した光が、吸収層１０３で完全に吸収されず、数十％は透過してしまう。そこで、金属電極１０５と半導体層１０４との間に反射膜１０８を挿入し、透過光を反射して光吸収層に戻す構成としている。反射を利用して光吸収層を２度通過させことにより、十分な量子効率を確保している。
【０００５】
一方、高速、低容量、高感度を実現するアバランシェフォトダイオード（ＡＰＤ）も知られている（たとえば、特許文献２参照）。図２は、アバランシェフォトダイオードの一例を示す。従来のアバランシェフォトダイオードは、ＩｎＰ基板２０１およびｎ＋ＩｎＰ層２０２上に、ＩｎＰバッファ層２０３、ＩｎＧａＡｓ光吸収層２０４が位置し、その上に、組成がＩｎＧａＡｓからＩｎＰに徐々に変化したヘテロ障壁緩和層（不図示）を介して、ｎ＋ＩｎＰ電界降下層２０５が配置される。電界降下層２０５は、電界強度を急激に変化させるための層である。電界降下層２０５上に、ｉ（半絶縁性）型またはｎ−型のＩｎＰアバランシェ増倍層２０６と、増倍層幅を制御するｐ＋ＩｎＰ層２０７が位置する。この素子は、ＩｎＧａＡｓ光吸収層２０４とＩｎＰアバランシェ増倍層２０６が分離したＳＡＭ（Ｓｅｐａｒａｔｅ  Ａｂｓｏｒｐｔｉｏｎ  Ｍｕｌｔｉ−ｌａｙｅｒ）構造を採用している。
【０００６】
【特許文献１】
特開２００２−２５２３６６号公報
【０００７】
【特許文献２】
特開平５−７５１６０号公報
【０００８】
【発明が解決しようとする課題】
アバランシェフォトダイオードの高性能化のために素子の低雑音化が要求されており、アバランシェ特有の増倍による過剰雑音を抑える必要がある。この過剰雑音発生のメカニズムについて、図３を参照して説明する。
【０００９】
図３（ａ）は図２に示す積層構造Ｂを、図３（ｂ）は各層に対応する電界強度分布を示し、図３（ｃ）はキャリアの増倍工程を時系列に示した図である。アバランシェ増倍層２０６では、キャリアを加速してなだれ式にイオン化を生じさせるために電界強度が高くなっている。増倍層２０６での高電界分布は、電界降下層２０５によって急激に低下し、光吸収層２０４とバッファ層２０３で、ほぼ一定の電界強度に保たれている。
【００１０】
このような電界強度分布において、Ｐ電極２０８とＮ電極（不図示）に逆バイアス電極が印加されると、図３（ｃ）に示すように、入射光は光吸収層２０４で吸収されて電子、ホール対を発生する。発生した電子は、矢印▲１▼’に示すように正の電圧が印加されたｎ＋ＩｎＰ基板２０１側へ引き寄せられる。一方、ホールは矢印▲１▼に示すように、負の電圧が印加されたｐ＋型領域側へ引き寄せられる。ホールが通過する領域のうち、高電界領域である増倍層２０６を走行中のホールは、母体（半導体）の原子に衝突して電子、ホール対を発生してキャリアの増倍が起きる（▲２▼）。発生した電子は、ｎ＋基板側へ引き寄せられる（▲２▼’）。ホールは高電界の増幅層２０６で加速され、イオン化を引き起こしてさらに別の電子、ホール対を発生させる（▲３▼）。図３（ｃ）の例では、イオン化が３度起きて、信号強度は４倍に増幅される。
【００１１】
イオン化により生じた電子は、比較的電界の低い領域を通過するので、さらなるイオン化は生じにくいが、ＩｎＧａＡｓ光吸収層２０４内でイオン化する可能性がある（▲４▼）。図４に示すように、電界が４．５×１０５  Ｖ／ｃｍと比較的低い状態であっても、ＩｎＧａＡｓはＩｎＰと比較してイオン化が起こりやすいからである。
【００１２】
ＩｎＧａＡｓ光吸収層２０４で予定外のイオン化で生成されたホールは、アバランシェ増倍層２０６に引き寄せられ、電界で加速されてイオン化を引き起こし、設計された増倍率が変動する。増倍率の変動は過剰雑音の原因となるので望ましくない。
【００１３】
特に、図３（ｃ）のサークルＣで示すように、前回の入射光に対する光電変換サイクルの終了時に光吸収層２０４で電子、ホール対が生じた場合、ホールは矢印▲４▼’に示すように、次の入射光に対する光電変換サイクルでアバランシェ増倍層２０６に移動して増幅し、次の入射信号に影響する。
【００１４】
ＩｎＧａＡｓ光吸収層２０４でのイオン化を低減するためには、
（１）ＩｎＧａＡｓ光吸収層２０４の膜厚を薄くしてイオン化を起こす体積を低減する方法と、
（２）電界降下層２０５の濃度を高くして電界の勾配を大きくし、ＩｎＧａＡｓ光吸収層２０４の電界をさらに低減する方法
が考えられる。
【００１５】
しかし、（１）の光吸収層の膜厚を低減する方法では、上述したように、入射光の吸収が十分に行われず、受光感度が低下するという欠点がある、
一方、（２）の方法でイオン化を防止しようとすると、ＩｎＰバッファ層２０３まで設計どおりに空乏化させた状態で、光吸収層２０４の電界強度を極力落とす必要がある。しかし、図５に示すように、光吸収層２０４のバックグラウンド濃度により、現実には光吸収層２０４での電界に傾きが生じるので、吸収層２０４の電界強度を極限まで低減させた場合、製造誤差によりバッファ層２０３での電界強度が低くなりすぎて空乏化されない素子が発生する。
【００１６】
受光素子の応答時間は、ＣＲ時定数、キャリア走行時間、ＧＢ積（ゲインとアバランシェビルドアップ時間の積）によって規定されるので、これらの値を設計どおりに制御するためには、空乏化を設計どおりに行わなければならない。単に光吸収層での電界強度を低くするだけでは、設計どおりの空乏層が形成されず、イオン化率の低減以前に、応答特性が損なわれてしまうという問題がある。
【００１７】
そこで、本発明では、光吸収層の電界を下げても、設計どおりの空乏層が確実に得られる電界分布を有する半導体受光素子を提供する。換言すると、光吸収層でのイオン化率を十分に低くして過剰雑音を抑制するとともに、周波数応答特性を向上することができる半導体受光素子の提供を目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、本発明では、キャリア増倍層と逆の側で光吸収層に隣接する低容量化層を、不純物濃度の低い低濃度層と、この低濃度層と逆の導電型で低濃度層よりも不純物濃度の高い電解傾斜防止用の薄膜とで構成する。この薄膜の存在によって、光吸収層での電界強度を十分に低くし、かつ、低濃度層での電界強度の低下を防止して、設計どおりの空乏層が実現される。
【００１９】
より具体的には、本発明のひとつの側面では、半導体受光素子は、（ａ）基板上の第１導電型の第１半導体層と、（ｂ）第１半導体層上に位置し、第１半導体層よりも不純物濃度の低い第１導電型の低濃度層と、第１導電型と逆の極性を有する第２導電型の電界傾斜防止層とで構成される低容量化層と、（ｃ）低容量化層上に位置し、検出対象波長の光を吸収する第１導電型の光吸収層と、（ｄ）光吸収層上に位置し、光吸収層よりも不純物濃度が高く、電圧印加時に電界強度分布を急激に変化させる第１導電型の電界制御層と、（ｅ）電界制御層上に位置し、電圧印加時にアバランシェ増倍を生じさせる第１導電型のアバランシェ増倍層と、（ｆ）アバランシェ増倍層上に位置する第２導電型の第２半導体層とを備える。
【００２０】
低容量化層に挿入される電界傾斜防止層は、低容量化層と光吸収層の界面近傍に位置し、電圧印加時に、低容量化層での電界強度分布を所定の空乏層が形成される電界強度に維持する。
【００２１】
換言すると、電圧印加時に低容量化層での電界強度は光吸収層での電界強度よりも若干高くなる。このような電界強度分布は、電界傾斜防止層の第２導電型の不純物濃度を、低濃度層の第１導電型の不純物濃度よりも高くして、電界強度分布の傾斜を回復することによって達成できる。
【００２２】
電界傾斜防止層の膜厚と不純物濃度は、低容量化層で所定の空乏化が実現され、かつ、低容量化層全体のイオン化率が、光吸収層でのイオン化率よりも低く保たれる範囲で適宜決定される。
【００２３】
上述した受光素子は、たとえば、モノリシックに形成された光導波路付きアバランシェフォトダイオード（ＡＰＤ）受光装置に適用することができる。この場合、受光装置は、半導体基板上に形成された受光素子と、半導体基板上で前記受光素子に向かって延びて受光素子に接合される光導波路とを備える。半導体基板上の受光素子の構成は上述した受光素子と同様であり、光吸収層と第１半導体層の間に位置する低容量化層に、逆の導電型の薄い電界傾斜防止層が挿入されている。
【００２４】
本発明のその他の特徴、効果は、図面を参照して以下で述べる詳細な説明により、いっそう明確になる。
【００２５】
【発明の実施の形態】
以下で、図面を参照して本発明の実施形態を説明する。
【００２６】
図６は、本発明の一実施形態に係る半導体受光素子１０の断面構成を示す図である。図６（ｂ）は、図６（ａ）のサークルＤで囲んだ受光部の拡大断面図である。
【００２７】
図６の例における半導体受光素子１０は、ｎ型ＩｎＰ基板１１の裏面に無反射膜２４の光入射面を設けた、いわゆる裏面入射型の受光素子である。ｎ＋型ＩｎＰ基板１１上に、ｎ＋型のＩｎＰ層（第１半導体層）１２、低容量化層１３、ｎ−型ＩｎＧａＡｓ光吸収層１５、電界制御層１６、アバランシェ増倍層１７、ｐ＋型ＩｎＰ（第２半導体層）１８の積層構造を有する。
【００２８】
低容量化層１３は、素子を低容量化するための層であり、ｎ＋型ＩｎＰ層（第１半導体層）１２よりも不純物濃度が低いｎ−型ＩｎＰ低濃度層１３ａと、ｐ＋型の電界傾斜防止層１４とで構成される。
【００２９】
低濃度層１３ａのｎ型不純物濃度は、たとえば約５×１０１５ｃｍ−３であり、電界傾斜防止層１４のｐ型不純物濃度は、たとえば１×１０１６ｃｍ−３である。実施形態では、主としてｎ−型ＩｎＰ低濃度層１３ａで構成される低容量化層１３の一部に、膜厚５０ｎｍ程度の薄いｐ＋型ＩｎＰ層が電界傾斜防止層１４として挿入された状態となっている。低容量化層１３の膜厚は０．５μｍ程度である。
【００３０】
電界傾斜防止層１４は、好ましくは、低容量化層１３と光吸収層１５の界面近傍に位置する。ｎ−型ＩｎＧａＡｓ光吸収層１５での電界強度は、バックグラウンドキャリア濃度（たとえばが５×１０１５ｃｍ−３）によって傾斜するが、逆導電型の電解傾斜防止層１４を挿入することによって、低濃度層１３ａでの電界強度が、空乏化可能なレベルよりも低くなるのを防止する。
【００３１】
上述した例では、電界傾斜防止層１４の膜厚を５０ｎｍ、不純物濃度を１×１０１６ｃｍ−３としたが、電界傾斜防止層１４の膜厚と不純物濃度は、設計どおりの空乏化を実現でき、かつ低容量化層１３のイオン化率が光吸収層１５のイオン化率よりも低く維持される範囲内で、適宜選択される。
【００３２】
ＩｎＧａＡｓ光吸収層１５は、検出対象の波長の光を吸収するバンドギャップを有し、その膜厚は実施形態では０．８μｍ程度である。基板１１の裏面（光入射面）から入射した光は、ｎ型ＩｎＰ基板１１とｎ＋ＩｎＰ層１２および低容量化層１３を透過し、光吸収層１５で吸収されて、電子、ホール対が生成される。
【００３３】
光吸収層１５上のｎ＋型ＩｎＰ電界制御層１６は、光吸収層１５よりも高い不純物濃度を有し、後述するように、逆バイアス印加時に、半導体受光素子１０における電界強度分布を急激に変化させる。
【００３４】
ｎ＋型ＩｎＰ電界制御層１６の上に位置するｎ−型アバランシェ増倍層１７は高電界領域であり、電界によるキャリアの加速によりイオン化を促進する。光吸収層１５で生成されてｐ＋型ＩｎＰ層１８に引き寄せられたホールは、増倍層１７で加速されてさらに別の電子、ホール対を生じさせ、キャリアを増倍する。このアバランシェ増倍層１７と、ＩｎＧａＡｓ光吸収層１５の間に位置するｎ＋型ＩｎＰ電界制御層１６により、基板１１側に向かって電界強度は急激に降下し、ＩｎＧａＡｓ光吸収層１５でのイオン化率を極力低減する。
【００３５】
アバランシェ増倍層１７上には、ｐ＋型ＩｎＰ層（第２半導体層）１８が位置し、ｐ＋型ＩｎＰ層１８上には、Ｐ電極２１と無反射膜１９が設けられ、さらにその上に金属電極２２が位置する。
【００３６】
図７（ａ）および７（ｂ）は、図６に示す半導体受光素子１０における電界強度分布を示す図である。
【００３７】
図３と関連してすでに述べたように、アバランシェ増倍層１７では、電界による加速でイオン化されたキャリア（第１実施形態においてはホール）を所定の増倍率で増倍するために、一定の高電界を必要とする。アバランシェ増倍層１７での高電界は、図７（ｂ）の矢印Ｅに示すように、電界制御層１６によって、急激に降下する。この電界強度の降下の度合い（勾配）は、不純物の導電型と濃度を選択することによって、所望のレベルに設定することができる。すなわち、ＩｎＧａＡｓ光吸収層１５での望ましくないイオン化を防止して、過剰雑音の原因を除去できる程度に、十分に電界強度を降下させる不純物濃度とする。
【００３８】
光吸収層１５での電界強度は、バックグラウンドキャリア濃度によりやや傾斜する。しかし、矢印Ｆで示すように、低容量化層１３にｐ＋型電界傾斜防止層１４を挿入することにより、光吸収層１５で空乏化の限界近くまで低減された電界強度を回復する。ｐ＋型電解傾斜防止層１４で電界強度を若干回復させることによって、光吸収層１５での電界強度を十分に低減すると同時に、低容量化層１３あるいは低濃度層１３ａでの空乏化を設計どおりに実現することができる。
【００３９】
ｐ＋型電界傾斜防止層の不純物導電型は、ｎ＋型電界制御層１６とは逆の導電型なので、電界強度の傾きも逆方向となる。ｐ＋型電界傾斜防止層１４での電界強度の回復は、その不純物濃度を制御することによって、低容量化層１３で空乏化が確実に行われ、かつ容量とイオン化率を十分に低く維持できる程度にする。
【００４０】
従来のように、低濃度層に逆導電型の電界傾斜防止層１４を挿入しない場合は、光吸収層１５と低濃度層１３ａの不純物濃度が５×１０１５ｃｍ−３、光吸収層１５の膜厚が０．８μｍという本実施形態と同じ条件において、光吸収層１５での電界強度を０．６〜１．０×１０５  Ｖ／ｃｍまでしか低減することができなかった。なぜなら、バックグラウンド濃度の影響で、膜厚０．５μｍの低濃度層の終端では電界強度が２．０×１０４  Ｖ／ｃｍまで下がり、これ以上低下させると低濃度層が十分に空乏化しなくなるからである。
【００４１】
低濃度層が設計どおりに空乏化しないと、ウエハ間での素子容量のばらつきが大きくなる。この結果、増倍率Ｍ＝１０に設定したときの遮断周波数が平均で７％も低くなり、歩留まりが低下する。
【００４２】
これに対して、本実施形態の構造では、低容量化層１３を構成する低濃度層１３ａの間にｐ＋型ＩｎＰ（電界傾斜防止）層１４を挿入することによって、光吸収層１５での電界強度を０．１〜０．５×１０５  Ｖ／ｃｍまで低減することが可能になる。光吸収層１５での電界強度をここまで低くしても、低容量化層１３（あるいは低濃度層１３ａ）での空乏化が確保されるからである。この電界強度低減効果をイオン化率に換算すると１桁小さくなる。
【００４３】
図８は、第１実施形態の半導体受光素子による光吸収層でのイオン化率低減効果を示すグラフである。図８のグラフは、ＩｎＰ低濃度層１３ａ上にｐ＋ＩｎＰ層１４を介して位置するＩｎＧａＡｓ光吸収層１５について、電界の逆数に対するイオン化率をプロットしたものである。
【００４４】
このグラフから、電界強度の逆数が２倍に変化すると、すなわち、光吸収層１５での電界強度が１／２に低減されると、ＩｎＧａＡｓのイオン化率が１桁低減することがわかる。
【００４５】
図８のグラフに見られるイオン化率の値は、膜厚が１μｍ以下の光吸収層ではほとんどイオン化を発生させない値とみなしてよい。したがって、過剰雑音を効果的に抑制できる。過剰雑音の低減により高いＧＢ積が得られ、遮断周波数の改善も期待できる。
【００４６】
図９および図１０は、図６に示す半導体受光素子の作製工程図である。
【００４７】
まず、図９（ａ）に示すように、ｎ＋型ＩｎＰ基板１１上に、ｎ＋型ＩｎＰ層１２、ｎ−型ＩｎＰ（低濃度）層１３ａ、ｐ＋型ＩｎＰ（電界傾斜防止）層１４、ｎ−型ＩｎＧａＡｓ光吸収層１５、ｎ＋ＩｎＰ電界制御層１６、ｎ−型アバランシェ増倍層１７、ｐ＋ＩｎＰ層１８を、エピタキシャル成長により順次形成して、ＡＰＤ動作領域を形成する。
【００４８】
次に、図９（ｂ）に示すように、ｐ＋ＩｎＰ層１８上に、たとえばリング状のＰ側電極２１を形成する。Ｐ側電極２１は、たとえばレジスト（不図示）を電極パターンにパターニングし、抵抗加熱真空蒸着や電子ビーム蒸着などにより金属を蒸着し、その後リフトオフすることによって形成される。
【００４９】
次に、図９（ｃ）に示すように、Ｐ側電極の外側に、基板１１に到達する溝２３を形成する。
【００５０】
次に、図９（ｄ）に示すように、溝２３の外側の積層表面から、溝２３の内部側壁の一部にかけてＮ側電極２５を形成する。Ｎ型電極も、レジストパターンを用いた蒸着等により形成される。このとき、積層表面でＰ側電極２１の高さとＮ側電極の高さが揃うように形成するのが望ましい。
【００５１】
次に、図１０（ｅ）に示すように、全面にＳｉＮパッシベーション膜２７を形成する。パッシベーション膜２７は、同時に無反射膜としても機能する。
【００５２】
次に、図１０（ｆ）に示すように、エッチングにより、パッシベーション膜２７にＰ側電極２１およびＮ側電極２５に到達するコンタクトホール２８を形成する。
【００５３】
次に、図１０（ｇ）に示すように、必要な領域にのみメッキ層を成長させて、Ｐ側電極２１とＮ側電極２５の各々に接続するメッキ電極２９を形成する。
【００５４】
最後に、図１０（ｈ）に示すように、基板１１の裏面にＳｉＮ無反射膜を形成し、裏面入射型の半導体受光素子が完成する。
【００５５】
本発明の半導体受光素子構造は、受光素子と光導波路が一体になった受光装置にも適用できる。
【００５６】
図１１は、図６の半導体受光素子を、テーバ光導波路付きのＡＰＤ受光装置４０に適用した例を示す。
【００５７】
図１１の例では、光導波路付きＡＰＤ受光装置４０は、半絶縁性半導体基板４１上に形成された受光素子４７と、半導体基板４１上でこの受光素子４７に向かって延びるテーパ光導波路４５とを有する。テーパ光導波路４５は、受光素子４７に向かって膜厚が連続的に増加するテーパ状のコア層４３と、コア層４３の上面と側面を覆い、受光素子４７に向かって膜厚が連続的に減少する上部クラッド層４４とで構成される。
【００５８】
コア層４３の膜厚が受光素子４７に向かってテーバ状に増大する構成とすることで、受光素子４７と光導波路４５との接合部での光結合損失の増大を防止している。
【００５９】
受光素子４７は、図６に示す半導体受光素１０子と同様に、基板４１上のＮ型半導体層４２とＰ型半導体層５８の間に、受光部５０を有する。すなわち、Ｎ型半導体層４２上の低容量化層５３層と、テーパ光導波路から伝播した検出対象波長の光を吸収する光吸収層５５と、電界強度分布を急激に変化させる電界降下層（電界制御層）５６と、アバランシェ増倍層５７との積層構造を有する。低容量化層５３は、Ｎ型半導体層４２よりも不純物濃度の低いｎ−型の低濃度層５３ａと、ｐ＋型の電界傾斜防止層５４とで構成され、光吸収層５５での電界強度を十分に低減すると同時に、低容量化層での空乏層を設計どおりに実現する。
【００６０】
図１１の例では、テーパ光導波路４５と受光素子４７を半絶縁性半導体基板４１上にモノリシックに集積した受光装置に本発明を適用しているが、任意の光導波路と受光素子との組み合わせにも本発明が適用可能であることは言うまでもない。
【００６１】
最後に、上記説明に関して、以下の付記を開示する。
（付記１）  基板上の第１導電型の第１半導体層と、
前記第１半導体層上に位置し、前記第１半導体層よりも不純物濃度の低い第１導電型の低濃度層と、前記第１導電型と逆の極性を有する第２導電型の電界傾斜防止層とで構成される低容量化層と、
前記低容量化層上に位置し、検出対象波長の光を吸収するバンドギャップを有する第１導電型の光吸収層と、
前記光吸収層上に位置し、前記光吸収層よりも不純物濃度が高く、電圧印加時に電界強度分布を急激に変化させる第１導電型の電界制御層と、
前記電界制御層上に位置し、電圧印加時にアバランシェ増倍を生じさせる第１導電型のアバランシェ増倍層と、
前記アバランシェ増倍層上に位置する第２導電型の第２半導体層と
を備える半導体受光素子。
（付記２）  前記電界傾斜防止層は、前記低容量化層と前記光吸収層の界面近傍に位置し、前記電圧印加時に、前記低容量化層での電界強度分布を所定の空乏層が形成される電界強度に維持することを特徴とする付記１に記載の半導体受光素子。
（付記３）  前記電圧印加時に、前記低容量化層の電界強度は、前記光吸収層の電界強度よりも高いことを特徴とする付記１に記載の半導体受光素子。
（付記４）  前記電界傾斜防止層の第２導電型の不純物濃度は、前記低濃度層の第１導電型の不純物濃度よりも高いことを特徴とする請求項１に記載の半導体受光素子。
（付記５）  前記電界傾斜防止層は、第２導電型の不純物濃度が約１×１０１６ｃｍ−３であることを特徴する付記１に記載の半導体受光素子。
（付記６）  前記低容量化層のイオン化率は、前記光吸収層のイオン化率よりも低いことを特徴とする付記１に記載の半導体受光素子。
（付記７）  前記基板の裏面に、光入射面を有することを特徴とする請求項１に記載の半導体受光素子。
（付記８）  半導体基板上に形成された受光素子と、
前記半導体基板上で前記受光素子に向かって延び、前記受光素子に接続される光導波路と
を備え、前記受光素子は、
前記半導体基板上に位置する第１導電型の第１半導体層と、
前記第１半導体層上に位置し、前記第１半導体層よりも不純物濃度の低い第１導電型の低濃度層と、前記第１導電型と逆の極性を有する第２導電型の電界傾斜防止層とで構成される低容量化層と、
前記低容量化層上に位置し、前記光導波路を伝播して入射する検出対象波長の光を吸収する第１導電型の光吸収層と、
前記光吸収層上に位置し、前記光吸収層よりも不純物濃度が高く、電圧印加時に電界強度分布を急激に変化させる第１導電型の電界制御層と、
前記電界制御層上に位置し、電圧印加時にアバランシェ増倍を生じさせる第１導電型のアバランシェ増倍層と、
前記アバランシェ増倍層上に位置する第２導電型の第２半導体層と
を備える半導体受光装置。
（付記９）  前記光導波路は、その膜厚が前記受光素子に向かって連続的に増加するテーパ状のコア層と、前記コア層の上面および側面を覆い、前記受光素子に向かって膜厚が連続的に減少する上部クラッド層とで構成されることを特徴とする付記８に記載の半導体受光装置。
（付記１０）  前記受光素子の電界傾斜防止層は、前記低容量化層と前記光吸収層の界面近傍に位置し、前記電圧印加時に、前記低容量化層での電界強度分布を所定の空乏層が形成される電界強度に維持することを特徴とする付記８に記載の半導体受光装置。
【００６２】
【発明の効果】
以上述べたように、本発明によれば、光吸収層での電界強度を十分に低減してイオン化率を低減すると同時に、低濃度層での電界強度を設計どおりの空乏層が形成されるレベルに維持する。
【００６３】
これによって、過剰雑音を低減し、動作の信頼性の高い受光素子を提供することができる。
【図面の簡単な説明】
【図１】従来の裏面入射型の半導体受光素子を示す図である。
【図２】従来のアバランシェフォトダイオード素子構造を示す図である。
【図３】従来のアバランシェフォトダイオードの電界強度分布とキャリアの動きを説明するための図である。
【図４】ＩｎＧａＡｓとＩｎＰのイオン化率を示すグラフである。
【図５】バックグラウンドキャリア濃度による光吸収層での電界強度の傾斜を示す図である。
【図６】本発明の一実施形態に係る半導体受光素子の構成図である。
【図７】図６の半導体受光素子の動作領域での電界強度分布を示す図である。
【図８】図６の半導体受光素子の光吸収層におけるイオン化率低減効果を示すグラフである。
【図９】本発明の一実施形態に係る半導体受光素子の作製工程図（その１）である。
【図１０】本発明の一実施形態に係る半導体受光素子の作製工程図（その２）である。
【図１１】第１実施形態の受光部の構造を、受光素子と光導波路を一体にした半導体受光装置に適用した例を示す図である。
【符号の説明】
１１、４１  半導体基板
１２、４２  ｎ＋ＩｎＰ層（ｎ型半導体層）
１３、５３  低容量化層
１３ａ、５３ａ  ｎ−型ＩｎＰ層（低濃度層）
１４、５４  ｐ＋ＩｎＰ電界傾斜防止層
１５、５５  光吸収層
１６、５６  電界制御層（電界降下層）
１７、５７  アバランシェ増幅層
１８、５８  ｐ＋ＩｎＰ層（ｐ型半導体層）
１９、２４  無反射膜
２１、６１  Ｐ側電極
２２  金属電極
２３  コンタクト溝
２５、６５  Ｎ側電極
４３  コア層
４４  クラッド層
４５  テーパ光導波路
４７  受光素子
５０  受光部
【図１】
2004363461.tif 000003
【図２】
2004363461.tif 000004
【図３】
2004363461.tif 000005
【図４】
2004363461.tif 000006
【図５】
2004363461.tif 000007
【図６】
2004363461.tif 000008
【図７】
2004363461.tif 000009
【図８】
2004363461.tif 000010
【図９】
2004363461.tif 000011
【図１０】
2004363461.tif 000012
【図１１】
2004363461.tif 000013