(57)【要約】【目的】フレーム・レートを短くする。【構成】ストロボ発光するときのように，ＣＭＯＳ型イメージ・センサのすべてのフォトダイオードが同時に露光（ストロボ発光タイミングΔｔｓ）される必要があるときには，ＣＭＯＳ型イメージ・センサから出力される映像信号に寄与するフォトダイオードの数を少くするようにＣＭＯＳ型イメージ・センサの読み出し画素が間引かれる。ＣＭＯＳ型イメージ・センサの後段に接続されるアナログ処理回路における処理時間Δｔｐ２　（１行分の処理時間）が短くなり，フレーム・レートが短くなる。【選択図】　　図１０
2004147278.tif 000002
【特許請求の範囲】
【請求項１】
二次元的に配置された多数の光電変換素子を含み，個々の光電変換素子ごとに信号電荷の蓄積時間と信号電荷の読出しタイミングが制御可能なイメージ・センサ，および
上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子から信号電荷を読出す特定モードにおいて，上記特定光電変換素子における信号電荷蓄積時間が等しくかつ上記特定光電変換素子の信号電荷蓄積時間の一部が重複する共通時間帯を持つように，上記イメージ・センサの上記特定光電変換素子を順次一定時間間隔で駆動する駆動回路，
を備えた固体電子撮像装置。
【請求項２】
ストロボ発光モードにおいて上記駆動回路に上記特定モードの動作を行なわせ，かつ上記共通時間帯においてストロボ発光するようにストロボ発光装置を制御する制御装置をさらに備えた請求項１に記載の固体電子撮像装置。
【請求項３】
上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子が，上記イメージ・センサのセンサ面内における一部の領域に配置されている光電変換素子である，請求項１または請求項２に記載の固体電子撮像装置。
【請求項４】
上記一部の領域がセンサ面の中央の領域である，請求項３に記載の固体電子撮像装置。
【請求項５】
上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子が，上記イメージ・センサのセンサ面内において規則的に選択された一または複数の光電変換素子の集合である，請求項１または請求項２に記載の固体電子撮像装置。
【請求項６】
上記イメージ・センサが行方向および列方向にそれぞれ配列された多数の光電変換素子を含むイメージ・センサであり，上記特定光電変換素子が上記行方向および列方向に間引いて選択された一または複数の光電変換素子の集合である請求項１または請求項２に記載の固体電子撮像装置。
【請求項７】
上記イメージ・センサが，センサ面の行方向および列方向に配列された多数の光電変換素子，上記光電変換素子の各列に隣接して形成され，上記光電変換素子に蓄積された信号電荷に相当する信号を垂直方向に伝送する垂直信号ライン，上記光電変換素子と上記垂直信号ラインとの間に設けられた第１の半導体スイッチング素子，上記垂直信号ラインから伝送された信号を水平方向に伝送する水平信号ライン，および各列の上記垂直信号ラインと上記水平信号ラインとの間に設けられた第２の半導体スイッチング素子を備え，上記各光電変換素子に蓄積された信号電荷を映像信号として上記水平信号ラインから出力するイメージ・センサであり，
上記駆動回路は，上記の各特定光電変換素子からの信号電荷の読出しにおいて，上記各特定光電変換素子に対応する第１および第２の半導体スイッチング素子を，行および列の方向にしたがって，順次一定時間間隔で，各特定光電変換素子を選択するように，制御するものである，
請求項１から請求項６のいずれか一項に記載の固体電子撮像装置。
【請求項８】
撮像装置として請求項１から７のいずれか一項に記載の固体電子撮像装置を含み，
上記固体電子撮像装置から出力される映像信号を記録媒体に記録する記録制御手段を備えた電子カメラ。
【請求項９】
二次元的に配置された多数の光電変換素子を含み，個々の光電変換素子ごとに信号電荷の蓄積時間と信号電荷の読出しタイミングが制御可能なイメージ・センサを用い，
上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子から信号電荷を読出す特定モードにおいて，上記特定光電変換素子における信号電荷蓄積時間が等しくかつ上記特定光電変換素子の信号電荷蓄積時間の一部が重複する共通時間帯を持つように，上記イメージ・センサの上記特定光電変換素子を順次一定時間間隔で駆動する固体電子撮像装置の駆動方法。
【請求項１０】
ストロボ発光モードにおいて，上記イメージ・センサを上記特定モードで駆動し，かつ上記共通時間帯においてストロボ発光するようにストロボ発光装置を制御する請求項９に記載の固体電子撮像装置の駆動方法。
【発明の詳細な説明】
【０００１】
【技術分野】
この発明は，二次元的に配置された多数の光電変換素子（画素）を含む，選択読出し（または，ランダム・アクセス）可能なイメージ・センサを備えた固体電子撮像装置およびその駆動方法，ならびにそのような固体電子撮像装置を含む電子カメラに関する。
【０００２】
【発明の背景】
選択読出し可能なイメージ・センサ（たとえばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ−Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型，ＣＩＤ（Ｃｈａｒｇｅ　Ｉｎｊｅｃｔｉｏｎ　Ｄｅｖｉｃｅ）型などのイメージ・センサ）では，図１３に示すように，各光電変換素子に蓄積された信号電荷が１画素（１光電変換素子）分ずつ順に１駒分の映像信号として出力される。イメージ・センサから出力される映像信号は，増幅回路，相関二重サンプリング回路，アナログ／ディジタル変換回路などのアナログ処理回路に入力する。アナログ処理回路において１画素分のアナログ処理（図１３では単に「処理」と記載）が終了するまでは，次の画素の映像信号をアナログ処理回路に入力させることはできない。アナログ処理回路における１画素分の映像信号（信号電荷）のアナログ処理に要する時間をピクセル・レート（単位は，周波数，またはその逆数すなわち周期または時間）と呼ぶと，１駒の映像信号のアナログ処理に要する時間（フレーム・レート：単位は周波数または時間）は，ピクセル・レートとイメージ・センサの画素数（光電変換素子数）との積に相当する時間以上となる。
【０００３】
上記のようなイメージ・センサでは各光電変換素子の信号電荷蓄積時間（露光時間）を任意に設定できるので，ピクセル・レートを小さくする限界があったとしても，シャッタ・スピードに影響を与えることはない。
【０００４】
ところが，エレクトロニック・フラッシュ（ストロボ・フラッシュ）撮像の場合には，ストロボ・フラッシュ発光時間帯において，イメージ・センサ上のすべての光電変換素子が同時に露光されなければならない（フラッシュ同調）。このため，シャッタ・スピードも遅くなるし，フレーム・レートも長くなる。
【０００５】
【発明の開示】
この発明は，フレーム・レートを短くすることを目的とする。
【０００６】
この発明はまた，フラッシュ同調をとりながらシャッタ・スピードを比較的速いものに保つことを目的とする。
【０００７】
この発明による固体電子撮像装置は，二次元的に配置された多数の光電変換素子を含み，個々の光電変換素子ごとに信号電荷の蓄積時間と信号電荷の読出しタイミングが制御可能なイメージ・センサ，および上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子から信号電荷を読出す特定モードにおいて，上記特定光電変換素子における信号電荷蓄積時間が等しくかつ上記特定光電変換素子の信号電荷蓄積時間の一部が重複する共通時間帯を持つように，上記イメージ・センサの上記特定光電変換素子を順次一定時間間隔で駆動する駆動回路を備えているものである。
【０００８】
この発明による固体電子撮像装置の駆動方法は，二次元的に配置された多数の光電変換素子を含み，個々の光電変換素子ごとに信号電荷の蓄積時間と信号電荷の読出しタイミングが制御可能なイメージ・センサを用い，上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子から信号電荷を読出す特定モードにおいて，上記特定光電変換素子における信号電荷蓄積時間が等しくかつ上記特定光電変換素子の信号電荷蓄積時間の一部が重複する共通時間帯を持つように，上記イメージ・センサの上記特定光電変換素子を順次一定時間間隔で駆動するものである。
【０００９】
ここでイメージ・センサの総光電変換素子とは，撮像画像を表わす映像信号の生成に寄与する有効光電変換素子のすべてを意味し，黒レベルを定める遮光された光電変換素子，ダミー光電変換素子など，映像信号に実質的に寄与しない光電変換素子を除く趣旨である。
【００１０】
特定光電変換素子の数は（すなわち総光電変換素子の一部とは），この発明による効果を達成するために，好ましくは，総光電変換素子の数の半分以下，または整数分の１以下である。
【００１１】
一実施態様では，上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子が，上記イメージ・センサのセンサ面における一部の領域に配置されている光電変換素子である。
【００１２】
好ましくは，上記一部の領域がセンサ面の中央の領域である。
【００１３】
他の実施態様では，上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子が，上記イメージ・センサのセンサ面内において規則的に選択された一または複数の光電変換素子の集合である。
【００１４】
上記イメージ・センサが行方向および列方向にそれぞれ配列された多数の光電変換素子を含むイメージ・センサの場合には，上記特定光電変換素子は上記行方向および列方向に規則的に間引いて選択された一または複数の光電変換素子の集合である。
【００１５】
各光電変換素子における信号電荷の蓄積時間が露光時間であり，これは光電変換素子がリセットされてから信号電荷の読出しが開始されるまでの時間である。
【００１６】
特定光電変換素子が順次一定時間間隔で駆動されるとは，定められた順序にしたがって，ほぼピクセル・レート（アナログ処理時間）の時間間隔で各光電変換素子からの信号電荷の読出しが開始される（およびそれに先だつリセットが行なわれる）ことである。より具体的には，各光電変換素子からの信号電荷の読出しのために，対応するスイッチング素子を制御することである。
【００１７】
この発明によると，イメージ・センサに設けられた総光電変換素子のうちの一部の限られた数の光電変換素子について順次一定時間間隔で信号電荷の読出しが行なわれるから，ピクセル・レートを短くするのに限界があっても，フレーム・レートを短くすることができる。
【００１８】
さらに，特定の光電変換素子の信号電荷蓄積時間の一部が重複する共通時間帯が設けられているので，ストロボ同調を達成することができる。
【００１９】
すなわち，この発明においては，ストロボ発光（エレクトロニック・フラッシュ）モードにおいて（手動で，または自動的にストロボ発光モードが設定される），上記イメージ・センサが上記特定モードで駆動されるとともに，上記共通時間帯においてストロボ発光するようにストロボ発光装置が制御される。ストロボ発光モードが（手動で，または自動的に）設定されると，上記駆動回路は上記特定モードとなる。
【００２０】
このようにして，上記共通時間帯においては，上記特定光電変換素子のすべてがストロボ・フラッシュにより同時に露光されるので，適切なストロボ撮像が可能となる。しかも特定光電変換素子の数は総光電変換素子の数に比べて少ないから，各光電変換素子における信号電荷蓄積時間，すなわち，シャッタ・スピードを比較的速いものにすることが可能である。
【００２１】
イメージ・センサの総光電変換素子のすべてから信号電荷を読出す通常モードにおいては，上記総光電変換素子における信号電荷蓄積時間が等しくなるように（共通時間帯は必ずしも設ける必要はない），上記総光電変換素子が順次一定時間間隔で駆動される。固定電子撮像装置は，特定モードと通常モードの少なくとも２つのモードを有し，これらのモードが選択的に設定可能である。
【００２２】
この発明は多重読出し（インターレースを含む）の駆動にも適用可能であるし，またモノクロ，カラーを問わず選択読出し可能なすべてのイメージ・センサに適用可能である。
【００２３】
この発明の一実施態様では，上記イメージ・センサが，撮像領域の行方向および列方向に配列された多数の光電変換素子，上記光電変換素子の各列に隣接して形成され，上記光電変換素子に蓄積された信号電荷に相当する信号を垂直方向に伝送する垂直信号ライン，上記光電変換素子と上記垂直信号ラインとの間に設けられた第１の半導体スイッチング素子，上記垂直信号ラインから伝送された信号を水平方向に伝送する水平信号ライン，および各列の上記垂直信号ラインと上記水平信号ラインとの間に設けられた第２の半導体スイッチング素子を備え，上記各光電変換素子に蓄積された信号電荷を映像信号として上記水平信号ラインから出力するイメージ・センサである。上記駆動回路は，上記各特定光電変換素子からの信号電荷の読出しにおいて，上記各特定光電変換素子に対応する第１および第２の半導体スイッチング素子を，行および列の方向にしたがって，順次一定時間間隔で，各特定光電変換素子を選択するように，制御するものである。ここで，行方向，列方向は多少ジグザグであってもよい。
【００２４】
この発明による電子カメラは，撮像装置として上記の固体電子撮像装置を含み，上記固体電子撮像装置から出力される映像信号（アナログ映像信号，ディジタル画像データを含む）を記録媒体（メモリを含む）に記録する記録制御手段を備えていることを特徴とする。この電子カメラも，特定モードと通常モードの少なくとも２つのモードを有し，これらのモードが選択的に設定可能である。この電子カメラに，上記のストロボ発光装置，および特定モード（ストロボ発光モード）において上記共通時間帯においてストロボ発光するようにストロボ発光装置を制御する制御装置を備えることができる。
【００２５】
この電子カメラにおいてもフレーム・レートを短くできるので，撮影間隔を短くできる。また，撮影シーンが限定されるという問題を解消できる。
【００２６】
【実施例の説明】
図１は，ＣＭＯＳ型イメージ・センサを備えたディジタル・スチル・カメラの電気的構成の一部を示すブロック図である。
【００２７】
ディジタル・スチル・カメラは，制御回路１０によって全体の動作が統括される。
【００２８】
ディジタル・スチル・カメラは，ストロボ（エレクトロニック・フラッシュ）撮影が可能なようにストロボ発光（エレクトロニック・フラッシュ）装置１２が設けられている。ストロボ発光モード・スイッチ１３によってストロボ発光モードが設定される（ストロボ発光モードは露光条件等に応じて制御装置１０が自動的に設定してもよい。）。ストロボ発光モード信号を示す信号が制御回路１０に入力するとストロボ発光モードとなり，ストロボ発光装置１２が撮像タイミングに応じて発光する（このストロボ発光タイミングについて詳しくは後述する）。
【００２９】
タイミング・ジェネレータ１１から各種クロック・パルス等が出力され，ＣＭＯＳ型イメージ・センサ１の駆動回路９に与えられる。駆動回路９は，タイミング・ジェネレータ１１から与えられる各種クロック・パルスおよび制御回路１０から与えられる設定モードに応じた制御信号に基づいてＣＭＯＳ型イメージ・センサ１を駆動する。
【００３０】
撮像モード（撮像モードには後述するように，特定モード（ストロボ発光モード）と通常モードとが含まれる）が設定されると，ＣＭＯＳ型イメージ・センサ１によって一定周期で被写体が撮像される。被写体像を表す映像信号が所定のフレーム・レートで出力され，アナログ処理回路２０を構成する増幅回路１４に入力する。増幅回路１４において増幅された映像信号は，ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ　Ｄｏｕｂｌｅ　ｓａｍｐｌｉｎｇ）およびＡ／Ｄ変換回路１５において相関二重サンプリング処理およびアナログ／ディジタル変換処理がそれぞれ行われる。Ａ／Ｄ変換回路１５の出力画像データがアナログ処理回路２０の出力となり信号処理回路１６に入力する。
【００３１】
イメージ・センサ１からは１画素（１光電変換素子）ごとに信号電荷（映像信号）が読出される。この１画素の信号電荷の読出しタイミングは，アナログ処理回路２０における１画素分の信号電荷のアナログ処理時間（ピクセル・レート）によって規定される。
【００３２】
信号処理回路１６において，画素データのゲイン・コントロール処理，白バランス調整処理，ガンマ補正処理，輝度データおよび色差データ生成処理などの所定の信号処理が行われる。信号処理回路１６から出力される画像データが表示装置（図示略，たとえばビュー・ファインダ）に与えられる。表示装置（たとえば，液晶表示装置）の表示画面上に，撮像によって得られた被写体像が表示されることとなる。
【００３３】
ストロボ発光モード・スイッチ１３によりストロボ発光モードが設定されているときに（この実施例では，ストロボ発光モードでないときを通常モードという），シャッタ・レリーズ・ボタン（図示略）が押されると，シャッタ・レリーズ・ボタンの押下タイミングに同期して後述する共通時間帯のタイミングでストロボ発光装置１２が発光する。
【００３４】
信号処理回路１６から出力された画像データは，圧縮回路１７を介してメモリ１８に与えられ，一時的に記憶される。画像データは，メモリ１８から読み出され，圧縮回路１７においてｊｐｅｇ（ｊｏｉｎｔ　ｐｈｏｔｏｇｒａｐｈｉｃ　ｅｘｐｅｒｔｓ　ｇｒｏｕｐ）などのデータ圧縮が行われる。圧縮された画像データが出力され，メモリ・カードなどの記録媒体に記録される。
【００３５】
図２は，ＣＭＯＳ型イメージ・センサ１の電気的構成例を模式的に示している。ＣＭＯＳ型イメージ・センサには，フォトダイオードごとにスイッチ素子や増幅素子を設けたものがある。
【００３６】
ＣＭＯＳ型イメージ・センサ１は，行方向（４８０個）および列方向（６４０個）に配列された多数のフォトダイオード（光電変換素子）２を備えている。フォトダイオード２の各列に隣接して垂直信号ライン４が形成されている。これらの垂直信号ライン４とフォトダイオード２との間には，第１の半導体スイッチング素子３が設けられている。
【００３７】
第１のスイッチング素子３は，その制御端子がそれぞれ垂直走査回路８に接続されている。垂直走査回路８から出力されるスイッチング制御信号（第１スイッチ制御パルス）に応じて，所望の行の第１のスイッチング素子３がオンとされる。第１のスイッチング素子３がオンとされることにより，フォトダイオード２に蓄積されている一画素分の信号電荷が垂直信号ライン４にシフトされる。
【００３８】
ＣＭＯＳ型イメージ・センサ１には，１本の映像信号ライン（水平信号ライン）６が形成されている。この映像信号ライン６に，第２の半導体スイッチング素子５を介して各列の垂直信号ライン４が接続されている。第２のスイッチング素子５に，水平走査回路７から出力されるスイッチング制御信号（第２スイッチ制御パルス）が与えられることにより，所望の第２のスイッチング素子５がオンされる。第２のスイッチング素子５がオンされることにより，垂直信号ライン４から伝送される信号（１画素分の信号電荷）が映像信号としてＣＭＯＳ型イメージ・センサ１から出力される。
【００３９】
多数のフォトダイオード２，スイッチング素子３，５，垂直信号ライン４および水平信号ライン６は一般的には一半導体基板上に集積してつくられる。水平走査回路７および垂直走査回路８は駆動回路９を構成し，後述する通常モードおよび特定モード（ストロボ発光モード）に応じて，選択された一対のスイッチング素子３，５を一定の順序で順次駆動する。図２では簡略化のために図示を省略したが，スイッチング素子３，５，垂直信号ライン４および水平信号ライン６からなる回路と同じようなフォトダイオード２のリセットのための（信号電荷の蓄積時間，すなわち露光時間の開始を規定する）回路が設けられている。
【００４０】
この実施例によるディジタル・スチル・カメラは，ストロボ発光モード（特定モード）が設定されると，１／２画素間引き（他の間引き方法であってもよいし，一部の領域の画素のみを選択してそれらの選択された画素から映像信号を取出すものでもよい）が行われる。１／２画素間引きと全画素読み出しとの違いを明らかにするために，まず全画素読み出し（通常モードの動作）について説明する（分りやすくするために，この全画素読出しにおいてもストロボ発光のための共通時間帯が設けられているが，必ずしも共通時間帯を設ける必要はない。なぜなら，ストロボ発光のときには後述する特定モードになるからである。）。
【００４１】
図３は，ＣＭＯＳ型イメージ・センサ１の受光面（センサ面）の一部を表している。
【００４２】
各区画２１がフォトダイオード２の１つ１つに対応しており，各画素に対応する。フォトダイオード２の受光面上に，緑色の光成分を透過する特性を有するＧ色フィルタ（Ｇで示す），赤色の光成分を透過する特性を有するＲ色フィルタ（Ｒで示す）または青色の光成分を透過する特性を有するＢ色フィルタ（Ｂで示す）が設けられている（ベイヤ配列）。
【００４３】
図４は，一駒分の全画素読み出し（ＣＭＯＳ型イメージ・センサ１のすべてのフォトダイオード２に蓄積された信号電荷を読み出すとき）においてストロボ発光するときの各行ごとのタイム・チャートを示すものであり，図５は，図４の一部を拡大した，すなわち１行を各画素の単位に拡大したタイム・チャートである。
【００４４】
ストロボ発光を行う場合には，すべてのフォトダイオード２が信号電荷を蓄積している時間帯（発光時間）（ΔＴ１（Δｔｓ）の時間）でストロボ発光する必要がある。すなわち，ストロボ発光する時間帯ではフォトダイオード２のすべてが信号電荷を蓄積していなければならない（すなわち，露光時間帯）。全画素読み出しにおいてストロボ発光する場合には，フォトダイオード２の蓄積時間は，すべてのフォトダイオード２に同時に信号電荷が蓄積される時間（共通時間帯）ΔＴ１をもつように，すべてｔ１とされる。
【００４５】
フォトダイオードが信号電荷を蓄積している時間は露光時間である。露光時間は，フォトダイオードのリセットの時点から信号電荷の読出し開始の時点（この読出しが上記スイッチング素子３，５によって制御される）までの時間である。逆にいえば，スイッチング素子３，５の制御によって信号電荷の読出しが開始されるフォトダイオードについては，その読出しの開始よりも露光時間遡った時点で，リセットのためのスイッチング素子（図示略）により，リセット処理（それまでに蓄積されていた電荷の放出）が行なわれる。
【００４６】
図２から図５を参照して，全画素読み出しをする場合には，まず時刻ｔ１１ｓにおいて，図２において左上端に位置する第１行第１列にあるフォトダイオード２がリセットされ，第１行第１列のフォトダイオード２への信号電荷の蓄積が開始される。図５において第１行第１列のフォトダイオード２への信号電荷の蓄積は，時刻ｔ１１ｓから時刻ｔ１が経過する時刻ｔ１１ｅまで続けられる。時刻ｔ１１ｅとなると，垂直走査回路８からの制御信号（第１スイッチ制御パルス）により第１行第１列のフォトダイオード２に対応する第１のスイッチング素子３がオンとされ，これと同時に第１列の垂直信号ライン４に接続されている第２のスイッチング素子５がオンとなるように水平走査回路７から制御信号が出力される。すると，第１行第１列目のフォトダイオード２に蓄積された信号電荷の蓄積量に対応した電流が第１列の垂直信号ライン４から水平信号ライン６に生じ，映像信号としてＣＭＯＳ型イメージ・センサ１から出力される。ＣＭＯＳ型イメージ・センサ１から出力された映像信号は，上述したようにアナログ処理回路２０に入力し，アナログ処理が行われる。１行のすべてのフォトダイオードからの信号電荷のアナログ処理に要する時間（Δｔｐ１）が「処理１」として図４および図５に示されている。したがって，一つのフォトダイオード２から出力された信号電荷のアナログ処理時間は，Δｔｐ１を１行に属するフォトダイオードの数（たとえば６４０個）で除した時間（これがピクセル・レート）である。
【００４７】
同様にして，時刻ｔ１２ｓにおいて第１行第２列にあるフォトダイオード２がリセットされ，第１行第２列のフォトダイオード２への信号電荷の蓄積が開始される。第１行第２列のフォトダイオード２への信号電荷の蓄積は，時刻ｔ１２ｓから時刻ｔ１が経過する時刻ｔ１２ｅまで続けられる。上述したのと同様に，第１行第２列のフォトダイオード２に蓄積された信号電荷にもとづいて得られる映像信号がＣＭＯＳ型イメージ・センサ１から出力され，アナログ処理回路２０においてアナログ処理が行われる。
【００４８】
このようにして第１行のフォトダイオード２にそれぞれ蓄積された信号電荷にもとづいて得られる映像信号がＣＭＯＳ型イメージ・センサ１から１画素ずつ順次ピクセル・レートの時間間隔で出力され，この過程でアナログ処理回路２０において同じように１画素分ずつピクセル・レートの時間間隔でアナログ処理が行われることとなる。１行分のアナログ処理に要する時間は，各行に属するフォトダイオードの個数が同じであれば，すべてΔｔｐ１の時間である。
【００４９】
第１行に属するすべてのフォトダイオードからの信号電荷の読出しとアナログ処理が終了すると，次に第２行に属するフォトダイオードの信号電荷の読出しに移る。第２行のフォトダイオード２（第２行第１列のフォトダイオード２）への信号電荷の蓄積開始時点（リセット）は，第１行のフォトダイオード２（第１行第１列のフォトダイオード２）のリセット時点からΔｔｐ１　経過した時刻ｔ２１ｓとなる。同様に，第３行のフォトダイオード２への信号電荷の蓄積開始時点は，第２行のフォトダイオード２の蓄積開始時点からΔｔｐ１　経過した時刻ｔ３１ｓとなり，第４行のフォトダイオード２への信号電荷の蓄積開始時点は，第３行のフォトダイオード２の蓄積開始時点からΔｔｐ１経過した時刻ｔ４１ｓとなる。
【００５０】
以上のことから，全画素読み出しをする場合フレーム・レートは時間ｔ１＋Δｔｐ１×（１列に属するフォトダイオードの個数，たとえば４８０）となる。
【００５１】
図６は，ＣＭＯＳ型イメージ・センサ１の受光面の一部を示すものであり，１／２画素間引き処理において，信号電荷読出しの対象となる画素についてのみＲ，Ｇ，Ｂの記号を描いたものである。
【００５２】
列方向および行方向に隣接する４つのＲＧＢの画素を表す画像データを用いて１つのカラーの画素が生成される。このために１／２画素間引きにおいては，４つのＧＲＢＧの画素を１つの組２２と考え，その組２２の画素が列方向および行方向に１組置きに現れるような画像となるようにＣＭＯＳ型イメージ・センサ１の映像信号の読み出しが制御される。Ｒ，ＧまたはＢと示されている区画２１が映像信号が読み出される区画であり，空欄となっている区画２１が間引かれる区画である。
【００５３】
ＣＭＯＳ型イメージ・センサ１の第（４ｎ＋１）行（ｎは０以上の整数）および第（４ｎ＋２）行については，第（４ｎ＋１）列および第（４ｎ＋２）列の画素を表す映像信号が読み出され，第（４ｎ＋３）行および第（４ｎ＋４）行については，第（４ｎ＋３）列および第（４ｎ＋４）列の画素を表す映像信号が読み出されるように，垂直走査回路８および水平走査回路７からスイッチング制御パルスが出力され，第１のスイッチング素子３および第２のスイッチング素子５に与えられる。
【００５４】
第１のスイッチング素子３を制御するために垂直走査回路８から出力される制御信号（第１のスイッチング制御パルス）の一部が図８に，第２のスイッチング素子５を制御するために水平走査回路７から出力される制御信号（第２のスイッチング制御パルス）の一部が図７にそれぞれ示されている。Δｔｐはピクセル・レートに相当する時間である。列方向および行方向に，それぞれ，２画素分飛ばして２画素の連続的読出しを行なうことを繰返していることが分る。
【００５５】
図９は，１／２画素間引き読み出し（特定モードの１つ）における図４に相当するタイム・チャートである。
【００５６】
全画素読み出しとの相違を明らかにするために，各フォトダイオード２の蓄積時間は，全画素読み出しの場合と同じくｔ１とする。
【００５７】
１／２画素間引き読み出しにおいては，ＣＭＯＳ型イメージ・センサ１から出力される映像信号を生じさせるフォトダイオードの数は，全画素読み出しの場合の半分となる。このために，アナログ処理回路２０における１行分のアナログ処理の時間は，全画素読み出しの場合における１行分のアナログ処理の時間の半分（Δｔｐ２＝Δｔｐ１／２）となる。
【００５８】
１行分のアナログ処理時間が短縮されることにより，次の行のフォトダイオード２への蓄積の開始時間がその短縮された時間分だけ早くなる。たとえば，第１行のフォトダイオード２の蓄積開始時点をｔ１１ｓ２　とすると，第２行のフォトダイオード２の蓄積開始時点はそのΔｔｐ２経過後のｔ２１ｓ２となる。同様に，第３行，第４行のフォトダイオード２の蓄積開始時点はそれぞれ第１行の蓄積開始時点よりも２Δｔｐ２，３Δｔｐ２遅れたｔ３１ｓ２　，ｔ４１ｓ２　となる。このように，各行において信号電荷を読出すべきフォトダイオードの数が減り，アナログ処理時間が少なくなったことにより，それぞれの行におけるフォトダイオード２の蓄積開始時点が早くなると，蓄積時間（露光時間）をｔ１に保ったとしても，すべてのフォトダイオード２に同時に信号電荷が蓄積される共通時間帯はΔＴ２となり，全画素読み出しにおける同時蓄積時間（共通時間帯）ΔＴ１に比べて長くなる。
【００５９】
同時蓄積共通時間帯は，ストロボ発光時間Δｔｓが含まれる程度あればよいから，同時蓄積時間ΔＴ２をΔＴ１程度まで短くすることができる。
【００６０】
図１０は，１／２画素読出しにおいて同時蓄積時間ΔＴ２をΔＴ３まで（ΔＴ３＞Δｔｓ）短縮した場合のタイム・チャートである。
【００６１】
同時蓄積共通時間帯は，ストロボ発光時間Δｔｓより少し長い時間であるΔＴ３とされている。同時蓄積共通時間帯がΔＴ３に設定されることにより，それぞれの行ごとの蓄積時間（露光時間）ｔ２も全画素読出しのときの蓄積時間（露光時間）ｔ１に比べて短縮することができる。結果的に，シャッタ・スピードの向上を図り，次の駒の撮像の開始時点を早くすることができ，フレーム・レートを上げることができるようになる。
【００６２】
図１１は，ＣＭＯＳ型イメージ・センサ１の受光面上を表すもので，１／９画素間引きを行う場合のものである。ここでも，信号電荷が読出される画素にＲ，Ｇ，Ｂの記号を付してある。
【００６３】
１／９画素間引きが行われる場合，第（３ｎ＋１）行第（３ｍ＋１）列（ｍは０または正の整数）の画素に相当する映像信号が読み出され，そのほかの第（３ｎ＋２）行および第（３ｎ＋３）行の画素（フォトダイオード）ならびに第（３ｎ＋２）列および第（３ｎ＋３）列の画素（フォトダイオード）からの信号電荷の読出しは行なわれない。この信号電荷読み出しは，上述した１／２読み出しと同様に対応するスイッチング制御素子３および５をオンするようにスイッチング制御パルスの出力を制御することにより実現できる。
【００６４】
この場合には，１／２画素読み出しのときよりもさらにＣＭＯＳ型イメージ・センサ１から出力される映像信号に寄与するフォトダイオードの数が少なくなるので，さらにフレーム・レートを短くできることが理解されよう。
【００６５】
図１２は，ＣＭＯＳ型イメージ・センサ１の受光面上を表すもので，ズーム読み出しを行う場合のものである。
【００６６】
撮像領域（ＣＭＯＳ型イメージ・センサ１のすべての受光面の相当する領域）２３の中の一部であるズーム領域２４に相当するフォトダイオード２に蓄積された信号電荷にもとづく映像信号が出力されるようにＣＭＯＳ型イメージ・センサ１が駆動される。
【００６７】
このようなズーム領域は，あらかじめ設定しておいてもよいし，ユーザが設定できるようにしてもよい。
【００６８】
ズーム読み出しが行われる場合でも，ＣＭＯＳ型イメージ・センサ１から出力される一駒分の映像信号に寄与するフォトダイオードの数は少なくなるのでフレーム・レートが短くなる。要するに，ＣＭＯＳ型イメージ・センサ１から出力される映像信号に寄与するフォトダイオードの数が少なくなればよい。
【００６９】
このように，イメージ・センサから信号電荷を読出すべきフォトダイオードの数を減少させ，かつこれらの信号電荷を読出すべきフォトダイオードに共通の信号電荷蓄積時間帯を設けることを特定モードという。
【００７０】
信号電荷を読出すべきフォトダイオードに共通の信号電荷蓄積時間帯（共通時間帯）において，制御装置１０の制御の下にストロボ発光装置１２からストロボが発光される。
【００７１】
なお，ストロボ発光しない場合であっても，ＣＭＯＳイメージ・センサ１から出力される映像信号に寄与するフォトダイオードの数を少なくするようにしてもよいのはいうまでもない（この場合に，共通時間帯を設けても，設けなくてもどちらでもよい）。
【００７２】
上述した実施例においては，撮像領域２３のズーム領域２４に相当するフォトダイオード２に蓄積された信号電荷にもとづく映像信号が出力されているが，ズーム領域２４に限らず，撮像領域２３のうちの一部の領域（中央部分だけでなく，中央部分以外の部分でもよい）に相当するフォトダイオードに蓄積された信号電荷にもとづく映像信号が出力されるようにしてもよい。たとえば，被写体像のピントが合っている領域を検出し（合焦領域検出回路が設けられよう），ピントが合っている領域に相当するフォトダイオードに蓄積された信号電荷にもとづく映像信号が出力されるようにしてもよい。
【００７３】
上述した実施例は，イメージ・センサにＣＭＯＳ型のものを用いた場合について説明したが，ＣＭＯＳ型イメージ・センサだけでなく，ＣＩＤ型イメージ・センサなど他のイメージ・センサを利用することができるのはいうまでもない。さらに，イメージ・センサを用いて被写体を撮像するカメラだけでなく，いわゆる銀塩フイルムに光学的に被写体像を記録する機能も有するハイブリッド型カメラにも適用できる。また，ディジタル画像データをディジタル記録媒体に記録するディジタル・カメラだけでなく，アナログ映像信号をアナログ記録媒体に記録する電子カメラにも適用できる。
【図面の簡単な説明】
【図１】ディジタル・スチル・カメラの電気的構成を示すブロック図である。
【図２】ＣＭＯＳ型イメージ・センサの電気的構成を示している。
【図３】ＣＭＯＳ型イメージ・センサの受光面の一部を表している。
【図４】全画素読み出しのタイム・チャートである。
【図５】図４に示すタイム・チャートの一部拡大図である。
【図６】ＣＭＯＳ型イメージ・センサの受光面の一部を表している（１／２画素間引き）。
【図７】１／２画素読出しにおける水平走査回路の出力信号を示す波形図である。
【図８】１／２画素読出しにける垂直走査回路の出力信号を示す波形図である。
【図９】１／２画素読み出しのタイム・チャートである。
【図１０】１／２画素読み出しのタイム・チャートである（共通時間帯を短くした場合）。
【図１１】ＣＭＯＳ型イメージ・センサの受光面の一部を表している（１／９が素間引き）。
【図１２】ＣＭＯＳ型イメージ・センサの受光面の一部を表している（ズーム読出し）。
【図１３】従来のイメージ・センサからの読出し動作の一例を示すタイム・チャートである。
【符号の説明】
１　ＣＭＯＳ型イメージ・センサ
２　フォトダイオード
３　第１のスイッチング素子
４　垂直信号ライン
５　第２のスイッチング素子
６　映像信号ライン（水平信号ライン）
７　水平走査回路（駆動回路）
８　垂直走査回路（駆動回路）
９　駆動回路
１０　制御回路
１１　タイミング・ジェネレータ
１２　ストロボ発光装置
２０　アナログ処理回路
【図１】
2004147278.tif 000003
【図２】
2004147278.tif 000004
【図３】
2004147278.tif 000005
【図４】
2004147278.tif 000006
【図５】
2004147278.tif 000007
【図６】
2004147278.tif 000008
【図７】
2004147278.tif 000009
【図８】
2004147278.tif 000010
【図９】
2004147278.tif 000011
【図１０】
2004147278.tif 000012
【図１１】
2004147278.tif 000013
【図１２】
2004147278.tif 000014
【図１３】
2004147278.tif 000015