(57)【要約】【課題】本発明は、半導体集積回路製造品質に影響する半導体基板表面の欠陥を低減するための半導体基板表面検査方法および欠陥の少ない半導体基板製造方法を提供することを目的としている。【解決手段】半導体デバイスを作製するための半導体基板として使用する単結晶基板表面において、長さ０．３μｍ以上でありかつ長さが幅の３倍以上であるライン状の凹凸欠陥あるいは短冊状の形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上であるシャローピットあるいはマウンド状欠陥を検査することを特徴とする検査方法およびこれらの欠陥のない半導体基板の製造方法。【選択図】          図１
2004303973.tif 000002
【特許請求の範囲】
【請求項１】
半導体用基板を検査するにあたり、欠陥の形状が長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥を検査することを特徴とする半導体基板の検査方法。
【請求項２】
前記欠陥形状物をコンフォーカル光学系によるレーザー顕微鏡または暗視野レーザー散乱異物検査装置または原子間力顕微鏡を用いて検査することを特徴とする請求項１記載の半導体基板の検査方法。
【請求項３】
欠陥の形状が長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥を検査し、これらの欠陥の存在しない半導体基板を用いてエピタキシャル半導体基板を製造することを特徴とする半導体基板の製造方法。
【請求項４】
少なくともエッチング工程、研磨工程、洗浄工程を有する半導体基板の製造方法において、欠陥の形状が長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥の存在有無を検査することを特徴とする半導体用基板の製造方法。
【請求項５】
鏡面研磨基板あるいはエピタキシャル半導体基板に用いる半導体基板であって、長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥が存在しないことを特徴とする半導体基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスを製造するために用いる半導体基板の検査方法およびその製造方法に関し、より詳細には半導体基板表面の今まで識別されなかった新たな欠陥を識別することが可能な半導体基板の検査方法、この検査方法を用いて半導体基板表面に欠陥の少ない高品位の半導体基板を製造する方法、さらには、欠陥起因の不良の少ない高品位の半導体集積回路あるいは半導体素子の作製に有用な半導体基板に関する。
【０００２】
【従来の技術】
現在半導体デバイスを製造するために主として使用されているＣＺシリコン単結晶半導体基板表面には、ＣＯＰ（Ｃｒｙｓｔａｌ  Ｏｒｉｇｉｎａｔｅｄ  Ｐａｒｔｉｃｌｅ）と呼ばれる八面体ボイド（空洞）欠陥が多数存在していることがある。このＣＯＰは半導体表面では大きさ０．１〜０．２μｍ程度、深さも同程度のピットとして観察される。このＣＯＰは酸化膜耐圧の劣化等半導体デバイス特性に悪影響を及ぼすことがわかっている。
【０００３】
この八面体ボイドのＣＯＰ欠陥が存在しているＣＺシリコン単結晶基板表面にシリコンエピタキシャル成長を行ったエピタキシャル基板表面にはＣＯＰは存在せず、また一部の特殊な結晶を除きエピタキシャル成長膜表面にＣＯＰが原因で結晶欠陥を発生させることは少なくなっている。しかし、板状または棒状のものはエピタキシャル成長膜表面に欠陥が多く発生することがわかり、板状または棒状の欠陥の長さ、密度を規定した基板にエピタキシャル成長させることにより、エピタキシャル成長膜に欠陥の少ないウェーハを得られることが、例えば特許文献１に記載されている。
【０００４】
【特許文献１】
特開２００２−２４６３９６号公報
【０００５】
しかしながらＣＯＰと同様にピット（凹形状）ではあるが、ＣＯＰとはその形状が異なる長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さの１０倍以上（直径／深さ≧１０）である凹形状欠陥（以下前記のライン状あるいは短冊形状欠陥と区別するためシャローピットと称する）あるいは、長さが０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状凸形状欠陥あるいは、直径が０．５μｍ以上でありかつ直径が高さの１０倍以上（直径／高さ≧１０）であるマウンド状欠陥は、エピタキシャル成長後に表面欠陥として影響を及ぼす確率がＣＯＰに比べると格段に高いことが明らかとなってきた。
【０００６】
従来、半導体基板表面の検査はレーザー散乱異物検査装置によって実施されることが一般的となっていた。最近ではこの方法の検査装置は複数の検出系を使用して凹形状のＣＯＰと凸形状の付着パーティクルとの分離が行えるようになってきている。
【０００７】
しかしながら、同じ凹形状のピットのカテゴリーには入るがＣＯＰとはその形状が異なる、長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さの１０倍以上（直径／深さ≧１０）であるシャローピットあるいは、長さが０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状凸形状欠陥あるいは、直径が０．５μｍ以上でありかつ直径が高さの１０倍以上（直径／高さ≧１０）であるマウンド状欠陥は、その発生数がＣＯＰの１／１０〜１／１００００であり、ＣＯＰと区別して検出・管理されていなかった。
【０００８】
【発明が解決しようとする課題】
本発明は、このような上記問題点に鑑みてなされたものであって、ＣＺシリコン半導体基板表面に存在しているＣＯＰと同様に凹形状のピット形状欠陥ではあるが、ＣＯＰとはその形状が異なる長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さの１０倍以上（直径／深さ≧１０）であるシャローピットあるいは、長さが０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状凸形状欠陥あるいは、直径が０．５μｍ以上でありかつ直径が高さの１０倍以上（直径／高さ≧１０）であるマウンド状欠陥は、特にエピタキシャル成長用基板表面に存在していた場合に、エピタキシャル成長後に表面欠陥として影響を及ぼす確率がＣＯＰに比べると格段に高い。
【０００９】
このため、特にエピタキシャル成長用基板としてはこのような欠陥が存在していないことが望ましい。またプライム基板としてそのまま半導体デバイス作製用基板として用いられる場合も、これらの欠陥は動作不良等の不具合を引き起こすことが明らかとなっている。従って、半導体基板の欠陥を厳密に評価する必要がある。
【００１０】
本発明は、上記問題点に鑑みてなされたものであって、ＣＯＰとはその形状が異なる長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さの１０倍以上（直径／深さ≧１０）であるシャローピットあるいは、長さが０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状凸形状欠陥あるいは、直径が０．５μｍ以上でありかつ直径が高さの１０倍以上（直径／高さ≧１０）であるマウンド状欠陥をコンフォーカル光学系によるレーザー顕微鏡または暗視野レーザー散乱異物検査装置または原子間力顕微鏡を用いて検査し、上記欠陥発生数が少ないかあるいは存在しない基板を検査して選択し、その基板を用いることによって、エピタキシャル半導体基板の欠陥発生数を低減し、あるいは半導体デバイスの動作不良等を低減し、コスト削減、品質向上を目的としている。
【００１１】
また、このような検査を行うことによって、欠陥の発生するような加工プロセス異常を早期に発見し確認する事ができ、半導体基板そのものの歩留まりアップ、コスト低減、品質向上を提供することを目的としている。
【００１２】
【課題を解決するための手段】
本発明の請求項１に記載した発明は、半導体用基板を検査するにあたり、長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥を検査することを特徴としている。
【００１３】
上記検査方法によれば、ライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいはシャローピットあるいはマウンド状欠陥をＣＯＰ等と区別して検査することでエピタキシャル半導体基板の欠陥発生数を低減することができる。
【００１４】
本発明の請求項２に記載した発明は、前記形状物をコンフォーカル光学系によるレーザー顕微鏡または暗視野レーザー散乱異物検査装置または原子間力顕微鏡を用いて検査することを特徴としている。
【００１５】
上記検査方法によれば、これまでＣＯＰと区別して検出、管理されていなかったライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいはシャローピットあるいはマウンド状欠陥を区別して検査することができる。これまで一般的に実施されている通常の検査方法は、高輝度ライト光を基板表面に照射し、その散乱光を人の目で観察する外観検査法や、レーザー散乱異物検査装置によるある散乱強度以上の検出数の計数法を行う。しかしながら通常ＣＺシリコン単結晶基板では、基板１枚あたりその表面に数１０個〜数万個のＣＯＰが存在する。このため、当該対象欠陥が存在していても１枚の基板表面に数個〜数１０個程度しかないためにＣＯＰとの区別が難しく、結果として当該対象欠陥を分離検出、分別する事は実施されていなかった。しかしながらコンフォーカル光学系によるレーザー顕微鏡による検出物全ての形状評価を実施する方法、暗視野レーザー散乱異物検査装置を用いた欠陥分離方法、原子間力顕微鏡を用いて検査することにより、ＣＯＰとは区別して当該対象欠陥を分離検出できるようになった。
【００１６】
本発明の請求項３に記載した発明は、欠陥の形状が長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥を検査し、これらの欠陥の存在しない半導体基板を用いてエピタキシャル半導体基板を製造することを特徴とする半導体基板の製造方法である。
【００１７】
上記半導体基板の製造方法によれば、欠陥発生数の少ないエピタキシャル半導体基板を製造することができる。欠陥の形状が長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥は、エピタキシャル成長後に非常に高い確率で何らかの欠陥を誘発する。このため結晶欠陥数の少ないエピタキシャル半導体基板を製造するためには、当該対象欠陥が存在しないかあるいは低減させた基板を用いて製造することがその解決策の一つとなる。本発明は、当該対象欠陥を分離検出し、当該欠陥の存在しない基板を選択してエピタキシャル成長用基板として用いることによって、欠陥発生数の少ないエピタキシャル半導体基板を製造することができる。
【００１８】
本発明の請求項４に記載した発明は、少なくともエッチング工程、研磨工程、洗浄工程を有する半導体基板の製造方法において、欠陥の形状が長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥の存在有無を検査することを特徴とする半導体用基板の製造方法である。
【００１９】
上記半導体基板の製造方法によれば、加工プロセスでの異常を検知することができ、結果として品質向上、コスト削減効果がある。エッチング工程より前工程でのダメージが予想以上に強く存在していた場合、通常の鏡面研磨条件および洗浄条件では、エッチングによるピットあるいは凸形状物が残存してしまうことがある。また鏡面研磨のコンディションが不良の場合、キズ、スクラッチ等ライン状の凹凸形状欠陥が発生することがある。また、洗浄条件が適切でない場合にも発生することがある。通常の検査では、極端に程度が悪化すれば検出できるが、本発明で対象としている長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥は、検出不可能である。しかしながら本発明による検査を実施することによって、鏡面研磨工程で発生したキズ、スクラッチ等ライン状の凹凸形状欠陥と結晶欠陥であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥やシャローピットあるいはマウンド状欠陥と区別して検出できるため、より敏感にプロセス異常を検知することができ、結果として品質向上、コスト削減効果がある。
【００２０】
本発明の請求項５に記載した発明は、鏡面研磨基板あるいはエピタキシャル半導体基板であって、長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥が存在しないことを特徴とする半導体基板。
【００２１】
上記半導体基板を用いて製造されるエピタキシャル半導体基板や半導体デバイスは、上記欠陥の存在した半導体基板を使用した場合に比較して、特性劣化による不良率を低減できる。
【発明の実施の形態】
【００２２】
以下、本発明に係る半導体基板の検査方法およびその製造方法の実施の形態を図面に基づいて説明するが、本発明はそれらに限定されるものではない。
【００２３】
本発明に係る半導体基板は、主にシリコンを初めとした単結晶基板である。本発明に係わる半導体基板の製造方法は、主に単結晶シリコンの表面において、図１に示すような長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは図３に示すような短冊形状を有した凹形状欠陥、あるいは図４に示すような直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥を、選択的に検出する方法である。
【００２４】
検出する装置としては、コンフォーカルレーザー顕微鏡（例えばレーザーテック社製Ｍ−３５０）や暗視野レーザー散乱異物検査装置（例えばＴＥＮＣＯＲ製ＳＰ−１）または原子間力顕微鏡（例えばセイコーインスツルメンツ製ＳＰＡ−４６５）等を用いることができる。
【００２５】
図１に示すような長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状あるいは図３に示すような短冊形状を有した凹形状欠陥、あるいは図４に示すような直径が０．５μｍ以上でありかつ直径が深さの１０倍以上（直径／深さ≧１０）であるシャローピットは、それぞれシリコンエピタキシャル成長後に図６〜図８に示すような表面凹凸欠陥を発生させることがわかっている。
【００２６】
このような欠陥を低減するためには、図１、図２に示すような長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥、あるいは図３に示すような短冊形状を有した凹形状欠陥、あるいは図４に示すような直径が０．５μｍ以上でありかつ直径が深さの１０倍以上（直径／深さ≧１０）であるシャローピット、あるいは図５に示すような直径が０．５μｍ以上でありかつ直径が高さの１０倍以上（直径／高さ≧１０）であるマウンド状欠陥の存在しない半導体基板を用いることが望ましい。
【００２７】
このような図１、図２に示すような長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥、あるいは図３に示すような短冊形状を有した凹形状欠陥、あるいは図４に示すような直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピット、あるいは図５に示すような直径が０．５μｍ以上でありかつ直径が高さの１０倍以上（直径／高さ≧１０）であるマウンド状欠陥の存在しない基板の検査方法として、コンフォーカルレーザー顕微鏡による基板全面の検出物の自動形状確認検査を行うか、暗視野レーザー散乱異物検査装置を用いて、本発明者らが先に出願した特願平１１−２９１９６８号（ＷＯ０１／２７６００）の方法により当該欠陥を検出する方法を用いるか、あるいは、レーザー散乱異物位置検査装置によって検出された検出物を原子間力顕微鏡にて検査する方法が用いられる。当該欠陥は全て表面凹凸形状を有しており、原子間力顕微鏡にて検出可能である。
【００２８】
エピタキシャル半導体基板製造に用いる半導体単結晶基板として、図１、図２に示すような長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは図３に示すような短冊形状を有した凹形状欠陥、あるいは図４・図５に示すような直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥の存在しない基板を上記検査方法により分別し使用することによって、欠陥の非常に少ない高品位な半導体エピタキシャル基板を製造することが可能となる。
【００２９】
エッチング工程後の研磨および洗浄による表面除去量の妥当性確認、ならびに加工プロセスの異常状態発生確認するために、欠陥の形状が長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥の存在有無を検査することで可能となる。
【００３０】
また、鏡面研磨半導体基板を使用して半導体デバイスを製造する工程においても、当該欠陥が存在した場合特性劣化を引き起こす可能性があり、歩留まり低下要因になり得る。このため当該欠陥の存在しない基板を検査によって選別し、使用することによって品質向上、コスト低減に結びつく。
【００３１】
次に、本発明に係わる半導体基板の製造方法を用いて、実際に半導体基板を製造した場合の具体例を示す。本実施例ではＣＺ法により引き上げられた初期酸素濃度［Ｏｉ］＝１４×１０１７  ａｔｏｍｓ／ｃｍ３  （換算係数４．８１×１０１７  ａｔｏｍｓ／ｃｍ３  、以下全て同様の換算係数を使用）の単結晶から製造された直径２００ｍｍのシリコン（１００）基板表面を鏡面研磨したものを用いた。
【００３２】
【実施例１】
本実施例１では検査を、コンフォーカルレーザー顕微鏡として、レーザーテック社製Ｍ−３５０を用いて実施した結果を示す。この基板表面には大量のポイントが検出されており、基板全面の検出物の自動形状確認検査を行うとそのほとんどが図９に示すようなＣＯＰである。その中に図１のような長さ３μｍ幅３００ｎｍ程度のライン状凹形状欠陥や、図３のような長さ１２μｍ幅１μｍ程度の短冊状凹形状欠陥が観察された。また別の基板においては、図４のような直径４μｍ深さ１０ｎｍのシャローピットが観察された。
【００３３】
これに対して、従来方法であるレーザー散乱異物検査装置による、ある一定散乱強度以上の検出数の計数による検査では、大量のＣＯＰ存在のためにその中に隠れた当該欠陥を分離検出することはできなかった。
【００３４】
【実施例２】
本実施例２では、実施例１と同じ基板を暗視野レーザー散乱異物検査装置として、ＴＥＮＣＯＲ製ＳＰ−１を用い、本発明者らが先に出願した特願平１１−２９１９６８（ＷＯ０１／２７６００）の方法により当該欠陥を検出する方法を実施した。図１１にその検査結果を示す。１００・１１０・１２０番（Ｗｉｄｅ  ｃｈａｎｎｅｌ  検出散乱強度に対し、Ｎａｒｒｏｗ  ｃｈａｎｎｅｌ  検出散乱強度が１．１３倍以上強い検出物をその強度比で分類した分類番号）として検出された欠陥の実体をＡＦＭにより観察を行った結果、全てが図１、図２、図３、図４、図５に示したような欠陥であった。
【００３５】
【実施例３】
実施例１で検出された凹形状欠陥あるいはシャローピットの存在する基板に、厚さ２．７μｍのシリコンエピタキシャル成長を行った。エピタキシャル成長前に検出された図１〜図４の欠陥はエピタキシャル成長後それぞれ図６〜図８の凹凸欠陥を誘発していた。これに対して、実施例１にて当該欠陥が検出されない基板を選出しその基板上にシリコンエピタキシャル成長を行った結果、この基板には図６〜図８の欠陥は全く検出されなかった。
【００３６】
【実施例４】
エッチング工程後の研磨および洗浄による表面除去量の妥当性を確認するために、実施例１あるいは実施例２において、図１あるいは図２の欠陥が検出された場合、その加工ラインでの鏡面研磨装置の砥液の供給量、濃度、粘性、フィルターの目詰まり、研磨布の劣化、目詰まり等の確認を行ったところ、これらのいずれかの項目において正常値と異なる異常状態が確認された。このため図１あるいは図２の欠陥発生状況をモニターする事によって鏡面研磨コンディションをチェックできた。
【００３７】
【実施例５】
加工プロセスの異常状態発生を確認するために、実施例１あるいは実施例２において図３の欠陥が検出された場合、その加工ラインでのエッチング量・研磨量・洗浄除去量を確認したところ問題はなかったが、エッチング工程前に基板表面にキズが付くような不具合が存在することが明らかとなった。このため研磨量を増加させることによって図３の欠陥発生をなくすことができた。図３の欠陥発生状況をモニターする事によってエッチング工程前の基板表面ダメージをチェックできた。
【００３８】
【実施例６】
加工プロセスの異常状態発生を確認するために、実施例１あるいは実施例２において図４あるいは図５の欠陥が検出された場合、その加工ラインでの洗浄工程を確認したところ、洗浄槽内への異物混入、洗浄液の組成比の異常、洗浄後乾燥機の異常状態あるいは、洗浄後の純水リンス槽の流量不足等いずれかの項目において正常値と異なる異常状態が確認された。このため図４あるいは図５の欠陥発生状況をモニターする事によって洗浄コンディションをチェックできた。
【００３９】
【発明の効果】
以上説明したように、本発明では、欠陥の形状が長さ０．３μｍ以上でありかつ長さが幅の３倍以上（長さ／幅≧３）であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいは直径が０．５μｍ以上でありかつ直径が深さあるいは高さの１０倍以上（直径／深さあるいは高さ≧１０）であるシャローピットあるいはマウンド状欠陥を検査する事により、エピタキシャル半導体基板の欠陥発生数を低減した半導体基板を提供することができる。
【図面の簡単な説明】
【図１】原子間力顕微鏡にて観察された長さ約３μｍ、幅約１００ｎｍのライン状凹形状欠陥を示す顕微鏡写真である。
【図２】原子間力顕微鏡にて観察された長さ約７μｍ、幅約１５０ｎｍのライン状凸形状欠陥を示す顕微鏡写真である。
【図３】コンフォーカル顕微鏡にて観察された長さ約１２μｍ、幅約１μｍの短冊状凹形状欠陥を示す顕微鏡写真である。
【図４】コンフォーカル顕微鏡にて観察された直径約４μｍ、深さ約１０ｎｍのシャローピットを示す顕微鏡写真である。
【図５】原子間力顕微鏡にて観察された直径約４μｍ、高さ約６ｎｍのマウンド状欠陥を示す顕微鏡写真である。
【図６】原子間力顕微鏡にて観察されたエピタキシャル成長を行った後の図１欠陥の形状を示す顕微鏡写真である。
【図７】原子間力顕微鏡にて観察されたエピタキシャル成長を行った後の図３欠陥の形状を示す顕微鏡写真である。
【図８】原子間力顕微鏡にて観察されたエピタキシャル成長を行った後の図４欠陥の形状を示す顕微鏡写真である。
【図９】原子間力顕微鏡にて観察されたＣＯＰの顕微鏡写真である。
【図１】
2004303973.tif 000003
【図２】
2004303973.tif 000004
【図３】
2004303973.tif 000005
【図４】
2004303973.tif 000006
【図５】
2004303973.tif 000007
【図６】
2004303973.tif 000008
【図７】
2004303973.tif 000009
【図８】
2004303973.tif 000010
【図９】
2004303973.tif 000011