(57)【要約】【課題】２つのホール素子を備えた電流検出装置により、被測定電流の直流成分を測定し、高精度の測定を行う。【解決手段】電流検出装置１１は、被検出電流を磁界に変換する電流／磁界変換手段１９と、制御電流と前記電流／磁界変換手段１９より加えられた磁界との積に正比例した電圧を出力する第１のホール素子１７Ａならびに第２のホール素子１７Ｂと、前記第１のホール素子１７Ａと前記第２のホール素子１７Ｂとの出力を加算する加算器２５と、前記第１のホール素子２７Ａに接続され、前記加算器２５の電圧によって抵抗値が変化する第１の可変抵抗素子２７Ａと、前記第２のホール素子１７Ｂに接続され、前記加算器２５の電圧によって抵抗値が変化する第２の可変抵抗素子２７Ｂとを有することを特徴とする。【選択図】　　図１
2004020455.tif 000002
【特許請求の範囲】
【請求項１】
ホール素子を用いて被検出電流を検出する電流検出装置において、
電圧を供給する電圧源と、
この電圧源より入力された電圧に正比例した制御電流を供給する第１の電圧／電流変換器と、
前記電圧源より入力された電圧に正比例した制御電流を供給する第２の電圧／電流変換器と、
前記被検出電流を磁界に変換する電流／磁界変換手段と、
前記第１の電圧／電流変換器より供給された前記制御電流と前記電流／磁界変換手段より加えられた磁界との積に正比例した電圧を出力する第１の電圧出力端子を備えた第１のホール素子と、
前記第２の電圧／電流変換器より供給された前記制御電流と前記電流／磁界変換手段より加えられた逆の磁界との積に正比例した電圧を出力する第２の電圧出力端子を備えた第２のホール素子と、
前記第１のホール素子より出力された電圧を増幅する第１の増幅器と、
前記第２のホール素子より出力された電圧を増幅する第２の増幅器と、
前記第１の増幅器の出力と前記第２の増幅器の出力とを加算する加算器と、
前記第１の電圧出力端子の一方とグランドとの間に接続され、第１の制御端子を前記加算器の出力に接続し前記第１の制御端子に入力される電圧によって抵抗値が変化する第１の可変抵抗素子と、前記第２の電圧出力端子の一方とグランドとの間に接続され第２の制御端子を前記加算器の出力に接続し前記第２の制御端子に入力される電圧によって抵抗値が変化する第２の可変抵抗素子と
を有することを特徴とする電流検出装置。
【請求項２】
前記第１のホール素子と前記第２のホール素子、前記第１の増幅器と前記第２のホール素子および前記第１の可変抵抗素子と前記第２の可変抵抗素子はそれぞれ同一の特性を有することを特徴とする請求項１に記載の電流検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ホール素子を用いて電流を検出する電流検出装置に関する。
【０００２】
【従来の技術】
ホール素子１７を用いた電流検出装置１１の従来技術の一例を図４、図５を参照しながら説明する。図４は従来の電流検出装置１１を示す回路図である。また、図５は従来の電流検出装置の電流／磁界変換器（コア）３１を示す図である。定電圧源１３の出力電圧は、電圧／電流変換器１５によって定電圧源１３の出力電圧に正比例した電流に変換される。この電流は、ホール素子１７のＴ１へ制御電流として加えられる。
一方、図５に示される電流／磁界変換器（コア）３１には電流入力端子２１が設けられ、被測定系の電流を入力する。この電流入力端子２１には、通常５Ａ、３０Ａ、１２０Ａ等の交流電流が入力される。この入力された電流は、コア３１によって電流に正比例した磁界に変換される。この変換された磁界はホール素子１７に加えられる。
ホール素子１７は、電流端子Ｔ１−Ｔ２間に流れる制御電流と加えられる磁界との積に正比例した電圧をＴ３−Ｔ４間に出力する。ホール素子１７の出力端子Ｔ３−Ｔ４間に出力される電圧は、増幅器２３によって増幅される。
ホール素子１７自体が不平衡成分を持っている場合、電流検出結果は図６に示される増幅器出力電圧波形Ｃのようにオフセット電圧を持っている。これを補正するため、ホール素子１７の端子Ｔ４−Ｔ２間に固定抵抗器（Ｒ）２９、端子Ｔ３−Ｔ２間に可変抵抗素子２７を接続し、可変抵抗素子２７を制御することによりオフセット電圧を取り除く。ここで、可変抵抗素子２７とは、制御電圧に入力される電圧によって抵抗値が変化する素子であり、ＦＥＴやＣｄｓフォトカプラなどが一般に用いられている。
【０００３】
可変抵抗素子２７は、図４に示される増幅器出力電圧（Ｃ）を積分器３３により積分する。積分された電圧は、図６に示されるように積分器出力電圧波形Ｄとして制御される。これにより、直流成分については負帰還が成立し、図６の増幅器出力電圧波形Ｃのように時間の経過とともにオフセット電圧が補正される。
【０００４】
【発明が解決しようとする課題】
しかしながら、この電流検出装置１１では、被測定電流に直流成分が含まれる場合、図４の増幅器出力電圧Ｃを積分することにより、直流成分とオフセット成分はともにオフセット電圧として可変抵抗素子２７に入力されてしまう。この結果、図７の増幅器出力電圧波形Ｃのように、被測定電流の直流成分は出力されず、測定することができない。
本発明は、このような従来の問題点に鑑みてなされたもので、被測定電流の直流成分の測定が可能であり高精度の測定を行うことができる電流検出装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、上記課題を解決するために、請求項１に記載の電流検出装置は、ホール素子を用いて被検出電流を検出する電流検出装置において、電圧を供給する電圧源と、この電圧源より入力された電圧に正比例した制御電流を供給する第１の電圧／電流変換器と、前記電圧源より入力された電圧に正比例した制御電流を供給する第２の電圧／電流変換器と、前記被検出電流を磁界に変換する電流／磁界変換手段と、前記第１の電圧／電流変換器より供給された前記制御電流と前記電流／磁界変換手段より加えられた磁界との積に正比例した電圧を出力する第１の電圧出力端子を備えた第１のホール素子と、前記第２の電圧／電流変換器より供給された前記制御電流と前記電流／磁界変換手段より加えられた逆の磁界との積に正比例した電圧を出力する第２の電圧出力端子を備えた第２のホール素子と、前記第１のホール素子より出力された電圧を増幅する第１の増幅器と、前記第２のホール素子より出力された電圧を増幅する第２の増幅器と、前記第１の増幅器の出力と前記第２の増幅器の出力とを加算する加算器と、前記第１の電圧出力端子の一方とグランドとの間に接続され、第１の制御端子を前記加算器の出力に接続し前記第１の制御端子に入力される電圧によって抵抗値が変化する第１の可変抵抗素子と、前記第２の電圧出力端子の一方とグランドとの間に接続され第２の制御端子を前記加算器の出力に接続し前記第２の制御端子に入力される電圧によって抵抗値が変化する第２の可変抵抗素子とを有することを特徴とする。
【０００６】
また、請求項２に記載の電流検出装置は、請求項１において、前記第１のホール素子と前記第２のホール素子、前記第１の増幅器と前記第２のホール素子および前記第１の可変抵抗素子と前記第２の可変抵抗素子はそれぞれ同一の特性を有することを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明の一実施の形態について説明する。
図１は、本発明の一実施の形態に係る電流検出装置１１の回路図である。電流検出装置１１は、アナロググラウンド（ＡＧ）に接地されるとともに、一定の電圧を出力する定電圧源１３、この定電圧源１３の出力電圧に正比例した電流に変換する電圧／電流変換器１５Ａ（１５Ｂ）、ホール効果により電流を検出するホール素子１７Ａ（１７Ｂ）、ホール素子１７Ａ（１７Ｂ）より出力された電圧を増幅する増幅器２３Ａ（２３Ｂ）、この増幅器２３Ａの出力電圧と増幅器２３Ｂの出力電圧とを加算する加算器２５、オフセット電圧を取り除く可変抵抗素子２７Ａ（２７Ｂ）、オフセット電圧を取り除くために設けられた固定抵抗器２９Ａ（２９Ｂ）から構成される。
定電圧源１３の出力電圧Ａは２つの電圧／電流変換器１５Ａ、１５Ｂによって定電圧源１３の出力電圧に正比例した電流に変換される。この電流は、同一の特性を具備する２つのホール素子１７Ａ、１７Ｂに制御電流として加えられる。
図２は電流／磁界変換器１９を模式的に示した斜視図である。電流／磁界変換器（分割コア）１９は、上下に分割された分割コアＡ１９Ａと分割コアＢ１９Ｂから構成され、ホール素子１７Ａとホール素子１７Ｂとを挟みこむように配置される。また、被測定系の電流を入力する電流入力端子２１が電流／磁界変換器１９の空隙部分を貫通して設けられている。この電流入力端子２１には、通常５Ａ、３０Ａ、１２０Ａなどの電流が入力される。この入力された電流は、分割コア１９Ａと分割コア１９Ｂとにより、電流に正比例した磁界Ｂ１、磁界Ｂ２に変換される。磁界Ｂ１、磁界Ｂ２の方向は図１に示されるように、磁界Ｂ１は紙面奥向き、磁界Ｂ２は紙面手前向きの方向であり、２つのホール素子１７Ａ、１７Ｂにそれぞれ加えられる。ここで、２つのホール素子１７Ａ、１７Ｂに加えられる磁界は、図１に示されるように相反する方向である。
【０００８】
ホール素子１７Ａ、１７Ｂは、電流端子Ｔ１−Ｔ２間に流れる制御電流と加えられる磁界の積に正比例した電圧を出力端子Ｔ３−Ｔ４間に出力する。２つのホール素子１７Ａ、１７Ｂの出力端子Ｔ３−Ｔ４間に出力される電圧は、同一の特性を具備する２つの増幅器２３Ａ、２３Ｂによってそれぞれ増幅される。
図２に示される２つの増幅器２３Ａ、２３Ｂの出力電圧（Ｃ１、Ｃ２）は、加算器２５により加算される。この加算器２５の出力電圧（Ｄ）は、オフセット電圧に従って変化し、この電圧で可変抵抗素子２７Ａ、２７Ｂを制御する。これにより、負帰還を形成し、可変抵抗素子２７Ａ、２７Ｂは、オフセット電圧が基準電位より高いときは、それぞれがホール素子１７Ａ、１７Ｂの出力電圧を小さくする方向に作用し、オフセット電圧が基準電位より低いときは、ホール素子１７Ａ、１７Ｂの出力電圧を大きくする方向に作用することにより、オフセット電圧を基準電位に補正する作用を有する。
ここで、加算器２５の出力電圧は被測定電流の直流成分に影響されない為、被測定電流の直流成分を測定可能なホール素子１７Ａ、１７Ｂのオフセット補正が実現できる。
【０００９】
図３は、ホール素子１７Ａ、１７Ｂに加えられる定電圧波形Ａ、ホール素子１７Ａ、１７Ｂに加えられる磁界波形Ｂ１、Ｂ２、増幅器２３Ａ、２３Ｂの増幅器出力波形Ｃ１、Ｃ２、加算器２５の加算器出力電圧波形Ｄを示す。増幅器２３Ａ、２３Ｂの出力電圧波形Ｃ１，Ｃ２のように、時間の経過とともに、ホール素子１７Ａ、１７Ｂのオフセット電圧が補正されており、この補正で、被測定電流の直流成分は影響を受けていない。
【００１０】
【発明の効果】
以上説明したように本発明によれば、２つのホール素子１７Ａ、１７Ｂに被測定電流に正比例した磁界を相反する方向で加え、この出力を加算することで被測定電流の直流成分を含まないオフセット電圧を検出し、この電圧をもとにオフセットを補正する。これにより、被測定電流の直流成分を測定し、高精度の測定を行うことが出きる電流検出装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る電流検出装置の回路を示す図。
【図２】本発明の実施の一形態に係る電流検出装置の電流／磁界変換器を示す図。
【図３】本発明の実施の一形態に係る電流検出装置の回路のタイムチャートを示す図。
【図４】従来の電流検出装置の回路を示す図。
【図５】従来の電力検出装置の電流／磁界変換器を示す図。
【図６】従来の電流検出装置のタイムチャートを示す図。
【図７】従来の電流検出装置のタイムチャートを示す図。
【符号の説明】
１１…電流検出装置、１３…定電圧源、１５…電圧／電流変換器、１５Ａ…電圧／電流変換器Ａ、１５Ｂ…電圧／電流変換器Ｂ、１７…ホール素子、１７Ａ…ホール素子Ａ、１７Ｂ…ホール素子Ｂ、１９…電流／磁界変換器（分割コア）、１９Ａ…分割コアＡ、１９Ｂ…分割コアＢ、２１…電流入力端子、２３…増幅器、２３Ａ…増幅器Ａ、２３Ｂ…増幅器Ｂ、２５…加算器、２７…可変抵抗素子、２７Ａ…可変抵抗素子Ａ、２７Ｂ…可変抵抗素子Ｂ、２９…抵抗器、２９Ａ…抵抗器Ａ、２９Ｂ…抵抗器Ｂ、３１…電流／磁界変換器（コア）、３３…積分器
【図１】
2004020455.tif 000003
【図２】
2004020455.tif 000004
【図３】
2004020455.tif 000005
【図４】
2004020455.tif 000006
【図５】
2004020455.tif 000007
【図６】
2004020455.tif 000008
【図７】
2004020455.tif 000009