(57)【要約】【課題】発光モジュールと、受光モジュールとのクロストークを低減した、コストの安い光送受信モジュールを提供することを目的とする。【解決手段】半導体レーザダイオード４０を、整合抵抗３１ａ、３１ｂを介して、ステム１０から差動信号ピン４１ａ、４１ｂを介して電気信号を取出すと共に、回路基板上のマイクロストリップ差動線路７１ａ、７１ｂを介してＬＤ駆動回路１００と接続したので、線路からの電磁界輻射を低減できる。【選択図】      図５
2004363360.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一対の差動入力端子を有する発光モジュールと、前記発光モジュールを差動駆動する送信回路と、
前記発光モジュールと前記送信回路とを接続する差動線路からなる第１の線路と、
少なくとも一対の差動出力端子を有する受光モジュールと、
前記受光モジュールの差動出力信号を受信する受信回路と、
前記受光モジュールと前記受信回路とを接続する第２の線路と、
前記送信回路と前記第１の線路と前記受信回路と前記第２の線路とが搭載された回路基板と
を備えた光送受信モジュール。
【請求項２】
前記発光モジュールは、
一対の電極を有する半導体発光素子と、
前記半導体発光素子の夫々の電極に、夫々一端が接続されるインピーダンス整合用の第１、第２の抵抗と、
差動線路を構成する第１、第２の導体線路を有し、当該夫々の導体線路の一端が前記第１、第２の抵抗の他端と夫々接続された分布定数線路と、
前記分布定数線路の第１、第２の導体線路における他端に、夫々一端が接続された第１、第２の信号端子と、
前記半導体発光素子と前記第１、第２の抵抗と前記分布定数線路と前記第１、第２の信号端子の一部とを内蔵する金属製の筐体とを備えた
ことを特徴とする請求項１に記載の光送受信モジュール。
【請求項３】
前記発光モジュールは、
一対の電極を有する半導体発光素子と、
前記半導体発光素子の夫々の電極に、夫々一端が接続されるインピーダンス整合用の第１、第２の抵抗と、
差動線路を構成する第１、第２の導体線路を有し、当該夫々の導体線路の一端が前記第１、第２の抵抗の他端と夫々接続された分布定数線路と、
前記分布定数線路の第１、第２の導体線路における他端に、夫々一端が接続された第１、第２の信号端子と、
前記半導体発光素子の夫々の電極に、夫々一端が接続されるバイアス電流給電用の第１、第２のインダクタンス素子と、
前記半導体発光素子と前記第１、第２の抵抗と前記分布定数線路と前記第１、第２の信号端子の一部と前記第１、第２のインダクタンス素子とを内蔵する金属製の筐体とを備えた
ことを特徴とする請求項１に記載の光送受信モジュール。
【請求項４】
前記第１の線路と、前記第２の線路との間の空間部分に、金属からなるシールド板を設けた
ことを特徴とする請求項１〜３に記載の光送受信モジュール。
【請求項５】
前記第１の線路と、前記第２の線路との間の前記回路基板の内部に、金属からなるすだれ状、または網状のシールド構造を設けた
ことを特徴とする請求項１〜３に記載の光送受信モジュール。
【請求項６】
前記回路基板がガラスエポキシからなる
ことを特徴とする請求項１〜５に記載の光送受信モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光送信回路と、光受信回路とが実装され、光信号の伝送が可能な光送受信モジュールに関するものである。
【０００２】
【従来の技術】
従来の光送受信モジュールは、送信回路から受信回路への電気的なクロストークを防止するため、送信回路と受信回路とを別の領域に搭載したプリント配線板と、前記送信回路部と前記受信回路部とを隔離するシールド板を有する上ケース、並びに下ケースと、前記下ケースに装着された発光素子モジュールと、前記上ケースに装着された受光素子モジュールとを備え、前記上ケースと下ケースとが夫々受信回路と送信回路とを電磁気的にシールドする構造が開示されている（例えば、特許文献１参照。）。また、特許文献１にはシールド板の一部がプリント配線版を貫通して半田付けされることも開示されている。
【０００３】
特許文献１では発光素子を含む送信回路から発生する電磁ノイズを、金属からなるシールド板やケースで防止するものである。しかし、シールド部材が占める領域が大きくなり、光送受信モジュールの小型化の促進する上での障害となることが指摘されている（例えば、特許文献２参照。）。
【０００４】
さらに、受光モジュールと受信回路基板との接続配線部の上に接地電位のボンディングワイアをループ状に配置することや、発光モジュールと送信回路基板との接続配線部の上にグランド電位のボンディングワイアをループ状に配置することで、電気的なクロストークを改善できることを開示している。（例えば、特許文献２参照。）。また、前記回路の接地を強化することでもクロストークが改善することも開示している。
【０００５】
しかし、このようなシールドによる方法は、伝送するビットレートが高くなると、送信信号中の高周波成分が増加し、受信側も受信帯域を広く取る必要が有ることから、効果が弱まってしまうことが開示されている（例えば、特許文献３参照）。
【０００６】
そこで、発光モジュールと送信回路との間に低域通過フィルタを設け、受信側へのクロストークとなる周波数成分を少なくする方法の開示が有る（例えば、特許文献３参照。）。また、その方法に伴なう立上り遅れなどの欠点、並びにその対処方法も開示されている。
【０００７】
しかし、６２２Ｍｂ／ｓ程度の伝送では立上り遅れを補償する電子回路が比較的安価に構成できるので良いが、さらに高い比較的に高いビットレートの光送受信器モジュールではこのような回路を簡単に構成することは難しく、またコストが高いなどの課題がある。
【０００８】
従って、送信部と受信部との電磁気的なシールド構造を小型とする取組みとして、シリコン基板に搭載された発光モジュールと、別のシリコン基板に搭載された受光モジュールを、金属板を挟み込んで表裏に貼り付ける構造の開示が有る（例えば、特許文献４参照。）。
【０００９】
また、電磁気的なシールド構造が難しい１０Ｇｂ／ｓのビットレートに対応して、シリコンからなるプラットホーム基板の上を熱酸化膜で覆い、その上に受信側領域のなるべく広い範囲に接地導体層を形成し、接地導体層の上に絶縁体層を形成し、絶縁体層の上に配線を形成し、その上に受光素子と受信回路を搭載して小さな光貫通開口を設けたシールド板で覆うとともに、この領域外に発光素子と送信回路とを設けたものの開示が有る（例えば、特許文献５参照。）。
なお、発光素子と受光素子の夫々に対して小さな光貫通開口を設けた開示もある（例えば、特許文献６参照。）。
【００１０】
また、シリコン基板上に搭載された発光素子と送信回路、並びに受光素子と受信回路とを簡易に電磁気的なシールドを実施するため、前記シリコン基板に複数の開口を穿ち、その開口に差し込む脚部を備えたシールド板を差し込んで、前記シリコン基板の裏面のベースメタルと接着する構造の開示がある（例えば、特許文献７参照。）。
【００１１】
また、受光素子と受信回路とを絶縁補助基板に搭載して、シリコン基板の勘合穴に実装し、発光素子と送信回路は前記シリコン基板に直接実装する構造の開示も有る（例えば、特許文献８参照）。これは比抵抗の小さなシリコン基板を介した浮遊インピーダンスによるクロストークを防止する目的で実施されている。
【００１２】
【特許文献１】
特開平７−１６２１８６号公報（第２−５頁、第１図）
【特許文献２】
特許３３４３８９６号公報（第３−７頁、第１図）
【特許文献３】
再公表ＷＯ００／３３４９０号公報（第４−１０頁、第３図）
【特許文献４】
特開２００１−２９１９２３号公報（第２−４頁、第２図）
【特許文献５】
特開２００２−２２３０２３号公報（第３−７頁、第１図）
【特許文献６】
特開２００２−２０２４３８号公報（第２−５頁、第２図）
【特許文献７】
特開２００２−１７０９８４号公報（第２−５頁、第１０図）
【特許文献８】
特開２００２−１７６１８５公報（第２−５頁、第６図）
【００１３】
【発明が解決しようとする課題】
従来技術に示すように、大きな電流振幅で駆動される発光モジュールや送信回路とから電磁界が発生するため、近接して配置される受光モジュールと受信回路に対するクロストークが十分に低減されるよう、主にシールド版や回路基板上のグランドパターン、グランド電位のボンディングワイアなどの対策が取られてきた。これは、電磁界を遮断したり、グランド電位で定在波を作るなどして、発光モジュールや送信回路と、受光モジュールや受信回路とが、電磁界の結合を生じないようにしたものである。また、接地の強化も電磁界シールドを強化するために有効な方法であり、古くから常套手段として使用されてきた。
しかし、シールド板による方法は、そのための部品が必要で、取付けのコストがかかること、設置場所が必要であり、小型化を阻害する課題を有している。
また、伝送する信号のビットレートが１Ｇｂ／ｓや１０Ｇｂ／ｓと上がるに従い、シールドの効果が弱くなり、また、シールド板や、その隙間に対する要求が厳しくなっており、６２２Ｍｂ／ｓまでで有効であった対策が不十分になってきている。
【００１４】
また、クロストークには、グランド電位と考えている金属パターンの僅かな抵抗によって、発光モジュールからグランド電位の金属パターンに流れた電流振幅が前記の僅かな抵抗により電圧振幅に変換されたものや、回路基板の比抵抗の低さから来る浮遊インピーダンスによるものがある。これに対しても、従来から行われているように、グランドの強化や、浮遊インピーダンスを発生させないよう比抵抗の高い絶縁基板や、送信側と受信側とを空間的に遠ざけ、アイソレーションを高くする方法がある。しかし、低コスト化のために回路基板として高価なセラミック基板を使いにくく、安価なガラスエポキシ基板を使用する必要性や、小型化のためにアイソレーションのための間隔を取りにくいなどの課題がある。
【００１５】
また、発光素子と、送信回路との間に低域通過フィルタを配置して、クロストークのエネルギー伝達関数の積分値を少さくする対策があるが、立上り遅れ現象などの弊害を防止するための対策が必要であるため、１Ｇｂ／ｓを上回るビットレートでは使用し難く、または回路が高価になるなどの課題がある。
【００１６】
この発明は、上記に鑑みてなされたものであり、発光モジュールと送信回路からの電磁界の発生を少なくして、受光モジュールと受信回路への電磁界の結合を低減し、かつ、発光モジュールと送信回路に流れる大電流による接地電位の擾乱を少なく出来るとともに、かつ、低コストな光送受信モジュールを得ることを目的とする。
【００１７】
【課題を解決するための手段】
この発明に係る光送受信モジュールは、少なくとも一対の差動入力端子を有する発光モジュールと、前記発光モジュールを差動駆動する送信回路と、前記発光モジュールと前記送信回路とを接続する差動線路からなる第１の線路と、少なくとも一対の差動出力端子を有する受光モジュールと、前記受光モジュールの差動出力信号を受信する受信回路と、前記受光モジュールと前記受信回路とを接続する第２の線路と、前記送信回路と前記第１の線路と前記受信回路と前記第２の線路とが搭載された回路基板とを備えたものである。
【００１８】
【発明の実施の形態】
以下に図面を参照して、この発明に係る光送受信モジュールの好適な実施の形態を詳細に説明する。
この実施の形態の光送受信モジュールは、送信回路を差動出力とし、かつ発光モジュールを差動入力とし、回路基板上で前記送信回路と前記発光モジュールとを接続する差動線路からなる第１の線路を設け、受光モジュールと受信回路とを接続する第２の線路との電気的な結合を低減することで電磁界によるクロストークを低減したものであり、かつ、発光モジュールを駆動する大きな振幅の電流が差動線路からなる第１の線路を流れるためグランド電位を擾乱することがないので、クロストークを好適に低減した光送受信モジュールを供する。
【００１９】
この実施の形態の光送受信モジュールは、例えば、ビル内に設置されたサーバ間の接続、異なるビルに設置されたサーバ間の接続などのローカルエリアネットワーク、またはデジタル通信網の幹線系に適用される。
【００２０】
実施の形態１．
図１〜図１０に従って、この発明の実施の形態１の光送受信モジュールについて説明する。
この実施の形態１の光送受信モジュールには、安価なキャンパッケージ型の発光モジュールが採用され、パッケージ内には光半導体素子として半導体レーザダイオード（以下ＬＤという）が内蔵され、ＬＤを差動駆動する差動駆動回路が搭載されている回路基板とを備えている。
【００２１】
図１は発光モジュールを構成する光半導体用パッケージ（以下キャンパッケージという）の外観構成を示すもので、図２はキャンパッケージ１およびレセプタクル２から構成される発光モジュール（以下、この実施の形態では主にＬＤを搭載した例を示すので、ＬＤモジュールと呼ぶ）３の外観構成を示すもので、図３（ａ）（ｂ）はＬＤモジュール３の水平（図２のｘ軸に平行な方向）断面図，垂直（図２のｙ軸に平行な方向）断面図を示すものである。
【００２２】
図１〜図３に示すように、キャンパッケージ１は、バイアス給電ピン、高周波信号ピンなどがマウントされる円板状のステム１０（導電体）と、複数のセラミック基板が搭載される台形柱状の台座１１（台座ブロック）と、ＬＤ４０から発生されたレーザ光を集光する集光レンズ１２と、台座１１などを外部から密閉するための円筒形のキャップ１３などを備えている。ステム１０は導電性のメッキを施したコバールや銅タングステン合金（以下、ＣｕＷという）、軟鉄などで成形される。
【００２３】
キャップ１３は、図３に示すように、プロジェクション溶接などによってステム１０に固定される第１キャップ部材１３ａと、この第１キャップ部材１３ａの先端側に外嵌されてＹＡＧ溶接などによって第１キャップ部材１３ａに固定される第２キャップ部材１３ｂとから成る２段円筒形状を成している。具体的には、第１キャップ部材１３ａは段付きの外筒を有し、太い径の外筒の先に細い径の外筒が設けられている。この細い径の外筒の外周に対して、第２キャップ部材１３ｂの一端側の内筒が嵌合し、貫通ＹＡＧ溶接によって第１キャップ部材１３ａと第２キャップ部材１３ｂが固定される。キャップ１３はこのような溶接加工によって比較的安価に製造することができる。
【００２４】
第１キャップ部材１３ａの先端側には、レンズ挿入用の孔１４が形成されており、この孔１４に集光レンズ１２が挿入される。集光レンズ１２は、ネジ、接着材などによって第１キャップ部材１３ａに固定される。第１キャップ部材１３ａの内部空間１５は、ガラス製のウィンドウ１６によって外部から画成されており、これにより台座１１が収納される内部空間１５を気密状態に保つようにしている。なお、集光レンズ１２をキャップ１３の孔１４に接着固定することによって、内部空間１５を気密状態に保つことが可能な場合は、ウィンドウ１６を省略してもよい。
【００２５】
第２キャップ部材１３ｂの集光レンズ１２に対向する部分（他端側）には、レーザ光を通過させるための孔１７が形成されている。この第２キャップ部材１３ｂを第１キャップ部材１３ａに対して摺動させ、レーザ光軸方向に位置決め調整し、第１キャップ部材１３ａにＹＡＧ溶接固定することで、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸方向の位置合わせを行う。
【００２６】
レセプタクル２は、光ファイバ２０が接続されたフェルール２１（図２参照）が挿入されるフェルール挿入孔１９を有している。フェルール挿入孔１９内のキャンパッケージ１側には、内部に光ファイバ１８ａが配設されているダミーフェルール１８が圧入され固定されている。レセプタクル２におけるダミーフェルール１８が固定される側の一端面は、ＹＡＧ溶接による突き合わせ溶接などによってキャンパッケージ１の第２キャップ部材１３ｂの他端側の端面に固定される。レセプタクル２を第２キャップ部材１３ｂに固定する際に、互いの接合面を当接させた状態でレーザ光軸方向に垂直な２つの方向に対する位置決め調整を行うことで、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸に直角な２つの方向に関する位置合わせを行う。
【００２７】
発光モジュール３側の光ファイバ２０が接続されているフェルール２１は、フェルール２１がレセプタクル２のフェルール挿入孔１９に挿入されたとき、ダミーフェルール１８の方にフェルール２１を押圧し、かつフェルール２１をレセプタクル２にロック固定するための適宜の機構（図示せず）を有している。したがって、フェルール２１がレセプタクル２のフェルール挿入孔１９に挿入されると、ダミーフェルール１８の光ファイバ１８ａとフェルール２１内の光ファイバ２０の端面同士が当接し、これによりファイバ間が接続（光結合）される。
【００２８】
つぎに、キャンパッケージ１内の構成について説明する。キャンパッケージ１内の構成を説明する前に、キャンパッケージ１内の各構成要素の等価回路を図４を用いて説明する。
【００２９】
図４は、キャンパッケージ１内の各構成要素の回路構成およびキャンパッケージ１内のＬＤ４０を差動駆動する差動駆動回路としてのＬＤ駆動回路１００の回路構成例を示すものである。ＬＤ駆動回路１００は、集積回路（ＩＣ）として集積されており、このＬＤ駆動回路１００は、図６に示すように、キャンパッケージ１と電気接続される集積回路用基板（外部基板）３００に搭載されている。また、回路基板３００には、マイクロストリップ差動線路として構成される差動線路基板７０（図５，図６参照）が設けられており、この差動線路基板７０を介してキャンパッケージ１とＬＤ駆動回路としてのＬＤ駆動回路１００が電気接続されている。なお、この差動線路基板７０と回路基板３００とは多層基板として一体化してもよい。
【００３０】
図４に示すように、ＬＤ駆動回路１００は、差動型の入力構成を有する入力バッファ１０２と、正相信号および逆相信号を出力する差動構成をなす一対のトランジスタ１０３，１０４と、バイアス定電流源としてのトランジスタ１０５と、インピーダンス整合をとるための抵抗１０６，１０７とを備えている。
【００３１】
入力バッファ１０２は、入力される正相信号と逆相信号の波形を整形し、整形した正相信号と逆相信号をトランジスタ１０３および１０４のベースに出力する。
【００３２】
差動構成をなす一対のトランジスタ１０３，１０４は、差動増幅器を構成する。トランジスタ１０３，１０４の夫々のコレクタ側は、抵抗１０６および１０７に接続されている。抵抗１０６，１０７の他方側は端子３１２，３１３に接続されている。トランジスタ１０３，１０４の夫々のエミッタは、定電流源であるトランジスタ１０５のコレクタに接続されている。トランジスタ１０３のベースは入力バッファ１０２の逆相信号出力端子に接続され、トランジスタ１０４のベースは入力バッファ１０２の正相信号出力端子に接続されている。すなわち、正相の入力されたトランジスタ１０４は正相信号Ｉ２を、逆相の入力されたトランジスタ１０３は逆相信号Ｉ１を、トランジスタ１０５にて決定される電流値に変換して出力する。トランジスタ１０５のエミッタ側が負電源Ｖｅｅ１に接続されている。
【００３３】
トランジスタ１０３，１０４のエミッタ側の出力端子３１０、３１１は、マイクロストリップ差動線路や後述する高周波信号ピンなどで構成される分布定数回路３０、整合抵抗３１ａ，３１ｂを介してＬＤ４０の一対の電極（カソード、アノード）に接続されている。
【００３４】
キャンパッケージ１側は、分布定数回路３０と、２５Ω程度のインピーダンス整合用の抵抗３１ａ，３１ｂと、集光レンズ１２と、高周波インピーダンスが５Ω程度のＬＤ４０と、高周波インピーダンスが大きいインダクタンス素子としての空芯ソレノイド３３ａ，３３ｂと、空芯ソレノイド３３ａ，３３ｂに並列接続される共振防止抵抗３４ａ，３４ｂと、ＬＤ４０と空芯ソレノイド３３ａ，３３ｂとを接続するためのワイヤボンド３５ａ，３５ｂとを備えている。
【００３５】
ＬＤ４０のカソード側は、ワイヤボンド３５ａと、このワイヤボンド３５ａに直列に接続された空芯ソレノイド３３ａと、共振防止抵抗３４ａの並列回路を介してバイアス定電流源３６の一端に接続されている。バイアス定電流源３６の他端は負電源Ｖｅｅ２に接続されている。ＬＤ４０のアノード側は、ワイヤボンド３５ｂと、このワイヤボンド３５ｂに直列に接続された空芯ソレノイド３３ｂと、共振防止抵抗３４ｂの並列回路を介して接地されている。なお、空芯ソレノイド３３ａと３３ｂは、いずれも整合抵抗３１ａと３１ｂよりもＬＤ４０に近い側でＬＤ４０の一対の電極に電気的に接続されている。負電源Ｖｅｅ１と負電源Ｖｅｅ２は同じ電源としたほうが好ましいが、別の電源としてもよい。
【００３６】
このＬＤ４０の駆動構成によれば、ＬＤ４０のカソード、アノードにソレノイド３３ａ，３３ｂを介してバイアス電源（図４のバイアス給電ピン４４ａに接続されたバイアス定電流源３６、およびバイアス給電ピン４４ｂに接続された接地端子）に夫々接続し、かつ差動型の一対のトランジスタ１０３，１０４によってＬＤ４０のカソード、アノードに高周波の変調信号を差動で入力するようにしている。
【００３７】
すなわち、ＬＤ駆動回路１００のトランジスタ１０４がＯＦＦからＯＮ（トランジスタ１０３がＯＮからＯＦＦ）になると、ＬＤ４０に電流が流れ、ＬＤ４０からのレーザ光出力はＯＦＦからＯＮとなる。また、トランジスタ１０４がＯＮからＯＦＦ（トランジスタ１０３がＯＦＦからＯＮ）になると、ＬＤ４０に流れる電流が小さくなり、ＬＤ４０からのレーザ光出力はＯＮからＯＦＦとなる。
【００３８】
このように、ＬＤ駆動回路１００の差動トランジスタ１０３，１０４より出力された変調電気信号は、分布定数回路３０などを通じてＬＤ４０に伝送され、ＬＤ４０において変調電気信号が光変調信号に変換される。ＬＤ４０から発生された光変調信号は、集光レンズ１２によって光ファイバ１８ａに集光され、光ファイバ１８ａを通じて出力される。
【００３９】
つぎに、図５〜図６を用いてキャンパッケージ１および回路基板３００の各構成要素について説明する。図５は、キャップ１３を外した状態におけるキャンパッケージ１および外部基板３００の一部を示す斜視図であり、図６はその平面図である。
【００４０】
図５〜図６などに示すように、キャンパッケージ１は、複数のピンがマウントされた円板状のステム１０と、銀ロウ付けなどによってステム１０の内壁面に垂直に固定される台形柱状の台座１１とから構成される。ステム１０は、各ピンが貫通するための各貫通孔（後述する）が設けられ、これら各貫通孔にはピンを固定する硼珪酸ガラスやソーダバリウムガラス等からなる誘電体が収容されている。ステム１０は、板金加工やメタルインジェクションモールド加工によって貫通孔を簡単に形成することができるため、比較的安価に製造できる。
【００４１】
グランドを構成するステム１０には、ＬＤ駆動回路１００からの差動の変調電気信号（以下差動高周波信号ともいう）が伝送される一対の高周波信号ピン４１ａ，４１ｂ（高周波用の信号端子）と、これら高周波信号ピン４１ａ，４１ｂの両側に、高周波信号ピン４１ａ，４１ｂを挟むように配される２本のグランドピン４２ａ，４２ｂ（グランド端子）が固定されている。また、ステム１０には、モニタ用の受光素子（例えばフォトダイオード、以下ＰＤという）５０の信号伝送のための１本のモニタ信号ピン４３と、ＬＤ４０に対して外部の直流バイアス電流源からバイアス電流を供給する一対のバイアス給電ピン４４ａ，４４ｂが固定されている。ステム１０には、モニタ用のＰＤ５０を搭載するためのＰＤ用チップキャリア４５とがマウントされている。例えば、高周波信号ピン４１ａから図４に示す正相の電流信号Ｉ２が引き抜かれるとともに、高周波信号ピン４１ｂに対して図４に示す電流信号Ｉ２と逆相の電流信号Ｉ１が与えられる。
【００４２】
これらの信号ピンのうち、高周波信号ピン４１ａ，４１ｂは、気密を保ったままステム１０を介して電気信号を通過させるフィードスルー（フィードスルー部１０ｃ）を構成している。これら各高周波信号ピン４１ａ，４１ｂは、硼珪酸ガラスやソーダバリウムガラスなどの材料で構成される誘電体７７に形成されている貫通孔８０ａ、８０ｂを夫々貫通して挿入され、ステム１０に対し気密封止状態で固定されている。誘電体７７はステム１０に設けられた楕円、長円、または繭形の形状をした貫通孔７４に気密封止状態で収容される。例えば、誘電体７７はガラスビーズを溶融固化することによってステム１０に固定されるとともに、各高周波信号ピン４１ａ，４１ｂを固定する。グランドピン４２ａ，４２ｂは、グランドを構成するステム１０の外壁面に圧着および溶接によって固着されている。高周波信号ピン４１ａ，４１ｂ、およびグランドピン４２ａ，４２ｂは、互いに平行になるように配置されている。ガラス製の誘電体７８はステム１０の貫通孔７５に収容されて気密封止状態で固定され、モニタ信号ピン４３は誘電体７８を貫通して気密封止状態で固定される。同様に、ガラス製の誘電体７９ａはステム１０の貫通孔７６ａに収容されて気密封止状態で固定され、バイアス給電ピン４４ａは誘電体７９ａを貫通して気密封止状態で固定される。ガラス製の誘電体７９ｂはステム１０の貫通孔７６ｂに収容されて気密封止状態で固定され、バイアス給電ピン４４ｂは誘電体７９ｂを貫通して気密封止状態で固定される。かくして、高周波信号ピン４１ａ，４１ｂ、グランドピン４２ａ，４２ｂ、モニタ信号ピン４３、およびバイアス給電ピン４４ａ、４４ｂは、ステム１０の突出面１０ｚから、キャンパッケージ１の外部に突出して固定される。このピンの固定構造は、比較的安価に製造することができる。ＰＤ用チップキャリア４５上にマウントされたＰＤ５０は、ＬＤ４０から後方に出射されるモニタ光をモニタするためのものである。
【００４３】
ステム１０に対し台座１１がほぼ垂直に配設されている。台座１１の上面には、マイクロストリップ差動線路基板４６，４７と、ＬＤ用チップキャリア４８と、バイアス回路用基板４９とが搭載されている。台座１１とステム１０とは表面全体に導電性のメッキが施されている。マイクロストリップ差動線路基板４６，４７やＬＤ用チップキャリア４８の裏面に形成され接地導体層となる平面導体板（以下ベタグランドと呼ぶ）が、台座１１の上面に半田接合され電気的に接続されている。また、台座１１は、ＬＤ４０等から発生する熱の放熱経路になっている。
【００４４】
マイクロストリップ差動線路基板４６は、セラミック基板５１と、セラミック基板５１の上面に形成された一対のストリップ差動信号線５２ａ，５２ｂと、セラミック基板５１の裏面に形成されたベタグランド（図示せず）で構成されている。ストリップ差動信号線５２ａ，５２ｂの一端側には、ステム１０から突出された高周波信号ピン４１ａ，４１ｂと接触させて半田付けするためのパッド５３ａ，５３ｂが形成されている。ストリップ差動信号線５２ａ，５２ｂは、小型化のために特性インピーダンスが低く設定された高周波信号ピン４１ａ，４１ｂによる影響を少なくするために、ステム１０に近い入力側の部分５２ｄ（図６）では特性インピーダンスが高くなるよう信号線間隔が大きく設定されている。また、ストリップ差動信号線５２ａ，５２ｂは、信号線間隔が徐々に接近する部分と、間隔が接近して平行に配置される出力側部分とを有している。ステム１０にマウントされる高周波信号ピン４１ａ，４１ｂの端部は、マイクロストリップ差動線路基板４６のパッド５３ａ，５３ｂにロウ付けまたは半田付けによって接続固定されている。ストリップ差動信号線５２ａ，５２ｂ、およびストリップ差動信号線５６ａ，５６ｂは、夫々モジュール内部（キャンパッケージ１内部）の分布定数線路３０の第１、第２の導体線路を構成する。
【００４５】
マイクロストリップ差動線路基板４７は、セラミック基板５５と、セラミック基板５５の上面に形成された一対のストリップ差動信号線５６ａ，５６ｂと、セラミック基板５５の裏面に形成されたベタグランド（図示せず）で構成されている。ストリップ差動信号線５６ａ，５６ｂは、信号線方向を略９０度折り曲げるためのコーナーカーブ部を有している。ストリップ差動信号線５６ａ，５６ｂの途中には、インピーダンス整合用の抵抗３１ａ，３１ｂ（図４参照）がそれぞれ形成されている。ストリップ差動信号線５２ａ，５２ｂと、ストリップ差動信号線５６ａ，５６ｂとは、ワイヤボンド５７ａ，５７ｂによってそれぞれ接続されている。
【００４６】
ＬＤ用チップキャリア４８は、セラミック基板５８と、セラミック基板５８の上面に形成された一対のストリップ差動信号線５９ａ，５９ｂと、セラミック基板５８の裏面に形成されたベタグランド（図示せず）で構成されるマイクロストリップ差動線路を有し、一方のストリップ差動信号線５９ｂ上にＬＤ４０の一方の電極であるアノードが直接当接するように、ＬＤ４０が搭載されている。ＬＤ４０の他方の電極としてのカソードは、ワイヤボンド６０によって他方のストリップ差動信号線５９ａに接続されている。ストリップ差動信号線５６ａ，５６ｂと、ストリップ差動信号線５９ａ，５９ｂとは、ワイヤボンド６１ａ，６１ｂによってそれぞれ接続されている。セラミック基板５８は、熱伝導性の良い窒化アルミ（ＡｌＮ）や炭化シリコン（ＳｉＣ）などの材料から構成されている。ＬＤ４０としては、１０Ｇｂ／ｓの変調が可能な、例えば分布帰還型のレーザダイオード素子が用いられている。なお、ここではＬＤチップキャリア４８とマイクロストリップ線路基板を分離して、抵抗３１ａ、３１ｂ製作で発生するコストを低減させる構成を示したが、一体化しても良い。
【００４７】
バイアス回路用（セラミック）基板４９上には、２本の配線パターン６２ａ，６２ｂと一対のインダクタンス回路（ソレノイド及び共振防止抵抗の並列回路）が形成されている。一方の配線パターン６２ａには、空芯ソレノイド３３ａおよび空芯ソレノイド３３ｂの線間容量とインダクタンスとの共振を防止する共振防止抵抗３４ａが電気的に並列接続されるように配置され、他方の配線パターン６２ｂには、同様に、空芯ソレノイド３３ｂおよび共振防止抵抗３４ｂとが電気的に並列接続されるように配置されている。空芯ソレノイド３３ａおよび空芯ソレノイド３３ｂは互いの磁界が干渉しないように、各ソレノイド３３ａ，３３ｂの中心軸（の延長線）が交差するように、好ましくは直交するように、離間配置されている。２本の配線パターン６２ａ，６２ｂの一方の各端部は、ＬＤ用チップキャリア４８のストリップ差動信号線５９ａ，５９ｂとワイヤボンド３５ａ，３５ｂを介して接続されており、配線パターン６２ａ，６２ｂの他方の端部は、ワイヤボンド６３ａ，６３ｂを介してステム１０に設けられるバイアス給電ピン４４ａ，４４ｂに接続される。
【００４８】
つぎに、回路基板３００側の構成について説明する。
回路基板３００には、前述したように、ＬＤ４０を差動駆動するＬＤ駆動回路を含むＬＤ駆動回路１００と、このＬＤ駆動回路１００とステム１０に設けられた一対の高周波信号ピン４１ａ，４１ｂおよび一対のグランドピン４２ａ，４２ｂとを接続するマイクロストリップ差動線路基板７０とが設けられている。
【００４９】
マイクロストリップ差動線路基板７０は、ガラスエポキシ基板７３の上面に形成された一対のストリップ差動信号線７１ａ，７１ｂと、この一対のストリップ差動信号線７１ａ，７１ｂを挟むようにストリップ差動信号線７１ａ，７１ｂの外側に配置されるグランド７２ａ，７２ｂと、ガラスエポキシ基板７３の裏面または中間層に配置されてグランド７２ａ，７２ｂに接続されるベタグランド（図示せず）とから構成されている。ストリップ差動信号線７１ａ，７１ｂの一端側には、ステム１０の突出面１０ｚから突出された高周波信号ピン４１ａ，４１ｂと接触させてロウ付けまたは半田付けするためのパッド３０１ａ，３０１ｂが形成されており、高周波信号ピン４１ａ，４１ｂの端部は、マイクロストリップ差動線路基板７０のパッド３０１ａ，３０１ｂにロウ付けまたは半田付けによって接続固定されている。ストリップ差動信号線７１ａ，７１ｂの途中には、互いの信号線から離間するように突出された特性インピーダンスが他の線路部分より低いスタブ３０２ａ，３０２ｂが形成されている。また、パッド３０１ａ，３０１ｂとスタブ３０２ａ，３０２ｂとの間には、半田レジストや半田の濡れ性の悪い金属を表面層とした半田流れ止め部１０００ａ，１０００ｂを設けて、半田流れ止め部１０００ａ，１０００ｂとスタブ３０２ａ，３０２ｂとの間に半田が流れることを防止している。
【００５０】
パッド３０１ａ，３０１ｂからスタブ３０２ａ，３０２ｂに向かって、ストリップ差動信号線７１ａ，７１ｂの間隔が狭くなっている。すなわち、ストリップ差動信号線７１ａ，７１ｂは、スタブ３０２ａ，３０２ｂより集積回路１００側に位置する部分３０４では、スタブ３０２ａ，３０２ｂよりステム１０側に位置する部分３０５よりも特性インピーダンスが低くなるよう信号線間隔を小さく設定されており、このようなスタブ３０２ａ，３０２ｂの配置および信号線間隔の調整によって、高周波信号ピン４１ａ，４１ｂなどから反射が発生しないように、各部分の特性インピーダンスを変化させている。
【００５１】
マイクロストリップ差動線路基板７０のグランド７２ａ，７２ｂは、ステム１０に設けられたグランドピン４２ａ，４２ｂに接続固定されている。なお、マイクロストリップ差動線路基板４６、マイクロストリップ差動線路基板４７、およびマイクロストリップ差動線路基板７０における、それら基板上のストリップ差動信号線（７１ａ、７１ｂ、５２ａ、５２ｂ、５６ａ、５６ｂ）と、高周波信号ピン４１（４１ａ、４１ｂ）とは、分布定数線路３０を構成している。また、マイクロストリップ差動線路基板７０のグランド７２ａ，７２ｂは、ステム１０に設けられたグランドピン４２ａ，４２ｂに接続固定されている。なお、マイクロストリップ差動線路基板４６およびマイクロストリップ差動線路基板４７における、それら基板上のストリップ差動信号線（５２ａ、５２ｂ、５６ａ、５６ｂ）は、モジュール内部（キャンパッケージ１内部）の分布定数線路３０を構成している。
【００５２】
図６に示すように、ＬＤ駆動回路１００内のトランジスタ１０３（図４参照）のコレクタに接続される正相信号Ｉ２の出力端子３１０は、ワイヤボンド３２０を介して一方のストリップ差動信号線７１ａに接続されている。ＬＤ駆動回路１００内のトランジスタ１０４（図４参照）のコレクタに接続される逆相信号Ｉ１の出力端子３１１は、ワイヤボンド３２１を介して一方のストリップ差動信号線７１ｂに接続されている。ＬＤ駆動回路１００内の抵抗１０６が接続される端子３１２はワイヤボンド３２２を介してグランド７２ｂに接続され、ＬＤ駆動回路１００内の抵抗１０７が接続される端子３１３はワイヤボンド３２３を介してグランド７２ａに接続されている。なお、オープンコレクタ型のＬＤ駆動回路の場合は、駆動能力を上げるためにコレクタ側に正電圧をかける場合がある。この場合は、端子３１２，３１３がワイヤボンド３２２，３２３を介して図示しないコンデンサの一方の電極に接続され、コンデンサの他方の電極はグランド７２ｂ，７２ａ上に半田付けされる。また、端子３１２，３１３は正電極Ｖｃｃ（図示せず）に接続される。
【００５３】
このように、図４に示したＬＤ駆動回路１００の差動トランジスタ１０３，１０４から出力される差動高周波信号は、図５および図６に示すように、マイクロストリップ差動線路基板７０を介してキャンパッケージ１に入力される。
【００５４】
一般にＬＤ駆動回路１００は、夫々の出力端子３１０、３１１がＬＤ駆動回路１００の有する特性インピーダンスに対してインピーダンス整合するよう設計されている場合が多い。したがって、例えば、ＬＤ駆動回路１００を差動形式で動作させ、その出力端子３１０、３１１の出力インピーダンスが夫々５０Ωである場合、接続される差動線路７１ａ、７１ｂの特性インピーダンスを１００Ωで設計することが望ましい。
【００５５】
しかし、ステム１０のフィードスルー部１０ｃにおける高周波信号ピン４１ａ、４１ｂ間の特性インピーダンスを仮に１００Ωとした場合、高周波信号ピン４１ａ、４１ｂの間隔が差動線路７１ａ、７１ｂの間隔よりも大きく広がり、高周波信号ピン４１ａ、４１ｂを内包するフィードスルー部１０ｃの誘電体７７の外形もそれに応じて大きくなる。このため、誘電体７７を収容するステム１０の外径が拡大し、光半導体装置の小型化を妨げることになる。また、誘電体７７が大きくなることにより、誘電体７７の気密封止の歩留まりが低下する等の不都合が生じる。このため、例えば高周波信号ピン４１ａ、４１ｂ間の特性インピーダンスを６０Ω程度にするなど、この特性インピーダンスをＬＤ駆動回路１００の出力端子３１０、３１１の特性インピーダンスよりも下げることによって、誘電体７７およびステム１０の小型化を図っている。
【００５６】
一方、高周波信号ピン４１ａ、４１ｂの相互の間隔や夫々のピン直径が、ステム１０とマイクロストリップ差動線路基板７０の間に形成される空間に配置される部分と、フィードスルー内に配置される部分とで同じ大きさとなる場合には、高周波信号ピン４１ａ、４１ｂの特性インピーダンスが１４０Ω程度になることが多い。かくして、マイクロストリップ差動線路基板７０にスタブ３０２ａ、３０２ｂを設けて、ＬＤ駆動回路１００側から見れば特性インピーダンスが１００Ωに近くなるようにインピーダンス整合を取ることによって、フィードスルー部分からの反射波の発生を極力抑えている。
【００５７】
次に、受光素子モジュールの構造につき説明する。
図７（Ａ）、（Ｂ）は、差動出力を有する受光素子モジュールの水平断面図、垂直断面図を示すものである。なお、図１〜３や図５、図６と機能が同一、または類似のものは同一記号を使用している。図７に示す如く、受光素子モジュール４は、信号ピン４１ａ、４１ｂ、電源供給ピン４４ａ、４４ｂ、およびグランドピン４２ａ、４２ｂ等がマウントされる円板状のステム１０と、球レンズ１２および複数のセラミック基板等が搭載される台形柱状の台座１１と、光ファイバ（図示せず）から出射されるレーザ光を集光する球レンズ１２と、台座１１などを外部から密閉するための円筒形のキャップ部材１３と、および光ファイバが接続されたフェルール（図示せず）が挿入されるレセプタクル２等を備えている。
【００５８】
キャップ部材１３は、プロジェクション溶接などによってステム１０に固定される第１キャップ部材１３ａと、この第１キャップ部材１３ａの先端側に外嵌されてＹＡＧ溶接などによって第１キャップ部材１３ａに固定される第２キャップ部材１３ｂとからなる２段円筒形状を呈している。
【００５９】
第１キャップ部材１３ａの先端側には、球レンズ１２の挿入用の光貫通孔１４が形成されており、この光貫通孔１４に球レンズ１２が挿入される。球レンズ１２は、例えばＢＫ７（屈折率１．５１）で構成されており、低融点ガラスなどによって第１キャップ部材１３ａに固定される。第１キャップ部材１３ａの内部空間１５は、球レンズ１２によって外部から画成されており、これにより台座１１が収納される内部空間１５を気密状態に保つようにしている。
【００６０】
第２キャップ部材１３ｂをレーザ光軸方向に位置決め調整して、第１キャップ部材１３ａに固定することで、球レンズ１２とレセプタクル２に挿入される光ファイバとの光軸方向の位置合わせを行う。
【００６１】
レセプタクル２は、光ファイバが接続されたフェルールが挿入されるフェルール挿入孔１９および光ファイバから射出されるレーザー光を通過させるための光貫通窓２３を有している。このレセプタクル２は、ＹＡＧ溶接などによって第２キャップ部材１３ｂに固定される。レセプタクル２を第２キャップ部材１３ｂに固定する際に、レーザ光軸方向に垂直な２つの方向に対する位置決め調整を行うことで、球レンズ１２とレセプタクル２に装着される光ファイバ２０とのレーザ光軸に直角な２つの方向に関する位置合わせを行う。このように、第２キャップ部材１３ｂとレセプタクル２は固定される際に位置決め調整され、３軸方向の調整が行われる。
【００６２】
光ファイバが接続されているフェルールは、フェルールがレセプタクル２のフェルール挿入孔１９に挿入されたとき、フェルールを押圧しかつフェルールをレセプタクル２にロック固定するための適宜の機構（図示せず）を有している。
【００６３】
受光素子用基板８１は、例えば、ｐｉｎ型のフォトダイオード等の受光素子９０を搭載しており、また、パット（符号省略）が複数形成されており、バイアス電源のノイズ除去を行なうチップコンデンサ８２やトランスインピーダンスアンプ２００とワイヤボンドで接続されている。受光素子９０は、放物面鏡８３で反射されたレーザー光を受光して電気信号に変換する。この電気信号は、トランスインピーダンスアンプ２００で増幅された後、差動線路基板４６の一対のストリップ差動信号線５２ａ、５２ｂを介して、ステム１０にマウントされた信号ピン４１ａ、４１ｂからリミッタアンプ（図８参照）に出力される。
【００６４】
さて、最近の送受信モジュールは、発光モジュールと受光モジュールとを小形に配置するものが用いられ始めている。図８は、この発明の光送受信モジュールの実装形態を簡単化して示す図であり、前記の発光モジュール３と受光モジュール４とが隣接して配置されている。発光モジュール３は、電気信号を伝送するマイクロストリップ差動線路７１ａ、７１ｂを介して、ＬＤ駆動回路１００と接続されている。受光モジュール４は、電気信号を伝送するマイクロストリップライン７１ｃ、７１ｄを介して、リミッタアンプ２１０と接続されている。ＬＤモジュール１では、良好な光波形を得るために３０ｍＡ程度の大きな電流振幅で駆動されるので、マイクロストリップ差動線路７１ａ、７１ｂから電磁界が発生するが、電磁界の大半は差動線路間で閉じているため外部への輻射は小さくなり、この発明の格別の効果が得られる。受光モジュール４は対向する光送受信モジュール（図示せず）から光ファイバで損失しながら伝送された微弱な光信号を受信するため、トランスインピーダンスで増幅してから外部に電気信号を取出すのが１Ｇｂ／ｓ以上の受光モジュールでは一般的である。電気信号の形式としては、ノイズの干渉に比較的に強い差動形式が一般的で有るが、単相方式のものも有る。
【００６５】
次に、従来の光送受信モジュールの一例として、単相駆動方式のＬＤモジュールに使用される単相のマイクロストリップ線路と受信モジュールに使用される単相のマイクロストリップ線路の結合度と、この発明の光送受信モジュールの一例として、差動駆動方式のＬＤモジュールを使用されるマイクロストリップ差動線路から受信モジュールに用いられる単相のマイクロストリップ線路の結合度とを比較して説明する。
【００６６】
図９（ａ）は、特性インピーダンス５０Ωのマイクロストリップ線路の上部に対向させて特性インピーダンス５０Ωのマイクロストリップ線路を配置して、互いのマイクロストリップ線路同志の電気的な結合（通過特性）を簡易に求めるために想定した配置図である。図９（ｂ）は３次元電磁界シュミレータで計算した電気的な結合（通過特性）の計算結果であり、横軸の周波数に対する縦軸の通過量の変化を表している。図より、１０ＧＨｚで−３５ｄＢの結合が生じており、クロストークが十分ではないことが分る。実際には、ＬＤモジュールの単相駆動方式を用いる場合は、送信側から受信側への電磁界によるクロストークを防止するため、シールド板などを配置する対策を行ってクロストークを改善している。
【００６７】
図１０（ａ）は、特性インピーダンス１００Ωのマイクロストリップ差動線路７１ａ、７１ｂの上部に対向させて特性インピーダンス５０Ωのマイクロストリップ線路を配置して、互いのマイクロストリップ線路同志の電気的な結合（通過特性）を簡易に求めるために想定した配置図である。図１０（ｂ）は３次元電磁界シュミレータで計算した電気的な結合（通過特性）の計算結果であり、横軸の周波数に対する縦軸の通過量の変化を表している。
図より、１０ＧＨｚで略−７７ｄＢまで低減できており、図９（ｂ）に比較して、−４２ｄＢの著しい改善効果が発揮されていることが分る。
【００６８】
また、図４から簡単に分るように、変調電流Ｉ１とＩ２がマイクロストリップ差動線路７１ａ、７１ｂを流れるので、グランド電位を擾乱することがないので、受信側とグランドを介したクロストークも著しく改善する。
【００６９】
以上説明したように、少なくとも一対の差動入力端子を有する発光モジュールと、前記発光モジュールを差動駆動する送信回路と、前記発光モジュールと前記送信回路とを差動線路で接続したので、電磁界の輻射が少なく、またグランド電位の擾乱も少ないので、近接して配置される受光モジュールや受信回路を接続する線路へのクロストークを低減でき、かつ、コストの安い光送受信モジュールが提供できる。
【００７０】
なお、図９と図１０では、差動線路と単相線路との結合を求めたが、発光モジュール側が差動線路を使用していれば良く、受光側は単相線路でも差動線路を用いたものであっても良い。また、光半導体素子として、半導体レーザダイオード（半導体発光素子）を用いた例について示したが、レーザダイオード集積型電界吸収形変調器（別の半導体発光素子）を搭載したものでもよく、同様の効果を奏する。
また、この実施の形態では、プリアンプ内蔵型のホトダイオードを示したが、アバランシェフォトダイオードでも、プリアンプとリミッタアンプとを内蔵した集積回路でもよく、同様の効果を奏する。
【００７１】
【発明の効果】
この発明によれば、発光モジュールが差動給電方式となっているので、外部の電子回路との接続に用いるマイクロストリップ差動線路からの電磁界輻射を低減することが出来、受光モジュールへのクロストークの発生を低減することができるとともに、低コストな光送受信モジュールを得ることができる。
【図面の簡単な説明】
【図１】この発明にかかる実施の形態１の光送受信モジュールに用いられる発光モジュールのパッケージの外観構成を示す斜視図である。
【図２】この発明にかかる実施の形態１の光送受信モジュールに用いられる発光モジュール（ＬＤモジュール）の外観構成を示す斜視図である。
【図３】この発明にかかる実施の形態１の光送受信モジュールに用いられる発光モジュール（ＬＤモジュール）の水平及び垂直断面図である。
【図４】キャンパッケージ内の構成要素およびＬＤ駆動回路の等価回路図である。
【図５】この発明にかかる実施の形態１のキャンパッケージの内部構成および回路基板の一部構成を示す斜視図である。
【図６】この発明にかかる実施の形態１のキャンパッケージの内部構成および回路基板の一部構成を示す平面図である。
【図７】この発明にかかる実施の形態１の光送受信モジュールに用いられる受光モジュールの水平及び垂直断面図である。
【図８】この発明にかかる実施の形態１の光送受信モジュールの構成を示す図である。
【図９】従来の光送受信モジュールで使用される単相のマイクロストリップ線路とを示す図と、その結合度（通過特性）の周波数依存性である。
【図１０】この発明にかかる実施の形態１のマイクロストリップ差動線路と単相のマイクロストリップ線路とを示す図と、その結合度（通過特性）の周波数依存性である。
【符号の説明】
１  光半導体用パッケージ（キャンパッケージ）、  ２  レセプタクル、  ３発光モジュール（ＬＤモジュール）、  ４  受光モジュール、  １０  ステム、１０ａ  第１ステム部材、  １０ｂ  第２ステム部材、  １０ｚ  ステム外壁面、  １１  台座、  １２  集光レンズ、  １３  キャップ、  １３ａ  第１キャップ部材、  １３ｂ  第２キャップ部材、  １４  孔、  １５  内部空間、  １６  ウィンドウ、  １７  孔、  １８  ダミーフェルール、  １８ａ  光ファイバ、  １９  フェルール挿入孔、  ２０  光ファイバ、  ２１  フェルール、２３  光貫通窓、  ３０，３０ｂ  分布定数回路、  ３１ａ，３１ｂ  整合抵抗、  ３３ａ，３３ｂ  ソレノイド（空芯ソレノイド）、  ３４ａ，３４ｂ  共振防止抵抗、  ３５ａ，３５ｂ  ワイヤボンド、  ３６  バイアス定電流源、  ４０  半導体レーザダイオード（ＬＤ）、  ４１ａ，４１ｂ  高周波信号ピン、４２ａ，４２ｂ  グランドピン、  ４３  モニタ信号ピン、  ４４ａ，４４ｂバイアス給電ピン、  ４５  ＰＤ用チップキャリア、  ４６，４７  マイクロストリップ差動線路基板、  ４６ｂ  グランデッドコプレナ差動線路、  ４８  ＬＤ用チップキャリア、  ４９  バイアス回路用基板、  ５０  フォトダイオード（ＰＤ）、  ５２ａ，５２ｂ，５２ｅ，５２ｆ  ストリップ差動信号線、  ５３ａ，５３ｂ  パッド、  ５４ａ，５４ｂ  スタブ、  ５６ａ，５６ｂ  ストリップ差動信号線、  ５７ａ，５７ｂ  ワイヤボンド、  ５９ａ，５９ｂ  ストリップ差動信号線、  ６０  ワイヤボンド、  ６１ａ，６１ｂ  ワイヤボンド、  ６２ａ，６２ｂ  配線パターン、  ６３ａ，６３ｂ  ワイヤボンド、  ７０  グランデッドコプレナ差動線路、  ７１ａ，７１ｂ  差動信号線、  ７２ａ，７２ｂ  グランド、  ７７，７８，７９ａ，７９ｂ  誘電体、  ８０ａ，８０ｂ  貫通孔、  ８１  受光素子用基板、  ８２  チップコンデンサ、  ８３  放物面鏡、９０  受光素子、  １００  ＬＤ駆動回路（集積回路）、  １０１  外部基板、  １０２  入力バッファ、  １０３，１０４  トランジスタ（差動トランジスタ）、  １０５  トランジスタ（バイアス定電流源）、  ２００  トランスインピーダンスアンプ、  ２１０  リミッタアンプ、  ３００  回路基板（外部基板）、  ３０１ａ，３０１ｂ  パッド、  ３０２ａ，３０２ｂ  スタブ、  ４１１ａ，４１１ｂ  屈曲部、  １０００ａ，１０００ｂ  半田流れ止め部。
【図１】
2004363360.tif 000003
【図２】
2004363360.tif 000004
【図３】
2004363360.tif 000005
【図４】
2004363360.tif 000006
【図５】
2004363360.tif 000007
【図６】
2004363360.tif 000008
【図７】
2004363360.tif 000009
【図８】
2004363360.tif 000010
【図９】
2004363360.tif 000011
【図１０】
2004363360.tif 000012