(57)【要約】【課題】本発明はチップ素子または基板などの回路素子に電極を形成するための方法とそれを用いたチップパッケージ及び多層基板に関するものである。【解決手段】本発明は、複数個の電極を有する回路素子の電極上部に一定の厚さの保護バンプ１１を形成する段階；前記保護バンプ１１領域を除く前記回路素子上に絶縁層４を形成する段階；前記保護バンプ１１が外部に露出されるよう前記絶縁層４を研磨する段階；前記保護バンプ１１を除去して電極が外部に露出されるようにする段階；前記電極に連結される導電層５を前記絶縁層４上部に形成する段階；及び前記導電層５に前記電極に対応するパターンを形成し前記パターン上に外部電極を形成する段階；を含む回路素子の電極形成方法を提供する。【選択図】　　　図２
2004047931.tif 000002
【特許請求の範囲】
【請求項１】
複数個の電極を有する回路素子の電極上部に一定の厚さの保護バンプを形成する段階と、
前記保護バンプ領域を除く前記回路素子上に絶縁層を形成する段階と、
前記保護バンプが外部に露出されるよう前記絶縁層を研磨する段階と、
前記保護バンプを除去して電極が外部に露出するようにする段階と、
前記電極に連結される導電層を前記絶縁層の上部に形成する段階と、
前記導電層に前記電極に対応するパターンを形成し、前記パターン上に外部電極を形成する段階と、
を有することを特徴とする回路素子の電極形成方法。
【請求項２】
前記回路素子はチップ素子であることを特徴とする請求項１に記載の回路素子の電極形成方法。
【請求項３】
前記回路素子は基板であることを特徴とする請求項１に記載の回路素子の電極形成方法。
【請求項４】
前記保護バンプは感光性物質であることを特徴とする請求項１に記載の回路素子の電極形成方法。
【請求項５】
前記保護バンプは光を照射するストリッピングにより除去されることを特徴とする請求項４に記載の回路素子の電極形成方法。
【請求項６】
前記感光性物質はフォトレジストであることを特徴とする請求項４に記載の回路素子の電極形成方法。
【請求項７】
前記絶縁層は前記保護バンプより高く形成されることを特徴とする請求項１に記載の回路素子の電極形成方法。
【請求項８】
前記導電層はメッキ法を用いて形成されることを特徴とする請求項１に記載の回路素子の電極形成方法。
【請求項９】
前記導電層は銅を含む金属層であることを特徴とする請求項１に記載の回路素子の電極形成方法。
【請求項１０】
前記絶縁層は前記回路素子の一面と水平になるよう研磨されることを特徴とする請求項１に記載の回路素子の電極形成方法。
【請求項１１】
多数個の電極を有するチップ素子を用意する段階と、
前記チップ素子の電極上部に一定の厚さの保護バンプを形成する段階と、
前記保護バンプ領域を除く前記チップ素子の電極形成面上に絶縁層を形成する段階と、
前記保護バンプが外部に露出されるよう前記絶縁層を研磨する段階と、
前記保護バンプを除去して電極が外部に露出されるようにする段階と、
前記電極に連結される導電層を前記絶縁層の上部に形成する段階と、
前記導電層に前記電極に対応する追加電極が形成され得るパターンを形成する段階と、
前記パターンの追加電極領域上に外部電極と電極保護層を形成する段階と、
を有することを特徴とするチップパッケージの製造方法。
【請求項１２】
前記チップ素子は集積回路素子であることを特徴とする請求項１１に記載のチップパッケージの製造方法。
【請求項１３】
前記チップ素子を用意する段階は前記チップ素子において電極の無い面が付着される基板を設ける段階をさらに有し、前記チップ素子は少なくとも２個以上であることを特徴とする請求項１１に記載のチップパッケージの製造方法。
【請求項１４】
前記チップ素子は一面と前記一面の対応面に多数個の電極が形成された集積回路素子であることを特徴とする請求項１１に記載のチップパッケージの製造方法。
【請求項１５】
前記保護バンプは感光性物質であることを特徴とする請求項１１に記載のチップパッケージの製造方法。
【請求項１６】
前記保護バンプは光を照射するストリッピングにより除去されることを特徴とする請求項１５に記載のチップパッケージの製造方法。
【請求項１７】
前記感光性物質はフォトレジストであることを特徴とする請求項１５に記載のチップパッケージの製造方法。
【請求項１８】
前記絶縁層は前記保護バンプより高く形成されることを特徴とする請求項１１に記載のチップパッケージの製造方法。
【請求項１９】
前記導電層はメッキ法を用いて形成されることを特徴とする請求項１１に記載のチップパッケージの製造方法。
【請求項２０】
前記導電層は銅を含む金属層であることを特徴とする請求項１１に記載の　チップパッケージの製造方法。
【請求項２１】
前記絶縁層は電極の形成されたチップ素子の面と水平になるよう研磨されることを特徴とする請求項１１に記載のチップパッケージの製造方法。
【請求項２２】
前記パターンの追加電極領域上に一定の厚さの保護バンプを形成し、前記絶縁層形成及び研磨段階、露出段階、導電層形成段階及びパターン形成段階を少なくとも１回以上繰り返す段階をさらに有することを特徴とする請求項１１に記載のチップパッケージの製造方法。
【請求項２３】
一面に複数個の電極を有する複数個のチップ素子が形成されたウェーハを用意する段階と、
前記チップ素子の電極上部に一定の厚さの保護バンプを形成する段階と、
前記保護バンプ領域を除く前記ウェーハの一面に絶縁層を形成する段階と、
前記保護バンプが外部に露出されるよう前記絶縁層を研磨する段階と、
前記保護バンプを除去して電極が外部に露出されるようにする段階と、
前記電極に連結される導電層を前記絶縁層上部に形成する段階と、
前記導電層に前記電極に対応する追加電極が形成され得るパターンを形成する段階と、
前記パターンの追加電極領域上に外部電極と電極保護層を形成する段階と、
前記ウェーハをチップパッケージ単位でダイシングする段階と、
を有することを特徴とするチップパッケージの製造方法。
【請求項２４】
前記チップ素子は一面に多数個の電極が形成された集積回路素子であることを特徴とする請求項２３に記載のチップパッケージの製造方法。
【請求項２５】
前記保護バンプは感光性物質であることを特徴とする請求項２３に記載のチップパッケージの製造方法。
【請求項２６】
前記保護バンプは光を照射するストリッピングにより除去されることを特徴とする請求項２５に記載のチップパッケージの製造方法。
【請求項２７】
前記感光性物質はフォトレジストであることを特徴とする請求項２５に記載のチップパッケージの製造方法。
【請求項２８】
前記絶縁層は前記保護バンプより高く形成されることを特徴とする請求項２３に記載のチップパッケージの製造方法。
【請求項２９】
前記導電層はメッキ法を用いて形成されることを特徴とする請求項２３に記載のチップパッケージの製造方法。
【請求項３０】
前記導電層は銅を含む金属層であることを特徴とする請求項２３に記載の　チップパッケージの製造方法。
【請求項３１】
前記絶縁層は電極の形成されたチップ素子の面と水平に研磨されることを特徴とする請求項２３に記載のチップパッケージの製造方法。
【請求項３２】
前記パターンの追加電極領域上に一定の厚さの保護バンプを形成し、前記絶縁層形成及び研磨段階、露出段階、導電層形成段階及びパターン形成段階を少なくとも１回以上繰り返す段階をさらに有することを特徴とする請求項２３に記載のチップパッケージの製造方法。
【請求項３３】
複数個の電極が形成された基板の各電極上に一定の厚さの保護バンプを形成する段階と、
前記保護バンプ領域を除く前記基板の電極形成面に絶縁層を形成する段階と、
前記保護バンプが外部に露出されるよう前記絶縁層を研磨する段階と、
前記保護バンプを除去して電極が外部に露出されるようにする段階と、
前記電極に連結される導電層を前記絶縁層上部に形成する段階と、
前記導電層に前記電極に対応する追加電極が形成され得るパターンを形成する段階と、
前記パターンの追加電極領域上に外部電極と電極保護層を形成する段階と、
を有することを特徴とする多層基板の製造方法。
【請求項３４】
前記基板は一面に多数個の電極が形成されることを特徴とする請求項３３に記載の多層基板の製造方法。
【請求項３５】
前記基板は両面が通電されており、一面と前記一面の対応面に多数個の電極が形成されることを特徴とする請求項３３に記載の多層基板の製造方法。
【請求項３６】
前記パターンの追加電極領域上に一定の厚さの保護バンプを形成し、前記絶縁層形成及び研磨段階、露出段階、導電層形成段階及びパターン形成段階を少なくとも１回以上繰り返す段階を前記パターン形成段階後にさらに有することを特徴とする請求項３３に記載の多層基板の製造方法。
【請求項３７】
前記保護バンプは感光性物質であることを特徴とする請求項３３に記載の多層基板の製造方法。
【請求項３８】
前記保護バンプは光を照射するストリッピングにより除去されることを特徴とする請求項３７に記載の多層基板の製造方法。
【請求項３９】
前記感光性物質はフォトレジストであることを特徴とする請求項３７に記載の多層基板の製造方法。
【請求項４０】
前記絶縁層は前記保護バンプより高く形成されることを特徴とする請求項３３に記載の多層基板の製造方法。
【請求項４１】
前記導電層はメッキ法を用いて形成されることを特徴とする請求項３３に記載の多層基板の製造方法。
【請求項４２】
前記導電層は銅を含む金属層であることを特徴とする請求項３３に記載の多層基板の製造方法。
【請求項４３】
前記絶縁層は電極の形成されたチップ素子の面と水平になるよう研磨されることを特徴とする請求項３３に記載の多層基板の製造方法。
【請求項４４】
多数個の電極が形成されたチップ素子と、
前記多数個の電極領域を除く前記チップ素子の電極形成面上に形成された絶縁層と、
前記電極領域を充填しながら前記絶縁層上に形成され前記複数個の電極領域各々に対応するよう所定間隔で電気的に分離されて形成される導電層と、
前記導電層の上面に形成される外部電極と、
前記絶縁層の上面において前記外部電極周囲に形成される電極抵抗層と、
を備えたことを特徴とするチップパッケージ。
【請求項４５】
前記チップ素子は一面に多数個の電極が形成された集積回路素子であることを特徴とする請求項４４に記載のチップパッケージ。
【請求項４６】
前記チップ素子は少なくとも２個以上であることを特徴とする請求項４４に記載のチップパッケージ。
【請求項４７】
前記チップパッケージは前記少なくとも２個以上のチップ素子において電極の無い面が付着される基板をさらに含むことを特徴とする請求項４６に記載のチップパッケージ。
【請求項４８】
前記チップ素子は一面と前記一面の対応面に多数個の電極が各々形成された集積回路素子であることを特徴とする請求項４４に記載のチップパッケージ。
【請求項４９】
前記絶縁層は前記チップ素子の側面の一定部分にさらに形成されることを特徴とする請求項４４に記載のチップパッケージ。
【請求項５０】
前記絶縁層は電極の形成されたチップ素子面と水平になることを特徴とする請求項４４に記載のチップパッケージ。
【請求項５１】
前記導電層はメッキ法を用いて形成されることを特徴とする請求項４４に記載のチップパッケージ。
【請求項５２】
前記導電層は銅を含む金属層であることを特徴とする請求項４４に記載のチップパッケージ。
【請求項５３】
前記チップパッケージは、前記導電層の上面の電極領域を除く面上に形成される追加絶縁層及び前記電極領域を充填しながら前記追加絶縁層上に形成され前記複数個の電極領域各々に対応するよう所定間隔で電気的に分離され形成される追加導電層を少なくとも１対以上さらに含み、
前記外部電極は最上部に形成される導電層の上面に形成され、前記電極抵抗層は最上部に形成される絶縁層の上面に形成されることを特徴とする請求項４４に記載のチップパッケージ。
【請求項５４】
複数個の電極が形成された基板と、
前記複数個の電極領域を除く前記基板の電極形成面上に形成された絶縁層と、前記電極領域を充填しながら前記絶縁層上に形成され前記複数個の電極領域各々に対応するよう所定間隔で電気的に分離されて形成される導電層と、
前記導電層の上面に形成される外部電極と、
前記絶縁層の上面において前記外部電極周囲に形成される電極抵抗層と、
を備えたことを特徴とする多層基板。
【請求項５５】
前記基板は一面に多数個の電極が形成されることを特徴とする請求項５４に記載の多層基板。
【請求項５６】
前記基板は両面が通電されており、一面と前記一面の対応面に多数個の電極が形成されることを特徴とする請求項５４に記載の多層基板。
【請求項５７】
前記導電層はメッキ法を用いて形成されることを特徴とする請求項５４に記載の多層基板。
【請求項５８】
前記導電層は銅を含む金属層であることを特徴とする請求項５４に記載の多層基板。
【請求項５９】
前記絶縁層は電極の形成されたチップ素子面と水平になるよう研磨されることを特徴とする請求項５４に記載の多層基板。
【請求項６０】
前記多層基板は、前記導電層の上面の電極領域を除く面上に形成される追加絶縁層及び前記電極領域を充填しながら前記追加絶縁層上に形成され前記複数個の電極領域各々に対応するよう所定間隔で電気的に分離されて形成される追加導電層を少なくとも１対以上さらに含み、
前記外部電極は最上部に形成される導電層の上面に形成され、前記電極抵抗層は最上部に形成される絶縁層の上面に形成されることを特徴とする請求項５４に記載の多層基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はチップ素子または基板などの回路素子に電極を形成するための方法とそれを用いたチップパッケージ及び多層基板に関するものとして、より詳しくは、回路素子の端子領域に保護バンプ及び絶縁層を形成し、前記保護バンプを除去してバイアホールを形成することにより他の回路要素と電気的に連結するための電極を形成する方法、それを用いたチップパッケージ及び多層基板に関するものである。
【０００２】
【従来の技術】
最近、チップ型素子のパッケージは、リードフレームとモールド技術を用いたパッケージからチップスケールパッケージ（ｃｈｉｐ　ｓｃａｌｅ　ｐａｃｋａｇｅ；ＣＳＰ）へと発展しており、かかるチップスケールパッケージにはフリップチップパッケージ（ｆｌｉｐ　ｃｈｉｐ　ｐａｃｋａｇｅ）またはワイヤボンド型パッケージ（ｗｉｒｅ−ｂｏｎｄ　ｔｙｐｅ　ｐａｃｋａｇｅ）がある。
【０００３】
図１０はフリップチップパッケージを示す。同図によると、チップ１０１の下面にはチップの端子と連結される導電用バンプ１１１が形成され、該導電用バンプ１１１は両面通電基板１０３の上面電極に実装されるようになる。従って、チップの各端子は基板１０３の電極に連結される。基板１０３にはバイアホール１０９が形成され、チップ端子が基板１０３の他面に形成される外部電極のソルダボール１０７に電気的に連結されるようにする。また、チップ１０１の周囲は、基板１０３とチップ１０１との間をエポキシ樹脂などの絶縁性保護樹脂で充たす。
【０００４】
一方、図１１はワイヤボンド型パッケージを示す。図１１によると、チップ２０１を導電基板２０３の上面に装着し、チップ２０１の電極と両面導電基板２０３の上面電極とをワイヤ２１１で連結する。その後、保護用樹脂、とりわけエポキシモールディング樹脂２０５でチップ２０１周囲とワイヤ２１１をモールディングすることになる。ここでも前記同様、基板２０３にバイアホール２０９が形成され、チップの端子を基板の外部端子２０７に電気的に連結させるようにする。
【０００５】
前記のようなチップスケールパッケージは全て、両面基板を用いて基板下部に形成された電極を介して他基板と同じ回路素子に実装され得る構造となっている。該両面基板１０３、２０３はチップ１０１、２０１の端子とパッケージが実装されるメイン基板の端子（図示せず）を電気的に連結させる役目とチップ１０１、２０１を保護する役目を果たす。
【０００６】
両面基板１０３、２０３は、フェノール樹脂またはセラミックなど硬い材質のシートにドリルやレーザでバイアホール（ｖｉａ　ｈｏｌｅ）を加工してから、バイアホールを含む基板の上下面に無電解メッキを施し通電可能にさせた構造から成る。以降、電解メッキとエッチングなどの工程によりメッキ層にパターンを形成し、端子を除く部分にはソルダレジスト層のような絶縁物質をコーティングする。
【０００７】
さらに、図１２によると、前記両面基板は最近になって前記のような高集積、超小型パッケージのためのボールグリッドアレー（ｂａｌｌ　ｇｒｉｄ　ａｒｒａｙ；ＢＧＡ）基板３０３を用いている。これは、チップ３０１はパッケージの上面に付着し、反対側、即ち下面には２次元配列のまるでボールのようなはんだ（またはソルダボール）３０７を形成して表面実装を可能にしたパッケージに用いる基板のことをいう。この際、ボール３０７同士の間隔は通常１．５ｍｍであるがパッケージ下面全体に配列でき、従来のパッケージ方法に比してより多くの外部端子と連結させられるため、結果としてチップパッケージの小型化を可能にさせる利点がある。
【０００８】
【発明が解決しようとする課題】
ところで、該基板を用いる場合は、チップの小型化とこれに伴うパッケージの小型化により、基板に形成されるバイアホールが小型化されなければならない。しかし、小径のバイアホールを形成することは技術的にとても困難で、かかる精密なバイアホールを形成するとしてもコスト上昇の問題が生じる。また小径のバイアホールを形成するのに困難がある為、多層、高集積化基板を使用し難いという問題が生じる。従って、チップの端子に外部電極を連結すべく前記のような両面基板を用いなくとも精密なバイアホールを形成して前記基板を代替でき、また精密なバイアホールを形成して基板の多層化を可能にする技術が要求されてきた。
【０００９】
さらに、前記基板をフレキシブルな基板で代替させ使用する場合は、化学的なエッチングによりバイアホールを加工するのでバイアホール形成面においては硬い基板を使用する場合より優れるが、チップパッケージ作製段階において熱的、物理的衝撃を防止すべく補完工程が必要となる問題がある。従って、より小型で正確な位置にバイアホールを形成し、また熱的、物理的に衝撃にも強いチップパッケージ及び多層基板の構造が要求されてきた。
【００１０】
本発明は前記諸問題を解決するためのもので、保護バンプを形成し再びこれを除去する工程により精密且つ小型化されたバイアホールを形成し、これにより小型化されたチップパッケージ及びその製造方法を提供することに目的がある。
【００１１】
本発明はチップパッケージ工程に用いられる基板を保護用絶縁樹脂で代替させより安価なパッケージが得られるようにし、熱的もしくは物理的衝撃に強いよう信頼性を有するパッケージ及び多層基板を得られるようにすることに目的がある。
【００１２】
本発明は前記のような工程により精密なバイアホールを形成するようにさせ集積度が高く小型化され、その製造工程が単純化された多層基板及びその製造方法を提供することに目的がある。
【００１３】
【課題を解決するための手段】
前記目的を成し遂げるための構成手段として、本発明は、複数個の電極を有する回路素子の電極上部に一定の厚さの保護バンプを形成する段階；前記保護バンプ領域を除く前記回路素子上に絶縁層を形成する段階；前記保護バンプが外部に露出するよう前記絶縁層を研磨する段階；前記保護バンプを除去して電極が外部に露出するようにする段階；前記電極に連結される導電層を前記絶縁層上部に形成する段階；及び前記導電層に前記電極に対応するパターンを形成し、前記パターン上に外部電極を形成する段階；を含む回路素子の電極形成方法を提供する。
【００１４】
さらに、前記目的を成し遂げるための構成手段として、本発明は、多数個の電極を有するチップ素子を用意する段階；前記チップ素子の電極上部に一定の厚さの保護バンプを形成する段階；前記保護バンプ領域を除く前記チップ素子の電極形成面上に絶縁層を形成する段階；前記保護バンプが外部に露出するよう前記絶縁層を研磨する段階；前記保護バンプを除去して電極が外部に露出するようにする段階；前記電極に連結される導電層を前記絶縁層上部に形成する段階；前記導電層に前記電極に対応する追加電極が形成されるようパターンを形成する段階；及び前記パターンの追加電極領域上に外部電極と電極保護層を形成する段階；を含むチップパッケージの製造方法を提供する。さらに、本発明は、前記目的を成し遂げるための構成手段として、一面に複数個の電極を有する複数個のチップ素子が形成されたウェーハを用意する段階；前記チップ素子の電極上部に一定厚さの保護バンプを形成する段階；前記保護バンプ領域を除く前記ウェーハの一面に絶縁層を形成する段階；前記保護バンプが外部に露出するよう前記絶縁層を研磨する段階；前記保護バンプを除去して電極が外部に露出するようにする段階；前記電極に連結される導電層を前記絶縁層の上部に形成する段階；前記導電層に前記電極に対応する追加電極が形成されるようパターンを形成する段階；前記パターンの追加電極領域上に外部電極と電極保護層を形成する段階；及び前記ウェーハをチップパッケージ単位でダイシングする段階；を含むチップパッケージの製造方法を提供する。
【００１５】
さらに、前記目的を成し遂げるための構成手段として、本発明は、複数個の電極が形成された基板の各電極上に一定厚さの保護バンプを形成する段階；前記保護バンプ領域を除く前記基板の電極形成面に絶縁層を形成する段階；前記保護バンプが外部に露出するよう前記絶縁層を研磨する段階；前記保護バンプを除去して電極が外部に露出するようにする段階；前記電極に連結される導電層を前記絶縁層の上部に形成する段階；　前記導電層に前記電極に対応する追加電極が形成されるようパターンを形成する段階；及び前記パターンの追加電極領域上に外部電極と電極保護層を形成する段階；を含む多層基板の製造方法を提供する。
【００１６】
さらに、前記目的を成し遂げるための構成手段として、本発明は、多数個の電極が形成されたチップ素子；前記多数個の電極領域を除く前記チップ素子の電極形成面上に形成された絶縁層；前記電極領域を充填しながら前記絶縁層上に形成され前記複数個の電極領域各々に対応するよう所定間隔で電気的に分離され形成された導電層；前記導電層の上面に形成された外部電極；及び前記絶縁層の上面で前記外部電極周囲に形成された電極抵抗層を含むチップパッケージを提供する。
【００１７】
さらに、前記目的を成し遂げるための構成手段として、本発明は、複数個の電極が形成された基板；前記複数個の電極領域を除く前記基板の電極形成面上に形成された絶縁層；前記電極領域を充填しながら前記絶縁層上に形成され前記複数個の電極領域各々に対応するよう所定間隔で電気的に分離され形成された導電層；前記導電層の上面に形成された外部電極；及び前記絶縁層の上面において前記外部電極周囲に形成された電極抵抗層を含む多層基板を提供する。
【００１８】
【発明の実施の形態】
以下、本発明に係り好ましき実施の形態を添付の図面に基づきより詳しく説明する。図１は本発明による電極形成方法を適用したチップパッケージ１の断面図である。図１によると、チップ素子３は一面に多数個の電極が形成された集積回路素子であり、さらに他面にも多数個の電極が形成されることができる。チップ素子３の電極を除いて絶縁層４が前記チップ素子３の電極面に形成され、前記絶縁層４は絶縁及び保護用樹脂、好ましくはエポキシモールディング樹脂から成ることができる。前記絶縁層４の空隙、即ち、チップ素子３の電極領域は無電解メッキにより通電され、さらに電解メッキ、エッチングなどの方法により導電層５を形成することになる。導電層５にはチップ素子３の電極に対応するパターンが形成され、外部と接続される部分には外部電極７が形成される。前記外部電極７ははんだバンプであってもよい。さらに導電層５の絶縁保護部分には絶縁保護用樹脂６を形成する。
【００１９】
本発明によるチップパッケージ１は前記のような構成により基板を用いずにチップ素子１の電極に対応する外部電極を形成し、そのための新たなチップパッケージ構造を提供している。図２は本発明による電極形成方法を適用した一般的なチップパッケージの製造方法における第１実施の形態を段階別に示す図面である。前記図１のようなチップパッケージを製造するために、本発明においては、チップ電極上にストリッピングで除去できる保護バンプを形成し、再びこれを除去する工程により小径の精密なバイアホールを形成することができる。
【００２０】
そのために本発明においては下記のような段階を適用する。先ず、多数個の端子を有するチップ素子３を用意する。チップ素子３は一般の回路素子の一つで、前記チップ素子３は後述のように基板とされてもよい。さらに、前記チップ素子３は多数個の端子を有し、前記端子はチップ素子３の一面に形成されることができ、さらに一面とそれに対応する他面とに同時に形成されてもよい。本実施の形態においては一面に多数個の端子が形成されたチップ素子３について説明する。
【００２１】
多数個の端子を有するチップ素子３を基板１０に付着させる（段階Ａ）。この際、基板１０に付着されるチップ素子３の面は端子を有する面に対応する他面である。基板１０は多数個のチップ素子３を配列するために使用され、またチップの位置を固定しチップパッケージの構造を支持する役目を果たす。
【００２２】
次の段階は基板１０に配列されたチップ素子３の端子領域２に保護バンプ１１を形成する段階（Ｂ）である。保護バンプ１１はチップ素子３の端子領域２を覆うよう形成され、一定の厚さを有する。通常０．０５〜０．１ｍｍ以上の厚さを有することが製造工程上好ましい。前記保護バンプ１１には感光性物質を用い、本実施の形態においてはフォトレジスト（ｐｈｏｔｏ−ｒｅｓｉｓｔ；ＰＲ）を使用する。前記保護バンプ１１に感光性物質のフォトレジストを用いる理由は、次の段階でストリッピングにより除去できるようにするためで、かかる除去工程によりバイアホールが形成される。
【００２３】
次の段階は前記保護バンプ１１を除く前記チップ素子３の残りの部分に絶縁層４を形成する段階（Ｃ）である。絶縁層４は絶縁保護用樹脂、好ましくはエポキシモールディング樹脂から成り、チップ素子３の端子形成面に形成され、またチップ素子の側面に形成されることもできる。チップ素子３の側面に形成される絶縁層は基板１０上に配列された多数個のチップ素子３の間の空隙を充填しながら形成される。
【００２４】
前記絶縁層４は前記保護バンプ１１より高く形成され、前記保護バンプ１１を覆うこともできる。かかる場合、保護バンプ１１の除去が不可能になる為、前記絶縁層を研磨する段階（Ｃ）をさらに含む。研磨面８は絶縁層４の上面、即ち保護バンプ１１が形成された面となり、チップ素子３の一面に対して平行に研磨することが好ましい。研磨は化学的モールド研磨（ｃｈｅｍｉｃａｌ　ｍｏｌｄ　ｐｏｌｉｓｈｉｎｇ）技法を用い、保護バンプ１１が外部に露出するよう研磨する。
【００２５】
外部に露出した保護バンプ１１は蝕刻液によりストリッピングして除去する。保護バンプ１１を除去してチップ素子３の端子２を外部に露出させるようにする露出段階（Ｃ）を経る。前記保護バンプ１１はフォトレジストのような感光性物質である為、蝕刻液により除去することができる。前記保護バンプ１１を除去した部分はバイアホール１５になる。
【００２６】
前記のように保護バンプ１１を除去してチップ素子の端子を露出させた後、研磨面、バイアホール１５及びチップ電極２に無電解メッキを施して通電させる。さらにバイアホールを充填しながら前記絶縁層４の上部面に導電層５を形成する（段階Ｄ）。導電層５はチップ素子の端子２に各々連結され、好ましくは銅などの金属物質から成るようにする。前記導電層５は端子２と連結させるべく前記のようなメッキ工程を用いて絶縁層４の空隙を充填させることが好ましいが、一定の厚さの層に形成すべく電解メッキ法により薄いメッキ層を形成してから該メッキ層の上に少なくとも一つの銅箔を積層する方式を採用することもできる。
【００２７】
前記導電層５には再びチップ素子の端子２に対応する追加端子が形成されるようパターンを形成する。前記追加端子領域上に外部端子７を形成し、外部端子７の周囲に端子保護層６を形成する。本実施の形態においては前記外部端子７にはんだバンプを用いた。
【００２８】
前記工程を行ってから、各々のチップパッケージ単位で分離すべくダイシングテープ１３を基板に付着させ、これに沿ってダイシングする（段階Ｅ）。その後、製品を分離する（段階Ｆ）。
【００２９】
本発明による電極形成方法を用いたチップパッケージの製造方法における第２実施の形態を図３に段階別に示す。本実施の形態はウェーハレベルチップパッケージの製造方法に関するものである。本実施の形態においては先に述べた一般のチップパッケージの場合と同じ段階を経るが、チップ素子がウェーハに形成されており、各チップ単位で切断される前にチップパッケージ製作工程を行うことが異なる。
【００３０】
先ず、一面に複数個の端子を有する複数個のチップ素子が形成されたウェーハ５０を用意する（段階Ａ）。前記ウェーハに形成されたチップ素子の端子領域６１に前記第１実施の形態のように保護バンプ５３を形成する（段階Ｂ）。保護バンプ５３はやはり感光性物質から成ることが好ましく、前記感光性物質はフォトレジストであることができる。
【００３１】
前記保護バンプ５３形成領域を除く前記ウェーハ５０の一面に絶縁層５５を形成する（段階Ｃ）。ウェーハ５０の一面はチップ素子の端子が形成された面のことをいう。前記絶縁層５５は前記保護バンプ５３より高く形成され、前記保護バンプを覆うことができる。さらに前記保護バンプ５３が外部に露出するよう前記第１実施の形態と同様に絶縁層５５の上面を研磨する（段階Ｃ）。かかる研磨後には前記保護バンプ５３を蝕刻液により除去するストリッピング工程を施し、これによりチップ素子の端子が外部に露出されるようにする（段階Ｃ）。
【００３２】
かかる工程後には前記チップ素子の端子、保護バンプ除去部分、及び研磨面５４上に無電解メッキを施して通電させ、これによりバイアホール６２を形成するようになる。さらに、前記バイアホール６２を充填しながら前記絶縁層５５上に導電層５８を形成し、導電層５８にはパターンを形成してチップ素子の端子が外部と連結されるよう外部電極が形成される領域を形成する。前記領域に外部電極５７を形成し、また外部電極周囲に電極保護層５６を形成する（段階Ｄ）。
【００３３】
第１実施の形態と同様の前記段階を経た後、ダイシング用テープをウェーハ５０の下部面に付着し、これに沿ってダイシングしてチップ単位でパッケージを分離する（段階Ｅ）。かかる方法によりウェーハレベルチップパッケージ６０が完成することになる。前記第１及び第２実施の形態のような電極形成方法を用いたチップパッケージの製造方法において、前記絶縁層及び導電層は１層以上にしてもよい。即ち、導電層上のパターンの追加端子領域上に一定の厚さの保護バンプを再び形成し、前記絶縁層形成及び研磨段階、保護バンプ露出段階、導電層形成段階及びパターン形成段階を繰り返し多層基板を代用することもできる。
【００３４】
かかるチップパッケージの構造を図４に示す。図４によると、チップ素子３の端子形成面には絶縁層４とバイアホール１５が形成されている。かかる構造は先の実施の形態と同じであるが、前記導電層５には各端子に対応する追加端子が形成され得る領域がパターン形成段階により形成され、前記追加端子領域を除き再び絶縁層１４が形成され、バイアホール２５が前記追加端子領域上に形成されるのである。さらに導電層１９が絶縁層１４上に形成され、導電層１９はバイアホール２５を充填しながらチップ素子の端子が外部と通電するようにし、導電層１９にはパターンが形成される。前記パターンには再びチップ素子の端子と対応する追加端子が形成され得る領域が形成され、該領域上に外部電極７が形成される。さらに端子保護層６が外部電極周囲に形成される。こうした多層基板を代用できるチップパッケージの製造方法によると、小型且つ高集積基板が具現でき全体としてチップパッケージの小型化を具現できるようになる利点を得られる。
【００３５】
図５は、前記諸実施の形態によるチップパッケージの製造方法において、両面に各々端子が形成されたチップ素子を使用する際、各面に電極を形成する方法を適用したチップパッケージを示す。図５によると、チップ素子３１は両面に端子が形成されており、各面には前記図２及び図３のような方法により絶縁層３３、３８とバイアホール３２、３７が形成される。さらにバイアホール３２、３７と絶縁層の上面に各々導電層３４、３９が形成される。導電層には各々の端子に対応するようパターンが形成され、各パターンには外部電極が形成される領域が形成され、該領域上に外部電極３６、４１が形成される。外部電極３６、４１の周囲には電極保護層３５、４０が形成される。前記のように両面に端子が形成された形態のチップ素子でも本発明による方法を用いてパッケージ作製が可能になる。
【００３６】
図６は前記諸実施の形態によるチップパッケージの製造方法において、多数個のチップを配列したチップ配列構造におけるチップパッケージの断面図である。図６ではチップ素子が２個の場合のチップパッケージを示し、第１実施の形態のように一般的なチップパッケージの場合、第１チップ４５と第２チップ４６は基板４７に付着され、前記チップが基板に付着される面は端子が形成された面の反対面となる。さらに、前記チップの各端子と連結される外部端子５１との間には先に説明した方法により形成される絶縁層４８、バイアホール５０、導電層４９が各々形成される。かかるチップ配列構造のチップパッケージは、ダイシング段階において所望の数のチップが一つのパッケージに含まれるよう製造することができる。さらに第２実施の形態においても所望の数のチップが一つのパッケージに含まれるようダイシングして前記のようなチップパッケージを製造することができる。
【００３７】
図７は前記諸実施の形態によるチップパッケージにおいて、チップ素子の側面を保護すべくチップ素子の側面に段差を形成し一部側面に絶縁層を形成した構造を示す。かかる構造のチップパッケージは、とりわけ前記第２実施の形態のようなウェーハレベルチップパッケージにとって有用である。これはウェーハレベルチップパッケージの場合、チップパッケージの側面部が絶縁層にならずチップ素子側面となり損傷の恐れが大きいためである。かかる構造は、チップ素子が形成されたウェーハに一次的にチップ素子別切断面に沿って溝を形成し、絶縁層形成段階で該溝に絶縁層を投入して一部が絶縁層の側面部を形成することにより製造される。従って、図７のチップ素子６５は側面一部が削られ段差が形成された構造となっている。絶縁層６６は、チップ素子の端子が形成された面のみならずチップ素子の側面一部にも形成される。そうすると、チップパッケージ側面部の一部が絶縁層に形成されることができチップパッケージが堅固で損傷され難くなる。
【００３８】
以上は、本発明による電極形成方法をチップ素子に適用してチップパッケージを製造する方法とそれによるチップパッケージにおける実施の形態を説明した。一方、本発明による電極形成方法はチップ素子のみならず基板にも適用できる。図８は、本発明による電極形成方法を用いて製造した多層基板の断面図、図９は図８における多層基板の製造方法を各段階別に示す図面である。
【００３９】
先ず、両面通電基板７１を用意する（段階Ａ）。この際、基板７１は一面にのみ電極を形成した基板であってもよい。前記基板７１の電極７２の上に保護バンプ７７を形成する。保護バンプ７７は前記第１及び第２実施の形態と同様に感光性物質から成ることが好ましく、前記感光性物質はフォトレジストであることができる（段階Ｂ）。
【００４０】
前記保護バンプ７７の形成領域を除く前記基板の電極形成面に絶縁層７３を形成する（段階Ｃ）。前記絶縁層７３は前記保護バンプ７７より高く形成され、前記保護バンプを覆うようにもなる。さらに、前記保護バンプ７７が外部に露出すべく前記第１及び第２実施の形態と同様に絶縁層７３の上面を研磨するようになる（段階Ｃ）。かかる研磨後には前記保護バンプ７７を蝕刻液により除去するストリッピング工程を施し、こうして基板の電極が外部に露出するようにさせる（段階Ｃ）。
【００４１】
かかる工程後には、前記基板の電極、保護バンプ除去部分、及び研磨面７８上に無電解メッキを施して通電させ、こうしてバイアホール７９を形成するようになる。さらに、前記バイアホール７９を充填しながら前記絶縁層７３上に導電層７４を形成し、導電層７４にはパターンを形成して基板の電極が外部と連結され得るよう追加電極が形成される領域を形成する。前記追加電極領域に外部電極７５を形成し、さらに外部電極周囲に電極保護層７６を形成する（段階Ｄ）。第１及び第２実施の形態と同様の前記段階を行った後、多層基板８０が形成される。
【００４２】
前記絶縁層は、前記基板がフレキシブル基板の場合、熱的欠陥の無い成形樹脂を用いることが好ましい。さらに前記絶縁層は射出成形、コーティングなどの方法から形成することになる。かかる方法により形成される多層基板は４層基板になるが、前記導電層７４のパターンの追加電極領域上に再び保護バンプを形成し、絶縁層形成及び研磨段階、露出段階、導電層形成段階及びパターン形成段階を少なくとも１回以上繰り返して４層基板以上の多層基板を具現できるようになる。
【００４３】
【発明の効果】
以上のように、本発明によると従来チップパッケージ工程に使用された基板を保護用絶縁樹脂が代替することによりパッケージの低費用化が可能になる利点がある。さらに、本発明によると、チップパッケージにおいて基板に機械的方法によりバイアホールを形成する工程の代わりに保護バンプの形成及びストリッピングによる除去を行いバイアホールを形成する工程を取るので、小径のバイアホールが得られチップパッケージを小型化でき、バイアホールが正確な位置に形成させられる効果を奏する。さらに、フレキシブル基板を用いてチップパッケージを製造する従来の工程においては基板がフレキシブルとなり基板の信頼性が問題になるが、本発明によるチップパッケージ製造の場合は前記フレキシビル基板を頑丈な保護用樹脂が代替するようになるので工程を単純化させる効果を奏する。さらに、ワイヤボンドタイプのチップパッケージはワイヤの歪み、切断などからチップパッケージの不良をもたらす問題があるが、本発明によるチップパッケージにおいてはワイヤを使用しなくなるので前記のような問題を克服する効果がある。
【００４４】
また、本発明によると、超小型のチップパッケージが製造でき、多層回路構成が可能になり多層基板を代替する低費用チップパッケージを製造できるようになる。さらに、本発明によると、多層基板の製造において基板に機械的方法によりバイアホールを形成する工程の代わりに保護バンプの形成及びストリッピングによる除去を行いバイアホールを形成する工程を用いるので、小径のバイアホールが得られ小型化した多層基板を得ることができ、バイアホールが正確な位置に形成させられる効果がある。さらに、本発明によると、製造工程が簡単で低費用化され、高集積化した多層基板を得られる効果を奏するようになる。本発明は特定の実施の形態に係り図示説明したが、以下の特許請求の範囲により具備される本発明の精神や分野を外れない限度内で本発明が多様に改造及び変化できることは当業界において通常の知識を有する者であれば容易に想到できることを明かしておく。
【図面の簡単な説明】
【図１】本発明による電極形成方法を適用したチップパッケージの断面図である。
【図２】本発明による電極形成方法を適用した一般的なチップパッケージの製造方法を段階別に示す図面である。
【図３】本発明による電極形成方法を適用したウェーハレベルチップパッケージの製造方法を段階別に示す図面である。
【図４】本発明によるチップパッケージの一実施の形態として、多層構造を適用したチップパッケージの断面図である。
【図５】本発明によるチップパッケージの一実施の形態として、両面に導電層が形成されたチップパッケージの断面図である。
【図６】図１のチップパッケージの一実施の形態として、多数個のチップ配列構造を適用したチップパッケージの断面図である。
【図７】本発明によるチップパッケージの一実施の形態として、側面保護を強化したチップパッケージの断面図である。
【図８】本発明による電極形成方法を適用した多層基板の断面図である。
【図９】図８の多層基板の製造方法を各段階別に示す図面である。
【図１０】従来のフリップチップパッケージの断面図である。
【図１１】従来のワイヤボンド型チップパッケージの断面図である。
【図１２】従来のボールグリッドアレイ基板の断面図である。
【符号の説明】
１　チップパッケージ
３　チップ素子
４　絶縁層
５　導電層
６　絶縁保護用樹脂
７　外部電極
５０　ウェーハ
５３　保護バンプ
５４　研磨面
５５　絶縁層
５６　電極保護層
６０　ウェーハレベルチップパッケージ
７１　基板
７２　電極
７３　絶縁層
７４　導電層
７５　外部電極
７６　電極保護層
７７　保護バンプ
８０　多層基板
【図１】
2004047931.tif 000003
【図２】
2004047931.tif 000004
【図３】
2004047931.tif 000005
【図４】
2004047931.tif 000006
【図５】
2004047931.tif 000007
【図６】
2004047931.tif 000008
【図７】
2004047931.tif 000009
【図８】
2004047931.tif 000010
【図９】
2004047931.tif 000011
【図１０】
2004047931.tif 000012
【図１１】
2004047931.tif 000013
【図１２】
2004047931.tif 000014