(57)【要約】【課題】回路規模の増大を可及的に少なくしつつ、出力電圧を制限できるプッシュプル回路を提供すること。【解決手段】本発明では、出力信号を吐き出すためのプッシュ側回路と、出力信号を吸い込むためのプル側回路とを並列接続し、前記プッシュ側回路は、出力信号を吐き出すプッシュ側出力部と同プッシュ側出力部の駆動を入力信号に応じた制御信号によって制御するプッシュ側制御部とから構成する一方、プル側回路は、出力信号を吸い込むプル側出力部と同プル側出力部の駆動を入力信号に応じた制御信号によって制御するプル側制御部とから構成してなるプッシュプル回路において、少なくとも前記プッシュ側制御部又は前記プル側制御部の一方に出力電圧制限手段を設けて、前記プッシュ側出力部又は前記プル側出力部の出力電圧を制限すべく構成した。【選択図】　　　図１
2004040539.tif 000002
【特許請求の範囲】
【請求項１】
出力信号を吐き出すためのプッシュ側回路と、出力信号を吸い込むためのプル側回路とを並列接続し、前記プッシュ側回路は、出力信号を吐き出すプッシュ側出力部と同プッシュ側出力部の駆動を入力信号に応じた制御信号によって制御するプッシュ側制御部とから構成する一方、プル側回路は、出力信号を吸い込むプル側出力部と同プル側出力部の駆動を入力信号に応じた制御信号によって制御するプル側制御部とから構成してなるプッシュプル回路において、
少なくとも前記プッシュ側制御部又は前記プル側制御部の一方に出力電圧制限手段を設けて、前記プッシュ側出力部又は前記プル側出力部の出力電圧を制限すべく構成したことを特徴とするプッシュプル回路。
【請求項２】
出力信号を吐き出すためのプッシュ側出力トランジスタと出力信号を吸い込むためのプル側出力トランジスタとを並列接続し、前記プッシュ側出力トランジスタの駆動を入力信号に応じた制御信号によって制御するプッシュ側制御トランジスタを前記プッシュ側トランジスタに直列接続する一方、前記プル側出力トランジスタの駆動を入力信号に応じた制御信号によって制御するプル側制御トランジスタを前記プル側出力トランジスタに直列接続してなるプッシュプル回路において、
少なくとも前記プッシュ側制御トランジスタ又は前記プル側制御トランジスタの一方に所定電圧でバイアスした制限トランジスタを差動接続して、前記プッシュ側出力トランジスタ又は前記プル側出力トランジスタの出力電圧を制限すべく構成したことを特徴とするプッシュプル回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プッシュプル回路に関するものである。
【０００２】
【従来の技術】
従来より、半導体デバイスの出力回路として、大電流を出力することによって低インピーダンスな負荷を良好に駆動することができる各種のプッシュプル回路が広く使用されている。
【０００３】
それらの各種プッシュプル回路のうちで、特に出力信号として大電流を出力できるようにしたものとして、特開平６−２０４７５９号公報に開示されているプッシュプル回路が知られている。
【０００４】
このプッシュプル回路１００は、図６に示すように、電源ＶＣＣとグランドＧＮＤとの間に出力端子Ｔｏｕｔへ出力信号を吐き出すためのプッシュ側出力トランジスタＱ１１と出力端子Ｔｏｕｔから出力信号を吸い込むためのプル側出力トランジスタＰ１１とを並列接続するとともに、プッシュ側出力トランジスタＱ１１に、入力端子Ｔｉｎからの入力信号に応じた制御信号によってプッシュ側出力トランジスタＱ１１の駆動を制御するプッシュ側制御トランジスタＰ１２を直列接続する一方、プル側出力トランジスタＰ１１に、入力端子Ｔｉｎからの入力信号に応じた制御信号によってプル側出力トランジスタＰ１１の駆動を制御するプル側制御トランジスタＱ１２を直列接続している。図中、Ｉ１１，Ｉ１２は定電流源である。
【０００５】
そして、上記プッシュプル回路１００は、以下のように作動する。
【０００６】
すなわち、交流入力信号の正期間においては、プッシュ側制御トランジスタＰ１２がＯＦＦ状態となり、定電流源Ｉ１１からプッシュ側出力トランジスタＱ１１のベース端子にプッシュ側の制御信号が印加され、プッシュ側出力トランジスタＱ１１で制御信号を電流増幅率倍した電流が電源ＶＣＣからプッシュ側出力トランジスタＱ１１を介して出力端子Ｔｏｕｔに出力信号として吐き出される。
【０００７】
一方、交流入力信号の負期間においては、プル側制御トランジスタＱ１２がＯＦＦ状態となり、定電流源Ｉ１２からプル側出力トランジスタＰ１１のベース端子にプル側の制御信号が印加され、プル側出力トランジスタＰ１１で制御信号を電流増幅率倍した電流が出力端子Ｔｏｕｔからプル側出力トランジスタＰ１１を介してグランドＧＮＤに出力信号として吸い込まれる。
【０００８】
このように、上記プッシュプル回路１００では、交流入力信号の正期間においては電源ＶＣＣから出力端子Ｔｏｕｔに出力信号を吐き出し、一方、交流入力信号の負期間においては出力端子ＴｏｕｔからグランドＧＮＤに出力信号を吸い込むようにしているため、出力信号として大電流を出力することができ、低インピーダンスの負荷を良好に駆動することができるものであった。
【０００９】
【発明が解決しようとする課題】
ところが、上記従来のプッシュプル回路にあっては、出力信号として大電流を出力することができ、低インピーダンスの負荷を良好に駆動することができるが、出力信号の振幅（電圧幅）を制限する回路が設けられておらず、出力信号の振幅が電源−グランド間の電圧幅と概ね近似しており、電源電圧近傍の電圧値の出力信号を出力端子から負荷へ出力することができるものであった。
【００１０】
そのため、過渡的に高電圧の入力信号が入力端子に印加されると、その入力信号に応じた高電圧の出力信号が出力端子からそのまま出力されてしまい、定格を超えた高電圧の出力信号が負荷に印加され、これにより、負荷を破壊してしまうおそれがあった。
【００１１】
かかる上記従来のプッシュプル回路の不具合を解消する方法としては、プッシュプル回路の入力端子の前段に入力信号を所定範囲の振幅（電圧幅）に制限する電圧制限回路を接続したり、或いは、プッシュプル回路の出力端子の後段に出力信号を所定範囲の振幅（電圧幅）に制限する電圧制限回路を接続することが考えられる。
【００１２】
しかしながら、プッシュプル回路の入力端子の前段に電圧制限回路を接続した場合には、回路規模が電圧制限回路の回路規模とプッシュプル回路の回路規模との総和となり、回路全体の回路規模が大きくなり、製造が困難となるとともに、製造コストが増大するおそれがある。一方、プッシュプル回路の出力端子の後段に電圧制限回路を接続した場合には、電圧制限回路の出力側に低インピーダンスの負荷を良好に駆動するために大電流出力可能な出力回路がさらに必要となり、この場合にも回路全体の回路規模が大きくなり、製造が困難となるとともに、製造コストが増大するおそれがある。
【００１３】
そこで、本発明では、プッシュプル回路の内部に出力電圧を制限する回路を設けることによって、回路全体の回路規模の増大を可及的に少なくしたプッシュプル回路を提供するものである。
【００１４】
【課題を解決するための手段】
すなわち、本発明では、出力信号を吐き出すためのプッシュ側回路と、出力信号を吸い込むためのプル側回路とを並列接続し、前記プッシュ側回路は、出力信号を吐き出すプッシュ側出力部と同プッシュ側出力部の駆動を入力信号に応じた制御信号によって制御するプッシュ側制御部とから構成する一方、プル側回路は、出力信号を吸い込むプル側出力部と同プル側出力部の駆動を入力信号に応じた制御信号によって制御するプル側制御部とから構成してなるプッシュプル回路において、少なくとも前記プッシュ側制御部又は前記プル側制御部の一方に出力電圧制限手段を設けて、前記プッシュ側出力部又は前記プル側出力部の出力電圧を制限すべく構成することにした。
【００１５】
また、出力信号を吐き出すためのプッシュ側出力トランジスタと出力信号を吸い込むためのプル側出力トランジスタとを並列接続し、前記プッシュ側出力トランジスタの駆動を入力信号に応じた制御信号によって制御するプッシュ側制御トランジスタを前記プッシュ側トランジスタに直列接続する一方、前記プル側出力トランジスタの駆動を入力信号に応じた制御信号によって制御するプル側制御トランジスタを前記プル側出力トランジスタに直列接続してなるプッシュプル回路において、少なくとも前記プッシュ側制御トランジスタ又は前記プル側制御トランジスタに所定電圧でバイアスした制限トランジスタを差動接続して、前記プッシュ側出力トランジスタ又は前記プル側出力トランジスタの出力電圧を制限すべく構成することにした。
【００１６】
【発明の実施の形態】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【００１７】
本発明に係るプッシュプル回路１は、図１に模式的に示したように、入力端子Ｔｉｎに印加された入力信号Ｓｉｎを電流増幅した後に出力端子Ｔｏｕｔに出力する回路であり、出力信号Ｓｏｕｔを吐き出すためのプッシュ側回路２と、出力信号Ｓｏｕｔを吸い込むためのプル側回路３とを電源ＶＣＣとグランドＧＮＤとの間に並列接続したものである。
【００１８】
プッシュ側回路２は、出力信号Ｓｏｕｔを吐き出すプッシュ側出力部４と同プッシュ側出力部４の駆動を入力信号Ｓｉｎに応じた制御信号Ｓｃｏｎｔによって制御するプッシュ側制御部５とから構成している。
【００１９】
しかも、プッシュ側制御部５には、入力信号Ｓｉｎの電圧（入力電圧）が所定の制限電圧（Ｖｌｉｍｉｔ，ｕ）よりも高い場合にプッシュ側制御部５からプッシュ側出力部４へ出力する制御信号Ｓｃｏｎｔを制限することによってプッシュ側出力部４から出力する出力信号Ｓｏｕｔの電圧（出力電圧）を制限するための出力電圧制限手段６を設けている。
【００２０】
一方、プル側回路３は、出力信号Ｓｏｕｔを吸い込むプル側出力部７と同プル側出力部７の駆動を入力信号Ｓｉｎに応じた制御信号Ｓｃｏｎｔによって制御するプル側制御部８とから構成している。
【００２１】
しかも、プル側制御部８には、入力信号Ｓｉｎの電圧（入力電圧）が所定の制限電圧（Ｖｌｉｍｉｔ，ｌ）よりも低い場合にプル側制御部８から出力する制御信号Ｓｃｏｎｔを制限することによってプル側出力部７から出力する出力信号Ｓｏｕｔの電圧（出力電圧）を制限するための出力電圧制限手段９を設けている。
【００２２】
そして、プッシュプル回路１は、以下に説明するようにして、入力端子Ｔｉｎに印加された入力信号Ｓｉｎを電流増幅するとともに制限電圧（Ｖｌｉｍｉｔ，ｕ又はＶｌｉｍｉｔ，ｌ）で制限した所定の振幅（電圧幅）の出力信号Ｓｏｕｔを出力端子Ｔｏｕｔに出力するようにしている（図２参照）。
【００２３】
すなわち、入力信号Ｓｉｎの正期間（交流成分の正（＋）の期間）において、入力信号Ｓｉｎの電圧（入力電圧）が所定の制限電圧（Ｖｌｉｍｉｔ，ｕ）よりも低い場合には、出力電圧制限手段６が作動せず、プッシュ側制御部５からプッシュ側出力部４に入力信号Ｓｉｎに応じた制御信号Ｓｃｏｎｔを出力し、同制御信号Ｓｃｏｎｔによってプッシュ側出力部４を駆動し、同プッシュ側出力部４から出力端子Ｔｏｕｔに制御信号Ｓｃｏｎｔに応じた出力信号Ｓｏｕｔを吐き出す。
【００２４】
また、入力信号Ｓｉｎの正期間（交流成分の正（＋）の期間）において、入力信号Ｓｉｎの電圧（入力電圧）が所定の制限電圧（Ｖｌｉｍｉｔ，ｕ）よりも高い場合には、出力電圧制限手段６が作動し、プッシュ側制御部５からプッシュ側出力部４に出力電圧制限手段６で制限した制御信号Ｓｃｏｎｔを出力し、同制御信号Ｓｃｏｎｔによってプッシュ側出力部４を駆動し、同プッシュ側出力部４から出力端子Ｔｏｕｔに制限された制御信号Ｓｃｏｎｔに応じた一定の制限電圧（Ｖｌｉｍｉｔ，ｕ）の出力信号Ｓｏｕｔを吐き出す。
【００２５】
一方、入力信号Ｓｉｎの負期間（交流成分の負（−）の期間）において、入力信号Ｓｉｎの電圧（入力電圧）が所定の制限電圧（Ｖｌｉｍｉｔ，ｌ）よりも高い場合には、出力電圧制限手段９が作動せず、プル側制御部８からプル側出力部７に入力信号Ｓｉｎに応じた制御信号Ｓｃｏｎｔを出力し、同制御信号Ｓｃｏｎｔによってプル側出力部７を駆動し、同プル側出力部７に出力端子Ｔｏｕｔから制御信号Ｓｃｏｎｔに応じた出力信号Ｓｏｕｔを吸い込む。
【００２６】
また、入力信号Ｓｉｎの負期間（交流成分の負（−）の期間）において、入力信号Ｓｉｎの電圧（入力電圧）が所定の制限電圧（Ｖｌｉｍｉｔ，ｌ）よりも低い場合には、出力電圧制限手段９が作動し、プル側制御部８からプル側出力部７に出力電圧制限手段９で制限した制御信号Ｓｃｏｎｔを出力し、同制御信号Ｓｃｏｎｔによってプル側出力部７を駆動し、同プル側出力部７に出力端子Ｔｏｕｔから制限された制御信号Ｓｃｏｎｔに応じた一定の制限電圧（Ｖｌｉｍｉｔ，ｌ）の出力信号Ｓｏｕｔを吸い込む。
【００２７】
なお、上記プッシュプル回路１では、プッシュ側制御部５及びプル側制御部８の両方に出力電圧制限手段６，９を設けているが、かかる構成に限られず、プッシュ側制御部５又はプル側制御部８のいずれか一方に出力電圧制限手段６，９を設けることにしてもよい。この場合には、出力電圧制限手段６，９を設けたプッシュ側回路２又はプル側回路３から出力される一方の出力信号Ｓｏｕｔの電圧（出力電圧）だけが制限電圧（Ｖｌｉｍｉｔ，ｕ又はＶｌｉｍｉｔ，ｌ）で制限される。
【００２８】
このように、プッシュプル回路１は、プッシュ側制御部５又はプル側制御部８に、同プッシュ側制御部５又はプル側制御部８から出力する制御信号Ｓｃｏｎｔを制限することによってプッシュ側出力部４又はプル側出力部７から出力する出力信号Ｓｏｕｔの電圧（出力電圧）を制限するための出力電圧制限手段６，８を設けているため、プッシュプル回路に出力電圧を所定範囲内に制限する機能を設ける場合の回路規模の増大を可及的に少なくすることができる。
【００２９】
以下に、図１に模式的に示したプッシュプル回路１の具体例について説明する。なお、以下に説明する回路は図１に模式的に示したプッシュプル回路１を具体的な回路としたものであって、本発明に係る回路は当然にこれらの回路に限られるものではない。
【００３０】
図３に示すプッシュプル回路１１は、プッシュ側の制限電圧（Ｖｌｉｍｉｔ，ｕ）及びプル側の制限電圧（Ｖｌｉｍｉｔ，ｌ）の絶対値をトランジスタのベース・エミッタ間電圧ＶＢＥとした場合の回路であり、電源ＶＣＣとグランドＧＮＤとの間に出力信号Ｓｏｕｔを吐き出すためのプッシュ側出力トランジスタＱ１と出力信号Ｓｏｕｔを吸い込むためのプル側出力トランジスタＰ１とを並列接続し、プッシュ側出力トランジスタＱ１に、同プッシュ側出力トランジスタＱ１の駆動を入力信号Ｓｉｎに応じた制御信号Ｓｃｏｎｔよって制御するプッシュ側制御トランジスタＰ２を直列接続する一方、プル側出力トランジスタＰ１に、同プル側出力トランジスタＰ１の駆動を入力信号Ｓｉｎに応じた制御信号Ｓｃｏｎｔによって制御するプル側制御トランジスタＱ２を直列接続し、しかも、プッシュ側制御トランジスタＰ２及びプル側制御トランジスタＱ２に、所定電圧でバイアスした制限トランジスタＰ３，Ｑ３を差動接続し、これら制限トランジスタＰ３，Ｑ３に、中間電源Ｅ０によって中間電圧（電源ＶＣＣ電圧の半分の電圧）でバイアスした制限電圧生成トランジスタＰ４，Ｑ４を接続している。図中、Ｉ１〜Ｉ４は電流源、Ｔｉｎは入力端子、Ｔｏｕｔは出力端子である。
【００３１】
かかるプッシュプル回路１１においては、プッシュ側出力トランジスタＱ１がプッシュ側出力部４に相当し、プッシュ側制御トランジスタＰ２と制限トランジスタＰ３と制限電圧生成トランジスタＰ４と中間電源Ｅ０と電流源Ｉ１，Ｉ３とがプッシュ側制御部５に相当し、特に、制限トランジスタＰ３と制限電圧生成トランジスタＰ４と中間電源Ｅ０と電流源Ｉ３とが出力電圧制限手段６に相当し、また、プル側出力トランジスタＰ１がプル側出力部７に相当し、プル側制御トランジスタＱ２と制限トランジスタＱ３と制限電圧生成トランジスタＱ４と中間電源Ｅ０と電流源Ｉ２，Ｉ４とがプル側制御部８に相当し、特に、制限トランジスタＱ３と制限電圧生成トランジスタＱ４と中間電源Ｅ０と電流源Ｉ４とが出力電圧制限手段９に相当する。
【００３２】
以下に、上記プッシュプル回路１１の構造についてさらに詳説する。
【００３３】
プッシュプル回路１１は、電源ＶＣＣにｎｐｎ型のプッシュ側出力トランジスタＱ１のコレクタ端子を接続し、同プッシュ側出力トランジスタＱ１のエミッタ端子に出力端子Ｔｏｕｔとｐｎｐ型のプル側出力トランジスタＰ１のエミッタ端子とを接続し、同プル側出力トランジスタＰ１のコレクタ端子にグランドＧＮＤを接続している。
【００３４】
プッシュ側出力トランジスタＱ１のベース端子には、プッシュ側制御トランジスタＰ２のエミッタ端子を接続しており、同プッシュ側制御トランジスタＰ２は、ベース端子に入力端子Ｔｉｎを接続するとともに、コレクタ端子にグランドＧＮＤを接続し、エミッタ端子に、電源ＶＣＣに接続した電流源Ｉ１と制限トランジスタＰ３のエミッタ端子とを接続している。
【００３５】
かかる制限トランジスタＰ３は、コレクタ端子にグランドＧＮＤを接続し、ベース端子に、電源ＶＣＣに接続した電流源Ｉ３と制限電圧生成トランジスタＰ４のエミッタ端子を接続しており、同制限電圧生成トランジスタＰ４は、コレクタ端子にグランドＧＮＤを接続し、ベース端子に、グランドＧＮＤに接地した中間電源Ｅ０を接続している。
【００３６】
そして、各トランジスタのベース・エミッタ間電圧がＶＢＥで等しいと仮定すると、図３中のＡ点の電位ＶＡは、ＶＡ＝Ｖ０＋２・ＶＢＥ（ここで、Ｖ０は中間電源Ｅ０の電圧である。）と表され、また、図３中のＢ点の電位ＶＢは、ＶＢ＝Ｖｉｎ＋ＶＢＥ（ここで、Ｖｉｎは入力信号Ｓｉｎの電圧である。）と表される、プッシュ側制御トランジスタＰ２と制限トランジスタＰ３とが差動接続されていることから、ＶＡとＶＢとのバランスによって、上記プッシュプル回路１１は以下のように作動する。
【００３７】
すなわち、Ｖｉｎ＜Ｖ０＋ＶＢＥの場合には、制限トランジスタＰ３がＯＦＦ状態となるとともにプッシュ側制御トランジスタＰ２がＯＮ状態となり、プッシュ側制御トランジスタＰ２からプッシュ側出力トランジスタＱ１に入力信号Ｓｉｎに応じた制御信号Ｓｃｏｎｔを出力し、同制御信号Ｓｃｏｎｔによってプッシュ側出力トランジスタＱ１を駆動し、同プッシュ側出力トランジスタＱ１から出力端子Ｔｏｕｔに制御信号Ｓｃｏｎｔに応じた出力信号Ｓｏｕｔを吐き出す。
【００３８】
一方、Ｖｉｎ＞Ｖ０＋ＶＢＥの場合には、制限トランジスタＰ３がＯＮ状態となるとともにプッシュ側制御トランジスタＰ２がＯＦＦ状態となり、制限トランジスタＰ３からプッシュ側出力トランジスタＱ１に一定電圧（Ｖ０＋２・ＶＢＥ）の制御信号Ｓｃｏｎｔを出力し、同制御信号Ｓｃｏｎｔによってプッシュ側出力トランジスタＱ１を駆動し、同プッシュ側出力トランジスタＱ１から出力端子Ｔｏｕｔに制御信号Ｓｃｏｎｔに応じた一定電圧（Ｖ０＋ＶＢＥ）の出力信号Ｓｏｕｔを吐き出す。
【００３９】
また、プッシュプル回路１１は、プル側出力トランジスタＰ１のベース端子にプル側制御トランジスタＱ２のエミッタ端子を接続しており、同プル側制御トランジスタＱ２は、ベース端子に入力端子Ｔｉｎを接続するとともに、コレクタ端子に電源ＶＣＣを接続し、エミッタ端子に、グランドＧＮＤに接続した電流源Ｉ２と制限トランジスタＱ３のエミッタ端子とを接続している。
【００４０】
かかる制限トランジスタＱ３は、コレクタ端子に電源ＶＣＣを接続し、ベース端子に、グランドＧＮＤに接続した電流源Ｉ４と制限電圧生成トランジスタＱ４のエミッタ端子を接続しており、同制限電圧生成トランジスタＱ４は、コレクタ端子に電源ＶＣＣを接続し、ベース端子に、グランドＧＮＤに接地した中間電源Ｅ０を接続している。
【００４１】
そして、各トランジスタのベース・エミッタ間電圧がＶＢＥで等しいと仮定すると、図３中のＣ点の電位Ｖｃは、Ｖｃ＝Ｖ０−２・ＶＢＥ（ここで、Ｖ０は中間電源Ｅ０の電圧である。）と表され、また、図３中のＤ点の電位ＶＤは、ＶＤ＝Ｖｉｎ−ＶＢＥ（ここで、Ｖｉｎは入力信号Ｓｉｎの電圧である。）と表され、プル側制御トランジスタＱ２と制限トランジスタＱ３とが差動接続されていることから、ＶｃとＶＤとのバランスにより、上記プッシュプル回路１１は以下のように作動する。
【００４２】
すなわち、Ｖｉｎ＞Ｖ０−ＶＢＥの場合には、制限トランジスタＱ３がＯＦＦ状態となるとともにプル側制御トランジスタＱ２がＯＮ状態となり、プル側制御トランジスタＱ２からプル側出力トランジスタＰ１に入力信号Ｓｉｎに応じた制御信号Ｓｃｏｎｔを出力し、同制御信号Ｓｃｏｎｔによってプル側出力トランジスタＰ１を駆動し、同プル側出力トランジスタＰ１から出力端子Ｔｏｕｔに制御信号Ｓｃｏｎｔに応じた出力信号Ｓｏｕｔを吐き出す。
【００４３】
一方、Ｖｉｎ＜Ｖ０−ＶＢＥの場合には、制限トランジスタＱ３がＯＮ状態となるとともにプル側制御トランジスタＱ２がＯＦＦ状態となり、制限トランジスタＱ３からプル側出力トランジスタＰ１に一定電圧（Ｖ０−２・ＶＢＥ）の制御信号Ｓｃｏｎｔを出力し、同制御信号Ｓｃｏｎｔによってプル側出力トランジスタＰ１を駆動し、同プル側出力トランジスタＰ１から出力端子Ｔｏｕｔに制御信号Ｓｃｏｎｔに応じた一定電圧（Ｖ０−ＶＢＥ）の出力信号Ｓｏｕｔを吐き出す。
【００４４】
このように、プッシュプル回路１１は、入力端子Ｔｉｎに印加された入力信号Ｓｉｎを電流増幅するとともにトランジスタのベース・エミッタ間電圧ＶＢＥで制限した所定の振幅（電圧幅：２・ＶＢＥ）の出力信号Ｓｏｕｔを出力端子Ｔｏｕｔに出力する。
【００４５】
図４に示すプッシュプル回路２１は、プッシュ側の制限電圧（Ｖｌｉｍｉｔ，ｕ）をトランジスタのベース・エミッタ間電圧ＶＢＥよりも高くするとともに、プル側の制限電圧（Ｖｌｉｍｉｔ，ｌ）をトランジスタのベース・エミッタ間電圧ＶＢＥよりも低くした場合の回路である。なお、図４に示すプッシュプル回路２１においては、図３に示したプッシュプル回路１１と同等の機能を有する構成部品には、図３に示したプッシュプル回路１１と同一の符号を付している。
【００４６】
本プッシュプル回路２１は、前記図３に示すプッシュプル回路１１と略同様の構成としているが、本プッシュプル回路２１では、制限電圧生成トランジスタＰ４のエミッタ端子と電流源Ｉ３（及び制限トランジスタＰ３のベース端子）との間に制限電圧生成抵抗Ｒ１を接続するとともに、制限電圧生成トランジスタＱ４のエミッタ端子と電流源Ｉ４（及び制限トランジスタＱ３のベース端子）との間に制限電圧生成抵抗Ｒ２を接続している。
【００４７】
そして、制限電圧生成抵抗Ｒ１，Ｒ２に電圧ＶＲ１，ＶＲ２の電圧降下が生じることによって、プッシュ側の制限電圧（Ｖｌｉｍｉｔ，ｕ）がＶＢＥ＋ＶＲ１となり、プル側の制限電圧（Ｖｌｉｍｉｔ，ｌ）が−ＶＢＥ−ＶＲ２となるようにしている。
【００４８】
なお、制限電圧生成抵抗Ｒ１，Ｒ２は、固有の抵抗値を有する固定抵抗を用いる場合に限られず、抵抗値を変更することができる可変抵抗を用いることもでき、この場合には、可変抵抗の抵抗値を変更することで制限電圧を変更することができる。
【００４９】
図５に示すプッシュプル回路３１は、プッシュ側の制限電圧（Ｖｌｉｍｉｔ，ｕ）とプル側の制限電圧（Ｖｌｉｍｉｔ，ｌ）とを異ならせた場合の回路である。なお、図５に示すプッシュプル回路３１においても、図３に示したプッシュプル回路１１と同等の機能を有する構成部品には、図３に示したプッシュプル回路１１と同一の符号を付している。
【００５０】
本プッシュプル回路３１は、前記図３に示すプッシュプル回路１１と略同様の構成としているが、本プッシュプル回路３１では、制限電圧生成トランジスタＰ４とグランドＧＮＤとの間に基準電源Ｅ１を接続するとともに、制限電圧生成トランジスタＱ４とグランドＧＮＤとの間に基準電源Ｅ２を接続している。
【００５１】
そして、基準電源Ｅ１の電圧をＶ０＋ＶＥ１とし、基準電源Ｅ２の電圧をＶ０＋ＶＥ２とすると、プッシュ側の制限電圧（Ｖｌｉｍｉｔ，ｕ）がＶＢＥ＋ＶＥ１となり、プル側の制限電圧（Ｖｌｉｍｉｔ，ｌ）が−ＶＢＥ−ＶＥ２となるようにしている。
【００５２】
なお、基準電源Ｅ１，Ｅ２は、固有の電圧値を有する固定電源を用いる場合に限られず、電圧値を変更することができる可変電源を用いることもでき、この場合には、可変電源の電圧値を変更することで制限電圧を変更することができる。
【００５３】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００５４】
すなわち、請求項１に係る本発明では、プッシュ側制御部又はプル側制御部に出力電圧制限手段を設けて、プッシュ側出力部又はプル側出力部の出力電圧を制限するように構成しているため、プッシュプル回路の内部に出力電圧を制限する回路を設けた構成となり、プッシュプル回路に出力電圧を所定範囲内に制限する機能を設ける場合に、回路規模の増大を可及的に少なくすることができる。
【００５５】
また、請求項２に係る本発明では、プッシュ側制御トランジスタ又はプル側制御トランジスタに所定電圧でバイアスした制限トランジスタを差動接続して、プッシュ側出力トランジスタ又はプル側出力トランジスタの出力電圧を制限するように構成しているため、簡単な構成でありながら、プッシュプル回路の内部に出力電圧を制限する回路を設けた構成となり、プッシュプル回路に出力電圧を所定範囲内に制限する機能を設ける場合に、回路規模の増大を可及的に少なくすることができる。
【図面の簡単な説明】
【図１】本発明に係るプッシュプル回路を示す模式図。
【図２】プッシュプル回路の動作を示す説明図。
【図３】プッシュプル回路を示す回路図。
【図４】他実施例としてのプッシュプル回路を示す回路図。
【図５】他実施例としてのプッシュプル回路を示す回路図。
【図６】従来のプッシュプル回路を示す回路図。
【符号の説明】
１，１１，２１，３１　プッシュプル回路
２　プッシュ側回路
３　プル側回路
４　プッシュ側出力部
５　プッシュ側制御部
６　出力電圧制限手段
７　プル側出力部
８　プル側制御部
９　出力電圧制限手段
Ｑ１　プッシュ側出力トランジスタ
Ｑ２　プル側制御トランジスタ
Ｑ３　制限トランジスタ
Ｑ４　制限電圧生成トランジスタ
Ｐ１　プル側出力トランジスタ
Ｐ２　プッシュ側制御トランジスタ
Ｐ３　制限トランジスタ
Ｐ４　制限電圧生成トランジスタ
【図１】
2004040539.tif 000003
【図２】
2004040539.tif 000004
【図３】
2004040539.tif 000005
【図４】
2004040539.tif 000006
【図５】
2004040539.tif 000007
【図６】
2004040539.tif 000008