(57)【要約】【課題】多層配線構造の半導体装置において、製造後に、下層配線で形成されている内部ノードの信号動作波形を簡単に測定できる半導体装置の設計方法を提供する。【解決手段】回路の設計時に、信号測定用の端子となる最上層配線を含む機能ブロックを測定対象の内部ノードに接続し、レイアウトパターンの設計時に、機能ブロックを含む回路のネットリストを用いて自動配置配線を行い、測定対象の内部ノードを機能ブロックに含まれる信号測定用の端子となる最上層配線に自動接続する。【選択図】図１
2004303771.tif 000002
【特許請求の範囲】
【請求項１】
回路の設計時に、信号測定用の端子となる最上層配線を含む機能ブロックを測定対象の内部ノードに接続し、レイアウトパターンの設計時に、前記機能ブロックを含む回路のネットリストを用いて自動配置配線を行い、前記測定対象の内部ノードを前記機能ブロックに含まれる信号測定用の端子となる最上層配線に自動接続することを特徴とする半導体装置の設計方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層配線構造の半導体装置において、製造後の評価や不良解析を容易化できる半導体装置の設計方法に関するものである。
【０００２】
【従来の技術】
半導体装置の不良解析を行う場合、プローブ等の接触型の評価装置や、ＥＢ（電子ビーム）等の非接触型の評価装置が一般的に利用されている。これらの評価装置を用いて多層配線構造の半導体チップを評価する場合、測定対象の内部ノードが最上層配線まで引き上げられていなければ、その詳細な信号動作波形を取得することは困難である。
【０００３】
さらに近年は、微細化、高密度化が進んでいるため、測定対象の内部ノードが下層配線で形成されている場合、製造後にＦＩＢ（集束イオンビーム）加工などで下層配線から最上層配線まで引き上げることも困難になっている。
【０００４】
これに対し、例えば特許文献１の半導体集積回路装置や、特許文献２の半導体装置が提案されている。
【０００５】
特許文献１に開示の半導体集積回路装置は、多層配線を有する半導体集積回路において、測定対象の下層配線と電気的に接続された測定端子を最上層に設けるものである。
【０００６】
また、特許文献２に開示の半導体装置は、多層配線構造を有する半導体装置において、自動配置配線の終了後に、上位に配線層が存在しない領域の一部に、信号を測定しようとする配線層に達するコンタクトホールを形成して、ここに信号測定用電極を設けるものである。
【０００７】
しかし、特許文献１の場合、自動配置配線前に機能ブロック内部で測定対象の下層配線を最上層配線まで引き上げることになる。このため、その領域は、最下層配線から最上層配線まで自動配線禁止領域に指定しなければならず、自動配置配線の実行に制約が生じるという問題があった。
【０００８】
また、特許文献２のように、自動配置配線後に、測定対象の下層配線を最上層配線まで引き上げる場合、自動配置配線の結果次第によっては、測定対象の下層配線を最上層配線まで引き上げることができない場合があるという問題があった。
【０００９】
また、特許文献１，２のどちらの場合でも、マニュアル操作でレイアウトパターンを修正することが必須になるため、工数増加や修正ミス発生の原因になるという問題もあった。
【００１０】
【特許文献１】
特開平５−３３５３０８号公報
【特許文献２】
特開平９−２３２３１４号公報
【００１１】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点を解消し、多層配線構造の半導体装置において、製造後に、下層配線で形成されている内部ノードの信号動作波形を簡単に測定できる半導体装置の設計方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、回路の設計時に、信号測定用の端子となる最上層配線を含む機能ブロックを測定対象の内部ノードに接続し、レイアウトパターンの設計時に、前記機能ブロックを含む回路のネットリストを用いて自動配置配線を行い、前記測定対象の内部ノードを前記機能ブロックに含まれる信号測定用の端子となる最上層配線に自動接続することを特徴とする半導体装置の設計方法を提供するものである。
ここで、本発明に係る回路は論理回路であることが好ましい。
【００１３】
【発明の実施の形態】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の半導体装置の設計方法を詳細に説明する。
【００１４】
図１は、本発明の半導体装置の設計方法の各工程を表す一実施形態のフローチャートである。このフローチャートに示すように、本発明の半導体装置の設計方法では、まず、回路の設計時に、信号測定用の端子となる最上層配線を含む信号測定用の機能ブロックを測定対象の内部ノードに接続する（Ｓ１）。
【００１５】
図２は、本発明を適用して設計された論理回路の一実施形態の概念図である。同図に示す論理回路１０は、機能ブロックＡ，Ｂ，Ｃを備えている。機能ブロックＡ，Ｂは内部ノードａ０を介して接続されている。また、機能ブロックＣは、内部ノードａ１を介して内部ノードａ０に接続されている。なお、論理回路１０において、機能ブロックＣおよび内部ノードａ１がない状態が、本発明を適用する前の論理回路の状態である。
【００１６】
ここで、機能ブロックＡ，Ｂは、例えば論理ゲート等の基本セルや、ＲＡＭ（ランダムアクセスメモリ），ＲＯＭ（リードオンリーメモリ）等のマクロセルのように、従来公知の機能ブロックである。
【００１７】
これに対し、機能ブロックＣは、本発明の提案する機能ブロックであり、信号測定用の端子となる最上層配線を含むものである。また、機能ブロックＣには、この機能ブロックＣに含まれる最上層配線のサイズ、機能ブロックＣに含まれる最上層配線と測定対象の内部ノードとを接続するための端子、最上層配線がメタル何層であるか、機能ブロックＣに含まれる最上層配線が配置される座標等を含む各種の情報を与えることが可能である。
【００１８】
本実施形態では、内部ノードａ０が測定対象のノードである。測定対象の内部ノードは任意に選択可能であり、例えばタイミング的にクリティカルなノードや、故障が発生しやすいと思われるノードなどが選択される。
【００１９】
図１のフローチャートに示すように、続いて、レイアウトパターンの設計時に、信号測定用の機能ブロックを含む回路のネットリストを用いて自動配置配線を行い（Ｓ２）、測定対象の内部ノードを機能ブロックに含まれる信号測定用の端子となる最上層配線に自動接続する（Ｓ３）。
【００２０】
図３は、本発明を適用して設計されたレイアウトパターンの一実施形態の概念図である。同図は、図２に示す論理回路１０のネットリストを用いて自動配置配線された半導体装置のレイアウトパターンである。なお、図３は、本発明の半導体装置の設計方法を説明するために、レイアウトパターンの設計後の半導体装置を概念的に表したものであり、言うまでもなく、実際の半導体装置のレイアウトを表したものではない。
【００２１】
機能ブロックＡと機能ブロックＢとは、最下層配線によって形成された内部ノードａ０によって接続されている。また、内部ノードａ０は、ビアを介してその上層配線（（最下層＋１）配線）に接続され、以下同様に、ビアを介して、その上層配線（（最下層＋２）配線）に接続され、…、ビアを介してその上層配線（（最上層−１）配線）に接続され、さらにビアを介して、機能ブロックＣに含まれる信号測定用の端子となる最上層配線に接続されている。
【００２２】
機能ブロックＣは、最上層配線を含んでいるので、自動配置配線を行うことによって、最下層配線の内部ノードａ０と機能ブロックＣに含まれる最上層配線とが接続されるように、最下層配線から最上層配線までの配線が自動的に形成される。従って、マニュアル操作でレイアウトパターンを修正することなく、また、自動配置配線の実行時に、配線禁止領域などの制約を設けることもなく、最上層配線に信号測定用の端子を簡単に形成することができる。
【００２３】
次に、さらに具体例を挙げて説明する。
【００２４】
図４は、本発明を適用する論理回路の一実施形態の概念図である。また、図５は、ネットリストの一実施形態の概念図、図６は、自動配置の一実施形態の概念図である。
【００２５】
図４に示す論理回路１２は、２つのインバータＩ０，Ｉ１と、図２に示す機能ブロックＣに相当するモニターセルＩ２とを備えている。インバータＩ０の入力端子はノードｉｎｐｕｔに接続され、インバータＩ０の出力端子とインバータＩ１の入力端子とは内部ノードｎｅｔ０を介して接続されている。また、インバータＩ１の出力端子はノードｏｕｔｐｕｔに接続されている。モニターセルＩ２は内部ノードｎｅｔ０に接続されている。
【００２６】
図５（ａ）は、内部ノードｎｅｔ０にモニターセルＩ２を接続する前の論理回路１２のネットリストであり、同図（ｂ）は、内部ノードｎｅｔ０にモニターセルＩ２を接続した後の論理回路１２のネットリストである。同図に示すように、モニターセルＩ２を追加する前の論理回路１２のネットリストに対して、モニターセルＩ２を追加した後のネットリストには、モニターセルＩ２に対応する情報が追加されていることが分かる。
【００２７】
これらのネットリストにおいて、ＩＮＶ＿１はインバータを表し、ＭＯＮＩＴＯＲ＿１はモニターセルを表す。また、Ｉ０，Ｉ１，Ｉ２は、それぞれインバータＩ０，Ｉ１、およびモニターセルＩ２を表す。すなわち、Ｉ０，Ｉ１がインバータであり、Ｉ２がモニターセルであることが定義されている。
【００２８】
また、例えばＩ０（．Ａ（ｉｎｐｕｔ），．Ｚ（ｎｅｔ０））；は、インバータＩ０の入力端子Ａがノードｉｎｐｕｔに接続され、出力端子Ｚが内部ノードｎｅｔ０に接続されていることを表す。インバータＩ１についても同様である。Ｉ２（．ＰＯＩＮＴ（ｎｅｔ０））は、モニターセルＩ２の端子が内部ノードｎｅｔ０に接続されていることを表す。すなわち、インバータＩ０，Ｉ１、およびモニターセルＩ２間の接続情報が定義されている。
【００２９】
また、Ｉ０  ＩＮＶ＿１  ＋  ＦＩＸＥＤ（−１７７９３６  −１８５４００）Ｎ；は、インバータＩ０が座標（Ｘ，Ｙ）＝（−１７７９３６，−１８５４００）に配置されることを表す。インバータＩ１、モニターＩ２についても同様である。すなわち、インバータＩ０，Ｉ１、およびモニターセルＩ２の配置情報が定義されている。
【００３０】
図６は、図５（ｂ）に示すネットリストを用いて、自動配置プログラムにより、インバータＩ０，Ｉ１、およびモニターＩ２を自動配置した状態を表す概念図である。同図に示すように、インバータＩ０，Ｉ１、およびモニターＩ２は、図５（ｂ）のネットリストによって定義されている座標に配置される。図示省略しているが、インバータＩ０，Ｉ１、およびモニターＩ２の間の配線は、自動配線プログラムのアルゴリズムに従って自動配線される。
【００３１】
なお、本発明を適用して設計される半導体装置は、機能ブロックＡ，Ｂ以外の他の機能ブロックをいくつ含んでいてもよい。また、機能ブロックＣも１つに制限されず、任意数の測定対象の内部ノードに自由に接続すればよい。自動配置配線は、従来公知の自動配置配線プログラムを利用可能である。また、機能ブロックＣを配置する際に、配置座標や配線遅延等を詳しく指定することにより、機能ブロックＣを追加することで増加する配線容量を制御することも可能である。
【００３２】
本発明は、基本的に以上のようなものである。
以上、本発明の半導体装置の設計方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００３３】
【発明の効果】
以上詳細に説明した様に、本発明の半導体装置の設計方法は、回路の設計時に、信号測定用の端子となる最上層配線を含む機能ブロックを測定対象の内部ノードに接続し、レイアウトパターンの設計時に、機能ブロックを含む回路のネットリストを用いて自動配置配線を行い、測定対象の内部ノードを機能ブロックに含まれる信号測定用の端子となる最上層配線に自動接続するようにしたものである。
これにより、本発明の半導体装置の設計方法によれば、マニュアル操作でレイアウトパターンを修正することなく、また、自動配置配線の実行時に、配線禁止領域などの制約を設けることもなく、最上層配線に信号測定用の端子を形成することができる。従って、多層配線構造の半導体装置において、製造後に、下層配線で形成されている内部ノードの信号動作波形を簡単に測定することができ、半導体装置の評価や不良解析を容易化することができる。
【図面の簡単な説明】
【図１】図１は、本発明の半導体装置の設計方法の各工程を表す一実施形態のフローチャートである。
【図２】本発明を適用して設計された論理回路の一実施形態の概念図である。
【図３】本発明を適用して設計されたレイアウトパターンの一実施形態の概念図である。
【図４】本発明を適用する論理回路の一実施形態の概念図である。
【図５】本発明を適用するネットリストの一実施形態の概念図である。
【図６】本発明を適用する自動配置の一実施形態の概念図である。
【符号の説明】
１０，１２  論理回路
Ａ，Ｂ，Ｃ  機能ブロック
Ｉ０，Ｉ１  インバータ
Ｉ２  モニター
ａ０，ａ１，ｎｅｔ０  内部ノード
【図１】
2004303771.tif 000003
【図２】
2004303771.tif 000004
【図３】
2004303771.tif 000005
【図４】
2004303771.tif 000006
【図５】
2004303771.tif 000007
【図６】
2004303771.tif 000008