(57)【要約】【課題】簡単な工程により高信頼性、かつ低コストのはんだ付けを行う。【解決手段】回路基板１の上層には回路パターン２ａが形成されており、回路パターン２ａの上部には電極部２ｂが形成されている。さらに電極部２ｂの露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜３を形成する。さらに、再び回路基板１の上部には、ソルダーレジスト６，７を形成する。そして、はんだ拡散防止膜３の上層には、はんだバンプ４を形成する。なお、はんだバンプ４は、はんだ拡散防止膜３の上層ではなく、対向する電子部品（例えば、半導体素子）の電極部に形成してもよい。また、はんだと回路パターン２ａとの拡散・反応（化合物形成）を防止するために、はんだ拡散防止膜３の露出部全面を覆うように、さらにはんだ成分とのぬれ性が良い材料を形成してもよい。【選択図】　　　　図１
2004047510.tif 000002
【特許請求の範囲】
【請求項１】
回路基板の入出力端子に施す電極構造体において、
電極の露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜を形成したことを特徴とする電極構造体。
【請求項２】
前記はんだ拡散防止膜は、さらに前記電極とはんだとの密着を確保するために適した材料から成ることを特徴とする請求項１記載の電極構造体。
【請求項３】
前記はんだ拡散防止膜は、無電解めっき法を用いた無電解Ｎｉめっき膜であることを特徴とする請求項２記載の電極構造体。
【請求項４】
さらに、前記はんだ拡散防止膜の上に、必要に応じて、前記はんだ成分とのぬれ性が良い材料から成る膜をつみ重ねることを特徴とする請求項１記載の電極構造体。
【請求項５】
前記ぬれ性が良い材料から成る膜は、無電解めっき法を用いた無電解Ａｕめっき膜であることを特徴とする請求項４記載の電極構造体。
【請求項６】
半導体素子の入出力端子に施す電極構造体において、
電極の露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜を形成したことを特徴とする電極構造体。
【請求項７】
前記はんだ拡散防止膜は、さらに前記電極とはんだとの密着を確保するために適した材料から成ることを特徴とする請求項６記載の電極構造体。
【請求項８】
さらに、前記はんだ拡散防止膜の上に、必要に応じて、前記はんだ成分とのぬれ性が良い材料から成る膜をつみ重ねることを特徴とする請求項６記載の電極構造体。
【請求項９】
回路基板の入出力端子に施す電極形成方法において、
電極の露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜を形成することを特徴とする電極形成方法。
【請求項１０】
半導体素子の入出力端子に施す電極形成方法において、
電極の露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜を形成することを特徴とする電極形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は回路基板の入出力端子に施す電極構造体および形成方法に関し、特に半導体素子および回路基板の入出力端子に施す電極構造体およびその形成方法に関する。
【０００２】
【従来の技術】
近年、半導体素子の高集積化・高速化にともない、この半導体素子の性能を最大限に生かす高密度実装技術も進歩している。
【０００３】
このような状況の中で、これらの実装技術の１つとして、裸の半導体素子（ベアチップ）を回路基板に直接はんだ付けする方式がある。このとき、半導体素子や回路基板の電極表面は、はんだ付け可能な状態にしておくことが不可欠となる。
【０００４】
そこで、通常、たとえば半導体素子がアルミニウム（Ａｌ）配線のとき、Ａｌ膜の上に密着層としてチタン（Ｔｉ）膜を形成し、その上にニッケル（Ｎｉ）層を重ねる構成、あるいはＮｉ層の上にさらに金（Ａｕ）膜を重ねて形成する膜構成などが適用される。
【０００５】
また、最近、半導体素子のより一層の高速化・高性能化のために、配線材料としてＡｌに替え銅（Ｃｕ）を適用しようとする趨勢にある。この場合にも、入出力端子用電極の構造体は、前述のＡｌの場合と同様に、Ｃｕの表面にＮｉ層を重ねて形成するなどの構成が用いられる。
【０００６】
一方、回路基板にも、同様な目的で、半導体素子の電極に対応した配列・配置で電極が形成される。この回路基板の配線材料は通常Ｃｕであることから、電極の構造体はＣｕを配線材料とする半導体素子のときと同じである。
【０００７】
また、はんだ付けについても、一般的には、半導体素子上の電極にはんだバンプが形成されて回路基板とはんだ付けされるが、回路基板側のみ、あるいは半導体素子と回路基板の両方にはんだバンプを形成するなどの形態がある。
【０００８】
通常、これらの膜は、周囲が絶縁体（はんだ付けが生じない）で被覆されているが、位置合わせの不具合から、被覆されない場合がある。この場合には、側面がむき出しの状態で使用されることになる。その結果、はんだ付け時に溶融したはんだが側面を流れ、これらの膜材料とはんだとの間に拡散・反応が生じる（図４にて後述）。そして、最悪の場合には、本来はんだとは接触しないはずの膜成分（金属）がはんだ中に溶解してしまい、接合の信頼性を低下させるなど重大な影響を及ぼす。
【０００９】
図４は、従来の電極構造体を示す図であり、図４（ａ）ははんだ溶融前の電極構造体の断面図、図４（ｂ）ははんだ溶融後の電極構造体の断面図である。
図４（ａ）に示すように、電極構造体は、回路基板１１０の上層に回路パターン１１１を形成し、この回路パターン１１１の上部にＣｕ電極部１１２を形成する。また、このＣｕ電極部１１２の上層に、Ｎｉ膜１１３、Ａｕ層１１４を形成する。さらに、再び回路基板１１０上層には、ソルダーレジスト１１６，１１７を形成する。そして、Ａｕ層１１４の上層あるいは半導体素子上の電極部には、Ｓｎ−Ａｇ（錫‐銀）系のはんだ１１５を形成する。
【００１０】
このような電極の構造体にて、図４（ｂ）に示すように、はんだ溶融した場合は、溶融して流れ込んだはんだが、Ｃｕ電極部１１２に対して反応化合物Ｒ１１１，Ｒ１１２を生じる。なお、図４（ｂ）では、はんだ中に溶け込んでいるため、Ａｕ層１１４は図示していない。
【００１１】
さらに、最近適用が増加しているボール・グリッド・アレイ（ＢＧＡ）およびチップ・サイズ・パッケージ（ＣＳＰ）の実装においては、はんだ接合部の長期接合信頼性を向上させる目的で、回路基板上の電極部は、絶縁膜で被覆するのではなく、それらとは離れた形態（すき間がある形態）で形成されるようになってきている。すなわち、電極を構成する膜の側面は、むき出しの状態で使用される。その結果、はんだ付け時、前述と同様の現象が生じる恐れが高い。
【００１２】
図５は、ＣＳＰの実装において、はんだ接合の信頼性に及ぼす電極形状の影響を示す図である。なお、この図は、−４０〜８０℃の環境下で、各３０分、温度サイクル寿命試験を実施した結果である。図５に示すように、接合形態には２通りの形態があり、接合形態３００はすき間が無い形態を示し、接合形態４００はすき間がある形態を示す。すなわち、この接合形態３００は、ＣＳＰ３１０がプリント配線板３２０上の電極部３２２と、はんだバンプ３３０を介して接合されており、ソルダーレジスト３２１と電極部３２２との間ですき間が無い形態を示す。この接合形態４００は、ＣＳＰ４１０がプリント配線板４２０上の電極部４２２と、はんだバンプ４３０を介して接合されており、ソルダーレジスト４２１と電極部４２２との間ですき間がある形態を示す。また、記号Ａ，Ｂはランド露出部の大きさを示す。このような形態に対して、ＣＳＰの実装におけるはんだ接合の信頼性に及ぼす電極形状の影響を表しているのが、図５下の表（温度サイクル寿命（相対値））である。この表は、接合形態３００の場合に、例えば、比率Ｂ／Ａ＝１．０において温度サイクル寿命が１．０であるのに対して、接合形態４００の場合は温度サイクル寿命が８．６である。この表から、ランド露出部の大きさの比率Ｂ／Ａに対応した寿命は、接合形態４００の方が長いことが分かる。
【００１３】
このため、電極膜を形成し終わってから、フォトリソグラフィ技術を用いて電極膜の周囲を被覆する（パシベーション膜を形成する）方法において、従来技術では、上記の問題点を解決するために、パターンニングの際に極めて高い位置合わせ精度を有する装置を必要とする。
【００１４】
【発明が解決しようとする課題】
しかし、このような装置は高価であり、また精度維持のためのメンテナンス費用も要するので、高コスト化が避けられない。また、何段階もの工程（フォトリソグラフィ工程）を経ることから、製造コストが高くなるといった問題がある。
【００１５】
本発明はこのような点に鑑みてなされたものであり、簡単な工程により高信頼性、かつ低コストのはんだ付けができる電極構造体およびその形成方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明では上記課題を解決するために、回路基板の入出力端子に施す電極構造体において、電極の露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜を形成したことを特徴とする電極構造体が提供される。
【００１７】
このような回路基板側の電極構造体によれば、電極の露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜が形成される。
【００１８】
また、上記課題を解決するために、半導体素子の入出力端子に施す電極構造体において、電極の露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜を形成したことを特徴とする電極構造体が提供される。
【００１９】
このような半導体素子側の電極構造体によれば、電極の露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜が形成される。
【００２０】
【発明の実施の形態】
本発明では、パシベーション膜を形成する代わりに、フォトリソグラフィ技術の不要な無電解めっき法によって、はんだ成分の拡散を防ぐ能力を有する材料の膜を形成し、この膜で電極部全体を被覆する。この無電解めっきは、プロセス条件を制御することで、金属膜部のみに選択的に所望の金属膜を形成できる方法であり、高コストのフォトリソグラフィ・プロセスが不要であることから、低コスト化が期待できる。
【００２１】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の原理構成図であり、図１（ａ）は溶融前の電極構造体の断面図、図１（ｂ）は溶融後の電極構造体の断面図である。
【００２２】
図１（ａ）に示すように、回路基板１の上層には回路パターン２ａが形成されており、回路パターン２ａの上部には電極部２ｂが形成されている。さらに電極部２ｂの露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜３を形成する。このはんだ拡散防止膜３は、さらに電極とはんだとの密着を確保するために適した材料から成る。また、再び回路基板１の上部には、ソルダーレジスト６，７を形成する。そして、はんだ拡散防止膜３の上層には、はんだバンプ４を形成する。なお、はんだバンプ４は、はんだ拡散防止膜３の上層ではなく、対向する電子部品（例えば、半導体素子）の電極部に形成してもよい。また、はんだと回路パターン２ａとの拡散・反応（化合物形成）を防止するために、はんだ拡散防止膜３の露出部全面を覆うように、さらにはんだ成分とのぬれ性が良い材料を形成してもよい。
【００２３】
このような構成により、図１（ｂ）に示すようにはんだ溶融した場合であっても、溶融して流れ込んだはんだが回路パターン２ａ、電極部２ｂに対して、拡散・反応（化合物形成）を起こさない。この結果、何段階もの工程を経ずに簡単な工程で、高信頼性、かつ低コストのはんだ付けが可能となる。
【００２４】
なお、はんだ（成分）の拡散を防ぐ能力を有する材料としてＮｉを使用し、めっき法として無電解Ｎｉめっき法を使用する。しかし、この材料は一例であり、同等の拡散防止能や無電解めっき可能な材料であれば、他の材料でも良く、とくにＮｉに限定されることはない。また、ぬれ性が良い材料についても、はんだ成分とのぬれ性が良い材料がよく、例えばＡｕが使用でき、Ｎｉと同様に無電解Ａｕメッキ法を適用することができる。
【００２５】
以下、本発明の実施の形態について、具体的に説明する。
一般のＬＳＩ素子では、Ａｌ電極の周囲がパシベーション膜で被覆されている。さらに具体的には、内部配線のＡｌ膜の電極部にＴｉあるいは窒化チタン（ＴｉＮ）を形成し、その上にＡｌ膜を形成した構造になっている。そして、このＡｌ膜上に、蒸着法、スパッタ法、めっき法等の１種あるいは複数の手法を用いてニッケル（Ｎｉ）膜を形成している。さらに、必要に応じてＮｉの上に、はんだ付け性確保のためのＡｕの薄い膜が形成される。あるいは、はんだのバンプが形成されることもある。
【００２６】
一方、このＬＳＩ素子を実装する回路基板では、通常銅（Ｃｕ）配線が形成されており、電極もＣｕの上にＮｉ層、さらにその上にＡｕ層（薄）という構成となっている。そして、電極部の周辺および電極以外の部分にはソルダーレジストが塗布されている。このソルダーレジストによる被覆が位置ずれして、電極部の側壁が露出している場合がある。さらに、ＢＧＡおよびＣＳＰ実装用の基板では、電極部の周辺は、意識的に、絶縁膜による被覆を実施していない。ここでは、このような形態の基板を、以下の実施例における比較例とした。
【００２７】
まず、本実施例に適用するＬＳＩ素子（半導体素子）では、電極の周囲を確実にパシベーション膜で被覆する。この電極の膜構成は、上層からＡｕ／Ｎｉ／Ａｌ／ＴｉＮ／Ａｌ（配線）である。
【００２８】
図２は、本発明の実施例を示す電極の膜構成を示す図であり、図２（ａ）ははんだ溶融前の電極構造体の断面図、図２（ｂ）ははんだ溶融後の電極構造体の断面図である。
【００２９】
図２（ａ）に示すように、通常のアルミナ回路基板１０の上層に回路パターン１１を形成し、さらに回路パターン１１の上部にＣｕ電極部１２を形成する。また、無電解Ｎｉめっき液、プロセス条件を用いて、Ｃｕ電極部１２の上層および側壁を含む全体を覆うようにＮｉ膜１３を形成する。さらに、Ｎｉ膜１３の上に、Ａｕフラッシュめっき液を用いてＡｕ層１４を同様に積み重ねる。この結果、電極膜の側面を含めてすべての露出面がＡｕ／Ｎｉ膜で覆われた状態となる。なお、無電解ニッケルめっき液の標準成分は、例えば以下のものである。
【００３０】
・硫酸ニッケル
・次亜りん酸ナトリウム
・乳酸などの添加剤
これらを混合しためっき液中の重量は、単位当たり（例えば、１リットル）でほぼ同等である。また、回路パターン１１の上部かつＣｕ電極部１２を囲む（非接触）部位には、ソルダーレジスト１６，１７を形成する。
【００３１】
そして、Ａｕ層１４の上層、あるいは前述のＬＳＩ素子の電極部に、通常の手法によってＳｎ−Ａｇ系はんだによるはんだバンプ１５を形成する。
上記のような構成により、図２（ｂ）に示すようにはんだ溶融した場合であっても、溶融して流れ込んだはんだが回路パターン１１およびＣｕ電極部１２に対して、拡散・反応（化合物形成）を起こさない。なお、図２（ｂ）では、はんだ中に溶け込んでいるため、Ａｕ層１４は図示していない。
【００３２】
以下、本発明に係わる電極構造体およびその形成方法をもとに、実際にはんだバンプを形成し、その接合信頼性における評価結果を比較例と比較して説明する。なお、以下の実施例では、はんだバンプ１５をＡｕ層１４の上層ではなく、ＬＳＩ素子の電極部に形成した。
【００３３】
［第１の実施例］
第１の実施例では、まず、ＬＳＩ素子の電極部に形成したはんだバンプ１５を、アルミナ回路基板１０のＡｕ／Ｎｉ膜で被覆したＣｕ電極部１２に突き合わせて、はんだの融点よりも１００℃程度高い３３０℃の温度で３０分加熱して、ＬＳＩ素子を回路基板上に接合した試料を得る。なお、このＡｕ／Ｎｉ膜は、Ｎｉ膜を２μｍの厚さに形成し、このＮｉ膜の上層にＡｕ膜を０．１μｍ以下の厚さに形成したものである。この試料について、Ｃｕ電極部１２とはんだバンプ１５との界面を顕微鏡観察した結果、はんだが電極膜のＮｉ層１３を突き破って、Ｃｕ電極部１２と反応している様子は観察されなかった。
【００３４】
一方、比較例として、上述の実施形態と同じＡｕ／Ｎｉ／Ｃｕ構成による従来の回路基板を用意した（図４参照）。これは、ＣＳＰ実装用基板（回路基板１１０）で、電極の周囲にはんだレジスト層はなく、その側面にはＣｕ電極部１１２が露出しているものである。この基板を用いて、前述と同様に、３３０℃の温度で３０分加熱して、ＬＳＩ素子を回路基板１１０上に接合した試料を得る。この試料について、Ｃｕ電極部１１２とはんだバンプ１１５との界面を顕微鏡観察した結果、側壁からＣｕ電極部１１２中にはんだ成分であるＳｎが拡散して反応化合物Ｒ１１１，Ｒ１１２が形成されている様子が観察された。この化合物は、接合部に応力が加えられたときに破断し易く、接合信頼性を損なう。
【００３５】
また、第１の実施例において、温度サイクル試験を実施し、はんだ劣化の過程（信頼性データ）を図３のようにまとめた。
図３は、第１の実施例におけるはんだ劣化の過程（信頼性データ）を示す図である。
【００３６】
図３によると、従来法の例と第１の実施例とにおいて、温度サイクル試験の評価結果として、はんだ劣化の過程を示している。なお、縦軸に累積故障率（％）を示し、横軸に経過したサイクル数（サイクル）を示す。ここで、図３より明らかなように、温度サイクル試験では、従来法よりも第１の実施例の方が、経過サイクル数当たりの故障率が高いという結果となった。
【００３７】
これらの結果から、第１の実施例における効果が確認できた。
［第２の実施例］
次に、第２の実施例について説明する。
【００３８】
回路基板としてポリイミド樹脂基板（Ｃｕ配線）を用い、その他の条件はすべて第１の実施例と同じ条件とした。
その結果、Ｃｕ電極部１２とはんだとの反応は、いずれの場所にも認められず、第２の実施例における効果が確認できた。
【００３９】
［第３の実施例］
次に、第３の実施例について説明する。
回路基板としてエポキシ樹脂基板（Ｃｕ配線）を用い、はんだ接合条件を２６０℃、３分（はんだ耐熱試験規格に準拠）とした以外、その他の条件はすべて第１の実施例と同じ条件とした。
【００４０】
その結果、Ｃｕ電極部１２とはんだとの反応は、いずれの場所にも認められず、第３の実施例における効果が確認できた。
さらに、この試料を１５０℃で１００時間放置した後にも、Ｃｕ電極部１２とはんだとの反応はいずれの場所にも認められず、第３の実施例における効果が確認できた。
【００４１】
なお、上記の説明では、電極部を銅として説明したが、銀を適用することもできる。しかし、これらの材料は一例であり、電気伝導性が良ければどのような導体材料でもよく、特に銅や銀に限定されることはない。
【００４２】
また、上記の説明では、回路基板側の電極構造体として説明したが、半導体素子側の電極構造体として適用することもできる。
（付記１）　回路基板の入出力端子に施す電極構造体において、
電極の露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜を形成したことを特徴とする電極構造体。
【００４３】
（付記２）　前記はんだ拡散防止膜は、さらに前記電極とはんだとの密着を確保するために適した材料から成ることを特徴とする付記１記載の電極構造体。
（付記３）　前記はんだ拡散防止膜は、無電解めっき法を用いた無電解Ｎｉめっき膜であることを特徴とする付記２記載の電極構造体。
【００４４】
（付記４）　さらに、前記はんだ拡散防止膜の上に、必要に応じて、前記はんだ成分とのぬれ性が良い材料から成る膜をつみ重ねることを特徴とする付記１記載の電極構造体。
【００４５】
（付記５）　前記ぬれ性が良い材料から成る膜は、無電解めっき法を用いた無電解Ａｕめっき膜であることを特徴とする付記４記載の電極構造体。
（付記６）　前記回路基板は、アルミナ回路基板であることを特徴とする付記１記載の電極構造体。
【００４６】
（付記７）　前記回路基板は、ポリイミド樹脂基板であることを特徴とする付記１記載の電極構造体。
（付記８）　前記回路基板は、エポキシ樹脂基板であることを特徴とする付記１記載の電極構造体。
【００４７】
（付記９）　半導体素子の入出力端子に施す電極構造体において、
電極の露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜を形成したことを特徴とする電極構造体。
【００４８】
（付記１０）　前記はんだ拡散防止膜は、さらに前記電極とはんだとの密着を確保するために適した材料から成ることを特徴とする付記９記載の電極構造体。
（付記１１）　前記はんだ拡散防止膜は、無電解めっき法を用いた無電解Ｎｉめっき膜であることを特徴とする付記１０記載の電極構造体。
【００４９】
（付記１２）　さらに、前記はんだ拡散防止膜の上に、必要に応じて、前記はんだ成分とのぬれ性が良い材料から成る膜をつみ重ねることを特徴とする付記９記載の電極構造体。
【００５０】
（付記１３）　前記ぬれ性が良い材料から成る膜は、無電解めっき法を用いた無電解Ａｕめっき膜であることを特徴とする付記１２記載の電極構造体。
（付記１４）　回路基板の入出力端子に施す電極形成方法において、
電極の露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜を形成することを特徴とする電極形成方法。
【００５１】
（付記１５）　前記はんだ拡散防止膜は、さらに前記電極とはんだとの密着を確保するために適した材料から成ることを特徴とする付記１４記載の電極形成方法。
【００５２】
（付記１６）　前記はんだ拡散防止膜は、無電解めっき法を用いた無電解Ｎｉめっき膜であることを特徴とする付記１５記載の電極形成方法。
（付記１７）　さらに、前記はんだ拡散防止膜の上に、必要に応じて、前記はんだ成分とのぬれ性が良い材料から成る膜をつみ重ねることを特徴とする付記１４記載の電極形成方法。
【００５３】
（付記１８）　前記ぬれ性が良い材料から成る膜は、無電解めっき法を用いた無電解Ａｕめっき膜であることを特徴とする付記１７記載の電極形成方法。
（付記１９）　半導体素子の入出力端子に施す電極形成方法において、
電極の露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜を形成することを特徴とする電極形成方法。
【００５４】
（付記２０）　前記はんだ拡散防止膜は、さらに前記電極とはんだとの密着を確保するために適した材料から成ることを特徴とする付記１９記載の電極形成方法。
【００５５】
（付記２１）　前記はんだ拡散防止膜は、無電解めっき法を用いた無電解Ｎｉめっき膜であることを特徴とする付記２０記載の電極形成方法。
（付記２２）　さらに、前記はんだ拡散防止膜の上に、必要に応じて、前記はんだ成分とのぬれ性が良い材料から成る膜をつみ重ねることを特徴とする付記１９記載の電極形成方法。
【００５６】
（付記２３）　前記ぬれ性が良い材料から成る膜は、無電解めっき法を用いた無電解Ａｕめっき膜であることを特徴とする付記２２記載の電極形成方法。
【００５７】
【発明の効果】
以上説明したように本発明では、電極の露出部全面を覆うように、はんだ成分の拡散を防ぐ能力を有する材料から成るはんだ拡散防止膜を形成するようにしたので、はんだ成分の電極への拡散・反応を防止することができる。その結果、簡単な工程により高信頼性、かつ低コストのはんだ付けが可能となる。
【図面の簡単な説明】
【図１】本発明の原理構成図であり、図１（ａ）は溶融前の電極構造体の断面図、図１（ｂ）は溶融後の電極構造体の断面図である。
【図２】本発明の実施例を示す電極の膜構成を示す図であり、図２（ａ）ははんだ溶融前の電極構造体の断面図、図２（ｂ）ははんだ溶融後の電極構造体の断面図である。
【図３】第１の実施例におけるはんだ劣化の過程（信頼性データ）を示す図である。
【図４】従来の電極構造体を示す図であり、図４（ａ）ははんだ溶融前の電極構造体の断面図、図４（ｂ）ははんだ溶融後の電極構造体の断面図である。
【図５】ＣＳＰの実装において、はんだ接合の信頼性に及ぼす電極形状の影響を示す図である。
【符号の説明】
１　回路基板
２ａ　回路パターン
２ｂ　電極部
３　はんだ拡散防止膜
４　はんだバンプ
６，７　ソルダーレジスト
【図１】
2004047510.tif 000003
【図２】
2004047510.tif 000004
【図３】
2004047510.tif 000005
【図４】
2004047510.tif 000006
【図５】
2004047510.tif 000007