(57)【要約】【課題】スイッチング式ＤＣ−ＤＣ変換器を電流容量が小さい安価な素子で構成できるようにする。【解決手段】３相の各相間電圧ＶＵ＝Ｖｓｉｎ（θ）、ＶＶ＝Ｖｓｉｎ（θ―２π／３）、ＶＷ＝Ｖｓｉｎ（θ＋２π／３）のクロックごとの瞬時値の最大値の逆数を定数倍した値α／最大値｛｜ＶＵ｜，｜ＶＶ｜，｜ＶＷ｜｝を、パルス幅変調信号（ＰＷＭパルス）として、ＰＷＭ生成部２６において生成し、このＰＭＷパルスにより、３相全波整流出力をＤＣ−ＤＣ変換器でスイッチングして充電電流を得る。【選択図】　　　　図５
2004147484.tif 000002
【特許請求の範囲】
【請求項１】
入力交流電力を全波整流回路で全波整流し、スイッチング式直流−直流変換器を介し蓄電池へ供給して充電を行い、その充電電流を検出部により検出し、その検出充電電流が所定値になるように制御部により、上記直流−直流変換器のスイッチング素子をオンオフ制御するパルス幅変調信号のパルス幅を制御する充電装置において、
上記全波整流出力の逆相と対応した逆相対応値を生成する逆相生成部と、
上記逆相対応値に対し、目的とする充電電流を得るための補正を行って制御値を生成する補正部と、
上記制御値を、上記パルス幅変調信号に変換するパルス幅変調生成部と、
を具備する充電装置。
【請求項２】
上記逆相生成部は、上記入力交流電力における電圧のゼロクロス点を検出するゼロクロス検出部と、
上記検出されたゼロクロス点ごとにリセットされ、クロックを計数するカウンタと、
上記入力交流電力の全波整流波形の逆位相波形が記憶され、上記カウンタの計数値で読み出され、上記逆相対応値として出力する波形メモリとを備えることを特徴とする請求項１記載の充電装置。
【請求項３】
上記逆相生成部は、上記全波整流出力の電圧を検出する電圧検出部と、
上記検出電圧を周期的にデジタル値に変換するＡ／Ｄ変換部と、
上記デジタル値の逆数を計算して上記逆相対応値として出力する逆数計算部とを備えることを特徴とする請求項１記載の充電装置。
【請求項４】
上記入力交流電力は、３相交流電力であって、
上記逆相生成部は、上記入力３相交流電力の各相間電圧を周期的に検出する相間電圧検出部と、
これら検出された３つの相間電圧中の絶対値が最大の値を選出する最大値選出部と、
上記選出された絶対値最大の値の逆数を計算して上記逆相対応値として出力する逆数計算部とを備えることを特徴とする請求項１記載の充電装置。
【請求項５】
上記パルス幅変調信号の実効値又は平均値を計算する出力値計算部と、
上記計算した実効値又は平均値と設定値との差を求める誤差演算部とを備え、上記補正部は上記誤差演算部よりの差出力が入力され、その差が小さくなるように上記補正を行うものであることを特徴とする請求項１〜４の何れかに記載の充電装置。
【請求項６】
上記直流−直流変換器は、
直流を交流に変換するスイッチング式のインバータと、
上記インバータの出力電圧を変化させるトランスと、
上記トランスの出力を直流出力に変換する整流回路と、
を備えることを特徴とする請求項１〜５の何れかに記載の充電装置。
【請求項７】
上記直流−直流変換器は、
チョッパ回路で構成されていることを特徴とする請求項１〜６の何れかに記載の充電装置。
【請求項８】
請求項１〜７の何れかに記載した充電装置としてコンピュータを機能させるための充電プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は入力交流電力を全波整流し、その全波整流出力をスイッチング式ＤＣ−ＤＣ変換器（コンバータ）を介して蓄電池に供給充電し、ＤＣ−ＤＣ変換器のスイッチング素子に対するオンオフ制御パルスをパルス幅変調して、上記充電電流を制御する充電装置に関する。
【０００２】
【従来の技術】
従来より、入力３相電力を全波整流し、その全波整流出力をスイッチング式ＤＣ−ＤＣ変換器を介して蓄電池に供給充電し、ＤＣ−ＤＣ変換器のスイッチング素子に対するオンオフ制御パルスをパルス幅変調して、上記充電電流を制御する充電装置が提唱されている（例えば、特許文献１参照。）。
図１２に従来のこの種の充電装置を示す。３相交流電源１１からの３相交流電力は充電装置１２内の全波整流回路１３により全波整流され、その全波整流出力はスイッチング式のＤＣ−ＤＣ変換器１４を介して蓄電池１５へ供給充電される。ＤＣ−ＤＣ変換器１４においては例えば、ＩＧＢＴなどの高耐圧半導体スイッチング素子により構成されたインバータ１６により全波整流電力が、例えば２０ｋＨｚなどの高周波の交流電力に変換され、この交流電力は必要に応じて、絶縁用トランス１７により昇圧され、そのトランス１７の出力は整流回路１８により整流平滑化されて、直流電力とされ、この直流電力が蓄電池１５へ供給される。
【０００３】
蓄電池１５へ供給される充電電流は電流検出部１９により検出され、その検出電流値は制御部２１内で設定部２２よりの設定値との差が誤差演算部２３でとられ、この差出力に応じて補正部２４において、レジスタ２５よりの基準値に対する補正が行われ、その補正された基準値がＰＷＭ生成部２６へ供給され、ＰＷＭ生成部２６は入力された変調信号（補正された基準値）に応じたパルス幅のパルス信号（パルス幅変調信号）を出力し、このパルス幅変調信号によりインバータ１６のスイッチング素子をオンオフ制御する。この充電電流検出による帰還制御により充電電流が設定値に保持されるようにされている。
【０００４】
【特許文献１】
実開平６−２１３４３号公報
【０００５】
【発明が解決しようとする課題】
入力３相交流電力のＵ相、Ｖ相、Ｗ相はそれぞれ図２の曲線２７Ｕ，２７Ｖ，２７Ｗとして示すように、位相が１２０度づつ順次ずれており、全波整流回路１３の出力波形は曲線２８に示すようになる。このように全波整流出力２８は比較的大きなリップルが含まれている。またパルス幅変調信号のパルス幅Ｗは補正部で差出力により変化されるが、図３Ｂに示すように各点で同一幅Ｗであった。このため、スイッチング素子がリップルの最大ピーク時にオンになった時と、最小ピーク時にオンになった時によりオン電流の値がかなり異なる。例えば目標とする平均電流を８０Ａとしたい場合は最大値２００Ａ、最小値５０Ａの電流がインバータ１６に流れ、インバータ１６のスイッチング素子として瞬時耐電流容量が２００Ａ以上のものが必要であった。
【０００６】
スイッチング素子のみならず、インバータ１６を構成する他の素子も電流容量の大きいものを使用する必要があり、全体として高価なものとなった。
なお整流回路１８の出力にも大きなリップルが含まれるため、このリップル電流を吸収するためにコンデンサにより平滑する場合は、コンデンサとして大きな静電容量をもち、かつ耐電流、耐電圧の大きいものを用いることになり、大形で高価なものになるため、省略しているのが普通であり、このため不要雑音を外部へ放出する問題があった。なお電流検出部１９による瞬時検出電流を用いて、リップルを小さくする制御は、この瞬時検出電流に遅れを伴うため困難である。
【０００７】
【課題を解決するための手段】
この発明によれば交流電力の全波整流出力の逆相と対応した逆相対応値が逆相生成部で生成され、その逆相対応値に対し、目的とする充電電流を得るための補正が補正部で行われて制御値（変調信号）が生成され、その制御値がパルス幅変調生成部でパルス幅変調信号に変換される。
【０００８】
【発明の実施の形態】
図１にこの発明の実施形態を図７と対応する部分に同一参照番号を付けて示す。この実施形態では制御部２１に逆相生成部３１が設けられる。逆相生成部３１は全波整流回路１３の全波整流出力波形の逆相と対応した逆相対応値を生成する。つまり、例えば図２に示すように全波整流出力波形２８のリップル成分を逆位相とした（反転した）曲線３２と対応したものが求められる。曲線３２は連続したものとして示しているが、実際にはインバータ１６のスイッチング素子に対するスイッチング周期の間隔でサンプリングしたデジタル値として求められる。
【０００９】
曲線３２の周期ＴＶ　は入力３相交流電力の１相の周期の１／６である。この周期ＴＶ　内における各逆相対応値、つまりサンプル値を変調信号としてパルス幅変調部（ＰＷＭ生成部）２６でパルス幅変調信号を生成した時の、平均電流（実効値）が、従来の充電装置において、基準値をパルス幅変調信号とした場合の同一区間（ＴＶ　）の平均電流（実効値）と等しくなるように、周期ＴＶ　内の各逆相対応値（サンプル値）を予め決めておく。
逆相生成部３１よりの逆相対応値に対し、補正部３３において、インバータ１６の出力電流の実効値が目標値（設定値）になるように補正部３３で補正し、その補正された逆相対応値が制御値（変調信号）としてＰＷＭ生成部（パルス幅変調部）２６へ供給され、パルス幅変調信号が生成され、このパルス幅変調信号により、インバータ１６のスイッチング素子がオンオフ制御される。
【００１０】
この構成においては逆相対応値は例えば図３Ａに示すよう曲線３２のサンプル値と対応し、この値は３相全波整流出力２８のリップルのピーク値部分で最小値となり、この時のパルス幅変調信号のパルス幅はＷｍｉｎ　と最小幅となり、リップルの極小値部分でサンプル値は最大となり、パルス幅変調信号のパルス幅も最大値Ｗｍａｘ　となる。この各パルス幅変調信号の面積はほぼ同一になるようにされ、つまり前述したように、リップルの各部に応じてパルス幅変調信号のパルス幅Ｗを同一とさせる従来のもの（図３Ｂ）と異なる。同一補正値の場合は、同一期間（周期）内におけるパルス幅変調値は、従来のものと同一実効値になるようにされている。補正なしの場合における１周期ＴＶ　内における各パルス幅変調信号の各パルス幅を前述のように予め求めておけば、充電電流制御のための補正値は同一値を用いることができ、各逆相対応値をその相対的比率を保持した状態で補正値に応じて変更すればよい。なおインバータ１６でのスイッチングが整流波形２８のリップルの極大値でパルス幅変調信号のパルス幅が最小値Ｗｍｉｎ　となり、リップルの極小値でパルス幅が最大値Ｗｍａｘ　となるように、例えばカウンタ３７の計数クロックをＰＷＭパルスより進めておく。
【００１１】
このようにこの実施形態では、各パルス幅変調信号の面積は同一となり、３相全波整流出力２８のピーク部分で特にパワーが大きくなることなく、電流容量の小さい素子でＤＣ−ＤＣ変換器１４を構成することができ、安価な充電装置とすることができる。またＰＷＭ生成部２６の出力の実効値（平均値）が設定値になるように制御しているため、従来の電流検出部１９の検出による制御のような遅れを伴うことなく充電電流を制御することができる。
図４に制御部２１中の、主に逆相生成部３１の具体例を、図１と対応する部分に同一参照番号を付けて示す。この実施例では図２中に示した逆相波形３２の１周期ＴＶ　分の波形が波形メモリ３５に格納されている。理想的な３相交流電力に対する３相全波整流出力波形２８において、３相交流電力の振幅が決まり、かつスイッチング式ＤＣ−ＤＣ変換器１４のスイッチング周期が決まれば、そのリップルの１周期ＴＶ　における各サンプル値を計算することができ、その各サンプル値の逆数を計算することができる。この逆数の各値、つまり１周期ＴＶ　分が波形メモリ３５に格納される。
【００１２】
一方、充電装置１２に入力される交流電力（３相交流電力入力の場合、３相交流電力の１つの相間電圧）がゼロクロス検出部３６へ入力され、その入力交流電力における電圧のゼロクロス点が検出される。ゼロクロス点が検出されるごとにｎ進カウンタ３７がリセットされる。ｎ進カウンタ３７は、ＰＷＭ生成部２６よりのパルス幅変調信号と同期したクロック、つまりインバータ１６のスイッチング素子に対するスイッチングと同期したクロックを計数し、このクロックの周期をＴＣ　とすると、ｎ＝ＴＶ　／ＴＣ　個クロックを計数すると、リセットされるものである。
【００１３】
ｎ進カウンタ３７の計数値により波形メモリ３５の記憶波形が順次読み出され、つまり逆相対応値が順次得られ、これが、補正部３３を通じてＰＷＭ生成部２６へ供給され、パルス幅変調信号が生成される。
このパルス幅変調信号は出力値計算部４１へも分岐供給され、１周期ＴＶ　におけるパルス幅変調信号の実効値又は平均値が計算され、この実効値又は平均値と、設定部４２からの設定された目標値との差が誤差演算部４３で求められ、その差出力が補正部３３へ供給され、補正部３３において、誤差演算部４３の出力がゼロになるように、つまり計算した実効値又は平均値が設定された目標値に近づくように、波形メモリ３５より出力された逆相対応値に対する補正が行われる。ゼロクロス検出部３６としては降圧トランスなどを介して、その入力側と出力側とを絶縁することが好ましい。
【００１４】
逆相生成部３１の他の実施例を図５に示す。この例では充電装置１２に入力される３相交流電力は相間電圧検出部４５にも供給され、３つの相間電圧、つまりＵ相、Ｖ相、Ｗ相の各電圧ＶＵ　＝Ｖｓｉｎ（θ）、ＶＶ　＝Ｖｓｉｎ（θ−２π／３）、ＶＷ　＝Ｖｓｉｎ（θ＋２π／３）が検出される。ここでθは０からインバータ１６のスイッチング周期ＴＣ　が３相交流電力の１周期（１／５０Ｈｚ又は１／６０Ｈｚ）で刻んだ各点をラジアンで表した各値を順次とるものとする。
これら、クロック周期ＴＣ　ごとに検出された相間電圧ＶＵ　，ＶＶ　，ＶＷ　の各絶対値中の最大値が最大値選出部４６で選出され、その選出された最大値の逆数が逆数計算部５３で計算される。つまり１／（最大値｛｜ＶＵ　｜，｜ＶＶ　｜，｜ＶＷ　｜｝）が、各クロックごとに計算され、この逆数値は補正部３３を通してＰＷＭ生成部２６へ供給される。ただし補正部３３においては、誤差演算部４３よりの差出力がゼロであっても、１周期における充電電流の実効値又は平均値が、従来の充電装置のそれと一致するように、定数αが乗算される。
【００１５】
図２に示すように３相交流電力が理想的な場合はゼロクロス検出部３６で検出した隣接ゼロクロス点間におけるＰＷＭパルスの実効値または平均値を出力値計算部４１で計算すれば十分である。しかし、各相間電圧ＶＵ　，ＶＶ　，ＶＷ　は必ずしも波形が同一でないことがあり、場合によっては１つの相間電圧の正側と負側とでその絶対値の波形が互いに異なる場合がある。
このような場合に特に好ましい逆相生成部３１の更に他の実施例を図６に示す。この例では３相全波整流回路１３よりの全波整流出力は電圧検出部５１で全波整流出力電圧波形が検出される。この場合、アイソレーション増幅器などを用いて電圧検出部５１の入力側と出力側とを絶縁することが好ましい。電圧検出部５１で検出された電圧波形は、ＰＷＭ生成部２６からのクロックによりＡ／Ｄ変換部５２でサンプリングされてデジタル値に変換され、その各デジタル値の逆数が逆数計算部５３で検出され、この計算された逆数が逆相対応値として補正部３３を通じてＰＷＭ生成部２６へ供給される。
【００１６】
ＰＷＭ生成部２６よりのパルス幅変調信号は、ＤＣ−ＤＣ変換器１４へ供給されると共に、出力値計算部４１へも供給される。出力値計算部４１ではゼロクロス検出部３６よりの検出ゼロクロス点間の実効値又は平均値を求めるのではなく、予め知られている３相交流電力の１周期ＴＳ　（通常１／５０Ｈｚ又は１／６０Ｈｚ）と検出ゼロクロス点より、その検出ゼロクロス点を基準として期間ＴＳ　／６ごとの実効値又は出力値を計算し、これと、設定値との差を求め、各ＴＳ　／６ごとに充電電流の補正を行う。
【００１７】
入力３相交流電力はＵ相、Ｖ相、Ｗ相ごとにその波形の乱れが異なっていても、各相については同様な乱れを繰り返すことが多いため、各相ごとに充電電流を設定に補正制御することができる。この各ＴＳ　／６ごとの補正制御は、図４及び図５に示した実施例においても行ってもよい。図５、図６に示した実施例において、各検出した相間電圧又は全波整流出力の各相ごとの同一サンプル値を、記憶・平均部５５，５６で平均し、その平均値を利用することにより、瞬時的な乱れによる影響を受けないようにしてもよい。図４、図５、図６に示した各実施例においても、図１中に示しているように、図７に示した電流検出部１９による充電電流の補正も併用してもよい。
【００１８】
また、図７に例示する充電装置６０のように、降圧チョッパ回路６１を用い、降圧チョッパ式のＤＣ−ＤＣ変換器６２を構成し、本発明の充電装置６０を構成することとしてもよい。
この場合、３相交流電源１１は、３相トランス６３と、３相トランス６３は、全波整流回路１３と、それぞれ電気的に接続される。そして、全波整流回路１３は、ＤＣ−ＤＣ変換器６２を構成する降圧チョッパ回路６１と電気的に接続され、降圧チョッパ回路６１は、制御部２１及び電流検出部１９と、電流検出部１９は、制御部２１及び畜電池１５と、それぞれ電気的に接続される。なお、制御部２１の構成は、図１に示した構成と同様であり、その具体例については、図４から図６に例示したものと同様である。
【００１９】
図８は、図７の降圧チョッパ回路６１の回路図の例示である。
図８に例示するように、この降圧チョッパ回路６１は、ＩＧＢＴなどの高耐圧半導体であるスイッチング素子７１、チョークコイル７２、ダイオード７３、及びコンデンサ７４によって構成されている。スイッチング素子７１のコレクタは、全波整流回路１３と電気的に接続された入力端子７６と、エミッタは、チョークコイル７２の一端及びダイオード７３の順方向出力端と、制御端子７９であるベースは制御部２１と、それぞれ電気的に接続される。また、チョークコイル７２の他端は、コンデンサ７４の一端、及び電源検出部１９と電気的に接続された出力端子７７と電気的接続され、コンデンサ７４の他端は、電源検出部１９と電気的に接続された出力端子７８、ダイオード７３の順方向入力端、及び全波整流回路１３と電気的に接続された入力端子７５と、それぞれ電気的に接続される。さらに、図７の構成において、降圧チョッパ回路６１の替わりに、昇圧チョッパ回路を用い、昇圧チョッパ式のＤＣ−ＤＣ変換器６２を構成し、本発明の充電装置６０を構成することとしてもよい。
【００２０】
図９は、この昇圧チョッパ回路８０の回路図の例示である。
図９に例示するように、この昇圧チョッパ回路８０は、ＩＧＢＴなどの高耐圧半導体であるスイッチング素子８１、チョークコイル８２、ダイオード８３、及びコンデンサ８４によって構成されている。スイッチング素子８１のエミッタは、コンデンサ８４の一端、全波整流回路１３と電気的に接続された入力端子８５、及び電源検出部１９と電気的に接続された出力端子８８と、電気的に接続され、コレクタは、チョークコイル８２の一端及びダイオード８３の順方向入力端と、制御端子８９であるベースは制御部２１と、それぞれ電気的に接続される。また、コンデンサ８４の他端は、電源検出部１９と電気的に接続された出力端子８７、及びダイオード８３の順方向出力端と電気的に接続され、チョークコイル８２の他端は、全波整流回路１３と電気的に接続された入力端子８６と電気的に接続される。
これらの降圧チョッパ回路６１又は昇圧チョッパ回路８０を用いた充電装置６０の場合、３相交流電源１１から供給された３相供給電流は、３相トランス６３で昇圧され、全波整流回路１３で全波整流された後、降圧チョッパ式又は昇圧チョッパ式のＤＣ−ＤＣ変換器６２に供給される。この全波整流電流が供給されたＤＣ−ＤＣ変換器６２は、制御部２１のＰＷＭ生成部２６から供給されたパルス幅変調信号に伴い、スイッチング素子７１、８１をオンオフさせ、これにより、蓄電池１５に供給する出力電流値を調整する。
【００２１】
なお、このように供給された充電電流の電流値は、電流検出部１９において検出され、制御部２１にフィードバックされ、その検出値を用いて、パルス幅変調信号の生成が行われることになるが、これらの処理は、上述の図１、図４から図６に示した充電装置１２による処理と同様である。
また、上述の実施の形態では、３相交流電力入力の場合を例にとって説明を行ったが、単相交流電力入力に場合に、この発明を適用することとしてもよい。ただし、図５に例示した実施例、Ｕ相、Ｖ相、Ｗ相の各相ごとに充電電流を補正制御すること、及び各検出した相間電圧又は全波整流出力の各相ごと同一サンプル値を、記憶平均部５５、５６で平均し、その平均値を利用して補正制御することについては、３相交流電力入力を前提とするため、この限りではない。
【００２２】
図１０は、入力に単相交流電源１００を用いた場合の全波整流回路９０の回路図であり、図１１は、その全波整流回路９０から出力される全波整流波形を例示した図である。
図１０に例示するように、この全波整流回路９０は、ダイオード９１〜９４、サイリスタ９５ｂ、抵抗９５ａ及び電解コンデンサ９６を有しており、出力端子９７、９８を介しＤＣ−ＤＣ変換器１４或いは６２に電気的に接続される。そして、抵抗９５ａ及びサイリスタ９５ｂは、突入電流防止用回路９５を構成している。
単相交流電源１００の一端はダイオード９１の入力端子及びダイオード９２の出力端子と、他端はダイオード９４の入力端子及びダイオード９３の出力端子と、それぞれ電気的に接続されている。また、ダイオード９１、９４の出力端子は、サイリスタ９５ｂの入力端子及び抵抗９５ａの一端と、抵抗９５ａの他端は、サイリスタ９５ｂの出力端子、電解コンデンサ９６の一端及び出力端子９７と、電解コンデンサ９６の他端は、出力端子９８及びダイオード９２、９３の入力端子と、それぞれ電気的に接続されている。
【００２３】
なお、単相交流電力の全波整流波形１１０の場合（図１１）、ゼロクロス点１１１〜１１３付近での波形の落ち込みが大きく、そのリップルも図２に例示した３相交流電力の全波整流波形と比べて大きくなる。そこで、この全波整流回路９０では、その出力波形（出力全波整流波形１２０）を鈍らせ、リップルを小さくするため、容量が大きい電解コンデンサ９６が用いられている。そして、このような容量の大きな電解コンデンサ９６を用いる関係上、その突入電流も大きくなり、整流用のダイオード９１〜９４に過度の電流が流れる危険性があるため、図１０のような突入電流防止用回路９５が設けられている。なお、突入電流防止用回路９５のサイリスタ９５ｂは、この充電装置に単相交流電源１００の交流電力を加える初期段階ではオフとなっているが、電解コンデンサ９６に電荷がある程度蓄積された以降はオンにされる。
【００２４】
また、上述したこの発明の充電装置はコンピュータによって実現することができる。この場合、この発明の充電装置が有すべき機能の処理内容はプログラムによって記述され、このプログラムをコンピュータで実行することにより、上記処理機能をコンピュータ上で実現することができる。
また、この処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、例えば、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリ等どのようなものでもよいが、具体的には、例えば、磁気記録装置として、ハードディスク装置、フレキシブルディスク、磁気テープ等を、光ディスクとして、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）、ＤＶＤ−ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＣＤ−Ｒ（Ｒｅｃｏｒｄａｂｌｅ）／ＲＷ（ＲｅＷｒｉｔａｂｌｅ）等を、光磁気記録媒体として、ＭＯ（Ｍａｇｎｅｔｏ−Ｏｐｔｉｃａｌ　ｄｉｓｃ）等を、半導体メモリとしてＥＥＰ−ＲＯＭ（Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ　Ｅｒａｓａｂｌｅ　ａｎｄ　Ｐｒｏｇｒａｍｍａｂｌｅ−Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）等を用いることができる。
【００２５】
また、このプログラムの流通は、例えば、そのプログラムを記録したＤＶＤ、ＣＤ−ＲＯＭ等の可搬型記録媒体を販売、譲渡、貸与等することによって行う。さらに、このプログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することにより、このプログラムを流通させる構成としてもよい。
このようなプログラムを実行するコンピュータは、例えば、まず、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、一旦、自己の記憶装置に格納する。そして、処理の実行時、このコンピュータは、自己の記録媒体に格納されたプログラムを読み取り、読み取ったプログラムに従った処理を実行する。また、このプログラムの別の実行形態として、コンピュータが可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することしてもよく、さらに、このコンピュータにサーバコンピュータからプログラムが転送されるたびに、逐次、受け取ったプログラムに従った処理を実行することとしてもよい。また、サーバコンピュータから、このコンピュータへのプログラムの転送は行わず、その実行指示と結果取得のみによって処理機能を実現する、いわゆるＡＳＰ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｅｒｖｉｃｅ　Ｐｒｏｖｉｄｅｒ）型のサービスによって、上述の処理を実行する構成としてもよい。
なお、上記におけるプログラムとは、電子計算機に対する指令であって、一の結果を得ることができるように組合されたものをいい、その他電子計算機による処理の用に供する情報であってプログラムに準ずるものをも含むものとする。
なお、本発明は上述の実施の形態に限定されるものではない。
【００２６】
【発明の効果】
以上述べたように、この発明によればＰＷＭパルスの幅は全波整流出力のリップルの極大点でほぼ最小となり、リップルの極小点でほぼ最大となり、ＤＣ−ＤＣ変換器を電流容量の小さい、安価な素子で構成することができる。またＤＣ−ＤＣ変換器の出力のリップルが小となり、小さい容量のコンデンサを用いて平滑することができ、雑音の放出を防止することができる。
【図面の簡単な説明】
【図１】この発明の実施形態を示す機能構成図。
【図２】３相全波整流波形とそのリップルの逆相波形を示す図。
【図３】パルス幅変調信号の例を示す図。
【図４】この発明の実施例の一部を示す機能構成図。
【図５】この発明の他の実施例の一部を示す機能構成図。
【図６】この発明の更に他の実施例の一部を示す機能構成図。
【図７】この発明の実施形態を示す機能構成図。
【図８】この発明の実施形態における降圧チョッパ回路の回路図。
【図９】この発明の実施形態における降圧チョッパ回路の回路図。
【図１０】単相交流電源を用いた場合の全波整流回路の回路図。
【図１１】図１０の全波整流回路からの出力された全波整流波形図。
【図１２】従来の３相入力充電装置の機能構成を示す図。
【図１】
2004147484.tif 000003
【図２】
2004147484.tif 000004
【図３】
2004147484.tif 000005
【図４】
2004147484.tif 000006
【図５】
2004147484.tif 000007
【図６】
2004147484.tif 000008
【図７】
2004147484.tif 000009
【図８】
2004147484.tif 000010
【図９】
2004147484.tif 000011
【図１０】
2004147484.tif 000012
【図１１】
2004147484.tif 000013
【図１２】
2004147484.tif 000014