(57)【要約】【課題】専用回路や部品を追加する事のない小型化され低コスト化が図られ、簡易にジッタを低減でき高安定化された発振回路を得ることにある。【解決手段】ＳＡＷ共振子を発振させる発振回路において、トランジスタのコレクタ−ベース間にＳＡＷ共振子と第１の抵抗とが並列に接続され、前記トランジスタのベース−エミッタ間に第１のコンデンサが接続され、さらに、前記トランジスタのコレクタ−エミッタ間に第２のコンデンサが接続され、電源から電流制限用の第２の抵抗を介して前記トランジスタのコレクタ側に接続され、前記エミッタ側がグランドに接続した構成を採る。【選択図】　　図１
2004040510.tif 000002
【特許請求の範囲】
【請求項１】
ＳＡＷ共振子を発振させる発振回路において、
トランジスタのコレクタ−ベース間に前記ＳＡＷ共振子と第１の抵抗とが並列に接続され、前記トランジスタのベース−エミッタ間に第１のコンデンサが接続され、さらに、
前記トランジスタのコレクタ−エミッタ間に第２のコンデンサが接続され、
電源から電流制限用の第２の抵抗を介して前記トランジスタのコレクタ側に接続され、
前記エミッタ側がグランドに接続されたことを特徴とする発振回路。
【請求項２】
ＳＡＷ共振子を発振させる発振回路において、
前記発振回路の負荷容量を負荷容量−ドライブレベルの特性曲線における前記ドライブレベルの最大値もしくは前記最大値の近傍の値に対応する負荷容量に設定することを特徴とする請求項１に記載の発振回路。
【請求項３】
請求項１又は請求項２のいずれか１項に記載の発振回路を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波発振動作において、部品や専用回路の追加を伴うことなく高安定化され、簡易にジッタが低減できる発振回路及びこの発振回路を用いた電子機器に関する。
【０００２】
【従来の技術】
携帯電話などの通信機器では、発振器からのクロック信号に基づいて通信データの送受信が行われる。そして、通信ネットワークのブロードバンド化が進み、市場の要求も４００ＭＨｚを超える高周波帯におけるデータの送受信が行われるようになっている。近年の通信機器を始めとする電子機器においては、通信速度の高速化の要請から高周波発振回路に対して、▲１▼高周波帯域で安定して発振すること（周波数安定度が高いこと）、▲２▼通信機器の実用温度範囲において安定して発振すること（温度補償されていること）、さらに、▲３▼発振回路から出力されるクロック信号のジッタを軽減することが望まれている。
【０００３】
特に、近年、急成長を見せているギガビット帯を使用したイーサネット（登録商標）やファイバーチャンネル等の高速ネットワーク市場において、高周波発振回路のジッタに起因する通信エラーの発生を防止するため、ジッタが極めて少なく高安定化された高周波発振回路が要求されている。
【０００４】
高周波発振回路としては、ＡＴ振動子とＰＬＬ回路を組み合わせる回路や数１００ＭＨｚ〜数ＧＨｚで発振するＳＡＷ共振子を用いた回路がある。ＳＡＷ共振子は、圧電基板上にすだれ状の励振電極と梯子状の反射器を配置し、励振電極で励振された表面波を反射器で反射させることで定在波を発生させ、共振子として機能させるものである。ＳＡＷ共振子の共振周波数は数１００ＭＨｚ〜数ＧＨｚであり、高周波発振回路に用いられる。
【０００５】
【発明が解決しようとする課題】
図７は、数ＭＨｚ〜数１０ＭＨｚの帯域で安定して共振する特性を有するＡＴ振動子の信号をＰＬＬ回路で逓倍し、高周波信号を得る高周波発振回路である。図７に示す高周波発振回路１Ｂは、ＡＴ振動子を使用した１９．４４ＭＨｚで発振する発振回路７１からの出力信号Ｓ１と分周回路７５で分周された帰還ループ用出力信号とを比較し、比較結果に基づいた位相差信号を生成する位相比較部７２と、位相差信号を平滑化し制御電圧Ｖｃとして出力するループフィルタ７３と、制御電圧Ｖｃに応じて出力信号の周波数が変化する電圧制御型発振回路（ＶＣＯ）７４とから構成される。電圧制御型発振回路（ＶＣＯ）７４から出力され逓倍化された高周波信号は、一つは、波形整形されてバッファ回路７６から６２２．０８ＭＨｚのクロック信号Ｆ１として出力され、他方は、分周回路７５に入力し分周されて、周波数が１９．４４ＭＨｚの帰還ループ用出力信号として出力される。
【０００６】
上記の高周波発振回路１Ｂは、１９．４４ＭＨｚで発振する発振回路７１からの出力信号Ｓ１に基づいて、内蔵する電圧制御型発振回路（ＶＣＯ）７４により６２２．０８ＭＨｚのクロック信号Ｆ１を生成している。そして、電圧制御型発振回路（ＶＣＯ）７４の発振周波数が電源ノイズ等により変動するとクロック信号Ｆ１の位相も変動してしまうため、位相ゆらぎ、いわゆるジッタが発生しやすい。特に、複数のＣＭＯＳインバータをリング状に接続してなるリングオッシレータにより構成されていると、電源ノイズ等に起因してジッタが発生し、大きくなるという課題があった。
【０００７】
図８は、従来用いられているコルピッツ型発振回路１Ｃの回路図である。
【０００８】
図８において、発振回路を構成するコンデンサＣ１，Ｃ２以外に、破線で示した寄生容量Ｃ３，Ｃ５，Ｃ７がパッケージや配線によって存在している。高周波帯域で安定発振させるためには、コンデンサＣ１，Ｃ２の値を小さくしてＳＡＷ共振子Ｘの負荷容量を小さく抑え、高周波帯域における負性抵抗を大きくとる必要がある。しかしながら、現状においては、ＳＡＷ共振子Ｘの端子間容量に相当する寄生容量Ｃ３とＳＡＷ共振子Ｘの端子とグランド間の寄生容量Ｃ５が、ＳＡＷ共振子Ｘに並列に接続された状態で存在し、また、コンデンサＣ２に出力端子とグランド間の寄生容量Ｃ７が並列に付加される。これらの寄生容量Ｃ３，Ｃ５，Ｃ７が存在する結果、発振回路１Ｃに使用するコンデンサの実質的な容量が大きくなる。そして、この実質的な容量の増加により、ＳＡＷ共振子Ｘに対する負荷容量が大きくなり、高周波帯域における負性抵抗が低下して安定性が損なわれるという課題があった。
【０００９】
又、コルピッツ型発振回路１Ｃが保有するジッタについて設計する場合、最初に、所定の周波数ｆを決定し、コンデンサＣ１，Ｃ２を可変して、ジッタが最小となるときのそれぞれの容量値を求める。そして、得られた容量値で、コルピッツ型発振回路１Ｃが安定して発振できるかどうかを確認するために、バイアス抵抗Ｒ１〜Ｒ３を可変し周波数−負性抵抗特性曲線（以下、特性曲線と呼ぶ）を求める。即ち、安定して発振できるかどうかは、コルピッツ型発振回路１Ｃの負性抵抗が十分大きな値として確保され、その負性抵抗の値が急峻に変化していない領域であるどうかが、目安となる。
【００１０】
そこで、図９（ａ）に示すように、バイアス抵抗Ｒ１〜Ｒ３を可変し、上記した負性抵抗の特性曲線を求める。次に、図９（ｂ）に示すように、得られた複数の特性曲線における所定の周波数ｆに対応する負性抵抗（図９（ａ）で付された番号１〜５）に対するジッタを測定する。ジッタが最小になるときの負性抵抗は図９（ａ）に示した番号２に相当する負性抵抗である。この番号２に相当する負性抵抗の値は、特性曲線上で、十分大きな値でかつ変化が少ない領域に位置する抵抗値である。この番号２に相当する負性抵抗が最終的なバイアス抵抗Ｒ１〜Ｒ３となる。
【００１１】
以上説明したように、従来のジッタに関する設計方法は、コンデンサＣ１，Ｃ２、抵抗Ｒ１〜Ｒ３の５つのパラメータを用いて上記したような手順で行うため、設計効率が悪いという課題があった。
【００１２】
又、近年の市場からは、ジッタの低減や高安定化するために新たな部品や回路を追加することなく高周波発振回路の小型化、低価格化も要請されている。
【００１３】
本発明は、上記のような課題を解決するためになされたもので、その目的は、高周波帯域において負性抵抗が低下することなく十分な値を確保して高安定化が図られた発振回路を得ることにある。
【００１４】
又、本発明は、高安定化、低ジッタ化を図るための専用回路や部品を追加することなく小型化、低コスト化が図られ、さらに、発振回路のジッタを設計する際に少ないパラメータで効率よく設計ができる発振回路を得ることを目的とする。
【００１５】
又、本発明の目的は、上記した高安定化や低ジッタ化が図られた発振回路を用いた電子機器、例えば光ネットワーク用通信機器を得ることにある。
【００１６】
【課題を解決するための手段】
請求項１に記載の発振回路は、ＳＡＷ共振子を発振させる発振回路において、トランジスタのコレクタ−ベース間に前記ＳＡＷ共振子と第１の抵抗とが並列に接続され、前記トランジスタのベース−エミッタ間に第１のコンデンサが接続され、さらに、前記トランジスタのコレクタ−エミッタ間に第２のコンデンサが接続され、電源から電流制限用の第２の抵抗を介して前記トランジスタのコレクタ側に接続され、前記エミッタ側がグランドに接続されたことを特徴とする。
【００１７】
上記構成によれば、トランジスタのベース−エミッタ間に第１のコンデンサを接続し、さらに、トランジスタのコレクタ−エミッタ間に第２のコンデンサを接続した構成を採ることにより、高周波帯域における寄生容量の影響が軽減され、発振回路の負性抵抗として大きな値を確保できるので、非常に安定度の高い発振回路を得ることができるという効果を有する。
【００１８】
請求項２に記載の発振回路は請求項１の構成において、ＳＡＷ共振子を発振させる発振回路で、前記発振回路の負荷容量を負荷容量−ドライブレベルの特性曲線における前記ドライブレベルの最大値もしくは前記最大値の近傍の値に対応する負荷容量に設定することを特徴とする。
【００１９】
上記構成によれば、発振回路側の負荷容量を負荷容量−ドライブレベルの特性曲線において、ドライブレベルの最大値もしくはこの近傍の値に対応する負荷容量に設定することで、ＳＡＷ共振子の信号の振幅が大きくなり信号に重畳するノイズが相対的に軽減されＳＮ比が大きくとれるので、重畳されたノイズに起因するジッタを低減できるという効果を有する。
【００２０】
請求項３に記載の電子機器は請求項１又は請求項２の構成において、それらのいずれかに記載した発振回路を備えたことを特徴とする。
【００２１】
上記構成によれば、電子機器、例えば、光インタフェース用モジュールに本発明に係るジッタが低減され安定化された発振回路を搭載する場合において、送受信データとクロック信号間におけるタイミングマージンが確保されるので、誤動作することなく光ネットワークを介して安定したデータの送受信を行うことができる。併せて、専用回路や部品を追加することのない発振回路を用いているので、小型化、低価格化が図られた光インターフェースモジュールを提供することができるという効果を有する。
【００２２】
【発明の実施の形態】
（１）第１の実施形態
（１−１）　第１の実施形態の構成
図１は、本発明に係る第１の実施形態における変形コルピッツ発振回路を示す回路図である。
【００２３】
図１の変形コルピッツ発振回路１Ａは、トランジスタＴｒのコレクタ−ベース間にＳＡＷ共振子Ｘと第１の抵抗Ｒ１とが並列に接続され、トランジスタＴｒのベース−エミッタ間に第１のコンデンサＣ１が接続され、さらに、トランジスタＴｒのコレクタ−エミッタ間に第２のコンデンサＣ２が接続され、電源Ｖｃｃから電流制限用の第２の抵抗Ｒ２を介してトランジスタＴｒのコレクタ側に接続され、エミッタ側がグランドに接続した構成を採る。図１に示す変形コルピッツ発振回路１Ａは、図８に示す従来型コルピッツ発振回路１Ｃと発振回路動作としては全く等価な回路である。
（１−２）　第１の実施形態の原理
次に、第１の実施形態に係る変形コルピッツ発振回路１Ａの原理について、図を参照して説明する。即ち、変形コルピッツ発振回路１Ａにおいて、高周波帯域で問題となる寄生容量の影響が軽減され、負性抵抗の値が十分確保される点について説明する。
【００２４】
図１の変形コルピッツ発振回路１Ａにおいて、パッケージや配線によって生じる寄生容量Ｃ３，Ｃ４，Ｃ５，Ｃ６を破線で示した。つまり、ＳＡＷ共振子Ｘの端子間容量に相当する寄生容量Ｃ３と、ＳＡＷ共振子Ｘの両端の端子とグランド間の寄生容量Ｃ４，Ｃ５と、出力端子とグランド間の寄生容量Ｃ６である。
【００２５】
次に、寄生容量Ｃ３〜Ｃ６を考慮したＳＡＷ共振子Ｘに対する負荷容量について、数式を参照して説明する。
【００２６】
負荷容量とは、ＳＡＷ共振子Ｘ側からコルピッツ型発振回路全体を１つの容量としてみたときの容量である。
【００２７】
図１の変形コルピッツ発振回路１Ａの負荷容量ＣＬ１は、次式で表わされる。
【００２８】
【数１】
2004040510.tif 000003
【００２９】
図８の従来型コルピッツ発振回路１Ｃの負荷容量ＣＬ２は、次式で表わされる。
【００３０】
【数２】
2004040510.tif 000004
【００３１】
ここで、両者の容量値の比較を簡単にするために、Ｃ１＝Ｃ２＝５ｐＦとし、寄生容量はＣ３＝Ｃ４＝Ｃ５＝Ｃ６＝Ｃ７＝１ｐＦとすべて同一とみなして、負荷容量ＣＬ１，ＣＬ２を求める。この計算の結果、図１の場合の負荷容量ＣＬ１は約４．２ｐＦ、図８の場合の負荷容量ＣＬ２は約４．７ｐＦとなる。従って、図１の変形コルピッツ発振回路１Ａは、図８の従来型コルピッツ発振回路１Ｃの場合に比べてＳＡＷ共振子Ｘに対する負荷容量ＣＬは小さくなることが判る。
【００３２】
次に、負荷容量ＣＬが軽減される結果、図１に示す変形コルピッツ発振回路１Ａの高周波帯域における負性抵抗の低下の割合が図８の従来型コルピッツ発振回路１Ｃの場合に比べて少なくなることを、図２を参照して説明する。
【００３３】
図２は、図１の変形コルピッツ発振回路１Ａと図８に示す従来型コルピッツ発振回路１Ｃの、シミュレーションにより得られたそれぞれの負性抵抗特性曲線を示したグラフである。
【００３４】
図２に示すシミュレーションの結果から明らかなように、変形コルピッツ発振回路１Ａの負性抵抗は、特性（ｂ）に示すように、１００ＭＨｚ以上の帯域において、従来型コルピッツ発振回路１Ｃの特性（ａ）に比べて約２倍以上の負性抵抗が得られることが判る。特に、１５０ＭＨｚにおいては、従来型コルピッツ発振回路１Ｃに比べて３倍近い値の負性抵抗が得られる。
【００３５】
（１−３）　第１の実施形態から得られる効果
以上の説明から、第１の実施形態によれば、次のような効果を奏する。
【００３６】
図１に示すような変形コルピッツ発振回路１Ａを用いることで、高周波帯域における寄生容量の影響が軽減され、十分大きな負性抵抗を確保できるので、１００ＭＨｚ以上の高周波領域で安定度の高い発振回路を得ることができるという効果が得られる。
【００３７】
又、第１の実施形態に係る変形コルピッツ発振回路１Ａは従来のコルピッツ発振回路１Ｃと回路構成は異なるが部品点数の点で同等であり、高安定化のための部品の追加や専用回路を新たに追加することなく、発振回路の高コスト化、大型化を抑制できるという効果を有する。
【００３８】
（２）　第２の実施形態
（２−１）　第２の実施形態の原理
第２の実施形態の構成は、第１の実施形態の構成と同一であるので、その説明は省略し、原理について説明する。
【００３９】
第２の実施形態は、ＳＡＷ共振子のドライブレベルを増減させてジッタの低減を図るという設計方法に関するものである。つまり、ドライブレベルを増減させて、図１に示した変形コルピッツ発振回路１Ａが保有するジッタが最小となるように、負荷容量を設定するというものである。ドライブレベルとは、ＳＡＷ共振子Ｘを共振させるために供給される電力をいう。
【００４０】
変形コルピッツ発振回路１Ａの設計方法について詳細に説明する前に、ＳＡＷ共振子Ｘの等価回路、ＳＡＷ共振子Ｘと発振回路の関係並びにドライブレベルを増減させることがジッタの増減に結びつく理由について説明する。
【００４１】
まず、図３に基づいて、ＳＡＷ共振子Ｘの等価回路とＳＡＷ共振子Ｘと発振回路の関係を説明する。（ａ）はＳＡＷ共振子Ｘの等価回路を、（ｂ）はＳＡＷ共振子Ｘと発振回路の関係を示す図である。
【００４２】
図３（ａ）に示すように、ＳＡＷ共振子Ｘは、直列に接続される直列抵抗Ｒ、直列容量Ｃ及び直列インダクタンスＬと、これらと並列に接続される並列容量（主に、電極間の静電容量）Ｃ０とから構成される等価回路に置き換えられる。又、図３（ｂ）に示すように、負性抵抗Ｒｎと負荷容量ＣＬの直列回路で表わされる発振回路と等価抵抗Ｒ０及び等価インダクタンスＬ０の直列回路で表わされるＳＡＷ共振子Ｘとは、並列回路として構成されるという関係にある。
【００４３】
次に、ＳＡＷ共振子Ｘを用いて、ドライブレベルを増減させることがジッタの増減に結びつく理由について説明する。最初に、ＳＡＷ共振子Ｘを用いた場合、ドライブレベルを容易に増減させることができる理由について説明する。
【００４４】
図７に示したＡＴ振動子の場合は、主振動以外に副振動や他の振動モード、更に他の振動が励起されてスプリアスやノイズが発生しやすい。一方、図１に示すＳＡＷ共振子Ｘの場合は、振動エネルギーがＳＡＷ共振子表面に局在し副振動と結合しにくい。従って、所定の周波数以外には共振点は存在しないという大きな利点を有する。ＡＴ振動子は不要な振動が励起される可能性が高いためドライブレベルＤＬを上げることは難しく、むしろ、ドライブレベルを下げる方向で設計される。ＳＡＷ共振子Ｘの場合は、所望の振動以外は存在しないためジッタが少なく、又、ドライブレベルＤＬが変化しても、ＳＡＷ共振子Ｘ自身の直列抵抗Ｒや並列容量Ｃ０の値が変化することがない。この２つの理由から、ＳＡＷ共振子Ｘに供給する電流を容易に増加させること、つまりドライブレベルＤＬを容易に増加させることができる。
【００４５】
そして、ＳＡＷ共振子Ｘを高ドライブで動作させることにより、ＳＡＷ共振子Ｘで得られる信号の振幅が大きくなる結果、相対的にノイズが低減される。即ち、ＳＮ比が大きく取れるので、ＳＡＷ共振子Ｘで得られる信号に重畳したノイズに起因するジッタが軽減されることになる。
【００４６】
以上の説明を踏まえて、ＳＡＷ共振子Ｘを用いた変形コルピッツ発振回路１Ａのジッタを低減するための設計方法について、図を参照して詳細に説明する。
【００４７】
ドライブレベルＤＬは、図３（ｂ）に示すＳＡＷ共振子Ｘに流れる電流ＩとＳＡＷ共振子Ｘの実効抵抗Ｒｅとにより、次の式（３）で表わされる。
【００４８】
【数３】
2004040510.tif 000005
【００４９】
ここで、ＳＡＷ共振子Ｘの並列容量Ｃ０，直列抵抗Ｒ，負荷容量ＣＬとするとＳＡＷ共振子Ｘの実効抵抗Ｒｅ＝Ｒ×（１＋Ｃ０／ＣＬ）２と表わされ、さらに、次の式（４）で表わされる。
【００５０】
【数４】
2004040510.tif 000006
【００５１】
Ｉｐｐは水晶電流である。
【００５２】
尚、ＳＡＷ共振子Ｘの場合、直列抵抗Ｒ，並列容量Ｃ０は、上記したようにドライブレベルＤＬの増減によらず一定であるので、水晶電流Ｉｐｐと負荷容量ＣＬに着目すればよいことになる。従って、図１に示す変形コルピッツ発振回路１Ａにおいて、ＳＡＷ共振子ＸのドライブレベルＤＬを上げるためには、数式（４）によれば、水晶電流Ｉｐｐを大きくするか、変形コルピッツ発振回路１Ａ側の負荷容量ＣＬを小さくすればよい。
【００５３】
水晶電流Ｉｐｐは次の式（５）で表わされる。
【００５４】
【数５】
2004040510.tif 000007
【００５５】
ここで、ωは角周波数である。
【００５６】
数式（５）によれば、水晶電流Ｉｐｐを大きくするためには、図１に示すトランジスタＴｒのエミッタ電流ＩＥを増やすかコンデンサＣ２の容量を小さくすればよい。尚、エミッタ電流ＩＥを増やすことは発振回路の消費電流を増加させることになるので、ここでは、変形コルピッツ発振回路１ＡのコンデンサＣ２の容量に着目する。
【００５７】
又、変形コルピッツ発振回路１Ａ側の負荷容量ＣＬ１とコンデンサＣ１，Ｃ２の容量及び寄生容量Ｃ３〜Ｃ６との関係は、上記で説明した式（１）の関係にある。
【００５８】
従って、変形コルピッツ発振回路１ＡのコンデンサＣ１，Ｃ２の容量値を増減させることで、ＳＡＷ共振子ＸのドライブレベルＤＬを増減させることができることが判る。
【００５９】
次に、コンデンサＣ１，Ｃ２等で表わされる負荷容量ＣＬ１：式（１）を可変したときのドライブレベルＤＬ：式（４）と変形コルピッツ発振回路１Ａが保有するジッタを求め、この両者の関係について説明する。
【００６０】
図４は、変形コルピッツ発振回路１Ａの負荷容量値ＣＬ１：式（１）を変化させて、ドライブレベルＤＬ：式（４）の変化をシミュレーションし、グラフに表したものである。
【００６１】
図５は、変形コルピッツ発振回路１Ａ側の負荷容量ＣＬを可変させたときのジッタを測定し、グラフに表したものである。測定したジッタは、１サイクルの周期を複数回測定した値の中の最大周期と最小周期との差を標準偏差（１−σ）で表わした。
【００６２】
図４、図５から、変形コルピッツ発振回路１Ａの場合、ドライブレベルＤＬが最大となり、ジッタが最小となる負荷容量ＣＬの値がほぼ一致していることが判る。即ち、ドライブレベルが最大となる負荷容量ＣＬの値がほぼ１１ｐＦの前後、９ｐＦから１３ｐＦの値の範囲（近傍）でジッタが最小となっている。
【００６３】
尚、今回のシミュレーションと実験には、周波数が１５５．５２０ＭＨｚのＳＡＷ共振子Ｘを使用している。これ以外の周波数については、所望する周波数帯におけるＳＡＷ共振子を使用し、上記したドライブレベルＤＬ：式（４）の変化をシミュレーションし、ジッタの測定を行うという手順で、所望の周波数における負荷容量ＣＬを求める。そして、得られた負荷容量ＣＬの値を用いて、変形コルピッツ発振回路における負荷容量ＣＬ１：式（１）から、コンデンサＣ１，Ｃ２の容量値が得られる。
【００６４】
（２−２）　第２の実施形態から得られる効果
次に、本発明の第２の実施形態から得られる効果について説明する。
【００６５】
以上の説明から、発振回路側の負荷容量を、負荷容量−ドライブレベルの特性曲線においてドライブレベルＤＬの最大値又はこの最大値の近傍の値に設定することにより、ＳＡＷ共振子Ｘで得られる信号の振幅が大きくなり事実上ノイズが低減される。即ち、ＳＮ比が大きく取れるので、ＳＡＷ共振子Ｘで得られる信号に重畳したノイズに起因するジッタが軽減され、最小になるという効果が得られる。
【００６６】
又、ジッタを設計するに当たっては、式（４）で表わされたドライブレベルＤＬに関係するコンデンサＣ１，Ｃ２の２つの設計パラメータで設計すればよく、従来の設計方法における３つのバイアス抵抗Ｒ１〜Ｒ３は考慮する必要がなくなるので、設計の大幅な簡略化が図られるという効果が得られる。
【００６７】
又、コンデンサＣ１，Ｃ２は変形コルピッツ発振回路１Ａの基本的な構成要素であり、ジッタを軽減するために、新たに設けた部品、専用回路ではないので、コストの増加や発振回路としての大型化を抑制できるという効果が得られる。
【００６８】
図８に示す従来型コルピッツ発振回路１Ｃは、上記した変形コルピッツ発振回路１Ａと発振動作回路としては全く等価な回路である。従って、ジッタを設計する際に変形コルピッツ発振回路１Ａは従来型コルピッツ発振回路１Ｃと同一の設計方法を採ることができる。
【００６９】
（３）第３の実施形態
上記した本発明に係る各実施形態の発振回路１Ａを通信機器に適用させてもよい。
【００７０】
図６は、本発明に係る発振器を用いた光インターフェースモジュール６０の概要を示す構成図である。光インターフェースモジュール６０は、光ネットワークを介したデータ送受信などを実行するために、光信号と電気信号との信号変換を行う。例えば、１０．３１２５Ｇｂｉｔの光信号と、３．１２５Ｇｂｉｔ電気信号（４系統）との信号変換を行う。電気／光変換部６６は、Ｐ／Ｓ（パラレル／シリアル）変換部６４から出力された電気信号を光信号に変換し、光ネットワーク側に出力する。光／電気変換部６７は、光ネットワーク側から出力された光信号を電気信号に変換しＳ／Ｐ（シリアル／パラレル）変換部６５に出力する。
【００７１】
発振回路１０１、１０２は、本発明に係る発振回路１Ａであり、ジッタが極めて低減され安定化された一定周波数のクロック信号を出力する。そして、このクロック信号は基準信号として、ビット符号変換部６３を介して接続された３．２１５ＧｂｉｔのＳ／Ｐ変換部６１およびＰ／Ｓ変換回路６２、１０．３１２５ＧｂｉｔのＰ／Ｓ変換部６４およびＳ／Ｐ変換部６５の各部に用いられる。
【００７２】
以上の構成のように、本発明に係るジッタが極めて低減され高安定化された発振回路１Ａを使用したことにより、送受信データとクロック信号間におけるタイミングマージンが確保されるので、誤動作することなく光ネットワークを介して安定したデータ送受信を行うことができる。そして、部品や専用回路の追加が抑制された発振回路を用いているので、小型化、低価格化が図られた光インターフェースモジュール６０を提供することができる、という効果が得られる。
【００７３】
又、動画像のような大量のデータが伝送できる１０ギガビットの高速ネットワークシステムにおいて、安定した動作を容易に確保することができるという効果が得られる。
【００７４】
（４）変形例
（第１変形例）
発振回路をネットワーク用の光インターフェースモジュールに用いる場合について説明したが、発振回路、特に高周波発振回路を必要とする携帯電話などの無線通信機器など各種電子機器に適用することが可能である。
【００７５】
（第２変形例）
圧電振動子を構成する圧電材料について、水晶の他、他の圧電材料としてランガサイトや四ほう酸リチウムを用いた構成としてもよい。
【００７６】
【発明の効果】
以上説明したように、ＳＡＷ共振子を使用した変形コルピッツ発振回路を用いれば、高周波帯域において高い安定度を有し、かつ簡易にジッタの低減が図れる発振回路を得られるという効果がある。
【００７７】
又、従来のジッタに関する設計方法における５つの設計パラメータ、即ち、２つのコンデンサと３つの抵抗は、コンデンサ２つの設計パラメータで設計すればよいことになり、設計の簡略化を図ることができるという効果がある。
【００７８】
又、２つのコンデンサは発振回路の基本的な構成要素であり、ジッタを軽減するための新たな部品、専用の回路ではないので、コストの増加や発振回路としての大型化を抑制できるという効果がある。
【００７９】
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る変形コルピッツ発振回路の回路図である。
【図２】本発明の第１の実施形態に係る変形コルピッツ発振回路と従来型コルピッツ発振回路の、シミュレーションにより得られたそれぞれの負性抵抗特性曲線を示したグラフである。
【図３】ＳＡＷ共振子の等価回路及びこの等価回路と発振回路との関係を示す図である。
【図４】本発明の第１の実施形態に係る変形コルピッツ発振回路において、負荷容量ＣＬを変化させて、ドライブレベルＤＬについてシミュレーションしグラフに表わした図である。
【図５】本発明の第１の実施形態に係る変形コルピッツ発振回路において、負荷容量を可変させたときのジッタを測定しグラフに表した図である。
【図６】本発明の実施形態に係る発振回路を用いた光インターフェースモジュールの概要構成図である。
【図７】数ＭＨｚ〜数１０ＭＨｚのＡＴ振動子を使用して発振させ、発振信号をＰＬＬ回路で逓倍し、高周波信号を得る従来の発振回路のブロック図である。
【図８】従来におけるコルピッツ発振回路の回路図である。
【図９】従来におけるコルピッツ発振回路の設計方法を説明するための図であり、（ａ）は負性抵抗−周波数特性曲線、（ｂ）はジッタ−負性抵抗位置のそれぞれの特性曲線を示す図である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ・・・発振回路、
Ｘ・・・ＳＡＷ共振子
Ｔｒ・・・トランジスタ
Ｒ１，Ｒ２，Ｒ３・・・発振回路のバイアス抵抗
Ｃ１，Ｃ２・・・コンデンサ
Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７・・・寄生容量
Ｒ・・・ＳＡＷ共振子の直列抵抗
Ｃ０・・・ＳＡＷ共振子の並列容量
Ｃ・・・ＳＡＷ共振子の直列容量
Ｌ・・・ＳＡＷ共振子の直列インダクタンス
Ｒ０・・・ＳＡＷ共振子の等価抵抗
Ｌ０・・・ＳＡＷ共振子の等価インダクタンス
Ｒｎ・・・発振回路の負性抵抗
ＣＬ・・・発振回路の負荷容量
【図１】
2004040510.tif 000008
【図２】
2004040510.tif 000009
【図３】
2004040510.tif 000010
【図４】
2004040510.tif 000011
【図５】
2004040510.tif 000012
【図６】
2004040510.tif 000013
【図７】
2004040510.tif 000014
【図８】
2004040510.tif 000015
【図９】
2004040510.tif 000016