(57)【要約】【課題】簡素な構成でリップル成分を抑制し、安定した高電圧を高効率に供給可能な電源、スパッタ電源及びスパッタ装置を提供することを目的とする。【解決手段】直列または並列に接続された複数のモジュール（＃１〜＃３）を備えた電源であって、前記複数のモジュールのそれぞれは、直列または並列に接続された複数のインバータ（ＩＮＶ１、ＩＮＶ２）を有し、これら複数のインバータのスイッチングは、同一の周期で異なる位相で行われる電源とすることにより、モジュール内のインバータの動作タイミングをずらすことによりリップルを低減でき、さらにモジュール間の動作タイミングをずらしてもよい。【選択図】　図１
2004064817.tif 000002
【特許請求の範囲】
【請求項１】
直列または並列に接続された複数のモジュールを備えた電源であって、
前記複数のモジュールのそれぞれは、直列または並列に接続された複数のインバータを有し、これら複数のインバータのスイッチングは、同一の周期で異なる位相で行われることを特徴とする電源。
【請求項２】
前記複数のモジュールのそれぞれに設けられた前記複数のインバータの前記スイッチングは、略均等な第１の位相差で行われることを特徴とする請求項１記載の電源。
【請求項３】
前記第１の位相差は、複数のモジュールのそれぞれに設けられた遅延回路により形成されることを特徴とする請求項２記載の電源。
【請求項４】
前記複数のモジュールのそれぞれに設けられたインバータのスイッチングは、他のモジュールに設けられたインバータのスイッチングと同一の周期で異なる位相で行われることを特徴とする請求項１〜３のいずれか１つに記載の電源。
【請求項５】
前記複数のモジュールがそれぞれ有する前記複数のインバータの全てについて、スイッチングが略均等な第２の位相差で行われることを特徴とする請求項１〜４のいずれか１つに記載の電源。
【請求項６】
前記第２の位相差は、タイミング回路により生成され前記複数のモジュールのそれぞれに与えられる同期信号により形成されることを特徴とする請求項５記載の電源。
【請求項７】
前記モジュールの数と、前記モジュールのそれぞれが有するインバータの数と、が共通の因数を有しないことを特徴とする請求項１〜６のいずれか１つに記載の電源。
【請求項８】
前記複数のモジュールの少なくともいずれかは、前記複数のインバータのいずれかの出力に対して並列に設けられたコンデンサと、
前記コンデンサの充電動作を制御する制御回路と、
をさらに有し、
前記複数のインバータの出力を直列に結合した順方向電力を出力し、
前記複数のインバータの出力を遮断して前記コンデンサから前記順方向電力とは逆極性の逆方向電圧を出力し、
前記制御回路は、前記順方向電力を出力している途中で、前記コンデンサが並列に設けられた前記いずれかのインバータ以外のインバータの出力を遮断して前記いずれかのインバータの出力を前記コンデンサに与えることより充電することを特徴とする請求項１〜７のいずれか１つに記載の電源。
【請求項９】
前記制御回路は、前記コンデンサの電圧が所定の値よりも低下すると前記充電することを特徴とする請求項８記載の電源。
【請求項１０】
前記制御回路は、前記順方向電力における電流値が所定の値よりも高い時のみ前記充電することを特徴とする請求項８または９に記載の電源。
【請求項１１】
前記コンデンサの電圧が所定の定格値を超えないように保護する保護回路をさらに備えたことを特徴とする請求項８〜１０のいずれか１つに記載の電源。
【請求項１２】
請求項１〜１１のいずれか１つに記載の電源を備えたことを特徴とするスパッタ用電源。
【請求項１３】
大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、
請求項１２記載のスパッタ用電源と、
を備えたことを特徴とするスパッタ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源、スパッタ用電源及びスパッタ装置に関し、特に、高い効率で安定した高電圧を発生させることが可能な電源、スパッタ用電源及びスパッタ装置に関する。
【０００２】
【従来の技術】
各種のプラズマ応用システムやマイクロ波などの電磁波発生システムなどにおいては、高電圧や大電流を安定して供給する電源が必要とされる場合が多い。以下、このような電源の具体例として、薄膜形成に用いるスパッタ用電源を例に挙げて説明する。
【０００３】
図８は、ＤＣ（ｄｉｒｅｃｔ　ｃｕｒｒｅｎｔ）スパッタ装置の要部構成を表す模式図である。このスパッタ装置は、真空チャンバ１０１とスパッタ用ＤＣ電源１１０とを有する。電源１１０の陽極は、接続ケーブル１２０Ａを介してチャンバ１０１に接続され、接地電位とされている。一方、電源１１０の陰極は、接続ケーブル１２０Ｂを介して、チャンバ１０１の内部に設けられたスパッタリング・ターゲット１０４に接続されている。そして、チャンバ１０１の内部には、薄膜を堆積する基板１００が設置される。
【０００４】
成膜に際しては、まず、真空排気ポンプ１０６によりチャンバ１０１内を真空状態にし、ガス供給源１０７からアルゴン（Ａｒ）などの放電ガスを導入してチャンバ内を所定の放電圧力に維持する。そして、電源１１０によりターゲット１０４とチャンバ１０１との間に電界を印加し、グロー放電１０８を発生させる。すると、放電空間において生成されたプラズマ中の正イオンがターゲット１０４の表面に衝突し、ターゲット１０４の原子をはじき出す。このようなスパッタ現象を利用することにより、ターゲット１０４の材料からなる薄膜を基板１００の上に形成することができる。
【０００５】
さて、このようなスパッタ装置においては、スパッタの開始の際、チャンバ内でプラズマを点火するために、例えば、マイナス１５００ボルト程度の高い電圧が必要とされる。一方、スパッタの処理中は、高い成膜速度を得て生産性を向上するために大きな電流を出力することが要求される。つまり、高電圧を発生可能で且つ大電流を出力できる直流電源が必要とされる。
【０００６】
図９は、本発明者が本発明に至る過程で試作したスパッタ用電源の要部を表す模式図である。以下、この電源の構成について、その動作を参照しつつ説明する。
【０００７】
まず、商用の交流電源（Ｒ、Ｓ、Ｔ）から整流した直流電源を、トランジスタ・ブリッジＱＢ１とトランスＴ１とで構成する第１のインバータで高周波交流に変換する。このインバータが電力制御を行う。インバータにより変換された高周波交流は、ＤＢ１で整流され、インダクタＬ１で平滑化される。
【０００８】
そして、高い出力電圧を得るために、上述した第１のインバータと同一位相で運転する第２のインバータ（ＱＢ２、Ｔ２）の出力を整流平滑（ＤＢ２、Ｌ２）した出力と第１のインバータの出力とを直列に合成してチャンバ（１０１、１０４）へ供給する。
【０００９】
以上説明した電源要素を、「モジュール（＃１）」と称することとする。図９に表したモジュール＃２、モジュール＃３も同様の回路構成を有するので、その内容の表示は省略した。なお、図９においては、＃１乃至＃３の３つのモジュールが設けられた電源を例示したが、モジュールの数は、要求される出力レベルに応じて適宜増減可能である。
【００１０】
これらモジュールは、制御回路（＃０）からの信号により制御される。すなわち、制御回路（＃０）がモジュール毎に出力すべき目標値を表す信号（Ｃ０）を決定する。モジュール（＃１、＃２、＃３）のそれぞれは、この信号（Ｃ０）と、自らが計測（Ｃａｍｐ）した出力電流とを帰還制御で比較し、誤差をＰＷＭ（ｐｕｌｓｅ　ｗｉｄｔｈ　ｍｏｄｕｌａｔｉｏｎ）変調してインバータのトランジスタを制御する。
一方、制御回路（＃０）は、電源全体の出力が所定の目標値となるようにフィードバック制御を行う。すなわち、各モジュールの出力電流を表すフィードバック信号（Ｃ１，２，３）を各モジュールから入力して合計（ＳＵＭ）することにより電源の合計出力電流を演算する。そして、この演算結果を所定の設定値（Ｐｓｅｔ）と比較（Ｐｃｎｔ）することにより目標信号（Ｃ０）を演算し、各モジュールに出力する。スパッタの場合には、電源を定電力動作により運転する。
【００１１】
【発明が解決しようとする課題】
さて、各モジュールの初段に設けられたインバータの出力は交流電圧であり、インダクタ（Ｌ１、Ｌ２）で電流を平滑しても、電源出力には「リップル電流」が残留する。
【００１２】
図９に例示したように複数のインバータを有するモジュールが複数個組み合わされた電源の場合、それぞれのインバータ出力にリップル電流が含まれていると、それらリップル成分が相乗されて出力の振動成分が増大するという問題が生ずる。
【００１３】
リップル電流を低減するために各インバータのスイッチング周波数を高くすると、トランジスタＱＢ１・２やトランスＴ１・２や整流器ＤＢ１・２での電力損失が大きくなり、発熱や効率の低下を招く。
【００１４】
また、リップル成分を減らすためにインダクタンス（Ｌ１、Ｌ２）を大きくすると、大型のインダクタや多数のインダクタが必要になり、電源の規模が大きく重くなる。
【００１５】
一方、一般的なスイッチング電源では、リップルを抑制するために平滑用インダクタ（Ｌ１、Ｌ２）の後段に「平滑用コンデンサ」を付加する場合もある。しかし、このような平滑用コンデンサをスパッタ用電源に設けると、チャンバ内でアーク放電が発生し出力電流が急降下した時に、平滑用コンデンサからの放電電流によってアーク被害が拡大するという新たな問題が生ずる。
【００１６】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、簡素な構成でリップル成分を抑制し、安定した高電圧を高効率に供給可能な電源、スパッタ電源及びスパッタ装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の電源は、
直列または並列に接続された複数のモジュール（＃１〜＃３）を備えた電源であって、
前記複数のモジュールのそれぞれは、直列または並列に接続された複数のインバータ（ＩＮＶ１、ＩＮＶ２）を有し、これら複数のインバータのスイッチングは、同一の周期で異なる位相で行われることを特徴とする。
【００１８】
上記構成によれば、モジュール内のインバータの動作タイミングをずらすことによりリップルを低減できる。
【００１９】
ここで、前記複数のモジュールのそれぞれに設けられた前記複数のインバータの前記スイッチングは、略均等な第１の位相差で行われるものとすれば、電圧の凸部と凹部とを平均化させ振動成分を抑制できる。
【００２０】
また、前記第１の位相差は、複数のモジュールのそれぞれに設けられた遅延回路（ＤＥＬＡＹ）により形成されるものとすれば、確実且つ容易な制御が可能である。
【００２１】
また、前記複数のモジュールのそれぞれに設けられたインバータのスイッチングは、他のモジュールに設けられたインバータのスイッチングと同一の周期で異なる位相で行われるものとすれば、モジュール間の動作タイミングもずらすことにより、リップルをさらに効果的に抑制できる。
【００２２】
また、前記複数のモジュールがそれぞれ有する前記複数のインバータの全てについて、スイッチングが略均等な第２の位相差で行われるものとすれば、電圧の凸部と凹部とを平均化させ振動成分を抑制できる。
【００２３】
また、前記第２の位相差は、タイミング回路（ＴＣ）により生成され前記複数のモジュールのそれぞれに与えられる同期信号により形成されるものとすれば、確実且つ容易な制御が可能である。
また、前記モジュールの数と、前記モジュールのそれぞれが有するインバータの数と、が共通の因数を有しないようにすれば、各モジュールから出力される動作パルスの重なり合いを確実に防ぐことができる。
【００２４】
また、前記複数のモジュールの少なくともいずれかは、前記複数のインバータのいずれかの出力に対して並列に設けられたコンデンサ（Ｃ１）と、前記コンデンサの充電動作を制御する制御回路と、をさらに有し、
前記複数のインバータの出力を直列に結合した順方向電力を出力し、
前記複数のインバータの出力を遮断して前記コンデンサから前記順方向電力とは逆極性の逆方向電圧を出力し、
前記制御回路は、前記順方向電力を出力している途中で、前記コンデンサが並列に設けられた前記いずれかのインバータ以外のインバータの出力を遮断して前記いずれかのインバータの出力を前記コンデンサに与えることより充電するものとすれば、簡素な構成でアーク遮断用の逆バイアス電圧源としてのコンデンサを充電することができる電源を提供することができる。
【００２５】
また、前記制御回路は、前記コンデンサの電圧が所定の値よりも低下すると前記充電するものとすれば、コンデンサの電圧を常に一定の電圧に維持することができる。
【００２６】
また、前記制御回路は、前記順方向電力における電流値が所定の値よりも高い時のみ前記充電するものとすれば、順方向電力の出力が安定している時のみにコンデンサを充電することにより、負荷側に与える影響を抑制できる。
【００２７】
また、前記コンデンサの電圧が所定の定格値を超えないように保護する保護回路をさらに備えたものとすれば、過電圧によるコンデンサの破壊や、逆方向のアーク放電あるいは短絡電流などを防止することができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
【００２９】
（第１の実施の形態）
まず、本発明の第１の実施の形態として、モジュール内のインバータの動作タイミングをずらし、また複数のモジュールの動作タイミングもずらすことにより、リップルを抑制した電源について説明する。
【００３０】
図１は、本実施形態にかかる電源の要部を表す模式図である。すなわち、本具体例の電源は、３つのモジュール（＃１〜＃３）を有し、それぞれのモジュールが２つのインバータ（ＱＢ１及びＴ１、ＱＢ２及びＴ２）を有する。
【００３１】
本発明においては、制御回路（＃０）に、タイミング回路ＴＣを設ける。タイミング回路ＴＣは、異なるタイミングの同期信号（Ｔ１、Ｔ２、Ｔ３）を生成し、３つのモジュールにそれぞれ供給する。またさらに、本発明においては、モジュールのそれぞれに遅延回路（ＤＥＬＡＹ）を設ける。
【００３２】
タイミング回路ＴＣが生成する同期信号（Ｔ１、Ｔ２、Ｔ３）は、モジュール（＃１〜＃３）間で、インバータのスイッチングのタイミングをずらすために供給される。すなわち、図１に表した３つのモジュール（＃１〜＃３）は、所定のタイミングだけずらしてスイッチング動作する。
【００３３】
一方、遅延回路（ＤＥＬＡＹ）は、各モジュール内においてインバータのスイッチングのタイミングをずらす役割を有する。すなわち、同一モジュール内の２つのインバータは所定のタイミングだけずらして動作する。
【００３４】
例えば、モジュール＃１について説明すると、自らが計測（Ｃａｍｐ）した出力電流を帰還制御し、制御回路＃０から受け取った指定値（Ｃ０）と比較（Ｃｃｎｔ）することにより、ＰＷＭ制御のためのパルス幅を決定する。そして、タイミング回路ＴＣから受け取った同期信号（Ｔ１）により、ＰＷＭパルスを第１のインバータのスイッチング素子（ＱＢ１）に出力する。
【００３５】
また、このＰＷＭパルスは、遅延回路（ＤＥＬＡＹ）を経て第２のインバータのスイッチング素子（ＱＢ２）に供給される。遅延回路（ＤＥＬＡＹ）は、トランスの位相で４分の１周期だけ遅らせてスイッチング素子（ＱＢ２）に供給する。
【００３６】
つまり、第１のインバータ（ＱＢ１）と第２のインバータ（ＱＢ２）は、互いに４分の１周期だけずれてスイッチング動作を行う。
【００３７】
以下、遅延回路（ＤＥＬＡＹ）の作用についてさらに詳細に説明する。
【００３８】
インバータの駆動パルスは、第１の駆動パルス（Ａｐ）と、これに対して２分の１周期ずれた第２の駆動パルス（Ａｎ）とからなる。第１の駆動パルス（Ａｐ）は、第１のインバータのスイッチング素子（ＱＢ１）のうちの一対のスイッチング素子（ｐ）に入力される。また、第２の駆動パルス（Ａｎ）は、他の一対のスイッチング素子（ｎ）に入力される。つまり、これら一対のスイッチング素子ｐ、ｎは、互いに２分の１周期ずれた駆動パルスにより、交互にスイッチング動作を繰り返す。
【００３９】
一方、これら第１の駆動パルス（Ａｐ）と第２の駆動パルス（Ａｎ）は、遅延回路（ＤＥＬＡＹ）において、それぞれ４分の１周期だけ遅延される。
【００４０】
図２は、遅延回路（ＤＥＬＡＹ）におけるパルス遅延処理を説明するための概念図である。すなわち、駆動パルスＡｐとＡｎとは、同図（ａ）に例示した如く２分の１周期ずれて形成される。なお、これらのパルス波形において、立ち下がり部に幅が設けてあるのは、ＰＷＭ制御においてパルス幅が可変であることを概念的に表したものである。
【００４１】
遅延回路（ＤＥＬＡＹ）は、このパルスＡｐとＡｎとを受けると、まず、同図（ｂ）に表した如く、これらパルスをタイミング信号に分解する。すなわち、パルスＡｐとＡｎとをそれぞれ、オン（ｏｎ）信号とオフ（ｏｆｆ）信号に分解する。この場合、オン信号の立ち上がりにより、パルス波形が立ち上がる。そして、オフ信号が立ち上がると、パルス波形は立ち下がる。従って、パルスＡｐのオン信号は、デューティが５０パーセント、すなわちＰＷＭ周期でハイレベルとローレベルとを繰り返す波形を有し、前半周期にハイレベルに立ち上がる。一方、パルスＡｐのオフ信号も、デューティが５０パーセント、すなわちＰＷＭ周期でハイレベルとローレベルとを繰り返す波形を有するが、その立ち上がりのフェイズは、ＰＷＭパルス幅に応じて可変となる。
【００４２】
同様に、パルスＡｎのオン信号も、デューティが５０パーセントでハイレベルとローレベルとを繰り返す波形を有するが、後半周期にハイレベルに立ち上がる。また、パルスＡｎのオフ信号も、デューティが５０パーセントでハイレベルとローレベルとを繰り返す波形を有し、その立ち上がりのフェイズは、ＰＷＭパルス幅に応じて可変となる。
【００４３】
なお、このように、駆動パルスＡｐ、Ａｎを一旦、オン信号パルスとオフ信号パルスとに分解するのは、ＰＷＭパルスの立ち上がりと立ち下がりのフェイズをそれぞれ正確に規定するためである。
【００４４】
このように、駆動パルス（Ａｐ、Ａｎ）をタイミング信号に分解したら、次に、図２（ｃ）に表したように、それぞれのタイミング信号を４分の１周期だけ遅延させる。
【００４５】
しかる後に、これら遅延させたオン信号とオフ信号を合成して、駆動パルス信号（Ｂｐ、Ｂｎ）を生成する。このようにして得られた駆動パルス信号Ｂｐ、Ｂｎは、それぞれ、入力パルス信号Ａｐ、Ａｎよりも４分の１周期だけ遅延された波形を有する。
【００４６】
図３は、遅延前後の駆動パルス波形を表すグラフ図である。すわなち、同図（ａ）は、第１のインバータに供給される駆動パルスＡｐ、Ａｎと、第２のインバータに供給される駆動パルスＢｐ、Ｂｎをそれぞれ系統別に表したものである。
【００４７】
一方、図３（ｂ）は、これらパルスを動作タイミングの順番に並び替えて表したものである。このように、駆動パルスＡｐ、Ａｎにそれぞれ４分の１の遅延を加えることにより、パルスの動作は、Ａｐ、Ｂｐ、Ａｎ、Ｂｎの順になる。
【００４８】
つまり、図１に表した電源のモジュール（＃１〜＃３）のそれぞれにおいて、２つのインバータ（ＱＢ１、ＱＢ２）を構成する合計で４対のスイッチング素子（ＱＢ１のｐ及びｎ、ＱＢ２のｐ及びｎ）がトランス周期の４分の１ずれて順番にスイッチング動作を行うこととなる。その結果として、インバータ出力の高低差が平均化されて、リップルを低減することができる。
【００４９】
図４は、遅延回路（ＤＥＬＡＹ）の具体例を表す模式図である。すなわち、本具体例の回路の場合、駆動パルスＡｐ、Ａｎは、まず、インバータ（ｉｎｖ）により反転される。しかる後に、これらの出力がＳＲ型（セット・リセット型）フリップフロップ（ＳＲｆ）のセット入力及びリセット入力に供給され、タイミング信号のうちのオン信号が得られる。一方、もうひとつのＳＲ型フリップフロップ（ＳＲｆ）には論理演算値が入力され、タイミング信号のうちのオフ信号が生成される。
【００５０】
これらタイミング信号は、シュミット・トリガ（ｓｔｒ）を経て４分の１周期の遅延を与えられ、しかる後に、ＳＲ型フリップフロップ（ＳＲｆ）を経て、駆動パルスＢｐ、Ｂｎに合成される。
【００５１】
以上、本発明における遅延回路（ＤＥＬＡＹ）について詳述した。
【００５２】
次に、タイミング回路ＴＣが生成する同期信号（Ｔ１、Ｔ２、Ｔ３）について説明する。電源の出力リップルを抑制するためには、各モジュールの間でも、スイッチング動作が一致しないように「ずらす」ことが望ましい。例えば、各モジュール内において、インバータが図３に例示したように、４分の１周期ずつずらしたスイッチング動作をする場合には、第１乃至第３のモジュール（＃１〜＃３）に与える同期信号Ｔ１〜Ｔ３を、６分の１周期ずつ遅延させる。
【００５３】
つまり、第１のモジュール（＃１）に対して、６分の１周期だけ遅延させて第２のモジュール（＃２）をスイッチング動作させ、第２のモジュール（＃２）に対してさらに６分の１周期だけ遅延させて第３のモジュールをスイッチング動作させる。
【００５４】
このようにすれば、電源を構成する全てのインバータが均等に分散された異なるタイミングでスイッチング動作する。その結果として、スイッチング動作にともなうリップルが建設的に重畳することを防ぎ、凸部と凹部とを平均化させて、振動成分が極めて少ない直流電圧を出力させることができる。
【００５５】
例えば、ＰＷＭの２周期でインバータトランスの１周期を構成するところのＰＷＭ周期を１２マイクロ（μ）秒（インバータ出力の交流周波数が４１．６７キロヘルツ（ｋＨｚ）に相当する）とした場合を例に挙げて、本発明の電源の動作について説明する。
【００５６】
まず、制御回路（＃０）は、ＰＷＭ周期を３分の１に均等に分割した同期信号を生成する。つまり、この場合には、１２マイクロ秒÷３＝４マイクロ秒の時間差を持った同期信号（Ｔ１、Ｔ２、Ｔ３）を各モジュールに供給する。これら同期信号のそれぞれは、他の同期信号とは４マイクロ秒の時間差を有するが、それら自身は、１２マイクロ秒の周期を有する。
【００５７】
同期信号（Ｔ１、Ｔ２、Ｔ３）を入力したモジュールは、この信号でＰＷＭ制御のタイマをリセットする。よってＰＷＭ制御の周期は正逆合わせて２４マイクロ秒となり、インバータのトランジスタＱＢ１はこのタイミングで運転する。すなわち、駆動パルスＡｐ及びＡｎが供給される。
【００５８】
トランスＴ１には、１２マイクロ秒×２＝２４マイクロ秒の周期を持つ交流が入力され、同じ周期の交流を出力するが、整流器ＤＢ１で全波整流するので整流後の電圧は１２マイクロ秒の周期に戻る。
【００５９】
同時に、遅延回路（ＤＥＬＡＹ）は、ＰＷＭパルスＡｐ、Ａｎを入力して、４分の１周期遅延させたＰＷＭパルスＢｐ及びＢｎを生成する。すなわち、２４マイクロ秒÷４＝６マイクロ秒の遅れで、オン（ＯＮ）からオフ（ＯＦＦ）、オフ（ＯＦＦ）からオン（ＯＮ）の信号Ｂｐ、Ｂｎを伝達する。この遅延信号パルスによってインバータのトランジスタＱＢ２を運転すると、トランスＴ２を整流したＤＢ２の出力は、ＤＢ１の出力より６マイクロ秒遅れる。
【００６０】
これら２つのインバータ出力を足すと、図３に例示した如く、電圧の凸と凹が一致するので、その高低差が軽減される。
【００６１】
また、モジュール間ではこれら動作パルスがさらに２マイクロ秒ずつ均等にずらされて電流に関して同様なことが起こり、インバータの出力の高低差が平均されるので、電源出力電流のリップルが軽減される。
【００６２】
本発明において、各モジュール（井１〜＃３）から出力される動作パルスが互いに重ならないようにするためには、例えば、電源が有するモジュールの数と、各モジュールが有するインバータの数とが、共通の因数を持たないようにすればよい。すなわち、電源が有するモジュールの数と、各モジュールが有するインバータの数とが、公約数を持たないようにする。
【００６３】
例えば、電源に設けられたモジュール数をｍ、各モジュールが有するインバータ数をｎとするとき、ｎ／ｍが、２／３、３／４、４／５、４／７、５／６、５／７、５／８・・・などの組み合わせを挙げることができる。
【００６４】
なお、図１乃至図４においては、一例として、それぞれのモジュールが２つのインバータを有する場合を表したが、本発明はこれには限定されない。すなわち、それぞれのモジュールが３つあるいはそれ以上のインバータを有する電源についても、本発明を同様に適用して同様の効果を得ることができる。この場合、モジュール内の各インバータは、直列に接続されていてもよく、並列に接続されていてもよい。
【００６５】
そして、モジュール内のインバータの積層数をｎとした場合には、それぞれのインバータをインバータトランス周期の１／（２ｎ）ずつずらして動作させればよい。例えば、モジュールが３つのインバータを有する場合には、第１のインバータに対して第２のインバータを６分の１周期だけ遅延させて動作させ、第２のインバータに対して第３のインバータをやはり６分の１周期だけ遅延させて動作させる。
【００６６】
同様に、モジュールが４つのインバータを有する場合には、第１のインバータに対して第２のインバータを８分の１周期だけ遅延させて動作させ、第２のインバータに対して第３のインバータを８分の１周期だけ遅延させて動作させ、第３のインバータに対して第４のインバータをやはり８分の１周期だけ遅延させて動作させればよい。
【００６７】
一方、電源が備えるモジュールの数に関しても、３つには限定されず、２つあるいは４つ以上のモジュールを有する電源についても、本発明を同様に適用して同様の作用効果を得ることができる。この場合も、各モジュールを直列に接続して出力を得てもよく、並列に接続して出力を得てもよい。
【００６８】
この場合、モジュール間で動作タイミングをずらせば、前述の如く出力リップルを効果的に抑制できる。一般的に説明すると、電源がｍ個のモジュールを有し、それぞれのモジュールがｎ個のインバータを有する場合には、各モジュールに与える同期信号すなわち動作タイミングをインバータトランス周期の１／（２ｎｍ）ずつずらせばよい。例えば、４つのインバータを有するモジュールが５つ設けられた電源の場合、モジュール内の４つのインバータは、８分の１周期ずつ遅延させて動作させ、モジュール間を跨ぐ位相差では、４０分の１ずつ遅延させて動作させる。
【００６９】
このようにすれば、電源を構成する全てのインバータが均等なタイミングでずれて動作するため、リップルを効果的に抑制できる。
【００７０】
（第２の実施の形態）
次に、本発明の第２の実施の形態として、スパッタチャンバにおいてアーク放電などが発生した場合に、確実且つ迅速にアーク消去できる回路を付加した電源について説明する。
【００７１】
まず、スパッタ装置におけるアーク放電について説明する。
【００７２】
図１０は、スパッタ中にアーク放電が発生した状態を例示する模式図である。このようなアーク放電１５０は、ターゲット１０４の近傍において生ずる場合が比較的多いが、基板１００の近傍において生ずる場合もある。そして、このようなアーク放電１５０が生ずると、局所的に大電流が流れるために、ターゲット１０４や基板１００に損傷が生ずる。
【００７３】
例えば、ターゲット１０４の側でアーク放電１５０が生ずると、ターゲット１０４の微小領域に大電流が集中するために、その部分から瞬間に大量の被着材料が放出される。この現象は「スプラッシュ」などと称され、基板１００の表面に被着材料の粒子が飛び散るために、被害を受けてしまう。
【００７４】
一方、基板１００の側にアーク放電１５０が生じた場合にも、基板１００が損傷を受けて不良品になってしまう場合が多い。
【００７５】
従って、このようなアーク放電が発生した場合に、迅速且つ確実にアークを消弧できるアーク遮断機能を有するスパッタ用電源が必要とされている。
【００７６】
図５は、本実施形態の電源の一部を表す模式図である。すなわち、同図は、例えば、図１に例示した電源のうちのいずれか１つのモジュールについて、そのインバータから下段の構成を表したものである。同図においては、遅延回路（ＤＥＬＡＹ）や、制御回路（＃０）などは省略したが、第１実施形態に関して前述したように、これらの制御により、リップルを抑制した動作が可能とされている。また、本実施形態の電源におけるインバータの数も、２つに限定されるものではなく、３つあるいはそれ以上のインバータを設けてもよい。
【００７７】
そして、本実施形態においては、第１及び第２のインバータ出力（ＩＮＶ１、ＩＮＶ２）の直列接続回路に対して並列にコンデンサＣ１が接続されている。このコンデンサＣ１は、チャンバにおいてアーク放電が発生した時に、それとは逆方向の電圧を印加してアーク消去するための「逆バイアス電圧源」として動作する。
【００７８】
そして、逆バイアス電圧源Ｃ１の両端には、制御回路ＣＣが接続されている。この制御回路ＣＣは、アークセンサＡＳからの信号を入力し、トランジスタＱ６に対して制御信号を出力する。また、この制御回路ＣＣは、チャンバに印加される電圧、あるいはチャンバ内を流れる放電電流をモニタする回路も有する。
【００７９】
図５の電源の動作について説明すると、以下の如くである。
【００８０】
まず、スパッタを開始する時には、インバータＩＮＶ１、ＩＮＶ２を起動し、整流されたインバータ電流を断続するトランジスタＱ５・６を閉じる。また、インダクタ電流を短絡するＩＧＢＴ１・２を開いた状態として、直流電圧（例えば、マイナス１５００Ｖ）をチャンバ１０１及びターゲット１０４に出力する。つまり、この状態では、インバータＩＮＶ１、インダクタＬ２、インバータＩＮＶ２、チャンバ１０１、ターゲット１０４、出力ダイオードＤＡ１・２、インダクタＬ１、インバータＩＮＶ１という経路で電圧を出力する。
【００８１】
また、この際に、第１及び第２のインバータは、第１実施形態に関して前述したように遅延回路（図示せず）により、適宜タイミングをずらしてスイッチング動作を行い、リップルが抑制される。
【００８２】
さて、チャンバ内でプラズマが点火しグロー放電が始まると、スパッタ電流が流れるために、電源の出力電圧は、例えばマイナス７５０ボルトあるいはそれ以下のレベルまで低下する。すると、制御回路ＣＣは、スパッタ電流の上昇を検出し、トランジスタＱ６にオフ信号を与えてスイッチを開く。
【００８３】
すると、インバータＩＮＶ２の出力が遮断され、インバータＩＮＶ１の出力は、トランジスタＱ５、インダクタＬ２、ダイオードＤ２を介してコンデンサＣ１（逆バイアス電圧源）に印加され、これを充電する。制御回路ＣＣは、コンデンサＣ１の充電電圧をモニタし、これが所定の電圧レベル（例えば、２００ボルト）になると、トランジスタＱ６を再びオンしてスイッチを閉じる。すると、インバータＩＮＶ２の出力が接続され、インバータＩＮＶ１、トランジスタＱ５、インダクタＬ２、インバータＩＮＶ２、トランジスタＱ６という直列接続電源から電圧が出力され、スパッタが続行される。
【００８４】
一方、スパッタ中にも、制御回路ＣＣは、コンデンサＣ１の電圧をモニタする。そして、その電圧が所定の電圧レベル（例えば、１８０ボルト）を下回ると、再びトランジスタＱ６をオフする（開く）。すると、インバータＩＮＶ２は遮断され、インバータＩＮＶ１の出力がコンデンサＣ１に与えられて充電される。コンデンサＣ１の電圧が所定のレベルまで上昇すると、制御回路ＣＣはトランジスタＱ６をオンする（閉じる）。すると、再び、インバータＩＮＶ１・２の直列接続電源からスパッタ電圧が出力される。
【００８５】
このように、スパッタ中には、制御回路ＣＣがトランジスタＱ６を適宜オン・オフすることにより、コンデンサＣ１が所定の電圧レベルに充電された状態を維持することができる。また、制御回路ＣＣは、スパッタ電流をモニタし、スパッタ電流が小さい場合、すなわちスパッタが安定していない状態においては、コンデンサＣ１に対する充電動作を行わないようにすることができる。
【００８６】
一方、スパッタ中にチャンバ内でアーク放電が生ずると、アークセンサＡＳがこれを検出し、制御回路ＣＣに検出信号を出力すると同時に、ＩＧＢＴ１・２をオンし（閉じ）て、トランジスタＱ５をオフする（開く）。また、制御回路ＣＣは、トランジスタＱ６をオフする（開く）。
【００８７】
このスイッチング動作により、インバータＩＮＶ１・２の出力は遮断され、コンデンサ（逆バイアス電圧源）Ｃ１に充電された電圧がチャンバに印加される。この電圧は、スパッタ時の電圧とは逆方向であるため、アーク放電による過大電流が吸収され消去される。ここで、コンデンサＣ１からの逆方向電圧が大きいほど電流遮断の所要時間が短く、アーク放電の被害が少ない。
【００８８】
アークセンサＡＳがアーク放電の消去を検出すると、ＩＧＢＴ１・２をオフして、トランジスタＱ５をオンする。また、制御回路ＣＣは、トランジスタＱ６をオンする。このようにして、再び、インバータＩＮＶ１・２からスパッタ電圧が出力される。
【００８９】
なお、アーク遮断動作の際には、ＩＧＢＴ１・２が閉じられるために、インダクタＬ１、ダイオードＤ１、ＩＧＢＴ１からなる閉回路と、インダクタＬ２、ダイオードＤ２、ＩＧＢＴ２からなる閉回路と、が形成される。そして、インダクタＬ１、Ｌ２の電流をこれらそれぞれの閉回路に保存することができる。従って、アーク遮断後に、迅速にスパッタ電圧の印加を再開することができる。
【００９０】
その後、グロー放電が安定して所定のスパッタ電流が流れると、制御回路ＣＣは、再び、トランジスタＱ６をオフしてコンデンサＣ１の充電を行う。
【００９１】
以上説明したように、本実施形態によれば、制御回路ＣＣを設けてトランジスタＱ６を適宜オン・オフすることにより、インバータＩＮＶ１の出力をコンデンサＣ１に与えて逆バイアス電圧を充電することができる。
【００９２】
つまり、コンデンサＣ１を充電するために、充電用のインバータを別途設ける必要がなく、軽量、コンパクトで、安価な電源を提供することができる。
【００９３】
特に、本発明によれば、第１実施形態に関して前述したように、複数のインバータを多段構成として、これらを所定のタイミングで動作させることにより、リップルを低減した高電圧電源が実現容易である。その際に、本実施形態によれば、逆バイアス電圧のためのインバータが不用となるため、同一のトランス容量のままで順方向出力のインバータを増加することができ有利である。
【００９４】
また、このようにコンデンサＣ１を用いた逆バイアス電圧源を従来の電源方式であるインダクタとコンデンサによる平滑フィルタとを組み合わせた場合には、逆バイアス電圧源のコンデンサＣ１に充電する間は負荷電圧が上昇したことになり、充電終了時に電圧の急変動が発生する。この急変動が出力電圧と電流の振動を招くので、電源制御動作が不安定に振る舞うことがある。
【００９５】
これに対して第１の実施の形態で説明したところのインダクタだけで構成した平滑フィルタと組み合わせると、電圧変動はインダクタの印加電圧の変化としてのみ現れるが、電源の出力電圧は変化せず、電流変動も振動を伴わないので、電源制御が不安定になることは無い。しかも、本発明によれば、平滑フィルタに平滑化コンデンサを含まない構成を採用した場合においても、第１実施形態に関して前述したように、インバータの動作タイミングを調節することにより、出力のリップルを抑制できる。
【００９６】
つまり、本実施形態によれば、逆バイアス電圧源の充電機構と、第１実施形態の電源と、を組み合わせることにより、出力の変動が抑制され、しかも、電源トランスの効率的な利用が可能な電源を実現できる。
【００９７】
図６は、制御回路ＣＣの具体例を表す模式図である。同図については、図１乃至図５に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００９８】
本具体例の制御回路ＣＣは、コンパレータＣＭ１、ＣＭ２と、論理回路ＲＣを有する。コンパレータＣＭ１は、コンデンサＣ１の電圧をモニタする。コンパレータＣＭ２は、電源の出力電流から放電状況をモニタする。論理回路ＲＣは、コンパレータＣＭ１、ＣＭ２からの出力とアークセンサＡＳからの出力信号に基づいてトランジスタＱ６を制御する。
【００９９】
これらコンパレータＣＭ１、ＣＭ２、及び論理回路ＲＣを設けることにより、図１に関して前述したように、チャンバでの放電状況を考慮しつつ、適宜、充電動作を行って、コンデンサＣ１の電圧を所定のレベルに維持することができる。
【０１００】
また、図６の具体例の場合、コンデンサＣ１に対して並列にバリスタＺＲが接続されている。このバリスタＺＲは、コンデンサＣ１を過充電などから保護する保護回路として作用する。
【０１０１】
例えば、アーク遮断動作の際には、インバータの出力を遮断した後でも、ケーブル１２０Ａ、１２０Ｂが有する寄生インダクタンスにより、多量の順方向電流がコンデンサＣ１に流入することがある。このような場合には、コンデンサＣ１がこの電流により過充電されることがあるが、バリスタＺＲを並列に設けることにより、充電電荷を放電させてコンデンサＣ１を保護できる。
【０１０２】
図６に表した電源の動作について、以下に具体例を挙げて説明する。
【０１０３】
インバータＩＮＶ１・２のスイッチング周波数を５０ｋＨｚ、スパッタ電流を２アンペア、逆バイアス電圧源Ｃ１の所定充電電圧を２００ボルト、コンデンサＣ１の容量を０．１μＦとすると、完全に放電したコンデンサＣ１を充電するための所要時間Ｔは、以下の如くである。
2004064817.tif 000003
ここでインバータのスイッチング周期は２０μ秒より短いので、スパッタ中にコンデンサＣ１に対して１０μ秒間の充電動作を行うことの影響は無視しうる。
【０１０４】
また、電源の起動時などのように、コンデンサＣ１が充電されていない状態で、電源の出力電流が立ち上がる場合について説明すると、２アンペアの出力電流が立ち上がるまでに１ｍ秒を要する場合には、コンデンサＣ１の充電の所要時間Ｔは、以下の如くである。
2004064817.tif 000004
つまり、コンデンサＣ１が充電されていない状態から電源を起動した場合でも、僅か１４０μ秒で充電を完了できる。
【０１０５】
一方、コンデンサＣ１の充電電圧を２００ボルトとした場合、バリスタＺＲの放電開始電圧は例えば２４０ボルト程度とすることができる。つまり、出力ケーブル１２０Ａ、１２０Ｂの寄生インダクタンスによる電流がコンデンサＣ１の充電方向に流れて電圧が２４０ボルトまで上昇すると、バリスタＺＲがオンして放電され、コンデンサＣ１を保護できる。
【０１０６】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【０１０７】
例えば、図１乃至図６を参照しつつ前述した具体例に関しては、スパッタ用電源を例に挙げて説明したが、本発明の電源はスパッタ用に限定されるものではなく、マグネトロンの発振用電源としても同様に用いて同様の作用効果が得られる。
【０１０８】
図７は、本発明の電源をマグネトロンの発振に用いた構成を例示する概念図である。
【０１０９】
すなわち、図１乃至図６に関して前述した本発明の電源は、マグネトロン２００を駆動する電源としても用いることができる。
【０１１０】
すなわち、図７は、マグネトロンを用いたマイクロ波発生システムを表す。本発明の電源１１０は、所定の直流高電圧をマグネトロン２００に印加して発振させる。マグネトロン２００の発振により生じたマイクロ波電力は、導波管を伝送路としてアイソレータ３１０、マイクロ波センサ３２０、マイクロ波整合器３４０を介して、負荷５００に供給される。また、センサ３２０からはフィードバック信号ＦＳが、電源１１０のインバータに与えられ、マイクロ波の出力電力の制御が行われる。
【０１１１】
このようなシステムの場合にも、本発明の第１実施形態に基づいてマグネトロン２００にリップルの少ない安定した順方向電力を供給して安定した発振動作を生じさせることができる。そして、本発明の第２実施形態によれば、その間に逆バイアス電圧源Ｃ１を適宜、充電しておき、マグネトロン２００において突発的な短絡的電流が生じた場合にも、電源１１０は、上述したアーク放電遮断動作と同様の動作により、迅速に電流を遮断することができる。その結果として、高性能で軽量且つコンパクトな電源を実現できる。
【０１１２】
また一方、本発明の電源、スパッタ用電源及びスパッタ装置における各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択採用したものも、本発明の要旨を包含する限り本発明の範囲に包含される。
【０１１３】
より具体的には、例えば、スイッチング回路としてＭＯＳトランジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）の記号により例示したものや、保護用素子としてバリスタの記号により例示したものなどは、これら特定の電気素子には限定されず、同様の機能または作用を有する単一の電気素子あるいは複数の電気素子を含む電気回路として構成することができ、これらすべての変形は、本発明の範囲に包含される。
【０１１４】
また、同様に、インバータやコンパレータ、論理回路、保護回路などの具体的な構成や、ダイオード、抵抗、トランジスタをはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。
【０１１５】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての電源、スパッタ用電源及びスパッタ装置は本発明の範囲に包含される。
【０１１６】
【発明の効果】
以上説明したように、本発明によれば、インバータ電流のスイッチング周波数を高くせずに、またインダクタを大きくせず、かつ出力コンデンサを付加せずに、電源の出力電流における振動成分（リップル）を小さくできるので、小型軽量で運転時の電力効率が高い電源を実現できる。
【０１１７】
また、本発明の第２実施形態によれば、トランスの巻線やそれに付随する整流器などを設けることなく、逆バイアス電圧源を充電してアーク放電を迅速に遮断することができ、しかも、小型化や軽量化、低コスト化も実現可能な電源、スパッタ電源及びスパッタ装置を提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本実施形態にかかる電源の要部を表す模式図である。
【図２】遅延回路（ＤＥＬＡＹ）におけるパルス遅延処理を説明するための概念図である。
【図３】遅延前後の駆動パルス波形を表すグラフ図である。
【図４】遅延回路（ＤＥＬＡＹ）の具体例を表す模式図である。
【図５】本発明の第２実施形態の電源の一部を表す模式図である。
【図６】制御回路ＣＣの具体例を表す模式図である。
【図７】本発明の電源をマグネトロンの発振に用いた構成を例示する概念図である。
【図８】ＤＣ（ｄｉｒｅｃｔ　ｃｕｒｒｅｎｔ）スパッタ装置の要部構成を表す模式図である。
【図９】本発明者が本発明に至る過程で試作したスパッタ用電源の要部を表す模式図である。
【図１０】スパッタ中にアーク放電が発生した状態を例示する模式図である。
【符号の説明】
１００　基板
１０１　真空チャンバ
１０４　ターゲット
１０６　真空排気ポンプ
１０７　ガス供給源
１０８　グロー放電
１１０　電源（スパッタ用電源、マグネトロン用電源）
１２０Ａ、１２０Ｂ　ケーブル
１５０　アーク放電
２００　マグネトロン
ＡＳ　アークセンサ
Ｃ１　逆バイアス電圧源
Ｃ　コンデンサ
Ｄ１、２、ＤＡ１、２　ダイオード
ＤＢ１〜３　整流器
ＤＣ１　直流電源
ＤＥＬＡＹ　遅延回路
ＩＧＢＴ１，ＩＧＢＴ２　スイッチング回路
ＩＮＶ１、２　インバータ
Ｌ１、Ｌ２　インダクタ
Ｎ１、Ｎ２　巻線
Ｑ１〜６　スイッチング回路
ＱＢ１、ＱＢ２　スイッチング素子
Ｔ１　トランス
ＴＣ　タイミング回路
ＺＲ　バリスタ
【図１】
2004064817.tif 000005
【図２】
2004064817.tif 000006
【図３】
2004064817.tif 000007
【図４】
2004064817.tif 000008
【図５】
2004064817.tif 000009
【図６】
2004064817.tif 000010
【図７】
2004064817.tif 000011
【図８】
2004064817.tif 000012
【図９】
2004064817.tif 000013
【図１０】
2004064817.tif 000014