(57)【要約】【課題】回路に供給される電源電流を低減することが可能なステレオ増幅回路を提供することを目的とする。【解決手段】電源１１６は、ＰＷＭ１０４によって出力されるパルス信号がプラスであってＦＥＴ１０８がオン状態の時、当該ＦＥＴ１０８に対して電流を供給するとともに、ＰＷＭ１０６によって出力されるパルス信号がプラスであってＦＥＴ１１２がオン状態の時、当該ＦＥＴ１１２に対して電流を供給する。一方、電源１１８は、ＰＷＭ１０４によって出力されるパルス信号がマイナスであってＦＥＴ１１０がオン状態の時、当該ＦＥＴ１１０に対して電流を供給するとともに、ＰＷＭ１０６によって出力されるパルス信号がマイナスであってＦＥＴ１１４がオン状態の時、当該ＦＥＴ１１４に対して電流を供給する。【選択図】　　　　図１
2004040174.tif 000002
【特許請求の範囲】
【請求項１】
第１のアナログ入力信号をパルス幅変調する第１のパルス幅変調手段と、
前記第１のパルス幅変調手段から出力されるパルス信号に基づいて、交互にオン又はオフのスイッチング動作を行う２つの第１のスイッチング素子と、
正相接続され、前記第１のスイッチング素子の出力信号を再生する第１のスピーカと、
第２のアナログ入力信号を反転する反転手段と、
前記反転手段の出力信号をパルス幅変調する第２のパルス幅変調手段と、
前記第２のパルス幅変調手段から出力されるパルス信号に基づいて、交互にオン又はオフのスイッチング動作を行う２つの第２のスイッチング素子と、
逆相接続され、前記第２のスイッチング素子の出力信号を再生する第２のスピーカと、
を備えることを特徴とするステレオ増幅回路。
【請求項２】
請求項１に記載のステレオ増幅回路において、
前記第１及び第２のスイッチング素子は、電界効果トランジスタであることを特徴とするステレオ増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｄ級電力増幅器を用いたステレオ増幅回路に関する。
【０００２】
【従来の技術】
従来より、音声信号や音響信号を効率的に電力増幅するために、音声用及び音響用のステレオ増幅回路に、Ｄ級電力増幅器が用いられることがある。このようなＤ級電力増幅器を用いたステレオ増幅回路は、左チャネルのアナログ信号をパルス幅変調して得られるパルス信号によりスイッチング素子を動作させ、当該スイッチング素子の出力信号をスピーカにより再生するとともに、右チャネルのアナログ信号をパルス幅変調して得られるパルス信号によりスイッチング素子を動作させ、当該スイッチング素子の出力信号をスピーカにより再生する。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した従来のＤ級電力増幅器を用いたステレオ増幅回路は、電池等の内部インピーダンスが大きい電源を用いた場合、回路に供給される電源電流が過渡的に大きくなると、電源電圧が低下する。一般に、ステレオ増幅回路においては、主な音声が２つのスピーカ間の中央から聴こえるようにするために、左右の音声出力信号の位相をおおむね一致させる必要があるため、電源電流の和が大きくなる傾向がある。このため、電源電圧が低下しやすい。
【０００４】
このような電源電圧の低下は、スピーカから再生される信号に歪みが生じたり、電池等の寿命が短くなるという問題を生じさせる。このため、回路に供給される電源電流を低減することが要求されている。
【０００５】
本発明は、上記問題点を解決するものであり、その目的は、回路に供給される電源電流を低減することが可能なステレオ増幅回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、請求項１に記載の発明は、第１のアナログ入力信号をパルス幅変調する第１のパルス幅変調手段と、前記第１のパルス幅変調手段から出力されるパルス信号に基づいて、交互にオン又はオフのスイッチング動作を行う２つの第１のスイッチング素子と、正相接続され、前記第１のスイッチング素子の出力信号を再生する第１のスピーカと、第２のアナログ入力信号を反転する反転手段と、前記反転手段の出力信号をパルス幅変調する第２のパルス幅変調手段と、前記第２のパルス幅変調手段から出力されるパルス信号に基づいて、交互にオン又はオフのスイッチング動作を行う２つの第２のスイッチング素子と、逆相接続され、前記第２のスイッチング素子の出力信号を再生する第２のスピーカとを備えることを特徴とする。
【０００７】
このようなステレオ増幅回路では、一方のアナログ入力信号を反転させた上でパルス変調し、出力されるパルス信号に基づいてスイッチング素子を動作させ、このスイッチング素子の出力信号を、逆相接続されたスピーカにより再生しており、当該アナログ信号の増幅の際の電源電流と、他方のアナログ入力信号の増幅の際の電源電流との和のピークを小さくすることが可能になる。従って、スピーカから再生される信号に歪みが生じたり、電池等の寿命が短くなることを防止することができる。
【０００８】
また、本発明は請求項２に記載されるように、前記ステレオ増幅回路において、前記第１及び第２のスイッチング素子は、電界効果トランジスタであることを特徴とする。
【０００９】
スイッチング素子を電界効果トランジスタとすることにより、スイッチング動作を高速に行うことができる。即ち、アナログ入力信号が高周波の場合であっても、適切なスイッチング動作が可能となる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１は、本発明の実施の形態に係るステレオ増幅回路の構成例を示す図である。同図に示すステレオ増幅回路１００は、左チャネルアナログ信号及び右チャネルアナログ信号を増幅してスピーカから出力するものである。
【００１１】
このステレオ増幅回路１００は、右チャネルアナログ信号を反転する反転回路１０２と、左チャネルアナログ信号をパルス幅変調するパルス幅変調器（ＰＷＭ）１０４と、反転した右チャネルアナログ信号をパルス幅変調するパルス幅変調器（ＰＷＭ）１０６と、ＰＷＭ１０４から出力されるパルス信号により、交互にオン又はオフのスイッチング動作を行う電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ　）１０８、１１０と、ＰＷＭ１０６から出力されるパルス信号により、交互にオン又はオフのスイッチング動作を行う電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ　）１１２、１１４と、プラス電流を供給する電池等の電源１１６と、当該電源１１６の内部抵抗１１７と、マイナス電流を供給する電池等の電源１１８と、当該電源１１８の内部抵抗１１９と、正相接続され、スイッチング素子１０８、１１０の出力信号を再生するスピーカ１２４と、当該スピーカ１２４のボイスコイル１２５と、逆相接続され、スイッチング素子１１２、１１４の出力信号を再生するスピーカ１２６と、当該スピーカ１２６のボイスコイル１２７、電源１１６が供給する電流を測定する交流電流計１３０と、電源１１８が供給する電流を測定する交流電流計１３２とを備えて構成される。
【００１２】
なお、スイッチング素子をＦＥＴとしたのは、スイッチング動作を高速に行うことができ、アナログ入力信号が高周波の場合であっても、適切なスイッチング動作が可能となるためである。
【００１３】
ステレオ増幅回路１００が左チャネルアナログ信号を入力して、スピーカ出力する際の動作は以下の通りとなる。即ち、ＰＷＭ１０４は、入力される左チャネルアナログ信号を、周期が一定で、且つ、パルス幅が当該左チャネルアナログ信号の大きさに比例するパルス信号に変換して出力する。このパルス信号は、ＦＥＴ１０８、１１０のゲートにそれぞれ入力される。
【００１４】
ＦＥＴ１０８、１１０は、ＰＷＭ１０４から出力されたパルス信号を増幅する。具体的には、ＦＥＴ１０８は、ゲートに入力されるパルス信号がマイナスの時、オン状態となる。このため、電源１１６から供給されるプラス電流は、ＦＥＴ１０８を介して、スピーカ１２４へ流れる。一方、ＦＥＴ１１０は、ゲートに入力されるパルス信号がマイナスの時、オフ状態となる。このため、電源１１８から供給されるマイナス電流は、スピーカ１２４へ流れない。
【００１５】
また、ＦＥＴ１０８は、ゲートに入力されるパルス信号がプラスの時、オフ状態となる。このため、電源１１６から供給されるプラス電流は、スピーカ１２４へ流れない。一方、ＦＥＴ１１０は、ゲートに入力されるパルス信号がプラスの時、オン状態となる。このため、電源１１８から供給されるマイナス電流は、ＦＥＴ１１０を介して、スピーカ１２４へ流れる。
【００１６】
これらＦＥＴ１０８及び１１０のスイッチング動作により、ＰＷＭ１０４から出力されたパルス信号が増幅され、スピーカ１２４へ出力されることになる。
【００１７】
スピーカ１２４内のボイスコイル１２５は、低域通過型フィルタ（ＬＰＦ）としての役割を果たしており、スピーカ１２４に流れ込むパルス信号を復調して、元の左チャネルアナログ信号が増幅された信号を出力する。
【００１８】
一方、ステレオ増幅回路１００が右チャネルアナログ信号を入力して、スピーカ出力する際の動作は以下の通りとなる。即ち、反転回路１０２は、入力される右チャネルアナログ信号を反転して出力する。
【００１９】
ＰＷＭ１０６は、この反転された右チャネルアナログ信号を、周期が一定で、且つ、パルス幅が当該反転された右チャネルアナログ信号の大きさに比例するパルス信号に変換して出力する。このパルス信号は、ＦＥＴ１１２、１１４のゲートにそれぞれ入力される。
【００２０】
ＦＥＴ１１２、１１４は、ＰＷＭ１０６から出力されたパルス信号を増幅する。具体的には、ＦＥＴ１１２は、ゲートに入力されるパルス信号がマイナスの時、オン状態となる。このため、電源１１６から供給されるプラス電流は、ＦＥＴ１１２を介して、スピーカ１２６へ流れる。一方、ＦＥＴ１１４は、ゲートに入力されるパルス信号がマイナスの時、オフ状態となる。このため、電源１１８から供給されるマイナス電流は、スピーカ１２６へ流れない。
【００２１】
また、ＦＥＴ１１２は、ゲートに入力されるパルス信号がプラスの時、オフ状態となる。このため、電源１１６から供給されるプラス電流は、スピーカ１２６へ流れない。一方、ＦＥＴ１１４は、ゲートに入力されるパルス信号がプラスの時、オン状態となる。このため、電源１１８から供給されるマイナス電流は、ＦＥＴ１１４を介して、スピーカ１２６へ流れる。
【００２２】
これらＦＥＴ１１２及び１１４のスイッチング動作により、ＰＷＭ１０６から出力されたパルス信号が増幅され、スピーカ１２６へ出力されることになる。
【００２３】
スピーカ１２６内のボイスコイル１２７は、低域通過型フィルタ（ＬＰＦ）としての役割を果たしており、スピーカ１２６に流れ込むパルス信号を復調して、元の右チャネルアナログ信号が増幅された信号を出力する。
【００２４】
ところで、一般に、ステレオ増幅回路においては、主な音声が２つのスピーカ間の中央から聴こえるようにするために、左右の音声出力信号の位相をおおむね一致させる必要がある。従って、ステレオ増幅回路に入力される左チャネルアナログ信号と右チャネルアナログ信号は、通常、ほぼ同じ大きさとなる。以下においては、左チャネルアナログ信号と右チャネルアナログ信号が同じ大きさである場合における本実施形態のステレオ増幅回路１００の動作を、従来のステレオ増幅回路の動作と比較しつつ、説明する。なお、従来のステレオ増幅回路は、本実施形態のステレオ増幅回路１００において、反転回路１０２を取り除き、スピーカ１２６を正相接続した構成を有する。
【００２５】
図２は、ＰＷＭの出力信号と電源が供給する電流の対応関係を示す図である。本実施形態のステレオ増幅回路１００に同じ大きさの左チャネルアナログ信号と右チャネルアナログ信号とが入力される場合を考える。この場合、ＰＷＭ１０４から出力されるパルス信号が図２（ａ）に示すものであれば、ＰＷＭ１０６から出力されるパルス信号は、反転回路１０２によって右チャネルアナログ信号が反転されているため、図２（ｂ）に示すものとなる。
【００２６】
電源１１６は、ＦＥＴ１０８がオン状態の時、換言すれば、ＰＷＭ１０４によって出力されるパルス信号がマイナスの時（図２（ａ）の２０２）、当該ＦＥＴ１０８に対して電流を供給する。また、電源１１６は、ＦＥＴ１１２がオン状態の時、換言すれば、ＰＷＭ１０６によって出力されるパルス信号がマイナスの時（図２（ｂ）の２０３）、当該ＦＥＴ１１２に対して電流を供給する。従って、電源１１６が供給する電流（交流電流計１３０が示す値）は、図２（ｃ）に示すものとなる。
【００２７】
一方、電源１１８は、ＦＥＴ１１０がオン状態の時、換言すれば、ＰＷＭ１０４によって出力されるパルス信号がプラスの時（図２（ａ）の２０１）、当該ＦＥＴ１１０に対して電流を供給する。また、電源１１８は、ＦＥＴ１１４がオン状態の時、換言すれば、ＰＷＭ１０６によって出力されるパルス信号がプラスの時（図２（ｂ）の２０４）、当該ＦＥＴ１１４に対して電流を供給する。従って、電源１１８が供給する電流（交流電流計１３２が示す値）は、電源１１６と同様、図２（ｃ）に示すものとなる。
【００２８】
これに対し、従来のステレオ増幅回路に同じ大きさの左チャネルアナログ信号と右チャネルアナログ信号とが入力される場合には、反転回路１０２が存在しないため、ＰＷＭ１０４とＰＷＭ１０６から出力されるパルス信号は、何れも図２（ａ）に示すものとなる。
【００２９】
電源１１６は、ＦＥＴ１０８がオン状態の時、換言すれば、ＰＷＭ１０４によって出力されるパルス信号がマイナスの時（図２（ａ）の２０２）、当該ＦＥＴ１０８に対して電流を供給する。ところが、この時、ＦＥＴ１１２もオン状態になるため、電源１１６は、当該ＦＥＴ１１２に対しても電流を供給しなければならず、本実施形態のステレオ増幅回路１００において電源１１６が供給する電流の２倍のピークとなる（図２（ｅ））。
【００３０】
電源１１８についても同様である。即ち、電源１１８は、ＦＥＴ１１０がオン状態の時、換言すれば、ＰＷＭ１０４によって出力されるパルス信号がプラスの時（図２（ａ）の２０１）、当該ＦＥＴ１１０に対して電流を供給する。ところが、この時、ＦＥＴ１１４もオン状態になるため、電源１１８は、当該ＦＥＴ１１４に対しても電流を供給しなければならず、本実施形態のステレオ増幅回路１００において電源１１８が供給する電流の２倍のピークとなる（図２（ｄ））。
【００３１】
従って、本実施形態のステレオ増幅回路１００は、従来のステレオ増幅回路と比較して、電源が供給する電流のピークが１／２で済む。このため、電源１１６、１１８の内部抵抗１１７、１１９が大きい場合でも、回路に供給される電源電流を小さくすることができ、電源電圧が低下することにより、スピーカから再生される信号に歪みが生じたり、電池等の寿命が短くなることを防止することができる。
【００３２】
【発明の効果】
請求項１に記載された発明によれば、一方のアナログ入力信号を反転させた上でパルス変調し、出力されるパルス信号に基づいてスイッチング素子を動作させ、このスイッチング素子の出力信号を、逆相接続されたスピーカにより再生しており、当該アナログ信号の増幅の際の電源電流と、他方のアナログ入力信号の増幅の際の電源電流との和のピークを小さくすることが可能になる。従って、スピーカから再生される信号に歪みが生じたり、電池等の寿命が短くなることを防止することができる。
【００３３】
また、請求項２に記載された発明によれば、スイッチング素子を電界効果トランジスタとすることにより、スイッチング動作を高速に行うことができる。即ち、アナログ入力信号が高周波の場合であっても、適切なスイッチング動作が可能となる。
【図面の簡単な説明】
【図１】本発明を適用した一実施形態のステレオ増幅回路の構成例を示す図である。
【図２】ＰＷＭの出力信号と電源が供給する電流の対応関係を示す図である。
【符号の説明】
１００　ステレオ増幅回路
１０２　反転回路
１０４、１０６　ＰＷＭ
１０８、１１０、１１２、１１４　ＦＥＴ
１１６、１１８　電源
１１７、１１９　内部抵抗
１２４、１２６　スピーカ
１２５、１２７　ボイスコイル
１３０、１３２　交流電流計
【図１】
2004040174.tif 000003
【図２】
2004040174.tif 000004