(57)【要約】【課題】主電流の向きが逆となって、半導体素子に逆並列に接続した転流ダイオードに電流が流れる転流期にあっても、半導体スイッチング装置から半導体素子にゲート電流を無駄に流していた。【解決手段】還流期になって転流ダイオードに電流が流れると、その転流ダイオードで生じた電圧降下によって、半導体素子のゲート・カソード（Ｇ・Ｋ）間の電圧が変化する。還流期検出手段（５）によりその電圧変化を検出すると、ゲート電流低下手段（５）により、当該半導体スイッチング装置（ＧＤＵ）から出力するゲート電流を、その半導体素子がターンオフしない程度に低下させる。【選択図】        図１
2004222359.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子のゲートをスイッチング制御するための半導体スイッチング装置において、
前記半導体素子に逆並列に接続された転流ダイオードに電流が流れる還流期を検出する還流期検出手段と、前記還流期検出手段により還流期を検出すると、ゲートをオンにするゲート電流を所定値に低下させるゲート電流低下手段とを備えたことを特徴とする半導体スイッチング装置。
【請求項２】
前記所定値は、前記半導体素子をオン状態に保持するために必要な値以上である請求項１記載の半導体スイッチング装置。
【請求項３】
前記還流期検出手段は、半導体素子のゲート・カソード間の電圧をモニタし、前記還流ダイオードに電流が流れたことにより、ゲート・カソード間に生じる電圧変化を検出することで還流期に移行したと判断する請求項１記載の半導体スイッチング装置。
【請求項４】
前記ゲート電流をパルス波形とした請求項１〜３のいずれかに記載の半導体スイッチング装置。
【請求項５】
前記パルス波形の低レベル時の大きさを０とした請求項４記載の半導体スイッチング装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体素子をスイッチング制御する半導体スイッチング装置に関するものである。
【０００２】
【従来の技術】
ＧＣＴサイリスタ（以後ＧＣＴと呼ぶ）などの半導体素子は、半導体スイッチング装置としてのゲートドライバユニット（以下ＧＤＵと呼ぶ）により、ゲートを制御することにより、ターンオンだけでなくターンオフも可能なために各種半導体装置に多用されている。そのＧＣＴには、還流ダイオーが逆並列にして接続されており、ＧＣＴに流れていた主電流が反転する還流期にはその還流ダイオードに電流が流れる。
【０００３】
ゲートターンオフ（自己消弧型）のスイッチング素子に関する技術としては以下のようなものが知られている。
【０００４】
スイッチング素子に、フィードバッグダイオードが逆並列接続されると共に、スナバコンデンサ及びスナバダイオードの直列接続体からなるスナバ回路が並列接続されている電力変換装置のスイッチング制御方法において、ターンオン時、ターンオフ時などの損失を低減することが開示されている（例えば特許文献１参照）。
【０００５】
オンゲート時の電力消費を低減するために、ゲート回路のパルストランスの２次側オンゲート電流が流れる経路に別の半導体スイッチを接続し、一定時間オンするようにしたものがある（例えば特許文献２）。
【０００６】
ターンオフ時の電力損失を低減するために、ターンオフ信号として、高低二つのレベル信号を用いてＧＴＯをターンオフさせている（例えば特許文献３）。
【０００７】
ＧＴＯをターンオフさせるために逆バイアスを印加するための抵抗での抵抗損失を低減するために、その抵抗にスイッチ素子を接続し、オン期間中、抵抗を電源から解放するようにしている（例えば特許文献４）。
【０００８】
【特許文献１】
特開平７−１４７７６４号「スイッチング方法および装置」（請求項１、図１）
【特許文献２】
特開昭５７−２０３３３１号「ゲートターンオフサイリスタのゲート制御回路」（請求項１、図３）
【特許文献３】
特開平６−２６１５３４号「電力用変換装置およびその制御方法」（段落［００１１］、図１）
【特許文献４】
特開平５６−３０３１２０号「逆バイアス回路」（請求項１、図１）
【０００９】
【発明が解決しようとする課題】
上記還流期に流れる逆向きの電流は還流ダイオードに流れるため、遮断状態となっているＧＣＴにはゲート電流を流す必要はないが、従来は、この還流期にもゲート電流が流れていたため電力を消費していた。
【００１０】
上述した特許文献１〜３はいずれもターンオン時およびターンオフ時の半導体素子での損失を低減するものであり、駆動回路側での電力損失について言及したものはない。特許文献４は、本願と同様に駆動回路側での電力損失を低減するものであるが、これは同駆動回路内の抵抗に発生する損失を低減するものであり、還流期に無駄に流れるゲート電流を抑制しようとするものではない。
【００１１】
この発明は、還流期に無駄に流れるゲート電流を抑制できる半導体スイッチング装置を提供するものである。
【００１２】
【課題を解決するための手段】
還流期には、半導体素子にゲート電流を流す必要がないため、本発明では、その還流期になったことを検出してゲート電流を低下するようにしている。そのために本発明は、前記半導体素子に逆並列に接続された転流ダイオードに電流が流れる還流期を検出する還流期検出手段と、前記還流期検出手段によって還流期を検出すると、前記ゲートをオンにするゲート電流を所定値に低下させるゲート電流低下手段とを備える。
【００１３】
【発明の実施の形態】
実施の形態１．
図１に実施の形態１によるゲートドライバユニット（ＧＤＵ）の制御回路図を示す。交流入力ＡＣは、整流回路１および平滑コンデンサ２により直流に変換される。その直流電圧は、チョッパー回路３によって所定の電圧に降下され、また、電圧レギュレータ４で定電圧化されてロジック回路５に供給される。
【００１４】
前記チョッパー回路３の出力電圧は、更にＤＣ／ＤＣコンバータ６により所望の電圧に変換され、そしてパルストランス７の２次側およびＦＥＴ８を通じて出力端子Ｇに供給される。このパルストランス７は、ＧＣＴ（ＧＣＴサイリスタ）をターンオンさせるために、高い波高値のゲート電流を重畳するためのものであり、そのために、パルストランス７の１次側に、ダイオードやスイッチ素子を含む周知の駆動回路９が接続されている。
【００１５】
前記ＤＣ／ＤＣコンバータ６の（−）側端子は出力端子Ｋに接続される。そして、Ｇ−Ｋ端子間には、ＦＥＴ１０を介してコンデンサ１１が接続されている。このＧＤＵの出力端子Ｇ、Ｋは、図３に示されるように、ＧＣＴのゲート、カソードにそれぞれ接続される。このＧＣＴには、還流ダイオードＤｉが逆並列にして接続されている。通常期には左図のように、ＧＤＵよりの定常ゲート電流▲１▼がＧＣＴのゲートからカソード（陰極）に流れることにより、ターンオンしたＧＣＴに主電流▲２▼が流れる。
【００１６】
一方、主電流▲２▼の向きが反転する還流期では右図のように、その主電流▲２▼は、還流ダイオードＤｉよりもインピーダンスの低いＧＤＵを通じて、ＧＣＴのゲートからＧＣＴのアノード（陽極）へに向けて流れようとする。ＧＤＵは、定常ゲート電流▲１▼を最大でＩＧの大きさに制限しているため、電流▲２▼の内、ＩＧの大きさの電流がＧＤＵおよびＧＣＴを通じて流れ、残りの電流（▲２▼−ＩＧ）が還流ダイオードＤｉに流れる。従来は、還流期にあってもＩＧの大きさの定常ゲート電流をＧＤＵが出力していたため無駄に電力を消費していた。
【００１７】
一方、実施の形態１では、前記ロジック回路５により、出力端子Ｇ・Ｋ間の電圧（つまりＧＣＴのゲート・カソード間の電圧）をモニタして、その電圧に変化が生じた時、還流期になったとして、出力端子Ｇ・Ｋより出力する定常ゲート電流を所定値に低下させている。
【００１８】
図２は上記ＧＤＵの動作を示したタイムチャートである。ロジック回路５にてＧＣＴのゲート・カソード間の電圧をモニタしており、時点ｔ１にて主電流▲２▼の向きが反転しており、この時点ｔ１以後、逆向きの主電流▲２▼が次第に増大していくが、ＩＧに達するまでは、主電流（大きさをＸとする）は、インピーダンスの低い、ＧＤＵおよびＧＣＴを通じて流れるため、ＧＤＵはＸの大きさのゲート電流を出力することになる。
【００１９】
その主電流▲２▼がＩＧを上回ると、その上回った分の電流（▲２▼−ＩＧ）が還流ダイオードＤｉに流れる。還流ダイオードＤｉに電流が流れ、これにより生じた電圧降下により、ＧＣＴのゲート・カソード間電圧が変化する。ロジック回路５は、その電圧変化を時点ｔ２にて検知すると、還流期に移行したと判断して、ＦＥＴ８へのゲート信号をハイからローに切替えてＧＤＵからの定常ゲート電流▲１▼をＩＧから所定値に低下させて還流モードとする。前記還流期の判定には、ゲート・カソード間電圧から行うため、部品の追加を必要としない。また、前記所定値とは、ＧＣＴをオン状態に保持するのに必要な値以上とすることにより、無用なターンオフ動作を防止する。
【００２０】
その後、主電流▲２▼の向きが負から正に反転する時点ｔ３にて還流期から通常期に移行し、その後、時点ｔ４にて主電流▲２▼が所定値に復帰すれば、ＦＥＴ８へのゲート信号がローからハイに切替えられることにより、ＧＤＵからＩＧの大きさの定常ゲート電流▲１▼を出力する。
【００２１】
このように、還流モード期間にあっては、定常ゲート電流がＩＧから所定値に低下されるので、その期間での電力消費を低減できる。
【００２２】
実施の形態２．
図４に実施の形態２によるＧＤＵの回路図を示す。主電流▲２▼がＩＧ以下の場合には、上述のごとく、その主電流▲２▼のすべてがＧＤＵの出力電流としてＧＣＴに流れ、還流ダイオードＤｉには流れないため、ＧＤＵは還流期であると検知せず、よってＩＧ以下の還流電流がＧＤＵの出力電流としてＧＣＴへ流れ続けることになる。
【００２３】
そこで、本実施の形態２ではロジック回路５１は、出力端子Ｇ・Ｋより出力する定常ゲート電流が、図５に示すように、オン／オフを繰返すパルス波形となるように、ＦＥＴ８のゲートに制御信号としてパルス信号を供給している。
【００２４】
この図５のタイムチャートに従って本発明を説明する。通常期にあっては、前記パルス信号に従ってオンオフするＧＣＴを通じて主電流▲２▼が流れる。そのパルス周波数は、交流電源の周波数よりも十分に高い周波数とする。そして、ＧＣＴに流れていた主電流が正から負に切り替わる時点ｔ１１から還流期となり、主電流は、既述したように、ＧＣＴと還流ダイオードＤｉとに分流して流れるが、主電流がＩＧよりも小さい時は、ＧＣＴのみに流れる。
【００２５】
この時点ｔ１１以後もパルス化された定常ゲート電流が流れるが、その定常ゲート電流がパルス波形のため時点ｔ１２にて電流値が０になると、前記主電流は、ＩＧより小さい場合であってもすべて還流ダイオードＤｉに流れるようになる。
【００２６】
還流ダイオードＤｉに電流が流れると、その還流ダイオードＤｉでの電圧降下の影響でＧＣＴのゲート・カソード間電圧が変化し、その変化がロジック回路５１で検知されることにより、還流モードになったことを検知できる。この検知により、ＦＥＴ８のゲートにオフの制御信号が出力され、ＧＤＵよりの出力電流が０になる。
【００２７】
還流ダイオードＤｉに流れていた電流が負から正に切り替る時点ｔ１３になると、還流ダイオードＤｉに流れていた電流は遮断され、これにより前記電圧降下がなくなと、ＧＤＵより、還流期から通常期に移行したことが検知され、ＧＤＵからパルスの定常ゲート電流が出力され、ターンオンしたＧＣＴに主電流が流れる。
【００２８】
このように、ゲートオン電流をパルス波形とすることにより、還流期（正確には時点ｔ１２〜ｔ１３の還流モード期間）には、定常期に流れていた定常ゲート電流の大きさに関係なく、ＧＤＵよりの定常ゲート電流を０にしているため無駄な電力消費をなくすことができる。また定常ゲート電流の低レベル期に０とすることにより、制御精度を向上できる。尚、前記定常ゲート電流の波形をパルスとしたが、三角波やリップル波形であっても同様な効果を得ることができる。
【００２９】
【発明の効果】
この発明によれば、半導体素子に逆向きの電流が流れる還流期になったことを検出し、その検出により、半導体素子のゲートをオンにするゲート電流を低下させるようにしたのでその還流期での電力消費を低減できる。
【図面の簡単な説明】
【図１】実施の形態１によるゲートドライハユニットの回路図
【図２】図１のゲートドライバユニットの動作を示したタイムチャート
【図３】ＧＣＩおよび還流ダイオードに流れる電流を示した図
【図４】実施の形態２によるゲートドライハユニットの回路図
【図５】図４のゲートドライバユニットの動作を示したタイムチャート
【符号の説明】
１  整流回路、３  チョッパー回路、４  電圧レギュレータ、５  ロジック回路、６  ＤＣ／ＤＣコンバータ、７  パルストランス、８  ＦＥＴ、１０  ＦＥＴ、５１  ロジック回路
【図１】
2004222359.tif 000003
【図２】
2004222359.tif 000004
【図３】
2004222359.tif 000005
【図４】
2004222359.tif 000006
【図５】
2004222359.tif 000007