(57)【要約】【課題】  配線基板と半導体チップ、半導体チップ同士の電気的接合部が均一であり、信頼性が高く、かつ低抵抗の半導体チップ実装体を提供する。【解決手段】  配線基板１０上に、外部引き出し電極に突起電極（バンプ）２３を有する半導体チップ２０を搭載し、この半導体チップ２０の上に半導体チップ３０を搭載する。配線基板１０の配線層１２と半導体チップ２０の突起電極２３との間、半導体チップ２０，３０の突起電極同士を電解めっきにより電気的に接続させる。配線層１２と突起電極２３との間および半導体チップ２０，３０の突起電極同士はめっき膜２４，３３により安定して接続される。【選択図】        図１
2004363573.tif 000002
【特許請求の範囲】
【請求項１】
表面に配線層を有する配線基板と、
突起電極を有すると共に前記配線基板上に搭載され、前記突起電極が前記配線層に接触すると共に、少なくとも前記突起電極と前記配線層との接触部の周囲が導電性のめっき膜により被覆されてなる第１の半導体チップと、
突起電極を有すると共に前記第１の半導体チップ上に積層して搭載され、少なくとも互いの突起電極同士の接触部の周囲が導電性のめっき膜により被覆されてなる１または２以上の第２の半導体チップ
とを備えたことを特徴とする半導体チップ実装体。
【請求項２】
前記めっき膜は、銅（Ｃｕ），ニッケル（Ｎｉ），金（Ａｕ），錫（Ｓｎ）またはこれら金属の合金により構成されている
ことを特徴とする請求項１記載の半導体チップ実装体。
【請求項３】
前記第１の半導体チップは、その両面間を貫通する貫通孔内に導電性材料を埋設して形成された貫通電極を有すると共に、前記貫通電極の端部に外部引き出し電極を有し、前記外部引出電極に前記突起電極が形成されている
ことを特徴とする請求項１または２記載の半導体チップ実装体。
【請求項４】
前記配線基板と第１の半導体チップとの接続部における前記突起電極および外部引き出し電極の全体が前記めっき膜により被覆されている
ことを特徴とする請求項３記載の半導体チップ実装体。
【請求項５】
前記半導体チップの突起電極の全体が前記めっき膜により被覆されている
ことを特徴とする請求項４記載の半導体チップ実装体。
【請求項６】
前記配線基板上に搭載された第１の半導体チップおよび第２の半導体チップが樹脂で封止されている
ことを特徴とする請求項１乃至５のいずれか１に記載の半導体チップ実装体。
【請求項７】
前記第２半導体チップおよび前記配線基板が、前記第１の半導体チップの貫通電極に対向する位置に貫通電極を有し、前記複数の貫通電極が前記突起電極を介して電気的に接続されている
ことを特徴とする請求項１乃至６のいずれか１に記載の半導体チップ実装体。
【請求項８】
表面に配線層を有する配線基板に対して、突起電極を有する第１の半導体チップの前記突起電極が前記配線基板の配線層上の所定の接続箇所に接触するように位置合わせを行うと共に、前記第１の半導体チップ上に、突起電極を有する１または２以上の第２の半導体チップを互いの突起電極同士が接触するように位置合わせを行う工程と、
前記第１の半導体チップの突起電極と前記配線基板の配線層の接続箇所との間、および前記第１および第２の半導体チップの突起電極同士をそれぞれめっき膜により電気的に接続させる工程
とを含むことを特徴とする半導体チップ実装体の製造方法。
【請求項９】
前記めっき膜を電気めっきまたは溶射めっきにより形成する
ことを特徴とする請求項８記載の半導体チップ実装体の製造方法。
【請求項１０】
前記めっき膜を、めっき液が収容されためっき槽の壁面に超音波振動を加えつつ形成する
ことを特徴とする請求項８または９に記載の半導体チップ実装体の製造方法。
【請求項１１】
前記第１および第２の半導体チップが実装された配線基板をめっき槽内に配置し、内部を減圧したのちめっき液を前記めっき層内に収容することにより、前記めっき膜を形成する
ことを特徴とする請求項８または９に記載の半導体チップ実装体の製造方法。
【請求項１２】
前記めっき膜を、めっき槽に収容されためっき液を加圧しつつ形成する
ことを特徴とする請求項８または９に記載の半導体チップ実装体の製造方法。
【請求項１３】
前記めっき膜を形成した後、前記配線基板上に搭載された第１の半導体チップおよび第２の半導体チップを樹脂で封止する工程を含む
ことを特徴とする請求項８ないし１２に記載の半導体チップ実装体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体チップがフリップチップ接続された半導体チップ実装体およびその製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化、軽量化の社会的要求に応えてＬＳＩ（Large Scale Integrated circuit) などの半導体装置では、小型化および高密度化が進んでいる。このような小型化および高密度化のひとつの手法として半導体チップの積層化が行われている。
【０００３】
従来、このような半導体チップの積層化は、図２に示したように、配線基板１００上に搭載された大きなサイズの半導体チップ１０１上にサイズの小さな半導体チップ１０２を接着材等により搭載し、配線基板１００、半導体チップ１０１，１０２間をボンディングワイヤ１０３によって電気的に接続したのち、樹脂封止することにより行われている。より小型化および高密度化を図るためには、半導体チップのサイズを小さくすると共に、各チップを薄くする必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような方法で積層した半導体チップ実装体は、以下のような問題を有していた。まず、ボンディングワイヤ１０３で半導体チップ１０１と配線基板１００上の基板電極とを電気的に接続しているために、特に高周波動作においてボンディングワイヤ１０３がインダクタンス成分となって、円滑な動作を阻害する要因となる。また、ボンディングワイヤ１０３が半導体チップ１０１，１０２の上面から突出しており、かつワイヤボンディングするための領域を確保しなければならないために、半導体チップの薄型化が充分できないという問題があった。更に、ボンディングワイヤ１０３は一般に金ワイヤが使用されるため、コスト増加の要因ともなる。また、ワイヤボンディングは、その接合時において、下段に積層されている半導体チップ１０１に掛かる荷重が大きく、それによって薄い半導体チップ１０１では破壊される虞がある。
【０００５】
このようなことから、最近、ワイヤボンディング法に代わる方法として下記のような半導体チップをフリップチップ接続するタイプのＣＳＰ（Chip Size Package;チップサイズパッケージ）が提案されている（特許文献１〜５）。フリップチップ法では、上記ワイヤボンディング法とは異なり、半導体チップの全面を利用して接続を行うことができると共に、突起電極（バンプ）をによって接続を行うために、非常に微細なチップの接合を行うことができ、高密度実装が可能になる。しかしながら、これらについても以下のような問題があった。
【０００６】
例えば、特許文献１〜３では、積層する半導体チップと配線基板とを位置合わせし、半田により接合したのち、次に積層する半導体チップを位置合わせし、半田接合している。このように半田を電気的な接着剤として使用する場合には、多段積層時の一括リフローはセルフアライメントの効果が期待できないため、半導体チップごとに順次半田接合を実施することになる。しかしながら、このような場合、最初に積層した接合部には、最後に積層するまでに数回の半田接合時による熱が負荷され、一段目と最終段目の接合部との間では構造が異なってくること、また、繰り返しの加熱で信頼性が低下することなどが懸念される。
【０００７】
一方、特許文献４，５では半導体チップと配線基板とを導電性接着剤を用いて電気的に接合している。しかしながら、導電性接着剤は導電性の点で劣り、かつ接着強度が低いため、経時変化する半導体では、その使用年数が経過するにつれて、電気的特性が低下する虞がある。
【特許文献１】特開２００２−２０３８７４号公報
【特許文献２】特開２００２−１７０９１９号公報
【特許文献３】特開平１０−１３５２７２号公報
【特許文献４】特開２００１−３３８９４９号公報
【特許文献５】特開平７−２６３４９３号公報
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、高密度実装が可能であり、かつ、半導体チップの突起電極と配線基板の配線層との間，および半導体チップの突起電極同士の電気的接続状態が均一であり、信頼性の高い半導体チップ実装体を提供することにある。
【０００９】
本発明の第２の目的は、上記信頼性の高い高密度の半導体チップ実装体を容易にかつ低コストで製造できる半導体チップ実装体の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明による半導体チップ実装体は、表面に配線層を有する配線基板と、突起電極を有すると共に前記配線基板上に搭載され、前記突起電極と配線層とが接触し、かつめっき膜により電気的に接続された第１の半導体チップと、突起電極を有すると共に前記第１の半導体チップ上に順次積層して搭載され、対向する互いの突起電極同士がめっきにより電気的に接続された１または２以上の第２の半導体チップとを備えた構成を有するものである。
【００１１】
めっき膜は、具体的には、電解めっきにより形成されたものであり、例えば銅（Ｃｕ），ニッケル（Ｎｉ），金（Ａｕ），錫（Ｓｎ）またはこれら金属の合金により構成されている。
【００１２】
本発明の半導体チップ実装体としては、半導体チップが、その両面を貫通する貫通孔内に導電性材料を埋設して形成された貫通電極を有し、その貫通電極の端部に外部引出電極を有し、外部引出電極に突起電極が形成されている態様のものが好ましい。また、第２半導体チップおよび配線基板にも、第１の半導体チップの貫通電極に対向する位置に貫通電極を設け、複数の貫通電極を突起電極を介して電気的に接続させることにより、電気的接続部を一直線状に配置する態様とすることが望ましい。
【００１３】
本発明による半導体チップ実装体の製造方法は、表面に配線層を有する配線基板の表面に、突起電極を有する第１の半導体チップを前記突起電極が配線層上の接続箇所に接触するように位置合わせを行うと共に、第１の半導体チップ上に、突起電極を有する１または２以上の第２の半導体チップを互いの突起電極同士が接触するように位置合わせをして積層する工程と、第１の半導体チップの突起電極と配線基板の配線層の接続箇所との間、および第１の半導体チップおよび第２の半導体チップの各突起電極同士をそれぞれめっきにより電気的に接続させる工程とを含むものである。
【００１４】
めっき法としては、好ましくは、電解めっきまたは溶射めっきが用いられる。
【００１５】
なお、めっきに際しては、めっき液が収容されためっき槽の壁面に超音波振動を加えつつめっき膜を形成する、または、第１および第２の半導体チップが実装された配線基板をめっき槽内に配置し、内部を減圧したのちめっき液をめっき層内に収容することによってめっき膜を形成することが望ましい。あるいは、めっき槽に収容されためっき液を加圧しつつめっき膜を形成するようにしてもよい。このような方法により、めっきが促進され、安定しためっき膜を形成することができる。
【発明の効果】
【００１６】
本発明の半導体チップ実装体およびその製造方法によれば、半導体チップの突起電極と配線基板の配線層との間、および半導体チップの突起電極同士を、それぞれめっき膜により電気的に接続させるようにしたので、接合箇所においてめっき膜が均一、かつ安定して付着し、ばらつきのない接合強度が得られると共に、接合作業を迅速に行うことができ、これにより生産性が向上する。また、リードと半導体チップとの間隔を充分に取れるため、高度集積が可能となり、小型で極めて信頼性の高い半導体チップ実装体を提供することができる。
【００１７】
特に、本発明の半導体チップ実装体およびその製造方法は、６５ｎｍ以下の微細配線を有し、電極パッドの下層の層間絶縁膜の材質が比較的脆い構造の半導体チップと配線基板との多層接続に有効である。
【００１８】
また、本発明の半導体チップ実装体では、第１の半導体チップ、第２の半導体チップおよび配線基板にそれぞれ貫通電極を設け、これら貫通電極を突起電極を介して電気的に接続させることにより、電気的接続部を一直線状に配置する態様とすることが望ましい。これにより、ギガヘルツ（ＧＨｚ）の周波数の信号伝達を高速に行うことができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２０】
図１は、本発明の一実施の形態に係る半導体チップ実装体１の断面構成を表すものである。この半導体チップ実装体１は、例えばポリイミド樹脂からなる配線基板１０の上に、多層構造（ここでは２層）の半導体チップ２０、３０を積層して搭載したものである。
【００２１】
配線基板１０には貫通孔（電極形成孔）１１が設けられると共に表面に配線層１２による電子回路が形成されている。電極形成孔１１には、貫通電極１１Ａを形成する。外部電極１１Ａは、例えばニッケル（Ｎｉ）を１〜１５０μｍ程度めっきすることにより形成することができる。他の方法として、めっきの後、半田をリフローさせることにより電極を作ることも可能である。
【００２２】
基板１０の裏面には電極形成孔１１に対応する位置に例えば半田からなるボール電極１３が形成されており、このボール電極１３と表面の配線層１２とが貫通孔１１を介して電気的に接続されている。ボール電極１３には図示しないが、さらに、外部のプリント基板に電気的に接続されている。
【００２３】
配線基板１０は、例えばポリイミド樹脂により形成されており、その表面の電気回路は公知のフォトリソグラフィ技術により作成されたものである。フォトリソグラフィ法では基板をレジスト膜で覆い、このレジスト膜をパターンが形成されたマスクで覆う。マスクとする膜全体を感光性の樹脂で形成し、その露光および感光によりパターニングして電極形成孔を形成するようにしてもよい。レジスト膜としては、紫外線により硬化する樹脂、例えばアクリル系の感光性剥離タイプ或いはエポキシアクリル系の樹脂を用いることができる。レジスト膜は、例えばスピンコート法により基板に被覆され、次いでこのレジスト膜を露光、現像によりパターニングしてマスクを形成し、このマスクを用いて基板をエッチングやめっき処理することにより配線層を形成することができる。
【００２４】
配線層１２は、例えば銅（Ｃｕ）によりめっきで形成するのが導電性が優れているため好ましい。配線層１２の幅は、例えば５〜３０μｍ程度である。
【００２５】
下側の半導体チップ２０（第１の半導体チップ）には貫通孔（スルーホール）２１が設けられ、この貫通孔２１には導電材料例えば銅（Ｃｕ）が充填され、プラグ２１Ａが形成されている。このプラグ２１Ａの下端部には外部引き出し電極２２が設けられている。外部引き出し電極２２にはその表面に突起電極（金属バンプ）２３が設けられ、この突起電極２３が配線基板１０側の配線層１２の電極部分と接触している。半導体チップ２０側の外部引き出し電極２２と配線基板１０側の配線層１２との間は突起電極２３の表面全体を含めて、導電性のめっき膜２４により覆われている。このめっき膜２４により、突起電極２３と配線層１２とが全面にわたって均一に接続され、電気的な接続不良が解消されている。
【００２６】
半導体チップ２０の表面には、配線パターン（図示せず）が形成されている。この配線パターンは例えばモリブデン（Ｍｏ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ2 ）などのシリサイド、金（Ａｕ）または銅（Ｃｕ）等の導電性の良好な金属をめっきしたのち、リソグラフィ法で金属層をエッチングして部分的に除去することにより設けられたものである。
【００２７】
外部引き出し電極２２は、例えば貫通孔２１に微小半田ボールをリフローさせることにより、あるいはＣＶＤ（Chemical Vapor Deposition:化学的気相成長 )法、スパッタリング等のＰＶＤ（Physical Vapor Deposition:物理的気相成長 )法などにより形成することができる。
【００２８】
突起電極２３は、配線基板１０や積層された他の半導体との電気的接合を容易にするためのものであり、例えばめっきにより形成されたものである。めっき金属としては、めっき接合金属と同種の金属とすることが好ましいが、これに限定するものでなく、導電性、密着性等を考慮し、例えば銅（Ｃｕ），ニッケル（Ｎｉ），金（Ａｕ），錫（Ｓｎ）およびこれら金属の合金などから選択することができる。突起電極２３の高さは１００μｍ以下、特に２〜５０μｍの範囲とすることが好ましい。
【００２９】
上側の半導体チップ３０（第２の半導体チップ）にも、同じく貫通孔３１が設けられ、この貫通孔３１にも例えば銅（Ｃｕ）が充填されてプラグ３１Ａが形成されている。このプラグ３１Ａの下端部には突起電極（金属バンプ）３２が設けられ、この突起電極３２が下側の半導体チップ２０側のプラグ２１Ａと接触している。突起電極３２の表面も例えばニッケル（Ｎｉ）からなるめっき膜３３により覆われ、このめっき膜３３により半導体チップ２０側のプラグ２１Ａと半導体チップ３０側のプラグ３１Ａとの電気的な接続が確保されている。その他は、半導体チップ２０と同様である。
【００３０】
なお、半導体チップ２０，３０を構成する材料としては、例えばゲルマニウム（Ｇｅ），シリコン（Ｓｉ），ガリウムヒ素（ＧａＡｓ），ガリウム・リン（ＧａＰ）などが挙げられるが、実装製品が小型化できるよう、各チップはできるだけ薄いことが望ましい。このようなチップのためのウェハは例えば、上記材料からなる単結晶を薄くスライスすることにより製造することができる。
【００３１】
次に、上記半導体チップ実装体１の製造方法について説明する。この方法は、「位置合わせ工程」と「めっきによる接合工程」とからなり、必要に応じて更に「樹脂封止工程」を含むものである。
【００３２】
位置合わせ工程では、配線基板１１の表面に、突起電極２３を有する半導体チップ２０を、突起電極２３が配線基板１１上の配線層１２の電極接合部に当接するように位置合わせを行う。次いで、半導体チップ２０上に、第２の半導体チップ３０を互いの突起電極同士が接触するように位置合わせを行う。なお、半導体チップ２０，３０間には電気的短絡を防ぐために、必要に応じて絶縁フィルムや絶縁塗料のような絶縁層を設けておいてもよい。
【００３３】
このような半導体チップ２０，３０と配線基板１０との位置合わせには、好ましくはテフロン（登録商標）からなる位置合わせ冶具を用いる。この位置合わせ用冶具には配線基板１０若しくは半導体チップ２０，３０に設けられた窪み部または突起部に嵌合するための突起部または窪み部が設けられており、これら突起部または窪み部に配線基板１０若しくは半導体チップ２０，３０に設けられた窪み部または突起部を挿入し、位置合わせを行うことができる。位置合わせの最適位置は、通電して電流量が電気的に最も小さくなる位置であり、あるいは顕微鏡映像をモニターしながら自動的もしくは手動で操作することにより決定してもよい。
【００３４】
配線基板１０と半導体チップ２０、更に半導体チップ２０，３０同士の位置合わせがなされると、次いで、これらをフリップチップ接続する。具体的には、２つの半導体チップ２０，３０と配線基板１０とを位置ずれしないように冶具で押圧しながら、めっきを行うことにより配線基板１０，半導体チップ２０，３０をフリップチップ接続、すなわち、突起電極（バンプ）を介して配線基板１０および半導体チップ２０，３０相互間を電気的に接続させる。
【００３５】
このめっき処理は、配線基板１０および半導体チップ２０，３０を槽内のめっき浴中に浸漬して電気めっきしてもよいし、無電解めっきしてもよい。また、めっき液をスプレー状に吹き付ける等の手法で互いに接触部を電気的に導通させたのち、その接触部をめっき金属で被覆させることにより接合してもよい。このようにめっき処理することにより、図１に示したように、配線基板１０の電極と半導体チップ２０の突起電極との間、および半導体チップ２０，３０の突起電極間にめっき金属を被覆させて接合する。この際、電気的接合箇所である突起部やその接触面を除いた他の電気回路露出面には油性塗料を印刷により塗布することによって、めっき金属の析出を防ぐことが好ましい。
【００３６】
めっき用金属としては、例えば銅（Ｃｕ），ニッケル（Ｎｉ），金（Ａｕ），錫（Ｓｎ）またはこれらの合金を用いることができ、突起電極等の電極と同材質でもよいが、他の金属を用いてもよい。
【００３７】
なお、めっき処理に際しては、半導体チップ２０と配線基板１０との間に半導体チップ２０を破損しない程度にわずかに圧力を加えることも可能である。
【００３８】
なお、電解めっきでは、配線基板１０の電極と半導体チップ２０の突起電極、および半導体チップ２０，３０の突起電極同士を位置合わせし、めっき浴に浸す。両者をめっき浴に浸したのち、共通電極を負極、めっき用電極を正極として両者間に直流電圧を所定の時間印加する。
【００３９】
なお、めっき処理に際しては、液壁面に超音波振動を与えることが望ましい。これにより、めっき液を、配線基板１０と半導体チップ２０との間、および半導体チップ２０，３０間に充分浸透させることができると共に、めっき液の循環が促進され、めっきのすべてのパンプ成長の均一化を図ることができる。
【００４０】
また、半導体チップ２０，３０が実装された配線基板１０をめっき槽内に配置し、内部を減圧して半導体チップ２０，３０同士の間、配線基板１０と半導体チップ２０との間の狭い領域の空気を抜き、そののちめっき層内にめっき液を収容することによって、めっき膜を形成するようにしてもよい。これにより、めっき液を、配線基板１０と半導体チップ２０との間、および半導体チップ２０，３０間の狭い領域に充分浸透させることができ、空気残存部におけるめっき不良の発生を防止することができる。
【００４１】
更には、めっき膜をめっき槽に収容されためっき液の表面部分の空気を加圧しながら形成するようにしてもよい。これによっても上記と同様の効果を得ることができる。
【００４２】
上記めっき工程が終了すると、めっき液を純水で洗浄し、めっき時に付着した汚染物質を除去する。次に、必要に応じて、酸化や吸湿による劣化を防ぐため、配線基板１０，半導体チップ２０，３０相互間の接合部を中心に、一部もしくは全部を樹脂で封止する。封止樹脂としては、エポキシ樹脂を始めとする電気絶縁性と耐熱性が優れた樹脂が選択すれはよい。
【００４３】
以上の工程ののち、基板をダイシングあるいはレーザビーム等により切断して分割することにより、高密度に集積された半導体チップ実装体１を得ることができる。
【００４４】
このように本実施の形態では、配線基板１０上に半導体チップ２０，３０の位置合わせを行ったのち、半導体チップ２０の突起電極と配線基板１０の電極との間、および半導体チップ２０，３０の各突起電極同士をそれぞれめっきにより電気的に接続させるようにしたので、めっき膜を均一、かつ安定して付着させることができ、ばらつきのない接合強度が得られる。また、接合作業を迅速に行うことができるので、生産性が向上する。更に、リードと半導体チップとの間隔を充分に取れるため、高度集積が可能となり、小型で極めて信頼性の高い半導体チップ実装体を得ることができる。
【００４５】
特に、従来行われているバンプ接続では、ミクロに見ると突起電極同士の接続部では接続されていない箇所（不接合箇所）が見られるが、本実施の形態では、このような不接合箇所にめっき金属が充填されるので、十分な接合強度が得られるとと共に電気的接合も十分に確保でき、接合部がより低抵抗となる。特に、配線基板１０の配線層１２や半導体チップ２０，３０の配線層の幅が６５ｎｍ以下というように微細配線になると、その膜厚も薄くなり、また、配線層下の絶縁層が多孔質（ポーラス）シリコン酸化膜（ＳｉＯ2 ）により形成されている場合には脆いため、従来のワイヤボンディングやバンプ圧着のような圧力を加える手法を用いることは望ましくない。このような場合に、本実施の形態の手法が有効であり、１０μｍピッチの微細配線を有する半導体実装体を絶縁層を損傷することなく得ることができる。
【００４６】
また、今後は、ギガヘルツ（ＧＨｚ）の周波数の信号伝達が普及するものと考えられているが、従来のデバイス（図２）のように電極間がワイヤにより接続されていると、ワイヤの長さ分およびワイヤが弯曲していることによる高周波抵抗の影響で信号伝達に遅れが生じてしまう。これに対して、本実施の形態では、図１に示したように、配線基板１０に貫通電極１１Ａ、半導体チップ２０に貫通電極２１Ａ、半導体チップ３０に貫通電極３１Ａがそれぞれ設けられ、これら貫通電極１１Ａ，１２Ａ，１３Ａが互いに対向するように配置されると共に、突起電極２３，３２を介して電気的に接続されている。すなわち、貫通電極１１Ａ，１２Ａ，１３Ａが直線状に最短距離で接続されており、ギガヘルツ（ＧＨｚ）の周波数の信号であっても、伝達が高速にかつ安定して行われる。
【００４７】
以下、具体的な実施例について説明する。
【実施例】
【００４８】
直径４インチのシリコンウェハ上に、１チップが７．５×７．５ｍｍの大きさであり、その外周部に２００個のアルミニウム（Ａｌ）電極（８０μｍ×８０μｍ）を配置し、電極部分以外は、シリコン酸化膜（ＳｉＯ2 ）からなる保護膜で被覆した。次いで、レーザにより電極部分に貫通孔を形成し、その中に、半田を毛細管現象により浸透させ充填した。さらに、充填した半田部分に高さ５μｍの金の突起電極（バンプ）を形成した。
【００４９】
このウェハを突起電極同士が接触するように２枚積層して配置し、その周辺部にめっき負電極を接続し、電流密度を２００Ａ／ｍ2 に設定したＣｕめっき浴（硫酸銅０．８モル／ｌ，硫酸０．５モル／ｌ）中に浸漬して、突起電極周辺において５μｍの厚さにＣｕめっきを行い、突起電極同士を電気的に接続させた。次いで、めっき液を洗浄し、チップ同士の空間にアンダーフィルの樹脂を注入した。その後、チップサイズに分割した。
【００５０】
次に、配線基板の電極と半導体チップに形成したＣｕめっきによる突起とが当接するように、配線基板と半導体チップとの位置合わせを行ったのち、これらを冶具で固定し、上記しためっき浴と同様の浴中で、配線基板、２つの半導体チップ相互のめっき接続を行った。このとき、配線基板の電極部以外は油性塗料を塗布してめっきが付着しないようにした。
【００５１】
上記方法で得た半導体チップ実装体をめっき純水で洗浄したのち、洗浄液を乾燥させることにより製品を得た。
【００５２】
（剥離試験結果）
このようにしてめっき接続した接合部をシェア試験し、半導体チップ間の層間接着強度を測定した。その結果、平均１０ｇ／バンプの強度が得られ、極めて良好な接合であることが明らかになった。
【００５３】
（電気抵抗試験）
電気抵抗試験でも、０．５ｍΩ／バンプと良好な接続抵抗を示した。
【００５４】
以上実施の形態および実施例を挙げて本発明を説明したが、本発明は上記実施の形態や実施例に限定されるものではなく種々変形可能である。例えば、配線基板１０上に搭載する半導体チップは２層だけではなく、３層以上とすることもできる。すなわち、配線基板１０上に搭載された第１の半導体チップの上に２以上の第２の半導体チップを順次搭載していくようにしてもよい。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施の形態に係る半導体チップ実装体の構造を表す断面図である。
【図２】従来の半導体チップ実装体の模式図である。
【符号の説明】
【００５６】
１０…配線基板、１１，２１，３１…貫通孔（スルーホール）、１１Ａ…貫通電極、１２…配線層、２０…半導体チップ（第１の半導体チップ）、３０…半導体チップ（第２の半導体チップ）、２２…外部引き出し電極、２３…突起電極（パンプ）、２４，３３…めっき膜。
【図１】
2004363573.tif 000003
【図２】
2004363573.tif 000004