(57)【要約】【課題】本発明はＣＯＦ等のフィルム状基板に半導体素子を搭載した構造を有する半導体装置の製造に適用して好適な半導体装置の製造方法に関し、半導体素子と基板との接続部において破壊やクラック（割れ）等の発生を防止することを課題とする。【解決手段】の加熱処理を伴う工程（例えば、素子搭載工程及びボール接合工程等）を含む複数の製造工程を経ることにより、ＴＡＢテープ２３上に半導体素子２１が搭載された半導体装置２０を製造する半導体装置の製造方法において、前記加熱処理を伴う工程が終了した後に、ＴＡＢテープ２３に開口部４０Ａ（応力緩和部）を形成し、ＴＡＢテープ２３内に発生した応力の応力緩和を行なう。【選択図】　　図４
2004063890.tif 000002
【特許請求の範囲】
【請求項１】
加熱処理を伴う工程を含む複数の製造工程を経ることにより、基板上に半導体素子が搭載された半導体装置を製造する半導体装置の製造方法において、
前記加熱処理を伴う工程が終了した後に、前記基板に応力緩和部を形成することにより前記加熱処理を伴う工程で前記基板に発生した応力の応力緩和を行なう応力緩和工程を設けたことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
応力緩和工程で、前記応力緩和部として前記基板に開口部を形成したことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記開口部を、レーザ加工により形成したことを特徴とする半導体装置の製造方法。
【請求項４】
加熱処理を伴う工程を含む複数の製造工程を経ることにより、基板上に半導体素子が搭載された半導体装置を製造する半導体装置の製造方法において、
前記加熱処理を伴う工程が終了する前に、前記基板に応力緩和部を形成すると共に該応力緩和部による応力緩和機能を規制する規制部材を設ける予備工程と、
前記加熱処理を伴う工程が終了した後に、前記応力緩和部に設けられている規制部材を除去することにより、前記加熱処理を伴う工程で前記基板に発生した応力の応力緩和を行なう応力緩和工程を設けたことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記開口部を塞ぐ樹脂により構成し、
かつ、前記応力緩和工程では、前記樹脂を薬剤により溶かして除去することにより応力緩和を行なうことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特にＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）等のフィルム状基板に半導体素子を搭載した構造を有する半導体装置の製造に適用して好適な半導体装置の製造方法に関する。
【０００２】
近年の半導体装置では、高集積化の流れの中で、パッケージ内に占める半導体素子の占有率が大きくなる傾向にある。これに伴い、大容量のセル回路等を有する半導体素子を搭載する場合には、半導体素子を搭載する基板の大型化がなされることがある。
【０００３】
また、一方では半導体素子が搭載される電子機器の高機能化や高性能化が進み、これに伴い半導体素子も小型化が要求されている。これに対応すべく、半導体素子を搭載する基板としてＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）等のフィルム状基板を用いた、ＣＯＦタイプの半導体装置が開発される様になってきている。
【０００４】
また、ＣＯＦタイプの半導体装置の中でも、ＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）テープに半導体素子を搭載した半導体装置は、バンプピッチをファイン化できる事により注目されている。また一方に於いて、半導体装置には高い信頼性が要求されており、使用環境の温度変化等に拘わらず安定した動作を実現できる半導体装置が望まれている。
【０００５】
【従来の技術】
図１乃至図３は、従来のＣＯＦタイプの半導体装置及びその製造方法の一例を説明するための図である。各図に示す半導体装置は、基板としてＴＡＢテープ３を用いており、また半導体素子１はＴＡＢテープ３にフリップチップ接続技術を用いて搭載されている。
【０００６】
尚、図１は半導体装置を平面視した状態を示す透視図であり、図２は半導体装置を背面視した状態を示している。また、図３は、半導体装置の製造方法を示している。但し、図１及び図２において、説明及び図示の便宜上、半導体素子１をＴＡＢテープ３に固定する接着剤８及び外部接続端子となるボール１０の図示は省略している。
【０００７】
図１及び図２に示すように、半導体装置は、大略すると半導体素子１、ＴＡＢテープ３、接着剤８（図３参照）、及びボール１０により構成されている。半導体素子１は、その上面に回路が形成されており、また回路形成領域を取り囲むように複数のバンプ２が形成されている。
【０００８】
一方、ＴＡＢテープ３は、ベースフィルム４、配線６、ソルダーレジスト５Ａ，５Ｂ、ボール実装用ランド７等により構成されている。ベースフィルム４は例えばポリイミド等の樹脂からなるフィルム状の基板であり、上面にはソルダーレジスト５Ａと、所定パターンで形成された配線６が形成されている。
【０００９】
ソルダーレジスト５Ａは絶縁性樹脂であり、半導体素子１が搭載される所定範囲においては除去されてデバイスホール１１を形成している。一方、配線６は、その内側端部はデバイスホール１１内に位置しており、半導体素子１に設けられたバンプ２とフリップチップ接合される（図１参照）。
【００１０】
また、配線６の外側端部は、ボール実装用ランド７と接続されている。このボール実装用ランド７は、後述するように外部接続端子となるはんだボール１０（以下、単にボールという）が接続される。よって、半導体素子１は、配線６及びボール実装用ランド７を介してボール１０と接続される。
【００１１】
続いて、従来における半導体装置の製造方法の主要な工程について説明する。図１及び図２に示す半導体装置を製造するには、先ず図３（Ａ）に示すＴＡＢテープ３を作製する。このＴＡＢテープ３は、ベースフィルム４の表面（半導体素子１が搭載される側の面）にソルダーレジスト５Ａ及び配線６を形成し、またベースフィルム４の背面にソルダーレジスト５Ｂを形成し、更にベースフィルム４を貫通するようボール実装用ランド７を形成することにより製造される。
【００１２】
また、ソルダーレジスト５Ａの半導体素子１が搭載される所定領域には、配線６を露出するためのデバイスホール１１が形成される。更に、ソルダーレジスト５Ｂのボール実装用ランド７と対向する位置には、ボールホール１２が形成される。
【００１３】
上記のようにして作製されたＴＡＢテープ３には、接着剤８が配設される。この接着剤８は、ＴＡＢテープ３のデバイスホール１１に露出した配線６を覆うように配設される。また、接着剤８の配設領域は、配線６の半導体素子１との接続部及びその周辺全体が覆われるよう選定されている。尚、接着剤８は配線６上に塗布する構成としても、また接着剤８として接着フィルムを用いてこれを配線６上に貼着する構成としてもよい。
【００１４】
接着剤８がＴＡＢテープ３上に配設されると、続いて図３（Ｂ）に示すように、半導体素子１をＴＡＢテープ３に搭載する工程が実施される。この半導体素子１をＴＡＢテープ３に搭載する処理は、フリップチップ接続法を用いて実施される。具体的には、半導体素子１をＴＡＢテープ３上の所定搭載位置に載置し、その上で加熱ツール９を用いて半導体素子１を加熱処理し、接着剤８を溶融されると共にバンプ２を配線６に接合する。
【００１５】
半導体素子１がＴＡＢテープ３に搭載されると、続いてボールホール１２を介してボール実装用ランド７にボール１０が接合される。このボール１０をボール実装用ランド７に接合するときにも、はんだよりなるボール１０をボール実装用ランド７に接合するため加熱処理が実施される。図３（Ｃ）は、ボール１０がＴＡＢテープ３に接合された状態を示している。
【００１６】
そして、上記一連の処理が終了した後、ＴＡＢテープ３を個々の半導体装置単位で切断し個辺化するこにより、半導体装置の製造は完了する。
【００１７】
【発明が解決しようとする課題】
上記した半導体装置の製造方法では、半導体素子１を搭載する際のフリップチップボンディング時と、ボール１０をボール実装用ランド７に実装する際に、高い温度が加えられる。この加熱処理による急激な温度変化等の熱ストレスが印加されると、半導体素子１とベースフィルム４の熱線膨張率差に起因して、ＴＡＢテープ３内に応力が発生する。
【００１８】
特に、半導体素子１及びソルダーレジスト５Ａ，５Ｂはベースフィルム４に対して硬度が固いため、この応力は半導体素子１の搭載部とソルダーレジスト５Ａ，５Ｂの配設部に発生しやすくなる。また、応力の発生は断面積の変化が急激な箇所に集中する特性が有るため、半導体素子１の搭載部ではバンプ２と配線６との接合部に集中し、ソルダーレジスト５Ａ，５Ｂの配設部ではデバイスホール１１或いはボールホール１２のコーナー部と対抗する位置に集中する。
【００１９】
このように、従来構成の半導体装置の製造方法では、フリップチップ接続等の加熱処理時に発生した応力がＴＡＢテープ３に残留することにより、バンプ２と配線６との接続部に常に負荷が掛かった状態となってしまい、接続強度の劣化や最悪の場合には破壊が発生するおそれがあった。また、ソルダーレジスト５Ａ，５Ｂの配設部では、各ホール１１，１２のコーナー部と対向する位置にクラックや割れが発生してしまうという問題点があった。このクラックが大きく発生した場合には、近接する配線６が切断されてしまう可能性があり、半導体装置の信頼性が低下してしまう。
【００２０】
更に、加熱処理時に発生する熱ストレスは、半導体素子１やＴＡＢテープ３のサイズが大きくなる程より顕著に現れてくる。このため、従来構成の半導体装置の製造方法では、搭載する半導体素子１やＴＡＢテープ３のサイズ（ピン数等）が信頼性の面から制限され、大型化を図ることができないという問題点もあった。
【００２１】
本発明は上記の点に鑑みてなされたものであり、半導体素子と基板との接続部において破壊やクラック（割れ）等が発生しない信頼性の高い半導体装置の製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００２３】
請求項１記載の発明は、
加熱処理を伴う工程を含む複数の製造工程を経ることにより、基板上に半導体素子が搭載された半導体装置を製造する半導体装置の製造方法において、
前記加熱処理を伴う工程が終了した後に、前記基板に応力緩和部を形成することにより前記加熱処理を伴う工程で前記基板に発生した応力の応力緩和を行なう応力緩和工程を設けたことを特徴とするものである。
【００２４】
上記の発明によれば、加熱処理を伴う工程が終了した後に応力緩和工程を実施し基板に応力緩和部を形成することにより、加熱処理を伴う工程で基板に発生した応力は緩和される。従って、従来制限されていた半導体素子や基板の大型化が可能となり、半導体素子の多機能化や大容量化および基板の多ピン化を可能とすることが出来る。また、応力を緩和することで半導体装置の信頼性を向上させることが可能となる。
【００２５】
また、上記発明において、基板としてフィルム状基板を用いた場合、効果が大である。
【００２６】
また、請求項２記載の発明は、
請求項１記載の半導体装置の製造方法において、
応力緩和工程で、前記応力緩和部として前記基板に開口部を形成したことを特徴とするものである。
【００２７】
上記発明によれば、基板に形成した開口部を応力緩和部としたことにより、簡単な構成で基板に発生した応力を緩和することができる。
【００２８】
また、請求項３記載の発明は、
請求項２記載の半導体装置の製造方法において、
前記開口部を、レーザ加工により形成したことを特徴とするものである。
【００２９】
上記発明によれば、基板上の任意の位置に応力緩和部を形成することができるため、応力緩和部の形成のために半導体素子や端子の配設位置に変更を加える必要がなくなる。
【００３０】
また、応力緩和部となる開口部は、，エッチング法を用いて形成しても、また加熱治具により基板の一部を溶解除去することにより形成してもよい。
【００３１】
また、請求項４記載の発明は、
加熱処理を伴う工程を含む複数の製造工程を経ることにより、基板上に半導体素子が搭載された半導体装置を製造する半導体装置の製造方法において、
前記加熱処理を伴う工程が終了する前に、前記基板に応力緩和部を形成すると共に該応力緩和部による応力緩和機能を規制する規制部材を設ける予備工程と、
前記加熱処理を伴う工程が終了した後に、前記応力緩和部に設けられている規制部材を除去することにより、前記加熱処理を伴う工程で前記基板に発生した応力の応力緩和を行なう応力緩和工程を設けたことを特徴とするものである。
【００３２】
上記発明によれば、加熱処理を伴う工程が終了する前に予備工程を実施することにより、基板に応力緩和部を形成すると共にこの応力緩和部による応力緩和機能を規制する規制部材を設ける。よって、予備工程を実施し基板に応力緩和部を形成しても、その後の工程において応力緩和部に起因して基板に撓みや反りが発生することはなく、半導体素子の実装等を高精度に行なうことができる。
【００３３】
また、加熱処理を伴う工程が終了すると、応力緩和工程が実施され、応力緩和部に設けられている規制部材が除去される。これにより、加熱処理を伴う工程において基板に発生した応力は、応力緩和部により緩和される。従って、従来制限されていた半導体素子や基板の大型化が可能となり、半導体素子の多機能化や大容量化および基板の多ピン化を可能とすることが出来る。また、応力を緩和することで半導体装置の信頼性を向上させることが可能となる。
【００３４】
また、請求項５記載の発明は、
請求項４記載の半導体装置の製造方法において、
前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記開口部を塞ぐ樹脂により構成し、
かつ、前記応力緩和工程では、前記樹脂を薬剤により溶かして除去することにより応力緩和を行なうことを特徴とするものである。
【００３５】
上記発明によれば、応力緩和部となる開口部の形成処理、及びこの開口部への規制部材となる樹脂充填処理は容易に行なうことができるため、予備工程を容易に行なうとができる。また、応力緩和工程では規制部材となる樹脂を薬剤により溶かして除去するため、応力緩和工程も容易に行なうことができる。
【００３６】
また、上記請求項４記載の発明において、前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記開口部に貼着することによりこれを塞ぐ保護テープにより構成し、かつ、前記応力緩和工程では、前記保護テープを剥がすことにより応力緩和を行なう方法としてもよい。
【００３７】
また、前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記基板に埋設されることにより前記開口部を塞ぐ金属箔により構成し、かつ、前記応力緩和工程では、前記金属箔を切断することにより応力緩和を行なう方法としてもよい。このいずれの方法においても、予備工程及び応力緩和工程を容易に行なうことができる。
【００３８】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３９】
図４は、本発明の第１実施例である半導体装置２０の製造方法を製造工程順に示す図である。また、図５（Ａ）は第１実施例である製造方法により製造された半導体装置２０を平面視した状態を示す透視図であり、図５（Ｂ）は第１実施例である製造方法により製造された半導体装置２０を背面視した状態を示している。
【００４０】
半導体装置２０を製造するには、図４（Ａ）に示すＴＡＢテープ２３を作製する（以下、ＴＡＢテープ作製工程という）。このＴＡＢテープ２３は、ベースフィルム２４、配線２６、ソルダーレジスト２５Ａ，２５Ｂ、ボール実装用ランド２７等により構成されている。ベースフィルム４２は、例えばポリイミド等の樹脂からなるフィルム状の基板であり、後述する個片化処理が行なわれるまでは連続した状態となっている（図５参照）。但し、図４においては、図示の便宜上、１個の半導体装置に相当する部分を示している。
【００４１】
ＴＡＢテープ２３を作製するには、ベースフィルム２４のボール実装用ランド２７が形成される位置に予めビアを形成しておく。続いて、このベースフィルム２４の上面に配線２６が形成される。
【００４２】
この配線２６は、例えば銅により形成される。また、配線２６の形成方法としては、メッキ法を用いてベースフィルム２４上に銅膜を形成するか、或いは銅箔をベースフィルム２４上に貼着した後、この銅膜或いは銅箔をエッチングにより所定のパターンに形成する方法が考えられる。配線２６が形成されると、続いてビアを埋めるよう、また配線２６と接続されるようボール実装用ランド２７を形成する。このボール実装用ランド２７も材質として銅を用いており、メッキ法等を用いて形成される。
【００４３】
上記のように配線２６及びボール実装用ランド２７が形成されたベースフィルム２４には、ソルダーレジスト２５Ａ，２５Ｂが形成される。このソルダーレジスト２５Ａ，２５Ｂは絶縁性樹脂であり、例えば印刷法を用いてベースフィルム２４上に形成される。
【００４４】
ソルダーレジスト２５Ａはベースフィルム２４の上面に形成されるが、このソルダーレジスト２５Ａの半導体素子１が搭載される位置にはデバイスホール３１（ソルダーレジスト２５Ａが配設されない領域）が形成される。また、ソルダーレジスト２５Ｂはベースフィルム２４の背面に形成されるが、このソルダーレジスト２５Ｂのボール１０が配設れる位置にはボールホール３２（ソルダーレジスト２５Ｂが配設されない領域）が形成される。よって、配線２６はデバイスホール３１内では露出した状態となり、またボール実装用ランド２７もボールホール３２内では露出した状態となる。
【００４５】
上記のようにＴＡＢテープ作製工程においてＴＡＢテープ２３が作製されると、続いて配線２６のデバイスホール３１内に露出している部分に接着剤２８が配設される。この接着剤２８は、ＴＡＢテープ２３のデバイスホール３１に露出した配線２６を覆うように配設される。また、接着剤２８の配設領域は、配線２６の半導体素子２１との接続部及びその周辺全体が覆われるよう選定されている。尚、接着剤２８は配線２６上に塗布する構成としても、また接着剤２８として接着フィルムを用いてこれを配線６上に貼着する構成としてもよい。
【００４６】
接着剤２８がＴＡＢテープ２３上に配設されると、続いて図４（Ｂ）に示すように、半導体素子２１をＴＡＢテープ２３に搭載する工程（以下、素子搭載工程という）が実施される。この半導体素子２１をＴＡＢテープ２３に搭載する処理は、フリップチップ接続法を用いて実施される。
【００４７】
具体的には、半導体素子２１をＴＡＢテープ２３上の所定搭載位置に載置し、その上で加熱ツール２９を用いて半導体素子２１を加熱処理し、接着剤２８を溶融すると共にバンプ２２を配線２６に接合する。これにより、半導体素子２１は配線２６と電気的に接続される。また、接着剤２８は溶融することにより、半導体素子２１とＴＡＢテープ２３との間でバンプ２２と配線２６との接合位置を封止する構成となり、いわゆるアンダーフィル樹脂として機能する。
【００４８】
この時に加熱ツール２９から印加される熱は、半導体素子２１を介してＴＡＢテープ２３にも印加される。この素子搭載工程は、請求項に記載の「加熱処理を伴う工程」の一つに該当する。
【００４９】
素子搭載工程が終了すると、続いてボールホール３２を介してボール実装用ランド２７にボール３０を接合する工程（以下、ボール接合工程という）が実施される。ボール３０をボール実装用ランド２７に接合することにより、半導体素子２１は配線２６及びボール実装用ランド２７を介して外部接続端子となるボール３０と電気的に接続された構成となる。
【００５０】
このボール３０をボール実装用ランド２７に接合するには、先ずはんだよりなるボール３０をはんだペーストによりボール実装用ランド２７に仮止めする。続いて、これを例えば加熱炉を通して加熱処理し、これによりボール３０をボール実装用ランド２７に接合させる。
【００５１】
図４（Ｃ）は、ボール３０がＴＡＢテープ２３に接合された状態を示している。尚、このボール接合工程も、請求項に記載の「加熱処理を伴う工程」の一つに該当する。
【００５２】
ところで、上記したボール３０をＴＡＢテープ２３に配設するまでの工程おいて、前記したように素子搭載工程及びボール接合工程において、ＴＡＢテープ２３には加熱処理が実施される。このように加熱処理処理が実施され、ＴＡＢテープ２３に急激な温度変化等の熱ストレスが印加されると、半導体素子２１とベースフィルム２４の熱線膨張率差に起因して、ＴＡＢテープ２３内に応力が発生し、これが残留することは前述した通りである。
また、ＴＡＢテープ２３内に応力が残留すると、バンプ２２と配線２６との接続部に常に負荷が掛かった状態となり破壊が発生するおそれが生じ、またソルダーレジスト２５Ａ，２５Ｂの配設部では、各ホール３１，３２のコーナー部と対向する位置にクラックや割れが発生するおそれが生じることも前述したところである。
【００５３】
そこで、本実施例では一連の加熱処理を伴う工程（即ち、素子搭載工程及びボール接合工程）が終了した後、ＴＡＢテープ２３に応力緩和部となる開口部４０Ａを形成し、これにより加熱処理を伴う工程でＴＡＢテープ２３内に発生した応力の応力緩和を行なう工程（請求項に記載の応力緩和工程）を設けたことを特徴としている。
【００５４】
具体的には、図４（Ｄ）に示すように、レーザ照射装置３３からレーザ光３４をＴＡＢテープ２３の背面に向け照射する。これにより、ＴＡＢテープ２３のレーザ光３４の照射位置が除去され、開口部４０Ａが形成される。この開口部４０Ａの形成は、レーザ照射装置３３を用いてＴＡＢテープ２３に開口部４０Ａ（即ち、所定の穴）を形成する処理であるため容易に行なうことができる。また、レーザ照射装置３３を用いることにより、ＴＡＢテープ２３上の任意の位置に開口部４０Ａを形成することができるため、開口部４０Ａの形成のために半導体素子２１や配線２６の配設位置に変更を加える必要もない。
【００５５】
本実施例では、図５に示すように、半導体素子２１と対向する位置に十字状の開口部４０Ａを形成した例を示している。また、開口部４０Ａの形成位置は、半導体素子２１のバンプ２２が配線２６と接合する位置を避けるよう構成されている。これは、開口部４０Ａを加工する際に、半導体素子２１のバンプ２２及びＴＡＢテープ２３上の配線２６を破損させないようにするためである。
【００５６】
本実施例のように、加熱処理を伴う工程が終了した後に応力緩和工程を実施してＴＡＢテープ２３に開口部４０Ａを形成することにより、素子搭載工程やボール接合工程等の加熱処理を伴う工程でＴＡＢテープ２３に発生した応力は緩和される。このように、ＴＡＢテープ２３内の応力が緩和されることにより、従来制限されていた半導体素子２１やＴＡＢテープ２３の大型化が可能となり、半導体素子２１の多機能化や大容量化、及びＴＡＢテープ２３の多ピン化が可能となる。また、ＴＡＢテープ２３内の応力が緩和されることで、ソルダーレジスト２５Ａ，２５Ｂの割れや配線２６の断線がなくなるため、製造される半導体装置２０の信頼性を向上させることができる。
【００５７】
一方、上記のように応力が緩和される際、開口部４０Ａに若干の変形が発生することが考えられる。しかしながら、開口部４０Ａの形成は、既に加熱処理を伴う工程が終了した後、換言すれば半導体素子２１やボール１０がＴＡＢテープ２３に配設された後である。このため、開口部４０Ａが変形してもＴＡＢテープ２３に対する半導体素子２１やボール１０の接合状態に変化が生じるようなことはなく、開口部４０Ａを形成しても製造される半導体装置２０に不都合は発生しない。
【００５８】
尚、上記した応力緩和工程が終了すると、ＴＡＢテープ２３は個々の半導体装置２０の単位で切断されて個辺化される。これにより、半導体装置２０の製造は完了する。
【００５９】
続いて、本発明の第２実施例について説明する。
図６は、本発明の第２実施例である半導体装置の製造方法を製造工程順に示す図である。尚、図６において前記した第１実施例の説明に用いた図４及び図５に示した構成と同一構成については同一符号を付してその説明を省略する。また、後述する第３実施例以降の説明に用いる図７乃至図１１についても同様とする。
【００６０】
前記した第１実施例に係る製造方法では、開口部４０Ａを形成するのにレーザ照射装置３３を用いる方法とした。これに対し、本実施例に係る製造方法では、開口部４０Ａをエッチング法を用いて形成したことを特徴とするものである。以下、詳細について説明する。
【００６１】
図６（Ａ）はＴＡＢテープ作製工程を示し、図６（Ｂ）は素子搭載工程を示している。このＴＡＢテープ作製工程及び素子搭載工程は、第１実施例と同一の工程である。
【００６２】
本実施例では、この素子搭載工程が終了すると、続いてエッチングマスク３５を形成するエッチングマスク形成工程が実施される。エッチングマスク３５は、例えばホトレジスト材により形成されており、ＴＡＢテープ２３の背面にホトレジスト材を塗布した後、周知のホトリソクラフィ技術を用いて露光，現像処理を行なうことにより形成される。尚、開口部４０Ａの精度は、さほど高い精度を必要とされないため、ホトリソクラフィ技術を用いても比較的安価に開口部４０Ａを形成することができる。
【００６３】
図６（Ｃ）は、エッチングマスク３５が形成されたＴＡＢテープ２３の背面図である。同図に示すように、エッチングマスク３５には十字状のパターン孔３６が形成されている。このパターン孔３６は、後に形成される開口部４０Ａの型となるものである。
【００６４】
上記のようにＴＡＢテープ２３にエッチングマスク３５が形成されると、続いてエッチングマスク３５をマスクとしてエッチング処理が実施される。本実施例では、ベースフィルム２４及びソルダーレジスト２５Ｂは溶解するが、エッチングマスク３５は溶解しない薬剤を用いてエッチング処理を実施する（図６（Ｄ）参照）。具体的には、上記薬液が充填された容器に、ＴＡＢテープ２３の背面側のみを浸漬させる。
【００６５】
これにより、ベースフィルム２４及びソルダーレジスト２５Ｂには、エッチングマスク３５に形成されたパターン孔３６の形状と対応した形状の開口部４０Ａが形成される（応力緩和工程）。このようにしてＴＡＢテープ２３に開口部４０Ａが形成されると、エッチングマスク３５が除去されると共に洗浄処理が行なわれる。続いて、ボール実装用ランド２７にボール３０が配設され、その後に個片化処理（個片化工程）が実施され、これにより図６（Ｅ）に示す半導体装置２０が製造される。
【００６６】
本実施例による製造方法によっても、加熱処理を伴う素子搭載工程が終了した後、応力緩和工程を実施してＴＡＢテープ２３に開口部４０Ａを形成することにより、素子搭載工程でＴＡＢテープ２３内に発生した応力は緩和される。
よって、本実施例によっても、半導体素子２１やＴＡＢテープ２３の大型化が可能となり、またソルダーレジスト２５Ａ，２５Ｂの割れや配線２６の断線がなくなり半導体装置２０の信頼性を向上させることができる。また、本実施例に係る製造方法では、設備コストが安価なエッチング法を用いて開口部４０Ａを形成するため、製造される半導体装置２０のコストを低減することができる。
【００６７】
続いて、本発明の第３実施例について説明する。
図７は、本発明の第３実施例である半導体装置の製造方法を製造工程順に示す図である。本実施例に係る製造方法では、開口部４０Ａを形成するのに、金型３７を用いたことを特徴とするものである。
【００６８】
尚、図７（Ａ）に示すＴＡＢテープ作製工程、図７（Ｂ）に示す素子搭載工程、及び図７（Ｃ）に示すボール接合工程は、いずれも第１実施例において図４（Ａ）〜（Ｃ）を用いて説明したテープ作製工程，素子搭載工程，ボール接合工程と同一工程である。また、開口部４０Ａが形成された後に実施される個片化も第１実施例と同一である。このため、第１実施例と同一工程については説明は省略し、相違する工程についてのみ説明することとする。
【００６９】
本実施例では、図７（Ｄ）に示すように、金型３７を用いて開口部４０Ａを形成したことを特徴とするものである。この金型３７は、その上面に開口部４０Ａの形状に対応した凸部３８が形成されており、また図示しない加熱手段によりベースフィルム２４及びソルダーレジスト２５Ｂを溶融しうる温度まで加熱できる構成となっている。
【００７０】
上記構成とされた金型３７は、素子搭載工程，ボール接合工程等の加熱処理を伴う工程が終了した後にＴＡＢテープ２３の所定開口部４０Ａの形成位置に押し当てられる。これにより、ベースフィルム２４及びソルダーレジスト２５Ｂの金型３７が押し当てられた部位は溶融除去され、開口部４０Ａが形成される（応力緩和工程）。このように、ＴＡＢテープ２３に開口部４０Ａが形成されることにより、上記の加熱処理を伴う工程でＴＡＢテープ２３内に発生した応力は緩和される。
よって、本実施例によっても、半導体素子２１やＴＡＢテープ２３の大型化が可能となり、またソルダーレジスト２５Ａ，２５Ｂの割れや配線２６の断線がなくなり半導体装置２０の信頼性を向上させることができる。また、本実施例に係る製造方法では、設備コストが安価なエッチング法を用いて開口部４０Ａを形成するため、製造される半導体装置２０のコストを低減することができる。
【００７１】
また、加熱した金型３７をＴＡＢテープ２３に押し当てて開口部４０Ａを形成するため、開口部４０Ａの形成を短時間で形成することが可能となり、半導体装置２０の製造時間の短縮を図ることができる。尚、本実施例に係る製造方法では、半導体素子２１を破損させない様に、金型３７を押し当てる荷重をコントロールする必要がある。
【００７２】
続いて、本発明の第４実施例について説明する。
図８及び図９は、本発明の第４実施例である半導体装置の製造方法を製造工程順に示す図である。前記した第１乃至第３実施例に係る製造方法は、いずれも開口部４０Ａを加熱処理を伴う工程（具体的には、素子搭載工程，ボール接合工程）が終了した後に応力緩和工程を実施して形成していた。
【００７３】
これに対し、本実施例に係る半導体装置の製造方法では、加熱処理を伴う工程（素子搭載工程，ボール接合工程）が終了する前に、予めＴＡＢテープ２３に開口部４０Ａを形成しておくことを特徴とするものである。以下、具体的な構成について詳述する。
【００７４】
図８（Ａ），（Ｂ）は、本実施例に係る半導体装置の製造方法で用いるＴＡＢテープ２３を示している。図８（Ａ）はＴＡＢテープ２３の断面図であり、図８（Ｂ）はＴＡＢテープ２３を背面視した図である。
【００７５】
各図に示すように本実施例では、後述する素子搭載工程，ボール接合工程等の加熱処理を伴う工程が実施される前に、予め開口部４０Ａが形成されている。この開口部４０Ａの形成方法は、前記した各実施例で用いた開口部４０Ａの形成方法を用いることができる。具体的には、レーザ照射装置３３を用いる方法、エッチングを用いる方法，金型３７を用いる方法等を適用することができる。
【００７６】
また、本実施例では、ＴＡＢテープ２３に開口部４０Ａが形成された後、この開口部４０Ａをエポキシ系の樹脂等よりなる開口封止樹脂３９（請求項に記載の規制部材に相当する）により封止する処理を行なっている。即ち、開口部４０Ａは、開口封止樹脂３９により埋められた構成となっている。尚、以下の説明において、ＴＡＢテープ２３に開口部４０Ａを形成する処理と、開口部４０Ａを開口封止樹脂３９で塞ぐ処理を合わせて予備工程というものとする。
【００７７】
ところで、ＴＡＢテープ２３に開口部４０Ａが形成された場合、ＴＡＢテープ２３の可撓性が高まり、換言すれば弾性変形が起こり易くなる。よって、前記したようにＴＡＢテープ２３に応力が残留している場合、開口部４０Ａを形成することにより応力の緩和を図ることができる。
【００７８】
しかしながら、素子搭載工程，ボール接合工程等の位置決め処理を必要とする工程を実施する前にＴＡＢテープ２３に開口部４０Ａが形成されると、ＴＡＢテープ２３が弾性変形しやすいことにより、半導体素子２１が搭載される際の位置精度、及びボール１０が配設される際の位置精度が低下するおそれがある。そこで、本実施例ではＴＡＢテープ２３に形成された開口部４０Ａを開口封止樹脂３９で封止することにより、後に実施される素子搭載工程，ボール接合工程における位置精度の低下を防止することとした。
【００７９】
また、本実施例のように素子搭載工程を実施する前の工程である予備工程において開口部４０Ａを形成するのは、素子搭載工程で搭載される半導体素子２１に損傷が発生することを防止すると共に、応力緩和工程を容易化するためである。即ち、前記した各実施例では、素子搭載工程で半導体素子２１がＴＡＢテープ２３に搭載された後、後工程として実施される応力緩和工程でＴＡＢテープ２３に開口部４０Ａ（即ち、穴）を形成していた。
【００８０】
しかしながら、ＴＡＢテープ２３に開口部４０Ａを形成する処理は、エネルギーを要する処理である。このため、開口部４０Ａの形成位置に半導体素子２１が搭載されている場合には、開口部４０Ａの形成時に半導体素子２１が損傷しないよう細心の注意を払う必要があり、よって開口部４０Ａの形成処理は面倒なものとなる。また、応力の緩和を図る面からは、開口部４０Ａの形成位置は半導体素子２１の形成位置近傍に設定することが望ましい。
【００８１】
そこで本実施例では、素子搭載工程で半導体素子２１がＴＡＢテープ２３に搭載される前に、ＴＡＢテープ２３に開口部４０Ａを形成することにより、半導体素子２１に損傷が生じることを防止すると共に、応力緩和工程を容易化を図ることとした。
【００８２】
上記した理由に基づき予備工程が実施され、図８（Ａ），（Ｂ）に示されるようにＴＡＢテープ２３に開口部４０Ａ及び開口封止樹脂３９が設けられると、図８（Ｃ）に示すＴＡＢテープ作製工程、図８（Ｄ）に示す素子搭載工程、及び図９（Ｅ）に示すボール接合工程が実施される。この各工程は、いずれも第１実施例において図４（Ａ）〜（Ｃ）を用いて説明したテープ作製工程，素子搭載工程，ボール接合工程と同一工程であるため、その説明は省略する。
【００８３】
ところで、図８（Ｄ）に示す素子搭載工程及び図９（Ｅ）に示すボール接合工程では加熱処理が実施され、また開口部４０Ａには開口封止樹脂３９が設けられて応力緩和効果が規制されているため、本実施例においても上記加熱処理によりＴＡＢテープ２３内には応力が発生する。
【００８４】
図９（Ｅ）に示すボール接合工程が終了すると、続いて図９（Ｆ）に示す応力緩和工程が実施される。この応力緩和工程では、開口部４０Ａに封止されていた開口封止樹脂３９を除去する処理が行なわれる。
【００８５】
具体的には、図示されるようにＴＡＢテープ２３を上下反転配置した上で、ノズル４２から開口封止樹脂３９を溶解する薬液４１を滴下する。これにより、開口部４０Ａの応力緩和機能を規制していた開口封止樹脂３９が除去される。この際、開口封止樹脂３９は薬液４１により溶解されることにより除去されるため、比較的容易に応力緩和工程を実施することができる。その後、薬液４１の洗浄処理を行い、続いて個片化工程を実施することにより図９（Ｇ）に示す半導体装置２０の製造処理が完了する。
【００８６】
上記したように本実施例においても、応力緩和工程で開口封止樹脂３９が除去されＴＡＢテープ２３に開口部４０Ａが形成されるため、素子搭載工程等の加熱処理を伴う工程でＴＡＢテープ２３内に発生した応力は開口部４０Ａが可撓（変形）することにより緩和される。
【００８７】
よって、半導体素子２１やＴＡＢテープ２３の大型化が可能となり、またソルダーレジスト２５Ａ，２５Ｂの割れや配線２６の断線がなくなり半導体装置２０の信頼性を向上させることができる。また、本実施例に係る製造方法では、設備コストが安価なエッチング法を用いて開口部４０Ａを形成するため、製造される半導体装置２０のコストを低減することができる。
【００８８】
続いて、本発明の第５実施例について説明する。
図１０及び図１１は、本発明の第５実施例である半導体装置の製造方法を製造工程順に示す図である。本実施例に係る半導体装置の製造方法も、前記した第４実施例に係る製造方法と同様に、加熱処理を伴う工程（素子搭載工程，ボール接合工程）が終了する前に、予めＴＡＢテープ２３に開口部４０Ａが形成される。
【００８９】
図１０（Ａ），（Ｂ）は、本実施例に係る半導体装置の製造方法で用いるＴＡＢテープ２３を示している。図１０（Ａ）はＴＡＢテープ２３の断面図であり、図１０（Ｂ）はＴＡＢテープ２３を背面視した図である。尚、図１０及び図１１において、先に第４実施例の説明に用いた図８及び図９に示した構成と同一構成については、同一符号を付してその説明を省略するものとする。また、後の説明に用いる各図についても同様とする。
【００９０】
図１０（Ａ），（Ｂ）に示すように本実施例においても、素子搭載工程，ボール接合工程等の加熱処理を伴う工程が実施される前に、レーザ加工法等を用いて予め開口部４０Ａが形成されている。また本実施例では、ＴＡＢテープ２３に開口部４０Ａが形成された後、ＴＡＢテープ２３に保護テープ４３を張り付けることにより、開口部４０Ａを保護テープ４３（請求項に記載の規制部材に相当する）により封止する処理を行なっている。尚、以下の説明において、ＴＡＢテープ２３に開口部４０Ａを形成する処理と、開口部４０Ａを保護テープ４３で封止する処理を合わせて予備工程というものとする。
【００９１】
上記のように本実施例においても、素子搭載工程やボール接合工程等の位置決め処理を必要とする工程を実施する前に開口部４０Ａが形成されるため、半導体素子２１の搭載時やボール１０の配設時に位置精度が低下するおそれがある。しかしながら、開口部４０Ａが保護テープ４３により封止されることにより、開口部４０Ａの応力緩和機能は規制されている。
【００９２】
よって、ＴＡＢテープ２３に開口部４０Ａを形成しても、素子搭載工程やボール接合工程においてＴＡＢテープ２３に反りや歪みが発生することはなく、よって位置精度が低下するようことはない。また、素子搭載工程で半導体素子２１がＴＡＢテープ２３に搭載される前に開口部４０Ａが形成されるため、開口部４０Ａの形成時に形成半導体素子２１が損傷することはない。
【００９３】
上記の予備工程が実施され、図１０（Ａ），（Ｂ）に示されるようにＴＡＢテープ２３に開口部４０Ａ及び保護テープ４３が設けられると、図１０（Ｃ）に示すＴＡＢテープ作製工程、図１０（Ｄ）に示す素子搭載工程、及び図１１（Ｅ）に示すボール接合工程が実施される。この各工程は、いずれも第１実施例において図４（Ａ）〜（Ｃ）を用いて説明したテープ作製工程，素子搭載工程，ボール接合工程と同一工程であるため、その説明は省略する。
【００９４】
ところで、図１０（Ｄ）に示す素子搭載工程及び図１１（Ｅ）に示すボール接合工程では加熱処理が実施され、また開口部４０Ａには保護テープ４３が設けられて応力緩和効果が規制されているため、本実施例においても上記加熱処理によりＴＡＢテープ２３内に応力が発生する。
【００９５】
そこで、本実施例においても、図１１（Ｅ）に示すボール接合工程が終了すると、図１１（Ｆ）に示す応力緩和工程が実施される。この応力緩和工程では、開口部４０Ａに貼着されていた保護テープ４３を剥離する処理が行なわれる。このように、応力緩和工程で保護テープ４３が除去されることにより、ＴＡＢテープ２３に開口部４０Ａが形成され、素子搭載工程等の加熱処理を伴う工程でＴＡＢテープ２３内に発生した応力は緩和される。
【００９６】
よって、半導体素子２１やＴＡＢテープ２３の大型化が可能となり、またソルダーレジスト２５Ａ，２５Ｂの割れや配線２６の断線がなくなり半導体装置２０の信頼性を向上させることができる。また、本実施例に係る製造方法における応力緩和工程は、単に保護テープ４３を剥がすだけの簡単な処理であるため、応力緩和工程を容易に行なうことができる。
【００９７】
続いて、本発明の第６実施例について説明する。
図１２及び図１３は、本発明の第６実施例である半導体装置の製造方法を製造工程順に示す図である。本実施例に係る半導体装置の製造方法も、前記した第４及び第５実施例に係る製造方法と同様に、加熱処理を伴う工程（素子搭載工程，ボール接合工程）が終了する前に、予めＴＡＢテープ２３に開口部４０Ａが形成される。
【００９８】
図１２（Ａ）及び図１２（Ｂ）は、本実施例に係る半導体装置の製造方法で用いるＴＡＢテープ２３を示している。本実施例では、ＴＡＢテープ作製工程において、開口部４０Ａの形成位置に銅箔４４Ａ，４４Ｂを形成することを特徴としている。
【００９９】
この銅箔４４Ａ，４４Ｂは、ボール実装用ランド２７の形成時に一括的に形成するとが可能である。よって、銅箔４４Ａ，４４Ｂの形成処理は、工程を増やすことなく容易に行なうことができる。
【０１００】
図１２（Ａ）に示す銅箔４４Ａは、開口部４０Ａの十字形状に対応した十字形状とされており、その外周部分はベースフィルム２４に保持され、また開口部４０Ａ内に位置する銅箔４４Ａは外部に露出した状態となっている。また、図１２（Ｂ）に示す銅箔４４Ｂは４個あり、それぞれは十字形状とされた開口部４０Ａの所定位置に配設されている。この銅箔４４Ｂも、その外周部分はベースフィルム２４に保持され、また開口部４０Ａ内に位置する銅箔４４Ｂは外部に露出した状態となっている。尚、以下の説明では、図１２（Ａ）に示した銅箔４４Ａを適用した例について説明するものとする。
【０１０１】
一方、本実施例においても、素子搭載工程，ボール接合工程等の加熱処理を伴う工程が実施される前に、レーザ加工法等を用いてＴＡＢテープ２３に開口部４０Ａが形成される。この開口部４０Ａの形成の際、前記のように開口部４０Ａの形成位置には銅箔４４Ａが形成されているが、レーザ光の強さはベースフィルム２４及びソルダーレジスト２５Ａ，２５Ｂは除去し、かつ銅箔４４Ａは除去されない強さに設定されている。
【０１０２】
このため、開口部４０Ａの形成時に銅箔４４Ａが破損するようなことはない。従って、開口部４０Ａの形成後も銅箔４４Ａは存在し、開口部４０Ａは銅箔４４Ａ（請求項に記載の規制部材に相当する）により塞がれた構成となる。尚、以下の説明において、銅箔４４Ａを形成する処理と、この銅箔４４Ａを損傷させないようＴＡＢテープ２３に開口部４０Ａを形成する処理を合わせて予備工程というものとする。
【０１０３】
本実施例においても、素子搭載工程やボール接合工程等の位置決め処理を必要とする工程を実施する前に予備工程が実施され、ＴＡＢテープ２３に開口部４０Ａが形成される。このため、半導体素子２１の搭載時やボール１０の配設時において、その搭載位置や配設位置の精度が低下するおそれがある。
【０１０４】
しかしながら、上記のように開口部４０Ａ内には銅箔４４Ａが配設されており、開口部４０Ａの応力緩和機能は規制されている。よって、ＴＡＢテープ２３に開口部４０Ａを形成しても、素子搭載工程やボール接合工程においてＴＡＢテープ２３に反りや歪みが発生することはなく、よって上記したような位置精度が低下するようことはない。また、素子搭載工程で半導体素子２１がＴＡＢテープ２３に搭載される前に開口部４０Ａが形成されるため、開口部４０Ａの形成時に形成半導体素子２１が損傷することはない。
【０１０５】
上記の予備工程が実施され、図１２（Ａ）に示されるようにＴＡＢテープ２３に開口部４０Ａ及び銅箔４４Ａが設けられると、図１２（Ｃ）に示すＴＡＢテープ作製工程、図１２（Ｄ）に示す素子搭載工程、及び図１３（Ｅ）に示すボール接合工程が実施される。この各工程は、いずれも第１実施例において図４（Ａ）〜（Ｃ）を用いて説明したテープ作製工程，素子搭載工程，ボール接合工程と同一工程であるため、その説明は省略する。
【０１０６】
ところで、図１２（Ｄ）に示す素子搭載工程及び図１３（Ｅ）に示すボール接合工程では加熱処理が実施され、また開口部４０Ａ内には銅箔４４Ａが設けられて応力緩和効果が規制されているため、本実施例においても上記加熱処理によりＴＡＢテープ２３内に応力が発生する。
【０１０７】
そこで、本実施例においても、図１３（Ｅ）に示すボール接合工程が終了すると、図１３（Ｆ）に示す応力緩和工程が実施される。この応力緩和工程では、開口部４０Ａ内に設けられていた銅箔４４Ａを除去する処理が行なわれる。具体的には、レーザ照射装置３３を用い、レーザ光３４により銅箔４４Ａを溶融除去する。
【０１０８】
このように、応力緩和工程で銅箔４４Ａが除去されることにより、ＴＡＢテープ２３に開口部４０Ａが形成され、素子搭載工程等の加熱処理を伴う工程でＴＡＢテープ２３内に発生した応力は緩和される。
【０１０９】
よって、本実施例によっても、半導体素子２１やＴＡＢテープ２３の大型化が可能となり、またソルダーレジスト２５Ａ，２５Ｂの割れや配線２６の断線がなくなり半導体装置２０の信頼性を向上させることができる。
【０１１０】
ところで、上記した各実施例では、開口部４０Ａの形状として十字形状であるものを例に挙げて説明した。しかしながら、開口部４０Ａの形状はこれに限定されものではない。図１４及び図１５は、本発明に適用可能な各種形状の開口部４０Ａ〜４０Ｉを示している。
【０１１１】
図１４（Ａ）は、先に説明した十字形状の開口部４０Ａを示している。図１４（Ｂ）は、×形状の開口部４０Ｂを示している。図１４（Ｃ）は、※形状の開口部４０Ｃを示している。図１４（Ｄ）は、円形状の開口部４０Ｄを示している。図１４（Ｅ）は、三角形状の開口部４０Ｅを示している。
【０１１２】
図１４（Ｆ）は、四角形状の開口部４０Ｆを示している。図１５（Ｇ）は、長方形状の３本のスリットが縦に列設された形状の開口部４０Ｇを示している。図１５（Ｈ）は、長方形状の３本のスリットが横に列設された形状の開口部４０Ｈを示している。更に、図１５（Ｉ）は、長方形状の３本のスリットが斜めに列設された形状の開口部４０Ｈを示している。このように、開口部４０Ａの形状は、種々の形状から選定することが可能である。
【０１１３】
尚、上記した各実施例では、応力緩和部となる開口部４０Ａ〜４０ＩをＴＡＢテープ２３を貫通する開口（穴）により形成したが、応力緩和部は必ずしもＴＡＢテープ２３を貫通する開口（穴）とする必要はなく、応力の緩和が図れればＴＡＢテープ２３の一部を残した溝等により構成してもよい。
【０１１４】
以上の説明に関し、更に以下の項を開示する。
【０１１５】
（付記１）　加熱処理を伴う工程を含む複数の製造工程を経ることにより、基板上に半導体素子が搭載された半導体装置を製造する半導体装置の製造方法において、
前記加熱処理を伴う工程が終了した後に、前記基板に応力緩和部を形成することにより前記加熱処理を伴う工程で前記基板に発生した応力の応力緩和を行なう応力緩和工程を設けたことを特徴とする半導体装置の製造方法。
【０１１６】
（付記２）　付記１記載の半導体装置の製造方法において、
前記基板はフィルム状基板であることを特徴とする半導体装置の製造方法。
【０１１７】
（付記３）　付記１または２記載の半導体装置の製造方法において、
応力緩和工程で、前記応力緩和部として前記基板に開口部を形成したことを特徴とする半導体装置の製造方法。
【０１１８】
（付記４）　付記３記載の半導体装置の製造方法において、
前記開口部を、レーザ加工により形成したことを特徴とする半導体装置の製造方法。
【０１１９】
（付記５）　付記３記載の半導体装置の製造方法において、
前記開口部を、エッチング法を用いて形成したことを特徴とする半導体装置の製造方法。
【０１２０】
（付記６）　付記３記載の半導体装置の製造方法において、
前記開口部を、加熱治具により前記基板の一部を溶解除去することにより形成したことを特徴とする半導体装置の製造方法。
【０１２１】
（付記７）　加熱処理を伴う工程を含む複数の製造工程を経ることにより、基板上に半導体素子が搭載された半導体装置を製造する半導体装置の製造方法において、
前記加熱処理を伴う工程が終了する前に、前記基板に応力緩和部を形成すると共に該応力緩和部による応力緩和機能を規制する規制部材を設ける予備工程と、
前記加熱処理を伴う工程が終了した後に、前記応力緩和部に設けられている規制部材を除去することにより、前記加熱処理を伴う工程で前記基板に発生した応力の応力緩和を行なう応力緩和工程を設けたことを特徴とする半導体装置の製造方法。
【０１２２】
（付記８）　付記７記載の半導体装置の製造方法において、
前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記開口部を塞ぐ樹脂により構成し、
かつ、前記応力緩和工程では、前記樹脂を薬剤により溶かして除去することにより応力緩和を行なうことを特徴とする半導体装置の製造方法。
【０１２３】
（付記９）　付記７記載の半導体装置の製造方法において、
前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記開口部に貼着することによりこれを塞ぐ保護テープにより構成し、
かつ、前記応力緩和工程では、前記保護テープを剥がすことにより応力緩和を行なうことを特徴とする半導体装置の製造方法。
【０１２４】
（付記１０））　付記７記載の半導体装置の製造方法において、
前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記基板に埋設されることにより前記開口部を塞ぐ金属箔により構成し、
かつ、前記応力緩和工程では、前記金属箔を切断することにより応力緩和を行なうことを特徴とする半導体装置の製造方法。
【０１２５】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【０１２６】
請求項１記載の発明によれば、加熱処理を伴う工程で基板に発生した応力は緩和されるため、従来制限されていた半導体素子や基板の大型化が可能となり、半導体素子の多機能化や大容量化および基板の多ピン化を可能とすることが出来る。また、応力を緩和することで半導体装置の信頼性を向上させることが可能となる。
【０１２７】
また、請求項２記載の発明によれば、基板に形成した開口部を応力緩和部としたことにより、簡単な構成で基板に発生した応力を緩和することができる。
【０１２８】
また、請求項３記載の発明によれば、基板上の任意の位置に応力緩和部を形成することができるため、応力緩和部の形成のために半導体素子や端子の配設位置に変更を加える必要がなくなる。
【０１２９】
また、請求項４記載の発明によれば予備工程を実施し基板に応力緩和部を形成しても、その後の工程において応力緩和部に起因して基板に撓みや反りが発生することはなく、半導体素子の実装等を高精度に行なうことができる。また、加熱処理を伴う工程において基板に発生した応力は応力緩和部により緩和されるため、従来制限されていた半導体素子や基板の大型化が可能となり、半導体素子の多機能化や大容量化および基板の多ピン化を可能とすることが出来る。また、応力を緩和することで半導体装置の信頼性を向上させることが可能となる。
【０１３０】
また、請求項５記載の発明によれば、予備工程及び応力緩和工程を容易に行なうことができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置の透視平面図である。
【図２】従来の一例である半導体装置のボールを取り除いた状態の背面図である。
【図３】従来の一例である半導体装置の製造方法を説明するための工程図である。
【図４】本発明の第１実施例である半導体装置の製造方法を説明するための工程図である。
【図５】第１実施例である製造方法により製造された半導体装置を示しており、（Ａ）は透視平面図、（Ｂ）はボールを取り除いた状態の背面図である。
【図６】本発明の第２実施例である半導体装置の製造方法を説明するための工程図である。
【図７】本発明の第３実施例である半導体装置の製造方法を説明するための工程図である。
【図８】本発明の第４実施例である半導体装置の製造方法を説明するための工程図である（その１）。
【図９】本発明の第４実施例である半導体装置の製造方法を説明するための工程図である（その２）。
【図１０】本発明の第５実施例である半導体装置の製造方法を説明するための工程図である（その１）。
【図１１】本発明の第５実施例である半導体装置の製造方法を説明するための工程図である（その２）。
【図１２】本発明の第６実施例である半導体装置の製造方法を説明するための工程図である（その１）。
【図１３】本発明の第６実施例である半導体装置の製造方法を説明するための工程図である（その２）。
【図１４】開口部の各種変形例を示す図である（その１）。
【図１５】開口部の各種変形例を示す図である（その２）。
【符号の説明】
２０　半導体装置
２１　半導体素子
２２　バンプ
２３　ＴＡＢテープ
２４　ベースフィルム
２５Ａ，２５Ｂ　ソルダーレジスト
２６　配線
２７　ボール実装用ランド
２８　接着剤
２９　加熱ツール
３０　ボール
３１　デバイスホール
３２　ボールホール
３３　レーザ照射装置
３４　レーザ光
３５　エッチングマスク
３６　パターン孔
３７　金型
３８　凸部
３９　開口封止樹脂
４０Ａ〜４０Ｉ　開口部
４１　薬液
４２　ノズル
４３　保護テープ
４４Ａ，４４Ｂ　銅箔
【図１】
2004063890.tif 000003
【図２】
2004063890.tif 000004
【図３】
2004063890.tif 000005
【図４】
2004063890.tif 000006
【図５】
2004063890.tif 000007
【図６】
2004063890.tif 000008
【図７】
2004063890.tif 000009
【図８】
2004063890.tif 000010
【図９】
2004063890.tif 000011
【図１０】
2004063890.tif 000012
【図１１】
2004063890.tif 000013
【図１２】
2004063890.tif 000014
【図１３】
2004063890.tif 000015
【図１４】
2004063890.tif 000016
【図１５】
2004063890.tif 000017