(57)【要約】【課題】薄膜半導体Ｘ線撮像アレイにおいて、製造工程数を増大させずに低抵抗データ線及びＴＦＴ遮光素子を設ける。【解決手段】１以上の薄膜トランジスタ（ＴＦＴ）１４を含む放射線検出器（１０）を製造するに際し、ＴＦＴ上に設けられている遮光素子（２２）と一体化させて低抵抗データ線ストラップ（２０）が形成される。別の態様によれば、放射線検出器を製造するに際し、薄膜トランジスタ（ＴＦＴ）を設け、ＴＦＴ上に誘電層を堆積させ、誘電層にデータ線ストラップ・バイア用の開口を形成し、データ線ストラップがデータ線に電気的に結合されると共に、データ線ストラップが遮光素子と一体化するように、開口にデータ線ストラップを形成する工程が行われる。【選択図】　　　　図１
2004048000.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタ（ＴＦＴ）（１４）と、
該薄膜トランジスタ上に設けられている遮光素子（２２）と一体化したデータ線ストラップ（２０）とを備えた放射線検出器（１０）。
【請求項２】
当該検出器上に堆積した誘電層（２４）と、
該誘電層に設けられているデータ線ストラップ・バイア（２６）用の開口と、
前記データ線ストラップ（２０）がデータ線（１８）に電気的に結合されるように前記開口に設けられているデータ線ストラップ・バイアとをさらに含んでいる請求項１に記載の放射線検出器（１０）。
【請求項３】
前記データ線ストラップ（２０）は不透明な金属を含んでいる請求項１に記載の放射線検出器（１０）。
【請求項４】
前記データ線ストラップ（２０）及び前記遮光素子（２２）は単一の金属化層（３０）として形成されている請求項１に記載の放射線検出器（１０）。
【請求項５】
前記金属（３０）はモリブデン材料、クロム材料、銀材料、銅材料、及びアルミニウム材料の１以上を含んでいる請求項３に記載の放射線検出器（１０）。
【請求項６】
前記誘電層（２４）は窒化ケイ素材料及び酸化ケイ素材料の１以上を含んでいる請求項２に記載の放射線検出器（１０）。
【請求項７】
前記誘電層（２４）は約０．５μ厚である請求項１に記載の放射線検出器（１０）。
【請求項８】
前記データ線ストラップ（２０）は約０．７５μ厚である請求項３に記載の放射線検出器（１０）。
【発明の詳細な説明】
【０００１】
【発明の背景】
本発明は一般的には、薄膜半導体Ｘ線撮像アレイに関し、さらに具体的には、薄膜トランジスタ（ＴＦＴ）遮光素子を同時に設けた状態でデータ線抵抗を小さくした上述のような撮像アレイを製造することに関する。
【０００２】
間接型薄膜半導体撮像アレイは典型的には、シンチレータ媒体に結合した光センサ・アレイを含んでいる。シンチレータに吸収された放射線が光フォトンを発生すると、光フォトンはフォトダイオードのような光センサに入射する。光フォトンは光センサに吸収されて、入射フォトン束に対応する電荷が発生される。光センサの製造には、特に大面積型素子の場合に、光電特性が優れていること、及びかかる素子を製造することが比較的容易であることから、実質的に水素化したアモルファス・シリコン（α−Ｓｉ）が広く用いられている。具体的には、フォトダイオードのような感光素子をボトム・ゲート型薄膜トランジスタ（ＴＦＴ）のような所要の制御又は開閉素子と共に比較的大型のアレイとして形成することができる。放射線検出器及び表示用アレイは典型的には、ＴＦＴ、アドレス線、キャパシタ及び光センサを含む多くの構成要素を形成して搭載した大面積基材上で、導電材料、半導電材料及び絶縁材料の複数の層の逐次的堆積及びパターニングによって製造される。
【０００３】
かかるＸ線撮像アレイの少なくとも一つの製造法は典型的には、ＴＦＴを製造した後にフォトダイオードを製造することを含んでいる。典型的なボトム・ゲート型ＴＦＴを製造する工程は、金属層の堆積及びパターニングによってゲート電極を形成することを含んでいる。次いで、ゲート電極の上にゲート誘電層を堆積させ、続いて半導体材料（典型的にはα−Ｓｉ）の層の堆積及びパターニングを行なう。続いて、さまざまなアドレス線を形成すると同時に、ソース／ドレイン（データ線）電極層を堆積させてパターニングする。次いで、フォトダイオード・アクティブ・マトリクスの製造の前にＴＦＴアレイを誘電不動態化層で被覆する。続いて、この誘電層をパターニングして、下層のソース／ドレイン金属化層（ｍｅｔａｌｌｉｚａｔｉｏｎ）に通ずる接点窓を形成する。次いで、α−Ｓｉフォトダイオード層を堆積させてパターニングし、ピクセル状になった光センサ・アレイを形成する。この時点で、付加的な誘電不動態化層を堆積させて、ＴＦＴ、ダイオード及び他の素子要素との相互接続を提供する複数のバイア（ｖｉａ）をパターニングする。金属化層の最後の層を堆積させてエッチングし、下層の素子要素に通ずる適当な電気的相互接続を提供する。
【０００４】
全体的なシステム性能は、システム雑音が減少するにつれて向上する。全体的なシステム雑音に対するデータ線の雑音の寄与は、データ線の直列抵抗の平方根に比例する。従って、個別のアレイ・データ線の直列電気抵抗を最小限にすることにより、向上した検出器性能を達成することができる。
【０００５】
また、Ｘ線によって発生されたシンチレータ層からのフォトンでＴＦＴを照射すると、ＯＥＦＬ（光学的強化型ＴＦＴ漏洩）が引き起こされる可能性がある。ＴＦＴ漏洩が増大するのに伴って、関連するピクセルの挙動が非線形となって、同じデータ線に接続した他のピクセルに誤信号が発生され、画像アーティファクトの形成を齎す。従って、高レベルのＯＥＦＬは全体的な検出器性能を損なう可能性がある。
【０００６】
一つの公知のアレイ形成法では、データ線直列抵抗の低下を達成すると共にＴＦＴ領域を覆う遮光シールドを形成するために、［０００３］で述べた方法と比較して幾つかの付加的な堆積及びパターニング工程が必要とされる。フォトマスキング及びエッチングを含む各々の堆積及びパターニング工程によって、検出器の製造経費が増大するばかりでなく、アクティブ・マトリクス・アレイへの過失的損傷で検出器の歩留まり損が生ずる可能性が高まる。
【０００７】
【課題を解決するための手段】
一観点では、１以上の薄膜トランジスタ（ＴＦＴ）を含む放射線検出器を製造する方法を提供する。この方法は、ＴＦＴ上に設けられている遮光素子と一体化させて低抵抗データ線ストラップを形成する工程を含んでいる。
【０００８】
もう一つの観点では、放射線検出器を製造する方法を提供する。この方法は、薄膜トランジスタ（ＴＦＴ）を設ける工程と、ＴＦＴ上に誘電層を堆積させる工程と、誘電層にデータ線ストラップ・バイア用の開口を形成する工程と、データ線ストラップがデータ線に電気的に結合されると共に、データ線ストラップが遮光素子と一体化するように、開口にデータ線ストラップを形成する工程とを含んでいる。
【０００９】
もう一つの観点では、放射線検出器を提供する。この放射線検出器は、薄膜トランジスタ（ＴＦＴ）と、ＴＦＴ上に設けられている遮光素子と一体化したデータ線ストラップとを含んでいる。
【００１０】
もう一つの観点では、放射線検出器を提供する。この放射線検出器は、薄膜トランジスタ（ＴＦＴ）と、ＴＦＴ上に堆積した誘電層と、誘電層に設けられるデータ線ストラップ・バイア用の開口と、データ線ストラップがデータ線に電気的に結合されるように且つデータ線ストラップがＴＦＴ上の遮光素子と一体化するように開口に設けられているデータ線ストラップ・バイアとを含んでいる。
【００１１】
【発明の実施の形態】
本書で用いられる「形成」、「形成する」及び「形成される」等の用語は、限定しないがパターニング、マスキング、堆積及びエッチングを含む検出器の各々の構成要素の製造方法を含んでいる。
【００１２】
パターニング工程は、限定しないがフォトレジストを堆積させる工程、所望のパターンに従ってフォトレジストを露光する工程、及びフォトレジストの各部分を除去するようにフォトレジストを処理する工程、所望の寸法に対応する選択されたパターンを有するマスクを残す工程を含んでいる。
【００１３】
金属化は、選択された素子を接触させて、複数の回路素子の相互接続を形成する方法である。金属化時には、スパッタリングによって金属材料を堆積させるか、或いは基材表面上の金属材料の薄層を蒸発させることにより金属材料を堆積させる。代替的には、金属材料は、スパッタリング及び電気めっきの組み合わせによって堆積する。
【００１４】
図１は、走査線１２、電界効果トランジスタ（ＦＥＴ）シリコン層１４、ダイオード・ボトム接点１６及びデータ線１８を含む複数のＴＦＴ層の製造後の検出器アレイ１０の一部の上面図である。
【００１５】
図２は、データ線ストラップ２０及びＴＦＴ遮光素子２２を含む検出器アレイ１０の一部の上面図である。図３は、図２に示す検出器ピクセルの断面Ａで示す断面図である。一実施形態では、データ線ストラップ２０及びＴＦＴ遮光素子２２は、ＴＦＴ層の製造の直後に形成される。ＴＦＴ製造に続いて、検出器の全面に誘電層２４が堆積させられる。一実施形態では、誘電層２４は約０．２５ミクロン（μ）厚〜約１．０μ厚である。もう一つの実施形態では、誘電層２４は約０．５μ厚〜約１．２５μ厚である。さらにもう一つの実施形態では、誘電層２４は約０．７５μ厚である。誘電層２４は、限定しないが窒化ケイ素（ＳｉＮｘ）及び酸化ケイ素（ＳｉＯｘ）を含んでいる。誘電層２４は、データ線ストラップ接点バイア２６を形成するようにパターニングされてエッチングされる。接点バイア２６は、複数の接点バイア領域から誘電層２４を除去することによりデータ線１８に通ずるように形成される。接点バイア２６は、フォトリソグラフィ法と、プラズマ又は酸誘電エッチング法との組み合わせによって形成される。接点バイア２６は全側面を誘電層２４の残留部分によって包囲されており、下層のデータ線金属化層１８に通ずる電気的接点を引き続き形成し得るようにしている。一実施形態では、各々の接点バイア２６は、長さが約３μで幅が約３μである。接点バイア２６は、約０．２５〜約３．０の接点密度比（すなわちバイア／ピクセル）を提供するように設計されている。
【００１６】
誘電層２４及びデータ線１８の露出部分の上に金属層３０が堆積させられて、データ線ストラップ２０及びＴＦＴ遮光素子２２を形成し、データ線ストラップ２０及びＴＦＴ遮光素子２２が一体型で製造されるようにする。データ線ストラップ２０及びＴＦＴ遮光素子２２を一体型で製造することにより、ＴＦＴアクティブ領域３２の上に不透明なＴＦＴ遮光素子２２を同時に形成した状態でデータ線１８の線抵抗を低下させることが容易になる。全データ線抵抗を低下させる範囲は、データ線１８の電気的特性、データ線ストラップ２０の幅及び厚み、並びにデータ線を構成する金属の種類によって決まる。例えば、データ線の全抵抗は、Ｍｏで構成されたデータ線１８及びアルミニウムで構成されたデータ線ストラップ２０を用いると約２〜８倍低下する。一実施形態では、金属層３０は光学的に不透明な高導電性材料を含んでおり、データ線ストラップ２０及びＴＦＴ遮光素子２２は、ブランケット堆積、並びにこれに続く金属層３０のパターニング及びエッチング工程によって一体形成される。さらに、不透明な金属層３０は接点バイア２６に入り込んで、データ線ストラップ２０をデータ線１８に電気的に接続する。データ線ストラップ２０及びＴＦＴ遮光素子２２は、フォトリソグラフィ法と、プラズマ又は酸金属エッチング法との組み合わせによって一体形成される。データ線ストラップ２０は、データ線ストラップ接点バイア２６を介してピクセル位置でデータ線１８に接触する。一実施形態では、金属層３０は、限定しないがクロム、チタン、モリブデン、アルミニウム、銀、及び銅等の金属を含んでおり、一つの層又は複数の金属層の組み合わせとして配設される。一実施形態では、金属層３０は約０．２５ミクロン（μ）厚〜約１．２５μ厚である。もう一つの実施形態では、金属層３０は約０．５μ厚〜約１．０μ厚である。さらにもう一つの実施形態では、金属層３０は約０．７５μ厚である。
【００１７】
データ線ストラップ２０及びＴＦＴ遮光素子２２を一体形成するための金属層３０の堆積、パターニング及びエッチングに続いて、検出器１０の製造は薄膜処理工程へ続いて、検出器１０の形成を完了するように後続の素子層を形成する。例えば、データ線ストラップ２０及び遮光素子２２上への誘電層の堆積、ダイオード・ボトム接点１６に通ずる開口を形成するための誘電層のパターニング、フォトダイオード層の堆積、パターニング及びエッチング、引き続いて１以上の誘電層の堆積、フォトダイオード及び他の下層の金属層に通ずる開口を形成するためのこれらの誘電層のパターニング及びエッチング、並びに最後に１以上の透明又は不透明金属電極の堆積、パターニング及びエッチングを行なう。
【００１８】
図４は、データ線ストラップ１２０及びＴＦＴ遮光素子１２２を含む検出器アレイ１００の一部の上面図である。図５は、図４に示す検出器ピクセルの断面Ｂで示す断面図である。もう一つの実施形態では、データ線ストラップ１２０及びＴＦＴ遮光素子１２２を、ピクセル・フォトダイオード素子の製造の後に製造する。ＴＦＴ製造の後に、ＴＦＴ誘電層１２４がピクセル領域の全面に堆積させられる。一実施形態では、誘電層１２４は約０．２５ミクロン（μ）厚〜約１．０μ厚である。もう一つの実施形態では、誘電層１２４は約０．５μ厚〜約１．２５μ厚である。さらにもう一つの実施形態では、誘電層１２４は約０．７５μ厚である。誘電層１２４は、限定しないが窒化ケイ素（ＳｉＮｘ）及び酸化ケイ素（ＳｉＯｘ）を含んでいる。誘電層１２４は、ダイオード・ボトム接点開口１２６を形成するようにパターニングされてエッチングされる。ダイオード・ボトム接点開口１２６は、ダイオード・ボトム接点領域から誘電層１２４を除去することにより既に存在するダイオード・ボトム金属化パッド１２８に通ずるように形成される。接点開口１２６は、フォトリソグラフィ法と、プラズマ又は酸誘電エッチング法との組み合わせによって形成される。接点開口１２６は全側面を誘電層１２４の残留部分によって包囲されており、下層のダイオード・ボトム接点金属化層１２８に通ずる電気的接点を引き続き形成し得るようにしている。
【００１９】
ダイオード・ボトム接点開口１２６の完成に続いて、半導体薄膜層を堆積させ、パターニングしてエッチングし、フォトダイオード１３０を形成する。
【００２０】
検出器領域の全面に誘電層１３２が堆積させられる。一実施形態では、誘電層１３２は約０．２５ミクロン（μ）厚〜約１．０μ厚である。もう一つの実施形態では、誘電層１３２は約０．５μ厚〜約１．２５μ厚である。さらにもう一つの実施形態では、誘電層１３２は約０．７５μ厚である。誘電層１３２は、限定しないが窒化ケイ素（ＳｉＮｘ）及び酸化ケイ素（ＳｉＯｘ）を含んでいる。誘電層１３２は、データ線ストラップ接点バイア１３４を形成するようにパターニングされてエッチングされる。接点バイア１３４は、接点バイア領域から不動態化層１２４及び誘電層１３２を除去することによりデータ線１３６に通ずるように形成される。接点バイア１３４は、フォトリソグラフィ法と、プラズマ又は酸誘電エッチング法との組み合わせによって形成される。接点バイア１３４は全側面を不動態化層１２４及び誘電層２４の残留部分によって包囲されており、下層のデータ線金属化層１３６に通ずる電気的接点を引き続き形成し得るようにしている。一実施形態では、各々の接点バイア１３４は、長さが約３μで幅が約３μである。接点バイア１３４は、約０．２５〜約３．０の接点密度比（すなわちバイア／ピクセル）を提供するように設計されている。
【００２１】
誘電層１３２及びデータ線１３６の露出部分の上に金属層１３８が堆積させられて、データ線ストラップ１２０及びＴＦＴ遮光素子１２２を形成し、データ線ストラップ１２０及びＴＦＴ遮光素子１２２が一体型で製造されるようにする。データ線ストラップ１２０及びＴＦＴ遮光素子１２２を一体型で製造することにより、ＴＦＴアクティブ領域の上に不透明なＴＦＴ遮光素子１２２を同時に形成した状態でデータ線１３６の線抵抗を低下させることが容易になる。一実施形態では、金属層１３８は光学的に不透明な高導電性材料を含んでおり、データ線ストラップ１２０及びＴＦＴ遮光素子１２２は、ブランケット堆積、並びにこれに続く金属層１３８のパターニング及びエッチング工程によって一体形成される。さらに、不透明な金属層１３８はデータ線ストラップ接点バイア１３４に入り込んで、データ線ストラップ１２０をデータ線１３６に電気的に接続する。データ線ストラップ１２０及びＴＦＴ遮光素子１２２は、フォトリソグラフィ法と、プラズマ又は酸金属エッチング法との組み合わせによって一体形成される。データ線ストラップ１２０は、データ線ストラップ・バイア１３４を介してピクセル位置でデータ線１３６に接触する。一実施形態では、金属層１３８は、限定しないがクロム、チタン、モリブデン、アルミニウム、銀、及び銅等の金属を含んでおり、一つの層又は複数の金属層の組み合わせとして配設される。一実施形態では、金属層１３８は約０．２５ミクロン（μ）厚〜約１．２５μ厚である。もう一つの実施形態では、金属層１３８は約０．５μ厚〜約１．０μ厚である。さらにもう一つの実施形態では、金属層１３８は約０．７５μ厚である。
【００２２】
データ線ストラップ１２０及びＴＦＴ遮光素子１２２を一体形成するための金属層１３８の堆積、パターニング及びエッチングに続いて、検出器１０の製造は薄膜処理工程へ続いて、検出器１０の形成を完了するように後続の素子層を形成する。例えば、データ線ストラップ１２０及び遮光素子１２２上への誘電層の堆積、フォトダイオード及び他の下層の金属層に通ずる開口を形成するためのこの誘電層のパターニング、並びに最後に１以上の透明又は不透明金属電極の堆積、パターニング及びエッチングを行なう。
【００２３】
本書に説明したように、両実施形態とも、最小の数の薄膜堆積工程、フォトリソグラフィ工程及びパターン・エッチング工程によって、低抵抗データ線及びＴＦＴ遮光素子を設けることを容易にする。同じ金属化を用いてデータ線ストラップ及びＴＦＴ遮光素子を同時に形成することにより、工程の複雑さのレベルを最低限にしつつ全体的な検出器性能が向上する。データ線に分路を設けること及びＴＦＴ遮光素子を形成することに対して別々の金属化層を用いるのではなく、本発明の両実施形態は、単一の金属化層及びより少ない数の製造工程を用いてこれらの素子の特徴を達成する手段を提供する。固体イメージャの製造時には、製造工程数の減少によって一般的には製造工程の歩留まりが上がり、従ってかかる装置の製造経費が減少する。
【００２４】
様々な特定の実施形態によって本発明を説明したが、当業者であれば、特許請求の範囲及び要旨に含まれる改変を施して本発明を実施し得ることを理解されよう。
【図面の簡単な説明】
【図１】ＴＦＴ層の製造後の検出器アレイの一部の上面図である。
【図２】データ線・ストラップ及びＴＦＴ遮光素子を含む検出器アレイ・ピクセルの上面図である。
【図３】図２に示す検出器アレイ・ピクセルの断面Ａで示す断面図である。
【図４】データ線ストラップ及びＴＦＴ遮光素子を含む検出器アレイ・ピクセルの上面図である。
【図５】図４に示す検出器アレイ・ピクセルの断面Ｂで示す断面図である。
【符号の説明】
１０、１００　検出器アレイ
１２　走査線
１４　電界効果トランジスタ（ＦＥＴ）シリコン層
１６　ダイオード・ボトム接点
１８、１３６　データ線
２０、１２０　データ線ストラップ
２２、１２２　ＴＦＴ遮光素子
２４、１２４、１３２　誘電層
２６、１３４　データ線ストラップ接点バイア
３０、１３８　金属層
３２　ＴＦＴアクティブ領域
１２６　ダイオード・ボトム接点開口
１２８　ダイオード・ボトム接点金属化パッド
１３０　フォトダイオード
【図１】
2004048000.tif 000003
【図２】
2004048000.tif 000004
【図３】
2004048000.tif 000005
【図４】
2004048000.tif 000006
【図５】
2004048000.tif 000007