(57)【要約】【課題】Ｎｉを内部電極として用いた積層セラミックコンデンサなどの積層セラミック電子部品の製造方法において、クラックやデラミネーションなどの構造欠陥が発生せず、かつ、絶縁抵抗の劣化の少ない信頼性の高い積層セラミックコンデンサなどの積層セラミック電子部品を製造することができる、積層セラミック電子部品の製造方法を提供する。【解決手段】積層セラミックコンデンサを製造する際には、Ｎｉを用いた内部電極材料層を形成した未焼成のセラミック素子としてのコンデンサ素体が焼成される。コンデンサ素体を焼成する焼成過程は、内部電極材料層が収縮を開始する５５０℃から収縮を完了する９００℃までの間のたとえば８００℃でコンデンサ素体を３０分以上保持する区間を有する。【選択図】　　　図４
2004047902.tif 000002
【特許請求の範囲】
【請求項１】
未焼成のセラミック素体を焼成する焼成過程を含み、内部電極を有する積層セラミック電子部品の製造方法において、
前記焼成過程の最高温度に達するまでの昇温時に、内部電極材料が焼成により収縮を開始する温度から収縮を完了する温度までの間の少なくとも１つの温度で所定時間保持する区間を有することを特徴とする、積層セラミック電子部品の製造方法。
【請求項２】
前記内部電極材料がＮｉであり、６００〜９００℃の間の少なくとも１つの温度で所定時間保持することを特徴とする、請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
前記内部電極材料が急激に収縮する温度範囲間の少なくとも１つの温度で所定時間保持することを特徴とする、請求項１に記載の積層セラミック電子部品の製造方法。
【請求項４】
前記内部電極材料がＮｉであり、８００〜９００℃の間の少なくとも１つの温度で所定時間保持することを特徴とする、請求項３に記載の積層セラミック電子部品の製造方法。
【請求項５】
前記内部電極材料は、複数の平均粒径で分布する金属粒子を混合したものであり、内部電極材料が急激に収縮する温度範囲を複数有するものであって、前記内部電極材料が急激に収縮する複数の温度範囲間のそれぞれにおいて少なくとも１つの温度で所定時間保持することを特徴とする、請求項１に記載の積層セラミック電子部品の製造方法。
【請求項６】
前記内部電極材料がＮｉであり、６００〜７００℃の間の少なくとも１つの温度で所定時間保持し、さらに８００〜９００℃の間の少なくとも１つの温度で所定時間保持することを特徴とする、請求項５に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は積層セラミック電子部品の製造方法に関し、たとえば積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックバリスタおよび積層セラミックサーミスタなどの積層セラミック電子部品の製造方法に関する。
【０００２】
【従来の技術】
一般的に、積層セラミックコンデンサ等の積層セラミック電子部品は、内部電極材料が形成されたセラミックグリーンシートを積層圧着し、焼成して製造される。この積層セラミック電子部品の製造方法の焼成過程では、内部電極材料とセラミックが焼結する最高温度まで昇温させ、最高温度で保持した後、降温するという温度制御がなされている。このような温度制御の昇温時には、内部電極材料の焼結とセラミックの焼結の両方を考慮した上で、常温から最高温度まで最適な昇温速度で昇温させるようにしている。
一方、近年、積層セラミック電子部品の薄膜多層化に伴なって、焼成後、絶縁抵抗不良やクラックやデラミネーションが問題となっている。これらの問題は、内部電極およびセラミック層が薄くなり、積層数が増えることにより、セラミックと内部電極材料の焼成による収縮率の違いが大きくなって発生するものである。
そこで、特開平１０−３０３０６３号のように、昇温時の一定範囲の温度間の昇温速度を遅くすることが考えられている。すなわち、特開平１０−３０３０６３号では、内部電極材料が収縮を開始する温度からセラミックが収縮を開始する温度までの間を、１時間当たり５０℃以下の昇温速度にすることでデラミネーションを抑制している。
【０００３】
【発明が解決しようとする課題】
しかしながら、特開平１０−３０３０６３号の方法では、たとえば、内部電極材料が収縮する５００℃からセラミックが収縮する９００℃までの昇温速度を１時間当たり５０℃以下に設定している。そのため、この部分だけでも８時間以上の焼成時間を要し、焼成工程全体としては、それ以上の時間を要することとなり、焼成効率上非常に大きな問題があった。
また、近年の薄膜多層化に伴なって、内部電極材料の粒径が小さくなる傾向にあり、これによって、内部電極材料が急激に収縮するという現象が生じる。特開平１０−３０３０６３号の方法のような内部電極材料が収縮を開始する温度からセラミックが収縮を開始する温度までの間で昇温速度を遅くするという手法では、このような内部電極材料の急激な収縮に対応しようとすると、さらに昇温速度を遅くすることしかできず、焼成効率が悪くなるという問題がさらに大きくなる傾向にあった。
上述のような問題は、積層セラミックコンデンサの製造方法だけでなく、積層セラミックインダクタ、積層セラミックバリスタおよび積層セラミックサーミスタなどの他の積層セラミック電子部品の製造方法においても存在する。
【０００４】
それゆえに、この発明の主たる目的は、積層セラミックコンデンサなどの積層セラミック電子部品の製造方法において、クラックやデラミネーションなどの構造欠陥が発生せず、かつ、絶縁抵抗の劣化の少ない信頼性の高い積層セラミックコンデンサなどの積層セラミック電子部品を製造することができる、積層セラミック電子部品の製造方法を提供することである。
【０００５】
【課題を解決するための手段】
この発明にかかる積層セラミック電子部品の製造方法は、未焼成のセラミック素体を焼成する焼成過程を含み、内部電極を有する積層セラミック電子部品の製造方法において、焼成過程の最高温度に達するまでの昇温時に、内部電極材料が焼成により収縮を開始する温度から収縮を完了する温度までの間の少なくとも１つの温度で所定時間保持する区間を有することを特徴とする、積層セラミック電子部品の製造方法である。
この発明にかかる積層セラミック電子部品の製造方法では、たとえば、内部電極材料がＮｉであり、６００〜９００℃の間の少なくとも１つの温度で所定時間保持することを特徴とする。
また、この発明にかかる積層セラミック電子部品の製造方法では、たとえば、内部電極材料が急激に収縮する温度範囲間の少なくとも１つの温度で所定時間保持することを特徴とする。
さらに、この発明にかかる積層セラミック電子部品の製造方法では、たとえば、内部電極材料がＮｉであり、８００〜９００℃の間の少なくとも１つの温度で所定時間保持することを特徴とする。
また、この発明にかかる積層セラミック電子部品の製造方法では、たとえば、内部電極材料は、複数の平均粒径で分布する金属粒子を混合したものであり、内部電極材料が急激に収縮する温度範囲を複数有するものであって、内部電極材料が急激に収縮する複数の温度範囲間のそれぞれにおいて少なくとも１つの温度で所定時間保持することを特徴とする。
さらに、この発明にかかる積層セラミック電子部品の製造方法では、たとえば、内部電極材料がＮｉであり、６００〜７００℃の間の少なくとも１つの温度で所定時間保持し、さらに８００〜９００℃の間の少なくとも１つの温度で所定時間保持することを特徴とする。
【０００６】
この発明にかかる積層セラミック電子部品の製造方法では、未焼成のセラミック素体を焼成する焼成過程が、最高温度に達するまでの昇温過程で内部電極材料が焼成により収縮を開始する温度から収縮を完了する温度までの間の少なくとも１つの温度で所定時間保持する区間を有するので、セラミック素子間に残留するカーボンを取り除くことができ、所定の絶縁抵抗が確保される。
さらに、この発明にかかる積層セラミック電子部品の製造方法では、未焼成のセラミック素体を焼成する焼成過程が、最高温度に達するまでの昇温過程で内部電極材料が焼成により収縮を開始する温度から収縮を完了する温度までの間の少なくとも１つの温度で所定時間保持する区間を有するので、内部電極材料が急激に収縮せず、セラミック素体との収縮の整合性が取れ、クラックやデラミネーションという構造欠陥が発生しない。
【０００７】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明の実施の形態の詳細な説明から一層明らかとなろう。
【０００８】
【発明の実施の形態】
図１はこの発明が適用される積層セラミックコンデンサの一例を示す断面図である。図１に示す積層セラミックコンデンサ１０は、直方体状のセラミック素子１２を含む。セラミック素子１２は、誘電体からなる多数のセラミック層１４を含む。これらのセラミック層１４は積層される。セラミック層１４間には、Ｎｉを用いた内部電極１６ａおよび１６ｂが交互に形成される。この場合、内部電極１６ａは一端部がセラミック素子１２の一端部に延びて形成され、内部電極１６ｂは一端部がセラミック素子１２の他端部に延びて形成される。また、内部電極１６ａおよび１６ｂは、中間部および他端部がセラミック層１４を介して重なり合うように形成される。セラミック素子１２の一端面には、Ａｇを用いた外部電極１８ａが内部電極１６ａに接続されるように形成される。同様に、セラミック素子１２の他端面には、Ａｇを用いた外部電極１８ｂが内部電極１６ｂに接続されるように形成される。
【０００９】
次に、図１に示す積層セラミックコンデンサ１０の製造方法について説明する。
【００１０】
（実施例１）
図１に示す積層セラミックコンデンサ１０を製造するためには、まず、セラミック素子１２のセラミック層１４のセラミック原料にバインダ（ポリビニルブチラール）、可塑材（フタル酸ジオクチル）およびトルエン／エキネン混合溶液を添加し、ボールミルで数時間〜数１０時間混練することによって、スラリーが形成される。このスラリーをドクターブレード法で所定の厚みのシートに成形することによって、セラミックグリーンシートが形成される。
【００１１】
そして、そのセラミックグリーンシート上には、平均粒径０．５ｍｍのＮｉを用いた内部電極材料を印刷することによって、内部電極となる内部電極材料層が形成される。この内部電極材料層（材料１の層）は、ＴＭＡ（Ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ　Ａｎａｌｙｓｉｓ）を用いて収縮の開始する温度および終了する温度が同定されたものであり、その温度と膨張率との関係を図２のグラフに示す。
図２に示すように、内部電極材料１の場合、６００℃程度から収縮が開始し、８００〜９００℃の温度範囲において急激に収縮していることがわかる。また、内部電極材料２の場合、８００〜９００℃だけでなく、６００〜７００℃においても急激に収縮していることがわかる。これは、内部電極材料２の場合、平均粒径０．５μｍのＮｉ粒子だけでなく、平均粒径０．１μｍのＮｉ粒子を混合して用いているためである。
【００１２】
それから、それらのセラミックグリーンシートを積層し圧着することによって、未焼成のセラミック素体としてのコンデンサ素体が形成される。なお、セラミックグリーンシートおよび内部電極材料層が複数の積層セラミックコンデンサ１０を縦横に並べた大きさおよび形状に形成されている場合には、それらのセラミックグリーンシートを積層し圧着した後に個々の積層セラミックコンデンサ１０用のものに切断することによって、未焼成のセラミック素体としてのコンデンサ素体が形成される。
【００１３】
その後、その未焼成のコンデンサ素体を大気中２４０℃〜２８０℃で脱脂する。
【００１４】
そして、脱脂した未焼成のコンデンサ素体をアルミナ匣上に並べ、密閉型バッチ炉で焼成することによって、セラミック素子１２と内部電極１６ａおよび１６ｂとが形成される。この場合、炉内雰囲気は所定の酸素分圧、たとえば１０−１０　〜１０−１２　ＭＰａになるように調整される。また、焼成プロファイルは、常温から昇温速度を１〜３℃／分で昇温し、内部電極材料層（内部電極材料１の層）が収縮を開始する６００℃から収縮を完了する９００℃までの間で、同一温度で所定の時間、たとえば、２０分〜６時間程度保持した後、最高温度１２５０〜１３５０℃までの昇温速度を２〜４℃／分で昇温し、最高温度で保持した後、３〜４℃／分の降温速度で常温まで冷却した。
【００１５】
それから、セラミック素子１２の両端面には、Ａｇを塗布し焼き付けることによって、外部電極１８ａおよび１８ｂが形成される。
【００１６】
以上のようにして製造した積層セラミックコンデンサ１０では、内部電極材料層とコンデンサ素体との収縮の整合性が取れ、クラックやデラミネーションという構造欠陥が発生していない。
これを検証するために、炉内雰囲気を、１０−１０　ＭＰａになるように調整し、焼成プロファイルとして、常温から昇温速度を２．２℃／分で昇温し、同一温度で所定の時間保持した後、最高温度１３２０℃までの昇温速度を３．３℃／分で昇温し、最高温度で保持した後、３．３℃／分の降温速度で常温まで冷却する焼成プロファイルで焼成したものを試料２〜８として用意した。また、比較のために、昇温過程で保持しない従来技術に相当するものを試料１として用意した。なお、試料１の焼成プロファイルを図３の図解図に示し、試料２〜８の焼成プロファイルを図４の図解図に示す。
これらの試料１〜試料８に相当する積層セラミックコンデンサ１０の中から５０００個の積層セラミックコンデンサを抜き取り、それぞれの積層セラミックコンデンサの定格電圧の１０倍の電圧を印加して、ショート不良発生数をカウントした。また、製造した積層セラミックコンデンサを１００個抜き取り、樹脂で固定した後、端面を研磨し、内部欠陥（デラミネーション）の有無をカウントした。
その結果を表１に示す。
【００１７】
【表１】
2004047902.tif 000003
【００１８】
表１に示す結果より、未焼成のコンデンサ素体を焼成する焼成過程において内部電極材料層（材料１の層）が急激に収縮する温度域（８００℃）で所定時間の保持、たとえば２０分以上の保持時間を持たせることにより、ショート不良率が激減することが確認された。これは、そのように保持時間を持たせることにより、セラミック素子間に残留したカーボンを取り除くことができ、所定の絶縁抵抗が確保されたためである。
また、内部電極材料層が収縮を開始する６００℃や収縮を完了する９００℃においても、保持時間を持たせることにより、ショート不良率が激減していることがわかる。
【００１９】
さらに、未焼成のコンデンサ素体を焼成する焼成過程において内部電極材料層（材料１の層）が急激に収縮する温度域（８００℃）で所定の保持時間を持たせることにより、内部電極材料層が急激に収縮せず、コンデンサ素体との収縮の整合性が取れ、クラックやデラミネーションという構造欠陥が激減している。
また、内部電極材料層が収縮を開始する６００℃や収縮を完了する９００℃においても、保持時間を持たせることにより、クラックやデラミネーションという構造欠陥が激減している。
【００２０】
（実施例２）
内部電極に用いる電極材料として、たとえば、所定の平均粒径を有するＮｉ粉と所定の平均粒径とは異なる大きさの平均粒径を有するＮｉ粉を混合したものである場合、図２のグラフの内部電極材料２で示すように、２段階の収縮を示す場合がある。実施例２では、このような内部電極材料を用いた場合について説明する。
まず、脱脂した未焼成のコンデンサ素体をアルミナ匣上に並べ、密閉型バッチ炉で焼成することによって、セラミック素子１２と内部電極１６ａおよび１６ｂとが形成される。この場合、炉内雰囲気は所定の酸素分圧、たとえば１０−１０　〜１０−１２　ＭＰａになるように調整される。また、焼成プロファイルは、常温から昇温速度を１〜３℃／分で昇温し、内部電極材料層（内部電極材料２の層）が、１段階目に急激に収縮する６００〜７００℃の間で、同一温度で所定の時間保持した後、昇温速度を１〜３℃／分で昇温し、２段階目に急激に収縮する８００〜９００℃の間で、同一温度で所定の時間保持した後、最高温度１２５０〜１３５０℃までの昇温速度を２〜４℃／分で昇温し、最高温度で保持した後、３〜４℃／分の降温速度で常温まで冷却した。なお、実施例２では焼成以外の工程のついては実施例１と同様にして、積層セラミックコンデンサ１０を製造した。
【００２１】
以上のようにして製造した積層セラミックコンデンサ１０では、内部電極材料層とコンデンサ素体との収縮の整合性が取れ、クラックやデラミネーションという構造欠陥が発生していない。
これを検証するために、炉内雰囲気を、１０−１０　ＭＰａになるように調整し、焼成プロファイルとして、常温から昇温速度を２．２℃／分で１段階目の保持温度まで昇温し、同一温度で所定の時間保持した後、昇温速度を２．２℃／分で２段階目の保持温度まで昇温し、同一温度で所定の時間保持した後、最高温度１３２０℃までの昇温速度を３．３℃／分で昇温し、最高温度で保持した後、３．３℃／分の降温速度で常温まで冷却する焼成プロファイルで焼成したものを試料１１〜１６として用意した。なお、試料１１〜１６の焼成プロファイルを図５の図解図に示す。
また、比較のために、昇温過程で保持しない従来技術に相当するものを試料９として用意し、８００℃で１度だけ保持する実施例１に相当するものを試料２として用意した。
これらの試料９〜試料１６に相当する積層セラミックコンデンサ１０の中から５０００個の積層セラミックコンデンサを抜き取り、それぞれの積層セラミックコンデンサの定格電圧の１０倍の電圧を印加して、ショート不良発生数をカウントした。また、製造した積層セラミックコンデンサを１００個抜き取り、樹脂で固定した後、端面を研磨し、内部欠陥（デラミネーション）の有無をカウントした。
その結果を表２に示す。
【００２２】
【表２】
2004047902.tif 000004
【００２３】
表２に示す結果より、未焼成のコンデンサ素体を焼成する焼成過程において、内部電極材料が２段階で収縮するような場合、１段階目に収縮する温度域（６００〜７００℃）で所定時間同一温度で保持し、２段階目に収縮する温度域（８００〜９００℃）で所定時間同一温度で保持することにより内部欠陥やショート不良率が激減していることがわかる。
これに対して、内部電極材料が２段階で収縮するような場合、実施例１のように１度だけ所定時間温度保持した試料１０では、全く温度保持しない試料９に比べて、内部欠陥やショート不良率が減少しているが、２度保持する試料１１〜１６には及ばない。特に全体の保持時間から見ると、試料１０では６時間保持しているのに対して、試料１１では２回の保持時間を合計しても１時間で試料１０以上の良い結果が出ている。
【００２４】
なお、上述の実施例２では、２段階に温度保持する場合について説明したが、これは、内部電極材料の粒度分布によって決定されるものである。すなわち、内部電極材料の粒度分布によって、たとえば、内部電極材料層が３段階に収縮するのであれば、温度保持もそれに合わせて３段階に行うべきものである。但し、表２に示したように、内部電極材料層が複数段階に収縮するものでも、少なくとも１度同一温度で所定時間保持することで、内部欠陥やショート不良率は低減できるものである。
【００２５】
また、上述の各実施例では外部電極にＡｇが用いられているが、外部電極には他の材料が用いられてもよい。
【００２６】
さらに、上述の各実施例では外部電極が１層構造であるが、外部電極は１層以上のめっき被膜を含む多層構造であってもよい。
【００２７】
また、上述の各実施例では積層セラミックコンデンサの製造方法を例にとって説明したが、この発明は、積層セラミックコンデンサの他に、積層セラミックバリスタ、積層セラミックインダクタ、積層セラミックサーミスタなど、たとえばＮｉを内部電極として用いた種々の積層セラミック電子部品の製造方法に適用することが可能である。
【００２８】
さらに、上述の各実施例では複数の内部電極が用いられいるが、積層セラミックコンデンサ、積層セラミックバリスタ、積層セラミックサーミスタにおいては２枚以上の内部電極が用いられてもよく、また、積層セラミックインダクタにおいては１枚以上の内部電極が用いられてもよい。
【００２９】
【発明の効果】
この発明によれば、たとえばＮｉを内部電極として用いた積層セラミックコンデンサなどの積層セラミック電子部品の製造方法において、クラックやデラミネーションなどの構造欠陥が発生せず、かつ、絶縁抵抗の劣化の少ない信頼性の高い積層セラミックコンデンサなどの積層セラミック電子部品を製造することができる。
【図面の簡単な説明】
【図１】この発明が適用される積層セラミックコンデンサの一例を示す断面図である。
【図２】実施例１で用いられる内部電極材料１および実施例２で用いられる内部電極材料２の温度と膨張率との関係を示すグラフである。
【図３】コンデンサ素体の焼成プロファイルの一例を示す図解図である。
【図４】コンデンサ素体の焼成プロファイルの他の例を示す図解図である。
【図５】コンデンサ素体の焼成プロファイルのさらに他の例を示す図解図である。
【符号の説明】
１０　積層セラミックコンデンサ
１２　セラミック素子
１４　セラミック層
１６ａ、１６ｂ　内部電極
１８ａ，１８ｂ　外部電極
【図１】
2004047902.tif 000005
【図２】
2004047902.tif 000006
【図３】
2004047902.tif 000007
【図４】
2004047902.tif 000008
【図５】
2004047902.tif 000009