(57)【要約】【課題】入力端子から入力する信号のシュミット幅を可変にする。【解決手段】入力パッド４００からの入力信号をＰ型トランジスタ４１０〜４１２のうちのセレクタ４７０で選択されるトランジスタにゲート入力するとともに、Ｎ型トランジスタ４２０〜４２２のうちのセレクタ４７１で選択されるトランジスタにゲート入力し、変換データ信号線４０３への出力電圧をＰ型トランジスタ４５０〜４５２のうちのセレクタ４７２で選択されるトランジスタにゲート入力するとともに、Ｎ型トランジスタ４６０〜４６２のうちのセレクタ４７３で選択されるトランジスタにゲート入力する。セレクタ４７０〜４７３へのそれぞれの制御信号を出力する制御レジスタ４７４の設定値をプログラマブルに書き換えることで、各セレクタで選択されるトランジスタを変更でき、シュミット幅を変更できる。【選択図】　　　　図４
2004040631.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を入力する入力端子と、
電源と第１の内部信号線との間にそれぞれ第１種類の第１のトランジスタが挿入された複数の第１の経路を並列に設け、前記入力信号が電源レベルのときに全ての前記第１の経路によって前記電源と前記第１の内部信号線との間を非導通状態にするとともに、前記入力信号がグランドレベルのときに前記複数の第１の経路のうちの少なくとも１つの第１の経路によって前記電源と前記第１の内部信号線との間を導通状態とし、かつ前記導通状態とする第１の経路を第１の制御信号に応じて選択する第１のスイッチ回路と、
グランドと前記第１の内部信号線との間にそれぞれ第２種類の第２のトランジスタが挿入された複数の第２の経路を並列に設け、前記入力信号がグランドレベルのときに全ての前記第２の経路によって前記グランドと前記第１の内部信号線との間を非導通状態にするとともに、前記入力信号が電源レベルのときに前記複数の第２の経路のうちの少なくとも１つの第２の経路によって前記グランドと前記第１の内部信号線との間を導通状態とし、かつ前記導通状態とする第２の経路を第２の制御信号に応じて選択する第２のスイッチ回路と、
前記第１の内部信号線に接続され、前記第１の内部信号線の信号を第２の内部信号線へ反転出力する反転回路と、
前記電源と前記第１の内部信号線との間にそれぞれ第１種類の第３のトランジスタが挿入された複数の第３の経路を並列に設け、前記反転回路の出力信号が電源レベルのときに全ての前記第３の経路によって前記電源と前記第１の内部信号線との間を非導通状態にするとともに、前記反転回路の出力信号がグランドレベルのときに前記複数の第３の経路のうちの少なくとも１つの第３の経路によって前記電源と前記第１の内部信号線との間を導通状態とし、かつ前記導通状態とする第３の経路を第３の制御信号に応じて選択する第３のスイッチ回路と、
前記グランドと前記第１の内部信号線との間にそれぞれ第２種類の第４のトランジスタが挿入された複数の第４の経路を並列に設け、前記反転回路の出力信号がグランドレベルのときに全ての前記第４の経路によって前記グランドと前記第１の内部信号線との間を非導通状態にするとともに、前記反転回路の出力信号が電源レベルのときに前記複数の第４の経路のうちの少なくとも１つの第４の経路によって前記グランドと前記第１の内部信号線との間を導通状態とし、かつ前記導通状態とする第４の経路を第４の制御信号に応じて選択する第４のスイッチ回路とを備えた入力制御回路。
【請求項２】
複数の第１のトランジスタはそれぞれの電流特性が全て異なり、複数の第２のトランジスタはそれぞれの電流特性が全て異なり、複数の第３のトランジスタはそれぞれの電流特性が全て異なり、複数の第４のトランジスタはそれぞれの電流特性が全て異なることを特徴とする請求項１記載の入力制御回路。
【請求項３】
複数の第１のトランジスタのうちの少なくとも２つの電流特性が同じであり、複数の第２のトランジスタのうちの少なくとも２つの電流特性が同じであり、複数の第３のトランジスタのうちの少なくとも２つの電流特性が同じであり、複数の第４のトランジスタのうちの少なくとも２つの電流特性が同じであることを特徴とする請求項１記載の入力制御回路。
【請求項４】
第１のスイッチ回路は、電源と第１の内部信号線との間に第１のトランジスタを接続することにより複数のそれぞれの第１の経路を構成するとともに、入力端子から入力信号を入力し第１の制御信号に応じて選択する前記第１の経路の前記第１のトランジスタの制御端子へ前記入力信号を出力する第１の選択手段を設け、
第２のスイッチ回路は、グランドと前記第１の内部信号線との間に第２のトランジスタを接続することにより複数のそれぞれの第２の経路を構成するとともに、入力端子から入力信号を入力し第２の制御信号に応じて選択する前記第２の経路の前記第２のトランジスタの制御端子へ前記入力信号を出力する第２の選択手段を設け、
第３のスイッチ回路は、前記電源と前記第１の内部信号線との間に第３のトランジスタを接続することにより複数のそれぞれの第３の経路を構成するとともに、反転回路の出力信号を入力し第３の制御信号に応じて選択する前記第３の経路の前記第３のトランジスタの制御端子へ前記反転回路の出力信号を出力する第３の選択手段を設け、
第４のスイッチ回路は、前記グランドと前記第１の内部信号線との間に第４のトランジスタを接続することにより複数のそれぞれの第４の経路を構成するとともに、前記反転回路の出力信号を入力し第４の制御信号に応じて選択する前記第４の経路の前記第４のトランジスタの制御端子へ前記反転回路の出力信号を出力する第４の選択手段を設けたことを特徴とする請求項１，２または３記載の入力制御回路。
【請求項５】
第１のスイッチ回路は、複数の第１のトランジスタのそれぞれの制御端子を入力端子に接続し、電源と第１の内部信号線との間に前記第１のトランジスタおよび第１のアナログスイッチを直列接続することにより複数のそれぞれの第１の経路を構成するとともに、第１の制御信号に応じて選択する前記第１の経路の前記第１のアナログスイッチを導通状態とし、
第２のスイッチ回路は、複数の第２のトランジスタのそれぞれの制御端子を入力端子に接続し、グランドと第１の内部信号線との間に前記第２のトランジスタおよび第２のアナログスイッチを直列接続することにより複数のそれぞれの第２の経路を構成するとともに、第２の制御信号に応じて選択する前記第２の経路の前記第２のアナログスイッチを導通状態とし、
第３のスイッチ回路は、複数の第３のトランジスタのそれぞれの制御端子を第２の内部信号線に接続し、電源と第１の内部信号線との間に前記第３のトランジスタおよび第３のアナログスイッチを直列接続することにより複数のそれぞれの第３の経路を構成するとともに、第３の制御信号に応じて選択する前記第３の経路の前記第３のアナログスイッチを導通状態とし、
第４のスイッチ回路は、複数の第４のトランジスタのそれぞれの制御端子を第２の内部信号線に接続し、グランドと第１の内部信号線との間に前記第４のトランジスタおよび第４のアナログスイッチを直列接続することにより複数のそれぞれの第４の経路を構成するとともに、第４の制御信号に応じて選択する前記第４の経路の前記第４のアナログスイッチを導通状態とするようにしたことを特徴とする請求項１，２または３記載の入力制御回路。
【請求項６】
第１，第２，第３および第４の制御信号を外部から入力するためのそれぞれの制御信号入力端子を設けたことを特徴とする請求項１，２，３，４または５記載の入力制御回路。
【請求項７】
第１，第２，第３および第４の制御信号を出力する制御レジスタを設けたことを特徴とする請求項１，２，３，４または５記載の入力制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の入力端子においてシュミット幅を制御することを可能とした、入力制御回路に関するものである。
【０００２】
【従来の技術】
通常、信号入力のための入力端子を有する半導体装置において、ひとつの入力端子を例にした場合、その入力端子にはシュミット回路により、固有のＰ型トランジスタおよびＮ型トランジスタがＯＮ、ＯＦＦする電圧特性があり、それはＰ型トランジスタおよびＮ型トランジスタの特性に依存する。
【０００３】
図５は半導体装置の入力端子における従来の入力制御回路の構成例である。図５において、５００は入力端子にワイヤボンディングするための入力パッド、５０１は入力パッド５００から信号を入力するための入力データ信号線、５１０はドレインが入力端子内部に信号を入力する入力変換データ信号線５０２に、ソースが電源線に接続されたＰ型トランジスタ、５２０はドレインが入力端子内部に信号を入力する入力変換データ信号線５０２に、ソースが接地線に接続されたＮ型トランジスタ、５０２はＰ型トランジスタ５１０およびＮ型トランジスタ５２０のドレインに接続された入力変換データ信号線、５５０はドレインが内部回路へ信号を入力する変換データ信号線５０３に、ソースが電源線に接続されたＰ型トランジスタ、５６０はドレインが内部回路へ信号を入力する変換データ信号線５０３に、ソースが接地線に接続されたＮ型トランジスタ、５０３はＰ型トランジスタ５５０およびＮ型トランジスタ５６０のドレインに接続された変換データ信号線、５３０はドレインが入力変換データ信号線５０２に、ソースが電源線に接続されたＰ型トランジスタ、５４０はドレインが入力変換データ信号線５０２に、ソースが接地線に接続されたＮ型トランジスタである。Ｐ型トランジスタ５１０およびＮ型トランジスタ５２０のゲートには入力データ信号線５０１が、Ｐ型トランジスタ５５０およびＮ型トランジスタ５６０のゲートには入力変換データ信号線５０２が、Ｐ型トランジスタ５３０およびＮ型トランジスタ５４０のゲートには変換データ信号線５０３が接続された構成となっている。
【０００４】
入力データ信号線５０１がＬ（ロー）レベルからＨ（ハイ）レベルへ変化する時はＰ型トランジスタ５１０がＯＮ（オン）からＯＦＦ（オフ）へ、Ｎ型トランジスタ５２０はＯＦＦからＯＮへ変化することにより入力変換データ信号線５０２はＨレベルからＬレベルに変化し、入力変換データ信号線５０２をゲート入力とするＰ型トランジスタ５５０がＯＦＦからＯＮへ、入力変換データ信号線５０２をゲート入力とするＮ型トランジスタ５６０がＯＮからＯＦＦへ変化することにより変換データ信号線５０３はＬレベルからＨレベルに変化する。変換データ信号線５０３をゲート入力とするＰ型トランジスタ５３０がＯＮからＯＦＦへ、Ｎ型トランジスタ５４０はＯＦＦからＯＮへ変化することにより入力変換データ信号線５０２がＬレベルに変化する。
【０００５】
ここで、変換データ信号線５０３がＬレベルからＨレベルへ変化する特性はＮ型トランジスタ５２０とＰ型トランジスタ５３０の電圧特性により決定される。なお、同様に変換データ信号線５０３がＨレベルからＬレベルに変化する時はＰ型トランジスタ５１０とＮ型トランジスタ５４０の電圧特性により決定される。
【０００６】
図６は従来の入力制御回路の入力電圧と出力電圧の概略特性図である。Ｖ５００は入力パッド５００に入力される電圧、Ｖ５０３は内部回路へ出力される変換データ信号線５０３の出力電圧である。入力電圧Ｖ５００がＬレベルからＨレベルに変化して出力電圧Ｖ５０３がＬレベルからＨレベルに変化するときの入力電圧Ｖ５００の電圧値Ｖｂと、入力電圧Ｖ５００がＨレベルからＬレベルに変化して出力電圧Ｖ５０３がＨレベルからＬレベルに変化するときの入力電圧Ｖ５００の電圧値Ｖａとは異なっており、ΔＶの電圧幅（シュミット幅）がある。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、変換データ信号線５０３に出力されるＬレベルからＨレベルへの信号変化およびＨレベルからＬレベルへの信号変化は、Ｐ型トランジスタおよびＮ型トランジスタの電圧特性により固有であるため、変換データ信号線５０３の電圧Ｖ５０３がＬレベルからＨレベルへ変化するときの入力電圧Ｖ５００（＝Ｖｂ）や、ＨレベルからＬレベルへ変化するときの入力電圧Ｖ５００（＝Ｖａ）を変化させ、シュミット幅ΔＶを異なる電圧幅にするためには、電圧特性の異なるＰ型トランジスタおよびＮ型トランジスタを用いた入力端子構造にて半導体装置を新しく作り直さなければならない。そのため開発コストと開発期間を要し、また半導体装置としても汎用性に欠けるという欠点があった。
【０００８】
本発明の目的は、入力端子のシュミット幅を可変にし、汎用性に優れた半導体装置を実現できる入力制御回路を提供することである。
【０００９】
【課題を解決するための手段】
本発明の請求項１記載の入力制御回路は、入力信号を入力する入力端子と、電源と第１の内部信号線との間にそれぞれ第１種類の第１のトランジスタが挿入された複数の第１の経路を並列に設け、入力信号が電源レベルのときに全ての第１の経路によって電源と第１の内部信号線との間を非導通状態にするとともに、入力信号がグランドレベルのときに複数の第１の経路のうちの少なくとも１つの第１の経路によって電源と第１の内部信号線との間を導通状態とし、かつ導通状態とする第１の経路を第１の制御信号に応じて選択する第１のスイッチ回路と、グランドと第１の内部信号線との間にそれぞれ第２種類の第２のトランジスタが挿入された複数の第２の経路を並列に設け、入力信号がグランドレベルのときに全ての第２の経路によってグランドと第１の内部信号線との間を非導通状態にするとともに、入力信号が電源レベルのときに複数の第２の経路のうちの少なくとも１つの第２の経路によってグランドと第１の内部信号線との間を導通状態とし、かつ導通状態とする第２の経路を第２の制御信号に応じて選択する第２のスイッチ回路と、第１の内部信号線に接続され、第１の内部信号線の信号を第２の内部信号線へ反転出力する反転回路と、電源と第１の内部信号線との間にそれぞれ第１種類の第３のトランジスタが挿入された複数の第３の経路を並列に設け、反転回路の出力信号が電源レベルのときに全ての第３の経路によって電源と第１の内部信号線との間を非導通状態にするとともに、反転回路の出力信号がグランドレベルのときに複数の第３の経路のうちの少なくとも１つの第３の経路によって電源と第１の内部信号線との間を導通状態とし、かつ導通状態とする第３の経路を第３の制御信号に応じて選択する第３のスイッチ回路と、グランドと第１の内部信号線との間にそれぞれ第２種類の第４のトランジスタが挿入された複数の第４の経路を並列に設け、反転回路の出力信号がグランドレベルのときに全ての第４の経路によってグランドと第１の内部信号線との間を非導通状態にするとともに、反転回路の出力信号が電源レベルのときに複数の第４の経路のうちの少なくとも１つの第４の経路によってグランドと第１の内部信号線との間を導通状態とし、かつ導通状態とする第４の経路を第４の制御信号に応じて選択する第４のスイッチ回路とを備えている。
【００１０】
この請求項１の構成によれば、第１〜第４のスイッチ回路において、それぞれに入力する制御信号を変更し、導通させる経路（トランジスタが挿入された経路）の選択を変更することによって、反転回路から出力される第２の内部信号線の電圧がＨレベルからＬレベルへ変化するときの入力信号（入力端子）の電圧と、ＬレベルからＨレベルへの電圧に変化するときの入力信号の電圧とを制御することが可能であり、シュミット幅を可変でき、汎用性に優れた半導体装置を実現することができる。
【００１１】
本発明の請求項２記載の入力制御回路は、請求項１記載の入力制御回路において、複数の第１のトランジスタはそれぞれの電流特性が全て異なり、複数の第２のトランジスタはそれぞれの電流特性が全て異なり、複数の第３のトランジスタはそれぞれの電流特性が全て異なり、複数の第４のトランジスタはそれぞれの電流特性が全て異なることを特徴とする。
【００１２】
この請求項２の構成により、請求項１の制御において、第２の内部信号線の電圧がＨレベルからＬレベルへ変化するときの入力信号（入力端子）の電圧、またＬレベルからＨレベルへの電圧に変化するときの入力信号の電圧を非線形に変化させて制御することが可能である。
【００１３】
本発明の請求項３記載の入力制御回路は、請求項１記載の入力制御回路において、複数の第１のトランジスタのうちの少なくとも２つの電流特性が同じであり、複数の第２のトランジスタのうちの少なくとも２つの電流特性が同じであり、複数の第３のトランジスタのうちの少なくとも２つの電流特性が同じであり、複数の第４のトランジスタのうちの少なくとも２つの電流特性が同じであることを特徴とする。
【００１４】
この請求項３の構成により、請求項１の制御において、第２の内部信号線の電圧がＨレベルからＬレベルへ変化するときの入力信号（入力端子）の電圧、またＬレベルからＨレベルへの電圧に変化するときの入力信号の電圧を線形に変化させて制御することが可能である。
【００１５】
本発明の請求項４記載の入力制御回路は、請求項１，２または３記載の入力制御回路において、第１のスイッチ回路は、電源と第１の内部信号線との間に第１のトランジスタを接続することにより複数のそれぞれの第１の経路を構成するとともに、入力端子から入力信号を入力し第１の制御信号に応じて選択する第１の経路の第１のトランジスタの制御端子へ入力信号を出力する第１の選択手段を設け、第２のスイッチ回路は、グランドと第１の内部信号線との間に第２のトランジスタを接続することにより複数のそれぞれの第２の経路を構成するとともに、入力端子から入力信号を入力し第２の制御信号に応じて選択する第２の経路の第２のトランジスタの制御端子へ入力信号を出力する第２の選択手段を設け、第３のスイッチ回路は、電源と第１の内部信号線との間に第３のトランジスタを接続することにより複数のそれぞれの第３の経路を構成するとともに、反転回路の出力信号を入力し第３の制御信号に応じて選択する第３の経路の第３のトランジスタの制御端子へ反転回路の出力信号を出力する第３の選択手段を設け、第４のスイッチ回路は、グランドと第１の内部信号線との間に第４のトランジスタを接続することにより複数のそれぞれの第４の経路を構成するとともに、反転回路の出力信号を入力し第４の制御信号に応じて選択する第４の経路の第４のトランジスタの制御端子へ反転回路の出力信号を出力する第４の選択手段を設けたことを特徴とする。
【００１６】
この請求項４の構成により、第１〜第４のスイッチ回路を具体的に実現することができる。
【００１７】
本発明の請求項５記載の入力制御回路は、請求項１，２または３記載の入力制御回路において、第１のスイッチ回路は、複数の第１のトランジスタのそれぞれの制御端子を入力端子に接続し、電源と第１の内部信号線との間に第１のトランジスタおよび第１のアナログスイッチを直列接続することにより複数のそれぞれの第１の経路を構成するとともに、第１の制御信号に応じて選択する第１の経路の第１のアナログスイッチを導通状態とし、第２のスイッチ回路は、複数の第２のトランジスタのそれぞれの制御端子を入力端子に接続し、グランドと第１の内部信号線との間に第２のトランジスタおよび第２のアナログスイッチを直列接続することにより複数のそれぞれの第２の経路を構成するとともに、第２の制御信号に応じて選択する第２の経路の第２のアナログスイッチを導通状態とし、第３のスイッチ回路は、複数の第３のトランジスタのそれぞれの制御端子を第２の内部信号線に接続し、電源と第１の内部信号線との間に第３のトランジスタおよび第３のアナログスイッチを直列接続することにより複数のそれぞれの第３の経路を構成するとともに、第３の制御信号に応じて選択する第３の経路の第３のアナログスイッチを導通状態とし、第４のスイッチ回路は、複数の第４のトランジスタのそれぞれの制御端子を第２の内部信号線に接続し、グランドと第１の内部信号線との間に第４のトランジスタおよび第４のアナログスイッチを直列接続することにより複数のそれぞれの第４の経路を構成するとともに、第４の制御信号に応じて選択する第４の経路の第４のアナログスイッチを導通状態とするようにしたことを特徴とする。
【００１８】
この請求項５の構成により、第１〜第４のスイッチ回路を具体的に実現することができる。
【００１９】
本発明の請求項６記載の入力制御回路は、請求項１，２，３，４または５記載の入力制御回路において、第１，第２，第３および第４の制御信号を外部から入力するためのそれぞれの制御信号入力端子を設けたことを特徴とする。
【００２０】
この請求項６の構成により、外部から入力する制御信号を変更することで、シュミット幅を変更することができる。
【００２１】
本発明の請求項７記載の入力制御回路は、請求項１，２，３，４または５記載の入力制御回路において、第１，第２，第３および第４の制御信号を出力する制御レジスタを設けたことを特徴とする。
【００２２】
この請求項７の構成により、制御レジスタにプログラマブルに設定値を書き換えることで、それぞれの制御信号を変更でき、シュミット幅を変更することができる。
【００２３】
【発明の実施の形態】
本発明の実施の形態について以下図面を用いて説明する。
【００２４】
（第１の実施の形態）
図１は本発明の第１の実施の形態の入力制御回路の回路図である。図１において、１００は入力パッド、１０１は入力データ信号線、１１０、１１１、１１２、１３０、１５０、１５１、１５２はＰ型トランジスタ、１２０、１２１、１２２、１４０、１６０、１６１、１６２はＮ型トランジスタである。１８０はＰ型トランジスタ１１０のゲート入力、１８１はＰ型トランジスタ１１１のゲート入力、１８２はＰ型トランジスタ１１２のゲート入力、１８３はＮ型トランジスタ１２０のゲート入力、１８４はＮ型トランジスタ１２１のゲート入力、１８５はＮ型トランジスタ１２２のゲート入力、１９０はＰ型トランジスタ１５２のゲート入力、１９１はＰ型トランジスタ１５１のゲート入力、１９２はＰ型トランジスタ１５０のゲート入力、１９３はＮ型トランジスタ１６２のゲート入力、１９４はＮ型トランジスタ１６１のゲート入力、１９５はＮ型トランジスタ１６０のゲート入力である。
【００２５】
１７０は入力データ信号線１０１、セレクタ制御信号線１０６を入力とし、出力がＰ型トランジスタ１１０のゲート入力１８０とＰ型トランジスタ１１１のゲート入力１８１とＰ型トランジスタ１１２のゲート入力１８２に接続されたセレクタ、１７１は入力データ信号線１０１、セレクタ制御信号線１０４を入力とし、出力がＮ型トランジスタ１２０のゲート入力１８３とＮ型トランジスタ１２１のゲート入力１８４とＮ型トランジスタ１２２のゲート入力１８５に接続されたセレクタ、１７２は変換データ信号線１０３、セレクタ制御信号線１０７を入力とし、出力がＰ型トランジスタ１５２のゲート入力１９０とＰ型トランジスタ１５１のゲート入力１９１とＰ型トランジスタ１５０のゲート入力１９２に接続されたセレクタ、１７３は変換データ信号線１０３、セレクタ制御信号線１０５を入力とし、出力がＮ型トランジスタ１６２のゲート入力１９３とＮ型トランジスタ１６１のゲート入力１９４とＮ型トランジスタ１６０のゲート入力１９５に接続されたセレクタである。
【００２６】
１０２はＰ型トランジスタ１１０、１１１、１１２およびＮ型トランジスタ１２０、１２１、１２２のドレインに接続された入力変換データ信号線、１０３はＰ型トランジスタ１３０およびＮ型トランジスタ１４０のドレインおよびセレクタ１７２およびセレクタ１７３に接続された変換データ信号線である。
【００２７】
セレクタ１７０は、セレクタ制御信号線１０６の制御により、入力データ信号線１０１をゲート入力１８０およびゲート入力１８１およびゲート入力１８２のいずれかへ任意に接続を切り替えることが可能である。同様に、セレクタ１７１は、セレクタ制御信号線１０４の制御により、入力データ信号線１０１をゲート入力１８３およびゲート入力１８４およびゲート入力１８５のいずれかへ任意に接続を切り替えることが可能である。
【００２８】
また、セレクタ１７２は、セレクタ制御信号線１０７の制御により、変換データ信号線１０３をゲート入力１９０およびゲート入力１９１およびゲート入力１９２のいずれかへ任意に接続を切り替えることが可能である。同様に、セレクタ１７３は、セレクタ制御信号線１０５の制御により、変換データ信号線１０３をゲート入力１９３およびゲート入力１９４およびゲート入力１９５のいずれかへ任意に接続を切り替えることが可能である。
【００２９】
この図１の場合、請求項１に記載された第１のスイッチ回路は、Ｐ型トランジスタ１１０〜１１２およびセレクタ１７０からなり、第２のスイッチ回路は、Ｎ型トランジスタ１２０〜１２２およびセレクタ１７１からなり、第３のスイッチ回路は、Ｐ型トランジスタ１５０〜１５２およびセレクタ１７２からなり、第４のスイッチ回路は、Ｎ型トランジスタ１６０〜１６２およびセレクタ１７３からなり、反転回路は、Ｐ型トランジスタ１３０およびＮ型トランジスタ１４０からなる。
【００３０】
以上のように構成される本実施の形態の入力制御回路について、以下にその動作を説明する。
【００３１】
入力パッド１００から入力された入力信号がＨレベルからＬレベルに変化したとき、セレクタ１７０によってゲート入力が選択されたＰ型トランジスタ１１０またはＰ型トランジスタ１１１またはＰ型トランジスタ１１２がＯＦＦからＯＮに変化し、入力変換データ信号線１０２にＨレベルの信号が出力される。入力変換データ信号線１０２をゲート入力とするＮ型トランジスタ１４０がＯＮ動作を行ない変換データ信号線１０３にＬレベルの信号が出力されると、セレクタ１７２によってゲート入力が選択されたＰ型トランジスタ１５０またはＰ型トランジスタ１５１またはＰ型トランジスタ１５２がＯＦＦからＯＮに変化することで入力変換データ信号線１０２にＨレベルの信号が出力される。Ｐ型トランジスタ１５０または１５１または１５２がＯＮに変化するまでは入力変換データ信号線１０２にはＮ型トランジスタ１６０または１６１または１６２がＬレベルを出力しているため、変換データ信号線１０３の電圧Ｖ１０３がＨレベルからＬレベルへ変化するときの入力パッド１００の電圧Ｖ１００（図６でのＶａに相当）は、その入力電圧Ｖ１００のＨレベルとＬレベルの中間電圧よりもＬレベル側に近くなる。
【００３２】
また同様に、Ｌレベルの入力信号を入力している入力パッド１００をＨレベルの入力信号に切り換えると、セレクタ１７１によってゲート入力が選択されたＮ型トランジスタ１２０またはＮ型トランジスタ１２１またはＮ型トランジスタ１２２がＯＦＦからＯＮに変化し入力変換データ信号線１０２にＬレベルの信号が出力される。入力変換データ信号線１０２をゲート入力とするＰ型トランジスタ１３０がＯＮ動作を行ない変換データ信号線１０３にＨレベルの信号が出力されると、セレクタ１７３によってゲート入力が選択されたＮ型トランジスタ１６０またはＮ型トランジスタ１６１またはＮ型トランジスタ１６２がＯＦＦからＯＮに変化することで入力変換データ信号線１０２にＬレベルの信号が出力される。Ｎ型トランジスタ１６０または１６１または１６２がＯＮに変化するまでは入力変換データ信号線１０２にはＰ型トランジスタ１５０または１５１または１５２がＨレベルを出力しているため、変換データ信号線１０３の電圧Ｖ１０３がＬレベルからＨレベルへ変化するときの入力パッド１００の電圧Ｖ１００（図６でのＶｂに相当）は、その入力電圧Ｖ１００のＨレベルとＬレベルの中間電圧よりもＨレベル側に近くなる。
【００３３】
この第１の実施の形態では、半導体装置の外部からセレクタ１７０〜１７３のそれぞれに対し制御信号を入力できるように、それぞれのセレクタ制御信号入力用パッド（図示せず）が設けられ、それらの各パッドにセレクタ制御信号線１０４〜１０７がそれぞれ接続されている。したがって、半導体装置の外部から与えるセレクタ制御信号によってセレクタ１７０〜１７３を個別に制御することが可能である。
【００３４】
以下に、セレクタ１７０〜１７３の制御動作について詳しく説明する。なお、Ｐ型トランジスタ１１０〜１１２を第１のトランジスタ群、Ｎ型トランジスタ１２０〜１２２を第２のトランジスタ群、Ｐ型トランジスタ１５０〜１５２を第３のトランジスタ群、Ｎ型トランジスタ１６０〜１６２を第４のトランジスタ群とする。
【００３５】
まず、第１〜第４のトランジスタ群のそれぞれのトランジスタ群において、各トランジスタ群中の全てのトランジスタの電流特性が異なるように各トランジスタ群を構成した場合（例えば第１のトランジスタ群については、Ｐ型トランジスタ１１０，１１１，１１２のそれぞれの電流特性が異なり、第２〜第４のトランジスタ群についても同様）について説明する。この場合、各トランジスタ群において、例えばひとつのトランジスタは電流特性を大きく、その他のトランジスタは電流特性が小さくかつ、それぞれ異なる電流特性にした時、各トランジスタ群において１つ以上のトランジスタをセレクタで選択することで、変換データ信号線１０３の電圧Ｖ１０３がＨレベルからＬレベルへ変化するときの入力パッド１００の電圧Ｖ１００（図６でのＶａに相当）、また電圧Ｖ１０３がＬレベルからＨレベルへの電圧に変化するときの入力パッド１００の電圧Ｖ１００（図６でのＶｂに相当）を、非線形に変化させて制御することが可能である。
【００３６】
上記のように、各トランジスタ群において、各トランジスタ群を構成する全てのトランジスタの電流特性が異なる場合に、電圧Ｖ１０３がレベル変化するときの入力電圧Ｖ１００を非線形に変化させる制御について、具体的に説明する。例えば、セレクタ１７０がＰ型トランジスタ１１０を選択し、セレクタ１７１がＮ型トランジスタ１２０を選択し、セレクタ１７２がＰ型トランジスタ１５０を選択し、セレクタ１７３がＮ型トランジスタ１６０を選択する状態を第１の選択状態とし、セレクタ１７０がＰ型トランジスタ１１２を選択し、セレクタ１７１がＮ型トランジスタ１２２を選択し、セレクタ１７２がＰ型トランジスタ１５２を選択し、セレクタ１７３がＮ型トランジスタ１６２を選択する状態を第２の選択状態とすると、Ｌレベルの入力電圧Ｖ１００を入力パッド１００に入力し、第１の選択状態から第２の選択状態に変化させた時には、入力変換データ信号線１０２に流れるＨレベルの電圧が変化し、変換データ信号線１０３に流れるＬレベルの電圧が変化する。
【００３７】
上記の状態から、Ｈレベルの入力電圧Ｖ１００を入力パッド１００に入力すると、セレクト１７０で選択されたＰ型トランジスタ１１２がＯＮからＯＦＦに変化し、セレクタ１７１で選択されたＮ型トランジスタ１２２がＯＦＦからＯＮにされ、Ｎ型トランジスタ１２２固有のトランジスタ能力で入力変換データ信号線１０２にＬレベルの信号が出力され、上記と同様にそれを入力とするＰ型トランジスタ１３０がＯＦＦからＯＮにされ、変換データ信号線１０３がＨレベルに変化し、上記と同様にそれを入力とするＮ型トランジスタ１６２がＯＦＦからＯＮにされ、Ｎ型トランジスタ１６２固有のトランジスタ能力で入力変換データ信号線１０２にＬレベルの信号が出力されようとするが、Ｎ型トランジスタ１２２がＬレベルの信号を出力した瞬間は、Ｎ型トランジスタ１６２がＯＦＦ、Ｐ型トランジスタ１５２がＯＮになっており、Ｐ型トランジスタ１５２固有のトランジスタ能力でＨレベルを出力することで、入力変換データ信号線１０２は、Ｎ型トランジスタ１２２が出力するＬレベルの信号と、Ｐ型トランジスタ１５２が出力するＨレベルの信号とが混載しているため、２種類の電圧レベルの差分が入力変換データ信号線１０２に流れる電圧レベルとなる。そうなると、Ｐ型トランジスタ１３０に入力されるＬレベルの信号（電圧レベル）は、入力電圧Ｖ１００がＬレベル時よりも低くなり、Ｐ型トランジスタ１３０をＯＮさせようとすると、入力電圧Ｖ１００のＬレベルの信号（電圧レベル）を大きくする必要がある。
【００３８】
上記内容の逆の場合も同様であるため、図６のようにΔＶの幅が発生することになる。
【００３９】
次に、第１〜第４のトランジスタ群のそれぞれのトランジスタ群において、各トランジスタ群中の全てまたは２つ以上のトランジスタの電流特性が同じように各トランジスタ群を構成した場合（例えば第１のトランジスタ群については、Ｐ型トランジスタ１１０，１１１，１１２の３つ全てまたは２つの電流特性が同じであり、第２〜第４のトランジスタ群についても同様）について説明する。この場合、各トランジスタ群において１つ以上のトランジスタをセレクタで選択することで、変換データ信号線１０３の電圧Ｖ１０３がＨレベルからＬレベルへ変化するときの入力パッド１００の電圧Ｖ１００（図６でのＶａに相当）、また電圧Ｖ１０３がＬレベルからＨレベルへの電圧に変化するときの入力パッド１００の電圧Ｖ１００（図６でのＶｂに相当）を、線形に変化させて制御することが可能である。
【００４０】
例えばトランジスタ能力を表す係数をｋとし、第１のトランジスタ群のＰ型トランジスタ１１０，１１１，１１２の能力が全て同じｋであったとすると、セレクタ１７０で１つのＰ型トランジスタを選択したときはｋ、２つのＰ型トランジスタを選択したときは２ｋ（ｋ＋ｋ）である。よって、入力電圧Ｖ１００は、セレクタ１７０で選択する１つもしくは２つ以上かつ、各トランジスタ群を構成する２つ以上のトランジスタの電流特性（能力）が同じ場合には線形に変化することになる。
【００４１】
以上のように本発明の第１の実施の形態によれば、シュミット型入力において複数のＰ型トランジスタを並列に接続する構成にし、それらのゲートをセレクタ１７０およびセレクタ１７２によって任意に接続を切り替え、また同様に複数のＮ型トランジスタを並列に接続する構成にし、それらのゲートをセレクタ１７１およびセレクタ１７３によって任意に接続を切り替えることで、変換データ信号線１０３の電圧Ｖ１０３がＨレベルからＬレベルへ変化するときの入力パッド１００の電圧Ｖ１００（図６でのＶａに相当）と、電圧Ｖ１０３がＬレベルからＨレベルへの電圧に変化するときの入力パッド１００の電圧Ｖ１００（図６でのＶｂに相当）とを制御することが可能であり、シュミット幅を可変でき、汎用性に優れた入力端子を備えた半導体装置を実現することができる。
【００４２】
（第２の実施の形態）
図２は本発明の第２の実施の形態の入力制御回路の回路図である。図２において、２００は入力パッド、２０１は入力データ信号線、２０２は入力変換データ信号線、２０３は変換データ信号線、２１０、２１１、２１２、２３０、２５０、２５１、２５２はＰ型トランジスタ、２２０、２２１、２２２、２４０、２６０、２６１、２６２はＮ型トランジスタで、これらは本発明の第１の実施の形態の構成と同じである。
【００４３】
２７０、２７１、２７２はアナログスイッチで、それぞれＰ型トランジスタ２１０、２１１、２１２のドレインと入力変換データ信号線２０２との間に接続されていて制御信号２９０、２９１、２９２で制御される。同様に２７３、２７４、２７５はアナログスイッチで、それぞれＮ型トランジスタ２２０、２２１、２２２のドレインと入力変換データ信号線２０２との間に接続されていて制御信号２９３、２９４、２９５で制御される。２８０、２８１、２８２はアナログスイッチで、それぞれＰ型トランジスタ２５０、２５１、２５２のドレインと入力変換データ信号線２０２との間に接続されていて制御信号２９６、２９７、２９８で制御される。２８３、２８４、２８５はアナログスイッチで、それぞれＮ型トランジスタ２６０、２６１、２６２のドレインと入力変換データ信号線２０２との間に接続されていて制御信号２０５、２０６、２９９で制御される。
【００４４】
この図２の場合、請求項１に記載された第１のスイッチ回路は、Ｐ型トランジスタ２１０〜２１２およびアナログスイッチ２７０〜２７２からなり、第２のスイッチ回路は、Ｎ型トランジスタ２２０〜２２２およびアナログスイッチ２７３〜２７５からなり、第３のスイッチ回路は、Ｐ型トランジスタ２５０〜２５２およびアナログスイッチ２８０〜２８２からなり、第４のスイッチ回路は、Ｎ型トランジスタ２６０〜２６２およびアナログスイッチ２８３〜２８５からなり、反転回路は、Ｐ型トランジスタ２３０およびＮ型トランジスタ２４０からなる。
【００４５】
この第２の実施の形態では、第１の実施の形態におけるセレクタ１７０によるＰ型トランジスタ１１０、１１１、１１２の選択に代えて、Ｐ型トランジスタ２１０、２１１、２１２のゲートに全て入力データ信号線２０１を接続し、アナログスイッチ２７０、２７１、２７２にて各トランジスタ２１０、２１１、２１２のドレインと入力変換データ信号線２０２間を導通または非導通に制御する。例えば、第１の実施の形態においてセレクタ１７０によりＰ型トランジスタ１１０のゲート入力１８０が入力データ信号線１０１に接続される場合、第２の実施の形態ではＰ型トランジスタ２１０（Ｐ型トランジスタ１１０に相当）に接続されたアナログスイッチ２７０を導通させるように制御することで同様の作用がある。他のトランジスタ２１１（１１１）、２１２（１１２）についても同様である。
【００４６】
上記同様に、第１の実施の形態におけるセレクタ１７１によるＮ型トランジスタ１２０、１２１、１２２の選択に代えて、Ｎ型トランジスタ２２０、２２１、２２２のゲートに全て入力データ信号線２０１を接続し、アナログスイッチ２７３、２７４、２７５にて各トランジスタ２２０、２２１、２２２のドレインと入力変換データ信号線２０２間を導通または非導通に制御する。
【００４７】
また、第１の実施の形態におけるセレクタ１７２によるＰ型トランジスタ１５０、１５１、１５２の選択に代えて、Ｐ型トランジスタ２５０、２５１、２５２のゲートに全て変換データ信号線２０３を接続し、アナログスイッチ２８０、２８１、２８２にて各トランジスタ２５０、２５１、２５２のドレインと変換データ信号線２０３間を導通または非導通に制御する。例えば、第１の実施の形態においてセレクタ１７２によりＰ型トランジスタ１５０のゲート入力１９２が変換データ信号線１０３に接続される場合、第２の実施の形態ではＰ型トランジスタ２５０（Ｐ型トランジスタ１５０に相当）に接続されたアナログスイッチ２８２を導通させるように制御することで同様の作用がある。他のトランジスタ２５１（１５１）、２５２（１５２）についても同様である。
【００４８】
上記同様に、第１の実施の形態におけるセレクタ１７３によるＮ型トランジスタ１６０、１６１、１６２の選択に代えて、Ｎ型トランジスタ２６０、２６１、２６２のゲートに全て変換データ信号線２０３を接続し、アナログスイッチ２８３、２８４、２８５にて各トランジスタ２６０、２６１、２６２のドレインと変換データ信号線２０３間を導通または非導通に制御する。
【００４９】
すなわち、第２の実施の形態では、第１の実施の形態におけるセレクタによるトランジスタのゲート入力の接続の制御に代えて、アナログスイッチによるトランジスタのドレインの接続の制御を行うことで同様の作用が得られる。また、第１の実施の形態におけるセレクタが外部から制御可能に構成されているのと同様、第２の実施の形態では、アナログスイッチの制御信号２９０〜２９９，２０５，２０６の各信号線がそれぞれの制御信号入力用パッド（図示せず）に接続され、半導体装置の外部からアナログスイッチのそれぞれに対し制御信号を入力し、個別に制御できるように構成されている。
【００５０】
したがって第２の実施の形態では、第１のトランジスタ群（Ｐ型トランジスタ２１０〜２１２）、第２のトランジスタ群（Ｎ型トランジスタ２２０〜２２２）、第３のトランジスタ群（Ｐ型トランジスタ２５０〜２５２）、第４のトランジスタ群（Ｎ型トランジスタ２６０〜２６２）のそれぞれのトランジスタ群において、各トランジスタ群中の全てのトランジスタの電流特性が異なるように各トランジスタ群を構成した場合や、第１〜第４のトランジスタ群のそれぞれのトランジスタ群において、各トランジスタ群中の全てまたは２つ以上のトランジスタの電流特性が同じように各トランジスタ群を構成した場合も、第１の実施の形態と同様の制御が可能となり、第１の実施の形態と同じ効果を実現することが可能である。
【００５１】
（第３の実施の形態）
図３は本発明の第３の実施の形態の入力制御回路の回路図である。図３において、３００は入力パッド、３０１は入力データ信号線、３０２は入力変換データ信号線、３０３は変換データ信号線、３１０、３１１、３１２、３３０、３５０、３５１、３５２はＰ型トランジスタ、３２０、３２１、３２２、３４０、３６０、３６１、３６２はＮ型トランジスタ、３７０、３７１、３７２、３７３はセレクタで、これらは本発明の第１の実施の形態の構成と同じである。３０４、３０５はセレクタ制御信号線、３７４はセレクタ制御レジスタで、出力はセレクタ制御信号線３０４でＮ型トランジスタのセレクタ３７１およびセレクタ３７３へ出力され、セレクタ制御信号線３０５でＰ型トランジスタのセレクタ３７０およびセレクタ３７２へ出力される。
【００５２】
本実施の形態は、セレクタ３７０〜３７３を、セレクタ制御信号線３０４およびセレクタ制御信号線３０５を介してセレクタ制御レジスタ３７４にて制御するものである。
【００５３】
本実施の形態でも、第１の実施の形態同様、第１のトランジスタ群（Ｐ型トランジスタ３１０〜３１２）、第２のトランジスタ群（Ｎ型トランジスタ３２０〜３２２）、第３のトランジスタ群（Ｐ型トランジスタ３５０〜３５２）、第４のトランジスタ群（Ｎ型トランジスタ３６０〜３６２）のそれぞれのトランジスタ群において、各トランジスタ群中の全てのトランジスタの電流特性が異なるように各トランジスタ群を構成した場合や、また、第１〜第４のトランジスタ群のそれぞれのトランジスタ群において、各トランジスタ群中の全てまたは２つ以上のトランジスタの電流特性が同じように各トランジスタ群を構成した場合についての制御が可能である。例えば第１のトランジスタ群を例に説明する。Ｐ型トランジスタ３１０，３１１，３１２のそれぞれのゲート入力信号線３８０，３８１，３８２がＬレベルであればＰ型トランジスタ３１０，３１１，３１２がＯＮ、ＨレベルであればＰ型トランジスタ３１０，３１１，３１２がＯＦＦする。３本のゲート入力信号線３８０，３８１，３８２の信号状態を組み合わせることで、Ｐ型トランジスタ３１０，３１１，３１２の１つ、もしくは２つ以上の任意を選択することができる。すなわち、プログラム的にセレクタ３７０を切り換えて（動作させて）ゲート入力信号線３８０，３８１，３８２に出力させる信号状態を任意に設定することが可能である。
【００５４】
したがって、本実施の形態によれば、ＣＰＵ等によりセレクタ制御レジスタ３７４にプログラマブルに設定値を書き換えることで、第１の実施の形態と同じ効果を実現することが可能である。ただし、本実施の形態では、セレクタ３７１とセレクタ３７３に同じ制御がなされ、セレクタ３７０とセレクタ３７２に同じ制御がなされる。
【００５５】
（第４の実施の形態）
図４は本発明の第４の実施の形態の入力制御回路の回路図である。図４において、４００は入力パッド、４０１は入力データ信号線、４０２は入力変換データ信号線、４０３は変換データ信号線、４１０、４１１、４１２、４３０、４５０、４５１、４５２はＰ型トランジスタ、４２０、４２１、４２２、４４０、４６０、４６１、４６２はＮ型トランジスタ、４７０、４７１、４７２、４７３はセレクタで、これらは本発明の第１の実施の形態の構成と同じである。４０４および４０５、４０６、４０７はセレクタ制御信号線で、それぞれ互いに独立した論理値の信号線である。４７４はセレクタ制御レジスタで、その独立した各出力はセレクタ制御信号線４０４、４０５、４０６、４０７で各セレクタ４７１〜４７３へ出力される。
【００５６】
本実施の形態では、第３の実施の形態に対し、セレクタ４７０、４７１、４７２、４７３をそれぞれ個々に制御することを可能にしたものであり、ＣＰＵ等によりセレクタ制御レジスタ４７４にプログラマブルに設定値を書き換えることで、第１の実施の形態と同じ効果を実現することが可能である。
【００５７】
なお、第３および第４の実施の形態では、第１の実施の形態に対し、セレクタ制御レジスタを設けた構成としたが、第２の実施の形態に対しても同様に、アナログスイッチへ制御信号を出力する制御レジスタを設け、ＣＰＵ等により制御レジスタにプログラマブルに設定値を書き換えることで、第２の実施の形態と同様の効果を実現することが可能である。
【００５８】
【発明の効果】
以上説明したように、本発明は、入力端子においてＰ型トランジスタおよびＮ型トランジスタを複数並列に接続し、入力動作時に任意のトランジスタのみを動作させることによりシュミット幅の制御を行うことでシュミット幅制御加工の後から生産完了までの期間を短縮できるという優れた効果を有する入力制御回路を提供することができるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である入力制御回路の回路図
【図２】本発明の第２の実施の形態である入力制御回路の回路図
【図３】本発明の第３の実施の形態である入力制御回路の回路図
【図４】本発明の第４の実施の形態である入力制御回路の回路図
【図５】従来の入力制御回路の例を示す回路図
【図６】従来の入力制御回路の入力電圧と出力電圧の概略特性図
【符号の説明】
１００，２００，３００，４００　入力パッド
１０１，２０１，３０１，４０１　入力データ信号線
１０２，２０２，３０２，４０２　入力変換データ信号線
１０３，２０３，３０３，４０３　変換データ信号線
１１０〜１１２，１３０，１５０〜１５２　Ｐ型トランジスタ
１２０〜１２２，１４０，１６０〜１６２　Ｎ型トランジスタ
２１０〜２１２，２３０，２５０〜２５２　Ｐ型トランジスタ
２２０〜２２２，２４０，２６０〜２６２　Ｎ型トランジスタ
３１０〜３１２，３３０，３５０〜３５２　Ｐ型トランジスタ
３２０〜３２２，３４０，３６０〜３６２　Ｎ型トランジスタ
４１０〜４１２，４３０，４５０〜４５２　Ｐ型トランジスタ
４２０〜４２２，４４０，４６０〜４６２　Ｎ型トランジスタ
１７０〜１７３，３７０〜３７３，４７０〜４７３　セレクタ
２７０〜２７５，２８０〜２８５　アナログスイッチ
３７４，４７４　セレクタ制御レジスタ
【図１】
2004040631.tif 000003
【図２】
2004040631.tif 000004
【図３】
2004040631.tif 000005
【図４】
2004040631.tif 000006
【図５】
2004040631.tif 000007
【図６】
2004040631.tif 000008