(57)【要約】【課題】平衡入力方式のＩＣ回路等との接続を考慮して平衡出力を実現しながらも、発振器の小型化を有効に図る。【解決手段】誘電体基板６０のうち、積層方向上部に発振器部２２が形成され、積層方向下部に変換部２４が形成され、両者間に接続部６６が形成されている。具体的には、第１の誘電体層Ｓ１〜第６の誘電体層Ｓ６にかけて発振器部２２が形成され、第８及び第９の誘電体層Ｓ８及びＳ９に変換部２４が形成され、第６の誘電体層Ｓ６に接続部６６が形成されている。更に、この誘電体基板６０内には、発振器部２２と変換部２４とのアイソレーションを目的とした内層アース電極６２ｂが形成されている。【選択図】図３
2004140585.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されて構成された誘電体基板内に、少なくとも位相器と電力分配器を有する非平衡出力方式の発振器部と、ストリップラインを有する非平衡−平衡変換部とが一体化されていることを特徴とする発振器。
【請求項２】
請求項１記載の発振器において、
前記誘電体基板は、異種材料による複数の誘電体層が積層されて構成されていることを特徴とする発振器。
【請求項３】
請求項２記載の発振器において、
前記発振器部における誘電体層の誘電率が、前記非平衡−平衡変換部の誘電体層の誘電率よりも低いことを特徴とする発振器。
【請求項４】
請求項１〜３のいずれか１項に記載の発振器において、
前記誘電体基板のうち、前記複数の誘電体層の積層方向上部又は下部に前記発振器部が形成され、それ以外の部分に非平衡−平衡変換部が形成されていることを特徴とする発振器。
【請求項５】
請求項１〜３のいずれか１項に記載の発振器において、
前記発振器部が形成された複数の誘電体層と、
前記非平衡−平衡変換部が形成された複数の誘電体層とが一部共有されていることを特徴とする発振器。
【請求項６】
請求項１〜５のいずれか１項に記載の発振器において、
前記電力分配器の一方の出力側に前記非平衡−平衡変換部が接続部を通じて接続されていることを特徴とする発振器。
【請求項７】
請求項６記載の発振器において、
前記誘電体基板の側面にアース電極が形成され、
前記誘電体基板内に前記アース電極に接続された内層アース電極を有し、
前記接続部は、前記非平衡−平衡変換部に対し、前記内層アース電極を隔てて形成され、かつ、前記非平衡−平衡変換部の非平衡入出力部と電気的に接続されていることを特徴とする発振器。
【請求項８】
請求項１〜７のいずれか１項に記載の発振器において、
前記非平衡−平衡変換部は、
誘電体層の一主面に形成され、一端が前記非平衡入出力部を構成する第１のストリップラインと、
誘電体層の一主面に形成され、かつ、一端が一方の平衡入出力端子に接続され、ライン上の任意の位置でアース電極に接続された第２のストリップラインと、
誘電体層の一主面に形成され、かつ、一端が他方の平衡入出力端子に接続され、ライン上の任意の位置でアース電極に接続された第３のストリップラインとを有することを特徴とする発振器。
【請求項９】
請求項８記載の発振器において、
前記第２及び第３のストリップラインは、各物理長がほぼ同一とされていることを特徴とする発振器。
【請求項１０】
請求項８又は９記載の発振器において、
前記第１のストリップラインにおける前記第２のストリップラインに対応する第１の部分の幅、該第１の部分の長さ、前記第１のストリップラインにおける前記第３のストリップラインに対応する第２の部分の幅、該第２の部分の長さ、前記第２のストリップラインの幅、該第２のストリップラインの電気的有効長さ、前記第３のストリップラインの幅、該第３のストリップラインの電気的有効長さ並びに前記第１のストリップラインと前記第２及び第３のストリップラインとの間における誘電体層の誘電率が、前記非平衡−平衡変換部の出力インピーダンス、レベルバランス、位相バランスに応じて設定されていることを特徴とする発振器。
【請求項１１】
請求項１０記載の発振器において、
前記非平衡−平衡変換部の入力インピーダンスが５０Ω以外の値であることを特徴とする発振器。
【請求項１２】
請求項１〜７のいずれか１項に記載の発振器において、
前記非平衡−平衡変換部は、
誘電体層の一主面に形成され、一端が前記非平衡入出力部を構成する第１のストリップラインと、
誘電体層の一主面に形成され、かつ、一端が一方の平衡入出力端子に接続され、ライン上の任意の位置で前記アース電極に接続された第２のストリップラインと、
誘電体層の一主面に形成され、一端が前記第１のストリップラインの他端と接続された第３のストリップラインと、
誘電体層の一主面に形成され、かつ、一端が他方の平衡入出力端子に接続され、ライン上の任意の位置で前記アース電極に接続された第４のストリップラインとを有することを特徴とする発振器。
【請求項１３】
請求項１２記載の発振器において、
前記第１のストリップラインの幅、該第１のストリップラインの長さ、前記第２のストリップラインの幅、該第２のストリップラインの電気的有効長さ、前記第３のストリップラインの幅、該第３のストリップラインの長さ、前記第４のストリップラインの幅、該第４のストリップラインの電気的有効長さ並びに前記第１のストリップラインから第４のストリップライン間における１以上の誘電体層の誘電率が、前記非平衡−平衡変換部の出力インピーダンス、レベルバランス、位相バランスに応じて設定されていることを特徴とする発振器。
【請求項１４】
請求項１３記載の発振器において、
前記非平衡−平衡変換部の入力インピーダンスが５０Ω以外の値であることを特徴とする発振器。
【請求項１５】
請求項１〜１４のいずれか１項に記載の発振器において、
前記発振器部における少なくとも前記位相器と電力分配器がそれぞれ複数のストリップラインを有する分布定数回路にて構成されていることを特徴とする発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の誘電体層が積層されて構成された誘電体基板内に、少なくとも位相器と電力分配器を有し、光通信機器に用いられる電圧制御発振器などの発振器に関する。
【０００２】
【従来の技術】
電子機器の小型化、薄型化の影響により、光通信機器に使用される発振器等も同じく小型化、薄型化の要求が強まっている。
【０００３】
従来の発振器は、ガラスエポキシ基板上にチップ部品を実装したものであって、構成部品の搭載面積が大きくなり、小型化は困難であった。
【０００４】
そこで、小型化を実現するために、ガラスエポキシ基板などの有機多層基板を用いた発振器は、配線とストリップラインを基板の層間に形成し、表層に個別部品を搭載していたが、実装する部品のレイアウトで基板サイズが決まるため、配線の線幅を狭くしたり、小型チップ部品を実装して基板の搭載面積を小さくするようにしている。
【０００５】
一方、低誘電率アルミナなどの誘電体基板を用いた発振器は、厚膜形成手法で形成できる受動部品及び配線を誘電体基板の内層に収納できるため、表層に搭載する個別部品数を低減することができ、基板面積をさらに小さくすることができる（特許文献１参照）。
【０００６】
【特許文献１】
特開２００２−５７５２５号公報（段落［０００２］〜［０００４］）
【０００７】
【発明が解決しようとする課題】
ところで、従来の発振器の出力は、接地電位を基準電位とした非平衡方式である。しかし、最近のＩＣ回路は、差動入力方式を採用している場合が多く、この場合、平衡入力方式となる。
【０００８】
上述のように、非平衡出力方式の発振器をそのまま平衡入力方式のＩＣ回路に接続すると、大きな損失が発生するという問題がある。そこで、発振器とＩＣ回路との間に、バラン（非平衡−平衡変換器）を接続することが考えられるが、小型化に限界が生じることになる。
【０００９】
本発明はこのような課題を考慮してなされたものであり、平衡入力方式のＩＣ回路等との接続を考慮して平衡出力を実現しながらも、小型化を有効に図ることができる発振器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る発振器は、複数の誘電体層が積層されて構成された誘電体基板内に、少なくとも位相器と電力分配器を有する非平衡出力方式の発振器部と、ストリップラインを有する非平衡−平衡変換部とが一体化されていることを特徴とする。
【００１１】
これにより、発振器部が非平衡出力方式であっても、該発振器部と一体に設けられた非平衡−平衡変換部の存在により、平衡出力方式の発振器とすることができ、そのまま平衡入力方式のＩＣ回路に接続することが可能となる。しかも、途中にバランを挿入接続する必要がないことから、発振器を用いた電子機器、通信機器等の小型化を更に促進させることができる。
【００１２】
また、発振器部と非平衡−平衡変換部とを一体化することで、発振器部と非平衡−平衡変換部との間の特性インピーダンスを特定の値（例えば５０Ω）に設定する必要がなくなり、両者間の特性インピーダンスを任意に決定することができるため、それぞれの設計の自由度を増すことができる。また、両者間の特性インピーダンスを低く設定することができることから、発振器部を形成しやすくなり、非平衡−平衡変換部を構成するストリップラインの線幅を広げることができるため、非平衡−平衡変換部の損失も低減できるという効果がある。
【００１３】
このように、本発明においては、平衡入力方式のＩＣ回路等との接続を考慮して平衡出力を実現しながらも、小型化を有効に図ることができる。
【００１４】
そして、前記構成において、前記誘電体基板は、異種材料による複数の誘電体層を積層して構成するようにしてもよい。この場合、前記発振器部における誘電体層の誘電率を、前記非平衡−平衡変換部の誘電体層の誘電率よりも低くすることが好ましい。これにより、非平衡−平衡変換部での電極面積の縮小化を図ることができる。
【００１５】
発振器の構成例としては、前記誘電体基板のうち、前記複数の誘電体層の積層方向上部又は下部に前記発振器部を形成し、それ以外の部分に非平衡−平衡変換部を形成するようにしてもよい。この場合、発振器部と非平衡−平衡変換部との間に、これら発振器部と非平衡−平衡変換部との間のアイソレーションを目的とした内層アース電極を容易に形成することができ、特性の向上を図ることができる。
【００１６】
また、前記発振器部が形成された複数の誘電体層と、前記非平衡−平衡変換部が形成された複数の誘電体層とが一部共有されていてもよい。この場合、誘電体基板内において、非平衡−平衡変換部の一部と発振器部の一部が共有となるため、小型化、薄型化を進める上で有利となる。
【００１７】
また、前記電力分配器の一方の出力側に前記非平衡−平衡変換部が接続部を通じて接続されていてもよい。この場合、前記誘電体基板内に前記アース電極に接続された内層アース電極を有し、前記接続部は、前記非平衡−平衡変換部に対し、前記内層アース電極を隔てて形成され、かつ、前記非平衡−平衡変換部の非平衡入出力部と電気的に接続されていてもよい。なお、前記内層アース電極は、少なくとも前記発振器部と前記非平衡−平衡変換部との間のアイソレーションを目的として形成されていることが好ましい。
【００１８】
一方、前記非平衡−平衡変換部は、誘電体層の一主面に形成され、一端が前記非平衡入出力部を構成する第１のストリップラインと、誘電体層の一主面に形成され、かつ、一端が一方の平衡入出力端子に接続され、ライン上の任意の位置でアース電極に接続された第２のストリップラインと、誘電体層の一主面に形成され、かつ、一端が他方の平衡入出力端子に接続され、ライン上の任意の位置でアース電極に接続された第３のストリップラインとを有するようにしてもよい。
【００１９】
この場合、前記誘電体基板内に前記アース電極に接続される内層アース電極を有し、前記第２及び第３のストリップラインの他端はビアホールを介して前記内層アース電極に接続されていてもよい。
【００２０】
特に、前記第２及び第３のストリップラインは、各物理長がほぼ同一とされていることが好ましい。これにより、各平衡入出力端子同士の入出力特性のバランスを良好にすることができる。
【００２１】
また、本発明においては、前記第１のストリップラインにおける前記第２のストリップラインに対応する第１の部分の幅、該第１の部分の長さ、前記第１のストリップラインにおける前記第３のストリップラインに対応する第２の部分の幅、該第２の部分の長さ、前記第２のストリップラインの幅、該第２のストリップラインの電気的有効長さ、前記第３のストリップラインの幅、該第３のストリップラインの電気的有効長さ並びに前記第１のストリップラインと前記第２及び第３のストリップラインとの間における誘電体層の誘電率を適宜変更することで、前記非平衡−平衡変換部の出力インピーダンス、レベルバランス、位相バランスを容易に設定することができる。
【００２２】
通常、非平衡−平衡変換部の出力インピーダンスは、該非平衡−平衡変換部の入力インピーダンスの２倍となる。例えば、非平衡−平衡変換部の入力インピーダンスが５０Ωであれば、出力インピーダンスは１００Ωとなる。ところが、非平衡−平衡変換部の後段に接続されるＩＣ回路との整合において必要なインピーダンスが例えば５０Ωである場合は、インピーダンス整合を満足せず、新たにインピーダンス整合のための回路が必要になる。
【００２３】
しかし、本発明では、非平衡−平衡変換部の入力インピーダンスが５０Ωであったとしても、上述の各種パラメータを適宜設定することで、非平衡−平衡変換部の出力インピーダンスをＩＣ回路の入力インピーダンスに容易に整合させることができる。
【００２４】
また、前記非平衡−平衡変換部の入力インピーダンスが５０Ω以外の値であってもよい。例えば前記入力インピーダンスを２５Ωにすることで、非平衡−平衡変換部の出力インピーダンスを５０Ωにすることができ、上述の例では、別途インピーダンス整合回路を挿入することなく、ＩＣ回路とのインピーダンス整合を満足させることができる。これは、発振器とＩＣ回路とを含む回路構成の小型化に寄与する。
【００２５】
また、前記非平衡−平衡変換部は、誘電体層の一主面に形成され、一端が前記非平衡入出力部を構成する第１のストリップラインと、誘電体層の一主面に形成され、かつ、一端が一方の平衡入出力端子に接続され、ライン上の任意の位置で前記アース電極に接続された第２のストリップラインと、誘電体層の一主面に形成され、一端が前記第１のストリップラインの他端と接続された第３のストリップラインと、誘電体層の一主面に形成され、かつ、一端が他方の平衡入出力端子に接続され、ライン上の任意の位置で前記アース電極に接続された第４のストリップラインとを有するようにしてもよい。
【００２６】
また、前記第２のストリップラインが形成された誘電体層と、前記第３のストリップラインが形成された誘電体層との間に前記アース電極に接続された内層アース電極が形成され、前記第２のストリップライン上の任意の位置が前記内層アース電極に接続されていてもよい。この場合、第１のストリップラインと第２のストリップラインによる一方のカップリングラインと、第３のストリップラインと第４のストリップラインによる他方のカップリングラインとが第２の内層アース電極にて分離された形態となるため、カップリングライン同士での干渉を抑制することができ、非平衡−平衡変換部における入出力特性のバランスを良好にすることができる。
【００２７】
また、本発明においては、前記第１のストリップラインの幅、該第１のストリップラインの長さ、前記第２のストリップラインの幅、該第２のストリップラインの電気的有効長さ、前記第３のストリップラインの幅、該第３のストリップラインの長さ、前記第４のストリップラインの幅、該第４のストリップラインの電気的有効長さ並びに前記第１のストリップラインから第４のストリップライン間における１以上の誘電体層の誘電率を適宜変更することにより、前記非平衡−平衡変換部の出力インピーダンス、レベルバランス、位相バランスを容易に設定することができる。
【００２８】
ここで、前記非平衡−平衡変換部の入力インピーダンスを５０Ω以外の値にしてもよい。
【００２９】
また、本発明では、前記発振器部における少なくとも前記位相器と電力分配器とをそれぞれ複数のストリップラインを有する分布定数回路にて構成することが好ましい。
【００３０】
集中定数回路で構成する方法は、回路素子数が増加し配線が複雑になるおそれがあり、また、誘電体層を増加する必要があるため、薄型化に限界が生じるおそれがある。
【００３１】
これに対して、本発明では、少なくとも前記位相器と電力分配器とをそれぞれ複数のストリップラインを有する分布定数回路にて構成するようにしているため、回路素子数を減少させることができ、誘電体基板を用いた発振器の小型化、薄型化を更に促進させることができる。
【００３２】
【発明の実施の形態】
以下、本発明に係る発振器を電圧制御発振器に適用したいくつかの実施の形態例を図１〜図１０を参照しながら説明する。
【００３３】
まず、本実施の形態に係る発振器１０は、図１に示すように、位相器１２、共振器１４、増幅器１６、電源回路１８及び電力分配器２０を有する発振器部２２と、非平衡−平衡変換部（以下、便宜的に変換部２４と記す）とを具備する。
【００３４】
ここで、位相器１２は、少なくとも第１のダイオード３０ａと、第２のダイオード３０ｂと、第１のダイオード３０ａのカソードと制御端子３２との間に接続された第１の抵抗３４ａと、第２のダイオード３０ｂのカソードと制御端子３２との間に接続された第２の抵抗３４ｂと、結合２線路３６とを有する。
【００３５】
この位相器１２は、制御端子３２に供給された制御電圧Ｖｔによって、この位相器１２を通過する信号の位相を変化させる。即ち、発振周波数を変化させる。
【００３６】
共振器１４は、発振周波数を中心とした狭帯域の信号のみを通過させ、それ以外の周波数の信号を通過させない。
【００３７】
増幅器１６は、共振器１４からの信号を増幅する回路である。電源回路１８は、前記増幅器１６に電源を供給する回路であり、信号に影響がないように、高インピーダンスになるような回路構成となっている。電源端子３８には電源電圧Ｖｃｃが供給される。
【００３８】
電力分配器２０は、結合２線路４０を有し、増幅器１６からの信号を位相器１２側と出力側（変換部側）に分配する。
【００３９】
変換部２４は、一方の線路が電力分配器２０に接続され、他方の線路が一方の出力端子４８に接続された第１の結合２線路５０と、一方の線路が開放とされ、他方の線路が他方の出力端子５２に接続された第２の結合２線路５４とを有する。前記２つの出力端子４８及び５２にて平衡出力端子４８、５２が構成される。即ち、この変換部２４は、電力分配器２０からの非平衡な信号を平衡な信号に変換して平衡出力端子４８、５２から出力する。
【００４０】
次に、誘電体基板を用いた具体的な構成例について図２〜図１０を参照しながら説明する。
【００４１】
まず、第１の具体例に係る発振器１０Ａは、図２及び図３に示すように、複数の誘電体層（Ｓ１〜Ｓ１０：図３参照）が積層、焼成して一体化され、かつ、内部（第３の誘電体層Ｓ３、第７の誘電体層Ｓ７及び第１０の誘電体層Ｓ１０の各一主面）にそれぞれ内層アース電極６２ａ、６２ｂ及び６２ｃが形成された誘電体基板６０を有する。これら内層アース電極６２ａ、６２ｂ及び６２ｃは、誘電体基板６０の側面に形成されたアース電極６４ａ〜６４ｄ（図２参照）に接続されている。
【００４２】
そして、この発振器１０Ａは、図３に示すように、誘電体基板６０の表層及び内部にわたって発振器部２２が形成され、更に、誘電体基板６０内に変換部２４が形成されて構成されている。
【００４３】
また、誘電体基板６０は、図３に示すように、上から順に、第１の誘電体層Ｓ１〜第１０の誘電体層Ｓ１０が積み重ねられて構成されている。これら第１〜第１０の誘電体層Ｓ１〜Ｓ１０は１枚あるいは複数枚の層にて構成される。
【００４４】
発振器部２２と変換部２４は、誘電体基板６０上、誘電体層Ｓ１〜Ｓ１０の積層方向上下に分離された領域にそれぞれ形成されている。例えば、図３中、積層方向上部に発振器部２２が形成され、積層方向下部に変換部２４が形成され、両者間に接続部６６が形成されている。
【００４５】
つまり、第１の誘電体層Ｓ１〜第６の誘電体層Ｓ６にかけて発振器部２２が形成され、第８及び第９の誘電体層Ｓ８及びＳ９に変換部２４が形成され、第６の誘電体層Ｓ６に接続部６６が形成されている。更に、この誘電体基板６０内には、発振器部２２と変換部２４とのアイソレーションを目的とした内層アース電極６２ｂが形成されている。
【００４６】
また、この発振器１０Ａにおいては、図２に示すように、誘電体基板６０の外周面のうち、第１の側面６０ａには、制御端子３２と平衡出力端子４８、５２が形成され、第２の側面６０ｂには、電源回路１８の電源端子３８が形成されている。
【００４７】
これら制御端子３２、平衡出力端子４８、５２及び電源端子３８と、アース電極６４ａ〜６４ｄ（内層アース電極６２ａ〜６２ｃを含む）との間には、それぞれ絶縁をとるための領域が確保されている。
【００４８】
そして、図３に示すように、第１の誘電体層Ｓ１の一主面には、発振器部２２のうち、誘電体基板６０内に形成されない電子部品群、例えば位相器１２における第１及び第２のダイオード３０ａ及び３０ｂ、共振器１４、増幅器１６、電源回路１８等の電子部品群６８が実装されている。
【００４９】
第２の誘電体層Ｓ２の一主面には、発振器部２２のうち、誘電体基板６０内に形成される線路や回路要素と、前記第１の誘電体層Ｓ１の一主面に実装された電子部品群６８とを電気的に接続するための配線パターン群７０が形成されている。
【００５０】
第３の誘電体層Ｓ３の一主面には、発振器部２２のうち、誘電体基板６０内に形成される線路や回路要素の伝送損失を小さくする目的で内層アース電極６２ａが形成されている。
【００５１】
第４〜第７の誘電体層Ｓ４〜Ｓ７には、少なくとも位相器１２の結合２線路３６を構成するストリップライン７４と、電力分配器２０の結合２線路４０を構成するストリップライン７８等が形成されている。
【００５２】
第１〜第７の誘電体層Ｓ１〜Ｓ７に形成された線路や電極、並びに配線パターン群７０や電子部品群６８との電気的接続は、図示しないビアホールを通じて行われる。従って、内層アース電極６２ａには、前記ビアホールと絶縁をとるための領域、即ち電極膜が形成されていない領域が存在する。
【００５３】
更に、この第１の具体例に係る発振器１０Ａは、第８の誘電体層Ｓ８の一主面に、変換部２４を構成する第１のストリップライン８０が形成されている。この第１のストリップライン８０は、第１の始端８２から渦巻き状に展開され、終端８４に向かって渦巻き状に収束するような形状とされている。
【００５４】
そして、第１のストリップライン８０のうち、前記第１の始端８２あるいは第１の始端８２の近傍位置において、上述した接続部６６がビアホール８６を介して電気的に接続されている。以下の説明では、第１のストリップライン８０上における前記ビアホール８６との接続位置を第１の接続位置８８と記す。
【００５５】
また、第９の誘電体層Ｓ９の一主面には、変換部２４を構成する第２及び第３のストリップライン９０及び９２が形成されている。第２のストリップライン９０は、上述した第１のストリップライン８０における第１の始端８２に対応する始端（第２の始端９４）から一方の出力端子４８に向かって渦巻き状に展開された形状を有し、第３のストリップライン９２は、上述した第１のストリップライン８０における終端８４に対応する始端（第３の始端９６）から他方の出力端子５２に向かって渦巻き状に展開された形状を有する。
【００５６】
特に、第２及び第３のストリップライン９０及び９２は、各物理長がほぼ同一とされている。
【００５７】
また、第２のストリップライン９０は、第２の始端９４あるいは第２の始端９４の近傍位置（第２の接続位置９８）でビアホール１００を介して内層アース電極６２ｃに電気的に接続され、第３のストリップライン９２は、第３の始端９６あるいは第３の始端９６の近傍位置（第３の接続位置１０２）でビアホール１０４を介して内層アース電極６２ｃに電気的に接続されている。
【００５８】
特に、この第１の具体例では、誘電体基板６０を構成する複数の誘電体層として、任意に設定した異種材料による第１〜第１０の誘電体層Ｓ１〜Ｓ１０を使用し、これらの誘電体層Ｓ１〜Ｓ１０を積層、焼成して一体化するようにしている。
【００５９】
発振器部２２が形成される部分の誘電体層（第１〜第６の誘電体層Ｓ１〜Ｓ６）として低誘電率（例えばε＝７）の誘電体層を使用し、変換部２４における誘電体層（第７〜第１０の誘電体層Ｓ７〜Ｓ１０）として高誘電率（例えばε＝２５）の誘電体層を使用している。
【００６０】
このように、第１の具体例に係る発振器１０Ａは、誘電体基板６０において、発振器部２２と、第１〜第３のストリップライン８０、９０及び９２を有する変換部２４とを一体化するようにしたので、発振器部２２が非平衡出力方式であっても、該発振器部２２と一体に設けられた変換部２４の存在により、平衡出力方式の発振器１０Ａとすることができ、そのまま平衡入力方式のＩＣ回路に接続することが可能となる。しかも、途中にバランを挿入接続する必要がないことから、発振器１０Ａを用いた電子機器、通信機器等の小型化を更に促進させることができる。
【００６１】
また、一体化することで、発振器部２２と変換部２４との間の特性インピーダンスを特定の値（例えば５０Ω）に設定する必要がなくなり、両者間の特性インピーダンスを任意に決定することができるため、それぞれの設計の自由度を増すことができる。また、両者間の特性インピーダンスを低く設定することができることから、発振器部２２を形成しやすくなり、変換部２４を構成する第１〜第３のストリップライン８０、９０及び９２の線幅を広げることができるため、変換部２４の損失も低減できるという効果がある。
【００６２】
特に、この第１の具体例では、発振器部２２を形成する部分の誘電体層と、変換部２４の誘電体層とをそれぞれ異種材料にて構成し、発振器部２２を形成する部分の誘電体層の誘電率を、変換部２４の誘電体層の誘電率よりも低くしたので、変換部２４での電極面積の縮小化を図ることができる。
【００６３】
また、誘電体基板６０のうち、誘電体層の積層方向上部に発振器部２２を形成し、積層方向下部に変換部２４を形成するようにしたので、発振器部２２と変換部２４との間に、これら発振器部２２と変換部２４との間のアイソレーションを目的とした内層アース電極６２ｂを容易に形成することができ、特性の向上を図ることができる。また、発振器部２２と変換部２４を誘電体基板６０の上下に配置することで実装面積も低減する。
【００６４】
また、第２及び第３のストリップライン９０及び９２は、各物理長がほぼ同一となるように形成するようにしたので、平衡出力端子４８及び５２同士の出力特性のバランスを良好にすることができる。
【００６５】
しかも、第１の具体例に係る発振器１０Ａでは、発振器部２２における少なくとも位相器１２と電力分配器２０がそれぞれ複数のストリップライン７４（３６）、７８（４０）を有する分布定数回路にて構成するようにしている。
【００６６】
集中定数回路で構成する方法は、回路素子数が増加し配線が複雑になるおそれがあり、また、誘電体層を増加する必要があるため、薄型化に限界が生じるおそれがある。
【００６７】
これに対して、この第１の実施の形態では、少なくとも位相器１２と電力分配器２０とをそれぞれ複数のストリップライン７４（３６）、７８（４０）を有する分布定数回路にて構成するようにしているため、回路素子数を減少させることができ、誘電体基板６０を用いた発振器１０Ａの小型化、薄型化を更に促進させることができる。
【００６８】
次に、第１の具体例に係る発振器１０Ａにおける変換部２４の出力インピーダンス、レベルバランス及び位相バランスの調整について図４の等価回路を参照しながら説明する。
【００６９】
図４の等価回路は、第１の具体例に係る発振器１０Ａの変換部２４を示したものであり、第１のストリップライン８０は、第２のストリップライン９０に対応する部分（第１の部分８０ａ）と、第３のストリップライン９２に対応する部分（第２の部分８０ｂ）とが直列に接続されている。なお、第２の部分８０ｂの一端（終端８４）は開放端となっている。
【００７０】
また、ＧＮＤと一方の出力端子４８との間に、第２のストリップライン９０が接続され、ＧＮＤと他方の出力端子５２との間に、第３のストリップライン９２が接続されている。
【００７１】
ここで、レベルバランスとは、平衡出力端子４８及び５２から出力される信号レベル（絶対値）が同じであることを示し、位相バランスとは、平衡出力端子４８及び５２から出力される信号の位相差が互いに１８０°であることを示す。
【００７２】
まず、レベルバランスは、第２及び第３のストリップライン９０及び９２の幅Ｗ３及びＷ４を適宜変更することで調整することができる。例えば、一方の出力端子４８から出力される第１の信号レベルが他方の出力端子５２から出力される第２の信号レベルよりも低い場合、第２のストリップライン９０の幅Ｗ３を広くする、あるいは第３のストリップライン９２の幅Ｗ４を狭くすることで、前記第１の信号レベルが上昇、あるいは第２の信号レベルが低下し、レベルバランスを調整することができる。
【００７３】
これは、第１のストリップライン８０における第１の部分８０ａの幅Ｗ１あるいは第２の部分８０ｂの幅Ｗ２を適宜変更することによってもレベルバランスを調整することができる。図５Ａ及び図５Ｂに、第１のストリップライン８０における第１の部分８０ａの幅Ｗ１（図４参照）並びに第２のストリップライン９０の幅Ｗ３（図４参照）を狭くした例を示す。
【００７４】
このレベルバランスの調整においては、第１及び第２の信号レベルの位相差が１８０°からずれるおそれがある。そこで、第１のストリップライン８０における第１の部分８０ａの電気的有効長さＬ１、第２の部分８０ｂの電気的有効長さＬ２、第２のストリップライン９０の電気的有効長さＬ３及び第３のストリップライン９２の電気的有効長さＬ４のうち、いずれか１以上の電気的有効長さを適宜変更することで位相バランスを調整することができる。
【００７５】
第１の部分８０ａの電気的有効長さＬ１を変更する場合は、第１のストリップライン８０上の第１の接続位置８８を適宜変更し、第２の部分８０ｂの電気的有効長さＬ２を変更する場合は、終端８４の位置を変えればよい。また、第２のストリップライン９０の電気的有効長さＬ３を変更する場合は、第２のストリップライン９０上の第２の接続位置９８を適宜変更し、第３のストリップライン９２の電気的有効長さＬ４を変更する場合は、第３のストリップライン９２上の第３の接続位置１０２を適宜変更すればよい。
【００７６】
一方、変換部２４の出力インピーダンスは、上述の第１のストリップライン８０における第１及び第２の部分８０ａ及び８０ｂの幅Ｗ１及びＷ２、電気的有効長さＬ１及びＬ２、第２のストリップライン９０の幅Ｗ３、電気的有効長さＬ３、並びに第３のストリップライン９２の幅Ｗ４、電気的有効長さＬ４を適宜変更することでも容易に調整できるが、第１のストリップライン８０と第２のストリップライン９０及び第３のストリップライン９２との間に存在する第９の誘電体層Ｓ９の誘電率を変えることでも容易に調整することができる。
【００７７】
例えば図６に示すように、第９の誘電体層Ｓ９の誘電率をε１、第８の誘電体層Ｓ８及び第１０の誘電体層Ｓ１０の各誘電率をε２としたとき、ε１＜ε２に設定した場合、変換部２４の出力インピーダンスは高くなり、ε１＞ε２に設定した場合、出力インピーダンスは低くなる。
【００７８】
通常、図７に示すように、非平衡−平衡変換素子２００の出力インピーダンスは、該非平衡−平衡変換素子２００の入力インピーダンスの２倍となる。例えば、非平衡−平衡変換素子２００の入力インピーダンスが５０Ωであれば、出力インピーダンスは１００Ωとなる。ところが、非平衡−平衡変換素子２００の後段にＩＣ回路２０２を接続する場合を想定したとき、該ＩＣ回路２０２との整合において必要なインピーダンスが例えば５０Ωである場合は、インピーダンス整合を満足せず、非平衡−平衡変換素子２００とＩＣ回路２０２との間に新たにインピーダンス整合のための回路２０４が必要になる。
【００７９】
しかし、この第１の具体例に係る発振器１０Ａでは、上述したように、変換部２４の入力インピーダンスが５０Ωであったとしても、上述の各種パラメータを適宜設定することで、変換部２４の出力インピーダンスをＩＣ回路２０２の入力インピーダンスに容易に整合させることができ、図８に示すように、新たな整合回路の接続を不要とすることができ、変換部２４の出力段に直接ＩＣ回路２０２を接続することができる。これは、発振器１０ＡとＩＣ回路２０２を含めた回路構成の小型化につながる。
【００８０】
また、この第１の具体例においては、上述したように、発振器部２２と変換部２４が一体化されていることから、発振器部２２と変換部２４との間の特性インピーダンスを特定の値（例えば５０Ω）に設定する必要がない。つまり、変換部２４の入力インピーダンスを５０Ω以外の値に設定することができる。
【００８１】
次に、第２の具体例に係る発振器１０Ｂについて図９及び図１０を参照しながら説明する。
【００８２】
この第２の具体例に係る発振器１０Ｂは、上述した第１の具体例に係る発振器１０Ａとほぼ同様の構成を有するが、発振器部２２が形成された複数の誘電体層と、変換部２４が形成された複数の誘電体層とが一部共有されている点で異なる。なお、誘電体基板６０は、複数の誘電体層（Ｓ１〜Ｓ９：図９参照）が積層、焼成して一体化されて構成され、内部（第３の誘電体層Ｓ３、第６の誘電体層Ｓ６及び第９の誘電体層Ｓ９の各一主面）にそれぞれ内層アース電極６２ａ、６２ｂ及び６２ｃが形成されている。
【００８３】
具体的に説明すると、まず、第４及び第５の誘電体層Ｓ４及びＳ５における各一主面には、少なくとも位相器１２の結合２線路３６を構成するストリップライン７４と、電力分配器２０の結合２線路４０を構成するストリップライン７８等が形成されている。
【００８４】
一方、変換部２４は、第４、第５、第７及び第８の誘電体層Ｓ４、Ｓ５、Ｓ７及びＳ８の各一主面に形成された第１〜第４のストリップライン１１０、１１２、１１４及び１１６とを有する。
【００８５】
つまり、第１の誘電体層Ｓ１〜第５の誘電体層Ｓ５にかけて発振器部２２が形成され、第４の誘電体層Ｓ４〜第８の誘電体層Ｓ８にかけて変換部２４が形成され、これら第１〜第８の誘電体層Ｓ１〜Ｓ８のうち、第４及び第５の誘電体層Ｓ４及びＳ５において、発振器部２２の一部と変換部２４の一部が共有されて形成されている。
【００８６】
そして、変換部２４において、第４の誘電体層Ｓ４の一主面に形成された第１のストリップライン１１０は、第１の始端１１８から終端１２０にかけて渦巻き状に収束された形状を有する。第１のストリップライン１１０のうち、前記第１の始端１１８あるいは第１の始端１１８の近傍位置（第１の接続位置１２２）において、図示しない接続部（発振器部２２との接続部）が電気的に接続されている。
【００８７】
第２のストリップライン１１２は、第２の始端１２４から他方の出力端子５２に向かって渦巻き状に展開された形状を有する。第２のストリップライン１１２のうち、前記第２の始端１２４あるいは第２の始端１２４の近傍位置（第２の接続位置１２６）と、内層アース電極６２ｂとがビアホール１２８を介して電気的に接続されている。
【００８８】
第３のストリップライン１１４は、上述した第１のストリップライン１１０の終端１２０に対応する第３の始端１３０から終端１３２に向かって渦巻き状に展開された形状を有し、前記終端１２０と第３の始端１３０とは、第４〜第６の誘電体層Ｓ４〜Ｓ６にかけて形成されたビアホール１３４を通じて電気的に接続されている。なお、第６の誘電体層Ｓ６の一主面に形成された内層アース電極６２ｂには、前記ビアホール１３４と絶縁をとるための領域、即ち電極膜が形成されていない領域が確保されている。
【００８９】
第４のストリップライン１１６は、第４の始端１３６から一方の出力端子４８に向かって渦巻き状に展開された形状を有する。第４のストリップライン１１６のうち、前記第４の始端１３６あるいは第４の始端１３６の近傍位置（第３の接続位置１３８）において、内層アース電極６２ｃとビアホール１４０を介して電気的に接続されている。
【００９０】
つまり、この変換部２４は、第１のストリップライン１１０と第２のストリップライン１１２による一方のカップリングラインと、第３のストリップライン１１４と第４のストリップライン１１６による他方のカップリングラインとが内層アース電極６２ｂにて分離された形態となっている。
【００９１】
この第２の具体例に係る発振器１０Ｂにおいては、第１の具体例に係る発振器１０Ａと同様に、小型化を有効に図ることができると共に、それぞれの設計の自由度を増すことができる。
【００９２】
特に、この第２の具体例においては、発振器部２２が形成された複数の誘電体層と、変換部２４が形成された複数の誘電体層とを一部共有するようにしたので、誘電体基板内において、発振器部の一部と変換部の一部が共有となることから、小型化、薄型化を進める上で有利となる。図９の例では、変換部２４を５つの誘電体層（第４の誘電体層Ｓ４〜第８の誘電体層Ｓ８）にわたって形成したにも拘わらず、層数の少ない誘電体層（Ｓ１〜Ｓ９）にて誘電体基板６０が構成されている。
【００９３】
また、この第２の具体例においても、第１の具体例と同様に、誘電体基板６０を構成する複数の誘電体層として、任意に設定した異種材料による第１〜第９の誘電体層Ｓ１〜Ｓ９を使用し、これらの第１〜第９の誘電体層Ｓ１〜Ｓ９を積層、焼成して一体化するようにしている。
【００９４】
また、変換部２４において、第１及び第２のストリップライン１１０及び１１２による一方のカップリングラインと、第３及び第４のストリップライン１１４及び１１６による他方のカップリングラインとを内層アース電極６２ｂにて分離する形態にしたため、カップリングライン同士での干渉を抑制することができ、変換部２４における出力特性のバランスを良好にすることができる。
【００９５】
この第２の具体例に係る発振器１０Ｂにおいても、第１〜第４のストリップライン１１０、１１２、１１４及び１１６の幅や電気的有効長さ、並びに第３〜第８の誘電体層Ｓ３〜Ｓ８の誘電率を適宜変更することで、変換部２４の出力インピーダンス、レベルバランス及び位相バランスを調整することができる。
【００９６】
第１のストリップライン１１０の電気的有効長さを変更する場合は、第１のストリップライン１１０上の前記発振器部２２との接続位置（第１の接続位置１２２）を適宜変更することで容易に実現でき、第２のストリップライン１１２の電気的有効長さを変更する場合は、第２の接続位置１２６を適宜変更することで容易に実現できる。
【００９７】
第３のストリップライン１１４の電気的有効長さを変更する場合は、第３のストリップライン１１４の終端１３２の位置を変えることで容易に実現でき、第４のストリップライン１１６の電気的有効長さを変更する場合は、第４のストリップライン１１６上の第３の接続位置１３８を適宜変更することで容易に実現できる。
【００９８】
また、例えば図１０に示すように、第４及び第７の誘電体層Ｓ４及びＳ７の誘電率をε１、第３、第５、第６及び第８の誘電体層Ｓ３、Ｓ５、Ｓ６及びＳ８の各誘電率をε２としたとき、ε１＜ε２に設定した場合、変換部２４の出力インピーダンスは高くなり、ε１＞ε２に設定した場合、出力インピーダンスは低くなる。
【００９９】
なお、この発明に係る発振器は、上述の実施の形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【０１００】
【発明の効果】
以上説明したように、本発明に係る発振器によれば、平衡入力方式のＩＣ回路等との接続を考慮して平衡出力を実現しながらも、小型化を有効に図ることができる。
【図面の簡単な説明】
【図１】本実施の形態に係る発振器を示す回路図である。
【図２】第１の具体例に係る発振器を示す斜視図である。
【図３】第１の具体例に係る発振器を示す分解斜視図である。
【図４】第１の具体例に係る発振器における変換部の等価回路を示す図である。
【図５】図５Ａは第１のストリップラインにおいて第１の部分の幅を狭くした例を示す説明図であり、図５Ｂは第２及び第３のストリップラインのうち、第２のストリップラインの幅を狭くした例を示す説明図である。
【図６】変換部における積層された誘電体層の各誘電率の関係を示す説明図である。
【図７】非平衡−平衡変換素子の後段にＩＣ回路を接続した場合の利用形態を示す回路図である。
【図８】第１の具体例に係る発振器の出力段にＩＣ回路を接続した場合の利用形態を示す回路図である。
【図９】第２の具体例に係る発振器を示す分解斜視図である。
【図１０】変換部における積層された誘電体層の各誘電率の関係を示す説明図である。
【符号の説明】
１０、１０Ａ、１０Ｂ…発振器　　　　　１２…位相器
１４…共振器　　　　　　　　　　　　　１６…増幅器
１８…電源回路　　　　　　　　　　　　２０…電力分配器
２２…発振器部　　　　　　　　　　　　２４…変換部
３６、４０、５０、５４…結合２線路　　４８…一方の出力端子
５２…他方の出力端子　　　　　　　　　６０…誘電体基板
６２ａ〜６２ｃ…内層アース電極　　　　６４ａ〜６４ｄ…アース電極
６８…電子部品群　　　　　　　　　　　７０…配線パターン群
８０、１１０…第１のストリップライン
９０、１１２…第２のストリップライン
９２、１１４…第３のストリップライン
１１６…第４のストリップライン　　Ｓ１〜Ｓ１０…第１〜第１０の誘電体層
【図１】
2004140585.tif 000003
【図２】
2004140585.tif 000004
【図３】
2004140585.tif 000005
【図４】
2004140585.tif 000006
【図５】
2004140585.tif 000007
【図６】
2004140585.tif 000008
【図７】
2004140585.tif 000009
【図８】
2004140585.tif 000010
【図９】
2004140585.tif 000011
【図１０】
2004140585.tif 000012