(57)【要約】【課題】基準電圧Ｖｒｅｆ及びオフセット電圧を別回路を設けることなく生成できる簡便で実用性の高い光電流・電圧変換回路を提供する。【解決手段】受光素子３により発生する光電流を電圧に変換する増幅器４と、基準電圧と増幅器４の出力電圧Ｖａとを比較し２値信号を出力する比較器１６とを具備した光電流・電圧変換回路において、増幅器４は、定電流源とソース接地のＭＯＳトランジスタとからなる直列回路のＭＯＳトランジスタのゲートを入力端とするとともに直列接続点を出力端とする３段以上の奇数の増幅段が直流結合され、いずれかの増幅段の定電流源及び／又はＭＯＳトランジスタの形状を他の増幅段と変更することで、光入力が無いときの増幅器の初段入力電圧よりも高い電圧を初段以外の増幅段のゲートに発生させ、比較器１６の基準電圧としたことを特徴とする光電流・電圧変換回路。【選択図】  図１
2004363667.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードと、ソース接地のＭＯＳトランジスタと定電流源とからなる直列回路のＭＯＳトランジスタのゲートを入力端とするとともに直列接続点を出力端とする３段以上の奇数の増幅段が直流結合され、最終の増幅段の出力端と初段の増幅段の入力端に帰還抵抗が接続され、フォトダイオードの一端が初段の増幅段の入力端に逆バイアス接続され、フォトダイオードへの光入力により発生する光電流を電圧変換する増幅器と、増幅器の出力電圧を基準電圧とで比較し２値信号を出力する比較器とを具備した光電流・電圧変換回路において、
前記増幅器は、後段のＭＯＳトランジスタのゲートに、光入力がないときの初段のＭＯＳトランジスタのゲート電圧を基準としたオフセット電圧をゲート・ソース間電圧の絶対値が大きくなる向きに生じさせ、この後段のＭＯＳトランジスタのゲート電圧を前記基準電圧とすることを特徴とした光電流・電圧変換回路。
【請求項２】
前記増幅器を構成する各増幅段の定電流源の電流の大きさを固定し、初段の増幅段に対して後段の少なくとも１段のＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）を相対的に小さい側に異にしたことを特徴とする請求項１記載の光電流・電圧変換回路。
【請求項３】
前記増幅器を構成する各増幅段のＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）を固定し、初段の増幅段に対して後段の少なくとも１段の定電流源の電流の大きさを相対的に大きい側に異にしたことを特徴とする請求項１記載の光電流・電圧変換回路。
【請求項４】
前記増幅器の初段の増幅段に対して後段の少なくとも１段の増幅段が、定電流源の電流の大きさを相対的に大きい側に異にし、かつ、ＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）を相対的に小さい側に異にしたことを特徴とする請求項１記載の光電流・電圧変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受光素子により発生する光電流を電圧に変換し２値信号として出力する光電流・電圧変換回路に関する。
【０００２】
【従来の技術】
ＦＡ関連やホームエレクトロニクス関連等多くの分野で入出力間を電気的に絶縁することを目的として、フォトカプラが使用されている。図４に基本構成を示すように、入力側の発光素子１に電気信号を供給すると、発光素子１から出力側の受光素子２へ光で信号が伝わり、受光素子２から電気信号が出力されるものである。最近では、受光素子２の具体的構成として、受光素子により発生する光電流を電圧に変換し２値信号として出力する光電流・電圧変換回路をＩＣ化した受光ＩＣを設けたフォトカプラ（以下、ＩＣカプラと記す）が使用されてきている。
【０００３】
以下に従来の光電流・電圧変換回路２００の一例について、図５を参照して説明する。図５において、３は受光素子としてのフォトダイオード、２４は増幅器、１２は基準電圧回路、１６は比較器で、フォトダイオード３はアノードが接地され、カソードが増幅器２４の入力端４ａに接続されている。増幅器２４の出力端４ｂは、比較器１６の２入力のうち一方の入力端に接続されている。比較器１６の他方の入力端は、比較器１６の閾値電圧となる基準電圧Ｖｒｅｆを生成する基準電圧回路１２の出力端に接続されている。
【０００４】
増幅器２４は、Ｎｃｈ型ＭＯＳトランジスタ５のソースが接地されドレインと電源電圧端子ＶＤＤとの間に定電流源８が接続され、ドレインと定電流源８との接続点が次段への入力端となる。以下、Ｎｃｈ型ＭＯＳトランジスタ６、定電流源９、Ｎｃｈ型ＭＯＳトランジスタ７、定電流源１０により同様の構成で複数（３段）の増幅段が直流結合され、初段の入力端が増幅器２４の入力端４ａとなり、最終段の出力端が増幅器２４の出力端４ｂとなっている。そして、入力端４ａと出力端４ｂの間に帰還抵抗１１が接続されている。尚、ＭＯＳトランジスタ５、６、７及び定電流源８、９、１０はそれぞれ同一形状、同一サイズの素子で構成されている。
【０００５】
基準電圧回路１２は、オペアンプ１３の非反転入力端１３ｂが増幅器２４の入力端４ａに接続され、オペアンプ１３の出力端に第１の抵抗１４の一端が接続され、第１の抵抗１４の他端は定電流源１５を介して接地されるとともにオペアンプ１３の反転入力端１３ａに接続されて構成され、反転入力端１３ａに入力される電圧より第１の抵抗１４と定電流源１５で決まるオフセット電圧Ｖｏｓ分高い電圧を基準電圧Ｖｒｅｆとして出力する。ここで、抵抗１４の抵抗値をＲｒｅｆ、定電流源１５の電流値をＩｒｅｆとすると、オフセット電圧Ｖｏｓは、Ｉｒｅｆ×Ｒｒｅｆとなる。
【０００６】
比較器１６は２つの入力信号の電圧関係によって出力がＨレベル（ＶＤＤ）、或いはＬレベル（ＧＮＤ）になるように動作する。例えば、図５で増幅器２４の出力端４ｂの電圧ＶａがＶａ＞Ｖｒｅｆの場合は比較器出力ＶｏｕｔがＨレベルとなり、Ｖａ＜Ｖｒｅｆ場合は比較器出力ＶｏｕｔがＬレベルとなる。
【０００７】
上記の従来の回路２００の動作を説明する。
各ＭＯＳトランジスタ５、６、７のドレインへ流れ込む電流をそれぞれＩ１、Ｉ２、Ｉ３とし、各ゲート電圧をそれぞれＶ１、Ｖ２、Ｖ３で表わす。
フォトダイオード３に光入力が無い場合は、光電流Ｉｐｄは流れない。初段のＭＯＳトランジスタ５のゲート電圧Ｖ１の初期値を０Ｖとすると、各増幅段はソース接地のＭＯＳトランジスタで構成されているため反転増幅回路として働き、１段目の増幅段の出力である２段目の増幅段のゲート電圧Ｖ２は反転した出力となり上昇する。そうすると、２段目の増幅段の出力である３段目の増幅段のゲート電圧Ｖ３は反転した出力となり下降する。さらに、３段目の増幅段の出力である増幅器２４の出力電圧Ｖａは反転した出力となり上昇する。この出力電圧Ｖａは、入力端４ａに負帰還されゲート電圧Ｖ１は０Ｖから上昇する。こうして上記とは逆に、ゲート電圧Ｖ２は下降し、ゲート電圧Ｖ３は上昇する。最終的に出力電圧Ｖａが、ゲート電圧Ｖ１と等しくなり各ゲート電圧と共に平衡状態に至る。各増幅段のＭＯＳトランジスタ５、６、７及び定電流源８、９、１０は同一形状、同一サイズの素子となっているためＩ１＝Ｉ２＝Ｉ３であり、各ゲートに発生する電圧は同一となる。この電圧をＶＯＯとすると、増幅器２４の入力端４ａと出力端４ｂは同一電圧ＶＯＯとなる。すなわち、Ｖ１＝Ｖ２＝Ｖ３＝Ｖａ＝ＶＯＯである。この平衡状態の電圧ＶＯＯは、各増幅段を単独で見た場合の定電流源からの電流値とＭＯＳトランジスタによって決まり、ＭＯＳトランジスタのゲート（入力）とドレイン（出力）を短絡させて定電流を流したときに発生するソースからみたゲート電圧に等しい。つまり、増幅段の入出力電圧が等しくなるゲート（ドレイン）電圧である。そして、各増幅段は電圧ＶＯＯを動作点として反転増幅回路として動作する。増幅器２４の出力端４ｂの電圧Ｖａ＝ＶＯＯが比較器１６に出力されると、比較器１６において、基準電圧回路１２からの基準電圧Ｖｒｅｆと比較されるが、基準電圧ＶｒｅｆはＶＯＯよりオフセット電圧Ｖｏｓ分高いため、Ｖａ＜Ｖｒｅｆとなり出力がＬレベルとなる。
【０００８】
フォトダイオード３が光入力されると、その光量に応じた光電流Ｉｐｄが発生し、この光電流Ｉｐｄが帰還抵抗１１に増幅器２４の出力端４ｂから入力端４ａの方向に流れ、増幅器２４の各ＭＯＳトランジスタ５、６、７の各部電圧は、ＭＯＳトランジスタ５のゲート電圧Ｖ１が電圧ＶＯＯより降下し、ＭＯＳトランジスタ５のドレイン電圧＝ＭＯＳトランジスタ６のゲート電圧Ｖ２が電圧ＶＯＯより上昇し、ＭＯＳトランジスタ６のドレイン電圧＝ＭＯＳトランジスタ７のゲート電圧Ｖ３が電圧ＶＯＯより降下し、ＭＯＳトランジスタ７のドレイン電圧＝増幅器２４の出力端４ｂの電圧Ｖａが電圧ＶＯＯより上昇する。この電圧の下降及び上昇は段を追うに従い順次増幅され、その結果、光電流Ｉｐｄは、帰還抵抗１１の両端に発生する電圧Ｖｒ＝Ｉｐｄ×Ｒｆ（Ｒｆ：帰還抵抗１１の抵抗値）に電圧変換され、出力端４ｂの電圧ＶａはＶａ≒ＶＯＯ＋Ｖｒとなる。この電圧Ｖａが増幅器２４の出力端４ｂから比較器１６へと出力されると、比較器１６において、基準電圧回路１２からの基準電圧Ｖｒｅｆと比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ＞Ｖｒｅｆとなり、比較器１６の出力はＨレベルとなる。また、フォトダイオード３への光入力が、ある一定レベル以下であれば、Ｖａ＜Ｖｒｅｆとなり、信号が入っていないものとみなし、比較器１６の出力は前述の光入力が無い場合と同じＬレベルとなる。
【０００９】
上記図５の従来回路２００の動作を図６の波形図を用いて説明する。まず、増幅器２４の入力端４ａの電圧Ｖ１は、光電流Ｉｐｄが流れないときは電圧ＶＯＯであり、光電流Ｉｐｄが流れると電圧ＶＯＯより僅かに降下する。従って、図６（ａ）に示すように基準電圧Ｖｒｅｆ  は、基準電圧回路１２によって光電流Ｉｐｄが流れないときは基準電圧Ｖｒｅｆ（＝ＶＯＯ＋Ｖｏｓ）であり、光電流Ｉｐｄが流れるときは、増幅器２４の入力端４ａの電圧の下降分だけ変動する。また、増幅器２４の出力電圧Ｖａは、光電流の大きさに応じてＶａ≒ＶＯＯ＋Ｖｒに電圧変換される。この基準電圧Ｖｒｅｆと電圧Ｖａとが比較器１６で比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ＞Ｖｒｅｆとなり、比較器１６出力ＶｏｕｔはＨレベルとなる。また、フォトダイオード３への光入力が、ある一定レベル以下であれば、Ｖａ＜Ｖｒｅｆとなり、信号が入っていないものとみなし、比較器１６出力ＶｏｕｔはＬレベルとなる。そして、図６（ｂ）に示すような比較器１６の出力波形となる。
【００１０】
図５に示す従来回路の受光ＩＣを用いてＩＣカプラを構成した場合、例えば、ＩＣ論理素子から２値信号としてＨレベルの信号が発光素子に供給されると、発光素子から受光ＩＣへ光で信号が伝わり、受光ＩＣから論理に応じたＬレベル又はＨレベルの信号が出力される。また、Ｌレベルの信号が発光素子に供給されると、発光素子から光が出力されず、受光ＩＣは光入力が無いので、受光ＩＣからはＨレベルの信号が発光素子に供給される場合と逆のレベルを出力する。このようにして、ＩＣ論理素子からの２値信号が入出力間を電気的に絶縁して伝達される（例えば、特許文献１参照。）。
【００１１】
【特許文献１】
特願２００３−１０４７８９号（第５図）
【００１２】
【発明が解決しようとする課題】
このように図５に示す従来回路２００では、オペアンプ１３、抵抗１４、定電流源１５を含む基準電圧回路１２を用いて基準電圧Ｖｒｅｆを生成するために回路構成が大きくなり、チップサイズが大きくなるという問題がある。チップサイズ増大は、製造コスト低減の面で不利である。
【００１３】
本発明は上記の事情を考慮してなされたもので、増幅器内部の電圧を用いることにより簡単な回路構成で基準電圧Ｖｒｅｆを生成できる光電流・電圧変換回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１記載の発明は、フォトダイオードと、ソース接地のＭＯＳトランジスタと定電流源とからなる直列回路のＭＯＳトランジスタのゲートを入力端とするとともに直列接続点を出力端とする３段以上の奇数の増幅段が直流結合され、最終の増幅段の出力端と初段の増幅段の入力端に帰還抵抗が接続され、フォトダイオードの一端が初段の増幅段の入力端に逆バイアス接続され、フォトダイオードへの光入力により発生する光電流を電圧変換する増幅器と、増幅器の出力電圧を基準電圧とで比較し２値信号を出力する比較器とを具備した光電流・電圧変換回路において、増幅器は、後段のＭＯＳトランジスタのゲートに、光入力がないときの初段のＭＯＳトランジスタのゲート電圧を基準としたオフセット電圧をゲート・ソース間電圧の絶対値が大きくなる向きに生じさせ、この後段のＭＯＳトランジスタのゲート電圧を基準電圧とすることを特徴とした光電流・電圧変換回路である。
請求項２記載の発明は、増幅器を構成する各増幅段の定電流源の電流の大きさを固定し、初段の増幅段に対して後段の少なくとも１段のＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）を相対的に小さい側に異にしたことを特徴とする光電流・電圧変換回路である。
請求項３記載の発明は、増幅器を構成する各増幅段のＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）を固定し、初段の増幅段に対して後段の少なくとも１段の定電流源の電流の大きさを相対的に大きい側に異にしたことを特徴とする光電流・電圧変換回路である。
請求項４記載の発明は、増幅器の初段の増幅段に対して後段の少なくとも１段の増幅段が、定電流源の電流の大きさを相対的に大きい側に異にし、かつ、ＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）を相対的に小さい側に異にしたことを特徴とする光電流・電圧変換回路である。
【００１５】
【発明の実施の形態】
以下、本発明の実施例の受光ＩＣの回路１００について図１を参照して説明する。尚、図５の従来回路２００と同一のものについては同一符号を付している。図５に示す従来回路２００と異なるのは、基準電圧回路１２を削除し、増幅器２４を増幅器４としている点である。具体的には、従来回路の増幅器２４のＭＯＳトランジスタ６のソースとドレインの間隔であるゲート長を大きくしＭＯＳトランジスタ６ａとしている。図１において、３は受光素子としてのフォトダイオード、４は増幅器、１６は比較器で、フォトダイオード３はアノードが接地され、カソードが増幅器４の入力端４ａに接続されている。増幅器４の出力端４ｂは、比較器１６の２入力のうち一方の入力端に接続されている。
【００１６】
増幅器４は、Ｎｃｈ型ＭＯＳトランジスタ５のソースが接地されドレインと電源電圧端子ＶＤＤとの間に定電流源８が接続され、ドレインと定電流源８との接続点が次段への入力端となる。以下、Ｎｃｈ型ＭＯＳトランジスタ６ａ、定電流源９、Ｎｃｈ型ＭＯＳトランジスタ７、定電流源１０により同様の構成で複数（３段）の増幅段が直流結合され、初段の入力端が増幅器４の入力端４ａとなり、最終段の出力端が増幅器４の出力端４ｂとなっている。そして、入力端４ａと出力端４ｂの間に帰還抵抗１１が接続され、比較器１６の他方の入力端は、増幅器４のＭＯＳトランジスタ６ａのゲートに接続されている。尚、定電流源８、９、１０は同一形状、同一サイズの素子で構成している。
【００１７】
上記の発明回路１００の光入力が無い場合の平衡状態を図２を用いて説明する。各ＭＯＳトランジスタ５、６ａ、７のドレインへ流れ込む電流をそれぞれＩ１、Ｉ２、Ｉ３とし、各ゲート電圧をそれぞれＶ１、Ｖ２、Ｖ３で表わす。また、増幅器４の各段の増幅度をそれぞれＡ１、Ａ２、Ａ３（絶対値）で表わす。
【００１８】
フォトダイオード３に光入力が無い場合は、ＭＯＳトランジスタ６ａのゲート長を他のＭＯＳトランジスタ５、７よりも大きくしているため、２段目の単独での増幅段の入出力電圧が等しくなるゲート（ドレイン）電圧である動作点は、従来の回路２００の平衡状態の電圧ＶＯＯよりも電圧△ＶＯ２だけ上昇して電圧ＶＯ２となる。１段目と３段目の単独での増幅段の動作点は、従来の回路２００の平衡状態の電圧ＶＯＯである。
【００１９】
次に、各増幅段を直流結合した場合の各ゲートの電圧関係を考える。まず、１段目の入力であるゲート電圧が、仮に動作点電圧ＶＯＯよりも電圧△Ｖ１だけ変化（下降）した場合、１段目の入出力関係は
△ＶＯ２＋△Ｖ２＝Ａ１・△Ｖ１
となる。ここで、電圧△Ｖ２は１段目の出力電圧と２段目の動作点電圧ＶＯ２との差電圧である。
さらに、この差電圧△Ｖ２が２段目の入力となり、２段目の入出力関係は
△ＶＯ２−△Ｖ３＝Ａ２・△Ｖ２
となる。ここで、電圧△Ｖ３は２段目の出力電圧と３段目の動作点電圧ＶＯＯとの差電圧である。
同じく、差電圧△Ｖ３が３段目の入力となり、３段目の入出力関係は
△Ｖａ＝Ａ３・△Ｖ３
となる。ここで、電圧△Ｖａは３段目の出力電圧と３段目の動作点電圧ＶＯＯとの差電圧である。
そして、この差電圧△Ｖａは、１段目の入力に負帰還される。こうして最終的に差電圧△Ｖａが、１段目の入力の差電圧△Ｖ１と等しくなる電圧に平衡する。この電圧をＶｏとすると、Ｖ１＝Ｖａ＝Ｖｏである。
【００２０】
このときの各ゲート電圧Ｖ１、Ｖ２、Ｖ３は、
Ｖ１＝ＶＯＯ−△Ｖ１
Ｖ２＝ＶＯＯ＋△ＶＯ２＋△Ｖ２
Ｖ３＝ＶＯＯ＋△Ｖ３
となり、Ｖ２＞Ｖ３＞Ｖ１（＝Ｖａ＝Ｖｏ）となる。すなわち、増幅器４の２段目のゲート電圧Ｖ２と増幅器４の出力電圧ＶａにはＶ２−Ｖａ＝Ｖｏｓなるオフセット電圧Ｖｏｓが発生する。増幅器４の出力端４ｂの電圧Ｖａが比較器１６に出力されると、比較器１６において、増幅器４の２段目のゲート電圧Ｖ２である基準電圧Ｖｒｅｆと比較されるが、ゲート電圧Ｖ２はＶａよりオフセット電圧分高いため、Ｖａ＜Ｖ２となり出力ＶｏｕｔがＬレベルとなる。
【００２１】
次に、フォトダイオード３が光入力されると、その光量に応じた光電流Ｉｐｄが発生し、この光電流Ｉｐｄが帰還抵抗１１に増幅器４の出力端４ｂから入力端４ａの方向に流れ、増幅器４の各ＭＯＳトランジスタ５、６ａ、７の各部電圧は、ＭＯＳトランジスタ５のゲート電圧Ｖ１が電圧Ｖｏより降下し、ＭＯＳトランジスタ５のドレイン電圧＝ＭＯＳトランジスタ６ａのゲート電圧Ｖ２が電圧（Ｖｏ＋Ｖｏｓ）より上昇し、ＭＯＳトランジスタ６ａのドレイン電圧＝ＭＯＳトランジスタ７のゲート電圧Ｖ３が光入力が無い場合の電圧より降下し、ＭＯＳトランジスタ７のドレイン電圧Ｖａが電圧Ｖｏより上昇する。この電圧の下降及び上昇は段を追うに従い順次増幅され、その結果、光電流Ｉｐｄは、帰還抵抗１１の両端に発生する電圧Ｖｒ＝Ｉｐｄ×Ｒｆ（Ｒｆ：帰還抵抗１１の抵抗値）に電圧変換され、出力端４ｂの電圧ＶａはＶａ≒Ｖｏ＋Ｖｒとなる。この電圧Ｖａが増幅器４の出力端４ｂから比較器１６へと出力されると、比較器１６において、増幅器４の２段目のゲート電圧Ｖ２と比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ＞Ｖ２となり、比較器１６の出力ＶｏｕｔはＨレベルとなる。また、フォトダイオード３への光入力が、ある一定レベル以下であれば、Ｖａ＜Ｖ２となり、信号が入っていないものとみなし、比較器１６の出力Ｖｏｕｔは前述の光入力が無い場合と同じＬレベルとなる。
【００２２】
上記図１の発明回路１００の動作を図３の波形図を用いて説明する。図３（ａ）に示すように、増幅器４の２段目のゲート電圧Ｖ２（＝基準電圧Ｖｒｅｆ）は、光電流Ｉｐｄが流れないときは電圧（Ｖｏ＋Ｖｏｓ）であり、光電流Ｉｐｄが流れると電圧（Ｖｏ＋Ｖｏｓ）より増幅度Ａ１に応じて上昇する。増幅器４の出力電圧Ｖａは、光電流の大きさに応じてＶａ≒Ｖｏ＋Ｖｒに電圧変換される。このゲート電圧Ｖ２と電圧Ｖａとが比較器１６で比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ＞Ｖ２となり、比較器１６出力ＶｏｕｔはＨレベルとなる。また、フォトダイオード３への光入力が、ある一定レベル以下であれば、Ｖａ＜Ｖ２となり、信号が入っていないものとみなし、比較器１６出力ＶｏｕｔはＬレベルとなる。そして、図３（ｂ）に示すような比較器１６の出力波形となる。
【００２３】
以上説明したように、基準電圧回路を用いることなく、基準電圧Ｖｒｅｆ及びオフセット電圧Ｖｏｓを生成でき、簡単な回路構成で光電流・電圧変換回路を実現できる。
【００２４】
尚、上記の本発明の実施例１００では、フォトダイオード３に光入力が無い場合の増幅器４の２段目のゲート電圧Ｖ２を他の増幅段よりも大きくするためにＭＯＳトランジスタ６ａのゲート長Ｌを大きくしているが、ＭＯＳトランジスタ６ａのゲート幅Ｗを小さくしてもよいし、ゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）を小さくしてもよい。また、各ＭＯＳトランジスタを同一形状、同一サイズの素子で構成し、定電流源９を構成する素子サイズを変更することで定電流源９からの電流Ｉ２を増加させ、フォトダイオード３に光入力が無い場合の増幅器４の２段目のゲート電圧Ｖ２を他の増幅段よりも大きくすることもできる。さらに、ＭＯＳトランジスタ６ａのゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）を小さくし、定電流源９からの電流Ｉ２を増加させてもよい。
またさらに、上記の本発明の実施例１００では、増幅器４の２段目のゲート電圧Ｖ２を他の増幅段よりも大きくし基準電圧Ｖｒｅｆとしているが、増幅器４の３段目のゲート長を他の増幅段よりも大きくし、ＭＯＳトランジスタ７のゲート電圧Ｖ３を大きくし基準電圧Ｖｒｅｆとしてもよい。
また、光電流・電圧変換回路としての受光ＩＣをＩＣカプラに用いることで説明したが、これに限定されることなく、例えば、パソコン間通信等に用いられる赤外線通信（ＩｒＤＡ）の受信側回路等、光信号をＬレベル、Ｈレベルの２値信号に変換する回路に広く用いることができる。
【００２５】
【発明の効果】
以上説明したように、本発明の光電流・電圧変換回路によれば、受光素子により発生する光電流を電圧に変換する増幅器のいずれかの増幅段の定電流源及び／又はＭＯＳトランジスタの形状を他の増幅段と異にすることにより、光入力が無いときの増幅器の初段入力電圧を基準としたオフセット電圧を初段以外の増幅段のゲートに発生させることができ、この電圧を基準電圧として利用でき、別回路として基準電圧回路を用いることなく、簡単な回路構成で光電流・電圧変換回路を実現できる。
【図面の簡単な説明】
【図１】本発明の光電流・電圧変換回路の実施例１００の回路図。
【図２】本発明の光電流・電圧変換回路の実施例１００の光入力が無い場合の平衡状態説明図。
【図３】図１に示す本発明の光電流・電圧変換回路１００の動作説明波形図。
【図４】フォトカプラの基本構成を示す図。
【図５】従来の光電流・電圧変換回路２００の回路図。
【図６】図５に示す従来の光電流・電圧変換回路２００の動作説明波形図。
【符号の説明】
１  発光素子
２  受光素子
３  フォトダイオード
４、２４  増幅器
４ａ  入力端
４ｂ  出力端
５、６、６ａ、７  トランジスタ
８、９、１０、１５  定電流源
１１  帰還抵抗
１２  基準電圧回路
１３  オペアンプ
１３ａ  反転入力端
１３ｂ  非反転入力端
１４  抵抗
１６  比較器
１００、２００  光電流・電圧変換回路
Ｉｐｄ  光電流
Ｖｏｓ  オフセット電圧
Ｖｒｅｆ  基準電圧
ＶＤＤ  電源電圧端子
Ｖａ  出力電圧
Ｖｏｕｔ  比較器出力
ＶＯＯ、ＶＯ２  動作点電圧
Ｌ  ゲート長
Ｗ  ゲート幅
【図１】
2004363667.tif 000003
【図２】
2004363667.tif 000004
【図３】
2004363667.tif 000005
【図４】
2004363667.tif 000006
【図５】
2004363667.tif 000007
【図６】
2004363667.tif 000008