(57)【要約】【課題】輝線欠陥を生じさせることなく、黒点化あるいは最小限の輝点欠陥で抑える。【解決手段】液晶を介して対向配置された各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とが形成され、これら各信号線に囲まれた画素領域に、ゲート信号線からの走査信号によって動作されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とを有し、この画素電極は画素領域のほぼ全域にわたって形成されているとともに、他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を生じせしめるように構成され、複数に分割された画素領域のそれぞれの領域における画素電極は隣接する領域の画素電極と狭隘部を介して互いに接続されている画素を含む。【選択図】　　　　図１
2004021087.tif 000002
【特許請求の範囲】
【請求項１】
液晶を介して対向配置された各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線に囲まれた画素領域に、ゲート信号線からの走査信号によって動作されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とを有し、
この画素電極は画素領域のほぼ全域にわたって形成されているとともに、他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を生じせしめるように構成され、
複数に分割された画素領域のそれぞれの領域における画素電極は隣接する領域の画素電極と狭隘部を介して互いに接続されている画素を含むことを特徴とする液晶表示装置。
【請求項２】
液晶を介して対向配置された各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線に囲まれた画素領域に、一方のゲート信号線からの走査信号によって動作されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と他方のゲート信号線との間に形成される容量素子とを有する画素が形成され、
前記画素電極は画素領域のほぼ全域にわたって形成されているとともに、他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を生じせしめるように構成され、
前記画素領域は少なくとも前記スイッチング素子側の領域と前記容量素子側の領域を含んだ各領域に複数に分割され、
これら分割された各領域における画素電極は隣接する領域の画素電極と狭隘部を介して互いに接続されている画素を含むことを特徴とする液晶表示装置。
【請求項３】
狭隘部はそれによって接続される材料とは異なる材料で形成されていることを特徴とする請求項１、２のうちいずれに記載の液晶表示装置。
【請求項４】
液晶を介して対向配置された各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線に囲まれた画素領域に、一方のゲート信号線からの走査信号によって動作されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極の延在部が他方のゲート信号線と絶縁膜を介して重畳されることにより形成される容量素子とを有し、
この画素電極は画素領域のほぼ全域にわたって形成されているとともに、他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を生じせしめるように構成され、
前記画素領域を少なくとも前記スイッチング素子側の領域と前記容量素子側の領域を含む３つの各領域に区分けし、
前記スイッチング素子側の領域に異物の存在があった場合に、該スイッチング素子側の領域に形成された画素電極と隣接する領域の画素電極とを分断するとともに、他方のゲート信号線との重畳する前記延在部と該他方のゲート信号線との短絡を行なうことを特徴とする液晶表示装置の製造方法。
【請求項５】
液晶を介して対向配置された各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線に囲まれた画素領域に、一方のゲート信号線からの走査信号によって動作されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極の延在部が他方のゲート信号線と絶縁膜を介して重畳されることにより形成される容量素子とを有ゆる画素が形成され、
前記画素電極は画素領域のほぼ全域にわたって形成されているとともに、他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を生じせしめるように構成され、
前記画素領域は少なくとも前記スイッチング素子側の領域と前記容量素子側の領域を含む３つの領域に区分けし、
前記スイッチング素子側の領域および前記容量素子側の領域以外の他の領域に異物の存在があった場合に、該他の領域に形成された画素電極と隣接する領域の各画素電極とを分断するとともに、他方のゲート信号線との重畳する前記延在部と該他方のゲート信号線との短絡を行なうことを特徴とする液晶表示装置の製造方法。
【請求項６】
液晶を介して対向配置された各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線に囲まれた画素領域に、一方のゲート信号線からの走査信号によって動作されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極の延在部が他方のゲート信号線と絶縁膜を介して重畳されることにより形成される容量素子とを有する画素が形成され、
前記画素電極は画素領域のほぼ全域にわたって形成されているとともに、他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を生じせしめるように構成され、
前記画素領域は少なくとも前記スイッチング素子側の領域と前記容量素子側の領域を含む３つの領域に区分けし、
前記容量素子側の領域に異物の存在があった場合に、該容量素子側の領域に形成された画素電極と隣接する領域の画素電極とを分断することを特徴とする液晶表示装置の製造方法。
【請求項７】
液晶を介して対向配置された各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線に囲まれた画素領域に、ゲート信号線からの走査信号によって動作されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とを有し、
この画素電極は画素領域のほぼ全域にわたって形成されているとともに、他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を生じせしめるように構成され、
各画素領域の前記対向電極は隣接する他の画素領域の対向電極と狭隘部を介して互いに接続されている画素を含むことを特徴とする液晶表示装置。
【請求項８】
狭隘部はそれによって接続される材料とは異なる材料で形成されていることを特徴とする請求項７に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置およびその製造方法に係り、特にアクティブ・マトリクス型の液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
この種の液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各信号線に交差して並設された複数のドレイン信号線とで囲まれた各領域を画素領域としている。
これら各画素領域には、ゲート信号線からの走査信号の供給によって動作するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とを備えている。
この画素電極は他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を発生させ、この電界によって液晶の光透過率を変化させるようにしている。
【０００３】
また、該画素電極は、その一部が前記スイッチング素子を駆動させる前記ゲート信号線と隣接する他のゲート信号線と絶縁膜を介して重畳されて該ゲート信号線との間に容量素子を形成している。
この容量素子は、前記画素電極に映像信号が供給された際に映像信号を比較的長く蓄積させるためのものである。
そして、これら信号線、スイッチング素子、および電極等は、周知のフォトリソグラフィ技術による選択エッチングによって所定パターンに形成された金属層、半導体層、および絶縁層等の積層構造で形成されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、このように構成された液晶表示装置は、たとえば断線等の原因である画素が常に白表示されるいわゆる輝点欠陥が生じる場合がある。
この場合、その欠陥が生じている画素の容量素子の画素電極に一体に形成される一方の電極を絶縁膜を介して重ねられている他方の電極であるゲート信号線にショートさせることにより、いわゆる黒点化させるようにしている。
液晶表示部における画素の黒点化は輝点よりも目立たなくするこができるからである。
【０００５】
しかし、この場合において該欠陥が生じている画素領域に異物が残存しており、この異物によって画素電極と対向電極との間に電気的な短絡が生じている場合、交流駆動する対向電極と画素電極との間の電位差がほぼ０となる状態が発生し、該欠陥が生じている画素を含んだ前記ゲート信号線に沿って配列される全ての画素が白表示されいわゆる輝線欠陥が生じる場合があった。
【０００６】
本発明は、このような事情に基づいてなされたものであり、その目的は上記輝線欠陥を生じさせることなく、黒点化あるいは最小限の輝点欠陥で抑えるようにした液晶表示装置およびその製造方法を提供するものである。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００８】
手段１．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置された各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線に囲まれた画素領域に、ゲート信号線からの走査信号によって動作されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とを有し、
この画素電極は画素領域のほぼ全域にわたって形成されているとともに、他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を生じせしめるように構成され、
複数に分割された画素領域のそれぞれの領域における画素電極は隣接する領域の画素電極と狭隘部を介して互いに接続されている画素を含むことを特徴とするものである。
【０００９】
手段２．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置された各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線に囲まれた画素領域に、一方のゲート信号線からの走査信号によって動作されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と他方のゲート信号線との間に形成される容量素子とを有する画素が形成され、
前記画素電極は画素領域のほぼ全域にわたって形成されているとともに、他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を生じせしめるように構成され、
前記画素領域は少なくとも前記スイッチング素子側の領域と前記容量素子側の領域を含んだ各領域に複数に分割され、
これら分割された各領域における画素電極は隣接する領域の画素電極と狭隘部を介して互いに接続されている画素を含むことを特徴とするものである。
【００１０】
手段３．
本発明による液晶表示装置は、たとえば、手段１、２のうちいずれかの構成を前提とし、前記狭隘部はそれによって接続される材料とは異なる材料で形成されていることを特徴とするものである。
【００１１】
手段４．
本発明による液晶表示装置の製造方法は、たとえば、液晶を介して対向配置された各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線に囲まれた画素領域に、一方のゲート信号線からの走査信号によって動作されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極の延在部が他方のゲート信号線と絶縁膜を介して重畳されることにより形成される容量素子とを有し、
この画素電極は画素領域のほぼ全域にわたって形成されているとともに、他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を生じせしめるように構成され、
前記画素領域を少なくとも前記スイッチング素子側の領域と前記容量素子側の領域を含む３つの各領域に区分けし、
前記スイッチング素子側の領域に異物の存在があった場合に、該スイッチング素子側の領域に形成された画素電極と隣接する領域の画素電極とを分断するとともに、他方のゲート信号線との重畳する前記延在部と該他方のゲート信号線との短絡を行なうことを特徴とするものである。
【００１２】
手段５．
本発明による液晶表示装置の製造方法は、たとえば、液晶を介して対向配置された各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線に囲まれた画素領域に、一方のゲート信号線からの走査信号によって動作されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極の延在部が他方のゲート信号線と絶縁膜を介して重畳されることにより形成される容量素子とを有する画素が形成され、
前記画素電極は画素領域のほぼ全域にわたって形成されているとともに、他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を生じせしめるように構成され、
前記画素領域は少なくとも前記スイッチング素子側の領域と前記容量素子側の領域を含む３つの領域に区分けし、
前記スイッチング素子側の領域および前記容量素子側の領域以外の他の領域に異物の存在があった場合に、該他の領域に形成された画素電極と隣接する領域の各画素電極とを分断するとともに、他方のゲート信号線との重畳する前記延在部と該他方のゲート信号線との短絡を行なうことを特徴とするものである。
【００１３】
手段６．
本発明による液晶表示装置の製造方法は、たとえば、液晶を介して対向配置された各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線に囲まれた画素領域に、一方のゲート信号線からの走査信号によって動作されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極の延在部が他方のゲート信号線と絶縁膜を介して重畳されることにより形成される容量素子とを有する画素が形成され、
前記画素電極は画素領域のほぼ全域にわたって形成されているとともに、他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を生じせしめるように構成され、
前記画素領域は少なくとも前記スイッチング素子側の領域と前記容量素子側の領域を含む３つの領域に区分けし、
前記容量素子側の領域に異物の存在があった場合に、該容量素子側の領域に形成された画素電極と隣接する領域の画素電極とを分断することを特徴とするものである。
【００１４】
手段７．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置された各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線に囲まれた画素領域に、ゲート信号線からの走査信号によって動作されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とを有し、
この画素電極は画素領域のほぼ全域にわたって形成されているとともに、他方の基板の液晶側の面の各画素領域に共通に形成された対向電極との間に電界を生じせしめるように構成され、
各画素領域の前記対向電極は隣接する他の画素領域の対向電極と狭隘部を介して互いに接続されている画素を含むことを特徴とするものである。
【００１５】
手段８．
本発明による液晶表示装置は、たとえば、手段８の構成を前提とし、前記狭隘部はそれによって接続される材料とは異なる材料で形成されていることを特徴とするものである。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００１６】
【発明の実施の形態】
以下、本発明による液晶表示装置およびその製造方法の実施例を図面を用いて説明をする。
【００１７】
実施例１．
《全体の構成》
図２は、本発明による液晶表示装置の一実施例を示す全体平面図である。図２は等価回路で示しているが、実際の幾何学的配置に対応させて描いている。
図２において、液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００１８】
シール材ＳＬによって囲まれた前記一方の透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されたドレイン信号線ＤＬとが形成されている。
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ＡＲを構成するようになっている。
各画素領域には、その片側のゲート信号線ＧＬからの走査信号によって作動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが形成されている。
【００１９】
この画素電極ＰＸは、他方の透明基板ＳＵＢ２の液晶側の面に各画素領域に共通に形成された対向電極（図示せず）との間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
前記ゲート信号線ＧＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は走査信号駆動回路Ｖの出力端子が接続される端子を構成するようになっている。また、前記垂直走査駆動回路Ｖの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
走査信号駆動回路Ｖは複数個の半導体装置からなり、互いに隣接する複数のゲート信号線ＧＬ同士がグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００２０】
同様に、前記ドレイン信号線ＤＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は映像信号駆動回路Ｈｅの出力端子が接続される端子を構成するようになっている。また、前記映像信号駆動回路Ｈｅの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
【００２１】
この映像信号駆動回路Ｈｅも複数個の半導体装置からなり、互いに隣接する複数のドレイン信号線ＤＬ同士がグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている
前記各ゲート信号線ＧＬは、垂直走査回路Ｖからの走査信号によって、その一つが順次選択されるようになっている。
【００２２】
また、前記各ドレイン信号線ＤＬのそれぞれには、映像信号駆動回路Ｈｅによって、前記ゲート信号線ＧＬの選択のタイミングに合わせて映像信号が供給されるようになっている。
【００２３】
なお、上述した実施例では、走査信号駆動回路Ｖおよび映像信号駆動回路Ｈｅは透明基板ＳＵＢ１に搭載された半導体装置を示したものであるが、たとえば透明基板ＳＵＢ１とプリント基板との間を跨って接続されるいわゆるテープキャリア方式の半導体装置であってもよく、さらに、前記薄膜トランジスタＴＦＴの半導体層が多結晶シリコン（ｐ−Ｓｉ）から構成される場合、透明基板ＳＵＢ１面に前記多結晶シリコンからなる半導体素子を配線層とともに形成されたものであってもよい。
【００２４】
《画素の構成》
図１は前記画素領域の画素の構成の一実施例を示す平面図である。また、図３は図１のＩＩＩ−ＩＩＩ線における断面図、図４は図１のＩＶ−ＩＶ線における断面図である。
透明基板ＳＵＢ１の液晶側の面に、まず、ｘ方向に延在しｙ方向に並設される一対のゲート信号線ＧＬが形成されている。
ここで、前記液晶はたとえばノーマリホワイトのものが用いられ、各画素領域内に電界が発生していない場合に白表示がなされるようになっている。
これらゲート信号線ＧＬは後述の一対のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００２５】
また、該画素領域の各ドレイン信号線ＤＬと近接する部分に該ドレイン信号線ＤＬと平行に遮光膜ＯＬが形成され、この遮光膜ＯＬはたとえば前記ゲート信号線ＧＬの形成の際に同時に形成されるようになっている。この遮光膜ＯＬの機能は後に説明する。
【００２６】
このようにゲート信号線ＧＬ、遮光膜ＯＬが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬ、遮光膜ＯＬをも被って形成されている。
この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を、後述の容量素子Ｃａｄｄの形成領域においてはその誘電体膜としての機能を有するようになっている。
【００２７】
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ型トランジスタを構成することができる。
【００２８】
ここで、前記ドレイン電極ＳＤ１およびソース電極ＳＤ２はたとえばドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
このソース電極ＳＤ２は半導体層ＡＳ面から画素領域側の絶縁膜ＧＩの上面に至るまで若干延在され、後述の画素電極ＰＸとの接続を図るためのコンタクト部が形成されている。
【００２９】
なお、半導体層ＡＳとドレイン電極ＳＤ１およびソース電極ＳＤ２との界面には高濃度の不純物がドープされた薄い層が形成され、この層はコンタクト層として機能するようになっている。
このコンタクト層は、たとえば半導体層ＡＳの形成時に、その表面にすでに高濃度の不純物層が形成されており、その上面に形成したドレイン電極ＳＤ１およびソース電極ＳＤ２のパターンをマスクとしてそれから露出された前記不純物層をエッチングすることによって形成することができる。
【００３０】
このように薄膜トランジスタＴＦＴ、ドレイン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２が形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる保護膜ＰＳＶが形成されている。この保護膜ＰＳＶは前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避する層で、該薄膜トランジスタＴＦＴの特性劣化を防止せんとするようになっている。
【００３１】
保護膜ＰＳＶの上面には画素電極ＰＸが形成されている。この画素電極ＰＸはたとえばＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）膜からなる透光性の導電膜から構成されている。
なお、この画素電極ＰＸの材料としては、他に、ＩＴＺＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｚｉｎｃ　Ｏｘｉｄｅ）、
ＩＺＯ　（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）、ＳｎＯ２（酸化スズ）、Ｉｎ２Ｏ３（酸化インジウム）等であってもよい。
【００３２】
この画素電極ＰＸは、薄膜トランジスタＴＦＴの形成領域を回避して画素領域の大部分を占めるようにして形成されている。そして、その一部が前記保護膜ＰＳＶの一部に形成されたコンタクトホールＣＨを通して薄膜トランジスタＴＦＴのソース電極ＳＤ２に電気的に接続されている。
【００３３】
ここで、この画素電極ＰＸは、図１に示すように、画素領域をたとえばｙ方向にほぼ等しい面積で３分割させ、それらの境界において一方の画素電極ＰＸと他方の画素電極ＰＸとは幅の狭い部分（狭隘部ＮＷ）で互いに接続されるようになっている。
換言すれば、３分割された各画素領域における画素電極ＰＸはそれらの境界にて各辺側から前記狭隘部ＮＷにまで延在するスリットＳＬＴが形成されている。
【００３４】
画素電極ＰＸの前記狭隘部ＮＷは、必要となる場合にたとえばレーザ光の走査によって切断される部分で、該レーザ光の走査に便利な程度の幅を有して形成されている。
【００３５】
ここで、画素電極ＰＸの前記スリットＳＬＴおよび狭隘部ＮＷの下層には前記遮光膜ＯＬが延在されて形成されている。すなわち、前記スリットＳＬＴとほぼ中心軸を同じにし該スリットＳＬＴよりも大きな幅を有するようにして遮光膜ＯＬが形成されている。
この遮光膜ＯＬは前記スリットＳＬＴを通して、あるいは前記狭隘部ＮＷをたとえばレーザ光の走査によって切断した場合の切断個所を通して光漏れが発生するのを防止するためである。
【００３６】
また、この遮光膜ＯＬのうちドレイン信号線ＤＬに近接し該ドレイン信号線ＤＬと平行に形成された部分は、その上層において前記画素電極ＰＸの該ドレイン信号線ＤＬの各辺が重畳されて形成され、この画素電極ＰＸとドレイン信号線ＤＬとの間に発生する光漏れを回避させるためのものである。
【００３７】
さらに、画素電極ＰＸはこれに接続される前記薄膜トランジスタＴＦＴを駆動するゲート信号線ＧＬは異なる他の隣接するゲート信号線ＧＬの上方に至るまで延在され、該他のゲート信号線ＧＬと重畳する部分を形成している。この部分において、画素電極ＰＸと他のゲート信号線ＧＬとの間に絶縁膜ＧＩおよび保護膜ＰＳＶを誘電体膜とする容量素子Ｃａｄｄが形成されるようになっている。
この容量素子Ｃａｄｄは、たとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。
【００３８】
そして、このように画素電極ＰＸが形成された透明基板ＳＵＢ１の上面には該画素電極ＰＸをも被って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１は液晶と直接に当接する膜で、その表面に形成されたラビングによって該液晶の分子の初期配向方向を決定づけるようになっている。
【００３９】
《修復方法》
図５は、上述した構成の液晶表示装置を用いて画素に欠陥を生じた場合の修復方法の一実施例を示すフローチャートである。以下、ステップごとに説明する。
【００４０】
ステップ１．（ＳＴ１）
各画素に異物が存在しているか否かをたとえば目視により確認する。
【００４１】
ステップ２．（ＳＴ２）
前記異物が画素領域のうち３つに区分された領域のどの領域、すなわち薄膜トランジスタＴＦＴに近い領域を（Ａ）部、中央部に相当する領域を（Ｂ）部、容量素子Ｃａｄｄに近い領域を（Ｃ）部とした場合に、（Ａ）部内に存在するか、（Ｂ）部内に存在するか、（Ｃ）部内に存在するかをたとえば目視により確認する。
【００４２】
ステップ３．（ＳＴ３）
図６（ａ）に示すように、異物ＦＯが（Ａ）部内に存在している場合、（Ａ）部内の画素電極ＰＸと（Ｂ）部内の画素電極ＰＸとの切断を図る。この場合の切断は（Ａ）部内の画素電極ＰＸと（Ｂ）部内の画素電極ＰＸとの間で比較的小さい幅で接続された狭隘部ＮＷをレーザ光の走査によって切断する。
その後、画素電極ＰＸの延在部である容量素子Ｃａｄｄの一方の電極とその下層に走行するゲート信号線ＧＬとの短絡をレーザ光の照射によって行なう。
このようにした場合、（Ｂ）部および（Ｃ）部は常時非点灯状態の黒点化を図ることができ、（Ａ）部のみが常時点灯状態となる。
この場合、（Ａ）部は画素領域の１／３の面積での輝点として表示されるが、その表示は認識をほとんど不可能なほど小さいことから問題となることはなくなる。
【００４３】
ステップ４．（ＳＴ４）
図６（ｂ）に示すように、異物ＦＯが（Ｂ）部内に存在している場合、（Ｂ）部内の画素電極ＰＸと（Ｃ）部内の画素電極ＰＸとの切断を図るとともに、（Ａ）部内の画素電極ＰＸと（Ｂ）部内の画素電極ＰＸとの切断を図る。
この場合の各切断も各部内の画素電極ＰＸとの間で比較的小さい幅で接続された狭隘部ＮＷをレーザ光の走査によって行なう。
その後、画素電極ＰＸの延在部である容量素子Ｃａｄｄの一方の電極とその下層に走行するゲート信号線ＧＬとの短絡をレーザ光の照射によって行なう。
このようにした場合、（Ａ）部は正常に維持でき、（Ｂ）部は常時点灯状態、（Ｃ）部は常時非点灯状態となる。
この場合においても、（Ｂ）部は画素領域の１／３の面積での輝点として表示されるが、その表示は認識をほとんど不可能なほど小さいことから問題となることはなくなる。
【００４４】
ステップ５．（ＳＴ５）
図６（ｃ）に示すように、異物ＦＯが（Ｃ）部内に存在している場合、（Ｂ）部内の画素電極ＰＸと（Ｃ）部内の画素電極ＰＸとの切断を図る。
この場合の切断も各部内の画素電極ＰＸとの間で比較的小さい幅で接続された狭隘部ＮＷをレーザ光の走査によって行なう。
このようにした場合、（Ａ）部と（Ｂ）部は正常に維持でき、（Ｃ）部は常時点灯状態となる。
この場合においても、（Ｃ）部は画素領域の１／３の面積での輝点として表示されるが、その表示は認識をほとんど不可能なほど小さいことから問題となることはなくなる。
【００４５】
実施例２．
図７は、本発明による液晶表示装置の他の実施例を示す構成図で、図１と対応した図となっている。
図１の場合と比較して異なる構成は、画素領域の区分けにおいて、斜め方向に境界がある点にある。
この場合においても、薄膜トランジスタＴＦＴが形成されている領域と、容量素子Ｃａｄｄが形成されている領域と、それら各領域の間の領域にそれぞれ区分けされており、図１に示した場合と全く機能を同一にする。
また、この場合にあって、各領域の境界には遮光膜ＯＬが配置され、画素電極ＰＸに形成されたスリットＳＬＴによって光漏れが生じるのを回避させている。
【００４６】
実施例３．
上述した各実施例では、各画素領域を３つに区分けしたものである。しかし、少なくとも薄膜トランジスタＴＦＴが形成されている領域と容量素子Ｃａｄｄが形成されている領域とが区分けされていれば、該画素領域の区分けは２つでもよいし、また４つ以上であってもよいことはもちろんである。
【００４７】
実施例４．
また、実施例で示した修復の方法は、たとえばレーザ光の走査によって画素電極の分離を図る場合、それらを接続する狭隘部ＮＷの分断を行なうようにしたものである。
しかし、この方法の実施の対象となる液晶表示装置としては、このような狭隘部ＮＷを備えたものでなくてもよい。すなわち、レーザ光等の走査の煩雑さを考慮にいれなければ前記狭隘部ＮＷおよびこの狭隘部ＮＷの形成によって形成されるスリットＳＬＴはなくてもよいからである。
しかし、この方法の実施によって、図６（ａ）、（ｂ）、（ｃ）のいずれかの態様で画素電極ＰＸ（容量素子Ｃａｄｄの一方の電極を含む）の分離がなされることはいうまでもない。
【００４８】
実施例５．
図８は、本発明による液晶表示装置の他の実施例を示す構成図である。なお、この場合の液晶表示装置は、ノーマリブラックモード、すなわち、液晶に電界が発生していない際に黒表示がなされるものを対象としている。
同図は、透明基板ＳＵＢ２を液晶面側から観た平面図で、簡単のためブラックマトリクスＢＭと対向電極ＣＴのみを示している。
ブラックマトリクスＢＭは画素領域の周辺を薄膜トラジスタＴＦＴをも被うようにして形成され、これにより他の隣接する画素領域との間を画するようになっている。換言すれば、該ブラックマトリクスＢＭは各画素領域の周辺を除く中央部が開口されたパターンとして形成されている。
【００４９】
また、対向電極ＣＴは少なくとも前記ブラックマトリクスＢＭの前記開口を被うようにして形成され、隣接する他の画素領域の対向電極ＣＴとはそれぞれ狭隘部ＮＷを介して互いに接続されている。
すなわち、一の対向電極ＣＴを他の対向電極ＣＴと電気的に孤立させる場合には、該一の対向電極とそれに隣接する他の各対向電極ＣＴと接続されている前記狭隘部ＮＷをたとえばレーザ光の走査によって分断させればよいことになる。
このように構成した場合、画素領域内に存在してしまう異物によって線欠陥が生じるような場合、該画素領域の対向電極ＣＴにおいて上述した操作を行なうことにより、該画素領域の画素のみを常時非点灯とすることができるようになる。
【００５０】
実施例６．
上述した各実施例では、画素電極ＰＸあるいは対向電極ＣＴに形成する狭隘部ＮＷはそれら電極と一体に形成されたものであり、該各電極と同一の材料からなるものである。しかし、別の材料であってもよいことはいうまでもない。
たとえば、画素電極ＰＸを透明基板ＳＵＢ１側に近い層で形成し、その後にたとえばドレイン信号線ＤＬ等を形成するような場合において、各画素領域内において前記画素電極ＰＸを互いに分離させた状態でパターン化させ、前記ドレイン信号線ＤＬの形成の際において、該ドレイン信号線ＤＬと同一の材料で前記各画素電極ＰＸを接続させる狭隘部ＮＷを形成することができるからである。
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【００５１】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置およびその製造方法によれば、輝線欠陥を生じさせることなく、黒点化あるいは最小限の輝点欠陥で抑えるようにすることができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素の構成の一実施例を示す平面図である。
【図２】本発明による液晶表示装置の一実施例を示す概略平面図である。
【図３】図１のＩＩＩ−ＩＩＩ線における断面図である。
【図４】図１のＩＶ−ＩＶ線における断面図である。
【図５】本発明による液晶表示装置の修復の一実施例を示すフローチャートである。
【図６】本発明による液晶表示装置の修復の各態様の一実施例を示す平面図である。
【図７】本発明による液晶表示装置の画素の構成の他の実施例を示す平面図である。
【図８】本発明による液晶表示装置の対向電極の構成と該液晶表示装置の修復の一実施例を示す平面図である。
【符号の説明】
ＳＵＢ……透明基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＡＲ……液晶表示部、ＰＸ……画素電極、ＴＦＴ……薄膜トランジスタ、Ｃａｄｄ……容量素子、ＮＷ……狭隘部、ＳＬＴ……スリット。
【図１】
2004021087.tif 000003
【図２】
2004021087.tif 000004
【図３】
2004021087.tif 000005
【図４】
2004021087.tif 000006
【図５】
2004021087.tif 000007
【図６】
2004021087.tif 000008
【図７】
2004021087.tif 000009
【図８】
2004021087.tif 000010