(57)【要約】【課題】インダクタを構成する要素の実装面積を小さくするとともに、連続的にインダクタンス値を変えることのできる可変インダクタを実現する。【解決手段】可変インダクタは、所定のインダクタンス値Ｌ１を有する第一のインダクタ１１と、この第一のインダクタ１１との間で相互インダクタンスＭを持つように形成された所定のインダクタンス値Ｌ２を有する第二のインダクタ１２と、第二のインダクタ１２の端子間に接続された可変抵抗２１とを備えた構成されている。可変抵抗２１の抵抗値Ｒ１を連続的に変化させることにより、第一のインダクタ１１の端子ａ，ｂ間のインダクタンス値を連続的に可変させることが可能となる。【選択図】　図１
2004140165.tif 000002
【特許請求の範囲】
【請求項１】
高周波回路に用いられる可変インダクタであって、
第一のインダクタと、前記第一のインダクタと相互インダクタンスを持つよう構成された第二のインダクタと、前記第二のインダクタの端子間に接続された抵抗値が可変の抵抗可変素子と、を備えたことを特徴とする可変インダクタ。
【請求項２】
前記抵抗可変素子として、ドレインを前記第二のインダクタの一方の端子に接続し、ソースを前記第二のインダクタの他方の端子に接続して接地し、ゲートに制御電圧を加えることでドレイン−ソース間の抵抗値が可変するｎチャネル型のＭＯＳトランジスタを設けたことを特徴とする請求項１に記載の可変インダクタ。
【請求項３】
前記抵抗可変素子として、ソースを前記第二のインダクタの一方の端子と電源に接続し、ドレインを前記第二のインダクタの他方の端子に接続し、ゲートに制御電圧を加えることでドレイン−ソース間の抵抗値が可変するｐチャネル型のＭＯＳトランジスタを設けたことを特徴とする請求項１に記載の可変インダクタ。
【請求項４】
前記第一のインダクタ及び前記第二のインダクタは、基板上の配線層に形成された所定の巻き数の配線パターンにより構成されることを特徴とする請求項１ないし３のいずれかに記載の可変インダクタ。
【請求項５】
前記第一のインダクタは、一周以上の巻き数を有するスパイラルインダクタにより形成され、前記第一のインダクタの外側に前記第二のインダクタが形成されていることを特徴とする請求項１ないし４のいずれかに記載の可変インダクタ。
【請求項６】
前記第一のインダクタは、一周以上の巻き数を有するスパイラルインダクタにより形成され、前記第一のインダクタの内側に前記第二のインダクタが形成されていることを特徴とする請求項１ないし４のいずれかに記載の可変インダクタ。
【請求項７】
前記第一のインダクタは、一周以上の巻き数を有するスパイラルインダクタにより形成され、前記第二のインダクタは、前記第一のインダクタと平行に配置されたスパイラルインダクタにより形成されていることを特徴とする請求項１ないし４のいずれかに記載の可変インダクタ。
【請求項８】
前記スパイラルインダクタの形状を方形としたことを特徴とする請求項５ないし７のいずれかに記載の可変インダクタ。
【請求項９】
前記スパイラルインダクタの形状を八角形としたことを特徴とする請求項５ないし７のいずれかに記載の可変インダクタ。
【請求項１０】
前記スパイラルインダクタの形状を円形としたことを特徴とする請求項５ないし７のいずれかに記載の可変インダクタ。
【請求項１１】
請求項１ないし１０のいずれかに記載の可変インダクタを備えた整合回路。
【請求項１２】
請求項１ないし１０のいずれかに記載の可変インダクタを備えた無線端末装置。
【請求項１３】
請求項１ないし１０のいずれかに記載の可変インダクタを備えた無線基地局装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、送信機や受信機などの高周波回路に用いられる可変インダクタに関する。
【０００２】
【従来の技術】
無線通信装置の局部発振器における周波数シンセサイザなどにおいて、電圧制御発振回路（ＶＣＯ：Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ　）が用いられている。このようなＶＣＯは、インダクタとコンデンサとを用いて構成されたコルピッツ発振回路などによって水晶振動子を共振させ、所望の周波数の局部発振信号を出力するようになっている。
【０００３】
上記のような発振回路において、広い発振周波数範囲を実現するには、共振回路のインダクタを切り替える手段を設けて発振回路のインダクタンスの値を可変する手法などが用いられる。この可変インダクタを用いた電圧制御発振回路としては、例えば、特開２０００−１５１９５３号公報（特許文献１）に開示されたものなどがある。
【０００４】
図１２は従来の可変インダクタの一例を示す回路図である。図１２において、第一のインダクタ１０１と第二のインダクタ１０２は相互インダクタンスＭで磁気的に結合されている。ここで、第一のインダクタ１０１のインダクタンス値をＬ１、第二のインダクタ１０２のインダクタンス値をＬ２とする。また、第二のインダクタ１０２の両端子は第一のスイッチＳＷ１に接続され、さらに一方の端子は第二のスイッチＳＷ２を通じて接地されている。
【０００５】
ここで、第一のインダクタ１０１のインダクタンス値Ｌ１を高い状態に設定するには、第一のスイッチＳＷ１を開放し、第二のスイッチＳＷ２を短絡すればよい。つまり、第一のスイッチＳＷ１が開放されている場合は、第二のインダクタ１０２にはループ電流が流れないので相互インダクタンスＭは発生しないため、第一のインダクタ１０１の両端子間のインダクタンス値はＬ１となる。
【０００６】
また、第一のインダクタ１０１のインダクタンス値Ｌ１を低い状態に設定するには、第一のスイッチＳＷ１を短路状態に、第二のスイッチＳＷ２を開放状態に設定する。このとき、第一のインダクタ１０１の両端の電圧をｖ１、第一のインダクタ１０１に流れ込む電流値をｉ１、第二のインダクタ１０２の両端の電圧をｖ２、第二のインダクタ１０２から流れ出す電流値をｉ２、角周波数をω、相互インダクタンスをＭとした場合、図１２の回路の回路方程式は、次の（１）、（２）、（３）式で表わされる。
【０００７】
ｖ１＝ｊωＬ１・ｉ１＋ｊωＭ・ｉ２　　…（１）
ｖ２＝−ＪωＬ２・ｉ２＋ｊωＭ・ｉ１　　…（２）
ｖ２＝０　　…（３）
【０００８】
このとき、ｉ１・（Ｒ＋ｊＸ）＝ｖ１とした場合、（１）、（２）式の方程式を解くと、リアクタンスＸは次の（４）式のようになる。
Ｘ＝（Ｌ１−Ｍ２　／Ｌ２）ω　　…（４）
【０００９】
したがって、第一のスイッチＳＷ１を短絡した場合の第一のインダクタ１０１の端子間のインダクタンス値Ｌ１ｓｈｏｒｔ　は、次の（５）式で表わされる。
Ｌ１ｓｈｏｒｔ　＝Ｌ１−Ｍ２　／Ｌ２　　…（５）
【００１０】
よって、（５）式から分かるように、第一のスイッチＳＷ１を短絡にすることにより、第一のインダクタ１０１の端子間のインダクタンス値Ｌ１ｓｈｏｒｔ　は、第一のインダクタ１０１に固有のインダクタンス値Ｌ１より（Ｍ２　／Ｌ２）だけ減少することになる。つまり、第一のスイッチＳＷ１をオンオフ制御することにより、第一のインダクタ１０１の端子間インピーダンスを変化させることができる。
【００１１】
【特許文献１】
特開２０００−１５１９５３号公報
【００１２】
【発明が解決しようとする課題】
前述したような従来例の可変インダクタの構成では、第一のスイッチＳＷ１のオンオフ制御によりインダクタンス値を変化させるため、インダクタンス値は大きい場合（Ｌ１）と小さい場合（Ｌ１ｓｈｏｒｔ　）の二通りしか取り得ないことになる。このため、無線通信装置の整合回路等にに用いた場合は、常に最適なインダクタンス値に設定することができないという問題点があった。
【００１３】
また、上記のような可変インダクタは、通常、基板上に集積化されて共振回路などを構成するようになっているが、装置の小型化のためにインダクタを構成するのに必要な実装面積を小さくすることが望まれている。
【００１４】
本発明は、上記事情に鑑みてなされたもので、その目的は、インダクタを構成する要素の実装面積を小さくするとともに、連続的にインダクタンス値を変えることのできる可変インダクタを提供することにある。
【００１５】
【課題を解決するための手段】
本発明の可変インダクタは、高周波回路に用いられる可変インダクタであって、第一のインダクタと、前記第一のインダクタと相互インダクタンスを持つよう構成された第二のインダクタと、前記第二のインダクタの端子間に接続された抵抗値が可変の抵抗可変素子と、を備えたことを特徴とする。
【００１６】
上記構成によれば、第二のインダクタに接続した抵抗可変素子の抵抗値を変化させることによって、第一のインダクタのインダクタンス値が変化するため、例えば、外部からの制御電圧等によって抵抗可変素子の抵抗値を連続的に変化させることによってインダクタンス値を連続的に可変することが可能となる。
【００１７】
また、前記抵抗可変素子として、ドレインを前記第二のインダクタの一方の端子に接続し、ソースを前記第二のインダクタの他方の端子に接続して接地し、ゲートに制御電圧を加えることでドレイン−ソース間の抵抗値が可変するｎチャネル型のＭＯＳトランジスタを設けたことを特徴とする。
【００１８】
上記構成によれば、ｎチャネル型のＭＯＳトランジスタのゲートに制御電圧を印加してゲート電圧を変化させることにより、ドレイン−ソース間の抵抗値（ドレイン−ソース電流）を可変でき、インダクタンス値を連続的に可変することが可能となる。
【００１９】
また、前記抵抗可変素子として、ソースを前記第二のインダクタの一方の端子と電源に接続し、ドレインを前記第二のインダクタの他方の端子に接続し、ゲートに制御電圧を加えることでドレイン−ソース間の抵抗値が可変するｐチャネル型のＭＯＳトランジスタを設けたことを特徴とする。
【００２０】
上記構成によれば、ｐチャネル型のＭＯＳトランジスタのゲートに制御電圧を印加してゲート電圧を変化させることにより、ドレイン−ソース間の抵抗値（ソース−ドレイン電流）を可変でき、インダクタンス値を連続的に可変することが可能となる。
【００２１】
また、前記第一のインダクタ及び前記第二のインダクタは、基板上の配線層に形成された所定の巻き数の配線パターンにより構成されることを特徴とする。この構成によれば、第一のインダクタと第二のインダクタのパターン形状を工夫して基板上に配線することにより、可変インダクタンスの実装面積を小さくしつつ所望のインダクタンス値を得ることができ、搭載する電子機器の小型化に寄与することが可能となる。
【００２２】
また、前記第一のインダクタは、一周以上の巻き数を有するスパイラルインダクタにより形成され、前記第一のインダクタの外側に前記第二のインダクタが形成されていることを特徴とする。この構成によれば、第二のインダクタのインダクタンス値を大きくすることができるため、可変インダクタのインダクタンス値の可変幅を大きくとることが可能となる。
【００２３】
また、前記第一のインダクタは、一周以上の巻き数を有するスパイラルインダクタにより形成され、前記第一のインダクタの内側に前記第二のインダクタが形成されていることを特徴とする。この構成によれば、第一のインダクタのインダクタンス値を大きくすることができるため、同一のインダクタンス値を得る場合は可変インダクタの形成に必要な実装面積を小さくすることが可能となる。
【００２４】
また、前記第一のインダクタは、一周以上の巻き数を有するスパイラルインダクタにより形成され、前記第二のインダクタは、前記第一のインダクタと平行に配置されたスパイラルインダクタにより形成されていることを特徴とする。この構成によれば、第一のインダクタと第二のインダクタの双方のインダクタンス値を大きくすることができるため、結果として、可変インダクタのインダクタンス値を大きくすることが可能であるとともに、インダクタンス値の可変幅を大きくとることが可能となる。
【００２５】
また、前記スパイラルインダクタの形状を方形としたことを特徴とする。この構成によれば、基板上に小さい実装面積で容易にインダクタを形成することが可能となる。
【００２６】
また、前記スパイラルインダクタの形状を八角形としたことを特徴とする。この構成によれば、可変インダクタのインダクタンス値をより大きくすることができるため、より小さな実装面積で大きなインダクタンス値を有する可変インダクタを実現可能となる。
【００２７】
また、前記スパイラルインダクタの形状を円形としたことを特徴とする。この構成によれば、可変インダクタのインダクタンス値をさらに大きくすることができるため、より小さな実装面積で大きなインダクタンス値を有する可変インダクタを実現可能となる。
【００２８】
また、本発明は、上記いずれかに記載の可変インダクタを備えた整合回路、無線端末装置、または無線基地局装置を提供する。本発明の可変インダクタを整合回路、共振回路などに適用し、移動体通信システムの無線端末装置、無線基地局装置などに搭載することにより、実装面積が小さく連続的に任意のインダクタンス値に設定可能な可変インダクタを用いて、小型でより柔軟かつ正確にインピーダンス調整を行える高周波回路を実現でき、搭載機器の性能向上に寄与することが可能となる。
【００２９】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
本実施形態の可変インダクタは、送信機や受信機などの無線通信装置における整合回路、発振回路などの高周波回路に用いて好適なものである。
【００３０】
図１は本発明の第１実施形態に係る可変インダクタの回路構成を示す回路図である。この可変インダクタは、第一のインダクタ１１と第二のインダクタ１２とを有し、これらの第一のインダクタ１１と第二のインダクタ１２は相互インダクタンスＭで磁気的に結合されている。ここで、第一のインダクタ１１のインダクタンス値をＬ１、第二のインダクタ１２のインダクタンス値をＬ２とする。第二のインダクタ１２の端子間には電気的に抵抗値が変えられる可変抵抗２１が接続されている。ここで、可変抵抗２１の抵抗値はＲ１とする。可変抵抗２１としては、例えば、制御電圧によって素子の抵抗値を可変できるような抵抗可変素子を用いる。
【００３１】
図１の構成において、第一のインダクタ１１の両端の電圧をｖ１、第一のインダクタ１１に流れ込む電流値をｉ１、第二のインダクタ１２の両端の電圧をｖ２、第二のインダクタ１２から流れ出す電流値をｉ２、角周波数をωとした場合、回路方程式は次の（６）、（７）、（８）式のようになる。
【００３２】
ｖ１＝ｊωＬ１・ｉ１＋ｊωＭ・ｉ２　　…（６）
ｖ２＝−ＪωＬ２・ｉ２＋ｊωＭ・ｉ１　　…（７）
ｉ２＝ｖ２／Ｒ１　　…（８）
【００３３】
このとき、ｉ１・（Ｒ＋ｊＸ）＝ｖ１とした場合、（６）〜（８）式の方程式を解くと、リアクタンスＸは次の（９）式のようになる。
Ｘ＝ω（Ｒ１２　・Ｌ１−Ｌ２（Ｍ２　−Ｌ１・Ｌ２）ω２　）／（Ｒ１２　＋ω２　・Ｌ２２　）　　…（９）
【００３４】
したがって、第一のインダクタ１１の端子間ａ，ｂのインダクタンス値Ｌ１ａｂは次の（１０）式のようになる。
Ｌ１ａｂ＝（Ｒ１２　・Ｌ１−Ｌ２（Ｍ２　−Ｌ１・Ｌ２）ω２　）／（Ｒ１２　＋ω２　・Ｌ２２　）　　…（１０）
【００３５】
この（１０）式から分かるように、可変抵抗２１の抵抗値Ｒ１を変えることにより、第一のインダクタ１１の端子ａ，ｂ間のインダクタンス値Ｌ１ａｂは変化する。
【００３６】
特に、Ｒ１＝０とした場合は、第一のインダクタ１１のインダクタンス値Ｌ１ａｂは、（１１）式のようになる。
Ｌ１ａｂ（Ｒ１＝０）＝Ｌ１−Ｍ２　／Ｌ２　　…（１１）
【００３７】
また、Ｒ１＝∞とした場合は、第一のインダクタ１１のインダクタンス値Ｌ１ａｂは、（１２）式のようになる。
Ｌ１ａｂ（Ｒ１＝∞）＝Ｌ１　　…（１２）
【００３８】
このように、可変抵抗２１の抵抗値Ｒ１を０から∞まで変化させることにより、第一のインダクタ１１のインダクタンス値を（Ｌ１−Ｍ２　／Ｌ２）からＬ１まで連続的に変えることができる。この場合、可変抵抗２１の抵抗値Ｒ１の増加に伴い、第一のインダクタ１１の端子ａ，ｂ間のインダクタンス値Ｌ１ａｂは増加する。
【００３９】
したがって、第１実施形態によれば、第二のインダクタの端子間に可変抵抗を設け、この可変抵抗の抵抗値を連続的に変化させることにより、第一のインダクタのインダクタンス値を連続的に可変させることができる可変インダクタを実現できる。
【００４０】
図２は本発明の第２実施形態に係る可変インダクタの回路構成を示す回路図である。
【００４１】
第２実施形態の可変インダクタは、図１に示した第１実施形態の可変抵抗２１に代えて、抵抗可変素子の一例としてｎチャネル型のＭＯＳトランジスタ２２を設け、第二のインダクタ１２の両端にＭＯＳトランジスタ２２のドレインとソースを接続したものである。なお、ＭＯＳトランジスタ２２のソースはグランドに接地されている。
【００４２】
ここで、ＭＯＳトランジスタ２２のゲート電圧をＶｇ、ドレイン電圧をＶｄ、ソース電圧をＶｓ、ゲート−ソース間電圧をＶｇｓ、ドレイン−ソース間電圧をＶｄｓ、ドレイン電流をＩｄ、しきい値電圧をＶｔ、第一のインダクタ１１と第二のインダクタ１２の相互インダクタンスをＭとすると、次の（１３）及び（１４）式が得られる。
【００４３】
Ｖｇｓ＝Ｖｇ−Ｖｓ　　…（１３）
Ｉｄ＝Ｋ（２（Ｖｇｓ−Ｖｔ）Ｖｄｓ−Ｖｄｓ２　）　　…（１４）
（ただし、Ｋは定数）
【００４４】
よって、ＭＯＳトランジスタ２２のドレイン−ソース間の抵抗Ｒｄｓは、上式を微分することにより、次の（１５）式のようになる。
2004140165.tif 000003
（ただし、Ｖｄｓ＝０）
【００４５】
（１５）式から分かるように、ＭＯＳトランジスタ２２のドレイン−ソース間の抵抗Ｒｄｓは、ゲート−ソース間電圧Ｖｇｓが増えると増加する。したがって、ゲートに制御電圧を入力してゲート−ソース間電圧Ｖｇｓを変えることにより、第一のインダクタ１１の端子ａ，ｂ間のインダクタンス値Ｌ１ａｂを変化させることができる。
【００４６】
よって、第２実施形態によれば、第二のインダクタの端子間にｎチャネル型ＭＯＳトランジスタを設け、このｎチャネル型ＭＯＳトランジスタのゲート電圧を変えることにより、連続的に第一のインダクタのインダクタンス値を連続的に可変させることができる可変インダクタを実現できる。
【００４７】
図３は本発明の第３実施形態に係る可変インダクタの回路構成を示す回路図である。
【００４８】
第３実施形態の可変インダクタは、図１に示した第１実施形態の可変抵抗２１に代えて、抵抗可変素子の一例としてｐチャネル型のＭＯＳトランジスタ２３を設け、第二のインダクタ１２の両端にＭＯＳトランジスタ２３のソースとドレインを接続したものである。なお、ＭＯＳトランジスタ２３のソースにはソース電圧Ｖｓが供給されている。
【００４９】
ここで、ＭＯＳトランジスタ２３のゲート電圧をＶｇ、ドレイン電圧をＶｄ、ソース電圧をＶｓ、ゲート−ソース間電圧をＶｇｓ、ドレイン−ソース間電圧をＶｄｓ、ドレイン電流をＩｄ、しきい値電圧をＶｔ、第一のインダクタ１１と第二のインダクタ１２の相互インダクタンスをＭとすると、次の（１６）及び（１７）式が得られる。
【００５０】
Ｖｇｓ＝Ｖｇ−Ｖｓ　　…（１６）
Ｉｄ＝Ｋ（２（Ｖｇｓ−Ｖｔ）Ｖｄｓ−Ｖｄｓ２　）　　…（１７）
（ただし、Ｋは定数）
【００５１】
よって、ＭＯＳトランジスタ２３のドレイン−ソース間の抵抗Ｒｄｓは、上式を微分することにより、次の（１８）式のようになる。
2004140165.tif 000004
（ただし、Ｖｄｓ＝０）
【００５２】
（１８）式から分かるように、ＭＯＳトランジスタ２３のドレイン−ソース間の抵抗Ｒｄｓは、ゲート−ソース間電圧Ｖｇｓが増えると増加する。したがって、第２実施形態と同様、ゲートに制御電圧を入力してゲート−ソース間電圧Ｖｇｓを変えることにより、第一のインダクタ１１の端子ａ，ｂ間のインダクタンス値Ｌ１ａｂを変化させることができる。
【００５３】
よって、第３実施形態によれば、第二のインダクタの端子間にｐチャネル型ＭＯＳトランジスタを設け、このｐチャネル型ＭＯＳトランジスタのゲート電圧を変えることにより、連続的に第一のインダクタのインダクタンス値を連続的に可変させることができる可変インダクタを実現できる。
【００５４】
次の第４〜第９実施形態において、可変インダクタを基板上に実装する際の配線パターンの構成を示す。本実施形態の可変インダクタは、半導体基板の配線層に形成された配線パターンなどによって構成される。
【００５５】
図４は本発明の第４実施形態に係る可変インダクタの配線パターン構成を示す説明図である。
【００５６】
第４実施形態の可変インダクタ３１は、基板上において、内側に第一のインダクタ１１を方形状（図示例では正方形）の巻き数１周のパターンによるスパイラルインダクタで形成し、この第一のインダクタ１１の外側に第二のインダクタ１２を方形状（図示例では正方形）の巻き数１周のパターンによるスパイラルインダクタで形成した構成となっている。また、第二のインダクタ１２の両端に可変抵抗２１が接続されている。なお、可変抵抗２１の代わりにｎチャネル型のＭＯＳトランジスタ２２やｐチャネル型のＭＯＳトランジスタ２３を接続してもよい。
【００５７】
このような構成により、第二のインダクタ１２のインダクタンス値が大きくなり、結果として、可変インダクタ３１のインダクタンス値の可変幅を大きくとることができる。このため、広範囲にわたるインダクタンス値の調整が可能となる。
【００５８】
図５は本発明の第５実施形態に係る可変インダクタの配線パターン構成を示す説明図である。
【００５９】
第５実施形態の可変インダクタ３２は、基板上において、外側に第一のインダクタ１１を方形状（図示例では正方形）の巻き数１周のパターンによるスパイラルインダクタで形成し、この第一のインダクタ１１の内側に第二のインダクタ１２を方形状（図示例では正方形）の巻き数１周のパターンによるスパイラルインダクタで形成した構成となっている。また、第二のインダクタ１２の両端に可変抵抗２１が接続されている。なお、可変抵抗２１の代わりにｎチャネル型のＭＯＳトランジスタ２２やｐチャネル型のＭＯＳトランジスタ２３を接続してもよい。
【００６０】
このような構成により、第一のインダクタ１１のインダクタンス値を大きくすることができる。また、同一のインダクタンス値を得る場合は、可変インダクタ３２を形成する基板上の実装面積を小さくすることが可能である。これによって、可変インダクタを搭載する装置の小型化を実現することができる。
【００６１】
図６は本発明の第６実施形態に係る可変インダクタの配線パターン構成を示す説明図である。
【００６２】
第６実施形態の可変インダクタ３３は、基板上において、内側に第一のインダクタ１１を方形状（図示例では略正方形）に複数周の巻き数で巻回したスパイラル状のパターンによるスパイラルインダクタで形成し、この第一のインダクタ１１の外側に第二のインダクタ１２を方形状（図示例では正方形）の巻き数１周のパターンによるスパイラルインダクタで形成した構成となっている。また、第二のインダクタ１２の両端に可変抵抗２１が接続されている。なお、可変抵抗２１の代わりにｎチャネル型のＭＯＳトランジスタ２２やｐチャネル型のＭＯＳトランジスタ２３を接続してもよい。
【００６３】
このような構成により、第一のインダクタ１１の巻数を増やしてさらにインダクタンス値を大きくすることができる。また、同一のインダクタンス値を得る場合は、可変インダクタ３３を形成する基板上の実装面積を小さくすることが可能である。これによって、可変インダクタを搭載する装置の小型化を実現することができる。
【００６４】
図７は本発明の第７実施形態に係る可変インダクタの配線パターン構成を示す説明図である。
【００６５】
第７実施形態の可変インダクタ３４は、基板上において、第一のインダクタ１１と第二のインダクタ１２のパターンとを平行に配線し、これらの２つのパターンを方形状に巻回して第二のインダクタ１２を外側に配置することにより、二重のスパイラルインダクタを形成した構成となっている。また、第二のインダクタ１２の両端に可変抵抗２１が接続されている。なお、可変抵抗２１の代わりにｎチャネル型のＭＯＳトランジスタ２２やｐチャネル型のＭＯＳトランジスタ２３を接続してもよい。
【００６６】
このような構成により、第一のインダクタ１１及び第二のインダクタ１２のインダクタンス値を大きくすることができる。結果として、可変インダクタ３４のインダクタンス値及びその可変幅を大きくすることが可能となる。
【００６７】
図８は本発明の第８実施形態に係る可変インダクタの配線パターン構成を示す説明図である。
【００６８】
第８実施形態の可変インダクタ３５は、基板上において、内側に第一のインダクタ１１を八角形状の巻き数１周のパターンによるスパイラルインダクタで形成し、この第一のインダクタ１１の外側に第二のインダクタ１２を八角形状の巻き数１周のパターンによるスパイラルインダクタで形成した構成となっている。また、第二のインダクタ１２の両端に可変抵抗２１が接続されている。なお、可変抵抗２１の代わりにｎチャネル型のＭＯＳトランジスタ２２やｐチャネル型のＭＯＳトランジスタ２３を接続してもよい。
【００６９】
このような構成により、可変インダクタ３５のインダクタンス値をより大きくすることができる。このため、より小さな実装面積で大きなインダクタンス値を有する可変インダクタ３５を実現可能となる。
【００７０】
図９は本発明の第９実施形態に係る可変インダクタの配線パターン構成を示す説明図である。
【００７１】
第９実施形態の可変インダクタ３６は、基板上において、内側に第一のインダクタ１１を円形状の巻き数１周のパターンによるスパイラルインダクタで形成し、この第一のインダクタ１１の外側に第二のインダクタ１２を円形状の巻き数１周のパターンによるスパイラルインダクタで形成した構成となっている。また、第二のインダクタ１２の両端に可変抵抗２１が接続されている。なお、可変抵抗２１の代わりにｎチャネル型のＭＯＳトランジスタ２２やｐチャネル型のＭＯＳトランジスタ２３を接続してもよい。
【００７２】
このような構成により、可変インダクタ３６のインダクタンス値をさらに大きくすることができる。このため、より小さな実装面積で大きなインダクタンス値を有する可変インダクタ３６を実現可能となる。
【００７３】
図１０は本実施形態の可変インダクタを用いた自動整合回路の構成例を示すブロック図である。ここでは、受信機に用いられる自動整合回路の構成を示す。
【００７４】
この自動整合回路は、可変インダクタ５１と、整合定数設定回路５２と、受信回路５３と、トランジスタ５４とを有して構成され、トランジスタ５４の出力（コレクタ）に接続された可変インダクタ５１の第一のインダクタ１１を用いて、次段である受信回路５３との整合を行うようになっている。図１０では、可変インダクタ５１として図１の構成のものを設けた例を示しているが、図２または図３の構成を適用してもよい。
【００７５】
整合定数設定回路５２は、受信回路５３の出力レベルに応じて制御電圧を出力することで、可変インダクタ５１の第二のインダクタ１２に接続されている可変抵抗２１の抵抗値を自動的に可変調整する。これにより、入力信号の周波数に応じて可変インダクタ５１の第一のインダクタ１１のインダクタンス値が調整され、受信回路５３とのインピーダンスの整合がとられる。
【００７６】
図１１は可変インダクタ５１による整合インダクタンス値と出力レベルとの関係を示す特性図である。この図１１から分かるように、可変インダクタ５１の第一のインダクタ１１のインダクタンス値Ｌ１（つまり、整合インダクタンス値）を調整することにより、受信回路５３からの出力レベルが変化する。出力レベルが最大となる点が整合のとれた状態である。したがって、整合定数設定回路５２を用いて可変インダクタ５１の整合インダクタンスの値を変化させる自動整合を行うことにより、出力レベルを最大にすることができる。
【００７７】
上述した本実施形態の可変インダクタによれば、一方の（第二の）インダクタに接続した可変抵抗やＭＯＳトランジスタなどの抵抗可変素子の抵抗値を変化させることによって、他方の（第一の）インダクタのインダクタンス値を連続的に可変できる可変インダクタを実現することができる。このため、連続した可変範囲において任意のインダクタンス値を得ることができ、整合回路や共振回路などの高周波回路に適用した際に適応性の高い柔軟なインダクタンス値の調整を行うことが可能となる。また、可変インダクタのパターン形状を工夫することにより、基板上に実装して集積化した際の実装面積を小さくしながら、インダクタンス値や可変幅を大きくすることができ、小型で使い勝手のよい可変インダクタを実現することができる。
【００７８】
なお、本発明は上述した実施形態に何ら限定されるものではなく、その要旨を逸脱しない範囲において種々の態様で実施し得るものである。また、本実施形態の可変インダクタは、図１０のように構成された受信機用の自動整合回路の他に、ＶＣＯの共振回路など、受信機や送信機の他の高周波回路に用いることもできる。この可変インダクタを用いた高周波回路は、移動体通信システムの移動局となる携帯電話機などの無線端末装置、無線基地局装置など、各種の無線通信装置に適用可能である。また、無線通信装置に限らず、あらゆる高周波回路を有する電子機器に適用できることは云うまでもない。
【００７９】
【発明の効果】
以上説明したように本発明によれば、インダクタを構成する要素の実装面積を小さくするとともに、連続的にインダクタンス値を変えることのできる可変インダクタを実現可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る可変インダクタの回路構成を示す回路図
【図２】本発明の第２実施形態に係る可変インダクタの回路構成を示す回路図
【図３】本発明の第３実施形態に係る可変インダクタの回路構成を示す回路図
【図４】本発明の第４実施形態に係る可変インダクタの配線パターン構成を示す説明図
【図５】本発明の第５実施形態に係る可変インダクタの配線パターン構成を示す説明図
【図６】本発明の第６実施形態に係る可変インダクタの配線パターン構成を示す説明図
【図７】本発明の第７実施形態に係る可変インダクタの配線パターン構成を示す説明図
【図８】本発明の第８実施形態に係る可変インダクタの配線パターン構成を示す説明図
【図９】本発明の第９実施形態に係る可変インダクタの配線パターン構成を示す説明図
【図１０】本実施形態の可変インダクタを用いた自動整合回路の構成例を示すブロック図
【図１１】図１０の自動整合回路における可変インダクタによる整合インダクタンス値と出力レベルとの関係を示す特性図
【図１２】従来の可変インダクタの一例を示す回路図
【符号の説明】
１１　第一のインダクタ
１２　第二のインダクタ
２１　可変抵抗
２２　ｎチヤネル型ＭＯＳトランジスタ
２３　ｐチヤネル型ＭＯＳトランジスタ
３１、３２、３３、３４、３５、３６、５１　可変インダクタ
５２　整合定数設定回路
５３　受信回路
５４　トランジスタ
【図１】
2004140165.tif 000005
【図２】
2004140165.tif 000006
【図３】
2004140165.tif 000007
【図４】
2004140165.tif 000008
【図５】
2004140165.tif 000009
【図６】
2004140165.tif 000010
【図７】
2004140165.tif 000011
【図８】
2004140165.tif 000012
【図９】
2004140165.tif 000013
【図１０】
2004140165.tif 000014
【図１１】
2004140165.tif 000015
【図１２】
2004140165.tif 000016