(57)【要約】【課題】プログラマブル・デバイスを含んだ電子装置の故障を、安価な構成で的確に検出できる電子装置の検査システムおよびその方法を提供する。【解決手段】同等の部品で構成された検査対象および検査用の２つの電子装置が含むプログラマブル・デバイスに、それぞれ検査用の回路が構成される。検査対象の電子装置２０に構成されるレジスタに正常にアクセスできることが確認された場合、その接続設定レジスタ２０４に所定の制御信号が設定される。この設定値に応じて、検査用の電子装置３０に構成される接続切り換え回路３０２において、その入力端子と出力端子とが所定の関係で接続される。この状態で、電子装置２０の出力レジスタ２０２から所定の信号が出力され、電子装置３０の接続切り換え回路３０２を介して、電子装置２０の入力レジスタ２０６に帰還される。この帰還された信号の値から、電子装置２０の異常が検出される。【選択図】　　　図２
2004020445.tif 000002
【特許請求の範囲】
【請求項１】
供給される構成データに応じて回路構成を変更することが可能な集積回路を含む電子装置の検査システムであって、
信号の入力端子と出力端子とを、設定された関係で接続する接続回路が構成された上記集積回路を含む第１の電子装置と、
設定された信号を出力端子から出力させる信号出力回路と、入力端子に入力される信号を帰還信号として出力する信号入力回路とが構成された上記集積回路を含む第２の電子装置と、
上記第１の電子装置および上記第２の電子装置の入力端子と出力端子とを互いに接続する配線と、
上記接続回路の接続を所定の接続関係に設定するとともに上記信号出力回路から所定の信号を出力させ、当該接続関係および当該出力信号に対応する上記信号入力回路の帰還信号に応じて、検査対象の電子装置の異常を検出する制御手段とを有し、
上記第１の電子装置または上記第２の電子装置の何れかに検査対象の電子装置を用いる、
電子装置の検査システム。
【請求項２】
上記制御手段は、検査対象の電子装置の異常を検出した場合、少なくとも当該異常が検出された信号経路に対応する上記接続回路の接続を変更して、変更前と変更後の上記帰還信号を比較し、当該比較結果に応じて、異常を有した信号経路が検査対象の電子装置の入力端子または出力端子の何れにつながるかを特定する、
請求項１に記載の電子装置の検査システム。
【請求項３】
上記制御手段は、上記接続回路の接続関係を設定するための制御信号を出力し、
上記第２の電子装置の上記集積回路には、上記制御手段の制御信号に応じた接続設定信号を出力する接続設定回路が構成され、
上記接続回路は、上記接続設定信号に応じた接続関係で入力端子と出力端子とを接続する、
請求項２に記載の電子装置の検査システム。
【請求項４】
上記信号出力回路は出力信号を保持し、
上記信号入力回路は入力信号を保持し、
上記制御手段は、初期状態において、上記信号出力回路および上記信号入力回路に保持された初期信号を読み出し、当該読み出した初期信号と所定の初期信号との比較結果に応じて上記第２の電子装置の異常を検出する、
請求項２に記載の電子装置の検査システム。
【請求項５】
上記接続回路は、接続関係の設定信号を保持し、
上記制御手段は、初期状態において、上記接続回路に保持された初期信号を読み出し、当該読み出した初期信号と所定の初期信号との比較結果に応じて上記第１の電子装置の異常を検出する、
請求項２に記載の電子装置の検査システム。
【請求項６】
上記第１の電子装置または上記第２の電子装置の上記集積回路には、上記制御手段による信号の書き込みおよび読み出しが可能な信号保持回路が構成され、
上記制御手段は、上記信号保持回路に所定の信号を書き込み、当該書き込まれた信号を上記信号保持回路から読み出し、当該読み出された信号と所定の書き込み信号との比較結果に応じて電子装置の異常を検出する、
請求項２に記載の電子装置の検査システム。
【請求項７】
上記第１の電子装置または上記第２の電子装置の上記集積回路には、上記制御手段から割り込み制御信号を入力した場合に、当該割り込み制御信号に応じた割り込み確認信号を出力する割り込み回路が構成され、
上記制御手段は、上記割り込み回路に割り込み制御信号を出力し、当該割り込み制御信号に応じた上記割り込み確認信号が返信されるか否かに応じて電子装置の異常を検出する、
請求項２に記載の電子装置の検査システム。
【請求項８】
検査対象となる複数の上記第１の電子装置と、一の上記第２の電子装置とを有し、
上記第２の電子装置と複数の第１の電子装置とがリング状に縦続接続された、
請求項１に記載の電子装置の検査システム。
【請求項９】
供給される構成データに応じて回路構成の変更が可能な集積回路を含む電子装置の検査方法であって、
入力端子と出力端子とが互いに接続された第１の電子装置または第２の電子装置の何れかを検査対象の電子装置とし、当該第１の電子装置の上記集積回路に、信号の入力端子と出力端子とを設定された関係で接続する接続回路を構成し、当該第２の電子装置の上記集積回路に、設定された信号を出力端子から出力させる信号出力回路と、入力端子に入力される信号を帰還信号として出力する信号入力回路とを構成するステップと、
上記接続回路の接続を所定の接続関係に設定するとともに上記信号出力回路から所定の信号を出力させ、当該接続関係および当該出力信号に対応する上記信号入力回路の帰還信号に応じて、検査対象の電子装置の異常を検出するステップと
を有する電子装置の検査方法。
【請求項１０】
検査対象の電子装置の異常を検出した場合、少なくとも当該異常が検出された信号経路に対応する上記接続回路の接続を変更して、変更前と変更後の上記帰還信号を比較し、当該比較結果に応じて、異常を有した信号経路が検査対象の電子装置の入力端子または出力端子の何れにつながるかを特定するステップを有する、
請求項９に記載の電子装置の検査方法。
【請求項１１】
初期状態において、上記信号出力回路に保持された出力信号の初期値および上記信号入力回路に保持された帰還信号の初期値を読み出し、当該読み出した初期信号と所定の初期信号との比較結果に応じて上記第２の電子装置の異常を検出するステップを有する、
請求項１０に記載の電子装置の検査方法。
【請求項１２】
上記集積回路に回路を構成するステップにおいて、上記第１の電子装置または上記第２の電子装置の上記集積回路に、信号の書き込みおよび読み出しが可能な信号保持回路を構成し、
上記電子装置の異常を検出するステップにおいて、上記信号保持回路に所定の信号を書き込み、当該書き込まれた信号を上記信号保持回路から読み出し、当該読み出された信号と所定の書き込み信号との比較結果に応じて電子装置の異常を検出する、
請求項１０に記載の電子装置の検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子装置の検査システムおよびその方法に係り、例えば、ＦＰＧＡ（ｆｉｅｌｄ　ｐｒｏｇｒａｍｍａｂｌｅ　ｇａｔｅ　ａｒｒａｙ）などの再構成可能なデバイスを含む電子装置の検査システムおよびその方法に関するものである。
【０００２】
【従来の技術】
ＦＰＧＡやＣＰＬＤ（ｃｏｍｐｌｅｘ　ｐｒｏｇｒａｍｍａｂｌｅ　ｌｏｇｉｃ　ｄｅｖｉｃｅ）など、ユーザが回路構成を自由に変更できるプログラマブル・デバイスは、回路構成が固定されているゲートアレイ（ｇａｔｅ　ａｒｒａｙ）に比べて単価が高いものの、製造にかかる初期コストが非常に低いことや、開発期間が短くて済む利点があるため、例えば製品の開発に用いられる装置や生産装置など、生産数の比較的少ない製品に一般的に用いられている。
【０００３】
【発明が解決しようとする課題】
ところで、こうしたプログラマブル・デバイスを備えた生産数の少ない電子装置には、コスト上の制約から、大量生産品に用いられるような大掛かりな検査システムを用いた出荷検査を行うことができない場合が多い。例えば部品が実装された基板の目視による検査や、特定の機能の動作を確認する検査など、人手による検査が主体となる場合が少なくない。
【０００４】
しかしながら、近年におけるＩＣの高機能化と高集積化によってＩＣのピン数は非常に多くなっており、また、配線パターンが微細になっているため、人手による検査では故障を十分に発見できない場合が多くなっている。このため、不良品を出荷してしまう危険性が高くなる問題がある。また、複雑な検査が人手主体で行われるため、検査に要する時間が長くなる問題や、検査のコストが高くなってしまう問題がある。
【０００５】
本発明はかかる事情に鑑みてなされたものであり、その目的は、安価な構成で故障を的確に検出することができる、電子装置の検査システムおよびその方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、本発明の第１の観点に係る電子装置の検査システムは、供給される構成データに応じて回路構成を変更することが可能な集積回路を含む電子装置の検査システムであって、信号の入力端子と出力端子とを、設定された関係で接続する接続回路が構成された上記集積回路を含む第１の電子装置と、設定された信号を出力端子から出力させる信号出力回路と、入力端子に入力される信号を帰還信号として出力する信号入力回路とが構成された上記集積回路を含む第２の電子装置と、上記第１の電子装置および上記第２の電子装置の入力端子と出力端子とを互いに接続する配線と、上記接続回路の接続を所定の接続関係に設定するとともに上記信号出力回路から所定の信号を出力させ、当該接続関係および当該出力信号に対応する上記信号入力回路の帰還信号に応じて、検査対象の電子装置の異常を検出する制御手段とを有し、上記第１の電子装置または上記第２の電子装置の何れかに検査対象の電子装置を用いる。
好適には、上記制御手段は、検査対象の電子装置の異常を検出した場合、少なくとも当該異常が検出された信号経路に対応する上記接続回路の接続を変更して、変更前と変更後の上記帰還信号を比較し、当該比較結果に応じて、異常を有した信号経路が検査対象の電子装置の入力端子または出力端子の何れにつながるかを特定する。
【０００７】
本発明の第１の観点に係る電子装置の検査システムによれば、上記第１の電子装置または上記第２の電子装置の何れかが検査の対象となり、残りがこの検査システムに含まれる。上記第１の電子装置の上記集積回路には、上記接続回路が構成され、上記第２の電子装置の上記集積回路には、上記信号出力回路および上記信号入力回路が構成される。
これらの回路がそれぞれの上記集積回路に構成された後、上記制御回路によって、上記接続回路の接続が所定の接続関係に設定されるとともに、上記信号出力回路から所定の信号が出力され、上記配線を介して、上記第２の電子装置の入力端子に入力される。この信号は、さらに上記接続回路を介して上記第２の電子装置の出力端子から出力され、上記配線を介して、上記第１の電子装置の上記信号入力回路に入力され、上記帰還信号として上記制御回路に出力される。上記制御回路において、この帰還信号に応じて検査対象の電子装置の異常が検出される。また、検査対象の電子装置に異常が検出された場合、少なくともこの異常が検出された信号経路に対応する上記接続回路の接続が上記制御回路によって変更され、変更前と変更後の上記帰還信号が比較される。この比較結果に応じて、異常を有した信号経路が検査対象の電子装置の入力端子または出力端子の何れにつながるかが特定される。
【０００８】
また、上記制御手段において上記接続回路の接続関係を設定するために出力される制御信号を、上記第２の電子装置の上記集積回路に構成させた接続設定回路を介して、接続設定信号として上記第１の電子装置の上記接続回路に出力させ、上記接続回路において、当該接続設定信号に応じた接続関係で入力端子と出力端子とを接続させても良い。
【０００９】
また、検査対象となる複数の上記第１の電子装置と、一の上記第２の電子装置とを有する構成とし、上記第２の電子装置と複数の第１の電子装置とをリング状に縦続接続させても良い。
【００１０】
本発明の第２の観点に係る電子装置の検査方法は、供給される構成データに応じて回路構成の変更が可能な集積回路を含む電子装置の検査方法であって、入力端子と出力端子とが互いに接続された第１の電子装置または第２の電子装置の何れかを検査対象の電子装置とし、当該第１の電子装置の上記集積回路に、信号の入力端子と出力端子とを設定された関係で接続する接続回路を構成し、当該第２の電子装置の上記集積回路に、設定された信号を出力端子から出力させる信号出力回路と、入力端子に入力される信号を帰還信号として出力する信号入力回路とを構成するステップと、上記接続回路の接続を所定の接続関係に設定するとともに上記信号出力回路から所定の信号を出力させ、当該接続関係および当該出力信号に対応する上記信号入力回路の帰還信号に応じて、検査対象の電子装置の異常を検出するステップとを有する。
好適には、検査対象の電子装置の異常を検出した場合、少なくとも当該異常が検出された信号経路に対応する上記接続回路の接続を変更して、変更前と変更後の上記帰還信号を比較し、当該比較結果に応じて、異常を有した信号経路が検査対象の電子装置の入力端子または出力端子の何れにつながるかを特定するステップを有する。
【００１１】
【発明の実施の形態】
本発明の３つの実施形態について、図面を参照しながら説明する。
【００１２】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る検査システムの具体的な構成の一例を示す図である。
図１に示す検査システムは、制御部１０、検査用の電子装置３０、およびケーブルＦＣ１〜ケーブルＦＣ４を有する。
この例において、制御部１０は、ディスプレイ装置などのインターフェースを備えたコンピュータＰＣと、このコンピュータＰＣに接続されたコンピュータ基板ＣＢとを含む。
また、検査用の電子装置３０と検査対象の電子装置２０は互いに同等な部品を有しており、この例では、配線基板ＢＤ、端子Ｔ１〜端子Ｔ６、ＲＯＭなどのメモリＵ２、およびＦＰＧＡなどのプログラマブル・デバイスＵ１をそれぞれ有する。
【００１３】
図１において、各端子の接続関係は次のようになっている。
コンピュータ基板ＣＢは、検査対象の電子装置２０の端子Ｔ３に接続される。検査対象の電子装置２０の端子Ｔ１と、検査用の電子装置３０の端子Ｔ２とがケーブルＦＣ１で接続される。検査対象の電子装置２０の端子Ｔ２と、検査用の電子装置３０の端子Ｔ１とがケーブルＦＣ２で接続される。検査対象の電子装置２０の端子Ｔ５と、検査用の電子装置３０の端子Ｔ６とがケーブルＦＣ３で接続される。検査対象の電子装置２０の端子Ｔ６と、検査用の電子装置３０の端子Ｔ５とがケーブルＦＣ４で接続される。検査対象の電子装置２０の端子Ｔ４と、検査用の電子装置３０の端子Ｔ３とが端子同士で直接接続される。
【００１４】
制御部１０は、検査システムの全体の制御を行うユニットである。
コンピュータＰＣは、コンピュータ基板ＣＢに制御用のプログラムを転送するとともに、コンピュータ基板ＣＢにおける制御内容をモニターする。
コンピュータ基板ＣＢは、コンピュータＰＣから転送されたプログラムに応じた制御信号を生成し、検査対象の電子装置ＢＤ１の端子Ｔ３に出力する。また、端子Ｔ３を介して電子装置ＢＤ１から入力した信号を、このプログラムに応じて処理する。
【００１５】
メモリＵ２は、プログラマブル・デバイスＵ１の回路を構成するためのデータ（構成データ）を記憶する。
なお、図１の検査システムにおいて検査が行われる場合、検査対象の電子装置２０のメモリＵ２には、検査用の特別な構成データが書き込まれる。検査対象の電子装置２０が通常の用途で使用される場合には、このメモリＵ２に通常用の構成データが書き込まれる。
【００１６】
プログラマブル・デバイスＵ１は、検査システムの起動時においてメモリＵ２に記憶された構成データを読み込み、これに応じて内部回路を構成する。
【００１７】
図１の検査システムによれば、システムの起動時において、電子装置２０および電子装置３０のプログラマブル・デバイスＵ１にメモリＵ２の構成データが読み込まれ、この構成データに応じた検査用回路がプログラマブル・デバイスＵ１に構成される。この検査用回路が構成された状態で、コンピュータＰＣからコンピュータ基板ＣＢへ転送される制御用のプログラムに応じて検査用回路が制御されることにより、電子装置２０の検査が実行される。
【００１８】
次に、図１の各電子装置に含まれるプログラマブル・デバイスＵ１の検査用回路を含めた、各構成要素間の関係を詳しく説明する。
図２は、本発明の第１の実施形態に係る検査システムの構成例を示す概略的なブロック図であり、図１と図２の同一符号は同一の構成要素を示す。
この図２において、検査対象の電子装置２０は、インターフェース部２０１、出力レジスタ２０２、割り込みレジスタ２０３、接続設定レジスタ２０４、空きレジスタ２０５および入力レジスタ２０６を有する。
また、検査用の電子装置３０は、デコーダ３０１および接続切り換え回路３０２を有する。
【００１９】
インターフェース部２０１は、制御部１０の各レジスタに対するアクセス要求に応じて、出力レジスタ２０２、割り込みレジスタ２０３、接続設定レジスタ２０４、空きレジスタ２０５および入力レジスタ２０６に対するデータの書き込み処理や読み出し処理を行う。
【００２０】
出力レジスタ２０２は、制御部１０により設定された信号を電子装置２０の所定の端子から電子装置３０へ出力するための回路である。すなわち、制御部１０により設定された出力信号の値を保持して、この値に応じた信号を電子装置２０の所定の端子から出力する。
なお、電子装置２０が有する複数の端子のうち、出力レジスタ２０２の信号を出力させる端子は、プログラマブル・デバイスＵ２に構成する回路に応じて任意に設定することができる。
【００２１】
割り込みレジスタ２０３は、制御部１０から割り込み制御信号を入力した場合に、これに応じた割り込み確認信号を制御部１０へ出力する。これにより、制御部１０は、電子装置２０に対する割り込み制御を正常に行うことができるか否かを検査することができる。
【００２２】
接続設定レジスタ２０４は、電子装置３０の後述する接続切り換え回路３０２における接続関係を設定するために制御部１０から出力される制御信号を保持し、これを接続設定信号として電子装置３０の後述するデコーダ３０１に出力する。
【００２３】
空きレジスタ２０５は、制御部１０によるデータの書き込みおよび読み出しが可能なレジスタであり、例えば制御部１０がアクセス可能なアドレスのうち、他のレジスタに割り当てられていない空きのアドレスに設けられる。制御部１０は、この空きレジスタ２０５にデータの書き込みを行い、その書き込みデータを読み出して元のデータと比較することにより、各レジスタへの書き込み処理が正常に行われるか否かを検査することができる。
【００２４】
入力レジスタ２０６は、電子装置２０の所定の端子に入力される電子装置３０からの信号を保持する。制御部１０は、この入力レジスタ２０６に保持される信号を電子装置３０からの帰還信号として読み出して、電子装置３０に出力した信号と比較することにより、電子装置２０と電子装置３０との間で入出力される信号の異常を検出することができる。
なお、電子装置２０が有する複数の端子のうち、入力レジスタ２０６への信号を入力する端子は、プログラマブル・デバイスＵ２に構成する回路に応じて任意に設定することができる。
【００２５】
また、上述した各レジスタは、プログラマブル・デバイスＵ２の回路が構成された直後の初期状態において、その保持する信号値を所定の値に初期化しても良い。これにより、制御部１０は、初期状態において各レジスタが保持する信号値を読み出して所定の初期値と比較することにより、各レジスタに保持された信号を正常に読み出すことができるか否かを検査することができる。
【００２６】
デコーダ３０１は、電子装置２０の接続設定レジスタ２０４から出力される接続設定信号をデコードして、接続切り換え回路３０２に含まれるゲート回路を導通または開放させるためのゲート信号を生成する。
【００２７】
接続切り換え回路３０２は、電子装置２０からの出力信号を受ける入力端子と、電子装置２０への入力信号を出力する出力端子との間の信号経路上に挿入された回路であり、この信号経路を切り換えるための複数のゲート回路を含んでいる。デコーダ３０１において生成されるゲート信号に応じてこれらのゲート回路を導通または開放させることにより、入力端子と出力端子との接続関係を設定する。
なお、電子装置３０が有する複数の端子のうち、電子装置２０から信号を入力する入力端子および電子装置２０へ信号を出力する出力端子は、プログラマブル・デバイスＵ２に構成する回路に応じて任意に設定することができる。
【００２８】
ここで、上述した構成を有する図２に示した検査システムの動作について、図３のフローチャートを参照して説明する。
ステップＳＴ１０１：
例えば検査システムの電源が投入された場合や、所定の初期化信号が制御部１０から入力されることにより、メモリＵ２に書き込まれた構成データがプログラマブル・デバイスＵ２に読み込まれて、プログラマブル・デバイスＵ２に上述した回路が構成される。
【００２９】
ステップＳＴ１０２：
制御部１０によって、電子装置２０のプログラマブル・デバイスＵ２に構成された各レジスタがアクセスされ、その初期値が読み出される。この読み出した信号値が所定の初期値と等しい場合に、レジスタからの読み出し処理が正常に行われることが判定される。
また、制御部１０によって空きレジスタ２０５に所定の値が書き込まれ、その書き込まれた値が再び制御部１０に読み出される。書き込み値と読み出し値とが等しい場合に、レジスタへの書き込み処理が正常に行われることが判定される。さらに、制御部１０によって割り込みレジスタ２０５に対し割り込み制御信号が書き込まれる。この割り込み制御信号に応じた割り込み確認信号が割り込みレジスタ２０５に設定される場合に、電子装置２０への割り込み処理が正常に行われることが判定される。
これらの判定は、何れも制御部１０と電子装置２０との信号のやり取りが正常に行われているか否かを判定するものである。例えばこれらの信号が通る配線に断線がある場合や、ピンと配線との半田付けに不良がある場合などにおいて異常が判定される。
【００３０】
ステップＳＴ１０３：
ステップＳＴ１０２におけるレジスタへのアクセス確認において正常であることが判定された場合には、次のステップＳＴ１０４へ処理が移行される。また、異常であることが判定された場合には、ステップＳＴ１０４〜ステップＳＴ１０７の処理がスキップされて、ステップＳＴ１０８に処理が移行される。
【００３１】
ステップＳＴ１０４：
制御部１０によって接続設定レジスタ２０４に所定の制御信号が設定され、電子装置３０における入出力端子間の接続が所定の関係に設定される。この状態で、出力レジスタ２０２に所定値の信号が設定されて、電子装置３０にこの信号が出力される。
【００３２】
ステップＳＴ１０５：
ステップＳＴ１０４において電子装置３０に出力された信号は、所定の接続関係に設定された接続切り換え回路３０２を介して電子装置２０に帰還され、その帰還信号が入力レジスタ２０６に保持され、制御部１０に読み出される。そして、ステップＳＴ１０４において出力レジスタ２０２に設定された出力信号と、接続設定レジスタ２０４に設定された接続切り換え回路３０２の接続関係とに対応して１通りに決まる正常な帰還信号に、この読み出された帰還信号が一致しているか否かが判定される。
この判定は、電子装置２０と電子装置３０との間の信号経路に異常があるか否かを判定するものである。例えばこれらの信号が通る配線に断線がある場合や、ピンと配線との半田付けに不良がある場合などに異常と判定される。
【００３３】
なお、ステップＳＴ１０４およびステップＳＴ１０５は、出力信号の値を何種類かの値に変化させながら反復して実行しても良い。
例えば、出力信号の各ビットを全て値‘１’に設定する場合と、これを全て値‘０’に設定する場合とを両方判定しても良い。これにより、信号経路と電源線との短絡による故障、ならびに信号経路とグランド線との短絡による故障を何れも検出することが可能になる。
【００３４】
また、電子装置２０の配線基板ＢＤ上における配線の配列や、各端子のピン配列、プログラマブル・デバイスＵ１のピン配列などにおいて、各配線または各ピンにおける信号値を‘１０１０１０…’のように交互に変化させる場合と、これらの信号値を全て反転させて‘０１０１０１…’と交互に変化させる場合とを両方判定しても良い。これにより、隣接した配線やピンの短絡のよる故障を効果的に検出することができる。
【００３５】
ステップＳＴ１０６：
ステップＳＴ１０５の判定において異常が検出された場合ステップＳＴ１０７へ処理が移行され、異常が検出されなかった場合にはステップＳＴ１０８へ処理が移行される。
【００３６】
ステップＳＴ１０７：
制御部１０によって、異常が検出された信号経路に対応する接続切り換え回路３０２の接続が変更され、この変更前と変更後とにおける帰還信号の値が比較される。この比較結果に応じて、異常を有した信号経路が電子装置２０の入力端子につながる経路であるのか、または出力端子につながる経路であるのかが特定される。
【００３７】
例えば、図４Ａに示すように、電子装置２０のプログラマブル・デバイスＵ１からその出力端子までの信号経路に異常が存在しているものとすると、図４Ｂに示すように、ステップＳＴ１０５の判定で正常だった接続と異常だった接続とを互いに入れ換えた場合、ステップＳＴ１０５で正常だった接続に対応する帰還信号の値が異常値に変化するとともに、異常だった接続に対応する帰還信号の値が正常値に変化する。
これに対し、図４Ｃに示すように、電子装置２０の入力端子からそのプログラマブル・デバイスＵ１までの信号経路に異常が存在しているものとすると、図４Ｄに示すように、ステップＳＴ１０５の判定で正常だった接続と異常だった接続とを互いに入れ換えても、ステップＳＴ１０５で正常だった接続に対応する帰還信号の値は正常値のまま変化せず、異常だった接続に対応する帰還信号の値も異常値のまま変化しない。
このように、帰還信号の値の変化を調べることによって、異常を有した信号経路が電子装置２０の入力端子側にあるのか、または出力端子側にあるのかを特定することができる。
【００３８】
なお、異常を有した信号経路に対応する接続切り換え回路３０２の接続関係を変更するだけでなく、例えば、その信号経路に隣接する他の信号経路の接続関係や出力信号値を変更することによって、故障箇所の特定を行っても良い。
【００３９】
ステップＳＴ１０８：
ステップＳＴ１０２や、ステップＳＴ１０５、ステップＳＴ１０７における判定結果や特定結果が、例えば制御部１０のコンピュータＰＣに設けられたディスプレイ装置などに表示される。すなわち、ステップＳＴ１０２において異常と判定された場合には、電子装置２０の各レジスタにアクセスするための配線や部品などに不良が存在することが表示される。また、ステップＳＴ１０７において故障箇所が特定された場合には、その故障箇所を示す信号名などが表示される。ステップＳＴ１０５において異常が見つからなかった場合には、検査に合格したことが表示される。
【００４０】
以上説明したように、図２に示す検査システムによれば、互いに同等の部品で構成された検査対象および検査用の電子装置のプログラマブル・デバイスＵ１にそれぞれ検査用の回路が構成される。次いで、検査対象の電子装置２０のプログラマブル・デバイスＵ１に構成される各レジスタがアクセス可能であるか確認され、正常なアクセスが確認された場合、その接続設定レジスタ２０４に対して所定の制御信号が設定される。この接続設定レジスタ２０４の設定値に応じて、検査用の電子装置３０のプログラマブル・デバイスＵ１に構成された接続切り換え回路３０２において、電子装置３０の入力端子と出力端子とが所定の関係で接続される。この状態で、電子装置２０の出力レジスタ２０２から所定の信号が出力され、この信号が、電子装置３０の接続切り換え回路３０２を介して電子装置２０の入力レジスタ２０６に帰還される。そして、入力レジスタ２０６に帰還された信号の値から、電子装置２０の異常が検出される。
【００４１】
したがって、従来人手による検査が主体とされていたプログラマブル・デバイスを備える電子装置の検査が自動化されるので、検査漏れの危険性が低減し、故障の検出率を向上させることができる。
また、ＩＣのピン数や配線パターンの細かさなどにほとんど依存することなく検査速度を高速化することができ、人手による検査に比べて検査時間を大幅に短縮することができる。
更に、検査対象の電子装置と同一の電子装置をそのまま検査システムに用いることができるので、特別な装置を有する検査システムに比べて検査システムにかかるコストは僅かである。したがって、人手による検査に比べても、検査にかかるコストを効果的に低減することができる。
【００４２】
なお、図２に示す検査システムでは、検査対象の電子装置に制御部１０からのアクセスを受けるレジスタが構成され、検査用の電子装置に接続切り換え回路３０２が構成されているが、この役割を逆にしても良い。
すなわち、図５に示すように、検査対象の電子装置３０’に上述と同様なデコーダ３０１および接続切り換え回路３０２が構成され、検査用の電子装置２０ａに上述と同様なインターフェース部２０１、出力レジスタ２０２、接続設定レジスタ２０４および入力レジスタ２０６が構成されても良い。
【００４３】
図６は、図５に示す検査システムの動作を説明するためのフローチャートである。
図６と図３の同一符号は同等な処理が行われるステップを示しており、これらを比較して分かるように、図６のフローチャートは図３のフローチャートにおいてステップＳＴ１０２およびステップＳＴ１０３が省略されたものと等しい。
これは、検査用の電子装置２０ａと制御部１０との間における信号のやり取りに関して電子装置３０’の動作は無関係であるため、電子装置３０’の検査でそのような信号のやり取りを検査する必要がないためである。したがって、図５に示すように、検査用の電子装置２０ａにおいては、制御部１０からのアクセスを検査するための割り込みレジスタ２０３や空きレジスタ２０５が省略されている。
以上のような構成でも、図２の検査システムと同等の効果を奏することが可能である。
【００４４】
＜第２の実施形態＞
本発明の第２の実施形態について説明する。
図７は、本発明の第２の実施形態に係る検査システムの構成例を示す概略的なブロック図である。
図７に示す検査システムは、制御部１０および検査用の電子装置３０ａを有する。特に図示されていないが、検査用の電子装置３０ａと検査対象の電子装置２０ｂとを接続する配線も、本検査システムに含まれる。
また、検査用の電子装置３０ａは、デコーダ３０１、接続切り換え回路３０２、インターフェース部３０３および接続設定レジスタ３０４を有する。検査対象の電子装置２０ｂは、インターフェース部２０１、出力レジスタ２０２、割り込みレジスタ２０３、空きレジスタ２０５および入力レジスタ２０６を有する。
なお、図７と図２の同一符号は同一の構成要素を示す。
【００４５】
図７と図２とを比較して分かるように、図７の検査システムにおいては、検査対象の電子装置２０ｂにおいて接続設定レジスタ２０４が省略されており、その代わりに、検査用の電子装置３０ａにおいてインターフェース部３０３および接続設定レジスタ３０４が設けられている。
インターフェース部３０３は、図２におけるインターフェース部２０１と同様な機能を果たすユニットであり、制御部１０からのアクセス要求に応じて、接続設定レジスタ３０４に対するデータの書き込み処理や読み出し処理を行う。
接続設定レジスタ３０４も、図２における接続設定レジスタ２０４と同様な機能を果たすユニットであり、接続切り換え回路３０２における接続関係を設定するために制御部１０から出力される制御信号を保持して、これを接続設定信号としてデコーダ３０１に出力する。
【００４６】
上述した構成を有する図７の検査システムの動作は、図３のフローチャートで説明した図２の検査システムの動作とほぼ同様である。ただし、ステップＳＴ１０２におけるレジスタのアクセス確認処理において、接続設定レジスタに関するアクセスの確認が行われない点で、図２の検査システムとは異なる。また、ステップＳＴ１０４やステップＳＴ１０７における接続切り換え回路３０２の設定において、電子装置３０ａに設けらたインターフェース部３０３に対し制御部１０からの制御信号が出力され、その接続設定レジスタ３０４にデコーダ３０１への接続設定信号が保持される点でも、図２の検査システムとは異なる。
【００４７】
図７に示す検査システムでは、図２の検査システムにおける接続設定レジスタ２０４からデコーダ３０１への信号経路が無くなるので、この信号経路における故障を発見し易くなる。その他、図２の検査システムと同等の効果を奏することができる。
【００４８】
また、図７に示す検査システムにおいても、図２の検査システムに対する図５の検査システムと同様に、検査対象の電子装置と検査用の電子装置との役割を逆にすることができる。
すなわち、図８に示すように、検査対象の電子装置３０ａ’に上述と同様なデコーダ３０１、接続切り換え回路３０２、インターフェース部３０３および接続設定レジスタ３０４が構成され、検査用の電子装置２０ｃに上述と同様なインターフェース部２０１、出力レジスタ２０２および入力レジスタ２０６が構成されても良い。
【００４９】
この図８に示す検査システムの動作についても、図３のフローチャートで説明した図２の検査システムの動作とほぼ同様である。ただし、ステップＳＴ１０２におけるレジスタのアクセス確認処理において、検査用の電子装置２０ｃに含まれる出力レジスタ２０２や入力レジスタ２０６のアクセス確認は行われず、検査対象の電子装置３０ａ’における接続設定用レジスタ３０４のアクセス確認が行われる点で、図７の検査システムとは異なる。
以上のような構成でも、図２の検査システムと同等の効果を奏することができる。
【００５０】
＜第３の実施形態＞
本発明の第３の実施形態について説明する。
図９は、本発明の第３の実施形態に係る検査システムの具体的な構成の一例を示す図である。
図９に示す検査システムは、検査用の電子装置２０ａおよびケーブルＦＣ５〜ケーブルＦＣ１２を有し、また特に図示していないが、検査用の電子装置２０ａの端子Ｔ３に接続される図１と同様な制御部１０もこの検査システムに含まれる。
この例において、検査用の電子装置２０ａと検査対象の電子装置３０＿１〜電子装置３０＿３は互いに同等な部品を有しており、この例では、配線基板ＢＤ、端子Ｔ１〜端子Ｔ６、ＲＯＭなどのメモリＵ２、およびＦＰＧＡなどのプログラマブル・デバイスＵ１をそれぞれ有する。
なお、図１、図２および図５と図９における同一の符号は同一の構成要素を示す。また、電子装置３０＿１〜電子装置３０＿３は、図２における電子装置３０と同等の構成を有する。
【００５１】
図９において、各端子の接続関係は次のようになっている。
検査用の電子装置２０ａの端子Ｔ１と、検査対象の電子装置３０＿３の端子Ｔ２とがケーブルＦＣ５で接続される。検査用の電子装置２０ａの端子Ｔ２と、検査対象の電子装置３０＿１の端子Ｔ１とがケーブルＦＣ６で接続される。検査対象の電子装置３０＿１の端子Ｔ２と、検査対象の電子装置３０＿２の端子Ｔ１とがケーブルＦＣ７で接続される。検査対象の電子装置３０＿２の端子Ｔ２と、検査対象の電子装置３０＿３の端子Ｔ１とがケーブルＦＣ８で接続される。検査用の電子装置２０ａの端子Ｔ４と、検査対象の電子装置３０＿１の端子Ｔ３とが端子同士で直接接続される。検査対象の電子装置３０＿１の端子Ｔ４と、検査対象の電子装置３０＿２の端子Ｔ３とが端子同士で直接接続される。検査対象の電子装置３０＿２の端子Ｔ４と、検査対象の電子装置３０＿３の端子Ｔ３とが端子同士で直接接続される。検査用の電子装置２０ａの端子Ｔ５と、検査対象の電子装置３０＿３の端子Ｔ６とがケーブルＦＣ９で接続される。検査用の電子装置２０ａの端子Ｔ６と、検査対象の電子装置３０＿１の端子Ｔ５とがケーブルＦＣ１０で接続される。検査対象の電子装置３０＿１の端子Ｔ６と、検査対象の電子装置３０＿２の端子Ｔ５とがケーブルＦＣ１１で接続される。検査対象の電子装置３０＿２の端子Ｔ６と、検査対象の電子装置３０＿３の端子Ｔ５とがケーブルＦＣ１２で接続される。
【００５２】
図１０は、本発明の第３の実施形態に係る検査システムの構成例を示す概略的なブロック図であり、図９の検査システムに含まれる各構成要素間の関係を示している。ただし、図１０の例において、検査対象となる電子装置はｎ個（ｎは自然数を示す）に拡張されている。また、図１０と図９の同一符号は同一の構成要素を示す。
【００５３】
図１０に示すように、検査対象となる電子装置３０＿１〜電子装置３０＿ｎと、検査用の電子装置２０ａの入力端子と出力端子とがリング状に縦続接続されている。また、検査用の電子装置２０ａから電子装置３０＿１〜電子装置３０＿ｎに対して、それぞれの接続切り換え回路３０２に対する接続関係の設定信号が供給されている。
【００５４】
上述した構成を有する図１０の検査システムは、検査対象の電子装置３０が複数個直列に接続されている点を除いて、図５の検査システムと同様の構成を有している。したがって、その動作は図５の検査システムとほぼ同様であり、これと同様な効果を奏することができる。
【００５５】
また、図１０の検査システムは、ステップＳＴ１０７における故障箇所の検出方法において図５の検査システムと異なっている。すなわち、図１０の検査システムでは、異常の検出された信号経路に対応する接続切り換え回路３０２の接続が、電子装置３０＿１〜電子装置３０＿ｎのそれぞれについて変更され、この変更前と変更後とにおける帰還信号の値がそれぞれ比較され、この比較結果に応じて故障箇所が特定される。
【００５６】
例えば、電子装置３０＿４と電子装置３０＿５との間の信号経路に故障が生じている場合、電子装置３０＿１〜電子装置３０＿４の接続切り換え回路３０２において接続を変更しても帰還信号の値に変化は生じないが、電子装置３０＿５の接続切り換え回路３０２において接続を変更した場合、帰還信号の値が変化する。これにより、電子装置３０＿４のプログラマブル・デバイスからその出力端子につながる信号経路か、または電子装置３０＿５の入力端子からそのプログラマブル・デバイスにつながる信号経路の何れかに故障が生じていることが分かる。
【００５７】
このように、図１０に示す検査システムによれば、一度に複数の電子装置を検査することができるので、図２や図５の検査システムより更に検査時間を短縮することができる。
【００５８】
なお、図１０の検査システムは、図５の検査システムにおける検査対象の電子装置を複数個直列に接続させたものであるが、これと同様にして、例えば図１１のブロック図に示すように、図８の検査システムにおける検査対象の電子装置を複数個直列に接続させた構成も実現可能である。
【００５９】
図１１は、本発明の第３の実施形態に係る検査装置の他の構成例を示す概略的なブロック図であり、図１１と図８の同一符号は同一の構成要素を示す。また、電子装置３０ａ＿１〜電子装置３０ａ＿ｎは、図８における電子装置３０ａ’と同等の構成を有する。
図１１に示すように、検査対象となる電子装置３０ａ＿１〜電子装置３０ａ＿ｎと、検査用の電子装置２０ｃの入力端子と出力端子とがリング状に縦続接続されている。また、制御部１０から検査用の電子装置２０ｃおよび検査対象の電子装置３０ａ＿１〜電子装置３０ａ＿ｎに対して、それぞれの接続切り換え回路３０２に対する接続関係の設定信号が供給されている。
【００６０】
この図１１に示す検査システムの動作は、ステップＳＴ１０７における故障箇所の検出方法を除いて、図８の検査システムとほぼ同様であり、これと同様な効果を奏することができる。また、その故障箇所の検出方法は、上述した図１０の検査システムと同様である。すなわち、異常の検出された信号経路に対応する接続切り換え回路３０２の接続が、電子装置３０ａ＿１〜電子装置３０ａ＿ｎのそれぞれについて変更され、この変更前と変更後とにおける帰還信号の値がそれぞれ比較され、この比較結果に応じて故障箇所が特定される。したがって、一度に複数の電子装置を検査することができるので、図７や図８の検査システムより更に検査時間を短縮することができる。
【００６１】
なお、本発明は上述した実施形態に限定されない。
例えば、上述した電子装置におけるプログラマブル・デバイスの数は、１つでも複数でも良い。プログラマブル・デバイスが複数の場合、例えばそのうちの１つに上述した検査用回路を構成させ、他のプログラマブル・デバイスには、その入力信号ピンと出力信号ピンとを所定の関係で接続するだけの単純な回路を構成させても良い。これにより、他のプログラマブル・デバイスは基板上の配線と見なすことができ、上述した検査システムと等価になる。また、複数のプログラマブル・デバイスのうちの１つを仮想的に検査用の電子装置と見なして検査用回路を構成させ、他のプログラマブル・デバイスを、別の電子装置のプログラマブル・デバイスも含めて仮想的に検査対象の電子装置と見なして検査用回路を構成させても、上述した検査システムと等価になる。
【００６２】
また、プログラマブル・デバイスに対する構成データの書き込みは、上述した電子装置のように基板上のメモリに記憶させても良いが、例えば制御部から直接構成データをプログラマブル・デバイスに書き込む構成でも良い。
【００６３】
【発明の効果】
本発明によれば、供給される構成データに応じて回路構成を変更することが可能な集積回路を含む電子装置に生じた故障を、安価な構成で的確に検出することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る検査システムの具体的な構成の一例を示す図である。
【図２】本発明の第１の実施形態に係る検査システムの構成例を示す概略的なブロック図である。
【図３】図２に示す検査システムの動作を説明するためのフローチャートである。
【図４】故障箇所の特定方法について説明するための図である。
【図５】本発明の第１の実施形態に係る検査システムの他の構成例を示す概略的なブロック図である。
【図６】図５に示す検査システムの動作を説明するためのフローチャートである。
【図７】本発明の第２の実施形態に係る検査システムの構成例を示す概略的なブロック図である。
【図８】本発明の第２の実施形態に係る検査システムの他の構成例を示す概略的なブロック図である。
【図９】本発明の第３の実施形態に係る検査システムの具体的な構成の一例を示す図である。
【図１０】本発明の第３の実施形態に係る検査システムの構成例を示す概略的なブロック図である。
【図１１】本発明の第３の実施形態に係る検査システムの他の構成例を示す概略的なブロック図である。
【符号の説明】
１０…制御部、２０，２０ａ，２０ｂ，２０ｃ，３０，３０’，３０ａ，３０ａ’，３０＿１〜３０＿ｎ，３０ａ＿１〜３０ａ＿ｎ…電子装置、２０１，３０３…インターフェース部、２０２…出力レジスタ、２０３…割り込みレジスタ、２０４，３０４…接続設定レジスタ、２０５…空きレジスタ、２０６…入力レジスタ、３０１…デコーダ、３０２…接続切り換え回路、ＰＣ…コンピュータ、ＣＢ…コンピュータ基板、ＢＤ…配線基板、Ｕ１…プログラマブル・デバイス、Ｕ２…メモリ、Ｔ１〜Ｔ６…端子、ＦＣ１〜ＦＣ１２…ケーブル。
【図１】
2004020445.tif 000003
【図２】
2004020445.tif 000004
【図３】
2004020445.tif 000005
【図４】
2004020445.tif 000006
【図５】
2004020445.tif 000007
【図６】
2004020445.tif 000008
【図７】
2004020445.tif 000009
【図８】
2004020445.tif 000010
【図９】
2004020445.tif 000011
【図１０】
2004020445.tif 000012
【図１１】
2004020445.tif 000013