(57)【要約】【課題】、薄膜化された半導体素子をフリップチップ接合する場合又はフリップチップ接合した後に半導体素子を薄膜化する場合に、半導体素子が破壊されないようにすることを課題とする。【解決手段】基板３と半導体素子４との間に接着樹脂７を介在させた状態で基板上に形成された配線パターン２に切削により厚みを１００μｍ以下とされた半導体素子の電極５をフリップチップ接合により接続した半導体装置１であって、上記配線パターンの接続端、すなわち、上記半導体素子の電極が接続される部分の厚みを２０μｍ以下とした。配線パターンの電極が接続される部分の厚みが減少したことによって接着樹脂の厚みが減少し、接着樹脂の収縮力が小さくなり、接着樹脂の収縮力による薄膜化された半導体素子に係る変形応力が小さくなる。【選択図】　　　　　図１
2004063622.tif 000002
【特許請求の範囲】
【請求項１】
基板と半導体素子との間に接着樹脂を介在させた状態で基板上に形成された配線パターンに半導体素子の電極をフリップチップ接続により接続した半導体装置であって、
上記半導体素子は上記電極が形成された面と反対側の面が平面に切削され、
上記配線パターンの接続端、すなわち、上記半導体素子の電極が接続される部分の厚みが上記切削された半導体素子の厚み以下とされた
ことを特徴とする半導体装置。
【請求項２】
基板と半導体素子との間に接着樹脂を介在させた状態で基板上に形成された配線パターンに半導体素子の電極をフリップチップ接合により接続した半導体装置であって、
上記半導体素子は上記電極が形成された面と反対側の面が平面に切削されてその厚みが１００μｍ以下とされ、
上記配線パターンの接続端、すなわち、上記半導体素子の電極が接続される部分の厚みが２０μｍ以下とされた
ことを特徴とする半導体装置。
【請求項３】
基板と半導体素子との間に接着樹脂を介在させた状態で基板上に形成された配線パターンに半導体素子の電極をフリップチップ接合により接続する半導体装置の製造方法であって、
上記半導体素子の上記電極が形成された面と反対側の面を平面に切削する工程を含み、
加圧・加熱ツールにより上記半導体素子を基板に押圧する加圧力を１１０ｇ／ｍｍ２未満とした
ことを特徴とする半導体装置の製造方法。
【請求項４】
上記配線パターンの接続端、すなわち、上記半導体素子の電極が接続される部分の厚みを上記切削された後の半導体素子の厚み以下とした
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
表裏両面に形成されスルーホールで接続された基板間接続用電極及び半導体素子搭載面に形成され、接続端、すなわち、半導体素子の電極が接続される部分の厚みが２０μｍ以下である配線パターンを備えた基板と、
上記基板の表面又は表裏両面において基板との間に接着樹脂を介在された状態で基板に形成された配線パターンの接続端とフリップチップ接合により接続された電極を有し該電極が形成された面と反対側の面が平面に切削されその厚みが１００μｍ以下とされた半導体素子と、
上記基板の表面又は表裏両面において基板間接続用電極上に設けられ基板と反対側の面が平面に切削された基板間接続用バンプとを備え、
上記半導体素子の切削平面と上記基板間接続用バンプの切削平面とが同一の平面内に位置した
ことを特徴とする半導体装置。
【請求項６】
表裏両面に形成されスルーホールで接続された基板間接続用電極及び半導体素子搭載面に形成され、接続端、すなわち、半導体素子の電極が接続される部分の厚みが２０μｍ以下である配線パターンを備えた基板と、上記基板の表面又は表裏両面において基板との間に接着樹脂を介在された状態で基板に形成された配線パターンの接続端とフリップチップ接合により接続された電極を有し該電極が形成された面と反対側の面が平面に切削されその厚みが１００μｍ以下とされた半導体素子と、上記基板の表面又は表裏両面において上記基板間接続用電極上に設けられ基板と反対側の面が平面に切削された基板間接続用バンプとを備え、上記半導体素子の切削平面と上記基板間接続用バンプの切削平面とが同一の平面内に位置した半導体装置を複数個積層し各半導体装置の基板間接続用バンプ同士又は基板間接続用バンプと基板間接続用電極とを接続して成る
ことを特徴とする積層半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は新規な半導体装置、積層半導体装置、半導体装置の製造方法に関する。詳しくは、半導体装置の薄型化を可能にする技術に関する。
【０００２】
【従来の技術】
近年の電子機器を取り巻く環境において、大能力の半導体装置を出来るだけ小さな実装面積及び体積で形成することが望まれている。
【０００３】
例えば、半導体メモリの領域において、電子機器が扱う半導体メモリの必要量の増大に加え、電子機器の小型化が進んでいるため、大容量の半導体メモリを出来るだけ小さな実装面積及び体積で形成することが望まれている。
【０００４】
半導体素子の実装方法としては、様々なフリップチップ接続方式が既に公知であるが、フリップチップ接続方式の中でも近年は、さらに高密度実装の必要性から、図１０に示すような接続方法が提案されている。
【０００５】
すなわち、図１０（ａ）に示すように、半導体素子ａの電極ｂに設けられた突起電極ｃが接続される配線パターンｄを有する基板ｅと半導体素子ａとの間に光硬化性樹脂又は熱硬化性樹脂ｆを介在させた後、図１０（ｂ）に示すように、半導体素子ａ上の突起電極ｃと基板ｅの配線パターンｄとを位置合わせし、なおかつボンディングツール（加圧・加熱ツール）ｇにより、高荷重で加圧すると共に光又は熱によって樹脂ｆを硬化せしめ、樹脂ｆの収縮応力と接着力によって突起電極ｂと配線パターンｄを接着保持させて半導体装置ｈを製造するものである。光硬化性樹脂又は熱硬化性樹脂ｆにはペースト状やシート状のものが使用される。
【０００６】
また、上記の光硬化性樹脂や熱硬化性樹脂ｆの代わりに異方導電性接着剤（以下、「接合剤」と略称する）を用いる方法や、半導体素子ａの突起電極ｃと相対する基板ｅ上の配線パターンｄとの間に導電ペーストを塗布した後、加圧と加熱により導電ペーストを熱硬化させて突起電極ｃと配線パターンｄとの接続を図ると共に、半導体素子ａと基板ｅとの間の隙間を樹脂で封止する方法もある。
【０００７】
次に、上記のような半導体装置ｈより高密度な実装を行う手段として、近年では３０〜１００μｍに薄膜化した半導体素子を用いフリップチップ接続した半導体装置を積み重ねることで、さらなる高密度な半導体装置（積層半導体装置）が提案されている。
【０００８】
上記積層半導体装置を製造する手段に、半導体素子を事前に切削し薄膜化した後に、半導体素子の電極と基板の配線パターンとを簡便に導通接続するフェースダウンボンディング方法を行う方法がある。
【０００９】
図１１（ａ）に示すように、はじめにシリコン製のウェーハｉを母材とし上面に同一半導体素子ｊの導体面ｋを多数個マトリクス状に形成した半導体素子ｊ（図１１（ｂ）参照）を、円盤状のカッターｌを用い高回転で回転移動させて縦横に（図１１（ｂ）のシリコンウェーハｉ上面に縦横に入れた線を参照）ハーフダイシング（ウェーハ厚みの半分を表面からカッティング）する（図１１（ｃ）参照）。
【００１０】
次に、ハーフダイシングされたシリコンウェーハｉを導体面ｋを下にして粘着シートｍに貼り付け、ハーフダイシングで残したシリコン面ｎから回転砥石ｏなどにてハーフダイシングによって形成された溝に達するところ（図１１（ｄ）の破線の位置）まで切削すると、切削と同時に個々に分割されて、薄膜の半導体素子ｊ′、ｊ′、・・・が完成する（図１１（ｅ）参照）。
【００１１】
このように形成された薄膜の半導体素子ｊ′を、２５〜４０μｍ厚の配線パターンを有する基板に接合剤を介して搭載し、ボンディングツールにて１２５ｇ／ｍｍ２を越える高い加圧と１５０〜２５０℃の加熱により接合剤を硬化させることで、薄型の半導体装置が得られる。
【００１２】
また、薄型の半導体装置を製造する方法には、半導体素子を基板にフリップチップ接合で実装した後に、薄膜化のための切削を行う方法もある。
【００１３】
この製造方法は、図１２に示すように、フリップチップ接合で実装した半導体装置の単体や集合体ｐ（図１２（ａ）参照。なお、この図１２に示すものは半導体装置の集合体である）を、回転砥石ｏなどで切削することで半導体素子ｊ、ｊ、・・・を切削して薄膜化した（図１２（ｂ）参照）後に、個々の半導体素子ｊ′、ｊ′、・・・毎に分割して多数の半導体装置を得る（図１２（ｃ）参照）方法である。
【００１４】
【発明が解決しようとする課題】
上記したように、近年、半導体装置は小型で高容量化や高機能化が求められる傾向にあり、半導体素子の平面配置では対応できず、半導体素子を薄膜化した装置を積層する技術が用いられるようになってきた。
【００１５】
そこで、半導体素子を事前に薄膜切削しておき、フリップチップ接合を行う方法や、フリップチップ接合した後に薄膜切削を行う方法のどちらにおいても、半導体素子の最終厚みは３０〜１００μｍの薄い状態が求められる。
【００１６】
上記で述べた従来のフリップチップ接合では、半導体素子を基板に圧着する際の圧力と熱により材料が変形し、それぞれの材料が変形した状態で接合剤が硬化することで固着され、その後ボンディングツールの上昇による圧力と熱の解放で変形していた材料が復元や収縮する。
【００１７】
この材料の復元や収縮により、薄膜にされ強度が弱くなった半導体素子に歪みが生じ、歪み応力に耐えきれなくなって半導体素子が破壊に至る場合がある。
【００１８】
例えば、従来にあっては、図１３（ａ）に示すように、先ず、薄膜の半導体素子ｊ′は２５〜４０μｍ厚みを有する配線パターンｄを有する（配線）基板ｅに接合剤を介して搭載され、図示しないボンディングツールにて加圧と加熱を加えられて接合剤ｑが硬化することで半導体素子ｊ′は基板ｅに固着されると共に半導体素子ｊ′の電極ｂが配線パターンｄに接続される。
【００１９】
しかしながら、半導体素子ｊ′の基材となっているシリコンや基板ｅに比較して熱膨張係数の大きい接合剤ｑ中の接着樹脂は硬化収縮により大きく収縮する。ところが、上記樹脂の収縮量は電極ｂ、突起電極ｃ及び配線パターンｄで支えられた部分では少なく、その他の部分で大きい（これを模式的に示せば、図１３（ａ）の黒線矢印の厚みがあったところが図１３（ｂ）の白線矢印の厚みまで収縮する）ため、薄くされることによって変形しやすくなっている半導体素子ｊ′に基板ｅ側に湾曲するように歪み応力が掛かることで、電極ｂ、突起電極ｃ及び配線パターンｄで支えられている部位で半導体素子ｊ′が屈曲し、後に破壊が発生するという問題がある。
【００２０】
さらに、フリップチップ接合時には、図１４（ａ）に示すように、半導体素子ｊ′を基板側に１２５ｇ／ｍｍ２を越える高い圧力で加圧することにより配線パターンｄが基板ｅに沈み込む。また、高温で加熱するフリップチップ接合方法においては、基板ｅは変形しやすい状態となっているので、配線パターンｄが基板ｅに沈み込む量はさらに大きくなる。
【００２１】
上記したように、加圧により配線パターンｄが基板ｅに沈み込むことで、半導体素子ｊ′と基板ｅとの間に存在していた接合剤ｑは半導体素子ｊ′と基板ｅとの間から押し出されるため、加圧力が高いほど接合剤ｑの押し出される量が増加し半導体素子ｊ′と基板ｅとの間に残留する接着樹脂の厚みが薄くなる。
【００２２】
接合後、ボンディングツールを上昇させ半導体装置ｈに掛かる圧力を解放することで、図１４（ｂ）に示すように、基板ｅに沈み込んでいた配線パターンｄは基板ｅが復元する力で押し戻され、押し出された半導体素子ｊ′と基板ｅとの間の接着樹脂の厚みと電極ｂ、突起電極ｃ及び配線パターンｄ部の厚みとの間に差が生じ、そのため、半導体素子ｊ′は、電極ｂが位置している部分では配線パターンｄ及び突起電極ｃを介して押し上げられると共に電極ｂが位置していない部分では接着樹脂によって基板ｅ側に引っ張られるため、薄い半導体素子ｊ′が変形し電極ｂ、突起電極ｃ及び配線パターンｄで支えられている部分で、半導体素子ｊ′が屈曲し、後に破壊が発生するという問題がある。
【００２３】
そして、配線パターンｄの基板ｅへの沈み込み量と接合剤ｑの押し出され量は、ボンディングツールによる加圧力に比例して大きくるため、加圧力が大きいほど半導体素子ｊ′が破壊される確率が高くなる。
【００２４】
なお、薄型の半導体装置を製造する方法には、上記した、予め薄膜化した半導体素子ｊ′を基板ｅに実装する方法の他、半導体素子を基板にフェースダウンボンディングした後に半導体素子を切削して薄膜化する方法もあるが、この方法においても上記した図１３及び図１４にて示した問題点が存在し、薄膜化のための切削により強度が弱くなった半導体素子に上記したと同様の歪み応力が掛かり破壊に至る。
【００２５】
そこで、本発明は上記問題を解決するために、薄膜化された半導体素子をフリップチップ接合する場合又はフリップチップ接合した後に半導体素子を薄膜化する場合に、半導体素子が破壊されないようにすることを課題とする。
【００２６】
【課題を解決するための手段】
本発明半導体装置は、上記した課題を解決するために、配線パターンの接続端、すなわち、上記半導体素子の電極が接続される部分の厚みを切削により薄膜化された半導体素子の厚み以下としたものである。特に、切削により薄膜化された半導体素子の厚みが１００μｍ以下とされたときは、上記配線パターンの接続端、すなわち、半導体素子の電極が接続される部分の厚みを２０μｍ以下としたものである。
【００２７】
従って、本発明半導体装置にあっては、切削により薄膜化された半導体素子と基板との間に介在される接着樹脂の厚みが薄くなり、後に接着樹脂から薄膜化された半導体素子に加わる歪み応力が軽減される。
【００２８】
また、別の本発明半導体装置は、表裏両面に形成されスルーホールで接続された基板間接続用電極及び半導体素子搭載面に形成され、接続端、すなわち、半導体素子の電極が接続される部分の厚みが２０μｍ以下である配線パターンを備えた基板と、上記基板の表面又は表裏両面において基板との間に接着樹脂を介在された状態で基板に形成された配線パターンの接続端とフリップチップ接合により接続された電極を有し該電極が形成された面と反対側の面が平面に切削されその厚みが１００μｍ以下とされた半導体素子と、上記基板の表面又は表裏両面において基板間接続用電極上に設けられ基板と反対側の面が平面に切削された基板間接続用バンプとを備え、上記半導体素子の切削平面と上記基板間接続用バンプの切削平面とが同一の平面内に位置したものである。
【００２９】
従って、別の本発明半導体装置にあっては、切削により薄膜化された半導体素子と基板との間に介在される接着樹脂の厚みが薄くなり、後に接着樹脂から薄膜化された半導体素子に加わる歪み応力が軽減される。
【００３０】
なお、上記の構成に、上記基板の表面又は表裏両面において基板上に設けられ上記半導体素子と上記基板間接続用バンプを封止すると共に基板と反対側の面が平面に切削された封止用樹脂をさらに加え、上記半導体素子の切削平面と上記基板間接続用バンプの切削平面と上記封止用樹脂の切削平面とが同一の平面内に位置するようにすることも可能である。これにより、半導体素子の周囲が封止用樹脂によって囲まれる。
【００３１】
本発明積層半導体装置は、表裏両面に形成されスルーホールで接続された基板間接続用電極及び半導体素子搭載面に形成され、接続端、すなわち、半導体素子の電極が接続される部分の厚みが２０μｍ以下である配線パターンを備えた基板と、上記基板の表面又は表裏両面において基板との間に接着樹脂を介在された状態で基板に形成された配線パターンの接続端とフリップチップ接合により接続された電極を有し該電極が形成された面と反対側の面が平面に切削されその厚みが１００μｍ以下とされた半導体素子と、上記基板の表面又は表裏両面において上記基板間接続用電極上に設けられ基板と反対側の面が平面に切削された基板間接続用バンプとを備え、上記半導体素子の切削平面と上記基板間接続用バンプの切削平面とが同一の平面内に位置した半導体装置を複数個積層し各半導体装置の基板間接続用バンプ同士又は基板間接続用バンプと基板間接続用電極とを接続して成るものである。
【００３２】
従って、本発明積層半導体装置にあっては、切削により薄膜化された半導体素子と基板との間に介在される接着樹脂の厚みが薄くなり、後に接着樹脂から薄膜化された半導体素子に加わる歪み応力が軽減され、さらに高密度且つ高性能の積層半導体装置となる。
【００３３】
本発明半導体装置の製造方法は、加圧・加熱ツールにより切削により薄膜化された半導体素子を基板に押圧する加圧力を１１０ｇ／ｍｍ２未満としたものである。特に、切削により薄膜化された半導体素子の厚みが１００μｍ以下とされ、上記配線パターンの接続端、すなわち、上記半導体素子の電極が接続される部分の厚みが２０μｍ以下とされたときの加圧力を１１０ｇ／ｍｍ２としたものである。
【００３４】
従って、本発明半導体装置の製造方法にあっては、加圧時における配線パターンの基板側への沈み込み量が少なくなる。
【００３５】
【発明の実施の形態】
以下に、本発明半導体装置、積層半導体装置、半導体装置の製造方法の実施の形態を添付図面を参照して説明する。
【００３６】
図１は本発明半導体装置の第１の実施の形態を示すものである。
【００３７】
半導体装置１は、配線パターン２が形成された配線基板（以下、「基板」という）３を有し、該基板３に半導体素子４がフリップチップ接続により実装されて成る。半導体素子４は、従来技術の項で説明した、例えば、図１１で説明した方法などによって、予め薄膜化されている。すなわち、切削等により、例えば、切削を施す前には０．２ｍｍの厚みを有していた半導体素子４が、切削により厚さ３０〜１００μｍまで薄膜化され、基板３の厚さ（例えば、５５〜６５μｍ）と近い厚みに設定される。また、半導体素子４と基板３との間の間隙には接着樹脂７が介在されている。
【００３８】
そして、上記配線パター２の厚みは上記薄膜化された半導体素子４の厚み以下とされている。より具体的には、上記配線パターン２の厚みは５μｍ乃至２０μｍの範囲とされている。なお、厚みが２０μｍ以下とされる部分は配線パターン２の全体に亘る必要はなく、少なくとも半導体素子４の電極が接続される箇所、すなわち、接続端において厚みが５μｍ乃至２０μｍの範囲内であればよい。
【００３９】
上記半導体素子４の電極５は突起電極（バンプ）６を介して上記配線パターン２に接続される。ここで、半導体素子４の電極５と突起電極６を合わせた厚みは１５〜２０μｍ程度である。よって、基板３の上面から半導体素子４の下面までの間隔、すなわち、接着樹脂７の層厚は２０〜４０μｍとなる。すなわち、本発明は、半導体素子４の厚みが薄膜化されて強度が低下することに伴い、基板３の配線パターン２も薄くし、接着樹脂７の層厚を薄くして接着樹脂７の収縮力の絶対値や半導体素子４に加わる変形応力を小さく抑えるものであり、厚みの関係・バランスが重要となる。一例として、上記各部の厚みの範囲内において、切削された半導体素子４の厚みが約６０μｍのときに、配線パターン２の厚みを約１５μｍとし、接着樹脂７の層の厚みを約３０μｍにして、配線パターン２の厚みを半導体素子４の電極５と突起電極６を合わせた厚み程度とし、接着樹脂７の層の厚みを切削により薄膜化された半導体素子４の約半分にまでに落としたときには、製造時（加圧時）及び製造後の経時的な半導体素子の接着樹脂層からの応力によると思われる破壊は観察されなかった。
【００４０】
上記したような半導体装置１は以下のようにして製造される。
【００４１】
まず、薄膜化された半導体素子４の電極５に突起電極６を形成する。突起電極６としては金バンプその他の金属バンプを適用することができ、ワイヤーボンディング法で作成した２段突起バンプ若しくは金メッキしたバンプ等を適用することができる。
【００４２】
電極５上に突起電極６が形成された半導体素子４を異方導電性フィルム８（以下、「接合剤」という）を介して基板３の配線パターン２が形成された側の面に位置決めをして重ね合わせ、最後に図示しないボンディングツールにより加熱と加圧を同時に行うことで、突起電極６を介しての電極５と配線パターン２との間の導通が図られると共に接着樹脂７による半導体素子４の基板３への固定が為される。なお、上記加圧は１１０ｇ／ｍｍ２未満の加圧力によって行う。
【００４３】
すなわち、異方導電性フィルム８は、接着樹脂（絶縁性接着剤）に導電性粒子が接着樹脂の絶縁性を損なわない程度に分散されたものをフィルム状に形成して成るものであり、半導体素子４と基板３との間に挟まれた状態で加熱と加圧とが為されることによって、突起電極６と配線パターン２との間の距離を導電性粒子の直径以下に維持した状態で絶縁性接着剤が硬化する。これによって、突起電極６と配線パターン２との間は、突起電極６と配線パターン２との直接接触か、あるいは、両者間で押し潰された導電性粒子８ａを介しての接触によって電気的に接続される。また、半導体素子４と基板３とは絶縁性樹脂（接着樹脂）７の接着力によって互いに結合される。なお、異方導電性接着剤はフィルムの形態でなく、ペーストの形態で供給されても良い。
【００４４】
なお、図１に示す構造の半導体装置１の製造は、上記した異方導電性フィルムを使用するものだけでなく、他の方法によっても製造することができる。例えば、半導体素子４の電極５に設けられた突起電極６が接続される配線パターン２を有する基板３と半導体素子４との間に光硬化性樹脂、熱硬化性樹脂から成る接着樹脂７を介在させた後、半導体素子４上の突起電極６と基板３の配線パターン２とを位置合わせし、なおかつ図示しないボンディングツール（加圧・加熱ツール）により、１１０ｇ／ｍｍ２未満の加圧力により加圧すると共に光又は熱によって接着樹脂７を硬化せしめ、接着樹脂７の収縮応力と接着力によって突起電極６と配線パターン２を接着保持させて半導体装置１を製造することもできる。さらには、半導体素子４の突起電極６と配線パターン２との間に導電ペーストを介在させた後、加圧と加熱により導電ペーストを熱硬化させて半導体素子４の電極５と配線パターン２との間の導通を図ると共に、半導体素子４と基板３との間に接着樹脂を流し込んで硬化させることによっても半導体装置１を製造することができる。
【００４５】
上記した半導体装置１にあっては、配線パターン２の厚みが、少なくとも、半導体素子４の電極５と接続される部分、すなわち、接続端において厚みが５μｍ乃至２０μｍの範囲内とされ、従来の半導体装置における配線パターンの厚みの約半分以下であるので、半導体素子４と基板３との間の間隙が小さくなり、従って、半導体素子４と基板３との間に介在される接着樹脂７の厚み方向における絶対量が少なくなり、従って、接着樹脂７の収縮量がすくなくなり、その結果、半導体素子４へかかる変形応力（歪み）量を小さくすることができ、半導体素子４の破壊が防止される。そのため、半導体素子４を基板に実装する前に薄膜化しておいても、あるいは、半導体素子４を基板３に実装後に薄膜化しても、半導体素子４が破損されにくくなる。
【００４６】
なお、この配線パターン２の厚みを薄くすることによって、接着樹脂７の厚みを薄くしてその収縮応力の減少によって半導体素子４の破壊を防止する効果は、実装時における加圧力を従来と変わらないものとした場合でも、奏することのできるものである。
【００４７】
また、上記した半導体装置の製造方法にあっては、１１０ｇ／ｍｍ２未満の加圧力という、従来の半導体装置の製造方法より低い加圧力によってにより半導体素子４を基板３に加圧するようにしたので、加圧時における配線パターン２の基板３への沈み込み量が少なくなり、その結果、加圧力の解放後における基板３の復元量がすくなって、加圧力解放後の基板３の復元力により半導体素子４へかかる変形応力が小さくなり、図２に示すように従来と厚みの変わらない配線パターン２′を採用した半導体装置１′の場合でも、半導体素子４が破損されにくくなる。
【００４８】
図３は本発明半導体装置の第２の実施の形態を示すものである。
【００４９】
半導体装置１Ａは基板３上に実装された半導体素子４と基板間接続用バンプ９が封止用樹脂１０によって封止され、これら半導体素子４、基板間接続用バンプ９及び封止用樹脂１０の基板３と反対側の面４ａ、９ａ、１０ａが切削された切削平面とされ、これら切削平面４ａ、９ａ、１０ａがすべて同一平面内に位置しているものである。また、基板３には厚み方向に貫通したスルーホール１１が形成され、該スルーホール１１の両端は基板３の両面に各別に形成された基板間接続用電極１２、１３に接続されている。
【００５０】
なお、配線パターン２の厚みが５μｍ乃至２０μｍの範囲内とされ、例えば、半導体素子４と基板３との間に異方導電性フィルムを介在させた状態で加圧及び加熱を行って半導体素子４の電極５上に設けた突起電極６と配線パターン２とを電気的に接続させると共に半導体素子４を基板３に接着樹脂７によって固定するなどのフリップチップ接合によって半導体素子４の基板３への実装を行う点は上記第１の実施の形態におけると同様である。
【００５１】
この第２の実施の形態に係る半導体装置１Ａにあっては、配線パターン２の厚みを薄くすることによって接着樹脂７の収縮力を小さくして半導体素子４にかかる変形応力を小さくするとができるのに加えて、半導体素子４は封止用樹脂１０と共に切削されて所望の厚さに形成されるので、切削時の負荷が封止用樹脂１０に分散されて、半導体素子４の割れ等の損傷を減少させることができ、また、従来よりさらに薄く切削することができる。
【００５２】
この実施の形態においては、封止用樹脂１０を用いる場合について説明するが、封止用樹脂１０は必ずしも用いなければならないものではなく、本発明の必須構成要素ではなく、用いるか否かは場合により適宜に選択すればよいものである。
【００５３】
次に図４乃至図６によって上記半導体装置１Ａを製造する方法の要点を説明する。
【００５４】
基板３の半導体素子実装領域には半導体素子４の電極５を接続するための配線パターン２（少なくとも接続部）が設けられ、半導体素子実装領域の外側に上記配線パターン２を外部に接続するための電極（本明細書では主に基板同士を接続するためのものとして説明するので、「基板間接続用電極」という名称を用いて説明する。）１２、１３が形成され、表裏両面の基板間接続用電極１２と１３とはスルーホール１１によって接続されている（図４参照）。そして、上記配線パターン２（少なくとも接続部）は厚みが５μｍ乃至２０μｍの範囲に形成されている。なお、図示した基板３は半導体装置１個分の領域とその周辺を示しているが、実用上は多数の領域が一体に形成されており、全工程終了後に個々の半導体装置１Ａに分割されるものである。
【００５５】
先ず、基板３の半導体素子４を実装する側の面の基板間接続用電極１２に基板間接続用バンプ９を形成する。例えば、基板間接続用バンプ９を半田バンプとするときは、基板間接続用電極１２に半田を塗布し、その後リフローして半田バンプを形成する。なお、この基板間接続用バンプ９の高さは最終的に必要とされる高さより高くしておくことが大切である。また、半導体素子４の電極に突起電極６を形成する。この突起電極６は、例えば、金バンプであり、バンプボンド装置やワイヤボンド装置を使用して形成される。
【００５６】
上記した基板３及び半導体素子４の準備が完了したところで、基板３に半導体素子４を実装する（図４参照）。すなわち、半導体素子４をフェイスダウンの状態で半導体素子実装領域に載置し、半導体素子４の電極５に設けられた突起電極６と配線パターン２とを位置合わせすると共に、半導体素子４と基板３との間に異方導電性フィルム又は光硬化型若しくは熱硬化型の接着樹脂７を位置させ、この状態で図示しないボンディングツールにより半導体素子４を基板３に加熱及び加圧する。なお、この時の加圧力は１１０ｇ／ｍｍ２未満であることが好ましい。なお、半導体素子４の厚みは、最終的に要求される厚みより厚いものを使用する。
【００５７】
半導体素子４の電極５に設けられた突起電極６と配線パターン２との間の接続は、例えば、超音波ボンド装置を使用して基板２の半導体素子実装面２ａの裏側から超音波をかけて行っても良いし、あるいはまた、超音波ボンディング法以外のフリップチップ接続によって半導体素子４の電極５と配線パターン２との間の接続を行っても良い。
【００５８】
以上により、半導体素子４の電極５と基板３の配線パターン２との間が突起電極６を介して電気的に接続されると共に、接着樹脂７の硬化によって半導体素子４が基板３に固定される。なお、上記接着樹脂７に関しては、上記したように、予め異方導電性フィルム又は光硬化型若しくは熱硬化型の接着樹脂７を半導体素子４と基板３との間に位置させておき、半導体素子４と基板３との電気的接続と同時に、接着樹脂７の界面への展開及び硬化が行われるようにしても良いし、あるいはまた、半導体素子４の電極５と配線パターン２との間の接続が完了した後に、半導体素子４と基板３との間に接着樹脂７を流し込んで硬化させても良い。
【００５９】
次いで、基板３に半導体素子４及び基板間接続用バンプ９が埋没するように封止用樹脂１０を供給し、該封止用樹脂１０を硬化させる（図５参照）。このとき、基板３の下面、すなわち、半導体素子４が実装された面３ａと反対側の面３ｂと封止用樹脂１０の上面１０′とが平行となるようにする。そのために、例えば、トランスファモールド装置のように、基板３の下面３ｂと封止用樹脂１０の上面１０′が型で固定されるような形態の装置を使用することが望ましい。
【００６０】
次いで、平面切削装置により、基板３の露出面、すなわち、下面３ｂを基準として固定し、基準面の反対側に位置する封止用樹脂１０の上面１０′を切削する。これによって、半導体素子４及び基板間接続用バンプ９が露出してくるので、さらに、これら半導体素子４及び基板間接続用バンプ９を封止用樹脂１０と共に目的の厚みになるまで切削する（図６参照）。
【００６１】
そして、１個の半導体素子４を備えた部分をそれぞれ他の部分から切り離す個片化を行うことによって、１個の半導体素子４を備えた半導体装置１Ａ（図３参照）が形成される。
【００６２】
図７は半導体装置の第３の実施の形態を示すものである。
【００６３】
図７に示す第３の実施の形態に係る半導体装置１Ｂは、基板２のもう一方の面にも半導体素子３、基板間接続用バンプ４及び封止用樹脂５が付与されたものである点を除いては上記第２の実施の形態に係る半導体装置１Ａにおけると同様である。
【００６４】
この第３の実施の形態に係る半導体装置１Ｂにあっては、１枚の基板３の両面にそれぞれ半導体素子４を実装したので、実装密度の高い半導体装置を得ることができる。
【００６５】
図８は本発明積層半導体装置の第１の実施の形態を示すものである。
【００６６】
積層半導体装置１４は、上記した第２の実施の形態にかかる半導体装置１Ａを４個積層して成るものである。
【００６７】
第１層に位置する半導体装置１Ａの基板間接続用バンプ９の切削平面９ａ上に、例えば、半田を塗布して該半田の上に第２層に位置する半導体装置１Ａの下側の基板間接続用電極１３を重ね合わせ、同じように第３層及び第４層の半導体装置１Ａ、１Ａを重ね合わせてから、リフローにより各半導体装置１Ａ、１Ａ、・・・間の接続を行う。なお、各層間の接続方法は半田付けに限らず、ＡＣＦ、導電ペーストや金バンプによる接続等、その手段を問わない。
【００６８】
なお、基板間接続用バンプ９を半田バンプとした場合は、その切削平面９ａにフラックスを塗布して上層の半導体装置１Ａの下側の基板間接続用電極１３と重ね、リフローするだけで複数の半導体装置１Ａ、１Ａ、・・・を積層することが出来る。また、露出した半田パンプ９の切削平面９ａの周囲は封止用樹脂１０が取り巻いており、これがソルダーレジストと同じ機能を果たすので、実装の難易度が高いとされる狭ピッチの実装が可能になる。
【００６９】
なお、図８には片面に半導体素子４を実装した半導体装置１Ａを４個積層したものを示したが、積層枚数は４枚に限られるものではなく、４枚以下でも４枚以上でも、目的に応じて適宜に選べばよい。
【００７０】
上記したように、本発明にかかる半導体装置は、半導体素子４にかかる変形応力が小さく、破壊の惧れがほとんどないので、半導体素子４を薄膜化することができるので、数枚を積層しても、全体厚を薄くすることができ、極めて実装密度の高い積層半導体装置を得ることができる。
【００７１】
図９は基板３の両面に半導体素子４を実装した半導体装置１Ｂを２枚積層した第２の実施の形態にかかる積層半導体装置１４Ａを示すものである。
【００７２】
この積層半導体装置１４Ａは、下層の半導体装置１Ａの上側の基板間接続用電極１２上に付与された基板間接続用バンプ９と上層の半導体装置１Ａの下側の基板間接続用電極１３に付与された基板間接続用バンプ９とを接続して成るものである。
【００７３】
この積層半導体装置１４Ａにあっては、さらに実装密度の高い積層半導体装置を得ることができる。
【００７４】
なお、上記した各実施の形態において示した各部の形状及び構造は、何れも本発明を実施するに際して行う具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されることがあってはならないものである。
【００７５】
【発明の効果】
以上に記載したところから明らかなように、本発明半導体装置は、基板と半導体素子との間に接着樹脂を介在させた状態で基板上に形成された配線パターンに半導体素子の電極をフリップチップ接続により接続した半導体装置であって、上記半導体素子は上記電極が形成された面と反対側の面が平面に切削され、上記配線パターンの接続端、すなわち、上記半導体素子の電極が接続される部分の厚みが上記切削された半導体素子の厚み以下とされたことを特徴とする。また、本発明半導体装置は、基板と半導体素子との間に接着樹脂を介在させた状態で基板上に形成された配線パターンに半導体素子の電極をフリップチップ接合により接続した半導体装置であって、上記半導体素子は上記電極が形成された面と反対側の面が平面に切削されてその厚みが１００μｍ以下とされ、上記配線パターンの接続端、すなわち、上記半導体素子の電極が接続される部分の厚みが２０μｍ以下とされたことを特徴とする。
【００７６】
従って、本発明半導体装置にあっては、半導体素子と基板との間に介在される接着樹脂の厚みが薄くなる。そのため、接着樹脂の収縮力の絶対値が小さくなり、よって、接着樹脂の収縮により半導体素子に加わる変形応力が小さくなって、半導体素子の破壊が防止乃至減少される。
【００７７】
従って、本発明半導体装置によれば、基板に実装前又は実装後の何れにおいて半導体素子を薄膜化した場合でも、薄膜化した半導体素子又は薄膜化中の半導体素子の破壊が防止乃至減少されるので、半導体装置の一層の薄型化が可能になり、限定された厚み内において実装密度の高い半導体装置を得ることが可能になる。
【００７８】
また、本発明半導体装置の製造方法は、基板と半導体素子との間に接着樹脂を介在させた状態で基板上に形成された配線パターンに半導体素子の電極をフリップチップ接合により接続する半導体装置の製造方法であって、上記半導体素子の上記電極が形成された面と反対側の面を平面に切削する工程を含み、加圧・加熱ツールにより上記半導体素子を基板に押圧する加圧力を１１０ｇ／ｍｍ２未満としたことを特徴とする。
【００７９】
従って、本発明半導体装置の製造方法にあっては、加圧時における配線パターンの基板側への沈み込み量が少なくなる。そのため、加圧が解放されたときにおける基板の復元力によって半導体素子に加わる変形応力が小さくなり、加圧時における配線パターンの基板への沈み込みと加圧の解放後における基板の復元に基づく半導体素子の破壊が減少乃至防止される。
【００８０】
請求項４に記載した発明にあっては、上記配線パターンの接続端、すなわち、上記半導体素子の電極が接続される部分の厚みを上記切削された後の半導体素子の厚み以下としたので、半導体素子と基板との間に介在される接着樹脂の厚みが減少するので、さらなる半導体素子の破壊の減少乃至防止の効果が期待できる。
【００８１】
別の本発明半導体装置は、表裏両面に形成されスルーホールで接続された基板間接続用電極及び半導体素子搭載面に形成され、接続端、すなわち、半導体素子の電極が接続される部分の厚みが２０μｍ以下である配線パターンを備えた基板と、上記基板の表面又は表裏両面において基板との間に接着樹脂を介在された状態で基板に形成された配線パターンの接続端とフリップチップ接合により接続された電極を有し該電極が形成された面と反対側の面が平面に切削されその厚みが１００μｍ以下とされた半導体素子と、上記基板の表面又は表裏両面において基板間接続用電極上に設けられ基板と反対側の面が平面に切削された基板間接続用バンプとを備え、上記半導体素子の切削平面と上記基板間接続用バンプの切削平面とが同一の平面内に位置したことを特徴とする。
【００８２】
従って、別の本発明半導体装置にあっては、半導体素子と基板との間に介在される接着樹脂の厚みが薄くなることによって、接着樹脂の収縮による半導体素子の脆弱化が緩和され半導体素子に掛かる応力が減少される。これによって、半導体素子をさらに薄く切削することが可能になり、より薄い半導体装置を得ることが可能になる。
【００８３】
本発明積層半導体装置は、表裏両面に形成されスルーホールで接続された基板間接続用電極及び半導体素子搭載面に形成され、接続端、すなわち、半導体素子の電極が接続される部分の厚みが２０μｍ以下である配線パターンを備えた基板と、上記基板の表面又は表裏両面において基板との間に接着樹脂を介在された状態で基板に形成された配線パターンの接続端とフリップチップ接合により接続された電極を有し該電極が形成された面と反対側の面が平面に切削されその厚みが１００μｍ以下とされた半導体素子と、上記基板の表面又は表裏両面において上記基板間接続用電極上に設けられ基板と反対側の面が平面に切削された基板間接続用バンプとを備え、上記半導体素子の切削平面と上記基板間接続用バンプの切削平面とが同一の平面内に位置した半導体装置を複数個積層し各半導体装置の基板間接続用バンプ同士又は基板間接続用バンプと基板間接続用電極とを接続して成ることを特徴とする。
【００８４】
従って、本発明積層半導体装置にあっては、複数の半導体装置を積層することによって高密度且つ高性能の積層半導体装置を得ることが可能になる。しかも、半導体素子と基板との間に介在される接着樹脂の厚みが薄くなることによって半導体素子をより薄く切削することが可能になり、より高密度化且つ高性能化が可能になる。
【図面の簡単な説明】
【図１】本発明半導体装置及び半導体装置の製造方法の第１の実施の形態を示す断面図であり、（ａ）は製造工程中の加熱及び加圧時の状態を示し、（ｂ）は製造後の状態を示す。
【図２】本発明半導体装置の製造方法の第１の実施の形態を示す断面図であり、（ａ）は製造工程中の加熱及び加圧時の状態を示し、（ｂ）は製造後の状態を示す。
【図３】本発明半導体装置の第２の実施の形態を示す断面図である。
【図４】図５及び図６と共に本発明の第２の実施の形態にかかる半導体装置の製造方法を示すものであり、本図は基板に半導体素子をフリップチップ実装した状態を示すものである。
【図５】半導体素子及び基板間接続用バンプを封止用樹脂によって封止した状態を示すものである。
【図６】半導体素子、基板間接続用バンプ及び封止用樹脂を切削して薄型化した状態を示すものである。
【図７】本発明半導体装置の第３の実施の形態を示す断面図である。
【図８】本発明積層半導体装置の第１の実施の形態を示す断面図である。
【図９】本発明積層半導体装置の第２の実施の形態を示す断面図である。
【図１０】従来の半導体素子の基板への実装方法の一例を説明する断面図であり、（ａ）は実装前の状態を示し、（ｂ）は実装作業中の状態を示すものである。
【図１１】従来の薄膜化された半導体素子の製造方法を示すものであり、（ａ）は半導体素子の母材を示す斜視図、（ｂ）は母材の導体面に半導体素子をマトリックス状に形成した状態を示す斜視図、（ｃ）はハーフダイシング工程を示す断面図、（ｄ）は切削工程を示す断面図、（ｅ）は薄膜化された半導体素子を示す断面図である。
【図１２】従来の半導体素子を基板に接合した後に切削して薄膜化する方法を示す断面図であり、（ａ）は半導体素子を基板に接合した状態を示すものであり、（ｂ）は切削工程を示すものであり、（ｃ）は半導体素子を薄膜化した状態を示すものである。
【図１３】従来の半導体装置の問題点を説明するための断面図であり、（ａ）は加圧・加熱時の状態を示すものであり、（ｂ）は加熱・加圧が解放された後の状態を示すものである。
【図１４】従来のフリップチップ接合の問題点を説明するための断面図であり、（ａ）は加圧・加熱時の状態を示すものであり、（ｂ）は加熱・加圧が解放された後の状態を示すものである。
【符号の説明】
１…半導体装置、２…配線パターン、３…基板、４…半導体素子、５…電極、７…接着樹脂、１Ａ…半導体装置、４ａ…切削平面、９…基板間接続用バンプ、１０…封止用樹脂、１０ａ…切削平面、１１…スルーホール、１２…基板間接続用電極、１３…基板間接続用電極、１Ｂ…半導体装置、１４…積層半導体装置、１４Ａ…積層半導体装置
【図１】
2004063622.tif 000003
【図２】
2004063622.tif 000004
【図３】
2004063622.tif 000005
【図４】
2004063622.tif 000006
【図５】
2004063622.tif 000007
【図６】
2004063622.tif 000008
【図７】
2004063622.tif 000009
【図８】
2004063622.tif 000010
【図９】
2004063622.tif 000011
【図１０】
2004063622.tif 000012
【図１１】
2004063622.tif 000013
【図１２】
2004063622.tif 000014
【図１３】
2004063622.tif 000015
【図１４】
2004063622.tif 000016