(57)【要約】【課題】帯域制限されたデジタル信号を２値化する場合に、包絡線検波された出力に含まれるデータの振幅変化によるデータ幅歪の発生を防止し、データ偏移の多少による影響を受け難くする。【解決手段】ＡＳＫ変調波を受信して２値化するデジタル信号復調回路において、包絡線検波出力に重畳されたＤＣ成分を除去するカップリングコンデンサＣ１をホールド容量とするピークホールド回路１１と、ピークホールド回路の出力の直流レベルを高くシフトさせるレベルシフト回路１２と、レベルシフト回路の出力振幅を減衰させる振幅減衰回路１３と、減衰回路の出力信号の位相を遅延させる位相遅延回路１４と、レベルシフト回路の出力と位相遅延回路の出力を比較する電圧比較回路１５を有することを特徴とする。【選択図】　　図２
2004140681.tif 000002
【特許請求の範囲】
【請求項１】
ＡＳＫ変調波信号を包絡線検波して得られた入力データに重畳された直流電圧成分を除去するカップリングコンデンサをホールド容量とし、前記入力データが本来有していた直流成分を再生するピークホールド回路と、
前記ピークホールド回路の出力から所望のレベル差および位相差を有する２つの信号を生成し、両信号を電圧比較して２値化する信号処理回路
とを具備することを特徴とするデジタル信号復調回路。
【請求項２】
ＡＳＫ変調波信号を包絡線検波して得られた入力データに重畳された直流電圧成分を除去するカップリングコンデンサをホールド容量とし、前記入力データが本来有していた直流成分を再生するピークホールド回路と、
前記ピークホールド回路の出力から第１の信号およびこの第１の信号よりレベルが低く、かつ、位相が遅れた第２の信号を生成する信号分岐回路と、
前記信号分岐回路から出力する２信号を電圧比較して２値化する電圧比較器
とを具備することを特徴とするデジタル信号復調回路。
【請求項３】
前記信号分岐回路は、
前記ピークホールド回路の出力の直流レベルをシフトさせるレベルシフト回路と、
前記レベルシフト回路の出力が２分岐された一方の経路の出力の振幅を減衰させる減衰回路と、
前記減衰回路の出力の位相を遅延させる位相遅延回路と、
前記レベルシフト回路の出力と前記位相遅延回路の出力を電圧比較して２値化する電圧比較器
とを具備することを特徴とする請求項２記載のデジタル信号復調回路。
【請求項４】
前記信号分岐回路は、
前記ピークホールド回路の出力が２分岐された一方の経路の出力の直流レベルを高くシフトさせるレベルシフト回路と、
前記ピークホールド回路の出力が２分岐された他方の経路の出力の振幅を減衰させる減衰回路と、
前記減衰回路の出力の位相を遅延させる位相遅延回路と、
前記ピークホールド回路の出力と前記位相遅延回路の出力を電圧比較して２値化する電圧比較器
とを具備することを特徴とする請求項２記載のデジタル信号復調回路。
【請求項５】
前記信号分岐回路は、
前記ピークホールド回路の出力が２分岐された一方の経路の出力の直流レベルを増幅する増幅回路を用いたレベルシフト回路と、
前記ピークホールド回路の出力が２分岐された他方の経路の出力の位相を遅延させる位相遅延回路と、
前記増幅回路の出力と前記位相遅延回路の出力を電圧比較して２値化する電圧比較器
とを具備することを特徴とする請求項２記載のデジタル信号復調回路。
【請求項６】
前記ピークホールド回路は、前記入力データが一端側に入力するカップリングコンデンサと、前記カップリングコンデンサの他端側と電源ノードとの間に接続された第１の電流源と、前記カップリングコンデンサの他端側と接地ノードとの間にエミッタ・コレクタ間が接続され、ベース・コレクタ相互が接続されたＮＰＮトランジスタとを有し、
前記レベルシフト回路は、前記ＮＰＮトランジスタのコレクタにゲートが接続され、ドレインが接地ノードに接続された第１のＰＭＯＳトランジスタと、前記第１のＰＭＯＳトランジスタのソースと前記電源ノードとの間に挿入され、直列接続された抵抗素子および第２の電流源とを有し、
前記減衰回路は、前記レベルシフト回路の出力が入力する抵抗分圧回路を有し、
前記位相遅延回路は、前記抵抗分圧回路の分圧ノードと接地ノードとの間に挿入され、直列接続された抵抗素子およびコンデンサ
を有することを特徴とする請求項３記載のデジタル信号復調回路。
【請求項７】
前記ピークホールド回路は、前記入力データが一端側に入力するカップリングコンデンサと、前記カップリングコンデンサの他端側と電源ノードとの間に接続された第１の電流源と、前記カップリングコンデンサの他端側と接地ノードとの間にエミッタ・コレクタ間が接続され、ベース・コレクタ相互が接続されたＮＰＮトランジスタとを有し、
前記レベルシフト回路は、前記ＮＰＮトランジスタのコレクタにゲートが接続され、ドレインが接地ノードに接続された第１のＰＭＯＳトランジスタと、前記第１のＰＭＯＳトランジスタのソースと前記電源ノードとの間に挿入され、直列接続された抵抗素子および第２の電流源とを有し、
前記減衰回路は、前記ＮＰＮトランジスタのコレクタにゲートが接続され、ドレインが接地ノードに接続された第２のＰＭＯＳトランジスタと、前記第２のＰＭＯＳトランジスタのソースと前記電源ノードとの間に挿入され、直列接続された抵抗素子および第２の電流源と、前記第２のＰＭＯＳトランジスタのソース出力が入力する抵抗分圧回路を有し、
前記位相遅延回路は、前記抵抗分圧回路の分圧ノードと接地ノードとの間に接続されたコンデンサ
とを有することを特徴とする請求項４記載のデジタル信号復調回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路化されるデジタル信号復調回路に係り、特にＡＳＫ（振幅シフトキーイング）変調波を包絡線検波して２値化するデジタル信号復調回路に関するもので、例えばＲＦ（高周波）タグなどに使用されるものである。
【０００２】
【従来の技術】
最近のＲＦ（高周波）タグは、変調された電磁波を送受信することによって通信が行われるが、電池電源を省略するために上記電磁波を整流して内部回路の駆動電力も得ている。
【０００３】
図６は、ＲＦタグの一般的な構成例を示す。
【０００４】
図７（ａ）乃至（ｃ）は、図６のＲＦタグの動作を説明するために示す信号波形図である。
【０００５】
このＲＦタグにおいて、アンテナ部から得た電力は整流及び平滑部で半波整流とコンデンサによる平滑が行われて、包絡線検波電圧及び一次電源が得られる。上記一次電源は、電源電圧生成部のクランプ回路によって過剰な供給電流がシャントされることによって電圧上昇が抑えられ、この一次電源の出力電圧は、電源回路に入力され、定電圧化されて二次電源となり、復調部やロジック（Ｌｏｇｉｃ）　＆メモリ部等に与えられる。
【０００６】
一方、前記包絡線検波電圧は、復調部のＬＰＦ（ロウパスフィルタ）によって残留搬送波成分が除去され、検波出力（包絡線成分のみ）が復調回路に伝達される。この検波出力には前記電源回路から出力する二次電源電圧よりも高い直流電圧が重畳している。
【０００７】
前記復調回路は、包絡線成分入力を二次電源電圧と内部ＧＮＤ　電圧の２値化データに変換し、ロジック回路が扱えるようにする。２値化データに変換する際、包絡線成分入力をカップリングコンデンサを通して直流成分を除去した後、電圧比較回路で基準電圧との比較を行う方法がよく知られている。
【０００８】
上記復調回路の構成として、電圧比較回路の一方の入力に比較電圧が印加され、他方の入力に前記比較電圧でバイアスされた抵抗が接続される場合、バイアス抵抗と前記カップリングコンデンサは微分回路を形成してしまう。この場合、包絡線成分入力の変調符号がＮＲＺ　の場合は、データ偏移が無い期間が長い場合を考慮して、前記微分回路の遮断周波数を低くする必要がある。
【０００９】
しかし、微分回路の遮断周波数を低くすることは、微分回路の過渡的な時定数を大きくすることであり、データ偏移時に生じる直流変動が収束するのに長い時間を要することになってしまう。
【００１０】
また、無線データ伝送では、周波数の有効利用を目的として帯域幅を制限することが一般的に行われており、データの偏移は緩やかである。このようなデータ偏移が緩やかな変調信号が直流変動収束時間が長い微分回路を通過すると、データ偏移を検出するタイミングがずれてしまう。特にデータ偏移が無い状態が長く続いた後に短いデータ偏移が起きた時など、最悪の場合は検出できない状態となり、ビットエラーレートが悪化すると言う問題があった。
【００１１】
このような問題を回避するための復調回路の従来例を図８に示す。
【００１２】
図８に示す復調回路においては、包絡線成分入力ＩＮをカップリングコンデンサＣ１を介して直流成分を除去し、電圧比較回路ＣＯＭ１の非反転入力端子（＋）　に入力する。上記カップリングコンデンサＣ１の出力側には抵抗素子Ｒ１を介して基準電圧源ＶＲＥＦが接続されており、カップリングコンデンサＣ１は抵抗素子Ｒ１とともに微分回路を構成している。
【００１３】
前記電圧比較回路ＣＯＭ１の反転入力端子（ＶＩＮ−）は、第１のスイッチ素子であるＰＭＯＳトランジスタＰ１および第１の差分電圧源Ｖｄｉｆｆ　を順方向に介して前記基準電圧源ＶＲＥＦに接続されており、第２のスイッチ素子であるＰＭＯＳトランジスタＰ２および第２の差分電圧源Ｖｄｉｆｆ　を逆方向に介して前記基準電圧源ＶＲＥＦに接続されている。
【００１４】
そして、前記電圧比較回路ＣＯＭ１の出力はインバータ回路を介して復調出力ノードに接続されており、上記電圧比較回路ＣＯＭ１およびインバータ回路の相補的な出力により前記第１のスイッチ素子Ｐ１および第２のスイッチ素子Ｐ２が制御される。
【００１５】
上記構成の復調回路は、データ偏移が無い期間が長い場合でもデータ偏移を検出するための対策として、微分回路の時定数を短く設定し、検出出力の２値レベルの状態によって電圧比較回路ＣＯＭ１の閾値を切り換える、いわゆるヒステリシスコンパレータを採用している。このヒステリシスコンパレータの２つの閾値は、固定値を与えても良いし、ピークホールド回路によって作っても良い。
【００１６】
次に、上記構成の復調回路の動作を説明する。この回路の動作を説明するための信号波形を図３中に示した。
【００１７】
ＲＦタグのリーダ・ライタからＡＳＫ変調波を送出する場合、搬送波から電力を取り出す関係上、無変調状態時に最大振幅とし、変調時に振幅を小さくするのが一般的である。よって、復調回路の入力データが”Ｈ”　→”Ｌ”　→”Ｈ”　のように偏移する場合を例として動作説明する。
【００１８】
まず、微分回路通過後の直流電位をＶＲＥＦ、電圧比較回路ＣＯＭ１の２つの閾値（スレショールドレベル）の絶対値とＶＲＥＦの差をＶｄｉｆｆ　で表わすと、ＶＲＥＦに対して高い方の閾値はＶＲＥＦ＋Ｖｄｉｆｆ、低い側はＶＲＥＦ−Ｖｄｉｆｆ　である。
【００１９】
今、電圧比較回路ＣＯＭ１の閾値がＶＲＥＦ−Ｖｄｉｆｆ　になっていると仮定すると、復調回路出力ＲＸＤ　は”Ｈ”　レベルを出力している。この状態から、データが”Ｌ”　に偏移し、データ振幅がＶｄｉｆｆ　よりも大きければ、復調回路出力ＲＸＤ　は”Ｌ”　に転じると共に、電圧比較回路ＣＯＭ１の閾値をＶＲＥＦ＋Ｖｄｉｆｆに切り換える。データ偏移後の微分回路通過後の波形ＶＩＮ＋は、短い時定数の微分曲線を描きながらＶＲＥＦに収束するが、この時、既に電圧比較回路ＣＯＭ１の閾値がＶＲＥＦ＋Ｖｄｉｆｆに変化しているので、復調回路出力ＲＸＤ　は”Ｌ”　に保たれる。そして、データが”Ｈ”　に偏移して電圧比較回路ＣＯＭ１の閾値ＶＲＥＦ＋Ｖｄｉｆｆよりも高くなると、復調回路出力ＲＸＤ　は”Ｈ”　に、電圧比較回路ＣＯＭ１の閾値はＶＲＥＦ−Ｖｄｉｆｆ　に転じる。そして、このような動作を繰り返す。
【００２０】
このようにデータの無偏移期間が長い場合でも偏移後の状態を保ち続けることができるので、微分回路の時定数を短くすることができる。これは、データの長い無偏移期間後の短いデータ偏移にも対応できることを意味している。
【００２１】
しかし、偏移後のデータ波形がＶＲＥＦに収束している期間では、電圧的なノイズマージンがＶｄｉｆｆ　だけとなり、データ振幅が大きくてもＳ／Ｎ　が悪化してしまうと言う問題がある。また、インパルス性ノイズ対策として、復調出力をサンプリングすることがあるが、誤反転状態までも保持してしまうので、効果が期待できなくなる。
【００２２】
さらに、回路が動作を始めた時や、ノイズによる誤反転によって電圧比較回路ＣＯＭ１の閾値が変わるので、初期化信号を与える必要がある。この初期化信号を与えるタイミングは受信開始直前がもっとも効果的であるが、調歩同期式のシステムでは、そのタイミングを得るのが難しい。
【００２３】
上記したような問題点を解決するために、本願発明者は、まず、図９に示すような構成の復調回路を考えた。
【００２４】
図９に示す復調回路においては、包絡線成分入力をカップリングコンデンサＣ１を介して直流成分を除去し、電圧比較回路ＣＯＭ１の非反転入力端子（＋）　に入力する。上記カップリングコンデンサＣ１の出力側は、電源（ＶＤＤ）　ノードとの間に定電流源Ｉ１が接続されており、接地（ＶＳＳ）　ノードとの間にＰＮＰ　トランジスタＱ１のエミッタ・コレクタ間が接続されている。ここで、カップリングコンデンサＣ１は定電流源Ｉ１とともに微分回路を構成しており、カップリングコンデンサＣ１はＰＮＰ　トランジスタＱ１とともにピークホールド回路を構成している。
【００２５】
前記ＶＤＤ　ノードとＧＮＤ　ノードとの間には、定電流源Ｉ２とＰＮＰ　トランジスタＱ２のエミッタ・コレクタ間が直列に接続されており、また、定電流源Ｉ３と抵抗素子Ｒ１が直列に接続されている。上記ＰＮＰ　トランジスタＱ２のベースはＧＮＤ　ノードに接続されており、前記ＰＮＰ　トランジスタＱ１のベースは、定電流源Ｉ３と抵抗素子Ｒ１の直列接続ノードに接続されている。そして、前記ＰＮＰ　トランジスタＱ２のエミッタは電圧比較回路ＣＯＭ１の反転入力端子（ＶＩＮ−）に接続されている。
【００２６】
次に、上記構成の復調回路の動作を説明する。この回路の動作を説明するための信号波形を図３中に示した。
【００２７】
まず、無入力状態では、ピークホールド回路の出力は、定電流源Ｉ１の電流によって発生するトランジスタＱ１のベース・エミッタ間順方向電圧ＶＢＥ１に定電流源Ｉ３の電流によって抵抗素子Ｒ１に発生する電圧降下（Ｉ３　×Ｒ１）　分が加算された電圧となっている。この電圧は電圧比較回路ＣＯＭ１の非反転入力端子（＋）　に入力し、その反転入力端子（−）　には、定電流源Ｉ２の電流によって発生するトランジスタＱ２のベース・エミッタ間順方向電圧ＶＢＥ２が入力する。
【００２８】
いま、ＶＢＥ１＝　ＶＢＥ２とすると、非反転入力端子（＋）　の方が（Ｉ３　×Ｒ１）　分だけ高いので、復調回路出力ＲＸＤ　は”Ｈ”　を出力している。データ偏移が”Ｈ”　→”Ｌ”　の時は、定電流源Ｉ１の電流はカップリングコンデンサＣ１の充電に費やされるので、トランジスタＱ１がオフし、ピークホールド回路出力は入力に追随して下がる。そして、電圧比較回路ＣＯＭ１の反転入力端子（−）　の電圧よりも下がった時点で、復調回路出力ＲＸＤ　は”Ｌ”　に遷移する。そして、定電流源Ｉ１の電流とカップリングコンデンサＣ１の容量によって決まる時定数を無遷移時間よりも十分に長く設定すれば、入力が”Ｌ”　の期間中、復調回路出力ＲＸＤ　は”Ｌ”　を保持することができる。
【００２９】
データ偏移が”Ｌ”　→”Ｈ”　の時は、ピークホールド回路出力は入力に追随して上昇し、電圧比較回路ＣＯＭ１の反転入力端子（−）　の電圧よりも高くなると、復調回路出力ＲＸＤ　が”Ｈ”　に遷移する。この時、カップリングコンデンサＣ１の充電電流がトランジスタＱ１のエミッタ電流として流れるので、このトランジスタＱ１のベース・エミッタ間の指数関数的な電圧電流特性によって電圧上昇は鈍くなる。即ち、ピークホールド回路出力は、初期状態の（ＶＢＥ１＋Ｉ３×Ｒ１）　のレベルと殆んど変わらない電圧でクランプがかかり、直ぐに初期状態の電圧に収束する。そして、このような動作を繰り返す。
【００３０】
ここで、長い無偏移期間後の短いデータ偏移に対しては、ピークホールド回路通過後の直流変動が対数圧縮された小さな変動であるので、問題無く復調することができる。そして、データの無偏移期間中も、電圧比較回路ＣＯＭ１の入力には大きな振幅が得られるので、従来例の復調回路に比べてノイズマージンが大きく、初期化信号も必要無い。
【００３１】
しかし、電圧比較回路ＣＯＭ１の閾値である反転入力端子（−）　の電圧が固定であるので、帯域制限された信号を復調する場合には、データ振幅によって電圧比較回路ＣＯＭ１の閾値を横切るタイミングが異なり、復調結果にデータ幅歪が生じるという問題がある。
【００３２】
なお、ＡＳＫ変調波を包絡線検波回路で検波した出力が良質でない場合にも、検波出力を遅延回路で所定位相だけ遅延させた遅延出力と前記検波出力を電圧比較回路で比較して２値化することによって、忠実に再生可能な「追従検波方式」が特許文献１に開示されている。
【００３３】
【特許文献１】
特開平７−１２３１２２号公報
【００３４】
【発明が解決しようとする課題】
上記したように直流電圧が重畳され、帯域制限されたデジタル信号を２値化する従来のデジタル信号復調回路は、ノイズマージンが小さいという問題があった。
【００３５】
本発明は上記の問題点を解決すべくなされたもので、帯域制限されたデジタル信号を２値化する場合に、包絡線検波された出力に含まれるデータの振幅変化によるデータ幅歪の発生を防止し、データ偏移の多少による影響を受け難いデジタル信号復調回路を提供することを目的とする。
【００３６】
【課題を解決するための手段】
本発明の第１のデジタル信号復調回路は、ＡＳＫ変調波信号を包絡線検波して得られた入力データに重畳された直流電圧成分を除去するカップリングコンデンサと、前記カップリングコンデンサをホールド容量とし、前記入力データが本来有していた直流成分を再生するピークホールド回路と、前記ピークホールド回路の出力から所望のレベル差および位相差を有する２つの信号を生成し、両信号を電圧比較して２値化する信号処理回路とを具備することを特徴とする。
【００３７】
本発明の第２のデジタル信号復調回路は、ＡＳＫ変調波信号を包絡線検波して得られた入力データに重畳された直流電圧成分を除去するカップリングコンデンサをホールド容量とし、前記入力データが本来有していた直流成分を再生するピークホールド回路と、前記ピークホールド回路の出力から第１の信号およびこの第１の信号よりレベルが低く、かつ、位相が遅れた第２の信号を生成する信号分岐回路と、前記信号分岐回路から出力する２信号を電圧比較して２値化する電圧比較器とを具備することを特徴とする。
【００３８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００３９】
＜第１の実施形態＞
第１の実施形態に係るデジタル信号復調回路は、例えば図６および図７を参照して前述したＲＦタグに適用されるものであり、ＭＯＳ　ＬＳＩ　に形成される。
【００４０】
図１は、本発明の第１の実施形態のデジタル信号復調回路のブロック構成を示している。
【００４１】
図１において、ピークホールド回路１１は、ＡＳＫ変調波を受信して包絡線検波したデータ入力ＩＮに重畳された直流電圧成分を除去するカップリングコンデンサＣ１を含み、データ入力ＩＮが本来有していた直流成分を再生するものである。
【００４２】
このピークホールド回路１１の出力はレベルシフト回路１２によりレベルが高くシフトされた後に２経路に分けられ、一方の経路の信号に対しては振幅減衰回路１３による振幅減衰及び位相遅延回路１４による位相遅延を施すことにより他方の経路の信号に比べて振幅を小さく、位相を遅れさせるように処理する。このように処理された２経路の信号を電圧比較回路（コンパレータ；ＣＯＭＰ）１５で比較して２値化する。
【００４３】
図２は、図１のデジタル信号復調回路の具体的な回路例を示している。
【００４４】
図２において、Ｉ１〜Ｉ４はそれぞれ定電流源であり、Ｉ１の電流＝Ｉ２の電流、Ｉ３の電流＝Ｉ４の電流である。
【００４５】
Ｍ１およびＭ２はそれぞれＰＭＯＳトランジスタであり、同じサイズで特性が揃っている（ペア性がとれている）ものとする。
【００４６】
Ｑ１およびＱ２はそれぞれＭＯＳ　トランジスタの構造に寄生するバイポーラ型のＰＮＰトランジスタであり、同じサイズで特性が揃っている（ペア性がとれている）ものとする。
【００４７】
電源ノード（ＶＤＤ　ノード）と接地ノード（ＧＮＤ　ノード）との間に、定電流源Ｉ１とトランジスタＱ１のエミッタ・コレクタ間が直列に接続されている。また、ＶＤＤノードとＧＮＤ　ノードとの間に、定電流源Ｉ３と抵抗素子Ｒ１とトランジスタＭ１のソース・ドレイン間が直列に接続されている。また、ＶＤＤ　ノードとＧＮＤ　ノードとの間に、定電流源Ｉ４とトランジスタＭ２のソース・ドレイン間が直列に接続されている。また、ＶＤＤ　ノードとＧＮＤ　ノードとの間に、定電流源Ｉ２とトランジスタＱ２のエミッタ・コレクタ間が直列に接続されている。このトランジスタＱ２のエミッタはトランジスタＭ２のゲートに接続されている。
【００４８】
一方、入力端子ＩＮは、カップリングコンデンサＣ１を介して前記トランジスタＱ１のエミッタに接続されており、このカップリングコンデンサＣ１、トランジスタＱ１および定電流源Ｉ１は前記ピークホールド回路１１を構成している。上記カップリングコンデンサＣ１は、例えばハイボルテージタイプのＭＯＳ　トランジスタのゲート・基板間キャパシタが用いられている。
【００４９】
前記ピークホールド回路１１の出力ノード（トランジスタＱ１のエミッタ）は前記トランジスタＭ１のゲートに接続されており、このトランジスタＭ１、抵抗素子Ｒ１および定電流源Ｉ３からなるソースフォロワ回路は、前記レベルシフト回路１２に相当する。
【００５０】
さらに、前記定電流源Ｉ３の一端と定電流源Ｉ４の一端との間には、抵抗素子Ｒ２とＲ３が直列に接続された抵抗分圧回路（前記振幅減衰回路１３に相当する）が接続されており、この抵抗素子Ｒ２とＲ３の直列接続ノード（分圧ノード）とＧＮＤ　ノードとの間に、抵抗素子Ｒ４と積分用のコンデンサＣ２の直列接続からなる積分回路（前記位相遅延回路１４に相当する）が接続されている。上記コンデンサＣ２は、例えばローボルテージタイプのＭＯＳ　トランジスタのゲート・基板間キャパシタが用いられている。
【００５１】
そして、前記定電流源Ｉ３と抵抗素子Ｒ１の直列接続ノードはＣＯＭＰ１５の非反転入力端子（ＶＩＮ＋）に接続されており、前記位相遅延回路１４の出力ノード（抵抗素子Ｒ４と積分用のコンデンサＣ２の直列接続ノード）はＣＯＭＰ１５の反転入力端子（ＶＩＮ−）に接続されている。
【００５２】
次に、上記構成の復調回路の動作を詳細に説明する。
【００５３】
図３は、図２のデジタル信号復調回路の動作を、図８および図９を参照して前述したデジタル信号復調回路の動作と対比して説明するために示す信号波形図である。
【００５４】
入力端子ＩＮには、包絡線検波出力（包絡線検波成分が直流電圧成分に重畳している）が入力し、この検波出力に重畳している直流電圧はカップリングコンデンサＣ１で除去されて前記トランジスタＱ１のエミッタに印加される。
【００５５】
入力データが”Ｈ”　レベルの初期状態においては、Ｍ１のソース電圧とＭ２のソース電圧は等しく、Ｍ１のソース電圧から、定電流源Ｉ３の電流により抵抗素子Ｒ１に発生する電圧分だけ上昇した電圧がＣＯＭＰ１５の非反転入力（ＶＩＮ＋）に入力する。
【００５６】
ＣＯＭＰ１５の非反転入力（ＶＩＮ＋）の電圧と反転入力端子（ＶＩＮ−）の電圧との差電圧をＶｄｉｆｆ　で表わすと、
Ｖｄｉｆｆ＝（Ｍ１のソース電圧）＋Ｒ１×Ｉ３｛Ｒ３／（Ｒ２＋Ｒ３）｝
であり、ＶＩＮ＋＞ＶＩＮ−であるので、ＣＯＭＰ１５の出力ＲＸＤ　は”Ｈ”　レベルを出力している。
【００５７】
入力データが”Ｌ”　レベルに転じると、定電流源Ｉ１の電流はコンデンサＣ１の充電に費やされるので、トランジスタＱ１がオフし、ピークホールド回路１１の出力は入力に追随して下降し、レベルシフト回路１２のトランジスタＭ１のソース電圧およびＣＯＭＰ１５の非反転入力端子（ＶＩＮ＋）の電圧も入力の変化量だけ下降する。
【００５８】
この時、ＣＯＭＰ１５の反転入力端子（ＶＩＮ−）にもＲ２を介して入力電圧が伝達されるが、偏移振幅はＲ２とＲ３で分割されて小さくなり、電圧位相は位相遅延回路１４によって遅れている。ここで、位相遅延回路１４のＲ４とＣ２の時定数は、入力データの１ビット幅よりも短く設定しておかないと、シンボル間干渉を起こしてしまう。
【００５９】
そして、ＶＩＮ＋＜ＶＩＮ−となった時に、ＣＯＭＰ１５の出力ＲＸＤ　は”Ｌ”　レベルに転じ、Ｉ１とＣ１の時定数を最大無偏移時間よりも長く設定すれば、データが”Ｌ”　レベルの間、この状態を維持することができる。
【００６０】
即ち、Ｉ１でＣ１が充電されることによってＣＯＭＰ１５の非反転入力端子（ＶＩＮ＋）の電圧が徐々に上昇するが、位相遅延回路１４のＲ４とＣ２の時定数は十分に短いので、Ｒ２とＲ３によって減衰されたＣＯＭＰ１５の反転入力端子（ＶＩＮ−）の電圧は非反転入力端子（ＶＩＮ＋）よりも高い電圧で追随して上昇し、ＣＯＭＰ１５の出力ＲＸＤ　を”Ｌ”　レベルに保つことができる。
【００６１】
次に、入力データが”Ｈ”　レベルに偏移すると、ピークホールド回路１１の出力は入力に追随して上昇し、ＣＯＭＰ１５の非反転入力端子（ＶＩＮ＋）だけでなく、反転入力端子（ＶＩＮ−）の電圧も上昇しようとする。しかし、反転入力端子（ＶＩＮ−）の電圧はデータ偏移のタイミングが位相遅延回路１４の時定数によって遅れるので、偏移の過渡状態で非反転入力端子（ＶＩＮ＋）の電圧が反転入力端子（ＶＩＮ−）の電圧よりも高い状態になり、この時、ＣＯＭＰ１５の出力ＲＸＤ　は”Ｈ”　レベルに転じる。
【００６２】
入力データのレベルがさらに上昇すると、コンデンサＣ１の充電電流がトランジスタＱ１のエミッタ電流として流れるので、Ｑ１のベース・エミッタ間の指数関数的な電圧電流特性によって電圧上昇は鈍くなる。即ち、初期状態のレベルと殆ど変わらない電圧でクランプがかかり、即初期状態の電圧に収束する。
【００６３】
この時、反転入力端子（ＶＩＮ−）の電圧は、非反転入力端子（ＶＩＮ＋）の電圧よりもＲ２とＲ３で分圧された分だけ低くなっているので、ＣＯＭＰ１５の出力ＲＸＤ　には”Ｈ”　レベルが出力され続け、以降はこの動作を繰り返す。
【００６４】
このようにデータの無偏移期間が”Ｌ”　レベルの時は長い時定数で状態を保持し、”Ｈ”　レベルの時は初期の平衡状態と同じなので状態を保持することができる。
【００６５】
また、長い無偏移期間後の短いデータ偏移についても、ピークホールド回路１１通過後の直流変動は対数圧縮された小さな変動であるので、問題は無い。
【００６６】
したがって、ＮＲＺ　符号変調のように直流的にアンバランスな信号であっても、忠実に再生波形を取り出すことができる。
【００６７】
なお、インパルス性のノイズに対しては、ＣＯＭＰ１５の両入力間の差電圧はＶｄｉｆｆしかないが、ＣＯＭＰ１５のＣＭＲＲによりある程度は打ち消されるのでノイズマージンは比較的大きい。この場合、非反転入力端子（ＶＩＮ＋）の電圧と反転入力端子（ＶＩＮ−）の電圧に位相差があるので完全には打ち消すことはできないが、復調回路には図６に示したようにＬＰＦを通過した信号が入力されるので、位相差が問題となるような早いノイズは伝達されず、殆ど問題は無い。さらに、ＣＯＭＰ１５の比較電圧は入力振幅に応じて変化するのでデータの再現性が良い。
【００６８】
＜第１の実施形態の変形例＞
図１中の振幅減衰回路１３と位相遅延回路１４の接続位置を入れ替えても、原理的に第１の実施形態と同様の効果が得られる。
【００６９】
＜第２の実施形態＞
図４は、第２の実施形態のデジタル信号復調回路のブロック構成を示している。
【００７０】
このデジタル信号復調回路は、図１中と同様のピークホールド回路１１の出力が２経路に分けられ、一方の経路の信号に対してはレベルシフト回路１２によりレベルシフトさせ、他方の経路の信号に対してはバッファ回路（図示せず）を介して振幅減衰回路１３ａ　による振幅減衰及び位相遅延回路１４ａ　による位相遅延を施すことにより一方の経路の信号に比べて振幅を小さく、位相を遅れさせるように処理する。そして、このように処理された２経路の信号を電圧比較回路１５で比較して２値化する。
【００７１】
図５は、図４のデジタル信号復調回路の具体的な回路例を示している。
【００７２】
図５において、Ｉ１〜Ｉ５はそれぞれ定電流源であり、Ｉ１の電流＝Ｉ２の電流、Ｉ３の電流＝Ｉ４の電流＝Ｉ５の電流である。
【００７３】
Ｍ１、Ｍ２およびＭ３はそれぞれＰＭＯＳ　トランジスタであり、同じサイズで特性が揃っている（ペア性がとれている）ものとする。
【００７４】
Ｑ１およびＱ２はそれぞれＭＯＳ　トランジスタの構造に寄生するバイポーラ型のＰＮＰトランジスタであり、同じサイズで特性が揃っている（ペア性がとれている）ものとする。
【００７５】
このデジタル信号復調回路は、図２に示したデジタル信号復調回路と比べて、（１）ピークホールド回路１１の出力が２分岐され、一方の信号はレベルシフト回路１２に入力し、他方の信号はバッファ回路１６を介して振幅減衰回路１３ａ　に入力する点、（２）バッファ回路１６は、ＶＤＤ　ノードとＧＮＤ　ノードとの間に、定電流源Ｉ５とソース・ドレイン間が直列に接続されたＰＭＯＳトランジスタＭ３からなり、このＰＭＯＳトランジスタＭ３のゲートにピークホールド回路１１の出力が入力する点、（３）直列接続された抵抗素子Ｒ２、Ｒ３（振幅減衰回路１３ａ　に相当する）は、定電流源Ｉ３の一端と定電流源Ｉ４の一端との間ではなく、前記バッファ回路１６の定電流源Ｉ５の一端と定電流源Ｉ４の一端との間に接続されている点、（３）抵抗素子Ｒ２とＲ３の直列接続ノードとＧＮＤ　ノードとの間に積分用のコンデンサＣ２（位相遅延回路１４ａ　に相当する）が接続されており（抵抗素子Ｒ４が省略されている）、抵抗素子Ｒ２とＲ３の直列接続ノードがＣＯＭＰ１５の反転入力端子（ＶＩＮ−）に接続されている点が異なり、その他は同じであるので図２中と同じ符号を付している。
【００７６】
上記構成の復調回路は、データ入力ＩＮに重畳された直流電圧をコンデンサＣ１で除去し、ピークホールド回路１１によってデータの直流成分を再生する。そして、その信号を２経路に分岐し、一方の経路ではレベルシフト回路１２により固定の直流電圧で信号をレベルシフトして第１の信号とし、他方の経路では信号をバッファ回路１６を介して振幅減衰回路１３ａ　により減衰させるとともに位相遅延回路１４ａにより信号位相を遅延させて第２の信号とする。これらの第１、第２の信号をＣＯＭＰ１５で電圧比較する。これによって、長い無遷移な信号を２値化できるようにした。
【００７７】
次に、上記構成の復調回路の動作について、図３を参照しながら詳細に説明する。
【００７８】
入力端子には、包絡線検波出力（包絡線検波成分が直流電圧成分に重畳している）ＩＮが入力し、この検波出力に重畳している直流電圧はカップリングコンデンサＣ１で除去されてトランジスタＱ１のエミッタに印加される。
【００７９】
入力データが”Ｈ”　レベルの初期状態においては、Ｍ１のソース電圧とＭ２のソース電圧とＭ３のソース電圧は等しく、Ｍ１のソース電圧から、定電流源Ｉ３の電流により抵抗素子Ｒ１に発生する電圧Ｖｄｉｆｆ　分だけ上昇した電圧がＣＯＭＰ１５の非反転入力（ＶＩＮ＋）に入力する。
【００８０】
Ｍ２のソース電圧とＭ３のソース電圧は定常状態においては等しく、ＶＩＮ＋＞ＶＩＮ−であるので、ＣＯＭＰ１５の出力ＲＸＤ　は”Ｈ”　レベルを出力している。
【００８１】
入力データが”Ｌ”　レベルに転じると、定電流源Ｉ１の電流はコンデンサＣ１の充電に費やされるので、トランジスタＱ１がオフし、ピークホールド回路１１の出力は入力に追随して下降し、レベルシフト回路１２のトランジスタＭ１のソース電圧およびＣＯＭＰ１５の非反転入力端子（ＶＩＮ＋）の電圧も入力の変化量だけ下降する。この時、Ｍ１のソース電圧の変化は定電流源Ｉ３の電流により抵抗素子Ｒ１に発生している固定の直流電圧分だけシフトされて非反転入力端子（ＶＩＮ＋）に伝達される。
【００８２】
一方、Ｍ３のソース電圧の変化は、定電圧を出力しているＭ２のソース電圧との間で差電圧を発生させ、その差電圧がＲ２とＲ３の比によって減衰してＣＯＭＰ１５の反転入力端子（ＶＩＮ−）に伝達される。
【００８３】
即ち、ＣＯＭＰ１５の両入力端子間の変化量は、ＶＩＮ　＝　ＶＩＮ＋　＝　ＶＩＮ−　である。また、反転入力端子（ＶＩＮ−）にはコンデンサＣ２が接続されており、このコンデンサＣ２はＲ２と共に積分回路を形成しており、非反転入力端子（ＶＩＮ＋）に比べて反転入力端子（ＶＩＮ−）での変化は遅れて伝達される。
【００８４】
従って、過渡的には、変化が遅い反転入力端子（ＶＩＮ−）の電圧を非反転入力端子（ＶＩＮ＋）の電圧が横切ることになり、ＶＩＮ＋＜ＶＩＮ−となった時に、コンパレータの出力ＲＸＤ　は”Ｌ”　レベルに転じる。この時、積分回路の時定数は、入力データの１ビット幅よりも短く設定し、ピークホールド回路１１の時定数を最大無偏移時間よりも長く設定する。すれば、データが”Ｌ”　レベルの間、この状態を維持することができる。
【００８５】
即ち、Ｉ１でＣ１が充電されることによってＣＯＭＰ１５の非反転入力端子（ＶＩＮ＋）の電圧が徐々に上昇するが、積分回路のＲ２とＣ２の時定数は十分に短いので、Ｒ２とＲ３によって減衰された反転入力端子（ＶＩＮ−）の電圧は非反転入力端子（ＶＩＮ＋）よりも高い電圧で追随して上昇し、ＣＯＭＰ１５の出力ＲＸＤ　を”Ｌ”　レベルに保つことができる。
【００８６】
次に、入力データが”Ｈ”　レベルに偏移すると、ピークホールド回路の出力は入力に追随して上昇し、ＣＯＭＰ１５の非反転入力端子（ＶＩＮ＋）だけでなく、反転入力端子（ＶＩＮ−）の電圧も上昇しようとする。しかし、反転入力端子（ＶＩＮ−）の電圧はデータ偏移のタイミングが積分回路の時定数によって遅れるので、偏移の過渡状態で非反転入力端子（ＶＩＮ＋）の電圧が反転入力端子（ＶＩＮ−）の電圧よりも高い状態になり、この時、ＣＯＭＰ１５の出力ＲＸＤ　は”Ｈ”　レベルに転じる。
【００８７】
入力データのレベルがさらに上昇すると、コンデンサＣ１の充電電流がトランジスタＱ１のエミッタ電流として流れるので、Ｑ１のベース・エミッタ間の指数関数的な電圧電流特性によって電圧上昇は鈍くなる。即ち、初期状態のレベルと殆ど変わらない電圧でクランプがかかり、即初期状態の電圧に収束する。
【００８８】
この時、反転入力端子（ＶＩＮ−）の電圧は、非反転入力端子（ＶＩＮ＋）の電圧よりもＶｄｉｆｆ　分だけ低くなっているので、ＣＯＭＰ１５の出力ＲＸＤ　には”Ｈ”　レベルが出力され続け、以降はこの動作を繰り返す。
【００８９】
このようにデータの無偏移期間が”Ｌ”　レベルの時は長い時定数で状態を保持し、”Ｈ”　レベルの時は初期の平衡状態と同じなので状態を保持することができる。
【００９０】
また、長い無偏移期間後の短いデータ偏移についても、ピークホールド回路１１を通過後の直流変動は対数圧縮された小さな変動であるので、問題は無い。
【００９１】
したがって、ＮＲＺ　符号変調のように直流的にアンバランスな信号であっても、忠実に再生波形を取り出すことができる。
【００９２】
なお、インパルス性のノイズに対しては、ＣＯＭＰ１５の両入力間の差電圧はＶｄｉｆｆしかないが、ＣＯＭＰ１５のＣＭＲＲによりある程度は打ち消されるのでノイズマージンは比較的大きい。この場合、非反転入力端子（ＶＩＮ＋）の電圧と反転入力端子（ＶＩＮ−）の電圧に位相差があるので完全には打ち消すことはできないが、復調回路には図６に示したようにＬＰＦを通過した信号が入力されるので、位相差が問題となるような早いノイズは伝達されず、殆ど問題は無い。さらに、ＣＯＭＰ１５の比較電圧は入力振幅に応じて変化するのでデータの再現性が良い。
【００９３】
＜第２の実施形態の変形例１＞
図５中の振幅減衰回路１３ａ　と位相遅延回路１４ａ　の接続位置を入れ替えても、原理的に第２の実施形態と同様の効果が得られる。
【００９４】
＜第２の実施形態の変形例２＞
図５中の振幅減衰回路１３ａ　を省略し、レベルシフト回路１２として増幅回路を用いても、原理的に第２の実施形態と同様の効果が得られる。
【００９５】
【発明の効果】
上述したように本発明のデジタル信号復調回路によれば、帯域制限されたデジタル信号を２値化する場合に、包絡線検波された出力に含まれるデータの振幅変化によるデータ幅歪の発生を防止し、データ偏移の多少による影響を受け難くすることができる。したがって、ＮＲＺ　符号変調のように直流的にアンバランスな信号であっても、忠実に再生波形を取り出すことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のデジタル信号復調回路を示すブロック図。
【図２】図１のデジタル信号復調回路の具体例を示す回路図。
【図３】図２のデジタル信号復調回路の動作を図８および図９に示したデジタル信号復調回路の動作と対比して説明するために示す信号波形図。
【図４】本発明の第２の実施形態のデジタル信号復調回路を示すブロック図。
【図５】図４のデジタル信号復調回路の具体例を示す回路図。
【図６】ＲＦタグの一般的な構成を示す図。
【図７】図６のＲＦタグの動作を説明するために示す信号波形図。
【図８】復調回路の従来例を示す回路図。
【図９】本願発明者が考えた復調回路を示す回路図。
【符号の説明】
１１…ピークホールド回路、
１２…レベルシフト回路、
１３…振幅減衰回路、
１４…位相遅延回路、
１５…電圧比較回路（コンパレータ；ＣＯＭＰ）、
Ｃ１…カップリングコンデンサ。
【図１】
2004140681.tif 000003
【図２】
2004140681.tif 000004
【図３】
2004140681.tif 000005
【図４】
2004140681.tif 000006
【図５】
2004140681.tif 000007
【図６】
2004140681.tif 000008
【図７】
2004140681.tif 000009
【図８】
2004140681.tif 000010
【図９】
2004140681.tif 000011