(57)【要約】　　　（修正有）【課題】アスペクト比変更に際し、新たな回路を付与せず書込みタイミングの工夫で黒マスクの形成を行う手法を提供する。【解決手段】ＴＦＴと液晶セルがマトリックス状に配列されてなる画素部と、映像信号をサンプリングする水平スキャナ手段と、行単位でゲートを制御するゲート制御手段と、データラインへプリチャージ信号を供給するプリチャージ制御手段と、を備えた表示装置であって、水平スキャナ手段は、アスペクト比が異なることを示すワイド制御信号が与えられたときから最初の水平期間信号がオンしたときに、画素部を形成する所定行からなる上下領域の画素部に対して映像信号の黒マスクデータをデータラインに一括してチャージすると共に、次の水平期間信号の到来を停止させると同時に、ゲート制御手段は、所定行からなる上下領域の行のゲートラインを所定期間アクティブにして画素を形成するＴＦＴをオンする。【選択図】　　図１
2004144988.tif 000002
【特許請求の範囲】
【請求項１】
ＴＦＴと液晶セル及び補助容量からなる画素がマトリックス状に配列されてなる画素部と、
映像信号を順に前記画素部のデータラインにサンプリングする水平スキャナ手段と、
前記画素部の各画素を行単位で順に前記画素のゲートを制御するゲート制御手段と、
前記データラインのユニフォミティーを維持するためのプリチャージ用信号を前記データラインに供給するプリチャージ制御手段と、
を備えた表示装置であって、
前記水平スキャナ手段は、アスペクト比が異なることを示すワイド制御信号が与えられたときから最初の水平期間信号がオンしたときに、前記画素部を形成する所定行からなる上下領域の画素部に対して前記映像信号の黒マスクデータを前記データラインに一括してチャージすると共に、次の水平期間信号の到来を停止させると同時に、前記ゲート制御手段は、前記所定行からなる上下領域の行のゲートラインを所定期間アクティブにして前記画素を形成するＴＦＴをオンすることを特徴とする表示装置。
【請求項２】
上記水平スキャナ手段は、ワイド制御信号が与えられたときから最初の水平期間信号がオンしたときに、前記画素部を形成する所定行からなる上下領域の画素部に対して前記映像信号の黒マスクデータを前記データラインに一括してチャージすると共に、次の水平期間信号の到来を停止させると同時に、前記ゲート制御手段は、前記所定行からなる上下領域の行のゲートラインを所定期間アクティブにして前記画素を形成するＴＦＴをオンすることを、複数回行うことを特徴とする請求項１に記載の表示装置。
【請求項３】
上記ゲート制御手段がアクティブにする上下領域の行は、複数ラインに分割してアクティブにして前記画素を形成するＴＦＴをオンするようにしたことを特徴とする請求項１に記載の表示装置。
【請求項４】
上記複数ラインの分割は、偶数ラインと奇数ラインに分けたことである請求項３に記載の表示装置。
【請求項５】
前記画素部は、アスペクト比３：４の表示領域を生成し、前記ワイド制御信号はアスペクト比９：１６のワイド表示領域で使用するときの信号であることを特徴とする請求項１に記載の表示装置。
【請求項６】
ＴＦＴと液晶セル及び補助容量からなる画素がマトリックス状に配列されてなる画素部に対して、
アスペクト比が異なることを示すワイド制御信号を得たときから最初の水平同期信号がオンしたときに、黒マスク映像の信号を前記画素部を形成する画素のうち上下行の画素のデータラインに一括してチャージすると共に、
次の水平期間信号の到来を停止させると同時に、前記上下行の画素のゲートラインを所定期間アクティブにして前記画素を形成するＴＦＴをオンさせるようにしたこと
を特徴とする表示装置の駆動方法。
【請求項７】
上記アスペクト比が異なることを示すワイド制御信号を得たときから最初の水平同期信号がオンしたときに、黒マスク映像の信号を前記画素部を形成する画素のうち上下行の画素のデータラインに一括してチャージすると共に、次の水平期間信号の到来を停止させると同時に、前記上下行の画素のゲートラインを所定期間アクティブにして前記画素を形成するＴＦＴをオンさせること、を複数回行うことを特徴とする請求項６に記載の表示装置の駆動方法。
【請求項８】
上記上下行の画素のデータラインは、複数ラインに分割してアクティブにして前記画素を形成するＴＦＴをオンするようにしたことを特徴とする請求項７に記載の表示装置の駆動方法。
【請求項９】
上記複数ラインの分割は、偶数ラインと奇数ラインに分けたことである請求項６に記載の表示装置の駆動方法。
【請求項１０】
前記画素部は、アスペクト比３：４の表示領域を生成し、前記ワイド制御信号はアスペクト比９：１６のワイド表示領域で使用するときの信号であることを特徴とする請求項６に記載の表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置及びその駆動方法に関するものであり、詳しくは異なったアスペクト比での表示が可能な表示領域に液晶素子を駆動制御する書き込みタイミングの工夫で特別な駆動回路を必要としないで低電力で映像端子から黒マスクを挿入できるようにした表示装置及びその駆動方法に関するものである。
【０００２】
【従来の技術】
従来技術における表示装置である液晶パネル映像表示装置は、縦横比３：４の液晶パネルに、アスペクト比３：４で表示するときと、アスペクト比９：１６で表示するときとでは、その表示形態が異なる。
例えば、図５は縦横比３：４の液晶パネルにアスペクト比３：４を前提とした円を表示したもので、表示装置と供給される信号に整合性があるため表示は正しい真円で表示される。
図６は縦横比３：４の液晶パネルに、アスペクト比９：１６を前提とした円を表示したもので、表示装置と供給信号に整合性が無いため正しい円に表示されないで楕円形状のいびつになってしまう。
図７は、この問題を解決するために、映像表示装置では上下に黒マスクを挿入し映像表示領域を縦横比９：１６になるようにし、供給される映像信号との整合性を持たせた結果、正しい円を表示する。
【０００３】
さて、タイミングコントローラーとゲート制御回路により、例えば、有効表示ラインが１フィールド２８７．５本のＰＡＬ信号を間引き表示対応することで、垂直ライン数が２４０本の液晶パネルに表示させることができるが、縦横比３：４の液晶パネルにおいて縦横比９：１６のワイド映像を表示するためには、次に示す条件から、通常の映像書き込み時間では実現できない。
垂直ライン数が２４０本のパネルの場合で、ＮＴＳＣ方式のワイド映像を表示する場合は、
・１フィールド＝１６．６ｍｓ
・垂直ライン数２４０本をスキャンする時間＝６３．５５６μｓ×２４０＝１５．３ｍｓ
・垂直ライン数２４０本のパネルで９：１６ワイド表示する場合の上下黒マスクライン数の合計＝２４０―（２４０×９／１２）＝６０本
・ワイド用黒マスク６０本を通常に書き込むために必要な時間＝６０×６３．５５６μｓ＝３．８ｍｓ
従って、アスペクト比９：１６のワイド表示を通常にスキャンで書くのに必要な時間は１９．１ｍｓであり、これは１フィールドの時間１６．６ｍｓよりも長くなってしまうのである。
この条件は、ＮＴＳＣ方式を一例として示したがＰＡＬ方式においても同様の問題を生じる。
【０００４】
このような問題を解決するために、点順次スキャンを行っている低温ポリシリコンではユニフォミティー改善用のデータラインプリチャージ入力を利用して、９：１６ワイド表示時の黒マスクの書き込みを実現している。
【０００５】
又、アクティブマトリクス型液晶表示装置では、通常、各画素のスイッチング素子として薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）が用いられている。このアクティブマトリクス型ＴＦＴ液晶表示装置において、点順次駆動を行う際に、各画素に印加する映像信号の極性を１Ｈ（Ｈは水平期間）ごとに反転させる１Ｈ反転駆動方式では、画素部の各部ごとに配線されたデータラインへの映像信号の書き込みによる充放電電流を抑えてユニフォミティーを改善するために、映像信号の書き込みに先だって、予めプリチャージ信号レベルを書き込むプリチャージ方式が周知である。
この点順次プリチャージ方式のアクティブマトリクス型ＴＦＴ液晶表示装置の構成は、図８に示すように、複数のゲートライン１１１の各々と複数のデータライン１１２の各々の交差する部分に画素１１３がマトリックス状に配置された画素部１２３を形成し、データライン１１２にプリチャージ制御回路１２０を接続した構成になっている。
【０００６】
画素１１３は、ゲート電極がゲートライン１１１に、ソース電極（又は、ドレイン電極）がデータライン１１２にそれぞれ接続されたＴＦＴ（１１４）と、このＴＦＴ（１１４）のドレイン電極（又は、ソース電極）に一方の電極が接続された補助容量Ｃｓ（１１５）及び液晶セルＬｃ（１１６）とを有する構成になっている。
この補助電極Ｃｓ及び液晶セルＬｃの他方の電極は図示しないコモンラインに接続され、所定の直流電圧がコモンラインを介して供給されるようになっている。
【０００７】
ゲートライン１１１は、ゲート制御回路１１７に接続され、１垂直期間（１フィールド期間）毎にゲートライン１１１を順次走査して画素１１３を行単位で選択する処理を行う。
【０００８】
データライン１１２は、水平スキャナ制御回路１１８及び水平スキャナ１１９に接続され、映像信号が入力されると、１Ｈ毎に極性が反転する映像信号を順次サンプリングし、ゲート制御回路１１７によって選択された行の各画素１１３に対して書き込む処理を行う。
これは、水平スキャナ１１９において、各々のデータライン１１２に接続されたスイッチが順に出力されるサンプリングパルスに応じて順次オンするようになっている。
【０００９】
プリチャージ制御回路１２０は、各々のデータライン１１２にプリチャージスイッチＰＳＷ（１２１）を介して接続されているプリチャージ信号ライン１２２を通して映像信号と同極性で入力されるプリチャージ信号レベルを順次サンプリングし、ゲート制御回路１１７によって選択された行の画素１１３に対して映像信号に先だって書き込む処理を行う。
この書き込みは、画素１１３の各データライン１１２とプリチャージ信号ライン１２２との間に接続されたプリチャージスイッチＰＳＷ（１２１）が、プリチャージ制御信号がオンになることにより一括してオンされ、書き込まれることになる。
【００１０】
このプリチャージ入力を利用した液晶パネルである画素部１２３及びその制御回路の構成は、図９に示すように、縦横に整列状態で配置してなる液晶素子である画素１１３を備えた液晶パネルである画素部１２３に対して、映像信号及びプリチャージ／ワイド用信号を生成する映像信号処理ＩＣ（１２４）と、アスペクト比９：１６であることを示すワイド制御信号及び上下行の画素に黒マスクを施す制御をする制御信号を発生させるタイミングジェネレータ１２５とを備えた構成になっている。
映像信号処理ＩＣ（１２４）は、映像信号を入力して出力する手段と、ワイド用パルス信号発生回路１２６とプリチャージ用パルス信号発生回路１２７を切り換える切換スイッチ１２８とを備え、プリチャージ／ワイド用信号として出力する。
この切換スイッチ１２８は、タイミングジェネレータ１２５で発生させるワイド制御信号によって、切り換わるスイッチである。
【００１１】
このような構成において、図１０に示すように、垂直同期信号に合わせて、通常映像信号の書き込みに先立って、ワイド黒マスクの書き込みを行う構成になっている。
即ち、ワイド黒マスク書き込み領域の場合には、ワイド制御信号がオンになるため、そのオンになったことに同期して切換スイッチ１２８を切り替えてプリチャージ／ワイド用信号をワイド用パルス信号の矩形波信号を発生させ、このワイドパルス信号を画素１１３のデータライン１１２に供給する（図８参照）。同時にタイミングジェネレータ１２５からのワイド制御信号はＨＩＧＨに保持し、プリチャージ制御信号はＬＯＷに保持する。
一方、制御信号が水平スキャナ制御回路１１８に入力され、ここで図示しない、黒マスクを形成する画素部１２３の上下行の画素１１３のデータライン１１２に黒レベルのデータを供給する。
通常映像書き込み領域の場合には、切換スイッチ１２８を切り替えてプリチャージ用信号の矩形波信号を発生させ、このプリチャージ信号をデータライン１１２に供給する。同時に、ワイド制御信号をＬＯＷに保持し、プリチャージ制御信号を発生させ、プリチャージパルス信号をデータライン１１２に供給する制御を行う。
【００１２】
このように、液晶パネル（画素部１２３）に対して、映像信号処理ＩＣ（１２４）から映像信号とプリチャージパルス信号を供給し、ワイド黒マスクを表示する際は切換スイッチ１２８を切換えてワイドパルス信号を供給する必要がある。この信号は、ワイド黒マスク書き込み時には十分な黒レベルを書き込むために通常のプリチャージ振幅よりも大きな振幅が必要であり、これをデータライン１１２にチャージする。
【００１３】
【特許文献１】
特開平２００１−５１６４３号公報（第３頁―４頁　第１図）
【特許文献２】
特開２０００−３２１５５３号公報（第３頁―４頁　第４図）
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来技術で説明した、所謂、点順次スキャンを行っている低温ポリシリコンではユニフォミティー改善用のデータラインプリチャージ入力信号を利用し、アスペクト比９：１６のワイド表示時の黒マスクの書き込みを実現しているが水平ドット数の増加に比例し、駆動フォーカスが大きくなるため、大きな電流駆動能力の回路を必要とする。その結果、駆動回路側のコストアップや電力増加のデメリットが生じるという問題がある。
従って、アスペクト比９：１６のワイド表示時の黒マスクの書き込みを実現している駆動回路において、駆動電力を少なくした黒マスクを形成する手法に解決しなければならない課題を有する。
【００１５】
【課題を解決するための手段】
上記課題を達成するために、本発明に係る表示装置及びその駆動方法は、次に示す構成にすることである。
【００１６】
（１）表示装置は、ＴＦＴと液晶セル及び補助容量からなる画素がマトリックス状に配列されてなる画素部と、映像信号を順に前記画素部のデータラインにサンプリングする水平スキャナ手段と、前記画素部の各画素を行単位で順に前記画素のゲートを制御するゲート制御手段と、　前記データラインのユニフォミティーを維持するためのプリチャージ用信号を前記データラインに供給するプリチャージ制御手段と、を備えた表示装置であって、前記水平スキャナ手段は、アスペクト比が異なることを示すワイド制御信号が与えられたときから最初の水平期間信号がオンしたときに、前記画素部を形成する所定行からなる上下領域の画素部に対して前記映像信号の黒マスクデータを前記データラインに一括してチャージすると共に、次の水平期間信号の到来を停止させると同時に、前記ゲート制御手段は、前記所定行からなる上下領域の行のゲートラインを所定期間アクティブにして前記画素を形成するＴＦＴをオンすることである。
（２）上記水平スキャナ手段は、ワイド制御信号が与えられたときから最初の水平期間信号がオンしたときに、前記画素部を形成する所定行からなる上下領域の画素部に対して前記映像信号の黒マスクデータを前記データラインに一括してチャージすると共に、次の水平期間信号の到来を停止させると同時に、前記ゲート制御手段は、前記所定行からなる上下領域の行のゲートラインを所定期間アクティブにして前記画素を形成するＴＦＴをオンすることを、複数回行うことを特徴とする（１）に記載の表示装置。
（３）上記ゲート制御手段がアクティブにする上下領域の行は、複数ラインに分割してアクティブにして前記画素を形成するＴＦＴをオンするようにしたことを特徴とする（１）に記載の表示装置。
（４）上記複数ラインの分割は、偶数ラインと奇数ラインに分けたことである（３）に記載の表示装置。
（５）前記画素部は、アスペクト比３：４の表示領域を生成し、前記ワイド制御信号はアスペクト比９：１６のワイド表示領域で使用するときの信号であることを特徴とする（１）に記載の表示装置。
【００１７】
（６）表示装置の駆動方法は、ＴＦＴと液晶セル及び補助容量からなる画素がマトリックス状に配列されてなる画素部に対して、アスペクト比が異なることを示すワイド制御信号を得たときから最初の水平同期信号がオンしたときに、黒マスク映像の信号を前記画素部を形成する画素のうち上下行の画素のデータラインに一括してチャージすると共に、次の水平期間信号の到来を停止させると同時に、前記上下行の画素のゲートラインを所定期間アクティブにして前記画素を形成するＴＦＴをオンさせるようにしたことである。
（７）上記アスペクト比が異なることを示すワイド制御信号を得たときから最初の水平同期信号がオンしたときに、黒マスク映像の信号を前記画素部を形成する画素のうち上下行の画素のデータラインに一括してチャージすると共に、次の水平期間信号の到来を停止させると同時に、前記上下行の画素のゲートラインを所定期間アクティブにして前記画素を形成するＴＦＴをオンさせること、を複数回行うことを特徴とする（６）に記載の表示装置の駆動方法。
（８）上記上下行の画素のデータラインは、複数ラインに分割してアクティブにして前記画素を形成するＴＦＴをオンするようにしたことを特徴とする（７）に記載の表示装置の駆動方法。
（９）上記複数ラインの分割は、偶数ラインと奇数ラインに分けたことである（６）に記載の表示装置の駆動方法。
（１０）前記画素部は、アスペクト比３：４の表示領域を生成し、前記ワイド制御信号はアスペクト比９：１６のワイド表示領域で使用するときの信号であることを特徴とする（６）に記載の表示装置の駆動方法。
【００１８】
このように、駆動タイミングを工夫することで、通常の映像書き込みと同様な入力でワイド用の黒マスクを表示することができるため、専用の駆動アンプが不要にできる。
【００１９】
【発明の実施の形態】
次に、本願発明に係る表示装置及びその駆動方法の実施形態について、図面を参照して説明する。
【００２０】
本願発明の表示装置の駆動方法を具現化できる表示装置、即ち、液晶パネル映像表示装置は、アスペクト比３：４の縦横比を有する画素部を備えた表示領域にアスペクト比９：１６のワイド映像を表示する際に、上下に黒マスクを施してワイド映像を実現することを、黒マスクを施す専用の回路を構成しないで、タイミングを工夫することで実現したものとなっている。
その構成は、図１に示すように、黒マスクを形成する黒レベル信号を映像信号としてデータライン１２に入力してサンプリングするための水平スキャナ１９とそれを制御する水平スキャナ制御回路１８と、マトリックス状に配置された画素部２３と、そのゲートライン１１を制御するゲート制御手段であるゲート制御回路１７と、データライン１２に接続されている画素部２３のユニフォーミティーを改善するためのプリチャージ制御手段であるプリチャージ制御回路２０とから、概略構成されている。この中で、水平スキャナ１９と水平スキャナ制御回路１８で水平スキャナ手段を構成する。
【００２１】
画素部２３は、ゲート電極がゲートライン１１に、ソース電極（又は、ドレイン電極）がデータライン１２にそれぞれ接続されたＴＦＴ（１４）と、このＴＦＴ（１４）のドレイン電極（又は、ソース電極）に一方の電極が接続された補助容量Ｃｓ（１５）及び液晶セルＬｃ（１６）とを有する画素１３で構成されている。
【００２２】
水平スキャナ制御回路１８は、データライン１２に映像信号を入力する水平スキャナ１９を制御する回路であり、制御信号及びワイド制御信号を入力すると黒マスクを形成する上下行の画素１３に対応したデータライン１２に映像信号の黒レベルデータを供給する水平スキャナ１９のスイッチをオンするように制御する。
【００２３】
水平スキャナ１９は、データライン１２に映像信号のデータを入力するようにサンプリングするものであり、ワイドの場合、即ち、ワイド制御信号がオンの場合には、黒マスクを生成するデータライン１２に接続されているスイッチをオンする構成になっている。
【００２４】
ゲート制御回路１７は、画素１３のゲートに接続されているゲートライン１１にゲート信号を供給することを制御するもので、特にワイド制御信号がオンすると、水平同期信号に同期して奇数ゲートラインと偶数ゲートラインとに分別し、前半に奇数ゲートラインを選択し、後半に偶数ラインを選択して一括してゲートラインをアクティブにする。
勿論、奇数、偶数ゲートラインの順序が逆の場合もあり得る。
【００２５】
このプリチャージ入力を利用した液晶パネル及びその制御回路の構成は、図２に示すように、縦横に整列状態で配置してなる画素１３を備えた液晶パネル（画素部２３）に対して、映像信号及びプリチャージ用信号を生成する映像信号処理ＩＣ（２４）と、アスペクト比９：１６であることを示すワイド制御信号及び上下行の画素１３（図１参照）に黒マスクを施す制御をする制御信号を発生させるタイミングジェネレータ２５とを備えた構成になっている。
【００２６】
このような構成において、図３に示すように、垂直同期信号を１区間として、通常の映像書き込みに先立って、映像信号を水平スキャナ１９（図１参照）を通じてデータライン１２にワイド用の黒信号をチャージし、ワイド用黒信号の書き込み期間はＴＦＴ（１４）をオフのままとし、次の１水平期間（１Ｈ；通常ＮＴＳＣ６３．５５６μＳ／ＰＡＬ６４．０μＳ）の適切な期間はＴＦＴ（１４）をオンとして全てのワイド黒マスクを書き込む画素１３に同一の電荷チャージ時間を設定する。これにより、画素１３におけるチャージ時間の差がなくなり黒浮き等のユニフォミティーの劣化に対し有利となる。
尚、全ての領域を同一極性にチャージした場合、フリッカーの認識が容易になるため、黒の書き込みはパネルの偶数ラインと奇数ラインに分け、それぞれが逆極性に書き込むとともに、フィールド毎にも極性反転するように書き込みを行いフリッカーの検知レベルを押さえるように駆動する。
【００２７】
さて、水平同期信号に同期して黒マスクを形成するタイミングであるが、図４に示すように、アスペクト比が異なることを示すワイド制御信号が与えられたときから最初の水平期間信号がオンしたときに、画素部２３を形成する所定行からなる上下領域の画素１３に対して映像信号の黒マスクデータをデータライン１２に一括してチャージすると共に、次の水平期間信号の到来を停止させると同時に、ゲート制御回路１７は、所定行からなる上下領域の行のゲートライン１１を所定期間アクティブにして画素１３を形成するＴＦＴ（１４）をオンする。
これらのワイド黒マスク書き込みが終了した後には、通常の書き込みを行い、プリチャージ制御信号のオンにより画素１３のデータライン１２にプリチャージを行う。
【００２８】
ゲートライン１１の選択は、黒マスクを形成する奇数データラインの全てを選択してオンすることで、上記の電荷がチャージされているデータライン１２とゲートライン１１との交差する画素１３のＴＦＴ（１４）のゲートがオンになり、交差している画素１３のＴＦＴ（１４）に一斉に書き込まれる。
次に、奇数データラインの選択と同様に、偶数データラインを選択すると、データライン１２とゲートライン１１との交差する画素１３のＴＦＴ（１４）のゲートがオンになり、交差している画素１３のＴＦＴ（１４）に一斉に書き込まれる。
上記の操作は複数回行うことにより、同一画素１３に対して同極性になるように複数回の書き込みが行われ、映像信号から入力した黒マスクデータのレベルに限りなく近づけることが可能になる。
ここで、データラインの選択は偶数データラインと奇数データラインに分離して行うようにしたが、これに限定されることなく所定の複数ラインに分割して選択するようにしてもよい。
【００２９】
又、ワイド黒マスク書き込みにおいて、水平期間を１Ｈに限定されることなく、１Ｈ以上の期間で行うようにしてもよい。
【００３０】
このようにして、黒マスクを形成する画素１３に対して、特別な回路構成を用意することなく、データライン１２及びゲートライン１１の選択を工夫することで、黒マスクを形成する画素１３に黒レベルのデータを書き込むことができる。
【００３１】
【発明の効果】
上記説明したように、本発明に係る表示装置及びその駆動方法において、駆動タイミングを工夫することで、通常の映像書き込みと同様な入力でワイド用の黒マスクを表示することができるため、専用の駆動アンプが不要になり、その結果、回路の簡略化によるコストダウン、小型化、低消費電力のメリットを見出すことができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係る表示装置の液晶パネルの回路構成を略示的に示した説明図である。
【図２】同、液晶パネルを駆動させる信号処理を略示的に示したブロック図である。
【図３】同、垂直同期に合わせたワイド書き込み方式のワイド黒書き込みの略示的タイミングチャートである。
【図４】同、水平同期に合わせたワイド書き込み方式のワイド書き込みの略示的なタイミングチャートである。
【図５】縦横比３：４の液晶パネルでアスペクト比３：４での円を表示した説明図である。
【図６】縦横比３：４の液晶パネルでアスペクト比９：１６での円を表示した説明図である。
【図７】縦横比３：４の液晶パネルで黒マスクを施してアスペクト比９：１６の表示モードで円を表示した説明図である。
【図８】従来技術における液晶パネルの回路構成を示す説明図である。
【図９】従来技術における液晶パネルの信号処理形態のブロック図である。
【図１０】従来技術におけるワイド書き込みの略示的なタイミングチャートである。
【符号の説明】
１１；ゲートライン、１２；データライン、１３；画素、１４；ＴＦＴ、１５；Ｃｓ、１６；Ｌｃ、１７；ゲート制御回路、１８；水平スキャナ制御回路、１９；水平スキャナ、２０；プリチャージ制御回路、２１；ＰＳＷ、２３；画素部、２４；映像信号処理ＩＣ、２５；タイミングジェネレータ。
【図１】
2004144988.tif 000003
【図２】
2004144988.tif 000004
【図３】
2004144988.tif 000005
【図４】
2004144988.tif 000006
【図５】
2004144988.tif 000007
【図６】
2004144988.tif 000008
【図７】
2004144988.tif 000009
【図８】
2004144988.tif 000010
【図９】
2004144988.tif 000011
【図１０】
2004144988.tif 000012