(57)【要約】【課題】絶縁基板上に集積回路チップがフェイスダウン実装される配線基板において、絶縁基板と集積回路チップとの接続不良の発生が抑止される配線基板を提供する。【解決手段】ベースフィルム（絶縁基板）４と、ベースフィルム４の一方側の面に設けられた第１配線パターン３０と、ベースフィルム４の他方側の面に設けられた第２配線パターン３１と、を備え、ベースフィルム４の一方側の面に集積回路チップ１を実装するためのチップ実装領域を有する配線基板２０であって、第１配線パターン３０は、チップ実装領域に形成されたバンプ接続用端子３２を有し、第２配線パターン３１は、バンプ接続用端子３２に重なるように形成された端子重なり部を有すると共に、チップ実装領域の端子重なり部を除く対応部分に開口部が形成されている。【選択図】図２
2004303803.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、該絶縁基板の一方側の面に設けられた第１配線パターンと、該絶縁基板の他方側の面に設けられた第２配線パターンと、を備え、該絶縁基板の一方側の面に集積回路チップを実装するためのチップ実装領域を有する配線基板であって、
上記第１配線パターンは、上記チップ実装領域にバンプ接続用端子を有し、
上記第２配線パターンは、上記バンプ接続用端子に重なるように形成された端子重なり部を有すると共に、上記チップ実装領域の対応部分に開口部が形成されていることを特徴とする配線基板。
【請求項２】
請求項１に記載された配線基板において、
上記絶縁基板の他方側の面を第２配線パターンの上から覆うように設けられた絶縁被膜をさらに備え、
上記絶縁被膜は、上記チップ実装領域の対応部分に開口部が形成されていることを特徴とする配線基板。
【請求項３】
請求項１又は２に記載された配線基板と、上記第１配線パターンのバンプ接続用端子にバンプが接続された集積回路チップと、を有することを特徴とする電子回路素子。
【請求項４】
請求項３に記載された電子回路素子において、
上記配線基板と上記集積回路チップとの間に樹脂が充填されていることを特徴とする電子回路素子。
【請求項５】
請求項３又は４に記載された電子回路素子において、
上記配線基板には、リフローはんだ付けされたチップ電子部品が設けられていることを特徴とする電子回路素子。
【請求項６】
請求項３乃至５のいずれかに記載された電子回路素子を有することを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁基板上に集積回路チップがフェイスダウン実装される配線基板、その配線基板に集積回路チップがフェイスダウン実装された電子回路素子及びその電子回路を用いた表示装置に関する。
【０００２】
【従来の技術】
電子機器の小型化、薄型化に伴って、プリント基板のフィルム化が進んでいる。また、電子機器の高密度化に伴って、そのフィルム基板に集積回路（ＩＣ）チップをベアチップ実装する技術や集積回路チップとチップ電子部品とを同一フィルム基板に実装する技術の開発が進んでいる。
【０００３】
図４は、一般的な集積回路チップを実装したフィルム基板の集積回路チップ周辺の構造を模式的に示す。このフィルム基板では、ポリイミドからなるベースフィルム４の表面に表面配線パターン３０及び裏面に裏面配線パターン３１がそれぞれ設けられている。表面配線パターン３０は、その端部に集積回路チップ１のバンプ２と接続するための接続端子（バンプ接続用端子）３２を有している。また、表面配線パターン３０を覆うようにレジスト５が設けられ、裏面配線パターン３１を覆うように絶縁フィルム６ａ及び粘着材層６ｂからなるカバーレイフィルム６が設けられている。このようなフィルム基板は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）と呼ばれ、コンピュータ周辺機器を中心に多くの電子機器に使用されている。
【０００４】
ここで、フィルム基板上への集積回路チップのフェイスダウン実装方法について説明する。かかる実装方法は、異方性導電膜（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）による接続方法と、Ａｕ−Ｓｎ金属共晶接合による接続方法との２種類が主流となっている。
【０００５】
この２種類の接続方法について、図面を用いて説明する。なお、図中においては、図４に示す配線基板２０と実質的に同じ機能を有する構成要素を共通の符号で示し、その説明は省略する。
【０００６】
まず、ＡＣＦ８による集積回路チップ１の接続方法について説明する。
【０００７】
図６は、ＡＣＦ８による接続方法によって集積回路チップ１と接続された配線基板２０の集積回路チップ１周辺の構造を示す模式的な断面図である。
【０００８】
ＡＣＦ８による集積回路チップ１の接続方法は、接続端子３２を覆うように配線基板２０上にＡＣＦ８を貼り付け、続いて、接続端子３２と集積回路チップ１のバンプ２とを位置合わせした後、ツール（不図示）で集積回路チップ１を加熱及び加圧して、バンプ２と接続端子３２とを接続するものである。このＡＣＦ８は、プラスチックビーズにＮｉ、Ａｕ等をメッキした導電粒子８ａを、フィルム状のエポキシ樹脂等からなる接着剤８ｂ中に分散したものである。このＡＣＦ８を１８０〜２１０℃で加熱及び加圧することにより、導電粒子８ａが集積回路チップ１のバンプ２と接続端子３２との間に押さえつけられた状態となりバンプ２と接続端子３２とが電気的に接続される。そして、それと同時に接着剤８ｂが熱硬化することによりバンプ２と接続端子３２との接続部分が固定され、配線基板２０に集積回路チップ１が実装される。
【０００９】
次に、一方のＡｕ−Ｓｎ金属共晶接合による集積回路チップ１の接続方法について説明する。
【００１０】
図７は、Ａｕ−Ｓｎ金属共晶接合による接続方法によって接続された配線基板２０の集積回路チップ１周辺の構造を示す模式的な断面図である。
【００１１】
Ａｕ−Ｓｎ金属共晶接合による接続方法は、Ｓｎメッキを施した接続端子３２とＡｕメッキを施したバンプ２を有する集積回路チップ１のバンプ２とを位置合わせした後、集積回路チップ１をツール（不図示）で加熱及び加圧してバンプ２を接続端子３２に接続するものである。このＳｎメッキは、約４００℃で加熱することで溶融し、接続端子３２とバンプ２との間にはＡｕ−Ｓｎ共晶物１２が形成される。これにより、Ａｕ−Ｓｎ共晶物１２を介して接続端子３２とバンプ２とが接続される。また、集積回路チップ１とベースフィルム４との間にエポキシ樹脂等の絶縁性のアンダーフィル樹脂１１を注入及び熱硬化させることにより、バンプ２と接続端子３２との接続部分が固定され、配線基板２０に集積回路チップ１が実装される。
【００１２】
ところで、近年、マルチメディアに代表されるような電子機器の高機能、多機能化が進んでおり、電子機器においてさらなる小型化が要求されている。それに伴うＦＰＣの小型化、ＦＰＣ上への集積回路チップ１等の高密度実装化によって、ＦＰＣ上に配線パターンを配置できる領域が少なくなってきており、集積回路チップ１の実装領域にも裏面配線パターン３１を配置するケースが多くなってきている。
【００１３】
しかしながら、集積回路チップ１の実装領域に裏面配線パターン３１が横断すると、裏面配線パターン３１が存在する箇所と、裏面配線パターン３１が存在しない箇所との間で、配線基板２０の接続端子３２の高さばらつきが発生しやすい。具体的には、裏面配線パターン３１の厚さを５〜３０μｍとすると、裏面配線パターン３１が存在する箇所の接続端子３２は、裏面配線パターン３１が存在しない箇所の接続端子３２より、５〜３０μｍ程度高い位置にあることになる。このような接続端子３２の高さばらつきがある状態で、上述のような接続方法によって集積回路チップ１を配線基板２０へ接続すると、集積回路チップ１のバンプ２から接続端子３２への加重が偏ったものとなり、接続端子３２への加重が小さいところではバンプ２と接続端子３２とがしっかり接続していないまま、周辺の樹脂（接着剤８ｂ又はアンダーフィル樹脂１１）で固定されてしまい、バンプ２と接続端子３２との間で接続不良が発生することになる。
【００１４】
そのため、裏面配線パターン３１は集積回路チップ１の実装領域を避けて配置している。言い換えれば、集積回路チップ１の実装領域には、裏面配線パターン３１を配置することができない。そこで、集積回路チップ１の実装領域にも裏面配線パターン３１を配置する方法が検討され、それによって作製された電子回路装置が特許文献１に開示されている。
【００１５】
図５は、特許文献１に記載された電子回路装置の配線基板２０の集積回路チップ１周辺の構造を模式的に示す断面図である。図５においては、図４に示す配線基板２０と実質的に同じ機能を有する構成要素を共通の符号で示し、その説明は省略する。
【００１６】
この配線基板２０では、裏面配線パターン３１は集積回路チップ１の実装領域の全域に設けられている。この構造の場合には、確かに集積回路チップ１の実装領域内の裏面配線パターン３１の有無による接続端子３２の高さばらつきはない。しかしながら、裏面配線パターン３１が集積回路チップ１の実装領域の全域に配置されると、集積回路チップ１とベースフィルム４との間に挟持されているＡＣＦ８又はアンダーフィル樹脂１１に吸収されている水分を外部に発散することが困難になる。
【００１７】
さらに、配線基板２０上に集積回路チップ１以外に、種々のチップ電子部品２１がはんだ接続される電子回路素子では、そのチップ電子部品２１を接続するために、はんだを印刷した後にリフローはんだ付けのためのリフロー加熱が行われている。このリフロー加熱工程によって集積回路チップ１とベースフィルム４との間のＡＣＦ８やアンダーフィル樹脂１１に吸収されている水が熱膨張し水蒸気が発生する。ここで、図５に示すような裏面配線パターン３１が集積回路チップ１の実装領域の全域に配置する構造の場合、集積回路チップ１の実装領域に存在するＡＣＦ８又はアンダーフィル樹脂１１が、通気性の低い集積回路チップ１及び裏面配線パターン３１の間に挟持されているため、その樹脂（接着剤８ｂ又はアンダーフィル樹脂１１）中に含まれる水分を水蒸気として外部に発散することは困難である。このため、接続端子３２とバンプ２との間の接続部を通って水蒸気が噴出することがある。この場合、一旦互いに接続していた接続端子３２とバンプ２とが引き離されるため、その接続端子３２とバンプ２との間は接続不良となってしまう。
【００１８】
特に今後は、地球環境保護の観点から、リフロー温度を適度に低下させる働きがある鉛を使用しないはんだ（鉛フリーはんだ）を電子部品の接続材料として採用する傾向にあるので、リフロー温度がさらに高くなる。したがって、熱膨張した水蒸気が噴出することによって引き起こされる接続端子３２とバンプ２との接続不良が起こりやすくなることが予想される。
【００１９】
【特許文献１】
特開２０００−１００８７７号公報
【００２０】
【発明が解決しようとする課題】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、絶縁基板上に集積回路チップがフェイスダウン実装される配線基板において、絶縁基板と集積回路チップとの接続不良の発生が抑止される配線基板を提供することである。
【００２１】
【課題を解決するための手段】
本発明の配線基板は、絶縁基板と、該絶縁基板の一方側の面に設けられた第１配線パターンと、該絶縁基板の他方側の面に設けられた第２配線パターンと、を備え、該絶縁基板の一方側の面に集積回路チップを実装するためのチップ実装領域を有する配線基板であって、上記第１配線パターンは、上記チップ実装領域にバンプ接続用端子を有し、上記第２配線パターンは、上記バンプ接続用端子に重なるように形成された端子重なり部を有すると共に、上記チップ実装領域の対応部分に開口部が形成されていることを特徴とする。
【００２２】
上記の構成によれば、第２配線パターンの端子重なり部を除いたチップ実装領域の対応する部分に開口部が形成されているので、配線基板に集積回路チップが実装された後、加熱された場合に水蒸気が発生しても絶縁基板を通って水蒸気が外部に排出される。これにより、水蒸気がバンプとバンプ接続用端子との接続部分を通らなくなるため、通気性の欠如による絶縁基板と集積回路チップとの接続不良を抑止することができる。
【００２３】
さらに、第２配線パターンがバンプ接続用端子に重なるように形成されているので、集積回路チップを実装する際に、第２配線パターンが集積回路チップのバンプの土台となり、バンプ接続用端子の高さを一定にすることができる。これにより、集積回路チップのバンプをバンプ接続用端子に加圧する際のバンプの接続端子への偏加重が極めて小さくなるので、バンプ接続用端子の高さばらつきによる絶縁基板と集積回路チップとの接続不良も抑止することができる。
【００２４】
本発明の配線基板は、上記絶縁基板の他方側の面を第２配線パターンの上から覆うように設けられた絶縁被膜をさらに備え、上記絶縁被膜は、上記チップ実装領域の対応部分に開口部が形成されていてもよい。
【００２５】
上記の構成によれば、絶縁被膜のチップ実装領域に対応する部分が開口し、絶縁基板が露出しているので、配線基板に集積回路チップが実装された後、加熱された場合に水蒸気が発生しても絶縁基板を通って水蒸気が外部に排出される。これにより、第２配線パターンの上に絶縁被膜を設けても、通気性の欠如による絶縁基板と集積回路チップとの接続不良を抑止することができる。
【００２６】
本発明の電子回路素子は、本発明の配線基板と、上記第１配線パターンのバンプ接続用端子にバンプが接続された集積回路チップと、を有することを特徴とする。
【００２７】
上記の構成によれば、絶縁基板と集積回路チップとの接続不良が低減されるので、電子回路素子の不良品の発生率を低下させることができる。
【００２８】
本発明の電子回路素子は、上記配線基板と上記集積回路チップとの間に樹脂が充填されていてもよい。
【００２９】
上記の構成によれば、電子回路素子の配線基板と、集積回路チップとの間には樹脂層が挟持されていることになる。そのため、電子回路素子が加熱された場合に樹脂に含まれる水分から水蒸気が発生するが、本発明の電子回路素子では絶縁基板を通って水蒸気が外部に排出される。これにより、通気性の欠如による絶縁基板と集積回路チップとの接続不良を抑止することができる。
【００３０】
本発明の電子回路素子は、上記配線基板には、リフローはんだ付けされたチップ電子部品が設けられていてもよい。
【００３１】
上記の構成によれば、配線基板には、リフローはんだ付けされたチップ電子部品が設けられているので、チップ電子部品を接続するためのリフローはんだ付け加熱工程の際に、電子回路素子の配線基板と、集積回路チップとの間の樹脂層に含まれる水分が熱膨張し水蒸気が発生するが、本発明の電子回路素子では絶縁基板を通って水蒸気が外部に排出される。これにより、水蒸気の噴出による絶縁基板と集積回路チップとの接続不良を抑止することができる。
【００３２】
本発明の表示装置は、本発明の電子回路素子を有することを特徴とする。
【００３３】
上記の構成によれば、電子回路素子の絶縁基板と集積回路チップとの接続不良が低減されるので、表示装置の不良品の発生率を低下させることができる。
【００３４】
【発明の実施の形態】
以下、本発明に係る配線基板及びそれを有する電子回路素子並びに表示装置の実施形態を図面に基づいて詳細に説明する。なお、以下の実施形態では、液晶表示装置を例にして、本発明の表示装置を説明する。しかし、本発明の表示装置は、液晶表示装置のみならず種々の表示装置、例えば、有機エレクトロルミネッセンス（ＥＬ）表示装置、無機ＥＬ表示装置、プラズマディスプレイパネル（ＰＤＰ）、真空蛍光表示（ＶＦＤ）装置、電子ペーパーなどの各種表示装置に適用することができる。また、本発明の配線基板および電子回路素子は、表示装置のみならず種々の電子機器、例えば携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ＯＡ機器などにも適用することができる。
【００３５】
図１は、本発明の液晶表示装置１００を模式的に示す平面図である。
【００３６】
この液晶表示装置１００は、液晶パネル１０と、液晶パネル１０の端部に接続された電子回路素子７とを有する。
【００３７】
液晶パネル１０は、スイッチング素子が形成された素子基板と、素子基板に対向して配置された対向基板と、その両基板間に介在する液晶層とを有する。
【００３８】
素子基板は、絶縁基板上に相互に並行に延びるように設けられた複数のゲート配線と、それらのゲート配線に直交する方向に相互に並行に延びるように設けられたソース配線と、ゲート配線及びソース配線の各交差部に設けられたＴＦＴと、各ＴＦＴに対応して設けられた画素電極とを有する。
【００３９】
対向基板は、絶縁基板上に表示領域のほぼ全面に設けられた共通電極と、カラーフィルター層とを有する。
【００４０】
液晶層は、電気光学特性を有するネマチック液晶材料で構成されている。
【００４１】
この液晶パネル１０は、各画素電極毎に１つの画素が構成されており、各画素において、ゲート配線からゲート信号が送られてＴＦＴがオン状態になったときに、ソース配線から所定のソース信号を送られて画素電極に電荷が書き込まれ、画素電極と共通電極との間で構成される液晶容量に印加される電圧を制御し、それによって液晶層の液晶分子の配向状態を変化させて光の透過率を調整することで画像表示するように構成されている。
【００４２】
電子回路素子７は、配線基板２０と、液晶駆動用集積回路チップ（以下、「集積回路チップ」と称する）１と、チップ電子部品２１とを有する。
【００４３】
図２は、集積回路チップ１の実装領域及びその近傍における配線基板２０を模式的に示す断面図である。図３は、その集積回路チップ１の実装領域及びその近傍における配線基板２０を模式的に示す底面図である。
【００４４】
配線基板２０は、絶縁性を有するベースフィルム（絶縁基板）４と、第１配線パターン３０と、第２配線パターン３１とを有する。
【００４５】
ベースフィルム４は、主にポリイミドからなる可撓性のフィルムである。
【００４６】
第１配線パターン３０は、ベースフィルム４の集積回路チップ１が実装された側（表面）に設けられ、コントロール基板（不図示）や液晶パネル１０と接続している。第１配線パターン３０の集積回路チップ１を実装するためのチップ実装領域には、集積回路チップ１のバンプ２と接続するためのＡｕメッキ処理された接続端子３２が設けられている。さらに、第１配線パターン３０を覆うようにエポキシ樹脂などからなる絶縁性のレジスト５が設けられている。
【００４７】
第２配線パターン３１は、ベースフィルム４の集積回路チップ１が実装される側に対して反対側（裏面）に設けられ、第１配線パターン３０がベースフィルム４の表面で交差するのを防ぐためや高密度に配線を配置するために、第１配線パターン３０の一部が裏面に迂回したものである。
【００４８】
また、第２配線パターン３１は、図２及び図３に示すように、接続端子３２に重なるように配置している。この第２配線パターン３１を接続端子３２の位置に配置する理由は、バンプ２と接続端子３２との接続部において、第２配線パターン３１が配置されている箇所と配置されていない箇所がある場合、配置されている箇所と配置されていない箇所で、表面に第２配線パターン３１の厚み（５〜３０μｍ程度）に起因した高低差ができるので、バンプ２と接続端子３２との安定した接続が困難となるからである。
【００４９】
さらに、第２配線パターン３１を覆うようにポリイミドフィルムからなる絶縁フィルム６ａ及び粘着剤層６ｂからなるカバーレイフィルム６が設けられている。本実施形態では、カバーレイフィルム６の端部６’を接続端子３２に対応する位置に設けられた第２配線パターン３１のすぐ内側の領域まで形成することで、カバーレイフィルム６にも集積回路チップ１の実装領域の中央部に開口部４０が形成されるようにした。つまり、集積回路チップ１の中央部は、カバーレイフィルム６が配置しておらず、ベースフィルム４が露出している。これにより、集積回路チップ１と配線基板２０との間に介在するＡＣＦ８又はアンダーフィル樹脂１１中に含まれている水分が、集積回路チップ１の実装領域のベースフィルム４を介して外部に発散し易くなる。なお、本実施形態では、各集積回路チップ１の実装領域に１つの開口部４０が形成されているが、開口部４０の数は複数であってもよい。このように、集積回路チップ１の実装領域に複数の開口部４０を持つように第２配線パターン３１を設けることで、水分の発散性を維持しながら、より高密度な配線構造を有する配線基板２０を実現することができる。
【００５０】
集積回路チップ１は、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）方式によって、配線基板２０上にベアチップ実装され、突起状のボンディング用バンプ電極であるバンプ２を有する。この集積回路チップ１は、本実施形態では液晶表示装置のゲートドライバやソースドライバに相当する。
【００５１】
ゲートドライバは、選択されたゲート配線のみを高電位にして、他のゲート配線を低電位に保つようにゲート配線にゲート信号を送る役割をする。
【００５２】
ソースドライバは、画像データを受け取り液晶容量に印加されるべき電圧に変換し、その信号電圧を選択されたソース配線を介して画素電極に加える役割をする。
【００５３】
バンプ２は、集積回路チップ１の底面の外周部から複数本が突出するように設けられ、その表面にはＡｕメッキが施されており、集積回路チップ１の入出力端子となる。
【００５４】
チップ電子部品２１は、抵抗やセラミックコンデンサ等の液晶パネル１０周辺の電子部品である。
【００５５】
コントロール基板は、ソースドライバ及びゲートドライバを動作させる制御信号を生成したり、基準電源回路の極性反転のタイミングを制御するためのものである。
【００５６】
次に、本発明の配線基板２０の製造方法について一例を挙げて説明する。
【００５７】
まず、キャスティング法やアディティブ法等により、銅／ポリイミド／銅の積層基板を作製する。
【００５８】
ここで、キャスティング法とは、例えば、銅箔上にポリイミド前駆体溶液を塗布した後、乾燥及び硬化させ、銅／ポリイミド積層基板を作製する方法である。一方、アディティブ法とは、例えば、ポリイミドフィルムにメッキによって銅を積層することにより、銅／ポリイミド積層基板を作製する方法である。
【００５９】
次いで、得られた銅／ポリイミド／銅の積層基板の一方側の面の銅層をフォトリソグラフィ技術（Ｐｈｏｔｏ  Ｅｎｇｒａｖｉｎｇ  Ｐｒｏｃｅｓｓ、以下「ＰＥＰ技術」と称する）により、チップ実装領域に集積回路チップ１のバンプ２と接続するための接続端子３２を有するようにパターニングし、第１配線パターン３０を形成する。
【００６０】
次いで、銅／ポリイミド／銅の積層基板の他方側の面の銅層をＰＥＰ技術により、上述の接続端子３２となる領域に重なり、且つ集積回路チップ１のチップ実装領域の接続端子３２と重なる領域を除いた対応部分に開口部が形成されるようにパターニングし、第２配線パターン３１を形成する。
【００６１】
次いで、印刷法により、上述の接続端子３２となる領域を除いて、第１配線パターン３０を覆うようにレジスト５を塗布する。このとき、第１配線パターン３０のうちレジスト５で被覆されていない部分は接続端子３２となる。さらに、接続端子３２の表面にＡｕメッキ処理を施す。
【００６２】
次いで、絶縁フィルム６ａと粘着剤層６ｂが積層されたカバーレイフィルム６を、第２配線パターン３１を覆うように貼り付ける。上記貼り付け工程の前に、カバーレイフィルム６のチップ実装領域に対応する部分を打ち抜いて開口部を設けることで、貼り付け後にはチップ実装領域に対応する部分に開口部４０を有することになる。
【００６３】
以上のようにして、本発明の配線基板２０が製造される。
【００６４】
次に、本発明の配線基板２０に集積回路チップ１及びチップ電子部品２１を実装して電子回路素子７を製造する方法について説明する。
【００６５】
本実施形態では、従来技術の記載に準じて、集積回路チップ１のバンプ２と配線基板２０上の接続端子３２とをＡＣＦ８によって接続した後、チップ電子部品２１の接続を行なう。以下に、集積回路チップ１が実装された配線基板２０にチップ電子部品２１を接続する方法について説明する。
【００６６】
まず、配線基板２０上に設けているチップ電子部品２１搭載用の接続端子（不図示）に印刷法やディスペンサ法によってクリームはんだ（はんだ粉、溶媒及びフラックスの混合物でクリーム状のもの）を塗布する。
【００６７】
次いで、配線基板２０とチップ電子部品２１との位置合わせして、チップ電子部品２１を搭載する。
【００６８】
次いで、約２３０℃〜２６０℃のリフロー炉にチップ電子部品２１を搭載した配線基板２０を投入してクリームはんだを溶融させる（リフロー加熱工程）。
【００６９】
クリームはんだ硬化後、チップ電子部品２１と配線基板２０とが電気的に接続される。
【００７０】
以上のようにして、本発明の電子回路素子７が製造される。さらに、例えばＡＣＦ８による接続により、ＡＣＦ８を介して液晶パネル１０と電子回路素子７とを接続し、本発明の液晶表示装置１００が製造される。
【００７１】
集積回路チップ１とベースフィルム４との間に介在するＡＣＦ８に含まれている水分は、リフロー加熱工程において加熱され水蒸気となり外部に噴出しようとする。本発明の配線基板２０によれば、ベースフィルム４の裏面の第２配線パターン３１及びカバーレイフィルム６が集積回路チップ１のチップ実装領域に対応する部分に開口部４０を有しているので、水蒸気がベースフィルム４を透過して開口部４０から外部へ発散することができる。したがって、リフロー加熱工程で起こる水蒸気の噴出によるバンプ２と接続端子３２との接続不良を防ぐことができる。
【００７２】
なお、本実施形態では、ＡＣＦ８によるバンプ２と接続端子３２との接続を例に説明したが、その他の接続方法、例えば、Ａｕ−Ｓｎ共晶接合によりバンプ２と接続端子３２とを接続してもよい。このＡｕ−Ｓｎ共晶接合による接続の場合は、接続端子３２をＳｎメッキ処理した後、バンプ２を接続端子３２に約４００℃で熱圧着して接続し、その後、集積回路チップ１とベースフィルム４との間にアンダーフィル樹脂１１を注入及び硬化させればよい。その作用はＡＣＦ８によるものと実質的に同じであるため、その説明は省略する。
【００７３】
また、本実施形態では、カバーレイフィルム６は開口部４０を有するが、ベースフィルム４の裏面全面にカバーレイフィルム６を配置してもよい。但し、この場合、水蒸気の外部への飛散性は、開口部４０を有するものより劣ることになるが、特許文献１に開示されている金属パターンがベースフィルム４の裏面全体にあるものよりは優れることになる。
【００７４】
さらに、本実施形態では、表示装置として、ＴＦＴを用いたアクティブマトリクス型液晶表示装置を例にして説明した。しかし、本発明の表示装置は、ＴＦＴなどの３端子素子だけでなく、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）  などの２端子素子をスイッチング素子とするアクティブマトリクス型液晶表示装置であってもよい。また、本発明の表示装置は、アクティブ駆動型の表示装置だけでなく、パッシブ（マルチプレックス）駆動型の表示装置にも適用することができる。さらには、本発明の表示装置は、透過型、反射型、透過反射両用型のいずれのタイプの表示装置にも適用できる。
【００７５】
なお、本発明は本実施形態に限定されるものではなく、他の構成のものであってもよい。
【００７６】
【発明の効果】
本発明によれば、絶縁基板と集積回路チップとの接続不良の発生を抑止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る液晶表示装置を模式的に示す平面図である。
【図２】本発明の実施形態に係る集積回路チップ１の実装領域及びその近傍における配線基板２０を模式的に示す断面図である。
【図３】本発明の実施形態に係る集積回路チップ１の実装領域及びその近傍における配線基板２０を模式的に示す底面図である。
【図４】従来の集積回路チップ１の実装領域及びその近傍における配線基板２０の構造を模式的に示す断面図である。
【図５】特許文献１に記載された電子回路装置を模式的に示す断面図である。
【図６】異方性導電膜（ＡＣＦ）８による接続方法によって集積回路チップ１と接続された配線基板２０の集積回路チップ１周辺の構造を示す模式的な断面図である。
【図７】Ａｕ−Ｓｎ金属共晶接合による接続方法によって集積回路チップ１と接続された配線基板２０の集積回路チップ１周辺の構造を示す模式的な断面図である。
【符号の説明】
１      集積回路チップ
２      バンプ
４      ベースフィルム（絶縁基板）
５          レジスト
６      カバーレイフィルム
６’    カバーレイフィルムの端部
６ａ    絶縁フィルム
６ｂ    粘着剤層
７      電子回路素子
８      異方性導電膜（ＡＣＦ）
８ａ    導電粒子
８ｂ    接着剤
１０    液晶パネル
１１    アンダーフィル樹脂
１２    Ａｕ−Ｓｎ共晶物
２０    配線基板
２１    チップ電子部品
３０    第１配線パターン（表面配線パターン）
３１    第２配線パターン（裏面配線パターン）
３２    接続端子（バンプ接続用端子）
４０    開口部
１００  液晶表示装置
【図１】
2004303803.tif 000003
【図２】
2004303803.tif 000004
【図３】
2004303803.tif 000005
【図４】
2004303803.tif 000006
【図５】
2004303803.tif 000007
【図６】
2004303803.tif 000008
【図７】
2004303803.tif 000009