(57)【要約】【課題】より広範な電圧範囲で使用できる電圧ホロワを得る。【解決手段】電圧ホロワはそのゲートが電圧ホロワの入力を形成する第１の電界効果トランジスタＦＥＴ　ＭＮ１と、ゲートに接続されたそのドレインが電圧ホロワの出力を形成する第２のＦＥＴ　ＭＮ２を含む。ＭＮ１，ＭＮ２のソースは互いに接続されかつ電流源として働く第３のＦＥＴ　ＭＮ３のドレインに接続され、そのゲートには予め規定されたバイアス電圧が加えられる。さらに、そのソース−ドレインパスが電圧ホロワの出力と第３のＦＥＴ　ＭＮ３のドレインとの間で回路形成され、そのゲートが第３のＦＥＴ　ＭＮ３のゲートに接続されている第４のＦＥＴ　ＭＮ４を利用する。本発明に従った電圧ホロワは使用できるより広い電圧範囲を含んでおり、特に小さい供給電圧で動作する必要がある振幅偏移変調ＡＳＫ復調器に内蔵して使用することができる。【選択図】　　　図２
2004040798.tif 000002
【特許請求の範囲】
【請求項１】
そのゲートが電圧ホロワの入力を形成する第１の電界効果トランジスタ（ＭＮ１）と、ゲートに接続されたそのドレインが電圧ホロワの出力を形成する第２の電界効果トランジスタ（ＭＮ２）とを含む電圧ホロワであって、前記２つの電界効果トランジスタ（ＭＮ１，ＭＮ２）のソースは互いに接続されかつ電流源として働く第３の電界効果トランジスタ（ＭＮ３）のドレインに接続されそのゲートには予め規定されたバイアス電圧が加えられ、さらに、そのソース−ドレインパスが前記電圧ホロワの出力と前記第３の電界効果トランジスタ（ＭＮ３）のドレインとの間で回路形成されそのゲートが第３の電界効果トランジスタ（ＭＮ３）のゲートに接続されている第４の電界効果トランジスタ（ＭＮ４）を含む電圧ホロワ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般的に電圧ホロワに関する。特に、本発明は自動車パッシブエントリシステム等の遠隔感知装置のＡＳＫ復調器内で使用される電圧ホロワに関する。
【０００２】
【従来の技術】
電圧ホロワは従来技術から既知であり、インピーダンスコンバータとも呼ばれる。電圧ホロワは出力電圧Ｕａが入力電圧Ｕｅに追従するように設計された負帰還を利用する直流増幅器である。電圧ホロワを使用する時に、入力電圧Ｕｅを供給するソースは電圧ホロワの非常に高い入力インピーダンスにより排他的にロードされるが増幅器の出力電圧Ｕａは低い出力インピーダンスを有するソースから生じ、次に電流が得られるのはこのソースからである。電圧ホロワは入力電圧のレベルは変えず、代わりにソースインピーダンスを低減することにより先の処理を容易にする。例えば、Ｂｒａｕｎｓｃｈｗｅｉｇ／Ｗｉｅｓｂａｄｅｎ，２００２のハイナー　ヘルベルク，フリードリッヒ　フィーベおよびゾーン　フェアラークスゲゼルシャフトｍｂＨにより出版された独国テキストブック“Ｅｌｅｃｔｒｏｎｉｋ”の３２７頁に記載されているような従来技術から既知の電圧ホロワが図１ａに示されている。
【０００３】
この従来技術の電圧ホロワで使用される演算増幅器は、例えば、図１ｂに示されいるようなＭＯＳＦＥＴにより形成された演算増幅器とすることができる。この構成において、入力電圧Ｕｅは第１のＮＭＯＳＦＥＴ　ＭＮ１のゲートに加えられる。負帰還はそのゲートに接続される第２のＮＭＯＳＦＥＴ　ＭＮ２のドレインにより達成され、それはやはり出力電圧Ｕａが得られる電圧ホロワの出力を形成しかつ入力電圧Ｕｅに追従する。２つのＮＭＯＳＦＥＴ　ＭＮ１およびＭＮ２はそれらのソースにより互いに接続され、その接続点は第３のＮＭＯＳＦＥＴＭＮ３のソースドレイン回路を介して接地されている。この第３のＮＭＯＳＦＥＴ　ＭＮ３は電流ソースとして働き、そのゲートに加えられるバイアス電圧によりシグナリングされる。さらに、２つのＰＭＯＳＦＥＴ　ＭＰおよびＭＰ２が演算増幅器の能動負荷として働くカレントミラー構成で設けられており、そのソース−ドレイン回路は供給電圧電位Ｖｃｃに接続されている。
【０００４】
【発明が解決しようとする課題】
図１ｂに示す電圧ホロワの１つの欠点は出力電圧が一度非常に低い、例えば、ＮＭＯＳＦＥＴの閾値電圧Ｖｔよりも低い値をとると、ＮＭＯＳＦＥＴ　ＭＮ２はもはや導通しないため出力電圧Ｕａはもはや入力電圧Ｕｃを追従できないことである。それは低い供給電圧で動作する回路において特に不利である。
【０００５】
したがって、本発明はより広い電圧範囲内で使用することができ、その出力電圧が広い電圧範囲内で入力電圧を追従する、従来技術に比べて改善された電圧ホロワを提供する目的に基づいている。
【０００６】
【課題を解決するための手段】
この目的はそのゲートが電圧ホロワの入力を形成する第１の電界効果トランジスタと、ゲートに接続されたそのドレインが電圧ホロワの出力を形成する第２の電界効果トランジスタとを含み、２つの電界効果トランジスタのソースが互いに接続されて電流源として働く第３の電界効果トランジスタのドレインに接続されそのゲートには予め規定されたバイアス電圧が加えられ、さらに、そのソース−ドレインパスが電圧ホロワの出力と第３の電界効果トランジスタのドレインとの間で回路形成されかつそのゲートが第３の電界効果トランジスタのゲートに接続されている第４の電界効果トランジスタを含む電圧ホロワにより達成される。
【０００７】
そのゲートも同様にバイアス電圧を受電する第４の電界効果トランジスタにより、出力電圧がＮＭＯＳＦＥＴ　ＭＮ２の閾値電圧Ｖｔよりも低く降下する時に、例えば、図２に示す電圧ホロワ内の接地へ流れる電流が管理され、非常に低い入力電圧においても電圧ホロワの出力電圧はやはり入力電圧に追従できるようにされる。この場合、出力電圧は入力電圧に正確に追従することはできないが、出力電圧は入力電圧と共に多くの応用において十分な接地まで降下できることが少なくとも保証される。
【０００８】
本発明の有利な実施例は従属項で特徴づけられている。
【０００９】
【発明の実施の形態】
本発明に従った電圧ホロワは図１ｂに示す従来の電圧ホロワと比較的僅かしか違っていない。
【００１０】
本発明に従った電圧ホロワはそのゲートが電圧ホロワの入力電圧Ｕｅに接続される第１のＮＭＯＳＦＥＴ　ＭＮ１を含んでいる。さらに、そのゲートがそのドレインに接続されて電圧ホロワの基本をなす増幅器の負帰還を提供する第２のＮＭＯＳＦＥＴ　ＭＮ２が設けられている。電圧ホロワの出力信号Ｕａは第２のＮＭＯＳＦＥＴ　ＭＮ２のドレインに加えられる。第１の電界効果トランジスタＭＮ１および第２の電界効果トランジスタＭＮ２のソースは第３のＮＭＯＳＦＥＴＭＮ３のソース−ドレインパスを介して接地されている。
【００１１】
この第３のＮＭＯＳＦＥＴ　ＭＮ３は電流源として働き、そのゲートには予め規定されたバイアス電圧が加えられて第３のＮＭＯＳＦＥＴ　ＭＮ３が例えば１０ｎＡの特定の電流を導通することを保証する。
【００１２】
さらに、第１のＰＭＯＳＦＥＴ　ＭＰ１が設けられ、そのソースは供給電圧電位Ｖｃｃに接続されそのドレインは第１のＮＭＯＳＦＥＴ　ＭＮ１のドレインに接続されている。
【００１３】
第１のＰＭＯＳＦＥＴ　ＭＰ１のゲートはそのドレインに接続されている。第１のＰＭＯＳＦＥＴ　ＭＰ１のゲートはさらに第２のＰＭＯＳＦＥＴ　ＭＰ２のゲートに接続され、それは第１のＰＭＯＳＦＥＴ　ＭＰ１と共にカレントミラーを形成する。第２のＰＭＯＳＦＥＴ　ＭＰ２のソースは供給電圧電位Ｖｃｃに接続されそのドレインは第２のＮＭＯＳＦＥＴ　ＭＮ２のドレインに接続されている。ＰＭＯＳＦＥＴ　ＭＰ１およびＭＰ２は２つのＮＭＯＳＦＥＴ　ＭＮ１およびＭＮ２のソース−ドレイン回路に対する能動負荷を形成する。もちろん、ＰＭＯＳＦＥＴ　ＭＰ１およびＭＰ２の替わりに受動負荷、すなわちインピーダンス、を使用することもできる。
【００１４】
さらに、第４のＮＭＯＳ電界効果トランジスタＭＮ４が設けられ、そのソースは第３のＮＭＯＳＦＥＴ　ＭＮ３のドレインに接続されそのドレインはＮＭＯＳＦＥＴ　ＭＮ２のゲートに接続されている。ＮＭＯＳＦＥＴ　ＭＮ４のゲートはバイアス電圧に接続されている。
【００１５】
本発明に従った電圧ホロワ内で使用されるＮＭＯＳ電界効果トランジスタとして、低動作電圧（例えば、１．８Ｖ）を許す低閾値電圧を有するタイプ（低Ｖｔ　ＮＭＯＳ）が優先される。この構成ではＮＭＯＳＦＥＴの閾値電圧は、従来技術で知られているように、適応ドーピングにより達成することができる例えばおよそ４００ｍＶとすることができる。
【００１６】
図２に電圧ホロワが例示されており、次に、その機能について詳細に説明する。正規の状況下で、すなわち電圧ホロワの入力に加えられた電圧Ｕｅが比較的高くＮＭＯＳＦＥＴの閾値電圧を越える場合に、第４のＮＭＯＳＦＥＴ　ＭＮ４はそのソース電圧が電圧ホロワに加えられる信号のレベルよりも少なくとも閾値電圧（Ｖｔ）だけ低いため非導通である。バイアス電圧はこの非導通電圧ホロワの入力に加えられる信号のレベルがバイアス電圧のレベルよりも高く第４のＮＭＯＳＦＥＴ　ＭＮ４が非導通となるように設定される。
【００１７】
電圧ホロワの入力に加えられる入力電圧の降下により、電圧ホロワの出力に加えられる出力電圧Ｕａは入力電圧Ｕｅのレベルを追従することを試みるよう促され、図１ｂに示す従来技術の電圧ホロワと同じである。しかしながら、出力電圧がこのレベルよりも降下する時に第２のＮＭＯＳＦＥＴ　ＭＮ２は非導通となってもはや電流を引出さないため、これは電圧ホロワの出力に加えられる電圧ＵａがＮＭＯＳＦＥＴの閾値電圧Ｖｔを越える場合しか機能できない。しかしながら、この状態が達成される前に、第４のＮＭＯＳＦＥＴ　ＭＮ４はオンとされて電圧ホロワの出力に加えられる電位ＵａをＮＭＯＳＦＥＴ　ＭＮ３を介して接地電位まで引き下げ、前とほぼ同じ電流が流れる。このようにして、出力電圧Ｕａのレベルは接地電位に近づけることができる。したがって、図１ｂに示す電圧ホロワのそれに比べて、本発明に従った電圧ホロワはそれを使用できるより広い電圧範囲を含んでいる。
【００１８】
入力信号はＮＭＯＳＦＥＴの閾値電圧に実質的に対応する臨界値よりも低く降下しているため、バイアス電圧は第２のＮＭＯＳＦＥＴ　ＭＮ２がもはや導通していない時に第４のＮＭＯＳＦＥＴ　ＭＮ４はオンであるように設定しなければならない。
【００１９】
図３に本発明に従った電圧ホロワのもう一つの実施例が例示されている。しかしながら、図３に示された実施例では、図２に使用された実施例のように出力電圧をできるだけ接地に近づけるのではなく、出力電圧をできるだけ供給電圧電位Ｖｃｃに近づけるのが目的である。これはソースが電流源として働くＰＭＯＳＦＥＴ　ＭＰ３０のドレインに接続されドレインが電圧ホロワの出力に接続されている追加ＰＭＯＳＦＥＴ　ＭＰ４０を介して達成される。ＰＭＯＳＦＥＴ　ＭＰ４０のゲートはＰＭＯＳＦＥＴ　ＭＰ３０に対してバイアスを供給するバイアス電圧に接続されている。他の点では、この回路は図２に示す回路と同じに構成される。この構成において、ＰＭＯＳＦＥＴ　ＭＰ１０はゲートがＵｅに接続され、ソースがＰＭＯＳＦＥＴ　ＭＰ３０のドレインに接続されドレインが負荷を介して接地されている入力トランジスタとして機能する。ゲートが電圧ホロワの出力を形成するドレインに接続されるもう一つのＰＭＯＳＦＥＴ　ＭＰ２０は図２に示すトランジスタＭＮ２に対応する。トランジスタＭＰ２０のドレインは負荷を介して接地され、そのソースはトランジスタＭＰ１０のソースに接続されている。２つのＮＭＯＳＦＥＴ　ＭＮ１０およびＭＮ２０は順次能動負荷を形成するカレントミラー構成において回路形成されている。ここでは出力電圧Ｕａが電圧Ｖｃｃまで修正される点を除けば、図３に示す回路の機能は原則的に図２に示すものに対応する。
【００２０】
図２に示す本発明に従った電圧ホロワの応用例が図４に例示されている。図４には例えば振幅偏移変調（ＡＳＫ）入力信号を受信しそれを出力においてデジタル復調信号に変換するトランスポンダ内で使用することができるＡＳＫ復調器の回路図が示されている。
【００２１】
図４に示す復調器の入力は、例えば、受信した変調信号の電圧揺動が実質的に一定にとどまることを保証するＡＧＣ回路である。
【００２２】
次に、図４に示す復調器回路のさまざまなポイントで生じ図４に示す回路をより良く理解するのに役立つさまざまな電圧信号が例示されている図５を参照する。
【００２３】
図４に示す復調器はキャリア発振の振幅が２進符号化信号により２つの状態間で切り替えられるＡＳＫ信号をその入力に受信する。キャリア発振の周波数は、例えば、１３４ｋＨｚとすることができる。図５ａは復調器の入力に受信される信号を線図で示す。この構成では、入力信号のキャリア発振はｔ１の時点までＨＩ振幅を含み、それはｔ１の時点において、例えば、信号のデジタル状態の０から１への変化を表わすＬＯ電圧レベルに切り替えられる。ｔ２の時点において、入力信号の振幅はＨＩに戻される。
【００２４】
復調器の入力に加えられた信号は電圧ホロワ１および検出器ダイオード２を介して第１のキャパシタＣ１に向けられ、それは入力信号のＨＩ／ＬＯ状態の関数として異なるように充放電される。電流源３が設けられ、それを介してキャパシタＣ１は規定された電流で断続的に放電される。電流源は、例えば、３０ｎＡの電流に設定することができる。整流器アセンブリ（１，２，３，５，Ｃ１）により変調ビットレートを越える周波数がフィルタリングされる。
【００２５】
図４に示すように、トランスポンダのアンテナと復調器回路の入力との間に信号処理回路が接続されていて入力信号の最大電圧揺動（ｓｗｉｎｇ）が実質的に一定にとどまることを保証するが、例えば、トランスポンダ入力のリーダにより受信される信号はリーダとトランスポンダ間の距離の変動により生じる激しく動揺する電圧レベルを示すことがあるため、電圧の激しい動揺が入力に表われることがある。図４に示す復調器の入力に接続された信号処理回路の過渡応答を最小限に抑えるために、キャパシタＣ１に接続され回路ポイント５に表われる検出器の出力電圧がクランプされる、すなわち、臨界電圧値を破ることができない、ことを保証するタスクを有するクランピングダイオード４が設けられる。例えば、ダイオードとして回路形成されたＮＭＯＳＦＥＴをクランピングダイオード４として使用することができる。
【００２６】
次に、回路ポイント５に表われキャパシタＣ１に加えられる検出された電圧信号が図５ｂに例示されている。ｔ１の時点においてＡＳＫ入力信号のレベルがＨＩからＬＯに降下することにより、キャパシタＣ１に電圧降下が生じそれは一般的に電流源３を介して放電される。ｔ２の時点で入力信号の振幅が再び増大するとすぐに、キャパシタＣ１はそのオリジナルレベルに再放電される。
【００２７】
回路ポイント５に加えられる信号は第２の電圧ホロワ６の入力および第３の電圧ホロワ７の入力に接続される。第２の電圧ホロワ６の出力は５０ｐＦの比較的大きい容量を特徴とする第２のキャパシタＣ２に接続されている。第３の電圧ホロワ７の出力は、第２のキャパシタＣ２の容量よりも小さい、１ｐＦの比較的小さい容量を有する第３のキャパシタＣ３に接続されている。
【００２８】
第２のキャパシタＣ２の容量は第３のキャパシタＣ３の容量よりも実質的に大きいため、第２の電圧ホロワ６により駆動される第２のキャパシタＣ２は回路ポイント５において生じる電圧の変化に第３の電圧ホロワ７により駆動される第３のキャパシタＣ３よりも実質的に低速で追従する。
【００２９】
第２の電圧ホロワ６の出力は比較器８の第１の入力にも接続されており、その入力は第３の電圧ホロワ７の出力に接続されている。
【００３０】
信号のノイズを考慮するために、比較器は十分なヒステリシスを有する比較器であることが必要である。このヒステリシスは、例えば、５０ｍＶとすることができる。さらに、例えば、−７５ｍＶのオフセット電圧が比較器の入力間に存在する。第２の電圧ホロワ６の“低速出力信号”と第３の電圧ホロワ７の“高速出力信号”間のオフセットをさらに増大するために、２つの電圧ホロワの各々がさらにオフセット電圧を含むことができ、それは第２の電圧ホロワの場合には例えば−２５ｍＶとすることができ、第３の電圧ホロワの場合には＋２５ｍＶとして比較器オフセットをサポートすることができる。ある比較器では、臨界最大値を越えるオフセットを達成することは不可能であり、したがって、オフセットの一部分は２つの電圧ホロワ６および７に分散させて“高速出力信号”と“低速出力信号”間の出力電圧内に適切な間隔を達成する必要がある（図５ｃ参照）。
【００３１】
次に、比較器８の入力に加えられる電圧が例示されている図５ｃを参照する。そこでは、キャパシタＣ３に加えられる電圧は“高速”と識別され、それはこのキャパシタが比較的小さい容量を有しそのため第３の電圧ホロワ７により比較的高速に充放電されて、ＡＳＫ入力信号のレベル変化に迅速に追従するためである。第２のキャパシタＣ２に加えられる出力信号は“低速”と識別され、それはこのキャパシタが比較的大きい容量を有しそのため第２の電圧ホロワ６によって比較的低速でしか充放電することができず、ＡＳＫ入力信号のレベル変化の追従が低速となるためである。
【００３２】
さらに、２つの電圧ホロワの５０ｍＶのオフセットが示されており、それは比較器８がｔ０の時点においてＣ３およびＣ２間に５０ｍＶの差が存在するようにＣ３およびＣ２における信号を“見る”ことを保証する。
【００３３】
ｔ１の時点におけるキャパシタＣ１の電圧降下により比較器８の“高速”入力に比較的迅速な電圧降下が生じ、キャパシタＣ３が第３の電圧ホロワ７を介して比較的迅速に放電されるため、その電位は“低速”入力よりも５０ｍＶ高い。キャパシタＣ２したがって比較器８の“低速”入力の電圧は、図５ｃから明らかなように、比較的低速でしか降下しない。ある時点（ｔ１１）において、比較器８の“高速”入力における電圧は比較器の“低速”入力における電圧よりも低く降下し、さらに時間間隔のあるｔ１２の時点において、−７５ｍＶの比較器のオフセットにより比較器８の出力に出力信号が加えられ復調器がＬＯからＨＩに切り替わる。
【００３４】
例えば、図２から明らかなように、この構成において本発明に従った電圧ホロワは図４において第３の電圧ホロワ７として利用されている。このような電圧ホロワは本発明の復調器の場合には、例えば、１．８Ｖにもなることがある非常に小さい供給電圧であっても、図５ｃに示すｔ１１の時点の後でキャパシタＣ３における電圧がキャパシタＣ２における電圧よりも十分低く降下して比較器がまだ確実に切替し続けることを保証する。さらに、電圧ホロワのオフセットは温度上昇と共に増大するが入力信号は減少してこのケースに対する“切替ポイント”は“高速”信号の電圧よりもさらに小さい値となるため、温度効果が状況を悪化させることを考慮する必要がある。すなわち、重要なことは電圧ホロワ７の出力に加えられた電圧が電圧ホロワの入力電圧を正確に追従することではなく、それが接地電位に十分近づいて比較器が切り替わることができ、したがって、復調器がその機能を正しく満たすことができる、すなわち、入力における変調されたＡＳＫ信号を出力におけるデジタル信号に変換できることである。好ましくは、この電圧ホロワでは低出力電圧を可能にする特に低い閾値電圧を有するＮＭＯＳＦＥＴ（低Ｖｔ　ＮＭＯＳ）が使用される。
【００３５】
図２に示すように、本発明に従った電圧ホロワはより広い使用電圧範囲を有し（低レベルに関する限り）、したがって、たとえ非常に低い供給電圧であっても出力が信頼できるＡＳＫ復調器を達成するのに寄与する。
【００３６】
ｔ２の時点におけるその振幅の電圧レベルに関して、復調器の入力に加えられるＡＳＫ信号を繰り返し増大させると、キャパシタＣ３の高速変化およびキャパシタＣ２の低速変化を生じる。次に、比較器８の“高速”入力に加えられた電圧が比較器８の“低速”入力に加えられた電圧の２５ｍＶ以内に達している時は、比較器は再び切り替えられる（ｔ２１の時点で）。この−２５ｍＶの値は比較器のオフセット（−７５ｍＶ）およびヒステリシス（５０ｍＶ）の和から実現される。
【００３７】
もちろん、説明されたＡＳＫ復調器は本発明に従った電圧ホロワの広範な応用分野の単なる一例にすぎない。特に、低動作電圧を有する回路を達成することが重要である場合には、他のさまざまな応用が考えられる。
【００３８】
以上の説明に関して更に以下の項を開示する。
（１）そのゲートが電圧ホロワの入力を形成する第１の電界効果トランジスタ（ＭＮ１）と、ゲートに接続されたそのドレインが電圧ホロワの出力を形成する第２の電界効果トランジスタ（ＭＮ２）とを含む電圧ホロワであって、前記２つの電界効果トランジスタ（ＭＮ１，ＭＮ２）のソースは互いに接続されかつ電流源として働く第３の電界効果トランジスタ（ＭＮ３）のドレインに接続されそのゲートには予め規定されたバイアス電圧が加えられ、さらに、そのソース−ドレインパスが前記電圧ホロワの出力と前記第３の電界効果トランジスタ（ＭＮ３）のドレインとの間で回路形成されそのゲートが第３の電界効果トランジスタ（ＭＮ３）のゲートに接続されている第４の電界効果トランジスタ（ＭＮ４）を含む電圧ホロワ。
【００３９】
（２）第１項記載の電圧ホロワであって、前記第３の電界効果トランジスタ（ＭＮ３）のソースは接地され前記第１および第２の電界効果トランジスタ（ＭＮ１，ＭＮ２）のドレインは負荷を介して供給電圧電位（Ｖｃｃ）に接続されている電圧ホロワ。
【００４０】
（３）第１項記載の電圧ホロワであって、前記第３の電界効果トランジスタ（ＭＰ３０）のソースは供給電圧電位（Ｖｃｃ）に接続されており、前記第１の電界効果トランジスタ（ＭＰ１０）および前記第２の電界効果トランジスタ（ＭＰ２０）のドレインは負荷（ＭＮ１０，ＭＮ２０）を介して接地電位に接続されている電圧ホロワ。
【００４１】
（４）第２および３項記載の電圧ホロワであって、前記負荷はカレントミラーを有する能動負荷（ＭＰ１，ＭＰ２；ＭＮ１０，ＭＮ２０）である電圧ホロワ。
【００４２】
（５）前記いずれかの項記載の電圧ホロワであって、全ての電界効果トランジスタ（ＭＮ１，ＭＮ２，ＭＮ３，ＭＮ４，ＭＰ１，ＭＰ２；ＭＰ１０，ＭＰ２０，ＭＰ３０，ＭＰ４０；ＭＮ１０，ＭＮ２０）がＭＯＳＦＥＴである電圧ホロワ。
【００４３】
（６）第１から５項のいずれかの項記載の電圧ホロワを含むＡＳＫ復調器。
【００４４】
（７）第６項記載のＡＳＫ復調器であって、さらに、その出力（５）が第１の電圧ホロワ（６）に接続された整流器（２，Ｃ１）を含み、第１の電圧ホロワ（６）の出力は第１のキャパシタ（Ｃ２）および第１から５項のいずれかの項に記載されているように構成された第２の電圧ホロワ（７）に接続され、その出力は前記第１のキャパシタ（Ｃ２）の容量よりも小容量の第２のキャパシタ（３）に接続されており、前記第１のキャパシタ（Ｃ２）は比較器（８）の一方の入力に接続され前記第２のキャパシタ（３）は他方の入力に接続されているＡＳＫ復調器。
【００４５】
（８）第７項記載のＡＳＫ復調器であって、前記２つの電圧ホロワ（６，７）は各々が反対オフセット電圧を含むＡＳＫ復調器。
【００４６】
（９）第７または８項記載のＡＳＫ復調器であって、前記比較器（８）はオフセット電圧を含むＡＳＫ復調器。
【００４７】
（１０）前記いずれかの項記載のＡＳＫ復調器であって、前記比較器（８）はヒステリシスを含む比較器であるＡＳＫ復調器。
【００４８】
（１１）本発明は電圧ホロワに関する。本発明に従った電圧ホロワはそのゲートが電圧ホロワの入力を形成する第１の電界効果トランジスタ（ＭＮ１）を含む。さらに、ゲートに接続されたそのドレインが電圧ホロワの出力を形成する第２の電界効果トランジスタ（ＭＮ２）が設けられる。２つの電界効果トランジスタ（ＭＮ１，ＭＮ２）のソースは互いに接続されかつ電流源として働く第３の電界効果トランジスタ（ＭＮ３）のドレインに接続され、そのゲートには予め規定されたバイアス電圧が加えられる。本発明は、さらに、そのソース−ドレインパスが電圧ホロワの出力と第３の電界効果トランジスタ（ＭＮ３）のドレインとの間で回路形成され、そのゲートが第３の電界効果トランジスタ（ＭＮ３）のゲートに接続されている第４の電界効果トランジスタ（ＭＮ４）を利用する。従来技術の電圧ホロワに比べて、本発明に従った電圧ホロワは使用できるより広い電圧範囲を含んでいる。これは、例えば、本発明に従った電圧ホロワを内蔵し特に小さい供給電圧で動作する必要がある振幅偏移変調（ＡＳＫ）復調器内で使用することができる。
【図面の簡単な説明】
【図１】ａは、従来技術の電圧ホロワの回路図である。ｂは、ＭＯＳＦＥＴにより形成された演算増幅器を内蔵するもう一つの従来技術の電圧ホロワの回路図である。
【図２】本発明に従った電圧ホロワの第１の実施例の回路図である。
【図３】本発明に従った電圧ホロワの第２の実施例の回路図である。
【図４】本発明に従った電圧ホロワのを利用する復調器の回路図である。
【図５】図４に示す復調器のさまざまな回路ポイントにおける信号プロファイルを示すグラフである。
【符号の説明】
ＭＮ１，ＭＮ２，ＭＮ３，ＭＮ４　ＮＭＯＳＦＥＴ
ＭＰ１，ＭＰ２，ＭＰ１０，ＭＰ２０，Ｍｐ３０，ＭＰ４０　ＰＭＯＳＦＥＴ
Ｃ１，Ｃ２，Ｃ３　キャパシタ
１，６，７，８　電圧ホロワ
２　検出器ダイオード
３　電流源
４　クランピングダイオード
５　回路ポイント
８　比較器
【図１】
2004040798.tif 000003
【図２】
2004040798.tif 000004
【図３】
2004040798.tif 000005
【図４】
2004040798.tif 000006
【図５】
2004040798.tif 000007