(57)【要約】【課題】高調波電圧を含有した交流入力信号であっても、交流入力信号に同期した正弦波状の交流出力信号を発生させる。【解決手段】第１の位相差検出回路１及び第１の正弦波信号発生回路２が、瞬時値を処理するフェーズ・ロックド・ループを構成する。周波数差検出回路４は、第１の正弦波信号発生回路２から出力された第１の正弦波信号と第２の正弦波信号発生回路９から出力された第２の正弦波信号の瞬時値から交流入力信号と交流出力信号との周波数差を求める。第２の位相差検出回路３は、第１の正弦波信号と第２の正弦波信号との位相差を求める。加算回路５は位相差検出信号と周波数差検出信号とを加算し、周波数変化率リミッタ回路８は、加算回路５の出力を入力として第２の正弦波信号の周波数変化率を一定値以下にし且つ交流入力信号に同期させるための指令信号を第２の正弦波信号発生回路９に出力する。【選択図】　図１
2004064515.tif 000002
【特許請求の範囲】
【請求項１】
周期性を有する交流入力信号に同期した周期性を有する交流出力信号を発生する周期性信号制御装置において、
第１の指令信号に応じて周波数が変化する第１の正弦波信号を出力する第１の正弦波信号発生回路と、
前記交流入力信号と第１の正弦波信号発生回路から出力された第１の正弦波信号との位相差を検出して前記第１の指令信号として出力する第１の位相差検出回路と、
第２の指令信号に応じて周波数が変化する第２の正弦波信号を前記交流出力信号として出力する第２の正弦波信号発生回路と、
前記第１の正弦波信号発生回路から出力された前記第１の正弦波信号と前記第２の正弦波信号発生回路から出力された前記第２の正弦波信号の位相差を検出して位相差検出信号を出力する第２の位相差検出回路と、
前記第１の正弦波信号発生回路から出力された前記第１の正弦波信号と前記第２の正弦波信号発生回路から出力された前記第２の正弦波信号の周波数差を検出して周波数差検出信号を出力する周波数差検出回路と、
前記第２の位相差検出回路から出力された位相差検出信号と前記周波数差検出回路から出力された周波数差検出信号とを加算する加算回路と、
前記加算回路の出力を入力として前記第２の正弦波信号の周波数変化率を一定値以下にし且つ前記第２の正弦波信号を前記交流入力信号に同期させるための前記第２の指令信号を前記第２の正弦波信号発生回路に出力する周波数変化率リミッタ回路とを備え、
前記第１の位相差検出回路及び前記第１の正弦波信号発生回路が、フェーズ・ロックド・ループを構成していることを特徴とする周期性信号制御装置。
【請求項２】
周期性を有する単相交流入力信号に同期した周期性を有する単相交流出力信号を発生する周期性信号制御装置において、
第１の指令信号に応じて周波数が変化する第１の正弦波信号及び第１の余弦波信号を出力する第１の正弦波及び余弦波信号発生回路と、
前記交流入力信号と第１の正弦波及び余弦波信号発生回路から出力された第１の余弦波信号とを乗算する乗算器及び該乗算器の出力から前記単相交流入力信号の角周波数の二倍の周波数成分を除去するローパス・フィルタにより構成されて前記単相交流入力信号と前記第１の正弦波信号との位相差を検出して前記第１の指令信号として出力する第１の位相差検出回路と、
第２の指令信号に応じて周波数が変化する第２の正弦波信号及び第２の余弦波信号を発生し前記第２の正弦波信号を前記単相交流出力信号として出力する第２の正弦波及び余弦波信号発生回路と、
前記第１の正弦波及び余弦波信号発生回路から出力された前記第１の正弦波信号及び前記第１の余弦波信号と前記第２の正弦波及び余弦波信号発生回路から出力された前記第２の正弦波信号及び第２の余弦波信号の瞬時値から前記交流入力信号と前記交流出力信号との周波数差を演算により求める周波数差検出回路と、前記第１の正弦波及び余弦波信号発生回路から出力された前記第１の正弦波信号及び前記第１の余弦波信号の瞬時値と前記第２の正弦波及び余弦波信号発生回路から出力された前記第２の正弦波信号及び前記第２の余弦波信号の瞬時値とを入力として、前記第１の正弦波信号と前記第２の正弦波信号との位相差を演算により求める第２の位相差検出回路と、
前記第２の位相差検出回路から出力された位相差検出信号と前記周波数差検出回路から出力された周波数差検出信号とを加算する加算回路と、
前記加算回路の出力を入力として前記第２の正弦波信号の周波数変化率を一定値以下にし且つ前記第２の正弦波信号を前記交流入力信号に同期させるための前記第２の指令信号を前記第２の正弦波及び余弦波信号発生回路に出力する周波数変化率リミッタ回路とを備え、
前記第１の位相差検出回路及び前記第１の正弦波及び余弦波信号発生回路が、フェーズ・ロックド・ループを構成していることを特徴とする周期性信号制御装置。
【請求項３】
周期性を有する三相交流入力信号に同期した周期性を有する三相交流出力信号を発生する周期性信号制御装置において、
前記三相交流入力信号を二相信号に変換する３−２相変換回路と、
第１の指令信号に応じて周波数が変化する第１の正弦波信号及び第１の余弦波信号を出力する第１の正弦波及び余弦波信号発生回路と、
前記第１の正弦波及び余弦波信号発生回路から出力された前記第１の正弦波信号及び前記第１の余弦波信号と前記３−２相変換回路から出力された変換正弦波信号及び変換換余弦波信号の瞬時値に基づいて前記変換正弦波信号と前記第１の正弦波信号との位相差を検出して第１の位相差検出信号を第１の指令信号として出力する第１の位相差検出回路と、
第２の指令信号に応じて周波数が変化する第２の正弦波信号及び第２の余弦波信号とを発生し、且つ第２の指令信号に応じて周波数が変化する三相交流出力信号を発生する第２の正弦波及び余弦波信号発生回路と、
前記第１の正弦波及び余弦波信号発生回路から出力された前記第１の正弦波信号及び前記第１の余弦波信号と前記第２の正弦波及び余弦波信号発生回路から出力された前記第２の正弦波信号及び第２の余弦波信号の瞬時値から前記交流入力信号と前記交流出力信号との周波数差を演算により求める周波数差検出回路と、
前記第１の正弦波及び余弦波信号発生回路から出力された前記第１の正弦波信号及び前記第１の余弦波信号の瞬時値と前記第２の正弦波及び余弦波信号発生回路から出力された前記第２の正弦波信号及び前記第２の余弦波信号の瞬時値とを入力として、前記第１の正弦波信号と前記第２の正弦波信号との位相差を演算により求める第２の位相差検出回路と、
前記第２の位相差検出回路から出力された位相差検出信号と前記周波数差検出回路から出力された周波数差検出信号とを加算する加算回路と、
前記加算回路の出力を入力として前記第２の正弦波信号の周波数変化率を一定値以下にし且つ前記第２の正弦波信号を前記交流入力信号に同期させるための前記第２の指令信号を前記第２の正弦波及び余弦波信号発生回路に出力する周波数変化率リミッタ回路とを備え、
前記第１の位相差検出回路及び前記第１の正弦波及び余弦波信号発生回路が、フェーズ・ロックド・ループを構成していることを特徴とする周期性信号制御装置。
【請求項４】
前記交流入力信号の周波数に異常があるか否かを判定する周波数異常検出回路と、前記周波数異常検出回路が周波数異常を検出すると、前記加算回路の出力が前記周波数変化率リミッタ回路に入力されるのを阻止し、前記周波数変化率リミッタ回路から前記第２の正弦波信号の周波数を予め定めた基準周波数に徐々に一致させる強制指令信号を前記第２の指令信号として出力させる周波数異常時切換回路とを更に備えている請求項１，２または３に記載の周期性信号制御装置。
【請求項５】
前記周波数変化率リミッタ回路は、同期に必要な周波数の変化量を予め定めた上限値に制限するリミッタと、前記リミッタの出力を積分して周波数値を出力する積分器とから構成され、
前記周波数異常検出回路は、前記積分器から出力される周波数値と前記交流入力信号の前記基準周波数との加算値が、予め定めた周波数異常検出用設定値を超えると周波数異常と判定する判定回路を含んで構成されている請求項４に記載の周期性信号制御装置。
【請求項６】
前記周波数異常検出回路は、前記第１の正弦波及び余弦波発生回路から出力される前記第１の正弦波信号及び第１の余弦波信号を入力とし、
下記の式において、ｔｎがｎ番目のサンプリング時刻を示し、ｔｎ−１が（ｎ−１）番目のサンプリング時刻を示し、角周波数ωｓが２πｆｓ（但しｆｓは前記第１の正弦波及び余弦波発生回路から出力される前記第１の正弦波信号及び第１の余弦波信号の周波数）を示し、ｔｓがサンプリング時間を示し、前記第１の正弦波及び余弦波発生回路の入力信号と出力信号とが高速に同期しているものとして、
ｆｓ＝｛ｓｉｎ（ωｓ・ｔｎ）・ｃｏｓ（ωｓ・ｔｎ−１）−ｃｏｓ（ωｓ・ｔｎ）・ｓｉｎ（ωｓ・ｔｎ−１）｝／２πｔｓ
の演算式に基づいて入力周波数ｆ（≒ｆｓ）を演算により求める入力周波数検出回路と、
前記入力周波数検出回路により求めた前記入力周波数と予め定めた周波数異常検出用設定値とを比較して、前記入力周波数が前記周波数異常検出用設定値を超えると周波数異常と判定する判定回路とを含んで構成されている請求項４に記載の周期性信号制御装置。
【請求項７】
被測定交流入力信号に同期する正弦波信号及び余弦波信号を発生する正弦波及び余弦波信号発生回路と、
前記正弦波及び余弦波発生回路から出力される前記正弦波信号及び余弦波信号を入力とし、
下記の式において、ｔｎがｎ番目のサンプリング時刻を示し、ｔｎ−１が（ｎ−１）番目のサンプリング時刻を示し、角周波数ωｓが２πｆｓ（但しｆｓは前記正弦波及び余弦波発生回路から出力される前記正弦波信号及び余弦波信号の周波数）を示し、ｔｓがサンプリング時間を示し、前記正弦波及び余弦波発生回路の入力信号と出力信号とが高速に同期しているものとして、
ｆｓ＝｛ｓｉｎ（ωｓ・ｔｎ）・ｃｏｓ（ωｓ・ｔｎ−１）−ｃｏｓ（ωｓ・ｔｎ）・ｓｉｎ（ωｓ・ｔｎ−１）｝／２πｔｓ
の演算式に基づいて入力周波数ｆ（≒ｆｓ）を演算により求める入力周波数検出回路とからなる周波数検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、周期性を有する交流入力信号に同期した周期性を有する交流出力信号を発生する周期性信号制御装置及び該装置に用いるのに適した周波数検出装置に関するものであり、特に、交流入力信号に対して、一定の周波数変化率で同期の引き込み及び引きはずしを行うことができる周期性信号制御装置に関するものである。
【０００２】
【従来の技術】
無停電電源装置等のインバータの制御においては、交流入力信号に同期した交流入力信号を発生させる技術が利用されている。例えば、柳沢　健著「ＰＬＬ（位相同期ループ）応用回路」の第２８頁乃至第３６頁に説明されているように、ゼロクロスコンパレータにより交流入力信号をパルス化し、そのパルス幅をカウンタで比較することによって位相差及び周波数を検出して交流入力信号に同期した交流出力信号を出力する、いわゆるデジタルＰＬＬ（フェーズ・ロックド・ループ）方式の周期性信号制御装置が知られている。また前述の「ＰＬＬ（位相同期ループ）応用回路」の第５頁乃至第２６頁には、交流入力信号と交流出力信号との乗算値から２つの信号の位相差を求め、この位相差を示す信号から交流出力電圧の周波数を決定し、交流入力信号に同期した交流出力電圧を出力するアナログＰＬＬ方式の周期性信号制御装置が開示されている。
【０００３】
また特許第３２３５６５１号公報には、周波数変化率を一定以下にするＰＬＬ方式の周期性信号制御装置の一例が開示されている。この特許第３２３５６５１号公報に記載の技術は、特許第３０５３００２号公報に記載された周波数検出装置を基礎としてＰＬＬを構成するものである。このＰＬＬは、以下のような構成上の特徴を持つ。
【０００４】
１）２段のアナログＰＬＬ構成となっており、一段目のＰＬＬでは交流入力信号と基準周波数の周波数差を求めている（交流入力信号と交流出力信号との周波数差ではない）。この周波数差は、ＰＩ制御の積分要素の出力から求められている。このように積分要素出力のため瞬時値を処理するものではない。
【０００５】
２）この周波数差検出信号を２段目のＰＬＬへ入力し、リミッタを通過させることにより周波数変化率を設定している。同期中に入力信号の周波数が変化した場合には、基準周波数との差にあたる信号が２段目のＰＬＬに入力され、出力信号は一定の周波数変化率以下で追従する。
【０００６】
【発明が解決しようとする課題】
前者のデジタルＰＬＬ方式では、ゼロクロスコンパレータを採用していることから、ゼロクロス付近のノイズに非常に弱い。無停電電源装置でこのデジタルＰＬＬ方式を使用した場合には、比較的電力事情の悪い環境においては誤動作することが多い。また、アナログＰＬＬ方式では、アナログ値を採用していることから、比較的ノイズには強いが、ゲイン設計が難しく、さらに簡単に周波数変化率を設定するのは困難であった。
【０００７】
また特許第３２３５６５１号公報に記載のＰＬＬを用いた技術は、比較的ノイズに強く、周波数変化率を設定できるものの以下のような問題を有している。
【０００８】
１）周波数差検出信号をＰＩ制御の出力から求めているため、定常状態になるまでに時間がかかる。そのため、同期引き込みを開始するまでの時間も長くかかっていた。
【０００９】
２）交流入力電圧に高調波電圧が含有されている場合、影響を受けることがあった。
【００１０】
３）瞬時の入出力周波数差検出信号を求めていないため、同期引き込み時に同期引き込みがしにくいポイントが存在していた。
【００１１】
また、周波数異常検出に関しては、前者のアナログＰＬＬを採用した場合には、周期性信号制御装置のほかに、別途、周波数異常検出回路を設けなければならなかった。また、後者の方式の場合には、定常状態になるまでに時間がかかり、交流入力信号に高調波電圧が含有されている場合、検出結果に影響を受けることがあった。
【００１２】
本発明の目的は、高調波電圧を含有した交流入力信号であっても、交流入力信号に同期した正弦波状の交流出力信号を発生させることができる周期性信号制御装置を提供することにある。
【００１３】
本発明の別の目的は、ノイズや高調波に影響されずに、高速で同期引き込みができる周期性信号制御装置を提供することにある。
【００１４】
本発明の他の目的は、ノイズや高調波の影響を受けることなく、瞬時に周波数を検出することができる周波数検出装置を提供することにある。
【００１５】
【課題を解決するための手段】
本発明は、周期性を有する交流入力信号に同期した周期性を有する交流出力信号を発生する周期性信号制御装置を改良の対象とする。基本的な周期性信号制御装置は、第１の正弦波信号発生回路と、第１の位相差検出回路と、第２の正弦波信号発生回路と、第２の位相差検出回路と、周波数差検出回路と、加算回路と、周波数変化率リミッタ回路とを備えている。第１の正弦波信号発生回路は、第１の指令信号に応じて周波数が変化する第１の正弦波信号を出力する。そして第１の位相差検出回路は、交流入力信号と第１の正弦波信号発生回路から出力された第１の正弦波信号との位相差を検出して第１の指令信号として出力する。第２の正弦波信号発生回路は、第２の指令信号に応じて周波数が変化する第２の正弦波信号を交流出力信号として出力する。第２の位相差検出回路は、第１の正弦波信号発生回路から出力された第１の正弦波信号と第２の正弦波信号発生回路から出力された第２の正弦波信号の位相差を検出して位相差検出信号を出力する。そして周波数差検出回路は、第１の正弦波信号発生回路から出力された第１の正弦波信号と第２の正弦波信号発生回路から出力された第２の正弦波信号の周波数差を検出して周波数差検出信号を出力する。また加算回路は、第２の位相差検出回路から出力された位相差検出信号と周波数差検出回路から出力された周波数差検出信号とを加算する。周波数変化率リミッタ回路は、加算回路の出力を入力として第２の正弦波信号の周波数変化率を一定値以下にし且つ第２の正弦波信号を交流入力信号に同期させるための第２の指令信号を第２の正弦波信号発生回路に出力する。本発明においては、特に、第１の位相差検出回路及び第１の正弦波信号発生回路が、フェーズ・ロックド・ループを構成していることを特徴とする。このフェーズ・ロックド・ループは、瞬時値を処理するため、高速で応答することができ、高調波電圧を含有した交流入力信号であっても、このフェーズ・ロックド・ループが追従して、交流入力信号に同期した正弦波状の交流出力信号を発生させることができる。そしてこのフェーズ・ロックド・ループの出力即ち第１の正弦波発生回路の出力（第１の正弦波信号）は、交流入力信号の基本波成分となるものである。したがってこの基本波成分となる第１の正弦波信号と交流出力信号（第２の正弦波信号）の瞬時周波数差を周波数差検出回路で求め、この瞬時の周波数差検出信号を第２の位相差検出回路から出力された位相差検出信号に加えて、この加算信号に基づいて周波数変化率リミッタ回路から第２の指令信号を出力するようにすれば、ノイズや高調波に影響されずに、高速で同期引き込みができるようになる。
【００１６】
この基本構成を、周期性を有する単相交流入力信号に同期した周期性を有する単相交流出力信号を発生する周期性信号制御装置に適用する場合に、次のように変形することもできる。この変形例では、第１の正弦波及び余弦波信号発生回路と、第１の位相差検出回路と、第２の正弦波及び余弦波信号発生回路と、周波数差検出回路と、第２の位相差検出回路と、加算回路と、周波数変化率リミッタ回路と、正弦波信号発生回路とを備えている。第１の正弦波及び余弦波信号発生回路は、第１の指令信号に応じて周波数が変化する第１の正弦波信号及び第１の余弦波信号を出力する。そして第１の位相差検出回路は、交流入力信号と第１の正弦波及び余弦波信号発生回路から出力された第１の余弦波信号とを乗算する乗算器及び該乗算器の出力から交流入力信号の角周波数の二倍の周波数成分を除去するローパス・フィルタにより構成されて、交流入力信号と第１の正弦波信号との位相差を検出して第１の指令信号として出力する。第２の正弦波及び余弦波信号発生回路は、第２の指令信号に応じて周波数が変化する第２の正弦波信号及び第２の余弦波信号とを発生し第２の正弦波信号を単相交流出力信号として出力する。また周波数差検出回路は、第１の正弦波及び余弦波信号発生回路から出力された第１の正弦波信号及び第１の余弦波信号と第２の正弦波及び余弦波信号発生回路から出力された第２の正弦波信号及び第２の余弦波信号の瞬時値から交流入力信号と交流出力信号との周波数差を演算により求める。そして第２の位相差検出回路は、第１の正弦波及び余弦波信号発生回路から出力された第１の正弦波信号及び第１の余弦波信号の瞬時値と第２の正弦波及び余弦波信号発生回路から出力された第２の正弦波信号及び第２の余弦波信号の瞬時値とを入力として、第１の正弦波信号と第２の正弦波信号との位相差を演算により求める。加算回路は第２の位相差検出回路から出力された位相差検出信号と周波数差検出回路から出力された周波数差検出信号とを加算する。周波数変化率リミッタ回路は、加算回路の出力を入力として第２の正弦波信号の周波数変化率を一定値以下にし且つ第２の正弦波信号を交流入力信号に同期させるための第２の指令信号を第２の正弦波及び余弦波信号発生回路に出力する。そしてこの場合にも、第１の位相差検出回路及び第１の正弦波信号発生回路は、フェーズ・ロックド・ループを構成している。
【００１７】
また本発明を、周期性を有する三相交流入力信号に同期した周期性を有する三相交流出力信号を発生する周期性信号制御装置に適用する場合には、次のようにする。この場合の周期性信号制御装置は、三相交流入力信号を二相信号に変換する３−２相変換回路と、第１の正弦波及び余弦波信号発生回路と、第１の位相差検出回路と、第２の正弦波及び余弦波信号発生回路と、周波数差検出回路と、第２の位相差検出回路と、加算回路と、周波数変化率リミッタ回路とを備えている。この場合には、第１の位相差検出回路が交流入力信号の代わりに、３−２相変換回路の出力を用いる点と、第２の正弦波及び余弦波信号発生回路が第２の指令信号に応じて周波数が変化する三相交流出力信号を発生する点と、第１の位相差検出回路が第１の正弦波及び余弦波信号発生回路から出力された第１の正弦波信号及び第１の余弦波信号と３−２相変換回路から出力された変換正弦波信号及び変換換余弦波信号の瞬時値に基づいて変換正弦波信号と第１の正弦波信号との位相差を検出する点で相違し、その他の構成は、前述の変形例とほぼ同じである。
【００１８】
なおいずれの場合においても、交流入力信号の周波数に異常があるか否かを判定する周波数異常検出回路と、周波数異常検出回路が周波数異常を検出すると、加算回路の出力が周波数変化率リミッタ回路に入力されるのを阻止し、周波数変化率リミッタ回路から第２の正弦波信号の周波数変化率を強制的に一定値以下にする強制指令信号を出力させる周波数異常時切換回路とを更に備えているのが好ましい。このような回路を更に備えれば、交流入力信号に周波数異常が発生したときには、同期をとることがなくなるため、交流入力信号側の周波数異常の影響を受けることなく交流出力信号を出力することができる。
【００１９】
なおこの場合、周波数変化率リミッタ回路は、同期に必要な周波数の変化量を予め定めた上限値に制限するリミッタと、リミッタの出力を積分して周波数値を出力する積分器とから構成することができる。そして周波数異常検出回路は、積分器から出力される周波数値と交流入力信号の基準周波数との加算値と予め定めた周波数異常検出用設定値とを比較して、加算値が周波数異常検出用設定値を超えると周波数異常と判定する判定回路を含んで構成することができる。このような回路構成であれば、簡単に交流入力信号の周波数異常を検出することができる。
【００２０】
また周波数異常検出回路は、第１の正弦波及び余弦波発生回路から出力される第１の正弦波信号及び第１の余弦波信号を入力とし、下記の式において、ｔｎがｎ番目のサンプリング時刻を示し、ｔｎ−１が（ｎ−１）番目のサンプリング時刻を示し、角周波数ωｓが２πｆｓ（但しｆｓは前記第１の正弦波及び余弦波発生回路から出力される前記第１の正弦波信号及び第１の余弦波信号の周波数）を示し、ｔｓがサンプリング時間を示し、前記第１の正弦波及び余弦波発生回路の入力信号と出力信号とが高速に同期しているものとして、
ｆｓ＝｛ｓｉｎ（ωｓ・ｔｎ）・ｃｏｓ（ωｓ・ｔｎ−１）−ｃｏｓ（ωｓ・ｔｎ）・ｓｉｎ（ωｓ・ｔｎ−１）｝／２πｔｓの演算式に基づいて入力周波数ｆ（≒ｆｓ）を演算により求める入力周波数検出回路と、入力周波数検出回路により求めた入力周波数ｆ（≒ｆｓ）と予め定めた周波数異常検出用設定値とを比較して、加算値が周波数異常検出用設定値を超えると周波数異常と判定する判定回路とを含んで構成することができる。なお前述の入力周波数検出回路と、被測定交流入力信号に同期する正弦波信号及び余弦波信号を発生する第１の正弦波及び余弦波信号発生回路とから周波数検出装置を構成してもよいのは勿論である。このような周波数検出装置は、ノイズや高調波の影響を受けることなく、瞬時に周波数を検出することができる。
【００２１】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。
【００２２】
図１は、本発明の周期性信号制御装置の実施の形態の一例の基本構成を示すブロック図である。この周期性信号制御装置は、第１の位相差検出回路１と、第１の正弦波信号発生回路２と、第２の位相差検出回路３と、周波数差検出回路４と、加算回路５と、周波数変化率リミッタ回路８と、第２の正弦波信号発生回路９とを備えている。第１の位相差検出回路１は、交流入力信号と第１の正弦波信号発生回路２から出力された第１の正弦波信号との位相差を検出して第１の指令信号として出力する。第１の正弦波信号発生回路２は、第１の指令信号に応じて周波数が変化する第１の正弦波信号を出力する。第１の位相差検出回路１及び第１の正弦波信号発生回路２は、後に詳しく説明するように、瞬時値を処理するフェーズ・ロックド・ループを構成している。
【００２３】
また第２の正弦波信号発生回路９は、後述する第２の指令信号に応じて周波数が変化する第２の正弦波信号を交流出力信号として出力する。第２の位相差検出回路３は、第１の正弦波信号発生回路２から出力された第１の正弦波信号と第２の正弦波信号発生回路９から出力された第２の正弦波信号の位相差を検出して位相差検出信号を出力する。また周波数差検出回路４は、第１の正弦波信号発生回路２から出力された第１の正弦波信号と第２の正弦波信号発生回路９から出力された第２の正弦波信号の周波数差を検出して周波数差検出信号を出力する。加算回路５は、第２の位相差検出回路３から出力された位相差検出信号と周波数差検出回路４から出力された周波数差検出信号とを加算する。周波数変化率リミッタ回路８は後述するリミッタ６と積分器７とから構成され、加算回路５の出力を入力として第２の正弦波信号（交流出力信号）の周波数変化率を一定値以下にし且つ第２の正弦波信号（交流出力信号）を交流入力信号に同期させるための第２の指令信号を第２の正弦波信号発生回路９に出力する。
【００２４】
この実施の形態の周期性信号制御装置は、比較的ノイズに強く、簡単に周波数変化率を設定できる。この実施の形態の動作について説明する。まず交流入力信号と第１の正弦波信号発生回路２から出力される第１の正弦波信号の位相差（第１の指令信号）を第１の位相差検出回路１によって求め、第１の位相差検出回路１の出力（第１の指令信号）は第１の正弦波信号発生回路２に入力される。第１の正弦波信号発生回路２では、出力される第１の正弦波信号の周波数を第１の指令信号に応じて変化させて、交流入力信号との位相差を無くすような第１の正弦波信号を出力する。これにより交流入力信号に同期した正弦波信号が得られる。第１の正弦波信号発生回路２が発生する第１の正弦波信号の周波数には、周波数変化率の上限を設けておらず、周波数変動可能幅を大きくすることにより、高速で交流入力信号に同期するようにしている。また、第１の正弦波信号発生回路２で得られた第１の正弦波信号は、交流入力信号と同期しているときは、周波数が交流入力信号と同じであり、振幅は交流入力信号に左右されない値となっている。この第１の正弦波信号発生回路２から出力される第１の正弦波信号と第２の正弦波信号発生回路９から出力される第２の正弦波信号の位相差を第２の位相差検出回路３によって求める。また、周波数差検出回路４によって第１の正弦波信号発生回路２と第２の正弦波信号発生回路９から出力される第２の正弦波信号の周波数差を求める。このとき、第１の正弦波信号発生回路２と第２の正弦波信号発生回路９から出力される第１及び第２の正弦波信号の振幅が同じであれば、後で説明するように精度よく、その周波数差を検出できる。そのため、この実施の形態では、振幅の変動がある交流入力信号を直接用いずに、交流入力信号に同期し、振幅が一定である第１の正弦波信号発生回路２の出力信号（第１の正弦波信号）を用いている。もし、交流入力信号の振幅が一定である場合には、第１の正弦波信号発生回路２の出力を用いずに、そのまま交流入力信号を第２の位相差検出回路３に入力するようにしてもよいのは勿論である。
【００２５】
第２の位相差検出回路３と周波数差検出回路４の出力は加算回路５により加算され、リミッタ６及び積分器７を介して第２の正弦波信号発生回路９へ入力される。第２の正弦波信号発生回路９から出力される第２の正弦波信号（交流出力信号）は、リミッタ６によって周波数の変化が制限されることになる。リミッタ６の入力は、交流入力信号に交流出力信号が同期するために必要な周波数の変化量を示すものである（周波数変化率）。交流信号の位相、周波数、周波数変化率は、それぞれ位置、速度、加速度と同じ関係にあり、周波数変化率は、周波数の微分値に相当する値である。つまり、この周波数変化量（＝周波数変化率）は、リミッタ６によって上限が制限され、上限が制限された周波数変化量は積分器７によって同期に必要な周波数値（第２の指令信号）に変換される。
【００２６】
第２の正弦波信号発生回路９からは、積分器７から出力される周波数値に従って第２の正弦波信号が出力される。ここで、第２の位相差検出回路３から出力される位相差検出信号のみをリミッタ６及び積分器７を介して第２の正弦波信号発生回路９に入力して第２の正弦波信号を出力しようとする場合について考える。図２は、周波数差検出信号を用いず、位相差検出信号のみで同期引き込みを行おうとした場合の位相差φ及び周波数ｆと時間との関係を示しており、特に位相差φがπ／２、周波数ｆがｆ０で入力信号と出力信号が等しい状態から同期の引き込みを行う場合を示している。この場合には、積分器７により位相差と出力周波数の関係は同図のようになり、位相差φがゼロとなった時点で周波数ｆが最大となり、同期の引き込みが困難となる。次に、リミッタ６の入力に、位相差検出信号と周波数差検出信号を加算した加算信号を入力するが、リミッタ６の出力側に配置する積分器７を用いなかった場合を想定する。この場合には、交流入力信号の周波数が基準周波数とリミッタ６で定める周波数変化量の上限値とを加算した値以上になったときには同期ができなくなる。そのためどうしても積分器７が必要となる。即ち「出力周波数≦基準周波数＋リミッタ値＜入力周波数」の関係では、同期できないのである。つまり、積分器７を用いて同期引き込みを行う場合には、図３のような関係になっている必要がある。すなわち周波数変化率と周波数の関係は、微分または積分の関係にあり、図３の周波数ｆの変化を得るためには、周波数変化率が点線のように変化しなくてはならない（周波数の微分値）。このような点線の軌道は、位相差φと周波数差Δｆの加算値から作り出すことができる。そのため、図１におけるリミッタ６の入力には、位相差φを示す位相差検出信号と周波数差Δｆを示す周波数差検出信号とを加算回路５で加算した加算信号が入力されているのである。
【００２７】
図１の構成であれば、同期引き込みは可能である。しかしながら交流入力信号の周波数に異常が発生した場合に、同期引き離しをすることはできない。同期引き離しのためには、図４に示すような回路の追加が必要である。なお図４の回路では、交流入力信号の周波数に異常があるか否かを判定する周波数異常検出回路１０と、周波数異常検出回路１０が周波数異常を検出すると、加算回路５の出力が周波数変化率リミッタ回路８に入力されるのを阻止し、周波数変化率リミッタ回路８から第２の正弦波信号の周波数を予め定めた基準周波数ｆ０に徐々に一致させる強制指令信号を第２の指令信号として出力させる周波数異常時切換回路１１とを備えている。この例では、周波数異常検出回路１０は、積分器７から出力される周波数値と交流入力信号の基準周波数ｆ０との加算値と予め定めた周波数異常検出用設定値とを比較して、加算値が周波数異常検出用設定値を超えると周波数異常と判定する判定回路１０ａを含んで構成されている。なお第２の正弦波信号発生回路９は、積分器７から出力される周波数値と交流入力信号の基準周波数ｆ０とを加算する加算器９ａと、加算器９ａから出力される加算値を入力してカウントを実行するカウンタ９ｂと、このカウンタ９ｂから出力されるアドレスに対応した正弦波信号の振幅値がメモリされたテーブル９ｃとから構成されている。テーブル９ｃからは、カウンタ９ｂからの指示に応じて順次メモリ値が出力されて、正弦波信号が出力されることになる。なお交流入力信号が三相交流信号の場合には、テーブル９ｃには余弦波信号と三相分の交流信号に対応した振幅値データとがメモリされることになる。この場合、三相分の交流信号の一つが正弦波信号となる。またこの例では、周波数異常時切換回路１１は、信号切換スイッチ回路１２と「−１」のゲインを有するフィードバックループ１３とから構成されている。
【００２８】
この回路では、周波数異常を検出すると、現在の出力周波数（ｆｘ＝Δｆｘ＋ｆ０）から設定された周波数変化率以下で、出力周波数を基準周波数ｆ０に徐々に一致させる強制指令信号を第２の指令信号として出力する。積分器７の出力と基準周波数ｆ０の加算値は、第２の正弦波信号発生回路９の出力周波数を示しており、同期が確認されていれば交流入力信号と同じ周波数であると考えることができる。従って、第２の正弦波信号発生回路９への入力信号値が周波数異常検出回路１０の判定回路１０ａに設定した値から外れるような周波数となった場合には、入力周波数異常と判定して、判定回路１０ａからの信号に基づいて信号切換スイッチ回路１２のスイッチは正常側から異常側へと切り換わる。切り換え後の交流出力信号の周波数は、基準周波数ｆ０に近づくことになる。このような回路を備えれば、交流入力信号に周波数異常が発生したときには、同期をとることがなくなるため、交流入力信号側の周波数異常の影響を受けることなく交流出力信号を出力することができる。
【００２９】
図５は、周波数異常を検出するための周波数異常検出回路１４の別の例を示している。この例では、周波数異常検出回路１４は、第１の正弦波信号発生回路２を正弦波信号と余弦波信号とを出力できるように変形して作った第１の正弦波及び余弦波信号発生回路２´から出力される第１の正弦波信号及び第１の余弦波信号を入力とし、下記の式（１）を用いて入力周波数ｆ（≒ｆｓ）を検出する入力周波数検出回路１４ａを備えている。
【００３０】
【数１】
2004064515.tif 000003
ここで、第１の正弦波及び余弦波信号発生回路２´からは正弦波信号［Ｂｎｓｉｎ＝ｓｉｎ（ωｓｔ）］及び余弦波信号［Ｂｎｃｏｓ＝ｃｏｓ（ωｓｔ）］が出力され、Ｂｎｓｉｎの下付きとなっているｎは、ｎ番目のサンプリング値を示しているものとし、ｎ−１は（ｎ−１）番目の値を示しているものとする。また、ｔｎがｎ番目のサンプリング時刻を示し、ｔｎ−１が（ｎ−１）番目のサンプリング時刻を示し、角周波数ωｓは２πｆｓ（但しｆｓは前記第１の正弦波及び余弦波発生回路から出力される前記第１の正弦波信号及び第１の余弦波信号の周波数）を示し、ｔｓがサンプリング時間を示すものである。そして第１の正弦波及び余弦波発生回路の入力信号と出力信号とが高速に同期しているものとし、入力周波数ｆとｆｓとが同じと考えられるｆ（≒ｆｓ）ものとする。上記式（１）は、第１の正弦波及び余弦波信号発生回路２´から出力される信号のサンプリング値から入力周波数ｆ（≒ｆｓ）が演算できることを示している。図５では、上記式（１）に基づいて求めた入力周波数ｆｓと予め定めた周波数異常検出用設定値とを判定回路１４ｂで比較して、入力周波数ｆｓが予め定めた周波数異常検出用設定値から外れるような値になると、前述と同様に周波数異常と判定して信号切換スイッチ回路１２のスイッチが判定回路１４ｂからの出力で正常側から異常側に切り換えられる。なおこの周波数異常検出用設定値は、例えば基準周波数ｆ０（５０Ｈｚまたは６０Ｈｚ）±５％の値として定めることができる。周波数異常検出用設定値の定め方は任意である。図５に示されるような周波数検出装置は、ノイズや高調波の影響を受けることなく、瞬時に周波数を検出することができる。
【００３１】
次に本発明の周期性信号制御装置の第２の実施の形態を図６を用いて説明する。なお図６においては、図１に示した第１の実施の形態で用いられるブロックと同じ機能を果すブロックには、図１に示した符号と同じ符号を付して説明を省略し、図１の実施の形態で用いられるブロックと類似した機能を果すブロックには図１に付した符号にダッシュを付した符号を付す。図６に示した実施の形態は、交流入力信号が三相の場合である。この場合の周期性信号制御装置は、三相交流入力信号を二相信号に変換する３−２相変換回路１５と、第１の位相差検出回路１´と、第１の正弦波及び余弦波信号発生回路２´と、第２の位相差検出回路３´と、周波数差検出回路４´と、加算回路５と、周波数変化率リミッタ回路８と第２の正弦波及び余弦波信号発生回路９´とを備えている。
【００３２】
まず、３−２相変換回路１５は、三相交流入力信号を次式（２）に基づき３−２相変換を行う。
【００３３】
【数２】
2004064515.tif 000004
ここで、上に示したνＲ、νＳ、νＴはそれぞれ三相交流入力信号であり、ＶＲはＲ相実効値、ＶＳはＳ相実効値及びＶＴはＴ相実効値である。
【００３４】
また、第１の正弦波及び余弦波信号発生回路２´からは第１の正弦波信号［Ｂｎｓｉｎ＝ｓｉｎ（ωｓｔ）］及び第１の余弦波信号［Ｂｎｃｏｓ＝ｃｏｓ（ωｓｔ）］が出力される。上記式（１）で扱っている各式と同様に、その角周波数ωｓは２πｆｓである（但しｆｓは第１の正弦波及び余弦波発生回路から出力される第１の正弦波信号及び第１の余弦波信号の周波数である）。そして、３−２相変換された信号との位相差はφである。第１の正弦波及び余弦波信号発生回路２´から出力される信号を基準として考えると、３−２相変換された信号と第１の正弦波及び余弦波信号発生回路２´から出力される信号の間には次式（３）が成り立つ。
【００３５】
【数３】
2004064515.tif 000005
上式において、Ａ１及びＡ２がほぼ同じＡであり、また交流入力周波数の角周波数ω及び第１の正弦波及び余弦波信号発生回路２´の出力の角周波数ωｓがほぼ同じであれば、φがゼロに近い辺りにおいては式（３）は次式（４）のように近似できる。
【００３６】
【数４】
2004064515.tif 000006
上記式は、交流入力信号と第１の正弦波及び余弦波信号発生回路２´から出力される信号の位相差、即ち第１の位相差検出回路１´の出力を示している。（４）式は、位相差を交流入力信号及び第１の正弦波及び余弦波信号発生回路２´の出力信号の瞬時値から求めることができることを示している。もし、Ａ１及びＡ２の振幅が異なる場合（三相不平衡状態）には、主にωの２倍の周波数成分で、Ａ１及びＡ２の差の振幅成分が現れることになる。この場合は、同期に影響を与えない範囲で使用するかローパス・フィルタによって２倍の周波数成分を除去して使用するなどの方法が考えられる。
【００３７】
第１の正弦波及び余弦波信号発生回路２´は、この位相差φを示す位相差検出信号を第１の指令信号として第１の正弦波及び第１の余弦波を出力する。第１の正弦波及び余弦波信号発生回路２′内では、位相差φを示す位相差検出信号と基準周波数ｆ０を示す信号とが加算器２´ａで加算されて瞬時周波数信号が決定される。この瞬時周波数信号から、例えば電圧制御発振器（ＶＣＯ）を用いて正弦波及び余弦波を出力することができる。この処理は、図示のようにデジタルにて行うこともできる。この例では、正弦波データ及び余弦波データがテーブル２´ｃにテーブル値として格納されており、カウンタ２´ｂの出力を参照してテーブル２´ｃは正弦波信号及び余弦波信号を出力する。加算器２´ａから出力される瞬時周波数信号はカウンタ２´ｂに入力され、カウンタ２´ｂはカウントアップを行う。この動作は積分動作になり、周波数信号は積分されて位相を示す値となる。このテーブル２´ｃは、この値が示すテーブル値を参照して正弦波及び余弦波を出力する。
【００３８】
次に、第１の正弦波及び余弦波信号発生回路２´から出力された第１の正弦波信号Ｂｎｓｉｎ及び第２の余弦波信号Ｂｎｃｏｓと第２の正弦波信号発生回路９´から出力された第２の正弦波信号［Ｃｎｓｉｎ＝ｓｉｎ（ωｏｔ）］及び第２の余弦波信号［Ｃｎｃｏｓ＝ｃｏｓ（ωｏｔ）］の位相差φ２を第２の位相差検出回路３´で求める。第２の位相差検出回路３´では、上記（３）式及び（４）式と同様にして位相差φ２を求める。第１の正弦波及び余弦波信号発生回路２´及び第２の正弦波及び余弦波信号発生回路９´から出力される信号の振幅は１であるので位相差φ２は、次式（５）のようになる。
【００３９】
【数５】
2004064515.tif 000007
また、第１の正弦波及び余弦波信号発生回路２´及び第２の正弦波及び余弦波信号発生回路９´の出力信号から次式（６）も導くことができる。
【００４０】
【数６】
2004064515.tif 000008
ここで、Ｄｎｓｉｎの下付となっているｎは、ｎ番目のサンプリング値を示しているものとし、ｎ−１は（ｎ−１）番目の値を示しているものとすると、式（５），式（６）から次式（７）を導くことができる。
【００４１】
【数７】
2004064515.tif 000009
上記式（７）においては、Δωは周波数差（＝ωｓ−ωｏ）であり、ｔｓはサンプリングタイムである。式（７）は、周波数差Δω（＝２πΔｆ）を第１の正弦波及び余弦波信号発生回路２´及び第２の正弦波及び余弦波信号発生回路９´から出力される信号の瞬時値から求められることを示している。
【００４２】
図６の実施の形態では、第２の位相差検出回路３´が式（５）の内容に従って位相差φ２を演算し、周波数差検出回路４´が式（７）の内容に従って周波数差Δｆ（＝Δω／２π）を演算する。この位相差φ２を示す位相差検出信号と周波数差Δｆを示す周波数差検出信号は、加算回路５により加算され、リミッタ６を介して積分器７へ入力される。第１の実施の形態と同様に、リミッタ６では、周波数変化率が制限されることになる。また積分器７の出力と基準周波数ｆｏの加算値は、第２の正弦波及び余弦波信号発生回路９´が出力する瞬時周波数を示している。第２の正弦波及び余弦波信号発生回路９´は、第１の正弦波及び余弦波信号発生回路２´と同様に、加算器９´ａとカウンタ９´ｂとテーブル９´ｃとから構成される。カウンタ９´ｂからの信号に応じてテーブル９´ｃから第２の余弦波と三相分の交流信号ＶＵ，ＶＶ，ＶＷが出力される。交流信号ＶＵが第２の正弦波として兼用されている。
【００４３】
なお交流入力電圧の電圧変動及び不平衡がない場合は、上記式（２）で示した３−２相変換の出力をそのまま図６における第２の位相差検出回路３´と周波数差検出回路４´へ入力することによって交流入力に同期した信号を出力すればよい。
【００４４】
図７は、本発明の周期性信号制御装置の第３の実施の形態の構成を示すブロック図である。この実施の形態は、交流入力信号が単相の場合の例である。この実施の形態では、図６に示した第２の実施の形態において、３−２相変換回路１５から第１の正弦波及び余弦波信号発生回路２´までの部分を変更した。この例では、第１の正弦波及び余弦波信号発生回路２′と、第１の位相差検出回路１と、第２の正弦波及び余弦波信号発生回路９´と、周波数差検出回路４´と、第２の位相差検出回路３´と、加算回路５と、周波数変化率リミッタ回路８とを備えている。第１の正弦波及び余弦波信号発生回路２´は、第１の指令信号に応じて周波数が変化する第１の正弦波信号及び第１の余弦波信号を出力する。そして第１の位相差検出回路１は、交流入力信号と第１の正弦波及び余弦波信号発生回路２´から出力された第１の余弦波信号とを乗算する乗算器１ａ及び該乗算器１ａの出力から交流入力信号の角周波数の二倍の周波数成分を除去するローパス・フィルタ１ｂとにより構成され、交流入力信号と第１の正弦波信号との位相差φを検出して第１の指令信号として出力する。第２の正弦波及び余弦波信号発生回路９´は、第２の指令信号に応じて周波数が変化する第２の正弦波信号及び第２の余弦波信号とを発生し第２の正弦波信号を単相交流出力信号として出力する。また周波数差検出回路４´は、第１の正弦波及び余弦波信号発生回路２´から出力された第１の正弦波信号及び第１の余弦波信号と第２の正弦波及び余弦波信号発生回路９´から出力された第２の正弦波信号及び第２の余弦波信号の瞬時値から上記（７）式に従って交流入力信号と交流出力信号との周波数差を演算により求める。そして第２の位相差検出回路３´は、第１の正弦波及び余弦波信号発生回路２´から出力された第１の正弦波信号及び第１の余弦波信号との位相差を上記（５）式に基づいて求める。加算回路５以降の構成は上記第２の実施の形態と実質的に同じである。すなわち第２の位相差検出回路３´から出力された位相差検出信号と周波数差検出回路４´から出力された周波数差検出信号を入力として、周波数変化率リミッタ回路８は、第２の正弦波信号の周波数変化率を一定値以下にし且つ第２の正弦波信号を交流入力信号に同期させるための第２の指令信号を第２の正弦波及び余弦波信号発生回路９´に出力する。第１の位相差検出回路１及び第１の正弦波及び余弦波信号発生回路２´は、瞬時値を処理するフェーズ・ロックド・ループを構成している。
【００４５】
この実施の形態においては、交流入力信号と第１の正弦波及び余弦波信号発生回路２´から出力される余弦波を乗算すると式（８）のようになる。
【００４６】
【数８】
2004064515.tif 000010
ここで、交流入力信号と第１の正弦波及び余弦波信号発生回路２´からの余弦波信号の乗算値をローパス・フィルタ１ｂに通すことによりωの２倍の周波数成分が除去され式（８）は次式（９）のように表される。
【００４７】
【数９】
2004064515.tif 000011
なおローパス・フィルタを通すことにより、式（８）及び（式９）におけるｓｉｎ（（ω＋ωｓ）ｔ＋φ）の部分は除去され、φがゼロ近辺においてはφ≒ｓｉｎ（φ）であるため、φは式（９）のようにφ≒（ＡｎｓｉｎＢｎｃｏｓ）×２／Ａになる。
【００４８】
ローパス・フィルタ１ｂの出力は位相差φを示しており、第１の正弦波及び余弦波信号発生回路２´に第１の指令信号として入力される。その他の部分については上記の説明のとおりである。
【００４９】
尚図４及び図５に示した周波数異常検出回路を、図６及び図７に示した実施の形態と組み合わせることができるのは当然である。
【００５０】
【発明の効果】
本発明によれば、ノイズに強く、また高調波電圧が含有した波形でも安定して同期ができ、かつ入力周波数が変化したときも一定の周波数変化率以下で同期追従することができる。また、非同期状態からの同期引き込み時にも高速で一定の周波数変化率以下で引き込むことが可能であり、また引き離し時も一定の周波数変化率以下で所定の周波数にすることができる。また、複雑で高価な周波数異常検出回路を必要とせず、制御装置内の信号の状態を判定することで簡単にかつ高速に入力周波数異常を検出できる。さらに、ノイズ及び高調波電圧に対しても比較的強い構成の周波数検出装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の周期性信号制御装置の実施の形態の一例の基本構成を示すブロック図である。
【図２】周波数差検出信号を用いず、位相差検出信号のみで同期引き込みを行おうとした場合の位相差及び周波数と時間との関係を示す図である。
【図３】図１の実施の形態の周波数と位相差の動作に関する説明に用いる図である。
【図４】周波数異常検出回路の一例を示す図である。
【図５】周波数異常検出回路の他の例を示す図である。
【図６】本発明の周期性信号制御装置の第２の実施の形態の構成を示すブロック図である。
【図７】本発明の周期性信号制御装置の第３の実施の形態の構成を示すブロック図である。
【符号の説明】
１　第１の位相差検出回路
２　第１の正弦波信号発生回路
３　第２の位相差検出回路
４　周波数差検出回路
５　加算回路
６　リミッタ
７　積分器
８　周波数変化率リミッタ回路
９　第２の正弦波信号発生回路
１０，１４　周波数異常検出回路
【図１】
2004064515.tif 000012
【図２】
2004064515.tif 000013
【図３】
2004064515.tif 000014
【図４】
2004064515.tif 000015
【図５】
2004064515.tif 000016
【図６】
2004064515.tif 000017
【図７】
2004064515.tif 000018