(57)【要約】【課題】プラズマプロセス時の電界の印加方向に影響されずに、プラズマチャージングダメージの抑制を図り得る半導体装置及びその製造方法を提供することにある。【解決手段】シリコン基板上に、ゲート絶縁膜６、ゲート電極７及びダイオードとして機能する活性領域５を設け、プラズマプロセスによって第１の層間絶縁層１０を形成する。次に、第１層間絶縁膜１０に、ダミー配線１３と、非ダミー配線１２ａ及び１２ｂとを同時に形成し、更に、第１層間絶縁膜１０の上に、プラズマプロセスによって、第２層間絶縁膜１１を形成する。このとき、ダミー配線１３は、活性領域５を第１層間絶縁膜１０に投影して得られる領域１５と重ならないように配置する。【選択図】  図１
2004363255.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート絶縁膜及び前記ゲート電極を被覆する絶縁層と、前記絶縁層に設けられた配線とを有する半導体装置であって、
前記半導体基板には、ダイオードとして機能する活性領域が形成され、
前記配線は、ダミー配線と、前記ゲート電極又は前記活性領域に電気的に接続される非ダミー配線とを少なくとも有し、
前記ダミー配線は、前記活性領域を前記半導体基板の法線方向に沿って前記絶縁層に投影して得られる領域と重ならないように配置されていることを特徴とする半導体装置。
【請求項２】
前記ダミー配線と非ダミー配線とが、ダマシン法によって同時に形成されたものであって、前記絶縁層に埋め込まれている請求項１記載の半導体装置。
【請求項３】
前記ダミー配線と非ダミー配線とが、同一の金属材料によって形成されている請求項２記載の半導体装置。
【請求項４】
前記金属材料が銅を含む金属材料である請求項３記載の半導体装置。
【請求項５】
半導体基板と、前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、複数の絶縁層とを有する半導体装置であって、
前記半導体基板には、ダイオードとして機能する活性領域が形成され、
前記複数の絶縁層のうち、最下層の絶縁層は、前記ゲート絶縁膜及び前記ゲート電極を被覆するように形成され、前記最下層の絶縁層には、第１のダミー配線と、前記ゲート電極又は前記活性領域に電気的に接続される第１の配線とが設けられ、
前記最下層の絶縁層よりも上層に位置する絶縁層には、第２のダミー配線と、前記第１の配線に電気的に接続される第２の配線とが設けられ、
前記第２のダミー配線は、前記活性領域を前記半導体基板の法線方向に沿って前記第２のダミー配線が設けられた絶縁層に投影して得られる領域と重ならないように配置されていることを特徴とする半導体装置。
【請求項６】
前記第１のダミー配線と前記第１の配線とが、ダマシン法によって同時に形成されたものであって、前記最下層の絶縁層に埋め込まれており、
同一の絶縁層に設けられた前記第２の配線と前記第２のダミー配線とが、ダマシン法によって同時に形成されたものであって、これらが設けられた前記絶縁層に埋め込まれている請求項５記載の半導体装置。
【請求項７】
前記第１のダミー配線、前記第１の配線、前記第２のダミー配線、及び前記第２の配線とが、同一の金属材料によって形成されている請求項６記載の半導体装置。
【請求項８】
前記金属材料が銅を含む金属材料である請求項７記載の半導体装置。
【請求項９】
（ａ）半導体基板上に、ゲート絶縁膜及びゲート電極の積層体と、ダイオードとして機能する活性領域とを少なくとも形成する工程と、
（ｂ）前記半導体基板上に、プラズマプロセスによって、前記積層体及び前記活性領域を被覆する第１の絶縁層を形成する工程と、
（ｃ）前記第１の絶縁層に、ダミー配線と、前記ゲート電極又は前記活性領域に電気的に接続される非ダミー配線とを同時に形成する工程と、
（ｄ）前記第１の絶縁層の上に、プラズマプロセスによって、第２の絶縁層を形成する工程とを有する半導体装置の製造方法であって、
前記（ｃ）の工程において、前記ダミー配線が、前記活性領域を前記半導体基板の法線方向に沿って前記絶縁層に投影して得られる領域と重ならないように、前記ダミー配線と前記非ダミー配線とを形成することを特徴とする半導体装置の製造方法。
【請求項１０】
前記（ｃ）の工程において、前記ダミー配線と前記非ダミー配線とをダマシン法によって形成する請求項９記載の半導体装置の製造方法。
【請求項１１】
前記第１の絶縁層及び前記第２の絶縁層が、シリコン酸化膜又はシリコン窒化膜である請求項９記載の半導体装置の製造方法。
【請求項１２】
（ａ）半導体基板上に、ゲート絶縁膜及びゲート電極の積層体と、ダイオードとして機能する活性領域とを少なくとも形成する工程と、
（ｂ）前記半導体基板上に、プラズマプロセスによって、前記積層体及び前記活性領域を被覆する下地絶縁層を形成する工程と、
（ｃ）前記下地絶縁層に、第１のダミー配線と、前記ゲート電極又は前記活性領域に電気的に接続される第１の配線とを同時に形成する工程と、
（ｄ）プラズマプロセスによって、前記下地絶縁層の上層に位置する絶縁層を形成する工程と、
（ｅ）前記（ｄ）の工程によって得られた絶縁層に、第２のダミー配線と、前記第１の配線に電気的に接続される第２の配線とを同時に形成する工程とを有する半導体装置の製造方法であって、
前記（ｅ）の工程において、前記第２のダミー配線が、前記活性領域を前記半導体基板の法線方向に沿って前記第２のダミー配線の形成される前記絶縁層に投影して得られる領域と重ならないように、前記第２のダミー配線と前記第２の配線とを形成することを特徴とする半導体装置の製造方法。
【請求項１３】
前記（ｃ）の工程において、前記第１のダミー配線と前記第１の配線とをダマシン法によって形成し、
前記（ｅ）の工程において、前記第２のダミー配線と前記第２の配線とをダマシン法によって形成する請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記下地絶縁層及び前記下地絶縁層の上層に位置する絶縁層が、シリコン酸化膜又はシリコン窒化膜である請求項１２記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路によって構成された半導体装置においては、高集積化が大きく進展してきている。特に、ＭＩＳ（  Ｍｅｔａｌ  Ｉｎｓｕｌａｔｅｄ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ）型の半導体装置においては、高集積化に対応するため、トランジスタ等の素子の微細化、高性能化が図られており、更なる微細化、高性能化も求められている。
【０００３】
また、このような半導体装置の配線の形成工程においては、プラズマＣＶＤやプラズマエッチングに代表されるプラズマプロセスの利用が増加している。これは、半導体装置の配線の形成工程においては、不純物の拡散の点や金属配線材料の耐熱性の点から熱処理量に制約があり、プラズマプロセスによれば熱処理量を小さくできるからである。
【０００４】
更に、近年においては、高性能化を図るため銅（Ｃｕ）配線が導入される場合があるが、銅（Ｃｕ）配線の形成にはダマシン法が使用されるため、この場合は、益々、プラズマプロセスの利用が増大する。
【０００５】
このように、プラズマプロセスはエッチング時だけでなく、成膜時にも多用されており、プラズマプロセスの利用は年々増加傾向にある。ところが、プラズマプロセスの利用増大に伴い、プラズマプロセスによるデバイス損傷が顕在化してきている。これを主に「プラズマチャージングダメージ」と呼び、近年大きくクローズアップされている。
【０００６】
このようなプラズマチャージングダメージを受けた半導体装置においては、デバイス特性が劣化するため、不良品となる。また、プラズマチャージングダメージの問題においては、特に、ゲート絶縁膜における信頼性の劣化が重大な問題となっている。
【０００７】
このような問題を解決するため、特許文献１には、半導体基板上に、保護ダイオードを設けた半導体装置が開示されている。特許文献１に開示された半導体装置においては、プラズマチャージングダメージを生じさせるチャージング電流は保護ダイオードを介して設置電位に逃がされる。このため、チャージング電流がゲート絶縁膜に印加されるのが抑制され、ゲート絶縁膜の破壊が回避される。
【０００８】
【特許文献１】
特開平１０−１７３１５７号公報（第２０段落、第２図−第９図）
【０００９】
【発明が解決しようとする課題】
しかしながら、保護ダイオードが形成された半導体基板にプラズマプロセスを実施した場合は、以下に示す問題が生じることがある。図６を用いて従来の半導体装置の製造方法について説明しながら、この問題を説明する。
【００１０】
図６は、従来の半導体装置における層間絶縁膜の形成工程を示す断面図であり、図６（ａ）は半導体基板の法線方向に沿って切断した断面図、図６（ｂ）は図６（ａ）に示す切断線Ｃ−Ｃ´に沿って切断した断面図である。図６に示す半導体装置は、多層配線構造を有している。
【００１１】
最初に、素子分離３２とｎウェル（ｎ  ｗｅｌｌ）３３とが設けられたｐ型シリコン基板３１上に、ゲート絶縁膜３６を形成する。素子分離３２の形成方法としては、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法を用いることができる。次に、ゲート絶縁膜（膜厚２．２ｎｍ）３６の上にゲート電極３７を形成し、ゲート絶縁膜３６及びゲート電極３７の両側面にサイドウォール３８を形成する。なお、ゲート電極３７はｐ＋ポリシリコンによって形成されている。
【００１２】
次いで、イオン注入によって、保護ダイオードとして機能する活性領域（ｐ＋）３５、ソース（ｐ＋）領域３４ａ及びドレイン（ｐ＋）領域３４ｂを形成する。これにより、ゲート絶縁膜６及びゲート電極７を備えたｐチャンネルＭＯＳトランジスタが形成する。その後、プラズマＣＶＤ装置（図示せず）によってプラズマを発生させて、第１層間絶縁膜４０を成膜する。
【００１３】
更に、第１層間絶縁膜４０にコンタクトホールを形成し、タングステンを充填してＷプラグ３９ａ〜３９ｃを形成する。その後、ダマシン法を用いて、配線４２ａ、４２ｂ、４３及び４４を同時に形成する。これらの配線は銅配線（厚み５００ｎｍ）であり、第１層間絶縁膜４０に埋め込まれている。
【００１４】
なお、配線４２ａは、Ｗプラグ３９ｃを介してゲート電極３７に接続され、Ｗプラグ３９ｂを介して活性領域３５に接続されるように形成されている。配線４２ｂはＷプラグ３９ａを介して活性領域３５に接続されるように形成されている。
【００１５】
一方、図６（ｂ）からも分るように、配線４３及び４４は、ダマシン法で実施されるＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）工程における平坦性の確保のためのダミー配線である。また、配線４３及び４４は、その全周囲が第１の絶縁層４０と第２の絶縁層４１とによって絶縁されており、電気的に浮遊した状態にある。
【００１６】
次に、プラズマＣＶＤ装置（図示せず）によってプラズマを発生させて、第１層間絶縁膜４０の上に第２層間絶縁膜４１を成膜する。この後、上述した工程と同様にして、第２層間絶縁膜４１にもＷプラグ４８ａ及び４８ｂを形成し、更に配線４５ａ、配線４５ｂ及び配線４６を形成する。配線４６は、上記の配線４３及び４４と同様のダミー配線であり、配線４３及び４４の真上に位置している。
【００１７】
その後、図６に示すように、第２層間絶縁膜４１の上に、プラズマＣＶＤ装置（図示せず）によってプラズマを発生させて第３層間絶縁膜４７を成膜する。このように、層間絶縁膜の形成、Ｗプラグの形成、配線の形成を繰り返すことにより、所望の多層配線構造を有した半導体装置を得ることができる。
【００１８】
ところで、上述したように、プラズマＣＶＤ装置（図示せず）によるプラズマプロセスによって第１層間絶縁膜４０、第２層間絶縁膜４１及び第３層間絶縁膜４７を成膜するが、プラズマプロセス時においては、プラズマから紫外領域の光線がシリコン基板３１に向けて放射される。また、このような紫外領域の光線が活性領域３５に入射すると、入射した光線の量に応じてダイオードの整流特性が崩れ、活性領域５とｎウェル３との間において正方向へのリーク電流が増大するという現象が生じる。
【００１９】
このような現象が生じた場合は、例え、電界の印加方向が逆方向（シリコン基板からプラズマへと向かう方向）であったとしても、プラズマ１４からのチャージング電流は保護ダイオードを介して設置電位へと逃がされ、ゲート絶縁膜３７にかかる電気的ストレスは軽減される。
【００２０】
しかしながら、図６の例では、第２層間絶縁膜４１の成膜時においては、配線４４が活性領域３５の真上に位置し、第３層間絶縁膜４７の成膜時においては、配線４６の一つが活性領域３５の真上に位置している。なお、図６（ｂ）において、４５は、活性領域３５をシリコン基板３１の法線方向に沿って絶縁層４０の切断面に投影して得られる領域を示している。
【００２１】
このため、プラズマから保護ダイオードへ向けて放射された紫外領域の光線の一部は、第２層間絶縁膜４１の成膜時には配線４４によって吸収され、又第３層間絶縁膜４８の成膜時には配線４４と配線４６とによって吸収されてしまう。この場合、活性領域３５に入射する光量は十分でなく、更に、発生する正方向へのリーク電流も小さいといえる。
【００２２】
よって、電界の印加方向が逆方向である場合は、プラズマからのチャージング電流の一部は保護ダイオードを流れずに、ゲート絶縁膜３６へと向かい、ゲート絶縁膜３６に電気的なストレスを与えてデバイス特性を劣化させてしまう。また、プラズマプロセスにおいては、プラズマＣＶＤ装置における電圧波形の切り替えが行われることもあり、シリコン基板３１への電界の印加方向が、正方向でなく、逆方向となる場合は少なくないと言える。
【００２３】
このように、図６に示す例では、保護ダイオードが形成されているにもかかわらず、第２層間絶縁膜４１の成膜時と第３層間絶縁膜４８の成膜時との両方において電界の印加方向が逆方向となった場合は、二回に渡って、ゲート絶縁膜３６に電気的なストレスがかかることになる。このことから、保護ダイオードの役割の限界が指摘されている。
【００２４】
本発明の目的は、上記問題を解決し、プラズマプロセス時の電界の印加方向に影響されずに、プラズマチャージングダメージの抑制を図り得る半導体装置及びその製造方法を提供することにある。
【００２５】
【課題を解決するための手段】
上記目的を達成するために本発明にかかる第１の半導体装置は、半導体基板と、前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート絶縁膜及び前記ゲート電極を被覆する絶縁層と、前記絶縁層に設けられた配線とを有する半導体装置であって、前記半導体基板には、ダイオードとして機能する活性領域が形成され、前記配線は、ダミー配線と、前記ゲート電極又は前記活性領域に電気的に接続される非ダミー配線とを少なくとも有し、前記ダミー配線は、前記活性領域を前記半導体基板の法線方向に沿って前記絶縁層に投影して得られる領域と重ならないように配置されていることを特徴とする。
【００２６】
上記第１の半導体装置を用いれば、従来技術に示した図６の例に比べて、ダイオードとして機能する活性領域に入射する紫外領域の光線の量を増加させることができるので、ダイオードの整流特性を大きく崩れさせて活性領域における正方向へのリーク電流を増大させることができる。このため、プラズマによる電界の印加方向が逆方向となった場合であっても、プラズマからのチャージング電流を、ダイオードを介して設置電位へと逃がすことができ、プラズマプロセス中にゲート絶縁膜の受ける電気的なストレスを軽減することができる。
【００２７】
上記第１の半導体装置においては、前記ダミー配線と非ダミー配線とが、ダマシン法によって同時に形成されたものであって、前記絶縁層に埋め込まれている態様とするのが好ましい。この態様においては、前記ダミー配線と非ダミー配線とが、同一の金属材料によって形成されているのが好ましく、特には、前記金属材料が銅を含む金属材料であるのが好ましい。
【００２８】
また、上記目的を達成するために本発明にかかる第２の半導体装置は、半導体基板と、前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、複数の絶縁層とを有する半導体装置であって、前記半導体基板には、ダイオードとして機能する活性領域が形成され、前記複数の絶縁層のうち、最下層の絶縁層は、前記ゲート絶縁膜及び前記ゲート電極を被覆するように形成され、前記最下層の絶縁層には、第１のダミー配線と、前記ゲート電極又は前記活性領域に電気的に接続される第１の配線とが設けられ、前記最下層の絶縁層よりも上層に位置する絶縁層には、第２のダミー配線と、前記第１の配線に電気的に接続される第２の配線とが設けられ、前記第２のダミー配線は、前記活性領域を前記半導体基板の法線方向に沿って前記第２のダミー配線が設けられた絶縁層に投影して得られる領域と重ならないように配置されていることを特徴とする。
【００２９】
上記第２の半導体装置を用いても、上記第１の半導体装置と同様に、従来技術に示した図６の例に比べて、ダイオードとして機能する活性領域に入射する紫外領域の光線の量を増加させることができるので、ダイオードの整流特性を大きく崩れさせて活性領域における正方向へのリーク電流を増大させることができる。このため、上記第２の半導体装置においても、プラズマプロセス中にゲート絶縁膜の受ける電気的なストレスは軽減される。
【００３０】
上記第２の半導体装置においては、前記第１のダミー配線と前記第１の配線とが、ダマシン法によって同時に形成されたものであって、前記最下層の絶縁層に埋め込まれており、更に、同一の絶縁層に設けられた前記第２の配線と前記第２のダミー配線とが、ダマシン法によって同時に形成されたものであって、これらが設けられた前記絶縁層に埋め込まれている態様とするのが好ましい。この態様においては、前記第１のダミー配線、前記第１の配線、前記第２のダミー配線、及び前記第２の配線とが、同一の金属材料によって形成されているのが好ましく、特には、前記金属材料が銅を含む金属材料であるのが好ましい。
【００３１】
次に、上記目的を達成するために本発明にかかる第１の半導体装置の製造方法は、（ａ）半導体基板上に、ゲート絶縁膜及びゲート電極の積層体と、ダイオードとして機能する活性領域とを少なくとも形成する工程と、（ｂ）前記半導体基板上に、プラズマプロセスによって、前記積層体及び前記活性領域を被覆する第１の絶縁層を形成する工程と、（ｃ）前記第１の絶縁層に、ダミー配線と、前記ゲート電極又は前記活性領域に電気的に接続される非ダミー配線とを同時に形成する工程と、（ｄ）前記第１の絶縁層の上に、プラズマプロセスによって、第２の絶縁層を形成する工程とを有する半導体装置の製造方法であって、前記（ｃ）の工程において、前記ダミー配線が、前記活性領域を前記半導体基板の法線方向に沿って前記絶縁層に投影して得られる領域と重ならないように、前記ダミー配線と前記非ダミー配線とを形成することを特徴とする。
【００３２】
上記第１の半導体装置の製造方法を用いれば、プラズマプロセスによって第２の絶縁層を形成する際に、ダイオードとして機能する活性領域に入射する紫外領域の光線の量を、従来技術に示した図６の例に比べて増加させることができる。よって、ダイオードの整流特性を大きく崩れさせて活性領域における正方向へのリーク電流を増大させることができる。このため、プラズマによる電界の印加方向が逆方向となった場合であっても、プラズマからのチャージング電流を、ダイオードを介して設置電位へと逃がすことができ、プラズマプロセス中にゲート絶縁膜が受ける電気的なストレスを軽減しながら半導体装置を製造できる。
【００３３】
上記第１の半導体装置の製造方法においては、前記（ｃ）の工程において、前記ダミー配線と前記非ダミー配線とをダマシン法によって形成するのが好ましい。更に、前記第１の絶縁層及び前記第２の絶縁層が、シリコン酸化膜又はシリコン窒化膜であるのが好ましい。
【００３４】
また、上記目的を達成するために本発明にかかる第２の半導体装置の製造方法は、（ａ）半導体基板上に、ゲート絶縁膜及びゲート電極の積層体と、ダイオードとして機能する活性領域とを少なくとも形成する工程と、（ｂ）前記半導体基板上に、プラズマプロセスによって、前記積層体及び前記活性領域を被覆する下地絶縁層を形成する工程と、（ｃ）前記下地絶縁層に、第１のダミー配線と、前記ゲート電極又は前記活性領域に電気的に接続される第１の配線とを同時に形成する工程と、（ｄ）プラズマプロセスによって、前記下地絶縁層の上層に位置する絶縁層を形成する工程と、（ｅ）前記（ｄ）の工程によって得られた絶縁層に、第２のダミー配線と、前記第１の配線に電気的に接続される第２の配線とを同時に形成する工程とを有する半導体装置の製造方法であって、前記（ｅ）の工程において、前記第２のダミー配線が、前記活性領域を前記半導体基板の法線方向に沿って前記第２のダミー配線の形成される前記絶縁層に投影して得られる領域と重ならないように、前記第２のダミー配線と前記第２の配線とを形成することを特徴とする。
【００３５】
上記第２の半導体装置の製造方法を用いれば、前記（ｄ）の工程によって得られた絶縁層の上に、プラズマプロセスによって更に絶縁層を形成する際に、ダイオードとして機能する活性領域に入射する紫外領域の光線の量を、従来技術に示した図６の例に比べて増加させることができる。よって、上記第２の半導体装置の製造方法においても、ダイオードの整流特性を大きく崩れさせて活性領域における正方向へのリーク電流を増大させることができ、プラズマプロセス中にゲート絶縁膜が受ける電気的なストレスを軽減しながら半導体装置を製造できる。
【００３６】
上記第２の半導体装置の製造方法においては、前記（ｃ）の工程において、前記第１のダミー配線と前記第１の配線とをダマシン法によって形成し、前記（ｅ）の工程において、前記第２のダミー配線と前記第２の配線とをダマシン法によって形成するのが好ましい。更に、前記下地絶縁層及び前記下地絶縁層の上層に位置する絶縁層が、シリコン酸化膜又はシリコン窒化膜であるのが好ましい。
【００３７】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１にかかる半導体装置及び半導体装置の製造方法について、図１〜図４を参照しながら説明する。最初に、図１を用いて本実施の形態１にかかる半導体装置の構成について説明する。図１は、本発明の実施の形態１にかかる半導体装置の構成を部分的に示す断面図であり、図１（ａ）は半導体装置を構成する半導体基板の法線方向に沿って切断した断面図、図１（ｂ）は図１（ａ）に示す切断線Ａ−Ａ´に沿って切断した断面図である。
【００３８】
図１（ａ）に示すように、本実施の形態１にかかる半導体装置は、従来技術において図６に示した半導体装置と同様に、ｐ型シリコン基板１を備えており、シリコン基板１には複数の素子分離２が、所定の間隔をおいて、シリコン基板１上に露出するように形成されている。
【００３９】
また、シリコン基板１上の素子分離２間には、従来技術において図６に示した半導体装置と同様に、シリコン基板１の内部に形成されたｎウェル（ｎ  ｗｅｌｌ）３と、ゲート絶縁膜６と、ｐ＋ポリシリコンで形成されたゲート電極７と、シリコン基板１の表層部分に設けられたソース（ｐ＋）領域４ａ及びドレイン（ｐ＋）領域４ｂとによって、ｐチャンネルＭＯＳトランジスタが形成されている。
【００４０】
ゲート絶縁膜６及びゲート電極７は、従来技術において図６に示した半導体装置と同様に、互いに整合されるように形成されており、これらの両側面には、両側面を覆うようにサイドウォール８が形成されている。また、シリコン基板１には、保護ダイオードとして機能する活性領域（ｐ＋）５が形成されている。
【００４１】
また、シリコン基板１の上には、従来技術において図６に示した半導体装置と同様に、第１層間絶縁膜１０が形成されており、第１層間絶縁膜１０の上には第２層間絶縁膜１１が形成されている。更に、第１層間絶縁膜１０には、配線１２ａ、配線１２ｂ、及び配線１３が形成されている。なお、第１層間絶縁膜１０及び第２層間絶縁膜１１は、シリコン酸化膜又はシリコン窒化膜である。
【００４２】
配線１２ａ、配線１２ｂ、及び配線１３は、ダマシン法によって同時に形成された銅配線（厚み５００ｎｍ）であり、第１層間絶縁膜１０に埋め込まれている。これらの配線のうち、配線１３は、ダマシン法で実施されるＣＭＰ工程における平坦性の確保のためのダミー配線である。配線１３の全周囲は第１層間絶縁膜１０と第２層間絶縁膜１１とによって絶縁されており、配線１３は電気的に浮遊した状態にある。更に、配線１３は、図１（ｂ）に示すように、複数個で構成されており、正方形状に形成されている。
【００４３】
一方、配線１２ａ及び１２ｂは、非ダミー配線である。配線１２ａはＷプラグ９ａを介して活性領域５に接続されている。また、配線１２ｂは、Ｗプラグ９ｂを介して活性領域５に接続され、Ｗプラグ９ｃを介してゲート電極７に接続されている。なお、本実施の形態１においては、図１（ｂ）に示すように、配線１２ａ及び１２ｂは短冊状に形成されている。
【００４４】
なお、Ｗプラグ９ａ〜９ｃは、従来技術において図６に示したＷプラグ３９ａ〜３９ｃと同様に、第１層間絶縁膜１０に形成されたコンタクトホールに、タングステンを充填して形成されている。
【００４５】
このように、本実施の形態１にかかる半導体装置は、従来技術において図６に示した半導体装置と同様の構成を有しているが、以下に説明するように、この従来の半導体装置と異なる点を有している。
【００４６】
本実施の形態１においては、図１（ｂ）に示すように、従来技術において図６に示した半導体装置と異なり、ダミー配線である配線１３は、活性領域５をシリコン基板１の法線方向に沿って第１層間絶縁層１０に投影して得られる領域（投影領域）１５と重ならないように配置されている。つまり、図１（ｂ）から分るように、本実施の形態１においては、保護ダイオードとして機能する活性領域５の上方にはダミー配線１３は存在していない。このため、第２層間絶縁膜１１をプラズマプロセスによって形成する場合において、従来技術に示した図６の例に比べて、活性領域５に入射する紫外領域の光線の量は多くなっている。この点について以下に説明する。
【００４７】
図２に用いて、本実施の形態１にかかる半導体装置の製造方法及びダミー配線による作用について説明する。図２は、本発明の実施の形態１にかかる半導体装置の製造方法を示す断面図である。なお、図２は、図１に示す半導体装置を構成する第２層間絶縁膜１１の形成工程を示している。
【００４８】
最初に、素子分離２とｎウェル３とが設けられたシリコン基板１上に、ゲート絶縁膜６を形成する。次に、ゲート絶縁膜６の上にゲート電極７を形成し、ゲート絶縁膜６及びゲート電極７の両側面にサイドウォール８を形成する。次いで、例えばホウ素（Ｂ）イオンをイオン注入して、活性領域５、ソース（ｐ＋）領域４ａ及びドレイン（ｐ＋）領域４ｂを形成する。
【００４９】
その後、プラズマＣＶＤ装置（図示せず）によってプラズマを発生させて、第１層間絶縁膜１０を成膜する。なお、このとき、ゲート電極７に接続される配線は未だ形成されていないため、プラズマによるチャージ電流は発生しない。
【００５０】
次に、下地層間絶縁膜となる第１層間絶縁層１０に、底面に活性領域５の一端部分が露出したコンタクトホール、底面に活性領域５の他端部分が露出したコンタクトホール、及び底面にゲート電極７が露出したコンタクトホールを形成し、これらコンタクトホールの内部にタングステンを充填してＷプラグ９ａ〜９ｃを形成する。
【００５１】
その後、ダマシン法を用いて配線１２ａ、配線１２ｂ、及び配線１３を同時に形成する。具体的には、先ず、下地層間絶縁膜１０の配線を設けるべき位置に溝を形成する。但し、ダミー配線となる配線１３を構成する溝は、投影領域５と重ならないようにレイアウトする必要がある。次いで、下地層間絶縁膜１０に形成された溝が埋まるように銅の層を形成し、ＣＭＰ法による研磨によって余分な厚みを除去する。
【００５２】
次に、図２に示すように、プラズマＣＶＤ装置（図示せず）によってプラズマ１４を発生させて、第２層間絶縁膜１１を成膜する。このとき、本実施の形態１においては、投影領域１５上にはダミー配線は存在していないため、従来技術において示した図６の例に比べて、多くの紫外領域の光線が活性領域５に入射する。このため、ダイオードの整流特性の崩れが大きく、活性領域５とｎウェル３との間において正方向へのリーク電流が増大することになる。
【００５３】
この結果、本実施の形態１においては、電界の印加方向が逆方向となった場合であっても、プラズマ１４からのチャージング電流は図２中の矢印に示すように保護ダイオードを介して設置電位へと逃がされる。なお、ダイオードの整流特性が大きく崩れ、電界の印加方向が正方向となった場合も、問題なくチャージング電流は保護ダイオードを介して設置電位へと逃がされる。
【００５４】
このように、本実施の形態１においては、プラズマプロセス時の電界の印加方向に拘わらずに、チャージング電流を保護ダイオードへと流すことができる。このため、従来に比べて、ゲート絶縁膜の受ける電気的ストレスを軽減でき、デバイス特性の劣化を抑制することができる。
【００５５】
ここで、本実施の形態１にかかる半導体装置及び半導体装置の製造方法による効果を図３及び図４を用いて説明する。図３は、本発明の実施形態１にかかる半導体装置を構成するトランジスタ素子の特性曲線を示す図である。図４は、図３に示す特性曲線の飽和領域を拡大して示す図である。
【００５６】
なお、このトランジスタ素子は上述したようにｐチャンネルＭＯＳトランジスタである。図３及び図４において、横軸はゲート電圧を示し、縦軸はドレイン電流を示している。ドレイン電圧は１．２［Ｖ］に設定されている。
【００５７】
また、図３及び図４に示す従来の半導体装置は図６に示す半導体装置であり、図３及び図４には図６に示す半導体装置を構成するｐチャンネルＭＯＳトランジスタの特性曲線も図示されている。
【００５８】
図３及び図４から分るように、実施の形態１にかかる半導体装置を構成するトランジスタ素子は、従来の半導体装置を構成するトランジスタ素子に比べて、駆動能力が５％以上向上している（実施の形態１：１３８ｕＡ／ｕｍ、従来：１３４ｕＡ／ｕｍ）。このことは、実施の形態１によれば、従来に比べて、ゲート絶縁膜におけるプラズマチャージングダメージの抑制を図ることができ、デバイス特性の向上を図ることができることを示している。
【００５９】
なお、本実施の形態１においては、半導体装置は多層配線構造を有するものであっても良い。また、例えば、従来技術において図６に示したように、配線層が二層の場合であって、第１層間絶縁膜の成膜時においてのみ電界の印加方向が逆方向になると予想される場合は、第２層間絶縁膜に形成するダミー配線は投影領域に重なる位置に配置されていても良い。
【００６０】
（実施の形態２）
次に本発明の実施の形態２にかかる半導体装置及び半導体装置の製造方法について、図５を参照しながら説明する。図５は、本発明の実施の形態２にかかる半導体装置の構成を部分的に示す断面図であり、図５（ａ）は半導体装置を構成する半導体基板の法線方向に沿って切断した断面図、図５（ｂ）は図５（ａ）に示す切断線Ｂ−Ｂ´に沿って切断した断面図である。なお、図５において、図１に示した符号と同様の符号が付された部分は、図１に示したものと同様のものである。
【００６１】
図５（ａ）及び（ｂ）に示すように、本実施の形態２にかかる半導体装置においても、第１層間絶縁膜１０には、ダマシン法によって配線２１〜２４及び２９が設けられている。配線２４及び２９は、実施の形態１において図１に示した配線１３と同様のダミー配線であり、正方形状に形成されている。また、配線２１、配線２２及び配線２３は、実施の形態１において図１に示した配線１２ａ及び１２ｂと同様の非ダミー配線であり、実施の形態１と同様に短冊状の形状を有している。
【００６２】
但し、本実施の形態２においては、実施の形態１と異なり、ダミー配線のうち配線２９は、投影領域１５に重なるように形成されている。よって、プラズマプロセスによる第２層間絶縁膜１１及び後述する第３層間絶縁膜２８の成膜時においては、従来技術において図６を用いて説明した半導体装置と同様に、プラズマから放射される紫外領域の光線のうち、保護ダイオードへと向かう光線の一部は、配線２９によって吸収される。
【００６３】
なお、配線２１、配線２２及び配線２３は、実施の形態１とレイアウトが異なっている。配線２３はＷプラグ９ａを介して、配線２２はＷプラグ９ｂを介して、それぞれ活性領域５に接続されている。配線２１はＷプラグ９ｃを介してゲート電極７に接続されている。
【００６４】
一方、本実施の形態２においては、第２層間絶縁膜１１にも、非ダミー配線である配線２５及び２６と、ダミー配線である配線３０とが形成されており、多層配線構造となっている。また、第２層間絶縁膜１１の上層には、プラズマプロセスによって第３層間絶縁膜２８が成膜されている。なお、配線２５は、Ｗプラグ２７ａを介して配線２３に接続されており、配線２６は、Ｗプラグ２７ｂを介して配線２２に接続されている。
【００６５】
更に、ダミー配線である配線３０は、図５（ｂ）に示すように投影領域１５と重ならない配線２４の真上にのみ配置されており、活性領域５をシリコン基板１の法線方向に沿って第２層間絶縁層１１に投影して得られる領域（図示せず）と重ならないように配置されている。
【００６６】
このため、本実施の形態３においては、従来技術において図６を用いて説明した例と異なり、第２層間絶縁膜１１に形成されたダミー配線（配線２９）によって、第３層間絶縁膜２８の成膜時に活性領域５へと向かう紫外領域の光線が吸収されることはない。従って、従来技術において示した図６の例に比べて、第３層間絶縁膜２８の成膜時に活性領域５に入射する紫外領域の光線の量は多く、ゲート絶縁膜６が受ける電気的ストレスは小さくなっている。
【００６７】
このことから、本実施の形態２においては、第２層間絶縁膜１１の成膜時と第３層間絶縁膜２８の成膜時との両方において電界の印加方向が逆方向となった場合であっても、半導体装置の完成までにゲート絶縁膜６が受ける電気的ストレスのトータルは、従来技術において示した図６の例に比べて小さく、デバイス特性の劣化も小さいといえる。
【００６８】
また、上層に位置する配線の上に成膜される層間絶縁膜の形成時のチャージングダメージを想定して、上記配線よりも下層に位置するダミー配線が投影領域に重ならないようにすることは、配線形成のためのマスクデータやデザインルールチェックに必要以上の工数が要求され、効率的ではない。このことから、本実施の形態２にかかる半導体装置及び半導体装置の製造方法は、特に、第３層間絶縁膜２８の成膜時においてのみ、電界の印加方向が逆方向となる場合やその可能性が高い場合に有効である。
【００６９】
また、本実施の形態２においては、配線が設けられる層間絶縁膜が２層である場合について説明しているが、本実施の形態２はこれに限定されるものではなく、配線が設けられる層間絶縁膜は３層以上であっても良い。この場合は、チャージングダメージの発生が予想される層間絶縁膜の直下のダミー配線についてのみ、投影領域に重ならないように形成すれば良い。
【００７０】
なお、本発明の半導体装置及び半導体装置の製造方法は、上記した実施の形態１及び２に限定されるものではない。例えば、実施の形態１及び２においては、ＣＭＰ工程における効果を高めるため、又ルール化し易いようにするため、ダミー配線の形状は矩形としているが、本発明においてはダミー配線の形状は特に限定されるものではない。
【００７１】
また、実施の形態１及び２においては、ダミー配線と活性領域との接続や、ゲート電極接続用配線とゲート電極との接続等においては、Ｗプラグが用いられているが、Ｃｕプラグを用いることもできる。更に、このようなプラグを設ける代わりに、デュアルダマシン構造とすることもできる。
【００７２】
また、実施の形態１及び２においては、配線はＣｕ配線であるが、本発明はこれにも限定されず、配線は金属材料で形成されたものであれば良く、Ａｌ配線であっても良い。Ａｌ配線の場合は、配線はエッチングにより形成すれば良い。また、この場合は、ダミー配線は、エッチングを実施する前に行うリソグラフィー法におけるアライメント確認のためのアライメント用配線であっても良い。
【００７３】
【発明の効果】
以上のように本発明にかかる半導体装置及び半導体装置の製造方法によれば、プラズマプロセス時の電界の印加方向に影響されずに、プラズマチャージングダメージの抑制を図り得る半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の構成を部分的に示す断面図であり、図１（ａ）は半導体装置を構成する半導体基板の法線方向に沿って切断した断面図、図１（ｂ）は図１（ａ）に示す切断線Ａ−Ａ´に沿って切断した断面図である。
【図２】本発明の実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態１にかかる半導体装置を構成するトランジスタ素子の特性曲線を示す図である。
【図４】図３に示す特性曲線の飽和領域を拡大して示す図である。
【図５】本発明の実施の形態２にかかる半導体装置の構成を部分的に示す断面図であり、図５（ａ）は半導体装置を構成する半導体基板の法線方向に沿って切断した断面図、図５（ｂ）は図５（ａ）に示す切断線Ｂ−Ｂ´に沿って切断した断面図である。
【図６】従来の半導体装置における層間絶縁膜の形成工程を示す断面図であり、図６（ａ）は半導体基板の法線方向に沿って切断した断面図、図６（ｂ）は図６（ａ）に示す切断線Ｃ−Ｃ´に沿って切断した断面図である。
【符号の説明】
１  ｐ型シリコン基板
２  素子分離
３  ｎウェル
４ａ  ソース（ｐ＋）領域
４ｂ  ドレイン（ｐ＋）領域
５  活性領域（ｐ＋）
６  ゲート絶縁膜
７  ゲート電極
８  サイドウォール
９ａ〜９ｃ、２７ａ、２７ｂ  Ｗプラグ
１０  第１層間絶縁膜
１１  第２層間絶縁膜
１２ａ、１２ｂ、２１、２２、２３、２５、２６  配線（非ダミー配線）
１３、２４、２９、３０  配線（ダミー配線）
１４  プラズマ
１５  投影領域
２８  第３層間絶縁膜
【図１】
2004363255.tif 000003
【図２】
2004363255.tif 000004
【図３】
2004363255.tif 000005
【図４】
2004363255.tif 000006
【図５】
2004363255.tif 000007
【図６】
2004363255.tif 000008