(57)【要約】【課題】互いに伝送速度や信号処理方式の異なる複数の通信信号を取り扱う通信システムにおいて、不正にバージョン変更されることを防止する。【解決手段】制御プログラムを格納する内部ＲＯＭ３１１及び制御プログラムの代替プログラムを格納する外部ＲＯＭ３２で対応可能な信号処理方式に合わせた固定値を各内部ＲＯＭ３１１及び外部ＲＯＭ３２に記憶しておくようにし、外部ＲＯＭ３２への接続指示が与えられた際に、ＣＰＵ３１の動作制御部３１３にて各内部ＲＯＭ３１１及び外部ＲＯＭ３２に記憶された固定値をそれぞれ読み出して比較することで、外部ＲＯＭ３２に記憶される代替プログラムが正当なものであるか否かをチェックするようにしている。【選択図】    図２
2004363650.tif 000002
【特許請求の範囲】
【請求項１】
互いに通信信号の信号処理方式または通信信号の伝送速度が異なる複数の通信回線の中から指定された通信回線を接続する通信回線接続装置であって、
接続された通信回線を伝送する通信信号を処理するための制御プログラムを格納する内部記憶部と、
前記通信回線を伝送する通信信号を入力して、前記内部記憶部に格納された制御プログラムによる信号処理を実行する信号処理部と、
前記制御プログラムの代替プログラムを格納する外部記憶部を接続するための接続部と、
前記外部記憶部の接続指示入力に応じて、前記内部記憶部中の制御プログラム及び前記外部記憶部中の代替プログラムを参照し、この参照結果に基づきこれらプログラムにより処理すべく通信信号が一致するか否かを判定し、一致した場合のみ前記信号処理部に前記外部記憶部中の代替プログラムによる信号処理を実行させる制御部とを具備したことを特徴とする通信回線接続装置。
【請求項２】
前記内部記憶部及び外部記憶部のそれぞれに処理すべき通信信号の信号処理方式または伝送速度を表す識別情報が記憶されているとき、前記制御部は、前記外部記憶部の接続指示入力に応じて、前記内部記憶部に記憶された識別情報と、前記外部記憶部に記憶された識別情報とを比較し、一致した場合のみ前記信号処理部に前記外部記憶部中の代替プログラムによる信号処理を実行させることを特徴とする請求項１記載の通信回線接続装置。
【請求項３】
前記制御部は、前記内部記憶部中の制御プログラムで処理すべく通信信号と異なる通信信号を記憶するための外部記録媒体の接続の有無を判断し、外部記録媒体が接続されている場合には前記信号処理部に対し停止制御を行うことを特徴とする請求項１記載の通信回線接続装置。
【請求項４】
前記制御部に対し前記外部記憶部への接続指示を与えるための選択スイッチをさらに備えることを特徴とする請求項１記載の通信回線接続装置。
【請求項５】
前記請求項１記載の通信回線接続装置を少なくとも１つ具備し、
呼の設定要求に応じて、前記通信回線接続装置に対する通信制御を行うことを特徴とする電話交換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えばＰＢＸ（Ｐｒｉｖａｔｅ  Ｂｒａｎｃｈ  Ｅｘｃｈａｎｇｅ）やボタン電話装置等に使用されるインタフェース回路に係り、特にインタフェース回路のバージョンアップに制限をかけるようにした通信回線接続装置及びこの通信回線接続装置を使用した電話交換装置に関する。
【０００２】
【従来の技術】
従来よりオフィスビルや事業所では、例えばＰＢＸやボタン電話装置等といった電話交換装置が多く使用されている。この種の構内交換装置は、例えば電話機等を内線端末として収容し、この内線端末と公衆網等の外部通信網との間及び内線端末相互間を交換接続して通話を可能にしている。
【０００３】
ところで、上記電話交換装置には、外部通信網との間を接続するためのインタフェースユニットが備えられている。このインタフェースユニットには、互いに通信信号の信号処理方式が異なるＲｏｂｅｄ−ｂｉｔ方式とＩＳＤＮ方式とがある。これらインタフェースユニットは、ソフトウェアにより方式に違いをつけており、物理的に同じハードウェアで対応可能である。
【０００４】
また、インタフェースユニットのユニット制御用ＣＰＵはプログラムＲＯＭを内蔵してあり、違法コピーを行い難くしている。しかし、プログラムにバグがある時の対応が容易でない。そこで、ＣＰＵの外部にＲＯＭを設けておき、バグ対応時には外付けＲＯＭで動作させるような方式が提案されている（例えば特許文献１）。
【０００５】
【特許文献１】
特開平９−１３４３０７号公報。
【０００６】
【発明が解決しようとする課題】
しかし、上記方式では、Ｒｏｂｅｄ−ｂｉｔ方式の基板にＩＳＤＮ方式の外付けＲＯＭを乗せればＩＳＤＮ基板として動作してしまう。また、逆もあり得る。このため、ＩＳＤＮ方式のＲＯＭを違法コピーして、Ｒｏｂｅｄ−ｂｉｔ方式の基板に乗せてバージョンアップを図ることが簡単に実現されてしまう。
【０００７】
そこで、この発明の目的は、互いに伝送速度や信号処理方式の異なる複数の通信信号を取り扱う通信システムにおいて、不正にバージョン変更されることを防止し得る通信回線接続装置及びこの通信回線接続装置を備えた電話交換装置を提供することにある。
【０００８】
【課題を解決するための手段】
この発明は、上記目的を達成するために、以下のように構成される。
（１）互いに通信信号の信号処理方式または通信信号の伝送速度が異なる複数の通信回線の中から指定された通信回線を接続する通信回線接続装置であって、接続された通信回線を伝送する通信信号を処理するための制御プログラムを格納する内部記憶部と、通信回線を伝送する通信信号を入力して、内部記憶部に格納された制御プログラムによる信号処理を実行する信号処理部と、制御プログラムの代替プログラムを格納する外部記憶部を接続するための接続部と、外部記憶部の接続指示入力に応じて、内部記憶部中の制御プログラム及び外部記憶部中の代替プログラムを参照し、この参照結果に基づきこれらプログラムにより処理すべく通信信号が一致するか否かを判定し、一致した場合のみ信号処理部に外部記憶部中の代替プログラムによる信号処理を実行させる制御部とを備えるようにしたものである。
【０００９】
（１）の発明によれば、外部記憶部への接続指示が与えられた際に、内部記憶部中の制御プログラム及び外部記憶部中の代替プログラムを参照して、これらプログラムにより処理すべき通信信号が一致するか否かを判定することにより、外部記憶部に記憶される代替プログラムが不正なものであるか否かをチェックすることができ、この代替プログラムが正当である場合にのみ外部記憶部に記憶される代替プログラムを使用してバグ発生等に対処することができる。したがって、外部記憶部を用いたユーザによる不正なバージョンアップを防止できる。
【００１０】
（２）内部記憶部及び外部記憶部のそれぞれに処理すべき通信信号の信号処理方式または伝送速度を表す識別情報が記憶されているとき、制御部は、外部記憶部の接続指示入力に応じて、内部記憶部に記憶された識別情報と、外部記憶部に記憶された識別情報とを比較し、一致した場合のみ信号処理部に外部記憶部中の代替プログラムによる信号処理を実行させることを特徴とする。
【００１１】
（２）の発明によれば、各内部及び外部記憶部に記憶された識別情報を利用して、外部記憶部に記憶される代替プログラムの正当性を判断することができ、これにより簡単な処理で外部記憶部を用いたユーザによる不正なバージョンアップを防止できる。
【００１２】
（３）制御部は、内部記憶部中の制御プログラムで取り扱う通信信号と異なる通信信号を記憶するための外部記録媒体の接続の有無を判断し、外部記録媒体が接続されている場合には信号処理部に対し停止制御を行うことを特徴とする。
【００１３】
（３）の発明によれば、不正な外部記録媒体があるか否かが判断され、外部記録媒体がある場合には、信号処理部に対し強制的に停止制御が行なわれることになる。従って、外部記憶部に記憶された代替プログラムが正当なものであっても、外部記録媒体が装着されると、内部記憶部に記憶された制御プログラムで取り扱う通信信号と異なる通信信号まで信号処理が実行されることとなるので、外部記憶部に記憶された代替プログラムの正当性の判断に先立ち、外部記録媒体の装着の接続の有無を判断することにより不正なバージョンアップを確実に防止できる。
【００１４】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照して詳細に説明する。
図１は、この発明に係わるボタン電話システムの要部構成を示すブロック図である。
このボタン電話システムは、同図に示すように、主装置１に、複数（最大ｉ個）の内線端末２（２−１〜２−ｉ）をそれぞれ内線を介して任意に接続して構成されている。この内線端末２には、例えばボタン電話機が含まれる。
【００１５】
主装置１は、さらに、タイムスイッチ１１、局線インタフェース回路１２、複数（ｉ個）の内線インタフェース回路１３（１３−１〜１３−ｉ）、制御部１４、記憶部１５及びデータハイウェイインタフェース部１６を備えており、タイムスイッチ１１、局線インタフェース回路１２及び内線インタフェース回路１３は、ＰＣＭハイウェイ１８を介して互いに接続されている。
【００１６】
また、局線インタフェース回路１２、内線インタフェース回路１３及びデータハイウェイインタフェース部１６は、データハイウェイ１９を介して互いに接続されている。さらに、タイムスイッチ１１、制御部１４、記憶部１５及びデータハイウェイインタフェース部１６は、ＣＰＵバス１７を介して互いに接続されている。
【００１７】
タイムスイッチ１１は、制御部１４の制御に基づいて、内線インタフェース回路１３相互間、及び局線インタフェース回路１２と内線インタフェース回路１３とを任意に交換接続する。
【００１８】
局線インタフェース回路１２には、公衆網や専用線などの局線Ｌが必要に応じて接続される。局線インタフェース回路１２は、接続された局線Ｌに関する局線インタフェース動作を行なう。局線インタフェース動作とは、局線Ｌを介して与えられる音声信号（アナログ）のＰＣＭ信号への変換、タイムスイッチ１１を介して与えられるＰＣＭ信号の音声信号（アナログ）への変換、局線Ｌの状態監視や、局線Ｌを介して接続された網に対する種々の信号の送出などである。また、局線インタフェース回路１２は、上記局線インタフェース動作に係わる種々の制御情報の授受を、データハイウェイ１９、データハイウェイインタフェース部１６及びＣＰＵバス１７を介して制御部１４との間で行なう。
【００１９】
内線インタフェース回路１３には、内線端末２が必要に応じて接続される。内線インタフェース回路１３は、接続された内線端末２に関する内線インタフェース動作を行なう。内線インタフェース動作は、内線端末２から出力されるＰＣＭ信号のＰＣＭハイウェイ１８からの抽出、内線端末２の状態監視や、内線端末２に対する種々の信号の送出などである。また、内線インタフェース回路１３は、上記内線インタフェース動作に係わる種々の制御情報の授受を、データハイウェイ１９、データハイウェイインタフェース部１６及びＣＰＵバス１７を介して制御部１４との間で行なう。
データハイウェイインタフェース部１６は、データハイウェイ１９とＣＰＵバス１７との間でのデータの授受を行なう。
【００２０】
ところで、上記ＰＣＭハイウェイ１８及びデータハイウェイ１９には、ＩＳＤＮインタフェース回路２０が接続される。ＩＳＤＮインタフェース回路２０には、デジタル通信網となるＩＳＤＮ網３が必要に応じて接続される。そして、ＩＳＤＮインタフェース回路２０は、接続されたＩＳＤＮ網３に関するインタフェース動作を行なう。また、ＩＳＤＮインタフェース回路２０は、インタフェース動作に係わる種々の制御情報の授受を、データハイウェイ１９、データハイウェイインタフェース部１６及びＣＰＵバス１７を介して制御部１４との間で行なう。
また、上記タイムスイッチ１１及び制御部１４は、メインボード４内に実装されている。
【００２１】
（第１の実施形態）
この第１の実施形態は、図１における局線インタフェース回路１２に関するものである。
図２は、この第１の実施形態における局線インタフェース回路１２の要部構成を示すブロック図である。
【００２２】
すなわち、局線インタフェース回路１２は、ＣＰＵ３１と、外部ＲＯＭ３２と、選択スイッチ３３とを備えている。このうち、ＣＰＵ３１は、制御部１４による制御の下、局線Ｌに対し送信すべく通信信号及び局線Ｌから到来する通信信号を処理する。また、外部ＲＯＭ３２は、ＣＰＵ３１に対し汎用バスにより接続されることになる。
【００２３】
外部ＲＯＭ３２には、ＣＰＵ３１が使用する制御プログラムが記憶されている。
選択スイッチ３３は、ＣＰＵ３１に対し外部ＲＯＭ３２に記憶された制御プログラムに基づいて動作させるように切替を行う。
【００２４】
ところで、上記ＣＰＵ３１には、内部ＲＯＭ３１１と、信号処理部３１２と、動作制御部３１３とが設けられている。内部ＲＯＭ３１１には、局線Ｌを伝送する通信信号を処理するための制御プログラムが記憶されている。ＣＰＵ３１は、通常この内部ＲＯＭ３１１に記憶された制御プログラムに基づいて動作する。
【００２５】
信号処理部３１２は、局線Ｌを伝送する通信信号を入力して、内部ＲＯＭ３１１に記憶された制御プログラムによる信号処理を実行する。
動作制御部３１３は、選択スイッチ３３による外部ＲＯＭ３２への接続指示に応じて、外部ＲＯＭ３２に記憶された制御プログラム（以下、内部ＲＯＭ３１１に記憶された制御プログラムに対する代替プログラムと称する）の正当性の判断を行い、正当である場合に信号処理部３１２に外部ＲＯＭ３２に記憶された代替プログラムによる信号処理を実行させる。
【００２６】
次に、上記構成における動作について説明する。
ＣＰＵ３１は、内部ＲＯＭ３１１を設けており、通常は内部ＲＯＭ３１１の制御プログラムに基づき動作する。そして、内部ＲＯＭ３１１の制御プログラムにバグがある時には内部ＲＯＭ３１１の制御プログラムを変更せず外部ＲＯＭ３２に記憶された代替プログラムで対応する。その選択は選択スイッチ３３で行う。
【００２７】
例えばユーザが選択スイッチ３３を５Ｖ側に設定すると、ＣＰＵ３１は外部ＲＯＭ３２に記憶された代替プログラムに基づいて動作する。そして、選択スイッチ３３をＧＮＤ側に設定すると、ＣＰＵ３１は内部ＲＯＭ３１１に記憶された制御プログラムで動作する。
【００２８】
局線インタフェース回路１２には、互いに信号処理方式が異なるＲｏｂｅｄ−ｂｉｔ方式とＩＳＤＮ方式とがある。このうち、Ｒｏｂｅｄ−ｂｉｔ方式は、局線Ｌを伝送する通信信号をそのまま信号処理する方式であり、ＩＳＤＮ方式はＩＳＤＮ網３を伝送する通信信号をＲＡＭに一旦記憶し、ＲＡＭから通信信号を読み出してパケット生成を行う方式である。これら両方式におけるソフトウェアにバージョンアップが必要なときは、外部ＲＯＭ３２を用いることで容易に対応できる。しかし、このときにＲｏｂｅｄ−ｂｉｔ方式の内部ＲＯＭ３１１とＩＳＤＮ方式の外部ＲＯＭ３２との組み合わせが存在してしまうことになる。
【００２９】
そこで、本第１の実施形態では、この組み合わせ時に正常な動作をしないような制限をかけるようにしている。この制限としては、Ｒｏｂｅｄ−ｂｉｔ方式対応の内部ＲＯＭ３１１及び外部ＲＯＭ３２であれば、Ｒｏｂｅｄ−ｂｉｔ方式のソフトウェア専用固定値を各内部ＲＯＭ３１１及び外部ＲＯＭ３２に記憶しておくようにする。また、ＩＳＤＮ方式対応の内部ＲＯＭ３１１及び外部ＲＯＭ３２であれば、ＩＳＤＮ方式のソフトウェア専用固定値をこれら内部ＲＯＭ３１１及び外部ＲＯＭ３２に記憶しておくようにする。
すなわち、ＣＰＵ３１は、図３に示すような制御処理を実行する。
まず、電源が投入されると、ＣＰＵ３１は選択スイッチ３３が外部ＲＯＭ３２に切り替えられているか否かの判断を行う（ステップＳＴ３ａ）。そして、内部ＲＯＭ３１１に切り替えられているならば（Ｎｏ）、ＣＰＵ３１は内部ＲＯＭ３１１に記憶された制御プログラムに基づいて動作する（ステップＳＴ３ｂ）。
【００３０】
一方、外部ＲＯＭ３２に切り替えられているならば（Ｙｅｓ）、ＣＰＵ３１は外部ＲＯＭ３２にアクセスし（ステップＳＴ３ｃ）、外部ＲＯＭ３２に記憶された固定値Ａを読み出すとともに（ステップＳＴ３ｄ）、内部ＲＯＭ３１１に記憶された固定値Ｂを読み出し（ステップＳＴ３ｅ）、これら固定値Ａと固定値Ｂとを比較する（ステップＳＴ３ｆ）。ここで、一致したならば（Ｙｅｓ）、ＣＰＵ３１は外部ＲＯＭ３２に記憶された代替プログラムに基づいて動作する（ステップＳＴ３ｇ）。一方、一致しない場合には（Ｎｏ）、ＣＰＵ３１は動作せず異常と判断して処理を終了する（ステップＳＴ３ｈ）。
【００３１】
以上のように上記第１の実施形態では、内部ＲＯＭ３１１及び外部ＲＯＭ３２で対応可能な信号処理方式に合わせた固定値を各内部ＲＯＭ３１１及び外部ＲＯＭ３２に記憶しておくようにし、外部ＲＯＭ３２への接続指示が与えられた際に、ＣＰＵ３１の動作制御部３１３にて各内部ＲＯＭ３１１及び外部ＲＯＭ３２に記憶された固定値を読み出して比較することで、外部ＲＯＭ３２に記憶される代替プログラムが正当なものであるか否かをチェックするようにしている。
【００３２】
従って、外部ＲＯＭ３２に記憶される代替プログラムが正当な場合のみ外部ＲＯＭ３２に記憶される代替プログラムを使用してバグ発生等に対処することができ、これにより外部ＲＯＭ３２を用いたユーザによる不正なバージョンアップを防止できる。
【００３３】
（第２の実施形態）
この第２の実施形態は、図１における局線インタフェース回路１２に関するものである。
図４は、この第２の実施形態における局線インタフェース回路１２の要部構成を示すブロック図である。なお、上記図２と同一部分については詳細な説明を省略する。
【００３４】
すなわち、局線インタフェース回路１２には、ＩＳＤＮ網３を伝送する通信信号を記憶するための外部ＲＡＭ４４が実装されることがある。この外部ＲＡＭ４４は、Ｒｏｂｅｄ−ｂｉｔ方式の場合には未実装となり、ＩＳＤＮ方式の場合には実装されることになる。
【００３５】
ところで、この第２の実施形態において、ＣＰＵ４１の動作制御部４１３は、外部ＲＡＭセレクト信号を周期的に送信して外部ＲＡＭ４４から応答信号があるか否かを判定することにより、不正な外部ＲＡＭ４４が実装されたか否かを確認することができる。
【００３６】
次に、上記構成における動作について説明する。
すなわち、ＣＰＵ４１は、図５に示すような制御処理を実行する。ここでは、Ｒｏｂｅｄ−ｂｉｔ方式専用の内部ＲＯＭ４１１を使用するものとする。
まず、電源が投入されると、ＣＰＵ４１はそのとき動作に必要な自身の設定を行う（外部ＲＯＭ／ＲＡＭセレクト信号等）（ステップＳＴ５ａ）。その後、選択スイッチ４３が外部ＲＯＭ４２に切り替えられているか否かの判断を行う（ステップＳＴ５ｂ）。そして、内部ＲＯＭ４１１に切り替えられているならば（Ｎｏ）、ＣＰＵ４１は内部ＲＯＭ４１１に記憶された制御プログラムに基づいて動作する（ステップＳＴ５ｃ）。ただし、外部ＲＡＭ４４が存在している場合には、処理をそのまま処理を終了する（ステップＳＴ５ｄ）。
【００３７】
一方、外部ＲＯＭ４２に切り替えられているならば（Ｙｅｓ）、ＣＰＵ４１は外部ＲＯＭ４２にアクセスする（ステップＳＴ５ｅ）。ここで、外部ＲＡＭセレクト信号により、外部ＲＡＭ４４が存在するか否かの判断を行い（ステップＳＴ５ｆ）、外部ＲＡＭ４４が存在すると（Ｎｏ）、ＣＰＵ４１は外部ＲＡＭ４４から外部ＲＯＭ／ＲＡＭセレクト信号に対する応答（無効データ）を受け取ることになり、これにより正常に動作しなくなる（ステップＳＴ５ｇ）。
【００３８】
一方、外部ＲＡＭ４４が無ければ（Ｙｅｓ）、ＣＰＵ４１は外部ＲＯＭ４２がＲｏｂｅｄ−ｂｉｔ方式用であるか否かの判断を行う（ステップＳＴ５ｈ）。この場合、外部ＲＯＭ４２に記憶された固定値を利用することとなる。ここで、外部ＲＯＭ４２がＲｏｂｅｄ−ｂｉｔ方式用でなければ（Ｎｏ）、ＣＰＵ４１は正常に動作しなくなる（ステップＳＴ５ｉ）。これに対し、外部ＲＯＭ４２がＲｏｂｅｄ−ｂｉｔ方式用であれば（Ｙｅｓ）、ＣＰＵ４１は外部ＲＯＭ４２に記憶された代替プログラムに基づいて動作する（ステップＳＴ５ｊ）。
【００３９】
以上のように上記第２の実施形態では、内部ＲＯＭ４１１がＲｏｂｅｄ−ｂｉｔ方式用である場合に、外部ＲＡＭセレクト信号を周期的に送るようにしてＩＳＤＮ用の不正な外部ＲＡＭ４４が装着されているか否かを判断し、外部ＲＡＭセレクト信号に対する応答が返ってくることにより外部ＲＡＭ４４が装着されている場合には、ＣＰＵ４１の信号処理部４１２に対し強制的に停止制御を行なうようにしている。
【００４０】
従って、外部ＲＯＭ４２に記憶された代替プログラムがＲｏｂｅｄ−ｂｉｔ方式用で正当なものであっても、外部ＲＡＭ４４が装着されると、内部ＲＯＭ４１１に記憶された制御プログラムで取り扱う通信信号と異なる通信信号まで信号処理が実行されることとなるので、外部ＲＯＭ４２に記憶された制御プログラムの正当性の判断に先立ち、外部ＲＡＭ４４の装着の有無を判断することにより不正なバージョンアップを確実に防止できる。
【００４１】
（その他の実施形態）
なお、この発明は上記各実施形態に限定されるものではない。例えば、上記第１の実施形態では、Ｒｏｂｅｄ−ｂｉｔ方式からＩＳＤＮ方式への不正なバージョンアップを防止する例について説明したが、ＩＳＤＮ方式からＲｏｂｅｄ−ｂｉｔ方式への不正な変更を防止するようにしてもよい。この場合、各内部ＲＯＭ及び外部ＲＯＭからそれぞれ固定値を読み込んで比較することで実行できる。
【００４２】
また、上記第１の実施形態では、Ｒｏｂｅｄ−ｂｉｔ方式からＩＳＤＮ方式への不正なバージョンアップを防止する例について説明したが、同じＩＳＤＮ方式で互いに伝送速度が異なる通信信号を処理する場合にも適用可能である。例えば北米中心の１．５４４ＭＨｚから欧州中心の２．０４８ＭＨｚへの不正なバージョン変更を防止する場合にも適用可能である。この場合、上記第１の実施形態と同様に、固定値の比較により容易に実施可能である。
【００４３】
また、上記各実施形態では、Ｒｏｂｅｄ−ｂｉｔ方式及びＩＳＤＮ方式を対象に説明したが、これに限ることなく、種々の信号処理方式の通信信号を取り扱うようにしてもよい。
さらに、上記各実施形態では、Ｒｏｂｅｄ−ｂｉｔ方式及びＩＳＤＮ方式の判断に内部ＲＯＭに記憶された固定値及び外部ＲＯＭに記憶された固定値を利用する例について説明したが、この他に各内部ＲＯＭ及び外部ＲＯＭにそれぞれ記憶されているプログラムからＲｏｂｅｄ−ｂｉｔ方式及びＩＳＤＮ方式を判断するような手段を用いるようにしてもよい。
【００４４】
その他、局線インタフェース回路の種類及びその構成、ボタン電話システムといった電話交換システムの種類及びその構成、局線インタフェース回路の不正バージョン変更の抑制手順等についても、この発明の要旨を逸脱しない範囲で種々変形して実施できる。
【００４５】
【発明の効果】
以上詳述したようにこの発明によれば、互いに伝送速度や信号処理方式の異なる複数の通信信号を取り扱う通信システムにおいて、不正にバージョン変更されることを防止し得る通信回線接続装置及びこの通信回線接続装置を備えた電話交換装置を提供することができる。
【図面の簡単な説明】
【図１】この発明に係わるボタン電話システムの要部構成を示すブロック図。
【図２】この発明の第１の実施形態における局線インタフェース回路の要部構成を示すブロック図。
【図３】図２に示したＣＰＵの処理手順及び処理内容を示すフローチャート。
【図４】この発明の第２の実施形態における局線インタフェース回路の要部構成を示すブロック図。
【図５】図４に示したＣＰＵの処理手順及び処理内容を示すフローチャート。
【符号の説明】
１…主装置、２（２−１〜２−ｉ）…内線端末、３…ＩＳＤＮ網、１１…タイムスイッチ、１２…局線インタフェース回路、１３（１３−１〜１３−ｉ）…内線インタフェース回路、１４…制御部、１５…記憶部、１６…データハイウェイインタフェース部、１７…ＣＰＵバス、１８…ＰＣＭハイウェイ、１９…データハイウェイ、２０…ＩＳＤＮインタフェース回路、３１…ＣＰＵ、３２…外部ＲＯＭ、３３…選択スイッチ、４１…ＣＰＵ、４２…外部ＲＯＭ、４３…選択スイッチ、４４…外部ＲＡＭ、３１１…内部ＲＯＭ、３１２…信号処理部、３１３…動作制御部、４１１…内部ＲＯＭ、４１２…信号処理部、４１３…動作制御部。
【図１】
2004363650.tif 000003
【図２】
2004363650.tif 000004
【図３】
2004363650.tif 000005
【図４】
2004363650.tif 000006
【図５】
2004363650.tif 000007