(57)【要約】【課題】ダミーパターンを効率良く配置し、半導体装置における最小配線密度を改善する。【解決手段】第１のダミーパターンが発生可能な領域に第１のダミーパターンを配置した後、第１のダミーパターンは発生不可能であるが、第２のダミーパターンが発生可能な領域に第２のダミーパターンを配置するようにして、配線層内にダミーパターンを効率良く配置して最小配線密度を改善し、配線の疎密差を軽減することができるようにする。【選択図】  図１
2004303768.tif 000002
【特許請求の範囲】
【請求項１】
実パターンと、種類毎に形状及び大きさの少なくとも一方が互いに異なる複数の種類のダミーパターンとを任意の配線層に有することを特徴とする半導体装置。
【請求項２】
上記ダミーパターンは、種類毎に大きさが異なることを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記ダミーパターンは、長辺の長さが互いに等しく、短辺の長さが種類毎に互いに異なる長方形の形状を有することを特徴とする請求項１に記載の半導体装置。
【請求項４】
実パターンと、第１のダミーパターンと、上記第１のダミーパターンとは形状及び大きさの少なくとも一方が異なる第２のダミーパターンとを任意の配線層に有する半導体装置。
【請求項５】
上記第２のダミーパターンは、上記第１のダミーパターンよりも小さいことを特徴とする請求項４に記載の半導体装置。
【請求項６】
半導体装置における任意の配線層の実パターンが配置されたレイアウトデータに基づいて、第１のダミーパターンが発生可能な領域に上記第１のダミーパターンを発生させ配置する第１のダミーパターン配置工程と、
上記実パターン及び第１〜第（ｋ−１）（ｋは２〜Ｎの自然数、Ｎは任意）のダミーパターンが配置された上記配線層のレイアウトデータに基づいて、第１〜第（ｋ−１）のダミーパターンとは異なる第ｋのダミーパターンが発生可能な領域に上記第ｋのダミーパターンを発生させ配置する第ｋのダミーパターン配置工程を上記ｋの値を順次増加させ繰り返し行う工程とを有することを特徴とするパターン発生方法。
【請求項７】
上記第１のダミーパターンは最も大きく、上記第ｋのダミーパターンは上記ｋの値の増加に伴い順次小さくなることを特徴とする請求項６に記載のパターン発生方法。
【請求項８】
上記第１〜第Ｎのダミーパターンは、長方形の形状を有することを特徴とする請求項７に記載のパターン発生方法。
【請求項９】
上記ダミーパターン配置工程は、上記ダミーパターンを発生させる発生工程と、
上記発生工程にて発生させた上記ダミーパターンが配置基準を満たすか否か判定する判定工程と、
上記判定工程での判定結果に基づいて、上記配置基準を満たさない上記ダミーパターンを削除する削除工程とを有することを特徴とする請求項６〜８の何れか１項に記載のパターン発生方法。
【請求項１０】
半導体装置における任意の配線層の実パターンが配置されたレイアウトデータに基づいて、第１のダミーパターンが発生可能な領域に上記第１のダミーパターンを発生させ配置する第１のダミーパターン配置工程と、
上記実パターン及び第１のダミーパターンが配置された上記配線層のレイアウトデータに基づいて、上記第１のダミーパターンとは異なる第２のダミーパターンが発生可能な領域に上記第２のダミーパターンを発生させ配置する第２のダミーパターン配置工程とを有することを特徴とするパターン発生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びパターン発生方法に関し、特に、多層配線を有する半導体装置におけるダミーの配線パターンの配置に関する。
【０００２】
【従来の技術】
近年、半導体装置においては、半導体装置の高密度化及び高集積化に伴い、配線（金属配線）を層間絶縁膜によって分割して複数積層する多層配線構造が用いられている。多層配線構造を適用することで、配線面積が実質的に縮小されチップの増大化が防止されるとともに、配線長が短くなり動作速度の遅延が抑制される。
【０００３】
多層配線を有する半導体装置を製造する際には、下層配線により生ずる凹凸を軽減し層間絶縁膜の表面を平坦化するために、絶縁膜及び配線を研磨して段差を抑制するＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程が必須である。しかし、各層内にて配線に大きな疎密差がある（配線密度の分布が大きい）とＳｔｅｐ  Ｈｅｉｇｈｔ（エロージョン）等が起こり、その後の工程に支障をきたして配線の断線不良等を招き配線の歩留りに大きな影響を与える。
【０００４】
この問題を解決する１つの方法として、レイアウト設計後に配線（配線データ）が存在しない領域にはダミーの配線パターンを発生させる方法がある（例えば、特許文献１参照。）。このようにして、製造する半導体装置で定められた最低配線密度を発生させたダミーパターンで保証することにより、半導体装置における配線の疎密差を軽減して層間絶縁膜の平坦性の改善を図っている。
【０００５】
この方法では、ダミーパターンの発生効率と配線密度の均等化とを考慮して、同一層には同一の配置基準で形状及び大きさが同じダミーパターンのみを発生させる。また、ダミーパターンは、半導体装置における限界の微細幅では配線密度を大きく向上させることができないので、ある程度の幅を有する形状である。そのため、従来の方法では、配線と配線との間にてダミーパターンが発生する間隔は大きくなる傾向がある。
【０００６】
図６は、従来のダミーパターン発生方法を示すフローチャートである。図６は、ＬＳＩの多層配線における複数の配線層のうち、任意の１層でのダミーパターン発生方法を示している。
【０００７】
通常のレイアウト設計が完了したレイアウトデータ（ＬＳＩの設計データ、例えばＧＤＳデータ等）を入力し（ステップＳ７１）、配線が存在するか否かにはかかわらず発生領域枠内全体にダミーパターンを発生させる（ステップＳ７２）。発生領域枠は、ダミーパターンを発生させる領域として予め定めたチップ内の領域の外周であり、当該領域はチップの外縁部を除く領域である。
【０００８】
次に、ステップＳ７２において配置したダミーパターンが配置基準を満たすか否かを判定し（ステップＳ７３）、配置基準に違反するダミーパターンをレイアウトデータから削除する（ステップＳ７４）。配置基準には、配線、他のダミーパターン及びパッド領域との間隔、発生領域に対する境界条件等がある。このようにして配置基準を満たすダミーパターンが配置されたレイアウトデータを得て、そのレイアウトデータに基づいてマスクデータを作成する（ステップＳ７５）。
【０００９】
上述した従来のダミーパターン発生方法によるダミーパターンの配置例を図７に示す。図７において、ＷＰ７１、ＷＰ７２は配線（実パターン）であり、ＤＰ７１はダミーパターンである。
【００１０】
【特許文献１】
特開平５−３４３５４０号公報
【００１１】
【発明が解決しようとする課題】
上述した従来の方法において、レイアウト設計後に配線が存在しない領域は、予めダミーパターンで保証される配線密度となるので問題は生じない。しかしながら、ダミーパターンが配置不可能な間隔で配置された配線と配線との間の領域は、ダミーパターンを配置することができない。したがって、その領域での配線密度は配線のみで保証されることになり、密度差が大きくなりやすい。半導体装置のルールの微細化が進むと、配線は縮小化されるがダミーパターンの幅は配線密度を保証するために縮小化することができないので、さらに密度差は大きくなりやすい。
【００１２】
本発明は、このような事情に鑑みてなされたものであり、ダミーパターンを効率良く配置し、半導体装置における最小配線密度を改善することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の半導体装置は、実パターンと、種類毎に形状及び大きさの少なくとも一方が互いに異なる複数の種類のダミーパターンとを任意の配線層に有する。
また、本発明のパターン発生方法は、半導体装置における任意の配線層の実パターンが配置されたレイアウトデータに基づいて、発生可能な領域に第１のダミーパターンを発生させ配置した後、実パターン及び第１〜第（ｋ−１）（ｋは２〜Ｎの自然数、Ｎは任意）のダミーパターンが配置されたレイアウトデータに基づいて、発生可能な領域に第１〜第（ｋ−１）のダミーパターンとは異なる第ｋのダミーパターンを発生させ配置する工程を繰り返し行う。
【００１４】
本発明によれば、同一の配線層に異なる複数のダミーパターンを配置するようにし、あるダミーパターンが発生不可能な領域であっても他のダミーパターンを配置することでダミーパターンを効率良く配置し、最小配線密度を高くすることができるようになる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下に説明する本実施形態は、ＬＳＩ等の半導体装置の多層配線における複数の配線層のうち、任意の１つの配線層を例に示したものである。
【００１６】
図１は、本発明の実施形態における２段階ダミーパターン発生方法を示すフローチャートである。
ステップＳ１にて、通常のレイアウト設計が完了したレイアウトデータ（ＬＳＩの設計データ、例えばＧＤＳデータ等）が供給される。ステップＳ２にて、配線が存在するか否かは考慮しないで、発生領域枠内全体に所定の形状及び大きさを有する第１のダミーパターンを発生させる。ここで、発生領域枠は、ダミーパターンを発生させる領域として予め定めたチップ内の領域の外周であり、当該領域はチップの外縁部を除く領域である。
【００１７】
次に、ステップＳ３にて、ステップＳ２において配置した第１のダミーパターンが第１の配置基準を満たすか否かを判定する。上記判定の結果、第１の配置基準に違反する第１のダミーパターンが存在する場合には、ステップＳ４にて第１の配置基準に違反する第１のダミーパターンをレイアウトデータから削除する。
ここで、第１の配置基準には、配線との間隔（距離）、他のダミーパターンとの間隔、パッド領域との間隔、及び発生領域に対する境界条件等がある。
【００１８】
これにより、チップ内にて第１のダミーパターンの発生可能な領域（以下、「発生可能領域」と称す。）のみに第１のダミーパターンを配置したレイアウトデータが得られる。
【００１９】
次に、ステップＳ５にて、上述のようにして第１のダミーパターンが配置されたレイアウトデータを用い、配線及び第１のダミーパターンが存在するか否かは考慮しないで、発生領域枠内全体に第２のダミーパターンを発生させる。第２のダミーパターンは、形状及び大きさの少なくとも一方が第１のダミーパターンとは異なる。
【００２０】
ステップＳ６にて、ステップＳ５において配置した第２のダミーパターンが第２の配置基準を満たすか否かを判定する。上記判定の結果、第２の配置基準に違反する第２のダミーパターンが存在する場合には、ステップＳ７にて第２の配置基準に違反する第２のダミーパターンをレイアウトデータから削除する。ここで、第２の配置基準には、上述した第１の配置基準に加え、第１のダミーパターンとの関係が規定されており、例えば第１のダミーパターンとの間隔が第２の配置基準として含まれる。
【００２１】
これにより、第１のダミーパターンが配置された状態で、第２のダミーパターンの発生可能領域のみに第２のダミーパターンを配置したレイアウトデータが得られる。
【００２２】
ステップＳ８にて、上述のようにして得られた、第１及び第２の配置基準をそれぞれ満たす第１及び第２のダミーパターンが配置されたレイアウトデータに基づいてマスクデータを作成する。このマスクデータで作成したマスクを用いることにより、第１及び第２のダミーパターンが各配線層に適宜配置されたＬＳＩ等の半導体装置が製造される。
【００２３】
図２は、上述した２段階ダミーパターン発生方法による第１及び第２のダミーパターンの配置例を示す図である。
図２において、ＷＰ２１は配線（実パターン）、ＤＰ２１は第１のダミーパターン、ＤＰ２２は第２のダミーパターンである。第１及び第２のダミーパターンＤＰ２１、ＤＰ２２の形状はともに正方形であり、第２のダミーパターンＤＰ２２は、第１のダミーパターンＤＰ２１よりも大きさ（面積）が小さい。
【００２４】
第１のダミーパターンＤＰ２１が、最近傍の配線ＷＰ２１との間隔Ｌ２１、及び最近傍の他の第１のダミーパターンＤＰ２１との間隔Ｌ２２等の第１の配置基準を満たすように配置される。さらに、第１のダミーパターンＤＰ２１よりも小さい第２のダミーパターンＤＰ２２が、最近傍の配線ＷＰ２１との間隔Ｌ２４、及び最近傍の第１のダミーパターンＤＰ２１との間隔Ｌ２３等の第２の配置基準を満たすように配置される。
【００２５】
図２に示したように、第２のダミーパターンＤＰ２２を第１のダミーパターンＤＰ２１よりも小さくすることで、第１のダミーパターンＤＰ２１が発生不可能な領域であっても、さらに第２のダミーパターンＤＰ２２を配置することができる。例えば、配線と配線との間隔が狭く、第１のダミーパターンＤＰ２１が発生不可能な領域に第２のダミーパターンＤＰ２２を配置することができる。
【００２６】
図３は、上述した２段階ダミーパターン発生方法による第１及び第２のダミーパターンの他の配置例を示す図である。
通常、第１のダミーパターンの形状は、ダミーパターン自体の密度を高くするとともに発生効率を高くするために正方形であることが多い。第２のダミーパターンを、第１のダミーパターンと同じ正方形の形状で縮小したものにすると、ダミーパターン自体の密度が低くなってしまうか、もしくは発生効率が低下するといった問題がある。
【００２７】
図３に示す例は、上記事情に鑑みて第２のダミーパターンの形状を長方形にしたものである。
図３において、ＷＰ３１、ＷＰ３２は配線（実パターン）、ＤＰ３１は第１のダミーパターン、ＤＰ３２は第２のダミーパターンである。第１のダミーパターンＤＰ３１の形状は正方形であり、第２のダミーパターンＤＰ３２の形状は、第１のダミーパターンＤＰ３１の対向する１組の辺の長さを短くした長方形である。
【００２８】
また、第２のダミーパターンＤＰ３２は、第１のダミーパターンＤＰ３１よりも大きさ（面積）が小さい。なお、図３においては、第２のダミーパターンＤＰ３２の長辺の長さと、第１のダミーパターンＤＰ３１の一辺の長さとは等しくしているが、第１のダミーパターンＤＰ３１よりも小さければ第２のダミーパターンＤＰ３２の長辺の長さは任意である。
【００２９】
第１のダミーパターンＤＰ３１が、最近傍の配線ＷＰ３１との間隔Ｌ３１、及び最近傍の他の第１のダミーパターンＤＰ３１との間隔Ｌ３２等の第１の配置基準を満たすように配置される。さらに、第１のダミーパターンＤＰ３１よりも小さい第２のダミーパターンＤＰ３２が、最近傍の配線ＷＰ３１との間隔Ｌ３４、及び最近傍の第１のダミーパターンＤＰ３１との間隔Ｌ３３等の第２の配置基準を満たすように配置される。
【００３０】
ここで、第２のダミーパターンＤＰ３２は、９０度回転させて配置可能であり、長辺方向をＸ方向、Ｙ方向の両方に持つことが可能である。
図８は、第２のダミーパターンＤＰ３２を０度回転、９０度回転させて配置する際のダミーパターン発生方法を示すフローチャートである。
【００３１】
図８において、ステップＳ１〜Ｓ７及びステップＳ８は、上記図１に示したフローチャートの対応するステップと同様の動作を行う。ただし、図８においては、ステップＳ５において、０度だけ回転させた第２のダミーパターンを発生させる。
【００３２】
ステップＳ６又はステップＳ７の動作に続く、ステップＳ５’にて、０度回転させた第２のダミーパターンが配置されたレイアウトデータを用い、配線、第１のダミーパターン及び０度回転させた第２のダミーパターンが存在するか否かは考慮しないで、発生領域枠内全体に９０度だけ回転させた第２のダミーパターンを発生させる。
【００３３】
そして、ステップＳ６’、Ｓ７’にて、ステップＳ６、Ｓ７と同様に、ステップＳ５’において配置した９０度回転させた第２のダミーパターンが第２の配置基準を満たすか否かを判定し、判定結果に基づいて第２の配置基準に違反する９０度回転させた第２のダミーパターンをレイアウトデータから削除し、ステップＳ８に進む。
【００３４】
なお、図８においては、０度回転させた第２のダミーパターンを配置した後、９０度回転させた第２のダミーパターンを配置しているが、９０度回転させた第２のダミーパターンを配置した後、０度回転させた第２のダミーパターンを配置するようにしても良い。
【００３５】
また、例えば、角度を変化させて任意の角度だけ回転させた第２のダミーパターンを配置する場合には、図８のステップＳ５’にて所定の角度回転させた第２のダミーパターンを発生させるようにして、ステップＳ５’〜Ｓ７’を発生させようとする角度分だけ繰り返し（ループさせて）行えば良い。例えば、０度回転を除いて、回転させる角度の値がｘ個ある場合には、角度を順次変えてステップＳ５’〜Ｓ７’をｘ回繰り返して行えば良い。
【００３６】
図３に示したように、第２のダミーパターンＤＰ３２を第１のダミーパターンＤＰ３１よりも小さく、かつ長方形にすることで、第１のダミーパターンＤＰ２１が発生不可能な領域であっても第２のダミーパターンＤＰ２２を配置することができる。例えば、長方形ダミーパターンの短辺の長さを半導体装置での最小基準程度まで微細化すれば、配線と第１のダミーパターンとの間の領域や、配線と配線との間の領域に配置される確率が高くなる、すなわち発生効率が改善される。
【００３７】
以下に、図４（Ａ）〜図４（Ｃ）に基づいて本実施形態のダミーパターン発生方法及び従来のダミーパターン発生方法によるダミーパターンの配置結果を比較して説明する。
【００３８】
図４（Ａ）は、本実施形態のダミーパターン発生方法により発生させるダミーパターンの仕様例を示す図である。第１のダミーパターンは、一辺が０．５μｍの正方形であり、第１の配線基準として他の第１のダミーパターンとの間隔（０．５μｍ）及び配線との間隔（０．５μｍ）が規定されている。
【００３９】
また、第２のダミーパターンは、短辺が０．２μｍ、長辺が０．５μｍの長方形であり、第２の配線基準として他の第２のダミーパターンとの間隔（０．３μｍ）、配線との間隔（０．３μｍ）及び第１のダミーパターンとの間隔（０．３μｍ）が規定されている。
なお、発生領域に対する配線基準の境界条件は示していないが、発生領域の境界を跨ぐダミーパターンは、基準違反とする。
【００４０】
図４（Ｂ）、図４（Ｃ）は、図４（Ａ）に仕様例を示したダミーパターンを本実施形態のダミーパターン発生方法、従来のダミーパターン発生方法により発生させ配置した例を示す図である。０．５μｍの配線ＷＰ４１、ＷＰ４２が領域の両端に配置された２．５μｍ×２．０μｍの発生領域を一例として示している。
【００４１】
図４（Ｂ）に示すように本実施形態のダミーパターン発生方法によれば、第１のダミーパターンＤＰ４１及び第２のダミーパターンＤＰ４２が配置され、配線密度は４９％になる。一方、図４（Ｃ）に示すように従来のダミーパターン発生方法では、第１のダミーパターンＤＰ４１のみ発生し配置され、配線密度は４５％である。なお、これは一例であり、配線と配線との間隔が縮まった場合等には、さらに有効である。
【００４２】
以上、詳しく説明したように本実施形態によれば、第１の配置基準を満たす領域である第１のダミーパターンの発生可能領域に第１のダミーパターンを配置した後、第１のダミーパターンは発生不可能であるが、第２の配置基準を満たす領域である第２のダミーパターンの発生可能領域に第２のダミーパターンを配置する。これにより、配線層内にダミーパターンを効率良く配置して最小配線密度を改善し、配線の疎密差を軽減（配線密度の分布を小さく）することができる。したがって、多層配線における層間絶縁膜の平坦性を改善し、ＬＳＩ等の半導体装置の信頼性及び製造歩留まりを向上させることができる。
【００４３】
なお、上記実施形態においては、２段階のダミーパターン発生方法を一例として説明したが、本発明はこれに限らず、図５に示すように任意の複数段階でのダミーパターン発生が可能である。
図５は、Ｎ段階（Ｎは２以上の自然数）に拡張した多段階ダミーパターン発生方法を示すフローチャートである。
【００４４】
基本的な処理は上記図１に示した２段階ダミーパターン発生方法と同様であり、第（ｋ−１）（ｋ＝２〜Ｎ）のダミーパターンが配置されたレイアウトデータを用いて発生領域枠内全体に第ｋのダミーパターンを発生させ（ステップＳ５２、Ｓ５６、Ｓ５８）、第ｋの配置基準に違反する第ｋのダミーパターンをレイアウトデータから削除する（ステップＳ５４、Ｓ５７、Ｓ５９）処理を繰り返し行う。第１〜第Ｎのダミーパターンは、形状及び大きさの少なくとも一方が互いに異なり、例えば、ダミーパターンの大きさを順次小さくする。
【００４５】
このようにしても、上述した２段階ダミーパターン発生方法と同様に、配線層内にダミーパターンを効率良く配置して配線の疎密差を軽減することができる。
これにより、多層配線における層間絶縁膜の平坦性を改善し半導体装置の信頼性及び製造歩留まりを向上させることができる。
【００４６】
また、上記実施形態では、処理時間を短縮するために発生領域枠内全体にダミーパターンを発生させ、配置基準に違反するダミーパターンを削除するようにしているが、配置基準に係る判定をダミーパターン発生前に行い、配置基準を満たす位置のみにダミーパターンを発生させるようにしても良い。
また、上記実施形態では、ダミーパターンはＸ方向、Ｙ方向の何れかに合わせて配置しているが、任意の角度だけ回転させて配置するようにしても良い。また、ダミーパターンの大きさを順次小さくするようにしているが、形状のみを異ならせても、すなわち同じ面積で幅を狭くするようにしても同様な効果が得られる。
【００４７】
また、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００４８】
（付記１）実パターンと、種類毎に形状及び大きさの少なくとも一方が互いに異なる複数の種類のダミーパターンとを任意の配線層に有することを特徴とする半導体装置。
（付記２）上記ダミーパターンは、種類毎に大きさが異なることを特徴とする付記１に記載の半導体装置。
（付記３）上記ダミーパターンは、長辺の長さが互いに等しく、短辺の長さが種類毎に互いに異なる長方形の形状を有することを特徴とする付記１に記載の半導体装置。
（付記４）実パターンと、第１のダミーパターンと、上記第１のダミーパターンとは形状及び大きさの少なくとも一方が異なる第２のダミーパターンとを任意の配線層に有する半導体装置。
（付記５）上記第２のダミーパターンは、上記第１のダミーパターンよりも小さいことを特徴とする付記４に記載の半導体装置。
（付記６）上記第２のダミーパターンは長方形の形状を有することを特徴とする付記５に記載の半導体装置。
（付記７）上記第１のダミーパターンは正方形の形状を有し、上記第２のダミーパターンは、長辺の長さが上記第１のダミーパターンの一辺の長さと等しく、短辺の長さは当該一辺の長さよりも短い長方形の形状を有することを特徴とする付記５に記載の半導体装置。
（付記８）半導体装置における任意の配線層の実パターンが配置されたレイアウトデータに基づいて、第１のダミーパターンが発生可能な領域に上記第１のダミーパターンを発生させ配置する第１のダミーパターン配置工程と、
上記実パターン及び第１〜第（ｋ−１）（ｋは２〜Ｎの自然数、Ｎは任意）のダミーパターンが配置された上記配線層のレイアウトデータに基づいて、第１〜第（ｋ−１）のダミーパターンとは異なる第ｋのダミーパターンが発生可能な領域に上記第ｋのダミーパターンを発生させ配置する第ｋのダミーパターン配置工程を上記ｋの値を順次増加させ繰り返し行う工程とを有することを特徴とするパターン発生方法。
（付記９）上記第１のダミーパターンは最も大きく、上記第ｋのダミーパターンは上記ｋの値の増加に伴い順次小さくなることを特徴とする付記８に記載のパターン発生方法。
（付記１０）上記第１〜第Ｎのダミーパターンは、長方形の形状を有することを特徴とする付記９に記載のパターン発生方法。
（付記１１）上記第１〜第Ｎのダミーパターンは、長辺の長さが互いに等しいことを特徴とする付記１０に記載のパターン発生方法。
（付記１２）上記第ｋのダミーパターン配置工程にて第ｋのダミーパターンを配置する際、それぞれ任意角度だけ回転させて配置可能であることを特徴とする付記８に記載のパターン発生方法。
（付記１３）上記ダミーパターン配置工程は、上記ダミーパターンを発生させる発生工程と、
上記発生工程にて発生させた上記ダミーパターンが配置基準を満たすか否か判定する判定工程と、
上記判定工程での判定結果に基づいて、上記配置基準を満たさない上記ダミーパターンを削除する削除工程とを有することを特徴とする付記８に記載のパターン発生方法。
（付記１４）半導体装置における任意の配線層の実パターンが配置されたレイアウトデータに基づいて、第１のダミーパターンが発生可能な領域に上記第１のダミーパターンを発生させ配置する第１のダミーパターン配置工程と、
上記実パターン及び第１のダミーパターンが配置された上記配線層のレイアウトデータに基づいて、上記第１のダミーパターンとは異なる第２のダミーパターンが発生可能な領域に上記第２のダミーパターンを発生させ配置する第２のダミーパターン配置工程とを有することを特徴とするパターン発生方法。
（付記１５）上記ｋの値が２であり、
上記第２のダミーパターン配置工程にて、第２のダミーパターンを０度だけ回転させて配置し、さらに上記実パターン、第１のダミーパターン及び０度回転させた第２のダミーパターンが配置された上記配線層のレイアウトデータに基づいて、第２のダミーパターンを９０度だけ回転させて、当該ダミーパターンが発生可能な領域に発生させ配置することを特徴とする付記１２に記載のパターン発生方法。
【００４９】
【発明の効果】
以上、説明したように本発明によれば、半導体装置の配線層内にて、あるダミーパターンが発生不可能な領域であっても異なる他のダミーパターンを配置することで、ダミーパターンを効率良く配置し、最小配線密度を高くすることができる。したがって、配線層内での配線の疎密差を軽減することができ、多層配線における層間絶縁膜の平坦性を改善し、半導体装置の信頼性及び製造歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本実施形態における２段階ダミーパターン発生方法を示すフローチャートである。
【図２】本実施形態におけるダミーパターンの配置例を示す図である。
【図３】本実施形態におけるダミーパターンの他の配置例を示す図である。
【図４】本実施形態におけるダミーパターン配置結果を説明するための図である。
【図５】本実施形態における多段階ダミーパターン発生方法を示すフローチャートである。
【図６】従来のダミーパターン発生方法を示すフローチャートである。
【図７】従来のダミーパターンの配置例を示す図である。
【図８】０度回転、９０度回転ダミーパターン発生方法を示すフローチャートである。
【符号の説明】
ＷＰ２１、ＷＰ３１、ＷＰ３２  配線
ＤＰ２１、ＤＰ２２、ＤＰ３１、ＤＰ３２  ダミー配線パターン
【図１】
2004303768.tif 000003
【図２】
2004303768.tif 000004
【図３】
2004303768.tif 000005
【図４】
2004303768.tif 000006
【図５】
2004303768.tif 000007
【図６】
2004303768.tif 000008
【図７】
2004303768.tif 000009
【図８】
2004303768.tif 000010