(57)【要約】【課題】オーバーエッチングによる埋込み性の悪化を確実に回避することができる新規な多層配線構造の半導体装置及びその製造方法の提供。【解決手段】基板１０上に金属配線層１００を形成した後、その金属配線層１００表面を平坦化した後、その金属配線層１００表面に耐エッチング性に優れた絶縁性のストッパー膜１６を成膜してからそのストッパー膜１６上に新たな金属配線層２００を順次形成する。これによって、各金属配線層の配線をエッチングにする際に、そのストッパー膜１６によってその下側までオーバーエッチングされなくなるため、埋め込み性が向上して良好なデバイス特性を発揮できる。【選択図】        図５
2004363420.tif 000002
【特許請求の範囲】
【請求項１】
基板上に複数の金属配線層を積層した多層配線構造の半導体装置において、
上記各金属配線層間に、耐エッチング性に優れた絶縁性のストッパー膜が形成されていることを特徴とする多層配線構造の半導体装置。
【請求項２】
請求項１に記載の多層配線構造の半導体装置において、
上記ストッパー膜が、シリコン窒化膜（ＳｉＮ）からなることを特徴とする多層配線構造の半導体装置。
【請求項３】
基板上にエッチングによって形成される金属配線層を順次積層して多層配線構造とした半導体装置の製造方法において、
上記基板上に金属配線層を形成した後、その金属配線層表面を平坦化し、その後、その金属配線層表面に耐エッチング性に優れた絶縁性のストッパー膜を成膜してからそのストッパー膜上に新たな金属配線層を順次形成するようにしたことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
上記ストッパー膜としてシリコン窒化膜（ＳｉＮ）を用いることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
上記シリコン窒化膜をプラズマＣＶＤ法によって形成するようにしたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に複数の金属配線層を積層した多層配線構造の半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
トランジスタやコンデンサ、抵抗等の素子数が数百万以上となる近年のＬＳＩ等の半導体装置にあっては、素子間の相互接続に必要な配線の本数や配置（レイアウト）も複雑化するため、立体的な配線からなる多層配線化が不可欠となってきており、この多層配線化には、多くのリソグラフィ工程やエッチング・成膜工程、平坦化工程等が繰り返し実施されるようになっている。
【０００３】
例えば、図６（ａ）に示すように、半導体基板上に既に形成された下部配線層上に新たな上部配線層を形成するためには、先ず、最初に形成された下部配線層の表面をＣＭＰ（化学機械研磨）によって平坦化した後、その表面にＴｉＮ等の反射防止膜を成膜してからその上にＡｌやＣｕ等の配線用金属膜を成膜し、さらにその上に同じく反射防止膜と保護膜を成膜してからその上に所定のレジストパターンを形成する。
【０００４】
次に、同図（ｂ）に示すように、このレジストをマスクとして露出している配線用金属層をエッチング処理して所定の配線パターンを形成した後、そのレジストを除去してから同図（ｃ）に示すようにその配線パターン周囲をＳｉＯ２等の層間絶縁膜で覆って絶縁し、しかる後、この層間絶縁膜にタングステンプラグやバリアメタル等を形成して上部配線層を形成する。
【０００５】
そして、このようにして上部配線層が形成されたならば、再び同様な工程を繰り返してその上部配線層上に新たな金属配線層を順次積層することで多層配線構造の半導体装置が得られることになる。
尚、この積層数は最近のＬＳＩで５〜６層、将来は８層以上に達することが考えられる。
【０００６】
【特許文献１】
特開平１１−２１４５０６号公報
【特許文献２】
特開平１１−２５１４２７号公報
【特許文献３】
特開平１４−２４６３３９号公報
【０００７】
【発明が解決しようとする課題】
ところで、このように上部配線層の配線パターンを形成するに際しては、図６（ａ）に示すように、その配線用金属膜の下面には、ＴｉＮ等からなる導電性の反射防止膜が成膜されていることから、配線間のショートを防止するために、この反射防止膜も完全に除去されるまでエッチングを行う必要がある。
【０００８】
そのため、同図（ｂ）に示すように、この配線金属膜をエッチングするに際しては、常にオーバーエッチングぎみになってしまい、その後にスパッタしながら形成される層間絶縁物の埋込み性が悪化するといった不都合があった。
そこで、本発明はこのような課題を有効に解決するために案出されたものであり、その目的は、オーバーエッチングによる埋込み性の悪化を確実に回避することができる新規な多層配線構造の半導体装置及びその製造方法を提供するものである。
【０００９】
【課題を解決するための手段】
〔発明１〕
上記課題を解決するために発明１の多層配線構造の半導体装置は、
基板上に複数の金属配線層を積層した多層配線構造の半導体装置において、上記各金属配線層間に、耐エッチング性に優れた絶縁性のストッパー膜が形成されていることを特徴とするものである。
【００１０】
これによって、各金属配線層の配線をエッチングによって作成する際に、そのストッパー膜によってその下側までオーバーエッチングされることがなくなるため、その周囲が層間絶縁物で完全に埋め込まれて良好なデバイス特性を発揮できる。
〔発明２〕
また、発明２の多層配線構造の半導体装置は、
発明１に記載の多層配線構造の半導体装置において、上記ストッパー膜が、シリコン窒化膜（ＳｉＮ）からなることを特徴とするものである。
【００１１】
すなわち、シリコン窒化膜（ＳｉＮ）は他の層間絶縁物や反射防止膜等に比べて優れた耐エッチング性を有していることから、このシリコン窒化膜を上記ストッパー膜として備えることにより、オーバーエッチングを確実に回避できる。また、このシリコン窒化膜は優れた絶縁性を有していることから配線間のショートを招くこともない。
【００１２】
〔発明３〕
発明３の半導体装置の製造方法は、
基板上にエッチングによって形成される金属配線層を順次積層して多層配線構造とした半導体装置の製造方法において、上記基板上に金属配線層を形成した後、その金属配線層表面を平坦化し、その後、その金属配線層表面に耐エッチング性に優れた絶縁性のストッパー膜を成膜してからそのストッパー膜上に新たな金属配線層を順次形成するようにしたことを特徴とするものである。
【００１３】
これによって、発明１と同様に、各金属配線層の配線をエッチングによって作成する際に、そのストッパー膜によってその下層側までオーバーエッチングされることがなくなるため、埋込み性に優れた良質な多層配線構造の半導体装置が得られる。
〔発明４〕
発明４の半導体装置の製造方法は、
発明３に記載の半導体装置の製造方法において、上記ストッパー膜としてシリコン窒化膜（ＳｉＮ）を用いることを特徴とするものである。
【００１４】
これによって、発明２と同様に優れた耐エッチング性を有するシリコン窒化膜を上記ストッパー膜として備えることにより、オーバーエッチングを確実に回避できる。
〔発明５〕
発明５の半導体装置の製造方法は、
発明４に記載の半導体装置の製造方法において、上記シリコン窒化膜をプラズマＣＶＤ法によって形成するようにしたことを特徴とするものである。
【００１５】
これによって、任意の膜厚のシリコン窒化膜を容易に成膜することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面を参照しながら詳述する。
図１〜図５は、本発明に係る多層配線構造をした半導体装置の製造方法の実施の一形態を示したものである。
先ず、図１（ａ）に示すように、公知の成膜技術及びフォトレジスト、エッチング手法等によって基板１０上に所定の金属（Ａｌ）配線１２を形成する。尚、この金属配線１２の下面側にはＴｉＮ等からなる反射防止膜１１が形成されていると共に、その上面側には、同じくＴｉＮ等からなるバリア膜１２が一体的に形成されている。
【００１７】
次に、同図（ｂ）、（ｃ）に示すように、高密度プラズマ（ＨＤＰ）ＳｉＯ２等の層間絶縁物１４によってこの金属配線１２を埋め込み、さらにその層間絶縁物１４上に、ＳｉＯ２等からなる表面研磨時の調整しろ用の擬制酸化膜１５を成膜してから同図（ｄ）に示すように、その擬制酸化膜１５の表面をＣＭＰ処理して平坦化する。
【００１８】
そして、このようにしてその擬制酸化膜１５の表面が平坦化されたなら、図２（ａ）に示すように、その擬制酸化膜１５の表面上に、本発明の特徴部分であるストッパー膜１６を所定厚さ成膜する。
このストッパー膜１６は例えばシリコン窒化膜（ＳｉＮ）等の耐エッチング性及び絶縁性に優れた材料から形成されており、プラズマＣＶＤ法等の公知の成膜方法によって容易に成膜することができ、また、その膜厚も容易に制御することができる。
【００１９】
次に、このようにして本発明の特徴部分であるストッパー膜１６を所定厚さ成膜したならば、同図（ｂ）に示すように、その上にレジスト膜を形成し、露光・現像してマスク用のレジストパターン１７を形成した後、同図（ｃ）（ｄ）に示すように、ドライエッチング法等によってそのストッパー膜１６の露出した部分をその下部の金属配線１２に至るまでエッチングしてビアホール１８を形成するともにそのレジスト１７を除去してマスクされたストッパー膜１６を露出させる。
【００２０】
その後、このようにして金属配線１２にまで至るビアホール１８が形成されたならば、図３（ａ）に示すように、配線金属の拡散を防止すべく、そのビアホール１８内及びストッパー膜１６上にＴｉ／ＴｉＮ等の導電性・高融点材料からなるバリアメタル膜１９をスパッタ法等によって成膜した後、さらに同図（ｂ）に示すようにそのビアホール１８内及びストッパー膜１６上にタングステン（Ｗ）等の導電性・高融点のプラグ膜２０をＣＶＤ法等によって成膜してから、同図（ｃ）に示すようにＣＭＰによってそのバリアメタル膜１９表面の導電性・高融点膜２０を研磨除去してプラグ材２１をそれぞれ独立して形成する。
【００２１】
この時、バリアメタル膜１９表面の導電性・高融点膜２０の一部が残ってプラグ材２１同士がショートしないように、その研磨量はバリアメタル膜１９にまで及ぶことになるが、その直下には、耐エッチングのみならず耐摩耗性にも優れたストッパー膜１６が備えられているため、仮にこのバリアメタル膜１９が全部削り取られたとしてもこのストッパー膜１６によってそれ以上の研磨が防止されて必要以上の削り過ぎを防止することも可能となる。
【００２２】
次に、このようにして最初の金属配線層１００（以下、適宜、下部配線層１００という）が形成されたならば、同図（ｄ）に示すように、そのＣＭＰ面上に上部配線層２００用の下部反射防止膜（Ｔｉ／ＴｉＮ等）２２を成膜すると共に、図４（ａ）〜（ｃ）に示すように、さらにその下部反射防止膜２２上に、Ａｌ等の配線金属膜２３、Ｔｉ／ＴｉＮ等の上部反射防止膜２４、ＳｉＯ２等の保護膜（酸化膜）２５を順次成膜する。
【００２３】
そして、図５（ａ）に示すように、その保護膜２５上に、新たなレジスト膜を形成し、露光・現像して所定のレジストパターン２６を形成した後、同図（ｂ）（ｃ）に示すように、ドライエッチング法等によってその保護膜２５の露出した部分からその下方に向けてエッチングして所定パターンの上部配線２７を形成する。
【００２４】
このエッチングに際しては、上部配線２７間のショートを防止すべく、配線金属膜２３は勿論、その下面の導電性の下部反射防止膜２２及び、先のＣＭＰ処理時に残っていれば、その下面の導電性のバリアメタル膜１９をも完全に分離されるようにエッチングを施すことが不可欠である。
このため、前述したように従来ではこれを達成するために、下部配線層１００側の擬制酸化膜１５の半分近くまでオーバーエッチングを施していたが、本発明では、この擬制酸化膜１５とバリアメタル膜１９との間に絶縁性のストッパー膜１６を備えたことから、従来と同様な条件でエッチングを行っても、このストッパー膜１６でエッチングの進行が抑制されることになるため、それ以上のオーバーエッチングを容易かつ確実に阻止することが可能となり、その結果、その後の層間絶縁物１４の埋込み性が良好となる。
【００２５】
そして、このようにして、上部金属配線層２００用の配線パターン２７が形成されたならば、図１から説明したように、その上に層間絶縁物１４及びを擬制酸化膜１５を埋め込んでＣＭＰ処理や新たなストッパー膜１６の成膜、プラグ材２１成形等といった一連の同処理を繰り返すことで、上部配線層２００を順次積層した良質な多層配線構造の半導体装置が容易に得られることになる。
【００２６】
尚、図５（ａ）に示すように、ＢＡＲＣ（Ｂｏｔｔｏｍ−ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ−ｃｏａｔ）と称されるレジスト用の反射防止膜を備えても良い。
【図面の簡単な説明】
【図１】下部金属配線層の配線形成からＣＭＰに至るまでを示す工程図。
【図２】ストッパー膜形成からビアホール形成に至るまでを示す工程図。
【図３】バリアメタル膜形成から反射防止膜形成に至るまでを示す工程図。
【図４】配線用金属膜形成から保護膜形成に至るまでを示す工程図。
【図５】フォトマスク形成から上部配線層の配線形成に至るまでを示す工程図。
【図６】従来のフォトマスク形成から配線形成に至るまでを示す工程図。
【符号の説明】
１０…基板、１１，１３，２２，２４…反射防止膜、１２，２７…金属配線、１４…層間絶縁物、１５…擬制酸化膜、１６…ストッパー膜、１７，２６…レジスト、１８…ビアホール、１９…バリアメタル、２０…プラグ膜、２１…プラグ材、２５…保護膜、１００…下部金属配線層、２００…上部金属配線層。
【図１】
2004363420.tif 000003
【図２】
2004363420.tif 000004
【図３】
2004363420.tif 000005
【図４】
2004363420.tif 000006
【図５】
2004363420.tif 000007
【図６】
2004363420.tif 000008