(57)【要約】【課題】パーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、歩留を向上できる半導体装置の製造方法を提供する。【解決手段】相補型金属酸化膜半導体素子を含む半導体プロセスの製造工程において、受け入れ後のウェーハを洗浄する工程と、その後、半導体製造工程の最初の熱処理工程において、急速昇温で１１００℃以上１３００℃以下の温度に該当ウェーハを加熱し、前記範囲の温度で１〜１００秒間保持した後、５００℃以下まで急速降温する急速熱処理工程を含み、その後２回目以降の熱処理工程は前述のごとき急速熱処理工程以外の熱処理工程においては、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が１５０℃から７５０℃の範囲であって、その温度がウェーハを処理する温度を超えないようにする。【選択図】　図１
2004063685.tif 000002
【特許請求の範囲】
【請求項１】
相補型金属酸化膜半導体素子を含む半導体装置の製造方法において、
受け入れ後のウェーハを洗浄する工程と、
その後、半導体製造工程の最初の熱処理工程において、室温から急速昇温して１１００℃以上１３００℃以下の温度に該当ウェーハを加熱し、前記範囲の温度で１〜１００秒間保持した後、５００℃以下まで急速降温する急速熱処理工程を含み、
その後、２回目以降の熱処理工程は前記急速熱処理工程以外の熱処理工程においては、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が１５０℃以上７５０℃以下の範囲であって、その温度がウェーハを処理する温度を超えないことを特徴とする半導体装置の製造方法。
【請求項２】
最初の急速熱処理の雰囲気が水素、酸素、窒素、およびアルゴンから選ばれる少なくとも一つのガスである請求項１に記載の半導体装置の製造方法。
【請求項３】
相補型金属酸化膜半導体素子を含む半導体装置の製造方法において、
受け入れ後のウェーハを洗浄する工程と、
その後、半導体製造工程の最初の熱処理工程において、６００℃以上８００℃以下の温度により３０分以上、６時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において９５０℃以上１１００℃以下で１０分以上、３時間以内の熱処理を含み、
その後、２回目以降の熱処理工程は、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が１５０℃以上７５０℃以下の範囲であって、その温度がウェーハを処理する温度を超えないことを特徴とする半導体装置の製造方法。
【請求項４】
２回目以降の熱処理のうち、急速熱処理によらない熱処理が電気炉によって行われ、ウェーハは石英、炭化珪素、またはシリコンにより形成されたボートに複数枚積載され、電気炉の内部に挿入、取り出しを行う形式の熱処理である請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項５】
２回目以降の熱処理工程がすべて急速熱処理工程である請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項６】
使用するウェーハがＣＺ法、ＭＣＺ法により成長させたシリコンウェーハ、あるいはＣＺ、ＭＣＺ法により成長させたシリコン基板上にエピタキシャル層を有するエピタキシャルウェーハである請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記急速熱処理の急速昇温が、温度変化率１０℃／秒以上２００℃／秒以下である請求項１または５に記載の半導体装置の製造方法。
【請求項８】
前記急速降温が、温度変化率の絶対値が１０℃／秒以上２００℃／秒以下である請求項１または５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものである。さらに詳しくは相補型金属酸化膜半導体素子（ＣＭＯＳ）を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子の微細化・高集積化が急速に進み、それにともなってＣＭＯＳデバイスの製造プロセスも複雑化してきている。
【０００３】
ＣＭＯＳデバイスの製造では、一般に複数の熱処理工程を含んでいる。ＣＭＯＳデバイス製造の歩留向上のためには製造プロセスで発生するパーティクルの制御が不可欠である。例えば、シリコン基板の熱酸化および熱拡散に使用するバッチ式電気炉では、シリコン基板を石英ボートもしくはＳｉＣボートに積載し電気炉へ投入することにより熱処理が実施されるが、ボートの電気炉への投入・取り出し温度が比較的高い場合には電気炉内外の温度差によってシリコン基板がボート上ではねるなどして、シリコン基板もしくはボート、あるいはその両方に傷を発生し、パーティクル発生原因となる場合がある。電気炉への投入・取り出し温度とパーティクル発生数との関係を図１３（ａ）に示す。
【０００４】
一方、電気炉への投入・取り出し温度はシリコン基板中の酸素析出核の生成・成長と密接に関係しており、特に投入・取り出し温度が比較的低い場合には基板中に酸素析出核が生成されない、もしくは生成されても成長しない場合がある。電気炉への投入・取り出し温度と酸素析出核との関係を図１３（ｂ）に示す。
【０００５】
さらに、従来より熱処理工程は電気炉による熱処理が大半であったが、近年、熱履歴の低減の要求を受けて急速熱処理が多用されるようになってきている。急速熱処理の場合は、処理時間が一般に数分以下と短く処理温度も通常１１００℃以下であるため、酸素析出核の生成・成長はさらに難しくなる。
【０００６】
酸素析出はシリコン基板にとりこまれた汚染不純物を捕獲する役割を果たしており、ＣＭＯＳデバイスの歩留・信頼性を向上させるためにはシリコン基板の最表面のＣＭＯＳデバイスが形成される部分より下層には一定量の酸素析出が形成されていることが望ましい。
【０００７】
【発明が解決しようとする課題】
しかしながら、パーティクル抑制と、基板中の酸素析出核の生成・成長とは上述したとおり電気炉への投入・取り出し温度という観点からすればトレードオフの関係にある。図１３（ｃ）は従来のトレードオフ関係を説明する図である。すなわち図１３（ｃ）に示すとおり、パーティクルを抑制しようとすれば電気炉へのボートの投入温度は６５０℃程度にする必要がある。一方、酸素析出核を生成・成長させるためには製造プロセスの最初の熱処理でのボートの投入温度は８００℃程度でなければならず、パーティクル抑制と酸素析出核生成・成長とを両立させることは困難である。
【０００８】
本発明は、上記従来の問題点を解決するもので、パーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、ＣＭＯＳデバイスの歩留を向上できる半導体装置の製造方法を提供するものである。
【０００９】
【課題を解決するための手段】
この課題を解決するために本発明の半導体装置の製造方法は、相補型金属酸化膜半導体素子を含む半導体装置の製造方法において、
受け入れ後のウェーハを洗浄する工程と、
その後、半導体製造工程の最初の熱処理工程において、室温から急速昇温して１１００℃以上１３００℃以下の温度に該当ウェーハを加熱し、前記範囲の温度で１〜１００秒間保持した後、５００℃以下まで急速降温する急速熱処理工程を含み、
その後、２回目以降の熱処理工程は前記急速熱処理工程以外の熱処理工程においては、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が１５０℃以上７５０℃以下の範囲であって、その温度がウェーハを処理する温度を超えないことを特徴とする。
【００１０】
これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、ＣＭＯＳデバイスの歩留を飛躍的に向上できる。
【００１１】
本発明方法においては、最初の急速熱処理の雰囲気が水素、酸素、窒素、およびアルゴンから選ばれる少なくとも一つのガスであることが好ましい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、ＣＭＯＳデバイスの歩留を飛躍的に向上できる。
【００１２】
次に本発明の別の半導体装置の製造方法は、相補型金属酸化膜半導体素子を含む半導体装置の製造方法において、
受け入れ後のウェーハを洗浄する工程と、
その後、半導体製造工程の最初の熱処理工程において、６００℃以上８００℃以下の温度により３０分以上、６時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において９５０℃以上１１００℃以下で１０分以上、３時間以内の熱処理を含み、
その後、２回目以降の熱処理工程は、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が１５０℃以上７５０℃以下の範囲であって、その温度がウェーハを処理する温度を超えないことを特徴とする。
【００１３】
これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、ＣＭＯＳデバイスの歩留を飛躍的に向上できる。
【００１４】
本発明方法においては、２回目以降の熱処理のうち、急速熱処理によらない熱処理が電気炉によって行われ、ウェーハは石英、炭化珪素、またはシリコンにより形成されたボートに複数枚積載され、電気炉の内部に挿入、取り出しを行う形式の熱処理であることが好ましい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、ＣＭＯＳデバイスの歩留を飛躍的に向上できる。
【００１５】
また、２回目以降の熱処理工程がすべて急速熱処理工程であってもよい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、ＣＭＯＳデバイスの歩留を飛躍的に向上できる。
【００１６】
また、使用するウェーハがＣＺ法、ＭＣＺ法により成長させたシリコンウェーハ、あるいはＣＺ、ＭＣＺ法により成長させたシリコン基板上にエピタキシャル層を有するエピタキシャルウェーハであってもよい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、ＣＭＯＳデバイスの歩留を飛躍的に向上できる。
【００１７】
また、急速熱処理の急速昇温が温度変化率１０℃／秒以上２００℃／秒以下、急速降温が温度変化率の絶対値が１０℃／秒以上２００℃／秒以下であることが好ましい。これによりパーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、ＣＭＯＳデバイスの歩留を飛躍的に向上できる。
【００１８】
【発明の実施の形態】
（第１の実施の形態）
以下本発明の第１の実施の形態について、図面を参照しながら説明する。図１は本発明の１実施例における半導体装置の製造方法を示すものである。図１において半導体装置の製造プロセスの最初の熱処理として、急速昇温で１１００℃以上１３００℃以下の温度に該当ウェーハを加熱し、前記範囲の所定の温度で１〜１００秒間保持した後、５００℃以下まで急速降温する急速熱処理工程を含む。ここで、急速熱処理は一般にＲＴＰ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ｐｒｏｃｅｓｓｉｎｇ）装置により実施される。ＲＴＰ装置にて急速昇温した後、１２００℃程度で１０秒程度保持し、急速降温するのが望ましい。本急速熱処理によりシリコン基板バルク中に十分な大きさ・密度の酸素析出核が生成・成長され、これがその後のＣＭＯＳデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【００１９】
２回目以降の熱処理工程は前述のごとき急速熱処理工程（ただし、通常は１１５０℃以下、一回以上）と、以下に示す熱処理工程（一回以上）とから構成されている。すなわち、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が１５０℃から７５０℃の範囲であって、その温度がウェーハを処理する温度を超えないようにする。これにより、投入・取り出し時にシリコン基板がシリコン基板の支持物（通常電気炉のボート）上ではねて支持物をたたき、シリコン基板もしくは支持物、あるいはその両方に傷をつくることが抑制でき、支持物およびシリコン基板からのパーティクル発生抑制効果が期待できる。通常の場合は、６５０℃程度でウェーハを投入もしくは投入・取り出しの両方を行うと、酸素析出核が生成・成長せず、酸素析出核があったとしても消滅してしまう。しかし、製造プロセスの最初に前述の通りの高温の急速熱処理を行うことで十分多くの比較的大きな酸素析出を生成させることができるため、上述のような比較的低温の投入およびもしくは取り出し温度の熱処理を実施したとしても酸素析出が消滅してしまうことがなく、ＣＭＯＳデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【００２０】
以上の結果をまとめたものを図２に示す。図２に示すとおり、半導体装置製造プロセスの最初の熱処理として高温の急速熱処理を実施することで、従来困難であった２回目以降の熱処理の投入およびもしくは取り出し温度の７５０℃以下への低温化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、ＣＭＯＳデバイス製造歩留を飛躍的に向上できる。
【００２１】
（第２の実施の形態）
以下本発明の第２の実施の形態について、図面を参照しながら説明する。図３は本発明の１実施例における半導体装置の製造方法を示すものである。図３において、半導体装置の製造方法の実施の形態は第１の実施の形態に示したものと同様である。本実施の形態は最初の急速熱処理の雰囲気が水素、あるいは酸素、窒素、アルゴンあるいはそれらのうち、２種類の組み合わせである。通常、本急速熱処理はＲＴＰ装置により行われるため、ここで言う雰囲気とはＲＴＰで使用するプロセスガスを意味する。シリコン基板に十分な大きさの多くの酸素析出を形成するためには、本急速熱処理のプロセスガスはＡｒガスと窒素ガスとの混合ガスであることが望ましい。すなわちＡｒガスと窒素ガスとの混合ガスを使用しＲＴＰ装置によって急速昇温し、１２００℃程度で１０秒程度処理した後、急速降温するという急速熱処理である。本急速熱処理によりシリコン基板バルク中に十分な大きさ・密度の酸素析出核が生成・成長され、これがその後のＣＭＯＳデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【００２２】
２回目以降の熱処理工程は前述のごとき急速熱処理工程（ただし、通常は１１５０℃以下、一回以上）と、以下に示す熱処理工程（一回以上）とから構成されている。すなわち、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が１５０℃から７５０℃の範囲であって、その温度がウェーハを処理する温度を超えないようにする。これにより、投入・取り出し時にシリコン基板がシリコン基板の支持物（通常電気炉のボート）上ではねて支持物をたたき、シリコン基板もしくは支持物、あるいはその両方に傷をつくることが抑制でき、支持物およびシリコン基板からのパーティクル発生抑制効果が期待できる。通常の場合は、６５０℃程度でウェーハを投入もしくは投入・取り出しの両方を行うと、酸素析出核が生成・成長せず、酸素析出核があったとしても消滅してしまう。しかし、製造プロセスの最初に前述の通りの高温の急速熱処理を行うことで十分多くの比較的大きな酸素析出を生成させることができるため、上述のような比較的低温の投入およびもしくは取り出し温度の熱処理を実施したとしても酸素析出が消滅してしまうことがなく、ＣＭＯＳデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【００２３】
以上の結果をまとめたものを図４に示す。図４に示すとおり、半導体装置製造プロセスの最初の熱処理として雰囲気が水素、あるいは酸素、窒素、アルゴンあるいはそれらのうち、２種類の組み合わせである急速熱処理を実施することで、従来困難であった２回目以降の熱処理の投入およびもしくは取り出し温度の７５０℃以下への低温化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
【００２４】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、ＣＭＯＳデバイス製造歩留を飛躍的に向上できる。
【００２５】
（第３の実施の形態）
以下本発明の第３の実施の形態について、図面を参照しながら説明する。図５は本発明の１実施例における半導体装置の製造方法を示すものである。図５において半導体装置の製造プロセスの最初の熱処理として、６００℃以上、８００℃以下の温度により３０分以上、６時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において９５０℃以上、１１００℃以下で１０分以上、３時間以内の熱処理を含む。一段目の熱処理は８００℃で２時間程度、二段目の熱処理は１０００℃で２時間程度が望ましい。本熱処理によりシリコン基板バルク中に十分な大きさ・密度の酸素析出核が生成・成長され、これがその後のＣＭＯＳデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【００２６】
２回目以降の熱処理工程は急速熱処理工程（ただし、通常は１１５０℃以下、一回以上）と、以下に示す熱処理工程（一回以上）とから構成されている。すなわち、ウェーハを熱処理容器に投入およびもしくは取り出しする温度が１５０℃から７５０℃の範囲であって、その温度がウェーハを処理する温度を超えないようにする。これにより、投入・取り出し時にシリコン基板がシリコン基板の支持物（通常電気炉のボート）上ではねて支持物をたたき、シリコン基板もしくは支持物、あるいはその両方に傷をつくることが抑制でき、支持物およびシリコン基板からのパーティクル発生抑制効果が期待できる。通常の場合は、６５０℃程度でウェーハを投入もしくは投入・取り出しの両方を行うと、酸素析出核が生成・成長せず、酸素析出核があったとしても消滅してしまう。しかし、製造プロセスの最初に前述の通りの熱処理を行うことで十分多くの比較的大きな酸素析出を生成させることができるため、上述のような比較的低温の投入およびもしくは取り出し温度の熱処理を実施したとしても酸素析出が消滅してしまうことがなく、ＣＭＯＳデバイス製造プロセス中の汚染不純物を捕獲し、歩留低下を抑制する効果を発揮する。
【００２７】
以上の結果をまとめたものを図６に示す。図６に示すとおり、半導体装置製造プロセスの最初の熱処理として６００℃以上、８００℃以下の温度により３０分以上、６時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において９５０℃以上、１１００℃以下で１０分以上、３時間以内の熱処理を実施することで、従来困難であった２回目以降の熱処理の投入およびもしくは取り出し温度の７５０℃以下への低温化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
【００２８】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、ＣＭＯＳデバイス製造歩留を飛躍的に向上できる。
【００２９】
（第４の実施の形態）
以下本発明の第４の実施の形態について、図面を参照しながら説明する。図７は本発明の１実施例における半導体装置の製造方法を示すものである。図７において半導体装置の製造方法の実施の形態は第１もしくは第２もしくは第３の実施の形態に示したものと同様である。本実施の形態は２回目以降の熱処理のうち、急速熱処理によらない熱処理が電気炉によって行われ、ウェーハは石英、炭化珪素、あるいはシリコンにより形成された支持物に複数枚積載され、縦型電気炉の内部に挿入、取り出しを行う形式の熱処理である。支持物上に積載されたウェーハは、支持物の電気炉への投入およびもしくは取り出し時の電気炉内外の温度差によって支持物上ではねて支持物をたたく場合がある。このような場合、ウェーハ裏面には傷が発生し、またウェーハにたたかれた支持物も傷つくため、いずれもパーティクル発生源となる。支持物投入およびもしくは取り出し温度とパーティクル発生数との関係は従来の技術で述べたとおりである。パーティクル発生により製品の歩留は著しく低下する。
【００３０】
一方、電気炉への投入・取り出し温度はシリコン基板中の酸素析出核の生成・成長と密接に関係しており、特に投入・取り出し温度が比較的低い場合には基板中に酸素析出核が生成されないか、もしくは生成されても成長しない場合がある。電気炉への投入・取り出し温度と酸素析出核との関係は従来の技術で述べたとおりである。酸素析出はシリコン基板にとりこまれた汚染不純物を捕獲する役割を果たしており、ＣＭＯＳデバイスの歩留・信頼性を向上させるためにはシリコン基板の最表面のＣＭＯＳデバイスが形成される部分より下層には一定量の酸素析出が形成されていることが望ましい。この点に関しては、製造プロセスの最初の熱処理を第１、第２、および第３の実施の形態のように工夫することで実現できる。
【００３１】
以上の結果をまとめたものを図８に示す。図８に示すとおり、半導体装置製造プロセスの最初の熱処理を工夫することで、従来困難であった２回目以降の電気炉による熱処理の投入およびもしくは取り出し温度の７５０℃以下への低温化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
【００３２】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、ＣＭＯＳデバイス製造歩留を飛躍的に向上できる。
【００３３】
（第５の実施の形態）
以下本発明の第５の実施の形態について、図面を参照しながら説明する。図９は本発明の１実施例における半導体装置の製造方法を示すものである。図９において半導体装置の製造方法の実施の形態は第１もしくは第２もしくは第３の実施の形態に示したものと同様である。本実施の形態は２回目以降の熱処理がすべて急速熱処理工程である。急速熱処理の場合は、通常枚葉処理であるためパーティクル発生の抑制効果が期待できるが、処理時間が一般に数分以下と短く処理温度も通常１１００℃以下であるため、酸素析出核の生成・成長は期待できない。第１の実施の形態に示したように製造プロセスの最初の熱処理として、急速昇温で１１００℃以上１３００℃以下の温度に該当ウェーハを加熱し、前記範囲の所定の温度で１〜１００秒間保持した後、５００℃以下まで急速降温する急速熱処理工程を有するか、あるいは第３の実施の形態に示したように製造プロセスの最初の熱処理として、６００℃以上、８００℃以下の温度により３０分以上、６時間以内の熱処理を行った後、そのまま引き続き同一熱処理装置内において９５０℃以上、１１００℃以下で１０分以上、３時間以内の熱処理を有するとすることで、酸素析出核の生成・成長が確保され、２回目以降の熱処理がすべて急速熱処理であっても十分な汚染不純物捕獲能力を実現できる。もちろん、最初の熱処理が急速熱処理である場合、その雰囲気は水素、あるいは酸素、窒素、アルゴンあるいはそれらのうち、２種類の組み合わせであれば、更なる効果が期待できる。また、２回目以降の熱処理のうち、急速熱処理によらない熱処理が電気炉によって行われ、ウェーハは石英、炭化珪素、あるいはシリコンにより形成された支持物に複数枚積載され、縦型電気炉の内部に挿入、取り出しを行う形式の熱処理であってもよい。
【００３４】
以上の結果をまとめたものを図１０に示す。図１０に示すとおり、半導体装置製造プロセスの最初の熱処理を工夫することで、従来困難であった２回目以降の全熱処理の急速熱処理化が実現でき、酸素析出の生成・成長とパーティクル抑制とを両立できる。
【００３５】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、ＣＭＯＳデバイス製造歩留を飛躍的に向上できる。
【００３６】
（第６の実施の形態）
以下本発明の第６の実施の形態について、図面を参照しながら説明する。図１１は本発明の１実施例における半導体装置の製造方法を示すものである。図１１において半導体装置の製造方法の実施の形態は第１から第５の実施の形態に示したものと同様である。本実施の形態は使用するウェーハがＣＺ法、ＭＣＺ法により成長させたシリコンウェーハ、あるいはＣＺ、ＭＣＺ法により成長させたシリコン基板上にエピタキシャル層を有するエピタキシャルウェーハである。ＣＺ法で成長させたシリコン基板には通常一定量の酸素が含まれているが、酸素濃度が高い場合には基板表面への酸素析出欠陥が生じ、歩留を低下させる懸念がある。そこで、近年では基板の酸素濃度が比較的低いものが生産されている。また、この傾向はＣＺ法により成長させたシリコン基板上に形成されたエピタキシャル層で一層顕著になる。エピタキシャル層には酸素がほとんど含まれていない上、エピタキシャル成長時にシリコン基板中にあった酸素析出核が消えてしまう場合がある。酸素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下程度にまで低下すると、基板表面の酸素析出欠陥の懸念はなくなるが、同時にバルク中の酸素析出を生成・成長させることが難しくなる。基板表面の酸素析出欠陥は製品の歩留を低下させるが、バルク中の酸素析出は製造工程中に侵入した汚染不純物を捕獲し、基板の最表面の汚染を低減するため、製品の歩留および信頼性を向上させる働きがある。
【００３７】
本実施の形態はこのような低酸素濃度の基板を用いた場合であって、２回目以降の熱処理が急速熱処理や低温投入・取り出し熱処理であり酸素析出を生成・成長できない時でも、製造プロセスの最初の熱処理によって十分多くの大きな酸素析出を基板のバルク中に生成することができ、それによって汚染不純物を捕獲することができ、製品の歩留・信頼性を向上することができる。
【００３８】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、ＣＭＯＳデバイス製造歩留を飛躍的に向上できる。
【００３９】
（第７の実施の形態）
以下本発明の第７の実施の形態について、図面を参照しながら説明する。図１２は本発明の１実施例における半導体装置の製造方法を示すものである。図１２において半導体装置の製造方法の実施の形態は第１から第６の実施の形態と同様である。本実施の形態は、急速熱処理の急速昇温が温度変化率１０℃／秒以上２００℃／秒以下、急速降温が温度変化率の絶対値が１０℃／秒以上２００℃／秒以下である。ＲＴＰ装置は通常コールドウォールタイプであるため、ＲＴＰ処理の際の投入・取り出し温度は常温（１０℃以上５０℃以下程度）である。加熱は通常ハロゲンランプなどによるランプ加熱である。基板の投入後、５００℃程度にまで温度を上昇させ安定させる。急速熱処理であるため、温度安定からプロセス温度までの昇温レートは通常５０℃／ｓｅｃ程度であり、１０秒程度で昇温は完了する。その後、プロセス温度で数秒から数分の間熱処理し、引き続いて急速降温する。この際の降温レートは−４０℃／ｓｅｃ程度である。５００℃程度以下まで降温されたら、取り出し、専用の冷却部にてさらに冷却されキャリアに戻される。
【００４０】
本実施の形態は急速熱処理の急速昇温が温度変化率１０℃／秒以上２００℃／秒以下、急速降温が温度変化率の絶対値が１０℃／秒以上２００℃／秒以下であり、なおかつ２回目以降の熱処理が上述のごとき急速熱処理や低温投入・取り出し熱処理であり酸素析出を生成・成長できない時でも、製造プロセスの最初の熱処理によって十分多くの大きな酸素析出を基板のバルク中に生成することができ、それによって汚染不純物を捕獲することができ、製品の歩留・信頼性を向上することができる。
【００４１】
このように、本半導体装置の製造方法によれば十分な汚染不純物捕獲能力を有しつつパーティクル発生を抑制でき、ＣＭＯＳデバイス製造歩留を飛躍的に向上できる。
【００４２】
【発明の効果】
以上説明したとおり本発明によれば、パーティクル抑制と、基板中の酸素析出核生成・成長とを両立することができ、ＣＭＯＳデバイスの歩留を向上できる半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置の製造方法の説明図
【図２】本発明の第１の実施の形態における効果の説明図
【図３】本発明の第２の実施の形態における半導体装置の製造方法の説明図
【図４】本発明の第２の実施の形態における効果の説明図
【図５】本発明の第３の実施の形態における半導体装置の製造方法の説明図
【図６】本発明の第３の実施の形態における効果の説明図
【図７】本発明の第４の実施の形態における半導体装置の製造方法の説明図
【図８】本発明の第４の実施の形態における効果の説明図
【図９】本発明の第５の実施の形態における半導体装置の製造方法の説明図
【図１０】本発明の第５の実施の形態における効果の説明図
【図１１】本発明の第６の実施の形態における半導体装置の製造方法の説明図
【図１２】本発明の第７の実施の形態における半導体装置の製造方法の説明図
【図１３】（ａ）〜（ｃ）は従来の半導体装置の製造方法の説明図
【符号の説明】
１　急速熱処理
【図１】
2004063685.tif 000003
【図２】
2004063685.tif 000004
【図３】
2004063685.tif 000005
【図４】
2004063685.tif 000006
【図５】
2004063685.tif 000007
【図６】
2004063685.tif 000008
【図７】
2004063685.tif 000009
【図８】
2004063685.tif 000010
【図９】
2004063685.tif 000011
【図１０】
2004063685.tif 000012
【図１１】
2004063685.tif 000013
【図１２】
2004063685.tif 000014
【図１３】
2004063685.tif 000015