(57)【要約】【課題】逆狭チャネル効果を抑制でき、かつ信頼性の高いゲート絶縁層を得ることのできるトレンチ分離を有する半導体装置およびその製造方法を提供する。【解決手段】本発明のトレンチ分離を有する半導体装置は、半導体基板１の表面に形成された溝２と、その溝２内を埋込み、かつ上面全体が半導体基板１の表面より上方に位置する埋込み絶縁層３とを有している。埋込み絶縁層３の半導体基板１の表面から突き出した部分は、半導体基板１の主表面上において溝２の真上領域よりも外側に張り出した張り出し部を有し、その張り出し部は少なくとも２層の絶縁層３ｂ２、３ｃが積層された構成を有している。【選択図】        図１
2004363486.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を他の半導体素子から電気的に分離するためのトレンチ分離を有する半導体装置であって、
主表面に前記トレンチ分離のための溝を有する半導体基板と、
前記溝内を埋込み、かつ上面全体が前記半導体基板の主表面より上方に位置する埋込み絶縁層とを備え、
前記埋込み絶縁層の前記半導体基板の主表面から突き出した部分は、前記半導体基板の主表面上において前記溝の真上領域よりも外側に張り出した張り出し部を有し、
前記張り出し部は、少なくとも２層の絶縁層が積層された構成を有している、トレンチ分離を有する半導体装置。
【請求項２】
前記張り出し部は、第１の酸化膜と第２の酸化膜とが積層された構成を有していることを特徴とする、請求項１に記載のトレンチ分離を有する半導体装置。
【請求項３】
前記張り出し部は、酸化膜と窒化膜とが積層された構成を有していることを特徴とする、請求項１に記載のトレンチ分離を有する半導体装置。
【請求項４】
前記張り出し部の厚みは、２３ｎｍ以上７５ｎｍ以下であることを特徴とする、請求項１〜３のいずれかに記載のトレンチ分離を有する半導体装置。
【請求項５】
フラッシュメモリを他の半導体素子から電気的に分離するために用いることを特徴とする、請求項１〜４のいずれかに記載のトレンチ分離を有する半導体装置。
【請求項６】
半導体素子を他の半導体素子から電気的に分離するためのトレンチ分離を有する半導体装置の製造方法であって、
半導体基板の主表面上に第１の絶縁層と第２の絶縁層とを積層して形成する工程と、
前記第１および第２の絶縁層を貫通して、前記半導体基板の主表面の一部を露出する孔を形成する工程と、
前記半導体基板の露出した主表面に前記トレンチ分離のための溝を形成する工程と、
前記第２の絶縁層をエッチングすることにより、前記孔の前記第２の絶縁層の部分の開口寸法を前記孔の前記第１の絶縁層の部分の開口寸法よりも大きくする工程と、
前記孔および前記溝を埋め込む第３の絶縁層を形成する工程とを備えた、トレンチ分離を有する半導体装置の製造方法。
【請求項７】
前記第１の絶縁層は第１の酸化膜であり、前記第２の絶縁層は第２の酸化膜であることを特徴とする、請求項６に記載のトレンチ分離を有する半導体装置の製造方法。
【請求項８】
前記第１の絶縁層は酸化膜であり、前記第２の絶縁層は窒化膜であることを特徴とする、請求項６に記載のトレンチ分離を有する半導体装置の製造方法。
【請求項９】
前記第１の絶縁層と前記第２の絶縁層との間にバッファ層を形成する工程をさらに備え、
前記孔は前記バッファ層も貫通していることを特徴とする、請求項６〜８のいずれかに記載のトレンチ分離を有する半導体装置の製造方法。
【請求項１０】
半導体素子を他の半導体素子から電気的に分離するためのトレンチ分離を有する半導体装置の製造方法であって、
半導体基板の主表面に形成されたトレンチ分離のための溝内を埋込み、かつ前記半導体基板の主表面より上方に突き出した第１の絶縁層を形成する工程と、
前記半導体基板の主表面上に第２の絶縁層を形成する工程と、
前記第１の絶縁層上および前記第２の絶縁層上に第３の絶縁層を形成する工程と、
前記第３の絶縁層の全面を異方性エッチングする工程とを備えた、トレンチ分離を有する半導体装置の製造方法。
【請求項１１】
前記第２の絶縁層および前記第３の絶縁層は酸化膜であり、
前記第１の絶縁層の上面および半導体基板の主表面が露出するまで前記第３の絶縁層および前記第２の絶縁層に前記異方性エッチングを施すことにより、前記第１の絶縁層の前記半導体基板の主表面より上方に突き出した部分の側壁を覆うように前記第３の絶縁層および前記第２の絶縁層を残すことを特徴とする、請求項１０に記載のトレンチ分離を有する半導体装置の製造方法。
【請求項１２】
前記第２の絶縁層および前記第３の絶縁層は酸化膜であり、
前記異方性エッチングの後に、前記第３の絶縁層および前記第２の絶縁層に等方的エッチングを施すことにより、前記第１の絶縁層の前記半導体基板の主表面より上方に突き出した部分の側壁を覆うように前記第３の絶縁層および前記第２の絶縁層を残すことを特徴とする、請求項１０に記載のトレンチ分離を有する半導体装置の製造方法。
【請求項１３】
前記第２の絶縁層は酸化膜であり、かつ前記第３の絶縁層は窒化膜であり、
前記第１の絶縁層の上面および半導体基板の主表面が露出するまで前記第３の絶縁層および前記第２の絶縁層に前記異方性エッチングを施すことにより、前記第１の絶縁層の前記半導体基板の主表面より上方に突き出した部分の側壁を覆うように前記第３の絶縁層および前記第２の絶縁層を残すことを特徴とする、請求項１０に記載のトレンチ分離を有する半導体装置の製造方法。
【請求項１４】
前記第２の絶縁層は酸化膜であり、かつ前記第３の絶縁層は窒化膜であり、
前記第１の絶縁層の上面および前記第２の絶縁層の上面が露出するまで前記第３の絶縁層に前記異方性エッチングを施すことにより、前記第１の絶縁層の前記半導体基板の主表面より上方に突き出した部分の側壁を覆うように前記第３の絶縁層を残し、
前記半導体基板の主表面が露出するまで前記第２の絶縁層に等方性エッチングを施すことにより、残された前記第３の絶縁層の真下部分の前記第２の絶縁層を残すことを特徴とする、請求項１０に記載のトレンチ分離を有する半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トレンチ分離を有する半導体装置およびその製造方法に関し、より特定的には、半導体素子を他の半導体素子から電気的に分離するためのトレンチ分離を有する半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置におけるパターンの微細化に伴い、電界効果トランジスタなどの半導体素子を他の半導体素子から電気的に分離するための素子分離構造として、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）と呼ばれる構造が一般に用いられるようになった。このＳＴＩについては、たとえば特開２００２−１００６７１号公報、特開２００２−９３９００号公報、特開平１１−６７８９２号公報などに開示されている。
【０００３】
このＳＴＩは、たとえば以下のような工程により形成される。
まず、半導体基板上に熱酸化膜とシリコン窒化膜とが形成され、シリコン窒化膜上にレジストパターンが形成される。このレジストパターンをマスクとして、シリコン窒化膜と熱酸化膜とに異方性エッチングが施され、レジストパターンのパターンがシリコン窒化膜と熱酸化膜とに転写される。この後、レジストパターンが除去される。
【０００４】
シリコン窒化膜をマスクとして半導体基板に異方性エッチングを施すことにより、半導体基板の表面に溝が形成される。この後、熱酸化を行なうことにより溝の内表面に熱酸化膜が形成される。この溝内を埋め込むように、かつシリコン窒化膜上を覆うように酸化膜が形成され、この酸化膜がＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法によりシリコン窒化膜の上面が露出するまで研磨除去される。この後、シリコン窒化膜と熱酸化膜とが除去される。これにより、半導体基板の表面の溝内が酸化膜で埋め込まれたＳＴＩが形成される。
【０００５】
【特許文献１】
特開２００２−１００６７１号公報
【０００６】
【特許文献２】
特開２００２−９３９００号公報
【０００７】
【特許文献３】
特開平１１−６７８９２号公報
【０００８】
【発明が解決しようとする課題】
近年においては、パターンの微細化に伴って活性層幅も狭くなっているため、トランジスタにおける逆狭チャネル効果の影響も無視できなくなってきている。また、フラッシュメモリにおいてはゲート絶縁層を電子が通過するため、信頼性の高いゲート絶縁層が要求されている。
【０００９】
しかしながら、上記のＳＴＩの形成方法では、熱酸化膜のエッチング除去時に、溝内を埋め込む酸化膜もある程度エッチング除去される。これにより、溝内を埋め込む酸化膜と溝との間に酸化膜の落ち込み部が生じる。このような落ち込み部上にゲート絶縁層を介在してゲート電極が延在するように形成されると、逆狭チャネル効果が生じたり、ゲート絶縁層の信頼性の劣化が生じ、高性能なトランジスタやフラッシュメモリを製造することが困難となる。
【００１０】
それゆえ本発明の目的は、逆狭チャネル効果を抑制でき、かつ信頼性の高いゲート絶縁層を得ることのできるトレンチ分離を有する半導体装置およびその製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明のトレンチ分離を有する半導体装置は、半導体素子を他の半導体素子から電気的に分離するためのトレンチ分離を有する半導体装置であって、半導体基板と、埋込み絶縁層とを備えている。半導体基板は、主表面にトレンチ分離のための溝を有している。埋込み絶縁層は、溝内を埋込み、かつ上面全体が半導体基板の主表面より上方に位置している。埋込み絶縁層の半導体基板の主表面から突き出した部分は、半導体基板の主表面上において溝の真上領域よりも外側に張り出した張り出し部を有している。張り出し部は、少なくとも２層の絶縁層が積層された構成を有している。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００１３】
（実施の形態１）
図１は、本発明の実施の形態１におけるトレンチ分離を有する半導体装置の構成を概略的に示す断面図である。図１を参照して、本実施の形態の半導体装置は、半導体素子を他の半導体素子から電気的に分離するためのトレンチ分離を有している。そのトレンチ分離は、たとえばシリコンよりなる半導体基板１の表面に形成されたトレンチ分離のための溝２と、その溝２内を埋め込む埋込み絶縁層３とを有している。その埋込み絶縁層３は、溝２内を埋め込むとともに、半導体基板１の表面から突き出している。その突き出した部分は、半導体基板１の表面上において溝２の真上領域よりも外側（半導体基板の表面に平行な方向）に張り出した張り出し部を有している。この張り出し部は少なくとも２層の絶縁層が積層された構成を有している。なお、埋込み絶縁層３の上面全体は半導体基板１の表面より上方に位置している。
【００１４】
具体的には、埋込み絶縁層３は、絶縁層３ａ、３ｂ、３ｃを有している。絶縁層３ｂは、絶縁層３ｂ１と絶縁層３ｂ２とを有している。絶縁層３ｂ１は、溝２の内表面（側面および底面）に沿って形成されている。絶縁層３ａは、溝２内を埋込むとともに、半導体基板１の表面上に突き出すように形成されている。この絶縁層３ａの上面はほぼ平坦な面となっている。絶縁層３ｂ２と絶縁層３ｃとは、絶縁層３ａの突き出し部分の側壁を覆うように形成されており、上記張り出し部を構成している。絶縁層３ｂ２は半導体基板１の表面に接しており、絶縁層３ｃは絶縁層３ｂ２上に形成されている。
【００１５】
本実施の形態では、埋込み絶縁層３が半導体基板１の表面上において溝２の真上領域よりも外側に張り出した張り出し部を有しているため、埋込み絶縁層３と溝２との間で、埋込み絶縁層３の落ち込みが生じることは防止される。よって、この落ち込みが生じることによる逆狭チャネル効果の発生やゲート絶縁層の信頼性の劣化を防止することができる。
【００１６】
また、張り出し部が少なくとも２層の絶縁層３ｂ２、３ｃが積層された構成を有しているため、この２層３ｂ２、３ｃを異なる材料もしくは同じ材料とすることができる。この２層３ｂ２、３ｃを異なる材料とした場合には、２層３ｂ２、３ｃのうち上層の絶縁層３ｃを下層の絶縁層３ｂ２の除去時に除去され難い材質とすることができる。それにより、その下層の絶縁層３ｂ２の除去時において、埋込み絶縁層３と溝２との間に埋込み絶縁層３の落ち込み部が生じにくくなり、上記除去時における落ち込み発生のマージンを大きく確保することができる。また、この２層３ｂ２、３ｃを同じ材料とした場合には、埋込み絶縁層３全体を単一の材料から構成することもでき、埋込み絶縁層３の各部の熱膨張を均一化することができる。このため、埋込み絶縁層３の各部の熱膨張の違いによるストレスが発生し難い。
【００１７】
また、絶縁層３ａの上面全体がほぼ平坦な面となっているため、その上に形成されるたとえばＭＯＳトランジスタのゲート電極のパターニングが容易となる。
【００１８】
（実施の形態２）
本実施の形態の半導体装置は、図１を参照して、張り出し部を構成する絶縁層３ｂ２と絶縁層３ｃとがともに異なるシリコン酸化膜よりなっている。絶縁層３ｂ２は、熱酸化法により形成されたシリコン酸化膜（以下、熱酸化膜と称する）よりなっている。また、絶縁層３ｃは、熱酸化法とは異なる方法で形成されたシリコン酸化膜よりなっており、たとえばＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）により形成されたシリコン酸化膜（以下、ＨＤＰ酸化膜と称する）、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）により形成されたシリコン酸化膜（以下、ＴＥＯＳ酸化膜と称する）などよりなっている。このため、絶縁層３ｂと絶縁層３ｃとは互いに異なる膜質を有している。
【００１９】
また、絶縁層３ａはたとえばＨＤＰ酸化膜などよりなっており、絶縁層３ｂ１はたとえば熱酸化膜よりなっている。
【００２０】
また、絶縁層３ａと絶縁層３ｃとは別の層から形成されていても良いが、同一の層から形成されていても良い。また、絶縁層３ｂ１と絶縁層３ｂ２とは別の層から形成されていても良いが、同一の層から形成されていても良い。
【００２１】
なお、本実施の形態におけるこれ以外の構成については上述した実施の形態１の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。
【００２２】
本実施の形態によれば、絶縁層３ｂ２と絶縁層３ｃとがともにシリコン酸化膜よりなっているため、埋込み絶縁層３全体をシリコン酸化膜で形成することが可能となる。埋込み絶縁層３の各部において材質が異なる場合には、各材質の熱膨張の違いなどによるストレスが生じる。しかし、本実施の形態では、埋込み絶縁層３全体をシリコン酸化膜で形成できるため、このような熱膨張の違いなどによるストレスの影響が生じない。
【００２３】
また、半導体基板１の表面に直接形成された絶縁層３ｂ２が熱酸化膜であり、この熱酸化膜はＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等で形成された酸化膜よりも不純物が少ないため、半導体基板に形成される半導体素子の特性に悪影響を与え難い。
【００２４】
（実施の形態３）
図２は、本発明の実施の形態３におけるトレンチ分離を有する半導体装置の構成を概略的に示す断面図である。図２を参照して、本実施の形態の構成は、埋込み絶縁層３の張り出し部を構成する絶縁層３ｂ２と絶縁層３ｄとが互いに異なる材質よりなっている点において実施の形態２の構成と異なる。絶縁層３ｂ２は熱酸化膜よりなっており、絶縁層３ｄはシリコン窒化膜よりなっている。
【００２５】
また、絶縁層３ａはシリコン酸化膜よりなっているため、絶縁層３ａと絶縁層３ｄとは互いに異なる材質よりなっている。
【００２６】
なお、本実施の形態におけるこれ以外の構成については上述した実施の形態２の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。
【００２７】
本実施の形態によれば、絶縁層３ｄがシリコン窒化膜よりなっているため、絶縁層３ｂ２をＨＦ（フッ酸）系の薬液によりウエットエッチングで除去する時に、絶縁層３ｄはほとんどエッチング除去されない。このため、実施の形態２よりもさらに埋込み絶縁層３と溝２との間に埋込み絶縁層３の落ち込み部が生じにくくなり、上記エッチング時における落ち込み発生のマージンを大きく確保することができる。
【００２８】
また、半導体基板１の表面に直接形成された絶縁層３ｂ２が熱酸化膜であり、この熱酸化膜はＣＶＤ法等で形成された酸化膜よりも不純物が少ないため、半導体基板に形成される半導体素子の特性に悪影響を与え難い。
【００２９】
（実施の形態４）
本実施の形態は、実施の形態２の製造方法に関する。
【００３０】
図３〜図１１は、本発明の実施の形態４におけるトレンチ分離を有する半導体装置の製造方法を工程順に示す概略断面図である。図３を参照して、半導体基板１の表面上に、熱酸化膜３ｂ２とシリコン窒化膜２２とが順に積層して形成される。このシリコン窒化膜２２上にフォトレジスト２３が塗布された後、このフォトレジスト２３が通常の写真製版技術によりパターンニングされてレジストパターン２３とされる。
【００３１】
図４を参照して、レジストパターン２３をマスクとしてシリコン窒化膜２２と熱酸化膜３ｂ２とに異方性エッチングが施される。これにより、レジストパターン２３のパターンがシリコン窒化膜２２と熱酸化膜３ｂ２とに転写されて、半導体基板１の一部表面を露出する孔３０が形成される。この後、レジストパターン２３が、たとえばアッシングなどにより除去される。
【００３２】
図５を参照して、上記のレジストパターン２３の除去により、シリコン窒化膜２２の上面が露出する。
【００３３】
図６を参照して、シリコン窒化膜２２をマスクとして、半導体基板１に異方性エッチングが施される。これにより、半導体基板１の表面にトレンチ分離用の溝２が形成される。
【００３４】
図７を参照して、上記溝２の形成直後に、熱リン酸などのシリコン窒化膜を溶解する薬液により、シリコン窒化膜２２がウエットエッチングされる。これにより、シリコン窒化膜２２の膜厚が減ずるとともに、孔３０のシリコン窒化膜２２部分の開口寸法Ｄ１が、孔３０の熱酸化膜３ｂ２部分の開口寸法Ｄ２１よりも大きくなる。
【００３５】
図８を参照して、熱酸化法により溝２の内表面が酸化され、溝２の内表面に沿って熱酸化膜３ｂ１が形成される。この溝２の内表面に沿う熱酸化膜３ｂ１と半導体基板１の上面に形成された熱酸化膜３ｂ２とにより酸化膜３ｂが構成される。
【００３６】
図９を参照して、溝２および孔３０を埋め込むように、かつシリコン窒化膜２２上を覆うように、たとえばＨＤＰ酸化膜よりなるシリコン酸化膜３ａが形成される。
【００３７】
図１０を参照して、シリコン窒化膜２２の上面が露出するまで、シリコン酸化膜３ａがＣＭＰ法により研磨除去される。これにより、溝２および孔３０内にシリコン酸化膜３ａが残存されるとともに、シリコン窒化膜２２とシリコン酸化膜３ａとの上面が平坦化される。この後、活性領域上のシリコン窒化膜２２と熱酸化膜３ｂとが除去される。
【００３８】
図１１を参照して、上記のシリコン窒化膜２２と熱酸化膜３ｂとの除去により、熱酸化膜３ｂとシリコン酸化膜３ａとから埋込み絶縁層３が形成され、本実施の形態のトレンチ分離が完成する。
【００３９】
なお、本実施の形態の埋込み絶縁層３のシリコン酸化膜３ａは、図１に示す示す埋込み絶縁層３の絶縁層３ａと絶縁層３ｃとが一体で形成されたものである。
【００４０】
本実施の形態によれば、図１０に示す工程で予めシリコン酸化膜３ａは溝２の真上領域から外側（図中横方向）にかなり張り出すように形成される。このため、図１１に示す工程で熱酸化膜３ｂの除去時にシリコン酸化膜３ａが幾分エッチング除去されても、シリコン酸化膜３ａの張り出し部は残る。よって、シリコン酸化膜３ａの張り出し部がなくなるほど横方向にエッチング除去されることは防止できるため、埋込み絶縁層３と溝２との間において埋込み絶縁層３の落ち込み部が生じることも防止できる。したがって、この落ち込みが生じることによる逆狭チャネル効果の発生やゲート絶縁層の信頼性の劣化を防止することができる。
【００４１】
また本実施の形態によれば、従来の製造工程に対して図８に示すシリコン窒化膜２２のウエットエッチングの工程が追加されるだけであり、工程数の増加を抑えることもできる。
【００４２】
（実施の形態５）
本実施の形態は、実施の形態２の製造方法に関する。
【００４３】
図１２は、本発明の実施の形態５におけるトレンチ分離を有する半導体装置の製造方法を示す概略断面図である。本実施の形態の製造方法は、まず図３〜図６に示す実施の形態４と同様の工程を経る。この後、図１２を参照して、熱酸化法により溝２の内表面が酸化され、溝２の内表面に沿って熱酸化膜３ｂ１が形成される。溝２の内表面に沿う熱酸化膜３ｂ１と半導体基板１の上面に形成された熱酸化膜３ｂ２とにより酸化膜３ｂが構成される。
【００４４】
図８を参照して、上記の熱酸化膜３ｂ１の形成直後に、熱リン酸などのシリコン窒化膜を溶解する薬液により、シリコン窒化膜２２がウエットエッチングされる。これにより、シリコン窒化膜２２の膜厚が減ずるとともに、孔３０のシリコン窒化膜２２部分の開口寸法Ｄ１が、孔３０の酸化膜３ｂ部分の開口寸法Ｄ２２よりも大きくなる。
【００４５】
この後、本実施の形態の製造方法が図９〜図１１に示す実施の形態４と同様の工程を経ることにより、本実施の形態のトレンチ分離が完成する。
【００４６】
本実施の形態によれば、実施の形態４と同様の効果を得ることができる。さらに、図７〜図８の工程において溝２の内表面を酸化膜３ｂ１が覆っている状態でシリコン窒化膜２２のウエットエッチングが行われることになるため、そのエッチングの薬液が半導体基板１の表面に直接触れることを防止することができる。
【００４７】
（実施の形態６）
本実施の形態は、実施の形態２の製造方法に関する。
【００４８】
図１３〜図１５は、本発明の実施の形態６におけるトレンチ分離を有する半導体装置の製造方法を工程順に示す概略断面図である。図１３を参照して、本実施の形態の製造方法は、実施の形態４の製造方法と比較して、熱酸化膜３ｂ２とシリコン窒化膜２２との間にシリコンを含む膜２５が形成される点において主に異なる。このシリコンを含む膜２５として、たとえば多結晶シリコン膜が形成される。熱酸化膜３ｂ２と多結晶シリコン膜２５とシリコン窒化膜２２とが成膜された後、実施の形態４と同様にして、孔３０と、溝２とが形成される。
【００４９】
図１４を参照して、実施の形態４と同様、熱リン酸などのシリコン窒化膜を溶解する薬液により、シリコン窒化膜２２がウエットエッチングされる。これにより、シリコン窒化膜２２の膜厚が減ずるとともに、孔３０のシリコン窒化膜２２部分の開口寸法Ｄ１が、孔３０の多結晶シリコン膜２５および熱酸化膜３ｂ２部分の開口寸法Ｄ２３よりも大きくなる。
【００５０】
図１５を参照して、熱酸化法により溝２の内表面と多結晶シリコン膜２５の一部とが酸化される。これにより、溝２の内表面に沿う熱酸化膜３ｂ１と、多結晶シリコン膜２５の一部が酸化された熱酸化膜３ｂ３とが形成される。これらの熱酸化膜３ｂ１と３ｂ２と３ｂ３とにより酸化膜３ｂが構成される。
【００５１】
この後、本実施の形態の製造方法が図９〜図１１に示す実施の形態４と同様の工程を経ることにより、本実施の形態のトレンチ分離が完成する。
【００５２】
本実施の形態によれば、実施の形態４と同様の効果を得ることができる。さらに、バッファ層としてシリコンを含む層２５が形成される。このため、このシリコンを含む層２５の相状態、不純物濃度等を変えることによって、熱酸化時におけるシリコンを含む層２５の酸化のされ方を制御し易くなり、埋込み絶縁層３と溝２との間における埋込み絶縁層３の落ち込み部の発生防止がさらに容易となる。
【００５３】
（実施の形態７）
本実施の形態は、実施の形態２の製造方法に関する。
【００５４】
図１６は、本発明の実施の形態７におけるトレンチ分離を有する半導体装置の製造方法を示す概略断面図である。本実施の形態の製造方法は、実施の形態５の製造方法と比較して、熱酸化膜３ｂ２とシリコン窒化膜２２との間にシリコンを含む膜２５が形成される点において主に異なる。
【００５５】
本実施の形態の製造方法は、まず図１３に示す実施の形態６と同様の工程を経る。この後、図１６を参照して、熱酸化法により溝２の内表面と多結晶シリコン膜２５の一部とが酸化される。これにより、溝２の内表面に沿う熱酸化膜３ｂ１と、多結晶シリコン膜２５の一部が酸化された熱酸化膜３ｂ３とが形成される。これらの熱酸化膜３ｂ１と３ｂ２と３ｂ３とにより酸化膜３ｂが構成される。
【００５６】
図１５を参照して、上記の熱酸化膜３ｂ１、３ｂ１の形成直後に、熱リン酸などのシリコン窒化膜を溶解する薬液により、シリコン窒化膜２２がウエットエッチングされる。これにより、シリコン窒化膜２２の膜厚が減ずるとともに、孔３０のシリコン窒化膜２２部分の開口寸法Ｄ１が、孔３０の酸化膜３ｂ部分の開口寸法Ｄ２４よりも大きくなる。
【００５７】
この後、本実施の形態の製造方法が図９〜図１１に示す実施の形態４と同様の工程を経ることにより、本実施の形態のトレンチ分離が完成する。
【００５８】
本実施の形態によれば、実施の形態５と同様の効果を得ることができる。さらに、バッファ層としてシリコンを含む層２５が形成される。このため、このシリコンを含む層２５の相状態、不純物濃度等を変えることによって、熱酸化時におけるシリコンを含む層２５の酸化のされ方を制御し易くなり、埋込み絶縁層３と溝２との間における埋込み絶縁層３の落ち込み部の発生防止がさらに容易となる。
【００５９】
（実施の形態８）
本実施の形態は、実施の形態２の製造方法に関する。
【００６０】
図１７〜図２１は、本発明の実施の形態８におけるトレンチ分離を有する半導体装置の製造方法を工程順に示す概略断面図である。まず、本実施の形態における製造方法は、図３〜図６に示す工程を経た後に図１２の工程を経る。
【００６１】
この後、図１７を参照して、溝２および孔３０を埋め込むように、かつシリコン窒化膜２２上を覆うように、たとえばＨＤＰ酸化膜よりなるシリコン酸化膜３ａが形成される。
【００６２】
図１８を参照して、シリコン窒化膜２２の上面が露出するまで、シリコン酸化膜３ａがＣＭＰ法により研磨除去される。これにより、溝２および孔３０内にシリコン酸化膜３ａが残存されるとともに、シリコン窒化膜２２とシリコン酸化膜３ａとの上面が平坦化される。この後、活性領域上のシリコン窒化膜２２と熱酸化膜３ｂ２とが除去される。
【００６３】
図１９を参照して、上記のシリコン窒化膜２２と熱酸化膜３ｂ２との除去により、半導体基板１の表面が一旦露出する。なお、熱酸化膜３ｂ１とシリコン酸化膜３ａとは溝２内に残存される。この後、露出した半導体基板１の表面が熱酸化法により酸化されて熱酸化膜３ｂ２が形成される。
【００６４】
図２０を参照して、シリコン酸化膜３ａと熱酸化膜３ｂ２とを覆うようにＴＥＯＳ酸化膜３ｃが形成される。この後、半導体基板１の表面が露出するまで全面に異方性エッチング（エッチバック）が施される。
【００６５】
図２１を参照して、上記のエッチバックにより、熱酸化膜３ｂ２とＴＥＯＳ酸化膜３ｃとは、シリコン酸化膜３ａの半導体基板１の表面から突き出した部分の側面にのみ残存される。これにより、シリコン酸化膜３ａと、熱酸化膜３ｂ１、３ｂ２と、ＴＥＯＳ酸化膜３ｃとからなり、かつ熱酸化膜３ｂ２とＴＥＯＳ酸化膜３ｃとが張り出し部となる埋込み絶縁層３が形成され、本実施の形態のトレンチ分離が完成する。
【００６６】
本実施の形態によれば、ＴＥＯＳ酸化膜３ｃを全面に形成した後にエッチバックすることにより、シリコン酸化膜３ａと溝２との間におけるシリコン酸化膜の落ち込み部を埋め込むとともに、埋込み絶縁層３の張り出し部を形成することができる。このため、この落ち込み部が生じることによる逆狭チャネル効果の発生やゲート絶縁層の信頼性の劣化を防止することができる。
【００６７】
（実施の形態９）
本実施の形態は、実施の形態２の製造方法に関するものである。
【００６８】
図２２および図２３は、本発明の実施の形態９におけるトレンチ分離を有する半導体装置の製造方法を工程順に示す概略断面図である。本実施の形態の製造方法は、図２０に示すまでの工程は実施の形態８と同様の工程を経る。この後、半導体基板１の表面が露出しない程度の異方性エッチング（エッチバック）がＴＥＯＳ酸化膜３ｃの全面に施される。
【００６９】
図２２を参照して、上記のエッチバックにより、半導体基板１の表面上に熱酸化膜３ｂ２とＴＥＯＳ酸化膜３ｃの一部とが残存される。この後、半導体基板１の表面が露出するまでシリコン酸化膜のウエットエッチングが行なわれる。
【００７０】
図２３を参照して、上記のウエットエッチングにより、熱酸化膜３ｂ２とＴＥＯＳ酸化膜３ｃとは、シリコン酸化膜３ａの半導体基板１の表面から突き出した部分の側面にのみ残存される。これにより、シリコン酸化膜３ａと、熱酸化膜３ｂ１、３ｂ２と、ＴＥＯＳ酸化膜３ｃとからなり、かつ熱酸化膜３ｂ２とＴＥＯＳ酸化膜３ｃとが張り出し部となる埋込み絶縁層３が形成され、本実施の形態のトレンチ分離が完成する。
【００７１】
本実施の形態によれば、実施の形態８と同様の効果を得ることができる。さらに、半導体基板１がエッチバック時のドライエッチングに曝されないため、半導体基板１表面のプラズマダメージを回避することができる。
【００７２】
（実施の形態１０）
本実施の形態は、実施の形態３の製造方法に関するものである。
【００７３】
図２４および図２５は、本発明の実施の形態１０におけるトレンチ分離を有する半導体装置の製造方法を工程順に示す概略断面図である。本実施の形態の製造方法は、図１９に示すまでの工程は実施の形態８と同様の工程を経る。この後、図２４を参照して、シリコン酸化膜３ａと熱酸化膜３ｂ２とを覆うようにシリコン窒化膜３ｄが形成される。この後、半導体基板１の表面が露出するまでシリコン窒化膜３ｄの全面に異方性エッチング（エッチバック）が施される。
【００７４】
図２５を参照して、上記のエッチバックにより、熱酸化膜３ｂ２とシリコン窒化膜３ｄとは、シリコン酸化膜３ａの半導体基板１の表面から突き出した部分の側面にのみ残存される。これにより、シリコン酸化膜３ａと、熱酸化膜３ｂ１、３ｂ２と、シリコン窒化膜３ｄとからなり、かつ熱酸化膜３ｂ２とシリコン窒化膜３ｄとが張り出し部となる埋込み絶縁層３が形成され、本実施の形態のトレンチ分離が完成する。
【００７５】
本実施の形態によれば、シリコン窒化膜３ｄを全面に形成した後にエッチバックすることにより、シリコン酸化膜３ａと溝２との間におけるシリコン酸化膜の落ち込み部を埋め込むとともに、埋込み絶縁層３の張り出し部を形成することができる。このため、この落ち込み部が生じることによる逆狭チャネル効果の発生やゲート絶縁層の信頼性の劣化を防止することができる。
【００７６】
また、半導体基板１の表面に直接形成された絶縁層３ｂ２が熱酸化膜であり、この熱酸化膜はＣＶＤ法等で形成された酸化膜よりも不純物が少ないため、半導体基板に形成される半導体素子の特性に悪影響を与え難い。
【００７７】
（実施の形態１１）
本実施の形態は、実施の形態３の製造方法に関するものである。
【００７８】
図２６および図２７は、本発明の実施の形態１１におけるトレンチ分離を有する半導体装置の製造方法を工程順に示す概略断面図である。本実施の形態の製造方法は、図２４に示すまでの工程は実施の形態１０と同様の工程を経る。この後、熱酸化膜３ｂ２の表面が露出するまでシリコン窒化膜３ｄの全面に異方性エッチング（エッチバック）が施される。
【００７９】
図２６を参照して、上記のエッチバックにより、シリコン窒化膜３ｄは、シリコン酸化膜３ａの半導体基板１の表面から突き出した部分の側面にのみ残存される。この後、半導体基板１の表面が露出するまでＨＦ（フッ酸）系の薬液によるシリコン酸化膜のウエットエッチングが行なわれる。
【００８０】
図２７を参照して、上記のウエットエッチングにより、熱酸化膜３ｂ２は、シリコン窒化膜３ｄの下であって、シリコン酸化膜３ａの半導体基板１の表面から突き出した部分の側面にのみ残存される。これにより、シリコン酸化膜３ａと、熱酸化膜３ｂ１、３ｂ２と、シリコン窒化膜３ｄとからなり、かつ熱酸化膜３ｂ２とシリコン窒化膜３ｄとが張り出し部となる埋込み絶縁層３が形成され、本実施の形態のトレンチ分離が完成する。
【００８１】
本実施の形態によれば、実施の形態１０と同様の効果を得ることができる。さらに、半導体基板１がエッチバック時のドライエッチングに曝されないため、半導体基板１表面のプラズマダメージを回避することができる。
【００８２】
また、シリコン窒化膜は、熱酸化膜３ｂ１のＨＦ（フッ酸）系の薬液によるウエットエッチング除去時にほとんどエッチング除去されない。このため、実施の形態１０よりもさらに埋込み絶縁層３と溝２との間に埋込み絶縁層３の落ち込み部が生じにくくなり、上記エッチング時における落ち込み発生のマージンを大きく確保することができる。
【００８３】
なお、実施の形態１〜１１における各トレンチ分離は、半導体素子を他の半導体素子から電気的に分離するために用いられる。以下、図１に示す実施の形態１のトレンチ分離がたとえばＭＯＳトランジスタを他の素子から電気的に分離する構成について説明する。
【００８４】
図２８は、図１に示す実施の形態１のトレンチ分離がＭＯＳトランジスタを他の素子から電気的に分離する構成を示す概略平面図である。また、図２９および図３０のそれぞれは、図２８のＸＸＩＸ−ＸＸＩＸ線に沿う概略断面図およびＸＸＸ−ＸＸＸ線に沿う概略断面図の各々である。
【００８５】
図２８〜図３０を参照して、半導体基板１の表面に形成された溝２とその溝２内を埋め込む埋込み絶縁層３とからなるトレンチ分離が活性領域を取囲むように形成されており。この活性領域にＭＯＳトランジスタ１０が形成されている。
【００８６】
ＭＯＳトランジスタ１０は、１対のソース／ドレイン領域１１と、ゲート酸化膜１２と、ゲート電極１３とを有している。１対のソース／ドレイン領域１１は活性領域の表面に互いに距離を隔てて形成されている。この１対のソース／ドレイン領域１１に挟まれる領域上にゲート酸化膜１２を介してゲート電極１３が形成されている。
【００８７】
ゲート電極１３は、たとえば活性領域を横切るように１方向に延びており、この場合には埋込み絶縁層３の張り出し部３ｂ、３ｃ上に延在している。また、図示していないが、ＭＯＳトランジスタ１０上を覆うように層間絶縁層が形成された場合には、この層間絶縁層は埋込み絶縁層３の張り出し部３ｂ、３ｃ上にも形成される。つまり、埋込み絶縁層３の張り出し部３ｂ、３ｃ上には上層の導電層や絶縁層が形成されることになる。
【００８８】
このようにトレンチ分離によりＭＯＳトランジスタ１０の形成領域を取囲むことによりＭＯＳトランジスタ１０を他の半導体素子から電気的に分離することができる。
【００８９】
次に、図１に示す実施の形態１のトレンチ分離がたとえばフラッシュメモリを他の素子から電気的に分離する構成について説明する。
【００９０】
図３１は、図１に示す実施の形態１のトレンチ分離がフラッシュメモリを他の素子から電気的に分離する構成を示す概略平面図である。また、図３２は、図３１のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う概略断面図である。
【００９１】
図３１および図３２を参照して、半導体基板１の表面に形成された溝２とその溝２内を埋め込む埋込み絶縁層３とからなるトレンチ分離が活性領域を取囲むように形成されており。この活性領域にフラッシュメモリ５０が形成されている。
【００９２】
フラッシュメモリ５０は、１対のソース／ドレイン領域５１と、ゲート絶縁膜５２と、フローティングゲート電極５３と、コントロールゲート電極５４とを有している。なお、フローティングゲート電極５３とコントロールゲート電極５４との間にはフローティングゲート電極５３とコントロールゲート電極５４とを絶縁するための絶縁膜が形成されているが、説明の便宜上、この絶縁膜の図示は省略している。
【００９３】
１対のソース／ドレイン領域５１は活性領域の表面に互いに距離を隔てて形成されている。この１対のソース／ドレイン領域５１に挟まれる領域上にゲート絶縁膜５２を介してフローティングゲート電極５３が形成されている。フローティングゲート電極５３上に絶縁膜（図示せず）を介在してコントロールゲート電極５４が延びている。
【００９４】
コントロールゲート電極５４は、たとえば活性領域を横切るように１方向に延びており、この場合には埋込み絶縁層３の張り出し部上に延在している。また、図示していないが、フラッシュメモリ５０上を覆うように層間絶縁層が形成された場合には、この層間絶縁層は埋込み絶縁層３の張り出し部上にも形成される。つまり、埋込み絶縁層３の張り出し部上には上層の導電層や絶縁層が形成されることになる。
【００９５】
このようにトレンチ分離によりフラッシュメモリ５０の形成領域を取囲むことによりフラッシュメモリ５０を他の半導体素子から電気的に分離することができる。
【００９６】
上記のようにフラッシュメモリ５０を本実施の形態のトレンチ分離により他の素子から電気的に分離した場合、埋込み絶縁層３の張り出し部の存在により、活性領域の幅Ｗ２よりもゲート絶縁膜の幅Ｗ１を小さくすることができる。これにより、半導体基板１の表面に対向するゲート絶縁膜５２の面積を減少させることができる。このため、カップリング容量が増加し（フローティングゲート電極５３と半導体基板１との間の相対的電位差が増加し）、ゲート絶縁膜５２を介したトンネル現象によるフラッシュメモリ５０のデータの消去や書き込み効率を向上させることができる。
【００９７】
なお、上記においてはＭＯＳトランジスタおよびフラッシュメモリについて説明したが、これに限られず、他の半導体素子の電気的分離にも本発明は適用可能である。
【００９８】
次に、実施の形態１〜１１における各トレンチ分離の各部の寸法について説明する。
【００９９】
図３３は、実施の形態１〜１１における各トレンチ分離の各部の寸法を示す断面図である。なお、図３３では、寸法を明確に表すため、ハッチングを省略している。
【０１００】
図３３を参照して、溝２内における絶縁層３ａの幅ａは、たとえば０．１０μｍ以上０．３０μｍ以下であり、埋込み限界で律速する。また、埋込み絶縁層３の張り出し部の張り出し寸法ｂは、たとえば２０ｎｍ以上５０ｎｍ以下であり、張り出し部形成後のトータルのエッチング量に決定される。また、張り出し部における絶縁層３ｃの膜厚ｃは、たとえば２０ｎｍ以上５０ｎｍ以下であり、張り出し部形成後のトータルのエッチング量に決定される。また、張り出し部における絶縁層３ｂの膜厚ｄは、たとえば３ｎｍ以上１５ｎｍ以下であり、この膜厚ｄについては酸化膜で覆うことが目的であるためエッチングの選択性により必要な厚みが異なる。
【０１０１】
なお、膜厚ｃ＋膜厚ｄ（つまり張り出し部の全体の厚み）は、たとえば２３ｎｍ以上７５ｎｍ以下であることが好ましい。膜厚ｃ＋膜厚ｄが２３ｎｍ未満では製造ばらつきにより半導体基板１上に絶縁層３ｃが形成されない場合があり、膜厚ｃ＋膜厚ｄが５ｎｍを越えると半導体基板１と埋込み絶縁層３との段差が大きくなり埋込み絶縁層３上に形成されるゲート電極のパターニングが困難になる。
【０１０２】
また、絶縁層３ａの半導体基板１上に突き出した部分の側壁面と半導体基板１の表面とのなす角度ｅは、たとえば１２０°以下であれば良く、望ましくは９０°以下である。この絶縁層３ａの側壁面と半導体基板１の表面とは、ＣＶＤで薄膜を絶縁層３ａの側壁面に形成できないような極端な逆テーパ形状にならなければ良い。
【０１０３】
上記の各寸法は１つの好ましい例であって、本発明を特に限定するものではない。
【０１０４】
上記の実施の形態１〜１１においては、埋込み絶縁層３の張り出し部を構成する２層がシリコン酸化膜またはシリコン窒化幕からなる場合について説明したが、これ以外の材質からなっていてもよい。また、張り出し部は２層に限定されず、３層以上であっても良い。また、実施の形態４〜７において絶縁層３ａをシリコン窒化膜とすることもできる。
【０１０５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１０６】
【発明の効果】
本発明のトレンチ分離を有する半導体装置によれば、埋込み絶縁層が半導体基板の主表面上において溝の真上領域よりも外側に張り出した張り出し部を有しているため、埋込み絶縁層と溝との間で埋込み絶縁層の落ち込みが生じることは防止される。よって、この落ち込みが生じることによる逆狭チャネル効果の発生やゲート絶縁層の信頼性の劣化を防止することができる。
【０１０７】
また、張り出し部が少なくとも２層の絶縁層が積層された構成を有しているため、この２層を異なる材料もしくは同じ材料とすることができる。この２層を異なる材料とした場合には、２層のうち上層の絶縁層を下層の絶縁層の除去時に除去され難い材質とすることができる。それにより、その下層の絶縁層の除去時において、埋込み絶縁層と溝との間に埋込み絶縁層の落ち込み部が生じにくくなり、上記除去時における落ち込み発生のマージンを大きく確保することができる。また、この２層を同じ材料とした場合には、埋込み絶縁層全体を単一の材料から構成することもでき、埋込み絶縁層の各部の熱膨張を均一化することができる。このため、埋込み絶縁層の各部の熱膨張の違いによるストレスが発生し難い。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるトレンチ分離を有する半導体装置の構成を概略的に示す断面図である。
【図２】本発明の実施の形態３におけるトレンチ分離を有する半導体装置の構成を概略的に示す断面図である。
【図３】本発明の実施の形態４におけるトレンチ分離を有する半導体装置の製造方法の第１工程を示す概略断面図である。
【図４】本発明の実施の形態４におけるトレンチ分離を有する半導体装置の製造方法の第２工程を示す概略断面図である。
【図５】本発明の実施の形態４におけるトレンチ分離を有する半導体装置の製造方法の第３工程を示す概略断面図である。
【図６】本発明の実施の形態４におけるトレンチ分離を有する半導体装置の製造方法の第４工程を示す概略断面図である。
【図７】本発明の実施の形態４におけるトレンチ分離を有する半導体装置の製造方法の第５工程を示す概略断面図である。
【図８】本発明の実施の形態４におけるトレンチ分離を有する半導体装置の製造方法の第６工程を示す概略断面図である。
【図９】本発明の実施の形態４におけるトレンチ分離を有する半導体装置の製造方法の第７工程を示す概略断面図である。
【図１０】本発明の実施の形態４におけるトレンチ分離を有する半導体装置の製造方法の第８工程を示す概略断面図である。
【図１１】本発明の実施の形態４におけるトレンチ分離を有する半導体装置の製造方法の第９工程を示す概略断面図である。
【図１２】本発明の実施の形態５におけるトレンチ分離を有する半導体装置の製造方法を示す概略断面図である。
【図１３】本発明の実施の形態６におけるトレンチ分離を有する半導体装置の製造方法の第１工程を示す概略断面図である。
【図１４】本発明の実施の形態６におけるトレンチ分離を有する半導体装置の製造方法の第２工程を示す概略断面図である。
【図１５】本発明の実施の形態６におけるトレンチ分離を有する半導体装置の製造方法の第３工程を示す概略断面図である。
【図１６】本発明の実施の形態７におけるトレンチ分離を有する半導体装置の製造方法を示す概略断面図である。
【図１７】本発明の実施の形態８におけるトレンチ分離を有する半導体装置の製造方法の第１工程を示す概略断面図である。
【図１８】本発明の実施の形態８におけるトレンチ分離を有する半導体装置の製造方法の第２工程を示す概略断面図である。
【図１９】本発明の実施の形態８におけるトレンチ分離を有する半導体装置の製造方法の第３工程を示す概略断面図である。
【図２０】本発明の実施の形態８におけるトレンチ分離を有する半導体装置の製造方法の第４工程を示す概略断面図である。
【図２１】本発明の実施の形態８におけるトレンチ分離を有する半導体装置の製造方法の第５工程を示す概略断面図である。
【図２２】本発明の実施の形態９におけるトレンチ分離を有する半導体装置の製造方法の第１工程を示す概略断面図である。
【図２３】本発明の実施の形態９におけるトレンチ分離を有する半導体装置の製造方法の第２工程を示す概略断面図である。
【図２４】本発明の実施の形態１０におけるトレンチ分離を有する半導体装置の製造方法の第１工程を示す概略断面図である。
【図２５】本発明の実施の形態１０におけるトレンチ分離を有する半導体装置の製造方法の第２工程を示す概略断面図である。
【図２６】本発明の実施の形態１１におけるトレンチ分離を有する半導体装置の製造方法の第１工程を示す概略断面図である。
【図２７】本発明の実施の形態１１におけるトレンチ分離を有する半導体装置の製造方法の第２工程を示す概略断面図である。
【図２８】図１に示す実施の形態１のトレンチ分離がＭＯＳトランジスタを他の素子から電気的に分離する構成を示す概略平面図である。
【図２９】図２８のＸＸＩＸ−ＸＸＩＸ線に沿う概略断面図である。
【図３０】図２８のＸＸＸ−ＸＸＸ線に沿う概略断面図である。
【図３１】図１に示す実施の形態１のトレンチ分離がフラッシュメモリを他の素子から電気的に分離する構成を示す概略平面図である。
【図３２】図３１のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う概略断面図である。
【図３３】実施の形態１〜１１における各トレンチ分離の各部の寸法を示す断面図である。
【符号の説明】
１  半導体基板、２  溝、３  埋込み絶縁層、３ａ，３ｂ，３ｂ１，３ｂ２，３ｃ，３ｄ  絶縁層、１０  トランジスタ、１１  ソース／ドレイン領域、１２  ゲート酸化膜、１３  ゲート電極、２２  シリコン窒化膜、２３  フォトレジスト、２３  レジストパターン、２５  多結晶シリコン膜、３０  孔。
【図１】
2004363486.tif 000003
【図２】
2004363486.tif 000004
【図３】
2004363486.tif 000005
【図４】
2004363486.tif 000006
【図５】
2004363486.tif 000007
【図６】
2004363486.tif 000008
【図７】
2004363486.tif 000009
【図８】
2004363486.tif 000010
【図９】
2004363486.tif 000011
【図１０】
2004363486.tif 000012
【図１１】
2004363486.tif 000013
【図１２】
2004363486.tif 000014
【図１３】
2004363486.tif 000015
【図１４】
2004363486.tif 000016
【図１５】
2004363486.tif 000017
【図１６】
2004363486.tif 000018
【図１７】
2004363486.tif 000019
【図１８】
2004363486.tif 000020
【図１９】
2004363486.tif 000021
【図２０】
2004363486.tif 000022
【図２１】
2004363486.tif 000023
【図２２】
2004363486.tif 000024
【図２３】
2004363486.tif 000025
【図２４】
2004363486.tif 000026
【図２５】
2004363486.tif 000027
【図２６】
2004363486.tif 000028
【図２７】
2004363486.tif 000029
【図２８】
2004363486.tif 000030
【図２９】
2004363486.tif 000031
【図３０】
2004363486.tif 000032
【図３１】
2004363486.tif 000033
【図３２】
2004363486.tif 000034
【図３３】
2004363486.tif 000035