(57)【要約】【課題】▲１▼電荷保持寿命の低下の抑制と、選択トランジスタの電流駆動能力の向上とを同時に行えること、▲２▼書き換え回数の向上と回路動作の速度の向上とを同時に行えることの▲１▼、▲２▼それぞれ又は両方を行うことができる半導体装置の製造方法を提供する。【解決手段】Ｐ−型Ｓｉ基板１のうち、センストランジスタ領域上に、浮遊ゲート４を形成する。このとき、トンネル膜７に接する部分のリン濃度をリンが析出しない濃度とする。その後、浮遊ゲート４の表面上から、Ｐ−型Ｓｉ基板１のうち、選択トランジスタ領域上に至って、絶縁膜８を形成する。このとき、絶縁膜８は、窒化膜、オキシナイトライド膜等の酸化膜より耐湿性及び誘電率が高い膜を用いる。その後、選択トランジスタのゲート電極９を形成する。このとき、ゲート電極９のリン濃度を浮遊ゲート４のトンネル膜７に接する部分の濃度よりも高くする。【選択図】　　　　図２
2004047709.tif 000002
【特許請求の範囲】
【請求項１】
制御ゲートが半導体基板内の不純物拡散層により構成され、浮遊ゲートが半導体基板上の導電性膜により構成された１層ゲート電極構造を有するセンストランジスタと、選択トランジスタとを備える不揮発性半導体記憶装置の製造方法において、
半導体基板（１）のうち、前記センストランジスタの形成予定領域上に、前記浮遊ゲート（４）を形成する工程と、
前記浮遊ゲート（４）の表面上と、前記半導体基板（１）のうち、選択トランジスタの形成予定領域上に、シリコン酸化膜よりも高耐湿性且つ高誘電率の絶縁膜（８）を形成することで、前記浮遊ゲート（４）を覆って、シリコン酸化膜よりも高耐湿性の絶縁膜（８ａ）を形成すると同時に、前記選択トランジスタの形成予定領域上にゲート絶縁膜（８ｂ）を形成する工程とを有することを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項２】
制御ゲートが半導体基板内の不純物拡散層により構成され、浮遊ゲートが半導体基板上の導電性膜により構成され、前記浮遊ゲートと接してトンネル膜が形成された１層ゲート電極構造を有するセンストランジスタと、選択トランジスタとを備える不揮発性半導体記憶装置の製造方法において、
半導体基板（１）のうち、前記センストランジスタの形成予定領域上に、前記トンネル膜（７）を介して、導電型不純物を含むＰｏｌｙＳｉにより構成された前記浮遊ゲート（４）を形成する工程と、
前記半導体基板（１）のうち、前記選択トランジスタの形成予定領域上にゲート絶縁膜（８ｂ）を形成した後、前記ゲート絶縁膜（８ｂ）上に、導電型不純物を含むＰｏｌｙＳｉにより構成されたゲート電極（９）を形成する工程とを有し、
前記浮遊ゲート（４）を形成する工程と前記ゲート電極（９）を形成する工程とを別々に行うことで、前記浮遊ゲート（４）を形成する工程では、少なくとも前記トンネル膜（７）に接する領域の不純物濃度が前記ゲート電極（９）よりも低くなるように前記浮遊ゲート（４）を形成することを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項３】
制御ゲートが半導体基板内の不純物拡散層により構成され、浮遊ゲートが半導体基板上の導電性膜により構成され、前記浮遊ゲートと接してトンネル膜が形成された１層ゲート電極構造を有するセンストランジスタと、選択トランジスタとを備える不揮発性半導体記憶装置の製造方法において、
半導体基板（１）のうち、前記センストランジスタの形成予定領域上に、前記浮遊ゲート（４）を形成する工程と、
前記浮遊ゲート（４）の表面上にて、前記浮遊ゲート（４）を覆って、シリコン酸化膜よりも高耐湿性の絶縁膜（８ａ）を形成し、前記半導体基板（１）のうち、選択トランジスタの形成予定領域上にゲート絶縁膜（８ｂ）を形成する工程と、
前記ゲート絶縁膜（８ｂ）の上にゲート電極（９）を形成する工程とを有し、
前記浮遊ゲート（４）を形成する工程では、少なくとも前記トンネル膜（７）に接する領域の不純物濃度が前記ゲート電極（９）よりも低くなるように前記浮遊ゲート（４）を形成し、
前記絶縁膜（８ａ）と前記ゲート絶縁膜（８ｂ）とを形成する工程では、前記浮遊ゲート（４）の表面上と、前記半導体基板（１）のうち、前記選択トランジスタの形成予定領域上に、シリコン酸化膜よりも高耐湿性且つ高誘電率の絶縁膜（８）を形成することで、前記絶縁膜（８ａ）を形成すると同時に、前記ゲート絶縁膜（８ｂ）を形成することを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項４】
前記半導体基板（１）として、シリコン基板を用い、
前記浮遊ゲート（４）を形成する工程と、前記絶縁膜（８ａ）及び前記ゲート絶縁膜（８ｂ）を形成する工程との間にて、前記半導体基板（１）及び前記浮遊ゲート（４）の表面を反応させて、選択トランジスタの形成予定領域における前記半導体基板（１）の表面上と、前記浮遊ゲート（４）の表面上にシリコン窒化膜（２１）若しくはシリコン酸窒化膜を形成する工程を行い、
前記絶縁膜（８ａ）及び前記ゲート絶縁膜（８ｂ）を形成する工程では、前記シリコン窒化膜（２１）若しくは前記シリコン酸窒化膜の上に直に接して、前記絶縁膜（８ａ）及び前記ゲート絶縁膜（８ｂ）を形成することを特徴とする請求項１又は３に記載の不揮発性半導体記憶装置の製造方法。
【請求項５】
前記ゲート絶縁膜（８ｂ）及び前記絶縁膜（８ａ）の表面上に導電性膜を形成することで、前記ゲート電極（９）を形成すると同時に、前記浮遊ゲート（４）を覆って、前記浮遊ゲート（４）の電位を遮蔽するための導電性膜（２２）を形成することを特徴とする請求項１、３又は４に記載の不揮発性半導体記憶装置の製造方法。
【請求項６】
制御ゲートが半導体基板内の不純物拡散層により構成され、浮遊ゲートが半導体基板上の導電性膜により構成された１層ゲート電極構造を有する不揮発性半導体記憶装置において、
前記浮遊ゲート（４）の表面上であって、前記浮遊ゲート（４）を覆って形成され、シリコン酸化膜よりも高耐湿性の絶縁膜（８ａ）と、
前記絶縁膜（８ａ）の表面上にて、前記浮遊ゲート（４）を覆って形成され、且つ固定電位とされている前記浮遊ゲート（４）の電位を遮蔽するための導電性膜（２２）とを有することを特徴とする不揮発性半導体記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＥＥＰＲＯＭ等の不揮発性半導体記憶装置の構造として、従来、特許第２５６８９４０号公報等に示されるように、制御ゲートが拡散層により構成され、浮遊ゲートのみがＰｏｌｙＳｉにより構成された１層ゲート電極構造（１層ＰｏｌｙＳｉ構造）がある。
【０００３】
このようなＥＥＰＲＯＭは、浮遊ゲートが形成されているセンストランジスタと、選択トランジスタとを備えている。センストランジスタは、制御ゲートとして動作するＢＮ層（埋め込みＮ型層）と浮遊ゲートとが容量結合している領域と、浮遊ゲートと制御ゲートと異なるＢＮ層との間に膜厚が薄いトンネル膜が形成されているトンネル領域とを有して構成されている。
【０００４】
一方、選択トランジスタは、半導体基板の表層に形成されたソース、ドレインと、半導体基板上にてゲート絶縁膜を介して形成され、ＰｏｌｙＳｉからなるゲート電極とを有して構成されている。
【０００５】
そして、センストランジスタ及び選択トランジスタ上には、酸化膜あるいはＢＰＳＧ膜により構成された層間絶縁膜が形成されている。
【０００６】
このようなＥＥＰＲＯＭの書き込み、及び消去はトンネル領域において、トンネル膜を介した浮遊ゲートへの電子の注入及び浮遊ゲートからの電子の引き抜きにより行われる。また、読み出しは、選択トランジスタをオン状態としたときのセンストランジスタのオン、オフにより、”１”、”０”を検出する。
【０００７】
【発明が解決しようとする課題】
上記した１層ｐｏｌｙＳｉ構造のＥＥＰＲＯＭでは、書き込み後、又は、消去後において、浮遊ゲートは、電気的に中性でなく、＋又は−に帯電している。このとき、この層間絶縁膜中のＯＨ−、又はＨ＋イオンが浮遊ゲートに移動し、浮遊ゲート中の電荷がＯＨ−、又はＨ＋イオンと中和してしまう。この結果、浮遊ゲート中の実効電荷が低下するため、しきい値電圧Ｖｔが変動し、いわゆる電荷保持寿命が低下するという問題がある。
【０００８】
これに対して、電荷保持寿命の低下を抑制する方法として、ＯＨ−、又はＨ＋イオンが通過できない膜にて、浮遊ゲートを覆うことが考えられる。しかしながら、電荷保持寿命の低下をより抑制することが求められる。
【０００９】
また、読み出し時は、浮遊ゲート中の電子がトンネル膜を介して、トンネル膜の下側のＢＮ層に電荷が抜けるのを抑制するため、ドレインに印加される電圧は、約１Ｖ程度の電圧しか印加されない。このため、このような低い電圧でも十分な電流が流れるように、電流駆動能力が高い選択トランジスタが要求される。これに対して、選択トランジスタの電流駆動能力を向上させる方法として、高誘電率の膜にて、ゲート絶縁膜を構成することが考えられる。
【００１０】
センストランジスタと選択トランジスタとは、異なる性能が要求されるため、通常、別々の工程にて形成される。したがって、前者の電荷保持寿命の低下を抑制する方法として、ＯＨ−、又はＨ＋イオンが通過できない膜にて、浮遊ゲートを覆い、また、選択トランジスタの電流駆動能力を向上させる方法として、高誘電率の膜にて構成されたゲート絶縁膜を形成しようとしたとき、これらのＯＨ−、又はＨ＋イオンが通過できない膜と高誘電率の膜の形成工程は、別々の工程になることが考えられる。しかし、製造コストの削減のためには、工程数は少ないことが望ましい。
【００１１】
ところで、ＰｏｌｙＳｉより構成された浮遊ゲートとゲート電極は、不純物として例えばリンが注入されている。センストランジスタにおいて、浮遊ゲートのリン濃度が高い場合、ＰｏｌｙＳｉの粒界にリンが析出する。このリンの析出がＰｏｌｙＳｉのうち、トンネル膜に接する面にて発生すると、トンネル膜のうち、リンが析出している部分は、膜厚が薄くなってしまう。トンネル電流は主にこの極小的に薄くなった部分に流れるようになることから、この極小的に薄くなった部分は、他の部分に比べて劣化しやすい。
【００１２】
このように、トンネル膜は析出したリンにより損傷を与えられてしまう。したがって、破壊に至るまでの書き換え回数を向上させる為には、このリン濃度を低くする必要がある。一方、選択トランジスタは、浮遊ゲートよりも高い電圧が印加され、ドレインに印加された電圧がトンネル膜下のＢＮ層へ伝達されるように機能する必要がある。
【００１３】
上記した構造の製造方法において、従来では、特許第２５６８９４０号公報等に示されるように、浮遊ゲートと、選択トランジスタのゲート電極とを同時に形成していた。このため、浮遊ゲート中のリン濃度を書き換え回数向上のために最適化すると、選択トランジスタのゲート電極中のリン濃度も同じ濃度となり、この濃度では、高電圧が印加されたとき、ゲート電極中にて、電荷の偏りが発生してしまう。その結果、ゲート酸化膜に印加される電圧が低下してしまうことから、回路動作速度が低下する。このため、書き換え時間や、読み出し時間が長くなってしまう。
【００１４】
本発明は上記点に鑑みて、電荷保持寿命の低下の抑制のための膜を形成する工程と、選択トランジスタの電流駆動能力の向上のためのゲート絶縁膜との工程を同時に行うことで、製造工程を削減できる不揮発性半導体記憶装置の製造方法を提供することを第１の目的とする。
【００１５】
また、書き換え回数の向上と回路動作の速度の向上とを同時に満たすことができる不揮発性半導体記憶装置の製造方法を提供することを第２の目的とする。
【００１６】
また、電荷保持寿命の低下をより抑制することができる不揮発性半導体記憶装置及びその製造方法を提供することを第３の目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、浮遊ゲート（４）の表面上と、半導体基板（１）のうち、選択トランジスタの形成予定領域上に、シリコン酸化膜よりも高耐湿性且つ高誘電率の絶縁膜（８）を形成することで、浮遊ゲート（４）を覆って絶縁膜（８ａ）を形成すると共に、選択トランジスタの形成予定領域上にゲート絶縁膜（８ｂ）を形成することを特徴としている。
【００１８】
このように浮遊ゲートを覆って、シリコン膜よりも高耐湿性の絶縁膜を形成することから、この絶縁膜が形成されていない場合と比較して、浮遊ゲート中の実効電荷と浮遊ゲートの外部に存在するイオンとの中和による実効電荷の低下を抑制することができる。したがって、電荷保持寿命の低下を抑制することができる。
【００１９】
また、選択トランジスタのゲート絶縁膜を、酸化膜よりも誘電率が高い絶縁膜にて形成していることから、ゲート絶縁膜が同一膜厚の酸化膜より構成されている場合と比較して、選択トランジスタの電流駆動能力を向上させることができる。
【００２０】
また、本発明では、浮遊ゲートを覆う絶縁膜と、選択トランジスタのゲート絶縁膜とを同時に形成していることから、これらの膜を別々に形成する方法と比較して、製造工程を削減することができる。
【００２１】
なお、シリコン酸化膜よりも耐湿性が高く、かつ、誘電率が高い絶縁膜として、例えばシリコン窒化膜、シリコンオキシナイトライド膜等を用いることができる。
【００２２】
また、請求項２に記載の発明では、浮遊ゲート（４）を形成する工程とゲート電極（９）を形成する工程とを別々に行い、浮遊ゲート（４）を形成する工程では、少なくともトンネル膜（７）に接する領域の不純物濃度がゲート電極（９）よりも低くなるように浮遊ゲート（４）を形成することを特徴としている。
【００２３】
浮遊ゲートと選択トランジスタのゲート電極とを同時に形成する場合では、浮遊ゲートからの不純物の析出を抑えることができる不純物濃度であって、かつ、ゲート電極が空乏化しない不純物濃度にて、浮遊ゲートと、ゲート電極とを形成しなければならなかった。
【００２４】
これに対して、本発明によれば、浮遊ゲートと選択トランジスタとを別々に形成することから、浮遊ゲートのうち、トンネル膜に接する領域の不純物濃度をゲート電極よりも低くなるように形成することができる。
【００２５】
これにより、電流能力が高くなるように、ゲート電極中の不純物濃度を高く設定し、かつ、浮遊ゲートから不純物が析出することによるトンネル膜への損傷を抑制するために、浮遊ゲートの不純物濃度を低く設定することができる。このため、書き換え回数の向上と回路動作の速度の向上とを同時に満たすように不揮発性半導体記憶装置を製造することができる。
【００２６】
また、請求項３に記載の発明では、浮遊ゲート（４）を形成する工程にて、少なくともトンネル膜（７）に接する領域の不純物濃度がゲート電極（９）よりも低くなるように浮遊ゲート（４）を形成する。そして、浮遊ゲート（４）を形成する工程の後、浮遊ゲート（４）の表面上と、半導体基板（１）のうち、選択トランジスタの形成予定領域上に、シリコン酸化膜よりも高耐湿性且つ高誘電率の絶縁膜（８）を形成することで、浮遊ゲート（４）を覆う絶縁膜（８ａ）と、ゲート絶縁膜（８ｂ）とを同時に形成することを特徴としている。
【００２７】
本発明によれば、浮遊ゲートと選択トランジスタとを別々に形成し、浮遊ゲートのうち、トンネル膜に接する領域の不純物濃度をゲート電極よりも低くなるように形成していることから、請求項２に示す発明と同様に、書き換え回数の向上と回路動作の速度の向上とを同時に満たすように不揮発性半導体記憶装置を製造することができる。
【００２８】
また、請求項１に示す発明と同様の効果も有している。すなわち、浮遊ゲートを覆って、シリコン膜よりも高耐湿性の絶縁膜を形成することから、この絶縁膜が形成されていない場合と比較して、浮遊ゲート中の実効電荷と浮遊ゲートの外部に存在するイオンとの中和による実効電荷の低下を抑制することができる。したがって、電荷保持寿命の低下を抑制することができる。
【００２９】
また、選択トランジスタのゲート絶縁膜を、酸化膜よりも誘電率が高い絶縁膜にて形成していることから、ゲート絶縁膜が同一膜厚の酸化膜より構成されている場合と比較して、選択トランジスタの電流駆動能力を向上させることができる。
【００３０】
また、本発明では、浮遊ゲートを覆う絶縁膜と、選択トランジスタのゲート絶縁膜とを同時に形成していることから、これらの膜を別々に形成する方法と比較して、製造工程を削減することができる。
【００３１】
なお、シリコン酸化膜よりも耐湿性が高く、かつ、誘電率が高い絶縁膜として、例えばシリコン窒化膜、シリコンオキシナイトライド膜等を用いることができる。
【００３２】
また、請求項４に示すように、半導体基板（１）及び浮遊ゲート（４）の表面を化学反応させて、選択トランジスタの形成予定領域における半導体基板（１）の表面上と、浮遊ゲート（４）の表面上にシリコン窒化膜（２１）若しくはシリコン酸窒化膜を形成する。その後、シリコン窒化膜（２１）若しくはシリコン酸窒化膜の上に直に接して、シリコン酸化膜よりも高耐湿性かつ高誘電率とされた絶縁膜（８ａ）及びゲート絶縁膜（８ｂ）を形成することもできる。
【００３３】
これにより、浮遊ゲートの表面上に形成され、浮遊ゲートを覆う絶縁膜と、浮遊ゲートとの密着性を向上させることができる。また、選択トランジスタにおいて、ゲート絶縁膜と半導体基板表面との間に形成される界面準位を少なくすることができる。
【００３４】
また、請求項５に記載の発明では、ゲート絶縁膜（８ｂ）及び絶縁膜（８ａ）の表面上に導電性膜を形成することで、ゲート電極（９）を形成すると同時に、浮遊ゲート（４）を覆って、浮遊ゲート（４）の電位を遮蔽するための導電性膜（２２）を形成することを特徴としている。
【００３５】
このように、ゲート電極（９）の形成と同時に、浮遊ゲート（４）の電位を遮蔽するための導電性膜（２２）を形成することができる。この導電性膜（２２）は、基板電位等にて電位固定される。これにより、浮遊ゲートの周囲に存在するイオンが書き込み及び消去後における浮遊ゲートに移動するのをより抑制することができる。また、層間絶縁膜等に含まれるその他の可動イオンにおいても、浮遊ゲートに移動するのを抑制することができる。
【００３６】
請求項６に記載の発明では、浮遊ゲート（４）の表面上であって、浮遊ゲート（４）を覆って形成され、シリコン酸化膜よりも耐湿性が高い絶縁膜（８ａ）と、絶縁膜（８ａ）の表面上にて、浮遊ゲート（４）を覆って形成され、且つ固定電位とされている浮遊ゲート（４）の電位を遮蔽するための導電成膜（２２）とを有することを特徴としている。
【００３７】
このように浮遊ゲートを覆って、シリコン膜よりも高耐湿性の絶縁膜が形成されていることから、この絶縁膜が形成されていない場合と比較して、書き込み及び消去後における浮遊ゲート中の実効電荷と浮遊ゲートの外部に存在するイオンとの中和による実効電荷の低下を抑制することができる。したがって、電荷保持寿命の低下を抑制することができる。
【００３８】
さらに、この絶縁膜上にて、浮遊ゲートを覆って、電位固定された導電性膜（２２）が形成されている。例えば、この導電成膜（２２）と半導体基板（１）とを電気的に接続することで、この導電成膜（２２）を基板電位に固定することができる。これにより、浮遊ゲートの周囲に存在するイオンが書き込み及び消去後における浮遊ゲートに移動するのをより抑制することができる。
【００３９】
なお、この導電成膜（２２）を＋又は−電位とすることもできる。これにより、特定のイオンをこの導電成膜（２２）に引きつけ、浮遊ゲート（４）に特定のイオンが移動するのを抑制することもできる。
【００４０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００４１】
【発明の実施の形態】
（第１実施形態）
図１に本発明を適用した第１実施形態におけるＥＥＰＲＯＭを示す。このＥＥＰＲＯＭは、Ｐ−型Ｓｉ基板１に形成されたセンストランジスタと選択トランジスタとを備えている。
【００４２】
センストランジスタは、Ｐ−型Ｓｉ基板１の表層に形成され、ＢＮ層（埋め込みＮ型層）により構成された制御ゲート２と、制御ゲート２の上に形成された絶縁膜３と、絶縁膜３上に形成され、ＰｏｌｙＳｉで構成された浮遊ゲート４とを有している。浮遊ゲート４は、外部と電気的に絶縁されている。本実施形態では、このように浮遊ゲート４のみがＰｏｌｙＳｉにて構成された１層ＰｏｌｙＳｉ構造となっている。
【００４３】
また、制御ゲート２とＬＯＣＯＳ酸化膜５で分離されて、ＢＮ層６が形成されている。このＢＮ層６の表面上には、絶縁膜３が形成されており、その１部は他の領域と比較して、膜厚が薄くなっている。この膜厚が薄い部分は、いわゆるトンネル膜７であり、膜厚は例えば約７〜１１ｎｍとされ、シリコン酸化膜あるいはシリコン酸窒化膜（シリコンオキシナイトライド膜）より構成されている。なお、これらの膜を以下では、それぞれ単に酸化膜、酸窒化膜と呼ぶ。
【００４４】
トンネル膜７の上には浮遊ゲート４が配置されており、浮遊ゲート４は、少なくともトンネル膜７に接する部分における濃度が例えば１．５×１０２０ｃｍ−３以下の濃度となっている。
【００４５】
また、浮遊ゲート４の表面上には、浮遊ゲート４と直に接し、浮遊ゲート４を覆って、酸化膜よりも耐湿性が高い絶縁膜８ａが形成されている。この高耐湿性の絶縁膜８ａは酸化膜よりも密度が高く、Ｈ＋、ＯＨ−等のイオン透過性が低い膜である。この絶縁膜８ａの膜厚は、例えば１５〜８０ｎｍである。
【００４６】
一方、選択トランジスタでは、Ｐ−型Ｓｉ基板１の表面上に、センストランジスタに形成されている絶縁膜８ａと同一の膜質にて構成されたゲート絶縁膜８ｂが形成されている。このゲート絶縁膜８ｂは、酸化膜よりも高い誘電率を有している。この酸化膜よりも耐湿性が高く、高誘電率である絶縁膜として、例えば窒化膜（シリコン窒化膜）、酸窒化膜等が用いられている。ゲート絶縁膜８ｂの膜厚も、絶縁膜８ａと同一であり、例えば１５〜８０ｎｍである。
【００４７】
また、ゲート絶縁膜８ｂ上には、ゲート電極９が形成されている。ゲート電極９は、導電型不純物としてＰ（リン）が注入され、このリン濃度が高濃度とされたＰｏｌｙＳｉから構成されている。リン濃度は例えば、１．５×１０２０ｃｍ−３以上となっている。
【００４８】
また、Ｐ−型Ｓｉ基板１の表層のうち、ゲート電極９の両側にＮ＋型ソース領域１０、Ｎ＋型ドレイン領域１１が形成されている。ソース領域１０はセンストランジスタのＢＮ層６と電気的に接続されている。
【００４９】
このような構造のＥＥＰＲＯＭの書き換え及び読み出しは、一般的な１層ＰｏｌｙＳｉ構造のものと同じように行われる。
【００５０】
本実施形態では、センストランジスタにて、浮遊ゲート４と直に接して、浮遊ゲート４を、酸化膜よりも耐湿性の高い絶縁膜８ａにて覆っている。絶縁膜８ａは耐湿性が高いことから、浮遊ゲート４の外部に存在するＨ＋、ＯＨ−イオンを浮遊ゲート４から遮蔽する効果を有している。このことから、Ｈ＋、ＯＨ−イオンが、書き込み、又は消去後の中性状態を越えている浮遊ゲート４に到達するのを抑制することができる。
【００５１】
また、選択トランジスタにおけるゲート絶縁膜８ｂは、同一の膜厚のとき、通常使用される酸化膜よりも誘電率が高く、本実施形態では、ゲート絶縁膜８ｂの膜厚は通常使用される酸化膜と同一の膜厚とされている。このため、選択トランジスタの電流駆動能力を向上させることができる。これにより、回路動作を速くすることができるので、高速でメモリの読み出しが可能となる。
【００５２】
また、本実施形態では、センストランジスタの浮遊ゲート４のうち、トンネル膜７と接する部分と、選択トランジスタのゲート電極９とは、異なるリン濃度となっている。そして、浮遊ゲート４のトンネル膜７と接する部分は、１．５×１０２０ｃｍ−３以下と低濃度であることから、ＰｏｌｙＳｉの粒界からのリンの析出を抑制することができる。なお、このことは本発明者らの実験より確認している。
【００５３】
このため、析出したリンによるトンネル膜の損傷を抑制することができる。この結果、破壊に至るまでの書き換え回数を増加させることができる。
【００５４】
一方選択トランジスタのゲート電極９のリン濃度は、浮遊ゲート４のトンネル膜７と接する部分よりも高くなっている。これにより、ゲート電極９と浮遊ゲート４のリン濃度が同一で、書き換え回数向上のために最適化された濃度とされたときと比較して、ゲート電極９に電圧が印加されたとき、ゲート電極９の空乏化によって、ゲート酸化膜への印加された電圧が低下するのを抑制することができる。
【００５５】
図２にこの不揮発性半導体記憶装置の製造方法を示す。
【００５６】
図２（ａ）に示す工程では、まず、Ｐ−型Ｓｉ基板１上にフィールド絶縁膜としてのＬＯＣＯＳ酸化膜５を形成する。その後、センストランジスタの形成予定領域にて、選択的にイオン注入することで、制御ゲート２としてのＢＮ層と、ＢＮ層６とを形成する。
【００５７】
次に、制御ゲート２、ＢＮ層６上に例えば酸化膜等の絶縁膜３を形成する。続いて、絶縁膜３の一部をエッチングすることで、トンネル膜７を形成する。そして、センストランジスタの形成予定領域にて、Ｐ−型Ｓｉ基板１の表面上に導電型不純物としてリンが注入されたＰｏｌｙＳｉ膜を成膜し、浮遊ゲート４を形成する。
【００５８】
このとき、浮遊ゲート４のうち、トンネル膜７に接する部分のリン濃度が１．５×１０２０ｃｍ−３以下となるように、全体の不純物濃度を１．５×１０２０ｃｍ−３以下として浮遊ゲート４を形成する。なお、不純物濃度の下限は、浮遊ゲート４に制御ゲート２を介して電圧が印加されたとき、空乏化しない程度の濃度とする。
【００５９】
図２（ｂ）に示す工程では、酸化膜よりも耐湿性が高く、且つ酸化膜よりも高誘電率である絶縁膜８を浮遊ゲート４の表面上から、選択トランジスタの形成予定領域におけるＰ−型Ｓｉ基板１の表面上に至って形成する。このとき、具体的には、ＣＶＤ法により、窒化膜又は酸窒化膜を形成する。これにより、センストランジスタの絶縁膜８ａと、選択トランジスタのゲート絶縁膜８ｂとを同時に形成する。
【００６０】
図２（ｃ）に示す工程では、選択トランジスタの形成予定領域にて、ゲート絶縁膜８ｂ上に導電型不純物として、リンが注入されたＰｏｌｙＳｉ膜を成膜し、ゲート電極９を形成する。このとき、リン濃度が１．５×１０２０ｃｍ−３以上とする。
【００６１】
続いて、選択トランジスタの形成予定領域にて、Ｐ−型Ｓｉ基板１の表層部のうち、ゲート電極９の両側にソース領域１０、ドレイン領域１１を形成する。これにより、図１に示されるＥＥＰＲＯＭが形成される。
【００６２】
本実施形態では、図２（ｂ）に示す工程にて、センストランジスタの絶縁膜８ａと、選択トランジスタのゲート絶縁膜８ｂとを同時に形成している。これにより、絶縁膜８ａとゲート絶縁膜８ｂとを別々に形成するときと比較して、製造工程を削減することができる。
【００６３】
また、従来では、センストランジスタの浮遊ゲート４と、選択トランジスタのゲート電極９とを同時に形成していた。このため、浮遊ゲート４では、リンが析出しないリン濃度にて形成する必要があり、ゲート電極９では、電圧印加時にゲート電極９が空乏化しないリン濃度にて形成する必要があり、従来では、両方を満たすように形成する必要があった。
【００６４】
これに対して、本実施形態では、図２（ａ）、（ｃ）に示す工程にて、センストランジスタの浮遊ゲート４と、選択トランジスタのゲート電極９とを別々の工程にて形成している。これにより、それぞれ最適なリン濃度で、浮遊ゲート４とゲート電極９とを形成することができる。
【００６５】
なお、本実施形態では、ＰｏｌｙＳｉの粒界からリンが析出しないように、浮遊ゲート４の全体のリン濃度を低くして形成していたが、浮遊ゲート４のうち、トンネル膜７に接する部分の濃度のみ、低くして浮遊ゲート４を形成することもできる。
【００６６】
この方法としては、例えば、ＰｏｌｙＳｉを成膜した後、リンをイオン注入する際に、トンネル膜７の上側に位置する領域をマスクして、リンをイオン注入する。これにより、浮遊ゲート４のうち、トンネル膜７の上側に位置する部分の濃度のみをリンが析出しない低濃度とすることができる。
【００６７】
また、他の方法として、ＬＯＣＯＳ酸化膜５の代わりにＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）を形成する。そして、Ｐ−型Ｓｉ基板１上に絶縁膜３及びトンネル膜７を形成した後、浮遊ゲートを形成する。このとき、全体がリンの析出がない濃度にて、浮遊ゲートを形成する。その後、絶縁膜３とトンネル膜７の表面高さの差異を利用して、浮遊ゲートを研磨する。すなわち、絶縁膜３の表面まで、研磨することで、トンネル膜７の上に低濃度とされたＰｏｌｙＳｉを残す。続いて、再度、トンネル膜７上のＰｏｌｙＳｉよりもリンが高濃度とされたＰｏｌｙＳｉを成膜する。これにより、トンネル膜７に接する部分のみ、低濃度とされた浮遊ゲート４を形成することができる。
【００６８】
なお、センストランジスタにおいて、中性状態でない浮遊ゲート４にＨ＋、ＯＨ−等のイオンが移動し、中和されるのを抑制するために、絶縁膜８ａは浮遊ゲート４の表面上に直に接して形成されるのが好ましいが、浮遊ゲート４の中の電荷が中和されない程度であれば、浮遊ゲート４と絶縁膜８ａとが直に接しておらず、これらの間に他の層が形成された構造とすることもできる。
【００６９】
（第２実施形態）
図３に第２実施形態におけるＥＥＰＲＯＭの断面図を示す。
【００７０】
第１実施形態でのＥＥＰＲＯＭの構造と異なるところは、センストランジスタにおける浮遊ゲート４と絶縁膜８ａとの間、及び選択トランジスタにおけるＰ−型Ｓｉ基板１とゲート絶縁膜８ｂとの間に、ＰｏｌｙＳｉ及びＳｉ基板１を反応させて形成した窒化膜２１を有しているところである。なお、その他の構造は、第１実施形態と同じであり、同一部分には同一の符号を付しているので、説明を省略する。
【００７１】
このＥＥＰＲＯＭは、図２（ａ）〜（ｃ）に示される工程において、図２（ｂ）に示す絶縁膜８を形成する工程の前に、例えば、アンモニアガス等の窒素雰囲気下で、１０００〜１２００℃の熱処理を行う。このようにして、センストランジスタにて、ＰｏｌｙＳｉを反応させて窒化膜２１を形成する。また、同時に選択トランジスタにて、Ｓｉ基板１を反応させて窒化膜２１を形成する。
【００７２】
その後、窒化膜２１上に絶縁膜８を形成し、以下、図２（ｃ）の工程を行う。これにより、図３に示されるＥＥＰＲＯＭが形成される。
【００７３】
本実施形態の製造方法は、浮遊ゲート４と絶縁膜８ａとの界面特性、及びゲート絶縁膜８ｂとＳｉ基板１との界面特性を改善するための方法である。このように、窒化膜２１を反応させて形成することで、センストランジスタにおいて、浮遊ゲート４と絶縁膜８ａとの密着性を向上させることができる。また、選択トランジスタにおいて、ゲート絶縁膜８ｂとＰ−型Ｓｉ基板１との間の界面準位を少なくすることができる。
【００７４】
なお、窒化膜２１の代わりに、酸窒化膜を形成することもでき、窒化膜２１を形成したときと同様の効果を有する。なお、酸窒化膜を形成するときでは、例えば、ＮＯ、Ｎ２Ｏ又はＮ２＋Ｏ２等の酸窒化雰囲気下で、窒化膜２１の形成と同様の熱処理温度にて、熱処理することで、酸窒化膜を形成する。
【００７５】
（第３実施形態）
図４に第３実施形態における不揮発性半導体記憶装置の断面図を示す。
【００７６】
本実施形態のＥＥＰＲＯＭは、第１実施形態でのＥＥＰＲＯＭの構造に対して、センストランジスタにて、絶縁膜８ａの表面上で、浮遊ゲート４を覆って、浮遊ゲート４の電位を遮蔽するための導電性膜２２が形成されている。
【００７７】
この導電性膜２２は、ＰｏｌｙＳｉより構成されており、例えば、Ａｌ配線を介してＰ−型Ｓｉ基板１と電気的に接続されている。すなわち、導電性膜２２の電位がＰ−型Ｓｉ基板１に固定されている。通常、Ｐ−型Ｓｉ基板１は、接地電位とされる。浮遊ゲート４が接地電位とされた導電性膜２２にて覆っていることから、電子の注入又は引き抜きが行われることで浮遊ゲート４の電位が変動しても、浮遊ゲート４の周囲と浮遊ゲート４の間における電位差の変動を抑制することができる。
【００７８】
したがって、書き込みや消去後にて、浮遊ゲート４が電気的に中性でない状態であっても、浮遊ゲート４の外部に存在するＨ＋、ＯＨ−イオンやその他の可動イオンが浮遊ゲート４に移動するのを抑制することができる。このことから、第１実施形態と比較して、Ｈ＋、ＯＨ−イオンや可動イオンに対する耐性を高めることができ、電荷保持特性をより改善することができる。
【００７９】
なお、導電性膜２２の電位を接地電位に限らず、＋あるいは−の電位とすることもできる。これにより、浮遊ゲート４の外部に存在する特定のイオンを導電性膜２２に引きつけて、浮遊ゲート４に移動するのを抑制することができる。
【００８０】
このような構造のＥＥＰＲＯＭは、図２（ａ）〜（ｃ）の製造工程において、図２（ｃ）での選択トランジスタのゲート電極９の形成と同時に、センストランジスタにて、絶縁膜８ａ上にＰｏｌｙＳｉ膜を形成する。その後、このＰｏｌｙＳｉ膜と例えばＰ−型Ｓｉ基板１とを電気的に接続させる。このようにして、浮遊ゲート４の電位を遮蔽するための導電性膜２２を形成する。これにより、図４に示されるＥＥＰＲＯＭが形成される。
【００８１】
（他の実施形態）
なお、上記した各実施形態では、絶縁膜８ａとゲート絶縁膜８ｂとを同時に形成すること、また、浮遊ゲート４とゲート電極９とを別々に形成することで、それぞれを適切な不純物濃度とすることの両方を行っている場合を例として説明したが、それぞれを単独で行うこともできる。
【００８２】
すなわち、絶縁膜８ａとゲート絶縁膜８ｂとを同時に形成する方のみを行うこともできる。また、浮遊ゲート４とゲート電極９とを別々に形成することで、それぞれを適切な不純物濃度とする方のみを行うこともできる。
【００８３】
また、ＥＥＰＲＯＭに限らず、電気的に書き込み紫外線照射して消去を行うＥＰＲＯＭにも適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるＥＥＰＲＯＭの断面を示す図である。
【図２】本発明の第１実施形態におけるＥＥＰＲＯＭの製造工程を示す図である。
【図３】本発明の第２実施形態におけるＥＥＰＲＯＭの断面を示す図である。
【図４】本発明の第３実施形態におけるＥＥＰＲＯＭの断面を示す図である。
【符号の説明】
１…Ｐ−型Ｓｉ基板、２…制御ゲート、３、８…絶縁膜、４…浮遊ゲート、
５…ＬＯＣＯＳ酸化膜、６…ＢＮ層、７…トンネル膜、
８ｂ…ゲート絶縁膜、９…ゲート電極、１０…ソース領域、
１１…ドレイン領域、２１…窒化膜、２２…電位遮蔽膜。
【図１】
2004047709.tif 000003
【図２】
2004047709.tif 000004
【図３】
2004047709.tif 000005
【図４】
2004047709.tif 000006