(57)【要約】【課題】ソフトの暴走時であっても、内蔵電池などの電源をはずすことなく容易にソフトの暴走から復帰することができるようにする。【解決手段】電源ＫＥＹ０１がユーザから押下されることによりＯＮになると、電源ＫＥＹ０１における信号（電位）はＬｏｗになり、カウンタ１２が分周クロック１４に同期してカウントを開始する。この分周クロック１４は、Ｃｌｏｃｋ１５が分周回路１９により遅いクロックとされたものである。ここで、パルス幅設定値０３に予め格納されたカウント値を“ｎ”とすると、カウンタ１２でのカウント値が“ｎ”になったときに比較器１１がカウント値の一致を検知し、Ｌｏｗパルス（リセット信号）を発生させ、ＣＰＵ０６はリセットされる。【選択図】　　　　図１
2004140457.tif 000002
【特許請求の範囲】
【請求項１】
電源のＯＮ／ＯＦＦを切り換えさせるための電源キースイッチと、装置本体の制御を行う制御手段とを備えてなる携帯電話装置において、
前記電源キースイッチが予め定められた一定時間押下されると前記制御手段をリセットさせるリセット手段を備えたことを特徴とする携帯電話装置。
【請求項２】
前記リセット手段は、
前記電源キースイッチが前記予め定められた一定時間押下されたか否かを検知する検知部と、
前記検知部により前記検知されると前記制御手段をリセットさせるリセット信号を前記制御手段に発信するリセット信号発信部とを備え、
前記制御手段は、前記リセット信号を受信すると、当該制御手段をリセットすることを特徴とする請求項１記載の携帯電話装置。
【請求項３】
前記予め定められた一定時間は、前記電源キースイッチが押下されてから前記制御部が電源をＯＦＦに制御するまでの時間よりも長くなるよう前記検知部に設定されていることを特徴とする請求項２記載の携帯電話装置。
【請求項４】
前記検知部は、前記電源キースイッチが押下されてからの経過時間を、当該検知部を動作させるクロックに同期してカウントすることで検知し、
前記予め定められた一定時間は、該カウントにおけるカウント値として前記検知部に設定されることを特徴とする請求項２又は３記載の携帯電話装置。
【請求項５】
電源のＯＮ／ＯＦＦを切り換えさせるための電源キースイッチと、装置本体の制御を行う制御手段とを備えてなる携帯電話装置のリセット方法であって、
前記電源キースイッチが押下された時間をカウントするカウント工程と、
前記カウント工程で電源がＯＦＦにされる時間がカウントされても前記制御手段により電源がＯＦＦにされない場合、前記カウント工程によりカウントされる時間が予め定められた一定時間になると前記制御手段をリセットするリセット工程と、を備え、
前記予め定められた一定時間が前記ＯＦＦにされる時間より長いことを特徴とする携帯電話装置のリセット方法。
【請求項６】
前記カウント工程では、前記押下された時間を、前記カウントを行う手段を動作させるクロックに同期してカウントし、
前記予め定められた一定時間は、該カウントに対するカウント値として設定されたことを特徴とする請求項５記載の携帯電話装置のリセット方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源キースイッチを備えて、例えばＣＰＵなどの制御手段の制御により動作する携帯電話装置及び該装置のリセット方法に関する。
【０００２】
【従来の技術】
従来より、携帯電話装置では、ソフト暴走時の復帰方法として、ウォッチドックタイマ（ＷＤ　ＴＩＭＥＲ）によるリセット復帰が用いられる。
この従来の携帯電話装置における電源ＫＥＹからの信号入力とＣＰＵへのリセット信号の入力部分廻りは、図７に示すように、電源ＫＥＹが押下されたことによるＫＥＹＩＮＴ信号がＩＮＴ制御回路５２により生成されてＣＰＵ５１に入力され、そのＣＰＵ５１をリセットさせるリセット信号５５を送信させる信号として、ＷＤ　ＴＩＭＥＲ５３からの信号と外部ＲＥＳＥＴの信号５４とがある。外部ＲＥＳＥＴの信号５４は、電池からの電源投入時にアクティブとなる信号であり、ＣＰＵ５１を電源投入時に初期化するためのものである。
【０００３】
また、本出願人により先に出願されている特開平１１−３３８７２１号公報（特許文献１）の「マイクロコンピュータの自動リセット装置」は、入力装置からの入力と、出力装置への出力の変化を検出し、入力装置への入力に出力装置が応答しない場合に、コンピュータに対して割込又はリセットを行う手段を有するものである。
このことにより、暴走状態を検出し、自動復旧を行うことができる、としている。
【０００４】
【特許文献１】
特開平１１−３３８７２１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のウォッチドックタイマによるリセット復帰では、ソフトが暴走していた場合でも、タイマ割込みによってウォッチドックタイマのクリア動作が働き、リセット復帰できない場合がある。この場合、ユーザ自身の操作によりリセットさせる必要が生じてしまう。
【０００６】
また、上記した特開平１１−３３８７２１号公報のものは、出力装置への出力の変化を検出する好適なものであるが、自動復旧を行うためのものであり、何らかの不測の事態が発生した場合などに、ユーザ自身の操作によりリセットさせることまで考慮されたものではない。
こうしたユーザ自身の操作でリセットさせる場合、ユーザが電池をはずしてリセット復帰させる方法しかなかったため手間がかかり、より簡単な操作で、かつ確実にソフトの暴走状態から復帰できる技術が求められていた。
【０００７】
本発明はこのような状況に鑑みてなされたものであり、ソフトの暴走時であっても、内蔵電池などの電源をはずすことなく容易にソフトの暴走から復帰することができる携帯電話装置及び該装置のリセット方法を提供することである。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明は以下の特徴を有する。
請求項１記載の発明は、電源のＯＮ／ＯＦＦを切り換えさせるための電源キースイッチと、装置本体の制御を行う制御手段とを備えてなる携帯電話装置において、電源キースイッチが予め定められた一定時間押下されると制御手段をリセットさせるリセット手段を備えたことを特徴とする。
【０００９】
請求項２記載の発明は、上記したリセット手段が、電源キースイッチが予め定められた一定時間押下されたか否かを検知する検知部と、その検知部により上記検知されると制御手段をリセットさせるリセット信号を制御手段に発信するリセット信号発信部とを備え、上記した制御手段は、リセット信号を受信すると、当該制御手段をリセットすることを特徴とする。
【００１０】
請求項３記載の発明は、上記した予め定められた一定時間が、電源キースイッチが押下されてから制御部が電源をＯＦＦに制御するまでの時間よりも長くなるよう上記検知部に設定されていることを特徴とする。
【００１１】
請求項４記載の発明は、上記した検知部が、電源キースイッチが押下されてからの経過時間を、当該検知部を動作させるクロックに同期してカウントすることで検知し、上記した予め定められた一定時間は、該カウントにおけるカウント値として検知部に設定されることを特徴とする。
【００１２】
請求項５記載の発明は、電源のＯＮ／ＯＦＦを切り換えさせるための電源キースイッチと、装置本体の制御を行う制御手段とを備えてなる携帯電話装置のリセット方法であって、電源キースイッチが押下された時間をカウントするカウント工程と、カウント工程で電源がＯＦＦにされる時間がカウントされても制御手段により電源がＯＦＦにされない場合、カウント工程によりカウントされる時間が予め定められた一定時間になると制御手段をリセットするリセット工程と、を備え、予め定められた一定時間がＯＦＦにされる時間より長いことを特徴とする。
【００１３】
請求項６記載の発明は、上記したカウント工程では、押下された時間を、カウントを行う手段を動作させるクロックに同期してカウントし、上記した予め定められた一定時間が、該カウントに対するカウント値として設定されたことを特徴とする。
【００１４】
【発明の実施の形態】
次に、本発明に係る携帯電話装置及び該装置のリセット方法を、図１から図６を用いて詳細に説明する。
【００１５】
本発明の実施形態としての携帯電話機は、所要の操作部（不図示）と表示部（不図示）と受話部（不図示）と送話部（不図示）とを備え、それら各部が所要の電子回路（不図示）に接続されることで、電話機能や電話番号記憶機能など、携帯電話機としての（装置本体としての）各機能を実現する。携帯電話機としての機能は周知のものである。
図１のＣＰＵ０６は、上記所要の電子回路の中心として動作し、装置本体の制御を行う制御手段として機能する。
また、本実施形態としての携帯電話機は電池を内蔵し、上記電子回路はその電池を電源として動作する。
【００１６】
図１は、本発明の実施形態としての携帯電話機における電源ＫＥＹ（電源キースイッチ）０１からの入力部分とＣＰＵ０６へのリセット信号の入力部分廻りにおける回路構成の概要を例示するブロック回路図である。
すなわち、この図１に例示するブロック回路図では、上記した電子回路の他の部分及びその電子回路に接続される操作部と表示部と受話部と送話部とを省略し、本発明の要部として、電源ＫＥＹ０１からの入力部分とＣＰＵ０６へのリセット信号の入力部分廻りの概要のみを示している。
【００１７】
この図１に示す本発明の要部における回路構成について説明する。
この図１に示す回路は、電源ＫＥＹ０１がＩＮＴ制御回路（割り込み制御回路）０２とパルス幅カウンタ（リセット手段）０４とに接続され、そのＩＮＴ制御回路０２からのＫＥＹＩＮＴ信号０５がＣＰＵ０６に入力され、パルス幅カウンタ０４はＣＰＵ０６に接続される。
また、ＣＰＵ０６へのリセット信号１７は、ＡＮＤゲート０９を介して３種類のリセットから構成されている。
すなわち、外部リセット信号１６と、ウオッチドックタイマ（　ＷＤ　ＴＩＭＥＲ；以下、ＷＤＴ）　１３のリセット信号と、パルス幅カウンタ０４内の比較器１１が出力するリセット信号とである。
【００１８】
まず、外部リセット信号（外部ＲＥＳＥＴ）１６は、電池からの電源投入時にアクティブとなる信号で、ＣＰＵ０６を電源投入時に初期化するための信号である。
また、ＷＤＴ１３からのリセット信号１８は、ソフトの暴走時に自動復帰するための従来技術として上述した機能である。このＷＤＴ１３は、定期的にＣＰＵ０６が当該ＷＤＴ１３のタイマをクリアしないとリセット信号１８を発生させる機能を有する。
【００１９】
また、パルス幅カウンタ０４は、分周回路１９と、カウンタ１２と、パルス幅設定値０３と、比較器１１と、ＦＦ（Ｆｌｉｐ−ｆｌｏｐ　）１０と、ＮＯＲゲート２０とを備えてなる。
分周回路１９は、Ｃｌｏｃｋ１５を分周してカウンタ１２へクロック信号１４を供給する。すなわち、この分周回路１９から出力されたクロック信号１４は、Ｃｌｏｃｋ１５より遅いクロックとなっている。
【００２０】
カウンタ１２は、そのクロック信号１４のクロックに同期して電源ＫＥＹ０１が押下されている時間をカウントし、そのカウント値を比較器１１へ供給する。パルス幅設定値０３には、電源ＫＥＹ０１が押下され続けることによりその押下がなされてからＣＰＵ０６をリセットさせるまでの時間（予め定められた一定時間）が、上記のカウンタ１２のカウント値として格納（設定）されている。
比較器１１は、パルス幅設定値０３に格納されたカウント値とカウンタ１２がカウントした値とを比較し、両者の値が一致するとリセット信号をＦＦ１０に発信する（ＦＦ１０へのリセット信号をＬｏｗにする）。この比較結果（リセット信号）は、ＦＦ１０と、ＡＮＤゲート０９とを介してＲＥＳＥＴ信号１７としてＣＰＵ０６へ供給される。
なお、パルス幅設定値０３に格納されるカウント値（上記の予め定められた一定時間に対応するカウンタ１２でのカウント値）は、予め格納されていれば製造時に格納することに限定されず、例えばユーザなどの設定により格納されてもよい。
【００２１】
電源ＫＥＹ０１の状態（押下／非押下）とＳＴＯＰ信号０７とは、ＮＯＲゲート２０を経由してカウンタ１２へ供給され、カウンタ１２の動作を制御する。
このＮＯＲゲート２０は、電源ＫＥＹ０１からの入力とＳＴＯＰ信号０７との両方の信号がＬｏｗになった場合のみカウンタ１２への信号をＨｉｇｈにし、他の場合にはカウンタ１２への信号をＬｏｗとしている。カウンタ１２は、このＮＯＲゲート２０からの信号がＨｉｇｈである場合に、分周回路１９からのクロック信号１４に同期して経過時間をカウントする。
【００２２】
上述のように、パルス幅カウンタ０４の比較器１１が、パルス幅設定値０３に格納（設定）されたカウント値と、カウンタ１２がカウントを行うことによるカウント値との両者が一致するか否かを比較することにより、電源ＫＥＹ０１が予め定められた一定時間押下されたか否かを検知する検知部として機能する。
また、その比較器１１が、上記の両者が一致するか否かの比較により、その両者が一致した場合にリセット信号を発信することにより、上記の検知部で上記の検知がなされた場合にＣＰＵ０６をリセットさせるリセット信号をそのＣＰＵ０６に発信するリセット信号発信部として機能する。
【００２３】
上述した３種類のリセット信号は、上記のＡＮＤゲート０９を介してＣＰＵ０６に入力される。この３種類のリセット信号は、Ｌｏｗでアクティブとなるため、ＡＮＤゲート０９が負論理の論理積をとることにより、３種類のリセット信号の内の少なくとも１つがアクティブになればそのＡＮＤゲート０９からＣＰＵ０６に出力されるリセット信号１７もアクティブ（Ｌｏｗ）になる。
そして、このリセット信号１７がＣＰＵ０６に入力される（アクティブになる）ことにより、ＣＰＵ０６は、そのＣＰＵ自身をリセットする（電源投入時同様に初期化する）。
【００２４】
電源ＫＥＹ０１が押下されると、そのスイッチ部（電源ＫＥＹ０１の部分）の電位がＨｉｇｈレベルからＬｏｗレベルに変化し、そのＬｏｗレベルの信号が、ＩＮＴ制御回路０２を経由してＫＥＹＩＮＴ信号０５としてＣＰＵ０６へ割込みを発生させる。すなわち、ユーザが電源ＫＥＹ０１を押下することにより、ＩＮＴ制御回路０２によってＫＥＹＩＮＴ信号０５が生成され、ＣＰＵ０６が電源ＫＥＹ０１の押下を認識する。こうして、電源ＫＥＹ０１は、電源のＯＮ／ＯＦＦを切り換えさせるためのスイッチとして機能する。
上記したＩＮＴ制御回路０２は、電源ＫＥＹ０１の入力チャタリングを吸収する回路である。
なお、上述したＩＮＴ制御回路０２、ＷＤＴ１３、比較器１１、カウンタ１２、及びＦＦ１０は当業者にとってよく知られたものであるため、その内部構成についての説明は省略する。
【００２５】
本実施形態としての携帯電話機は、以上のように構成されることにより、ソフトが暴走した場合にユーザが電源ＫＥＹ０１を長押しすることで、リセットが発生し、ソフトの暴走から復帰できる機能を有している。
ソフトが正常動作している場合は、ＣＰＵ０６は、ＫＥＹＩＮＴ信号０５を受けて、電源ＯＦＦ処理を行い、その後でパルス幅カウンタ０４のＳＴＯＰ信号０７をアクティブにする。このことにより、カウンタ１２によるカウントが停止され、仮にユーザが電源ＫＥＹ０１を押下し続けていたとしてもパルス幅カウンタ０４がリセット信号０８を発信する（リセット信号０８をＬｏｗにする）ことがなく、従ってＣＰＵ０６がリセットされることもなくすことができる。
【００２６】
一方、ソフト暴走状態では、ＣＰＵ０６はＫＥＹＩＮＴ信号０５により電源ＯＦＦ処理を行おうとするが、ソフトが暴走状態となっていることにより、パルス幅カウンタ０４のＳＴＯＰ信号０７をアクティブにするところまでＣＰＵ０６による処理が実行されない。
このことにより、ソフトの暴走状態であっても、ユーザが電源ＫＥＹ０１を押下し続けていると、パルス幅カウンタ０４にあるカウンタ１２がカウントを続けることとなり、予め定められた一定時間が経過した時点でカウントアップとなり（カウンタ１２によるカウント値がパルス幅設定値０３に格納された値と一致し）、比較器１１がリセットパルスを発生し、ＣＰＵ０６はソフト暴走状態から復帰できる。
【００２７】
次に、本実施形態としての携帯電話機の動作について説明する。まず、図１に示す回路構成の動作について説明する。
【００２８】
パルス幅カウンタ０４のカウンタ１２は、Ｃｌｏｃｋ１５を分周したクロック１４で動作する。電源ＫＥＹ０１が押下されて電源ＯＮ状態になると、カウンタ１２のリセット入力（Ｒ）２３はインアクティブになり、カウンタ１２はカウントを開始する。
一般的にＣｌｏｃｋ１５は、３２ｋＨｚ程度のクロックが用いられ、カウンタ１４の動作クロックは数ｍｓ〜１０ｍｓ程度と大きいため、分周回路１９で遅いクロック１４を生成する。
カウンタ１２からのカウント値２１を受けて、比較器１１はパルス幅設定値０３に格納されたカウント値と比較し、両者の値が一致したときに、Ｌｏｗパルスを発生させる。このＬｏｗパルスはＦＦ１０とＡＮＤゲート０９とを経由してリセット信号１７として、ＣＰＵ０６にリセットをかける。
【００２９】
次に、図２に示す動作について説明する。この図２は、ＣＰＵ０６でソフトの暴走が発生し、ユーザが電源ＫＥＹ０１を押下し続けることによりＣＰＵ０６をリセットさせる場合の信号の変化とカウンタ動作とを例示する図である。
換言すると、図２では、ＣＰＵ０６による電源ＯＦＦ制御が行われず、そのことによりＣＰＵ０６からパルス幅カウンタ０４へのストップ信号０７が発信されないままに、ＣＰＵ０６をリセットさせる上記予め定められた一定時間が経過する場合について示している。
【００３０】
図２のタイミング図を参照すると、電源ＫＥＹ０１がユーザから押下されることによりＯＮになると、電源ＫＥＹ０１における信号（電位）はＬｏｗになり、カウンタ１２が分周クロック１４に同期してカウントを開始する。
ここで、パルス幅設定値０３に予め格納されたカウント値を“ｎ”とすると、カウンタ１２でのカウント値が“ｎ”になったときに比較器１１が双方の値の一致を検知し、Ｌｏｗパルス（リセット信号）を発生させ、ＦＦ１０とＡＮＤゲート０９とを介してそのリセット信号を受けることにより、ＣＰＵ０６はリセットされる。
【００３１】
次に、図３に示す動作について説明する。この図３は、ユーザが電源ＫＥＹ０１を押下した後、ＣＰＵ０６が電源をＯＦＦに制御する以前に電源ＫＥＹ０１を離した場合の信号の変化とカウンタ動作とを例示する図である。
【００３２】
図３のタイミング図を参照すると、電源ＫＥＹ０１がユーザからの押下によりＯＮされると、その電源ＫＥＹ０１における信号はＬｏｗになり、カウンタ１２が分周クロック１４に同期してカウントを開始する。
ここで電源ＫＥＹ０１が離され、電源ＫＥＹ０１がＯＦＦ状態になると信号はＨｉｇｈになり、この信号をＮＯＲゲート２０を介してカウンタ１２が受けることにより、パルス幅カウンタ０４がリセットされ停止する。このことにより、比較器１１からのリセット信号（比較器出力）及びリセット信号０８（ＲＥＳＥＴ出力）は発信されず（ｉｎａｃｔｉｖｅ）、従ってＣＰＵ０６へのリセットは発生しない。
【００３３】
次に、図４に示す動作について説明する。この図４は、ユーザが電源ＫＥＹ０１を押下した際に、ソフトが暴走状態でなく、この電源ＫＥＹ０１の押下によりＣＰＵ０６が正常に電源をＯＦＦに制御する場合の信号の変化とカウンタ動作とを例示する図である。
【００３４】
図４のタイミング図を参照すると、電源ＫＥＹ０１がユーザからの押下によりＯＮされると、その電源ＫＥＹ０１における信号はＬｏｗになり、カウンタ１２が分周クロック１４に同期してカウントを開始する。
ここでソフトが暴走状態でなければ、ＣＰＵ０６が正常に電源ＯＦＦ制御を行うことにより、ＣＰＵ０６がパルス幅カウンタ０４からのリセット信号０８によりリセットされるタイミング以前に電源ＯＦＦ制御が行われ、パルス幅カウンタ０４によるカウントがリセットされる。
すなわち、電源ＫＥＹ０１の押下からＣＰＵ０６が正常に電源ＯＦＦ制御を行うまでの時間よりも、ＣＰＵ０６がリセットされる上記予め定められた一定時間の方が長いため、ＣＰＵ０６が正常に電源ＯＦＦ制御を行えば、カウンタ１２によるカウントがパルス幅設定値０３に格納された値になるより以前にＣＰＵ０６からの制御信号であるＳＴＯＰ信号０７がＨｉｇｈに（アクティブに）なり、このカウンタ１２によるカウントはリセットされることとなる。
こうして、カウンタ１２によるカウントがパルス幅設定値０３に格納された値になるより以前にリセットされることにより、比較器１１からのリセット信号（比較器出力）及びリセット信号０８（ＲＥＳＥＴ出力）は発信されず（ｉｎａｃｔｉｖｅ）、従ってＣＰＵ０６へのリセットは発生せず、ＣＰＵ０６は正常に電源ＯＦＦ制御を行うこととなる。
【００３５】
なお、上記の予め定められた一定時間と、電源ＫＥＹ０１が押下されてからＣＰＵ０６が電源をＯＦＦに制御するまでの時間とは、上述のように上記の予め定められた一定時間の方が長くなるよう設定されているが、例えば、上記の予め定められた一定時間を約４秒程度とし、上記のＯＦＦに制御するまでの時間を約２秒程度とすると、図４を用いて上述した電源ＯＦＦ制御が行われずに図２を用いて上述したリセットが行われた場合にユーザがその旨を把握し易くなり、ユーザの使用感の点から好ましい。
【００３６】
次に、ＣＰＵ０６が電源をＯＦＦに制御する際の動作について、図５のフローチャートを参照して説明する。
ＣＰＵ０６が動作中の状態で電源ＫＥＹ０１が押下されると、ＩＮＴ制御回路０２からのＫＥＹＩＮＴ信号０５によりＣＰＵ０６に割込みが発生し、ＣＰＵ０６が電源ＫＥＹ０１の割込み処理に入る。
【００３７】
電源ＫＥＹ０１の押下から電源ＯＦＦ制御までの時間を上述の約２秒とすると、ＣＰＵ０６はその約２秒程度の間、電源ＫＥＹ０１が押下状態にあることを確認し（ステップＳ１１：Ｙｅｓ）、次のＴＡＳＫ終了処理などを行う（ステップＳ１２）。
この時、ソフトが暴走状態にあると、ＴＡＳＫ終了処理が完了できず、従ってステップＳ１３として示す電源ＯＦＦ制御まで処理が来ることがない。ソフトが正常に動作状態にあれば、ＴＡＳＫ終了処理が正常に完了し、次の電源ＯＦＦ処理（ステップＳ１３）まで実行されることとなる。
すなわち、ＣＰＵ０６がＴＡＳＫ終了処理（ステップＳ１２）を完了できないと、パルス幅カウンタ０４はカウントを続けてリセット信号０８を発信し、図２を用いて上述した処理によりＣＰＵ０６はリセットされる。また、ＣＰＵ０６がＴＡＳＫ終了処理（ステップＳ１２）を完了すると、図４を用いて上述した処理によりＣＰＵは電源ＯＦＦ制御を行う（ステップＳ１３）。
【００３８】
こうして電源ＯＦＦ制御が行われると、ＣＰＵ０６は電話の待ち受けのための制御などを除いて停止するので、ソフトが暴走するようなことはない。そのため、この電源ＯＦＦ制御が行われた後で、ＣＰＵ０６はＳＴＯＰ信号０７をＨｉｇｈに（アクティブに）し、カウンタ１２によるカウントを停止させる（ステップＳ１４）。
また、電源ＫＥＹ０１が上記の約２秒経過する前に離された場合（ステップＳ１１；ＮＯ）、上述した図３に示す動作となる。すなわち、ＣＰＵ０６は通常の動作状態のままとなる。
【００３９】
次に、ＣＰＵ０６が電源をＯＮに制御する際の動作について、図６のフローチャートを参照して説明する。
ＣＰＵ０６が停止中の状態で電源ＫＥＹ０１が押下されると、ＩＮＴ制御回路０２からのＫＥＹＩＮＴ信号０５によりＣＰＵ０６に割込みが発生し、ＣＰＵ０６が電源ＫＥＹ０１の割込み処理に入る。
【００４０】
電源ＫＥＹ０１の押下から電源ＯＮ制御までの時間を上述の電源ＯＦＦ制御までの時間と同様の約２秒とすると、ＣＰＵ０６はその約２秒程度の間、電源ＫＥＹ０１が押下状態にあることを確認し（ステップＳ２１：Ｙｅｓ）、次の電源ＯＮ制御を行う（ステップＳ２２）。
その後で、ＣＰＵ０６は、ＳＴＯＰ信号０７をアクティブに（Ｈｉｇｈに）してカウンタ１２のカウントをリセットすると共に、カウンタ１２をＯＮにする（ステップＳ２３）。すなわち、カウンタ１２によるカウンタ動作をイネーブル（ｅｎａｂｌｅ）にする。
この後にＣＰＵ０６は、ＴＡＳＫ起動処理などを行い（ステップＳ２４）、起動状態（動作中）となる。
【００４１】
こうして、本実施形態としての携帯電話機では、電源ＯＮ状態（起動状態）でソフトが暴走した場合には、ユーザが電源ＫＥＹ０１を長押しすることにより、ハードで強制リセットを発生させてソフトの暴走から復帰することが可能となる。
従来から行われてきたＷＤＴ１３によるリセットは、ソフト暴走時に自動的にＣＰＵを復帰させる機能であるが、ＣＰＵ０６がＷＤＴ１３を定期的にクリアするものであるために、ＣＰＵ０６が別のタイマの割込みをイベントとしてＷＤＴ１３をクリアすることなどが考えられ、こうしたことにより、割込み処理は正常に動作してＷＤＴ１３をクリアするが、主処理のソフトは暴走しているという場合がありうる。このような場合には、ＷＤＴ１３によるリセットは機能せず、ＣＰＵ０６はソフトの暴走から復帰することができなくなってしまう。
本実施形態としての携帯電話機は、上述のようにユーザが電源ＫＥＹ０１を長押しすることで強制リセットを発生させるため、上述のようなＷＤＴ１３によるリセットが機能しない場合であっても、ユーザが内蔵電池などの電源を取り外すことなくＣＰＵ０６をリセットすることができる。
【００４２】
また、電源ＫＥＹ０１は従来の携帯電話機の構造にも備えられていたものであり、本実施形態としての携帯電話機は、従来の携帯電話機に対して新たにリセットボタンなどの新規な操作部を追加する必要がない。
さらに、電源ＫＥＹ０１の押下を検出するＩＮＴ制御回路０２は従来から用いられていた回路であり、本実施形態としての携帯電話機では、従来の携帯電話機に対して追加された回路規模がパルス幅カウンタ０４のみと小さく、本実施形態とすることによる従来の携帯電話機に対するコストアップがほとんどない。
【００４３】
なお、上述した実施形態は、本発明の好適な実施形態であり、本発明の主旨を逸脱しない範囲内において、種々変形して実施することが可能である。
例えば、本実施形態としての携帯電話機の外観や形態については、上述した動作ができれば特に限定されず、例えばヒンジ部による折り畳み式、スライド式、そうした形態変化のできないもの、などであってもよい。
【００４４】
【発明の効果】
以上のように、本発明では、電源のＯＮ／ＯＦＦを切り換えさせるための電源キースイッチと、装置本体の制御を行う制御手段とを備えてなる携帯電話装置において、上記電源キースイッチが予め定められた一定時間押下されるとリセット手段が上記制御手段をリセットさせる。
このことにより、ユーザは電源キースイッチを上記予め定められた一定時間押下することで、制御手段を強制リセットさせることができる。このため、ソフト暴走時に、ユーザは電源キースイッチを長押しするだけで容易に制御手段をリセット復帰させることができ、内蔵電池などの電源をはずす必要がない。
【００４５】
また、本発明によれば、電源キースイッチは既存の構成に備えられているものであるため、上記効果を得るために、リセットボタンなどの新規な操作部を追加する必要がない。さらに、追加は上記のリセット手段のみと小さいため、コストアップはほとんどない。
【００４６】
また、本発明の携帯電話装置のリセット方法によっても、上述した本発明の携帯電話装置の効果と同様の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態としての携帯電話機における電源ＫＥＹからの入力とＣＰＵへのリセット信号の入力部分廻りにおける回路構成の概要を例示するブロック回路図である。
【図２】該携帯電話機におけるリセット動作時の信号の変化とカウンタ動作とを例示する図である。
【図３】該携帯電話機における電源ＫＥＹの押下時間が短い場合の信号の変化とカウンタ動作とを例示する図である。
【図４】ソフトが暴走状態でなく、該携帯電話機における電源ＫＥＹの押下により正常に電源ＯＦＦとなる場合の信号の変化とカウンタ動作とを例示する図である。
【図５】該携帯電話機における電源をＯＦＦにする際の動作の概要を例示するフローチャートである。
【図６】該携帯電話機における電源をＯＮにする際の動作の概要を例示するフローチャートである。
【図７】従来の携帯電話装置における電源ＫＥＹからの入力とＣＰＵへのリセット信号の入力部分廻りにおける回路構成を示すブロック回路図である。
【符号の説明】
０１　電源ＫＥＹ（電源キースイッチ）
０２　ＩＮＴ制御回路（割り込み制御回路）
０４　パルス幅カウンタ（リセット手段）
１３　ＷＤ　ＴＩＭＥＲ（ウオッチドックタイマ）
１６　外部リセット信号（外部ＲＥＳＥＴ）
０６　ＣＰＵ（制御手段）
１５　Ｃｌｏｃｋ（パルス幅カウンタ０４外のクロック信号）
０３　パルス幅設定値
１２　カウンタ
１１　比較器
１０　ＦＦ
１９　分周回路
０９　ＡＮＤゲート
２０　ＮＯＲゲート
０５　ＫＥＹＩＮＴ信号
０７　ストップ信号
１７　リセット信号（ＲＥＳＥＴ）
【図１】
2004140457.tif 000003
【図２】
2004140457.tif 000004
【図３】
2004140457.tif 000005
【図４】
2004140457.tif 000006
【図５】
2004140457.tif 000007
【図６】
2004140457.tif 000008
【図７】
2004140457.tif 000009