(57)【要約】【課題】導電性膜を２回のフォトリソグラフィ処理で加工する半導体装置で、位置ずれを電気的に検出できるＴＥＧパターンを提供する。【解決手段】半導体基板上に形成した導電性を有する薄膜に対して、第１のフォトリソグラフィ処理で、第１のパターン部３を形成し、第２のフォトリソグラフィ処理で、第２のパターン部４ａ，４ｂを形成する。第１のパターン部３は、矩形状のパッド部２ａ，２ｂと連結部２ｃからなり、第２のパターン部４ａ，４ｂを形成することでゲージ部５ａ，５ｂを形成する。パッド部２ａ，２ｂ間に電流を流すと、位置ずれのずれ量に応じた電流が流れ、異なる抵抗値として得ることができる。【選択図】  図１
2004303954.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成した導電性を有する膜について少なくとも第１及び第２のフォトリソグラフィ処理工程を行って加工する製造工程を含んだ半導体装置のＴＥＧパターンにおいて、
前記第１のフォトリソグラフィ処理工程において形成する第１のパターン部と、
前記第２のフォトリソグラフィ処理工程において前記第１のパターン部の一部を除去することによりゲージ部を形成する第２のパターン部とを備え、
前記ゲージ部は、前記第２のパターン部の形成位置が前記第１のパターン部に対して基準位置から位置ずれを起こすとそのずれ量に応じて抵抗値が変化するように設定されたパターンであることを特徴とする半導体装置のＴＥＧパターン。
【請求項２】
請求項１に記載の半導体装置のＴＥＧパターンにおいて、
前記ゲージ部は、第２のパターン部を形成するときにそのずれ量に応じて電流経路の幅寸法が変化して抵抗値が変化するように設定されていることを特徴とする半導体装置のＴＥＧパターン。
【請求項３】
請求項１または２に記載の半導体装置のＴＥＧパターンにおいて、
前記第１及び第２のパターン部は、前記ずれ量で抵抗値が変化する方向に対して少なくとも２個並べた状態に形成され、ずれ量に応じて一方のゲージ部が抵抗値が増大すると共に他方が減少するように設定されていることを特徴とする半導体装置のＴＥＧパターン。
【請求項４】
請求項１ないし３のいずれかに記載の半導体装置のＴＥＧパターンにおいて、
前記第１及び第２のパターン部は、少なくとも２組形成され、ずれ量に応じて抵抗値が変化する方向が互いに交差する方向に設定されていることを特徴とする半導体装置のＴＥＧパターン。
【請求項５】
請求項１または２に記載の半導体装置のＴＥＧパターンにおいて、
前記第１および第２のパターン部は、直交する２つの方向に対して対称形に設定され、前記ゲージ部を、環状のパターンとして形成するように設定され、
前記ゲージ部は、四方から取り出す電極部間により４つの抵抗体をブリッジ接続したものとして形成され、前記第２のパターン部の形成位置がずれることにより当該４つの抵抗体の抵抗値がそれぞれずれ方向とずれ量とに応じた変化をするように設定されていることを特徴とする半導体装置のＴＥＧパターン。
【請求項６】
請求項５に記載の半導体装置のＴＥＧパターンにおいて、
前記第１及び第２のパターンは円形状をなし、前記ゲージ部を円環状に形成するように設定されていることを特徴とする半導体装置のＴＥＧパターン。
【請求項７】
請求項５または６に記載の半導体装置のＴＥＧパターンにおいて、
前記第１及び第２のパターン部は、少なくとも２組形成され、それらの組同士は前記電極部が互いに傾斜した状態に配置形成されることを特徴とする半導体装置のＴＥＧパターン。
【請求項８】
請求項７に記載の半導体装置のＴＥＧパターンにおいて、
前記第１及び第２のパターン部を形成する少なくとも２組については、前記電極部の配置方向が４５度傾斜した状態に配置されていることを特徴とする半導体装置のＴＥＧパターン。
【請求項９】
請求項１ないし４のいずれかに記載の半導体装置のＴＥＧパターンを使ったパターンずれの検査方法であって、
前記ゲージ部について電気的に測定して得られる抵抗値もしくは抵抗値に相当する値が、前記第２のパターン部の形成位置が基準位置にあるときの値に対して所定範囲内にあるときに許容範囲内のパターンずれであると判断することを特徴とするＴＥＧパターンを使ったパターンずれの検査方法。
【請求項１０】
請求項５ないし８のいずれかに記載の半導体装置のＴＥＧパターンを使ったパターンずれの検査方法であって、
前記ゲージ部においてブリッジ接続された抵抗対として形成された部分に、電圧を印加してそのオフセット電圧を検出することにより、第２のパターンの位置ずれの量を検出することを特徴とするＴＥＧパターンを使ったパターンずれの検査方法。
【請求項１１】
請求項８に記載の半導体装置のＴＥＧパターンを使ったパターンずれの検査方法であって、
前記２組のゲージ部から出力されるオフセット電圧をそれぞれ第１及び第２のオフセット電圧としたときに、それら第１及び第２のオフセット電圧の自乗和を振幅値の自乗値として求め、その振幅値から前記第２のパターン形成時の形成位置の位置ずれ量を算出する過程を有することを特徴とするＴＥＧパターンを使ったパターンずれの検査方法。
【請求項１２】
請求項１１に記載の半導体装置のＴＥＧパターンを使ったパターンずれの検査方法において、
前記オフセット電圧の振幅値の値および前記第１及び第２のオフセット電圧の値と符号とからずれ方向を算出する過程を備えたことを特徴とするＴＥＧパターンを使ったパターンずれの検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体製造工程におけるパターンずれのずれを検出することができるようにした半導体装置のＴＥＧパターンおよびＴＥＧパターンを使ったパターンずれの検査方法に関する。
【０００２】
【発明が解決しようとする課題】
半導体装置を製造するウエハ工程では、一般に何回ものフォトリソグラフィ処理工程が実施されるが、これらのフォトリソグラフィ処理において下地のパターンとのずれを許容範囲内に収めるようにしてマスクパターンの目合わせを行うようにしている。
【０００３】
これらは通常ウエハ内あるいはチップ毎にＴＥＧパターンと呼ばれる目合わせ用のパターン部が形成されていて、この部分で所定の位置に来るように位置を微調整することになる。そして、処理後に検査を行う段階では通常は外観検査により位置ずれが許容範囲内にあるかどうかをチェックすることが行われている。
【０００４】
しかし、外観検査では許容範囲内のずれ量であった場合でも、出来上がった製品の電気的特性が許容範囲を外れていたり、不良品となってしまう場合もある。また、フォトリソグラフィ処理の位置ずれに起因した不良の発生は、製品として電気的特性に現れるものは異常となるほどの大きなものでないと検出できない場合もある。
【０００５】
さらに、電気的特性については、製造した製品の初期の段階では、問題がない場合でも、ずれ方によっては使用している間に問題が起こることもあり得るため、小さなずれを検出することが必要とされている。また、通常小さなずれは外観検査でチェック可能であるが、人によるため人的ミスが起こらないとは言い切れないものであった。
【０００６】
そこで、上記の不具合を回避するために、小さなずれであってもこれを電気的検査により検出することができるようになることが要望されていた。しかし、このようなことはすべてのフォトリソグラフィ処理の条件において成り立つわけではない。
【０００７】
本発明は上記事情に鑑みてなされたものであり、その目的は、基板上に形成した導電性を有する膜について少なくとも第１及び第２のフォトリソグラフィ処理工程を行って加工する製造工程を含んだ半導体装置のＴＥＧパターンにおいて、その第２のフォトリソグラフィ処理工程における位置ずれを電気的に検出することができるようにした半導体装置のＴＥＧパターンを提供すると共に、そのＴＥＧパターンを使ったパターンずれの検査方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、請求項１の発明においては、基板上に導電性を有する膜を形成した後に、少なくとも第１及び第２のフォトリソグラフィ処理工程を行ってこれを加工する製造工程を含んだ半導体装置に形成するＴＥＧパターンを対象とするもので、第１のフォトリソグラフィ処理工程において形成する第１のパターン部と、第２のフォトリソグラフィ処理工程において第１のパターン部の一部を除去することによりゲージ部を形成する第２のパターン部とを実施し、ゲージ部を、第２のパターン部の形成位置が第１のパターン部に対して基準位置から位置ずれを起こすとそのずれ量に応じて抵抗値が変化するように設定されたパターンとして設ける構成とした。
【０００９】
これにより、第２のパターン部の形成後に、ゲージ部の抵抗値を測定することにより、基準位置からのずれ量に応じた抵抗値の変化量を求めることにより第２のパターン部の形成位置の基準位置からのずれ量を検出することができるようになる。また、これにより、目視による外観検査では判定し得なかったような精度でずれ量の適否を判定することができるようになる。
【００１０】
請求項２の発明によれば、上記発明において、ゲージ部を、第２のパターン部を形成するときにそのずれ量に応じて電流経路の幅寸法が変化して抵抗値が変化するように設定したので、ずれ量に応じた電流値の違いからその抵抗値を簡単に測定することができるようになるので、特殊な測定装置を使用することなく、簡単且つ安価に判定する機能を設けることができるようになる。
【００１１】
請求項３の発明によれば、上記各発明において、第１及び第２のパターン部を、ずれ量で抵抗値が変化する方向に対して少なくとも２個並べた状態に形成し、ずれ量に応じて一方のゲージ部が抵抗値が増大すると共に他方が減少するように設定したので、所定の基準位置からいずれの方向にずれた場合でも同等に取り扱うことができるようになる。
【００１２】
請求項４の発明によれば、上記各発明において、第１及び第２のパターン部を、少なくとも２組形成し、ずれ量に応じて抵抗値が変化する方向が互いに交差する方向に設定したので、設定した各方向に対して基準位置からのずれを検出することができるので、２次元的なずれ量に対応して検出することができるようになる。
【００１３】
請求項５の発明によれば、前記請求項１および２の発明において、第１および第２のパターン部を直交する２つの方向に対して対称形に設定し、ゲージ部を環状のパターンとして形成し、そのゲージ部を、四方から取り出す電極部間により４つの抵抗体をブリッジ接続したものとして形成して第２のパターン部の形成位置がずれることにより当該４つの抵抗体の抵抗値がそれぞれずれ方向とずれ量とに応じた変化をするように設定したので、第２のパターン部の形成時の位置ずれに対応した値をブリッジ接続した抵抗体の電位差として検出することができるようになる。
【００１４】
請求項６の発明によれば、上記請求項５の発明において、第１及び第２のパターンを円形状に設定してゲージ部を円環状に形成するように設定したので、第２のパターン部の形成時の位置ずれに対して、ゲージ部の幅寸法をずれの方向によらず等方的に取り扱うことができるようになる。これにより、ブリッジ接続する場合の電極の設定の仕方次第で、どの方向においても検出対象として設定することができるようになる。
【００１５】
請求項７の発明によれば、上記請求項５および６の発明において、第１及び第２のパターン部を少なくとも２組形成し、それらの組同士は電極部が互いに傾斜した状態となるように配置形成したので、一方のゲージ部により形成されたブリッジ接続で検出できる検出方向と、他方のそれとで異なる方向に設定することができ、これによって、両者の検出出力にもとづいて演算を行うことで、検出方向を２次元的に取り扱うことができるようになる。
【００１６】
請求項８の発明によれば、上記請求項７の発明において、第１及び第２のパターン部を形成する少なくとも２組については、電極部の配置方向を４５度傾斜した状態に配置したので、２組のブリッジ接続した抵抗体についての出力を位相が９０度ずれた検出信号として取り扱うことができるようになり、これによって、ずれ量やずれの方向などのデータの算出にさいして取り扱いが簡単になり、精度良く検出をすることができるようになる。
【００１７】
請求項９の発明によれば、上記請求項１ないし４に示した半導体装置のＴＥＧパターンを使ってパターンずれを検査する場合に、ゲージ部について電気的に測定して得られる抵抗値もしくは抵抗値に相当する値が、第２のパターン部の形成位置が基準位置にあるときの値に対して所定範囲内にあるときに許容範囲内のパターンずれであると判断するので、電気的な手段を用いて簡単に位置ずれの判定をすることができるようになる。
【００１８】
請求項１０の発明によれば、上記した請求項５ないし８に記載の半導体装置のＴＥＧパターンを使ってパターンずれの検査を行う方法において、ゲージ部においてブリッジ接続された抵抗対として形成された部分に、電圧を印加してそのオフセット電圧を検出することにより、第２のパターンの位置ずれの量を検出するようにしたので、検出方向に対するずれ量をオフセット電圧の出力として得ることができる。
【００１９】
請求項１１の発明によれば、上記した請求項８に記載の半導体装置のＴＥＧパターンを使ってパターンずれの検査を行う方法において、２組のゲージ部から出力されるオフセット電圧をそれぞれ第１及び第２のオフセット電圧としたときに、それら第１及び第２のオフセット電圧の絶対値の自乗和を振幅値の自乗値として求め、その振幅値から第２のパターン形成時の形成位置の位置ずれ量を算出する過程と、第１及び第２のオフセット電圧の値と符号とからずれ方向を算出する過程とを実施するようにしたので、２組のＴＥＧパターンを用いることで、ずれ方向に依存しない条件でずれ量の情報を得ることができるようになる。
【００２０】
請求項１２の発明によれば、上記請求項１１の発明において、オフセット電圧の振幅値の算出結果と、第１及び第２のオフセット電圧の値と符号とからずれ方向を算出する過程とを実施するようにしたので、２組のＴＥＧパターンを用いることで、ずれ方向についての情報も得ることができるようになる。
【００２１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図４を参照して説明する。要部となるＴＥＧパターンの説明に先立って、この実施形態で取り扱う半導体装置の性質について若干説明する。本発明における前提となる対象物の性質となるものである。
【００２２】
この半導体装置では、図示はしないが、例えば、導電性を有する膜としてアルミニウム、多結晶シリコン、ＮｉＦｅ，ＮｉＣｏなどのＭＲＥ用強磁性体薄膜などが半導体基板の上に成膜される工程を有すると共に、その形成した薄膜について２回のフォトリソグラフィ処理を行ってパターン形成を行うようにした製造工程を含んだものである。形成する導電性を有する薄膜については上記したもの以外にも適用することができるものである。
【００２３】
通常、半導体基板の製造工程では、ウエハ状態で取り扱い、そのウエハ内に多数の半導体装置のチップを形成するようになっており、その一部に本発明でいうところのＴＥＧパターンが形成される。製造工程のうちのフォトリソグラフィ処理工程では、このＴＥＧパターンを利用してマスクの位置合わせが行われるようになっている。
【００２４】
図１はＴＥＧパターン１の外観と測定系の一部を示した模式図である。半導体基板上に形成された導電性を有する薄膜を加工して得られたＴＥＧパターン１の外形は、左右に設けた矩形状のパッド部２ａ，２ｂとそれらを連結するように掛け渡された接続部２ｃとからなる。この外形は第１のパターン部３として形成されるものである。また、パッド部２ａ，２ｂの内部には第２のパターン部としての長方形状の窓部４ａ，４ｂが中央寄りの所定位置に形成されている。
【００２５】
パッド部２ａ，２ｂおよび連結部２ｃからなる第１のパターン部３は、第１のフォトリソグラフィ処理工程にて外形をエッチングにより除去することで得られるものである（図２（ａ）参照）。また、窓部４ａ，４ｂは、第２のフォトリソグラフィ処理工程にて形成されるものである（図２（ｂ）参照）。そして、この窓部４ａ，４ｂを形成することにより、連結部２ｃとの間にゲージ部５ａ，５ｂが形成されるようになる。
【００２６】
これにより、第１および第２のフォトリソグラフィ処理工程を経ることで、導電性を有する薄膜をパターニングしてＴＥＧパターン１が形成される。形成されたＴＥＧパターン１は、２つのパッド部２ａ，２ｂ間に直流電源６および電流計７が接続され、その電流値から両パッド部２ａ，２ｂ間の抵抗値Ｒを求めることができる。パッド部２ａ，２ｂのゲージ部４ａ，４ｂに形成される各抵抗成分の抵抗値をｒ１，ｒ２とする。
【００２７】
ＴＥＧパターン１を測定することで得られる抵抗値Ｒは、第２のパターン部４ａ，４ｂがパターニングされる第２のフォトリソグラフィ処理工程でのマスクの位置あわせのずれ量によって変化する。図３に示すように、いま、例えば図中右方向にΔｗだけずれた場合を想定する。
【００２８】
これにより、パッド部２ａ側に形成されているゲージ部４ａは電流経路となる部分がΔｗだけ狭くなることで抵抗値ｒ１が増大し、パッド部２ｂ側に形成されているゲージ部４ｂは電流経路となる部分がΔｗだけ広くなることで抵抗値ｒ２が減少する。
【００２９】
ここで、抵抗値Ｒの大きさは、抵抗値ｒ１とｒ２との直列抵抗として得られるので、抵抗値ｒ１，ｒ２のうちの一方が大きくなり他方が小さくなることは、それらの変化が相殺して変化があまり生じないように作用するが、Δｗが大きくなってゲージ部４ａ，４ｂの電流経路が非常に狭くなるとその抵抗値ｒ１，ｒ２は急激に増大するので、全体として抵抗値Ｒも急激に増大する。
【００３０】
この様子の一例を図４に示している。この図では、パターンずれ量が２．２μｍを超えると急激に抵抗値Ｒが増大するように設定されている。したがって、このように抵抗値Ｒが急激に上昇する部分がパターンずれの許容範囲となるように第１および第２のパターン部を設定するようにすることで、電気的な測定をすることで容易にパターンずれの検査を行うことができるようになる。
【００３１】
このような第１の実施形態によれば、ＴＥＧパターン１を設けることにより、第１および第２のフォトリソグラフィ処理工程によって両者の間の位置ずれが生じた場合に、これを電気的に測定して許容範囲内のずれ量であるか否かを判定することができるようになるので、簡単且つ安価な手法によりながら確実な判定をすることができるようになる。
【００３２】
（第２の実施形態）
図５は本発明の第２の実施形態を示すもので、第１の実施形態と異なるところは、ずれ検出方向を直交する２つの方向に対応させるようにしたもので、ＴＥＧパターン１と同じ構成で直交する位置に配置したＴＥＧパターン８を設け、これらの各一方のパッド部２ａ，２ａ間をパッド部９により連結した状態に形成したものとして構成している。
【００３３】
上記構成を採用することにより、ＴＥＧパターン１によるずれ検出方向が図中矢印Ａで示す方向であるとすると、他方のＴＥＧパターン８によるずれ検出方向は直交するずれ検出方向Ｂとすることができる。これにより、ウエハの面内での直交する両方向にたいしてずれ量の検査を行うことができるようになる。
【００３４】
（第３の実施形態）
図６〜図１２は本発明の第３の実施形態を示すもので、以下、第１の実施形態と異なる部分について説明する。この実施形態で説明するＴＥＧパターン１０は、第１の実施形態と同様に、第１および第２のフォトリソグラフィ処理工程を経て形成されるものである。
【００３５】
ＴＥＧパターン１０は、円環状をなすゲージ部１１と上下左右に接続された状態に形成される４つの電極部１２ａ〜１２ｄとから構成されている。各電極部１２ａ〜１２ｄは、後述するようにそれぞれＶｃｃ，Ｖ１，ＧＮＤ，Ｖ２という端子として使用されるものである。電極部１２ａ（端子Ｖｃｃ）には直流電源１３が接続され、電極部１２ｃ（端子ＧＮＤ）はグランドに接続される。電極部１２ｂ，１２ｄ（端子ＦＶ１，Ｖ２）は出力端子としてそれらの差の電位を検出するように構成されている。
【００３６】
また、ゲージ部１１は、抵抗体として作用させるもので、電極部１２ａ〜１２ｄ間での各間がそれぞれ抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄとして機能する。この構成により、４つの抵抗Ｒａ〜Ｒｄはフルブリッジ接続された状態の抵抗体とみなすことができるようになる。
【００３７】
図８は製造工程の順にＴＥＧパターン１０が形成される様子を示すもので、形成した導電性膜を第１のフォトリソグラフィ処理により加工することで同図（ａ）に示すように第１のパターン１４が形成され、その後、第２のフォトリソグラフィ処理により加工することで同図（ｂ）に示すように第２のパターン１５が形成され、これにより図６に示した構成となる。
【００３８】
図７はＴＥＧパターン１０の電気的な等価回路を示している。抵抗Ｒａ〜Ｒｄをフルブリッジ接続した構成として得られ、端子Ｖ１，Ｖ２間に抵抗値の変化に応じた出力を得ることができるように構成されている。
【００３９】
次に、上記構成の作用について図９ないし図１２も参照して説明する。
図９に示した状態は、第１のパターン１４の形成位置に対して、第２のパターン１５の形成位置が図中右方向にずれた場合のＴＥＧパターン１０の状態を示している。図中、第１のパターン１４の中心位置Ｐ１に対して第２のパターン１５の中心位置Ｐ２は、電極部１２ｂ，１２ｄを結んだ方向で右方にずれた位置となっている。
【００４０】
この状態では、第２のパターン１５がずれたことによりゲージ部１１の幅寸法が変化し、図中、抵抗Ｒａ，Ｒｂは等しく幅が広くなることで抵抗値は減少し、抵抗Ｒｃ，Ｒｄは幅が狭くなることで抵抗値は増大する。この様子を等価回路で表すと、図１０に示したように、抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄのそれぞれが矢印で示したように抵抗値が増減している。
【００４１】
ブリッジ回路の性質から、Ｒａ＝Ｒｂ，Ｒｃ＝Ｒｄである場合には、出力電圧Ｖ１，Ｖ２は変化がなく、したがって、Ｖ１とＶ２との差の電圧であるオフセット電圧Ｖｏｆｆ  （＝Ｖ１−Ｖ２）についても、第２のパターン１５が基準位置に形成された場合と全く同じで、ゼロとなる。このことは、ずれ方向が図中左方向である場合も全く同じとなり、さらに上下方向にずれた場合についてもオフセット電圧Ｖｏｆｆ  についてはゼロとなる。
【００４２】
したがって、電極１２ａ，１２ｃの方向（図中上下方向）と電極１２ｂ，１２ｄの方向（図中左右方向）とについては、第２のパターン１５の形成位置にずれが生じていても、いずれも検出することができない方向となる。
【００４３】
これに対して、ずれ方向が図１１に示すように、図中斜め方向である場合（第１のパターン１４の中心位置Ｐ１に対して第２のパターン１５の中心が図示の位置Ｐ３となっている場合）には、抵抗値ＲａとＲｂとが減少する割合が異なると共に、抵抗値ＲｃとＲｄとが増大する割合も異なるので、そのずれ量に応じたオフセット電圧Ｖｏｆｆ  を得ることができるようになる。
【００４４】
このオフセット電圧Ｖｏｆｆ  の値を、ずれ量を一定としてずれ方向のずれ角度θを変数としてシミュレーションにより求めると、図１２に示すような結果が得られた。ここでは、第１のパターン１４の直径を２００μｍ、第２のパターン１５の直径を１９０μｍ、ずれ量を例えば３μｍ（太実線）、それよりも少ないずれ量（細実線）の場合で行った。また、端子Ｖｃｃに印加する電圧は２．４Ｖである。
【００４５】
この結果からわかるように、オフセット電圧Ｖｏｆｆ  の変化は、ずれ角度θが１８０度を周期としたサインカーブを描いている。そして、ずれ角度θが４５度、１３５度のときに絶対値が最も大きなオフセット電圧Ｖｏｆｆ  となっていることがわかる。つまり、左右方向である電極部１２ａ，１２ｃの方向と上下方向である電極部１２ｂ，１２ｄの方向に対して、４５度傾いた方向が最も大きなオフセット電圧Ｖｏｆｆ  が得られるということである。また、ずれ量に応じて振幅が変化していることがわかる。
【００４６】
換言すれば、検出対象となるずれ方向があらかじめわかっている場合には、そのずれ方向に最もオフセット電圧Ｖｏｆｆ  が大きく出るようにＴＥＧパターン１０を形成することにすれば、オフセット電圧Ｖｏｆｆ  を検出することで精度良く第２のパターン１５の位置ずれを検出することができるようになる。
【００４７】
したがって、上記の結果が示しているように、ずれ方向が決まっている場合には、そのずれ方向にあわせてＴＥＧパターン１０を形成するように設定することで、ずれ量を検出することができるようになる。
【００４８】
（第４の実施形態）
図１３ないし図１５は本発明の第４の実施形態を示すもので、第３の実施形態と異なるところは、２組のＴＥＧパターン１０、１６を設ける構成としたところであり、サイドエッチの影響を考慮しつつ、ずれ方向に依存しないずれ量の検出をすることができるようにしたものである。以下、第３の実施形態との相違点について説明する。
【００４９】
この実施形態では、第１のＴＥＧパターン１０は前述と同様にして形成するが、第２のＴＥＧパターン１６は、電極部１２ａ〜１２ｄの位置に形成することに代えて、４５度傾斜した方向に電極部１７ａ〜１７ｄを形成している。この電極部の形成位置は、第１のＴＥＧパターン１０による検出不能な方向においてずれ量の検出値であるオフセット電圧Ｖｏｆｆ  がピーク値を出力するように設定されたものである。
【００５０】
上記構成において、第１のＴＥＧパターン１０の電極部１２ｂ，１２ｄを端子Ｖ１ａ，Ｖ２ａとし、その両端子間に現れるオフセット電圧をＶｏｆｆａとする。また、第２のＴＥＧパターン１６の電極部１７ｂ，１７ｄを端子Ｖ１ｂ，Ｖ２ｂとし、オフセット電圧をＶｏｆｆｂとする。
【００５１】
いま、第２のパターン１５の形成時における位置ずれのずれ量を一定としてずれ方向を示すずれ角度θを変数として変化させた場合には、オフセット電圧Ｖｏｆｆａ（＝Ｖ１ａ−Ｖ２ａ），Ｖｏｆｆｂ（＝Ｖ１ｂ−Ｖ２ｂ）が図１４に示すような変化を示す。これは三角関数で示される値である。また、その周期は前述したように１８０度であるから、これを式で表すと、次式（１）、（２）のようになる。
【００５２】
Ｖｏｆｆａ（θ）＝Ｖｏ・ｓｉｎ（２θ）                            （１）
Ｖｏｆｆｂ（θ）＝Ｖｏ・ｃｏｓ（２θ）                            （２）
ここで、式中のＶｏはピーク値すなわち振幅値となるもので、ＴＥＧパターン１０および１６が同じ条件でエッチング処理されているから、同じ形状で且つ同じエッチング量になる筈であり、したがってサイドエッチの量についても同等であるから、振幅値も等しくなる。
【００５３】
さらに、式（１）、（２）を両辺を自乗して足し合わせると、次式（３）に示すように、右辺の値はＶｏの自乗した値となる。この値Ｖｏがずれ量に相当する値である。
【００５４】
Ｖｏｆｆａ（θ）２＋Ｖｏｆｆｂ（θ）２＝Ｖｏ２                        （３）
これにより、ずれ方向に無関係にずれ量をＶｏとして検出することができるようになる。
【００５５】
また、この結果を式（１）、（２）から導出した式（４）、（５）に代入すれば、ずれ角度θを求めることができるようになる。
【００５６】
θ＝ｓｉｎ−１（Ｖｏｆｆａ（θ）／Ｖｏ）／２                        （４）
θ＝ｃｏｓ−１（Ｖｏｆｆｂ（θ）／Ｖｏ）／２                        （５）
この場合、オフセット電圧Ｖｏｆｆａ（θ），Ｖｏｆｆｂ（θ）は正負のいずれかの値となるので、その組み合わせによりずれ角度θを算出することができる。例えば図１４に示すようにずれ角度θ１の場合には、Ｖｏｆｆａ（θ１）が正の値となり、Ｖｏｆｆｂ（θ１）が負の値となるので、それらの値からずれ角度θ１を求めることができるのである。
【００５７】
さて、振幅値としての電圧Ｖｏは、ずれ量によって決まる値であるが、前述したようにサイドエッチ量によっても変化する値である。すなわち、導電性を有する薄膜を第１および第２のパターン１４，１５を形成するときに第１および第２のフォトリソグラフィ処理を行うので、実際のプロセスでは、エッチング処理においてサイドエッチが発生することがある。これにより、マスクどおりの寸法でパターンが形成されるのではなく、サイドエッチが発生することにより、ゲージ部１１の幅寸法そのものがすべての部分に渡って狭くなった状態に形成されることになる。
【００５８】
この結果、前述したように検出電圧Ｖｏを求めると、サイドエッチが発生していない場合に得られる検出電圧Ｖｏに対してゲージ部１１が細くなった分だけ誤差電圧ΔＶｏだけ高い検出電圧として得られることになる。この関係を図１５に示している。ところが、サイドエッチ量はあらかじめわかっている値ではないので、サイドエッチが発生した分だけずれ量の検出値も検出誤差Δｄとして幅を持つことになる。
【００５９】
図では、例えば、ずれ量の検出狙いを１．５μｍとしたときのサイドエッチ量による検出誤差の範囲を示している。サイドエッチ量が１．０μｍのときに最大０．２５μｍのずれ量の検出誤差が発生することがわかった。この検出誤差の程度であれば、十分に実用可能なレベルとなる。
【００６０】
（他の実施形態）
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
第１および第２のフォトリソグラフィ処理は必ずしも連続して実施される必要は無く、途中に別のフォトリソグラフィ処理工程があっても良い。
【００６１】
第１および第２の実施形態では、矩形状をなすパッド部を設ける構成としているが、これに限らず、円形のパターンやその他のパターンを採用することができる。
【００６２】
第２の実施形態では、直交する方向に２つのＴＥＧパターン１，８を設ける構成としたが、これに限らず、任意の異なる方向に設定することもできるし、３個以上のＴＥＧパターンをずれ方向を検出したい方向に配置して設ける構成とすることもできる。
【００６３】
第３および第４の実施形態では、円形を有する第１および第２のパターン部１４，１５を設ける構成としたが、矩形状に設定することもできるし、あるいはひし形のような形状に設定することもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す平面図
【図２】製造過程での第１および第２のパターンを示す平面図
【図３】ずれ発生時のＴＥＧパターンの図１相当図
【図４】ずれ量に対する抵抗値の変化をシミュレーションにより求めた結果を示す図
【図５】本発明の第２の実施形態を示す図１相当図
【図６】本発明の第３の実施形態を示す図１相当図
【図７】等価回路図
【図８】図２相当図（その１）
【図９】図３相当図
【図１０】図９の場合に対応した等価回路図
【図１１】図２相当図（その２）
【図１２】ずれ角度に対するオフセット電圧の値をシミュレーションにより求めた結果を示す図
【図１３】本発明の第４の実施形態を示す図１相当図
【図１４】図１２相当図
【図１５】ずれ量と検出誤差の関係を示す図
【符号の説明】
１，８，１０，１６はＴＥＧパターン、２ａ，２ｂ，９はバッド部、２ｃは連結部、３，１４は第１のパターン部、４ａ，４ｂ，１５は第２のパターン部、５ａ，５ｂ，１１はゲージ部、６は直流電源、７は電流計、１２ａ〜１２ｄ，１７ａ〜１７ｄは電極部である。
【図１】
2004303954.tif 000003
【図２】
2004303954.tif 000004
【図３】
2004303954.tif 000005
【図４】
2004303954.tif 000006
【図５】
2004303954.tif 000007
【図６】
2004303954.tif 000008
【図７】
2004303954.tif 000009
【図８】
2004303954.tif 000010
【図９】
2004303954.tif 000011
【図１０】
2004303954.tif 000012
【図１１】
2004303954.tif 000013
【図１２】
2004303954.tif 000014
【図１３】
2004303954.tif 000015
【図１４】
2004303954.tif 000016
【図１５】
2004303954.tif 000017