(57)【要約】【課題】生産性が良く、且つ安価な半導体装置積層モジュールを提供する。【解決手段】半導体装置積層モジュール１は、複数の半導体装置２ａ乃至２ｄがマザー基板３上に積層し、各半導体装置は、半導体素子４を配線基板５上面に配置し、バンプ７を介して配線導体層６に固着している。配線基板５周縁部の両面に接続ランド１０、１１を設け、接続ランド１０は、ビア１２内の導電部材１３で接続ランド１１と、また配線導体層６を介して半導体素子４と接続し、そして、接続ランド１０上にボンディングワイヤからなる柱状のスタッドバンプ１４を固着している。一方、マザー基板は周縁部の両面に接続ランド１５、１６を有し、接続ランド１６は、ビア１７内の導電部材１８で、接続ランド１５とハンダバンプ２０と接続している。半導体装置間およびマザー基板との接続は、スタッドバンプ１４と接続ランド１１または接続ランド１６とを接続することにより行う。【選択図】　図１
2004047702.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２主面を有する配線基板と、
前記配線基板の第１主面上に実装された半導体素子と、
前記配線基板の第１および第２主面のいずれか一方の主面上に設けられて前記半導体素子と電気的接続されたボンディングワイヤからなる柱状のスタッドバンプと、
前記第１および第２主面の少なくとも一方の主面に設けられ、前記半導体素子と電気的接続された接続ランドと
を有する複数の半導体装置が積層され、各半導体装置のスタッドバンプが隣接配置の半導体装置の接続ランドに固着されていることを特徴とする半導体装置積層モジュール。
【請求項２】
前記スタッドバンプは、前記配線基板の第１主面上に設けられていることを特徴とする請求項１に記載の半導体装置積層モジュール。
【請求項３】
前記スタッドバンプは、前記配線基板の第２主面上に設けられていることを特徴とする請求項１に記載の半導体装置積層モジュール。
【請求項４】
第１および第２主面を有する配線基板と、
前記配線基板の第１主面上に実装された半導体素子と、
前記第１および第２主面の少なくとも一方の主面上に設けられ、前記半導体素子と電気的接続された第１接続ランドと、
前記第１接続ランドが設けられた配線基板部分に穿設されたビアと、
前記第１接続ランド上に固着されたボンディングワイヤからなる柱状のスタッドバンプと
を有する複数の半導体装置が積層され、各半導体装置のスタッドバンプが隣接配置の半導体装置のビアを介して第１接続ランドに固着されていることを特徴とする半導体装置積層モジュール。
【請求項５】
第１および第２主面を有する配線基板と、
前記配線基板の第１主面上に実装された半導体素子と、
前記第１および第２主面の少なくとも一方の主面上に設けられ、前記半導体素子と電気的接続された第１接続ランドと、
前記第１接続ランドが設けられた配線基板部分に穿設されたビアと、
前記ビアの穿設部分を避けて前記第１および第２主面のいずれか一方の主面上に設けられ、前記第１接続ランドと電気的接続された第２接続ランドと、
前記第２接続ランド上に固着されたボンディングワイヤからなる柱状のスタッドバンプと
を有する複数の半導体装置が積層され、各半導体装置のスタッドバンプが隣接配置の半導体装置のビアを介して第１接続ランドに固着されていることを特徴とする半導体装置積層モジュール。
【請求項６】
前記第１接続ランドは、前記配線基板の第１および第２主面に互に対向配置し、前記接続ランド間のビア内には導電性部材が充填されていることを特徴とする請求項４または５に記載の半導体装置積層モジュール。
【請求項７】
前記第１接続ランドは、前記配線基板の第１および第２主面の一方の主面上に設けられ、前記ビア内は、少なくとも一部が空白状態にされ、前記半導体装置のスタッドバンプが前記ビアを貫通して前記第１接続ランドに固着されていることを特徴とする請求項４または５に記載の半導体装置積層モジュール。
【請求項８】
前記第１接続ランドは、前記配線基板の第１および第２主面の一方の主面上に設けられ、前記ビア内は、少なくとも一部に導電部材が充填され、前記半導体装置のスタッドバンプが前記ビアおよび前記導電部材を貫通して前記第１接続ランドに固着されていることを特徴とする請求項４または５に記載の半導体装置積層モジュール。
【請求項９】
前記複数の前記半導体装置は、前記半導体素子を囲むように配置され、且つ前記スタッドバンプの高さ未満の厚さを有するスペーサを介して積層配置していることを特徴とする請求項４乃至８のいずれか１項に記載の半導体装置積層モジュール。
【請求項１０】
前記第１または第２接続ランド上に複数のスタッドバンプが設けられていることを特徴とする請求項４乃至９のいずれか１項に記載の半導体装置積層モジュール。
【請求項１１】
前記スタッドバンプは、ＡｕまたはＣｕボンディングワイヤ、パラジュームを添加したＡｕボンディングワイヤのうちから選択された１つのボンディングワイヤからなることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置積層モジュール。
【請求項１２】
前記スタッドバンプは、前記複数の半導体装置において同一位置に設けられることを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置積層モジュール。
【請求項１３】
前記スタッドバンプは、同一直線上に配列されていることを特徴とする請求項１乃至１２のいずれか１項に記載の半導体装置積層モジュール。
【請求項１４】
前記スタッドバンプは、千鳥状に配置されていることを特徴とする請求項１乃至１２のいずれか１項に記載の半導体装置積層モジュール。
【請求項１５】
前記スタッドバンプは、前記接続ランドに固着された径大部とこの径大部に直立の柱状部分を有する構造であることを特徴とする請求項１乃至１４のいずれか１項に記載の半導体装置積層モジュール。
【請求項１６】
前記スタッドバンプは、径大部とこの径大部に直立の柱状部分とが、交互に設けられた構造を有することを特徴とする請求項１乃至１５のいずれか１項に記載の半導体装置積層モジュール。
【請求項１７】
更に、前記スタッドバンプの配列に対応して第１主面に接続ランドが設けられたマザー基板を備え、前記複数の半導体装置とマザー基板とが前記マザー基板を最外側にして積層され、前記最外側の半導体装置のスタッドバンプが、前記マザー基板のビアを介して接続ランドに接続されていることを特徴とする半導体装置積層モジュール。
【請求項１８】
前記半導体装置のスタッドバンプおよび前記マザー基板の接続ランドは、同一配列であることを特徴とする請求項１７に記載の半導体装置積層モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体装置を３次元的に積層した半導体装置積層モジュールに関するものである。
【０００２】
【従来の技術】
半導体装置積層モジュールにおいては、高密度化、小型化を実現するため、複数の半導体装置を３次元的にマザー基板上に積層する実装方法が盛んに開発されている。従来、この種の半導体装置積層モジュールは、図１８のような構造になっている。図１８は、従来の半導体装置積層モジュールの断面図である。
【０００３】
図１８に示すように、半導体装置積層モジュール１００は、複数の半導体装置１０１ａ乃至１０１ｄがマザー基板１０２上に積層されている。各半導体装置１０１ａ乃至１０１ｄは、半導体素子１０３が配線基板１０４に対してフェースダウンして配置され、配線基板１０４上の配線導体層１０５上にバンプ１０６により固着され、半導体素子１０３と配線基板１０４との間の間隙に封止樹脂１０７が充填され、さらに半導体素子１０３上面に柔軟性を有する緩衝用樹脂１０８が設けられてなる。
【０００４】
また、配線基板１０４の周辺部の両主面には、他の半導体装置と接続するための接続ランド１０９、１１０が、それぞれ設けられている。配線基板１０４の上面の接続ランド１０９と下面の接続ランド１１０とは、ビア１１１内に充填された導電部材１１２で接続されている。さらに、接続ランド１０９は、半導体素子１０３と配線導体層１０５により、電気的に接続されている。
【０００５】
また、接続ランド１０９上には、半導体装置相互を接続するためのメッキによる積層用バンプ１１３が半導体素子１０３の上面の緩衝用樹脂１０８の表面位置より高くなるように設けられている。
【０００６】
一方、マザー基板１０２の周辺部の両主面には、半導体装置１０１の積層用バンプ１１３の配列位置に対応して、接続ランド１１４、１１５がそれぞれ設けられている。このマザー基板１０２の上面の接続ランド１１５と下面の接続ランド１１４とは、ビア１１６内に充填された導電部材１１７で、電気的に接続され、接続ランド１１４は、配線導体層１１８によりマザー基板１０２の下面に設けたハンダボール１１９の接続部と電気的に接続されている。
【０００７】
そして、複数の半導体装置１０１ａ乃至１０１ｄは、マザー基板１０２上に半導体素子１０３を下向きにして順次積層され、第１層目の半導体装置１０１ａの積層用バンプ１１３が、マザー基板１０２の接続ランド１１５に固着され、第２層目の半導体装置１０１ｂの積層用バンプ１１３が、第１層目の半導体装置１０１ａの接続ランド１１０に固着され、以下同様に、第４層目の半導体装置１０１ｄの積層用バンプ１１３が、第３層の半導体装置１０１ｃの接続ランド１１０に固着されている。
【０００８】
また、積層された半導体装置１０１ａ乃至１０１ｄの各空間部に、封止樹脂１２０が注入されて、硬化され、半導体装置積層モジュールが構成されている。
【０００９】
このような、従来の半導体装置積層モジュールにおいては、積層用バンプ１１３は、メッキによって構成されている。しかも、積層用バンプ１１３は、半導体装置１０１同士を電気的に確実に接続するために、配線基板１０４上面から半導体素子１０３上の緩衝用樹脂１０８の上面までの高さより、高く設ける必要がある。
【００１０】
しかしながら、メッキの場合、１回のメッキ工程では、一定の高さの積層用バンプしか得られず、所望の高さの積層用バンプを得るためには複数回のメッキ工程が必要となり、半導体装置積層モジュールの生産性が低く、高価になる問題があった。
【００１１】
【発明が解決しようとする課題】
上述した従来の半導体装置積層モジュールは、生産性が低く、高価である問題があった。
【００１２】
本発明は、上記問題を解決するためになされたもので、生産性が良く、安価な半導体装置積層モジュールを提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置積層モジュールは、第１および第２主面を有する配線基板と、前記配線基板の第１主面上に実装された半導体素子と、前記配線基板の第１および第２主面にいずれか一方の主面上に設けられて前記半導体素子と電気的接続されたボンディングワイヤからなる柱状のスタッドバンプと、前記第１および第２主面の少なくとも一方の主面に設けられ、前記半導体素子と電気的接続された接続ランドとを有する複数の半導体装置が積層され、各半導体装置のスタッドバンプが隣接配置の半導体装置の接続ランドに固着されていることを特徴とする。
【００１４】
また、上記目的を達成するために、本発明の半導体装置積層モジュールは、第１および第２主面を有する配線基板と、前記配線基板の第１主面上に実装された半導体素子と、前記第１および第２主面の少なくとも一方の主面上に設けられ、前記半導体素子と電気的接続された第１接続ランドと、前記第１接続ランドが設けられた配線基板部分に穿設されたビアと、前記第１接続ランド上に固着されたボンディングワイヤからなる柱状のスタッドバンプとを有する複数の半導体装置が積層され、各半導体装置のスタッドバンプが隣接配置の半導体装置のビアを介して第１接続ランドに固着されていることを特徴とする。
【００１５】
また、上記目的を達成するために、本発明の半導体装置積層モジュールは、第１および第２主面を有する配線基板と、前記配線基板の第１主面上に実装された半導体素子と、前記第１および第２主面の少なくとも一方の主面上に設けられ、前記半導体素子と電気的接続された第１接続ランドと、前記第１接続ランドが設けられた配線基板部分に穿設されたビアと、前記ビアの穿設部分を避けて前記第１および第２主面のいずれか一方の主面上に設けられ、前記第１接続ランドと電気的接続された第２接続ランドと、前記第２接続ランド上に固着されたボンディングワイヤからなる柱状のスタッドバンプとを有する複数の半導体装置が積層され、各半導体装置のスタッドバンプが隣接配置の半導体装置のビアを介して第１接続ランドに固着されていることを特徴とする。
【００１６】
このように構成された本発明の半導体装置積層モジュールによれば、半導体装置間の接続のための積層用バンプとしてのスタッドバンプは、ボンディングワイヤで構成されており、生産性が良く、且つ安価な半導体装置積層モジュールを実現できる。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００１８】
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置積層モジュールを図１乃至図３を参照して説明する。図１は半導体装置積層モジュールの断面図、図２は半導体装置の要部を示す平面図、図３は図２のＡ−Ａ線に沿って切断した半導体装置の断面図である。
【００１９】
図１に示すように、本実施の形態の半導体装置積層モジュール１は、複数の半導体装置２ａ乃至２ｄが、マザー基板３上に積層されている。
【００２０】
各半導体装置２ａ乃至２ｄは、図２および図３に示すように、半導体素子４がガラスエポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂などの絶縁部材からなる配線基板５に対してフェースダウンして配置され、配線基板５上の配線導体層６上にＡｕバンプ７により固着され、半導体素子４と配線基板５との間の間隙に封止樹脂８が充填され、さらに半導体素子４上面に柔軟性を有する緩衝用樹脂９が設けられている。
【００２１】
また、配線基板５の周辺部の両主面には、他の半導体装置と接続するための接続ランド１０、１１が、それぞれ設けられている。配線基板５の上面の接続ランド１０と下面の接続ランド１１とは、ビア１２内に充填された導電部材１３で接続されている。さらに、接続ランド１０は、半導体素子４と配線導体層６により、電気的に接続されている。
【００２２】
また、接続ランド１０上には、半導体装置相互およびマザー基板と接続するための積層用バンプとしてのＡｕなどのボンディングワイヤからなる柱状のスタッドバンプ１４が、配線基板５上面から半導体素子４上面の緩衝用樹脂９上面までの高さより、僅か、高くなるように設けられている。
【００２３】
スタッドバンプ１４の高さは、半導体装置２を積層した際、隣接配置の半導体装置２の接続ランド１１、または後述のマザー基板３の接続ランド１６に固着できる高さに設けることが必要である。
【００２４】
接続ランド１０、１１は、図中の破線に示すように同一直線上に配列され、これに伴ってビア１２およびスタッドバンプ１４も、同一直線上に配列される。
【００２５】
一方、ガラスエポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂などの絶縁部材からなるマザー基板３の周辺部の両主面には、半導体装置２のスタッドバンプ１４の配列位置に対応して、接続ランド１５、１６がそれぞれ設けられている。このマザー基板３の上面の接続ランド１６と下面の接続ランド１５とは、ビア１７内に充填された導電部材１８で、電気的に接続され、接続ランド１５は、配線導体層１９によりマザー基板３の下面に設けたハンダボール２０の接続部と電気的に接続されている。
【００２６】
なお、本実施の形態では、配線導体層６、１９、接続ランド１０，１１、１６は、例えばＣｕからなり、その表面には、酸化防止とともに、Ａｕバンプ７、スタッドバンプ１４等の固着が確実に行われるように、Ｓｎ−Ａｇハンダメッキが施されている。但し、接続ランド１０のスタッドバンプがボンデリングされる領域は、Ｓｎ−Ａｇハンダメッキは施されない。
【００２７】
また、導電部材１３、１８は、例えばＣｕをメッキによってビア内に充填している。
【００２８】
そして、複数の半導体装置２ａ乃至２ｄは、マザー基板３上に半導体素子４を下向きにして順次積層され、第１層目の半導体装置２ａのスタッドバンプ１４が、隣接配置のマザー基板３の接続ランド１６に固着され、第２層目の半導体装置２ｂのスタッドバンプ１４が、隣接配置の第１層目の半導体装置２ａの接続ランド１１に固着され、以下同様に、第４層目の半導体装置２ｄのスタッドバンプ１４が隣接配置の第３層の半導体装置２ｃの接続ランド１１に固着されている。
【００２９】
また、積層された半導体装置２ａ乃至２ｄの各空間部に、封止樹脂２１が注入されて、硬化され、半導体装置積層モジュールが構成されている。
【００３０】
次に、上記スタッドバンプ１４の具体的な作り方を図４および図５を用いて説明する。なお、図４、および図５は、周知のワイヤボンディグ法により、Ａｕなどのボンディングワイヤを用いてスタッドバンプを形成する工程を簡略に示した図面である。
【００３１】
図４に示すように、周知のワイヤボンディグ工程で、トーチ電極２５の放電によりＡｕボンディングワイヤ（以下、Ａｕワイヤという）２６の先端部をボール状に溶融させた後に、上部に移動させたトーチ電極２５によりＡｕワイヤ２６の中間部２６ｂへの放電を１回以上行い、ワイヤ中間部２６ｂならびにワイヤ先端部のボール部２６ａの蓄熱量を増加させる。
【００３２】
その後、キャピラリ２７が下降して配線基板５の接続ランド１０に、ボール部２６ａを超音波熱圧着することで接続ランド１０とＡｕワイヤ２６が固着され、その後、図５に示すようにキャピラリ２７を上方に引き上げると、ボール部２６ａから中間部２６ｂに至るＡｕワイヤ２６は、冷却されて再結晶化する。
【００３３】
Ａｕワイヤ２６は、キャピラリ２７が上方への引き上げられる時に、Ａｕワイヤ２６に加わる張力によりＡｕワイヤ２６の再結晶化領域と、加熱が十分でなくＡｕワイヤ２６が当初の非晶質状態となっている領域の境界で切断され、所望の高さの柱状のスタッドバンプ１４が形成される。このスタッドバンプは、接続ランド１０との固着部が径大で、且つこの径大部から上方に直立する柱状部を有する構造となっている。
【００３４】
このような第１の実施の形態の半導体装置積層モジュールによれば、各半導体装置２の柱状のスタッドバンプ１４は、接続ランド１０上面に、ボンディングワイヤを熱圧着した後、ワイヤを所定長さに上方に引き上げて切断することにより、半導体素子４上の緩衝用樹脂９の表面より高くなるように設けられる。
【００３５】
従って、生産性が良く、且つ安価な半導体装置積層モジュールが実現できる。
【００３６】
また、スタッドバンプが、すべての半導体装置やマザー基板において同一位置に設けられ、且つ縦（垂直）方向において直線状に連なっているため、実装時の加圧による応力が吸収され、半導体素子に加わる応力を小さくすることができ、半導体素子の破損を防止することができる。
【００３７】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置積層モジュールを図６乃至図８を参照して説明する。図６は半導体装置積層モジュールの断面図、図７は半導体装置の要部を示す平面図、図８は図７のＢ−Ｂ線に沿って切断した半導体装置の断面図である。この第２の実施の形態においては、上記第１の実施の形態に係る半導体装置積層モジュールと同一部分には同一符号を付し、詳細な説明を省略する。
【００３８】
この実施の形態の半導体装置積層モジュール３１が、第１の実施の形態の半導体装置積層モジュール１と異なる点は、半導体装置３２の上面に半導体素子４を囲むようにスペーサ４０を配置し、そのスペーサ４０をスタッドバンプ１４の高さより低く形成していることにある。また、そのスペーサ４０は、半導体素子４上の緩衝用樹脂９の上面より、僅かに、高くなるように設けることが、より好ましい。スペーサ４０は、マザー基板３や配線基板５を構成するガラスエポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂などの同じ絶縁性部材により形成される。
【００３９】
そして、スペーサ４０を設けた複数の半導体装置３２ａ乃至３２ｄが、マザー基板３上に、半導体素子４を下向きにして順次、積層され実装されてなる。
【００４０】
このような第２の実施の形態の半導体装置積層モジュールにおいても、上記第１の実施の形態と同様に、Ａｕなどのボンディングワイヤからなる柱状のスタッドバンプが、周知のワイヤボンディングによって構成されているため、生産性が良く、安価な半導体装置積層モジュールが実現できる。
【００４１】
また、この第２の実施の形態の半導体装置積層モジュールによれば、各半導体装置間にスペーサ４０がそれぞれ介在しているため、半導体装置３２相互の間隔を一定に維持でき、半導体素子４に過剰な応力が加わらないため、半導体素子の破損を防ぐことができるとともに、半導体素子の破損を防ぐためのダミーのスタッドバンプを設ける必要がなく、スタッドバンプを半導体装置間の電気的接続に必要な本数まで減らすことができる。
【００４２】
（第３の実施の形態）
本発明の第３の実施の形態に係る半導体装置積層モジュールを図９を参照して説明する。図９は半導体装置積層モジュールの断面図である。この第３の実施の形態においては、上記第１の実施の形態に係る半導体装置積層モジュールと同一構成部分には同一符号を付し、詳細な説明を省略する。
【００４３】
この実施の形態の半導体装置積層モジュール４１が、第１の実施の形態の半導体装置積層モジュールと異なる点は、半導体装置４２の片面、すなわち上面のみ接続ランド１０を設け、下面には接続ランドを設けない。そして、ビア１２は導電部材を充填せずに空白状態にしている。また、マザー基板３も、同様に、片面、すなわち下面にのみ接続ランド１５を設け、また、ビア１７は、導電部材を充填せずに空白状態にしている。そして、ビア１２および１７内における接続ランド１０および１５の、露出表面には、Ｓｎ−Ａｇハンダメッキが施され、接続ランド１０上の柱状のスタッドバンプ４４が、配線基板５の上面から半導体素子４上の緩衝用樹脂９上面までの高さに配線基板５またはマザー基板３の厚み分を加えた高さとなるように構成していることにある。
【００４４】
そして、複数の半導体装置４２ａ乃至４２ｄが、マザー基板３上に、半導体素子４を下向きにして順次、積層されて、第１層目の半導体装置４２ａのスタッドバンプ４４が隣接配置のマザー基板３のビア１７を貫通して接続ランド１５に固着され、第２層目の半導体装置４２ｂのスタッドバンプ４４が隣接配置の第１層目の半導体装置４２ａの配線基板５のビア１２を貫通して接続ランド１０に固着され、以下、同様に、第４層目の半導体装置４２ｄのスタッドバンプ４４が隣接配置の第３層目の半導体装置４２ｃの配線基板５のビア１２を貫通して接続ランド１０に固着されて、半導体装置積層モジュールが構成される。
【００４５】
このような第３の実施の形態の半導体装置積層モジュールにおいても、上記第１の実施の形態と同様に、柱状のスタッドバンプ４４が、ボンディングワイヤによって構成されている。しかも、この第３の実施の形態によれば、半導体装置の配線基板およびマザー基板において、片面に対する接続ランド形成とビア内への導電部材の充填が不要である。また、半導体装置の積層時に、スタッドバンプをビア内に挿入することにより、スタッドバンプと接続ランドの位置合わせが自動的に行われる。
【００４６】
従って、第１の実施の形態に比べて、生産性がよく、且つ安価な半導体装置積層モジュールが実現できる。
【００４７】
（第４の実施の形態）
本発明の第４の実施の形態に係る半導体装置積層モジュールを図１０を参照して説明する。図１０は半導体装置積層モジュールの断面図である。この第４の実施の形態においては、上記第１の実施の形態に係る半導体装置積層モジュールと同一構成部分には同一符号を付し、詳細な説明を省略する。
【００４８】
この実施の形態の半導体装置積層モジュール５１が、第１の実施の形態の半導体装置積層モジュール１と異なる点は、半導体装置５２における配線基板５の片面、すなわち上面のみに接続ランド１０を設け、下面には接続ランドを設けない。そして、マザー基板３も同様に、片面、すなわち下面のみに接続ランド１５を設ける。なお、配線基板５のビア１２およびマザー基板３のビア１７内に導電部材１３および１８をそれぞれ充填している。この導電部材１３および１８は、ビア１２および１７内に、少なくとも一部、充填されていれば良く、完全にビア内を満たす必要はない。
【００４９】
また、接続ランド１０上のスタッドバンプ５４は、配線基板５上面から半導体素子４上の緩衝用樹脂９上面までの高さにさらに配線基板５またはマザー基板３の厚み分を加えた高さとなるように構成していることにある。
【００５０】
そして、複数の半導体装置５２ａ乃至５２ｄが、マザー基板３上に、半導体素子４を下向きにして順次、積層されて、第１層目の半導体装置５２ａのスタッドバンプ５４が、隣接配置のマザー基板３のビア１７内の導電部材１８を貫通して接続ランド１５に固着され、第２層目の半導体装置５２ｂのスタッドバンプ５４が隣接配置の第１層目の半導体装置５２ａにおける配線基板５のビア１２内の導電部材１３を貫通して接続ランド１０に固着され、以下、同様に、第４層目の半導体装置５２ｄのスタッドバンプ５４が隣接配置の第３層目の半導体装置５２ｃにおける配線基板５のビア１２内の導電部材１３を貫通して接続ランド１０に固着されて、半導体装置積層モジュールが構成される。
【００５１】
このような第４の実施の形態の半導体装置積層モジュールにおいても、上記第１の実施の形態と同様に、柱状のスタッドバンプ５４が、ボンディングワイヤによって構成されている。しかも、この第４の実施の形態によれば、半導体装置の配線基板およびマザー基板において、片面に対する接続ランド形成が不要となり、またビア内における接続ランド表面のＳｎ−Ａｇハンダメッキを省略することができる。また、スタッドバンプをビア内に挿入することにより、スタッドバンプと接続ランドとの位置合わせが自動的におこなわれる。
【００５２】
従って、第１の実施の形態に比べて、生産性が良く、且つ安価な半導体装置積層モジュールが実現できる。
【００５３】
また、スタッドバンプは、配線基板、またはマザー基板のビアおよびビア内の導電部材を貫通して接続ランドと電気的接続されている。そのため、スタッドバンプの高さに、多少のばらつきがあっても、各半導体装置のスタッドバンプと配線基板並びにマザー基板の接続ランドとの電気的接続が確実におこなわれる。
【００５４】
（第５の実施の形態）
本発明の第５の実施の形態に係る半導体装置積層モジュールを図１１を参照して説明する。図１１は半導体装置積層モジュールの断面図である。この第５の実施の形態においては、上記第１の実施の形態に係る半導体装置積層モジュールと同一構成部分には同一符号を付し、詳細な説明を省略する。
【００５５】
この実施の形態の半導体装置積層モジュール６１が、第１の実施の形態の半導体装置積層モジュール１と異なる点は、半導体装置６２におけるスタッドバンプ６４が、接続ランド６５のビア１２の穿設部分を避けた配線基板５部分に固着されていることにある。すなわち接続ランド６５のスタッドバンプ６４が固着する個所の直下には、ビア１２が設けられていないことである。
【００５６】
ここでは、スタッドバンプ６４は、ビア１２上に設けた接続ランド６５上に固着しているが、この接続ランド６５と別に設けた接続ランドに設けてもよい。
【００５７】
そして、複数の半導体装置６２ａ乃至６２ｄが、マザー基板３上に、半導体素子４を下向きにして順次、積層されて、第１層目の半導体装置６２ａのスタッドバンプ６４が、隣接配置のマザー基板３の接続ランド６８に固着され、第２層目の半導体装置６２ｂのスタッドバンプ６４が隣接配置の第１層目の半導体装置６２ａにおける配線基板５の接続ランド６６に固着され、以下、同様に、第４層目の半導体装置６２ｄのスタッドバンプ６４が隣接配置の第３層目の半導体装置６２ｃにおける配線基板５の接続ランド６６に固着されて、半導体装置積層モジュールが構成される。
【００５８】
このような第５の実施の形態の半導体装置積層モジュールにおいても、上記第１の実施の形態と同様に、柱状のスタッドバンプ６４が、ボンディングワイヤによって構成されている。
【００５９】
しかも、この第５の実施の形態によれば、スタッドバンプ６４が固着される接続ランド６５の直下には、配線基板が存在している。そのため、ビアが直下に存在する接続ランドにワイヤボンディングする場合に比べて、接続ランドに対して超音波振動が十分に与えられ、スタッドバンプと接続ランドとの固着が極めて強固におこなわれる。
【００６０】
従って、第１の実施の形態に比べて、スタッドバンプの固着が強固で、信頼性が高く、生産性が良く、且つ安価な半導体装置積層モジュールが実現できる。
【００６１】
（変形例１）
上記第１乃至第４の実施の形態に係る半導体装置積層モジュールの第１の変形例を図１２を参照して説明する。図１２は半導体装置の断面図である。なお、図中、上記第１乃至第４の実施の形態と同一構成部分には、同一符号を付す。
【００６２】
図１２に示すように、この変形例では、各半導体装置７２のスタッドバンプ７４が、配線基板５下面の接続ランド１１上に設けられている。そして、各半導体装置は、スタッドパンプを下向き、すなわち半導体素子を上向きにして順次積層され、最上層の半導体装置の半導体素子を覆うように封止樹脂が形成されること以外は、上記第１乃至第４の実施の形態と同一構成である。
【００６３】
このような第１の変形例の半導体装置積層モジュールおいても、スタッドバンプがボンディングワイヤにより構成されるため、上記第１乃至第４の実施の形態と同様に生産性がよく、且つ安価な半導体装置積層モジュールが実現できる。
【００６４】
（変形例２）
上記第５の実施の形態に係る半導体装置積層モジュールの第２の変形例を図１３を参照して説明する。図１３は半導体装置の断面図である。なお、図中、上記第５の実施の形態と同一構成部分には、同一符号を付す。
【００６５】
図１３に示すように、この変形例では、各半導体装置７５のスタッドバンプ７６が、配線基板５下面の接続ランド７８上に設けられている。そして、各半導体装置は、スタッドバンプを下向き、すなわち半導体素子を上向きにして順次積層され、最上層の半導体装置の半導体素子を覆うように封止樹脂が形成されること以外は、上記第５の実施の形態と同一構成である。
【００６６】
このような第２の変形例の半導体装置積層モジュールにおいても、スタッドバンプがボンディグワイヤにより構成されるため、上記第５の実施の形態と同様に生産性がよく、且つ安価な半導体装置積層モジュールが実現できる。
【００６７】
（変形例３）
上記第１乃至第５の実施の形態に係る半導体装置積層モジュールの第３の変形例を図１４を参照して説明する。図１４は半導体装置の要部を示す平面図である。なお、図中、上記第１乃至第５の実施の形態と同一構成部分には、同一符号を付す。
【００６８】
図１４に示すように、この変形例では、各半導体装置８２における配線基板５上面の接続ランド１０および下面の接続ランド１１が、千鳥に配置され、これに伴って、上下の接続ランド１０、１１間に形成されるビア、および接続ランド１０上に形成されるスタッドバンプ１４も千鳥に配置される。
【００６９】
また、図示しないがマザー基板においても、接続ランドおよびビアは、半導体装置８２におけるスタッドバンプ１４と対応関係に配列されることから、千鳥に配列されることになる。
【００７０】
なお、上記接続ランド、ビアおよびスタッドパンプの配列以外は、上記第１乃至第５の実施の形態と同一構成である。
【００７１】
このような第３の変形例の半導体装置積層モジュールによれば、上記第１乃至第５の実施の形態の効果の他に、接続ランド、スタッドバンプおよびビアを千鳥に配列するため、小型化が図れる。また、より多数の入出力信号端子を有する半導体素子の実装が可能となる。
【００７２】
（変形例４）
上記第１乃至第５の実施の形態に係る半導体装置積層モジュールの第４の変形例を図１５を参照して説明する。図１５は半導体装置の要部のスタッドバンプ部分を示す拡大断面図である。なお、図中、上記第１乃至第５の実施の形態と同一構成部分には、同一符号を付す。
【００７３】
図１５に示すように、この変形例では、各半導体装置９１におけるスタッドバンプ９２は、スタッドバンプ９２ａ乃至９２ｃを複数段、例えば３段、直立状に積重ねた構造を有する。
【００７４】
すなわち、このスタッドバンプ９２は、まず、接続ランド１０上にＡｕワイヤをボンディングにより超音波熱圧着して１段目のスタッドバンプ９２ａを形成した後、この１段目のスタッドバンプ９２ａ上に、再度、Ａｕワイヤをボンディングにより超音波熱圧着して２段目のスタッドバンプ９２ｂを形成し、さらに、この第２段目のスタッドバンプ９２ｂ上にＡｕワイヤをボンディングにより熱圧着して３段目のスタッドバンプ９２ｃを形成することにより構成する。なお、このスタッドパンプ９２以外は、上記第１乃至第５の実施の形態と同一構成である。
【００７５】
このような第４の変形例の半導体装置積層モジュールによれば、上記第１乃至第５の実施の形態の効果の他に、スタッドバンプが、複数段のスタッドバンプの積重ねのため、１段のスタッドバンプに比べて柱状部分の直径が太くなり、スタッドバンプの抵抗値を低くすることが可能となる。
【００７６】
また、上記実施の形態のように１段のスタッドバンプの場合、機械的強度が大きく、且つ所望の高さの柱状部分を形成するために、トーチ電極の移動と放電の時間間隔の制御により柱状部分を再結晶領域する必要があるが、この変形例の場合、各段のスタッドバンプの柱状部分は短くて良く、スタッドバンプを簡単な製造装置で、且つ容易に形成でき、生産性が良く、且つ安価な半導体装置積層モジュールが実現できる。
【００７７】
（変形例５）
上記第１乃至第５の実施の形態に係る半導体装置積層モジュールの第５の変形例を図１６を参照して説明する。図１６は半導体装置の要部のスタッドバンプ部分を示す平面図である。なお、図中、上記第１乃至第５の実施の形態と同一構成部分には、同一符号を付す。
【００７８】
図１６に示すように、この変形例では、各半導体装置９３における接続ランド９４に、複数のスタッドバンプ９５ａ乃至９５ｃを固着した構造を有する。なお、このスタッドパンプ以外は、上記第１乃至第５の実施の形態と同一構成である。
【００７９】
このような第５の変形例の半導体装置積層モジュールによれば、上記第１乃至第５の実施の形態の効果の他に、半導体装置間を接続するスタッドバンプが、一つの接続ランドに対して複数のスタッドバンプにより構成されるため、１本のスタッドバンプに比べて、機械的強度が大きくなるとともに、接続ランド間のスタッドバンプ部の抵抗値を低くすることが可能となる。
【００８０】
また、この変形例の場合、スタッドバンプが複数本あるため、実効的なスタッドバンプの接続面積が増加して、半導体装置を順次重ね合わせる時に、接続ランドとスタッドバンプの重ね合わせ精度を緩めることが可能となり、簡単な重ね合わせの製造装置で、且つ容易に形成でき、生産性が良く、且つ安価な半導体装置積層モジュールが実現できる。
【００８１】
（変形例６）
上記第５の実施の形態に係る半導体装置積層モジュールの第６の変形例を図１７を参照して説明する。図１７は半導体装置のビア部分を示す拡大断面図である。なお、図中、上記第５の実施の形態と同一構成部分には、同一符号を付す。
【００８２】
図１７に示すように、この変形例では、ビア１２内壁にメッキ導電層２８を設けて配線導体層６と接続ランド９８とを電気的接続した構造としたものである。なお、このビア内壁のメッキ導電層以外は、上記第５の実施の形態と同一構成である。
【００８３】
このような第６の変形例の半導体積層モジュールによれば、上記第５の実施の形態の効果の他に、ビア内壁面のメッキ導電層によって、配線基板の両面の接続ランドを含む配線導体層の電気的接続が得られ、ビア内に導電部材を充填する工程を無くすことができ、生産性が良く、且つ安価な半導体装置積層モジュールが実現できる。
【００８４】
本発明は、上記実施の形態、および変形例に限定されるものではなく、発明の要旨を逸脱しない範囲で、種々変形し、実施できることは勿論である。
【００８５】
例えば、スタッドバンプは、パラジュームを含むＡｕワイヤで構成してもよく、この場合は、キャビラリを上方に移動させた時にＡｕワイヤの結晶領域と非晶質領域の境界での切断が容易になる。
【００８６】
また、スタッドパンプは、Ｃｕワイヤで構成してもよく、この場合は、半導体装置積層モジュールが、高温状態で使用されても、カーケンタルボイドの発生がなくスタッドバンプ部の信頼性が高くなる。
【００８７】
また、導電部材としては、Ｃｕメッキに限らず、ハンダ等の低融点金属をメッキ、スクリーン印刷やソルダーインジェクションやスーパーソルダー法で形成してもよい。また導電ペーストを充填することにより形成してもよい。これらによれば、モジュールの生産性が向上する。
【００８８】
また、配線導体層および接続ランド等の表面には、Ｓｎ−Ａｇハンダメッキに限らず、低融点金属をメッキやスクリーン印刷やソルダーインジェクションやスーパーソルダー法で形成したり、あるいはＡｕメッキでもよく、Ａｕメッキの場合は、スタッドバンプとの固着面での結合が強固になる。
【００８９】
【発明の効果】
本発明によれば、生産性が良く、且つ安価な半導体装置積層モジュールを実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置積層モジュールの断面図。
【図２】本発明の第１の実施形態に係る半導体装置の要部の平面図。
【図３】図２のＡ−Ａ線に沿って切断した半導体装置の断面図。
【図４】本発明のスタッドバンプの製造工程の簡略図。
【図５】本発明のスタッドバンプの製造工程の簡略図。
【図６】本発明の第２の実施形態に係る半導体装置積層モジュールの断面図。
【図７】本発明の第２の実施形態に係る半導体装置の要部の平面図。
【図８】図７のＢ−Ｂ線に沿って切断した半導体装置の断面図。
【図９】本発明の第３の実施形態に係る半導体装置積層モジュールの断面図。
【図１０】本発明の第４の実施形態に係る半導体装置積層モジュールの断面図。
【図１１】本発明の第５の実施形態に係る半導体装置積層モジュールの断面図。
【図１２】本発明の第１乃至第４の実施の形態に係る半導体装置積層モジュールの第１の変形例を示す半導体装置の断面図。
【図１３】本発明の第５の実施の形態に係る半導体装置積層モジュールの第２の変形例を示す半導体装置の断面図。
【図１４】本発明の第１乃至第５の実施の形態に係る半導体装置積層モジュールの第３の変形例を示す半導体装置の平面図。
【図１５】本発明の第１乃至第５の実施の形態に係る半導体装置積層モジュールの第４の変形例を示す半導体装置のスタッドバンプ部分の拡大断面図。
【図１６】本発明の第１乃至第５の実施の形態に係る半導体装置積層モジュールの第５の変形例を示す半導体装置のスタッドバンプ部分の平面図。
【図１７】本発明の第５の実施の形態に係る半導体装置積層モジュールの第６の変形例を示す半導体装置のビア部分の拡大断面図。
【図１８】従来の半導体装置積層モジュールの構造を示す断面図。
【符号の説明】
１、３１、４１、５１、６１、１００　半導体装置積層モジュール
２、３２、４２、５２、６２、７２、７６、８２、９１、９３、９６、１０１　半導体装置
３、１０２　マザー基板
４、１０３　半導体素子
５、１０４　配線基板
６、１９、１０５、１１８　配線導体層
７、１０６　バンプ
８、２１、１０７、１２０　封止樹脂
９、１０８　緩衝用樹脂
１０、１１、１５、１６、６５、６６、６７、６８、７７、７８、９４、９７、９８、１０９、１１０、１１４、１１５　接続ランド
１２、１７、１１１、１１６　ビア
１３、１８、１１２、１１７　導電部材
１４、４４、５４、６４、７４、７６、９２、９５　スタッドバンプ
２０、１１９　ハンダボール
２５　トーチ電極
２６　ワイヤ
２７　キャピラリ
２８　メッキ導電層
４０　スペーサ
１１３　積層用バンプ
【図１】
2004047702.tif 000003
【図２】
2004047702.tif 000004
【図３】
2004047702.tif 000005
【図４】
2004047702.tif 000006
【図５】
2004047702.tif 000007
【図６】
2004047702.tif 000008
【図７】
2004047702.tif 000009
【図８】
2004047702.tif 000010
【図９】
2004047702.tif 000011
【図１０】
2004047702.tif 000012
【図１１】
2004047702.tif 000013
【図１２】
2004047702.tif 000014
【図１３】
2004047702.tif 000015
【図１４】
2004047702.tif 000016
【図１５】
2004047702.tif 000017
【図１６】
2004047702.tif 000018
【図１７】
2004047702.tif 000019
【図１８】
2004047702.tif 000020