(57)【要約】【課題】ＡＤ変換回路やその他の機能回路において、必要なバイアス電流を確保して回路性能を維持しながら、不要なバイアス電流を低減する電流供給回路及びＡＤ変換回路を提供すること。【解決手段】並列型ＡＤ変換回路におけるコンパレータＣ１乃至Ｃ１５にはバイアス電流供給回路Ｂ１乃至Ｂ１５からバイアス電流が供給される。バイアス電流供給回路Ｂ１乃至Ｂ１５にはバイアス電流設定端子（Ｖｂ）が備えられ、バイアス電圧線Ｎ１乃至Ｎ１５が接続される。スイッチ部ＳＷ−Ａ、ＳＷ−Ｂを介してバイアス電圧ＶＡ、ＶＢが個別に設定されると共に、隣接する配線間が抵抗素子Ｒ１乃至Ｒ１４で接続される。ＡＤ変換動作において入力電圧ＶＩＮの電圧変動範囲内にあるコンパレータには充分なバイアス電流が確保され変換速度が維持される。電圧変動範囲外にあるコンパレータに対してはバイアス電流が制限され低消費電流動作となる。【選択図】　図１
2004147258.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路ユニットを備えて構成される機能回路に対してバイアス電流を供給する電流供給回路であって、
前記回路ユニットごとに備えられ、バイアス電流を供給するバイアス電流供給部と、
前記バイアス電流供給部ごとに備えられ、前記バイアス電流を調整するバイアス電圧が設定されるバイアス電流設定端子と、
隣接する前記バイアス電流設定端子間を接続する抵抗素子とを備えることを特徴とする電流供給回路。
【請求項２】
前記抵抗素子により直列に連結される３以上の前記バイアス電流設定端子のうち、少なくとも両端を含む両端から所定位置までのバイアス電流設定端子に対して、所定バイアス電圧を設定することを特徴とする請求項１に記載の電流供給回路。
【請求項３】
前記抵抗素子により直列に連結される４以上の前記バイアス電流設定端子のうち、少なくとも両端を含む両端から所定位置までのバイアス電流設定端子と中間位置のバイアス電流設定端子とに対して、所定バイアス電圧を設定することを特徴とする請求項１に記載の電流供給回路。
【請求項４】
複数の比較器を備えて構成される並列型ＡＤ変換部を有するＡＤ変換回路であって、
前記比較器ごとに備えられ、前記比較器にバイアス電流を供給するバイアス電流供給部と、
前記バイアス電流供給部ごとに備えられ、前記バイアス電流を調整するバイアス電圧が設定されるバイアス電流設定端子と、
隣接する前記バイアス電流設定端子間を接続する抵抗素子とを備えることを特徴とするＡＤ変換回路。
【請求項５】
前記抵抗素子により直列に連結される３以上の前記バイアス電流設定端子のうち、少なくとも両端を含む両端から所定位置までのバイアス電流設定端子に対して、所定バイアス電圧を設定することを特徴とする請求項４に記載のＡＤ変換回路。
【請求項６】
前記抵抗素子により直列に連結される４以上の前記バイアス電流設定端子のうち、少なくとも両端を含む両端から所定位置までのバイアス電流設定端子と中間位置のバイアス電流設定端子とに対して、所定バイアス電圧を設定することを特徴とする請求項４に記載のＡＤ変換回路。
【請求項７】
前記バイアス電流設定端子ごとに、前記バイアス電圧の設定・非設定の制御をするスイッチ部を備えることを特徴とする請求項４乃至６の少なくとも何れか１項に記載のＡＤ変換回路。
【請求項８】
互いに電圧値の異なる２種類以上の前記バイアス電圧を備え、前記スイッチ部は、前記バイアス電圧ごとに備えられることを特徴とする請求項４乃至７の少なくとも何れか１項に記載のＡＤ変換回路。
【請求項９】
互いに電圧値の異なる２種類の前記バイアス電圧が設定される２つの前記バイアス電流設定端子と、中間位置のバイアス電流設定端子とが、前記抵抗素子により直列に連結される場合、前記バイアス電圧と、前記中間位置の前記バイアス電流設定端子に対して前記抵抗素子により按分される按分電圧とにより設定される、隣接比較器間の前記バイアス電流差に起因するオフセット電圧は、該ＡＤ変換回路における電圧分解能に比して小さいことを特徴とする請求項４に記載のＡＤ変換回路。
【請求項１０】
前記複数の比較器のうち、
入力電圧の電圧値を含む所定電圧領域に含まれる参照電圧に対して比較動作が行われる、少なくとも１つの第１比較器の前記バイアス電流設定端子に対しては、第１設定電圧が設定され、
前記第１比較器と、前記第１比較器に隣接する所定数の中間比較器とを除いた第２比較器の前記バイアス電流設定端子に対しては、第２設定電圧が設定されることを特徴とする請求項４に記載のＡＤ変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＤ変換回路等の機能回路へのバイアス電流の供給に関するものであり、特に、並列型ＡＤ変換部を有するＡＤ変換回路へのバイアス電流の供給に関するものである。
【０００２】
【従来の技術】
従来技術における機能回路の例として、並列型ＡＤ変換回路の回路図を図１０に示す。高電圧レベルＶＲＨと低電圧レベルＶＲＬとを８つの分圧抵抗ＲＦ１１０乃至ＲＦ１８０で均等に分圧した電圧を参照電圧Ｖ１１０乃至Ｖ１７０として、７つのコンパレータＣ１１０乃至Ｃ１７０において、同時に入力電圧ＶＩＮとの電圧値の比較動作を行う。比較結果としてデジタル信号で得られる出力信号ＯＵＴ１１０乃至ＯＵＴ１７０は、入力電圧ＶＩＮの電圧レベルに応じて、所定出力信号を境界としてハイレベルとローレベルとに分かれて出力される。出力信号ＯＵＴ１１０乃至ＯＵＴ１７０をエンコードすることにより３ビットのデジタル信号が得られる。
【０００３】
各コンパレータＣ１１０乃至Ｃ１７０は、同一の回路ユニットである。また、各コンパレータＣ１１０乃至Ｃ１７０が比較動作を行うためには、所定のバイアス電流が供給されることが必要である。並列型ＡＤ変換回路がＡＤ変換動作を行う際には、全コンパレータＣ１１０乃至Ｃ１７０に所定のバイアス電流が供給される。コンパレータごとに電流消費が発生している。
【０００４】
【特許文献１】
特開昭５５−１１５７２４号公報
【特許文献２】
特開昭５６−８９１２８号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、入力電圧ＶＩＮはアナログ電圧であり、所定タイミングごとに行われるＡＤ変換動作での入力電圧ＶＩＮの電圧変異量は限定されたものである。すなわち、アナログ電圧信号である入力電圧ＶＩＮについてのＡＤ変換動作では、隣り合った変換タイミングにおいて、変動する可能性の電圧範囲内のコンパレータのみで入力電圧ＶＩＮの電圧値を検出すればよい。このため、隣接する変換タイミングにおいて入力される可能性のない電圧範囲の電圧値を参照電圧として有するコンパレータについても、常時、バイアス電流が供給される従来技術では、ＡＤ変換動作に不要なコンパレータでの不要な電流消費が発生してしまい問題である。
【０００６】
また、ＡＤ変換回路以外においても、複数の回路ユニットを備え、その各々にバイアス電流を供給することにより回路動作が行われる機能回路についても同様の問題が存する可能性がある。すなわち、例えば、バイアス電流の設定に応じて個々の回路ユニットの動作状態が切り替わり、現在の動作状態に応じて次回の動作状態を決定していくような機能回路に対しては、予め予測可能な回路ユニットに対してのみバイアス電流を供給すれば充分なところ、従来技術においては、全ての回路ユニットに対して、常時、バイアス電流を供給することとなり不要な電流消費が発生してしまうため問題である。
【０００７】
本発明は前記従来技術の課題の少なくとも１つを解消するためになされたものであり、並列型ＡＤ変換部を有するＡＤ変換回路や複数の回路ユニットを有する機能回路において、必要なバイアス電流を確保して回路性能を維持しながら、不要なバイアス電流を低減することができる電流供給回路、およびＡＤ変換回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記目的を達成するために、請求項１に係る電流供給回路は、複数の回路ユニットを備えて構成される機能回路に対してバイアス電流を供給し、回路ユニットごとに備えられるバイアス電流を供給するバイアス電流供給部と、バイアス電流供給部ごとに備えられ、バイアス電流を調整するバイアス電圧が設定されるバイアス電流設定端子と、隣接するバイアス電流設定端子間を接続する抵抗素子とを備えることを特徴とする。
【０００９】
請求項１の電流供給回路では、機能回路を構成する複数の回路ユニットの各々に、バイアス電流供給部によりバイアス電流が供給されるが、このときの電流値は、バイアス電流供給部ごとに備えられるバイアス電流設定端子へのバイアス電圧に応じて設定される。
【００１０】
また、請求項４に係るＡＤ変換回路は、複数の比較器を備えて構成される並列型ＡＤ変換部を有しており、比較器ごとに備えられる比較器にバイアス電流を供給するバイアス電流供給部と、バイアス電流供給部ごとに備えられ、バイアス電流を調整するバイアス電圧が設定されるバイアス電流設定端子と、隣接するバイアス電流設定端子間を接続する抵抗素子とを備えることを特徴とする。
【００１１】
請求項４のＡＤ変換回路では、ＡＤ変換回路の並列型ＡＤ変換部を構成する複数の比較器の各々に、バイアス電流供給部によりバイアス電流が供給されるが、このときの電流値は、バイアス電流供給部ごとに備えられるバイアス電流設定端子へのバイアス電圧に応じて設定される。
【００１２】
これにより、バイアス電流設定端子ごとにバイアス電圧を設定することによりバイアス電流供給部ごとにバイアス電流が決定され、回路ユニットごとまたは比較器ごとにバイアス電流を調整することができる。回路ユニットまたは比較器の動作状態に適合したバイアス電流を供給することができる。加えて、バイアス電流設定端子間は抵抗素子で接続されているので、バイアス電圧が設定されるバイアス電流設定端子に挟まれた、バイアス電圧が設定されないバイアス電流設定端子についても、各々のバイアス電圧から抵抗素子を介した電圧が設定されることとなる。動作状態の異なる回路ユニットまたは比較器に挟まれた回路ユニットまたは比較器についても、バイアス電流設定端子に設定される電圧値に応じたバイアス電流を供給することができる。
【００１３】
また、請求項２に係る電流供給回路は、請求項１に記載の電流供給回路において、抵抗素子により直列に連結される３以上のバイアス電流設定端子のうち、少なくとも両端を含む両端から所定位置までのバイアス電流設定端子に対して、所定バイアス電圧を設定することを特徴とする。また、請求項３に係る電流供給回路は、請求項１に記載の電流供給回路において、抵抗素子により直列に連結される４以上のバイアス電流設定端子のうち、少なくとも両端を含む両端から所定位置までのバイアス電流設定端子と中間位置のバイアス電流設定端子とに対して、所定バイアス電圧を設定することを特徴とする。
【００１４】
また、請求項５に係るＡＤ変換回路は、請求項４に記載のＡＤ変換回路において、抵抗素子により直列に連結される３以上のバイアス電流設定端子のうち、少なくとも両端を含む両端から所定位置までのバイアス電流設定端子に対して、所定バイアス電圧を設定することを特徴とする。また、請求項６に係るＡＤ変換回路は、請求項４に記載のＡＤ変換回路において、抵抗素子により直列に連結される４以上のバイアス電流設定端子のうち、少なくとも両端を含む両端から所定位置までのバイアス電流設定端子と中間位置のバイアス電流設定端子とに対して、所定バイアス電圧を設定することを特徴とする。
【００１５】
請求項２の電流供給回路、または請求項５のＡＤ変換回路では、３以上のバイアス電流設定端子のうち所定バイアス電圧が設定されないバイアス電流設定端子については、また、請求項３の電流供給回路、または請求項６のＡＤ変換回路では、４以上のバイアス電流設定端子のうち所定バイアス電圧が設定されないバイアス電流設定端子については、直列に直結された抵抗素子を介してバイアス電圧が設定される。
【００１６】
これにより、バイアス電流設定端子間は抵抗素子により直列に連結されているので、所定バイアス電圧が設定されるバイアス電流設定端子に挟まれた、所定バイアス電圧が設定されないバイアス電流設定端子については、各々の所定バイアス電圧を抵抗素子で按分した電圧が設定されることとなる。動作状態の異なる回路ユニットまたは比較器に挟まれた回路ユニットまたは比較器については、所定バイアス電圧によるバイアス電流の間の中間的なバイアス電流を供給することができる。
【００１７】
３以上のバイアス電流設定端子に対して、両端を含むバイアス電流設定端子に所定バイアス電圧を設定してやれば、回路ユニットまたは比較器ごとに３種類以上のバイアス電流を供給することが可能である。また、４以上のバイアス電流設定端子に対して、両端を含むバイアス電流設定端子および中間位置のバイアス電流設定端子に所定バイアス電圧を設定してやれば、回路ユニットまたは比較器ごとに４種類以上のバイアス電流を供給することが可能である。
【００１８】
また、請求項７に係るＡＤ変換回路は、請求項４乃至６の少なくとも何れか１項に記載のＡＤ変換回路において、バイアス電流設定端子ごとに、バイアス電圧の設定・非設定の制御をするスイッチ部を備えることを特徴とする。また、請求項８に係るＡＤ変換回路は、請求項４乃至７の少なくとも何れか１項に記載のＡＤ変換回路において、互いに電圧値の異なる２種類以上のバイアス電圧を備え、前記スイッチ部は、バイアス電圧ごとに備えられることを特徴とする。これにより、スイッチ部を制御することにより、バイアス電流設定端子ごとにバイアス電圧の設定をすることができる。
【００１９】
また、請求項９に係るＡＤ変換回路は、請求項４に記載のＡＤ変換回路において、互いに電圧値の異なる２種類のバイアス電圧が設定される２つのバイアス電流設定端子と、中間位置のバイアス電流設定端子とが、抵抗素子により直列に連結される場合、バイアス電圧と、中間位置のバイアス電流設定端子に対して抵抗素子により按分される按分電圧とにより設定される、隣接比較器間のバイアス電流差に起因するオフセット電圧は、ＡＤ変換回路における電圧分解能に比して小さいことを特徴とする。これにより、隣接比較器間のオフセット電圧が、ＡＤ変換回路における電圧分解能に比して小さいため、ＡＤ変換動作における誤変換は発生しない。
【００２０】
また、請求項１０に係るＡＤ変換回路は、請求項４に記載のＡＤ変換回路において、複数の比較器のうち、入力電圧の電圧値を含む所定電圧領域に含まれる参照電圧に対して比較動作が行われる、少なくとも１つの第１比較器のバイアス電流設定端子に対しては、第１設定電圧が設定され、第１比較器と、第１比較器に隣接する所定数の中間比較器とを除いた第２比較器のバイアス電流設定端子に対しては、第２設定電圧が設定されることを特徴とする。
【００２１】
請求項１０のＡＤ変換回路では、第１比較器のバイアス電流設定端子に第１設定電圧が設定され、入力電圧の電圧値を含む所定電圧領域に含まれる比較器として比較動作が行われる。また、第２比較器のバイアス電流設定端子には第２設定電圧が設定される。第１及び第２比較器の間に存在する中間比較器のバイアス電流設定端子に対しては、バイアス電流端子間を接続する抵抗素子によりバイアス電圧が印加される。
【００２２】
これにより、入力電圧の電圧値を含む所定電圧領域に対して比較動作を行う第１比較器については、第１設定電圧により通常の比較動作状態に維持して迅速な比較動作を確保することができる。加えて、所定電圧領域外の電圧値に対して比較動作を行う第２比較器については通常の比較動作状態に維持する必要はないため、第２設定電圧によりバイアス電流を低減して省電力状態とすることができる。
【００２３】
【発明の実施の形態】
以下、本発明の電流供給回路、およびＡＤ変換回路について具体化した実施形態を図１乃至図９に基づき図面を参照しつつ詳細に説明する。
【００２４】
図１は、本発明の実施形態に係るＡＤ変換回路の回路ブロック図である。ＡＤ変換用のコンパレータとして、１５個のコンパレータＣ１乃至Ｃ１５が並列に備えられた並列型ＡＤ変換回路である。ここで、コンパレータＣ１乃至Ｃ１５は、後述する差動型コンパレータである。
【００２５】
各コンパレータＣ１乃至Ｃ１５の一方の入力端子である（Ｖｉｎ）端子には、入力電圧ＶＩＮが入力される入力端子（ＶＩＮ）が接続されている。更に他方の入力端子である参照電圧端子（Ｒｅｆ）には、低電圧レベルＶＲＬから高電圧レベルＶＲＨまでとして設定される入力電圧レンジを１６等分に按分した参照電圧Ｖ１乃至Ｖ１５が入力される。各コンパレータＣ１乃至Ｃ１５の出力信号は出力端子（ＯＵＴ１）乃至（ＯＵＴ１５）に接続されている。参照電圧Ｖ１乃至Ｖ１５は、入力電圧レンジＶＲＨ、ＶＲＬに挟まれた分圧抵抗ＲＦ１乃至ＲＦ１６により生成される。
【００２６】
各々のコンパレータＣ１乃至Ｃ１５は、各参照電圧Ｖ１乃至Ｖ１５に対する入力電圧ＶＩＮの大小関係を比較し、比較結果を出力信号ＯＵＴ１乃至ＯＵＴ１５として出力する。従って、図２に示すように、入力電圧ＶＩＮは、電圧レベルＶＲＬ〜Ｖ１からＶ１５〜ＶＲＨの１６分割された電圧範囲の何れにあるかが検出される。各々の電圧範囲は出力コード０乃至１５により識別されるので、この出力コード０乃至１５をエンコードすることによりＡＤ変換結果として４ビットデジタル信号を出力することができる。
【００２７】
また、各コンパレータＣ１乃至Ｃ１５には、バイアス電流供給回路Ｂ１乃至Ｂ１５が備えられ、コンパレータにバイアス電流を供給する。各バイアス電流供給回路Ｂ１乃至Ｂ１５には、バイアス電流設定端子（Ｖｂ）が備えられており、バイアス電圧線Ｎ１乃至Ｎ１５としてスイッチ部ＳＷ−Ａ、ＳＷ−Ｂの各々に個別に備えられているスイッチ回路の一方に接続されている。更に、バイアス電圧線Ｎ１乃至Ｎ１５は、隣接する配線間が抵抗素子Ｒ１乃至Ｒ１４で相互に接続され、全てのバイアス電圧線Ｎ１乃至Ｎ１５が直列に連結されている。スイッチ部ＳＷ−Ａ、ＳＷ−Ｂを構成する各スイッチ回路の他端は、スイッチ部ごとに纏められ、各々、バイアス電圧端子（ＶＡ）、（ＶＢ）に接続されている。
【００２８】
図１では、更に１組のコンパレータＣ２１乃至Ｃ３５およびバイアス電流供給回路Ｂ２１乃至Ｂ３５が並列に備えられている。コンパレータＣ２１乃至Ｃ３５は、コンパレータＣ１乃至Ｃ１５と同様の差動型コンパレータであると共に、入力端子（Ｖｉｎ）端子および参照電圧端子（Ｒｅｆ）には、コンパレータＣ１乃至Ｃ１５と同様に入力電圧ＶＩＮおよび参照電圧Ｖ１乃至Ｖ１５が入力される。出力信号はバイアス電圧制御回路ＢＣに入力され、後述する変換表に基づき、スイッチ部ＳＷ−Ａ、ＳＷ−Ｂの各スイッチ回路の開閉制御を行う制御信号ＣＴＡ、ＣＴＢが出力される。バイアス電流供給回路Ｂ２１乃至Ｂ３５は、バイアス電流供給回路Ｂ１乃至Ｂ１５と同様に各コンパレータＣ２１乃至Ｃ３５に対してバイアス電流を供給する。バイアス電流供給回路Ｂ２１乃至Ｂ３５では、バイアス電流設定端子（Ｖｂ）に共通のバイアス電圧Ｖ０が設定されており、コンパレータ間で同じバイアス電流が供給される。コンパレータＣ２１乃至Ｃ３５は、ＡＤ変換用のコンパレータＣ１乃至Ｃ１５に対するバイアス電流を設定するためのモニタ用として機能する。従って、コンパレータＣ２１乃至Ｃ３５に供給されるバイアス電流は、モニタ動作が可能な必要最低限の電流レベルに制限されることが一般的である。
【００２９】
図３は、バイアス電圧端子（ＶＡ）、（ＶＢ）に供給されるバイアス電圧ＶＡ、ＶＢの発生回路の回路図である。バイアス電圧ＶＡ、ＶＢの発生回路は、同様の回路構成を有している。ドレイン・ゲート端子間が接続されたＮＭＯＳトランジスタＭＡ、ＭＢのドレイン端子（ＮＡ）、（ＮＢ）に電流源ＩＡ、ＩＢを接続し、ソース端子は接地電圧に接続する。電流源ＩＡ、ＩＢから供給される電流値ＩＡ、ＩＢに応じてドレイン・ゲート端子（ＮＡ）、（ＮＢ）が所定電圧にバイアスされる。この所定電圧をバッファ回路ＢＡ、ＢＢで受けてバイアス電圧ＶＡ、ＶＢが出力される。図３では、バッファ回路ＢＡ、ＢＢはボルテージフォロア回路として構成されており、バイアス電圧ＶＡ、ＶＢはドレイン・ゲート端子（ＮＡ）、（ＮＢ）における所定電圧と同等である。
【００３０】
ここで、図１のＡＤ変換回路に使用されている、差動型コンパレータＣｘおよびバイアス電流供給回路Ｂｘの具体的な回路構成を図４により、その回路動作を図５により説明する。
【００３１】
コンパレータＣｘは、差動増幅部１０とその出力信号をクロック信号Ｃ１、Ｃ２に同期して出力する同期部２０とを備えて構成されている。差動増幅部１０は、差動比較用で入力端子（Ｖｉｎ）と参照電圧端子（Ｒｅｆ）との差動比較が行なわれる差動ペアトランジスタであるＮＭＯＳトランジスタＭ１、Ｍ２と、そのドレイン側に能動負荷として接続されるＰＭＯＳトランジスタＭ３、Ｍ４で構成されるカレントミラー回路構成の負荷回路とを有して構成されている。
【００３２】
差動増幅部１０からの比較結果信号ＤＯは、トランジスタＭ２とトランジスタＭ４との接続点ＤＯから出力され、同期部２０に入力される。同期部２０では、スイッチ回路ＳＷ１を介して入力された比較結果信号ＤＯが、スイッチ回路ＳＷ２の導通により構成されるインバータゲート２段構成のラッチ部にラッチされる。スイッチ回路ＳＷ１、ＳＷ２は相補のクロック信号Ｃ１、Ｃ２で制御されており、クロック信号Ｃ１により、スイッチ回路ＳＷ１が導通されて取り込まれた比較結果信号ＤＯが、クロック信号Ｃ２により、スイッチ回路ＳＷ２が導通されてラッチされる。出力信号は、ラッチ部からインバータゲートを介した出力端子（ＯＵＴｘ）から出力される。
【００３３】
バイアス電流供給回路Ｂｘは、ＮＭＯＳトランジスタＭ１、Ｍ２の接続点ＤＯと接地電圧との間に接続されるＮＭＯＳトランジスタＭ５を備えて構成されている。トランジスタＭ５のゲート端子はバイアス電流設定端子（Ｖｂ）に接続されている。バイアス電流設定端子（Ｖｂ）からの所定電圧レベルのバイアス電圧に応じてＮＭＯＳトランジスタＭ５が導通することにより、所定のバイアス電流が差動増幅部１０に供給される。ＮＭＯＳトランジスタＭ５のゲート端子にバイアス電圧ＶＡ、ＶＢが印加されることにより、ＮＭＯＳトランジスタＭ５とバイアス電圧ＶＡ、ＶＢの発生回路におけるＮＭＯＳトランジスタＭＡ、ＭＢとはカレントミラー回路を構成し、各電流源ＩＡ、ＩＢから供給される電流値に応じたバイアス電流がＮＭＯＳトランジスタＭ５から差動増幅部１０に供給される。
【００３４】
コンパレータＣｘの回路動作を図５の動作波形に基づいて説明する。参照電圧端子（Ｒｅｆ）に設定される参照電圧Ｖｘと入力端子（Ｖｉｎ）に入力される入力電圧ＶＩＮとの大小関係に応じて比較結果信号ＤＯの論理レベルが反転する。すなわち、参照電圧Ｖｘに比して入力電圧ＶＩＮが低い場合にはローレベル電圧が出力され、参照電圧Ｖｘに比して入力電圧ＶＩＮが高い場合にはハイレベル電圧が出力される。比較結果信号ＤＯは、相補のクロック信号Ｃ１、Ｃ２により同期部２０に取り込まれラッチされる。
【００３５】
スイッチ回路ＳＷ１、ＳＷ２は、クロック信号Ｃ１、Ｃ２のハイレベル信号により導通するものとすると、クロック信号Ｃ１のハイレベル遷移により同期部２０に取り込まれた比較結果信号ＤＯは、２段のインバータゲートを介して同相信号として出力端子（ＯＵＴｘ）から出力される。その後、クロック信号Ｃ１、Ｃ２の論理レベルが反転してクロック信号Ｃ２の論理レベルがハイレベルとなるので、取り込まれた比較結果信号ＤＯはラッチ部にラッチされる。従って、クロック信号Ｃ１のハイレベル遷移からクロック信号Ｃ２のハイレベル期間に渡って、出力端子（ＯＵＴｘ）には同じ比較結果信号ＤＯが出力されることとなる。出力端子（ＯＵＴｘ）から出力される信号は、クロック信号Ｃ１のハイレベル遷移ごとに更新される。これにより、クロック信号Ｃ１、Ｃ２に同期したＡＤ変換動作が行われる。
【００３６】
次に、各コンパレータＣ１乃至Ｃ１５に供給されるバイアス電流の設定について説明する。バイアス電流の供給はバイアス電流供給回路Ｂ１乃至Ｂ１５へのバイアス電圧の設定により行われる。ここで、バイアス電圧の設定は、バイアス電圧制御回路ＢＣにより出力される制御信号ＣＴＡ、ＣＴＢに応じてスイッチ部ＳＷ−Ａ、ＳＷ−Ｂ内の個々のスイッチ回路が導通制御されることにより行われる。この制御を表に纏めたものを図６に示す。
【００３７】
図６に示すバイアス電流の制御では、ＡＤ変換動作がクロック信号等の所定周期ごとに行われる場合に、隣接するＡＤ変換動作の間での入力電圧ＶＩＮの許容電圧変動範囲を、出力コード０乃至１５（図２、参照）の１出力コード分であるとの前提に基づいて行われる。すなわち、ある時点でのＡＤ変換動作における入力電圧ＶＩＮの電圧値は、１サイクル前のＡＤ変換動作において行われたＡＤ変換動作時の入力電圧ＶＩＮに比して、コンパレータ１つ分の電圧変動となるものとの前提に基づいている。この前提は、入力電圧ＶＩＮが連続的に変動するアナログ電圧信号であることから、出力コードとして設定される電圧幅やＡＤ変換動作の周期等を適宜に調整することにより妥当な条件とすることができることは言うまでもない。
【００３８】
ＡＤ変換動作時に、入力電圧ＶＩＮが電圧レベルＶ８〜Ｖ９の電圧範囲にあるとすると、次の変換動作において、入力電圧ＶＩＮとして変動する可能性のある電圧レベルは、１出力コード分拡張された電圧レベルＶ７〜Ｖ１０である考えられる。
【００３９】
そこで、電圧レベルＶ７〜Ｖ１０に対して備えられるコンパレータＣ７乃至Ｃ１０のうち、コンパレータＣ８およびＣ９へのバイアス電圧をバイアス電圧ＶＢに設定することにより、コンパレータＣ８およびＣ９に充分なバイアス電流を供給することが好ましい。
【００４０】
これに対して、次の変換動作において入力電圧ＶＩＮとして変動する可能性のない電圧レベルＶＲＬ〜Ｖ５、およびＶ１２〜ＶＲＨに対して備えられる、コンパレータＣ１乃至Ｃ５、およびＣ１２乃至Ｃ１５については、バイアス電流を制限することができる。次の変換動作においてコンパレータＣ１乃至Ｃ５、およびＣ１２乃至Ｃ１５の出力信号ＯＵＴ１乃至ＯＵＴ５、およびＯＵＴ１２乃至ＯＵＴ１５が反転する可能性がなく、迅速な回路動作を確保する必要がないためである。コンパレータＣ１乃至Ｃ５、およびＣ１２乃至Ｃ１５へのバイアス電圧を、バイアス電圧ＶＢに比して低電圧のバイアス電圧ＶＡに設定することにより、コンパレータＣ１乃至Ｃ５、およびＣ１２乃至Ｃ１５へのバイアス電流を制限された電流値にすることができる。コンパレータＣ１乃至Ｃ５、およびＣ１２乃至Ｃ１５における消費電流を低減することができる。
【００４１】
ここで、コンパレータＣ６、Ｃ７、およびＣ１０、Ｃ１１に対しては、バイアス電圧は外部より直接には設定されない。各バイアス電流供給回路Ｂ１乃至Ｂ１５のバイアス電流設定端子（Ｖｂ）に繋がるバイアス電圧線Ｎ１乃至Ｎ１５は、抵抗素子Ｒ１乃至Ｒ１５により直列に連結されている。このため、コンパレータＣ６、Ｃ７、およびＣ１０、Ｃ１１に対して設定されるバイアス電圧は、バイアス電圧ＶＡとＶＢとを、抵抗素子Ｒ５乃至Ｒ７、およびＲ９乃至Ｒ１１により按分した電圧値となる。中間的なバイアス電流が供給される状態で動作することとなる。
【００４２】
以上のバイアス電流の設定では、ＡＤ変換動作間において、入力電圧ＶＩＮの電圧変動の範囲内にあるコンパレータＣ７乃至Ｃ１０のうち、コンパレータＣ７、Ｃ１０については、より制限された電流値が供給されることとなる。しかしながら、入力電圧ＶＩＮが、電圧変動の範囲であるＶ７乃至Ｖ１０の何れの電圧範囲にあるかの判断は、４つのコンパレータＣ７乃至Ｃ１０のうち、内側の２つのコンパレータＣ８、Ｃ９により行うことができる。従って、コンパレータＣ７乃至Ｃ１０のうち、コンパレータＣ８、Ｃ９についてのみ充分なバイアス電流を供給してやればよい。
【００４３】
これらの設定は、コンパレータＣ１乃至Ｃ１５と同等な構成を有し同等な比較結果を出力するコンパレータＣ２１乃至Ｃ３５を備えて、これらの出力信号ＯＵＴ２１乃至ＯＵＴ３５をバイアス電圧制御回路ＢＣに入力することにより行われる。すなわち、ある時点でのＡＤ変換結果に基づいて、次回のＡＤ変換動作における各コンパレータＣ１乃至Ｃ１５へのバイアス電流の供給を設定することができる。この設定はクロック信号Ｃ１、Ｃ２の１周期の間に行えばよく、動作性能は、ＡＤ変換動作を行うコンパレータＣ１乃至Ｃ１５に比して低いもので充分である。従って、コンパレータＣ２１乃至Ｃ３５に供給されるバイアス電流を制限することができ、コンパレータＣ２１乃至Ｃ３５については、低消費電流動作が可能となる。
【００４４】
以上に説明した各コンパレータＣ１乃至Ｃ１５へのバイアス電流について、図７に例示する。図７では、バイアス電圧ＶＡ、ＶＢにより供給されるバイアス電流を、各々、２０μＡ、５０μＡとする。横軸にコンパレータＣ１乃至Ｃ１５の種別を示し、縦軸にバイアス電流を示した図である。
【００４５】
バイアス電圧ＶＢが設定されているコンパレータＣ８、Ｃ９については、５０μＡのバイアス電流が供給される。一方、バイアス電圧ＶＡが設定されているコンパレータＣ１乃至Ｃ５、およびＣ１２乃至Ｃ１５については、２０μＡのバイアス電流が供給される。直接的にバイアス電圧が設定されていないコンパレータＣ６、Ｃ７、およびＣ１０、Ｃ１１については、バイアス電圧ＶＡ、ＶＢを等分に按分した電圧が設定されるので、バイアス電流についても等分に按分される。従って、コンパレータＣ６、Ｃ１１には、３０μＡのバイアス電流が供給され、コンパレータＣ７、Ｃ１０には、４０μＡのバイアス電流が供給される。
【００４６】
ここで留意すべきは、コンパレータに供給されるバイアス電流の違いに起因するオフセット電圧の存在である。２つのコンパレータに供給されるバイアス電流が異なると、コンパレータ間でオフセット電圧が発生してしまうことは一般的に知られており、この様子を図８に示す。バイアス電流差に応じてオフセット電圧が大きくなることがわかる。このオフセット電圧が１出力コード分を越えて大きくなると、正しい出力コードを出力することができずミスコードしてしまうこととなる。
【００４７】
図１の実施形態では、低電圧レベルＶＲＬから高電圧レベルＶＲＨまでの入力電圧レンジを１６等分した電圧が１出力コードの電圧範囲である。例えば、ＶＲＨ＝２Ｖ、ＶＲＬ＝０．５Ｖである場合には、１出力コードの電圧範囲は、（２−０．５）÷１６≒９４ｍＶとなる。ミスコードが発生しないオフセット電圧は９４ｍＶ以下であることが必要である。図８から、隣接するコンパレータ間でのバイアス電流差は、略１５μＡ以下であることが必要となる。
【００４８】
従って、バイアス電流が２０μＡ、および５０μＡに設定されるコンパレータＣ１乃至Ｃ５、Ｃ１２乃至Ｃ１５、およびＣ８、Ｃ９に挟まれるコンパレータが、コンパレータＣ６、Ｃ７、およびＣ１０、Ｃ１１として２つずつ存在する実施形態（図６、参照）では、隣接するコンパレータ間のバイアス電流差が１０μＡとなる。図８より、オフセット電圧は６２．５ｍＶである。ミスコードが発生する９４ｍＶ以下のオフセット電圧となり、ＡＤ変換動作に伴うミスコードは発生しない。
【００４９】
ここで、外部から直接にバイアス電圧が設定されないコンパレータの数を２つから更に増加すればバイアス電流差は更に減少し、オフセット電圧を改善することができる。
【００５０】
低電圧レベルＶＲＬ、高電圧レベルＶＲＨ、出力コード数に応じて調整してやれば、１出力コード分の電圧範囲を適宜に設定してミスコードの発生を防止することができる。ＡＤ変換動作間における入力電圧ＶＩＮの電圧変動量の範囲内にあるコンパレータに対しては、充分なバイアス電流を確保して変換速度を維持すると共に、入力電圧ＶＩＮの電圧変動範囲外にあるコンパレータに対しては、バイアス電流が制限される。低バイアス電流動作が行われるコンパレータＣ２１乃至Ｃ３５と合わせて低消費電流動作を行うことができる。同時に、コンパレータ間のオフセット電圧の発生を抑制することができ、ＡＤ変換動作におけるミスコードを防止することができる。
【００５１】
尚、上記の説明では、ＡＤ変換動作時に入力電圧ＶＩＮが電圧レベルＶ８〜Ｖ９の電圧範囲にある場合を例に説明をしたが、その他の電圧レベルにある場合についても同様に設定することができることは言うまでもない。
【００５２】
図９には、本発明の実施形態に係るＡＤ変換回路に対する変形例を示す。図１におけるコンパレータＣ２１乃至Ｃ３５およびバイアス電流供給回路Ｂ２１乃至Ｂ３５を削除した構成である。コンパレータＣ２１乃至Ｃ３５の出力信号ＯＵＴ２１乃至ＯＵＴ３５に代えて、コンパレータＣ１乃至Ｃ１５の出力信号ＯＵＴ１乃至ＯＵＴ１５がバイアス電圧制御回路ＢＣに入力される。図１において、コンパレータＣ１乃至Ｃ１５とコンパレータＣ２１乃至Ｃ３５とは、同様の差動型コンパレータであり、同様の入力信号（入力電圧ＶＩＮおよび参照電圧Ｖ１乃至Ｖ１５）が入力されるので、同様の出力信号が得られ、この変形が可能となる。また、第３のバイアス電圧ＶＣに対して制御信号ＣＴＣにより制御されるスイッチ部ＳＷ−Ｃを備えている。
【００５３】
スイッチ部ＳＷ−Ａ、ＳＷ−Ｂに加えて、スイッチ部ＳＷ−Ｃを備え、制御信号ＣＴＣにより選択されたバイアス電圧線Ｎ１乃至Ｎ１５にバイアス電圧ＶＣを設定する構成であるので、３種類のバイアス電圧ＶＡ乃至ＶＣを設定することが可能となる。両端のバイアス電圧線Ｎ１、Ｎ１５から所定位置までのバイアス電圧線、および中間のバイアス電圧線に各バイアス電圧ＶＡ乃至ＶＣを設定することにより、バイアス電圧ＶＡ乃至ＶＣが直接に設定されないバイアス電圧線を含めて、４種類以上のバイアス電流を供給することが可能となる。
【００５４】
また、コンパレータＣ２１乃至Ｃ３５およびバイアス電流供給回路Ｂ２１乃至Ｂ３５が備えられていないため、更に低消費電力動作を行うことができる。合わせて、回路規模を縮小することができ好都合である。
【００５５】
以上詳細に説明したとおり、本実施形態に係る電流供給回路、およびＡＤ変換回路では、バイアス電流設定端子（Ｖｂ）間は抵抗素子Ｒ１乃至Ｒ１５により直列に連結されているので、所定バイアス電圧ＶＡ、ＶＢが設定されるバイアス電流設定端子（Ｖｂ）に挟まれた、所定バイアス電圧ＶＡ、ＶＢが設定されないバイアス電流設定端子（Ｖｂ）については、各々の所定バイアス電圧ＶＡ、ＶＢを抵抗素子Ｒ１乃至Ｒ１５で按分した電圧が設定されることとなる。動作状態の異なる比較器であるコンパレータＣ１乃至Ｃ１５に挟まれたコンパレータＣ１乃至Ｃ１５については、所定バイアス電圧ＶＡ、ＶＢによるバイアス電流の間の中間的なバイアス電流を供給することができる。
【００５６】
次のＡＤ変換動作時において電圧変動する電圧範囲を入力電圧ＶＩＮの電圧値を含む所定電圧領域として、この所定電圧領域に対して比較動作を行う第１比較器の例としてのコンパレータＣ８、Ｃ９については、第１設定電圧であるバイアス電圧ＶＢにより通常の比較動作状態に維持して迅速な比較動作を確保することができる。加えて、所定電圧領域外の電圧値に対して比較動作を行う第２比較器の例としてのコンパレータＣ１乃至Ｃ５、Ｃ１２乃至Ｃ１５については通常の比較動作状態に維持する必要はないため、第２設定電圧であるバイアス電圧ＶＡによりバイアス電流を低減して省電力状態とすることができる。
【００５７】
ＡＤ変換動作間における入力電圧ＶＩＮの電圧変動量の範囲内にあるコンパレータに対しては充分なバイアス電流を確保して変換速度を維持すると共に、入力電圧ＶＩＮの電圧変動範囲外にあるコンパレータに対してはバイアス電流が制限され、低バイアス電流動作が行われるコンパレータＣ２１乃至Ｃ３５と合わせて低消費電流動作を行うことができる。同時に、コンパレータ間のオフセット電圧の発生を抑制することができ、ＡＤ変換動作におけるミスコードを防止することができる。
【００５８】
ここで、ＡＤ変換動作におけるミスコードの防止は、低電圧レベルＶＲＬ、高電圧レベルＶＲＨ、出力コード数に応じた調整を行い、１出力コード分の電圧範囲を適宜に設定することにより実現することができる。
【００５９】
また、３以上のバイアス電流設定端子（Ｖｂ）に対して、両端を含むバイアス電流設定端子（Ｖｂ）に所定バイアス電圧ＶＡ、ＶＢを設定してやれば、コンパレータＣ１乃至Ｃ１５ごとに３種類以上のバイアス電流を供給することが可能である。また、４以上のバイアス電流設定端子（Ｖｂ）に対して、両端を含むバイアス電流設定端子（Ｖｂ）および中間位置のバイアス電流設定端子（Ｖｂ）に所定バイアス電圧ＶＡ乃至ＶＣを設定してやれば、コンパレータＣ１乃至Ｃ１５ごとに４種類以上のバイアス電流を供給することが可能である。
【００６０】
また、バイアス電圧ＶＡ乃至ＶＣの設定は、制御信号ＣＴＡ乃至ＣＴＣによりスイッチ部を制御することにより行うことができる。
【００６１】
また、隣接コンパレータＣ１乃至Ｃ１５間のオフセット電圧を、ＡＤ変換回路における電圧分解能に比して小さく設定することが可能であり、ＡＤ変換動作における誤変換は発生しない。
【００６２】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、機能回路としてＡＤ変換回路を例にとり説明したが、本発明はこれに限定されるものではない。ＡＤ変換回路以外の機能回路においても、例えば、バイアス電流の設定に応じて個々の回路ユニットの動作状態が切り替わり、現在の動作状態に応じて次回の動作状態を決定していくような機能回路に対しては、予め次回の動作時に回路動作が予測される回路ユニットに対してのみ充分な回路動作を確保できるバイアス電流を供給すると共に、回路動作が予測されない回路ユニットにおいてはバイアス電流を制限して低消費電流動作を行う本発明を適用することができる。回路動作性能を維持しながら回路動作に直接関係しない回路ユニットを低消費電流動作させることができる。
【００６３】
また、バイアス電流を設定する２種類または３種類のバイアス電圧ＶＡ乃至ＶＣを例とり説明したが、スイッチ部を更に備えることにより、４種類以上のバイアス電圧を設定することも可能である。
【００６４】
また、バイアス電圧ＶＡ、ＶＢが設定されたコンパレータ間に挟まれて２つのコンパレータがある場合について説明したが、バイアス電流差に伴うオフセット電圧に応じて、更に、低電圧レベルＶＲＬ、高電圧レベルＶＲＨ、出力コード数に応じた１出力コード分の電圧範囲に応じて、コンパレータ数を適宜に設定してバイアス電流差を調整することができる。これによりコンパレータ間のオフセット電圧を調整することができる。
【００６５】
ここで、本発明の技術思想により従来技術における課題を解決するための手段を以下に列記する。
（付記１）　複数の回路ユニットを備えて構成される機能回路に対してバイアス電流を供給する電流供給回路であって、
前記回路ユニットごとに備えられ、バイアス電流を供給するバイアス電流供給部と、
前記バイアス電流供給部ごとに備えられ、前記バイアス電流を調整するバイアス電圧が設定されるバイアス電流設定端子と、
隣接する前記バイアス電流設定端子間を接続する抵抗素子とを備えることを特徴とする電流供給回路。
（付記２）　前記抵抗素子により直列に連結される３以上の前記バイアス電流設定端子のうち、少なくとも両端を含む両端から所定位置までのバイアス電流設定端子に対して、所定バイアス電圧を設定することを特徴とする付記１に記載の電流供給回路。
（付記３）　前記抵抗素子により直列に連結される４以上の前記バイアス電流設定端子のうち、少なくとも両端を含む両端から所定位置までのバイアス電流設定端子と中間位置のバイアス電流設定端子とに対して、所定バイアス電圧を設定することを特徴とする付記１に記載の電流供給回路。
（付記４）　前記バイアス電流設定端子ごとに、前記バイアス電圧の設定・非設定の制御をするスイッチ部を備えることを特徴とする付記１乃至３の少なくとも何れか１項に記載の電流供給回路。
（付記５）　互いに電圧値の異なる２種類以上の前記バイアス電圧を備え、前記スイッチ部は、前記バイアス電圧ごとに備えられることを特徴とする付記１乃至４の少なくとも何れか１項に記載の電流供給回路。
（付記６）　複数の比較器を備えて構成される並列型ＡＤ変換部を有するＡＤ変換回路であって、
前記比較器ごとに備えられ、前記比較器にバイアス電流を供給するバイアス電流供給部と、
前記バイアス電流供給部ごとに備えられ、前記バイアス電流を調整するバイアス電圧が設定されるバイアス電流設定端子と、
隣接する前記バイアス電流設定端子間を接続する抵抗素子とを備えることを特徴とするＡＤ変換回路。
（付記７）　前記抵抗素子により直列に連結される３以上の前記バイアス電流設定端子のうち、少なくとも両端を含む両端から所定位置までのバイアス電流設定端子に対して、所定バイアス電圧を設定することを特徴とする付記６に記載のＡＤ変換回路。
（付記８）　前記抵抗素子により直列に連結される４以上の前記バイアス電流設定端子のうち、少なくとも両端を含む両端から所定位置までのバイアス電流設定端子と中間位置のバイアス電流設定端子とに対して、所定バイアス電圧を設定することを特徴とする付記６に記載のＡＤ変換回路。
（付記９）　前記バイアス電流設定端子ごとに、前記バイアス電圧の設定・非設定の制御をするスイッチ部を備えることを特徴とする付記６乃至８の少なくとも何れか１項に記載のＡＤ変換回路。
（付記１０）　互いに電圧値の異なる２種類以上の前記バイアス電圧を備え、前記スイッチ部は、前記バイアス電圧ごとに備えられることを特徴とする付記６乃至９の少なくとも何れか１項に記載のＡＤ変換回路。
（付記１１）　互いに電圧値の異なる２種類の前記バイアス電圧が設定される２つの前記バイアス電流設定端子と、中間位置のバイアス電流設定端子とが、前記抵抗素子により直列に連結される場合、前記バイアス電圧と、前記中間位置の前記バイアス電流設定端子に対して前記抵抗素子により按分される按分電圧とにより設定される、隣接比較器間の前記バイアス電流差に起因するオフセット電圧は、該ＡＤ変換回路における電圧分解能に比して小さいことを特徴とする付記６に記載のＡＤ変換回路。
（付記１２）　互いに電圧値の異なる２種類の前記バイアス電圧が設定される２つの前記バイアス電流設定端子と、中間位置のバイアス電流設定端子とが、前記抵抗素子により直列に連結される場合、互いに電圧値の異なる２種類の前記バイアス電圧により設定される、前記比較器間の前記バイアス電流差に起因するオフセット電圧は、該ＡＤ変換回路における電圧分解能に比して大きいことを特徴とする付記６に記載のＡＤ変換回路。
（付記１３）　前記複数の比較器のうち、
入力電圧の電圧値を含む所定電圧領域に含まれる参照電圧に対して比較動作が行われる、少なくとも１つの第１比較器の前記バイアス電流設定端子に対しては、第１設定電圧が設定され、
前記第１比較器と、前記第１比較器に隣接する所定数の中間比較器とを除いた第２比較器の前記バイアス電流設定端子に対しては、第２設定電圧が設定されることを特徴とする付記６に記載のＡＤ変換回路。
（付記１４）　前記中間比較器の所定数は、
前記第１および第２比較器の前記バイアス電流設定端子間を直列に連結する前記抵抗素子によって按分される、前記第１設定電圧と前記第２設定電圧との按分電圧により、前記中間比較器の前記バイアス電流設定端子間に設定される前記バイアス電流差に起因するオフセット電圧が、該ＡＤ変換回路における電圧分解能に比して小さくなる数であることを特徴とする付記６に記載のＡＤ変換回路。
【００６６】
【発明の効果】
本発明によれば、複数のコンパレータを備えた並列型ＡＤ変換部を有するＡＤ変換回路において、ＡＤ変換動作の際、比較状態の変化するコンパレータに対しては、必要なバイアス電流を確保して回路性能を維持しながら、比較状態の変化しないコンパレータに対しては、バイアス電流を低減することができる電流供給回路、およびＡＤ変換回路を提供することが可能となる。
【図面の簡単な説明】
【図１】実施形態の回路ブロック図である。
【図２】実施形態の回路構成におけるＡＤ変換表である。
【図３】バイアス電圧発生回路の回路図である。
【図４】差動型コンパレータの回路図である。
【図５】差動型コンパレータの動作波形図である。
【図６】各コンパレータへのバイアス電圧の設定表である。
【図７】入力電圧ＶＩＮが電圧Ｖ８〜Ｖ９の電圧領域にある場合の各コンパレータのバイアス電流を示す図である。
【図８】コンパレータ間のバイアス電流差に対するオフセット電圧の関係を示す図である。
【図９】実施形態の変形例を示す回路ブロック図である。
【図１０】従来技術のＡＤ変換回路を示す回路図である。
【符号の説明】
（Ｖｂ）　　　　　　　　バイアス電流設定端子
Ｂ１乃至Ｂ１５、Ｂ２１乃至Ｂ３５
バイアス電流供給回路
ＢＣ　　　　　　　　　　バイアス電圧制御回路
Ｃ１乃至Ｃ１５、Ｃ２１乃至Ｃ３５
コンパレータ
ＣＴＡ、ＣＴＢ、ＣＴＣ　制御信号
Ｎ１乃至Ｎ１５　　　　　バイアス電圧線
Ｒ１乃至Ｒ１４　　　　　抵抗素子
ＲＦ１乃至ＲＦ１６　　　分圧抵抗
ＳＷ−Ａ、ＳＷ−Ｂ、ＳＷ−Ｃ
スイッチ部
ＯＵＴ１乃至ＯＵＴ１５、ＯＵＴ２１乃至ＯＵＴ３５
出力信号
Ｖ１乃至Ｖ１５　　　　　参照電圧
ＶＡ、ＶＢ、ＶＣ　　　　バイアス電圧
ＶＩＮ　　　　　　　　　入力電圧
ＶＲＨ　　　　　　　　　高電圧レベル
ＶＲＬ　　　　　　　　　低電圧レベル
【図１】
2004147258.tif 000003
【図２】
2004147258.tif 000004
【図３】
2004147258.tif 000005
【図４】
2004147258.tif 000006
【図５】
2004147258.tif 000007
【図６】
2004147258.tif 000008
【図７】
2004147258.tif 000009
【図８】
2004147258.tif 000010
【図９】
2004147258.tif 000011
【図１０】
2004147258.tif 000012