(57)【要約】【課題】絶縁基板表面に、２つのスイッチング素子を搭載した回路基板において、その導体層によるインダクタンスを低減したスイッチング回路基板を提供する。【解決手段】絶縁層を積層してなる絶縁基板１の表面に、入力側に位置するスイッチング素子４と、出力側に位置するスイッチング素子５と、を搭載し、入力側スイッチング素子４を電源に接続するための電源導体層２と、入力側スイッチング素子４と出力側スイッチング素子５とを接続するための接続導体層３，１５と、出力側スイッチング素子５をグランドに接続するためのグランド導体層１７と、を具備しており、グランド導体層１７を接続導体層３，１５によって絶縁層１ａ，１ｂを挟んで配置する。【選択図】図１
2004063810.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層を積層してなる絶縁基板の表面に、入力側に位置するスイッチング素子と、出力側に位置するスイッチング素子と、を搭載し、前記入力側スイッチング素子を電源に接続するための電源導体層と、前記入力側スイッチング素子と前記出力側スイッチング素子とを接続するための接続導体層と、前記出力側スイッチング素子をグランドに接続するためのグランド導体層と、を具備しており、前記接続導体層を前記絶縁層を挟んで対向する２つの導体層によって形成してなるとともに、該２つの導体層間に、前記グランド導体層を配置したことを特徴とするスイッチング回路基板。
【請求項２】
前記２つの導体層を前記絶縁層およびグランド導体を電気的に非接触状態で貫通するビア導体によって接続したことを特徴とする請求項１記載のスイッチング回路基板。
【請求項３】
絶縁層を積層してなる絶縁基板の表面に、入力側に位置するスイッチング素子と、出力側に位置するスイッチング素子と、を搭載し、前記入力側スイッチング素子を電源に接続するための電源導体層と、前記入力側スイッチング素子と前記出力側スイッチング素子とを接続するための接続導体層と、前記出力側スイッチング素子をグランドに接続するためのグランド導体層と、を具備しており、前記グランド導体層を前記絶縁層を挟んで対向する２つの導体層によって形成してなるとともに、該２つの導体層間に、前記接続導体層を配置したことを特徴とするスイッチング回路基板。
【請求項４】
前記２つの導体層を前記絶縁層を貫通するビア導体によって接続したことを特徴とする請求項３記載のスイッチング回路基板。
【請求項５】
前記接続導体層および／またはグランド導体層を厚さ３０μｍ以上の導体層によって形成したことを特徴とする請求項１乃至請求項４のいずれか記載のスイッチング回路基板。
【請求項６】
前記絶縁層の厚みが５０〜１０００μｍであることを特徴とする請求項１乃至請求項５のいずれか記載のスイッチング回路基板。
【請求項７】
前記絶縁層が、酸化アルミニウム、窒化アルミニウム、窒化珪素のうち１つを主成分とするセラミックスからなることを特徴とする請求項１乃至請求項６のいずれか記載のスイッチング回路基板。
【請求項８】
前記導体層が、少なくとも銅を１０体積％以上含有することを特徴とする請求項１乃至請求項７のいずれか記載のスイッチング回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、少なくとも２つのスイッチング素子を搭載したスイッチング回路基板の改良に関する。
【０００２】
【従来技術】
近年、半導体素子の高集積化に伴い、半導体素子から発生する熱の発熱密度が増加しつつある。半導体装置の故障、誤動作をなくすためには、素子そのものの効率や配線導体での損失を小さくし、発熱を抑制すると共に、発生した熱を効率よくモジュール外部に放散させる方法が求められている。さらに、動作の高速化という観点からも、信号の歪みや遅延の問題が発生し易くなってきていることから、配線導体に損失の小さい低抵抗の導体を用いることが求められている。低抵抗導体は導電率が高いと共に、熱伝導率が大きいことから、熱放散性にも優れた、低熱抵抗モジュールを構成する上でも都合がよい。
【０００３】
コンバータ回路やインバータ回路、アクチュエータ駆動用のドライバー回路など比較的大きな電流を流す必要のある大電流回路等は、従来、制御用回路とは別の基板に構成され、モジュール内の結線により接続されていたが、モジュール全体の小型化の要求が高まり、大電流回路と制御用回路を一体化する方向に進展している。
【０００４】
また、コンバータ等の用途においては、図３（ａ）平面図に示すように、絶縁基板４１の表面に、スイッチング素子４２、４３を搭載したスイッチング回路基板４４が用いられる。一般に、スイッチング回路基板４４においては、入力側スイッチング素子４２と、出力側スイッチング素子４３が実装搭載される。また、この回路基板には、スイッチング素子に電力を供給するための電源層４５や、スイッチング素子間を接続する接続導体層４６、さらにはグランド導体層４７などが設けられる。
【０００５】
このようなスイッチング回路基板４４においては、大電流回路自体の小型化、低コスト化、高効率化のためにスイッチング速度の高速化が進められており、回路のインダクタンスの低減とともに、配線導体層の抵抗の低減が大きな技術課題となってきている。
【０００６】
また、インダクタンスの低減方法としては、図３（ｂ）の断面図に示すように、絶縁基板４１の裏面にグランド導体層４８を設け、グランド導体層４７とビア導体４９によって接続することによって導体層４６とグランド導体層４８を流れる電流の方向を互いに逆にすることによって相互インダクタンスを小さくし、配線全体のインダクタンスを低減することが行われている。
【０００７】
また、配線導体層の低抵抗化に対して、従来のセラミックスを絶縁層とし、その表面あるいは内部にタングステンやモリブデンからなる配線導体層を形成する際、その厚みを厚くしたり、銅等の低抵抗材料を用いることが行われている。
【０００８】
【発明が解決しようとする課題】
スイッチング素子のオン・オフ時に発生する過電圧Ｖは、素子のオン、オフ時の電流Ｉの時間変化ｄＩ／ｄｔと配線のインダクタンスＬより決まり、Ｖ＝Ｌ・（ｄＩ／ｄｔ）となる。
【０００９】
このため、例えばスイッチング素子の高周波化が進み、電流の立ち上がり時間が従来の１／２になったとすると、ｄｉ／ｄｔは従来の２倍になる。配線導体層のインダクタンスが従来と同じであったとすると、過電圧Ｖは従来の２倍となり、スイッチング素子の耐電圧を越えてしまう場合が発生する。
【００１０】
このように電流値を変えずにスイッチング素子の高周波化を実現するには、配線導体層のインダクタンスを従来より大幅に小さくする必要が生じる。しかし、図３に示したような従来のインダクタンスの低減方法では、その効果が小さく、更なるインダクタンスの低減が求められている。
【００１１】
本発明は、このような要求に対して、絶縁基板表面に、２つのスイッチング素子を搭載した回路基板において、その導体層によるインダクタンスを低減したスイッチング回路基板を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明者等は、上記課題に対して検討を重ねた結果、２つのスイッチング素子を搭載するスイッチング回路基板において、電源導体層、接続導体層およびグランド導体層の配置を調整することによって、インダクタンスの低減を図ることができることを見出した。
【００１３】
即ち、本発明の第１のスイッチング回路基板は、絶縁層を積層してなる絶縁基板の表面に、入力側に位置するスイッチング素子と、出力側に位置するスイッチング素子と、を搭載し、前記入力側スイッチング素子を電源に接続するための電源導体層と、前記入力側スイッチング素子と前記出力側スイッチング素子とを接続するための接続導体層と、前記出力側スイッチング素子をグランドに接続するためのグランド導体層と、を具備しており、前記接続導体層を前記絶縁層を挟んで対向する２つの導体層によって形成してなるとともに、該２つの導体層間に、前記グランド導体層を配置したことを特徴とするものである。また、かかる回路基板においては、前記２つの導体層を前記絶縁層およびグランド導体を電気的に非接触状態で貫通するビア導体によって接続したことを特徴とする。
【００１４】
また、本発明は、第２のスイッチング回路基板として、絶縁層を積層してなる絶縁基板の表面に、入力側に位置するスイッチング素子と、出力側に位置するスイッチング素子と、を搭載し、前記入力側スイッチング素子を電源に接続するための電源導体層と、前記入力側スイッチング素子と前記出力側スイッチング素子とを接続するための接続導体層と、前記出力側スイッチング素子をグランドに接続するためのグランド導体層と、を具備しており、前記グランド導体層を前記絶縁層を挟んで対向する２つの導体層によって形成してなるとともに、該２つの導体層間に、前記接続導体層を配置したことを特徴とするものである。かかる回路基板においても、前記２つの導体層を前記絶縁層を貫通するビア導体によって接続したことを特徴とするものである。
【００１５】
上記の回路基板においては、いずれも前記接続導体層および／またはグランド導体層を厚さ３０μｍ以上の導体層によって形成することによって、低抵抗化を図ることができ、大電流化に対応することができる。前記絶縁層の厚みは、インダクタンス低減の点から、５０〜１０００μｍであることが適当である。
【００１６】
また、前記絶縁層が、酸化アルミニウム、窒化アルミニウム、窒化珪素のうち１つを主成分とするセラミックスからなることが回路基板の高強度化を図る上で重要であり、配線導体層の低抵抗化を図る上で、導体層には、少なくとも銅を１０体積％以上含有することが大電流化に対応できる。
【００１７】
【発明の実施の形態】
以下、本発明のスイッチング回路基板について、具体的な例を示す図１を参照しながら説明する。図１のスイッチング回路基板Ａによれば、絶縁層１ａ〜１ｃの積層体からなる絶縁基板１の表面には、導体層２、導体層３が被着形成されており、この導体層２の表面には、入力側に位置するスイッチング素子４が、導体層３の表面には、スイッチング素子２よりも出力側に位置するスイッチング素子５が実装搭載されている。
【００１８】
また、絶縁基板１の表面には、グランド導体層６が被着形成されている。
【００１９】
そして、導体層２は、電源用ワイヤ７と接続され、導体層２表面に実装された入力側スイッチング素子４に電流を供給している。また、スイッチング素子４には、信号制御用ワイヤ８が接続されている。導体層３は、スイッチング素子４とスイッチング素子５との接続導体層として機能し、スイッチング素子４は、導体層３とワイヤ９によって接続されており、導体層３上に実装されたスイッチング素子５と接続される。また導体層３には、出力用ワイヤ１２が接続されている。また、スイッチング素子５は、外回路から信号制御用ワイヤ１０によって制御されている。また、グランド導体層６は、グランド用ワイヤ１１ｂによって外部回路と接続している。
【００２０】
さらに、導体層２には、コンデンサ用パッド１３と、コンデンサ１４を介して接続されている。
【００２１】
本発明によれば、スイッチング素子４とスイッチング素子５との接続導体層として機能する導体層３と対向する絶縁基板１の内部に導体層１５が形成されており、導体層３と導体層１５は、絶縁層１ａ、１ｂを貫通して設けられたビア導体１６によって電気的に接続されている。これにより接続導体層を２層構造に形成している。
【００２２】
また、スイッチング素子５は、ワイヤ１１ａによってグランド導体層６に接続され、さらに絶縁基板１の内部には、グランド導体層６と絶縁層１ａを介して内部グランド導体層１７が形成されており、グランド導体層６は、絶縁層１ａを貫通して形成されたビア導体１８によって内部グランド導体層１７と接続されている。また、コンデンサ用パッド１３は、内部グランド導体層１７とビア導体１９によって接続されている。そして、この内部グランド導体層１７は、接続導体層となる２つの導体層３、１５によって挟持された構造からなる。
【００２３】
かかる構成によれば、電源用ワイヤ７より供給された電流は、信号制御用ワイヤ８からの適切な制御信号に従って、スイッチング素子４を通過し、ワイヤ９を通って、入力側スイッチング素子４と出力側スイッチング素子５とを接続する導体層３に流れる。
【００２４】
導体層３は、ビア導体１６によって導体層１５と接続されているために、電流は、導体層３と導体層１５を経由して、出力側スイッチング素子５がワイヤ１０を経由した制御信号によりオフの時、入力側スイッチング素子４はオンとなり、出力用ワイヤ１２より出力され、逆に、出力側スイッチング素子５がオンの時、入力側スイッチング素子４はオフとなり、出力用ワイヤ１２からは出力されない。
【００２５】
過電圧の原因となる入力側及び出力側スイッチング素子４、５のスイッチングに伴う高周波電流は、スイッチング素子４を通過し、ワイヤ９を通って導体層３に流れる。導体層３は、ビア導体１６によって導体層１５と繋がっているため、電流は、導体層３と導体層１５を経由して、出力側スイッチング素子５を通り、ワイヤ１１、グランド導体層６、ビア導体１８を経由し、内部グランド導体層１７を流れ、ビア導体１９、コンデンサ用パッド１３を経由して、コンデンサ１４に達し充放電される。
【００２６】
このような一連の回路において、スイッチング素子の高速化を実現するには、この経路のインダクタンスを低減する必要がある。
【００２７】
本発明によれば、図１の断面図に示すように、入力側スイッチング素子４と出力側スイッチング素子５との接続導体層である２つの導体層３、１５によって、出力側スイッチング素子５を接地するための内部グランド導体層１７を絶縁層１ａ，１ｂを介して上下方向から挟んだ構造とすることによって、高周波電流が伝播する際に配線の相互インダクタンスが極めて低くなり、低インダクタンス化が実現できるのである。
【００２８】
また、本発明のスイッチング回路基板の他の例を図２に示した。図２の回路基板Ｂによれば、絶縁基板２１の表面には、導体層２２、導体層２３、導体層２４、導体層２５、がそれぞれ独立して被着形成されている。
【００２９】
そして、導体層２２の表面には入力側のスイッチング素子２７が実装され、導体層２５の表面には、出力側のスイッチング素子２８が実装されている。導体層２３は、グランド導体層として機能する。
【００３０】
そして、導体層２２は、電源用ワイヤ２９と接続され、導体層２２表面に実装された入力側スイッチング素子２７に電流を供給している。また、スイッチング素子２７には、信号制御用ワイヤ３０が接続され、また、スイッチング素子２７は、導体層２４と信号制御用ワイヤ３１によって接続されている。
【００３１】
また、絶縁基板２１の内部には、絶縁層２１ａを介して内部導体層３２が形成されており、絶縁基板２１表面の導体層２４とビア導体３３によって接続されている。また、スイッチング素子２８が実装された導体層２５は、内部導体層３２とビア導体３４によって接続されている。
【００３２】
そして、導体層２５上に実装されたスイッチング素子２８は、信号制御用ワイヤ３５と接続され、絶縁基板１の外部回路に信号を伝達している。
【００３３】
また、出力側のスイッチング素子２８のグランド端子は、ワイヤ３６によってグランド導体層２３に接続されており、導体層２３は、ワイヤ３７によって外部回路と接続されている。また、導体層２５には、出力用ワイヤ３８が接続されている。さらに、導体層２２とグランド導体層２３とは、コンデンサ３９を介して接続されている。
【００３４】
また、絶縁基板２１の裏面には、グランド導体層４０が形成されており、絶縁基板２１表面のグランド導体層２３と、ビア導体４１によって電気的に接続されている。
【００３５】
かかる構成によれば、電源用ワイヤ２９より供給された電流は、信号制御用ワイヤ３０からの適切な制御信号に従って、スイッチング素子２７を通過し、ワイヤ３１を通って、入力側スイッチング素子２７と出力側スイッチング素子２８とを接続する導体層２４、ビア導体３３、内部導体層３２、ビア導体３４を経由して出力側スイッチング素子２８に流れる。これによって図１と同様な作動を示す。
【００３６】
かかる構成においては、入力側スイッチング素子２７と出力側スイッチング素子２８とを接続するための導体の１つである内部導体層３２が２つのグランド導体層２３、４０によって挟まれた構造からなる。かかる構造により、高周波電流が伝播する際に配線の相互インダクタンスが低くなり、低インダクタンス化が実現できる。
【００３７】
上記図１、図２の回路基板Ａ，Ｂにおいては、内部グランド導体層１７と導体層３または導体層１５間に存在する絶縁層１ａ，１ｂの厚み、図２の回路基板Ｂにおいては、内部導体層３２とグランド導体層２３、４０間に存在する絶縁層２１ａ，２１ｂの厚みは、絶縁層と導体層との界面でのクラックの発生を防止し、且つ高いインダクタンス低減効果を発揮する上で、５０〜１０００μｍ、特に５０〜５００μｍとすることが望ましい。
【００３８】
また、この回路基板における絶縁基板としては、高強度、高信頼性の点から、酸化アルミニウム、窒化アルミニウム、窒化珪素のうち１つを主成分とするセラミックスからなることが望ましい。高熱伝導性が要求されるものであれば、窒化アルミニウムが好適であり、熱衝撃性では窒化珪素、コストの観点では酸化アルミニウムが好適である。
【００３９】
また、絶縁基板の強度が低いと、配線導体層との熱膨張差により容易にクラックが発生するため、３点曲げ強度（ＪＩＳ　Ｒ１６０１）で３００ＭＰａ以上が望ましい。
【００４０】
また、上記の回路基板における種々の導体層や、ビア導体は、インダクタンスを低減する上では、これらの導体層が大きな電流が流れることが望ましい。そのためには、導体層の厚みが３０μｍ以上であることが望ましい。特に、図１において、グランド導体層１７、導体層３、導体層１５のうちの少なくとも１つを厚み３０μｍ以上の導体層によって形成することが望ましい。また、図２においては、グランド導体層２３、４０、内部導体層３２のうちの少なくとも１つを厚み３０μｍ以上の導体層によって形成することが望ましい。
【００４１】
なお、この導体層やビア導体は、金属粉末を含有する導体ペーストを印刷し、焼成したもので、特に前記セラミックスからなる絶縁基板と同時焼成して形成されたものであることが望ましい。
【００４２】
また、絶縁基板の表面や裏面に形成される導体層の場合には、セラミックスからなる絶縁基板の表面に３０μｍ以上の厚みの銅またはアルミニウムの金属の金属板を接合して形成したものであってもよい。
【００４３】
また、導体層の低抵抗化を図る上で、前記酸化アルミニウム、窒化珪素、窒化アルミニウムからなる絶縁基板と同時焼成して形成される導体層を形成する金属としては、タングステン（Ｗ）および／またはモリブデン（Ｍｏ）の材料を主成分とする配線導体からなることが望ましい。ただし、これらの金属成分の場合、低抵抗化には限界があるため、さらなる低抵抗化を図る上で、銅を１０体積％以上添加、含有することが望ましい。
【００４４】
銅を添加した配線材料を形成する場合は、銅の保形性を維持するため１４００℃前後で焼成する必要があるため、この温度で焼結可能な酸化アルミニウム系のセラミックスからなることが望ましい。具体的には、酸化アルミニウムに対して、焼結助剤としてＭｎＯ２を２．０〜１０．０重量％、ＳｉＯ２、ＭｇＯ、ＣａＯ、ＳｒＯの群から選ばれる少なくとも１種を０．４〜８重量％の割合で添加することが望ましく、前記銅を１０体積％以上含有する導体ペーストを印刷塗布し、１４００℃以下の非酸化性雰囲気中で焼成することによって形成することができる。
【００４５】
【実施例】
図１、図２、図３に示す回路基板を以下の手順で作成した。
・酸化アルミニウム粉末に対して、ＭｎＯ２を４重量％、ＳｉＯ２を３重量％、ＭｇＯを０．５重量％の割合で添加混合したもの
・窒化珪素粉末に対して、Ｙ２Ｏ３を３重量％、Ａｌ２Ｏ３を５重量％添加したもの・窒化アルミニウム粉末に対して、Ｙ２Ｏ３を５重量％添加したもの
の３種のセラミック組成物に対して、アクリル系樹脂バインダーと、トルエンを溶媒として混合してスラリーを調製した後、ドクターブレード法にて厚さ１００μｍのシート状に成形した。
【００４６】
一方、導体ペーストとして、平均粒径が５μｍのＣｕ粉末、平均粒径が６μｍのＷ粉末を表１の比率で配合し、アクリル系バインダーとをアセトンを溶媒として導体ペーストを調製した。
【００４７】
そして、表１に示す組み合わせによって、上記シート状成形体上に上記導体ペーストを用いて、焼成後の厚みが表１の割合でスクリーン印刷で回路パターンやビア導体を形成した。その後、各回路パターンを印刷したグリーンシートを積層し、表１に示す温度で焼成した。
【００４８】
作製した回路基板について、インピーダンスアナライザーを用いてコンデンサ用パッド１３から見たインピーダンスを測定し、インピーダンスの虚部からインダクタンスを求め、図３の構造におけるインダクタンスを１００とした時の相対比を表１に示した。
【００４９】
【表１】
2004063810.tif 000003
【００５０】
表１の結果から明らかなように、従来の構造である図３の回路基板においては、インダクタンスに対して、図１、図２の本発明の回路基板においては、インダクタンスは８０以下に低減することができた。
【００５１】
【発明の効果】
以上の通り、本発明のスイッチング回路基板によれば、絶縁基板表面に、少なくとも２つのスイッチング素子を搭載した回路基板において、その導体層によるインダクタンスを効果的に低減することができ、スイッチング回路基板の信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明のスイッチング回路基板の一例を説明するための（ａ）概略断面図と、（ｂ）ｘ−ｘ概略断面図である。
である。
【図２】本発明のスイッチング回路基板の他の例を説明するための（ａ）概略断面図と、（ｂ）ｙ−ｙ概略断面図である。
【図３】従来のスイッチング回路基板の一例を説明するための（ａ）概略断面図と、（ｂ）ｚ−ｚ概略断面図である。
【符号の説明】
１　絶縁基板
２、３、１５、　導体層
４　入力側スイッチング素子
５　出力側スイッチング素子
６　グランド導体層
７、９　電源用ワイヤ
８、１０　信号制御用ワイヤ
１１ａ，１１ｂ　グランド用ワイヤ
１２　出力用ワイヤ
１３　コンデンサ用パッド
１４　コンデンサ
１６、１８、１９　ビア導体
１７　内部グランド導体層
【図１】
2004063810.tif 000004
【図２】
2004063810.tif 000005
【図３】
2004063810.tif 000006