(57)【要約】【課題】プリント配線基板と半導体素子との接合強度を向上させる。【解決手段】配線パターンが形成されたプリント配線基板２上にリード端子１６付き半導体素子３が表面実装されるプリント回路板１において、プリント配線基板２と半導体素子３との間に、プリント配線基板２の厚さよりも薄い厚さを有するプリント配線基板２と半導体素子３との歪みを吸収する緩衝基板４が介在されている。【選択図】図１
2004363395.tif 000002
【特許請求の範囲】
【請求項１】
配線パターンが形成されたプリント配線基板上にリード端子付き半導体素子が表面実装されるプリント回路板において、
上記プリント配線基板と上記半導体素子との間に、上記プリント配線基板の厚さよりも薄い厚さを有する上記プリント配線基板と上記半導体素子との歪みを吸収する緩衝基板が介在されていることを特徴とするプリント回路板。
【請求項２】
上記緩衝基板は、上記半導体素子と略同一又は僅かに大きい面積を有することを特徴とする請求項１記載のプリント回路板。
【請求項３】
上記緩衝基板は、上記プリント配線基板上にコネクタを介して接続されていることを特徴とする請求項１記載のプリント回路板。
【請求項４】
上記緩衝基板は、一面側に実装される上記半導体素子のリードの接続部と、他面側に設けられる上記プリント配線基板との接続部とが上下方向で重ならないことを特徴とする請求項１記載のプリント回路板。
【請求項５】
配線パターンが形成されたプリント配線基板と、上記プリント配線基板上に表面実装されるリード端子付き半導体素子との間に介在され、上記半導体素子と上記プリント配線基板とを接続させるとともに上記プリント配線基板と上記半導体素子との歪みを吸収する緩衝基板において、
上記プリント配線基板の厚さよりも薄い厚さで形成されている緩衝基板。
【請求項６】
上記半導体素子と略同一又は僅かに大きい面積を有することを特徴とする請求項５記載の緩衝基板。
【請求項７】
上記プリント配線基板上にコネクタを介して接続されていることを特徴とする請求項５記載の緩衝基板。
【請求項８】
一面側に実装される上記半導体素子のリードの接続部と、他面側に設けられる上記プリント配線基板との接続部とが上下方向で重ならないことを特徴とする請求項５記載の緩衝基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリント配線基板上にリード付き半導体素子が表面実装されるプリント回路板及び、プリント配線基板とリード付き半導体素子との間に配設され、プリント配線基板と半導体素子との歪みを吸収する緩衝基板に関する。
【０００２】
【従来の技術】
従来より電子機器の小型化、高密度化、高性能化、低コスト化を実現するために、プリント配線基板表面のパッドに半導体素子をはんだ付けする表面実装方式が採用されている。表面実装方式では、図６に示すように、ＳＯＰ（ｓｍａｌｌ  ｏｕｔｌｉｎｅ  ｐａｃｋａｇｅ）やＱＦＰ（ｑｕａｄ  ｆｌａｔ  ｐａｃｋａｇｅ）等の半導体素子３１が、クリームはんだを塗布されたフットプリント３２上にリード端子３３が搭載され、リフローはんだ付けされることによりプリント配線基板３４表面に実装されている。
【０００３】
【発明が解決しようとする課題】
従来の半導体素子３１が表面実装されたプリント回路板３０では、電子機器に組み込まれた時、当該電子機器の動作時にプリント回路板３０が発熱すると、プリント配線基板３４や半導体素子３１に熱応力が加わる。半導体素子３１とこの半導体素子３１が実装されるプリント配線基板３４とは線膨張係数が異なることから、熱応力が加わることによって半導体素子３１のリード端子３３とプリント配線基板３４のフットプリント３２との接続部に歪みが生じる。そして、電子機器が使用される度にこのような歪みが生じることにより、リード端子３３とフットプリント３２との接続部のはんだ接合強度が低下してしまう。
【０００４】
また、ＳＯＰやＱＦＰ等のリード付き半導体素子３１が表面実装されたプリント回路板３４においては、リード端子３３とフットプリント３２との接続部に熱応力が集中してしまうため、特に接合強度対策が必要となる。
【０００５】
そこで、本発明は、リードを持つ電子部品が表面実装されたプリント回路板において、半導体素子とプリント配線基板との接合強度が向上されたプリント回路板及び、半導体素子とプリント配線基板とを接続させるとともにプリント配線基板と半導体素子との接合強度を向上させる緩衝基板を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明に係るプリント回路板は、配線パターンが形成されたプリント配線基板上にリード端子付き半導体素子が表面実装されるプリント回路板において、上記プリント配線基板と上記半導体素子との間に、上記プリント配線基板の厚さよりも薄い厚さを有する上記プリント配線基板と上記半導体素子との歪みを吸収する緩衝基板が介在されていることを特徴とする。
【０００７】
また、本発明に係る緩衝基板は、配線パターンが形成されたプリント配線基板と、上記プリント配線基板上に表面実装されるリード端子付き半導体素子との間に介在され、上記半導体素子と上記プリント配線基板とを接続させるとともに上記プリント配線基板と上記半導体素子との歪みを吸収する緩衝基板において、上記プリント配線基板の厚さよりも薄い厚さで形成されている。
【０００８】
このようなプリント回路板及び緩衝基板によれば、電子機器の使用によりプリント回路板が発熱したときにプリント配線基板と半導体素子との間に熱応力による歪みが生じた場合において、プリント配線基板の厚さよりも薄い厚さの緩衝基板が介在されているため、当該熱応力による歪みをより吸収することができ、プリント配線基板と半導体素子との接合強度の向上を図ることができる。
【０００９】
【発明の実施の形態】
以下、本発明が適用されたプリント回路板及び緩衝基板について、図面を参照しながら詳細に説明する。本発明が適用されたプリント回路板１は、図１に示すように、配線パターンが形成されたプリント配線基板２と、リード端子を備える半導体素子３と、一面に半導体素子３が実装されるとともに他面をプリント配線基板２上にはんだ付けされることにより半導体素子３とプリント配線基板２との応力歪みを吸収する緩衝基板４とを備える。
【００１０】
このプリント回路板１は、緩衝基板４を介して半導体素子３がプリント配線基板２上に接続されることにより、プリント回路板１が組み込まれた電子機器が使用されることによりプリント回路板１が発熱した場合にも、半導体素子３とプリント配線基板２との線膨張係数の違いにより生じる熱応力の歪みを緩衝基板４により吸収するため、半導体素子３とプリント配線基板２との接合強度が向上されるものである。
【００１１】
プリント配線基板２は、例えばガラスエポキシ樹脂に銅箔を積層して形成された銅張積層板に、フォトツールを用いたプリントエッチ法により配線パターン及び緩衝基板４との接続部５となるパッド７が形成されている。
【００１２】
パッド７は、図１に示すように、緩衝基板４とはんだ８によって接続されている。また、パッド７は、図示しない配線パターンと連続されることにより、配線パターンと後述する緩衝基板４に実装される半導体素子３とを電気的に接続している。
【００１３】
また、パッド７は、緩衝基板４の半導体素子３との接続部６と上下方向で重ならない位置に形成されている。すなわち、パッド７は、緩衝基板４の外縁部を除く内面側に対応して複数形成されている。一方半導体素子３は、リード端子を緩衝基板４の外縁部に接続されている。したがって、プリント配線基板２のパッド７と緩衝基板４との接続部５は、半導体素子３のリード端子の接続部６とは上下方向で重ならない位置とされている。
【００１４】
パッド７上にはんだ８を介して接続される緩衝基板４は、ガラスエポキシ樹脂を用いた銅張積層板からなり、図１乃至図３に示すように、半導体素子３が実装される実装面４ａと、実装面４ａと反対側にプリント配線基板２のパッド７と接続される接続面４ｂが形成されている。この緩衝基板４は、実装面４ａに半導体素子３のリード端子が搭載されるフットプリント９と、フットプリント９の各角形パッド１０と図示しない配線パターンによって連続された複数のランド１１が形成されている。この緩衝基板４は、半導体素子３の形態に応じて略矩形状に形成され、半導体素子３の大きさと略同一の大きさか僅かに大きい面積で形成されている。
【００１５】
また緩衝基板４は、プリント配線基板２の厚さよりも薄い厚さで形成されている。例えば、プリント配線基板２が厚さ１．６ｍｍに形成されているのに対して、緩衝基板４は、厚さ１．０ｍｍで形成されている。プリント回路板１は、プリント配線基板２と半導体素子３との間にプリント配線基板２よりも厚さの薄い緩衝基板４を介在させることにより、熱応力によるプリント配線基板２と半導体素子３間の歪みをより緩和させることができる。
【００１６】
フットプリント９は、実装される半導体素子３のリード端子に応じて複数の角形パッド１０が形成されてなる。角形パッド１０は、半導体素子３に設けられたリード端子に対応して緩衝基板４の外縁部に複数形成されている。また、角形パッド１０は、上述したように、プリント配線基板２のパッド７との接続部５と上下方向で重ならない位置に形成されている。
【００１７】
各角形パッド１０と連続されるランド１１は、図３に示すように、中心部に実装面４ａとプリント配線基板２のパッド７との接続面４ｂ間を接続する貫通孔１３が形成されている。貫通孔１３はメッキにより接続面４ａ側のランド１１ａと実装面４ｂ側のランド１１ｂとを接続する導電層１４が形成されている。接続面４ｂ側のランド１１ｂは、接続面４ｂ側に形成されたパッド１５と接続され、パッド１５がプリント配線基板２に形成されたパッド７とはんだ８を介して接続されている。これにより緩衝基板４は、半導体素子３を、角形パッド１０、貫通孔１３に形成された導電層１４及びパッド１５を介してパッド７と接続させ、プリント配線基板２の配線パターンと接続させている。
【００１８】
緩衝基板４に実装される半導体素子３は、ＱＦＰやＳＯＰ等のリード端子１５が形成された略矩形状の表面実装部品である。この半導体素子３は、相対向する一側縁及び他側縁に、又は外側縁全てにリード端子１６が複数形成されている。半導体素子３は、リード端子１６がフットプリント９の角形パッド１０上にはんだ付けされることにより緩衝基板４上に実装されている。
【００１９】
以上のような構成を有するプリント回路板１は、プリント配線基板２と半導体素子３との間に、緩衝基板４が介在されているため、プリント回路基板２が組み込まれた電子機器の使用時における発熱によってプリント配線基板２と半導体素子３との間に熱応力が生じた場合にも、緩衝基板４によってプリント配線基板２と半導体素子３との歪みを吸収することができる。
【００２０】
このとき、プリント回路板１は、緩衝基板４がプリント配線基板２の厚さよりも薄い厚さで形成されているため、プリント配線基板２と半導体素子３の熱応力による歪みをより吸収することができる。
【００２１】
このようなプリント回路板１は、プリント配線基板２及び緩衝基板４を形成した後、緩衝基板４上に半導体素子３を実装し、その後緩衝基板４をプリント配線基板２上に実装することにより形成されるものである。
【００２２】
プリント配線基板２は、ガラスエポキシ樹脂に銅箔を積層して形成された銅張積層板に、フォトツールを用いたプリントエッチ法により配線パターン及び緩衝基板４との接続部５にパッド７が形成される。
【００２３】
また、緩衝基板４も、プリント配線基板２と同様に、銅張積層板にフォトツールを用いたプリントエッチ法により半導体素子３との接続部６にリード端子１５が搭載されるフットプリント９が形成される。また、同様にランド１１が形成される。ランド１１は、貫通孔１３が穿設された後、メッキ法によって導電層１４が形成される。また、緩衝基板４は、実装面４ａ側のフットプリント９及び接続面４ｂ側のパッド１５除きソルダレジストが形成され、フットプリント９及びパッド１５のみにはんだが塗布されるようになっている。
【００２４】
そして、緩衝基板４は、図４（ａ）に示すように、接続面４ｂにはんだが印刷され、パッド１５にはんだが塗布される。また、緩衝基板４は、実装面４ａにはんだが印刷され、フットプリント９にはんだが塗布される。その後、緩衝基板４は、図４（ｂ）に示すように、フットプリント９上にリード端子１６が載置されることにより半導体素子３が搭載される。半導体素子３が搭載された緩衝基板４は、リフロー工程を経て、図４（ｃ）に示すように、半導体素子３が実装される。
【００２５】
また、プリント配線基板２は、図４（ｄ）に示すように、パッド７上にはんだが印刷される。そして、プリント配線基板２は、図４（ｅ）に示すように、パッド７上に緩衝基板４のパッド１５が対応するように搭載される。その後、リフロー工程を経て、図４（ｆ）に示すように、プリント配線基板２に緩衝基板４が実装され、プリント回路板１が形成される。
【００２６】
なお、本発明が適用されたプリント回路板１は、プリント配線基板２と緩衝基板４とをはんだではなく、コネクタ部材によって接続さてもよい。なお、以下の説明において、上述したプリント回路板１と同一の部材については同一の符号を付してその詳細を省略する。
【００２７】
このプリント回路板２０は、図５に示すように、配線パターンが形成されたプリント配線基板２と、リード端子を備える半導体素子３と、一面に半導体素子３が実装されるとともに他面をプリント配線基板２上にコネクタ接続されることにより半導体素子３とプリント配線基板２との応力歪みを吸収する緩衝基板４とを備える。
【００２８】
プリント配線基板２は、銅張積層板にフォトツールを用いたプリントエッチ法により配線パターンが形成されるとともに、緩衝基板４と接続されるコネクタジャック２１が配設されている。コネクタジャック２１は配線パターンと連続されており、緩衝基板４に設けられているコネクタプラグ２２と接続されることにより半導体素子３とプリント配線基板２の配線パターンとを接続する。
【００２９】
緩衝基板４は、上述したように、実装面４ａにフットプリント９が形成されるとともに、半導体素子３がはんだ付けされている。また緩衝基板４は、プリント配線基板２との接続面４ｂに、プリント配線基板２に配設されているコネクタジャック２１に接続されるコネクタプラグ２２が配設されている。コネクタプラグ２２は、実装面４ａ側に形成されたフットプリント９と上下方向において重ならない位置に形成されている。また、コネクタプラグ２２は、ランド１１の貫通孔１３に形成された導電層１４を介してフットプリント９と接続されている。これにより緩衝基板４は、半導体素子３を、角形パッド１０、貫通孔１３に形成された導電層１４及びコネクタプラグ２２を介してコネクタジャック２１と接続させ、プリント配線基板２の配線パターンと接続させている。
【００３０】
また、上述したように、緩衝基板４は、プリント配線基板２の厚さよりも薄い厚さで形成されている。例えば、プリント配線基板２が厚さ１．６ｍｍに形成されているのに対して、緩衝基板４は、厚さ１．０ｍｍで形成されている。したがって、プリント回路板２０は、プリント配線基板２と半導体素子３との間にプリント配線基板２よりも厚さの薄い緩衝基板を介在させることにより、熱応力によるプリント配線基板２と半導体素子３間の歪みをより緩和させることができる。
【００３１】
また、上記プリント回路板１，２０では緩衝基板４をガラスエポキシ樹脂を用いた銅張積層板により形成したが、ポリエステル、ポリイミド等の可撓性のあるプラスチックフィルムを用いたフレキシブルプリント配線基板を用いてもよい。
【００３２】
次いで、本発明が適用されたプリント回路板と、従来のプリント回路板との温度サイクル試験の結果について説明する。本発明者等が実施した温度サイクル試験は、プリント回路板１及び従来のプリント回路板が高温及び低温に曝された場合の耐性と、これら２つの温度間の温度変化に曝された場合の耐性を評価するもので、具体的には、冷熱衝撃試験槽（エスペック株式会社  ＴＳＡ−２０１Ｓ−Ｗ）内にプリント回路板１を挿入し、−２５℃（９分）〜２５℃（１分）〜１２５℃（９分）〜２５℃（１分）を１サイクルとして当該温度サイクル下に曝し、半導体素子のリード端子とプリント配線基板のパッドとの間の抵抗値の変化を測定した。
【００３３】
高温域又は低温域における抵抗値の変化率が、初期よりも１００％増加した時を故障と定義し、断続的な変化やノイズを排除するため２サイクル連続して変化率１００％増となった時点を採用した。
【００３４】
以上の条件で、本願が適用されたプリント回路板１と従来のプリント回路板について、ロット内の１％が累積的に故障するまでに要したサイクル数を測定した結果、従来のプリント回路板についてロット内の１％が累積的に故障するまでに要したサイクル数を１とすると、本願が適用されたプリント回路板１では略２倍のサイクルを要し、接続信頼性が向上されていることが分かった。
【００３５】
【発明の効果】
以上詳細に説明したように、プリント回路板は、プリント配線基板と半導体素子との間に、緩衝基板が介在されているため、プリント回路基板が組み込まれた電子機器の使用時における発熱によってプリント配線基板と半導体素子との間に熱応力が生じた場合にも、緩衝基板によってプリント配線基板と半導体素子との歪みを吸収することができる。
【００３６】
このとき、プリント回路板は、緩衝基板がプリント配線基板の厚さよりも薄い厚さで形成されているため、プリント配線基板と半導体素子の熱応力による歪みをより吸収することができる。この結果、プリント配線基板と半導体素子との接続強度を向上することができる。
【図面の簡単な説明】
【図１】本発明が適用されたプリント回路板を示す断面図である。
【図２】緩衝基板を示す平面図である。
【図３】緩衝基板を示す断面図である。
【図４】本発明が適用されたプリント回路板の製造工程を示す図である。
【図５】本発明が適用された他のプリント回路板を示す断面図である。
【図６】従来のリード付き半導体素子が表面実装されたプリント回路板を示す断面図である。
【符号の説明】
１  プリント回路板、２プリント配線板、３  半導体素子、４  緩衝基板、７  パッド、８  はんだ、９  フットプリント、１０  角形パッド、１１  ランド、１３  貫通孔、１４  導電層、１５  パッド、１６  リード端子
【図１】
2004363395.tif 000003
【図２】
2004363395.tif 000004
【図３】
2004363395.tif 000005
【図４】
2004363395.tif 000006
【図５】
2004363395.tif 000007
【図６】
2004363395.tif 000008