(57)【要約】【課題】ウエハ面積を有効に利用し、ＴＥＧを用いたプロセス評価とウエハテストとを効率的に行うと共に、プロセス評価時のＴＥＧの静電破壊を防止する。【解決手段】半導体装置用ウエハ１は、それぞれの半導体チップ２を切り出すための所定幅を有するダイシングライン３を挟んで配置された複数の半導体チップと、前記ダイシングライン上に配置されたプロセス評価用のテスト・エレメント・グループ４と、前記テスト・エレメント・グループと接続されていると共に、前記半導体チップと接続されており、前記半導体チップ側に配置された共用パッド６と、前記テスト・エレメント・グループの端子５と前記共用パッドとの間に設けられた第１スイッチ７ａと、前記半導体チップの内部回路と前記共用パッドとの間に設けられた第２スイッチ７ｂとを備える。【選択図】　　　　図１
2004047535.tif 000002
【特許請求の範囲】
【請求項１】
それぞれの半導体チップを切り出すための所定幅を有するダイシングラインと、
前記ダイシングラインを挟んで配置された複数の半導体チップと
を備え、
前記ダイシングラインは、プロセス評価用のテスト・エレメント・グループが配置され、
前記半導体チップは、内部回路と、パッドと、前記テスト・エレメント・グループと前記パッドとの間に設けられた第１スイッチと、前記パッドと前記内部回路との間に設けられた第２スイッチとを含むことを特徴とする半導体装置用ウエハ。
【請求項２】
前記半導体チップは、前記パッドと接続された入力保護回路をさらに備えることを特徴とする請求項１に記載の半導体装置用ウエハ。
【請求項３】
ウエハ上に形成された内部回路と、
前記内部回路と接続されたパッドと、
前記内部回路から前記パッドを介して外縁部まで延び、端部が前記外縁部で露出している配線と、
前記パッドと前記外縁部との間に設けられた第１スイッチと、
前記パッドと前記内部回路との間に設けられた第２スイッチと
を備え、
前記第１及び第２スイッチは、一方が開状態、他方が閉状態であって、連動して互いに異なる状態に制御されることを特徴とする半導体装置。
【請求項４】
印加される信号に応じて、前記第１及び第２スイッチを連動して互いに異なる状態に制御するスイッチパッドをさらに備えたことを特徴とする請求項３に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップが配置された半導体装置用ウエハ、特に、プロセス評価のためのＴＥＧが配置された半導体装置用ウエハに関する。
【０００２】
【従来の技術】
半導体装置は、多くの工程を経て製造される。まず、ウエハ上に半導体装置としての機能を果たす長方形状の部分と、該長方形状の部分を切り出す境界部分とが配置される。この長方形状の部分は「半導体チップ」と呼ばれ、境界部分は「ダイシングライン」と呼ばれる。その後、ウエハからそれぞれの半導体チップに切り出されて、外部配線等の工程を経て半導体装置となる。
【０００３】
この半導体装置の製造工程においては、多数の半導体チップが形成されたウエハ段階において、それぞれの半導体チップの特性評価やウエハ全体の特性評価を行うプロセス評価が重要となる。そこで、図８に示すように、半導体チップ５２がウエハ５１上に配置された際に、ウエハ５１上のダイシングライン５３上にトランジスタ、抵抗素子等が設けられ、これを用いてプロセス評価が行われる。このトランジスタ、抵抗素子等は、テスト・エレメント・グループ（Ｔｅｓｔ　ＥｌｅｍｅｎｔＧｒｏｕｐ：以下、「ＴＥＧ」という）５４と呼ばれる。このＴＥＧ５４とその端子に接続されたパッド５６はダイシングライン５３内に配置され、一方、半導体チップ５２の内部回路用パッド５７は半導体チップ側に配置される。図９は、ダイシングライン５３上におけるＴＥＧ５４とそのパッド５６の配置の一例を示す概略図である。上記パッド５６にＴＥＧ測定用のプローブを当ててプロセス評価が行われる。また、半導体チップ５２の内部回路用パッド５７を用いてウエハテストが行われる。
【０００４】
【発明が解決しようとする課題】
従来のようにダイシングライン５３上にＴＥＧ５４とＴＥＧ用のパッド５６とを配置しようとすると、パッド５６の占有面積が大きいため、ＴＥＧ５４の配置面積が制限され、ダイシングライン５３の面積を余分にとる必要がある。また、ＴＥＧ５４を用いたプロセス評価に用いられるパッド５６と、ウエハテストに用いられる半導体チップの内部回路用パッド５７とは異なるため、それぞれに用いられるプローブ等の治具が異なる。このため、ＴＥＧ５４を用いたプロセス評価とウエハテストとはそれぞれ別々に行われ、時間を要していた。
【０００５】
さらに、ダイシングライン５３上にＴＥＧ５４を置く領域を確保するために、ＴＥＧ５４のパッド５６に入力保護回路を設けることなく、パッド５６からＴＥＧの端子５５までメタル配線が直接接続されることが多い。このような場合、ＴＥＧ５４を用いたプロセス評価時に、ＴＥＧ５４が静電破壊される場合がある。
【０００６】
そこで、本発明の目的は、ウエハの面積を有効に利用することである。また、別の目的は、ＴＥＧを用いたプロセス評価とウエハテストとを効率的に行うことができるようにすることである。さらに別の目的は、プロセス評価の際にＴＥＧの静電破壊を防止することである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置用ウエハは、それぞれの半導体チップを切り出すための所定幅を有するダイシングラインと、
前記ダイシングラインを挟んで配置された複数の半導体チップと
を備え、
前記ダイシングラインは、プロセス評価用のテスト・エレメント・グループが配置され、
前記半導体チップは、内部回路と、パッドと、前記テスト・エレメント・グループと前記パッドとの間に設けられた第１スイッチと、前記パッドと前記内部回路との間に設けられた第２スイッチとを含むことを特徴とする。
【０００８】
また、本発明に係る半導体装置用ウエハは、前記半導体装置用ウエハであって、前記半導体チップは、前記パッドと接続された入力保護回路をさらに備えることを特徴とする。
【０００９】
本発明に係る半導体装置は、ウエハ上に形成された内部回路と、
前記内部回路と接続されたパッドと、
前記内部回路から前記パッドを介して外縁部まで延び、端部が前記外縁部で露出している配線と、
前記パッドと前記外縁部との間に設けられた第１スイッチと、
前記パッドと前記内部回路との間に設けられた第２スイッチと
を備え、
前記第１及び第２スイッチは、一方が開状態、他方が閉状態であって、連動して互いに異なる状態に制御されることを特徴とする。
【００１０】
また、本発明に係る半導体装置は、前記半導体装置であって、印加される信号に応じて、前記第１及び第２スイッチを連動して互いに異なる状態に制御するスイッチパッドをさらに備えたことを特徴とする。
【００１１】
【発明の実施の形態】
本発明の実施の形態に係る半導体装置用ウエハ、半導体装置及び半導体装置の製造方法について添付図面を用いて説明する。なお、図面において実質的に同一の部材には同一の符号を付している。
【００１２】
実施の形態１．
本発明の実施の形態１に係る半導体装置用ウエハについて、図１から図４を用いて説明する。この半導体装置用ウエハは、図１に示すように、それぞれの半導体チップ２ａ、２ｂを切り出すための所定幅を有するダイシングライン３と、該ダイシングライン３を挟んで配置された複数の半導体チップ２ａ、２ｂとを備える。ダイシングライン３は、プロセス評価用のテスト・エレメント・グループ（ＴＥＧ）４を含んでいる。半導体チップ２ａは、内部回路と、パッド６と、ＴＥＧ４とパッド６との間に設けられた第１スイッチ７ａと、パッド６と内部回路との間に設けられた第２スイッチ７ｂとを含んでいる。図１は、この半導体装置用ウエハを構成する半導体チップ２ａと、半導体チップ２ａ、２ｂ間のダイシングライン３の内側に配置されたＴＥＧ４の配置を示す概略図である。ＴＥＧ４の端子５に接続されるパッド６は半導体チップ２ａ側に設けられている。また、該パッド６は、半導体チップ２ａの内部回路にも接続されている。即ち、パッド６は、ＴＥＧ４用であると共に、半導体チップ２ａの内部回路用である共用パッド６として用いられる。さらに、この共用パッド６とＴＥＧ４の端子５との間に第１スイッチ７ａを備えると共に、共用パッド６と半導体チップ２ａの内部回路との間に第２スイッチ７ｂを備える。これによって、ＴＥＧ４を用いたプロセス評価の場合のプローブと、ウエハテスト用のプローブとを同一のものを利用できる。また、第１及び第２スイッチ７ａ、７ｂを切り替えることによって、ＴＥＧ４による測定時には、共用パッド６と半導体チップ２ａの内部回路との接続をオフにし、一方、ウエハテストの時には共用パッド６とＴＥＧ４との接続をオフにできる。これによって、ＴＥＧ４による測定時には、半導体チップ２ａの内部回路への影響を防止でき、ウエハテスト時にはＴＥＧへの影響を防止できる。さらに、共用パッド６は入力保護回路９に接続されているので、ＴＥＧ４を用いたプロセス評価時にもＴＥＧ４の静電破壊を生じにくくすることができる。
【００１３】
図２は、図１の半導体装置用ウエハのＡ−Ａ’線に沿った断面図にＴＥＧ４の投影図を重ねた断面投影図である。この半導体装置用ウエハでは、表面において、酸化層１１、ガラスコート層１２、ポリイミド層１３の順に積層されている。図２に示すように、共用パッド６は多層メタルプロセスによって形成され、下層メタルとビアホール１５を介して接続された最上層のメタルとで構成される。共用パッド６の下層メタルとダイシングライン３上のＴＥＧ４の端子５との間は配線８ａで接続され、下層メタルと半導体チップ２ａの内部回路とは配線８ｂ、８ｃで接続されている。なお、図２では入力保護回路９への配線８ｄは省略されている。また、半導体チップ２ａ，２ｂとダイシングライン３との境界部分には、メタルガード１４が設けられている。
【００１４】
なお、特開平５−４１４２９号公報に記載の半導体ＩＣウエハでは、チップを分割するスクライブ線領域にテスト用の抵抗素子１０、１１が設けられており、該抵抗１０、１１と接続された信号パッド３、４がチップ２ａ上に配置されている。しかし、上記半導体ＩＣウエハの場合には、上記公報の図１に示されているように、信号パッド３、４は抵抗素子１０、１１を介して直接にチップ２ａの内部回路と接続されているため、抵抗素子１０、１１を用いてテストを行った場合には、半導体チップ２ａ部分にも影響を与える場合があると考えられる。
【００１５】
図３及び図４は、共用パッド６を挟んで設けられた第１及び第２スイッチ７ａ、７ｂの回路図の例である。第１及び第２スイッチ７ａ、７ｂの構成について、図３及び図４を用いて説明する。第１及び第２スイッチ７ａ、７ｂは、それぞれＰＭＯＳトランジスタ２１とＮＭＯＳトランジスタ２２とを組み合わせたトランスファゲートによって構成されている。また、インバータ２３とスイッチパッド２４を配置し、スイッチパッド２４から与える信号電位に応じて、第１スイッチ７ａと第２スイッチ７ｂを連動して互いに反対の状態に制御することができる。即ち、一方が開状態、他方が閉状態となるように制御できる。これによってＴＥＧ４によるプロセス評価時と、ウエハテスト時において、第１及び第２スイッチ７ａ、７ｂを連動して制御することができる。
【００１６】
まず、ＴＥＧ４による測定時には、スイッチパッド２４にＨ電位を与える。スイッチパッド２４にＨ電位を与えると、第１スイッチ７ａはＯＮ（開状態）、第２スイッチ７ｂはＯＦＦ（閉状態）となり、共用パッド６はＴＥＧ４の端子と接続される。そこで、共用パッド６に信号を与えるとＴＥＧ４の端子５に伝達されるが、半導体チップ２ａの内部回路へは伝達されない。これにより、内部回路に影響を及ぼすことなくＴＥＧ４による測定を行うことができる。一方、ウエハテストの際には、スイッチパッドにＬ電位を与える。スイッチパッドにＬ電位を与えると、第１スイッチ７ａはＯＦＦ（閉状態）、第２スイッチ７ｂはＯＮ（開状態）となり、共用パッド６は内部回路と接続される。そこで、共用パッド６に信号を与えると内部回路に伝達されるが、ＴＥＧ４の端子５へは伝達されない。これにより、ＴＥＧ４による影響を受けることなくウエハテストを行うことができる。
【００１７】
また、ダイシング後の半導体チップに外部配線等を施して得られる半導体装置について説明する。この半導体装置は、ウエハ上に形成された内部回路と、内部回路と接続されたパッドと、内部回路からパッドを介して外縁部まで延び、端部が外縁部で露出している配線と、パッドと外縁部との間に設けられた第１スイッチと、パッドと内部回路との間に設けられた第２スイッチとを備える。この第１及び第２スイッチは、一方が開状態、他方が閉状態であって、連動して互いに異なる状態に制御される。特に、第１スイッチを閉状態、第２スイッチを開状態にしておくことによって、半導体装置の動作時には、外縁部に露出している端部からの影響を抑制することができる。
【００１８】
この半導体装置において、スイッチパッド２４に常にＬ電位を与えることによって、第１スイッチを閉状態、第２スイッチを開状態にしておくことができる。具体的には、図３において、スイッチパッド２４をＧＮＤピン（図示せず）にワイヤリングすることで、スイッチパッド２４に常にＬ電位を与えることができる。これにより、第１スイッチ７ａはＯＦＦ（閉状態）、第２スイッチ７ｂはＯＮ（開状態）となり、半導体チップ２ａの内部回路をパッド６に接続することができる。その一方、外縁部に露出する端部との接続を絶つことができる。また、図４に示す回路図では、図３の回路図と比較すると、スイッチパッド２４に同一の信号を与えた場合にも、第１及び第２スイッチ７ａ、７ｂの制御される状態は逆となる。この場合には、スイッチパッド２４をＶｃｃピン（図示せず）にワイヤリングすることで、スイッチパッド２４に常にＨ電位を与える。これにより、第１スイッチ７ａはＯＦＦ（閉状態）、第２スイッチ７ｂはＯＮ（開状態）となり、半導体チップ２ａの内部回路をパッド６に接続することができ、外縁部に露出する端部との接続を絶つことができる。また、第１及び第２スイッチ７ａ、７ｂの回路構成としては、図３又は図４の回路図のいずれによる構成であってもよい。さらに、レイアウト、パッド配置等に応じて適宜選択することができる。これ以外の別の回路構成であってもよい。
【００１９】
次に、この半導体装置用ウエハを用いた半導体装置の製造方法について説明する。半導体装置は、次の手順で作製される。
（ａ）それぞれの半導体チップ２ａ、２ｂを切り出すための所定幅を有するダイシングライン３と、該ダイシングライン３を挟んで複数の半導体チップ２ａ。２ｂをウエハ１上に配置する。
（ｂ）ダイシングライン３上に、プロセス評価用のテスト・エレメント・グループＴＥＧ４を配置する。
（ｃ）ＴＥＧ４と接続されていると共に、半導体チップ２ａの内部回路と接続された共用のパッド６を半導体チップ２ａ側に配置する。
（ｄ）ＴＥＧ４の端子５と共用パッド６との間に第１スイッチ７ａを設ける。
（ｅ）半導体チップ２ａの内部回路と共用パッド６との間に第２スイッチ７ｂを設ける。
なお、上記（ａ）から（ｅ）の各工程は実質的に同時に行われる。
（ｆ）ウエハ１からダイシングライン３に沿ってそれぞれの半導体チップ２ａ、２ｂを切り出す。
その後、切り出した半導体チップ２ａ、２ｂをワイヤボンディング、パッケージング等の工程を行うことによって半導体装置を作製することができる。
【００２０】
実施の形態２．
本発明の実施の形態２に係る半導体装置用ウエハについて、図５及び図６を用いて説明する。図５は、この半導体装置用ウエハの半導体チップ２とＴＥＧ４の配置を示す概略図である。図６は、半導体装置用ウエハのダイシングライン３上に配置した共用パッド６のレイアウトを示す概略図である。この半導体装置用ウエハは、実施の形態１に係る半導体装置用ウエハと比較すると、図５に示すように、複数の端子を有するＴＥＧ４と半導体チップ２との共用パッド６ａ、６ｂが半導体チップ２側に設けられている点で相違する。これによって、さらに共用パッド６ａ、６ｂを半導体チップ２ａ側に配置できるので、ダイシングライン３の面積を余分にとる必要がなく、ウエハの面積を効率的に利用できる。
【００２１】
さらに具体的には、この半導体装置用ウエハは、図６に示すように、ＴＥＧとして抵抗素子３４が用いられ、該抵抗素子３４の両端の端子５ａ、５ｂに接続する２つの共用パッド６ａ、６ｂが半導体チップ２ａ側にそれぞれ設けられている。この共用パッド６ａ、６ｂは、半導体チップ２ａの内部回路とそれぞれ接続されている。また、抵抗素子３４の一方の端子５ａと共用パッド６ａとの間には第１スイッチ７ａが設けられ、共用パッド６ａと半導体チップ２ａの内部回路との間には第２スイッチ７ｂが設けられている。さらに、抵抗素子３４の他方の端子５ｂと共用パッド６ｂとの間には第３スイッチ７ｃが設けられ、共用パッド６ｂと半導体チップ２ａの内部回路との間には第４スイッチ７ｂが設けられている。また、共用パッド６ａと第２スイッチ７ｂとの間の配線８ｂには入力保護回路９ａが接続され、共用パッド６ｂと第４スイッチ７ｄとの間の配線８ｅには入力保護回路９ｂが接続されている。
【００２２】
また、この半導体装置用ウエハでは、ウエハテストの際には第１スイッチ７ａ、７ｂはＯＦＦ（閉状態）となっているため抵抗素子３４によるショートを防止することができる。なお、この場合、第１スイッチ７ａ、７ｂがなければ、共用パッド６ａ、６ｂとの間は電気的にショートし、半導体チップ２ａの本来の特性が損なわれ、十分な機能を果たすことができない。
【００２３】
実施の形態３．
本発明の実施の形態３に係る半導体装置用ウエハについて、図７を用いて説明する。図７は、半導体装置用ウエハのダイシングライン上に配置した共用パッドのレイアウトを示す概略図である。この半導体装置用ウエハは、実施の形態２に係る半導体装置用ウエハと比較すると、図７に示すように、ダイシングライン３上に配置した抵抗素子３４の一方の端子５ｂに接続されたパッドをＴＥＧ専用パッド３６とし、内部回路には接続していない点で相違する。これによってＴＥＧ専用パッド３６を半導体チップ２ａ側に配置できるので、ダイシングライン３の面積を余分にとる必要がなく、ウエハの面積を効率的に利用できる。
【００２４】
【発明の効果】
本発明に係る半導体装置用ウエハによれば、ＴＥＧと接続されていると共に、半導体チップと接続された共用のパッドが半導体チップ側に配置されている。これによって、同一のプローブを用いてＴＥＧを用いたプロセス評価とウエハテストとを行うことができる。また、ダイシングラインの面積を余分にとる必要がなく、ウエハの面積を効率的に利用できる。さらに、共用パッドとＴＥＧとの間に第１スイッチを配置し、パッドと半導体チップの内部回路との間に第２スイッチを配置している。この第１及び第２スイッチを切り替えることで、ウエハテスト時と、ＴＥＧを用いたプロセス評価時とのそれぞれにおいて、半導体チップ、ＴＥＧに影響を与えないようにすることができる。
【００２５】
また、本発明に係る半導体装置用ウエハによれば、半導体チップは、パッドと接続された入力保護回路をさらに備えるので、ＴＥＧによるプロセス評価時にもＴＥＧの静電破壊を生じにくくすることができる。
【００２６】
本発明に係る半導体装置によれば、内部回路からパッドを介して外縁部まで延び、端部が外縁部で露出している配線と、パッドと外縁部との間に設けられた第１スイッチと、パッドと内部回路との間に設けられた第２スイッチとを備える。この第１及び第２スイッチは、一方が開状態、他方が閉状態であって、連動して互いに異なる状態に制御される。特に、第１スイッチを閉状態、第２スイッチを開状態にしておくことによって、半導体装置の動作時には、外縁部に露出している端部からの影響を抑制することができる。
【００２７】
また、本発明に係る半導体装置によれば、印加される信号に応じて、第１及び第２スイッチを連動して互いに異なる状態に制御するスイッチパッドをさらに備える。これによって、スイッチの切り替えをスイッチパッドへの信号印加によって容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置用ウエハのダイシングライン上に配置したＴＥＧ用であると共に、半導体チップの内部回路用である共用パッドのレイアウトを示す概略図である。
【図２】図１のＡ−Ａ’線に沿った断面投影図である。
【図３】第１及び第２スイッチに対応する回路図の例である。
【図４】第１及び第２スイッチに対応する別の回路図の例である。
【図５】本発明の実施の形態２に係る半導体装置用ウエハの半導体チップとＴＥＧの配置を示す概略図である。
【図６】本発明の実施の形態２に係る半導体装置用ウエハのダイシングライン上に配置した共用パッドのレイアウトを示す概略図である。
【図７】本発明の実施の形態３に係る半導体装置用ウエハのダイシングライン上に配置した共用パッドのレイアウトを示す概略図である。
【図８】従来のウエハ上における半導体チップとＴＥＧの配置を示す概略図である。
【図９】従来のダイシングライン上のＴＥＧの端子とパッドとの接続関係を示す概略図である。
【符号の説明】
１　ウエハ、２、２ａ、２ｂ　半導体チップ、３　ダイシングライン、４　ＴＥＧ、５、５ａ、５ｂ、５ｃ、５ｄ　端子、６、６ａ、６ｂ、６ｃ、６ｄ　パッド、７、７ａ、７ｂ、７ｃ、７ｄ　スイッチ、８、８ａ、８ｂ、８ｃ、８ｄ、８ｅ、８ｆ、８ｇ、８ｈ　配線、９、９ａ、９ｂ　入力保護回路、１１　酸化層、１２　ガラスコート層、１３　ポリイミド層、１４　メタルガード、１５　ビアホール、２１ａ、２１ｂ　ＰＭＯＳトランジスタ、２２ａ、２２ｂ　ＮＭＯＳトランジスタ、２３　インバータ、２４　スイッチパッド、３４　抵抗素子、３６　ＴＥＧ用パッド、５１　ウエハ、５２、５２ａ、５２ｂ　半導体チップ、５３　ダイシングライン、５４　ＴＥＧ、５５、５５ａ、５５ｂ、５５ｃ、５５ｄ　端子、５６、５６ａ、５６ｂ、５６ｃ、５６ｄ　ＴＥＧ用パッド、５７　半導体チップ用パッド
【図１】
2004047535.tif 000003
【図２】
2004047535.tif 000004
【図３】
2004047535.tif 000005
【図４】
2004047535.tif 000006
【図５】
2004047535.tif 000007
【図６】
2004047535.tif 000008
【図７】
2004047535.tif 000009
【図８】
2004047535.tif 000010
【図９】
2004047535.tif 000011