(57)【要約】【課題】複数の半導体チップやチップ部品を、一つの半導体チップを収納したパッケージの厚みと同等以下の厚みのパッケージ内に収納できる半導体装置を提供する。【解決手段】境界部１２の高さよりダウンセットされた第１のダイパッド１と、第１のダイパッド１上に搭載された第１の半導体チップ２と、複数本のインナーリード部３のうちの少なくとも１つを幅広にした第２のダイパッド４の上に搭載された厚みの薄いチップ形状の電子部品５と、金属細線６と、リード１１とを備え、各ダイパッド、各半導体チップ、各インナーリード部及び金属細線を封止樹脂体８で封止している半導体装置１００である。【選択図】　図１
2004047955.tif 000002
【特許請求の範囲】
【請求項１】
第１のダイパッドと、
第２のダイパッドと、
前記第１のダイパッドに搭載された第１の半導体チップと、
前記第２のダイパッドに搭載されたチップ形状の電子部品と、
前記第１のダイパッドの周辺に配置された複数本のリードと、
前記第１の半導体チップ及び前記チップ形状の電子部品と前記リードとを電気的に接続する複数の金属細線と、
前記第１のダイパッド、前記第２のダイパッド、前記リードのそれぞれの一部、前記第１の半導体チップ、前記チップ形状の電子部品及び前記金属細線を樹脂により一体的にモールド封止した封止樹脂体と
を備え、
前記リードのそれぞれは、前記封止樹脂体中にモールド封止されているインナーリード部と、当該封止樹脂体の外側に突出しているアウターリード部とを有し、
前記第１のダイパッドは、前記リードにおける前記インナーリード部と前記アウターリード部との境界部よりも下方に設けられており、
前記チップ形状の電子部品は、前記第１の半導体チップよりも小さい形状であり、
前記第２のダイパッドは、少なくとも１つの前記インナーリード部の少なくとも一部を幅広にして形成されており、前記第１のダイパッドの前記第１の半導体チップを搭載している面と同じ側の面に前記チップ形状の電子部品を搭載している、半導体装置。
【請求項２】
前記チップ形状の電子部品の厚みは、前記第１の半導体チップの厚みの略半分であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記チップ形状の電子部品は、チップキャパシタ又は第２の半導体チップであることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の半導体チップには、スイッチング素子及び当該スイッチング素子の制御回路が形成されており、
前記チップ形状の電子部品は、ダイオード単体チップである
ことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記封止樹脂体の厚みは、１ｍｍ以下であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項６】
前記第１のダイパッドの、前記第１の半導体チップを搭載した面とは反対側の面は、前記封止樹脂体から露出していることを特徴とする請求項１又は２に記載の半導体装置。
【請求項７】
前記第２のダイパッドは、前記リードにおける前記インナーリード部と前記アウターリード部との境界部よりも下方に設けられていることを特徴とする請求項１から５までのいずれか一つに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特にリードフレームに複数の素子を搭載して形成された半導体装置に関するものである。
【０００２】
【従来の技術】
リードフレームのダイパッド部の片面に１個もしくは複数個の半導体チップを搭載し樹脂で封止した半導体装置が広く用いられている。現在使用されている典型的な半導体装置の第１の事例として、１４ピンのＳＯＰ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｐａｃｋａｇｅの略称）の構造図を図５に示す（例えば、特許文献１参照。）。図５（Ａ）は半導体装置の平面構造図であり、図５（ｂ）は側面構造図であり、図５（ｃ）は平面構造図（Ａ）中のＡ−Ａ’の断面構造図である。
【０００３】
図５に示されているように、ダイパッド１０１上にはベアチップ１０２が配置され、そのベアチップ１０２は外部回路との電気的導通を図るためにリード１０７とボンディングワイヤ１０６によって接続されている。これらダイパッド１０１、ベアチップ１０２、及びリード１０７を含む基体は、パッケージモールド１０８によって封止されている。
【０００４】
また、第２の事例として、複数個の半導体チップを内蔵した半導体装置の断面構造図を図６に示す（例えば、特許文献１参照。）。なお、図６（ａ）と図６（ｂ）とは、断面の位置が異なる。図６に示すように、ダイパッド１０１の表面上に第１のベアチップ１０２が搭載されており、またそのダイパッド１０１の裏面上には第２のベアチップ２０２が搭載されている。これらベアチップ１０２，２０２は互いに同一のチップである。第１のベアチップ１０２は、ダイパッド１０１と同一のリードフレーム上に存在するリード１０７のインナーリード部１０７ａにボンディングワイヤ１０６によって接続されている。第２のベアチップ２０２は、ダイパッド１０１の下方に配置された第２のリードフレーム上に存在するリード２０７のインナーリード部２０７ａにボンディングワイヤ２０６によって接続されている。そして、これらは、パッケージモールド１０８によって封止されている。
【０００５】
【特許文献１】
特開平８−２７９５９０号公報
【０００６】
【発明が解決しようとする課題】
上述した従来の半導体装置において、ダイパッドの片方の面に半導体チップを搭載している構造の第１の事例では、同一パッケージ内に搭載できる半導体チップの数は１個であり、半導体装置内の集積度が小さい。
【０００７】
一方、図６に示す第２の事例の半導体装置では、１つのリードフレームのダイパッドの上面及び下面の両面にそれぞれ半導体チップを搭載する構造となっているので、半導体装置内の集積度は高められる。しかしながら、リードフレームへ半導体チップを搭載するチップマウント作業や、搭載された半導体チップの電極と各インナーリード間を金属細線で接続するワイヤーボンディング作業を、同一のリードフレームの上面側及び下面側の両方に実施する必要があるために、製造工程が複雑となるという問題点がある。例えば、一方の半導体チップを組み立てた後、他方の組立作業を行う際に、先に組み立てた半導体チップを押さえ付けることになり、そのことが組立不良品を発生させる要因となり、その問題点を排除するために特殊な組立設備が必要となるという不都合があった。
【０００８】
また、１つのリードフレームの両面にそれぞれ半導体チップを搭載するため、パッケージ厚が厚くなり、パッケージを収納するための大きな実装空間が必要となるため、電子機器の高密度実装には不向きであるという点でも問題であった。
【０００９】
本発明は、上記課題を解決するもので、複数の半導体チップやチップ部品を、一つの半導体チップを収納したパッケージの厚みと同等以下の厚みのパッケージ内に収納できる半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の半導体装置は、第１のダイパッドと、第２のダイパッドと、前記第１のダイパッドに搭載された第１の半導体チップと、前記第２のダイパッドに搭載されたチップ形状の電子部品と、前記第１のダイパッドの周辺に配置された複数本のリードと、前記第１の半導体チップ及び前記チップ形状の電子部品と前記リードとを電気的に接続する複数の金属細線と、前記第１のダイパッド、前記第２のダイパッド、前記リードのそれぞれの一部、前記第１の半導体チップ、前記チップ形状の電子部品及び前記金属細線を樹脂により一体的にモールド封止した封止樹脂体とを備え、前記リードのそれぞれは、前記封止樹脂体中にモールド封止されているインナーリード部と、当該封止樹脂体の外側に突出しているアウターリード部とを有し、前記第１のダイパッドは、前記リードにおける前記インナーリード部と前記アウターリード部との境界部よりも下方に設けられており、前記チップ形状の電子部品は、前記第１の半導体チップよりも小さい形状であり、前記第２のダイパッドは、少なくとも１つの前記インナーリード部の少なくとも一部を幅広にして形成されており、前記第１のダイパッドの前記第１の半導体チップを搭載している面と同じ側の面に前記チップ形状の電子部品を搭載している。
【００１１】
前記チップ形状の電子部品の厚みは、前記第１の半導体チップの厚みの略半分であることが好ましい。
【００１２】
前記チップ形状の電子部品は、チップキャパシタ又は第２の半導体チップであることが好ましい。
【００１３】
ある好適な実施形態において、前記第１の半導体チップには、スイッチング素子及び当該スイッチング素子の制御回路が形成されており、前記チップ形状の電子部品は、ダイオード単体チップである。
【００１４】
前記封止樹脂体の厚みは、１ｍｍ以下であることが好ましい。
【００１５】
ある好適な実施形態において、前記第１のダイパッドの、前記第１の半導体チップを搭載した面とは反対側の面は、前記封止樹脂体から露出している。
【００１６】
ある好適な実施形態において、前記第２のダイパッドは、前記リードにおける前記インナーリード部と前記アウターリード部との境界部よりも下方に設けられている。
【００１７】
【発明の実施の形態】
以下に、この発明に係る半導体装置について、図面を参照しながら詳細に説明する。以下の図面においては、説明の簡潔さのために、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
【００１８】
ここでは本発明の一実施形態に係るマルチチップ型の半導体装置を１０ピンＴＳＳＯＰ（Ｔｈｉｎ　Ｓｈｒｉｎｋ　Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｐａｃｋａｇｅ）に適用した場合について説明する。
【００１９】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置１００の模式的な構造図であり、図１（ａ）は１０ピンのＴＳＳＯＰの上面から透視した透視図、図１（ｂ）は図１（ａ）のＡ−Ａ’線断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ’線断面図である。
【００２０】
本実施形態の半導体装置１００は、第１のダイパッド１とその上に搭載された第１の半導体チップ２と、第２のダイパッド４とその上に搭載されたチップ形状の電子部品５と、第１のダイパッド１の周りに配置された複数本のリード１１，１１，１１，…とを備えている。そして、第１の半導体チップ２とリード１１，１１，１１，…及びチップ形状の電子部品５とリード１１は、複数の金属細線６，６，６，…により電気的に接続されている。これら２つのダイパッド１，４、第１の半導体チップ２、チップ形状の電子部品５、各リード１１，１１，１１，…の一部及び金属細線６，６，６，…は、樹脂により一体的にモールド封止されており、この樹脂による封止部分が封止樹脂体８である。
【００２１】
各リード１１，１１，１１，…は、インナーリード部３，３，３，…とアウターリード部７，７，７，…とを有しており、インナーリード部３，３，３，…は、樹脂により封止されており封止樹脂体８中にモールド封止されている状態になっている。アウターリード部７，７，７，…は、封止樹脂体８の外側に突出しており、インナーリード部３，３，３，…とアウターリード部７，７，７，…の境界部１２は、リード１１，１１，１１，…と封止樹脂体８の表面との交差部分であり、別言するとリード１１，１１，１１，…の封止樹脂体８中に存する部分と封止樹脂体８の外側に存する部分との境界部分である。
【００２２】
複数のリード１１，１１，１１，…のうちの一本は、第１のダイパッド１と連結しており第１のダイパッド１を支持している。このリード１１’はグラウンド用のリードであり、グラウンド用インナーリード部３’とグラウンド用アウターリード部７’とを有している。
【００２３】
第１のダイパッド１、第２のダイパッド４及び各リード１１，１１，１１，…は、リードフレームとして作製されているが、樹脂封止工程の後ではリードフレームの外枠（図示せず）から切り離されて図１に示す形状となっている。第１のダイパッド１は、各リード１１，１１，１１，…の延びる方向に直交して延びる２本の支持リード１’，１’によってリードフレームの外枠に連結されていて、第１のダイパッド１を支持して固定していた。しかし、図１に示す本実施形態の半導体装置１００では、外枠から切断されて、支持リード１’，１’のみが残っている。これらの支持リード１’，１’とグラウンド用インナーリード部３’とで、第１のダイパッド１は３方向に支持されて固定されている。
【００２４】
本実施形態では、インナーリード部３，３，３，…のうちの一つが幅広となって第２のダイパッド４を形成している。第２のダイパッド４を形成しているインナーリード部３は、他のインナーリード部３，３，３，…よりも、少なくとも隣り合う他のインナーリード部３，３よりも幅広に形成されていて、その上にチップ形状の電子部品５が搭載されている。チップ形状の電子部品５が搭載される面は、第１のダイパッド１のチップ搭載面と同じ側の面である。
【００２５】
複数のインナーリード部３，３，３，…は、各先端部１３，１３，１３，…を少し幅広にして封止樹脂体８とのかみ合いを持たせて、インナーリード部３，３，３，…自身が封止樹脂体８から抜け落ちない構造になっている。
【００２６】
第２のダイパッド４は、第１のダイパッド１の周辺に所定間隔で配列された複数のインナーリード部３，３，３，…の一つを幅広にして形成されているため、隣接するインナーリード部３との離間距離によりダイパッド面積が制限されることになり、あまり大きなダイパッド面積を確保できない。そこで、第１のダイパッド１には比較的大面積の半導体チップ等を搭載して、第２のダイパッド４には、第１のダイパッド１に搭載される半導体チップ２よりも小さいチップ形状の電子部品５（ダイオードのような小さい単体素子などのチップ部品）を搭載する。
【００２７】
また、第１の半導体チップ２の基板底部は、銀ペースト又は金などのロウ材（図示せず）により第１のダイパッド１上に固着されると共に、第１のダイパッド１との間で電気的な導通も図られている。従って、この第１の半導体チップ２は、グラウンド用アウターリード部７’、グラウンド用インナーリード部３’及び第１のダイパッド１によって接地されることからシールド効果も得られ、実装されたプリント基板（図示せず）上のその他の周辺ＩＣ（図示せず）からの飛来ノイズの影響を受けにくく、第１の半導体チップ１内に集積化された電子回路が安定に動作する。
【００２８】
図１（ｂ）に示すように、第１のダイパッド１はインナーリード部３，３，３，…の高さからダウンセットされている。インナーリード部３，３，３，…は、インナーリード部３，３，３，…とアウターリード部７，７，７，…との境界部１２，１２，１２，…から水平に延びているので、第１のダイパッド１は境界部１２よりも下方に設けられていると言うこともできる。従って、第１のダイパッド１上に搭載した第１の半導体チップ２の上を覆う樹脂厚を厚くすることができ、第１の半導体チップ２内に高耐圧スイッチング素子を集積化しても、十分な絶縁耐圧を確保することが出来る。
【００２９】
絶縁耐圧の確保について更に説明をする。リードフレームを用い、樹脂により封止された従来の半導体装置は、そのパッケージ厚み（封止樹脂体８の厚み）が、例えば約１ｍｍである場合には、耐電圧が３０Ｖ程度の半導体チップを搭載している。耐電圧が１００〜２００Ｖの半導体チップを搭載する半導体装置は、約１．５ｍｍのパッケージ厚みが必要である。つまり、半導体チップ上の樹脂を充分厚くしなければ、絶縁耐圧が十分確保できないからである。
【００３０】
しかしながら、本実施形態の半導体装置１００は、第１のダイパッド１がインナーリード部３，３，３，…とアウターリード部７，７，７，…との境界部１２，１２，１２，…よりも下方に設けられているので、従来の半導体装置と比べると、同じパッケージ厚みであっても半導体チップ上の樹脂厚みを本実施形態の方がより厚くすることができ、従って従来よりもパッケージ厚みを小さくしても充分な絶縁耐圧を確保することが出来る。
【００３１】
第１の半導体チップ２上の樹脂厚を最小限にしてパッケージ全体の樹脂厚を薄くすることにより、封止樹脂体８の厚みを１ｍｍ以下にすることも可能になる。本実施形態では、リード１１や第１および第２のダイパッド１，４の厚みが約１３０μｍのリードフレームと、厚みが約３００μｍの第１の半導体チップ１を用い、第１のダイパッド１のダウンセット量（下方へのシフト距離）を約１８０μｍとして、封止樹脂体８の厚みを約１ｍｍにしている。
【００３２】
次に、チップ形状の電子部品５に関して説明をする。ワイヤーボンディング工程では、金属細線６のワイヤー長を或る程度以上長くしないと、ワイヤーボンディング動作がスムーズに行われず、また、金属細線６の水平方向（第１のダイパッド１のチップ搭載面と平行な方向）の距離が短くなるほど、ボンディング後の金属細線６の頂点が高くなる傾向を持つ。第２のダイパッド４上のチップ形状の電子部品５と隣のインナーリード部３とを接続する金属細線６は、その長さが短いために、チップ形状の電子部品５と隣接したインナーリード部３との間を接続する金属細線６の頂点が高くなり易く、その金属細線６上の樹脂厚みは薄くなってしまう傾向がある。このように、金属細線６上の樹脂厚みが薄くなると、半導体装置１００の絶縁耐圧が十分確保できず、高電圧をかけたときに半導体装置１００が破損するおそれがあり、好ましくない。
【００３３】
しかし、本実施形態では第２のダイパッド４上に搭載するチップ形状の電子部品５の厚さを約１５０μｍ厚まで研磨して、第１の半導体チップ２の厚さ（約３００μｍ厚）の約半分にすることにより、チップ形状の電子部品５上の樹脂厚を十分に確保することができ、絶縁耐圧を確保することができる。また、チップ形状の電子部品５上の樹脂厚に余裕が出来ることから、パッケージ全体の厚さを薄くすることが可能となる。
【００３４】
特に、第１の半導体チップ２内に高耐圧のスイッチング素子が形成されている場合には、金属細線６上の樹脂厚は絶縁耐圧を考慮して十分に厚くする必要があり、第１のダイパッド１をダウンセットすることにより、パッケージ厚みを薄くする事と絶縁耐圧を確保する事を同時に達成することができる。
【００３５】
ここで、第１の半導体チップ２を用いたスイッチング電源回路を図４に示す。第１の半導体チップ（ＩＣ）２には、スイッチング素子としてパワートランジスタ２４と、そのスイッチング素子の制御回路２５が形成されている。スイッチング電源回路は、このＩＣ２以外にコイル２６，ダイオード２２及びキャパシタ２３を有している。本実施形態では、チップ形状の電子部品５として、第２の半導体チップであるダイオード２２を用いており、半導体装置１００内にはＩＣ２とダイオード２２とが一緒に封止されている。
【００３６】
また、その他の事例としてスイッチング電源回路以外の電子回路を構成する場合には、ダイオード２２に代えて電子部品５としてのチップ状のキャパシタ２３を用いてもよい。この場合は、第１の半導体チップ２の外付け部品となるチップ部品を同じパッケージ内に収納した上でパッケージ全体の厚みを薄くすることができる。
【００３７】
また、チップ形状の電子部品５がダイオード２２の単体チップである場合、ダイオード２２はチップサイズが小さいため、通常の半導体チップ（第１の半導体チップ２）の厚みより薄くしても、具体的には第１の半導体チップの約半分の厚みにしても、ワイヤボンディング工程やダイスボンディング工程等の組立工程におけるストレスに耐えることができる。このため、第２の半導体チップであるダイオード２２の単体チップを第２のダイパッド４上に搭載し、図４に示すスイッチング素子（パワートランジスタ２４）およびその制御回路２５を集積化した第１の半導体チップ２を第１のダイパッド１上に搭載することにより、コイル２６をそのスイッチング素子でスイッチング制御して、そのコイル２６の誘起電圧をダイオード２２で整流するスイッチング電源回路を同一パッケージ内に収納したスイッチング電源用の半導体装置１００を薄型で小型に構成することができる。しかも、第１の半導体チップ２の周辺部品をチップ部品として同一パッケージ内に取り込むことができるため、周辺部品の少ないスイッチング電源用半導体装置を実現できる。
【００３８】
ここで、スイッチング電源回路用の整流ダイオードとしては、順方向ダイオード電圧ＶＦの小さいショットキーダイオードが好ましいことを言っておく。そして、半導体装置の組み立ての容易性のみを配慮すると、集積回路（第１の半導体チップ２）とダイオードとを同一のシリコン基板上に作り込んだ方が有利であることは明らかである。しかし、以下の２つの点で問題となり、第１の半導体チップ２上の集積回路とショットキーダイオードとを同一のシリコン基板上に作り込むことは困難である。
【００３９】
まず、第１点目は、ショットキーダイオードの代わりに第１の半導体チップ２内に形成された一般のダイオードを整流回路に利用すると、一般のダイオードは順方向ダイオード電圧が大きいために、整流動作による電力損失が大きくなるという不都合が生じるという点である。
【００４０】
第２点目は、ショットキーダイオードを第１の半導体チップ２上の集積回路と同一のシリコン基板上に作り込むために、バリアメタルを堆積した半導体ウエハを拡散炉に投入すると、その拡散炉が汚染されるため、その汚染によってバリアメタルを用いない一般の半導体素子（トランジスタ、サイリスタ、ダイオード等）の電気的特性が変質して、半導体装置の歩留まりが低下する点である。
【００４１】
しかし、本実施形態では、ショットキーダイオードと集積回路とを別々に作り込むために、上述の不都合は生じることがなく、ショットキーダイオードのチップを第２のダイパッド４に搭載することにより、整流動作の電力損失を小さくして、電源効率を高めたスイッチング電源用の半導体装置１００を薄型且つ小型にできる。
【００４２】
本実施形態では、第２のダイパッド４は、一つのインナーリード部３のほぼ全体を幅広にし、その幅も第１のダイパッド１に向かって延びる方向において実質的に同じとしているが、チップ形状の電子部品５の大きさ、半導体装置１００全体の大きさ、第２のダイパッド４の位置およびインナーリード部３，３，３，…の数や配置などによりインナーリード部３の一部のみを幅広にして第２のダイパッド４としてもよい。その場合は、幅広にする部分にインナーリード部の先端部が含まれることが好ましい。また、２つ以上のインナーリード部３を用いて第２のダイパッド４としてもよい。その場合は、インナーリード部３同士を連結させてもよい。
【００４３】
チップ形状の電子部品５の厚みは、組立強度を確保し、且つ半導体装置１００全体の絶縁耐圧を確保するため、第１の半導体チップ２の厚みの３０％以上７０％以下であることが好ましく、より好ましくは４０％以上６０％以下である。
【００４４】
第１のダイパッド１の面積を大きくして、第１の半導体チップ２とチップ形状の電子部品５との両方を第１のダイパッド１上に搭載することも考えられるが、この場合は、第１の半導体チップ２とチップ形状の電子部品５とのグラウンド配線が共通となり、スイッチング電源用の半導体装置１００のようにグラウンド配線を共通に出来ないものには適用できない。
【００４５】
また、第１のダイパッド１を２つ形成することも考えられるが、この場合は半導体装置１００の面積が大きくなってしまうと共に、チップ形状の電子部品５を搭載したダイパッドとインナーリード部３とを接続する金属細線６が余分に必要になるため、好ましくない。
【００４６】
（第２の実施形態）
図２は本発明の第２の実施形態の一例を示す半導体装置２００の要部断面構造図である。第２の実施形態では、インナーリード部３，３，３，…とアウターリード部７，７，７，…との境界部１２，１２，１２，…の高さから、第１のダイパッド９を上述した第１の実施形態（図１に図示）よりも更に下方に設けて、その第１のダイパッド９の裏面を封止樹脂体８から露出させた構造となっている。
【００４７】
この構造により、パッケージ厚みを大きくしなくても第１の半導体チップ２及び金属細線６上の樹脂厚を厚くすることが可能であり、第１の半導体チップ２上に更に高耐圧のスイッチング素子を搭載することが可能になる。また、封止樹脂体８の裏面から露出した第１のダイパッド９は、自身の裏面を放熱面として第１の半導体チップ２の発熱を熱放散することができ、第１のダイパッド９を露出しない場合と比べてパッケージの許容損失を大きくすることができる。また、実装するプリント基板（図示せず）上の導体箔（銅箔等）と第１のダイパッド９の裏面を半田付けして実装すると、実装時の放熱効果を更に高めることができ、実質的なパッケージ許容損失を更に高めることができる。
【００４８】
（第３の実施形態）
図３は本発明の第３の実施形態の一例を示す半導体装置３００の要部断面構造図である。第３の実施形態の半導体装置は、第１の実施形態（図１に図示）と対比すると、第２のダイパッド１０がインナーリード部３，３，３，…とアウターリード部７，７，７，…との境界部１２，１２，１２，…の高さよりも下方に形成された構造となっている点で異なり、その他の点は第１の実施形態と同じである。
【００４９】
この構造により、第２のダイパッド１０上に搭載したチップ形状の電子部品５上の樹脂厚が厚くなり、チップ形状の電子部品５と隣接するインナーリード部３とを接続する金属細線６上の樹脂厚を厚くして、チップ形状の部品５の絶縁耐圧を高めることが可能である。
【００５０】
そして、詳細図は省略するが、ダウンセット量を大きくして裏面を露出した第１のダイパッド９と、境界部１２，１２，１２，…の位置よりダウンセットした第２のダイパッド１０との組み合わせを採用すると、第１の半導体チップ２及びチップ形状の電子部品５上の樹脂厚に余裕が生じて、更に絶縁耐圧を高めることができるだけでなく、パッケージ全体の厚みより小さくすることが可能である。つまり、本発明の第２の実施形態と第３の実施形態とを組み合わせると、許容損失の大きな面実装パッケージを薄型で且つ小型に構成できる。
【００５１】
【発明の効果】
以上に説明したように、本発明の半導体装置によると、第１のダイパッドをインナーリード部とアウターリード部との境界部よりも下方に設け、インナーリード部の少なくとも１つを幅広にして第２のダイパッドとし、２つのダイパッドの同じ側の面にそれぞれ第１の半導体チップと、小型のチップ部品とをそれぞれ搭載しているので、樹脂厚の薄い同一のパッケージ内に収納して高密度実装を可能にできると共に、半導体チップ上の樹脂厚を確保して絶縁耐圧を高めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の模式パッケージ構造を示す図であり、
（ａ）はパッケージの上面から透視した透視図、
（ｂ）は図１（ａ）中のＡ−Ａ’線に沿った断面図、
（ｃ）は図１（ａ）中のＢ−Ｂ’線に沿った断面図である。
【図２】本発明の第２の実施形態に係る半導体装置の断面構造を示す断面構造図である。
【図３】本発明の第３の実施形態に係る半導体装置の断面構造を示す断面構造図である。
【図４】本発明の実施形態の回路構成を示す回路図である。
【図５】従来の代表的な半導体装置を示す断面構造図である。
【図６】従来のマルチチップを搭載する半導体装置を示す断面構造図である。
【符号の説明】
１，９　　　　　　　　　　第１のダイパッド
２　　　　　　　　　　　　第１の半導体チップ
３　　　　　　　　　　　　インナーリード部
４，１０　　　　　　　　　第２のダイパッド
５　　　　　　　　　　　　チップ形状の電子部品（第２の半導体チップ）
６　　　　　　　　　　　　金属細線
７　　　　　　　　　　　　アウターリード部
８　　　　　　　　　　　　封止樹脂体
１１　　　　　　　　　　　リード
１２　　　　　　　　　　　境界部
２２　　　　　　　　　　　ダイオード
２３　　　　　　　　　　　キャパシタ
２４　　　　　　　　　　　パワートランジスタ（スイッチング素子）
２５　　　　　　　　　　　制御回路
１００，２００，３００　　半導体装置
【図１】
2004047955.tif 000003
【図２】
2004047955.tif 000004
【図３】
2004047955.tif 000005
【図４】
2004047955.tif 000006
【図５】
2004047955.tif 000007
【図６】
2004047955.tif 000008