(57)【要約】【課題】光電変換素子に蓄積された電荷の転送速度を向上させるとともに、受光部の外周に設けた周辺回路部のキャパシタの形成を容易に行なうことができるＣＭＯＳ型固体撮像素子及びその製造方法を提供する。【解決手段】受光部の各光電変換素子に接続した転送ゲート電極は、第１転送ゲート電極と、第２転送ゲート電極の２層構造とするとともに、第２転送ゲート電極は、第１転送ゲート電極と積重した積層部と、第１転送ゲート電極と積重しない非積層部とから構成する。周辺回路部に形成するキャパシタの第１キャパシタ用電極は第１転送ゲート電極の形成とともに形成し、キャパシタの第２キャパシタ用電極は第２転送ゲート電極の形成とともに形成する。【選択図】　　図１
2004063627.tif 000002
【特許請求の範囲】
【請求項１】
受光部の各光電変換素子に接続した転送ゲート電極は、第１転送ゲート電極と、第２転送ゲート電極の２層構造とするとともに、第２転送ゲート電極は、第１転送ゲート電極と積重した積層部と、第１転送ゲート電極と積重しない非積層部とから構成したことを特徴とするＣＭＯＳ型固体撮像素子。
【請求項２】
受光部の各転送ゲート形成領域に第１転送ゲート電極を形成し、同第１転送ゲート電極を絶縁膜で被覆した後、一部を第１転送ゲート電極に積層させながら第２転送ゲート電極を形成することを特徴とするＣＭＯＳ型固体撮像素子の製造方法。
【請求項３】
受光部の外周には、周辺回路を形成する周辺回路部を設け、同周辺回路部に形成するキャパシタの第１キャパシタ用電極と第２キャパシタ用電極は、第１転送ゲート電極の形成とともに第１キャパシタ用電極を形成し、第２転送ゲート電極の形成とともに第２キャパシタ用電極を形成することを特徴とする請求項２記載のＣＭＯＳ型固体撮像素子の製造方法。
【請求項４】
光電変換素子は、第１転送ゲート電極にオフセット層を積層した後、同第１転送ゲート電極とオフセット層とを用いてセルフアラインにより不純物を注入して形成することを特徴とする請求項２または請求項３記載のＣＭＯＳ型固体撮像素子の製造方法。
【請求項５】
第１転送ゲート電極上に形成したオフセット用絶縁膜を除去した後、第１転送ゲート電極を絶縁膜で被覆し、その後、第２転送ゲート電極を形成することを特徴とする請求項４記載のＣＭＯＳ型固体撮像素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型固体撮像素子及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、固体撮像素子は受光部と出力回路とで構成しており、同固体撮像素子を用いた製品を製造する場合には、固体撮像素子の出力回路から出力した出力信号を処理するための信号処理用素子を別途必要としていた。
【０００３】
しかし、昨今の固体撮像素子を用いた製品の小型化、軽量化、低消費電力化に関する要求にともなって、信号処理用素子に設けていた処理回路自体も固体撮像素子の受光部周辺に形成して、１つの固体撮像素子ですべての処理を可能とし、信号処理用素子を不要とすることが行われている。
【０００４】
かかる固体撮像素子としては、特にＣＭＯＳ型固体撮像素子が小型化及び低コスト化、さらに低消費電力化に有利であることが知られており、ＣＭＯＳ構造を有する光電変換素子を形成した受光部の周辺に、所要の回路からなる周辺回路部を設けることにより１つのＣＭＯＳ型固体撮像素子を形成している。
【０００５】
かかる周辺回路部には、回路素子の一つとして電荷を蓄積するためのキャパシタを形成しているが、同キャパシタでは、容量を所定値以上に形成可能とするとともに、生産プロセスのバラツキの影響による容量変動を抑制すべく、光電変換素子に接続したゲート電極と同様に多結晶シリコンを用いてキャパシタ用電極を形成している。
【０００６】
かかるキャパシタを具備するＣＭＯＳ型固体撮像素子は、以下のように形成している。
【０００７】
まず、図５（ａ）のＣＭＯＳ型固体撮像素子となるＮ型半導体基板１０１の要部断面図に示すように、Ｎ型半導体基板１０１には、例えばＬＯＣＯＳ（Ｌｏｃａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）技術によって素子分離膜１０２を形成し、その後、所要の領域に不純物を選択的に注入してウエル領域１０３を形成し、さらに、ＮＭＯＳトランジスタあるいはＰＭＯＳトランジスタの形成領域に、所要の不純物を注入して拡散層１０４を形成している。
【０００８】
なお、図５において、向かって左側に光電変換素子を形成する受光部Ｌを、向かって右側に受光部Ｌの外周に設けた周辺回路部Ｒを示している。
【０００９】
さらに、Ｎ型半導体基板１０１上面には、熱シリコン酸化膜からなるゲート絶縁膜１０５を形成し、その後、Ｎ型半導体基板１０１上面には、減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により第１多結晶シリコン膜、及び第１シリコン窒化膜を成膜し、同第１シリコン窒化膜上に第１フォトレジストを塗布して、同第１フォトレジストからなる第１エッチングパターン１０６を形成している。
【００１０】
そして、第１エッチングパターン１０６を用いて第１シリコン窒化膜及び第１多結晶シリコン膜のエッチングを行なうことにより、図５（ｂ）に示すように、転送ゲート電極１０７を形成している。また、転送ゲート電極１０７上には、第１シリコン窒化膜からなる転送ゲート絶縁膜１０８を形成している。
【００１１】
また、周辺回路部Ｒにトランジスタを形成する場合には、第１エッチングパターン１０６によってトランジスタ形成領域１０９にも第１多結晶シリコン膜及び第１シリコン窒化膜を残存させて、トランジスタ用ゲート電極１０７ｒ、及びトランジスタ用ゲート絶縁膜１０８ｒを形成している。
【００１２】
その後、第１エッチングパターン１０６を除去した後に、Ｎ型半導体基板１０１上面には第２フォトレジスト１１０を塗布し、図５（ｃ）に示すように、同第２フォトレジスト１１０をパターンニングしてＮ型半導体基板１０１の光電変換素子形成領域１１１上方に開口部１１２を設け、同開口部１１２から光電変換素子形成領域１１１にヒ素（Ａｓ）を注入し、光電変換素子１１３を形成している。このとき、転送ゲート電極１０７の一部を開口部１１２内に露出させ、同転送ゲート電極１０７をマスクとして不純物注入を行なうセルフアラインによって光電変換素子１１３を形成している。
【００１３】
そして、第２フォトレジスト１１０を除去し、図５（ｄ）に示すように、Ｎ型半導体基板１０１上面には減圧ＣＶＤ法により絶縁膜１１４を成膜している。
【００１４】
次いで、周辺回路部Ｒのキャパシタ形成領域１１５にキャパシタを形成すべく、Ｎ型半導体基板１０１上面には減圧ＣＶＤ法により第２多結晶シリコン膜を成膜し、さらに、同第２多結晶シリコン膜上面には第３フォトレジストを塗布し、同第３フォトレジストからなる第２エッチングパターン１１６を形成している。
【００１５】
そして、第２エッチングパターン１１６を用いて第２多結晶シリコン膜のエッチングを行なうことにより、図５（ｄ）に示すように、第１キャパシタ用電極１１７を形成している。
【００１６】
次いで、第２エッチングパターン１１６を除去し、第１キャパシタ用電極１１６表面には熱酸化によって熱酸化絶縁膜１１８を成膜した後、減圧ＣＶＤ法によりＮ型半導体基板１０１上に第３多結晶シリコン膜を成膜し、さらに、同第３多結晶シリコン膜上面には第４フォトレジストを塗布し、同第４フォトレジストからなる第３エッチングパターン１１９を形成している。
【００１７】
そして、第３エッチングパターン１１９を用いて第２多結晶シリコン膜のエッチングを行なうことにより、図５（ｅ）に示すように、第１キャパシタ用電極１１７上に第２キャパシタ用電極１２０を形成して、キャパシタを形成している。
【００１８】
この後、第３エッチングパターン１１９を除去し、以降、層間絶縁膜形成や配線形成などの通常の必要な工程を経て、受光部Ｌの各光電変換素子１１３上にマイクロレンズ及び／またはカラーフィルターを形成してＣＭＯＳ型固体撮像素子を形成している。
【００１９】
【発明が解決しようとする課題】
しかしながら、上記したように構成したＣＭＯＳ型固体撮像素子においては、各光電変換素子に接続した転送ゲート電極が単層であるために、光電変換素子に蓄積された電荷の転送を制御する転送ゲート電極に起因した転送速度に限界が生じやすく、転送効率のさらなる向上が困難となって、ＣＭＯＳ型固体撮像素子全体の性能向上が困難となっていた。
【００２０】
また、上記したように、周辺回路部に形成するキャパシタの第１キャパシタ用電極と第２キャパシタ用電極は、受光部の各光電変換素子に接続して形成する転送ゲート電極とは別個に形成しているために、転送ゲート電極と、第１キャパシタ用電極と、第２キャパシタ用電極との各形成作業を、別々に計３回にわたり行なわなければならなかった。すなわち、電極となる多結晶シリコン膜の成膜、同多結晶シリコン膜のパターンニング、形成した電極への絶縁膜の形成を計３回にわたって行なわなければならず、製造工程が長くなり、製造コストが高騰するという問題があった。
【００２１】
さらに、不純物をＮ型半導体基板に注入することによって光電変換素子を形成する際に、転送ゲート電極の一部をマスクとして不純物を注入するセルフアラインによって光電変換素子を形成するため、転送ゲート電極の厚みが小さいと同転送ゲート電極下にも不純物が注入されて、光電変換素子に蓄積された電荷の転送不良を生起し、光電変換素子特性にバラツキを生起するという問題があった。
【００２２】
【課題を解決するための手段】
そこで、本発明のＣＭＯＳ型固体撮像素子では、受光部の各光電変換素子に接続した転送ゲート電極を、第１転送ゲート電極と、第２転送ゲート電極の２層構造とするとともに、第２転送ゲート電極は、第１転送ゲート電極と積重した積層部と、第１転送ゲート電極と積重しない非積層部とから構成した。
【００２３】
また、本発明のＣＭＯＳ型固体撮像素子の製造方法では、受光部の各転送ゲート形成領域に第１転送ゲート電極を形成し、同第１転送ゲート電極を絶縁膜で被覆した後、一部を第１転送ゲート電極に積層させながら第２転送ゲート電極を形成することとした。
【００２４】
また、受光部の外周には、周辺回路を形成する周辺回路部を設け、同周辺回路部に形成するキャパシタの第１キャパシタ用電極と第２キャパシタ用電極は、第１転送ゲート電極の形成とともに第１キャパシタ用電極を形成し、第２転送ゲート電極の形成とともに第２キャパシタ用電極を形成することとしたことにも特徴を有するものである。
【００２５】
さらに、光電変換素子は、第１転送ゲート電極にオフセット層を積層した後、同第１転送ゲート電極とオフセット層とを用いてセルフアラインにより不純物を注入して形成することとしたことにも特徴を有するものである。
【００２６】
しかも、第１転送ゲート電極上に形成したオフセット用絶縁膜を除去した後、第１転送ゲート電極を絶縁膜で被覆し、その後、第２転送ゲート電極を形成することとしたことにも特徴を有するものである。
【００２７】
【発明の実施の形態】
本発明のＣＭＯＳ型固体撮像素子及びその製造方法では、ＣＭＯＳ型固体撮像素子の受光部に配設する各光電変換素子の形成において、光電変換素子に接続させて形成するＣＭＯＳ構造の転送ゲート電極を、第１転送ゲート電極と、第２転送ゲート電極の２層構造としているものであり、特に、第２転送ゲート電極は、第１転送ゲート電極と積重した積層部と、第１転送ゲート電極と積重しない非積層部とにより構成し、第２転送ゲート電極の積層部を第１転送ゲート電極に重合、すなわちオーバーラップさせたオーバーラップ構造としているものである。
【００２８】
以下において、「オーバーラップ」とは、２層構造のうちの一方の層を、他方の層に一部の領域だけ重合させ、残りの領域は重合させていない構造を指すものとし、そのような構造を「オーバーラップ構造」と呼ぶことにする。
【００２９】
光電変換素子に接続した転送ゲート電極を、オーバーラップ構造とした第１転送ゲート電極と第２転送ゲート電極とで構成することにより、第１転送ゲート電極と第２転送ゲート電極とで異なるクロックを用いて転送制御を行なうことができ、光電変換素子に蓄積された電荷の転送速度を向上させることができる。
【００３０】
また、受光部の外周に設けた周辺回路部に、第１キャパシタ用電極と第２キャパシタ用電極とを具備するキャパシタを形成する場合に、受光部における第１転送ゲート電極の形成とともに第１キャパシタ用電極を形成し、第２転送ゲート電極の形成とともに第２キャパシタ用電極を形成した場合には、第１転送ゲート電極と第２転送ゲート電極とからなる転送ゲート電極の形成後に、周辺回路部のキャパシタを形成する必要がなく、製造工程の短縮化をはかることができる。
【００３１】
特に、製造工程が短縮化されることによって製造コストを低減させることができるだけでなく、製造工程中に行なわれる熱負荷工程を削減することができ、熱拡散作用にともなう光電変換素子及び同光電変換素子に接続した制御素子の特性劣化を防止できる。
【００３２】
また、光電変換素子を形成する際に、あらかじめ第１転送ゲート電極を形成し、同第１転送ゲート電極にオフセット層を積層し、同第１転送ゲート電極とオフセット層とを用いてセルフアラインにより不純物注入を行なった場合には、オフセット層によって第１転送ゲート電極の厚みの嵩上げを行なうことができるので、セルフアラインによる不純物注入の際に第１転送ゲート電極の下側に不純物が注入されること防止できる。従って、光電変換素子に蓄積された電荷の転送不良の生起を防止でき、光電変換素子特性におけるバラツキを抑制できる。
【００３３】
また、光電変換素子の形成後に、第１転送ゲート電極上に第２転送ゲート電極を形成する際に、第１転送ゲート電極上に形成したオフセット用絶縁膜を除去した後に第１転送ゲート電極を絶縁膜で被覆し、その後、第２転送ゲート電極を形成する場合には、第１転送ゲート電極を絶縁膜で確実に被覆して所要の耐圧特性を有するようにできる。
【００３４】
以下において、図面に基づいて本発明の実施の形態をさらに詳説する。図１は、ＣＭＯＳ型固体撮像素子となるＮ型半導体基板１の要部断面図であり、向かって左側に光電変換素子を形成する受光部Ｌを、向かって右側に受光部Ｌの外周に設けた周辺回路部Ｒを示している。
【００３５】
本実施の形態におけるＣＭＯＳ型固体撮像素子は、Ｎ型半導体基板１に形成しており、図１（ａ）に示すように、同Ｎ型半導体基板１には、例えばＬＯＣＯＳ技術によって素子分離膜２を形成し、その後、所要の領域に不純物であるリン（Ｐ）やヒ素（Ａｓ）、あるいはホウ素（Ｂ）や二フッ化ホウ素（ＢＦ２）を選択的に注入してウエル領域３を形成し、さらに、ＮＭＯＳトランジスタあるいはＰＭＯＳトランジスタの形成領域に、所要の不純物を注入して拡散層４を形成している。なお、素子分離膜２はＬＯＣＯＳ技術による形成に限定するものではなく、ＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）等の分離方法を用いてもよい。
【００３６】
さらに、Ｎ型半導体基板１上面には、熱シリコン酸化膜からなる第１ゲート絶縁膜５を形成し、その後、図１（ｂ）に示すように、Ｎ型半導体基板１上面には、減圧ＣＶＤ法により第１多結晶シリコン膜を成膜し、次いで、同多結晶シリコン膜上面に減圧ＣＶＤ法により第１シリコン窒化膜を成膜し、次いで、同第１シリコン窒化膜上に第１フォトレジストを塗布している。
【００３７】
そして、第１フォトレジストは、所定のパターンに露光して現像することにより第１エッチングパターン６とし、同第１エッチングパターン６を用いて第１シリコン窒化膜及び第１多結晶シリコン膜のエッチングを行なうことにより、図１（ｂ）に示すように、受光部Ｌの転送ゲート形成領域７に、第１多結晶シリコン膜からなる第１転送ゲート電極８と、同第１転送ゲート電極８上に積層した第１シリコン窒化膜からなる第１転送ゲート絶縁膜９と、同第１転送ゲート絶縁膜９上に積層した第１エッチングパターン６を残存させるとともに、周辺回路部Ｒのキャパシタ形成領域１０に、第１多結晶シリコン膜からなる第１キャパシタ用電極１１と、同第１キャパシタ用電極１１上に積層した第１シリコン窒化膜からなる第１キャパシタ絶縁膜１２と、同第１キャパシタ絶縁膜１２上に積層した第１エッチングパターン６を残存させ、第１転送ゲート電極８と第１キャパシタ用電極１１とを同時に形成している。
【００３８】
その後、第１エッチングパターン６は除去せず、そのままＮ型半導体基板１上面には、第２フォトレジストを塗布している。
【００３９】
同第２フォトレジストは、光電変換素子１３を形成すべくＮ型半導体基板１の光電変換素子形成領域１４にヒ素（Ａｓ）を注入するためのマスクとなるものであり、光電変換素子形成領域１４上方に開口部１５を設けるように第２フォトレジストを露光して現像し、図１（ｃ）に示すように、光電変換素子形成パターン１６を形成している。
【００４０】
特に、光電変換素子形成パターン１６に設けた開口部１５は、光電変換素子形成領域１４に隣接した第１転送ゲート電極８の一部を開口部１５内に露出させ、露出した第１転送ゲート電極８をマスクとして不純物を注入することにより光電変換素子１３を形成している。
【００４１】
特に、第１転送ゲート電極８の上部には、第１フォトレジストからなる第１エッチングパターン６を残存させており、同第１エッチングパターン６がオフセット層Ｆとなることにより、不純物の注入時に、第１転送ゲート電極８の下側に不純物が注入されることを防止でき、セルフアラインによる確実な不純物注入を行なうことができる。
【００４２】
不純物注入による光電変換素子１３の形成後、光電変換素子形成パターン１６を除去し、次いで、第１エッチングパターン６を除去している。
【００４３】
その後、Ｎ型半導体基板１には、図１（ｄ）に示すように、減圧ＣＶＤ法によりシリコン酸化膜１７を成膜し、さらに、同シリコン酸化膜１７上にシリコン窒化膜１８を積層し、シリコン窒化膜１８の膜厚分をＲＩＥ（反応性イオンエッチング）によってエッチバックすることにより、第１転送ゲート電極８及び第１キャパシタ用電極１１を絶縁膜で被覆している。
【００４４】
このとき、たとえば、図２に示すように、シリコン酸化膜１７及びシリコン窒化膜１８で第１転送ゲート電極８及び第１キャパシタ用電極１１を被覆する絶縁膜を形成するのではなく、熱酸化によって第１転送ゲート電極８側面及び第１キャパシタ用電極１１側面に熱酸化膜絶縁膜１９を形成した場合には、熱酸化膜の特性上、第１転送ゲート電極８側面及び第１キャパシタ用電極１１側面には膨出が生じ、膨出部２０が形成される。
【００４５】
かかる膨出部２０は、後述するように第１転送ゲート電極８上面及び第１キャパシタ用電極１１上面に成膜した第２多結晶シリコン膜を成膜し、所要のレジストパターンによって同第２多結晶シリコン膜をエッチングして除去した際に、膨出部２０下方の窪み空間２１内に第２多結晶シリコン膜の残渣が生じるおそれがあった。
【００４６】
窪み空間２１内に第２多結晶シリコン膜の残渣が生じた場合、隣り合った第１転送ゲート電極８間、あるいは隣り合った第１キャパシタ用電極１１間でショートを生起するおそれがあるが、上記したように、シリコン酸化膜１７及びシリコン窒化膜１８で第１転送ゲート電極８及び第１キャパシタ用電極１１を被覆する絶縁膜を形成することにより、そのおそれを解消することができる。
【００４７】
第１転送ゲート電極８及び第１キャパシタ用電極１１を絶縁膜で被覆した後、受光部Ｌの転送ゲート形成領域７に熱シリコン酸化膜からなる第２ゲート絶縁膜２２を形成し、その後、Ｎ型半導体基板１上面には、減圧ＣＶＤ法により第２多結晶シリコン膜を成膜し、次いで、同多結晶シリコン膜上面に第２フォトレジストを塗布している。
【００４８】
そして、第２フォトレジストは、所定のパターンに露光して現像することにより第２エッチングパターン２３とし、同第２エッチングパターン２３を用いて第２多結晶シリコン膜のエッチングを行なうことにより、図１（ｅ）に示すように、受光部Ｌの転送ゲート形成領域７に、第２多結晶シリコン膜からなる第２転送ゲート電極２４を残存させるとともに、周辺回路部Ｒのキャパシタ形成領域１０に、第２多結晶シリコン膜からなる第２キャパシタ用電極２５を残存させ、第２転送ゲート電極２４と第２キャパシタ用電極２５とを同時に形成している。
【００４９】
特に、第２転送ゲート電極２４は、一部が第１転送ゲート電極８と積重した積層部２４ａとなり、残りが第１転送ゲート電極８と積重しない非積層部２４ｂとなるべく第２エッチングパターン２３を構成し、第１転送ゲート電極８と第２転送ゲート電極２４とがオーバーラップ構造としている。かかるオーバーラップ構造の形成は、第２エッチングパターン２３を調整することにより容易に形成することができる。
【００５０】
また、本実施の形態では、第２キャパシタ用電極２５も、第２エッチングパターン２３を調整することにより第２キャパシタ用電極２５の一部を第１キャパシタ用電極１１に積層させたオーバーラップ構造としている。
【００５１】
なお、周辺回路部Ｒにトランジスタを形成する場合には、周辺回路部Ｒのトランジスタ形成領域部分２６に第２多結晶シリコン膜を残存させてトランジスタ用ゲート電極２７を形成すべく、第２エッチングパターン２３を構成している。
【００５２】
従って、転送ゲート電極となる第１転送ゲート電極８と第２転送ゲート電極２４の形成にともなって、周辺回路部Ｒのキャパシタの第１キャパシタ用電極１１及び第２キャパシタ用電極２５を形成することができるとともに、周辺回路部Ｒのトランジスタのトランジスタ用ゲート電極２７を形成することができ、製造工程の短縮化をはかることができる。
【００５３】
この後、第２エッチングパターン２３を除去し、以降、層間絶縁膜形成や配線形成などの通常の必要な工程を経て、受光部Ｌの各光電変換素子１１３上にマイクロレンズ及び／またはカラーフィルターを形成してＣＭＯＳ型固体撮像素子を形成している。
【００５４】
他の実施の形態として、図３に示す製造工程とすることもできる。図３に基づいて、他の実施形態を説明する。なお、本実施の形態では、オフセット層Ｆの構成が上記の実施形態と異なるものである。以下においては、上記した実施形態と同一構成部分には同一符号を付しており、詳細な説明は省略する。
【００５５】
図３（ａ）に示すように、同Ｎ型半導体基板１には、ＬＯＣＯＳ技術によって素子分離膜２を形成し、その後、所要の領域に不純物を選択的に注入してウエル領域３を形成し、さらに、ＮＭＯＳトランジスタあるいはＰＭＯＳトランジスタの形成領域に、所要の不純物を注入して拡散層４を形成している。
【００５６】
次いで、Ｎ型半導体基板１上面には、熱シリコン酸化膜からなる第１ゲート絶縁膜５を形成し、その後、Ｎ型半導体基板１上面には、減圧ＣＶＤ法により第１多結晶シリコン膜を成膜し、次いで、同多結晶シリコン膜上面に減圧ＣＶＤ法により第１シリコン酸化膜を成膜し、次いで、同台１シリコン酸化膜上面に減圧ＣＶＤ法により第１シリコン窒化膜を成膜し、次いで、同第１シリコン窒化膜上に第１フォトレジストを塗布している。
【００５７】
そして、第１フォトレジストは、所定のパターンに露光して現像することにより第１エッチングパターン６とし、同第１エッチングパターン６を用いて第１シリコン窒化膜、第１シリコン酸化膜、及び第１多結晶シリコン膜のエッチングを行なうことにより、図３（ｂ）に示すように、受光部Ｌの転送ゲート形成領域７に、第１多結晶シリコン膜からなる第１転送ゲート電極８と、同第１転送ゲート電極８上に積層した第１シリコン酸化膜からなる第１転送ゲート絶縁膜９’と、第１転送ゲート絶縁膜９’上に積層した第１シリコン窒化膜からなるオフセット層Ｆと、同オフセット層Ｆ上に積層した第１エッチングパターン６を残存させるとともに、周辺回路部Ｒのキャパシタ形成領域１０に、第１多結晶シリコン膜からなる第１キャパシタ用電極１　１と、同第１キャパシタ用電極１１上に積層した第１シリコン酸化膜からなる第１キャパシタ絶縁膜１２’と、同第１キャパシタ絶縁膜１２上に積層した第１シリコン窒化膜からなるオフセット層１７と、同オフセット層Ｆ上に積層した第１エッチングパターン６を残存させ、第１転送ゲート電極８と第１キャパシタ用電極１１とを同時に形成している。
【００５８】
その後、第１エッチングパターン６を除去し、Ｎ型半導体基板１上面には、第２フォトレジストを塗布している。同第２フォトレジストの所要の位置には開口部１５を形成すべく露光して現像し、図３（ｃ）に示すように、光電変換素子形成パターン１６を形成している。
【００５９】
特に、本実施の形態においても、光電変換素子形成パターン１６に設けた開口部１５は、光電変換素子形成領域１４に隣接した第１転送ゲート電極８の一部を開口部１５内に露出させ、露出した第１転送ゲート電極８をマスクとして不純物を注入することにより光電変換素子１３を形成している。
【００６０】
特に、第１転送ゲート電極８の上部には、第１シリコン窒化膜からなるオフセット層Ｆを積層していることにより、不純物の注入時に、第１転送ゲート電極８の下側に不純物が注入されることを防止でき、セルフアラインによる確実な不純物注入を行なうことができる。
【００６１】
不純物注入による光電変換素子１３の形成後、光電変換素子形成パターン１６を除去し、次いで、燐酸等によるウエットエッチングによってオフセット層Ｆを除去している。
【００６２】
その後、Ｎ型半導体基板１には、図３（ｄ）に示すように、減圧ＣＶＤ法によりシリコン酸化膜１７を成膜し、さらに、同シリコン酸化膜１７上にシリコン窒化膜１８を積層し、シリコン窒化膜１８の膜厚分をＲＩＥによってエッチバックすることにより、第１転送ゲート電極８及び第１キャパシタ用電極１１を絶縁膜で被覆している。
【００６３】
なお、第１転送ゲート電極８及び第１キャパシタ用電極１１は、必ずしもシリコン酸化膜１７とシリコン窒化膜１８の二層で被覆するのではなく、たとえば図４に示すように、Ｎ型半導体基板１に減圧ＣＶＤ法によりシリコン酸化膜１７のみを厚く成膜し、同シリコン酸化膜１７に対してＲＩＥによるエッチバックを行なって第１転送ゲート電極８及び第１キャパシタ用電極１１を被覆する絶縁膜を形成してもよい。
【００６４】
第１転送ゲート電極８及び第１キャパシタ用電極１１を絶縁膜で被覆した後、受光部Ｌの転送ゲート形成領域７に熱シリコン酸化膜からなる第２ゲート絶縁膜２２を形成し、その後、Ｎ型半導体基板１上面には、減圧ＣＶＤ法により第２多結晶シリコン膜を成膜し、次いで、同多結晶シリコン膜上面に第２フォトレジストを塗布している。
【００６５】
そして、第２フォトレジストは、所定のパターンに露光して現像することにより第２エッチングパターン２３とし、同第２エッチングパターン２３を用いて第２多結晶シリコン膜のエッチングを行なうことにより、図３（ｅ）に示すように、受光部Ｌの転送ゲート形成領域７に、第２多結晶シリコン膜からなる第２転送ゲート電極２４を残存させるとともに、周辺回路部Ｒのキャパシタ形成領域１０に、第２多結晶シリコン膜からなる第２キャパシタ用電極２５を残存させ、第２転送ゲート電極２４と第２キャパシタ用電極２５とを同時に形成している。
【００６６】
この後、第２エッチングパターン２３を除去し、以降、層間絶縁膜形成や配線形成などの通常の必要な工程を経て、受光部Ｌの各光電変換素子１１３上にマイクロレンズ及び／またはカラーフィルターを形成してＣＭＯＳ型固体撮像素子を形成している。
【００６７】
上記した実施の形態では、転送ゲート電極を第１転送ゲート電極８と第２転送ゲート電極２４とにより構成しているが、従来技術のように、転送ゲート電極は炭層であってもよく、その場合には、転送ゲート電極は、第２キャパシタ用電極２５の形成と同時に形成すべく構成するとよい。
【００６８】
【発明の効果】
請求項１記載の発明によれば、受光部の各光電変換素子に接続した転送ゲート電極を、第１転送ゲート電極と、第２転送ゲート電極の２層構造とするとともに、第２転送ゲート電極は、第１転送ゲート電極と積重した積層部と、第１転送ゲート電極と積重しない非積層部とから構成したことによって、光電変換素子に蓄積された電荷の転送する際に、第１転送ゲート電極と第２転送ゲート電極とで異なるクロックを用いて転送制御を行なうことができ、電荷の転送速度を向上させることができる。
【００６９】
請求項２記載の発明によれば、受光部の各光電変換素子に接続した転送ゲート形成領域に第１転送ゲート電極を形成し、同第１転送ゲート電極を絶縁膜で被覆した後、一部を第１転送ゲート電極に積層させながら第２転送ゲート電極を形成することによって、請求項１記載の発明と同様に、光電変換素子に蓄積された電荷の転送する際に、第１転送ゲート電極と第２転送ゲート電極とで異なるクロックを用いて転送制御を行なうことができ、電荷の転送速度を向上させることができる。
【００７０】
請求項３記載の発明によれば、受光部の外周に設けた周辺回路部に形成するキャパシタの第１キャパシタ用電極と第２キャパシタ用電極は、第１転送ゲート電極の形成とともに第１キャパシタ用電極を形成し、第２転送ゲート電極の形成とともに第２キャパシタ用電極を形成することによって、受光部の第１転送ゲート電極と第２転送ゲート電極とからなる転送ゲート電極の形成後に、周辺回路部のキャパシタを別途形成する必要がなく、製造工程の短縮化をはかることができるので製造コストを低減させることができるとともに、製造工程中に行なわれる熱負荷工程を削減することができるので、熱拡散作用にともなう光電変換素子及び同光電変換素子に接続した制御素子の特性劣化を防止できる。
【００７１】
請求項４記載の発明によれば、光電変換素子は、第１転送ゲート電極にオフセット層を積層した後、同第１転送ゲート電極とオフセット層とを用いてセルフアラインにより不純物を注入することにより形成することによって、オフセット層によって第１転送ゲート電極の厚みの嵩上げを行なうことができるので、セルフアラインによる不純物注入の際に第１転送ゲート電極の下側に不純物が注入されること防止でき、光電変換素子に蓄積された電荷の転送不良の生起を防止して、光電変換素子特性におけるバラツキを抑制できる。
【００７２】
請求項５記載の発明によれば、第１転送ゲート電極上に形成したオフセット用絶縁膜を除去した後、第１転送ゲート電極を絶縁膜で被覆し、その後、第２転送ゲート電極を形成することによって、第１転送ゲート電極を絶縁膜で確実に被覆して所要の耐圧特性を有するようにできる。さらに、第２転送ゲート電極の形成の際に、第２転送ゲート電極となる多結晶シリコン層のパターンニング後に、所定のパターン以外の領域に多結晶シリコン層の残渣が生じることを防止でき、多結晶シリコン層の残渣にともなう転送ゲート電極間のショートの生起を防止できる。
【図面の簡単な説明】
【図１】本発明に係るＣＭＯＳ型固体撮像素子の製造工程の説明図である。
【図２】他の実施形態の製造工程の説明図である。
【図３】他の実施形態の製造工程の説明図である。
【図４】他の実施形態の製造工程の説明図である。
【図５】従来のＣＭＯＳ型固体撮像素子の製造工程の説明図である。
【符号の説明】
Ｌ　受光部
Ｒ　周辺回路部
Ｆ　オフセット層
１　Ｎ型半導体基板
２　素子分離膜
３　ウエル領域
４　拡散層
５　第１ゲート絶縁膜
６　第１エッチングパターン
７　転送ゲート形成領域
８　第１転送ゲート電極
９　第１転送ゲート絶縁膜
１０　キャパシタ形成領域
１１　第１キャパシタ用電極
１２　第１キャパシタ絶縁膜
１３　光電変換素子
１４　光電変換素子形成領域
１５　開口部
１６　光電変換素子形成パターン
１７　シリコン酸化膜
１８　シリコン窒化膜
２２　第２ゲート絶縁膜
２３　第２エッチングパターン
２４　第２転送ゲート電極
２４ａ　積層部
２４ｂ　非積層部
２５　第２キャパシタ用電極
【図１】
2004063627.tif 000003
【図２】
2004063627.tif 000004
【図３】
2004063627.tif 000005
【図４】
2004063627.tif 000006
【図５】
2004063627.tif 000007