(57)【要約】【課題】アノード側に安定して膜厚のばらつきの少ないめっきを形成し、かつカソード側に何ら手を加えることなく、カソード側にめっきが付かないようにし、アノード側の加工がその後に邪魔にならないようにする製造方法を提供する。【解決手段】シリコン基板１の表面に有するスクライブラインやフイールドプレートあるいはオープン電極５を覆うように絶縁膜を形成した上でＮｉの無電解めっきを金属電極４に行い、めっきを形成する。【選択図】            図１
2004363518.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の表面にスクライブラインを形成し、そのスクライブライン上を絶縁膜で覆った後に、該一方の表面の金属電極上に前記金属電極と異なる金属を無電解めっきで被着することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板の一方の表面に金属のフイールドプレートを外周に有する素子領域を形成し、前記フイールドプレートを絶縁膜で覆った後に、前記素子領域の金属電極上に前記金属電極と異なる金属を無電解めっきで被着することを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板上にワイヤーボンディングを行うための第１の金属電極と、半田付けを行うための第２の金属電極とを備え、前記ワイヤーボンディングを行うための第１の金属電極を絶縁膜で覆った後に、半田付けを行うための第２の金属電極上に前記第１、第２の金属電極と異なる金属を無電解めっきで被着することを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板の一方の表面の金属電極と他方の表面の金属電極を接続して同電位として前記金属電極と異なる金属を無電解めっきで被着することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ダイオード等整流素子としての半導体装置に電極を無電解めっき方法で形成する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
インバータやコンバータ等直流と交流とを変換する電力変換装置では、ＩＧＢＴ等のパワー半導体素子に逆並列に接続して還流用に使用するフリーホイリングダイオードとして、単体の半導体チップで形成された整流素子が用いられる。
このダイオードの単位セル構造の断面を示したのが図８である。図８において、Ｎ型のシリコン基板１の一方の表面に選択的にＰ型拡散層２が形成され、その表面の外周にはＰ型拡散層２を囲むように酸化膜などの絶縁膜３が形成されている。Ｐ型拡散層２の表面にはアノード電極としてアルミワイヤーがボンディングし易いようにアルミ電極４が形成される。更にウェーハの大口径化に対応しやすいプレーナ構造では、活性領域のＰ型拡散層２を取り囲むようにリング状の複数のＰ型のガードリング領域が形成され、そのガードリング領域と接触して、絶縁膜上を外周方向へ拡がるフイールドプレートとしての金属層が耐圧構造として形成される。この耐圧構造部分の金属層は外部回路とは接続されないオープン電極５となる。また他方の表面にはカソード電極が形成されるが、この電極は半田付けがし易いよう、シリコン基板側からＴｉ層６、Ｎｉ層７、Ａｕ層８からなる複数の膜が形成されるのが一般的である。そして、シリコン基板のアノード側表面には、素子形成後にチップに分割するためのスクライブラインが格子状に掘られている。このスクライブラインはＰ型拡散層上に設けられ、しかもＰ型拡散層に達しているため、アノードの電位である。
【０００３】
このダイオードの動作は、アノード側にカソード側よりも高い電位を印加すると導通状態となり、逆にアノード側にカソード側よりも低い電位を印加した場合には非導通状態となり、整流素子として働く。
この整流素子を作成する時の合理化のために、電極が一度に大量に形成できるめっきにて形成したいとの要求がある。更に、整流素子をモジュールやモールドのパッケージに組み立てる際の合理化のためにアノード側の端子への接続をワイヤーボンディングに換えてリード端子の半田付けにより実施したいとの要求もある。この、リード端子のアノード側への半田付けを実施する場合は、電極のアルミ面には半田が付かないのでアノード側にもＮｉを付ける必要があり、その方法の一つとして無電解めっきによる選択的な電極形成方法がある（特許文献１〜４参照）。
【０００４】
この単位セル構造の断面図が図９である。図９において、アルミによるアノード電極４の表面に、Ｎｉめっき層９が形成されるが、一般的には、Ｎｉめっき層９の酸化防止の為にＡｕめっき層１０が更に形成される。
めっきは金属電極上に形成されるので、アノード電極となるアルミ電極４以外のオープン電極５の表面やカソード裏面にも形成される可能性があるが、これらオープン電極５の表面やカソード裏面にも形成されると金属電極膜が厚くなり、応力の違いによるウエーハの反り量が増加する問題がある。
また、別の要求としてめっきをアノード電極側にのみではなく、図１０の断面図に示すようにカソード電極側にもＮｉめっき層９およびＡｕめっき層１０を安定して形成したい要求がある。この場合のＮｉめっき層９とシリコン間には、アルミ電極４等なんらかの金属電極が介在している。
【０００５】
なお、シリコン基板に複数のダイオード領域を形成し、特性不良のダイオード領域を除いて外部回路に接続することも行われている（特許文献５，６参照）。
【０００６】
【特許文献１】
特開２０００−２１６４１０号公報
【特許文献２】
特開平１１−１７１９７号公報
【特許文献３】
特開平５−２９１１８６号公報
【特許文献４】
特開平５−３３５６００号公報
【特許文献５】
実公平５−４７４７９号公報
【特許文献６】
特公平５−５７７４４号公報
【０００７】
【発明が解決しようとする課題】
金属電極を形成する手段としては、蒸着も考えられ、蒸着では、Ｎｉの下地にバリアをつけられ、半田によるＮｉとの合金成長を止めることができるため約０．７μｍの薄さでよい。しかし、段差を有する複雑な形状への形成や大量生産性を考えると無電解めっきの比ではない。大量生産によるコストダウンを考えると無電解めっきが適するが、無電解めっきでは半田によるＮｉとの合金成長を止めることが蒸着に比べて劣るため、約３μｍの厚さを必要とする。このため、シリコン基板の表面の不要な部分や裏面にまで無電解めっきでめっきされると、その厚さによりウエーハの反り量が増大してしまい、最悪の場合、応力によりシリコン基板が割れてしまう問題がある。
【０００８】
この応力の増大を防ぐために、シリコン基板の裏面に酸化膜を残したり、テープ等で裏面を覆って裏面へのＮｉの付着を防ぐことが行われる。しかし、剥離を行う工程が増えたり、剥離時の強度不足等が考えられ、更にテープの糊等がめっき液に溶け込み膜質劣化を生ずる等の問題が生ずる。
また、Ｎｉ等の無電解めっきでは、めっき液中で正に帯電した金属イオンＮ＋が、めっきを行う物質の微小な電位差によって付着し成長する。  ＰＮ接合をなす整流素子ではＰＮ接合の拡散電位により、Ｐ型の部分は負に、Ｎ型の部分は正に帯電している。このため、金属イオンはＰ型のアノード電極にめっきされやすい傾向がある。めっきの付着状況を見ていくと、アノード側とカソード側がショートしない初期の段階ではアノード側表面にのみめっきが成長する。この時にアノードと同電位のスクライブラインにもめっきが成長する。スクライブラインにめっきが成長し、ウエーハ外周にもめっきが成長し、やがてウエーハ外周を介して成長しためっきによりアノードとカソードがショートすると、一気にカソード側にもめっきが成長する。一気にめっきが成長すると、めっき膜が非常に不安定であり、かつ膜厚のばらつきを生じてしまう。
【０００９】
そこで、本発明は、上記の問題に鑑みて、アノード側に安定して膜厚のばらつきの少ないめっきを形成し、かつカソード側に何ら手を加えることなく、カソード側にめっきが付かないようにし、アノード側の加工がその後に邪魔にならないようにする製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明によれば、半導体基板の一方の表面にスクライブラインを形成し、そのスクライブライン上を絶縁膜で覆った後に、該一方の表面の金属電極上に前記金属電極と異なる金属を無電解めっきで被着することとする。
また、半導体基板の一方の表面に金属のフイールドプレートを外周に有する素子領域を形成し、前記フイールドプレートを絶縁膜で覆った後に、前記素子領域の金属電極上に前記金属電極と異なる金属を無電解めっきで被着することとする。
【００１１】
また、半導体基板上にワイヤーボンディングを行うための第１の金属電極と、半田付けを行うための第２の金属電極とを備え、前記ワイヤーボンディングを行うための第１の金属電極を絶縁膜で覆った後に、半田付けを行うための第２の金属電極上に前記第１、第２の金属電極と異なる金属を無電解めっきで被着することとする。
あるいは、半導体基板の一方の表面の金属電極と他方の表面の金属電極を接続して同電位として前記金属電極と異なる金属を無電解めっきで被着することとする。
【００１２】
【発明の実施の形態】
図１は、第１の実施例の断面図である。図１においてＮ型のシリコン基板１の表面に選択的にＰ型拡散層２が形成され、その素子表面の外周には酸化膜などの絶縁膜３がある。この例では、スクライブラインで分割した後の状態となっているが、このチップの端面にはＰ型拡散層２に達するスクライブラインが設けられており、そのスクライブライン上にも絶縁膜３又はポリイミド等の絶縁膜１１が設けられていた。また、ウエーハの端面にも絶縁膜を形成している。Ｐ型拡散層２の表面にはアルミ電極４が形成される。またシリコン基板裏面にはカソード電極が形成されるが、この電極はシリコン基板側からＴｉ層６、Ｎｉ層７、Ａｕ層８からなる膜で形成される。そのアノード電極の内、後に外部回路へ接続しないフイールドプレート等のオープン電極５は表面をポリイミドなどの絶縁膜１１で覆う。脱脂等の前処理を行った後、Ｎｉを主成分としてリンを含む合金層を３μｍ程度めっきした後に、そのＮｉの酸化防止の為にＡｕを０．２μｍ程度めっきした２層構造とする。この実施例では、スクライブラインとウエーハの側面を絶縁膜で覆っているため、アノードと同電位の箇所がスクライブラインやウエーハの側面に露出していない。このため、無電解めっきでスクライブラインやウエーハ側面にめっきが被着されないので、カソード側にめっきが付かず、アノード側のみに所望のめっき膜を形成できる。
【００１３】
図２は、第２の実施例の断面図である。この図２においてＮ型のシリコン基板１の表面に選択的にＰ型拡散層２、およびＮ型拡散層１２が形成され、その素子表面の外周には酸化膜等の絶縁膜３がある。Ｐ型拡散層２の表面にはアルミなどによるアノード電極４が形成される。またカソード側表面にはカソード電極が形成されるが、この電極はシリコン基板側に近い方からＴｉ層５、Ｎｉ層６、Ａｕ層７からなる膜が形成される。その前記Ｐ型半導体層に接続される第１主電極のうち、アノード電極の中で、後に外部回路へ接続しないオープン電極５は表面を絶縁膜１１で覆う。この絶縁膜１１で覆うことにより、その部分にめっきが付着しない。
【００１４】
図３は、第３の実施例の断面図である。この図３においてＮ型のシリコン基板１の表面に選択的にＰ型拡散層２が形成され、その素子表面の外周には酸化膜などの絶縁膜３がある。Ｐ型拡散層２の表面にはアルミなどによるアノード電極４が形成される。またカソード側表面にはカソード電極が形成されるが、この電極はシリコン側に近い方からＴｉ層５、Ｎｉ層６、Ａｕ層７からなる膜で形成される。そのＰ型半導体層２の内、上に金属電極が無い部分は表面を絶縁膜３で覆っている。また図４は絶縁膜１１をアノード電極４の形成後に形成した実施例の断面図である。
【００１５】
図６及び図７に第４の実施例を示す。図６はウエーハの平面図であり、図７は図６のａ−ａ‘線での断面図である。これらの図においてＮ型シリコン基板１の表面に選択的に形成されたＰ型の第２半導体層２と、この第２半導体層２に選択的に接続される第１主電極４と、前記第１半導体層１のカソード側で共通に接続される第２主電極よりなる整流素子が複数配置されている。前記第１主電極の少なくとも一部を無電解めっきにて形成するのにおいて、前記第１主面の最外周部の内、第１主電極または第２拡散層がある部分は表面が絶縁膜３で覆うようにする。
【００１６】
なお、これらの実施例で、表面に残っているのは、酸化膜やパッシベーションで有害な物質ではないので、そのままダイシングをしてチップを形成しても何ら問題ない。
図５は  第５の実施例を示す断面図である。図５において、整流素子のＰ型半導体層２と、カソード側の第２主電極を導電性の配線１３等を用いて電気的に短絡した状態で無電解めっきを行う。この実施例では、めっき当初よりカソード側へもめっきが成長するので、シリコン基板の両面に対して同時にめっきが成長し、同一厚さのめっきをカソード側へも安定して、厚さのばらつきを小さくめっきすることができる。この実施例は第１〜第４の実施例のようにアノード側だけにめっきを行うのでなく、シリコン基板の両面にめっきを成長させる際に有効な手段である。
【００１７】
なお、本発明では、ダイオードを用いて説明してきたが、これに限定されることなく、例えばＭＯＳＦＥＴ，ＩＧＢＴ等のパワー素子やＭＯＳＦＥＴ，ＩＧＢＴと制御回路を１チップとしたパワーＩＣ等にも適用できる。この場合、大電流の流れる主端子が接続されるような箇所では、その主電極にめっきをしてリード端子を半田付けし、制御端子や信号端子のような小電流の箇所には従来通りワイヤーボンディングを行うことが考えられる。この時に、めっき箇所ではＮｉ，Ａｕの層が形成されており、Ａｕ面にアルミワイヤーをボンディングすると、パープルプレーグ（Ａｕ−Ａｌの結合部が高温ストレスにさらされるとＡｕ−Ａｌの金属間化合物が成長し、抵抗増大や断線に至ること）の問題が生じる。このため、制御端子や信号端子のワイヤーボンディングする金属電極部分は、めっきを行わないようにする。また、リード端子を半田付けする箇所以外の金属電極へもめっきすると、リード端子を半田付けする際に半田が流れて電極間でショートすることも考えられる。このため、フイールドプレートや信号端子等の金属電極部分には、めっきを付けないようにする。これにより、金属電極の不必要な厚さの増加を抑えて応力によるシリコン基板の反りも抑制する。
【００１８】
【発明の効果】
本発明によれば、第１〜第４の実施例によると、アノード側に安定して膜厚のばらつきの少ないめっきを形成し、かつカソード側に何ら手を加えることなく、カソード側にめっきが付かないようにし、アノード側の加工がその後に邪魔にならないようにする効果を奏する。また第５の実施例はアノード電極とカソード電極を最初から短絡する事により同一電位として、めっき形成の初期段階から安定してカソード側へもめっきを成長させる効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す断面図
【図２】本発明の第２の実施例を示す断面図
【図３】本発明の第３の実施例を示す断面図
【図４】本発明の第３の実施例を示す断面図
【図５】本発明の第５の実施例を示す断面図
【図６】本発明の第４の実施例を示す平面図
【図７】図６のａ−ａ‘線の断面図
【図８】従来例を示す断面図
【図９】従来例を示す断面図
【図１０】従来例を示す断面図
【符号の説明】
１    Ｎ型シリコン基板
２    Ｐ型拡散層
３    絶縁膜
４    アルミ電極
５    オープン電極
６    Ｔｉ層
７    Ｎｉ層
８    Ａｕ層
９    Ｎｉめっき層
１０  Ａｕめっき層
１１  絶縁膜
【図１】
2004363518.tif 000003
【図２】
2004363518.tif 000004
【図３】
2004363518.tif 000005
【図４】
2004363518.tif 000006
【図５】
2004363518.tif 000007
【図６】
2004363518.tif 000008
【図７】
2004363518.tif 000009
【図８】
2004363518.tif 000010
【図９】
2004363518.tif 000011
【図１０】
2004363518.tif 000012