(57)【要約】【課題】ＭＯＣＶＤ法により高誘電体膜を成膜する際に、膜質、成膜速度の両者を向上させる。【解決手段】成膜温度をＴ（℃）、原料の反応室内の分圧をＰ（Ｐａ）とした場合に、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４５０、Ｔ≦６００により囲まれた領域の成膜条件により成膜をする工程を含むことにより、品質の優れた半導体デバイス、特にゲート絶縁膜として高誘電体膜を有するＭＯＳトランジスタを高スループットで製造することが可能となる。【選択図】図５
2004047659.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を提供する工程と、
前記半導体基板に薄膜を形成する工程と、を有する半導体装置の製造方法であって、
前記薄膜を形成する工程は、ハフニウム、ジルコニウム、チタン、アルミニウム、バリウム、ストロンチウム、タンタル、ランタン、プラセオジムの少なくともいずれかの金属を含む有機金属化合物を原料として供給され、
基板温度［成膜温度］をＴ（℃）、前記基板が配置された反応室内の分圧をＰ（Ｐａ）とした場合に、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４５０、Ｔ≦６００により規定される成膜条件により成膜される工程を有すること特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４７５、Ｔ≦５７５により規定される成膜条件により成膜される工程を有すること特徴とする半導体装置の製造方法。
【請求項３】
請求項１において、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧５００、Ｔ≦５５０により規定される成膜条件により成膜される工程を有すること特徴とする半導体装置の製造方法。
【請求項４】
請求項１において、前記薄膜は化学気相成長により形成されることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１において、前記原料は、ハフニウムを含む有機金属化合物であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１において、前記原料は、ジルコニウムを含む有機金属化合物であることを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板を提供する工程と、
前記半導体基板に素子分離領域を形成する工程と、
前記半導体基板にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程と、を有する半導体装置の製造方法であって、
前記ゲート絶縁膜を形成する工程は、ハフニウム、ジルコニウム、チタン、アルミニウム、バリウム、ストロンチウム、タンタル、ランタン、プラセオジムの少なくともいずれかの金属を含む有機金属化合物を原料として供給され、
基板温度［成膜温度］をＴ（℃）、前記基板が配置された反応室内の分圧をＰ（Ｐａ）とした場合に、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４５０、Ｔ≦６００により規定される成膜条件により成膜される工程を有すること特徴とする半導体装置の製造方法。
【請求項８】
膜を成膜する半導体基板が設置されるサセプタを備えた反応室と、
液体原料原料を含むガスを前記反応室の半導体基板が設置される空間内に噴出する噴出機構と、を有する半導体装置の製造装置であって、
前記液体原料として、ハフニウム、ジルコニウム、チタン、アルミニウム、バリウム、ストロンチウム、タンタル、ランタン、プラセオジムの少なくともいずれかの金属を含む有機金属化合物が供給され、
前記膜を成膜される際に、前記半導体基板温度［成膜温度］をＴ（℃）、前記基板が配置された反応室内の分圧をＰ（Ｐａ）とした場合に、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４５０、Ｔ≦６００により規定される成膜条件に制御する制御機構を備えることを特徴とする半導体装置の製造装置。
【請求項９】
液体原料を供給する供給径路と、
前記供給径路に連絡する前記液体原料を溜める原料溜容器と、
前記原料溜容器に連絡する前記液体原料の微粒を噴射する液体原料噴射ノズルとを有する原料微小供給装置と、
膜を成膜する半導体基板が設置されるサセプタを備えた反応室と、
前記原料微小供給装置から供給された原料を含むガスを前記反応室の半導体基板が設置される空間内に噴出する噴出機構と、を有し、
前記原料溜容器は前記液体原料が溜まる液体原料溜部と前記液体原料の液面の上に空間を有し、
前記液体原料溜部内の前記空間と前記液体原料噴射ノズルから液体原料の微粒が噴出される空間とを連絡する連絡機構を備えることを特徴とする半導体装置の製造装置。
【請求項１０】
液体原料を供給する供給径路と、
前記供給径路に連絡する前記液体原料を溜める原料溜容器と、
前記原料溜容器に連絡され、流路内の液部の容積を変化させる機構と、を備え、前記容積変化に基いて噴射微粒の液量を制御する液体原料噴射ノズルと、を有する原料微小供給装置と、
膜を成膜する半導体基板が設置されるサセプタを備えた反応室と、
前記原料微小供給装置から供給された原料を含むガスを前記反応室の半導体基板が設置される空間内に噴出する噴出機構と、を有することを特徴とする半導体装置の製造装置。
【請求項１１】
請求項１に記載の製造方法により形成された高誘電体膜を有することを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、有機金属化合物を原料として薄膜を成膜する工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体デバイスの高集積化、微細化が進展するにつれて、これまではＭＯＳ（Ｍｅｔａｌ　　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのゲート絶縁膜であるシリコン酸化膜の厚さを薄くしてきた。しかし、ゲート絶縁膜の厚さが薄くなるに従い、トンネル効果や膜の欠陥等により、ゲート絶縁膜を突き抜けてリーク電流が流れてしまい、要求されるデバイス性能を発揮することができなくなる。そこで、膜厚を薄くすることなくデバイス性能を確保するために、シリコン酸化物より誘電率の高い膜がゲート絶縁膜として用いられ始めてきた。
【０００３】
例えば、特開平６−２８７７５７号公報には、４００℃でチタンとジルコニウム原料を成膜することが開示されている。また、ＵＳＰ６，０６０，７５５号公報には、ジルコニウムやハフニウムを用いてアモルファス膜を形成することが開示されている。また、膜形成後に４００℃−８００℃の昇温することが開示されている。また、ＵＳ２００２／０００８２９７公報には、ハフニウムを含む原料から２００℃〜２５０℃で基板を維持して形成され、その後４５０℃−８００℃でアニールされる工程が開示されている。
【０００４】
【発明が解決しようとする課題】
本発明は、良好な高誘電体膜を形成するためには、高誘電体膜を成膜するプロセスにおける、次のような課題を解決することが重要であることを見出した。。第一に、例えば、化学気相成長法であるＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法では有機金属化合物を用いて成膜をするために、有機金属化合物に含まれている炭素などが、膜の中に不純物として混入してしまう。膜中に混入した炭素などの不純物は、膜中の酸素を拡散させ易くするので、膜の下地であるシリコンとの界面に誘電率の低いシリコン酸化膜を作り、実質的にゲート絶縁膜の誘電率を下げてしまう。このため、前記誘電率低下を抑制する対策を講じる必要がある。また、リーク電流などを抑制した高性能の高誘電体膜を形成することが望まれる。本発明の発明者らは、膜表面の平滑性を高める必要があることを見出した。化学気相成長（ＭＯＣＶＤ法）等による成膜プロセスにおいては、膜表面の平滑性をが成膜条件によっては悪化する恐れもある。
【０００５】
しかしなががら、特開平６−２８７７５７号公報の形態で形成した、膜の平滑性が十分ではないと考えられる。成膜圧力が高いためである。また、ＵＳＰ６，０６０，７５５号公報には成膜条件について具体的に言及されていない。アモルファス膜を形成することに鑑みると、低温で成膜されると仮定した場合には、膜中に混入する炭素などの不純物の混入に対する十分な対策が必要である。また、ＵＳ２００２／０００８２９７公報は、前記同様低温のため、膜中に混入する炭素などの不純物の混入に対する十分な対策が必要である。
【０００６】
そこで、本発明の目的は、誘電率の低下を抑制した高性能の高誘電体膜を備えた半導体装置の製造法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明者らは、膜中に混入する炭素などの不純物を低減し、下地シリコン界面のシリコン酸化膜の膜厚を低減することができ、ならびに膜表面の平滑性の向上、リーク電流の低減を達成できると共に成膜速度も１ｎｍ／ｍｉｎ以上の高成膜速度で成膜できるプロセス条件を実験ならびに理論解析により詳細に検討した。その結果、テトラキス（１−メトキシ−２−メチル−２−プロポキシ）ハフニウム（Ｈｆ（ＭＭＰ）４，　Ｈｆ（ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３）４）を有機金属化合物原料としてハフニウム酸化膜（ＨｆＯ２）を成膜する場合、もしくはテトラキス（１−メトキシ−２−メチル−２−プロポキシ）ジルコニウム（Ｚｒ（ＭＭＰ）４　，Ｚｒ（ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３）４）を有機金属化合物原料としてジルコニウム酸化膜（ＺｒＯ２）を成膜する場合には、成膜温度をＴ（℃）、前記原料の反応室内の分圧をＰ（Ｐａ）とした場合に、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４５０、Ｔ≦６００により囲まれた領域の成膜条件により上記課題を解決することができることを明らかにした。本発明は、ハフニウム、ジルコニウム、チタン、アルミニウム、バリウム、ストロンチウム、タンタル、ランタン、プラセオジムのいずれか１つの金属を含む有機金属化合物を原料として高誘電体膜を成膜するプロセスを含む半導体製造方法にも適用できる。
【０００８】
本発明者らは、高誘電体膜膜中に混入する炭素などの不純物を低減し、下地シリコン界面のシリコン酸化膜の膜厚を低減することができ、誘電率の低下を抑制できる。また、膜表面の平滑性の向上できる。よって、リーク電流の低減を達成できる。
【０００９】
または、本発明のように高温で高性能の成膜ができるようにしたので、更に、高成膜速度で（例えば、成膜速度も１ｎｍ／ｍｉｎ以上）で高性能の高誘電体膜を成膜させることができるという効果を有する。
【００１０】
また、本発明により、ＭＯＣＶＤ法を用いて、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法よりも高成膜速度によりスループットを向上させた高誘電膜の成膜ができる。
【００１１】
具体的には以下の形態をとることができる。
（１）半導体基板を提供する工程と、前記半導体基板に薄膜を形成する工程と、を有する半導体装置の製造方法であって、前記薄膜を形成する工程は、ハフニウム、ジルコニウム、チタン、アルミニウム、バリウム、ストロンチウム、タンタル、ランタン、プラセオジムの少なくともいずれかの金属を含む有機金属化合物を原料として供給され、基板温度［成膜温度］をＴ（℃）、前記基板が配置された反応室内の分圧をＰ（Ｐａ）とした場合に、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４５０、Ｔ≦６００により規定される成膜条件により成膜される工程を有すること特徴とする半導体装置の製造方法である。
（２）（１）において、前記薄膜は化学気相成長により形成される。例えば、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法である。
（３）（１）において、前記原料は、ハフニウムを含む有機金属化合物である。それにより、ハフニウム酸化膜（ＨｆＯ２）を成膜することが好ましい。例えば、前記原料は、テトラキス（１−メトキシ−２−メチル−２−プロポキシ）ハフニウム（Ｈｆ（ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３）４）を有機金属化合物原料として用いる。
（４）（１）において、前記原料は、ジルコニウムを含む有機金属化合物である。それにより、ジルコニウム酸化膜（ＺｒＯ２）を成膜することがこのましい。例えば、テトラキス（１−メトキシ−２−メチル−２−プロポキシ）ジルコニウム（Ｚｒ（ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３）４）を有機金属化合物原料として用いる。
（５）半導体基板を提供する工程と、前記半導体基板に素子分離領域を形成する工程と、前記半導体基板にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、を有する半導体装置の製造方法であって、前記ゲート絶縁膜を形成する工程は、ハフニウム、ジルコニウム、チタン、アルミニウム、バリウム、ストロンチウム、タンタル、ランタン、プラセオジムの少なくともいずれかの金属を含む有機金属化合物を原料として供給され、基板温度［成膜温度］をＴ（℃）、前記基板が配置された反応室内の分圧をＰ（Ｐａ）とした場合に、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４５０、Ｔ≦６００により規定される成膜条件により成膜される工程を有すること特徴とする半導体装置の製造方法である。
（６）膜を成膜する半導体基板が設置されるサセプタを備えた反応室と、液体原料原料を含むガスを前記反応室の半導体基板が設置される空間内に噴出する噴出機構と、を有する半導体装置の製造装置であって、前記液体原料として、ハフニウム、ジルコニウム、チタン、アルミニウム、バリウム、ストロンチウム、タンタル、ランタン、プラセオジムの少なくともいずれかの金属を含む有機金属化合物が供給され、前記膜を成膜される際に、前記半導体基板温度［成膜温度］をＴ（℃）、前記基板が配置された反応室内の分圧をＰ（Ｐａ）とした場合に、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４５０、Ｔ≦６００により規定される成膜条件に制御する制御機構を備えることを特徴とする半導体装置である。例えば、前記に規定する成膜条件に制御する温度及び前記液体原料の分圧制御機構を少なくとも備える。
（７）液体原料を供給する供給径路と、前記供給径路に連絡する前記液体原料を溜める原料溜容器と、前記原料溜容器に連絡する前記液体原料の微粒を噴射する液体原料噴射ノズルとを有する原料微小供給装置と、膜を成膜する半導体基板が設置されるサセプタを備えた反応室と、前記原料微小供給装置から供給された原料を含むガスを前記反応室の半導体基板が設置される空間内に噴出する噴出機構と、を有する半導体装置の製造装置であって、前記原料溜容器は前記液体原料が溜まる液体原料溜部と前記液体原料の液面の上に空間を有し、前記液体原料溜部内の前記空間と前記液体原料噴射ノズルから液体原料の微粒が噴出される空間とを連絡する連絡機構を備えることを特徴とする半導体装置の製造装置である。
（８）供給径路と、原料溜容器と、前記原料溜容器に連絡され、流路内の液部の容積を変化させる機構と、を備え、前記容積変化に基いて噴射微粒の液量を制御する液体原料噴射ノズルと、を有する原料微小供給装置と、膜を成膜する半導体基板が設置されるサセプタを備えた反応室と、前記原料微小供給装置から供給された原料を含むガスを前記反応室の半導体基板が設置される空間内に噴出する噴出機構と、を有することを特徴とする半導体装置の製造装置である。前記流路内の液部の容積を変化させる機構とは、例えばピエゾ素子を含む圧電素子や流路内に気泡を形成させて液部の容積を変化させるような機構を備えるものであることができる。
（９）（１）〜（５）に記載の製造方法により形成された高誘電体膜を有する半導体装置である。前記高誘電体膜とは、これまで、用いられることが多かったシリコン酸化物よりも誘電率が高い膜である。
【００１２】
【発明の実施の形態】
以下に図面に基づいて、本発明の実施形態を説明する。なお、本発明は、下記の実施形態に限るのではなく、公知技術に基く変更を許容するものである。
【００１３】
始めに、本発明の一実施形態として、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）の製造プロセスの一例を説明する。
【００１４】
図１はＤＲＡＭの一例の概略図である。ＤＲＡＭのメモリセルは、電界効果型トランジスタであるＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ部とキャパシタ部から構成されている。各製造プロセスフローの概略は以下のようになる。また、図２に製造プロセスのフローチャートを示す。
［１］　ｐ型シリコン基板１上に、各素子を電気的に分離するための素子分離領域２を形成する。
［２］　ゲート絶縁膜３として例えばハフニウム酸化膜（ＨｆＯ２）を成膜する。
［３］　ゲート絶縁膜３の上にゲート電極４、ワード線５の形成および加工を行なう。
［４］　ゲート電極４に対応して、ソース・ドレイン拡散層６を形成する。
［５］　ゲート電極４より上部に上端を有する層間絶縁膜７ａを形成する。
［６］　層間絶縁膜７ａにホールを開け、ビット線８を形成する。
［７］　層間絶縁膜７ａの上及びビット線８の上に層間絶縁膜７ｂを形成する。
［８］　層間絶縁膜７ａ、７ｂにソース・ドレイン拡散層６まで達するホールを開け、その中に多結晶シリコン膜９を形成する。この際、ホール内を完全には多結晶シリコン膜９で埋め込まない。
［９］　多結晶シリコン膜９で埋まっていないホール内に、拡散を防止するためのバリアメタル１０を形成する。
［１０］　層間絶縁膜７ｂ上に、例えばシリコン酸化膜を成膜する。
［１１］　前記シリコン酸化膜上に、例えばポリシリコン膜を形成した後、フォトリソグラフィによりキャパシタパターンにポリシリコン膜を加工する。
［１２］　加工されたポリシリコン膜をマスクとして、前記シリコン酸化膜をエッチングし、さらにシリコン酸化膜上に残ったポリシリコン膜をエッチングにより取り除く。こうすることによりＳＮ（Ｓｔｏｒａｇｅ−Ｎｏｄｅ　ｌｉｋｅ）パターン１１が形成される。
［１３］　ＳＮパターン１１上に対応して、キャパシタ下部電極１２を成膜する。
［１４］　キャパシタの下部電極１２の上にキャパシタ絶縁膜１３を形成する。
［１５］　キャパシタ上部電極１４を形成する。キャパシタ上部電極１４はキャパシタ絶縁膜１３を介してキャパシタ下部電極が位置するよう配置される。
［１６］　キャパシタ上部電極１４の上に層間絶縁膜１５および数層の低抵抗配線１６を形成する。
【００１５】
上記の例では、項目［１］においてシリコン基板にｐ型シリコン基板１を用いたが、これはｎ型シリコン基板であってもよい。項目［２］において、ゲート絶縁膜３にハフニウム酸化膜（ＨｆＯ２）を用いたが、これはその他の高誘電率を有する酸化膜であってもよい。例えば、原料である有機金属化合物がジルコニウム、チタン、アルミニウム、バリウム、ストロンチウム、タンタル、ランタン、プラセオジムのいずれか１つの金属を含む場合である。また、本発明はメモリの製造のみではなく、高誘電体膜を成膜するプロセスを有するその他の半導体デバイスの製造プロセスにも適用できるものである。
【００１６】
上記項目［２］において、ゲート絶縁膜３を化学気相成長であるＭＯＣＶＤ法により成膜する場合、有機金属化合物に含まれている炭素などが、膜の中に不純物として混入してしまう。膜中に混入した炭素などの不純物は、膜中の酸素を拡散させ易くするので、膜の下地であるシリコンとの界面に誘電率の低いシリコン酸化膜を作り、実質的にゲート絶縁膜の誘電率を下げてしまう。また、ＭＯＣＶＤ法では、膜表面の平滑性が成膜条件によっては悪化するという課題がある。
【００１７】
そこで、以下に示す条件により成膜を実施することにより、膜中に混入する炭素などの不純物を低減できる。また、下地シリコン界面のシリコン酸化膜の膜厚を低減して高誘電率を確保できる。或いは膜表面の平滑性の向上を図ることができる。或いは、リーク電流の低減を達成することができる。また、共に成膜速度を１ｎｍ／ｍｉｎ以上にすることを達成することができる。
【００１８】
原料用の有機金属化合物が、ハフニウム、ジルコニウム、チタン、アルミニウム、バリウム、ストロンチウム、タンタル、ランタン、プラセオジムのいずれか１つの金属を含む場合に、成膜温度をＴ（℃）、前記原料の反応室内の分圧をＰ（Ｐａ）とした場合に、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４５０、Ｔ≦６００により囲まれた領域の成膜条件とする。より好ましくは、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４７５、Ｔ≦５７５により規定される成膜条件にする。さらに好ましくは、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧５００、Ｔ≦５５０により規定される成膜条件により成膜されるようにすることができる。　以下に、テトラキス（１−メトキシ−２−メチル−２−プロポキシ）ハフニウム（Ｈｆ（ＭＭＰ）４　，　Ｈｆ（ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３）４）を使用した場合の実験結果ならびに理論解析結果を詳細に示しておく。
【００１９】
図３は、成膜温度、上記原料分圧を変えた場合の、ＨｆＯ２膜中の炭素濃度の深さ方向分布をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により分析した結果である。横軸が膜表面からの深さ（ｎｍ）、縦軸が膜中の炭素濃度（ａｔｏｍｓ／ｃｃ）である。成膜温度４００℃〜４４０℃、原料分圧０．４Ｐａの結果を点線、成膜温度５００℃、原料分圧０．０４Ｐａの結果を実線で示している。成膜温度を５００℃、原料分圧を０．０４Ｐａとすることにより、膜中の炭素濃度が大幅に減少しているのが確認できる。なお、ＨｆＯ２膜の厚さは１０ｎｍである。このときの下地シリコン界面に生じるシリコン酸化膜の膜厚に関しては、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）による観察を行なったところ、成膜温度を５００℃、原料分圧を０．０４Ｐａとすることによりシリコン酸化膜の膜厚が薄くなることを確認している。
【００２０】
図４は、膜厚１０ｎｍのＨｆＯ２膜の表面のｒｍｓ（ｒｏｏｔ　ｍｅａｎ　ｓｑｕａｒｅ，　二乗平均）粗さ　（ｎｍ）ならびに成膜速度（ｎｍ／ｍｉｎ）の結果である。膜表面の粗さ測定にはＡＦＭ（Ａｔｏｍｉｃ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｙ）を使用した。成膜温度を５００℃、原料分圧を０．０４Ｐａとすることにより、表面の粗さが減少している。成膜速度も大きく上昇している。また、このときリーク電流も低減することを確認した。なお表面の粗さに関しては、別途、ＴＥＭによっても観察しており、成膜温度を５００℃、原料分圧を０．０４Ｐａとすることにより表面粗さが大幅に減少していることを確認している。
【００２１】
図５は理論解析により成膜温度Ｔ（℃）、原料分圧（Ｐａ）と成膜速度（ｎｍ／ｍｉｎ）の関係を計算した結果である。縦軸が原料分圧（Ｐａ）であり横軸が成膜温度Ｔ（℃）であり、成膜速度（ｎｍ／ｍｉｎ）を等高線表示している。成膜温度を高くして原料分圧を大きくすることにより成膜速度は上昇するが、別途行なった理論計算によって、膜表面の平滑性を向上するには、成膜温度を高くして原料分圧を小さくすることが必要であることが分かっている。したがって、膜質および成膜速度の双方を向上するためには、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４５０、Ｔ≦６００により囲まれた領域の成膜条件が有効となる。なお、成膜温度を４５０℃以上としている理由は、高成膜速度を確保するためであり、成膜温度を６００℃以下としている理由は、別途行なった実験により、成膜した後７００℃でアニール処理を行なったところ、シリコン基板との界面のシリコン酸化膜の膜厚が酸素の拡散により増加して誘電率が低下したからである。したがって、前記成膜条件は、より好ましくは、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４７５、Ｔ≦５７５、より好ましくはＰ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧５００、Ｔ≦５５０とすることが良い。　本発明の半導体製造方法においては、液体原料を微小流量制御する必要がある。従来使用されている液体マスフローコントローラーの流量範囲以下の微小流量を流す場合には、以下に示す原料微小供給装置を使用する。以下にその一例を示しておく。
【００２２】
図６は、液体原料の噴射装置にピエゾ式による液体原料吐出用ヘッド１９（以下、ピエゾ式ヘッドと記す。）を使用した場合の原料微小供給装置の概略図である。ここで、ピエゾ式による原料吐出用ヘッドは、オンデマンド方式のインクジェットプリンタに用いられているピエゾ式インク吐出用のヘッドと同じ吐出原理を用いている。インクジェットプリンタにおけるオンデマンド方式とは、印字を行なうときだけインクを飛翔させる方式であり、ピエゾ式とは、電圧を加えることにより変形する素子（ピエゾ素子）を用い、その変形によりヘッド内部のインクを収納している空間を減少させ、このときの圧力によりインクを吐出させる方式である。
【００２３】
図６において、液体原料は一旦、原料溜容器１９に貯えられ、液体原料は原料溜容器１９から流れてピエゾ式ヘッド２０により原料の微粒の液滴が噴射される。噴射された液滴はシャワーヘッドを経て反応室内に供給される。好ましくは、前記ピエゾ式ヘッド２０により噴射された液滴は、反応室内に入るまでに図７に記載した気化器２７へ吐出される。原料溜容器１９、ピエゾ式ヘッド２０を密閉容器２１の内部に設置し、密閉容器２１内部の圧力、温度は一定値を維持できるようにしておく。また、原料溜容器１９内に形成される液体原料の液面の上の空間と原料液を噴霧するノズルであるピエゾ式ヘッド２０の出口の空間とが連通するように構成されている。密閉容器２１及び原料溜容器１９に形成された容器内部に連絡する孔部等がそれを構成している。このようにして、原料溜容器１９内の圧力とピエゾ式ヘッド２０の原料吐出部の圧力をほぼ同じ圧力にしヘッド２０の前後で圧力差を無くすことにより、ピエゾ式ヘッド２０から液体原料がスムーズに吐出されるようにしている。ピエゾ式ヘッド２０から吐出された液体原料は、気化器２７に入ると共にキャリアガス（Ｎ２など）と混合され、加熱される。そして、気化した原料ガスとキャリアガスが図７に記載した反応室２２へと導かれる。本方式により、液体マスフローコントローラーでは実現できない微小流量制御が可能となる。従来の液体マスフローコントローラでは、液体原料の供給最小流量は１０ｍｇ／ｍｉｎが限界であるが、本発明による原料微小供給装置により０．１ｍｇ／ｍｉｎ以下の流量も達成できる。なお、ここでは液体マスフローコントローラーで実現可能な流量範囲以下の微小流量を制御する場合の原料供給装置の一例を示したが、液体マスフローコントローラーの実現可能な流量範囲内の流量であれば、液体マスフローコントローラーにより気化器に原料を供給する装置であってもよい。
【００２４】
図７に、本発明の半導体製造方法において用いられるＭＯＣＶＤ装置の一例として、枚葉式ＭＯＣＶＤ装置の反応室を示す。円筒形の反応室２２内は、真空ポンプにより低圧状態に保たれており、反応室２２内の中央には、内部にヒータ２３を有する円筒形のヒータステージ２４を設置しており、その上に円板形状のサセプタ２５を取り付けている。自動搬送機構によりウエハ２６をサセプタ２５上に載置し、ウエハ２６をヒータステージ２４に内蔵したヒータ２３により加熱する。また、前記図６の原料微小供給装置で供給される有機金属化合物である液体原料を、アルゴン、窒素などのキャリアガスと共に気化器２７に送る。前記液体原料はそこで気化し、ガス取り入れ口２８よりガス導入部２９に送り込まれ、複数のガス噴出孔３０を設けたガスノズルであるシャワーヘッド３１を通して、反応室２２内に供給される。そして、反応室２２内に供給した気化した前記液体原料により、加熱したウエハ２６上で成膜が行われる。ここで、前述のように、基板温度［成膜温度］をＴ（℃）、前記基板が配置された反応室内の分圧をＰ（Ｐａ）とした場合に、Ｐ≦Ｔ／６００−０．５、Ｐ≧０．００５、Ｔ≧４５０、Ｔ≦６００により規定される成膜条件に制御装置３２により制御して成膜される。
【００２５】
以上、一例として枚葉式ＭＯＣＶＤ装置の構造を概略説明したが、これはその他の方式の熱ＣＶＤ装置であってもよい。
【００２６】
これにより、ＭＯＣＶＤ法によって高誘電体膜を成膜する際に、膜中の不純物濃度を低減できる。また、下地シリコン界面のシリコン酸化膜の膜厚低減により高誘電率を確保できる。また、膜表面の平滑性が向上する。また、リーク電流の低減を達成することができる。
【００２７】
本実施例により成膜速度も上昇させることができるために、品質の優れた半導体デバイス、特にゲート絶縁膜として高誘電体膜を有するＭＯＳトランジスタを、高スループットで製造することが可能となる。
【００２８】
【発明の効果】
本発明により、誘電率の低下を抑制した高性能の高誘電体膜を備えた半導体装置の製造法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態により製造されるＤＲＡＭの概略図である。
【図２】本発明の一実施形態により製造されるＤＲＡＭの製造プロセスのフローチャートである。
【図３】本発明の効果を説明する概略図である。
【図４】本発明の効果を説明する概略図である。
【図５】本発明の効果を説明する概略図である。
【図６】本発明で使用する原料微小供給装置の一例の概略図である。
【図７】本発明で使用する枚葉式ＭＯＣＶＤ装置の反応室の一例の概略図である。
【符号の説明】
１…ｐ型シリコン基板、２…素子分離領域、３…ゲート酸化膜、４…ゲート電極、５…ワード線、６…ソース・ドレイン拡散層、７ａ…層間絶縁膜、７ｂ…層間絶縁膜、８…ビット線、９…多結晶シリコン膜、１０…バリアメタル、１１…ＳＮパターン、１２…キャパシタ下部電極、１３…キャパシタ絶縁膜、１４…キャパシタ上部電極、１５…層間絶縁膜、１６…低抵抗配線、１７…原料微小供給装置、１８…バルブ、１９…原料溜容器、２０…ピエゾ式ヘッド、２１…密閉容器、２２…反応室、２３…ヒータ、２４…ヒータステージ、２５…サセプタ、２６…ウエハ、２７…気化器、２８…ガス取り入れ口、２９…ガス導入部、３０…ガス噴出孔、３１…シャワーヘッド、３２…制御装置。
【図１】
2004047659.tif 000003
【図２】
2004047659.tif 000004
【図３】
2004047659.tif 000005
【図４】
2004047659.tif 000006
【図５】
2004047659.tif 000007
【図６】
2004047659.tif 000008
【図７】
2004047659.tif 000009