(57)【要約】【課題】工程数の増大を抑制しつつ、積層される半導体チップ間の間隔を増大させる。【解決手段】半導体チップ５ａに一体的に形成された突出部５ｅを半導体チップ５ａの裏面に設け、突出部５ｅを介して半導体チップ５ａを半導体チップ４ａ上にフェースアップ実装し、絶縁性樹脂５ｃにより突出部５ｅを半導体チップ４ａ上に固着する。【選択図】      図１
2004303992.tif 000002
【特許請求の範囲】
【請求項１】
導電性ワイヤ接続用の端子が設けられた基材と、
前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第１半導体チップと、
裏面に突出部が形成され、前記突出部を介して前記第１半導体チップ上に固着された第２半導体チップとを備えることを特徴とする半導体装置。
【請求項２】
前記突出部を介して前記第１半導体チップ上に前記第２半導体チップを固着する絶縁性樹脂をさらに備えることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記絶縁性樹脂にはフィラーが混入されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記絶縁性樹脂は、前記突出部が設けられた段差部分の少なくとも一部の領域に充填されていることを特徴とする請求項２または３記載の半導体装置。
【請求項５】
導電性ワイヤ接続用の端子が設けられた基材と、
前記基材上にフェースアップ実装された第１半導体チップと、
前記第１半導体チップに設けられた第１電極パッドと、
前記第１電極パッドと前記基材に設けられた端子とを電気的に接続する第１導電性ワイヤと、
裏面に突出部が形成された第２半導体チップと、
前記第２半導体チップに設けられた第２電極パッドと、
前記第１半導体チップ上の第１導電性ワイヤを包み込むようにして、前記突出部を介して前記第１半導体チップを前記第２半導体チップ上に固着させる絶縁性樹脂と、
前記第２電極パッドと前記基材に設けられた端子とを電気的に接続する第２導電性ワイヤと、
前記第１導電性ワイヤが接続された第１半導体チップおよび前記第２導電性ワイヤが接続された第２半導体チップを封止する封止樹脂とを備えることを特徴とする半導体装置。
【請求項６】
導電性ワイヤ接続用の端子が設けられた基材と、
前記基材上にフェースアップ実装された第１半導体チップと、
前記第１半導体チップに設けられた第１電極パッドと、
前記第１電極パッドと前記基材に設けられた端子とを電気的に接続する第１導電性ワイヤと、
裏面に突出部が形成された第２半導体チップと、
前記第２半導体チップに設けられた第２電極パッドと、
少なくとも前記第２電極パッド下に存在するようにして前記第１半導体チップと前記第２半導体チップとの間に設けられ、前記突出部を介して前記第１半導体チップを前記第２半導体チップ上に固着させる絶縁性樹脂と、
前記第２電極パッドと前記基材に設けられた端子とを電気的に接続する第２導電性ワイヤとを備えることを特徴とする半導体装置。
【請求項７】
前記突出部を含む第２半導体チップの裏面全体に形成された絶縁層をさらに備えることを特徴とする請求項１〜６のいずれか１項記載の半導体装置。
【請求項８】
前記突出部の少なくとも一部の領域は、前記突出部の形成面に近づくにつれ広がる形状を有していることを特徴とする請求項１〜７のいずれか１項記載の半導体装置。
【請求項９】
前記第２半導体チップのサイズは前記第１半導体チップのサイズよりも大きいことを特徴とする請求項１〜８のいずれか１項記載の半導体装置。
【請求項１０】
導電性ワイヤ接続用の端子が設けられた基材と、
前記基材上にフリップチップ実装された第１半導体チップと、
接着層を介して前記第１半導体チップ上にフェースアップ実装された第２半導体チップと、
前記基材に設けられた端子と前記第２半導体チップとを電気的に接続する第１導電性ワイヤと、
裏面に突出部が形成され、前記突出部を介して前記第２半導体チップ上に固着された第３半導体チップと、
前記基材に設けられた端子と前記第３半導体チップとを電気的に接続する第２導電性ワイヤとを備えることを特徴とする半導体装置。
【請求項１１】
導電性ワイヤ接続用の端子が設けられた基材と、
前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第１電子部品と、
裏面に突出部が形成され、前記突出部を介して前記第１電子部品上に固着された第２電子部品とを備えることを特徴とする電子デバイス。
【請求項１２】
導電性ワイヤ接続用の端子が設けられた基材と、
前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第１半導体チップと、
裏面に突出部が形成され、前記突出部を介して前記第１半導体チップ上に固着された第２半導体チップと、
前記基材を介して前記第１半導体チップおよび前記第２半導体チップに電気的に接続された電子部品とを備えることを特徴とする電子機器。
【請求項１３】
導電性ワイヤ接続用の端子が設けられた基材上に第１半導体チップをマウントする工程と、
前記基材上にマウントされた第１半導体チップと前記基材に設けられた端子とを導電性ワイヤで接続する工程と、
裏面に突出部が形成された第２半導体チップを前記第１半導体チップ上に固着する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１４】
導電性ワイヤ接続用の端子が設けられた基材上に第１半導体チップをマウントする工程と、
前記基材上にマウントされた第１半導体チップと前記基材に設けられた端子とを導電性ワイヤで接続する工程と、
前記第１半導体チップ上に絶縁性樹脂を配置する工程と、
第２半導体チップの裏面に形成された突出部を前記絶縁性樹脂に押し当てることにより、前記第２半導体チップを前記第１半導体チップ上に固着する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１５】
表面がスクライブラインで区画されたウェハの裏面をハーフカットすることにより、前記スクライブラインに対向配置された溝を前記ウェハの裏面に形成する工程と、
前記スクライブラインに沿って前記溝を切断することにより、裏面に突出部が形成された前記第２半導体チップを形成する工程とをさらに備えることを特徴とする請求項１３または１４記載の半導体装置の製造方法。
【請求項１６】
前記ハーフカットは、先端が丸みを帯びたブレードによるダイシング、等方性エッチングまたはレーザ加工により行われることを特徴とする請求項１５記載の半導体装置の製造方法。
【請求項１７】
前記溝が形成されたウェハの裏面に絶縁膜を成膜する工程をさらに備えることを特徴とする請求項１５または１６記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、電子デバイス、電子機器および半導体装置の製造方法に関し、特に、半導体チップの積層構造に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、半導体チップの３次元実装構造を実現するため、積層された半導体チップをワイヤボンド接続する方法があった。
図１１は、従来の半導体装置の概略構成を示す断面図である。
【０００３】
図１１において、キャリア基板１０１の表面には導電性ワイヤ１０４ｄ、１０５ｄを接続するランド１０２が設けられるとともに、キャリア基板１０１の裏面には突出電極１０３が設けられている。また、半導体チップ１０４ａ、１０５ａには、導電性ワイヤ１０４ｄ、１０５ｄを接続する電極パッド１０４ｂ、１０５ｂがそれぞれ設けられている。そして、キャリア基板１０１上には、接着層１０４ｃを介して半導体チップ１０４ａがフェースアップ実装されている。さらに、半導体チップ１０４ａ上には、接着層１０６ｂ、１０６ｃが両面にそれぞれ設けられたミラーチップ１０６ａを介して、半導体チップ１０５ａがフェースアップ実装されている。ここで、ミラーチップ１０６ａは、半導体チップ１０４ａに設けられた電極パッド１０４ｂを避けるようにして、半導体チップ１０４ａ、１０５ａ間に配置されている。
【０００４】
そして、キャリア基板１０１上に実装された半導体チップ１０４ａは、導電性ワイヤ１０４ｄを介してキャリア基板１０１のランド１０２に電気的に接続されるとともに、ミラーチップ１０６ａを介して半導体チップ１０４ａ上に積層された半導体チップ１０４ｂは、導電性ワイヤ１０５ｄを介してキャリア基板１０１のランド１０２に電気的に接続されている。そして、導電性ワイヤ１０４ｄ、１０５ｄがそれぞれ接続された半導体チップ１０４ａ、１０５ａは、封止樹脂１０７により封止されている。
【０００５】
ここで、半導体チップ１０４ａ、１０５ａ間にミラーチップ１０６ａを配置することにより、半導体チップ１０４ａ、１０５ａ間の間隔を増加させることができる。このため、下層の半導体チップ１０４ａに接続される導電性ワイヤ１０４ｄが上層の半導体チップ１０５ａに接触することを防止することができ、サイズが等しい半導体チップ１０４ａ、１０５ａを積層した場合においても、下層の半導体チップ１０４ａをワイヤボンド接続することが可能となる。
【０００６】
【特許文献１】
特開２０００−１０１０１６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、図１１の半導体装置では、下層の半導体チップ１０４ａをワイヤボンド接続するために、半導体チップ１０４ａ、１０５ａ間にミラーチップ１０６ａを配置する必要があり、工程数が増大するとともに、コストアップを招くという問題があった。
【０００８】
そこで、本発明の目的は、工程数の増大を抑制しつつ、積層される半導体チップ間の間隔を増大させることが可能な半導体装置、電子デバイス、電子機器および半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第１半導体チップと、裏面に突出部が形成され、前記突出部を介して前記第１半導体チップ上に固着された第２半導体チップとを備えることを特徴とする。
【００１０】
これにより、第１半導体チップ上に第２半導体チップを積層することで、第１半導体チップと第２半導体チップと間の間隔を一定に保つことを可能としつつ、第１半導体チップと第２半導体チップとを固定することが可能となる。このため、工程数の増大を抑制しつつ、第１半導体チップと第２半導体チップと間の間隔を増大させることが可能となり、第１半導体チップと第２半導体チップとのサイズが等しい場合においても、第１半導体チップをワイヤボンド接続することが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置によれば、前記突出部を介して前記第１半導体チップ上に前記第２半導体チップを固着する絶縁性樹脂をさらに備えることを特徴とする。
これにより、絶縁性樹脂を介して第１半導体チップ上に第２半導体チップを積層することで、第１半導体チップと第２半導体チップとの間の絶縁性を確保することが可能となるとともに、工程数の増大を抑制しつつ、第１半導体チップ上に第２半導体チップを固着することが可能となる。
【００１２】
また、本発明の一態様に係る半導体装置によれば、前記絶縁性樹脂にはフィラーが混入されていることを特徴とする。
これにより、絶縁性樹脂の吸水性を低下させることが可能となるとともに、絶縁性樹脂の線膨張係数を半導体チップに近づけることが可能となり、絶縁性樹脂による応力を緩和することを可能として、半導体装置の信頼性を向上させることが可能となる。
【００１３】
また、本発明の一態様に係る半導体装置によれば、前記絶縁性樹脂は、前記突出部が設けられた段差部分の少なくとも一部の領域に充填されていることを特徴とする。
これにより、第２半導体チップの裏面に突出部を形成したために、第２半導体チップの端部が薄型化した場合においても、薄型化された第２半導体チップの端部を絶縁性樹脂で補強することができる。
【００１４】
また、本発明の一態様に係る半導体装置によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装された第１半導体チップと、前記第１半導体チップに設けられた第１電極パッドと、前記第１電極パッドと前記基材に設けられた端子とを電気的に接続する第１導電性ワイヤと、裏面に突出部が形成された第２半導体チップと、前記第２半導体チップに設けられた第２電極パッドと、前記第１半導体チップ上の第１導電性ワイヤを包み込むようにして、前記突出部を介して前記第１半導体チップを前記第２半導体チップ上に固着させる絶縁性樹脂と、前記第２電極パッドと前記基材に設けられた端子とを電気的に接続する第２導電性ワイヤと、前記第１導電性ワイヤが接続された第１半導体チップおよび前記第２導電性ワイヤが接続された第２半導体チップを封止する封止樹脂とを備えることを特徴とする。
【００１５】
これにより、絶縁性樹脂を介して第１半導体チップ上に第２半導体チップを積層することで、第１半導体チップと第２半導体チップと間の間隔を一定に保つことを可能としつつ、第１半導体チップ上の第１導電性ワイヤを絶縁性樹脂で固定することが可能となる。このため、第１導電性ワイヤが接続された第１半導体チップが樹脂封止される場合においても、封止樹脂の注入圧力で第１導電性ワイヤが変形することを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された第１半導体チップ上に第２半導体チップを積層することが可能となるとともに、第１導電性ワイヤの異常接触を防止することが可能となる。
【００１６】
また、本発明の一態様に係る半導体装置によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装された第１半導体チップと、前記第１半導体チップに設けられた第１電極パッドと、前記第１電極パッドと前記基材に設けられた端子とを電気的に接続する第１導電性ワイヤと、裏面に突出部が形成された第２半導体チップと、前記第２半導体チップに設けられた第２電極パッドと、少なくとも前記第２電極パッド下に存在するようにして前記第１半導体チップと前記第２半導体チップとの間に設けられ、前記突出部を介して前記第１半導体チップを前記第２半導体チップ上に固着させる絶縁性樹脂と、前記第２電極パッドと前記基材に設けられた端子とを電気的に接続する第２導電性ワイヤとを備えることを特徴とする。
【００１７】
これにより、絶縁性樹脂を介して第１半導体チップ上に第２半導体チップを積層することで、第１半導体チップと第２半導体チップと間の間隔を一定に保つことを可能としつつ、第２電極パッドの形成領域を絶縁性樹脂で支えることが可能となる。このため、第２電極パッド上に第２導電性ワイヤが接続される場合においても、ワイヤボンド時の超音波振動で第２半導体チップが破壊されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された第１半導体チップ上に第２半導体チップを積層することが可能となるとともに、ワイヤボンドを安定して行うことが可能となる。
【００１８】
また、本発明の一態様に係る半導体装置によれば、前記突出部を含む第２半導体チップの裏面全体に形成された絶縁層をさらに備えることを特徴とする。
これにより、第１半導体チップに接続された第１導電性ワイヤの高さが高くなった場合においても、第１導電性ワイヤが第２半導体チップの裏面とショートすることを防止することができ、ワイヤボンド接続された第１半導体チップ上に第２半導体チップを安定して積層することが可能となる。
【００１９】
また、本発明の一態様に係る半導体装置によれば、前記突出部の少なくとも一部の領域は、前記突出部の形成面に近づくにつれ広がる形状を有していることを特徴とする。
これにより、第２半導体チップの裏面に突出部を形成したために、第２半導体チップの端部が薄型化した場合においても、第２半導体チップの端部にかかる応力を効率よく逃がすことが可能となる。このため、第１導電性ワイヤが第２半導体チップの裏面に接触することを防止しつつ、第２半導体チップの端部の強度を向上させることが可能となる。
【００２０】
また、本発明の一態様に係る半導体装置によれば、前記第２半導体チップのサイズは前記第１半導体チップのサイズよりも大きいことを特徴とする。
これにより、製造工程を複雑化させることなく、第１半導体チップから引き出された導電性ワイヤ上にも第２半導体チップを配置することが可能となり、半導体チップ実装時の省スペース化を図ることが可能となる。
【００２１】
また、本発明の一態様に係る半導体装置によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフリップチップ実装された第１半導体チップと、接着層を介して前記第１半導体チップ上にフェースアップ実装された第２半導体チップと、前記基材に設けられた端子と前記第２半導体チップとを電気的に接続する第１導電性ワイヤと、裏面に突出部が形成され、前記突出部を介して前記第２半導体チップ上に固着された第３半導体チップと、前記基材に設けられた端子と前記第３半導体チップとを電気的に接続する第２導電性ワイヤとを備えることを特徴とする。
【００２２】
これにより、第２半導体チップ上に第３半導体チップを積層することで、第２半導体チップと第３半導体チップと間の間隔を一定に保つことを可能としつつ、第２半導体チップと第３半導体チップとを固定することが可能となるとともに、高さの増大を抑制しつつ、第２半導体チップと基材との間に第１半導体チップを介装することが可能となる。このため、工程数の増大を抑制しつつ、ワイヤボンド接続された第２半導体チップ上に第３半導体チップを積層することが可能となるとともに、省スペース化を可能としつつ、半導体チップの積層数を増加させることが可能となる。
【００２３】
また、本発明の一態様に係る電子デバイスによれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第１電子部品と、裏面に突出部が形成され、前記突出部を介して前記第１電子部品上に固着された第２電子部品とを備えることを特徴とする。
【００２４】
これにより、第１電子部品上に第２電子部品を積層することで、第１電子部品と第２電子部品と間の間隔を一定に保つことを可能としつつ、第１電子部品と第２電子部品とを固定することが可能となる。このため、工程数の増大を抑制しつつ、第１電子部品と第２電子部品と間の間隔を増大させることが可能となり、第１電子部品と第２電子部品とのサイズが等しい場合においても、第１電子部品をワイヤボンド接続することが可能となる。
【００２５】
また、本発明の一態様に係る電子機器によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第１半導体チップと、裏面に突出部が形成され、前記突出部を介して前記第１半導体チップ上に固着された第２半導体チップと、前記基材を介して前記第１半導体チップおよび前記第２半導体チップに電気的に接続された電子部品とを備えることを特徴とする。
【００２６】
これにより、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップの積層構造を実現することが可能となり、電子機器のコストダウンを図ることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、導電性ワイヤ接続用の端子が設けられた基材上に第１半導体チップをマウントする工程と、前記基材上にマウントされた第１半導体チップと前記基材に設けられた端子とを導電性ワイヤで接続する工程と、裏面に突出部が形成された第２半導体チップを前記第１半導体チップ上に固着する工程とを備えることを特徴とする。
【００２７】
これにより、第１半導体チップに接続された導電性ワイヤが第２半導体チップに接触することを防止しつつ、ワイヤボンド接続された第１半導体チップ上に第２半導体チップを積層することが可能となり、ワイヤボンド接続された半導体チップの積層構造のコストダウンを図ることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、導電性ワイヤ接続用の端子が設けられた基材上に第１半導体チップをマウントする工程と、前記基材上にマウントされた第１半導体チップと前記基材に設けられた端子とを導電性ワイヤで接続する工程と、前記第１半導体チップ上に絶縁性樹脂を配置する工程と、第２半導体チップの裏面に形成された突出部を前記絶縁性樹脂に押し当てることにより、前記第２半導体チップを前記第１半導体チップ上に固着する工程とを備えることを特徴とする。
【００２８】
これにより、第１半導体チップ上に第２半導体チップを積層することで、絶縁性樹脂が突出部から食み出すことを可能としつつ、第１半導体チップ上に第２半導体チップを固着することが可能となる。このため、第１半導体チップ上に第２半導体チップを固着することを可能としつつ、突出部が設けられた第２半導体チップの裏面の段差部分に絶縁性樹脂を充填することが可能となり、工程数の増大を抑制しつつ、第２半導体チップの端部の強度を向上させることが可能となるとともに、第１導電性ワイヤが第１半導体チップの裏面に接触することを防止することが可能となる。
【００２９】
また、本発明の一態様に係る半導体装置の製造方法によれば、表面がスクライブラインで区画されたウェハの裏面をハーフカットすることにより、前記スクライブラインに対向配置された溝を前記ウェハの裏面に形成する工程と、前記スクライブラインに沿って前記溝を切断することにより、裏面に突出部が形成された前記第２半導体チップを形成する工程とをさらに備えることを特徴とする。
【００３０】
これにより、複数の半導体チップの裏面に突出部を一括形成することが可能となり、製造工程の煩雑化を抑制しつつ、ワイヤボンド接続された第１半導体チップ上に第２半導体チップを安定して積層することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記ハーフカットは、先端が丸みを帯びたブレードによるダイシング、等方性エッチングまたはレーザ加工により行われることを特徴とする。
【００３１】
これにより、半導体チップの裏面に形成される突出部にアール形状を持たせることを可能としつつ、半導体チップの裏面の突出部を一括形成することが可能となる。このため、半導体チップの裏面に突出部を形成したために、半導体チップの端部が薄型化した場合においても、製造工程の煩雑化を抑制しつつ、第２半導体チップの端部の強度を向上させることが可能となり、ワイヤボンド接続された半導体チップの積層構造を安定して製造することが可能となる。
【００３２】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記溝が形成されたウェハの裏面に絶縁膜を成膜する工程をさらに備えることを特徴とする。
これにより、突出部が形成される複数の半導体チップの裏面全体に絶縁膜を一括形成することが可能となる。このため、第１導電性ワイヤが第２半導体チップの裏面とショートすることを防止するために、各第２半導体チップに個別に絶縁膜を形成する必要がなくなり、製造工程の煩雑化を抑制しつつ、ワイヤボンド接続された第１半導体チップ上に第２半導体チップを安定して積層することが可能となる。
【００３３】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す断面図である。
【００３４】
図１において、キャリア基板１の表面には導電性ワイヤ４ｄ、５ｄを接続するランド２が設けられるとともに、キャリア基板１の裏面には突出電極３が設けられている。なお、キャリア基板１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極３としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。
【００３５】
また、半導体チップ４ａ、５ａには、導電性ワイヤ４ｄ、５ｄを接続する電極パッド４ｂ、５ｂがそれぞれ設けられ、半導体チップ５ａの裏面には、半導体チップ５ａに一体的に形成された突出部５ｅが設けられている。なお、半導体チップ５ａの厚みは、例えば、５０〜２００μｍ程度の範囲、突出部５ｅの高さは、例えば、３０〜１５０μｍ程度の範囲に設定することができる。また、導電性ワイヤ４ｄ、５ｄとしては、例えば、ＡｕワイヤやＡｌワイヤなどを用いることができる。
【００３６】
そして、キャリア基板１上には、接着層４ｃを介して半導体チップ４ａがフェースアップ実装されている。さらに、半導体チップ４ａ上には、突出部５ｅを介して半導体チップ５ａがフェースアップ実装され、突出部５ｅは、絶縁性樹脂５ｃにより半導体チップ４ａ上に固着されている。なお、絶縁性樹脂５ｃとしては、ペースト状樹脂またはシート状樹脂を用いることができ、例えば、エポキシ系樹脂、アクリル系樹脂またはマレイミド系樹脂などを用いることができる。また、絶縁性樹脂５ｃには、シリカやアルミナなどのフィラーが混入されるようにしてもよい。これにより、絶縁性樹脂５ｃの吸水性を低下させることが可能となるとともに、絶縁性樹脂５ｃの線膨張係数を半導体チップ４ａ、５ａに近づけることが可能となり、絶縁性樹脂５ｃによる応力を緩和することを可能として、半導体装置の信頼性を向上させることが可能となる。
【００３７】
そして、キャリア基板１上に実装された半導体チップ４ａは、導電性ワイヤ４ｄを介してキャリア基板１のランド２に電気的に接続されるとともに、突出部５ｅを介して半導体チップ４ａ上に積層された半導体チップ５ａは、導電性ワイヤ５ｄを介してキャリア基板１のランド２に電気的に接続されている。そして、導電性ワイヤ４ｄ、５ｄがそれぞれ接続された半導体チップ４ａ、５ａは、封止樹脂６により封止されている。
【００３８】
ここで、突出部５ｅの高さは、半導体チップ４ａ上に半導体チップ５ａを積層した場合、導電性ワイヤ４ｄが半導体チップ５ａの裏面に接触しないように設定することができる。また、突出部５ｅは、半導体チップ４ａに接続された導電性ワイヤ４ｄを避けるように、半導体チップ４ａ上に配置することができる。
これにより、半導体チップ４ａ上に半導体チップ５ａを積層することで、半導体チップ５ａの裏面に導電性ワイヤ４ｄが接触することを防止しつつ、半導体チップ４ａ、５ａを固定することが可能となる。このため、半導体チップ４ａ、５ａのサイズが等しい場合においても、工程数の増大を抑制しつつ、導電性ワイヤ４ｄが接続された半導体チップ４ａ上に半導体チップ５ａを積層することが可能となる。
【００３９】
また、絶縁性樹脂５ｃにより突出部５ｅを半導体チップ４ａ上に固着する場合、半導体チップ４ａ上に配置された絶縁性樹脂５ｃを突出部５ｅの周囲に食み出させることにより、突出部５ｅが形成された半導体チップ５ａの裏面の段差部分に絶縁性樹脂６を充填し、半導体チップ４ａ上の導電性ワイヤ４ｄを包み込ませることができる。
【００４０】
これにより、半導体チップ４ａ、５ａ間の間隔を一定に保つことを可能としつつ、半導体チップ４ａ上の導電性ワイヤ４ｄを絶縁性樹脂５ｅで固定することが可能となる。このため、導電性ワイヤ４ｄが接続された半導体チップ４ａが樹脂封止される場合においても、封止樹脂６の注入圧力で導電性ワイヤ４ｄが流されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップ４ａ上に半導体チップ５ａを積層することが可能となるとともに、導電性ワイヤ４ｄの異常接触を防止することが可能となる。
【００４１】
また、半導体チップ５ａの電極パッド５ｂ下にも絶縁性樹脂６が存在するように、半導体チップ４ａ、５ａ間に絶縁性樹脂６を充填することができる。これにより、半導体チップ４ａ、５ａ間の間隔を一定に保つことを可能としつつ、電極パッド５ｂの形成領域を絶縁性樹脂６で支えることが可能となる。このため、電極パッド５ｂ上に導電性ワイヤ５ｄが接続される場合においても、ワイヤボンド時の超音波振動で半導体チップ５ａが破壊されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップ４ａ上に半導体チップ５ａを積層することが可能となるとともに、ワイヤボンドを安定して行うことが可能となる。
【００４２】
図２は、図１の半導体装置の製造方法を示す断面図である。
図２（ａ）において、接着層４ｃを介し、半導体チップ４ａをキャリア基板１上にフェースアップ実装する。そして、キャリア基板１上にフェースアップ実装された半導体チップ４ａのワイヤボンドを行うことにより、ランド２と電極パッド４ｂとを導電性ワイヤ４ｄで接続する。
【００４３】
次に、図２（ｂ）に示すように、導電性ワイヤ４ｄが接続された半導体チップ４ａ上に絶縁性樹脂５ｃを配置する。なお、絶縁性樹脂５ｃを半導体チップ４ａ上に配置する場合、例えば、ディスペンサなどを用いることができる。
次に、図２（ｃ）に示すように、突出部５ｅが形成された半導体チップ５ａの裏面を絶縁性樹脂６に押し当てながら、半導体チップ５ａを半導体チップ４ａ上にフェースアップ実装する。ここで、半導体チップ４ａ上に配置される絶縁性樹脂５ｃの量を調整し、半導体チップ５ａを半導体チップ４ａ上に実装した際に、半導体チップ４ａ上に配置された絶縁性樹脂５ｃが突出部５ｅの周囲に食み出すようにすることができる。
【００４４】
これにより、半導体チップ５ａを半導体チップ４ａ上に実装することで、突出部５ｅが形成された半導体チップ５ａの裏面の段差部分に絶縁性樹脂６を充填することができる。このため、工程数を増加させることなく、半導体チップ４ａ上の導電性ワイヤ４ｄを絶縁性樹脂６で包み込んだり、半導体チップ５ａの電極パッド５ｂ下を絶縁性樹脂６で補強したりすることができる。
【００４５】
そして、突出部５ｅを介して半導体チップ５ａが半導体チップ４ａ上に積層された状態で、絶縁性樹脂６を硬化させる。そして、半導体チップ４ａ上にフェースアップ実装された半導体チップ５ａのワイヤボンドを行うことにより、ランド２と電極パッド５ｂとを導電性ワイヤ５ｄで接続する。ここで、電極パッド５ｂの配置位置に対応して、半導体チップ５ａの裏面に絶縁性樹脂５ｃを充填することにより、半導体チップ５ａの電極パッド５ｂ下を絶縁性樹脂５ｃで補強することが可能となる。このため、電極パッド５ｂ上に導電性ワイヤ５ｄが接続される場合においても、ワイヤボンド時の超音波振動で半導体チップ５ａが破壊されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンドを安定して行うことが可能となる。
【００４６】
なお、絶縁性樹脂５ｃを介して半導体チップ４ａ上に半導体チップ５ａを固着する場合、例えば、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）接合などの接着剤接合を用いるようにしてもよい。
【００４７】
次に、図１に示すように、トランスファーモールドなどの方法により、導電性ワイヤ４ｄ、５ｄでそれぞれ接続された半導体チップ４ａ、５ａを封止樹脂６で封止する。ここで、半導体チップ４ａ上の導電性ワイヤ４ｄが包み込まれるように、半導体チップ５ａの裏面に絶縁性樹脂５ｃを充填することにより、半導体チップ４ａ上の導電性ワイヤ４ｄを絶縁性樹脂５ｃで固定することが可能となる。このため、導電性ワイヤ４ｄが接続された半導体チップ４ａが樹脂封止される場合においても、封止樹脂６の注入圧力で導電性ワイヤ４ｄが流されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップ上４ａに半導体チップ５ａを積層することが可能となるとともに、導電性ワイヤ４ｄの異常接触を防止することが可能となる。
【００４８】
なお、半導体チップ４ａ、５ａ間に絶縁性樹脂５ｃを設ける場合、絶縁性樹脂５ｃを半導体チップ４ａ上に配置する代わりに、印刷またはディッピングなどの方法により、突出部５ｅに絶縁性樹脂５ｃを付着させるようにしてもよい。
図３は、図１の半導体装置の突出部の製造方法を示す断面図である。
図３（ａ）において、半導体ウェハ１１の表面はスクライブラインＳＢ１〜ＳＢ４で区画され、スクライブラインＳＢ１〜ＳＢ４で区画された各区画領域には、能動面がそれぞれ形成されるとともに、電極パッド１２ａ〜１２ｃがそれぞれ設けられている。そして、半導体ウェハ１１上に形成された能動面を避けるようにして、半導体ウェハ１１に開口部１３を形成する。
【００４９】
次に、図３（ｂ）に示すように、開口部１３が形成された半導体ウェハ１１の裏面１１´を研削することにより、半導体ウェハ１１を薄型化し、開口部１３を貫通させることで、貫通孔１３´を半導体ウェハ１１に形成する。なお、開口部１３は予め貫通していてもよい。
次に、図３（ｃ）に示すように、貫通孔１３´が形成された半導体ウェハ１１の能動面側にダイシングテープ１４を貼り付ける。そして、貫通孔１３´を参照しながらブレード１５の位置合わせを行うことにより、ブレード１５の中央がスクライブラインＳＢ１〜ＳＢ４の位置に対応するように配置する。そして、ブレード１５を用いて半導体ウェハ１１の裏面をハーフカットすることにより、半導体ウェハ１１の裏面に溝を形成し、スクライブラインＳＢ１〜ＳＢ４で区画された各区画領域に突出部１６ａ〜１６ｃを形成する。なお、半導体ウェハ１１の能動面側を見ながら、半導体ウェハ１１の裏面でブレード１５の位置合わせができるダイシング装置を用いる場合、貫通孔１３´は必ずしも形成する必要はない。
【００５０】
ここで、半導体ウェハ１１の裏面に形成される溝の深さは、突出部１６ａ〜１６ｃが形成された半導体チップ１１ａ〜１１ｃを、ワイヤボンド接続された下層の半導体チップ上に積層した場合、下層の半導体チップに接続された導電性ワイヤが、半導体チップ１１ａ〜１１ｃの裏面に接触しないように設定することができる。また、ブレード１５の幅は、下層の半導体チップに接続された導電性ワイヤを避けながら、突出部１６ａ〜１６ｃが形成された半導体チップ１１ａ〜１１ｃを下層の半導体チップ上に配置することができるように設定することができる。
【００５１】
次に、図３（ｄ）に示すように、突出部１６ａ〜１６ｃが形成された半導体ウェハ１１からダイシングテープ１４を剥がし、突出部１６ａ〜１６ｃを介して半導体ウェハ１１の裏面側にダイシングテープ１７に貼り付ける。
次に、図３（ｅ）に示すように、ブレード１５よりも幅の小さなブレード１８を用い、スクライブラインＳＢ１〜ＳＢ４に沿って半導体ウェハ１１のフルカットを行うことにより、突出部１６ａ〜１６ｃが裏面にそれぞれ形成された半導体チップ１１ａ〜１１ｃを形成する。
【００５２】
これにより、複数の半導体チップ１１ａ〜１１ｃの裏面に突出部１６ａ〜１６ｃをそれぞれ一括形成することが可能となり、製造工程の煩雑化を抑制しつつ、ワイヤボンド接続された下層の半導体チップ上に半導体チップ１１ａ〜１１ｃを安定して積層することが可能となる。
なお、突出部１６ａ〜１６ｃが設けられた半導体チップ１１ａ〜１１ｃを形成する場合、ブレード１８によりスクライブラインＳＢ１〜ＳＢ４に沿って半導体ウェハ１１表面のハーフカッットを行った後、ブレード１５により半導体ウェハ１１の裏面のハーフカッットを行うようにしてもよい。
【００５３】
図４は、本発明の第２実施形態に係る半導体装置の概略構成を示す断面図である。
図４において、キャリア基板２１の表面には導電性ワイヤ２４ｄ、２５ｄを接続するランド２２が設けられるとともに、キャリア基板２１の裏面には突出電極２３が設けられている。また、半導体チップ２４ａ、２５ａには、導電性ワイヤ２４ｄ、２５ｄを接続する電極パッド２４ｂ、２５ｂがそれぞれ設けられ、半導体チップ２５ａの裏面には、半導体チップ２５ａに一体的に形成された突出部２５ｅが設けられている。そして、突出部２５ｅを含む半導体チップ２５ａの裏面全体には絶縁層２５ｅが形成されている。なお、絶縁層２５ｅとしては、例えば、シリコン酸化膜やシリコン窒化膜などを用いることができる。
【００５４】
ここで、突出部２５ｅを含む半導体チップ２５ａの裏面全体に絶縁層２５ｅを形成することにより、半導体チップ２４ａに接続された導電性ワイヤ２４ｄの高さが高くなった場合においても、導電性ワイヤ２４ｄが半導体チップ２５ａの裏面とショートすることを防止することができる。
そして、キャリア基板２１上には、接着層２４ｃを介して半導体チップ２４ａがフェースアップ実装されている。さらに、半導体チップ２４ａ上には、突出部２５ｅを介して半導体チップ２５ａがフェースアップ実装され、突出部２５ｅは、絶縁性樹脂２５ｃにより半導体チップ２４ａ上に固着されている。ここで、絶縁性樹脂２５ｃが突出部２５ｅの周囲に食み出すようにすることにより、突出部２５ｅが形成された半導体チップ２５ａの裏面の段差部分に絶縁性樹脂２５ｃを充填し、半導体チップ２４ａ上の導電性ワイヤ２４ｄを絶縁性樹脂２５ｃで包み込んだり、半導体チップ２５ａの電極パッド２５ｂ下を絶縁性樹脂２５ｃで補強したりすることができる。
【００５５】
そして、キャリア基板２１上に実装された半導体チップ２４ａは、導電性ワイヤ２４ｄを介してキャリア基板２１のランド２２に電気的に接続されるとともに、突出部２５ｅを介して半導体チップ２４ａ上に積層された半導体チップ２５ａは、導電性ワイヤ２５ｄを介してキャリア基板２１のランド２２に電気的に接続されている。そして、導電性ワイヤ２４ｄ、２５ｄがそれぞれ接続された半導体チップ２４ａ、２５ａは封止樹脂２６により封止されている。
【００５６】
なお、突出部２５ｅの高さは、半導体チップ２４ａ上に半導体チップ２５ａを積層した場合、導電性ワイヤ２４ｄが半導体チップ２５ａの裏面に接触しないように設定することができる。また、突出部２５ｅは、半導体チップ２４ａに接続された導電性ワイヤ２４ｄを避けるように、半導体チップ２４ａ上に配置することができる。
【００５７】
図５は、図４の半導体装置の突出部の製造方法を示す断面図である。
図５（ａ）において、半導体ウェハ３１の表面はスクライブラインＳＢ１１〜ＳＢ１４で区画され、スクライブラインＳＢ１１〜ＳＢ１４で区画された各区画領域には、能動面がそれぞれ形成されるとともに、電極パッド３２ａ〜３２ｃがそれぞれ設けられている。また、半導体ウェハ３１には、半導体ウェハ３１上に形成された能動面を避けるようにして、貫通孔３３が形成されている。
【００５８】
そして、貫通孔３３が形成された半導体ウェハ３１の能動面側にダイシングテープ３４を貼り付ける。そして、貫通孔３３を参照しながらブレード３５の位置合わせを行うことにより、ブレード３５の中央がスクライブラインＳＢ１１〜ＳＢ１４の位置に対応するように配置する。そして、ブレード３５を用いて半導体ウェハ３１の裏面をハーフカットすることにより、半導体ウェハ３１の裏面に溝を形成し、スクライブラインＳＢ１１〜ＳＢ１４で区画された各区画領域に突出部３６ａ〜３６ｃを形成する。
【００５９】
ここで、半導体ウェハ３１の裏面に形成される溝の深さは、突出部３６ａ〜３６ｃが形成された半導体チップ３１ａ〜３１ｃを、ワイヤボンド接続された下層の半導体チップ上に積層した場合、下層の半導体チップに接続された導電性ワイヤが、半導体チップ３１ａ〜３１ｃの裏面に接触しないように設定することができる。また、ブレード３５の幅は、下層の半導体チップに接続された導電性ワイヤを避けながら、突出部３６ａ〜３６ｃが形成された半導体チップ３１ａ〜３１ｃを下層の半導体チップ上に配置することができるように設定することができる。
【００６０】
次に、図５（ｂ）に示すように、例えば、ＣＶＤなどの方法により、突出部３６ａ〜３６ｃの表面を含む半導体ウェハ３１の裏面全体に絶縁層３９を形成する。
次に、図５（ｃ）に示すように、突出部３６ａ〜３６ｃが形成された半導体ウェハ３１からダイシングテープ３４を剥がし、突出部３６ａ〜３６ｃを介して半導体ウェハ３１の裏面側にダイシングテープ３７を貼り付ける。
【００６１】
次に、図５（ｄ）に示すように、ブレード３５よりも幅の小さなブレード３８を用い、スクライブラインＳＢ１１〜ＳＢ１４に沿って半導体ウェハ３１のフルカットを行うことにより、突出部３６ａ〜３６ｃおよび絶縁層３９ａ〜３９ｃがそれぞれ設けられた半導体チップ３１ａ〜３１ｃを形成する。
これにより、突出部３６ａ〜３６ｃがそれぞれ形成される複数の半導体チップ３１ａ〜３１ｃの裏面全体に絶縁層３９ａ〜３９ｃをそれぞれ一括形成することが可能となる。このため、下層の半導体チップに接続された導電性ワイヤが半導体チップ３１ａ〜３１ｃの裏面とショートすることを防止するために、各半導体チップ３１ａ〜３１ｃに個別に絶縁層３９ａ〜３９ｃを形成する必要がなくなり、製造工程の煩雑化を抑制しつつ、ワイヤボンド接続された下層の半導体チップ上に半導体チップ３１ａ〜３１ｃを安定して積層することが可能となる。
【００６２】
図６は、本発明の第３実施形態に係る半導体装置の概略構成を示す断面図である。
図６（ａ）において、キャリア基板４１の表面には導電性ワイヤ４４ｄ、４５ｄを接続するランド４２が設けられるとともに、キャリア基板４１の裏面には突出電極４３が設けられている。また、半導体チップ４４ａ、４５ａには、導電性ワイヤ４４ｄ、４５ｄを接続する電極パッド４４ｂ、４５ｂがそれぞれ設けられ、半導体チップ４５ａの裏面には、半導体チップ４５ａに一体的に形成された突出部４５ｅが設けられている。ここで、突出部４５ｅの少なくとも一部の領域は、突出部４５ｅの形成面に近づくにつれ広がる形状を有し、例えば、突出部４５ｅにアール形状を持たせることができる。
【００６３】
これにより、半導体チップ４５ａの裏面に突出部４５ｅを形成したために、半導体チップ４５ａの端部が薄型化した場合においても、半導体チップ４５ａの端部にかかる応力を効率よく逃がすことが可能となる。このため、半導体チップ４４ａに接続された導電性ワイヤ４４ｄが半導体チップ４５ａの裏面に接触することを防止しつつ、半導体チップ４５ａの端部の強度を向上させることが可能となり、ワイヤボンド時の超音波振動などで半導体チップ４５ａが破壊することを防止することができる。
【００６４】
そして、キャリア基板４１上には、接着層４４ｃを介して半導体チップ４４ａがフェースアップ実装されている。さらに、半導体チップ４４ａ上には、突出部４５ｅを介して半導体チップ４５ａがフェースアップ実装され、突出部４５ｅは、絶縁性樹脂４５ｃにより半導体チップ４４ａ上に固着されている。ここで、絶縁性樹脂４５ｃが突出部４５ｅの周囲に食み出すようにすることにより、突出部４５ｅが形成された半導体チップ４５ａの裏面の段差部分に絶縁性樹脂４５ｃを充填し、半導体チップ４４ａ上の導電性ワイヤ４４ｄを絶縁性樹脂４５ｃで包み込んだり、半導体チップ４５ａの電極パッド４５ｂ下を絶縁性樹脂４５ｃで補強したりすることができる。
【００６５】
そして、キャリア基板４１上に実装された半導体チップ４４ａは、導電性ワイヤ４４ｄを介してキャリア基板４１のランド４２に電気的に接続されるとともに、突出部４５ｅを介して半導体チップ４４ａ上に積層された半導体チップ４５ａは、導電性ワイヤ４５ｄを介してキャリア基板４１のランド４２に電気的に接続されている。そして、導電性ワイヤ４４ｄ、４５ｄがそれぞれ接続された半導体チップ４４ａ、４５ａは封止樹脂４６により封止されている。
【００６６】
ここで、突出部４５ｅの高さは、半導体チップ４４ａ上に半導体チップ４５ａを積層した場合、半導体チップ４５ａの裏面に導電性ワイヤ４４ｄが接触しないように設定することができる。また、突出部４５ｅは、半導体チップ４４ａに接続された導電性ワイヤ４４ｄを避けるように、半導体チップ４４ａ上に配置することができる。
【００６７】
なお、図６（ａ）の実施形態では、突出部４５ｅの少なくとも一部の領域にアール形状を持たせる方法について説明したが、図６（ｂ）に示すように、電極パット５１ｂが表面に形成された半導体チップ５１ａの裏面の少なくとも一部の領域に、傾斜面５１ｃを設けるようにしてもよい。また、図６（ｃ）に示すように、電極パット５２ｂが表面に形成された半導体チップ５２ａの裏面の少なくとも一部の領域に、傾斜面５２ｄを介して突出部５２ｃを設けるようにしてもよい。また、図６（ｄ）に示すように、電極パット５３ｂが表面に形成された半導体チップ５３ａの裏面の少なくとも一部の領域に、平坦面５３ｄを介して傾斜面が設けられた突出部５３ｃを設けるようにしてもよい。
【００６８】
図７は、図６の半導体装置の突出部の製造方法を示す断面図である。
図７（ａ）において、半導体ウェハ６１の表面はスクライブラインＳＢ２１〜ＳＢ２４で区画され、スクライブラインＳＢ２１〜ＳＢ２４で区画された各区画領域には、能動面がそれぞれ形成されるとともに、電極パッド６２ａ〜６２ｃがそれぞれ設けられている。そして、半導体ウェハ６１上に形成された能動面を避けるようにして、半導体ウェハ６１に開口部６３を形成する。
【００６９】
次に、図７（ｂ）に示すように、開口部６３が形成された半導体ウェハ６１の裏面６１´を研削することにより、半導体ウェハ６１を薄型化し、開口部６３を貫通させることで、貫通孔６３´を半導体ウェハ６１に形成する。
次に、図７（ｃ）に示すように、貫通孔６３´が形成された半導体ウェハ６１の能動面側にダイシングテープ６４を貼り付ける。そして、貫通孔６３´を参照しながらブレード６５の位置合わせを行うことにより、ブレード６５の中央がスクライブラインＳＢ２１〜ＳＢ２４の位置に対応するように配置する。ここで、ブレード６５の先端は、丸みを帯びた形状を持たせることができる。そして、ブレード６５を用いて半導体ウェハ６１の裏面をハーフカットすることにより、アール形状を有する溝を半導体ウェハ６１の裏面に形成し、アール形状を有する突出部６６ａ〜６６ｃをスクライブラインＳＢ２１〜ＳＢ２４で区画された各区画領域に形成する。
【００７０】
ここで、半導体ウェハ６１の裏面に形成される溝の深さは、突出部６６ａ〜６６ｃが形成された半導体チップ６１ａ〜６１ｃを、ワイヤボンド接続された下層の半導体チップ上に積層した場合、下層の半導体チップに接続された導電性ワイヤが、半導体チップ６１ａ〜６１ｃの裏面に接触しないように設定することができる。また、ブレード６５の幅は、下層の半導体チップに接続された導電性ワイヤを避けながら、突出部６６ａ〜６６ｃが形成された半導体チップ６１ａ〜６１ｃを下層の半導体チップ上に配置することができるように設定することができる。
【００７１】
次に、図７（ｄ）に示すように、突出部６６ａ〜６６ｃが形成された半導体ウェハ６１からダイシングテープ６４を剥がし、突出部６６ａ〜６６ｃを介して半導体ウェハ６１の裏面側にダイシングテープ６７を貼り付ける。
次に、図７（ｅ）に示すように、ブレード６５よりも幅の小さなブレード６８を用い、スクライブラインＳＢ２１〜ＳＢ２４に沿って半導体ウェハ６１のフルカットを行うことにより、アール形状を有する突出部６６ａ〜６６ｃが裏面にそれぞれ設けられた半導体チップ６１ａ〜６１ｃを形成する。
【００７２】
これにより、半導体チップ６１ａ〜６１ｃの裏面に形成される突出部６６ａ〜６６ｃにアール形状をそれぞれ持たせることを可能としつつ、半導体チップ６１ａ〜６１ｃの裏面の突出部６６ａ〜６６ｃを一括形成することが可能となる。このため、半導体チップ６１ａ〜６１ｃの裏面に突出部６６ａ〜６６ｃを形成したために、半導体チップ６１ａ〜６１ｃの端部が薄型化した場合においても、製造工程の煩雑化を抑制しつつ、半導体チップ６１ａ〜６１ｃの端部の強度を向上させることが可能となり、ワイヤボンド接続された半導体チップの積層構造を安定して製造することが可能となる。
【００７３】
なお、図７の実施形態では、先端が丸みを帯びたブレードによるダイシングを行うことにより、アール形状を有する突出部６６ａ〜６６ｃを形成する方法について説明したが、等方性エッチングまたはレーザ加工により、アール形状を有する突出部６６ａ〜６６ｃを形成するようにしてもよい。また、ブレードの先端の形状を適宜変更することにより、ブレードの先端の形状に合わせて突出部６６ａ〜６６ｃの形状を変更するようにしてもよい。
【００７４】
図８は、本発明の第４実施形態に係る半導体装置の概略構成を示す断面図である。
図８において、キャリア基板７１の表面には導電性ワイヤ７４ｄ、７５ｄを接続するランド７２が設けられるとともに、キャリア基板７１の裏面には突出電極７３が設けられている。また、半導体チップ７４ａ、７５ａには、導電性ワイヤ７４ｄ、７５ｄを接続する電極パッド７４ｂ、７５ｂがそれぞれ設けられ、半導体チップ７５ａの裏面には、半導体チップ７５ａに一体的に形成された突出部７５ｅが設けられている。また、半導体チップ７５ａのサイズは、半導体チップ７４ａのサイズよりも大きくすることができる。
【００７５】
そして、キャリア基板７１上には、接着層７４ｃを介して半導体チップ７４ａがフェースアップ実装されている。さらに、半導体チップ７４ａ上には、突出部７５ｅを介して半導体チップ７５ａがフェースアップ実装され、突出部７５ｅは、絶縁性樹脂７５ｃにより半導体チップ７４ａ上に固着されているとともに、半導体チップ７５ａの端部が、半導体チップ７４ａから引き出された導電性ワイヤ７４ｄ上に配置されている。これにより、製造工程を複雑化させることなく、導電性ワイヤ７４ｄの配線領域上の空間を有効利用することが可能となり、半導体チップ７５ａ実装時の省スペース化を図ることが可能となる。
【００７６】
ここで、絶縁性樹脂７５ｃが突出部７５ｅの周囲に食み出すようにすることにより、突出部７５ｅが形成された半導体チップ７５ａの裏面の段差部分に絶縁性樹脂７５ｃを充填し、半導体チップ７４ａ上の導電性ワイヤ７４ｄを絶縁性樹脂７５ｃで包み込んだり、半導体チップ７５ａの電極パッド７５ｂ下を絶縁性樹脂７５ｃで補強したりすることができる。
【００７７】
そして、キャリア基板７１上に実装された半導体チップ７４ａは、導電性ワイヤ７４ｄを介してキャリア基板７１のランド７２に電気的に接続されるとともに、突出部７５ｅを介して半導体チップ７４ａ上に積層された半導体チップ７５ａは、導電性ワイヤ７５ｄを介してキャリア基板７１のランド７２に電気的に接続されている。そして、導電性ワイヤ７４ｄ、７５ｄがそれぞれ接続された半導体チップ７４ａ、７５ａは、封止樹脂７６により封止されている。
【００７８】
ここで、突出部７５ｅの高さは、半導体チップ７４ａ上に半導体チップ７５ａを積層した場合、半導体チップ７５ａの裏面に導電性ワイヤ７４ｄが接触しないように設定することができる。また、突出部７５ｅは、半導体チップ７４ａに接続された導電性ワイヤ７４ｄを避けるように、半導体チップ７４ａ上に配置することができる。
【００７９】
図９は、本発明の第５実施形態に係る半導体装置の概略構成を示す断面図である。
図９において、リードフレーム８１には、半導体チップ８４ａをダイボンドするダイパッド８２が設けられるとともに、導電性ワイヤ８４ｄ、８５ｄを接続するリード８３が設けられている。また、半導体チップ８４ａ、８５ａには、導電性ワイヤ８４ｄ、８５ｄを接続する電極パッド８４ｂ、８５ｂがそれぞれ設けられ、半導体チップ８５ａの裏面には、半導体チップ８５ａに一体的に形成された突出部８５ｅが設けられている。
【００８０】
そして、リードフレーム８１のダイパッド８２上には、接着層８４ｃを介して半導体チップ８４ａがフェースアップ実装されている。さらに、半導体チップ８４ａ上には、突出部８５ｅを介して半導体チップ８５ａがフェースアップ実装され、突出部８５ｅは、絶縁性樹脂８５ｃにより半導体チップ８４ａ上に固着されている。
【００８１】
そして、ダイパッド８２上にダイボンドされた半導体チップ８４ａは、導電性ワイヤ８４ｄを介してリードフレーム８１のリード８３に電気的に接続されるとともに、突出部８５ｅを介して半導体チップ８４ａ上に積層された半導体チップ８５ａは、導電性ワイヤ８５ｄを介してリードフレーム８１のリード８３に電気的に接続されている。そして、導電性ワイヤ８４ｄ、８５ｄがそれぞれ接続された半導体チップ８４ａ、８５ａは、封止樹脂８６により封止されている。
【００８２】
ここで、突出部８５ｅの高さは、半導体チップ８４ａ上に半導体チップ８５ａを積層した場合、導電性ワイヤ８４ｄが半導体チップ８５ａの裏面に接触しないように設定することができる。また、突出部８５ｅは、半導体チップ８４ａに接続された導電性ワイヤ８４ｄを避けるように、半導体チップ８４ａ上に配置することができる。また、絶縁性樹脂８５ｃが突出部８５ｅの周囲に食み出すようにすることにより、突出部８５ｅが形成された半導体チップ８５ａの裏面の段差部分に絶縁性樹脂８５ｃを充填し、半導体チップ８４ａ上の導電性ワイヤ８４ｄを絶縁性樹脂８５ｃで包み込んだり、半導体チップ８５ａの電極パッド８５ｂ下を絶縁性樹脂８５ｃで補強したりすることができる。
【００８３】
これにより、半導体チップ８４ａ、８５ａの積層構造をリードフレーム８１にマウントする場合においても、半導体チップ８５ａの裏面に導電性ワイヤ８４ｄが接触することを防止しつつ、導電性ワイヤ８４ｄが接続された半導体チップ８４ａ上に半導体チップ８５ａを積層することが可能となり、半導体装置のコストダウンを図ることが可能となる。
【００８４】
図１０は、本発明の第６実施形態に係る半導体装置の概略構成を示す断面図である。
図１０において、キャリア基板９１の表面には、導電性ワイヤ９５ｄ、９６ｄを接続するランド９２ａが設けられるとともに、突出電極９４ｃを接合するランド９２ｂが設けられ、キャリア基板９１の裏面には突出電極９３が設けられている。また、半導体チップ９４ａには、突出電極９４ｃが配置された電極パッド９４ｂが設けられている。また、半導体チップ９５ａ、９６ａには、導電性ワイヤ９５ｄ、９６ｄを接続する電極パッド９５ｂ、９６ｂがそれぞれ設けられ、半導体チップ９６ａの裏面には、半導体チップ９６ａに一体的に形成された突出部９６ｅが設けられている。なお、突出電極９３、９４ｃとしては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。
【００８５】
そして、キャリア基板９１上には、突出電極９４ｃを介して半導体チップ９４ａがフリップチップ実装されている。なお、突出電極９４ｃを介して半導体チップ９４をキャリア基板９１上にフリップチップ実装する場合、例えば、ＡＣＦ接合、ＮＣＦ接合、ＡＣＰ接合、ＮＣＰ接合などの接着剤接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。
【００８６】
また、フリップチップ実装された半導体チップ９４ａの裏面上には、接着層９５ｃを介して半導体チップ９５ａがフェースアップ実装されている。さらに、半導体チップ９５ａ上には、突出部９６ｅを介して半導体チップ９６ａがフェースアップ実装され、突出部９６ｅは、絶縁性樹脂９６ｃにより半導体チップ９５ａ上に固着されている。
【００８７】
そして、半導体チップ９４ａの裏面上に実装された半導体チップ９５ａは、導電性ワイヤ９５ｄを介してキャリア基板９１のランド９２ａに電気的に接続されるとともに、絶縁性樹脂９７を介して半導体チップ９５ａ上に積層された半導体チップ９６ａは、導電性ワイヤ９６ｄを介してキャリア基板９１のランド９２ａに電気的に接続されている。そして、フリップチップ実装された半導体チップ９４ａおよび導電性ワイヤ９５ｄ、９６ｄがそれぞれ接続された半導体チップ９５ａ、９６ａは、封止樹脂９７により封止されている。
【００８８】
ここで、突出部９６ｅの高さは、半導体チップ９５ａ上に半導体チップ９６ａを積層した場合、導電性ワイヤ９５ｄが半導体チップ９６ａの裏面に接触しないように設定することができる。また、突出部９６ｅは、半導体チップ９５ａに接続された導電性ワイヤ９５ｄを避けるように、半導体チップ９５ａ上に配置することができる。また、絶縁性樹脂９６ｃが突出部９６ｅの周囲に食み出すようにすることにより、突出部９６ｅが形成された半導体チップ９６ａの裏面の段差部分に絶縁性樹脂９６ｃを充填し、半導体チップ９５ａ上の導電性ワイヤ９５ｄを絶縁性樹脂９６ｃで包み込んだり、半導体チップ９６ａの電極パッド９６ｂ下を絶縁性樹脂９６ｃで補強したりすることができる。
【００８９】
これにより、半導体チップ９５ａ上に半導体チップ９６ａを積層することで、半導体チップ９６ａの裏面に導電性ワイヤ９５ｄが接触することを防止しつつ、半導体チップ９５ａ、９６ａを固定することが可能となるとともに、高さの増大を抑制しつつ、半導体チップ９５ａとキャリア基板９１との間に半導体チップ９４ａを介装することが可能となる。このため、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップ９５ａ上に半導体チップ９６ａを積層することが可能となるとともに、省スペース化を可能としつつ、半導体チップ９４ａ〜９６ａの積層数を増加させることが可能となる。
【００９０】
なお、上述した半導体装置は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ  Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器のコストダウンを図ることができる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の概略構成を示す断面図。
【図２】図１の半導体装置の製造方法を示す断面図。
【図３】図１の半導体装置の製造方法を示す断面図。
【図４】第２実施形態に係る半導体装置の概略構成を示す断面図。
【図５】図４の半導体装置の製造方法を示す断面図。
【図６】第３実施形態に係る半導体装置の概略構成を示す断面図。
【図７】図６の半導体装置の製造方法を示す断面図。
【図８】第４実施形態に係る半導体装置の概略構成を示す断面図。
【図９】第５実施形態に係る半導体装置の概略構成を示す断面図。
【図１０】第６実施形態に係る半導体装置の概略構成を示す断面図。
【図１１】従来の半導体装置の概略構成を示す断面図。
【符号の説明】
１、２１、４１、７１、９１  キャリア基板、２、２２、４２、７２、９２ａ、９２ｂ  ランド、３、２３、４３、７３、９３、９４ｃ  突出電極、４ａ、５ａ、１１ａ〜１１ｃ、２４ａ、２５ａ、３１ａ〜３１ｃ、４４ａ、４５ａ、５１ａ、５２ａ、５３ａ、６１ａ〜６１ｃ、７４ａ、７５ａ、８４ａ、８５ａ、９４ａ、９５ａ、９６ａ  半導体チップ、４ｂ、５ｂ、１２ａ〜１２ｃ、２４ｂ、２５ｂ、３２ａ〜３２ｃ、４４ｂ、４５ｂ、５１ｂ、５２ｂ、５３ｂ、６２ａ〜６２ｃ、７４ｂ、７５ｂ、８４ｂ、８５ｂ、９４ｂ、９５ｂ、９６ｂ  電極パッド、４ｃ、２４ｃ、４４ｃ、７４ｃ、８４ｃ、９５ｃ  接着層、５ｃ、２５ｃ、４５ｃ、７５ｃ、８５ｃ  絶縁性樹脂、４ｄ、５ｄ、２４ｄ、２５ｄ、４４ｄ、４５ｄ、７４ｄ、７５ｄ、８４ｄ、８５ｄ、９５ｄ、９６ｄ  導電性ワイヤ、５ｅ、２５ｅ、１６ａ〜１６ｃ、３６ａ〜３６ｃ、４５ｅ、５１ｃ、５２ｃ、５３ｃ、６６ａ〜６６ｃ、７５ｅ、８５ｅ、９６ｅ  突出部、６、４６、７６、８６、９７  封止樹脂、ＳＢ１〜ＳＢ４、ＳＢ１１〜ＳＢ１４、ＳＢ２１〜ＳＢ２４  スクライブライン、１１、３１、６１  半導体ウェハ、１１´、６１´  裏面、１３、６３  開口部、１３´、３３、６３´  貫通孔、１４、１７、３４、３７、６４、６７  ダイシングテープ、１５、１８、３５、３８、６５、６８  ブレード、２５ｆ、３９、３９ａ〜３９ｃ  絶縁層、５２ｄ  傾斜面、５３ｄ  平坦面、８１  リードフレーム、８２  ダイパッド、８３  リード
【図１】
2004303992.tif 000003
【図２】
2004303992.tif 000004
【図３】
2004303992.tif 000005
【図４】
2004303992.tif 000006
【図５】
2004303992.tif 000007
【図６】
2004303992.tif 000008
【図７】
2004303992.tif 000009
【図８】
2004303992.tif 000010
【図９】
2004303992.tif 000011
【図１０】
2004303992.tif 000012
【図１１】
2004303992.tif 000013