(57)【要約】【課題】薄型の半導体素子をフリップチップ接続する際に半導体素子自体の反りが接続信頼性を悪化させることを防止する。【解決手段】第１半導体素子ウェハ１の所定位置に複数個の電極パッド３を形成する第１半導体素子形成工程と、第２半導体素子ウェハ２の所定位置に複数個の電極パッド３を形成する第２半導体素子形成工程と、第１半導体素子１ａを個片化する工程と、第２半導体素子２ａを個片化する工程と、第１半導体素子１ａにバンプを形成工程と、第１半導体素子１ａをフリップチップする工程と、第１半導体素子１ａの裏面を研削する工程と、第２半導体素子２を接着、搭載する工程と、第２半導体素子２ａをワイヤーボンド接続する工程と、半導体素子を樹脂封止する工程と、半導体装置を個片化する工程とからなる。【選択図】　　　図４
2004063515.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を配線基板にフリップチップ実装する第１の工程と、フリップチップ実装された前記半導体素子を薄化する第２の工程とを含む半導体装置の製造方法。
【請求項２】
複数の半導体装置用の配線がパターニングされた配線基板に複数の半導体素子をフリップチップ実装する第１の工程と、フリップチップ実装された前記半導体素子を一括薄化する第２の工程とを含む半導体装置の製造方法。
【請求項３】
第１の半導体素子を配線基板にフリップチップ実装する第１の工程と、フリップチップ実装された前記第１の半導体素子を薄化する第２の工程と、薄化された前記第１の半導体素子の裏面上に第２の半導体素子を搭載する第３の工程とを含む半導体装置の製造方法。
【請求項４】
半導体装置を薄化する第２の工程は、薄化をグラインディングによっておこなう請求項１記載の半導体装置の製造方法。
【請求項５】
半導体素子を配線基板にフリップチップ実装する方法が、前記半導体素子の電極パッドにバンプを形成する工程と、前記半導体素子の前記電極パッドに形成した前記バンプにのみ転写法により導電性接着剤を転写する工程と、前記半導体素子の前記電極パッドと前記配線基板の接続端子とを前記導電性接着剤を介して接合し、前記導電性接着剤を熱硬化する工程と、前記半導体素子と前記配線基板との隙間に封止樹脂を注入し、熱硬化させて樹脂封止を行う工程とを有する請求項１、請求項２、請求項３または請求項４記載の半導体装置の製造方法。
【請求項６】
半導体素子の裏面を一括薄化する工程は、前記半導体素子の厚さを５０〜２５０μｍに研削するものである請求項１、請求項２、請求項３、請求項４または請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フリップチップ方式で接合される半導体装置に利用される半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
携帯情報機器の小型化および軽量化に伴い、半導体装置パッケージの高密度化、小型化および薄型化が要求される。これらの要望に応えるために、半導体素子を重ねて多段に実装した半導体装置が開発されているが、このような装置では、薄型化のために半導体素子を薄く研削する必要がある。
【０００３】
従来、チップの薄型化のためには、ウェハの段階で裏面を研削していた。以下にその一例を示す。
【０００４】
図６および図７は、従来の半導体装置の製造方法を示す製造工程のフローチャートと各工程に対応する工程説明図である。以下工程順序に従って説明する。まず第１の半導体素子は、図６（ａ）第１半導体素子形成工程でＳｉウエハ１上所定位置に複数個の第１半導体素子とその電極パッド３を形成し、（ｂ）第１半導体素子ウエハの裏面研削工程で、第１半導体素子ウエハ１の裏面を研削砥石４で所定の厚み、例えばｔ１＝６７５μｍのウエハをｔ３＝２５０μｍに研削し、（ｃ）第１半導体素子個片化工程で、第１半導体素子ウエハ１をダイシングテープ６に貼り付けダイシングブレード５で切断し、第１半導体素子１ａをそれぞれ個々に切り分けること、により形成される。同様に第２の半導体素子は、（ｄ）第２半導体素子形成工程でＳｉウエハ上所定位置に複数個の第１半導体素子とその電極パッド３を形成し、（ｅ）第２半導体素子ウェハの裏面研削工程で、第２半導体素子ウェハ２の裏面を研削砥石４で所定の厚み、例えばｔ１＝６７５μｍのウエハをｔ３＝２５０μｍに研削し、（ｆ）第２半導体素子個片化工程で、第２半導体素子ウェハ２をダイシングテープ６に貼り付けダイシングブレード５で切断し、第２半導体素子をそれぞれ個々に切り分けること、によりで形成される。
【０００５】
次ぎに、図７（ａ）第１半導体素子バンプ形成工程で、電極パッド３上に高さ５０μｍのＡｕボールバンプ７を形成する。次ぎに、（ｂ）第１半導体素子フリップチップ工程で、複数の第１半導体素子１ａの電極パッド３上に形成したＡｕボールバンプ７にのみ転写法により導電性接着剤を転写し、配線基板８の第１接続端子９に位置合わせを行い搭載する。その後導電性接着剤を熱硬化し、第１半導体素子１ａと厚さ３００μｍの配線基板８の間隙に第１封止樹脂１０を注入する。その後第１封止樹脂１０を熱硬化して、フリップチップ接続を完了する。次ぎに、（ｃ）第２半導体素子接着、搭載工程で、複数の第１半導体素子１ａの上に同数の第２半導体素子２ａを接着し、搭載する。次ぎに、（ｄ）第２半導体素子ワイヤーボンド工程で、第２半導体素子２ａの電極パッド３と第２接続端子１１をボンディングワイヤ１２で接続する。次ぎに、（ｅ）半導体素子樹脂封止工程で、接続の完了した第１半導体素子と第２半導体素子を保護する目的で第２封止樹脂１３で覆う。このとき、ボンディングワイヤを覆うために、第２半導体素子２ａ上に２５０μｍの第２封止樹脂の厚みが必要となる。次ぎに、（ｆ）半導体装置個片化工程で、複数の半導体装置を分割する。上記した図６および図７の工程を経て、半導体装置の製造工程は終了する。以上の工程で、厚さ１．１ｍｍの半導体素子積層型半導体装置が完成する。
【０００６】
【発明が解決しようとする課題】
以上従来の技術で述べた様に、半導体素子積層型半導体装置には以下の課題がある。
【０００７】
図８は半導体素子積層型半導体装置の構造断面図である。配線基板８上にフリップチップ接続した第１半導体素子１ａの上面に第２半導体素子２ａを接着、搭載し、ボンディングワイヤ１２で接続をしており、第２封止樹脂１３で半導体素子１ａ、１ｂを覆った構造であり、本半導体装置の薄型化のためには、半導体装置内の半導体素子の薄型化が必須である。
【０００８】
フリップチップ接合にアンダーフィル樹脂を用いる場合、アンダーフィル注入後樹脂の硬化によって半導体素子表面には応力が発生する。半導体素子に十分な厚さがあれば、剛体として半導体素子は応力に耐えることは出来るが、薄化したチップの場合硬化の際に発生する応力が問題となる。以下に、図を用いて説明する。
図９は、従来の半導体装置のフリップチップ工程での接続部の構造を示した断面図であるが、薄型化のために、ウェハの段階で裏面研削を行った後、第１半導体素子１ａを個片化し第１半導体素子をフリップチップ接続で配線基板８に搭載を行うが、第１半導体素子１ａを歪ませ反りを発生させ、そのため端部と中央部の接続状態が異なり中央部の接続の信頼性が低下するという問題点がある。
【０００９】
また、薄化された半導体素子はハンドリングが難しくフリップチップ工程内で破損する危険性も高い。
【００１０】
したがって、本発明の目的は、第１半導体素子のフリップチップ接続の接続信頼性を低下することなく目的の厚みに薄型化が可能な半導体装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明は上記した従来の課題および今後の半導体装置の動向に対応できる半導体装置を提供するものである。
【００１２】
請求項１記載の半導体装置の製造方法は、半導体素子を配線基板にフリップチップ実装する第１の工程と、フリップチップ実装された半導体素子を薄化する第２の工程とを含むものである。
【００１３】
請求項１記載の半導体装置の製造方法によれば、フリップチップした後に、半導体素子の厚みを薄くすることにより半導体素子の接続信頼性の向上が実現できるばかりでなく、フリップチップ工程内での半導体素子の破損を防止することが可能である。したがって、接続信頼性に優れかつ薄型の半導体装置を実現可能である。
【００１４】
請求項２記載の半導体装置の製造方法は、フリップチップした複数の半導体装置用の配線がパターニングされた配線基板に複数の半導体素子をフリップチップ実装する第１の工程と、フリップチップ実装された半導体素子を一括薄化する第２の工程とを含むものである。
【００１５】
請求項２記載の半導体装置の製造方法によれば、請求項１と同様な効果のほか、半導体装置の製造が能率化できる。
【００１６】
請求項３記載の半導体装置の製造方法は、第１の半導体素子を配線基板にフリップチップ実装する第１の工程と、フリップチップ実装された第１の半導体素子を薄化する第２の工程と、薄化された第１の半導体素子の裏面上に第２の半導体素子を搭載する第３の工程とを含むものである。
【００１７】
請求項３記載の半導体装置の製造方法によれば、半導体素子積層型半導体装置の製造方法について請求項１と同様な効果がある。
【００１８】
請求項４記載の半導体装置の製造方法は、請求項１において、半導体装置を薄化する第２の工程は、薄化をグラインディングによっておこなうものである。
【００１９】
請求項４記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【００２０】
請求項５記載の半導体装置の製造方法は、請求項１、請求項２、請求項３または請求項４において、半導体素子を配線基板にフリップチップ実装する方法が、半導体素子の電極パッドにバンプを形成する工程と、半導体素子の電極パッドに形成したバンプにのみ転写法により導電性接着剤を転写する工程と、半導体素子の電極パッドと配線基板の接続端子とを導電性接着剤を介して接合し、導電性接着剤を熱硬化する工程と、半導体素子と配線基板との隙間に封止樹脂を注入し、熱硬化させて樹脂封止を行う工程とを有するものである。
【００２１】
請求項５記載の半導体装置の製造方法によれば、請求項１、請求項２、請求項３または請求項４と同様な効果がある。
【００２２】
請求項６記載の半導体装置の製造方法は、請求項１、請求項２、請求項３、請求項４または請求項５において、半導体素子の裏面を一括薄化する工程は、半導体素子の厚さを５０〜２５０μｍに研削するものである。
【００２３】
請求項６記載の半導体装置の製造方法によれば、請求項１、請求項２、請求項３、請求項４または請求項５と同様な効果がある。
【００２４】
【発明の実施の形態】
本発明における第１の実施形態を図１および図２により説明する。
【００２５】
図１は第１の実施形態における半導体装置の製造方法を示すフロー図である。以下工程順序に従って説明する。第１の半導体素子は、（ａ）第１半導体素子形成工程でＳｉウエハ１上の所定位置に複数個の第１半導体素子とその電極パッド３を形成し、（ｂ）第１半導体素子個片化工程で、第１半導体素子ウエハ１をダイシングテープ６に貼り付けダイシングブレード５で切断し、第１半導体素子１ａをそれぞれ個々に切り分けること、により形成される。この工程までの半導体素子１ａの厚さはハンドリング等を考え２５０μｍ以上が望ましい。次ぎに、（ｃ）第１半導体素子バンプ形成工程で、半導体素子１ａの電極パッド３上に高さ１５〜５０μｍ程度のＡｕボールバンプ７を形成する。例えば、Ａｕボールバンプ７はワイヤーボンディング法を用いておこなう。この方法は、Ａｕワイヤー先端に形成したボールを半導体素子１ａの電極パッド３に超音波併用熱圧着することにより、Ａｕボール下部を形成し、さらにキャピラリーを移動させＡｕワイヤーを切り形成する。しかし、Ａｕボールの形成はこの方法を採る必要性はなく、めっき法、印刷法等用いてもよい。
【００２６】
次ぎに、図２（ａ）第１半導体素子フリップチップ工程で、複数の第１半導体素子１ａの電極パッド３上に形成したＡｕボールバンプ７にのみ転写法により導電性接着剤を転写し、複数の半導体装置用の配線がパターニングされた厚さ３００μｍの配線基板８の第１接続端子９に位置合わせを行い搭載する。その後導電性接着剤を熱硬化し、第１半導体素子１ａと配線基板８の間隙に第１封止樹脂１０を注入する。その後第１封止樹脂１０を熱硬化して、フリップチップ接続を完了する。導電性接着剤は、Ａｕペーストや、Ａｇペースト等のバインダとして樹脂材を用いたものでもよいし、Ｉｎ系ハンダ等の金属系のものでもよい。次ぎに、（ｂ）第１半導体素子裏面研削工程で、上記接続の完了した第１半導体素子１ａの裏面を研削砥石４で所定の厚み、例えば、ｔ３＝１５０μｍ未満に研削（グラインディング）する。次ぎに、（ｃ）半導体装置個片化工程で、複数の半導体装置を分割する。上記した図１および図２の各（ａ）〜（ｃ）の工程を経て、半導体装置の製造工程は終了する。なお、図２（ａ）の第１半導体素子フリップチップ工程に至るまでの第１の半導体素子１ａの厚さは、２５０μｍ以上あることが望ましい。
【００２７】
図３に示す様に、薄化した半導体素子１ａをフリップチップ接合した場合、２５０μｍ以上の半導体素子１ａをフリップチップ接合した場合は樹脂応力による反りは認められないが、２００μｍ以下になると応力による影響が大きく半導体素子１ａの反りが増大している。しかし、２５０μｍの半導体素子１ａをフリップチップ接合した後に、研削したものは、反りの変化が認められなく、本発明の効果を示している。
【００２８】
また、本実施の形態においては、複数の半導体装置用の配線がパターニングされた配線基板上に複数の半導体素子１ａをフリップチップ接合した後に、研削をおこないその後、個々の半導体装置に分割したが、個々の半導体装置に分割された配線基板８に半導体素子１ａをフリップチップ接合し、研削をおこなうフローをとってもよい。以上の工程により、厚さ０．５ｍｍ以下の半導体装置が完成する。
【００２９】
本発明の第２の実施形態を図４および図５により説明する。
【００３０】
図４は第２の実施形態における半導体装置の製造方法を示すフロー図である。以下工程順序に従って説明する。第１の半導体素子は、（ａ）第１半導体素子形成工程でＳｉウエハ１上の所定位置に複数個の第１半導体素子とその電極パッド３を形成し、（ｂ）第１半導体素子個片化工程で、第１半導体素子ウエハ１をダイシングテープ６に貼り付けダイシングブレード５で切断し、第１半導体素子１ａをそれぞれ個々に切り分けることにより形成される。この工程までの第１の半導体素子１ａの厚さはハンドリング等を考え２５０μｍ以上が望ましい。次ぎに、第２の半導体素子は、（ｃ）第２半導体素子形成工程でＳｉウエハ２上　の所定位置に複数個の第２半導体素子とその電極パッド３を形成し、（ｄ）第２半導体素子個片化工程で、第２半導体素子ウエハ２をダイシングテープ６に貼り付けダイシングブレード５で切断し、第２半導体素子をそれぞれ個々に切り分けることにより形成される。この工程までの第２の半導体素子２ａの厚さはハンドリング等を考え２５０μｍ以上が望ましい。
【００３１】
次ぎに、（ｅ）第１半導体素子バンプ形成工程で、電極パッド３上に高さ１５〜５０μｍ程度のＡｕボールバンプ７を形成する。例えば、Ａｕボールバンプ７はワイヤボンディング法を用いておこなう。この方法は、Ａｕワイヤの先端に形成したボールを半導体素子１ａの電極パッド３に超音波併用熱圧着することにより、Ａｕボール下部を形成し、さらにキャピラリーを移動させＡｕワイヤを切り形成する。しかし、Ａｕボールの形成はこの方法を採る必要性はなく、めっき法、印刷法等用いてもよい、次ぎに、（ｆ）第１半導体素子フリップチップ工程で、複数の第１半導体素子１ａの電極パッド３上に形成したＡｕボールバンプ７にのみ転写法により導電性接着剤を転写し、配線基板８の第１接続端子９に位置合わせを行い搭載する。その後導電性接着剤を熱硬化し、第１半導体素子１ａと厚さ３００μｍの配線基板８の間隙に第１封止樹脂１０を注入する。その後第１封止樹脂１０を熱硬化して、フリップチップ接続を完了する。導電性接着剤は、Ａｕペーストや、Ａｇペースト等のバインダとして樹脂材を用いたものでもよいし、Ｉｎ系ハンダ等の金属系のものでもよい。
【００３２】
次ぎに、図５（ａ）は、第１半導体素子裏面研削工程で、接続の完了した第１半導体素子１ａの裏面を研削砥石４で所定の厚み、例えば、ｔ３＝１００μｍ未満に研削（グラインディング）する。次ぎに、（ｂ）は、第２半導体素子２ａの接着、搭載工程で、複数の第１半導体素子１ａの上に同数の第２半導体素子２ａを接着し、搭載する。（ｃ）は、第２半導体素子ワイヤーボンド工程で、第２半導体素子２ａの電極パッド３と第２接続端子１１をボンディングワイヤ１２で接続する。（ｄ）は、半導体素子樹脂封止工程で、接続の完了した第１半導体素子１ａと第２半導体素子２ａを保護する目的で第２の半導体素子２ａ上２５０μｍの高さまで第２封止樹脂１３で覆う。次ぎに、（ｅ）半導体装置個片化工程で、複数の半導体装置を分割する。上記した図４および図５の工程を経て、半導体装置の製造工程は終了する。なお、第１の実施の形態と同様に図４（ｆ）第１半導体素子フリップチップ工程に至るまでの第１の半導体素子１ａの厚さは、２５０μｍ以上あることが望ましい。
【００３３】
また、本実施の形態においては、複数の半導体装置用の配線がパターニングされた配線基板を用い最後に、個々の半導体装置に分割したが、個々の半導体装置に分割された配線基板を最初から用いるフローをとってもよい。以上の工程により０．９５ｍｍと１ｍｍを切る薄型の積層型半導体装置が完成する。
【００３４】
上記した様に第１半導体素子を、フリップチップ工程まで、歪みが小さく反りの発生が少なく、且つ、ウェハとしての取り扱い（ハンドリング）が容易な厚みを用いることにより、第１半導体素子フリップチップ工程で安定した接続が可能となり、且つ接続信頼性を向上することが出来る。また、第１半導体素子裏面研削工程で、接続が完了した第１半導体素子裏面を任意の厚みに研削することができ、半導体装置の薄型化が可能となる。したがって、例えば図８および図９について説明する発明の課題を解決することができる。
【００３５】
なお、上記各実施の形態では半導体素子を一括薄化したが、個別に薄化してもよい。
【００３６】
また、半導体素子の厚さが３００μｍ以下では半導体チップが反る等して安定したチップ形状が得られなくなる。
【００３７】
半導体素子の裏面を薄化する工程は、半導体素子の厚さを５０〜２５０μｍまたは２５０μｍ未満に研削するのが好ましい。
【００３８】
【発明の効果】
請求項１記載の半導体装置の製造方法によれば、フリップチップした後に、半導体素子の厚みを薄くすることにより半導体素子の接続信頼性の向上が実現できるばかりでなく、フリップチップ工程内での半導体素子の破損を防止することが可能である。したがって、接続信頼性に優れかつ薄型の半導体装置を実現可能である。
【００３９】
請求項２記載の半導体装置の製造方法によれば、請求項１と同様な効果のほか、半導体装置の製造が能率化できる。
【００４０】
請求項３記載の半導体装置の製造方法によれば、半導体素子積層型半導体装置の製造方法について請求項１と同様な効果がある。
【００４１】
請求項４記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【００４２】
請求項５記載の半導体装置の製造方法によれば、請求項１、請求項２、請求項３または請求項４と同様な効果がある。
【００４３】
請求項６記載の半導体装置の製造方法によれば、請求項１、請求項２、請求項３、請求項４または請求項５と同様な効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わる半導体装置の製造方法を示す製造工程のフローチャートと各工程に対する工程説明図である。
【図２】図１に続くフローチャートと各工程に対する工程説明図である。
【図３】研削工程と反りの関係を示し、横軸は半導体素子厚、縦軸は半導体素子の反り（μｍ）の関係図である。
【図４】本発明の第２の実施形態に係わる半導体装置の製造方法を示す製造工程のフローチャートと各工程に対する工程説明図である。
【図５】図４に続くフローチャートと各工程に対する工程説明図である。
【図６】従来の半導体装置の製造方法を示す製造工程のフローチャートと各工程に対する工程説明図である。
【図７】図６に続くフローチャートと各工程に対する工程説明図である。
【図８】半導体素子積層型半導体装置の構造断面図である。
【図９】従来の半導体装置のフリップチップ工程での接続部の構造を拡大して示す断面図である。
【符号の説明】
１　　　第１半導体素子ウエハ
１ａ　第１半導体素子
２　　第２半導体素子ウエハ
２ａ　第２半導体素子
３　　電極パッド
４　　研削砥石
５　　ダイシングブレード
６　　ダイシングテープ
７　　Ａｕボールバンプ
８　　配線基板
９　　第１接続端子
１０　第１封止樹脂
１１　第２接続端子
１２　ボンディングワイヤー
１３　第２封止樹脂
【図１】
2004063515.tif 000003
【図２】
2004063515.tif 000004
【図３】
2004063515.tif 000005
【図４】
2004063515.tif 000006
【図５】
2004063515.tif 000007
【図６】
2004063515.tif 000008
【図７】
2004063515.tif 000009
【図８】
2004063515.tif 000010
【図９】
2004063515.tif 000011