(57)【要約】【課題】高い周波数確度を維持しつつ厳重なシールド等が不必要な標準電波を用いた基準周波数発生方法及び装置を提供する。【解決手段】標準電波をアンテナ１で受信し、周波数変換手段５により受信標準電波信号の搬送波に対応した標準信号の周波数を実数倍する周波数変換をする。ＰＬＬ回路１００では、こうして周波数変換された信号に同期した予め定めた周波数の信号を基準周波数信号として出力する。【選択図】　　　　図１
2004040562.tif 000002
【特許請求の範囲】
【請求項１】
標準電波を受信し、受信標準電波信号の搬送波に対応した標準信号の周波数を実数倍する周波数変換を施し、周波数変換された信号に同期した予め定めた周波数の信号を基準周波数信号として出力することを特徴とする標準電波を用いた基準周波数発生方法。
【請求項２】
前記周波数変換は、整数倍する周波数変換であることを特徴とする請求項１に記載の標準電波を用いた基準周波数発生方法。
【請求項３】
前記基準周波数信号は、前記周波数変換された信号を一入力とする位相検波器、前記位相検波器の出力を入力とするローパスフィルタ、前記ローパスフィルタの出力により発振周波数が制御されるＶＣＯ及び前記ＶＣＯからの出力周波数を分周し、分周出力を前記位相検波器の他入力として供給する分周器を有するＰＬＬ回路により出力されることを特徴とする請求項１または２に記載の標準電波を用いた基準周波数発生方法。
【請求項４】
周波数の標準として放射された標準電波を受信し、前記標準電波の搬送波に対応した標準信号を出力する受信手段と、
前記標準信号の周波数を実数倍に周波数変換する周波数変換手段と、
前記周波数変換手段の出力信号を受け、該出力信号に同期した予め定めた周波数の信号を出力する位相同期ループ手段と、
を備えたことを特徴とする標準電波を用いた基準周波数発生装置。
【請求項５】
前記周波数変換手段は、整数倍に周波数変換することを特徴とする請求項４に記載の標準電波を用いた基準周波数発生装置。
【請求項６】
前記位相同期ループ手段は、前記周波数変換された信号を一入力とする位相検波器、前記位相検波器の出力を入力とするローパスフィルタ、前記ローパスフィルタの出力により発振周波数が制御されるＶＣＯ及び前記ＶＣＯからの出力周波数を分周し、分周出力を前記位相検波器の他入力として供給する分周器を有するＰＬＬ回路で構成され、前記分周器の分周比を、前記周波数変換の倍率をｎ、前記基準周波数をｆｏｕｔ、前記標準電波の周波数をｆｓｔ、前記分周器の分周比をＮとしたとき、ｎ・ｆｓｔ＝ｆｏｕｔ／Ｎを満足するように設定されて成ることを特徴とする請求項４または５に記載の標準電波を用いた基準周波数発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、標準電波を利用して周波数確度の高い基準周波数を発生する方法及び装置に関し、特にＰＬＬ等を用いて標準電波に同期した高い周波数確度の信号を発生する標準電波を用いた基準周波数発生方法及び装置に関する。
【０００２】
【従来の技術】
従来、高い周波数確度を有する信号を発生するには、セシウムやルビジウムを用いた基準周波数信号発生装置が用いられていた。しかしながら、セシウムやルビジウムを用いた基準周波数信号発生装置は非常に高価であるため、より廉価な装置を実現するため、テレビのカラーバースト信号（３．５７９５４５ＭＨｚ）やＪＪＹ（標準周波数局）の長波標準電波（４０ｋＨｚまたは６０ｋＨｚ）を受信し、この受信信号に同期した基準信号を発生させる基準周波数発生する方法が一般的に利用されている。
【０００３】
これらのうち、テレビのカラーバースト信号を利用する方法は、周波数が３．５７９５４５ＭＨｚと高いためチューナ等が必要となるだけでなく、カラーバースト信号のみを抽出するには複雑な回路が必要となる。
【０００４】
一方、長波標準電波は周波数も低く電波伝搬が安定しているため基準周波数信号発生装置に利用するには都合が良い。
【０００５】
図２は、従来例の長波標準電波を受信して高い周波数確度を有する信号を発生する基準周波数信号発生装置のブロック図である。以下の説明では、４０ｋＨｚの標準電波を受信した場合について説明する。
【０００６】
アンテナ１は、長波標準電波（４０ｋＨｚ）を受信し、アンテナ１に誘起した信号は、４０ｋＨｚのバンドパスフィルタ２、増幅器３、４０ｋＨｚのバンドパスフィルタ４を通り、搬送波である４０ｋＨｚの正弦波信号が抽出される。アンテナ１で受信した標準電波は、時刻情報等のタイムコードが重畳された被変調波であるため、増幅器３にリミッタ機能を持たせて搬送波の抽出を容易にしている。バンドパスフィルタ４で得られた４０ｋＨｚの正弦波信号は、次段の方形波変換部６で方形波に変換され、続くＰＬＬ回路１００の基準周波数として入力される。
【０００７】
ＰＬＬ回路１００は、方形波変換部６で方形波変換された信号を一入力とする位相検波器７、位相検波器７の出力を入力とするローパスフィルタ８、ローパスフィルタ８の出力により発振周波数が制御されるＶＣＯ９及びＶＣＯ９からの出力周波数を分周し、分周出力を位相検波器７の他入力として供給する分周器としてのプログラマブルディバイダ１０で構成されており、ＶＣＯ９の出力には基準周波数に同期した信号が得られる。ＰＬＬ回路１００の出力の周波数安定度はＰＬＬ回路１００の入力信号である基準周波数の周波数安定度で決定されるため、基準周波数として標準電波を使用すれば、ＰＬＬ回路１００の出力には標準電波と同等の周波数安定度が得られることになる。
【０００８】
今、ＰＬＬ回路１００の出力周波数をｆｏｕｔ、基準周波数をｆｒ、プログラマブルディバイダ１０の分周比をＮとすると、ｆｏｕｔ＝Ｎ×ｆｒなる関係がある。従って、ＰＬＬ回路１００の出力（ＶＣＯ９の出力）から１０ＭＨｚの信号を得るには基準周波数ｆｒ＝４０ｋＨｚであるから、プログラマブルディバイダ１０の分周比Ｎは２５０に設定すれば良い。
【０００９】
このようにＰＬＬ回路１００の基準周波数として４０ｋＨｚの標準電波を用い、分周比＝２５０とすれば、ＰＬＬ回路１００のＶＣＯ９の出力には標準電波の周波数確度と同等な１０ＭＨｚの信号が得られる。
【００１０】
【発明が解決しようとする課題】
上述したように、長波標準電波（４０ｋＨｚ）は周波数も低く電波伝搬が安定しているため基準周波数発生装置に使用するには都合が良く、４０ｋＨｚから基準信号として１０ＭＨｚ等を発生させるには、一度受信した４０ｋＨｚの信号を方形波に変換し、得られた方形波をＰＬＬ回路等の基準周波数として入力し、この方形波に同期した１０ＭＨｚ基準信号を得ている。
【００１１】
この場合、ＰＬＬ回路１００の構成要素である位相検波器７の一方の入力端子（基準周波数入力端子）には標準電波周波数の４０ｋＨｚが入力され、他方の入力端子にはプログラマブルディバイダ１０からの４０ｋＨｚ近傍の信号が印加され、両入力端子に印加される信号の周波数が同一となるようにＰＬＬ回路１００は動作する。
【００１２】
ところで、位相検波器７の他方の入力端子に印加されている４０ｋＨｚ近傍の信号は、その大きさがアンテナ１に誘起する標準電波の大きさに比べて非常に大きく、容易にアンテナ１に回り込み、標準電波よりもレベル的に優勢になってしまう。アンテナ１を回り込んだ上記４０ｋＨｚ近傍の信号はバンドパスフィルタ２、増幅器３、バンドパスフィルタ４、方形波変換部６を通過して、「基準周波数」としてＰＬＬ回路１００に印加されてしまう。すると、この「基準周波数」と見なされた上記４０ｋＨｚ近傍の信号は標準電波の周波数に対して誤差を含んだものであるため、ＰＬＬ回路１００の出力からは正確な周波数の信号は得られない。
【００１３】
また、方形波変換部６の出力である４０ｋＨｚの方形波が長波標準電波（４０ｋＨｚ）を受信するためのアンテナ１に回り込んでしまうと、アンテナ１→バンドパスフィルタ２→増幅器３→バンドパスフィルタ４→方形波変換部６→アンテナ１のような帰還ループが出来てしまいシステムが発振してしまう。すなわち、正弦波から方形波に変換することは、等価的に非常に大きな利得を有する増幅器を用いてその出力の振幅を制限（クリッピング）することと等価であるため、４０ｋＨｚ方形波は容易にアンテナ１に回り込んで発振を起こしてしまうことになる。
【００１４】
このような問題を回避し、上記４０ｋＨｚ近傍の信号や方形波変換部６の出力である４０ｋＨｚの方形波がアンテナ１に回り込まないようにするためには、非常に厳重なシールドが必要となるが、このシールドはスペース的にもコスト的にも更なる大きな問題になってしまう。
【００１５】
そこで、本発明の目的は、上述のような従来例における課題を解決するためになされたもので、高い周波数確度を維持しつつ厳重なシールド等が不要な標準電波を用いた基準周波数発生方法及び装置を提供することにある。
【００１６】
【課題を解決するための手段】
前述の課題を解決するため、本発明による標準電波を用いた基準周波数発生方法及び装置は、次のような特徴的な構成を採用している。
【００１７】
（１）標準電波を受信し、受信標準電波信号の搬送波に対応した標準信号の周波数を実数倍する周波数変換を施し、周波数変換された信号に同期した予め定めた周波数の信号を基準周波数信号として出力する標準電波を用いた基準周波数発生方法。
【００１８】
（２）前記周波数変換は、整数倍する周波数変換である上記（１）の標準電波を用いた基準周波数発生方法。
【００１９】
（３）前記基準周波数信号は、前記周波数変換された信号を一入力とする位相検波器、前記位相検波器の出力を入力とするローパスフィルタ、前記ローパスフィルタの出力により発振周波数が制御されるＶＣＯ及び前記ＶＣＯからの出力周波数を分周し、分周出力を前記位相検波器の他入力として供給する分周器を有するＰＬＬ回路により出力される上記（１）または（２）の標準電波を用いた基準周波数発生方法。
【００２０】
（４）周波数の標準として放射された標準電波を受信し、前記標準電波の搬送波に対応した標準信号を出力する受信手段と、
前記標準信号の周波数を実数倍に周波数変換する周波数変換手段と、
前記周波数変換手段の出力信号を受け、該出力信号に同期した予め定めた周波数の信号を出力する位相同期ループ手段と、
を備えた標準電波を用いた基準周波数発生装置。
【００２１】
（５）前記周波数変換手段は、整数倍に周波数変換する上記（４）の標準電波を用いた基準周波数発生装置。
【００２２】
（６）前記位相同期ループ手段は、前記周波数変換された信号を一入力とする位相検波器、前記位相検波器の出力を入力とするローパスフィルタ、前記ローパスフィルタの出力により発振周波数が制御されるＶＣＯ及び前記ＶＣＯからの出力周波数を分周し、分周出力を前記位相検波器の他入力として供給する分周器を有するＰＬＬ回路で構成され、前記分周器の分周比を、前記周波数変換の倍率をｎ、前記基準周波数をｆｏｕｔ、前記標準電波の周波数をｆｓｔ、前記分周器の分周比をＮとしたとき、ｎ・ｆｓｔ＝ｆｏｕｔ／Ｎを満足するように設定されて成る上記（４）または（５）の標準電波を用いた基準周波数発生装置。
【００２３】
【発明の実施の形態】
以下、本発明による標準電波を用いた基準周波数発生方法及び装置の好適実施形態例について添付図を参照して説明する。
【００２４】
図１は、本発明による標準電波を用いた基準周波数発生装置の実施形態を示すブロック図である。図中、図２と同一符号が付されている構成部は同様な構成、機能を有する。
【００２５】
本実施形態の構成では、図２に示す従来例中の方形波変換部６の前段に４０ｋＨｚを２倍の８０ｋＨｚに変換する周波数変換部５を追加し、それに対応してプログラマブルディバイダ１０の分周比Ｎを半分の１２５に変更している。
【００２６】
ところで、図２に示す従来例の問題として非常に厳重なシールドが必要となるのは、装置内の信号と受信周波数４０ｋＨｚとが同じ周波数であることに起因する。従って、受信周波数４０ｋＨｚを整数倍（実数倍でも可）等の他の周波数に変換してからＰＬＬの基準周波数とすれば、一般的に低調波成分は極めて低レベルしか発生しないので、内部回路の４０ｋＨｚ成分がアンテナ１側に回り込むことはない。
【００２７】
さて、本実施形態における周波数変換部５では、アンテナ１、バンドパスフィルタ２、増幅器３及びバンドパスフィルタ４を介して得られた４０ｋＨｚの信号を全波整流等で２倍の周波数に変換して８０ｋＨｚの信号を出力する。この８０ｋＨｚの信号は、次段の方形波発生部６で方形波に変換される。このため、プログラマブルディバイダ１０出力（即ち位相検波器７の他方の入力端子）の８０ｋＨｚ近傍の方形波信号がアンテナ１に結合したとしても、この８０ｋＨｚ信号は４０ｋＨｚの中心周波数を持つバンドパスフィルタ２、４によって阻止される。
【００２８】
また、前述したように、図２の従来例ではアンテナ１→バンドパスフィルタ２→増幅器３→バンドパスフィルタ４→方形波変換部６→アンテナ１の４０ｋＨｚに於ける帰還ループのゲインが大きいため発振を起こす問題があった。しかし、本発明のように周波数変換を行い８０ｋＨｚの信号にすれば、帰還ループの８０ｋＨｚに対するゲインは小さくできるためシステムが発振することはなくなる。このため特にシールド等を行わなくても十分安定に動作する。
【００２９】
尚、本実施の形態では４０ｋＨｚの標準電波の搬送波を周波数変換部５により８０ｋＨｚ（周波数倍率＝２）に変換したが、周波数倍率は一般に次の関係があればよい。
【００３０】
すなわち、一般に周波数変換部の周波数倍率をｎ、標準電波を用いた基準周波数発生装置の出力周波数をｆｏｕｔ、標準電波の周波数をｆｓｔ、プログラマブルディバイダの分周比をＮとすれば、
ｎ・ｆｓｔ＝ｆｏｕｔ／Ｎ　　　　（１）
すなわち周波数倍率ｎは
ｎ＝ｆｏｕｔ／（Ｎ・ｆｓｔ）　　　　（２）
なる関係を満足すればよい。
【００３１】
一方、上述のｎとＮの関係から明らかなように、周波数変換はハードウエア構成以外にもソウフトウエア的なプロセッサ処理によっても実現できるから、周波数倍率ｎは、１以下であっても良いし、整数倍に限らず有理数や無理数を含む実数倍としても、対応してＮを可変すれば良い。
【００３２】
周波数変換はハードウエア構成で実現する場合、例えば、ｎが有理数のとき、一例としてｎ＝３／２としたときの周波数変換部５の具体的な構成は次の通りである。まず長波標準電波の周波数４０ｋＨｚを逓倍回路に入力しその出力に第３次高調波（１２０ｋＨｚ）を発生させる。この得られた第３次高調波をパルス整形しフリップフロップを用いて周波数を１／２にする。すると４０ｋＨｚの３／２倍の周波数、すなわち６０ｋＨｚが得られる。ｎが他の値であっても同様な方法を適用できる。ここで述べた方法は一例であり、他の方法を用いて有理数ｎを実現しても構わないことは当然である。
【００３３】
以上、本発明による標準電波を用いた基準周波数発生方法及び装置の好適実施形態の構成および動作を詳述した。しかし、斯かる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではない。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。
【００３４】
例えば、上述実施形態では標準電波の周波数として４０ｋＨｚを例にとって説明したが、６０ｋＨｚの標準電波または他の周波数の標準電波であってもよい。
【００３５】
また、６０ｋＨｚの長波標準電波を使用した場合、周波数倍率ｎを、例えば、４／３にすると、周波数変換部５の出力には６０ｋＨｚ×（４／３）＝８０ｋＨｚが出力されるが、この周波数は前述の実施の形態で述べた４０ｋＨｚの長波標準電波を用いた場合のＰＬＬ回路１００への基準周波数の値（８０ｋＨｚ）と同じである。
【００３６】
従って、この事実を利用すれば４０ｋＨｚ及び６０ｋＨｚの２波の長波標準電波に対応した標準電波を用いた基準周波数発生装置を構成することができる。このようにすれば、一方の長波標準電波が停波した場合でも他方の長波標準電波に自動的に切り換える手段を設けることにより、基準周波数発生装置の出力停止を防ぐことができる。
【００３７】
【発明の効果】
以上詳細に説明したように、本発明によれば、受信した標準電波信号の搬送波の周波数を実数倍（例えば、２倍等の整数倍）に変換してＰＬＬの基準周波数として用いることにより、標準電波と同等な周波数確度を維持しつつ、アンテナ等への回り込みの防止でき、厳重なシールドが不要となり、機器の構造が簡単になりコストダウンも図れるという格別顕著な効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施形態の標準電波を用いた基準周波数発生装置のブロック図である。
【図２】従来の基準周波数クロック発生装置のブロック図である。
【符号の説明】
１　　　　アンテナ
２、４　　バンドパスフィルタ
３　　　　増幅器
５　　　　周波数変換部
６　　　　方形波変換部
７　　　　位相検波器
８　　　　ローパスフィルタ
９　　　　ＶＣＯ（電圧制御発振器）
１０　　　プログラマブルディバイダ
１００　　ＰＬＬ回路
【図１】
2004040562.tif 000003
【図２】
2004040562.tif 000004