(57)【要約】【課題】新たな欠陥を発生しない物質にて貫通孔を埋込むことにより、欠陥がリーク電流の経路となることを防止し、半導体素子の耐圧を向上させる。【解決手段】ショットキーダイオード１０はｎ＋型の単結晶炭化珪素基板１２とｎ−型のエピタキシャル炭化珪素層１４とを有し、基板１２及びエピタキシャル炭化珪素層１４には貫通孔（マイクロパイプ）１６が存在する。貫通孔１６の壁面は基板１２及び炭化珪素層１４の熱酸化により形成された電気絶縁層１８にて覆われ、貫通孔１６は熱応力緩和物質２０にて埋込まれている。熱応力緩和物質２０は電気絶縁性を有し、結晶粒界に於けるすべりなどにより応力の緩和性に優れた多結晶又はアモルファス構造を有し、或いは密度が小さく緻密な結晶配置にない構造を有している。【選択図】　　　　図１
2004047605.tif 000002
【特許請求の範囲】
【請求項１】
単結晶炭化珪素基板と、該単結晶炭化珪素基板上に形成されたエピタキシャル炭化珪素層とを有する半導体素子にして、前記単結晶炭化珪素基板及び前記エピタキシャル炭化珪素層に存在する貫通孔が熱応力緩和物質にて埋込まれていることを特徴とする半導体素子。
【請求項２】
前記熱応力緩和物質は電気絶縁性を有することを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記熱応力緩和物質は導電性を有し、前記熱応力緩和物質は前記貫通孔の少なくとも一端に於いて電気絶縁キャップ層にて覆われていることを特徴とする請求項１に記載の半導体素子。
【請求項４】
前記貫通孔の壁面は電気絶縁被覆層にて覆われていることを特徴とする請求項１乃至３に記載の半導体素子。
【請求項５】
単結晶炭化珪素基板と、該単結晶炭化珪素基板上に形成されたエピタキシャル炭化珪素層とを有し、前記単結晶炭化珪素基板及び前記エピタキシャル炭化珪素層に存在する貫通孔が熱応力緩和物質にて埋込まれている半導体素子の製造方法にして、前記貫通孔の壁面を熱酸化し、形成された酸化層を除去し、しかる後前記貫通孔に熱応力緩和物質を埋込むことを特徴とする半導体素子の製造方法。
【請求項６】
単結晶炭化珪素基板と、該単結晶炭化珪素基板上に形成されたエピタキシャル炭化珪素層とを有し、前記単結晶炭化珪素基板及び前記エピタキシャル炭化珪素層に存在する貫通孔が導電性を有する熱応力緩和物質にて埋込まれており、前記熱応力緩和物質は前記貫通孔の少なくとも一端に於いて電気絶縁キャップ層にて覆われた半導体素子の製造方法にして、前記貫通孔に熱応力緩和物質を埋込んだ後に前記貫通孔の少なくとも一端に於いて前記熱応力緩和物質を熱酸化させることを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子及びその製造方法に係り、更に詳細には単結晶炭化珪素基板と該基板上に形成されたエピタキシャル炭化珪素層とを有する半導体素子及びその製造方法に係る。
【０００２】
【従来の技術】
ショットキーダイオードの如く単結晶炭化珪素基板と該基板上に形成されたエピタキシャル炭化珪素層とを有する半導体素子及びその製造方法の一つとして、例えば特開平９−２７４８９号公報に記載されている如く、単結晶炭化珪素基板上にエピタキシャル炭化珪素層を形成し、少なくともエピタキシャル炭化珪素層内に発生した貫通孔（マイクロパイプ）を熱酸化して貫通孔を熱酸化膜にて埋込む方法及びこの方法により得られる半導体素子が従来より知られている。
【０００３】
一般に、単結晶炭化珪素基板は昇華法により形成され、昇華法により形成される単結晶炭化珪素基板には貫通孔が発生することが避けられない。そのため単結晶炭化珪素基板上にエピタキシャル成長によって炭化珪素層を形成すると、貫通孔がエピタキシャル炭化珪素層にも引き継がれ、エピタキシャル炭化珪素層にも貫通孔が発生する。従ってそれらの貫通孔にＮ２の如き不純物が侵入したり電極材料そのものが侵入したりしてリーク電流の経路となることに起因して半導体素子の不良が発生する。
【０００４】
上記公開公報に記載された半導体素子及びその製造方法によれば、エピタキシャル炭化珪素層内に発生した貫通孔が電気絶縁性の熱酸化膜にて埋込まれるので、貫通孔内に不純物等が侵入することを防止し、これにより貫通孔がリーク電流の経路となる不良の発生を防止することができる。
【０００５】
【発明が解決しようとする課題】
しかし上記公開公報に記載された従来の半導体素子及びその製造方法に於いては、単結晶炭化珪素基板及びエピタキシャル炭化珪素層を構成する炭化珪素は３．３〜４．７×１０−６／℃の熱膨張率を有するのに対し、貫通孔を埋込む熱酸化膜を構成する二酸化珪素の熱膨張率は０．６〜０．９×１０−６／℃であり、両者の熱膨張率が大きく相違する。
【０００６】
そのため両者の熱膨張差による内部応力に起因して亀裂の如き新たな欠陥が発生され、新たな欠陥が低抵抗の領域となり、またその後の熱処理や洗浄工程に於いてそれらの欠陥が拡張されたり欠陥に不純物が侵入したりし、そのため新たに発生した欠陥がリーク電流の経路となることに起因して半導体素子の耐圧が低下するという問題がある。
【０００７】
本発明は、エピタキシャル炭化珪素層内に発生した貫通孔を熱酸化して貫通孔を熱酸化膜にて埋込む従来の方法及びこの方法により得られる半導体素子に於ける上述の如き問題に鑑みてなされたものであり、本発明の主要な課題は、新たな欠陥を発生しない埋込み物質にて貫通孔を埋込むことにより、欠陥がリーク電流の経路となることを防止し、従来に比して半導体素子の耐圧を向上させることである。
【０００８】
【課題を解決するための手段】
上述の主要な課題は、本発明によれば、単結晶炭化珪素基板と、該単結晶炭化珪素基板上に形成されたエピタキシャル炭化珪素層とを有する半導体素子にして、前記単結晶炭化珪素基板及び前記エピタキシャル炭化珪素層に存在する貫通孔が熱応力緩和物質にて埋込まれていることを特徴とする半導体素子（請求項１の構成）、又は単結晶炭化珪素基板と、該単結晶炭化珪素基板上に形成されたエピタキシャル炭化珪素層とを有し、前記単結晶炭化珪素基板及び前記エピタキシャル炭化珪素層に存在する貫通孔が熱応力緩和物質にて埋込まれている半導体素子の製造方法にして、前記貫通孔の壁面を熱酸化し、形成された酸化層を除去し、しかる後前記貫通孔に熱応力緩和物質を埋込むことを特徴とする半導体素子の製造方法（請求項５の構成）、又は単結晶炭化珪素基板と、該単結晶炭化珪素基板上に形成されたエピタキシャル炭化珪素層とを有し、前記単結晶炭化珪素基板及び前記エピタキシャル炭化珪素層に存在する貫通孔が導電性を有する熱応力緩和物質にて埋込まれており、前記熱応力緩和物質は前記貫通孔の少なくとも一端に於いて電気絶縁キャップ層にて覆われた半導体素子の製造方法にして、前記貫通孔に熱応力緩和物質を埋込んだ後に前記貫通孔の少なくとも一端に於いて前記熱応力緩和物質を熱酸化させることを特徴とする半導体素子の製造方法（請求項６の構成）によって達成される。
【０００９】
また本発明によれば、上述の主要な課題を効果的に達成すべく、上記請求項１の構成に於いて、前記熱応力緩和物質は電気絶縁性を有するよう構成される（請求項２の構成）。
【００１０】
また本発明によれば、上述の主要な課題を効果的に達成すべく、上記請求項１の構成に於いて、前記熱応力緩和物質は導電性を有し、前記熱応力緩和物質は前記貫通孔の少なくとも一端に於いて電気絶縁キャップ層にて覆われているよう構成される（請求項３の構成）。
【００１１】
また本発明によれば、上述の主要な課題を効果的に達成すべく、上記請求項１乃至３の構成に於いて、前記貫通孔の壁面は電気絶縁被覆層にて覆われているよう構成される（請求項４の構成）。
【００１２】
尚、本願に於いて、「熱応力緩和物質」とは珪素酸化物（ＳｉＯ２、ＳｉＯ）よりも熱膨張及び収縮時に発生する内部応力を緩和する性質に優れた物質を意味する。
【００１３】
【発明の作用及び効果】
上記請求項１の構成によれば、単結晶炭化珪素基板及びエピタキシャル炭化珪素層に存在する貫通孔が熱応力緩和物質にて埋込まれているので、貫通孔に不純物が侵入することを確実に防止することができると共に、熱膨張差による内部応力を従来に比して低減し、これにより内部応力に起因して新たな欠陥が発生すること及び新たな欠陥に起因して半導体素子の耐圧が低下することを効果的に防止することができる。
【００１４】
また上記請求項２の構成によれば、熱応力緩和物質は電気絶縁性を有するので、貫通孔がリーク電流の経路になることを確実に防止しつつ、新たな欠陥が発生すること及び新たな欠陥に起因して半導体素子の耐圧が低下することを効果的に防止することができる。
【００１５】
また上記請求項３の構成によれば、熱応力緩和物質は導電性を有し、熱応力緩和物質は貫通孔の少なくとも一端に於いて電気絶縁キャップ層にて覆われているので、熱応力緩和物質として導電性を有する物質を使用することができ、また貫通孔及び熱応力緩和物質がリーク電流の経路になることを確実に防止することができる。
【００１６】
また上記請求項４の構成によれば、貫通孔の壁面は電気絶縁被覆層にて覆われているので、貫通孔がリーク電流の経路になる虞れを更に一層効果的に低減することができる。
【００１７】
また上記請求項５の方法によれば、単結晶炭化珪素基板及びエピタキシャル炭化珪素層に存在する貫通孔の壁面が熱酸化され、形成された酸化層が除去されることによって貫通孔が拡張され、しかる後貫通孔に熱応力緩和物質が埋込まれるので、単結晶炭化珪素基板及びエピタキシャル炭化珪素層に小さい貫通孔が存在する場合にも、貫通孔に熱応力緩和物質を確実に埋込むことができる。
【００１８】
また上記請求項６の方法によれば、貫通孔に熱応力緩和物質が埋込まれた後に貫通孔の少なくとも一端に於いて熱応力緩和物質が熱酸化されるので、電気絶縁キャップ層を容易に且つ確実に形成することができると共に、電気絶縁キャップ層を熱応力緩和物質と一体に形成することができる。
【００１９】
【課題解決手段の好ましい態様】
本発明の一つの好ましい態様によれば、上記請求項１の構成に於いて、熱応力緩和物質は珪素酸化物よりも熱応力に対し変形容易な物質であるよう構成される（好ましい態様１）。
【００２０】
本発明の他の一つの好ましい態様によれば、上記請求項１の構成に於いて、熱応力緩和物質は珪素酸化物よりも炭化珪素に近い熱膨張率を有する物質であるよう構成される（好ましい態様２）。
【００２１】
本発明の他の一つの好ましい態様によれば、上記好ましい態様１又は２の構成に於いて、熱応力緩和物質は多結晶構造を有する物質であるよう構成される（好ましい態様３）。
【００２２】
本発明の他の一つの好ましい態様によれば、上記好ましい態様１又は２の構成に於いて、熱応力緩和物質はアモルファス構造を有する物質であるよう構成される（好ましい態様４）。
【００２３】
本発明の他の一つの好ましい態様によれば、上記好ましい態様１又は２の構成に於いて、熱応力緩和物質は珪素酸化物よりも低密度の結晶配置構造を有する物質であるよう構成される（好ましい態様５）。
【００２４】
本発明の他の一つの好ましい態様によれば、上記請求項２の構成に於いて、熱応力緩和物質はＣＶＤ又はプラズマＣＶＤ成膜により形成される多結晶ＳｉＣ又はアモルファスＳｉＣ、ＴＥＯＳ（テトラエトキシシラン）−ＳｉＯ、プラズマＣＶＤ成膜により形成されるＳｉＯ（又はＳｉＯ２）、プラズマＣＶＤ成膜により形成されるＰＳＧ（Ｐ含有シリコン酸化膜）、プラズマＣＶＤ成膜により形成されるＢＰＳＧ（Ｂ、Ｐ含有シリコン酸化膜）、プラズマＣＶＤ成膜により形成されるＳｉＮ（Ｓｉ３Ｎ４）膜、多結晶ＳｉＣ又はアモルファスＳｉＣにドーピングしたものよりなる群より選択された何れかの物質であるよう構成される（好ましい態様６）。
【００２５】
本発明の他の一つの好ましい態様によれば、上記請求項３の構成に於いて、熱応力緩和物質は貫通孔の両端に於いて電気絶縁キャップ層にて覆われているよう構成される（好ましい態様７）。
【００２６】
本発明の他の一つの好ましい態様によれば、上記請求項３の構成に於いて、熱応力緩和物質はＣＶＤ又はプラズマＣＶＤ成膜により形成される多結晶Ｓｉ又はアモルファスＳｉ、導電性不純物ドーピングされた多結晶ＳｉＣ又はアモルファスＳｉＣ、ＷＳｉやＴａＳｉ等の多結晶金属シリサイドよりなる群より選択された何れかの物質であるよう構成される（好ましい態様８）。
【００２７】
本発明の他の一つの好ましい態様によれば、上記請求項５の構成に於いて、酸化層はフッ酸又はバッファードフッ酸を使用して除去されるよう構成される（好ましい態様９）。
【００２８】
本発明の他の一つの好ましい態様によれば、上記請求項６の構成に於いて、熱応力緩和物質は貫通孔の両端に於いて熱酸化されるよう構成される（好ましい態様１０）。
【００２９】
【発明の実施の形態】
以下に添付の図を参照しつつ、本発明を幾つかの好ましい実施形態（以下単に実施形態という）について詳細に説明する。
【００３０】
第一の実施形態
図１はショットキーダイオードに適用された本発明による半導体素子の第一の実施形態を示す拡大断面図である。
【００３１】
図１に於いて、１０はショットキーダイオードを全体的に示しており、ショットキーダイオード１０はｎ＋型のＳｉＣウエーハとしての単結晶炭化珪素基板１２と、該単結晶炭化珪素基板上に形成されたｎ−型のエピタキシャル炭化珪素層１４とを有している。単結晶炭化珪素基板１２及びエピタキシャル炭化珪素層１４にはマイクロパイプとも呼ばれる貫通孔１６が存在し、貫通孔１６の壁面は基板１２及びエピタキシャル炭化珪素層１４を熱酸化させることにより形成された電気絶縁層（ＳｉＯ２）１８にて覆われており、貫通孔１６は本発明に従って熱応力緩和物質２０にて埋込まれている。
【００３２】
尚図１に於いて、２２及び２４はそれぞれショットキー電極（アノード電極）及びオーミック電極（カソード電極）を示し、２６は耐圧向上層を示し、２８は保護膜を示しており、これらの各部は従来のショットキーダイオードの場合と同様である。
【００３３】
また図１に於いては、説明の目的で単結晶炭化珪素基板１２の厚さがエピタキシャル炭化珪素層１４の厚さよりも大きく図示されているが、単結晶炭化珪素基板１２の厚さ及びキャリア濃度はそれぞれ約３００μｍ程度、１×１０１８ｃｍ−３以上であり、エピタキシャル炭化珪素層１４の厚さ及びキャリア濃度はそれぞれ約１０μｍ程度、キャリア濃度１〜１０×１０１５ｃｍ−３程度である。
【００３４】
この実施形態の熱応力緩和物質２０は電気絶縁性を有し、また結晶粒界に於けるすべりなどにより応力の緩和性に優れた多結晶又はアモルファス構造を有し、或いはプラスズマＣＶＤ成膜により形成される薄膜層の如く炭化珪素の熱酸化膜よりも低密度（緻密な結晶配置にない）構造を有している。熱応力緩和物質２０は電気絶縁層１８を構成するＳｉＯ２よりも単結晶炭化珪素基板１２及びエピタキシャル炭化珪素層１４を構成するＳｉＣに近い熱膨張率を有していることが好ましい。
【００３５】
かかる熱応力緩和物質２０の具体例として、ＣＶＤ又はプラズマＣＶＤ成膜により形成される多結晶ＳｉＣ又はアモルファスＳｉＣ、ＴＥＯＳ（テトラエトキシシラン）−ＳｉＯ、プラズマＣＶＤ成膜により形成されるＳｉＯ（又はＳｉＯ２）、プラズマＣＶＤ成膜により形成されるＰＳＧ（Ｐ含有シリコン酸化膜）、プラズマＣＶＤ成膜により形成されるＢＰＳＧ（Ｂ、Ｐ含有シリコン酸化膜）、プラズマＣＶＤ成膜により形成されるＳｉＮ（Ｓｉ３Ｎ４）膜、多結晶ＳｉＣ又はアモルファスＳｉＣにドーピングしたもの等がある。
【００３６】
上述の如き構造を有するショットキーダイオードは、本発明による製造方法の第一の実施形態によれば、図３に示された一連の工程により以下の如く製造される。
【００３７】
（Ａ）エピタキシャル炭化珪素層の形成
昇華法により形成され貫通型欠陥を有する単結晶炭化珪素基板１２の表面にＣＶＤ法等により炭化珪素をエピタキシャル成長させ、基板１２に密着するエピタキシャル炭化珪素層１４を形成する。この場合基板１２に存在する貫通型欠陥がエピタキシャル炭化珪素層１４に引き継がれ、基板１２及びエピタキシャル炭化珪素層１４には貫通孔１６が残存する。
【００３８】
（Ｂ）熱酸化
酸素又は水蒸気雰囲気中にて基板１２及びエピタキシャル炭化珪素層１４を１０００〜１５００℃の温度に加熱し熱酸化することにより、基板１２及びエピタキシャル炭化珪素層１４の表面及び貫通孔１６の壁面に酸化膜（ＳｉＯ２）５０を形成する。
【００３９】
（Ｃ）酸化膜の除去
上記（Ｂ）の工程により形成された酸化膜５０をフッ酸やバッファードフッ酸等の薬剤を使用して除去する。従って貫通孔１６は酸化膜５０の除去により拡張される。
【００４０】
（Ｄ）電気絶縁層の形成
上記（Ｂ）の工程と同様の熱酸化により、基板１２及びエピタキシャル炭化珪素層１４の表面及び貫通孔１６の壁面に酸化層（ＳｉＯ２）５２を形成し、貫通孔１６の壁面に酸化層５２が残存するよう、ドライエッチングにより基板１２及びエピタキシャル炭化珪素層１４の表面の酸化層５２を除去し、これにより貫通孔１６の壁面に酸化層５２よりなる電気絶縁層（１８）を形成する。
【００４１】
（Ｅ）熱応力緩和物質の埋込み
貫通孔１６の壁面の酸化層５２の表面にＣＶＤ又はプラズマＣＶＤ成膜により多結晶ＳｉＣ、アモルファスＳｉＣの如き熱応力緩和物質５４を成膜し、酸化層５２を介して貫通孔１６を熱応力緩和物質にて埋込む。次いで基板１２及びエピタキシャル炭化珪素層１４の表面に堆積する熱応力緩和物質をドライエッチング等により除去する。
【００４２】
（Ｆ）電極等の形成
ショットキーダイオードの製造に従来より採用されている方法により、ショットキー電極（アノード電極）２２、オーミック電極（カソード電極）２４、耐圧向上層２６（イオン注入後の活性化アニール）、保護膜２８を形成し、ショットキーダイオード（１０）を完成する。
【００４３】
第二の実施形態
図２はショットキーダイオードに適用された本発明による半導体素子の第二の実施形態を示す拡大断面図である。尚図２に於いて図１に示された部分と同一の部分には図１に於いて付された符号と同一の符号が付されている。
【００４４】
この実施形態に於いては、貫通孔１６に埋込まれた熱応力緩和物質２０は導電性を有し、貫通孔１６の両端に於いて電気絶縁キャップ層３０にて覆われている。電気絶縁キャップ層３０は貫通孔１６の両端に於いて熱応力緩和物質２０が熱酸化されることにより形成され、これにより熱応力緩和物質２０と一体をなしている。
【００４５】
この実施形態に於いても、熱応力緩和物質２０は結晶粒界に於けるすべりなどにより応力の緩和性に優れた多結晶又はアモルファス構造を有し、或いはプラスズマＣＶＤ成膜により形成される薄膜層の如く炭化珪素の熱酸化膜よりも低密度（緻密な結晶配置にない）構造を有している。またこの実施形態に於いても、熱応力緩和物質２０は酸化層１８を構成するＳｉＯ２よりも単結晶炭化珪素基板１２及びエピタキシャル炭化珪素層１４を構成するＳｉＣに近い熱膨張率を有していることが好ましい。
【００４６】
かかる熱応力緩和物質２０の具体例として、ＣＶＤ又はプラズマＣＶＤ成膜により形成される多結晶Ｓｉ又はアモルファスＳｉ、導電性不純物ドーピングされた多結晶ＳｉＣ又はアモルファスＳｉＣ、ＷＳｉやＴａＳｉ等の多結晶金属シリサイドなどがある。
【００４７】
この実施形態の半導体素子は他の点については上述の第一の実施形態の半導体素子と同様に構成されており、ショットキー電極（アノード電極）２２、オーミック電極（カソード電極）２４、耐圧向上層２６、保護膜２８を有している。
【００４８】
上述の如き構造を有するショットキーダイオードは、本発明による製造方法の第二の実施形態によれば、図４に示された一連の工程により以下の如く製造される。尚図４には示されていないが、工程Ａ（エピタキシャル炭化珪素層の形成）より工程Ｄ（電気絶縁層の形成）までの各工程は上述の第一の実施形態の場合と同様である。
【００４９】
（Ｅ）熱応力緩和物質の埋込み
貫通孔１６の壁面の酸化層５２の表面にＣＶＤ又はプラズマＣＶＤ成膜により多結晶Ｓｉ、アモルファスＳｉの如き熱応力緩和物質５６を成膜し、酸化層５２を介して貫通孔１６を熱応力緩和物質にて埋込む。次いで基板１２及びエピタキシャル炭化珪素層１４の表面に堆積する熱応力緩和物質をドライエッチングや薬液（フッ酸と硝酸の混合液の如き混酸）等により除去する。
【００５０】
（Ｇ）熱酸化
酸素又は水蒸気雰囲気中にて基板１２及びエピタキシャル炭化珪素層１４を１０００〜１２００℃の温度に加熱し熱酸化することにより、基板１２及びエピタキシャル炭化珪素層１４の表面及び貫通孔１６の両端に於ける熱応力緩和物質５６を熱酸化し、酸化膜（ＳｉＯ２）５８を形成する。この場合熱応力緩和物質５６の多結晶ＳｉやアモルファスＳｉはＳｉＣに比して酸化層の成長が速いので、熱応力緩和物質５６が熱酸化されることにより形成される酸化膜の厚さは基板１２及びエピタキシャル炭化珪素層１４の表面に於ける酸化膜の厚さよりも大きくなる。
【００５１】
（Ｈ）電気絶縁キャップ層の形成
熱応力緩和物質５６が熱酸化されることにより形成された酸化膜５８が残存するよう、ドライエッチングや薬液（例えばフッ酸など）等により、基板１２及びエピタキシャル炭化珪素層１４の表面の不要な熱酸化膜５８を除去し、熱応力緩和物質５６の両端にこれと一体をなす電気絶縁キャップ層３０を形成する。
【００５２】
（Ｉ）電極等の形成
上述の第一の実施形態に於ける工程Ｆの場合と同様、ショットキーダイオードの製造に従来より採用されている方法により、ショットキー電極（アノード電極）２２、オーミック電極（カソード電極）２４、耐圧向上層２６（イオン注入後の活性化アニール）、保護膜２８を形成し、ショットキーダイオード（１０）を完成する。
【００５３】
以上の説明より解る如く、上述の第一及び第二の実施形態の半導体素子及び製造方法によれば、貫通孔１６は珪素酸化物よりも熱膨張及び収縮時に発生する内部応力を緩和する性質に優れた熱応力緩和物質２０にて埋込まれるので、貫通孔が珪素酸化物にて埋込まれる従来の半導体素子の場合に比して、貫通孔を埋込み物質にて埋込む際や、その後の半導体素子製造工程（イオン注入後の活性化アニール：１５００〜２０００℃、オーミック形成工程アニール：１０００℃、酸化保護膜形成１４００〜２０００℃等）に於いて発生する内部応力を緩和し、内部応力に起因する新たな欠陥の発生及びこれに伴う半導体素子の耐圧の低下を効果的に防止することができる。
【００５４】
図７は従来の方法により貫通孔が熱酸化膜にて埋込まれた半導体素子（ショットキーダイオード）を示す断面図である。図７に示されている如く、貫通孔が熱酸化膜４６にて埋込まれる場合には、熱酸化膜を構成する珪素酸化物の熱膨張率と基板１２及びエピタキシャル炭化珪素層１４を構成する炭化珪素の熱膨張率とが大きく相違するので、貫通孔に埋込み物質を埋込む際やその後の半導体素子製造工程に於いて貫通孔の周辺に高い内部応力が発生し、その内部応力に起因して新たな欠陥４８が発生し易いが、上述の第一及び第二の実施形態によれば、新たな欠陥の発生及びこれに起因する半導体素子の耐圧の低下を効果的に防止することができる。
【００５５】
特に上述の第一及び第二の実施形態の半導体素子及び製造方法によれば、貫通孔１６の壁面に電気絶縁層１８が形成され、これにより貫通孔１６の壁面部を高抵抗化することができるので、電気絶縁層１８が形成されない場合に比して、貫通孔１６がリーク電流の経路になる虞れを更に一層効果的に低減し、半導体素子の耐圧を一層向上させることができ、このことは熱応力緩和物質として導電性を有する物質が使用される場合に非常に有効である。
【００５６】
尚上述の第一の実施形態の場合の如く、熱応力緩和物質が電気絶縁性を有する物質である場合には、製造工程を簡略化すると共に製造歩留まりを向上させることによって半導体素子のコストを低減すべく、電気絶縁層１８が省略されることが好ましい。
【００５７】
また上述の第一の実施形態の半導体素子及び製造方法によれば、熱応力緩和物質２０は電気絶縁性を有しているので、熱応力緩和物質として導電性を有する物質が使用される場合に比して、熱応力緩和物質がリーク電流の経路になることを確実に防止することができる。
【００５８】
これに対し上述の第二の実施形態の半導体素子及び製造方法によれば、熱応力緩和物質２０は導電性を有していてよいので、熱応力緩和物質として使用可能な物質の選択範囲を電気絶縁性物質以外に拡張することができ、これにより電気絶縁性物質よりも埋込み性、熱応力緩和制性、密着性に優れた物質を使用することができる。
【００５９】
特に導電性を有する熱応力緩和物質は、上述の具体例の如く電気絶縁性物質に比して熱伝導性に優れたものが多いので、熱応力緩和物質として導電性を有し熱伝導性に優れた物質を使用することにより、半導体素子の放熱性を向上させることができ、これにより熱応力緩和物質として電気絶縁性物質が使用される場合に比して、高出力の半導体素子や高温にて動作可能な半導体素子を実現することができる。
【００６０】
また上述の第一及び第二の実施形態の製造方法によれば、貫通孔１６の壁面に酸化膜５０が形成され、酸化膜５０がフッ酸やバッファードフッ酸等の薬剤にて除去されることにより、貫通孔１６が拡張されるので、かかる処理が行われない場合に比して、口径が小さい貫通孔が存在する場合にも貫通孔１６に対する熱応力緩和物質２０の埋込み及び貫通孔１６の壁面に対する電気絶縁層１８の形成を確実に且つ良好に達成することができる。
【００６１】
また上述の第二の実施形態の半導体素子及び製造方法によれば、貫通孔１６に埋込まれた導電性を有する熱応力緩和物質２０が貫通孔１６の両端に於いて電気絶縁キャップ層３０にて覆われ、電気絶縁キャップ層３０は貫通孔１６の両端に於いて熱応力緩和物質２０が熱酸化されることにより熱応力緩和物質２０と一体をなすよう形成されるので、電気絶縁キャップ層３０によって貫通孔１６及び熱応力緩和物質２０がリーク電流の経路になることを確実に防止することができると共に、ＣＶＤ等によって電気絶縁層が形成される場合に比して、電気絶縁キャップ層３０を容易に且つ能率よく形成することができる。
【００６２】
第三及び第四の実施形態
図５はＭＯＳＦＥＴに適用された本発明による半導体素子の第三の実施形態を示す断面図、図６はＰＮダイオードに適用された本発明による半導体素子の第四の実施形態を示す断面図である。尚これらの図に於いて図１に示された部分と同一の部分には図１に於いて付された符号と同一の符号が付されている。
【００６３】
図５に於いて、３２はＭＯＳＦＥＴを全体的に示しており、ＭＯＳＦＥＴ３２はｎ＋型のＳｉＣウエーハとしての単結晶炭化珪素基板１２と、該単結晶炭化珪素基板上に形成されたｎ−型のエピタキシャル炭化珪素層１４とを有している。エピタキシャル炭化珪素層１４の一部には所定の不純物が注入されることによりｐ型領域１４Ａ及びｎ＋型領域１４Ｂが形成されている。
【００６４】
また図５に於いて、３４Ａ及び３４Ｂはそれぞれゲート電極及びゲート酸化膜を示し、３６はソース電極を示し、３８はドレイン電極を示している。図示の実施形態の場合には、ゲート酸化膜３４Ｂとドレイン電極３８との間の単結晶炭化珪素基板１２及びエピタキシャル炭化珪素層１４に貫通孔１６が存在し、貫通孔１６は上述の第一の実施形態と同様に電気絶縁層１８を介して熱応力緩和物質２０にて埋込まれている。
【００６５】
また図６に於いて、４２はＰＮダイオードを全体的に示しており、ＰＮダイオード４２はｎ＋型のＳｉＣウエーハとしての単結晶炭化珪素基板１２と、該単結晶炭化珪素基板上に形成されたｎ−型のエピタキシャル炭化珪素層１４と、該エピタキシャル炭化珪素層に形成されたｐ型のエピタキシャル炭化珪素層４４とを有している。
【００６６】
この第四の実施形態に於いても、単結晶炭化珪素基板１２及びエピタキシャル炭化珪素層１４、４４に存在する貫通孔１６の壁面は基板１２及びエピタキシャル炭化珪素層１４、４４を熱酸化させることにより形成された電気絶縁層（ＳｉＯ２）１８にて覆われており、貫通孔１６は熱応力緩和物質２０にて埋込まれている。
【００６７】
以上の説明より解る如く、上記第三及び第四の実施形態に於いても、換言すれば半導体素子がＭＯＳＦＥＴやＰＮダイオードである場合にも、上述の第一の実施形態の場合と同様の作用効果を得ることができ、またこれらの半導体素子に上述の第二の実施形態の場合と同様の構造及び製造方法を適用することにより、上述の第二の実施形態の場合と同様の作用効果を得ることができることが理解されよう。
【００６８】
以上に於いては本発明を特定の実施形態について詳細に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかであろう。
【００６９】
例えば上述の各実施形態に於いては、貫通孔１６の壁面に電気絶縁層１８が形成されるようになっているが、上述の第一の実施形態の場合の如く熱応力緩和物質が電気絶縁性を有する物質である場合には、電気絶縁層１８が省略されてもよく、その場合には製造工程を簡略化すると共に製造歩留まりを向上させることができ、これにより半導体素子のコストを低減することができる。
【００７０】
また上述の各実施形態に於いては、貫通孔１６の壁面に酸化膜５０が形成され、酸化膜５０が薬剤にて除去されることにより貫通孔１６が拡張されるようになっているが、かかる貫通孔の拡張処理が省略されてもよい。また貫通孔の拡張は例えばＣＨＦ３＋酸素又はＣＨＦ４＋酸素を使用するドライエッチングにより達成されてもよい。
【００７１】
また上述の第二の実施形態に於いては、電気絶縁キャップ層３０は貫通孔１６の両端に於いて熱応力緩和物質２０が熱酸化されることにより形成されるようになっているが、貫通孔１６の両端の熱応力緩和物質２０が例えばドライエッチングによって除去され、しかる後貫通孔１６の両端にＣＶＤ等によって電気絶縁物質が適用され、これにより電気絶縁キャップ層３０が形成されるよう修正されてもよい。
【００７２】
更に上述の第二の実施形態に於いては、電気絶縁キャップ層３０は貫通孔１６の両端に形成されるようになっているが、電気絶縁キャップ層３０は半導体素子の構造に応じて貫通孔１６の一端にのみ形成されてよく、例えば半導体素子がショットキーダイオードである場合には、電気絶縁キャップ層３０がショットキー電極（アノード電極）２２の側の端部にのみ形成され、これにより半導体素子の製造コストが低減されてもよい。
【図面の簡単な説明】
【図１】ショットキーダイオードに適用された本発明による半導体素子の第一の実施形態を示す拡大断面図である。
【図２】ショットキーダイオードに適用された本発明による半導体素子の第二の実施形態を示す拡大断面図である。
【図３】図１に示された半導体素子の本発明による製造方法の第一の実施形態の一連の工程を示す説明図である。
【図４】図２に示された半導体素子の本発明による製造方法の第二の実施形態の一連の工程を示す説明図である。
【図５】ＭＯＳＦＥＴに適用された本発明による半導体素子の第三の実施形態を示す断面図である。
【図６】ＰＮダイオードに適用された本発明による半導体素子の第四の実施形態を示す断面図である。
【図７】従来の方法により貫通孔が熱酸化膜にて埋込まれた半導体素子（ショットキーダイオード）を示す断面図である。
【符号の説明】
１０…ショットキーダイオード
１２…単結晶炭化珪素基板
１４…エピタキシャル炭化珪素層
１６…貫通孔
１８…電気絶縁層
２０…熱応力緩和物質
２２…ショットキー電極（アノード電極）
２４…オーミック電極（カソード電極）
２６…耐圧向上層
２８…保護膜
３０…電気絶縁キャップ層
【図１】
2004047605.tif 000003
【図２】
2004047605.tif 000004
【図３】
2004047605.tif 000005
【図４】
2004047605.tif 000006
【図５】
2004047605.tif 000007
【図６】
2004047605.tif 000008
【図７】
2004047605.tif 000009