(57)【要約】【課題】スペクトル拡散通信に使用する符号分割多重信号の送信機において、アナログアンプをスプリアスを発生することなく、かつ送信バックオフを大きくとる必要を無くし、増幅器の低消費電力化、低価格化、簡略化を実現する。【解決手段】複数チャネルのデンソウ信号を拡散符号（20）でスペクトル拡散し（１９）、多重した符号分割多重信号（21）の振幅の最大値を振幅制限回路（２２）で制限することにより後段のアナログ増幅器（27）のバックオフを小さくする。【選択図】図１
2004222320.tif 000002
【特許請求の範囲】
【請求項１】
無線信号の送信装置であって、
送信信号を発生する信号発生手段と、
上記送信信号の振幅を制限する振幅制限部と、
上記振幅制限部から出力された送信信号をオーバサンプリングする第1のインタポレータと、
上記第１のインタポレータによりオーバサンプリングされた送信信号の信号帯域を制限する第1のベースバンドフィルタと、
上記第１のベースバンドフィルタの出力信号を搬送周波数に周波数変換し増幅する回路を含む出力部とを有し、
上記振幅制限部は、
上記送信信号を分岐させた信号である観測信号をオーバサンプリングする第２のインタポレータと、
上記第２のインタポレータとによりオーバサンプリングされた信号の信号帯域を制限する第２のベースバンドフィルタと、
上記第２のベースバンドフィルタの出力から送信信号の振幅を制御する減衰量の制御信号を得る制御回路と
上記制御信号に基づいて、上記分岐後、該制御信号を得るために必要な時間だけ遅延された上記送信信号の振幅を制御する振幅制限回路を有することを特徴とする送信装置。
【請求項２】
請求項１記載の送信装置であって、上記振幅制限回路は、上記第２のベースバンドフィルタの出力が一定の振幅を超えた場合に、上記送信信号の振幅を減衰させることを特徴とする送信装置。
【請求項３】
請求項１記載の送信装置であって、上記送信信号は直交多重信号であることを特徴とする送信装置。
【請求項４】
請求項２記載の送信装置であって、上記送信信号は直交多重信号であり、上記振幅制限回路は上記減衰を行う場合には、上記直交多重信号の直交性の損失が問題とならない程度の期間にわたって上記送信信号の振幅を減衰させることを特徴とする送信装置。
【請求項５】
請求項２記載の送信装置であって、上記振幅制限部は、上記送信信号をフィルタのタップ長に相当する時間遅延させ、上記振幅制限回路は、上記減衰を行う場合にフィルタのタップ長に相当する期間だけ上記送信信号の振幅を減衰させることを特徴とする送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、符号分割多重信号の送信装置、更に詳しくいえば、複数個の伝送情報を直交符号変換して合成し、合成した信号を拡散符号によってスペクトル拡散した多重信号を無線信号にして送信する送信装置に関する。
【背景技術】
【０００２】
従来のスペクトラム拡散通信における符号分割多重通信装置の送信部では、図８に示すように（例えば、下記非特許文献
文献において記載されている符号分割多重通信装置）、複数のチャネルの伝送情報１１−ｉ（ｉ…ｎ）は、複数のチャネルを合成した多重化信号２１が白色雑音に近い特性をもつように、伝送情報にスクランブルをかけている。
【０００３】
スクランブルは、スクランブラー１５が出力するスクランブル信号Ｓｉと各伝送情報１１−ｉをそれぞれ乗算器１２−ｉにより乗算することで行なわれる。スクランブルをかけたのち、各伝送情報を直交化するため、直交符号発生器１４から出力される直交符号Ｗｉと伝送情報を乗算器１３−ｉにより乗算させる。各チャネルは所定の電力となるように情報電力制御部１５から出力される電力設定値Ａｉと乗算した後、加算器１８により全ての伝送情報を加算する。加算器１８の出力は拡散符号発生器２０から出力される拡散符号（ＰＮ符号と略称）と乗算器１９により乗算することによって、そのスペクトルが拡散された多重信号２１となる。多重信号２１はデジタルフィルターにより帯域制限するためにインタポレータ２３によりサンプリングレートを上げる。インタポレータ２３は、例えば４倍にサンプリングレートを上げる場合、元のサンプリング点の間に３個の０（振幅がゼロのサンプル）を挿入する動作をする。このようにしてオーバサンプリングした信号に帯域制限をかけるためベースバンドフィルタ２４を用いる。ベースバンドフィルタ２４の出力信号をＤ／Ａ変換器２５によりアナログ信号に変換し、ＲＦ部２６で搬送周波数に周波数変換し、増幅器２７で信号の電力を上げてアンテナ２８より送信する。
【０００４】
上記従来の符号分割多重通信装置の送信装置は、多重信号が白色雑音に近い特性もつようにスクランブラ１５を用いることにより、全チャンネルが同時に同じ値をとる確率を減らし、増幅器の入力部に大きい振幅値が出力されないようにしている。
【０００５】
【非特許文献１】TIA/EIA INTERIM STANDARD[TIA/EIA/IS-95-A,7.1.3.1 May 1995
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記拡散符号は一般に疑似乱数が用いられるため、スペクトル拡散処理後の複数の通信チャネルを加算するため、多重信号２１の振幅の分布は、一般に正規分布に近くなる。つまり、出現頻度は非常に小さいが振幅の大きい信号も出現する。後段のアナログ増幅器２７に増幅器の線形動作領域を越える信号が入力された場合、出力信号が歪み、スプリアスすなわち自己に割り当てられた帯域外の不要波が発生する。スプリアスはアンテナ２８より発生してはいけないものとして規定されているため、スプリアスを発生しない回路構成とすることが重要である。そのためアナログ増幅器２７を動作線形領域を広くする、すなわちバックオフを大きくとる必要がある。図８に示す構成において、Ｄ／Ａ変換器２５以後はアナログ回路で構成されるため、バックオフを大きくとることは、増幅器の電力効率を低下させることになり、また高電位の電源を必要とし、更にＤ／Ａ変換器２５、ＲＦ回路２６の構成も大型となり、製造コストの低減、装置の小型化の障害となる。
【０００７】
従って、本発明の目的は、符号分割多重信号の送信装置において、スプリアスを発生させずに送信バックオフを低減することを可能とする符号分割多重信号の送信装置を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明は、スペクトル拡散された符号分割多重信号を発生する符号分割多重信号発生手段と、上記符号分割多重信号の周波数帯域を制限するベースバンドフィルタと、上記ベースバンドフィルタの出力信号を搬送周波数に周波数変換し増幅する回路を含む出力部ともつ符号分割多重信号の送信において、上記符号分割多重信号発生手段とベースバンドフィルタとの間に上記符号分割多重信号の振幅を制限する振幅制限部を設けて構成した。
【０００９】
上記振幅制限手段の好ましい実施の形態としては、（１）符号分割多重信号の一定範囲外の信号振幅をクリップする振幅制限回路を設け、クリップされた符号分割多重信号を上記ベースバンドフィルタに加える構成、（２）符号分割多重信号の伝送経路に減衰率が可変できるアッテネータを設け、上記ベースバンドフィルタの他のベースバンドフィルタによって上記符号分割多重信号の振幅を制御する時間範囲をもとめ、その時間範囲でアッテネータの減衰率を制御する振幅制御部を設ける構成、及び（３）、上記（１）及び（２）を組み合わせたもので、（１）の振幅制限回路の出力側に（２）のアッテネータ及びアッテネータの減衰率を制御する振幅制御部を設ける。
【発明の効果】
【００１０】
本発明によれば、スプリアスを発生させずに後段の増幅器のバックオフを低減させることができる。そのため、増幅器の線形範囲を比較的に狭くできるので省電力化が実現できる。また、アナログ回路で構成されるＤ／Ａ変換器、ＲＦ回路のダイナミックレンジも小さくでき、回路装置の小型化、低コスト化が実現できる。なお、本発明で従来の送信装置に付加される振幅制限回路、アッテネータ、振幅制御部等はいずれもディジタル信号処理部を構成するもので、ＬＳＩ実現できるので、実質上回路の小型化の障害にはならない。
【００１１】
一方、送信装置で上記振幅を制限した信号を受信したとき、制限した振幅分の歪みが多重信号に加わるが、一般にスペクトル拡散した符号分割多重信号の受信器における支配的なノイズは、通信している局以外の局が出力する干渉信号によるものであり、上記の歪みによるノイズは相対的に無視できる。そのため、スペクトル拡散した符号分割多重信号の受信装置は、従来の装置を変更することなく使用できる。
【発明を実施するための最良の形態】
【００１２】
＜実施の形態１＞
図１は、本発明による符号分割多重信号の送信装置の第１の実施の形態を示すブロック図である。本実施の形態において、振幅制限回路２２を除いては従来の回路と原理的には同じ構成である。伝送すべき複数チャネルｃｈ−１〜ｃｈ−ｎの伝送情報１１−１〜１１−ｎは、複数のチャネルを合成した多重化信号２１が白色雑音に近い特性をもつようにスクランブルされる。スクランブルは、スクランブラ１５が出力するスクランブル信号Ｓ１〜Ｓｎと各伝送情報１１−１〜１１−ｎをそれぞれ乗算器１２−１〜１２−ｎにより乗算することで行なわれる。スクランブル信号Ｓ１〜Ｓｎは、伝送情報１１−１〜１１−ｎのパルス周期と同じ周期の２値パルスである。
【００１３】
各伝送情報信号を直交化するため、乗算器１２−１〜１２−ｎの出力は、直交符号発生器１７から出力される直交符号Ｗ１〜Ｗｎと乗算器１３−１〜１３−ｎにより乗算される。直交符号Ｗ１〜Ｗｎは、後述のＰＮ符号のチップ周期と同じ周期の直交関数符号で、上記伝送情報のパルスの周期期間でＷｉ×Ｗｉを積分した値が１となり、Ｗｉ×Ｗｍ（ここでｉ≠ｍ）を積分した値が０となるパルス信号である。
【００１４】
乗算器１３−１〜１３−ｎの各出力は、各チャネル所定の電力となるように電力制御部１７から出力される電力設定値Ａ１〜Ａｎと乗算した後、加算器１８により全ての伝送情報を加算する。加算後の信号は、拡散符号発生器２０から出力されるＰＮ符号と乗算器１９により乗算され多重信号２１となる。多重信号２１は振幅制限回路２２に入力される。振幅制限回路２２は、振幅の最大値を制限する。すなわち、一定の振幅以上の信号が入力されたとき多重信号の振幅をクリップする動作を行なう。振幅制限回路２２の出力信号２９をオーバサンプリングするインタポレータ２３とオーバサンプリングした信号に帯域制限をかけるベースバンドフィルタ２４を経てＤ／Ａ変換器２６によりアナログ信号に変換する。上記アナログ信号をＲＦ回路２６で、搬送周波数に変換し、増幅器２７で所定の送信電力まで増幅しアンテナ２８より送信する。上記実施の形態において、振幅制限回路２２を除いては、原理的には従来の回路と同じである。
【００１５】
図２は、図１の振幅制限回路２２の一例の構成を示す回路図である。図３は、振幅制限回路２２の動作を説明する図である。制限振幅回路２２は、多重信号２１と正の最大振幅値３０を比較するコンパレータ３２ａと、多重信号２１と正の最大振幅値３０を乗算器３１で極性反転した信号と多重信号２１と比較するコンパレータ３２ｂと、コンパレータ３２ｂの出力によって駆動し、多重信号２１と極性反転した信号の一方を選ぶセレクタ３３ｂと、コンパレータ３２ａの出力によって駆動し、正の最大振幅値３０とセレクタ３３ｂの出力の一方を選ぶセレクタ３３ａとを持つ。
【００１６】
図３に示すように、コンパレータ３２ａは、多重信号２１と正の最大振幅値３０とを比較し、多重信号２１が最大振幅値３０よりも大きかった場合に、セレクタ３３ａのＨ側の出力を選択する信号を出す。コンパレータ３２ｂは、多重信号２１と最大振幅値３０に−１を乗算した負の最大振幅値を比較し、負の最大振幅よりも小さい多重化信号２１が入力された場合（最大振幅値３０に−１を乗算した負の最大振幅値が入力信号２１よりも大きかった場合）、セレクタ３３ｂのＨ側の出力を選択する信号を出す。
【００１７】
従って、セレクタ３３ｂはＨ側を選択した場合、入力信号２１を出力し、Ｌの場合、負の最大振幅値を出力する。セレクタ３３ａは、Ｈ側を選択した場合、入力信号２１をクリップした最大振幅値３０を出力する。Ｌ側を選択した場合は、セレクタ３３ｂから出力された信号をそのまま出力する。図３（Ａ）の例では、３４ａ，３４ｂの信号がクリップされている。
【００１８】
例えば、図３（Ｂ）のように、信号の振幅の分布３５が正規分布をしていて、振幅制限回路２２で信号の標準偏差αの２倍＝２α以上の信号をクリップするとする。図３（Ｂ）の例では、３６ａ，３６ｂがクリップされた信号である。クリッピング処理により、歪みが発生しクリップした量のノイズが加わることになるが、一般に符号分割多重（ＣＤＭＡ）における支配的なノイズは、通信している局以外の局が出力する干渉信号によるものであり、上記クリッピングによるノイズは無視できる。上記実施の形態１では、従来の回路の簡単な振幅制限回路２２を付加するのみでよく。回路構成が簡単である。
【００１９】
＜実施の形態２＞
図４は、本発明による符号分割多重信号の送信装置の第２の実施の形態の構成を示すブロック図である。同図において図１http://www6.ipdl.jpo.go.jp/Tokujitu/tjitemdrw.ipdl?N0000=231&N0500=1E_N/;>?>=9<?6///&N0001=511&N0552=9&N0553=000003と同じ構成、機能部には、同じ符号を用いて、詳細な説明を省く。実施の形態２では、多重信号２１を２つに分ける。一方の多重信号２２−１は、インタポレータ２３ａとベースバンドフィルタ２４ａで帯域制限した後、振幅制御部４１に入力する。振幅制御部４１では、帯域制限された信号の振幅レベルを測定し、一定の振幅レベルよりも大きい信号が検知された時に、減衰量４２を変えて後述する遅延した多重信号を減衰させる。他方の多重信号２２−２は、遅延回路４３によりベースバンドフィルタ２４ａの遅延時間と等しい時間の遅延を行う。アッテネータ４４は、振幅制御部４１より出力される減衰量４２に制御され、遅延した多重信号２２−２を減衰させる。アッテネータ４４から出力された信号を、帯域制限するためにインターポーレート２３ｂとベースバンドフィルタ２４ｂを通す。ベースバンドフィルタ２４ｂの出力信号の振幅は、振幅制御部において定めた振幅レベル以内となる。ベースバンドフィルタ２４ｂの出力信号４０'は、Ｄ／Ａ変換器２１と搬送周波数に周波数変換するＲＦ部２２と、増幅器２３を経由してアンテナ２４から出力する。
【００２０】
図５は、図４の振幅制御部４１の構成の一例を示す回路図である。振幅制御部４１は、除算回路４５と複数のレジスタ４８−１…４８−ｎと複数のコンパレータ４７−１…４７−ｎから構成される。除算回路４５は、ベースバンドフィルタの出力４０を最大振幅値３０で割った除算結果４６を出力する。
【００２１】
除算結果４６は、レジスター４８−１…４８−ｎにそれぞれ付随しているコンパレータ４７−１…４７−ｎによってレジスター４８−１…４８−ｎに保持されている値と比較される。除算出力４６がレジスタに保持されている値よりも大きい場合、コンパレータ４７−ｉは高レベル（Ｈ）を出力する。コンパレータ４７−ｉの出力はレジスタのＬＯＡＤ入力に接続されており、コンパレータの出力がＨ側のとき、除算結果をレジスタにロードする。
【００２２】
また、レジスタ４８−１〜４８−ｎのＳＨＩＦＴ入力にＨが入力されることにより、レジスタ４８−ｎにレジスタ４８−（ｎ−１）の内容、レジスタ４８−（ｎ−１）にレジスタ４８−（ｎ−２）の内容というように、レジスタの内容がシフトする。レジスタ４８−１には、１が入力される。レジスタ４８−ｎの保持している値が減衰量４２として出力される。４倍オーバサンプリングの場合のＬＯＡＤとＳＨＩＦＴのタイミングをそれぞれ図中の符号４９と符号５０に示す。
【００２３】
図６は、実施の形態２の動作を示す信号波形図である。ベースバンドフィルタ４２ａから出力された信号が、一定の振幅値よりも大きい信号が検出された時の動作を図６の（Ａ）に示す。検出された時点において、ベースバンドフィルタのタップ長に相当する期間遅延回路から出力された信号を減衰させる。アッテネータ４４により減衰した多重信号が、インタポレータ２３ｂとベースバンドフィルタ２４ｂを通過した後の信号４０'を図６の（Ｂ）に示す。
【００２４】
本実施の形態２では、多重信号を部分的に減衰させることで、本来直交しているチャネル間の直交性が損なわれノイズが生ずるが、減衰される期間はシンボル周期に比べると短く、上記直交性の損失により生ずるノイズは、他のセルからの干渉によるノイズに比べて無視できる。
【００２５】
＜実施の形態３＞
図７は、本発明による符号分割多重信号の送信装置の第３の実施の形態の構成を示すブロック図である。同図において図１、図４と同じ構成、機能部には、同じ符号を用いて、詳細な説明を省く。実施の形態３は、第１の実施の形態の振幅制限回路２２と同様の振幅制限回路２２ａによって多重信号２１の振幅を制限した後に、その出力を２つに分けて、第２の実施の形態の振幅制御を行なう構成としている。すなわち、一方をインターポーレト２３ａに入力し、他方を遅延回路４３に入力する。本実施の形態によれば、アッテネータ４４の減衰量４２を減らすことができ、ベースバンドフィルタ２４のタップ長が長い場合の信号の歪みを小さくすることができ、また、振幅制御部４１のレジスタ４８などのダイナミックレンジ（ビット数）を小さくすることができ、回路素子の構成が簡易化できる。
【図面の簡単な説明】
【００２６】
【図１】本発明による符号分割多重信号の送信装置の第１の実施の形態を示すブロック図。
【図２】図１の振幅制限回路２２の一例の構成を示す回路図。
【図３】図２の振幅制限回路２２の動作を説明する図。
【図４】本発明による符号分割多重信号の送信装置の第２の実施の形態の構成を示すブロック図。
【図５】図４の振幅制御部の構成を示すブロック図。
【図６】図５の振幅制御部の動作を説明する波形図。
【図７】本発明による符号分割多重信号の送信装置の第３の実施の形態の構成を示すブロック図。
【図８】従来の符号分割多重信号の送信装置の構成を示すブロック図。
【符号の説明】
【００２７】
１１：伝送情報信号，１２：乗算器，１３：乗算器，１４：乗算器，１５：スクランブラ，１６：直交符号発生器，１７：電力制御部，１８：加算器，１９：乗算器，２０：拡散符号発生器，２１：多重信号，２２：振幅制限回路，２３：インタポレータ，２４：ベースバンドフィルタ，２５：Ｄ／Ａコンバーター，２６：ＲＦ部，２７：増幅器，２８：アンテナ，２９：振幅制限回路出力，３０：最大振幅値，３１：乗算器，３２：コンパレータ，３３：セレクタ，３４：クリップされた信号，３５：多重信号の分布，３６：クリップされた信号，４０：ベースバンドフィルタ出力信号，４１：振幅制御部，４２：減衰量，４３：遅延回路，４４：アッテネータ，４５：除算回路，４６：除算結果，４７：コンパレータ，４８：レジスタ，４９：ＬＯＡＤ信号のタイミング，５０：ＳＨＩＦＴ信号のタイミング。
【図１】
2004222320.tif 000003
【図２】
2004222320.tif 000004
【図３】
2004222320.tif 000005
【図４】
2004222320.tif 000006
【図５】
2004222320.tif 000007
【図６】
2004222320.tif 000008
【図７】
2004222320.tif 000009
【図８】
2004222320.tif 000010