(57)【要約】【課題】半導体素子のリーク電流低減と高耐圧化を実現する。【解決手段】ＭＯＳ型電界効果トランジスタのドレイン領域が、第１導電型の半導体基板１表面に形成された第２導電型の低濃度拡散層５と、低濃度拡散層５に囲まれ、低濃度拡散層５の周囲から所定距離だけ離れて内側に形成された第２導電型の高濃度拡散層８と、高濃度拡散層８に囲まれ、高濃度拡散層８の周囲から所定距離だけ離れて内側に形成されたシリサイド層９とを有する。高濃度拡散層−シリサイド層オフセットＣを設けているため、低濃度拡散層５がほとんど全て空乏化するようなドレイン電圧が印加されても、空乏層Ｄがシリサイド層９と接触せずにシリサイド層−空乏層間距離Ｅを確保でき、リーク電流が抑制される。さらに、高濃度拡散層８とシリサイド層９間での電界緩和がなされる。このため、リーク電流の低減と高耐圧化を実現できる。【選択図】　　　　図１
2004047721.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板表面に形成された第２導電型の低濃度拡散層と、前記半導体基板表面でかつ前記低濃度拡散層の周縁から離れた内側に形成された第２導電型の高濃度拡散層と、前記高濃度拡散層の表面でかつ前記高濃度拡散層の周縁から離れた内側に形成されたシリサイド層とを備えた半導体装置。
【請求項２】
前記半導体基板表面で前記低濃度拡散層の周囲に素子分離絶縁膜が形成され、前記低濃度拡散層の周囲が前記素子分離絶縁膜に接していることを特徴とする請求項１記載の半導体装置。
【請求項３】
第１導電型の半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板表面に前記ゲート電極を挟んで形成されたソース領域およびドレイン領域とを備えた半導体装置であって、
前記ソース領域およびドレイン領域のうち少なくとも一方が、前記半導体基板表面に形成された第２導電型の低濃度拡散層と、前記半導体基板表面でかつ前記低濃度拡散層の周縁から離れた内側に形成された第２導電型の高濃度拡散層と、前記高濃度拡散層の表面でかつ前記高濃度拡散層の周縁から離れた内側に形成されたシリサイド層とを有したことを特徴とする半導体装置。
【請求項４】
第１導電型の半導体基板表面に第２導電型の低濃度拡散層を形成し、前記半導体基板表面でかつ前記低濃度拡散層の周縁から離れた内側に第２導電型の高濃度拡散層を形成し、前記高濃度拡散層の表面でかつ前記高濃度拡散層の周縁から離れた内側にシリサイド層を形成する半導体装置の製造方法。
【請求項５】
前記半導体基板表面で前記低濃度拡散層の形成予定領域の周囲に予め素子分離絶縁膜を形成し、前記低濃度拡散層を形成する際、前記低濃度拡散層の周囲が前記素子分離絶縁膜に接するように形成することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
第１導電型の半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記半導体基板表面に前記ゲート電極を挟んでソース領域およびドレイン領域を形成する半導体装置の製造方法であって、
前記ソース領域およびドレイン領域のうち少なくとも一方を形成する際、前記半導体基板表面に第２導電型の低濃度拡散層を形成し、前記半導体基板表面でかつ前記低濃度拡散層の周縁から離れた内側に第２導電型の高濃度拡散層を形成し、前記高濃度拡散層の表面でかつ前記高濃度拡散層の周縁から離れた内側にシリサイド層を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来の技術について、トランジスタ形成を例にとって図４に示す。第１導電型の半導体基板１上に素子分離絶縁膜２、ゲート絶縁膜３、ゲート電極４を形成する。次に半導体基板１上のゲートエッジ部の電界緩和を目的とする第２導電型の低濃度拡散層５を形成する為に不純物をゲート電極４と素子分離絶縁膜２をマスクとして用いて半導体基板１に注入する。次にゲートサイドウォール絶縁膜６を形成するため、絶縁膜形成を行った後、ドライエッチによる全面エッチバックを行う。次に絶縁膜形成とフォトマスク形成とドライエッチを行い、オフセット形成用絶縁膜（酸化膜）７ａを形成する。次にオフセット形成用酸化膜７ａをマスクに第２導電型の高濃度拡散層８とシリサイド層９を順に形成する。この従来技術では、低濃度拡散層５と高濃度拡散層８の低−高濃度拡散層オフセットＡまたはＢが配置されており、高濃度拡散層８とシリサイド層９とは同一領域となっている。
【０００３】
【発明が解決しようとする課題】
上記従来の構成では、高濃度拡散層８とシリサイド層９とが同一領域に形成されているので、低濃度拡散層５がほとんど全て空乏化するようなドレイン電圧が印加されると、空乏層（Ｄの点線部分）がシリサイド層９に接触してしまいリーク電流が発生してしまう。さらに、高濃度拡散層８とシリサイド層９間では、オフセットが形成されておらず、この間での電界緩和がなされていない。このため、接合リーク電流抑制や耐圧確保に不利である。
【０００４】
また、上記トランジスタのドレイン領域と同様の構成からなるダイオードについても同様の問題がある。
【０００５】
本発明は上記課題を解決するものであって、トランジスタやダイオードのシリサイドを有する半導体素子のリーク電流低減と高耐圧化を実現することのできる半導体装置およびその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の第１の半導体装置は、第１導電型の半導体基板表面に形成された第２導電型の低濃度拡散層と、半導体基板表面でかつ低濃度拡散層の周縁から離れた内側に形成された第２導電型の高濃度拡散層と、高濃度拡散層の表面でかつ高濃度拡散層の周縁から離れた内側に形成されたシリサイド層とを備えている。
【０００７】
また、本発明の第１の半導体装置において、半導体基板表面で低濃度拡散層の周囲に素子分離絶縁膜が形成され、低濃度拡散層の周囲が素子分離絶縁膜に接していることが好ましい。
【０００８】
また、本発明の第２の半導体装置は、第１導電型の半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、半導体基板表面にゲート電極を挟んで形成されたソース領域およびドレイン領域とを備えた半導体装置であって、ソース領域およびドレイン領域のうち少なくとも一方が、半導体基板表面に形成された第２導電型の低濃度拡散層と、半導体基板表面でかつ低濃度拡散層の周縁から離れた内側に形成された第２導電型の高濃度拡散層と、高濃度拡散層の表面でかつ高濃度拡散層の周縁から離れた内側に形成されたシリサイド層とを有したことを特徴とする。
【０００９】
また、本発明の第１の半導体装置の製造方法は、第１導電型の半導体基板表面に第２導電型の低濃度拡散層を形成し、半導体基板表面でかつ低濃度拡散層の周縁から離れた内側に第２導電型の高濃度拡散層を形成し、高濃度拡散層の表面でかつ高濃度拡散層の周縁から離れた内側にシリサイド層を形成するものである。
【００１０】
また、本発明の第１の半導体装置の製造方法において、半導体基板表面で低濃度拡散層の形成予定領域の周囲に予め素子分離絶縁膜を形成し、低濃度拡散層を形成する際、低濃度拡散層の周囲が素子分離絶縁膜に接するように形成することが好ましい。
【００１１】
また、本発明の第２の半導体装置の製造方法は、第１導電型の半導体基板上にゲート絶縁膜を介してゲート電極を形成し、半導体基板表面にゲート電極を挟んでソース領域およびドレイン領域を形成する半導体装置の製造方法であって、ソース領域およびドレイン領域のうち少なくとも一方を形成する際、半導体基板表面に第２導電型の低濃度拡散層を形成し、半導体基板表面でかつ低濃度拡散層の周縁から離れた内側に第２導電型の高濃度拡散層を形成し、高濃度拡散層の表面でかつ高濃度拡散層の周縁から離れた内側にシリサイド層を形成することを特徴とする。
【００１２】
以上の第１の半導体装置（ダイオード）、第２の半導体装置（トランジスタ）の構成およびその製造方法によれば、シリサイド層を高濃度拡散層の周縁から離れた内側に形成しているため、低濃度拡散層とシリサイド層とが直接触れない離れた構成とすることができる。この構成により以下の２点の効果がある。
【００１３】
第１点目として、シリサイド層−基板間に電圧を印加したとき、高濃度拡散層部での電界緩和を図ることができ、低濃度拡散層での電界緩和と合わせることで、より電界緩和効果を高めることができる。第２点目として、空乏層の拡がりやすい低濃度拡散層とシリサイド層との距離を所定距離確保し、空乏層の拡がりが少ない高濃度拡散層内にシリサイド層を形成することにより、シリサイド層−空乏層間距離を確保することができる。これら２点により、リーク電流防止、耐圧向上が図れ、安定した高耐圧素子を実現できる。
【００１４】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の第１の実施の形態について、図面を参照しながら説明する。
【００１５】
図１はトランジスタを例にとった本発明の第１の実施の形態の半導体装置の断面図である。
【００１６】
この半導体装置は、ＭＯＳ型電界効果トランジスタであり、ドレイン領域が、第１導電型の半導体基板１表面に形成された第２導電型の低濃度拡散層５と、低濃度拡散層５に囲まれ、低濃度拡散層５の周囲から所定距離だけ離れて内側に形成された第２導電型の高濃度拡散層８と、高濃度拡散層８に囲まれ、高濃度拡散層８の周囲から所定距離だけ離れて内側に形成されたシリサイド層９とを有する。ソース領域については図１の例では図４の従来例と同様である。また、図４と対応する部分には同一符号を付している。
【００１７】
このように構成される半導体装置の製造方法について説明する。図２は図１の半導体装置の製造方法を示す工程順断面図である。
【００１８】
図２（ａ）に示すように、第１導電型（例えばｐ型）の半導体基板１上に素子分離絶縁膜２、ゲート絶縁膜３、ゲート電極４を形成する。次に、図２（ｂ）に示すように、第２導電型の低濃度拡散層５（例えばＡｓ濃度が約５×１０１８／ｃｍ３　のｎ型拡散層）をゲート電極４と素子分離絶縁膜２をマスクに形成する。次に図２（ｃ）に示すように、絶縁膜形成とドライエッチを行い、ゲートサイドウォール絶縁膜６を形成する。次に図２（ｄ）に示すように、低−高濃度拡散層オフセットＢ及びＢ’を設けるため、レジストマスクなどを用い、低濃度拡散層５の領域の内側に第２導電型の高濃度拡散層８（例えばＡｓ濃度が約２×１０２０／ｃｍ３　のｎ型拡散層）を形成する。次に図２（ｅ）に示すように、高濃度拡散層−シリサイドオフセットＣ及びＣ’を設けるため、オフセット形成用絶縁膜（酸化膜）７ｂを高濃度拡散層８の領域の内側に開口部が形成される様、全面絶縁膜形成、レジストマスク、ドライエッチ技術を用いて形成する。最後に図２（ｆ）に示すように、シリサイド層９を金属形成、熱処理による合金化、洗浄などを行い形成する。
【００１９】
以上のようにして製造される半導体装置は、図１に示されるように、高濃度拡散層−シリサイド層オフセットＣ及びＣ’が設けられているため、低濃度拡散層５がほとんど全て空乏化するようなドレイン電圧が印加されても、空乏層（Ｄの点線部分）がシリサイド層９と接触せずにシリサイド層−空乏層間距離Ｅを確保できるため、リーク電流が抑制される。さらに、高濃度拡散層８とシリサイド層９間での電界緩和がなされる。このため、リーク電流の低減と高耐圧化を実現することができる。
【００２０】
本実施の形態では、図１に示すように、電圧印加による空乏層の拡がりの大きいトランジスタのドレイン側のみについて、分離とゲートのオフセット構造をとっているが、ソース側のみ、あるいはソース、ドレインの両側で形成してもかまわない。分離とゲートのオフセット構造をソース側についてとる場合も、図１のようにドレイン側についてとる場合と同様に、ソース側について、シリサイド層９の周りを囲んで高濃度拡散層−シリサイド層オフセットＣ及びＣ’が設けられ、高濃度拡散層８の周りを囲んで低−高濃度拡散層オフセットＢ及びＢ’が設けられた構成となる。
【００２１】
また、ゲート横と分離横の両方でオフセット構成としているが、いずれか片方の耐圧の低い素子、例えばゲート側オフセットＢ，Ｃのみに対しての構成でもかまわないし、例えば分離側オフセットＢ’，Ｃ’のみに対しての構成でもかまわない。
【００２２】
（第２の実施の形態）
図３はダイオードを例にとった本発明の第２の実施の形態の半導体装置の断面図である。
【００２３】
図３において、半導体基板１上に素子分離絶縁膜２、低濃度拡散層５、高濃度拡散層８、シリサイド層９を備え、低−高濃度拡散層オフセットＢ’、高濃度拡散層―シリサイド層オフセットＣ’を設けている。この構成は、第１の実施の形態におけるドレイン構造と同一であり、製造方法もこの構造部分に関して第１の実施の形態と同様である。図１と同様の部分には同一符号を付し、その詳しい説明は省略する。
【００２４】
この構成によれば、シリサイド層９の周りを囲んで高濃度拡散層−シリサイド層オフセットＣ’が設けられていることにより、ダイオードの逆バイアス時のリーク電流増大や整流不良を防止でき特性の良い整流作用を得ることができ、また、定電圧化不良を防止でき特性の良い定電圧作用を得ることができる。また、オフセットＣ’が設けられていることにより、シリサイド層９が空乏層Ｄと接触せずに空乏層Ｄとの横方向の距離を確保することができるため、リーク電流の発生を防止し、耐圧の向上を図ることができる。
【００２５】
以上、第１および第２の実施の形態では、第１導電型がｐ型で、第２導電型がｎ型の例を示したが、第１導電型がｎ型で、第２導電型がｐ型であってもかまわない。
【００２６】
【発明の効果】
以上のように本発明によれば、シリサイド層を高濃度拡散層の周縁から離れた内側に形成しているため、シリサイド層−基板間に電圧を印加したとき、高濃度拡散層部での電界緩和を図ることができ、低濃度拡散層での電界緩和と合わせることで、より電界緩和効果を高めることができる。また、空乏層の拡がりやすい低濃度拡散層とシリサイド層との距離を所定距離確保し、空乏層の拡がりが少ない高濃度拡散層内にシリサイド層を形成することにより、シリサイド層−空乏層間距離を確保することができる。その結果、高耐圧化とリーク電流低減を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の断面図
【図２】本発明の第１の実施の形態の半導体装置の製造工程順断面図
【図３】本発明の第２の実施の形態の半導体装置の断面図
【図４】従来の半導体装置の断面図
【符号の説明】
１　半導体基板
２　素子分離絶縁膜
３　ゲート絶縁膜
４　ゲート電極
５　低濃度拡散層
６　ゲートサイドウォール絶縁膜
７ａ，７ｂ　オフセット形成用絶縁膜
８　高濃度拡散層
９　シリサイド層
Ａ　サイドウォールオフセット
Ｂ　ゲート側の低−高濃度拡散層オフセット
Ｂ’　分離側の低−高濃度拡散層オフセット
Ｃ　ゲート側の高濃度拡散層−シリサイド層オフセット
Ｃ’　分離側の高濃度拡散層−シリサイド層オフセット
Ｄ　空乏層
Ｅ　シリサイド層−空乏層間距離
【図１】
2004047721.tif 000003
【図２】
2004047721.tif 000004
【図３】
2004047721.tif 000005
【図４】
2004047721.tif 000006