(57)【要約】　　　（修正有）【課題】作業者の作業付加を低減するとともに、省人化および低コスト化を図り、かつ、搬送距離の短縮を図る上で有利な半導体およびガラス基板の処理方法を提供する。【解決手段】半導体製造システム１００は第１のサブ通路Ａ、第２のサブ通路Ｂ、単一のメイン通路Ｍを有している。ＣＶＤ装置Ａ１によってウェハに対する処理が完了すると、ウェハは、バイパス搬出入部２４０４によって第１のサブ通路Ａからバイパス搬送機構２４０６に受け渡されてウェット装置Ｃ１に向けて搬送され、インターフェース部２４０２によってバイパス搬送機構２４０６からウェット装置Ｃ１の処理部本体１０に受け渡され、該処理部本体２０で湿式洗浄処理がなされる。湿式洗浄処理がなされたウェハは、バイパス搬送機構２４０６に受け渡され、動線Ｌ１２に示すように、第１のサブ通路Ａに受け渡される。【選択図】　　　　図１
2004140230.tif 000002
【特許請求の範囲】
【請求項１】
半導体の処理を行なう半導体の処理方法であって、
第１の通路に搬送されるウェハに対して所定の処理を実行する第１の処理部と、
第２の通路に搬送されるウェハに対して所定の処理を実行する前記第１の処理部とは別体の第２の処理部とを備え、
前記第１の通路からウェハを抜き出して直接前記第２の処理部に搬送し該第２の処理部においてウェハに対して所定の処理を実行し、
前記所定の処理の実行後、該ウェハを前記第２の処理部から抜き出して直接第１の通路に戻すようにした、
ことを特徴とする半導体の処理方法。
【請求項２】
前記第１の通路と前記第２の処理部との間を連結するバイパス搬送手段を設け、該バイパス搬送手段によって前記第１の通路からのウェハの抜き出しと、抜き出したウェハの前記第２の処理部への搬送と、前記ウェハの前記第２の処理部からの抜出しと、抜出したウェハの第１の通路への戻しとを行なうことを特徴とする請求項１記載の半導体の処理方法。
【請求項３】
前記バイパス搬送手段は、インターフェース部と、バイパス搬出入部と、バイパス搬送機構とを有し、前記インターフェース部は、前記第２の処理部側に設けられ、前記ウェハを前記第２の処理部とバイパス搬送機構との間で双方向に受け渡すように構成され、前記バイパス搬出入部は、前記第１の通路に配置され、前記ウェハを前記第１の通路とバイパス搬送機構との間で双方向に受け渡すように構成され、前記バイパス搬送機構は、前記インターフェース部と前記バイパス搬出入部との間を連結するように設けられ、前記ウェハを前記インターフェース部と前記バイパス搬出入部との間で双方向に搬送するように構成されていることを特徴とする請求項２記載の半導体の処理方法。
【請求項４】
前記第１の通路および第２の通路によるウェハの搬送制御を行なう第１の制御手段と、前記バイパス搬送手段による前記ウェハの搬送制御を行なう第２の制御手段が設けられていることを特徴とする請求項２記載の半導体の処理方法。
【請求項５】
前記第１の通路および第２の通路は第３の通路に対して別々に連結されており、前記第１の通路と第３の通路との間で前記ウェハの受け渡しが行なわれるとともに、前記第２の通路と第３の通路との間で前記ウェハの受け渡しが行なわれることを特徴とする請求項１記載の半導体処理方法。
【請求項６】
前記第１の通路および第２の通路は第３の通路に対して別々に連結されており、前記第１の通路と第３の通路との間で前記ウェハの受け渡しが行なわれるとともに、前記第２の通路と第３の通路との間で前記ウェハの受け渡しが行なわれ、前記第１、第２および第３の通路によるウェハの搬送制御を行なう第１の制御手段と、前記バイパス搬送手段による前記ウェハの搬送制御を行なう第２の制御手段が設けられていることを特徴とする請求項２記載の半導体の処理方法。
【請求項７】
ガラス基板の処理を行なうガラス基板の処理方法であって、
第１の通路に搬送されるガラス基板に対して所定の処理を実行する第１の処理部と、
第２の通路に搬送されるガラス基板に対して所定の処理を実行する前記第１の処理部とは別体の第２の処理部とを備え、
前記第１の通路からガラス基板を抜き出して直接前記第２の処理部に搬送し該第２の処理部においてガラス基板に対して所定の処理を実行し、
前記所定の処理の実行後、該ガラス基板を前記第２の処理部から抜き出して直接第１の通路に戻すようにした、
ことを特徴とするガラス基板の処理方法。
【請求項８】
前記ガラス基板は液晶表示器を構成するものであることを特徴とする請求項７記載のガラス基板の処理方法。
【請求項９】
前記第１の通路と前記第２の処理部との間を連結するバイパス搬送手段を設け、該バイパス搬送手段によって前記第１の通路からのガラス基板の抜き出しと、抜き出したガラス基板の前記第２の処理部への搬送と、前記ガラス基板の前記第２の処理部からの抜出しと、抜出したガラス基板の第１の通路への戻しとを行なうことを特徴とする請求項７記載のガラス基板の処理方法。
【請求項１０】
前記バイパス搬送手段は、インターフェース部と、バイパス搬出入部と、バイパス搬送機構とを有し、前記インターフェース部は、前記第２の処理部側に設けられ、前記ガラス基板を前記第２の処理部とバイパス搬送機構との間で双方向に受け渡すように構成され、前記バイパス搬出入部は、前記第１の通路に配置され、前記ガラス基板を前記第１の通路とバイパス搬送機構との間で双方向に受け渡すように構成され、前記バイパス搬送機構は、前記インターフェース部と前記バイパス搬出入部との間を連結するように設けられ、前記ガラス基板を前記インターフェース部と前記バイパス搬出入部との間で双方向に搬送するように構成されていることを特徴とする請求項９記載のガラス基板の処理方法。
【請求項１１】
前記第１の通路および第２の通路によるガラス基板の搬送制御を行なう第１の制御手段と、前記バイパス搬送手段による前記ガラス基板の搬送制御を行なう第２の制御手段が設けられていることを特徴とする請求項９記載のガラス基板の処理方法。
【請求項１２】
前記第１の通路および第２の通路は第３の通路に対して別々に連結されており、前記第１の通路と第３の通路との間で前記ガラス基板の受け渡しが行なわれるとともに、前記第２の通路と第３の通路との間で前記ガラス基板の受け渡しが行なわれることを特徴とする請求項７記載のガラス基板処理方法。
【請求項１３】
前記第１の通路および第２の通路は第３の通路に対して別々に連結されており、前記第１の通路と第３の通路との間で前記ガラス基板の受け渡しが行なわれるとともに、前記第２の通路と第３の通路との間で前記ガラス基板の受け渡しが行なわれ、前記第１、第２および第３の通路によるガラス基板の搬送制御を行なう第１の制御手段と、前記バイパス搬送手段による前記ガラス基板の搬送制御を行なう第２の制御手段が設けられていることを特徴とする請求項９記載のガラス基板の処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体およびガラス基板の処理方法に関するものである。
【０００２】
【従来の技術】
半導体を製造する半導体製造工程においては処理対象となるウェハに対して行なわれる工程であるプロセスの繰返しが多く、またプロセスを行なう半導体処理装置間の処理能力も平準化されていないために必要処理装置台数が工程毎に異なっている。
そのため製造ラインを構成する場合、処理能力が高く台数が少ない半導体処理装置や使用頻度が高い半導体処理装置を複数の製造ラインで共有することが必要となる。
【０００３】
図５は２つの製造ラインで処理能力が高い１台の半導体処理装置を共用する場合のシステム構成を示すブロック図である。
このシステムでは、主として第１の製造ラインを構成するサブ通路Ａと、主として第２の製造ラインを構成するサブ通路Ｂがメイン通路Ｍに共通に接続されている。
前記一方のサブ通路Ａには半導体処理装置Ａ１、Ａ２が配設され、他方のサブ通路Ｂには半導体処理装置Ｂ１、Ｃ１、Ｂ２が配設されている。なお、以下の説明では、半導体処理装置Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃ１以外の装置については考慮しないものとする。
前記第１の製造ラインの半導体処理装置Ａ１と、第２の製造ラインの半導体処理装置Ｂ１は同一機種でありで能力バランスがとれている。また、第１の製造ラインの半導体処理装置Ａ２と第２の製造ラインの半導体処理装置Ｂ２も同一機種で能力バランスがとれている。半導体処理装置Ｃ１は能力が大きく２ライン分の処理ができるため、第１、第２の製造ラインで共用されるものとする。
各半導体処理装置Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃ１は、それぞれ処理部本体１０と、該処理部本体１と第１、第２サブ通路Ａ、Ｂへロットを搬出入する搬出入部１２から構成されている。本明細書において、「ロット」とは、前記半導体処理装置によって処理を行なうウェハの集まりであり、前記処理を行なう際の単位である。
通常、半導体処理装置の搬出入部１２は１個または複数個設けられている。そして、搬出入部１２にロットがセットされると、処理部本体１０に搬送されて所定の処理がなされ、当該処理が終了したロットは同一の搬出入部１２からサブ通路Ａ、Ｂへ搬送されるように構成されている。
前記第２の製造ラインにおけるロットの動線は、他方のサブ通路Ｂに沿って、半導体処理装置Ｂ１、半導体処理装置Ｃ１、半導体処理装置Ｂ２という順番の流れとなる。
これに対して、前記第１の製造ラインのロットの動線Ｌ１は、半導体処理装置Ａ１で処理終了後、一方のサブ通路Ａからメイン通路Ｍを通って他方のサブ通路Ｂへ行き、半導体処理装置Ｃ１で処理終了後、再びメイン通路Ｍを通って一方のサブ通路Ａに戻り、半導体処理装置Ａ２で処理を行うことになる。
その結果、前記第１の製造ラインにおいては、ロットの搬送距離が長くなり、処理効率が低下する問題が生じる。
【０００４】
このような問題を解消するために、隣接する２つサブ通路の間を前記メイン通路とは独立したベイブリッジで接続し、該ベイブリッジにより隣接する２つのサブ通路間でロットを搬送するようにした技術が提案されている（特許文献１）。
【０００５】
【特許文献１】
特開２０００−２１６２１３（図１）
【０００６】
【発明が解決しようとする課題】
しかしながらこのようなベイブリッジで２つのサブ通路間を接続する構成では、サブ通路とベイブリッジとの間でのロットの搬送を行なうスライダを、作業者の操作に基づいて動作させており、作業者の負担が大きく、省人化および低コスト化を図る上で不利であった。
また、ロットが一方のサブ通路の半導体処理装置からベイブリッジを介して他方のサブ通路の半導体装置に搬送される際、前記ロットは、一方のサブ通路からベイブリッジを介して他方のサブ通路に搬送される。このため、ロットは前記一方のサブ通路と他方のサブ通路の双方を通過しなくてはならず、搬送距離の短縮を図る上で改善の余地があった。
また、このような課題はウェハと同様な処理を行なう液晶表示器用のガラス基板についても同様に存在していた。
本発明は、このような事情に鑑みてなされ、その目的とするところは、作業者の作業付加を低減するとともに、省人化および低コスト化を図り、かつ、搬送距離の短縮を図る上で有利な半導体およびガラス基板の処理方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は前記目的を達成するために、半導体の処理を行なう半導体の処理方法であって、第１の通路に搬送されるウェハに対して所定の処理を実行する第１の処理部と、第２の通路に搬送されるウェハに対して所定の処理を実行する前記第１の処理部とは別体の第２の処理部とを備え、前記第１の通路からウェハを抜き出して直接前記第２の処理部に搬送し該第２の処理部においてウェハに対して所定の処理を実行し、前記所定の処理の実行後、該ウェハを前記第２の処理部から直接第１の通路に戻すようにしたことを特徴とする。
そのため、ウェハを直接第２の処理部に搬送し、該第２の処理部においてウェハに対して所定の処理を実行し、前記所定の処理の実行後、該ウェハを前記第２の処理部から直接第１の通路に戻すようにした。したがって、第１の通路から抜き出したウェハが第２の通路を経由することなく直接第２の処理部に搬送されるので、ウェハを第２の通路を経由して第２の処理部に搬送する場合に比較してウェハの搬送距離を短縮することができる。
また、本発明は、ガラス基板の処理を行なうガラス基板の処理方法であって、第１の通路に搬送されるガラス基板に対して所定の処理を実行する第１の処理部と、第２の通路に搬送されるガラス基板に対して所定の処理を実行する前記第１の処理部とは別体の第２の処理部とを備え、前記第１の通路からガラス基板を抜き出して直接前記第２の処理部に搬送し該第２の処理部においてガラス基板に対して所定の処理を実行し、前記所定の処理の実行後、該ガラス基板を前記第２の処理部から抜き出して直接第１の通路に戻すようにしたことを特徴とする。
そのため、ガラス基板を直接第２の処理部に搬送し、該第２の処理部においてガラス基板に対して所定の処理を実行し、前記所定の処理の実行後、該ガラス基板を前記第２の処理部から直接第１の通路に戻すようにした。したがって、第１の通路から抜き出したガラス基板が第２の通路を経由することなく直接第２の処理部に搬送されるので、ガラス基板を第２の通路を経由して第２の処理部に搬送する場合に比較してガラス基板の搬送距離を短縮することができる。
【０００８】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
図１は本発明方法を適用した半導体製造システムの構成を示す平面図、図２は制御系の構成を示すブロック図、図３はＣＶＤ装置の構成図、図４はウェット装置の構成図である。
半導体製造システム１００は、メイン通路Ｍ、第１のサブ通路Ａ、第２のサブ通路Ｂ、ストッカＳ１、Ｓ２を有している。
前記メイン通路Ｍにウェハが搬送され、このメイン通路Ｍに第１のサブ通路Ａと第２のサブ通路Ｂが別々に連結されている。
前記第１のサブ通路Ａは、ウェハに対して所定の処理工程を行なう主として第１の製造ラインを構成するものであり、第２のサブ通路Ｂは、ウェハに対して所定の処理工程を行なう第２の製造ラインを構成するものである。
また、前記半導体製造システム１００には、ウェハの搬送制御を司る搬送制御装置３０が設けられている。
また、ウェハの搬送単位はロットで行なわれるものとする。
【０００９】
前記メイン通路Ｍ、第１のサブ通路Ａ、第２のサブ通路Ｂは、それぞれそれらの延在方向に沿ってウェハを双方向に搬送するように構成されている。
前記メイン通路Ｍと第１のサブ通路Ａとの間でのウェハの受け渡しは前記ストッカＳ１を介して行なわれ、前記メイン通路Ｍと第２のサブ通路Ｂとの間でのウェハの受け渡しは前記ストッカＳ２を介して行なわれる。これらストッカＳ１、Ｓ２は従来公知のものを採用すればよい。
【００１０】
前記第１のサブ通路Ａには、その延在方向に沿って、半導体の拡散工程を行なうための複数種類の処理部が設けられ、本実施の形態では、７台の半導体処理装置、すなわち、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）装置Ａ１、リソグラフィ（Ｌｉｔｈｏｇｒａｐｈｙ）装置Ａ２、検査装置Ａ３、Ａ４、ドライ（ｄｒｙ）装置Ａ５、アッシング（Ａｓｈｉｎｇ）装置Ａ６、検査装置Ａ７が配置されている。
更に詳しく説明すれば、第１のサブ通路Ａを挟む一方の側に装置Ａ１、Ａ２、Ａ３、Ａ４が配置され、第１のサブ通路Ａを挟む他方の側に装置Ａ５、Ａ６、Ａ７が配置されている。
前記第２のサブ通路Ｂには、その延在方向に沿って、半導体の拡散工程を行なうための複数種類の処理部が設けられ、本実施の形態では、８台の半導体処理装置、すなわち、ＣＶＤ装置Ｂ１、リソグラフィ装置Ａ２、検査装置Ａ３、Ａ４、ドライ装置Ａ５、アッシング装置Ａ６、検査装置Ａ７、ウェット（Ｗｅｔ　ｃｌｅａｎｉｎｇ）Ｃ１装置が配置されている。
更に詳しく説明すれば、第２のサブ通路Ｂを挟む一方の側に装置Ｂ１、Ｃ１、Ｂ２、Ｂ３、Ｂ４が配置され、第２のサブ通路Ｂを挟む他方の側に装置Ｂ５、Ｂ６、Ｂ７が配置されている。
前記ＣＶＤ装置Ａ１、Ｂ１は同一またはほぼ同一の処理能力を有している。前記リソグラフィ装置Ａ２、Ｂ２も同一またはほぼ同一の処理能力を有している。前記検査装置Ａ３、Ｂ３も同一またはほぼ同一の処理能力を有している。前記検査装置Ａ４、Ｂ４も同一またはほぼ同一の処理能力を有している。前記ドライ装置Ａ５、Ｂ５も同一またはほぼ同一の処理能力を有している。前記アッシング（Ａｓｈｉｎｇ）装置Ａ６、Ｂ６も同一またはほぼ同一の処理能力を有している。前記検査装置Ａ７、Ｂ７も同一またはほぼ同一の処理能力を有している。
前記ウェット装置Ｃ１は２つのライン分の処理能力を有しており、第１、第２の製造ラインで共用される。
【００１１】
前記第１のサブラインＡに配置されたＣＶＤ装置Ａ１は、図３に示すように、ウェハに対して所定の処理を行なう処理部本体１０と、前記ウェハを処理部本体１０とサブ通路Ａとの間で双方向に受け渡す１または複数の搬出入部１２とを備えている。
前記第１のサブラインＡに配置された他の装置Ａ２乃至Ａ７もＣＶＤ装置Ａ１と同様に所定の処理を行なう処理部本体１０と複数の搬出入部１２とを備えている。
前記第２のサブラインＢに配置された前記装置Ｂ１乃至Ｂ７は、搬出入部１２が前記ウェハを処理部本体１０とサブ通路Ｂとの間で双方向に受け渡す点のみ以外はＣＶＤ装置Ａ１と同様に所定の処理を行なう処理部本体１０と１または複数の搬出入部１２とを備えている。
【００１２】
前記ウェット装置Ｃ１は、図４に示すように、ウェハに対して所定の処理、すなわち湿式洗浄処理を行なう処理部本体２０と、前記ウェハを処理部本体２０とサブ通路Ｂとの間で双方向に受け渡す複数の搬出入部２２と、バイパス搬送手段２４とを備えている。
前記バイパス搬送手段２４は、インターフェース部２４０２と、バイパス搬出入部２４０４と、バイパス搬送機構２４０６とを有している。
前記インターフェース部２４０２は、前記処理部本体２０側に設けられ、前記ウェハを前記処理部本体２０とバイパス搬送機構２４０６との間で双方向に受け渡すように構成されている。
前記バイパス搬出入部２４０４は、前記第１のサブ通路Ａに配置され、前記ウェハを前記第１のサブ通路Ａとバイパス搬送機構２４０６との間で双方向に受け渡すように構成されている。本実施の形態では、バイパス搬出入部２４０４は第１のサブ通路２４０４の装置Ａ６、Ａ７の間に配置されている。
前記バイパス搬送機構２４０６は、前記インターフェース部２４０２と前記バイパス搬出入部２４０４との間を連結するように設けられ、前記ウェハを前記インターフェース部２４０２と前記バイパス搬出入部２４０４との間で双方向に搬送するように構成されている。前記バイパス搬送機構２４０６としては、従来公知のもの搬送機構を用いることができ、天井搬送車などを採用することができる。
【００１３】
前記搬送制御装置３０は、図２に示すように、第１の搬送制御部３２と、第２の搬送制御部３４と、これら第１の搬送制御部３２と第２の搬送制御部３４の双方を制御する上位制御部３６とを備えている。
前記第１の搬送制御部３２は、以下の搬送制御を行なうように構成されている。
１）前記メイン通路Ｍと第１、第２のサブ通路Ａ、Ｂとの間におけるストッカＳ１、Ｓ２によるウェハの受け渡し制御。
２）前記装置Ａ１乃至Ａ７の各搬送出入部１２によるサブ通路Ａと処理部本体との間でのウェハの受け渡しの制御。
３）前記装置Ｂ１乃至Ｂ７の各搬送出入部１２によるサブ通路Ｂと処理部本体との間でのウェハの受け渡しの制御。
４）前記メイン通路Ｍと第１、第２のサブ通路Ａ、Ｂによるウェハの搬送制御。
前記第２の搬送制御部３４は、以下の搬送制御を行なうように構成されている。
５）ウェット装置Ｃ１のインターフェース部２４０２による前記処理部本体２０とバイパス搬送機構２４０６との間でのウェハの受け渡しの制御。
６）ウェット装置Ｃ１のバイパス搬出入部２４０４による前記第１のサブ通路Ａとバイパス搬送機構２４０６との間でのウェハの受け渡し制御。
７）ウェット装置Ｃ１の前記バイパス搬送機構２４０６によるウェハの搬送制御。
前記上位搬送制御部３６は、第１、第２のサブ通路Ａ、Ｂ、メイン通路Ｍにおけるウェハの搬送制御と、バイパス搬送手段２４におけるウェハの搬送制御が円滑になされるように第１、第２の搬送制御部３２、３４の制御動作の調整をとるように構成されている。
【００１４】
以上のように構成された半導体製造システムにおけるウェハの処理動作について図１を参照して説明する。
まず、第２のサブ通路Ｂにおける処理工程から説明する。
メイン通路ＭからストッカＳ２を介して第２のサブ通路Ｂに受け渡されたウェハは、第２のサブ通路ＢによってＣＶＤ装置Ｂ１に対応する位置まで搬送される。
次いで、ＣＶＤ装置Ｂ１の搬出入部１２によって処理本体部１０に搬送され、該処理本体部１０によってＣＶＤ法による成膜処理がなされる。
ＣＶＤによる成膜処理がなされたウェハは、前記搬出入部１２によって処理部本体１０から第２のサブ通路Ｂに受け渡され、該第２のサブ通路Ｂによって前記ウェット装置Ｃ１に対応する位置まで搬送される。
次いで、前記ウェハは、前記ウェット装置Ｃ１の搬出入部２２によって処理部本体２０に受け渡され、該処理部本体２０によって湿式洗浄処理がなされる。
湿式洗浄処理がなされたウェハは、前記搬出入部２２によって処理部本体２０から第２のサブ通路Ｂに受け渡され、該第２のサブ通路Ｂによって前記リソグラフィ装置Ｂ３に対応する位置まで搬送される。
【００１５】
次いで、前記ウェハは、前記リソグラフィ装置Ｂ３の搬出入部１２によって処理部本体１０に受け渡され、該処理部本体１０によってリソグラフィ処理がなされる。
リソグラフィ処理がなされたウェハは、前記搬出入部１２によって処理部本体１０から第２のサブ通路Ｂに受け渡され、該第２のサブ通路Ｂによって前記検査装置Ｂ３に対応する位置まで搬送される。
次いで、前記ウェハは、前記検査装置Ｂ４の搬出入部１２によって処理部本体１０に受け渡され、該処理部本体１０によって検査処理がなされる。
検査処理がなされたウェハは、前記搬出入部１２によって処理部本体１０から第２のサブ通路Ｂに受け渡される。
以下、ウェハは、前記サブ通路Ｂによって搬送され、上述したのと同様の手順によって前記検査装置Ｂ４による検査処理、ドライ装置Ｂ５によるドライ処理、アッシング装置Ｂ６によるアッシング処理、検査装置Ｂ７による検査処理が順次なされることになる。
そして、サブ通路Ｂの最後の工程である検査装置Ｂ７による検査処理が終了したウェハは、ストッカＳ２を介してメイン通路Ｍに受け渡され該メイン通路Ｍによって次の工程に向けて搬送される。
【００１６】
次に、第１のサブ通路Ａにおける処理工程について説明する。
メイン通路ＭからストッカＳ１を介して第１のサブ通路Ａに受け渡されたウェハは、第１のサブ通路ＡによってＣＶＤ装置Ａ１に対応する位置まで搬送される。
次いで、ＣＶＤ装置Ａ１の搬出入部１２によって処理本体部１０に搬送され、該処理本体部１０によってＣＶＤ法による成膜処理がなされる。
該ＣＶＤ法による成膜処理が完了すると、前記ウェハは前記ＣＶＤ装置Ａ１の搬出入部１２によって処理本体部１０から第１のサブ通路Ａに搬送され、図１の動線Ｌ１で示すように、第１のサブ通路Ａによって前記ウェット装置Ｃ１のバイパス搬出入部２４０４に対応する位置まで搬送される。
次いで、前記ウェハは、前記バイパス搬出入部２４０４によって前記第１のサブ通路Ａからバイパス搬送機構２４０６に受け渡されてウェット装置Ｃ１に向けて搬送される。そして、前記インターフェース部２４０４によってバイパス搬送機構２４０６からウェット装置Ｃ１の処理部本体２０に受け渡され、該処理部本体２０で湿式洗浄処理がなされる。
湿式洗浄処理がなされたウェハは、前記インターフェース部２４０４によって処理部本体１０からバイパス搬送機構２４０６に受け渡され、図１の動線Ｌ１２に示すように、バイパス搬送機構２４０６によって第１のサブ通路Ａに向けて搬送される。そして、前記バイパス搬出入部２４０４によって第１のサブ通路Ａに受け渡される。
すなわち、動線Ｌ１０で示すように、第１のサブ通路Ａからウェハが抜き出され、該ウェハが直接前記ウェット処理装置Ｃ１に搬送され該ウェット処理装置Ｃ１においてウェハに対して所定の処理（湿式洗浄処理）が実行され、前記所定の処理の実行後、動線Ｌ１２で示すように、該ウェハが前記ウェット処理装置Ｃ１から抜出され、該抜出されたウェハが直接第１のサブ通路Ａに戻されるようにしている。
前記第１のサブ通路Ａに受け渡されたウェハは、第１のサブ通路Ａによって前記リソグラフィ装置Ａ３に対応する位置まで搬送される。
【００１７】
次いで、前記ウェハは、前記リソグラフィ装置Ａ３の搬出入部１２によって処理部本体１０に受け渡され、該処理部本体１０によってリソグラフィ処理がなされる。
リソグラフィ処理がなされたウェハは、前記搬出入部１２によって処理部本体１０から第１のサブ通路Ａに受け渡され、該第１のサブ通路Ａによって前記検査装置Ａ３に対応する位置まで搬送される。
次いで、前記ウェハは、前記検査装置Ａ４の搬出入部１２によって処理部本体１０に受け渡され、該処理部本体１０によって検査処理がなされる。
検査処理がなされたウェハは、前記搬出入部１２によって処理部本体１０から第１のサブ通路Ａに受け渡される。
以下、ウェハは、前記サブ通路Ａによって搬送され、上述したのと同様の手順によって前記検査装置Ａ４による検査処理、ドライ装置Ａ５によるドライ処理、アッシング装置Ａ６によるアッシング処理、検査装置Ａ７による検査処理が順次なされることになる。
そして、サブ通路Ａの最後の工程である検査装置Ａ７による検査処理が終了したウェハは、ストッカＳ１を介してメイン通路Ｍに受け渡され該メイン通路Ｍによって次の工程に向けて搬送される。
【００１８】
なお、本実施の形態においては、前記第１のサブ通路Ａが特許請求の範囲の第１の通路を構成し、第２のサブ通路Ｂが特許請求の範囲の第２の通路を構成している。
また、前記第１のサブ通路Ａに配置されているＣＶＤ装置Ａ１、リソグラフィ装置Ａ２、検査装置Ａ３、Ａ４、ドライ装置Ａ５、アッシング装置Ａ６、検査装置Ａ７によって特許請求の範囲の第１の処理部が構成され、第２のサブ通路Ｂに配置されているウェット装置Ｃ１によって特許請求の範囲の第２の処理部が構成されている。
また、前記第１の搬送制御部３２は特許請求の範囲の第１の搬送制御手段を構成し、前記第２の搬送制御部３４は特許請求の範囲の第２の搬送制御手段を構成している。
【００１９】
以上説明したように本実施の形態によれば、第１のサブ通路Ａに搬送されるウェハに対して所定の処理を実行するＣＶＤ装置Ａ１、リソグラフィ装置Ａ２、検査装置Ａ３、Ａ４、ドライ装置Ａ５、アッシング装置Ａ６、検査装置Ａ７と、第２のサブ通路Ｂに搬送されるウェハに対して所定の処理を実行する前記装置Ａ１乃至Ａ７とは別体のウェット装置Ｃ１とを備え、第１のサブ通路Ａからウェハを抜き出し、該ウェハを直接前記ウェット処理装置Ｃ１に搬送し該ウェット処理装置Ｃ１においてウェハに対して所定の処理（湿式洗浄処理）を実行し、前記所定の処理の実行後、該ウェハを前記ウェット処理装置Ｃ１から直接第１のサブ通路Ａに戻すようにした。
したがって、第１のサブ通路Ａから抜き出したウェハが第２のサブ通路を経由することなく直接ウェット装置Ｃ１に搬送されるので、図５に示すように、ウェハを第２のサブ通路Ｂを経由してウェット装置Ｃ１に搬送する場合に比較してウェハの搬送距離を短縮することができ、これにより処理効率を向上させる上で有利となる。
また、前記バイパス搬送手段２４によって、前記ウェハを第１のサブ通路Ａから直接前記ウェット処理装置Ｃ１に搬送するとともに、該ウェハを前記ウェット処理装置Ｃ１から直接第１のサブ通路Ａに戻すようにしたので、従来に比較して作業者の作業付加を低減するとともに、省人化および低コスト化を図る上で有利となる。
また、前記メイン通路Ｍ、第１、第２のサブ通路Ａ、Ｂにおけるウェハの搬送制御を第１の搬送制御部３２によって行ない、かつ、前記バイパス搬送手段２４におけるウェハの搬送制御を第２の搬送制御部３４によって行なうようにしたので、ウェハの搬送制御の負荷を第１、第２の搬送制御部３２、３４に分散することができる。半導体製造システム全体の搬送制御を一括して行なう構成に比較して、搬送制御に関わる設計、管理、保守などを簡素化することができコストを削減する上で有利となる。
【００２０】
なお、本実施の形態では、前記バイパス搬送手段２４によってウェハが直接受け渡される半導体処理装置を前記ウェット装置Ｃ１として説明したが、前記バイパス搬送手段２４によってウェハが直接受け渡される半導体処理装置が行なう処理は湿式洗浄処理に限定されるものではないことはもちろんである。
また、本実施の形態では、ウェハを処理する半導体の処理方法について説明したが、液晶表示器を構成するガラス基板を処理するガラス基板の処理方法に適用できることはいうまでもない。
【００２１】
【発明の効果】
以上説明したように、本発明によれば、作業者の作業付加を低減するとともに、省人化および低コスト化を図り、かつ、搬送距離の短縮を図る上で有利な半導体およびガラス基板の処理方法を提供することができる。
【図面の簡単な説明】
【図１】本発明方法を適用した半導体製造システムの構成を示す平面図である。
【図２】制御系の構成を示すブロック図である。
【図３】ＣＶＤ装置の構成図である。
【図４】ウェット装置の構成図である
【図５】従来構成を示すブロック図である。
【符号の説明】
１００……半導体製造システム、Ａ……第１のサブ通路、Ｂ……第２のサブ通路、Ｍ……メイン通路、１０……処理部本体、１２……搬出入部、２０……処理部本体、２２……搬出入部、２４……バイパス搬送手段、２４０２……インターフェース部、２４０４……バイパス搬出入部、２４０６……バイパス搬送機構、３０……搬送制御手段、３２……第１の搬送制御部、３４……第２の搬送制御部。
【図１】
2004140230.tif 000003
【図２】
2004140230.tif 000004
【図３】
2004140230.tif 000005
【図４】
2004140230.tif 000006
【図５】
2004140230.tif 000007