(57)【要約】【課題】ＭＣＵが低消費電力モードの状態にある場合に供給電流の増加有無を容易に検出できるようにすること。【解決手段】ＭＣＵが低消費電力モードにある場合は、ＳＴＰ信号はＨレベルである。監視対象回路１と電源端子２との間が供給電流検出回路３を介して接続される。監視対象回路１は、処理動作を停止しているので、通常では、監視対象回路１への供給電流は少なく、コンパレータ６の出力はＬレベルである。一方、監視対象回路１に何らかの欠陥があるために供給電流が所定値よりも多くなると、供給電流検出回路３では抵抗素子３ｂでの電圧降下が大きくなり、コンパレータ６は出力をＨレベルにする。ＭＣＵが通常の処理動作モードに戻る場合にＳＴＰ信号はＨレベルからＬレベルに変化する。ラッチ回路７は、このレベル変化に応答して、低消費電力モードにおけるコンパレータ６の出力値を取り込み、保持する。【選択図】　　　図１
2004021747.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコンピュータの電源端子と前記マイクロコンピュータ内の監視対象回路の電源入力端子との間に設けられる電源電流監視回路であって、
前記監視対象回路の消費電力モードである処理動作時での通常消費電力モードと処理動作停止時での低消費電力モードとを示す２値のレベル信号を発生する電力モード発生回路と、
前記監視対象回路への供給電流に応じた電圧を発生する供給電流検出回路と、
前記供給電流検出回路に並列に設けられ、前記マイクロコンピュータの電源端子と前記監視対象回路の電源入力端子との間を、前記２値のレベル信号が通常消費電力モードを示すとき直接接続し、前記２値のレベル信号が低消費電力モードを示すとき開放するスイッチング素子と、
前記供給電流検出回路が発生する電圧を基準電圧とし、前記監視対象回路の電源入力端子の電圧を比較電圧とするコンパレータと、
前記２値のレベル信号が低消費電力モードから通常消費電力モードに変化するとき前記コンパレータの出力レベル値を取り込むラッチ回路と、
を備えたことを特徴とする電源電流監視回路。
【請求項２】
前記監視対象回路が複数の機能ブロックで構成される場合に少なくとも１つの機能ブロックとその他の機能ブロックとに分割し、分割した機能ブロック毎に、前記供給電流検出回路と前記スイッチング素子と前記コンパレータと前記ラッチ回路との組がそれぞれ設けられていることを特徴とする請求項１に記載の電源電流監視回路。
【請求項３】
前記電力モード発生回路は、前記２値のレベル信号の他に、前記低消費電力モードにおける消費電力値をｎ段階（ｎ≧２）に制御するための２値のレベル信号であるｎ−１個の電力値制御信号を発生する手段をさらに備え、
前記供給電流検出回路の前記電圧出力端と前記コンパレータの前記基準電圧入力端との間に、ダイオードとこのダイオードに並列に接続され前記電力値制御信号の２値レベルに従って導通状態と非導通状態とに切り替わるスイッチング素子とからなるレベルシフト回路のｎ−１個が直列に接続されている、
ことを特徴とする請求項１また２に記載の電源電流監視回路。
【請求項４】
前記マイクロコンピュータの電源端子と前記コンパレータの電源端子との間を接離するスイッチング素子と、
前記スイッチング素子を導通状態と非導通状態とに設定するレベル値が書き込まれるレジスタと、
を備えたことを特徴とする請求項１〜３のいずれか一つに記載の電源電流監視回路。
【請求項５】
前記ラッチ回路の出力端は、前記監視対象回路がアクセスするデータバスに接続されていることを特徴とする請求項１〜４のいずれか一つに記載の電源電流監視回路。
【請求項６】
前記ラッチ回路の出力と前記監視対象回路の出力とが入力され、出力端が前記監視対象回路の出力を取り出すためにマイクロコンピュータに設けられている出力ポートに接続される選択回路と、
前記選択回路に前記ラッチ回路の出力と前記監視対象回路の出力のいずれか一方を選択させるレベル値が書き込まれるレジスタと、
を備えたことを特徴とする請求項１〜４のいずれか一つに記載の電源電流監視回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、基板に電源が印加された状態で処理動作を停止し低消費電力モードに移行する機能を備えたマイクロコンピュータ（以下「ＭＣＵ」という）の電源電流を監視する電源電流監視回路に関するものである。
【０００２】
【従来の技術】
ＭＣＵは、ＣＰＵ、ＲＯＭ、ＲＡＭの基本要素に、入出力回路（Ｉ／Ｏ回路）や周辺回路が必要に応じて付加されるシステムである。このＭＣＵを用いる電子機器では、処理の待機時などでは、低消費電力モードに移行して省電力化を図ることが行われている。以下に図６を参照して概要を説明する。図６は、ＭＣＵとその他のＩＣを搭載するシステム基板における従来の電源モード制御を説明する図である。
【０００３】
図６において、システム基板４１には、例えば、ＭＣＵ４２とその他の半導体集積回路（ＩＣ）４３が搭載されている。ＭＣＵ４２とその他のＩＣ４３では、共通にシステム基板４１の電源端子４４から電源の供給を受けて、それぞれ所定の処理動作が行われる。そして、ＭＣＵ４２とその他のＩＣ４３は、それぞれ、システム基板４１に電源が供給されている状態で、適宜に処理動作を停止して低消費電力モードに移行し、消費電流を低減させ得るようになっている。
【０００４】
【発明が解決しようとする課題】
ところで、電子機器では、図６に示すように、ＭＣＵ４２をその他の半導体集積回路（ＩＣ）４３と共に搭載したシステム基板４１が用いられる場合が多いが、製品の開発時や検査時、出荷後の使用時等において、低消費電力モードの状態で希望する電流が得られない場合が起こる。この場合、システム基板４１の配線自体に問題があるのか、ＭＣＵ４２あるいはその他のＩＣ４３に問題があるのか解析する必要がある。
【０００５】
しかしながら、図６に示すように、システム基板４１では、測定できる端子は電源端子４４のみであるので、問題の箇所を絞り込むのが困難であり、簡単には解析できないという問題がある。
【０００６】
この発明は、上記に鑑みてなされたもので、マイクロコンピュータ内の監視対象回路が低消費電力モードの状態にある場合に供給電流の増加有無を容易に検出できる電源電流監視回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、この発明にかかる電源電流監視回路は、マイクロコンピュータの電源端子と前記マイクロコンピュータ内の監視対象回路の電源入力端子との間に設けられる電源電流監視回路であって、前記監視対象回路の消費電力モードである処理動作時での通常消費電力モードと処理動作停止時での低消費電力モードとを示す２値のレベル信号を発生する電力モード発生回路と、前記監視対象回路への供給電流に応じた電圧を発生する供給電流検出回路と、前記供給電流検出回路に並列に設けられ、前記マイクロコンピュータの電源端子と前記監視対象回路の電源入力端子との間を、前記２値のレベル信号が通常消費電力モードを示すとき直接接続し、前記２値のレベル信号が低消費電力モードを示すとき開放するスイッチング素子と、前記供給電流検出回路が発生する電圧を基準電圧とし、前記監視対象回路の電源入力端子の電圧を比較電圧とするコンパレータと、前記２値のレベル信号が低消費電力モードから通常消費電力モードに変化するとき前記コンパレータの出力レベル値を取り込むラッチ回路とを備えたことを特徴とする。
【０００８】
この発明によれば、監視対象回路は、マイクロコンピュータの電源端子に電源が印加されている状態で、処理動作を停止して低消費電力モードに移行する機能を備えている。電力モード発生回路は、前記監視対象回路の消費電力モードである処理動作時での通常消費電力モードと処理動作停止時での低消費電力モードとを示す２値のレベル信号を発生する。供給電流検出回路は、前記監視対象回路の各消費電力モードにおいて前記監視対象回路への供給電流に応じた電圧を発生する。この検出電圧は基準電圧としてコンパレータに入力される。前記監視対象回路の電源入力端子の電圧は比較電圧としてコンパレータに入力される。電力モード発生回路が発生する前記２値のレベル信号が通常消費電力モードを示すときは、スイッチング素子によって前記マイクロコンピュータの電源端子と前記監視対象回路の電源入力端子との間が直接接続されるので、供給電流検出回路を流れる電流は微少であり、検出電圧値は小さく、コンパレータでは比較電圧の方が大きくなり、出力を低レベルにする。また、電力モード発生回路が発生する前記２値のレベル信号が低消費電力モードを示すときは、スイッチング素子によって前記マイクロコンピュータの電源端子と前記監視対象回路の電源入力端子との間が開放されるので、前記監視対象回路への供給電流は供給電流検出回路を流れる。このとき、前記監視対象回路が低消費電力モードに移行した場合は、処理動作を停止しているので、通常では、前記監視対象回路への供給電流は少ないので、コンパレータは、出力を低レベルにする。一方、前記監視対象回路が低消費電力モードに移行した場合でも、前記監視対象回路に何らかの欠陥があるために供給電流が所定値よりも多くなると、供給電流検出回路での検出電圧値が上昇し、コンパレータは、出力を高レベルにする。このコンパレータの出力レベルは、前記２値のレベル信号が低消費電力モードから通常消費電力モードに変化するときにラッチ回路に取り込まれ保持される。
【０００９】
つぎの発明にかかる電源電流監視回路は、上記の発明において、前記監視対象回路が複数の機能ブロックで構成される場合に少なくとも１つの機能ブロックとその他の機能ブロックとに分割し、分割した機能ブロック毎に、前記供給電流検出回路と前記スイッチング素子と前記コンパレータと前記ラッチ回路との組がそれぞれ設けられていることを特徴とする。
【００１０】
この発明によれば、上記の発明において、前記監視対象回路が複数の機能ブロックで構成される場合には、例えば１つの機能ブロックとその他の機能ブロックとに分割し、さらには、個々の機能ブロックに分割し、分割した機能ブロック毎に、前記供給電流検出回路と前記スイッチング素子と前記コンパレータと前記ラッチ回路との組をそれぞれ設けることができる。
【００１１】
つぎの発明にかかる電源電流監視回路は、上記の発明において、前記電力モード発生回路は、前記２値のレベル信号の他に、前記低消費電力モードにおける消費電力値をｎ段階（ｎ≧２）に制御するための２値のレベル信号であるｎ−１個の電力値制御信号を発生する手段をさらに備え、前記供給電流検出回路の前記電圧出力端と前記コンパレータの前記基準電圧入力端との間に、ダイオードとこのダイオードに並列に接続され前記電力値制御信号の２値レベルに従って導通状態と非導通状態とに切り替わるスイッチング素子とからなるレベルシフト回路のｎ−１個が直列に接続されていることを特徴とする。
【００１２】
この発明によれば、上記の発明において、前記電力モード発生回路は、前記２値のレベル信号の他に、前記低消費電力モードにおける消費電力値をｎ段階（ｎ≧２）に制御するための２値のレベル信号であるｎ−１個の電力値制御信号を発生する。そして、前記供給電流検出回路の前記電圧出力端と前記コンパレータの前記基準電圧入力端との間に、ｎ−１個のレベルシフト回路が直列に接続されている。各レベルシフト回路は、ダイオードとこのダイオードに並列に接続され前記電力値制御信号の２値レベルに従って導通状態と非導通状態とに切り替わるスイッチング素子とからなるので、導通状態にするスイッチング素子と非導通状態にするスイッチング素子との組み合わせによって、コンパレータの基準電圧をｎ段階（ｎ≧２）に変更制御することができる。
【００１３】
つぎの発明にかかる電源電流監視回路は、上記の発明において、前記マイクロコンピュータの電源端子と前記コンパレータの電源端子との間を接離するスイッチング素子と、前記スイッチング素子を導通状態と非導通状態とに設定するレベル値が書き込まれるレジスタとを備えたことを特徴とする。
【００１４】
この発明によれば、上記の発明において、前記マイクロコンピュータの電源端子と前記コンパレータの電源端子との間にスイッチング素子が設けられる。このスイッチング素子は、レジスタに書き込まれるレベル値に応じて前記マイクロコンピュータの電源端子と前記コンパレータの電源端子との間を接離するようになっている。
【００１５】
つぎの発明にかかる電源電流監視回路は、上記の発明において、前記ラッチ回路の出力端は、前記監視対象回路がアクセスするデータバスに接続されていることを特徴とする。
【００１６】
この発明によれば、上記の発明において、前記ラッチ回路の出力端は、前記監視対象回路がアクセスするデータバスに接続されているので、監視対象回路がラッチ回路の出力値を取り込み、解析することができる。
【００１７】
つぎの発明にかかる電源電流監視回路は、上記の発明において、前記ラッチ回路の出力と前記監視対象回路の出力とが入力され、出力端が前記監視対象回路の出力を取り出すためにマイクロコンピュータに設けられている出力ポートに接続される選択回路と、前記選択回路に前記ラッチ回路の出力と前記監視対象回路の出力のいずれか一方を選択させるレベル値が書き込まれるレジスタとを備えたことを特徴とする。
【００１８】
この発明によれば、上記の発明において、前記ラッチ回路の出力と前記監視対象回路の出力とが選択回路に入力される。この選択回路は、レジスタに書き込まれるレベル値に応じて前記ラッチ回路の出力と前記監視対象回路の出力のいずれか一方を選択して前記監視対象回路の出力を取り出すためにマイクロコンピュータに設けられている出力ポートに出力する。
【００１９】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる電源電流監視回路の好適な実施の形態を詳細に説明する。
【００２０】
実施の形態１．
図１は、この発明の実施の形態１である電源電流監視回路の構成を示すブロック図である。図１において、ＭＣＵ内の監視対象回路１は、ＣＰＵ、ＲＯＭ、ＲＡＭ、入出力回路（Ｉ／Ｏ回路）や周辺回路等で構成され、図示しない基板に搭載されている。図１では、監視対象回路１の電源端子が共通の電源入力端子１ａに接続されているとしている。基板に搭載されているＭＣＵは、電源端子２を持っている。なお、当該基板には、電源端子２を共有する他の任意のＩＣが搭載されていてもよい。
【００２１】
さて、実施の形態１による電源電流監視回路は、ＣＰＵ、ＲＯＭ、ＲＡＭ、入出力回路（Ｉ／Ｏ回路）や周辺回路等で構成される監視対象回路１の共通の電源入力端子１ａとＭＣＵの電源端子２との間に設けられる回路であり、供給電流検出回路３と、スイッチング素子としてのＰＭＯＳトランジスタ４と、電源コントロール回路５と、コンパレータ６と、ラッチ回路７とを備えている。
【００２２】
供給電流検出回路３は、例えば、２つの抵抗素子３ａ，３ｂの直列回路で構成されている。ＰＭＯＳトランジスタ４は、供給電流検出回路３に並列に接続されている。すなわち、ＰＭＯＳトランジスタ４のソース電極は、供給電流検出回路３の一端と共に電源端子２に接続され、ドレイン電極は、供給電流検出回路３の他端と共に監視対象回路１の共通の電源入力端子１ａに接続されている。
【００２３】
そして、供給電流検出回路３では、２つの抵抗素子３ａ，３ｂの接続端がコンパレータ６の正相（＋）入力端に接続されている。ＰＭＯＳトランジスタ４のドレイン電極と供給電流検出回路３の他端との接続端は、コンパレータ６の逆相（−）入力端に接続されている。コンパレータ６の出力端は、ラッチ回路７のデータ入力端Ｄに接続されている。
【００２４】
電源コントロール回路５は、監視対象回路１からの指示または外部からの指示に従って、消費電力モードである処理動作時での通常消費電力モードと処理動作停止時での低消費電力モードとを２値のレベルで示すＳＴＰ信号を発生する。すなわち、ＳＴＰ信号が低レベル（以下「Ｌレベル」という）であるときは通常消費電力モードを示し、高レベル（以下「Ｈレベル」という）であるときは低消費電力モードを示す。このＳＴＰ信号は、ＰＭＯＳトランジスタ４のゲート電極とラッチ回路７のトリガ入力端Ｔとに入力されている。
【００２５】
ラッチ回路７は、ＳＴＰ信号が、ＨレベルからＬレベルに変化するときにコンパレータ６の出力値を取り込み、データ出力端Ｑに出力する。データ出力端Ｑは、監視対象回路１がアクセスするデータバスに接続されている。すなわち、監視対象回路１は、ラッチ回路７の保持データを読み取ることができるようになっている。
【００２６】
以上のように構成される実施の形態１による電源電流監視回路の動作について説明する。まず、通常の処理動作時では、電源コントロール回路５から、ＳＴＰ信号としてＬレベルの信号が出力される。これによって、ＰＭＯＳトランジスタ４は導通状態になり、監視対象回路１の共通の電源入力端子１ａとＭＣＵの電源端子２との間が直接接続される。監視対象回路１には、処理動作を行うのに十分な電流が供給される。コンパレータ６の正相（＋）入力端には、２つの抵抗素子３ａ，３ｂの接続端の電圧ａが基準電圧として入力され、逆相（−）入力端には、抵抗素子３ｂと電源入力端１ａとの接続端の電圧ｂが比較電圧として入力される。
【００２７】
このとき、供給電流検出回路３を流れる電流は微少であり、抵抗素子３ｂでの電圧降下は少なく、２つの抵抗素子３ａ，３ｂの接続端の電圧ａは、抵抗素子３ｂと電源入力端１ａとの接続端の電圧ｂよりも小さいので、コンパレータ６は出力をＬレベルにしている。
【００２８】
次に、ＭＣＵが処理動作を停止して低消費電力モードに移行する場合には、電源コントロール回路５から、ＳＴＰ信号としてＨレベルの信号が出力される。これによって、ＰＭＯＳトランジスタ４は非導通状態になり、監視対象回路１の共通の電源入力端子１ａとＭＣＵの電源端子２との間が供給電流検出回路３を介して接続される。監視対象回路１は、処理動作を停止しているので、通常では、監視対象回路１への供給電流は少ない。したがって、抵抗素子３ｂでの電圧降下は少なく、コンパレータ６は出力をＬレベルにしている。
【００２９】
その後、ＭＣＵが低消費電力モードから通常の処理動作モードに戻ると、電源コントロール回路５は、ＳＴＰ信号をＨレベルからＬレベルに変化させるので、ラッチ回路７は、このレベル変化に応答して、低消費電力モードにおけるコンパレータ６の出力値（＝Ｌレベル）を取り込み、保持する。
【００３０】
一方、ＭＣＵが低消費電力モードに移行した場合でも、監視対象回路１に何らかの欠陥があるために供給電流が所定値よりも多くなると、供給電流検出回路３では抵抗素子３ｂでの電圧降下が大きくなり、電圧ａが電圧ｂよりも大きくなるので、コンパレータ６は、出力をＨレベルにする。
【００３１】
その後、ＭＣＵが低消費電力モードから通常の処理動作モードに戻ると、電源コントロール回路５は、ＳＴＰ信号をＨレベルからＬレベルに変化させるので、ラッチ回路７は、このレベル変化に応答して、低消費電力モードにおけるコンパレータ６の出力値（＝Ｈレベル）を取り込み、保持する。
【００３２】
したがって、監視対象回路１は、低消費電力モードから通常の処理動作モードに戻ると、データバスを通してラッチ回路７の出力値を取り込み確認するプログラムを備えることができるので、低消費電力モード時において発生した電流増加の原因が、基板の配線自体にあるのか、監視対象回路１にあるか、さらには、電源端子２を共有する他の半導体集積回路にあるのかの特定が容易に行えるようになる。
【００３３】
また、監視対象回路１がラッチ回路７の出力値を取り込み確認することができるので、基板にラッチ回路７の出力を取り出す端子を設ける必要性をなくすことができる。
【００３４】
実施の形態２．
図２は、この発明の実施の形態２である電源電流監視回路の構成を示すブロック図である。なお、図２では、実施の形態１（図１）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００３５】
図２に示すように、実施の形態２では、実施の形態１（図１）に示した監視対象回路１を、１つの機能ブロック（例えばＩ／Ｏ回路）１１とその他の機能ブロック（残りのＣＰＵ、ＲＯＭ、ＲＡＭ、周辺回路等）１２とに分割し、分割した機能ブロック毎に、供給電流検出回路１３，１４とスイッチング素子であるＰＭＯＳトランジスタ１５，１６とコンパレータ１７，１８とラッチ回路１９，２０とがそれぞれ設けられている。
【００３６】
ここで、供給電流検出回路１３は、２つの抵抗素子１３ａ，１３ｂの直列回路からなり、電源端子２と監視対象回路である１つの機能ブロック１１の電源入力端子１１ａとの間に設けられている。供給電流検出回路１４は、２つの抵抗素子１４ａ，１４ｂの直列回路からなり、電源端子２と監視対象回路である他の機能ブロック１２の電源入力端子１２ａとの間に設けられている。
【００３７】
ＰＭＯＳトランジスタ１５は、供給電流検出回路１３に並列に設けられ、ＰＭＯＳトランジスタ１６は、供給電流検出回路１４に並列に設けられている。ＰＭＯＳトランジスタ１５，１６の各ゲート電極には、電源コントロール回路５からＳＴＰ信号が印加される。
【００３８】
コンパレータ１７の正相（＋）入力端には、２つの抵抗素子１３ａ，１３ｂの接続端に現れる電圧ａ１が基準電圧として入力され、逆相（−）入力端には、抵抗素子１３ｂと機能ブロック１１の電源入力端子１１ａとの接続端に現れる電圧ｂ１が比較電圧として入力されている。
【００３９】
コンパレータ１８の正相（＋）入力端には、２つの抵抗素子１４ａ，１４ｂの接続端に現れる電圧ａ２が基準電圧として入力され、逆相（−）入力端には、抵抗素子１４ｂと機能ブロック１２の電源入力端子１２ａとの接続端に現れる電圧ｂ２が比較電圧として入力されている。
【００４０】
ラッチ回路１９のデータ入力端Ｄには、コンパレータ１７の出力端が接続され、データ出力端Ｑには、データバスが接続され、トリガ入力端Ｔには、電源コントロール回路５からＳＴＰ信号が印加される。
【００４１】
ラッチ回路２０のデータ入力端Ｄには、コンパレータ１８の出力端が接続され、データ出力端Ｑには、データバスが接続され、トリガ入力端Ｔには、電源コントロール回路５からＳＴＰ信号が印加される。
【００４２】
この実施の形態２による電源電流監視回路の構成によれば、低消費電力モードにおいて、コンパレータ１７の出力には、ＭＣＵの１つの機能ブロック１１についての監視結果が出力され、コンパレータ１８の出力には、ＭＣＵの他の機能ブロック１２についての監視結果が出力される。そして、ＭＣＵが通常の処理動作モードに復帰すると、ラッチ回路１９がコンパレータ１７の出力値を保持出力し、ラッチ回路２０がコンパレータ１８の出力値を保持出力する。
【００４３】
したがって、ＭＣＵは、ラッチ回路１９，２０の出力値をデータバスから取り込み、解析することにより、低消費電力モード時において発生した電流増加の原因が、ＭＣＵの１つの機能ブロック１１にあるのか、ＭＣＵの他の機能ブロック１２にあるのか、より具体的に問題箇所を絞り込むことができる。
【００４４】
なお、実施の形態２では、ＭＣＵを１つの機能ブロックとその他の機能ブロックとに分割する場合を示したが、機能ブロック毎に分割してそれぞれについて供給電流の増加有無を検出する構成を採るようにしてもよい。これによれば、一層的確な判断が行えるようになる。
【００４５】
実施の形態３．
図３は、この発明の実施の形態３である電源電流監視回路の構成を示すブロック図である。なお、図３では、実施の形態１（図１）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。
【００４６】
図３に示すように、この実施の形態３では、実施の形態１（図１）で示した構成において、供給電流検出回路３における２つの抵抗素子３ａ，３ｂの接続端とコンパレータ６の正相（＋）入力端との間に、レベルシフト回路２５が設けられ、それに伴い電源コントロール回路５に代えて電源コントロール回路２７が設けられている。
【００４７】
電源コントロール回路２７は、ＳＴＰ信号の他、２値のレベル信号であるＷＡＩＴ信号を発生するようになっている。ＷＡＩＴ信号は、低消費電力モードとして、消費電力値が小さい第１低消費電力モードと消費電力値が大きい第２低消費電力モードとを制御するものである。
【００４８】
レベルシフト回路２５は、並列接続された２つのＰＭＯＳトランジスタ２５ａ，２５ｂで構成される。すなわち、２つのＰＭＯＳトランジスタ２５ａ，２５ｂは、各ソース電極が２つの抵抗素子３ａ，３ｂの接続端に接続され、各ドレイン電極がコンパレータ６の正相（＋）入力端に接続されている。そして、ＰＭＯＳトランジスタ２５ｂは、ゲート電極がドレイン電極に接続され、ダイオードとして機能するようになっている。また、ＰＭＯＳトランジスタ２５ａは、ゲート電極に電源コントロール回路２７からＷＡＩＴ信号が印加され、スイッチング素子として機能するようになっている。
【００４９】
以上のように構成される実施の形態３による電源電流監視回路の動作について説明する。まず、通常の処理動作時では、電源コントロール回路５から、ＳＴＰ信号としてＬレベルの信号が出力され、またＷＡＩＴ信号としてＬレベルの信号が出力される。これによって、ＰＭＯＳトランジスタ４は導通状態になり、監視対象回路１の共通の電源入力端子１ａと電源端子２との間が直接接続される。監視対象回路１には、処理動作を行うのに十分な電流が供給される。
【００５０】
また、ＰＭＯＳトランジスタ２５ａが導通状態になり、コンパレータ６の正相（＋）入力端には、２つの抵抗素子３ａ，３ｂの接続端の電圧ａが直接入力され、逆相（−）入力端には、抵抗素子３ｂと電源入力端１ａとの接続端の電圧ｂが入力される。その結果、実施の形態１で説明したように、コンパレータ６は出力をＬレベルにする。
【００５１】
次に、低消費電力モードでは、電源コントロール回路２７から、ＳＴＰ信号としてＨレベルの信号が出力される。これによって、ＰＭＯＳトランジスタ４は非導通状態になり、監視対象回路１の共通の電源入力端子１ａとＭＣＵの電源端子２との間が供給電流検出回路３を介して接続される。
【００５２】
ここで、消費電力値が小さい第１低消費電力モードでは、電源コントロール回路２７から、ＷＡＩＴ信号としてＬレベルの信号が出力される。これによって、ＰＭＯＳトランジスタ２５ａが導通状態になり、コンパレータ６の正相（＋）入力端には、２つの抵抗素子３ａ，３ｂの接続端の電圧ａが直接入力され、逆相（−）入力端には、抵抗素子３ｂと電源入力端１ａとの接続端の電圧ｂが入力される。その結果、実施の形態１で説明したように、コンパレータ６は出力をＬレベルまたはＨレベルにする。
【００５３】
一方、消費電力値が大きい第２低消費電力モードでは、電源コントロール回路２７から、ＷＡＩＴ信号としてＨレベルの信号が出力される。これによって、ＰＭＯＳトランジスタ２５ａが非導通状態になり、コンパレータ６の正相（＋）入力端には、２つの抵抗素子３ａ，３ｂの接続端の電圧ａがダイオード接続のＰＭＯＳトランジスタ２５ｂを介して入力される。つまり、２つの抵抗素子３ａ，３ｂの接続端の電圧ａは、ダイオード接続のＰＭＯＳトランジスタ２５ｂの閾値分だけ低下してコンパレータ６の正相（＋）入力端に入力される。そして、第２低消費電力モードでは、第１低消費電力モードよりも消費電流が大きいので、抵抗素子３ｂでの電圧降下は大きくなる。
【００５４】
したがって、第２低消費電力モードでは、ダイオード接続のＰＭＯＳトランジスタ２５ｂでの電圧レベルのシフト操作によって監視対象回路１に供給される消費電流の合否判定値が引き上げられ、コンパレータ６はそれに基づき出力をＬレベルまたはＨレベルにする。このように、消費電力値が異なる２つの低消費電力モードにおいて、所定値を超える消費電流の供給有無が監視できる。
【００５５】
なお、低消費電力モードの数については、２以上の任意の数とすることができる。すなわち、電源コントロール回路２７では、ＳＴＰ信号の他に、低消費電力モードにおける消費電力値をｎ段階（ｎ≧２）に制御するための２値のレベル信号であるｎ−１個のＷＡＩＴ信号を発生するようにし、レベルシフト回路２５のｎ−１個を直列に設け、ｎ−１個のＰＭＯＳトランジスタのうち導通状態にするものと非導通状態にするものとの組み合わせによって、コンパレータ６の基準電圧をｎ段階（ｎ≧２）に変更制御するようにすればよい。
【００５６】
したがって、実施の形態３では、複数の低消費電力モードを持つＭＣＵにも対応できる電源電流監視回路が得られる。なお、実施の形態３では、実施の形態１への適用例を示したが、実施の形態２にも同様に適用できることは言うまでもない。
【００５７】
実施の形態４．
図４は、この発明の実施の形態４である電源電流監視回路の構成を示すブロック図である。なお、図４では、実施の形態１（図１）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。
【００５８】
図４に示すように、実施の形態４では、実施の形態１（図１）で示した構成において、レジスタ３１とスイッチング素子としてのＰＭＯＳトランジスタ３２とが追加されている。
【００５９】
ＰＭＯＳトランジスタ３２のソース電極は、基板の電源端子２に接続され、ドレイン電極は、コンパレータの電源端子に接続され、ゲート電極は、レジスタ３１の出力端に接続されている。レジスタ３１には、ＰＭＯＳトランジスタ３２を導通状態と非導通状態とに設定するレベル値がＭＣＵによって書き込まれるようになっている。
【００６０】
以上のように構成される実施の形態４による電源電流監視回路の動作について説明する。レジスタ３１に論理値０が書き込まれると、ＰＭＯＳトランジスタ３２はゲート電極にＬレベルの電圧が印加され、導通状態となる。コンパレータ６は、電源供給を受けて、実施の形態１で説明した動作を行うことができる。
【００６１】
また、レジスタ３１に論理値１が書き込まれると、ＰＭＯＳトランジスタ３２はゲート電極にＨレベルの電圧が印加され、非導通状態となる。コンパレータ６は、電源供給が断たれ、当該コンパレータ６での電力消費がなくなる。
【００６２】
このように、実施の形態４では、ＭＣＵがレジスタ３１に論理値０と論理値１とを適宜に書き込むプログラムを備えることにより、低消費電力モード時での供給電流の増加有無を調べる必要がないときは、コンパレータ６の電源を落として電力消費の低減を図り、供給電流の増加有無を調べる必要があるときに当該電源電流監視回路を動作させるという選択が行えるようになる。
【００６３】
なお、この実施の形態４では、実施の形態１への適用例を示したが、実施の形態２，３にも同様に適用できることは言うまでもない。
【００６４】
実施の形態５．
図５は、この発明の実施の形態５である電源電流監視回路の構成を示すブロック図である。なお、図５では、実施の形態１（図１）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態５に関わる部分を中心に説明する。
【００６５】
図５に示すように、実施の形態５では、実施の形態１（図１）で示した構成において、選択回路３５とレジスタ３６とが追加されている。
【００６６】
選択回路３５は、一方のデータ入力端Ａにラッチ回路７の出力値が印加され、他方のデータ入力端ＢにＭＣＵのポート出力値が印加され、データ出力端ＤがＭＣＵのポート出力値を取り出すためにＭＣＵに設けられている出力ポート３７に接続されている。選択回路３５の制御入力端Ｃは、レジスタ３６の出力端に接続されている。
【００６７】
レジスタ３６には、選択回路３５にラッチ回路７の出力値とＭＣＵのポート出力値のいずれか一方を選択させるレベル値がＭＣＵによって書き込まれるようになっている。
【００６８】
以上のように構成される実施の形態５による電源電流監視回路の動作について説明する。例えば、レジスタ３６に論理値０が書き込まれると、選択回路３５は、制御入力端ＣにＬレベルの電圧が印加され、データ入力端Ｂとデータ出力端Ｄとを接続する。ＭＣＵのポート出力値が、データ出力端Ｄから出力ポート３７に出力される。
【００６９】
また、レジスタ３６に論理値１が書き込まれると、選択回路３５は制御入力端ＣにＨレベルの電圧が印加され、データ入力端Ａとデータ出力端Ｄとを接続する。ラッチ回路７の出力値が、データ出力端Ｄから出力ポート３７に出力される。
【００７０】
このように、実施の形態５では、ＭＣＵがレジスタ３６に論理値０と論理値１とを適宜に書き込むプログラムを備えることにより、ＭＣＵのポート出力値を取り出すためにＭＣＵに設けられている出力ポート３７に、ＭＣＵのポート出力値とラッチ回路７の出力値との双方を取り出すことができるので、基板にラッチ回路７の出力を取り出す端子を設ける必要性をなくすことができる。
【００７１】
なお、この実施の形態５では、実施の形態１への適用例を示したが、実施の形態２〜４にも同様に適用できることは言うまでもない。
【００７２】
【発明の効果】
以上説明したように、この発明によれば、監視対象回路は、マイクロコンピュータの電源端子に電源が印加されている状態で、処理動作を停止して低消費電力モードに移行する機能を備えている。電力モード発生回路は、前記監視対象回路の消費電力モードである処理動作時での通常消費電力モードと処理動作停止時での低消費電力モードとを示す２値のレベル信号を発生する。供給電流検出回路は、前記監視対象回路の各消費電力モードにおいて前記監視対象回路への供給電流に応じた電圧を発生する。この検出電圧は基準電圧としてコンパレータに入力される。前記監視対象回路の電源入力端子の電圧は比較電圧としてコンパレータに入力される。電力モード発生回路が発生する前記２値のレベル信号が通常消費電力モードを示すときは、スイッチング素子によって前記マイクロコンピュータの電源端子と前記監視対象回路の電源入力端子との間が直接接続されるので、供給電流検出回路を流れる電流は微少であり、検出電圧値は小さく、コンパレータでは比較電圧の方が大きくなり、出力を低レベルにする。また、電力モード発生回路が発生する前記２値のレベル信号が低消費電力モードを示すときは、スイッチング素子によって前記マイクロコンピュータの電源端子と前記監視対象回路の電源入力端子との間が開放されるので、前記監視対象回路への供給電流は供給電流検出回路を流れる。このとき、前記監視対象回路が低消費電力モードに移行した場合は、処理動作を停止しているので、通常では、前記監視対象回路への供給電流は少ないので、コンパレータは、出力を低レベルにする。一方、前記監視対象回路が低消費電力モードに移行した場合でも、前記監視対象回路に何らかの欠陥があるために供給電流が所定値よりも多くなると、供給電流検出回路での検出電圧値が上昇し、コンパレータは、出力を高レベルにする。このコンパレータの出力レベルは、前記２値のレベル信号が低消費電力モードから通常消費電力モードに変化するときにラッチ回路に取り込まれ保持される。したがって、ラッチ回路の出力値を何らかの方法で確認すれば、低消費電力モード時において発生した電流増加の原因が、監視対象回路にあるのか、基板の配線自体にあるのか、基板の電源端子を共有する他の半導体集積回路にあるのかの特定が容易に行えるようになる。
【００７３】
つぎの発明によれば、上記の発明において、前記監視対象回路が複数の機能ブロックで構成される場合には、例えば１つの機能ブロックとその他の機能ブロックとに分割し、さらには、個々の機能ブロックに分割し、分割した機能ブロック毎に、前記供給電流検出回路と前記スイッチング素子と前記コンパレータと前記ラッチ回路との組をそれぞれ設けることができる。このようにすれば、原因箇所の詳細な特定が行えるようになる。
【００７４】
つぎの発明によれば、上記の発明において、前記電力モード発生回路は、前記２値のレベル信号の他に、前記低消費電力モードにおける消費電力値をｎ段階（ｎ≧２）に制御するための２値のレベル信号であるｎ−１個の電力値制御信号を発生する。そして、前記供給電流検出回路の前記電圧出力端と前記コンパレータの前記基準電圧入力端との間に、ｎ−１個のレベルシフト回路が直列に接続されている。各レベルシフト回路は、ダイオードとこのダイオードに並列に接続され前記電力値制御信号の２値レベルに従って導通状態と非導通状態とに切り替わるスイッチング素子とからなるので、導通状態にするスイッチング素子と非導通状態にするスイッチング素子との組み合わせによって、コンパレータの基準電圧をｎ段階（ｎ≧２）に変更制御することができる。したがって、マイクロコンピュータが２以上の低消費電力モードを持つ場合でも簡単に対応することができる。
【００７５】
つぎの発明によれば、上記の発明において、前記マイクロコンピュータの電源端子と前記コンパレータの電源端子との間にスイッチング素子が設けられる。このスイッチング素子は、レジスタに書き込まれるレベル値に応じて前記基板の電源端子と前記コンパレータの電源端子との間を接離するようになっている。したがって、監視対象回路の電流増加有無を監視しない場合には、コンパレータの電源をオフにして省電力化が図れる。
【００７６】
つぎの発明によれば、上記の発明において、前記ラッチ回路の出力端は、前記監視対象回路がアクセスするデータバスに接続されているので、監視対象回路がラッチ回路の出力値を取り込み、解析することができる。したがって、基板にラッチ回路の出力を取り出すために新たな端子を設ける必要がない。
【００７７】
つぎの発明によれば、上記の発明において、前記ラッチ回路の出力と前記監視対象回路の出力とが選択回路に入力される。この選択回路は、レジスタに書き込まれるレベル値に応じて前記ラッチ回路の出力と前記監視対象回路の出力のいずれか一方を選択して前記監視対象回路の出力を取り出すためにマイクロコンピュータに設けられている出力ポートに出力する。したがって、基板にラッチ回路の出力を取り出すために新たな端子を設ける必要がない。
【図面の簡単な説明】
【図１】この発明の実施の形態１である電源電流監視回路の構成を示すブロック図である。
【図２】この発明の実施の形態２である電源電流監視回路の構成を示すブロック図である。
【図３】この発明の実施の形態３である電源電流監視回路の構成を示すブロック図である。
【図４】この発明の実施の形態４である電源電流監視回路の構成を示すブロック図である。
【図５】この発明の実施の形態５である電源電流監視回路の構成を示すブロック図である。
【図６】ＭＣＵとその他のＩＣを搭載するシステム基板における従来の電源モード制御を説明する図である。
【符号の説明】
１　マイクロコンピュータ（ＭＣＵ）内の監視対象回路、１ａ，１２ａ　共通の電源入力端子、２　ＭＣＵの電源端子、３，１３，１４　供給電流検出回路、３ａ，３ｂ，１３ａ，１３ｂ，１４ａ，１４ｂ　抵抗素子、４，１５，１６，２５ａ，２５ｂ　ＰＭＯＳトランジスタ、５，２７　電源コントロール回路、６，１７，１８，３２　コンパレータ、７，１９，２０　ラッチ回路、１１，１２　機能ブロック、１１ａ　電源入力端子、２５　レベルシフト回路、３１，３６　レジスタ、３５　セレクタ、３７　基板の出力ポート。
【図１】
2004021747.tif 000003
【図２】
2004021747.tif 000004
【図３】
2004021747.tif 000005
【図４】
2004021747.tif 000006
【図５】
2004021747.tif 000007
【図６】
2004021747.tif 000008