(57)【要約】【課題】インターレース信号をプログレッシブ信号に変換するにあたって、ノイズの発生しないプログレッシブ走査変換方法、プログラムおよび装置を提供することを目的とする。【解決手段】インターレース走査信号により構成される奇数フィールドおよび偶数フィールドの画像データからなる各々のフィールド画像データをフィールドメモリ２ａ、２ｂのそれぞれ別々のエリアに取り込む第１のステップと、該フィールドメモリ２ａ、２ｂに取り込まれた前記フィールド画像データについて、各ラインの画像データを２回連続して書き込むことにより２倍に拡大して表示する第２のステップと、該２倍に拡大されたそれぞれのフィールド画像データを合成する第３のステップとによりノイズの発生しないプログレッシブ走査変換方法、プログラムおよび装置を提供する。【選択図】　　　図１
2004147285.tif 000002
【特許請求の範囲】
【請求項１】
インターレース走査信号により構成される奇数フィールドおよび偶数フィールドの画像データからなる各々のフィールド画像データをフィールドメモリのそれぞれ別々のエリアに取り込む第１のステップと、該フィールドメモリに取り込まれた前記フィールド画像データについて、各ラインの画像データを２回連続して読み出す第２のステップと、該２回連続して読み出されたそれぞれのフィールド画像データを合成する第３のステップとを有するプログレッシブ走査変換方法。
【請求項２】
インターレース走査信号により構成される奇数フィールドおよび偶数フィールドの画像データからなる各々のフィールド画像データをフィールドメモリのそれぞれ別々のエリアに取り込む第１のステップと、該フィールドメモリに取り込まれた前記フィールド画像データについて、各ラインの画像データを２回連続して読み出す第２のステップと、該２回連続して読み出されたそれぞれのフィールド画像データを合成する第３のステップとをコンピュータに実行させるためのプログレッシブ走査変換プログラム。
【請求項３】
インターレース走査信号により構成される奇数フィールドおよび偶数フィールドの画像データからなる各々のフィールド画像データをそれぞれ別々のエリアに取り込むフィールドメモリと、該フィールドメモリに取り込まれた前記フィールド画像データについて、各ラインの画像データを２回連続して読み出す読出手段と、該２回連続して読み出されたそれぞれのフィールド画像データを合成する合成手段とを有するプログレッシブ走査変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プログレッシブ走査変換方法、プログラムおよび装置に関する。
【０００２】
【従来の技術】
従来より、画像データの走査方式として、インターレース（飛び越し）走査方式とプログレッシブ（順次）走査方式が知られている。インターレース走査方式は、画像データの走査を、まず、奇数フィールドについて行い、次に、奇数フィールドの走査線の間を縫うように、偶数フィールドの走査を行う走査方式であり、こうした走査を約１／６０秒周期で交互に繰り返す。一方、プログレッシブ走査方式は、インターレース走査方式とは異なり、走査線を飛び越さず、画像データを上から順に走査していく方式であり、こうした走査を約１／６０秒周期で繰り返す。したがって、インターレース走査方式の場合、１フレームの表示が１ラインおきになるため、フリッカノイズが出やすいという問題があるものの、１フィールドで走査するライン数がプログレッシブ走査方式に比べて半分で済むため、水平同期周波数を低く抑えることができるという利点があり、比較的低価格で、高解像度の表示が期待できることからテレビ等においては、この方式が多く用いられてきた。
【０００３】
しかし、近年、めざましい普及を遂げているパーソナルコンピュータやワークステーション用のＣＲＴディスプレイ（ＣＲＴ：Ｃａｔｈｏｄｅ　Ｒａｙ　Ｔｕｂｅ）においては、細かい文字や線を扱うことから、ちらつきのあるインターレース方式ではなく、プログレッシブ方式が採用されている。したがって、インターレース信号であるＮＴＳＣの画像データをパーソナルコンピュータのＣＲＴディスプレイ上に、標準画面表示サイズ（ＶＧＡ：Ｖｉｄｅｏ　Ｇｒａｐｈｉｃｓ　Ａｒｒａｙ）で表示するには、何らかの変換が必要となる。
【０００４】
この変換方法としては、いくつかの方法が提案されているが、画像データの処理および表示用の素子であるＶＤＰ（ＶＤＰ：Ｖｉｄｅｏ　Ｄｉｓｐｌａｙ　Ｐｒｏｃｅｓｓｏｒ）を用いた方法としては、以下の２つの方法が考えられる。第１の方法は、フィールド間の相関を利用する方法である。これを図５に示す。この方法は、インターレース信号で構成される１フィールド例えば、２６２または２６３ラインの画像データを２つのフィールドにまたがって、同一のフレームメモリに書き込んだ後、ＣＲＴ上に表示を行う方法である。第２の方法は、図６に示すように、フィールド内の相関を利用する方法であり、同様に、インターレース信号で構成される１フィールド２６２または２６３ラインの画像データをそれぞれ各ラインデータを２回連続してフィールドメモリから読み出すことにより２倍に拡大して表示する。これらを約１／６０秒間隔で切り換えて表示を行う方法である。
【０００５】
【発明が解決しようとする課題】
しかし、第１の方法においては、２つのフィールドにまたがって、上から順にラインデータを交互に読み出して、同一のフィールドメモリに書き込みを行うため、動きのある画像においては、隣接するライン間で画像のズレが生じて、これがノイズとなって現れてしまうという問題があった。また、第２の方法では、第１の方法のような問題は生じないが、２つのフィールドメモリを切り換えて表示を行うために、この切り換えによって、画面にフリッカノイズが現れてしまうという問題があった。
【０００６】
そこで、本発明は、上述した問題点に鑑みてなされたものであって、インターレース信号をプログレッシブ信号に変換するにあたって、ノイズの発生しないプログレッシブ走査変換方法、プログラムおよび装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記課題を解決するため、本発明は、以下の手段を提案している。
請求項１に係る発明は、インターレース走査信号により構成される奇数フィールドおよび偶数フィールドの画像データからなる各々のフィールド画像データをフィールドメモリのそれぞれ別々のエリアに取り込む第１のステップと、該フィールドメモリに取り込まれた前記フィールド画像データについて、各ラインの画像データを２回連続して読み出す第２のステップと、該２回連続して読み出されたそれぞれのフィールド画像データを合成する第３のステップとを有するプログレッシブ走査変換方法を提案している。
【０００８】
請求項２に係る発明は、インターレース走査信号により構成される奇数フィールドおよび偶数フィールドの画像データからなる各々のフィールド画像データをフィールドメモリのそれぞれ別々のエリアに取り込む第１のステップと、該フィールドメモリに取り込まれた前記フィールド画像データについて、各ラインの画像データを２回連続して読み出す第２のステップと、該２回連続して読み出されたそれぞれのフィールド画像データを合成する第３のステップとをコンピュータに実行させるためのプログレッシブ走査変換プログラムを提案している。
【０００９】
請求項３に係る発明は、インターレース走査信号により構成される奇数フィールドおよび偶数フィールドの画像データからなる各々のフィールド画像データをそれぞれ別々のエリアに取り込むフィールドメモリと、該フィールドメモリに取り込まれた前記フィールド画像データについて、各ラインの画像データを２回連続して読み出す読出手段と、該２回連続して読み出されたそれぞれのフィールド画像データを合成する合成手段とを有するプログレッシブ走査変換装置を提案している。
【００１０】
これらの発明によれば、２つのフィールド画像データをフィールドメモリのそれぞれ別々のエリアに取り込むこととしたので、フィールド間で動きのある画像に対しても、ノイズの発生を防止することができる。また、フィールドメモリ内に取り込んだ画像データを各ラインの画像データが２回連続して表示されるように、２倍に拡大することとしたので、画像のズレが少ない状態で、ＣＲＴディスプレイの標準画面表示サイズに、データを拡大することができる。さらに、２倍に拡大されたそれぞれのフィールド画像デ−タを合成することとしたので、切り換え表示の場合に発生するフリッカノイズを防止することができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態に係るプログレッシブ走査変換方法、プログラムおよび装置について図１から図４を参照して詳細に説明する。
本発明に係るプログレッシブ走査変換方法を実現するための第１の実施形態に係る装置は、図１に示されるとおり、ビデオキャプチャ部（データ書き込み部）１と、フィールドメモリ２ａ、２ｂと、データ読み出し部３ａ、３ｂと、加算部４と、演算部５とから構成されている。
【００１２】
ビデオキャプチャ部１は、インターレース走査形式のデジタルビデオ信号（以下、単にインターレース信号という）を入力し、入力されたインターレース信号を奇数フィールドは、フィールドメモリ２ａに、偶数フィールドは、フィールドメモリ２ｂに、というように交互に書き込む。なお、この書き込みは、インターレース信号に同期したインターレースドットクロックに基づいて行われる。
【００１３】
フィールドメモリ２ａ、２ｂは、それぞれ、奇数フィールド、偶数フィールドを構成する画像データを記憶するための記憶装置である。データ読み出し部３ａ、３ｂは、それぞれ、フィールドメモリ２ａ、２ｂに格納された画像データを読み出すものであり、その読み出しは、書き込みと非同期で行われる。また、読み出しは、同一のラインの画像データを２回繰り返して読み出す。さらに、データ読み出し部３ａと３ｂとでは、読み出し位置が１ライン時間分（出力プログレッシブ信号における１ライン時間分）ずれており、フィールドメモリ２ａがフィールドメモリ２ｂより１ライン時間分先行して読み出される。なお、この読み出しはプログレッシブドットクロックに基づいて行われる。
【００１４】
ここで、フィールドメモリ２ａ、２ｂへの書き込みは、ビデオキャプチャ部１により１フィールドにつき約１／６０秒の時間を要して行われ、読み出しはデータ読み出し部３ａ、３ｂにより、同一ラインが２回繰り返して読み出されるわけであるが、１フィールドの時間は約１／６０秒と同一なので、書き込みアドレスと読み出しアドレスを所定アドレス分ずらしておけば、書き込みアドレスが読み出しアドレスを追い越すことなく、また、その逆もなく、連続した書き込みおよび読み出しが行われる。
【００１５】
加算部４は、データ読み出し部３ａ、３ｂから読み出された画像データを加算するものであり、演算部５は、加算部４の加算結果を１／２にするものである。この演算部５はシフト回路によって実現すれば回路構成が簡易化できる。演算部５の出力であるプログレッシブ走査方式のデジタルビデオ信号（以下、単にプログレッシブ信号という）は、Ｌ１／２→（Ｌ１＋Ｌ２６３）／２→（Ｌ２＋Ｌ２６３）／２→（Ｌ２＋Ｌ２６４）／２→・・・のように変化し（Ｌはラインを表す）、これがＣＲＴディスプレイ等に送られる。なお、先頭のＬ１／２は、実際には表示されない。
【００１６】
次に、図２から図４を用いて、本発明の第２の実施形態について説明する。
本発明に係るプログレッシブ走査変換方法を実現するための第２の実施形態に係る装置は、図２に示されるとおり、ＶＤＰ１０と、ホストＣＰＵ１１（ＣＰＵ：Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）と、外部映像機器１２と、表示装置１３と、フィールドおよびフレームメモリとして使われるＳＤＲＡＭ１４（ＳＤＲＡＭ：Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）とで構成される。
【００１７】
前記ＶＤＰ１０は、描画部１５と、ビデオキャプチャ部１６と、プレーンＡ〜Ｄデータ読み出し部１７ａ〜１７ｄと、ミキシング回路部１８とから構成されている。ＶＤＰ１０は、外部から入力される描画等のコマンドに基づき、表示データの生成を行う汎用素子である。ＶＤＰ１０は、描画機能やビデオキャプチャ機能、αブレンディング機能等の豊富な機能を有している。描画機能とは、ホストＣＰＵ１１からのコマンドやデータにしたがってフレームメモリ上に画像データを描画する機能である。
【００１８】
ビデオキャプチャー機能は、外部映像信号をリアルタイムでフィールドメモリ１４に取り込む機能をいい、フィールドメモリ１４に取り込まれた映像信号を適当なプレーンＡ〜Ｄデータ読み出し部１７ａから１７ｄが読み出すことにより、出力映像信号とすることが可能となる。また、αブレンディング機能は、不透明度を表す０から１までのα値をプレーン単位またはピクセル単位で設定し、各プレーンまたは各ピクセルに設定したα値を乗算した後、ミキシングをして全体の画像データを構築する機能である。
【００１９】
ホストＣＰＵ１１は、パソコン等の外部端末であり、本実施形態においては、描画部１５に対し、描画を指示したり、ミキシング回路部１８に、各プレーンのプライオリティ（優先度）を出力する等の役割を有する。外部映像機器１２は、例えば、テレビやビデオカメラ、ＣＣＤカメラ（ＣＣＤ：Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅｓ）等の外部に映像信号を出力する装置である。表示装置１３は、ＣＲＴ等であり、ＶＤＰ１０からの出力データをその画面上に表示する。
【００２０】
次に、ＶＤＰ１０を構成する各要素について説明する。描画部１５は、ホストＣＰＵ１１の指示に従い、テキストデータや図形データあるいは背景に相当する画像データをフレームメモリ１４に書き込む処理を行う。ビデオキャプチャ部１６は、外部映像機器１２からフィールドメモリ１４に画像データを書き込む処理を行う。プレーンＡ〜Ｄデータ読み出し部１７ａ〜１７ｄは、テキストや図形あるいはキャプチャした画像データといった表示画面を構成するための要素をそれぞれ分けて表示するための装置である。これらのプレーンＡ〜Ｄデータ読み出し部１７ａ〜１７ｄによって読み出された画像データは、ホストＣＰＵ１１が指示するプライオリティにしたがってミキシング回路１８でミキシングされて全体の画像データが構築される。
【００２１】
次に、この装置を用いて、インターレース信号をプログレッシブ信号に変換する場合の処理方法を説明する。図３は、インターレース信号をプログレッシブ信号に変換する場合の処理方法を原理的に書いたものである。すなわち、この方法は、ＶＤＰ１０に入力される奇数フィールドのフィールドデータと偶数フィールドのフィールドデータとを、それぞれ指定したプレーンデータ読み出し部が同一ラインを２回読み出す処理によって２倍に拡大表示した後、ミキシング回路部１８において、所定のα値（例えば、１／２）で合成して変換を行うものである。この処理の詳細について、以下、図４を用いて説明する。なお、フィールドメモリ１と２とでは読み出し位置が１ライン時間分ずれており、フィールドメモリ１が２より１ライン時間分先行して読み出されるのは、第１の実施形態と同様である。
【００２２】
図４は、ビデオキャプチャ部１６、プレーンＡ、Ｂデータ読み出し部１７ａ、１７ｂ、ミキシング回路部１８および表示装置１３の様子を時間経過とともに表している。上から下に向う方向が時間経過を示している。例えば、テレビ等の外部映像機器１２からインターレース形式のテレビ信号が入力される場合を想定すると、まず最初に入力される奇数フィールドのフィールドデータは、フィールド１の時間内にフィールドメモリ１に書き込まれる（キャプチャされる）。さらに、このフィールド１の時間内には、書き込み動作とは非同期で、プレーンＡ，Ｂデータ読み出し部１７ａ、１７ｂによりフィールドメモリ１および２の読み出しも行われる。
【００２３】
読み出しは、図３において説明したとおり、同一のラインを２回読み出すとともに、フィールドメモリ１と２とでは読み出し位置が１ライン時間分ずれている。さらに、このフィールド１の時間内には、ミキシング回路１８において、プレーンＡデータ読み出し部１７ａから読み出された画像データとプレーンＢデータ読み出し部１７ｂから読み出された画像データとがそれぞれ所定の重みを付与（例えば、１／２）された後に加算される。なお、このフィールド１の時間内にはフィールドメモリ２にはまだ画像データが記憶されていないので画像は合成できない。
【００２４】
次に、フィールド２の時間内に、偶数フィールドのフィールドデータがフィールドメモリ２に書き込まれる（キャプチャされる）。さらに、このフィールド２の時間内に、プレーンＡ、Ｂデータ読み出し部１７ａ、１７ｂによるフィールドメモリ１および２の読み出し（書き込みとは非同期で行われる）、ミキシング回路１８によるプレーンＡデータ読み出し部１７ａから読み出された画像データとプレーンＢデータ読み出し部１７ｂから読み出された画像データとの重み付け加算が行われることはフィールド１の時間内と同様である。そしてこのフィールド２の時間内にはフィールド１の時間内に入力された画像データとフィールド２の時間内に入力された画像データとが合成されて表示される。
【００２５】
次にフィールド３の時間内に、奇数フィールドのフィールドデータがフィールドメモリ１に書き込まれる（キャプチャされる）。さらに、このフィールド３の時間内にプレーンＡ、Ｂデータ読み出し部１７ａ、１７ｂによるフィールドメモリ１および２の読み出し（書き込みとは非同期で行われる）、ミキシング回路１８によるプレーンＡデータ読み出し部１７ａから読み出された画像データとプレーンＢデータ読み出し部１７ｂから読み出された画像データとの重み付け加算が行われることはフィールド１および２の時間内と同様である。そしてこのフィールド３の時間内にはフィールド２の時間内に入力された画像データとフィールド３の時間内に入力された画像データとが合成されて表示される。以下、同様のことが繰り返される。
【００２６】
以上、図面を参照して本発明の実施の形態について詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。例えば、本実施形態においては、α値の設定を０．５として説明したが、フィールド間の相関状態により、他の値を設定してもよい。
【００２７】
【発明の効果】
以上のように、この発明によれば、奇数フィールドのフィールドデータと偶数フィールドのフィールドデータとを、フィールドメモリの別々のエリアに取り込み、同一ラインを２度読み出しする手法で拡大した後、これらのデータを合成することによって、インターレース信号をプログレッシブ信号に変換することとしたことから、簡易な方法で、ちらつきのない画像を提供できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第一の実施形態にかかる走査変換装置の構成図である。
【図２】本発明の第二の実施形態にかかる走査変換装置の構成図である。
【図３】本発明の第二の実施形態にかかる走査変換方法の原理図である。
【図４】本発明の第二の実施形態にかかる走査変換方法のタイミングチャート図である。
【図５】第１の従来例に関する原理図である。
【図６】第２の従来例に関する原理図である。
【符号の説明】
１・・・ビデオキャプチャ部、２ａ、２ｂ・・・フィールドメモリ、３ａ、３ｂ・・・データ読み出し部、４・・・加算部、５・・・演算部、１０・・・ＶＤＰ、１１・・・ホストＣＰＵ、１２・・・外部映像機器、１３・・・表示装置、１４・・・ＳＤＲＡＭ、１５・・・描画部、１６・・・ビデオキャプチャ部、１７ａ〜１７ｄ・・・プレーンＡ〜Ｄデータ読み出し部、１８・・・ＭＩＸ（ミキシング回路部）、
【図１】
2004147285.tif 000003
【図２】
2004147285.tif 000004
【図３】
2004147285.tif 000005
【図４】
2004147285.tif 000006
【図５】
2004147285.tif 000007
【図６】
2004147285.tif 000008