(57)【要約】【課題】バイポーラトランジスタの耐圧性に大きな影響をもつベース領域直下となる部分のコレクタ濃度を低下させることで、高耐圧化を容易に図ることができるバイポーラトランジスタ、及びかかる高耐圧用のバイポーラトランジスタと高周波用のバイポーラトランジスタとを同一基板上に搭載した半導体装置を提供すること。【解決手段】半導体基板に埋め込み領域を形成する領域のうち、少なくともエミッタ領域となる領域の直下に他領域よりもマスク厚を厚くした厚膜領域を形成し、その後、不純物を拡散することにより、前記厚膜領域の下方域に不純物濃度が局所的に低濃度化された埋め込み領域を形成する。【選択図】      図１
2004363267.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された埋め込み領域のうち、少なくともエミッタ領域の直下に位置する領域の不純物濃度が、他の領域よりも低濃度化されていることを特徴とするバイポーラトランジスタ。
【請求項２】
同一の半導体基板上に、高周波用バイポーラトランジスタと高耐圧用バイポーラトランジスタを備えた半導体装置において、
前記半導体基板に形成された埋め込み領域のうち、前記高耐圧用トランジスタにおける少なくともエミッタの直下領域の不純物濃度が、他の領域よりも低濃度化されていることを特徴とする半導体装置。
【請求項３】
半導体基板に埋め込み領域を形成する領域のうち、少なくともエミッタ領域となる領域の直下に他領域よりもマスク厚を厚くした厚膜領域を形成し、その後、不純物を拡散することにより、前記厚膜領域の下方域に不純物濃度が局所的に低濃度化された埋め込み領域を形成することを特徴とするバイポーラトランジスタの製造方法。
【請求項４】
同一の半導体基板上に、高周波用バイポーラトランジスタと高耐圧用バイポーラトランジスタとを備えた半導体装置の製造方法において、
前記高耐圧用トランジスタの少なくともエミッタとなる領域の直下に、他領域よりもマスク厚を厚膜とした厚膜領域を形成し、その後、不純物を拡散することにより、前記厚膜領域の下方域に不純物濃度が局所的に低濃度化された埋め込み領域を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタ及び同バイポーラトランジスタを具備する半導体装置、並びにバイポーラトランジスタの製造方法及び同バイポーラトランジスタを具備する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来の縦型ＮＰＮバイポーラトランジスタの一例としてＳｉＧｅＨＢＴ（シリコン・ゲルマニウム・ヘテロジャンクション・バイポーラ・トランジスタ）がある。これは、シリコンゲルマニウム混晶を基板に用い、ヘテロ接合（異種物質接合）によって電子を高速移動可能としたトランジスタであり、高周波特性に優れている。
【０００３】
図８に一般的なＳｉＧｅＨＢＴの断面図を示す。
【０００４】
図示するように、ＳｉＧｅＨＢＴ１００は、コレクタ抵抗を下げるために半導体基板２００の内部に形成されたＮ型埋め込み領域１１０と、半導体基板２００の表面に形成したＮ型エピタキシャル層１２０とベース領域直下に位置する前記Ｎ型エピタキシャル層１２０中にイオン注入で形成したＮ型のＳＩＣ（Ｓｅｌｅｃｔｉｏｎ  Ｉｍｐｌａｎｔａｔｉｏｎ  Ｃｏｌｌｅｃｔｏｒ）層１３０から成るコレクタ領域、ゲルマニウムを含むＰ型エピタキシャル層１４０からなるベース領域、前記Ｐ型エピタキシャル層１４０中にＮ型不純物を拡散させて形成したエミッタ領域とを有してる。図中、１５０はベース、１６０はエミッタ、１７０はコレクタ、１５０ａ，１６０ａ，１７０ａはメタルコネクタ、１５０ｂ，１６０ｂ，１７０ｂはメタル電極、１８０は層間膜である。
【０００５】
上述したＳｉＧｅＨＢＴ１００の一特性を示す遮断周波数（ｆＴ）を向上させるには、半導体基板２００上に形成するＮ型エピタキシャル層１２０の膜厚はできるだけ薄いほうが好ましいことが知られている。これは、Ｎ型エピタキシャル層１２０を薄くすることで、コレクタ抵抗が低減し、コレクタ走行時間が減少するためである。
【０００６】
ところで、近年では、集積回路の設計において、同一基板上に高周波用と高耐圧用の二種類の縦型バイポーラトランジスタを搭載する場合があり（この場合の耐圧とはエミッタ−コレクタ間耐圧：ＢＶＣＥＯを示す）、例えば、高耐圧用のＳｉＧｅＨＢＴの埋め込み領域を、高周波用のＳｉＧｅＨＢＴ側の埋め込み領域よりも不純物濃度が低く、かつ拡散深さを深くして対応したものがある。これは、レジストマスクを用いたイオン注入法を用いたもので、図９に示すように、半導体基板２００上にＳｉＯ２などの絶縁膜４００を形成し、レジストマスクを用いたドライエッチングで高耐圧側の領域にマスク開口部４１０を形成する（図９（ａ））。次いで、不純物汚染防止のために基板表面を熱酸化して薄い酸化膜５００を形成した後、図９（ｂ）に示すように、例えばＳｂ２Ｏ３などの雰囲気中で前記酸化膜５００をマスクとして選択的に例えばＳｂ（アンチモン）などの不純物原子を半導体基板２００に熱拡散させ、図９（ｃ）に示すようなＮ型埋め込み領域１１０を形成するようにしている（例えば、特許文献１を参照。）。
【０００７】
また、ＳｉＧｅＨＢＴ１００を高耐圧化する場合、ベース領域直下のコレクタ濃度を低下させることが有効なことから、工程数増加を最小限に抑えながらＳｉＧｅＨＢＴを高耐圧化するために、イオン注入で形成した前記ＳＩＣ層１３０を廃止するか、若しくはその不純物濃度を低減するという製造方法が採用されることも一般的となっている。
【０００８】
そこで、図１０に示すように、半導体基板２００としては高周波用のＳｉＧｅＨＢＴに合わせてＮ型エピタキシャル層１２０を薄くする一方、高耐圧用のＳｉＧｅＨＢＴを搭載する領域では前記ＳＩＣ層１３０を廃止した構造が考えられる。なお、図９及び図１０において用いた符号は、図８で示した一般的なＳｉＧｅＨＢＴに合わせており、同一符号は同一の構成要素を示す。
【０００９】
【特許文献１】
特開平９−１６２２９６号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、ここで発生する問題点として、高周波用のＳｉＧｅＨＢＴの遮断周波数を向上させるためにＮ型エピタキシャル層１２０を薄くした場合、図１０に示すように、高耐圧側において不純物濃度の高いＮ型埋め込み領域１１０がベース領域直下に接近するため、ベース領域直下のコレクタ濃度が比較的上昇してしまうという問題が生じてしまう。
【００１１】
このような状態では、高周波用に不純物濃度が最適化されたトランジスタを使用して、ベース領域直下のコレクタ濃度を低濃度化して高耐圧化を試みた場合、もはやイオン注入によるベース領域直下のコレクタ不純物濃度の大幅な低減は困難となってしまい、高耐圧化は困難になってしまう（Ｎ型埋め込み領域１１０の不純物濃度のピークは１×１０１９〜１×１０２０ａｔｏｍｓ／ｃｍ３程度、ベース直下のＳＩＣ層１３０の不純物濃度のピークは１×１０１５〜１×１０１７ａｔｏｍｓ／ｃｍ３程度である）。
【００１２】
これを回避するために、高耐圧化したいＳｉＧｅＨＢＴ１００のＮ型埋め込み領域１１０を形成しないとなると、コレクタ抵抗が上昇し、ドライブ能力が極端に低下してしまう。また、高耐圧用と高周波用で、ＳｉＧｅＨＢＴ１００の各エミッタやベースまでも不純物濃度を作り変えることは、工程数の大幅な増加を招き、現実的ではない。
【００１３】
そこで、Ｎ型エピタキシャル層１２０を薄くしつつ、なおかつ高耐圧用のＳｉＧｅＨＢＴのベース直下のコレクタ濃度の上昇をできるだけ抑制する技術が必要となってきている。
【００１４】
本発明は、このような問題を解決することのできるバイポーラトランジスタ及び同バイポーラトランジスタを具備する半導体装置、並びにバイポーラトランジスタの製造方法及び同バイポーラトランジスタを具備する半導体装置の製造方法を提供することを目的としている。
【００１５】
【発明が解決するための手段】
上記課題を解決するために、請求項１記載の本発明では、半導体基板に形成された埋め込み領域のうち、少なくともエミッタ領域の直下に位置する領域の不純物濃度が、他の領域よりも低濃度化されているバイポーラトランジスタとした。
【００１６】
また、請求項２記載の本発明では、同一の半導体基板上に、高周波用バイポーラトランジスタと高耐圧用バイポーラトランジスタを備えた半導体装置において、前記半導体基板に形成された埋め込み領域のうち、前記高耐圧用トランジスタにおける少なくともエミッタの直下領域の不純物濃度が、他の領域よりも低濃度化されていることとした。
【００１７】
また、請求項３記載の本発明では、半導体基板に埋め込み領域を形成する領域のうち、少なくともエミッタ領域となる領域の直下に他領域よりもマスク厚を厚くした厚膜領域を形成し、その後、不純物を拡散することにより、前記厚膜領域の下方域に不純物濃度が局所的に低濃度化された埋め込み領域を形成するバイポーラトランジスタの製造方法とした。
【００１８】
また、請求項４記載の本発明では、同一の半導体基板上に、高周波用バイポーラトランジスタと高耐圧用バイポーラトランジスタとを備えた半導体装置の製造方法において、前記高耐圧用トランジスタの少なくともエミッタとなる領域の直下に、他領域よりもマスク厚を厚膜とした厚膜領域を形成し、その後、不純物を拡散することにより、前記厚膜領域の下方域に不純物濃度が局所的に低濃度化された埋め込み領域を形成することとした。
【００１９】
【発明の実施の形態】
本発明は、バイポーラトランジスタを、半導体基板上に、半導体基板に形成された埋め込み領域のうち、少なくともエミッタ領域の直下に位置する領域の不純物濃度が、他の領域よりも低濃度化されている構成としたものである。
【００２０】
すなわち、半導体基板に埋め込み領域を形成する領域のうち、少なくともエミッタとなる領域を含む領域の直下に、他領域よりもマスク厚を厚くした厚膜領域を形成し、その後、不純物を拡散することにより、前記厚膜領域の下方域に不純物濃度が局所的に低濃度化された埋め込み領域を形成するものである。
【００２１】
したがって、不純物の拡散量を抑制することで埋め込み領域の不純物濃度を容易に調整することができ、バイポーラトランジスタの耐圧性に大きな影響をもつベース領域直下となる部分のコレクタ濃度を低下させることで、高耐圧化を容易に図ることができる。また、例えばＮ型エピタキシャル層を薄く形成した基板上であって高耐圧化されたバイポーラトランジスタの形成が可能となる。
【００２２】
特に、同一の半導体基板上に、高周波用バイポーラトランジスタと高耐圧用バイポーラトランジスタとを備えた半導体装置に好適に用いることができ、前記半導体基板に形成された埋め込み領域のうち、前記高耐圧用トランジスタにおける少なくともエミッタの直下領域の不純物濃度が、他の領域よりも低濃度化したものとすることができる。
【００２３】
この場合の製造方法は、同一の半導体基板上に搭載する高周波用バイポーラトランジスタと高耐圧用バイポーラトランジスタのうち、前記高耐圧用トランジスタの少なくともエミッタとなる領域の直下に、他領域よりもマスク厚を厚膜とした厚膜領域を形成し、その後、不純物を拡散することにより、前記厚膜領域の下方域に不純物濃度が局所的に低濃度化された埋め込み領域を形成するのである。
【００２４】
したがって、設計上、同一の半導体基板上に高周波用と高耐圧用の二種類の縦型バイポーラトランジスタを設ける必要が生じても、ドライブ能力の低下や、製造工程の増加などの課題を残すことなく、高品質な半導体装置の製造が可能となる。
【００２５】
そして、同一の半導体基板上に高周波用と高耐圧用の二種類の縦型バイポーラトランジスタを備えた半導体装置の需要に対しても、ドライブ能力の低下などの不具合のない高品質の半導体装置を特にコスト増となることなく提供することができる。
【００２６】
このように、本発明では、基板への不純物拡散濃度を部分的に制御することが可能となっており、縦型構造の前記ＨＢＴの他、ベース取り出しを埋め込み領域としている横型のトランジスタのＶＣＥＯやＶＣＢＯを向上できるなど、同一基板上で、一回の拡散作業で基板への不純物拡散濃度を部分的に制御する必要がある場合などに好適に用いることができる。
【００２７】
以下、図面を参照しながら本発明の実施形態をより具体的に説明する。
【００２８】
先ず、本発明の基本技術である埋め込み領域の形成方法の工程を図１に示す。
【００２９】
本実施の形態では、図示するように、先ず、第１の工程でＰ型基板からなる半導体基板１上に、ＳｉＯ２などの絶縁膜２を形成し、レジストパタンを用いたドライエッチングで前記絶縁膜２の一部を開口する（図１（ａ））。３は開口部である。
【００３０】
次いで、第２の工程では、不純物汚染防止のための基板表面を熱酸化して薄い酸化膜４を形成し、その後レジストパタンを用いたウェットエッチングなどで前記開口部３内の少なくともエミッタとなる領域を含む領域以外の酸化膜（一点鎖線で示す）４’を除去する（図１（ｂ））。
【００３１】
第３の工程で再び熱酸化して半導体基板１の表面に薄い酸化膜５を形成する。この時点で少なくとも前記エミッタ領域直下には酸化膜の厚膜部４ａが形成される（図１（ｃ））。
【００３２】
次に第４の工程で、前記厚膜部４ａを含む絶縁膜４をマスクして選択的に不純物を熱拡散させてＮ型埋め込み領域１０を形成する（図１（ｄ））。このとき、Ｎ型埋め込み領域１０の不純物濃度分布は、前記厚膜部４ａが形成されたエミッタ領域直下近傍の領域Ａのみが周囲に比べて不純物濃度が低下している。
【００３３】
ここで、上述した技術を用いたバイポーラトランジスタ、及びその製造方法について、その実施形態を、同一の半導体基板上に、高周波用バイポーラトランジスタと高耐圧用バイポーラトランジスタとを搭載した半導体装置の製造方法を図２〜図６に例示しながら具体的に説明する。なお、図２〜図５に示した断面図は各工程終了時の形状を示しており、使用する符号については、図１と同一の構成要素については同一符号を用いた。
【００３４】
また、ここでは、高周波型ＳｉＧｅバイポーラトランジスタ（以下「Ｈｉ−ＳｉＧｅＨＢＴ」とする）６、及び上述した技術を適用した高耐圧型ＳｉＧｅバイポーラトランジスタ（以下「Ｌｏ−ＳｉＧｅＨＢＴ」とする）７を同一の半導体基板１上に形成する場合の製造プロセスとして説明するが、例えば、同一の前記半導体基板１上に、さらにＰＭＯＳトランジスタ、ＮＭＯＳトランジスタなどを形成することも可能である。なお、図２〜図５において、（ａ）はＨｉ−ＳｉＧｅＨＢＴ６、（ｂ）はＬｏ−ＳｉＧｅＨＢＴ７の製造工程を表す。
【００３５】
（１）第１工程では、先ず、Ｐ型（１００）Ｓｉ基板である半導体基板１上をフッ酸などの薬液による酸化膜除去を行った後に熱酸化を行い、２５０ｎｍ程度の熱酸化膜を形成する。次に、レジストパタンを用いたドライエッチングにより、Ｈｉ−ＳｉＧｅＨＢＴ６、Ｌｏ−ＳｉＧｅＨＢＴ７の各形成領域の酸化膜を開口する（図１（ａ）を参照）。次に、汚染防止用として、酸化膜を５ｎｍ程度熱酸化法で形成する。次に、レジストパタンを用いたドライエッチングにより、Ｌｏ−ＳｉＧｅＨＢＴ７の上記酸化膜の一部を残すように再び開口する（図１（ｂ）を参照）。次に、再び熱酸化により酸化膜を５ｎｍ程度形成することで、Ｌｏ−ＳｉＧｅＨＢＴ７の少なくともエミッタ領域を含むベース領域となる領域の直下に酸化膜の厚膜部４ａが形成される（図１（ｃ）を参照）。
【００３６】
次に、Ｓｂ２Ｏ３を用いたＳｂの固体ソース拡散法により、Ｈｉ−ＳｉＧｅＨＢＴ６、Ｌｏ−ＳｉＧｅＨＢＴ７共にＮ型埋め込み領域１０’、１０を同時に形成する。このとき、Ｌｏ−ＳｉＧｅＨＢＴ７のＮ型埋め込み領域１０のみが、その不純物濃度分布が前記厚膜部４ａが形成されたエミッタ領域直下近傍の領域が周囲に比べて不純物濃度が低下する。他の領域はＨｉ−ＳｉＧｅＨＢＴ６のＮ型埋め込み領域１０’と同様に高濃度のままなので、コレクタの導通にも支障がない。
【００３７】
その後、フッ酸などの薬液により半導体基板１の表面の酸化膜を除去した後、エピタキシャル法でρ＝１．０オームｃｍ、ｔ＝４００ｎｍ程度のＮ型エピタキシャル層８’、８を形成する。次に、これらＮ型エピタキシャル層８’、８の表面に、周知であるＬＯＣＯＳ技術により、３００〜４００ｎｍ程度のフィールド酸化膜９’、９を形成する。
【００３８】
次に、ＬＯＣＯＳ形成時に発生したダメージ層を除去するために、熱酸化により１０ｎｍ程度の酸化膜８０’，８０を形成し、両ＳｉＧｅＨＢＴ６，７の領域にはコレクタ取り出し層としてプラグイン８１’，８１を形成する（図２）。
【００３９】
（２）第２工程では、先ず、減圧ＣＶＤ法などで酸化膜を絶縁膜（図示せず）として１００ｎｍ程度形成した後、８００℃の窒素雰囲気中で１０分程度熱処理を行う。次に、レジストパタンを用いてドライエッチング（寸止め：２５ｎｍ程度の酸化膜を残す）するとともに、フッ酸などの薬液でのウェットエッチングでＮ型エピタキシャル層８’、８の表面にダメージが入らないように前記酸化膜を開口し、Ｎ型エピタキシャル層８’、８を露出させた後、エピタキシャル法によりボロン（Ｂｏｒｏｎ）とゲルマニウム（Ｇｅ）とを含むＰ型半導体層（ＳｉＧｅ層）８３’，８３を形成する。この時、Ｎ型エピタキシャル層８’、８の露出表面には単結晶ＳｉＧｅ層が、その他のＳｉＯ２からなる絶縁膜８２’，８２の表面には多結晶ＳｉＧｅ層が形成される。次に、レジストパタンを用いたドライエッチングにより、両ＳｉＧｅＨＢＴ６，７のベース領域を形成する（図３）。
【００４０】
（３）第三工程では、先ず、減圧ＣＶＤ法などで酸化膜８４’，８４を１００ｎｍ程度形成し、８００℃の窒素雰囲気中で１０分程度の熱処理を行う。
【００４１】
次に、レジストパタンを用いたドライエッチングによりＨｉ−ＳｉＧｅＨＢＴ６のエミッタ領域上の酸化膜８４’を開口する。次に、同レジストパタンを用いて９０ｋｅＶ−２×１０１２ｃｍ−２、３２０ｋｅＶ−２×１０１２ｃｍ−２程度でＰ＋をイオン注入し、ＳｉＧｅ単結晶層の下のＮ型エピタキシャル層８にＮ型ＳＩＣ領域８５を形成し、高周波特性を向上させるためにコレクタ濃度を最適化する。そして、レジストパタンを用いたドライエッチングにより、Ｌｏ−ＳｉＧｅＨＢＴ７のエミッタ領域上の酸化膜８４を開口する。
【００４２】
次に、減圧ＣＶＤ法などで多結晶シリコン８６’，８６を１００ｎｍ、酸化膜を１０ｎｍ程度を順に形成し、４０ｋｅＶ−１×１０１６ｃｍ−２程度でヒ素（Ａｓ）をイオン注入する。イオン注入後、先に形成した１０ｎｍの酸化膜をフッ酸などの薬液で除去し、新たに酸化膜を１００ｎｍ程度形成し、８００℃の窒素雰囲気中で１０分程度熱処理を行ったのち、１０００℃の窒素雰囲気中で１０秒程度のアニール処理としてＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅｌ）を行う。次に、フッ酸などの薬液で熱処理前に形成した１００ｎｍの酸化膜を除去する。
【００４３】
次に、レジストパタンを用いたドライエッチングにより多結晶シリコン８６’，８６を適宜除去してエミッタ電極を形成する。
【００４４】
次に、金属シリサイドを形成する部分、すなわち両ＳｉＧｅＨＢＴ６，７のコレクタ引出し表面とグラフトベース表面の酸化膜をレジストパタンを用いたドライエッチングにより開口し、次いで、コバルト（Ｃｏ）やチタン（Ｔｉ）などの金属膜を１５ｎｍ程度、金属膜酸化防止の膜として窒化チタニウム（ＴｉＮ）を３０ｎｍ程度、順にスパッタを行う。次に、ＲＴＡにより、例えば、５００度の窒素雰囲気中で３０秒程度熱処理を行い、金属シリサイド８７’，８７を形成する。次に、例えばアンモニア過水などの薬液を用いて酸化膜上の未反応金属膜を除去する。次に、ＲＴＡを用いて、例えば、７００℃の窒素雰囲気中で３０秒程度の熱処理を行い、金属シリサイド８７’，８７を低抵抗化する（図４）。
【００４５】
（４）第４工程では、ドライエッチングによるメタルコンタクト形成時の層間膜と金属シリサイドの選択比を取るために、減圧ＣＶＤ法などでＳｉ３Ｎ４を５０ｎｍ程度形成する。次に、これも減圧ＣＶＤ法などで酸化膜を３００ｎｍ程度形成する。
【００４６】
そして、周知の平坦化技術を適用して配線工程を行う。すなわち、ＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）などの層間膜８８を形成し、ＣＭＰ平坦化プロセスを使用して平坦化する。次に、メタルコンタクト９０’，９０を開け、その後、メタル電極９１’，９１、図示しない多層配線や保護膜を形成して（図５）、図６に示すように、同一基板にＨｉ−ＳｉＧｅＨＢＴ６、Ｌｏ−ＳｉＧｅＨＢＴ７が搭載された所望の半導体装置を得ることができる。
【００４７】
また、他の実施形態として、埋め込み領域の形成方法の変形例を採用することもでき、この変形例を示す図７を参照しながら、他の実施形態である第１工程について以下に説明する。
【００４８】
すなわち、第１工程において、Ｐ型（１００）シリコン基板上をフッ酸などの薬液により酸化膜の除去を行った後、熱酸化を行い、２５０ｎｍ程度の厚みで酸化膜からなる絶縁膜２を形成する。
【００４９】
次に、レジストパタンを用いたドライエッチングにより、Ｈｉ−ＳｉＧｅＨＢＴ６、Ｌｏ−ＳｉＧｅＨＢＴ７の両形成領域の前記絶縁膜２が２０ｎｍ程度残るように開口する（図７（ａ））。
【００５０】
次にレジストパタンを用いたウェットエッチングにより、Ｌｏ−ＳｉＧｅＨＢＴ７における２０ｎｍの厚みにエッチングした前記絶縁膜２の一部、すなわち少なくともエミッタ領域となる領域を残して開口する（図７（ｂ））。
【００５１】
そして、再び熱酸化により酸化膜５を５ｎｍ程度形成することで、Ｌｏ−ＳｉＧｅＨＢＴ７のベース領域直下近傍に酸化膜の厚膜部４ａを形成する（図７（ｃ））。
【００５２】
次に、ＳｂＳＯ３を用いたＳｂの固体ソース拡散法により、Ｈｉ−ＳｉＧｅＨＢＴ６、Ｌｏ−ＳｉＧｅＨＢＴ７共にＮ型埋め込み領域１０’、１０を同時に形成するのである（図７（ｄ））。この場合も、Ｌｏ−ＳｉＧｅＨＢＴ７のＮ型埋め込み領域１０のみが、その不純物濃度分布が前記厚膜部４ａが形成されたエミッタ領域直下近傍の領域が周囲に比べて不純物濃度が低下することになる。そして、その後は先の実施形態と同様な作業が行われて第２工程に至る。
【００５３】
以上、本発明を実施の形態を通して説明したが、本発明は上述の実施の形態に限定されるものではなく、本発明の思想の範囲内であるならば、適宜の応用例を含めて全て本発明に含まれる。
【００５４】
【発明の効果】
本発明は、以上説明してきたような形態で実施され、以下の効果を奏する。
【００５５】
（１）請求項１記載の本発明では、請求項１記載の本発明では、半導体基板に形成された埋め込み領域のうち、少なくともエミッタ領域の直下に位置する領域の不純物濃度が、他の領域よりも低濃度化されているバイポーラトランジスタとした。このように、ベース領域直下となる部分のコレクタ濃度を低下させることで、例えばＮ型エピタキシャル層を薄く形成した基板上にも問題なく搭載可能な高耐圧化されたバイポーラトランジスタとなすことができる。
【００５６】
（２）請求項２記載の本発明では、同一の半導体基板上に、高周波用バイポーラトランジスタと高耐圧用バイポーラトランジスタを備えた半導体装置において、前記半導体基板に形成された埋め込み領域のうち、前記高耐圧用トランジスタにおける少なくともエミッタの直下領域の不純物濃度が、他の領域よりも低濃度化されていることとした。したがって、同一の半導体基板上に高周波用と高耐圧用の二種類の縦型バイポーラトランジスタとを備えた半導体装置の需要に対しても、ドライブ能力低下などの不具合のない高品質の半導体装置を特にコスト増となることなく提供することができる。
【００５７】
（３）請求項３記載の本発明では、半導体基板に埋め込み領域を形成する領域のうち、少なくともエミッタ領域となる領域の直下に他領域よりもマスク厚を厚くした厚膜領域を形成し、その後、不純物を拡散することにより、前記厚膜領域の下方域に不純物濃度が局所的に低濃度化された埋め込み領域を形成するバイポーラトランジスタの製造方法とした。したがって、例えばＮ型エピタキシャル層を薄く形成した基板上にも問題なく配設可能な高耐圧化されたバイポーラトランジスタを製造することができる。
【００５８】
（４）請求項４記載の本発明では、同一の半導体基板上に、高周波用バイポーラトランジスタと高耐圧用バイポーラトランジスタとを備えた半導体装置の製造方法において、前記高耐圧用トランジスタの少なくともエミッタとなる領域の直下に、他領域よりもマスク厚を厚膜とした厚膜領域を形成し、その後、不純物を拡散することにより、前記厚膜領域の下方域に不純物濃度が局所的に低濃度化された埋め込み領域を形成することとした。したがって、設計上、同一の半導体基板上に高周波用と高耐圧用の二種類の縦型バイポーラトランジスタを搭載する必要が生じても、ドライブ能力の低下や、製造工程の増加などの課題を残すことなく、高品質な半導体装置の製造が可能となる。
【図面の簡単な説明】
【図１】本実施の形態に係るバイポーラトランジスタの製造方法における埋め込み領域の形成方法の工程を示す説明図である。
【図２】本実施の形態に係る半導体装置の製造工程を示す説明図である。
【図３】本実施の形態に係る半導体装置の製造工程を示す説明図である。
【図４】本実施の形態に係る半導体装置の製造工程を示す説明図である。
【図５】本実施の形態に係る半導体装置の製造工程を示す説明図である。
【図６】本実施の形態に係る半導体装置の断面視による説明図である。
【図７】埋め込み領域の形成方法における他の実施形態を示す説明図である。
【図８】従来のバイポーラトランジスタの断面視による説明図である。
【図９】従来の埋め込み領域の形成方法を示す説明図である。
【図１０】Ｎ型エピタキシャル層を薄くした半導体基板に高耐圧用のＳｉＧｅＨＢＴを搭載した例を示す説明図である。
【符号の説明】
１  半導体基板
２  絶縁膜
４  酸化膜
４ａ  厚膜部
５  酸化膜
６  Ｈｉ−ＳｉＧｅＨＢＴ
７  Ｌｏ−ＳｉＧｅＨＢＴ
８  Ｎ型エピタキシャル層
８’  Ｎ型エピタキシャル層
１０  Ｎ型埋め込み領域
１０’  Ｎ型埋め込み領域
【図１】
2004363267.tif 000003
【図２】
2004363267.tif 000004
【図３】
2004363267.tif 000005
【図４】
2004363267.tif 000006
【図５】
2004363267.tif 000007
【図６】
2004363267.tif 000008
【図７】
2004363267.tif 000009
【図８】
2004363267.tif 000010
【図９】
2004363267.tif 000011
【図１０】
2004363267.tif 000012