(57)【要約】【課題】短時間に見られる光検出用ＴＦＴ特性（抵抗値）の変動を抑制することができる画像読み取り装置を提供する。【解決手段】光検出用ＴＦＴ７と画素容量１７とを有する光量変換素子としてのセンサ基板２０と、上記光検出用ＴＦＴ７のゲート電極に電圧を印加して、該光検出用ＴＦＴ７をオン状態あるいはオフ状態に駆動する駆動ＩＣ１９とを備える。上記駆動ＩＣ１９は、任意の期間、上記光検出用ＴＦＴ７のゲート電極に対して、該光検出用ＴＦＴ７をオフ状態にする電圧の平均の極性とは逆極性の電圧を印加する。【選択図】　図１
2004147102.tif 000002
【特許請求の範囲】
【請求項１】
光応答性を有する薄膜トランジスタを光検出素子として利用する画像読み取り装置において、
上記薄膜トランジスタのゲート電極に電圧を印加して、該薄膜トランジスタをオン状態あるいはオフ状態に駆動する駆動手段を備え、
上記駆動手段は、任意の期間、上記ゲート電極に対して、上記薄膜トランジスタをオフ状態にする電圧の平均の極性とは逆極性の電圧を印加することを特徴とする画像読み取り装置。
【請求項２】
上記任意の期間は、画像読み取りを行なわない期間であることを特徴とする請求項１記載の画像読み取り装置。
【請求項３】
上記任意の期間において電圧を印加する時間は、上記薄膜トランジスタの明電流の相対変化を示す比が０．９〜１．１の範囲に入るように設定されていることを特徴とする請求項１記載の画像読み取り装置。
【請求項４】
上記の任意の期間は、上記薄膜トランジスタが駆動している全期間の３％〜３０％の期間であることを特徴とする請求項１記載の画像読み取り装置。
【請求項５】
画像を任意の周期で連続して読み取る場合、該周期が０．１Ｈｚ〜１０Ｈｚであることを特徴とする請求項１記載の画像読み取り装置。
【請求項６】
上記光検出素子は、画素を選択するための画素選択素子を兼ねていることを特徴とする請求項１記載の画像読み取り装置。
【請求項７】
上記任意の期間にゲート電極に印加する電圧の電位が、上記薄膜トランジスタがオン状態となる電圧の電位と等しくなるように設定されていることを特徴とする請求項１記載の画像読み取り装置。
【請求項８】
光応答性を有する薄膜トランジスタと該薄膜トランジスタに接続された蓄積容量とを有する光電変換素子による光電変換量を検出することにより原稿画像を読み取る画像読み取り方法において、
上記蓄積容量に電荷を所定量充電する第１のステップと、
上記蓄積容量への電荷の充電完了後に、上記薄膜トランジスタをオフ状態にして該薄膜トランジスタへの光照射により上記蓄積容量に充電された電荷を放電する第２のステップと、
上記電荷の放電後に上記蓄積容量の残存電荷量を求めて、上記光電変換素子の光電変換量を検出する第３のステップとの３つのステップを画像読み取りの１周期としたとき、
上記第３のステップから次の周期の第１のステップに移行する期間内に、上記薄膜トランジスタのゲート電極に対して、該薄膜トランジスタをオフ状態にする電圧の平均の極性とは逆極性の電圧を印加する第４のステップを実行することを特徴とする画像読み取り方法。
【請求項９】
上記第４のステップにおいてゲート電極に電圧を印加する時間は、上記薄膜トランジスタの明電流の相対変化を示す比が０．９〜１．１の範囲に入るように設定されていることを特徴とする請求項８記載の画像読み取り方法。
【請求項１０】
上記第４のステップは、複数周期に１回の割合で実行されることを特徴とする請求項８記載の画像読み取り方法。
【請求項１１】
上記第４のステップは、上記薄膜トランジスタが駆動している全期間の３〜３０％に相当する期間に実行されることを特徴とする請求項８記載の画像読み取り方法。
【請求項１２】
上記周期が、０．１Ｈｚ〜１０Ｈｚであることを特徴とする請求項８記載の画像読み取り方法。
【請求項１３】
上記第４のステップにおいてゲート電極に印加する電圧の電位が、上記薄膜トランジスタをオン状態にする際の電圧の電位に等しくなるように設定されていることを特徴とする請求項８記載の画像読み取り方法。
【請求項１４】
上記第４のステップにおけるゲート電極への電圧の印加を、次の周期の第１のステップにおける蓄積容量に電荷を所定量充電する期間に行なうことを特徴とする請求項８記載の画像読み取り方法。
【請求項１５】
上記薄膜トランジスタは、画素を選択するための画素選択素子と光検出素子とを兼ねていることを特徴とする請求項８記載の画像読み取り方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光応答性を有する薄膜トランジスタを光検出素子として用いた画像読み取り装置および画像読み取り方法に関するものである。
【０００２】
【従来の技術】
近年、原稿や写真を読み取る密着型の画像読み取り装置として、ライン状（Ｘ方向）に画素配列されたリニアセンサ（ＣＣＤリニアセンサなど）を用いて、ラインスキャン（Ｙ方向）を行なうことで２次元画像を読み取ることができるフラットベッドスキャナが普及している。
【０００３】
ところが、このようなリニアセンサを用いたスキャナは、２次元画像を読み取るためのメカニカルなスキャン機構を備えているために、薄型軽量化に限界があり、読み取り速度を向上させることも困難であるといった課題を抱えている。
【０００４】
そこで、画像読み取り装置の薄型軽量化、読み取り速度の向上を目的として、光検出素子（フォトダイオード、フォトトランジスタなど）とスイッチング素子（薄膜トランジスタなど）を２次元状に配列させたアクティブマトリクス型の二次元イメージセンサ（画像読み取り装置）が開発されている。
【０００５】
この方法によれば、メカニカルなスキャン機構を用いずに２次元画像を読み取ることができるために、従来のＣＣＤラインセンサを用いた「フラットベッドスキャナ」に比べて、厚み、重さ、読み取り速度をそれぞれ１／１０以下にすることができ、使い勝手の良い画像読み取り装置を実現することができる、
上記のようなアクティブマトリクス型の画像読み取り装置として、例えば、特許文献１（実開平２−８０５５号公報）に開示されているアクティブマトリク型画像読み取り装置がある。
【０００６】
上記アクティブマトリクス型画像読み取り装置に使用されるアクティブマトリクスアレイ（アクティブマトリクス基板）は、例えば本願発明の図２１に示すように、ＸＹマトリクス状に画素が配列されており、各画素には、光検出用の薄膜トランジスタ（光検出用ＴＦＴと称する）とスイッチング用の薄膜トランジスタ（スイッチング用ＴＦＴと称する）、及び画素容量（蓄積容量）が備えられている。
【０００７】
図３２は、上記の各画素の光検出用ＴＦＴの特性を示す図である。ＴＦＴがオフ（ソースドレイン間電極が高抵抗になる状態）になるようゲート電極の電圧をＶｇｌに設定した状態で、原稿面からの反射光がＴＦＴに入射すると、ソースドレイン間の電流が暗電流（Ｉｄａｒｋ）から明電流（Ｉｐｈｏｔｏ）に増加する。すなわちＴＦＴの抵抗値が低抵抗化する。
【０００８】
なお、ＴＦＴのオフ状態におけるソースドレイン間電流の光応答を利用する光検出原理については、特許文献２（特開昭５８−１８９７８号公報）に開示されている。この原理を利用すると、原稿面などの被写体の明るさ、即ち光の反射率によってＩｐｈｏｔｏの大きさが変化するため、このＩｐｈｏｔｏの差によって各画素の蓄積容量に蓄積される（又は蓄積容量から放電される）電荷量に差が生じる。そして、その蓄積容量の電荷量分布（面内分布）を、アクティブマトリクス基板のスイッチング用ＴＦＴを用いて順次読み出すことで、被写体の２次元情報を得ることができる仕組みになっている。
【０００９】
【特許文献１】
実開平２−８０５５号公報（公開日１９９０年１月１８日）
【００１０】
【特許文献２】
特開昭５８−１８９７８号公報（公開日１９８３年２月３日）
【００１１】
【特許文献３】
特開平６−３４７７５３号公報（公開日１９９４年１２月２２日）
【００１２】
【特許文献４】
特開２００２−１５１６６９号公報（公開日２００２年５月２４日）
【００１３】
【発明が解決しようとする課題】
一般に、ＴＦＴは、半導体材料としてａ−Ｓｉ（アモルファスシリコン）やｐｏｌｙ−Ｓｉ（多結晶シリコン）が用いられ、ゲート絶縁膜としてプラズマＣＶＤ成膜のＳｉＮやＳｉＯ２が用いられる。このＴＦＴは、ゲート電極にバイアスストレスが印加された状態で長期間駆動することで、ゲート絶縁膜、あるいはゲート絶縁膜と半導体膜の界面へのキャリアの注入が生じ、Ｖｔｈ（閾値電圧）のシフトが生じることが知られており、これを用いた表示装置やＸ線撮像装置の寿命に影響を与えることが指摘されている。
【００１４】
例えば、ＴＦＴを表示装置のスイッチング素子（アドレス素子）と使用する場合には、長期的な使用のなかで、ＴＦＴのＶｔｈがシフトしていくと、表示性能の劣化が生じてくるために問題となる。このため、例えは、特許文献３（特開平６−３４７７５３号公報）には、ＴＦＴのＶｔｈシフトを回復させるために、表示装置がオン状態の時にゲート電極に印加されるバイアスとは逆極性の電圧を、表示装置がオフの状態の時にゲート電極に印加する解決方法が開示されている。
【００１５】
一方、ＴＦＴをＸ線撮像装置のスイッチング素子（アドレス素子）として使用する場合には、ＴＦＴのＶｔｈがシフトすることで検出信号のダイナミックレンジが小さくなり、微弱な信号の検出が不安定になるといった問題が発生する。このため、例えば、特許文献４（特開２００２−１５１６６９号公報）には、ＴＦＴのＶｔｈシフトを抑制するために、動作時にゲート電極に印加されるバイアスとは逆極性の電圧を、非動作時にゲート電極に印加する解決方法が開示されている。
【００１６】
このようなＴＦＴのＶｔｈシフト現象は、ＴＦＴを表示装置あるいはＸ線撮像装置のスイッチング素子として用いた場合であって、長期間使用した場合に問題視されてきたものであった。また、対策としては、装置の長期使用の観点から、装置寿命内でのＶｔｈシフト回復又は抑制の試みがなされてきた。
【００１７】
ところで今回，上述のようにＴＦＴをスイッチング素子（アドレス素子）として使用する場合に限らず、光検出素子（光検出用ＴＦＴ）として使用する場合にも、類似の問題が発生することを、本願発明者等は見出した。
【００１８】
具体的には、光検出用ゲート電極にＶｇｌ（即ち負バイアス）を印加すると、ＩｄａｒｋやＩｐｈｏｔｏの値が徐々に増加する変動、すなわちＴＦＴの抵抗値が徐々に低抵抗化する変動が見られた。しかも、これまで問題視されてきた長期的なレンジでのＶｔｈのシフトではなく、極めて短時間に発生する抵抗値変動が観察された。プローブを用いたＴＦＴ単体の測定によれば、この抵抗値変動は、図３３に示すように、ゲート電圧をＶｇｌ（ここでは−１０Ｖ）に印加した直後から始まり１５分間で約２０％以上抵抗値が低下することが判明した。
【００１９】
従来のような表示装置やＸ線撮像装置のスイッチング素子として用いられるＴＦＴの場合、ＴＦＴは線順次アドレスを行なうためのスイッチとして用いられているだけであるから、ＴＦＴの抵抗値がある基準以上（又は基準以下）を満たしていれば使用上問題にならない。このため、従来は、１５分程度の短時間に発生するＴＦＴの抵抗値変動は全く問題視されることがなかった。
【００２０】
ところが、ＴＦＴを光検出素子に用いた画像読み取り装置の場合、ＴＦＴの抵抗値シフトは、そのまま検出信号の変動として現れてしまうことになる。このため次のような問題が発生する。
【００２１】
通常、画像読み取り装置では、使用前（例えば装置の電源投入直後など）にキャリブレーション操作を行ない、光検出用ＴＦＴ素子の感度や、階調特性に対する補正データを取得する。そして、次のステップで、本番の画像の読み取りを行ない、先の補正データを基に画像の補正処理を行なう。
【００２２】
ところが、上述のように、光検出用ＴＦＴの抵抗値が短時間で変動すると、最初のキャリブレーション操作で取得した補正データでは適切な画像補正処理ができなくなってしまうといった問題が生じる。この対策として、頻繁に（例えば、画像取得毎に）キャリブレーションをやり直すといった方法も考えられるが、この方法では、画像読み取り装置の操作性を著しく低下させるため好ましくない。
【００２３】
また、ＴＦＴの短期変動の影響が蓄積されていくと、復元し難い大きな変動になってしまう恐れがあり長期的な信頼性にも影響を与えかねない。
【００２４】
従って、ＴＦＴを光検出素子（光検出用ＴＦＴ）として用いる場合には、短時間（１５分程度）の連続動作で観測されるＴＦＴの抵抗値変動を、少なくとも１０％以内に抑制することが求められ、何らかの対策が必要なことが判明した。
【００２５】
本発明は、上記の問題点に鑑みなされたものであって、その目的は、短時間に見られる光検出用ＴＦＴ特性（抵抗値）の変動を抑制することができる画像読み取り装置および画像読み取り方法を提供することにある。
【００２６】
【課題を解決するための手段】
本発明の画像読み取り装置は、上記の課題を解決するために、光応答性を有する薄膜トランジスタを光検出素子として利用する画像読み取り装置において、上記薄膜トランジスタのゲート電極に電圧を印加して、該薄膜トランジスタをオン状態あるいはオフ状態に駆動する駆動手段を備え、上記駆動手段は、任意の期間、上記ゲート電極に対して、上記薄膜トランジスタをオフ状態にする電圧の平均の極性とは逆極性の電圧を印加することを特徴としている。
【００２７】
上記の構成によれば、任意の期間、ゲート電極に対して、上記薄膜トランジスタをオフ状態にする電圧の平均の極性とは逆極性の電圧を印加することで、薄膜トランジスタをオフ状態にする電圧がゲート電極に印加され続けた場合に生じる不具合、すなわち薄膜トランジスタの抵抗値の短期変動を抑制することができる。
【００２８】
このように、光検出素子として使用する薄膜トランジスタの抵抗値の短期変動を抑制することで、該薄膜とトランジスタの感度や、階調特性に対する補正データを取得するために行なわれるキャリブレーション操作で取得した補正データを適切に補正することができる。
【００２９】
このときの補正データとしては、装置の電源投入直後に行なわれるキャリブレーション操作で取得した最初の補正データを使用することができるので、従来のように、頻繁にキャリブレーション操作を行なう必要がなくなる。
【００３０】
さらに、薄膜トランジスタの抵抗値の短期変動の影響が蓄積されていくことがないので、復元し難い大きな変動になってしまう虞がなくなり、長期的な信頼性を得ることができる。
【００３１】
したがって、長期的に安定した画像読み取りを行なうことが可能となり、この結果、画像読み取り装置の操作性や信頼性が向上するといった効果を奏する。
【００３２】
上記の任意の期間としては、画像読み取りに影響を与えないように、画像読み取りを行なわない期間であることが好ましい。
【００３３】
通常、光検出用に薄膜トランジスタを使用する場合、光検出精度を考慮すれば、該薄膜トランジスタの抵抗値の短期変動は、少なくとも１０％以内に抑制する必要がある。
【００３４】
そこで、薄膜トランジスタの抵抗値の短期変動を１０％以内に抑制するには、以下のようにすればよい。
【００３５】
上記任意の期間において電圧を印加する時間を、上記薄膜トランジスタの明電流の相対変化を示す比が０．９〜１．１の範囲に入るように設定するようにすればよい。
【００３６】
また、上記の任意の期間を、上記薄膜トランジスタが駆動している全期間の３％〜３０％の期間にすればよい。
【００３７】
さらに、画像を任意の周期で連続して読み取る場合、該周期を０．１Ｈｚ〜１０Ｈｚにすればよい。
【００３８】
また、上記光検出素子は、画素を選択するための画素選択素子を兼ねていてもよい。
【００３９】
この場合、構造が簡単で高精細な画像読み取り装置を実現できると共に、装置の操作性や信頼性を向上させることができる。
【００４０】
さらに、上記任意の期間にゲート電極に印加する電圧の電位が、上記薄膜トランジスタがオン状態となる電圧の電位と等しくなるように設定されていてもよい。
【００４１】
この場合、薄膜トランジスタをオンさせる時と、補償信号となる電圧を印加するときの電位を共通化できるので、ゲート電極に印加する電圧を共通にすることができる。
【００４２】
したがって、電圧を複雑に切り替える構成が必要なくなるので、ゲート電極を駆動するためのドライバの構成を簡略化でき、この結果、装置の小型化や省電力化を図ることが可能となる。
【００４３】
本発明の画像読み取り方法は、上記の課題を解決するために、光応答性を有する薄膜トランジスタと該薄膜トランジスタに接続された蓄積容量とを有する光電変換素子による光電変換量を検出することにより原稿画像を読み取る画像読み取り方法において、上記蓄積容量に電荷を所定量充電する第１のステップと、上記蓄積容量への電荷の充電完了後に、上記薄膜トランジスタをオフ状態にして該薄膜トランジスタへの光照射により上記蓄積容量に充電された電荷を放電する第２のステップと、上記電荷の放電後に上記蓄積容量の残存電荷量を求めて、上記光電変換素子の光電変換量を検出する第３のステップとの３つのステップを画像読み取りの１周期としたとき、上記第３のステップから次の周期の第１のステップに移行する期間内に、上記薄膜トランジスタのゲート電極に対して、該薄膜トランジスタをオフ状態にする電圧の平均の極性とは逆極性の電圧を印加する第４のステップを実行することを特徴としている。
【００４４】
上記の構成によれば、薄膜トランジスタのゲート電極に対して、該薄膜トランジスタをオフ状態にする電圧の平均の極性とは逆極性の電圧を印加することで、薄膜トランジスタをオフ状態にする電圧がゲート電極に印加され続けた場合に生じる不具合、すなわち薄膜トランジスタの抵抗値の短期変動を抑制することができる。
【００４５】
このように、光検出素子として使用する薄膜トランジスタの抵抗値の短期変動を抑制することで、該薄膜とトランジスタの感度や、階調特性に対する補正データを取得するために行なわれるキャリブレーション操作で取得した補正データを適切に補正することができる。
【００４６】
このときの補正データとしては、装置の電源投入直後に行なわれるキャリブレーション操作で取得した最初の補正データを使用することができるので、従来のように、頻繁にキャリブレーション操作を行なう必要がなくなる。
【００４７】
さらに、薄膜トランジスタの抵抗値の短期変動の影響が蓄積されていくことがないので、復元し難い大きな変動になってしまう虞がなくなり、長期的な信頼性を得ることができる。
【００４８】
したがって、長期的に安定した画像読み取りを行なうことが可能となり、この結果、画像読み取り装置の操作性や信頼性が向上するといった効果を奏する。
【００４９】
しかも、画像読み取りのための第１ステップから第３のステップで構成される周期の間、すなわち、第３のステップから次の周期の第１のステップに移行する期間内に、上記逆極性の電圧が印加されるようになるので、画像読み取りに影響を与えることがない。
【００５０】
したがって、連続して画像を読み取る場合であっても、画像読み取りに悪影響を与えずに、安定した画像読み取りを行なうことが可能となり、この結果、画像読み取り装置の操作性や信頼性が向上するといった効果を奏する。
【００５１】
上記第４のステップは、複数周期に１回の割合で実行されるようにしてもよい。
【００５２】
この場合、第４のステップを実行しない第３のステップから次の周期の第１のステップまでの期間を短くすることができるので、連続して画像読み取る場合に、第４のステップを実行するまでの間、読み取った画像に連続性を持たせることが可能となる。
【００５３】
上述のように、光検出用に薄膜トランジスタを使用する場合、光検出精度を考慮すれば、該薄膜トランジスタの抵抗値の短期変動は、少なくとも１０％以内に抑制する必要がある。
【００５４】
そこで、薄膜トランジスタの抵抗値の短期変動を１０％以内に抑制するには、以下のようにすればよい。
【００５５】
上記第４のステップにおいてゲート電極に電圧を印加する時間を、上記薄膜トランジスタの明電流の相対変化を示す比が０．９〜１．１の範囲に入るように設定するようにすればよい。
【００５６】
また、上記第４のステップを、上記薄膜トランジスタが駆動している全期間の３％〜３０％の期間に実行すればよい。
【００５７】
さらに、上記周期を０．１Ｈｚ〜１０Ｈｚにすればよい。
【００５８】
また、上記薄膜トランジスタは、画素を選択するための画素選択素子と光検出素子とを兼ねていてもよい。
【００５９】
この場合、構造が簡単で高精細な画像読み取り装置を実現できると共に、装置の操作性や信頼性を向上させることができる。
【００６０】
さらに、上記任意の期間にゲート電極に印加する電圧の電位が、上記薄膜トランジスタがオン状態となる電圧の電位と等しくなるように設定されていてもよい。
【００６１】
この場合、薄膜トランジスタをオンさせる時と、補償信号となる電圧を印加するときの電位を共通化できるので、ゲート電極に印加する電圧を共通にすることができる。
【００６２】
したがって、電圧を複雑に切り替える構成が必要なくなるので、ゲート電極を駆動するためのドライバの構成を簡略化でき、この結果、装置の小型化や省電力化を図ることが可能となる。
【００６３】
また、上記第４のステップにおいてゲート電極に電圧を、次サイクルの第１のステップにおける蓄積容量に電荷を所定量充電する期間に印加するようにしてもよい。
【００６４】
この場合、第４のステップを実行するための期間を設ける必要がないので、第３のステップから次の周期の第１のステップまでの期間を短くすることができる。
【００６５】
これにより、画像を連続して読み取る場合に、読み取り速度を向上させることができ、装置の操作性の向上を図ることが可能となる。
【００６６】
【発明の実施の形態】
本発明の実施の形態を説明する前に、本願発明の原理について、図２８ないし図３１を参照しながら以下に説明する。
【００６７】
本願発明者らは、上述の課題欄で説明した「短時間に観測されるＴＦＴの抵抗値変動」が、長期間使用で見られる従来のＴＦＴのＶｔｈシフトに対する対策と同様に、動作時にゲート電極に印加されているバイアスの平均極性とは逆の極性を有する電圧（補償信号または補償パルス）をゲート電極に印加することで抑制できるものと考え、以下に示すような基礎実験を行なった。
【００６８】
図２８は、実験用に光検出用ＴＦＴのゲート電極に印加した信号波形である。上記信号波形は、ゲート電極にはオフ電圧（Ｖｇｌ）が印加され、３フレーム／秒の周期で、１フレームに一回、逆極性の補償信号が印加される信号波形を示している。本実験では、逆極性の補償信号の時間（補償信号期間）Ａをパラメータとして、ＴＦＴの抵抗値変動の挙動を観測した。
【００６９】
なお、本実験に用いた光検出用ＴＦＴの構造は、図３０に示すように、ボトムゲート型ＴＦＴである。すなわち、ガラス基板等からなる基板上に、ゲート電極が設けられ、上記ゲート電極の上には、ゲート絶縁膜が形成され、さらに、上記ゲート絶縁膜上には、上述したチャネル部となる感光性半導体膜としての半導体層（ａ−Ｓｉ）が形成され、この半導体層上には、コンタクト層と、ソース電極及びドレイン電極が形成されている。そして、光検出用ＴＦＴ全体を覆うように保護膜が形成されている。
【００７０】
図２９は、図２８で示した信号波形を印加した前後における、図３０に示した構成の光検出用ＴＦＴの特性変動（抵抗値変動）に伴う明電流（Ｉｐｈｏｔｏ）の相対変化を示すグラフである。このグラフでは、横軸に補償信号期間Ａ、縦軸にＴＦＴの明電流（Ｉｐｈｏｔｏ）の相対変化を示す。
【００７１】
なお、光検出用ＴＦＴの明電流（Ｉｐｈｏｔｏ）の値は、該光検出用ＴＦＴのゲート電圧Ｖｇが−１０Ｖ、ソースドレイン間電圧Ｖｓｄが１Ｖ、該光検出用ＴＦＴのチャネル部への光照射が１０００ｌｘの時の値である。また、図２８で示した信号波形の印加条件（ストレス印加条件）は、光照射無しの状態で１５分間連続印加である。
【００７２】
図２９に示すグラフから明らかなように、補償信号期間Ａを１０〜１００ｍｓｅｃ、好ましくは３３ｍｓｅｃ前後に設定することで、ゲート電極への１５分間の信号印加に対して、光検出用ＴＦＴの明電流（Ｉｐｈｏｔｏ）の相対変化を１０％以下に抑制できることが判明した。なお、実験的に最初の１５分程度の変化が大きく、それ以上の時間では、変動が飽和していく傾向があることが判っている。
【００７３】
換言すれば、補償信号（逆極性）の印加時間が、１フレーム期間に対して、３〜３０％、好ましくは１０％前後となるように、ゲート電極への入力波形を設定すると良い。
【００７４】
次に、１フレーム期間に対する補償信号期間Ａが１／１０になるようにデューティ比を固定した状態で、フレーム周波数をパラメータとして同様の実験を行なった。このとき、光照射無しで１５分間連続して電圧Ｖｇを印加し、Ｉｐｈｏｔｏの測定条件としては、図２９に示す条件と同じにした。この結果、図３１に示すように、画像読み取りの実用的な読み取りサイクル（周期）と考えられる０．１Ｈｚ〜１０Ｈｚでは、光検出用ＴＦＴの明電流（Ｉｐｈｏｔｏ）の相対変化は略同じ傾向に保たれることが確認された。
【００７５】
従って、光検出用ＴＦＴは、通常オフ状態となるようにゲート電極に電圧Ｖｇｌが印加されているが、３％〜３０％、好ましくは１０％前後の割合で、逆極性の補償信号を印加するようなシーケンスを採用することで、懸念していた短時間に観測される光検出用ＴＦＴの抵抗値変動を抑制できることが明確になった。
【００７６】
なお、ここで求めた補償信号の印加期間は、必ずしも１フレームに１回の割合で設ける必要はなく、１フレームに複数回であっても良い、複数フレームに１回設ける場合であっても良い。即ち、補償信号は、光検出用ＴＦＴを用いて画像読み取りを行なう全期間（光検出用ＴＦＴが駆動している全期間）に対して、平均として３％〜３０％、好ましくは１０％前後の期間ゲート信号に印加されていれば良い。
【００７７】
以下に、本願発明を具体的に装置に適用した例について説明する。
【００７８】
〔実施の形態１〕
本発明の一実施の形態について説明すれば、以下の通りである。
【００７９】
なお、本実施の形態では、本発明の画像読み取り装置を二次元イメージセンサに適用した例について説明する。
【００８０】
まず、上記二次元イメージセンサに用いられる光検出用ＴＦＴ（フォトセンサ）について説明し、続いて、二次元イメージセンサについて説明する。
【００８１】
上記フォトセンサは、基本的には、逆スタガー型薄膜トランジスタ（ＴＦＴ）の構成となっている（上部ゲート電極が光透過性の材質ならば、スタガー型薄膜トランジスタの構成となってもよい）。すなわち、図３に示すように、光検出用ＴＦＴ７は、ガラス等からなる透明な絶縁性基板（透明基板）９上に、アルミニウム（Ａｌ），タンタル（Ｔａ）等からなるボトムゲート電極１１が形成されており、このボトムゲート電極１１及び絶縁性基板９を覆うように、窒化シリコン（ＳｉＮ）からなるゲート絶縁膜（保護層）１３が形成されている。
【００８２】
上記ボトムゲート電極１１上には、ゲート電極１１と対向する位置に、ｉ型アモルファス・シリコン（ｉ−ａ−Ｓｉ）で形成された半導体層（感光性半導体層）１２が形成されており、この半導体層１２を挟んで、該半導体層１２上に所定の間隔を有して相対向する位置にソース電極１０及びドレイン電極１５が形成されている。
【００８３】
これらソース電極１０及びドレイン電極１５は、それぞれｎ＋　シリコン層４を介して半導体層１２と接続されている。
【００８４】
ソース電極１０及びドレイン電極１５の上部には保護絶縁膜１４が形成され、これらによりトランジスタ（逆スタガー型薄膜トランジスタ）が構成されている。
【００８５】
この光検出用ＴＦＴ７に対して、絶縁性基板９側のバックライトユニット１８から照射光２が照射され、この照射光２が開口部６を透過し、原稿１に反射して、半導体層１２に照射される。
【００８６】
そして、光検出用ＴＦＴ７は、ボトムゲート電極１１に印加する電圧を制御することにより、導通状態と非導通状態を制御することができる。例えば、光検出用ＴＦＴ７のボトムゲート電極１１に正電圧を印加すると、半導体層１２にｎチャンネルが形成され、ここで、ソース電極１０−ドレイン電極１５間に電圧を印加すると、電流が流れる。
【００８７】
上記光検出用ＴＦＴ７のゲート電圧とソースドレイン電流との関係は、図３２に示すグラフのようになる。
【００８８】
次に、上記構成の光検出用ＴＦＴ７を用いた２次元イメージセンサについて、図２を参照しながら以下に説明する。
【００８９】
図２は、２次元イメージセンサの概略構成ブロック図を示している。なお、ここで説明する２次元イメージセンサは、密着型のイメージセンサを示す。また、本実施の形態では、二次元のイメージセンサについて説明するが、本発明の画像読み取り装置は、１次元のイメージセンサであってもよい。
【００９０】
本実施の形態に係る２次元イメージセンサは、図２に示すように、マトリクス状に配列された複数の画素（図示せず）を有し、センサ部（フォトセンサ）を構成する平板状のセンサ基板（光電変換素子）２０を備えており、該センサ基板２０の外周には、複数の駆動（駆動手段）ＩＣ１９…と、複数の検出ＩＣ（光電変換量検出手段）２５…とが接続されている。
【００９１】
駆動ＩＣ１９は、センサ基板２０に画素毎に設けられた後述する光検出用ＴＦＴ７（図１参照）を駆動するものであって、センサ基板２０に設けられたゲートライン２２…に接続されている。ゲートライン２２…のライン数は、センサ基板２０の大きさや、画素ピッチにもよるが、数百〜数千ラインであり、これらゲートライン２２…を、複数個の駆動ＩＣ１９…で分担している。この場合、１つの駆動ＩＣ１９の出力数は、例えば数百となる。
【００９２】
これら各駆動ＩＣ１９は、駆動プリント基板２１に実装されており、各駆動ＩＣ１９と駆動プリント基板２１とで、駆動回路２８を構成している。
【００９３】
駆動プリント基板２１は、コントロール・通信基板（光照射制御手段を含む）２４に接続されており、駆動ＩＣ１９の制御及びコントロール・通信基板２４とのインターフェイスを行う回路を搭載している。
【００９４】
一方、検出ＩＣ２５は、センサ基板２０に設けられた光検出用ＴＦＴ７が駆動した結果得られた、センサ基板２０からの出力を検出するものである。各検出ＩＣ２５は、センサ基板２０のデータライン２３…に接続されている。データライン２３…のライン数も、センサ基板２０の大きさや、画素ピッチによるが、数百〜数千ラインであり、これらデータライン２３…からの出力の検出を、複数個の検出ＩＣ２５…で分担している。１つの検出ＩＣ２５の入力数は、例えば数百となる。
【００９５】
これら各検出ＩＣ２５は、検出プリント基板（画像情報出力手段）２６に実装されており、各検出ＩＣ２５と検出プリント基板２６とで、検出回路（検出手段）２９を構成している。
【００９６】
検出プリント基板２６は、コントロール・通信基板２４と接続されており、検出ＩＣ２５の制御及びコントロール・通信基板２４とのインターフェイスを行う回路を搭載している。
【００９７】
コントロール・通信基板２４は、ＣＰＵやメモリ等、センサ基板２０のライン読み出し走査やフレーム周期と同期を持たない信号を扱う回路が搭載された構成で、外部回路との通信及び、光電変換装置全般の制御を行うものである。
【００９８】
バックライトユニット１８は、ＬＥＤ、光導光板、光拡散板より構成される。
【００９９】
ＬＥＤの点燈・消灯は、コントロール・通信基板２４により制御される。
【０１００】
上記センサ基板２０は、例えば図４に示すように、画素毎にスイッチング用ＴＦＴと光検出用ＴＦＴを配置したものではなく、１つの薄膜トランジスタ（光検出用ＴＦＴ７）でスイッチング用ＴＦＴと光検出用ＴＦＴを兼用した構造となっている。
【０１０１】
したがって、上記センサ基板２０は、１つの薄膜トランジスタで画素選択機能を有するスイッチング用ＴＦＴとフォトセンサ機能を有する光検出用ＴＦＴとを兼用している。
【０１０２】
上記センサ基板２０において、駆動回路５１は、図２に示す駆動プリント基板２１と駆動ＩＣ１９…とで構成され、読出し回路５２は、図２に示す検出プリント基板２６と検出ＩＣ２５…とで構成され、ゲートライン２２には、各光検出用ＴＦＴ７のゲート電極が接続され、データライン２３には、各光検出用ＴＦＴ７のソース電極が接続されている。なお、図４に示すセンサ基板２０では、電荷蓄積容量としての画素容量１７に接続された容量配線５３が設けられている。また、この容量配線５３は、電源（Ｖｃｓ）に接続されており、後述する画素容量１７のプリチャージの際に使用される。
【０１０３】
上記センサ基板２０では、図４に示すように、単位画素当たりに、機能兼用ＴＦＴである光検出用ＴＦＴ７と画素容量１７とが１つずつ配設されている。
【０１０４】
以下に、上記読出し回路５２を構成する検出ＩＣ２５の詳細について説明する。
【０１０５】
上記検出ＩＣ２５は、図１に示すように、内部に、積分アンプ３３、ローパスフィルタ３４、増幅アンプ３５、サンプルホールド回路３６等を、該検出ＩＣ２５が検出するライン数分（例えば数百ライン）備え、サンプルホールド回路３６の後段に、アナログマルチプレクサ３７と、Ａ／Ｄ（アナログ／デジタル）変換回路３８とを、１つずつ備えている。
【０１０６】
また、この検出ＩＣ２５では、各構成回路のオフセット及びノイズを除去するために、二重相関サンプリングを行うようになっている。
【０１０７】
このような構成の検出ＩＣ２５において、データライン２３を通って検出ＩＣ２５に入力した補助容量１７の電荷は、まず、負入力として積分アンプ３３に入力され、これにて、積分アンプ３３からは、入力した電荷に比例した電位が出力される。また、積分アンプ３３の正入力には、基準電圧（Ｖｒｅｆ）３２が接続されている。
【０１０８】
上記積分アンプ３３の出力は、ノイズを低減するために設けられたローパスフィルタ３４を通って増幅アンプ３５に入力し、所定倍に増幅されて出力される。
【０１０９】
そして、増幅アンプ３５の出力は、サンプルホールド回路３６に入力して一旦保持され、保持された値は、アナログマルチプレクサ３７の複数入力の１入力に出力される。
【０１１０】
アナログマルチプレクサ３７の出力は、次段のＡ／Ｄ変換回路３８に入力され、該Ａ／Ｄ変換回路３８にて、アナログデータからデジタルデータに変換され、画像データとして、コントロール・通信基板２４に出力される。
【０１１１】
また、上記積分アンプ３３には、リセットスイッチ３０が設けられており、該リセットスイッチ３０は、検出ＩＣ２５のコントロール部３１の出力により制御される。このコントロール部３１は、検出ＩＣ２５の制御、及び検出プリント基板２６とのインターフェイスを行うものである。
【０１１２】
ここで、上記構成の光検出用ＴＦＴ７は、以下のように駆動する。
【０１１３】
すなわち、上記の光検出用ＴＦＴ７は、図３に示すように、絶縁性基板９側のバックライトユニット１８から照射光２が照射され、この照射光２が開口部６を透過し、原稿１に反射して、感光性を有する半導体層１２に照射される。
【０１１４】
ここで、光検出用ＴＦＴ７は、ボトムゲート電極１１に印加する電圧を制御することにより、導通状態（オン）と非導通状態（オフ）を制御することができる。例えば、光検出用ＴＦＴ７のボトムゲート電極１１に正電圧を印加すると、半導体層１２にｎチャンネルが形成され、ここで、ソース電極１０−ドレイン電極１５間に電圧を印加すると、電流が流れる。
【０１１５】
また、非導通状態（ゲート電極に負電圧を印加した状態）での光照射時には、半導体層１２に光電流が誘起され、ソース電極１０−ドレイン電極１５間に、照射光により誘起された電子正孔の数、すなわち照射光の光量に応じたドレイン電流（Ｉｐｈｏｔｏ）が流れる。すなわち、ソースドレイン間の抵抗値が低下する。一方、光非照射時（オフ）には、ドレイン電流（Ｉｄａｒｋ）は極めて小さく、例えば、１０−１４Ａ（アンペア）程度となる。
【０１１６】
ここで、上記光検出用ＴＦＴ７のゲート電極に接続されたゲートライン２２には、駆動ＩＣ１９からの電圧が印加されるが、該光検出用ＴＦＴ７の抵抗値の特性が変化するので、通常、オフ状態となるような極性の電圧が印加されるようにし、１フレームに１回の割合で逆極性の電圧（補償信号）を所定の期間印加されるようになっている。この詳細については、後述する。
【０１１７】
次に、上記構成の二次元イメージセンサの動作について、図５を参照しながら以下に説明する。図５は、二次元イメージセンサの動作の流れを示すフローチャートである。
【０１１８】
まず、画素容量（Ｃｓ）１７をプリチャージする（ステップＳ１）。ここでは、データライン２３または容量配線５３を用いて画素容量（蓄積容量）１７をプリチャージする。なお、データライン２３を用いてプリチャージする場合には、光検出用ＴＦＴ７をＯＮにする必要がある。
【０１１９】
次に、バックライト照射を行なう（ステップＳ２）。ここで、光検出用ＴＦＴ７をオフにした状態で、バックライトユニットによって、センサ基板２０に所定の期間だけ光（例えば原稿の反射光）を照射する。この結果、光が照射された場所ではソース・ドレイン電極間を流れる電流（明電流Ｉｐｈｏｔｏ）が増加する特性（すなわち，低抵抗化する特性）により、プリチャージされていた画素容量１７の電荷が放電される。一方、光が照射されない場所では、画素容量１７の電荷が維持される。
【０１２０】
続いて、バックライトをオフする（ステップＳ３）。
【０１２１】
そして、電荷の読出しを行なう（ステップＳ４）。つまり、センサ基板２０への光照射を止め、光検出用ＴＦＴ７を順次オンにすることで、画素容量１７に残存している電荷を読出し、画像情報の面分布を読み出す。この動作は、上述した読出し回路５２を構成する検出ＩＣ２５にて行なわれる。
【０１２２】
上記構成の二次元イメージセンサの駆動の手順としては、図５に示すフローチャートのように、上記の基本のステップＳ１〜Ｓ４を行なうことで、光の二次元分布、即ち原稿の画像情報を取得することができる。また、これを順次繰り返すことで、連続して画像を読み取ることも可能になる。
【０１２３】
ここで、ステップＳ１は、蓄積容量としての画素容量１７に電荷を所定量充電する第１のステップに相当し、ステップＳ２は、画素容量１７への電荷の充電完了後に、上記光検出用ＴＦＴ７をオフ状態にして該光検出用ＴＦＴ７への光照射により上記画素容量１７に充電された電荷を放電する第２のステップに相当する。
【０１２４】
また、ステップＳ３、４は、上記電荷の放電量から上記画素容量１７の電荷量を求めて、上記光電変換素子であるセンサ基板２０の光電変換量を検出する第３のステップに相当する。
【０１２５】
そして、上記の３つのステップ（第１のステップ〜第３のステップ）を画像読み取りの１周期としたとき、上記第３のステップから次の周期の第１のステップに移行する期間内に、上記光検出用ＴＦＴ７のゲート電極に対して、該光検出用ＴＦＴ７をオフ状態にする電圧の平均の極性とは逆極性の電圧を印加するようにすればよい。
【０１２６】
ここで、上記構成の二次元イメージセンサの動作の詳細について、図６〜図９を参照しながら以下に説明する。図６は、図４に示した画像読み取り装置の等価回路の中で、データライン１本分に着目し、読出し回路部分も含めて詳細に記載した図である。
【０１２７】
先ず、二次元イメージセンサを構成する読出し回路（検出ＩＣ）は、図６に示すように、内部に、電荷積分アンプ、増幅アンプ、サンプルホールド回路等を該検出ＩＣが検出するライン数分（例えば数百ライン）備え、サンプルホールド回路の後段には、アナログマルチプレクサ（図１の符号３７）を介して、Ａ／Ｄ（アナログ／デジタル）変換回路を１つ備えている。上記電荷積分アンプの出力は、増幅アンプに入力し、所定の倍率に増幅されて出力される。
【０１２８】
なお、電荷積分アンプと増幅アンプの間に、ノイズ成分をカットするローパスフィルタ（図１の符号３４）が挿入されている。このローパスフィルタは挿入してもしなくてもどちらでもよい。
【０１２９】
上記増幅アンプの出力は、サンプルホールド回路に入力して一旦保持され、保持された値は、アナログマルチプレクサの複数入力の１入力に出力される。アナログマルチプレクサの出力は、次段のＡ／Ｄ変換回路に入力され、該Ａ／Ｄ変換回路にて、アナログデータからデジタルデータに変換され、外部に出力される。
【０１３０】
次に、図６、図７を参照しながら、時間を追って、上記構成の二次元イメージセンサの具体的な動作例を説明する。図７は、各部のタイムチャートを示している。ここでは、図４に示した各ステップに対応した時間毎の動作を説明する。なお、以下において、説明の便宜上、光検出用ＴＦＴ７を単にＴＦＴとする。
【０１３１】
（１）ステップＳ１：時間ｔ４〜ｔ７
時間ｔ４で電荷積分アンプのリセットスイッチがオン状態であるため、電荷積分アンプの帰還容量がショートされており、電荷積分アンプの出力は基準電圧（Ｖｒｅｆ）になっている。この為、増幅アンプの出力もＶｒｅｆである。この状態で、時間ｔ５でＣｓ電極駆動電圧がオンされると、蓄積容量（Ｃｓ）より電荷がＴＦＴのドレイン側に流れ込んでくるが、ＴＦＴがオン状態で電荷積分アンプがリセットされているため、この電荷は消滅する。
【０１３２】
次に、時間ｔ６でゲート駆動信号がオフされ、時間ｔ７でＣｓ電極駆動電圧がオフされると、蓄積容量（Ｃｓ）の電位が変化する。即ち、蓄積容量（Ｃｓ）がプリ充電される。なお、図６では、Ｃｓ電極を駆動することで蓄積容量（Ｃｓ）のプリ充電を行なう例を示しているが、図１０に示すように、電荷積分アンプ（ＣＳＡ）の基準電位（Ｖｒｅｆ）を駆動することで、蓄積容量（Ｃｓ）のプリ充電を行なうことも可能である。
【０１３３】
（２）ステップＳ２：時間ｔ７〜ｔ１
時間ｔ７で蓄積容量に充電された電荷は、ＴＦＴがオフ状態にあるため、時間ｔ７〜時間ｔ１の間（即ち、次のサイクルまでの間）、ＴＦＴのオフ抵抗値と蓄積容量値で決定される時定数で保持される。ここで、時間ｔ７〜時間ｔ１の間に原稿に所定の期間光照射を行う。
【０１３４】
すると、ＴＦＴに光が照射された場所では、ＴＦＴの抵抗値が低抵抗化するため、蓄積容量の電荷はＴＦＴのソース側に流れ、ＴＦＴドレイン電圧がＶｒｅｆに近づく。一方、光が照射されない場所では、ＴＦＴが高抵抗値を保っているために、蓄積容量の電荷は保持され、ＴＦＴドレイン電圧は大きく変化しない。この結果、時間ｔ７〜ｔ１の間に、光が照射された場所と照射されなかった場所で、ＴＦＴのドレイン電圧（即ち，蓄積容量の残存電荷量）に差が生じる。
【０１３５】
（３）ステップＳ３，Ｓ４：時間ｔ１〜ｔ４
時間ｔ１で電荷積分アンプのリセットスイッチがオンからオフされ、電荷積分アンプのリセットが解除される。時間ｔ２でゲート駆動信号がオンされ、ＴＦＴがオンする。ＴＦＴがオンすると、画素の蓄積容量の電荷が積分アンプの帰還容量に移動し、それに伴い、電荷積分アンプの出力が決定される。ここで、積分アンプの出力は、実線が光照射された場所に対応した出力であり、波線が光照射されなかった場所に対応する出力である。増幅アンプの出力は、積分アンプの出力値×Ｇ（ゲイン）となり、この値を時間ｔ３でサンプルホールドする。これで、光照射期間に得られた原稿の画像情報を電気信号として得ることになる。なお、この期間は、光照射をオフしておき、データの読出しの際のＴＦＴの動作に光が影響しないようにしておく。データ読出しが終われば、積分アンプのリセットスイッチをオンにしておく。
【０１３６】
上記（１）〜（３）を繰り返すことで、連続して画像を取得することが可能になる。光照射の際、Ｒ、Ｇ、Ｂの３原色を順次切り替えて発光させることで、カラー画像の読み取りも可能である。
【０１３７】
ところで、通常は、ゲート線（走査線）が複数本有するため、全体的なシーケンスとしては、図８に示すものになり、図９に示すタイミングチャートとなる。図８では、１例として、ゲートラインが５１２本の場合の例を示している。
【０１３８】
すなわち、図８および図９に示すように、光の照射期間に、蓄積容量の残存電荷（即ちドレイン電圧）に差を生じせ、照射停止期間にゲートを線順次にスキャンさせ、順次、蓄積容量の残存電荷に対応した出力を得て、画像情報を取得する。なお、上記の説明では、ゲートラインとデータライン電極間の寄生容量Ｃｇｓ，ゲート電極とドレイン電極間の寄生容量Ｃｇｄに起因するフィードスルー（ゲート信号の変化に対するＣｇｓ、Ｃｇｄのカップリング効果）の影響については、説明を簡潔にするため省略している。
【０１３９】
ここで、図７のゲートの駆動波形に注目すると、通常、ゲートのオン期間Ｔｏｎに比べてオフ期間Ｔｏｆｆの方が桁違いに長く設定される。これは、Ｔｏｆｆ期間では、ＴＦＴのオフ状態（即ち高抵抗状態）を利用して蓄積電荷を放電させているために、放電に必要な時定数が大きくなるためであり、Ｔｏｆｆは数百ｍｓｅｃ程度必要になる。一方で、Ｔｏｎ期間ではＴＦＴのオン抵抗値が小さいため、ＴＦＴを介した電荷のやり取りに係わる時定数は数μｓｅｃ程度となる。
【０１４０】
従って、Ｔｏｎは種々のマージンを見込んでも数十〜１００μｓｅｃ程度で十分である。具体的には、Ｔｏｎ／Ｔｏｆｆ＝１００μｓｅｃ／２００ｍｓｅｃの設定で駆動することができる。即ち、ゲートラインにオン電圧（正バイアス）が印加される期間は瞬間的であり、ほとんどの時間はオフ電圧（負バイアス）が印加された状態となる。換言すれば、駆動電圧の平均極性は負バイアスとなる。
【０１４１】
このような通常の駆動方法においては、ゲート電極に実効的に片極性のバイアスが印加されることになるので、図３２に示したように、光検出用ＴＦＴの抵抗値の短期経時変化が顕著に現れ、実用上問題になる。
【０１４２】
そこで、これを解決するために、本願では以下に示す補償駆動方法を採用した。
【０１４３】
本実施の形態における補償駆動方法の一例について、図１１〜図１４を参照しながら以下に説明する。
【０１４４】
図１１は、図８に示したタイミングチャートに補償駆動対策を盛りこんだものであり、異なる点は、図８で示したスキャン期間を、スキャンＡとスキャンＣに分割し、その間にスキャンＢを設けた点である。
【０１４５】
上記スキャンＡは、主にステップＳ３，Ｓ４の「データ検出」を司るスキャンであり、図１２に示すタイミングチャートによって駆動される期間である。
【０１４６】
上記スキャンＣは、主にステップＳ１の「Ｃｓのプリ充電」を司るスキャンであり、図１４に示すタイミングチャートによって駆動される期間である。
【０１４７】
一方、スキャンＢは、ＴＦＴのゲート電極に、補償バイアスを印加するために追加した補償信号のスキャンであり、図１３に示すタイミングチャートによって駆動される期間である。即ち、スキャンＢでは、ＴＦＴのゲート電極に対して、所定の期間、意図的に正バイアスを印加するための補償パルス（補償信号）を印加している。
【０１４８】
ここでは、ゲート電極に印加する補償パルスの印加タイミングを、ゲートドライバの駆動周波数（例えば３ＭＨｚ）に基づき、ゲートライン（行）毎に、少しずつ、ずらしてスタートさせ、オン期間が各走査線で重複するように印加している。このため、例え補償パルス期間（補償信号期間）が長くても、全ゲートラインに対して補償パルスを印加し終えるまでに要する時間を最小限に抑えることができ、有用である。
【０１４９】
もちろん、全ゲートラインを一斉に駆動できるようなゲートドライバを採用し，全走査線に一斉に補償パルスを印加することができれば、それがより好ましいことは言うまでもない。
【０１５０】
上記の補償駆動方法により、ＴＦＴのオン期間Ｔｏｎとオフ期間Ｔｏｆｆの関係を調整することが可能になる。実際には、先の実験結果に基づき、平均的な時間の関係が、Ｔｏｎ／Ｔｏｆｆ＝３／１００〜３／１０、好ましくは１／１０となるように設定する。この結果、問題となっていた光検出用ＴＦＴの抵抗値の短期経時変化を劇的に改善することが可能になった。
【０１５１】
なお、補償信号の電位は、ステップＳ３，Ｓ４において、ＴＦＴがアドレス用のスイッチング素子として作用する際のゲートのオン電位に合わせることが好ましい。これにより、ゲートドライバの出力電圧を共通にできるといったメリットがある。
【０１５２】
図１１では、スキャンＢを１読出しサイクルに一回の割り合いで設けているが、平均的な時間の関係、すなわち、画像読み取り動作全体の時間において、Ｔｏｎ／Ｔｏｆｆ＝３／１００〜３／１０であるならば、複数の読出しサイクルに対して１回の割り合いでスキャンＢを設けても良い。
【０１５３】
また、ここでいう補償パルスとは、矩形波形のみを指すものでは無く、曲線的な波形を含む信号でも良く、単一波形でなく複数波形の組み合わせた信号であっても良い。
【０１５４】
また、図１５に示すように、スキャンＢの期間（即ちゲート電極に補償信号を印加する期間）、光照射照射を行なっても良い。この場合、ゲート電極をオンにする時間を短くすることができる。
【０１５５】
さらに、図１６は、スキャンＢにスキャンＣの作用を組み合わせたもので、スキャンＢ＋Ｃにより、「補償信号の付与」と「Ｃｓのプリ充電」を１回のスキャンで司ることが可能になる。この場合、スキャンＡは、図１７に示すタイミングチャートで駆動する期間を示し、スキャンＢ＋Ｃは、図１８に示すタイミングチャートで駆動する期間を示す。このように、スキャンの回数を減らすことで、画像読み取り装置である二次元イメージセンサの駆動にかかる消費電力を低減することができる。
【０１５６】
図１９は、図１１の変形例であり、複数の読出しサイクルに対して１回の割合で補償信号のスキャンを追加している。図では、判り易いように３サイクルに１回の割合で補償信号スキャンを追加している例を示しているが、実際には数十〜数百サイクルに１回などの割合で補償信号スキャンを追加しても良く、これにより、補償信号がない通常サイクル期間では、補償信号の追加期間がリアルタイムの読み取りを妨げることがない。つまり、補償信号スキャンから次の補償信号スキャンまでの間では、読み取った画像を連続して見ることが可能となる。
【０１５７】
但し、補償信号を追加する時間は、平均的にＴｏｎ／Ｔｏｆｆ＝３／１００〜３／１０になるように合わせる必要があるため長く設定する必要がある。従って、１分間リアルタイムで画像を読み取った後、数秒間補償信号を追加するためのブランク期間が生じるといった読み取りモードになる。
【０１５８】
同様に図１６に示したシーケンスに対しても、図２０に示すように、複数の読出しサイクルに対して１回の割合で補償信号のスキャンを追加する方式を採用することが可能である。
【０１５９】
但し，上述のように複数の読出しサイクルに対して１回の割合で補償信号のスキャンを追加する方式を採用する際には，補償信号の追加するタイミング（周期）が先の予備実験（図３１）で示したフレーム周波数の最適範囲を逸脱する場合がある。そのような場合は，追加する補償信号の電圧値（振幅）を調整して最適化してやると良い。
【０１６０】
なお、上述の実施の形態においては、光検出用ＴＦＴとスイッチング用ＴＦＴを１個のＴＦＴ素子で兼用した画像読み取り装置に対する補償駆動方法について説明してきたが、光検出用ＴＦＴとスイッチング用ＴＦＴとが別々に設けられた画像読み取り装置対して適用することも可能である。この場合でも、光検出用ＴＦＴのゲート電極に印加される信号を調整し（即ち、補償パルスを導入し）、Ｔｏｎ／Ｔｏｆｆ＝３／１００〜３／１０となるように適宜補償パルスの印加条件を設定してやることで、本願の効果を得ることが可能になる。
【０１６１】
このような光検出用ＴＦＴとスイッチング用ＴＦＴとが別々に設けられた画像読み取り装置の例について、以下の実施の形態２で説明する。
【０１６２】
〔実施の形態２〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、本実施の形態においても、前記実施の形態１と同様に、画像読み取り装置として二次元イメージセンサの例について説明する。
【０１６３】
本実施の形態に係る二次元イメージセンサは、図２１に示すセンサ基板４０を備えている。
【０１６４】
上記センサ基板４０は、図２１に示すように、駆動回路５１から延びる電気配線としてのゲートライン２２と読出し回路５２から延びる電気配線としてのデータライン２３とがＸＹマトリクス（格子状）に配列されており、各格子によって画素が区画されている。各画素には、スイッチング用の薄膜トランジスタ（スイッチング用ＴＦＴと称する）４１、薄膜フォトトランジスタとしての光検出用の薄膜トランジスタ（光検出用ＴＦＴと称する）４２、及び電荷蓄積容量としての画素容量４３が各々備えられている。
【０１６５】
上記センサ基板４０の基本的な動作原理を以下に説明する。
【０１６６】
各画素の光検出用ＴＦＴ４２は、暗電流Ｉｄａｒｋを低く抑えるように所定のバイアス（Ｖｓｓ）を印加してオフ状態に設定しておく。この状態で、光検出用ＴＦＴ４２に外部から光が入射すると、チャネル部に光励起キャリアが生成され、該光検出用ＴＦＴ４２の抵抗値が低下する。この光検出用ＴＦＴ４２の抵抗値変化は、該光検出用ＴＦＴ４２のソースドレイン間を流れる電流（明電流Ｉｐｈｏｔｏ）の差、すなわち、各光検出用ＴＦＴ４２を流れる電荷量の差として現れる。その結果、各光検出用ＴＦＴ４２に接続されている画素容量４３の充電量（あるいは放電量）に差を生じさせることになる。
【０１６７】
そこで、各画素に設けられているスイッチング用ＴＦＴ４１を線順次にオン状態となるよう駆動することで、各々の画素容量４３に蓄積されている電荷量を、データライン２３を介して読み出すことができる。この結果、各画素容量４３の電荷量の面分布情報を得ることができ、これよりセンサ基板４０に入射した光による画像の面分布情報を得ることができる。
【０１６８】
上記画像の面分布情報は、上記読出し回路５２を構成する検出ＩＣ２５によって行なわれる。
【０１６９】
上記検出ＩＣ２５は、図２２に示すように、内部に、積分アンプ３３、ローパスフィルタ３４、増幅アンプ３５、サンプルホールド回路３６等を、該検出ＩＣ２５が検出するライン数分（例えば数百ライン）備え、サンプルホールド回路３６の後段に、アナログマルチプレクサ３７と、Ａ／Ｄ（アナログ／デジタル）変換回路３８とを、１つずつ備えている。
【０１７０】
また、この検出ＩＣ２５では、各構成回路のオフセット及びノイズを除去するために、二重相関サンプリングを行うようになっている。
【０１７１】
このような構成の検出ＩＣ２５において、データライン２３を通って検出ＩＣ２５に入力した画素容量１７の電荷は、まず、負入力として積分アンプ３３に入力され、これにて、積分アンプ３３からは、入力した電荷に比例した電位が出力される。また、積分アンプ３３の正入力には、基準電圧（Ｖｒｅｆ）３２が接続されている。
【０１７２】
上記積分アンプ３３の出力は、ノイズを低減するために設けられたローパスフィルタ３４を通って増幅アンプ３５に入力し、所定倍に増幅されて出力される。
【０１７３】
そして、増幅アンプ３５の出力は、サンプルホールド回路３６に入力して一旦保持され、保持された値は、アナログマルチプレクサ３７の複数入力の１入力に出力される。
【０１７４】
アナログマルチプレクサ３７の出力は、次段のＡ／Ｄ変換回路３８に入力され、該Ａ／Ｄ変換回路３８にて、アナログデータからデジタルデータに変換され、画像データとして、コントロール・通信基板２４に出力される。
【０１７５】
また、上記積分アンプ３３には、リセットスイッチ３０が設けられており、該リセットスイッチ３０は、検出ＩＣ２５のコントロール部３１の出力により制御される。このコントロール部３１は、検出ＩＣ２５の制御、及び検出プリント基板２６とのインターフェイスを行うものである。
【０１７６】
ここで、上記構成の光検出用ＴＦＴ４２は、前記実施の形態１の光検出用ＴＦＴ７と同様に駆動される。
【０１７７】
すなわち、上記の光検出用ＴＦＴ４２は、バックライトユニット１８からの照射光２が原稿１に反射して、感光性を有する半導体層（図示せず）に照射される。ここで、光検出用ＴＦＴ４２は、該光検出用ＴＦＴ４２の抵抗値の特性が変化するので、通常、オフ状態となるような極性の電圧が印加されるようにし、１フレームに１回の割合で逆極性の電圧（補償信号）を所定の期間印加されるようになっている。この詳細について、以下に説明する。
【０１７８】
上記構成の二次元イメージセンサの動作について、図２３〜図２７を参照しながら以下に説明する。図２３は、図２１に示した２トランジスタ方式（スイッチング用ＴＦＴと光検出用ＴＦＴが画素毎に別々に設けられている方式）の二次元イメージセンサにおいて、補償信号を印加しない場合のタイミングチャートを示す。図２３では、光検出用ＴＦＴは、常にオフ状態となるよう、ＶｓｓにはＤＣバイアスが印加されている。
【０１７９】
上記のようなタイミングチャートで駆動した場合、光検出用ＴＦＴは短時間で抵抗値が変動し、読み取り精度を低下させるという問題が生じる。
【０１８０】
そこで、図２４に示すようなシーケンスで二次元イメージセンサを駆動することが考えられる。つまり、ＴＦＴの特性を抑制するために、補償信号を印加するシーケンス採用することが考えられる。
【０１８１】
図２４では、基本的な概念が図１１に示した１トランジスタ方式の二次元イメージスキャナの場合と同じで、スキャン期間を、スキャンＡとスキャンＣに分割し、このスキャンＡとスキャンＣとの間に、光検出用ＴＦＴのゲート電極に補償バイアスを印加するための期間であるスキャンＣを設けている。
【０１８２】
上記スキャンＡは、「データ検出」を司るスキャンであり、図２５に示すタイミングチャートによって駆動される期間である。
【０１８３】
上記スキャンＣは、「Ｃｓのプリ充電」を司るスキャンであり、図２７に示すタイミングチャートによって駆動される期間である。
【０１８４】
一方、スキャンＢは、ＴＦＴのゲート電極に、補償バイアスを印加するために追加した補償信号のスキャンであり、図２７に示すタイミングチャートによって駆動される期間である。即ち、スキャンＢでは、ＴＦＴのゲート電極に対して、所定の期間、意図的に正バイアスを印加するための補償パルス（補償信号）を印加している。
【０１８５】
但し、今回の場合は、図２１を見て判るように、光検出用ＴＦＴのゲート電極が全て短絡されているために、全画素の光検出用ＴＦＴのゲートに同時に補償信号を入力するため、いわゆるスキャンを行なう必要ない。この場合でも、光検出用ＴＦＴのゲート電極に印加される信号を調整し（即ち、補償パルスを導入し）、Ｔｏｎ／Ｔｏｆｆ＝３／１００〜３／１０となるように適宜補償パルスの印加条件を設定することで、本願の効果を得ることが可能になる。
【０１８６】
以上のように、前記実施の形態１で示した１トランジスタ方式の二次元イメージセンサにおいても、前記実施の形態２で示した２トランジスタ方式の二次元イメージセンサにおいても、補償信号を印加することで、光検出用ＴＦＴの抵抗値の短期変動を抑制することが可能になり、それを用いた画像読み取り装置としての二次元イメージセンサの操作性や信頼性を向上させることが可能になる。また、画像の読み取りに影響しない期間に補償信号を追加できるために有効である。
【０１８７】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１８８】
【発明の効果】
本発明の画像読み取り装置は、以上のように、光応答性を有する薄膜トランジスタを光検出素子として利用する画像読み取り装置において、上記薄膜トランジスタのゲート電極に電圧を印加して、該薄膜トランジスタをオン状態あるいはオフ状態に駆動する駆動手段を備え、上記駆動手段は、任意の期間、上記ゲート電極に対して、上記薄膜トランジスタをオフ状態にする電圧の平均の極性とは逆極性の電圧を印加する構成である。
【０１８９】
それゆえ、任意の期間、ゲート電極に対して、上記薄膜トランジスタをオフ状態にする電圧の平均の極性とは逆極性の電圧を印加することで、薄膜トランジスタをオフ状態にする電圧がゲート電極に印加され続けた場合に生じる不具合、すなわち薄膜トランジスタの抵抗値の短期変動を抑制することができる。
【０１９０】
このように、光検出素子として使用する薄膜トランジスタの抵抗値の短期変動を抑制することで、該薄膜とトランジスタの感度や、階調特性に対する補正データを取得するために行なわれるキャリブレーション操作で取得した補正データを適切に補正することができる。
【０１９１】
このときの補正データとしては、装置の電源投入直後に行なわれるキャリブレーション操作で取得した最初の補正データを使用することができるので、従来のように、頻繁にキャリブレーション操作を行なう必要がなくなる。
【０１９２】
さらに、薄膜トランジスタの抵抗値の短期変動の影響が蓄積されていくことがないので、復元し難い大きな変動になってしまう虞がなくなり、長期的な信頼性を得ることができる。
【０１９３】
したがって、長期的に安定した画像読み取りを行なうことが可能となり、この結果、画像読み取り装置の操作性や信頼性が向上するといった効果を奏する。
【０１９４】
上記の任意の期間としては、画像読み取りに影響を与えないように、画像読み取りを行なわない期間であることが好ましい。
【０１９５】
通常、光検出用に薄膜トランジスタを使用する場合、光検出精度を考慮すれば、該薄膜トランジスタの抵抗値の短期変動は、少なくとも１０％以内に抑制する必要がある。
【０１９６】
そこで、薄膜トランジスタの抵抗値の短期変動を１０％以内に抑制するには、以下のようにすればよい。
【０１９７】
上記任意の期間において電圧を印加する時間を、上記薄膜トランジスタの明電流の相対変化を示す比が０．９〜１．１の範囲に入るように設定するようにすればよい。
【０１９８】
また、上記の任意の期間を、上記薄膜トランジスタが駆動している全期間の３％〜３０％の期間にすればよい。
【０１９９】
さらに、画像を任意の周期で連続して読み取る場合、該周期を０．１Ｈｚ〜１０Ｈｚにすればよい。
【０２００】
また、上記光検出素子は、画素を選択するための画素選択素子と光検出素子とを兼ねていてもよい。
【０２０１】
この場合、構造が簡単で高精細な画像読み取り装置を実現できると共に、装置の操作性や信頼性を向上させることができるという効果を奏する。
【０２０２】
さらに、上記任意の期間にゲート電極に印加する電圧の電位が、上記薄膜トランジスタがオン状態となる電圧の電位と等しくなるように設定されていてもよい。
【０２０３】
この場合、薄膜トランジスタをオンさせる時と、補償信号となる電圧を印加するときの電位を共通化できるので、ゲート電極に印加する電圧を共通にすることができる。
【０２０４】
したがって、電圧を複雑に切り替える構成が必要なくなるので、ゲート電極を駆動するためのドライバの構成を簡略化でき、この結果、装置の小型化や省電力化を図ることが可能となるという効果を奏する。
【０２０５】
本発明の画像読み取り方法は、以上のように、光応答性を有する薄膜トランジスタと該薄膜トランジスタに接続された蓄積容量とを有する光電変換素子による光電変換量を検出することにより原稿画像を読み取る画像読み取り方法において、上記蓄積容量に電荷を所定量充電する第１のステップと、上記蓄積容量への電荷の充電完了後に、上記薄膜トランジスタをオフ状態にして該薄膜トランジスタへの光照射により上記蓄積容量に充電された電荷を放電する第２のステップと、上記電荷の放電後に上記蓄積容量の残存電荷量を求めて、上記光電変換素子の光電変換量を検出する第３のステップとの３つのステップを画像読み取りの１周期としたとき、上記第３のステップから次の周期の第１のステップに移行する期間内に、上記薄膜トランジスタのゲート電極に対して、該薄膜トランジスタをオフ状態にする電圧の平均の極性とは逆極性の電圧を印加する第４のステップを実行する構成である。
【０２０６】
それゆえ、薄膜トランジスタのゲート電極に対して、該薄膜トランジスタをオフ状態にする電圧の平均の極性とは逆極性の電圧を印加することで、薄膜トランジスタをオフ状態にする電圧がゲート電極に印加され続けた場合に生じる不具合、すなわち薄膜トランジスタの抵抗値の短期変動を抑制することができる。
【０２０７】
このように、光検出素子として使用する薄膜トランジスタの抵抗値の短期変動を抑制することで、該薄膜とトランジスタの感度や、階調特性に対する補正データを取得するために行なわれるキャリブレーション操作で取得した補正データを適切に補正することができる。
【０２０８】
このときの補正データとしては、装置の電源投入直後に行なわれるキャリブレーション操作で取得した最初の補正データを使用することができるので、従来のように、頻繁にキャリブレーション操作を行なう必要がなくなる。
【０２０９】
さらに、薄膜トランジスタの抵抗値の短期変動の影響が蓄積されていくことがないので、復元し難い大きな変動になってしまう虞がなくなり、長期的な信頼性を得ることができる。
【０２１０】
したがって、長期的に安定した画像読み取りを行なうことが可能となり、この結果、画像読み取り装置の操作性や信頼性が向上するといった効果を奏する。
【０２１１】
しかも、画像読み取りのための第１ステップから第３のステップで構成される周期の間、すなわち、第３のステップから次の周期の第１のステップに移行する期間内に、上記逆極性の電圧が印加されるようになるので、画像読み取りに影響を与えることがない。
【０２１２】
したがって、連続して画像を読み取る場合であっても、画像読み取りに悪影響を与えずに、安定した画像読み取りを行なうことが可能となり、この結果、画像読み取り装置の操作性や信頼性が向上するといった効果を奏する。
【０２１３】
上記第４のステップは、複数周期に１回の割合で実行されるようにしてもよい。
【０２１４】
この場合、第４のステップを実行しない第３のステップから次の周期の第１のステップまでの期間を短くすることができるので、連続して画像読み取る場合に、第４のステップを実行するまでの間、読み取った画像に連続性を持たせることが可能となる。これにより、読み取った画像を、連続性を持たせて表示することができるという効果を奏する。
【０２１５】
上述のように、光検出用に薄膜トランジスタを使用する場合、光検出精度を考慮すれば、該薄膜トランジスタの抵抗値の短期変動は、少なくとも１０％以内に抑制する必要がある。
【０２１６】
そこで、薄膜トランジスタの抵抗値の短期変動を１０％以内に抑制するには、以下のようにすればよい。
【０２１７】
上記第４のステップにおいてゲート電極に電圧を印加する時間を、上記薄膜トランジスタの明電流の相対変化を示す比が０．９〜１．１の範囲に入るように設定するようにすればよい。
【０２１８】
また、上記第４のステップを、上記薄膜トランジスタが駆動している全期間の３％〜３０％の期間に実行すればよい。
【０２１９】
さらに、上記周期を０．１Ｈｚ〜１０Ｈｚにすればよい。
【０２２０】
また、上記薄膜トランジスタは、画素選択素子と光検出素子とを兼ねていてもよい。
【０２２１】
この場合、構造が簡単で高精細な画像読み取り装置を実現できると共に、装置の操作性や信頼性を向上させることができるという効果を奏する。
【０２２２】
さらに、上記任意の期間にゲート電極に印加する電圧の電位が、上記薄膜トランジスタがオン状態となる電圧の電位と等しくなるように設定されていてもよい。
【０２２３】
この場合、薄膜トランジスタをオンさせる時と、補償信号となる電圧を印加するときの電位を共通化できるので、ゲート電極に印加する電圧を共通にすることができる。
【０２２４】
したがって、電圧を複雑に切り替える構成が必要なくなるので、ゲート電極を駆動するためのドライバの構成を簡略化でき、この結果、装置の小型化や省電力化を図ることが可能となるという効果を奏する。
【０２２５】
また、上記第４のステップにおいてゲート電極に電圧を、次サイクルの第１のステップにおける蓄積容量に電荷を所定量充電する期間に印加するようにしてもよい。
【０２２６】
この場合、第４のステップを実行するための期間を設ける必要がないので、第３のステップから次の周期の第１のステップまでの期間を短くすることができる。
【０２２７】
これにより、画像を連続して読み取る場合に、読み取り速度を向上させることができ、装置の操作性の向上を図ることが可能となるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態にかかる画像読み取り装置の概略構成ブロック図である。
【図２】図１に示す画像読み取り装置を備えた二次元イメージセンサの概略構成ブロック図である。
【図３】図１に示す画像読み取り装置の概略構成断面図である。
【図４】図２に示す二次元イメージセンサに備えられたセンサ基板の概略ブロック図である。
【図５】図１に示す画像読み取り装置の動作の流れを示すフローチャートである。
【図６】図２に示す二次元イメージセンサの等価回路図である。
【図７】図１に示す画像読み取り装置における読み出し動作のタイミングチャートである。
【図８】図１に示す画像読み取り装置における読み出し動作のシーケンスを示す図である。
【図９】図８に示すシーケンスのスキャンのタイミングチャートを示す。
【図１０】図２に示す二次元イメージセンサの他の等価回路図である。
【図１１】図１に示す画像読み取り装置における読み出し動作の補償駆動を示すシーケンスを示す図である。
【図１２】図１１に示すシーケンスのスキャンＡのタイミングチャートである。
【図１３】図１１に示すシーケンスのスキャンＢのタイミングチャートである。
【図１４】図１１に示すシーケンスのスキャンＣのタイミングチャートである。
【図１５】図１に示す画像読み取り装置における読み出し動作の他の補償駆動を示すシーケンスを示す図である。
【図１６】図１に示す画像読み取り装置における読み出し動作のさらに他の補償駆動を示すシーケンスを示す図である。
【図１７】図１６に示すシーケンスのスキャンＡのタイミングチャートである。
【図１８】図１６に示すシーケンスのスキャンＡ＋Ｂのタイミングチャートである。
【図１９】図１に示す画像読み取り装置における読み出し動作のさらに他の補償駆動を示すシーケンスを示す図である。
【図２０】図１に示す画像読み取り装置における読み出し動作のさらに他の補償駆動を示すシーケンスを示す図である。
【図２１】本発明の他の実施の形態にかかる画像読み取り装置を備えた二次元イメージセンサのセンサ基板の概略構成ブロック図である。
【図２２】上記二次元イメージセンサに備えられた画像読み取り装置の概略構成ブロック図である。
【図２３】図２２に示す画像読み取り装置における読み出し動作のタイミングチャートである。
【図２４】図２２に示す画像読み取り装置における読み出し動作の補償駆動を示すシーケンスを示す図である。
【図２５】図２４に示すシーケンスのスキャンＡのタイミングチャートである。
【図２６】図２４に示すシーケンスのスキャンＢのタイミングチャートである。
【図２７】図２４に示すシーケンスのスキャンＣのタイミングチャートである。
【図２８】補償信号を入力するタイミングを示すタイミングチャートである。
【図２９】補償信号期間とＴＦＴの特性変動に伴うＩｐｈｏｔｏの相対変化との関係を示すグラフである。
【図３０】図２９に示すグラフを導き出すのに使用されたＴＦＴの概略断面図である。
【図３１】フレーム周波数とＴＦＴの特性変動に伴うＩｐｈｏｔｏの相対変化との関係を示すグラフである。
【図３２】ＴＦＴにおけるゲート電流とソースドレイン間電流における光照射に対する特性を示すグラフである。
【図３３】ＴＦＴ単体のプロ部即的によるＴＦＴ抵抗値の経時変化を示すグラフである。
【符号の説明】
１　原稿
２　照射光
４　シリコン層
６　開口部
７　光検出用ＴＦＴ（薄膜トランジスタ）
９　絶縁性基板
１０　ソース電極
１１　ボトムゲート電極
１２　半導体層
１３　ボトムゲート絶縁膜
１４　ゲート絶縁膜
１５　ドレイン電極
１７　画素容量（蓄積容量）
１８　バックライトユニット
１９　駆動ＩＣ（駆動手段）
２０　センサ基板（光電変換素子）
２１　駆動プリント基板
２２　ゲートライン
２３　データライン
２４　コントロール・通信基板
２６　検出プリント基板
２８　駆動回路
２９　検出回路
３０　リセットスイッチ
３１　コントロール部
３２　基準電圧
３３　積分アンプ
３４　ローパスフィルタ
３５　増幅アンプ
３６　サンプルホールド回路
３７　アナログマルチプレクサ
３８　Ａ／Ｄ変換回路
４０　センサ基板
４１　スイッチング用ＴＦＴ（薄膜トランジスタ）
４２　光検出用ＴＦＴ（薄膜トランジスタ）
４３　画素容量（蓄積容量）
５１　駆動回路
５２　読出し回路
５３　容量配線
【図１】
2004147102.tif 000003
【図２】
2004147102.tif 000004
【図３】
2004147102.tif 000005
【図４】
2004147102.tif 000006
【図５】
2004147102.tif 000007
【図６】
2004147102.tif 000008
【図７】
2004147102.tif 000009
【図８】
2004147102.tif 000010
【図９】
2004147102.tif 000011
【図１０】
2004147102.tif 000012
【図１１】
2004147102.tif 000013
【図１２】
2004147102.tif 000014
【図１３】
2004147102.tif 000015
【図１４】
2004147102.tif 000016
【図１５】
2004147102.tif 000017
【図１６】
2004147102.tif 000018
【図１７】
2004147102.tif 000019
【図１８】
2004147102.tif 000020
【図１９】
2004147102.tif 000021
【図２０】
2004147102.tif 000022
【図２１】
2004147102.tif 000023
【図２２】
2004147102.tif 000024
【図２３】
2004147102.tif 000025
【図２４】
2004147102.tif 000026
【図２５】
2004147102.tif 000027
【図２６】
2004147102.tif 000028
【図２７】
2004147102.tif 000029
【図２８】
2004147102.tif 000030
【図２９】
2004147102.tif 000031
【図３０】
2004147102.tif 000032
【図３１】
2004147102.tif 000033
【図３２】
2004147102.tif 000034
【図３３】
2004147102.tif 000035