(57)【要約】【課題】  スイッチングノイズを減らすことができるだけでなく回路構成が簡単な差動電荷ポンプ及び方法、並びにこれを利用した位相同期ループ及び方法を提供する。【解決手段】  差動電荷ポンプは、第１入力信号、第２入力信号、前記第２入力信号の反転された信号、前記第１入力信号の反転された信号を各々入力して、第１出力信号、第２出力信号、前記第１出力信号と同一電圧レベルの第３出力信号、前記第２出力信号と同一電圧レベルの第４出力信号を発生する第１乃至第４ドライバと、第１又は第２バイアス電圧に連結したゲートと前記第１、第２、第３あるいは第４出力信号が印加されるソースと第１又は第２差動電荷ポンプ出力信号に連結したドレインを有した第１乃至第４トランジスタとを有し、第１乃至第４トランジスタとそれぞれのドライバが直列に連結される。【選択図】      図３
2004222261.tif 000002
【特許請求の範囲】
【請求項１】
第１入力信号を入力して第１出力信号を発生する第１ドライバと、
第２入力信号を入力して第２出力信号を発生する第２ドライバと、
前記第２入力信号の反転された信号を入力して前記第１出力信号と同一の電圧レベルを有する第３出力信号を発生する第３ドライバと、
前記第１入力信号の反転された信号を入力して前記第２出力信号と同一の電圧レベルを有する第４出力信号を発生する第４ドライバと、
第１バイアス電圧に連結したゲートと前記第１出力信号が印加されるソースと第１差動電荷ポンプ出力信号に連結したドレインを有した第１トランジスタと、
前記第１バイアス電圧に連結したゲートと前記第２出力信号が印加されるソースと第２差動電荷ポンプ出力信号に連結したドレインを有した第２トランジスタと、
第２バイアス電圧に連結したゲートと前記第３出力信号が印加されるソースと前記第１差動電荷ポンプ出力信号に連結したドレインを有した第３トランジスタと、
前記第２バイアス電圧に連結したゲートと前記第４出力信号が印加されるソースと前記第２差動電荷ポンプ出力信号に連結したドレインを有した第４トランジスタとを備えることを特徴とする差動電荷ポンプ。
【請求項２】
前記第１入力信号はダウン信号、前記第２入力信号はアップ信号であって、前記第１ないし第４ドライバはバッファであることを特徴とする請求項１に記載の差動電荷ポンプ。
【請求項３】
前記第１入力信号は反転されたダウン信号、前記第２入力信号は反転されたアップ信号であって、前記第１ないし第４ドライバはインバータであることを特徴とする請求項１に記載の差動電荷ポンプ。
【請求項４】
前記差動電荷ポンプは、
基準電圧を発生する基準電圧発生回路と、
基準電流を発生して前記第２バイアス電圧に出力が連結した基準電流発生回路と、
前記基準電圧の出力と前記第１差動電荷ポンプ出力信号及び前記第２差動電荷ポンプ出力信号とを入力にして前記第１バイアス電圧を発生する共通モードフィードバック回路と、
前記第２バイアス電圧に連結したドレイン及びゲート、そして接地電圧に連結したソースを有する第５トランジスタとをさらに備えることを特徴とする請求項１に記載の差動電荷ポンプ。
【請求項５】
基準クロック信号とクロック信号の位相差を検出して第１入力信号、第２入力信号、前記第１入力信号の反転された信号、及び前記第２入力信号の反転された信号を発生する位相検出手段と、
前記第１入力信号、前記第２入力信号、前記第１入力信号の反転された信号、及び前記第２入力信号の反転された信号を入力して第１差動電荷ポンプ出力信号と第２差動電荷ポンプ出力信号を発生する差動電荷ポンプと、
前記第１差動電荷ポンプ出力信号と前記第２差動電荷ポンプ出力信号に応答して電荷を充放電するループフィルタと、
前記第１差動電荷ポンプ出力信号と前記第２差動電荷ポンプ出力信号を入力にして前記クロック信号の位相を制御する電圧制御発振器とを備えた位相同期ループにおいて、
前記差動電荷ポンプは、
前記第１入力信号を入力して第１出力信号を発生する第１ドライバと、
前記第２入力信号を入力して第２出力信号を発生する第２ドライバと、
前記第２入力信号の反転された信号を入力して前記第１出力信号と同一の電圧レベルを有する第３出力信号を発生する第３ドライバと、
前記第１入力信号の反転された信号を入力して前記第２出力信号と同一の電圧レベルを有する第４出力信号を発生する第４ドライバと、
第１バイアス電圧に連結したゲートと前記第１出力信号が印加されるソースと第１差動電荷ポンプ出力信号に連結したドレインを有した第１トランジスタと、
前記第１バイアス電圧に連結したゲートと前記第２出力信号が印加されるソースと第２差動電荷ポンプ出力信号に連結したドレインを有した第２トランジスタと、
第２バイアス電圧に連結したゲートと前記第３出力信号が印加されるソースと前記第１差動電荷ポンプ出力信号に連結したドレインを有した第３トランジスタと、
前記第２バイアス電圧に連結したゲートと前記第４出力信号が印加されるソースと前記第２差動電荷ポンプ出力信号に連結したドレインを有した第４トランジスタとを備えることを特徴とする位相同期ループ。
【請求項６】
前記第１入力信号はダウン信号、前記第２入力信号はアップ信号であって、前記第１ないし第４ドライバはバッファであることを特徴とする請求項５に記載の位相同期ループ。
【請求項７】
前記第１入力信号は反転されたダウン信号、前記第２入力信号は反転されたアップ信号であって、前記第１ないし第４ドライバはインバータであることを特徴とする請求項５に記載の位相同期ループ。
【請求項８】
前記差動電荷ポンプは、
基準電圧を発生する基準電圧発生回路と、
基準電流を発生して前記第２バイアス電圧に出力が連結した基準電流発生回路と、
前記基準電圧の出力と前記第１差動電荷ポンプ出力信号及び前記第２差動電荷ポンプ出力信号とを入力にして前記第１バイアス電圧を発生する共通モードフィードバック回路と、
前記第２バイアス電圧に連結したドレイン及びゲート、そして接地電圧に連結したソースを有する第５トランジスタとをさらに備えることを特徴とする請求項５に記載の位相同期ループ。
【請求項９】
第１入力信号、第２入力信号、前記第１入力信号の反転された信号、前記第２入力信号の反転された信号を各々入力して、第１出力信号、第２出力信号、前記第１出力信号と同等なレベルの第３出力信号、及び前記第２出力信号と同等なレベルの第４出力信号を各々発生する第１段階と、
第１バイアス電圧が前記第１出力信号の電圧レベルを制御し、前記第２バイアス電圧が前記第３出力信号の電圧レベルを制御して第１差動電荷ポンプ出力信号を発生し、前記第１バイアス電圧が前記第２出力信号の電圧レベルを制御し、前記第２バイアス電圧が前記第４出力信号の電圧レベルを制御して第２差動電荷ポンプ出力信号を発生する第２段階とを備えることを特徴とする差動電荷ポンピング方法。
【請求項１０】
前記第２段階は、
基準電圧と前記第１差動電荷ポンプ出力信号及び前記第２差動電荷ポンプ出力信号を入力して前記第１バイアス電圧を発生し、
基準電流を利用して前記第２バイアス電圧を発生することを特徴とする請求項９に記載の差動電荷ポンピング方法。
【請求項１１】
基準クロック信号とクロック信号の位相差を検出して第１入力信号、第２入力信号、前記第１入力信号の反転された信号、及び前記第２入力信号の反転された信号を発生する位相検出段階と、
前記第１入力信号、前記第２入力信号、前記第１入力信号の反転された信号、前記第２入力信号の反転された信号を各々入力して、第１出力信号、第２出力信号、前記第１出力信号と同等なレベルの第３出力信号、及び前記第２出力信号と同等なレベルの第４出力信号を各々発生し、さらに、
第１バイアス電圧が前記第１出力信号の電圧レベルを制御し、前記第２バイアス電圧が前記第３出力信号の電圧レベルを制御して第１差動電荷ポンプ出力信号を発生し、前記第１バイアス電圧が前記第２出力信号の電圧レベルを制御し、前記第２バイアス電圧が前記第４出力信号の電圧レベルを制御して第２差動電荷ポンプ出力信号を発生する電荷ポンピング段階と、
前記第１差動電荷ポンプ出力信号と前記第２差動電荷ポンプ出力信号に応答して電荷を充放電する電荷充放電段階と、
前記第１差動電荷ポンプ出力信号と前記第２差動電荷ポンプ出力信号に応答して前記クロック信号の位相を制御する電圧制御発振段階とを備えることを特徴とする位相同期ルーピング方法。
【請求項１２】
前記電荷ポンピング段階は、
基準電圧と前記第１差動電荷ポンプ出力信号及び第２差動電荷ポンプ出力信号を入力して前記第１バイアス電圧を発生し、
基準電流を利用して前記第２バイアス電圧を制御することを特徴とする請求項１１に記載の位相同期ルーピング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電荷ポンプ回路に係り、特に差動入力信号に応答して差動出力信号を発生する差動電荷ポンプ及び方法、並びにこれを利用した位相同期ループ及び方法に関する。
【背景技術】
【０００２】
位相同期ループは位相検出器、電荷ポンプ、ループフィルタ、及び電圧制御発振器を備えて構成される。位相検出器は基準クロック信号と電圧制御発振器から出力されるクロック信号の位相差を検出する。電荷ポンプは位相検出器の出力信号に応答してループフィルタに電荷を充電したり、ループフィルタに充電された電荷を放電する。そして、電圧制御発振器はループフィルタに充電された電荷に対応する電圧に応答して出力されるクロック信号の位相を可変する。
【０００３】
位相同期ループの電荷ポンプには単一出力信号を発生する単一電荷ポンプと差動出力信号を発生する差動電荷ポンプとがある。単一電荷ポンプを用いる位相同期ループの電圧制御発振器は単一出力信号に応答してクロック信号を発生し、差動電荷ポンプを用いる位相同期ループの電圧制御発振器は差動出力信号に応答してクロック信号を発生するようになる。
【０００４】
一般的に、単一電荷ポンプを用いて位相同期ループを設計すれば位相検出器から出力されるアップ、ダウン信号に応答してスイッチング動作を遂行することによりスイッチングノイズが発生し、しかも単一出力信号を発生するために、後段のループフィルタに流入するノイズを除去することが容易でない。
【０００５】
一方、差動電荷ポンプを用いて位相同期ループを設計すれば位相検出器から出力されるアップ、ダウン信号に応答してスイッチング動作を遂行することによりスイッチングノイズが発生するが、差動出力信号を発生するために、後段のループフィルタにノイズが流入してもノイズによる影響を除去できる。
【０００６】
このような理由で位相同期ループは一般的に単一電荷ポンプを用いないで差動電荷ポンプを用いて設計する。しかし、差動電荷ポンプを用いて位相同期ループを設計しても差動電荷ポンプがスイッチング動作を遂行することにより発生するスイッチングノイズによる性能低下は相変らず存在する。
【０００７】
それで、差動電荷ポンプを利用した位相同期ループのスイッチングノイズを減らすための研究が続いており、これと関連した多くの技術が公開されている。
【０００８】
図１は、従来の差動電荷ポンプの一例の構成を示すものであって、特許文献１の図４に公開された構成である。
【０００９】
図１に示した差動電荷ポンプの構成及び動作は、特許文献１に詳細に説明されているので参考にすることができ、ここでは簡単に説明する。
【００１０】
図１に示した差動電荷ポンプは、ＰＭＯＳトランジスタ１７０ａ、１７０ｂ、１８０ａ、１８０ｂとＮＭＯＳトランジスタ１７２ａ、１７２ｂ、１７８ａ、１７８ｂのゲートにアップ信号ＰＵＭＰＵＰＮ、ＰＵＭＰＵＰＰとダウン信号ＰＵＭＰＤＮＮ、ＰＵＭＰＤＮＰとが印加され、第１出力信号ＦＩＬＴＵ発生端子と第２出力信号ＦＩＬＴＤ発生端子間にバッファ２００ａ、２００ｂを備えて構成されている。したがって、アップ信号ＰＵＭＰＵＰＮ、ＰＵＭＰＵＰＰとダウン信号ＰＵＭＰＤＮＮ、ＰＵＭＰＤＮＰとによってＰＭＯＳトランジスタ１７０ａ、１７０ｂ、１８０ａ、１８０ｂとＮＭＯＳトランジスタ１７２ａ、１７２ｂ、１７８ａ、１７８ｂとがスイッチング動作した時に発生するスイッチングノイズはバッファ２００ａ、２００ｂを用いて除去することができる。
【００１１】
しかし、実際的にバッファ２００ａ、２００ｂを用いてスイッチングノイズを完全に除去することは難しく、回路構成が複雑な短所もある。
【特許文献１】米国特許第６，３８５，２６５号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的はスイッチングノイズを減らすことができるだけでなく回路構成が簡単な差動電荷ポンプ及び方法を提供することにある。
【００１３】
本発明の他の目的は前記目的を達成するための差動電荷ポンプを利用した位相同期ループ及び方法を提供することにある。
【課題を解決するための手段】
【００１４】
前記目的を達成するための本発明の差動電荷ポンプは、第１入力信号を入力して第１出力信号を発生する第１ドライバ、第２入力信号を入力して第２出力信号を発生する第２ドライバ、前記第２入力信号の反転された信号を入力して前記第１出力信号と同一の電圧レベルを有する第３出力信号を発生する第３ドライバ、前記第１入力信号の反転された信号を入力して前記第２出力信号と同一の電圧レベルを有する第４出力信号を発生する第４ドライバ、第１バイアス電圧に連結したゲートと前記第１出力信号が印加されるソースと第１差動電荷ポンプ出力信号に連結したドレインを有した第１トランジスタ、前記第１バイアス電圧に連結したゲートと前記第２出力信号が印加されるソースと第２差動電荷ポンプ出力信号に連結したドレインを有した第２トランジスタ、第２バイアス電圧に連結したゲートと前記第３出力信号が印加されるソースと前記第１差動電荷ポンプ出力信号に連結したドレインを有した第３トランジスタ、及び前記第２バイアス電圧に連結したゲートと前記第４出力信号が印加されるソースと前記第２差動電荷ポンプ出力信号に連結したドレインを有した第４トランジスタを備えることを特徴とする。
【００１５】
前記目的を達成するための本発明の差動電荷ポンピング方法は、第１入力信号、第２入力信号、前記第１入力信号の反転された信号、前記第２入力信号の反転された信号を各々入力して、第１出力信号、第２出力信号、前記第１出力信号と同等なレベルの第３出力信号、及び前記第２出力信号と同等なレベルの第４出力信号を各々発生する第１段階、及び第１バイアス電圧が前記第１出力信号の電圧レベルを制御し、前記第２バイアス電圧が前記第３出力信号の電圧レベルを制御して第１差動電荷ポンプ出力信号を発生し、前記第１バイアス電圧が前記第２出力信号の電圧レベルを制御し、前記第２バイアス電圧が前記第４出力信号の電圧レベルを制御して第２差動電荷ポンプ出力信号を発生する第２段階を備えることを特徴とする。
【００１６】
前記他の目的を達成するための本発明の差動電荷ポンプを利用した位相同期ループは、基準クロック信号とクロック信号の位相差を検出して第１入力信号、第２入力信号、前記第１入力信号の反転された信号、及び前記第２入力信号の反転された信号を発生する位相検出手段、前記第１入力信号、前記第２入力信号、前記第１入力信号の反転された信号、及び前記第２入力信号の反転された信号を入力して第１差動電荷ポンプ出力信号と第２差動電荷ポンプ出力信号を発生する差動電荷ポンプ、前記第１差動電荷ポンプ出力信号と前記第２差動電荷ポンプ出力信号に応答して電荷を充放電するループフィルタ、及び前記第１差動電荷ポンプ出力信号と前記第２差動電荷ポンプ出力信号を入力にして前記クロック信号の位相を制御する電圧制御発振器を備えた位相同期ループにおいて、前記差動電荷ポンプは、前記第１入力信号を入力して第１出力信号を発生する第１ドライバ、前記第２入力信号を入力して第２出力信号を発生する第２ドライバ、前記第２入力信号の反転された信号を入力して前記第１出力信号と同一の電圧レベルを有する第３出力信号を発生する第３ドライバ、前記第１入力信号の反転された信号を入力して前記第２出力信号と同一の電圧レベルを有する第４出力信号を発生する第４ドライバ、第１バイアス電圧に連結したゲートと前記第１出力信号が印加されるソースと第１差動電荷ポンプ出力信号に連結したドレインを有した第１トランジスタ、前記第１バイアス電圧に連結したゲートと前記第２出力信号が印加されるソースと第２差動電荷ポンプ出力信号に連結したドレインを有した第２トランジスタ、第２バイアス電圧に連結したゲートと前記第３出力信号が印加されるソースと前記第１差動電荷ポンプ出力信号に連結したドレインを有した第３トランジスタ、及び前記第２バイアス電圧に連結したゲートと前記第４出力信号が印加されるソースと前記第２差動電荷ポンプ出力信号に連結したドレインを有した第４トランジスタを備えることを特徴とする。
【００１７】
前記他の目的を達成するための本発明の差動電荷ポンプを利用した位相同期ルーピング方法は、基準クロック信号とクロック信号の位相差を検出して第１入力信号、第２入力信号、前記第１入力信号の反転された信号、及び前記第２入力信号の反転された信号を発生する位相検出段階、前記第１入力信号、前記第２入力信号、前記第１入力信号の反転された信号、前記第２入力信号の反転された信号を各々入力して、第１出力信号、第２出力信号、前記第１出力信号と同等なレベルの第３出力信号、及び前記第２出力信号と同等なレベルの第４出力信号を各々発生し、さらに、第１バイアス電圧が前記第１出力信号の電圧レベルを制御し、前記第２バイアス電圧が前記第３出力信号の電圧レベルを制御して第１差動電荷ポンプ出力信号を発生し、前記第１バイアス電圧が前記第２出力信号の電圧レベルを制御し、前記第２バイアス電圧が前記第４出力信号の電圧レベルを制御して第２差動電荷ポンプ出力信号を発生する電荷ポンピング段階、前記第１差動電荷ポンプ出力信号と前記第２差動電荷ポンプ出力信号に応答して電荷を充放電する電荷充放電段階、及び前記第１差動電荷ポンプ出力信号と前記第２差動電荷ポンプ出力信号に応答して前記クロック信号の位相を制御する電圧制御発振段階を備えることを特徴とする。
【発明の効果】
【００１８】
上記のような本発明の差動電荷ポンプ及び方法、並びにこれを利用した位相同期ループ及び方法は、アップ及びダウン信号の遷移時に発生するスイッチングノイズが減少して動作性能が向上する。
【００１９】
また、本発明の差動電荷ポンプ及びこれを利用した位相同期ループは回路構成が簡単で、集積化時にレイアウト面積を減らすことができる。
【発明を実施するための最良の形態】
【００２０】
以下、添付した図面を参考にしながら本発明の差動電荷ポンプ及び方法、並びにこれを利用した位相同期ループ及び方法を説明すれば次の通りである。
【００２１】
図２は、本発明の差動電荷ポンプの実施形態の構成を示す回路図であって、ドライバＤ１〜Ｄ４、ＰＭＯＳトランジスタＰ１、Ｐ２、及びＮＭＯＳトランジスタＮ１、Ｎ２で構成されている。
【００２２】
図２に示した差動電荷ポンプの構成を説明すれば次の通りである。
ドライバＤ１〜Ｄ４はバッファからなり、各々は、ダウン信号ＤＮ、アップ信号ＵＰ、反転されたアップ信号ＵＰＢ、反転されたダウン信号ＤＮＢを入力する。第１トランジスタであるＰＭＯＳトランジスタＰ１のソースは第１ドライバＤ１の出力信号に連結し、ゲートは第１バイアス電圧ＶＢＩＡＳＰに連結し、ドレインは第１差動電荷ポンプ出力信号ＦＩＬＴＤに連結している。第３トランジスタであるＮＭＯＳトランジスタＮ１のドレインは第１差動電荷ポンプ出力信号ＦＩＬＴＤに連結し、ゲートは第２バイアス電圧ＶＢＩＡＳＮに連結し、ソースは第３ドライバＤ３の出力信号に連結している。第２トランジスタであるＰＭＯＳトランジスタＰ２のソースは第２ドライバＤ２の出力信号に連結し、ゲートは第１バイアス電圧ＶＢＩＡＳＰに連結し、ドレインは第２差動電荷ポンプ出力信号ＦＩＬＴＵに連結している。第４トランジスタであるＮＭＯＳトランジスタＮ２のドレインは第２差動電荷ポンプ出力信号ＦＩＬＴＵに連結し、ゲートは第２バイアス電圧ＶＢＩＡＳＮに連結し、ソースは第４ドライバＤ４の出力信号に連結している。
【００２３】
図２に示した差動電荷ポンプの動作を説明すれば次の通りである。
バイアス電圧ＶＢＩＡＳＰ、ＶＢＩＡＳＮが印加され、そして“ハイ”レベルのアップ信号ＵＰと“ロー”レベルのダウン信号ＤＮが印加される場合は、反転されたアップ信号ＵＰＢが“ロー”レベルであり、反転されたダウン信号ＤＮＢが“ハイ”レベルである。
【００２４】
すると、第１、第４ドライバＤ１、Ｄ４の各々は、“ロー”レベルのダウン信号ＤＮと“ハイ”レベルの反転されたダウン信号ＤＮＢを入力にして接地電圧レベルの信号と電源電圧レベルの信号を発生する。また、第２、第３ドライバＤ２、Ｄ３の各々は“ハイ”レベルのアップ信号ＵＰと“ロー”レベルの反転されたアップ信号ＵＰＢを入力にして電源電圧レベルの信号と接地電圧レベルの信号を発生する。
【００２５】
そうすれば、ＰＭＯＳトランジスタＰ１がオフされ、ＮＭＯＳトランジスタＮ１がオンされて第１差動電荷ポンプ出力信号ＦＩＬＴＤに充電された電荷がＮＭＯＳトランジスタＮ１を通して放電される。また、ＰＭＯＳトランジスタＰ２がオンされ、ＮＭＯＳトランジスタＮ２がオフされてＰＭＯＳトランジスタＰ２を通して第２差動電荷ポンプ出力信号ＦＩＬＴＵに電荷を充電する。
【００２６】
一方、バイアス電圧ＶＢＩＡＳＰ、ＶＢＩＡＳＮが印加され、“ロー”レベルのアップ信号ＵＰと“ハイ”レベルのダウン信号ＤＮが印加される場合は、反転されたアップ信号ＵＰＢが“ハイ”レベルであり、反転されたダウン信号ＤＮＢが“ロー”レベルである。
【００２７】
すると、第１、第４ドライバＤ１、Ｄ４の各々は“ハイ”レベルのダウン信号ＤＮと“ロー”レベルの反転されたダウン信号ＤＮＢを入力にして電源電圧レベルの信号と接地電圧レベルの信号を発生する。また、第２、第３ドライバＤ２、Ｄ３の各々は“ロー”レベルのアップ信号ＵＰと“ハイ”レベルの反転されたアップ信号ＵＰＢを入力にして接地電圧レベルの信号と電源電圧レベルの信号を発生する。
【００２８】
そうすれば、ＰＭＯＳトランジスタＰ１がオンされ、ＮＭＯＳトランジスタＮ１がオフされてＰＭＯＳトランジスタＰ１を通して第１差動電荷ポンプ出力信号ＦＩＬＴＤに電荷を充電する。また、ＰＭＯＳトランジスタＰ２がオフされ、ＮＭＯＳトランジスタＮ２がオンされて第２差動電荷ポンプ出力信号ＦＩＬＴＵに充電された電荷がＮＭＯＳトランジスタＮ２を通して放電される。
【００２９】
すなわち、ＰＭＯＳトランジスタＰ１、Ｐ２それぞれのソースに接地電圧及び電源電圧レベルが印加され、ＮＭＯＳトランジスタＮ１、Ｎ２それぞれのソースに接地電圧及び電源電圧レベルが印加されると、ＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ１が電流源になって電流を流す。また、ＰＭＯＳトランジスタＰ１、Ｐ２それぞれのソースに電源電圧及び接地電圧レベルが印加され、ＮＭＯＳトランジスタＮ１、Ｎ２それぞれのソースに電源電圧及び接地電圧レベルが印加されると、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ２が電流源になって電流を流す。
【００３０】
上述したように本発明の差動電荷ポンプは、バイアス電圧ＶＢＩＡＳＰ、ＶＢＩＳＡＮがＰＭＯＳトランジスタＰ１、Ｐ２とＮＭＯＳトランジスタＮ１、Ｎ２のゲートに印加されている状態で、アップ及びダウン信号ＵＰ、ＤＮと反転されたアップ及びダウン信号ＵＰＢ、ＤＮＢが遷移して、これらトランジスタＰ１、Ｐ２、Ｎ１、Ｎ２のソースに電源電圧または接地電圧レベルが印加されるように構成されている。したがって、スイッチング動作時にこれらトランジスタＰ１、Ｐ２、Ｎ１、Ｎ２とそれぞれのドライバＤ１、Ｄ２、Ｄ３、Ｄ４が直列に連結していて、スイッチングと寄生キャパシタンスにより発生するスイッチングノイズを減少できる。
【００３１】
図３は、本発明の差動電荷ポンプの望ましい実施形態の構成を示すものであって、基準電圧発生回路１０、共通モードフィードバック回路１２、基準電流発生回路１４、インバータＩ１〜Ｉ４、ＰＭＯＳトランジスタＰ１、Ｐ２、及びＮＭＯＳトランジスタＮ１、Ｎ２で構成されている。
【００３２】
図３においては、図２に示したドライバＤ１〜Ｄ４の各々をインバータＩ１〜Ｉ４で構成して、インバータＩ１〜Ｉ４の各々に反転されたダウン信号ＤＮＢ、反転されたアップ信号ＵＰＢ、アップ信号ＵＰ、及びダウン信号ＤＮが印加されるように構成されている。
【００３３】
そして、ドライバＤ１〜Ｄ４の各々がインバータＩ１〜Ｉ４で構成されることによって、図２に示したドライバＤ１〜Ｄ４に印加される信号の位相と反対位相の信号が印加されるように構成されている。
【００３４】
図３に示した構成の動作を説明すれば次の通りである。
基準電圧発生回路１０は、基準電圧ＶＲＥＦを発生する。共通モードフィードバック回路１２は基準電圧ＶＲＥＦとノードＡ、Ｂの電圧を比較して一定のバイアス電圧ＶＢＩＡＳＰを発生する。すなわち、共通モードフィードバック回路１２はノードＡ、Ｂの電圧が基準電圧ＶＲＥＦより低ければ第１バイアス電圧ＶＢＩＡＳＰを高め、ノードＡ、Ｂの電圧が基準電圧ＶＲＥＦより高ければ第１バイアス電圧ＶＢＩＡＳＰを低めることによって一定の第１バイアス電圧ＶＢＩＡＳＰを発生する。基準電流発生回路１４は基準電流を発生する。ＮＭＯＳトランジスタＮ３は、基準電流発生回路１４の出力およびバイアス電圧ＶＢＩＡＳＮに連結したドレインおよびゲート、そして接地電圧に連結したソースを有し、基準電流を流して、バイアス電圧ＶＢＩＡＳＮを発生する。
【００３５】
“ハイ”レベルの反転されたダウン信号ＤＮＢと、“ロー”レベルのダウン信号ＤＮ及び“ロー”レベルの反転されたアップ信号ＵＰＢと、“ハイ”レベルのアップ信号ＵＰが印加されると、インバータＩ１〜Ｉ４の各々は接地電圧レベルの信号、電源電圧レベルの信号、接地電圧レベルの信号、電源電圧レベルの信号を出力する。そうすれば、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ２がオフされ、ＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ１がオンされる。これにより、ＰＭＯＳトランジスタＰ２を通して第２差動電荷ポンプ出力信号ＦＩＬＴＵに電荷が充電される。また、第１差動電荷ポンプ出力信号ＦＩＬＴＤに充電された電荷がＮＭＯＳトランジスタＮ１を通して放電されるようになる。すなわち、第１バイアス電圧ＶＢＩＡＳＰがＰＭＯＳトランジスタＰ２のゲートに印加されている状態でソースに電源電圧が印加されるとＰＭＯＳトランジスタＰ２が電流源になって第２差動電荷ポンプ出力信号ＦＩＬＴＵに電流を流し、第２バイアス電圧ＶＢＩＡＳＮがＮＭＯＳトランジスタＮ１のゲートに印加されている状態でソースに接地電圧が印加されるとＮＭＯＳトランジスタＮ１が電流源になって第１差動電荷ポンプ出力信号ＦＩＬＴＤから接地電圧に電流を流す。
【００３６】
一方、“ロー”レベルの反転されたダウン信号ＤＮＢと“ハイ”レベルのダウン信号ＤＮ及び“ハイ”レベルの反転されたアップ信号ＵＰＢと“ロー”レベルのアップ信号ＵＰが印加されると、インバータＩ１〜Ｉ４の各々は電源電圧レベルの信号、接地電圧レベルの信号、電源電圧レベルの信号、接地電圧レベルの信号を出力する。そうすれば、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ２がオンされ、ＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ１がオフされる。これにより、ＰＭＯＳトランジスタＰ１を通して第１差動電荷ポンプ出力信号ＦＩＬＴＤに電荷が充電され、第２差動電荷ポンプ出力信号ＦＩＬＴＵに充電された電荷がＮＭＯＳトランジスタＮ２を通して放電されるようになる。すなわち、第１バイアス電圧ＶＢＩＡＳＰがＰＭＯＳトランジスタＰ１のゲートに印加されている状態でソースに電源電圧が印加されるとＰＭＯＳトランジスタＰ１が電流源になって第１差動電荷ポンプ出力信号ＦＩＬＴＤに電流を供給し、第２バイアス電圧ＶＢＩＡＳＮがＮＭＯＳトランジスタＮ２のゲートに印加されている状態でソースに接地電圧が印加されるとＮＭＯＳトランジスタＮ２が電流源になって第２差動電荷ポンプ出力信号ＦＩＬＴＵから接地電圧に電流を流す。
【００３７】
上述したように本発明の差動電荷ポンプは、バイアス電圧ＶＢＩＡＳＰ、ＶＢＩＡＳＮが印加された状態でＰＭＯＳトランジスタＰ１、Ｐ２とＮＭＯＳトランジスタＮ１、Ｎ２のソースに印加される電圧によってＰＭＯＳトランジスタＰ１、Ｐ２とＮＭＯＳトランジスタＮ１、Ｎ２が電流源になって第１及び第２差動電荷ポンプ出力信号ＦＩＬＴＤ、ＦＩＬＴＵに電流を流す。
【００３８】
すなわち、本発明の差動電荷ポンプは、ＰＭＯＳトランジスタＰ１、Ｐ２とＮＭＯＳトランジスタＮ１、Ｎ２がそれぞれのドライバＤ１、Ｄ２、Ｄ３、Ｄ４と直列に連結していて、スイッチングと寄生キャパシタンスにより発生するスイッチングノイズを減少できる。
【００３９】
図４は、図３に示した共通モードフィードバック回路１２の実施形態の回路図であって、ＰＭＯＳトランジスタＰ３、Ｐ４、ＮＭＯＳトランジスタＮ４〜Ｎ７、及び電流源ＩＲ１、ＩＲ２で構成されている。
【００４０】
図４に示した回路の動作を説明すれば次の通りである。
基準電圧ＶＲＥＦに応答してＮＭＯＳトランジスタＮ５、Ｎ６がオンされて電流ｉ２が流れ、第１差動電荷ポンプ出力信号ＦＩＬＴＤと第２差動電荷ポンプ出力信号ＦＩＬＴＵに応答してＮＭＯＳトランジスタＮ４、Ｎ７がオンされて電流ｉ１を流す。
【００４１】
もしもＰＭＯＳトランジスタＰ３、Ｐ４の大きさ及びＮＭＯＳトランジスタＮ４〜Ｎ７の大きさが同一に設計されていて、第１差動電荷ポンプ出力信号ＦＩＬＴＤと第２差動電荷ポンプ出力信号ＦＩＬＴＵの電圧を合せた電圧が基準電圧ＶＲＥＦの２倍より高まるようになれば、ＮＭＯＳトランジスタＮ５、Ｎ６に比べてＮＭＯＳトランジスタＮ４、Ｎ７がさらに多くオンされて電流ｉ１が電流ｉ２に比べて大きくなる。これにより、第１バイアス電圧ＶＢＩＡＳＰが高まるようになる。
【００４２】
一方、第１差動電荷ポンプ出力信号ＦＩＬＴＤと第２差動電荷ポンプ出力信号ＦＩＬＴＵの電圧を合せた電圧が基準電圧ＶＲＥＦの２倍より低くなれば、ＮＭＯＳトランジスタＮ４、Ｎ７に比べてＮＭＯＳトランジスタＮ５、Ｎ６がさらに多くオンされて電流ｉ２が電流ｉ１に比べて大きくなる。これにより、第１バイアス電圧ＶＢＩＡＳＰが低くなる。
【００４３】
図４に示した共通モードフィードバック回路１２は、上述したような方法で動作を遂行して第１差動電荷ポンプ出力信号ＦＩＬＴＤ及び第２差動電荷ポンプ出力信号ＦＩＬＴＵの電圧を合せた電圧が基準電圧ＶＲＥＦの２倍と同一の電圧になれば一定の第１バイアス電圧ＶＢＩＡＳＰを発生するようになる。
【００４４】
図５は、本発明の差動電荷ポンプを利用した位相同期ループの構成を示すブロック図であって、位相検出器２０、差動電荷ポンプ２２、ループフィルタ２４、及び電圧制御発振器２６で構成されている。
【００４５】
図５に示したブロックそれぞれの機能を説明すれば次の通りである。
位相検出器２０は、基準クロック信号ＣＬＫとＶＣＯ_クロック信号ＶＣＯ_ＣＬＫを入力してＶＣＯ_クロック信号ＶＣＯ_ＣＬＫの位相が基準クロック信号ＣＬＫの位相より遅ければ“ハイ”レベルのアップ信号ＵＰ及び反転されたダウン信号ＤＮＢと“ロー”レベルのダウン信号ＤＮ及び反転されたアップ信号ＵＰＢを発生し、ＶＣＯ_クロック信号ＶＣＯ_ＣＬＫの位相が基準クロック信号ＣＬＫの位相より速ければ“ハイ”レベルのダウン信号ＤＮ及び反転されたアップ信号ＵＰＮと“ロー”レベルの反転されたダウン信号ＤＮＢ及びアップ信号ＵＰを発生する。差動電荷ポンプ２２は“ハイ”レベルのアップ信号ＵＰ及び反転されたダウン信号ＤＮＢと“ロー”レベルのダウン信号ＤＮ及び反転されたアップ信号ＵＰＢに応答して第２差動電荷ポンプ出力信号ＦＩＬＴＵに電荷を充電し、かつ第１差動電荷ポンプ出力信号ＦＩＬＴＤの電荷を放電して、第１差動電荷ポンプ出力信号ＦＩＬＴＤと第２差動電荷ポンプ出力信号ＦＩＬＴＵの電圧差が大きくする。また、“ハイ”レベルのダウン信号ＤＮ及び反転されたアップ信号ＵＰＮと“ロー”レベルの反転されたダウン信号ＤＮＢ及びアップ信号ＵＰに応答して第１差動電荷ポンプ出力信号ＦＩＬＴＤに電荷を充電し、かつ第２差動電荷ポンプ出力信号ＦＩＬＴＵの電荷を放電して第１差動電荷ポンプ出力信号ＦＩＬＴＤと第２差動電荷ポンプ出力信号ＦＩＬＴＵの電圧差が小さくする。ループフィルタ２４は第１差動電荷ポンプ出力信号ＦＩＬＴＤ及び第２差動電荷ポンプ出力信号ＦＩＬＴＵの各々に連結して電荷を充放電する。電圧制御発振器２６は第１差動電荷ポンプ出力信号ＦＩＬＴＤと第２差動電荷ポンプ出力信号ＦＩＬＴＵの電圧差が大きくなればＶＣＯ_クロック信号ＶＣＯ_ＣＬＫを速く発生し、第１差動電荷ポンプ出力信号ＦＩＬＴＤと第２差動電荷ポンプ出力信号ＦＩＬＴＵの電圧差が小さくなればＶＣＯ_クロック信号ＶＣＯ_ＣＬＫを遅く発生する。
【００４６】
本発明の差動電荷ポンプを利用した位相同期ループは、本発明の差動電荷ポンプを用いることによってスイッチングノイズが減少する。
【００４７】
以上は本発明の望ましい実施形態を説明したが、本発明の技術分野に熟練した当業者は特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させることができることを理解できるものである。
【図面の簡単な説明】
【００４８】
【図１】従来の差動電荷ポンプの一例の構成を示す回路図である。
【図２】本発明の差動電荷ポンプの実施形態の構成を示す回路図である。
【図３】本発明の差動電荷ポンプの望ましい実施形態の構成を示す回路図である。
【図４】図３に示した共通モードフィードバック回路の実施形態の回路図である。
【図５】本発明の差動電荷ポンプを用いた位相同期ループの構成を示すブロック図である。
【符号の説明】
【００４９】
Ｄ１〜Ｄ４    ドライバ
Ｐ１、Ｐ２    ＰＭＯＳトランジスタ
Ｎ１、Ｎ２    ＮＭＯＳトランジスタ
【図１】
2004222261.tif 000003
【図２】
2004222261.tif 000004
【図３】
2004222261.tif 000005
【図４】
2004222261.tif 000006
【図５】
2004222261.tif 000007