(57)【要約】【課題】ウェルの形成と素子の分離領域の形成の工程を簡略化して、工期の短縮を可能にし、高価なフォトリソ工程を減らしてコスト削減を可能にする。【解決手段】イニシァル酸化膜下のシリコン基板表面に不純物イオンを注入する工程、所定の領域にマスクを形成し、エッチングによってイニシァル酸化膜とともにシリコン基板の表面をエッチングして注入された不純物イオンを除去する工程、不純物イオンが除去された領域を酸化する工程、不純物イオンを熱処理によってシリコン基板内に不純物拡散領域を形成する工程、とを含む。【選択図】　図９
2004047765.tif 000002
【特許請求の範囲】
【請求項１】
ウェルとフィールド酸化膜を具える半導体装置の製造方法において、
イニシァル酸化膜下のシリコン基板表面に不純物イオンを注入する工程、
所定の領域にマスクを形成し、エッチングによってイニシァル酸化膜とともにシリコン基板の表面をエッチングして注入された不純物イオンを除去する工程、
不純物イオンが除去された領域にフィールド酸化膜を形成する工程、
不純物イオンを熱処理によって拡散させてシリコン基板内にウェルを形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
拡散領域と酸化膜を具える半導体装置の製造方法において、
イニシァル酸化膜下のシリコン基板表面に不純物イオンを注入する工程、
所定の領域にマスクを形成し、エッチングによってイニシァル酸化膜とともにシリコン基板の表面をエッチングして注入された不純物イオンを除去する工程、
不純物イオンが除去された領域を酸化する工程、
不純物イオンを熱処理によってシリコン基板内に不純物拡散領域を形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
半導体装置がＭＯＳ型の半導体集積回路装置である請求項１または請求項２記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路等の半導体装置の製造方法に係るもので、特に、フィールド酸化膜とウェルを具えたＭＯＳ型の半導体集積回路等の製造に適した半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
ＭＯＳ型半導体装置においては素子を形成するための不純物の拡散層（ウェル）と、素子分離のための酸化膜（ＬＯＣＯＳ）を、シリコン基板に形成する必要が生じることがある。
【０００３】
従来、シリコン基板にウェルを形成し、かつ素子分離を行うための製法として、次のような工程を経ている。
▲１▼薄い酸化膜を成長させ、そこにシリコンナイトライドを堆積させ（ＬＯＣＯＳマスク形成）、アクティブ領域にナイトライドが残るようにフォトリソによってレジストマスクを形成する。エッチングによってフィールド酸化される部分のナイトライドを除去した後にフィールド酸化を行って素子の分離のための領域を形成する。
▲２▼次に、ウェルを形成するところ以外にフォトリソによってレジストマスクを形成し、イオン注入によって不純物を注入し、その後に不純物拡散を行ってウェルを形成する。
【０００４】
このように、従来の方法では、素子分離を行うためのＬＯＣＯＳマスクの形成と、ウェル形成のためのマスク形成と２回のフォトリソ工程を必要とする。
【０００５】
【発明が解決しようとする課題】
本発明は、ウェルの形成と素子の分離領域の形成の工程を簡略化するもので、それによって工期の短縮を可能にするとともに、高価なフォトリソ工程を減らしてコスト削減を可能にするものである。
【０００６】
【課題を解決するための手段】
本発明は、フィールド酸化膜の形成のためのフォトリソ工程をウェルの形成のための不純物のエッチングにも応用することによって、上記の課題を解決するものである。
【０００７】
すなわち、拡散領域と酸化膜を具える半導体装置の製造方法において、イニシァル酸化膜下のシリコン基板表面に不純物イオンを注入する工程、所定の領域にマスクを形成し、エッチングによってイニシァル酸化膜とともにシリコン基板の表面をエッチングして注入された不純物イオンを除去する工程、不純物イオンが除去された領域を酸化する工程、不純物イオンを熱処理によってシリコン基板内に不純物拡散領域を形成する工程、を含むことに特徴を有するものである。
【０００８】
【発明の実施の形態】
本発明による半導体装置の製造方法は次の工程を含むが、その全てが必須のものではなく、代替手段を利用することも可能である。
▲１▼イニシァル酸化
▲２▼ウェル形成用イオン注入
▲３▼シリコンナイトライドのデポジション
▲４▼アクティブフォトマスク形成
▲５▼フォトマスクエッチング
▲６▼レジスト除去
▲７▼フィールド酸化
▲８▼シリコンナイトライド除去
▲９▼ウェルドライブ
【０００９】
【実施例】
以下、図面を参照して、本発明の実施例について説明する。図１〜図９は本発明の実施例を示す正面断面図である。以下、ＮチャンネルＭＯＳの例で説明するが、Ｐチャンネルであれば不純物の導電型が逆になる。
【００１０】
シリコン基板１０の表面に５００Åの熱酸化膜１１を成長させる（図１）。次に、ウェル形成のためのイオン注入として硼素イオン１２を５Ｅ＋１３程度の濃度で注入する。イニシァル酸化膜１１の下のシリコン基板１０の表面全面にイオン注入される（図２）。
【００１１】
イニシァル酸化膜１１の表面に１５００Å程度のシリコンナイトライド（ＳｉＮ）膜１３を堆積させる（図３）。ウェルを形成する領域にフォトレジスト１４を形成する（図４）。シリコンナイトライド膜１３とイニシアル酸化膜１１をエッチングするが、その際シリコン基板１０の表面もエッチングして、注入された硼素イオン１２も除去する（図５）。
【００１２】
フォトレジストを除去し（図６）、熱酸化して６０００Å程度のフィールド酸化膜１５を形成する（図７）。続いてシリコンナイトライド膜１３を除去して酸化膜１１を露出させる（図８）。１０５０°Ｃで約２時間熱処理すると、硼素イオンが半導体基板内に拡散されてＰ型拡散領域であるウェル１６が形成される。
【００１３】
このように、本発明においてはエッチングのためのフォトリソの工程が１回で済み、フィールド酸化膜とウェルの形成のための別個のフォトリソ工程が不要となる。
【００１４】
【発明の効果】
本発明によれば、素子分離領域形成用のフォトリソ時に、シリコンナイトライドのエッチングと同時にオーバーエッチングによってシリコン基板表面にプレデポジションされた領域もエッチングする。それによってウェルを形成しない領域の不純物も除去してしまうので、レジストマスクを用いてイオン注入を行ったのと同一の効果があり、ウェルを形成するためのレジストマスク形成の工数を削減できる。
【００１５】
また、フィールド酸化膜がシリコン基板に対して浅い位置に形成されるため、素子分離の効果が向上する。フィールド酸化膜が成長するシリコン基板表面がエッチングによって後退しているためにそこに成長する酸化膜が浅い位置に成長するためである。これによってフィールド酸化膜下で反転し難くなる。さらに、フィールド酸化膜の表面に突出する部分が少なくなり、表面が平坦化される効果もある。
【図面の簡単な説明】
【図１】本発明の実施例を示す正面断面図
【図２】本発明の実施例を示す正面断面図
【図３】本発明の実施例を示す正面断面図
【図４】本発明の実施例を示す正面断面図
【図５】本発明の実施例を示す正面断面図
【図６】本発明の実施例を示す正面断面図
【図７】本発明の実施例を示す正面断面図
【図８】本発明の実施例を示す正面断面図
【図９】本発明の実施例を示す正面断面図
【符号の説明】
１０：シリコン基板
１１：イニシァル酸化膜
１２：注入イオン
１３：シリコンナイトライド膜
１４：フォトレジスト
１５：フィールド酸化膜
１６：拡散領域（ウェル）
【図１】
2004047765.tif 000003
【図２】
2004047765.tif 000004
【図３】
2004047765.tif 000005
【図４】
2004047765.tif 000006
【図５】
2004047765.tif 000007
【図６】
2004047765.tif 000008
【図７】
2004047765.tif 000009
【図８】
2004047765.tif 000010
【図９】
2004047765.tif 000011