(57)【要約】【課題】高い周波数で作動する半導体素子を搭載した半導体装置を、外部電気回路装置に長期に亘って信頼性良く接合保持できるようにするとともに、高周波信号の伝送損失の小さい半導体装置を提供すること。【解決手段】半導体素子収納用パッケージは、上面に半導体素子２を載置する載置部１ａを有するセラミックスから成る基体１と、載置部１ａに形成された複数の上面電極３と、基体１の下面に形成され、複数の上面電極３に貫通導体３ａを介してそれぞれ電気的に接続された下面電極４と、下面電極４にロウ材４ａを介して接合された金属ボールから成る接続端子５とを具備し、ロウ材４ａは内部の空孔の割合が２体積％以下とされ、接続端子５は表面の算術平均粗さが２乃至５μｍとされている。【選択図】　図１
2004063612.tif 000002
【特許請求の範囲】
【請求項１】
上面に半導体素子を載置する載置部を有するセラミックスから成る基体と、前記載置部に形成された複数の上面電極と、前記基体の下面に形成され、前記複数の上面電極に貫通導体を介してそれぞれ電気的に接続された下面電極と、該下面電極にロウ材を介して接合された金属ボールから成る接続端子とを具備した半導体素子収納用パッケージにおいて、前記ロウ材は内部の空孔の割合が２体積％以下とされており、前記接続端子は表面の算術平均粗さが２乃至５μｍとされていることを特徴とする半導体素子収納用パッケージ。
【請求項２】
前記接続端子は銅または銅を主成分とする銅合金から成ることを特徴とする請求項１記載の半導体素子収納用パッケージ。
【請求項３】
請求項１または請求項２記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記上面電極に電気的に接続された半導体素子と、該半導体素子の上方を覆うようにして前記基体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）型の半導体素子収納用パッケージの接続端子の改良に関する。
【０００２】
【従来の技術】
従来、半導体素子、特にＬＳＩ等の高い周波数で作動する半導体素子を収容するための半導体素子収納用パッケージ（以下、半導体パッケージともいう）は、図３に示すように、一般にアルミナ質焼結体（アルミナセラミックス）等のセラミックスからなる基体１０１の上面に、半導体素子１０２を載置する載置部１０１ａが設けられ、その載置部１０１ａにはタングステン（Ｗ），モリブデン（Ｍｏ）等の高融点金属粉末からなる複数の上面電極１０３が設けられている。上面電極１０３は、基体１０１の上下面間を貫通する貫通導体１０３ａによって下面に形成された複数の下面電極１０４にそれぞれ電気的に接続され、下面電極１０４には接続端子１０５が銀（Ａｇ）ロウ等からなるロウ材１０４ａを介して接合されている。
【０００３】
そして、基体１０１の載置部１０１ａにフリップチップ搭載された半導体素子１０２は、半導体素子１０２の各電極と基体１０１上面の上面電極１０３とが半田によって電気的に接続され、基体１０１の上面に半導体素子１０２を覆うようにして接合されたキャップ状の蓋体１０６によって形成されたキャビティ１０７内に気密に封止されて半導体装置となる。
【０００４】
そして、近年、半導体素子１０２の高集積化、小型化に伴ない、その電極数が飛躍的に増加し、その結果上面電極１０３や下面電極１０４の高密度化、および接続端子１０５の小型化が求められている。このような要求に対して、接続端子１０５として、銅（Ｃｕ）やＣｕを主成分とするＣｕ合金の金属ボールからなる接続端子１０５を用い、この接続端子５を下面電極１０４にロウ材１０４ａを介してロウ付けした、いわゆるＢＧＡ型の半導体パッケージが多く採用されるようになってきている。
【０００５】
ＢＧＡ型の半導体パッケージは、上記接続端子１０５を用いることにより接続端子１０５部における高さを揃えることができ、また同時に接続端子１０５間の接合強度のバラツキを小さくでき、さらに接続端子１０５部における高周波信号の伝送損失を小さくできる。
【０００６】
この接続端子１０５は、ロウ付けに先立って、ロウ材１０４ａとの濡れ性を良好にするために表面に銀（Ａｇ）ロウペーストを予めコーティングしておくことが行われている。Ａｇロウペーストのコーティングは、例えば接続端子１０５をＡｇロウペースト中に浸した後、相互接触がないようにして乾燥させることによって行われる。このとき、被着されたＡｇロウペーストの厚さは約５０〜１００μｍであり、これにより接続端子１０５に対するＡｇロウの濡れ不良による接続不良を防止でき、ロウ材１０４ａを介しての接合を確実かつ容易なものとしている。
【０００７】
このようなＢＧＡ型半導体パッケージを用いた半導体装置をマザーボード等の外部電気回路装置１０８に実装することは、基体１０１下面の下面電極１０４にロウ付け接続端子１０５を、外部電気回路装置１０８上の電極１０９に半田１０９ａを介して載置当接させ、しかる後、半田１０９ａを１５０〜２８０℃の温度で加熱溶融させて、接続端子１０５を電極１０９に接合させることによって行われる。これにより、半導体パッケージ内の半導体素子１０２は、上面電極１０３、貫通導体１０３ａ、下面電極１０４および接続端子１０５を介して外部電気回路装置１０８上の電極１０９に電気的に接続されることとなる（特開２０００−９１３８３号公報参照）。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいては、Ａｇロウペーストからなるコーティングが接続端子１０５の表面に施されていることにより、ロウ付けに際してはＡｇロウペーストに含まれているバインダを飛散させる必要があり、このとき、例えばロウ付け温度が低い方にずれると、融解したＡｇロウの粘性が大きくなって、バインダが熱分解して発生したガスの排出が不十分となり易い。そして、ガスが抜けきらないうちにロウ材１０４ａが固化すると、ロウ材１０４ａ中にガスに起因する多数のボイド（空孔）が残留してしまっていた。それらのボイドのロウ材１０４ａにおける割合が２体積％を超える場合、ボイドに起因して接続部の電気抵抗が大きくなり、高周波信号の伝送損失が発生するといった不具合が発生していた。
【０００９】
また、Ａｇロウペーストのコーティング厚さにバラツキが発生することがあり、この場合、接続端子１０５を下面電極１０４に接合するとロウ材１０４ａの体積の差によって各接続端子１０５の高さに十数μｍ〜数十μｍのバラツキが生じていた。その結果、外部電気回路装置１０８への実装の際に、半田１０９ａへの当接状態のバラツキが生じて半田１０９ａによる接合状態のバラツキ、すなわち半田１０９ａのメニスカスの形状のバラツキが発生していた。このため、接合部における高周波信号の伝送特性のバラツキや外部電気回路装置１０８への接合強度のバラツキが発生していた。
【００１０】
さらに、接続端子１０５の表面の粗さが大きいと、ロウ材１０４ａが溶融して固化する際に接続端子１０５の表面とロウ材１０４ａとの間に幅が１μｍ以下の極めて小さい隙間が形成され、この隙間により接続端子１０５と外部電気回路装置１０８上の電極との接合の信頼性が劣化し易いという問題点があった。
【００１１】
したがって、本発明は上記従来の問題点に鑑みて完成されたものであり、その目的は、高い周波数で作動する半導体素子を搭載した半導体装置を、外部電気回路装置に長期に亘って信頼性良く接合保持できるようにするとともに、高周波信号の伝送損失の小さい半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有するセラミックスから成る基体と、前記載置部に形成された複数の上面電極と、前記基体の下面に形成され、前記複数の上面電極に貫通導体を介してそれぞれ電気的に接続された下面電極と、該下面電極にロウ材を介して接合された金属ボールから成る接続端子とを具備した半導体素子収納用パッケージにおいて、前記ロウ材は内部の空孔の割合が２体積％以下とされており、前記接続端子は表面の算術平均粗さが２乃至５μｍとされていることを特徴とする。
【００１３】
本発明の半導体素子収納用パッケージは、ロウ材は内部の空孔の割合が２体積％以下とされていることから、接続端子の接合強度が劣化したり接続端子の電気抵抗が大きくなるのを防ぐことができる。
【００１４】
また、接続端子は表面の算術平均粗さが２乃至５μｍとされていることから、基体の下面電極に接続端子をロウ付けするに際して、接続端子の表面とロウ材との間に小さな隙間が発生せず、接続端子の表面とロウ材とを密着させることができる。その結果、接続端子の接合を確実かつ信頼性の高いものとすることができる。
【００１５】
したがって、本発明の半導体素子収納用パッケージは、基体の下面電極を接続端子を介して外部電気回路装置に強固に接合できるとともに信頼性の高い接続構造を有するものとなる。
【００１６】
本発明の半導体素子収納用パッケージは、前記接続端子は銅または銅を主成分とする銅合金から成ることを特徴とする。
【００１７】
本発明の半導体パッケージは、接続端子は銅または銅を主成分とする銅合金から成ることから、接続端子が良好な導電性および適度な剛性を有するものとなり、高周波信号を伝送する際の導通不良や半導体装置を外部電気回路装置に搭載する際の接続端子の歪みが発生し難い、信頼性の高いものとなすことができる。
【００１８】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記上面電極に電気的に接続された半導体素子と、該半導体素子の上方を覆うようにして前記基体の上面に接合された蓋体とを具備したことを特徴とする。
【００１９】
本発明の半導体装置は、上記の構成により、上記本発明の作用効果を有する半導体素子収納用パッケージを用いたことから、半導体素子が長期に亘り正常かつ安定して作動し得る信頼性の高いものとなる。
【００２０】
【発明の実施の形態】
本発明の半導体素子収納用パッケージを以下に詳細に説明する。図１，図２は本発明の半導体パッケージについて実施の形態の一例を示すものであり、図１は半導体パッケージの断面図、図２は半導体パッケージの要部拡大断面図である。これらの図において、１は基体、１ａは載置部、２はＬＳＩ等の半導体素子、３は上面電極、３ａは貫通導体、４は下面電極、４ａはロウ材、５は金属ボールからなる接続端子、Ａは接続部をそれぞれ示す。図１においては、従来例で示した蓋体、外部電気回路装置、外部電気回路装置上の電極、半田は省略している。
【００２１】
本発明の半導体パッケージは、上面に半導体素子２を載置する載置部１ａを有するセラミックスから成る基体１と、載置部１ａに形成された複数の上面電極３と、基体１の下面に形成され、複数の上面電極３に貫通導体３ａを介してそれぞれ電気的に接続された下面電極４と、下面電極４にロウ材４ａを介して接合された金属ボールから成る接続端子５とを具備し、ロウ材４ａは内部の空孔の割合が２体積％以下とされており、接続端子５は表面の算術平均粗さが２乃至５μｍとされている。
【００２２】
本発明の基体１は、上面電極３と下面電極４とを備え、上面電極３と下面電極４とは基体１の内部に形成された貫通導体３ａにより互いに電気的に接続されている。また、上面電極３および下面電極４は、ロウ材４ａや半田がそれぞれの電極の外側にはみ出さないように、その周囲にセラミックスからなる流れ止め（図示せず）を形成しておくと良い。また、上面電極３および下面電極４は、それらの表面の酸化防止をするとともにＡｇロウや半田との濡れ性を良好にするために、厚さが０．５〜９μｍのニッケル（Ｎｉ）メッキ層や厚さが０．５〜５μｍの金（Ａｕ）メッキ層などの金属メッキ層を順次被着させておくと良い。
【００２３】
半導体素子２は、基体１の上面に半田を介して接合された所謂フリップチップ接合によって実装されている。また、基体１の下面電極４にはロウ材４ａを介して接続端子５が接合されている。
【００２４】
本発明の基体１は、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体（酸化アルミニウムセラミックス）等からなり、その上面に半導体素子２が載置される戴置部１ａを有している。この基体１は、主成分が酸化アルミニウム（Ａｌ２Ｏ３）である酸化アルミニウム質焼結体から成る場合、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ），カルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダ、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。そして、セラミックグリーンシートに用いた粉末と同じ粉末を用いて、これにバインダー、有機溶剤を添加混合してコーティング用ペーストを得る。
【００２５】
このセラミックグリーンシートおよびコーティング用ペーストを用いて、以下の［１］〜［９］の工程により基体１が作製される。
【００２６】
［１］貫通導体３ａと成る貫通孔をセラミックグリーンシートに打ち抜き法で形成する。
【００２７】
［２］半導体素子２に電気的に接続される上面電極３、下面電極４および貫通導体３ａをそれぞれ形成するための導体ペーストを印刷塗布する。
【００２８】
［３］上面電極３，下面電極４ａからのロウ材や半田の流れ出しを防ぐためのアルミナコート層を形成するためのコーティング用ペーストを印刷塗布する。
【００２９】
［４］各絶縁層となるセラミックグリーンシートを積層してセラミックグリーンシート積層体を作製する。
【００３０】
［５］このセラミックグリーンシート積層体を個々の基体１となる積層体に切断分離し、これらを例えば約１６００℃の高温で２時間焼成して各導体を有する焼結体を得る。
【００３１】
［６］導体を保護して酸化防止するとともにロウ付けを容易にするための金属メッキ層を導体の表面に被着する。
【００３２】
［７］算術平均粗さが５μｍ以下であり、直径が例えば０．５ｍｍの金属ボールからなる接続端子５の表面に、Ａｇ−Ｃｕ合金ロウからなるメッキ膜を周知の電解メッキ法により被着させる。Ａｇ−Ｃｕ合金ロウからなるメッキ膜の被着は、共晶状態となっているＡｇ−Ｃｕ合金を溶融させたメッキ液を用いたバレル電解メッキ法により行なう。メッキ膜の厚さは、電流の大きさ、メッキ時間、バレルの回転速度および回転方向を制御することにより、極めて精度良く調整できる。例えば５０μｍの厚さで接続端子５の表面にＡｇ−Ｃｕ合金ロウからなるメッキ膜を被着した場合、５０±５μｍ程度の範囲に厚さを制御することができ、接続端子５を下面電極４に接合する際に略均一な形状のメニスカスを形成できる。
【００３３】
［８］上記［７］のようにして得られた接続端子５を、それらの配列に対応する複数の穴が形成されたカーボン治具を用いて、基体１の下面の所定位置に配置する。このとき、カーボン治具の各穴に接続端子５を配置する他の治具を用いて各穴に接続端子５を１個ずつ入れる。
【００３４】
［９］基体１をカーボン治具とともにブレージング炉に入れて、８５０℃程度の温度に加熱し、接続端子５の表面に被着したＡｇ−Ｃｕ合金ロウからなるメッキ膜を溶融させ固化させることにより、下面電極４に接続端子５をロウ材４ａを介して接合させる。
【００３５】
以上の工程により、基体１は、ロウ材４ａを介して接続端子５が下面電極４ａ上に接合された接続部Ａが形成され、各接続部Ａにおいてはロウ材４ａによるメニスカスがほぼ一定の形状で形成される。その結果、接続部Ａで高周波信号が伝送される場合、各接続端子５間の伝送損失のバラツキを極めて小さくすることができ、また接続端子５における接合強度を略一定とすることができる。従って、半導体装置の作動の信頼性がきわめて高いものとなる。
【００３６】
また、上記［７］の工程に示したように、接続端子５の表面に、Ａｇ−Ｃｕ合金ロウ等からなるメッキ膜を電解メッキ法により被着させることが好ましく、この場合、ボイド発生の主な原因となるガスの発生がないことから大径のボイドの発生が皆無となり、ロウ材４ａ中のボイド（空孔）の割合を２体積％以下とすることができる。その結果、ボイドに起因する電気抵抗の増加を防ぎ、高周波信号の伝送損失を抑制することができる。ロウ材４ａ中のボイドの割合は、小さいほどよいが、０．１体積％程度が実際上の下限であり、０．１体積％未満のものは製造が困難である。
【００３７】
接続端子５の表面に被着されるメッキ膜の材質としては、Ａｇ−Ｃｕ合金以外に、Ｃｕ，Ｃｕ−Ｚｎ合金，Ｃｕ−Ｓｎ合金，Ａｇ，Ｎｉ，Ａｕ等がよい。Ｃｕ，Ａｇ−Ｃｕ合金，Ｃｕ−Ｚｎ合金，Ｃｕ−Ｓｎ合金は、接続端子５を構成する材料と同じものであり、接続端子５に対する密着力が大きいという利点がある。ＡｇはＣｕと同様に比較的軟らかい金属であることから、適度な剛性を有するものとなる。Ｎｉ，Ａｕは、接続端子５の酸化防止ができ、またロウ材４ａとの濡れ性に優れている。
【００３８】
ロウ材４ａ中のボイドの割合は、ロウ材４ａを細かい間隔（例えば５μｍ）でロウ材をスライスし、スライスされた面を積み重ねることにより得られる立体的なボイドの体積を求めるという測定方法によって特定できる。
【００３９】
また、接続端子５の表面の算術平均粗さは２〜５μｍであるが、これは、金属ボールを数十秒程度塩酸などの酸性液に浸漬することによって達成される。５μｍを超えると、接続端子５とロウ材４ａとの界面に小さな隙間が生じ易くなり、接続端子５の接合強度が低下し易くなる。接続端子５の表面の算術平均粗さが２μｍ未満では、ロウ材４ａの被着性が弱くなり易い。
【００４０】
本発明において、接続端子５は銅または銅を主成分とする銅合金から成ることが好ましく、銅または銅合金から成る接続端子５は導電性が高く、また適度な剛性を有しているため、外力が加わった際に若干変形して外力を吸収緩和することができ、接続不良の発生を抑えることができる。接続端子５が銅合金から成る場合、黄銅（Ｃｕ−亜鉛（Ｚｎ）合金）や青銅（Ｃｕ−錫（Ｓｎ）合金）等のものから成り、Ｃｕの含有量は５０重量％を超えるものであり、好ましくは７０重量％以上のものがよい。
【００４１】
このようにして得られた半導体パッケージの載置部１ａに半導体素子２を載置固定し、基体１の上面に例えばキャップ状の蓋体（図示せず）を取着することにより半導体装置を得る。そして、半導体装置は、下面電極４にロウ材を介して接合された接続端子５が外部電気回路装置の半田バンプが予め形成された電極上に当接した状態で、基体１が外部電気回路装置上に載置され、半田が再溶融する１８０〜２５０℃の温度に加熱されることにより、接続端子５が半田を介して外部電気回路装置上の電極に接合される。
【００４２】
本発明の接続端子５の直径は、好ましくは０．２５〜０．６ｍｍが良く、０．２５ｍｍ未満の場合、下面電極４への接合に際して、ロウ材４ａのメニスカスを形成するのに必要な接続端子５の表面積が不足し、接続端子５の接合強度が小さくなる。一方、直径が０．６ｍｍを超えると、下面電極４の個数密度が低下し、また半導体パッケージのサイズが大きくなってしまう。
【００４３】
本発明の半導体装置は、例えば外部電気回路装置から供給される高周波信号により半導体素子２を作動させることにより、大容量の情報を高速に処理する装置として機能し、例えばＭＣＭ（ＭｕｌｔｉＣｈｉｐ　Ｍｏｄｕｌｅ）等に用いられる。
【００４４】
【実施例】
本発明の半導体素子収納用パッケージの実施例を以下に説明する。
【００４５】
（実施例１）
図１，図２の半導体パッケージの基体１を以下の工程［１］〜［３］のようにして作製した。
【００４６】
［１］内部に厚さ方向に貫通するＷからなる貫通導体３ａを形成した、縦約１３ｍｍ×横３０ｍｍ×厚さ１．２７ｍｍの略長方形の基体１の上面に、半導体素子２を取着するための厚さが１０μｍのＷから成る上面電極３を形成し、下面に厚さが１０μｍのＷから成る下面電極４を形成した。次に、上面電極３および下面電極４の表面に厚さ３μｍのＮｉメッキ層を被着した。このとき、下面電極４の直径を０．５ｍｍとし、１．２７ｍｍ間隔で基体１の下面の全面に２３０個配設した。このような基体１を６０個用意した。
【００４７】
［２］接続端子５となる直径が０．３ｍｍで表面の算術平均粗さが３μｍのＣｕボールに対して電界バレルメッキ法によりＡｇ−Ｃｕ合金ロウ材からなるメッキ膜を５０μｍの厚さで被着したものを１３８００個（２３０×６０個）作製した。
【００４８】
［３］カーボンからなる治具にＣｕボールを配置し下面電極４に当接させた状態でブレージング炉を通すことにより、Ａｇ−Ｃｕ合金ロウ（ＢＡｇ−８：ＪＩＳＺ３２６１）を介して接合し、最後に３μｍの厚さのＮｉメッキ層および１μｍの厚さのＡｕメッキ層を電解バレルメッキ法にて半導体パッケージ全体に順次被着した。
【００４９】
上記工程［３］において、ロウ材４ａでＣｕボールを接合する際にブレージングの最高温度を８００，８２０，８４０，８６０，８８０（℃）とし、最高温度の保持時間を１０分とした基体１のサンプルを各１０個作製し、得られた５０個のサンプルから任意に２個ずつ抽出し、その接続部Ａについて小刻みに研摩断面をＳＥＭ（Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏ　Ｍｉｃｒｏｓｃｏｐｅ）写真に取ってボイドのサイズおよび密度を調査した。その結果、同じ基体１では、ロウ材４ａ中にほぼ同じ体積のボイドが発生していることが明らかになった。これにより、ロウ材４ａ中のボイドの割合が０．５，１，１．５，２，２．５（体積％）である各種サンプルを各１０個ずつ用意した。
【００５０】
また、Ｃｕボールをロウ材ペースト｛粘度１００ポイズ（１０Ｐａ・ｓ）｝に浸漬したサンプルについて、上記と同様にしてボイドの割合を確認したところ、上記いずれのブレージングの温度においてもボイドの割合が２体積％を超えるサンプル（２．５体積％）があり、これを比較例のサンプルとし１０個用意した。
【００５１】
そして、上記各種サンプルについて高周波信号（２ＧＨｚ）の伝送特性を調査した。このとき、半導体素子２としてＭＭＩＣを半田で取着し作動させた場合における伝送損失をネットワークアナライザで評価した。その結果を表１に示す。
【００５２】
なお、表１では、１０個のサンプルについて１個でも不具合が発生した場合は×と判断した。即ち、高周波信号の反射損失について、接続部Ａにおける反射損失が−１５ｄＢを基準としてその絶対値が１５を超えるものを○、１５以下のものを×とした。
【００５３】
【表１】
2004063612.tif 000003
【００５４】
表１より、ロウ材４ａ中のボイドの割合が２体積％以下であれば、高周波信号の伝送損失について問題のないことが明らかになった。
【００５５】
（実施例２）
直径が０．４ｍｍで表面の算術平均粗さが１，２，３，４，５，６，７（μｍ）のＣｕボールを用意し、これらのＣｕボールの表面に電界バレルメッキ法によりＡｇ−Ｃｕ合金ロウのメッキ膜を５０μｍの厚さで被着したものを各１００個ずつ用意した。
【００５６】
Ｃｕボール表面の算術平均粗さの調整は、Ｃｕボールを濃塩酸と濃硝酸の混合液に時間を変えて浸漬させることによって行った。また、算術平均粗さの測定はレーザ光を用いた表面粗さ測定器で行なった。即ち、Ｃｕボールを同じ場所で回転させながらレーザ光を照射し、表面で反射したレーザ光の反射光から算術平均粗さを求めた。
【００５７】
このようにして用意したＣｕボールに上記実施例１のようにしてＡｇ−Ｃｕ合金ロウのメッキ膜を５０μｍの厚さで被着し、次に別途用意した基体１の下面電極４に上記実施例１と同様にして接合し、各接合部Ａについて小刻みに断面を研摩しながら断面の状態を観察した。その結果を表２に示す。
【００５８】
【表２】
2004063612.tif 000004
【００５９】
表２により、Ｃｕボールの表面の算術平均粗さが５μｍを超えると、ＣｕボールとＡｇ−Ｃｕ合金ロウとの界面（Ａｇ−Ｃｕ合金ロウの表面側）にマイクロクラックが発生することが判明した。また、算術平均粗さが２μｍ未満では、ＣｕボールとＡｇ−Ｃｕ合金ロウとの密着力が低下して、一部のＣｕボールに導通不良が発生した。
【００６０】
なお、本発明は上記実施の形態および実施例に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を行うことは何等差し支えない。例えば、上記実施の形態および実施例では、接続端子５の材質として銅について説明したが、本発明の範囲内であれば他の金属を用いても良い。すなわち、接続端子５の材質は、半導体パッケージに接続するためのＮｉメッキおよびＡｕメッキの被着が可能で、かつ導電性に優れたものであれば良い。具体的には、電気伝導性および適度な形状保持の点から、ＡｇやＡｇを主成分とする合金からなるものであってもよい。
【００６１】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有するセラミックスから成る基体と、載置部に形成された複数の上面電極と、基体の下面に形成され、複数の上面電極に貫通導体を介してそれぞれ電気的に接続された下面電極と、下面電極にロウ材を介して接合された金属ボールから成る接続端子とを具備し、ロウ材は内部の空孔の割合が２体積％以下とされており、接続端子は表面の算術平均粗さが２〜５μｍとされていることにより、接続端子の接合強度が劣化したり接続端子の電気抵抗が大きくなるのを防ぐことができる。また、基体の下面電極に接続端子をロウ付けするに際して、接続端子の表面とロウ材との間に小さな隙間が発生せず、接続端子の表面とロウ材とを密着させることができる。その結果、接続端子の接合を確実かつ信頼性の高いものとすることができる。
【００６２】
したがって、本発明の半導体素子収納用パッケージは、基体の下面電極を接続端子を介して外部電気回路装置に強固に接合できるとともに信頼性の高い接続構造を有するものとなる。
【００６３】
本発明の半導体素子収納用パッケージは、好ましくは、接続端子は銅または銅を主成分とする銅合金から成ることにより、接続端子が良好な導電性および適度な剛性を有するものとなり、高周波信号を伝送する際の導通不良や半導体装置を外部電気回路装置に搭載する際の接続端子の歪みが発生し難い、信頼性の高いものとなすことができる。
【００６４】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに上面電極に電気的に接続された半導体素子と、半導体素子の上方を覆うようにして基体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体素子収納用パッケージを用いた、半導体素子が長期に亘り正常かつ安定して作動し得る信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の一例を示す断面図である。
【図２】図１の半導体素子収納用パッケージにおける要部の部分拡大断面図である。
【図３】従来の半導体素子収納用パッケージの断面図である。
【図４】従来の半導体装置の接続部を示す部分拡大断面図である。
【符号の説明】
１：半導体素子
２：基体
２ａ：載置部
３：上面電極
４：下面電極
４ａ：ロウ材
５：接続端子
【図１】
2004063612.tif 000005
【図２】
2004063612.tif 000006
【図３】
2004063612.tif 000007
【図４】
2004063612.tif 000008