(57)【要約】【課題】データ伝送ビットレートの増大による全面的なデータ伝送異常の虞れのないディジタル伝送システムを提供すること。【解決手段】系統ａと系統ｂの２系統の低ビットレートデータを多重化して所定の高ビットレートのデータストリームにする多重部２００を備えたディジタル伝送システムにおいて、複数系統の低ビットレートデータを多重化したときの合計ビットレートが高ビットレートを越えないようにするため、当該多重部２００に入力制限器ＬＩＭを設けたもの。【選択図】　図１
2004040659.tif 000002
【特許請求の範囲】
【請求項１】
複数系統のディジタルデータを多重化して伝送する方式のディジタル伝送システムにおいて、
前記複数系統のディジタルデータの各々のビットレートが、各ディジタルデータ毎に設定してあるそれそれの制限値を越えたとき、当該制限値を越えたディジタルデータの多重化を停止させる手段が設けられていることを特徴とするディジタル伝送システム。
【請求項２】
請求項２に記載のディジタル伝送システムにおいて、
前記各ディジタルデータ毎に設定してあるそれそれの制限値が、前記多重化後のディジタルデータのビットレートに応じて決定されるように構成されていることを特徴とするディジタル伝送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ビットレートの異なる複数のデータをディジタル多重伝送する技術に係り、特に移動無線中継に好適なディジタル伝送システムに関する。
【０００２】
【従来の技術】
昨今、ディジタル信号処理技術の進歩は目覚ましく、これに伴い映像信号や音声信号などをＭＰＥＧ−２方式によって圧縮し、ディジタル変調／復調することにより、劣化が少なく安定した伝送が容易に得られるようになっている。
【０００３】
ここで、この方式の場合、ＭＥＰＧ処理のため、復号される映像や音声などに時間遅延が生じるという問題点も無くはないが、しかし、安定した伝送が得られるというメリットを生かし、近年、移動中継にも、この方式によるディジタル伝送システムの適用が多くなっている。
【０００４】
ところで、この方式によるディジタル伝送システムを用いて、例えばマラソンなどのロードレースを中継する場合には、図６に示すような構成のディジタル伝送システムが従来から使用されていた。
【０００５】
ここで、このロードレース中継の場合、走者が先頭集団と第２集団などに分かれてしまう場合が多くある。そこで、被写体が常に確実に撮影できるようにするため、複数台の移動中継車が投入されるのが通例であり、このため、この図６のシステムでは、ａ号車とｂ号車の２台の移動中継車が用いられている。
【０００６】
そして、このシステムでは、例えば８００ＭＨｚ帯のキャリア周波数による直交周波数分割多重変調（Ｏｒｔｈｏｇｏｎａｌ　Ｆｒｅｑｕｅｎｃｙ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ：ＯＦＤＭ）方式を用いたＦＰＵ（Ｆｉｅｌｄ　Ｐｉｃｋ−ｕｐ　Ｕｎｉｔ：以下、８００Ｍ−ＦＰＵと記す）の送信機１０ａ、１０ｂと受信機１１ａ、１１ｂを用い、これを１段目の伝送系として、各移動中継車のＴＶカメラで撮像した各映像信号を小高い山の上などに設けた受信点（中継所）まで伝送する。
【０００７】
次に２段目の伝送系として、例えば７ＧＨｚ帯の周波数によるシングルキャリア６４値直交振幅変調（６４　Ｑｕａｄｒａｔｕｒｅ　Ａｍｐｌｉｔｕｄｅ　Ｍｏｄｕｌａｔｉｏｎ：６４ＱＡＭ）方式によるＦＰＵ（以下、７Ｇ−ＦＰＵと記す）送信機１３ａ、１３ｂと受信機１４ａ、１４ｂを用い、これにより受信点からセンタ（放送局）まで伝送するように構成するのである。
【０００８】
ここで、１段目の８００Ｍ−ＦＰＵ送信機１０ａ、１０ｂと受信機１１ａ、１１ｂによる伝送は、移動体伝送には比較的強いが、この場合は、例えば８Ｍ　ｂｉｔ／ｓの低ビットレートによるデータ伝送となる。
【０００９】
一方、２段目の７Ｇ−ＦＰＵ送信機１３ａ、１３ｂと受信機１４ａ、１４ｂによる伝送は、主として固定局間伝送に用いられ、例えば５９．６４８Ｍ　ｂｉｔ／ｓの高ビットレートによるディジタルデータが伝送できる。
【００１０】
ここで、これらのＦＰＵはビットレートが異なり、従って、８００Ｍ−ＦＰＵによる８Ｍ　ｂｉｔ／ｓのディジタルデータは、直接、５９．６４８Ｍ　ｂｉｔ／ｓの７Ｇ−ＦＰＵには接続できない。
【００１１】
このため、図６のディジタル伝送装置では、ＭＰＥＧエンコーダ９ａ、９ｂで圧縮され、８００Ｍ−ＦＰＵ送信機１０ａ、１０ｂと受信機１１ａ、１１ｂで無線伝送された８Ｍ　ｂｉｔ／ｓの各映像トランスポートストリームＴＳを、受信点のＭＰＥＧコーデック１２ａ、１２ｂでベースバンドの映像信号に伸張した後、再度、５９．６４８Ｍ　ｂｉｔ／ｓのデータに圧縮し直すことにより、７Ｇ−ＦＰＵ送信機１３ａ、１３ｂに供給し、センタの受信機１４ａ、１４ｂに伝送する形態をとっている。
【００１２】
従って、センタでは、受信機１４ａ、１４ｂにより受信した５９．６４８Ｍ　ｂｉｔ／ｓの各映像トランスポートストリームＴＳを、ＭＰＥＧデコーダ１５ａ、１５ｂによって８Ｍ　ｂｉｔ／ｓのデータにデコードし、その上で各号車の映像信号を得ることになる。
【００１３】
ところで、例えば上記したロードレース中継の場合でも、各号車の映像信号の中で実際に放送（ＯＮ−ＡＩＲ）される映像信号（実放送用映像信号）は１系統だけであるが、しかし、一応は複数系統の映像信号が全てセンタに伝送され、実放送用映像信号がセンタにいるディレクタにより選択される。
【００１４】
つまり、移動中継車が複数台投入されている場合は、とにかく移動中継車の映像信号は、常時、全てセンタに伝送する必要があり、このため、図６の伝送システムでは移動中継車の台数分の伝送回線が必要になって、多くの周波数チヤネルが占有されてしまうことになる。
【００１５】
しかも、上記図６に示したディジタルデータ伝送システムのように、異なった伝送レートのディジタル機器が複数段接続されている場合は、ＭＰＥＧ−２方式の画像圧縮と伸張処理が複数回繰り返えされることになり、伝送時間が段数毎に０．３〜０．５秒程度づつ延びてしまい、それでなくても存在が問題になり、特に放送局ユーザからは排除が強く望まれている伝送遅延が大きくなってしまう。
【００１６】
加えて、この場合は、折角、７Ｇ−ＦＰＵによる高ビットレート伝送回線があるにもかかわらず、８００Ｍ−ＦＰＵによる低ビットレートのディジタルデータをベースバンド化してデータレート変更しているため、結果的には唯１本の低レートの信号により伝送系が占有されてしまうことになる。
【００１７】
そこで、本件発明者は、特願２００１−１５９４４６に係る発明として、複数の低ビットレート信号をまとめて、所定の高ビットレート信号に変換することにより、異なった伝送レートの伝送装置を直接ディジタルデータで接続でき、しかも複数の回線を占有することなく伝送する方法について提案した。
【００１８】
ここで、この提案に係る方法について、図７により、先行技術として説明すると、ここで、１は多重部で、２は分離部であり、１段目の８００Ｍ−ＦＰＵ送信機１０ａ、１０ｂと受信機１１ａ、１１ｂまでの構成と、センタにあるＭＰＥＧデコーダ１５ａ、１５ｂは、図６で説明した伝送システムと同じである。
【００１９】
また、２段目にある７Ｇ−ＦＰＵ送信機１３と受信機１４は、それぞれ図６で説明した伝送システムにおける７Ｇ−ＦＰＵ送信機１３ａ（１３ｂ）と受信機１４ａ（１４ｂ）と同じであり、従って、ここでは、主として多重部１と分離部２について説明する。
【００２０】
まず、多重部１は、２段目の受信機１１ａ、１１ｂで受信された８Ｍｂｉｔ／Ｓのａ号車とｂ号車の各映像トランスポートストリームＴＳを入力し、これらを多重化した上で、７Ｇ−ＦＰＵ送信機１３のビットレートに合わせた高ビットレートの伝送信号、つまり、この場合は伝送速度５９．６４８Ｍ　ｂｉｔ／ｓのクロックＣＫｍによる伝送信号Ｄｍとして出力する働きをする。
【００２１】
次に、分離部２は、７Ｇ−ＦＰＵ受信機１４で受信した高ビットレートの伝送信号Ｄｍｒを入力し、これによりａ号車とｂ号車の各映像トランスポートストリームＴＳを分離して出力する働きをする。
【００２２】
このときの各映像トランスポートストリームＴＳは、図１１の（ａ）に示すように、データに同期信号４７ｈが付加された状態で２０４ワードを１周期とするストリーム形態のものである。
【００２３】
次に、この図７の先行技術による伝送システムの動作について説明すると、まず、移動中継車（ａ号車とｂ号車）で撮影されたａ号車映像信号とｂ号車映像信号は、ＭＰＥＧエンコーダ９ａ、９ｂで、それぞれ所定ビットレート、ここでは８Ｍ　ｂｉｔ／ｓのビットレートに圧縮され、ａ号車映像トランスポートストリームＴＳとｂ号車映像トランスポートストリームＴＳに変換される。
【００２４】
そして、これらの映像トランスポートストリームＴＳが８００Ｍ−ＦＰＵ送信機１０ａ、１０ｂからそれぞれ送信され、これにより、受信点にある８００Ｍ−ＦＰＵ受信機１１ａ、１１ｂで各映像トランスポートストリームＴＳが受信される。
【００２５】
こうして受信されたａ号車とｂ号車の各映像トランスポートストリームＴＳは多重部１で多重化され、５９．６４８Ｍ　ｂｉｔ／ｓの高ビットレートの伝送信号Ｄｍに変換された上で、７Ｇ−ＦＰＵ送信機１３からセンタ（放送局）に向けて送信され、７Ｇ−ＦＰＵ受信機１４で受信される。
【００２６】
そして、この受信された高ビットレートの伝送信号Ｄｍｒは、分離部２によりａ号車とｂ号車のそれぞれの映像トランスポートストリームＴＳに分離され、ＭＰＥＧデコーダ１５ａ、１５ｂにより、それぞれ８Ｍ　ｂｉｔ／ｓのビットレートのデータにデコードされ、各号車の映像信号が出力されることになる。
【００２７】
次に、多重部１について図８により説明すると、これは、図示のように、Ｄｓ時間短縮部３ａ、３ｂとダミーデータ発生部４、読み出し制御部５、それに状態表示部１５で構成されている。このとき、Ｄｓ時間短縮部３ａ、３ｂは、同期検出部３−１とメモリ制御部３−２、メモリ３−３、それにＩＤ挿入部３−４で構成されている。
【００２８】
そして、８００Ｍ−ＦＰＵ受信機１１ａからクロックａｃｋと共に出力されるビットレートＢａのａ号車ＴＳ信号ａＴＳはＤｓ時間短縮部３ａに蓄えられ、クロックｂｃｋと共に出力されるビットレートＢｂのｂ号車ＴＳ信号ｂＴＳはＤｓ時間短縮部３ｂに蓄えられる。
【００２９】
ここで、図１０の時刻ｔ０ｌ　において、Ｄｓ時間短縮部３ａのメモリ３−３に蓄えられたデータ量を表わす値ａ△が、所定の値Ｋ（例えば２：ＴＳデータ２個分）を越えたら読み出し可能な状態に達したものとし、この後の時刻ｔ０２　において、読み出し制御部５から読み出し制御パルスａｓｔを発生させ、これをメモリ制御部３−２に供給する。
【００３０】
この制御パルスａｓｔが入力されたＤｓ時間短縮部３ａは、図１１（ａ）に示す２０４ワードのａ号車ＴＳ信号ａＴＳに、系統を区別するためのｌワードの情報ＩＤが付加された２０５ワードを、出力レートＤｍのもとでＴＳ周期とし、これからデータａＤｓを作成し、これを速度ｍで読み出す。
【００３１】
また、時刻ｔ０３　において、Ｄｓ時間短縮部３ｂのメモリ３−３に蓄えられたデータ量を示す値ｂ△が所定の値Ｋ（例えば２）を越え、読み出し可能な状態に達したら、時刻ｔ０４において、読み出し制御部５から読み出し制御パルスｂｓｔをメモリ制御部３−２に送る。
【００３２】
そこで、このパルスｂｓｔが供給されたＤｓ時間短縮部３ｂは、２０４ワードのｂ号車ＴＳ信号ｂＴＳに、系統を区別するための情報ＩＤｌワードが付加された２０５ワード分をＴＳ周期とし、これからデータｂＤｓを作成し、７Ｇ−ＦＰＵ送信機１３から供給されるクロックＣＫｍにより速度ｍで読み出す。
【００３３】
ここで、ダミーデータ発生部４は、各系統の△の値が２未満のとき、読み出し制御部５からの読み出し制御パルスＧｓｔに従い、空データである情報ＩＤを１ワード付加した２０５ワードのダミーデータＧｓを出力する。
【００３４】
以上の動作により、ａＴＳ系統のデータａＤｓとｂＴＳ系統のデータｂＤｓを主体にし、データレートｍによる不足分をダミーデータＧｓで満たした伝送ストリームＤｍを作成するのである。
【００３５】
次に、分離部２について図９により説明すると、これは、図示のように、ＩＤ検出部６と書き込み制御部７、Ｄｓ時間伸張部８ａ、８ｂ、それに状態表示部１６で構成されている。このとき、Ｄｓ時間伸張部８ａ、８ｂは、メモリ制御部８−１とＣＫ（クロック）発生部８−２、それにメモリ８−３で構成されている。
【００３６】
そして、７Ｇ−ＦＰＵ受信機１４で受信された伝送信号Ｄｍｒは、ＩＤ検出部６に入力され、ここでストリームＤｍｒ内の同期信号４７ｈが検出され、その直前に付加されているＩＤ情報を示すＩＤｆ信号を出力する。
【００３７】
そこで、書き込み制御部７は、このＩＤｆ信号に応じて動作し、伝送信号ＤｍｒがａＴＳ系統のデータであれば、書き込み制御パルスａ−ｄｔをＤｓ時間伸張部８ａのメモリ制御部８−１に供給し、ｂＴＳ系統のデータであれば、書き込み制御パルスｂ−ｄｔをＤｓ時間伸張部８ｂのメモリ制御部８−１に供給する。しかして、伝送信号Ｄｍｒがレート不足分に使用した不要なダミーデータＧｓであったときは何も出力しない。
【００３８】
次にＤｓ時間伸張部の動作について、図１１を用い、Ｄｓ時間伸張部８ａの動作を例にして説明すると、まずメモリ制御部８−１は、書き込み制御部７から供給される書き込み制御パルスａ−ｄｔに基づいてライトイネーブルパルスＷｃｎｔを発生し、ＩＤ情報を除いたレートｍのデータストリームａＤＳがメモリ８−３に書き込まれるよう制御する。
【００３９】
そして、メモリ制御部８−１は、図１１の時刻ｔｌｌ　において、メモリ８−３に蓄積されたデータ量を示す値ａ△ｒが所定の値Ｋ（例えば２データ分）を越えたとき、一定量が蓄えられたものと判定し、このときは時刻ｔ１２　において読み出し制御をＯＮにし、リードイネーブルパルスＲｃｎｔを発生してメモリ８−３からビットレートＢａによるデータ読み出しを開始し、連続した状態のａ号車トランスポートストリームａ号車ＴＳｒを出力する。
【００４０】
また、Ｄｓ時間伸張部８ｂも同じ動作をし、時刻ｔ１３　において、メモリ８−３に蓄積されたデータ量を示す値ｂ△ｒが所定の値Ｋ（例えば、２データ分）を越え、一定量が蓄えられたと判定されたとき、メモリ制御部８−１は、時刻ｔ１４　で読み出し制御をＯＮとして、メモリ８−３からビットレートＢｂによるデータ読み出しを開始し、連続した状態のｂ号車トランスポートストリームｂ号車ＴＳｒを出力する。
【００４１】
一方、伝送信号ＤｍｒがダミーデータＧｓであったときは何も出力されず、従って、このデータは廃棄されることになる。
【００４２】
以上の結果、Ｄｓ時間伸張部８ａ（８ｂ）のメモリ８−３には、ビットレートｍで間欠的に現れる２０５ワードのデータａＤＳ（ｂＤＳ）の内、ＩＤ情報以外のデータが書き込まれる。
【００４３】
そして、メモリ制御部８−１は、ビットレートｍによる書き込み開始回数と、ビットレートＢａ（Ｂｂ）による読み出し開姑回数の差分ａ△ｒ（ｂ△ｒ）をＣＫ発生部８−２に出力する。
【００４４】
そこで、ＣＫ発生部８−２は、差分ａ△ｒ（ｂ△ｒ）が値１のときは出力クロックａｃｋｒ（ｂｃｋｒ）の周波数をそのまま保持しているが、値０のときは周波数を低下させ、値２以上のときは周波数を上昇させる。
【００４５】
以上の動作により、入力したビットレートｍの伝送ストリームＤｍｒから、ビットレートＢａのａ号車ＴＳｒと、ビットレートＢｂ（＝Ｂａ）のｂ号車ＴＳｒを分離し、出力させることができる。
【００４６】
【発明が解決しようとする課題】
上記先行技術は、以下に説明するように、ビットレートの変更が想定されておらず、ビットレートが変更された場合の対処に問題があった。
【００４７】
上記したように、先行技術では多重部を備えていて、複数系統のデータストリームを多重化しているので、多重化前の各データのビットレートが、多重化後のデータのビットレートを越えると処理がオーバーフローしてしまう。
【００４８】
いま、多重部のａ系統とｂ系統に入力されるデータストリームのビットレートＢａ、Ｂｂを、ａ　ｂｉｔ／ｓ、ｂ　ｂｉｔ／ｓとし、高ビットレートの伝送信号ＤｍのクロックＣＫｍによる伝送速度をＶＣＫｍ　ｂｉｔ／ｓとすると、次の（１）式が、オーバーフローせず、入力された全系統のデータストリームを確実に多重伝送するための条件となる。
【００４９】
（ａ＋ｂ）＜ＶＣＫｍ　…………（１）
従って、例えば上記の値について、それぞれ、
ＶＣＫｍ＝６０Ｍ　ｂｉｔ／ｓ
ａ　＝２０Ｍ　ｂｉｔ／ｓ
ｂ　＝３０Ｍ　ｂｉｔ／ｓ
になっていた場合は、５０（＝２０＋３０）＜６０なので、（１）式は満足され、オーバーフローの虞れはなく、各系統共に確実にデータストリームの伝送を得ることができる。
【００５０】
しかし、
ＶＣＫｍ＝６０Ｍ　ｂｉｔ／ｓ
ａ　＝４０Ｍ　ｂｉｔ／ｓ
ｂ　＝３０Ｍ　ｂｉｔ／ｓ
になっていたときは、７０（＝４０＋３０）＞６０になってしまうため、（１）式は満足されず、従ってデータ処理にオーバーフローが発生し、各系統に入力されたデータストリームの一部又は全部が伝送できなくなってしまう。
【００５１】
この結果、先行技術では、データストリームの入力ビットレートが変更された場合、伝送異常が発生してしまう虞れがあり、従って、上記した問題が生じてしまうのである。
【００５２】
具体例で説明すると、２０Ｍ　ｂｉｔ／ｓのビットレートのデータストリームが系統ａで伝送されている状態のとき、別のプログラムと差し換えられ、突然、ビットレートが増大して４０Ｍ　ｂｉｔ／ｓのデータに変わってしまったとする。
【００５３】
そうすると、この場合は、系統ａに入力されたデータストリームが欠落してしまうのはやむを得ないとしても、系統ｂに入力されたデータストリームの一部又は全部にまで欠落が生じてしまうのである。
【００５４】
本発明の目的は、データ伝送ビットレートの増大による全面的なデータ伝送異常の虞れのないディジタル伝送システムを提供することにある。
【００５５】
【課題を解決するための手段】
上記目的は、複数系統のディジタルデータを多重化して伝送する方式のディジタル伝送システムにおいて、前記複数系統のディジタルデータの各々のビットレートが、各ディジタルデータ毎に設定してあるそれそれの制限値を越えたとき、当該制限値を越えたディジタルデータの多重化を停止させる手段が設けられていることにより達成される。
【００５６】
このとき、前記各ディジタルデータ毎に設定してあるそれそれの制限値が、前記多重化後のディジタルデータのビットレートに応じて決定されるようにしてもよい。
【００５７】
【発明の実施の形態】
以下、本発明によるディジタル伝送装置について、図示の実施の形態により詳細に説明すると、まず、図１は、本発明の第１の実施の形態で、この場合は、図７で説明した先行技術によるディジタル伝送装置における多重部１に代えて、多重部２００を設けたものになっている。
【００５８】
従って、この多重部２００以外の部分の構成と、それらによる動作は、図７の場合と同じなので、詳しい説明は割愛し、以下、多重部２００の構成と動作に重点をおいて説明する。
【００５９】
この多重部２００は、図２に示すように、Ｄｓ時間短縮部３ａ、３ｂとダミーデータ発生部４、読み出し制御部５、状態表示部１５、データ制御器１０１、それに制限器１０２ａ、１０２ｂで構成され、Ｄｓ時間短縮部３ａ、３ｂは、ここでも同期検出部３−１とメモリ制御部３−２、メモリ３−３、それにＩＤ挿入部３−４で構成されている。
【００６０】
従って、この多重部２００は、図８に示した先行技術の多重部１にデータ制御器１０１と制限器１０２ａ、１０２ｂを付加したものに相当し、このため、この多重部２００も、２段目の受信機１１ａ、１１ｂで受信された８Ｍ　ｂｉｔ／ｓのａ号車とｂ号車の各映像トランスポートストリームＴＳを入力し、これらを多重化した上で、７Ｇ−ＦＰＵ送信機１３のビットレートに合わせた５９．６４８Ｍ　ｂｉｔ／ｓの高ビットレートの伝送信号Ｄｍとして出力する点は、図７の先行技術における多重部１と同じである。
【００６１】
多重部２００に入力されるビットレートＢａの映像トランスポートストリームａＴＳとビットレートＢｂの映像トランスポートストリームｂＴＳは、まず制限器１０２ａ、１０２ｂに入力され、これらの制限器１０２ａ、１０２ｂの出力がＤｓ時間短縮部３ａ、３ｂに入力され、そこに蓄えられる。
【００６２】
ここで、これら制限器１０２ａ、１０２ｂは何れもデータ制御器１０１によって制御され、そこに入力された映像トランスポートストリームａＴＳ、ｂＴＳが予め設定されているビットレート制限値を越えた場合、それらがＤｓ時間短縮部３ａ、３ｂに入力されるのを遮断する一種のスイッチとして機能する。
【００６３】
まず、データ制御器１０１は、図３に示すように入力された映像トランスポートストリームａＴＳ、ｂＴＳのビットレートＢａ、Ｂｂを検出するビットレート検出器１０６ａ、１０６ｂと予め制限値Ｌａ、Ｌｂが格納してある制限値レジスタｌ０７ａ、１０７ｂ、それにビットレート比較器１０８ａ、１０８ｂで構成されている。
【００６４】
そして、まず多重部２００に入力されたビットレートＢａの映像トランスポートストリームａＴＳについては、ビットレート比較器１０８ａで、当該映像トランスポートストリームａＴＳのビットレートＢａが制限値レジス夕ｌ０７ａに設定されている制限値Ｌａと比較され、このビットレートＢａがレート制限値Ｌａより大きいとき、映像トランスポートストリームａＴＳの通過を阻止するように制限器１０２ａが制御される。
【００６５】
例えば、
ビットレートＢａ＝１０Ｍ　ｂｉｔ／ｓ
制限値Ｌａ＝２０Ｍ　ｂｉｔ／ｓ
の場合、つまりビットレートＢａ＜Ｌａなら映像トランスポートストリームａＴＳは制限器１０２ａをそのまま通過してＤｓ時間短縮部３ａに蓄えられる。
【００６６】
しかし、例えば、
ビットレートＢａ＝２０Ｍ　ｂｉｔ／ｓ
制限値Ｌａ＝１０Ｍ　ｂｉｔ／ｓ
の場合、つまりビットレートＢａ＞Ｌａのときは映像トランスポートストリームａＴＳは制限器１０２ａで制限（阻止）されてしまい、Ｄｓ時間短縮部３ａには蓄えられない。
【００６７】
結局、制限値レジスタｌ０７ａに設定した制限値Ｌａを越えたビットレートの映像トランスポートストリームａＴＳは制限器１０２ａで制限を受け、伝送できないことになる。
【００６８】
次に多重部２００に入力されるビットレートＢｂの映像トランスポートストリームｂＴＳについても同様で、この多重部２００に入力されたビットレートＢｂの映像トランスポートストリームｂＴＳは、ビットレート比較器１０８ｂで、当該映像トランスポートストリームｂＴＳのビットレートＢｂが制限値レジス夕ｌ０７ｂに設定されている制限値Ｌｂと比較され、ビットレートＢｂがレート制限値Ｌｂより大きいとき、映像トランスポートストリームｂＴＳの通過を阻止するように制限器１０２ｂが制御される。
【００６９】
従って、ここでも、例えば、
ビットレートＢｂ＝１０Ｍ　ｂｉｔ／ｓ
制限値Ｌｂ＝２０Ｍ　ｂｉｔ／ｓ
の場合、つまりビットレートＢｂ＜Ｌｂなら映像トランスポートストリームｂＴＳは制限器１０２ｂをそのまま通過してＤｓ時間短縮部３ｂに蓄えられ、
ビットレートＢｂ＝２０Ｍ　ｂｉｔ／ｓ
制限値Ｌｂ＝１０Ｍ　ｂｉｔ／ｓ
の場合、つまりビットレートＢｂ＞Ｌｂのとき、映像トランスポートストリームｂＴＳは制限器１０２ｂで制限（阻止）されて、Ｄｓ時間短縮部３ｂには蓄えられないことになる。
【００７０】
結局、ここでも、制限値レジスタｌ０７ｂに設定した制限値Ｌｂを越えたビットレートの映像トランスポートストリームｂＴＳは制限器１０２ｂで制限され、伝送されないことになる。
【００７１】
そこで、いま、例えばクロックＣＫｍによる伝送速度ＶＣＫｍを６０Ｍ　ｂｉｔ／ｓとした場合、予め、
制限値Ｌａ＝２５Ｍ　ｂｉｔ／ｓ
制限値Ｌｂ＝３０Ｍ　ｂｉｔ／ｓ
を設定しておいたとする。
【００７２】
そうすると、この場合、多重部２００に入力される映像トランスポートストリームａＴＳ、ｂＴＳのビットレートの合計が５５（＝２５＋３０）Ｍ　ｂｉｔ／ｓを越えたときでも、Ｄｓ時間短縮部３ａ、３ｂに入力されるデータのビットレートの合計は、常に５５Ｍ　ｂｉｔ／ｓ以下に制限され、この結果、上記（１）は常に満足され、少なくともここで処理がオーバーフローすることはなくなる。
【００７３】
この結果、系統ａと系統ｂの映像トランスポートストリームａＴＳ、ｂＴＳの一方のビットレートが、上記したプログラム差し替えなど何らかの理由で変更され、当該系統の制限値を越えたときでも、当該系統のデータ伝送が停止されるだけにとどめることができ、他方の系統でのデータ伝送にまで異常が波及する虞れはない。
【００７４】
従って、この実施形態によれば、系統ａと系統ｂの双方の映像トランスポートストリームａＴＳ、ｂＴＳの双方が各々の制限値を越えない限りは、少なくとも一方の系統（例えば系統ａで制限値を越えたときは系統ｂ、系統ｂで制限値を越えたときは系統ａ）のデータ伝送は常に正常に維持することができる。
【００７５】
よって、この実施形態によれば、データ伝送ビットレートの増大による全面的なデータ伝送異常の発生を確実に抑えることができ、信頼性の高いディジタル伝送システムが容易に提供できる。
【００７６】
次に、本発明の第２の実施形態として、２段目の伝送系におけるデータ伝送ビットレートの変更に応じて、上記した制限値が変更されるようにした実施形態について、図４により説明すると、この図において、３００は多重部で、その他の構成は、図１で説明した第１の実施形態と同じである。
【００７７】
従って、この第２の実施形態は、上記した第１の実施形態における多重部２００に代えて、多重部３００を設けたものであり、この点を除けば、第１の実施形態と同じであるので、以下、この多重部３００について重点的に説明する。
【００７８】
まず、この多重部３００は、図４に示すように、図２に示した多重部２００におけるデータ制御器１０１に代えて、データ制御器１１１を設けたものであり、そして、このデータ制御器１１１は、図５に示すように、図３に示したデータ制御器１０１におけるビットレート検出器１０６ａ、１０６ｂに加えて、更にビットレート検出器１０６ｃを設けると共に、制限値レジスタｌ０７ａと制限値レジスタｌ０７ｂに代えて、比率指定レジスタｌ１２ａ、１１２ｂと乗算器１１３ａ、１１３ｂを設けたものである。
【００７９】
ここで、まず、ビットレート検出器１０６ｃは、クロックＣＫｍのビットレートＢｃを検出し、これを乗算器１１３ａ、１１３ｂに供給する働きをする。従って、この第２の実施形態では、系統ａと系統ｂの映像トランスポートストリームａＴＳ、ｂＴＳの各のビットレートＢａ、Ｂｂの検出に加えて、高ビットレートの伝送信号ＤｍのビットレートＢｃも検出されることになる。
【００８０】
次に、比率指定レジスタｌ１２ａ、１１２ｂは、各々所定の係数Ｍａ、Ｍｂを出力し、それを各乗算器１１３ａ、１１３ｂに供給する働きをする。そして、これらの係数Ｍａ、Ｍｂは何れも１以下の所定の値で、（Ｍａ＋Ｍｂ）＜１．０の関係を保つものとして設定されている。
【００８１】
この結果、まず、乗算器１１３ａからは、乗算値（Ｂｃ×Ｍａ）が制限値Ｌａとして出力され、ビットレート比較器１０８ａに供給されることになり、他方、乗算器１１３ｂからは、乗算値（Ｂｃ×Ｍｂ）が制限値Ｌｂとして出力され、ビットレート比較器１０８ｂに供給されることになる。
【００８２】
従って、第１の実施形態の場合、ビットレートが制限値レジスタｌ０７ａと制限値レジスタｌ０７ｂで設定された制限値により一義的に制限されるのに対して、この第２の実施形態では、クロックＣＫｍに応じて制限値が適応的に変化されることになる。
【００８３】
このため、伝送信号ＤｍのビットレートＢｃのうち、系統ａの映像トランスポートストリームａＴＳに許される最大ビットレートａｍの割合を比率指定レジスタｌ１２ａの係数Ｍａにより決定し、系統ｂの映像トランスポートストリームｂＴＳに許される最大ビットレートｂｍの割合を比率指定レジスタｌ１２ｂの係数Ｍｂにより決定する。
【００８４】
この結果、伝送信号ＤｍのビットレートＢｃが変化されても、上記した（１）式の関係、すなわち、
（ａ＋ｂ）＜ＶＣＫｍ
の関係が常に満足されるように、制限値Ｌａ、Ｌｂが設定されることになる。
【００８５】
次に、このときの動作について、具体例により説明する。いま、
ＶＣＫｍ＝３０Ｍ　ｂｉｔ／ｓ
Ｍａ＝０．４
Ｍｂ＝０．５
とすると、
ａｍ＝１２（３０×０．４）Ｍ　ｂｉｔ／ｓ
ｂｍ＝１５（３０×０．５）Ｍ　ｂｉｔ／ｓ
となり、この結果、ａｍ十ｂｍ＝１２＋１５＝２７Ｍ　ｂｉｔ／ｓが低ビットレートＴＳ信号の合計ビットレートとなり、従って、オーバーフローを防ぐことができる。
【００８６】
つまり、この第２の実施形態によれば、比率指定レジスタｌ１２ａに設定される係数Ｍａの値と比率指定レジスタｌ１２ｂに設定される係数Ｍｂの値の合計が１．０未満になるように設定すれば、低ビットレートＴＳ信号の合計ビットレートは、必ず伝送速度ＶＣＫｍ（この場合、３０Ｍ　ｂｉｔ／ｓ）以下に抑えられるのでオーバーフローを未然に防ぐことができる。
【００８７】
従って、この第２の実施形態によれば、多重伝送系でのデータ伝送速度の変更にも容易に対応した上で、データ伝送ビットレート増大による全面的なデータ伝送異常の発生を確実に抑えることができ、信頼性の高いディジタル伝送システムが容易に提供できる。
【００８８】
なお、以上に説明した実施形態では、多重化されるデータが系統ａと系統ｂの２系統の場合について説明したが、本発明は、３系統以上の場合にも適用でき、実施することができるのはいうまでもない。
【００８９】
【発明の効果】
本発明によれば、データ伝送ビットレートの増大による全面的なデータ伝送動作の停止が回避されるので、伝送中での突発的なデータ伝送ビットレートにも容易に対応でき、信頼性の高いディジタル伝送システムを容易に提供することができる。
【図面の簡単な説明】
【図１】本発明によるディジタル伝送システムの第１の実施形態の全体構成を示すブロック図である。
【図２】本発明の第１の実施形態における多重部の詳細ブロック図である。
【図３】本発明の第１の実施形態におけるデータ制御器の詳細ブロック図である。
【図４】本発明の第２の実施形態における多重部の詳細ブロック図である。
【図５】本発明の第２の実施形態におけるデータ制御器の詳細ブロック図である。
【図６】従来技術によるディジタル伝送システムの一例を示すブロック図である。
【図７】先行技術によるディジタル伝送システムを示すブロック図である。
【図８】先行技術における多重部の詳細ブロック図である。
【図９】先行技術における分離部の詳細ブロック図である。
【図１０】多重部の動作を説明するためのタイムチャートである。
【図１１】ディジタル伝送システムにおける伝送信号の信号形態を示す模式図である。
【図１２】分離部における信号形態を示す模式図である。
【符号の説明】
２００、３００……多重部
２……分離部
３ａ、３ｂ……Ｄｓ時間短縮部
３−１……同期ワード検出部
３−２……メモリ制御部
３−３……メモリ
３−４……ＩＤ挿入部
８−２……ＣＫ発生部
４……ダミーデータ発生部
５……読み出し制御部
６……ＩＤ検出部
７……書き込み制御部
８ａ、８ｂ……Ｄｓ時間伸張部
１０１、１１１……データ制御器
１０２ａ、１０２ｂ……制限器
１０６ａ、１０６ｂ、１０６ｃ……ビットレート検出器
１０７ａ、１０７ｂ……制限値レジスタ
１０８ａ、１０８ｂ……ビットレート比較器
１１２ａ、１１２ｂ……比率指定レジスタ
１１３ａ、１１３ｂ……乗算器
【図１】
2004040659.tif 000003
【図２】
2004040659.tif 000004
【図３】
2004040659.tif 000005
【図４】
2004040659.tif 000006
【図５】
2004040659.tif 000007
【図６】
2004040659.tif 000008
【図７】
2004040659.tif 000009
【図８】
2004040659.tif 000010
【図９】
2004040659.tif 000011
【図１０】
2004040659.tif 000012
【図１１】
2004040659.tif 000013
【図１２】
2004040659.tif 000014