(57)【要約】【課題】微細な溝の内部を、ボイドなどの欠陥の無い良好な膜質の絶縁膜で充填することにより、良好な分離特性を示す素子分離構造を備える半導体装置およびその製造方法を提供する。【解決手段】半導体装置は、半導体基板１と分離絶縁体２ａ〜２ｃとを備える。半導体基板１の主表面には溝１７ａ〜１７ｃが形成されている。分離絶縁体２ａ〜２ｃは、熱酸化法を用いて溝の内部に形成され、半導体基板１の主表面において素子形成領域を分離するものである。上記分離絶縁体２ａ〜２ｃは複数の酸化膜３ａ〜３ｃ、４ａ〜４ｃ、５ａ〜５ｃ、６ｂ、７ｂの積層体である。【選択図】　　　　図１
2004047624.tif 000002
【特許請求の範囲】
【請求項１】
主表面に溝が形成された半導体基板と、
熱酸化法を用いて前記溝の内部に形成され、前記半導体基板の主表面において素子形成領域を分離する分離絶縁体とを備え、
前記分離絶縁体は、複数の酸化膜レイヤの積層体である、半導体装置。
【請求項２】
前記溝の内壁と前記分離絶縁体との間に配置されたバリア膜をさらに備える、請求項１に記載の半導体装置。
【請求項３】
前記酸化膜レイヤはｎ型不純物元素を含む、請求項１または２に記載の半導体装置。
【請求項４】
凹凸部が形成された主表面を有する半導体基板と、
前記凹凸部上に形成され、ｎ型不純物元素を含む複数の酸化膜レイヤの積層体からなる絶縁体とを備える、半導体装置。
【請求項５】
前記凹凸部は、前記半導体基板の主表面に形成された溝を含み、
前記絶縁体は前記溝を充填するように形成されている、請求項４に記載の半導体装置。
【請求項６】
前記溝の内壁と前記絶縁体との間に配置されたバリア膜をさらに備える、請求項５に記載の半導体装置。
【請求項７】
前記ｎ型不純物元素はリンである、請求項３〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記複数の酸化膜レイヤのうちの１の酸化膜レイヤにおける前記ｎ型不純物元素の濃度は、前記１の酸化膜レイヤより前記半導体基板に近い位置に配置された他の酸化膜レイヤにおける前記ｎ型不純物元素の濃度より高くなっている、請求項３〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記バリア膜は、高密度プラズマ化学気相成長法および減圧化学気相成長法のいずれかによって形成されたシリコン酸化膜である、請求項２または６に記載の半導体装置。
【請求項１０】
凹凸部が形成された主表面を有する半導体基板を準備する工程と、
前記凹凸部上に化学気相成長法を用いてシリコン膜を形成する工程と、前記シリコン膜を酸化することによりシリコン酸化膜を形成する工程とを交互に複数回繰返す絶縁体形成工程とを備える、半導体装置の製造方法。
【請求項１１】
前記シリコン膜を形成する工程では、化学気相成長法において用いる反応ガスがｎ型不純物元素を含有するガスを含む、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記絶縁体形成工程では、前記シリコン膜を形成する工程の後であって前記シリコン酸化膜を形成する工程の前に、前記シリコン膜にｎ型不純物元素を含有するガスを接触させることにより前記シリコン膜に前記ｎ型不純物元素を導入する工程を実施する、請求項１０に記載の半導体装置の製造方法。
【請求項１３】
前記ｎ型不純物元素はリンである、請求項１１または１２に記載の半導体装置の製造方法。
【請求項１４】
前記ｎ型不純物元素を含むガスはホスフィンガスである、請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記絶縁体形成工程では、
前記半導体基板の温度を５２０℃以上７５０℃以下とし、
前記シリコン膜を形成する工程において化学気相成長法で利用する反応ガスがモノシランガスを含み、
前記シリコン酸化膜を形成する工程において前記シリコン膜を酸化するために前記シリコン膜に接触させる反応ガスが、酸素ガスと水素ガスとの混合ガスを含み、
前記混合ガスにおける前記水素ガスの体積割合が１％以上３０％以下である、請求項１０〜１４のいずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記絶縁体形成工程に先だって、前記半導体基板の前記凹凸部上にバリア膜を形成する工程をさらに備える、請求項１０〜１５のいずれか１項に記載の半導体装置の製造方法。
【請求項１７】
前記半導体基板を準備する工程は、前記半導体基板の主表面に前記凹凸部を構成する溝を形成する工程を含み、
前記シリコン膜を形成する工程では、前記溝の内部に前記シリコン膜を形成する、請求項１０〜１６のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、より特定的には、絶縁膜におけるボイドなどの欠陥の発生を抑制することが可能な半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体記憶装置などに代表される半導体装置では、半導体基板の主表面において、電界効果トランジスタなどの回路素子を形成するための素子形成領域と、この素子形成領域を分離するための素子分離構造とが形成される。素子分離構造の一つに、ＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）と呼ばれる構造がある。図３６〜図３９は、従来の半導体装置におけるＳＴＩの形成方法を説明するための断面模式図である。図３６〜図３９を参照して、従来の半導体装置におけるＳＴＩの製造方法を説明する。
【０００３】
まず、半導体基板１０１（図３６参照）の主表面上に、熱酸化法によってシリコン酸化膜１１５（図３６参照）を形成する。このシリコン酸化膜１１５上に減圧気相成長法（ＬＰＣＶＤ法：Ｌｏｗ　Ｐｒｅｓｓｕｒｅ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）などを用いて、シリコン窒化膜１１６（図３６参照）を形成する。シリコン窒化膜１１６上に、フォトリソグラフィー法を用いてパターンを有するレジスト膜（図示せず）を形成する。このパターンを有するレジスト膜をマスクとして用いて、通常の異方性エッチングを利用して溝１１７ａ〜１１７ｃ（図３６参照）を形成する。このようにして、図３６に示すような構造を得る。
【０００４】
次に、図３７に示すように、溝１１７ａ〜１１７ｃの内部からシリコン窒化膜１１６の上部表面上にまで延在するシリコン酸化膜１５０を形成する。シリコン酸化膜１５０の形成方法としては、たとえばテトラエトキシシラン（ＴＥＯＳ）を用いたＬＰＣＶＤ法を適用できる。
【０００５】
次に、シリコン窒化膜１１６上に位置するシリコン酸化膜１５０の部分を、フォトリソグラフィー法およびドライエッチング（異方性エッチング）を用いて除去する。その後、化学機械研磨法（ＣＭＰ法：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）を用いてシリコン酸化膜１５０の上部表面を平坦化する。この結果、図３８に示すように、溝１１７ａ〜１１７ｃの内部にそれぞれシリコン酸化膜１５０ａ〜１５０ｃが充填された構造を得る。
【０００６】
次に、シリコン窒化膜１１６（図３８参照）およびシリコン酸化膜１１５（図３８参照）をエッチング法などにより除去する。この結果、図３９に示すように、半導体基板１０１の主表面の溝１１７ａ〜１１７ｃの内部に、ＳＴＩを構成するシリコン酸化膜１５０ａ〜１５０ｃが配置された構造を得ることができる。そして、この素子分離構造（ＳＴＩ）を構成するシリコン酸化膜１５０ａ〜１５０ｃによって分離された素子形成領域に、電界効果トランジスタなどの回路素子を形成する。
【０００７】
【発明が解決しようとする課題】
今日、半導体装置の微細化、高集積度化の要求はますます強くなってきている。そして、このような半導体装置の微細化に伴って、上述した素子分離構造もそのサイズを小さくする必要がある。図３６〜図３９に示したようなＳＴＩ構造を微細化するためには、従来より幅の狭い溝１１７ａ〜１１７ｃ（図３７参照）を形成するとともに、この幅の狭い溝１１７ａ〜１１７ｃの内部をシリコン酸化膜１５０（図３７参照）により充填する必要がある。図３７に示した工程では、シリコン酸化膜１５０を形成するためＴＥＯＳを用いたＬＰＣＶＤ法を利用したが、溝１１７ａ〜１１７ｃの幅が狭くなると、図４０に示すように溝１１７ａ、１１７ｃの内部において、シリコン酸化膜１５０中にボイド１５１が形成される場合があった。
【０００８】
これは、上述したＴＥＯＳを用いたＬＰＣＶＤ法により形成されるシリコン酸化膜１５０の段差被覆性が不充分であることに起因する。すなわち、ＴＥＯＳを用いたＬＰＣＶＤ法では、溝１１７ａ〜１１７ｃの内部にシリコン酸化膜１５０を形成する際、溝１１７ａ〜１１７ｃの上部におけるシリコン酸化膜の膜成長速度が溝１１７ａ〜１１７ｃの底部におけるシリコン酸化膜１５０の膜成長速度より速くなっている。そのため、溝１１７ａ、１１７ｃの上部において、溝１１７ａ、１１７ｃの対向する側壁面上に成長したシリコン酸化膜１５０の部分同士が、他の部分より先に接触する（シリコン酸化膜１５０により、溝１１７ａ、１１７ｃの上部が閉塞した状態となる）ためである。このとき、上述のように溝１１７ａ、１１７ｃの底部におけるシリコン酸化膜の膜成長速度は相対的に遅いため、図４０に示すように溝１１７ａ、１１７ｃの上部がシリコン酸化膜１５０により閉塞したときに、溝１１７ａ、１１７ｃの内部にボイド１５１が形成される。ここで、図４０は、従来の半導体装置の問題点を説明するための断面模式図であり、ＬＰＣＶＤ法により形成されたシリコン酸化膜１５０にボイドが形成された状態を示している。
【０００９】
このようなボイド１５１が形成されるかどうかはＬＰＣＶＤ法のプロセス条件にも依存するが、発明者が検討した結果では、溝１１７ａ、１１７ｃの幅（分離幅）が０．２μｍより小さいと、上述のようなボイド１５１が形成される確率が高くなっていた。このようなボイド１５１が形成されると、結果的に溝１１７ａ〜１１７ｃの内部に形成されたシリコン酸化膜１５０により構成される素子分離構造の分離特性が劣化する場合があった。
【００１０】
また、幅の狭い溝１１７ａ、１１７ｃの内部にシリコン酸化膜１５０（図３７参照）を形成する他の方法として、高密度プラズマＣＶＤ法（ＨＤＰ−ＣＶＤ法：Ｈｉｇｈ　Ｄｅｎｓｉｔｙ　Ｐｌａｓｍａ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）を用いることも考えられる。ＨＤＰ−ＣＶＤ法では、溝の内部にシリコン酸化膜を成膜すると同時に、溝の上部においてシリコン酸化膜がエッチングされる。そのため、溝の上部において対向する溝の壁面上に形成されたシリコン酸化膜同士が他の部分より先に接触する確率を低減できるので、溝の内部にボイドが形成される危険性を低減できる。
【００１１】
しかし、ＨＤＰ−ＣＶＤ法を用いる場合であっても、溝１１７ａ〜１１７ｃ（図４１参照）の幅が狭くなるのに従って、上述したボイドの形成を抑制するために、エッチング成分を増やす（溝１１７ａ〜１１７ｃ（図４１参照）の上部においてシリコン酸化膜１５０（図４１参照）がエッチングされる際のエッチング速度を大きくする）必要がある。この結果、ＨＤＰ−ＣＶＤ法を用いてシリコン酸化膜１５０（図４１参照）を形成した場合、図４１に示すように、溝１１７ａ〜１１７ｃの上部においてシリコン酸化膜１５０のみではなく、シリコン窒化膜１１６、シリコン酸化膜１１５さらには半導体基板１０１までもエッチングされる場合があった。図４１は、従来の半導体装置の問題点を説明するための断面模式図であり、ＨＤＰ−ＣＶＤ法を用いてシリコン酸化膜１５０を形成した場合を示している。
【００１２】
この場合、半導体基板１０１には、溝１１７ａ〜１１７ｃの上部に削れ部１５２が形成される。このような削れ部１５２が形成されると、溝１１７ａ〜１１７ｃの内部に形成されたシリコン酸化膜１５０により構成される素子分離構造の分離特性が劣化する場合があった。そして、発明者の検討した結果では、上述のような削れ部１５２の発生を抑制しながら溝１１７ａ〜１１７ｃの内部をシリコン酸化膜１５０で充填できる溝１１７ａ〜１１７ｃの幅は、０．１２μｍ程度が限界であった。
【００１３】
さらに、上述したＬＰＣＶＤ法やＨＤＰ−ＣＶＤ法を用いて形成したシリコン酸化膜１５０（図４０、図４１参照）は、熱酸化法（シリコン膜を熱酸化することによりシリコン酸化膜を形成する方法）により得られたシリコン酸化膜に比べて、その膜中に不純物を多く含み、また、その組成も不安定である場合が多い。このように、ＬＰＣＶＤ法やＨＤＰ−ＣＶＤ法により得られるシリコン酸化膜の膜質は熱酸化法により得られるシリコン酸化膜の膜質より劣っているため、上述したＬＰＣＶＤ法などを用いて形成した素子分離構造の分離特性が劣化することになっていた。そして、このような分離特性の劣化は、溝１１７ａ〜１１７ｃの幅が小さくなるのに従って顕著になっていた。
【００１４】
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、微細な溝の内部を、ボイドなどの欠陥の無い良好な膜質の絶縁膜で充填することにより、良好な分離特性を示す素子分離構造を備える半導体装置およびその製造方法を提供することである。
【００１５】
【課題を解決するための手段】
この発明の１の局面に従った半導体装置は、半導体基板と分離絶縁体とを備える。半導体基板の主表面には溝が形成されている。分離絶縁体は、熱酸化法を用いて溝の内部に形成され、半導体基板の主表面において素子形成領域を分離するものである。上記分離絶縁体は複数の酸化膜レイヤの積層体である。
【００１６】
このようにすれば、後述する製造方法からも分かるように、溝の幅より十分小さい膜厚のシリコン膜など酸化膜レイヤの元となる膜を溝の内部に形成した後、そのシリコン膜などの膜を熱酸化するという工程を繰り返す事で、本発明による絶縁体を得ることができる。そして、上述の酸化膜レイヤの元となるシリコン膜などを形成する際に、段差被覆性に優れた成膜方法を利用できるので、溝の上部が塞がれる事に起因してボイドなどの欠陥が形成される危険性を低減できる。
【００１７】
この発明の他の局面に従った半導体装置は、半導体基板と絶縁体とを備える。半導体基板は凹凸部が形成された主表面を有する。絶縁体は、凹凸部上に形成され、ｎ型不純物元素を含む複数の酸化膜レイヤの積層体からなる。
【００１８】
この場合、ｎ型不純物元素によりアルカリ金属などの不純物原子をトラップすることができるので、酸化膜レイヤ中での不純物原子の拡散を抑制できる。このため、アルカリ金属などの不純物原子による半導体素子の特性劣化を抑制できる。
【００１９】
この発明の別の局面に従った半導体装置の製造方法は、半導体基板を準備する工程と、絶縁体形成工程とを備える。半導体基板を準備する工程では、凹凸部が形成された主表面を有する半導体基板を準備する。絶縁体形成工程では、凹凸部上に化学気相成長法を用いてシリコン膜を形成する工程と、シリコン膜を酸化することによりシリコン酸化膜を形成する工程とを交互に複数回繰返す。
【００２０】
このようにすれば、凹凸部の凹部の幅より十分小さい膜厚のシリコン膜など、酸化膜レイヤの元となるシリコン膜を凹部の内部に形成した後、そのシリコン膜を酸化するという工程を繰り返す事で、本発明による絶縁体を備える半導体装置を得ることができる。
【００２１】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００２２】
（実施の形態１）
図１は、本発明による半導体装置の実施の形態１を示す断面模式図である。図１を参照して、本発明による半導体装置の実施の形態１を説明する。
【００２３】
図１に示すように、半導体装置は半導体基板１の主表面に素子形成領域を囲むように形成された分離絶縁体２ａ〜２ｃと、この絶縁体としての分離絶縁体２ａ〜２ｃによって分離された素子形成領域において、半導体基板１の主表面上に形成された回路素子としての電界効果トランジスタと、この電界効果トランジスタのソース／ドレイン領域８ａ、８ｂと電気的に接続された配線１４ａ、１４ｂとを備える。具体的に、半導体基板１の主表面では、上述のように素子形成領域を囲むように分離絶縁体２ａ〜２ｃが形成されている。この分離絶縁体２ａ〜２ｃは、いわゆるＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）と呼ばれる構造を有している。
【００２４】
分離絶縁体２ａは、半導体基板１の主表面に形成された溝１７ａの内部に、層状に積層された複数の酸化膜レイヤとしての酸化膜３ａ〜５ａの積層体によって構成されている。酸化膜３ａ〜５ａは、溝１７ａの内壁に沿った方向に延在するように形成されている。つまり、溝１７ａの内部では、溝１７ａの側壁および底壁を覆うように酸化膜３ａが形成されている。酸化膜３ａ上には酸化膜４ａが形成されている。酸化膜４ａ上に酸化膜５ａが形成されている。このように、複数の層状に積層された酸化膜３ａ〜５ａからなる積層体によって、溝１７ａの内部が充填された状態になっている。
【００２５】
また、分離絶縁体２ｂは、半導体基板１の主表面に形成された溝１７ｂの内部を充填するように配置された、酸化膜レイヤとしての酸化膜３ｂ〜７ｂの積層体からなる。具体的には、溝１７ｂの側壁および底壁を覆うように酸化膜３ｂが形成されている。酸化膜３ｂ上には酸化膜４ｂが形成されている。酸化膜４ｂ上には酸化膜５ｂが形成されている。酸化膜５ｂ上には酸化膜６ｂが形成されている。酸化膜６ｂ上には酸化膜７ｂが形成されている。
【００２６】
また、分離絶縁体２ｃも、半導体基板１の主表面に形成された溝１７ｃの内部を充填するように配置された酸化膜レイヤとしての酸化膜３ｃ〜５ｃの積層体によって構成されている。具体的には、溝１７ｃの側壁および底壁を覆うように酸化膜３ｃが配置されている。酸化膜３ｃ上に酸化膜４ｃが配置されている。酸化膜４ｃ上に酸化膜５ｃが配置されている。
【００２７】
分離絶縁体２ａ、２ｂによって囲まれた素子形成領域においては、半導体基板１の主表面上にゲート絶縁膜９を介してゲート電極１０が配置されている。ゲート絶縁膜９下のチャネル領域を挟むようにソース／ドレイン領域８ａ、８ｂが半導体基板１の主表面に形成されている。ゲート電極１０、ゲート絶縁膜９およびソース／ドレイン領域８ａ、８ｂにより電界効果トランジスタが形成されている。
【００２８】
上述の電界効果トランジスタを覆うように、半導体基板１の主表面上には層間絶縁膜１１が形成されている。層間絶縁膜１１において、ソース／ドレイン領域８ａ、８ｂ上に位置する領域にはコンタクトホール１２ａ、１２ｂが形成されている。コンタクトホール１２ａ、１２ｂの内部は導電体膜１３ａ、１３ｂによりそれぞれ充填されている。導電体膜１３ａ、１３ｂ上に位置する領域であって、層間絶縁膜１１の上部表面上には配線１４ａ、１４ｂがそれぞれ配置されている。また、層間絶縁膜１１の上部表面上には、他の配線である配線１４ｃ〜１４ｅが配置されている。配線１４ａ、１４ｂは、それぞれ導電体膜１３ａ、１３ｂを介してソース／ドレイン領域８ａ、８ｂと電気的に接続されている。
【００２９】
このようにすれば、後述する製造方法からも分かるように、溝１７ａ〜１７ｃの幅より十分小さい膜厚の多結晶シリコン膜を溝１７ａ〜１７ｃの内部に形成した後、その多結晶シリコン膜を熱酸化するという工程を繰り返す事で、本発明による分離絶縁体２ａ〜２ｃを得ることができる。そして、上記多結晶シリコン膜を形成する際に、段差被覆性に優れた成膜方法を利用できるので、溝１７ａ〜１７ｃの上部が塞がれる事に起因してボイドなどの欠陥が形成される危険性を低減できる。
【００３０】
また、熱酸化法を用いて形成された酸化膜３ａ〜３ｃ、４ａ〜４ｃ、５ａ〜５ｃ、６ｂ、７ｂの膜質は、ＬＰＣＶＤ法やＨＤＰ−ＣＶＤ法などを用いて形成された酸化膜の膜質より優れているため、優れた分離特性を有する分離絶縁体２ａ〜２ｃを実現できる。
【００３１】
次に、図１に示した半導体装置の製造方法を、図２〜図１３を参照して説明する。なお、図２、図３、図７〜図１３は、図１に示す半導体装置の製造方法を説明するための断面模式図である。また、図４は、分離絶縁体２ａ〜２ｃ（図１参照）を形成するために用いる半導体製造装置の模式図である。また、図５は、図４に示した半導体製造装置を用いて、分離絶縁体２ａ〜２ｃを形成する半導体装置の製造方法のフローチャートを示す図である。図６は、図５に示したフローチャートに従って分離絶縁体２ａ〜２ｃ（図１参照）を形成する際の図４に示した半導体製造装置におけるプロセス条件を説明するためのタイミングチャートを示す図である。以下、図１に示した半導体装置の製造方法を説明する。
【００３２】
まず、半導体基板１（図２参照）の主表面上に、熱酸化法により薄いシリコン酸化膜１５（図２参照）を形成する。次に、減圧気相成長法（以下、ＬＰＣＶＤ法（Ｌｏｗ　Ｐｒｅｓｓｕｒｅ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）と呼ぶ）などの成膜方法を用いて、シリコン窒化膜１６（図２参照）を形成する。このようにして、図２に示すような構造を得る。
【００３３】
次に、フォトリソグラフィ法とエッチングとにより半導体基板１の分離絶縁体２ａ〜２ｃ（図１参照）が形成されるべき領域に溝１７ａ〜１７ｃ（図３参照）を形成する工程を実施する。以上のような半導体基板を準備する工程を実施することにより、図３に示すような構造を得る。
【００３４】
次に、図４に示すような半導体製造装置を用いて、分離絶縁体２ａ〜２ｃを構成する酸化膜３ａ〜３ｃ、４ａ〜４ｃ、５ａ〜５ｃ、６ｂ、７ｂ（図１参照）を形成する。以下、図４に示した半導体製造装置の構成を簡単に説明する。
【００３５】
図４に示すように、半導体製造装置である成膜装置２０は、反応容器２１と、反応容器２１の内部に設置されたガスヘッド２３と、反応容器２１の内部においてガスヘッド２３と対向する位置に配置されたヒータ２２と、ガスヘッド２３を介して反応容器２１の内部に反応ガスを供給するための反応ガス供給機構とを備える。反応ガス供給機構は、図４に示すようにガスヘッド２３に接続された複数の配管と、この複数の配管に設置され、反応ガスの供給量や供給の開始および停止を制御するためのバルブ２４ａ〜２４ｄ、２６ａ〜２６ｄ、２７ａ〜２７ｃおよびマスフロー制御装置２５ａ〜２５ｄを含む。マスフロー制御装置２５ａ〜２５ｄは、それぞれモノシランガス（ＳｉＨ４ガス）、酸素ガス（Ｏ２ガス）、水素ガス（Ｈ２ガス）および窒素ガス（Ｎ２ガス）の流量を制御するために用いられる。
【００３６】
また、反応容器２１には、反応容器２１の内部から雰囲気ガスを排出するための排出配管が接続されている。その排出配管には圧力制御バルブ２８が設置されている。なお、上述したヒータ２２は、その上部表面上に被処理材である半導体基板１を配置するための基板ホルダとしての機能も有する。
【００３７】
次に、図４に示した装置を用いて分離絶縁体２ａ〜２ｃ（図１参照）を形成する方法を、図５に示したフローチャートに基づいて簡単に説明する。
【００３８】
図５に示すように、分離絶縁体２ａ〜２ｃ（図１参照）を形成する方法としては、まず、凹凸部が形成された主表面を有する半導体基板を準備する工程として、半導体基板の主表面に溝を形成する工程（Ｓ１１０）を実施する。これは図３に示した工程に対応する。次に、多結晶シリコン膜を形成する工程（Ｓ１２０）を実施する。具体的には、溝が形成された半導体基板の主表面上に、溝の内部から半導体基板１の主表面上にまで延在するようにＣＶＤ法を用いて多結晶シリコン膜を形成する。次に、上述の工程で形成した多結晶シリコン膜を酸化する酸化工程（Ｓ１３０）を実施する。この酸化工程（Ｓ１３０）では、上記工程（Ｓ１２０）において形成した多結晶シリコン膜がすべてシリコン酸化膜となるまで酸化を行なう。次に、酸化工程（Ｓ１３０）において形成されたシリコン酸化膜によって、溝の埋込が完了したかどうかを判定する工程（Ｓ１４０）を実施する。そして、溝の埋込が完了していない場合には、再度多結晶シリコン膜を形成する工程（Ｓ１２０）および酸化工程（Ｓ１３０）を繰返す。この結果、多結晶シリコン膜を形成する工程（Ｓ１２０）および酸化工程（Ｓ１３０）を繰返す絶縁体形成工程により、溝の内部にはシリコン酸化膜が層状に形成されていくことになる。そして、溝の埋込が完了したかどうかを判定する工程（Ｓ１４０）において、溝の埋込が完了したと判断された場合には、半導体基板の主表面上に位置する余分なシリコン酸化膜を除去する工程などの後処理を行なう後処理工程（Ｓ１５０）を実施する。このようにして、分離絶縁体２ａ〜２ｃを形成する工程が完了する。なお、溝の埋込が完了したかどうかを判定する工程（Ｓ１４０）では、予め形成される酸化膜の膜厚と溝の幅との関係から、多結晶シリコン膜を形成する工程（Ｓ１２０）および酸化工程（Ｓ１３０）の繰返し回数を決定しておき、その繰返し回数だけ上記工程を実施したかどうかを制御装置などで検証してもよいし、半導体基板の溝が形成された部分の状態をリアルタイムで検出することにより、上記判定を行なってもよい。
【００３９】
次に、図６に示したタイミングチャートおよび図７〜図１３に示した断面模式図を参照しながら、図１に示した半導体装置の製造方法における分離絶縁体２ａ〜２ｃの製造方法を説明する。なお、図６のタイミングチャートでは、縦軸が反応容器２１（図４参照）内部の圧力やモノシランガス、酸素ガス、水素ガスなどの流量を示している。また、横軸は時間を示している。
【００４０】
まず、図３に示したように溝１７ａ〜１７ｃが形成された半導体基板１を、図４に示した成膜装置２０の反応容器２１の内部のヒータ２２上に設置する。そして、反応容器２１の内部を真空状態あるいは窒素などの不活性ガス雰囲気とする。不活性ガスとして窒素を用いる場合は、たとえば図４に示すバルブ２４ｄ、２６ｄを開状態とするとともに、マスフロー制御装置２５ｄによって窒素ガス（Ｎ２ガス）の流量を制御する。また、このとき、圧力制御バルブ２８を制御することによって反応容器２１の内部を所定の圧力に保つようにする。その後、ヒータ２２によって半導体基板１の温度を６２０℃程度に保持する。なお、半導体基板１の温度は５２０℃以上７５０℃以下とすることが好ましい。
【００４１】
次に、図６の時点ｔ１において、図４に示した成膜装置２０のバルブ２４ａ、２６ａを開状態とするとともに、マスフロー制御装置２５ａを制御することによって、ガスヘッド２３を介して所定量のモノシランガス（ＳｉＨ４ガス）を反応容器２１の内部へと供給する。モノシランガスの供給量としては、たとえば０．０５リットル／分（５０ｓｃｃｍ）とすることができる。なお、このとき反応容器２１の内部の圧力は、圧力制御バルブ２８を制御することによって３０Ｐａ程度に保つ。このような状態を図６の時点ｔ２まで継続する。
【００４２】
このとき、半導体基板１の表面では、０．３ｎｍ／秒という成長速度で多結晶シリコン膜１８（図７参照）が形成される。そして、多結晶シリコン膜１８（図７参照）の膜厚Ｔ１（図７参照）が約２ｎｍ程度となった時点である時点ｔ２（図６参照）において、バルブ２４ａ、２６ａ（図４参照）を閉状態とするとともに、バルブ２７ａ（図４参照）を開状態とする。この結果、反応容器２１（図４参照）の内部へのモノシランガスの導入が停止される。その後、反応容器２１（図４参照）の内部のモノシランガスを排気口から排出することによって、反応容器２１の内部を真空状態とする。なお、ここでは、十分低圧の状態（たとえば、圧力が１３．３Ｐａ以下）を真空状態と呼んでいる。このようにして、図７に示すような構造を得る。なお、上述したようにモノシランガスから多結晶シリコン膜１８を形成する工程が、図５に示した多結晶シリコン膜を形成する工程（Ｓ１２０）に対応する。
【００４３】
次に、図４に示した成膜装置２０において、バルブ２４ｂ、２４ｃ、２６ｂ、２６ｃを開状態とし、マスフロー制御装置２５ｂ、２５ｃを制御することによって反応容器２１の内部へと所定量の酸素（Ｏ２）ガスおよび水素（Ｈ２）ガスを導入する。このとき、反応容器２１の内部に導入される酸素ガスと水素ガスの混合ガスにおける酸素ガスと水素ガスとの流量比は３対１（Ｏ２：Ｈ２＝３：１）とする。なお、酸素ガスと水素ガスの混合ガスにおける水素ガスの体積割合（酸素ガスの流量に対する水素ガスの流量の割合）は１％以上３０％以下であることが好ましい。また、より好ましくは、酸素ガスと水素ガスの混合ガスにおける水素ガスの体積割合を１％以上２０％以下とする。また、さらに好ましくは、酸素ガスと水素ガスの混合ガスにおける水素ガスの体積割合を１％以上１０％以下とする。このような条件を用いることにより、多結晶シリコン膜１８を確実に酸化することができる。
【００４４】
このように酸素ガスと水素ガスとを反応容器２１の内部に導入し始めた時点ｔ３（図６参照）から、反応容器２１（図４参照）の内部へと酸素ガスおよび水素ガスが導入されることによって反応容器２１の内部の圧力は図６に示すように上昇することになる。なお、図６において、圧力とは反応容器２１（図４参照）の内部の圧力を示し、ＳｉＨ４流量、Ｏ２流量およびＨ２流量とは、それぞれＳｉＨ４ガスの供給流量、Ｏ２ガスの供給流量およびＨ２ガスの供給流量を意味する。そして、このように反応容器２１（図４参照）の内部が酸素ガスと水素ガスとの混合ガス雰囲気になった状態で、図７に示した多結晶シリコン膜１８は酸化され図８に示すような酸化膜３（シリコン酸化膜）となる。なお、このときの反応容器２１（図４参照）の内部の圧力としては、たとえば６６６〜２６６６Ｐａ（５〜２０Ｔｏｒｒ）とすることができる。
【００４５】
そして、このような酸化工程を、図７に示した多結晶シリコン膜１８がほとんどすべて酸化されるまで継続する。また、上述した条件においては、多結晶シリコン膜１８（図７参照）が完全に酸化されるのに要する時間は約１０秒ほどである。そして、形成される酸化膜３（図８参照）の膜厚Ｔ２（図８参照）は３ｎｍ程度である。このようにして、図８に示すように半導体基板１の溝１７ａ〜１７ｃの内部からシリコン窒化膜１６上にまで延在する酸化膜３を形成できる。
【００４６】
そして、酸化膜３の形成が終了した時点以後の時点ｔ４（図６参照）において、反応容器２１（図４参照）への酸素ガスおよび水素ガスの供給を停止する。具体的には、図４に示した成膜装置２０において、バルブ２４ｂ、２４ｃ、２６ｂ、２６ｃを閉状態にするとともに、バルブ２７ｂ、２７ｃを開状態にする。そして、排気口から反応容器２１の内部の雰囲気ガスを排出することによって、反応容器２１の内部を真空状態とする。
【００４７】
次に、図８からも明らかなように溝１７ａ〜１７ｃの内部は酸化膜３によって完全には充填されていないため、図５に示した多結晶シリコン膜を形成する工程（Ｓ１２０）および酸化工程（Ｓ１３０）を再度実施する。具体的には、図６の時点ｔ５において、時点ｔ１における操作と同様の操作により図４に示した成膜装置２０の反応容器２１の内部にモノシランガスを導入する。この結果、酸化膜３上に多結晶シリコン膜３０（図９参照）を形成する。多結晶シリコン膜３０（図９参照）を形成する工程を時点ｔ６（図６参照）まで続けた後、図６の時点ｔ２における操作と同様の操作によって反応容器２１（図４参照）内部へのモノシランガスの供給を停止するとともに反応容器２１の内部の雰囲気ガスを排出する。このようにして、図９に示すような構造を得る。
【００４８】
次に、図６の時点ｔ７において、時点ｔ３における操作と同様の操作により反応容器２１（図４参照）の内部に酸素ガスおよび水素ガスを導入する。この結果、多結晶シリコン膜３０（図９参照）は酸化される。そして、このような酸化工程を時点ｔ８（図６参照）まで続ける。このようにして、図１０に示すように酸化膜３上に酸化膜４を形成することができる。その後、時点ｔ８において、時点ｔ４と同様の操作によって反応容器２１の内部への酸素ガスおよび水素ガスの供給を停止する。この結果、図１０に示すような構造を得ることができる。
【００４９】
このように、多結晶シリコン膜を形成する工程（Ｓ１２０）および酸化工程（Ｓ１３０）（図５参照）を繰返すことにより、溝１７ａ〜１７ｃのすべてが図１１に示すように酸化膜３〜７（シリコン酸化膜）からなる積層体により充填されるまで上述の２つの工程を繰返す。この結果、図１１に示すような構造を得ることができる。図１１に示した酸化膜３〜７を形成するために、ここでは多結晶シリコン膜を形成する工程（Ｓ１２０）および酸化工程（Ｓ１３０）（図５参照）を５回繰返している。このように、絶縁体形成工程として、多結晶シリコン膜を形成する工程（Ｓ１２０）および酸化工程（Ｓ１３０）（図５参照）を繰り返すことにより、図１に示したように溝１７ａ〜１７ｃ内部をボイドなどの無い酸化膜３〜７で充填できる。
【００５０】
そして、図１１に示したように溝１７ａ〜１７ｃが酸化膜３〜７からなる積層体によって完全に埋込まれた後、図１２に示すようにシリコン窒化膜１６上に位置する酸化膜３〜７をフォトリソグラフィー法およびドライエッチングを用いて除去する。その後、酸化膜３〜７からなる積層体の上部表面をＣＭＰ法（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）を用いて平坦化する。この結果、図１２に示すような構造を得る。
【００５１】
次に、半導体基板１の主表面上からシリコン窒化膜１６およびシリコン酸化膜１５を除去する。この結果、図１３に示すような構造を得る。なお、図１２および図１３に示した工程は、図５の後処理工程（Ｓ１５０）に対応する。このようにして、分離絶縁体２ａ〜２ｃを得ることができる。
【００５２】
そして、図１３に示した工程の後、従来と同様の方法によりゲート絶縁膜９（図１参照）、ゲート電極１０（図１参照）、およびソース／ドレイン領域８ａ、８ｂ（図１参照）からなる電界効果トランジスタを形成する。また、この電界効果トランジスタを覆うように層間絶縁膜１１（図１参照）を形成する。そして、層間絶縁膜１１において、ソース／ドレイン領域８ａ、８ｂ上に位置する領域にコンタクトホール１２ａ、１２ｂ（図１参照）を形成する。このコンタクトホール１２ａ、１２ｂの内部に導電体膜１３ａ、１３ｂ（図１参照）を形成する。この導電体膜１３ａ、１３ｂ上に位置する領域に配線１４ａ、１４ｂ（図１参照）を形成する。また、同時に層間絶縁膜１１の上部表面上において、他の配線である配線１４ｃ〜１４ｅ（図１参照）を形成する。このようにして、図１に示すような半導体装置を得ることができる。
【００５３】
発明者の得た知見によれば、図７および図９で示した多結晶シリコン膜１８、３０を形成する工程（多結晶シリコン膜を形成する工程）において上述したようなプロセス条件を用いて形成された多結晶シリコン膜１８、３０（図７および図９参照）は、ＴＥＯＳ（テトラエトキシシラン）などを用いたＬＰＣＶＤ法を用いて形成された酸化膜よりも段差被覆性が優れていることがわかった。さらに、このようにして形成した多結晶シリコン膜１８、３０（図７および図９参照）を、酸素と水素とを含んだ雰囲気中で熱酸化処理することにより、膜中に不純物を含まない純度の高い酸化膜３、４（図８および図１０参照）を形成できた。さらに、この酸化膜３、４を形成する際に、溝１７ａ〜１７ｃの幅より十分小さい膜厚の多結晶シリコン膜１８、３０（図７および図９参照）を形成して、その多結晶シリコン膜１８、３０を熱酸化するので、溝１７ａ〜１７ｃを一度に酸化膜で埋め込む場合と異なりボイドの形成を抑制できる。
【００５４】
なお、モノシランガスと酸素などの酸化性ガスとを同時に反応容器内２１（図４参照）へと供給することで、シリコン酸化膜を形成する手法は公知である。しかし、このようにモノシランガスと酸化性ガスとを同時に反応容器中に供給してシリコン酸化膜を形成する場合、このモノシランガスと酸化性ガスとが気相中で反応することが、半導体基板１表面に対する反応ガスの供給律速になる。このため、モノシランガスと酸化性ガスとを同時に反応容器内に導入して形成した酸化膜は段差被覆性に乏しい。また、上述のようにモノシランガスと酸化性ガスとを同時に反応容器内に導入する場合、モノシランガスと酸化性ガスとが気相において反応することにより形成される異物が、成膜される酸化膜中に混入するという問題も発生する。このため、上述のようにモノシランガスと酸化性ガスとを同時に供給するような酸化膜の形成方法では、本発明によって得られるような、ボイドなどの発生を抑制した上で、不純物をほとんど含まない（純度の高い）酸化膜を得ることは困難である。
【００５５】
また、異なる種類のガスを反応容器２１（図４参照）内へと交互に供給するＣＶＤ法も知られている。しかし、比較的狭い幅の溝１７ａ〜１７ｃ（図１参照）の内部を、ボイドの発生を抑制した状態で酸化膜により埋込むことが可能となったのは、発明者が多結晶シリコン膜を形成するためのガスとしてモノシランガスを選択し、また、酸化性ガスとして酸素と水素との混合ガスを選択していることも大きく影響している。つまり、モノシランガスを用いて形成された多結晶シリコン膜１８、３０（図７および図９参照）は極めて良好な段差被覆性を有しているため、比較的幅の狭い溝１７ａ〜１７ｃの内部の側壁や底壁も確実に覆うように多結晶シリコン膜１８、３０を形成することができる。
【００５６】
また、図１４に示すように、多結晶シリコン膜を形成する工程（Ｓ１２０）および酸化工程（Ｓ１３０）（図５参照）を複数回繰返した後、極めて狭い幅の溝の内部に多結晶シリコン膜３１を形成する場合には、モノシランガスを用いた場合であっても微細なボイド３２が形成される場合がある。ここで、図１４および図１５は、本発明の効果を説明するための拡大断面模式図である。図１４は、溝１７ａにおいて酸化膜３、４を形成した後、酸化膜４上に多結晶シリコン膜３１を形成した状態を示している。
【００５７】
図１４に示すように、溝１７ａ上において酸化膜４の上部表面に形成された幅の狭い溝部の上部が、多結晶シリコン膜３１によって閉塞した後では、通常のＣＶＤ法によってボイド３２を埋めることは困難である。しかし、本発明では形成した多結晶シリコン膜３１を、酸素ガスと水素ガスとの混合ガスを用いて後から酸化する。そのため、上述の酸素ガスと水素ガスとの混合ガスに起因する酸化種が多結晶シリコン膜３１あるいは多結晶シリコン膜３１が酸化することによって形成される酸化膜（絶縁膜）の内部を浸透してボイド３２の壁面を構成する多結晶シリコン膜部分にまで到達する。そして、多結晶シリコン膜３１が酸化される（シリコン酸化膜となる）際に体積膨張が起きるため、この体積膨張によってボイド３２（図１４参照）が縮小もしくは消失する。この結果、図１５に示すようにボイドの無い酸化膜５を形成することができる。このような効果は本発明のように多結晶シリコン膜を形成する工程とその多結晶シリコン膜を酸化する工程とを別工程として繰返し実施するという手法を取ることによって初めて可能となる。
【００５８】
なお、１回に形成する多結晶シリコン膜の膜厚Ｔ１（図７参照）が薄い場合には、形成されるボイド３２のサイズも小さくなる、あるいはボイドの発生を抑制することができるため、酸化工程においてより確実にボイドを消滅させることができる。しかし、多結晶シリコン膜１８、３０（図７および図９参照）の膜厚が薄すぎた場合には、一度に形成される酸化膜の厚さも薄くなる。そのため、溝１７ａ〜１７ｃ（図１参照）の内部を充填するために多結晶シリコン膜を形成する工程（Ｓ１２０）および酸化工程（Ｓ１３０）（図５参照）を繰返すサイクル数が多くなるので却って製造効率が低下する場合が考えられる。したがって、形成する多結晶シリコン膜１８、３０（図７および図９参照）の膜厚を極めて薄くすることはあまり現実的ではないと思われる。発明者が検討した結果では、溝１７ａ〜１７ｃの側壁部分の傾き角に依存するが、１回に形成される多結晶シリコン膜１８、３０（図７および図９参照）の膜厚を５ｎｍ以下にしておけば、ボイドの発生を抑制することができた。
【００５９】
もちろん、多結晶シリコン膜を形成する工程（Ｓ１２０）（図５参照）において形成される多結晶シリコン膜１８、３０（図７および図９参照）の膜厚および酸化膜３、４（図８および図１０参照）の膜厚は上述した実施の形態における値に限定されるものではない。また、多結晶シリコン膜１８、３０の成膜条件や、酸化工程における酸素と水素の流量比も上述した実施の形態における値に限るものではない。
【００６０】
また、モノシランガスを反応容器２１（図４参照）の内部へと供給する時間（時点ｔ１から時点ｔ２までの間の時間（図６参照））も、上述した実施の形態における条件に限定されるものではなく、酸化膜３〜７（図１参照）となるべき多結晶シリコン膜の形成工程毎に上記時間を変化させてもよい。
【００６１】
（実施の形態２）
図１６は、本発明による半導体装置の実施の形態２を説明するための断面模式図である。図１６を参照して、本発明による半導体装置の実施の形態２を説明する。
【００６２】
図１６に示すように、半導体装置は基本的に図１に示した半導体装置と同様の構造を備えるが、分離絶縁体２ａ〜２ｃを構成する酸化膜３３ａ〜３３ｃ、３４ａ〜３４ｃ、３５ａ〜３５ｃ、３６ｂ、３７ｂがｎ型の不純物元素であるリンを含んでいる点が異なる。また、後述する製造方法からも明らかなように、分離絶縁体２ａ〜２ｃにおいては、最下層（最も半導体基板１に近い領域）に位置する酸化膜３３ａ〜３３ｃから、上層の酸化膜３５ａ、３５ｃあるいは酸化膜３７ｂに向かうにつれて、それぞれの酸化膜３３ａ〜３３ｃ、３４ａ〜３４ｃ、３５ａ〜３５ｃ、３６ｂ、３７ｂに含有されるリンの濃度が高くなっている。
【００６３】
このようにすれば、図１に示した本発明による半導体装置と同様の効果が得られるとともに、分離絶縁体２ａ〜２ｃ中において、層状にリンを含む領域が形成されることになる。分離絶縁体２ａ〜２ｃ中に含まれるリンは、アルカリ金属など半導体装置の動作に悪影響を及ぼすアルカリ金属などの不純物原子をトラップする。このため、アルカリ金属などの不純物原子が半導体基板中に拡散することを抑制するという効果がある。そのため、アルカリ金属などの不純物原子の存在に起因して半導体装置の特性が劣化するといった問題の発生を抑制できる。
【００６４】
また、分離絶縁体２ａ〜２ｃ中にリンが一様に分布するのではなく、積層構造を構成する酸化膜３３ａ〜３３ｃ、３４ａ〜３４ｃ、３５ａ〜３５ｃ、３６ｂ、３７ｂごとにリンの濃度が異なることから、リンの濃度が異なる層が積層した状態になっている（リン原子が集中して層状に分布している）。そのため、上述したアルカリ金属などの不純物原子を捉える効果をさらに高めることができる。
【００６５】
次に、図１６に示した半導体装置の製造工程において用いる半導体製造装置を、図１７に示す。図１７は、図１６に示す半導体装置の製造工程において用いる半導体製造装置を示す模式図である。
【００６６】
図１７に示した半導体製造装置としての成膜装置２０は、図１６に示した半導体装置の分離絶縁体２ａ〜２ｃを形成するために用いられる装置であって、基本的には図４に示した成膜装置２０と同様の構造を備える。ただし、図１７に示した成膜装置２０は、反応ガス供給機構にホスフィン（ＰＨ３）ガスを反応容器２１の内部に供給するための配管経路と、この配管経路に設置されたバルブ２４ｅ、２６ｅ、２７ｅおよびマスフロー制御装置２５ｅを備えている。図１７に示した成膜装置２０を用いて図１６に示した半導体装置の分離絶縁体２ａ〜２ｃを形成する工程を、図１８を用いて簡単に説明する。図１８は、図１６に示した半導体装置の分離絶縁体２ａ〜２ｃを、図１７に示した成膜装置を用いて形成する工程のフローチャートを示す図である。
【００６７】
図１８に示すように、図１６に示した分離絶縁体２ａ〜２ｃを形成する工程は、基本的には本発明の実施の形態１における分離絶縁体を形成する工程（図５に示した工程）と同様であるが、図５に示した多結晶シリコン膜を形成する工程（Ｓ１２０）に代えて、リンを含んだ多結晶シリコン膜を形成する工程（Ｓ２２０）（図１８参照）を実施する点が異なる。他の工程は、基本的に図５に示したフローチャート中の工程と同様である。
【００６８】
具体的には、図１８の溝を形成する工程（Ｓ２１０）は、図５の溝を形成する工程（Ｓ１１０）に対応する。また、図１８の酸化工程（Ｓ２３０）は、図５の酸化工程（Ｓ１３０）に対応する。また、図１８の溝の埋込が完了したかどうかを判別する工程（Ｓ２４０）は、図５の溝の埋込が完了したかどうかを判別する工程（Ｓ１４０）に対応する。また、図１８の後処理工程（Ｓ２５０）は、図５の後処理工程（Ｓ１５０）に対応する。
【００６９】
次に、図１９〜図２３を参照して、図１６に示した半導体装置の製造方法を説明する。ここで、図１９は、図１７に示した成膜装置を用いて分離絶縁体２ａ〜２ｃ（図１６参照）を形成する際の成膜装置２０（図１７参照）の動作を説明するためのタイミングチャートを示す図である。また、図２０〜図２３は、図１６に示した半導体装置の製造方法を説明するための断面模式図である。
【００７０】
まず、図２および図３に示した工程と同様の工程を実施することにより、半導体基板１（図２０参照）の主表面に溝１７ａ〜１７ｃ（図２０参照）を形成する。次に、本発明の実施の形態１における半導体装置の製造方法と同様に、成膜装置２０（図１７参照）の反応容器２１（図１７参照）内のヒータ２２（図１７参照）上に半導体基板１を配置し、半導体基板１を所定の温度に加熱する。
【００７１】
そして、図１９の時点ｔ１において、図１７に示した成膜装置２０のバルブ２４ａ、２４ｅ、２６ａ、２６ｅを開状態とするとともに、マスフロー制御装置２５ａ、２５ｅを制御することによって、モノシランガスとホスフィン（ＰＨ３）ガスとを所定の流量で反応容器２１の内部に導入する。ここで、モノシランガスの流量としては０．０５リットル／分（５０ｓｃｃｍ）とすることができる。また、ｎ型不純物元素を含有するガスとしてのホスフィンガスは窒素ガスと混合し、ホスフィンガスの濃度が１％となるように希釈する。この希釈ガスを０．０１リットル／分（１０ｓｃｃｍ）という流量で反応容器２１内に供給する。この結果、図２０に示すように溝１７ａ〜１７ｃの内部からシリコン窒化膜１６の上部表面上にまで延在する、膜厚がＴ３のリンを含有する多結晶シリコン膜３８をＣＶＤ法により容易に形成することができる。
【００７２】
なお、このときの反応容器２１内部の圧力は実施の形態１と同様に３０Ｐａとすることができる。また、半導体基板１の加熱温度は６２０℃とすることができる。そして、この状態を所定時間継続した後、図１９における時点ｔ２において、図１７に示した成膜装置２０のバルブ２４ａ、２４ｅ、２６ａ、２６ｅを閉状態とするとともにバルブ２７ａ、２７ｅを開状態とすることによって、反応容器２１内部へのモノシランガスとホスフィンガスとの供給を停止する。このようにして、リンを含んだ多結晶シリコン膜を形成する工程（Ｓ２２０）（図１８参照）を実施できる。
【００７３】
次に、反応容器２１の内部から雰囲気ガスを排出することによって、反応容器２１の内部をほぼ真空状態とする。その後、図１９の時点ｔ３から、図１７に示した成膜装置２０の反応容器２１の内部へと酸素ガスおよび水素ガスを供給する。具体的には、図１７に示した成膜装置２０において、バルブ２４ｂ、２４ｃ、２６ｂ、２６ｃを開状態とするとともに、マスフロー制御装置２５ｂ、２５ｃを制御することにより所定量の酸素ガスと水素ガスとを反応容器２１の内部へと供給する。
【００７４】
酸素ガスと水素ガスとの供給量は、基本的に本発明の実施の形態１における半導体装置の製造方法の酸化工程での酸素ガスと水素ガスとの供給量と同様である。この結果、半導体基板１（図２０参照）の表面に形成されたリンを含む多結晶シリコン膜３８（図２０参照）が酸化される。多結晶シリコン膜３８がほぼ完全に酸化されるまで、この酸化工程を継続する。そして、多結晶シリコン膜３８（図２０参照）の酸化が終了した後の時点ｔ４（図１９参照）において、図１７に示した成膜装置２０のバルブ２４ｂ、２４ｃ、２６ｂ、２６ｃを閉状態とするとともに、バルブ２７ｂ、２７ｃを開状態とすることにより、反応容器２１への酸素ガスおよび水素ガスの供給を停止する。このようにして、酸化工程（Ｓ２３０）（図１８参照）が終了する。この酸化工程（Ｓ２３０）では、リンを含有する多結晶シリコン膜３８（図２０参照）が酸化されて、膜厚Ｔ４のリンを含有する酸化膜３３（図２１参照）となる。この結果、図２１に示すような構造を得る。
【００７５】
なお、多結晶シリコン膜３８（図２０参照）はリンを含んでいるため、酸化工程（Ｓ２３０）（図１８参照）において増速酸化の効果を得ることができる。したがって、実施の形態１において多結晶シリコン膜を酸化する酸化工程（Ｓ１３０）（図５参照）よりも、上述した本発明の実施の形態２における酸化工程（Ｓ２３０）（図１８参照）の時間を短くすることができる。なお、このような増速酸化の効果は、リン以外のｎ型不純物元素（たとえばヒ素など）を多結晶シリコン膜３８（図２０参照）に含有させることによっても得ることができる。
【００７６】
次に、図１９の時点ｔ５において、時点ｔ１と同様に図１７に示した成膜装置２０の反応容器２１中にモノシランガスとホスフィンガスとを導入することによって、リンを含む多結晶シリコン膜３９（図２２参照）を形成する工程（Ｓ２２０）（図１８参照）を実施する。このような成膜処理を時点ｔ６（図１９参照）まで継続することによって、図２２に示すような構造を得ることができる。
【００７７】
そして、図１９の時点ｔ６において、時点ｔ２と同様の操作を行ない、モノシランガスおよびホスフィンガスの反応容器２１への供給を停止する。その後、反応容器２１内を真空状態に排気した後、図１９の時点ｔ７において時点ｔ３と同様の操作を行なう。具体的には、図１７に示した成膜装置２０において、バルブ２４ｂ、２４ｃ、２６ｂ、２６ｃなどを操作することにより、時点ｔ３（図１９参照）の場合と同様に反応容器２１の内部に酸化性ガスとしての酸素ガスと水素ガスとを供給する。このようにして、酸化工程（Ｓ２３０）（図１８参照）を実施する。このとき、酸素ガスと水素ガスとの供給量および半導体基板１の加熱温度などの条件は図２１において説明した酸化工程と同様とする。この結果、リンを含む多結晶シリコン膜３９（図２２参照）を酸化することができる。そして、リンを含む多結晶シリコン膜３９が完全に酸化されるまで、この酸化処理を継続する。その後、図１９に示した時点ｔ８において、時点ｔ４と同様の操作を行なうことにより、図１７に示した成膜装置２０の反応容器２１への酸素ガスおよび水素ガスの供給を停止する。この結果、図２３に示すようなリンを含む酸化膜３４を形成することができる。
【００７８】
そして、この後は上述したリンを含んだ多結晶シリコン膜を形成する工程（Ｓ２２０）（図１８参照）および酸化工程（Ｓ２３０）（図１８参照）を繰返すことにより、リンを含有する酸化膜によって溝１７ａ〜１７ｃを充填する。その結果、図１１に示した構造と同様の構造を得ることができる。その後、図１２および図１３において説明した工程と同様の工程（後処理工程（Ｓ２５０）（図１８参照）に対応する工程や電界効果トランジスタなどを形成する工程）を実施することにより、図１６に示した半導体装置を得ることができる。
【００７９】
また、上述のように、分離絶縁体２ａ〜２ｃを形成するため溝１７ａ〜１７ｃの内部を酸化膜３３〜３６（図２４参照）で充填する工程では、リンを含んだ多結晶シリコン膜を形成する工程（Ｓ２２０）（図１８参照）と、その形成された多結晶シリコン膜を酸化する酸化工程（Ｓ２３０）（図１８参照）とを繰返して図２４に示すようなリンを含む酸化膜３３〜３６の積層体を形成する。図２４は、酸化膜３３〜３６が形成された状態を示す拡大断面模式図である。このとき、多結晶シリコン膜に含有されるリンは、酸化膜（シリコン酸化膜）と多結晶シリコン膜とにおける偏析係数の違いから、酸化工程中に多結晶シリコン膜中および酸化膜中を移動する。そして、最終的に最も上層に位置する酸化膜３７におけるリンの濃度が最も高くなり、最も下層に位置する酸化膜３３におけるリンの濃度が最も低くなる。その結果、酸化膜３３から酸化膜３７に向かうにつれて、酸化膜３３〜３７におけるリンの濃度は徐々に高くなる（１の酸化膜レイヤとしての酸化膜３６におけるリンの濃度は、酸化膜３６より半導体基板１に近い位置に配置された他の酸化膜レイヤとしての酸化膜３５〜３３におけるリンの濃度より高くなっている）。
【００８０】
なお、リンを含む多結晶シリコン膜３８、３９の成膜条件は、上述した条件に限定されず、他の条件を用いてもよい。たとえば、リンを含まない多結晶シリコン膜を本発明の実施の形態１と同様に形成した後で、後からその多結晶シリコン膜にリンを導入する工程を実施してもよい。具体的には、図２５に示すような工程により分離酸化膜を形成してもよい。図２５は、本発明の図１６に示した半導体装置の製造方法における、分離絶縁体２ａ〜２ｃの製造方法の他の例を説明するためのフローチャートを示す図である。図２５を参照して、分離絶縁体２ａ〜２ｃの製造方法の他の例を説明する。
【００８１】
図２５に示した分離絶縁体の製造方法は、基本的には図１８に示した製造方法と同様であるが、図１８におけるリンを含んだ多結晶シリコン膜を形成する工程（Ｓ２２０）に代えて、多結晶シリコン膜を形成する工程（Ｓ３２０）およびリンを多結晶シリコン膜に導入する工程（Ｓ３３０）を実施する点が異なる。他の工程は図１８に示した製造方法と同様である。
【００８２】
具体的には、図２５の溝を形成する工程（Ｓ３１０）は、図１８の溝を形成する工程（Ｓ２１０）に対応する。また、図２５の酸化工程（Ｓ３４０）および溝の埋込が完了したかどうかを判定する工程（Ｓ３５０）は、それぞれ図１８の酸化工程（Ｓ２３０）および溝の埋込が完了したかどうかを判定する工程（Ｓ２４０）に対応する。また、図２５の後処理工程（Ｓ３６０）は、図１８の後処理工程（Ｓ２５０）に対応する。このような工程を利用しても、図１６に示した半導体装置の分離絶縁体２ａ〜２ｃを得ることができる。
【００８３】
図２６は、図２５に示した分離絶縁体の製造方法を、図１７に示した成膜装置２０において実施する場合の成膜装置の操作条件を説明するためのタイミングチャートを示す図である。図２６を参照して、図２５に示した分離絶縁体の製造方法を実施する際の具体的なプロセスを簡単に説明する。
【００８４】
まず、図２および図３に示した工程と同様の工程（溝を形成する工程（Ｓ３１０）（図２５参照））を実施した後、半導体基板１（図１７参照）を成膜装置２０（図１７参照）の反応容器２１内部に配置する。そして、図２６の時点ｔ１において、図１７に示した成膜装置２０の反応容器２１内にモノシランガスを供給する。具体的には、図１７に示した成膜装置２０のバルブ２４ａ、２６ａを開状態とし、マスフロー制御装置２５ａを用いて所定量のモノシランガスを反応容器２１内に供給する。この結果、半導体基板１の溝１７ａ〜１７ｃ内部からシリコン窒化膜１６（図２０参照）上に延在するようにリンを含まない多結晶シリコン膜を形成できる。このようにして、多結晶シリコン膜を形成する工程（Ｓ３２０）（図２５参照）を実施する。この結果、図７に示した構造と同様の構造を得ることができる。その後、図２６の時点ｔ２において反応容器２１（図１７参照）内へのモノシランガスの供給を停止する。具体的には、図１７の成膜装置２０におけるバルブ２４ａ、２６ａを閉状態とするとともに、バルブ２７ａを開状態とする。そして、反応容器２１（図１７参照）中の雰囲気ガスを排気する。
【００８５】
次に、図２６の時点ｔ３において、図１７に示した成膜装置２０のバルブ２４ｅ、２６ｅを開状態とすることにより、ホスフィンガスを反応容器２１の内部に供給する。ホスフィンガスは、上述したように窒素ガスにより１％に希釈されている。このように雰囲気ガスとしてホスフィンガスを導入することによって、先に形成された多結晶シリコン膜にホスフィンガスを接触させることができるので、この多結晶シリコン膜中にリンを導入することができる。このようにして、リンを多結晶シリコン膜に導入する工程（Ｓ３３０）（図２５参照）を実施する。そして、図２６の時点ｔ４において、図１７の成膜装置２０におけるバルブ２４ｅ、２６ｅを閉状態とするとともにバルブ２７ｅを開状態とする。この結果、反応容器２１へのホスフィンガスの供給が停止する。その後、反応容器２１（図１７参照）中の雰囲気ガスを排気する。
【００８６】
次に、図２６の時点ｔ５において、図１９における時点ｔ３と同様の操作を行なうことにより、図１７に示した成膜装置２０の反応容器２１内へと水素ガスおよび酸素ガスを供給する。この結果、リンを含む多結晶シリコン膜が酸化される。そして、所定時間経過後、図２６の時点ｔ６において、図１９における時点ｔ４と同様の操作を行なうことにより、図１７に示す成膜装置２０の反応容器２１中への水素ガスおよび酸素ガスの供給を停止する。このようにして酸化工程（Ｓ３４０）（図２５参照）が完了する。
【００８７】
このような多結晶シリコン膜を形成する工程（Ｓ３２０）、リンを多結晶シリコン膜に導入する工程（Ｓ３３０）および酸化工程（Ｓ３４０）（図２５参照）を繰返すことにより、溝１７ａ〜１７ｃ（図１６参照）を層状の酸化膜で充填することができる。その後、図１２および図１３に示した工程、すなわち後処理工程（Ｓ３６０）（図２５参照）を実施することにより、図１６に示した分離絶縁体２ａ〜２ｃを得ることができる。さらに、半導体基板１（図１６参照）の種表面上に電界効果トランジスタなどを形成する工程を実施することで、図１６に示した半導体装置を得ることができる。
【００８８】
このように、多結晶シリコン膜を形成する工程（Ｓ３２０）と、リンを多結晶シリコン膜に導入する工程（Ｓ３３０）（図２５参照）とを別々に行なうことによって、溝１７ａ〜１７ｃの内部においてより確実にボイドなどの欠陥の発生を抑制できる。これは、多結晶シリコン膜を形成する工程（Ｓ３２０）において形成される多結晶シリコン膜の段差被覆性が、図１８に示した工程のように１つの工程により形成されたリンを含む多結晶シリコン膜の段差被覆性より優れているためである。なお、このように後からリンを多結晶シリコン膜に導入する場合には、導入されるリンの量は上述した希釈ホスフィンガスとモノシランガスとを同時に反応容器２１（図１７参照）へと供給した場合よりも少なくなるが、多結晶シリコン膜を酸化する際の酸化速度を向上させる増速酸化効果は充分に得ることができる。
【００８９】
（実施の形態３）
図２７は、本発明による半導体装置の実施の形態３を示す断面模式図である。図２７を参照して、本発明による半導体装置の実施の形態３を説明する。
【００９０】
図２７に示すように、半導体装置は基本的に図１に示した半導体装置と同様の構造を備えるが、分離絶縁体２ａ〜２ｃの構造が異なる。すなわち、図２７に示した半導体装置では、分離絶縁体２ａ〜２ｃを構成する酸化膜４０ａ〜４０ｃ、３３ａ〜３３ｃ、３４ａ〜３４ｃ、３５ｂ、３６ｂからなる酸化膜の積層構造のうち、最下層（最も半導体基板１に近い領域）に位置する酸化膜４０ａ〜４０ｃが、下地酸化膜であって上層の他の酸化膜とは異なる製造方法により形成され、異なる膜質を有している。
【００９１】
具体的には、図２７に示した半導体装置において、最下層のシリコン酸化膜４０ａ〜４０ｃはＬＰＣＶＤ法により形成されたシリコン酸化膜である。そして、バリア膜としてのシリコン酸化膜４０ａ〜４０ｃの上層に位置するリンを含む酸化膜３３ａ〜３３ｃ、３４ａ〜３４ｃ、３５ｂ、３６ｂは、基本的に実施の形態２における半導体装置の分離絶縁体を構成する酸化膜３３ａ〜３３ｃと同様の方法により製造され、リンを含んでいる。
【００９２】
このような半導体装置によっても、本発明の実施の形態２による効果と同様の効果を得ることができるとともに、バリア膜としての酸化膜４０ａ〜４０ｃが分離絶縁体２ａ〜２ｃ内の不純物元素（リン）の拡散に対する障壁となるので、このリンが半導体基板１内部に拡散することを抑制できる。
【００９３】
また、熱酸化法を用いて酸化膜レイヤとしての酸化膜３３ａ〜３３ｃ、３４ａ〜３４ｃ、３５ｂ、３６ｂを形成する際、酸化膜３３ａ〜３３ｃ、３４ａ〜３４ｃ、３５ｂ、３６ｂにおいて応力が発生する場合がある。しかし、図２７に示した半導体装置では、酸化膜４０ａ〜４０ｃが酸化膜３３ａ〜３３ｃ、３４ａ〜３４ｃ、３５ｂ、３６ｂの応力に対する緩衝層として作用するので、上記応力が半導体基板１内に伝わって半導体基板１の欠陥の原因となる危険性を低減できる。
【００９４】
図２７に示した半導体装置の製造工程を、図２８〜図３１を参照して簡単に説明する。図２８は、図２７に示した半導体装置の分離絶縁体を形成する工程を説明するためのフローチャートを示す図である。また、図２９〜図３１は、図２７に示した半導体装置の製造方法を説明するための断面模式図である。
【００９５】
図２８に示した分離絶縁体の製造方法は、基本的に本発明の実施の形態１の半導体装置における分離絶縁体の製造方法と同様であるが、多結晶シリコン膜を形成する工程（Ｓ４３０）の前にバリア膜を形成する工程としての下地酸化膜を形成する工程（Ｓ４２０）を備えている点が異なる。ただし、この下地酸化膜を形成する工程（Ｓ４２０）以外の工程は、基本的に図１８に示した本発明の実施の形態２の半導体装置における分離絶縁体を形成する工程と同様である。
【００９６】
すなわち、図２８の溝を形成する工程（Ｓ４１０）が図１８の溝を形成する工程（Ｓ２１０）に対応する。また、図２８のリンを含んだ多結晶シリコン膜を形成する工程（Ｓ４３０）、酸化工程（Ｓ４４０）、溝の埋込が完了したかどうかを判定する工程（Ｓ４５０）、後処理工程（Ｓ４６０）が、それぞれ図１８のリンを含んだ多結晶シリコン膜を形成する工程（Ｓ１２０）、酸化工程（Ｓ１３０）、溝の埋込みが完了したかどうかを判定する工程（Ｓ１４０）、後処理工程（Ｓ１５０）に対応する。
【００９７】
次に、図２７に示した半導体装置の製造方法を、図２９〜図３１を参照して簡単に説明する。
【００９８】
まず、図２および図３に示した工程と同様の工程（溝を形成する工程（Ｓ４１０）（図２８参照））を実施することにより、半導体基板１の主表面に溝１７ａ〜１７ｃ（図２９参照）を形成する。そして、下地酸化膜を形成する工程（Ｓ４２０）（図２８参照）として、溝１７ａ〜１７ｃの内部からシリコン窒化膜１６（図２９参照）の上部表面上にまで延在するようにシリコン酸化膜４０（図２９参照）を形成する。このようにして、図２９に示すような構造を得る。なお、シリコン酸化膜４０の厚さはたとえば１０ｎｍとすることができる。このシリコン酸化膜４０は、ＬＰＣＶＤ法を用いて形成する。
【００９９】
この下地酸化膜としてのシリコン酸化膜４０を形成することにより、このシリコン酸化膜４０上に形成される酸化膜３３（図３１参照）などによって発生する応力を緩和し、その応力によって半導体基板１に欠陥が導入されることを抑制できる。また、この下地酸化膜としてのシリコン酸化膜４０は、分離絶縁体２ａ〜２ｃを構成する酸化膜３３ａ〜３３ｃ、３４ａ〜３４ｃ、３５ｂ、３６ｂに含まれるリンが半導体基板１側へと拡散することを防止する障壁としての機能も有する。なお、シリコン酸化膜４０の膜厚は上述の値に限定されない。
【０１００】
次に、リンを含んだ多結晶シリコン膜を形成する工程（Ｓ４３０）（図２８参照）に対応する工程として、シリコン酸化膜４０上にリンを含む多結晶シリコン膜３８を形成する。この多結晶シリコン膜３８の形成方法は、基本的に本発明の実施の形態２における図２０に示した工程と同様である。
【０１０１】
次に、酸化工程（Ｓ４４０）（図２８参照）として、多結晶シリコン膜３８（図３０参照）を酸化して酸化膜３３（図３１参照）を形成する工程を実施する。酸化工程（Ｓ４４０）としては、図２１において説明した工程と同様の工程を用いることができる。この結果、図３１に示すような構造を得ることができる。
【０１０２】
この後、図２２および図２３、さらに図１１〜図１３において説明した工程と同様の工程を実施することにより、分離絶縁体２ａ〜２ｃを備える図２７に示した半導体装置を得ることができる。
【０１０３】
図３２は、本発明による半導体装置の実施の形態３の変形例を示す断面模式図である。図３２を参照して、本発明による半導体装置の実施の形態３の変形例を説明する。
【０１０４】
図３２に示すように、半導体装置は基本的に図２７に示した半導体装置と同様の構造を備えるが、分離絶縁体２ａ〜２ｃを構成する酸化膜のうち最下層に位置するバリア膜としてのシリコン酸化膜４１ａ〜４１ｃがＨＤＰ−ＣＶＤ法によって形成されている点が異なる。
【０１０５】
図３３〜図３５は、図３２に示した半導体装置の製造方法を説明するための断面模式図である。図３３〜図３５を参照して、図３２に示した半導体装置の製造方法を説明する。
【０１０６】
まず、図２および図３に示した工程と同様の工程を実施することにより、半導体基板１の主表面に溝１７ａ〜１７ｃ（図３３参照）を形成する。その後、ＨＤＰ−ＣＶＤ法を用いて、シリコン酸化膜４１（図３３参照）を形成する。このようにして、図３３に示すような構造を得る。
【０１０７】
次に、図３０に示した工程と同様に、シリコン酸化膜４１上にリンを含む多結晶シリコン膜３８（図３４参照）を形成する。この結果、図３４に示すような構造を得ることができる。
【０１０８】
次に、図３１に示した工程と同様に、多結晶シリコン膜３８を酸化することにより、リンを含む酸化膜３３（図３５参照）を形成する。この結果、図３５に示すような構造を得る。
【０１０９】
その後、図２７に示した半導体装置の製造方法と同様に、多結晶シリコン膜の形成および酸化を繰返して溝１７ａ〜１７ｃ（図３２参照）の内部を酸化膜によって充填する。そして、後処理工程（Ｓ４６０）（図２８参照）に対応する図１１〜図１３に示した工程を実施した後、電界効果トランジスタや層間絶縁膜１１（図３２参照）などを形成することにより、図３２に示した半導体装置を得ることができる。
【０１１０】
このように、下地酸化膜としてＨＤＰ−ＣＶＤ法による酸化膜を形成し、分離絶縁体２ａ〜２ｃ（図３２参照）の他の部分については多結晶シリコン膜の形成と酸化とを繰返すことによって酸化膜を積層していくという手法を採用することにより、ＨＤＰ−ＣＶＤ法のみによって溝１７ａ〜１７ｃ（図３２参照）を充填する場合に問題となる半導体基板１の表面が部分的に削れてしまうといった不良の発生を回避することができる。
【０１１１】
また、上述のように酸化膜の形成方法として異なる方法を組合せる場合、たとえば下地酸化膜を形成する工程（Ｓ４２０）（図２８参照）において比較的成膜速度の速い既存のＣＶＤ技術を適用できる。このようにすれば、溝１７ａ〜１７ｃ（図３２参照）の埋込に必要な時間を短縮することができる。
【０１１２】
なお、下地酸化膜としてのシリコン酸化膜４０ａ〜４０ｃを形成する工程においては、他のどのような成膜方法を利用してもよい。
【０１１３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１１４】
【発明の効果】
この発明の１の局面に従った半導体装置は、半導体基板と分離絶縁体とを備える。半導体基板の主表面には溝が形成されている。分離絶縁体は、熱酸化法を用いて溝の内部に形成され、半導体基板の主表面において素子形成領域を分離するものである。上記分離絶縁体は複数の酸化膜レイヤの積層体である。
【０１１５】
このようにすれば、後述する製造方法からも分かるように、溝の幅より十分小さい膜厚のシリコン膜など酸化膜レイヤの元となる膜を溝の内部に形成した後、そのシリコン膜などの膜を熱酸化するという工程を繰り返す事で、本発明による絶縁体を得ることができる。そして、上述の酸化膜レイヤの元となるシリコン膜などを形成する際に、段差被覆性に優れた成膜方法を利用できるので、溝の上部が塞がれる事に起因してボイドなどの欠陥が形成される危険性を低減できる。
【０１１６】
また、もし上記酸化膜レイヤの元となる膜を成膜した際にボイドなどが溝の内部に形成されても、その膜を熱酸化する際に、酸素が上記膜中を拡散することにより上記膜の内ボイドに面する部分にも酸素が供給されるので、ボイドに面する部分も酸化することができる。そして、シリコン膜などの上記膜が酸化される際には、その体積が膨張するため、この体積膨張にともなってボイドを無くすこともできる。この結果、ボイドなどの欠陥の無い絶縁体を実現できる。
【０１１７】
また、熱酸化法を用いて形成された酸化膜レイヤの膜質は、ＬＰＣＶＤ法やＨＤＰ−ＣＶＤ法などを用いて形成された酸化膜の膜質より優れているため、優れた分離特性を有する分離絶縁体を実現できる。
【０１１８】
上記１の局面に従った半導体装置は、溝の内壁と分離絶縁体との間に配置されたバリア膜をさらに備えていてもよい。
【０１１９】
この場合、バリア膜が分離絶縁体内の不純物元素などの拡散に対する障壁となるので、分離絶縁体中に含有された不純物元素などが半導体基板内部に拡散することを抑制できる。
【０１２０】
また、熱酸化法を用いて分離絶縁体を構成する酸化膜レイヤを形成する際、酸化膜レイヤにおいて応力が発生する場合がある。しかし、本発明では、バリア膜が酸化膜レイヤの応力に対する緩衝層として作用するので、上記応力が半導体基板内に伝わって半導体基板の欠陥の原因となる危険性を低減できる。
【０１２１】
上記１の局面に従った半導体装置において、酸化膜レイヤはｎ型不純物元素を含んでいてもよい。
【０１２２】
この場合、ｎ型不純物元素によりアルカリ金属などの不純物原子をトラップすることができるので、酸化膜レイヤ中での不純物原子の拡散を抑制できる。このため、アルカリ金属などの不純物原子による分離絶縁体の分離特性の劣化を抑制できる。
【０１２３】
また、酸化膜レイヤを形成するための熱酸化工程において、酸化膜レイヤの元となる膜にｎ型不純物元素を含有させておく事により、酸化膜レイヤを形成するための酸化の速度を向上させることができる。このため、酸化膜レイヤを形成するための熱酸化工程に要する時間を短縮できる。
【０１２４】
この発明の他の局面に従った半導体装置は、半導体基板と絶縁体とを備える。半導体基板は凹凸部が形成された主表面を有する。絶縁体は、凹凸部上に形成され、ｎ型不純物元素を含む複数の酸化膜レイヤの積層体からなる。
【０１２５】
この場合、ｎ型不純物元素によりアルカリ金属などの不純物原子をトラップすることができるので、酸化膜レイヤ中での不純物原子の拡散を抑制できる。このため、アルカリ金属などの不純物原子が半導体基板上に形成された電界効果トランジスタなどの半導体素子の構成要素中に拡散することによる半導体素子の特性劣化を抑制できる。
【０１２６】
上記他の局面に従った半導体装置では、酸化膜レイヤが熱酸化法を用いて形成されていてもよい。
【０１２７】
この場合、後述する製造方法からも分かるように、凹凸部を構成する凹部（たとえば溝）の幅より十分小さい膜厚のシリコン膜など酸化膜レイヤの元となる膜を凹部の内部に形成した後、そのシリコン膜などの膜を熱酸化するという工程を繰り返す事で、本発明による絶縁体を得ることができる。そして、上述の酸化膜レイヤの元となるシリコン膜などを形成する際に、段差被覆性に優れた成膜方法を利用できるので、凹部の上部が塞がれる事に起因してボイドなどの欠陥が形成される危険性を抑制できる。
【０１２８】
また、もし上記酸化膜レイヤの元となる膜を成膜した際にボイドなどが凹部の内部に形成されても、その膜を熱酸化する際に、酸素が上記膜中を拡散することにより上記膜のボイドに面する部分にも酸素が供給されるので、ボイドに面する上記膜の部分も酸化することができる。そして、シリコン膜などの上記膜が酸化される際には、その体積が膨張するため、この体積膨張にともなってボイドを無くすこともできる。この結果、ボイドなどの欠陥の無い絶縁体を実現できる。
【０１２９】
また、熱酸化法を用いて形成された酸化膜レイヤの膜質は、ＬＰＣＶＤ法やＨＤＰ−ＣＶＤ法などを用いて形成された酸化膜の膜質より優れている。そのため、本発明による絶縁体を素子形成領域を分離するための分離絶縁体として用いれば、優れた分離特性を有する分離絶縁体を実現できる。
【０１３０】
また、酸化膜レイヤを形成するための熱酸化工程において、酸化膜レイヤの元となる膜にｎ型不純物元素を含有させておく事により、酸化膜レイヤを形成するための酸化の速度を向上させることができる。このため、酸化膜レイヤを形成するための熱酸化工程に要する時間を短縮できる。
【０１３１】
上記他の局面に従った半導体装置において、凹凸部は半導体基板の主表面に形成された溝を含んでいてもよい。絶縁体は溝を充填するように形成されていてもよい。
【０１３２】
この場合、本発明による絶縁体をトレンチ分離構造として利用できる。
上記他の局面に従った半導体装置は、溝の内壁と絶縁体との間に配置されたバリア膜をさらに備えていてもよい。
【０１３３】
この場合、バリア膜が絶縁体内の不純物元素などの拡散に対する障壁となるので、絶縁体中に含有された不純物元素などが半導体基板内部に拡散することを抑制できる。
【０１３４】
また、熱酸化法を用いて分離絶縁体を構成する酸化膜レイヤを形成する際、酸化膜レイヤにおいて応力が発生する場合がある。しかし、本発明では、バリア膜が酸化膜レイヤの応力に対する緩衝層として作用するので、上記応力が半導体基板内に伝わって半導体基板の欠陥の原因となる危険性を低減できる。
【０１３５】
上記１の局面または他の局面に従った半導体装置において、ｎ型不純物元素はリンであってもよい。
【０１３６】
この場合、酸化膜レイヤを形成するための熱酸化工程において、酸化の速度を確実に向上させることができるとともに、アルカリ金属などの不純物原子をリンによりトラップすることができる。
【０１３７】
上記１の局面または他の局面に従った半導体装置において、複数の酸化膜レイヤのうちの１の酸化膜レイヤにおけるｎ型不純物元素の濃度は、上記１の酸化膜レイヤより半導体基板に近い位置に配置された他の酸化膜レイヤにおけるｎ型不純物元素の濃度より高くなっていてもよい。
【０１３８】
このように、酸化物レイヤの上層に向かうほど、ｎ型不純物元素の濃度が高くなっているので、酸化膜レイヤの上層部でアルカリ金属などの不純物原子を確実にトラップすることができる。
【０１３９】
上記１の局面または他の局面に従った半導体装置において、バリア膜は、高密度プラズマ化学気相成長法および減圧化学気相成長法のいずれかによって形成されたシリコン酸化膜であってもよい。また、上記１の局面または他の局面に従った半導体装置において、酸化膜レイヤはシリコンを熱酸化することにより得られたものであってもよい。
【０１４０】
この場合、溝あるいは凹凸部の凹部を埋め込むバリア膜の形成方法として、従来のＨＤＰ−ＣＶＤ法やＬＰＣＶＤ法などを用いるので、本発明による半導体装置の製造工程において従来の半導体製造装置を流用できる。また、ＨＤＰ−ＣＶＤ法やＬＰＣＶＤ法など、従来の成膜方法において比較的成膜速度の速い成膜方法をバリア膜の成膜に適用する事で、溝あるいは凹凸部の凹部をすべて本発明における酸化膜レイヤで充填する場合より、溝などを充填するために要する作業時間を短縮できる。
【０１４１】
この発明の別の局面に従った半導体装置の製造方法は、半導体基板を準備する工程と、絶縁体形成工程とを備える。半導体基板を準備する工程では、凹凸部が形成された主表面を有する半導体基板を準備する。絶縁体形成工程では、凹凸部上に化学気相成長法を用いてシリコン膜を形成する工程と、シリコン膜を酸化することによりシリコン酸化膜を形成する工程とを交互に複数回繰返す。
【０１４２】
このようにすれば、凹凸部の凹部の幅より十分小さい膜厚のシリコン膜など酸化膜レイヤの元となるシリコン膜を凹部の内部に形成した後、そのシリコン膜を酸化するという工程を繰り返す事で、本発明による絶縁体を備える半導体装置を得ることができる。そして、上述のシリコン膜を形成する際に、段差被覆性に優れた成膜方法を利用できるので、凹部の上部が塞がれる事に起因してボイドなどの欠陥が形成される危険性を低減できる。
【０１４３】
また、もし上記シリコン膜を成膜した際にボイドなどが凹部の内部に形成されても、その膜を酸化する際に、酸素が上記シリコン膜中を拡散することにより上記ボイドに面するシリコン膜の部分にも酸素が供給されるので、ボイドに面するシリコン膜の部分も酸化することができる。そして、シリコン膜が酸化される際にはその体積が膨張するため、この体積膨張にともなってボイドを無くすこともできる。この結果、ボイドなどの欠陥の無い絶縁体を形成できる。
【０１４４】
また、上記シリコン膜を酸化する工程では、熱酸化法を用いてもよい。ここで、熱酸化法を用いて形成されたシリコン酸化膜の膜質は、ＬＰＣＶＤ法やＨＤＰ−ＣＶＤ法などを用いて形成されたシリコン酸化膜の膜質より優れている。したがって、上記絶縁体形成工程において形成される絶縁体を分離絶縁体として用いれば、優れた分離特性を有する分離絶縁体を得ることができる。
【０１４５】
上記別の局面に従った半導体装置の製造方法において、シリコン膜を形成する工程では、化学気相成長法において用いる反応ガスがｎ型不純物元素を含有するガスを含んでいてもよい。
【０１４６】
上記別の局面に従った半導体装置の製造方法において、絶縁体形成工程では、シリコン膜を形成する工程の後であってシリコン酸化膜を形成する工程の前に、シリコン膜にｎ型不純物元素を導入する工程を実施してもよい。シリコン膜にｎ型不純物元素を導入する工程では、シリコン膜にｎ型不純物元素を含有するガスを接触させることによりｎ型不純物元素を導入してもよい。
【０１４７】
上記別の局面に従った半導体装置の製造方法において、ｎ型不純物元素はリンであってもよい。
【０１４８】
この場合、形成されるシリコン膜にリンなどのｎ型不純物元素を容易に含有させることができる。
【０１４９】
また、シリコン酸化膜を形成する工程において、シリコン膜にリンなどのｎ型不純物元素を含有させておく事により、シリコン膜の酸化の速度を向上させることができる。このため、シリコン酸化膜を形成する工程に要する時間を短縮できる。
【０１５０】
上記別の局面に従った半導体装置の製造方法において、ｎ型不純物元素を含むガスはホスフィンガスであってもよい。
【０１５１】
この場合、シリコン膜を形成しているとき、あるいはシリコン膜を形成した後で、シリコン膜を形成した化学気層成長法（ＣＶＤ法）を実施する装置の反応容器にホスフィンガスを導入することにより、容易にシリコン膜中にリンを導入することができる。
【０１５２】
上記別の局面に従った半導体装置の製造方法において、絶縁体形成工程では、以下のようなプロセス条件を用いてもよい。すなわち、絶縁体形成工程では、半導体基板の温度を５２０℃以上７５０℃以下としてもよい。また、シリコン膜を形成する工程において化学気相成長法で利用する反応ガスはモノシランガスを含んでいてもよい。シリコン酸化膜を形成する工程においてシリコン膜を酸化するためにシリコン膜に接触させる反応ガスは、酸素ガスと水素ガスとの混合ガスを含んでいてもよい。混合ガスにおける水素ガスの体積割合は１％以上３０％以下であってもよい。
【０１５３】
この場合、半導体基板上におけるシリコン膜の形成、およびシリコン膜の熱酸化を確実に行なうことができる。
【０１５４】
上記別の局面に従った半導体装置の製造方法は、絶縁体形成工程に先だって、半導体基板の凹凸部上にバリア膜を形成する工程をさらに備えていてもよい。
【０１５５】
この場合、バリア膜が絶縁体内のｎ型不純物元素などが半導体基板へ拡散することに対する障壁となるので、絶縁体中に含有されたｎ型不純物元素などが半導体基板内部に拡散することを抑制できる。
【０１５６】
また、シリコン酸化膜を形成する工程では、シリコン酸化膜において応力が発生する場合がある。しかし、本発明では、バリア膜がシリコン酸化膜の応力に対する緩衝層として作用するので、上記応力が半導体基板に伝わって半導体基板の欠陥の原因となる危険性を低減できる。
【０１５７】
上記別の局面に従った半導体装置の製造方法において、半導体基板を準備する工程は、半導体基板の主表面に凹凸部を構成する溝を形成する工程を含んでいてもよい。また、シリコン膜を形成する工程では、溝の内部にシリコン膜を形成してもよい。
【０１５８】
この場合、絶縁体形成工程により得られるシリコン酸化膜の積層体を、トレンチ分離絶縁膜として利用できる。
【０１５９】
このように、本発明によれば、分離絶縁体を積層構造とし、さらにその積層構造を構成する酸化膜レイヤを、酸化膜の元となる多結晶シリコン膜を形成した後で、その多結晶シリコン膜を酸化するという工程により形成するので、分離絶縁体におけるボイドなどの欠陥の発生を抑制できる。この結果、分離絶縁体における分離特性の劣化を抑制できる。
【図面の簡単な説明】
【図１】本発明による半導体装置の実施の形態１を示す断面模式図である。
【図２】図１に示す半導体装置の製造方法の第１工程を説明するための断面模式図である。
【図３】図１に示す半導体装置の製造方法の第２工程を説明するための断面模式図である。
【図４】分離絶縁体を形成するために用いる半導体製造装置の模式図である。
【図５】図４に示した半導体製造装置を用いて、分離絶縁体を形成する半導体装置の製造方法のフローチャートを示す図である。
【図６】図５に示したフローチャートに従って分離絶縁体を形成する際の図４に示した半導体製造装置におけるプロセス条件を説明するためのタイミングチャートを示す図である。
【図７】図１に示す半導体装置の製造方法の第３工程を説明するための断面模式図である。
【図８】図１に示す半導体装置の製造方法の第４工程を説明するための断面模式図である。
【図９】図１に示す半導体装置の製造方法の第５工程を説明するための断面模式図である。
【図１０】図１に示す半導体装置の製造方法の第６工程を説明するための断面模式図である。
【図１１】図１に示す半導体装置の製造方法の第７程を説明するための断面模式図である。
【図１２】図１に示す半導体装置の製造方法の第８工程を説明するための断面模式図である。
【図１３】図１に示す半導体装置の製造方法の第９工程を説明するための断面模式図である。
【図１４】本発明の効果を説明するための拡大断面模式図である。
【図１５】本発明の効果を説明するための拡大断面模式図である。
【図１６】本発明による半導体装置の実施の形態２を説明するための断面模式図である。
【図１７】図１６に示す半導体装置の製造工程において用いる半導体製造装置を示す模式図である。
【図１８】図１６に示した半導体装置の分離絶縁体を、図１７に示した成膜装置を用いて形成する工程のフローチャートを示す図である。
【図１９】図１７に示した成膜装置を用いて分離絶縁体を形成する際の成膜装置の動作を説明するためのタイミングチャートを示す図である。
【図２０】図１６に示した半導体装置の製造方法の第１工程を説明するための断面模式図である。
【図２１】図１６に示した半導体装置の製造方法の第２工程を説明するための断面模式図である。
【図２２】図１６に示した半導体装置の製造方法の第３工程を説明するための断面模式図である。
【図２３】図１６に示した半導体装置の製造方法の第４工程を説明するための断面模式図である。
【図２４】酸化膜が形成された状態を示す拡大断面模式図である。
【図２５】本発明の図１６に示した半導体装置の製造方法における、分離絶縁体の製造方法の他の例を説明するためのフローチャートを示す図である。
【図２６】図２５に示した分離絶縁体の製造方法を、図１７に示した成膜装置において実施する場合の成膜装置の操作条件を説明するためのタイミングチャートを示す図である。
【図２７】本発明による半導体装置の実施の形態３を示す断面模式図である。
【図２８】図２８は、図２７に示した半導体装置の分離絶縁体を形成する工程を説明するためのフローチャートを示す図である。
【図２９】図２７に示した半導体装置の製造方法の第１工程を説明するための断面模式図である。
【図３０】図２７に示した半導体装置の製造方法の第２工程を説明するための断面模式図である。
【図３１】図２７に示した半導体装置の製造方法の第３工程を説明するための断面模式図である。
【図３２】本発明による半導体装置の実施の形態３の変形例を示す断面模式図である。
【図３３】図３２に示した半導体装置の製造方法の第１工程を説明するための断面模式図である。
【図３４】図３２に示した半導体装置の製造方法の第２工程を説明するための断面模式図である。
【図３５】図３２に示した半導体装置の製造方法の第３工程を説明するための断面模式図である。
【図３６】従来の半導体装置におけるＳＴＩの形成方法の第１工程を説明するための断面模式図である。
【図３７】従来の半導体装置におけるＳＴＩの形成方法の第２工程を説明するための断面模式図である。
【図３８】従来の半導体装置におけるＳＴＩの形成方法の第３工程を説明するための断面模式図である。
【図３９】従来の半導体装置におけるＳＴＩの形成方法の第４工程を説明するための断面模式図である。
【図４０】従来の半導体装置の問題点を説明するための断面模式図である。
【図４１】従来の半導体装置の問題点を説明するための断面模式図である。
【符号の説明】
１　半導体基板、２ａ〜２ｃ　分離絶縁体、３，３ａ〜３ｃ，４，４ａ〜４ｃ，５，５ａ〜５ｃ，６，６ｂ，７，７ｂ，３３，３３ａ〜３３ｃ，３４，３４ａ〜３４ｃ，３５，３５ａ〜３５ｃ，３６，３６ｂ，３７，３７ｂ　酸化膜、８ａ，８ｂ　ソース／ドレイン領域、９　ゲート絶縁膜、１０　ゲート電極、１１　層間絶縁膜、１２ａ，１２ｂ　コンタクトホール、１３ａ，１３ｂ　導電体膜、１４ａ〜１４ｅ　配線、１５，４０，４０ａ〜４０ｃ，４１，４１ａ〜４１ｃ　シリコン酸化膜、１６　シリコン窒化膜、１７ａ〜１７ｃ　溝、１８，３８，３９多結晶シリコン膜、２０　成膜装置、２１　反応容器、２２　ヒータ、２３　ガスヘッド、２４ａ〜２４ｅ，２６ａ〜２６ｅ，２７ａ〜２７ｅ　バルブ、２５ａ〜２５ｅ　マスフロー制御装置、２８　圧力制御バルブ、３０，３１　多結晶シリコン膜、３２　ボイド。
【図１】
2004047624.tif 000003
【図２】
2004047624.tif 000004
【図３】
2004047624.tif 000005
【図４】
2004047624.tif 000006
【図５】
2004047624.tif 000007
【図６】
2004047624.tif 000008
【図７】
2004047624.tif 000009
【図８】
2004047624.tif 000010
【図９】
2004047624.tif 000011
【図１０】
2004047624.tif 000012
【図１１】
2004047624.tif 000013
【図１２】
2004047624.tif 000014
【図１３】
2004047624.tif 000015
【図１４】
2004047624.tif 000016
【図１５】
2004047624.tif 000017
【図１６】
2004047624.tif 000018
【図１７】
2004047624.tif 000019
【図１８】
2004047624.tif 000020
【図１９】
2004047624.tif 000021
【図２０】
2004047624.tif 000022
【図２１】
2004047624.tif 000023
【図２２】
2004047624.tif 000024
【図２３】
2004047624.tif 000025
【図２４】
2004047624.tif 000026
【図２５】
2004047624.tif 000027
【図２６】
2004047624.tif 000028
【図２７】
2004047624.tif 000029
【図２８】
2004047624.tif 000030
【図２９】
2004047624.tif 000031
【図３０】
2004047624.tif 000032
【図３１】
2004047624.tif 000033
【図３２】
2004047624.tif 000034
【図３３】
2004047624.tif 000035
【図３４】
2004047624.tif 000036
【図３５】
2004047624.tif 000037
【図３６】
2004047624.tif 000038
【図３７】
2004047624.tif 000039
【図３８】
2004047624.tif 000040
【図３９】
2004047624.tif 000041
【図４０】
2004047624.tif 000042
【図４１】
2004047624.tif 000043