(57)【要約】【課題】書込クロックと読出クロックの位相を設定することなくクロックを乗せ替える回路のハーウェア量を削減する。【解決手段】書込フレームパルス信号１１と書込クロック信号１２により下位書込アドレス１３と上位書込アドレス１４を送出し、２ポートＲＡＭ１に入力データ１０を書き込む。２ポートＲＡＭ１は、ｎフレーム分のアドレス領域が確保されている。読出制御部４は、読出制御信号３０と上位書込アドレス１４を基に上位読出アドレス２４を生成する。読出フレームパルス信号２１と読出クロック信号２２により下位読出アドレス２３および読出制御部４からの上位読出アドレス２４を送出し２ポートＲＡＭ１より出力データ２０する。書込み領域を判断して、重複しないように読出し領域を生成しているため、書込みと読出しの距離を充分に保つことができる。【選択図】　　　　図１
2004140619.tif 000002
【特許請求の範囲】
【請求項１】
フレーム対応の複数のアドレス領域を備え独立して書込みと読出しが可能な２ポートＲＡＭに対して、書込み対象のアドレス領域を指定する上位書込アドレスを監視し、該上位書込アドレスと重複しない上位読出アドレスを生成して、該上位読出アドレスで指定されるアドレス領域からデータを読み出すことを特徴とするクロック乗せ替え回路。
【請求項２】
フレーム対応の複数のアドレス領域を備え独立して書込みと読出しが可能な２ポートＲＡＭに対して、読出し対象のアドレス領域を指定する上位読出アドレスを監視し、該上位読出アドレスと重複しない上位書込アドレスを生成して、該上位書込アドレスで指定されるアドレス領域へデータを書き込むことを特徴とするクロック乗せ替え回路。
【請求項３】
フレーム対応の複数のアドレス領域を備え独立して書込みと読出しが可能な２ポートＲＡＭと、
書込フレームパルス信号および書込クロック信号に基づき前記２ポートＲＡＭへフレームデータを書き込む書込手段と、
読出フレームパルス信号および読出クロック信号に基づき前記２ポートＲＡＭからフレームデータを読み出す読出手段と、
前記読出手段を調停する読出制御手段とを有し、
前記書込手段は、前記２ポートＲＡＭのアドレス領域を示す上位書込アドレスと前記入力フレームデータのタイムスロットに対応したアドレスを示す下位書込アドレスを生成し、前記上位書込アドレスに対応した前記アドレス領域の内の前記下位書込アドレスに対応したアドレスに入力データを書き込むことが可能であり、
前記読出制御手段は、前記上位書込アドレスを監視して、前記読出手段から前記読出フレームパルス信号の直前に入力する読出制御信号毎に、前記上位書込アドレスと重複しない上位読出アドレスを生成することが可能であり、
前記読出手段は、前記出力フレームデータのタイムスロットに対応したアドレスを示す下位読出アドレスと前記読出制御信号を生成し、前記読出上位アドレスに対応したフレーム領域の内の前記下位読出アドレスに対応した前記２ポートＲＡＭのアドレスよりデータを読み出すことが可能であり、
書き込みクロックと読み出しクロックの位相の変化を吸収して書込データを優先してクロックを乗せ替えることのできるようにしたことを特徴とするクロック乗せ替え回路。
【請求項４】
フレーム対応の複数のアドレス領域を備え独立して書込みと読出しが可能な２ポートＲＡＭと、
読出フレームパルス信号および読出クロック信号に基づき前記２ポートＲＡＭからフレームデータを読み出す読出手段と、
書込フレームパルス信号および書込クロック信号に基づき前記２ポートＲＡＭへフレームデータを書き込む書込手段と、
前記書込手段を調停する書込制御手段とを有し、
前記読出手段は、前記２ポートＲＡＭのアドレス領域を示す上位読出アドレスと前記出力フレームデータのタイムスロットに対応したアドレスを示す下位読出アドレスを生成し、前記上位読出アドレスに対応した前記アドレス領域の内の前記下位読出アドレスに対応したアドレスから出力データを読み出すことが可能であり、
前記書込制御手段は、前記上位読出アドレスを監視して、前記書込手段から前記書込フレームパルス信号の直前に入力する書込制御信号毎に、前記上位読出アドレスと重複しない上位書込アドレスを生成することが可能であり、
前記書込手段は、前記入力フレームデータのタイムスロットに対応したアドレスを示す下位書込アドレスと前記書込制御信号を生成し、前記書込上位アドレスに対応したフレーム領域の内の前記下位書込アドレスに対応した前記２ポートＲＡＭのアドレスへデータを書き込むことが可能であり、
書き込みクロックと読み出しクロックの位相の変化を吸収して読出しデータを優先してクロックを乗せ替えることのできるようにしたことを特徴とするクロック乗せ替え回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル非同期転送モード通信のクロック乗せ替回路に関し、特に、互いに独立したクロック信号およびフレームパルス信号に応答して動作する回路間のデータ送受信を可能にするクロック乗せ替え回路に関する。
【０００２】
【従来の技術】
従来、この種のクロック乗せ替え回路は、互いに独立したクロック信号に応答して動作する回路間のクロック位相を管理することにより、同一メモリに対する書込みと読出しの競合を回避するようにしている（例えば、特許文献１参照）。
【０００３】
図７は、上記クロック乗せ替え回路の一例を示すブロック図である。図７において、クロック乗せ替え回路１０００に対して、システム制御部４００が書込クロック１２，読出クロック２２およびリセット信号４０を出力している。また、システム制御部４００は、書込クロック１２と読出クロック２２を位相管理の下に出力し、更に適時にリセット信号４０を出力する。
【０００４】
フリップ・フロップ２００は書込クロック信号１２に応答して入力データ１０をラッチし、ライトデータ２０１を出力する。書込アドレスカウンタ１１０は書込クロック信号１２に応答してアドレスを生成し、読出アドレスカウンタ１２０は読出クロック信号２２に応答してアドレスを生成する。書込／読出制御部１３０は、書込アドレス信号１５を基にアドレス信号ＷＡＤを生成し、読出アドレス信号２５を基にアドレス信号ＲＡＤを生成する。
【０００５】
メモリ手段１００は、書込みと読出しが互いに独立して行うことができるものであって、例えばデュアルポートメモリであって、単位メモリ部１０ａ〜１０ｄと、単位メモリ部１０ａ〜１０ｄのいずれへライトデータ２０１を書き込むかを選択するスイッチ回路１０２と、単位メモリ部１０１ａ〜１０１ｄのいずれからリードデータ３０１を読み出すかを選択するためのスイッチ回路１０３とから構成される。フリップ・フロップ３００は、読み出しクロック２２に応答してリードデータ３０１をラッチし、出力データ２０とする。
【０００６】
次に、動作を説明する。先ず、システム制御部４００から書込アドレスカウンタ１１０と読出アドレスカウンタ１２０にリセット信号４０が供給されて初期化される。これにより、書込／読出制御部１３０で生成されるアドレス信号ＷＡＤのアドレス値とアドレス信号ＲＡＤのアドレス値が充分に離されるようになる。
【０００７】
入力データ１０は、フリップ・フロップ２００でラッチされ、メモリ手段１００へ供給される。メモリ手段１００では、供給されたライトデータ２０１をアドレス信号ＷＡＤで指定された単位メモリ部１０ａ〜１０ｄのいずれかへ書き込む。また、アドレス信号ＲＡＤで指定された単位メモリ部１０ａ〜１０ｄのいずれかからリードデータ３０１を読み出し、フリップ・フロップ３００へ供給する。フリップ・フロップ３００は、メモリ手段１００から供給されたリードデータ３０１を出力データ２０として外部へ出力する。
【０００８】
【特許文献１】
特開平８−２７４５８５号公報（第
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来技術では、システム制御部４００からのリセット信号４０により初期化することにより、書込アドレス１５と読出アドレス１６の距離を設定し、その後はシステム制御部４００において書込クロック１２と読出クロック２２の位相管理をしているため、そのための回路が必要になるという問題点がある。
【００１０】
そこで、本発明の目的は、書込クロック信号と読出クロック信号の位相が変化しても、メモリにおける読出し時のアクセス領域、または書込み時のアクセス領域を変更することにより、少ないハードウェア量で正常なフレームデータを読み出すことができるクロック乗せ替え回路を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の第１のクロック乗せ替え回路は、フレーム対応の複数のアドレス領域を備え独立して書込みと読出しが可能な２ポートＲＡＭに対して、書込み対象のアドレス領域を指定する上位書込アドレスを監視し、該上位書込アドレスと重複しない上位読出アドレスを生成して、該上位読出アドレスで指定されるアドレス領域からデータを読み出すことを特徴とするものである。
【００１２】
より詳しくは、本発明の第１のクロック乗せ替え回路は、フレーム対応の複数のアドレス領域を備え独立して書込みと読出しが可能な２ポートＲＡＭ（図１の１）と、書込フレームパルス信号（図１の１１）および書込クロック信号（図１の１２）に基づき２ポートＲＡＭへフレームデータ（図１の１０）を書き込む書込手段（図１の２）と、読出フレームパルス信号（図１の２１）および読出クロック信号（図１の２２）に基づき２ポートＲＡＭからフレームデータ（図１の２０）を読み出す読出手段（図１の３）と、読出手段を調停する読出制御手段（図１の４）とを有し、書込手段は、２ポートＲＡＭのアドレス領域を示す上位書込アドレス（図１の１４）と入力フレームデータ（図１の１０）のタイムスロットに対応したアドレスを示す下位書込アドレス（図１の１３）を生成し、上位書込アドレスに対応したアドレス領域の内の下位書込アドレスに対応したアドレスに入力データ（図１の１０）を書き込むことが可能であり、読出制御手段は、上位書込アドレスを監視して、読出手段から読出フレームパルス信号の直前に入力する読出制御信号（図１の３０）毎に、上位書込アドレスと重複しない上位読出アドレス（図１の２４）を生成することが可能であり、読出手段は、出力フレームデータ（図１の２０）のタイムスロットに対応したアドレスを示す下位読出アドレス（図１の２３）と読出制御信号を生成し、読出上位アドレスに対応したフレーム領域の内の下位読出アドレスに対応した２ポートＲＡＭのアドレスよりデータ（図１の２０）を読み出すことが可能であり、書き込みクロックと読み出しクロックの位相の変化を吸収して書込データ（図１の１０）を優先してクロックを乗せ替えることのできるようにしたことを特徴とする。
【００１３】
本発明の第２のクロック乗せ替え回路は、フレーム対応の複数のアドレス領域を備え独立して書込みと読出しが可能な２ポートＲＡＭに対して、読出し対象のアドレス領域を指定する上位読出アドレスを監視し、該上位読出アドレスと重複しない上位書込アドレスを生成して、該上位書込アドレスで指定されるアドレス領域へデータを書き込むことを特徴とするものである。
【００１４】
より詳しくは、本発明の第２のクロック乗せ替え回路は、フレーム対応の複数のアドレス領域を備え独立して書込みと読出しが可能な２ポートＲＡＭ（図５の１）と、読出フレームパルス信号（図５の２１）および読出クロック信号（図５の２２）に基づき２ポートＲＡＭからフレームデータ（図５の２０）を読み出す読出手段（図５の３）と、書込フレームパルス信号（図５の１１）および書込クロック信号（図５の１２）に基づき２ポートＲＡＭへフレームデータ（図５の１０）を書き込む書込手段（図５の２）と、書込手段を調停する書込制御手段（図５の５）とを有し、読出手段は、２ポートＲＡＭのアドレス領域を示す上位読出アドレス（図５の２４）と出力フレームデータ（図５の２０）のタイムスロットに対応したアドレスを示す下位読出アドレス（図５の２３）を生成し、上位読出アドレスに対応したアドレス領域の内の下位読出アドレスに対応したアドレスから出力データ（図５の２０）を読み出すことが可能であり、書込制御手段は、上位読出アドレスを監視して、書込手段から書込フレームパルス信号の直前に入力する書込制御信号（図５の３１）毎に、上位読出アドレスと重複しない上位書込アドレス（図５の１４）を生成することが可能であり、書込手段は、入力フレームデータ（図５の１０）のタイムスロットに対応したアドレスを示す下位書込アドレス（図５の１３）と書込制御信号を生成し、書込上位アドレスに対応したフレーム領域の内の下位書込アドレスに対応した２ポートＲＡＭのアドレスへデータを書き込むことが可能であり、書き込みクロックと読み出しクロックの位相の変化を吸収して読出しデータ（図５の２０）を優先してクロックを乗せ替えることのできるようにしたことを特徴とする。
【００１５】
本発明では、書込クロックと読出クロックの位相管理を書込アドレス領域、またはは読出アドレス領域を監視し、書込み時のアクセス領域、または読出し時のアクセス領域を両者が重複しないように変更することにより、書込クロックと読出クロックの位相差の管理をしている。このため、位相監視を他の装置や回路で検出する必要がなく、その分だけハードウェア量を削減できる。
【００１６】
【発明の実施の形態】
次に、本発明の実施の形態について説明する。
【００１７】
本発明のクロック乗せ替え回路は、その好ましい実施形態において、入力データｎフレーム分のアドレス領域をもつ２ポートＲＡＭを備え、書込手段は、上位書込アドレスで指定された２ポートＲＡＭの分割されたアドレス領域の内、下位書込アドレスが指定するアドレスに入力データを書き込む。
【００１８】
一方、読出手段は、読出制御部からの上位読出アドレスで指定された領域のデータの内、下位読出アドレスが指定するアドレスのデータを２ポートＲＡＭから出力データとして読み出す。上位読出アドレスは、読出制御部内で上位書込アドレスから書き込み中の２ポートＲＡＭのフレーム単位に分割されたアドレス領域を判断して生成される。このため、書込アドレスと読出アドレスは充分な距離が毎フレームについて保たれる。
【００１９】
この実施形態のクロック乗せ替え回路は、上述のように単純な機能の読出制御回路を持つことにより、書込クロック信号と読出クロック信号の位相が変化しても、読出し時のアクセス領域を変更することにより、正常なデータを読み出すことができるのである。
【００２０】
【実施例の構成】
次に、本発明の実施例について図面を参照しながら詳細に説明する。図１は、本発明のクロック乗せ替え回路の一実施例を示すブロック図である。
【００２１】
図１において、このクロック乗せ替え回路は、２ポートＲＡＭ（ランダム・アクセス・メモリ）１，書込アドレス生成部２，読出アドレス生成部３および読出制御部４で構成されている。
【００２２】
２ポートＲＡＭ１は、書込みと読出しが互いに独立して行える、例えばデュアルポートメモリである。２ポートＲＡＭ１は、図２に示すように、入力データ１０の４フレーム分のアドレス領域＃０〜＃３が確保されており、１フレーム毎にアドレス領域が分割されている。上位書込アドレス１４により、書込み対象のアドレス領域が指定され、下位書込アドレス１３により指定されるアドレスに入力データ１０を書き込む。また、上位読出アドレス２４により、読出し対象のアドレス領域が指定され、下位読出アドレス２３により指定されるアドレスから出力データ２０を読み出す。
【００２３】
書込アドレス生成部２は、書込フレームパルス１１を基に２ポートＲＡＭ１への下位書込アドレス１３と上位書込アドレス１４を生成する。読出アドレス生成部３は、読出フレームパルス２１を基に２ポートＲＡＭ１への下位読出アドレス２３を生成する。また、読出アドレス生成部３は、読出制御部４に対して読出制御信号３０を送出する。読出制御部４は、読出制御信号３０と上位書込アドレス１４基に上位読出アドレス２４を生成する。
【００２４】
【実施例の動作】
次に、図３のタイムチャートと図４の状態遷移図をも参照して本実施例の動作につき説明する。
【００２５】
図３は、時刻Ｔ１，Ｔ２，Ｔ３，Ｔ５，Ｔ６，Ｔ７，Ｔ８において書込フレームパルス信号１１と共に入力する入力データ１０としての固定周期フレームＡ１，Ａ２，Ａ３，Ａ５，Ａ６，Ａ７，Ａ８の内、Ａ３とＡ５間に変動周期フレームＡ４が１フレーム分入った時の本実施例の動作を示すタイムチャートである。Ａ４は固定周期フレームよりＴＸ分だけ周期が長い。
【００２６】
図１において、書込フレームパルス信号１１が書込アドレス生成部２に入力すると、書込アドレス生成部２は下位書込アドレス１３と上位書込アドレス１４を生成し、上位書込アドレス１４が指定する２ポートＲＡＭ１のアドレス領域の内、下位書込アドレス１３が指定したアドレスに入力データ１０が書き込まれる。
【００２７】
図３を参照すると、時刻Ｔ１〜Ｔ２において、Ａ１フレームの書込フレームパルス信号１１が書込アドレス生成部２に入力すると、上位書込アドレス１４は「１」となり、２ポートＲＡＭ１のアドレス領域＃１が指定され、下位書込アドレス１３が指定する２ポートＲＡＭ１のアドレスにＡ１フレームのデータが書き込まれる。
【００２８】
次の時刻Ｔ２〜Ｔ３において、Ａ２フレームの書込フレームパルス信号１１が書込アドレス生成部２に入力すると、上位書込アドレス１４は「２」となり、２ポートＲＡＭ１のアドレス領域＃２が指定され、下位書込アドレス１３が指定する２ポートＲＡＭ１のアドレスにＡ２フレームのデータが書き込まれる。
【００２９】
他のフレームＡ３，Ａ４，Ａ５，Ａ６，Ａ７，Ａ８についても同様にして、アドレス領域＃３，＃０，＃１，＃２，＃３，＃０のに順次に書き込まれていく。
【００３０】
このように、下位書込アドレス１３と上位書込アドレス１４は書込アドレス生成部２によって管理され、２ポートＲＡＭ１のいずれのアドレスへ入力データ１０を書き込みかを管理する。ここで、上位書込みアドレス１４はフレーム単位に送出する。
【００３１】
読出制御部４は、上位書込アドレス１４を監視して、どの２ポートＲＡＭ１のアドレス領域に書込アクセスがされているかを判断して、読出制御信号３０のタイミングで上位読出アドレス２４を生成する。例えば、時刻Ｔ２〜Ｔ３間において、上位書込アドレス１４の値は「２」を示し、上位読出アドレス２４の値は当初「０」であり、読出制御信号３０のタイミングで上位読出アドレス２４の値は「１」に遷移する。次の時刻Ｔ３〜Ｔ４においては、上位書込アドレス１４の値は「３」を示し、上位読出アドレス２４の値は当初「１」であり、読出制御信号３０のタイミングで上位読出アドレス２４は「２」に遷移する。
【００３２】
時刻Ｔ４〜Ｔ５の変動周期フレームＡ４の読出制御では、上位書込アドレス１４の値は「０」を示し、上位読出アドレス２４の値は当初「２」であり、読出制御信号３０のタイミングで上位読出アドレス２４は「３」に遷移する。
【００３３】
しかし、次の読出制御信号３０のタイミングでは上位読出アドレス２４は遷移せず「３」に留まる。これは、変動周期フレームＡ４がＴＸだけ周期が長くなっているので、ここで「０」に遷移すると、更に次の読出制御信号３０のタイミングでは「１」に遷移し、時刻Ｔ５〜Ｔ６の終期において上位書込アドレス１４の「１」と重複してしまうのを回避するためである。
【００３４】
図４は、上位読出アドレス２４が上位書込アドレス１４によってどのように遷移するかを示す読出制御部４の状態遷移図である。図４において、例えば、上位読出アドレス２４が「０」のときに、上位書込アドレス１４が「２」になると上位読出アドレス２４は「１」に遷移し、また、上位読出アドレス２４が「１」のときに、上位書込アドレス１４が「３」になると上位読出アドレス２４は「２」に遷移し、また、上位読出アドレス２４が「２」のときに、上位書込アドレス１４が「０」になると上位読出アドレス２４は「３」に遷移する。これは、図３のタイムチャートによる図示と一致している。
【００３５】
このように、上位読出アドレス２４は、読出制御部４によって管理され、２ポートＲＡＭ２の内、いずれのアドレス領域を読み出すかを管理する。読出フレームパルス信号２１が読出アドレス生成部３に入力すると、読出アドレス生成部３は下位読出アドレス２３を生成し、上位読出アドレス２４が指定する２ポートＲＡＭ１のアドレス領域の内、下位読出アドレス２３が指定するアドレスのデータが読み出される。
【００３６】
図３の時刻Ｔ２〜Ｔ３において、上位読出アドレス２４が指定する２ポートＲＡＭ１のアドレス領域＃１の内、下位読出アドレス２３が指定する２ポートＲＡＭ１のアドレスからＡ１フレームのデータを出力する。次の時刻Ｔ３〜Ｔ４において、上位読出アドレス２４が指定する２ポートＲＡＭ１のアドレス領域＃２の内、下位読出アドレス２３が指定する２ポートＲＡＭ１のアドレスからＡ２フレームのデータを出力する。
【００３７】
時刻Ｔ４〜Ｔ５の変動周期フレームの読出動作期間では２つの読出フレームパルス信号２１が入力している。１つ目の読出フレームパルス信号２１が入力すると、読出アドレス生成部３によって下位読出アドレス２３が生成され、上位読出アドレス２４が指定する２ポートＲＡＭ１のアドレス領域＃３の内、下位読出アドレス２３が指定する２ポートＲＡＭ１のアドレスからＡ３フレームのデータを出力する。続いて、２つ目の読出フレームパルス信号２１が入力すると、上述のように上位読出アドレス２４は「３」のままであるため、読出アドレス生成部３に入力して上位読出アドレス２４が指定する２ポートＲＡＭ１のアドレス領域＃３の内、下位読出アドレス２３が指定する２ポートＲＡＭ１のアドレスからＡ３フレームのデータを出力する。
【００３８】
このように、下位読出アドレス２３は読出アドレス生成部３によって管理され、２ポートＲＡＭ１のフレーム単位に分割されたアドレス領域の内、いずれのアドレスを読み出すかを管理する。周期内に複数の読出フレームパルス信号２１が入り込んでくるほどの変動周期フレームが入力しても、前述のように、固定周期フレームと同じ動作で書き込まれる。しかし、このような変動周期フレーム読出は、上位読出アドレス２４によって読み出した同じアドレス領域のデータを読み出す。その結果、２ポートＲＡＭ１の書込アドレスと読出アドレスの距離を確保しているのである。
【００３９】
【他の実施例】
次に、本発明の他の実施例について説明する。
【００４０】
本発明のクロック乗せ替え回路は、他の実施の形態として、入力データｎフレーム分のアドレス領域をもつ２ポートＲＡＭを備え、書込手段は、書込制御部からの上位書込アドレスで指定された２ポートＲＡＭの分割されたアドレス領域の内、下位書込アドレスが指定するアドレスに入力データを書き込む。
【００４１】
一方、読出手段は、上位読出アドレスで指定されたアドレス領域の内、下位読出アドレスによって指定されるアドレスのデータを出力データとして読み出す。上位書込アドレスは、書込制御部内で上位読出アドレスから書き込み中の２ポートＲＡＭのフレーム単位に分割されたアドレス領域を判断して生成される。このため、書込アドレスと読出アドレスは充分な距離が毎フレーム保たれる。
【００４２】
この実施形態のクロック乗せ替え回路は、上述のように単純な機能の書込制御回路を持つことにより、書込クロック信号と読出クロック信号の位相が変化しても、読出し時のアクセス領域を変更することにより、正常なデータを読み出すことができるのである。
【００４３】
図５は本発明のクロック乗せ替え回路の第２の実施例を示すブロック図、図６は第２の実施例における書込制御部の状態遷移図であり、それぞれ図１，図４と対応している。
【００４４】
図５と図１との対比から明らかなように、この実施例は図１における読出制御部３の代わりに書込制御部５を設け、書込みと読出しの競合を書込みサイドで調整したようにしたものである。したがって、図６は図４における「書込」を［読出］、「読出」を「書込」とそれぞれ読み替えたものとなっている。
【００４５】
【発明の効果】
本発明によれば、読出制御回路により上位書込アドレスを監視して上位読出アドレスを生成し、または書込制御回路により上位読出アドレスを監視して上位書込アドレスを生成することとしたため、書込クロック信号と読出クロック信号の位相が変化しても、読出し時のアクセス領域または書込み時のアクセス領域を変更することにより正常なフレームデータを読み出すようにしたので、特別な位相管理の設定が不要、したがってハードウェア量を削減できるという効果を得ることができる。
【図面の簡単な説明】
【図１】本発明のクロック乗せ替え回路の一実施例を示すブロック図
【図２】本発明における２ポートＲＡＭのアドレス領域の分割例を示す図
【図３】図１に示した実施例の動作を説明するためのタイムチャート
【図４】図１における読出制御部４の状態遷移図
【図５】本発明のクロック乗せ替え回路の他の実施例を示すブロック図
【図６】図５における書込制御部５の状態遷移図
【図７】従来のクロック乗せ替え回路のブロック図
【符号の説明】
１　　　　２ポートＲＡＭ
２　　　　書込アドレス生成部
３　　　　読出アドレス生成部
４　　　　読出制御部
５　　　　書込制御部
１０　　　入力データ
１１　　　書込フレームパルス信号
１２　　　書込クロック信号
１３　　　下位書込アドレス
１４　　　上位書込アドレス
１５　　　書込アドレス
２０　　　出力データ
２１　　　読出フレームパルス信号
２２　　　読出クロック信号
２３　　　下位読出アドレス
２４　　　上位読出アドレス
２５　　　読出アドレス
３０　　　読出制御信号
３１　　　書込制御信号
【図１】
2004140619.tif 000003
【図２】
2004140619.tif 000004
【図３】
2004140619.tif 000005
【図４】
2004140619.tif 000006
【図５】
2004140619.tif 000007
【図６】
2004140619.tif 000008
【図７】
2004140619.tif 000009