(57)【要約】【課題】より確実にデータの信頼性を確保することができるとともに保存対象データを迅速に処理することができる車両用電子制御装置を提供する。【解決手段】ＲＡＭ（バックアップＲＡＭ）１６において記憶領域４０に保存対象のデータを記憶するとともに、記憶領域４１に保存対象のデータと同じデータを記憶し、さらに、ＥＥＰＲＯＭ１７での記憶領域４２に保存対象のデータと同じデータを記憶する。ＣＰＵ１１は記憶領域４０，４１での保存データをチェックしながらチェック後の正常なデータを制御に供する。ＣＰＵ１１はそのチェックにより異常がある場合、記憶領域４０，４１，４２での保存データを比較し、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供する。【選択図】　　　　図１
2004021520.tif 000002
【特許請求の範囲】
【請求項１】
バッテリ（３０）によりデータが消えないようにバックアップされ、保存対象のデータを記憶する第１の記憶領域（４０）と前記保存対象のデータと同じデータを記憶する第２の記憶領域（４１）を有するバックアップＲＡＭ（１６ｂ）と、
前記保存対象のデータと同じデータを記憶する第３の記憶領域（４２）を有するＥＥＰＲＯＭ（１７）と、
前記第１，第２の記憶領域（４０，４１）での保存データをチェックしながらチェック後の正常なデータを制御に供する第１の判定手段（１１）と、
前記第１の判定手段（１１）でのチェックにより異常がある場合、前記第１の記憶領域（４０）での保存データと第２の記憶領域（４１）での保存データと第３の記憶領域（４２）での保存データを比較し、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供する第２の判定手段（１１）と、
を備えたことを特徴とする車両用電子制御装置。
【請求項２】
前記第１および第２の記憶領域（４０，４１）には、保存対象のデータに加えてミラーデータを記憶し、前記第１の判定手段（１１）における保存データのチェックを、保存対象のデータとミラーデータとの和が所定値となっているか否か判定することにより行うようにしたことを特徴とする請求項１に記載の車両用電子制御装置。
【請求項３】
前記ＥＥＰＲＯＭ（１７）はシリアル通信線にて接続され、同ＥＥＰＲＯＭ（１７）へのアクセス頻度を下げたことを特徴とする請求項１または２に記載の車両用電子制御装置。
【請求項４】
前記第２の判定手段（１１）において一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換えるようにしたことを特徴とする請求項１または２に記載の車両用電子制御装置。
【請求項５】
前記第２の判定手段（１１）において第１の記憶領域（４０）での保存データと第２の記憶領域（４１）での保存データと第３の記憶領域（４２）での保存データを比較し、３つのデータとも異なる場合は第３の記憶領域（４２）での保存データを正しいデータとして制御に供するようにしたことを特徴とする請求項１〜４のいずれか１項に記載の車両用電子制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は車両用電子制御装置に関するものである。
【０００２】
【従来の技術】
車両用電子制御装置において、複数のメモリ（ＥＥＰＲＯＭとバッテリバックアップＲＡＭ）にデータを記憶させ、両メモリの保存データを比較して通常の制御で使われるバッテリバックアップＲＡＭのデータの異常を検出するようにし、異常時にはＥＥＰＲＯＭからデータをバッテリバックアップＲＡＭに書き込むことで復旧させる技術がある（特開平１１−２８０５３６号公報等）。しかし、ＥＥＰＲＯＭのデータに問題があった場合は、この手法で復旧させることはできない。
【０００３】
また、イモビデータのように自動車メーカの製造ラインで１回のみ書き込むようなデータの場合には、データの信頼性を確保することが必要で、ＥＥＰＲＯＭのみを使用するケースがある。しかし、始動性を考慮するとＥＥＰＲＯＭからのデータ読み出しを行うよりはバッテリバックアップＲＡＭ上のデータを使用した方が迅速に処理可能である。
【０００４】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、より確実にデータの信頼性を確保することができるとともに保存対象データを迅速に処理することができる車両用電子制御装置を提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明においては、第１〜３の各記憶領域において保存対象のデータが記憶される。そして、第１の判定手段により、第１，第２の記憶領域での保存データがチェックされながらチェック後の正常なデータが制御に供される。さらに、第２の判定手段により、第１の判定手段でのチェックにより異常がある場合、第１の記憶領域での保存データと第２の記憶領域での保存データと第３の記憶領域での保存データが比較され、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータが正しいデータとして制御に供される。
【０００６】
よって、バックアップＲＡＭでの第１および第２の記憶領域とＥＥＰＲＯＭでの第３の記憶領域にデータを保存することにより、保存データの破壊に対しデフォルト値を持てないデータに対する信頼性を向上することができるとともに、通常はバックアップＲＡＭでの保存データで演算処理されるため、処理そのものが高速にできる。
【０００７】
その結果、より確実にデータの信頼性を確保することができるとともに保存対象データを迅速に処理することができる。
請求項２に記載のように、第１および第２の記憶領域には、保存対象のデータに加えてミラーデータを記憶し、第１の判定手段における保存データのチェックを、保存対象のデータとミラーデータとの和が所定値となっているか否か判定することにより行うようにすると、２つの異なるチェック方式の採用で、データの信頼性を向上させることができる。
【０００８】
請求項３に記載のように、ＥＥＰＲＯＭはシリアル通信線にて接続され、同ＥＥＰＲＯＭへのアクセス頻度を下げたものとするとよい。つまり、処理そのものを高速化できるとともに、不要なＥＥＰＲＯＭアクセスを減らすことができる。
【０００９】
請求項４に記載のように、第２の判定手段において一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換えるようにすると、実用上好ましいものになる。
【００１０】
請求項５に記載のように、第２の判定手段において第１の記憶領域での保存データと第２の記憶領域での保存データと第３の記憶領域での保存データを比較し、３つのデータとも異なる場合は第３の記憶領域での保存データを正しいデータとして制御に供するようにすると、実用上好ましいものになる。
【００１１】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。
図１には、本実施形態における車両用電子制御装置の電気的構成を示す。本実施形態においては車両盗難防止機能を持つ自動車におけるイモビライザ用電子制御装置に適用しており、イモビユニットを介して車両キーに組み込まれたトランスポンダと通信を行い、トランスポンダから受信したデータに基づいて正規キーがどうか判断し、正規キーであったならばエンジンの始動等を許可する。この通信の際にトランスポンダから固有キー番号を表すデータが送信され、この送られてきたデータ（キー番号）と予め決められた固有キー番号とを照合して正規キーか否か判定する。また、通信の際に乱数を発生させ、この乱数をトランスポンダに送信し、トランスポンダが所定の演算により回答データを生成して送信し、この回答データと自己回答データとを照合して正規キーか否か判定する。この乱数発生時に今回値と前回値が一致しないように、前回使用した乱数を保存して今回の乱数発生時に前回値と一致したならば再度乱数を発生させるようにしている。
【００１２】
図１において、電子制御装置１０はＣＰＵ１１とバッファ１２とドライバ１３とＲＯＭ（制御ロジック）１４とＲＯＭ（制御用データ）１５とＲＡＭ１６とＥＥＰＲＯＭ１７と電源回路１８を備えている。ＲＡＭ１６には電源回路１８を介してバッテリ３０が接続され、このバッテリ３０によりＲＡＭ１６のデータが消えないようにバックアップしている。
【００１３】
ＣＰＵ１１はバッファ１２を介してイグニッションスイッチの操作信号を入力する。また、バスにて、ＣＰＵ１１とＲＯＭ（制御ロジック）１４とＲＯＭ（制御用データ）１５とＲＡＭ１６とが接続されている。ＣＰＵ１１とＥＥＰＲＯＭ１７とはシリアル通信線にて接続されている。
【００１４】
ＲＯＭ（制御ロジック）１４には制御ロジック（プログラム）が記憶されている。また、ＲＯＭ（制御用データ）１５には制御用データが記憶されている。制御用パラメータの記憶のためのＲＡＭ１６は、電源投入時にイニシャルで一度クリアされる記憶領域１６ａと、バッテリにてバックアップされる記憶領域１６ｂを有する。
【００１５】
ＣＰＵ１１にはドライバ１３を介してメインリレー２０が接続され、ＣＰＵ１１はメインリレー２０のオン・オフを制御するようになっている。メインリレー２０がオンしていると（閉じられていると）、電子制御装置１０における電源回路１８以外の機器にも作動用電源が供給される。
【００１６】
ＲＡＭ１６におけるバッテリバックアップされる記憶領域１６ｂ（以下、バックアップＲＡＭと称す）には２つの記憶領域４０，４１が設けられている。この記憶領域４０，４１に乱数と固有キー番号に関するデータが記憶される。また、ＥＥＰＲＯＭ１７には記憶領域４２が設けられ、この記憶領域４２にも乱数と固有キー番号に関するデータが記憶される。詳しくは、図２に示すように、ＥＥＰＲＯＭ１７の記憶領域４２には乱数と固有キー番号が記憶される。また、バックアップＲＡＭ１６ｂでの記憶領域４０，４１には、第１のキーワードと、そのキーワードに対応するミラーデータ（補数）と、乱数と、その乱数に対応するミラーデータ（補数）と、固有キー番号と、そのキー番号に対応するミラーデータ（補数）と、第２のキーワードと、そのキーワードに対応するミラーデータ（補数）が順に記憶される。
【００１７】
このようにして、バックアップＲＡＭ１６ｂには第１の記憶領域４０と第２の記憶領域４１が設けられ、また、ＥＥＰＲＯＭ１７には第３の記憶領域４２が設けられ、これら各記憶領域４０，４１，４２には少なくとも乱数と固有キー番号に関するデータが記憶される。
【００１８】
さらに、図２に示すように、ＲＯＭ（制御ロジック）１４には、
・イグニッションスイッチから操作信号を入力した際の処理プログラム、
・イグニッションスイッチ・オフ時のメインリレー制御のためのプログラム、
・ＥＥＰＲＯＭとのハンドリングのためのプログラム（メモリのデータ消去、書き込み、読み出し）、
・バックアップＲＡＭ上の保存データの確認（ミラーコードチェック）のためのプログラム、
・バックアップＲＡＭとＥＥＰＲＯＭの保存データを比較するためのプログラム（各データを呼び出し３つのデータを比較・照合する処理プログラム）、
・バックアップＲＡＭとＥＥＰＲＯＭのデータ異常時におけるデータ復旧のためのプログラム
を含む。
【００１９】
次に、電子制御装置１０の作用を、図３を用いて説明する。
ＣＰＵ１１はイグニッションスイッチがオン操作（パワーオン）されると、まずステップ１００の処理を実行する。ステップ１００においてＣＰＵ１１は初期設定処理としてバックアップＲＡＭ１６ｂの記憶領域４０，４１における乱数と固有キー番号についてのミラーコードチェックを実行する。つまり、図４に示すように、ＣＰＵ１１は乱数とその乱数のミラーコードの和を計算する。例えば、乱数は２バイトであり、そのミラーコードも２バイトであり、和は２バイトである。そして、ＣＰＵ１１はその和の数が１６進数で表したとき「ＦＦＦＦ」になるか否か判定する。ＣＰＵ１１は和の数が「ＦＦＦＦ」になれば正常と判定し、ならなければ異常と判定する。同様に、固有キー番号についても固有キー番号とミラーコードの和を計算し、「ＦＦＦＦ」になるか判定する。
【００２０】
ＣＰＵ１１は図３のステップ１００においてミラーコードチェックを実行した結果、異常であれば、図５に示すように、バックアップＲＡＭ１６ｂの２つの記憶領域４０，４１での乱数および固有キー番号データと、ＥＥＰＲＯＭ１７の記憶領域４２での乱数および固有キー番号データを比較する。即ち、３つの記憶領域４０，４１，４２での保存データを比較・照合する（３面チェックを行う）。そして、ＣＰＵ１１は３つのデータのうち少なくとも２つ以上一致していればそのデータは正しいものとし、詳しくは、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供するものとする。また、ＣＰＵ１１は一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換える。
【００２１】
さらに、バッテリの再接続によるバックアップＲＡＭ１６ｂでのデータ異常（データ消失等）をチェックするために次のことを行う。図２での第１のキーワードとそのミラーコードの和が１６進数の「ＦＦＦＦ」になっているかチェック（ミラーコードチェック）するとともに第２のキーワードとそのミラーコードの和が１６進数の「ＦＦＦＦ」になっているかチェック（ミラーコードチェック）する。そして、このようにして両方のキーワードのミラーコードチェックを行った結果、両方のキーワードが共に異常の場合にはバッテリが交換されたと判定する。この場合には、ＥＥＰＲＯＭの記憶領域４２の値を真の値としてその値をバックアップＲＡＭの記憶領域４０，４１に書き込む。
【００２２】
このような図３のステップ１００の処理を行った後、ＣＰＵ１１はステップ１０１の処理を実行する。ＣＰＵ１１はステップ１０１においてイモビ処理タイミングか否か判断し、イモビ処理タイミングであればステップ１０２に移行する。ＣＰＵ１１はステップ１０２においてバックアップＲＡＭの記憶領域４０または記憶領域４１における乱数と固有キー番号を使い、イモビユニットとキー照合処理を実行する。この処理により正規キーでなかった場合にはエンジン始動等が禁止される。
【００２３】
ＣＰＵ１１は図３のステップ１０１においてイモビ処理タイミングでないとき、またはステップ１０２の処理を行った後、ステップ１０３に移行する。ＣＰＵ１１はステップ１０３において１秒毎のミラーコードチェックタイミングか否か判定し、ミラーコードチェックタイミングであればステップ１０４に移行する。ＣＰＵ１１はステップ１０４においてバックアップＲＡＭの記憶領域４０，４１での乱数と固有キー番号のミラーコードチェック処理を実行する。そして、ＣＰＵ１１は異常時のみＥＥＰＲＯＭでの記憶領域４２の乱数と固有キー番号のデータを含め、第１〜第３の記憶領域４０，４１，４２の保存データについて３面チェックを行い、異常時にはデータを修正する。つまり、図５に示すように、バックアップＲＡＭの記憶領域４０での乱数と記憶領域４１での乱数と、ＥＥＰＲＯＭの記憶領域４２での乱数の３つのデータを比較して、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供するものとする。また、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換える。さらに、ＣＰＵ１１は３つとも異なっている場合にはＥＥＰＲＯＭの記憶領域４２でのデータ（乱数と固有キー番号）を正しいものとし、ＥＥＰＲＯＭの記憶領域４２の値を真の値としてその値をバックアップＲＡＭの記憶領域４０，４１に書き込む。
【００２４】
同様に、固有キー番号についても同様にして行う。
このように、ＣＰＵ１１は通常時において定期的（例えば１秒毎）にバックアップＲＡＭの記憶領域４０，４１でのミラーコードチェックを行い、保存データをチェックし、正常ならばバックアップＲＡＭの記憶領域４０，４１での保存データを使い演算処理を行うこととする。また、ミラーコードチェックで異常が発見された場合はＥＥＰＲＯＭの記憶領域４２でのデータを呼び出しバックアップＲＡＭの記憶領域４０，４１の２つのデータも含め多数決方式により正しいデータを決め、異常データを修正復旧する。さらに、通常は、バックアップＲＡＭの記憶領域４０，４１でのデータのミラーチェックによる方法で、データの信頼性は確保できる。また、メモリサイズの小さいＥＥＰＲＯＭの保存データの効率的な使用が可能となる。
【００２５】
次に、ＣＰＵ１１は図３のステップ１０３においてミラーコードチェックタイミングでないとき、またはステップ１０４の処理を行った後、ステップ１０５に移行する。ＣＰＵ１１はステップ１０５においてイグニッションスイッチがオフ操作されたか否か判定し、オフ操作されていなければステップ１０１に戻り、ステップ１０１でイモビ処理タイミングであればステップ１０２でキー照合を行う。このとき、ステップ１０４での処理による正しいデータ（乱数と固有キー番号）が使われる。
【００２６】
一方、ステップ１０５においてイグニッションスイッチがオフ操作されていればステップ１０６に移行する。ステップ１０６においてＣＰＵ１１は所定時間メインリレー２０をつないだ状態にする。そして、メインリレー２０をつないだ状態においてＣＰＵ１１はステップ１０７でバックアップＲＡＭの記憶領域４０，４１とＥＥＰＲＯＭの記憶領域４２における保存データ（乱数および固有キー番号）を比較・照合する。この場合、バックアップＲＡＭの記憶領域４０，４１でのデータは問題ないことが確認済みのため、ＥＥＰＲＯＭの記憶領域４２でのデータに異常がないかをチェックすることになる。そして、ＣＰＵ１１は異常時のみＥＥＰＲＯＭの記憶領域４２におけるデータをバックアップＲＡＭの記憶領域４０，４１のデータ（乱数および固有キー番号）で書き換え修正する。
【００２７】
このステップ１０７の処理が終わった後においてメインリレー２０が切られることになる。
以上説明してきたように、図１においてバッテリ３０によりデータが消えないようにバックアップされるバックアップＲＡＭ１６ｂにおいて第１の記憶領域４０に保存対象のデータ（乱数と固有キー番号）を記憶するとともに、第２の記憶領域４１に保存対象のデータと同じデータを記憶し、さらに、ＥＥＰＲＯＭ１７での第３の記憶領域４２に保存対象のデータと同じデータを記憶する。そして、第１の判定手段としてのＣＰＵ１１は図３のステップ１０３，１０４において第１，第２の記憶領域４０，４１での保存データをチェックしながらチェック後の正常なデータを制御に供する。また、第２の判定手段としてのＣＰＵ１１はそのチェックにより異常がある場合、第１の記憶領域４０での保存データと第２の記憶領域４１での保存データと第３の記憶領域４２での保存データを比較し（３面チェックを行い）、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供する。
【００２８】
よって、バックアップＲＡＭ１６ｂでの第１および第２の記憶領域４０，４１とＥＥＰＲＯＭでの第３の記憶領域４２にデータを保存することにより、保存データの破壊に対しデフォルト値を持てない（イモビ等）データに対する信頼性を向上することができるとともに、通常はバックアップＲＡＭ１６ｂでの保存データで演算処理されるため、処理そのものが高速にできる（演算処理効率を上げることができる）。その結果、より確実にデータの信頼性を確保することができるとともに保存対象データを迅速に処理することができる。
【００２９】
さらに説明を加えるならば、一般的にＥＥＰＲＯＭの特徴として電源を失ってもデータを保存でき、また、バッテリバックアップ可能なＲＡＭの場合はＣＰＵとバス接続されたＲＡＭへの保存のためデータへのアクセスが高速である。逆に、欠点はＥＥＰＲＯＭの場合、ＣＰＵとはシリアル接続されるＥＥＰＲＯＭが多いため、ＥＥＰＲＯＭ内データへのアクセスに時間がかかるとか消去や書き込み時に所定のプロセスを経る必要があるため、時間がかかる。さらに、ＥＥＰＲＯＭのメモリ容量はＲＡＭやフラッシュＲＯＭ等に比べるとかなり小さい。また、バッテリバックアップＲＡＭは電源を失うとデータが消えてしまう問題がある。特に、イモビ関連のデータやインジェクタ調整値などのデータはその性格から本来デフォルト値を設定することが困難であり、また迅速に処理して始動性に影響がでないようにするためには電源を失ったくらいではデータを消失させたくはないし常時保存データを不揮発性メモリから迅速に読み出し演算処理を行う必要がある。そこで、本実施形態においては、保存対象のデータをＥＥＰＲＯＭの記憶領域４２とバッテリバック可能なＲＡＭ（バックアップＲＡＭ）の記憶領域４０，４１に書く構成にし、通常はバックアップＲＡＭの記憶領域４０，４１での保存データのみで演算処理を行い、定期的なデータチェックで異常があればＥＥＰＲＯＭの記憶領域４２でのデータも使って正しいデータを得るようにした。
【００３０】
また、図２に示すごとくバックアップＲＡＭでの第１および第２の記憶領域４０，４１には、保存対象のデータ（乱数と固有キー番号）に加えてミラーデータを記憶し、図３のステップ１０４でのＣＰＵ１１における保存データのチェックを、保存対象のデータとミラーデータとの和が所定値となっているか否か判定することにより行うようにした。よって、２つの異なるチェック方式の採用で、保存データの信頼性を向上させることができる。
【００３１】
また、ＥＥＰＲＯＭ１７はシリアル通信線にて接続し、同ＥＥＰＲＯＭ１７へのアクセス頻度を下げたものとした。つまり、ＣＰＵとシリアル接続されるＥＥＰＲＯＭへのアクセス頻度を下げ、事実上異常時のみアクセスされるものとした。このことからも、処理そのものを高速化できるとともに、不要なＥＥＰＲＯＭアクセスを減らすことができる。
【００３２】
また、ＣＰＵ１１は図３のステップ１０４において一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換えるようにしたので、実用上好ましいものになる。
【００３３】
また、ＣＰＵ１１は図３のステップ１０４において第１の記憶領域４０での保存データと第２の記憶領域４１での保存データと第３の記憶領域４２での保存データを比較し、３つのデータとも異なる場合は第３の記憶領域（ＥＥＰＲＯＭ）４２での保存データを正しいデータとして制御に供するようにした。よって、バッテリの瞬断等に対する対策として好ましいものになる。
【００３４】
なお、これまでの説明においては、保存するデータとしてイモビライザ用乱数と固有キー番号を想定したがこれに限らず、保存するデータはダイアグ情報やメーカ指定の個別情報や学習値等であってもよい。
【図面の簡単な説明】
【図１】実施の形態における電子制御装置の電気的構成図。
【図２】メモリに記憶するデータを説明するための図。
【図３】作用を説明するためのフローチャート。
【図４】ミラーコードチェックを説明するための図。
【図５】３面チェックを説明するための図。
【符号の説明】
１０…電子制御装置、１１…ＣＰＵ、１４…ＲＯＭ（制御ロジック）、１５…ＲＯＭ（制御用データ）、１６…ＲＡＭ、１６ａ…電源投入時にイニシャルで一度クリアされる記憶領域、１６ｂ…バッテリにてバックアップされる記憶領域（バックアップＲＡＭ）、１７…ＥＥＰＲＯＭ、３０…バッテリ、４０…記憶領域、４１…記憶領域、４２…記憶領域。
【図１】
2004021520.tif 000003
【図２】
2004021520.tif 000004
【図３】
2004021520.tif 000005
【図４】
2004021520.tif 000006
【図５】
2004021520.tif 000007