(57)【要約】【課題】簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを制御可能とする。【解決手段】信号制御手段１３の伝送信号制御部１３−１において、制御信号出力手段１１からの制御信号（制御側出力信号）の種類にもとづき、三種類の信号レベルの中から一つの信号レベルが信号線１２の信号レベルとして定められる。この定められた信号線１２の信号レベルにもとづき、入力信号制御部１３−２において、各デバイス２０へ送られる制御信号（デバイス側入力信号）の信号レベルが定められ、各デバイス２０へ送られる。【選択図】　　　図１
2004064712.tif 000002
【特許請求の範囲】
【請求項１】
複数種類の制御信号を出力する制御信号出力手段と、
前記制御信号をデバイスへ送る一つの信号線と、
前記制御信号出力手段からの前記制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを前記信号線の信号レベルとして定める信号制御手段とを有した
ことを特徴とするデジタル制御信号多重化回路。
【請求項２】
前記制御信号出力手段が、一つの３ステートバッファ回路からなり、この３ステートバッファ回路が、「１」，「０」及び「ハイ・インピーダンス」の三種類の前記制御信号を出力する
ことを特徴とする請求項１記載のデジタル制御信号多重化回路。
【請求項３】
前記制御信号出力手段が、複数種類の前記制御信号を出力する二つの信号出力部を有し、
前記信号制御手段が、前記二つの信号出力部から出力される各前記制御信号の組み合わせにもとづいて、前記信号線の前記信号レベルを定める
ことを特徴とする請求項１記載のデジタル制御信号多重化回路。
【請求項４】
前記二つの信号出力部のうち少なくとも一つが、二種類の前記制御信号を出力するセンサを有した
ことを特徴とする請求項３記載のデジタル制御信号多重化回路。
【請求項５】
前記二つの信号出力部のうち少なくとも一つが、「１」，「０」及び「ハイ・インピーダンス」の三種類の前記制御信号を出力する前記３ステートバッファ回路を有した
ことを特徴とする請求項３又は４記載のデジタル制御信号多重化回路。
【請求項６】
前記信号制御手段が、
前記制御信号出力手段からの前記制御信号の種類にもとづいて、前記三種類の信号レベルの中から一つの信号レベルを前記信号線の信号レベルとして定める伝送信号制御部と、
前記信号線の前記信号レベルにもとづいて、各前記デバイスの入力信号の種類を定める入力信号制御部とを有した
ことを特徴とする請求項１〜５のいずれかに記載のデジタル制御信号多重化回路。
【請求項７】
前記伝送信号制御部が、
前記制御信号出力手段からの前記制御信号の種類にもとづいて、前記三種類の信号レベルの中から一つの信号レベルを前記信号線の信号レベルとして定めるドライバ回路部と、
このドライバ回路部で前記信号線の信号レベルが定められなかったときに、前記三種類の信号レベルの中から他の一つの信号レベルを前記信号線の前記信号レベルとして定めるプルアップ／プルダウン回路部とを有した
ことを特徴とする請求項６記載のデジタル制御信号多重化回路。
【請求項８】
前記ドライバ回路部が、電源側トランジスタと、接地側トランジスタとを有し、
前記電源側トランジスタのベースが前記制御信号出力手段と、エミッタが前記信号線と、コレクタが電源端子とそれぞれ接続され、
前記接地側トランジスタのベースが前記制御信号出力手段と、エミッタが前記信号線と、コレクタが接地端子とそれぞれ接続された
ことを特徴とする請求項７記載のデジタル制御信号多重化回路。
【請求項９】
前記電源側トランジスタが、ＰＮＰ型トランジスタからなり、前記接地側トランジスタが、ＮＰＮ型トランジスタからなる
ことを特徴とする請求項８記載のデジタル制御信号多重化回路。
【請求項１０】
前記プルアップ／プルダウン回路部が、
前記信号線と前記電源端子とを接続する第一の抵抗と、
前記信号線と前記接地端子とを接続する第二の抵抗とを有した
ことを特徴とする請求項７，８又は９記載のデジタル制御信号多重化回路。
【請求項１１】
前記入力信号制御部が、
前記信号線の前記信号レベルにもとづいて、各前記デバイスの入力信号の種類を定めるコンパレータ回路部を有した
ことを特徴とする請求項６〜１０のいずれかに記載のデジタル制御信号多重化回路。
【請求項１２】
前記コンパレータ回路部が、
前記デバイスへ前記入力信号を送るコンパレータと、
このコンパレータのマイナス入力側へ基準電位を与える基準電位供給部とを有し、
前記コンパレータのプラス入力側が、前記信号線と接続された
ことを特徴とする請求項１１記載のデジタル制御信号多重化回路。
【請求項１３】
前記三種類の信号レベルが、ハイレベル，ローレベル及びミドルレベルからなり、
一の前記コンパレータに接続された前記基準電位供給部が、前記ミドルレベルよりも大きい基準電位を前記マイナス入力側へ与え、
他の前記コンパレータに接続された前記基準電位供給部が、前記ミドルレベルよりも小さい基準電位を前記マイナス入力側へ与える
ことを特徴とする請求項１２記載のデジタル制御信号多重化回路。
【請求項１４】
画像形成機とユニットとを備えるとともに、
前記画像形成機が、
制御信号を出力する画像形成機用中央処理手段と、
この画像形成機用中央処理手段からの前記制御信号を前記ユニットへ送る画像形成機内信号線とを有し、
前記ユニットが、
前記制御信号の信号レベルと被照合信号の設定レベルとを比較判断するデコーダ手段と、
前記画像形成機からの前記制御信号を前記デコーダ手段へ送るユニット内信号線と、
前記デコーダ手段により活性化されると、応答信号を前記画像形成機用中央処理手段へ送るユニット用中央処理手段とを有した画像形成システムであって、
前記画像形成機は、前記画像形成機用中央処理手段からの前記制御信号の信号レベルにもとづいて、三種類の信号レベルの中から一つの信号レベルを前記信号線の信号レベルとして定める伝送信号制御部を有し、
前記中央処理機内信号線及び前記ユニット内信号線は、それぞれ一つずつ設けられ、
前記ユニットは、前記信号線の前記信号レベルにもとづいて、前記デコーダ手段へ送る前記制御信号の信号レベルを定める入力信号制御部を有し、
前記ユニットの前記デコーダ手段は、前記入力信号制御部からの前記制御信号の信号レベルと前記被照合信号の設定レベルとを比較判断する
ことを特徴とするデジタル制御信号多重化回路を用いた画像形成システム。
【請求項１５】
複数の前記ユニットを備えるとともに、
各前記ユニットの前記入力信号制御部及び／又は前記デコーダ手段が、前記画像形成機の前記画像形成機用中央処理手段に対して、すべて直列に接続された
ことを特徴とする請求項１４記載のデジタル制御信号多重化回路を用いた画像形成システム。
【請求項１６】
複数の前記ユニットを備えるとともに、
各前記ユニットが、前記入力信号制御部、前記デコーダ手段及び前記ユニット用中央処理手段を含むユニット側応答部をそれぞれ有し、
各前記ユニット側応答部が、前記画像形成機の前記画像形成機用中央処理手段に対して、それぞれ並列に接続された
ことを特徴とする請求項１４記載のデジタル制御信号多重化回路を用いた画像形成システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル信号を用いて複数のデバイスを制御するデジタル制御信号多重化回路に関する。
【０００２】
【従来の技術】
従来、デジタル制御回路においては、図１３に示すように、制御側回路１１０から出力される制御信号を用いて、デバイス１２０が制御されている。
制御側回路１１０における制御信号の信号レベルは、図１４に示すように、通常、「１」と「０」との２種類である。このため、基本的に、１本の信号線１３０で制御できるデバイス１２０の数は１つに限られる。
【０００３】
ところで、近年、装置や機器等の多機能化にともない、制御しなければならないデバイスの数も増加してきている。
このため、図１３に示すような基本構成を有したデジタル制御回路１００を用いてデバイス１２０を制御する場合は、そのデバイス１２０の増加にともなって信号線１３０も増やさなければならない。
【０００４】
ところが、制御基板上に設置可能な制御ポートの数には限度があるため、接続できる信号線１３０の本数には限界があった。
さらに、信号線１３０を増やすことにより基板のパターン設計が困難になることや、線材の本数増などによりコストが高くなること等の問題も生じていた。
【０００５】
このような問題を解決するために、信号線１３０の本数を減らす手法として、たとえば、信号をデマルチプレクスして複数のデバイスを時分割制御する手法（時分割制御手法）や、Ｄ／Ａ−Ａ／Ｄ変換を用いた回路構成とする手法（Ｄ／Ａ−Ａ／Ｄ変換手法）がある。
これらの手法によれば、各信号の送信タイミングが制御され、あるいは複数のデジタル信号がアナログ信号に変換後送信されるため、少ない信号線１３０で複数のデバイスを制御できる。
【０００６】
【発明が解決しようとする課題】
しかしながら、時分割制御手法を用いた場合は、デマルチプレクスするためのデバイスとこのための切り替え信号が必要になるとともに、四つ以上のデバイスを制御するのでなければ信号線数の削減にはならず、かつ、コストもかかってしまうという問題があった。
一方、Ｄ／Ａ−Ａ／Ｄ変換手法を用いた場合は、そのＤ／Ａ−Ａ／Ｄ変換を行うための専用のデバイスが必要になり、コストが高くなるという問題があった。
【０００７】
また、１本の信号で複数のデバイスを制御することも可能ではあるが、複数のデバイスをそれぞれ個別に制御しようとする場合は、たとえば、受信側に通信制御用のＣＰＵを搭載しておき、目的のデバイスのみ選択することをコマンド等によって予め通知した後に、当該デバイスの制御を実行するなどの方法を取らなければならず、制御構成が複雑になるという問題があった。
【０００８】
本発明は、上記の問題を解決すべくなされたものであり、コスト高とならない簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを制御可能とするデジタル制御信号多重化回路及びこのデジタル制御信号多重化回路を用いた画像形成システムの提供を目的とする。
【０００９】
【課題を解決するための手段】
この目的を達成するため、本発明の請求項１記載のデジタル制御信号多重化回路は、複数種類の制御信号を出力する制御信号出力手段と、制御信号をデバイスへ送る一つの信号線と、制御信号出力手段からの制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定める信号制御手段とを有した構成としてある。
【００１０】
デジタル制御信号多重化回路をこのような構成とすると、三種類の信号レベルの中から一つの信号レベルを選択可能な信号制御手段が設けられるため、簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを個別に制御することができる。
このため、たとえば、デバイスと接続するためのパターンや接続ケーブルの本数が減少するため、コストダウンとなる。さらに、信号線の本数を減らせるため、基板のパターン設計が容易になり、小型化もし易くなる。
【００１１】
また、請求項２記載のデジタル制御信号多重化回路は、制御信号出力手段が、一つの３ステートバッファ回路からなり、この３ステートバッファ回路が、「１」，「０」及び「ハイ・インピーダンス」の三種類の制御信号を出力する構成としてある。
【００１２】
デジタル制御信号多重化回路をこのような構成とすれば、３ステート出力機能を有した制御側の出力端子におけるハイ・インピーダンス状態の信号レベルをも利用して、三種類の制御信号を得ることができる。
このため、信号制御手段は、その三種類の制御信号にもとづいて、信号線の信号レベルを三種類の信号レベルの中から定めることができる。したがって、一つの信号線により複数のデバイスの制御が可能となる。
【００１３】
また、請求項３記載のデジタル制御信号多重化回路は、制御信号出力手段が、複数種類の制御信号を出力する二つの信号出力部を有し、信号制御手段が、二つの信号出力部から出力される各制御信号の組み合わせにもとづいて、信号線の信号レベルを定める構成としてある。
【００１４】
デジタル制御信号多重化回路をこのような構成とすると、各信号出力部から出力される制御信号の組み合わせにもとづいて、信号制御手段は、三種類の信号レベルの中から信号線の信号レベルを定めることができる。
このため、二つの制御信号を出力する信号出力部として、たとえば、デバイスやセンサ等を制御信号出力手段に二つ設けた構成であっても、一つの信号線により二つのデバイスを制御することができる。
【００１５】
また、請求項４記載のデジタル制御信号多重化回路は、信号出力部が、二種類の制御信号を出力するセンサを有した構成としてある。
デジタル制御信号多重化回路をこのような構成とすれば、信号制御手段は、制御側のデバイスとして設けられた各センサからの出力信号を制御信号としてトランジスタ等で受けワイアードオア接続することで、信号線の信号レベルを定めることができる。このため、信号出力部としてセンサを設けた構成であっても、一つの信号線により二つのデバイスを制御することができる。
【００１６】
また、請求項５記載のデジタル制御信号多重化回路は、信号出力部が、「１」，「０」及び「ハイ・インピーダンス」の三種類の制御信号を出力する３ステートバッファ回路からなる構成としてある。
デジタル制御信号多重化回路をこのような構成とすると、信号出力部として３ステートバッファ回路を用いた場合にも、信号制御手段は、その３ステートバッファ回路からの制御信号にもとづいて、信号線の信号レベルを定めることができ、さらに、一つの信号線で二つのデバイスを制御することができる。
【００１７】
また、請求項６記載のデジタル制御信号多重化回路は、信号制御手段が、制御信号出力手段からの制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定める伝送信号制御部と、信号線の信号レベルにもとづいて、各デバイスの入力信号の種類を定める入力信号制御部とを有した構成としてある。
【００１８】
デジタル制御信号多重化回路をこのような構成とすれば、信号出力部からの制御信号が複数種類であっても、信号制御手段は、その制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定めることができる。
したがって、伝送信号制御部及び入力信号制御部からなる簡単な回路構成で、かつ一つの信号線を用いて、二つのデバイスを制御できる。
【００１９】
また、請求項７記載のデジタル制御信号多重化回路は、伝送信号制御部が、制御信号出力手段からの制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定めるドライバ回路部と、このドライバ回路部で信号線の信号レベルが定められなかったときに、三種類の信号レベルの中から他の一つの信号レベルを信号線の信号レベルとして定めるプルアップ／プルダウン回路部とを有した構成としてある。
【００２０】
デジタル制御信号多重化回路をこのような構成とすると、信号制御手段は、信号出力部からの制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして必ず定めることができる。
したがって、ドライバ回路部及びプルアップ／プルダウン回路部を含む簡単な回路構成で、かつ一つの信号線を用いて、二つのデバイスを制御できる。
【００２１】
また、請求項８記載のデジタル制御信号多重化回路は、ドライバ回路部が、電源側トランジスタと、接地側トランジスタとを有し、電源側トランジスタのベースが制御信号出力手段と、エミッタが信号線と、コレクタが電源端子とそれぞれ接続され、接地側トランジスタのベースが制御信号出力手段と、エミッタが信号線と、コレクタが接地端子とそれぞれ接続された構成としてある。
【００２２】
デジタル制御信号多重化回路をこのような構成とすれば、ドライバ回路部は、制御信号出力手段からの制御信号がローレベル「０」の場合には信号線の信号レベルを「１」に、制御信号がハイレベル「１」の場合には信号線の信号レベルを「０」にそれぞれ定めることができる。
なお、制御信号が「ハイ・インピーダンス」の場合には、電源側トランジスタ及び接地側トランジスタの双方が駆動しないため、信号線の信号レベルを定めることができない。この場合は、プルアップ／プルダウン回路部において、その信号レベルが定められる。
【００２３】
また、請求項９記載のデジタル制御信号多重化回路は、電源側トランジスタが、ＰＮＰ型トランジスタからなり、接地側トランジスタが、ＮＰＮ型トランジスタからなる構成としてある。
デジタル制御信号多重化回路をこのような構成とすると、ドライバ回路部は、制御信号がローレベル「０」又はハイレベル「１」の場合には、信号線の信号レベルを「１」又は「０」に定めることができる。
【００２４】
また、請求項１０記載のデジタル制御信号多重化回路は、プルアップ／プルダウン回路部が、信号線と電源端子とを接続する第一の抵抗と、信号線と接地端子とを接続する第二の抵抗とを有した構成としてある。
デジタル制御信号多重化回路をこのような構成とすれば、第一の抵抗と第二の抵抗との抵抗値の比率にもとづいて、信号線の信号レベルを定めることができる。
【００２５】
このため、プルアップ／プルダウン回路部は、信号線の信号レベルがドライバ回路部で定められなかった場合、つまり、制御信号がローレベル「０」又はハイレベル「１」でなく、制御信号出力手段の出力端子が「ハイ・インピーダンス」である場合に、信号線の信号レベルを定めることができる。
したがって、ドライバ回路部とプルアップ／プルダウン回路部といった簡単な回路構成により、制御信号出力手段からの制御信号の種類にもとづいて、複数の信号レベルのうち一つの信号レベルを信号線の信号レベルとして定めることができ、さらに、一つの信号線を用いて二つのデバイスを制御できる。
【００２６】
また、請求項１１記載のデジタル制御信号多重化回路は、入力信号制御部が、信号線の信号レベルにもとづいて、各デバイスの入力信号の種類を定めるコンパレータ回路部を有した構成としてある。
デジタル制御信号多重化回路をこのような構成とすると、各デバイスの入力信号の種類は信号線の信号レベルにもとづいて定められており、さらに、信号線の信号レベルは制御信号にもとづいて定められているため、伝送信号制御部及び入力信号制御部を有する簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを制御できる。
【００２７】
また、請求項１２記載のデジタル制御信号多重化回路は、コンパレータ回路部が、デバイスへ入力信号を送るコンパレータと、このコンパレータのマイナス入力側へ基準電位を与える基準電位供給部とを有し、コンパレータのプラス入力側が、信号線と接続された構成としてある。
デジタル制御信号多重化回路をこのような構成とすれば、各コンパレータのマイナス入力側に与えられる基準電位をそれぞれ異なったレベルとすることで、一つの信号線の信号レベルにより二つのデバイスを制御できる。
【００２８】
また、請求項１３記載のデジタル制御信号多重化回路は、三種類の信号レベルが、ハイレベル，ローレベル及びミドルレベルからなり、一のコンパレータに接続された基準電位供給部が、ミドルレベルよりも大きい基準電位をマイナス入力側へ与え、他のコンパレータに接続された基準電位供給部が、ミドルレベルよりも小さい基準電位をマイナス入力側へ与える構成としてある。
【００２９】
デジタル制御信号多重化回路をこのような構成とすると、信号線の信号レベルが「ハイ・インピーダンス」を示す制御信号にもとづいて定められたものである場合、コンパレータ回路部は、各デバイスに入力される入力信号をそれぞれ異なったレベルとすることができる。
このため、一つの信号線により二つのデバイスを制御可能とする。
【００３０】
また、請求項１４記載のデジタル制御信号多重化回路を用いた画像形成システムは、画像形成機とユニットとを備えるとともに、画像形成機が、制御信号を出力する画像形成機用中央処理手段と、この画像形成機用中央処理手段からの制御信号をユニットへ送る画像形成機内信号線とを有し、ユニットが、制御信号の信号レベルと被照合信号の設定レベルとを比較判断するデコーダ手段と、画像形成機からの制御信号をデコーダ手段へ送るユニット内信号線と、デコーダ手段により活性化されると、応答信号を画像形成機用中央処理手段へ送るユニット用中央処理手段とを有した画像形成システムであって、画像形成機は、画像形成機用中央処理手段からの制御信号の信号レベルにもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定める伝送信号制御部を有し、中央処理機内信号線及びユニット内信号線は、それぞれ一つずつ設けられ、ユニットは、信号線の信号レベルにもとづいて、デコーダ手段へ送る制御信号の信号レベルを定める入力信号制御部を有し、ユニットのデコーダ手段は、入力信号制御部からの制御信号の信号レベルと被照合信号の設定レベルとを比較判断する構成としてある。
【００３１】
デジタル制御信号多重化回路を用いた画像形成システムをこのような構成とすれば、画像形成機用中央処理手段から出力された制御信号の種類にもとづいて信号線の信号レベルが定められ、この信号線の信号レベルにもとづいてデコーダ手段（デバイス）の入力信号の信号レベルが定められ、そして、この入力信号の信号レベルと被照合信号の設定レベルとの比較判断の結果にもとづいて、ユニット用中央処理手段が活性化されるため、ユニット用中央処理手段は、その入力信号の信号レベルが被照合信号の設定レベルと一致しているときに、応答信号（被指定信号）を画像形成機内中央処理手段へ送信することができる。
【００３２】
このため、画像形成機内中央処理手段は、所定の制御信号（指定コード信号）を各ユニットへ送り、この制御信号に対して送信してきた応答信号（被指定信号）にもとづいて、特定のユニットの存在を確認することができる。
さらに、画像形成機から各ユニットへ制御信号を送る信号線が一本であるため、信号線を複数設ける場合に比べて、材料コストを削減でき、さらに、配線スペースを小さくできる。
【００３３】
また、請求項１５記載のデジタル制御信号多重化回路を用いた画像形成システムは、複数のユニットを備えるとともに、各ユニットの入力信号制御部及び／又はデコーダ手段が、画像形成機の画像形成機用中央処理手段に対して、すべて直列に接続された構成としてある。
【００３４】
デジタル制御信号多重化回路を用いた画像形成システムをこのような構成とすると、たとえば、給紙ユニットが積層されている場合に、画像形成機用中央処理手段は、最上段の給紙ユニットの入力信号制御部やデコーダ手段へ制御信号を送って所定の処理（デバイス側制御信号の信号レベルの設定や被照合信号の設定レベルとの照合）を実行させ、さらに、二段目以降の給紙ユニットの入力信号制御部やデコーダ手段においても同様の処理を実行させることができる。
このため、画像形成機内中央処理手段は、いずれかの給紙ユニットから送信されてきた応答信号（被指定信号）にもとづいて、給紙ユニットが何層積層されているかを確認できる。
【００３５】
また、請求項１６記載のデジタル制御信号多重化回路を用いた画像形成システムは、複数のユニットを備えるとともに、各ユニットが、入力信号制御部、デコーダ手段及びユニット用中央処理手段を含むユニット側応答部をそれぞれ有し、各ユニット側応答部が、画像形成機の画像形成機用中央処理手段に対して、それぞれ並列に接続された構成としてある。
【００３６】
デジタル制御信号多重化回路を用いた画像形成システムをこのような構成とすれば、画像形成機用中央処理手段は、制御信号（指定コード信号）を各ユニットへ送り、この制御信号に対して送信してきた応答信号（被指定信号）にもとづいて、特定の給紙ユニットの存在を確認できる。
そして、このような構成においても、各給紙ユニットへ制御信号を送る信号線が一本であるため、複数の信号線を設ける場合に比べて、材料コストを削減でき、さらに、配線スペースを小さくできる。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
［デジタル制御信号多重化回路の第一実施形態］
まず、本発明のデジタル制御信号多重化回路の第一の実施形態について、図１を参照して説明する。
同図は、本実施形態のデジタル制御信号多重化回路の構成を示す電気回路図である。
【００３８】
同図に示すように、デジタル制御信号多重化回路１は、デバイス２０（デバイス２０ａ及び２０ｂ）を制御する回路であって、制御信号出力手段１１と、信号線１２と、信号制御手段１３とを有している。
ここで、制御信号出力手段１１は、３−ｓｔａｔｅ出力１１−１を設けることができる。
【００３９】
３−ｓｔａｔｅ出力（３ステートバッファ）１１−１は、ローレベル「０」，ハイレベル「１」及び「ハイ・インピーダンス（Ｈｉ−Ｚ）」の三種類の制御信号（制御側出力信号）を出力する。
なお、「ハイ・インピーダンス」とは、３−ｓｔａｔｅ出力１１−１の出力端子におけるインピーダンス状態をいうが、本実施形態においては、制御信号の種類の一つとして扱う。
また、制御信号（制御側出力信号）は、出力ポート（図示せず）を介して出力することができる。
【００４０】
この３−ｓｔａｔｅ出力１１−１には、特許第３１５３０４１号公報に記載の論理回路（スリーステイト論理回路）、特許第３０３２３３３号公報に記載の出力制御回路、特許第３０２９９５８号公報に記載の半導体記憶装置における３状態出力回路、特許第２９１９４０１号公報に記載の出力回路などを用いることができる。
【００４１】
信号線１２は、制御信号（伝送制御信号）を送る一つの信号ラインである。
伝送制御信号とは、この信号線１２の信号レベルを示す信号である。この信号線１２の信号レベルは、信号制御手段１３により定められる。
なお、信号線を一本だけ用いて複数のデバイスの制御を可能とすることで、信号線が複数設けられた場合と比較して、材料コストを削減でき、かつ、配線スペースを小さくできる。
【００４２】
信号制御手段１３は、３−ｓｔａｔｅ出力１１−１から出力されてきた制御信号（制御側出力信号）の種類にもとづき、三種類の信号レベルの中から一つの信号レベルを信号線１２の信号レベルとして定める。
三種類の信号レベルには、ハイレベル「１」、ローレベル「０」及びミドルレベル（中間レベル、たとえば、１／２Ｖｃｃ等）がある。
【００４３】
この信号制御手段１３は、同図に示すように、伝送信号制御部１３−１と、入力信号制御部１３−２とを有している。
伝送信号制御部１３−１は、ドライバ回路部１３−１１と、プルアップ／プルダウン回路部１３−１２とを有している。
【００４４】
ドライバ回路部１３−１１は、電源側トランジスタＴｒ１（ＰＮＰトランジスタ）と接地側トランジスタＴｒ２（ＮＰＮトランジスタ）との二つの信号ドライバ用トランジスタを有している。
電源側トランジスタＴｒ１は、ベースが抵抗を介して３−ｓｔａｔｅ出力１１−１に、エミッタが電源端子Ｖｃｃに、コレクタが抵抗Ｒ１及び抵抗Ｒ２を介して接地側トランジスタＴｒ２のコレクタに、それぞれ接続されている。
【００４５】
接地側トランジスタＴｒ２は、ベースが抵抗を介して３−ｓｔａｔｅ出力１１−１に、エミッタが接地端子ＧＮＤに、コレクタが抵抗Ｒ１及び抵抗Ｒ２を介して電源側トランジスタＴｒ１のコレクタに、それぞれ接続されている。
そして、抵抗Ｒ１と抵抗Ｒ２との間には、信号線１２が接続されている。
なお、電源側トランジスタＴｒ１のベースと３−ｓｔａｔｅ出力１１−１との間の抵抗、及び、接地側トランジスタＴｒ２のベースと３−ｓｔａｔｅ出力１１−１との間の抵抗は、信号線１２の信号レベルがＨｉ−Ｚのとき、各Ｔｒ１及びＴｒ２をＯＦＦにするために必要となる。
【００４６】
このドライバ回路部１３−１１は、３−ｓｔａｔｅ出力１１−１からの制御信号（制御側出力信号）の種類にもとづいて、信号線１２の信号レベル（伝送制御信号の信号レベル）を定める。
その制御信号（制御側出力信号）がローレベル「０」のときは、電源側トランジスタＴｒ１が駆動して、信号線１２の信号レベルが「１」に定まる。
また、制御信号がハイレベル「１」のときは、接地側トランジスタＴｒ２が駆動して、信号線１２の信号レベルが「０」に定まる。
【００４７】
なお、制御信号（制御側出力信号）が「ハイ・インピーダンス」のとき（３−ｓｔａｔｅ出力１１−１の出力端子がハイ・インピーダンス状態のとき）は、電源側トランジスタＴｒ１及び接地側トランジスタＴｒ２がともに駆動しないため、信号線１２の信号レベルは、ドライバ回路部１３−１１においては定められない。この場合は、プルアップ／プルダウン回路部１３−１２において定められる。
【００４８】
プルアップ／プルダウン回路部１３−１２は、電源端子Ｖｃｃと信号線１２とを接続する抵抗（第一の抵抗）Ｒ５と、接地端子ＧＮＤと信号線１２とを接続する抵抗（第二の抵抗）Ｒ６とを有している。
抵抗Ｒ５と抵抗Ｒ６とは、それぞれ同一の抵抗値を設けることができる。これにより、電源側トランジスタＴｒ１と接地側トランジスタＴｒ２とがともに駆動されなかったときには、信号線１２の信号レベルを１／２Ｖｃｃに定めることができる。
【００４９】
したがって、信号線１２の信号レベルは、３−ｓｔａｔｅ出力１１−１からの制御信号（制御側出力信号）がローレベル「０」の場合は、ドライバ回路部１３−１１において「１」に定められ、ハイレベル「１」の場合は、そのドライバ回路部１３−１１において「０」に定められ、「ハイ・インピーダンス」の場合は、プルアップ／プルダウン回路部１３−１２において「１／２Ｖｃｃ」に定められる。
【００５０】
なお、抵抗Ｒ５の抵抗値と抵抗Ｒ６の抵抗値とは必ずしも同一にする必要はない。たとえば、抵抗Ｒ５の抵抗値と抵抗Ｒ６の抵抗値との比率を１：２とすれば、信号線１２の信号レベルは、２／３Ｖｃｃとなる。
ただし、コンパレータ回路部１３−２１における信号線の信号レベルと基準電位との比較判断を考慮すれば、それら抵抗Ｒ５と抵抗Ｒ６との各抵抗値を同一とすることが望ましい。
【００５１】
入力信号制御部１３−２は、コンパレータ回路部１３−２１を有しており、このコンパレータ回路部１３−２１は、コンパレータ１３−２２（１３−２２ａ及び１３−２２ｂ）と、基準電位供給部１３−２３（１３−２３ａ及び１３−２３ｂ）とを有している。
コンパレータ１３−２２ａは、プラス入力側（＋入力側）が信号線１２に、マイナス入力側（−入力側）が基準電位供給部１３−２３ａにそれぞれ接続されている。また、コンパレータ１３−２２ｂは、同様に、＋入力側が信号線１２に、−入力側が基準電位供給部１３−２３ｂにそれぞれ接続されている。
【００５２】
基準電位供給部１３−２３ａは、抵抗Ｒ７及び抵抗Ｒ８を、また、基準電位供給部１３−２３ｂは、抵抗Ｒ９及び抵抗Ｒ１０を、それぞれ有している。
これらのうち、基準電位供給部１３−２３ａにおける抵抗Ｒ７及び抵抗Ｒ８は、電源端子Ｖｃｃの電圧レベルを１：２に分圧するような抵抗値を設けることができる。すなわち、抵抗Ｒ７の抵抗値と抵抗Ｒ８の抵抗値との比率は、１：２とすることができる。これにより、コンパレータ１３−２２ａの−入力側に与えられる基準電位は、２／３Ｖｃｃとなる。
【００５３】
また、基準電位供給部１３−２３ｂにおける抵抗Ｒ９及び抵抗Ｒ１０は、電源端子Ｖｃｃの電圧レベルを２：１に分圧するような抵抗値を設けることができる。すなわち、抵抗Ｒ９の抵抗値と抵抗Ｒ１０の抵抗値との比率は、２：１とすることができる。これにより、コンパレータ１３−２２ｂの−入力側に与えられる基準電位は、１／３Ｖｃｃとなる。
【００５４】
そして、コンパレータ１３−２２ａは、−入力側から与えられた基準電位２／３Ｖｃｃと、信号線１２の信号レベルとを比較する。
比較の結果、信号線１２の信号レベルが基準電位２／３Ｖｃｃよりも低いとき（その信号レベルが「０」又は「１／２Ｖｃｃ」のとき）は、「０」を示す制御信号（デバイス側制御信号、デバイス入力信号）をデバイス２０ａへ送る。
一方、信号線１２の信号レベルが基準電位２／３Ｖｃｃよりも高いとき（その信号レベルが「１」のとき）は、「１」を示す制御信号（デバイス側制御信号、デバイス入力信号）をデバイス２０ａへ送る。
【００５５】
また、コンパレータ１３−２２ｂは、−入力側から与えられた基準電位１／３Ｖｃｃと、信号線１２の信号レベルとを比較する。
比較の結果、信号線１２の信号レベルが基準電位１／３Ｖｃｃよりも低いとき（その信号レベルが「０」のとき）は、「０」を示す制御信号（デバイス側制御信号、デバイス入力信号）をデバイス２０ａへ送る。
一方、信号線１２の信号レベルが基準電位１／３Ｖｃｃよりも高いとき（その信号レベルが「１」又は「１／２Ｖｃｃ」のとき）は、「１」を示す制御信号（デバイス側制御信号、デバイス入力信号）をデバイス２０ａへ送る。
【００５６】
このコンパレータ１３−２２から出力される各制御信号（各デバイス２０ａ又は２０ｂにおけるデバイス入力信号、デバイス側制御信号）の信号レベルと、３−ｓｔａｔｅ出力１１−１の出力ポートにおける制御信号（制御側出力信号）の信号レベルとの関係を図２に示す。
同図に示すように、制御側出力信号がハイレベル「１」のとき、各デバイス入力信号は、それぞれ「０」を示す。また、制御側出力信号がローレベル「０」のとき、各デバイス入力信号は、それぞれ「１」を示す。
【００５７】
そして、制御側出力信号が「ハイ・インピーダンス（Ｚ）」のときは、デバイス２０ａのデバイス入力信号はローレベル「０」を示し、デバイス２０ｂのデバイス入力信号はハイレベル「１」を示す。
したがって、デジタル制御信号多重化回路は、３−ｓｔａｔｅ出力からの制御側出力信号の種類にもとづき、信号線を一本のみ用いて、二つのデバイスを制御することができる。
【００５８】
なお、本実施形態において、制御信号には、３−ｓｔａｔｅ出力１１−１から出力された信号（制御側出力信号）、信号線１２の信号レベルを示してコンパレータ回路部１３−２１へ送られる信号（伝送制御信号）、コンパレータ回路部１３−２１の出力として各デバイス２０へ送られる信号（デバイス側制御信号、デバイス入力信号）が含まれる。
【００５９】
次に、本実施形態のデジタル制御信号多重化回路の動作について、図１及び図３を参照して説明する。
図３は、本実施形態のデジタル制御信号多重化回路における各信号のレベルの変化を示すタイミングチャートである。
【００６０】
図３に示すように、３−ｓｔａｔｅ出力１１−１の出力端子が、「ハイ・インピーダンス」の状態であるときは（同図中（１０））、電源側トランジスタＴｒ１及び接地側トランジスタＴｒ２がともに駆動されないため、信号線１２は、プルアップ／プルダウン回路部１３−１２の抵抗Ｒ５及び抵抗Ｒ６によってミドルレベル（ここでは、１／２Ｖｃｃとする）に固定される。
【００６１】
これにより、コンパレータ１３−２２ａにおいては、信号線１２の信号レベル（１／２Ｖｃｃ）が基準電位２／３Ｖｃｃよりも低いことから、出力される制御信号（デバイス２０ａ側の信号レベル、デバイス側制御信号）がローレベル「０」となる。
一方、コンパレータ１３−２２ｂにおいては、信号線１２の信号レベル（１／２Ｖｃｃ）が基準電位１／３Ｖｃｃよりも高いことから、出力される制御信号（デバイス２０ｂ側の信号レベル、デバイス側制御信号）がハイレベル「１」となる。
【００６２】
次いで、３−ｓｔａｔｅ出力１１−１から出力される制御信号（制御側出力信号）が、「ハイ・インピーダンス」からローレベル「０」へ切り替えられると（図３中（１１））、電源側トランジスタＴｒ１が駆動され、信号線１２の信号レベルがハイレベル「１」となる。
【００６３】
これにより、コンパレータ１３−２２ａにおいては、信号線１２の信号レベル（ハイレベル「１」）が基準電位２／３Ｖｃｃよりも高いことから、出力される制御信号（デバイス側制御信号）がハイレベル「１」に反転する。
一方、コンパレータ１３−２２ｂにおいては、信号線１２の信号レベル（ハイレベル「１」）が基準電位１／３Ｖｃｃよりも高いことから、出力される制御信号（デバイス側制御信号）がハイレベル「１」で維持される。
【００６４】
続いて、３−ｓｔａｔｅ出力１１−１からの制御信号（制御側出力信号）がローレベル「０」から「ハイ・インピーダンス」へ切り替えられると（図３中（１２））、コンパレータ１３−２２ａにおいては、制御信号（デバイス側制御信号）がローレベル「０」に戻されて出力され、コンパレータ１３−２２ｂにおいては、引き続きハイレベル「１」で出力される。
【００６５】
さらに、３−ｓｔａｔｅ出力１１−１からの制御信号（制御側出力信号）が、「ハイ・インピーダンス」からハイレベル「１」へ切り替えられると（図３中（１３））、接地側トランジスタＴｒ２が駆動され、信号線１２の信号レベルが「０」となる。
【００６６】
これにより、コンパレータ１３−２２ａにおいては、信号線１２の信号レベル（ローレベル「０」）が基準電位２／３Ｖｃｃよりも低いことから、出力される制御信号（デバイス側制御信号）がローレベル「０」で維持される。
そして、コンパレータ１３−２２ｂにおいては、信号線１２の信号レベル（ローレベル「０」）が基準電位１／３Ｖｃｃよりも低いことから、出力される制御信号（デバイス側制御信号）がローレベル「０」に反転する。
【００６７】
続いて、３−ｓｔａｔｅ出力１１−１からの制御信号（制御側出力信号）がハイレベル「１」から「ハイ・インピーダンス」へ切り替えられると（図３中（１４））、コンパレータ１３−２２ａにおいては、制御信号（デバイス側制御信号）が引き続きローレベル「０」で出力され、コンパレータ１３−２２ｂにおいては、ローレベル「０」に戻されて出力される。
【００６８】
つまり、３−ｓｔａｔｅ出力１１−１から出力される制御信号を、「Ｈｉ−Ｚ」と「０」との間で切り替えることにより、デバイス２０ｂの入力信号レベルを保持したまま、デバイス２０ａの入力信号レベルを“０”と“１”との間で切り替えることができる。
また、３−ｓｔａｔｅ出力１１−１からの制御信号を、「Ｈｉ−Ｚ」と「１」との間で切り替えることにより、デバイス２０ａの入力信号レベルを保持したまま、デバイス２０ｂの入力信号レベルを“０”と“１”との間で切り替えることができる。
【００６９】
以上のように、本実施形態のデジタル制御信号多重化回路は、伝送信号制御部や入力信号制御部といった簡単な回路構成を含む信号制御手段を有するだけで、３−ｓｔａｔｅ出力の出力端子における三つの出力状態にもとづいて、三種類の信号レベルの中から一つの信号レベルを一つの信号線の信号レベルとして定め、二つのデバイスを制御することができる。
したがって、本実施形態のデジタル制御信号多重化回路は、信号線を一本だけ用いて、複数のデバイスを制御可能としている。
【００７０】
［デジタル制御信号多重化回路の第二実施形態］
次に、本発明のデジタル制御信号多重化回路の第二の実施形態について、図４を参照して説明する。
同図は、本実施形態のデジタル制御信号多重化回路の構成を示す電気回路図である。
【００７１】
本実施形態は、第一実施形態と比較して、制御信号出力手段の構成が相違する。すなわち、第一実施形態では、制御信号出力手段として一つの３−ｓｔａｔｅ出力を用いたのに対し、本実施形態では、制御信号出力手段として二つの信号出力部（二つのセンサや二つの３−ｓｔａｔｅ出力）を用いている。他の構成要素は第一実施形態と同様である。
したがって、図４において、図１と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。
【００７２】
図４に示すように、デジタル制御信号多重化回路１は、制御信号出力手段１１として、二つの信号出力部１１−２ａ及び１１−２ｂ（信号出力部１１−２）を有しており、これら信号出力部１１−２ａ及び１１−２ｂは、それぞれセンサＡ出力１１−２１ａ及びセンサＢ出力１１−２１ｂ（センサ１１−２１）を有している。
【００７３】
ここで、センサＡ出力１１−２１ａは、電源側トランジスタＴｒ１のベースに接続され、センサＢ出力１１−２１ｂは、接地側トランジスタＴｒ２のベースに接続されている。
そして、各センサ１１−２１は、ローレベル「０」又はハイレベル「１」を示す制御信号（制御側出力信号）を出力する。
【００７４】
次に、本実施形態のデジタル制御信号多重化回路の動作について、図５を参照して説明する。
図５は、本実施形態のデジタル制御信号多重化回路における各信号のレベルの変化を示すタイミングチャートである。
【００７５】
同図に示すように、センサＡ出力１１−２１ａから出力される制御信号（制御側出力信号）の信号レベル（センサＡ出力の信号レベル）がハイレベル「１」であって、センサＡ出力１１−２１ｂから出力される制御信号（制御側出力信号）の信号レベル（センサＢ出力の信号レベル）がローレベル「０」であるときは（図５中（２０））、電源側トランジスタＴｒ１及び接地側トランジスタＴｒ２の双方が駆動しないため、信号線１２の信号レベルがプルアップ／プルダウン回路部１３−１２によりミドルレベル（ここでは、１／２Ｖｃｃとする）となる。
【００７６】
そして、コンパレータ１３−２２ａにおいては、信号線１２の信号レベルである１／２Ｖｃｃが、基準電位２／３Ｖｃｃよりも小さいため、デバイス２０ａへ送られる制御信号（デバイス側制御信号）の信号レベルが「Ｌ」となる。
また、コンパレータ１３−２２ｂにおいては、信号線１２の信号レベルである１／２Ｖｃｃが、基準電位１／３Ｖｃｃよりも大きいため、デバイス２０ｂへ送られる制御信号（デバイス側制御信号）の信号レベルが「Ｈ」となる。
【００７７】
続いて、センサＡ出力１１−２１ａからの制御信号（制御側出力信号）がハイレベル「１」からローレベル「０」へ切り替えられると（図５中（２１））、電源側トランジスタＴｒ１が駆動して信号線１２の信号レベルがハイレベル「１」となり、デバイス２０ａの入力信号レベルが「Ｌ」から「Ｈ」へ切り替わる。
なお、デバイス２０ｂの入力信号レベルは「Ｈ」の状態で維持される。
【００７８】
さらに、センサＡ出力１１−２１ａからの制御信号（制御側出力信号）がローレベル「０」からハイレベル「１」へ切り替えられると（図５中（２２））、デバイス２０ａの入力信号レベルが「Ｈ」から「Ｌ」へ切り替わる。
なお、この場合も、デバイス２０ｂの入力信号レベルは「Ｈ」の状態で維持される。
【００７９】
つまり、センサＡ出力１１−２１ａからの制御信号を、ローレベル「０」とハイレベル「１」との間で切り替えることにより、デバイス２０ｂの入力信号レベルを維持したまま、デバイス２０ａの入力信号レベルを「Ｌ」と「Ｈ」との間で切り替えることができる。
【００８０】
一方、センサＢ出力１１−２１ｂからの制御信号がローレベル「０」からハイレベル「１」へ切り替えられると（図５中（２３））、接地側トランジスタＴｒ２が駆動して信号線１２の信号レベルがローレベル「０」となり、デバイス２０ｂの入力信号レベルが、「Ｈ」から「Ｌ」へ切り替わる。
なお、デバイス２０ａの入力信号レベルは「Ｌ」の状態で維持される。
【００８１】
そして、センサＢ出力１１−２１ｂからの制御信号がローレベル「０」からハイレベル「１」へ切り替えられると（図５中（２４））、デバイス２０ｂの入力信号レベルは、「Ｌ」から「Ｈ」へ切り替わる。
なお、この場合も、デバイス２０ａの入力信号レベルは「Ｌ」の状態で維持される。
【００８２】
つまり、二つの信号出力部１１−２にそれぞれセンサ１１−２１を用いた回路構成においては、センサＡ出力１１−２１ａの信号レベルを切り替えることにより、デバイス２ａ側の入力信号レベルを切り替えることができ、また、センサＢ出力１１−２１ｂの信号レベルを切り替えることにより、デバイス２ｂ側の入力信号レベルを切り替えることができる。
したがって、図６に示すように、センサＡ出力１１−２１ａ又はセンサＢ出力１１−２１ｂにおける制御信号（制御側出力信号）を、「０」と「１」との間で切り替えることにより、一方のデバイス２０の入力信号レベルを維持したまま、他方のデバイス２０の入力信号レベルを「Ｌ」と「Ｈ」との間で切り替えることができる。
【００８３】
なお、デジタル制御信号多重化回路の信号出力部１１−２には、図７に示すように、センサ１１−２１に代えて、３−ｓｔａｔｅ出力１１−２２（３−ｓｔａｔｅ出力１１−２２ａ及び１１−２２ｂ）を設けることができる。
この場合、３−ｓｔａｔｅ出力１１−２２ａは、電源側トランジスタＴｒ１のベースに接続され、３−ｓｔａｔｅ出力１１−２２ｂは、接地側トランジスタＴｒ２のベースに接続される。
【００８４】
そして、各３−ｓｔａｔｅ出力１１−２２は、ハイレベル「１」，ローレベル「０」及び「ハイ・インピーダンス」の三種類の制御信号を出力する。
ただし、電源側トランジスタＴｒ１は、３−ｓｔａｔｅ出力１１−２２ａからの制御信号がローレベル「０」のときに駆動し、ハイレベル「１」及び「ハイ・インピーダンス」のときは駆動しない。そして、この電源側トランジスタＴｒ１の駆動により、信号線１２の信号レベルがハイレベル「１」となり、各デバイス２０の入力信号レベルがハイレベル「Ｈ」となる。
【００８５】
また、接地側トランジスタＴｒ２は、３−ｓｔａｔｅ出力１１−２２ｂからの制御信号がハイレベル「１」のときに駆動し、ローレベル「０」及び「ハイ・インピーダンス」のときは駆動しない。そして、この接地側トランジスタＴｒ２の駆動により、信号線１２の信号レベルがローレベル「０」となり、各デバイス２０の入力信号レベルがローレベル「Ｌ」となる。
【００８６】
さらに、３−ｓｔａｔｅ出力１１−２２ａからの制御信号がハイレベル「１」又は「ハイ・インピーダンス」であって、３−ｓｔａｔｅ出力１１−２２ｂからの制御信号がローレベル「０」又は「ハイ・インピーダンス」のときは、電源側トランジスタＴｒ１及び接地側トランジスタＴｒ２の双方が駆動しない。
このため、信号線１２の信号レベルがプルアップ／プルダウン回路部１３−１２により１／２Ｖｃｃとなる。これにより、デバイス２０ａの入力信号レベルが「Ｌ」となり、デバイス２０ｂの入力信号レベルが「Ｈ」となる。
【００８７】
このように、信号出力部１１−２として３−ｓｔａｔｅ出力１１−２２を用いた回路構成においても、３−ｓｔａｔｅ出力１１−２２ａ又は３−ｓｔａｔｅ出力１１−２２ｂからの制御信号を切り替えることにより、一方のデバイス２０の入力信号レベルを保持したまま、他方のデバイス２０の入力信号レベルを「Ｌ」と「Ｈ」との間で切り替えることができる。
【００８８】
［デジタル制御信号多重化回路を用いた画像形成システムの第一の実施形態］
次に、本発明のデジタル制御信号多重化回路を用いた画像形成システムの第一の実施形態について、図８を参照して説明する。
同図は、本実施形態の画像形成システムの構成を示すブロック図である。
【００８９】
本実施形態は、上記のデジタル制御信号多重化回路を画像形成システムに用いた場合の実施形態である。すなわち、本実施形態の画像形成システムには、上記デジタル制御信号多重化回路の第一又は第二実施形態における各構成部分が含まれている。
したがって、図８において、図１と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。
なお、図８中のブロック構成は、本発明を説明する上で最小限の構成である。
【００９０】
図８に示すように、画像形成システム３は、画像形成機３１と、複数の給紙ユニット３２ａ、３２ｂとを有しており、さらに、デジタル制御信号多重化回路（３−ｓｔａｔｅ出力（画像形成機用中央処理手段３３），信号線１２，伝送信号制御部１３−１，入力信号制御部１３−２）が用いられている。
ここで、画像形成機３１は、画像形成機用中央処理手段３３と、伝送信号制御部１３−１と、画像形成機内信号線１２−１とを有している。
【００９１】
画像形成機用中央処理手段３３は、制御信号（制御側出力信号、指定コード信号）を出力して伝送信号制御部１３−１へ送る。この画像形成機用中央処理手段３３には、その制御信号（制御側出力信号）を出力するための３−ｓｔａｔｅ出力（図示せず）を設けることができる。
この画像形成機用中央処理手段３３から出力される制御信号（制御側出力信号）は、ハイレベル「１」、ローレベル「０」及び「ハイ・インピーダンス（Ｈｉ−Ｚ）」の三種類からなる。
【００９２】
伝送信号制御部１３−１は、画像形成機用中央処理手段３３からの制御信号（制御側出力信号）の種類にもとづいて、画像形成機内信号線１２−１の信号レベルを定める。
たとえば、制御信号（制御側出力信号）がハイレベル「１」のときは、画像形成機内信号線１２−１の信号レベルがローレベル「０」に、制御信号（制御側出力信号）がローレベル「０」のときは、画像形成機内信号線１２−１の信号レベルがハイレベル「１」に、そして、制御信号（制御側出力信号）が「ハイ・インピーダンス（Ｈｉ−Ｚ）」のときは、画像形成機内信号線１２−１の信号レベルがミドルレベル「１／２Ｖｃｃ」に、それぞれ定められる。
【００９３】
画像形成機内信号線１２−１は、伝送信号制御部１３−１で定められた信号レベルを示す制御信号（伝送制御信号）を、給紙ユニット３２の入力信号制御部１３−２へ送る。
なお、この画像形成機内信号線１２−１は、一本で構成されている。
【００９４】
給紙ユニット３２は、画像形成システム３に複数設けられており、それぞれ給紙ユニット内信号線１２−２（１２−２ａ、１２−２ｂ）と、入力信号制御部１３−２（１３−２ａ、１３−２ｂ）と、デコーダ手段（デバイス）３４（３４ａ、３４ｂ）と、給紙ユニット用中央処理手段３５（３５ａ、３５ｂ）とを有している。
なお、図８においては、給紙ユニット３２は、二つ（給紙ユニット３２ａ及び３２ｂ）設けられているが、二つに限るものではなく、一つあるいは三つ以上設けることもできる。ただし、本実施形態においては、説明の便宜上、給紙ユニット３２が二つ設けられているものとする。
【００９５】
給紙ユニット内信号線１２−２は、画像形成機３１における画像形成機内信号線１２−１あるいは直近上段の給紙ユニット３２における給紙ユニット内信号線１２−２によって送られてきた制御信号（伝送制御信号）を、給紙ユニット３２の入力信号制御部１３−２へ送る。
この制御信号（伝送制御信号）の送信により、給紙ユニット内信号線１２−２の信号レベルは、画像形成機３１における画像形成機内信号線１２−１あるいは直近上段の給紙ユニット３２における給紙ユニット内信号線１２−２の信号レベルと同じになる。
【００９６】
入力信号制御部１３−２は、給紙ユニット内信号線１２−２の信号レベルにもとづいて、デコーダ手段（デバイス）３４へ送る制御信号（デバイス側制御信号）の信号レベルを定める。
この入力信号制御部１３−２は、図１に示すようなコンパレータ１３−２２と、基準電位供給部１３−２３とを有している。
【００９７】
それらのうち基準電位供給部１３−２３は、コンパレータ１３−２２の−入力側へ２／３Ｖｃｃの基準電位を与える。
これにより、コンパレータ１３−２２は、＋入力側にハイレベル「１」の制御信号（伝送制御信号）を受けたときはハイレベル「１」の制御信号（デバイス側制御信号）を出力し、また、ローレベル「０」又はミドルレベル「１／２Ｖｃｃ」の制御信号（伝送制御信号）を受けたときはローレベル「０」の制御信号（デバイス側制御信号）を出力する。
【００９８】
デコーダ手段（デバイス）３４は、入力信号制御部１３−２からの制御信号（デバイス側制御信号）の信号レベルと、予め設定された同定コード信号（被照合信号）の設定レベルとを比較する。
比較の結果、一致しているときは、給紙ユニット用中央処理手段３５を活性化する。一方、一致していないときは、給紙ユニット用中央処理手段３５の活性化は行わない。
【００９９】
給紙ユニット用中央処理手段３５は、デコーダ手段（デバイス）２０により活性化されると、画像形成機用中央処理手段３３へ被指定信号（応答信号）を送信する。この被指定信号を送信することで、給紙ユニット３２は、画像形成機３１からの制御信号（指定コード信号）に対して応答する。
なお、給紙ユニット用中央処理手段３５は、活性化されないときは、被指定信号の送信は行わない。
【０１００】
本実施形態の画像形成システムをこのような構成とすれば、従来の画像形成システムと比較して、信号線の本数を減少できる。
従来の画像形成システムは、図９に示すように、各給紙ユニット３２０が、複数本の信号線群３４０を有しており、画像形成機３１０の画像形成機用中央処理手段３３０が、その信号線群３４０を介して各デコーダ手段３６０へ指定コード信号を送信していた。
【０１０１】
このような従来の画像形成システムにおいては、積層される給紙ユニットの層数と同じ数の信号線を設ける必要があった。
これに対し、本実施形態の画像形成システムは、信号線が一本でよいことから、材料コストを削減でき、かつ、配線面積を小さくできる。
【０１０２】
さらに、図８に示すように、入力信号制御部１３−２、デコーダ手段３４及び給紙ユニット用中央処理手段３５をユニット側応答部３６（ユニット側応答部３６ａ及び３６ｂ）とすると、各給紙ユニット３２に設けられたユニット側応答部３６は、画像形成機３１の画像形成機用中央処理手段３３に対して、それぞれ並列に接続されている。
このような構成においても、画像形成機３１は、各給紙ユニット３２へ制御信号（指定コード信号）を送信して、被指定信号を受信することにより、特定の給紙ユニットが存在するか否かを確認できる。
【０１０３】
次に、本実施形態のデジタル制御信号多重化回路を用いた画像形成システムの動作について、図８を参照して説明する。
なお、同定コード信号（被照合信号）の設定レベルは、デコーダ手段（デバイス）３４ａにおいては〔１１〕に、また、デコーダ手段（デバイス）３４ｂにおいては〔００〕にそれぞれ設定されているものとする。
【０１０４】
画像形成機用中央処理手段３３においては、ハイレベル「１」、ローレベル「０」及び「ハイ・インピーダンス」の三種類の制御信号（制御側出力信号、指定コード信号）が出力される。
これらのうち、たとえば、ハイレベル「１」を示す制御信号（制御側出力信号）が一回目の制御側出力信号（第一出力信号）として出力されると、伝送信号制御部１３−１において、その第一出力信号の信号レベルにもとづき、画像形成機内信号線１２−１の信号レベルがローレベル「０」に定められる。
【０１０５】
この定められたローレベル「０」を示す制御信号（伝送制御信号）が、第一伝送信号として、画像形成機内信号線１２−１から、最上段の給紙ユニット３２ａにおける給紙ユニット内信号線１２−２ａを介して、同給紙ユニット３２ａの入力信号制御部１３−２ａへ送られる。
入力信号制御部１３−２ａにおいて、給紙ユニット内信号線１２−２ａの信号レベル（ローレベル「０」）にもとづき、デコーダ手段（デバイス）３４ａへ送られる制御信号（デバイス側制御信号）の信号レベルがローレベル「０」に定められる。
【０１０６】
そして、この定められたローレベル「０」を示す制御信号（デバイス側入力信号）が、デコーダ手段（デバイス）３４ａへ送られる。
なお、この一回目に送られる制御信号（デバイス側入力信号）を第一入力信号とする。
【０１０７】
続いて、画像形成機内中央処理手段３３において、たとえば、「ハイ・インピーダンス（Ｈｉ−Ｚ）」を示す制御信号（制御側出力信号）が、二回目の制御側出力信号（第二出力信号）として出力されると、伝送信号制御部１３−１で、画像形成機内信号線１２−１の信号レベルがミドルレベル「１／２Ｖｃｃ」に定められる。
この定められたミドルレベル「１／２Ｖｃｃ」を示す制御信号（伝送制御信号）が、第二伝送信号として、画像形成機内信号線１２−１から、給紙ユニット内信号線１２−２ａを介して、最上段の給紙ユニット３２ａの入力信号制御部１３−２ａへ送られる。
【０１０８】
入力信号制御部１３−２ａにおいて、給紙ユニット内信号線１２−２ａの信号レベル（ミドルレベル「１／２Ｖｃｃ」）にもとづき、デコーダ手段（デバイス）３４ａへ送られる制御信号（デバイス側制御信号）の信号レベルがローレベル「０」に定められる。
そして、この定められたローレベル「０」を示す制御信号（デバイス側入力信号）が、デコーダ手段（デバイス）３４ａへ送られる。なお、この二回目に送られる制御信号（デバイス側入力信号）を第二入力信号とする。
【０１０９】
デコーダ手段（デバイス）３４ａにおいて、第一入力信号と第二入力信号とのそれぞれの信号レベルの組み合わせが求められる。ここでは、その組み合わせは〔００〕となる。
そして、この第一及び第二入力信号の組み合わせ〔００〕と、同定コード信号〔１１〕とが比較判断される。
判断の結果、それらは一致していないことから、デコーダ手段（デバイス）３４ａにおいて、給紙ユニット内中央処理手段３５ａの活性化は行われない。
【０１１０】
ところで、伝送信号制御部１３−１から出力された制御信号（伝送制御信号）は、最上段の給紙ユニット３２ａにおける入力信号制御部１３−２ａだけでなく、二段目の給紙ユニット３２ｂにおける入力信号制御部１３−２ｂへも送られる。
この場合、伝送信号制御部１３−１から出力された制御信号（伝送制御信号）は、第一伝送信号そして第二伝送信号の順に、最上段の給紙ユニット３２ａにおける給紙ユニット内信号線１２−２ａ、及び二段目の給紙ユニット３２ｂにおける給紙ユニット内信号線１２−２ｂを介して、同給紙ユニット３２ｂにおける入力信号制御部１３−２ｂへ送られる。
【０１１１】
入力信号制御部１３−２ｂにおいて、それら第一及び第二伝送信号にもとづき、デコーダ手段（デバイス）３４ｂへ送られる第一及び第二入力信号の信号レベルが定められる。
ここでは、第一及び第二伝送信号の各信号レベルがそれぞれ「０」及び「０」であるため、デコーダ手段（デバイス）３４ｂへ送られる第一及び第二入力信号の信号レベルは、「０」及び「０」に定められる。そして、これら定められた「０」及び「０」を示す第一及び第二入力信号が、順次デコーダ手段（デバイス）３４ｂへ送られる。
【０１１２】
デコーダ手段（デバイス）３４ｂにおいて、第一及び第二入力信号の各信号レベルの組み合わせ〔００〕と、同定コード信号〔００〕とが比較判断される。
判断の結果、それらは一致していることから、デコーダ手段（デバイス）３４ｂにおいて、給紙ユニット内中央処理手段３５ｂが活性化される。そして、この活性化された給紙ユニット内中央処理手段３５ｂにおいて、画像形成機内中央処理手段３３へ被指定信号が送信される。
【０１１３】
このような方法によれば、画像形成機内中央処理手段３３は、ハイレベル「１」の第一出力信号と「ハイ・インピーダンス（Ｈｉ−Ｚ）」の第二出力信号とを順次出力し、この応答として二段目の給紙ユニット３２ｂから被指定信号を受信することで、二段目の給紙ユニット３２ｂが積層されていることを認識できる。
【０１１４】
ところで、以上の方法においては、第一出力信号の信号レベルをハイレベル「１」とし、第二出力信号の信号レベルを「ハイ・インピーダンス（Ｈｉ−Ｚ）」としたが、第一及び第二出力信号の信号レベルの組み合わせは、ハイレベル「１」及び「ハイ・インピーダンス（Ｈｉ−Ｚ）」に限るものではない。他の組み合わせの例としては、たとえば、「１」と「１」，「１」と「０」，「Ｈｉ−Ｚ」と「１」，「Ｈｉ−Ｚ」と「Ｈｉ−Ｚ」，「Ｈｉ−Ｚ」と「０」，「０」と「１」，「０」と「Ｈｉ−Ｚ」，「０」と「０」がある。
【０１１５】
また、同定コード信号は、〔１１〕や〔００〕に限るものではなく、たとえば、〔０１〕や〔１０〕であってもよい。
さらに、給紙ユニット３２を認識するために画像形成機内中央処理手段３３から出力される制御信号（制御側出力信号）は、二つ（第一出力信号及び第二出力信号）に限るものではなく、三つ以上であってもよい。
【０１１６】
ただし、制御信号（制御側出力信号）が三つ以上の場合は、同定コード信号を、その制御信号（制御側出力信号）の数と同じ桁数にする必要がある。
この場合、同定コード信号は、〔０００〕，〔００１〕，〔０１０〕，〔１００〕，〔０１１〕，〔１０１〕，〔１１０〕，〔１１１〕のいずれかを用いることができる。
【０１１７】
さらに、各デコーダ手段（デバイス）３４においては、それぞれ異なる同定コード信号を設定しているが、異なる同定コード信号を設定することに限るものではなく、同一の同定コード信号（共通同定コード信号）を設定することもできる。
ただし、この場合は、各入力信号制御部１３−２における基準電位供給部１３−２３の各抵抗値の比率、つまり各入力信号制御部１３−２におけるコンパレータ１３−２２の−入力側に与えられる基準電位をそれぞれ異ならせる必要がある。
【０１１８】
画像形成システムをこのような構成とすれば、画像形成機内中央処理手段から送信されてきた第一及び第二出力信号（指定コード信号）に応答して、それら出力信号により特定された給紙ユニットが、被指定信号を返送するため、画像形成機内中央処理手段は、その所定の給紙ユニットが積層されているか否かを判断できる。
本実施形態の画像形成システムにおける給紙ユニットの積層の判断方法は、異なるユニット（たとえば、給紙ユニット，大容量給紙ユニット，両面ユニットなど）を積層した場合に、特に有効である。
【０１１９】
なお、本実施形態の画像形成システムにおける画像形成機用中央処理手段３３には、一つの３−ｓｔａｔｅ出力を設けることを可能としているが、一つの３−ｓｔａｔｅ出力に限るものではなく、たとえば、二つのセンサ出力や二つの３−ｓｔａｔｅ出力などを設けることもできる。
これらのうち、二つのセンサ出力を画像形成機用中央処理手段３３に設けた場合、制御信号（制御側出力信号）は、各センサ出力からの信号レベルの組み合わせとして〔００〕，〔１０〕，〔１１〕となる。
【０１２０】
そうすると、各給紙ユニット３２ａにおける制御信号（デバイス側入力信号）の信号レベルは、制御信号（制御側出力信号）〔００〕に対しては〔１１〕となり、〔１０〕に対しては〔０１〕となり、さらに、〔１１〕に対しては〔００〕となる（各入力信号制御部１３−２における各コンパレータ１３−２２の基準電位が同一の場合）。
【０１２１】
そして、各デコーダ手段（デバイス）３４において、第一及び第二入力信号の信号レベルの組み合わせとそれぞれ設定された同定コード信号とが比較判断され、この判断の結果にもとづいて給紙ユニット用中央処理手段３５が活性化されて、画像形成機用中央処理手段３３へ被指定信号が送信される。
したがって、画像形成機用中央処理手段３３に二つのセンサ出力を設けた場合においても、画像形成機内中央処理手段は、特定のユニットがセットされていることを確認できる。
【０１２２】
［デジタル制御信号多重化回路を用いた画像形成システムの第二の実施形態］
次に、本発明のデジタル制御信号多重化回路を用いた画像形成システムの第二の実施形態について、図１０を参照して説明する。
同図は、本実施形態の画像形成システムの構成を示すブロック図である。
【０１２３】
本実施形態は、デジタル制御信号多重化回路を用いた画像形成システムの第一実施形態と比較して、入力信号制御部及びデコーダ手段の接続構成が相違する。すなわち、デジタル制御信号多重化回路を用いた画像形成システムの第一実施形態では、各入力信号制御部及びデコーダ手段がそれぞれ並列に接続されていたのに対し、本実施形態では、各入力信号制御部及びデコーダ手段がそれぞれ直列に接続されている。他の構成要素は第一実施形態と同様である。
したがって、図１０において、図８と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。
なお、図１０中のブロック構成は、本発明を説明する上で最小限の構成である。
【０１２４】
図１０に示すように、画像形成システム３は、画像形成機３１と、複数の給紙ユニット３２ａ、３２ｂとを有しており、さらに、デジタル制御信号多重化回路（３−ｓｔａｔｅ出力（画像形成機用中央処理手段３３），信号線１２，伝送信号制御部１３−１，入力信号制御部１３−２）が用いられている。
ここで、画像形成機３１は、画像形成機用中央処理手段３３と、伝送信号制御部１３−１と、画像形成機内信号線１２−１とを有している。
【０１２５】
画像形成機用中央処理手段３３は、制御信号（制御側出力信号、指定コード信号）を出力して伝送信号制御部１３−１へ送る手段であって、３−ｓｔａｔｅ出力（図示せず）を設けることができる。
この画像形成機用中央処理手段３３から出力される制御信号（制御側出力信号）は、ハイレベル「１」、ローレベル「０」及び「ハイ・インピーダンス（Ｈｉ−Ｚ）」の三種類からなる。
【０１２６】
伝送信号制御部１３−１は、画像形成機用中央処理手段３３からの制御信号（制御側出力信号）の種類にもとづいて、画像形成機内信号線１２−１の信号レベルを定める。
たとえば、制御信号（制御側出力信号）がハイレベル「１」のときは、画像形成機内信号線１２−１の信号レベルは、ローレベル「０」に定められる。また、制御信号（制御側出力信号）がローレベル「０」のときは、画像形成機内信号線１２−１の信号レベルはハイレベル「１」に、そして、制御信号（制御側出力信号）が「ハイ・インピーダンス（Ｈｉ−Ｚ）」のときは、画像形成機内信号線１２−１の信号レベルはミドルレベル「１／２Ｖｃｃ」に、それぞれ定められる。
【０１２７】
画像形成機内信号線１２−１は、伝送信号制御部１３−１で定められた信号レベルを示す制御信号（伝送制御信号）を、給紙ユニット３２の入力信号制御部１３−２へ送る。
なお、この画像形成機内信号線１２−１は、一本で構成されている。
【０１２８】
給紙ユニット３２は、画像形成システム３に複数設けられており、それぞれ給紙ユニット内第一信号線１２−２１（１２−２１ａ、１２−２１ｂ）と、入力信号制御部１３−２と、デコーダ手段（デバイス）３４（３４ａ、３４ｂ）と、給紙ユニット用中央処理手段３５（３５ａ、３５ｂ）と、給紙ユニット内第二信号線１２−２２（１２−２２ａ、１２−２２ｂ）とを有している。
なお、図１０においては、給紙ユニット３２は、二つ（給紙ユニット３２ａ及び３２ｂ）設けられているが、二つに限るものではなく、一つあるいは三つ以上設けることもできる。ただし、本実施形態においては、説明の便宜上、給紙ユニット３２が二つ設けられているものとする。
【０１２９】
給紙ユニット内第一信号線１２−２１は、画像形成機３１における画像形成機内信号線１２−１あるいは直近上段の給紙ユニット３２における給紙ユニット内第二信号線１２−２２によって送られてきた制御信号（伝送制御信号）を、給紙ユニット３２の入力信号制御部１３−２へ送る。
この制御信号（伝送制御信号）の送信により、給紙ユニット内第一信号線１２−２１の信号レベルは、画像形成機３１における画像形成機内信号線１２−１あるいは直近上段の給紙ユニット３２における給紙ユニット内第二信号線１２−２２の信号レベルと同じになる。
【０１３０】
入力信号制御部１３−２は、給紙ユニット内第一信号線１２−２１の信号レベルにもとづいて、デコーダ手段（デバイス）３４へ送る入力信号（デバイス側制御信号）の信号レベルを定める。
この入力信号制御部１３−２は、図１に示すようなコンパレータ１３−２２と、基準電位供給部１３−２３とを有している。
【０１３１】
それらのうち基準電位供給部１３−２３は、コンパレータ１３−２２の−入力側へ２／３Ｖｃｃの基準電位を与える。
これにより、コンパレータ１３−２２は、＋入力側でハイレベル「１」の制御信号（伝送制御信号）を受けたときはハイレベル「１」の信号（デバイス側制御信号）を出力し、また、ローレベル「０」又はミドルレベル「１／２Ｖｃｃ」の制御信号（伝送制御信号）を受けたときはローレベル「０」の信号（デバイス側制御信号）を出力する。
【０１３２】
デコーダ手段（デバイス）３４は、入力信号制御部１３−２からの入力信号（デバイス側制御信号）の信号レベルと、予め設定された共通同定コード信号（被照合信号）の設定レベルとを比較する。比較の結果、一致しているときは、給紙ユニット用中央処理手段３５を活性化する。一方、一致していないときは、給紙ユニット用中央処理手段３５の活性化は行わない。
さらに、デコーダ手段（デバイス）３４は、その入力信号（デバイス側制御信号）を、直近下段の給紙ユニット３２における入力信号制御部１３−２へ、給紙ユニット内第二信号線１２−２２を介して送る。
【０１３３】
給紙ユニット用中央処理手段３５は、デコーダ手段（デバイス）２０により活性化されると、画像形成機用中央処理手段３３に被指定信号（応答信号）を送信する。この被指定信号を送信することで、給紙ユニット３２は、画像形成機３１からの制御信号に対して応答する。
そして、給紙ユニット用中央処理手段３５は、活性化されないときは、被指定信号の送信は行わない。
【０１３４】
本実施形態の画像形成システムをこのような構成とすれば、従来の画像形成システムと比較して、信号線の本数を減少できる。
従来の画像形成システムは、図９に示すように、各給紙ユニット３２０が、複数本の信号線群３４０を有しており、画像形成機３１０の画像形成機用中央処理手段３３０が、その信号線群３４０を介して各デコーダ手段３６０へ指定コード信号を送信していた。
【０１３５】
このような従来の画像形成システムにおいては、積層される給紙ユニットの層数と同じ数の信号線を設ける必要があった。
これに対し、本実施形態の画像形成システムは、信号線が一本でよいことから、材料コストを削減でき、かつ、配線面積を小さくできる。
【０１３６】
さらに、図１０に示すように、各給紙ユニット３２の入力信号制御部１３−２及びデコーダ手段（デバイス）３４は、画像形成機３１の画像形成機用中央処理手段３３に対して、すべて直列に接続されている。
このような構成においても、画像形成機３１は、給紙ユニット３２へ制御信号（指定コード信号）を送信して、被指定信号を受信することにより、特定の給紙ユニットが存在するか否かを確認できる。
【０１３７】
なお、同図においては、入力信号制御部１３−２とデコーダ手段（デバイス）３４との双方が画像形成機用中央処理手段３３に対して直列に接続されているが、たとえば、入力信号制御部１３−２のみ直列に接続し、デコーダ手段（デバイス）３４は、給紙ユニット用中央処理手段３５とともに画像形成機用中央処理手段３３に対して並列に接続することもできる。
【０１３８】
次に、本実施形態のデジタル制御信号多重化回路を用いた画像形成システムの動作について、図１０を参照して説明する。
なお、デコーダ手段（デバイス）３４で設定されている共通同定コード信号は、〔１１〕とする。
【０１３９】
画像形成機用中央処理手段３３においては、ハイレベル「１」、ローレベル「０」及び「ハイ・インピーダンス」の三種類の制御信号（制御側出力信号、指定コード信号）が出力される。
これらのうち、たとえば、ハイレベル「１」を示す制御信号（制御側出力信号）が一回目の制御側出力信号（第一出力信号）として出力されると、伝送信号制御部１３−１において、その第一出力信号の信号レベルにもとづき、画像形成機内信号線１２−１の信号レベルがローレベル「０」に定められる。
【０１４０】
この定められたローレベル「０」を示す制御信号（伝送制御信号）が、画像形成機内信号線１２−１から、最上段の給紙ユニット３２ａにおける給紙ユニット内第一信号線１２−２１ａを介して、同給紙ユニット３２ａの入力信号制御部１３−２ａへ送られる。
入力信号制御部１３−２ａにおいて、給紙ユニット内第一信号線１２−２１ａの信号レベル（ローレベル「０」）にもとづき、デコーダ手段（デバイス）３４ａの入力信号の信号レベルがローレベル「０」に定められる。
【０１４１】
そして、この定められたローレベル「０」を示す制御信号（デバイス側入力信号）が、デコーダ手段（デバイス）３４ａへ送られる。
なお、この一回目に送られる制御信号（デバイス側入力信号）を第一入力信号とする。
【０１４２】
続いて、画像形成機内中央処理手段３３において、たとえば、「ハイ・インピーダンス（Ｈｉ−Ｚ）」を示す制御信号（制御側出力信号）が二回目の制御側出力信号（第二出力信号）として出力されると、伝送信号制御部１３−１で、画像形成機内信号線１２−１の信号レベルがミドルレベル「１／２Ｖｃｃ」に定められる。
この定められたミドルレベル「１／２Ｖｃｃ」を示す制御信号（伝送制御信号）が、画像形成機内信号線１２−１から、給紙ユニット内第一信号線１２−２１ａを介して、最上段の給紙ユニット３２ａの入力信号制御部１３−２ａへ送られる。
【０１４３】
入力信号制御部１３−２ａにおいて、給紙ユニット内第一信号線１２−２１ａの信号レベル（ミドルレベル「１／２Ｖｃｃ」）にもとづいて、デコーダ手段（デバイス）３４ａの入力信号の信号レベルがローレベル「０」に定められる。
そして、この定められたローレベル「０」を示す制御信号（デバイス側入力信号）が、デコーダ手段（デバイス）３４ａへ送られる。なお、この二回目に送られた制御信号（デバイス側入力信号）を第二入力信号とする。
【０１４４】
デコーダ手段（デバイス）３４ａにおいて、第一入力信号と第二入力信号とのそれぞれの信号レベルの組み合わせが求められる。ここでは、その組み合わせは〔００〕となる。
そして、この第一及び第二入力信号の組み合わせ〔００〕と、共通同定コード信号〔１１〕とが比較判断される。
判断の結果、それらは一致していないことから、デコーダ手段（デバイス）３４ａにおいて、給紙ユニット内中央処理手段３５ａの活性化は行われない。
【０１４５】
さらに、最上段の給紙ユニット３２ａにおけるデコーダ手段（デバイス）３４ａから、二段目の給紙ユニット３２ｂにおける給紙ユニット内第一信号線１２−２１ｂを介して、同給紙ユニット３２ｂにおける入力信号制御部１３−２ｂへ、第一入力信号及び第二入力信号が順次送られる。
【０１４６】
入力信号制御部１３−２ｂにおいて、デコーダ手段（デバイス）３４ａからの第一及び第二入力信号にもとづき、デコーダ手段（デバイス）３４ｂへ送られる第一及び第二入力信号の信号レベルが定められる。
ここでは、デコーダ手段（デバイス）３４ａからの第一及び第二入力信号の各信号レベルがそれぞれ「０」及び「０」であるため、デコーダ手段（デバイス）３４ｂへ送られる第一及び第二入力信号の信号レベルは、「１」及び「１」に定められる。
【０１４７】
デコーダ手段（デバイス）３４ｂにおいて、第一と第二入力信号とのそれぞれの信号レベルの組み合わせ〔１１〕と、共通同定コード信号〔１１〕とが比較判断される。
判断の結果、それらは一致していることから、デコーダ手段（デバイス）３４ｂにおいて、給紙ユニット内中央処理手段３５ｂが活性化される。そして、この活性化された給紙ユニット内中央処理手段３５ｂにおいて、画像形成機内中央処理手段３３へ被指定信号が送信される。
【０１４８】
このような方法によれば、画像形成機内中央処理手段３３は、ハイレベル「１」の第一出力信号と「ハイ・インピーダンス（Ｈｉ−Ｚ）」の第二出力信号とを順次出力し、この応答として二段目の給紙ユニット３２ｂから被指定信号を受信することで、二段目の給紙ユニット３２ｂが積層されていることを認識できる。
【０１４９】
ところで、上記の方法においては、第一出力信号の信号レベルをハイレベル「１」とし、第二出力信号の信号レベルを「ハイ・インピーダンス（Ｈｉ−Ｚ）」としたが、第一及び第二出力信号の信号レベルの組み合わせは、ハイレベル「１」及び「ハイ・インピーダンス（Ｈｉ−Ｚ）」に限るものではない。他の組み合わせの例としては、図１１に示すように、「１」と「１」，「１」と「０」，「Ｈｉ−Ｚ」と「１」，「Ｈｉ−Ｚ」と「Ｈｉ−Ｚ」，「Ｈｉ−Ｚ」と「０」，「０」と「１」，「０」と「Ｈｉ−Ｚ」，「０」と「０」がある。
【０１５０】
そして、これら第一及び第二出力信号の信号レベルに対応した、各給紙ユニットにおける第一及び第二入力信号の信号レベルは、同図に示すようになる。
たとえば、第一及び第二出力信号の信号レベルの組み合わせが「１」と「１」の場合は、最上段の給紙ユニット３２ａの第一及び第二入力信号の信号レベルが、それぞれ「０」及び「０」となり、さらに、二段目の給紙ユニット３２ｂの第一及び第二入力信号の信号レベルが、それぞれ「１」及び「１」となる。
また、第一及び第二出力信号の信号レベルの組み合わせが「Ｈｉ−Ｚ」と「０」の場合は、最上段の給紙ユニット３２ａの第一及び第二入力信号の信号レベルが、それぞれ「０」及び「１」となり、さらに、二段目の給紙ユニット３２ｂの第一及び第二入力信号の信号レベルが、それぞれ「１」及び「０」となる。
【０１５１】
このように、各給紙ユニットにおける各入力信号（デバイス側入力信号）の信号レベルは、同一の出力信号（制御側出力信号）の信号レベルに対してそれぞれ異なる。
このため、各給紙ユニットに同一の共通同定コード信号が設定されることで、画像形成機内中央処理手段は、第一及び第二入力信号の信号レベルの組み合わせの中から一つを選んで出力することにより、特定の給紙ユニットから被指定信号を受信することができる。
【０１５２】
なお、共通同定コード信号は、〔１１〕に限るものではなく、たとえば、〔００〕，〔０１〕，〔１０〕であってもよい。
さらに、給紙ユニット３２を認識するために画像形成機内中央処理手段３３から出力される制御信号（制御側出力信号）は、二つ（第一出力信号及び第二出力信号）に限るものではなく、三つ以上であってもよい。
【０１５３】
ただし、制御信号（制御側出力信号）が三つ以上の場合は、共通同定コード信号を、その制御信号（制御側出力信号）の数と同じ桁数にする必要がある。
そして、たとえば、制御信号（制御側出力信号）が三つの場合の共通同定コード信号は、〔０００〕，〔００１〕，〔０１０〕，〔１００〕，〔０１１〕，〔１０１〕，〔１１０〕，〔１１１〕のいずれかを用いることができる。
【０１５４】
また、本実施形態の画像形成システムにおける画像形成機用中央処理手段３３には、一つの３−ｓｔａｔｅ出力を設けることを可能としているが、一つの３−ｓｔａｔｅ出力に限るものではなく、たとえば、二つのセンサ出力や二つの３−ｓｔａｔｅ出力などを設けることもできる。
たとえば、二つのセンサ出力を画像形成機用中央処理手段３３に設けた場合、各センサ出力からの制御信号（制御側出力信号）の信号レベルの組み合わせは、図１２に示すように、〔００〕，〔１０〕，〔１１〕となる。
【０１５５】
そうすると、最上段の給紙ユニット３２ａにおける制御信号（デバイス側入力信号）の信号レベルは、同図に示すように、制御信号（制御側出力信号）〔００〕に対しては〔１１〕、〔１０〕に対しては〔０１〕、そして、〔１１〕に対しては〔００〕となる。
さらに、二段目の給紙ユニット３２ｂにおける制御信号（デバイス側入力信号）の信号レベルは、同図に示すように、制御信号（制御側出力信号）〔００〕に対しては〔００〕となり、〔１１〕に対しては〔１１〕となる。
【０１５６】
このように、各給紙ユニットにおける各入力信号（デバイス側入力信号）の組み合わせは、同一の出力信号（制御側出力信号）の信号レベルに対してそれぞれ異なる。
したがって、画像形成機用中央処理手段３３に二つのセンサ出力を設けた場合においても、各給紙ユニットに同一の共通同定コード信号を設定しておくことで、画像形成機内中央処理手段が、第一及び第二入力信号の信号レベルの組み合わせの中から一つを選んで出力することにより、特定の給紙ユニットから被指定信号を受信して、給紙ユニットが何層積層されているかを確認できる。
【０１５７】
【発明の効果】
以上のように、本発明によれば、三種類の信号レベルの中から一つの信号レベルを選択して信号線の信号レベルと定める信号制御手段が設けられるため、簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを個別に制御することができる。
さらに、信号線一本で複数のデバイスを制御できるため、このデバイスと接続するためのパターンや接続ケーブルの本数等を少なくできる。このため、基板のパターン設計が容易になり、小型化やコストダウンが可能となる。
【０１５８】
また、デジタル制御信号多重化回路を画像形成システムに用いることにより、画像形成機は、特定のユニットがセットされているか、あるいは給紙ユニットが何層積層されているかを確認できる。
さらに、制御信号（指定コード信号）を各給紙ユニットへ送信する信号線を一本にできるため、信号線を複数設けた場合と比較して、材料コストを削減でき、かつ配線スペースを小さくできる。
【図面の簡単な説明】
【図１】本発明のデジタル制御信号多重化回路の第一実施形態におけるデジタル制御信号多重化回路の構成を示す電気回路図である。
【図２】図１のデジタル制御信号多重化回路における各信号のレベルを示す対応表である。
【図３】図１のデジタル制御信号多重化回路における各信号の発生タイミングを示すタイミングチャートである。
【図４】本発明のデジタル制御信号多重化回路の第二実施形態におけるデジタル制御信号多重化回路の構成を示す電気回路図である。
【図５】図４のデジタル制御信号多重化回路における各信号の発生タイミングを示すタイミングチャートである。
【図６】図４のデジタル制御信号多重化回路における各信号のレベルを示す対応表である。
【図７】本発明のデジタル制御信号多重化回路の第二実施形態におけるデジタル制御信号多重化回路の他の構成を示す電気回路図である。
【図８】本発明のデジタル制御信号多重化回路を用いた画像形成システムの第一実施形態における画像形成システムの構成を示すブロック図である。
【図９】従来の画像形成システムの構成を示すブロック図である。
【図１０】本発明のデジタル制御信号多重化回路を用いた画像形成システムの第二実施形態における画像形成システムの構成を示すブロック図である。
【図１１】図１０の画像形成システムの画像形成機用中央処理手段に一つの３−ｓｔａｔｅ出力を設けた場合における出力信号及び入力信号の各信号レベルの対応を示す対応表である。
【図１２】図１０の画像形成システムの画像形成機用中央処理手段に二つのセンサ出力を設けた場合における出力信号及び入力信号の各信号レベルの対応を示す対応表である。
【図１３】従来のデジタル信号による制御回路の構成を示す電気回路図である。
【図１４】従来のデジタル信号による制御回路における各信号のレベルを示す対応表である。
【符号の説明】
１　デジタル制御信号多重化回路
１１　制御信号出力手段
１１−１　　３−ｓｔａｔｅ出力
１１−２（１１−２ａ、１１−２ｂ）　信号出力部
１１−２１（１１−２１ａ、１１−２１ｂ）　センサ出力（センサＡ出力、センサＢ出力）
１１−２２（１１−２２ａ、１１−２２ｂ）　３−ｓｔａｔｅ出力
１２　信号線
１３　信号制御手段
１３−１　伝送信号制御部
１３−１１　ドライバ回路部
１３−１２　プルアップ／プルダウン回路部
１３−２　入力信号制御部
１３−２１　コンパレータ回路部
１３−２２（１３−２２ａ、１３−２２ｂ）　コンパレータ
１３−２３（１３−２３ａ、１３−２３ｂ）　基準電位供給部
２０（２０ａ、２０ｂ）　デバイス
３　画像形成システム
３１　画像形成機
３２（３２ａ、３２ｂ）　給紙ユニット
３３　画像形成機用中央処理手段
３４（３４ａ、３４ｂ）　デコーダ手段（デバイス）
３５（３５ａ、３５ｂ）　給紙ユニット用中央処理手段
３６（３６ａ、３６ｂ）　ユニット側応答部
１２−１　画像形成機内信号線
１２−２（１２−２ａ、１２−２ｂ）　給紙ユニット内信号線
１２−２１（１２−２１ａ、１２−２１ｂ）　給紙ユニット内第一信号線
１２−２２（１２−２２ａ、１２−２２ｂ）　給紙ユニット内第二信号線
１３−１　伝送信号制御部
１３−２（１３−２ａ、１３−２ｂ）　入力信号制御部
１００　デジタル制御回路
１１０　３−ｓｔａｔｅ出力
１２０　デバイス
１３０　信号線
３００　画像形成システム
３１０　画像形成機
３２０（３２０ａ、３２０ｂ、３２０ｃ）　給紙ユニット
３３０　画像形成機用中央処理手段
３４０（３４０−１、３４０−２、３４０−３）　画像形成機内信号線群
３５０（３５０ａ、３５０ｂ、３５０ｃ）　給紙ユニット内信号線群
３５１（３５１ａ−１〜３５１ａ−３、３５１ｂ−１〜３５１ｂ−３、３５１ｃ−１〜３５１ｃ−３）　並行信号線
３５２（３５２ａ−１〜３５２ａ−３、３５２ｂ−１〜３５２ｂ−３、３５２ｃ−１〜３５２ｃ−３）　交差信号線
３６０（３６０ａ、３６０ｂ、３６０ｃ）　デコーダ手段
３７０（３７０ａ、３７０ｂ、３７０ｃ）　給紙ユニット用中央処理手段
【図１】
2004064712.tif 000003
【図２】
2004064712.tif 000004
【図３】
2004064712.tif 000005
【図４】
2004064712.tif 000006
【図５】
2004064712.tif 000007
【図６】
2004064712.tif 000008
【図７】
2004064712.tif 000009
【図８】
2004064712.tif 000010
【図９】
2004064712.tif 000011
【図１０】
2004064712.tif 000012
【図１１】
2004064712.tif 000013
【図１２】
2004064712.tif 000014
【図１３】
2004064712.tif 000015
【図１４】
2004064712.tif 000016