(57)【要約】【目的】電気的に書き込み又は書き換え可能なスイッチングメモリ素子及びメモリ装置を提供する。【解決手段】複数の第１電極線と、複数の第１電極線上に形成され、電圧−電流ヒステリシス特性を呈する有機メモリ層と、有機メモリ層上に積層された半導体ダイオード層と、各電極線が複数の第１電極線と交差する方向に配されて半導体ダイオード層上に形成された複数の第２電極線と、を有する。【選択図】　　図２
2004047791.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１電極線と、
前記複数の第１電極線上に形成され、電圧−電流ヒステリシス特性を呈する有機メモリ層と、
前記有機メモリ層上に積層された半導体ダイオード層と、
各電極線が前記複数の第１電極線と交差する方向に配されて前記半導体ダイオード層上に形成された複数の第２電極線と、を有することを特徴とする有機スイッチングメモリ素子。
【請求項２】
前記半導体ダイオード層はｐｎ接合ダイオード層であることを特徴とする請求項１に記載の有機スイッチングメモリ素子。
【請求項３】
前記半導体ダイオード層はショットキーダイオード層であることを特徴とする請求項１に記載の有機スイッチングメモリ素子。
【請求項４】
請求項１に記載の有機スイッチングメモリ素子と、
前記複数の第１電極線及び前記複数の第２電極線の交差位置を表すアドレスを指定するアドレス指定信号、データ、及び書込指示信号を受信する受信部と、
前記書込指示信号に応答して、前記データを前記アドレス指定信号に基づいて前記有機スイッチングメモリ素子に書き込む制御部と、を有することを特徴とするメモリ装置。
【請求項５】
前記受信部は読出指示信号を受信し、前記制御部は前記読出指示信号に応答して、前記アドレス指定信号に基づいて前記有機スイッチングメモリ素子からデータを読み出すことを特徴とする請求項４に記載のメモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機材料を用いた書き込み及び書き換え可能な有機スイッチングメモリ素子等及び当該メモリ素子を有するメモリ装置等に関する。
【０００２】
【従来の技術】
近年、有機材料を用いた様々な機能素子、エレクトロニクス素子に関する研究開発が活発に進められている。従来の有機材料を用いたメモリ素子としては、例えば、特表２００１−５１６９６４号公報に開示された有機ダイオードを利用したマスクＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）などがある。このメモリ素子においては、電気的に書き込みを行うことができないため、その用途がマスクＲＯＭに限定されてしまい、電気的に書き込み又は書き換え可能なメモリには適用することができない。
【０００３】
また、他のメモリ素子としては、特開平８−１１６１０９号公報に開示されたものがある。このメモリ素子は、電圧の印加によって抵抗値が変化し、印加電圧を取り去った後でもその抵抗値を保持する材料を利用したメモリがある。このメモリ素子では、大容量化するにはスイッチング素子と組み合わせる必要があるが、有機材料の特性を生かした簡便な方法は提案されていない。
【０００４】
【発明が解決しようとする課題】
従って、従来技術においては、電気的に書き込み又は書き換え可能な高性能な、あるいは大容量の有機メモリ素子及びメモリ装置を実現することは困難であるという問題があった。本発明が解決しようとする課題には、上記した問題が１例として挙げられる。
【０００５】
【課題を解決するための手段】
本発明による有機スイッチングメモリ素子は、複数の第１電極線と、複数の第１電極線上に形成され、電圧−電流ヒステリシス特性を呈する有機メモリ層と、有機メモリ層上に積層された半導体ダイオード層と、各電極線が複数の第１電極線と交差する方向に配されて半導体ダイオード層上に形成された複数の第２電極線と、を有することを特徴としている。
【０００６】
また、本発明によるメモリ装置は、上記有機スイッチングメモリ素子と、複数の第１電極線及び複数の第２電極線の交差位置を表すアドレスを指定するアドレス指定信号、データ、及び書込指示信号を受信する受信部と、書込指示信号に応答して、データをアドレス指定信号に基づいて有機スイッチングメモリ素子に書き込む制御部と、を有することを特徴としている。
【０００７】
【発明の実施の形態】
本発明の実施例について、図面を参照しつつ詳細に説明する。なお、以下の説明に用いられる図において、実質的に等価な構成要素には同一の参照符を付している。
［第１の実施例］
図１は、本発明の第１の実施例であるメモリ素子１０の一部の平面図である。また、図２は、図１に示すメモリ素子１０のメモリセル部分を含む領域の断面図である。図１に示すように、このメモリ素子１０は、基板１１上に下部電極（以下、ビット線Ｂｉともいう。）１２、メモリ層１４、半導体層１５、上部電極（以下、ワード線Ｗｊともいう。）１６がこの順で積層されている。
【０００８】
より詳細には、基板１１は、例えば無アルカリガラスからなる。この基板１１上には金（Ａｕ）等の金属からなる複数の第１電極線、すなわちビット線Ｂｉ（ｉ＝１，２，．．．ｍ）が互いに平行なストライプ状に配列されている。メモリ層１４は、例えば、亜鉛フタロシアニン（ＺｎＰｃ）、亜鉛フタロシアニンポルフィリン等の有機メモリ材料で形成されている。半導体層１５は、例えばｐ型材料に銅フタロシアニン、ｎ型材料にペリレン系誘導体を用いたｐｎ接合有機半導体ダイオードである。ｐ型有機半導体層はメモリ層１４に、ｎ型有機半導体層は後述する上部電極１５に接続されている。
【０００９】
半導体層１５上にはアルミニウム（Ａｌ）等の金属からなる複数の第２電極線、すなわちストライプ状のワード線Ｗｊ（ｊ＝１，２，．．．ｎ）の各々が互いに平行な、かつビット線Ｂｉと立体的に交差する方向に、例えばビット線Ｂｉに直交する方向に配列されている。上部電極（ワード線Ｗｊ）１６及び半導体層１５（ｎ型有機半導体層）間には良好なオーミック接触が形成されている。
【００１０】
下部電極（ビット線Ｂｉ）１２、メモリ層１４、半導体層１５及び上部電極（ワード線Ｗｊ）１６は真空蒸着法により形成した。
上記した構成によれば、ワード線Ｗｊ及びビット線Ｂｉが交差する領域にメモリセルＣ（ｊ，ｉ）が形成されている。すなわち、各メモリセルＣ（ｊ，ｉ）は、ワード線（Ｗｊ）１６、半導体層（ダイオード接合）１５、メモリ層１４及びビット線（Ｂｉ）１２が直列に接続された構造を有している。また、当該メモリセルＣ（ｊ，ｉ）はマトリクス状に配列されている。各メモリセルＣ（ｊ，ｉ）は、後に詳述するように、スイッチングメモリ複合素子として機能する。
【００１１】
図３は、図１に対応し、メモリ素子１０の一部の電気的等価回路を示す図である。この等価回路において、ダイオードＤｉは半導体層１５のダイオード接合に対応し、抵抗Ｒはメモリ層１４に対応する。すなわち、各メモリセルＣ（ｊ，ｉ）はダイオードＤｉ及び抵抗Ｒの直列接続として表すことができる。
図４は、メモリ層１４に用いられる有機メモリ材料（亜鉛フタロシアニン：ＺｎＰｃ）の電流−電圧特性（Ｉ−Ｖ特性）の一例を示している。かかる有機メモリ材料は、ヒステリシスループ特性を呈する。すなわち、高抵抗相の状態（リセット状態）にあるときに、当該メモリ材料への印加電圧を増加させるにしたがい、電流値は当該高抵抗相領域における抵抗値に応じて増加する。印加電圧がＶＷに近づくにつれて電流値は急激に増大し始め、印加電圧が＋ＶＷ（ＶＷ＞０）において当該メモリ材料は低抵抗相に相転移する。また、この転移電圧ＶＷから印加電圧を減少させるにしたがい、電流値は当該低抵抗相領域における抵抗値に応じて減少する。さらに印加電圧を減少させ、印加電圧が−ＶＥ（ＶＥ＞０）に達すると、電流値は急激に増大し、当該メモリ材料は高抵抗相に相転移する。なお、説明の簡便さのため、高抵抗相領域及び低抵抗相領域において、電流値が略線形に変化する場合を示しているが、曲線状に変化するようなＩ−Ｖヒステリシス特性を有するメモリ材料であってもよい。
【００１２】
上記したように、当該メモリ材料は＋ＶＷ（ＶＷ＞０）以上の印加電圧において低抵抗相に相転移し、−ＶＥ（ＶＥ＞０）以下の印加電圧において高抵抗相に相転移する。従って、このＩ−Ｖ特性を利用すれば、各メモリセルに印加する電圧を変化させることによって２値のデータの書き込みが可能である。また、図４に示すように、−ＶＥ及び＋ＶＷの中間の電圧ＶＲを当該素子に印加して、そのときの電流値の違い（すなわち、Ｉ０又はＩ１）を検出することによって書き込んだデータを読み出すことができる。
【００１３】
図５は、メモリ素子１０を用いたメモリ装置２０の構成を示している。メモリ装置２０は、上記したマトリクス状メモリアレイであるメモリ装置１０、コントローラ２１、アドレス選択回路２３、書き込み／読み出し制御回路（以下、単に書き込み／読み出し回路という。）２４を有している。アドレス選択回路２３にはコントローラ２１からアドレス指定信号が供給され、書き込み／読み出し回路２４にはコントローラ２１から書き込み制御信号又は読み出し制御信号が供給される。アドレス選択回路２３にはアドレスレジスタ（図示しない）が含まれ、書き込み／読み出し回路２４には書き込みレジスタ／読み出しレジスタ（図示しない）が含まれていてもよい。コントローラ２１は、外部からのデータや制御信号あるいは内部で生成された制御信号・データに基づいて、メモリ素子１０への書き込みを行い、メモリ素子１０からの読み出しデータを出力する。また、コントローラ２１は、各メモリセルに書き込まれたデータの消去動作、及び全リセット動作を行う。
【００１４】
さらに、メモリ装置２０には、誤り訂正回路、リフレッシュ回路、バッファ回路などの高速化、高性能化のための回路、周辺回路が含まれていてもよい。また、コントローラ２１は、図５に示すような個別の回路として設けられている必要はない。また、コントローラ２１を有さずに、アドレス選択回路２３及び書き込み／読み出し回路２４は、例えば、マイクロプロセッサ（ＣＰＵ）などの外部のプロセッサからデータバスなどを介して供給される指令に応じて動作し、メモリ素子１０の書き込み／読み出し、消去動作がなされるように構成されていてもよい。
【００１５】
以下に、メモリ素子１０の書き込み、読み出し、及び消去動作の原理について図面を参照しつつ詳細に説明する。尚、説明の簡便さのため、書き込み動作を行う際には、各メモリセルＣ（ｊ，ｉ）は全て”０”（論理値）にリセットされているものとする。なお、ここでは、高抵抗相及び低抵抗相をそれぞれ”０”及び”１”（論理値）に対応させている。
【００１６】
メモリ素子１０にデータをワードごとに書き込む場合を例に説明する。すなわち、書き込みを行うワード線の電圧を−ＶＬ（ＶＬ＞０）に設定し、”１”を書き込むセルには電圧Ｖ１（Ｖ１＞０）を、”０”を書き込むセルには電圧Ｖ０（Ｖ０＞０）を印加する。この際、電圧Ｖ１及びＶ０は、Ｖ１−ＶＬ＞ＶＷ、Ｖ０−ＶＬ＜ＶＷとなるように設定される。また、書き込みを行わないワード線には電圧Ｖ１の印加によって相転移が起こらないよう十分高い電圧（本実施例においては、０Ｖ）が印加されている。あるいは、書き込みを行わないワード線は高インピーダンスに維持されていてもよい。
【００１７】
より具体的に説明すると、図６に示すように、時刻ｔｊにおいて書き込みを行うｊ番目のワード線（Ｗｊ）に電圧−ＶＬが印加される。ワード線（Ｗｊ）には、Δｔの期間にわたり電圧印加が行われる。このとき、ビット線Ｂｉ（ｉ＝１，２，　．．．ｍ）の各々には書き込みを行うビットデータの各ビットに対応して電圧Ｖ１又はＶ０が印加される。図７は、このワード線（Ｗｊ）に書き込まれるビットデータ（Ｂ１−Ｂｍ）及び各メモリセルの状態（以下、抵抗相という）を模式的に示している。例えば、当該ワード線（Ｗｊ）に書き込まれるビットデータを”１００１０１１・・・”としたとき、Ｂ１，Ｂ４，Ｂ６，Ｂ７は”１”に、Ｂ２，Ｂ３，Ｂ５は”０”に対応するので、Ｂ１，Ｂ４，Ｂ６，Ｂ７には電圧Ｖ１が、Ｂ２，Ｂ３，Ｂ５には電圧Ｖ０が印加される。前述のように、電圧Ｖ１が印加されたセルは高抵抗相（ＰＨ）から低抵抗相（ＰＬ）に相転移する。また、電圧Ｖ０の印加によっては相転移は生じないので、電圧Ｖ０が印加されたセルは高抵抗相（ＰＨ）を維持するのである。従って、ワード線Ｗｊ上の各メモリセルＣ（ｊ，ｉ），（ｉ＝１，２，３，・・・）は当該ビットデータに対応して”ＬＨＨＬＨＬＬ・・・”の抵抗相となる（ここで、ＰＨ＝”Ｈ”、ＰＬ＝”Ｌ”として表している）。
【００１８】
次に、図６に示すように、時刻ｔｊ＋Δｔにおいて、ワード線Ｗｊの印加電圧は０Ｖにされ、次のワード線Ｗｊ＋１にΔｔの期間にわたり電圧−ＶＬが印加される。ビット線Ｂｉ（ｉ＝１，２，　．．．　ｍ）の各々にはワード線Ｗｊ＋１上のセルに書き込みを行うビットデータの各ビットに対応した電圧Ｖ１又はＶ０が印加される。これにより、上記したのと同様にワード線Ｗｊ＋１上のセルＣ（ｊ＋１，ｉ），（ｉ＝１，２，３，・・・ｍ）は当該ビットデータに対応した抵抗相となる。ワード線Ｗｊ＋２以降についても同様な手順によりワードごとにデータが書き込まれる。
【００１９】
次に、メモリ素子１０からデータをワードごとに読み出す手順について説明する。すなわち、図８に示すように、全てのビット線（Ｂ１−Ｂｍ）に読み出し電圧ＶＲを印加する。また、各ワード線にはＶＲ以上の電圧ＶＨを印加しておく。あるいは、高インピーダンスとしておいてもよい。また、読み出し電圧ＶＲは、図４に示すように、印加によって相転移が生ないような電圧、すなわち、相転移電圧＋ＶＷ及び０Ｖの中間の電圧（０＜ＶＲ＜＋ＶＷ）とする。この状態において、読み出しを行うワード線（Ｗｊ）の電圧を０Ｖとし、各メモリセルＣ（ｊ＋１，ｉ），（ｉ＝１，２，３，・・・ｍ）を流れる電流の値を検出する。この電流値から各セルの抵抗相（すなわち、高抵抗相又は低抵抗相）を判別することによって書き込まれたビットデータを読み出すことができる。データの書き込みの場合と同様に、順次０Ｖとするワード線を走査することにより所望のデータを読み出すことができる。
【００２０】
次に、メモリ素子１０に書き込まれたデータを消去する手順について説明する。なお、全メモリセルの内容を消去（リセット）する場合を例に説明する。まず、図９に示すように、時刻ｔ０において全てのワード線（Ｗ１−Ｗｎ）及び全てのビット線（Ｂ１−Ｂｍ）に−ＶＥ以下の電圧である消去電圧−ＶＥＲを印加する。次に、時刻ｔ１において全てのビット線（Ｂ１−Ｂｍ）の電圧を０Ｖにする。全ビット線の電圧を０Ｖにした瞬間に各メモリセルの両端にＶＥ（絶対値）以上の電圧が印加されるので、消去前の状態（抵抗相）に関わらず各メモリセルは高抵抗相にリセットされる。なお、全メモリセルの内容を消去（リセット）する場合を説明したが、ワード単位、セル単位で消去を行うようにしてもよい。
【００２１】
従って、上記したように、本発明によれば、簡単かつ安価で、電気的に書き込み・読み出し可能なスイッチングメモリ素子及びこれを用いたメモリ装置を実現することができる。
［第２の実施例］
図１０は、本発明の第２の実施例であるメモリ素子１０のメモリセル部分を含む領域の断面図である。半導体層１５は銅フタロシアニンを材料としたｐ型有機半導体として形成されている。上部電極（ワード線Ｗｊ）１６に銅フタロシアニンよりも仕事関数の低い金属、例えばアルミニウム（Ａｌ）を用いることにより、半導体層１５との界面にはショットキーダイオード接合が形成されている。メモリ素子１０の他の部分の構成は第１の実施例と同様である。
【００２２】
上記した第１の実施例の場合と同様に、当該ショットキーダイオードは良好なスイッチング特性を示し、セルＣ（ｊ＋１，ｉ）の各々はスイッチングメモリセルとして動作する。
［第３の実施例］
図１１は、本発明の第３の実施例であるメモリ素子１０のメモリセル部分を含む領域の断面図である。本実施例においては、第１の実施例における有機メモリ層とを入れ替えた構成としている。すなわち、基板１１上に、ビット線１２、半導体層１５、有機メモリ層１４、ワード線１６がこの順で形成されている。なお、この場合、半導体層１５は、例えばｐｎ接合ダイオードであり、ｐ型半導体層が下部電極（ビット線）１２に接触するように構成されている。その他の点については第１の実施例と同様である。
【００２３】
また、上記した第１ないし第３の実施例について、さらなる種々の改変が可能である。例えば、ワード線及びビット線を入れ替えた構成としてもよい。すなわち、基板１１上の下部電極をワード線とし、上部電極をビット線としてもよい。また、ダイオードの極性は上記した実施例と逆にしてもよい。この場合、印加電圧の極性もダイオードの極性に応じて適宜選択すればよい。
【００２４】
また、半導体層１５としては有機半導体に限定されるものではない。無機半導体を用いることも可能である。例えば、Ｓｉ等の共有結合半導体やＧａＡｓなどの化合物半導体を用いることも可能である。
また、例えば、基板１１は無アルカリガラスに限られない。例えば、プラスティック、有機材料等を用いることができる。特に、有機材料は、低温のプロセスで形成が可能であるため、種々の基板上に形成でき、また、種々の材料の組合せにより上記した構成を実現することができる。
【００２５】
第１及び第２電極線には、金属のみならず、有機材料又はＩＴＯ膜（インジウム錫酸化膜）等からなる透明電極を用いることも可能である。
また、メモリ層１４には上記したフタロシアニン系材料の他に種々のものを用いることができ、また用いる材料に応じて種々の方法によって形成することができる。メモリ層１４の他の材料としては、ポリチオフェン、ポリピロールなどのヘテロアロマティック高分子、ポリフェニレン系高分子、ポリアニリン系高分子、ポリアセチレン系高分子などの高分子材料を用いることができる。また、高分子系の材料に限らず、ペンタセン、テトラセン、アントラセンなどの低分子系の材料を用いることもできる。また、ダイオード層１５も、メモリ層１４と同様な材料によって形成することができる。
【００２６】
さらに、有機メモリ層１４及び有機半導体層１５を真空蒸着法により形成する場合を例に説明したが、これに限らない。この他に、種々の有機材料の成膜方法を用いることができる。例えば、ラングミュア・ブロジェット（ＬＢ）法、分子セルフアセンブリ法、分子線エピタキシ（ＭＢＥ）法、キャスティング法、スピンコート法、溶融法、電界重合法、プラズマ重合法などを用いることができる。
【００２７】
また、半導体層１５のｎ型（ドナー）ドーパントとしては、ナトリウム（Ｎａ）、カリウム（Ｋ）などのアルカリ金属や、アルキルアンンモニウムなどを用いることができる。また、半導体層１５をｐ型有機半導体で構成する場合には、ｐ型（アクセプタ）ドーパントとして、ハロゲン類、ルイス酸、プロトン酸、遷移金属塩化物など種々のものを用いることができる。
【００２８】
さらに、ドーパントとして、上記したものの他に、いわゆるポリマードーパントを用いることができる。例えば、ポリスチレンスルホン酸やポリビニルスルホン酸等の高分子電解質を用いることができる。
上記有機材料へのドーピング方法としては、気相及び液相ドーピングや電気化学的ドーピングなど様々な手法がある。あるいは、イオン化したドーパントを電界によって加速して有機材料に打ち込むイオン注入法や、光や放射線を用いてドーピングを行う誘起ドーピング法を用いることもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施例であるメモリ素子の一部の平面図である。
【図２】図１に示すメモリ素子のメモリセル部分を含む領域の断面図である。
【図３】図１に対応し、メモリ素子の一部の電気的等価回路を示す図である。
【図４】メモリ層に用いられる有機メモリ材料の電流−電圧特性（Ｉ−Ｖ特性）の一例を示す図である。
【図５】メモリ素子を用いたメモリ装置の構成を示す図である。
【図６】メモリ素子にデータをワードごとに書き込む場合の手順を説明するためのタイムチャートである。
【図７】時刻ｔｊにおいてワード線Ｗｊに電圧−ＶＬが印加されたときの、当該ワード線Ｗｊに書き込まれるビットデータ（Ｂ１−Ｂｍ）及び各メモリセルの状態を模式的に示す図である。
【図８】メモリ素子からデータをワードごとに読み出す場合の手順を説明するためのタイムチャートである。
【図９】全メモリセルの内容を消去（リセット）する場合の手順を説明するためのタイムチャートである。
【図１０】本発明の第２の実施例であるメモリ素子のメモリセル部分を含む領域の断面図である。
【図１１】本発明の第３の実施例であるメモリ素子のメモリセル部分を含む領域の断面図である。
【主要部分の符号の説明】
１０　メモリ素子
１１　基板
１２　下部電極（ビット線）
１４　メモリ層
１５　半導体層
１６　上部電極（ワード線）
２０　メモリ装置
２１　コントローラ
２３　アドレス選択回路
２４　書き込み／読み出し制御回路
【図１】
2004047791.tif 000003
【図２】
2004047791.tif 000004
【図３】
2004047791.tif 000005
【図４】
2004047791.tif 000006
【図５】
2004047791.tif 000007
【図６】
2004047791.tif 000008
【図７】
2004047791.tif 000009
【図８】
2004047791.tif 000010
【図９】
2004047791.tif 000011
【図１０】
2004047791.tif 000012
【図１１】
2004047791.tif 000013