(57)【要約】      （修正有）【課題】隣接した配線のインラインショートのようなライン欠陥を防止し、電源供給ラインを通した電圧降下を防止して、ＥＬ素子の発光効率を向上させる。【解決手段】薄膜トランジスタ２５０を含んだ絶縁基板２００上に形成されて、ソース電極２５６ａ／ドレイン電極２５６ｂを各々露出させる第１コンタクトホール２５５ａ及び第２コンタクトホール２５５ｂを備える絶縁膜２５５と、第１コンタクトホール２５５ａ及び第２コンタクトホール２５５ｂのうちの一つを通じてソース電極２５６ａ／ドレイン電極２５６ｂのうちの一つに連結する画素電極と、絶縁膜２５５上に形成されて、第１コンタクトホール２５５ａ及び第２コンタクトホール２５５ｂのうちの他の一つを通じてソース電極２５６ａ／ドレイン電極２５６ｂのうちの他の一つに連結する電源供給層２３０を備える。【選択図】図４
2004240400.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に形成されたゲートライン、データライン及び電源供給ラインと、
前記ゲートライン、データライン及び電源供給ラインにより限定される画素領域と、
前記画素領域に配列される少なくとも画素電極を備える画素と、
を含み、
前記画素電極は、前記電源供給ラインと同一層上に形成されることを特徴とするフラットパネルディスプレイ。
【請求項２】
前記電源供給ラインは、ゲートライン及びデータラインと他の層上に形成されることを特徴とする請求項１に記載のフラットパネルディスプレイ。
【請求項３】
前記電源供給ラインと画素電極は、同一物質からなることを特徴とする請求項１に記載のフラットパネルディスプレイ。
【請求項４】
前記電源供給層と画素電極は、低抵抗で高い反射率を有する物質で構成されることを特徴とする請求項３に記載のフラットパネルディスプレイ。
【請求項５】
前記画素電極は、Ａｕ，Ｐｔ，ＮｉもしくはＣｒ等の単一膜または、Ｎｉ／Ａｌ／ＮｉもしくはＡｇ／ＩＴＯ，Ａｌ／ＩＴＯ等の積層膜からなることを特徴とする請求項４に記載のフラットパネルディスプレイ。
【請求項６】
絶縁基板上に形成されて、ソース電極／ドレイン電極を備えた薄膜トランジスタと、
前記薄膜トランジスタを含んだ絶縁基板上に形成されて、前記ソース電極／ドレイン電極を各々露出させる第１コンタクトホール及び第２コンタクトホールを備える絶縁膜と、
前記絶縁膜上に形成されて、前記第１コンタクトホール及び第２コンタクトホールのうちの一つを通じて前記ソース電極／ドレイン電極のうちの一つに連結する画素電極と、
前記絶縁膜上に形成されて、前記第１コンタクトホール及び第２コンタクトホールのうちの他の一つを通じて前記ソース電極／ドレイン電極のうちの他の一つに連結する電源供給層を備えることを特徴とするフラットパネルディスプレイ。
【請求項７】
前記電源供給層と画素電極は、同一物質からなることを特徴とする請求項６に記載のフラットパネルディスプレイ。
【請求項８】
前記電源供給層と画素電極は、低抵抗で高い反射率を有する物質であることを特徴とする請求項６に記載のフラットパネルディスプレイ。
【請求項９】
前記画素電極は、Ａｕ，Ｐｔ，ＮｉもしくはＣｒ等の単一膜または、Ｎｉ／Ａｌ／Ｎｉ，Ａｇ／ＩＴＯもしくはＡｌ／ＩＴＯ等のような積層膜からなることを特徴とする請求項７に記載のフラットパネルディスプレイ。
【請求項１０】
複数の画素領域に区分されて、各画素領域ごとに各々配列される複数の薄膜トランジスタを備える絶縁基板と、
基板全面に形成された絶縁膜と、
前記絶縁膜上に形成されて、前記各画素領域ごとに配列された薄膜トランジスタに連結する複数の画素電極と、
前記複数の画素電極と電気的に分離されるように前記絶縁膜上に形成されて前記複数の薄膜トランジスタに共通電源を印加する電源供給層を備えることを特徴とするフラットパネルディスプレイ。
【請求項１１】
前記電源供給層は、格子状に形成され、各格子内に画素電極が配列されることを特徴とする請求項１０に記載のフラットパネルディスプレイ。
【請求項１２】
前記電源供給層は、列方向または行方向に配列された画素電極間に配列される線状に形成されることを特徴とする請求項１０に記載のフラットパネルディスプレイ。
【請求項１３】
前記電源供給層は、前記画素電極と電気的に分離されて基板全面に形成される全面電極形態を有することを特徴とする請求項１０に記載のフラットパネルディスプレイ。
【請求項１４】
絶縁基板上にソース電極／ドレイン電極を備えた薄膜トランジスタを形成する段階と、
基板全面に絶縁膜を形成する段階と、
前記絶縁膜をエッチングして前記薄膜トランジスタのソース電極／ドレイン電極を各々露出させる第１コンタクトホール及び第２コンタクトホールを形成する段階と、
基板全面に画素電極物質を蒸着する段階と、
前記画素電極物質をエッチングして前記第１コンタクトホール及び第２コンタクトホールのうちの一つを通じて前記ソース電極／ドレイン電極のうちの一つに連結する画素電極と前記第１コンタクトホール及び第２コンタクトホールのうちの他の一つを通じて前記ソース電極／ドレイン電極のうちの他の一つに連結する電源供給層を形成する段階を含むことを特徴とするフラットパネルディスプレイの製造方法。
【請求項１５】
前記画素電極物質は、仕事関数が４．５以上である物質からなることを特徴とする請求項１４に記載のフラットパネルディスプレイの製造方法。
【請求項１６】
前記画素電極物質は、低抵抗の反射率が高い物質からなることを特徴とする請求項１４に記載のフラットパネルディスプレイの製造方法。
【請求項１７】
前記画素電極物質は、Ａｕ，Ｐｔ，ＮｉもしくはＣｒ等の単一膜、またはＮｉ／Ａｌ／Ｎｉ，Ａｇ／ＩＴＯもしくはＡｌ／ＩＴＯ等のような積層膜からなることを特徴とする請求項１４に記載のフラットパネルディスプレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラットパネルディスプレイに係り、さらに詳細にはアノード電極層を電源供給層として用いてインラインショート及び電圧降下を防止することができる有機電界発光表示装置及びその製造方法に関する。
【背景技術】
【０００２】
通常、アクティブマトリックス有機電界発光表示装置は、各単位画素が基本的にスイッチングトランジスタ、駆動トランジスタ及びキャパシターそしてＥＬ素子を備えて、前記駆動トランジスタ及びキャパシターには電源供給ラインから共通電源Ｖｄｄが提供される。電源供給ラインは駆動トランジスタを通じてＥＬ素子に流れる電流を制御する役割を有するので、均一な輝度を得るためにはマトリックス形態に配列された数多くの画素に均一に共通電源が提供されなければならない。
【０００３】
アクティブマトリックス有機電界発光表示装置はゲートライン及びゲート電極、データライン、ソース電極／ドレイン電極及び電源供給層そしてアノード電極などを形成するために複数の導電層が用いられるが、このような導電層間にはゲート絶縁膜、層間絶縁膜と保護膜等のような絶縁層を介在して電気的に絶縁させなければならない。
【０００４】
図１は、従来のアクティブマトリックス有機電界発光表示装置の平面構造を示したものである。
【０００５】
図１を参照すれば、従来のアクティブマトリックス有機電界発光表示装置は複数のゲートライン１１０、複数のデータライン１２０及び複数の電源供給ライン１３０そして前記ゲートライン１１０、データライン１２０及び電源供給ライン１３０に連結構成される複数の画素を備える。
【０００６】
前記各画素は、画素電極１６１を備えたＥＬ素子１６０と、複数のゲートライン１１０のうち該当する一つのゲートラインと複数のデータライン１２０のうち該当する一つのデータラインに連結するスイッチング用薄膜トランジスタ１７０と、前記電源供給ライン１３０に連結するＥＬ素子１６０駆動用薄膜トランジスタ１５０と、前記薄膜トランジスタ１５０のゲート−ソース間電圧を維持させるためのキャパシター１４０の２トランジスタ１キャパシターで構成される。
【０００７】
図２は、図２のＩＢ−ＩＢ線による断面構造を示したのである。図２は一つの単位画素に対する断面構造であって、駆動用薄膜トランジスタ１５０、キャパシター１４０及びＥＬ素子１６０に限定して図示する。
【０００８】
図２を参照すれば、絶縁基板１００上にバッファー層１５１が形成されて前記バッファー層１５１上部にキャパシター１４０、薄膜トランジスタ１５０及びＥＬ素子１６０が形成される。前記キャパシター１４０はゲート絶縁膜１５３上に形成された下部電極１４４及び層間絶縁膜１５５上に形成された上部電極１４６で構成される。
【０００９】
前記薄膜トランジスタ１５０は、バッファー層１５１上に形成されてソース領域１５２ａ／ドレイン領域１５２ｂを備えた半導体層１５２と、前記ゲート絶縁膜１５３上に形成されたゲート電極１５４と、コンタクトホール１５５ａ、１５５ｂを通じて前記ソース領域１５２ａ／ドレイン領域１５２ｂに各々連結するように前記層間絶縁膜１５５上に形成されたソース電極１５６ａ／ドレイン電極１５６ｂで構成される。
【００１０】
前記ＥＬ素子１６０は、保護膜１５７上に形成されたアノード電極１６１と、開口部１６５内のアノード電極１６１に形成された有機発光層１６３と、前記開口部１６５を含んだ画素分離膜１６２上に形成されたカソード電極１６４で構成される。
【００１１】
従来のアクティブマトリックス有機電界発光表示装置において、電源供給ライン１３０はキャパシター１４０の上部電極１４６と薄膜トランジスタ１５０のソース電極１５６ａ／ドレイン電極１５６ｂのうちの一つ、例えばソース電極１５６ａに連結して薄膜トランジスタ１５０を通じてＥＬ素子１６０のアノード電極１６１に流れる電流を制御する役割を有するものであって、複数の画素各々に電源電圧Ｖｄｄを共通的に印加するようになる。
【００１２】
しかし、前記電源供給ライン１３０を通した電圧降下（ＩＲ  ｄｒｏｐ）により各画素ごとに印加される電源電圧Ｖｄｄの電圧差が生じるようになって輝度不均一を招くだけでなく電源供給ラインの形成位置、電源供給ラインの線幅及び外部電源と連結するパッドの位置と個数などが薄膜トランジスタの設計及び製造工程に影響を及ぼす問題点があった。
【００１３】
また、図１に示されたように電源供給ライン１３０がデータライン１２０と一緒に層間絶縁膜１５５上に相互に電気的に分離されるように形成されたり、またはゲートライン１１０と一緒にゲート絶縁膜１５３上に相互に電気的に分離されたりするように形成される。それゆえ、同一層上に２個の相異なった信号線が形成されるので、相互に隣接するように配列される信号線間のインラインショート１８０のようなライン欠陥を誘発する問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
したがって、本発明の目的は、前記したような従来技術の問題点を解決することであって、隣接した配線のインラインショートのようなライン欠陥を防止することができるフラットパネルディスプレイ及びその製造方法を提供することである。
【００１５】
本発明の他の目的は電源供給ラインを通した電圧降下を防止して均一な輝度を得ることができるフラットパネルディスプレイ及びその製造方法を提供することにある。
【００１６】
本発明のまた他の目的はＥＬ素子の発光効率を向上させることができるフラットパネルディスプレイ及びその製造方法を提供することにある。
【００１７】
本発明のまた他の目的は画素電極を電源供給ラインに利用してインラインショート及び電圧降下を防止することができるフラットパネルディスプレイ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
前記したような目的を達成するために、絶縁基板上に形成されたゲートライン、データライン及び電源供給ラインと、前記ゲートライン、データライン及び電源供給ラインにより限定される画素領域と、前記画素領域に配列される少なくとも画素電極を備える画素を含み、前記画素電極は前記電源供給ラインと同一層上に形成されて、ゲートライン及びデータラインとは異なる層上に形成されるフラットパネルディスプレイを提供することを特徴とする。
【００１９】
また、本発明は絶縁基板上に形成されて、ソース電極／ドレイン電極を備えた薄膜トランジスタと、前記薄膜トランジスタを含んだ絶縁基板上に形成されて、前記ソース電極／ドレイン電極を各々露出させる第１コンタクトホール及び第２コンタクトホールを備える絶縁膜と、前記絶縁膜上に形成されて、前記第１コンタクトホール及び第２コンタクトホールのうちの一つを通じて前記ソース電極／ドレイン電極のうちの一つに連結する画素電極と、前記絶縁膜上に形成されて、前記第１コンタクトホール及び第２コンタクトホールのうちの他の一つを通じて前記ソース電極／ドレイン電極のうちの他の一つに連結する電源供給層を備えるフラットパネルディスプレイを提供することを特徴とする。
【００２０】
また、本発明は複数の画素領域に区分されて、各画素領域ごとに各々配列される複数の薄膜トランジスタを備える絶縁基板と、基板全面に形成された絶縁膜と、前記絶縁膜上に形成されて、前記各画素領域ごとに配列された薄膜トランジスタに連結する複数の画素電極と、前記複数の画素電極と電気的に分離されるように前記絶縁膜上に形成されて前記複数の薄膜トランジスタに共通電源を印加する電源供給層を備えるフラットパネルディスプレイを提供することを特徴とする。
【００２１】
本発明の実施例において、前記電源供給層は格子状に形成され、各格子内に画素電極が配列されたり、または前記電源供給層は列方向または行方向に配列された画素電極間に配列されたりする線状を有する。
【００２２】
また、本発明は絶縁基板上にソース電極／ドレイン電極を備えた薄膜トランジスタを形成する段階と、基板全面に絶縁膜を形成する段階と、前記絶縁膜をエッチングして前記薄膜トランジスタのソース電極／ドレイン電極を各々露出させる第１コンタクトホール及び第２コンタクトホールを形成する段階と、基板全面に画素電極物質を蒸着する段階と、前記画素電極物質をエッチングして前記第１コンタクトホール及び第２コンタクトホールのうちの一つを通じて前記ソース電極／ドレイン電極のうちの一つに連結する画素電極と前記第１コンタクトホール及び第２コンタクトホールのうちの他の一つを通じて前記ソース電極／ドレイン電極のうちの他の一つに連結する電源供給層を形成する段階を含むフラットパネルディスプレイの製造方法を提供することを特徴とする。
【００２３】
本発明の実施例において、前記画素電極物質は仕事関数が４．５以上である物質で構成されて、望ましくは低抵抗で反射率が高い物質で構成される。前記画素電極物質はＡｕ，Ｐｔ，ＮｉもしくはＣｒ等の単一膜、またはＮｉ／Ａｌ／Ｎｉ，Ａｇ／ＩＴＯもしくはＡｌ／ＩＴＯ等のような積層膜で構成される。
【発明の効果】
【００２４】
本発明によれば、抵抗が低く反射率が高い物質を用いてアノード電極と電源供給ラインを同時に形成することによって、追加工程なしに電源供給ラインの電圧降下を減少させて、データライン及びゲートラインと電源供給ライン間のインラインショートを防止することができるだけでなくＥＬ素子の発光効率を向上させることができる。また、電源供給ラインを格子状に形成して電源供給ラインの電圧降下はさらに減少させることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施例を添付された図面を参照して説明する。
【００２６】
図３は、本発明の実施例によるアクティブマトリックス有機電界発光表示装置の平面構造を示したものであって、図４は断面構造を示したのである。図４は図３のＩＩｂ−ＩＩｂ線によるアクティブマトリックス有機電界発光表示装置の断面構造であって、単位画素のうち駆動用薄膜トランジスタ、ＥＬ素子及びキャパシターに限定して示している。
【００２７】
図３及び図４を参照すれば、本発明のアクティブマトリックス有機電界発光表示装置は絶縁基板２００上に形成された複数のゲートライン２１０、前記ゲートライン２１０と交差するように前記絶縁基板２００上に形成された複数のデータライン２２０、共通電源を供給するための電源供給ライン２３０及び前記信号ライン２１０、２２０と電源供給層２３０に連結する複数の画素を備える。
【００２８】
各画素は前記ゲートライン２１０及びデータライン２２０に連結するスイッチング用薄膜トランジスタ２７０と、ビアホール２５９を通じて電源供給ライン２３０に連結するキャパシター２４０と、前記ビアホール２５９を通じて電源供給ライン２３０に連結する駆動用薄膜トランジスタ２５０及びＥＬ素子２６０を備える。
【００２９】
前記キャパシター２４０が上、下部電極２４６、２４４は層間絶縁膜２５５の上、下部に島状で各々形成される。前記下部電極２４４は駆動用薄膜トランジスタ２５０のゲート２５４に連結して、スイッチング用薄膜トランジスタ２７０のソース電極／ドレイン電極のうちの一つ、例えばソース電極２５６ａにコンタクトホール２５５ａを通じて連結する。上部電極２４６はビアホール２５９を通じて電源供給ライン２３０に連結する。前記ＥＬ素子２６０の下部電極２６１は電源供給ライン２３０と同一層、例えば保護膜２５７上に形成されてビアホール２５８を通じて駆動用薄膜トランジスタ２５０のソース電極２５６ａ／ドレイン電極２５６ｂのうちの一つ、例えばドレイン電極２５６ｂに連結する。
【００３０】
この時、前記ゲートライン２１０とデータライン２２０は、両ライン２１０、２２０間に層間絶縁膜２５５からなった絶縁層を介在して電気的に相互に分離される。前記電源供給ライン２３０は保護膜２５７とゲート絶縁膜からなった絶縁層を介在して電気的に相互に分離される。したがって、本発明においては電源供給ライン２３０が下部電極、例えばアノード電極２６１と同一層、すなわち保護膜２５７上に形成される。それゆえ、電源供給ライン２３０がゲートライン２１０またはデータライン２２０とは異なる層上に形成されるので、インラインショートが防止される。
【００３１】
次に、前記したような構造を有する本発明のアクティブマトリックス有機電界発光表示装置の製造方法を説明する。
【００３２】
絶縁基板２００上にバッファー層２５１が形成されて、前記バッファー層２５１上に非晶質シリコン膜を蒸着した後にエキシマレーザーアニーリング工程ＥＬＡなどと同じ通常的な結晶化工程を遂行してポリシリコン膜に結晶化して、前記結晶化されたポリシリコン膜を島状にパターニングして半導体層２５２を形成する。
【００３３】
前記半導体層２５２を含んだバッファー層２５１上にゲート絶縁膜２５３を形成して、前記ゲート絶縁膜２５３上にゲート電極物質を蒸着した次にパターニングしてゲート電極２５４を形成して、これと同時にゲートライン２１０とキャパシター２４０の下部電極２４４を形成する。ゲート電極２４４を形成した後に所定導電型を有する不純物、例えばｐ型不純物を前記半導体層２５２にイオン注入してソース領域２５２ａ／ドレイン領域２５２ｂを形成する。
【００３４】
基板全面にかけて層間絶縁膜２５５を蒸着した後にパターニングして前記ソース領域２５２ａ／ドレイン領域２５２ｂを各々露出させるコンタクトホール２５５ａ、２５５ｂを形成する。続いて、前記コンタクトホール２５５ａ、２５５ｂを含んだ前記層間絶縁膜２５５上にソース電極物質／ドレイン電極物質を蒸着した後にパターニングして前記コンタクトホール２５５ａ、２５５ｂを通じて前記ソース領域２５５ａ／ドレイン領域２５５ｂと電気的に連結するソース電極２５６ａ／ドレイン電極２５６ｂを形成すると同時に前記下部電極２４４とオーバーラップされて前記ソース電極２５６ａに連結するキャパシター２４０の上部電極２４６とデータライン２２０を形成する。これで、駆動用薄膜トランジスタ２５０とキャパシター２４０が形成される。図２では図示していないが、前記駆動用薄膜トランジスタ２５０の製造工程中に前記スイッチングトランジスタ２７０が形成される。
【００３５】
基板全面に保護膜２５７を蒸着した後にパターニングして前記ソース電極２５６ａ／ドレイン電極２５６ｂのうちの一つ、例えばドレイン電極２５６ｂを露出させるビアホール２５８を形成すると同時に他の一つ、例えばソース電極２５６ａを露出させるビアホール２５９を形成する。
【００３６】
続いて、前記ビアホール２５８、２５９を含んだ前記保護膜２５７上にアノード電極物質を蒸着した後にパターニングして前記ビアホール２５８を通じて前記薄膜トランジスタのドレイン電極２５６ｂと連結する島状のアノード電極２６１を形成すると同時に前記ビアホール２５９を通じて前記薄膜トランジスタ２５０のソース電極２５６ａ及びキャパシター２４０の上部電極２４６に連結する電源供給ライン２３０を形成する。
【００３７】
前記アノード電極２６１及び電源供給ライン２３０は、後続工程で形成されるカソード用電極物質より仕事関数が大きい導電性物質で構成されて、望ましくは仕事関数が４．５以上である導電性物質で構成される。アノード電極２６１と電源供給ライン２３０が同一物質で構成されるので、アノード電極２６１及び電源供給ライン２３０用導電性物質としては電源供給ライン２３０の電圧降下を最少化するために抵抗率が低く後続工程で形成されるＥＬ発光層の反射率を増大させるために反射率が優秀な物質を用いることが望ましい。
【００３８】
例えば、前記アノード電極２６１及び電源供給ライン２３０用導電性物質としてはＡｕ，Ｐｔ，Ｎｉ，Ｃｒ等のような単一膜、またはＮｉ／Ａｌ／Ｎｉ，Ａｇ／ＩＴＯ，Ａｌ／ＩＴＯ等のような積層膜が用いられる。
【００３９】
前記したように、電源供給ライン２３０を前記アノード電極２６１を形成する工程で同時に形成することによって、追加の工程なしに電源供給ライン２３０の電圧降下問題及びゲートライン及びデータラインと電源供給ライン間のインラインショート問題を解決することができる。
【００４０】
通常的な背面発光構造の有機電界発光表示装置ではアノード電極に透明電極が用いられなければならないので金属導電物質に比べて抵抗が大きいＩＴＯまたはＩＺＯのような透明導電物質を用いざるをえなかった。それゆえ、抵抗が高い透明導電物質をアノード電極と電源供給ラインに同時に用いることは不可能であった。しかし、発明では全面発光構造を採択してアノード電極２６１に透明電極を用いなくても良いので、低抵抗で大きい仕事関数を有する物質を利用してアノード電極２６１と電源供給ライン２３０を形成することによって、従来のようなゲートラインまたはデータラインと電源供給ライン間のインラインショートは防止される。
【００４１】
図５と図６は、本発明の実施例によるアノード電極２６１と電源供給ライン２３０の平面構造を示したものである。
【００４２】
図５では、電源供給ライン２３０が格子状に形成され、電源供給ライン２３０の各格子内にアノード電極２６１が島状を有するように形成される。この時、電源供給ライン２３０が格子状に形成される場合には電源電圧Ｖｄｄが４方向（矢印表示）から印加されるので、電源供給ライン２３０を通した電圧降下をより減少させることができる。
【００４３】
図６では、島状のアノード電極２６１が列と行のマトリックス形態に配列されて、列方向に配列された隣接するアノード電極２６１間に線状の電源供給ライン２３０が配列される。この時、電源供給ライン２３０は図５のように列方向に配列された隣接するアノード電極２６１間に電源供給ライン２３０が配列される場合もあるが、図３のように行方向に配列された隣接するアノード電極２６１間に電源供給ライン２３０が配列される場合もある。
【００４４】
本発明の実施例ではゲートライン２１０及びデータライン２２０とは異なる絶縁層、例えば保護膜２５７上に電源供給ライン２３０が形成されてゲートライン及びデータライン間のショート問題が排除されるので、開口率に影響を及ぼさない範囲内でいかなる構造を採択しても関係ない。したがって、前記電源供給ライン２３０は図５及び図６の格子状及び線状だけでなくアノード電極２６１と電気的に分離されてビアホール５５９を通じてキャパシター２４０の上部電極２４６及び薄膜トランジスタ２６０のソース電極２５６ａ／ドレイン電極２５６ｂのうちの一つの電極、例えばソース電極２５６ａに連結する全面電極形態にも形成可能である。
【００４５】
続いて、前記アノード電極２６１及び電源供給ライン２３０を含んだ保護膜５５７上に画素分離膜２６２を形成して、前記アノード電極２６１が露出するように前記画素分離膜２６２をエッチングして開口部２６５を形成する。続いて、前記開口部２６５のアノード電極２６１上に有機発光層２６３を形成した次に基板全面にカソード電極２６４を形成する。
【００４６】
前記したような本発明の実施例によれば、抵抗が低く反射率が高い物質を用いてアノード電極と電源供給ラインを同時に形成することによって、追加工程なしに電源供給ラインの電圧降下を減少させて、データライン及びゲートラインと電源供給ライン間のインラインショートを防止することができるだけでなくＥＬ素子の発光効率を向上させることができる。また、電源供給ラインを格子状に形成して電源供給ラインの電圧降下はさらに減少させることができる利点がある。
【００４７】
前記では本発明の望ましい実施例を参照して説明したが、該技術分野の熟練された当業者は特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させることができることを理解できるものである。
【図面の簡単な説明】
【００４８】
【図１】従来の有機電界発光表示装置の平面構造図。
【図２】図１のＩｂ−Ｉｂ’線による従来の有機電界発光表示装置の断面構造図。
【図３】本発明の実施例による有機電界発光表示装置の平面構造図。
【図４】図３のＩＩｂ−ＩＩｂ’線による有機電界発光表示装置の断面構造図。
【図５】本発明の実施例による有機電界発光表示装置のアノード電極の平面構造図。
【図６】本発明の実施例による有機電界発光表示装置のアノード電極の平面構造図。
【符号の説明】
【００４９】
２１０、２２０：ゲート及びデータライン
２３０：電源供給ライン
２５０、２７０：薄膜トランジスタ
２５２：半導体層
２５２ａ、２５２ｂ：ソース領域／ドレイン領域
２５３：ゲート絶縁膜
２５４：ゲート
２５６ａ、２５６ｂ：ソース領域／ドレイン領域
２５７：保護膜
２５８、２５９：ビアホール
２６１：アノード電極
２６２：画素分離膜
２６３：有機発光層
【図１】
2004240400.tif 000003
【図２】
2004240400.tif 000004
【図３】
2004240400.tif 000005
【図４】
2004240400.tif 000006
【図５】
2004240400.tif 000007
【図６】
2004240400.tif 000008