(57)【要約】【課題】基板上に形成する窒化物半導体の転位密度を飛躍的に低減することを可能にする。【解決手段】単結晶の絶縁性基板１上に、（ＩｎａＡｌｂＧａｃＮ）ｘＳｉｙ（ａ≧０、ｂ≧０、ｃ≧０、ｘ＞０、ｙ＞０、ａ＋ｂ＋ｃ＝１、ｘ＋ｙ＝１）で表されるＩＩＩ−Ｖ−ＩＶ族混晶バッファ層２を、ＩＩＩ族原料およびＶ族原料と、ＩＶ族原料を基板表面に交互に供給することによりエピタキシャル成長し、この混晶バッファ層２上に、エピタキシャル成長法により単結晶の結晶構造を有する窒化物半導体層３を形成する。【選択図】　　　図１
2004047763.tif 000002
【特許請求の範囲】
【請求項１】
基板上へ窒化物半導体層を形成するに当たり、
単結晶の絶縁性基板上に、（ＩｎａＡｌｂＧａｃＮ）ｘＳｉｙ（ａ≧０、ｂ≧０、ｃ≧０、ｘ＞０、ｙ＞０、ａ＋ｂ＋ｃ＝１、ｘ＋ｙ＝１）で表されるＩＩＩ−Ｖ−ＩＶ族混晶バッファ層を、ＩＩＩ族原料およびＶ族原料と、ＩＶ族原料を基板表面に交互に供給することによりエピタキシャル成長し、
この混晶バッファ層上に、エピタキシャル成長法により単結晶の結晶構造を有する窒化物半導体層を形成することを特徴とする窒化物半導体の製造方法。
【請求項２】
上記基板として、サファイア基板、ＳｉＣ基板、Ｓｉ基板、あるいは、これらの基板上に窒化物半導体層を成長した複合基板を用いることを特徴とする請求項１に記載の窒化物半導体の製造方法。
【請求項３】
上記バッファ層の混晶半導体層を４００〜１２００℃の温度範囲で成長することを特徴とする請求項１又は２に記載の窒化物半導体の製造方法。
【請求項４】
上記窒化物半導体層を６００〜１２００℃の温度範囲で成長することを特徴とする請求項１〜３のいずれかに記載の窒化物半導体の製造方法。
【請求項５】
上記混晶バッファ層を０．１分子層〜１μｍの厚さで形成することを特徴とする請求項１〜４のいずれかに記載の窒化物半導体の製造方法。
【請求項６】
上記窒化物半導体層の厚さを０．５〜１０μｍ未満に形成することを特徴とする請求項１〜５のいずれかに記載の窒化物半導体の製造方法。
【請求項７】
上記窒化物半導体層の厚さを１０〜５００μｍに形成することを特徴とする請求項１〜５のいずれかに記載の窒化物半導体の製造方法。
【請求項８】
請求項１〜７のいずれかに記載の方法により形成した窒化物半導体上へ、エピタキシャル成長法により窒化物半導体を形成し、窒化物半導体の積層構造を形成したことを特徴とする半導体ウェハ。
【請求項９】
上記窒化物半導体の積層構造が、上記混晶バッファ層上に形成した窒化物半導体層と、該窒化物半導体層上に形成した第１導電型の第１のクラッド層と、この第１のクラッド層上に形成した活性層と、この活性層上に形成され、前記第１導電型とは反対の第２導電型の第２のクラッド層とを備えることを特徴とする請求項８に記載の半導体ウェハ。
【請求項１０】
上記窒化物半導体の積層構造が、上記混晶バッファ層上に形成したアンドープ窒化物半導体層と、該窒化物半導体層上に形成したｎ型の窒化物半導体層とを備えることを特徴とする請求項８に記載の半導体ウェハ。
【請求項１１】
上記請求項８〜１０のいずれかに記載の半導体ウェハを用いて形成したことを特徴とする半導体デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低転位な窒化物半導体の製造方法およびそれを用いた半導体ウェハならびに半導体デバイスに関するものである。
【０００２】
【従来の技術】
半導体エピタキシャル膜を得ようとする場合、最も容易な方法としては、成長しようとしている半導体と同一材料からなる単結晶基板を準備し、その上に気相成長する方法が考えられ、実際に色々な材料系で成功している。
【０００３】
しかしながら、窒化ガリウムのように技術的に半導体単結晶基板を得ることが困難であったり、半導体単結晶基板が高価であるため産業的にはコスト面で用いれない等の理由により、異種基板上へ半導体を成長せざるをえない状況が多々存在する。代表例としては、シリコン基板上のＧａＡｓや、サファイア及び炭化珪素基板上のＧａＮや、ＧａＡｓ基板上のＩＩ−ＶＩ族半導体等が知られる。
【０００４】
例えば、窒化ガリウム（ＧａＮ）は、青色から紫外域にかけての短波長発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）等の光デバイスの材料として、あるいは高出力電界効果トランジスタ（ＦＥＴ）や高電子移動度トランジスタ（ＨＥＭＴ）等の電子デバイス用の材料として重要であるが、窒化ガリウムはバルク単結晶基板を得ることができないため、基板材料としてサファイアやＳｉＣ基板が用いられ、この基板上へ、気相成長法（ＶＰＥ法）（有機金属気相成長法（ＭＯＶＰＥ法）を含む）によりＧａＮの成長が行われる。
【０００５】
この様な異種基板上へ半導体を成長した場合、格子不整合、熱膨張係数の不整合、表面エネルギーの不整合等の様々な材料固有の特性の不整合により、成長した半導体エピタキシャル膜中に高密度の転位が導入される。半導体中の転位は、非発光再結合中心、散乱中心として働くため、このような転位を多く含む半導体を用いた光および電子デバイスの特性、安定性、寿命は転位を微量にしか含まないデバイスに比べて極めて劣ったものとなってしまう。
【０００６】
上記ＧａＮや、ＡｌＧａＮ、ＧａＩｎＮなどに代表される窒化物系化合物半導体も、単結晶基板が得られないためサファイアや炭化珪素などの異種基板上に成長が行われることから、同様に、初期の研究においては上述の転位の発生が深刻な問題となっていた。
【０００７】
しかし、近年、ＭＯＶＰＥ法を用いた「２段階成長法」によりこの問題は一部解決された。即ち、サファイア基板上に５００〜６００℃程度の低温でＧａＮあるいはＡｌＮからなる低温バッファ層を成長し、その後、その上に１０００℃程度の温度でＧａＮを成長する方法であり、これにより従来１０１０〜１０１１ｃｍ−２程度であったサファイア上ＧａＮの転位密度を１０８〜１０９ｃｍ−２台に抑制することに成功している（特公平８−８２１７号公報）。
【０００８】
【発明が解決しようとする課題】
しかしながら、窒化物半導体中の転位密度が１０８ｃｍ−２台であっても、窒化物半導体電子デバイスの耐圧低下や光デバイスの寿命短縮などの現象を引き起こす原因となり、これらのデバイスの実用化に対する大きな障害となっている。即ち、窒化物半導体の電子・光デバイスの実用化を達成するためには、窒化物半導体中の更なる転位密度の低減が必要である。ちなみに、窒化物半導体の次世代の製品ターゲットである青紫レーザーダイオードや紫外ＬＥＤの実現のためには、転位密度を１０７ｃｍ−２台以下にすることが要請される。
【０００９】
そこで、本発明の目的は、上記課題を解決し、転位密度の更なる低減を実現する窒化物半導体の製造方法および半導体ウェハならびに半導体デバイスの構造を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１１】
請求項１の発明に係る窒化物半導体の製造方法は、基板上へ窒化物半導体層を形成するに当たり、単結晶の絶縁性基板上に、（ＩｎａＡｌｂＧａｃＮ）ｘＳｉｙ（ａ≧０、ｂ≧０、ｃ≧０、ｘ＞０、ｙ＞０、ａ＋ｂ＋ｃ＝１、ｘ＋ｙ＝１）で表されるＩＩＩ−Ｖ−ＩＶ族混晶バッファ層を、ＩＩＩ族原料およびＶ族原料と、ＩＶ族原料を基板表面に交互に供給することによりエピタキシャル成長し、この混晶バッファ層上に、エピタキシャル成長法により単結晶の結晶構造を有する窒化物半導体層を形成することを特徴とする。
【００１２】
本発明において基板とその上の窒化物半導体層の間に形成されるＩＩＩ−Ｖ−ＩＶ族混晶バッファ層は、一般式、（ＩｎａＡｌｂＧａｃＮ）ｘＳｉｙ（ａ≧０、ｂ≧０、ｃ≧０、ｘ＞０、ｙ＞０、ａ＋ｂ＋ｃ＝１、ｘ＋ｙ＝１）で表される。いくつか例を挙げると、ＩｎＮＳｉ、ＩｎＡｌＮＳｉ、ＡｌＮＳｉ、ＡｌＧａＮＳｉ、ＧａＮＳｉ、ＩｎＧａＮＳｉ、ＩｎＡｌＧａＮＳｉなどである。
【００１３】
請求項２の発明は、請求項１に記載の窒化物半導体の製造方法において、上記基板として、サファイア基板、ＳｉＣ基板、Ｓｉ基板、あるいは、これらの基板上に窒化物半導体層を成長した複合基板を用いることを特徴とする。
【００１４】
請求項３の発明は、請求項１又は２に記載の窒化物半導体の製造方法において、上記バッファ層の混晶半導体層を４００〜１２００℃の温度範囲で成長することを特徴とする。
【００１５】
請求項４の発明は、請求項１〜３のいずれかに記載の窒化物半導体の製造方法において、上記窒化物半導体層を６００〜１２００℃の温度範囲で成長することを特徴とする。転位密度を低減する観点からは、好ましくは９５０〜１１００℃、更に好ましくは１０１０〜１０５０℃の温度範囲で成長する。
【００１６】
請求項５の発明は、請求項１〜４のいずれかに記載の窒化物半導体の製造方法において、上記混晶バッファ層を０．１分子層〜１μｍの厚さで形成することを特徴とする。
【００１７】
請求項６の発明は、請求項１〜５のいずれかに記載の窒化物半導体の製造方法において、上記窒化物半導体層の厚さを０．５〜１０μｍ未満に形成することを特徴とする。これは本発明において好ましい上記窒化物半導体層の厚さである０．５〜５００μｍの範囲のうちの一部を特定したものである。
【００１８】
請求項７の発明は、請求項１〜５のいずれかに記載の窒化物半導体の製造方法において、上記窒化物半導体層の厚さを１０〜５００μｍに形成することを特徴とする。これは本発明において好ましい上記窒化物半導体層の厚さである０．５〜５００μｍの範囲のうちの一部を特定したものである。
【００１９】
請求項８の発明に係る半導体ウェハは、請求項１〜７のいずれかに記載の方法により形成した窒化物半導体上へ、エピタキシャル成長法により窒化物半導体を形成し、窒化物半導体の積層構造を形成したことを特徴とする。これは、基板とその上に形成される窒化物半導体との間に、バッファ層として、（ＩｎａＡｌｂＧａｃＮ）ｘＳｉｙ（ａ≧０、ｂ≧０、ｃ≧０、ｘ＞０、ｙ＞０、ａ＋ｂ＋ｃ＝１、ｘ＋ｙ＝１）で表されるＩＩＩ−Ｖ−ＩＶ族混晶半導体層を形成した構造を持つ半導体ウェハである。基板としては、サファイア基板、ＳｉＣ基板、Ｓｉ基板、あるいは、これらの基板上に窒化物半導体層を成長した複合基板のいずれも使用できる。
【００２０】
この半導体ウェハにおいて、混晶バッファ層上へ形成される窒化物半導体の積層構造（デバイス構造）としては、短波長発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）等の光デバイスの構造の他、高出力電界効果トランジスタ（ＦＥＴ）や高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ・バイポーラ・トランジスタ（ＨＢＴ）等の電子デバイスの構造がある。具体的には、例えばＬＥＤやＬＤなどを製造する場合には、ＡｌＧａＮ、ＩｎＧａＮ、ＧａＮなどを多層に積層し、発光層（活性層）をｎ型クラッド層およびｐ型クラッド層によりはさんだ構造を形成する必要がある。また、ＨＢＴにおいても、ＡｌＧａＮ、ＩｎＧａＮ、ＧａＮなどを多層に積層し、ｎｐｎあるいはｐｎｐ接合を形成する必要がある。
【００２１】
請求項９の発明は、請求項８に記載の半導体ウェハにおいて、上記窒化物半導体の積層構造が、上記混晶バッファ層上に形成した窒化物半導体層と、該窒化物半導体層上に形成した第１導電型の第１のクラッド層と、この第１のクラッド層上に形成した活性層と、この活性層上に形成され、前記第１導電型とは反対の第２導電型の第２のクラッド層とを備えることを特徴とする。これは、短波長発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）等の光デバイスを特定したものである。
【００２２】
請求項１０の発明は、請求項８に記載の半導体ウェハにおいて、上記窒化物半導体の積層構造が、上記混晶バッファ層上に形成したアンドープ窒化物半導体層と、該窒化物半導体層上に形成したｎ型の窒化物半導体層とを備えることを特徴とする。これはＧａＮ系ＨＥＭＴの構造を特定したものである。
【００２３】
請求項１１の発明に係る半導体デバイスは、上記請求項８〜１０のいずれかに記載の半導体ウェハを用いて形成したことを特徴とする。これには、ＬＥＤやＬＤ等の光デバイスだけでなく、ＦＥＴやＨＥＭＴ、ＨＢＴ等の電子デバイスが含まれる。
【００２４】
＜発明の要点＞
本発明者等は、上記課題を解決するべく、上記のＡｌＮ、ＧａＮ低温バッファに代わる新たなバッファ層材料を探索し、鋭意研究努力した結果、図１に示すように、（ＩｎａＡｌｂＧａｃＮ）ｘＳｉｙ（ａ≧０、ｂ≧０、ｃ≧０、ｘ＞０、ｙ＞０、ａ＋ｂ＋ｃ＝１、ｘ＋ｙ＝１）で表されるＩＩＩ−Ｖ−ＩＶ族混晶バッファ層２を、異種単結晶の絶縁性基板１とその上に成長する窒化物半導体層３との間に形成することにより、転位密度を１０８ｃｍ−２より小さくすることが可能であることを見出した。また、この混晶バッファ層の形成は、　ＩＩＩ族原料およびＶ族原料と、ＩＶ族原料を基板表面に交互に供給する事により効果的に実現できることを見出した。
【００２５】
本発明により転位密度を激的に低減できる理由は、ＳｉＣ、Ｓｉ等の異種基板上へ窒化物半導体を成長する場合、異種基板１上にまず上記バッファ層２の混晶半導体を成長しその上に窒化物半導体層３を成長すると、異種基板と窒化物半導体間の歪が効果的に緩和し、結果的に窒化物半導体中の転位が低減するためと考えられる。
【００２６】
また、異種基板上にあらかじめ窒化物半導体層を成長した複合基板上へ窒化物半導体層を成長する場合にも、異種基板の影響により、あらかじめ成長した窒化物半導体は歪んでおり、転位を多く含んでいる。この場合にも、上記バッファ層の混晶半導体層を挿入する事により、その上に成長する窒化物半導体中の歪みが効果的に緩和し、結果的に窒化物半導体中の転位が低減する。
【００２７】
次に、ＩＩＩ族原料およびＶ族原料と、ＩＶ族原料を基板表面に交互に供給する理由は、全ての原料を同時に供給した場合、原料が基板表面に到達する前に原料同士間で反応が生じ、その際の生成物が混晶バッファ層の成長を阻害するため、混晶バッファ層の形成が困難となるためである。
【００２８】
【発明の実施の形態】
次に、本発明による窒化物半導体の製造方法と、これにより得られる半導体ウェハならびに半導体デバイス製造の実施形態について説明する。以下の実施例はＭＯＶＰＥ成長による場合の例であるが、ＨＶＰＥ成長（ハイドライド気相成長）あるいはＭＢＥ成長（分子線エピタキシー）による場合においても同様な結果を得ている。
【００２９】
＜実施例１＞
本実施例においては、基板１としてサファイア基板を用い、これをまず１１００℃で水素雰囲気中でクリーニングした後、その上に混晶バッファ層２として（ＧａＮ）ｘＳｉ１−ｘバッファ層を組成・膜厚を様々に変えて交互供給法（ＩＩＩ族原料およびＶ族原料と、ＩＶ族原料を基板表面に交互に供給する）により成長し、更にその上に窒化物半導体層３として約３μｍのＧａＮ層を、交互供給法ではなく通常のＩＩＩ族原料およびＶ族原料を同時に供給する方法で成長している。
【００３０】
表１に、ＧａＮＳｉバッファ層とＧａＮ層につき、その成長条件である膜厚、ＩＩＩ、Ｖ、ＩＶ族原料の供給レートおよびキャリアガスの種類と量を示す。
【００３１】
【表１】
2004047763.tif 000003
【００３２】
表１に示すように、ＧａＮＳｉバッファ層は、膜厚を０．１分子層〜１μｍの範囲で変更した。このＧａＮＳｉバッファ層の成長中に供給した原料およびキャリアガスの種類と量は、ＩＩＩ族原料であるトリメチルガリウム（ＴＭＧ）を０．０１〜６０（μｍｏｌ／ｍ）、ＩＶ族原料であるテトラエチルシラン（ＴＥＳｉ）を０．０１〜６０（μｍｏｌ／ｍ）、Ｖ族原料であるアンモニアを１０（ｓｌｍ）とし、キャリアガスの水素／窒素の比率を０．３とした。また、このＧａＮＳｉバッファ層上に形成したＧａＮ層は、膜厚を３μｍとし、その成長中に供給した原料およびキャリアガスの種類と量は、ＩＩＩ族原料であるトリメチルガリウムＴＭＧを６６０（μｍｏｌ／ｍ）、Ｖ族原料であるアンモニアを２０（ｓｌｍ）とし、キャリアガスの水素／窒素の比率を０．３とした。そして、成長時の圧力、総ガス流量、温度はＧａＮＳｉバッファ層とＧａＮ層を通じて全て一定として、それぞれ、３００Ｔｏｒｒ、１００ｓｌｍ、１０２５℃である。
【００３３】
なお、本実験に先立ち、約１μｍの（ＧａＮ）ｘＳｉ１−ｘ層をサファイア基板上へ直接に交互供給法により成長し、Ｘ線回折測定により、その組成ｘが、原料ガスの供給レートと供給時間で制御可能であることを見出している。
【００３４】
図２に、膜厚０．１分子層の（ＧａＮ）ｘＳｉ１−ｘ混晶バッファ層を、組成ｘを変えて成長した場合の、その上に成長したＧａＮ層の転位密度（ｃｍ−２）の変化を示す。ＧａＮ組成ｘが０．０１の場合に転位密度が最小の１×１０７ｃｍ−２となっており、また、ＧａＮ組成ｘが０．９においても、従来のＡｌＮあるいはＧａＮ低温バッファ層を用いた２段階成長法によるＧａＮよりも低い値である１０７ｃｍ−２台の転位密度が得られている。
【００３５】
また、図３はＧａＮ組成ｘが０．０１の場合（つまり（ＧａＮ）０．０１Ｓｉ０．９９の混晶バッファ層）の膜厚（ｎｍ）と転位密度（ｃｍ−２）の関係を示したものである。混晶バッファ層の膜厚を０．１分子層程度（０．０２５ｎｍ）とした図２の場合、転位密度の最小が１×１０７ｃｍ−２となっているが、他の膜厚との関係では、図３に示すように、混晶バッファ層の膜厚が１０００ｎｍ以下で転位密度は２×１０８ｃｍ−２以下であり、従来法によるＧａＮバッファ層よりも転位密度が低い。また混晶バッファ層の膜厚が１００ｎｍ以下では転位密度が１×１０８ｃｍ−２以下となる。よって、混晶バッファ層は、０．１分子層〜１０００ｎｍ（１μｍ）の厚さとするのがよく、更には０．１分子層〜１００ｎｍの厚さで形成するのが好ましいことが判る。
【００３６】
＜実施例２＞
本実施例では、基板１として、ＳｉＣ基板上にＧａＮ層を約１μｍ成長した複合基板を用い、この複合基板上へ、実施例１と同様な条件でバッファ層２として（Ｉｎ０．１Ｇａ０．５Ａｌ０．４Ｎ）０．１Ｓｉ０．９混晶バッファ層を１分子層成長し、その上に窒化物半導体層３として、Ａｌ０．１Ｇａ０．９Ｎを約２μｍ成長している。この結果、複合基板の段階では、ＧａＮ層の最表面で転位密度が１×１０９ｃｍ−２であったのが、Ａｌ０．１Ｇａ０．９Ｎの表面では、転位密度が５×１０７ｃｍ−２にまで低減している。
【００３７】
＜実施例３＞
本実施例では、その前提として、実施例１の（ＧａＮ）ｘＳｉ１−ｘ混晶バッファ層のＧａＮ組成ｘが０．０１で、且つ膜厚が０．１分子層の場合において、混晶バッファ層の成長温度を２００〜１３００℃の範囲で変化させた実験を行っている。その結果、混晶バッファ層の成長温度が４００〜１２００℃の範囲内では、転位密度が、従来法によるＧａＮの転位密度以下となった。ことに、成長温度が８００〜１１００℃の範囲内では転位密度は５×１０７ｃｍ−２以下であり、また、１０００〜１０５０℃の範囲内では転位密度は２×１０７ｃｍ−２以下にまで低減された。
【００３８】
＜実施例４＞
本実施例では、その前提として、実施例１の（ＧａＮ）ｘＳｉ１−ｘ混晶バッファ層のＧａＮ組成ｘが０．０１で、且つ膜厚が０．１分子層の場合において、混晶バッファ層上に成長するＧａＮ層の成長温度を２００〜１３００℃の範囲で変化させた実験を行っている。その結果、成長温度が６００〜１２００℃の範囲内では、転位密度が、従来法によるＧａＮの転位密度以下となった。ことに、成長温度が９５０〜１１００℃の範囲内では転位密度は５×１０７ｃｍ−２以下であり、また、１０１０〜１０５０℃の範囲内では転位密度は２×１０７ｃｍ−２以下にまで低減された。
【００３９】
＜実施例５＞
上記実施例１〜４において、窒化物半導体層の膜厚としては０．５μｍ〜５００μｍが好適である。窒化物半導体層の膜厚が０．５μｍ未満の場合には、窒化物半導体の電気的・光学的特性に劣化がみられ、また、窒化物半導体層の膜厚が５００μｍ以上の場合には、成長時間が長くなりすぎる。ことに、窒化物半導体層の膜厚が０．５μｍ〜１０μｍ未満の場合には、低コスト、且つ低転位な窒化物半導体エピタキシャルウェハとして好適であり、また、窒化物半導体層の膜厚が１０μｍ〜５００μｍの場合には、多少ウェハコストは高くなるが、より低転位な窒化物半導体エピタキシャルウェハとして好適である。
【００４０】
＜実施例６＞
図４はＭＯＶＰＥ法を用いて、サファイア基板１１上に、窒化ガリウム系化合物半導体のダブルヘテロ（ＤＨ）構造を積層成長した光放出半導体デバイス用ウェハの例である。このウェハＷは、サファイア基板１１上に、４００〜１２００℃の温度範囲でＧａＮＳｉバッファ層１２を０．１分子層〜１μｍの厚さで形成し、次に６００〜１２００℃の温度範囲でオーミック電極を付けるためのｎ型ＧａＮ層１３を形成し、その上に、ｎ型ＡｌＧａＮクラッド層１４（第１のクラッド層）、ＩｎＧａＮ活性層１５、及びｐ型ＡｌＧａＮクラッド層１６（第２のクラッド層）から成るダブルヘテロ構造を成長した後、ｐ型のＧａＮコンタクト層１７を成長させたものである。
【００４１】
図５は上記半導体ウェハを用いて形成した半導体デバイスの例である。上記ウェハＷの表面の一部を反応性イオンエッチング（ＲＩＥ）法でエッチングして除去し、ｎ型ＧａＮ層１３を露出させた後、ｎ型ＧａＮ層１３の表面にチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造から成るｎ型電極１８を、またｐ型層の表面の一部にはニッケル（Ｎｉ）と金（Ａｕ）の積層構造から成るｐ型電極１９を付けて、ＬＥＤチップ（窒化ガリウム系化合物半導体光放出半導体デバイス）を作製した。
【００４２】
＜実施例７＞
図６はＭＯＶＰＥ法を用いて、サファイア基板２１上に、４００〜１２００℃の温度範囲でＧａＮＳｉバッファ層２２を０．１分子層〜１μｍの厚さで形成し、次に６００〜１２００℃の温度範囲でアンドープＧａＮ層２３を形成し、その上に、ｎ型ＡｌＧａＮ層２４を形成して、ＨＥＭＴ用ウェハを構成した例である。このウェハを用いて作成したＧａＮ系ＨＥＭＴは、ＧａＮＳｉバッファ層２２の働きにより、急峻なヘテロ界面が形成され、これにより高い電流密度が得られる。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、単結晶の絶縁性基板上へ窒化物半導体層を形成するに際し、基板と窒化物半導体層の間に、（ＩｎａＡｌｂＧａｃＮ）ｘＳｉｙ（ａ≧０、ｂ≧０、ｃ≧０、ｘ＞０、ｙ＞０、ａ＋ｂ＋ｃ＝１、ｘ＋ｙ＝１）で表されるＩＩＩ−Ｖ−ＩＶ族混晶バッファ層を、ＩＩＩ族原料およびＶ族原料と、ＩＶ族原料を基板表面に交互に供給することにより形成しているので、従来以上に低転位な窒化物半導体を成長することが可能となる。これは、窒化物半導体層における転位密度を飛躍的に低減して１０７ｃｍ−２台以下にすることが実現できることを意味する。このため、本発明の窒化物半導体の製造方法および半導体ウェハならびに半導体デバイスによれば、次世代の青紫レーザーダイオードや紫外ＬＥＤの実現を可能にすると共に、窒化物半導体電子デバイスの耐圧や光デバイスの寿命などを向上させ、実用に適した電子デバイスや光デバイスを得ることができる。
【図面の簡単な説明】
【図１】本発明の窒化物半導体の構造を示す図である。
【図２】本発明における混晶バッファ層の膜厚が０．１分子層の場合の組成と転位密度の関係を示す図である。
【図３】本発明における窒化物半導体の混晶バッファ層の膜厚と転位密度の関係を示す図である。
【図４】本発明により作成した光デバイス用ウェハの構造を示す断面図である。
【図５】本発明により図４のウェハを用いて作成した光デバイスの構造を示す断面図である。
【図６】本発明により作成したＧａＮ系ＨＥＭＴ用ウェハの構造を示す断面図である。
【符号の説明】
１　基板
２　バッファ層
３　窒化物半導体層
【図１】
2004047763.tif 000004
【図２】
2004047763.tif 000005
【図３】
2004047763.tif 000006
【図４】
2004047763.tif 000007
【図５】
2004047763.tif 000008
【図６】
2004047763.tif 000009