(57)【要約】【課題】ウエハテスト工程での周辺部の半導体素子の良否識別に必要なテスト及びマーキングを必要とせず、組立工程では、周辺部の半導体素子を除外して組立を行う半導体ウエハ及び半導体素子の識別方法を提供する。【解決手段】所定の素子パターンを有する複数の半導体素子が整列状態で形成された半導体ウエハであって、半導体ウエハの外周部から所定の範囲内の半導体素子上に、検出用パターンが形成しておく。この検出用パターンが形成された半導体素子は、ウエハテスト工程あるいは組立工程において、特性テストあるいは組立の対象とされない。【選択図】  図１
2004303907.tif 000002
【特許請求の範囲】
【請求項１】
所定の素子パターンを有する複数の半導体素子が整列状態で形成された半導体ウエハであって、該半導体ウエハの外周部から所定の範囲内の半導体素子上に、前記所定の素子パターンの代わりに検出用パターンが形成されていることを特徴とする半導体ウエハ。
【請求項２】
所定の素子パターンを有する複数の半導体素子が整列状態で形成された半導体ウエハの外周部から所定の範囲内の半導体素子上に、前記所定の素子パターンの代わりに検出用パターンが形成された半導体ウエハのテストあるいは組立工程において、前記半導体素子上に形成されているパターンが、前記素子パターン、あるいは前記検出用パターンのいずれかであるかを識別し、前記検出用パターンのときは、該半導体素子をテストあるいは組立の対象としないことを特徴とする半導体素子の識別方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハのウエハテスト工程あるいはダイボンディング等の組立工程において、半導体ウエハ周辺部の半導体素子をテストあるいは組立の対象から除外することができる半導体ウエハ及び半導体素子の識別方法に関する。
【０００２】
【従来の技術】
半導体ウエハの周辺部（半導体ウエハの外周部から所定の範囲内）に形成される半導体素子は、ウエハプロセスの段階でマスキング時のクランプ等によってパターン形成不良となるもの、半導体ウエハの外周部が面取りされているため特性不良となるもの、ウエハの外周部が円弧であるため、所定の形状が形成されず外形不良となるものなどがある。一般にこれらの半導体素子を不良品と識別する方法として、ウエハテスト工程で一つ一つ半導体素子の特性テストを行い、不良品にインクを用いて不良マークを付し、その後のダイボンディングの際には、インキングされた不良マークを検出して組立から除外していた。しかしこの方法では、ウエハテスト工程において全ての半導体素子の特性テストを行い、不良品と識別された半導体素子に不良マークをインキングする必要があり、特性テスト及び不良マークのインキングに長時間を要していた。
【０００３】
また、予め半導体ウエハの周辺部を不良品として識別するように不良領域を設定しておくことも可能であるが、半導体ウエハの中心と不良領域を設定する中心とにずれが生じたり、スプレッドシートに貼り付けた後のずれによって、不良品を組立てしまうという問題があった。
【０００４】
これらの問題に対し、特に前記不良原因のうち後者の外形不良に関して、特開昭５６−９８８３５号公報に以下の技術が開示されている。即ち、テスト工程で付された不良マークをダイボンディング工程で検出する時間の短縮を目的としており、半導体素子（方形ペレット）が所定の外形状を有しているか否かを優先的に検出することにより、これを原因とする半導体素子の不良マーク検出の時間を省略する技術が提案されている。
【０００５】
詳しくは、ＴＶモニターに投影した半導体素子を四隅部と中央部とに区画し、四隅部と中央部をそれぞれ独立して二値化信号で走査する。ここで、四隅部の検出を優先し、四隅部の検出結果に基づいて外形不良と推定される半導体素子がある場合、これを飛び越えて次の半導体素子の四隅部検出に移行する。予め記憶してある半導体素子の位置情報から次の半導体素子も外形不良と推定される場合は、さらに次へと移行する。外形が良品と認められる半導体素子では、中央部の走査で不良マークの有無を検出し良否判定を行う。このように、外形不良とみなされる半導体素子がある場合、不良マーク検出の工程を省略することにより、半導体ウエハ全体の認識時間を短縮できるという技術である。
【０００６】
【特許文献１】
特開昭５６−９８８３５号公報
【０００７】
【発明が解決しようとする課題】
このように、従来の方法では良品と不良品を識別するため、ウエハテスト工程での周辺部の特性テストと、不良マークのマーキングは必須であり、それに要する時間が長くなるという問題点があった。また上記公知例に開示された方法では、不良マークの検出工程は省略できるが、ウエハテスト工程での周辺部の特性テストと不良マークのマーキングを省略することはできなかった。本発明は上記問題点を解消し、ウエハテスト工程での周辺部の半導体素子の良否識別に必要な特性テスト及び不良マークのマーキングを必要とせず、組立工程では、周辺部の半導体素子を除外して組立を行うことができる半導体ウエハ及び半導体素子の識別方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本願第１の発明の半導体ウエハは、所定の素子パターンを有する複数の半導体素子が整列状態で形成された半導体ウエハであって、該半導体ウエハの外周部から所定の範囲内の半導体素子上に、前記所定の素子パターンの代わりに検出用パターンが形成されていることを特徴とするものである。
【０００９】
また本願第２の発明の半導体素子の識別方法は、所定の素子パターンを有する複数の半導体素子が整列状態で形成された半導体ウエハの外周部から所定の範囲内の半導体素子上に、前記所定の素子パターンの代わりに検出用パターンが形成された半導体ウエハのテストあるいは組立工程において、前記半導体素子上に形成されているパターンが、前記素子パターン、あるいは前記検出用パターンのいずれかであるかを識別し、前記検出用パターンのときは、該半導体素子をテストあるいは組立の対象としないことを特徴とするものである。
【００１０】
【発明の実施の形態】
以下、本発明の半導体ウエハを用いた半導体素子の識別方法について説明する。図１は本発明の実施形態を説明する半導体ウエハで、多数の半導体素子１が整列状態で形成されている。図１に示すように半導体ウエハ周辺部の半導体素子２はウエハプロセスの段階で、マスキング時のクランプ等によってパターン形成不良となるものや、半導体ウエハの外周部が円弧であるため、所定の半導体素子外形状が得られずに外形不良となるものが多く、不良品となる確率が非常に高い。本発明は、これら全てを不良品として識別するため、良品の素子パターンとは別の検出用パターンを形成するように構成したものである。
【００１１】
本発明の半導体ウエハの検出用パターンは、一例として、製造工程において上層に形成されるアルミニウム等の配線パターンの代わりに形成すると良い。ウエハテスト工程においては、検出用パターンを有する半導体素子は、特性テストや不良マークのインキングを行わない。ダイボンディングやフリップチップボンディングなど組立工程では、検出用パターンを識別し、検出用パターンが形成された半導体素子は、組立の対象としない。なお、半導体ウエハ上の半導体素子の配線パターンと検出用パターンの形成は、ウエハプロセスのアルミニウムの配線パターンマスク等を変更することで可能である。即ち、予め設定された半導体ウエハ周辺部に配線パターンの代わりに検出用パターンを形成したマスクを使用して、通常のホトリソグラフ法により、配線パターンと検出用パターンを同時に形成することができる。
【００１２】
また検出用パターンは、配線パターンに限らず、半導体素子を形成するための別の素子パターンの代わりに形成することができる。しかし、最上層のパターン、即ち配線パターンで形成すると、識別が容易となり好ましい。
【００１３】
図２は半導体ウエハに形成された配線パターン３の一例を示す。図３は半導体ウエハの周辺部に形成された検出用パターン４の一例を示す。図３に示す検出用パターン４は、ボンディングパッドの領域を除いて配線領域全面をアルミニウム導体で覆うパターンとなっている。なお検出用パターンは、検出方法に応じて適宜設定すれば良く、例えば検出方法としてＴＶモニターなどで半導体素子表面を走査する場合は、配線領域全面を検出用パターンで覆う必要はなく、検出対象である走査領域全面のみをカバーしておれば良い。
【００１４】
【発明の効果】
以上説明したように、本発明の半導体ウエハは、外周部から所定の範囲内にある半導体素子上に、素子パターンとは異なる検出用パターンを形成しているため、検出用パターンを検出するだけで、検出用パターンが形成された半導体素子を排除できる。したがって、ウエハテスト工程での特性テスト及び不良マークのマーキングを必要としないため、製造工程に要する時間を大幅に短縮することができる。特に本発明は、チップサイズが小さく周辺部の半導体素子の数が多い場合に、時間短縮の効果が大きい。
【００１５】
また、通常の半導体ウエハでは、周辺部の半導体素子が不良品である場合、マーキングしたインクがかすれてしまい、二値化信号による判定法では識別できずに組立をしてしまう場合があるが、検出用パターンを形成しているため識別ミスがなくなり不良品の市場流出を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明する半導体ウエハである。
【図２】半導体ウエハに形成される配線パターンの一例である。
【図３】半導体ウエハ周辺部に形成される検出用パターンの一例である。
【符号の説明】
１：周辺部の半導体素子
２：半導体素子
３：配線パターン
４：検出用パターン
【図１】
2004303907.tif 000003
【図２】
2004303907.tif 000004
【図３】
2004303907.tif 000005