(57)【要約】【課題】高周波集積回路での受動素子間の高周波電力の漏洩を確実に防止することができる高周波集積回路用基板を提供する。【解決手段】シリコン基板２の上面にシリコン酸化膜４を介して抵抗素子５Ａを形成し、この抵抗素子５Ａを埋設する誘電体層６に抵抗素子５Ａの周囲を囲むガードリング１０を形成する。このガードリング１０は誘電体層６の上面に平面から見て抵抗素子５Ａを囲むように方形枠状に配設した帯状導電体１１と、この帯状導電体１１とシリコン基板２間を導通するビアホール１２とで構成され、帯状導電体１１を、ストッパ用配線１４を介してグランド層３に接続する。【選択図】    図１
2004363470.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に抵抗素子等の受動素子及び能動素子等を形成した高周波集積回路用基板において、前記受動素子の周囲に前記半導体基板表面部を通る高周波電力の漏れ分を抑制するストッパを形成したことを特徴とする高周波集積回路用基板。
【請求項２】
半導体基板上に高周波信号を通過させる配線を形成した高周波集積回路用基板において、前記半導体基板表面との距離が小さい配線の周囲に前記半導体基板表面部を流れる高周波電力の漏れ分を抑制するストッパを形成することを特徴とする高周波集積回路用基板。
【請求項３】
前記ストッパは、高周波電力の漏れを抑制する対象物形成層を含む金属配線層及びポリシリコン層の少なくとも一方に形成した帯状導電体と、該帯状導電体と前記半導体基板表面部との間を導通する多数のビアホールとで構成されていることを特徴とする高周波集積回路用基板。
【請求項４】
前記帯状導電体は多層の配線を重ねて配線の電気抵抗を減少させた構成を有することを特徴とする請求項３に記載の高周波集積回路用基板。
【請求項５】
前記配線のうち電源ラインとして使用する配線の配線幅を通常配線幅に比較して広く設定し、且つ電源ラインと半導体基板との距離を通常の距離と比較して小さく設定することにより電源ラインと基板間の容量を増加させることを特徴とする請求項２に記載の高周波集積回路用基板。
【請求項６】
前記ストッパは、低ノイズで且つ高周波インピーダンスが低く、一定電位のストッパ用配線に接続されていることを特徴とする請求項１乃至４の何れかに記載の高周波集積回路用基板。
【請求項７】
前記ストッパにはキャパシタ及びインダクタを接続し、キャパシタ、インダクタ及びストッパで要除去周波数を通過させるフィルタを構成したことを特徴とする請求項１乃至４の何れかに記載の高周波集積回路用基板。
【請求項８】
前記ストッパ用配線はグランドラインであることを特徴とする請求項５記載の高周波集積回路用基板。
【請求項９】
前記ストッパ用配線は、グランドライン及びシールドラインとは分離された専用配線であることを特徴とする請求項５記載の高周波集積回路用基板。
【請求項１０】
前記ストッパ用配線は、基板内に形成されたキャパシタを介して接地されていることを特徴とする請求項５乃至７の何れかに記載の高周波集積回路用基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波信号の増幅等を行う高周波集積回路に使用する高周波集積回路用基板の改良に関する。
【０００２】
【従来の技術】
一般に、高周波回路においては、入出力端子から入力されるノイズ対策が重要であり、このノイズ対策として従来、半導体集積回路の主要回路が形成されるコア部で、入力されるノイズが回路の誤動作や素子の破壊の原因となるラッチアップのトリガーとなることから、コア部及び外部間のインタフェース回路となる内部にトランジスタを形成した複数の入出力回路部の周囲にガードリングを形成してラッチアップの発生を防止することが提案されている（例えば特許文献１参照）。
【０００３】
【特許文献１】
特開平１１−１４５３０８号公報（第１頁〜第６頁、図１）
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来例にあっては、入出回路から入力されるノイズで発生したキャリアが半導体基板を移動してもガードリングで吸収して、ＩＣ内部にチッチアップのトリガーとなるキャリアの到達をなくし、ラッチアップを防ぐことができ、外部ノイズの影響を排除できるものであるが、高周波集積回路では、抵抗などの受動素子部分で発生する高周波電力の回路間の漏れが大きな問題となる。特に、ゲインの高い増幅段の受動素子間で信号の漏れがあるとその漏れ量が微小（例えば−１５ｄＢ程度）でも発振やゲイン低下を引き起こすことになり、この高周波信号の回路間の漏れについては対処できないという未解決の課題がある。
【０００５】
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、高周波集積回路での高周波電力の漏洩を確実に防止することができる高周波集積回路用基板を提供することを目的としている。
【０００６】
【課題を解決するための手段】
第１の技術手段は、半導体基板上に抵抗素子等の受動素子を形成した高周波集積回路用基板において、前記受動素子の周囲に前記半導体基板表面部を通る高周波電力の漏れ分を抑制するストッパを形成したことを特徴としている。
この第１の技術手段では、高周波集積回路用基板において、半導体基板上に形成された抵抗素子、コンデンサ、コイル等の受動素子の周囲にストッパを形成することにより、この受動素子から半導体基板の表面部を通って漏洩する高周波電力を吸収して隣接する受動素子や能動素子に影響を与えることを確実に防止することができる。
【０００７】
本発明者は、高周波集積回路用基板について種々のシミュレーションを行った結果、高周波集積回路用基板においては、受動素子間の信号の漏洩は次のようなルートで生じていることが判明した。図２にその概略図を示す。半導体基板２上にＳｉＯ２  で形成される絶縁層４を介してポリシリコン等で構成される抵抗層５Ａ，５Ｂを形成するようにしているが、この抵抗層５Ａ，５Ｂと半導体基板２の間に寄生容量ＣＡ，ＣＢが形成される。この寄生容量ＣＡ，ＣＢを通して抵抗層５Ａ，５Ｂから半導体基板２に漏洩した電力の一部は半導体基板２を貫通してこの基板の下の金属ＧＮＤに到達し、半導体基板２上の他受動素子に漏洩することはない。しかし残りの電力は、半導体基板２の表層抵抗成分ＲＣを通して隣接する抵抗などの受動素子の下に到達し、この電力が前記寄生容量ＣＡ，ＣＢを通して前記隣接する抵抗などの受動素子に漏洩する。この高周波電力の漏洩分を受動素子の周囲に設けたガードリングに相当するストッパで吸収することにより、発振やゲイン低下を確実に防止することができる。
【０００８】
また、上記漏洩は一般的な受動素子間だけでなく金属配線間においても発生する。そこで、半導体基板上に高周波信号を通過させる配線を形成した高周波集積回路用基板において、前記半導体基板表面との距離が小さい配線の周囲に前記半導体基板表面部を流れる高周波電力の漏れ分を抑制するストッパを形成することを特徴としている。これを第２の技術手段とする。
【０００９】
この第２の技術手段では、高周波集積回路用基板において、半導体基板上に形成された配線の周囲にストッパを形成することにより、この受動素子から半導体基板の表面部を通って漏洩する高周波電力を吸収して隣接する受動素子や能動素子に影響を与えることを確実に防止することができる。
さらに、第３の技術手段は、第１又は第２の技術手段において、前記ストッパが、高周波電力の漏れを抑制する対象物形成層を含む金属配線層及びポリシリコン層の少なくとも一方に形成した帯状導電体と、該帯状導電体と前記対象物形成層の下面との間を導通する多数のビアホールとで構成されていることを特徴としている。
【００１０】
この第３の技術手段では、ストッパが帯情報導電体とビアホールとで形成されているので、高周波電力の漏れを抑制する対象物の周囲に容易に形成することができる。
さらにまた、第４の技術手段は、前記帯状導電帯は多層の配線を重ねることにより配線の電気抵抗を小さくすることを特徴としている。
この第４の技術手段では、また帯状導体が多層の配線を重ね、各層間にビアホールを設けることで形成されているので、多層使うことによりに配線のもつ抵抗を小さくでき、これによって後述のフィルタのＱを高くできる。
【００１１】
なおさらに、第５の技術手段は、第２の技術手段において、前記配線のうち電源ラインとして使用する配線の配線幅を通常配線幅に比較して広く設定し、且つ電源ラインと半導体基板との距離を通常の距離と比較して小さく設定することにより電源ラインと基板間の容量を増加させることを特徴としている。
この第５の技術手段では、電源ラインの配線幅を通常配線幅に比較して広く設定、且つ電源ラインと半導体基板との距離を通常の距離と比較して小さく設定することにより、配線と半導体基板との間の寄生容量を増やして、電源に乗った高周波ノイズを半導体基板に流す一方、電源ラインの周囲の半導体基板上にはストッパが形成されているので、このストッパによって半導体基板に流れた高周波ノイズが他の回路等に流れ込むことを確実に防止することができる。場合によっては電源ラインと増幅回路の間に１００Ω程度の抵抗を挿入することも、電源ラインと半導体基板の間に形成された容量と対になりＲＣローパスフィルタが形成され、ノイズが除去され有効である。
【００１２】
また、第６の技術手段は、第１乃至第５の技術手段の何れかにおいて、前記ストッパが、低ノイズで且つ高周波インピーダンスが低く、一定電位のストッパ用配線に接続されていることを特徴としている。
この第６の技術手段では、ストッパを低ノイズで且つ高周波インピーダンスが低く、一定電位のストッパ用配線に接続されているので、抵抗等の能動素子や配線などから漏洩する高周波電力を確実に吸収することができる。
さらに、第７の技術手段は、第１乃至第４の何れかの技術手段において、前記ストッパにはキャパシタ及びインダクタを接続し、キャパシタ、インダクタ及びストッパで要除去周波数を通過させるフィルタを構成したことを特徴としている。
【００１３】
この第７の技術手段では、キャパシタにインダクタを接続することにより、キャパシタ、インダクタ及びストッパで要除去周波数を通過させるバンドパスフィルタ、ハイパスフィルタ、ローパスフィルタ等のフィルタを構成して、除去が必要な高周波電力を正確に吸収することができる。このとき、前記多層帯状導体を用いれば、この内部抵抗が小さくなり、フィルタにおいてより高い共振のＱを得ることができ有利である。
【００１４】
さらにまた、第８の技術手段は、第１乃至第４の技術手段において、前記ストッパ用配線がグランドラインであることを特徴としている。
この第８の技術手段では、ストッパ用配線がグランドラインであるので、別途専用配線を設けることなく、漏洩した高周波電力を確実に吸収することができる。
【００１５】
なおさらに、第９の技術手段は、第５の技術手段において、前記ストッパ用配線が、グランドライン及びシールドラインとは分離された専用配線であることを特徴としている。
この第９の技術手段では、ストッパ用配線をグランドラインやシールドラインとは分離された専用配線としたので、漏洩する高周波電力に確実に吸収可能な電位を任意に設定することができる。
【００１６】
また、第１０の技術手段は、第５乃至第７の技術手段の何れかにおいて、前記ストッパ用配線は、基板内に形成されたキャパシタを介して接地されていることを特徴としている。
この第１０の技術手段では、ストッパ用配線がキャパシタを介して接地されているので、高周波的に低インピーダンスとすることができ、漏洩する高周波電力をより確実に吸収することができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明の一実施形態を示す高周波回路用基板を示す図であって、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線上の断面図である。
図中、１は高周波集積回路用基板であって、半導体基板としてのシリコン基板２を有する。このシリコン基板１の下面にはグランド層３が形成され、上面にはシリコン酸化膜（ＳｉＯ２  ）４を介してポリシリコン等で形成された受動素子としての２つの抵抗素子５Ａ及び５Ｂが平行に形成されている。ここで、シリコン酸化膜４及び抵抗素子５Ａ，５Ｂは、図１（ａ）に示すように、所定幅で前後方向に延長して長方形に形成されている。
【００１８】
そして、シリコン酸化膜４及び抵抗素子５Ａ，５Ｂが有機高分子層間膜（例えばＢＣＢ：Ｂｅｎｚｏ−Ｃｙｃｌｏ−Ｂｕｔｅｎｅ）  で構成される誘電体層６で覆われ、この誘電体層６の上面に同様の誘電体層７が形成されている。
そして、誘電体層７の上面における抵抗素子５の前後端部に対応する位置に夫々アルミニウム配線８ａ及び８ｂが形成され、これらアルミニウム配線８ａ及び８ｂと抵抗素子５との間に、両者間を導通する少なくとも内周面に導電体を有する２つのビアホール９ａ及び９ｂが形成されている。
【００１９】
また、抵抗素子５Ａ，５Ｂの周囲にストッパとしてのガードリング１０が配設されている。このガードリング１０は、誘電体層６の上面に、平面から見て抵抗素子５に対して所定間隔を保ってその全周を囲むように方形枠状に形成された帯状導電体としてのアルミニウム配線１１と、このアルミニウム配線１１の下側にシリコン基板２に達して形成された少なくとも内周面に導電体を有する多数のビアホール１２とで構成されている。
【００２０】
そして、ガードリング１０を構成するアルミニウム配線１１が誘電体層６の上面に形成された、少なくとも内周面に導電体を形成したビアホール１３を介してグランド層３に導通されたストッパ用配線１４に導通されている。
次に、上記実施形態の動作を説明する。
今、一方のアルミニウム配線８ａを通じて数ＧＨｚ程度の高周波電力を抵抗素子５Ａに供給し、抵抗素子５Ａで電圧降下された高周波電力をアルミニウム配線８ｂに出力するものとすると、抵抗素子５Ａでは、入力された高周波電力の漏洩分が、前述した図２に示すように、シリコン酸化膜４に発生する寄生容量ＣＡ  及びＣＢ  とシリコン基板２の表面及びグランド層３間の抵抗ＲＡ  及びＲＢ  を通じてグランド層３に流れることになるが、このときに抵抗素子５Ａ及び５Ｂ間の電磁界的結合によりシリコン基板２の表面に形成される抵抗ＲＣ  が抵抗ＲＡ  及びＲＢ  より小さい値となるために、高周波電力の漏洩分がシリコン基板２の表層部を通って、隣接する抵抗素子５Ｂ等に向かうことになる。
【００２１】
しかしながら、図１（ｂ）に示すように、抵抗素子５Ａの全周にはガードリング１０が形成され、このガードリング１０がストッパ用配線１４を介してグランド層３に導通されているので、抵抗素子５Ａから漏洩した高周波電力成分がシリコン基板２の表層部を通って隣接する素子側に流れると、これがガードリング１０のビアホール１２を通じてアルミニウム配線１１に流れ、このアルミニウム配線１１からストッパ用配線１４を介してグランド層３に流れることになり、抵抗素子５Ａから漏洩してシリコン基板２の表層部を通って流れる高周波電力成分の殆どがガードリング１０で吸収されることになり、隣接する抵抗素子５Ｂには漏洩した高周波電力成分が到達することを確実に防止することができ、漏洩した高周波電力成分によって発振やゲイン低下が引き起こされることを確実に阻止することができる。
【００２２】
同様に、抵抗素子５Ｂに高周波電力が通電された場合にも同様であり、この抵抗素子５Ｂから漏洩した高周波電力成分がその周囲に配設されたガードリング１０によって吸収されて、隣接する素子に到達することが確実に防止される。
なお、上記実施形態においては、隣接する抵抗素子５Ａ及び５Ｂの周囲に夫々ガードリング１０を形成した場合について説明したが、これに限定されるものではなく、図３に示すように、抵抗素子５Ａ及び５Ｂ間のガードリング１０については１つのガードリングで共用するようにしてもよい。
【００２３】
また、上記実施形態においては、抵抗素子５Ａ，５Ｂが隣接して形成されている場合について説明したが、これに限定されるものではなく、１つの抵抗素子と他の素子とが隣接している場合でもよく、この場合にも少なくとも高周波電力の漏洩を生じる対象物にガードリングを形成すればよいものである。
さらに、上記実施形態においては、受動素子として抵抗素子５Ａ，５Ｂを適用した場合について説明したが、これに限定されるものではなく、図４に示すように、誘電体層５の上下面に電極を形成してコンデンサ１５を形成したり、図５に示すように、誘電体層５の上面に渦巻きパターンのコイル１６を形成したりした場合でも、これらコンデンサ１５及びコイル１６の周囲にガードリング１０を配設することにより、コンデンサ１５から漏洩する高周波電力成分やコイル１６よって発生する渦電流がシリコン基板２の表面層に沿って流れたときに、これらをガードリング１０で吸収して隣接する素子への到達を確実に防止することができる。
【００２４】
さらに、受動素子に限らず、シリコン基板２に近い位置に配設した配線についても同様の対策が必要であるので、図６（ａ），（ｂ）に示すように、シリコン基板２の上面に比較的薄い誘電体層５が形成され、この誘電体層５の上面にアルミニウム配線１８が形成されている場合には、誘電体層５の上側に形成した誘電体層６の上面にアルミニウム配線１８に沿って延長する帯状導電体としてのアルミニウム配線１９とこのアルミニウム配線１９とシリコン基板２との間を導通させるビアホール２０とでストッパ２１を形成し、このストッパ２１をストッパ用配線２２、ビアホール２３を通じてグランド層３に接続することにより、アルミニウム配線１８を流れる高周波電力の漏洩成分がシリコン基板２の表層面に沿って隣接する素子側に流れたときに、これをストッパ２１で確実に吸収し、隣接する他の素子への影響を確実に阻止して、発振やゲイン低下を確実に防止することができる。
この場合に、アルミニウム配線１８が電源ラインである場合には、その線幅を通常のアルミニウム配線の線幅より大幅に広く設計し、且つアルミニウム配線１８とシリコン基板との距離を通常のアルミニウム配線の距離と比較して小さく設定することにより、アルミニウム配線１８とシリコン基板２との間の寄生容量を増やして電源に乗った高周波ノイズをシリコン基板２に流すことができる一方、アルミニウム配線１８からシリコン基板２に流れた高周波ノイズをストッパ２１で完全に吸収して、隣接する他の素子への影響を完全にシャットアウトすることができる。場合によっては電源ラインと増幅回路の間に１００Ω程度の抵抗を挿入することも、電源ラインと半導体基板の間に形成された容量と対になりＲＣローパスフィルタが形成され、ノイズが除去され有効である。
【００２５】
さらにまた、上記実施形態においては、ガードリング１０を接続するストッパ用配線１４をグランド層３に接続した場合について説明したが、これに限定されるものではなく、シールドラインに接続するようにしてもよく、さらには、図７に示すように、グランドラインやシールドラインと分離したノイズのない一定電位で且つ高周波インピーダンスが低い専用配線１７に接続するようにしてもよく、この場合には高周波電力の漏洩成分をより確実に吸収することが可能となる。
【００２６】
この場合、専用配線１７を高周波集積回路基板１内に形成した一端が接地されたキャパシタに接続することにより、高周波的に低インピーダンスとして漏洩する高周波電力をより確実に吸収することができる。
このように、専用配線１７をキャパシタに接続する場合には、キャパシタ荷インダクタを接続することにより、図１７の右側に等化回路で示すように、ＬＣバンドパスフィルタ１９を構成し、その共振周波数を、専用配線１７を通じて吸収したい要除去周波数に設定することにより、所望の周波数帯の高周波電力の漏洩成分のみを確実に除去することが可能となる。ここで、ＬＣバンドパスフィルタ１９は、例えばコンデンサＣ１とコイルＬ１とからなる入力側のＬＣ並列共振回路と、コンデンサＣ２とコイルＬ２とからなる出力側のＬＣ並列共振回路とを形成し、両ＬＣ並列共振回路が結合コンデンサＣ３とコイルＬ１及びＬ２との間の相互インダクタンスＭとを介して結合された構成を有するが、この構成に限定されるものではなく、他の任意のバンドパスフィルタを適用することができる。
【００２７】
ここで、専用配線１７を図７に示すように、層間絶縁膜１５及び１６を設けて、２層以上の多層構造とし、各層の配線１７ａ，１７ｂ間をビアホール１８ａ，１８ｂで接続する構成とすることにより、専用配線１７の内部抵抗が小さくなり、フィルタにおいてより高い共振のＱを得ることができ有利である。
なお、形成するフィルタとしては、バンドパスフィルタに限らず、ハイパスフィルタあるいはローパスフィルタを構成して、所望の周波数帯の高周波電力の漏洩分を除去するようにしてもよい。
【００２８】
なおさらに、上記実施形態においては、帯状導電体を構成するアルミニウム配線１１を１層構造とした場合について説明したが、これに限定されるものではなく、図７における専用配線１７と同様にアルミニウム配線１１を多層構成として、内部抵抗を減少させるようにしてもよい。
また、上記実施形態においては、誘電体層５及び６として有機高分子層間膜ＢＣＢを適用した場合について説明したが、これに限定されるものではなく、ポリイミドなどの有機系材料で層間膜を形成するようにしてもよい。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す高周波集積回路基板を示す図であって、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図２】本発明の原理を説明する模式図である。
【図３】上記実施形態の変形例を示す平面図である。
【図４】本発明の変形列を示す断面図である
【図５】本発明の他の変形例を示す平面図である。
【図６】本発明の更に他の変形例を示す図であって、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線断面図である。
【図７】本発明のなお更に他の変形例を示す断面図である。
【符号の説明】
１…高周波集積回路基板、２…シリコン基板、３…グランド層、４…シリコン酸化膜、５Ａ，５Ｂ…抵抗素子、６，７…誘電体層、８ａ，８ｂ…アルミニウム配線、９ａ，９ｂ…ビアホール、１０…ガードリング、１１…アルミニウム配線、１２…ビアホール、１４…ストッパ用配線、１５…コンデンサ、１６…コイル、１８…アルミニウム配線
【図１】
2004363470.tif 000003
【図２】
2004363470.tif 000004
【図３】
2004363470.tif 000005
【図４】
2004363470.tif 000006
【図５】
2004363470.tif 000007
【図６】
2004363470.tif 000008
【図７】
2004363470.tif 000009