(57)【要約】【課題】半導体素子を有する層としてＡｌＧａＡｓ系のものを用いた場合に、より良好な選択比を確保することができるようにした、半導体装置の製造方法、及び半導体素子部材、電気光学装置、電子機器を提供する。【解決手段】基板１０上に犠牲層１１を介して半導体素子１３を有した機能層１２を形成し、犠牲層１１をエッチングすることによって機能層１２を基板１０から剥離する工程を備えた、半導体装置の製造方法である。犠牲層１１としてＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層を形成し、機能層１２をＡｌ（ｘ２）Ｇａ（１−ｘ２）Ａｓ系の半導体層（ただし、ｘ１＞ｘ２とする）から形成し、犠牲層１１のエッチング液として濃度が５重量％以下、０．０１重量％以上の塩酸またはフッ酸を用い、エッチング液による犠牲層１１のエッチングを、犠牲層１１に光を照射しつつ行うようにした。【選択図】　　　図５
2004047691.tif 000002
【特許請求の範囲】
【請求項１】
基板上に犠牲層を介して半導体素子を有した機能層を形成し、前記犠牲層をエッチングすることによって前記機能層を該基板から剥離する工程を備えた、半導体装置の製造方法において、
前記犠牲層としてＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層を形成し、
前記機能層をＡｌ（ｘ２）Ｇａ（１−ｘ２）Ａｓ系の半導体層（ただし、ｘ１＞ｘ２とする）から形成し、
前記犠牲層のエッチング液として濃度が５重量％以下、０．０１重量％以上の塩酸またはフッ酸を用い、
前記エッチング液による前記犠牲層のエッチングを、該犠牲層に光を照射しつつ行う
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記のＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層からなる犠牲層におけるｘ１と、前記のＡｌ（ｘ２）Ｇａ（１−ｘ２）Ａｓ系の半導体層からなる機能層におけるｘ２とが、ｘ１−ｘ２≧０．１の関係を満足する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記のＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層からなる犠牲層におけるｘ１が、０．９５以上である
ことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記のＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層からなる犠牲層におけるｘ１が、１．０である
ことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記基板における前記機能層側の面にフィルムを貼り付けておき、その状態のもとで、前記基板における前記半導体素子を有した機能層を、該基板から剥離する
ことを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記半導体素子は、発光ダイオード、面発光レーザ、フォト・ダイオード、高電子移動度トランジスタ、インダクター、キャパシター、抵抗及びヘテロバイポーラ・トランジスタの内の少なくとも一つを有する
ことを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記機能層側に分離溝を形成しておき、その状態のもとで前記犠牲層をエッチングし、前記基板から前記機能層を剥離する、
ことを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記分離溝は、ドライエッチング及びウエットエッチングのいずれかの方法で形成される
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記分離溝は、少なくとも前記犠牲層に到達する深さを有する
ことを特徴とする請求項７又は８記載の半導体装置の製造方法。
【請求項１０】
前記分離溝に前記エッチング液を注入し前記犠牲層をエッチングすることにより、前記機能層を前記基板から剥離する、
ことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記基板から剥離された半導体素子を有する機能層を、前記基板とは異なる第２基板に接合する
ことを特徴とする請求項１〜１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記基板とは異なる第２基板が、シリコン、石英、サファイヤ、金属、セラミックス及びプラスチックフィルムのいずれかからなる基板である
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記基板とは異なる第２基板に接合された前記機能層の半導体素子を、該第２基板上に形成された回路と接続する
ことを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
【請求項１４】
請求項１〜１３のいずれかに記載の製造方法によって得られた半導体装置を備えた
ことを特徴とする半導体素子部材。
【請求項１５】
請求項１〜１４のいずれかに記載の製造方法によって得られた半導体装置を備えた
ことを特徴とする電気光学装置。
【請求項１６】
前記電気光学装置は、マトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線とデータ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極とを有する
ことを特徴とする請求項１５記載の電気光学装置。
【請求項１７】
前記電気光学装置は、発光素子を有する
ことを特徴とする請求項１５記載の電気光学装置。
【請求項１８】
請求項１５〜１７のいずれかに記載の電気光学装置を備えた
ことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、及びこの製造方法によって得られた半導体装置を備えた半導体素子部材、電気光学装置、及び電子機器に関する。
【０００２】
【従来の技術】
シリコン半導体基板上に、ガリウム・ヒ素系（ＧａＡｓ系）やアルミニウム・ガリウム・ヒ素系（ＡｌＧａＡｓ系）等の面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、又は高電子移動度トランジスタ（ＨＥＭＴ）などを設けたり、液晶ディスプレイ（ＬＣＤ）の各画素の薄膜トランジスタ（ＴＦＴ）の代わりに微小シリコントランジスタをガラス基板へ貼り付けるというような、半導体素子を材質の異なる基板上に形成する技術が考えられている。
【０００３】
このような材質の異なる半導体を有する集積回路としては、オプトエレクトロニクス集積回路（ＯＥＩＣ）が挙げられる。オプトエレクトロニクス集積回路は、光による入出力手段を備えた集積回路であり、集積回路内での信号処理は電気信号を用いて行うものの、集積回路の外との入出力については光信号を用いて行うよう構成されたものである。
【０００４】
ところで、コンピュータでは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、バスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。これを実現するためには、シリコンで作られる集積回路に微小な発光・受光素子を内蔵させる必要がある。
【０００５】
しかしながら、シリコンは、間接遷移型半導体であるため発光することができない。そこで、シリコンと、シリコンとは別の半導体発光素子とを組み合わせて集積回路を構成することが必要となる。
半導体発光素子として有望なものは、ガリウム・ヒ素（ＧａＡｓ）やアルミニウム・ガリウム・ヒ素（ＡｌＧａＡｓ）などの化合物半導体からなる面発光レーザ（ＶＣＳＥＬ）がある。しかし、このような面発光レーザは、シリコンと格子整合しないため、エピタキシーなどの半導体プロセスによって直接にシリコン集積回路上に形成することが非常に困難である。
通常、面発光レーザは、ガリウム・ヒ素基板上に形成される。そこで、この基板上に形成した面発光レーザをチップ化し、このチップを機械的にシリコン集積回路基板に実装することで、電気信号伝達回路と光信号伝達回路とを融合する方法が考えられている。
【０００６】
【発明が解決しようとする課題】
ところで、前記面発光レーザは、ガリウム・ヒ素基板上にエピタキシャル膜としてアルミニウム・ガリウム・ヒ素層を形成し、このアルミニウム・ガリウム・ヒ素層を用いて形成される。そこで、このような面発光レーザなどの半導体素子をチップ化する方法としては、基板と半導体素子との間に犠牲層を形成しておき、この犠牲層をエッチングすることにより、前記半導体素子を基板から切り離す、エピタキシャルリフトオフと称される方法が考えられている。
【０００７】
例えばアルミニウム・ガリウム・ヒ素は、その組成をＡｌ（ｘ）Ｇａ（１−ｘ）Ａｓとすると、Ａｌ組成が高くｘが１に近づくに連れて、ＨＦ（フッ酸）やＨＣｌ（塩酸）に対するエッチングレートが増大する。このような性質を利用し、これを犠牲層として用いることにより、前記のエピタキシャルリフトオフで半導体素子を基板から切り離すことが可能となるのである。
【０００８】
しかしながら、半導体素子を形成する層をアルミニウム・ガリウム・ヒ素系とした場合、前記の犠牲層の組成についてはＡｌ（ｘ）Ｇａ（１−ｘ）Ａｓにおいて最大でもｘ＝１．０、すなわちＡｌＡｓにしかならない。したがって、半導体素子を形成する層のＡｌ組成が高くなると、犠牲層との間で十分な選択比が確保できなくなり、結果として、エッチングによって基板上の半導体素子にダメージを与えてしまう。例えば、半導体素子として面発光レーザを形成した場合、この面発光レーザを構成する層の一部にｘ＝０．９程度のＡｌ組成の層を使用するため、特に問題になってしまう。
【０００９】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、特に半導体素子を有する層（機能層）としてＡｌＧａＡｓ系のものを用いた場合に、より良好な選択比を確保することができ、これにより半導体素子へのダメージを防止した、半導体装置の製造方法、及びこの製造方法によって得られた半導体装置を備えた半導体素子部材、電気光学装置、電子機器を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するため本発明の半導体装置の製造方法では、基板上に犠牲層を介して半導体素子を有した機能層を形成し、前記犠牲層をエッチングすることによって前記機能層を該基板から剥離する工程を備えた、半導体装置の製造方法において、
前記犠牲層としてＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層を形成し、
前記機能層をＡｌ（ｘ２）Ｇａ（１−ｘ２）Ａｓ系の半導体層（ただし、ｘ１＞ｘ２とする）から形成し、
前記犠牲層のエッチング液として濃度が５重量％以下、０．０１重量％以上の塩酸またはフッ酸を用い、
前記エッチング液による前記犠牲層のエッチングを、該犠牲層に光を照射しつつ行うことを特徴としている。
この製造方法によれば、例えば半導体素子を有する機能層としてＡｌの組成が高い層を使用している場合にも、犠牲層として機能層よりＡｌの組成が高くＧａの組成が低いＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層を用い、エッチング液として希塩酸を用いて、光を照射しつつ犠牲層をエッチングすることにより、十分に高い選択比を確保することができる。したがって、半導体素子にダメージを与えることなく、良好にエピタキシャルリフトオフを行うことができる。
【００１１】
また、前記半導体装置の製造方法においては、前記のＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層からなる犠牲層におけるｘ１と、前記のＡｌ（ｘ２）Ｇａ（１−ｘ２）Ａｓ系の半導体層からなる機能層におけるｘ２とが、ｘ１−ｘ２≧０．１の関係を満足するのが好ましい。
さらに、前記半導体装置の製造方法においては、Ｎ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層からなる犠牲層におけるｘ１が、０．９５以上であるのが好ましく、１．０であるのがより好ましい。
このようにすれば、より高い選択比を確保することができることにより、半導体素子へのダメージをより確実に防止することができる。
【００１２】
また、前記半導体装置の製造方法においては、前記基板における前記機能層側の面にフィルムを貼り付けておき、その状態のもとで、前記基板における前記半導体素子を有した機能層を、該基板から剥離するのが好ましい。
このようにすれば、半導体素子を有する機能層のみを、微小タイル形状として基板から切り取り、フィルムにマウントしてハンドリングすることができ、したがって半導体素子を個別に選択して第２基板に接合できるとともに、ハンドリングできる半導体素子のサイズを従来の実装技術のものよりも小さくすることができる。
【００１３】
また、前記半導体装置の製造方法においては、前記半導体素子が、発光ダイオード、面発光レーザ、フォト・ダイオード、高電子移動度トランジスタ、インダクター、キャパシター、抵抗及びヘテロバイポーラ・トランジスタの内の少なくとも一つを有しているのが好ましい。
【００１４】
また、前記半導体装置の製造方法においては、前記機能層側に分離溝を形成しておき、その状態のもとで前記犠牲層をエッチングし、前記基板から前記機能層を剥離するのが好ましい。なお、この分離溝については、ドライエッチング及びウエットエッチングのいずれかの方法で形成するのが好ましい。
このようにすれば、半導体素子が形成される基板上の機能層について、分離溝の部分を除いた全ての面積が半導体素子として利用可能になる。
【００１５】
また、前記分離溝については、少なくとも前記犠牲層に到達する深さを有するのが好ましく、その場合に、前記分離溝に前記エッチング液を注入し前記犠牲層をエッチングすることにより、前記機能層を前記基板から剥離するのが好ましい。
このようにすれば、分離溝にエッチング液を注入することで、分離溝から犠牲層にエッチング液を送ることが可能になり、したがって犠牲層を確実にエッチングすることができる。
【００１６】
また、前記半導体装置の製造方法においては、前記基板から剥離された半導体素子を有する機能層を、前記基板とは異なる第２基板に接合するのが好ましい。なお、前記半導体基板とは異なる基板としては、シリコン、石英、サファイヤ、金属、セラミックス及びプラスチックフィルムのいずれかからなる基板であるのが好ましい。
また、前記基板とは異なる第２基板に接合された前記機能層の半導体素子を、該第２基板上に形成された回路と接続するのが好ましい。
このようにすれば、前記基板とは異なる第２基板に回路を形成しておき、この回路と前記機能層の半導体素子とを電気的に接続することにより、複合的な機能を有する半導体装置を製造することができる。
【００１７】
本発明の半導体素子部材では、前記製造方法によって得られた半導体装置を備えたことを特徴としている。
この半導体素子部材によれば、良好なエピタキシャルリフトオフによってダメージなく形成された半導体素子からなる半導体装置を備えているので、高い信頼性を有したものとなる。
【００１８】
本発明の電気光学装置では、前記の製造方法によって得られた半導体装置を備えたことを特徴としている。なお、この電気光学装置としては、マトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線とデータ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極とを有するものであるのが好ましく、あるいは、発光素子を有するものであるのが好ましい。
この電気光学装置によれば、良好なエピタキシャルリフトオフによってダメージなく形成された半導体素子からなる半導体装置を備えているので、高い信頼性を有したものとなる。
【００１９】
本発明の電子機器では、前記電気光学装置を備えたことを特徴としている。
この電子機器によれば、前記電気光学装置を備えているので、高い信頼性を有した良好なものとなる。
【００２０】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法の一実施形態について、図面を参照して説明する。なお、本実施形態では、面発光レーザとなる化合物半導体デバイス（化合物半導体素子）をシリコン・ＬＳＩチップ上に接合する場合について説明するが、本発明はこれに限定されることなく、任意の種類の半導体デバイスやＬＳＩチップに適用することができる。
【００２１】
＜第１工程＞
第１工程では、まず、図１に示すようにガリウム・ヒ素（ＧａＡｓ）化合物半導体からなる基板１０を用意する。次に、エピタキシャル成長を行い、その表層部にエピタキシャル膜（図示せず）を形成する。ここで、このエピタキシャル膜の最下位層には厚さ数百ｎｍ程度の犠牲層１１を形成する。この犠牲層１１は、本実施形態ではＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層（アルミニウム・ガリウム・ヒ素層）とする。この犠牲層１１の形成に際し、これをＮ型にするためのドーパントとしては、Ｓｉ（シリコン）やＳｅ（セレン）などが用いられる。
【００２２】
また、この犠牲層１１の上には、厚さ１μｍから１０（２０）μｍ程度の機能層１２を形成しておき、さらにこの機能層１２に、面発光レーザ（ＶＣＳＥＬ）となる半導体デバイス（半導体素子）１３を作製する。機能層１２については、複数のエピタキシャル膜が積層されて形成されるものとするが、基本的にはＡｌ（ｘ２）Ｇａ（１−ｘ２）Ａｓ系（アルミニウム・ガリウム・ヒ素系）の半導体層からなるものとする。ここで、この機能層１２を形成する半導体層と前記犠牲層１１とについては、特に式中のｘ１とｘ２とが異なるようにする。具体的には、ｘ１＞ｘ２、すなわち犠牲層１１の方が機能層１２に比べＡｌ組成が高くなるように形成する。半導体デバイス（半導体素子）１３を面発光レーザとする場合、例えばそのＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ　Ｂｒａｇｇ　Ｒｅｆｌｅｃｔｏｒ　）を形成する層はｘ２が０．９程度となることから、ｘ１については０．９５以上、好ましくは１．０とする。なお、本実施形態ではｘ２＝１．０、すなわち犠牲層１１を形成するＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層は、Ｎ型のＡｌＡｓ層（アルミニウム・ヒ素層）であるものとする。
【００２３】
前記半導体デバイス１３については、前述したように複数のエピタキシャル膜を積層することにより、素子に形成するものとし、電極も形成してその動作テストも行っておく。
【００２４】
＜第２工程＞
第２工程では、図２に示すように各半導体デバイス１３を分割するようにして、機能層１２側に分離溝２１を形成する。分離溝２１は、少なくとも犠牲層１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝２１は、後述するエッチング液が該分離溝２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝２１は、碁盤の目のごとく格子状に形成するのが好ましい。
【００２５】
また、分離溝２１相互の間隔を数十μｍから数百μｍとすることで、分離溝２１によって分割・形成される各半導体デバイス１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはフォトリソグラフィとドライエッチングによる方法を採用することができる。なお、クラックが基板１０に生じない範囲で、Ｕ字形溝のダイシングによって分離溝２１を形成するようにしてもよい。
【００２６】
分離溝２１の形成において、ウェットエッチングでは硫酸系エッチング液が使用でき、ドライエッチングでは塩素ガスが使用できる。また、分離溝２１はパターン寸法が大きく精度を必要としないので、エッチングマスクについてはフォトリソグラフィによって形成しなくてもよい。例えば、エッチングマスクとしてオフセット印刷などによるものも使用可能である。また、分離溝２１の形成においては、基板１０の結晶方位に対する分離溝２１の方位も重要となる。
【００２７】
＜第３工程＞
第３工程では、図３に示すように基板１０の機能層１２側の面（半導体デバイス１３側の面）に中間転写フィルム３１を貼り付ける。中間転写フィルム３１としては、一方の面に粘着剤が塗着されたフレキシブルなものが用いられる。
【００２８】
＜第４工程＞
第４工程では、図４に示すように分離溝２１にエッチング液４１を注入し、犠牲層１１を選択的にエッチングする。このとき、基板１０の表面あるいは裏面に対して、例えばハロゲンランプ（図示せず）から波長１．５μｍ以下の光を照射する。
本工程では、犠牲層１１のみを選択的にエッチングするため、エッチング液４１として、アルミニウム・ヒ素に対して選択性が高い希塩酸、具体的には５重量％以下、０．０１重量％以上の希塩酸が用いられる。５重量％を越えると、選択比が低くなるとともに取り扱い性が悪くなり、また０．０１重量％未満では、エッチングレートが低くなって好ましくない。なお、エッチング液４１として低濃度のフッ酸を使用することもできるが、塩酸の方が選択性の点で優れているため、塩酸を用いるのが好ましい。
【００２９】
このようなエッチング液４１を用い、光を照射しつつエッチングを行うと、そのメカニズムについては明らかではないものの、後述する実験例に示すように機能層１２に対して十分に高い選択比を確保することができる。したがって、所定時間エッチングを続けることにより、機能層１２に形成された半導体デバイス１３にダメージを与えることなく、犠牲層１１を選択的にエッチングすることができる。
なお、光照射用のランプとしては、ハロゲンランプに限定されることなく、これより短波長の光を照射できるものなど、任意のものを使用することができる。
【００３０】
＜第５工程＞
このようにして光照射を併用したエッチングを所定時間行い、図５に示すように犠牲層１１すべてが選択的にエッチングされたら、この第５工程では、分離溝２１及び犠牲層１１のあった部位に純水を注入し、リンスを行う。
【００３１】
＜第６工程＞
犠牲層１１が全てエッチングされると、機能層１２は基板１０から分離したものとなる。そこで、犠牲層１１を全てエッチングし、さらにリンスを行ったら、この第６工程では、中間転写フィルム３１を基板１０から引き離すことにより、図６に示すように中間転写フィルム３１に貼着されている機能層１２を基板１０から引き離す。
【００３２】
このようにすることにより、半導体デバイス１３が形成された機能層１２は、分離溝２１及び犠牲層１１のエッチングによって分割され、所定の形状（例えば、微小タイル形状）の半導体素子（以下、「微小タイル状素子６１」と称する）となり、中間転写フィルム３１に貼着保持されたものとなる。ここで、微小タイル状素子６１としては、その厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
なお、機能層１２が剥離された基板１０については、半導体デバイスの形成に再利用することが可能である。また、犠牲層１１及び機能層１２を予め複数層ずつ形成しておき、前述の第１工程から第６工程を繰り返すことにより、基板１０によって「微小タイル状素子６１」を繰り返し作製することもできる。
【００３３】
＜第７工程＞
第７工程では、図７に示すように微小タイル状素子６１を貼着した中間転写フィルム３１を移動させ、第２基板７１の所望の位置に微小タイル状素子６１をアライメントする。第２基板７１は、シリコン半導体からなるもので、ＬＳＩ領域７２を形成したものである。このＬＳＩ領域７２は、各種の半導体素子を含む回路を形成したものである。また、第２基板７１の所望の位置には、微小タイル状素子６１を接着するための接着剤７３を予め塗布しておく。
【００３４】
＜第８工程＞
第８工程では、図８に示すように第２基板７１の所定の位置にアライメントされた微小タイル状素子６１を、中間転写フィルム３１越しにコレット８１で押しつけ、第２基板７１に接合する。ここで、所定の位置には前述したように接着剤７３が塗布されているので、微小タイル状素子６１はこの第２基板７１の所定の位置に接着固定される。なお、本工程では、第２基板７１への微小タイル状素子６１の固定方法として接着剤を用いたが、他の固定方法を用いてもよい。
【００３５】
＜第９工程＞
なお、第６工程の直後に、中間転写フィルム３１の粘着力を消失させて、微小タイル状素子６１から中間転写フィルム３１を剥がしておく。
ここで、中間転写フィルム３１の粘着剤としては、ＵＶ硬化性又は熱硬化性のものを用いておく。そして、第６工程の直後に、中間転写フィルム３１を全面紫外線照射するなどして粘着力を全面消失させておく。粘着力が消失したとはいえ実際には僅かに粘着性が残り、また微小タイル状素子６１は非常に薄く軽いため、微小タイル状素子６１は中間転写フィルム３１に貼着された状態が保持される。また、ＵＶ硬化性の粘着剤を用いた場合には、コレット８１を透明な材質にしておき、コレット８１の端面（底面）から紫外線（ＵＶ）を照射（透過）することにより、中間転写フィルム３１の粘着力を消失させるようにしてもよい。一方、熱硬化性の接着剤を用いた場合には、コレット８１を加熱することにより、中間転写フィルム３１の粘着力を消失させるようにすることができる。
このように予め微小タイル状素子６１から中間転写フィルム３１を剥がしておくことにより、この第９工程では、図９に示すように微小タイル状素子６１が第２基板７１の所定位置に移行する。
【００３６】
＜第１０工程＞
第１０工程では、加熱処理などによって前記接着剤７３を硬化させ、微小タイル状素子６１を第２基板７１に本接合する。
【００３７】
＜第１１工程＞
第１１工程では、図１０に示すように微小タイル状素子６１の電極と第２基板７１上の回路を配線９１により電気的に繋ぎ、一つのＬＳＩチップを完成させる。
第２基板７１としては、シリコン半導体のみならず、石英、サファイヤ、金属、セラミックス及びプラスチックフィルムのいずれかからなる基板を用いてもよい。シリコン半導体を第２基板７１とした場合には、ＣＣＤ（電荷結合素子）を有する基板としてもよい。石英などのガラス基板を第２基板７１とした場合には、これを液晶ディスプレイ（ＬＣＤ）、有機ＥＬ装置等のディスプレイに利用することができる。また、プラスチックフィルムを第２基板７１とした場合には、これを液晶ディスプレイ、有機エレクトロ・ルミネッセンス・パネル、又はＩＣフィルムパッケージなどに利用することができる。
【００３８】
このような製造方法によれば、犠牲層１１として機能層１２よりＡｌの組成が高くＧａの組成が低いＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層を用い、エッチング液として希塩酸を用いて、光を照射しつつ犠牲層１１をエッチングしたので、十分に高い選択比を確保することができる。したがって、半導体デバイス１３にダメージを与えることなく、良好にエピタキシャルリフトオフを行うことができ、これにより機能層１２を基板１０から良好に剥離することができる。
【００３９】
また、半導体デバイス１３を、従来のモノリシックプロセスでは製造困難な組み合わせの第２基板７１（半導体基板）上に、あたかもモノリシック的に形成することが可能となる。
すなわち、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ、フォトダイオード又は高電子移動度トランジスタなどを設けたり、液晶ディスプレイの各画素の薄膜トランジスタ（ＴＦＴ）の代わりに微小シリコントランジスタをガラス基板へ貼り付けるというような、半導体素子を材質の異なる基板上に形成する場合、従来では、ハイブリッドプロセスで作製していた。
図１７は従来のハイブリッド集積回路の一例を示す模式斜視図であり、この図に示すようにシリコンＬＳＩチップ１１１はＬＳＩ領域１１２を有している。そして、シリコンＬＳＩチップ１１１の表面には、フォトダイオードチップ１０１ａ、面発光レーザチップ１０１ｂ及び高電子移動度トランジスタチップ１０１ｃが接合されている。ここで、従来の実装技術では、ハンドリングできるチップサイズが（厚さ数十μｍ×面積数百μｍ角）が限界となっている。したがって、フォトダイオードチップ１０１ａ、面発光レーザチップ１０１ｂ及び高電子移動度トランジスタチップ１０１ｃのサイズは、（厚さ数十μｍ×面積数百μｍ角）以上となる。
【００４０】
これに対し、本実施形態の製造方法によれば、前述したように半導体デバイス１３（微小タイル状素子６１）を、図１１に示すように第２基板７１（半導体基板）上にあたかもモノリシック的に形成することができる。すなわち、図１１において第２基板７１であるシリコンＬＳＩチップは、ＬＳＩ領域７２を有している。そして、第２基板７１の表面には、フォトダイオードタイル６１ａ、面発光レーザタイル６１ｂ、及び高速動作トランジスタ（ＭＥＳＦＥＴ、ＨＢＴ、ＨＥＭＴを含む）６１ｃが接合されている。なお、ＨＢＴとは、化合物半導体ヘテロバイポーラである。ここで、フォトダイオードタイル６１ａ、面発光レーザタイル６１ｂ、及び高速動作トランジスタ６１ｃは、微小タイル状素子６１として前記実施形態の製造方法で作製され接合されたものである。したがって、これらフォトダイオードタイル６１ａ、面発光レーザタイル６１ｂ、及び高速動作トランジスタ６１ｃのサイズは、（厚さ数μｍ×面積数十μｍ角）にすることが可能となる。
そこで、本実施形態の製造方法によれは、モノリシックで形成した場合と同程度の小さいサイズの半導体素子（微小タイル状素子６１）を、任意の種類の基板（例えば、シリコン、石英、サファイヤ、金属、セラミックス及びプラスチックフィルムなどの基板）上に形成することが可能となるのである。
【００４１】
また、本実施形態の製造方法によれば、半導体基板（基板１０）上で半導体デバイス１３（半導体素子）を完成させてから、微小タイル状素子６１に加工するので、形成した半導体デバイス１３については予め動作テストを行っておくことにより、良否を選別しておくことができる。
また、微小タイル状素子６１を作製するためのもとの半導体基板（基板１０）については、分離溝２１の部分を除き全て半導体デバイス１３（微小タイル状素子６１）として利用することができる。したがって、半導体基板（基板１０）の利用面積効率を高めることができ、製造コストを低減することができる。
【００４２】
また、微小タイル状素子６１をフレキシブルな中間転写フィルム３１にマウントするようにしたので、各微小タイル状素子６１を選択して第２基板７１に接合することができる。
また、微小タイル状素子６１を半導体素子として完成した状態で第２基板７１に接合するので、接合後に複雑な半導体プロセスを必要としなくなる。したがって、微小タイル状素子６１の第２基板７１への接合後に、第２基板７１の全体を処理する必要がないので、製造プロセスの無駄を低減することができる。
また、微小タイル状素子６１の第２基板７１への接合後に、複雑な半導体プロセスを必要としないので、その微小タイル状素子６１の接合方法の制約が緩くなり、例えば低耐熱性の接合方法を採用することも可能となる。
【００４３】
なお、前記実施形態では、機能層１２に形成する半導体デバイス１３を面発光レーザとしたが、本発明はこれに限定されることなく、発光ダイオード（ＬＥＤ）、フォトダイオード（ＰＤ）、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などとしてもよく、また、これらと前記面発光レーザとのうちの複数種を形成するようにしてもいよい。
【００４４】
（応用例）
次に、本発明の半導体装置の製造方法を使用して作製された半導体素子部材の応用例について説明する。
第１の応用例としては、前記実施形態の方法を用いて、シリコンＬＳＩ上に面発光レーザ（ＶＣＳＥＬ）及びフォトダイオード（ＰＤ）を設ける。これにより、光パルスを用いてシリコンＬＳＩの外部とデータを送受信することが可能となる。したがって、電気接続できない所とのデータの送受信が可能となるのみならず、電子信号で送受信した場合よりも高速に信号を送受信することが可能となる。
【００４５】
第２の応用例としては、前記実施形態の方法を用いて、シリコンＬＳＩ上に高速動作トランジスタ（ＨＢＴ）を設ける。そして、携帯電話などの構成部品として、ＨＢＴによる高速アナログアンプをシリコンＩＣに内蔵させることで、配線長が短縮し、回路の高速動作が可能になる。また、微小タイル状素子６１を作製する基板１０については、分離溝２１の部分を除き全て半導体デバイス１３（微小タイル状素子６１）として利用できる。したがって、高価なガリウム・ヒ素基板の利用面積効率を高めることができ、製造コストを低減することができる。
【００４６】
第３の応用例としては、電気光学装置である液晶ディスプレイの各画素について、薄膜トランジスタ（ＴＦＴ）の代わりに、本発明の製造方法を用いて微小シリコントランジスタを貼り付ける。
第４の応用例としては、電気光学装置である有機ＥＬ（エレクトロ・ルミネッセンス）表示装置の各画素について、本発明の製造方法を用いて、薄膜トランジスタ（ＴＦＴ）の代わりに、微小シリコントランジスタを貼り付ける。以下に、この電気光学装置の製造方法について詳細に説明する。
【００４７】
（電気光学装置）
以下、本実施形態の応用例に係る電気光学装置について、図１２を参照しながら説明する。
図１２において符号１は有機ＥＬ装置であり、この有機ＥＬ装置１は、光を透過可能な基板（光透過層）２と、基板２の一方の面側に設けられ陰極（電極）７と陽極（電極）８との間に挟持された有機エレクトロルミネッセンス材料からなる発光層５及び正孔輸送層６からなる有機ＥＬ素子（発光素子）９と、必要に応じて、基板１と有機ＥＬ素子９との間に積層されている低屈折率層３及び封止層４とを備えて構成されたものである。低屈折率層３は封止層４より基板２側に設けられている。
【００４８】
また、有機ＥＬ装置１のうち、有機ＥＬ素子９を挟んで封止層４と反対側の表面にも、電極７、８を含む有機ＥＬ素子９に対して大気が侵入するのを遮断する封止部材３２０が形成されている。
このような構成からなる有機ＥＬ装置１は、封止層４上にスパッタリングやイオンプレーティング、真空蒸着法などを用いて陽極８を形成し、さらに陽極８上に順次、正孔輸送層６、発光層５、陰極７を蒸着して積層することにより、製造される。
【００４９】
ここで、図１２に示す有機ＥＬ装置１は、発光層５からの発光を基板２側から装置外部に取り出す形態であり、基板２の形成材料としては、光を透過可能な透明あるいは半透明材料、例えば、透明なガラス、石英、サファイア、あるいはポリエステル、ポリアクリレート、ポリカーボネート、ポリエーテルケトンなどの透明な合成樹脂などが挙げられる。
一方、基板と反対側から発光を取り出す形態の場合には、基板は不透明であってもよく、その場合、アルミナ等のセラミック、ステンレス等の金属シートに表面酸化などの絶縁処理を施したもの、熱硬化性樹脂、熱可塑性樹脂などを用いることができる。
【００５０】
陽極８は、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）等からなる透明電極である。正孔輸送層６は、例えば、トリフェニルアミン誘導体（ＴＰＤ）、ピラゾリン誘導体、アリールアミン誘導体、スチルベン誘導体、トリフェニルジアミン誘導体等からなる。具体的には、特開昭６３−７０２５７号、同６３−１７５８６０号公報、特開平２−１３５３５９号、同２−１３５３６１号、同２−２０９９８８号、同３−３７９９２号、同３−１５２１８４号公報に記載されているもの等が使用されるが、トリフェニルジアミン誘導体が好ましく、中でも４，４’−ビス（Ｎ（３−メチルフェニル）−Ｎ−フェニルアミノ）ビフェニルが好適とされる。
【００５１】
なお、正孔輸送層に代えて正孔注入層を形成するようにしてもよく、さらに正孔注入層と正孔輸送層を両方形成するようにしてもよい。その場合、正孔注入層の形成材料としては、例えば銅フタロシアニン（ＣｕＰｃ）や、ポリテトラヒドロチオフェニルフェニレンであるポリフェニレンビニレン、１，１−ビス−（４−Ｎ，Ｎ−ジトリルアミノフェニル）シクロヘキサン、トリス（８−ヒドロキシキノリノール）アルミニウム等が挙げられるが、特に銅フタロシアニン（ＣｕＰｃ）を用いるのが好ましい。
【００５２】
発光層５の形成材料としては、低分子の有機発光色素や高分子発光体、すなわち各種の蛍光物質や燐光物質などの発光物質、Ａｌｑ３（アルミキレート錯体）などの有機エレクトロルミネッセンス材料が使用可能である。発光物質となる共役系高分子の中ではアリーレンビニレン又はポリフルオレン構造を含むものなどが特に好ましい。低分子発光体では、例えばナフタレン誘導体、アントラセン誘導体、ペリレン誘導体、ポリメチン系、キサテン系、クマリン系、シアニン系などの色素類、８−ヒドロキノリンおよびその誘導体の金属錯体、芳香族アミン、テトラフェニルシクロペンタジエン誘導体等、または特開昭５７−５１７８１、同５９−１９４３９３号公報等に記載されている公知のものが使用可能である。陰極７は、アルミニウム（Ａｌ）やマグネシウム（Ｍｇ）、金（Ａｕ）、銀（Ａｇ）等からなる金属電極である。
【００５３】
なお、陰極７と発光層５との間に、電子輸送層や電子注入層を設けることができる。電子輸送層の形成材料としては、特に限定されることなく、オキサジアゾール誘導体、アントラキノジメタンおよびその誘導体、ベンゾキノンおよびその誘導体、ナフトキノンおよびその誘導体、アントラキノンおよびその誘導体、テトラシアノアンスラキノジメタンおよびその誘導体、フルオレノン誘導体、ジフェニルジシアノエチレンおよびその誘導体、ジフェノキノン誘導体、８−ヒドロキシキノリンおよびその誘導体の金属錯体等が例示される。具体的には、先の正孔輸送層の形成材料と同様に、特開昭６３−７０２５７号、同６３−１７５８６０号公報、特開平２−１３５３５９号、同２−１３５３６１号、同２−２０９９８８号、同３−３７９９２号、同３−１５２１８４号公報に記載されているもの等が例示され、特に２−（４−ビフェニリル）−５−（４−ｔ−ブチルフェニル）−１，３，４−オキサジアゾール、ベンゾキノン、アントラキノン、トリス（８−キノリノール）アルミニウムが好適とされる。
【００５４】
このような構成からなる有機ＥＬ装置１は、例えば図１３に示すようなアクティブマトリクス型の表示装置（電気光学装置）Ｓ１として用いられる。
この表示装置Ｓ１は、回路図である図１３に示すように基板上に、複数の走査線１３１と、これら走査線１３１に対して交差する方向に延びる複数の信号線１３２と、これら信号線１３２に並列に延びる複数の共通給電線１３３とがそれぞれ配線されたもので、走査線１３１及び信号線１３２の各交点毎に、画素（画素領域素）ＡＲが設けられて構成されたものである。
【００５５】
信号線１３２に対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路３９０が設けられている。
一方、走査線１３１に対しては、シフトレジスタ及びレベルシフタを備える走査線駆動回路３８０が設けられている。また、画素領域ＡＲの各々には、走査線１３１を介して走査信号がゲート電極に供給される第１のトランジスタ３２２と、この第１のトランジスタ３２２を介して信号線１３２から供給される画像信号を保持する保持容量ｃａｐと、保持容量ｃａｐによって保持された画像信号がゲート電極に供給される第２のトランジスタ３２４と、この第２のトランジスタ３２４を介して共通給電線１３３に電気的に接続したときに共通給電線１３３から駆動電流が流れ込む画素電極３２３と、この画素電極（陽極）３２３と対向電極（陰極）２２２との間に挟み込まれる発光部（発光層）３６０とが設けられている。
【００５６】
ここで、第１のトランジスタ３２２及び第２のトランジスタ３２４は、前記の第１工程から第１１工程で示した製造方法に基づいて、表示装置Ｓ１の基板上に貼り付けられた微小シリコントランジスタである。
【００５７】
このような構成のもとに、走査線１３１が駆動されて第１のトランジスタ３２２がオンとなると、そのときの信号線１３２の電位が保持容量ｃａｐに保持され、該保持容量ｃａｐの状態に応じて、第２のトランジスタ３２４の導通状態が決まる。そして、第２のトランジスタ３２４のチャネルを介して共通給電線１３３から画素電極３２３に電流が流れ、さらに発光層３６０を通じて対向電極２２２に電流が流れることにより、発光層３６０は、これを流れる電流量に応じて発光するようになる。
【００５８】
（電子機器）
次に、前記実施形態の電気光学装置を備えた電子機器の例について説明する。図１４は、携帯電話の一例を示した斜視図である。図１４において符号１０００は携帯電話本体を示し、符号１００１は前記の表示装置（電気光学装置）を用いた表示部を示している。
【００５９】
図１５は、腕時計型電子機器の一例を示した斜視図である。図１５において符号１１００は時計本体を示し、符号１１０１は前記の表示装置（電気光学装置）を用いた表示部を示している。
【００６０】
図１６は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１６において符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は情報処理装置本体、符号１２０６は前記の表示装置（電気光学装置）を用いた表示部を示している。
【００６１】
図１４から図１６に示す電子機器は、前記表示装置（電気光学装置）を備えているので、高い信頼性を有した良好なものとなる。
また、前記実施形態の製造方法によって形成されることにより、従来のものに比べ小型化が可能となり、さらに、製造コストの低減化も可能になる。
【００６２】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００６３】
（実験例）
Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓの組成からなる層を形成した試料として、以下の４種類を用意した。
・Ｎ型でｘ＝０．９のアルミニウム・ガリウム・ヒ素層を形成した試料
・Ｐ型でｘ＝０．９のアルミニウム・ガリウム・ヒ素層を形成した試料
・Ｎ型でｘ＝１．０のアルミニウム・ヒ素層を形成した試料
・Ｐ型でｘ＝１．０のアルミニウム・ヒ素層を形成した試料
また、エッチング液として、０．１重量％の希塩酸を用意した。
【００６４】
前記４種類の各試料に対し、それぞれ前記のエッチング液を用いてエッチングを行った。このときのエッチング条件として、ハロゲンランプによる光照射を行う場合と、暗箱内にて光照射を行うことなく行う場合との２種類で行った。
このようにして、各条件のもとでエッチングを行い、各試料（各層）に対するエッチレート（μｍ／ｍｉｎ）を調べた。得られた結果を表１に示す。
【００６５】
【表１】
2004047691.tif 000003
【００６６】
表１に示した結果より、ｘ＝０．９の層に対するｘ＝１．０の層のエッチングレートの比、すなわちエッチング選択比を求めることができる。その結果を表２に示す。
【００６７】
【表２】
2004047691.tif 000004
【００６８】
表２より、Ｎ型のｘ＝１．０の層は、希塩酸をエッチング液として光を照射しつつエッチングを行うと、Ｎ型ｘ＝０．９、Ｐ型ｘ＝０．９のいずれの層に対しても１００倍以上の選択比を持つことが分かった。
【００６９】
ＡｌＧａＡｓ系材料の塩酸に対するエッチングレートはＡｌ組成ｘの低下とともに減少することが知られている。したがって、Ｎ型のｘ＝１．０の層は、同条件下においてＡｌ組成ｘ＝０．９以下の層に対しては当然１００倍以上の選択比を持つ。一般に、犠牲層と機能層でエッチング選択比が１００程度あれば、機能層にダメージを与えることなく犠牲層を選択的に除去できる。
前記実施形態で示した面発光レーザのように最大ｘ＝０．９の層を含む機能層に適用する場合、犠牲層としてＮ型のｘ＝１．０の層を用い、希塩酸をエッチング液として光を照射しつつエッチングを行うことで機能層にほとんどダメージを与えることなく、犠牲層だけを選択的にエッチングすることが可能になる。
【００７０】
エッチング液である塩酸またはフッ酸の濃度５重量％〜０．０１重量％の範囲においても、同様の選択比を得ることができた。また、濃度を小さくするほど選択比が大きくなる傾向があることも分かったので、濃度範囲としては、３重量％以下とするのが好ましい。また、濃度を低くするにしたがい、犠牲層のエッチングレートが小さくなるため、０．０５重量％以上とするのがより好ましい。
犠牲層としては、ｘ＝１．０とするのがもっとも好ましい。また、たとえｘ＜１．０であっても、機能層に含まれる最大のＡｌ組成を持つ層に対して少なくとも１０％以上高いＡｌ組成であれば、前述と同等の選択比を得ることができる。ただし、犠牲層のＡｌ組成をあまり下げるとエッチングレートが小さくなってしまい、エッチングに時間がかかるため、実用上はｘ≧０．９５とすることが好ましい。
【００７１】
【発明の効果】
以上説明したように本発明によれば、機能層としてＡｌの組成が高い層を使用している場合にも、犠牲層として機能層よりＡｌの組成が高くＧａの組成が低いＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層を用い、エッチング液として塩酸またはフッ酸を用いて、光を照射しつつ犠牲層をエッチングすることにより、十分に高い選択比を確保することができる。したがって、半導体素子にダメージを与えることなく、良好にエピタキシャルリフトオフを行うことができ、これにより機能層を基板から良好に剥離することができる。
そして、このように基板上に形成した半導体素子を、例えば微小タイル形状にして該基板から剥離することができるので、この微小タイル形状に剥離された半導体素子を、任意の物体に接合して集積回路を形成することができる。
【図面の簡単な説明】
【図１】本発明における半導体装置の製造方法の一実施形態の、第１工程を説明するための要部側断面図である。
【図２】前記製造方法の一実施形態の、第２工程を説明するための要部側断面図である。
【図３】前記製造方法の一実施形態の、第３工程を説明するための要部側断面図である。
【図４】前記製造方法の一実施形態の、第４工程を説明するための要部側断面図である。
【図５】前記製造方法の一実施形態の、第５工程を説明するための要部側断面図である。
【図６】前記製造方法の一実施形態の、第６工程を説明するための要部側断面図である。
【図７】前記製造方法の一実施形態の、第７工程を説明するための要部側断面図である。
【図８】前記製造方法の一実施形態の、第８工程を説明するための要部側断面図である。
【図９】前記製造方法の一実施形態の、第９工程を説明するための要部側断面図である。
【図１０】前記製造方法の一実施形態の、第１１工程を説明するための要部側断面図である。
【図１１】本発明の製造方法で作製した集積回路の一例を示す模式斜視図である。
【図１２】本実施形態の電気光学装置の概略断面図である。
【図１３】アクティブマトリクス型の表示装置を示す回路図である。
【図１４】本発明の電気光学装置を備えた電子機器を携帯電話に適用した場合の一例を示す図である。
【図１５】本発明の電気光学装置を備えた電子機器を腕時計型電子機器に適用した場合の一例を示す図である。
【図１６】本発明の電気光学装置を備えた電子機器を携帯型情報処理装置に適用した場合の一例を示す図である。
【図１７】従来のハイブリッド集積回路の一例を示す模式斜視図である。
【符号の説明】
１０…基板、１１…犠牲層、１２…機能層、
１３…半導体デバイス（半導体素子）、２１…分離溝、
３１…中間転写フィルム、４１…エッチング液、６１…微小タイル状素子、
７１…第２基板、７２…ＬＳＩ領域、９１…電気的配線
【図１】
2004047691.tif 000005
【図２】
2004047691.tif 000006
【図３】
2004047691.tif 000007
【図４】
2004047691.tif 000008
【図５】
2004047691.tif 000009
【図６】
2004047691.tif 000010
【図７】
2004047691.tif 000011
【図８】
2004047691.tif 000012
【図９】
2004047691.tif 000013
【図１０】
2004047691.tif 000014
【図１１】
2004047691.tif 000015
【図１２】
2004047691.tif 000016
【図１３】
2004047691.tif 000017
【図１４】
2004047691.tif 000018
【図１５】
2004047691.tif 000019
【図１６】
2004047691.tif 000020
【図１７】
2004047691.tif 000021
【手続補正書】
【提出日】平成15年5月28日(2003.5.28)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に犠牲層を介して半導体素子を有した機能層を形成し、前記犠牲層をエッチングすることによって前記機能層を該基板から剥離する工程を備えた、半導体装置の製造方法において、
前記犠牲層としてＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層を形成し、
前記機能層をＡｌ（ｘ２）Ｇａ（１−ｘ２）Ａｓ系の半導体層（ただし、ｘ１＞ｘ２とする）から形成し、
前記犠牲層のエッチング液として濃度が５重量％以下、０．０１重量％以上の塩酸またはフッ酸を用い、
前記エッチング液による前記犠牲層のエッチングを、該犠牲層に光を照射しつつ行う
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記のＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層からなる犠牲層におけるｘ１と、前記のＡｌ（ｘ２）Ｇａ（１−ｘ２）Ａｓ系の半導体層からなる機能層におけるｘ２とが、ｘ１−ｘ２≧０．１の関係を満足する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記のＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層からなる犠牲層におけるｘ１が、０．９５以上である
ことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記のＮ型のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ａｓ層からなる犠牲層におけるｘ１が、１．０である
ことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記基板における前記機能層側の面にフィルムを貼り付けておき、その状態のもとで、前記基板における前記半導体素子を有した機能層を、該基板から剥離する
ことを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記半導体素子は、発光ダイオード、面発光レーザ、フォト・ダイオード、高電子移動度トランジスタ、インダクター、キャパシター、抵抗及びヘテロバイポーラ・トランジスタの内の少なくとも一つを有する
ことを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記機能層側に分離溝を形成しておき、その状態のもとで前記犠牲層をエッチングし、前記基板から前記機能層を剥離する、
ことを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記分離溝は、ドライエッチング及びウエットエッチングのいずれかの方法で形成される
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記分離溝は、少なくとも前記犠牲層に到達する深さを有する
ことを特徴とする請求項７又は８記載の半導体装置の製造方法。
【請求項１０】
前記基板から剥離された半導体素子を有する機能層を、前記基板とは異なる第２基板に接合する
ことを特徴とする請求項１〜９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記基板とは異なる第２基板が、シリコン、石英、サファイヤ、金属、セラミックス及びプラスチックフィルムのいずれかからなる基板である
ことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記基板とは異なる第２基板に接合された前記機能層の半導体素子を、該第２基板上に形成された回路と接続する
ことを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１３】
請求項１〜１２のいずれかに記載の製造方法によって得られた半導体装置を備えた
ことを特徴とする電気光学装置。
【請求項１４】
前記電気光学装置は、マトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線とデータ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極とを有する
ことを特徴とする請求項１３記載の電気光学装置。
【請求項１５】
請求項１３又は１４に記載の電気光学装置を備えた
ことを特徴とする電子機器。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、及びこの製造方法によって得られた半導体装置を備えた電気光学装置、及び電子機器に関する。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、特に半導体素子を有する層（機能層）としてＡｌＧａＡｓ系のものを用いた場合に、より良好な選択比を確保することができ、これにより半導体素子へのダメージを防止した、半導体装置の製造方法、及びこの製造方法によって得られた半導体装置を備えた電気光学装置、電子機器を提供することにある。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明の電気光学装置では、前記の製造方法によって得られた半導体装置を備えたことを特徴としている。なお、この電気光学装置としては、マトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線とデータ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極とを有するものであるのが好ましい。
この電気光学装置によれば、良好なエピタキシャルリフトオフによってダメージなく形成された半導体素子からなる半導体装置を備えているので、高い信頼性を有したものとなる。