(57)【要約】【課題】オープンコレクタ、若しくはオープンドレインのスイッチング素子を用いて、ＰチャネルＭＯＳＦＥＴのゲートを駆動する回路において、ターンオフ時のスイッチング速度を安価に改善する。特に、非連続動作のチョッパ電源において、変換効率の改善に寄与する。【解決手段】ＰチャネルＭＯＳＦＥＴ　Ｑ１１と、ＭＯＳＦＥＴやバイポーラトランジスタ等の制御端子付スイッチング素子Ｑ１２と、ＮＰＮトランジスタＱ１３と３ヶの抵抗Ｒ１１、Ｒ１２、Ｒ１３を備える。Ｑ１１のソース電極とＱ１３のコレクタ電極とＲ１２が接続され、Ｒ１２の他端とＱ１３のベース電極とＲ１３が接続され、Ｒ１３の他端とＱ１２のドレイン電極、若しくはコレクタコレクタ電極とＲ１１が接続され、Ｒ１１の他端とＱ１３のエミッタ電極とＱ１１のゲート電極が接続される。【選択図】　　　図１
2004147452.tif 000002
【特許請求の範囲】
【請求項１】
ＰチャネルＭＯＳＦＥＴ　Ｑ１１と、
ＭＯＳＦＥＴやバイポーラトランジスタ等の制御端子付スイッチング素子Ｑ１２と、
ＮＰＮトランジスタＱ１３と、
３ヶの抵抗Ｒ１１、Ｒ１２、Ｒ１３を備え、
Ｑ１１のソース電極とＱ１３のコレクタ電極とＲ１２が接続され、
Ｒ１２の他端とＱ１３のベース電極とＲ１３が接続され、
Ｒ１３の他端とＱ１２のドレイン電極、若しくはコレクタコレクタ電極とＲ１１が接続され、
Ｒ１１の他端とＱ１３のエミッタ電極とＱ１１のゲート電極が接続され、
Ｑ１２のベース電流、あるいはソースゲート間電圧によりＱ１１のソースドレイン間の導通遮断を制御することを特徴とするゲートドライブ回路。
【請求項２】
請求項１の回路構成において、
抵抗Ｒ１４を一端をＱ１３のコレクタ電極に、他端をＲ１２とＱ１１のソース電極の接続点に挿入することを特徴とするゲートドライブ回路。
【請求項３】
請求項１の回路構成において、
抵抗Ｒ１５を一端をＱ１３のエミッタ電極とＲ１１の接続点に、他端をＱ１１のゲート電極に挿入することを特徴とするゲートドライブ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に用いられるＰチャネルＭＯＳＦＥＴのゲートドライブ回路に関する。特に、非連続動作チョッパ電源の主スイッチング素子として用いられるＭＯＳＦＥＴ用のゲートドライブ回路として有効である。
【０００２】
【従来の技術】
スイッチング素子としてのＭＯＳＦＥＴは、そのスイッチング速度が高速であること、静的にはドライブ電流がほとんど不要であることに利点がある。ただし、ＭＯＳＦＥＴにはゲート容量が存在するため、高速スイッチングさせるためにはゲート容量へのチャージ、ディスチャージを急速に行う必要がある。
【０００３】
図６に最も簡単なＰチャネルＭＯＳＦＥＴのゲートドライブ回路を示す。
【０００４】
また、図７に図６のゲートドライブ回路を用いた非連続動作降圧チョッパ電源の回路図を示す。
【０００５】
図７において、Ｑ２１は主スイッチング素子であるＰチャネルＭＯＳＦＥＴ、Ｌ２１はチョークコイル、Ｄ２２は回生用のショットキーダイオード、ＺＤ２１は基準電源であるツェナダイオード、２０１はオープンコレクタ出力のコンパレータである。図４のオープンコレクタトランジスタＱ２２は２０１のコンパレータに内蔵されていることになる。
【０００６】
図８は図７の回路の動作波形を示しており、（Ａ）はＭＯＳＦＥＴのドレイン電流、（Ｂ）はドレインソース間電圧、（Ｃ）はゲートソース間電圧、（Ｄ）は２０１のコンパレータの出力電圧である。
【０００７】
２０１のコンパレータの出力がオンすることによりＱ２１のＰチャネルＭＯＳＦＥＴのゲート電圧は２４ＶをＲ２１とＲ２２で分圧した電圧となり、ゲートソース間電圧の閾値を越えてＱ２１のＰチャネルＭＯＳＦＥＴはオンする。
【０００８】
また、２０１のコンパレータの出力がオフすることによりＱ２１のＰチャネルＭＯＳＦＥＴのゲート電圧は２４Ｖとなり、ゲートソース間電圧が０ＶとなることによりＱ２１のＰチャネルＭＯＳＦＥＴはオフする。
【０００９】
Ｑ２１のＰチャネルＭＯＳＦＥＴがオフするとき、Ｑ２１のＰチャネルＭＯＳＦＥＴのゲート容量に蓄えられた電荷はＲ２２をとおり放電する。Ｒ２２とＲ２１の分圧比は、Ｑ２１のＰチャネルＭＯＳＦＥＴのゲートソース間電圧の閾値で決まる。またこれら２ヶの抵抗値の和を下げると２０１の出力電流が大きくなるため抵抗値を小さくするにも限界がある。したがって、Ｒ２２の抵抗値はあまり小さなものにできない。
【００１０】
したがって、ゲート容量に蓄積された電荷の放電スピードはあまり速くできない。このため、第８図（Ｄ）の２０１のコンパレータ出力電圧が上がりきることができず、大きな肩を持ってしまう。この部分はドレイン電流が大きく、ドレインソース間電圧も大きいため損失が大きくなってしまう。
【００１１】
この問題を解決するためには、２０１の出力をプシュプルにする、あるいは特開平５−１５３７７３に示された手法を用いることができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、プシュプル出力にするとゲートドライブ回路が複雑になる、安価でない等の問題が発生する。
【００１３】
また、特開平５−１５３７７３の回路はかなり回路は簡素化されてはいるが、未だ部品定数が多く、また追加されたダイオードのスイッチング速度の影響を受けてしまう。
【００１４】
【課題を解決するための手段】
上記問題を解決するため、本発明においては下記構成のゲートドライブ回路を提案する。
【００１５】
ＰチャネルＭＯＳＦＥＴ　Ｑ１１とＭＯＳＦＥＴやバイポーラトランジスタ等の制御端子付スイッチング素子Ｑ１２とＮＰＮトランジスタＱ１３と３ヶの抵抗Ｒ１１、Ｒ１２、Ｒ１３を備え、Ｑ１１のソース電極とＱ１３のコレクタ電極とＲ１２が接続され、Ｒ１２の他端とＱ１３のベース電極とＲ１３が接続され、Ｒ１３の他端とＱ１２のドレイン電極、若しくはコレクタコレクタ電極とＲ１１が接続され、Ｒ１１の他端とＱ１３のエミッタ電極とＱ１１のゲート電極が接続される。
【００１６】
また、ＰチャネルＭＯＳＦＥＴオフ時の速度を制御する場合は、Ｑ１３のコレクタ、若しくはＱ１１のゲートに抵抗を追加することもできる。
【００１７】
【発明の実施の形態】
（第１実施例）
図１に本発明の第１実施例のゲートドライブ回路の回路図を示す。
【００１８】
図１において、Ｑ１１はＰチャネルＭＯＳＦＥＴ、Ｑ１２、Ｑ１３はＮＰＮトランジスタである。
【００１９】
Ｑ１２はスイッチング素子として動作し、Ｑ１２がオンのときＱ１１はオン、Ｑ１２がオフのときＱ１１もオフである。
【００２０】
抵抗Ｒ１２、Ｒ１３はＱ１３のベース電圧を決定するための分圧抵抗である。Ｑ１１のゲートソース間の閾値電圧をＶｔｈとすると、Ｑ１２がオンしたときＲ１２の両端電圧がＶｔｈ以上、Ｒ１３×Ｖｔｈ／（Ｒ１３＋Ｒ１２）が０．７Ｖ以上となるようＲ１２とＲ１３の抵抗値の比は設定される。
【００２１】
Ｑ１２がオンしているとき、Ｒ１２に流れる電流はＲ１３に流れる電流とＱ１３のベース電流に分かれる。Ｑ１３のベース電流はＱ１３のコレクタ電流の１／ｈｆｅとなる。Ｑ１３のコレクタ電流はＲ１１によって制限される。Ｒ１１の抵抗値を適当に選択し、十分大きなｈｆｅのトランジスタを選べば、Ｑ１３のベース電流はＲ１３に流れる電流に比べて小さく無視できる。Ｑ１３のエミッタ電圧はベース電圧からおおよそ０．７Ｖ程度低下した電圧になるため、Ｑ１１のゲートソース間電圧は少なくともＶｔｈ＋０．７Ｖとなり、Ｑ１１はオン状態となる。
【００２２】
Ｑ１２がオフに移行すると、Ｑ１２のコレクタ電圧は上昇するが、Ｑ１１のゲートソース間電圧は０Ｖにはならない。Ｑ１１のゲート容量にたまっている電荷があるためＶｔｈ以上となる。そのため、Ｑ１３はオフとならず、Ｑ１３のエミッタ電流によりＱ１１のゲート容量にたまっている電荷は急速に放電されて０ＶとなりＱ１１はオフする。
【００２３】
Ｑ１２がオンに移行すると、Ｑ１１のゲート容量はＲ１１を介して充電され、Ｑ１１はオンする。
【００２４】
一連の動作において、Ｑ１３はエミッタホロワ動作をしているため、Ｑ１３の動作は速い。
【００２５】
図２に本ゲートドライブ回路を適用した非連続動作降圧チョッパ電源の回路図を示す。
【００２６】
図２において、Ｑ１１は主スイッチング素子であるＰチャネルＭＯＳＦＥＴ、Ｌ１１はチョークコイル、Ｄ１２は回生用のショットキーダイオード、ＺＤ１１は基準電源であるツェナダイオード、１０１はオープンコレクタ出力のコンパレータである。図１のオープンコレクタトランジスタＱ１２は１０１のコンパレータに内蔵されていることになる。
【００２７】
図３に図２の回路の動作波形を示す。（Ａ）はＭＯＳＦＥＴのドレイン電流、（Ｂ）はドレインソース間電圧、（Ｃ）はゲートソース間電圧、（Ｄ）は２０１のコンパレータの出力電圧である。
【００２８】
図８の波形と比べると主スイッチング素子であるＰチャネルＭＯＳＦＥＴのオフの速度が格段に速くなっていることがわかる。
【００２９】
非連続動作のチョッパ電源においては、主スイッチング素子のターンオフの速度が効率に大きな影響を与える。本発明のゲートドライブ回路を用いることにより、非連続動作のチョッパ電源の効率を容易に改善することができる。
【００３０】
（第２実施例）
図４に本発明の第２実施例のゲートドライブ回路の回路図を示す。
【００３１】
本回路は、図１の回路にゲート電流制限抵抗Ｒ１４をＱ１３のコレクタに付与したものである。
【００３２】
第１実施例はＱ１１のＰチャネルＭＯＳＦＥＴをこの回路構成において最大限速く動作させることができるが、ゲート容量放電時の電流制限抵抗がなく、スイッチングの速度が速くなりすぎる場合がある。スイッチングが早くなれば損失は減るが、ノイズの放出、回路の誤動作などの弊害が発生する場合がある。この場合は本実施例のように抵抗を付与し、スイッチングスピードをコントロールすることができる。
【００３３】
また、図５に示すようにＱ１１のゲートにゲート電流制限抵抗Ｒ１５を挿入しても同じ効果が得られる。
【００３４】
【発明の効果】
以上説明したように、本特許を用いれば数点の部品を追加することでＰチャネルＭＯＳＦＥＴのターンオフ時の速度を改善することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すＰチャネルＭＯＳＦＥＴのゲートドライブ回路図とする。
【図２】本発明の第１実施例のゲートドライブ回路を施した非連続降圧チョッパ電源回路図とする。
【図３】図２の回路の動作波形とする。
【図４】本発明の第２実施例を示すＰチャネルＭＯＳＦＥＴのゲートドライブ回路図その１とする。
【図５】本発明の第２実施例を示すＰチャネルＭＯＳＦＥＴのゲートドライブ回路図その２とする。
【図６】従来のＰチャネルＭＯＳＦＥＴのゲートドライブ回路図とする。
【図７】従来のゲートドライブ回路を施した非連続降圧チョッパ電源回路図とする。
【図８】図７の回路の動作波形とする。
【符号の説明】
１０１，２０１−オープンコレクタ出力コンパレータ
Ｑ１１，Ｑ２１−ＰチャネルＭＯＳＦＥＴ
Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２２−ＮＰＮトランジスタ
Ｄ１１，Ｄ２１−ショットキーダイオード
Ｄ１２，Ｄ２２−小信号ダイオード
Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２−電解コンデンサ
Ｌ１１，Ｌ１２−チョークコイル
ＺＤ１１，２１−ツェナダイオード
【図１】
2004147452.tif 000003
【図２】
2004147452.tif 000004
【図３】
2004147452.tif 000005
【図４】
2004147452.tif 000006
【図５】
2004147452.tif 000007
【図６】
2004147452.tif 000008
【図７】
2004147452.tif 000009
【図８】
2004147452.tif 000010