(57)【要約】　　　（修正有）【課題】パッケージの外周端近傍に形成されたヴィアからパッケージの外周端側に延びる回路パターンの長さを可及的に短縮できると共に、回路パターンのボンディング用金属層を形成し得る半導体パッケージの製造方法を提供する。【解決手段】端部の一方が外周縁よりも内側に位置し且つ他方の端部がキャビティ１４内に露出する回路パターンが形成された多層回路基板Ｃを用い、キャビティ１４を密閉するように、多層回路基板Ｃの両面側に密閉基板２４，２４を積層した後、多層回路基板Ｃの外周縁近傍で且つ回路パターンの端部に電気的に接続するスルーホールヴィア１８を、密閉基板２４，２４を貫通して形成すると共に、密閉基板２４，２４の外面全面に形成され、スルーホールヴィア１８と電気的に接続された金属層２８を給電層とする電解めっきにより、キャビティ１４内に露出する回路パターンの他方の端部に、金属層を形成してボンディング部を形成する。【選択図】　　　　図１
2004063577.tif 000002
【特許請求の範囲】
【請求項１】
一面側に回路パターンが形成されていると共に、開口部が形成された複数枚の回路基板が、前記開口部によって半導体素子が収容されるキャビティが形成されるように積層された多層回路基板を貫通し、前記回路パターンの端部の一方と電気的に接続されたヴィアが形成され、
前記キャビティ内に露出する回路パターンの他方の端部に、前記キャビティに収容される半導体素子とのボンディング部が形成された半導体パッケージを製造する際に、
該キャビティを形成する開口部が形成された基板の一面側に、端部の一方が前記基板の外周縁よりも内側に位置し且つ他方の端部が前記開口部の周縁近傍に位置する回路パターンを形成した、複数枚の回路基板を積層して多層回路基板を形成すると共に、
前記キャビティを密閉するように、前記多層回路基板の両面側に密閉基板を積層した後、
前記多層回路基板及び密閉基板を貫通し且つ前記回路パターンの端部の一方に電気的に接続するヴィアを、めっきにより形成すると共に、前記密閉基板の少なくとも一方の外面に、前記ヴィアと電気的に接続された金属層を形成し、
次いで、前記キャビティの開口側の密閉基板に開口部を形成した後、前記ヴィアと電気的に接続された前記金属層を給電層とする電解めっきによって、前記キャビティ内に露出する回路パターンの他方の端部にボンディング部を形成し、
その後、前記給電層として用いた金属層を除去することを特徴とする半導体パッケージの製造方法。
【請求項２】
多層回路基板及び密閉基板を貫通して形成した貫通孔の内壁面及び密閉基板の外面に、無電解めっき等によって金属層を形成した後、前記多層回路基板及び密閉基板を貫通するヴィアを形成し、
次いで、前記多層回路基板の実装面側となる密閉基板の外面に形成した金属層にエッチングを施し、前記ヴィアに電気的に接続された外部接続端子用ランドを形成する請求項１記載の半導体パッケージの製造方法。
【請求項３】
キャビティの底面側の密閉基板に開口部を形成して枠状とした枠状基板の外面全面に形成され、回路パターンの他方の端部に電解めっきを施す際に、給電層として用いられた金属層を除去した後、前記キャビティの底面側に形成した枠状基板の外面に金属製の放熱板を絶縁性接着剤によって接合する請求項１又は請求項２記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体パッケージの製造方法に関し、更に詳細には一面側に回路パターンが形成されていると共に、開口部が形成された複数枚の回路基板が、前記開口部によって半導体素子が収容されるキャビティが形成されるように積層された多層回路基板を貫通し、前記回路パターンの端部の一方と電気的に接続されたヴィアが形成され、前記キャビティ内に露出する回路パターンの他方の端部に、前記キャビティに収容される半導体素子とのボンディング部が形成された半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】
半導体装置に用いる半導体パッケージには、図５に示す半導体パッケージが存在する。図５に示す半導体パッケージには、一面側に回路パターンが形成されていると共に、開口部１０が形成された複数枚の回路基板１２ａ，１２ａ・・の各々が、開口部１０，１０・・によって半導体素子１６が収容されるキャビティ１４が形成されるように、接着シート（プリプレグ）１５を介して積層された多層回路基板Ｃを貫通し、回路パターンの端部の一方と電気的に接続されたスルーホールヴィア１８，１８・・が形成され、キャビティ１４内に露出する回路パターンの他方の端部に、キャビティ１４に収容される半導体素子１６の電極と金線等のワイヤ２０でボンディングされるボンディング部が形成されている。
更に、図５に示す半導体パッケージには、その一面側にキャビティ１４を覆うように金属製の放熱板２２が接着剤層２３によって貼着されており、他面側には、スルーホールヴィア１８に電気的に接続されたランド２５に外部接続端子としてのはんだボール３６が設けられている。
【０００３】
図５に示す半導体パッケージは、特公平２−５０１５号公報に提案されている図６に示す製造方法によって製造できる。
先ず、図６（ａ）に示す様に、一面側に回路パターンが形成されていると共に、キャビティ１４を形成する開口部１０が形成された回路基板１２ａ，１２ａと、開口部１０，１０によって形成されるキャビティ１４を密閉するように、密閉基板２４，２４とを、各基板の間に接着シート１５，１５・・を介して積層する。
次いで、接着シート１５，１５・・を介して積層した回路基板１２ａ，１２ａと密閉基板２４，２４とを加熱圧着することによって、図６（ｂ）に示す多層回路基板Ｃを得ることができる。
図６（ｂ）に示す多層回路基板Ｃは、回路基板１２ａ，１２ａの開口部１０，１０によって形成されるキャビティ１４が、その両面に接合された密閉基板２４，２４によって密閉状態にある。
【０００４】
次いで、図６（ｂ）に示す多層回路基板Ｃの外周端縁の近傍に、回路基板１２ａ，１２ａ及び密閉基板２４，２４を貫通する貫通孔２６，２６・・（図６（ｃ））を形成する。
更に、貫通孔２６，２６・・の内壁面及び密閉基板２４，２４の外面の全面に無電解めっき等によって薄い金属層を形成した後、この薄い金属層を給電層とする電解めっきを施して所定厚さの金属層とすることによって、貫通孔２６，２６・・の内壁面にも、所定厚さの金属層を形成でき、回路パターンの端部の一方と電気的に接続されたスルーホールヴィア１８，１８・・を形成できる。
その後、密閉基板２４，２４の外面の全面に形成された金属層にエッチングを施し、図６（ｃ）に示すように、実装面側となる密閉基板２４の外面にランド２５等を形成する。
また、密閉基板２４，２４に開口部を形成してキャビティ１４を開口した多層回路基板のキャビティ１４の底面側となる密閉基板２４の外面側に、キャビティ１４を覆うように金属製の放熱板２２を接着剤層２３によって貼着することによって、図５に示す半導体パッケージを形成できる。
【０００５】
この様に、キャビティ１４を密閉基板２４，２４によって密閉状態にして、スルーホールヴィア１８，１８・・やランド２５等を形成するため、キャビティ１４内に露出する回路パターンの他方の端部に不要なめっき被膜が被着することなく、めっきやエッチングを施して多層回路基板の回路パターンを形成できる。
ところで、一般に、半導体パッケージでは、搭載された半導体素子との電気的な接続を、金線等のワイヤで行う場合には、半導体パッケージに形成した回路パターンの端部に、ワイヤの端部との接続を確実とし得るボンディング部を形成する。
かかるボンディング部には、金等のボンディング用金属層が回路パターンの端部に形成されている。
【０００６】
しかし、図６に示す半導体パッケージの製造方法では、多層回路基板Ｃに形成されたキャビティ１４内に露出する回路パターンの端部のみに、ボンディング用の金属層をめっきによって形成するには、図７に示す方法を用いる。
つまり、回路パターン１００ａ，１００ａ・・の各端部の一方を、各回路パターン１００ａの外周端まで延長した回路基板１２を用い、多層回路基板Ｃの外周壁に、回路パターン１００ａ，１００ａ・・の各端部の一方と電気的に接続された金属層１０２を形成する。
次いで、この金属層１０２を給電層とする電解めっきを施すことによって、ランド２５及び回路パターン１００ａのキャビティ１４内に露出した部分のみに金属層を形成する。
【０００７】
【発明が解決しようとする課題】
図７に示す方法によれば、ワイヤ２０とのボンディングに必要な回路パターン１００ａの部分のみにボンディング用の金属層を形成した後、スルーホールヴィア１８と金属層１０２との間（図７に一点鎖線Ａで示す部分）で切断することによって、回路パターン１００ａ，１００ａ・・の金属層１０２による短絡状態を解消できる。
しかしながら、図７に示す方法において、スルーホールヴィア１８と金属層１０２との間（図７に一点鎖線Ａで示す部分）で切断する際に、半導体パッケージの外周側面に露出した回路パターン１００ａ，１００ａ・・のバリ（金属カス）によって、回路パターン１００ａ，１００ａ・・間の短絡が生じる場合がある。
また、図７に示す方法によって得られた半導体パッケージでは、回路パターン１００ａ，１００ａ・・の各端部の一方が、半導体パッケージの外周端まで延長されている。このため、回路パターン１００ａ，１００ａ・・に高周波信号を供給した際に、回路パターン１００ａの端部の一方で反射された信号等によって、搭載された半導体素子が誤動作をするおそれがある。
そこで、本発明の課題は、パッケージの外周端近傍に形成されたヴィアからパッケージの外周端側に延びる回路パターンの長さを可及的に短縮できると共に、回路パターンの所定の個所にボンディング用金属層を形成し得る半導体パッケージの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者は、前記課題を解決するには、パッケージのキャビティ内に露出する回路パターンの端部に電解めっきを施す際に、回路パターンに電気的に接続されているヴィア利用することが有効ではないかと考えて検討した結果、本発明に到達した。
すなわち、本発明は、一面側に回路パターンが形成されていると共に、開口部が形成された複数枚の回路基板が、前記開口部によって半導体素子が収容されるキャビティが形成されるように積層された多層回路基板を貫通し、前記回路パターンの端部の一方と電気的に接続されたヴィアが形成され、前記キャビティ内に露出する回路パターンの他方の端部に、前記キャビティに収容される半導体素子とのボンディング部が形成された半導体パッケージを製造する際に、該キャビティを形成する開口部が形成された基板の一面側に、端部の一方が前記基板の外周縁よりも内側に位置し且つ他方の端部が前記開口部の周縁近傍に位置する回路パターンを形成した、複数枚の回路基板を積層して多層回路基板を形成すると共に、前記キャビティを密閉するように、前記多層回路基板の両面側に密閉基板を積層した後、前記多層回路基板及び密閉基板を貫通し且つ前記回路パターンの端部の一方に電気的に接続するヴィアを、めっきにより形成すると共に、前記密閉基板の少なくとも一方の外面に、前記ヴィアと電気的に接続された金属層を形成し、次いで、前記キャビティの開口側の密閉基板に開口部を形成した後、前記ヴィアと電気的に接続された前記金属層を給電層とする電解めっきによって、前記キャビティ内に露出する回路パターンの他方の端部にボンディング部を形成し、その後、前記給電層として用いた金属層を除去することを特徴とする半導体パッケージの製造方法にある。
【０００９】
かかる本発明において、多層回路基板及び密閉基板を貫通して形成した貫通孔の内壁面及び密閉基板の外面に、無電解めっき等によって金属層を形成した後、前記多層回路基板及び密閉基板を貫通するヴィアを形成し、次いで、前記多層回路基板の実装面側となる密閉基板の外面に形成した金属層にエッチングを施し、前記ヴィアに電気的に接続された外部接続端子用ランドを形成することによって、ヴィアと金属層とを同時に形成できる。
また、キャビティの底面側の密閉基板に開口部を形成して枠状とした枠状基板の外面全面に形成され、回路パターンの他方の端部に電解めっきを施す際に、給電層として用いられた金属層を除去した後、前記キャビティの底面側に形成した枠状基板の外面に金属製の放熱板を絶縁性接着剤によって接合することにより、金属製の放熱板を容易にパッケージに接合できる。
【００１０】
本発明によれば、半導体素子を収容するキャビティが形成されていると共に、外周端近傍にヴィアが形成された多層回路基板から成る半導体パッケージを容易に形成できる。
しかも、キャビティ内に露出する回路パターンの端部に金属層を形成する電解めっきでは、多層回路基板の外周端近傍に形成されたヴィアを利用している。このため、回路パターンの端部の一方をパッケージの外周端まで延長することを要せず、回路パターンの端部の一方を回路基板の外周縁よりも内側に位置することができる。
その結果、本発明では、図７に示す方法で必要な半導体パッケージの外形加工を省略でき、外形加工によって発生したバリによる半導体パッケージの外周側面に露出した回路パターン間の短絡のおそれを解消できる。
また、ヴィアから回路基板の外周端側に延長される回路パターンの延出距離を可及的に短縮でき、最終的に得られた半導体装置に高周波信号を供給しても、回路パターンの延出距離が長いことに因る半導体素子の誤動作のおそれを解消し得る。
【００１１】
【発明の実施の形態】
本発明に係る半導体パッケージの製造方法について、その一例を図１によって説明する。
先ず、一面側に回路パターンが形成されていると共に、キャビティ１４を形成する開口部１０が形成された回路基板１２ａ，１２ａと、開口部１０，１０によって形成されるキャビティ１４を密閉するように、密閉基板２４，２４とを、各基板の間に接着シート（プリプレグ）１５，１５・・を介して積層する。次いで、接着シート１５，１５・・を介して積層した回路基板１２ａ，１２ａと密閉基板２４，２４とを加熱圧着することによって、図１（ａ）に示す多層回路基板Ｃを得ることができる。
図１（ａ）に示す多層回路基板Ｃでは、その拡大部分断面図である図２に示す様に、回路基板１２ａは、樹脂製の基板１１の一面側に銅金属から成る回路パターン３０が形成されている。
この回路パターン３０の端部の一方は、基板１１の外周縁よりも内側に位置し、接着シート１５を形成する接着剤で覆われている。このため、回路パターン３０の端部の一方は、多層回路基板Ｃの外周端面に露出することはない。
尚、回路パターン３０の他方の他部は、多層回路基板Ｃのキャビティ１４内に露出する。
【００１２】
図１（ａ）に示す多層回路基板Ｃには、外周縁の近傍にドリル等によって、回路基板１２ａ，１２ａ及び密閉基板２４，２４を貫通する貫通孔２６，２６・・を形成した後、貫通孔２６，２６の内壁面及び密閉基板２４，２４の外面全面に、めっきによって銅金属から成る金属層２８，２８を形成し、スルーホールヴィア１８，１８を形成する［図１（ｂ）］。
かかる金属層２８，２８は、貫通孔２６，２６の内壁面及び密閉基板２４，２４の外面全面に、無電解銅めっきによって薄層の金属層を形成した後、この金属層を給電層として用いた電解銅めっきによって所定厚の金属層２８，２８を形成できる。
この様にして形成したスルーホールヴィア１８は、図３に示す様に、回路パターン３０の端部の一方に電気的に接続されている。
図１（ｂ）に示す多層回路基板Ｃの密閉基板２４，２４の一方の外面に形成された金属層２８のうち、ランド２５を形成する個所をレジスト層で覆った後、表面が露出する金属層２８にエッチングを施して除去し、スルーホールヴィア１８に電気的に接続されたランド２５を形成する［図１（ｃ）］。
かかるエッチングの際には、他方の密閉基板２４の外面に形成された金属層２８がエッチングされないように、図１（ｃ）に示す様に、金属層２８を覆うように保護層としてのレジスト層３２を形成する。
【００１３】
次いで、密閉基板２４，２４にルータ等を用いて開口部を形成し、密閉状態のキャビティ１４を開放する。かかる開口部の形成によって、密閉基板２４，２４は枠状基板２７，２７に形成される［図１（ｄ）］。
この枠状基板２７，２７の一方の外面には、図１（ｄ）に示す様に、その全面に亘って金属層２８が形成されており、金属層２８はレジスト層３２によって覆われている。
かかる金属層２８は、スルーホールヴィア１８，１８・・に接続されおり、スルーホールヴィア１８，１８・・の各々は、図３に示す様に、回路パターン３０に接続されている。
このため、図１（ｄ）に示す多層回路基板Ｃを電解めっき液に浸漬し、金属層２８を給電層とする電解めっきを施すことによって、図４に示す様に、キャビティ１４内に露出する回路パターン３０の他方の端部に、金属層３４を形成し、ボンディング部を形成できる。
かかる金属層３４は、銅金属から成る回路パターン３０の下地層としてのニッケル層上に金層が形成されている。このニッケル層は、金層を形成する金が銅金属から成る回路パターン３０内に拡散することを防止するためである。
尚、ランド２５にも、回路パターン３０の端部に形成された金属層３４を形成できる。
【００１４】
図１（ｃ）及び図４に示す多層回路基板Ｃでは、その一面側を覆う金属層２８によって、すべてのスルーホールヴィア１８，１８・・が短絡されている。このため、レジスト層３２及び金属層２８をエッチング等によって除去することにより、スルーホールヴィア１８，１８・・の相互の短絡を解消できる［図１（ｅ）］。
図１（ｅ）に示す多層回路基板Ｃの金属層２８を除去した除去面に、キャビティ１４を覆うように金属製の放熱板２２を接着剤層２３によって貼着することによって、図５に示す半導体パッケージを得ることができる。
尚、スルーホールヴィア１８に電気的に接続されたランド２５には、外部接続端子としてのはんだボール３６を装着する。
【００１５】
図１〜図４に示す製造方法で得られた半導体パッケージでは、回路パターン３０の端部の一方を、外周端の内側に位置させることができるため、スルーホールヴィア１８から半導体パッケージの外周端側への回路パターン３０の延出距離を可及的に短縮できる。
したがって、図５に示す様に、キャビティ１４内に収容された半導体素子１６と回路パターン３０のキャビティ１４に露出する端部とをワイヤ２０でボンディングして得た半導体装置では、スルーホールヴィア１８から半導体パッケージの外周端側への回路パターン３０の延出距離が長いことに起因して発生する半導体素子１６の誤動作を防止でき、その信頼性を向上できる。
尚、図１〜図４に示す半導体パッケージの製造方法で形成したスルーホールヴィア１８内に樹脂を充填してもよいし、貫通孔２６内にめっきによって、金属を充填したヴィアとしてもよい。
【００１６】
図１〜図５に示す半導体パッケージの製造方法では、キャビティ１４を密閉する密閉基板２４，２４の外面の全面に金属層２８，２８を形成しているが、ランド２５を形成しない密閉基板側（図１ではキャビティ１４の底面側の密閉基板２４）の外面のみに金属層２８を形成してもよい。
更に、図１（ｄ）では、密閉基板２４，２４の両基板に、開口部を形成しているが、キャビティ１４の開口側の密閉基板２４に開口部を形成し、キャビティ１４の底面側の密閉基板２４には、開口部を形成しなくともよい。
また、密閉基板２４，２４の外面に形成する金属層２８としては、スルーホールヴィア１８，１８・・を相互に短絡する範囲で形成されていれば、密閉基板２４の外面の全面に金属層２８を形成する必要はない。
【００１７】
【発明の効果】
本発明によれば、ヴィアから回路基板の外周端側に延長される部分を可及的に短縮でき、最終的に得られた半導体装置に高周波信号を供給しても、半導体素子の誤動作のおそれを解消し得る。
このため、最終的に得られた半導体装置の信頼性を向上できる。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージの製造方法の一例を説明するための工程図である。
【図２】図１に示す図１（ａ）に示す多層回路基板の部分拡大断面図である。
【図３】図１に示す図１（ｂ）に示す多層回路基板の部分拡大断面図である。
【図４】図１に示す図１（ｄ）に示す多層回路基板の部分拡大断面図である。
【図５】半導体パッケージの一例を説明する縦断面図である。
【図６】従来の半導体パッケージの製造方法を説明するための工程図である。
【図７】キャビティ内に露出する回路パターンの端部にボンディング用の金属層を形成する方法について説明するための部分断面図である。
【符号の説明】
１０　開口部
１１　基板
１２ａ　回路基板
１４　キャビティ
１５　接着シート
１６　半導体素子
１８　スルーホールヴィア
２０　ワイヤ
２２　放熱板
２３　接着剤層
２４　密閉基板
２５　ランド
２６　貫通孔
２７　枠状基板
２８　金属層
３０　回路パターン
３２　レジスト層
３４　ボンディング部の金属層
３６　ボール
Ｃ　多層回路基板
【図１】
2004063577.tif 000003
【図２】
2004063577.tif 000004
【図３】
2004063577.tif 000005
【図４】
2004063577.tif 000006
【図５】
2004063577.tif 000007
【図６】
2004063577.tif 000008
【図７】
2004063577.tif 000009