(57)【要約】【課題】加工ミスを生じることなく、多層配線エッチングすることができる配線パターンを提供する。【解決手段】ＩＣ（半導体集積回路）１０の一部にエッチング時間の評価用パターンＭＰ１〜ＭＰ６を配設する。各評価用パターンＭＰ１〜ＭＰ６は絶縁膜２中に配設されたメタル配線と同じ配線層Ｌ１〜Ｌ６にそれぞれ配設され、階段状に、ＩＣ１０上表面から深い評価用パターンほど平面方向に長く形成されている。各評価用パターンＭＰ１〜ＭＰ６は接地されており、評価用パターンＭＰ１〜ＭＰ６の全てが部分的に重なる領域が形成されている。【選択図】図１
2004303953.tif 000002
【特許請求の範囲】
【請求項１】
多層配線構造の半導体集積回路に搭載される配線パターンであって、
前記配線パターンは、各配線層に形成された複数の評価用パターンを有し、
前記評価用パターンは、上層側に配設された評価用パターンより下層側に配設された評価用パターンの方が大きい平面方向の長さを有しており、
前記各評価用パターンは半導体基板を介してグランド電位に接続されており、
半導体集積回路の厚さ方向に観察したときに前記各評価用パターンの全てが重なる領域を有することを特徴とする配線パターン。
【請求項２】
前記評価用パターンは、直線状に形成され、下層側の評価用パターンの一方の端部が、その上層側の評価用パターンの対応する一方の端部よりも長く形成されている請求項１に記載の配線パターン。
【請求項３】
前記各評価用パターンは、それぞれビアを介して互いに接続され、前記接続された最下層の評価用パターンはコンタクトを介して前記半導体基板に接続されている請求項１または２に記載の配線パターン。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線パターンに係り、さらに詳細には多層配線構造を有する多層型配線パターンに関する。
【０００２】
【従来の技術】
従来より、多層配線パターンを有する多層型半導体集積回路が知られている。この多層型半導体集積回路は、複数のメタル配線が、それぞれ絶縁体層を介して多層に配設された構造を備えている。この多層型半導体集積回路の故障解析等においては、半導体集積回路（ＩＣチップ）の表面から絶縁体層をエッチングし、絶縁体層中に埋設されているメタル配線の表面を露出させて、メタル配線の信号波形を観測することなどが行われる。
【０００３】
図２および図３に示すように、半導体集積回路（ＩＣチップ）１００の表面から絶縁体層１０１をエッチングして下層のメタル配線１０３の表面が露出するまで、穴、すなわち観測窓１０４を開口する場合を説明する。例えば、ＦＩＢ（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ）装置を用いてメタル配線１０３上面の深さまで絶縁体層１０１をエッチング除去して観測窓を開口する。このとき、図３に示すように、観測窓１０４の断面はテーパー状になるため、下層のメタル配線１０３まで深く掘り下げるために、穴（観測窓）の掘り始めで、まず、直径の大きな観測窓を浅くあけて一旦停止し、次いで直径の小さな穴（観測窓）をあけて深い位置まで掘り進む、という方法が採られる場合がある。
【０００４】
このとき、図３の状態で、メタル配線１０３の上面を露出させる一方で、ショートによる不良品化を防ぐため、メタル配線１０２の上面を露出させないようにする必要がある。そのため、半導体集積回路上面から各メタル配線１０２，１０３上面までの絶縁体層１０１の厚さ、すなわち、エッチング開始から穴（観測窓）の先端が各メタル配線１０２，１０３の上面に到達するまでの時間を正確に把握しておく必要がある。
【０００５】
ところで、一般に、半導体製品は、その製造プロセス世代により、メタル配線間の層間絶縁膜の膜厚などが異なっていたり、また、メタル配線１０２とメタル配線１０３表面との間の層間絶縁膜の厚さは均一ではなく、メタル配線の位置が深くなるほどメタル配線間の層間絶縁膜の厚さは薄くなる傾向がある。
【０００６】
そのような事情があるにもかかわらず、従来のＦＩＢ加工では、新規製品の加工時に、特定の配線層を掘り当てる際に、過去の別世代製品などでのエッチング到達時間値などを参考にして加工をしたり、本番製品での加工より前に、練習用のテストサンプルがある場合には、そのテストサンプルを用いて加工ポイントの加工条件の検討をおこなうなどしていた。
【０００７】
【発明が解決しようとする課題】
しかし、前述の場合のように、過去の経験値に基づいた方法では、最初に途中まで開口部を掘り下げる過程で、誤ってメタル配線１０２を露出させてしまう場合がある。この場合に途中から開口部の幅を小さくしてメタル配線１０３を掘り当てると、メタル配線１０２とメタル配線１０３との間で配線間ショートが発生して不良品化し、製品の収率が低下するという問題がある。また、テストサンプルと製品の一つ一つとでは層間絶縁膜の厚さが必ずしも一致しない場合があるため、テストサンプルから得たデータに基づいた方法では、加工ミスを完全に防止することはできないという問題がある。
【０００８】
本発明は、上記従来の問題を解決するためになされたものであり、加工ミスを生じることなく多層配線エッチング加工をすることができる配線パターンを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明の配線パターンは、多層配線構造の半導体集積回路に搭載される配線パターンであって、前記配線パターンは、各配線層に形成された複数の評価用パターンを有し、前記評価用パターンは、上層側に配設された評価用パターンより下層側に配設された評価用パターンの方が大きい平面方向の長さを有しており、前記各評価用パターンは半導体基板を介してグランド電位に接続されており、半導体集積回路の厚さ方向に観察したときに前記各評価用パターンの全てが重なる領域を有することを特徴とする。
【００１０】
ここで、前記評価用パターンは、直線状に形成され、下層側の評価用パターンの一方の端部が、その上層側の評価用パターンの対応する一方の端部よりも長く形成されているのが好ましい。
【００１１】
また、前記各評価用パターンは、それぞれビアを介して互いに接続され、前記接続された最下層の評価用パターンはコンタクトを介して前記半導体基板に接続されているのが好ましい。
【００１２】
【発明の実施の形態】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の配線パターンを詳細に説明する。図１は、本発明の配線パターンの一実施形態の断面図である。同図に示す配線パターンは、６層配線構造の半導体集積回路に搭載されるものである。故障解析等において、ＦＩＢ装置等により、実際に半導体集積回路で使用されている各層のメタル配線に対して観測窓を開口する前に、配線パターンの各層のメタル配線に対して観測窓を開口し、実際のメタル配線に対して観測窓を開口する時のエッチング時間を算出するために用いられる。
【００１３】
図示例の配線パターンは、図中上下方向に平行に配列した６個の評価用パターンを有しており、各評価用パターンは半導体集積回路１０の各配線層と同じ層上に１個ずつ配設されている。各評価用パターンの図中左端では、第１層〜第６層までの各配線層の評価用パターンが全て重なり合うように直線状に形成されている。各評価用パターンの図中右端では、下層側の評価用パターンの右端部が、その上層側の評価用パターンの右端部よりも長く形成されている。すなわち、各評価用パターンの右端の部分では、各配線層の評価用パターンの右端が階段状に形成されている。
【００１４】
即ち、図中最下層の評価用パターンＭＰ１は、多層配線のうち、最も下層側（シリコン基板４に近い側）のメタル配線が配設されている配線層Ｌ１と同じ層上に配設されている。同様に、図中下から上に向かって、評価用パターンＭＰ２は配線層Ｌ２と同じ層に、評価用パターンＭＰ３は配線層Ｌ３と同じ層に、評価用パターンＭＰ４は配線層Ｌ４と同じ層に、評価用パターンＭＰ５は配線層Ｌ５と同じ層に、評価用パターンＭＰ６は配線層Ｌ６と同じ層に、それぞれ配設されている。
【００１５】
評価用パターンＭＰ１〜ＭＰ６は、下層側に配設されたものほど、配線層の平面方向（図中左右方向）の長さが大きくなるように配設されている。これはＩＣ１０の上表面ＳからＦＩＢ装置などでエッチングして穴あけ加工する際に、上表面Ｓから各評価用パターンＭＰ１〜ＭＰ６の上表面に到達するまでの時間、即ちエッチング加工時間を正確に測定するためである。
【００１６】
従って、各評価用パターンＭＰ１〜ＭＰ６の平面形状は、ＩＣ１０の上表面Ｓから直接各評価用パターンＭＰ１〜ＭＰ６に到達する観測窓を開けられるような形状であればよく、特に限定されない。代表的には、図１に示したような、各評価用パターンＭＰ１〜ＭＰ６の縦断面が、階段状、すなわちＩＣ１０上表面からの距離（深さ）が大きいほど平面方向（図中左右方向の幅）が大きくなった形状が挙げられる。
【００１７】
その一方で、各評価用パターンＭＰ１〜ＭＰ６は、ＩＣ１０の厚さ方向に観察したときに、それら全ての評価用パターンＭＰ１〜ＭＰ６が重なった部分を有するように配設されている。例えば図１中の各評価用パターンＭＰ１〜ＭＰ６のうち、ＭＰ６の下層側の部分では、全ての評価用パターンＭＰ１〜ＭＰ６が重なり合っている。このように、ＩＣ１０の厚さ方向（図中上下方向）に観察したときに、全ての評価用パターンＭＰ１〜ＭＰ６が重なる部分を形成することにより、後述するように、層間絶縁膜の厚さ、ひいては層間絶縁膜を除去するのに要するエッチング時間を正確に把握することができる。
【００１８】
また、各評価用パターンＭＰ１〜ＭＰ６の連接する評価用パターンの間には導電性ビアＶ１〜Ｖ５が配設されており、全ての評価用パターンＭＰ１〜ＭＰ６は電気的に接続されている。更に評価用パターンＭＰ１とシリコン基板４との間は導電性ビア（コンタクト）Ｖ０により電気的に接続されている。結局全ての評価用パターンＭＰ１〜ＭＰ６はシリコン基板４を介してグランド電位に接続されている。
【００１９】
なお、評価用パターンＭＰ１〜ＭＰ６相互間の全てが電気的に接続されている必要はないが、各評価用パターンＭＰ１〜ＭＰ６はシリコン基板４を介してグランド電位に接続されていることが求められる。これは、後述するように、各評価用パターンＭＰ１〜ＭＰ６をＦＩＢ装置で観測できるようにするためである。
【００２０】
次に各評価用パターンＭＰ１〜ＭＰ６の作り方について説明する。本発明の評価用パターンＭＰ１〜ＭＰ６は通常のメタル配線を形成するのと同様の方法、例えばスパッタリング、ＣＶＤ法、プラズマエッチング処理等により形成することができる。特に同じ層上に配設されるメタル配線、例えば配線層Ｌ１と同じ層に配設されるメタル配線がある場合には、当該メタル配線と評価用パターンＭＰ１は同時に形成するのが好ましい。同時に形成することにより、前記メタル配線と評価用パターンＭＰ１とを同じ厚さのメタル配線として形成でき、後述するエッチング時間の計測時に高精度の結果が得られる。
【００２１】
次に、図１に示す配線パターンを用いて、実際の回路で用いられている各層のメタル配線の表面まで到達する観測窓を開口する時のエッチング時間を算出する方法を説明する。
【００２２】
ＩＣ１０上表面Ｓ上の各点Ａ１〜Ａ６からＦＩＢ装置でシリコン基板４の方向に向かって観測窓を開口し、穴（観測窓）の先端が評価用パターンＭＰ１〜ＭＰ６の上表面に到達するまでの時間ｔ１〜ｔ６を測定する。この測定により、上層にメタル配線が存在しない場合に、各配線層Ｌ１〜Ｌ６まで観測窓を開口するために必要なエッチング時間ｔ１〜ｔ６が求められる。
【００２３】
また、点Ａ７において、ＩＣ１０の表面からシリコン基板４の方向にＦＩＢ装置で穴あけを行い、第１層の評価用パターンＭＰ１の上表面に到達するまで貫通する観測窓を開口する。その間に絶縁膜２と各評価用パターンＭＰ６〜ＭＰ２とが交互に現れる。各配線層の評価用パターンの表面に到達するまでのエッチング時間を測定することにより、各層間の絶縁膜２をエッチングして除去する際のエッチング所要時間、すなわち上層側にメタル配線が存在する場合に、上層のメタル配線および層間絶縁膜を貫通して下層側のメタル配線まで到達する観測窓を開口するまでのエッチング所要時間が得られる。
【００２４】
以上説明したように、本実施形態に係るＩＣ（半導体集積回路）１０ではエッチング時間探索用の評価用パターンＭＰ１〜ＭＰ６が内部に配設されている。そのためこの評価用パターンＭＰ１〜ＭＰ６についてＦＩＢ装置で穴あけ加工して各配線層Ｌ１〜Ｌ６まで掘り進むのに必要なエッチング処理時間を把握することができる。
【００２５】
なお、本発明の範囲は上記実施形態に限定されない。上記実施の形態では評価用パターンＭＰ１〜ＭＰ６として、ＩＣ１０の一方向（図１の右方向）に順次延設された形状の評価用パターンを例にして説明したが、紙面に垂直な方向に順次延設された評価用パターンとして形成してもよい。
【００２６】
【発明の効果】
各配線層までの深さ方向のエッチング時間、かつ各配線層間の絶縁層のエッチング時間を見積もるための評価用パターンを半導体集積回路内に搭載することにより、正確なエッチング時間を本番加工前に見積もることができ、加工ミスの防止が図られる。
【図面の簡単な説明】
【図１】本発明に係るＩＣ（半導体集積回路）の縦断面図である。
【図２】半導体集積回路の加工前を示した断面図である。
【図３】半導体集積回路の加工後を示した断面図である。
【符号の説明】
１０…ＩＣ（半導体集積回路）
２…絶縁膜
４…シリコン基板
ＭＰ１，ＭＰ２，ＭＰ３，ＭＰ４，ＭＰ５，ＭＰ６…評価用パターン
Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６…配線層
【図１】
2004303953.tif 000003
【図２】
2004303953.tif 000004
【図３】
2004303953.tif 000005