(57)【要約】【課題】出力電圧Ｖｏｕｔの負荷電流Ｉｏ依存性を抑制し、設計が簡便で、低コストの交流／直流変換装置を提供する。【解決手段】交流入力電圧を整流する電力整流素子と、前記電力整流素子の出力を変換し、前記交流入力電圧に基づく出力電圧を生成する電力変換回路と、前記出力電圧を安定化する誤差増幅器と、を備える交流／直流変換装置において、前記交流入力電圧のピーク値を検出するピーク検出手段と、前記ダイオードの出力を保持し、前記誤差増幅器に接続するピーク保持手段と、を備えることを特徴とする交流／直流変換装置。【選択図】      図１
2004222465.tif 000002
【特許請求の範囲】
【請求項１】
交流入力電圧を整流する電力整流素子と、
前記電力整流素子の出力を変換し、前記交流入力電圧に基づく出力電圧を生成する電力変換回路と、
前記出力電圧を安定化する誤差増幅器と、
を備える交流／直流変換装置において、
前記交流入力電圧のピーク値を検出するピーク検出手段と、
前記ダイオードの出力を保持し、前記誤差増幅器に接続するピーク保持手段と、
を備えることを特徴とする交流／直流変換装置。
【請求項２】
前記コンデンサと前記誤差増幅器との間に、
前記コンデンサの電圧を分圧する抵抗と、
前記抵抗から得られる電圧に接続するバッファー回路と、
前記バッファー回路の出力を増幅する演算増幅器と、
を配置することを特徴とする請求項１記載の交流／直流変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流入力電圧に基づく出力電圧を生成する交流／直流変換装置に関するものである。
【０００２】
【従来の技術】
従来の交流／直流変換装置は、電力整流素子で交流入力電圧を整流し電力変換回路の入力となる電圧が低いときに出力電圧を低くし、電力整流素子で交流入力電圧を整流し電力変換回路の入力となる電圧が高いときに出力電圧を高くしている（例えば、特許文献１及び特許文献２参照。）。
また、電力整流素子で整流した電圧は抵抗で分圧した後コンデンサで平滑している（例えば、特許文献１及び特許文献２参照。）。
【０００３】
【特許文献１】
特開平５−２４４７６８号公報
【特許文献２】
特許第２７８６３８４号明細書
【０００４】
このような交流／直流変換装置は、回路内の素子のストレスが小さく、高効率である。
【０００５】
以下に、具体的な例をあげて説明する。図４は、従来のスイッチング電源の一実施例を示す構成図である。
【０００６】
図４の従来例の構成を説明する。詳しい説明は省略する。
コンデンサＣ５、インダクタＬ３及びコンデンサＣ４は、ラインフィルタ回路を形成する。
また、電力整流素子Ｄ１，Ｄ２，Ｄ３，Ｄ４は、電力整流ブリッジを形成する。
【０００７】
さらに、インダクタＬ２及びコンデンサＣ３は、フィルタ回路を形成する。
また、インダクタＬ１、主スイッチＱ１、整流器Ｄ５及び平滑コンデンサＣ１は、電力変換器である昇圧形コンバータを形成する。
【０００８】
そして、交流入力電圧Ｖａｃは、ラインフィルタ回路（コンデンサＣ５、インダクタＬ３及びコンデンサＣ４）を介して、電力整流ブリッジ（電力整流素子Ｄ１，Ｄ２，Ｄ３，Ｄ４）に接続する。
【０００９】
電力整流素子Ｄ４のアノードは電圧Ｖ０とし、電力整流素子Ｄ４のカソードは電圧Ｖａとする。
【００１０】
また、電力整流ブリッジ（電力整流素子Ｄ１，Ｄ２，Ｄ３，Ｄ４）は、フィルタ回路（インダクタＬ２及びコンデンサＣ３）を介して、昇圧形コンバータ（インダクタＬ１、主スイッチＱ１、整流器Ｄ５及び平滑コンデンサＣ１）に接続する。
【００１１】
さらに、昇圧形コンバータ（インダクタＬ１、主スイッチＱ１、整流器Ｄ５及び平滑コンデンサＣ１）は、負荷（図示せず）に接続し、出力電圧Ｖｏｕｔ及び負荷電流Ｉｏを供給する。
【００１２】
また、電力整流ブリッジ（電力整流素子Ｄ１，Ｄ２，Ｄ３，Ｄ４）で整流した電圧Ｖａは、抵抗Ｒ１１及び抵抗Ｒ１２で分圧し、さらにコンデンサＣ４で平滑し、電圧Ｖ７となる。
【００１３】
電圧Ｖａには、交流入力電圧Ｖａｃを整流した脈のある波形が生ずる。また、電圧Ｖａは、電力を伝送するパワーラインに位置する。
【００１４】
そして、トランジスタＱ２において、そのベースは電圧Ｖ７に接続し、そのコレクタは抵抗Ｒ２と抵抗Ｒ３との接続点である電圧Ｖ６に接続し、そのエミッタは抵抗Ｒ１０に接続する。
【００１５】
また、昇圧形コンバータ（インダクタＬ１、主スイッチＱ１、整流器Ｄ５及び平滑コンデンサＣ１）の出力電圧Ｖｏｕｔは、抵抗Ｒ１並びに抵抗Ｒ２及び抵抗Ｒ３の分圧回路を介して、誤差増幅器Ｕ１の反転入力端である電圧Ｖｂに接続する。即ち、電圧Ｖｂは抵抗Ｒ１と抵抗Ｒ２の接続点に接続する。
【００１６】
そして、誤差増幅器Ｕ１の非反転入力端は、基準電圧Ｖｒｅｆに接続する。また、誤差増幅器Ｕ１の反転入力端である電圧Ｖｂと誤差増幅器Ｕ１の出力端である電圧Ｖｃとの間には、抵抗Ｒ４及びコンデンサＣ２を接続する。
【００１７】
また、誤差増幅器Ｕ１の出力端である電圧Ｖｃは、パルス幅変調回路１０を介して、昇圧形コンバータ（インダクタＬ１、主スイッチＱ１、整流器Ｄ５及び平滑コンデンサＣ１）内の主スイッチＱ１のゲートである電圧Ｖｄに接続する。
【００１８】
パルス幅変調回路１０は、電圧Ｖｃが低いときはオンとオフとの時間の割合（デューティ比）を減少させ、電圧Ｖｃが高いときはオンとオフとの時間の割合（デューティ比）を増加させる。
【００１９】
このような、図４の従来例の動作を説明する。
交流入力電圧Ｖａｃは、電力整流ブリッジ（電力整流素子Ｄ１，Ｄ２，Ｄ３，Ｄ４）で整流し、昇圧形コンバータ（インダクタＬ１、主スイッチＱ１、整流器Ｄ５及び平滑コンデンサＣ１）で出力電圧Ｖｏｕｔに変換する。ここで、共通電位をＣＯＭとする。
【００２０】
また、誤差増幅器Ｕ１は、電圧Ｖｂが基準電圧Ｖｒｅｆと等しくなるように動作する。
【００２１】
即ち、電圧Ｖｂが基準電圧Ｖｒｅｆよりも高いときは、電圧Ｖｃは低下し、電圧Ｖｄのオンとオフとの時間の割合（デューティ比）は減少し、出力電圧Ｖｏｕｔは減少し、電圧Ｖｂは減少するようにフィードバックする。
また、電圧Ｖｂが基準電圧Ｖｒｅｆよりも低いときは、電圧Ｖｃは上昇し、電圧Ｖｄのオンとオフとの時間の割合（デューティ比）は増加し、出力電圧Ｖｏｕｔは増加し、電圧Ｖｂは増加するようにフィードバックする。
【００２２】
したがって、電圧Ｖｂは基準電圧Ｖｒｅｆと等しいところで安定となる。その結果、出力電圧Ｖｏｕｔも安定化する。安定となる出力電圧Ｖｏｕｔは、以下の式（１）を満足する。
Ｖｏｕｔ＝（１＋Ｒ１／Ｒ２）・Ｖｒｅｆ−Ｒ１／Ｒ２・Ｖ６  （１）
【００２３】
式（１）から分かるように、図４の従来例は、電圧Ｖ６が低いときでは出力電圧Ｖｏｕｔは高い値で安定となり、電圧Ｖ６が高いときでは出力電圧Ｖｏｕｔは低い値で安定となる。
【００２４】
また、抵抗Ｒ４及びコンデンサＣ２は、以上のようなフィードバックの帯域を設定する。さらにまた、ラインフィルタ回路（コンデンサＣ５、インダクタＬ３及びコンデンサＣ４）及びフィルタ回路（インダクタＬ２及びコンデンサＣ３）は、回路内のノイズ及びリプル等を抑制する。
【００２５】
次に、交流入力電圧Ｖａｃが上昇し、電圧Ｖａが上昇する場合では、電圧Ｖ７は上昇し、トランジスタＱ２のエミッタの電圧は上昇し、抵抗Ｒ１０の電流は増加し、トランジスタＱ２のコレクタ電流は増加し、電圧Ｖ６は低下する。したがって、出力電圧Ｖｏｕｔは上昇する。
【００２６】
また、交流入力電圧Ｖａｃが低下し、電圧Ｖａが低下する場合では、電圧Ｖ７は低下し、トランジスタＱ２のエミッタの電圧は低下し、抵抗Ｒ１０の電流は減少し、トランジスタＱ２のコレクタ電流は減少し、電圧Ｖ６は増加する。したがって、出力電圧Ｖｏｕｔは低下する。
【００２７】
したがって、図４の従来例は、交流入力電圧Ｖａｃに基づく出力電圧Ｖｏｕｔを生成する。
【００２８】
【発明が解決しようとする課題】
しかしながら、このような従来の交流／直流変換装置では、出力電圧Ｖｏｕｔの値は負荷電流Ｉｏで大きく変動するという課題がある。
具体的には、軽負荷時では出力電圧Ｖｏｕｔが上昇し、重負荷時では出力電圧が低下する。
【００２９】
そして、出力電圧Ｖｏｕｔの値が変動すると、昇圧形コンバータ（インダクタＬ１、主スイッチＱ１、整流器Ｄ５及び平滑コンデンサＣ１）において、損失および素子のストレスが変動する。
この変動の幅が大きいと、設計に要する工数が増加すると共に、交流／直流変換装置全体が高価となるという課題がある。
【００３０】
上述の課題を以下に詳しく説明する。
負荷電流Ｉｏが増加すると、フィルタ回路（インダクタＬ２及びコンデンサＣ３）での電圧降下は増加し、ラインフィルタ回路（コンデンサＣ５、インダクタＬ３及びコンデンサＣ４）での電圧降下も増加する。また、電力整流ブリッジ（電力整流素子Ｄ１，Ｄ２，Ｄ３，Ｄ４）の電圧降下も変化する。
【００３１】
したがって、これらの変化が複合すると、電圧Ｖａの波形は、振幅のみならず形が変化する。即ち、電圧Ｖａの波形には歪が生ずる。同様に、電圧Ｖ０の波形にも歪が生ずる。
【００３２】
電圧Ｖａの波形の歪の変動は、電圧Ｖ７を変動させ、トランジスタＱ２のエミッタの電圧を変動させ、抵抗Ｒ１０の電流を変動させ、トランジスタＱ２のコレクタ電流を変動させ、電圧Ｖ６を変動させる。したがって、出力電圧Ｖｏｕｔも変動する。
【００３３】
以上のような、出力電圧Ｖｏｕｔの負荷電流Ｉｏの依存性の原因は複雑であるため、交流／直流変換装置の設計のときには、繰り返して、実験で確認する必要がある。
【００３４】
本発明の目的は、以上説明した課題を解決するものであり、出力電圧Ｖｏｕｔの負荷電流Ｉｏの依存性を抑制する交流／直流変換装置を提供することにある。
また、設計が簡便で、低コストの交流／直流変換装置を提供することにある。
【００３５】
【課題を解決するための手段】
このような目的を達成する本発明は、次の通りである。
（１）交流入力電圧を整流する電力整流素子と、前記電力整流素子の出力を変換し、前記交流入力電圧に基づく出力電圧を生成する電力変換回路と、前記出力電圧を安定化する誤差増幅器と、を備える交流／直流変換装置において、前記交流入力電圧のピーク値を検出するピーク検出手段と、前記ダイオードの出力を保持し、前記誤差増幅器に接続するピーク保持手段と、を備えることを特徴とする交流／直流変換装置。
（２）前記コンデンサと前記誤差増幅器との間に、前記コンデンサの電圧を分圧する抵抗と、前記抵抗から得られる電圧に接続するバッファー回路と、前記バッファー回路の出力を増幅する演算増幅器と、を配置することを特徴とする（１）記載の交流／直流変換装置。
【００３６】
【発明の実施の形態】
図１は本発明の一実施例を示した構成図である。なお、図４の従来例と同じ要素には同一符号を付し、説明を省略する。
【００３７】
図１の実施例の特徴は、交流入力電圧Ｖａｃのピーク値を検出するピーク検出手段であるダイオードＤ６と、ダイオードＤ６の出力を保持するピーク保持手段であるコンデンサＣ３と、を備える点にある。
【００３８】
図１の実施例の構成を説明する。なお、図４の従来例と同様の部分は省略する。
ダイオードＤ６のアノードは、電圧Ｖ０に接続し、さらにラインフィルタ回路（コンデンサＣ５、インダクタＬ３及びコンデンサＣ４）を介して、交流入力電圧Ｖａｃに接続する。また、ダイオードＤ６のカソードはコンデンサＣ３並びに抵抗Ｒ８及び抵抗Ｒ９の分圧回路に接続する。
【００３９】
コンデンサＣ３は、抵抗Ｒ８及び抵抗Ｒ９の分圧回路を介し、さらにトランジスタＱ２を介し、さらにまた抵抗Ｒ１並びに抵抗Ｒ２及び抵抗Ｒ３の分圧回路を介して、誤差増幅器Ｕ１に接続する。
【００４０】
ダイオードＤ６のカソードとコンデンサＣ３と抵抗Ｒ８との接続点を電圧Ｖ１とする。
また、抵抗Ｒ８と抵抗Ｒ９との接続点を電圧Ｖ２とする。そして、電圧Ｖ２は、トランジスタＱ２のベースに接続する。
【００４１】
このような図１の実施例の動作を説明する。なお、図４の従来例と同様の部分は省略する。
ダイオードＤ６は交流入力電圧Ｖａｃのピーク値を検出し、コンデンサＣ３はダイオードＤ６の出力を保持する。
【００４２】
電圧Ｖ１には、交流入力電圧Ｖａｃのピーク値に相当するほぼ一定の電圧が生ずる。
【００４３】
そして、交流入力電圧Ｖａｃが上昇し、電圧Ｖ１が上昇すると、電圧Ｖ２は上昇し、トランジスタＱ２のエミッタの電圧は上昇し、抵抗Ｒ１０の電流は増加し、トランジスタＱ２のコレクタ電流は増加し、電圧Ｖ６は低下する。したがって、出力電圧Ｖｏｕｔは上昇する。
【００４４】
また、交流入力電圧Ｖａｃが低下し、電圧Ｖ１が低下すると、電圧Ｖ２は低下し、トランジスタＱ２のエミッタの電圧は低下し、抵抗Ｒ１０の電流は減少し、トランジスタＱ２のコレクタ電流は減少し、電圧Ｖ６は増加する。したがって、出力電圧Ｖｏｕｔは低下する。
【００４５】
したがって、図１の実施例は、図４の従来例と同様に、交流入力電圧Ｖａｃに基づく出力電圧Ｖｏｕｔを生成する。
【００４６】
さらに、負荷電流Ｉｏが変動すると、図４の実施例と同様に、電圧Ｖａ及び電圧Ｖ０の波形の歪は変動する。したがって、電圧Ｖ１も変動し、電圧Ｖ２も変動する。
【００４７】
ここで、図１の実施例における電圧Ｖ２の変動と、図４の従来例における電圧Ｖ７の変動とを比較する。
【００４８】
まず、ダイオードＤ６の電圧降下は負荷電流Ｉｏに無関係であるが、電力整流ブリッジ（電力整流素子Ｄ１，Ｄ２，Ｄ３，Ｄ４）における電力整流素子Ｄ３及び電力整流素子Ｄ４の電圧降下は負荷電流Ｉｏに依存する。
【００４９】
次に、図１の実施例において、電圧Ｖ０の波形の歪が変動しても、電圧Ｖ０の波形のピーク値が変動していなければ、電圧Ｖ１は変動せず、電圧Ｖ２も変動しない。
【００５０】
しかし、図４の従来例においては、電圧Ｖ０の波形のピーク値が変動しなくても、電圧Ｖ０の波形の歪が変動すれば、電圧Ｖａは変動し、電圧Ｖ７も変動する。
【００５１】
したがって、負荷電流Ｉｏが変動において、図１の実施例における電圧Ｖ２及び電圧Ｖ６の変動は、図４の従来例における電圧Ｖ７及び電圧Ｖ６の変動よりも小さくなり、図１の実施例の出力電圧Ｖｏｕｔの変動も図４の従来例の出力電圧Ｖｏｕｔの変動よりも小さくなる。
【００５２】
また、図２は本発明に係る交流／直流変換装置の他の実施例を示す構成図である。なお、図１の従来例と同じ要素には同一符号を付し、説明を省略する。
【００５３】
図２の実施例の特徴は、バッファー回路を形成する演算増幅器Ｕ３と、演算増幅器Ｕ３の出力を増幅する演算増幅器Ｕ２と、を備える点にある。
【００５４】
また、交流入力電圧Ｖａｃの一端に、ラインフィルタ回路（コンデンサＣ５、インダクタＬ３及びコンデンサＣ４）を介して、アノードを接続する第１ダイオードＤ６を備える。
さらにまた、交流入力電圧Ｖａｃの他端に、ラインフィルタ回路（コンデンサＣ５、インダクタＬ３及びコンデンサＣ４）を介して、アノードを接続する第２ダイオードＤ７を備える。
【００５５】
図２の実施例の構成を説明する。なお、図１の実施例と同様の部分は省略する。
演算増幅器Ｕ３において、その非反転入力は電圧Ｖ２に接続し、その反転入力はその出力である電圧Ｖ３に接続する。演算増幅器Ｕ３の出力は、抵抗Ｒ７を介して演算増幅器Ｕ２の非反転入力に接続する。
【００５６】
さらに、演算増幅器Ｕ２において、その非反転入力は基準電圧Ｖｒに接続し、その反転入力とその出力との間に抵抗Ｒ６を接続する。演算増幅器Ｕ２の出力は抵抗Ｒ５を介して電圧Ｖ６に接続する。また、演算増幅器Ｕ２の反転入力は電圧Ｖ４とし、演算増幅器Ｕ２の出力は電圧Ｖ５する。
【００５７】
このような図２の実施例の動作を説明する。なお、図１の実施例と同様の部分は省略する。
【００５８】
ダイオードＤ６及びダイオードＤ７は交流入力電圧Ｖａｃのピーク値を検出し、コンデンサＣ３はダイオードＤ６の出力を保持する。
【００５９】
そして、交流入力電圧Ｖａｃが上昇し、電圧Ｖ１が上昇すると、電圧Ｖ２は上昇し、電圧Ｖ３は上昇し、電圧Ｖ４は上昇し、電圧Ｖ５は低下し、電圧Ｖ６は低下する。したがって、出力電圧Ｖｏｕｔは上昇する。
【００６０】
また、交流入力電圧Ｖａｃが低下し、電圧Ｖ１が低下すると、電圧Ｖ２は低下し、電圧Ｖ３は低下し、電圧Ｖ４は低下し、電圧Ｖ５は上昇し、電圧Ｖ６は上昇する。したがって、出力電圧Ｖｏｕｔは低下する。
【００６１】
したがって、図２の実施例は、図１の実施例と同様に、交流入力電圧Ｖａｃに基づく出力電圧Ｖｏｕｔを生成する。
また、負荷電流Ｉｏが変動すると、図１の実施例と同様に、電圧Ｖ２は変動する。
【００６２】
さらに、演算回路Ｕ３は電圧Ｖ２のインピーダンスを高くし、電圧Ｖ３のインピーダンスを低くし、ノイズの影響を抑制する。また、演算増幅器Ｕ２は、演算増幅器Ｕ３の出力を安定して増幅する。そして、抵抗Ｒ５、抵抗Ｒ６及び抵抗Ｒ７は利得を調整する。
【００６３】
そして、演算増幅器Ｕ３と演算増幅器Ｕ２のカスケードの配置は、実験によると、負荷電流Ｉｏが変動において、効果的に電圧Ｖ２，Ｖ３，Ｖ５，Ｖ６の変動を抑制することが分かった。
【００６４】
また、ダイオードＤ７を追加して、交流入力電圧を両波で整流すると、一層効果的に電圧Ｖ２，Ｖ３，Ｖ５，Ｖ６の変動を抑制することが分かった。
【００６５】
以上のことにより、負荷電流Ｉｏが変動において、図２の実施例における電圧Ｖ６の変動は、図１の実施例における電圧Ｖ６の変動よりも小さくなり、図２の実施例の出力電圧Ｖｏｕｔの変動も図１の実施例の出力電圧Ｖｏｕｔの変動よりも小さくなり好適である。
【００６６】
次に、図３を用いて図２の実施例の動作を再度説明する。図３は、図２の実施例の動作波形である。
【００６７】
図３（ａ）において、電圧Ｖａは、電力整流ブリッジ（電力整流素子Ｄ１，Ｄ２，Ｄ３，Ｄ４）で整流した電圧である。同図より、脈のある波形である。
【００６８】
また、図３（ｂ）において、電圧Ｖ１は、ダイオードＤ６のカソード及びダイオードＤ７のカソードとコンデンサＣ３と抵抗Ｒ８との接続点の電圧である。
同図より、電圧Ｖ１には、交流入力電圧Ｖａｃのピーク値に相当するほぼ一定の電圧が生ずる。
【００６９】
そして、図３（ｃ）において、出力電圧Ｖｏｕｔは、昇圧形コンバータ（インダクタＬ１、主スイッチＱ１、整流器Ｄ５及び平滑コンデンサＣ１）の出力である。
【００７０】
また、図３（ｄ）において、負荷電流Ｉｏは、昇圧形コンバータ（インダクタＬ１、主スイッチＱ１、整流器Ｄ５及び平滑コンデンサＣ１）の出力である。
【００７１】
さらに、横軸は時間を示す。簡略化のため、それぞれの波形の遅れ要素に関する時定数を無視する。
【００７２】
さらにまた、図３において、期間Ａは、交流入力電圧Ｖａｃが高く軽負荷の場合を示す。また、期間Ｂは交流入力電圧Ｖａｃが低く軽負荷の場合を示す。そして、期間Ｃは交流入力電圧Ｖａｃが低く重負荷の場合を示す。
【００７３】
期間Ａと期間Ｂとの比較は、以下の結果を示す。
交流入力電圧Ｖａｃが高いときは、電圧Ｖ１は高くなり、出力電圧Ｖｏｕｔは高くなる。また、交流入力電圧Ｖａｃが低いときは、電圧Ｖ１は低くなり、出力電圧Ｖｏｕｔは低くなる。
【００７４】
期間Ｂと期間Ｃとの比較は、以下の結果を示す。
負荷電流Ｉｏが重負荷のときは、電圧Ｖａの波形の歪は大きくなる。しかしながら電圧Ｖａの波形のピーク値の変動は小さい。このとき、電圧Ｖ１の値はほぼ一定の値となり、出力電圧Ｖｏｕｔもほぼ一定となる。
【００７５】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、交流／直流変換装置の出力電圧Ｖｏｕｔの負荷電流Ｉｏの依存性を抑制できる。
また、設計が簡便で、低コストになる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】本発明の他の実施例を示した構成図である。
【図３】図２の実施例の動作波形である。
【図４】従来の交流／直流変換装置を示した構成図である。
【符号の説明】
Ｖａｃ  交流入力電圧
Ｖｏｕｔ  出力電圧
Ｉｏ  負荷電流
Ｕ１  誤差増幅器
Ｕ２，Ｕ３  演算増幅器
Ｄ６，Ｄ７  ダイオード
Ｄ１，Ｄ２，Ｄ３，Ｄ４  電力整流素子
Ｃ３  コンデンサ
Ｒ８，Ｒ９  抵抗
【図１】
2004222465.tif 000003
【図２】
2004222465.tif 000004
【図３】
2004222465.tif 000005
【図４】
2004222465.tif 000006