(57)【要約】      （修正有）【課題】ＧＨｚ周波数帯域において導体に生じる信号の減衰や劣化を等化する、薄膜受動部品を提供する。【解決手段】伝送線やプリント基板の導体を終端させる回路用の薄膜モジュールである。一例においては薄膜回路が基板上に着膜され、コンデンサのひとつの電極板が抵抗体を構成する。このイコライザモジュールは直列にコネクタ内の導体信号線に接続される。また異なったハイブリッド構造のイコライザは、薄膜抵抗と実装されたコンデンサからなる。【選択図】図１ａ
2004363082.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号のためのコネクタであって、
ａ）１ＧＨｚ以上の信号を通す導体経路に接続された入力端子及び出力端子を含む容器と；
ｂ）それらの出入力端子間に直列に接続された受動回路であって、導体経路の信号の劣化を補償するインピーダンス特性を持ち、少なくとも１組の抵抗及びコンデンサからなり、その抵抗がコンデンサの一方の電極を兼ねる抵抗体層であるもの
を備えることを特徴とするコネクタ。
【請求項２】
前記容器が、複数本の導体経路とそれらに各々接続された複数組の出入力端子を含み、各導体経路が各組の出入力端子間に前記受動回路の一つを備える請求項１に記載のコネクタ。
【請求項３】
前記出入力端子が多芯ケーブルの個々の導線に接続されている請求項２に記載のコネクタ。
【請求項４】
前記抵抗体層が、酸化タンタル、二酸化ケイ素、窒化珪素及びニッケルクロムの群のうちから選ばれる材料からなる請求項１に記載のコネクタ。
【請求項５】
前記受動回路が、円筒状の導電性支持体を備え、前記抵抗及びコンデンサがその支持体上に薄膜で形成されている請求項１に記載のコネクタ。
【請求項６】
前記抵抗及びコンデンサが互いに分岐して接続されている請求項１に記載のコネクタ。
【請求項７】
１ＧＨｚ以上の信号を通す導体経路を備え、その信号を調整する薄膜受動回路部品において、その導体経路が出入力端子で終端するとともに一組の薄膜抵抗体及び薄膜コンデンサを途中に有し、それらの薄膜抵抗体及び薄膜コンデンサが支持体の一方の主面に形成され且つ互いに分岐して接続され、その抵抗体がコンデンサの一方の電極を兼ねていることを特徴とする部品。  
【請求項８】
前記抵抗体及びコンデンサがそれぞれ複数であって、これらの抵抗体とコンデンサが接続されてフィルタを形成する請求項７に記載の部品。
【請求項９】
前記支持体が円筒状で導電性を有し、前記薄膜抵抗体及び薄膜コンデンサがその支持体上に形成されている請求項７に記載の部品。
【請求項１０】
前記支持体上にコンデンサの一方の電極となる前記薄膜抵抗体が形成され、その上に誘電体層が形成され、その誘電体層の上にコンデンサの他方の電極となる導電層が形成されている請求項９に記載の部品。
【請求項１１】
高周波信号のためのコネクタにおいて、
ａ）１ＧＨｚ以上の信号を通す複数の導体経路に各々接続された複数組の入力端子及び出力端子を含む収容部と；
ｂ）それらの出入力端子間に各々直列に接続された複数の受動回路とを備え、
各受動回路が導体経路の信号の劣化を補償するインピーダンス特性を持ち、少なくとも１組の抵抗及びコンデンサからなり、コンデンサの電極となる第一、第二の導電層、及びそれらの導電層間に介在する誘電体層を含み、第一、第二の導電層の一つが前記抵抗を兼ねる
ことを特徴とするコネクタ。
【請求項１２】
前記抵抗体層が、酸化タンタル、二酸化ケイ素、窒化珪素及びニッケルクロムの群のうちから選ばれる材料からなる請求項１１に記載のコネクタ。
【請求項１３】
１ＧＨｚ以上の信号を通す導体経路に接続し、その信号を調整する薄膜部品において、
ａ）複数の出入力端子間に接続された抵抗及びコンデンサからなる複数組の回路を有する薄膜受動モジュールであって、電気絶縁性の支持体、各コンデンサの一方の電極となる第一の層、第一層の上に形成された誘電体層、誘電体層の上に第一層と対向するように形成され、前記回路の抵抗として機能するとともに前記コンデンサの他方の電極を兼ねる抵抗体層を含むモジュールと、
ｂ）前記出入力端子に接続する複数の外部端子と
を備えることを特徴とする薄膜受動部品。
【請求項１４】
前記抵抗体層が、酸化タンタル、二酸化ケイ素、窒化珪素及びニッケルクロムの群のうちから選ばれる材料からなる請求項１３に記載の部品。
【請求項１５】
前記外部端子が、ボールグリッドアレイからなる請求項１３に記載の部品。
【請求項１６】
前記抵抗体層のうち第一層と平面視で重ならない部分が、前記回路の他の抵抗を兼ねる請求項１３に記載の部品。
【請求項１７】
高周波信号のためのコネクタにおいて、
ａ）外部の出入力導体と相互に結合する収容部を有するコネクタ本体と、
ｂ）前記収容部内に支持され、基材と基材の表面に形成された複数の層を有するコアピースとを備え、
それらの複数の層は、コンデンサの電極となる１組の導電層とそれらの導電層に挟まれた誘電体層を含み、導電層の一方が抵抗体からなり、
前記コアピースが、前記出入力導体間に通される信号の劣化を補償するインピーダンス特性を有する
ことを特徴とするコネクタ。
【請求項１８】
前記基材が、前記出入力導体に接続する管状の隣接導体に同心状に固定された円柱状導体からなる請求項１７に記載のコネクタ。
【請求項１９】
前記コアピースが、前記出入力導体の一方と電気的に接続する導電性の環状バンドを有する請求項１７に記載のコネクタ。
【請求項２０】
前記基材が、前記出入力導体に接続する隣接導体に同心状に固定された管状導体からなる請求項１７に記載のコネクタ。
【請求項２１】
高周波信号のためのコネクタにおいて、
ａ）外部の出入力導体と相互に結合する収容部を有する同軸コネクタ本体と、
ｂ）前記収容部内に支持された導電性のコアピースとを備え、
そのコアピースが、抵抗とコンデンサの一方の電極を兼ねる第一の導電層、その導電層の上に形成された誘電体層、及びその誘電体層の上に形成されてコンデンサの他方の電極となる第二の導電層を含む複数の層を有し、前記出入力導体間に通される信号の劣化を補償するインピーダンス特性を有する
ことを特徴とするコネクタ。
【請求項２２】
前記コアピースが、前記第一、第二の導電層及び誘電体層を周囲に形成した円柱状もしくは管状の導電性基材を備え、その導電性基材が隣接導体を介して前記出入力導体に接続されている請求項２１に記載のコネクタ。
【請求項２３】
前記導電性基材が、管状である請求項２２に記載のコネクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、伝送線、コネクタ(接続部品)、プリント基板上の配線等における信号の損失を補償する薄膜受動電子部品に関するものである。この部品は、受動的に、上にあげた例を含む多くの導体経路において、インピーダンス特性を改善する。
【背景技術】
【０００２】
誘電体や導体による損失、クロストーク、反射、ノイズ等は, 他の寄生的な信号を劣化させる条件も含め、電信やネットワーク等における高周波デジタル回路の働きに悪影響を与える。 この悪影響は、周波数やデータレートが高い1ＧＨｚを超える領域で顕著で、この損失の為、周波数帯域が狭くなり、必要な信号を得るために新たな装置が必要となったりする。
【０００３】
クロストークは信号線間で生じ、反射やノイズは信号線の終端から生じる。 クロストークやノイズに基づく信号の減衰や損失は、信号を劣化させ、送られるデータ信号の忠実度を落とす。また、この損失により信号の同時性が失われ、送る側の伝送体と、応答する側の回路間で遅延が生じることがある。信号の忠実度が落ちることや、相対的なタイミングが狂うことは、送られるデータの情報を正しくとらえることを困難にする。それゆえ高周波回路の設計者は、ノイズやクロストーク、信号の損失等を少なくすることに多大の努力を払うのである。
【０００４】
【特許文献１】米国特許公報第５８５１８９５号
【特許文献２】米国特許公報第４６９５１１５号
【特許文献３】米国特許公報第６４０４００３号
【特許文献４】米国特許公報第６４６４５２９号
【特許文献５】米国特許公報第５９７７６３１号
【特許文献６】ドイツ特許公開公報第３１２５２８１Ａ１号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
光ファイバーや、能動部品である、リピータ・アンプリファイヤその他の特殊な部材が、信号の忠実度を向上させるために使われることがある。しかし、これらの装置はより高い電力を必要としたり、回路構成のために余分なスペースを必要とするなど比較的高いコストがかかる。
【０００６】
コンデンサや簡単な抵抗とコンデンサの回路等の受動部品が、信号を向上させるために、他の回路要素の近くに位置するようにプリント基板上や基板の下に置かれることもある。しかし、受動部品をこのように配することは、コストがかかるし、部品を入れ替えたり微調整したりする必要があっても簡単に修正する事が困難である。アメリカ合衆国特許６４０７９２９に見られるように、うめこまれたコンデンサが集積回路部品に使われることもあり、その場合は一層困難である。
【０００７】
この発明の第一の課題は、ＧＨｚ周波数帯域において導体に生じる信号の減衰や劣化を等化する、薄膜受動部品を提供することにある。
この発明のさらなる課題は、セラミック基板上に着膜された薄膜抵抗体と薄膜コンデンサを含み、コンデンサの電極板が抵抗体も兼用する構造を持つ部品を提供することにある。
この発明のさらなる課題は、複数のイコライザモジュールを内蔵した、プリント基板又はケーブルへのコネクタを提供することにある。
【０００８】
この発明のさらなる課題は、一対のブロッキングコンデンサを支持するとともに、プリント基板の導体経路を組み込んだ多ポートイコライザモジュールを提供することにある。
この発明のさらなる課題は、円筒状ないし管状の芯部材に沿って形成されたイコライザモジュールを含む、同軸ケーブルのコネクタを提供することにある。
【課題を解決するための手段】
【０００９】
その課題を解決するために、この発明のコネクタは、
高周波信号のためのコネクタであって、
ａ）１ＧＨｚ以上の信号を通す導体経路に接続された入力端子及び出力端子を含む容器と；
ｂ）それらの出入力端子間に直列に接続された受動回路であって、導体経路の信号の劣化を補償するインピーダンス特性を持ち、少なくとも１組の抵抗及びコンデンサからなり、その抵抗がコンデンサの一方の電極を兼ねる抵抗体層であるもの
を備えることを特徴とする。
【００１０】
同じく、この発明の薄膜受動部品は、
１ＧＨｚ以上の信号を通す導体経路を備え、その信号を調整する薄膜受動回路部品において、その導体経路が出入力端子で終端するとともに一組の薄膜抵抗体及び薄膜コンデンサを途中に有し、それらの薄膜抵抗体及び薄膜コンデンサが支持体の一方の主面に形成され且つ互いに分岐して接続され、その抵抗体がコンデンサの一方の電極を兼ねていることを特徴とする。  
【００１１】
同じく、この発明のコネクタを別の局面から見れば、
高周波信号のためのコネクタにおいて、
ａ）１ＧＨｚ以上の信号を通す複数の導体経路に各々接続された複数組の入力端子及び出力端子を含む収容部と；
ｂ）それらの出入力端子間に各々直列に接続された複数の受動回路とを備え、
各受動回路が導体経路の信号の劣化を補償するインピーダンス特性を持ち、少なくとも１組の抵抗及びコンデンサからなり、コンデンサの電極となる第一、第二の導電層、及びそれらの導電層間に介在する誘電体層を含み、第一、第二の導電層の一つが前記抵抗を兼ねる
ことを特徴とする。
【００１２】
同じく、この発明の薄膜受動部品を別の局面から見れば、
１ＧＨｚ以上の信号を通す導体経路に接続し、その信号を調整する薄膜部品において、
ａ）複数の出入力端子間に接続された抵抗及びコンデンサからなる複数組の回路を有する薄膜受動モジュールであって、電気絶縁性の支持体、各コンデンサの一方の電極となる第一の層、第一層の上に形成された誘電体層、誘電体層の上に第一層と対向するように形成され、前記回路の抵抗として機能するとともに前記コンデンサの他方の電極を兼ねる抵抗体層を含むモジュールと、
ｂ）前記出入力端子に接続する複数の外部端子と
を備えることを特徴とする。
【００１３】
更にまた、この発明のコネクタを別の局面から見れば、
高周波信号のためのコネクタにおいて、
ａ）外部の出入力導体と相互に結合する収容部を有するコネクタ本体と、
ｂ）前記収容部内に支持され、基材と基材の表面に形成された複数の層を有するコアピースとを備え、
それらの複数の層は、コンデンサの電極となる１組の導電層とそれらの導電層に挟まれた誘電体層を含み、導電層の一方が抵抗体からなり、
前記コアピースが、前記出入力導体間に通される信号の劣化を補償するインピーダンス特性を有する
ことを特徴とする。
【００１４】
更にまた、この発明のコネクタを別の局面から見れば、
高周波信号のためのコネクタにおいて、
ａ）外部の出入力導体と相互に結合する収容部を有する同軸コネクタ本体と、
ｂ）前記収容部内に支持された導電性のコアピースとを備え、
そのコアピースが、抵抗とコンデンサの一方の電極を兼ねる第一の導電層、その導電層の上に形成された誘電体層、及びその誘電体層の上に形成されてコンデンサの他方の電極となる第二の導電層を含む複数の層を有し、前記出入力導体間に通される信号の劣化を補償するインピーダンス特性を有する
ことを特徴とする。
【００１５】
前述のこの発明の目的、その効果及びその特徴は、薄膜受動部品で、ひとつ又はそれ以上の出入端子を持ち、セラミック基板上に形成された抵抗体とコンデンサの分流回路のペアで、その薄膜コンデンサの一方の電極板が抵抗体を形成するものに代表される。
プリント基板用のコネクタでコネクタ接続部において、信号の損失や劣化を等化するように調整されたモジュールを内蔵するものもこの発明に含まれている。即ち、これらの前もって決まった値に調整されたイコライザモジュールは、個々の導体経路、又は基板もしくはケーブルのコネクタの接続ポートに直列に配置され、プリント基板の信号線において予想される損失を等化するのである。
【００１６】
さらにまた異なったイコライザモジュールは、セラミック基板上に形成された、複数の端子を持つ、薄膜を使ったハイブリッドのＲＣフィルタ回路であって、伝送線すなわち信号線のインピーダンス特性を改善するために使用される。
以上に加える、この発明のさらなる目的、効果、特徴は、図面を参照した以下の説明において、一段と明らかになるものである。以下の記述において、この発明の解釈は、直接に記述されたものだけに限られるべきではない。この発明の意図する技術的範囲は特許請求の範囲の内容に基づき広く解釈されるべきである。
【発明の効果】
【００１７】
この発明は、プリント基板（マザーボードやドーターボード等）にカップリングされ信号を伝える導体における損失を等化する、薄膜部品もしくは銅を平面上に配列した構造（受動部品である抵抗、コンデンサ、インダクタのような）を持つイコライザモジュール、又はそのような薄膜とモジュールとのハイブリッド受動部品を与えるものである。このイコライザモジュールは、プリント基板上の個々の信号線に接続され、高周波に特有の信号の劣化を補償し、インピーダンス特性を向上させるよう等化する。またこのモジュールはプリント基板に接続されるコネクタに内蔵され、基板上の信号導体の目的とする周波数帯域での予想される高周波による損失を等化することもできる。このようにして、より広い周波数帯域で信号の忠実度や同時性が実現される。
【発明を実施するための最良の形態】
【００１８】
図１ａは、この発明のイコライザモジュールの基本的な回路構成図であって、コンデンサＣ１と抵抗体Ｒ１とが出入力端子Ｐ１とＰ２との間で互いに並列に配置されている。図１ｂ〜図４ｂは、図１ａの回路構成を有する薄膜受動イコライザモジュール２を示したものである。このイコライザモジュール２は、１ＧＨｚ以上の周波数の信号を伝える信号線導体に接続され、導体内での信号の損失を減少させ、信号の忠実度を回復させるものである。このモジュール２は導体の長さにしたがって特異的に構成されるのが通常である。例えば長い導体は複数のモジュールを直列に接続することにより等化することができる。
【００１９】
このモジュール２は、通常、補償しようとする導体経路、例えばプリント基板上の信号線導体や伝送線に直列につながれる。端子Ｐ１−Ｐ２は導体経路に沿って都合のよい場所、例えばプリント基板上の終端や接続されたコネクタの中など、どこにでも取り付けることができる。
【００２０】
信号の損失が起きる導体の長さによって、Ｃ１とＲ１の値は望まれる等化がおきるように調整される。ここに示されているモジュール２は、抵抗値Ｒ１が１０から２５０Ωの間の抵抗体と、誘電体膜の厚さが１−３μｍで容量値Ｃ１が０．５−１０ｐＦのコンデンサからなる。モジュール２の具体例として、Ｒ１が１０、２５、３５Ωであり、Ｃ１がそれぞれ３，５，８ｐＦであり、そして、誘電体膜がセラミックからなり、その厚さが２．９５、１．７７、１．１０５μｍのものがある。この回路は適当な、たとえば、産業用の有機ポリマーである液晶モールド材料  （例：Ｔｉｃｏｎａ  Ｅ．５３０ｉ）などを含む多くの有機、無機材料を使い形成することもできる。
【００２１】
図２はモジュール２の完成前の投影図で、図３は平面図で、図４ａは図３の４−４における断面図である。図４で注目するべき点は、このモジュール２が今の時点ではセラミック基板１０の上に形成されていることである。
【００２２】
最初にＮｉＣｒ膜の接着層１２がアルミナ基板１０の上に着膜される。接着層１２の上に銅の層１４が着膜される。この１２、１４の層は望まれる形に化学的にエッチングされる。銅層１４は、コンデンサＣ１の下部電極となる。酸化タンタル、酸化シリコン、窒化シリコン等の誘電体層１８が銅層１４の上に着膜される。これらの誘電体もプラズマエッチングで望みの形に形成される。ＮｉＣｒの抵抗体層２０が誘電体層１８の上に着膜され、この抵抗体層２０が抵抗値Ｒ１の抵抗となる。この抵抗値Ｒ１は材料の抵抗性、厚さ、また抵抗体層２０の幾何学的な大きさを化学的にエッチングするか又は他の適当な方法で変えることにより、調整することができる。現在の例では抵抗体層２０は、８０Ω／ｍｍ２ か１６０Ω／ｍｍ２の材料を使い、長さが０．６２ｍｍで幅は０．２８５ｍｍ又は０．４００ｍｍである。
【００２３】
次に銅の層２２がＮｉＣｒの抵抗体層２０の上に着膜され、この銅の層２２と抵抗体層２０が一体となってコンデンサＣ１の上部電極を形成する。銅層２２はエッチングにより２つの部分に分けられ、この部分間の距離は１．０２０ｍｍである。
露光により形がコントロールできる保護膜層２４がこの多層構造全体を覆い、電気的にまた物理的にこの構造を保護する。露光及び現像により開口部２６が形成され、この開口部２６が電気的な端子Ｐ１とＰ２のもととなる。通電性のあるエポキシや、他の接続材料（はんだや金など）がこの開口部２６に充てんされるか、メッキされる。
【００２４】
得られたイコライザモジュール２は、例えば図４ｂに断面図として示すようにフェイスダウン方式で伝送線３２、３４に接続される。図４ｂは図３の４−４線と直交する線で切断されたところを図４ａと天地逆向きに示したものである。従って、銅層１４と銅層２２が誘電体層１８を２個所ではさんでコンデンサを形成していることから、イコライザモジュール２の回路図を厳格に描けば図１ｂのようになる。尚、二つのコンデンサの中間から抵抗に向かう線とその先端の横棒は抵抗体層２０と銅層１４との間にも誘電体層１８を介してコンデンサの関係があることを示している。但し、抵抗体層２０の面積が銅層22の面積に比べると小さいために、その容量値が無視できるほど小さく、機能上は図１ａの回路構成と等価であることに変わりはない。
これらの端子は、アプリケーションに応じて、これまで使われているどのような電気的にマウントする方法にも対応できる。
【００２５】
図５ａ，５ｂと 図６ａ，６ｂは、ＧＨｚ周波数帯域における擬似ランダムデータ信号又はテスト信号の波形をコンピュータのシミュレーションで見たものである。図５ａと５ｂは２．５Ｇｂｓの 擬似ランダムデータを２０インチの産業規格に合ったバックプレーンに流したときのアイ（目型）波形を（イコライザモジュールを入れる）前後でシミュレーションしたものである。図内の太枠で描かれた長方形は０と１即ちデジタル信号のオンとオフの区別を維持するのに必要な標準的な信号の分離幅の最小値を表している。イコライザモジュールを接続する前の図５ａでは、波形の高低と時間軸方向の変位とから、信号が導体内を通過する際に損失や揺らぎ（Ｊｉｔｔｅｒ）が生じていることが明らかである。
【００２６】
図５ｂは同じ信号線導体にモジュール２を直列につないだアイパターンのシミュレーションである。信号の通過に伴う変異が大きく減少され、目（アイ）の形がよりはっきりと定義づけられている。０ボルトで交差する信号と太枠長方形との間に隙間があることは、この導体とイコライザモジュールの組み合わせが、高周波信号を産業で一般に受け入れられている標準以下に落とさずに導体内を通過させることができることを示している。
【００２７】
図６ａ  ６ｂは図５ａ及び図５ｂにおける信号の交差点での詳細図であり、時間の推移による相対的な波形の揺らぎ（Ｊｉｔｔｅｒ）を時間軸を横にとって長方形の分離幅と対比して示したもので、長方形は図５とは別の産業標準を示す図６ａ  ６ｂの波形は上の（５ａ，５ｂ）と同様に２０インチの信号線導体とイコライザモジュール２とのシミュレーションによって求められたものである。図６ａのものに比べて狭い図６ｂの長方形は、イコライザモジュールを含む信号線に、高周波信号を通すことが可能であり、イコライザ２による信号の調整が信号の劣化を防ぐことを再度示している
【００２８】
図７はＲ１＝４５Ω、Ｃ１＝１０ｐＦ、のイコライザモジュール２を長さ２０インチの標準的な導体信号線に接続して損失を実測した結果を示す。測定は１４ＧＨｚまで行っている。ＴＣは２０インチの標準的な導体信号線の損失を示している。ＥＱはイコライザモジュール２だけの損失曲線である。ＴＣ／ＥＱはこの信号線とイコライザモジュールの組み合わせの損失曲線である。ＴＣ／ＥＱは図５ａ，５ｂ，６ａ，６ｂのシミュレーションで示されたイコライザモジュールで調整された導体信号線の周波数に対する安定性を裏付けている。
【００２９】
図８はバックプレーンのコネクタを形成する多数のプレート３０の一枚を示したものである。このプレート３０は端子ピン３６と端子ピン３８を結ぶ、いくつかの差動信号線導体３２、３４からなる。導体３２、３４はたとえばエポキシ樹脂のような絶縁材料基板の上に形成される。導体信号線３２、３４の途中に直列に表面実装されているのがイコライザモジュール２である。これらのイコライザモジュール２のＲとＣの値は、このコネクタの接続するバックプレーンの導体信号線（図には示されていない）のそれぞれの長さにしたがって選ばれる。このようにイコライザ２が選ばれることにより、バックプレーンの導体信号線が予定された周波数の信号を調整して通過させる。その結果、指定された周波数帯で損失と時間的なずれ（Ｊｉｔｔｅｒ）が最小限になる。最も注目すべきことは、こうした導体信号線の調整が比較的安価な部品で経済的に可能になること、そして、バックプレーンそのものを変更したりイコライザモジュール２を直接バックプレーンにつける必要がないことである。
【００３０】
図９，１０、１１は図１２に示される差動伝送線４６、４８に直接接続され、両方のラインの信号を調整する別の形態のイコライザモジュール４０である。イコライザモジュール４０は薄膜ハイブリッドの構造を持つ。図１０、１１でＲ１とＲ２は、基板４４上にフォトリソ技術によって形成されたＮｉＣｒからなる抵抗体層４２である。続いて端部１−６及びバス４３が、フォトリソ技術によって例えば銅の膜にて形成される。その後、別途に準備された１個のチップコンデンサＣ１が端部１、４に接続され、同形同質のもう１個のチップコンデンサＣ１が端部３、６に接続される。基板４４が絶縁性の保護膜で覆われ、端部１−６が表面実装あるいはエッジ実装を可能ならしめるように加工されて端子となる。
【００３１】
こうしたイコライザモジュールの具体的な一例は、Ｒ１＝１５０Ω、Ｒ２＝２５Ω、Ｃ１＝３０ｐＦで、イコライザモジュール４０は長さ３．２５インチのトランスミッションライン４６、４８、で３ＧＨｚまでの信号を調整する。
【００３２】
図１３〜１６は、一枚の基板上に２つのイコライザ５２，５２が形成された多ポートイコライザモジュールを示し、それぞれのイコライザ５２は、図１〜７とともに前記したものと同様に構築されている。モジュール５０は、一対のイコライザ５２，５２及びブリッジ抵抗Ｒ２を備え、各イコライザ５２は互いに並列に配置された抵抗Ｒ１（又はＲ３）及びコンデンサＣ１（又はＣ４）からなる。抵抗Ｒ１及びＲ３の抵抗値は公称１００Ωで、Ｒ２は１９０Ω、コンデンサＣ１及びＣ４の容量値は２．０ｐｆである。また、抵抗Ｒ１及びＲ３は、それぞれコンデンサＣ１及びＣ４の一方の電極即ち下部電極を兼ねており、誘電体即ちセラミックからなる支持基板５４を介して他方の電極即ち上部電極と対向している。上下の電極は導体ビア５８を介して接続されている。
【００３３】
図１４に見られるように、支持基板５４にピギーバック方式で分離して搭載されているのは、容量値が例えば１μｆのブロッキングコンデンサＣ２及びＣ３である。ブロッキングコンデンサは、不要のノイズを除去するためにしばしばプリント基板に搭載されるものである。しかし、通常、個々のイコライザモジュール２とブロッキングコンデンサＣ２及びＣ３とが、独立してプリント基板に搭載されている。このことは、ピックアンドプレイス装置で搭載することを容易にするために、各部品の設置面積以上の産業規格で定まった面積を必要とする。
【００３４】
この実施形態によれば、ブロッキングコンデンサＣ２及びＣ３を支持基板５４へ搭載し、それと一体化したイコライザモジュール５０をプリント基板に搭載するので、占有面積を縮小できる。即ちモジュール５０は、基本的にはブロッキングコンデンサだけによって占められるのと同じ面積しか占有しない。しかもピックアンドプレイス用部品の着装パターンのの産業標準にも適合している。また、モジュール５０は、ブロッキングコンデンサからイコライザまでの配線長さが短いので、プリント基板の特性を高める。
【００３５】
図１５及び１６は、ピギーバック方式のモジュール５０を示す平面図及び底面図である。コンデンサＣ２及びＣ３が支持基板５４の上面に位置し、半田からなる端子５６が下面にボールグリッドアレイ状に位置している。端子のタイプは、対になるプリント基板と適合するように変えることができる。各イコライザ５２の導体層は破線で示され、抵抗Ｒ１及びＲ３となるＮｉＣｒの抵抗体層、並びにコンデンサＣ１及びＣ４の一方の電極即ち下部電極は、下面に拡がっている。コンデンサＣ１及びＣ４から離れた抵抗体層の部分がブリッジ抵抗Ｒ２となる。層間の接続は、半田が充填された導体ビア５８によってなされている。
【００３６】
図１７、図１８Ａ及び図１８Ｂ、並びに図１９Ａ乃至１９Ｈは、イコライザモジュール５９を含むように改良された、同軸ケーブル用の雌／雌コネクタを示す。図１７では、接続される同軸ケーブルのスタブエンドから見たコネクタ６０の回路構成図が示されている。図１８Ａは、コネクタ６０の一部破断図であり、イコライザ５９がコアピース６４の一部として破線で示され、従来からの２つの雌コネクタ本体６６、６８と中心導体７０及びコネクタエンド７２との間に嵌合されている。遮蔽管７４がコネクタ本体６６と６８との間にモジュール５９を包むように嵌合されている。モジュールを収容する部分すなわちコネクタ６０の本体の形態は、所望の回路接続と適合するように様々に構築することができる。また、図示の従来からの雌ネジ接続型のコネクタ本体６６、６８以外に専用品であってもよい。
【００３７】
図１９Ａ乃至１９Ｈに、イコライザモジュール５９が、例えば導電性金属からなる管状乃至円柱状の支持体としての基材７６の周囲に構築されていく過程を斜視図として示す。図示の基材７６は、中空の管材であるが、中実の棒材からなっていてもよい。先ず、ＮｉＣｒもしくはＴａＮなどからなり抵抗Ｒ１となる抵抗体層７８及び銅バンド８０がスパッタリングなどによって基材７６の周囲に着膜される（図１９Ｂ）。銅バンド８０は、基材７６に電気的に直列に接続する。次に、抵抗体層７８がフォトエッチングされる。そして、高分子もしくはスパッタリングされたシリカなどからなる誘電体層８２が抵抗体層７８の上に着膜され、エッチングされる（図１９Ｃ）。銅層８４が誘電体層８２の周囲に被覆され（図１９Ｄ）、半田メッキされてコンデンサＣ１の対向電極となり、モジュール５９を完成する。
【００３８】
次に、この管状のイコライザモジュール５９が、中心導体７０の孔内に挿入され、半田を再溶融することによりモジュール５９を中心導体７０に固定する（図１９Ｅ）。それからコネクタエンド７２が半田メッキされ、モジュール５９の孔８６内で半田を再溶融することにより、中心導体７０及びコネクタエンド７２といった隣接導体を互いに固定する（図１９Ｆ及び図１９Ｇ）。最後に、遮蔽管７４が、コネクタ本体６６、６８間に固定されることにより、イコライザモジュールの接続部を機械的に保護し、電気的に遮蔽する。
【００３９】
コネクタ６０は、従来のコネクタ本体６６、６８から構築するが、イコライザモジュール５９は、１本もしくはそれ以上の所望の如何なる形態の基材の周囲にも形成することができる。例えば、基材７６は中実であっても管状であってもよいし、非円形の断面形状を有していてもよい。また、隣接する部材に接続していてもよいし、他の導体層を含んでいてもよい。
【００４０】
一例として、コネクタ６０の格納とともに実装し、接続する同軸コネクタと対になる導電性端面を有する基材を準備し、そのような基材の周囲に層７８−８４が形成されてもよい。それによって、図１９Ｄ〜１９Ｈに示された段階を省くことができる。また、基材７６は、他の受動部品を含んでいても良い。
【００４１】
この発明は、現時点では単一のモジュールとして記述されているが、この発明の内容は他の構造を妨げるものではない。たとえば、ひとつのモジュールの中に複数のイコライザ回路を持つことも可能である。それぞれのモジュールの端子はボードに取り付ける方法に従って、変更可能である。それぞれのモジュールにおいて、受動抵抗体とコンデンサの回路上の配置も変更可能である。モジュールの接続部位も、ケーブル端末のコネクタでもまたＰＣボードの上でも、また、ケーブル、導体信号線などの途中でもよい。ゆえにこの発明の包含する範囲は特許請求の範囲に基づき幅広く解釈されるべきである。
【図面の簡単な説明】
【００４２】
【図１ａ】この発明のイコライザモジュールの基本的な回路構成図である。
【図１ｂ】実施形態のイコライザモジュールの詳細な回路構成図であって、信号の減衰する導体に接続されるものである。
【図２】図１ｂの回路を持つ薄膜イコライザモジュールの投影図である。
【図３】図２の薄膜イコライザモジュールの平面図である。
【図４ａ】図２の薄膜イコライザモジュールの線４−４における断面図である。
【図４ｂ】図２の薄膜イコライザモジュールをフェイスダウン方式で伝送線に接続した状態を示す断面図である。
【図５ａ】２０インチの長さの信号線導体が２．５Ｇｂｉｔｓ／ｓｅｃの擬似ランダムデータの信号を受けたときの信号の波形をシミュレーションした図である。
【図５ｂ】上記信号線導体が、図１−４で示されたイコライザモジュールに直列に接続された場合の信号の波形を示したものである。
【図６ａ】図５（ａ）の波形の交差部分の拡大図である。
【図６ｂ】図５（ｂ）の波形の交差部分の拡大図である。
【図７】２０インチ信号線導体（ＴＣ）、イコライザモジュール（ＥＱ）、並びにＥＱに直列に接続したＴＣについて実際に計った損失と周波数との関係を示す波形グラフである。
【図８】バックプレーン用コネクタ内の差動信号線の対に数個のイコライザモジュールを取り付けたところを示す斜視図である。
【図９】差動信号線の対に接続可能な2ポートのハイブリッド薄膜イコライザモージュールの回路構成図である。
【図１０】図９に示した回路構成を有するイコライザモジュールの平面図である。
【図１１】図１０に示したモジュールの線１１−１１での断面図を示したものである。
【図１２】図９の回路が使われている差動トランスミッションライン・トランシーバの回路図である。
【図１３】一対のブロッキングコンデンサを支持する多ポート複合イコライザモジュールの回路構成図である。
【図１４】図１３のイコライザモジュールの斜視図である。
【図１５】同じく平面図である。
【図１６】同じく底面図である。
【図１７】イコライザモジュールを装着した同軸ケーブル用コネクタの回路構成図である。
【図１８Ａ】イコライザモジュールを装着した同軸ケーブル用の雌対雌コネクタを示す一部破断正面図である。
【図１８Ｂ】中心導体内部を示す断面図である。
【図１９】Ａ乃至Ｈは、図１８Ａのコネクタの組立工程を示す斜視図である。
【符号の説明】
【００４３】
２，４０，５０  イコライザモジュール
１２  接着層
１０，４４，５４  基板
１４  銅層（下部電極）
１８，８２  誘電体層
２０，４２，７８  抵抗体層
２２  銅層（上部電極）
２４  保護膜層
２６  開口部
３０  プレートアセンブリ
３５  基板
３６，３８  端子ピン
３２，３４  信号線導体
４６，４８  伝送線
５２，５９  イコライザ
６４  コアピース
６０  コネクタ
６６，６８  コネクタ本体
７０  中心導体（隣接導体）
７２  コネクタエンド（隣接導体）
７４  遮蔽管
７６  基材
【図１ａ】
2004363082.tif 000003
【図１ｂ】
2004363082.tif 000004
【図２】
2004363082.tif 000005
【図３】
2004363082.tif 000006
【図４ａ】
2004363082.tif 000007
【図４ｂ】
2004363082.tif 000008
【図５ａ】
2004363082.tif 000009
【図５ｂ】
2004363082.tif 000010
【図６ａ】
2004363082.tif 000011
【図６ｂ】
2004363082.tif 000012
【図７】
2004363082.tif 000013
【図８】
2004363082.tif 000014
【図９】
2004363082.tif 000015
【図１０】
2004363082.tif 000016
【図１１】
2004363082.tif 000017
【図１２】
2004363082.tif 000018
【図１３】
2004363082.tif 000019
【図１４】
2004363082.tif 000020
【図１５】
2004363082.tif 000021
【図１６】
2004363082.tif 000022
【図１７】
2004363082.tif 000023
【図１８Ａ】
2004363082.tif 000024
【図１８Ｂ】
2004363082.tif 000025
【図１９】
2004363082.tif 000026