(57)【要約】【課題】柱状に延びた先端部に横方向、あるいは横斜め上方向または横斜め下方向に延びた庇部を有する断面形状をした庇部支持型形状物を、特に庇部を選択的に除去できるような方法で加工して、断面形状が庇部支持型であることに起因して生じる不良を回避するための庇部支持型形状物の加工方法を提供すること。【解決手段】庇部支持型形状物の一部あるいは全体を感光性樹脂膜中に埋め込み、露光および現像により感光性樹脂膜を加工して、感光性樹脂膜の表面から庇部支持型形状物の庇部を露出せしめた後、感光性樹脂膜をマスクとして庇部をエッチングし、除去する。【選択図】　図１
2004140121.tif 000002
【特許請求の範囲】
【請求項１】
柱状に延びた先端部に横方向、あるいは横斜め上方向または横斜め下方向に延びた庇部を有する断面形状をした庇部支持型形状物の一部あるいは全体を第１の感光性樹脂膜中に埋め込む工程と、露光および現像により前記第１の感光性樹脂膜を加工して第２の感光性樹脂膜を形成し、前記第２の感光性樹脂膜の表面から前記庇部支持型形状物の庇部を露出せしめる工程と、前記第２の感光性樹脂膜をマスクとして前記庇部支持型形状物をエッチングする工程とを有することを特徴とする庇部支持型形状物の加工方法。
【請求項２】
ゲート電極上に形成されたハードマスクの全体あるいは一部を第１の感光性樹脂膜中に埋め込む工程と、露光および現像により前記感光性樹脂膜を加工して第２の感光性樹脂膜を形成し、前記第２の感光性樹脂膜の表面から前記ハードマスクの表面を露出せしめる工程と、前記第２の感光性樹脂膜をマスクとして前記ハードマスクをエッチングする工程とを有することを特徴とする半導体装置の作製方法。
【請求項３】
複数の配線が形成された配線群の上に形成された絶縁性膜の全体あるいは一部を第１の感光性樹脂膜中に埋め込む工程と、露光および現像により前記感光性樹脂膜を加工して第２の感光性樹脂膜を形成し、前記第２の感光性樹脂膜の表面から前記絶縁性膜の表面を露出せしめる工程と、前記第２の感光性樹脂膜をマスクとして前記絶縁性膜の一部をエッチングする工程とを有することを特徴とする半導体装置の作製方法。
【請求項４】
ゲート電極の上に形成された反射防止膜の全体あるいは一部を第１の感光性樹脂膜中に埋め込む工程と、露光および現像により前記感光性樹脂膜を加工して第２の感光性樹脂膜を形成し、前記第２の感光性樹脂膜の表面から前記反射防止膜の表面を露出せしめる工程と、前記第２の感光性樹脂膜をマスクとして前記反射防止膜をエッチングする工程とを有することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１の庇部支持型形状物の加工方法を用いて作製する半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造工程における特定の形状をした物の加工方法に関し、特に柱状に延びた先に横方向、あるいは横斜め上方向または横斜め下方向に延びた庇部を有する断面形状をした庇部支持型形状物の加工方法に関する。
【０００２】
【従来の技術】
半導体の製造工程に於いて、柱状に延びた先端部に横方向、あるいは横斜め上方向または横斜め下方向に延びた庇部を有する断面形状をした庇部支持型形状物の上からＣＶＤやスパッタにより層間絶縁膜を形成すると、庇部の下方部には膜が形成されず空洞となってしまう不良が生じることが知られている。
【０００３】
このような庇部支持型形状物は、配線などが形成され表面が凹凸状になった状態の基板上へのＣＶＤあるいはスパッタによる層間絶縁膜の成膜において、段差被覆性が悪いとき、エッジが張り出してしまうことにより形成される（例えば、非特許文献１参照）。
【０００４】
【非特許文献１】
伊藤隆司、石川　元、中村宏昭著「ＶＬＳＩの薄膜技術」丸善、１８８６年９月３０日、ｐ．２３３−２３４
【０００５】
また、不良により庇部支持型状物が形成されるのではなく、ＬＤＤ構造の素子を形成するために意図的に形成される場合もある（例えば、非特許文献２参照）。ＬＤＤとなる領域をゲート電極上に形成されたマスクにより保護し、ソース（或いはドレイン）形成用の不純物添加を行うために、ゲート電極の上にゲート電極よりも水平方向長さが長い庇状のマスクを形成したとき、ゲート電極とを組み合わせた断面の形状は庇部支持型となる。
【０００６】
【非特許文献２】
ＳＥＩＫＩ　　ＯＧＵＲＡ　ｅｔ．ａｌ．　、”Ｄｅｓｉｇｎ　　ａｎｄ　Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ　　ｏｆ　　ｔｈｅ　Ｌｉｇｈｔｌｙ　　Ｄｏｐｅｄ　Ｄｒａｉｎ−Ｓｏｕｒｃｅ（ＬＤＤ）　Ｉｎｓｕｌａｔｅｄ　　Ｇａｔｅ　　Ｆｉｅｌｄ−Ｅｆｆｅｃｔ　　Ｔｒａｎｓｉｓｔｏｒ”、ＩＥＥＥ　ＴＲＡＮＳＡＣＴＩＯＮＳ　ＯＮ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥＳ、ＩＥＥＥ、１９８０年８月、ｐ．１３５９−１３６７
【０００７】
以上に述べたような、庇部支持型形状物の庇部を除去する方法のひとつとして、エッチバック法といった方法がある（例えば、非特許文献３参照）。エッチバック法は、本来、前述したような配線などが形成され表面が凹凸状になった状態の基板上にＣＶＤあるいはスパッタにより絶縁膜を成膜したとき、段差被覆性に関する不良によって、エッジが張り出した場合等の絶縁膜の平坦化法として開発された方法であるが、庇部を除去することで平坦化を実現していることから、ここでは庇部支持型形状物を加工し庇部を除去する方法のひとつとして捉えることとする。
【０００８】
【非特許文献３】
伊藤隆司、石川　元、中村宏昭著「ＶＬＳＩの薄膜技術」丸善、１８８６年９月３０日、ｐ．２３８−２３９
【０００９】
エッチバック法は、表面が凹凸状になった膜（例えば、無機絶縁膜）の上に、レジスト等のような流動性をもつ液状物質を塗布し平坦な表面を得た後、表面が凹凸状になった膜とレジスト膜とに選択性のない条件でドライエッチングし、表面の凹凸を除去する方法である。この方法は、前述したようなＬＤＤ構造の素子を形成するために形成されたマスクの除去にも適用可能である。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記に示したようなエッチバック法を用いる場合、パターンの大小や、密集度によって、表面が凹凸状になった膜とレジストとの膜厚比が変わってくるため、エッチング速度比の調整が困難であることや、また長時間のドライエッチングにさらされること等によるプラズマからの損傷を受けやすい等の問題点があった。
【００１１】
本発明では、庇部支持型形状物を、特に庇部を選択的に除去できるような方法で加工して、断面形状が庇部支持型であることに起因して生じる不良を回避するための庇部支持型形状物の加工方法を提供することを課題とする。さらに、ドライエッチングのようなプラズマを用いたプロセスを回避できるような庇部支持型形状物の加工方法を提供することも課題とする。
【００１２】
【課題を解決するための手段】
本発明の庇部支持型形状物の加工方法は、柱状に延びた先端部に横方向、あるいは横斜め上方向または横斜め下方向に延びた庇部を有する断面形状をした庇部支持型形状物を第１の感光性樹脂膜中に埋め込む工程と、露光および現像により前記第１の感光性樹脂膜を加工して第２の感光性樹脂膜を形成し、前記第２の感光性樹脂膜の表面から前記庇部支持型形状物の庇部を露出せしめる工程と、前記第２の感光性樹脂膜をマスクとして前記庇部支持型形状物をエッチングする工程とを有することを特徴としている。
【００１３】
図１は、本発明の庇部支持型形状物の加工方法を表した断面図である。
【００１４】
基板（或いは膜）１０１の上には、柱状に延びた先端部に横方向、あるいは横斜め上方向または横斜め下方向に延びた庇部を有する断面形状をもつ庇部支持型形状物１０２が形成されており、この庇部支持型形状物１０２の上に感光性樹脂を塗布し、第１の感光性樹脂膜１０３ａを形成する。この時、第１の感光性樹脂膜１０３ａ中に庇部支持型形状物１０２の一部あるいは全体が埋め込まれた状態となるようにする。感光性樹脂が流動性のある液状物質であることにより、庇部支持型形状物１０２の庇部の下方部にも感光性樹脂が拡散し、庇部支持型形状物１０２全体を覆うことが可能となる。
【００１５】
つぎに、露光および現像により第１の感光性樹脂膜１０３ａを加工して、第２の感光性樹脂膜１０３ｂを形成する。この時、第２の感光性樹脂膜１０３ｂの表面から、庇部支持型形状物１０２の庇部が露出するようにする。つまり庇部支持型形状物のうち括れ部は第２の感光性樹脂膜で保護された状態となっている。なお感光性樹脂としては、レジストや感光性アクリル等を用いることができる。
【００１６】
つぎに、第２の感光性樹脂膜１０３ｂをマスクとして、庇部支持型形状物１０２をエッチングし、庇部が除去された形状物１０４に加工する。庇部がエッチングされている間、その他の部分は第２の感光性樹脂膜１０３ｂで保護されているため、エッチングされることはない。また庇部が全てエッチングされた後は、続いて括れ部にもエッチングが進行してしまうので、即座にエッチングを止める。エッチングには、湿式方法あるいは乾式方法のどちらを用いることが可能であるが、湿式方法を用いることでプラズマによる損傷を回避できるという効果が得られる。
【００１７】
以上のようにして、庇部支持型形状物を加工する。これにより、庇部を選択的に除去することができる。従って、エッチング速度の制御に於いても庇部のエッチングに最適な条件を選択することができ、エッチバック法のようなレジスト膜と庇部とを常に同一のエッチング速度でエッチングしなければならないといったエッチング速度の制御に関する困難性を極力低減できる。庇部の除去後は剥離液やアセトン等を用いて感光性樹脂膜を除去する。
【００１８】
【発明の実施の形態】
［実施の形態１］
本実施の形態では、ゲート電極上に庇状のハードマスクを形成し、ハードマスクをマスクとしてソース（或いはドレイン）形成用の高濃度の不純物を添加した後、ハードマスクを除去する工程を含むＬＤＤ構造の素子の形成方法を用いた半導体装置の作製方法において、ハードマスクを除去する方法について説明する。ここで、ハードマスクとは、レジスト以外の材料を用いて作製したマスクをいう。
【００１９】
ここで、ハードマスクは、高濃度の不純物添加の際、ハードマスクでマスクされていた領域に低濃度の不純物を添加してＬＤＤを形成するために除去しなければならない。またハードマスクとゲート絶縁膜は同一材料を用いて形成しており、ハードマスク除去の際は、ゲート絶縁膜はエッチングされないように、ハードマスクのみを選択的に除去できるようにしなければならないものとする。これは、ゲート電極下方部のゲート絶縁膜をエッチングしてしまい、ゲート電極の下に空洞が形成されてしまうのを防ぐためである。
【００２０】
本発明の実施の形態について図２を用いて説明する。図２においては、半導体膜２０１上にゲート絶縁膜２０２が形成され、ゲート絶縁膜２０２の上にゲート電極２０３が形成され、さらにゲート電極２０３の上には絶縁膜のマスク（以後、ハードマスクという）２０４が形成されている。また半導体膜２０１には高濃度の不純物添加によってソース（或いは、ドレイン）２０７が形成されている。ハードマスク２０４の水平方向長さはゲート電極２０３の水平方向長さよりも長く、ハードマスク２０４とゲート電極２０３を組み合わせたときの断面形状は庇部支持型形状をしている。従って、ここでは、ハードマスク２０４とゲート電極２０３を組合わせたもの庇部支持型形状物２０５とする。
【００２１】
また、半導体膜２０１は結晶質珪素膜、ゲート絶縁膜２０２は酸化珪素膜、ゲート電極２０３はタングステン、ハードマスク２０４は酸化珪素膜で形成されている。但し、上記に述べた材料に限らず、他の材料を用いてもよい。
【００２２】
最初に、ポジ型レジストを塗布し、庇部支持型形状物２０５全体をレジスト膜２０６ａ中に埋め込む。レジストが流動性をもつ液状物質であるため、ハードマスク２０４の下にもレジストが回り込み、庇部支持型形状物２０５全体をレジスト膜２０６ａ中に埋め込むことが可能となるのである。従って、出来るだけ粘度の低いレジストを用いることが好ましい。
【００２３】
つぎに、レジスト膜２０６ａをで露光し、さらに現像してレジスト膜２０６ａを加工してレジスト膜２０６ｂを形成する。この時ハードマスク２０４の表面および庇部の一部がレジスト膜２０６ｂから露出されるようにする。なお、露光量は下記の露光方法に従って行えばよい。
【００２４】
ここで、レジスト膜２０６ａの露光方法について述べる。図５は、本実施の形態における庇部支持型形状物の断面図である。図５において、ゲート絶縁膜上にレジスト膜が形成されている領域を領域Ａ、ハードマスク上にレジスト膜が形成されている領域を領域Ｂとする。またゲート絶縁膜表面からレジスト膜の表面までの距離（即ち、領域Ａにおけるレジスト膜厚）をａ、ゲート電極の厚さをｂ、ハードマスクの厚さをｃ、ハードマスクの表面からレジスト膜の表面までの距離（即ち、領域Ｂにおけるレジスト膜厚）をｄとする。
【００２５】
本実施の形態においては、領域Ａのレジスト膜は一部を残し、領域Ｂのレジスト膜は全て除去する。従って、領域Ａの残膜率がｙ１（＝ｂ／ａ×１００）〜ｙ２（＝（ｂ＋ｃ）／ａ×１００）％となり、且つ領域Ｂの残膜率が０％となるような露光条件で全面に露光する。露光にはレチクルなどの光学的なパターンを形成するためのマスクは必要なく、全面に光を照射して行う。従って、アライメントも必用ない。
【００２６】
ここで、残膜率とは、残膜率（％）＝現像後のレジスト膜厚／塗布後のレジスト膜厚×１００で表される。この他、露光量（ｍＪ／ｃｍ２）＝照射光強度（ｍＷ／ｃｍ２）×露光時間（ｍｓｅｃ）で表され、残膜率が０％となるときの露光量の下限値はＥｔｈと表されることを記しておく。残膜率は、レジスト膜の膜厚、レジスト膜の下部にある膜の膜質、レジスト膜の塗布条件及び現像条件に強く依存して変わる。従ってＥｔｈもこれらの条件ごとに変わる。
【００２７】
一般的に、Ｅｔｈはレジスト膜厚が厚くなる程、増大する傾向を示す（バルク効果ともいう。）。また、Ｅｔｈはレジスト膜の下部にある膜の反射率によっても変わり、反射率が大きい程、減少する傾向を示す。レジスト膜の残膜率はレジストが受け取った光のエネルギー量が多い程、つまり光量が多い程、減少する傾向を示す。露光の際、レジスト膜は露光装置から照射された照射光と、レジスト膜の下部にある膜で反射した反射光との両方の光を受け取るため、反射率が大きい程、レジスト膜が受け取る光の光量が増え、Ｅｔｈは減少する傾向を示すのである。本発明では、Ｅｔｈのレジスト膜厚依存性およびレジスト膜の下部にある膜における反射率依存性を積極的に利用する。
【００２８】
図６は領域Ａおよび領域Ｂにおける露光量と残膜率の関係を模式的に示したものである。領域Ａの方が領域Ｂよりもレジスト膜厚が厚いため、領域ＡにおけるＥｔｈ（以後、Ｅｔｈ（Ａ）という）の方が領域ＢにおけるＥｔｈ（以後、Ｅｔｈ（Ｂ）という）よりも大きい。領域Ａにおいては、残膜率をｙ１〜ｙ２％としたいため、ｘ１〜ｘ２　ｍＪ／ｃｍ２の露光量で光を照射すればよい。また領域Ｂにおいては残膜率を０％としたいため、Ｅｔｈ（Ｂ）以上の露光量で光を照射すればよい。従って、Ｅｔｈ（Ｂ）　ｍＪ／ｃｍ２以上で且つｘ１〜ｘ２　ｍＪ／ｃｍ２の露光量で光を照射すればよいことが分かる。
【００２９】
従って、Ｅｔｈ（Ａ）とＥｔｈ（Ｂ）の差が大きい程、またｘ１とｘ２の差が大きい程露光条件のマージンが広がる。Ｅｔｈ（Ａ）とＥｔｈ（Ｂ）の差を大きくするには、領域Ａにおけるレジスト膜厚ａと領域Ｂにおけるレジスト膜厚ｄの差を大きくすればよい。ハードマスクの膜厚ｃが大きければ、膜厚ａと膜厚ｄの差が大きくなり、結果的にｘ１とｘ２の差も大きくなる。またハードマスク２０４或いはゲート電極２０３における光の反射率が大きい程、Ｅｔｈ（Ｂ）が小さくなり露光条件のマージンが広がる。さらに領域Ｂにおけるレジスト膜厚ｄが極力小さくなるように塗布時のレジスト膜厚を調整しておくことで、Ｅｔｈ（Ｂ）はより小さくなり、領域Ｂにおけるレジスト膜を除去しやすくなる。以上のように、レジスト膜厚とハードマスクの膜厚などを調整することで露光条件のマージンを十分確保できる。
【００３０】
このように残膜率は露光量によって制御することが可能であり、全面照射をしても露光する対象の形状に応じてレジストの残膜量を調節することが可能である。なお露光量と残膜率の関係は、レジストの性質（粘度や含有されている溶剤や吸光剤の種類など）、レジストを塗布する対象物の形状や材料、塗布および現像の際のベーク条件などによって変わるため、加工する対象物ごとに予め露光量と残膜率の関係を調べておく必要がある。これらの作業は通常のパターニング条件の条件出しと同様の要領で行えばよい。
【００３１】
以上に述べたような方法で露光、現像して、レジスト膜２０６ｂを所望の形状に加工する。
【００３２】
つぎにレジスト膜２０６ｂをマスクとして、ハードマスク２０４をフッ酸含有溶液を用いてエッチングする。ゲート電極２０３はタングステンで形成されているためフッ酸含有溶液ではエッチングされずに残る。
【００３３】
ハードマスク２０４のエッチングには上記のような湿式方法以外にドライエッチングなどの乾式方法でも可能であるが、湿式方法を用いた方がプラズマによる損傷を回避することができるという効果が得られる。湿式方法でエッチングするというのは、エッチバック法ではなし得なかったことであり、本発明を適用することにより可能となった手段である。
【００３４】
つぎに、レジスト膜２０６ｂを剥離する。
【００３５】
以上のようにして、庇部支持型形状物２０５のうち、庇部となっているハードマスク２０４を除去できる。このような方法を用いることで、ハードマスク２０４と同一の材料を用いて形成されているゲート絶縁膜２０２をエッチングすること無く、ハードマスク２０４を選択的に除去できる。つまりゲート絶縁膜２０２がハードマスク２０４のエッチングと同時にエッチングされ、ゲート電極２０３の下方にまでフッ酸含有溶液などのエッチャントが回り込み、ゲート電極２０３の上に層間絶縁膜を形成したときにゲート電極２０３の下部に空洞ができてしまうといった不良を回避できる。また、庇部支持型形状物が原因となって空洞が形成されるといった不良を回避した半導体装置が作製できる。
【００３６】
［実施の形態２］
本実施の形態では、半導体装置の作製工程において、配線の上に層間絶縁膜を形成したときに、層間絶縁膜の段差被覆性が悪く、エッジが張り出し、庇部ができてしまった場合に、庇部を取り除く方法について説明する。
【００３７】
上記のような場合、ＣＶＤやエッチングにより層間絶縁膜の上にさらに配線を形成するための導電性膜、或いは層間絶縁膜を形成したとき、庇部の下方部には膜が形成されず空洞となってしまう不良が生じる可能性がある。このような不良を回避するために庇部を取り除く。
【００３８】
本発明の実施の形態について図３を用いて説明する。基板（或いは、膜）３０１上に配線３０２が形成され、配線３０２の上に層間絶縁膜３０３ａが形成されている。層間絶縁膜３０３ａは段差被覆性が悪く、エッジが張り出し、庇ができた庇部支持型形状をしている。複数の配線３０２が隣接している部分は、各々の配線上に形成された層間絶縁膜３０３ａによって形成された庇部が隣接しており、隣接した庇部間の距離は非常に狭まったものとなっている。
【００３９】
配線３０２はアルミニウム（Ａｌ）、層間絶縁膜３０３ａは酸化珪素膜で形成されている。但し、ここに述べた材料に限らず、他の材料を用いてもよい。
【００４０】
層間絶縁膜３０３ａの上にポジ型レジストを塗布してレジスト膜３０４ａを形成する。これにより層間絶縁膜３０３ａ全体がレジスト膜３０４ａ中に埋め込まれる。この時、距離が狭まって隣接した庇部の下側にもレジストが拡散しやすいように、粘度の低いレジストを用いることが好ましい。
【００４１】
つぎに、露光および現像によりレジスト膜３０４ａを加工してレジスト膜３０４ｂを形成する。この時、層間絶縁膜３０３ａの表面および庇部の一部がレジスト膜３０４ｂから露出されるようにする。また露光は実施の形態１で述べた露光方法を用いればよい。
【００４２】
つぎにレジスト膜３０４ｂをマスクとして、層間絶縁膜３０３ａを、フッ酸含有溶液を用いてエッチングし、庇部を取り除いた層間絶縁膜３０３ｂを形成する。この時、層間絶縁膜３０３ｂ上に配線３０４（図示しない）を形成する場合は、配線３０２と配線３０４とがショートしないように、層間絶縁膜３０３ｂの膜厚を制御する必用がある。また層間絶縁膜３０３ｂの上にさらに層間絶縁膜を形成する場合は、エッチング後に配線３０２が露出していても構わないこともあるが、本実施の形態のように配線３０２の材料としてアルミニウムなどを用いた場合、配線３０２がフッ酸含有溶液によって腐食されてしまうので、配線３０２は、出来るだけ露出されないようにすることが好ましい。または配線３０２と層間絶縁膜３０３ａの間に配線３０２へのエッチングの進行を阻止するための薄い膜（例えば、窒化珪素膜）を形成しておくことが望ましい。
【００４３】
層間絶縁膜３０３ａのエッチングには上記のような湿式方法以外にドライエッチングなどの乾式方法を用いること可能であるが、湿式方法を用いた方がプラズマによる損傷を回避することができるため好ましい。湿式方法でエッチングするというのは、エッチバック法ではなし得なかったことであり、本発明を適用することにより可能となった手段である。
【００４４】
つぎに、レジスト膜３０４ｂを剥離する。
【００４５】
以上のようにして、層間絶縁膜３０３ａの形成時に、同時に形成されてしまった庇部を取り除くことができる。これにより、層間絶縁膜３０３ａの上にさらに配線３０４を形成するための導電性膜を形成する際にも、或いはさらに層間絶縁膜３０５（図示しない）を形成する際にも、庇部の下に空洞が出来てしまうといった不良を回避することが出来る。また、庇部支持型形状物が原因となって空洞が形成されるといった不良を回避した半導体装置が作製できる。なお、本実施の形態においては、配線３０２が形成されるに至るまでの素子の構造はシングルドレイン構造やＬＤＤ構造などのいずれを用いてもよく、またそれらの作製方法についても限定されない。
【００４６】
［実施の形態３］
本実施の形態では、フィールド酸化膜に囲まれた活性領域において、ゲート電極を形成するための露光の際、フィールド酸化膜上に形成された導電性膜からの反射光を防止するための反射防止膜（ＡＲＣ：Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ　Ｃｅｌｌ）を除去する方法について説明する。
【００４７】
半導体装置の作製工程のうち特にＬＳＩの作製工程に於いて、フィールド酸化膜の上に導電性膜を形成した後、ゲート電極を形成のためのパターニングをするとき、露光した光がフィールド酸化膜側面に形成された導電性膜で反射した反射光からの影響でパターニングが上手くいかないことがある。これを防止するためにゲート電極となる導電性膜上に反射率の低いＡＲＣを形成しパターニングを行う。パターニングおよびエッチングにより形成されたゲート電極上にＡＲＣは残り、そのままＡＲＣもゲート電極の一部として用いるが、例えば、ゲート電極材料としてモリブデン（Ｍｏ）を、ＡＲＣとして窒化チタン（ＴｉＮ）を用いた場合、ＭｏとＴｉＮのエッチング速度の違いにより、ＴｉＮよりもＭｏが後退し、ＴｉＮの庇部が出来てしまうことがある。このような場合、ＴｉＮの庇部の下方部には層間絶縁膜が上手く形成されず空洞となってしまう不良を引き起こす可能性がある。このため素子のチャネル長（或いはチャネル幅）を左右するゲート電極の寸法（膜厚方向以外の）が変わらないような方法で、ＴｉＮのみを選択的に除去する必用がある。
【００４８】
本発明の実施の形態について図４を用いて説明する。フィールド酸化膜４０２に囲まれるように活性領域４０１が形成されており、活性領域４０１の上にはゲート絶縁膜４０３（但しフィールド酸化膜４０２と同一材料で形成されているため、フィールド酸化膜と連結したような形状になっている。）が形成され、ゲート絶縁膜４０３の上にはゲート電極４０４が形成され、さらにゲート電極４０４にはＡＲＣ４０５が形成されている。ＡＲＣ４０５はゲート電極４０４に対し、庇となった断面形状をしており、ゲート電極４０４とＡＲＣ４０５を組合わせた断面形状は庇部支持型形状物４０６を形成している。
【００４９】
活性領域４０１は単結晶珪素、フィールド酸化膜４０２およびゲート絶縁膜４０３（は酸化珪素膜、ゲート電極４０４はモリブデン、ＡＲＣ４０５は窒化チタンで形成されている。但し、ここに述べた材料に限らず、他の材料を用いてもよい。
【００５０】
庇部支持型形状物４０６の上に、ポジ型レジストを塗布してレジスト膜４０７ａを形成する。これにより庇部支持型形状物４０６全体がレジスト膜４０７ａ中に埋め込まれる。この時、庇部支持型形状物の庇部の下方にもレジストが拡散するように粘度の低いレジストを用いることが好ましい。
【００５１】
つぎに、露光および現像によりレジスト膜４０７ａを加工してレジスト膜４０７ｂを形成する。この時、ＡＲＣ４０５の表面および庇部の一部がレジスト膜３０４ｂから露出されるようにする。また露光は実施の形態１で述べた露光方法を用いればよい。
【００５２】
つぎにレジスト膜４０７ｂをマスクとして、ＡＲＣ４０５をエッチングする。エッチングには湿式方法を用いることが好ましいが、塩素系或いはフッ素系のガス、若しくは、これらの混合ガスなどを用いた乾式方法を用いてもよい。
【００５３】
つぎに、レジスト膜４０７ｂを剥離する。
【００５４】
以上のようにして、ＡＲＣ４０５選択的に取り除くことができる。これにより、ＡＲＣ４０５の下方部に層間絶縁膜が上手く形成されず、空洞となってしまうという不良を回避することができる。また、庇部支持型形状物が原因となって空洞が形成されるといった不良を回避した半導体装置が作製できる。なお、ＡＲＣを取り除いた後は、ゲート電極４０４をマスクとして高濃度の不純物を添加し、ソース（あるいは、ドレイン）を形成してシングルドレイン構造の素子を形成することができる。シングルドレイン構造の素子に限らずＬＤＤ構造等の素子を形成してもよく、またそれらの作製方法についても限定はされない。
【００５５】
上記に述べたような、ＡＲＣは、フィールド酸化膜表面に形成された導電性膜からの反射を防止する場合以外に、例えば凹凸を有する表面上の凸部と凸部との間に配線を形成する場合に、凸部の側壁からの反射光によりパターニングが上手くいかない場合にも形成される。このような場合にも、上記に述べたような方法でＡＲＣを選択的に除去することは有効である。
【００５６】
［実施の形態４］
本実施の形態においては、本発明の庇部保持型形状物の加工方法を用いた半導体装置の作製方法について図７〜１２を用いて説明する。本実施の形態では、特に半導体装置として液晶表示装置を駆動するためのＴＦＴアレイ基板を、作製する方法について説明する。これにより、Ｇａｔｅ　Ｏｖｅｒｌａｐｐｅｄ　ＬＤＤ部およびＬＤＤ部を形成するために用いたハードマスクを除去する際、ゲート電極の下方部のゲート絶縁膜がエッチングされ、ゲート電極下方部に空洞が形成されてしまうような不良が発生しないＴＦＴを作製できる。
【００５７】
ＴＦＴアレイ基板には、画素電極を駆動するためのＬＤＤ（Ｌｉｇｈｔ　　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造のＴＦＴ（以後、画素ＴＦＴという。）、駆動回路用のＧＯＬＤ構造のＴＦＴ（以後、駆動回路用ＴＦＴという。）と、論理演算回路用のＬＤＤ構造のＴＦＴ（以後、論理演算回路用ＴＦＴ）を同一基板上に作成する方法について説明する。これにより、同一基板上にＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）が組み込まれた周辺回路と、ディスプレイとが一体化したシステムオンパネル等が作製できる。
【００５８】
図７〜１２は、本発明を適用したＴＦＴアレイ基板の作製工程を断面図によって表したものである。
【００５９】
ガラス基板６０１上に、島状の半導体膜６０２を形成する。つぎに半導体膜６０２の上に絶縁性膜を成膜してゲート絶縁膜６０３を形成する。さらにゲート絶縁膜６０３の上に導電性膜６０４ａと導電性膜６０４ｂを積層して形成し、導電性膜６０４ｂの上にハードマスク形成用のハードマスク膜６０６を形成する。
【００６０】
半導体膜６０２には結晶質珪素膜、ゲート絶縁膜６０３には酸化珪素膜、導電性膜６０４ａには窒化チタン（ＴｉＮ）、導電性膜６０４ｂにはタングステン（Ｗ）、ハードマスク膜６０６には酸化珪素膜を用いる。またこれらの材料に限らず他の材料を用いてもよい。ハードマスク膜６０６としては酸化珪素膜のような絶縁性膜に限らず導電性膜を用いてもよい。
【００６１】
パターニングによりハードマスク膜６０６の上にパターニングを施し、レジストマスクをマスクとしてハードマスク膜６０６および導電性膜６０４ｂをエッチングして、駆動回路用ＴＦＴおよび画素ＴＦＴとなる部分にハードマスク６０７ａおよびゲート電極６０８ａを形成する。論理演算回路用ＴＦＴとなる部分はレジストでマスクされた状態であり、ハードマスク６０７ａおよびゲート電極６０８ａは形成されない。
【００６２】
つぎに、ゲート電極６０８ａを選択的にエッチングして、ゲート電極６０８ｂを形成する。これによりハードマスク６０７ａに覆われていない側壁のみがエッチングにより後退し、ゲート電極６０８ａの上には、ハードマスク６０７ａが庇部となり形成された状態となる（この工程を１回目のサイドエッチングという。）。ゲート電極６０８ａのエッチングは湿式あるいは乾式の等方性エッチングで行えばよいが、本実施の形態のおいては、アンモニア溶液と過酸化水素溶液の混合溶液（以後、アンモニア過水溶液という。）を用いてエッチングする。
【００６３】
つぎに、パターニングおよびエッチングにより、論理演算回路用ＴＦＴのゲート電極となるゲート電極６０８ｂの上のハードマスク膜６０６および導電性膜６０４ｂをエッチングしてハードマスク６０７ｂおよびゲート電極６０８ｃを形成する。
【００６４】
つぎに、ハードマスク６０７ａ、６０７ｂをマスクとしてゲート電極６０８ｂ、６０８ｃを選択的にエッチングし、ゲート電極６０８ｄ、６０８ｅをそれぞれ形成する。これによりゲート電極６０８ｅの上には、ハードマスク６０７ｂが庇部となり形成された状態となる。なおハードマスク６０７ａをマスクとして形成されたものがゲート電極６０８ｄ、ハードマスク６０７ｂをマスクとして形成されたものがゲート電極６０８ｅとなる（この工程を２回目のサイドエッチングという。）。ゲート電極６０８ｂ、６０８ｃのエッチングは、１回目のサイドエッチングと同様に湿式あるいは乾式の等方性エッチングで行えばよいが、本実施の形態のおいては、アンモニア過水溶液を用いてエッチングする。
【００６５】
ハードマスク６０７ａをマスクとして、ゲート電極６０８ａは２回エッチングされ、１回目のサイドエッチングによるゲート電極６０８ａの後退量と、２回目のサイドエッチングによるゲート電極６０８ｂの後退量の和がゲート電極６０８ｄに対するハードマスク６０７ａの庇部のサイズとなり、曳いては、駆動電極用ＴＦＴのＧａｔｅ　Ｏｖｅｒｌａｐｐｅｄ　ＬＤＤ部のサイズおよび画素ＴＦＴのＬＤＤ部のサイズとなる。またハードマスク６０７ｂをマスクとした２回目のサイドエッチングによるゲート電極６０８ｃの後退量がゲート電極６０８ｅに対するハードマスク６０７ｂの庇部のサイズとなり、曳いては、論理演算回路用ＴＦＴのＬＤＤ部のサイズとなる。このように、本実施の形態においては、サイドエッチングを１回若しくは複数回に分けて行うことにより、ＬＤＤ部、あるいはＧａｔｅ　Ｏｖｅｒｌａｐｐｅｄ　ＬＤＤ部の大きさを制御する。
【００６６】
また本実施の形態においては、ハードマスクをハードマスク６０７ａとハードマスク６０７ｂとに作り分けることにより庇部のサイズの作り分けを行っているが、これはゲート電極６０８ｂのエッチング溶液として、レジストを溶解する作用をもつアンモニア過水溶液を用いているためである。レジストを溶解する作用をもたない溶液をゲート電極６０８ｂのエッチング溶液として用いるのであれば、レジストマスクを用いてＴＦＴ毎にサイドエッチングの有無を制御して、サイドエッチングする回数、サイドエッチングによるゲート電極の後退量を制御し、庇部のサイズの作り分けを行ってもよい。
【００６７】
つぎに、ｐチャネル型ＴＦＴとなる部分をレジストでマスクし、さらにハードマスク６０７ａ、６０７ｂをマスクとして高濃度のｎ型不純物を添加し、ｎチャネル型ＴＦＴのソース（あるいはドレイン）を形成する。ｎ型不純物としては、燐や砒素等を用いればよい。
【００６８】
つぎに、ｎチャネル型ＴＦＴとなる部分をレジストでマスクし、さらにハードマスク６０７ａ、６０７ｂをマスクとして高濃度のｐ型不純物を添加し、ｐチャネル型ＴＦＴのソース（あるいはドレイン）を形成する。ｐ型不純物としては、ボロン等を用いればよい。
【００６９】
つぎに、ハードマスク６０７ａ、６０７ｂをマスクとして導電性膜６０４ａを加工し、ゲート電極６１１ａを形成する。
【００７０】
つぎに、ハードマスク６０７ａ、６０７ｂ全体がレジスト膜６１２ａ中に埋め込まれるようにレジストとを塗布し、さらに実施の形態１に記載した露光方法を用いて、レジスト膜６１２ａを加工して、ハードマスク６０７ａ、６０７ｂの一部がレジスト膜６１２ｂから露出するようにレジスト膜６１２ｂを形成する。
【００７１】
つぎに、レジスト膜６１２ｂをマスクとしてハードマスク６０７ａ、６０７ｂを選択的にエッチングして除去する。本実施の形態においては、ハードマスク６０７ａ、６０７ｂを酸化珪素膜により形成しているため、フッ酸含有溶液を用いてハードマスク６０７ａ、６０７ｂを除去すればよい。このとき、ゲート絶縁膜６０３はレジスト膜６１２ｂにより保護されているため、フッ酸含有溶液によりエッチングされることはない。従って、ゲート電極６１１ａの下方部が空洞になってしまうことを回避できる。
【００７２】
つぎに、駆動回路用ＴＦＴのｐチャネル型ＴＦＴ、画素ＴＦＴ、論理演算回路用ＴＦＴをレジストでマスクし、さらにゲート電極６０８ｄをマスクとして、ゲート電極６１１ａおよびゲート絶縁膜６０３を貫通させて、半導体膜６０２に低濃度のｎ型不純物を添加し、Ｇａｔｅ　Ｏｖｅｒｌａｐｐｅｄ　ＬＤＤ部６１３を形成する（これを１回目の低濃度ｎ型不純物添加とする）。低濃度のｎ型不純物としては、燐や砒素等を用いればよい。
【００７３】
つぎに、駆動回路用ＴＦＴのｎチャネル型ＴＦＴ、画素ＴＦＴ、論理演算回路用ＴＦＴをレジストでマスクし、さらにゲート電極６０８ｄをマスクとして、ゲート電極６１１ａおよびゲート絶縁膜６０３を貫通させて、半導体膜６０２に低濃度のｐ型不純物を添加し、Ｇａｔｅ　Ｏｖｅｒｌａｐｐｅｄ　ＬＤＤ部６１３を形成する（これを１回目の低濃度ｐ型不純物添加とする）。低濃度のｐ型不純物としては、ボロン等を用いればよい。
【００７４】
つぎに、ゲート電極６０８ｄ、６０８ｅをマスクとしてゲート電極６１１ａを選択的にエッチングして加工し、ゲート電極６１１ｂを形成する。
【００７５】
つぎに駆動回路用ＴＦＴおよび論理演算回路用ＴＦＴのｐチャネル型ＴＦＴとなる部分をレジストでマスクし、さらにゲート電極６０８ｄ、６０８ｅ、６１１ｂをマスクとして、ゲート絶縁膜６０３を貫通させて、画素ＴＦＴおよび論理演算回路用ＴＦＴのｎチャネル型ＴＦＴの半導体膜６０２に低濃度のｎ型不純物を添加し、ＬＤＤ部６１５を形成する（これを２回目の低濃度ｎ型不純物添加とする）。ｎ型不純物としては燐や砒素等を用いればよい。
【００７６】
つぎに駆動回路用ＴＦＴ、画素ＴＦＴおよび論理演算回路用ＴＦＴのｎチャネル型ＴＦＴとなる部分をレジストでマスクし、さらにゲート電極６０８ｄ、６０８ｅ、６１１ｂをマスクとして、ゲート絶縁膜６０３を貫通させて、論理演算回路用ＴＦＴのｐチャネル型ＴＦＴの半導体膜６０２に低濃度のｐ型不純物を添加し、ＬＤＤ部６１５を形成する（これを２回目の低濃度ｐ型不純物添加とする）。ｐ型不純物としてはボロン等を用いればよい。
【００７７】
Ｇａｔｅ　Ｏｖｅｒｌａｐｐｅｄ　ＬＤＤ部およびＬＤＤ部、ソース（あるいはドレイン）部におけるサイズや不純物濃度は、駆動回路用ＴＦＴおよび論理演算回路用ＴＦＴにおいては、ホットキャリア劣化をどの程度抑制することを目的とするか、また画素ＴＦＴにおいてはオフリーク電流をどの程度抑制することを目的とするかによって変わるため、目的ごとに適宜調整すればよい。本実施の形態においては、１回目のｎ型不純物添加における添加量と２回目のｎ型不純物添加における添加量よりも多いものとする。
【００７８】
つぎに、層間絶縁膜６１７を形成した後、添加した不純物の活性化処理、および水素化処理を行った後、さらに層間絶縁膜表面の平坦化を目的としてアクリルを塗布し、層間絶縁膜６１８を形成する。
【００７９】
つぎに、パターニングおよびエッチングによりコンタクトホールを開孔した後、さらに配線６１９を形成する。
【００８０】
配線６１９の上に、透明導電性膜であるＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　　Ｏｘｉｄｅ）等を用いて、画素電極６２０を形成する。本実施の形態においては、画素電極６２０と配線６１９とが積層した領域を設け、コンタクトホール形成を行うことなく、画素電極６２０と配線６１９とが直接電気的な接続をしている。
【００８１】
以上のような工程を経て、論理回路用ＴＦＴ、画素ＴＦＴ、駆動回路用ＴＦＴを同一基板上有するＴＦＴアレイ基板を作製する。本実施例では述べていないが必要に応じて洗浄及び熱処理の工程を加える。また、本実施例に示した以上に、さらに層間絶縁膜の形成、配線の形成を繰り返し行い多層配線を形成してもよい。
【００８２】
［実施の形態５］
実施の形態４で作製したＴＦＴアレイ基板を用いることにより、ゲート電極の下方部に空洞が形成されるといった不良のない良好なＴＦＴを用いて、同一基板上にＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）が組み込まれた周辺回路と、ディスプレイとが一体化した液晶表示装置が作製できる。これにより、液晶表示装置の多機能化、コンパクト化ができる。以下、図１３、１４を用いて説明する。
【００８３】
実施の形態４に従い作製したＴＦＴアレイ基板８０１のＴＦＴを形成した側に配向膜８０２ａを形成する。配向膜８０２ａの形成はオフセット印刷法を用いる。配向膜８０２ａの材料にはポリイミド樹脂用いるが、この他、ポリアミック系樹脂などを用いてもよい。次に配向膜８０２ａにラビング処理を施し、液晶分子がある一定のプレチルト角をもって配向するようにする。
【００８４】
次に対向基板８１０を作製する。基板８１１上に遮光膜８１２を形成する。遮光膜８１２は、金属クロムを成膜し、フォトリソおよびエッチングにより形成する。遮光膜８１２の上に画素電極８１３を形成する。画素電極８１３は透明導電膜であるＩＴＯを成膜し、フォトリソおよびエッチングにより形成する。遮光膜８１２と画素電極８１３の間にカラーフィルター８１４を設ける場合は、遮光膜８１２の上に目的の色の着色樹脂をスピンコート法により塗布し、露光および現像して形成する。赤、青、緑の三色のカラーフィルター８１４ａ〜８１４ｃ（ここでは図示しない）、各々に対して前記カラーフィルター形成工程を繰り返す。カラーフィルター８１４と遮光膜８１２の段差を埋めて平坦化する目的の保護膜８１５を形成する。保護膜８１５はカラーフィルターの上からアクリルを塗布して形成する。アクリルの他に平坦化可能な材料を用いてもよい。カラーフィルターを設けない場合は保護膜８１５は無くてもよい。
【００８５】
このようにして作製した対向基板に配向膜８０２ｂを形成する。ＴＦＴアレイ基板上に形成したときと同様に、配向膜８０２ｂの形成はオフセット印刷法を用いる。配向膜８０２ｂの材料にはポリイミド樹脂用いるが、この他、ポリアミック系樹脂などを用いてもよい。次に配向膜８０２ｂにラビング処理を施し、液晶分子がある一定のプレチルト角をもって配向するようにする。さらに対向基板とＴＦＴアレイと接着するために、対向基板側にシール剤（図示しない）を塗布した後、対向基板８１０をオーブンで加熱し前記シール剤を仮硬化させる。仮硬化後、対向基板の画素電極を形成した側にプラスチック球のスペーサー８１６を散布する。
【００８６】
ＴＦＴアレイ基板８０１のＴＦＴを形成している側と対向基板８１０の画素電極を形成している側とが向き合うようにして、両基板を精度よく張り合わせ液晶パネル８１７を作製する。シール剤中にはフィラー（図示しない）が混入されており、フィラーとスペーサーにより両基板を均一な間隔をもって張り合わすことができる。
【００８７】
張り合わせた基板のうち不要な部分をせん断して、所望のサイズの液晶パネル８１７基板にする。液晶パネル８１７の内部に液晶材料８１８を注入する。パネル内部全体に液晶材料８１８を満たした後、封止剤（図示しない）によって完全に封止する。
【００８８】
図１４は液晶パネル８１７の上面図である。画素部９０１の周辺に走査信号駆動回路９０２ａと画像信号駆動回路９０２ｂが設けられている。さらに、ＣＰＵやメモリなどの論理演算回路９０２ｃが設けられている。駆動回路は接続配線群９０３によって外部入出力端子群９０４と接続されている。画素部９０１では走査信号駆動回路８０２ａから延在するゲート配線群と画像信号駆動回路９０２ｂから延在するデータ配線群がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素ＴＦＴと保持容量、画素電極が設けられている。シール剤９０５は、ＴＦＴアレイ基板９０８上の画素部９０１および走査信号駆動回路９０２ａ、画像信号駆動回路９０２ｂ、論理演算回路９０２ｃの外側であり、且つ外部入力端子９０４よりも内側の部分に形成する。液晶パネル８１７の外側では、フレキシブルプリント配線板（ＦＰＣ：　Ｆｌｅｘｉｂｌｅ　　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）９０９が外部入出力端子９０４に接続しており、接続配線群９０３によりそれぞれの駆動回路に接続している。外部入出力端子９０４はデータ配線群と同じ導電性膜から形成される。フレキシブルプリント配線板９０６はポリイミドなどの有機樹脂フィルムに銅配線が形成されており、異方性導電性接着剤で外部入出力端子９０４と接続する。
【００８９】
液晶パネル８１７の対向基板側に、対向基板に最も近い液晶層の液晶分子のディレクタ方向と同じ方向の直線偏光が入射するように偏光板と位相差板を取り付ける。またパネルのＴＦＴ基板側に、ＴＦＴ基板に最も近い液晶層の液晶分子のディレクタ方向と同じ方向の光が出射するように偏光板と位相差板を取り付ける。
【００９０】
以上のような方法で、同一基板上にＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｎｇ　Ｕｎｉｔ）が組み込まれた周辺回路と、ディスプレイとが一体化した液晶表示装置を作成する。本実施例では述べていないが必要に応じて洗浄及び熱処理の工程を加える。
【００９１】
［実施の形態６］
本発明の半導体装置の作製方法を用いることにより、表示画面（ディスプレイ）とＣＰＵが組み込まれた周辺回路とが一体化したシステムオンパネルが作製できる。これにより、ディスプレイの生産や検査工程が短縮され低コスト化が図れる。また、ディスプレイの多機能化、コンパクト化を実現できる。
【００９２】
図１５に、本発明の半導体装置の作製方法を用いて作製したシステムオンパネルを搭載した電子機器の例を示す。
【００９３】
図１５は、携帯情報端末の図であり、本体１４３１にはシステムオンパネル（表示部）１４３３と、外部インターフェイス１４３５と、操作ボタン１４３４等が設けられている。また操作用の付属品としてスタイラス１４３２がある。このように携帯情報端末にシステムオンパネル１４３３を搭載することにより、コンパクト機能性を維持したまま、さらに情報処理機能を多機能化することができる。
【００９４】
【発明の効果】
本発明の庇部支持型形状物の加工方法を用いて庇部を選択的に除去することにより、庇部支持型形状物の上にＣＶＤやスパッタにより膜を形成したときに庇部の下に空洞ができてしまうといった不良を回避できる。さらに、庇部の除去を乾式または湿式のいずれのエッチング方法でも行うことができ、特に湿式方法によるエッチングを用いれば、乾式方法を用いた場合に問題となるプラズマによる損傷を回避できるといった効果が得られる。また本発明の庇部支持型形状物の加工方法を用いた半導体装置の作製方法を用いて半導体装置を作製することにより、上記に述べたような不良を回避した半導体装置、あるいはこのような半導体装置を用いた電子機器などを作製できる。
【００９５】
【図面の簡単な説明】
【図１】本発明における庇部支持型形状物の加工方法の断面図。
【図２】庇部支持型形状物の加工方法の断面図。
【図３】庇部支持型形状物の加工方法の断面図。
【図４】庇部支持型形状物の加工方法の断面図。
【図５】庇部支持型形状物の断面図。
【図６】露光量とレジストの残膜量の関係を示す模式図。
【図７】庇部支持型形状物の加工方法を用いた半導体装置の作製方法の工程断面図。
【図８】庇部支持型形状物の加工方法を用いた半導体装置の作製方法の工程断面図。
【図９】庇部支持型形状物の加工方法を用いた半導体装置の作製方法の工程断面図。
【図１０】庇部支持型形状物の加工方法を用いた半導体装置の作製方法の工程断面図。
【図１１】庇部支持型形状物の加工方法を用いた半導体装置の作製方法の工程断面図。
【図１２】庇部支持型形状物の加工方法を用いた半導体装置の作製方法の工程断面図。
【図１３】液晶表示装置の一部の断面図。
【図１４】液晶表示装置全体の上面図。
【図１５】本発明の半導体装置の作製方法を用いた液晶表示装置を搭載した電子機器。
【図１】
2004140121.tif 000003
【図２】
2004140121.tif 000004
【図３】
2004140121.tif 000005
【図４】
2004140121.tif 000006
【図５】
2004140121.tif 000007
【図６】
2004140121.tif 000008
【図７】
2004140121.tif 000009
【図８】
2004140121.tif 000010
【図９】
2004140121.tif 000011
【図１０】
2004140121.tif 000012
【図１１】
2004140121.tif 000013
【図１２】
2004140121.tif 000014
【図１３】
2004140121.tif 000015
【図１４】
2004140121.tif 000016
【図１５】
2004140121.tif 000017