(57)【要約】【課題】ＭＯＳトランジスタの高性能さはそのままに、ホットキャリア寿命を伸ばし、閾値電圧の安定した高品質の半導体装置を提供すること。【解決手段】（ａ）半導体基板上に、ゲート絶縁膜を介してゲート電極を形成する工程と、（ｂ）ソース・ドレイン層を形成する工程と、（ｃ）層間絶縁膜を形成する工程と、（ｄ）前記層間絶縁膜を形成した後、水素と酸素の混合ガスを用いてアニールする工程とを有する半導体装置の製造方法とした。【選択図】      図５
2004363423.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に、ゲート絶縁膜を介してゲート電極を形成する工程と、
（ｂ）ソース・ドレイン層を形成する工程と、
（ｃ）層間絶縁膜を形成する工程と、
（ｄ）前記層間絶縁膜を形成した後、水素と酸素の混合ガスを用いて熱処理する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記熱処理は４００〜１２００℃の温度で行うことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置では、高集積化、高速動作化の要請に応じるために、素子のスケーリング則に則った小型化、特にＭＯＳトランジスタにおいてはそのゲートの微細化が図られてきている。
【０００３】
しかし、微細化の指針となるスケーリング則からすると、実用面からは電源電圧を低減させることが難しいために、ソース端またはドレイン端における電界集中が激しくなり、ホットキャリア（ホットエレクトロン）の発生が著しくなってＭＯＳトランジスタのホットキャリア寿命が短くなる問題が発生する。
【０００４】
すなわち、ゲート長を短くすると、チャネル内のソースとドレインとの間の電界が大きくなり、大きなエネルギを持ったホットキャリアが大量に発生し、チャネルに電界を及ぼすことで特性を劣化させるのである。
【０００５】
そこで、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を用いて、ソース端又はドレイン端での電界集中を抑えていた（例えば、特許文献１を参照。）。
【０００６】
また、上記ＭＯＳトランジスタを備える半導体装置の一般的な製造工程は、以下のとおりである。
【０００７】
（ａ）ＭＯＳトランジスタが形成される領域（ウェル）を有するシリコン基板上に、ゲート絶縁膜及びゲート電極を形成する。（ｂ）ＬＤＤ層及びソース・ドレイン層を形成する。（ｃ）第１の層間絶縁膜（例えばＳｉＯ２膜）を形成する。（ｄ）第２の層間絶縁膜（例えばＳｉ３Ｎ４膜）を形成し、層間絶縁膜の緻密化及び不純物拡散層（ＬＤＤ、ソース・ドレイン）の活性化の為に、Ｎ２ガスを用いた熱処理（アニール）を行う。（ｅ）第３の層間絶縁膜（例えばＳｉＯ２膜）を形成して平坦化を行う。（ｆ）メタルコンタクト及び配線層を形成し、保護層を成膜してシンターを行った後、各種電極を取り出すためのパッドを開口する。
【０００８】
【特許文献１】
特開平１１−０９７７０９号公報
【０００９】
【発明が解決しようとする課題】
ところが、上述したＬＤＤ構造を用いた場合であっても、ＭＯＳトランジスタにおけるホットキャリア寿命に対しては未だ不十分であった。また、ホットキャリア寿命を延ばすためには、例えばＬＤＤを形成する不純物の濃度を低減することが効果的と言われているが、それでは電流能力が落ちてしまうという問題が生起してしまう。このように、ホットキャリア寿命と電流能力はトレードオフの関係にあった。
【００１０】
しかも、ＭＯＳトランジスタにおける層間膜形成には、一般的にＳｉＯ２膜やＳｉ３Ｎ４膜などを用いるが、特にＳｉ３Ｎ４膜はその膜中における拡散係数が小さいためにホットキャリアのトラップサイトともなり得るダングリングボンドを補償する原子の供給を妨げてしまうという問題もあり、ホットキャリア寿命を改善することは容易ではなかった。
【００１１】
本発明は、上記課題を解決することのできる半導体装置の製造方法を提供することを目的としている。
【００１２】
【発明が解決するための手段】
上記課題を解決するために、請求項１記載の本発明では、（ａ）半導体基板上に、ゲート絶縁膜を介してゲート電極を形成する工程と、（ｂ）ソース・ドレイン層を形成する工程と、（ｃ）層間絶縁膜を形成する工程と、（ｄ）前記層間絶縁膜を形成した後、水素と酸素の混合ガスを用いて熱処理する工程とを有する半導体装置の製造方法とした。
【００１３】
さらに、請求項２記載の本発明では、前記熱処理は４００〜１２００℃の温度で行うこととした。
【００１４】
【発明の実施の形態】
本発明は、半導体基板上に、ゲート絶縁膜を介してゲート電極を形成し、次いでソース・ドレイン層を形成するとともに、層間絶縁膜を形成し、この層間絶縁膜を形成した後、水素と酸素の混合ガスを用いて熱処理するようにしたものである。
【００１５】
すなわち、シリコンからなる半導体基板に、絶縁膜を介してゲート電極を形成し、ソース・ドレイン層などの不純物拡散層を形成し、さらに配線層を形成して所望する半導体装置を製造するプロセスにおいて、前記絶縁膜形成後に、前記不純物拡散層の活性化を図るための熱処理に、水素と酸素の混合ガスを用いることとしている。
【００１６】
上記熱処理は、例えばＭＯＳトランジスタを製造するに際し、導電型不純物イオンをシリコン結晶に打ち込むと発生する物理的なダメージを回復させることや、打ち込んだ前記不純物を電気的に活性化させることを目的として、一般的にアニールと呼ばれているが、この絶縁膜形成後に行われるアニールにおいて、通常用いられるＮ２などの不活性ガスに代えて、水素と酸素の混合ガスを用いたことに特徴がある。また、熱処理の温度は４００〜１２００℃の範囲で行うことが好ましい。
【００１７】
これにより、アニール処理と、ホットキャリアのトラップサイトとなり得るダングリングボンドの終端処理として、ダングリングボンドを補償する水素原子を容易に供給することができ、ＭＯＳトランジスタのホットキャリア寿命を長くすることができるとともに、閾値電圧のばらつきを少なくして安定させることができる。
【００１８】
本発明を実施する上では、従来のＭＯＳ製造プロセスを踏襲することができ、（ａ）ＭＯＳトランジスタを形成する領域を有する半導体基板上に、ゲート絶縁膜を介してゲート電極を形成する工程と、（ｂ）ソース・ドレイン層を形成する工程と、（ｃ）層間絶縁膜を形成する工程と、（ｄ）前記層間絶縁膜を形成した後、水素と酸素の混合ガスを用いてアニールする工程と、を有する製造方法とすることができる。
【００１９】
通常、この後にコンタクトホール、配線層、及び保護膜を形成した後、パッドを形成する工程とを経て所望する半導体装置（ＭＯＳトランジスタ）を得ることができる。
【００２０】
また、上記（ｂ）の工程では、ソース・ドレイン間の電界集中を緩和させるために、ＬＤＤ層を形成することが好ましい。
【００２１】
このように、本実施の形態によれば、安価で簡単に入手可能な水素と酸素の混合ガスを用いた極めて容易な方法でありながら、所望する電流能力を有する高性能さはそのままに、ホットキャリア寿命を延ばすことのできるＭＯＳトランジスタを得ることができる。
【００２２】
これは、水素と酸素との混合ガスとしたことで、ＳｉＯ２膜やＳｉ３Ｎ４膜などからなる層間絶縁膜を形成した後であっても、この層間絶縁膜を水素原子が通過しやすくなり、層間絶縁膜とシリコン基板との界面に存在するダングリングボンドを補償することが可能になることが考えられる。
【００２３】
また、複数層の層間絶縁膜を形成する必要がある場合、一層目の成膜後に水素と酸素の混合ガスを用いて熱処理し、その後二層目以降を成膜することができる。この方法では、特にＳｉ３Ｎ４膜を複数層で用いる場合は効果が高まる。
【００２４】
以下、図面を参照しながら本発明にかかる半導体装置、及びその製造方法について、その実施形態をより具体的に説明する。
【００２５】
図１〜図７は、本発明に係る半導体装置の製造方法における工程を断面視により示したものである。
【００２６】
先ず、図１に示すように、シリコン基板１上に、熱酸化法により酸化膜からなるゲート絶縁膜２を形成した後、多結晶シリコン膜をパターニングしてゲート電極３を形成する。なお、前記シリコン基板１には、Ｐ型ＭＯＳトランジスタを形成するためのＮ型領域、素子分離構造が予め形成されているものとする。
【００２７】
次いで、図２に示すように、低濃度ドープされたドレインの注入を行いＬＤＤ層４を形成するとともに、さらに同一の不純物を前記シリコン基板１内に注入してソース・ドレイン層５を形成する。
【００２８】
次いで、図３に示すように、例えばＳｉＯ２膜からなる第１の層間絶縁膜６をＬＰ−ＣＶＤ法により形成する。
【００２９】
さらに、図４に示すように、例えばＳｉ３Ｎ４膜からなる第２の層間絶縁膜７をやはりＬＰ−ＣＶＤ法により形成する。ここで、前記第２の層間絶縁膜７はコンタクトホール形成時のエッチングストッパ膜あるいは水素を保持するキャッピング膜として形成され、水素を保持するのに最適な膜厚が選定される。
【００３０】
次に、前記層間絶縁膜６，７の緻密化、及び前記ＬＤＤ層４、ソース・ドレイン層５などの不純物拡散層を活性化のための熱処理としてアニール処理を行うのであるが、このアニール処理に、図５に示すように、水素と酸素の混合ガスを用いる点に本実施の形態における特徴がある。
【００３１】
なお、水素と酸素との混合比としては、ガスとして用いるためには当然ながらＨ２：Ｏ２＝１．８：１．０未満となる。
【００３２】
そして、アニールの熱処理温度としては、４００〜１２００℃、好ましくは８００〜１０００℃の範囲で行うようにしている。
【００３３】
このように、第１の層間絶縁膜６と第２の層間絶縁膜７とを形成した後のアニール処理に水素と酸素の混合ガスを用いるようにしたので、前記層間絶縁膜６，７の緻密化及び前記ＬＤＤ層４、ソース・ドレイン層５などの不純物拡散層の活性化を図りながら、ダングリングボンドをＨ原子により補償してホットキャリア寿命を長くすることが可能となる。
【００３４】
しかも、従来からのプロセスに大きな変更を加えることも必要がないので、製造コストの増加もない。
【００３５】
その後、図６に示すように、例えばＳｉＯ２膜からなる第３の層間絶縁膜８を形成してＣＶＤ法あるいはＣＭＰ法により平坦化する。
【００３６】
その後、図７に示すように、ドライエッチングなどによって第１〜第３の層間絶縁膜６〜８を貫通するコンタクトホールを形成してこのホール内をタングステンなどで埋めてメタルコンタクト９を形成するとともに、アルミニウム合金膜などの金属膜を堆積してパターニングして配線層１０を形成する。
【００３７】
さらに、保護膜１１を形成して水素雰囲気下でシンター処理を行い、シリコン基板１中のダメージを回復させ、最後に各種電極を取り出すためのパッド１２を開口する。
【００３８】
以上の工程とすることにより、本実施の形態においては、従来のＭＯＳ製造プロセスをそのまま踏襲しながら、なおかつ安価で簡単に入手可能なＨ２を含むガスを用いたきわめて容易な方法によって、所望する電流能力を有する高性能さはそのままに、ホットキャリア寿命が長く、かつ閾値電圧のばらつきの少ない安定したＭＯＳデバイスを製造することができる。このように、新たな工程が増加することもないので、本製造方法を採用するにあたってはコスト的な負担もない。
【００３９】
なお、水素と酸素の混合ガスを用いたアニール処理のタイミングとしては、上述した工程に限定されるものではない。
【００４０】
例えば、第２の層間絶縁膜７として、厚膜のＳｉ３Ｎ４膜を採用する場合であれば２回成膜などの複数成膜として、一層目のＳｉ３Ｎ４膜を成膜後に水素と酸素の混合ガスを用いたアニール処理を行うことができる。また、複数層のＳｉ３Ｎ４膜を用いる場合は、一層目のＳｉ３Ｎ４膜を成膜後に水素と酸素の混合ガスを用いたアニール処理を行い、その後二層目以降のＳｉ３Ｎ４膜を成膜するとよい。
【００４１】
また、上述したように、本発明はプロセスを大きく変更することもなく、容易に導入可能なので、製造工程がやや複雑なＢｉ−ＣＭＯＳの製造に極めて効果的であり、要求される高速性や電流能力を維持しながら品質の安定化を図ることが可能となる。
【００４２】
【発明の効果】
本発明は、以上説明してきたような形態で実施され、以下の効果を奏する。
【００４３】
（１）請求項１記載の本発明によれば、（ａ）半導体基板上に、ゲート絶縁膜を介してゲート電極を形成する工程と、（ｂ）ソース・ドレイン層を形成する工程と、（ｃ）層間絶縁膜を形成する工程と、（ｄ）前記層間絶縁膜を形成した後、水素と酸素の混合ガスを用いてアニールする工程とを有する半導体装置の製造方法としたので、水素ガスを用いた場合よりさらにＭＯＳトランジスタのホットキャリア寿命を長くすることができるとともに、閾値電圧のばらつきを少なくして安定させることができる。しかも、従来のＭＯＳ製造プロセスをそのまま踏襲することができ、新たな工程を加えたりする必要もないので、コスト増のおそれもない。
【００４４】
（２）請求項２記載の本発明では、前記熱処理は４００〜１２００℃の温度で行うことで、特に、金属配線膜を形成した後であっても、層間絶縁膜とシリコン基板との界面に存在するダングリングボンドを補償することが可能となってホットキャリア寿命を延ばすことができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造工程を示す説明図である。
【図２】本発明に係る半導体装置の製造工程を示す説明図である。
【図３】本発明に係る半導体装置の製造工程を示す説明図である。
【図４】本発明に係る半導体装置の製造工程を示す説明図である。
【図５】本発明に係る半導体装置の製造工程を示す説明図である。
【図６】本発明に係る半導体装置の製造工程を示す説明図である。
【図７】本発明に係る半導体装置の製造工程を示す説明図である。
【符号の説明】
１  シリコン基板
２  ゲート絶縁膜
３  ゲート電極
４  ＬＤＤ層
５  ソース・ドレイン層
６  第１の層間絶縁膜
７  第２の層間絶縁膜
８  第３の層間絶縁膜
９  メタルコンタクト
１０  配線層
１１  保護膜
１２  パッド
【図１】
2004363423.tif 000003
【図２】
2004363423.tif 000004
【図３】
2004363423.tif 000005
【図４】
2004363423.tif 000006
【図５】
2004363423.tif 000007
【図６】
2004363423.tif 000008
【図７】
2004363423.tif 000009