(57)【要約】【課題】反転ゲート層における反転パターンの縁部に生じるバリを減少させることが可能な電界効果トランジスタの製造方法を提供する。【解決手段】ＳｉＯ２からなる反転ゲート層３２を形成するために、レジストからなるマスク層５３を形成する。このとき、レジストを露光する露光マスク３０には、パターンの角部３０ｅが曲部３０ｆを有するものを用いる。この露光マスク３０を用いてマスク層５３を形成すると、後の工程において得られる反転ゲート層３２における反転パターンの角部３２ｅも曲部を有することとなる。これにより、マスク層５３の側面に堆積したＳｉＯ２を除去する際にＳｉＯ２が残留せず、反転ゲート層３２の反転パターンの縁部にバリが生じない。【選択図】  図２
2004363317.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極パターンを有するマスク層を、露光マスクを用いて半導体ウェハ上に形成する工程と、
前記半導体ウェハ上及び前記マスク層上に所定の材料を堆積させた後、前記マスク層を除去することにより反転ゲート層を形成する工程と
を備え、
前記露光マスクのパターンの角部が曲率を有することを特徴とする電界効果トランジスタの製造方法。
【請求項２】
前記曲率の半径が０．３μｍより大きく０．８μｍより小さい、請求項１に記載の電界効果トランジスタの製造方法。
【請求項３】
ゲート電極パターンを有するマスク層を、露光マスクを用いて半導体ウェハ上に形成する工程と、
前記半導体ウェハ上及び前記マスク層上に所定の材料を堆積させた後、前記マスク層を除去することにより反転ゲート層を形成する工程と
を備え、
前記露光マスクのパターンの角部が面取りされていることを特徴とする電界効果トランジスタの製造方法。
【請求項４】
前記面取り量が０．３μｍより大きく０．８μｍより小さい、請求項３に記載の電界効果トランジスタの製造方法。
【請求項５】
前記所定の材料がＳｉＯ２である請求項１〜４のいずれか一項に記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界効果トランジスタの製造方法に関する。
【０００２】
【従来の技術】
電界効果トランジスタ（以下、ＦＥＴという）の製造方法としては、ゲート電極パターンを有するマスク層を用いてドーパントを注入するとともに、同じマスク層を用いてゲート電極パターンを反転したパターンを有する絶縁性の反転ゲート層を形成する、いわゆる自己整合型ＦＥＴの製造方法がある（例えば特許文献１及び非特許文献１参照）。このような自己整合型ＦＥＴにおいては、反転ゲート層がゲート電極のゲート長を決定することになり、ＦＥＴのおおよその性能を左右する。
【０００３】
上記した方法において反転ゲート層を形成するには、まずゲート電極パターンに応じたマスク層を形成する。次いで、露出した半導体ウェハ表面、及びマスク層表面に絶縁性材料を堆積させる。マスク層の側面に堆積した絶縁性材料の特性（主に膜密度）と半導体ウェハ表面及びマスク層上面に堆積した半導体材料の特性とが互いに異なることを利用して、マスク層の側面に堆積した絶縁性材料を除去する。その後、マスク層を除去することにより、マスク層上面に堆積した絶縁性材料を除去する。こうして、絶縁性材料からなり、ゲート電極パターンに対する反転パターンを有する反転ゲート層が半導体ウェハ表面に形成される。
【０００４】
【特許文献１】
特公平８−８２６６号公報
【０００５】
【非特許文献１】
“ＧａＡｓ  ＬＳＩ−Ｄｉｒｅｃｔｅｄ  ＭＥＳＦＥＴ’Ｓ  ｗｉｔｈ  Ｓｅｌｆ−Ａｌｉｇｈｅｄ  Ｉｍｐｌａｎｔａｔｉｏｎ            ｆｏｒ  ｎ＋−Ｌａｙｅｒ  Ｔｅｃｈｎｏｌｏｇｙ（ＳＡＩＮＴ）”ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ            ＤＥＶＩＣＥＳ、１９８２年  Ｖｏｌ．ＥＤ−２９  Ｎｏ．１１、ｐ．１７７２−１７７７
【０００６】
【発明が解決しようとする課題】
非特許文献１においては、マスク層の側面に堆積した絶縁性材料の特性と半導体ウェハ表面及びマスク層上面に堆積した半導体材料の特性とを互いに異ならせるために、マスク層の断面をＴ字型に形成することによってマスク層の側面に庇を設けている。しかしながら、マスク層の断面をＴ字型に形成すると、庇部分に遮られてマスク層下部の幅（すなわちゲート長）をインラインで測定することが困難となり、また、製造工程が複雑になる。ゲート長はＦＥＴの最も重要なパラメータの１つなので、ゲート長をインラインで測定出来ないということはＦＥＴの製造にとって特に好ましくない。従って、非特許文献１に開示された方法は、実用面でいまひとつというものであった。
【０００７】
このような点を克服するために、特許文献１に開示された電界効果トランジスタの製造方法におけるマスク層は、上記したような断面Ｔ字型ではなく、側面に庇が設けられていない。従って、特許文献１に開示された方法によれば、非特許文献１における上記した欠点を生じない。
【０００８】
しかしながら、特許文献１に開示された方法では、マスク層の側面に庇がないために、マスク層の側面の絶縁性材料と半導体ウェハ表面及びマスク層上面の半導体材料との特性差が生じにくくなる。また、ゲート電極パターンの反転パターンを精度よく形成するためには、反転ゲート層に用いられる絶縁性材料のエッチング耐性を高める必要があるが、そうすると、マスク層の側壁に堆積した絶縁性材料のエッチング耐性も高まることとなる。これらのことから、特許文献１に開示された方法では、マスク層の側壁に堆積した絶縁性材料を除去する際にその一部が残留してしまい、反転ゲート層における反転パターンの縁部にバリが生じる場合がある。そして、このバリがＦＥＴの動作特性や信頼性を劣化させることとなる。
【０００９】
本発明は、上記した問題点を解決するために、反転ゲート層における反転パターンの縁部に生じるバリを減少させることが可能な電界効果トランジスタの製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記問題を解決するために、本発明による電界効果トランジスタの製造方法は、ゲート電極パターンを有するマスク層を、露光マスクを用いて半導体ウェハ上に形成する工程と、半導体ウェハ上及びマスク層上に所定の材料を堆積させた後、マスク層を除去することにより反転ゲート層を形成する工程とを備え、露光マスクのパターンの角部が曲率を有することを特徴とする。
【００１１】
本発明者は、反転ゲート層を、反転パターンの角部が曲率を有する形状に形成すれば、反転パターンの縁部にバリが殆ど生じないことを見出した。上記した電界効果トランジスタの製造方法では、パターンの角部が曲率を有する露光マスクを用いてマスク層を形成することにより、反転ゲート層が反転パターンの角部に曲率を有するように形成される。従って、本方法によれば、反転ゲート層における反転パターンの縁部に生じるバリを減少させることが可能となる。
【００１２】
また、電界効果トランジスタの製造方法は、曲率の半径が０．３μｍより大きく０．８μｍより小さいことを特徴としてもよい。これによって、反転ゲート層における反転パターンの縁部に生じるバリを好適に減少させることができる。
【００１３】
また、本発明による電界効果トランジスタの製造方法は、ゲート電極パターンを有するマスク層を、露光マスクを用いて半導体ウェハ上に形成する工程と、半導体ウェハ上及びマスク層上に所定の材料を堆積させた後、マスク層を除去することにより反転ゲート層を形成する工程とを備え、露光マスクのパターンの角部が面取りされていることを特徴とする。
【００１４】
本発明者は、反転ゲート層を、反転パターンの角部が面取りされたような形状に形成すれば、角部が曲率を有するときと同様に反転パターンの縁部にバリが殆ど生じないことを見出した。上記した電界効果トランジスタの製造方法では、パターンの角部が面取りされた露光マスクを用いてマスク層を形成することにより、反転ゲート層が、反転パターンの角部が面取りされたような形状に形成される。従って、本方法によれば、反転ゲート層における反転パターンの縁部に生じるバリを減少させることが可能となる。
【００１５】
また、電界効果トランジスタの製造方法は、面取り量が０．３μｍより大きく０．８μｍより小さいことを特徴としてもよい。これによって、反転ゲート層における反転パターンの縁部に生じるバリを好適に減少させることができる。
【００１６】
また、電界効果トランジスタの製造方法は、所定の材料がＳｉＯ２であることを特徴としてもよい。これによって、絶縁性を有する反転ゲート層を好適に形成することができる。
【００１７】
【発明の実施の形態】
以下、図面とともに本発明による電界効果トランジスタの製造方法の好適な実施形態について説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【００１８】
図１〜図５は、本発明による電界効果トランジスタの製造方法の一実施形態を示す断面図である。本実施形態では、まず、半導体ウェハ２を準備する。ここでは、半導体ウェハ２として例えば半絶縁性ＧａＡｓ半導体基板が用いられる。
【００１９】
（埋込層の形成工程）
図１（Ａ）に示されるように、半導体ウェハ２には、ｐ型埋込層２１及びｎ型活性層２２が形成されている。ｐ型埋込層２１および活性層２２は、以下のように形成される。所定のマスク層を形成した後、活性層２２を形成するためのｎ型ドーパント（Ｓｉ＋）の注入を行う。また、このマスク層を用いて、ｐ型埋込層２１を形成するためのｐ型ドーパント（Ｂｅ＋）の注入を行う。これらのイオン注入プロセスの結果、図１（Ａ）に示す通り、半導体ウェハ２には、主にＢｅが添加されたｐ型埋込層２１と、ＳｉおよびＢｅが添加された活性層２２とが形成される。ｐ型埋込層２１は、活性層２２より深い。ｐ型埋込層２１の不純物濃度はｎ型活性層２２の不純物濃度より高い。
【００２０】
ｐ型埋込層２１および活性層２２の注入条件は、例えば
加速電圧：３０ｋＶ、注入量：３．４×１０１２ｃｍ−２
とするとよい。
【００２１】
続いて、図１（Ａ）に示されるように、ｐ型埋込層２１および活性層２２を覆うように絶縁性シリコン化合物膜（例えば、ＳｉＮ膜３）といった絶縁膜を半導体ウェハ２上に形成する。ＳｉＮ膜３の厚さは、例えば８０ｎｍ程度である。ＳｉＮ膜３を形成する方法としては、例えばプラズマＣＶＤ法を用いる。
【００２２】
（ソース領域及びドレイン領域の形成工程）
続いて、図１（Ｂ）に示されるように、ＳｉＮ膜３上にレジストからなるマスク層５１を形成する。マスク層５１は開口部５１ａを有する。このマスク層５１を用いて、ＳｉＮ膜３を通してｎ型ドーパント（Ｓｉ＋）を半導体ウェハ２へイオン注入する。これによって、図１（Ｂ）に示されるように、ソース領域２３ｓおよびドレイン領域２３ｄが形成される。イオン注入の条件としては、例えば
Ｓｉイオン（Ｓｉ＋）の加速電圧：１００ｋＶ
Ｓｉイオンのドーズ量：６．８×１０１３ｃｍ−２
とするとよい。
【００２３】
（中間領域の形成工程）
続いて、図１（Ｃ）に示されるように、マスク層５１を除去した後、マスク層５２を形成する。マスク層５２は、図１（Ｃ）に示されるように、開口部５２ａを有する。このマスク層５２を用いて、ｎ型ドーパント（Ｓｉ＋）のイオン注入をＳｉＮ膜３を通して半導体ウェハ２に行う。こうして、図１（Ｃ）に示されるように、中間領域２４ｓ及び２４ｄが形成される。中間領域２４ｓ及び２４ｄの深さは、ソース領域２３ｓおよびドレイン領域２３ｄの深さより浅い。また、中間領域２４ｓ及び２４ｄの不純物濃度は、ソース領域２３ｓおよびドレイン領域２３ｄの不純物濃度より低く、低濃度領域（後述）よりも高い。
【００２４】
（低濃度領域の形成工程）
続いて、マスク層５２を除去した後、図２（Ａ）に示すように、開口部５３ａを有するマスク層５３を形成する。ここで、図２（Ｂ）は、図２（Ａ）に示すマスク層５３を形成する際に使用する露光マスク３０の平面図である。図２（Ｂ）に示すように、露光マスク３０は、マスク層５３を形成するためのパターンを構成する第１の部分３０ａ及び第２の部分３０ｂを有している。第１の部分３０ａは、所定方向に延びており幅Ｌを有している。また、第２の部分３０ｂは、第１の部分３０ａの両端に位置し、所定方向と交差する方向に延びている。マスク層５３は、図２（Ｂ）に示した露光マスク３０のパターンに応じた形状に形成される。
【００２５】
露光マスク３０の第１の部分３０ａは、所定方向に延びる２つの側面３０ｃを有している。側面３０ｃの端部は、角部３０ｅを介して第２の部分３０ｂの側面３０ｄと繋がっている。角部３０ｅは、曲率半径ｒの曲部３０ｆを有している。曲部３０ｆの曲率半径ｒは、例えば０．３μｍより大きく０．８μｍより小さい長さとするとよい。
【００２６】
また、曲部３０ｆは、厳密に円弧状である必要はなく、丸みを帯びていればよい。曲部３０ｆがこのような形状のとき、曲部３０ｆの寸法の一例としては、曲部３０ｆの側面３０ｃの長手方向に平行な方向の幅ｄ１及び側面３０ｃに垂直な方向の幅ｄ２を、０．３μｍより大きく０．８μｍより小さい幅とするとよい。
【００２７】
また、上記の方法によりマスク層５３を形成する以外に、例えばプラズマによって生成された活性種を用いてマスク層５２（図１（Ｃ）参照）をエッチングすることによりマスク層５３を形成してもよい。この場合、図２（ｂ）に示した第１の部分３０ａの幅がＬより例えば０．６ｍｍ以上大きい露光マスクを用いてマスク層５２を形成するとよい。そして、このマスク層５２を例えば０．３ｍｍ以上エッチングすることによりマスク層５３を形成すれば、図２（Ｂ）に示した露光マスク３０を用いる場合と同様の形状を有するマスク層５３を形成することができる。
【００２８】
続いて、マスク層５３を用いて、ＳｉＮ膜３を通してｎ型ドーパント（Ｓｉ＋）を半導体ウェハ２にイオン注入する。こうして、図２（Ａ）に示されるように、ｎ型低濃度領域２５ｓ及び２５ｄが形成される。中間領域２４ｓは、ソース領域２３ｓと低濃度領域２５ｓとの間に位置しており、中間領域２４ｄは、ドレイン領域２３ｄと低濃度領域２５ｄとの間に位置している。ｎ型低濃度領域２５ｓ及び２５ｄの深さは、中間領域２４ｓ及び２４ｄの深さより浅い。低濃度領域２５ｓ、２５ｄの濃度は、中間領域２４ｓ、２４ｄの濃度より小さい。
【００２９】
（反転ゲートパターンの形成工程）
続いて、図３（Ａ）に示されるように、マスク層５３およびＳｉＮ膜３上に、所定の材料を堆積することにより膜を形成する。本実施形態では、所定の材料としてＳｉＯ２を用い、ＳｉＯ２膜３１といった絶縁性シリコン化合物膜を形成する。ＳｉＯ２膜３１は、スパッタ法により形成され、その厚さは例えば０．３マイクロメートル程度である。堆積されたＳｉＯ２膜をＢＨＦ等の希フッ酸水溶液に浸すと、フッ酸によりＳｉＯ２膜３１のうちマスク層５３の側面に堆積した部分がエッチングされて、図３（Ｂ）に示す通り、マスク層５３の側面が露出する。この後、マスク層５３を有機溶剤で除去すると、図４（Ａ）に示す通り、マスク層５３上に堆積したＳｉＯ２膜３１ａが除去される。こうして、ゲート電極形成位置に開口を有する、すなわちゲート電極２９のパターンに対する反転パターンを有する反転ゲート層３２が形成される。
【００３０】
図４（Ｂ）は、反転ゲート層３２の平面図である。反転ゲート層３２は、図２（Ｂ）に示した露光マスク３０を用いて形成されたマスク層５３のパターンを反転したパターンを有する。反転ゲート層３２は互いに対向しながら略平行に延びる２つの辺３２ｃを有しており、これらの辺がゲート電極２９のパターンに対する反転パターンを構成している。
【００３１】
また、反転ゲート層３２は、露光マスク３０の角部３０ｅに対応する位置に角部３２ｅを有している。そして、反転ゲート層３２の角部３２ｅは、露光マスク３０の角部３０ｅを反転した形状、もしくは反転した形状の相似形状を有している（図２（Ｂ）参照）。
【００３２】
（活性化アニール工程）
続いて、図５（Ａ）に示されるように、熱３６を基板に与えて活性化アニールを行う。活性化アニールにより、イオン注入された不純物が半導体中において活性化される。
【００３３】
（ソース電極及びドレイン電極の形成工程）
続いて、図５（Ｂ）に示すように、ソース電極２７及びドレイン電極２８を形成する。まず、ＳｉＮ膜３および反転ゲート層３２上にレジストからなるマスク層を形成する。このマスク層は、ソース電極２７及びドレイン電極２８を形成する領域を露出する開口部を有する。次いで、このマスク層を用いて、反転ゲート層３２およびＳｉＮ膜３のうちマスク層の開口部に対応する部分をエッチングにより除去して、反転ゲート層３２ａ及びＳｉＮ膜３ａを形成する。続いて、マスク層及び半導体ウェハ２上に金属膜を形成する。その後、マスク層を除去すると、ソース電極２７及びドレイン電極２８が形成される。
【００３４】
（ゲート電極の形成工程）
続いて、図５（Ｃ）に示すように、ゲート電極２９を形成する。このとき、ゲート電極２９を、いわゆるリフトオフ法を用いて形成する。まず、ゲート電極２９が形成される領域に開口を有するマスク層を形成する。次いで、ＳｉＮ膜３ａのうち露出している部分をエッチングにより除去する。これにより、ゲート電極２９が形成される領域に半導体ウェハ２の活性層２２表面が露出することとなる。
【００３５】
続いて、Ａｕなどの金属を、マスク層上、反転ゲート層３２ａ上、及び活性層２２表面上に蒸着などの方法により付着させる。そして、マスク層を除去することにより、反転ゲート層３２ａ上及び活性層２２表面上に金属からなるゲート電極２９が形成されることとなる。
【００３６】
以上に説明した工程の結果、図５（Ｃ）に示される電界効果トランジスタ１が完成する。
【００３７】
以上、詳細に説明した本実施形態による電界効果トランジスタの製造方法が奏する効果について説明する。本発明者は、反転パターンの角部３２ｂが曲率を有するように反転ゲート層３２を形成すれば、反転ゲート層３２の反転パターンの縁部に余分なバリが殆ど生じないことを見出した。この現象について、本実施形態による電界効果トランジスタの製造方法の実施例を示しながら説明する。
【００３８】
図６（Ａ）は、上記した実施形態における反転ゲート層３２形成後を示す写真である。また、図６（Ｂ）は、従来の製造方法による反転ゲート層３３形成後を示す写真である。図６（Ａ）を参照すると、反転ゲート層３２の辺３２ｃの端部に角部３２ｅが形成されており、角部３２ｅは曲率半径ｒの曲部３２ｆを有している。なお、図６（Ａ）において、２つの辺３２ｃに挟まれた部分にゲート電極２９が形成される。
【００３９】
一方、図６（Ｂ）を参照すると、従来の製造方法では、反転ゲート層３３の辺３３ｃの端部に角部３３ｅが形成される。角部３３ｅは、鋭く形成されるか、あるいはプロセス精度に起因する非常に小さな丸みをもって形成される。
【００４０】
図６（Ｂ）に示した従来の方法による反転ゲート層３３を観察すると、反転ゲート層３３の反転パターンの縁部にバリＡが生じている。このバリＡは、マスク層５３の側面に堆積したＳｉＯ２膜３１を除去する工程（図３（Ｂ）参照）において、マスク層５３の側面に堆積したＳｉＯ２膜３１を充分に除去できなかったためにＳｉＯ２膜３１の一部が残留して生じたものである。これに対し、図６（Ａ）に示すとおり、角部３２ｅに曲部３２ｆが形成された本実施形態による反転ゲート層３２にはそのようなバリＡは生じていない。このように、反転ゲート層３２の角部３２ｅが曲率を有するように該反転ゲート層３２を形成すれば、反転ゲート層３２の反転パターンの縁部に余分なバリが殆ど生じないことを発明者は見出した。
【００４１】
上記した本実施形態による電界効果トランジスタの製造方法では、パターンの角部３０ｅが曲率を有する露光マスク３０を用いてマスク層５３（またはマスク層５２）を形成することにより、反転ゲート層３２が、反転パターンの角部３２ｅに曲率を有するように形成される。従って、本方法によれば、反転ゲート層３２における反転パターンの縁部に生じるバリを減少させることが可能となる。また、これにより、ゲート電極２９のゲート長及びゲート幅を精度良く形成することが容易にできる。このことは、短ゲート長化、短ゲート幅化された近年の高速ＦＥＴにおいて特に有効となる。
【００４２】
また、本実施形態による電界効果トランジスタの製造方法では、露光マスク３０の曲部３０ｆもしくは反転ゲート層３２の曲部３２ｆの曲率半径ｒが、０．３μｍより大きく０．８μｍより小さいことが好ましい。これは、曲率半径ｒが０．３μｍより大きいとバリを減少させる効果が顕著となるが、曲率半径ｒが０．８μｍ以上になると電界効果トランジスタ１全体の寸法に影響してしまうためである。従って、曲率半径ｒを上記した範囲に設定することによって、反転ゲート層３２における反転パターンの縁部に生じるバリを好適に減少させることができる。
【００４３】
また、本実施形態による電界効果トランジスタの製造方法では、所定の材料としてＳｉＯ２を用いている。これによって、絶縁性を有する反転ゲート層３２を好適に形成することができる。
【００４４】
（変形例）
上記した実施形態による電界効果トランジスタの製造方法の変形例を説明する。図７は、本変形例において用いられる露光マスク３７を示す平面図である。図７に示すように、露光マスク３７は、第１の部分３７ａ及び第２の部分３７ｂを有している。第１の部分３７ａは、所定方向に延びており幅Ｌを有している。また、第２の部分３７ｂは、第１の部分３７ａの両端に位置し、所定方向と交差する方向に延びている。
【００４５】
露光マスク３７の第１の部分３７ａは、所定方向に延びる２つの側面３７ｃを有している。側面３７ｃの端部は、角部３７ｅを介して第２の部分３７ｂの側面３７ｄと繋がっている。角部３７ｅは、寸法ｃの面取りがなされている。面取り寸法ｃは、例えば０．３μｍより大きく０．８μｍより小さい寸法とするとよい。また、角部３７ｅにおける面取り角度θは、例えば４５度など任意に設定するとよい。
【００４６】
図７に示した露光マスク３７を図２（Ｂ）に示した露光マスク３０に代えて用いることにより、露光マスク３７のパターンに応じた反転パターンを有する反転ゲート層が得られる。すなわち、本変形例における反転ゲート層は、互いに対向しながら略平行に延びる２辺を有し、露光マスク３７の角部３７ｅに対応する角部を有している。これらの角部はいずれも面取りされたような形状となる。
【００４７】
本変形例による電界効果トランジスタの製造方法では、パターンの角部が面取りされた露光マスク３７を用いている。本発明者は、反転ゲート層を、反転パターンの角部が面取りされたような形状に形成すれば、図２（Ｂ）に示したような曲率を有する形状の場合と同様に反転パターンの縁部にバリが殆ど生じないことを見出した。本変形例による電界効果トランジスタの製造方法では、パターンの角部が面取りされた露光マスク３７を用いてマスク層を形成することにより、反転パターンの角部が面取りされたような形状に反転ゲート層が形成される。従って、本方法によれば、反転ゲート層における反転パターンの縁部に生じるバリを減少させることが可能となる。
【００４８】
【発明の効果】
本発明による電界効果トランジスタの製造方法によれば、反転ゲート層における反転パターンの縁部に生じるバリを減少させることが可能となる。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明による電界効果トランジスタの製造方法の一実施形態を示す断面図である。
【図２】図２（Ａ）は、本発明による電界効果トランジスタの製造方法の一実施形態を示す断面図である。図２（Ｂ）は、図２（Ａ）に示すマスク層を形成する際に使用する露光マスクの平面図である。
【図３】図３（Ａ）及び図３（Ｂ）は、本発明による電界効果トランジスタの製造方法の一実施形態を示す断面図である。
【図４】図４（Ａ）は、本発明による電界効果トランジスタの製造方法の一実施形態を示す断面図である。図４（Ｂ）は、図４（Ａ）に示す反転ゲート層の平面図である。
【図５】図５（Ａ）〜図５（Ｃ）は、本発明による電界効果トランジスタの製造方法の一実施形態を示す断面図である。
【図６】図６（Ａ）は、本発明の実施形態における反転ゲート層形成後を示す写真である。図６（Ｂ）は、従来の製造方法による反転ゲート層形成後を示す写真である。
【図７】図７は、変形例において用いられる露光マスクを示す平面図である。
【符号の説明】
１…電界効果トランジスタ、２…半導体ウェハ、３、３ａ…ＳｉＮ膜、２２…活性層、２３ｓ…ソース領域、２３ｄ…ドレイン領域、２４ｓ、２４ｄ…中間領域、２５ｓ、２５ｄ…低濃度領域、２７…ソース電極、２８…ドレイン電極、２９…ゲート電極、３０、３７…露光マスク、３０ａ、３７ａ…第１の部分、３０ｂ、３７ｂ…第２の部分、３０ｃ、３７ｃ…側面、３０ｄ、３７ｄ…側面、３０ｅ、３７ｅ…角部、３０ｆ…曲部、３１、３１ａ…ＳｉＯ２膜、３２、３２ａ、３３…反転ゲート層、３２ａ、３３ａ…辺、３２ｂ、３３ｂ…角部、３２ｆ…曲部、３６…熱、５１〜５３…マスク層、５１ａ〜５３ａ…開口部、Ａ…バリ。
【図１】
2004363317.tif 000003
【図２】
2004363317.tif 000004
【図３】
2004363317.tif 000005
【図４】
2004363317.tif 000006
【図５】
2004363317.tif 000007
【図６】
2004363317.tif 000008
【図７】
2004363317.tif 000009