(57)【要約】【課題】ベークを行う処理室内に停留したガスを充分に掃気することができる半導体装置の製造方法を提供する。また、ベークを行う処理室内に停留したガスを充分に掃気することができる半導体製造装置を提供する。【解決手段】ヒータステージ１０１、シャッタ１０２および排気口１０３ａを有する上部カバー１０３を備える加熱装置１００において、半導体基板の加熱処理を終了して半導体基板を処理室１０５から搬出した後、シャッタ１０２および上部カバー１０３を動かすことにより、排気口１０３ａ以外は密閉された処理室１０５内の容積を、半導体基板を搬入した際の処理室１０５の容積より減少させて、半導体基板を加熱した際にレジスト膜から発生する気体８を排気口１０３ａから排出し、処理室１０５内の掃気を行う。【選択図】    図１３
2004363416.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）ヒータステージ上に設けられた上下動可能なシャッタおよび前記シャッタ上に設けられた上下動可能なカバーにより、容積を変化できる処理室であって排気口を備える前記処理室に、半導体基板を搬入する工程と、
（ｂ）前記半導体基板を前記ヒータステージ上に配置して加熱する工程と、
（ｃ）前記半導体基板を前記処理室から搬出する工程と、
（ｄ）前記（ｃ）工程後、前記シャッタおよび前記カバーを動かして、前記排気口以外は密閉された前記処理室の容積を前記（ａ）工程時の前記処理室の容積より減少させることにより、前記処理室内の気体を前記排気口から排出し、前記処理室内の掃気を行う工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
（ａ）ヒータステージ上に設けられた上下動可能なシャッタおよび前記シャッタ上に設けられた上下動可能なカバーにより、容積を変化できる処理室であって排気口を備える前記処理室に、半導体基板を搬入する工程と、
（ｂ）前記半導体基板を前記ヒータステージ上に配置して加熱する工程と、
（ｃ）前記半導体基板を前記処理室から搬出する工程と、
（ｄ）前記（ｃ）工程後、前記排気口以外は密閉された前記処理室の容積を、前記シャッタおよび前記カバーを動かすことにより到達できる最小の容積にして、前記処理室内の気体を前記排気口から排出し、前記処理室内の掃気を行う工程とを備えることを特徴とする半導体装置の製造方法。
【請求項３】
（ａ）ヒータステージ上に設けられた上下動可能なシャッタおよび前記シャッタ上に設けられた上下動可能なカバーにより、容積を変化できる処理室であって排気口を備える前記処理室に、レジスト膜を形成した半導体基板を搬入する工程と、
（ｂ）前記半導体基板を前記ヒータステージ上に配置して加熱する工程と、
（ｃ）前記半導体基板を前記処理室から搬出する工程と、
（ｄ）前記（ｃ）工程後、前記シャッタおよび前記カバーを動かして、前記排気口以外は密閉された前記処理室の容積を前記（ａ）工程時の前記処理室の容積より減少させることにより、前記半導体基板を加熱した際に前記レジスト膜より発生する気体を前記排気口から排出し、前記処理室内の掃気を行う工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
（ａ）半導体基板を加熱するヒータステージと、
（ｂ）前記ヒータステージ上に設けられた上下動可能なシャッタと、
（ｃ）前記シャッタ上に設けられた上下動可能なカバーと、
（ｄ）排気口とを有する処理室を備える半導体製造装置であって、
前記半導体製造装置は、前記半導体基板の加熱処理を終了して前記半導体基板を前記処理室から搬出した後、前記シャッタおよび前記カバーを動かすことにより、前記排気口以外は密閉された前記処理室内の容積を、前記半導体基板を搬入した際の前記処理室内の容積より減少させて前記処理室内の気体を前記排気口から排出し、前記処理室内の掃気を行うことを特徴とする半導体製造装置。
【請求項５】
（ａ）レジスト膜を形成した半導体基板を加熱するヒータステージと、
（ｂ）前記ヒータステージ上に設けられた上下動可能なシャッタと、
（ｃ）前記シャッタ上に設けられた上下動可能なカバーと、
（ｄ）排気口とを有する処理室を備える半導体製造装置であって、
前記半導体製造装置は、前記半導体基板の加熱処理を終了して前記半導体基板を前記処理室から搬出した後、前記シャッタおよび前記カバーを動かすことにより、前記排気口以外は密閉された前記処理室内の容積を、前記半導体基板を搬入した際の前記処理室内の容積より減少させて、前記半導体基板を加熱した際に前記レジスト膜から発生する気体を前記排気口から排出し、前記処理室内の掃気を行うことを特徴とする半導体製造装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術および半導体製造装置に関し、特に半導体基板への異物付着を抑制できる半導体装置の製造技術および半導体製造装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
ＩＣなどの製造工程においては、フォトリソグラフィ技術が頻繁に使用されるが、このフォトリソグラフィ技術とは、写真蝕刻技術のことであり簡単に述べると以下に示すような技術である。まず、半導体基板の表面に感光性のレジスト膜を塗布した後、半導体基板を加熱することによりレジスト膜に含まれる溶剤を除去する。そして、ＩＣの回路パターンが形成されたフォトマスクを通してレジスト膜に光を照射し、マスクパターンをレジスト膜に転写する。その後、現像することによりレジストパターンを形成する。このように一連の工程を経てレジストパターンを形成する技術がフォトリソグラフィ技術である。
【０００３】
ここで、上記したようにレジスト膜に含まれる溶剤を除去するため半導体基板を加熱処理する、いわゆるベークが行われる。このベークは、ヒータを備える処理室内に半導体基板を搬入することにより行われるが、ベーク後、処理室内には、レジスト膜から発生したガスが停留する。この停留したガスは、処理室の内壁などに触れることにより冷やされて、処理室の内壁に結晶粒が形成される。結晶粒は、処理室内での半導体基板の処理枚数が増加するに連れて増加し、ある一定量を超えると処理室の内壁から剥がれる。剥がれた結晶粒は、半導体基板上に付着し、半導体基板の不良を引き起こす。したがって、レジスト膜から発生したガスが処理室内に停留することを防止するため、半導体基板の処理中に処理室内の排気を行ったり、窒素ガスやエア等を使用してパージを行う技術がある（例えば、特許文献１、特許文献２参照）。
【０００４】
【特許文献１】
特開平２−１８７０１５号公報（第２頁〜第３頁、図２）
【０００５】
【特許文献２】
特開平２−１９６４１６号公報（第２頁〜第３頁、図２）
【０００６】
【発明が解決しようとする課題】
しかし、上記した従来技術における排気やパージでは処理室内に停留したガスを充分に換気することができず、処理室内にガスが残留する問題点がある。ここで、強制排気の排気速度を高めることも考えられるが、あまり排気速度を高めすぎると、半導体基板内の温度分布がばらついてしまう問題が生じる。したがって、排気速度を高めるにも限界があり、処理室内に停留したガスを充分に掃気することができない。
【０００７】
本発明の目的は、ベークを行う処理室内に停留したガスを充分に掃気することができる半導体装置の製造方法を提供することにある。
【０００８】
また、本発明の他の目的は、ベークを行う処理室内に停留したガスを充分に掃気することができる半導体製造装置を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１１】
本発明における半導体装置の製造方法は、（ａ）ヒータステージ上に設けられた上下動可能なシャッタおよび前記シャッタ上に設けられた上下動可能なカバーにより、容積を変化できる処理室であって排気口を備える前記処理室に、半導体基板を搬入する工程と、（ｂ）前記半導体基板を前記ヒータステージ上に配置して加熱する工程と、（ｃ）前記半導体基板を前記処理室から搬出する工程と、（ｄ）前記（ｃ）工程後、前記シャッタおよび前記カバーを動かして、前記排気口以外は密閉された前記処理室の容積を前記（ａ）工程時の前記処理室の容積より減少させることにより、前記処理室内の気体を前記排気口から排出し、前記処理室内の掃気を行う工程とを備えることを特徴とするものである。
【００１２】
また、本発明における半導体製造装置は、（ａ）半導体基板を加熱するヒータステージと、（ｂ）前記ヒータステージ上に設けられた上下動可能なシャッタと、（ｃ）前記シャッタ上に設けられた上下動可能なカバーと、（ｄ）排気口とを有する処理室を備える半導体製造装置であって、前記半導体製造装置は、前記半導体基板の加熱処理を終了して前記半導体基板を前記処理室から搬出した後、前記シャッタおよび前記カバーを動かすことにより、前記排気口以外は密閉された前記処理室内の容積を、前記半導体基板を搬入した際の前記処理室内の容積より減少させて前記処理室内の気体を前記排気口から排出し、前記処理室内の掃気を行うことを特徴とするものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
本実施の形態は、例えば半導体基板上に形成された反射防止膜（ＢＡＲＣ；Ｂｏｔｔｏｍ  Ａｎｔｉ  Ｒｅｆｒａｃｔｉｏｎ  Ｃｏａｔｉｎｇ）のベークを行う工程に本発明を適用したものである。
【００１５】
図１と図２を参照して半導体基板上に形成された反射防止膜のベークを行う加熱装置（半導体製造装置）の構成について説明する。
【００１６】
図１において、実施の形態における加熱装置１００は、ヒータステージ１０１、シャッタ１０２、上部カバー（カバー）１０３を有しており、少なくともヒータステージ１０１、シャッタ１０２、上部カバー１０３により、半導体基板１を処理する処理室（チャンバ）１０５が形成されている。
【００１７】
ヒータステージ１０１は、所定の位置に配置した半導体基板１を加熱できるように構成されている。このヒータステージ１０１は、配置した半導体基板１の温度を約２３０℃程度まで加熱することができるようになっている。また、ヒータステージ１０１内には半導体基板１を保持する保持ピンが格納されており、半導体基板１を処理室１０５に搬入する際や処理室１０５から搬出する際に保持ピンがヒータステージ１０１より突き出て、半導体基板１を保持ピンによって保持できるようになっている。つまり、例えばロボットアームなどにより処理室１０５に搬入された半導体基板１は、ヒータステージ１０１より突き出た保持ピンによって保持され、その後、保持ピンがヒータステージ１０１内に戻ることによって半導体基板１をヒータステージ１０１上に配置できるようになっている。逆に、半導体基板１を処理室１０５から搬出する際は、所定の位置に配置された半導体基板１をヒータステージ１０１から突き出た保持ピンによって保持し、その後保持ピンによって保持された半導体基板１をロボットアームなどによって処理室１０５の外部へ搬出することができるようになっている。
【００１８】
シャッタ１０２は、ヒータステージ１０１の上部に配置され、上下動可能なように構成されており、本実施の形態における加熱装置１００ではヒータステージ１０１上に一対のシャッタ１０２が形成されている。シャッタ１０２の構成としては、例えば平板状の部材の側面に蛇腹構造を取り付け、蛇腹構造によってシャッタ１０２を下方向に動かすと、平板状の部材の一部がヒータステージ１０１の内部へ移動するような構造のものが考えられる。
【００１９】
なお、本実施の形態の加熱装置１００に設けるシャッタ１０２は、ヒータステージ１０１上に、一つもしくは２つ以上の複数個設けてもよい。
【００２０】
上部カバー１０３は、シャッタ１０２上に設けられており、上下動が可能なように構成されている。この上部カバー１０３には、処理室１０５内の気体を排気するための排気口１０３ａが設けられている。
【００２１】
ここで、本実施の形態の加熱装置１００において、シャッタ１０２と上部カバー１０３を上下動可能とすることにより以下に示す動作が可能となる。すなわち、シャッタ１０２および上部カバー１０３を一緒に下方向に動かすことにより、図２に示すように、処理室１０５内の容積を動かす前に比べて減少させることができる。このように処理室１０５内の容積を減少させることにより、処理室１０５内の気体を積極的に排気口１０３ａを介して外部へ排気させることができる。したがって、本実施の形態の加熱装置によれば、処理室１０５内の掃気を積極的に行うことができる。
【００２２】
つまり、本実施の形態における加熱装置１００の構成によれば、排気口１０３ａ以外は密閉された処理室１０５の容積を減少させることにより、処理室１０５内の気体を排気口１０３ａより積極的に排気することができる。
【００２３】
なお、本実施の形態における加熱装置１００では、上部カバー１０３に排気口１０３ａを設けたがこれに限らず、処理室１０５内のいずれかの場所に排気口１０３ａを設けてもよい。
【００２４】
本実施の形態における加熱装置１００は、上記のように構成されており、以下にこの加熱装置１００を使用した半導体装置の製造方法について図面を参照しながら説明する。
【００２５】
まず、図３に示すように例えば単結晶シリコンにｐ型不純物を導入した半導体基板１を用意する。ｐ型不純物としては、例えばボロンやフッ化ボロンなどがある。次に、この半導体基板１の主面に素子分離領域２を形成する。素子分離領域２は、各素子が互いに干渉などの悪影響を及ぼしあわないように電気的に分離するために設けられる。素子分離領域２は、例えばＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄｉｚａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）法やＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法によって形成することができる。図３では、半導体基板１の主面に浅い溝を掘り、この溝に例えば酸化シリコン膜を埋め込むＳＴＩ法によって形成された素子分離領域２を示している。ＳＴＩ法によれば、ＬＯＣＯＳ法に比べて分離幅を狭くできるとともに素子分離領域２の深さを深くできるので、素子の高集積化を図ることができる。
【００２６】
次に、素子分離領域２で分離された半導体基板１の活性領域にｐ型ウェル３およびｎ型ウェル４を形成する。ｐ型ウェル３は、例えばフォトリソグラフィ技術およびイオン注入法を使用して、半導体基板１の活性領域にｐ型不純物であるボロンやフッ化ボロンなどを導入することによって形成される。なお、導入したボロンやフッ化ボロンを活性化するため、導入後には熱処理が行われる。同様に、ｎ型ウェル４は、ｎ型不純物であるリンや砒素を半導体基板１の活性領域に導入することによって形成される。
【００２７】
続いて、図４に示すように半導体基板１の主面上にゲート絶縁膜５を形成する。ゲート絶縁膜５は、例えば酸化シリコン膜よりなり、例えば熱酸化法によって形成することができる。従来、ゲート絶縁膜５としては、絶縁耐性が高い、リーク電流が少ない、シリコン−酸化シリコン界面の電気的・物性的安定性などが優れているとの観点から、酸化シリコン膜が使用されている。
【００２８】
しかし、素子の微細化に伴い、ゲート絶縁膜５の膜厚の薄膜化が要求されるようになってきている。このように薄いゲート酸化膜を使用すると、ＭＯＳ素子のチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。そこで、酸化シリコンより誘電率の高い材料を使用して物理的膜厚を増加させることができるＨｉｇｈ−ｋ膜が使用されるようになってきている。したがって、ゲート絶縁膜５として、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、窒化シリコンなどの膜から形成してもよい。
【００２９】
続いて、ゲート絶縁膜５上に導体膜であるポリシリコン膜６を形成する。ポリシリコン膜６は、例えばシランガスを窒素ガス中で熱分解させてポリシリコン膜６を堆積させるＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を使用することができる。なお、後述するゲート電極の低抵抗化のため、ポリシリコン膜６の堆積時にはリンなどの導電型不純物が添加される。また、導電型不純物は、ポリシリコン膜６の形成後に添加するようにしてもよい。また、ポリシリコン膜６を形成後、イオン注入法を使用して、ｎ型ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのゲート電極形成領域にｎ型不純物を導入し、ｐ型ＭＩＳトランジスタのゲート電極形成領域にｐ型不純物を導入して、いわゆるデュアルゲートを形成してもよい。デュアルゲートを形成することによって、ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタの両方でしきい値電圧を低くすることができる。
【００３０】
次に、図５に示すようにポリシリコン膜６上に、反射防止膜７を形成する。この反射防止膜７は、露光などを行う際に生じる反射光の影響を抑えるために形成されるものであり、例えば樹脂と有機溶剤などを成分としている。反射防止膜７は、例えばスピン塗布法などによって形成される。
【００３１】
続いて、反射防止膜７内の有機溶剤を除去するため、反射防止膜７を形成した半導体基板１のベークを行う。以下に、ベークを行う処理を詳細に説明する。
【００３２】
半導体基板１のベークは、図１、図２で説明したようにヒータステージ１０１、シャッタ１０２、排気口１０３ａを有する上部カバー１０３を備える加熱装置１００において行われる。この加熱装置１００においては、少なくともヒータステージ１０１、シャッタ１０２および上部カバー１０３によって囲まれた処理室（チャンバ）１０５があり、この処理室１０５は、シャッタ１０２を閉めることにより、排気口１０３ａ以外は密閉されるように構成されている。
【００３３】
まず、加熱装置１００は、半導体基板１を処理室１０５内に搬入するため、図６に示すように、シャッタ１０２を下方向に動かして処理室１０５に開口部を形成する。続いて、図７に示すように、例えばロボットアームにより反射防止膜７を形成した半導体基板１を、加熱装置１００の処理室１０５内に搬入し、搬入した半導体基板１をヒータステージ１０１から突き出た保持ピン１０４によって保持する。ここで、反射防止膜７を形成した面が上に来るように半導体基板１は、保持される。
【００３４】
次に、図８に示すようにシャッタ１０２を上方向に動かすことにより、処理室１０５の開口部を閉じ、処理室１０５を排気口１０３ａ以外は密閉された状態にする。そして、保持ピン１０４を下方向に動かし、ヒータステージ１０１内に格納することによって、図９に示すように反射防止膜７を形成した半導体基板１を、加熱が行えるヒータステージ１０１の所定の位置に配置する。
【００３５】
次に、シャッタ１０２および上部カバー１０３を下方向に一緒に動かすことにより処理室１０５内の容積を減少させる。このように処理室１０５内の容積を半導体基板１の搬入時の容積より減少させることにより、半導体基板１と排気口１０３ａとを接近させることができるため、この後の加熱処理によって発生する気体を排気口１０３ａから効率良く排気することができる。
【００３６】
続いて、ヒータステージ１０１により、反射防止膜７を形成した半導体基板１を加熱する。ここで、半導体基板１の加熱温度は、例えば２３０℃である。このように半導体基板１を加熱することによって、反射防止膜７の一成分である有機溶剤などが気化して気体８が発生する。気化した有機溶剤などを含む気体８の一部は、排気口１０３ａから外部へ排出されるが、一部は排気されずに処理室１０５の上部カバー１０３近傍に停留する。
【００３７】
次に、ヒータステージ１０１による半導体基板１の加熱処理が終了すると、図１０に示すようにシャッタ１０２および上部カバー１０３を上方向へ動かす。そして、ヒータステージ１０１の所定の位置に配置されていた半導体基板１を、ヒータステージ１０１より突き出る保持ピン１０４によって保持する。
【００３８】
その後、図１１に示すように、シャッタ１０２を下方向に動かして処理室１０５内に開口部を形成する。このとき開口部は、処理室１０５の側面に形成されるため、上部カバー１０３付近に停留した有機溶剤などを含む気体８は、外部へはあまり排出されない。そして、上記した開口部より、例えばロボットアームなどを使用して半導体基板１を処理室１０５の外部へ搬出する。
【００３９】
続いて、図１２に示すように、シャッタ１０２を上方向に動かして開口部を閉じる。ここで、処理室１０５内において、排気口１０３ａ以外の場所は密閉されている。そして、この状態でシャッタ１０２および上部カバー１０３を下方向に一緒に動かすことにより、処理室１０５の容積を減少させる。このとき、図１３に示すように処理室１０５内において、排気口１０３ａ以外の場所は密閉されており、処理室１０５内の気体８は圧縮されるが、排気口１０３ａが開いているため、有機溶剤を含む気体８は圧縮された勢いで排気口１０３ａより排出される。
【００４０】
このように、シャッタ１０２と上部カバー１０３とを下方向に一緒に動かすことにより、処理室１０５内の容積を圧縮させ、圧縮した勢いで有機溶剤を含む気体８を排気口１０３ａより排出することができる。つまり、処理室１０５内の容積を積極的に減少させることにより、上部カバー１０３付近に停留していた有機溶剤を含む気体８を排出することができ、処理室１０５内の掃気を行うことができる。
【００４１】
したがって、処理室１０５内に有機溶剤を含む気体８を残留させずに済むため、次に処理する半導体基板１に悪影響を与えないで済む。つまり、残留した気体８によって処理室１０５の内壁に生ずる結晶粒（昇華物）の発生を抑制することができるため、これ以降に処理する半導体基板１への結晶粒の落下に起因する異物の付着を抑制することができる。
【００４２】
なお、上記したように本実施の形態における加熱装置１００では、シャッタ１０２および上部カバー１０３を下方向に一緒に動かすことで、排気口１０３ａ以外は密閉された処理室１０５内の容積を減少させて内部の気体８を圧縮させ、圧縮した勢いで有機溶剤を含む気体８を排気口１０３ａより排出させている。このため、処理室１０５内の容積を小さくすればするほど、処理室１０５内の掃気効率を向上させることができる。すなわち、処理室１０５の容積をシャッタ１０２および上部カバー１０３を動かすことにより到達できる最小の容積にすることにより掃気効率向上を図ることができる。
【００４３】
また、結晶粒の発生原因である有機溶剤を含む気体８を処理室１０５内に残留させずに済むため、結晶粒による上部カバー１０３の汚染を抑制することができる。
【００４４】
一方、ベークが行われて搬出された半導体基板１の反射防止膜７上には、図１４に示すようにレジスト膜９が形成される。このレジスト膜９は、例えば感光剤、樹脂および有機溶剤などの成分を含み、スピン塗布法などを使用して反射防止膜７上に塗布される。そして、レジスト膜９を形成した半導体基板１は、上述したようなベークが行われる。このベークにおいて、半導体基板１は、約１１０℃程度に加熱され、レジスト膜９内に含まれる有機溶剤の除去が行われる。
【００４５】
次に、ベークが行われた半導体基板１に対して、例えばステッパーなどの露光装置を使用してマスクパターンの転写が行われる。続いて、再びベークを行った後、現像機を使用して半導体基板１上に形成されたレジスト膜９の現像を行い、レジスト膜９のパターニングを行う。パターニングは、図１５に示すように、ゲート電極を形成する領域にレジスト膜９が残るようにする。続いて、再びベークを行った後、パターニングしたレジスト膜９をマスクにしてエッチングを行う。その後、残存するレジスト膜９および反射防止膜７を除去することにより、図１６に示すようなゲート電極１０ａ、１０ｂを形成する。
【００４６】
そして、図１７に示すようにｐ型ＭＩＳトランジスタ形成領域をレジスト膜で覆った後、ゲート電極１０ａをマスクにしたイオン注入法により、半導体領域である低濃度ｎ型不純物拡散領域１１、１２を形成する。低濃度ｎ型不純物拡散領域１１、１２には、例えばリンや砒素などが導入されている。同様に、ｎ型ＭＩＳトランジスタ形成領域をレジスト膜で覆った後、ゲート電極１０ｂをマスクにしたイオン注入により、半導体領域である低濃度ｐ型不純物拡散領域１３、１４を形成する。低濃度ｐ型不純物拡散領域１３、１４には、例えばボロンやフッ化ボロンなどが導入されている。
【００４７】
続いて、ゲート電極１０ａ、１０ｂを形成した半導体基板１上に絶縁膜を形成する。絶縁膜としては、例えば酸化シリコン膜が考えられ、例えばＣＶＤ法を使用して形成することができる。そして、形成した絶縁膜を異方性エッチングすることにより、ゲート電極１０ａ、１０ｂの側壁にサイドウォール１５を形成する。
【００４８】
次に、フォトリソグラフィ技術およびイオン注入法を使用して、半導体領域である高濃度ｎ型不純物拡散領域１６、１７を形成する。この高濃度ｎ型不純物拡散領域１６、１７には、リンや砒素などのｎ型不純物が、上述した低濃度ｎ型不純物拡散領域１１、１２よりも高濃度に導入されている。同様に、フォトリソグラフィ技術およびイオン注入法を使用して、半導体領域である高濃度ｐ型不純物拡散領域１８、１９を形成する。この高濃度ｎ型不純物拡散領域１８、１９には、ボロンやフッ化ボロンなどのｐ型不純物が、上述した低濃度ｐ型不純物拡散領域１３、１４よりも高濃度に導入されている。
【００４９】
続いて、半導体基板上にコバルト膜を形成する。このコバルト膜は、例えばスパッタリング法やＣＶＤ法を使用して形成される。そして、次に半導体基板に対して熱処理を施すことにより、ゲート電極１０ａ、１０ｂ、高濃度ｎ型不純物拡散領域１６、１７および高濃度ｐ型不純物拡散領域１８、１９にコバルトシリサイド膜２０を形成する。このコバルトシリサイド膜２０は、ゲート電極１０ａ、１０ｂなどの低抵抗化のために形成される。なお、シリサイド膜は、コバルトシリサイド膜２０に限定されず、例えばチタンシリサイド膜やニッケルシリサイド膜で構成してもよい。
次に、未反応のコバルト膜を除去した後、図１８に示すように半導体基板１の素子形成面（主面）上に酸化シリコン膜２１を形成する。そして、その表面を例えばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を使用して研磨する。
【００５０】
続いて、フォトリソグラフィ技術およびエッチング技術を使用して酸化シリコン膜２１に接続孔（コンタクトホール）２２を形成する。この接続孔２２は、酸化シリコン膜２１を貫通し、底面に高濃度ｎ型不純物拡散領域１６、１７および高濃度ｐ型不純物拡散領域１８、１９が露出している。
【００５１】
次に、半導体基板１の主面の全面にチタン／窒化チタン膜２３ａを形成する。チタン／窒化チタン膜２３ａは、例えばスパッタリング法を使用して形成することができ、接続孔２２の側面および底面にも形成される。このチタン／窒化チタン膜２３ａは、後に埋め込むタングステンが、シリコン中へ拡散することを抑制するバリア機能を有する。
【００５２】
そして、次にタングステン膜２３ｂを接続孔２２へ埋め込むように形成する。タングステン膜２３ｂは、例えばＣＶＤ法を使用して形成することができる。続いて、半導体基板１上に形成された不要なチタン／窒化チタン膜２３ａ、タングステン膜２３ｂを例えばＣＭＰ法を使用して除去し、接続孔２２にだけチタン／窒化チタン膜２３ａ、タングステン膜２３ｂを残すことによりプラグ２３を形成する。
【００５３】
続いて、例えばスパッタリング法を使用して、チタン／窒化チタン膜２４ａ、アルミニウム膜２４ｂ、チタン／窒化チタン膜２４ｃを順次形成した後、フォトリソグラフィ技術およびエッチング技術を使用して配線２４を形成する。なお、第１層より上層の配線の形成については省略する。
【００５４】
このようにして、本実施の形態の加熱装置１００を使用した半導体装置の製造方法を提供することができる。
【００５５】
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５６】
前記実施の形態では、ゲート電極を加工する工程におけるベークに本実施の形態の加熱装置を使用する例を示したが、これに限らず、本実施の形態の加熱装置は、レジスト膜を使用したフォトリソグラフィ工程に幅広く適用することができる。例えば、フォトリソグラフィ技術を使用して一部の領域にイオンを導入する工程や、フォトリソグラフィ技術を使用して配線のパターニングをする工程などに前記実施の形態で述べた加熱装置を使用することができる。
【００５７】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００５８】
ベークを行う処理室内に停留したガスを充分に掃気することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態である半導体製造装置を示した断面図である。
【図２】実施の形態である半導体製造装置を示した断面図である。
【図３】本発明の実施の形態である半導体装置の製造工程を示した断面図である。
【図４】図３に続く半導体装置の製造工程を示した断面図である。
【図５】図４に続く半導体装置の製造工程を示した断面図である。
【図６】実施の形態である半導体製造装置の一状態を示した断面図である。
【図７】図６に続く半導体製造装置の状態を示した断面図である。
【図８】図７に続く半導体製造装置の状態を示した断面図である。
【図９】図８に続く半導体製造装置の状態を示した断面図である。
【図１０】図９に続く半導体製造装置の状態を示した断面図である。
【図１１】図１０に続く半導体製造装置の状態を示した断面図である。
【図１２】図１１に続く半導体製造装置の状態を示した断面図である。
【図１３】図１２に続く半導体製造装置の状態を示した断面図である。
【図１４】図５に続く半導体装置の製造工程を示した断面図である。
【図１５】図１４に続く半導体装置の製造工程を示した断面図である。
【図１６】図１５に続く半導体装置の製造工程を示した断面図である。
【図１７】図１６に続く半導体装置の製造工程を示した断面図である。
【図１８】図１７に続く半導体装置の製造工程を示した断面図である。
【符号の説明】
１  半導体基板
２  素子分離領域
３  ｐ型ウェル
４  ｎ型ウェル
５  ゲート絶縁膜
６  ポリシリコン膜
７  反射防止膜
８  気体
９  レジスト膜
１０ａ  ゲート電極
１０ｂ  ゲート電極
１１  低濃度ｎ型不純物拡散領域
１２  低濃度ｎ型不純物拡散領域
１３  低濃度ｐ型不純物拡散領域
１４  低濃度ｐ型不純物拡散領域
１５  サイドウォール
１６  高濃度ｎ型不純物拡散領域
１７  高濃度ｎ型不純物拡散領域
１８  高濃度ｐ型不純物拡散領域
１９  高濃度ｐ型不純物拡散領域
２０  コバルトシリサイド膜
２１  酸化シリコン膜
２２  接続孔
２３  プラグ
２３ａ  チタン／窒化チタン膜
２３ｂ  タングステン膜
２４  配線
２４ａ  チタン／窒化チタン膜
２４ｂ  アルミニウム膜
２４ｃ  チタン／窒化チタン膜
１００  加熱装置
１０１  ヒータステージ
１０２  シャッタ
１０３  上部カバー
１０３ａ  排気口
１０４  保持ピン
１０５  処理室
【図１】
2004363416.tif 000003
【図２】
2004363416.tif 000004
【図３】
2004363416.tif 000005
【図４】
2004363416.tif 000006
【図５】
2004363416.tif 000007
【図６】
2004363416.tif 000008
【図７】
2004363416.tif 000009
【図８】
2004363416.tif 000010
【図９】
2004363416.tif 000011
【図１０】
2004363416.tif 000012
【図１１】
2004363416.tif 000013
【図１２】
2004363416.tif 000014
【図１３】
2004363416.tif 000015
【図１４】
2004363416.tif 000016
【図１５】
2004363416.tif 000017
【図１６】
2004363416.tif 000018
【図１７】
2004363416.tif 000019
【図１８】
2004363416.tif 000020