(57)【要約】【課題】電源停止時に出力端子に外部からの電圧がかかっても、同期整流用半導体スイッチ素子のオフ状態を維持し、回路に大電流が流れることがないスイッチング電源用同期整流回路を提供する。【解決手段】主スイッチ素子４を駆動する制御回路２と、主スイッチ素子４に同期して電流を流す同期整流用半導体スイッチ素子５，６とを有し、同期整流用半導体スイッチ素子５，６を駆動する補助半導体スイッチ素子１５，１６と、制御回路２の動作に連動し出力電圧と分離された直流電圧源２０とを備える。補助半導体スイッチ素子１５，１６の制御端子を直流電圧源２０に接続し、主スイッチ素子４のスイッチング停止により直流電圧源２０の電圧を低下させる。これにより、補助半導体スイッチ素子１５，１６がオフし、電源の出力端子１０に外部から電圧が印加されても同期整流用半導体スイッチ素子５，６はオンすることはない。【選択図】　　　　図１
2004140960.tif 000002
【特許請求の範囲】
【請求項１】
主スイッチ素子を駆動する制御回路と、上記主スイッチ素子のオン・オフに同期して電流を流す同期整流用半導体スイッチ素子とを備えたスイッチング電源用同期整流回路において、上記同期整流用半導体スイッチ素子を駆動する補助半導体スイッチ素子と、上記制御回路の動作に連動し出力電圧と分離された直流電圧源とを設け、上記補助半導体スイッチ素子の制御端子を上記直流電圧源に接続し、上記主スイッチ素子のスイッチング停止により上記直流電圧源の電圧を低下させ、上記主スイッチ素子のスイッチング停止後は上記補助半導体スイッチ素子をオフにして、上記同期整流用半導体スイッチ素子をオフ状態に維持することを特徴とするスイッチング電源用同期整流回路。
【請求項２】
上記直流電圧源は、上記制御回路の出力に基づいて一次巻線が駆動されるドライブトランスの二次巻線電圧を整流平滑したものであることを特徴とする請求項１記載のスイッチング電源用同期整流回路。
【請求項３】
上記同期整流用半導体スイッチ素子は、整流用半導体スイッチ素子と転流用半導体スイッチ素子であり、これらの整流用半導体スイッチ素子と転流用半導体スイッチ素子の各制御端子に、各々上記補助半導体スイッチ素子が接続されていることを特徴とする請求項１または２記載のスイッチング電源用同期整流回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、直流入力電圧を所望の電圧に変換し、電子機器に供給する同期整流方式のスイッチング電源に用いられる同期整流回路に関する。
【０００２】
【従来の技術】
【特許文献１】特開２０００−２１７３４９号公報
従来の同期整流方式の整流回路を備えたフォワードコンバータの基本的な回路構成は、図３に示すように、主トランス３の一次巻線３ａ側に直流入力電源１とＦＥＴ等の主スイッチ素子４より成る直列回路が接続されている。主スイッチ素子４のドレインに一次巻線３ａのドットのない側の端子が接続され、ソースが直流入力電源１のマイナス側に接続されている。また、主スイッチ素子４のゲートには、主スイッチ素子４を所定の周期でオン・オフさせる制御回路２の出力端子が接続されている。
【０００３】
主トランス３の二次巻線３ｂ側には、整流用半導体スイッチ素子５、転流用半導体スイッチ素子６より成る同期整流回路を備え、整流用半導体スイッチ素子５のドレインが二次巻線３ｂのドットのない側の端子に接続され、ソースが転流用半導体スイッチ素子６のソースに接続されている。転流用半導体スイッチ素子６のドレインは、二次巻線３ｂのドットを付した側の端子に接続されている。
【０００４】
整流用半導体スイッチ素子５のゲートは、二次巻線３ｂのドットのある側の端子が接続され、転流用半導体スイッチ素子６のゲートは、二次巻線３ｂのドットのない側の端子が接続されている。そして、転流用半導体スイッチ素子６のドレイン−ソース間に、チョークコイル７と出力コンデンサ８から成る出力平滑回路が接続されている。出力コンデンサ８の両端には、出力端子１０を介して外部の負荷９が接続されている。
【０００５】
この従来の同期整流回路は、図４に示すように、主スイッチ素子４がオンすると、主トランス３の二次巻線３ｂには、そのドットのある側がプラスの極性で電圧が発生し、整流用半導体スイッチ素子５のゲートに電圧が印加され、整流用半導体スイッチ素子５がオンになる。このとき転流用半導体スイッチ素子６はオフしている。
【０００６】
次に、制御回路２の出力信号がハイ（以下Ｈと称す）からロウ（以下Ｌと称す）に変化すると、主スイッチ素子４はオフして主トランス３の二次巻線３ｂには、ドットのある側がマイナスになる極性で逆起電圧が生じ、整流用半導体スイッチ素子５のゲート電圧が低下して整流用半導体スイッチ素子５がオフする。これとともに、転流用半導体スイッチ素子６のゲートに上記逆起電圧が印加され、転流用半導体スイッチ素子６がオンになる。この後、二次巻線３ｂのドットのない側の端子の電圧とともに、転流用半導体スイッチ素子６のゲート電圧が低下する。そして、制御回路２の出力信号がＨになると、主スイッチ素子４がオンする。以上の動作を繰り返して整流動作を行い、チョークコイル７と出力コンデンサ８から成る出力平滑回路を経て出力が成される。
【０００７】
この従来技術による同期整流回路は、同期整流用半導体スイッチ素子５，６のゲートが主トランス３の二次巻線３ｂおよびチョークコイル７を介して出力端子に接続されているため、このスイッチング電源が動作を停止している状態で、このスイッチング電源の出力端子１０に対して外部から何らかの電圧が印加された場合、整流用半導体スイッチ素子５や転流用半導体スイッチ素子６がオン状態となり、同期整流回路に過大な電流が流れ、回路が破壊されるおそれがあった。
【０００８】
この対策として、図５に示すように、同期整流用半導体スイッチ素子である整流用半導体スイッチ素子５や転流用半導体スイッチ素子６のゲートに、ツェナーダイオード１９，２０を挿入する同期整流回路が知られている。この同期整流回路は、二次巻線３ｂのドットを付した端子にツェナーダイオード１１のカソードが接続され、アノードが整流用半導体スイッチ素子５のゲートに接続されている。また、整流用半導体スイッチ素子５のゲート−ソース間には、並列に抵抗１３が接続されている。二次巻線３ｂのドットのない側の端子には、ツェナーダイオード１２のカソードが接続され、アノードが転流用半導体スイッチ素子６のゲートに接続されている。また、転流用半導体スイッチ素子６のゲート−ソース間には、並列に抵抗１４が接続されている。これにより、外部から電源出力端子へ印加される電圧がツェナーダイオードのツェナー電圧以下であれば、整流用半導体スイッチ素子５や転流用半導体スイッチ素子６がオン状態になることはない。
【０００９】
【発明が解決しようとする課題】
しかしながら、図５に示す同期整流回路の場合、ツェナーダイオード１１，１２で生じる電圧降下を補うために、主トランス３の二次巻線３ｂの電圧を高めに設定せざるを得ず、主スイッチ素子４や主トランス３に流れる電流の実効値やピーク値が大きくなって損失が増加し、スイッチング電源の変換効率が低下するという問題があった。
【００１０】
一方、特許文献１に開示された同期整流回路は、同期整流用半導体スイッチ素子である整流用半導体スイッチ素子や転流用半導体スイッチ素子に、各々ゲートクランプＦＥＴを設けた回路を開示している。しかし、この場合ゲートクランプＦＥＴは、出力端子に接続されているため、上述の従来技術である図３に示す同期整流回路の問題点が、そのままこのゲートクランプＦＥＴに当てはまり、整流用ＦＥＴがオン状態となり、同期整流回路に過大電流が流れ、回路が破壊されるおそれがある。
【００１１】
この発明は、上記の従来の技術の問題点に鑑みてなされたもので、電源停止時に出力端子に外部からの電圧がかかっても、同期整流用半導体スイッチ素子のオフ状態を維持し、回路に大電流が流れることがないスイッチング電源用同期整流回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明は、主スイッチ素子を駆動する制御回路と、上記主スイッチ素子のオン・オフに同期して電流を流す同期整流用半導体スイッチ素子とを備えたスイッチング電源用同期整流回路であって、上記同期整流用半導体スイッチ素子を駆動する補助半導体スイッチ素子と、上記制御回路の動作に連動し出力電圧と分離された直流電圧源とを設け、上記補助半導体スイッチ素子の制御端子を上記直流電圧源に接続したスイッチング電源用同期整流回路である。そして、上記主スイッチ素子のスイッチング停止により、上記直流電圧源の電圧を低下させ、上記主スイッチ素子のスイッチング停止後は上記補助半導体スイッチ素子をオフにして、上記同期整流用半導体スイッチ素子をオンさせないようにしたものである。
【００１３】
上記直流電圧源は、上記制御回路の出力に基づいて一次巻線が駆動されるドライブトランスの二次巻線電圧を整流平滑したものである。
【００１４】
上記同期整流用半導体スイッチ素子は、整流用半導体スイッチ素子と転流用半導体スイッチ素子であり、これらの整流用半導体スイッチ素子と転流用半導体スイッチ素子の各制御端子に、各々上記補助半導体スイッチ素子が接続されている。
【００１５】
【発明の実施の形態】
以下、この発明の実施の形態について図面に基づいて説明する。図１は、この発明の一実施形態のスイッチング電源用同期整流回路を示す。ここで、図５の回路と同様の構成は同一の符号を付して説明する。この実施形態は同期整流方式の整流回路を備えたフォワードコンバータについてのものであり、主トランス３の一次巻線３ａ側には、直流入力電源１とＭＯＳ―ＦＥＴの主スイッチ素子４より成る直列回路が接続されている。主スイッチ素子４のドレインに一次巻線３ａのドットのない側の端子が接続され、ソースが直流入力電源１のマイナス側に接続されている。また、主スイッチ素子４の制御端子であるゲートには、主スイッチ素子４を所定の周期でオン・オフさせる制御信号を出力する制御回路２の出力端子２ａが接続されている。
【００１６】
主トランス３の二次巻線３ｂ側には、ＭＯＳ−ＦＥＴの整流用半導体スイッチ素子５と、ＭＯＳ−ＦＥＴの転流用半導体スイッチ素子６より成る同期整流回路を備え、整流用半導体スイッチ素子５のドレインが二次巻線３ｂのドットのない側の端子に接続され、ソースが転流用半導体スイッチ素子６のソースに接続されている。転流用半導体スイッチ素子６のドレインは、主トランス３の二次巻線３ｂのドットを付した側の端子に接続されている。
【００１７】
転流用半導体スイッチ素子６のドレイン−ソース間に、チョークコイル７と出力コンデンサ８から成る出力平滑回路が接続されている。出力コンデンサ８の両端は出力端子１０に接続され、出力端子１０に外部の負荷９が接続されている。
【００１８】
整流用半導体スイッチ素子５の制御端子であるゲートには、整流用半導体スイッチ素子５を駆動するＭＯＳ−ＦＥＴの補助半導体スイッチ素子１５が接続されている。補助半導体スイッチ素子１５は、ドレインが主トランス３の二次巻線３ｂのドットを付した側に接続され、ソースが整流用半導体スイッチ素子５のゲートに接続されている。そして、補助半導体スイッチ素子１５のゲートは、後述する直流電圧源２０の高電位側に接続されている。整流用半導体スイッチ素子５のゲートとソース間には、並列に抵抗１３が接続されている。
【００１９】
転流用半導体スイッチ素子６の制御端子であるゲートには、転流用半導体スイッチ素子６を駆動するＭＯＳ−ＦＥＴの補助半導体スイッチ素子１６が接続されている。補助半導体スイッチ素子１６は、ドレインが主トランス３の二次巻線３ｂのドットの無い側に接続され、ソースが転流用半導体スイッチ素子６のゲートに接続されている。そして、補助半導体スイッチ素子１６のゲートは、後述する直流電圧源２０の高電位側に接続されている。転流用半導体スイッチ素子６のゲートとソース間には、並列に抵抗１４が接続されている。
【００２０】
制御回路２の出力端子２ａには、ドライブトランス２１の一次巻線２１ａがコンデンサ１８を介して接続され、この一次巻線２１ａのドットのない側が直流入力電源１のマイナス側の端子に接続されている。ドライブトランス２１の二次巻線２１ｂは、ドットのある側がダイオード２２のアノードに接続され、ダイオード２２のカソードがコンデンサ２３と抵抗１９の一端部に接続され、コンデンサ２３と抵抗１９の他端部が二次巻線２１ｂのドットのない側に接続されている。このドライブトランス２１、ダイオード２２、及びコンデンサ２３が直流電圧源２０を構成する。そして、ダイオード２２のカソードとコンデンサ２３間の端子が補助半導体スイッチ素子１５，１６のゲートに接続されている。
【００２１】
この実施形態のスイッチング電源用同期整流回路の動作は、先ずスイッチング電源の動作中は、ドライブトランス２１の二次巻線２１ｂに電圧が発生し、図２に示すように、ダイオード２２とコンデンサ２３による整流平滑回路により直流電圧源２０には略一定の電圧が発生している。
【００２２】
この状態で、制御回路２の出力端子２ａからの制御信号がＬからＨに変化し、主スイッチ素子４がオンすると、図２に示すように、主トランス３の二次巻線３ｂのドットを付した側がプラスの極性で電圧が発生し、補助半導体スイッチ素子１５を介して整流用半導体スイッチ素子５のゲートにその電圧が印加され、整流用半導体スイッチ素子５がオンする。このとき転流用半導体スイッチ素子６はオフしている。この後、制御回路２の出力信号がＨからＬに変化すると、主スイッチ素子４がオフし、主トランス３の二次巻線３ｂのドットを付した側が、マイナスになる極性で逆起電圧が生じる。これにより、転流用半導体スイッチ素子６のゲートに、補助半導体スイッチ素子１６を介して電圧が印加され、転流用半導体スイッチ素子６がオンするとともに、整流用半導体スイッチ素子５のゲート電圧は低下して整流用半導体スイッチ素子５はオフする。
【００２３】
補助半導体スイッチ素子１５，１６のゲートは、コンデンサ２２に接続されているため、整流用半導体スイッチ素子５及び転整流用半導体スイッチ素子６のゲートに印加される電圧は、コンデンサ２２の電圧−補助半導体スイッチ素子１５，１６のスレッショルド電圧に制限される。
【００２４】
そして、補助半導体スイッチ素子１５のゲート電圧が、主トランス３の二次巻線３ｂの電圧＋補助半導体スイッチ素子１５のスレッショルド電圧よりも高い場合には、主トランス３の二次巻線電圧はほぼそのまま整流用半導体スイッチ素子５のゲートに印加されるため、主トランス３の二次巻線３ｂの電圧を高くする必要が無く、スイッチング電源の変換効率を低下させることがない。
【００２５】
一方、補助半導体スイッチ素子１５のゲート電圧が、主トランス３の二次巻線３ｂの電圧＋補助半導体スイッチ素子１５のスレッショルド電圧よりも低い場合、整流用半導体スイッチ素子５及び転整流用半導体スイッチ素子６のゲートに印加される電圧は、補助半導体スイッチ素子１５，１６のゲート電圧−補助半導体スイッチ素子１５，１６のスレッショルド電圧で制限される。これにより、整流用半導体スイッチ素子５及び転整流用半導体スイッチ素子６の各ゲートに過大な電圧が印加されて、整流用半導体スイッチ素子５または転整流用半導体スイッチ素子６が破壊することがなく、かつ整流用半導体スイッチ素子５及び転整流用半導体スイッチ素子６のゲート駆動損失を抑制する効果も期待できる。
【００２６】
そして、この実施形態のスイッチング電源用同期整流回路は、制御回路２の出力端子２ａの出力が停止し、主スイッチ素子４の駆動を停止すると、ドライブトランス２１の二次巻線２１ｂに電圧が発生しなくなるため、コンデンサ２３の電圧は抵抗１９によって放電され、ゼロまで低下する。この状態では補助半導体スイッチ素子１５，１６がオンすることができないため、このスイッチング電源の出力端子１０に外部から電圧が印加されても、同期整流用半導体スイッチ素子５，６のゲートには電圧が印加されず、同期整流用半導体スイッチ素子５，６がオンすることがない。
【００２７】
また、この実施形態のスイッチング電源用同期整流回路の場合、直流電圧源２０の電圧を変えることにより、同期整流用半導体スイッチ素子５，６のゲート駆動電圧を調整することができ、きわめて容易にこの調整を行うことができる。例えば図１に示す回路の場合、ドライブトランス２１の一次側駆動電圧を変えるだけで可能になる。そしてこれにより、電源装置の負荷が軽い場合には、同期整流用スイッチ素子のゲート駆動電圧を下げて、同期整流用半導体スイッチ素子の駆動損失を低減することができる。
【００２８】
なお、この実施形態の説明をフォワードコンバータの例を用いて説明したが、本発明はコンバータの基本回路に依存するものではないため、フォワードコンバータ以外の同期整流コンバータにも適用が可能である。さらに、制御回路の動作に連動した直流電圧源の構成方法としては、図１に示した構成のほかにも、例えばフォトカプラ等の素子を用いて制御回路からの駆動信号を送っても良く、上記制御回路の出力の停止に合わせて、速やかに電圧が低下するものであれば良い。また、上記実施形態では直流電圧源を補助半導体スイッチ素子のゲートに直接接続しているが、抵抗体等のインピーダンス素子を介して直流電圧源を補助半導体スイッチ素子のゲートに接続しても良い。
【００２９】
【発明の効果】
この発明のスイッチング電源用同期整流回路は、制御回路の駆動が停止し電源が停止した後に、出力端子に外部から電圧が印加された場合にも、同期整流用半導体スイッチ素子がオンすることが無い。さらに、損失を抑え高い変換効率の同期整流型スイッチング電源装置を構成することができる。
【００３０】
さらに、この発明のスイッチング電源用同期整流回路によれば、直流電圧源の電圧を変えることにより、同期整流用半導体スイッチ素子のゲート駆動電圧を簡単に調整することができ、電源装置の負荷が軽い場合には、同期整流用半導体スイッチ素子のゲート駆動電圧を下げて、同期整流用半導体スイッチ素子の駆動損失を低減することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態のスイッチング電源用同期整流回路を示す図である。
【図２】この実施形態の同期整流回路の動作を示すタイミングチャートである。
【図３】従来のスイッチング電源用同期整流回路を示す図である。
【図４】従来の同期整流回路の動作を示すタイミングチャートである。
【図５】従来の他のスイッチング電源用同期整流回路を示す図である。
【符号の説明】
１　直流入力電源
２　制御回路
３　主トランス
４　主スイッチ素子
５　整流用半導体スイッチ素子
６　転流用半導体スイッチ素子
１５，１６　補助半導体スイッチ素子
７　チョークコイル
８　出力コンデンサ
９　負荷
１０　出力端子
２０　直流電圧源
２１　ドライブトランス
２２　ダイオード
２３　コンデンサ
【図１】
2004140960.tif 000003
【図２】
2004140960.tif 000004
【図３】
2004140960.tif 000005
【図４】
2004140960.tif 000006
【図５】
2004140960.tif 000007