(57)【要約】【課題】ホトカプラの立ち上がり及び立ち下がり遅延時間に起因する、デューティ比誤差のない伝達データを得る。【解決手段】送信データが入力されるホトカプラ１１及び送信データの反転信号が入力されるホトカプラ１２の出力ｓ２、ｓ３をＡＮＤ回路２１に入力し、その出力ｓ４を、Ｄ型フリップフロップ２２のクロック入力端子ＣＬＫに入力する。また、Ｄ型フリップフロップ２２の出力をインバータ２３を介してその入力端子Ｄに入力する。ホトカプラ１１及び１２の出力はデューティ比誤差を含むが、ホトカプラ１１、１２の立ち上がり遅延時間が同等であるとすると、ホトカプラ１１の出力ｓ２の立ち上がりタイミングと、ホトカプラ１２の出力ｓ３の立ち上がりタイミングとは、送信データの立ち上がり及び立ち下がりタイミングに相当するから、これに基づき信号を生成することにより、送信データと同等のデューティ比の波形整形信号を得ることができる。【選択図】　　　　　図２
2004064278.tif 000002
【特許請求の範囲】
【請求項１】
電気信号を光信号に変換する発光部と当該発光部の光信号を受光してこれを電気信号に変換する受光部とを有する光電変換回路を介して信号伝達を行うようにした信号伝達回路において、
データ信号を入力する第１の光電変換回路と、
前記データ信号の反転信号を入力する第２の光電変換回路と、
前記第１及び第２の光電変換回路の出力に基づいて前記データ信号に相当する波形整形信号を生成する波形整形手段と、を備えることを特徴とする信号伝達回路。
【請求項２】
前記波形整形手段は、前記第１及び第２の光電変換回路の出力信号の、立ち上がりタイミング又は立ち下がりタイミングに基づいて前記波形整形信号を生成するようになっていることを特徴とする請求項１記載の信号伝達回路。
【請求項３】
前記波形整形手段は、前記第１及び第２の光電変換回路の出力信号の論理積を算出する論理積回路と、Ｄ型フリップフロップ回路とから構成され、
当該Ｄ型フリップフロップ回路は、前記論理積回路の出力をトリガとして、前記Ｄ型フリップフロップ回路の出力の反転信号を出力するようになっていることを特徴とする請求項１又は２記載の信号伝達回路。
【請求項４】
前記データ信号は、その信号レベルの平均が規定レベルとなるように生成され、
前記波形整形手段で生成した波形整形信号の信号レベルの平均値を検出する平均レベル検出手段と、
前記第１及び第２の光電変換回路の少なくとも何れか一方の出力データの位相を調整する位相調整手段と、
前記平均レベル検出手段で検出した信号レベルの平均値と前記規定レベルとが一致するように前記位相調整手段における調整量を制御する調整量制御手段と、を備えることを特徴とする請求項１乃至３の何れかに記載の信号伝達回路。
【請求項５】
前記光電変換回路は、ホトカプラであることを特徴とする請求項１乃至４の何れかに記載の信号伝達回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ホトカプラ等の光結合素子のように、電気的には絶縁され光学的には結合されている発光部と受光部とを持つ光電変換回路を介して信号伝達を行うようにした信号伝達回路に関する。
【０００２】
【従来の技術】
従来、電気的に絶縁された回路間で、信号伝達を行うようにした信号伝達回路としては、ホトカプラ等の光電変換素子を用いたものが知られており、例えば、図６に示すように、データ送信側の機器における送信データ生成回路５１と、この送信データ生成回路５１で生成した送信データを信号伝送用の伝送ラインに伝達するためのラインドライバ５３との間に、ホトカプラからなる信号伝達回路５２を設け、これによって、データ送信側の機器と伝送ラインとを、電気的に絶縁するようにしている。
【０００３】
前記ホトカプラは、発光素子と受光素子とが組み合わされたものであって、これら間での信号伝達を光で行うことによって電気的絶縁を達成するようになっている。なお、前記発光素子を含む発光側回路と、前記受光素子を含む受光側回路とは、その電源が別系統であり絶縁されていることが必要である。
図７は、前記図６のような信号伝達回路が適用されるシステムの一例を示したものである。
【０００４】
図７に示すように、パーソナルコンピュータＰＣ等で構成されるマスタ機器Ｍｍと、搬送、加工、印刷、成形、工作機械等の機構部を制御する複数のスレーブ機器Ｍｓ１〜Ｍｓｎとが伝送ラインＬ１を介して接続されている。
前記マスタ機器Ｍｍは、各スレーブ機器Ｍｓ１〜Ｍｓｎに対して動作指示等を与え、スレーブ機器Ｍｓ１〜Ｍｓｎは、マスタ機器Ｍｍに対して各機構部の動作状態等を通知するようになっている。
【０００５】
通常、搬送、加工、印刷、成形、工作機械等の機構部を制御するスレーブ機器Ｍｓ１〜Ｍｓｎと、マスタ機器Ｍｍとは、距離的に離れた場所に設置されることが多く、また、スレーブ機器Ｍｓ１〜Ｍｓｎの設置場所は、ノイズなど電気環境的に劣悪であることが多い。
このようなスレーブ機器Ｍｓ１〜Ｍｓｎ側のノイズによって、マスタ機器Ｍｍ側が誤動作したり、また、回路破壊が生じたりすることを回避するために、マスタ機器内部の電源と、スレーブ機器が動作するための電源とを電気的に絶縁し、さらに、これら間の信号伝達には、上述のようにホトカプラ等を用いることによって、マスタ機器側とスレーブ機器側とで電気的絶縁が施されるようになっている。
【０００６】
【発明が解決しようとする課題】
前記ホトカプラによる信号伝達は、前記発光素子をオン状態にして発光させるか、又はオフ状態にして発光させないかによって信号を伝達するようになっている。
ここで、前記ホトカプラは、その特性上、オンからオフ状態になる場合と、オフからオン状態になる場合とでは、動作時間に差があるため、受光素子側で受信する信号の信号遅延時間に差が生じる。つまり、ホトカプラを介しての信号伝達に伴ってデューティ誤差が生じることになる。
【０００７】
このことは、特にホトカプラを高速動作させる場合に問題となる。例えば、ある長さのパルスを送ろうとした場合にパルス幅が忠実に送られなくなることによって、受信側機器で、データリードエラーが発生する場合がある。
このため、高速データ通信路においては、絶縁が必要な場合には、ホトカプラではなく、パルストランスを用いられることが多い。しかしながら、このパルストランスは、高価でサイズも大きいという問題がある。
【０００８】
そこで、この発明は、上記従来の未解決の問題に着目してなされたものであり、安価に且つサイズの増大を伴うことなく、高精度に高速データ伝送が可能であり且つ回路間を絶縁することの可能な信号伝達回路を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１に係る信号伝達回路は、電気信号を光信号に変換する発光部と当該発光部の光信号を受光してこれを電気信号に変換する受光部とを有する光電変換回路を介して信号伝達を行うようにした信号伝達回路において、データ信号を入力する第１の光電変換回路と、前記データ信号の反転信号を入力する第２の光電変換回路と、前記第１及び第２の光電変換回路の出力に基づいて前記データ信号に相当する波形整形信号を生成する波形整形手段と、を備えることを特徴としている。
【００１０】
また、請求項２に係る信号伝達回路は、請求項１記載の信号伝達回路において、前記波形整形手段は、前記第１及び第２の光電変換回路の出力信号の、立ち上がりタイミング又は立ち下がりタイミングに基づいて前記波形整形信号を生成するようになっていることを特徴としている。
また、請求項３に係る信号伝達回路は、請求項１又は２記載の信号伝達回路において、前記波形整形手段は、前記第１及び第２の光電変換回路の出力信号の論理積を算出する論理積回路と、Ｄ型フリップフロップ回路とから構成され、
当該Ｄ型フリップフロップ回路は、前記論理積回路の出力をトリガとして、前記Ｄ型フリップフロップ回路の出力の反転信号を出力するようになっていることを特徴としている。
【００１１】
また、請求項４に係る信号伝達回路は、請求項１乃至３の何れかに記載の信号伝達回路において、前記データ信号は、その信号レベルの平均が規定レベルとなるように生成され、前記波形整形手段で生成した波形整形信号の信号レベルの平均値を検出する平均レベル検出手段と、前記第１及び第２の光電変換回路の少なくとも何れか一方の出力データの位相を調整する位相調整手段と、前記平均レベル検出手段で検出した信号レベルの平均値と前記規定レベルとが一致するように前記位相調整手段における調整量を制御する調整量制御手段と、を備えることを特徴としている。
【００１２】
さらに、請求項５に係る信号伝達回路は、請求項１乃至４の何れかに記載の信号伝達回路において、前記光電変換回路は、ホトカプラであることを特徴としている。
【００１３】
【発明の実施の形態】
以下に、本発明の実施の形態を説明する。
まず、第１の実施の形態を説明する。
図１は、第１の実施の形態における信号伝達回路の一例を示す回路図である。この信号伝達回路は、例えば図７に示すシステムにおいてマスタ機器Ｍｍの伝送部ｍ１に設けられている。
【００１４】
そして、図１に示すように、送信側の機器の送信データ生成回路１で生成されたビットデータ列からなる送信データは、信号伝達回路２を介してラインドライバ３に伝達され、このラインドライバ３によって伝送ラインを介して送信先の機器、例えば図７の場合には、各スレーブ機器Ｍｓ１〜Ｍｓｎに送信される。
前記信号伝達回路２は、図１に示すように、２つのホトカプラ１１及び１２を備えている。そして、一方のホトカプラ１１には、送信データ生成回路１で生成された送信データｓ１が入力され、他方のホトカプラ１２には、送信データｓ１がインバータ１３で反転されて入力されるようになっている。
【００１５】
そして、これらホトカプラ１１及び１２の出力は、送信データ波形整形回路１４に入力され、送信データ波形整形回路１４では、ホトカプラ１１及び１２の出力信号ｓ２、ｓ３に基づいて、前記送信データ生成回路１で生成された送信データｓ１に応じた波形整形信号ｓ５を生成し、これをラインドライバ３に送信する。
【００１６】
前記送信データ波形整形回路１４は、例えば図２に示すように、ホトカプラ１１及び１２の出力ｓ２及びｓ３の論理積を出力するＡＮＤ回路２１と、このＡＮＤ回路２１の出力ｓ４がクロック入力端子ＣＬＫに入力されるＤ型フリップフロップ２２とから構成されている。このＤ型フリップフロップ２２は、クロック入力端子ＣＬＫへの入力信号の立ち上がりで動作するポジティブエッジトリガ形のフリップフロップであって、Ｄ型フリップフロップ２２の入力端子Ｄには、その出力端子Ｑからの出力がインバータ２３で反転されて入力されるようになっている。
【００１７】
そして、Ｄ型フリップフロップ２２の出力が、前記波形整形として前記ラインドライバ３に出力される。
次に、上記第１の実施の形態の動作を説明する。
図３は、図１の各部における信号波形を示すタイムチャートである。
データ送信側の送信データ生成回路１では、生成したビットデータ列からなる送信データｓ１を、その内部クロックに同期して出力し、この送信データは、信号伝達回路２に入力される。
【００１８】
送信データｓ１が、例えば図３（ａ）に示すように、時点ｔ１　で立ち上がり、時点ｔ４　で立ち下がり、時点ｔ７　で立ち上がる信号であるものとすると、ホトカプラ１１には、この送信データｓ１と同じ波形の信号が入力され、ホトカプラ１２には、送信データｓ１がインバータ１３で反転されて入力される。
そして、各ホトカプラ１１、１２では、入力されたデータに応じて、その発光素子がオンオフ動作して光通信により信号伝達を行い、受光素子側では、光通信により受信したデータを電流信号に変化し、これを送信データ波形整形回路１４に出力する。
【００１９】
ここで、ホトカプラ１１では、図３に示すように、時点ｔ１　で、送信データｓ１（図３（ａ））の立ち上がり波形が入力されると、これに応じて動作するが、ホトカプラ１１の出力ｓ２（図３（ｂ））は、ホトカプラ１１の特性として定まる立ち上がり遅れ時間ｔｒ１だけ遅れた時点ｔ２　で立ち上がる。そして、時点ｔ４　で送信データｓ１が立ち下がると、ホトカプラ１１の特性として定まる立ち下がり遅れ時間ｔｆ１だけ遅れた時点ｔ６　で立ち下がる。
【００２０】
一方、ホトカプラ１２では、時点ｔ１　で送信データｓ１が立ち上がると、ホトカプラ１２には、立ち下がり波形が入力されることになるから、ホトカプラ１２の出力ｓ３（図３（ｃ））は、ホトカプラ１の特性として定まる立ち下がり時間ｔｆ２だけ遅れた時点ｔ３　で立ち下がる。そして、時点ｔ４　で送信データｓ１が立ち下がると、ホトカプラ１２には、立ち上がり波形が入力されることになるから、ホトカプラ１２の立ち上がり時間ｔｒ２だけ遅れた時点ｔ５　で立ち上がる。
【００２１】
これらホトカプラ１１及び１２の出力ｓ２、ｓ３は、送信データ波形整形回路１４のＡＮＤ回路２１に入力され、ＡＮＤ回路２１の出力ｓ４（図３（ｄ））は、ホトカプラ１１及び１２が共にＨＩＧＨレベルとなる時点ｔ２　で立ち上がり、ホトカプラ１２が立ち下がる時点ｔ３　で立ち下がる。そして、以後、ホトカプラ１１及び１２が共にＨＩＧＨレベルとなる時点ｔ５　、ｔ８　、ｔ９　、ｔ１０、……で、立ち上がる。
【００２２】
Ｄ型フリップフロップ２２のクロック入力端子ＣＬＫには、ＡＮＤ回路２１の出力ｓ４が入力されるから、時点ｔ２　でＡＮＤ回路２１の出力ｓ４が立ち上がったときに、入力端子Ｄへの入力信号ｓ６が出力される。図３の場合、時点ｔ２　となる以前の入力信号ｓ６（図３（ｆ））はＨＩＧＨレベルであるから、Ｄ型フリップフロップ２２の出力信号ｓ５（図３（ｅ））は立ち上がる。
【００２３】
そして、時点ｔ５　で、ＡＮＤ回路２１の出力ｓ４が立ち上がると、それまでの入力信号ｓ６はＬＯＷレベルであるから、Ｄ型フリップフロップ２２の出力信号ｓ５は立ち下がる。
以後、同様にして、ＡＮＤ回路２１の出力ｓ４に同期して、Ｄ型フリップフロップ２２の出力信号ｓ５（図３（ｅ））は、時点ｔ８　で立ち上がり、時点ｔ９　で立ち下がり、時点ｔ１０で立ち上がり、時点ｔ１１で立ち下がる。
【００２４】
ここで、前記送信データｓ１がＨＩＧＨレベルであるときのパルス幅をＴｗｉ、波形整形回路１４の出力信号ｓ５がＨＩＧＨレベルであるときのパルス幅をＴｗｏとしたとき、これらパルス幅と、前記ホトカプラ１１及び１２の立ち上がり遅れ時間ｔｒ１及びｔｒ２との間には、図３から次式（１）が成り立つ。
Ｔｗｏ＝Ｔｗｉ＋ｔｒ２−ｔｒ１　　　　　　　……（１）
前記ホトカプラ１１及び１２の立ち上がり遅れ時間ｔｒ１及びｔｒ２が略一定であるとすると、前記（１）式から、Ｔｗｏ≒Ｔｗｉとなり、送信データ波形整形回路１４の出力ｓ５は、送信データｓ１と同等の波形となる。
【００２５】
したがって、ホトカプラ１１、１２を介して得られる各データが、その立ち上がり遅れ時間に起因して、真の送信データとパルス幅が異なり、つまりデューティ比に誤差が含まれるような場合であっても、ホトカプラ１１及び１２の両方の出力データをもとに、波形整形を行うことによって、デューティ比の誤差を抑制し、真の送信データｓ１と同等のデューティ比の波形整形信号ｓ５を得ることができる。
【００２６】
また、このように、ホトカプラの特性上信号に発生するデューティ誤差を抑制することができるから、従来困難であった、高速データ伝送用の絶縁回路であっても適用することができ、ホトカプラを用いることによって、小型で安価な信号伝達回路を実現することができる。
なお、上記第１の実施の形態においては、ホトカプラ１１及び１２の立ち上がりタイミングに基づいて波形整形信号ｓ５を生成するようにした場合について説明したが、これに限るものではなく、上記と同様の手順で立ち下がりタイミングに基づいて波形整形信号を得るようにしてもよい。
【００２７】
なお、この場合には、パルス幅Ｔｗｉ及びＴｗｏとホトカプラ１１及び１２の立ち下がり遅れ時間ｔｆ１及びｔｆ２との間には、次式（２）が成り立つ。
Ｔｗｏ＝Ｔｗｉ＋ｔｆ１−ｔｆ２　　　　　　　……（２）
また、この場合には、前記ポジティブエッジトリガ形のフリップフロップ２２に代えて、前記ＡＮＤ回路２１の出力ｓ４の立ち下がりで動作するネガティブエッジトリガ形のＤ形フリップフロップを用いるようにすればよい。
【００２８】
また、上記第１の実施の形態においては、送信データ波形整形回路１４　として、前記図２に示すような回路を用いた場合について説明したが、これに限るものではなく、前記ホトカプラ１１の出力の立ち上がりからホトカプラ１２の出力の立ち上がりまでをパルス幅とする波形整形信号を生成し得る回路であれば適用することができる。
【００２９】
また、上記第１の実施の形態においては、Ｄ形フリップフロップ２２の出力の反転信号をその入力端子Ｄに入力するようにしている。
このため、Ｄ型フリップフロップ２２の初期状態によっては、信号伝達回路２に入力される送信データｓ１が立ち上がりタイミングであったとしても、Ｄ型フリップフロップ２２の出力ｓ５が、必ずしも立ち上がりタイミングであるとは限らず、信号伝達回路２への入力信号とその出力信号との極性が一意的でない。しかしながら、通常、送信データは信号レベルではなく、信号レベルの変化に意味があるため、問題はない。
【００３０】
なお、送信データの信号レベルに意味があり、入出力間の極性を合わせる必要がある場合には、送信データ波形整形回路１４を、例えば図４に示すような構成にすればよい。
つまり、前記図２では、Ｄ型フリップフロップ２２の出力の反転信号を、Ｄ型フリップフロップ２２の入力端子Ｄへ入力しているが、図４に示すように、送信データｓ１の反転信号が入力されるホトカプラの出力、この場合ホトカプラ１２の出力ｓ３を遅延バッファ２８を介して入力端子Ｄに入力する。
【００３１】
このようにすることによって、ＡＮＤ回路２１の出力ｓ４の立ち上がり時点におけるホトカプラ１２の出力ｓ３の遅延信号ｓ３′の極性に応じて波形整形信号ｓ５の極性が決まり、ＡＮＤ回路２１の出力ｓ４の立ち上がり時点における遅延信号ｓ３′の極性は、図３（ｇ）に示すように、送信データｓ１の極性と一致することから、信号伝達回路２への入力と出力、つまり送信データｓ１と、波形整形信号ｓ５との極性を一意的に決めることができる。
【００３２】
なお、前記遅延バッファ２８の遅延時間は、ＡＮＤ回路２１の出力ｓ４の立ち上がり時点における遅延信号ｓ３′の極性が交互に変化し得る値に設定する。
次に、本発明の第２の実施の形態を説明する。
この第２の実施の形態は、上記第１の実施の形態において、ホトカプラ１１及び１２間の立ち上がり遅れ時間ｔｒ１及びｔｒ２の差を補正するようにしたものである。
【００３３】
なお、上記第１の実施の形態と同一部には、同一符号を付与しその詳細な説明は省略する。
図５は、第２の実施の形態における、信号伝達回路２の構成を示す回路図である。
この第２の実施の形態における信号伝達回路２は、図１に示す上記第１の実施の形態における信号伝達回路２において、前記ホトカプラ１１と送信データ波形整形回路１４との間に介挿された、ホトカプラ１１の出力を遅延させるための遅延回路３１と、ホトカプラ１２と送信データ波形整形回路１４との間に介挿された、前記ホトカプラ１２の出力を遅延させるための遅延回路３２と、前記送信データ波形整形回路１４の出力信号ｓ５の信号レベルの平均値を算出する平均レベル検出部３３と、当該平均レベル検出部３３で検出した平均レベルをもとに、前記遅延回路３２の遅延時間を調整する遅延時間制御部３４と、を備えている。
【００３４】
前記遅延回路３１は、例えば遅延バッファ等で構成され、予め設定された遅延時間だけ、ホトカプラ１１の出力を遅延させる。また、前記遅延回路３２は、例えば、トランジスタ及びインバータ等を組み合わせて構成された公知の遅延回路で構成され、遅延回路３２の電源電圧を調整することによって、その遅延時間を調整可能に形成されている。そして、前記遅延時間制御部３４の出力電圧を、遅延回路３２の電源電圧として用いることによって、遅延時間制御部３４に応じて、遅延回路３２の遅延時間を調整するようになっている。
【００３５】
また、前記平均レベル検出部３３は、前記送信データ波形整形回路１４の出力部の影響を次段と切り離すためのバッファ３３ａと、バッファ３３ａの出力側に設けられたコンデンサＣ及び抵抗Ｒから構成されるＣＲ回路３３ｂとから構成されている。前記ＣＲ回路３３ｂは、送信データのパルス周期よりも十分長い時定数となるように構成され、前記送信データ波形整形回路１４の出力ｓ５を十分に平均化する。
【００３６】
また、前記遅延時間制御部３４は、前記送信データ生成回路１で生成される送信データのＨＩＧＨレベルとＬＯＷレベルとの中心の信号レベルを検出するために、前記送信データ生成回路１における送信データ生成時の電源電圧Ｖｃｃの中心の信号レベルを検出する直列に接続された抵抗Ｒ１１及びＲ１２と、積分回路を構成するオペアンプ３４ａ及びコンデンサＣ１とから構成されている。そして、オペアンプ３４ａの反転入力端子には、前記平均レベル検出部３３の出力が抵抗Ｒ２　を介して入力され、非反転入力端子には、抵抗Ｒ１１及びＲ１２の中間電圧が入力される。そして、オペアンプ３４ａで比較された、平均レベルと電源電圧Ｖｃｃの中間電圧との差が積分され、この積分値に応じて、遅延回路３２の遅延時間を制御するようになっている。
【００３７】
なお、前記ホトカプラ１１と送信データ波形整形回路１４との間に介挿された遅延回路３１は、遅延回路３２によって、ホトカプラ１２の出力をホトカプラ１１の出力に比較して早める方向にも遅くする方向にも調整できるようにするために、ホトカプラ１１の出力を予め一定時間遅延させることを目的として設けている。つまり、遅延回路３２の遅延時間を、前記遅延回路３１における遅延時間に比較して十分短くすることによって、遅延回路３２の出力に対し、遅延回路３２の出力を進めることができるようになっている。
【００３８】
なお、前記遅延回路３１の遅延時間は、前記平均レベルと電源電圧Ｖｃｃとを一致させるために必要な遅延時間の調整範囲と、遅延回路３２において調整可能な遅延時間の範囲とに基づいて、設定するようにすればよい。
次に、上記第２の実施の形態の動作を説明する。
ここで、前記送信データ生成回路１では、送信データの送信時に伝送ライン上で、ＤＣ成分が発生することを抑制するため、前記送信データを、信号レベルのＨＩＧＨレベル期間とＬＯＷレベル期間とが等しくなるように符号化して出力している。
【００３９】
そして、送信データ生成回路１で生成された送信データは、上記第１の実施の形態と同様に、ホトカプラ１１及び１２に、そのまま或いは反転されて入力され、ホトカプラ１１及び１２の出力が送信データ波形整形回路１４で波形整形されて、波形整形信号ｓ５が生成され、ラインドライバ３を介して伝送ラインに送信される。
【００４０】
このとき、平均レベル検出部３３では、前記波形整形信号ｓ５の信号レベルの平均値を算出し、この信号レベルの平均値と電源電圧Ｖｃｃの中間電圧とがオペアンプ３４ａで比較され、その差分が積分される。
ここで、上述のように、前記送信データｓ１は、ＨＩＧＨレベルである期間とＬＯＷレベルである期間とが一致するように符号化されるため、送信データの信号レベルの平均値は、電源電圧の中心レベルと一致することになる。
【００４１】
したがって、ホトカプラ１１、１２の出力に基づき生成された波形整形信号ｓ５の信号レベルの平均値も電源電圧の中心レベルと一致するはずである。
前記送信データ波形整形回路１４の出力信号ｓ５がＨＩＧＨレベルであるときのパルス幅Ｔｗｏは、前記（１）式に示すように、送信データｓ１がＨＩＧＨレベルであるときのパルス幅Ｔｗｉ、前記ホトカプラ１１及び１２の立ち上がり遅れ時間ｔｒ１及びｔｒ２に基づいて表すことができるから、前記信号レベルの平均値と電源電圧の中心レベルとに差がある場合には、この差は、前記立ち上がり遅れ時間ｔｒ１及びｔｒ２の差とみなすことができる。
【００４２】
よって、前記信号レベルの平均値と電源電圧の中心レベルとに差がなくなるように前記遅延回路３２の遅延時間を調整することは、立ち上がり遅れ時間ｔｒ１及びｔｒ２の差がなくなるように調整することと同等となる。
したがって、信号レベルの平均値と電源電圧の中心レベルとの差に応じて遅延回路３２の電源電圧を調整することによって、遅延回路３２の遅延時間が調整され、ホトカプラ１２の出力は、送信データｓ１の立ち下がりタイミングと、ホトカプラ１２の出力の立ち上がりタイミングとの差が、前記ホトカプラ１１の立ち上がり遅れ時間ｔｒ１と一致するように調整されることになる。したがって、送信データｓ１の立ち下がりタイミングに対し、ホトカプラ１２の出力の立ち上がりタイミングは、立ち上がり遅れ時間ｔｒ２だけ遅れた時点となり、これはホトカプラ１１の立ち上がり遅れ時間ｔｒ１と一致する。
【００４３】
よって、このように、立ち上がり遅れ時間ｔｒ１及びｔｒ２を一致させたホトカプラ１１及び１２の出力に基づいて波形整形信号ｓ５を生成することによって、ホトカプラ１１、１２の立ち上がり遅れ時間ｔｒ１及びｔｒ２の差により生じるデューティ比の誤差を低減し、より高精度に前記送信データに応じた波形整形信号ｓ５を生成することができる。
【００４４】
また、前記ホトカプラ１１と送信データ波形整形回路１４との間にも、遅延回路３１を設けているから、ホトカプラ１２の出力を、ホトカプラ１１の出力に比較して進める方向にも遅れる方向にも調整することができる。
なお、上記第２の実施の形態においては、ホトカプラ１２の出力の位相を調整するようにした場合について説明したが、ホトカプラ１１の出力側を調整するようにしてもよい。
【００４５】
また、上記第２の実施の形態においては、立ち上がり遅れ時間を調整するようにした場合について説明したが、前記波形整形信号を前記ホトカプラの立ち下がりタイミングに基づいて生成した場合には、上記と同様にして遅延時間を調整することによって、ホトカプラ１１及び１２の立ち下がり遅れ時間ｔｆ１及びｔｆ２の差を調整することができる。
【００４６】
また、上記第２の実施の形態においては、波形整形信号ｓ５の信号レベルの平均値と、電源電圧Ｖｃｃの中間電圧との差を遅延回路３２の電源電圧を調整することによって、遅延時間を調整するようにした場合について説明したが、これに限るものではなく、波形整形信号ｓ５の信号レベルの平均値と、電源電圧Ｖｃｃの中間電圧との差がなくなるように遅延時間を調整するような回路であれば、適用することができる。
【００４７】
また、上記各実施の形態においては、光電変換装置としてホトカプラを用いた場合について説明したが、これに限らず、発光ダイオード等の発光素子とホトトランジスタ等の受光素子とを組み合わせて光電変換装置を形成するようにしてもよい。
また、上記各実施の形態においては、マスタ機器Ｍｍとスレーブ機器Ｍｓとの間で電気的に絶縁するようにした場合について説明したが、これに限るものではなく、スレーブ機器間や、回路間等で信号伝達を行う場合であっても適用することができる。
【００４８】
なお、上記各実施の形態において、第１の光電変換回路がホトカプラ１１に対応し、第２の光電変換回路がホトカプラ１２に対応し、送信データ波形整形回路１４が波形整形手段に対応し、ＡＮＤ回路２１が論理積回路に対応し、Ｄ型フリップフロップ２２がＤ型フリップフロップに対応し、平均レベル検出部３３が平均レベル検出手段に対応し、遅延回路３１及び３２が位相調整手段に対応し、遅延時間制御部３４が調整量制御手段に対応している。
【００４９】
【発明の効果】
以上説明したように、本発明の請求項１乃至５に係る信号伝達回路によれば、第１の光電変換回路で伝達したデータ信号と、第２の光電変換回路で伝達したデータ信号の反転信号とをもとに、真のデータ信号に相当する波形整形信号を生成するようにしたから、光電変換回路による信号伝達に伴うデューティ比誤差を抑制し、真のデータ信号に応じた的確な波形整形信号を生成することができる。
【００５０】
特に、請求項４に係る信号伝達回路によれば、波形整形手段で生成した波形整形信号の信号レベルの平均値を検出する平均レベル検出手段と、第１及び第２の光電変換回路の少なくとも何れか一方の出力データの位相を調整する位相調整手段とを設け、平均レベル検出手段で検出した信号レベルの平均値と前記規定レベルとが一致するように前記位相調整手段における調整量を制御するようにしたから、第１及び第２の光電変換回路における立ち上がり時間のずれ、或いは立ち下がり時間のずれによるデューティ比誤差をも低減することができ、より的確に波形整形信号を生成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における信号伝達回路の一例を示す回路図である。
【図２】図１の送信データ波形整形回路１４の一例を示す回路図である。
【図３】第１の実施の形態の動作説明に供するタイミングチャートである。
【図４】送信データ波形整形回路１４のその他の例を示す回路図である。
【図５】本発明の第２の実施の形態における信号伝達回路の一例を示す回路図である。
【図６】従来の信号伝達方法の一例である。
【図７】信号伝達回路が適用されるシステムの一例である。
【符号の説明】
１　送信データ生成回路
２　信号伝達回路
３　ラインドライバ
１１、１２　ホトカプラ
１３　インバータ
１４　送信データ波形整形回路
２１　ＡＮＤ回路
２２　Ｄ型フリップフロップ
２３　インバータ
３１、３２　遅延回路
３３　平均レベル検出部
３４　遅延時間制御部
【図１】
2004064278.tif 000003
【図２】
2004064278.tif 000004
【図３】
2004064278.tif 000005
【図４】
2004064278.tif 000006
【図５】
2004064278.tif 000007
【図６】
2004064278.tif 000008
【図７】
2004064278.tif 000009