(57)【要約】【課題】課題は、高品質な表示を行うことである。【解決手段】有機ＥＬディスプレイ１では、画素Ｐｉ，ｊがマトリクス状に配列されており、画素Ｐｉ，ｊが有機ＥＬ素子Ｅｉ，ｊと画素回路Ｄｉ，ｊとを備える。画素回路Ｄｉ，ｊが、選択期間において信号線Ｙｊに流れる階調指定シンク電流レベルに従ったレベルの電圧をトランジスタ２３に保持し、非選択期間においてトランジスタ２３の電圧レベルに従ったレベルの駆動電流を有機ＥＬ素子Ｅｉ，ｊに流す。は、電流電圧変換部７は、選択期間ではデータドライバ３で発した階調指定シンク電流を信号線Ｙ１〜Ｙｎに流し、リセット期間では定電圧を信号線Ｙ１〜Ｙｎに印加する。【選択図】　　　図１
2004021219.tif 000002
【特許請求の範囲】
【請求項１】
複数の行に配列された複数の走査線と複数の列に配列された複数の信号線との交差部にそれぞれ配置され、前記信号線からの階調電流に従って流れる駆動電流により発光する発光素子をそれぞれ有する複数の画素と、
前記階調電流により前記信号線にチャージされた電荷に応じた電圧を、リセット電圧に変位させるリセット手段と、
を備えることを特徴とする表示装置。
【請求項２】
前記リセット手段は、
所定行の選択期間に、前記信号線に前記階調電流を流す機能と、
前記選択期間後からその次の行の選択期間の前までの間に、前記信号線に前記リセット電圧を印加する機能と、
を有することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記リセット手段は、
前記信号線に前記階調電流を流す階調電流用トランジスタと、
前記信号線に前記リセット電圧を出力するリセット電圧用トランジスタと、
を有することを特徴とする請求項１に記載の表示装置。
【請求項４】
前記リセット手段は、階調信号に応じた前記階調電流を生成するカレントミラー回路を備えることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記リセット手段は、シフトレジスタからの信号に応じて、各列に対応した前記カレントミラー回路に選択的に前記階調信号を供給する階調信号スイッチ手段を有することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記リセット手段は、
データドライバからの前記階調電流を前記信号線に流す階調電流用トランジスタと、
前記リセット電圧を前記信号線に出力するリセット電圧用トランジスタと、
を有することを特徴とする請求項１に記載の表示装置。
【請求項７】
前記リセット電圧は、前記発光素子が最高階調輝度で発光するときに前記発光素子に流れる最高階調駆動電流に等しい電流値となる階調電流によって前記信号線にチャージされる電荷にしたがって定常化される最高階調電圧よりも高く設定されていることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記複数の画素は、それぞれ前記発光素子に前記駆動電流を供給する画素回路を有することを特徴とする請求項１に記載の表示装置。
【請求項９】
所定行の前記画素における前記画素回路は、
前記所定行の選択期間に、前記信号線に前記階調電流が流れることによって前記階調電流にしたがった電荷を保持する電荷保持手段と、
前記所定行の発光期間に、前記電荷保持手段により保持された電荷に応じて前記階調電流と等しい電流値の駆動電流を前記発光素子に流す駆動電流スイッチ手段と、
前記駆動電流スイッチ手段を介して前記信号線に流れる前記階調電流の流れを制御する階調電流制御スイッチ手段と、
を有することを特徴とする請求項８に記載の表示装置。
【請求項１０】
所定行の前記画素における前記画素回路の前記階調電流制御スイッチ手段は、前記所定行の選択期間に、前記駆動電流スイッチ手段を介して前記信号線に流れる前記階調電流を流して、前記電荷保持手段に電荷を保持させる機能と、
前記所定行の発光期間に、前記駆動電流スイッチ手段に前記階調電流を流すことを停止する機能と、
を有することを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記駆動電流の電流値は、前記階調電流の電流値に等しいことを特徴とする請求項１に記載の表示装置。
【請求項１２】
複数の行に配列された複数の走査線と複数の列に配列された複数の信号線との交差部にそれぞれ配置され、前記信号線からの階調電流に従って流れる駆動電流により発光する発光素子をそれぞれ有する複数の画素を備える表示装置の駆動方法であって、
前記信号線に前記階調電流を流す階調電流ステップと、
前記階調電流により前記信号線にチャージされた電荷に応じた電圧をリセット電圧に変位させるリセット電圧ステップと、
を有することを特徴とする表示装置の駆動方法。
【請求項１３】
前記階調電流ステップは選択期間に行われ、前記発光素子は前記選択期間後に前記階調電流に従って流れる前記駆動電流により発光することを特徴とする請求項１２に記載の表示装置の駆動方法。
【請求項１４】
前記リセット電圧ステップは、所定の行の前記画素分の前記階調電流が前記信号線に流れた後から、次の行の前記画素分の前記階調電流が前記信号線に流れる前までに行われることを特徴とする請求項１２又は請求項１３に記載の表示装置の駆動方法。
【請求項１５】
前記複数の画素は、それぞれ前記発光素子に前記駆動電流を供給する画素回路を有することを特徴とする請求項１２〜１４のいずれか一項に記載の表示装置の駆動方法。
【請求項１６】
所定行の前記画素における前記画素回路は、
前記所定行の選択期間に、前記信号線に前記階調電流が流れることによって前記階調電流にしたがった電荷を保持する電荷保持手段と、
前記所定行の発光期間に、前記電荷保持手段により保持された電荷に応じて前記階調電流と等しい電流値の駆動電流を前記発光素子に流す駆動電流スイッチ手段と、
前記駆動電流スイッチ手段を介して前記信号線に流れる前記階調電流の流れを制御する階調電流制御スイッチ手段と、
を有することを特徴とする請求項１５に記載の表示装置の駆動方法。
【請求項１７】
所定行の前記画素における前記画素回路の前記階調電流制御スイッチ手段は、前記所定行の選択期間に、前記駆動電流スイッチ手段を介して前記信号線に流れる前記階調電流を流して、前記電荷保持手段に電荷を保持させる機能と、
前記所定行の発光期間に、前記駆動電流スイッチ手段に前記階調電流を流すことを停止する機能と、
を有することを特徴とする請求項１６に記載の表示装置の駆動方法。
【請求項１８】
前記リセット電圧は、前記発光素子が最高階調輝度で発光するときに前記発光素子に流れる最高階調駆動電流に等しい電流値となる階調電流によって前記信号線にチャージされる電荷にしたがって定常化される最高階調電圧よりも高く設定されていることを特徴とする請求項１２に記載の表示装置の駆動方法。
【請求項１９】
前記駆動電流の電流値は、前記階調電流の電流値に等しいことを特徴とする請求項１２に記載の表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、駆動電流のレベルによって輝度が制御される発光素子を画素ごとに備えた表示装置、及び発光素子に駆動電流を流すことで表示を行う表示装置の駆動方法に関する。
【０００２】
【従来の技術】
一般的に、表示装置には単純マトリクスのようなパッシブドライブ駆動方式と画素毎にスイッチングトランジスタを設けたアクティブマトリクス駆動方式のものがあり、アクティブマトリクス駆動方式の液晶ディスプレイでは、図１１に示すように、コンデンサとしても機能する液晶を有する液晶素子５０１と、スイッチング素子として機能するＴＦＴ５０２とが、画素ごとに設けられている。アクティブマトリクス駆動方式では、選択期間中に走査ドライバによって走査線５０３にパルス信号が入力されて走査線５０３が選択されているときに、輝度を表すレベルの電圧がデータドライバによって信号線５０４に印加されると、ＴＦＴ５０２を介して液晶素子５０１に電圧が印加される。選択期間後の非選択期間においてＴＦＴ５０２がオフ状態になっても、液晶素子５０１がコンデンサとして機能するため、次の選択期間まで電圧レベルが保持される。以上のように、選択期間において液晶素子５０１の光透過率が新たに更新されて、バックライトを光源として画素が電圧レベルに従った輝度で光を出射し、液晶ディスプレイの階調表現が行われる。
【０００３】
一方、自発光素子である有機ＥＬ素子を用いた有機ＥＬディスプレイは、液晶ディスプレイのようにバックライトを必要とせず、薄型化に最適であるとともに、液晶ディスプレイのような視野角の制限もないため、次世代の表示装置として実用化が大きく期待されている。
【０００４】
高輝度、高コントラスト、高精細といった観点から、有機ＥＬディスプレイも、液晶ディスプレイと同様にアクティブマトリクス駆動方式のものが特に望まれている。有機ＥＬディスプレイは、パッシブ駆動方式では選択期間に流れる電流を増大しなければならないのに対してアクティブマトリクス駆動方式では非選択期間でも発光させるように、輝度を表す電圧レベルを保持しておくための素子を画素ごとに設けているため、単位時間当たりに流れる電流レベル（電流値）は小さくてよい。しかし、有機ＥＬ素子はコンデンサとしては極めて小さい容量しかないために、図１１のような画素の回路において液晶素子５０１の代わりに有機ＥＬ素子を設けただけでは、非選択期間に有機ＥＬ素子が発光を維持することは困難になる。
【０００５】
そこで、例えば図１２に示すように、アクティブマトリクス駆動方式の有機ＥＬディスプレイでは、有機ＥＬ素子６０１と、スイッチング素子として機能するＴＦＴ６０２と、輝度を表す電圧レベルを保持しておくとともに電圧レベルに従ったレベルの駆動電流を有機ＥＬ素子６０１に流すＴＦＴ６０５とが、画素ごとに設けられている。このディスプレイでは、選択期間中に走査ドライバによって走査線６０３にパルス信号が入力されて走査線６０３が選択されているときに、輝度を表すレベルの電圧がデータドライバによって信号線６０４に印加されると、ＴＦＴ６０５のゲート電極にそのレベルの電圧が印加されて、ＴＦＴ６０５のゲート電極に輝度データが書き込まれることになる。これにより、ＴＦＴ６０５がオン状態になり、ゲート電極の電圧レベルに応じたレベルの駆動電流が電源からＴＦＴ６０５を介して有機ＥＬ素子６０１に流れて、有機ＥＬ素子６０１が電流レベルに応じた輝度で発光する。選択期間後の非選択期間では、ＴＦＴ６０２がオフ状態になっても、ＴＦＴ６０５の容量等によりＴＦＴ６０５のゲート電極の電圧レベルが保持され続け、有機ＥＬ素子６０１が電圧レベルに従った輝度で発光する。以上のように、選択期間においてＴＦＴ６０５のゲート電圧が更新されることによって有機ＥＬ素子６０１の輝度が更新されて、有機ＥＬディスプレイの階調表現が行われる。
【０００６】
ところで、一般的にＴＦＴは、周囲の温度にチャネル抵抗が依存したり、長時間の使用によりチャネル抵抗が変化したりするために、ゲート閾値電圧が経時変化したり、同一表示領域内の個々のＴＦＴのゲート閾値電圧がばらついたりする。従って、ＴＦＴ６０５のゲート電極に印加する電圧のレベルを変化させることによって有機ＥＬ素子６０１に流れる電流のレベルを変化させること、換言すれば、ＴＦＴ６０５のゲート電極に印加する電圧のレベルを変化させることによって有機ＥＬ素子６０１の輝度を変化させることを行っても、ＴＦＴ６０５のゲート電圧レベルで有機ＥＬ素子６０１に流れる電流レベルを一義的に指定するには困難である。
【０００７】
そこで、輝度をＴＦＴに印加される電圧のレベルで制御するのではなく、電流のレベルで制御する手法が研究されている。つまり、信号線にゲート電圧のレベルを指定する電圧指定方式ではなく、有機ＥＬ素子に流れる電流のレベルを直接信号線に指定する電流指定方式を有機ＥＬディスプレイのアクティブマトリクス駆動方式に適用するというものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、電流指定方式の有機ＥＬディスプレイでは、指定電流を流している選択期間内において指定電流レベル（電流値）は一定であるが、指定電流レベルが小さいと、指定電流により電圧が定常状態になるまでには時間を要する。そのため、有機ＥＬ素子が所望通りの輝度で発光しなくなり、有機ＥＬディスプレイの表示品質の低下につながる。
【０００９】
一方、選択期間を長くすれば電圧が定常状態になるまでの時間より選択時間が長くなるが、選択時間が長くなれば表示画面がちらついて見えたりする等、有機ＥＬディスプレイの表示品質の低下につながる。
【００１０】
そこで、本発明が解決しようとする課題は、高品質な表示を行うことである。
【００１１】
【課題を解決するための手段】
以上の課題を解決するために、請求項１に記載の発明に係る表示装置は、例えば図１、図２、図３、図７、図９に示すように、
複数の行に配列された複数の走査線（例えば、選択走査線Ｘｉ、電源走査線Ｖｉ）と複数の列に配列された複数の信号線（例えば、信号線Ｙｊ）との交差部にそれぞれ配置され、前記信号線からの階調電流（例えば、階調指定シンク電流）に従って流れる駆動電流により発光する発光素子（例えば、有機ＥＬ素子Ｅｉ，ｊ）をそれぞれ有する複数の画素（例えば、画素Ｐｉ，ｊ）と、
前記階調電流により前記信号線にチャージされた電荷に応じた電圧を、リセット電圧（例えば、リセット電圧ＶＲ）に変位させるリセット手段（例えば、電流電圧切替部７）と、
を備えることを特徴とする。
【００１２】
請求項１に記載の発明では、所定の行の画素が選択されている時に、各々の信号線には階調電流が流れるが、前の行の画素のために信号線に流れる階調電流により定常化される電圧と、その次の行の画素のために信号線に流す階調電流により定常化されるべき電圧との差が大きく、且つ当該次の画素のための階調電流の電流値が小さいときであっても、当該次の行の直前に信号線にリセット電圧を印加することで迅速に信号線を当該次の行のための階調電流にしたがった電圧に定常化することができる。
【００１３】
請求項２に記載の発明は、請求項１に記載の表示装置において、
前記リセット手段は、
所定行の選択期間（例えば、選択期間ＴＳＥ）に、前記信号線に前記階調電流を流す機能と、
前記選択期間後からその次の行の選択期間の前までの間に、前記信号線に前記リセット電圧を印加する機能と、
を有することを特徴とする。
【００１４】
請求項３に記載の発明は、例えば図７、図９に示すように、請求項１に記載の表示装置において、
前記リセット手段は、
前記信号線に前記階調電流を流す階調電流用トランジスタ（例えば、トランジスタ３１、１３１）と、
前記信号線に前記リセット電圧を出力するリセット電圧用トランジスタ（例えば、トランジスタ３２、１３２）と、
を有することを特徴とする。
【００１５】
請求項４に記載の発明は、例えば図７、図９に示すように、請求項１に記載の表示装置において、
前記リセット手段は、階調信号に応じた前記階調電流を生成するカレントミラー回路（例えば、カレントミラー回路Ｍｊ）を備えることを特徴とする。
【００１６】
請求項５に記載の発明は、例えば図７、図９に示すように、請求項４に記載の表示装置において、
前記リセット手段は、シフトレジスタ（例えば、シフトレジスタ１０１）からの信号に応じて、各列に対応した前記カレントミラー回路に選択的に前記階調信号を供給する階調信号スイッチ手段（例えば、トランジスタＵｊ及びトランジスタＷｊ）を有することを特徴とする。
【００１７】
請求項６に記載の発明は、例えば図１に示すように、請求項１に記載の表示装置において、
前記リセット手段は、
データドライバ（例えば、データドライバ３）からの前記階調電流を前記信号線に流す階調電流用トランジスタ（例えば、トランジスタ３１）と、
前記リセット電圧を前記信号線に出力するリセット電圧用トランジスタ（例えば、トランジスタ３２）と、
を有することを特徴とする。
【００１８】
請求項７に記載の発明は、請求項１に記載の表示装置において、
前記リセット電圧は、前記発光素子が最高階調輝度（例えば、最高階調輝度ＬＭＡＸ）で発光するときに前記発光素子に流れる最高階調駆動電流（例えば、最高階調駆動電流ＩＭＡＸ）に等しい電流値となる階調電流によって前記信号線にチャージされる電荷にしたがって定常化される最高階調電圧（例えば、最高階調電圧Ｖｈｓｂ）よりも高く設定されていることを特徴とする。
【００１９】
請求項８に記載の発明は、例えば図３に示すように、請求項１に記載の表示装置において、
前記複数の画素は、それぞれ前記発光素子に前記駆動電流を供給する画素回路（例えば、画素回路Ｄｉ，ｊ）を有することを特徴とする。
【００２０】
請求項９に記載の発明は、請求項１に記載の表示装置において、
所定行の前記画素における前記画素回路は、
前記所定行の選択期間に、前記信号線に前記階調電流が流れることによって前記階調電流にしたがった電荷を保持する電荷保持手段（例えば、コンデンサ２４）と、
前記所定行の発光期間（例えば、発光期間ＴＥＭ）に、前記電荷保持手段により保持された電荷に応じて前記階調電流と等しい電流値の駆動電流を前記発光素子に流す駆動電流スイッチ手段（例えば、トランジスタ２３）と、
前記駆動電流スイッチ手段を介して前記信号線に流れる前記階調電流の流れを制御する階調電流制御スイッチ手段（例えば、トランジスタ２１、２２）と、
を有することを特徴とする。
【００２１】
請求項１２に記載の発明は、例えば図１、図２、図３、図７、図９に示すように、
複数の行に配列された複数の走査線（例えば、選択走査線Ｘｉ、電源走査線Ｖｉ）と複数の列に配列された複数の信号線（例えば、信号線Ｙｊ）との交差部にそれぞれ配置され、前記信号線からの階調電流（例えば、階調指定シンク電流）に従って流れる駆動電流により発光する発光素子（例えば、有機ＥＬ素子Ｅｉ，ｊ）をそれぞれ有する複数の画素（例えば、画素Ｐｉ，ｊ）を備える表示装置の駆動方法であって、
前記信号線に前記階調電流を流す階調電流ステップと、
前記階調電流により前記信号線にチャージされた電荷に応じた電圧をリセット電圧（例えば、リセット電圧ＶＲ）に変位させるリセット電圧ステップと、
を有することを特徴とする。
【００２２】
請求項１３に記載の発明は、請求項１２に記載の表示装置の駆動方法において、
前記階調電流ステップは選択期間（例えば、選択期間ＴＳＥ）に行われ、前記発光素子は前記選択期間後に前記階調電流に従って流れる前記駆動電流により発光することを特徴とする。
【００２３】
請求項１４に記載の発明は、請求項１２又は請求項１３に記載の表示装置の駆動方法において、
前記リセット電圧ステップは、所定の行の前記画素分の前記階調電流が前記信号線に流れた後から、次の行の前記画素分の前記階調電流が前記信号線に流れる前までに行われることを特徴とする。
【００２４】
請求項１５に記載の発明は、例えば図３に示すように、請求項１２〜１４のいずれか一項に記載の表示装置の駆動方法において、
前記複数の画素は、それぞれ前記発光素子に前記駆動電流を供給する画素回路（例えば、画素回路Ｄｉ，ｊ）を有することを特徴とする。
【００２５】
請求項１６に記載の発明は、例えば図３に示すように、請求項１５に記載の表示装置の駆動方法において、
所定行の前記画素における前記画素回路は、
前記所定行の選択期間に、前記信号線に前記階調電流が流れることによって前記階調電流にしたがった電荷を保持する電荷保持手段（例えば、コンデンサ２４）と、
前記所定行の発光期間（例えば、発光期間ＴＥＭ）に、前記電荷保持手段により保持された電荷に応じて前記階調電流と等しい電流値の駆動電流を前記発光素子に流す駆動電流スイッチ手段（例えば、トランジスタ２３）と、
前記駆動電流スイッチ手段を介して前記信号線に流れる前記階調電流の流れを制御する階調電流制御スイッチ手段（例えば、トランジスタ２１、２２）と、
を有することを特徴とする。
【００２６】
【発明の実施の形態】
〔第一の実施の形態〕
以下に、図面を用いて本発明の具体的な態様について説明する。ただし、発明の範囲を図示例に限定するものではない。
【００２７】
図１は、本発明の適用された有機ＥＬディスプレイを示した図面である。図１に示すように、有機ＥＬディスプレイ１は、基本構成として、アクティブマトリクス駆動方式によりカラー表示を行う有機ＥＬ表示パネル２と、有機ＥＬ表示パネル２に階調指定シンク電流（階調電流）を流させるデータドライバ３と、を備える。ここでシンク電流とは、後述する画素Ｐ１，１〜Ｐｍ，ｎのそれぞれから信号線Ｙ１〜Ｙｎのそれぞれ方向へ流れる電流である。
【００２８】
有機ＥＬ表示パネル２は、透明基板８と、画像が実質的に表示される表示部４と、表示部４の周辺に設けられた選択走査ドライバ５、電源走査ドライバ６及び電流電圧切替部７とを基本構成としており、これらの回路４〜７が透明基板８上に形成されている。
【００２９】
表示部４においては、（ｍ×ｎ）個の画素Ｐ１，１〜Ｐｍ，ｎがマトリクス状に透明基板８上に設けられており、縦方向（列方向）にｍ個の画素Ｐｉ，ｊが配列され、横方向（行方向）にｎ個の画素Ｐｉ，ｊが配列されている。ここで、ｍ，ｎは１以上の整数であり、ｉは１以上ｍ以下の或る整数であり、ｊは１以上ｎ以下の或る整数であり、縦にｉ番目（つまり、ｉ行目）であって横にｊ番目（つまり、ｊ列目）である画素を画素Ｐｉ，ｊと記す。
【００３０】
また、表示部４には、第一走査線としてのｍ本の選択走査線Ｘ１〜Ｘｍと、第二走査線としてのｍ本の電源走査線Ｚ１〜Ｚｍと、ｎ本の信号線Ｙ１〜Ｙｎとが配設されている。ｍ本の選択走査線Ｘ１〜Ｘｍは、横方向に延在し、透明基板８上に設けられている。電源走査線Ｚ１〜Ｚｍが選択走査線Ｘ１〜Ｘｍに対して交互に配列されている。また、信号線Ｙ１〜Ｙｎは、縦方向に延在し、透明基板８上に設けられている。これら選択走査線Ｘ１〜Ｘｍ、電源走査線Ｚ１〜Ｚｍ及び信号線Ｙ１〜Ｙｎ間の交差している箇所は層間絶縁膜等によって互いに絶縁されている。選択走査線Ｘｉ及び電源走査線Ｚｉには、横方向に配列されたｎ個の画素Ｐｉ，１〜Ｐｉ，ｎが接続されており、信号線Ｙｊには、縦方向に配列されたｍ個の画素Ｐ１，ｊ〜Ｐｍ，ｊが接続されており、選択走査線Ｘｉ及び電源走査線Ｚｉと信号線Ｙｊとの交差部に画素Ｐｉ，ｊが配されている。
【００３１】
次に、図２及び図３を用いて各画素Ｐｉ，ｊについて説明する。図２は画素Ｐｉ，ｊを示した平面図であり、図３は四つの画素Ｐｉ，ｊ，Ｐｉ＋１，ｊ，Ｐｉ，ｊ＋１，Ｐｉ＋１，ｊ＋１の等価回路図である。
【００３２】
画素Ｐｉ，ｊは、駆動電流のレベルに従った輝度で発光する有機ＥＬ素子Ｅｉ，ｊと、有機ＥＬ素子Ｅｉ，ｊの周辺に設けられているとともに有機ＥＬ素子Ｅｉ，ｊを駆動する画素回路Ｄｉ，ｊと、から構成されている。画素回路Ｄｉ，ｊは、データドライバ３、選択走査ドライバ５及び電源走査ドライバ６から出力された信号に基づいて、有機ＥＬ素子Ｅｉ，ｊの電流をオン・オフしたり、一定の発光期間中に駆動電流のレベルを保持することで有機ＥＬ素子Ｅｉ，ｊの発光輝度を一定に保ったりするものである。
【００３３】
有機ＥＬ素子Ｅｉ，ｊは、透明基板８上にアノード電極５１、有機ＥＬ層５２、カソード電極（図示略）が順に積層した積層構造となっている。
【００３４】
アノード電極５１は画素Ｐｉ，ｊごとにパターニングされており、信号線Ｙ１〜Ｙｎと選択走査線Ｘ１〜Ｘｍに囲まれる各囲繞領域に形成されている。
【００３５】
アノード電極５１は、導電性を有しているとともに、可視光に対して透過性を有している。また、アノード電極５１は、比較的仕事関数の高いものであり、有機ＥＬ層５２へ正孔を効率よく注入するものが好ましい。例えば、アノード電極５１としては、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム（ＩＺＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）又は酸化亜鉛（ＺｎＯ）を主成分としたものがある。
【００３６】
各々のアノード電極５１上に有機ＥＬ層５２が成膜されている。有機ＥＬ層５２も画素Ｐｉ，ｊごとにパターニングされている。有機ＥＬ層５２は、例えば、アノード電極５１から順に正孔輸送層、狭義の発光層、電子輸送層となる三層構造であっても良いし、アノード電極５１から順に正孔輸送層、狭義の発光層となる二層構造であっても良いし、狭義の発光層からなる一層構造であっても良いし、これらの層構造において適切な層間に電子或いは正孔の注入層が介在した積層構造であっても良いし、その他の層構造であっても良い。
【００３７】
有機ＥＬ層５２は、正孔及び電子を注入する機能、正孔及び電子を輸送する機能、正孔と電子の再結合により励起子を生成して赤色、緑色又は青色の何れかに発光する機能を有する広義の発光層である。つまり、画素Ｐｉ，ｊが赤である場合にはその画素Ｐｉ，ｊの有機ＥＬ層５２は赤色に発光し、画素Ｐｉ，ｊが緑である場合にはその画素Ｐｉ，ｊの有機ＥＬ層５２は緑色に発光し、画素Ｐｉ，ｊが青である場合にはその画素Ｐｉ，ｊの有機ＥＬ層５２は青色に発光する。
【００３８】
また、有機ＥＬ層５２は、電子的に中立な有機化合物であることが望ましく、これにより正孔及び電子が有機ＥＬ層５２でバランス良く注入及び輸送される。また、電子輸送性の物質が狭義の発光層に適宜混合されていても良いし、正孔輸送性の物質が狭義の発光層に適宜混合されても良いし、電子輸送性の物質及び正孔輸送性の物質が狭義の発光層に適宜混合されていても良い。
【００３９】
有機ＥＬ層５２上にカソード電極が形成されている。カソード電極は、全ての画素Ｐ１，１〜Ｐｍ，ｎに共通の層となる共通電極であっても良いし、画素電極として画素Ｐｉ，ｊごとにパターニングさせて、アノード電極を共通電極としても良い。カソード電極は、仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム若しくはバリウム又はこれらの少なくとも一種を含む合金若しくは混合物等で形成されている。また、カソード電極は、以上の各種材料の層が積層された積層構造となっていても良く、また、以上の各種材料の層上に例えばアルミニウム、クロム等といった高仕事関数で且つ低抵抗の材料が被覆された積層構造となっていても良い。また、カソード電極は、可視光に対して遮光性を有するとともに可視光に対して高い反射性を有することで、鏡面として作用するのが望ましいが、アノード電極を不透明電極の場合にはカソード電極を透明にすることで表示パネルとして利用することができる。
【００４０】
以上のように積層構造となる有機ＥＬ素子Ｅｉ，ｊでは、アノード電極５１とカソード電極との間に順バイアス電圧が印加されると、正孔がアノード電極５１から有機ＥＬ層５２へ注入され、電子がカソード電極から有機ＥＬ層５２に注入される。そして、有機ＥＬ層５２で正孔及び電子が輸送されて、有機ＥＬ層５２にて正孔及び電子が再結合することによって励起子が生成され、励起子が有機ＥＬ層５２内の蛍光体を励起して、有機ＥＬ層５２内にて光が発する。
【００４１】
有機ＥＬ素子Ｅｉ，ｊの発光輝度は、有機ＥＬ素子Ｅｉ，ｊに流れる電流のレベル（電流値）に依存し、電流レベルの増大にしたがって発光輝度が増大する。有機ＥＬ素子Ｅｉ，ｊの発光期間中に有機ＥＬ素子Ｅｉ，ｊの発光輝度を一定に保ったり、データドライバ３を流れる階調指定シンク電流に従った発光輝度にしたりするために、有機ＥＬ素子Ｅｉ，ｊの電流レベル（電流値）を制御する画素回路Ｄｉ．ｊが画素Ｐｉ，ｊごとに有機ＥＬ素子Ｅｉ，ｊの周囲に設けられている。
【００４２】
各画素回路Ｄｉ，ｊは、三つの薄膜トランジスタ（以下、トランジスタと記述する。）２１，２２，２３と、コンデンサ２４とを備える。
【００４３】
トランジスタ２１，２２，２３は、ゲート電極、ドレイン電極、ソース電極、半導体層、不純物半導体層、ゲート絶縁膜等から構成されたＭＯＳ型の電界効果トランジスタであり、特にアモルファスシリコンを半導体層としたａ−Ｓｉトランジスタであるが、ポリシリコンを半導体層としたｐ−Ｓｉトランジスタであってもよい。また、トランジスタ２１，２２，２３の構造は逆スタガ型であっても良いし、コプラナ型であっても良い。なお、ゲート電極、ドレイン電極、ソース電極、半導体層、不純物半導体層、ゲート絶縁膜等の組成はトランジスタ２１，２２，２３についてそれぞれ同じであり、トランジスタ２１，２２，２３は同一工程で同時に形成されるが、形状、大きさ、寸法、チャネル幅、チャネル長等はトランジスタ２１，２２，２３についてそれぞれ異なる。なお、以下では、トランジスタ２１，２２，２３の何れもがＮチャネル型の電界効果トランジスタであるとして説明する。
【００４４】
トランジスタ２２のゲート電極２２ｇは選択走査線Ｘｉに接続されている。トランジスタ２２のドレイン電極２２ｄは、トランジスタ２３のドレイン電極２３ｄに接続されているとともに、電源走査線Ｚｉに接続されている。トランジスタ２２のソース電極２２ｓは、コンタクトホール２５を介してトランジスタ２３のゲート電極２３ｇに接続されているとともに、コンデンサ２４の一方の電極に接続されている。
【００４５】
トランジスタ２３のソース電極２３ｓは、コンデンサ２４の他方の電極に接続されているとともにトランジスタ２１のドレイン電極２１ｄに接続されている。
【００４６】
トランジスタ２１のゲート電極２１ｇは選択走査線Ｘｉに接続されており、トランジスタ２１のソース電極２１ｓは信号線Ｙｊに接続されている。トランジスタ２３のソース電極２３ｓ、コンデンサ２４の他方の電極、ＴＦ２１のドレイン電極２１ｄは、有機ＥＬ素子Ｅｉ，ｊのアノード電極５１に接続されている。有機ＥＬ素子Ｅｉ，ｊのカソード電極の電位は、基準電位ＶＳＳであり、本実施形態では、有機ＥＬ素子Ｅｉ，ｊのカソード電極が接地されて基準電位ＶＳＳが０〔Ｖ〕となっている。
【００４７】
また、図１、図３に示すように、選択走査線Ｘ１〜Ｘｍは選択走査ドライバ５に接続されており、電源走査線Ｚ１〜Ｚｍは電源走査ドライバ６に接続されている。
【００４８】
選択走査ドライバ５はいわゆるシフトレジスタである。つまり、選択走査ドライバ５は、外部からのクロック信号に基づいて選択走査線Ｘ１から選択走査線Ｘｍへの順（走査線Ｘｍの次は走査線Ｘ１）に走査信号を順次出力することで、所定時間（詳細には後述するリセット期間ＴＲＥＳＥＴ）を空けて走査線Ｘ１〜Ｘｍを順次選択するものである。
【００４９】
詳細には図５に示すように、選択走査ドライバ５は、ハイレベルのオン電圧ＶＯＮ（例えば基準電位ＶＳＳより十分高い。）又はローレベルのオフ電圧ＶＯＦＦ（例えば基準電位ＶＳＳ以下である。）の何れかのレベルの電圧を選択走査線Ｘ１〜Ｘｍに個別に印加することによって、所定周期で各選択走査線Ｘｉを選択する。
【００５０】
即ち、選択走査線Ｘｉが選択される選択期間ＴＳＥでは、選択走査ドライバ５がオン電圧ＶＯＮのパルス信号を選択走査線Ｘｉに出力することにより、選択走査線Ｘｉに接続されたトランジスタ２１，２２（画素回路Ｄｉ，１〜Ｄｉ，ｎ全てのトランジスタ２１，２２である。）がオン状態になる。トランジスタ２１がオン状態になることによって信号線Ｙｊに流れる電流が画素回路Ｄｉ，ｊに流れ得るようになる。一方、選択期間ＴＳＥ以外の非選択期間ＴＮＳＥでは、オフ電圧ＶＯＦＦを走査線Ｘｉに印加することにより、トランジスタ２１，２２がオフ状態になる。トランジスタ２１がオフ状態になることで、信号線Ｙｊに流れる電流は画素回路Ｄｉ，ｊに流れ得ないようになる。
【００５１】
ここで、ＴＳＥ＋ＴＮＳＥ＝ＴＳＣで表される期間が一走査期間であり、選択走査線Ｘ１〜Ｘｍの選択期間ＴＳＥは互いに重ならない。また、ｉ行目の選択期間ＴＳＥから（ｉ＋１）行目の選択期間ＴＳＥまでは続いておらず、ｉ行目の選択期間ＴＳＥと（ｉ＋１）行目の選択期間ＴＳＥとの間には、選択期間ＴＳＥより短い期間ＴＲＥＳＥＴが存する。つまり、選択走査ドライバ５は、ｉ行目の選択走査線Ｘｉにオン電圧ＶＯＮのパルス信号を出力し終えてから期間ＴＲＥＳＥＴだけ経過したら、（ｉ＋１）行目の選択走査線Ｘｉ＋１にオン電圧ＶＯＮのパルス信号を出力する。これにより、ｉ行目の選択が終了してから期間ＴＲＥＳＥＴ経過後にｉ＋１行目が選択される。以下では、期間ＴＲＥＳＥＴをリセット期間と述べる。
【００５２】
なお、詳細については後述するが、選択走査線Ｘ１〜Ｘｍが選択されている各々の選択期間ＴＳＥの時に、データドライバ３が全ての出力端子ＯＴ１〜ＯＴｎへ階調指定シンク電流を流すことによって、全ての信号線Ｙ１〜Ｙｎに階調指定シンク電流が流れる。階調指定シンク電流とは、データドライバ３が信号線Ｙ１〜Ｙｎからそれぞれの出力端子ＯＴ１〜ＯＴｎへ流れる電流であり、画像データに従った輝度階調で発光するために各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎに流れる電流のレベルに等しい。
【００５３】
図１、図３に示すように、電源走査ドライバ６は、いわゆるシフトレジスタである。電源走査ドライバ６は、選択走査ドライバ５に同期して電源走査線Ｚ１〜Ｚｍを順次選択するものである。つまり、電源走査ドライバ６は、上述の外部からのクロック信号に基づいて電源走査線Ｚ１から電源走査線Ｚｍへの順（電源走査線Ｚｍの次は電源走査線Ｚ１）にパルス信号を、選択走査ドライバ５の同一行のオン電圧ＶＯＮのパルス信号に同期して順次出力することで、リセット期間ＴＲＥＳＥＴを空けて電源走査線Ｚ１〜Ｚｍを順次選択するものである。
【００５４】
詳細には図５に示すように、電源走査ドライバ６は、ローレベルのチャージ電圧ＶＣＨ（基準電位ＶＳＳと等電圧、又は基準電位ＶＳＳ未満である。）を所定周期で各電源走査線Ｚｉに印加する。即ち、各選択走査線Ｘｉが選択される選択期間ＴＳＥでは、電源走査ドライバ６がローレベルのチャージ電圧ＶＣＨを電源走査線Ｚｉに印加する。一方、非選択期間ＴＮＳＥでは、電源走査ドライバ６は、チャージ電圧ＶＣＨより高いハイレベルの電源電圧ＶＤＤを電源走査線Ｚｉに印加する。電源電圧ＶＤＤは基準電位ＶＳＳ及びリセット電位ＶＲより高く、トランジスタ２３がオン状態となっており、トランジスタ２１がオフ状態となっていれば、電源走査線Ｚｉから有機ＥＬ素子Ｅｉ，ｊへと電流が流れる。
【００５５】
電源電圧ＶＤＤについて説明する。図４は、Ｎチャネル型の電界効果トランジスタ２３の電流−電圧特性を表したグラフである。図４において、横軸はドレイン−ソース間の電圧レベル（電圧値）であり、縦軸はドレイン−ソース間の電流レベル（電流値）である。図中の線形領域（ソース−ドレイン間電圧レベルＶＤＳ＜ドレイン飽和閾電圧レベルＶＴＨ：ドレイン飽和閾電圧レベルＶＴＨはゲート−ソース間電圧レベルＶＧＳに従っている。）では、ゲート−ソース間電圧レベルＶＧＳが一定であると、ソース−ドレイン間電圧レベルＶＤＳが大きくなるにつれてソース−ドレイン間電流レベルＩＤＳが大きくなる。更に、図中の飽和領域（ソース−ドレイン間電圧レベルＶＤＳ≧ドレイン飽和閾電圧レベルＶＴＨ）、ゲート−ソース間電圧レベルＶＧＳが一定であると、ソース−ドレイン間電圧レベルＶＤＳが大きくなってもソース−ドレイン間電流レベルＩＤＳはほぼ一定となる。
【００５６】
また、図４において、ゲート−ソース間電圧レベルＶＧＳ０〜ＶＧＳＭＡＸは、ＶＧＳ０＝０＜ＶＧＳ１＜ＶＧＳ２＜ＶＧＳ３＜ＶＧＳ４＜ＶＧＳＭＡＸの関係となっている。つまり、図４から明らかなように、ドレイン−ソース間電圧レベルＶＤＳが一定の場合、ゲート−ソース間電圧レベルＶＧＳが大きくなるにつれて、線形領域、飽和領域のいずれであってもドレイン−ソース間電流レベルＩＤＳが大きくなる。更に、ゲート−ソース間電圧値ＶＧＳが大きくなるにつれて、ドレイン飽和閾電圧レベルＶＴＨが大きくなる。
【００５７】
以上のことから、線形領域では、ソース−ドレイン間電圧レベルＶＤＳがわずかに変わるとソース−ドレイン間電流レベルＩＤＳが変わってしまうが、飽和領域では、ゲート−ソース間電圧レベルＶＧＳが定まれば、ソース−ドレイン間電圧レベルＶＤＳに関わらずドレイン−ソース間電流レベルＩＤＳが一義的に定まる。
【００５８】
ここで、トランジスタ２３がゲート−ソース間最大電圧レベルＶＧＳＭＡＸであるときのドレイン−ソース間電流レベルＩＤＳは、最高輝度で発光する有機ＥＬ素子Ｅｉ，ｊのアノード電極５１とカソード電極との間に流れる電流レベルに設定されている。
また、トランジスタ２３のゲート−ソース間電圧レベルＶＧＳが最大レベルＶＧＳＭＡＸであっても、トランジスタ２３が飽和領域を維持するように、下記に示す条件式を満たしている。
ＶＤＤ−ＶＥ−ＶＳＳ≧ＶＴＨＭＡＸ
ここで、ＶＥは、有機ＥＬ素子Ｅｉ，ｊの発光寿命期間中に有機ＥＬ素子Ｅｉ，ｊの高抵抗化のために徐々に高くなる、最高輝度時の有機ＥＬ素子Ｅｉ，ｊに分圧される予想最大の電圧レベルであり、ＶＴＨＭＡＸは、ＶＧＳＭＡＸ時のトランジスタ２３のソース−ドレイン間の飽和閾電圧レベルである。以上の条件式を満たすように電源電圧ＶＤＤを定める。
【００５９】
図１、図３に示すように、信号線Ｙ１〜Ｙｎは電流電圧切替部７に接続されている。詳細には、電流電圧切替部７は、切替回路Ｓ１〜Ｓｎで構成されており、信号線Ｙ１〜Ｙｎが切替回路Ｓ１〜Ｓｎにそれぞれ接続されており、更にデータドライバ３の出力端子ＯＴ１〜ＯＴｎが切替回路Ｓ１〜Ｓｎにそれぞれ接続されている。切替回路Ｓ１〜Ｓｎに切替信号入力端子４０が接続されており、切替信号φが切替回路Ｓ１〜Ｓｎに入力される。また、切替回路Ｓ１〜Ｓｎにリセット電圧入力端子４１が接続されており、リセット電圧ＶＲが切替回路Ｓ１〜Ｓｎに印加される。
【００６０】
リセット電圧ＶＲは、選択期間ＴＳＥに各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎが最も明るい最高階調輝度ＬＭＡＸで発光するときに各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎに流れる最高階調駆動電流ＩＭＡＸに等しい電流値となる階調指定シンク電流によって信号線Ｙ１〜Ｙｎにチャージされる電荷にしたがって定常化される最高階調電圧Ｖｈｓｂより高い電圧に設定されている。リセット電圧ＶＲは、各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎが最も暗い最低階調輝度ＬＭＩＮ（ただし電流レベルが０Ａを越える）のときに各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎに流れる最低階調駆動電流ＩＭＩＮに等しい電流値となる階調指定シンク電流によって信号線Ｙ１〜Ｙｎにチャージされる電荷にしたがって定常化される最低階調電圧Ｖｌｓｂと、最高階調電圧Ｖｈｓｂと、の中間値となる中間電圧以上が望ましく、最低階調電圧Ｖｌｓｂと等しい値か或いは最低階調電圧Ｖｌｓｂ以上がさらに望ましい。
【００６１】
切替回路Ｓｊ（切替回路Ｓｊは、ｊ列目の信号線Ｙｊに接続されている。）は、データドライバ３の出力端子ＯＴｊからの信号に応じた電流を信号線Ｙｊに流させることと、リセット電圧入力端子４１から所定電圧レベルのリセット電圧ＶＲを信号線Ｙｊに出力することとの何れか一方に切り替えるものである。つまり、切替信号入力端子４０から切替回路Ｓｊへ入力する切替信号φがハイレベルの場合には、切替回路Ｓｊは出力端子ＯＴｊのシンク電流を遮断するとともにリセット電圧入力端子４１からのリセット電圧を信号線Ｙｊに出力する。一方、切替信号入力端子４０から切替回路Ｓｊへ入力する切替信号φがローレベルの場合には、切替回路Ｓｊは出力端子ＯＴｊと信号線Ｙｊとの間にシンク電流を流すとともにリセット電圧入力端子４１からのリセット電圧ＶＲを遮断する。
【００６２】
ここで、従来の電流シンク指定方式では、図６（ａ）に示すように、例えばｉ行目画素Ｐｉ，ｊを最高階調で発光するために、信号線Ｙｊに最大の電流レベル（電流値）のシンク電流をｉ行目の選択期間ＴＳＥの間に流したとすると、この電流レベルに見合った電荷をコンデンサ２４にチャージしたときの信号線Ｙｊにかかる最高階調電圧Ｖｈｓｂは、基準電位ＶＳＳやチャージ電圧ＶＣＨよりも相対的に十分低くなっている。そして次の（ｉ＋１）行目の画素Ｐｉ＋１，ｊをに最低階調輝度で発光させるために、信号線Ｙｊに最小の電流レベル（電流値）のシンク電流（ただし無電流ではない）を流そうとすると、この電流レベルに見合った電荷をコンデンサ２４にチャージしたときの信号線Ｙｊにかかる電圧をチャージ電圧ＶＣＨに近似する程度に高くさせなければならないが、信号線Ｙｊに流れる電流レベルが極小のために信号線Ｙｊが単位時間に変位する電位差が小さくなってしまうので、信号線Ｙｊの電位を最高階調電圧Ｖｈｓｂから最低階調電圧Ｖｌｓｂに定常化するまでに時間が掛かってしまう恐れがあり、また選択期間ＴＳＥが短く設定されていると最低階調電圧Ｖｌｓｂに達することなく電圧ＶＤＦの差が生じてしまい画素Ｐｉ＋１，ｊが正確な輝度で発光できなくなるが、本実施の形態では、図６（ｂ）に示すように、リセット期間ＴＲＥＳＥＴに、切替回路Ｓｊが信号線Ｙｊの電位を強制的に最高階調電圧Ｖｈｓｂよりも十分高いリセット電圧ＶＲに切替えてしまうので、選択期間ＴＳＥ中に、容量となる信号線Ｙｊに蓄積された電荷が迅速に移動するような電流が流れて信号線Ｙｊを速やかに高電位にすることが可能となる。
【００６３】
切替回路Ｓｊの一例について説明する。切替回路Ｓｊは、Ｐチャネル型の電界効果トランジスタであるトランジスタ３１と、Ｎチャネル型の電界効果トランジスタであるトランジスタ３２とから構成される。トランジスタ３１のゲート電極及びトランジスタ３２のゲート電極は、切替信号入力端子４０に接続されている。トランジスタ３１のソース電極は信号線Ｙｊに接続されており、トランジスタ３１のドレイン電極は出力端子ＯＴｊに接続されている。トランジスタ３２のドレイン電極は信号線Ｙｊに接続されており、トランジスタ３２のソース電極はリセット電圧入力端子４１に接続されている。この構成では、切替信号入力端子４０からの切替信号φがハイレベルの場合に、トランジスタ３２がオン状態になり、トランジスタ３１がオフ状態になる。一方、切替信号入力端子４０からの切替信号φがローレベルの場合に、トランジスタ３１がオン状態になり、トランジスタ３２がオフ状態になる。なお、トランジスタ３１をＰチャネル型としトランジスタ３２をＮチャネル型に設定して、切替信号φのハイ・ローを逆位相にして切替回路Ｓｊのスイッチングを切り替えてもよい。
【００６４】
ここで切替信号入力端子４０に入力される切替信号φの周期について説明する。図５に示すように、選択走査ドライバ５が選択走査線Ｘ１〜Ｘｍのうちの何れかに対してオン電圧ＶＯＮを印加している時に、切替信号入力端子４０に入力される切替信号φがローレベルである。一方、選択走査ドライバ５が全ての選択走査線Ｘ１〜Ｘｍにオフ電圧ＶＯＦＦを印加している時に（つまり１行目からｍ行目のうちの何れのリセット期間ＴＲＥＳＥＴでも）、切替信号入力端子４０に入力される切替信号φがハイレベルである。例えばｉ行目分のシンク電流による信号線Ｙ１〜Ｙｎの電圧をリセット電圧ＶＲにするリセット期間ＴＲＥＳＥＴは、ｉ行目の選択期間ＴＳＥの終了時刻ｔｉＲから次の（ｉ＋１）行目の選択期間ＴＳＥの開始時刻ｔｉ＋１までの間となる。つまり、切替信号入力端子４０に入力される切替信号φは、一走査期間ＴＳＣ中のｎ回のリセット期間ＴＲＥＳＥＴ毎にハイレベルになる信号である。なお、切替信号φは、上述の外部から入力されるクロック信号と同周波数であっても良い。
【００６５】
データドライバ３は、上述の外部からのクロック信号によって出力端子ＯＴ１〜ＯＴｎへ階調指定シンク電流（階調電流）を流すものである。切替信号入力端子４０に入力される切替信号φがローレベルの時、データドライバ３が全ての出力端子ＯＴ１〜ＯＴｎから階調指定シンク電流をパラで流し、切替信号入力端子４０に入力される切替信号φがハイレベルの時、データドライバ３がどの出力端子ＯＴ１〜ＯＴｎからも階調指定シンク電流を流さない。
【００６６】
従って、各行の選択期間ＴＳＥでは、階調指定シンク電流がそれぞれ信号線Ｙ１〜Ｙｎからそれぞれ出力端子ＯＴ１〜ＯＴｎへ流れる。一方、各行のリセット期間ＴＲＥＳＥＴでは、リセット電圧ＶＲが信号線Ｙ１〜Ｙｎに印加されて定常状態になる。
【００６７】
データドライバ３の階調指定シンク電流について詳細に説明すると、データドライバ３は、各行の選択期間ＴＳＥにおいて、チャージ電圧ＶＣＨを出力している各電源走査線Ｚ１〜Ｚｍからトランジスタ２３、トランジスタ２１、各信号線Ｙ１〜Ｙｎ、各切替回路Ｓ１〜Ｓｎを経てそれぞれの出力端子ＯＴ１〜ＯＴｎに向かう階調指定シンク電流を発生させるものである。階調指定シンク電流のレベルは画像データに従ったレベルである。つまり、階調指定シンク電流のレベルは、画像データに従った輝度階調で発光するために各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎに流れる電流のレベルに等しい。
【００６８】
次に、以上のように構成される有機ＥＬディスプレイ１の表示動作とその駆動方法について説明する。
【００６９】
図５に示すように、選択走査ドライバ５が、入力したクロック信号に基づいて、１行目の選択走査線Ｘ１からｍ行目の選択走査線Ｘｍへと順次ハイレベル（オン電圧ＶＯＮ）のパルス信号を出力する。同時に、電源走査ドライバ６が、入力したクロック信号に基づいて、１行目の電源走査線Ｚ１からｍ行目の電源走査線Ｚｍへと順次ローレベル（チャージ電圧ＶＣＨ）のパルス信号を出力する。また、各行の選択期間ＴＳＥ中に、データドライバ３が、クロック信号に基づいて、全ての出力端子ＯＴ１〜ＯＴｎからそれぞれの切替回路Ｓ１〜Ｓｎに階調指定シンク電流を出力する。
【００７０】
また、各行の選択期間ＴＳＥ中に切替信号入力端子４０に入力される切替信号φがローレベルなので、それぞれの切替回路Ｓ１〜Ｓｎのトランジスタ３１がオン状態になるとともに、トランジスタ３２がオフ状態になる。一方、各行のリセット期間ＴＲＥＳＥＴ中に切替信号入力端子に入力される切替信号φがハイレベルなので、それぞれの切替回路Ｓ１〜Ｓｎのトランジスタ３１がオフ状態になるとともに、トランジスタ３２がオン状態になる。つまり、各行の選択期間ＴＳＥでは、電流電圧切替部７は、各々の信号線Ｙ１〜Ｙｎとリセット電圧入力端子４１との間を遮断することで、画像データに従った輝度階調で発光するために各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎに流れる電流のレベルに等しい階調指定シンク電流を流そうとするとともに各々の信号線Ｙ１〜Ｙｎにリセット電圧ＶＲに印加しないように機能する。一方、各行のリセット期間ＴＲＥＳＥＴでは、電流電圧切替部７は、各々の信号線Ｙ１〜Ｙｎと出力端子ＯＴ１〜ＯＴｎを遮断するとともに、各々の信号線Ｙ１〜Ｙｎとリセット電圧入力端子４１を接続することで、各々の信号線Ｙ１〜Ｙｎの電位を迅速にリセット電圧ＶＲにするように機能する。
【００７１】
ここで、ハイレベルのパルス信号が選択走査線Ｘｉに出力されるタイミングは、ローレベルのパルス信号が電源走査線Ｚｉに出力されるタイミングにほぼ揃っており、ハイレベルのパルス信号とローレベルのパルス信号の時間的長さはほぼ同じであり、時刻ｔｉ〜時刻ｔｉＲの間（この期間がｉ行目の選択期間ＴＳＥである。）にパルス信号が出力されている。つまり、選択走査ドライバ５から出力されるオンレベルのパルス信号がシフトしていく周期は、電源走査ドライバ６から出力されるチャージ電圧ＶＣＨレベルのパルス信号がシフトしていく周期に同期している。また、オンレベルのパルス信号が選択走査線Ｘｉに出力されている時に、切替信号入力端子４０に入力される切替信号φがローレベルになっているから、トランジスタ３１がオン状態になる。
【００７２】
このように、選択期間ＴＳＥ中に電源走査線Ｚｉに出力される電圧は基準電位ＶＳＳ以下となるために、各有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎには階調指定シンク電流が流れることがないので階調に見合った電流レベルの階調指定シンク電流が信号線Ｙ１〜Ｙｎからデータドライバ３へ流れ、発光期間ＴＥＭにこれら階調指定シンク電流に等しい電流レベルの電流がトランジスタ２３及び各有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎに流れるようにコンデンサ２４に電荷がチャージされることが可能となる。これにより、１行目からｍ行目までのうち、選択走査ドライバ５からハイレベルのパルス信号が出力されている行が、所謂選択されている行であり、選択されている際中にその行の各画素が所定の階調で表示されるようにコンデンサ２４への階調電荷が更新される。
【００７３】
以上のように選択走査ドライバ５及び電源走査ドライバ６が１行目からｍ行目へと線順次にパルス信号をシフトしていくことによって、１行目の画素Ｐ１，１〜Ｐ１，ｎからｍ行目の画素Ｐｍ，１〜Ｐｍ，ｎへとデータドライバ３の階調指定シンク電流に基づいて順次更新されていく。このような線順次の走査が繰り返されることで、有機ＥＬ表示パネル２の表示部４で画像表示が為される。
【００７４】
ここで、一走査期間ＴＳＣにおける選択されたｉ行目の画素Ｐｉ，１〜Ｐｉ，ｎの更新、選択されたｉ行目の画素Ｐｉ，１〜Ｐｉ，ｎの階調表現について説明する。
【００７５】
ｉ行目の選択期間ＴＳＥでは、選択走査ドライバ５からｉ行目の選択走査線Ｘｉにハイレベルのパルス信号が出力されることで、選択走査線Ｘｉに接続された全ての画素回路Ｄｉ，１〜Ｄｉ，ｎのトランジスタ２１及びトランジスタ２２が選択期間ＴＳＥの間オン状態となる。更に、ｉ行目の選択期間ＴＳＥでは、電源走査ドライバ６からｉ行目の電源走査線Ｚｉに、基準電位ＶＳＳと同じ又はそれより低いチャージ電圧ＶＣＨとしてローレベルのパルス信号が印加される。そして、トランジスタ２２がオン状態となっているので、トランジスタ２３のゲート電極２３ｇにも電圧が印加され、トランジスタ２４がオン状態となる。
【００７６】
一方、ｉ行目の選択期間ＴＳＥ中に切替信号入力端子４０に入力される切替信号φがローレベルになっているから、全ての切替回路Ｓ１〜Ｓｎのトランジスタ３１がオン状態となっており、トランジスタ３２がオフ状態となっている。更に、ｉ行目の選択期間中にデータドライバ３に入力される画像データにしたがって、ｉ行目の全ての画素回路Ｄｉ，１〜Ｄｉ，ｎでは電源走査線Ｚｉ→トランジスタ２３→トランジスタ２１→トランジスタ３１→データドライバ３へと階調指定シンク電流が流れ、発光期間ＴＥＭにトランジスタ２３のソース−ドレイン間電流が階調指定シンク電流レベルになるようにコンデンサ２４に電荷がチャージされるようになる。このとき１列目からｎ列目の何れの列においても、階調指定シンク電流のレベルは発光期間ＴＥＭに各有機ＥＬ素子Ｅに流れる電流のレベルである。
【００７７】
ｉ行目の選択期間ＴＳＥ中に電源走査線Ｚｉ→トランジスタ２３→トランジスタ２１→信号線Ｙ→トランジスタ３１→データドライバ３へと一定レベルの階調指定シンク電流が流れることによって、ｉ行目の選択期間ＴＳＥ中に電源走査線Ｚｉ〜トランジスタ２３〜トランジスタ２１〜信号線Ｙ〜トランジスタ３１〜データドライバ３における電圧が定常状態になる。
【００７８】
つまり、トランジスタ２３に階調指定シンク電流が流れて電源走査線Ｚｉ〜トランジスタ２３〜トランジスタ２１〜信号線Ｙ〜トランジスタ３１〜データドライバ３における電圧が定常状態になることによって、トランジスタ２３に流れる階調指定シンク電流のレベルに従ったレベルの電圧がトランジスタ２３のゲート電極２３ｇとソース電極２３ｓとの間に印加され、トランジスタ２３のゲート電極２３ｇとソース電極２３ｓとの間の電圧のレベルに従った大きさの電荷がコンデンサ２４にチャージされる。換言すれば、ｉ行目の選択期間ＴＳＥにおいてｉ行目の各々の画素回路Ｄｉ，１〜Ｄｉ，ｎでは、トランジスタ２１及びトランジスタ２２が、信号線Ｙｊに流れる階調指定シンク電流をトランジスタ２３に流すように機能し、トランジスタ２３が、階調指定シンク電流レベルをゲート−ソース間電圧のレベルに変換するように機能し、コンデンサ２４が、変換されたゲート−ソース間電圧のレベルを保持するように機能する。
【００７９】
ここで、信号線Ｙｊの静電容量をｃとすると、電圧ｖで信号線Ｙｊに充電される電荷Ｑは、
Ｑ＝ｃｖ　…（１）
となり、
ｄＱ＝ｃ・ｄｖ　…（２）
となる。
【００８０】
なお、所定の画素Ｐｉ，ｊの階調指定シンク電流のレベルをＩｄａｔａとすると（Ｉｄａｔａは選択期間中ＴＳＥでは一定である。）、電源走査線Ｚｉ〜トランジスタ２３〜トランジスタ２１〜信号線Ｙｊ〜トランジスタ３１〜データドライバ３における電圧が定常状態になるまでの時間ｄｔは、以下の式が成立する。
ｄｔ＝ｄＱ／Ｉｄａｔａ　…（３）
ｄＱは時間ｄｔにおける信号線Ｙｊの電荷の変化量でもあり、電位差ｄｖにおける信号線Ｙｊの電荷の変化量でもある。以上に表されるように、Ｉｄａｔａが小さくなるに連れてｄｔが長くなり、ｄＱが大きくなるに連れてｄｔが長くなる。
【００８１】
以上のように、ｉ行目の選択期間ＴＳＥ中において、ｉ行目の画素回路Ｄｉ，１〜Ｄｉ，ｎのコンデンサ２４にチャージされる電荷の大きさが前回の一走査期間ＴＳＣから更新されるとともに、ｉ行目の画素回路Ｄｉ，１〜Ｄｉ，ｎのトランジスタ２３の電流レベルも前回の一走査期間ＴＳＣから更新される。
【００８２】
ここで、トランジスタ２３→トランジスタ２１→信号線Ｙｊまでの間の任意の点での電位は、経時変化するトランジスタ２１，２２，２３の内部抵抗等に因って変化してしまう。しかしながら、本実施形態では、トランジスタ２３→トランジスタ２１→信号線Ｙｊへと流れる階調指定シンク電流のレベルは、トランジスタ２１，２２，２３の内部抵抗が経時変化しても、トランジスタ２３→トランジスタ２１→信号線Ｙｊへと流れる階調指定シンク電流のレベルは所望通りとなる。
【００８３】
また、ｉ行目の選択期間ＴＳＥでは、ｉ行目の有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎのカソード電極は基準電位ＶＳＳであり、電源走査線Ｚｉは基準電位ＶＳＳと同じ又は基準電位ＶＳＳより低いチャージ電圧ＶＣＨであるため、ｉ行目の有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎには逆バイアス電圧が印加されるから、ｉ行目の有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎには電流が流れず、有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎは発光しない。そして信号線Ｙ１〜Ｙｎに流れる階調指定シンク電流により信号線Ｙ１〜Ｙｎはチャージ電圧ＶＣＨよりも低くなって定常化し、有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎに駆動電流を流すための各コンデンサ２４へのチャージは、各信号線Ｙ１〜Ｙｎからデータドライバ３に流す階調指定シンク電流で一義的に決まる。
【００８４】
続いて、ｉ行目の選択期間ＴＳＥの終了時刻ｔｉＲ（つまりｉ行目の非選択期間ＴＮＳＥの開始時刻）では、選択走査ドライバ５から選択走査線Ｘｉに出力されるハイレベルのパルス信号が終了し、電源走査ドライバ６から電源走査線Ｚｉに出力されるローレベルのパルス信号が終了する。つまり、この終了時刻ｔ２から次のｉ行目の選択期間ＴＳＥの開始時刻ｔ１までの非選択期間ＴＮＳＥでは、ｉ行目の画素回路Ｄｉ，１〜Ｄｉ，ｎのトランジスタ２１のゲート電極２１ｇ及びトランジスタ２２のゲート電極２２ｇに対してオフ電圧ＶＯＦＦが選択走査ドライバ５によって印加されるとともに、電源電圧ＶＤＤが電源走査ドライバ６によって電源走査線Ｚｉに印加される。
【００８５】
このため、ｉ行目の非選択期間ＴＮＳＥでは、ｉ行目の画素回路Ｄｉ，１〜Ｄｉ，ｎのトランジスタ２１がオフ状態になり、電源走査線Ｚｉから信号線Ｙ１〜Ｙｎへ流れる階調指定シンク電流を遮断する。更に、ｉ行目の非選択期間ＴＮＳＥでは、ｉ行目の画素回路Ｄｉ，１〜Ｄｉ，ｎに何れにおいても、トランジスタ２２がオフ状態になっても、直前のｉ行目の選択期間ＴＳＥにおいてコンデンサ２４にチャージされた電荷がトランジスタ２２によって閉じ込められ、トランジスタ２３はオン状態を維持し続ける。つまり、ｉ行目の画素回路Ｄｉ，１〜Ｄｉ，ｎの何れにおいても、非選択期間ＴＮＳＥと直前の選択期間ＴＳＥとではトランジスタ２３のゲート−ソース間電圧レベルＶＧＳが等しい。
【００８６】
そのため、ｉ行目の非選択期間ＴＮＳＥでも、ｉ行目の画素回路Ｄｉ，１〜Ｄｉ，ｎのトランジスタ２３は、直前の選択期間ＴＳＥにおける階調指定シンク電流レベルと同レベルの電流を流し続ける。そして、ｉ行目の非選択期間ＴＮＳＥでは、ｉ行目の有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎのカソード電極が基準電位ＶＳＳである上、電源走査線Ｚｉが基準電位ＶＳＳより高い電源電圧ＶＤＤであるため、ｉ行目の有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎには順バイアス電圧が印加されるから、ｉ行目の有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎに駆動電流がトランジスタ２３の作用によって流れて、有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎは発光する。これにより、有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎの発光輝度が更新される。
【００８７】
つまり、非選択期間ＴＳＥにおいて各々の画素回路Ｄｉ，１〜Ｄｉ，ｎでは、トランジスタ２１が、信号線Ｙｊに流れる階調指定シンク電流をトランジスタ２３に流れないように信号線Ｙｊとトランジスタ２３との間を電気的に遮断するように機能し、トランジスタ２１及びトランジスタ２２が、選択期間ＴＳＥにおいてトランジスタ２３のソース−ドレイン間に流れた階調指定シンク電流にしたがってチャージされたコンデンサ２４の電荷を閉じ込めることによって、トランジスタ２３のゲート−ソース間電圧のレベルを保持するように機能し、コンデンサ２４は、トランジスタ２３が、保持されたゲート−ソース間電圧レベルに応じたレベルの駆動電流を有機ＥＬ素子Ｅｉ，ｊに流すように機能する。
【００８８】
ここで、画素回路Ｄｉ，１〜Ｄｉ，ｎの各トランジスタ２３のソース−ドレイン間では、図４に示す飽和領域になるような電圧が印加されているために各トランジスタ２３のソース−ドレイン間を流れる電流ＩＤＳは、各トランジスタ２３のゲート−ソース間電圧のレベルで一義的に決まる。この電流ＩＤＳの電流レベルは有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎに流れる駆動電流のレベルと等しくなり、各トランジスタ２３のゲート−ソース間電圧のレベルは階調指定シンク電流にしたがってチャージされたコンデンサ２４の電荷によって確定しているので、駆動電流のレベルは直前のｉ行目の選択期間ＴＳＥにおける画素回路Ｄｉ，１〜Ｄｉ，ｎのトランジスタ２３の各々に流れる階調指定シンク電流のレベルと同じである。ｉ行目の発光期間ＴＥＭ（非選択期間ＴＮＳＥ）の間中、このようなレベルの駆動電流が有機ＥＬ素子Ｅｉ，１〜有機ＥＬ素子Ｅｉ，ｎに流れ、有機ＥＬ素子Ｅｉ，１〜有機ＥＬ素子Ｅｉ，ｎそれぞれの駆動電流レベルに従った輝度階調で発光する。上述したように、ｉ行目の選択期間ＴＳＥでは、ｉ行目の画素回路Ｄｉ，１〜Ｄｉ，ｎのトランジスタ２３の電流レベルは所望通りとなるから、有機ＥＬ素子Ｅｉ，１〜有機ＥＬ素子Ｅｉ，ｎそれぞれの駆動電流レベルも所望通りになり、有機ＥＬ素子Ｅｉ，１〜有機ＥＬ素子Ｅｉ，ｎそれぞれは所望の階調輝度で発光する。
【００８９】
アクティブマトリクス駆動有機ＥＬディスプレイに電流指定方式を適用した場合、各有機ＥＬ素子に単位時間当たりに流れる電流レベル（電流値）は小さくし且つ非選択期間中にその電流レベルに応じた電圧を保持するため保持用容量に迅速に充電しなければならない。
【００９０】
ここで最高階調輝度Ｌｈｓｂ、最低階調輝度Ｌｌｓｂ（ただし微小電流は流れている）で発光するために有機ＥＬ素子に流す電流、つまり非選択期間に保持用容量に充電するために信号線Ｙｊに流す電流をそれぞれ、Ｉｈｓｂ、Ｉｌｓｂとすると、
Ｉｈｓｂ＞Ｉｌｓｂ　　…（４）
となり、このような電流Ｉｈｓｂ、Ｉｌｓｂを定常状態とするための信号線Ｙｊにかかる電圧Ｖｈｓｂ、Ｖｌｓｂは、シンク電流階調指定方式のために、
Ｖｌｓｂ＞Ｖｈｓｂ　　…（５）
となる。
【００９１】
最低輝度から最高輝度に変調するために蓄積される電荷量Ｑ１は、
Ｑ１＝ｃ（Ｖｌｓｂ−Ｖｈｓｂ）　…（６）
となり、この電荷量Ｑ１を蓄積されるために信号線Ｙｊに流れる電流は最高輝度のためのＩｈｓｂとなる。
【００９２】
ところで図６（ａ）に示すような従来のシンク電流階調指定方式では、最高階調輝度Ｌｈｓｂから最低階調輝度Ｌｌｓｂに変調するために蓄積される電荷量Ｑ２は電荷量Ｑ１の絶対値に等しいが、このとき信号線Ｙｊに流れる電流はＩｌｓｂとなる。つまり流れる電流Ｉｌｓｂが極小なために定常状態の電圧Ｖｌｓｂとなるまでに時間が掛かってしまい高速応答できないため、特に動画のように画像データが変わりやすい画像をなめらかに表示することが困難になってしまう。さらに有機ＥＬ素子の無発光無電流状態の電流Ｉｎｅ（＝０Ａ）と設定し、ある信号線が発光状態の電流から無発光無電流状態の電流Ｉｎｅに変調すると、信号線に電流自体が流れず直前の発光状態の電荷を保持したままになり正常に表示することが困難になってしまう。
【００９３】
本実施の形態では、ｉ行目の選択期間ＴＳＥが終了する時刻ｔｉＲから（ｉ＋１）行目の選択期間ＴＳＥが開始する時刻ｔｉ＋１までの間、つまり、（ｉ＋１）行目のリセット期間ＴＲＥＳＥＴでは、切替信号入力端子４０に入力される切替信号φがハイレベルであるから、トランジスタ３１がオフ状態になり、トランジスタ３２がオン状態になる。従って、図６（ｂ）に示すように、（ｉ＋１）行目のリセット期間ＴＲＥＳＥＴでは、何れの信号線Ｙ１〜Ｙｎにも階調指定シンク電流が流れないが、リセット電圧ＶＲが全ての信号線Ｙ１〜Ｙｎに印加される。
【００９４】
リセット電圧ＶＲは、選択期間ＴＳＥに各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎが最も明るい最高階調輝度ＬＭＡＸで発光するときに各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎに流れる最高階調駆動電流ＩＭＡＸに等しい電流値となる階調指定シンク電流によって信号線Ｙ１〜Ｙｎにチャージされる電荷にしたがって定常化される最高階調電圧Ｖｈｓｂより高い電圧に設定され、望ましくは、各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎが最も暗い最低階調輝度ＬＭＩＮ（ただし電流レベルが０Ａを越える）のときに各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎに流れる最低階調駆動電流ＩＭＩＮに等しい電流値となる階調指定シンク電流によって信号線Ｙ１〜Ｙｎにチャージされる電荷にしたがって定常化される最低階調電圧Ｖｌｓｂと、最高階調電圧Ｖｈｓｂと、の中間値となる中間電圧以上に設定され、さらに望ましくは、最低階調電圧Ｖｌｓｂと等しい値か或いは最低階調電圧Ｖｌｓｂ以上に設定されている。
【００９５】
このようにリセット電圧ＶＲは、少なくとも最高階調電圧Ｖｈｓｂより高いので、リセット期間ＴＲＥＳＥＴに信号線Ｙ１〜Ｙｎを流れる電流レベルは最低階調輝度Ｌｌｓｂを発光させるための階調指定シンク電流レベルよりも十分大きく、その上、（ｉ＋１）行目のリセット期間ＴＲＥＳＥＴでは、どの行の選択期間ＴＳＥでもないから全ての画素回路Ｄ１，１〜Ｄｍ，ｎのトランジスタ２１がオフ状態となっていて信号線Ｙ１〜Ｙｎ以外の容量にチャージを印加する必要がない。従って、迅速に信号線Ｙ１〜Ｙｎの寄生容量に電荷がチャージされ、信号線Ｙ１〜Ｙｎの電位が速やかにリセット電圧ＶＲで定常化される。
【００９６】
そして、（ｉ＋１）行目の選択期間ＴＳＥが開始すると、ｉ行目の場合と同様に、（ｉ＋１）行目の選択走査線Ｘｉ＋１及び電源走査線Ｖｉ＋１がそれぞれ選択走査ドライバ５及び電源走査ドライバ６によって選択されることによって、更にトランジスタ３１がオン状態となることによって、それぞれの列において電源走査線Ｚｉ＋１→トランジスタ２３→トランジスタ２１→信号線Ｙ→トランジスタ３１→データドライバ３へと階調指定シンク電流が流れる。その後、（ｉ＋１）行目の非選択期間ＴＮＳＥとなって、ｉ行目の場合と同様に（ｉ＋１）行目の有機ＥＬ素子Ｅｉ＋１，１〜有機ＥＬ素子Ｅｉ＋１，ｎがそれぞれの駆動電流レベルに従った輝度階調で発光する。
【００９７】
ここで、（ｉ＋１）行目の選択期間ＴＳＥ中に電源走査線Ｚｉ＋１〜トランジスタ２３〜トランジスタ２１〜トランジスタ３１〜データドライバ３における電圧が階調指定シンク電流によって定常状態になるまでの時間ｄｔは、上式（１）〜（３）で表される。もしｉ行目の選択期間ＴＳＥに信号線Ｙ１〜Ｙｎに流れる階調指定シンク電流レベルが大きく、且つ（ｉ＋１）行目の選択期間ＴＳＥに信号線Ｙ１〜Ｙｎに流れる階調指定シンク電流のレベルが小さいと、信号線Ｙ１〜Ｙｎが（ｉ＋１）行目の階調指定シンク電流になるための電圧を定常化させようとすると、上式（１）〜（３）で表せるようにｄｔが長くなってしまい、ｄｔが選択期間ＴＳＥより大きくなってしまう恐れがある。従って、もし上述のように（ｉ＋１）行目の選択期間ＴＳＥに階調指定シンク電流のレベルが小さいと、図６（ａ）に示すように、コンデンサ２４に印加される電圧、トランジスタ２３に印加される電圧等が定常状態になる前に、（ｉ＋１）行目の選択期間ＴＳＥが終了してしまい、（ｉ＋１）行目の非選択期間ＴＮＳＥで（ｉ＋１）行目の有機ＥＬ素子Ｅｉ＋１，１〜有機ＥＬ素子Ｅｉ＋１，ｎの駆動電流のレベルが階調指定シンク電流のレベルと異なる恐れがある。
【００９８】
しかしながら、本実施の形態では、（ｉ＋１）行目の選択期間ＴＳＥの直前にリセット期間ＴＲＥＳＥＴを設定し、信号線Ｙ１〜Ｙｎに最低輝度を発光するときの階調指定シンク電流レベルよりも迅速に電荷が放電されるような電流が流れるリセット電圧ＶＲが印加されて、速やかに信号線Ｙ１〜Ｙｎの電位が上がる。特にリセット電圧ＶＲが最低階調電圧Ｖｌｓｂと等しい値かその近傍の値に設定されていると、（ｉ＋１）行目の選択期間ＴＳＥに最低階調輝度Ｌｌｓｂのための最低階調電流Ｉｌｓｂのように低い輝度の電流を信号線Ｙ１〜Ｙｎに流した場合であっても、上式（１）〜（３）に表すように、リセット期間ＴＲＥＳＥＴ時の信号線Ｙ１〜Ｙｎの電荷と、（ｉ＋１）行目の選択期間ＴＳＥにおける信号線Ｙ１〜Ｙｎの電荷と、の変化量を最小限に抑えることができる。
【００９９】
従って、（ｉ＋１）行目の階調指定シンク電流が最低階調輝度Ｌｌｓｂのための最低階調電流Ｉｌｓｂであっても、信号線Ｙ１〜Ｙｎが（ｉ＋１）行目の選択期間ＴＳＥ内に最低階調電圧Ｖｌｓｂで定常状態になり、選択期間ＴＳＥ内に階調指定シンク電流レベルにしたがった電荷をコンデンサ２４にチャージすることができ、速やかに画素の輝度階調を更新することができる。
【０１００】
同一画素Ｐｉ，ｊにおいて、前の一走査期間ＴＳＣ（あるいは前の一発光期間ＴＥＭ）で高い階調輝度になるようにコンデンサ２４が大きい電荷量でチャージされている状態にあって、次の一走査期間ＴＳＣで低い階調輝度に更新するためにコンデンサ２４の電荷量を小さくする場合、つまり大きい階調指定シンク電流で制御された高階調低電圧から、微小階調指定シンク電流で制御された低階調高電圧に変位する場合に、直前に信号線Ｙ１〜Ｙｎにリセット電圧ＶＲによる電流を流すことで信号線Ｙ１〜Ｙｎの電荷を、低階調高電圧側にシフトさせているので、信号線線Ｙ１〜Ｙｎとコンデンサ２４を１つのコンデンサとみなすと、このコンデンサの電荷量を、選択期間ＴＳＥの前に、低い階調側に近づけることができることになる。すなわち所望の階調指定シンク電流の電流レベルが小さくても階調指定シンク電流に従った電荷を速やかに各コンデンサ２４にチャージできるようにコンデンサ２４及び信号線Ｙ１〜Ｙｎの電圧を迅速に定常化することが可能となる。
【０１０１】
従って、（ｉ＋１）行目の選択期間ＴＳＥ中における画素Ｐｉ＋１，１〜Ｐｉ＋１，ｎの各コンデンサ２４の一方の極の電圧及び信号線Ｙ１〜Ｙｎの電圧が、階調指定シンク電流レベルに依存することなく迅速に定常状態となるから、どのような階調であっても、発光期間ＴＥＭ（非選択期間ＴＮＳＥ）における駆動電流のレベルが直前の選択期間ＴＳＥの指定電流のレベルが同じになり、有機ＥＬ素子Ｅｉ＋１，１〜有機ＥＬ素子Ｅｉ＋１，ｎが所望の発光輝度で発光する。換言すれば、各々の行の選択期間ＴＳＥを長くせずとも、有機ＥＬ素子Ｅｉ，ｊが所望通りの輝度で発光するから、表示画面がちらついて見えたりせず、有機ＥＬディスプレイ１の表示品質を高くすることができる。
【０１０２】
〔第二の実施の形態〕
図７は、第一実施形態の有機ＥＬディスプレイ１とは別の形態の有機ＥＬディスプレイ１０１を示す図面である。図７に示すように、有機ＥＬディスプレイ１０１は、基本構成として、アクティブマトリクス駆動方式によりカラー表示を行う有機ＥＬ表示パネル１０２と、シフトレジスタ１０３とを備える。
【０１０３】
有機ＥＬ表示パネル１０２は、透明基板８と、画像が実質的に表示される表示部４と、表示部４の周辺に設けられた選択走査ドライバ５、電源走査ドライバ６及び電流電圧変換部１０７とを基本構成としており、これらの回路４〜６，１０７が透明基板８上に形成されている。表示部４、選択走査ドライバ５、電源走査ドライバ６及び透明基板８は、第一実施形態の有機ＥＬディスプレイ１の場合と同様である。従って、第二実施形態の有機ＥＬ表示ディスプレイ１０１の場合でも、選択走査ドライバ５による電圧印加タイミング、電源走査ドライバ６による電圧印加タイミング、画素Ｐ１，１〜Ｐｍ，ｎの更新、画素Ｐ１，１〜Ｐｍ，ｎノ階調表現は第一実施形態の有機ＥＬディスプレイ１の場合と同様である。
【０１０４】
電流電圧変換部１０７では、列ごとにトランジスタ３１及びトランジスタ３２で構成された切替回路Ｓｊ〜Ｓｎが設けられており、加えて、カレントミラー回路Ｍ１〜Ｍｎ並びにカレントミラー回路Ｍ１〜Ｍｎを制御するトランジスタＵ１〜Ｕｎ及びトランジスタＷ１〜Ｗｎが設けられている。電流電圧変換部１０７の一端にそれぞれ信号線Ｙ１〜Ｙｎが接続されており、他端はシフトレジスタ１０３に接続されている。
【０１０５】
カレントミラー回路Ｍｊは、コンデンサ３０と、二つのＭＯＳ型のトランジスタ６１，６２とから構成されている。トランジスタ６１、６２、トランジスタ３１、３２、トランジスタＵ１〜Ｕｎ及びトランジスタＷ１〜Ｗｎは、ＭＯＳ型の電界効果薄膜トランジスタであり、特にアモルファスシリコンを半導体層としたａ−Ｓｉトランジスタであるが、ポリシリコンを半導体層としたｐ−Ｓｉトランジスタであってもよい。また、トランジスタ３１、トランジスタ３２，トランジスタＵ１〜Ｕｎ及びトランジスタＷ１〜Ｗｎの構造は、逆スタガ型であっても良いし、コプラナ型であっても良い。なお、以下では、トランジスタ６１、６２、トランジスタ３２、トランジスタＵ１〜Ｕｎ及びトランジスタＷ１〜ＷｎがＮチャネル型の電界効果トランジスタであり、トランジスタ３１がＰチャネル型の電界効果トランジスタとして説明する。
【０１０６】
また、トランジスタ６１のチャネル長とトランジスタ６２のチャネル長は同じであり、トランジスタ６１のチャネル幅はトランジスタ６２のチャネル幅より長い。つまり、トランジスタ６２のチャネル抵抗は、トランジスタ６１のチャネル抵抗より高く、例えば、トランジスタ６２のチャネル抵抗はトランジスタ６１のチャネル抵抗の１０倍である。なお、トランジスタ６２のチャネル抵抗がトランジスタ６１のチャネル抵抗より高ければ、トランジスタ６１とトランジスタ６２のチャネル長が同じでなくても良い。
【０１０７】
各々の列について説明すると、カレントミラー回路Ｍｊは、トランジスタ６１のドレイン電極がトランジスタＷｊのソース電極に接続されており、トランジスタ６１及びトランジスタ６２のゲート電極がトランジスタＵｊのソース電極に接続されているとともに、コンデンサ３０の一方の極に接続され、トランジスタ６２のドレイン電極がトランジスタ３１のソース電極に接続され、トランジスタ６１のソース電極及びトランジスタ６２のソース電極は互いに接続されているとともに、コンデンサ３０の他方の極に接続され、且つ一定レベルである低電位ＶＣＣの低電圧入力端子４２に接続されている。低電圧入力端子４２の電位ＶＣＣとしては、基準電位ＶＳＳより低く、更にチャージ電圧ＶＣＨより低く、例えば、−２０〔Ｖ〕である。
【０１０８】
ｊ列目では、トランジスタ３１のドレイン電極及びトランジスタ３２のドレイン電極はともに信号線Ｙｊに接続され、トランジスタ３１のゲート電極及びトランジスタ３２のゲート電極はともに切替信号入力端子４０に接続されている。そして、各列のトランジスタ３２のソース電極はリセット電圧入力端子４１に接続されている。
【０１０９】
トランジスタＵｊのゲート電極とトランジスタＷｊのゲート電極は、互いに接続されているとともに、シフトレジスタ１０３の出力端子Ｒｊに接続されている。トランジスタＵｊのドレイン電極とトランジスタＷｊのドレイン電極は、互いに接続されているとともに、共通の階調信号入力端子１７０に接続されている。
【０１１０】
シフトレジスタ１０３は、外部からのクロック信号に基づいて、パルス信号をシフトしていき、出力端子Ｒ１から出力端子Ｒｎの順（出力端子Ｒｎの次は出力端子Ｒ１）にオンレベルのパルス信号を順次出力し、これにより、カレントミラー回路Ｍ１〜Ｍｎを順次選択するものである。シフトレジスタ１０３の一シフト周期は、選択走査ドライバ５や電源走査ドライバ６の一シフト周期よりも短く、選択走査ドライバ５や電源走査ドライバ６がｉ行目から（ｉ＋１）行目にパルス信号をシフトする間に、シフトレジスタ１０３は一行分のパルス信号を出力端子Ｒ１から出力端子Ｒｎへ順にシフトしていき、ｎ回のオンレベルのパルス信号を出力する。
【０１１１】
階調信号入力端子１７０からは、外部のデータドライバの階調信号が出力され、この階調信号をシフトレジスタ１０３のパルス信号によって順次選択するカレントミラー回路Ｍ１〜Ｍｎが階調に応じた電流値の階調指定シンク電流を流すように設定されている。階調指定シンク電流により選択期間ＴＳＥに有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎの輝度階調に応じた電流をトランジスタ２３のソース−ドレイン間及び信号線Ｙ１〜Ｙｎに流させることにより非選択期間ＴＮＳＥ（発光期間ＴＥＭ）にトランジスタ２３のソース−ドレイン間及び有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎに輝度階調に応じた電流を流れる。階調指定シンク電流は、アナログ信号でもデジタル信号であってもよく、シフトレジスタ１０３の出力端子Ｒ１〜Ｒｎからのオンレベルのパルス信号が入力されるタイミングでそれぞれトランジスタＵ１〜Ｕｎのドレイン電極並びにトランジスタＷ１〜Ｗｎのドレイン電極に入力される。階調指定シンク電流の一行分の周期は、選択走査ドライバ５や電源走査ドライバ６の一シフト周期よりも短く、選択走査ドライバ５や電源走査ドライバ６がｉ行目から（ｉ＋１）行目にパルス信号をシフトする間に、ｎ回の階調指定シンク電流が入力される。
【０１１２】
切替信号入力端子４０には、外部から切替信号φが入力される。切替信号φの周期は、選択走査ドライバ５や電源走査ドライバ６の一シフト周期と同じであり、トランジスタ３１のオンレベルの切替信号φが入力されるタイミングは、選択走査ドライバ５や電源走査ドライバ６がトランジスタ２１，２２のオンレベルのパルス信号を出力している時である。従って、選択走査ドライバ５や電源走査ドライバ６が１行目からｍ行目までにシフトする間に、切替信号φのオンレベル電圧がｍ回入力される。
【０１１３】
階調信号が階調信号入力端子１７０から出力されることによって、トランジスタ６１のドレイン電極及びゲート電極に電圧が印加されて、トランジスタ６１のドレイン−ソース間に電流が流れる。このとき、トランジスタ６２のドレイン−ソース間にも電流が流れる。ここで、トランジスタ６２のチャネル抵抗がトランジスタ６１のチャネル抵抗より高い上、トランジスタ６２のゲート電極とトランジスタ６１のゲート電極の電圧レベルが同じであるため、トランジスタ６２のドレイン−ソース間の電流レベルは、トランジスタ６１のドレイン−ソース間の電流レベルより小さい。具体的には、トランジスタ６２のドレイン−ソース間の電流レベルは、実質的に、トランジスタ６１のチャネル抵抗に対するトランジスタ６２のチャネル抵抗の比率にトランジスタ６１のドレイン−ソース間の電流レベルを乗じた値となり、トランジスタ６２のドレイン−ソース間の電流レベルは、トランジスタ６１のドレイン−ソース間の電流レベルより低い。このためトランジスタ６２に流れる微小の階調指定シンク電流を容易に階調制御することができる。以下、トランジスタ６１のチャネル抵抗に対するトランジスタ６２のチャネル抵抗の比率を、電流減少率と述べる。
【０１１４】
次に、以上のように構成される有機ＥＬディスプレイ１０１の動作について説明する。第一実施形態の場合と同様に、図５に示すように、選択走査ドライバ５及び電源走査ドライバ６が１行目からｍ行目へと線順次にパルス信号をシフトしていく。
【０１１５】
一方、図８に示すように、（ｉ−１）行目の選択期間ＴＳＥの終わりからｉ行目の選択期間ＴＳＥの始めの間、つまりリセット期間ＴＲＥＳＥＴに、シフトレジスタ１０３は、トランジスタＵ１〜Ｕｎ及びトランジスタＷ１〜Ｗｎのオンレベルのパルス信号を出力端子Ｒ１から出力端子Ｒｎへとパルス信号をシフトする。シフトレジスタ１０３がパルス信号をシフトしている間、切替信号入力端子４０の切替信号φの電圧レベルはトランジスタ３１のオフレベルであるとともにトランジスタ３２のオンレベルのハイレベルＨに維持されている。このため、リセット期間ＴＲＥＳＥＴでは、信号線Ｙ１〜Ｙｎでは速やかにリセット電圧入力端子４１からのリセット電圧ＶＲに変位している。
【０１１６】
ここで、シフトレジスタ１０３が出力端子Ｒｊにオンレベルのパルス信号を出力しているとき、階調信号入力端子１７０からｉ行ｊ列目の階調輝度用を示したレベルの階調信号が入力される。この時、ｊ列目のトランジスタＵｊ及びトランジスタＷｊがオン状態となっているので、ｉ行ｊ列目の階調輝度用を示した電流レベルの階調信号がカレントミラー回路Ｍｊに入力され、トランジスタ６１及びトランジスタ６２がオン状態となり、階調信号の電流レベルに従った大きさの電荷がコンデンサ３０にチャージされる。つまり、トランジスタＵｊ及びトランジスタＷｊは、ｊ列目の選択時に階調信号をカレントミラー回路Ｍｊに取り込むように機能する。
【０１１７】
トランジスタ６１がオン状態となることによって、カレントミラー回路Ｍｊでは階調信号入力端子１７０→トランジスタ６１→低電圧入力端子４２へと電流が流れるようになる。階調信号入力端子１７０→トランジスタ６１→低電圧入力端子４２へと流れる電流のレベルは階調信号の電流レベルに従っている。
【０１１８】
この時、切替信号入力端子４０のレベルがトランジスタ３１のオフレベルであるから、ｊ列目のトランジスタ３１がオフ状態であり、カレントミラー回路Ｍｊと信号線Ｙｊとに流れる階調指定シンク電流が流れないようになっている。
【０１１９】
続いて、シフトレジスタ１０３が出力端子Ｒｊ＋１にパルス信号を出力しているとき、ｉ行（ｊ＋１）列目の階調輝度用を示した電流レベルの階調信号が入力され、ｊ列目の場合と同様に、階調信号の電流レベルに従った大きさの電荷が（ｊ＋１）列目のコンデンサ３０にチャージされる。この時、ｊ列目のトランジスタＵｊ，Ｗｊがオフ状態になっても、ｊ列目のコンデンサ３０にチャージされた電荷がトランジスタＵｊによって閉じ込められるから、ｊ列目のトランジスタ６１及びトランジスタ６２はオン状態を維持し続ける。つまり、トランジスタＵｊは、ｊ列目の選択時に階調信号の電流のレベルに従ったゲート電圧レベルをｊ列目の非選択時でも保持するように機能する。
【０１２０】
以上のように、シフトレジスタ１０３がパルス信号をシフトしていくことによって、階調信号の電流レベルに従った大きさの電荷が１列目のコンデンサ３０からｎ列目とコンデンサ３０へと順次チャージされていく。
【０１２１】
そして、ｎ列目のコンデンサ３０へのチャージが終了したら、シフトレジスタ１０３のシフトは一旦終了し、切替信号入力端子４０の切替信号φがハイレベルからオフレベルに切り替わり、全てのトランジスタ３１が同時にオン状態になるとともに全てのトランジスタ３２がオフ状態になる。この時、全ての列のコンデンサ３０に電荷がチャージされているから、トランジスタ６１，６２はオン状態である。そして、この時はｉ行目の選択期間であるから、ｉ行目の全ての画素回路Ｄｉ，１〜Ｄｉ，ｎでは電源走査線Ｚｉ→トランジスタ２３→トランジスタ２１→信号線Ｙ１〜Ｙｎ→トランジスタ６２→低電圧入力端子４２へと階調指定シンク電流が流れるようになる。このとき、１列目からｎ列目の何れの列においても、カレントミラー回路Ｍｊの機能によって、電源走査線Ｚｉ→トランジスタ２３→トランジスタ２１→信号線Ｙ１〜Ｙｎ→トランジスタ６２→低電圧入力端子４２の向きに流れる階調指定シンク電流のレベルは、階調信号入力端子１７０→トランジスタ６１→低電圧入力端子４２の向きに流れる先ほどの電流のレベルにカレントミラー回路Ｍｊの電流減少率を乗じたものとなる。
【０１２２】
信号線Ｙ１〜Ｙｎの中のいずれかにおいて、前の行の選択期間ＴＳＥで高い輝度の比較的大きい階調指定シンク電流を流したために信号線Ｙ１〜Ｙｎの配線容量に電荷が蓄積されて電位が低くなった場合、その次の選択期間ＴＳＥで流れる階調指定シンク電流のレベルが小さくても、その直前のリセット期間ＴＲＥＳＥＴに印加されたリセット電圧ＶＲにより配線電位が高くなっているので、信号線Ｙ１〜Ｙｎの電位を迅速に階調シンク電流に応じた電位に定常化することが可能となる。
【０１２３】
続いて、選択走査ドライバ５及び電源走査ドライバ６のパルス信号が（ｉ＋１）行目にシフトし、ｉ行目の非選択期間ＴＳＥとなって、第一実施形態の場合と同様にｉ行目の有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎの階調輝度が更新される。
【０１２４】
そして、切替信号入力端子４０がハイレベルになり、同様にシフトレジスタ１０３が一列目からｎ列目へとパルス信号をシフトしていくことを繰り返すことによって、（ｉ＋１）行目の有機ＥＬ素子Ｅｉ＋１，１〜Ｅｉ＋１，ｎの階調輝度を更新するために、一列目からｎ列目のコンデンサ３０に電荷が順次チャージされていく。
【０１２５】
第二の実施の形態では、カレントミラー回路Ｍｊが表示部４の外に設けられているから、画素毎に設けるトランジスタの数を必要最小限に抑えることができ、画素の開口率の低下を抑えることができる。また、カレントミラー回路Ｍｊが設けられているため、階調信号入力端子１７０等において周囲のノイズや寄生容量等により階調信号が本来出力すべき電流レベルに対して多少ズレていても、信号線Ｙｊの階調指定シンク電流レベルのズレは、電流減少率に則って小さく抑えられ、ひいては有機ＥＬ素子Ｅの輝度階調のズレを抑えることができる。
【０１２６】
また上記各実施の形態では、切替回路Ｓ１〜ＳｎがＮチャネルトランジスタ及びＰチャネルトランジスタのＣＭＯＳ構造であったが、図９に示すように、ともにカレントミラー回路Ｍ１〜Ｍｎと同じチャネル型トランジスタにして、電流電圧変換部１０７のトランジスタを単チャネル型トランジスタのみにすることが可能である。このようにすることで電流電圧変換部１０７の製造工程を簡易にすることが可能である。
【０１２７】
さらに、電流電圧変換部１０７のトランジスタのチャネル型を表示部４内のトランジスタ２１〜２３と同じチャネル型にすることで電流電圧変換部１０７内のトランジスタと表示部４内のトランジスタ２１〜２３を一括して形成することも可能である。なお、仮に電流電圧変換部１０７内に部分的に表示部４のトランジスタ２１〜２３と同一のチャネル型のトランジスタがあれば同時に形成することが可能であることはいうまでもない。
【０１２８】
図９に示す有機ＥＬディスプレイ２０１では、切替回路Ｓ１〜Ｓｎが、それぞれ切替信号φが入力される切替信号入力端子４０に接続されたＮチャネル型トランジスタ１３２及び切替信号φの反転信号である切替信号¬φ（¬は論理否定）が入力される切替信号入力端子４３に接続されたＮチャネル型トランジスタ１３１で構成される。
【０１２９】
トランジスタ１３１は、図１０に示すように、切替信号¬φにより選択期間ＴＳＥにオン状態になって電源走査線Ｚ１〜Ｚｍ、トランジスタ２３、トランジスタ２１、信号線Ｙ１〜Ｙｎ、トランジスタ６２、低電圧入力端子４２へと微小の階調指定シンク電流を流すスイッチとして機能し、リセット期間ＴＲＥＳＥＴにオフ状態となる。トランジスタ１３２は、切替信号φにより選択期間ＴＳＥにオフ状態になり、リセット期間ＴＲＥＳＥＴにオン状態となって、信号線Ｙ１〜Ｙｎにリセット電圧ＶＲを印加するスイッチとして機能する。また図１に示す切替回路Ｓ１〜Ｓｎにおいても、互いに同一チャネル型のトランジスタ１３１、１３２を採用し、切替信号入力端子４３に各トランジスタ１３１を接続し、切替信号入力端子４０に各トランジスタ１３２を接続させても同様の効果を得ることができる。
【０１３０】
なお、本発明は、上記各実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
例えば、上記有機ＥＬディスプレイ１では、画素Ｐｉ，ｊから引き抜かれたシンク電流のレベルによって階調輝度を画素Ｐｉ，ｊに指定している。しかしながら、逆に信号線Ｙｊから画素Ｐｉ，ｊへ電流を流し、この電流のレベルにしたがった階調輝度で画素Ｐｉ，ｊを発光させるようなアクティブマトリクス駆動方式の有機ＥＬディスプレイの場合でも良い。
【０１３１】
この場合も、切替回路が、各々の行の選択期間中にデータドライバの指定電流を信号線に流し、それぞれの選択期間の間のリセット期間中に一定レベルの定電圧を信号線に印加するが、輝度階調が高いほど信号線電圧が高く且つ信号線電流が大きく、輝度階調が低いほど信号線電圧が低く且つ信号線電流が小さい。したがって図６（ｂ）での電圧ＶＲ、Ｖｌｓｂ、Ｖｈｓｂを上下に反転するような電位関係となり、リセット電圧ＶＲは、選択期間ＴＳＥに各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎが最も明るい最高階調輝度ＬＭＡＸで発光するときに各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎに流れる最高階調駆動電流ＩＭＡＸに等しい電流値となる階調指定シンク電流によって信号線Ｙ１〜Ｙｎにチャージされる電荷にしたがって定常化される最高階調電圧Ｖｈｓｂより少なくとも低い電圧に設定され、望ましくは、各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎが最も暗い最低階調輝度ＬＭＩＮ（ただし電流レベルが０Ａを越える）のときに各有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎに流れる最低階調駆動電流ＩＭＩＮに等しい電流値となる階調指定シンク電流によって信号線Ｙ１〜Ｙｎにチャージされる電荷にしたがって定常化される最低階調電圧Ｖｌｓｂと、最高階調電圧Ｖｈｓｂと、の中間値となる中間電圧以下であり、さらに望ましくは最低階調電圧Ｖｌｓｂと等しい値か或いは最低階調電圧Ｖｌｓｂ以下である。
【０１３２】
更にこの場合、画素Ｐｉ，ｊの回路は適宜変更しても良いが、走査線が選択されている時に信号線に流れる指定電流を画素回路に流すことで指定電流のレベルを電圧レベルに変換し、走査線が選択されていない時に信号線に流れる指定電流を遮断し、走査線が選択されていない時に変換された電圧レベルを保持するとともに、保持された電圧レベルに従ったレベルの駆動電流を有機ＥＬ素子に流す画素回路を、それぞれの有機ＥＬ素子の周囲に設けることが望ましい。
【０１３３】
また、例えば、上記実施の形態では発光素子として有機ＥＬ素子を用いているが、逆バイアス電圧が印加された場合には電流が流れないとともに順バイアス電圧が印加された場合には電流が流れるような発光素子であって、流れる電流の大きさに従った輝度で発光する発光素子であっても良い。発光素子として、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）素子等でも良い。
【０１３４】
【発明の効果】
本発明によれば、所定の行の画素が選択されている時に、各々の信号線には階調電流が流れるが、前の行の画素のために信号線に流れる階調電流により定常化される電圧と、次の行の画素のために信号線に流す階調電流により定常化されるべき電圧との差が大きく、且つ当該次の画素のための階調電流の電流値が小さいときであっても、当該次の行の前に信号線にリセット電圧を印加することで迅速に信号線を当該次の行のための階調電流にしたがった電圧に定常化することができる。
従って、次の走査線が選択された後に、発光素子に流れる駆動電流のレベルは、指定電流のレベルと同じになり、発光素子が所望通りの輝度で発光する。つまり、各々の走査線が選択されている期間を長くせずとも、発光素子が所望通りの輝度で発光するから、表示画面がちらついて見えたりせず、表示装置の表示品質が高い。
【図面の簡単な説明】
【図１】図１は、本発明が適用された有機ＥＬディスプレイの具体的な態様を示したブロック図である。
【図２】図２は、図１の有機ＥＬディスプレイの画素を示した平面図である。
【図３】図３は、図１の有機ＥＬディスプレイの画素の等価回路を示した図面である。
【図４】図４は、Ｎチャネル型の電界効果トランジスタの電流−電圧特性を示した図面である。
【図５】図５は、図１の有機ＥＬディスプレイにおける信号のレベルを示したタイミングチャートである。
【図６】図６（ａ）は従来の電流指定型の有機ＥＬディスプレイにおいて信号線に印加された電圧の変移を示す図面であり、図６（ｂ）は本発明の有機ＥＬディスプレイにおいて信号線に印加された電圧の変移を示す図面である。
【図７】図７は、本発明が適用された他の有機ＥＬディスプレイの具体的な態様を示したブロック図である。
【図８】図８は、図７の有機ＥＬディスプレイにおける信号のレベルを示したタイミングチャートである。
【図９】図９は、本発明が適用された他の有機ＥＬディスプレイの具体的な態様を示したブロック図である。
【図１０】図１０は、図９の有機ＥＬディスプレイにおける信号のレベルを示したタイミングチャートである。
【図１１】図１１は、従来の液晶ディスプレイの画素の等価回路を示した図面である。
【図１２】図１２は、従来の電圧指定型の有機ＥＬディスプレイの画素の等価回路を示した図面である。
【符号の説明】
１　　　有機ＥＬディスプレイ（表示装置）
３　　　データドライバ
５　　　選択走査ドライバ
６　　　電源走査ドライバ
７，１０７　　　電流電圧切替部（リセット手段）
２１，２２　　　トランジスタ（階調電流制御スイッチ手段）
２３　　　トランジスタ（駆動電流スイッチ手段）
３１，１３１　　　トランジスタ（階調電流用トランジスタ）
３２，１３２　　　トランジスタ（リセット電圧用トランジスタ）
６１，６２　　　トランジスタ
２４　　　コンデンサ（電圧保持手段）
４１　　　リセット電圧入力端子
１０１　　　シフトレジスタ
Ｅ１，１〜Ｅｍ，ｎ　　　有機ＥＬ素子（発光素子）
Ｍ１〜Ｍｎ　　　カレントミラー回路
Ｓ１〜Ｓｎ　　　切替回路
Ｕ１〜Ｕｎ，Ｗ１〜Ｗｎ　　　トランジスタ（階調信号スイッチ手段）
Ｙ１〜Ｙｎ　　　信号線
Ｘ１〜Ｘｍ　　　選択走査線
Ｚ１〜Ｚｍ　　　電源走査線
Ｐ１，１〜Ｐｍ，ｎ　　　画素
Ｄ１，１〜Ｄｍ，ｎ　　　画素回路
【図１】
2004021219.tif 000003
【図２】
2004021219.tif 000004
【図３】
2004021219.tif 000005
【図４】
2004021219.tif 000006
【図５】
2004021219.tif 000007
【図６】
2004021219.tif 000008
【図７】
2004021219.tif 000009
【図８】
2004021219.tif 000010
【図９】
2004021219.tif 000011
【図１０】
2004021219.tif 000012
【図１１】
2004021219.tif 000013
【図１２】
2004021219.tif 000014