(57)【要約】【課題】ピンチオフ電圧のバラツキや半導体基板のダメージに起因する素子特性の劣化をなくし、電荷転送電極間の距離を微細化した２相駆動型電荷結合素子を形成するのに好適な半導体装置の構造及びその製造方法を提供する。【解決手段】半導体基板上に複数の半導体層が形成され、半導体層表面にショットキー電極を形成する際、少なくともＩｎＧａＰ層　又はＩｎＡｌＧａＰ層からなる上層半導体層と、上層半導体層直下にＧａＡｓ層又はＡｌＧａＡｓ層からなる下層半導体層が形成された半導体基板を用意する。上層半導体層にショットキー接触する第１の金属からなる第１の電極を形成した後、上層半導体層に第２の金属からなる第２の電極を形成する。その後、加熱処理を行い、第２の金属を上層半導体層表面から上層半導体層に侵入させ、下層半導体層でほぼ停止させてショットキー電極を形成する。【選択図】　図１
2004047854.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に複数の半導体層を備え、該半導体層表面にショットキー電極を備えた半導体装置において、
前記半導体層は、少なくともＩｎＧａＰ層　又はＩｎＡｌＧａＰ層からなる上層半導体層と、該上層半導体層直下にＧａＡｓ層又はＡｌＧａＡｓ層からなる下層半導体層とを含み、
前記ショットキー電極は、前記上層半導体層にショットキー接触する第１の金属からなる第１の電極と、前記上層半導体層表面から該上層半導体層への侵入が、前記下層半導体層で略停止し、前記下層半導体層にショットキー接触する第２の金属からなる第２の電極とからなることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記上層半導体層に接触する前記第１の電極は、Ａｌ、Ｍｏ、又はＷを含む化合物の少なくとも一つからなり、前記第２の電極がＴｉからなることを特徴とする半導体装置。
【請求項３】
請求項１または２いずれか記載の半導体装置において、前記第１及び第２の電極を一の電荷転送電極とし、複数の前記電荷転送電極を挟んで配置された電荷注入電極及び電荷取出電極と、前記第１及び第２の電極に一のクロック電圧を印加する手段とを備えたことを特徴とする半導体装置。
【請求項４】
半導体基板上に複数の半導体層が形成され、該半導体層表面にショットキー電極を形成する半導体装置の製造方法において、
少なくともＩｎＧａＰ層　又はＩｎＡｌＧａＰ層からなる上層半導体層と、該上層半導体層直下にＧａＡｓ層又はＡｌＧａＡｓ層からなる下層半導体層が形成された半導体基板を用意する工程と、
前記上層半導体層にショットキー接触する第１の金属からなる第１の電極を形成する工程と、
前記上層半導体層に第２の金属からなる第２の電極を形成した後、加熱処理を行い、前記第２の金属を前記上層半導体層表面から該上層半導体層に侵入させ、前記下層半導体層で略停止させてショットキー接触を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記上層半導体層にオーミック接触する電荷注入電極及び電荷取出電極を形成する工程と、
該電荷注入電極及び電荷取出電極間に、複数の前記第１の電極を形成した後、前記半導体基板の法線方向となす角度θが、０°＜θ＜９０°を満たす条件で、電荷注入電極側から前記第２の金属を蒸着し、前記第２の電極を形成する工程と、
前記第２の金属を前記上層半導体層表面から該上層半導体層に侵入させ、前記下層半導体層で略停止させてショットキー接触を形成する加熱処理を行う工程と、
前記第１及び第２の電極で構成される電荷転送電極に一のクロック電圧を印加する手段を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項６】
請求項４または５いずれか記載の半導体装置の製造方法において、
少なくとも前記上層半導体層に接触する前記第１の電極は、Ａｌ、Ｍｏ、又はＷを含む化合物の少なくとも一つからなる金属で形成され、少なくとも前記下層半導体層にショットキー接触する前記第２の電極がＴｉで形成されていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特にヘテロ接合電界効果トランジスタや電荷結合素子等に使用される半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
以下、２相駆動型電荷結合素子を例にとり説明する。従来の２相駆動型電荷結合素子は、次のように形成される。まず、ＧａＡｓ半絶縁性基板１上に、厚さ５００ｎｍのノンドープＧａＡｓバッファ層２と、Ｓｉを１×１０１６ａｔｏｍ・ｃｍ−３の濃度で添加した厚さ８００ｎｍのｎ型ＧａＡｓ層３とをエピタキシャル成長させた半導体基板を用意する。次に、電荷注入電極、電荷取出電極の形成予定領域のｎ型ＧａＡｓ層３に、接触抵抗を下げるため、加速電圧１８０ＫｅＶ、ドーズ量４×１０１３ａｔｏｍ・ｃｍ−２でＳｉイオンを注入し、不純物濃度の高いｎ型ＧａＡｓオーミックコンタクト領域４を形成する。その後、ｎ型ＧａＡｓオーミックコンタクト領域４上に、ＡｕＧｅ（３５ｎｍ）／Ｎｉ（２０ｎｍ）／Ａｕ（３００ｎｍ）の金属膜の積層構造からなる電荷注入電極５及び電荷取出電極６を形成する。その後、電荷転送電極の一部を構成するＴｉ（１００ｎｍ）／Ｐｔ（５０ｎｍ）／Ａｕ（３００ｎｍ）の金属膜からなる第１のショットキー電極７を、電荷注入電極５と電荷取出電極６の間に、リフトオフ法によりゲート長１μｍ、電極間隔１μｍの寸法で形成する。
【０００３】
次に第１のショットキー電極７をエッチングマスクとして使用し、ｎ型ＧａＡｓ層３を例えばＢＣｌ３ガスを用いたドライエッチングにより、所定の深さ（約５０ｎｍ）までエッチングする。ここでエッチング深さは、後工程で形成する電荷転送電極の第２のショットキー電極８の電位ポテンシャルが、先に形成した第１のショットキー電極７の電位ポテンシャルと十分な電位差が生じる深さに適宜設定すればよい。
【０００４】
次に、Ｔｉ（５０ｎｍ）／Ｐｔ（２５ｎｍ）／Ａｕ（１５０ｎｍ）の金属膜をリフトオフ法により、図２に示すように、エッチングされたｎ型ＧａＡｓ層３表面に、第２のショットキー電極８が形成される。この第２のショットキー電極８は、先に形成した第１のショットキー電極７の一部と重なり合うように１μｍ幅で形成される。その結果、第１のショットキー電極７と隣接する第２のショットキー電極８の電極間隔が約０．５μｍ、第２のショットキー電極のゲート長が約０．５μｍの電荷転送電極を形成することができる。このように２相駆動型電荷結合素子の電荷転送電極は、エッチングされないｎ型ＧａＡｓ層３に接触する第１のショットキー電極７（ＳＧ：ストレージゲート部）とエッチングされたｎ型ＧａＡｓ層３に接触する第２のショットキー電極８（ＶＧ：バーチャルゲート部）によって構成される構造となっている。
【０００５】
このような構造の電荷結合素子では、第１のショットキー電極７に較べて第２のショットキー電極８のピンチオフ電圧が小さく設定されており、次のようにして電荷を転送する。例えば、図４（ａ）に示す構造の電荷転送電極に、図３に示すクロック電圧φ１、φ２を印加すると、時間ｔ＝ｔ１では図４（ｂ）に示すようなポテンシャル状態となり、時間ｔ＝ｔ２になるとショットキー電極（ＳＧ）下の電子は、隣接するショットキー電極（ＳＧ）下へ転送されていく。その結果、電荷注入電極から注入された電荷を電荷取出電極から取出すことができる（図４（ｃ））。
【０００６】
【発明が解決しようとする課題】
上記のような２相駆動型電荷結合素子では、ピンチオフ電圧はｎ型ＧａＡｓ層３のエッチング深さによって決まる。具体的には、ドライエッチングを行う際、エッチング時間を制御することによって、エッチング深さの制御を行っている。しかし、エッチング時間によるエッチング深さの制御は、エッチング速度が半導体基板の表面状態に依存して変化するため、再現性が悪いという問題点があった。また、ドライエッチングは半導体基板にプラズマによるダメージを残し、このダメージに起因して素子特性が劣化するという問題点があった。
【０００７】
また、電荷結合素子ではその転送効率や高速動作特性は電荷転送電極間の距離を微細化するほど向上させることができる。しかし、図２で説明した従来の２相駆動型電荷結合素子では、第１のショットキー電極７（ＳＧ）と第２のショットキー電極８（ＶＧ）との間の距離は、リフトオフ法で用いるレジストパターン寸法によって微細化が制約され、電荷転送効率の向上が制限されるという問題があった。
【０００８】
本発明は上記問題点を解消し、ピンチオフ電圧のバラツキや半導体基板のダメージに起因する素子特性の劣化をなくし、電荷転送電極間の距離を微細化した２相駆動型電荷結合素子を形成するのに好適な半導体装置の構造及びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため請求項１に係る発明は、半導体基板上に複数の半導体層を備え、該半導体層表面にショットキー電極を備えた半導体装置において、前記半導体層は、少なくともＩｎＧａＰ層　又はＩｎＡｌＧａＰ層からなる上層半導体層と、該上層半導体層直下にＧａＡｓ層又はＡｌＧａＡｓ層からなる下層半導体層とを含み、前記ショットキー電極は、前記上層半導体層にショットキー接触する第１の金属からなる第１の電極と、前記上層半導体層表面から該上層半導体層への侵入が、前記下層半導体層で略停止し、前記下層半導体層にショットキー接触する第２の金属からなる第２の電極とからなることを特徴とするものである。
【００１０】
請求項２に係る発明は、請求項１記載の半導体装置において、前記上層半導体層に接触する前記第１の電極は、Ａｌ、Ｍｏ、又はＷを含む化合物の少なくとも一つからなり、前記第２の電極がＴｉからなることを特徴とするものである。
【００１１】
請求項３に係る発明は、請求項１または２いずれか記載の半導体装置において、前記第１及び第２の電極を一の電荷転送電極とし、複数の前記電荷転送電極を挟んで配置された電荷注入電極及び電荷取出電極と、前記第１及び第２の電極に一のクロック電圧を印加する手段とを備えたことを特徴とするものである。
【００１２】
請求項４に係る発明は、半導体基板上に複数の半導体層が形成され、該半導体層表面にショットキー電極を形成する半導体装置の製造方法において、少なくともＩｎＧａＰ層　又はＩｎＡｌＧａＰ層からなる上層半導体層と、該上層半導体層直下にＧａＡｓ層又はＡｌＧａＡｓ層からなる下層半導体層が形成された半導体基板を用意する工程と、前記上層半導体層にショットキー接触する第１の金属からなる第１の電極を形成する工程と、前記上層半導体層に第２の金属からなる第２の電極を形成した後、加熱処理を行い、前記第２の金属を前記上層半導体層表面から該上層半導体層に侵入させ、前記下層半導体層で略停止させてショットキー接触を形成する工程とを備えたことを特徴とするものである。
【００１３】
請求項５に係る発明は、請求項４記載の半導体装置の製造方法において、前記上層半導体層にオーミック接触する電荷注入電極及び電荷取出電極を形成する工程と、該電荷注入電極及び電荷取出電極間に、複数の前記第１の電極を形成した後、半導体基板の法線方向となす角度θが、０°＜θ＜９０°を満たす条件で、電荷注入電極側から前記第２の金属を蒸着し、前記第２の電極を形成する工程と、前記第２の金属を前記上層半導体層表面から該上層半導体層に侵入させ、前記下層半導体層で略停止させてショットキー接触を形成する加熱処理を行う工程と、前記第１及び第２の電極で構成される電荷転送電極に一のクロック電圧を印加する手段を形成する工程とを含むことを特徴とするものである。
【００１４】
請求項６に係る発明は、請求項４または５いずれか記載の半導体装置の製造方法において、少なくとも前記上層半導体層に接触する前記第１の電極は、Ａｌ、Ｍｏ、又はＷを含む化合物の少なくとも一つからなる金属で形成され、少なくとも前記下層半導体層にショットキー接触する前記第２の電極がＴｉで形成されていることを特徴とするものである。
【００１５】
【発明の実施の形態】
以下本発明の実施の形態について、２相駆動型電荷結合素子を例にとり、製造工程に従い説明する。まず、半絶縁性ＧａＡｓ基板上１上に、厚さ５００ｎｍのノンドープＧａＡｓバッファ層２と、厚さ１５ｎｍのノンドープＩｎ０．２Ｇａ０．８Ａｓチャンネル層９と、Ｓｉ濃度が１×１０１８ａｔｏｍ・ｃｍ−３で厚さ２０ｎｍのｎ型Ａｌ０．２２　Ｇａ０．７８Ａｓキャリア供給層１０と、厚さ３０ｎｍのノンドープＡｌ０．２２　Ｇａ０．７８Ａｓ第２ゲート形成層１１（下層半導体層）と、厚さ１０ｎｍのアンドープＩｎ０．５Ｇａ０．５Ｐ第１ゲート形成層１２（上層半導体層）と、Ｓｉ濃度が５×１０１８ａｔｏｍ・ｃｍ−３のｎ型ＧａＡｓオーミックコンタクト層１３を順次結晶成長させる（図１（ａ））。
【００１６】
次に、電荷結合素子形成予定領域外に、Ｂ＋を加速電圧１７０ｋｅＶ、ドーズ量１×１０１２ａｔｏｍ・ｃｍ−２でイオン注入することにより、素子間分離を行う（図示せず）。電荷結合素子形成予定領域にＡｕＧｅ（３５ｎｍ）／Ｎｉ（２０ｎｍ）／Ａｕ（３００ｎｍ）からなるオーミック電極を、ｎ型ＧａＡｓオーミックコンタクト層１３上にリフトオフ法によって形成し、４００℃で１分間熱処理を行い、電荷注入電極５及び電荷取出電極６を形成する。
【００１７】
電荷注入電極５および電荷取出電極６表面をレジスト膜１４にて覆った後、ゲート電極形成部のｎ型ＧａＡｓオーミックコンタクト層１３をクエン酸と過酸化水素水との混合液を用いて選択エッチング除去し、ノンドープＩｎ０．５Ｇａ０．５Ｐ第１ゲート形成層１２を露出させる（図１（ｂ））。
【００１８】
次に、レジスト膜１４を除去した後、ノンドープＩｎ０．５Ｇａ０．５Ｐ第１ゲート形成層１２上に半導体基板側よりＡｌ（１００ｎｍ）／Ｐｔ（５０ｎｍ）／Ａｕ（３００ｎｍ）からなる第１のショットキー電極１５をリフトオフ法によってゲート長１μｍ、電極間隔１μｍに形成する（図１（ｃ））。
【００１９】
電荷転送電極形成予定領域以外を被覆するようにレジスト膜を所定の形状にパターンニングし、続いてＴｉ（１００ｎｍ）／Ｐｔ（５０ｎｍ）／Ａｕ（３００ｎｍ）の金属膜をノンドープＩｎ０．５Ｇａ０．５Ｐ第１ゲート形成層１２の法線方向に対して、電荷注入電極側に角度３６度の方向から斜め蒸着し、第１のショットキー電極１５（ＳＧ）による自己整合とリフトオフ法を用いて、第２のショットキー電極１６（ＶＧ）を形成する（図１（ｅ））。なお、第１のショットキー電極１５（ＳＧ）と第２のショットキー電極１６（ＶＧ）との間隔は、第１のショットキー電極１５（ＳＧ）の形状及び蒸着角度θにより任意に変えることができる。本実施例では、第１のショットキー電極１５（ＳＧ）との間隔が０．２μｍの第２のショットキー電極１６（ＶＧ）を形成している。
【００２０】
また、本実施形態の２相駆動型電荷結合素子では電荷転送に方向性を持たせるため、第１のショットキー電極１５（ＳＧ）と第２のショットキー電極１６（ＶＧ）との間にピンチオフ電圧差を形成する必要がある。そこで、第２のショットキー電極１６（ＶＧ）のＴｉをノンドープＩｎ０．５Ｇａ０．５Ｐ第１ゲート形成層１２へ侵入させてピンチオフ電圧差を形成するため、半導体基板を３８０℃で約１時間熱処理する。Ｔｉの基板積層方向への反応はノンドープＡｌ０．２２　Ｇａ０．７８Ａｓ第２ゲート形成層１１上でほぼ停止し、安定したショットキー界面が形成されるため、ピンチオフ電圧のバラツキの少ない２相駆動型電荷結合素子の作製が可能になる（図１（ｆ））。なお、第２のショットキー電極１６（ＶＧ）のＴｉをノンドープＩｎ０．５Ｇａ０．５Ｐ第１ゲート形成層１２へ侵入させる熱処理の温度は、２５０℃乃至４５０℃であれば所望の効果が得られる。
【００２１】
第１のショットキー電極１５（ＳＧ）に用いたＡｌは、上記熱処理ではノンドープＩｎ０．５Ｇａ０．５Ｐ第１ゲート形成層１２と反応しないため、第１のショットキー電極１５（ＳＧ）と第２のショットキー電極１６（ＶＧ）との間にピンチオフ電圧差が形成される。本実施形態では、第１のショットキー電極１５（ＳＧ）としてＡｌを用いたが、Ａｌの代わりにＭｏやＷＳｉ等のタングステンの化合物の少なくとも１つからなる電極材料を用いても良い。
【００２２】
本実施形態では、第１ゲート形成層としてＩｎ０．５Ｇａ０．５Ｐを用いたが、これに限定されるものではなく、Ｉｎ０．５Ｇａ０．５Ｐの代わりに、ＩｎｘＧａ１−ｘＰ（０．３≦ｘ≦０．７）を用いることもできる。ここで組成比ｘは、臨界膜厚が１０ｎｍ以上となり、ゲート形成層の形成工程やＴｉ浸入部の形成工程において、制御性よく形成でき好適である。また、ＩｎｘＧａ１−ｘＰの代わりに、Ｉｎｙ（ＡｌｚＧａ１−ｚ）１−ｙＰ（０＜ｙ≦１）を用いることができる。この場合、０＜ｚ≦０．３の範囲が実用的である。
【００２３】
また、第２ゲート形成層としてノンドープＡｌ０．２２　Ｇａ０．７８Ａｓ層を用いたが、このＡｌｘｘＧａ１−ｘｘＡｓ層の組成比ｘｘは、０＜ｘｘ＜０．８５であればよい。このＡｌｘｘＧａ１−ｘｘＡｓ層の代わりにノンドープＧａＡｓ層等を用いてもよい。
【００２４】
また、キャリア供給層としてｎ型Ａｌ０．２２　Ｇａ０．７８Ａｓ層を用いたが、このｎ型ＡｌｙｙｙＧａ１−ｙｙｙＡｓ層の組成比ｙｙｙは、０＜ｙｙｙ＜０．３０であればよい。また、このｎ型ＡｌｙｙｙＧａ１−ｙｙｙＡｓ層の代わりにｎ型ＩｎｙｙＧａ１−ｙｙＰ層やｎ型ＧａＡｓ層等を用いてもよい。ｎ型ＩｎｙｙＧａ１−ｙｙＰ層の組成比ｙｙは、０．３≦ｙｙ≦０．７であればよい。また、チャンネル層９としてノンドープＩｎＧａＡｓ層を用いたが、この代わりにノンドープＧａＡｓ層等を用いてもよい。さらに、本実施形態では、ｎ型ＡｌＧａＡｓ／ノンドープＩｎＧａＡｓの二次元電子ガスを有する半導体基板を用いたが、ｎ型ＧａＡｓチャンネル層等を用いても良い。
【００２５】
なお、本発明は電荷結合素子に限定されるものではなく、半導体基板上にショットキー電極を形成する半導体装置について適用することが可能であることは言うまでもない。
【００２６】
【発明の効果】
以上説明したように、第２の金属（Ｔｉ）と第１ゲート形成層（ＩｎＧａＰ層）との固相反応は、第２ゲート形成層（ＩｎＧａＰ層直下のＡｌＧａＡｓ層）で停止するため、熱的に安定で、ピンチオフ電圧のバラツキの少ない半導体装置の作製が可能になる。
【００２７】
特に電荷結合素子の電荷転送電極を形成する場合、自己整合的に電荷転送電極を形成することができ、フォトリソグラフィーによる微細化寸法の制約がなく、電極間の距離を微細化することができ、転送効率や高速動作特性の優れた電荷結合素子の作製が可能となった。また、本発明ではリフトオフ法により電荷転送電極を形成するため、ドライエッチングによる半導体基板表面のダメージに伴う素子特性劣化が無く、特性の優れた電荷結合素子を作製することができる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明する図である。
【図２】従来の電荷結合素子を説明する図である。
【図３】２相駆動型電荷結合素子に印加されるクロック電圧図である。
【図４】２相駆動型電荷結合素子の原理を説明する図である。
【符号の説明】
１　　ＧａＡｓ半絶縁性基板
２　　ノンドープＧａＡｓバッファ層
３　　ｎ型ＧａＡｓ層
４　　ｎ型ＧａＡｓオーミックコンタクト領域
５　　電荷注入電極
６　　電荷取出電極
７　　第１のショットキー電極
８　　第２のショットキー電極
９　　ノンドープＩｎＧａＡｓチャンネル層
１０　ｎ型ＡｌＧａＡｓキャリア供給層
１１　ノンドープＡｌＧａＡｓ第２ゲート形成層
１２　ノンドープＩｎＧａＰ第１ゲート形成層
１３　ｎ型ＧａＡｓオーミックコンタクト層
１４　第１のショットキー電極
１５　第２のショットキー電極
【図１】
2004047854.tif 000003
【図２】
2004047854.tif 000004
【図３】
2004047854.tif 000005
【図４】
2004047854.tif 000006