(57)【要約】【課題】強電界受信時（低利得時）における歪み特性の劣化を低減させて良好な歪特性を得ることができる可変利得回路を提供すること。【解決手段】利得制御電圧端子ＶＧＣ，ＶＧＣＸ間の電位差に応じて２つの負荷抵抗ＲＬを流れる電流の電流比を切り換える従来の電流切換回路３に加えて、差動対トランジスタ１０１を構成する２つのトランジスタＱ１，Ｑ２の各々のエミッタに供給される電流を利得制御電圧端子ＶＣＣ，ＶＣＣＸ間の電位差に応じて制御する電流切換回路１３を設置し、前記利得制御電圧端子ＶＧＣ，ＶＧＣＸ間の電位差が最小値に近づく最少利得接近時において、前記利得制御電圧端子ＶＣＣ，ＶＣＣＸ間の電位差を最小値に近づけることにより、差動対トランジスタ１０１を流れる電流を零に近づけ、差動対トランジスタ１０１から生じる歪みを抑制する。【選択図】　　図１
2004064292.tif 000002
【特許請求の範囲】
【請求項１】
各エミッタが抵抗で接続された第１の差動対トランジスタに流れる電流と、各エミッタが抵抗で接続された第２の差動対トランジスタに流れる電流との電流比を制御電圧に応じて切り換える電流比切換手段を備え、前記電流比によって利得を可変とする可変利得回路であって、
当該可変利得回路の利得に応じて前記第１の差動対トランジスタを流れる電流を制御する第１の電流制御手段を備え、
前記第１の電流制御手段は、前記電流比切換手段によって前記可変利得回路の利得が最小とされたとき、前記第１の差動対トランジスタを流れる電流を最大限０に抑えることを特徴とする可変利得回路。
【請求項２】
前記第１の差動対トランジスタを構成する２つのトランジスタのエミッタ側には、前記第１の電流制御手段の出力電流によって前記第１の差動対トランジスタを流れる電流を制御する第２の電流制御手段を備えたことを特徴とする請求項１記載の可変利得回路。
【請求項３】
前記第１の電流制御手段は差動対トランジスタによって構成され、前記第１の電流制御手段の出力電流は、前記差動対トランジスタを構成する２つのトランジスタのベースに入力される２つの制御信号の電位差によって決定されることを特徴とする請求項２記載の可変利得回路。
【請求項４】
前記第２の電流制御手段は、前記第１の電流制御手段の出力電流および前記第１の差動対トランジスタを流れる電流がコレクタ電流のカレントミラー回路であることを特徴とする請求項２または３記載の可変利得回路。
【請求項５】
前記第２の電流制御手段は、前記第１の電流制御手段の出力電流および前記第１の差動トランジスタを構成する各トランジスタを流れる合成電流がコレクタ電流のカレントミラー回路であることを特徴とする請求項２または３記載の可変利得回路。
【請求項６】
前記カレントミラー回路を構成する２つのトランジスタの各エミッタがコンデンサで接続されていることを特徴とする請求項１、２、３または４記載の可変利得回路。
【請求項７】
前記第１の差動対トランジスタを構成する２つのトランジスタのコレクタ側には、前記第１の差動対トランジスタのコレクタ電流および前記第１の電流制御手段の出力電流をコレクタ電流とするカレントミラー回路を備えたことを特徴とする請求項１、２、３、４、５または６記載の可変利得回路。
【請求項８】
請求項１、２、３、４、５、６または７記載の可変利得回路を備えたことを特徴とする通信端末。
【請求項９】
請求項１、２、３、４、５、６または７記載の可変利得回路を備えたことを特徴とする基地局。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯電話等の移動体通信システムにおいて携帯端末等の出力電力を制御するための自動利得制御装置に適用される可変利得回路に関する。
【０００２】
【従来の技術】
従来、スペクトラム拡散方式を用いたＣＤＭＡ（Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ：符号分割多元接続）方式の移動体通信システムでは、送信機側では加入者容量増大の目的から同一周波数帯に拡散符号の異なる複数の移動局を割り当てて送信を行っており、受信機側では受信信号に送信時と同一の拡散符号を重畳して信号を復元している。このような移動体通信システムでは、基地局へ到達する各移動局からの出力の電界強度が同一となるように各移動局の出力電力を送信系の無線部で制御する必要がある。また、移動局のベースバンド信号処理部に入力する信号振幅が、移動局が受ける電界強度の強弱によらず一定となるように、受信系の無線部で電力制御する必要がある。ちなみに、一般的なＣＤＭＡ方式の携帯電話機では、送信系、受信系の各無線部において、それぞれ８０ｄＢ程度の利得制御幅が要求される。
【０００３】
図８は、従来の可変利得回路の回路構成を示す回路図である。同図に示すように、従来の可変利得回路は、エミッタ間をエミッタ抵抗ＲＥ３で結合したトランジスタＱ２４，Ｑ２５からなる第１の差動対トランジスタ１４と、エミッタ間をエミッタ抵抗ＲＥ４で結合したトランジスタＱ２６，Ｑ２７からなる第２の差動対トランジスタ１５とを備え、トランジスタＱ２４〜Ｑ２７のコレクタにはエミッタが共通でそれぞれ差動対トランジスタを構成するトランジスタＱ２８〜Ｑ３５の共通エミッタにそれぞれ接続されている。トランジスタＱ２８〜Ｑ３５で構成される４つの差動対トランジスタは、第１の差動対トランジスタ１４および第２の差動対トランジスタ１５に流れる電流が負荷抵抗ＲＬに流れる電流比を制御電圧ＶＧＣ，ＶＧＣＸによって切り換えて利得を制御する電流切換回路としての機能を有する。
【０００４】
また、第１の差動対トランジスタ１４および第２の差動対トランジスタ１５を構成するトランジスタＱ２４〜Ｑ２７のエミッタには、定電流回路ＣＣＳ１４とミラー関係にある定電流源回路ＣＣＳ１０〜ＣＣＳ１３が接続されている。ここで、トランジスタＱ２４，Ｑ２６のベースは共通で正相信号、トランジスタＱ２５，Ｑ２６のベースは共通で逆相信号の入力端子ＩＮ，ＩＮＸであり、トランジスタＱ２８，Ｑ３１，Ｑ３３，Ｑ３４のベースは共通で制御電圧Ｖｇｃの入力端子ＶＧＣ、トランジスタＱ２９，Ｑ３０，Ｑ３２，Ｑ３５のベースは共通で制御電圧Ｖｇｃｘの入力端子ＶＧＣＸである。
【０００５】
トランジスタＱ２８，Ｑ３２のコレクタは共通で負荷抵抗ＲＬを介して電源に接続されていると共に、正相信号の出力端子ＯＵＴとなっている。また、トランジスタＱ３１，Ｑ３５のコレクタは共通で負荷抵抗ＲＬを介して電源と接続されていると共に、逆相信号の出力端子ＯＵＴＸとなっている。また、トランジスタＱ２９，Ｑ３０，Ｑ３３，Ｑ３４のコレクタは電源と直接接続されている。
【０００６】
ここで、第１の差動対トランジスタ１４の利得Ａｖｈと第２の差動対トランジスタ１５の利得ＡｖｌをＡｖｈ＞Ａｖｌの関係にするために、それぞれの差動対トランジスタを構成するエミッタ抵抗をＲＥ３＜ＲＥ４に設定する。例えば、利得制御幅を３０ｄＢ程度にするためにはＲＥ３：ＲＥ４を約１：３２に設定すれば良い。
【０００７】
当該可変利得回路の利得Ｇは次式（１）で表すことができる。
Ｇ＝２０ｌｏｇ（ＲＬ／（１＋Ｍ）×（Ｍ×ｇｍ３＋ｇｍ４））　…（１）
但し、
ｇｍ３＝１／（Ｖｔ／Ｉ３＋ＲＥ３／２）　…（２）
ｇｍ４＝１／（Ｖｔ／Ｉ４＋ＲＥ４／２）　…（３）
Ｍ＝ｅｘｐ（Ｖｄ／Ｖｔ）　…（４）
であり、Ｖｄは制御電圧ＶｇｃとＶｇｃｘの電位差であり、Ｉ３は定電流回路ＣＣＳ１０，ＣＣＳ１１に流れる電流であり、Ｉ４は定電流回路ＣＣＳ１２，ＣＣＳ１３に流れる電流である。また、Ｖｔ＝ｋＴ／ｑであり、ｑは電子電荷、ｋはボルツマン定数、Ｔは絶対温度である。
【０００８】
したがって、可変利得回路の利得を変化させるためには、制御電圧の入力端子ＶＧＣ，ＶＧＣＸに印加される制御電圧Ｖｇｃ，Ｖｇｃｘの電位差Ｖｄを変化させれば良く、最大出力振幅を得るためにはＶｄ＞＞０に設定し、最小出力振幅を得るためにはＶｄ＜＜０に設定する。
【０００９】
以上説明したように、従来の可変利得回路では、入力端子ＶＧＣ，ＶＧＣＸに制御電圧を印加することにより制御電圧に応じて利得が変化する。
【００１０】
図７は、従来および本発明に係る可変利得回路の制御電圧ＶｇｃとＶｇｃｘの電位差Ｖｄに対する利得制御特性と、可変利得回路の歪み（３次相互変調歪）特性とを示す説明図である。同図に示すように、利得制御特性は制御電圧ＶｇｃとＶｇｃｘの電位差Ｖｄに対して遷移しており、歪み特性は低利得時には比較的高く確保できるが高利得動作時には劣化する。
【００１１】
【発明が解決しようとする課題】
ところで、上記説明した従来の可変利得回路にあっては、図７に示した制御電圧ＶｇｃとＶｇｃｘの電位差Ｖｄに対する利得制御特性が示すように、歪み（３次相互変調歪）特性は低利得時には比較的高く確保できているが、例えば、当該従来の可変利得回路をＣＤＭＡ方式の携帯電話機の受信系に適用した場合、強電界受信時（すなわち低利得時）でもＢＥＲ（Ｂｉｔ　Ｅｒｒｏｒ　Ｒａｔｅ）特性を充分確保する必要性があるため、歪特性はできる限り良好に保つことが望ましい。
【００１２】
しかしながら、上記従来の可変利得回路では、低利得動作時、すなわち電流切換回路によって第２の差動対トランジスタ１５に流れる電流が負荷抵抗ＲＬに流れるときには第１の差動対トランジスタ１４にも電流が流れており、例えば、図８に示す従来の可変利得回路の入力端子ＩＮ，ＩＮＸがエミッタホロワ回路のエミッタに接続されているような場合、エミッタホロワ回路の出力インピーダンスは通常数百Ωであるため、第１の差動対トランジスタ１４で発生した歪成分が寄生成分の影響により電圧振幅となって入力端子ＩＮ，ＩＮＸに現われ、第２の差動対トランジスタ１５に入力される。そのため当該歪成分は、第２の差動対トランジスタ１５で本来発生する歪成分に加算され、出力端子ＯＵＴ，ＯＵＴＸから出力される。このため、従来の可変利得回路を低利得動作時で使用した場合、高利得側差動対トランジスタで生成された歪成分が出力端子ＯＵＴ，ＯＵＴＸに現われるため、歪み特性が劣化してしまうという問題点があった。
【００１３】
本発明は、上記従来の問題点に鑑みてなされたものであって、強電界受信時（低利得時）における歪み特性の劣化を低減させて良好な歪特性を得ることができる可変利得回路を提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る可変利得回路は、各エミッタが抵抗で接続された第１の差動対トランジスタに流れる電流と、各エミッタが抵抗で接続された第２の差動対トランジスタに流れる電流との電流比を制御電圧に応じて切り換える電流比切換手段を備え、前記電流比によって利得を可変とする可変利得回路であって、当該可変利得回路の利得に応じて前記第１の差動対トランジスタを流れる電流を制御する第１の電流制御手段を備え、前記第１の電流制御手段は、前記電流比切換手段によって前記可変利得回路の利得が最小とされたとき、前記第１の差動対トランジスタを流れる電流を最大限０に抑える。したがって、第１の差動対トランジスタで生成され出力信号に現れる歪成分を抑制することができるため、強電界受信時（低利得時）における歪み特性の劣化を低減させて良好な歪特性を得ることができる。
【００１５】
また、本発明に係る可変利得回路は、前記第１の差動対トランジスタを構成する２つのトランジスタのエミッタ側には、前記第１の電流制御手段の出力電流によって前記第１の差動対トランジスタを流れる電流を制御する第２の電流制御手段を備えている。
【００１６】
また、本発明に係る可変利得回路は、前記第１の電流制御手段は差動対トランジスタによって構成され、前記第１の電流制御手段の出力電流は、前記差動対トランジスタを構成する２つのトランジスタのベースに入力される２つの制御信号の電位差によって決定される。したがって、当該２つの制御信号の電位差を大きくすることで第１の電流制御手段の出力電流が小さくなるため、第２の電流制御手段は第１の差動対トランジスタを流れる電流を最大限０に抑えることができる。
【００１７】
また、本発明に係る可変利得回路は、前記第２の電流制御手段は、前記第１の電流制御手段の出力電流および前記第１の差動対トランジスタを流れる電流がコレクタ電流のカレントミラー回路であることが望ましい。
【００１８】
また、本発明に係る可変利得回路は、前記第２の電流制御手段は、前記第１の電流制御手段の出力電流および前記第１の差動トランジスタを構成する各トランジスタを流れる合成電流がコレクタ電流のカレントミラー回路である。したがって、第２の電流制御手段は１つだけで良いため、相対ばらつきに対する耐性を高めることができる
【００１９】
また、本発明に係る可変利得回路は、前記カレントミラー回路を構成する２つのトランジスタの各エミッタがコンデンサで接続されている。したがって、低周波領域での利得を低減させることができる。
【００２０】
また、本発明に係る可変利得回路は、前記第１の差動対トランジスタを構成する２つのトランジスタのコレクタ側には、前記第１の差動対トランジスタのコレクタ電流および前記第１の電流制御手段の出力電流をコレクタ電流とするカレントミラー回路を備えている。したがって、利得制御時の出力信号の直流電圧成分を一定にできる。
【００２１】
また、本発明に係る通信端末は、請求項１、２、３、４、５、６または７記載の可変利得回路を備えている。
【００２２】
さらに、本発明に係る基地局は、請求項１、２、３、４、５、６または７記載の可変利得回路を備えている。
【００２３】
【発明の実施の形態】
以下、本発明に係る可変利得回路の実施の形態について、〔第１の実施形態〕、〔第２の実施形態〕、〔第３の実施形態〕、〔第４の実施形態〕、〔第５の実施形態〕、〔第６の実施形態〕の順に図面を参照して詳細に説明する。
【００２４】
〔第１の実施形態〕
図１は、本発明に係る第１の実施形態の可変利得回路を示す回路図である。同図に示すように、第１の実施形態の可変利得回路は、特許請求の範囲の第１の差動対トランジスタに該当する差動対トランジスタ１０１と、第２の差動対トランジスタに該当する差動対トランジスタ２０１と、電流比切換手段に該当する電流切換回路３と、第１の電流制御手段に該当する電流切換回路１３と、定電流回路ＣＣＳ１〜ＣＣＳ５，ＣＣＳ９とを備えて構成されている。なお、定電流回路ＣＣＳ１，ＣＣＳ２，ＣＣＳ９は特許請求の範囲の第１の電流制御手段に該当する。
【００２５】
符号ＩＮは正相入力端子、ＩＮＸは逆相入力端子、ＯＵＴＸは逆相出力端子、ＯＵＴＸは逆相出力端子、Ｑ１〜Ｑ２１はｎｐｎ型トランジスタ、Ｑ２２，Ｑ２３はｐｎｐ型トランジスタ、ＲＥ１，ＲＥ２はエミッタ負帰還抵抗、ＲＬは負荷抵抗、Ｖｃｃは電源、ＶＣＣは電流制御電圧端子、ＶＣＣＸは電流制御電圧端子、ＶＧＣ，ＶＧＣＸは制御電圧端子をそれぞれ示す。本実施形態の可変利得回路の利得制御幅として例えば３０ｄＢ程度を得るためには、エミッタ負帰還抵抗ＲＥ１とエミッタ負帰還抵抗ＲＥ２との比を約１：３２に設定する。なお、上記エミッタ負帰還抵抗ＲＥ１，ＲＥ２は特許請求の範囲の抵抗に該当する。
【００２６】
以下、本実施形態の可変利得回路の詳細構成と動作について説明する。
差動対トランジスタ１０１は、エミッタ間をエミッタ負帰還抵抗ＲＥ１で結合したトランジスタＱ１，Ｑ２とからなる。差動対トランジスタ２０１は、エミッタ間をエミッタ負帰還抵抗ＲＥ２で結合したトランジスタＱ３，Ｑ４とからなる。また、電流切換回路３は、トランジスタＱ５〜Ｑ１２により４つの差動対トランジスタを構成している。
【００２７】
差動対トランジスタ１０１および差動対トランジスタ２０１を構成するトランジスタＱ１〜Ｑ４の各々のコレクタは、電流切換回路３を構成するトランジスタＱ５〜Ｑ１２の共通エミッタにそれぞれ接続されている。また、差動対トランジスタ１０１および差動対トランジスタ２０１を構成するトランジスタＱ１〜Ｑ４の各々のエミッタには、定電流回路ＣＣＳ１〜ＣＣＳ４がそれぞれ接続されている。
【００２８】
トランジスタＱ１，Ｑ３のベースは共通で正相信号の入力端子ＩＮ、トランジスタＱ２，Ｑ４のベースは共通で逆相信号の入力端子ＩＮＸに接続されている。また、トランジスタＱ５，Ｑ８，Ｑ１０，Ｑ１１のベースは共通で制御電圧Ｖｇｃの入力端子ＶＧＣに、トランジスタＱ６，Ｑ７，Ｑ９，Ｑ１２のベースは共通で制御電圧Ｖｇｃｘの入力端子ＶＧＣＸにそれぞれ接続されている。
【００２９】
トランジスタＱ８，Ｑ１２のコレクタは共通で負荷抵抗ＲＬを介して電源Ｖｃｃと接続されていると共に、正相信号の出力端子ＯＵＴに接続されている。また、トランジスタＱ５，Ｑ９のコレクタは共通で負荷抵抗ＲＬを介して電源Ｖｃｃと接続されていると共に、逆相信号の出力端子ＯＵＴＸに接続されている。また、トランジスタＱ６，Ｑ７，Ｑ１０，Ｑ１１のコレクタは、電源Ｖｃｃと直接接続されている。
【００３０】
電流切換回路３は、差動対トランジスタ１０１および差動対トランジスタ２０１に流れる電流が２つの負荷抵抗ＲＬに流れ込むに際し、その２つの負荷抵抗ＲＬを流れる電流の電流比を切り換える電流切換回路としての機能を有する。この電流切換回路としての機能は、制御電圧端子ＶＧＣ，ＶＧＣＸに印加される制御電圧Ｖｇｃ，Ｖｇｃｘを切り換えて、電流切換回路３を構成する４つの差動対トランジスタの利得を制御することにより達成される。
【００３１】
本実施形態の可変利得回路の利得Ｇは次式（５）で表すことができる。
Ｇ＝２０ｌｏｇ（ＲＬ／（１＋Ｍ）×（Ｍ×ｇｍ１＋ｇｍ２））　…（５）
但し、
ｇｍ１＝１／（Ｖｔ／Ｉ１＋ＲＥ１／２）　…（６）
ｇｍ２＝１／（Ｖｔ／Ｉ２＋ＲＥ２／２）　…（７）
Ｍ＝ｅｘｐ（Ｖｄ／Ｖｔ）　…（８）
であり、Ｖｄは制御電圧端子ＶＧＣ，ＶＧＣＸに印加される制御電圧ＶｇｃとＶｇｃｘの電位差（以下「第１の利得制御電圧」という。）であり、Ｉ１は定電流回路ＣＣＳ３，ＣＣＳ４に流れる電流であり、Ｉ２は定電流回路ＣＣＳ１，ＣＣＳ２に流れる電流である。また、Ｖｔ＝ｋＴ／ｑであり、ｑは電子電荷、ｋはボルツマン定数、Ｔは絶対温度である。
【００３２】
したがって、本実施形態の可変利得回路の利得Ｇを変化させるためには、制御電圧の入力端子ＶＧＣ，ＶＧＣＸに印加される制御電圧Ｖｇｃ，Ｖｇｃｘの電位差Ｖｄを変化させれば良く、最大出力振幅を得るためには第１の利得制御電圧ＶｄをＶｄ＞＞０に設定し、最小出力振幅を得るためにはＶｄ＜＜０に設定する。
【００３３】
定電流回路ＣＣＳ１および定電流回路ＣＣＳ２は定電流回路ＣＣＳ９とカレントミラー回路を形成する関係にあり、定電流回路ＣＣＳ９の電流は、電流切換回路１３に接続される電流制御電圧端子ＶＣＣ，ＶＣＣＸ間の電位差（以下「第２の利得制御電位差」という。）によって変化する。
【００３４】
ここで、最少利得時、すなわち第１の利得制御電圧ＶｄがＶｄ＜＜０のときに、電流制御入力端子ＶＣＣ，ＶＣＣＸに印加される電圧Ｖｃｃ，Ｖｃｃｘの大きさの関係をＶｃｃｘ＞＞Ｖｃｃとすることで、差動対トランジスタ１０１に流れる電流はほとんど０となり、差動対トランジスタ１０１で生成され出力端子ＯＵＴ，ＯＵＴＸに現われる歪成分を抑圧することができる。
【００３５】
〔第２の実施形態〕
図２は、本発明に係る第２の実施形態の可変利得回路を示す回路図である。同図に示すように、第２の実施形態の可変利得回路は、図１に示した第１の実施形態の可変利得回路と比較して、差動対トランジスタ１０１が特許請求の範囲の第１の差動対トランジスタに該当する差動対トランジスタ１０２に置き代わり、差動対トランジスタ２０１が第２の差動対トランジスタに該当する差動対トランジスタ２０２に置き代わり、これに応じて図１に示した定電流回路ＣＣＳ２，ＣＣＳ４が不要となったため削除されている点が異なる。
【００３６】
なお、本実施形態の可変利得回路の利得制御幅として例えば３０ｄＢ程度を得るためには、エミッタ負帰還抵抗ＲＥ１とエミッタ負帰還抵抗ＲＥ２との比、およびエミッタ負帰還抵抗ＲＥ３とエミッタ負帰還抵抗ＲＥ４との比を約１：３２に設定する。
【００３７】
以下、本実施形態の可変利得回路の詳細構成と動作について説明する。
差動対トランジスタ１０２は、エミッタ間をエミッタ負帰還抵抗ＲＥ１とＲＥ３で結合したトランジスタＱ１，Ｑ２で構成されている。また、差動対トランジスタ２０２は、エミッタ間をエミッタ負帰還抵抗ＲＥ２とＲＥ４で結合したトランジスタＱ３，Ｑ４で構成されている。また、第１の差動対トランジスタ１０２および第２の差動対トランジスタ２０２を構成するエミッタ負帰還抵抗ＲＥ１，ＲＥ３の接続点には定電流回路ＣＣＳ１が、また、エミッタ負帰還抵抗ＲＥ２，ＲＥ４の接続点には定電流回路ＣＣＳ３が接続されている。
【００３８】
トランジスタＱ１，Ｑ３のベースは共通で正相信号の入力端子ＩＮ、トランジスタＱ２，Ｑ４のベースは共通で逆相信号の入力端子ＩＮＸに接続されている。また、トランジスタＱ５，Ｑ８，Ｑ１０，Ｑ１１のベースは共通で制御電圧Ｖｇｃの入力端子ＶＧＣに、トランジスタＱ６，Ｑ７，Ｑ９，Ｑ１２のベースは共通で制御電圧Ｖｇｃｘの入力端子ＶＧＣＸにそれぞれ接続されている。
【００３９】
トランジスタＱ８，Ｑ１２のコレクタは共通で負荷抵抗ＲＬを介して電源Ｖｃｃと接続されていると共に、正相信号の出力端子ＯＵＴに接続されている。また、トランジスタＱ５，Ｑ９のコレクタは共通で負荷抵抗ＲＬを介して電源Ｖｃｃと接続されていると共に、逆相信号の出力端子ＯＵＴＸに接続されている。また、トランジスタＱ６，Ｑ７，Ｑ１０，Ｑ１１のコレクタは、電源Ｖｃｃと直接接続されている。
【００４０】
電流切換回路３は、差動対トランジスタ１０２および差動対トランジスタ２０２に流れる電流が２つの負荷抵抗ＲＬに流れ込むに際し、その２つの負荷抵抗ＲＬを流れる電流の電流比を切り換える電流切換回路としての機能を有する。この電流切換回路としての機能は、制御電圧端子ＶＧＣ，ＶＧＣＸに印加される制御電圧Ｖｇｃ，Ｖｇｃｘを切り換えて、電流切換回路３を構成する４つの差動対トランジスタの利得を制御することにより達成される。
【００４１】
本実施形態に係る可変利得回路の利得Ｇは次式（９）で表すことができる。
Ｇ＝２０ｌｏｇ（ＲＬ／（１＋Ｍ）×（Ｍ×ｇｍ１＋ｇｍ２））　…（９）
但し、
ｇｍ１＝１／（２Ｖｔ／Ｉ１＋ＲＥ１）　…（１０）
ｇｍ２＝１／（２Ｖｔ／Ｉ２＋ＲＥ２）　…（１１）
Ｍ＝ｅｘｐ（Ｖｄ／Ｖｔ）　…（１２）
であり、Ｖｄは制御電圧端子ＶＧＣ，ＶＧＣＸに印加される制御電圧ＶｇｃとＶｇｃｘの電位差（第１の利得制御電圧）であり、Ｉ１は定電流回路ＣＣＳ３に流れる電流であり、Ｉ２は定電流回路ＣＣＳ１に流れる電流である。また、Ｖｔ＝ｋＴ／ｑであり、ｑは電子電荷、ｋはボルツマン定数、Ｔは絶対温度である。
【００４２】
したがって、本実施形態の可変利得回路の利得Ｇを変化させるためには、制御電圧の入力端子ＶＧＣ，ＶＧＣＸに印加される制御電圧Ｖｇｃ，Ｖｇｃｘの電位差Ｖｄを変化させれば良く、最大出力振幅を得るためには第１の利得制御電圧ＶｄをＶｄ＞＞０に設定し、最小出力振幅を得るためにはＶｄ＜＜０に設定する。
【００４３】
定電流回路ＣＣＳ１は定電流回路ＣＣＳ９とカレントミラー回路を形成する関係にあり、定電流回路ＣＣＳ９の電流は、第２の電流切換回路１３に接続される電流制御電圧端子ＶＣＣ，ＶＣＣＸ間の電位差（第２の利得制御電位差）によって変化する。
【００４４】
ここで、最少利得時、すなわち第１の利得制御電圧ＶｄがＶｄ＜＜０のときに、電流制御入力端子ＶＣＣ，ＶＣＣＸに印加される電圧Ｖｃｃ，Ｖｃｃｘの大きさの関係をＶｃｃｘ＞＞Ｖｃｃとすることで、差動対トランジスタ１０２に流れる電流はほとんど０となり、差動対トランジスタ１０２で生成され出力端子ＯＵＴ，ＯＵＴＸに現われる歪成分を抑圧することができる。
【００４５】
また、本実施形態では、差動対トランジスタ１０２および差動対トランジスタ２０２の電流源をそれぞれ１つの定電流回路ＣＣＳ１，ＣＣＳ３で構成しているため、相対ばらつきに対する耐性を高めることができる。
【００４６】
〔第３の実施形態〕
図３は、本発明に係る第３の実施形態の可変利得回路を示す回路図である。同図に示すように、第３の実施形態の可変利得回路は、図１に示した第１の実施形態の可変利得回路と比較して、差動対トランジスタ１０１が特許請求の範囲の第１の差動対トランジスタに該当する差動対トランジスタ１０３に置き代わり、差動対トランジスタ２０１が第２の差動対トランジスタに該当する差動対トランジスタ２０３に置き代わった点が異なる。なお、本実施形態の可変利得回路の利得制御幅として例えば３０ｄＢ程度を得るためには、エミッタ負帰還抵抗ＲＥ１とエミッタ負帰還抵抗ＲＥ２との比を約１：３２に設定する。
【００４７】
以下、本実施形態の可変利得回路の詳細構成と動作について説明する。
差動対トランジスタ１０３は、エミッタ間をエミッタ負帰還抵抗ＲＥ１とエミッタ負帰還コンデンサＣ１の並列接続で結合したトランジスタＱ１，Ｑ２で構成されている。また、差動対トランジスタ２０３は、エミッタ間をエミッタ負帰還抵抗ＲＥ２とエミッタ負帰還コンデンサＣ２の並列接続で結合したトランジスタＱ３，Ｑ４で構成されている。また、差動対トランジスタ１０３および差動対トランジスタ２０３を構成するトランジスタＱ１〜Ｑ４の各々のエミッタには、定電流回路ＣＣＳ１〜ＣＣＳ４がそれぞれ接続されている。なお、上記エミッタ負帰還コンデンサＣ１，Ｃ２は特許請求の範囲のコンデンサに該当する。
【００４８】
トランジスタＱ１，Ｑ３のベースは共通で正相信号の入力端子ＩＮ、トランジスタＱ２，Ｑ４のベースは共通で逆相信号の入力端子ＩＮＸに接続されている。また、トランジスタＱ５，Ｑ８，Ｑ１０，Ｑ１１のベースは共通で制御電圧Ｖｇｃの入力端子ＶＧＣに、トランジスタＱ６，Ｑ７，Ｑ９，Ｑ１２のベースは共通で制御電圧Ｖｇｃｘの入力端子ＶＧＣＸにそれぞれ接続されている。
【００４９】
トランジスタＱ８，Ｑ１２のコレクタは共通で負荷抵抗ＲＬを介して電源Ｖｃｃと接続されていると共に、正相信号の出力端子ＯＵＴに接続されている。また、トランジスタＱ５，Ｑ９のコレクタは共通で負荷抵抗ＲＬを介して電源Ｖｃｃと接続されていると共に、逆相信号の出力端子ＯＵＴＸに接続されている。また、トランジスタＱ６，Ｑ７，Ｑ１０，Ｑ１１のコレクタは、電源Ｖｃｃと直接接続されている。
【００５０】
電流切換回路３は、差動対トランジスタ１０３および差動対トランジスタ２０３に流れる電流が２つの負荷抵抗ＲＬに流れ込むに際し、その２つの負荷抵抗ＲＬを流れる電流の電流比を切り換える電流切換回路としての機能を有する。この電流切換回路としての機能は、制御電圧端子ＶＧＣ，ＶＧＣＸに印加される制御電圧Ｖｇｃ，Ｖｇｃｘを切り換えて、電流切換回路３を構成する４つの差動対トランジスタの利得を制御することにより達成される。
【００５１】
本実施形態の可変利得回路の利得Ｇは次式（１３）で表すことができる。
Ｇ＝２０ｌｏｇ（ＲＬ／（１＋Ｍ）×（Ｍ×ｇｍ１＋ｇｍ２））　…（１３）
但し、
ｇｍ１＝１／（２Ｖｔ／Ｉ１＋ＲＥ１）　…（１４）
ｇｍ２＝１／（２Ｖｔ／Ｉ２＋ＲＥ２）　…（１５）
Ｍ＝ｅｘｐ（Ｖｄ／Ｖｔ）　…（１６）
ＲＥ１＝ｊωＣ１／（ＲＥ１×ｊωＣ１＋１）　…（１７）
ＲＥ２＝ｊωＣ２／（ＲＥ２×ｊωＣ２＋１）　…（１８）
であり、Ｖｄは制御電圧端子ＶＧＣ，ＶＧＣＸに印加される制御電圧ＶｇｃとＶｇｃｘの電位差（第１の利得制御電圧）であり、Ｉ１は定電流回路ＣＣＳ３，ＣＣＳ４に流れる電流であり、Ｉ２は定電流回路ＣＣＳ１，ＣＣＳ２に流れる電流である。また、Ｖｔ＝ｋＴ／ｑであり、ω＝２πｆ、ｑは電子電荷、ｋはボルツマン定数、Ｔは絶対温度である。
【００５２】
したがって、本実施形態の可変利得回路の利得Ｇを変化させるためには、制御電圧の入力端子ＶＧＣ，ＶＧＣＸに印加される制御電圧Ｖｇｃ，Ｖｇｃｘの電位差Ｖｄを変化させれば良く、最大出力振幅を得るためには第１の利得制御電圧ＶｄをＶｄ＞＞０に設定し、最小出力振幅を得るためにはＶｄ＜＜０に設定する。
【００５３】
定電流回路ＣＣＳ１および定電流回路ＣＣＳ２は定電流回路ＣＣＳ９とカレントミラー回路を形成する関係にあり、定電流回路ＣＣＳ９の電流は、第２の電流切換回路１３に接続される電流制御電圧端子ＶＣＣ，ＶＣＣＸ間の電位差（第２の利得制御電位差）によって変化する。
【００５４】
ここで、最少利得時、すなわち第１の利得制御電圧ＶｄがＶｄ＜＜０のときに、電流制御入力端子ＶＣＣ，ＶＣＣＸに印加される電圧Ｖｃｃ，Ｖｃｃｘの大きさの関係をＶｃｃｘ＞＞Ｖｃｃとすることで、差動対トランジスタ１０３に流れる電流はほとんど０となり、差動対トランジスタ１０３で生成され出力端子ＯＵＴ，ＯＵＴＸに現われる歪成分を抑圧することができる。
【００５５】
また、本実施形態の可変利得回路は、差動対トランジスタ１０３および差動対トランジスタ２０３を構成するエミッタ負帰還コンデンサＣ１，Ｃ２の作用によって、低周波領域での利得を低減させることができる。
【００５６】
〔第４の実施形態〕
図４は、本発明に係る第４の実施形態の可変利得回路を示す回路図である。同図に示すように、第４の実施形態の可変利得回路は、図１に示した第１の実施形態の可変利得回路と比較して、差動対トランジスタ１０１を構成するトランジスタＱ１のコレクタに定電流回路ＣＣＳ６が追加接続され、また、トランジスタＱ２のコレクタに定電流回路ＣＣＳ７が追加接続され、さらに、定電流回路ＣＣＳ６および定電流回路ＣＣＳ７は、追加接続された定電流回路ＣＣＳ８から電流が供給される点が異なる。定電流回路ＣＣＳ８には、電流切換回路１３を介して電流Ｉ２が流れる。
【００５７】
なお、本実施形態の可変利得回路の利得制御幅として例えば３０ｄＢ程度を得るためには、エミッタ負帰還抵抗ＲＥ１とエミッタ負帰還抵抗ＲＥ２との比を約１：３２に設定する。
【００５８】
以下、本実施形態の可変利得回路の詳細構成と動作について説明する。
前述の構成により、定電流回路ＣＣＳ１，ＣＣＳ２の電流と、差動対トランジスタ１０１のコレクタに接続される定電流回路ＣＣＳ６，ＣＣＳ７の電流は、電流切換回路１３に接続される電流制御電圧端子ＶＣＣ，ＶＣＣＸ間の電位差によって切り換えられる。
【００５９】
トランジスタＱ１，Ｑ３のベースは共通で正相信号の入力端子ＩＮ、トランジスタＱ２，Ｑ４のベースは共通で逆相信号の入力端子ＩＮＸに接続されている。また、トランジスタＱ５，Ｑ８，Ｑ１０，Ｑ１１のベースは共通で制御電圧Ｖｇｃの入力端子ＶＧＣに、トランジスタＱ６，Ｑ７，Ｑ９，Ｑ１２のベースは共通で制御電圧Ｖｇｃｘの入力端子ＶＧＣＸにそれぞれ接続されている。
【００６０】
トランジスタＱ８，Ｑ１２のコレクタは共通で負荷抵抗ＲＬを介して電源Ｖｃｃと接続されていると共に、正相信号の出力端子ＯＵＴに接続されている。また、トランジスタＱ５，Ｑ９のコレクタは共通で負荷抵抗ＲＬを介して電源Ｖｃｃと接続されていると共に、逆相信号の出力端子ＯＵＴＸに接続されている。また、トランジスタＱ６，Ｑ７，Ｑ１０，Ｑ１１のコレクタは、電源Ｖｃｃと直接接続されている。
【００６１】
電流切換回路３は、差動対トランジスタ１０１および差動対トランジスタ２０１に流れる電流が２つの負荷抵抗ＲＬに流れ込むに際し、その２つの負荷抵抗ＲＬを流れる電流の電流比を切り換える電流切換回路としての機能を有する。この電流切換回路としての機能は、制御電圧端子ＶＧＣ，ＶＧＣＸに印加される制御電圧Ｖｇｃ，Ｖｇｃｘを切り換えて、電流切換回路３を構成する４つの差動対トランジスタの利得を制御することにより達成される。
【００６２】
本実施形態の可変利得回路の利得Ｇは、第１の実施形態で説明した式（５）と同様に表すことできる。したがって、本実施形態の可変利得回路の利得Ｇを変化させるためには、制御電圧の入力端子ＶＧＣ，ＶＧＣＸに印加される制御電圧Ｖｇｃ，Ｖｇｃｘの電位差Ｖｄを変化させれば良く、最大出力振幅を得るためには第１の利得制御電圧ＶｄをＶｄ＞＞０に設定し、最小出力振幅を得るためにはＶｄ＜＜０に設定する。
【００６３】
定電流回路ＣＣＳ１，ＣＣＳ２は定電流回路ＣＣＳ９とカレントミラー回路を形成する関係にあり、定電流回路ＣＣＳ９の電流は、第２の電流切換回路１３に接続される電流制御電圧端子ＶＣＣ，ＶＣＣＸ間の電位差（第２の利得制御電位差）によって変化する。また、定電流回路ＣＣＳ６，ＣＣＳ７は定電流回路ＣＣＳ８とカレントミラー回路を形成する関係にある。
【００６４】
差動対トランジスタ１０１を構成するトランジスタＱ１，Ｑ２のエミッタに接続される定電流回路ＣＣＳ１およびＣＣＳ２の電流と、コレクタに接続される定電流回路ＣＣＳ６およびＣＣＳ７の電流は、電流切換回路１３に接続される電流制御電圧端子ＶＣＣ，ＶＣＣＸ間の電位差によって切り換えられる。
【００６５】
ここで、最少利得時、すなわち第１の利得制御電圧ＶｄがＶｄ＜＜０のときに、電流制御入力端子ＶＣＣ，ＶＣＣＸに印加される電圧Ｖｃｃ，Ｖｃｃｘの大きさの関係をＶｃｃｘ＞＞Ｖｃｃとすることで、差動対トランジスタ１０１に流れる電流はほとんど０となり、差動対トランジスタ１０１で生成され出力端子ＯＵＴ，ＯＵＴＸに現われる歪成分を抑圧することができる。さらに、本実施形態では、利得制御時の出力端子ＯＵＴ，ＯＵＴＸの直流電圧成分を一定にできる。
【００６６】
〔第５の実施形態〕
図５は、本発明に係る第５の実施形態の可変利得回路を示す回路図である。同図に示すように、第５の実施形態の可変利得回路は、図２に示した第２の実施形態の可変利得回路と比較して、差動対トランジスタ１０２を構成するトランジスタＱ１のコレクタに定電流回路ＣＣＳ６が追加接続され、また、トランジスタＱ２のコレクタに定電流回路ＣＣＳ７が追加接続され、さらに、定電流回路ＣＣＳ６および定電流回路ＣＣＳ７は、追加接続された定電流回路ＣＣＳ８から電流が供給される点が異なる。定電流回路ＣＣＳ８には、電流切換回路１３を介して電流Ｉ２が流れる。
【００６７】
なお、本実施形態の可変利得回路の利得制御幅として例えば３０ｄＢ程度を得るためには、エミッタ負帰還抵抗ＲＥ１とエミッタ負帰還抵抗ＲＥ２との比、およびエミッタ負帰還抵抗ＲＥ３とエミッタ負帰還抵抗ＲＥ４との比を約１：３２に設定する。
【００６８】
以下、本実施形態の可変利得回路の詳細構成と動作について説明する。
前述の構成により、定電流回路ＣＣＳ１の電流と、差動対トランジスタ１０２のコレクタに接続される定電流回路ＣＣＳ６，ＣＣＳ７の電流は、電流切換回路１３に接続される電流制御電圧端子ＶＣＣ，ＶＣＣＸ間の電位差によって切り換えられる。
【００６９】
トランジスタＱ１，Ｑ３のベースは共通で正相信号の入力端子ＩＮ、トランジスタＱ２，Ｑ４のベースは共通で逆相信号の入力端子ＩＮＸに接続されている。また、トランジスタＱ５，Ｑ８，Ｑ１０，Ｑ１１のベースは共通で制御電圧Ｖｇｃの入力端子ＶＧＣに、トランジスタＱ６，Ｑ７，Ｑ９，Ｑ１２のベースは共通で制御電圧Ｖｇｃｘの入力端子ＶＧＣＸにそれぞれ接続されている。
【００７０】
トランジスタＱ８，Ｑ１２のコレクタは共通で負荷抵抗ＲＬを介して電源Ｖｃｃと接続されていると共に、正相信号の出力端子ＯＵＴに接続されている。また、トランジスタＱ５，Ｑ９のコレクタは共通で負荷抵抗ＲＬを介して電源Ｖｃｃと接続されていると共に、逆相信号の出力端子ＯＵＴＸに接続されている。また、トランジスタＱ６，Ｑ７，Ｑ１０，Ｑ１１のコレクタは、電源Ｖｃｃと直接接続されている。
【００７１】
電流切換回路３は、差動対トランジスタ１０２および差動対トランジスタ２０２に流れる電流が２つの負荷抵抗ＲＬに流れ込むに際し、その２つの負荷抵抗ＲＬを流れる電流の電流比を切り換える電流切換回路としての機能を有する。この電流切換回路としての機能は、制御電圧端子ＶＧＣ，ＶＧＣＸに印加される制御電圧Ｖｇｃ，Ｖｇｃｘを切り換えて、電流切換回路３を構成する４つの差動対トランジスタの利得を制御することにより達成される。
【００７２】
本実施形態の可変利得回路の利得Ｇは、第２の実施形態で説明した式（９）と同様に表すことができる。したがって、本実施形態の可変利得回路の利得Ｇを変化させるためには、制御電圧の入力端子ＶＧＣ，ＶＧＣＸに印加される制御電圧Ｖｇｃ，Ｖｇｃｘの電位差Ｖｄを変化させれば良く、最大出力振幅を得るためには第１の利得制御電圧ＶｄをＶｄ＞＞０に設定し、最小出力振幅を得るためにはＶｄ＜＜０に設定する。
【００７３】
定電流回路ＣＣＳ１，ＣＣＳ２は定電流回路ＣＣＳ９とカレントミラー回路を形成する関係にあり、定電流回路ＣＣＳ９の電流は、電流切換回路１３に接続される電流制御電圧端子ＶＣＣ，ＶＣＣＸ間の電位差（第２の利得制御電位差）によって変化する。
【００７４】
ここで、最少利得時、すなわち第１の利得制御電圧ＶｄがＶｄ＜＜０のときに、電流制御入力端子ＶＣＣ，ＶＣＣＸに印加される電圧Ｖｃｃ，Ｖｃｃｘの大きさの関係をＶｃｃｘ＞＞Ｖｃｃとすることで、差動対トランジスタ１０２に流れる電流はほとんど０となり、差動対トランジスタ１０２で生成され出力端子ＯＵＴ，ＯＵＴＸに現われる歪成分を抑圧することができる。
【００７５】
また、本実施形態では、差動対トランジスタ１０２および差動対トランジスタ２０２の電流源をそれぞれ１つの定電流回路ＣＣＳ１，ＣＣＳ３で構成しているため、相対ばらつきに対する耐性を高めることができる。さらに、本実施形態では、利得制御時での出力端子ＯＵＴ，ＯＵＴＸの直流電圧成分を一定にできる。
【００７６】
〔第６の実施形態〕
図６は、本発明に係る第６の実施形態の可変利得回路を示す回路図である。同図に示すように、第６の実施形態の可変利得回路は、図３に示した第３の実施形態の可変利得回路と比較して、差動対トランジスタ１０３を構成するトランジスタＱ１のコレクタに定電流回路ＣＣＳ６が追加接続され、また、トランジスタＱ２のコレクタに定電流回路ＣＣＳ７が追加接続され、さらに、定電流回路ＣＣＳ６および定電流回路ＣＣＳ７は、追加接続された定電流回路ＣＣＳ８から電流が供給される点が異なる。定電流回路ＣＣＳ８には、電流切換回路１３を介して電流Ｉ２が流れる。
【００７７】
なお、本実施形態の可変利得回路の利得制御幅として例えば３０ｄＢ程度を得るためには、エミッタ負帰還抵抗ＲＥ１とエミッタ負帰還抵抗ＲＥ２との比を約１：３２に設定する。
【００７８】
以下、本実施形態の可変利得回路の詳細構成と動作について説明する。
前述の構成により、定電流回路ＣＣＳ１の電流と、差動対トランジスタ１０３のコレクタに接続される定電流回路ＣＣＳ６，ＣＣＳ７の電流は、電流切換回路１３に接続される電流制御電圧端子ＶＣＣ，ＶＣＣＸ間の電位差によって切り換えられる。
【００７９】
トランジスタＱ１，Ｑ３のベースは共通で正相信号の入力端子ＩＮ、トランジスタＱ２，Ｑ４のベースは共通で逆相信号の入力端子ＩＮＸに接続されている。また、トランジスタＱ５，Ｑ８，Ｑ１０，Ｑ１１のベースは共通で制御電圧Ｖｇｃの入力端子ＶＧＣに、トランジスタＱ６，Ｑ７，Ｑ９，Ｑ１２のベースは共通で制御電圧Ｖｇｃｘの入力端子ＶＧＣＸにそれぞれ接続されている。
【００８０】
トランジスタＱ８，Ｑ１２のコレクタは共通で負荷抵抗ＲＬを介して電源Ｖｃｃと接続されていると共に、正相信号の出力端子ＯＵＴに接続されている。また、トランジスタＱ５，Ｑ９のコレクタは共通で負荷抵抗ＲＬを介して電源Ｖｃｃと接続されていると共に、逆相信号の出力端子ＯＵＴＸに接続されている。また、トランジスタＱ６，Ｑ７，Ｑ１０，Ｑ１１のコレクタは、電源Ｖｃｃと直接接続されている。
【００８１】
電流切換回路３は、差動対トランジスタ１０３および差動対トランジスタ２０３に流れる電流が２つの負荷抵抗ＲＬに流れ込むに際し、その２つの負荷抵抗ＲＬを流れる電流の電流比を切り換える電流切換回路としての機能を有する。この電流切換回路としての機能は、制御電圧端子ＶＧＣ，ＶＧＣＸに印加される制御電圧Ｖｇｃ，Ｖｇｃｘを切り換えて、電流切換回路３を構成する４つの差動対トランジスタの利得を制御することにより達成される。
【００８２】
本実施形態の可変利得回路の利得Ｇは、第３の実施形態で説明した式（１３）と同様に表すことができる。したがって、本実施形態の可変利得回路の利得Ｇを変化させるためには、制御電圧の入力端子ＶＧＣ，ＶＧＣＸに印加される制御電圧Ｖｇｃ，Ｖｇｃｘの電位差Ｖｄを変化させれば良く、最大出力振幅を得るためには第１の利得制御電圧ＶｄをＶｄ＞＞０に設定し、最小出力振幅を得るためにはＶｄ＜＜０に設定する。
【００８３】
定電流回路ＣＣＳ１，ＣＣＳ２は定電流回路ＣＣＳ９とカレントミラー回路を形成する関係にあり、定電流回路ＣＣＳ９の電流は、電流切換回路１３に接続される電流制御電圧端子ＶＣＣ，ＶＣＣＸ間の電位（第２の利得制御電位差）によって変化する。
【００８４】
ここで、最少利得時、すなわち第１の利得制御電圧ＶｄがＶｄ＜＜０のときに、電流制御入力端子ＶＣＣ，ＶＣＣＸに印加される電圧Ｖｃｃ，Ｖｃｃｘの大きさの関係をＶｃｃｘ＞＞Ｖｃｃとすることで、差動対トランジスタ１０３に流れる電流はほとんど０となり、差動対トランジスタ１０３で生成され出力端子ＯＵＴ，ＯＵＴＸに現われる歪成分を抑圧することができる。
【００８５】
また、本実施形態では、差動対トランジスタ１０３および差動対トランジスタ２０３を構成するエミッタ負帰還コンデンサＣ１，Ｃ２の作用によって、低周波領域での利得を低減させることができる。さらに、本実施形態では、利得制御時での出力端子ＯＵＴ，ＯＵＴＸの直流電圧成分を一定にできる。
【００８６】
前述の図７に示した本実施形態の可変利得回路の利得制御特性は、制御電圧ＶｇｃとＶｇｃｘの電位差Ｖｄ（第１の利得制御電圧）に対して遷移しており、また、歪み特性は低利得時には従来の歪特性と比較して充分に高く確保されている。
【００８７】
【発明の効果】
以上説明したように、本発明に係る可変利得回路によれば、強電界受信時（低利得時）における歪み特性の劣化を低減させて良好な歪特性を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態の可変利得回路を示す回路図
【図２】本発明に係る第２の実施形態の可変利得回路を示す回路図
【図３】本発明に係る第３の実施形態の可変利得回路を示す回路図
【図４】本発明に係る第４の実施形態の可変利得回路を示す回路図
【図５】本発明に係る第５の実施形態の可変利得回路を示す回路図
【図６】本発明に係る第６の実施形態の可変利得回路を示す回路図
【図７】従来および本発明に係る可変利得回路の制御電圧ＶｇｃとＶｇｃｘの電位差Ｖｄに対する利得制御特性、および可変利得回路の歪み（３次相互変調歪）特性を示す説明図
【図８】従来の可変利得回路の回路構成を示す回路図
【符号の説明】
１３　電流切換回路
１０１，１０２，１０３　差動対トランジスタ
２０１，２０２，２０３　差動対トランジスタ
ＣＣＳ１〜ＣＣＳ１４　定電流回路
Ｃ１，Ｃ２　エミッタ負帰還コンデンサ
ＩＮ　正相入力端子
ＩＮＸ　逆相入力端子
ＯＵＴ　正相出力端子
ＯＵＴＸ　逆相出力端子
Ｑ１〜Ｑ２１　ｎｐｎ型トランジスタ
Ｑ２２，Ｑ２３　ｐｎｐ型トランジスタ
ＲＥ１〜ＲＥ４　エミッタ負帰還抵抗
ＲＬ　負荷抵抗
Ｖｃｃ　電源
ＶＣＣ　電流制御電圧端子
ＶＣＣＸ　電流制御電圧端子
ＶＧＣ　制御電圧端子
ＶＧＣＸ　制御電圧端子
【図１】
2004064292.tif 000003
【図２】
2004064292.tif 000004
【図３】
2004064292.tif 000005
【図４】
2004064292.tif 000006
【図５】
2004064292.tif 000007
【図６】
2004064292.tif 000008
【図７】
2004064292.tif 000009
【図８】
2004064292.tif 000010