(57)【要約】【課題】限られた領域に複数の半導体チップを生産性良く実装することにある。【解決手段】半導体装置は、ホール１２が形成され、ホール１２内に一部が突出する複数のリード２０が形成された基板１０と、ホール１２内に配置された複数の第１の電極３２を有し、ホール１２内で、第１の電極３２がリード２０に電気的に接続された第１の半導体チップ３０と、複数の第２の電極４２を有し、第２の電極４２がリード２０に電気的に接続された第２の半導体チップ４０と、を含む。第１及び第２の半導体チップ３０，４０は、少なくとも部分的に対向してなる。【選択図】　　　　図５
2004063568.tif 000002
【特許請求の範囲】
【請求項１】
ホールが形成され、前記ホール内に一部が突出する複数のリードが形成された基板と、
前記ホール内に配置された複数の第１の電極を有し、前記ホール内で、前記第１の電極が前記リードに電気的に接続された第１の半導体チップと、
複数の第２の電極を有し、前記第２の電極が前記リードに電気的に接続された第２の半導体チップと、
を含み、
前記第１及び第２の半導体チップは、少なくとも部分的に対向してなる半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第２の半導体チップは、前記第２の電極を有する面が前記基板側を向いて配置されてなる半導体装置。
【請求項３】
請求項１又は請求項２に記載の半導体装置において、
前記第２の半導体チップの外形は、前記第１の半導体チップの外形よりも大きく形成され、
前記第２の半導体チップの一部は、前記第１の半導体チップの全部に対向してなる半導体装置。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置において、
前記ホールの外形は、前記第１の半導体チップの外形よりも大きく形成され、
前記第１の半導体チップは、前記ホール内に配置されてなる半導体装置。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置において、
前記第２の半導体チップの外形は、前記ホールの外形よりも大きく形成され、前記第２の半導体チップは、前記ホールの全体を覆うように配置されてなる半導体装置。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置において、
前記第２の電極は、前記第１の半導体チップの外側に配置されてなる半導体装置。
【請求項７】
請求項１から請求項６のいずれかに記載の半導体装置において、
前記第１及び第２の半導体チップの外形は、それぞれ矩形をなし、
前記複数の第１の電極は、前記第１の半導体チップの４辺に沿って配置され、前記複数の第２の電極は、前記第２の半導体チップの４辺に沿って配置されてなる半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記複数のリードは、
前記第１の電極に電気的に接続された複数の第１のリードと、
前記第２の電極に電気的に接続された複数の第２のリードと、を含む半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記複数のリードは、前記第１及び第２の電極の両方に電気的に接続された少なくとも１つの第３のリードをさらに含む半導体装置。
【請求項１０】
請求項８又は請求項９に記載の半導体装置において、
前記複数の第１のリードは、前記第２の半導体チップの少なくとも１辺を通過してなる半導体装置。
【請求項１１】
請求項８から請求項１０のいずれかに記載の半導体装置において、
前記複数の第１のリードは、前記第２の半導体チップの４辺を通過してなり、前記第１及び第２のリードは、交互に繰り返して配置されてなる半導体装置。
【請求項１２】
請求項１から請求項６のいずれかに記載の半導体装置において、
前記第１及び第２の半導体チップの外形は、それぞれ矩形をなし、
前記複数の第１の電極は、前記第１の半導体チップの対向する２辺に沿って配置され、
前記複数の第２の電極は、前記第１の電極側の辺を避けて、前記第２の半導体チップの対向する２辺に沿って配置されてなる半導体装置。
【請求項１３】
請求項１から請求項１２のいずれかに記載の半導体装置において、
少なくとも前記第１及び第２の半導体チップの間に設けられた封止材をさらに含み、
前記封止材は、前記ホールを介して一体的に設けられてなる半導体装置。
【請求項１４】
請求項１から請求項１３のいずれかに記載の半導体装置と、前記半導体装置が電気的に接続されてなる電気光学パネルと、を含む電子デバイス。
【請求項１５】
請求項１から請求項１３のいずれかに記載の半導体装置を含む電子機器。
【請求項１６】
ホール内に一部が突出する複数のリードが形成された基板の前記ホール内に、第１の半導体チップの複数の第１の電極を配置し、前記ホール内で前記第１の電極を前記リードに電気的に接続し、複数の第２の電極を有する前記第２の半導体チップの前記第２の電極を前記リードに電気的に接続することを含み、
前記第１及び第２の半導体チップを、少なくとも部分的に対向させて配置する半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法において、
前記第２の半導体チップを、前記第２の電極を有する面が前記基板側を向くように配置する半導体装置の製造方法。
【請求項１８】
請求項１６又は請求項１７に記載の半導体装置の製造方法において、
前記第２の半導体チップの外形は、前記第１の半導体チップの外形よりも大きく形成され、
前記第２の半導体チップの一部を、前記第１の半導体チップの全部に対向させる半導体装置の製造方法。
【請求項１９】
請求項１６から請求項１８のいずれかに記載の半導体装置の製造方法において、
前記ホールの外形は、前記第１の半導体チップの外形よりも大きく形成され、前記第１の半導体チップを、前記ホール内に配置する半導体装置の製造方法。
【請求項２０】
請求項１６から請求項１９のいずれかに記載の半導体装置の製造方法において、
前記第２の半導体チップの外形は、前記ホールの外形よりも大きく形成され、前記第２の半導体チップを、前記ホールの全体を覆うように配置する半導体装置の製造方法。
【請求項２１】
請求項１６から請求項２０のいずれかに記載の半導体装置の製造方法において、
前記第２の電極を、前記第１の半導体チップの外側に配置する半導体装置の製造方法。
【請求項２２】
請求項１６から請求項２１のいずれかに記載の半導体装置の製造方法において、
少なくとも第１及び第２の半導体チップの間に封止材を設けることをさらに含み、
前記封止材を、前記ホールを介して一体的に設ける半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、電子デバイス並びに電子機器に関する。
【０００２】
【発明の背景】
ＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）実装又はＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）実装では、テープ又はフィルムの１つの製品となる領域に、複数の半導体チップを実装することが多い。半導体チップは、テープ又はフィルムの配線に接合された後、樹脂封止され、電気的特性及び外観の検査がなされる。従来、複数の半導体チップは、平面的に並べて配置されていたので、例えば、樹脂封止及び外観検査の工程を複数回行う必要があり、生産性に劣っていた。また、１つの製品となる領域が大きくなり、製品の小型化の妨げとなっていた。
【０００３】
本発明は、上述した課題を解決するためのものであり、その目的は、限られた領域に複数の半導体チップを生産性良く実装することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、ホールが形成され、前記ホール内に一部が突出する複数のリードが形成された基板と、
前記ホール内に配置された複数の第１の電極を有し、前記ホール内で、前記第１の電極が前記リードに電気的に接続された第１の半導体チップと、
複数の第２の電極を有し、前記第２の電極が前記リードに電気的に接続された第２の半導体チップと、
を含み、
前記第１及び第２の半導体チップは、少なくとも部分的に対向してなる。
【０００５】
本発明によれば、第１及び第２の半導体チップが少なくとも部分的に対向しているので、基板の限られた領域に複数の半導体チップを実装することが可能になる。したがって、基板の面積を小さくできるので、小型の半導体装置を提供することができる。
【０００６】
（２）この半導体装置において、
前記第２の半導体チップは、前記第２の電極を有する面が前記基板側を向いて配置されてもよい。
【０００７】
（３）この半導体装置において、
前記第２の半導体チップの外形は、前記第１の半導体チップの外形よりも大きく形成され、
前記第２の半導体チップの一部は、前記第１の半導体チップの全部に対向してもよい。
【０００８】
これによって、例えば、第２の電極を第１の半導体チップの外側に配置しやすくすることができる。
【０００９】
（４）この半導体装置において、
前記ホールの外形は、前記第１の半導体チップの外形よりも大きく形成され、
前記第１の半導体チップは、前記ホール内に配置されてもよい。
【００１０】
（５）この半導体装置において、
前記第２の半導体チップの外形は、前記ホールの外形よりも大きく形成され、
前記第２の半導体チップは、前記ホールの全体を覆うように配置されてもよい。
【００１１】
（６）この半導体装置において、
前記第２の電極は、前記第１の半導体チップの外側に配置されてもよい。
【００１２】
これによれば、第２の電極は第１の半導体チップの外側に配置されるので、第２の電極に電気的に接続されるリードが引き回しやすい。
【００１３】
（７）この半導体装置において、
前記第１及び第２の半導体チップの外形は、それぞれ矩形をなし、
前記複数の第１の電極は、前記第１の半導体チップの４辺に沿って配置され、前記複数の第２の電極は、前記第２の半導体チップの４辺に沿って配置されてもよい。
【００１４】
これによって、それぞれの半導体チップに多数の電極を配置することができる。
【００１５】
（８）この半導体装置において、
前記複数のリードは、
前記第１の電極に電気的に接続された複数の第１のリードと、
前記第２の電極に電気的に接続された複数の第２のリードと、を含んでもよい。
【００１６】
（９）この半導体装置において、
前記複数のリードは、前記第１及び第２の電極の両方に電気的に接続された少なくとも１つの第３のリードをさらに含んでもよい。
【００１７】
（１０）この半導体装置において、
前記複数の第１のリードは、前記第２の半導体チップの少なくとも１辺を通過してもよい。
【００１８】
これによれば、複数のリードの自由な引き回しが可能になる。
【００１９】
（１１）この半導体装置において、
前記複数の第１のリードは、前記第２の半導体チップの４辺を通過してなり、
前記第１及び第２のリードは、交互に繰り返して配置されてもよい。
【００２０】
これによれば、複数のリードの自由な引き回しが可能になる。
【００２１】
（１２）この半導体装置において、
前記第１及び第２の半導体チップの外形は、それぞれ矩形をなし、
前記複数の第１の電極は、前記第１の半導体チップの対向する２辺に沿って配置され、
前記複数の第２の電極は、前記第１の電極側の辺を避けて、前記第２の半導体チップの対向する２辺に沿って配置されてもよい。
【００２２】
これによれば、複数の第２の電極に電気的に接続されるリードを、複数の第１の電極に電気的に接続されるリードを避けて配置することができる。
【００２３】
（１３）この半導体装置において、
少なくとも前記第１及び第２の半導体チップの間に設けられた封止材をさらに含み、
前記封止材は、前記ホールを介して一体的に設けられてもよい。
【００２４】
これによれば、封止材は、ホールを介して少なくとも第１及び第２の半導体チップの間に一体的に形成されるので、少ない量及び少ない工程で各半導体チップの電気的な接続部を封止することができる。
【００２５】
（１４）本発明に係る電子デバイスは、前記半導体装置と、前記半導体装置が電気的に接続されてなる電気光学パネルと、を含む。
【００２６】
（１５）本発明に係る電子機器は、前記半導体装置を含む。
【００２７】
（１６）本発明に係る半導体装置の製造方法は、ホール内に一部が突出する複数のリードが形成された基板の前記ホール内に、第１の半導体チップの複数の第１の電極を配置し、前記ホール内で前記第１の電極を前記リードに電気的に接続し、複数の第２の電極を有する前記第２の半導体チップの前記第２の電極を前記リードに電気的に接続することを含み、
前記第１及び第２の半導体チップを、少なくとも部分的に対向させて配置する。
【００２８】
本発明によれば、第１及び第２の半導体チップを少なくとも部分的に対向させるので、基板の限られた領域に複数の半導体チップを実装することが可能になる。したがって、基板の面積を小さくできるので、小型の半導体装置を製造することができる。さらに、半導体装置の製造工程を簡単にすることができる。
【００２９】
（１７）この半導体装置の製造方法において、
前記第２の半導体チップを、前記第２の電極を有する面が前記基板側を向くように配置してもよい。
【００３０】
（１８）この半導体装置の製造方法において、
前記第２の半導体チップの外形は、前記第１の半導体チップの外形よりも大きく形成され、
前記第２の半導体チップの一部を、前記第１の半導体チップの全部に対向させてもよい。
【００３１】
これによって、例えば、第２の電極を第１の半導体チップの外側に配置しやすくすることができる。
【００３２】
（１９）この半導体装置の製造方法において、
前記ホールの外形は、前記第１の半導体チップの外形よりも大きく形成され、
前記第１の半導体チップを、前記ホール内に配置してもよい。
【００３３】
（２０）この半導体装置の製造方法において、
前記第２の半導体チップの外形は、前記ホールの外形よりも大きく形成され、前記第２の半導体チップを、前記ホールの全体を覆うように配置してもよい。
【００３４】
（２１）この半導体装置の製造方法において、
前記第２の電極を、前記第１の半導体チップの外側に配置してもよい。
【００３５】
これによれば、第２の電極を第１の半導体チップの外側に配置するので、第２の電極に電気的に接続されるリードが引き回しやすい。
【００３６】
（２２）この半導体装置の製造方法において、
少なくとも第１及び第２の半導体チップの間に封止材を設けることをさらに含み、
前記封止材を、前記ホールを介して一体的に設けてもよい。
【００３７】
これによれば、封止材を、ホールを介して、少なくとも第１及び第２の半導体チップの間に一体的に形成するので、少ない量及び少ない工程で各半導体チップの電気的な接続部を封止することができる。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図１〜図４は、本実施の形態に係る半導体装置の製造方法を説明する図であり、図５は、本実施の形態に係る半導体装置の部分拡大図である。
【００３９】
図１は、本実施の形態で使用される基板（又は配線基板）を示す図である。なお、図１では、第１及び第２の半導体チップ３０，４０並びに基板の切断領域１６が２点鎖線で示されている。切断領域１６は、１つの製品（半導体装置）となる領域である。
【００４０】
基板１０は、長尺状（図１では上下に長い）に形成されることが多い。こうすることで、１つの基板１０から複数の半導体装置を製造することができる。基板１０の材料は、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。有機系の材料から形成された基板１０として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられる。フレキシブル基板として、ＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）や、ＴＡＢ（Ｔａｐｅ　ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）技術で使用されるテープ（又はフィルム）を使用してもよい。変形例として、個片の基板を使用して半導体装置を製造してもよい。
【００４１】
基板１０には、ホール１２が形成されている。ホール１２は、デバイスホールと呼ばれる。基板１０が長尺状をなす場合、基板１０には複数（図１では１つ）のホール１２が形成される。ホール１２の外形は、矩形又は円形であってもよく限定されない。ホール１２の外形は、第１の半導体チップ３０の外形よりも大きくてもよい。こうすることで、第１の半導体チップ３０をホール１２内に配置することができる。
【００４２】
基板１０には、スプロケットホール１４が形成されてもよい。スプロケットホール１４は、基板１０の幅方向の両端部に、その長さ方向に沿って複数形成されている。スプロケットホール１４にスプロケット（図示せず）をはめ合わせて、基板１０のリール・トゥ・リール搬送を行ってもよい。
【００４３】
基板１０には、複数のリード（又は配線）２０が形成されている。リード２０は、基板１０の一方の面に形成されてもよい。リード２０とは、少なくとも２点間（例えば第１の半導体チップと端子、第２の半導体チップと端子、第１及び第２の半導体チップ、第１及び第２の半導体チップと端子）の電気的接続を図るものを指し、独立した複数のリード２０によってパターンが形成される。基板１０が長尺状をなす場合、基板１０には複数のパターンが形成される。図１では、複数のリード２０は、メッキリード２４に電気的に接続されている。メッキリード２４は、基板１０の長さ方向に沿って延びており、複数のパターン（詳しくは全てのリード）に電気的に導通している。こうすることで、複数のリード２０に電気メッキを施すことができる。
【００４４】
複数のリード２０の一部は、ホール１２内に突出している。詳しくは、全部又は一部（例えば複数本）のリード２０が部分的にホール１２に突出している。図１に示す例では、複数のリード２０の一部はホール１２内に突出し、他の一部はホール１２に突出せずに基板１０上に支持されている。リード２０のホール１２に突出する部分は、ホール１２の辺から一直線状に延びてもよい。
【００４５】
複数のリード２０は、複数の端子２２を有する。端子２２は、半導体装置の入力又は出力端子である。図１に示すように、端子２２は、リード２０の端部であってもよい。複数の端子２２は、その幅方向に並列されてもよい。また、複数の端子２２は、基板１０の切断領域１６の少なくとも１辺（図１では対向する２辺）に沿って配列されてもよい。複数の端子２２を、半導体装置の入力側及び出力側に分けて配列させてもよい。端子２２は、リード２０の他の部分よりも幅広く形成されてもよい。図１では、端子２２は、基板１０で支持されている。変形例として、ホール（例えばアウターリードホール）を形成して、端子２２をホール内に配置してもよい。
【００４６】
リード２０は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成することができる。リード２０は、ハンダ、スズ、金、ニッケルなどでメッキされていることが好ましい。共晶が作られるような金属メッキが施されていると、金属接合が達成されやすくて好ましい。また、リード２０には、電気的な接続を図る部分以外に保護膜（図示しない）が形成されることが好ましい。
【００４７】
本実施の形態では、上述した基板１０に複数の半導体チップ（本実施の形態では第１及び第２の半導体チップ）を実装して、半導体装置を製造する。図２は、第１の半導体チップのボンディング工程を示す図であり、図１のＩＩ−ＩＩ線断面図を含む。図３は、第２の半導体チップのボンディング工程を示す図であり、図１のＩＩＩ−ＩＩＩ線断面図を含む。
【００４８】
図２に示すように、基板１０に第１の半導体チップ３０を実装する。例えば、第１の半導体チップ３０をＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）実装してもよい。
【００４９】
ここで、第１の半導体チップ３０は、集積回路チップである。第１の半導体チップ３０は、直方体で形成されることが多い。第１の半導体チップ３０は、複数の第１の電極３２を有する。第１の電極３２は、集積回路に電気的に接続されたパッドを含む。パッドは、アルミニウム系又は銅系の金属で薄く平らに形成されることが多い。パッド上にバンプが形成される場合、第１の電極３２は、パッド及びバンプ（例えば金バンプ）を含む。複数の第１の電極３２は、第１の半導体チップ３０のいずれかの面の端部又は中央部に形成される。例えば、複数の第１の電極３２は、第１の半導体チップ３０の面の少なくとも１辺（本実施の形態では対向する２辺）に沿って配列されてもよい。なお、第１の半導体チップ３０には、第１の電極３２を避けて、パッシベーション膜（図示しない）が形成されている。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００５０】
変形例として、第１の半導体チップ３０の面に配線が形成されることで、複数の第１の電極３２がピッチ変換されてもよい。すなわち、第１の半導体チップ３０は、再配置配線が施されてもよい。これによれば、第１の電極３２の配置を簡単に設計し直すことができる。
【００５１】
第１の半導体チップ３０を、ホール１２内に複数の第１の電極３２が配置されるように、基板１０に配置する（図５参照）。図２に示す例では、第１の半導体チップ３０に形成される全部の第１の電極３２は、ホール１２によって開口されている。第１の半導体チップ３０の全体を、ホール１２内に配置してもよい。変形例として、第１の半導体チップ３０の外形がホール１２の外形よりも大きくてもよいが、その場合であっても複数の第１の電極３２はホール１２内に配置する。
【００５２】
それぞれの第１の電極３２をいずれかのリード２０に対向させる。第１の半導体チップ３０を、リード２０の基板１０を向く側に配置してもよい。変形例として、第１の半導体チップ３０をリード２０の基板１０とは反対側を向く側に配置してもよい。
【００５３】
そして、ツール５０によって、ホール１２内で、リード２０を第１の電極３２にボンディングする。その場合、第１の半導体チップ３０は、ステージ５２上に載せておく。図２に示すように、２以上のリード２０を一括して第１の電極３２にボンディングするギャングボンディング方式を適用してもよい。あるいは、１つのリード２０を第１の電極３２にボンディングするシングルポイントボンディング方式を適用してもよい。リード２０は、ツール５０によって、少なくとも一部が屈曲する（図示しない）。
【００５４】
次に、図３に示すように、基板１０（第１の半導体チップ３０が実装されている）に第２の半導体チップ４０を実装する。例えば、第２の半導体チップ４０をＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）実装してもよい。
【００５５】
ここで、第２の半導体チップ４０は、集積回路チップであり、複数の第２の電極４２を有する。第２の半導体チップ４０の詳細は、第１の半導体チップ３０の内容を可能な限り適用することができる。
【００５６】
第２の半導体チップ４０は、第１の半導体チップ３０に少なくとも部分的に対向するように配置する（図５参照）。すなわち、第１及び第２の半導体チップ３０，４０を、一部同士、全部同士又は一部と全部とが対向するように配置する。例えば、図３に示すように、第２の半導体チップ４０の外形が第１の半導体チップ３０の外形よりも大きければ、第２の半導体チップ４０の一部を第１の半導体チップ３０の全部に対向させてもよい。こうすることで、例えば、第２の電極４２を第１の半導体チップ３０の外側に配置しやすくすることができる。
【００５７】
また、図３に示すように、第２の半導体チップ４０の外形は、ホール１２の外形よりも大きくてもよい。その場合、第２の半導体チップ４０をホール１２の全体を覆うように配置してもよい（図５参照）。こうすることで、例えば、第２の電極４２をホール１２の外側に配置しやすくすることができる。
【００５８】
第２の半導体チップ４０を、第２の電極４２を有する面が基板１０側（又はホール側）を向くように配置する。すなわち、第２の半導体チップ４０をフェースダウン実装する。第２の半導体チップ４０を、第１の半導体チップ３０の外側に複数の第２の電極４２（例えば全部の第２の電極）が配置されるように、基板１０に配置する。こうすることで、第２の電極４２に電気的に接続されるリード２０が引き回しやすくなる。
【００５９】
図３に示すように、少なくとも１つ（例えば全部）の第２の電極４２は、ホール１２の外側に配置されてもよい（図５参照）。すなわち、リード２０のうち基板１０に支持された部分と、第２の電極４２と、を電気的に接続してもよい。これによれば、第２の電極４２に電気的に接続されるリード２０をホール１２内に至るように引き回さずに済む。
【００６０】
変形例として、少なくとも１つ（例えば全部）の第２の電極４２は、ホール１２の内側に配置されてもよい。その場合、第２の半導体チップ４０をＴＡＢ実装するということもできる。第２の電極４２は、第１の電極３２よりもホール１２の外周に近い位置に配置されてもよい。
【００６１】
それぞれの第２の電極４２をいずれかのリード２０に対向させる。第２の半導体チップ４０を、基板１０のリード２０側に配置してもよい。そして、ツール５４によって、第２の電極４２をリード２０にボンディングする。その場合、基板１０をステージ５６によって支持させておく。ステージ５６は、第１の半導体チップ３０を避けるように第２の半導体チップ４０を支持することが好ましい。すなわち、ステージ５６は、ホール１２内を避けて、基板１０におけるホール１２の開口端部を支持する。こうすることで、第１の半導体チップ３０に応力を加えずに、第２の半導体チップ４０をボンディングすることができる。
【００６２】
ボンディング工程が終了すると、図４に示すように、封止工程を行う。本工程では、封止材（例えば樹脂）６０を、少なくとも第１及び第２の半導体チップ３０，４０の間に設ける。封止材６０は、ホール１２を介して一体的に形成する。これによれば、第１及び第２の半導体チップ３０，４０は少なくとも部分的に対向しているので、少ない量、かつ、少ない工程で、第１及び第２の半導体チップ３０，４０の電気的な接続部を封止することができる。したがって、製造コストを抑えることができるし、製造工程を簡単にすることができる。
【００６３】
ポッティングによって封止材６０を設けてもよい。詳しくは、ニードル５８によって封止材６０を滴下してもよい。封止材６０は、第１及び第２の半導体チップ３０，４０の側面に至るように設けてもよい。また、封止材６０によって、ホール１２内を埋めてもよい。
【００６４】
その後、キュア工程、電気特性及び外観の検査工程などを行う。外観の検査工程では、第１及び第２の半導体チップ３０，４０が少なくとも部分的に重なっているため、１つの半導体チップを検査するのにかかる手間で、２つの半導体チップの検査を行うことができる。
【００６５】
本実施の形態に係る半導体装置の製造方法によれば、第１及び第２の半導体チップ３０，４０を少なくとも部分的に対向させるので、基板１０の限られた領域に複数の半導体チップを実装することが可能になる。したがって、基板１０の面積を小さくできるので、小型の半導体装置を製造することができる。さらに、半導体装置の製造工程を簡単にすることができる。
【００６６】
本実施の形態に係る半導体装置は、ホール１２及び複数のリード２０が形成された基板１０と、複数の第１の電極３２を有する第１の半導体チップ３０と、複数の第２の電極４２を有する第２の半導体チップ４０と、を含む。第１及び第２の半導体チップ３０，４０は、少なくとも部分的に対向している。基板１０並びに第１及び第２の半導体チップ３０，４０の説明は上述した通りである。
【００６７】
第１及び第２の半導体チップ３０，４０の外形は、矩形をなしている。複数の第１の電極３２は、第１の半導体チップ３０の対向する２辺（図５では上下の２辺）に沿って配置されている。例えば、複数の第１の電極３２は、第１の半導体チップ３０の長辺側に配置されてもよい。これに対して、複数の第２の電極４２は、第１の電極３２側の辺を避けて、第２の半導体チップ４０の対向する２辺（図５では左右の２辺）に沿って配置されている。例えば、複数の第２の電極４２は、第２の半導体チップの短辺側に配置されてもよい。
【００６８】
図５に示す例では、複数のリード２０の一部は、第１の電極３２に電気的に接続され、他の一部は、第２の電極４２に電気的に接続されている。すなわち、複数のリード２０は、第１の電極３２に電気的に接続された複数の第１のリード２６と、第２の電極４２に電気的に接続された複数の第２のリード２８と、を含む。第１のリード２６は、ホール１２内に突出しており、その突出部分の一部が第１の電極３２に電気的に接続されている。図５に示すように、第２のリード２８は、ホール１２内に突出していなくてもよい。これによれば、複数の第２の電極４２は第１の電極３２側の辺を避けて配置されているので、第１及び第２のリード２６，２８を、簡単に、互いに非接触となるように配置することができる。
【００６９】
なお、本実施の形態に係る半導体装置は、上述の製造方法から選択したいずれかの特定事項から導かれる構成を含み、その効果は上述の効果を備える。本実施の形態に係る半導体装置は、上述の製造方法によって製造されるものを含む。
【００７０】
次に、本実施の形態の変形例に係る半導体装置を説明する。以下の変形例では、第１及び第２の電極の配列又はリードの形態が上述と異なる。ただし、第１及び第２の電極の配列及びリードの形態は、以下の変形例に限定されるものではない。
【００７１】
（第１変形例）
図６に示す半導体装置は、ホール１２及び複数のリード１２０が形成された基板１０と、複数の第１の電極３２を有する第１の半導体チップ３０と、複数の第２の電極１４２を有する第２の半導体チップ１４０と、を含む。複数のリード１２０は、第１の電極３２に電気的に接続された複数の第１のリード１２６と、第２の電極１４２に電気的に接続された複数の第２のリード１２８と、第１及び第２の電極３２，１４２の両方に電気的に接続された少なくとも１つ（図６では複数）の第３のリード１２９と、を含む。
【００７２】
第２の半導体チップ１４０の外形は、矩形をなしており、複数の第２の電極１４２は、第２の半導体チップ１４０の４辺に沿って配置されている。言い換えれば、第２の電極１４２は、第２の半導体チップ１４０における第１の電極３２側の辺にも形成されている。図６に示すように、第２の電極１４２は、複数の第１のリード１２６の領域を避けるように、例えば、辺の中央部を避けて端部に配置されてもよい。
【００７３】
第３のリード１２９は、半導体装置の入力端子（図示しない）を有してもよい。こうすることで、第１及び第２の半導体チップ３０，１４０に、共通の入力信号を送ることができる。
【００７４】
（第２変形例）
図７に示す半導体装置は、ホール１２及び複数のリード２２０が形成された基板１０と、複数の第１の電極２３２を有する第１の半導体チップ２３０と、複数の第２の電極２４２を有する第２の半導体チップ２４０と、を含む。複数のリード２２０は、第１の電極２３２に電気的に接続された複数の第１のリード２２６と、第２の電極２４２に電気的に接続された複数の第２のリード２２８と、を含む。
【００７５】
第１及び第２の半導体チップ２３０，２４０の外形は、矩形をなしている。そして、複数の第１の電極２３２は、第１の半導体チップ２３０の４辺に沿って配置され、複数の第２の半導体チップ２４２は、第２の半導体チップ２４０の４辺に沿って配置されている。複数の第１のリード２２６は、第２の半導体チップ２４０の少なくとも１辺（図７では４辺）を通過している。これによれば、複数のリード２２０の自由な引き回しが可能になる。
【００７６】
図７に示す例では、第２の電極２４２は、隣同士の第１のリード２２６の間に配置されている。第１及び第２のリード２２６，２２８は、交互に繰り返して配置されている。これによれば、第１及び第２の電極２３２，２４２を第１又は第２の半導体チップ２３０，２４０の４辺に沿って配置できるので、それぞれの半導体チップに多数の電極を配置することができる。
【００７７】
（第３変形例）
図８に示す半導体装置は、ホール１２及び複数のリード３２０が形成された基板１０と、複数の第１の電極３３２を有する第１の半導体チップ３３０と、複数の第２の電極３４２を有する第２の半導体チップ３４０と、を含む。複数のリード３２０は、第１の電極３３２に電気的に接続された複数の第１のリード３２６と、第２の電極３４２に電気的に接続された複数の第２のリード３２８と、第１及び第２の電極３３２，３４２の両方に電気的に接続された少なくとも１つ（図８では複数）の第３のリード３２９と、を含む。
【００７８】
本変形例では、例えば、第１の半導体チップ３３０は、電気光学パネルなどを駆動するドライバであり、第２の半導体チップ３４０は、第１の半導体チップ３３０を制御するコントローラである。
【００７９】
第１及び第２の半導体チップ３３０，３４０の外形は、矩形をなしている。そして、複数の第１の電極３３２は、第１の半導体チップ３３０の４辺に沿って配置され、複数の第２の半導体チップ３４２は、第２の半導体チップ３４０の４辺に沿って配置されている。図８に示す例では、複数の第１のリード３２６は、第２の半導体チップ２４０の１辺を通過している。第１のリード３２６は、ホール１２の外側であって複数の第２の電極３４０で囲まれた領域内で引き回されている。なお、第３のリード３２９は、半導体装置の入力端子を有してもよい。あるいは、第３のリード３２９は、第１及び第２の電極３３２，３４２の２点間のみに形成されてもよい。
【００８０】
図９は、本発明の実施の形態に係る電子デバイスの一例を示す図である。電子デバイス３は、上述の半導体装置１と、半導体装置１が電気的に接続されている電気光学パネル５００と、を含む。電子デバイス３は、電気光学装置であってもよい。電気光学装置は、液晶装置、プラズマディスプレイ装置、エレクトロルミネセンスディスプレイ装置などであってもよい。なお、半導体装置１は、基板１０の切断領域１６で打ち抜かれたものである。
【００８１】
図１０には、本発明を適用した実施の形態に係る電子機器として、ノート型パーソナルコンピュータ１０００が示されており、図１１には携帯電話１１００が示されている。
【００８２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】図４は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】図５は、本発明の実施の形態に係る半導体装置を説明する図である。
【図６】図６は、本発明の実施の形態の第１変形例に係る半導体装置を説明する図である。
【図７】図７は、本発明の実施の形態の第２変形例に係る半導体装置を説明する図である。
【図８】図８は、本発明の実施の形態の第３変形例に係る半導体装置を説明する図である。
【図９】図９は、本発明の実施の形態に係る電子デバイスを示す図である。
【図１０】図１０は、本発明の実施の形態に係る電子機器を示す図である。
【図１１】図１１は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０　基板
１２　ホール
２０，１２０，２２０，３２０　リード
２６，１２６，２２６，３２６　第１のリード
２８，１２８，２２８，３２８　第２のリード
２９，１２９，３２９　　　　　第３のリード
３０，２３０，３３０　　　　　第１の半導体チップ
３２，２３２，３３２　　　　　第１の電極
４０，１４０，２４０，３４０　第２の半導体チップ
４２，１４２，２４２，３４２　第２の電極
６０　封止材
【図１】
2004063568.tif 000003
【図２】
2004063568.tif 000004
【図３】
2004063568.tif 000005
【図４】
2004063568.tif 000006
【図５】
2004063568.tif 000007
【図６】
2004063568.tif 000008
【図７】
2004063568.tif 000009
【図８】
2004063568.tif 000010
【図９】
2004063568.tif 000011
【図１０】
2004063568.tif 000012
【図１１】
2004063568.tif 000013