(57)【要約】【課題】多値画像符号化・復号化装置において、メモリアクセス数とメモリ量とメモリ数とを削減する。【解決手段】開示される多値画像符号化・復号化装置では、変換係数格納メモリ１から読み出した多値画像のウェーブレット変換結果の係数に対して、有為情報メモリ２と正負符号メモリ３と処理済情報メモリ４とリファイン情報メモリ５にアクセスしてビットモデリング処理を行うために、処理済情報メモリ４とリファイン情報メモリ５にアクセスするためのアドレスを生成するアドレス生成部１００Ａと、有為情報メモリ２と正負符号メモリ３にアクセスするためのアドレスを生成するアドレス生成部１００Ｂとを設ける。【選択図】　　　図１
2004040261.tif 000002
【特許請求の範囲】
【請求項１】
変換係数格納メモリから読み出した多値画像のウェーブレット変換結果の係数に対して、有為情報メモリと正負符号メモリと処理済情報メモリとリファイン情報メモリにアクセスしてビットモデリング処理を行う多値画像符号化・復号化装置において、
前記処理済情報メモリとリファイン情報メモリにアクセスするためのアドレスを生成する第１のアドレス生成手段と、前記有為情報メモリと正負符号メモリにアクセスするためのアドレスを生成する第２のアドレス生成手段とを設けたことを特徴とする多値画像符号化・復号化装置。
【請求項２】
前記有為情報メモリと正負符号メモリと処理済情報メモリとリファイン情報メモリのそれぞれのメモリサイズが同一であることを特徴とする請求項１記載の多値画像符号化・復号化装置。
【請求項３】
前記処理済情報メモリとリファイン情報メモリとにおいて、前記係数を、ビットプレーン上の縦４係数ごとに１ワードに収容することによって、前記ビットモデリング処理における各段階の処理を、前記第１のアドレス生成手段からの１回のアクセスによって行い、前記有為情報メモリと正負符号メモリとにおいて、前記縦４係数の周囲８近傍の情報を縦座標をずらして１ワードに収容することによって、前記ビットモデリング処理における各段階の処理を、前記第２のアドレス生成手段からの２回のアクセスによって行えるようにしたことを特徴とする請求項２記載の多値画像符号化・復号化装置。
【請求項４】
前記有為情報メモリと正負符号メモリとにおいて、前記縦４係数の縦座標を＋２ずらすことを特徴とする請求項３記載の多値画像符号化・復号化装置。
【請求項５】
前記有為情報メモリと正負符号メモリにおいて、４の複数倍の係数によって１ワードを構成したことを特徴とする請求項１乃至４のいずれか一に記載の多値画像符号化・復号化装置。
【請求項６】
前記有為情報メモリと正負符号メモリのそれぞれの４ビットのＮ（Ｎは自然数）倍の情報をまとめて１ワードに収容することによって、有為情報・正負符号メモリを形成し、及び／又は前記処理済情報メモリとリファイン情報メモリのそれぞれの４ビットの前記Ｎ倍の情報をまとめて１ワードに収容することによって、処理済情報・リファイン情報メモリを形成して、１回のアクセスによって、有為情報と正負符号、及び／又は処理済情報とリファイン情報にアクセスできるようにしたことを特徴とする請求項１乃至５のいずれか一に記載の多値画像符号化・復号化装置。
【請求項７】
前記有為情報メモリと正負符号メモリと処理済情報メモリとリファイン情報メモリとに対してそれぞれキャッシュレジスタを設け、それぞれのメモリに対して以前にアクセスして得た情報を、対応するキャッシュレジスタに格納することによって、以降の処理において再利用できるように構成したことを特徴とする請求項１乃至６のいずれか一に記載の多値画像符号化・復号化装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＪＰＥＧ２０００方式による多値画像符号化・復号化装置に関する。
【０００２】
【従来の技術】
多値画像の圧縮・伸張技術としては、従来、ＪＰＥＧ方式が一般に用いられているが、さらなる超低ビットレートでの画質の向上を目指したＪＰＥＧ２０００方式が開発され、ＪＰＥＧ方式と比較して高圧縮、かつ多機能な次世代圧縮・伸張方式として、広範囲な分野において期待が寄せられており、特にディジタルカメラ，ファックス及びコピー装置や、これらの複合機等の分野において、広く注目されている。
このように、ＪＰＥＧ２０００方式は、将来の利用の観点から期待度の高いものであるが、反面、アルゴリズムの制約から、従来のＪＰＥＧ方式と比べて処理が複雑であって、処理時間が数倍は必要であるという技術的課題も存在する。
そのうちでも、特に、ビットモデリング処理部の処理時間が長いということが、大きな問題となっている。
【０００３】
以下、ＪＰＥＧ２０００方式の処理の概略について説明する。図１０は、ＪＰＥＧ２０００方式の全体の処理の流れを示したものである。
入力された多値画像１０−１からウェーブレット変換１０−２を行って、得られた変換係数を量子化１０−３したのち、エントロピー符号化１０−４を行って、コードストリーム１０−５と呼ばれる出力符号を得る。
エントロピー符号化１０−４においては、ビットモデリング処理１０−６と算術符号処理１０−７とが行われる。この際、ビットモデリング処理１０−６を行う画像の単位は、図１１に示すような、コードブロック（ＣＢ）と呼ばれる、水平（縦，横），垂直のそれぞれの方向に、２のべき乗の大きさを持つ変換係数のブロックであって、その内容は、量子化された変換係数の正負の符号と、絶対値とからなっている。
【０００４】
画像の圧縮時の処理は、左から右方向に処理を行うが、伸張時の処理は、反対に右から左方向に処理を行う。しかしながら、ビットモデリング処理の手順は、圧縮と伸張とで変わらないので、以下における説明は、圧縮側を基本として行うものとする。
なお、ＪＰＥＧ２０００方式の全体の処理内容については、ＩＳＯ／ＩＥＣ１５４４４−１，”ＪＰＥＧ２０００　ｉｍａｇｅ　ｃｏｄｉｎｇ　ｓｙｓｔｅｍ−Ｐａｒｔ１：Ｃｏｒｅ　ｃｏｄｉｎｇ　ｓｙｓｔｅｍ”に詳細に記載されている。
【０００５】
ＪＰＥＧ２０００方式では、ＪＰＥＧ方式と異なり、すべての処理を同一の大きさの範囲で行わずに、ウェーブレット変換及び量子化は、タイルと呼ばれる大きさの範囲で処理される。
次のエントロピー符号化では、図１１に示されたコードブロック（ＣＢ）１１−１を単位として処理される。また、ビットモデリング処理では、図１１に示す絶対値１１−５のＭＳＢから１ビットごとに分解した、２次元で示されるビットプレーン９−６と呼ばれる単位で処理を行う。
図１２は、ビットプレーン内における処理の順番を示したものである。図１２において、縦方向の１回の走査で処理される４個の係数を、縦４係数と呼ぶ。
【０００６】
次に、ビットモデリングの処理について詳細に説明する。ビットプレーン上１１−６上で、図１２に示す順番で処理されている縦４係数中における、処理されている１個の係数を、対象係数１１−２と呼んでいる。さらに以下においては、対象係数１１−２中の、処理をしているビットプレーンに当たるビットを、注目ビット１１−３と呼ぶこととする。
ビットモデリング処理においては、対象係数の画像の特徴を示すものとして、注目ビットのコンテクスト値を算出するが、この際、コンテクスト値の算出のために注目ビットの周囲の８個の近傍のビットを参照する。図１３は、注目ビット１３−１と周囲８近傍１３−２とからなるコンテクストモデルを示したものである。
【０００７】
ビットモデリング処理では各係数を、図１１に示す係数の絶対値１１−５と係数の正負符号１１−４とに対して異なる処理を行う。具体的には、絶対値１１−５は、ビットプレーン単位で処理を行い、その過程で、対象係数１１−２が０以外と判断されたときに、正負符号１１−４も処理される。
例えば、ウェーブレット変換後の係数が８ビットで表されるとするならば、絶対値は７ビット、正負符号は１ビットであって、処理は最大で１係数当たり、８回の処理が必要となる。
このように、ＪＰＥＧ２０００方式では、ＪＰＥＧ方式と異なりビットプレーン単位でビットモデリング処理を行うため、ビットモデリング処理の処理量が多くなる。
【０００８】
以下、図１４〜図２１に示すフローチャートを用いて、ビットモデリング処理を説明する。ただし、本発明はビットモデリングの処理手順そのものに関するものではなく、メモリの格納方法及びアドレス生成の最適化と、レジスタの追加によるアクセス数の低減や性能の向上を主目的としているので、上記のフローチャートは、このような目的に関連する処理手順のみを示しているものであり、これらは、後述する図１，図３，図２２，図２４のいずれの構成にも対応している。
なお、図１４〜図２１において、二重破線のブロックは、対応する各メモリに対する読み込み，書き込みを示している。
【０００９】
図１４は、ビットモデリング処理の全体を示したものであって、ＣＢ単位の処理を示している。
ビットモデリング処理を行うビットモデリング部においては、ビットプレーンをＳＩＧパス（Ｓｉｇｎｉｆｉｃａｎｃｅ　Ｐｒｏｐａｇａｔｉｏｎ　Ｐａｓｓ　）に含まれる注目ビットを条件から算出して、図１５，図１６のフローに示す処理を行う。
次に、図１７図に示すフローに従って、ＳＩＧパスに含まれていない係数であって、ＭＡＧパス（Ｍａｇｎｉｔｕｉｄｅ　Ｒｅｆｉｎｅｍｅｎｔ　Ｐａｓｓ）の条件に含まれる注目ビットを処理する。
最後に、図１８〜図２１に示すフローに従って、これまで処理されていない注目ビットを、ＣＬＮパス（Ｃｌｅａｎｕｐ　Ｐａｓｓ）として処理する。
【００１０】
これら三つのパスの処理を、３パスの処理と呼ぶ。この場合の処理の条件としては、有為情報，正負符号情報，リファイン情報及び処理済情報が必要である。
ここで、有為情報とは、図１１に示す対象係数１１２が０以外であると判断した場合に　”１”となる情報であり、正負符号情報とは、対象係数１１−２が負の係数であると判断した場合に　”１”になる情報であり、リファイン情報とは、ＭＡＧパスの処理が終わったときに　”１”になる情報であり、処理済情報とは、ビットプレーン中で注目ビットの処理が終わった場合に、　”１”になる情報である。
【００１１】
図１４に示すビットモデリング処理において、ステップＳ１０１では、有為情報メモリ，正負符号メモリ，リファイン情報メモリの初期化を行う。
ステップＳ１０２は、ウェーブレット係数の絶対値のビット数のループであって、ＭＳＢからＬＳＢに向かってループカウンタがカウントダウンされる。
ステップＳ１０３では、処理済情報メモリの初期化を行う。
ステップＳ１０４では、ビットモデリング処理において、最初のビットプレーンはＣＬＮパスから処理を行うという条件があるため、最初のビットプレーンであるか否かの判定を行う。そして、ＭＳＢ（最初のビットプレーン）であった場合はステップＳ１０７から処理を行い、ＭＳＢ以外（最初のビットプレーンでない）の場合はステップＳ１０５から処理を行う。
【００１２】
ステップＳ１０５は、ＳＩＧパスの処理であって、その詳細は、図１５，図１６のフローチャートによって示されている。
ステップＳ１０６は、ＭＡＧパスの処理であって、その詳細は、図１７のフローチャートによって示されている。
ステップＳ１０７は、ＣＬＮパスの処理であって、その詳細は、図１８〜図２１のフローチャートによって示されている。
【００１３】
図１５，図１６は、ＳＩＧパスの処理を示すフローチャートであって、図１４に示されたステップＳ１０５の詳細な動作を示している。
ステップＳ２０１は、ＣＢサイズの縦方向のループであって、その増分は４である。従って、ＣＢサイズの縦が６４画素であった場合、このループは、０，４，８，１６，…のようにカウントアップする。
ステップＳ２０２は、ＣＢサイズの横方向のループであって、そのカウント値は、処理係数の横座標になる。
ステップＳ２０３は、縦４係数のループである。ステップＳ２０１のループカウント値と、ステップＳ２０３のカウント値とを組み合わせたものが、処理係数の縦座標になる。
【００１４】
ステップＳ２０４では、ステップＳ２０１〜２０３のループカウンタで示される、縦，横の座標から算出されるアドレスに従って、有為情報メモリから、注目ビットとその周囲８近傍の有為情報の読み込みアクセスを行う。
次にステップＳ２０５において、読み出した有為情報の注目ビットに対応する箇所が　”１”の場合（この場合に、注目ビットが有為であるとする）は、ＳＩＧパスでは処理しないので、以降の処理をスキップしてステップＳ２０３に戻る。
【００１５】
次に、ステップＳ２０６において、読み出した有為情報の周囲８近傍の対応する箇所のいずれかが　”１”の場合（この場合に、周囲８近傍のいずれかが有為とする）は、ステップＳ２０７の処理を行って対象ビットのコンテクストを出力し、周囲８近傍がすべて　”０”の場合（この場合に、周囲８近傍がすべて非有為とする）は、以下の処理をスキップしてステップＳ２０３に戻る。
次に、ステップＳ２０７において、次の表１に示す周囲８近傍のＳＩＧコンテクストモデルから、
【００１６】
【表１】
2004040261.tif 000003
【００１７】
対象ビットのコンテクスト値を求めて、ビットモデリング処理結果として出力する。
表１において、縦方向とは、図１３に示されたコンテクストモデルにおける、周囲８近傍１３−２中のＶ０及びＶ１を示し、横方向とは、図１３に示されたコンテクストモデルにおける、周囲８近傍１３−２中のＨ０及びＨ１を示す。また、斜め方向とは、図１３に示されたコンテクストモデルにおける、周囲８近傍１３−２中のＤ０，Ｄ１，Ｄ２，Ｄ３を示す。
このような、各方向の有為条件の数によって、コンテクスト値が形成される。コンテクスト値は、周囲８近傍１３−２の条件から算出される、画像の特徴を示したものである。
【００１８】
次に、ステップＳ２０８において、変換係数格納メモリから変換係数を読み出し、ステップＳ２０９において、読み出した変換係数の正負符号もビットモデリング処理の結果として出力する。
また、このとき、ステップＳ２１０において、注目ビットが　”０”であった場合は、ステップＳ２１１からステップＳ２１４までをスキップする。
また、このとき、ステップＳ２１０において、注目ビットが　”１”であった場合は、この変換係数が０以外であることが判明するので、続いてステップＳ２１１において、注目ビットの周囲８近傍の正負符号情報を、正負符号メモリから読み出す。
そして、ステップＳ２１２において、次の表２に示す正負符号のコンテクストモデルから、
【００１９】
【表２】
2004040261.tif 000004
【００２０】
正負符号のコンテクストを求めて、ビットモデリング処理結果として出力する。
次に、ステップＳ２１３において、先のステップＳ２０８で読み出した変換係数から正負符号を求めて、これをビットモデリング処理結果として出力する。
ステップＳ２１４で、正負符号メモリの注目ビットに、対象係数から求めた正負符号を書き込む。
また、同様に、ステップＳ２１５において、有為情報メモリの注目ビットに対応するデータに　”１”（有為であることを示す）を書き込む。
同様に、ステップＳ２１６で、処理済メモリにも　”１”（処理済であることを示す）を書き込む。
【００２１】
図１７は、ＭＡＧパスの処理を示すフローチャートであって、図１４に示されたステップＳ１０６の詳細な動作を示している。
ステップＳ３０１は、ＣＢサイズの縦方向のループであって、その増分は４である。すなわち、ＣＢサイズの縦が６４画素であった場合、このループは、０，４，８，１６，…のようにカウントアップする。
ステップＳ３０２は、ＣＢサイズの横方向のループであって、そのカウント値は、処理係数の横座標になる。
【００２２】
ステップＳ３０３は、縦４係数のループである。ステップＳ３０１のループカウント値と、ステップＳ３０３のカウント値とを組み合わせたものが、処理係数の縦座標になる。
ステップＳ３０４では、ステップＳ３０１〜ステップＳ３０３のループカウンタで示される、縦，横の座標から算出されるアドレスに従って、有為情報メモリから注目ビットの有為情報の読み込みアクセスを行い、処理済メモリから注目ビットの処理済情報の読み込みアクセスを行う。
【００２３】
次に、ステップＳ３０５〜ステップＳ３０６において、注目係数が非有為であるか、又は処理済情報に　”１”　がセットされている（処理済みを表す）場合は、以降のステップＳ３０７〜ステップＳ３１２をスキップする。
ステップＳ３０７において、有為情報メモリから、注目ビットの周囲８近傍の有為情報の読み込みアクセスを行う。読み込んだ有為情報を用いて、ステップＳ３０８において、次の表３に示す周囲８近傍のＭＡＧコンテクストモデルから、
【００２４】
【表３】
2004040261.tif 000005
【００２５】
対象ビットのコンテクストを求めて、ビットモデリング処理結果として出力する。
次に、ステップＳ３０９において、変換係数格納メモリから変換係数を読み出し、ステップＳ３１０において、読み出した変換係数の正負符号もビットモデリング処理結果として出力する。
ステップＳ３１１において、リファイン情報メモリの注目ビットに対応するデータに　”１”　（リファイン済であることを示す）を書き込む。
同様に、ステップＳ３１２において、処理済メモリにも　”１”　（処理済であることを示す）を書き込む。
【００２６】
図１８〜図２１は、ＣＬＮパスの処理を示すフローチャートであって、図１６に示されたステップＳ１０７の詳細な動作を示している。
ステップＳ４０１は、ＣＢサイズの縦方向のループであり、その増分は４である。従って、ＣＢサイズの縦が６４画素であった場合、このループは、０，４，８，１６，…のようにカウントアップする。
ステップＳ４０２は、ＣＢサイズの横方向のループであって、そのカウント値は処理係数の横座標になる。
【００２７】
ステップＳ４０３では、ステップＳ４０１，ステップＳ４０２のループカウンタで示される、縦，横の座標から算出されるアドレスに従って、有為情報メモリから縦４係数のそれぞれの注目ビットと、その周囲８近傍の有為情報の読み込みアクセスを行う。
同様に、ステップＳ４０４において、処理済情報メモリから、縦４係数の処理済情報を読み込む。
【００２８】
次に、ステップＳ４０５において、縦４係数の処理済情報がすべて　”０”　であり、縦４係数の注目ビットの周囲８近傍の有為情報がすべて非有為の場合は、ステップＳ４０８以降の処理を行い、そうでない場合は、ステップＳ４０６の処理を行う。
ステップＳ４０６では、ステップＳ４０７の処理ループ数を４とする。これは、縦４係数のすべてに対して、ＳＩＧパス処理と同様の処理を行うことを示している。
ステップＳ４０７では、コンテクスト値の生成を行うが、この場合の詳細は、図２０，図２１の詳細フローチャートに示される。
【００２９】
次に、ステップＳ４０８において、縦４係数の注目ビットがすべて　”０”　である場合は、ステップＳ４１３以降の処理を実行し、そうでない場合は、ステップＳ４０９を実行する。
ステップＳ４０９では、縦４係数の注目ビットのいずれかが　”１”　なので、まず、縦４係数の注目ビットのすべてが　”０”　でないことを示すコンテクストを出力し、次に、ステップＳ４１０で符号語　”１”　を出力する。
【００３０】
次に、ステップＳ４１１において、縦４係数が　”１”　である位置を、０〜３の数字で表したラン長を求める。
次にステップＳ４１２で、ランレングスのコンテクストと、２ビットからなるラン長の符号を出力する。
ステップＳ４１３では、縦４係数のすべてが　”０”　の場合であるから、それを示すためのコンテクストを出力し、ステップＳ４１４において符号語　”０”　を出力する。
【００３１】
以下、図２０，図２１の詳細フローチャートについて説明する。
ステップＳ４１５は（４−ラン長）回数のループであり、具体的には、ステップＳ４０５の条件である縦４係数の処理済情報がすべて　”０”　であり、かつ縦４係数の注目ビットの周囲８近傍の有為情報がすべて非有為でない場合は、４回ループする。
また、ステップＳ４０９以降においてラン長を求めた場合は、いずれの注目ビットが　”１”　であるから、その　”１”　が出現した以降の縦の注目ビットを符号化するために、（４−ラン長）回のループを行う。
【００３２】
次に、ステップＳ４１６において、ランの先頭の判定を行う。これは、換言すれば、縦４係数の注目ビットのいずれかが　”１”　であった場合に、初めて注目ビットが　”１”　になった箇所であるか否かの判定である。先頭であった場合は、ステップＳ４１７を実行し、それ以外の場合は、ステップＳ４２３を実行する。
ランの先頭である場合、ステップＳ４１７において、注目ビットの周囲８近傍の正負符号情報を正負符号メモリから読み出す。
次に、ステップＳ４１８で、表２に示されたコンテクストモデルからコンテクスト値を求めて、ビットモデリング処理結果として出力する。
【００３３】
次に、ステップＳ４１９において、変換係数格納メモリから対象係数の正負符号を読み出して、ステップＳ４２０でその正負符号もビットモデリング処理結果として出力する。
ステップＳ４２１で、正負符号メモリの注目ビットに対象係数から求めた正負符号を書き込む。
同様に、ステップＳ４２２で、有為情報メモリにも　”１”　（有為であることを示す）を書き込む。
【００３４】
次に、ステップＳ４２４で、表１に示されたコンテクストモデルから、コンテクスト値を求めてビットモデリング処理結果として出力する。
次に、ステップＳ４２５において、変換係数格納メモリから変換係数を読み出し、ステップＳ４２６で、読み出した変換係数の符号も、ビットモデリング処理結果として出力する。
【００３５】
また、ステップＳ４２７において、注目ビットが　”０”　であった場合は、ステップＳ４２８からステップＳ４３２までをスキップする。
また、この注目ビットが　”１”　であった場合は、この変換係数が０以外であることが判明するので、続いてステップＳ４２８において、注目ビットの周囲８近傍の正負符号情報を正負符号メモリから読み込む。
【００３６】
ステップＳ４２９において、表２に示されたコンテクストモデルからコンテクスト値を求めて、ビットモデリング処理結果として出力し、ステップＳ４３０において、その正負符号もビットモデリング処理結果として出力する。
ステップＳ４３１において、正負符号メモリの注目ビットに対象係数から求めた正負符号を書き込む。同様に、ステップＳ４３２において、有為情報メモリにも　”１”　（有為であることを示す）を書き込む。
【００３７】
次に、従来の多値画像符号化・復号化装置の構成と、そのメモリアクセス動作とについて説明する。
◇第１の従来技術
図２２は、多値画像符号化・復号化装置の第１の従来技術の構成を示すブロック図、図２３は第１の従来技術におけるメモリ構成を示す図である。
この従来例の多値画像符号化・復号化装置は、図２２に示すように、変換係数格納メモリ１と、有為情報メモリ２と、正負符号メモリ３と、処理済情報メモリ４と、リファイン情報メモリ５と、ビットモデリング部６と、算術符号器７とから概略構成されている。ビットモデリング部６は、アドレス生成部１００を含んでいる。
また、図２３において、（ａ）は各メモリのメモリマップを示し、（ｂ）は各メモリの情報のコードブロック上の配置を示したものである。
【００３８】
変換係数格納メモリ１は、ウェーブレット変換結果の変換係数を格納する。有為情報メモリ２は、変換係数が有為であるか否かの情報を格納する。正負符号メモリ３は、変換係数についての正負符号情報を格納する。処理済情報メモリ４は、変換係数がビットモデリング処理済であるか否かの情報を格納する。リファイン情報メモリ５は、変換係数がＭＡＧパスの処理を終了したか否かを示す情報を格納する。
ビットモデリング部６は、アドレス生成部１００で生成されたビットモデリング処理の縦座標のアドレスと横座標のアドレスとを用いて、各メモリにアクセスして読み出した情報に対してビットモデリング処理を行って、処理結果の情報（コンテクスト（ＣＸ）及び符号）を出力する。算術符号器７は、ビットモデリング部６の処理結果の情報（コンテクストと符号）を用いて、圧縮された画像情報を生成して出力する。
【００３９】
ビットモデリング部６は、変換係数格納メモリ１からの変換係数に対して、有為情報メモリ２，正負符号情報メモリ３，処理済情報メモリ４及びリファイン情報メモリ５からの、コードブロックサイズと等しいビット長のデータを用いて、ビットモデリングの処理を行う。
具体的には、図２３に示すように有為情報だけで、コードブロックサイズが６４×６４＝４０９６（＝１０００ｈ）の場合、１ビット×４０９６ワードのメモリが必要となるが、図２２に示すように、有為情報メモリ２，正負符号情報メモリ３，処理済情報メモリ４及びリファイン情報メモリ５に対して、それぞれ同じ情報量のメモリが必要なため、装置全体では、４０９６ワード×１ビットのメモリが４個必要となる。さらに変換係数格納メモリ１に対して、６４×６４×（変換係数のビット精度長）のメモリが必要となる。
【００４０】
この場合、図１５，図１６のフローチャートで示されたＳＩＧパス処理でのコンテクスト算出時には、ステップＳ２０４での９回の読み出しアクセスと、ステップＳ２０８での１回の読み出しアクセスと、ステップＳ２１１での８回の読み出しアクセスと、ステップＳ２１４での１回の書き込みアクセスと、ステップＳ２１５での１回の書き込みアクセスと、ステップＳ２１６での１回の書き込みアクセスとが必要になるため、ＳＩＧパス処理では、最大２１回のアクセスが必要になる。
【００４１】
同様に、図１７のフローチャートで示されたＭＡＧパス処理の場合は、ステップＳ３０４での１回の読み出しアクセスと、ステップＳ３０７での８回の読み出しアクセスと、ステップＳ３０９での１回の読み出しアクセスと、ステップＳ３１１での１回の書き込みアクセスと、ステップＳ３１２での１回の書き込みアクセスとが必要になるため、ＭＡＧパス処理では、最大１２回のアクセスが必要になる。
【００４２】
ＣＬＮパス処理については詳細な説明を省略するが、図２３に示すメモリ構成の場合、周囲８近傍の情報を得るためには、最大８回のメモリアクセスが必要になる。
【００４３】
◇第２の従来技術
図２４は、多値画像符号化・復号化装置の第２の従来技術の構成を示すブロック図、図２５は第２の従来技術におけるメモリマップを示す図である。
この従来例の多値画像符号化・復号化装置は、図２４に示すように、変換係数格納メモリ１と、ビットモデリング部６と、算術符号器７と、各種情報メモリ８とから概略構成されている。これらのうち、変換係数格納メモリ１，算術符号器７は、図２２に示された第１の従来技術の場合と同様である。
各種情報メモリ８は、図２５に示すように、２０ビットからなる１ワード中に、周囲８近傍の有為情報２５−１と、注目ビットの有為情報２５−２と、周囲８近傍の正負符号２５−３と、注目ビットの正負符号２５−４と、リファイン情報２５−５と、処理済情報２５−６とを含んでいる。
【００４４】
図２５に示す各種情報メモリ８を用いた、図２４に示すビットモデリング部６の処理は、ＪＡＳＰＥＲと呼ばれるＪＰＥＧ２０００動作確認用の、Ｃ言語で記述されたプログラム（ＷＥＢサイト：ｈｔｔｐ：／／ｗｗｗ．ｅｃｅ．ｕｂｃ．ｃａ／〜ｍｄａｄａｍｓ／ｊａｓｐｅｒ／内のＪＡＳＰＥＲバージョン１．５００．３）で実行される処理である。
【００４５】
【発明が解決しようとする課題】
ＪＰＥＧ２０００方式では、図１０に示されるようにビットプレーン単位で符号化と復号化を行っているので、ＪＰＥＧ方式の場合と異なり処理時間が増大するため、将来的に動画等の圧縮，伸張を視野に入れた場合、ビットモデリング処理の高速化が重要な課題となっている。
また、ＪＰＥＧ２０００方式をディジタルカメラ等のような小型機器に用いる場合には、メモリ使用量が少ないことが、回路規模の削減の上から必要である。
【００４６】
これに対して、上述のように、ＪＰＥＧ２０００方式についての第１の従来技術の場合は、メモリ使用量は少ないがビットモデリング処理時間が長く、一方、第２の従来技術の場合は、ビットモデリング処理時間は短いがメモリ使用量が多いという問題があった。
【００４７】
図２２に示された第１の従来技術の場合、有為情報メモリ２，正負符号メモリ３，処理済情報メモリ４及びリファイン情報メモリ５はすべて同一サイズなので、必要なメモリ量は、６４＊６４＊４＝１６３８４ビットとなり、また、変換係数格納メモリは、６４＊６４＊１６＝６５５３６ビットとなって、これが必要最小限となるが、図１４〜図１６のフローチャートに示されるように、コンテクストを求める際に、多くのメモリアクセスが生じるため、処理時間が長くなる。
【００４８】
以下、このような問題点が生じる理由について、図１５，図１６のフローチャートを用いて説明する。
図１５，図１６は、ＳＩＧパスの処理手順を示すフローチャートであるが、このフローチャートにおいてＳＩＧパスのコンテクストを求める際に、まず、ステップＳ２０４で、「注目ビットと周囲８近傍の有為情報」によって９回のメモリアクセスが生じる。この有為情報を用いてＳＩＧパスであるか否かの判断を行うが、このメモリアクセスは、ＳＩＧパスでない場合にも存在する。
【００４９】
次に、ステップＳ２０５で対象係数が非有為の判定を行い、ステップＳ２０６で周囲８近傍のいずれかが有為の判定を行って、双方の判定が成立した場合に、ＳＩＧパスに属すると判定され、ステップＳ２０８で変換係数格納メモリから変換係数を読み出すために１回のメモリアクセスを行う。その後、読み出された変換係数に正負符号が必要な場合、ステップＳ２１１において、周囲８近傍の正負符号情報に対して８回のメモリアクセスを行う。
【００５０】
最後に情報を更新するために、正負符号，有為情報及び処理済情報に対して、それぞれ１回のメモリアクセスを行うので、合計３回のメモリアクセスが発生する。
このため、ＳＩＧパスに属する場合には２１回のメモリアクセスが生じ、ＳＩＧパスに属さない場合でも９回のメモリアクセスが生じることとなり、ビット単位で処理を行うビットモデリング処理において、処理時間が長くなる原因となっていた。
【００５１】
これに対して、第２の従来技術では、メモリの１ワード中に、必要な情報をすべて格納することによって、１回のメモリアクセスによって必要な情報を得ることができるようにしたので、全体のメモリアクセス数が削減されているが、メモリ使用量が多くなる。以下、これを１５，図１６のフローチャートに基づいて説明する。
【００５２】
第２の従来技術では、ステップＳ２０４での１回の読み出しアクセスと、ステップＳ２０８での１回の読み出しアクセスと、ステップＳ２１１での１回の読み出しアクセスを行うが、ステップＳ２１４では、第１の従来技術の場合と異なり、注目ビット及びその周囲８近傍の正負符号メモリにアクセスするため合計９回の書き込みアクセスを行い、さらにステップＳ２１５でも同様に９回の書き込みアクセスを行い、最後にステップＳ２１６での１回の書き込みアクセスが必要になるため、ＳＩＧパスの処理で最大２１回のアクセスが必要になる。
【００５３】
このように第２の従来技術では、メモリアクセスの最大回数は第１の従来技術と同様であるが、ＳＩＧパスに属するか否かの判定（ステップＳ２０４）は、１回のメモリアクセスで済むため、全体のメモリアクセス数は減少する。
例えば、６４×６４のコードブロックで、その半分がＳＩＧパスに属する場合を考えると、第１の従来技術では最大で６４＊６４＊２１＝８６０１６回のメモリアクセスが必要になるのに対し、第２の従来技術では６４＊６４＊２１＊０．５＋６４＊６４＊１＊０．５＝４５０５６回となって、第１の従来技術の場合の約半分になる。
【００５４】
しかしながら、ある任意の座標の注目ビットを考えた場合、その注目ビットと周囲８近傍の有為情報，正負符号，処理済情報及びリファイン情報は、同じ１ワードに格納されている。
ここで、注目ビットの１係数だけ下を考えた場合に必要とされる情報としては、やはり、注目ビットと周囲８近傍の有為情報，正負符号，処理済情報及びリファイン情報が必要になる。この際、１係数だけ下の周囲８近傍情報には、ある任意の座標の有為情報と正負符号情報をも含むことになる。また、同様にある任意の座標の周囲８近傍には１係数だけ下の有為情報と正負符号情報を含むことになる。
これは、同じ情報を異なるアドレスに重複して格納する必要があることを意味し、これによってメモリ使用量が増大している。
【００５５】
具体的には、コードブロックサイズが６４×６４の場合、各種情報メモリ８の１ワード中に、有為情報２５−２と、周囲８近傍の有為情報２５−１と、注目ビットの正負符号２５−４と、周囲８近傍の正負符号２５−３と、リファイン情報２５−５と、処理済情報２５−６との、合計２０ビットが必要になるため、コードブロック単位では、６４＊６４＊２０で合計８１９２０ビット必要になる。また、変換係数格納メモリ１は、第１の従来技術と同様に、６４＊６４＊１６＝６５５３６ビットとなる。
このこめ、第２の従来技術では、メモリ使用量が１４７４５６ビットとなって、第１の従来技術の場合の８１９２０ビットと比較して、１．８倍になる。
【００５６】
この発明は上述の事情に鑑みてなされたものであって、ＪＰＥＧ２０００方式の適用に際して、ビットモデリング処理の処理時間を短縮するとともに、メモリ使用量を削減することが可能な、多値画像符号化・復号化装置を提供することを目的としている。
【００５７】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は多値画像符号化・復号化装置に係り、変換係数格納メモリから読み出した多値画像のウェーブレット変換結果の係数に対して、有為情報メモリと正負符号メモリと処理済情報メモリとリファイン情報メモリにアクセスしてビットモデリング処理を行う多値画像符号化・復号化装置において、
上記処理済情報メモリとリファイン情報メモリにアクセスするためのアドレスを生成する第１のアドレス生成手段と、上記有為情報メモリと正負符号メモリにアクセスするためのアドレスを生成する第２のアドレス生成手段とを設けたことを特徴としている。
【００５８】
また、請求項２記載の発明は、請求項１記載の多値画像符号化・復号化装置に係り、上記有為情報メモリと正負符号メモリと処理済情報メモリとリファイン情報メモリのそれぞれのメモリサイズが同一であることを特徴としている。
【００５９】
また、請求項３記載の発明は、請求項２記載の多値画像符号化・復号化装置に係り、上記処理済情報メモリとリファイン情報メモリとにおいて、上記係数を、ビットプレーン上の縦４係数ごとに１ワードに収容することによって、上記ビットモデリング処理における各段階の処理を、上記第１のアドレス生成手段からの１回のアクセスによって行い、上記有為情報メモリと正負符号メモリとにおいて、上記縦４係数の周囲８近傍の情報を縦座標をずらして１ワードに収容することによって、上記ビットモデリング処理における各段階の処理を、上記第２のアドレス生成手段からの２回のアクセスによって行えるようにしたことを特徴としている。
【００６０】
また、請求項４記載の発明は、請求項３記載の多値画像符号化・復号化装置に係り、上記有為情報メモリと正負符号メモリとにおいて、上記縦４係数の縦座標を＋２ずらすことを特徴としている。
【００６１】
また、請求項５記載の発明は、請求項１乃至４のいずれか一に記載の多値画像符号化・復号化装置に係り、上記有為情報メモリと正負符号メモリにおいて、４の複数倍の係数によって１ワードを構成したことを特徴としている。
【００６２】
また、請求項６記載の発明は、請求項１乃至５のいずれか一に記載の多値画像符号化・復号化装置に係り、上記有為情報メモリと正負符号メモリのそれぞれの４ビットのＮ（Ｎは自然数）倍の情報をまとめて１ワードに収容することによって、有為情報・正負符号メモリを形成し、及び／又は上記処理済情報メモリとリファイン情報メモリのそれぞれの４ビットの上記Ｎ倍の情報をまとめて１ワードに収容することによって、処理済情報・リファイン情報メモリを形成して、１回のアクセスによって、有為情報と正負符号、及び／又は処理済情報とリファイン情報にアクセスできるようにしたことを特徴としている。
【００６３】
また、請求項７記載の発明は、請求項１乃至６のいずれか一に記載の多値画像符号化・復号化装置に係り、上記有為情報メモリと正負符号メモリと処理済情報メモリとリファイン情報メモリとに対してそれぞれキャッシュレジスタを設け、それぞれのメモリに対して以前にアクセスして得た情報を、対応するキャッシュレジスタに格納することによって、以降の処理において再利用できるように構成したことを特徴としている。
【００６４】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
◇第１実施例
図１は、この発明の第１実施例である多値画像符号化・復号化装置の構成を示すブロック図、図２は、本実施例の多値画像符号化・復号化装置における、処理済情報とリファイン情報のメモリマップを示す図、図３は、本実施例の多値画像符号化・復号化装置における、有為情報と正負符号情報のメモリマップを示す図、図４は、本実施例の多値画像符号化・復号化装置における、縦４係数＋周囲８近傍を含むメモリアクセスを示す図である。
【００６５】
この例の多値画像符号化・復号化装置は、図１に示すように、変換係数格納メモリ１と、有為情報メモリ２と、正負符号メモリ３と、処理済情報メモリ４と、リファイン情報メモリ５と、ビットモデリング部６Ａと、算術符号器７とから概略構成されている。これらのうち、変換係数格納メモリ１，有為情報メモリ２，正負符号メモリ３，処理済情報メモリ４，リファイン情報メモリ５，算術符号器７は、図２２に示された第１の従来技術の場合と同様である。
ビットモデリング部６Ａは、第１のアドレス生成部１００Ａと、第２のアドレス生成部１００Ｂとを含んでいる。
ビットモデリング部６Ａは、アドレス生成部１００Ａと１００Ｂで生成されたビットモデリング処理の縦座標のアドレスと横座標のアドレスとを用いて、各メモリにアクセスして、読み出した情報に対してビットモデリング処理を行って、処理結果の情報（コンテクスト（ＣＸ）及び符号）を出力する。
【００６６】
アドレス生成部１００Ａは、処理済情報メモリ４及びリファイン情報メモリ５のアドレスを生成するブロックであって、その内容は、図２に示すように、４係数を１ワードにまとめることによって、１回のメモリアクセスによって、縦４係数に必要な情報にアクセスできるように構成されている。また、アドレス生成部１００Ａは、変換係数格納メモリ１のアドレスも生成する。
図２において、（ａ）は処理済情報とリファイン情報のメモリマップを示し、（ｂ）はこれらの情報のコードブロック上の配置を示している。
【００６７】
図２は、６４×６４係数の場合を例示したものである。このため、メモリアドレスの範囲は０〜３ＦＦｈ（１６進数表記）となる。
図２では、座標（０，０）から（０，３）の縦４係数に対応する処理済情報又はリファイン情報を各メモリの０００ｈ番地に格納し、（０，４）から（０，７）の情報を００１ｈ番地に格納し、以下、同様にして、（６３，６０）から（６３，６３）の情報を３ＦＦｈ番地に格納したことが示されている。
【００６８】
また、アドレス生成部１００Ｂは、縦４係数における個々の係数の周囲８近傍の情報が必要な、有為情報メモリ２と、正負符号メモリ３のアドレスを生成するブロックであって、図３に示すように、有為情報メモリ２と正負符号情報メモリ３に格納する際に、縦座標を＋２ずらすことによって、２回のアクセスで縦４係数における個々の係数の周囲８近傍の情報を得ることができるように構成されている。
図３において、（ａ）は有為情報と正負符号のメモリマップを示し、（ｂ）はこれらの情報のコードブロック上の配置を示している。
【００６９】
図３は、６４×６４係数の場合を例示したものである。このためメモリアドレスの範囲は、０〜３ＦＦｈ（１６進数表記）となる。
図３では、座標（０，２）から（０，５）の縦４係数に対応する有為情報又は正負符号の情報を、各メモリの０００ｈ番地に格納し、（０，６）から（０，９）の情報を００１ｈ番地に格納する。（０，０）〜（０，１），（０，６２）〜（０，６３）の情報を０３Ｆｈ番地に格納する。以下、同様にして、（６３，５８）〜（６３，６１）の情報を３ＦＥｈ番地に格納し、（６３，０）〜（６３，１），（６３，６２）〜（６３，６３）の情報を３ＦＦｈ番地に格納したことが示されている。
【００７０】
以下、本発明の第１実施例の動作を説明する。従来例の説明で述べたように、ＳＩＧパス，ＭＡＧパス，ＣＬＮパスの３パスの処理を行う際に必要な情報は、処理座標の処理済情報及びリファイン情報と、処理座標を含む周囲８近傍の有為情報及び正負符号情報である。
また３パスの処理は、図１２に示されたように、縦４係数のラスタ処理となるため、縦４係数単位で処理が行われる。
図２に示すように、処理済情報及びリファイン情報は、縦４係数単位の情報をメモリの１ワードに格納することによって、１回のアクセスで必要な情報を得ることができる。
【００７１】
また、図３に示すように、有為情報及び正負符号情報は、縦４係数の周囲８近傍の情報が必要なため、縦座標を＋２ずらしたアドレスに格納することによって、少ない回数のメモリアクセスによって必要な情報を得ることができる。
図４は、この場合における縦４係数＋周囲８近傍を含むメモリアクセスを説明するものであって、図示の４−２，４−３，４−４，４−６，４−７，４−８の合計６ワードのメモリアクセスによって、所要の情報が得られることが示されている。
【００７２】
このように、この例の多値画像符号化・復号化装置によれば、必要な情報を１ワードにまとめたので、メモリのアクセス量を削減することができる。特に、処理座標を含む周囲８近傍の情報が必要となった場合に、メモリに対するアクセス量の削減が期待できる。
すなわち、図１５，図１６に示されたＳＩＧパスの処理の場合、第１の従来技術の場合は、有為情報の読み出し（ステップＳ２０４）で９回、正負符号情報の読み出し（ステップＳ２１１）で８回、変換係数の読み出し（ステップＳ２０８）で１回、正負符号情報の書き込み（ステップＳ２１４）で１回、有為情報の書き込み（ステップＳ２１５）で１回、処理済情報の書き込み（ステップＳ２１６）で１回のアクセスが必要なため、合計では２１回のアクセスが必要であったのに対して、この例では、有為情報の読み込みで６回、正負符号情報の読み込みで６回、変換係数の読み込みで１回、有為情報の書き込みで１回、処理済情報の書き込みで１回のアクセスが必要なので、合計のアクセス数は１５回となり、第１の従来技術の場合の約３／４に削減できる。
【００７３】
また、この例の多値画像符号化・復号化装置では、メモリの情報量として、必要最小限であるコードブロックサイズの大きさと同じ情報量でよいので、メモリの使用量が少なくなる。これを、コードブロックが６４×６４係数の場合で比較すると、第２の従来技術の場合は、６４×６４（係数）×２０（ビット）＝８１９２０（ビット）であるのに対し、この例の場合は、６４×６４（係数）×４（メモリ数：有為情報メモリ，正負符号メモリ，処理済情報メモリ，リファイン情報メモリ）＝　１６３８４（ビット）であって、第２の従来技術の場合の１／５で済むことになる。
【００７４】
◇第２実施例
図５は、この発明の第２実施例である多値画像符号化・復号化装置の構成を示すブロック図である。
この例の多値画像符号化・復号化装置は、図５に示すように、変換係数格納メモリ１と、有為情報メモリ２と、正負符号メモリ３と、処理済情報メモリ４と、リファイン情報メモリ５と、ビットモデリング部６Ａと、算術符号器７と、キャッシュレジスタ９Ａ，９Ｂ，９Ｃ，９Ｄとから概略構成されている。これらのうち、変換係数格納メモリ１，有為情報メモリ２，正負符号メモリ３，処理済情報メモリ４，リファイン情報メモリ５，ビットモデリング部６Ａ，算術符号器７は、図１に示された第１実施例の場合と同様である。
キャッシュレジスタ９Ａ，９Ｂ，９Ｃ，９Ｄは、それぞれ有為情報メモリ２，正負符号メモリ３，処理済情報メモリ４，リファイン情報メモリ５から、前回読み出されたデータを、次の処理時まで保持する。
【００７５】
次に、この例の多値画像符号化・復号化装置における、キャッシュレジスタ９Ａ，９Ｂ，９Ｃ，９Ｄにかかわる動作について説明する。
ビットプレーン内のビット走査は、図１２に示されたように、縦方向に縦４係数の処理を行ったのち、横方向に１列分移動して処理を行う動作を繰り返すので、図４に示された注目ビット４−１を含む縦４係数４−１０のパス処理を考えた場合、まず、有為情報と正負符号情報については、縦４係数４−１０の周囲８近傍のうちの、４−２，４−３，４−６，４−７のデータは、有為情報用キャッシュレジスタ９Ａ，正負符号情報用キャッシュレジスタ９Ｂに格納しておいたデータを再利用して、新たに縦４係数の周囲８近傍である４−４，４−９の２ワードに対する読み出しのメモリアクセスを行うだけで済む。また、次に処理が横にずれて、縦４係数４−１１のパス処理を行う場合には、新たに４−５，４−９の２ワードを読み出せばよい。
【００７６】
また、処理済情報とリファイン情報については、縦４係数のパス処理の前に１ワードの読み出しアクセスを行って、処理済情報用キャッシュレジスタ９Ｃ，リファイン情報用キャッシュレジスタ９Ｄに格納しておいて、パス処理後に、処理済情報メモリ４，リファイン情報メモリ５に１ワードの書き込みアクセスを行うようにすればよいので、従来技術のように、それぞれ１係数単位で読み出しと書き込みを行う必要がなく、従って、アクセス数を削減することができる。
【００７７】
このように、この例の多値画像符号化・復号化装置では、キャッシュレジスタ９Ａ，９Ｂ，９Ｃ，９Ｄを追加して、以前の処理で使用した情報を保持できるようにしたので、第１実施例の場合と比較して、有為情報の読み出しアクセスが６回から２回になり、正負符号情報の読み出しアクセスが同じく６回から２回になるとともに、変換係数の読み込みが１回、有為情報の書き込みが４係数で２回、処理済情報の書き込みが４係数で１回となるため、合計では５．７５回となって、アクセス数が第１実施例の場合の２１回と比較して約１／４となる。
【００７８】
◇第３実施例
図６は、この発明の第３実施例である多値画像符号化・復号化装置の構成を示すブロック図、図７は、本実施例の多値画像符号化・復号化装置における、有為情報メモリ及び正負符号メモリのワード構成を示す図である。
この例の多値画像符号化・復号化装置は、図６に示すように、変換係数格納メモリ１と、有為情報メモリ２Ａと、正負符号メモリ３Ａと、処理済情報メモリ４と、リファイン情報メモリ５と、ビットモデリング部６Ａと、算術符号器７とから概略構成されている。これらのうち、変換係数格納メモリ１，処理済情報メモリ４，リファイン情報メモリ５，ビットモデリング部６Ａ，算術符号器７は、図１に示された第１実施例の場合と同様である。
有為情報メモリ２Ａ及び正負符号メモリ３Ａでは、１ワードの構成が４の倍数の係数からなっている。例えば、有為情報メモリ２Ａ及び正負符号メモリ３Ａにおいて、８係数で１ワードの構成にし、又は１２係数で１ワード構成とする。
【００７９】
次に、この例の多値画像符号化・復号化装置における、有為情報メモリ２Ａ及び正負符号メモリ３Ａにかかわる動作について説明する。
図７は、８（＝４×２）係数を１ワードに収容した場合の例を示している。この場合、ワード境界線７−１がメモリのワードの境界を表し、図７から明らかなように、列Ａ７−２の縦４係数の周囲８近傍の情報を得る場合に、周囲８近傍のうち、上下の近傍係数が１ワードに格納されているので、対象の縦４係数とその左右の係数とで、合計３ワードのアクセスのみで充分であることがわかる。
また列Ｂ７−３の場合でも、第１実施例の場合と同様に、６＝（２×３）回のメモリアクセスで充分であることがわかる。
【００８０】
１２（＝４×３）係数以上の場合には、３回のアクセスで済む列Ａ７−２に対応する箇所が増加するため、メモリアクセス数がさらに減少する。
具体的には、６４係数×６４係数の場合に、１ワードを４のＮ倍の係数とした場合のメモリアクセス数は、次の式によって表される。
【００８１】
【数１】
2004040261.tif 000006
【００８２】
上式から、例えば、６４×６４係数の場合、第１実施例のように、４係数を１ワードに格納したときのアクセス数は２０４８回であるのに対し、１６（＝４×４）係数を１ワードに格納したときのアクセス数は１２８０回であって、大幅にアクセス数を削減できることがわかる。
【００８３】
このように、この例の多値画像符号化・復号化装置では、有為情報メモリ２Ａ及び正負符号メモリ３Ａにおいて、１ワードを４の倍数の係数によって構成するようにしたので、１ワードを４係数とする第１実施例の場合と比較して、メモリアクセス数をより削減することができる。
【００８４】
◇第４実施例
図８は、この発明の第４実施例である多値画像符号化・復号化装置の構成を示すブロック図である。
この例の多値画像符号化・復号化装置は、図８に示すように、変換係数格納メモリ１と、ビットモデリング部６Ａと、算術符号器７と、有為情報・正負符号メモリ１０と、処理済情報・リファイン情報メモリ１１とから概略構成されている。これらのうち、変換係数格納メモリ１，ビットモデリング部６Ａ，算術符号器７は、図１に示された第１実施例の場合と同様である。
【００８５】
有為情報・正負符号メモリ１０は、有為情報と正負符号とからなる１ワード中に、有為情報と正負符号のそれぞれの情報を４ビットづつ、合計８ビット格納している。
また、同様に、処理済情報・リファイン情報メモリ１１は、処理済情報とリファイン情報とからなる１ワード中に、処理済情報とリファイン情報のそれぞれの情報を４ビットずつ、合計８ビット格納している。
【００８６】
この例の多値画像符号化・復号化装置の動作は、第１実施例の場合と同様であって、ビットモデリング部６Ａからのアクセスによって、有為情報・正負符号メモリ１０から、有為情報と正負符号とをそれぞれ４ビットずつ読み出して処理を行い、処理済情報・リファイン情報メモリ１１から、処理済情報とリファイン情報とをそれぞれ４ビットずつ読み出して処理を行うことができる。
【００８７】
このように、この例の多値画像符号化・復号化装置では、メモリマップ構成が同一な有為情報と正負符号とをまとめて、有為情報・正負符号メモリ１０の同一アドレスに格納し、メモリマップ構成が同一な処理済情報とリファイン情報とをまとめて、処理済情報・リファイン情報メモリ１１の同一アドレスに格納するようにしたので、メモリとして、変換係数格納メモリ１と、有為情報・正負符号メモリ１０と、処理済情報・リファイン情報メモリ１１との３個を持てばよいことになり、メモリ数を削減することが可能になる。
【００８８】
◇第５実施例
図９は、この発明の第５実施例である多値画像符号化・復号化装置の構成を示すブロック図である。
この例の多値画像符号化・復号化装置は、図９に示すように、変換係数格納メモリ１と、有為情報メモリ２Ａと、正負符号メモリ３Ａと、処理済情報メモリ４と、リファイン情報メモリ５と、ビットモデリング部６Ａと、算術符号器７と、キャッシュレジスタ９Ａ，９Ｂ，９Ｃ，９Ｄとから概略構成されている。これらのうち、変換係数格納メモリ１、有為情報メモリ２Ａ，正負符号メモリ３Ａ，処理済情報メモリ４，リファイン情報メモリ５，ビットモデリング部６Ａ，算術符号器７は、図６に示された第３実施例の場合と同様である。また、キャッシュレジスタ９Ａ，９Ｂ，９Ｃ，９Ｄは、図５に示された第２実施例の場合と同様である。
【００８９】
この例の多値画像符号化・復号化装置においては、有為情報メモリ２Ａ及び正負符号メモリ３Ａにおいて、１ワードの構成が４の倍数の係数からなっているので、第３実施例の場合と同様にして、メモリアクセス数が削減される。
また、キャッシュレジスタ９Ａ，９Ｂ，９Ｃ，９Ｄを設けたので、第２実施例の場合と同様にしてメモリアクセス数が削減される。
【００９０】
このように、この例の多値画像符号化・復号化装置では、第３実施例の効果に加えて第２実施例の効果も得られるので、メモリアクセス数をさらに減少させることができる。
【００９１】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られたものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例２に示された情報の再利用のためのキャッシュレジスタは、実施例１又は実施例３の場合に限らず、実施例４の場合にも適用することができる。また実施例３の場合に、１ワードにまとめる有為情報及び正負符号は、４の２倍又は３倍に限らず４倍以上を含む４の複数倍としてもよく、実施例記載の場合と同様にメモリアクセス回数を削減することができる。
また、実施例４の場合に、有為情報と正負符号及び処理済情報とリファイン情報のそれぞれの、４のＮ（Ｎは任意の自然数）倍の情報を１ワードにまとめてもよい。さらに、実施例４及び上記の場合に、有為情報と正負符号と、処理済情報とリファイン情報のいずれか一方のみを１ワードにまとめて１つのメモリに収容し、他方はまとめずに２つのメモリに分けて収容したままにしてもよく、いずれの場合も、メモリ数削減の効果を得ることができる。
【００９２】
【発明の効果】
以上、説明したように、本発明の多値画像符号化・復号化装置によれば、必要な情報を１ワードにまとめたので、メモリのアクセス量を削減することができる。この場合、各メモリにキャッシュレジスタを追加することによって、メモリアクセス量をさらに少なくすることができる。
また、有為情報メモリ及び正負符号メモリにおいて、４の倍数の係数を１ワードに格納することによって、メモリアクセス量をより少なくすることができる。
【００９３】
また、本発明では、メモリに格納する情報量が、コードブロックサイズの大きさと同様の情報量で済むので、メモリの使用量が少なくて済む。
本発明によれば、有為情報メモリ，正負符号メモリ，処理済情報メモリ及びリファイン情報メモリの各メモリの大きさを同一にすることができ、従って、物理的なメモリの配置や配線が容易になるので、チップ面積の小型化が可能である。
さらに、有為情報メモリと正負符号メモリ、及び処理済情報メモリとリファイン情報メモリのように、メモリマップ構成が同一な異なるデータを、一つのメモリの同一アドレスに格納することによって、メモリの数を少なくできるので、メモリの実面積が縮小し、従って、アドレス線，データ線に代表されるメモリの配線量を削減することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である多値画像符号化・復号化装置の構成を示すブロック図である。
【図２】同実施例の多値画像符号化・復号化装置における、処理済情報とリファイン情報のメモリマップを示す図である。
【図３】同実施例の多値画像符号化・復号化装置における、有為情報と正負符号情報のメモリマップを示す図である。
【図４】同実施例の多値画像符号化・復号化装置における、縦４係数＋周囲８近傍を含むメモリアクセスを示す図である。
【図５】本発明の第２実施例である多値画像符号化・復号化装置の構成を示すブロック図である。
【図６】本発明の第３実施例である多値画像符号化・復号化装置の構成を示すブロック図である。
【図７】同実施例の多値画像符号化・復号化装置における、有為情報メモリ及び正負符号メモリのワード構成を示す図である。
【図８】本発明の第４実施例である多値画像符号化・復号化装置の構成を示すブロック図である。
【図９】本発明の第５実施例である多値画像符号化・復号化装置の構成を示すブロック図である。
【図１０】ＪＰＥＧ２０００方式の全体の処理の流れを示す図である。
【図１１】コードブロック（ＣＢ）の構成を示す図である。
【図１２】ビットプレーン内のビット走査順序を示す図である。
【図１３】周囲８近傍のコンテクストモデルを示す図である。
【図１４】ビットモデリング処理の全体を示すフローチャートである。
【図１５】ＳＩＧパスの処理を示すフローチャート（１）である。
【図１６】ＳＩＧパスの処理を示すフローチャート（２）である。
【図１７】ＭＡＧパスの処理を示すフローチャートである。
【図１８】ＣＬＮパスの処理を示すフローチャート（１−１）である。
【図１９】ＣＬＮパスの処理を示すフローチャート（１−２）である。
【図２０】ＣＬＮパスの処理を示すフローチャート（２−１）である。
【図２１】ＣＬＮパスの処理を示すフローチャート（２−２）である。
【図２２】多値画像符号化・復号化装置の第１の従来技術の構成を示すブロック図である。
【図２３】第１の従来技術におけるメモリ構成を示す図である。
【図２４】多値画像符号化・復号化装置の第２の従来技術の構成を示すブロック図である。
【図２５】第２の従来技術におけるメモリマップを示す図である。
【符号の説明】
１　　　　変換係数格納メモリ
２，２Ａ　　　有為情報メモリ
３，３Ａ　　　正負符号メモリ
４　　　　処理済情報メモリ
５　　　　リファイン情報メモリ
６Ａ　　　ビットモデリング部
７　　　　算術符号器
９Ａ，９Ｂ，９Ｃ，９Ｄ　　　キャッシュレジスタ
１０　　　　有為情報・正負符号メモリ
１１　　　　処理済情報・リファイン情報メモリ
【図１】
2004040261.tif 000007
【図２】
2004040261.tif 000008
【図３】
2004040261.tif 000009
【図４】
2004040261.tif 000010
【図５】
2004040261.tif 000011
【図６】
2004040261.tif 000012
【図７】
2004040261.tif 000013
【図８】
2004040261.tif 000014
【図９】
2004040261.tif 000015
【図１０】
2004040261.tif 000016
【図１１】
2004040261.tif 000017
【図１２】
2004040261.tif 000018
【図１３】
2004040261.tif 000019
【図１４】
2004040261.tif 000020
【図１５】
2004040261.tif 000021
【図１６】
2004040261.tif 000022
【図１７】
2004040261.tif 000023
【図１８】
2004040261.tif 000024
【図１９】
2004040261.tif 000025
【図２０】
2004040261.tif 000026
【図２１】
2004040261.tif 000027
【図２２】
2004040261.tif 000028
【図２３】
2004040261.tif 000029
【図２４】
2004040261.tif 000030
【図２５】
2004040261.tif 000031