(57)【要約】【課題】Ｓ−Ｋモード成長した半導体量子ドットを用いて、鋭いエネルギースペクトルを示す半導体部材を提供するためには、ドットサイズを均一化する必要がある。【解決手段】ＧａＡｓ基板上にＳ−Ｋモード成長を利用して作製したＩｎＡｓ量子ドットをＧａＡｓで埋め込んで表面を平坦にした後、分子層を一層、一層エッチングする分子層エッチングを、成長槽内から移動せずに連続的に行なう。ドットの頂上に達するまでエッチングを行ない、高さの揃ったＩｎＡｓ量子ドットを得る。【効果】加工による結晶へのダメージを与えずに、半導体量子ドットの高さばらつきを低減した結果、閾値電流が小さく、温度特性に優れた半導体レーザなどの半導体部材を実現することが可能となる。【選択図】　図１
2004063957.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に自己形成によって量子ドットを形成する第一工程と、前記量子ドットの構成材料とは異なる材料からなる第一埋め込み層を形成することによって前記量子ドットを前記第一埋め込み層の中に埋め込む第二工程と、高さが最も高い量子ドットを少なくとも含む量子ドットの頂上部をエッチングするまで、前記第一埋め込み層の表面に対して分子層エッチングを施す第三工程とを有することを特徴とする量子ドットを有する半導体部材の製造方法。
【請求項２】
前記第一工程と、前記第二工程と、前記第三工程とが同一反応槽内で連続的に行なわれることを特徴とする請求項１に記載の量子ドットを有する半導体部材の製造方法。
【請求項３】
前記第三工程において、前記第一埋め込み層の表面は、エッチング中に分子層レベルの平坦性が保たれることを特徴とする請求項１に記載の量子ドットを有する半導体部材の製造方法。
【請求項４】
前記半導体基板がＧａＡｓであり、前記量子ドットがＩｎ組成５０％以上のＩｎＧａＡｓであり、前記第一埋め込み層がＧａＡｓ層であることを特徴とする請求項１に記載の量子ドットを有する半導体部材の製造方法。
【請求項５】
前記半導体基板がＧａＡｓであり、前記量子ドットがＩｎ組成５０％以上のＩｎＧａＡｓであり、前記第一埋め込み層がＩｎ組成２５％以下のＩｎＧａＡｓであることを特徴とする請求項１に記載の量子ドットを有する半導体部材の製造方法。
【請求項６】
厚さが５ｎｍよりも薄い第二埋め込み層を形成することにより、前記分子層エッチングを施した量子ドットを前記第二埋め込み層の中に埋め込む第四工程を更に有し、
前記第二埋め込み層の上に自己形成によって別の量子ドットを形成する工程と、前記第一埋め込み層の構成材料と同一の材料からなる第三埋め込み層を形成することによって前記別の量子ドットを前記第三埋め込み層の中に埋め込む工程と、高さが最も高い別の量子ドットを少なくとも含む別の量子ドットの頂上部をエッチングするまで、前記第三埋め込み層の表面に対して分子層エッチングを施す工程と、厚さが５ｎｍよりも薄く、かつ、前記第二埋め込み層の構成材料と同一の材料からなる第四埋め込み層を形成することにより、前記分子層エッチングを施した別の量子ドットを前記第四埋め込み層の中に埋め込む工程とからなる第五工程を少なくとも一回行なうことを特徴とする請求項１に記載の量子ドットを有する半導体部材の製造方法。
【請求項７】
前記第一工程〜第四工程と少なくとも一回の前記第五工程とにより作製される複数の量子ドットの上下は、波動関数が結合する距離にあることを特徴とする請求項６に記載の量子ドットを有する半導体部材の製造方法。
【請求項８】
請求項１に記載の製造方法によって作製した量子ドットを少なくとも有し、エッチングされた頂上部の成す面が前記半導体基板の面と実質的に平行であることを特徴とする半導体部材。
【請求項９】
請求項６に記載の製造方法によって作製した量子ドットを少なくとも有し、エッチングされた頂上部の成す面が前記半導体基板の面と実質的に平行であることを特徴とする半導体部材。
【請求項１０】
請求項１に記載の製造方法によって作製した量子ドットが活性層に用いられていることを特徴とする半導体レーザ。
【請求項１１】
請求項６に記載の製造方法によって作製した量子ドットが活性層に用いられていることを特徴とする半導体レーザ。
【請求項１２】
請求項１０に記載の半導体レーザを光源として備えたことを特徴とする光モジュール。
【請求項１３】
請求項１１に記載の半導体レーザを光源として備えたことを特徴とする光モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体量子ドットを用いた半導体部材の製造方法に係り、更にその半導体部材をレーザとして構成した半導体レーザ及びそのレーザを用いた光モジュールに関する。
【０００２】
【従来の技術】
キャリアの閉じ込めがないバルク半導体結晶においては、キャリアのエネルギーの増加に対して、状態密度は連続的な放物線状に増大する。それに対して、半導体結晶中にキャリアを１次元的に閉じ込めた量子井戸構造では、量子準位が出現するため、状態密度が階段状に変化する。即ち、量子井戸構造においては、キャリアの分布は、バルク結晶の場合よりも制限される。従って、量子井戸構造を適用した半導体レーザや光変調器等の半導体部材においては、バルク半導体結晶を使った場合よりも幅の狭い鋭いスペクトルが得られ、半導体レーザにおいては発光効率が向上する。
【０００３】
キャリアの閉じ込めを更に３次元まで進めた究極的な量子ドット構造では、状態密度は離散的になる。即ち、キャリアのエネルギー分布が完全に離散的になるため、室温等の熱的励起が存在するような状態にあっても、キャリアの遷移が量子準位間で不連続に生じる。従って、そのような量子ドット構造を有する光半導体装置からは、室温においても非常に鋭い発光スペクトルが得られることが理論的に判明している。
【０００４】
２次元の量子井戸構造については、分子線エピタキシャル成長（ｍｏｌｅｃｕｌａｒ　ｂｅａｍ　ｅｐｉｔａｘｙ：ＭＢＥ）法や有機金属気相成長法（ｍｅｔａｌｏｒｇａｎｉｃ　ｖａｐｏｒ　ｐｈａｓｅ　ｅｐｉｔａｘｙ：ＭＯＶＰＥ）を使って、一対のバリア層とその間の非常に薄い量子井戸層とを連続的に成長することにより、従来から比較的容易、かつ再現性良く形成することが可能であった。しかし、３次元の量子ドット構造においては、現在、実用的な半導体部材を構成するためのドット形成方法の研究が進められている段階であり、実用化に達していない。
【０００５】
一般に、半導体量子ドットを形成する方法としては、主に二種類の方法が知られている。即ち、（１）リソグラフィ技術などで加工することに依って構造を実現する方法、及び（２）結晶成長時の表面現象を利用して自己形成的に構造を成長する方法である。（１）には、ＭＢＥ法或いはＭＯＶＰＥ法などを用いて基板上に積層形成した半導体層に、電子ビーム・リソグラフィなどのリソグラフィ技術を適用し、エッチングを行なって箱状に加工するか、ＭＢＥ法やＭＯＶＰＥ法などにおける成長の選択性を利用して箱状構造を形成する方法である。この（１）の手段を採った場合、ドットサイズが加工技術の精度に依存するので、１００ｎｍ以下のサイズ制御が難しく、高密度でアレイ化することが不可能である。また、加工に伴い半導体層の表面から内部に向かってダメージが入り易いことと、目的毎に反応槽への出し入れを行なうことによって酸素や炭素に汚染されることから、量子ドットへの損傷が避けられない。
【０００６】
従って、量子ドットの実際のデバイスへの応用という観点からは、（２）の自己形成的な結晶成長を利用した方法が有望視され、盛んに研究されている。その方法として、例えば米国文献アプライド・フィジックス・レタース（Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ）第６３巻第２３巻（１９９３年１２月）第３２０３頁に掲載のＳ−Ｋ（Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔａｎｏｗ）モード成長の利用がある。この方法は、例えばＧａＡｓ基板上のＩｎＡｓ等の高歪み系ヘテロ構造をＭＢＥ法やＭＯＶＰＥ法によって結晶成長する場合に、ヘテロエピタキシャル成長初期に出現するＳ−Ｋモード成長を利用して、基板上に相互に離間した成長島として量子ドットを形成する方法である。この方法を採った場合、加工プロセスを一切用いていないために加工ダメージはなく、成長島形成が表面エネルギーや歪みエネルギーに起因した平衡状態に近付けることから、ドットサイズをかなり揃えることができる。また、成長島は同一反応槽内で行なわれるので、汚染を招く反応槽への出し入れを避けることができる。
【０００７】
しかし、成長島の生成が、下地の表面状態、即ち、ステップやキンク、或いは表面ディフェクトや結晶欠陥などに強く依存することが重大な問題をもたらしている。即ち、生成する成長島の密度が面内で均一になることがないので、成長島のサイズにもばらつきが生じることが避けられない。その結果、成長島利用の方法で得られる発光半値幅が３０ｍｅＶから４０ｍｅＶに達するのが現状である。
【０００８】
この発光半値幅は、現在、半導体レーザの活性層として実用化の域にある２次元構造の量子井戸に比較して大きく、従って、Ｓ−Ｋモード成長島を利用して製造した従来の半導体量子ドットレーザは、期待されるほどの特性改善、例えば、閾値が低下するなどの効果が得られていない。また、ＩｎＡｓドットをＩｎＰ基板上に成長させて１．５５μｍ帯の発光波長を得た報告があるが、サイズのばらつきに起因する発光半値幅は、量子井戸のものと比較して改善されていない。
【０００９】
【発明が解決しようとする課題】
先に説明したように、従来のＳ−Ｋモード成長を利用した半導体量子ドットでは、サイズの均一性が十分でないために、スペクトル半値幅が３０から４０ｍｅＶ程度に拡がってしまうという問題がある。即ち、現在では、半導体部材に応用しても、理論的に期待される鋭い発光スペクトルを実現することができない。
【００１０】
従来のＳ−Ｋモード成長島の形状とサイズのばらつきについて図６の断面図を用いて説明する。通常、ＧａＡｓ基板１上のＧａＡｓバッファ層２の上にＳ−Ｋモード成長で生成させたＩｎＡｓ成長島４は、図６に示すように、高さＨで底面の直径Ｄの扁平な形状となる。なお、ＩｎＡｓ層３は、成長島４が形成される初期段階に形成される濡れ層である。通常、高さＨが３ｎｍ〜５ｎｍの範囲のＩｎＡｓ成長島を形成した場合、それに対して直径Ｄは２０ｎｍ〜２５ｎｍの範囲で分布する。このように量子ドットのサイズ自体は、成長条件によってある範囲で制御可能である。
【００１１】
しかし、個々の量子ドットでは、サイズにかなりのばらつきが生じることが避けられず、発光スペクトルの拡がりの原因となる。またこのような従来の量子ドット構造では、発光に関与しない量子ドットも多く含まれる。そのため、Ｓ−Ｋモード成長島を利用した量子ドットを半導体装置に応用するためにはサイズの均一化が不可避である。
【００１２】
ドットサイズの均一化を試みるにあたって、その形状を観察すると、成長島４の高さＨは、直径Ｄの１０から２０％程度の大きさであることが判明した。従って、その量子ドットの量子レベルに関しては、成長島４の高さＨが支配的であり、高さＨのばらつきから生じる量子レベルのばらつきは、直径Ｄのばらつきから生じるものよりも遙に大きく、高さＨのばらつきが発光半値幅の大小を支配していることが明らかとなった。即ち、成長島４の高さＨを均一化することができれば、これまでにみられる広い発光半値幅を大きく低減することができる。
【００１３】
本発明の目的は、半導体量子ドットの高さばらつきを低減する半導体部材の製造方法を提供し、その半導体部材をレーザとして構成した半導体レーザ及びそれを用いた光モジュールを提供することにある。
【００１４】
【課題を解決するための手段】
本発明では、上記課題を解決するために、例えばＧａＡｓ基板上のＩｎＡｓ成長のような、高歪み系ヘテロ構造の成長初期に出現するＳ−Ｋモード成長島からなる半導体量子ドットを形成する工程と、量子ドットと異なる構成材料で且つ高さが量子ドットより高い第一埋め込み層を形成することにより、量子ドットを第一埋め込み層の中に埋め込む工程と、第一埋め込み層に分子層エッチングを施して、高さが最も高い量子ドットを少なくとも含む量子ドットの頂上部をエッチングして、量子ドットの高さを第一埋め込み層の表面に合わせる工程を有することを特徴とする。この場合、成長島形成と、第一埋め込み層の形成と、エッチングとを同一反応槽内で連続的に行なうことが望ましい。
【００１５】
前述したように、Ｓ−Ｋモード成長で自己形成的に作製した量子ドットには、高さばらつきが存在するが、これを適切な成長条件で第一埋め込み層の中に埋め込むことにより、第一埋め込み層の表面は平坦になる。その後、成長槽内から移動せずに、そのまま分子層を一層、一層エッチングする分子層エッチングを上記量子ドットの頂上に達するまで施こせば、高さの揃った量子ドットを得ることができる。上記の高さが最も高い量子ドットを少なくとも含む量子ドットは、一般的には、平均的な高さ超えた大きいサイズの量子ドットとなるが、必要に応じて、平均的な高さよりも低い量子ドットの頂部をエッチングすることも行なわれる。
【００１６】
以上の本発明の製造方法により、実質的に均一サイズの半導体量子ドットをダメージなく生成させることが可能となり、閾値電流が小さく、温度特性に優れた半導体レーザなどの半導体部材を実現することができる。
【００１７】
【発明の実施の形態】
以下、本発明に係る半導体量子ドットを用いる半導体部材の製造方法、半導体レーザ及びそれを用いた光モジュールを図面に示した幾つかの実施例による発明の実施の形態を参照して更に詳細に説明する。なお、図１〜図４における同一の符号は、同一物又は類似物を表示するものとする。
【００１８】
【実施例】
＜実施例１＞
図１を用いて第１の実施例を説明する。図１ａ〜図１ｄは、半導体部材の要所である半導体量子ドットを示す側面図である。半導体量子ドットを成長する装置は、固体原料の他にガス材料の使用にも対応したＭＢＥ装置が適している。以下代表的な成長方法として、同装置を用いて実施するＭＢＥ法を取り上げて説明する。
【００１９】
図１ａは、ＧａＡｓ基板上にＳ−Ｋモードで成長したＩｎＡｓドットの断面図である。このときの主な成長条件を以下に述べる。
【００２０】
先ず、（００１）面指数のＧａＡｓ基板１をＭＢＥ装置の成長室内にセットし、温度を６００℃で熱処理することで酸化膜を除去する。ＧａＡｓ基板１上に、成長温度が５３０℃、成長速度が０．８μｍ／時間、Ａｓ圧が８×１０−６Ｔｏｒｒで、厚さ４００ｎｍのＧａＡｓ層２をバッファ層として形成する。
【００２１】
続けて、ＧａＡｓバッファ層２上に厚さ約２．０分子層相当分のＩｎＡｓ層を、成長温度：５００℃成長速度：０．０５分子層／秒、Ａｓ圧：８×１０−６Ｔｏｒｒで成長させる。この成長開始当初においては、２次元的成長が起こりＩｎＧａＡｓ濡れ層３が形成される。このＩｎＧａＡｓ濡れ層３の膜厚が弾性限界を越えた時点で、ＩｎＧａＡｓ濡れ層３の表面にオングストロームオーダーの３次元核が比較的高密度で形成される。これによって、底面の直径Ｄが２０ｎｍ〜２５ｎｍ程度に、そして、高さＨが４ｎｍ〜６ｎｍ程度に分布している円錐状の成長島が７×１０１０ｃｍ−６の密度で形成される。ＩｎＡｓ量子ドット４はこの成長島からなる。
【００２２】
図１ｂは、前記ＩｎＡｓ量子ドットを、ＧａＡｓ第一埋め込み層５で埋め込み成長を行なったときの断面図である。図１ａに示すＩｎＡｓ量子ドット４を成長した後に、同ドットを基板と同じ材料であるＧａＡｓ第一埋め込み層５で埋め込む。そのときの成長条件は、成長温度が５３０℃、成長速度が０．８μｍ／時間、Ａｓ圧が８×１０−６Ｔｏｒｒである。全ての量子ドット４の頂部が埋め込み層５より低くなるように、埋め込み層５の厚さを量子ドット４の高さＨのばらつきよりも大きい値である７ｎｍとする。このとき、結晶成長の最表面が平坦になるように第一埋め込み層５の成長条件と厚さを調節する。
【００２３】
図１ｃは、図１ｂに示した第一埋め込み層５に１．５ｎｍの分子層エッチングを行なうことによって量子ドット４の高さばらつきが低減したときの断面図である。第一埋め込み層５の分子層エッチングは、トリスジメチルアミノアルシンを照射して行なう。そのときの条件は、トリスジメチルアミノアルシンの供給量が０．１５ｓｃｃｍ、基板温度が５３０℃で、エッチング速度はＲＨＥＥＤ（ｒｅｆｌｅｃｔｉｏｎ　ｈｉｇｈ　ｅｎｅｒｇｙ　ｅｌｅｃｔｒｏｎ　ｄｉｆｆｒａｃｔｉｏｎ）振動のモニターにより０．１分子層／秒である。
【００２４】
なお、エッチング速度の調節は、トリスジメチルアミノアルシンの流量を変えることで可能となる。また、トリスジメチルアミノアルシンと同時に、微量のＩｎやＧａの原料を供給すると、埋め込み層５の表面でエッチングと同時に成長が起こる。それにより、実質的に非常に遅い速度のエッチングが可能となり、平坦な表面を得ることができる。
【００２５】
以上に述べたように、ＧａＡｓバッファ層２の形成、ＩｎＧａＡｓ濡れ層３及びＩｎＡｓ量子ドット４の成長、ＧａＡｓ第一埋め込み層５の形成、及び分子層エッチングは、同一ＭＢＥ装置内で連続的に行なわれる。
【００２６】
埋め込み層５の分子層エッチングにより、実際にＩｎＡｓドットの高さが揃ったことを発光スペクトルの半値幅を観察することで確認した。図１ｃの状態では発光スペクトルを得ることができないので、図１ｄに示すようにＧａＡｓからなる第二埋め込み層６を形成して、ＩｎＡｓドット４を完全に埋め込んだ。第二埋め込み層６の成長条件は、第一埋め込み層５と同じである。分子層エッチングを施さないで埋め込んだ量子ドットと比較して、本発明の図１ｄに示す量子ドット４からの発光スペクトルの半値幅は、１０ｍｅＶ以上小さくなっているので、サイズの均一化が起こっていることを確認することができた。
【００２７】
図１ｃで説明した分子層エッチングのエッチング量では、平均的なドット高さを超えた大きいサイズのドットのみをエッチングしているため、図１ｄに示す量子ドット４からの発光ピーク波長は、エッチングの影響をほとんど受けない。なお、分子層エッチングの量を増加させて、平均的高さのドットまでエッチングが達するようにすると、更に半値幅が減少する反面、発光ピーク波長もエッチング量に従って短波長化する。
【００２８】
本発明では、前記の実施形態に限らず、他に多くの改変を実現することができる。成長方法については、ガス使用に対応したＭＢＥ装置をそのまま共通にして、固体砒素の代わりにアルシンガス、金属インジウムの代わりにトリメチルインジウムを用いることが可能である。また、ＭＢＥ法に代えてＭＯＶＰＥ法を用いることも可能である。
【００２９】
成長する量子ドットと埋め込み層の選択に関しても、他の選択が可能であり、特にＩｎ組成５０％以上のＩｎＧａＡｓ量子ドットに、Ｉｎ組成２５％以下のＩｎＧａＡｓ埋め込み層という組み合わせの範囲で、光通信用に有用な１．３μｍ帯レーザの活性層を製造することも可能である。
【００３０】
また、基板もＧａＡｓ以外にＩｎＰを用いることも可能で、ＩｎＡｓ量子ドットとＩｎＰ埋め込み層の組み合わせにも、本発明は有効である。また、このようなＩＩＩ−Ｖ族化合物半導体の材料を選択する以外にも、他の材料系を対象とすることも可能であり、ＩＩ−ＶＩ族化合物半導体、或いはＩＶ−ＩＶ族化合物半導体等の他の化合物半導体にも適用し得ることは明らかである。例えば、下地結晶及び第一埋め込み層の主組成をＳｉとし、成長島の主組成をＳｉＧｅ、Ｇｅなどとすることができる。
＜実施例２＞
ＧａＡｓ基板上のＩｎＡｓ量子ドットを、レーザ応用目的に形成する場合には、量子ドットを高密度に形成する必要がある。しかし、ドット密度と、ドットサイズにはトレードオフの関係があるため、ドット密度を高めたい場合には、サイズが小さくなって、発光波長は、光通信或いは光情報処理で一般的に使われている１．３μｍ帯の波長よりも短波長の１．１μｍ程度しか得られない。
【００３１】
この問題に対しては、Ｓ−Ｋモードによる量子ドットを、中間層を挟んで積層する手法が知られている。積層した上下の量子ドットが互いに量子力学的に結合するため、積層した量子ドットは、実効的により大きな単一の量子ドットと見なせるようになる［例えば、ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス（Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ）第３６巻の第２部第２Ａ号（１９９７年２月１日）第Ｌ１５８頁〜第Ｌ１６１頁参照］。
【００３２】
この手法は、Ｓ−Ｋモードによる量子ドットを中間層で埋め込んで、その上にもう一度Ｓ−Ｋモードで量子ドットを形成した場合には、上層の量子ドットが下層の量子ドット上に選択的に島状成長する現象を利用している。このような量子ドットの整列は、下層量子ドット部分に対応した中間層中の歪みの蓄積が影響して、上層の量子ドットを成長する際に、上層の量子ドットの構成原子が集まるために生じるものと説明される。
【００３３】
本発明にこの手法を適用すると、サイズばらつきを一層抑えた発光半値幅の狭い量子ドットが得られる。図２は、基板に対して量子ドットを繰り返し積層して垂直方向に整列した量子構造の例を概略的に示す。（１００）面のＧａＡｓ基板１に、ＭＢＥ法により、厚さ４００ｎｍで形成されたＧａＡｓバッファ層２上に、厚さ約２．０分子層相当分のＩｎＡｓ層を供給してＳ−Ｋモード島４を成長させる。高さ７ｎｍのＧａＡｓ第一埋め込み層５で埋め込んだ後に、１．５ｎｍの分子層エッチングを施してサイズばらつきを低減する。
【００３４】
次いで、ＧａＡｓ第二埋め込み層６を０．５ｎｍ成長して量子ドットを再び完全に埋め込む。なお、このとき、第二埋め込み層６の高さを２０ｎｍ以上にした場合には、上層の量子ドットが下層の量子ドット上に整列する確率が低くなる上に、積層構造の量子力学的な結合がほぼ完全になくなる。
【００３５】
更に、Ｓ−Ｋモードによる量子ドット成長、第一埋め込み層成長、分子層エッチング、第二埋め込み層成長の一連の過程を４回繰り返すことにより、図２に示す積層構造７を形成することができる。この構造により、垂直方向に整列した一連の量子ドットは、全体に拡がった波動関数を有し、互いに連結した、実効的に単一の量子ドットとして作用する。
【００３６】
以上の実施例１及び実施例２においては、ドットサイズの均一化のみを目的としているため、面内でのドット密度の均一化や高密度化については考慮していない。この課題に対しては、例えば特開平７−８６６１３号公報に示されている方法を本発明に適用することができる。即ち、波長２０ｎｍ以下の２つ以上の電磁波を、干渉させることにより、基板表面上にエネルギーの粗密状態を形成する。エネルギーが極大にある領域は、原子がマイグレーションしてＳ−Ｋモード成長島が形成されず、反対にエネルギー極小の領域のみ成長島からなる量子ドットが整列する。この方法により、量子ドット密度を電磁波の干渉パターンを用いて制御することができる。
＜実施例３＞
本発明の第３の実施例である端面発光レーザを、その断面概略を示した図３を用いて説明する。以下に典型的な形成方法を説明する。
【００３７】
図３ａに示すように、ＭＢＥ又はＭＯＶＰＥ法によりｎ型ＧａＡｓ基板（ドーピング濃度：１×１０１８　ｃｍ−３）８上にｎ型Ａｌ０．３Ｇａ０．７Ａｓ（ドーピング濃度：１×１０１８　ｃｍ−３）下部クラッド層９を１．５μｍ、アンドープＧａＡｓ下部障壁層１０を１５０ｎｍ成長する。
【００３８】
続いて、活性層１１として、図３ｂに示すように、実施例１の条件でＩｎＡｓ量子ドット４の成長、７ｎｍのＧａＡｓ第一埋め込み層５の成長、トリスジメチルアミノアルシンによる１．５ｎｍの分子層エッチング、及び５ｎｍのＧａＡｓ第二埋め込み層６の成長を順に行なう。この一連の工程を４回繰り返すことにより活性層１１におけるドット密度を増加させる。
【００３９】
更に、活性層１１の上にアンドープＧａＡｓ上部障壁層１２を１５０ｎｍ、ｐ型Ａｌ０．３Ｇａ０．７Ａｓ（ドーピング濃度：１×１０１８　ｃｍ−３）上部クラッド層１３を１．５μｍ、ｐ型ＧａＡｓコンタクト層１４（ドーピング濃度：１×１０１９　ｃｍ−３）を順に積層する。
【００４０】
積層後の多層ウエハに対し、まず、ホトリソグラフィーにて幅５０μｍのストライプパターンを形成し、これをマスクに活性層１１付近までメサエッチングする。続いて、全面に酸化膜１５を蒸着し、ポリイミド樹脂１６で平坦化した後、ホトリソグラフィーとエッチングによりコンタクト孔を形成し、ｐ側電極１７を蒸着する。最後に裏面にｎ側電極１８を形成し、端面発光型の半導体レーザ素子を完成させる。以上により、閾値が小さく温度特性に優れた端面発光レーザを得ることができた。
【００４１】
この方法で作製された半導体レーザは、発振波長１．２μｍにて動作可能である。光通信で有用な発振波長１．３μｍを得るには、ＩｎＡｓ量子ドット４の代わりに、Ｉｎ組成２０％のＩｎＧａＡｓ量子ドットを用いるなどの方法がある。また、量子ドット４の構成はＩｎＡｓで変えずに、基板８と第一、第二埋め込み層５，６をＩｎＰにした場合には、１．５５μｍ帯で発光可能な活性層を得ることができる。
【００４２】
また、本実施例における障壁層はＧａＡｓとしたが、活性層に電子と正孔を閉じ込めることができる材料であれば、例えばＧａＩｎＰやＡｌＧａＡｓ、ＧａＮＡｓなどの、ＧａＡｓ以外の材料を用いても本発明の効果に変わりは無い。
＜実施例４＞
本発明の第４の実施例４である面発光レーザを、その断面材略を示した図４を用いて説明する。以下に典型的な形成方法を説明する。
【００４３】
まず、ＭＢＥ装置又はＭＯＶＰＥ装置によりｎ型ＧａＡｓ基板８（ドーピング濃度：２×１０１８　ｃｍ−３）上にｎ型Ａｌ０．９Ｇａ０．１Ａｓ／ＧａＡｓ超格子（ドーピング濃度：１×１０１８　ｃｍ−３）からなる下部半導体多層膜反射鏡１９を３０周期積層する（図中の層数は簡略化して１０周期程度で表記してある）。その膜厚は、それぞれ半導体中で１／４波長厚（λ／４ｎ：λは波長、ｎは半導体の屈折率）になるようにする。その後、１／２波長厚のアンドープＧａＡｓ下部障壁層２０を成長する。
【００４４】
続いて、活性層１１として、ＩｎＡｓ量子ドットの成長、７ｎｍのＩｎ０．２Ｇａ０．８Ａｓ第一埋め込み層の成長、トリスジメチルアミノアルシンによる１．５ｎｍの分子層エッチング、及び５ｎｍのＧａＡｓ第二埋め込み層の成長を順に行なう。この一連の工程を４回繰り返すことにより活性層１１におけるドット密度を増加させる。
【００４５】
その後、１／２波長厚のアンドープＧａＡｓ上部障壁層２１、１／４波長厚のｐ型ＡｌＧａＡｓ電流狭窄層２２（ドーピング濃度：１×１０１８　ｃｍ−３、Ｇａ組成：２％）、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ／ＧａＡｓ超格子（ドーピング濃度：１×１０１８　ｃｍ−３）からなる上部半導体多層膜反射鏡２３を２４周期積層する。膜厚は、それぞれ半導体中で１／４波長厚とする。最後に、最上部にｐ型ＧａＡｓ（ドーピング濃度：１×１０１９　ｃｍ−３）からなるコンタクト層２４を１／４波長厚形成する。
【００４６】
以上のように、基板８上に各種の層を積層して作製した多層ウエハに対し、面発光レーザ素子作製プロセスを施し素子を完成させる。まず、酸化膜（ＳｉＯ２）２５を全面に形成し、ホトレジストマスクを用いて、酸化膜２５をウエハ上から見て円形状にエッチング加工する。
【００４７】
レジストを除去した後、加工した酸化膜をマスクに多層ウエハを活性層１１の直下までエッチング加工する。エッチング方法は、ウエットエッチングでもドライエッチングでも構わない。
【００４８】
続いて、電流狭窄層２２を側面から開口部を残して選択酸化する。酸化された電流狭窄層２２はＡｌｘＯｙ絶縁層２６となる。ここでは、選択酸化のため、水蒸気雰囲気中で、ウエハを約４００℃に加熱する。その後、酸化膜２５の一部にホトリソグラフィーとエッチングによりコンタクト孔を形成し、リフトオフプロセスによりｐ側上部電極２７を得る。最後に裏面にｎ側下部電極２８を形成し素子を完成させる。以上により、閾値が小さく温度特性に優れた面発光レーザを得ることができた。
【００４９】
実施例３，４に代表的な半導体レーザ素子を示したが、本発明の本質が実施例１に示した活性層に用いる量子ドット製造方法にあるため、レーザ素子の構造やタイプを問わず、例えば、埋め込みヘテロ構造のレーザなど、他の構造のレーザ素子にも適用可能であり、更に光変調器など広く半導体部材に適用可能である。＜実施例５＞
実施例３，４のレーザ素子を用いた光モジュールの一例として、ギガビットイーサーボードに用いるモジュールについて説明する。図５は回路構成のブロックダイアグラムである。本モジュールは、本発明の半導体レーザ素子２９、レーザ駆動回路３０、受光素子３１、受光素子駆動回路３２、光モジュールパッケージ３３からなり、光ファイバー３４、外部駆動回路３５を接続して使用する。
【００５０】
本実施例のイーサーボード用光モジュールは、閾値が小さく温度特性に優れた半導体レーザを用いているため、低消費電力で信頼性に優れた特性を示す。また本発明の精神を逸脱しない範囲において、前記実施例のイーサーボード以外にも適用可能であり、その他の光通信用モジュールに応用することができる。
【００５１】
【発明の効果】
本発明によれば、半導体量子ドットの製造方法において、Ｓ−Ｋモード成長島からなる半導体量子ドットの高さばらつきを低減することでき、サイズの均一性を実質的に高めることができる。それにより、発光スペクトルの半値幅が狭い半導体量子ドットを有する半導体部材を実現することができる。また、この製造方法では、前記量子ドットの形成工程と高さばらつき低減の加工工程が同一反応槽内で連続的に行なうことが可能であり、結晶欠陥などのダメージを避けることができる。その結果、閾値電流が小さく、温度特性に優れた半導体レーザなどの光半導体装置の製造が可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体量子ドットを有する半導体部材の製造方法の第１の実施例を説明するための断面図。
【図２】本発明の半導体量子ドットを有する半導体部材の製造方法の第２の実施例を説明するための断面図。
【図３】本発明の第３の実施例である端面発光レーザ素子を説明する断面概略図。
【図４】本発明の第４の実施例４である面発光レーザ素子を説明する断面概略図。
【図５】本発明の第５の実施例である光モジュールの回路構成を説明するためのブロック図。
【図６】従来の半導体量子ドット構造を説明するための断面図。
【符号の説明】
１，８…基板、２…バッファ層、３…ＩｎＡｓ濡れ層、４…量子ドット、５…第一埋め込み層、６…第二埋め込み層、７…積層構造、９…下部クラッド層、１０，２０…下部障壁層、１１…活性層、１２，２１…上部障壁層、１３…上部クラッド層、１４，２４…コンタクト層、１５，２５…酸化膜、１６…ポリイミド樹脂、１７，２７…ｐ側電極、１８，２８…ｎ側電極、１９…下部半導体多層膜反射鏡、２２…電流狭窄層、２３…上部半導体多層膜反射鏡、２６…絶縁層、２９…半導体レーザ素子、３０…レーザ駆動回路、３１…受光素子、３２…受光素子駆動回路、３３…光モジュールパッケージ、３４…光ファイバー、３５…外部駆動回路。
【図１】
2004063957.tif 000003
【図２】
2004063957.tif 000004
【図３】
2004063957.tif 000005
【図４】
2004063957.tif 000006
【図５】
2004063957.tif 000007
【図６】
2004063957.tif 000008