(57)【要約】【課題】実装面積の小面積化を図ったマルチチップ化した半導体装置、及びその製造方法を提供すること。【解決手段】集積回路が形成された表面及び裏面を有し、積層された複数の半導体チップ（１ｓｔ半導体チップ１０、２ｎｄ半導体チップ）と、複数の半導体チップの集積回路間を電気的に接続する第１の配線（再配線層１６、２６、メタルポスト配線１８、２８）と、第１の配線と電気的に接続された外部端子（ボール電極４６）と、複数の半導体チップ及び前記第１の配線を封止する封止樹脂（封止樹脂４０）と、を備える半導体装置、及びその製造方法である。【選択図】　　図１
2004140037.tif 000002
【特許請求の範囲】
【請求項１】
集積回路が形成された表面及び裏面を有し、積層された複数の半導体チップと、
前記複数の半導体チップの集積回路間を電気的に接続する第１の配線と、
前記第１の配線と電気的に接続された外部端子と、
前記複数の半導体チップ及び前記第１の配線を封止する封止樹脂と、
を備えることを特徴とする半導体装置。
【請求項２】
前記複数の半導体チップは、第１及び第２の半導体チップを含み、
前記第２の半導体チップは、前記第２の半導体チップの裏面が前記第１の半導体チップの表面と対面するように、前記第１の半導体チップ上に搭載されており、
前記第２の半導体チップの表面上には、表面保護膜が設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数の半導体チップは、第１及び第２の半導体チップを含み、
前記第２の半導体チップは、前記第２の半導体チップの裏面が前記第１の半導体チップの表面と対面するように、前記第１の半導体チップ上に搭載されており、
前記第１の半導体チップの表面に形成され、前記集積回路と電気的に接続された複数のパッド電極と、
隣り合う前記パッド電極を接続する第２の配線と、
前記第２の配線上に形成され、前記第２の配線及び前記外部端子の間を電気的に接続する柱状電極と、
を有することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記柱状電極は、前記第２の配線の略中央部付近に形成されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記複数の半導体チップは、第１及び第２の半導体チップを含み、
前記第２の半導体チップは、前記第２の半導体チップの裏面が前記第１の半導体チップの表面と対面するように、前記第１の半導体チップ上に搭載されており、
前記第１の配線上に形成され、前記第１の配線及び前記外部端子の間を電気的に接続する第１の柱状電極と、
前記第１の半導体チップの縁近傍の表面上に、前記第１の柱状電極と実質的に同時に形成された第２の柱状電極であって、前記第１の半導体チップの縁を認識するための第２の柱状電極と、
を有することを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記複数の半導体チップは、第１及び第２の半導体チップを含み、
前記第２の半導体チップは、前記第２の半導体チップの表面が前記第１の半導体チップの表面と対面するように、前記第１の半導体チップ上に搭載されており、
前記第１の配線及び前記外部端子の間を電気的に接続する複数の柱状電極であって、前記第２の半導体チップを囲むように第１の配線上に形成された複数の柱状電極と、
前記柱状電極の周囲を封止する第１の封止樹脂と、
前記第２の半導体チップを封止する第２の封止樹脂と、
を有することを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記複数の半導体チップは、第１及び第２の半導体チップを含み、
前記第２の半導体チップは、前記第２の半導体チップの表面に形成された第１の封止樹脂と、前記第２の半導体チップの集積回路と電気的に接続され前記第１の封止樹脂から突出した突起電極と、を有し、
前記第２の半導体チップは、前記突起電極が前記第１の配線と接続するように、前記半導体チップ上に搭載されていることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記第１の配線には開口部が設けられており、前記突起電極は前記第１の配線の開口部上に位置していることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第１の配線には凹部が設けられており、前記突起電極は前記第１の配線の凹部上に位置していることを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記突起電極と前記第１の配線とが、接着材料を介して接続されていることを特徴とする請求項７に記載の半導体装置。
【請求項１１】
前記複数の半導体装置は第１及び第２の半導体チップを含み、
前記第２の半導体チップの表面と前記第１の半導体チップの表面とが接着材料を介して接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
前記複数の半導体チップは第１乃至第３の半導体チップを含み、
前記第２の半導体チップは、前記第２の半導体チップの表面が前記第１の半導体チップの表面と対面するように、前記第１の半導体チップ上に搭載されており、
前記第３の半導体チップは、前記第３の半導体チップの裏面が前記第２の半導体チップの裏面と対面するように、前記第２の半導体チップ上に搭載されている、
ことを特徴とする請求項１に記載の半導体装置。
【請求項１３】
請求項６に記載の半導体装置を製造する半導体装置の製造方法であって、
前記第１の半導体チップ上に前記第１の配線を形成する工程と、
前記第１の配線上の複数の第１の領域に位置する開口部を有する絶縁性のマスク層を、前記第１の半導体チップ上に形成する工程と、
前記マスク層の開口部に前記柱状電極を形成する工程と、
複数の前記第１の領域に囲まれた第２の領域に位置する前記マスク層を除去する工程と、
前記第２の領域上に前記第２の半導体チップを搭載する工程と、
前記第２の半導体チップの周囲を前記第２の封止樹脂によって封止する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項８又は９に記載の半導体装置を製造する半導体装置の製造方法であって、
前記第１の半導体チップ上に前記第１の配線を形成する工程と、
前記第１の配線の一部に凹部或いは開口部を形成する工程と、
前記第２の半導体チップの突起電極が前記凹部或いは前記開口部に位置するように前記第２の半導体チップを前記第１の半導体チップ上に搭載する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４に記載の半導体装置の製造方法において、
前記第１の配線の一部に凹部を形成する工程は、複数回のめっき処理によって形成されることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４に記載の半導体装置の製造方法であって、
前記第１の半導体チップ上に前記第１の配線を形成する工程は、前記第１の半導体チップ上に、開口部を有する絶縁膜を形成する工程を含み、
前記第１の配線の一部に凹部を形成する工程は、前記開口部及び前記絶縁膜上に前記第１の配線を形成する工程を含み、
前記凹部は、前記第１の配線が前記絶縁膜の開口部上に形成されることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項７に記載の半導体装置を製造する半導体装置の製造方法であって、
前記第２の半導体チップを前記第１の半導体チップ上に搭載する工程と、
前記第１及び第２の半導体チップを樹脂によって封止する工程と、
前記樹脂及び前記第２の半導体チップの裏面を切削する工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＳＰ（チップサイズパッケージ）を用い、マルチチップ化した半導体装置（ＭＣＰ（マルチチップパッケージ））、及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化に伴い、半導体装置を搭載する際、高密度搭載を可能にするため、半導体チップとほぼ同一のサイズをもつＣＳＰ（チップサイズパッケージ）と称する半導体パッケージがある。そして、この複数のＣＳＰと同様に、高密度化して搭載する目的で、単一パッケージに半導体チップを内蔵してマルチチップ化したＭＣＰ（マルチチップパッケージ）がある（例えば、特許文献１）。
【０００３】
上記文献１などに記載された従来の半導体チップをマルチチップ化したＭＣＰの構造の一例を図５１に示す。図５１に示す半導体装置１００は、インタポーザとして機能する絶縁基板９０上に第１の半導体チップ９０と第２の半導体チップ９２が積層され、ワイヤ９４により、互いの集積回路と外部端子としてのボール電極９６とが電気的に接続され封止樹脂９８により封止されている。
【０００４】
【特許文献１】
特開平２０００−１１０８９８号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記構成のＭＣＰでは、インターポーザ−と呼ばれる基板上に半導体チップが積層されており、今後、実装面積の小面積化を図る上で現状のＭＣＰ構造では市場のＰＫＧの小型化に対する要求に対応できないことが予想される。また、半導体チップの結線には、ワイヤーボンディングが採用されており、複雑な配線には対応できなく、やはり、今後、実装面積の小面積化を図る上では改善が求められている。
【０００６】
従って、本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明の目的は、実装面積の小面積化を図ってマルチチップ化した半導体装置、及びその製造方法を提供することである。
【０００７】
【課題を解決するための手段】
上記課題は、以下の手段により解決される。即ち、本発明は、
（１）集積回路が形成された表面及び裏面を有し、積層された複数の半導体チップと、
前記複数の半導体チップの集積回路間を電気的に接続する第１の配線と、
前記第１の配線と電気的に接続された外部端子と、
前記複数の半導体チップ及び前記第１の配線を封止する封止樹脂と、
を備えることを特徴とする半導体装置。
（２）前記複数の半導体チップは、第１及び第２の半導体チップを含み、
前記第２の半導体チップは、前記第２の半導体チップの裏面が前記第１の半導体チップの表面と対面するように、前記第１の半導体チップ上に搭載されており、
前記第２の半導体チップの表面上には、表面保護膜が設けられていることを特徴とする前記（１）に記載の半導体装置。
（３）前記複数の半導体チップは、第１及び第２の半導体チップを含み、
前記第２の半導体チップは、前記第２の半導体チップの裏面が前記第１の半導体チップの表面と対面するように、前記第１の半導体チップ上に搭載されており、
前記第１の半導体チップの表面に形成され、前記集積回路と電気的に接続された複数のパッド電極と、
隣り合う前記パッド電極を接続する第２の配線と、
前記第２の配線上に形成され、前記第２の配線及び前記外部端子の間を電気的に接続する柱状電極と、
を有することを特徴とする前記（１）に記載の半導体装置。
（４）　前記柱状電極は、前記第２の配線の略中央部付近に形成されていることを特徴とする前記（３）に記載の半導体装置。
（５）　前記複数の半導体チップは、第１及び第２の半導体チップを含み、
前記第２の半導体チップは、前記第２の半導体チップの裏面が前記第１の半導体チップの表面と対面するように、前記第１の半導体チップ上に搭載されており、
前記第１の配線上に形成され、前記第１の配線及び前記外部端子の間を電気的に接続する第１の柱状電極と、
前記第１の半導体チップの縁近傍の表面上に、前記第１の柱状電極と実質的に同時に形成された第２の柱状電極であって、前記第１の半導体チップの縁を認識するための第２の柱状電極と、
を有することを特徴とする前記（１）に記載の半導体装置。
（６）前記複数の半導体チップは、第１及び第２の半導体チップを含み、
前記第２の半導体チップは、前記第２の半導体チップの表面が前記第１の半導体チップの表面と対面するように、前記第１の半導体チップ上に搭載されており、
前記第１の配線及び前記外部端子の間を電気的に接続する複数の柱状電極であって、前記第２の半導体チップを囲むように第１の配線上に形成された複数の柱状電極と、
前記柱状電極の周囲を封止する第１の封止樹脂と、
前記第２の半導体チップを封止する第２の封止樹脂と、
を有することを特徴とする前記（１）に記載の半導体装置。
（７）前記複数の半導体チップは、第１及び第２の半導体チップを含み、
前記第２の半導体チップは、前記第２の半導体チップの表面に形成された第１の封止樹脂と、前記第２の半導体チップの集積回路と電気的に接続され前記第１の封止樹脂から突出した突起電極と、を有し、
前記第２の半導体チップは、前記突起電極が前記第１の配線と接続するように、前記半導体チップ上に搭載されていることを特徴とする前記（１）に記載の半導体装置。
（８）前記第１の配線には開口部が設けられており、前記突起電極は前記第１の配線の開口部上に位置していることを特徴とする前記（７）に記載の半導体装置。
（９）前記第１の配線には凹部が設けられており、前記突起電極は前記第１の配線の凹部上に位置していることを特徴とする前記（７）に記載の半導体装置。
（１０）前記突起電極と前記第１の配線とが、接着材料を介して接続されていることを特徴とする前記（７）に記載の半導体装置。
（１１）前記複数の半導体装置は第１及び第２の半導体チップを含み、
前記第２の半導体チップの表面と前記第１の半導体チップの表面とが接着材料を介して接続されていることを特徴とする前記（１）に記載の半導体装置。
（１２）前記複数の半導体チップは第１乃至第３の半導体チップを含み、
前記第２の半導体チップは、前記第２の半導体チップの表面が前記第１の半導体チップの表面と対面するように、前記第１の半導体チップ上に搭載されており、
前記第３の半導体チップは、前記第３の半導体チップの裏面が前記第２の半導体チップの裏面と対面するように、前記第２の半導体チップ上に搭載されている、
ことを特徴とする前記（１）に記載の半導体装置。
（１３）前記（６）に記載の半導体装置を製造する半導体装置の製造方法であって、
前記第１の半導体チップ上に前記第１の配線を形成する工程と、
前記第１の配線上の複数の第１の領域に位置する開口部を有する絶縁性のマスク層を、前記第１の半導体チップ上に形成する工程と、
前記マスク層の開口部に前記柱状電極を形成する工程と、
複数の前記第１の領域に囲まれた第２の領域に位置する前記マスク層を除去する工程と、
前記第２の領域上に前記第２の半導体チップを搭載する工程と、
前記第２の半導体チップの周囲を前記第２の封止樹脂によって封止する工程と、
を有することを特徴とする半導体装置の製造方法。
（１４）前記（８）又は（９）に記載の半導体装置を製造する半導体装置の製造方法であって、
前記第１の半導体チップ上に前記第１の配線を形成する工程と、
前記第１の配線の一部に凹部或いは開口部を形成する工程と、
前記第２の半導体チップの突起電極が前記凹部或いは前記開口部に位置するように前記第２の半導体チップを前記第１の半導体チップ上に搭載する工程と、
を有することを特徴とする半導体装置の製造方法。
（１５）前記（１４）に記載の半導体装置の製造方法において、
前記第１の配線の一部に凹部を形成する工程は、複数回のめっき処理によって形成されることを特徴とする半導体装置の製造方法。
（１６）前記（１４）に記載の半導体装置の製造方法であって、
前記第１の半導体チップ上に前記第１の配線を形成する工程は、前記第１の半導体チップ上に、開口部を有する絶縁膜を形成する工程を含み、
前記第１の配線の一部に凹部を形成する工程は、前記開口部及び前記絶縁膜上に前記第１の配線を形成する工程を含み、
前記凹部は、前記第１の配線が前記絶縁膜の開口部上に形成されることを特徴とする半導体装置の製造方法。
（１７）前記（７）に記載の半導体装置を製造する半導体装置の製造方法であって、
前記第２の半導体チップを前記第１の半導体チップ上に搭載する工程と、
前記第１及び第２の半導体チップを樹脂によって封止する工程と、
前記樹脂及び前記第２の半導体チップの裏面を切削する工程と、
を有することを特徴とする半導体装置の製造方法。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。
【０００９】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体装置の構造を示す断面図である。図２〜８は、第１の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【００１０】
図１に示す半導体装置１００は、集積回路（図示せず）が形成された１ｓｔ半導体チップ１０（第１の半導体チップ）上に、集積回路（図示せず）が形成された２ｎｄ半導体チップ２０（第２の半導体チップ）が、チップ表面に対して略直交した方向に積層して搭載され、封止樹脂４０により封止されている形態である。
【００１１】
１ｓｔ半導体チップ１０上には、集積回路と電気的に接続されているパッド電極１２を有し、パッド電極１２を有する以外の部分に第１絶縁膜１４（例えばポリイミド）が形成されている。１ｓｔ半導体チップ１０は、パッド電極１２同士を電気的に接続或いは２ｎｄ半導体チップ２０の集積回路と電気的に接続するための第１再配線層１６が形成され、その一部は、隣り合うパッド電極１２を覆って形成されている（第２の配線）。そして、この第１再配線層２６上に、２ｎｄ半導体チップ２０の集積回路と電気的に接続するための第１メタルポスト配線１８が形成されている。
【００１２】
２ｎｄ半導体チップ２０上には、集積回路と電気的に接続されているパッド電極２２を有し、さらに表面保護絶縁テープ４２により表面が保護されている。２ｎｄ半導体チップ２０は、その集積回路が形成された面とは反対側の面を接着テープ４４により、１ｓｔ半導体チップ１０上にダイスボンド（ＤＢ）して搭載されている。搭載された２ｎｄ半導体チップ２０上には、第２再配線層２６を形成するための第２絶縁膜２４が形成されている。
【００１３】
そして、第２再配線層２６により、第１メタルポスト配線１８と２ｎｄ半導体チップ２０のパッド電極２２とが電気的に接続され、１ｓｔ半導体チップ１０と２ｎｄ半導体チップ２０との集積回路同士が電気的に接続されている。第２再配線層２６上には、第２メタルポスト配線２８が形成され、さらに第２メタルポスト配線２８先端には外部端子であるボール電極４６が形成されている。
【００１４】
以下、図１に示す半導体装置１００の製造方法の一例を示す。
まず、１ｓｔ半導体チップ１０となる素子が形成されたウエハ４８を準備する（図２（ａ））。パッド電極１２のパッシベーション膜が除去されたウエハ４８上に第１絶縁膜１４（例えばポリイミド膜）をスピンコートにより塗布する（図２（ｂ））。パッド電極１２のコンタクトをとるため、マスクをかけて露光して、第１絶縁膜１４のエッチングを行なう（図２（ｃ））。スパッタ、メッキ等によりパッド電極間の配線、第１メタルポスト配線１８形成のためのベースとしての第１再配線層１６を形成する（図２（ｄ））。
【００１５】
次に、第１メタルポスト配線１８を形成するためにウエハ４８上にレジスト５０を塗布する（図２（ｅ））。第１メタルポスト配線１８を形成するため、マスクをかけ、露光後エッチングしてレジスト５０に開口を形成する（図２（ｆ））。メッキなどにより第１メタルポスト配線１８を形成する（図３（ｇ））。レジスト５０を除去して洗浄する（図３（ｈ））。ここで、構造上、２ｎｄ半導体チップ２０厚より第１メタルポスト配線１８は高くしなければならないため、一度に所定の高さが得られない場合、図２（ｅ）〜３〜（ｇ）の工程を繰り返してもよい。
【００１６】
次に、表面保護絶縁テープ４２（例えばポリイミドテープ）付き２ｎｄ半導体チップ２０を、接着テープ４４によりウエハ４８（１ｓｔ半導体チップ１０）上にダイスボンドして搭載する（図３（ｉ））。この２ｎｄ半導体チップ２０のダイスボンドには、図９に示すように、２ｎｄ半導体チップ２０表面積と同等或いはそれ以下の大きさの平面コレット５４により、２ｎｄ半導体チップ２０を吸引しつつ、行なうことが好ましい。図１０に示すように、角錐コレット５２により、２ｎｄ半導体チップ２０の両端を挟んでダイスボンドを行なうと、チップ以外の端子等、例えば第１メタルポスト配線１８などに接触してしまう可能性があり、生産歩留まりや信頼性が低下することが多くなる。このため、本実施例では、図９に示すように、平面コレット５４により、２ｎｄ半導体チップ２０を吸引しつつダイスボンドすることで、チップ以外の端子等、例えば第１メタルポスト配線１８などに接触を防止し、生産歩留まりや信頼性をさせる。
【００１７】
次に、ウエハ４８外周（円周）を金型で囲み液状の封止樹脂４０をウエハ４８上面から塗布し、その後硬化させて樹脂封止する（図３（ｊ））。封止樹脂４０で埋まった第１メタルポスト配線１８を外部に露出する為、ウエハ４８上面から研磨機５６などにより切削（バイト、砥石、バフ等）して、表面グラインドを行なう（図４（ｋ））。第２再配線層を形成するために、表面に第２絶縁膜（例えば、ポリイミドテープ等）を形成する（図４（ｌ））。第１メタルポスト配線１８及びパッド電極２２のコンタクトをとるため、マスクをかけて露光して、第２絶縁膜２４のエッチングを行なう（図４（ｍ））。スパッタ、メッキ等によりパッド電極間の配線、第２メタルポスト配線２８形成のためのベースとしての第２再配線層２６を形成する（図５（ｎ））。このようにスパッタやメッキなどにより、第１メタルポスト配線１８と２ｎｄ半導体チップ２０のパッド電極２２に同時に再配線することができる。
【００１８】
次に、第２メタルポスト配線２８を形成するためにウエハ４８上にレジスト５０を塗布する（図５（ｏ））。第２メタルポスト配線２８を形成するため、マスクをかけ、露光後エッチングしてレジスト５０に開口を形成する（図６（ｐ））。メッキなどにより第２メタルポスト配線２８を形成する（図６（ｑ））。レジスト５０を除去して洗浄する（図６（ｒ））。
【００１９】
次に、ウエハ４８外周（円周）を金型で囲み液状の封止樹脂４０をウエハ４８上面から塗布し、その後硬化させて、樹脂封止する（図７（ｓ））。封止樹脂４０で埋まった第２メタルポスト配線２８を外部に露出するため、ウエハ４８上面から研磨機５６などにより切削（バイト、砥石、バフ等）して、表面グラインドを行なう（図７（ｔ））。半田印刷などにより、露出させた第２メタルポスト配線２８先端に、外部端子として、ボール電極４６（半田ボール）を形成する（図７（ｕ））。そして、テスト後、スクライブにて個片して、半導体装置１００が得られる（図８（ｖ））。
【００２０】
ここで用いられる、表面保護絶縁テープ４２付き２ｎｄ半導体チップ２０は、例えば、以下のようにして製造することができる。
まず、表面保護絶縁テープ４２をステージ５８に乗せる（図１１（ａ））。表面保護絶縁テープ４２上に、２ｎｄ半導体チップ２０となる素子が形成されたウエハ４８（パッド電極２２は図示しない）を、その集積回路が形成されている面側を表面保護絶縁テープ４２に向けて乗せる（図１１（ｂ））。ウエハ４８上に接着テープ４４を貼りつける（図１１（ｃ））。接着テープ４４上に、ＵＶテープ６０を貼りつける（通常のウエハマウント：図１１（ｄ））。ウエハ４８からステージ５８を外す（図１２（ｅ））。そして、スクライブブレード６２により、ウエハ４８を個片化し、２ｎｄ半導体チップ２０を得る（図１２（ｆ））。
【００２１】
本実施形態では、複数の半導体チップが、チップ表面に対して略直交した方向に積層して搭載されるので、ＰＫＧとしての実装面積を広げることなく無くマルチチップ化が可能であり、ＣＳＰの搭載密度（製品の機能を上げることができる。）を従来のＣＳＰより上げることができる。ここで、従来製品より高さは高くなるが１ｍｍ程度の為、搭載に問題が発生しないと考えられる。また、スパッタやメッキなどで形成されるメタル配線（メタルポスト配線や再配線層（パターニング））により結線されることで、従来、ＭＣＰなどで用いられているＷｉｒｅ結線より複雑な配線をすることができる。このため、実装面積の小面積化を図ることができる。
なお、異なった仕様の半導体チップ（ＣＳＰ）を同一ＰＫＧ内に封止するため、例えば、メモリ＋ロジック等の組み合わせをＣＳＰ上で作製でき、従来のＣＳＰ製品（１チップでのモジュール）より開発納期が短縮できる。
【００２２】
また、２ｎｄ半導体チップ２０を１ｓｔ半導体チップ１０上へダイスボンドする際、液状ペーストを用いるとぬれむらが生じ２ｎｄ半導体チップの傾きと高さにばらつきが生じる。第２再配線層形成するとき、２ｎｄ半導体チップ２０のパッド電極２２にスルーホールを作りメッキを行ない導通をとるが、２ｎｄ半導体チップが水平でないと（傾きにばらつきがある）と、スルーホールが正確に抜けず歩留、品質に影響を及ぼすことがある。このため、本実施形態では、２ｎｄ半導体チップ２０を１ｓｔ半導体チップ１０上へダイスボンドを、接着テープを用い、２ｎｄ半導体チップ２０のダイスボンド後の高さと、傾きを安定させている。
【００２３】
実施の形態では、２ｎｄ半導体チップ２０は、集積回路が形成された面側に表面保護絶縁テープ４２（例えばポリイミドテープ）でコートされているので、表面グラインド時の切削の際における研磨機や、ダイスボンドでの際における平面コレットとの直接的なチップ表面への接触が防止され、チップ表面に物理的な傷がつきにくく、品質性能や信頼性が向上される。
【００２４】
（第２の実施の形態）
図１３は、第２の実施の形態に係る半導体装置のメタルポスト配線を示す部分構成図であり、（ａ）部分平面図を示し、（ｂ）は部分断面図を示す。図１４は、従来の半導体装置のメタルポスト配線を示す部分構成図であり、（ａ）部分平面図を示し、（ｂ）は部分断面図を示す。
【００２５】
第２の実施の形態では、図１３に示すように、１ｓｔ半導体チップ１０の隣り合うパッド電極１２を覆って第１再配線層１６（第２の配線）を形成し、第１再配線層１６上に、第１メタルポスト配線１８をその中心軸を第１再配線層１６面のほぼ中央付近に位置させて形成している。これ以外の構成は、第１の実施形態と同様であるので、説明を省略する。
【００２６】
通常、図１４に示すように、メタルポスト配線６４は、半導体チップ６６のパッド電極６８をベースに形成するが、ベース面積が小さいとポスト径も小さくしなければならず、所望の高さが得られない。このメタルパッド配線が、所望の高さで得られないと、２ｎｄ半導体チップ２０を搭載ができなくなる。メタルポスト配線は、ベース面積を大きくすることによりポスト径を大きくすることが可能になり、メタルポスト配線の高さはポスト径に比例して高くでき、ポスト径を大きくすることで、メタルポスト配線をより高く強くすることができる。また、再配線層を、パッド電極形成領域以外の部分に形成してベース面積を広くすると、２ｎｄ半導体チップ２０を搭載スペースが狭くなるといった問題も生じる。
【００２７】
そこで、本実施形態では、１ｓｔ半導体チップ１０の隣り合うパッド電極１２を覆って第１再配線層１６を形成することで、２ｎｄ半導体チップ２０を搭載するのに必要な第１メタルポスト配線１８の高さを得るためにベース面積を広げ、且つ２ｎｄ半導体チップ２０を搭載スペースを確保し、第１再配線層１６上に、第１メタルポスト配線１８がその中心軸を第１再配線層１６面中央付近に位置させて形成することで、ポスト径を太くさせることができ、良好なマルチチップ化が可能となる。
【００２８】
（第３の実施の形態）
図１５は、第３の実施の形態に係る半導体装置の構造を示す概略構成図であり、（ａ）は平面図を示し、（ｂ）は断面図を示す。
【００２９】
図１５に示す半導体装置１００は、１ｓｔ半導体チップ１０上の四隅に、封止樹脂４０から露出させてスクライブライン認識用ポスト７０が形成されており、このスクライブライン認識用ポスト７０に沿って、例えばスクライブブレード６２により、個片化されている。このスクライブライン認識用ポスト７０は、例えば、メタルポスト配線１８、２８と同様にして形成することができる。それ以外の構成は、第２の実施形態と同様であるので、説明を省略する。
【００３０】
通常、封止樹脂４０として、価格の安い不透明な樹脂を使用した場合、１ｓｔ半導体チップ１０のスクライブライン（グリッドライン）が見えずにスクライブ（個片化）が不可能であるため、高価な透明樹脂を使用し、１ｓｔ半導体チップ１０のスクライブライン（グリッドライン）を認識し、個片化している。
【００３１】
そこで、本実施形態では、１ｓｔ半導体チップ１０上にスクライブライン認識用ポスト７０を形成し、スクライブライン認識用ポスト７０に沿って個片化することで、封止樹脂として安価な不透明な樹脂を使用でき、低コスト化が可能となる。
【００３２】
また、本実施形態では、２つの半導体チップを積層した形態を示したが、スクライブライン認識用ポスト７０は、３ｒｄ半導体チップ以上の半導体チップをダイスボンドする際の位置認識用として利用することができ、やはり、封止樹脂として安価な不透明な樹脂しつつ、低コスト化しつつ、３ｒｄ半導体チップ以上の半導体チップを積層可能となる。
【００３３】
また、本実施形態では、スクライブライン認識用ポスト７０を１ｓｔ半導体チップ１０の四隅に形成した形態を説明したが、スクライブライン認識用ポスト７０は、任意に形成することができ、例えば、１ｓｔ半導体チップ１０となる素子が形成されたウエハ周縁部に形成されていれば、スクライブライン認識用として機能される。
【００３４】
（第４の実施の形態）
図１６は、第４の実施の形態に係る半導体装置の構造を示す断面図である。図１７は、第４の実施の形態に係る半導体装置の構造を示す平面図である。図１８〜２８は、第４の実施の形態に係る半導体装置の製造方法を説明する断面図である。なお、図１８〜２１は、第１の封止樹脂としてネガ型レジスト材を用いた場合の例であり、図２２〜２８は、第１の封止樹脂としてポジ型レジスト材を用いた場合の例である。
【００３５】
図１６〜１７に示す半導体装置１００は、集積回路（図示せず）が形成された１ｓｔ半導体チップ１０（第１の半導体チップ）上に、集積回路（図示せず）が形成された２ｎｄ半導体チップ２０（第２の半導体チップ）が、チップ表面に対して略直交した方向に、且つ互いの集積回路が形成された面を対向させて積層して搭載させた形態である。
【００３６】
１ｓｔ半導体チップ１０上には、集積回路と電気的に接続されているパッド電極１２を有し、パッド電極１２を有する以外の部分に絶縁膜１４が形成されている。１ｓｔ半導体チップ１０は、パッド電極１２同士を電気的に接続或いは２ｎｄ半導体チップ２０の集積回路と電気的に接続するための再配線層１６が形成され、その一部は、隣り合うパッド電極１２を覆って形成されている。そして、この再配線層１６上に、外部端子と電気的に接続するためのメタルポスト配線１８が形成されている。この１ｓｔ半導体チップ１０上のメタルポスト配線１８周辺（第１の領域）は、当該メタルポスト配線１８を形成する開口を設けるためのレジスト材が第１の封止樹脂７２として樹脂封止されている。
【００３７】
２ｎｄ半導体チップ２０上には、集積回路と電気的に接続されているパッド電極２２と、さらにパッド電極２２と電気的に接続されるバンプ電極２３を有する。２ｎｄ半導体チップ２０は、その集積回路が形成された面側を対向させて、１ｓｔ半導体チップ１０上の再配線層１６と電気的に接続して搭載されている。搭載された２ｎｄ半導体チップ２０周辺（第２の領域）は、モールド樹脂等の第２の封止樹脂７４で樹脂封止されている。
【００３８】
そして、メタルポスト配線１８先端には外部端子であるボール電極４６が形成されている。
【００３９】
以下、図１６〜１７に示す半導体装置１００の製造方法の一例を示す。
まず、１ｓｔ半導体チップ１０となる素子が形成されたウエハ４８を準備する（図１８（ａ））。パッド電極１２のパッシベーション膜が除去されたウエハ４８上に絶縁膜１４（例えばポリイミド膜）をスピンコートにより塗布する（図１８（ｂ））。マスク露光、エッチングによりパッド電極１２とのコンタクトをとるために絶縁膜１４に開口を形成する（図１８（ｃ））。スパッタ、メッキ等により、２ｎｄ半導体チップ２０の結線、パッド電極間の配線、第１メタルポスト配線１８形成のためのベースとしての再配線層１６（例えばＣｕ配線）を形成する（図１８（ｄ））。
【００４０】
次に、メタルポスト配線１８を形成するために、ウエハ４８上にネガ型レジスト５０（第１の封止樹脂：ネガ型レジスト材Ｄｒｙフィルム）を塗布する（図１８（ｅ））。マスク露光、エッチングによりメタルポスト配線１８を形成するための開口を形成する（図１８（ｆ））。メッキなどによりメタルポスト配線１８（例えばＣｕ配線）を形成する（図１９（ｇ））。ウエハ４８上にメッキなどにより導電層７５（例えばＣｕなどのメタルメッキ）を形成する（図１９（ｈ））。レジスト塗布、マスク露光、エッチングにより導電層７５をメタルポスト配線１８周辺（第１の領域）に囲まれた領域（第２の領域）を開口させ、２ｎｄ半導体チップ搭載スペースを確保するための第１の封止樹脂７２（レジスト）除去用マスクを形成する（図１９（ｉ））。第１の封止樹脂７２をエッチングにより除去する（図１９（ｊ））。ここで、除去されるレジスト５０（第１の封止樹脂７２）は、導電層７６にてマスクが形成されているため、メタルポスト配線１８周辺は第１の封止樹脂７２として残され、封止樹脂７２に囲まれた領域は除去され、２ｎｄ半導体チップ搭載スペースを確保される。
【００４１】
次に、加熱されたバンプ電極２３付き２ｎｄ半導体チップ２０を、平面コレットなどのツールを用いてピックアップして、超音波と熱反応を用いてダイスボンドする（図２０（ｋ））。第１の封止樹脂７２を型部材とし、モールド樹脂などの不透明樹脂をウエハ４８上面から塗布し、その後硬化させ、第２の封止樹脂７４として２ｎｄ半導体チップ２０周辺を樹脂封止する（図２０（ｌ））。
【００４２】
次に、第１の封止樹脂７２で埋まったメタルポスト配線１８を外部に露出するため、ウエハ４８上面から研磨機５６などにより切削（バイト、砥石、バフ等）して、表面グラインドを行なう（図２０（ｍ））。半田印刷などにより、露出させたメタルポスト配線１８先端に、外部端子として、ボール電極４６（半田ボール）を形成する（図２０（ｎ））。そして、テスト後、スクライブにて個片して、半導体装置１００が得られる（図２１（ｏ））。
【００４３】
以下、図１６〜１７に示す半導体装置１００の製造方法の他の一例を示す。
まず、１ｓｔ半導体チップ１０となる素子が形成されたウエハ４８を準備する（図２２（ａ））。パッド電極１２のパッシベーション膜が除去されたウエハ４８上に絶縁膜１４（例えばポリイミド膜）をスピンコートにより塗布する（図２２（ｂ））。マスク露光、エッチングによりパッド電極１２とのコンタクトをとるために絶縁膜１４に開口を形成する（図２２（ｃ））。スパッタ、メッキ等により、２ｎｄ半導体チップ２０の結線、パッド電極間の配線、第１メタルポスト配線１８形成のためのベースとしての再配線層１６（例えばＣｕ配線）を形成する（図２２（ｄ））。
【００４４】
次に、メタルポスト配線１８を形成するために、ウエハ４８上にネガ型レジスト５０（第１の封止樹脂：ポジ型レジスト材Ｄｒｙフィルム）を塗布する（図２２（ｅ））。マスク露光、エッチングによりメタルポスト配線１８を形成するための開口を形成する（図２２（ｆ））。メッキなどによりメタルポスト配線１８（例えばＣｕ配線）を形成する（図２３（ｇ））。第１の封止樹脂７２における、メタルポスト配線１８が位置する周辺（第１の領域）に囲まれた領域（第２の領域）をエッチングにより除去する（図２３（ｈ））。ここで、レジスト５０は、メタルポスト配線１８周辺では第１の封止樹脂７２として残され、第１の封止樹脂７２に囲まれた領域は除去されて２ｎｄ半導体チップ搭載スペースを確保される。
【００４５】
次に、加熱されたバンプ電極２３付き２ｎｄ半導体チップ２０を、平面コレットなどのツールを用いてピックアップして、超音波と熱反応を用いてダイスボンドする（図２３（ｉ））。第１の封止樹脂７２を型部材とし、モールド樹脂などの不透明樹脂をウエハ４８上面から塗布し、その後硬化させ、第２の封止樹脂７４として２ｎｄ半導体チップ２０周辺を樹脂封止する（図２４（ｊ））。
【００４６】
次に、第１の封止樹脂７２で埋まったメタルポスト配線１８を外部に露出するため、ウエハ４８上面から研磨機５６などにより切削（バイト、砥石、バフ等）して、表面グラインドを行なう（図２４（ｋ））。半田印刷などにより、露出させたメタルポスト配線１８先端に、外部端子として、ボール電極４６（半田ボール）を形成する（図２４（ｌ））。そして、テスト後、スクライブにて個片して、半導体装置１００が得られる（図２４（ｍ））。
【００４７】
本実施形態では、１ｓｔ半導体チップ１０のメタルポスト配線１８周辺（第１の領域）を第１の封止樹脂７２として、メタルポスト配線１８を形成する開口を設けるためのレジスト材でそのまま封止することで、樹脂封止する際に生じるメタルポスト配線１８の剥れが防止される。また、第２の半導体チップを搭載しその周辺（第２の領域）を第２の封止樹脂７４で封止する際、この第１の封止樹脂７２が型部材（第２の封止樹脂７４を堰き止める部材）の役割を担い、簡易な設備で２ｎｄ半導体チップ２０周辺を樹脂封止でき、低コスト化が可能となる。
【００４８】
また、本実施形態では、第１の封止樹脂７２として、ネガ型及びポジ型のレジスト材を用いた例を示したが、ネガ型レジスト材を用いた製造方法に比べ、ポジ型レジスト材を用いた製造方法は、導電層７５形成が不要となるので、製造コストが安価になる。
【００４９】
（第５の実施の形態）
図２５は、第５の実施の形態に係る半導体装置の構造を示す断面図である。図２６〜２８は、第５の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【００５０】
図２５示す半導体装置１００は、集積回路（図示せず）が形成された１ｓｔ半導体チップ１０（第１の半導体チップ）上に、集積回路（図示せず）が形成され、当該集積回路と電気的に接続されたボール電極２５が設けれたチップサイズパッケージ型の２ｎｄ半導体チップ２０（第２の半導体チップ）が、チップ表面に対して略直交した方向に、且つ互いの集積回路が形成された面を対向させて積層して搭載され、封止樹脂４０により樹脂封止した形態である。
【００５１】
１ｓｔ半導体チップ１０上には、集積回路と電気的に接続されているパッド電極１２を有し、パッド電極１２を有する以外の部分に絶縁膜１４が形成されている。１ｓｔ半導体チップ１０は、パッド電極１２同士を電気的に接続或いは２ｎｄ半導体チップ２０の集積回路（ボール電極２５）と電気的に接続するための再配線層１６が形成され、その一部は、隣り合うパッド電極１２を覆って形成されている。そして、この再配線層１６上に、外部端子と電気的に接続するためのメタルポスト配線１８が形成されている。
【００５２】
２ｎｄ半導体チップ２０としては、図示しないが、集積回路面が樹脂封止され、集積回路と電気的に接続される外部端子としてのボール電極２５（突出電極）が封止樹脂から突出して設けられた、既存のＣＳＰが用いられる。また、２ｎｄ半導体チップ２０としては、既存のＣＳＰに再配線を行ない、ボール電極２５を再配置させた構成のＣＳＰでもよい。２ｎｄ半導体チップ２０は、その集積回路が形成された面側を対向させて、１ｓｔ半導体チップ１０上の再配線層１６と電気的に接続して搭載されている。
【００５３】
そして、メタルポスト配線１８先端には外部端子であるボール電極４６（半田ボール）が形成されている。
【００５４】
以下、図２５に示す半導体装置１００の製造方法の一例を示す。
まず、１ｓｔ半導体チップ１０となる素子が形成されたウエハ４８を準備する（図２６（ａ））。パッド電極１２のパッシベーション膜が除去されたウエハ４８上に絶縁膜１４（例えばポリイミド膜）をスピンコートなどにより塗布する（図２６（ｂ））。マスク露光、エッチングによりパッド電極１２とのコンタクトをとるために絶縁膜１４に開口を形成する（図２６（ｃ））。スパッタ、メッキ等により、２ｎｄ半導体チップ２０の結線、パッド電極間の配線、第１メタルポスト配線１８形成のためのベースとしての再配線層１６（例えばＣｕ配線）を形成する（図２６（ｄ））。
【００５５】
次に、メタルポスト配線１８を形成するために、ウエハ４８上にレジスト５０を塗布する（図２６（ｅ））。マスク露光、エッチングによりメタルポスト配線１８を形成するための開口を形成する（図２６（ｆ））。メッキなどによりメタルポスト配線１８（例えばＣｕ配線）を形成する（図２７（ｇ））。レジスト５０を除去、洗浄後、２ｎｄ半導体チップ２０として、既存のＣＳＰを、そのボール電極２５とウエハ４８の再配線層１６と当接させ、リフロー処理により熱溶着させ、搭載する（図２７（ｈ））。
【００５６】
次に、ウエハ４８外周（円周）を金型で囲み液状の封止樹脂４０をウエハ４８上面から塗布し、その後硬化させて、樹脂封止する（図２７（ｉ））。封止樹脂４０で埋まったメタルポスト配線１８を外部に露出するため、ウエハ４８上面から研磨機５６などにより切削（バイト、砥石、バフ等）して、表面グラインドを行なう（図２７（ｊ））。半田印刷などにより、露出させたメタルポスト配線１８先端に、外部端子として、ボール電極４６（半田ボール）を形成し、そして、テスト後、スクライブにて個片して、半導体装置１００が得られる（図２８（ｋ））。
【００５７】
本実施形態では、集積回路（図示せず）が形成され、当該集積回路と電気的に接続されたボール電極２５が設けられたチップサイズパッケージ型の２ｎｄ半導体チップ２０（第２の半導体チップ）が、チップ表面に対して略直交した方向に、且つ互いの集積回路が形成された面を対向させて積層して搭載されており、２ｎｄ半導体チップ２０として、パッドピッチが狭い（約数１０〜１００ｕｍ）バンプ方式半導体を用いた場合に比べ、パッド（ボール電極２５）ピッチ幅が広くなり（０．数ｍｍ）、１ｓｔ半導体チップ１０の再配線の自由度が増す。また、本実施形態では、既存のＣＳＰを容易にマルチチップ化可能となる。さらに、２ｎｄ半導体チップ２０として、既存のＣＳＰに再配線を行ない、ボール電極２５を再配置させた構成のＣＳＰを用いると、１ｓｔ半導体チップ１０の再配線の自由度が増す。
【００５８】
（第６の実施の形態）
図２９（ａ）は、第６の実施の形態に係る半導体装置の構造を示す断面図であり、（ｂ）第６の実施の形態に係る半導体装置の再配線層を示す平面図である。
【００５９】
図２９（ａ）に示す半導体装置１００は、１ｓｔ半導体チップ１０の再配線層１６に開口部７６が設けられており、２ｎｄ半導体チップを、そのボール電極２５が開口部７６に位置して、搭載されている。再配線層１６の開口部７６は、図２９（ｂ）に示すように、下層まで貫通しているが断線させるわけではない。これ以外の構成は、第５の実施形態と同様であるので、説明を省略する。
【００６０】
上記第５の実施形態で示したように、１ｓｔ半導体チップ１０の再配線層１６と２ｎｄ半導体チップ２０のボール電極２５との接続には、リフロー処理が行なわれる。このリフロー処理の際には、半導体装置は振動され、この振動により、１ｓｔ半導体チップ１０の再配線層１６と２ｎｄ半導体チップ２０のボール電極２５がずれてしまい、接続不良が生じることがある。
【００６１】
そこで、本実施形態では、１ｓｔ半導体チップ１０に形成される再配線層１６には開口部７６を設け、２ｎｄ半導体チップ２０を、そのボール電極２５が再配線層１６の開口部７６に位置するように搭載させることで、ボール電極２５が開口部７６に係合され、リフロー処理の際の振動による位置ずれを防止し、接続不良が防止される。
【００６２】
（第７の実施の形態）
図３０は、第７の実施の形態に係る半導体装置の構造を示す断面図である。図３１〜３４は、第７の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【００６３】
図３０に示す半導体装置１００は、１ｓｔ半導体チップ１０の再配線層１６に断面四角状凹部７８が設けられており、２ｎｄ半導体チップが、そのボール電極２５を断面四角状凹部７８に位置して、搭載されている。これ以外の構成は、第５の実施形態と同様であるので、説明を省略する。
【００６４】
以下、図３０に示す半導体装置１００の製造方法の一例を示す。
まず、１ｓｔ半導体チップ１０となる素子が形成されたウエハ４８を準備し、パッド電極１２のパッシベーション膜が除去されたウエハ４８上に絶縁膜１４（例えばポリイミド膜）をスピンコートなどにより塗布形成し、マスク露光、エッチングによりパッド電極１２とのコンタクトをとるために絶縁膜１４に開口を形成する（図３１（ａ））。
【００６５】
次に、２ｎｄ半導体チップ２０の結線、パッド電極間の配線、第１メタルポスト配線１８形成のためにベースとしての再配線層１６（例えばＣｕ配線）を形成する。まず、ウエハ４８上にレジスト５０を塗布し、マスク露光、エッジングによりレジスト５０を再配線層１６形成用開口を形成する（図３１（ｂ））。そして、スパッタ、或いはメッキにより、１層目の再配線層１６ａを形成する（図３１（ｃ））。続いて、レジスト５０を除去する（図３１（ｄ））。再び、ウエハ４８上にレジスト５０を塗布し、マスク露光、エッジングによりレジスト５０を再配線層１６形成用開口を形成する（図３２（ｅ））。ここでは、形成された１層目の再配線層１６のうち凹部７８に相当する以外の箇所に開口を形成する。そして、スパッタ、メッキ等により、２層目の再配線層１６ｂを形成する（図３２（ｆ））。続いて、レジスト５０を除去する（図３２（ｇ））。このように、凹部７８が設けられた再配線層１６が形成される。なお、この図３１（ｂ）〜図３２（ｇ）の操作を繰り返し、再配線層１６の凹部７８の断面形状を任意の形状とすることもできる。
【００６６】
次に、メタルポスト配線１８を形成するために、ウエハ４８上にレジスト５０を塗布する（図３２（ｈ））。マスク露光、エッチングによりメタルポスト配線１８を形成するための開口を形成する（図３３（ｉ））。メッキなどによりメタルポスト配線１８（例えばＣｕ配線）を形成する（図３３（ｊ））。レジスト５０を除去、洗浄後、２ｎｄ半導体チップ２０として、既存のＣＳＰを、そのボール電極２５とウエハ４８の再配線層１６の凹部７８に位置させて当接させ、リフロー処理により熱溶着させ、搭載する（図３３（ｋ））。
【００６７】
その後、第５の実施形態と同様に、ウエハ４８外周（円周）を金型で囲み液状の封止樹脂４０をウエハ４８上面から塗布し、その後硬化させて、樹脂封止する。封止樹脂４０で埋まったメタルポスト配線１８を外部に露出するため、ウエハ４８上面から研磨機５６などにより切削（バイト、砥石、バフ等）して、表面グラインドを行なう。半田印刷などにより、露出させたメタルポスト配線１８先端に、外部端子として、ボール電極４６（半田ボール）を形成する。そして、テスト後、スクライブにて個片して、半導体装置１００が得られる（図３４（ｌ））。
【００６８】
上記第６の実施形態では、再配線層１６を設ける下層が絶縁膜１４の場合、ボール電極２５と再配線層１６との接続は、再配線層１６の開口部７６の内壁のみとなり、ボール電極２５と再配線層１６との接合信頼性に欠けることがある。
【００６９】
そこで、本実施形態では、１ｓｔ半導体チップ１０の再配線層１６の凹部７８を設け、２ｎｄ半導体チップ２０が、そのボール電極２５を凹部７８に位置させて、搭載されることで、２ｎｄ半導体チップのボール電極２５は凹部７８の底部及び側壁（内壁）に渡って接合されるため、接触面積が増え、ボール電極２５と再配線層１６との接合信頼性が向上される。このため、本実施形態では、リフロー処理の際の振動による位置ずれを防止しつつ、より効果的に接続不良が防止される。
【００７０】
また、本実施形態では、再配線層１６を２段階（必要に応じてそれ以上の段階）でスパッタ或いはメッキ形成することで、容易に凹部７８を有する再配線層１６を形成することが可能である。
【００７１】
（第８の実施の形態）
図３５は、第８の実施の形態に係る半導体装置の構造を示す断面図である。図３６は、第８の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【００７２】
図３５に示す半導体装置１００は、１ｓｔ半導体チップ１０の絶縁膜１４に開口部８０を設け、当該開口部８０周辺に再配線層１６を形成させて、再配線層１６に開口部８０に沿った凹部７８（くぼみ）を設け、２ｎｄ半導体チップが、そのボール電極２５を凹部７８（絶縁膜１４の開口部８０）に位置させて、搭載されている。これ以外の構成は、第５の実施形態と略同様であるので、説明を省略する。
【００７３】
以下、図３５に示す半導体装置１００の製造方法の一例を説明する。
まず、１ｓｔ半導体チップ１０となる素子が形成されたウエハ４８を準備する（図３６（ａ））。パッド電極１２のパッシベーション膜が除去されたウエハ４８上に絶縁膜１４（例えばポリイミド膜）をスピンコートなどにより塗布形成する（図３６（ｂ））。マスク露光、エッチングによりパッド電極１２とのコンタクトをとり且つ再配線層１６の凹部７８を設けるために絶縁膜１４に開口部８０を形成する（図３６（ｃ））。
【００７４】
次に、スパッタ、メッキ等により、２ｎｄ半導体チップ２０の結線、パッド電極間の配線、第１メタルポスト配線１８形成のためにベースとしての再配線層１６（例えばＣｕ配線）を絶縁膜１４の開口部８０周辺を含めて形成する（図３６（ｄ））。ここで、再配線層１６は、絶縁膜１４の開口部８０に沿って凹部７８（くぼみ）が形成される。
【００７５】
その後、第５の実施形態で示したように、メタルポスト配線１８を形成するために、ウエハ４８上にレジスト５０を塗布し、マスク露光、エッチングによりメタルポスト配線１８を形成するための開口を形成する。メッキなどによりメタルポスト配線１８（例えばＣｕ配線）を形成する。レジスト５０を除去、洗浄後、２ｎｄ半導体チップ２０として、既存のＣＳＰを、そのボール電極２５とウエハ４８の再配線層１６の凹部７８に位置させて当接させ、リフロー処理により熱溶着させ、搭載する。
【００７６】
そして、ウエハ４８外周（円周）を金型で囲み液状の封止樹脂４０をウエハ４８上面から塗布し、その後硬化させて、樹脂封止する。封止樹脂４０で埋まったメタルポスト配線１８を外部に露出するため、ウエハ４８上面から研磨機５６などにより切削（バイト、砥石、バフ等）して、表面グラインドを行なう。半田印刷などにより、露出させたメタルポスト配線１８先端に、外部端子として、ボール電極４６（半田ボール）を形成する。そして、テスト後、スクライブにて個片して、半導体装置１００が得られる（図３６（ｅ））。
【００７７】
本実施形態では、第７の実施形態と同様に、１ｓｔ半導体チップ１０の再配線層１６の凹部７８を設け、２ｎｄ半導体チップが、そのボール電極２５を凹部７８に位置させて、搭載されることで、２ｎｄ半導体チップのボール電極２５は凹部７８の底部及び側壁（内壁）に渡って接合されるため、接続面積が増え、ボール電極２５と再配線層１６との接合信頼性が向上される。このため、本実施形態では、リフロー処理の際の振動による位置ずれを防止しつつ、より効果的に接続不良が防止される。
【００７８】
また、本実施形態では、１ｓｔ半導体チップ１０の絶縁膜１４に開口部８０を設け、当該開口部８０周辺に再配線層１６を形成させて、再配線層１６のには開口部８０に沿った凹部７８（くぼみ）を設けるので、第７の実施形態に比べ、製造工程数が少なく、より安価に、リフロー処理の際の振動による位置ずれを防止しつつ、より効果的に接続不良が防止される。
【００７９】
（第９の実施の形態）
図３７は、第９の実施の形態に係る半導体装置の構造を示す断面図である。図３８は、第９の実施の形態に係る半導体装置の２ｎｄ半導体チップを示す平面図である。
【００８０】
図３７に示す半導体装置１００は、１ｓｔ半導体チップ１０上に、２ｎｄ半導体チップ２０が仮止め剤８２（接着材料）により仮止めされて搭載される形態である。仮止め剤８２は、図３８に示すように、２ｎｄ半導体チップ２０の周縁部に配列されたボール電極２５の内側（チップ中央部）に付着されている。仮止め剤８２の２ｎｄ半導体チップ２０における付着位置に制限はなく、ボール電極２５が設けられた箇所以外であればいずれの箇所でもよい。仮止め剤８２が付着した２ｎｄ半導体チップ２０を、所定の箇所に配置することで仮止めされる。その後、熱溶着などのダイスボンドが行なわれ、搭載される。これ以外の構成は、第５の実施形態と同様であるので、説明を省略する。
【００８１】
ここで用いる、仮止め剤８２としては、特に制限はなく、安価で、適宜適切な融点を有する材料が用いられる。
【００８２】
上記第５の実施形態で示したように、１ｓｔ半導体チップ１０の再配線層１６と２ｎｄ半導体チップ２０のボール電極２５との接続には、リフロー処理が行なわれる。このリフロー処理の際には、半導体装置は振動され、この振動により、１ｓｔ半導体チップ１０の再配線層１６と２ｎｄ半導体チップ２０のボール電極２５がずれてしまい、接続不良が生じることがある。
【００８３】
そこで、本実施形態では、１ｓｔ半導体チップ１０上に、２ｎｄ半導体チップ２０が仮止め剤８２により仮止めされて搭載させることで、リフロー処理の際の振動による位置ずれを防止し、接続不良が防止される。
【００８４】
（第１０の実施の形態）
図３９は、第１０の実施の形態に係る半導体装置の構造を示す断面図である。図４０は、第１０の実施の形態に係る半導体装置における２ｎｄ半導体チップのボール電極に仮止め剤を貼着する方法を説明する概要図である。
【００８５】
図３９に示す半導体装置１００は、１ｓｔ半導体チップ１０上に、２ｎｄ半導体チップ２０が、そのボール電極２５を仮止め剤８２により仮止めさせて搭載される形態である。仮止め剤８２は、例えば、図４０（ａ）に示すように、２ｎｄ半導体チップ２０上に、そのボール電極２５に対応した開口を有するマスク８４を配置し、マスク８４表面にヘラ８６などにより仮止め剤８２を塗り付けることで、マスク８４の開口から仮止め剤８２が出てきて、図４０（ｂ）に示すように、ボール電極２５先端に付着される。これを、ボール電極２５先端に仮止め剤８２が付着した２ｎｄ半導体チップ２０を、所定の箇所に配置することで仮止めされる。その後、熱溶着などのダイスボンドが行なわれ、搭載される。これ以外の構成は、第５の実施形態と同様であるので、説明を省略する。
【００８６】
ここで用いる、仮止め剤８２としては、導電性を有する材料であることが必要であり、例えば半田クリームなどが挙げられる。
【００８７】
本実施形態では、１ｓｔ半導体チップ１０上に、２ｎｄ半導体チップ２０が仮止め剤８２により仮止めされて搭載させることで、第９の実施形態と同様にリフロー処理の際の振動による位置ずれを防止し、接続不良が防止される。
【００８８】
また、本実施形態では、仮止め剤８２をチップ本体に付着させる第９の実施形態に比べ、ボール電極２５先端に仮止め剤を付着させるので、２ｎｄ半導体チップ２０におけるボール電極２５配置位置の自由度が増し、例えば２ｎｄ半導体チップ２０中央部にもボール電極２５を配置させることができる。
【００８９】
（第１１の実施の形態）
図４１は、第１１の実施の形態に係る半導体装置の構造を示す断面図である。図４２〜４９は、第１１の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【００９０】
図４１に示す半導体装置１００は、集積回路（図示せず）が形成された１ｓｔ半導体チップ１０（第１の半導体チップ）上に、集積回路（図示せず）が形成された２ｎｄ半導体チップ２０（第２の半導体チップ）が、チップ表面に対して略直交した方向に、且つ互いの集積回路が形成された面を対向させて積層して搭載させ、さらに２ｎｄ半導体チップ２０（第２の半導体チップ）上に、集積回路（図示せず）が形成された３ｒｄ半導体チップ３０（第３の半導体チップ）が、チップ表面に対して略直交した方向に、且つ互いの集積回路が形成された面とは反対側の面を対向させて積層して搭載され、封止樹脂４０により封止した形態である。
【００９１】
１ｓｔ半導体チップ１０上には、集積回路と電気的に接続されているパッド電極１２を有し、パッド電極１２を有する以外の部分に第１絶縁膜１４が形成されている。１ｓｔ半導体チップ１０は、パッド電極１２同士を電気的に接続或いは２ｎｄ半導体チップ２０の集積回路（バンプ電極２３）と電気的に接続するための第１再配線層１６が形成され、その一部は、隣り合うパッド電極１２を覆って形成されている。そして、この第１再配線層１６上に、外部端子、及び３ｒｄ半導体チップ３０の集積回路（第２再配線層２６）と電気的に接続するための第１メタルポスト配線１８が形成され、さらに第１メタルポスト配線１８を延長するように第２メタルポスト配線２８が形成されている。
【００９２】
２ｎｄ半導体チップ２０上には、集積回路と電気的に接続されているパッド電極２２と、さらにパッド電極２２と電気的に接続されるバンプ電極２３を有する。２ｎｄ半導体チップ２０は、その集積回路が形成された面側を対向させて、１ｓｔ半導体チップ１０上の再配線層１６と電気的に接続して搭載されている。
【００９３】
３ｒｄ半導体チップ３０上には、集積回路と電気的に接続されているパッド電極３２を有し、さらに表面保護絶縁テープ４２により表面が保護されている。３ｒｄ半導体チップ３０は、その集積回路が形成された面とは反対側の面を接着テープ４４により、互いの集積回路が形成された面とは反対側の面を対向させて積層して搭載される。搭載された３ｒｄ半導体チップ３０上には、第２再配線層２６を形成するための第２絶縁膜２４が形成されている。
【００９４】
そして、第２再配線層２６により、第２メタルポスト配線２８と３ｒｄ半導体チップ３０のパッド電極３２とが電気的に接続され、１ｓｔ半導体チップ１０と３ｒｄ半導体チップ３０との集積回路同士が電気的に接続されている。第２再配線層２６上には、第３メタルポスト配線３８が形成され、さらに第３メタルポスト配線３８先端には外部端子であるボール電極４６が形成されている。
【００９５】
以下、図４１に示す半導体装置１００の製造方法の一例を示す。
まず、１ｓｔ半導体チップ１０となる素子が形成されたウエハ４８を準備する（図４２（ａ））。パッド電極１２のパッシベーション膜が除去されたウエハ４８上に第１絶縁膜１４（例えばポリイミド膜）をスピンコートにより塗布する（図４２（ｂ））。パッド電極１２のコンタクトをとるため、マスクをかけて露光して、第１絶縁膜１４のエッチングを行なう（図４２（ｃ））。スパッタ、メッキ等によりパッド電極間の配線、第１メタルポスト配線１８形成のためのベースとしての第１再配線層１６を形成する（図４２（ｄ））。
【００９６】
次に、第１メタルポスト配線１８を形成するためにウエハ４８上にレジスト５０を塗布する（図４２（ｅ））。第１メタルポスト配線１８を形成するため、マスクをかけ、露光後エッチングしレジスト５０に開口を形成する（図４２（ｆ））。メッキなどにより第１メタルポスト配線１８を形成する（図４３（ｇ））。レジスト５０を除去して洗浄する（図４３（ｈ））。ここで、構造上、２ｎｄ半導体チップ２０厚より第１メタルポスト配線１８は高くしなければならないため、一度に所定の高さが得られない場合、図４２（ｅ）〜図４３（ｈ）の工程を繰り返してもよい。
【００９７】
次に、加熱されたバンプ電極２３付き２ｎｄ半導体チップ２０を、平面コレットなどのツールを用いてピックアップして、超音波と熱反応を用いてダイスボンドする（図４３（ｉ））。
【００９８】
次に、ウエハ４８外周（円周）を金型で囲み液状の封止樹脂４０をウエハ４８上面から塗布し、その後硬化させて樹脂封止する（図４４（ｊ））。封止樹脂４０で埋まった第１メタルポスト配線１８を外部に露出する為、ウエハ４８上面から研磨機５６などにより切削（バイト、砥石、バフ等）して、表面グラインドを行なう（図４４（ｋ））。
【００９９】
次に、第２メタルポスト配線２８を形成するためにウエハ４８上にレジスト５０を塗布する（図４４（ｌ））。第１メタルポスト配線１８が延長するように第２メタルポスト配線２８を形成するため、マスクをかけ、露光後エッチングしレジスト５０に開口を形成する（図４４（ｍ））。メッキなどにより第２メタルポスト配線２８を形成する（図４５（ｎ））。レジスト５０を除去して洗浄する（図４５（ｏ））。ここで、構造上、３ｒｄ半導体チップ３０厚より第２メタルポスト配線２８は高くしなければならないため、一度に所定の高さが得られない場合、図４４（ｌ）〜図４５（ｏ）の工程を繰り返してもよい。
【０１００】
次に、表面保護絶縁テープ４２（例えばポリイミドテープ）付き３ｒｄ半導体チップ３０を、接着テープ４４によりウエハ４８（２ｎｄ半導体チップ２０）上にダイスボンドして搭載する（図４５（ｐ））。
【０１０１】
次に、ウエハ４８外周（円周）を金型で囲み液状の封止樹脂４０をウエハ４８上面から塗布し、その後硬化させて樹脂封止する（図４５（ｑ））。封止樹脂４０で埋まった第１メタルポスト配線１８を外部に露出する為、ウエハ４８上面から研磨機５６などにより切削（バイト、砥石、バフ等）して、表面グラインドを行なう（図４６（ｒ））。第２再配線層２６を形成するために、表面に第２絶縁膜２４（例えば、ポリイミドテープ等）を形成する（図４６（ｓ））。第２メタルポスト配線２８及びパッド電極３２のコンタクトをとるため、マスクをかけて露光して、第２絶縁膜２４のエッチングを行なう（図４６（ｔ））。スパッタ、メッキ等によりパッド電極間の配線、第２メタルポスト配線２８形成のためのベースとしての第２再配線層２６を形成する（図４７（ｕ））。このようにスパッタやメッキなどにより、第２メタルポスト配線と３ｒｄ半導体チップ３０のパッド電極３２に同時に再配線することができる。
【０１０２】
次に、第３メタルポスト配線３８を形成するためにウエハ４８上にレジスト５０を塗布する（図４７（ｖ））。第３メタルポスト配線３８を形成するため、マスクをかけ、露光後エッチングしレジスト５０に開口を形成する（図４７（ｗ））。メッキなどにより第３メタルポスト配線３８を形成する（図４８（ｘ））。レジスト５０を除去して洗浄する（図４８（ｙ））。
【０１０３】
次に、ウエハ４８外周（円周）を金型で囲み液状の封止樹脂４０をウエハ４８上面から塗布し、その後硬化させて、樹脂封止する（図４８（ｚ））。封止樹脂４０で埋まった第３メタルポスト配線３８を外部に露出するため、ウエハ４８上面から研磨機５６などにより切削（バイト、砥石、バフ等）して、表面グラインドを行なう（図４９（ａａ））。半田印刷などにより、露出させた第３メタルポスト配線３８先端に、外部端子として、ボール電極４６（半田ボール）を形成する（図４９（ｂａ））。そして、テスト後、スクライブにて個片して、半導体装置１００が得られる（図４９（ｃａ））。
【０１０４】
本実施形態では、２ｎｄ半導体チップ２０（第２の半導体チップ）と、３ｒｄ半導体チップ（第３の半導体チップ）とが、チップ表面に対して略直交した方向に、且つ互いの集積回路が形成された面とは反対側の面を対向させて積層して搭載されるので、２ｎｄ半導体チップ２０及び３ｒｄ半導体チップ３０間の絶縁膜や再配線層などが不要となり、より薄くマルチチップ化でき、高集積化も可能となる。
【０１０５】
（第１２の実施の形態）
図５０は、第１２の実施の形態に係る半導体装置を説明するための概要図である。
【０１０６】
本実施形態は、１ｓｔ半導体チップ１０上に、２ｎｄ半導体チップ２０が、その互いの集積回路が形成された面を対抗させて搭載される上記第４〜第１１の実施形態において、図５０に示すように、封止樹脂４０で封止後、２ｎｄ半導体チップ２０は、前記封止樹脂と共に、その集積回路が形成された面とは反対側の面が研磨機などにより切削（バイト、砥石、バフ等）される形態である。
【０１０７】
通常、仕上がりの厚さを抑えるためにはチップを薄くする必要があるが、積層させる半導体チップを個片化前のウエハ状態でバックグラインドして切削して薄くすると、搬送時やダイスボンド時などにウエハの割れ等が発生し組立歩留を低下させるという不具合があった。
【０１０８】
そこで、本実施形態では、２ｎｄ半導体チップ２０を、搭載後、封止樹脂４０と共に、その集積回路が形成された面とは反対側の面が切削させると、２ｎｄ半導体チップ２０は、樹脂封止までは厚いままなので、搬送時やダイスボンド時のウエハの割れ等による組立歩留まりの低下を防止できる。さらに、封止樹脂４０および２ｎｄ半導体チップ２０を同時にグラインドするので、従来、封止樹脂とチップグラインドが各々必要であるが、１回の切削工程で済みコストを削減できる。
【０１０９】
また、本実施形態では、２ｎｄ半導体チップ２０は、搬送時やダイスボンド時の割れなど考慮しなくてもよいので、個片化前のウエハ状態でバックグラインドして切削するよりも薄く切削することができ、より薄くマルチチップ化ができ、高集積化も可能となる。
【０１１０】
なお、上記何れの実施の形態に係る本発明の半導体装置、及びその製造方法においても、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
【０１１１】
【発明の効果】
以上説明したように、本発明によれば、実装面積の小面積化を図ってマルチチップ化した半導体装置、及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置の構造を示す断面図である。
【図２】第１の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図３】第１の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図４】第１の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図５】第１の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図６】第１の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図７】第１の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図８】第１の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図９】第１の実施の形態に係る半導体装置において、２ｎｄ半導体チップを平面コレットにより搭載する例を説明する概要図である。
【図１０】第１の実施の形態に係る半導体装置において、２ｎｄ半導体チップを角錐コレットにより搭載する例を説明する概要図である。
【図１１】第１の実施の形態に係る半導体装置において、表面保護絶縁テープ４２付き２ｎｄ半導体チップ２０の製造方法を説明する断面図である。
【図１２】第１の実施の形態に係る半導体装置において、表面保護絶縁テープ４２付き２ｎｄ半導体チップ２０の製造方法を説明する断面図である。
【図１３】第２の実施の形態に係る半導体装置のメタルポスト配線を示す部分構成図であり、（ａ）部分平面図を示し、（ｂ）は部分断面図を示す。
【図１４】従来の半導体装置のメタルポスト配線を示す部分構成図であり、（ａ）部分平面図を示し、（ｂ）は部分断面図を示す。
【図１５】第３の実施の形態に係る半導体装置の構造を示す概略構成図であり、（ａ）は平面図を示し、（ｂ）は断面図を示す。
【図１６】第４の実施の形態に係る半導体装置の構造を示す断面図である。
【図１７】第４の実施の形態に係る半導体装置の構造を示す平面図である。
【図１８】第４の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図１９】第４の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図２０】第４の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図２１】第４の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図２２】第４の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図２３】第４の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図２４】第４の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図２５】第５の実施の形態に係る半導体装置の構造を示す断面図である。
【図２６】第５の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図２７】第５の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図２８】第５の実施の形態に係る半導体装置の製造方法を説明する断面図である。
【図２９】（ａ）は、第６の実施の形態に係る半導体装置の構造を示す断面図であり、（ｂ）第６の実施の形態に係る半導体装置の再配線層を示す平面図である。
【図３０】第７の実施の形態に係る半導体装置の構造を示す断面図である。
【図３１】第７の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【図３２】第７の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【図３３】第７の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【図３４】第７の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【図３５】第８の実施の形態に係る半導体装置の構造を示す断面図である。
【図３６】第８の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【図３７】第９の実施の形態に係る半導体装置の構造を示す断面図である。
【図３８】第９の実施の形態に係る半導体装置の２ｎｄ半導体チップを示す平面図である。
【図３９】第１０の実施の形態に係る半導体装置の構造を示す断面図である。
【図４０】第１０の実施の形態に係る半導体装置における２ｎｄ半導体チップのボール電極に仮止め剤を貼着する方法を説明する概要図である。
【図４１】第１１の実施の形態に係る半導体装置の構造を示す断面図である。
【図４２】第１１の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【図４３】第１１の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【図４４】第１１の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【図４５】第１１の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【図４６】第１１の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【図４７】第１１の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【図４８】第１１の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【図４９】第１１の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
【図５０】第１２の実施の形態に係る半導体装置を説明するための概要図である。
【図５１】従来の半導体チップをマルチチップ化したＭＣＰの構造の一例を示す断面図である。
【符号の説明】
１００　　　　　　半導体装置
１０　　１ｓｔ半導体チップ（第１の半導体チップ）
１６　　再配線層（第１の配線）
１８　　メタルポスト配線（第１の配線：柱状電極）
２０　　２ｎｄ半導体チップ（第２の半導体チップ）
２５　　ボール電極（外部端子）
２６　　再配線層（第１の配線：第２の配線）
２８　　メタルポスト配線（第１の配線：柱状電極）
３０　　３ｒｄ半導体チップ（第３の半導体チップ）
３８　　メタルポスト配線（第１の配線：柱状電極）
４０　　封止樹脂
４２　　表面保護絶縁テープ（表面保護膜）
４４　　接着テープ
７０　　スクライブライン認識用ポスト（第２の柱状電極）
７２　　第１の封止樹脂
７４　　第２の封止樹脂
７６　　再配線層の開口部
７８　　再配線層の凹部
８０　　絶縁膜の開口部
【図１】
2004140037.tif 000003
【図２】
2004140037.tif 000004
【図３】
2004140037.tif 000005
【図４】
2004140037.tif 000006
【図５】
2004140037.tif 000007
【図６】
2004140037.tif 000008
【図７】
2004140037.tif 000009
【図８】
2004140037.tif 000010
【図９】
2004140037.tif 000011
【図１０】
2004140037.tif 000012
【図１１】
2004140037.tif 000013
【図１２】
2004140037.tif 000014
【図１３】
2004140037.tif 000015
【図１４】
2004140037.tif 000016
【図１５】
2004140037.tif 000017
【図１６】
2004140037.tif 000018
【図１７】
2004140037.tif 000019
【図１８】
2004140037.tif 000020
【図１９】
2004140037.tif 000021
【図２０】
2004140037.tif 000022
【図２１】
2004140037.tif 000023
【図２２】
2004140037.tif 000024
【図２３】
2004140037.tif 000025
【図２４】
2004140037.tif 000026
【図２５】
2004140037.tif 000027
【図２６】
2004140037.tif 000028
【図２７】
2004140037.tif 000029
【図２８】
2004140037.tif 000030
【図２９】
2004140037.tif 000031
【図３０】
2004140037.tif 000032
【図３１】
2004140037.tif 000033
【図３２】
2004140037.tif 000034
【図３３】
2004140037.tif 000035
【図３４】
2004140037.tif 000036
【図３５】
2004140037.tif 000037
【図３６】
2004140037.tif 000038
【図３７】
2004140037.tif 000039
【図３８】
2004140037.tif 000040
【図３９】
2004140037.tif 000041
【図４０】
2004140037.tif 000042
【図４１】
2004140037.tif 000043
【図４２】
2004140037.tif 000044
【図４３】
2004140037.tif 000045
【図４４】
2004140037.tif 000046
【図４５】
2004140037.tif 000047
【図４６】
2004140037.tif 000048
【図４７】
2004140037.tif 000049
【図４８】
2004140037.tif 000050
【図４９】
2004140037.tif 000051
【図５０】
2004140037.tif 000052
【図５１】
2004140037.tif 000053