(57)【要約】【課題】バイアス電流を簡単に制御できる電圧電流変換回路を提供する。【解決手段】電圧電流変換回路１００は、電圧入力端子１と、電流出力端子２０と、反転入力端子が電圧入力端子１に接続され、出力端子が抵抗素子Ｒ５を介して電流出力端子２０に接続され、電圧入力端子１から入力された電圧を反転増幅する第１演算増幅器７と、非反転入力端子が抵抗素子Ｒ５と電流出力端子２０間に接続され、反転入力端子がバイアス電圧を入力するバイアス入力端子３０に接続され、出力端子が第１演算増幅器７の非反転入力端子に接続された帰還用の第２演算増幅器８とを備える。バイアス入力端子３０から入力された電圧Ｖ１が、電圧入力端子１から入力された入力信号と合成され、抵抗素子Ｒ５により電流変換される。【選択図】        図１
2004363870.tif 000002
【特許請求の範囲】
【請求項１】
電圧入力端子と、電流出力端子と、
反転入力端子が前記電圧入力端子に接続され、出力端子が抵抗素子を介して前記電流出力端子に接続され、前記電圧入力端子から入力された電圧を反転増幅する第１演算増幅器と、
非反転入力端子が前記抵抗素子と前記電流出力端子間に接続され、反転入力端子がバイアス電圧を入力するバイアス入力端子に接続され、出力端子が前記第１演算増幅器の非反転入力端子に接続された帰還用の第２演算増幅器とを備えたことを特徴とする電圧電流変換回路。
【請求項２】
前記電圧電流変換回路は更に、前記第２演算増幅器の出力端子と前記第１演算増幅器の非反転入力端子とを接続する第１抵抗素子と、前記第１演算増幅器の非反転入力端子と前記第１抵抗素子との接続点に一端を接続して他端を接地した第２抵抗素子と、前記第１演算増幅器の反転入力端子と前記電圧入力端子とを接続する第３抵抗素子と、前記第１演算増幅器の反転入力端子と前記第１演算増幅器の出力端子とを接続する第４抵抗素子と、前記第１演算増幅器の出力端子と前記電流出力端子とを接続する前記抵抗素子としての第５抵抗素子と、前記第２演算増幅器の反転入力端子と前記第２演算増幅器の出力端子とを接続する第６抵抗素子と、前記第２演算増幅器の反転入力端子と前記バイアス入力端子とを接続する第７抵抗素子とを備えることを特徴とする請求項１記載の電圧電流変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧電流変換回路に関する。
【０００２】
【従来の技術】
従来の電圧入力を電流出力に変換する電圧電流変換回路としては、例えば図１０に示すような回路が本願の発明者により、特願２００２−３６２８６７号として提案されている。図１０は、従来の電圧電流変換回路を説明するための図である。図１０において、符号３５は電圧電流変換回路、１は電圧入力端子、２は入力抵抗、３はフィードバック抵抗、４は基準抵抗、５、６は動作バイアスを設定するための動作バイアス抵抗、７、８は演算増幅器、９はバイアス電圧設定回路、１０は位相補償のための容量素子である。
【０００３】
バイアス電圧設定回路９は、電圧源に直列に接続された分圧抵抗１２、１３、演算増幅器１４を備える。このバイアス電圧設定回路９は、電圧入力端子１からカップリングコンデンサ１１を通過した交流電圧のバイアス電圧を設定するものである。この従来の電圧電流変換回路３５では、バイアス電流を有する信号を得るためには、電圧電流変換を行う前段で、演算増幅器１４を用いて、電圧入力端子１から入力された入力信号に抵抗１２、１３で定めたバイアス電圧を合成するようにしている。
【０００４】
次に、他の従来技術について説明する。図１１は、特許文献１記載の電圧電流変換回路について説明するための図である。演算増幅器４２の正入力端子には電圧電流変換回路の電圧入力端子４１ａが接続され、反転入力端子に節点４１ｂが接続され、出力端子はＮ型ＭＯＳＦＥＴ４５のゲート端子に接続される。Ｎ型ＭＯＳＦＥＴ４５のソース端子は、節点４１ｂに接続される。
【０００５】
電圧電流変換抵抗の役割を果たすＮ型ＭＯＳＦＥＴ４６は、ドレイン端子が節点４１ｂに接続され、ゲート端子がバイアス入力端子７に接続され、ソース端子が接地される。Ｐ型ＭＯＳＦＥＴ４３とＰ型ＭＯＳＦＥＴ４４はカレントミラーを構成し、Ｐ型ＭＯＳＦＥＴ４３のソース端子とＰ型ＭＯＳＦＥＴ４４のソース端子はそれぞれ電源端子に接続され、Ｐ型ＭＯＳＦＥＴ４３のゲート端子とドレイン端子とＰ型ＭＯＳＦＥＴ４４のゲート端子がＮ型ＭＯＳＦＥＴ５のドレイン端子に接続される。
【０００６】
Ｐ型ＭＯＳＦＥＴ４４のドレイン端子が電圧電流変換回路の電流出力端子４８に接続される。この電圧電流変換回路４０は、電圧電流変換率の役割を果たす抵抗素子の代わりに、Ｎ型ＭＯＳＦＥＴ４６のソース・ドレイン間抵抗を利用し、バイアス端子４７の電位により任意の出力電流レベルを決定する。高抵抗素子を使わないことからＩＣ化に適しており、また任意の出力電流レベルを設定できることから応用範囲の広い電圧電流変換回路が実現できる。これにより、高抵抗素子を使わずに、任意の出力電流レベルを持つ、電圧電流変換率の小さい電圧電流変換回路を提供することができるというものである。
【０００７】
【特許文献１】
特開平１０−１０７５５７号公報
【発明が解決しようとする課題】
しかしながら、図１０で示した従来の電圧電流変換回路３０では、要求するバイアス電流を有する信号を得るには、電圧電流変換を行う前段で、演算増幅器１４を用いて、電圧入力端子から入力された入力信号に抵抗１２、１３で定めたバイアス電圧を合成する必要があるため、抵抗１２、１３によってバイアス電流が固定となっていたので、バイアス電流を可変できないという問題がある。
【０００８】
また、図１１で示した従来の電圧電流変換回路４０では、正弦波状の入力電圧を使用する場合、入力端子４１ａと接点４１ｂとがほぼ同電位となることから、ＮＭＯＳＦＥＴ４６を飽和領域で動作させるためには入力電圧に適当なバイアス電圧を持たせる必要があり、直流成分をカットした入力電圧は使用できないという問題がある。さらに、このように正弦波状の入力電圧を使用する場合、バイアス入力端子４７の電位を変更して出力電流レベル（言い換えればバイアス電流）を変更すると、出力電流にのる出力信号の振幅まで変更してしまうという問題もある。
【０００９】
そこで、本発明は、これらの問題を解決するためになされたもので、簡単な構成にてバイアス電流を制御することができる電圧電流変換回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の電圧電流変換回路は、電圧入力端子と、電流出力端子と、反転入力端子が前記電圧入力端子に接続され、出力端子が抵抗素子を介して前記電流出力端子に接続され、前記電圧入力端子から入力された電圧を反転増幅する第１演算増幅器と、非反転入力端子が前記抵抗素子と前記電流出力端子間に接続され、反転入力端子がバイアス電圧を入力するバイアス入力端子に接続され、出力端子が前記第１演算増幅器の非反転入力端子に接続された帰還用の第２演算増幅器とを備えたことを特徴とする。
【００１１】
請求項１記載の発明によれば、帰還用の第２演算増幅器にバイアス電圧を入力するバイアス入力端子を設けるようにしたので、バイアス入力端子から入力された電圧が、電圧入力端子１から入力された入力信号と合成され、抵抗素子により電流変換される。これにより、追加のアンプ等を使うことなく、バイアス電流を電圧で制御することができる。しかも、出力信号の制御や設定とは独立してバイアス電流を制御できる。また、電圧電流変換回路内で交流信号にバイアス電流を加えることが可能となる。
【００１２】
また、請求項２記載の電圧電流変換回路は、請求項１記載の電圧電流変換回路において、更に、前記第２演算増幅器の出力端子と前記第１演算増幅器の非反転入力端子とを接続する第１抵抗素子と、前記第１演算増幅器の非反転入力端子と前記第１抵抗素子との接続点に一端を接続して他端を接地した第２抵抗素子と、前記第１演算増幅器の反転入力端子と前記電圧入力端子とを接続する第３抵抗素子と、前記第１演算増幅器の反転入力端子と前記第１演算増幅器の出力端子とを接続する第４抵抗素子と、前記第１演算増幅器の出力端子と前記電流出力端子とを接続する前記抵抗素子としての第５抵抗素子と、前記第２演算増幅器の反転入力端子と前記第２演算増幅器の出力端子とを接続する第６抵抗素子と、前記第２演算増幅器の反転入力端子と前記バイアス入力端子とを接続する第７抵抗素子とを備えることが好ましい。
【００１３】
請求項２記載の発明によれば、第１乃至第７抵抗素子の抵抗値を適宜に設定することによって、バイアス電圧の１次式でバイアス電流特性を容易に示すことができ、回路設計及びバイアス電流の制御を容易化できる。
【発明の実施の形態】
以下、本発明を適用した一実施形態について説明する。図１は、本実施の形態に係る電圧変換回路を示す図である。電圧電流変換回路１００は、電圧入力を電流出力に変換するためのものである。図１に示すように、電圧電流変換回路１００は、２個の演算増幅器７、８、７個の抵抗Ｒ１〜Ｒ７、電圧入力端子１、電流出力端子２０、バイアス入力端子３０から構成されている。
【００１４】
すなわち、電圧電流変換回路１００は、電圧入力端子１と、電流出力端子２０と、反転入力端子が電圧入力端子１に接続され、出力端子が第５抵抗素子Ｒ５を介して電流出力端子２０に接続され、電圧入力端子１から入力された電圧を反転増幅する第１演算増幅器７と、非反転入力端子が第５抵抗素子Ｒ５と電流出力端子２０間に接続され、反転入力端子がバイアス電圧を入力するバイアス入力端子３０に接続され、出力端子が第１演算増幅器７の非反転入力端子に接続された帰還用の第２演算増幅器８とを備えている。
【００１５】
また、電圧電流変換回路１００は、第２演算増幅器８の出力端子と第１演算増幅器７の非反転入力端子とを接続する第１抵抗素子Ｒ１と、第１演算増幅器７の非反転入力端子と第１抵抗素子Ｒ１との接続点に一端を接続して他端を接地した第２抵抗素子Ｒ２と、第１演算増幅器７の反転入力端子と電圧入力端子１とを接続する第３抵抗素子Ｒ３と、第１演算増幅器７の反転入力端子と第１演算増幅器７の出力端子とを接続する第４抵抗素子Ｒ４と、第１演算増幅器７の出力端子と電流出力端子２０とを接続する抵抗素子としての第５抵抗素子Ｒ５と、第２演算増幅器８の反転入力端子と第２演算増幅器８の出力端子とを接続する第６抵抗素子Ｒ６と、第２演算増幅器８の反転入力端子とバイアス入力端子３０とを接続する第７抵抗素子Ｒ７とを備える。
【００１６】
第６、７抵抗素子Ｒ６、Ｒ７は、バイアスコントロールのためのものである。電圧電流変換回路１００は電圧入力端子１に入力した電圧Ｖ２が第５抵抗素子Ｒ５の両端の電圧になり、第５抵抗素子Ｒ５に流れる電流が、出力される。
【００１７】
演算増幅器８に第６、７抵抗素子Ｒ６、Ｒ７を追加し、反転入力回路とすることで、バイアス入力端子３０から入力された電圧Ｖ１が、電圧入力端子から入力される入力信号Ｖ２と合成され、第５抵抗素子Ｒ５により電流変換される。
【００１８】
図１では、バイアス入力端子３０に入力される電圧として直流信号を用いたものについて説明したが、このバイアス入力端子３０に入力される電圧は、交流信号でもよい。バイアス入力端子３０に直流信号の代わりに、交流信号を入力することで、交流信号の和を電圧電流変換することができる。
【００１９】
次に、本実施の形態に係る電圧電流変換回路１００と、図１１で示した特許文献１記載の電圧電流変換回路４０との比較について説明する。図２（ａ）は、従来の電圧交流変換回路４０のバイアス入力端子４７に入力されるバイアス信号を示す図である。図２（ｂ）は、本実施形態に係る電圧電流変換回路１００のバイアス入力端子３０に入力されるバイアス信号を示す図である。
【００２０】
上述したように、特許文献１記載の電圧電流変換回路４０では、信号入力端子４１ａに直流成分をカットした信号は入力することができず、必ず図２（ａ）に示すようなバイアスＶＢ１を加えた信号を入力しなければ正常動作しない。一方、本実施の形態に係る電圧電流変換回路１００では、図２（ｂ）に示すような直流成分をカットした信号も入力することができる。これは、特許文献１記載の電圧電流変換回路４０では、接点４１ｂ−ＧＮＤ間電圧にＭＯＳ４６のＶＤＳが必要とする電圧以上を印加しないと、ＭＯＳ４６が動作しないからである。
【００２１】
次に、特許文献１記載の電圧電流変換回路４０に、図２（ａ）で示したバイアスＶＢ１を加えた信号を信号入力端子４１ａに入力して、バイアス入力端子４７に、大小２つのバイアス電圧ＶＢ２、ＶＢ２’を入力した場合の動作について説明する。なお、ここで、これらのバイアス電圧は、ＶＢ２＜ＶＢ２’の関係にあるものとする。
【００２２】
図３（ａ）は、従来の電圧電流変換回路４０のバイアス入力端子４７にバイアス電圧ＶＢ２を入力した場合の電流出力波形Ｉｏｕｔを示す図である。図３（ｂ）は、従来の電圧電流変換回路４０のバイアス入力端子４７にバイアス電圧ＶＢ２’を入力した場合の電流出力波形Ｉｏｕｔを示す図である。図３（ｃ）は、本実施の形態に係る電圧電流変換回路１００のバイアス入力端子３０にバイアス電圧Ｖ１を入力した場合の電流出力波形Ｉｏｕｔを示す図である。
【００２３】
図３（ａ）及び（ｂ）に示すように、従来の電圧電流変換回路４０では、出力信号の電流振幅とバイアス電流が同時に変化することが確認される。一方、図２（ｃ）本実施の形態に係る電圧電流変換回路１００では、バイアス電流のみを変更できる。
【００２４】
次に、本実施の形態に係る電圧変換回路１００の特性式を以下に示す。ここで、第１乃至第７抵抗素子Ｒ１乃至Ｒ７のそれぞれの抵抗値をＲ１乃至Ｒ７として述べる。図１に示す出力電圧Ｖｏｕｔ、バイアス電圧Ｖ１を０と仮定した場合、演算増幅器７の出力ＶＸ１、演算増幅器８の出力ＶＭ１は、
【００２５】
【数１】
2004363870.tif 000003
【００２６】
【数２】
2004363870.tif 000004
となる。次に、入力電圧Ｖ２、バイアス電圧Ｖ１を０と仮定した場合、演算増幅器７の出力ＶＸ２、演算増幅器８の出力ＶＭ２は、
【００２７】
【数３】
2004363870.tif 000005
【００２８】
【数４】
2004363870.tif 000006
となる。次に、入力電圧Ｖ２、出力電圧Ｖｏｕｔを０と仮定した場合、演算増幅器７の出力ＶＸ３、演算増幅器８の出力ＶＭ３は、
【００２９】
【数５】
2004363870.tif 000007
【００３０】
【数６】
2004363870.tif 000008
となる。また、上記式（３）（４）より、演算増幅器７の出力ＶＸ２は、
【００３１】
【数７】
2004363870.tif 000009
となる。また、上記式（５）（６）より、演算増幅器７の出力ＶＸ３は、
【００３２】
【数８】
2004363870.tif 000010
となる。次に、上記式（１）（７）（８）及び、重ね合わせの定理を用いると、演算増幅器７の出力ＶＸは、
【００３３】
【数９】
2004363870.tif 000011
となる。ここで、第５抵抗素子Ｒ５に流れる電流Ｉｏｕｔは、
【００３４】
【数１０】
2004363870.tif 000012
となる。また、上記式（９）を変形すると、次式が得られる。
【００３５】
【数１１】
2004363870.tif 000013
ここで、上記式（１１）中、以下に示す部分は１と仮定する。
【００３６】
【数１２】
2004363870.tif 000014
さらに、上記式（１２）を変形すると、
【００３７】
【数１３】
2004363870.tif 000015
となる。式（１２）（１３）より、式（１１）は以下のようになる。
【００３８】
【数１４】
2004363870.tif 000016
また、上記式（１０）及び（１４）より、第５抵抗素子Ｒ５に流れる出力電流Ｉｏｕｔは、
【００３９】
【数１５】
2004363870.tif 000017
となる。
【００４０】
本実施の形態に係る電圧電流変換回路１００では、上記式（１５）の特性式で示すように、交流信号の部分Ｖ２と、バイアス信号Ｖ１の部分を独立に入力し、制御することができる。また、本実施の形態に係る電圧電流変換回路１００では、１つの回路で電流のはき出しと、すい込みが自由にコントロールできる。
【００４１】
また、従来の電圧電流変換回路４０では、バイアス入力にＭＯＳ４４を用いているので、ＭＯＳ４６のドレイン−ソース間電流ＩＤＳは、以下の式（１６）に示すように、バイアス入力端子４７の電圧の２次に比例する。
【００４２】
【数１６】
2004363870.tif 000018
ここで、式（１７）中、ｋ’は定数、ＶＴはｋ／ｑである。このため、ＭＯＳ４６のドレイン−ソース間抵抗ＲＤＳとして電流コントロールをしているが、バイアス入力端子４７の入力に対して、ドレイン−ソース間抵抗ＲＤＳの変化が２次的に変化するので、バイアス入力端子４７の入力電圧のコントロールが複雑になる。これに対して、本実施の形態に係る電圧電流変換回路１００では、上記式（１５）に示したように、１次式でバイアス電流のコントロールができる。
【００４３】
次に、本実施の形態に係る電圧電流変換回路１００のバイアス制御について説明する。図４は、本実施の形態に係る電圧電流変換回路１００のバイアス制御について説明するための図である。図４（ａ）は、電圧入力端子１への入力信号Ｖ２を示す図である。図４（ｂ）は、バイアス入力端子３０へ入力されるバイアス信号Ｖ１を示す図である。図４（ｃ）は、第５抵抗素子Ｒ５に流れる出力電流Ｉｏｕｔを示す図である。
【００４４】
図４（ａ）に示すように、直流成分をカットした交流信号Ｖ２を電圧入力端子１へ、図４（ｂ）に示すように、−ＶＢ１の電圧Ｖ１をバイアス入力端子３０へ入力すると、第５抵抗素子Ｒ５には、図４（ｃ）に示すように、プラス側にバイアスされた出力電流Ｉｏｕｔが流れる。図４（ｃ）において、バイアス電流は、次式（１７）に示す通りである。
【００４５】
【数１７】
2004363870.tif 000019
図５は、本実施の形態に係る電圧電流変換回路１００のバイアス制御について説明するための図である。図４とは、バイアス入力端子３０に入力されるバイアス電圧の値を変えた例である。図５（ａ）は、電圧入力端子１への入力信号Ｖ２を示す図である。図５（ｂ）は、バイアス入力端子３０へ入力されるバイアス信号Ｖ１を示す図である。図５（ｃ）は、第５抵抗素子Ｒ５に流れる出力電流Ｉｏｕｔを示す図である。
【００４６】
図５（ａ）に示す直流成分をカットした交流信号Ｖ２を電圧入力端子１へ入力し、図５（ｂ）に示すように、ＶＢ２の電圧Ｖ１をバイアス入力端子２０へ入力すると、第５抵抗素子Ｒ５には、図５（ｃ）に示すように、マイナス側にバイアスされた出力電流Ｉｏｕｔが流れる。図４（ｃ）において、バイアス電流は、次式（１８）に示す通りである。
【００４７】
【数１８】
2004363870.tif 000020
次に、バイアス入力端子３０に交流信号Ｖ１を入力した場合の動作例について説明する。図６は、バイアス入力端子３０にも交流信号を入力した場合の動作例を説明するための図である。図６（ａ）に示すような、直流成分をカットした交流信号Ｖ２を電圧入力端子１へ入力する。図６（ｂ）に示すような、直流成分をカットした交流信号Ｖ１をバイアス入力端子３０へ入力する。
【００４８】
上記式（１５）に示した特性式より、電圧入力端子１とバイアス入力端子３０に同位相の信号が入力されると、第５抵抗素子Ｒ５には、図６（ｃ）に示すように、それぞれの信号の差が出力される。なお、図６（ｃ）は、式（１９）の関係を満たす場合の第５抵抗素子Ｒ５に流れる出力電流Ｉｏｕｔを示している。
【００４９】
【数１９】
2004363870.tif 000021
また、図７は、図６（ａ）（ｂ）に示した信号が次式（２０）の関係を満たす場合の第５抵抗素子Ｒ５に流れる出力電流Ｉｏｕｔを示している。図７は、図６（ｃ）に対応している。
【００５０】
【数２０】
2004363870.tif 000022
また、図８は、図６（ａ）（ｂ）に示した信号が次式（２１）の関係を満たす場合の第５抵抗素子Ｒ５に流れる出力電流Ｉｏｕｔを示している。図６（ｃ）に対応している。
【００５１】
【数２１】
2004363870.tif 000023
次に、バイアス入力端子３０に交流信号を入力した場合の他の動作例について説明する。図９は、バイアス入力端子にも交流信号を入力した場合の他の動作例について説明するための図である。図９（ａ）に示すような、直流成分をカットした交流信号Ｖ２を電圧入力端子１へ入力する。図９（ｂ）に示すような、直流成分をカットした交流信号Ｖ１であって、電圧入力端子１へ入力される交流信号Ｖ２と逆位相の交流信号Ｖ１をバイアス入力端子３０へ入力する。これにより、第５抵抗素子Ｒ５には、図９（ｃ）に示すような、図９（ａ）及び（ｂ）の信号の和が出力される。
【００５２】
以上の通り、本実施の形態によれば、電圧電流変換回路のフィードバック用の演算増幅器にバイアス電圧を加えることで、追加のアンプ等を使わずに、バイアス電流を電圧で制御することができる。これにより、電圧電流変換回路内で交流信号にバイアス電流を加えることが可能となる。また、従来、演算増幅器の前段で信号合成に使用していた演算増幅器を１段省略することができる。
【００５３】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、バイアス電流を簡単に制御できる電圧電流変換回路を提供することができる。
【００５５】
【図面の簡単な説明】
【図１】本実施の形態に係る電圧変換回路を示す図である。
【図２】（ａ）は、従来の電圧交流変換回路のバイアス入力端子に入力されるバイアス信号を示す図、（ｂ）は、本実施形態に係る電圧電流変換回路のバイアス入力端子に入力されるバイアス信号を示す図である。
【図３】（ａ）は、従来の電圧電流変換回路のバイアス入力端子にバイアス電圧Ｖ２を入力した場合の出力波形を示す図、（ｂ）は、従来の電圧電流変換回路のバイアス入力端子にバイアス電圧Ｖ２’を入力した場合の出力波形を示す図、（ｃ）は、本実施の形態に係る電圧電流変換回路のバイアス入力端子にバイアス電圧を入力した場合の出力波形を示す図である。
【図４】本実施の形態に係る電圧電流変換回路のバイアス制御について説明するための図である。
【図５】本実施の形態に係る電圧電流変換回路のバイアス制御について説明するための図である。
【図６】バイアス入力端子にも交流信号を入力した場合の動作例を説明するための図である。
【図７】図６（ａ）（ｂ）に示した信号が式（２１）の関係を満たす場合の出力信号を示す図である。
【図８】図６（ａ）（ｂ）に示した信号が式（２２）の関係を満たす場合の出力信号を示す図である。
【図９】バイアス入力端子にも交流信号を入力した場合の他の動作例について説明するための図である。
【図１０】特許文献１記載の電圧電流変換回路を説明するための図である。
【図１１】特許文献２記載の電圧電流変換回路について説明するための図である。
【符号の説明】
１００  電圧電流変換回路
１  電圧入力端子
７、８  演算増幅器
２０  電流出力端子
３０  バイアス入力端子
Ｒ１〜Ｒ７  抵抗素子
【図１】
2004363870.tif 000024
【図２】
2004363870.tif 000025
【図３】
2004363870.tif 000026
【図４】
2004363870.tif 000027
【図５】
2004363870.tif 000028
【図６】
2004363870.tif 000029
【図７】
2004363870.tif 000030
【図８】
2004363870.tif 000031
【図９】
2004363870.tif 000032
【図１０】
2004363870.tif 000033
【図１１】
2004363870.tif 000034