(57)【要約】【課題】寸法形状の同じ又は異なる複数の半導体素子を積層して高密度化する半導体装置を提供する。【解決手段】本発明の半導体装置は、半導体素子を載置した複数の実装基板を上下に積重ねて構成するが、各実装基板は、半導体から形成し、該基板の上面の中央部に凹部を形成して、半導体素子を収容して固定し、基板の厚さ方向に複数の貫通孔を設けて導体を充填した貫通導電部となし、上下の実装基板の一方のバンプ電極と、対向する他方の実装基板の上面金属膜とが、互いに対合するように形成して、各々半導体素子を備えた複数の実装基板を上下方向に積重ねて、半導体装置とする。【選択図】        図１
2004363351.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を載置して積層するための複数の半導体基板から成る実装基板と、各実装基板に搭載した半導体素子と、を含む半導体装置であって、
実装基板が、該基板の上面の中央部に形成された凹部と、基板の厚さ方向に貫通した複数の貫通孔に導体を充填して成る貫通導電部と、基板の表面および貫通孔内壁を覆う絶縁性被膜と、該貫通導電部の上端と通電可能に接続した上面金属膜と、実装基板下面に貫通導電部の下端と通電可能に接続して形成されたバンプ電極と、を有し、
半導体素子が、凹部底面部に、上記の上面金属膜又は貫通導電部に導電可能に固定され、
一の基板のバンプ電極が、これに隣接する他の基板の凹部周辺部の金属膜のパッド電極に固着されて成る複数の実装基板を積層した半導体装置。
【請求項２】
貫通導電部が、実装基板の凹部の周辺部に形成された請求項１に記載の半導体装置。
【請求項３】
貫通導電部が、実装基板の凹部の底面部に形成された請求項１に記載の半導体装置。
【請求項４】
貫通導電部が、凹部底面部に設けた貫通孔に充填された底部貫通導電部と凹部周辺部に設けた周辺部貫通孔に充填された周辺部貫通導電部とを含む請求項１ないし３のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高集積半導体回路を形成するための半導体素子を搭載する複数の実装基板を用いた半導体装置に関する。
【０００２】
【従来の技術】
従来、複数の半導体素子を重積して構成した半導体装置が知られており、特許文献１には、半導体素子のチップ自体の表面および裏面の互いに対応する位置にパッド電極を設けるとともに上記チップを貫通して表面および裏面のパッド電極の間を接続する導電部を形成し、複数枚のチップを一つのチップの裏面のパッド電極と他のチップの表面のパッド電極が接するように順次積み重ねて、多層に集積化した半導体回路を形成したことが開示されている。
【０００３】
単層の半導体素子を含む半導体装置についてではあるが、表面に凹部が形成された絶縁性の基板と、この基板の表面に、凹部の底面から側面を経て上面まで連続するようにパターン形成された配線層と、基板の凹部内にフリップチップ実装された半導体素子とを有するものが知られている（例えば、特許文献２参照。）。
【０００４】
【特許文献１】
特開昭６１−２２６６０号公報
【特許文献２】
特開２００２−３３４１０号公報
【０００５】
【発明が解決しようとする課題】
特許文献１に記載の半導体装置では、半導体チップにパッド電極を直接形成しているので、積層すべきチップのパッド電極の位置は、全て同じ位置に配置されている。ここで素子チップのサイズ異なると、もはや積層することができなかった。また、半導体素子チップに導電部形成用の貫通孔を形成して、該貫通孔に導電体被覆等を施すので、チップ表面の半導体素子部に不用な熱や応力などがかかることがあり、半導体素子の信頼性が低くなる恐れがあった。さらに、この半導体装置は、半導体素子を積層することはできるが、コンデンサや抵抗器等の受動素子は搭載することができなかった。
【０００６】
そこで、本発明は、チップ寸法の異なる半導体素子であっても、積層配置が可能で、高度に集積化した半導体装置を提供するものである。
また、本発明は、半導体装置の製造工程中に半導体素子にかかる熱や応力を抑えて、信頼性の高い半導体装置を提供するものである。
さらに、本発明は、半導体素子と共に、受動素子や別の能動素子を組み込むことのできる高度に集積化した半導体装置を提供するものである。
【０００７】
【課題を解決するための手段】
本発明の半導体装置は、半導体素子を載置した複数の実装基板を上下に積重ねて構成するが、各実装基板は、半導体から形成し、該基板の上面の中央部に凹部を形成して、半導体素子を収容して固定し、基板の厚さ方向に複数の貫通孔を設けて導体を充填した貫通導電部となし、上下の実装基板の一方のバンプ電極と、対向する他方の実装基板の上面金属膜とが、互いに対合するように形成して、各々半導体素子を備えた複数の実装基板を上下方向に積重ねて、半導体装置とするものである。
【０００８】
本発明の半導体装置は、複数の実装基板に、それぞれバンプ電極と金属膜で形成したパッド電極とを、凹部の周辺部の実装基板の裏面側と表面側とにそれぞれ設けて、バンプ電極とパッド電極とを接続して積層できるように形成したので、実装基板に半導体素子を載置することにより複数の半導体素子を高集積化することができ、チップ寸法の異なる半導体素子であっても、実質的には多層に積層することができる。また、本発明の半導体装置は、半導体素子自体には、貫通孔を形成しないので、半導体素子に不要な応力がかかることがなく、信頼性の高い半導体装置を得ることができる。
【０００９】
本発明の実装基板は、半導体素子を載置した複数の基板を上下に積み重ねて半導体装置を構成するための実装基板であるが、各実装基板は、半導体から形成し、該基板の上面の中央部に凹部を形成して、半導体素子を収容して固定し、基板の厚さ方向に複数の貫通孔を設けて導体を充填して貫通導電部となし、上下の実装基板の一方のバンプ電極と、対向する他方の実装基板の上面金属膜とが、互いに対合するように形成したものである。これら実装基板は、各々半導体素子を備えた複数の実装基板を上下方向に積重ねて、半導体装置とするものである。
【００１０】
【発明の実施の形態】
本実施形態の半導体装置は、半導体から成る実装基板と該基板に固定された半導体素子とから半導体ユニットとし、複数半導体ユニットを積層して構成される。実装基板は、半導体素子を受容する凹部と、厚さ方向に貫通した貫通孔と、が形成された半導体の板状材が利用でき、該板状体の表面に形成された絶縁性被膜と、板状体の貫通孔内に配置された貫通導電部と、板状体の上面側に形成された上面金属膜と、板状体の下面側に形成されたバンプ電極と、から成る。
【００１１】
実装基板の凹部は、その底面部が、好ましくは平坦にされて、半導体素子を載置しやすいようにされている。凹部の深さは、凹部内に受容した半導体素子が実装基板の上面から突出しないように設定されており、半導体ユニットの積層時に、半導体素子と該半導体素子の上側に配置される別体の実装基板の下面とが接触する惧れがない。
【００１２】
凹部は、ドライエッチングや、ウェットエッチングなどの従来のエッチング方法で形成することができる。凹部の形状は、上方向に向かって拡げられているのが、側壁部表面に上部金属膜を形成するには、パターンニング処理が容易になるので、好ましい。凹部形成時のエッチング条件を制御することにより、側壁部が傾斜状や外方向に湾曲した曲面状などの所望の形状寸法に成形することができる。
【００１３】
貫通導電部は、実装基板に形成した貫通孔に充填された導体を含み、基板の表面側と裏面側との間に導電路を形成する。貫通導電部は、実装基板の厚みの大きい凹部の周辺部に形成することができる。この場合は、貫通導電部の下端部に、後述のバンプ電極と接続することにより、重積した実装基板間で共通の導電路として利用することもできる。貫通導電部の上端又は下端には、表面又は裏面の金属膜と接続して、半導体素子の端子に接続することができる。
また、この凹部周辺部は、多数の貫通孔を形成しても基板強度を保持することができるので、半導体装置の信頼性を高くすることができる。
【００１４】
貫通導電部は、実装基板の厚みの小さい凹部の底面部に形成することもできる。底面部の貫通導電部は、凹部内に配置した半導体素子や受動素子の端子と直接に接続する配線に利用することができる。さらに、底面部の貫通孔は、貫通導電部の上端又は下端には、表面又は裏面の金属膜と接続して、半導体素子の端子に接続することができる。底面部に貫通孔を形成する時には貫通させる厚みが少なくて済むので製造時間時を短縮することができ、また、貫通孔に導体を充填することが容易になる。
【００１５】
さらに、貫通導電部は、実装基板の周辺部と、凹部の底面部との両方に配置することもできる。周辺部貫通導電部と底面部貫通導電部とは、対を成すように配置して、周辺部貫通導電部と、底面部貫通導電部に接続した半導体素子ないし受動素子と電気的接続することもできる。
【００１６】
バンプ電極は、実装基板の裏面側に突起電極として形成されて、貫通導電部の下端又は下面金属膜に接続される。バンプ電極は、基板ユニットの積層時に、下側に対向して配置される基板ユニットの上面金属膜のパッド電極と固着されて、ユニット間の導電を可能にする。
【００１７】
上面金属膜は、他の実装基板の上記のバンプ電極と接合するパッド電極としての機能を有し、隣合う実装基板間の電気的接続と機械的接続をはたするものである。さらに、上面金属膜は、適当な幅のストリップとして、半導体素子またはその他の受動素子の端子と、上記の貫通導電部の上端又はバンプ電極とを接続し配置される。
【００１８】
実装基板は、半導体で形成されるので、導電性を有するが、基板の表面と貫通孔の内面とには、電気的短絡や電流のリークを防止するために、絶縁性被膜が形成されている。絶縁性被膜は、基板表面を酸化処理や窒化処理することにより形成することができ、また、基板表面にＣＶＤ法などにより絶縁性材料を成膜して形成することもできる。
【００１９】
実装基板を形成する半導体には、シリコンが好ましく、凹部や貫通孔を精度良く形成することができ、また、熱酸化によって容易に基板表面に絶縁性被膜を形成することができる。さらに、シリコン基板を利用すると、半導体素子と協働する抵抗やコンデンサなどの受動素子を基板内に形成することができ、半導体装置の高集積化を促進することができる。
【００２０】
上面金属膜には、アルミニウム、銅、金、ニッケルなどを利用することができ、スパッタリング、ＣＶＤ法、メッキ法などにより成膜可能である。上面金属膜を所望の形状にパターンニングするために、従来から知られているパターンニング法が利用でき、例えば、写真製版法を用いたエッチングのように基板表面に一様な金属膜を形成した後に不要な部分を除去する方法や、メタルマスクやレジスト膜を用いたリフトオフのように基板の所定の部分にのみ金属膜を形成する方法などが利用できる。
さらに、上面金属膜の表面は、両端部を除いて保護被膜で被覆するのが好ましく、擦過などにより上面金属膜が切断される惧れがない。
【００２１】
バンプ電極は、金やハンダから形成することができる。金バンプを用いた場合は、圧着により半導体ユニットを積層することができ、また、ハンダバンプを用いた場合は、ハンダバンプを一旦溶融させて固着させることにより積層することができる。
【００２２】
貫通導電部を形成するための貫通孔は、エッチングやドリルにより形成することができるが、特に、誘導結合プラズマ式反応性イオンエッチング（ＩＣＰ−ＲＩＥ）などのＲＩＥ法で形成されるのが好ましく、高アスペクト比の孔を形成することができる。
【００２３】
貫通導電部は、貫通孔の内面が絶縁処理されたあと、導体として導電材料を充填するが、この材料には、銅、ニッケル、ハンダ、銀ペーストやハンダペースト等の導電性ペーストなどが利用できる。銅やニッケルは、メッキ法によって貫通孔内部に析出させることができ、ハンダは、溶融状態で貫通孔に充填することができる。また、導電性ペーストは、そのまま貫通孔内部に充填することができる。
【００２４】
貫通導電部は、貫通孔を完全に充填するのが、電気伝導が確実にできるので好ましいが、基板上面と下面とが電気的に接続できれば完全に充填されている必要はなく、例えば、貫通孔の中央部に貫通空隙を有するスルーホールのように未充填部分を有する貫通導電部を形成して、貫通導電部に用いる導電材料の使用量を減らすことができる。
【００２５】
本発明の半導体装置では、凹部に収容配置可能などのような半導体素子でも利用することができ、要求された動作をする半導体装置を形成するために、多種多様な半導体素子を組み合わせることができる。また、半導体素子と協働する受動素子などを組み込むこともできる。
半導体素子や受動素子は、実装基板の凹部内に受容されて、凹部底面部の上面金属膜に接続される。１つの実装基板には、１つ乃至２つ以上の半導体素子や受動素子を載置することが可能であり、もし複数の素子の接続に必要であれば、実装基板の上面に、金属膜から成る追加配線を形成することができる。
【００２６】
半導体ユニットは、半導体素子を固定した後に、凹部をエポキシ樹脂等の絶縁樹脂で封止することができて、湿気による半導体素子の劣化や、半導体ユニットの積層時に半導体素子を誤って損傷することを防止できる。
【００２７】
半導体ユニットは、所定の半導体装置の設計に基づいて積層固定され、半導体装置が形成される。半導体装置は、ケースや半導体装置載置用の基板などに固定されて、外部電源と通電されて使用される。
【００２８】
実施形態１．
この実施形態は、貫通導電部は、実装基板に形成する貫通孔に充填された導体を含み、基板の表面側と裏面側との間に導電路を形成するが、このための貫通孔は、実装基板の厚みの大きい凹部の周辺部に形成している。貫通導電部の下端部には、バンプ電極が形成され、上端部には、金属膜から成るパッド電極を形成することができる。複数の実装基板は、それぞれ、半導体素子を凹部内に固定されて、重積することにより、バンプ電極とパッド電極との接続により、結合され、半導体装置とされる。
【００２９】
この実施形態では、上面金属膜は、実装基板の凹部周辺部から凹部側壁部を横切って凹部底面部まで伸びたストリップ状に形成される。上面金属膜の一端は、凹部の底面部に配置されて半導体素子と接続し、他端は、凹部周辺の実装基板上面に配置されて半導体ユニットの積層に用いられる。また、上面金属膜は、貫通孔の上面開口部を通るように配線されて、貫通孔内に充填された貫通導電部の上端と電気的に接続される。
【００３０】
図１に本発明の１実施例を示すが、この例は、３つの半導体ユニット１ａ、１ｂ、１ｃを積層した半導体装置１である。半導体ユニット１ａは、上面金属膜３、貫通導電部５、下面金属膜４、及びバンプ電極１０を備えた実装基板２４と、半導体素子１１と、から成っている。
【００３１】
実装基板２４は、シリコン板から成形されており、その上面２５の中央部に、断面台形の凹部２が形成されており、凹部２の周辺部２１には、実装基板２４の上面２５から下面２６まで貫通した複数の周辺部貫通孔２２が形成されている。実装基板２４の上面２５、下面２６、および周辺部貫通孔２２の内表面には、酸化ケイ素から成る絶縁性被膜が形成されている。
【００３２】
周辺部貫通孔２２の内部には、銅から成る貫通導電部５が形成されており、その上端と下端とは、実装基板２４の上面２５と下面２６とにそれぞれ達している。
【００３３】
実装基板２４の上面２５には、絶縁性被膜を介して複数の上面金属膜３が形成されている。各上面金属膜３は、ストリップ状にパターンニングされており、その一端８ａがパッド電極として凹部２の周辺部２１に、他端８ｂが凹部２の底面部２７に配置されている。上面金属膜３の中間部は、凹部側壁部である傾斜部９の表面上に形成されている。上面金属膜３は貫通導電部５の上端に接続されている。
【００３４】
実装基板２４の下面２６には、絶縁性被膜を介して複数の下面金属膜３が形成されている。下面金属膜３は、円形、楕円形または矩形にされており、貫通導電部５の下端を覆うように配置されて、貫通導電部５と通電可能にされている。  さらに、各下面金属膜３の下側には、金から成るバンプ電極１０が形成されている。
【００３５】
半導体素子６は、実装基板２４の凹部２に受容されて、半導体素子６の各電極が、半導体ユニット１ａの例ではボールバンプ７を介して各上部金属膜３の他端８ａにそれぞれ接続されている。半導体ユニット１ｂでは、半導体素子１１、１１が２つ組み込まれており、凹部２の底面部２７には、それら２つの半導体素子１１、１１の間を接続するための島状金属膜１９が、さらに形成されている。また、半導体ユニット１ｃでは、半導体素子１２は、上面金属膜３と、金属ワイヤ１３で接続されており、さらに、受動素子１４が、同一の実装基板２４内に組み込まれている。
【００３６】
各半導体ユニット１ａ、１ｂ、１ｃは、実装基板２４の凹部２をエポキシ樹脂により封止されている。
【００３７】
半導体ユニット１ａは、この例では半導体ユニット１ｂの下に積層されており、半導体ユニット１ａの上面金属膜の他端８ｂに、半導体ユニット１ｂのバンプ電極１０が接続されている。さらに、半導体ユニット１ｂの上面金属膜の他端８ｂに、半導体ユニット１ｃのバンプ電極１０が接続されて、本発明の半導体装置１が形成されている。
【００３８】
本発明の半導体装置１は、半導体装置用の基板１８に接続されて、適切に電気接続および配線がなされて、使用される。
【００３９】
本発明の半導体装置１の製造方法を説明する。
実装基板２４は、（１００）面のシリコンウェハから同時に多数個形成される。まず、シリコンウェハの表面に、凹部２の形状に開口部を有するマスキングを形成して、ＫＯＨなどのアルカリ溶液によって、マスキングの開口部を異方エッチングする。形成された凹部２は、底面部が（１００）面の平面で、凹部側壁面９が（１１１）面の傾斜面となり、側壁面９の傾斜の角度は、５４．７度になる。
【００４０】
マスキングを剥離したのち、凹部周辺部２１に、ＩＣＰ−ＲＩＥにより厚さ方向に貫通した貫通孔２２を形成する。
貫通孔２２を形成したシリコンウェハは、熱処理炉に配置されて空気雰囲気中で加熱して酸化処理を行い、表面および貫通孔内面に酸化ケイ素からなる絶縁性被膜を形成する。
【００４１】
次に、貫通孔２２内に無電解メッキ法により銅を析出させて、貫通導電部５を形成する。貫通導電部５は、貫通孔２２を完全に充填しなくてもよく、貫通孔２２中央に連通孔を残したスルーホールであってもよい。
【００４２】
上面金属膜３および下面金属膜４は、シリコンウェハの上面および下面にＣＶＤ法によりアルミニウムからなる金属膜を形成し、さらに、写真製版法により所定の形状にパターンニングすることにより、形成される。上面金属膜３の表面には、さらに、ＣＶＤ法により窒化珪素からなる保護被膜を全面に形成し、その後、上面金属膜３の両端部８ａ、８ｂが露出するように、保護被膜にエッチングにより開口を形成する。
最後に下面金属膜４の下側に金から成るバンプ電極を形成して、シリコンウェハを切り分けて、実装基板２４が形成される。
【００４３】
半導体装置１の製造は、上記の方法で形成された実装基板２４の凹部２に、適切な半導体素子を固定して、上面金属膜３の一端８ａと電気的に接続する。その後、実装基板２４の凹部２を、エポキシ樹脂から成る封止樹脂で充填して、半導体ユニット１ａ、１ｂ、１ｃが形成される。
【００４４】
半導体ユニット１ａ、１ｂ、１ｃは、上面金属膜３の他端８ｂとバンプ電極１０とが対向するように重ねて、加圧して、他端８ｂとバンプ電極１０とを圧着して、半導体装置１が形成される。
【００４５】
実施形態２．
この実施形態は、実装基板に形成する貫通孔を、厚みの小さい凹部の底面部に形成して、貫通導電部にするもので、貫通導電部の上端部が、凹部内に配置する半導体素子や受動素子の端子と直接に接続する配線に利用する。半導体素子や受動素子の別の端子は、表面の周辺部にパッド電極と上面金属膜を介して接続することができる。
【００４６】
この実施形態は、バンプ電極は、実装基板裏面に形成した下面金属膜に接続され、下面金属膜が、上記の貫通導電部の下端部と接続することができる。
上下に隣接する実装基板は、一方のバンプ電極と他方のパッド電極の接合により、一体にして、半導体装置を構成する。
下面金属層は、貫通導電部とバンプ電極との電気的接続を安全かつ確実にすることができ、また、貫通導電部とバンプ電極とを離間して設計する等の設計的自由度を上げることができる。
【００４７】
本発明の半導体装置の別の実施例は、図２に示すように、実装基板２４の貫通孔２３と貫通導電部２０とが、凹部２の底面部２７に形成されている。また、下面金属膜４は、凹部２の周辺部２１に対応する位置に形成されたバンプ電極１０と、凹部２の底面部２７に形成された貫通導電部２０とを接続するので、実施例１とは異なり、ストリップ状に形成される。
【００４８】
この実施例は、実装基板の貫通孔を形成する部分の厚みが薄いので、貫通孔に導体を充填することが容易な反面、薄い部分に開口するので強度が低くなりやすく、貫通孔２３の数が比較的少ない実装基板に適している。
【００４９】
実施形態３．
この実施形態は、実装基板に形成する貫通孔を、厚みの大きい凹部の周辺部と厚みの小さい凹部の底面部との両方に形成し、各貫通孔は、それぞれ貫通導電部が形成される。
【００５０】
この実施形態は、上面金属膜は、実装基板の凹部周辺部と凹部底面部とに分離して形成され、それぞれ周辺部貫通導電部と底部貫通導電部とに接続されている。実施形態１と異なり、凹部の壁面部には、上面金属膜が形成されていない。底部上面金属膜は、凹部の底面部に配置されて半導体素子と接続し、周辺部上面金属膜は、凹部周辺の実装基板上面に配置されてパッド電極として機能し、半導体ユニットの積層に用いられる。
【００５１】
下面金属膜は、周辺部貫通導電部と底部貫通導電部とを実装基板の下面側で接続している。下面金属膜には、バンプ電極が接続されており、半導体ユニット積層時には、下側に対面する半導体ユニットの周辺部上面金属膜と固着して積層する。
【００５２】
本実施形態の半導体装置は、対の貫通導電部と下面金属膜とにより、２つに分離した上面金属膜を通電可能にできるので、パターンニングがしにくい凹部側壁部に上面金属膜が不用になり製造工程を簡便にすることができる。また、本実施例の半導体装置は、上部金属膜が凹部の段差の屈曲部を通らないので、上部金属膜が損傷しにくく、欠陥の少ない半導体装置を得ることができる。
【００５３】
本発明の半導体装置のさらなる実施例は、図３に示すように、貫通孔および貫通導電部が凹部２の周辺部２１と底面部２７との両方に形成されており、また、上面金属膜が凹部２の周辺部２１と底面部２７との両方に分離して形成されている。周辺部貫通導電部５の上端にはパッド電極でもある周辺部上面金属膜３０が、底部貫通導電部２０の上端には底部上面金属膜３１が、それぞれ接続されている。
【００５４】
下面金属膜４は、２つの貫通導電部５、２０の下端と接続可能なようにストリップ状に形成されており、これにより、周辺部上面金属膜３０と低部上面金属膜３１とが導通されるので、実施例１および２と同様の機能を有する実装基板２４および半導体装置１を得ることができる。
【００５５】
【発明の効果】
本発明の半導体装置は、半導体素子を載置できる実装基板を用い、その実装基板を積層可能に形成することにより、異なるチップ寸法の半導体素子を複数積層することが可能になる。これにより、寸法形状や種類の異なる半導体素子を高集積した半導体装置が得られる。また、半導体素子が、必要以上に機械的および熱的な処理を受けないので、欠陥の少ない半導体装置を得ることができる。さらに、本発明の半導体装置では、半導体素子と協働する受動素子等の部品を、半導体装置内部に集積することができる。
【図面の簡単な説明】
【図１】本発明の実施例にかかる半導体装置の断面図である。
【図２】本発明の別の実施例にかかる半導体装置の断面図である。
【図３】本発明のさらに別の実施例にかかる半導体装置の断面図である。
【符号の説明】
１  半導体装置
１ａ、１ｂ、１ｃ  半導体ユニット
２  凹部
３  上面金属膜
４  下面金属膜
５  周辺部貫通導電部
８ａ  上面金属膜の一端
８ｂ  上面金属膜の他端
９  凹部側壁部
１０  バンプ電極
１６  樹脂
２０  底部貫通導電部
２２  周辺部貫通孔
２３  底部貫通孔
２４  実装基板
２５  実装基板の上面
２６  実装基板の下面
２７  凹部の底面部
３０  周辺部上面金属膜
３１  底部上面金属膜
【図１】
2004363351.tif 000003
【図２】
2004363351.tif 000004
【図３】
2004363351.tif 000005