(57)【要約】【課題】共振回路に部品固有の問題点が存在するにもかかわらず、スイッチング周波数を、共振周波数に対して等しいか、あるいはやや高い程度に設定することのできるスイッチング電源回路を提供する。【解決手段】直流電圧をスイッチングして所定の周波数を有する交流電圧に変換するスイッチング回路１と、スイッチング回路１に接続され、スイッチング回路１によってスイッチングされた交流電圧の周波数を共振させるための共振回路２とを備えるスイッチング電源回路であって、スイッチング回路１は、複数のスイッチング素子ＳＷ１〜ＳＷ４がブリッジ回路を構成することによりなり、複数のスイッチング素子ＳＷ１〜ＳＷ４を所定のタイミングでオン、オフ動作させるためのスイッチングコントローラ５を備え、スイッチングコントローラ５には、第２スイッチング素子ＳＷ２の端子間電圧に基づいて、スイッチング回路１におけるスイッチング周波数を可変するための周波数可変発振部１１が設けられている。【選択図】　図１
2004040983.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧をスイッチングして所定の周波数を有する交流電圧に変換するスイッチング回路と、上記スイッチング回路に接続され、上記スイッチング回路におけるスイッチング周波数と共振させるための共振回路とを備えるスイッチング電源回路であって、
上記スイッチング回路は、複数のスイッチング素子がブリッジ回路を構成することによりなり、
上記複数のスイッチング素子を所定のタイミングでオン、オフ動作させるためのスイッチング制御部を備え、
上記スイッチング制御部には、上記いずれかのスイッチング素子の端子間電圧に基づいて、上記スイッチング回路におけるスイッチング周波数を可変するための可変手段が設けられたことを特徴とする、スイッチング電源回路。
【請求項２】
上記いずれかのスイッチング素子に対するオン信号の立ち上がりのタイミングを検出するための微分回路と、
上記オン信号の立ち上がりのタイミングに基づいて、上記いずれかのスイッチング素子の端子間電圧をサンプルホールドするサンプルホールド回路とを備え、
上記可変手段は、
上記サンプルホールド回路によってサンプルホールドされた端子間電圧に基づいて、上記スイッチング周波数を可変する、請求項１に記載のスイッチング電源回路。
【請求項３】
上記可変手段は、
上記いずれかのスイッチング素子の端子間電圧が予め定める基準電圧より大のとき、上記スイッチング周波数を大にし、上記いずれかのスイッチング素子の端子間電圧が予め定める基準電圧より小のとき、上記スイッチング周波数を小にする、請求項１または２に記載のスイッチング電源回路。
【請求項４】
上記スイッチング回路のスイッチング素子は、ＭＯＳ−ＦＥＴによって構成されており、
上記サンプルホールド回路は、
上記微分回路によって上記ＭＯＳ−ＦＥＴのゲート端子を駆動する駆動電圧を微分することで生成されたサンプリングパルスに基づいて、上記ＭＯＳ−ＦＥＴのドレイン−ソース間の電圧をサンプルホールドする、請求項２または３に記載のスイッチング電源回路。
【請求項５】
請求項１ないし４のいずれかに記載のスイッチング電源回路が備えられたことを特徴とする、スイッチングレギュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源回路およびこの電源回路を備えたスイッチングレギュレータに関する。
【０００２】
【従来の技術】
従来より、スイッチングレギュレータにおけるスイッチング電源回路では、商用交流電源からの交流電圧を整流、平滑化して得られた直流電圧を、スイッチング素子によってスイッチングすることにより高い周波数を有する交流電圧に変換している。そして、この交流電圧から高周波トランスを用いて所望の直流電圧を生成し、この直流電圧がたとえば電子機器の内部電源電圧として用いられている。
【０００３】
図６は、上記スイッチング電源回路の一例を示す図である。この電源回路図によれば、商用交流電源を整流して直流とされた入力電圧Ｅが供給される入力端子ＩＮに対して、スイッチング回路１１が接続されている。スイッチング回路１１は、第１ないし第４スイッチング素子ＳＷ１１〜ＳＷ１４がフルブリッジ構成されることによりなる。各スイッチング素子ＳＷ１１〜ＳＷ１４には、それらの両端にダイオード（フライホイルダイオード）Ｄ１１〜Ｄ１４およびコンデンサＣ１１〜Ｃ１４がそれぞれ並列接続されている。なお、ダイオードＤ１１〜Ｄ１４は、スイッチング素子ＳＷ１１〜ＳＷ１４自体に内蔵されていてもよく、また、コンデンサＣ１１〜Ｃ１４は、スイッチング素子ＳＷ１１〜ＳＷ１４自体の接合容量および／または端子間容量として構成されていてもよい。
【０００４】
第１スイッチング素子ＳＷ１１および第２スイッチング素子ＳＷ１２の中点には、高周波トランスＴの一次巻線の片端（Ｃ点参照）に接続された、コンデンサＣ１６とコイルＬ１２とからなる共振回路１２が接続されている。また、第３スイッチング素子ＳＷ１３および第４スイッチング素子ＳＷ１４の中点には、高周波トランスＴの１次巻線の反対側の片端（Ｄ点参照）が接続されている。
【０００５】
高周波トランスＴの２次巻線には、整流ダイオードブリッジによって構成された整流回路１４が接続されている。整流回路１４には、チョークコイルＬ１１と、コンデンサＣ１５とからなる平滑回路１５が接続されている。
【０００６】
このようなスイッチング電源回路では、第１および第４スイッチング素子ＳＷ１１，ＳＷ１４同士、第２および第３スイッチング素子ＳＷ１２，ＳＷ１３同士が連動し、それらが交互にオン、オフ動作される。この動作により、高周波トランスＴの１次巻線には、矩形波状の交流電圧が印加されることになるが、矩形波状の電圧は、高調波成分を多く含み、ノイズの大きな原因となる。
【０００７】
しかしながら、スイッチング回路１１におけるスイッチング周波数が、共振回路１２における共振周波数に等しいか、あるいはやや高い場合には、共振回路１２のコイルＬ１２に流れる電流の波形は、正弦波状（または余弦波状）となる。これにより、高調波成分を少なくして、ノイズの発生を抑えることができる。
【０００８】
すなわち、図７に示すように、たとえば第２スイッチング素子ＳＷ１２がオンするとき、それに並列接続されたダイオードＤ１２に順方向電流ＩＤが流れ、第２スイッチング素子ＳＷ１２は、ダイオードＤ１２の順方向電圧だけ逆バイアスされた形になる。この順方向電圧は、十分小さいので、第２スイッチング素子ＳＷ１２がオンしてもその端子間に寄生する容量成分に対する充放電電流ＩＳＷは、極めて小さく、スイッチング損失やノイズを、十分小さくすることができる（いわゆる「電圧ゼロスイッチング」）。
【０００９】
ところが、スイッチング周波数が共振周波数より十分高すぎる場合には、共振回路１２のコイルＬ１２のインピーダンスが上昇し、高周波トランスＴに加わる電圧も低下してしまい、効率的な出力を得ることは少ない。
【００１０】
一方、スイッチング回路１１におけるスイッチング周波数が、逆に共振回路１２における共振周波数より低い場合には、共振回路１２のコイルＬ１２に流れる電流の波形は、不連続な波形となる。たとえば第２スイッチング素子ＳＷ１２がオンするとき、第２スイッチング素子ＳＷ１２の両端電圧は、入力電源電圧Ｅの約１／２になっており、第２スイッチング素子ＳＷ１２の端子間に寄生する容量成分は、その端子間に充電された状態となっている。
【００１１】
このような状態において、第２スイッチング素子ＳＷ１２をオンすると、対応するコンデンサＣ１２に寄生容量として蓄えられていた電荷は、急激に第２スイッチング素子ＳＷ１２によって放電されるとともに、オフ側の第１スイッチング素子ＳＷ１１の寄生容量も入力電源電圧Ｅまで急激に充電される。このとき、第２スイッチング素子ＳＷ１２には、図８に示すように、急峻なスパイク電流ＩＳが流れ、スイッチング損失の増加とノイズの増加とをもたらす。
【００１２】
したがって、上記スイッチング電源回路では、スイッチング周波数を、共振周波数に対して等しいか、あるいはやや高い程度に設定しておくことが望ましいとされている。
【００１３】
【発明が解決しようとする課題】
しかしながら、共振回路１２のコイルＬ１２やコンデンサＣ１６におけるインダクタンスやキャパシタンスの値には、初期的なばらつきや経年変化が存在する。特に、コイル１２は、フェライトコアやダストコア等が用いられて製作されているため、その温度変化や電流に対するインダクタンスの値の変化は大きい。そのため、インダクタンスやキャパシタンスの値は、かならずしも一定ではないことがいえる。
【００１４】
したがって、このような状況下では、スイッチング周波数を、共振周波数に対して等しいか、あるいはやや高い程度に設定しておくことは、極めて困難であるといった問題点がある。
【００１５】
本発明は、このような事情のもとで考え出されたものであって、共振回路の部品に固有の問題点が存在するにもかかわらず、スイッチング周波数を、共振周波数に対して等しいか、あるいはやや高い程度に設定することのできるスイッチング電源回路を提供することを、その課題としている。
【００１６】
【発明の開示】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【００１７】
本発明の第１の側面によって提供されるスイッチング電源回路は、直流電圧をスイッチングして所定の周波数を有する交流電圧に変換するスイッチング回路と、上記スイッチング回路に接続され、上記スイッチング回路におけるスイッチング周波数と共振させるための共振回路とを備えるスイッチング電源回路であって、上記スイッチング回路は、複数のスイッチング素子がブリッジ回路を構成することによりなり、上記複数のスイッチング素子を所定のタイミングでオン、オフ動作させるためのスイッチング制御部を備え、上記スイッチング制御部には、上記いずれかのスイッチング素子の端子間電圧に基づいて、上記スイッチング回路におけるスイッチング周波数を可変するための可変手段が設けられたことを特徴としている。
【００１８】
好ましい実施の形態によれば、上記いずれかのスイッチング素子に対するオン信号の立ち上がりのタイミングを検出するための微分回路と、上記オン信号の立ち上がりのタイミングに基づいて、上記いずれかのスイッチング素子の端子間電圧をサンプルホールドするサンプルホールド回路とを備え、上記可変手段は、上記サンプルホールド回路によってサンプルホールドされた端子間電圧に基づいて、上記スイッチング周波数を可変する。
【００１９】
他の好ましい実施の形態によれば、上記可変手段は、上記いずれかのスイッチング素子の端子間電圧が予め定める基準電圧より大のとき、上記スイッチング周波数を大にし、上記いずれかのスイッチング素子の端子間電圧が予め定める基準電圧より小のとき、上記スイッチング周波数を小にする。
【００２０】
他の好ましい実施の形態によれば、上記スイッチング回路のスイッチング素子は、ＭＯＳ−ＦＥＴによって構成されており、上記サンプルホールド回路は、上記微分回路によって上記ＭＯＳ−ＦＥＴのゲート端子を駆動する駆動電圧を微分することで生成されたサンプリングパルスに基づいて、上記ＭＯＳ−ＦＥＴのドレイン−ソース間の電圧をサンプルホールドする。
【００２１】
上記構成によれば、スイッチング回路のスイッチング素子の端子間電圧をサンプルホールドして、当該スイッチング素子の端子電圧に基づいて、スイッチング周波数を可変することができる。そのため、共振回路の部品に固有の問題点があったとしても、それにかかわらず、スイッチング周波数を共振周波数に同じかあるいはやや高い程度に設定することができ、スイッチング損失やノイズが抑制された、良好な電源電圧を外部に出力することができる。
【００２２】
本発明の第２の側面によって提供されるスイッチングレギュレータは、本発明の第１の側面によって提供されるスイッチング電源回路が備えられたことを特徴としている。
【００２３】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００２４】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００２５】
図１は、本発明に係るスイッチング電源回路を示すブロック図である。このスイッチング電源回路は、安定した電源電圧の出力が可能なスイッチングレギュレータに適用され、スイッチング回路１、共振回路２、高周波トランスＴ、整流回路３、平滑回路４、スイッチングコントローラ５、微分回路６、およびサンプルホールド回路７によって概略構成されている。
【００２６】
スイッチング回路１は、たとえば商用交流電源が整流されることにより得られた直流電圧としての入力電圧Ｅをスイッチングして、所定の周波数（たとえば５０ｋＨｚ〜２００ｋＨｚ）を有する交流電圧に変換するものである。スイッチング回路１は、入力電圧Ｅが入力される入力端子ＩＮの両端において、たとえばＭＯＳ−ＦＥＴからなる第１ないし第４スイッチング素子ＳＷ１〜ＳＷ４がフルブリッジ回路として構成されることによりなる。
【００２７】
詳細には、入力端子ＩＮの両端に、第１および第２スイッチング素子ＳＷ１，ＳＷ２が直列に接続され、これらに対して第３および第４スイッチング素子ＳＷ３，ＳＷ４が並列に接続されている。そして、各スイッチング素子ＳＷ１〜ＳＷ４には、それらの両端にそれぞれダイオード（フライホイルダイオード）Ｄ１〜Ｄ４とコンデンサＣ１〜Ｃ４とが並列接続されている。なお、ダイオードＤ１〜Ｄ４は、スイッチング素子ＳＷ１〜ＳＷ４自体に内蔵されていてもよく、また、コンデンサＣ１〜Ｃ４は、スイッチング素子ＳＷ１〜ＳＷ４自体の接合容量および／または端子間容量として構成されていてもよい。
【００２８】
共振回路２は、スイッチング回路１の出力を共振させ、その出力波形を正弦波状（または余弦波状）にするためのものである。共振回路２は、一端が第１および第２スイッチング素子ＳＷ１，ＳＷ２の中点に接続されたコンデンサＣ５と、このコンデンサＣ５の他端に直列接続されたコイルＬ１とからなる直列共振回路とされる。
【００２９】
高周波トランスＴは、１次巻線に入力された電圧値を所定の電圧値に昇圧して２次巻線から出力させるものである。高周波トランスＴは、１次巻線の片端（図１のＣ点参照）に共振回路２が接続されている。
【００３０】
整流回路３は、高周波トランスＴの２次巻線の出力を整流化するためのものであり、ダイオードブリッジ回路として構成された４つのダイオードＤ５〜Ｄ８からなる。
【００３１】
平滑回路４は、整流回路３に接続され、チョークコイルＬ２と、コンデンサＣ６とからなるＬＣ回路によって構成されている。平滑回路４の出力は、電源電圧として出力端子ＯＵＴからたとえば電子機器等の図示しない負荷に対して与えられる。
【００３２】
スイッチングコントローラ５は、スイッチング回路１の第１ないし第４スイッチング素子ＳＷ１〜ＳＷ４をオン、オフさせるためのクロック信号ＣＬＫ１，ＣＬＫ２をそれぞれ出力するものである。すなわち、クロック信号ＣＬＫ１の出力によって、第１および第４スイッチング素子ＳＷ１，ＳＷ４がオン、オフされ、クロック信号ＣＬＫ２の出力によって、第２および第３スイッチング素子ＳＷ２，ＳＷ３がオン、オフされる。なお、クロック信号ＣＬＫ１，ＣＬＫ２は、互いに位相が反転して出力される。
【００３３】
スイッチングコントローラ５は、サンプルホールド回路７からの制御信号に基づいて、第１ないし第４スイッチング素子ＳＷ１〜ＳＷ４に対するスイッチング周波数（発振周波数）を可変させる機能を有する（詳細は後述）。
【００３４】
スイッチングコントローラ５は、図２に示すように、周波数可変発振部１１と、デッドタイム生成部１２と、クロック分周部１３とを備えている。
【００３５】
周波数可変発振部１１は、サンプルホールド回路７からの制御信号（制御電流ＩＣ）を入力し、スイッチング回路１の各スイッチング素子ＳＷ１〜ＳＷ４に対するオン、オフ信号の基準となる矩形波信号を生成するためのものである。周波数可変発振部１１は、一対のスイッチングトランジスタ１５ａ，１５ｂを有するカレントミラー回路１５と、積分回路１６と、マルチバイブレータとして機能する第１シュミットトリガ回路１７とによって概略構成されている。
【００３６】
デッドタイム生成部１２は、第１ないし第４スイッチング素子ＳＷ１〜ＳＷ４を保護するために、第１および第４スイッチング素子ＳＷ１，ＳＷ４並びに第２および第３スイッチング素子ＳＷ２，ＳＷ３に対するオン信号同士の間隔を生成するためのものである。デッドタイム生成部１２は、第１ＪＫフリップフロップ１９と、ＲＣ遅延回路２０と、スイッチング素子２１と、マルチバイブレータとして機能する第２シュミットトリガ回路２２とによって概略構成されている。
【００３７】
クロック分周部１３は、第１および第４スイッチング素子ＳＷ１，ＳＷ４並びに第２および第３スイッチング素子ＳＷ２，ＳＷ３に対するオン、オフ信号としてのクロック信号ＣＬＫ１，ＣＬＫ２を生成するためのものである。クロック分周部１３は、第２ＪＫフリップフロップ２４と、その出力に接続された論理回路２５とによって概略構成されている。
【００３８】
図１に戻り、微分回路６は、スイッチングコントローラ５から出力されるクロック信号ＣＬＫ２の立ち上がりのタイミングを検出するためのものである。微分回路６は、図３に示すように、コンデンサＣ７および抵抗Ｒ１からなるＲＣ直列回路によって構成されている。なお、図３に示す回路は、図１に示したスイッチング回路１、共振回路２、および高周波トランスＴ等が一部重複し、かつ詳細に記載されている。また、微分回路６は、クロック信号ＣＬＫ１の立ち上がりのタイミングを検出するようにしてもよい。
【００３９】
サンプルホールド回路７は、微分回路６によって検出されたクロック信号の立ち上がりのタイミングに基づいて、たとえば第２スイッチング素子ＳＷ２の端子間電圧をサンプルホールドする回路である。
【００４０】
詳細には、サンプルホールド回路７は、図３に示すように、微分回路６によって検出されたクロック信号ＣＬＫ２の立ち上がりのタイミングに基づいてオンするアナログスイッチ２６と、一対の電界効果トランジスタ（ＦＥＴ）Ｑ１，Ｑ２とを有する電圧−電流変換回路としての差動増幅回路２７とによって概略構成されている。
【００４１】
次に、上記スイッチング電源回路における動作を説明する。
【００４２】
このスイッチング電源回路では、商用交流電源からの交流電圧が図示しない整流回路によって整流され、これにより得られ、かつ入力端子ＩＮに入力された直流電圧Ｅがスイッチング回路１によってスイッチングされることにより、所定の周波数（たとえば５０ｋＨｚ〜２００ｋＨｚ）の交流電圧に変換される。
【００４３】
具体的には、スイッチングコントローラ５によって、第１および第４スイッチング素子ＳＷ１，ＳＷ４同士、第２および第３スイッチング素子ＳＷ２，ＳＷ３同士が連動し、それらが交互にオン、オフ動作される。この動作により、高周波トランスＴの１次巻線の片端に設けられた共振回路２には、矩形波状の交流電圧が交互に印加されることになる。
【００４４】
ここで、このスイッチング電源回路においては、スイッチング回路１のスイッチング周波数は、共振回路２の共振周波数と同じかまたはやや高め（たとえば５０ｋＨｚ〜７０ｋＨｚ）に設定されることが望ましいとされている。ところが、コイルＬ１およびコンデンサ素子Ｃ５の部品固有の問題によって、共振回路２の共振周波数が変化することにより、上記のようなスイッチング周波数と共振周波数との関係を維持しようとすると、スイッチング周波数の方を変化させる必要がある。
【００４５】
そこで、本実施形態では、図４の概略フローチャートに示すような制御を行うことにより、上記スイッチング周波数と共振周波数との関係を維持するようにしている。すなわち、第２スイッチング素子ＳＷ２のオン時の前後における、第２スイッチング素子ＳＷ２の端子間（図１、図３のＡ，Ｂ参照）の電圧をサンプリングし（Ｓ１）、サンプリングされた端子間電圧が基準電圧より大であるか否かを判別する（Ｓ２）。端子間電圧が基準電圧より大であるとき（Ｓ２：ＹＥＳ）、スイッチング周波数（発振周波数）を高くする（Ｓ３）。その後、ステップＳ１に戻る。一方、端子間電圧が基準電圧より小であるとき（Ｓ２：ＮＯ）、スイッチング周波数を低くし（Ｓ４）、ステップＳ１に戻る。
【００４６】
このようにして、スイッチング周波数を可変することにより、スイッチング周波数を、共振周波数と同じかまたはやや高めに設定させるといった関係を維持することができる。以下、具体的な回路動作について説明する。
【００４７】
まず、微分回路６は、第２スイッチング素子ＳＷ２にゲートドライブ信号であるクロック信号ＣＬＫ２を、コンデンサＣ７および抵抗Ｒ１によって微分することにより、第２スイッチング素子ＳＷ２に送られるクロック信号ＣＬＫ２の立ち上がりのタイミングを検出する。検出された信号（サンプリングパルス）は、サンプルホールド回路７のアナログスイッチ２６の切替信号として用いられる。
【００４８】
サンプルホールド回路７では、第２スイッチング素子ＳＷ２の端子間電圧を検出しており、微分回路６によって検出された、クロック信号ＣＬＫ２の立ち上がりのタイミングに基づいて、アナログスイッチ２６をオンする。これにより、第２スイッチング素子ＳＷ２の端子間電圧が差動増幅回路２７に入力され、差動増幅回路２７における基準電圧値と比較される。
【００４９】
具体的には、差動増幅回路２７では、端子間電圧を制御電流ＩＣに変換しており、端子間電圧が予め定める基準電圧より大である場合、制御電流ＩＣを増加させる。逆に、端子間電圧が予め定める基準電圧より小である場合、制御電流ＩＣを低下させる。
【００５０】
ここで、周波数可変発振部１１のカレントミラー回路１５（図２参照）では、ベース端子同士が接続された一対のトランジスタ１５ａ，１５ｂのうちの一方のトランジスタ１５ａに、サンプルホールド回路７からの制御信号（制御電流ＩＣ）に相当する電流が流れる。そして、ほぼ同じ電流値が他方のトランジスタ１５ｂに流れ、その電流が後段の積分回路１６に伝達される。
【００５１】
積分回路１６の出力（図２の▲１▼参照）においては、図５（ａ）　に示すように、サンプルホールド回路７からの制御電流ＩＣに相当する電流に基づいて三角波が生成される。次いで、第１シュミットトリガ回路１７の出力（図２の▲２▼参照）においては、積分回路１６で生成された三角波が、図５（ｂ）　に示すように、矩形波に変換される。
【００５２】
次いで、第１シュミットトリガ回路１７の出力（図２の▲３▼参照）においては、第１ＪＫフリップフロップ１９、ＲＣ遅延回路２０、およびスイッチング素子２１によって、所定幅のデッドタイムを生成するために、図５（ｃ）　に示すような略台形状の波形に変換される。
【００５３】
また、スイッチング素子２１の出力（図２の▲４▼参照）においては、第２シュミットトリガ回路２２によって、矩形波に変換され（図５（ｄ）　参照）、第２ＪＫフリップフロップ２４の出力端子（図２の▲５▼，▲６▼参照）では、図５（ｅ）　，（ｆ）　に示すように、互いに反転された矩形波信号が出力される。そして、分周回路１３の出力（図２の▲７▼，▲８▼参照）においては、図５（ｇ）　，（ｈ）　に示すように、所定幅のデッドタイムを含み、かつオン、オフ動作が交互に行われるクロック信号ＣＬＫ１，ＣＬＫ２となる。
【００５４】
このようなスイッチングコントローラ５の回路動作において、周波数可変発振部１１では、制御電流ＩＣが増加すると、三角波の波長が短くなる（図５（ａ）　参照）。したがって、結果的に、クロック信号ＣＬＫ１，ＣＬＫ２の波長が短くなり、スイッチング周波数が上昇する。
【００５５】
一方、制御電流ＩＣが低下すると、三角波の波長が長くなる（図５（ａ）　参照）。したがって、結果的に、クロック信号ＣＬＫ１，ＣＬＫ２の波長が長くなり、スイッチング周波数が低下する。
【００５６】
このように、クロック信号の立ち上がりのタイミングに基づいて、第２スイッチング素子ＳＷ２の端子間電圧をサンプルホールドし、サンプルホールドされた端子間電圧に基づいて、スイッチング回路１におけるスイッチング周波数を可変することができる。
【００５７】
そのため、共振回路２を構成するコイルＬ１、コンデンサＣ５のインダクタンス、キャパシタンスの値がばらつきや経年変化等によって変化し、共振周波数が変動しても、スイッチングコントローラ５によって、スイッチング周波数が共振周波数と比較してほぼ同じかまたはやや高い程度に設定されるといった関係を維持することができるので、常に最適なスイッチング周波数を保持することができる。したがって、スイッチング損失やノイズが抑制された、良好な電源電圧を外部に出力することができる。
【００５８】
図１に戻り、スイッチング回路１の出力は、共振回路２に入力され、この共振回路２によって、高周波トランスＴの１次巻線に加わる電圧波形は、矩形波と正弦波（または余弦波）とが重畳された波形となる。
【００５９】
次いで、高周波トランスＴの１次巻線に供給された交流電圧は、所定の電圧値に変圧されて２次巻線から出力される。２次巻線から出力された電圧は、整流回路３によって整流され、平滑回路４によって平滑されて、図示しない負荷に対して電源電圧として供給される。
【００６０】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記スイッチングコントローラ５、微分回路６、およびサンプルホールド回路７等の回路構成は、一例であって、上記制御動作が可能であるならば、上記した回路構成に限るものではない。また、スイッチング電源回路が適用されるスイッチングレギュレータとしては、いわゆるモジュールタイプのものであってもよいし、あるいはオンボードタイプのものであってもよい。
【図面の簡単な説明】
【図１】本発明に係るスイッチング電源回路を示す図である。
【図２】図１に示すスイッチングコントローラの内部構成図である。
【図３】サンプルホールド回路および微分回路の内部構成図である。
【図４】スイッチングコントローラにおける各部の波形図である。
【図５】スイッチング電源回路の動作概要を示すフローチャート図である。
【図６】従来のスイッチング電源回路を示す図である。
【図７】図６に示す従来のスイッチング電源回路における波形図である。
【図８】図６に示す従来のスイッチング電源回路における波形図である。
【符号の説明】
１　スイッチング回路
２　共振回路
５　スイッチングコントローラ
６　微分回路
７　サンプルホールド回路
１１　周波数可変発振部
ＳＷ１〜ＳＷ４　スイッチング素子
【図１】
2004040983.tif 000003
【図２】
2004040983.tif 000004
【図３】
2004040983.tif 000005
【図４】
2004040983.tif 000006
【図５】
2004040983.tif 000007
【図６】
2004040983.tif 000008
【図７】
2004040983.tif 000009
【図８】
2004040983.tif 000010