(57)【要約】【課題】ディレーフリーループのあるディジタルフィルタを実現する。【解決手段】ディレーフリーループにおける出力ｙｎの値を、入力−出力の関係を示す線形方程式を用いて演算し、この演算結果を用いて、ディレー手段１２，１４，１７，１９により遅延される遅延信号の更新値を演算する。この更新値を用いて、次のサンプルタイムの出力ｙｎの値を求める。【選択図】図１
2004222040.tif 000002
【特許請求の範囲】
【請求項１】
ディレー手段を含むパスと、ディレー手段を含んでいないディレーフリーループとを備えるディジタルフィルタであって、
前記ディレーフリーループにおける所定の信号路の信号サンプル値を、入力−出力の関係を示す線形方程式に基づいて演算する第１演算手段と、
該第１演算手段の演算結果を用いて、前記ディレー手段を含むパスにおける前記ディレー手段により遅延される遅延信号の更新値を演算する第２演算手段と、
サンプルタイム毎に、前記第１演算手段および第２演算手段が上記演算を行うよう制御する制御手段と、
を備えるようにしたことを特徴とするディジタルフィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログフィルタに近似する特性を示すディジタルフィルタに関する。
【０００２】
【従来の技術】
従来、電子楽器等における音色用のフィルタとしてアナログフィルタが用いられていた。このアナログフィルタの一例を図８に示す。図８に示すアナログフィルタは、ローパスフィルタ（ＬＰＦ）とされている。このＬＰＦは、入力ＩＮから係数乗算器１０６からのフィードバック信号を減算する減算器１０１と、減算器１０１に４段従属接続されている単位ＬＰＦ１０２〜１０５から構成されている。単位ＬＰＦ１０２〜１０５のＬＰＦの伝達関数は１／（１＋ｓ）とされて１次の伝達関数とされている。ｓは複素角周波数である。フィードバックループ内に配置されている係数乗算器１０６の係数βは０以上とされているが、１以上とすることもできる。この係数βを４とすると、最大のレゾナンスをカットオフ周波数付近に持たせるＬＰＦとすることができる。
【０００３】
図８において、単位ＬＰＦ１０２〜１０５のカットオフ周波数を可変とするには、各単位ＬＰＦ１０２〜１０５の伝達関数を、α／（ｓ＋α）とし係数αをカットオフ周波数に応じて制御すればよい。このようにして、図８に示す各単位ＬＰＦ１０２〜１０５のカットオフ周波数を可変して、プロットした周波数特性を図９に示す。図９を参照すると、カットオフ周波数を変化させても、カットオフ付近の周波数特性の形状にはほとんど変化がないことがわかる。また、図１０を参照すると、フィードバックループ内に配置されている係数乗算器１０６の係数βを変更することにより、ＬＰＦのカットオフ周波数付近におけるレゾナンス特性が変化していくようになる。この変化では、係数βを大きくする（ここでは、係数βの最大値を４としている）につれてレゾナンス特性が急峻になっていくことがわかる。
【０００４】
【発明が解決しようとする課題】
このようなアナログフィルタをディジタルフィルタとして実現する際には、従来、ディジタルフィルタにディレー手段を含んでいないディレーフリーループがあってはならないものとされている。その理由を、図１１に示す一般的なディジタルフィルタの回路で説明する。
図１１に示すディジタルフィルタは、入力Ｘｎから係数乗算器２１からのフィードバック信号を減算する減算器１０と、出力ｙｎを遅延する従属接続されているディレー手段（Ｄ）１２，ディレー手段（Ｄ）１４と、出力ｙｎ，ディレー手段１２，１４のそれぞれの出力に係数ｂ０，ｂ１，ｂ２を乗算する係数乗算器１１，１３，１５と、加算器１６の出力ｙ’ｎを遅延する従属接続されているディレー手段（Ｄ）１７，ディレー手段（Ｄ）１９と、ディレー手段１７，１９のそれぞれの出力に係数ａ１，ａ２を乗算する係数乗算器１８，２０と、加算器出力ｙ’ｎに係数βを乗算する係数乗算器２１から構成されている。
【０００５】
図１１に示すディジタルフィルタは、減算器１０−係数乗算器１１−加算器１６−係数乗算器２１からなるディレー手段を含まないディレーフリーループを有している。ここで、時刻ｎの出力をｙｎ、同じく入力をｘｎ、出力ｙｎの時間遅れ要素をｙｎ−１，ｙｎ−２とする。また、加算器１６の出力をｙ’ｎとし、出力ｙ’ｎの時間遅れ要素をｙ’ｎ−１，ｙ’ｎ−２とする。すると、出力ｙｎは次に示す（１）式で表される。
ｙｎ＝ｘｎ−βｙ’ｎ                              （１）
また、加算器１６の出力ｙ’ｎは、次に示す（２）式で表される。
ｙ’ｎ＝ｙｎｂ０＋ｙｎ−１ｂ１＋ｙｎ−２ｂ２＋ｙ’ｎ−１ａ１＋ｙ’ｎ−２ａ２    （２）
【０００６】
上記した（１）式および（２）式を参照すると、出力ｙｎを求めるには出力ｙ’ｎを求める必要がある。しかし出力ｙ’ｎを求めるには出力ｙｎとその過去値、出力ｙ’ｎの過去値の値を得ていなければならず、結局の所、その解を演算することができなくなる。このように、ディジタルフィルタにおいてはディレーフリーループが理想的な伝達関数上発生してしまう場合があり、従来これを有効かつ正確に実現する手法がないため近似的手法による実現をしたり、あるいは予め伝達関数をディレーフリーループがない形に変形をしておいたりと言った手法でディレーフリーループを回避して来た。
【０００７】
上記した従来の手法を用いて、図８に示すアナログフィルタをディジタルフィルタに置き換えると図１２に示すようになる。図１２に示すディジタルフィルタでは、従属接続された単位ＬＰＦにはディレー手段含まない経路が存在していることから、ディレーフリーループを有さないようにフィードバックループにディレー手段（Ｄ）１１６を挿入している。しかしながら、このディレー手段（Ｄ）１１６による遅延は、理想の伝達関数からみると誤差となり、周波数特性はこの誤差による影響を受けるようになる。そこで、図１２に示すディジタルフィルタの周波数特性を図１３および図１４に示す。図１３に示す周波数特性は、単位ＬＰＦ１１２〜１１５の伝達関数における係数を調整することにより、そのカットオフ周波数を変化させた際の周波数特性であるが、図９に示す周波数特性と異なりカットオフ周波数を変化させるとレゾナンスを示す曲線の形状が、周波数が高くなるに従い鈍い共振峰になるように次第に変化しながら周波数軸上をシフトしていくようになってしまう。また、図１４に示す周波数特性は、フィードバックループ内に配置されている係数乗算器１１７の係数βを変更した際の周波数特性であるが、図１０に示す周波数特性と異なりカットオフ周波数付近におけるレゾナンス特性を示す曲線の形状が、そのカットオフ周波数に応じて変化するようになってしまう。このように、アナログフィルタを置き換えたディジタルフィルタの周波数特性は、ディレー手段（Ｄ）１１６を挿入したことにより、基となったアナログフィルタの周波数特性から大きく異なるようになってしまうという問題点があった。
【０００８】
そこで、本発明はディレーフリーループのあるディジタルフィルタを実現することを目的としている。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明のディジタルフィルタは、ディレーフリーループにおける所定の信号路の信号サンプル値を、入力−出力の関係を示す線形方程式に基づいて演算する第１演算手段を備え、この第１演算手段の演算結果を用いて、ディレー手段を含むパスにおけるディレー手段により遅延される遅延信号の更新値を演算するようにし、第１演算手段および第２演算手段がサンプルタイム毎に演算を行うよう制御している。これにより、ディレーフリーループを有していても、ディジタルフィルタの演算を行うことができ、アナログフィルタを置き換えた理想的なディジタルフィルタを提供できるようになる。
【００１０】
【発明の実施の形態】
最初に、本発明にかかるディジタルフィルタの原理を説明する。ディジタルフィルタの回路が、ディレーフリーループを有する図１１に示す一般的なディジタルフィルタであったとする。この場合の出力ｙｎは前記（１）式で表され、この（１）式に前記（２）式を代入すると、次に示す（３）式となる。
ｙｎ＝ｘｎ−β（ｙｎｂ０＋ｙｎ−１ｂ１＋ｙｎ−２ｂ２＋ｙ’ｎ−１ａ１＋ｙ’ｎ−２ａ２）（３）
式（３）をディジタルフィルタの入力ｘｎと出力ｙｎに関する線形方程式として、出力ｙｎの項を左辺に移項すると（４）式となる。
2004222040.tif 000003
この（４）式から出力ｙｎを求めると、次に示す（５）式となる。
2004222040.tif 000004
【００１１】
この（５）式により出力ｙｎを求めることができる。（５）式の過程を図示すると図１に示すようになる。すなわち、減算器１０の出力に係数乗算器２１における係数１／（１＋βｂ０）が乗算されて出力ｙｎとされる。さらに、ディレー手段１２には前回のサンプルタイムにおいて演算された出力ｙｎが入力される。ただし、図１に示すディジタルフィルタにおいて、遅延信号ｙｎ−１，ｙｎ−２，ｙ’ｎ−１，ｙ’ｎ−２は、初期値においては全て０であり、（５）式により１番目のサンプルタイムの出力ｙｎを求めることができる。そして、２番目のサンプルタイムでは出力ｙｎが出力ｙｎ−１に、出力ｙｎ−１が出力ｙｎ−２に、出力ｙ’ｎが出力ｙ’ｎ−１に更新されると共に、出力ｙ’ｎ−１が出力ｙ’ｎ−２に更新され、２番目のサンプルタイムの出力ｙｎを求めることができる。そして、２番目のサンプルタイムの出力ｙｎが求まることにより、３番目のサンプルタイムの演算に必要な遅延信号ｙｎ−１，ｙｎ−２，ｙ’ｎ−１，ｙ’ｎ−２の値を更新することができる。このようにして、サンプルタイム毎に演算を行うことにより、ディレーフリーループを有するディジタルフィルタを実現することができるようになる。
【００１２】
次に、上記した原理を適用して図８に示すアナログフィルタを置き換えた本発明にかかるディジタルフィルタの構成を図２に示す。
図２に示すディジタルフィルタは、入力ＩＮから係数乗算器３６からのフィードバック信号を減算する減算器３１と、減算器３１に４段従属接続されている単位ＬＰＦ３２，３３，３４，３５から構成されている。単位ＬＰＦ３２〜３５は、それぞれ図３に示す構成とされている。また、フィードバックループ内に配置されている係数乗算器３６の係数βは０以上とされているが、１以上とすることもできる（ただし、通常はβ≦４）。
【００１３】
また、図３には単位ＬＰＦの一例の構成を示しており、入力ＩＮからディレー手段（Ｄ）４３からのフィードバック信号を減算する減算器４０と、減算器３１に係数ｋを乗算する係数乗算器４１と、係数乗算器４１の出力にディレー手段（Ｄ）４３からのフィードバック信号を加算する加算器４２と、加算器４２の出力を遅延するディレー手段（Ｄ）４３と、ディレー手段４３の出力に加算器４２の出力を加算する加算器４４と、加算器４４の出力に係数０．５を乗算する係数乗算器４５から構成されている。この単位ＬＰＦは、減算器４０−係数乗算器４１−加算器４２−加算器４４−係数乗算器４５からなるディレー手段を含まない経路を有しており、このため、図２に示すディジタルフィルタはディレーフリーループを有することになる。
【００１４】
このように、ディレーフリーループを有する図２に示すディジタルフィルタにおいては、図１を参照して前述したように出力ＯＵＴに相当するディレーフリーループの経路の値を、ディジタルフィルタの入力と出力に関する線形方程式を用いて求め、次いで、次のサンプルタイムの演算のためにディレー手段４３からの遅延信号の値の更新を行うという、サンプルタイム毎の演算を行うことにより、ディレーフリーループを有するディジタルフィルタの演算を行うことができる。ここで、図２に示す本発明にかかるディジタルフィルタの周波数特性の一例を図４および図５に示す。図４に示す周波数特性は、単位ＬＰＦ３２〜３５のディレー手段の遅延時間を調整することにより、そのカットオフ周波数を変化させた際の周波数特性であるが、図９に示すアナログフィルタにおける周波数特性と同様にカットオフ周波数を変化させてもレゾナンスを示す曲線の形状を保持したまま周波数軸上をシフトしていくようになる。また、図５に示す周波数特性は、フィードバックループ内に配置されている係数乗算器３６の係数βを変更した際の周波数特性であるが、図１０に示すアナログフィルタの周波数特性と同様にカットオフ周波数が変化してもレゾナンス特性を示す曲線の形状は保持されて、係数βに応じて変化していくようになる。この変化では、係数βを大きくするにつれてレゾナンス特性が急峻になっていく。このように、図２に示す本発明のディジタルフィルタにより、図８に示すアナログフィルタとほぼ同様の周波数特性を有するディジタルフィルタを実現することができる。
【００１５】
次に、本発明を適用したディレーフリーループを有する一般的なディジタルフィルタにおける演算について説明する。
図６は入力をｘｎ、フィードバックループがないディジタルフィルタ５０の出力をｙ’ｎとおいている。ｎは時間（サンプリングタイム）を示している。ディジタルフィルタ５０の中のディレー手段の出力の値をＤｋ，Ｄ’ｋで代表している。ここで、Ｄｋは前回のサンプルタイムの演算結果で決まったディレー手段の出力の値、Ｄ’ｋは今回のサンプルタイムでのＤｋの更新をするための値で最終的にはＤｋに代入されて更新される。すなわち、Ｄｋは前述したｙｎ−１，ｙｎ−２，ｙ’ｎ−１  ，ｙ’ｎ−２  などの遅延した信号のあるサンプルタイムでの値を代表していることになる。
【００１６】
図６において、Ｈ０（ｚ）はｚ関数で示すディジタルフィルタ５０の伝達関数であり、出力ｙ’ｎは次に示す（６）で表せる。
【数１】
2004222040.tif 000005
Ｄｋの更新についてはＤｋをＤｋ自身の線形和として表現でき、次に示す（７）式で表せる。
【数２】
2004222040.tif 000006
そして、次に示す（８）式を実行することによりＤｋが更新される。
Ｄｉ＝Ｄ’ｉ              ここで、ｉ＝１〜ｍ                        （８）
【００１７】
次に、フィードバックループを有する一般的なディジタルフィルタを図７に示す。
図７に示すディジタルフィルタ６０は、ディジタル回路６１に計数−βを乗算する乗算係数器６２を含むフィードバックループが付加されている。ディジタル回路６１の伝達関数をＨ１（ｚ）とすると、ディジタルフィルタ６０の伝達関数は、Ｈ１（ｚ）／（１＋βＨ１（ｚ））で表される。このディジタルフィルタ６０の入力をｘｎ、出力をｙｎとおくと、出力ｙｎは次に示す（９）式で表される。
【数３】
2004222040.tif 000007
（９）式において右辺の出力ｙｎの項を左辺に移項すると、（１０）式に示すようになる。
【数４】
2004222040.tif 000008
（１０）式において、出力ｙｎについて解くと次に示す（１１）式のようになる。
【数５】
2004222040.tif 000009
この（１１）式を演算することにより出力ｙｎを求めることができる。
【００１８】
また、ディジタル回路６１の中のディレー手段の出力の値Ｄｋの更新については、ＤｋをＤｋ自身の線形和として表現でき、次に示す（１２）式で表せる。
【数６】
2004222040.tif 000010
そして、次に示す（１３）式を実行することによりＤｋが更新される。
Ｄｉ＝Ｄ’ｉ              ここで、ｉ＝１〜ｍ                        （１３）
【００１９】
上述したように、ディレーフリーループを有する一般的なディジタルフィルタの演算を行うことができ、ディレーフリーループを有する一般的なディジタルフィルタを実現することができる。
なお、上記説明した本発明にかかるディジタルフィルタは、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）がディジタルフィルタ用のマイクロプログラムを実行することや、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）がディジタルフィルタプログラムを実行することにより実現することができる。本発明をハードウェアあるいはソフトウェアで実現した際に、ディジタルフィルタにおいて必要な手段をまとめると次のようになる。
（１）ディレ−フリーループのあるパスについてループ内の所定の経路の値を線形方程式として解き求める第１演算手段。
（２）第１演算手段により求めたループ内の所定の経路の値を用いて演算することにより、ディレー手段の遅延出力の更新を行う第２演算手段。
（３）第１演算手段および第２演算手段の演算処理をサンプルタイム毎において繰り返す制御手段。
【００２０】
【発明の効果】
本発明は以上説明したように、ディレーフリーループにおける所定の信号路の値を、入力−出力の関係を示す線形方程式に基づいて演算する第１演算手段を備え、この第１演算手段の演算結果を用いて、ディレー手段を含むパスにおけるディレー手段により遅延される遅延信号の更新値を演算するようにし、第１演算手段および第２演算手段がサンプルタイム毎に演算を行うよう制御している。これにより、ディレーフリーループを有していても、ディジタルフィルタの演算を行うことができ、アナログフィルタを置き換えた理想的なディジタルフィルタを提供できるようになる。
【図面の簡単な説明】
【図１】本発明にかかるディジタルフィルタの原理を説明するための図である。
【図２】アナログフィルタを置き換えた本発明の実施の形態のディジタルフィルタの構成を示す図である。
【図３】本発明の実施の形態のディジタルフィルタにおける単位ＬＰＦの構成を示す図である。
【図４】本発明の実施の形態のディジタルフィルタにおける周波数特性を示す図である。
【図５】本発明の実施の形態のディジタルフィルタにおける他の周波数特性を示す図である。
【図６】本発明を適用したディレーフリーループを有するフィードバックループがないディジタルフィルタを説明するための図である。
【図７】本発明を適用したディレーフリーループを有するフィードバックループがあるディジタルフィルタを説明するための図である。
【図８】従来のアナログフィルタの一構成例を示す図である。
【図９】図８に示すＬＰＦの周波数特性を示す図である。
【図１０】図８に示すＬＰＦの他の周波数特性を示す図である。
【図１１】従来のディジタルフィルタを説明するための図である。
【図１２】図８に示すアナログフィルタを置き換えた従来のディジタルフィルタの構成を示す図である。
【図１３】図１２に示す従来のディジタルフィルタの周波数特性を示す図である。
【図１４】図１２に示す従来のディジタルフィルタの他の周波数特性を示す図である。
【符号の説明】
１０  減算器、１１，１３，１５  係数乗算器、１２，１４，１７，１９  ディレー手段、１６  加算器、１８，２０  係数乗算器、２１  係数乗算器、３１  減算器、３２，３３，３４，３５  単位ＬＰＦ、３６  係数乗算器、４０  減算器、４１  係数乗算器、４２  加算器、４３  ディレー手段、４４  加算器、４５  係数乗算器、５０  ディジタルフィルタ、６０  ディジタルフィルタ、６１ディジタル回路、６２  乗算係数器、１０１  減算器、１０２，１０３，１０４，１０５  単位ＬＰＦ、１０６  係数乗算器、１１１  減算器、１１２，１１３，１１４，１１５  単位ＬＰＦ、１１６  ディレー手段、１１７  係数乗算器
【図１】
2004222040.tif 000011
【図２】
2004222040.tif 000012
【図３】
2004222040.tif 000013
【図４】
2004222040.tif 000014
【図５】
2004222040.tif 000015
【図６】
2004222040.tif 000016
【図７】
2004222040.tif 000017
【図８】
2004222040.tif 000018
【図９】
2004222040.tif 000019
【図１０】
2004222040.tif 000020
【図１１】
2004222040.tif 000021
【図１２】
2004222040.tif 000022
【図１３】
2004222040.tif 000023
【図１４】
2004222040.tif 000024