(57)【要約】【課題】汎用のコントローラを用いてコマンドデータによる制御が可能な表示システム及び表示コントローラを提供する。【解決手段】コントローラ５０は、第１〜第ｊのデータ出力端子を介してｊビット単位で表示データを、第（ｊ＋１）のデータ出力端子を介してデータ線駆動回路３０を制御するためのコマンドデータを出力する。また第（ｊ＋２）のデータ出力端子を介して、コマンドデータを識別するためのコマンド識別信号をデータ線駆動回路３０に対して出力する。データ線駆動回路３０は、コマンド識別信号に基づいて特定されたコマンドデータを取り込むラッチと、取り込まれたコマンドデータをデコードするデコーダと、デコーダのデコード結果に対応した制御信号を出力する制御部とを含み、入力された表示データと、制御信号とに基づいて液晶パネルの複数のデータ線を駆動する。【選択図】        図３
2004205634.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、複数のデータ線と、複数の走査線とを含む表示パネルと、
表示データをｊ（ｊは自然数）ビット単位で入力するための第１〜第ｊのデータ入力端子を有し、該第１〜第ｊのデータ入力端子を介して入力された表示データに基づいて前記複数のデータ線を駆動する表示ドライバと、
ｋ（ｋ≧ｊ＋２、ｋは整数）ビット単位で出力される表示データのうち（ｊ＋２）ビット分の表示データを出力するための第１〜第（ｊ＋２）のデータ出力端子を有し、前記表示ドライバに対して表示データを供給すると共に前記表示ドライバを制御する表示コントローラとを含む表示システムであって、
前記表示コントローラは、
第１〜第ｊのデータ出力端子を介してｊビット単位で表示データを前記表示ドライバに対して出力し、
第（ｊ＋１）のデータ出力端子を介して、表示データの第（ｊ＋１）ビットのデータに代えて前記表示ドライバを制御するためのコマンドデータを前記表示ドライバに対して出力し、
第（ｊ＋２）のデータ出力端子を介して、表示データの第（ｊ＋２）ビットのデータに代えて前記コマンドデータを識別するためのコマンド識別信号を前記表示ドライバに対して出力し、
前記表示ドライバは、
前記コマンド識別信号に基づいて特定された前記コマンドデータを取り込むラッチと、
前記ラッチに取り込まれたコマンドデータをデコードするデコーダと、
前記デコーダのデコード結果に対応した制御信号を出力する制御部とを含み、前記第１〜第ｊのデータ入力端子を介して入力された表示データと、前記制御信号とに基づいて前記複数のデータ線を駆動することを特徴とする表示システム。
【請求項２】
複数の画素と、複数のデータ線と、複数の走査線とを含む表示パネルと、
表示データをｊ（ｊは自然数）ビット単位で入力するための第１〜第ｊのデータ入力端子を有し、該第１〜第ｊのデータ入力端子を介して入力された表示データに基づいて前記複数のデータ線を駆動する表示ドライバと、
ｋ１（ｋ１≧ｊ＋１、ｋ１は整数）ビット単位で出力される表示データのうち（ｊ＋１）ビット分の表示データを出力するための第１〜第（ｊ＋１）のデータ出力端子を有し、前記表示ドライバに対して表示データを含む多重化データを供給すると共に前記表示ドライバを制御する表示コントローラとを含む表示システムであって、
前記表示コントローラは、
第１〜第ｊのデータ出力端子を介して、一水平走査期間内に表示データ及びコマンドデータが時分割で多重化された多重化データをｊビット単位で前記表示ドライバに対して出力し、
第（ｊ＋１）のデータ出力端子を介して、表示データの第（ｊ＋１）ビットのデータに代えて前記コマンドデータを識別するためのコマンド識別信号を前記表示ドライバに対して出力し、
前記表示ドライバは、
前記多重化データから、前記コマンド識別信号に基づいて特定されたコマンドデータを取り込むラッチと、
前記ラッチに取り込まれたコマンドデータをデコードするデコーダと、
前記デコーダのデコード結果に対応した制御信号を出力する制御部とを含み、前記第１〜第ｊのデータ入力端子を介して入力された多重化データに含まれる表示データと、前記制御信号とに基づいて前記複数のデータ線を駆動することを特徴とする表示システム。
【請求項３】
複数の画素と、複数のデータ線と、複数の走査線とを含む表示パネルと、
表示データをｊ（ｊは自然数）ビット単位で入力するための第１〜第ｊのデータ入力端子を有し、該第１〜第ｊのデータ入力端子を介して入力された表示データに基づいて前記複数のデータ線を駆動する表示ドライバと、
ｋ２（ｋ２≧ｊ＋ｐ、ｋ２、ｐは正の整数）ビット単位で出力される表示データのうち（ｊ＋ｐ）ビット分の表示データを出力するための第１〜第（ｊ＋ｐ）のデータ出力端子を有し、前記表示ドライバに対して表示データを供給すると共に前記表示ドライバを制御する表示コントローラとを含む表示システムであって、
前記表示コントローラは、
第１〜第ｊのデータ出力端子を介してｊビット単位で表示データを前記表示ドライバに対して出力し、
第（ｊ＋１）〜第（ｊ＋ｐ）のデータ出力端子を介して、表示データの第（ｊ＋１）〜第（ｊ＋ｐ）ビットのデータに代えてコマンドデータを前記表示ドライバに対して出力し、
前記表示ドライバは、
前記コマンドデータを取り込むラッチと、
前記ラッチに取り込まれたコマンドデータをデコードするデコーダと、
前記デコーダのデコード結果に対応した制御信号を出力する制御部とを含み、前記第１〜第ｊのデータ入力端子を介して入力された表示データと、前記制御信号とに基づいて前記複数のデータ線を駆動することを特徴とする表示システム。
【請求項４】
請求項１乃至３のいずれかにおいて、
ｊビットの表示データがＲ色成分、Ｇ色成分及びＢ色成分の階調データを含む場合、Ｇ色成分用の階調データのビット数が、Ｒ色成分用の階調データのビット数より多く、かつＢ色成分用の階調データのビット数より多いことを特徴とする表示システム。
【請求項５】
表示パネルのデータ線をｊ（ｊは自然数）ビット単位で入力される表示データに基づいて駆動する表示ドライバを制御するための表示コントローラであって、
第１〜第（ｊ＋２）のデータ出力端子と、
第１又は第２のモードに設定するためのモード設定レジスタと、
前記表示ドライバを制御するためのコマンドデータと、前記コマンドデータを特定するためのコマンド識別信号とを出力するコマンドデータ出力部と、
ｋ（ｋ≧ｊ＋２、ｋは整数）ビット単位又はｊビット単位で表示データを出力する表示データ出力部とを含み、
前記表示データ出力部は、
第１のモードではｋビット単位で出力される表示データのうち（ｊ＋２）ビット分の表示データを第１〜第（ｊ＋２）のデータ出力端子を介して出力し、
第２のモードでは第１〜第ｊのデータ出力端子を介してｊビット単位で表示データを出力すると共に、第（ｊ＋１）のデータ出力端子を介して表示データの第（ｊ＋１）ビットのデータに代えて前記コマンドデータを出力し、第（ｊ＋２）のデータ出力端子を介して表示データの第（ｊ＋２）ビットのデータに代えて前記コマンド識別信号を出力することを特徴とする表示コントローラ。
【請求項６】
表示パネルのデータ線をｊ（ｊは自然数）ビット単位で入力される表示データに基づいて駆動する表示ドライバを制御するための表示コントローラであって、
第１〜第（ｊ＋１）のデータ出力端子と、
第１又は第２のモードに設定するためのモード設定レジスタと、
前記表示ドライバを制御するためのコマンドデータを特定するためのコマンド識別信号を出力するコマンドデータ出力部と、
一水平走査期間内にｋ１（ｋ１≧ｊ＋１、ｋ１は整数）ビット単位又はｊビット単位の表示データ及び前記コマンドデータが時分割で多重化された多重化データを出力する表示データ出力部とを含み、
前記表示データ出力部は、
第１のモードではｋ１ビット単位で出力される表示データのうち（ｊ＋１）ビット分の表示データを含む多重化データを第１〜第（ｊ＋１）のデータ出力端子を介して出力し、
第２のモードでは第１〜第ｊのデータ出力端子を介してｊビット単位で表示データを含む多重化データを出力すると共に、第（ｊ＋１）のデータ出力端子を介して表示データの第（ｊ＋１）ビットのデータに代えて該表示データに含まれるコマンドデータに対応するタイミングで前記コマンド識別信号を出力することを特徴とする表示コントローラ。
【請求項７】
表示パネルのデータ線をｊ（ｊは自然数）ビット単位で入力される表示データに基づいて駆動する表示ドライバを制御するための表示コントローラであって、
第１〜第（ｊ＋ｐ）（ｐは自然数）のデータ出力端子と、
第１又は第２のモードに設定するためのモード設定レジスタと、
前記表示ドライバを制御するためのコマンドデータを出力するコマンドデータ出力部と、
ｋ２（ｋ２≧ｊ＋ｐ、ｋ２は正の整数）ビット単位又はｊビット単位で表示データを出力する表示データ出力部とを含み、
前記表示データ出力部は、
第１のモードではｋ２ビット単位で出力される表示データのうち（ｊ＋ｐ）ビット分の表示データを第１〜第（ｊ＋２）のデータ出力端子を介して出力し、
第２のモードでは第１〜第ｊのデータ出力端子からｊビット単位で表示データを出力すると共に、第（ｊ＋１）〜第（ｊ＋ｐ）のデータ出力端子を介して表示データの第（ｊ＋１）〜第（ｊ＋ｐ）ビットのデータに代えて前記コマンドデータを出力することを特徴とする表示コントローラ。
【請求項８】
請求項５乃至７のいずれかにおいて、
ｊビットの表示データがＲ色成分、Ｇ色成分及びＢ色成分の階調データを含む場合、Ｇ色成分用の階調データのビット数が、Ｒ色成分用の階調データのビット数より多く、かつＢ色成分用の階調データのビット数より多いことを特徴とする表示コントローラ。
【請求項９】
請求項５乃至８のいずれかにおいて、
表示データがＲ色成分、Ｇ色成分及びＢ色成分の階調データを含む場合、
前記第１のモードでは、Ｒ色成分、Ｇ色成分及びＢ色成分の階調データのビット数が同一の表示データを出力し、
前記第２のモードでは、Ｒ色成分、Ｇ色成分及びＢ色成分の階調データのうち少なくとも１つの階調データのビット数が異なる表示データを出力することを特徴とする表示コントローラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示システム及び表示コントローラに関する。
【０００２】
【従来の技術】
例えば携帯電話機のような電子機器の表示部には、液晶パネル（広義には表示パネル、さらに広義には電気光学装置）が用いられており、電子機器の低消費電力化や小型軽量化等が図られている。この液晶パネルは、電子機器の制御を司るホスト（ＣＰＵ）からの指示を受けて表示制御を行う表示コントローラ（コントローラ）により制御される。
【０００３】
液晶パネルは、複数の走査線と、複数のデータ線と、複数の画素とを有する。複数の走査線は、走査線駆動回路により走査される。複数のデータ線は、データ線駆動回路により駆動される。表示コントローラは、データ線駆動回路に対して表示データを供給すると共に、走査線駆動回路及びデータ線駆動回路に対しタイミング制御を行う。
【０００４】
【特許文献１】
特開２００２−２３７０９号公報
【０００５】
【発明が解決しようとする課題】
ホストからの指示を受けた表示コントローラがデータ線駆動回路（広義には表示ドライバ）を制御する場合、表示コントローラが制御信号を出力して直接的にデータ線駆動回路を制御する手法が考えられる。しかしながら、この手法では、制御内容が複雑になると信号線が増加し、配線による信号遅延や配線領域の確保の問題が生じ、低消費電力化及び低コスト化を図ることができない。
【０００６】
これに対して、表示コントローラによる制御内容に対応したコマンドデータを用意し、該コマンドデータを表示コントローラがデータ線駆動回路に設定する手法が考えられる。この場合、データ線駆動回路は、その内部において、設定されたコマンドデータを解析し、解析結果に応じた制御を行う。この場合、制御内容が複雑化してもコマンドデータの種類を増やせば済むため、拡張性を有するという利点がある。しかしながら、この手法では、表示コントローラがコマンドデータの入出力機能を備えていなければならない。したがって、汎用のコントローラがコマンドデータの入出力機能を具備させると、表示コントローラが、より複雑化してチップサイズが大きくなり、製造コストや納期等の問題が生ずる。
【０００７】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、汎用のコントローラを用いてコマンドデータによる制御が可能な表示システム及び表示コントローラを提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明は、複数の画素と、複数のデータ線と、複数の走査線とを含む表示パネルと、表示データをｊ（ｊは自然数）ビット単位で入力するための第１〜第ｊのデータ入力端子を有し、該第１〜第ｊのデータ入力端子を介して入力された表示データに基づいて前記複数のデータ線を駆動する表示ドライバと、ｋ（ｋ≧ｊ＋２、ｋは整数）ビット単位で出力される表示データのうち（ｊ＋２）ビット分の表示データを出力するための第１〜第（ｊ＋２）のデータ出力端子を有し、前記表示ドライバに対して表示データを供給すると共に前記表示ドライバを制御する表示コントローラとを含む表示システムであって、前記表示コントローラは、第１〜第ｊのデータ出力端子を介してｊビット単位で表示データを前記表示ドライバに対して出力し、第（ｊ＋１）のデータ出力端子を介して、表示データの第（ｊ＋１）ビットのデータに代えて前記表示ドライバを制御するためのコマンドデータを前記表示ドライバに対して出力し、第（ｊ＋２）のデータ出力端子を介して、表示データの第（ｊ＋２）ビットのデータに代えて前記コマンドデータを識別するためのコマンド識別信号を前記表示ドライバに対して出力し、前記表示ドライバは、前記コマンド識別信号に基づいて特定された前記コマンドデータを取り込むラッチと、前記ラッチに取り込まれたコマンドデータをデコードするデコーダと、前記デコーダのデコード結果に対応した制御信号を出力する制御部とを含み、前記第１〜第ｊのデータ入力端子を介して入力された表示データと、前記制御信号とに基づいて前記複数のデータ線を駆動する表示システムに関係する。
【０００９】
本発明において、表示コントローラは、第１〜第（ｊ＋２）のデータ出力端子を介して表示データを出力可能に構成されている。この表示コントローラにおいて、第１〜第ｊのデータ出力端子を介して表示データを出力させると共に、第（ｊ＋１）及び第（ｊ＋２）のデータ出力端子を介して、表示ドライバを制御するためのコマンドデータ及びコマンド識別信号を出力させるようにしている。そして表示ドライバは、コマンド識別信号に基づいて特定されたコマンドデータをデコードし、そのデコード結果に対応した表示制御を行う。
【００１０】
これにより、汎用的な表示コントローラであっても、余分のデータ出力端子を介してコマンドデータによる制御を行うことができるようになる。またコマンド識別信号及びコマンドデータを表示データと同様に扱うことができるようになるので、コマンドで制御される表示ドライバに対し、汎用的な表示コントローラを用いて制御することができるようになる。
【００１１】
また本発明は、複数の画素と、複数のデータ線と、複数の走査線とを含む表示パネルと、表示データをｊ（ｊは自然数）ビット単位で入力するための第１〜第ｊのデータ入力端子を有し、該第１〜第ｊのデータ入力端子を介して入力された表示データに基づいて前記複数のデータ線を駆動する表示ドライバと、ｋ１（ｋ１≧ｊ＋１、ｋ１は整数）ビット単位で出力される表示データのうち（ｊ＋１）ビット分の表示データを出力するための第１〜第（ｊ＋１）のデータ出力端子を有し、前記表示ドライバに対して表示データを含む多重化データを供給すると共に前記表示ドライバを制御する表示コントローラとを含む表示システムであって、前記表示コントローラは、第１〜第ｊのデータ出力端子を介して、一水平走査期間内に表示データ及びコマンドデータが時分割で多重化された多重化データをｊビット単位で前記表示ドライバに対して出力し、第（ｊ＋１）のデータ出力端子を介して、表示データの第（ｊ＋１）ビットのデータに代えて前記コマンドデータを識別するためのコマンド識別信号を前記表示ドライバに対して出力し、前記表示ドライバは、前記多重化データから、前記コマンド識別信号に基づいて特定されたコマンドデータを取り込むラッチと、前記ラッチに取り込まれたコマンドデータをデコードするデコーダと、前記デコーダのデコード結果に対応した制御信号を出力する制御部とを含み、前記第１〜第ｊのデータ入力端子を介して入力された多重化データに含まれる表示データと、前記制御信号とに基づいて前記複数のデータ線を駆動する表示システムに関係する。
【００１２】
本発明においては、表示コントローラは、第１〜第（ｊ＋１）のデータ出力端子を介して表示データを出力可能に構成されている。この表示コントローラにおいて、第１〜第ｊのデータ出力端子を介して表示データを出力させると共に、第（ｊ＋１）のデータ出力端子を介して、コマンド識別信号を出力させるようにしている。そして表示ドライバは、多重化データから、コマンド識別信号に基づいて特定されたコマンドデータをデコードし、そのデコード結果に対応した表示制御を行う。
【００１３】
これにより、汎用的な表示コントローラであっても、余分のデータ出力端子を介してコマンドデータによる制御を行うことができるようになる。またコマンド識別信号及びコマンドデータを表示データと同様に扱うことができるようになるので、コマンドで制御される表示ドライバに対し、汎用的な表示コントローラを用いて制御することができるようになる。さらに、コマンドデータを表示データと多重化させるため、コマンドデータを入力するための端子及び信号線を省略することができる。
【００１４】
また本発明は、複数の画素と、複数のデータ線と、複数の走査線とを含む表示パネルと、表示データをｊ（ｊは自然数）ビット単位で入力するための第１〜第ｊのデータ入力端子を有し、該第１〜第ｊのデータ入力端子を介して入力された表示データに基づいて前記複数のデータ線を駆動する表示ドライバと、ｋ２（ｋ２≧ｊ＋ｐ、ｋ２、ｐは正の整数）ビット単位で出力される表示データのうち（ｊ＋ｐ）ビット分の表示データを出力するための第１〜第（ｊ＋ｐ）のデータ出力端子を有し、前記表示ドライバに対して表示データを供給すると共に前記表示ドライバを制御する表示コントローラとを含む表示システムであって、前記表示コントローラは、第１〜第ｊのデータ出力端子を介してｊビット単位で表示データを前記表示ドライバに対して出力し、第（ｊ＋１）〜第（ｊ＋ｐ）のデータ出力端子を介して、表示データの第（ｊ＋１）〜第（ｊ＋ｐ）ビットのデータに代えてコマンドデータを前記表示ドライバに対して出力し、前記表示ドライバは、前記コマンドデータを取り込むラッチと、前記ラッチに取り込まれたコマンドデータをデコードするデコーダと、前記デコーダのデコード結果に対応した制御信号を出力する制御部とを含み、前記第１〜第ｊのデータ入力端子を介して入力された表示データと、前記制御信号とに基づいて前記複数のデータ線を駆動する表示システムに関係する。
【００１５】
本発明においては、表示コントローラは、第１〜第（ｊ＋ｐ）のデータ出力端子を介して表示データを出力可能に構成されている。この表示コントローラにおいて、第１〜第ｊのデータ出力端子を介して表示データを出力させると共に、第（ｊ＋１）〜第（ｊ＋ｐ）のデータ出力端子を介して、ｐビット単位でコマンドデータを出力させるようにしている。そして表示ドライバは、ｐビット単位で入力されるコマンドデータをデコードし、そのデコード結果に対応した表示制御を行う。
【００１６】
これにより、汎用的な表示コントローラであっても、余分のデータ出力端子を介してコマンドデータによる制御を行うことができるようになる。またコマンドデータを表示データと同様に扱うことができるようになるので、コマンドで制御される表示ドライバに対し、汎用的な表示コントローラを用いて制御することができるようになる。さらに、ｐビット単位でコマンドデータを表示ドライバに供給することができ、効率的な制御を実現する。
【００１７】
また本発明に係る表示システムでは、ｊビットの表示データがＲ色成分、Ｇ色成分及びＢ色成分の階調データを含む場合、Ｇ色成分用の階調データのビット数が、Ｒ色成分用の階調データのビット数より多く、かつＢ色成分用の階調データのビット数より多くてもよい。
【００１８】
本発明によれば、表示パネルの画質を劣化させることなく階調データを効率的に転送し、かつ汎用的な表示コントローラによる表示ドライバの制御を実現することができる。
【００１９】
また本発明は、表示パネルのデータ線をｊ（ｊは自然数）ビット単位で入力される表示データに基づいて駆動する表示ドライバを制御するための表示コントローラであって、第１〜第（ｊ＋２）のデータ出力端子と、第１又は第２のモードに設定するためのモード設定レジスタと、前記表示ドライバを制御するためのコマンドデータと、前記コマンドデータを特定するためのコマンド識別信号とを出力するコマンドデータ出力部と、ｋ（ｋ≧ｊ＋２、ｋは整数）ビット単位又はｊビット単位で表示データを出力する表示データ出力部とを含み、前記表示データ出力部は、第１のモードではｋビット単位で出力される表示データのうち（ｊ＋２）ビット分の表示データを第１〜第（ｊ＋２）のデータ出力端子を介して出力し、第２のモードでは第１〜第ｊのデータ出力端子を介してｊビット単位で表示データを出力すると共に、第（ｊ＋１）のデータ出力端子を介して表示データの第（ｊ＋１）ビットのデータに代えて前記コマンドデータを出力し、第（ｊ＋２）のデータ出力端子を介して表示データの第（ｊ＋２）ビットのデータに代えて前記コマンド識別信号を出力する表示コントローラに関係する。
【００２０】
また本発明は、表示パネルのデータ線をｊ（ｊは自然数）ビット単位で入力される表示データに基づいて駆動する表示ドライバを制御するための表示コントローラであって、第１〜第（ｊ＋１）のデータ出力端子と、第１又は第２のモードに設定するためのモード設定レジスタと、前記表示ドライバを制御するためのコマンドデータを特定するためのコマンド識別信号を出力するコマンドデータ出力部と、一水平走査期間内にｋ１（ｋ１≧ｊ＋１、ｋ１は整数）ビット単位又はｊビット単位の表示データ及び前記コマンドデータが時分割で多重化された多重化データを出力する表示データ出力部とを含み、前記表示データ出力部は、第１のモードではｋ１ビット単位で出力される表示データのうち（ｊ＋１）ビット分の表示データを含む多重化データを第１〜第（ｊ＋１）のデータ出力端子を介して出力し、第２のモードでは第１〜第ｊのデータ出力端子を介してｊビット単位で表示データを含む多重化データを出力すると共に、第（ｊ＋１）のデータ出力端子を介して表示データの第（ｊ＋１）ビットのデータに代えて該表示データに含まれるコマンドデータに対応するタイミングで前記コマンド識別信号を出力する表示コントローラに関係する。
【００２１】
また本発明は、表示パネルのデータ線をｊ（ｊは自然数）ビット単位で入力される表示データに基づいて駆動する表示ドライバを制御するための表示コントローラであって、第１〜第（ｊ＋ｐ）（ｐは自然数）のデータ出力端子と、第１又は第２のモードに設定するためのモード設定レジスタと、前記表示ドライバを制御するためのコマンドデータを出力するコマンドデータ出力部と、ｋ２（ｋ２≧ｊ＋ｐ、ｋ２は正の整数）ビット単位又はｊビット単位で表示データを出力する表示データ出力部とを含み、前記表示データ出力部は、第１のモードではｋ２ビット単位で出力される表示データのうち（ｊ＋ｐ）ビット分の表示データを第１〜第（ｊ＋２）のデータ出力端子を介して出力し、第２のモードでは第１〜第ｊのデータ出力端子からｊビット単位で表示データを出力すると共に、第（ｊ＋１）〜第（ｊ＋ｐ）のデータ出力端子を介して表示データの第（ｊ＋１）〜第（ｊ＋ｐ）ビットのデータに代えて前記コマンドデータを出力する表示コントローラに関係する。
【００２２】
また本発明に係る表示コントローラでは、ｊビットの表示データがＲ色成分、Ｇ色成分及びＢ色成分の階調データを含む場合、Ｇ色成分用の階調データのビット数が、Ｒ色成分用の階調データのビット数より多く、かつＢ色成分用の階調データのビット数より多くてもよい。
【００２３】
また本発明に係る表示コントローラでは、表示データがＲ色成分、Ｇ色成分及びＢ色成分の階調データを含む場合、前記第１のモードでは、Ｒ色成分、Ｇ色成分及びＢ色成分の階調データのビット数が同一の表示データを出力し、前記第２のモードでは、Ｒ色成分、Ｇ色成分及びＢ色成分の階調データのうち少なくとも１つの階調データのビット数が異なる表示データを出力することができる。
【００２４】
本発明によれば、第１のモードにおいて、表示コントローラは、Ｒ色成分、Ｇ色成分及びＢ色成分の階調データのビット数が同一の表示データを出力することができる。したがって、表示ドライバに対して表示データを供給する汎用的な表示コントローラを提供することができる。また第２のモードにおいて、表示ドライバに供給される階調データの構成を変更し、階調データの転送効率を向上させることができる。そして、余分のデータ線を利用してコマンドデータによる表示ドライバの制御を実現することができる。
【００２５】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。以下の実施形態では、アクティブマトリクス方式の液晶パネルであるＴＦＴパネルを例に説明するが、本発明はこれに限定されるものではない。
【００２６】
１．  第１の実施形態
図１に、液晶装置の構成の概要を示す。液晶装置（広義には表示システム）は、携帯電話、携帯型情報機器（ＰＤＡ等）、デジタルカメラ、プロジェクタ、携帯型オーディオプレーヤ、マスストレージデバイス、ビデオカメラ、電子手帳、又はＧＰＳ（Global Positioning System）などの種々の電子機器に組み込むことができる。
【００２７】
図１において、液晶装置１０は、液晶パネル（広義には表示パネル。さらに広義には電気光学装置）２０、データ線駆動回路（狭義にはソースドライバ）３０、走査線駆動回路（狭義にはゲートドライバ）４０、コントローラ（表示コントローラ）５０、電源回路６０を含む。液晶装置１０は、電気光学装置ということもできる。データ線駆動回路３０は、表示ドライバということもできる。
【００２８】
なお、液晶装置１０にこれら全ての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００２９】
液晶パネル２０は、複数の走査線（ゲート線）と、複数のデータ線（ソース線）と、各画素が複数の走査線のいずれかの走査線及び複数のデータ線のいずれかのデータ線により特定される複数の画素とを含む。各画素は、ＴＦＴと画素電極とを含む。データ線にはＴＦＴが接続され、該ＴＦＴに画素電極が接続される。
【００３０】
より具体的には、液晶パネル２０は例えばガラス基板からなるパネル基板上に形成される。パネル基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線ＧＬ１〜ＧＬＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線ＤＬ１〜ＤＬＮ（Ｎは２以上の整数）とが配置されている。走査線ＧＬｍ（１≦ｍ≦Ｍ、ｍは整数）とデータ線ＤＬｎ（１≦ｎ≦Ｎ、ｎは整数）との交差点に対応する位置に画素ＰＥｍｎが設けられている。画素ＰＥｍｎは、ＴＦＴｍｎと画素電極とを含む。
【００３１】
ＴＦＴｍｎのゲート電極は走査線ＧＬｍに接続される。ＴＦＴｍｎのソース電極はデータ線ＤＬｎに接続される。ＴＦＴｍｎのドレイン電極は画素電極に接続される。画素電極と、該画素電極と液晶素子（広義には電気光学物質）を介して対向する対向電極ＣＯＭ（コモン電極）との間には、液晶容量ＣＬｍｎ及び補助容量ＣＳｍｎが形成されている。画素電極と対向電極ＣＯＭとの間の電圧に応じて、液晶素子の透過率が変化するようになっている。対向電極ＣＯＭに供給される電圧ＶＣＯＭは、電源回路６０により生成される。
【００３２】
データ線駆動回路３０は、表示データに基づいて液晶パネル２０のデータ線ＤＬ１〜ＤＬＮを駆動する。走査線駆動回路４０は、液晶パネル２０の走査線ＧＬ１〜ＧＬＭを走査する。
【００３３】
コントローラ５０は、図示しない中央処理装置（Central Processing Unit：以下、ＣＰＵと略す）等のホストにより設定された内容に従って、データ線駆動回路３０、走査線駆動回路４０及び電源回路６０に対して制御信号を出力する。より具体的には、コントローラ５０は、データ線駆動回路３０及び走査線駆動回路４０に対しては、例えば動作モードの設定や内部で生成した水平同期信号や垂直同期信号を供給する。またコントローラ５０は、電源回路６０に対しては、対向電極ＣＯＭの電圧ＶＣＯＭの極性反転タイミングの制御を行う。
【００３４】
電源回路６０は、外部から供給される基準電圧に基づいて、液晶パネル２０の各種電圧や、対向電極ＣＯＭの電圧ＶＣＯＭを生成する。
【００３５】
なお図１では、液晶装置１０がコントローラ５０を含む構成になっているが、コントローラ５０を液晶装置１０の外部に設けてもよい。或いは、コントローラ５０と共にホスト（図示せず）を液晶装置１０に含めるように構成してもよい。
【００３６】
また走査線駆動回路４０、コントローラ５０及び電源回路６０のうち少なくとも１つをデータ線駆動回路３０に内蔵させてもよい。
【００３７】
またデータ線駆動回路３０、走査線駆動回路４０、コントローラ５０及び電源回路６０の一部又は全部を液晶パネル２０上に形成してもよい。例えば、液晶パネル（電気光学装置）２０は、複数のデータ線と、複数の走査線と、各画素が複数のデータ線のいずれかと、複数の走査線のいずれかとにより特定される複数の画素と、複数のデータ線を駆動するデータ線駆動回路（表示ドライバ）とを含むように構成することができる。
【００３８】
図２に、ホスト、コントローラ５０及びデータ線駆動回路３０の接続関係を示す。ホスト（ＣＰＵ）７０は、バス幅ＢＷ１を有するデータバス７２を介してコントローラ５０に接続される。ホスト７０は、データバス７２を介して表示データや制御データをコントローラ５０に供給する。バス幅ＢＷ１は、ＣＰＵの演算処理単位であるバイトを基準に決められる。バス幅ＢＷ１は、例えば８ビット、１６ビット、３２ビット、６４ビットなどである。
【００３９】
コントローラ５０は、バス幅ＢＷ２を有するデータバス７４を介してデータ線駆動回路３０に接続される。コントローラ５０は、データバス７２を介して表示データや、データ線駆動回路３０の制御内容に対応したコマンドデータを、データ線駆動回路３０に供給する。バス幅ＢＷ２は、Ｒ色成分（第１の色成分）、Ｇ（第２の色成分）色成分及びＢ色成分（第３の色成分）の各色成分の階調レベルを基準に決められる。バス幅ＢＷ２は、例えば１８ビット（各色成分の階調データが６ビット）、２４ビット（各色成分の階調データが８ビット）などである。
【００４０】
このように汎用目的のホスト７０に接続されるデータバス７２のバス幅と、階調表示に最適化されたデータ線駆動回路３０に接続されるデータバス７４のバス幅とが異なる。そのため、ホスト７０からデータ線駆動回路３０へのデータ転送効率が悪い。
【００４１】
一方、汎用のコントローラ５０では、データ線駆動回路３０を制御するためのコマンドデータの入出力機能を備えていないため、効率的にデータ線駆動回路３０の制御を行うことができない。
【００４２】
第１の実施形態では、コントローラ５０が出力可能なデータバス幅と、データ線駆動回路３０に入力可能なデータバス幅とが異なる場合であって、コントローラ５０が出力可能なデータバス幅（例えば１８ビット幅）が、データ線駆動回路３０に入力可能なデータバス幅（例えば１６ビット幅）より広い場合に、余ったバス線を利用してコマンドデータを供給することができる。
【００４３】
図３に、第１の実施形態におけるコントローラ５０とデータ線駆動回路３０との接続関係を模式的に示す。
【００４４】
コントローラ５０は、データ線駆動回路３０のｊ（ｊは自然数）ビット単位で入力される表示データに基づいてデータ線を駆動する場合に、ｋ（ｋ≧ｊ＋２、ｋは整数）ビット単位で表示データを出力することができる。そのためコントローラ５０は、ｋビット単位で出力される表示データのうち（ｊ＋２）ビット分の表示データが出力される第１〜第（ｊ＋２）のデータ出力端子Ｄ１〜Ｄｊ＋２を有する。
【００４５】
コントローラ５０の第１〜第ｊのデータ出力端子Ｄ１〜Ｄｊに接続されるバス線は、データ線駆動回路３０の第１〜第ｊのデータ入力端子Ｄ１〜Ｄｊに接続される。コントローラ５０の第（ｊ＋１）のデータ出力端子Ｄｊ＋１に接続されるバス線は、データ線駆動回路３０のコマンドデータ入力端子ＣＤに接続される。コントローラ５０の第（ｊ＋２）のデータ出力端子Ｄｊ＋２に接続されるバス線は、データ線駆動回路３０のコマンド識別信号入力端子ＣＭＤに接続される。
【００４６】
コントローラ５０は、データ線駆動回路３０に対し、ホストで生成された階調データを含む表示データをｋビット単位又はｊビット単位で、表示タイミングに同期させて出力する。ｋビット単位で表示データを出力する場合、コントローラ５０は、（ｊ＋２）ビット分の表示データについて第１〜第（ｊ＋２）のデータ出力端子を介して出力する。ｊビット単位で表示データを出力する場合、コントローラ５０は、第１〜第ｊのデータ出力端子を介して出力する。
【００４７】
またコントローラ５０は、ｊビット単位で表示データを出力する場合、第（ｊ＋１）のデータ出力端子Ｄｊ＋１を介して出力されるデータのうちコマンドデータの位置を特定するためのコマンド識別信号を、第（ｊ＋２）のデータ出力端子Ｄｊ＋２を介して出力する。
【００４８】
なお第１の実施形態では、コマンドデータは１ビットのシリアルデータとして出力されるものとして説明するが、複数ビットのデータとして出力されるものであってもよい。
【００４９】
一方、データ線駆動回路３０は、コマンド識別信号入力端子ＣＭＤと、コマンドデータ入力端子ＣＤとを有する。データ線駆動回路３０では、コマンドデータ入力端子ＣＤを介して入力されたデータから、コマンド識別信号入力端子ＣＭＤを介してコントローラ５０から入力されるコマンド識別信号に基づいて、コマンドデータが特定される。そして、データ線駆動回路３０では、該コマンドデータがデコードされ、そのデコード結果に対応した制御が行われる。
【００５０】
コマンドデータは、データ線駆動回路３０の各種動作モードの設定等を行うためのコマンドに対応したデータである。コマンドは、例えばパーシャル駆動を行うパーシャルブロック選択コマンド、出力ブロック選択コマンド、出力タイミング設定コマンドがある。
【００５１】
パーシャルブロック選択コマンドは、データ線駆動回路３０によるデータ線の表示駆動を、複数のデータ線を分割単位としたブロックごとに選択するためのコマンドである。パーシャルブロック選択コマンドにより表示駆動するように選択されたブロックのデータ線には、表示タイミングに同期して階調データに対応した階調電圧が印加される。パーシャルブロック選択コマンドにより非表示駆動するように選択されたブロックのデータ線には、該データ線にＴＦＴを介して接続された液晶素子の透過率が変化しないように、例えば対向電極ＣＯＭに供給される電圧ＶＣＯＭが印加される。
【００５２】
出力ブロック選択コマンドは、データ線駆動回路３０によるデータ線の駆動のオン又はオフを、ブロックごとに選択するためのコマンドである。出力ブロック選択コマンドにより駆動オンに設定されたブロックのデータ線には、表示タイミングに同期して階調データに対応した階調電圧が印加される。出力ブロック選択コマンドにより駆動オフに設定されたブロックのデータ線への出力は、ハイインピーダンス状態に設定される。
【００５３】
出力タイミング設定コマンドは、低消費電力化を図るため、データ線駆動回路３０によるデータ線への出力タイミングを細かに設定するコマンドである。
【００５４】
以下では、このような第１の実施形態の構成例について説明する。
【００５５】
図４に、第１の実施形態におけるコントローラ５０の構成例を示す。コントローラ５０は、表示データ出力部８０、コマンドデータ出力部８２、第１及び第２の切替出力部８４、８６、モード設定レジスタ８８、制御部９０を含む。
【００５６】
表示データ出力部８０は、ホストからの表示データをｋビット単位又はｊビット単位で出力する。コマンドデータ出力部８２は、ホストから指示された制御内容に対応したコマンドデータと、該コマンドデータを特定するためのコマンド識別信号とを生成し、例えばデータ線駆動回路３０に対して出力する。
【００５７】
第１の切替出力部８４は、コマンドデータ出力部８２によって出力されたコマンド識別信号、又は表示データ出力部８０によって出力される表示データの第（ｊ＋２）ビットのデータいずれかを、第（ｊ＋２）のデータ出力端子Ｄｊ＋２に出力する。こうすることで、表示データの第（ｊ＋２）ビットのデータに代えてコマンド識別信号を、第（ｊ＋２）のデータ出力端子Ｄｊ＋２を介して出力させることができる。
【００５８】
第２の切替出力部８６は、コマンドデータ出力部８２によって出力されたコマンドデータ、又は表示データ出力部８０によって出力される表示データの第（ｊ＋１）ビットのいずれかを、第（ｊ＋１）のデータ出力端子Ｄｊ＋１に出力する。こうすることで、表示データの第（ｊ＋１）ビットのデータに代えてコマンドデータを、第（ｊ＋１）のデータ出力端子Ｄｊ＋２を介して出力させることができる。
【００５９】
モード設定レジスタ８８は、例えばホストにより、コントローラ５０の動作モードを第１又は第２のモードに設定するための制御レジスタである。コントローラ５０では、モード設定レジスタ８８において設定されたモードに対応した制御が行われる。
【００６０】
制御部９０は、モード設定レジスタ８８において設定されたモードにしたがって、表示データ出力部８０、コマンドデータ出力部８２、第１及び第２の切替出力部８４、８６を含むコントローラ５０の各部を制御する。
【００６１】
このような構成のコントローラ５０が第１のモードに設定された場合、表示データ出力部８０により、ｋビット単位で出力される表示データのうち（ｊ＋２）ビット分の表示データが第１〜第（ｊ＋２）のデータ出力端子を介して出力される。
【００６２】
またコントローラ５０が第２のモードに設定された場合、第１〜第ｊのデータ出力端子を介してｊビット単位で表示データが出力される。さらに、第（ｊ＋１）のデータ出力端子を介してコマンドデータが出力され、第（ｊ＋２）のデータ出力端子を介してコマンド識別信号が出力される。
【００６３】
図５に、コマンドデータとコマンド識別信号との関係を模式的に示す。コマンドデータ出力部８２は、シリアルに出力されるコマンドデータの有効な範囲（有効な位置）を特定するため、当該範囲に対応する期間において論理レベル「Ｈ」となるようにコマンド識別信号を出力することができる。
【００６４】
ところで、表示データの１画素当たりのビット数は、各色成分の階調レベルに応じて決められる。１画素の表示データは、Ｒ色成分、Ｇ色成分及びＢ色成分の階調データを含む。例えば、Ｒ色成分、Ｇ色成分及びＢ色成分の階調データのビット数をそれぞれ「８」とすると、表示データのビット数は「２４」となる。このとき、約１６７７万種類の階調表現が可能となる。また例えば、Ｒ色成分、Ｇ色成分及びＢ色成分の階調データのビット数をそれぞれ「６」とすると、表示データのビット数は「１８」となる。このとき、約２６万種類の階調表現が可能となる。
【００６５】
第１のモードにおいてコントローラ５０からデータ線駆動回路３０に対して出力される表示データが、Ｒ色成分、Ｇ色成分及びＢ色成分の階調データからなるものとする。この場合、ｋビット単位で出力される表示データのＲ色成分、Ｇ色成分及びＢ色成分の階調データのビット数が同一であることが望ましい。汎用的なコントローラ５０は、Ｒ色成分、Ｇ色成分及びＢ色成分の階調データのビット数が同一の表示データをデータ線駆動回路に供給できることが望ましいからである。
【００６６】
一方、第２のモードにおいてコントローラ５０からデータ線駆動回路３０に対してｋビット単位で出力される表示データのＲ色成分、Ｇ色成分及びＢ色成分の階調データのうち少なくとも１つの階調データのビット数が異なってもよい。
【００６７】
図２に示したようにホスト７０からコントローラ５０に対して表示データが８ビット、１６ビット、３２ビット或いは６４ビット単位で供給されることが多い。そのため、２４ビット若しくは１８ビットの表示データの転送効率が低下してしまう。そこで、データ線駆動回路３０では、ある程度の階調表現を可能にし、かつ転送効率を向上させるため、表示データの１画素あたりのビット数を１６ビットとし、約６万５千種類の階調表現を実現することが行われる。
【００６８】
このとき、人間の眼が、色調の変化についてＧ色成分の変化に敏感であることを考慮し、Ｒ色成分の階調データのビット数を「５」、Ｇ色成分の階調データのビット数を「６」、Ｂ色成分の階調データのビット数を「５」とすることが望ましい。
【００６９】
そこで、コントローラ５０は、１画素１８ビット単位で処理して汎用目的に用いるため、１８（＝ｊ＋２）本のデータ出力端子を有することができる。一方、データ線駆動回路３０のデータ入力端子が１６（＝ｊ）本であるため、余った２本を、上述のようにコマンドデータの出力に利用する。こうすることで、汎用のコントローラであってもデータ線駆動回路３０に対してコマンドによる制御を可能にする。
【００７０】
次に、データ線駆動回路３０の構成例について説明する。
【００７１】
図６に、第１の実施形態におけるデータ線駆動回路３０の構成例を示す。データ線駆動回路３０は、データラッチ１００、レベルシフタ（Level Shifter：Ｌ／Ｓ）１０２、電圧選択回路（Digital-to-Analog Converter：ＤＡＣ）１０４、出力回路１０６を含む。
【００７２】
データラッチ１００は、第１〜第ｊのデータ入力端子Ｄ１〜Ｄｊを介して入力された表示データをラッチする。表示データは、各階調データがデータ線ごとに区分される複数の階調データを含んで構成される。
【００７３】
Ｌ／Ｓ１０２は、データラッチ１００の出力の電圧レベルをシフトする。
【００７４】
ＤＡＣ１０４は、各基準電圧が階調データに対応した複数の基準電圧の中から、Ｌ／Ｓ１０２からのデータに対応するアナログ階調電圧を出力する。より具体的には、ＤＡＣ１０４は、階調データをデコードし、デコード結果に基づいて複数の基準電圧のいずれかを選択する。ＤＡＣ１０４において選択された基準電圧は、アナログ階調電圧として出力回路１０６に出力される。
【００７５】
出力回路１０６は、ＤＡＣ１０４からのアナログ階調電圧に基づいてデータ線ＤＬ１〜ＤＬＮを駆動する。出力回路１０６は、複数のデータ線を分割単位としたブロックごとに、パーシャル駆動や出力選択を行うことができる。パーシャル駆動の制御は、上述のパーシャルブロック選択コマンドを用いて行われる。出力選択の制御は、上述の出力ブロック選択コマンドを用いて行われる。このようなコマンドに応じて、各ブロックのデータ線には、階調データに対応した電圧や、コモン電極の電圧ＶＣＯＭ又はこれとほぼ同等の電圧が印加される。或いは、コマンドに応じて、各ブロックのデータ線への出力が、ハイインピーダンス状態に設定される。
【００７６】
図７に、データラッチ１００の構成例を示す。データラッチ１００は、シフトレジスタ１２０と、ラインラッチ１２２とを含む。
【００７７】
シフトレジスタ１２０は、第１〜第Ｋ（Ｋは２以上の整数）のフリップフロップＦＦ１１〜ＦＦ１Ｋを有する。フリップフロップＦＦ１ｉ１（１≦ｉ１≦Ｋ、ｉ１は整数）は、クロック端子Ｃ、入力端子Ｄ、出力端子ＱＲを有する。フリップフロップＦＦ１ｉ１は、クロック端子Ｃへの入力信号の立ち上がりで、入力端子Ｄへのデータ信号を保持し、その保持したデータ信号を出力端子Ｑから出力する。
【００７８】
各フリップフロップは、データ線単位で生成される１又は複数ビットの階調データを保持することができる。第ｉ（１≦ｉ≦Ｋ−１、ｉは整数）のフリップフロップＦＦ１ｉの出力が第（ｉ＋１）のフリップフロップＦＦ１ｉ＋１の入力に接続される。そして、第１のフリップフロップＦＦ１１に入力された入力データが、シフトクロックＣＰＨに同期してシフトされる。
【００７９】
ここでシフトクロックＣＰＨは、ラッチパルスＬＰの周期により規定される水平走査期間内において、画素単位で入力される表示データを取り込むためのパルス信号である。
【００８０】
ラインラッチ１２２は、ラッチパルスＬＰの立ち上がりで、シフトレジスタの第１〜第ＫのフリップフロップＦＦ１１〜ＦＦ１Ｋに保持されたシフトデータを取り込む。ラインラッチ１２２に取り込まれたデータは、Ｌ／Ｓ１０２に出力される。
【００８１】
このような構成により、シフトクロックＣＰＨに同期して１画素を構成するｊビット単位で入力される表示データを取りこみ、一水平走査期間分の表示データとして保持することができる。
【００８２】
その後、データ線ごとに、Ｌ／Ｓ１０２により電圧レベルがシフトされ、ＤＡＣ１０４によりアナログ階調電圧として出力回路１０６に出力される。
【００８３】
またこのようなデータ線駆動回路３０は、制御部１１０から出力される制御信号に基づいて制御される。このような制御信号としては、例えばパーシャル駆動を行うブロックの選択信号や、駆動オン又は駆動オフのブロックの選択信号などがある。制御部１１０は、コマンドデータ入力端子ＣＤを介して入力されるデータのうち、コマンド識別信号入力端子ＣＭＤを介して入力されるコマンド識別信号により特定されるコマンドデータに対応した制御信号を出力する。
【００８４】
上述の制御信号を生成するため、データ線駆動回路３０は、ラッチ１１２、デコーダ１１４を含むことができる。
【００８５】
ラッチ１１２は、コマンド識別信号に基づき、コマンドデータを取り込む。ここでコマンドデータ及びコマンド識別信号は、図５に示すタイミング関係を有する。
【００８６】
デコーダ１１４は、ラッチ１１２に取り込まれたコマンドデータをデコードする。そして制御部１１０は、デコーダ１１４のデコード結果に対応した制御信号を出力する。
【００８７】
図８に、ラッチ１１２の構成例を示す。ラッチ１１２は、シフトレジスタ１３０と、コマンドラッチ１３２とを含むことができる。
【００８８】
シフトレジスタ１３０は、第１〜第ＫのフリップフロップＦＦ２１〜ＦＦ２Ｋを有する。フリップフロップＦＦ２ｉ１は、クロック端子Ｃ、入力端子Ｄ、出力端子Ｑ、リセット端子Ｒを有する。フリップフロップＦＦ２ｉ１は、クロック端子Ｃへの入力信号の立ち上がりで、入力端子Ｄへのデータ信号を保持し、その保持したデータ信号を出力端子Ｑから出力する。またフリップフロップＦＦ２ｉ１は、リセット端子Ｒへの入力信号に基づいて、内部状態が初期化状態に戻される。
【００８９】
各フリップフロップは、データ線単位で生成される１ビット（コマンドデータ入力端子ＣＤから入力されるコマンドデータが複数ビットの場合は複数ビット）の階調データを保持することができる。第ｉのフリップフロップＦＦ２ｉの出力が第（ｉ＋１）のフリップフロップＦＦ２ｉ＋１の入力に接続される。そして、第１のフリップフロップＦＦ２１に入力されたコマンドデータ（ＣＤ）が、コマンドシフトクロックに同期してシフトされる。このコマンドシフトクロックは、シフトクロックＣＰＨとコマンド識別信号との論理積演算信号である。
【００９０】
すなわち、コマンド識別信号の論理レベルが「Ｈ」のときシフトクロックＣＰＨに同期して入力データがシフトされて入力されたデータが、コマンドデータである。
【００９１】
なお各フリップフロップは、ラッチパルスＬＰによりリセットされる。
【００９２】
コマンドラッチ１３２は、コマンド識別信号の立ち下がりに同期して、第１〜第ＫのフリップフロップＦＦ２１〜ＦＦ２Ｋに保持されたコマンドデータをラッチする。コマンドラッチ１３２にラッチされたコマンドデータは、デコーダ１１４に対して出力される。
【００９３】
図９に、第１の実施形態におけるコントローラ５０及びデータ線駆動回路３０の動作タイミングの一例を示す。ここではコントローラ５０が、第２のモードに設定されているものとする。すなわちコントローラ５０では、本来ｋビット単位で表示データを出力可能であるが、表示データをｊビット単位で出力するようにして、余ったデータ出力端子を介してコマンドデータ及びコマンド識別信号を出力する。
【００９４】
データ線駆動回路３０に対しては、コントローラ５０の第１〜第ｊのデータ出力端子Ｄ１〜Ｄｊから、一水平走査期間（１Ｈ）内に各データ線に対応した階調データが時分割で多重化された表示データが出力される。図９においては、１Ｈ内に、上述の多重化されたデータと、ブランクデータとが入力されている。ブランクデータは、例えばコントローラ５０によって埋め込まれたダミーデータであり、表示及びコマンドによる制御に影響しないデータである。
【００９５】
同様にしてコントローラ５０の第（ｊ＋２）のデータ出力端子Ｄｊ＋２からコマンド識別信号が出力され、第（ｊ＋１）のデータ出力端子Ｄｊ＋１からコマンドデータが出力される。
【００９６】
データ線駆動回路３０では、コマンド識別信号入力端子ＣＭＤを介して入力されたコマンド識別信号の論理レベルが「Ｌ」のとき、コマンドデータ入力端子ＣＤを介して入力されたコマンドデータを無視する。一方、コマンド識別信号の論理レベルが「Ｈ」のとき、コマンドデータ入力端子ＣＭＤを介して入力されたコマンドデータは図６に示すラッチ１１２に取り込まれ、例えば次の水平走査期間内の制御に用いられる。すなわち、制御部１１０は、第１の水平走査期間において、デコーダ１１４によりコマンドデータをデコードする。また制御部１１０は、第１の水平走査期間の次の水平走査期間である第２の水平走査期間において、第１の水平走査期間においてデコードされたコマンドデータに対応した制御信号に基づく制御を行うことができる。
【００９７】
この場合、デコーダ１１４は、ラッチパルスＬＰの周波数より高い周波数を有する信号、例えばシフトクロックＣＰＨに同期してデコード処理を行うことが望ましい。こうすることで、コマンドデータが取り込まれた水平走査期間内にデコード結果を出力することができ、次の水平走査期間までに該デコード結果に対応する制御信号を生成することが容易となる。
【００９８】
図１０に、第１の実施形態におけるパーシャルブロック選択コマンドによる制御例の説明図を示す。ここでは、一垂直走査期間内に走査される液晶パネル２０の表示領域を模式的に示す。
【００９９】
水平走査期間ごとに選択される走査線を第１ライン、第２ライン、・・・とし、第１ラインから順に１ラインずつ走査されるものとする。図１０では第１ラインから第ａ（ａは整数）ラインまで、通常駆動される。すなわち、データ線駆動回路３０により、データ線ＤＬ１〜ＤＬＮの各データ線について階調データに対応した階調電圧が印加される。
【０１００】
ここで、第ａラインの水平走査期間において、パーシャルブロック選択コマンドが図９に示すタイミングで入力されたものとする。この場合、当該水平走査期間内においてラッチ１１２に取り込まれ、その結果、デコーダ１１４でパーシャルブロック選択コマンドであることが判別される。そして、次の水平走査期間である第（ａ＋１）ラインの水平走査期間において、該パーシャルブロック選択コマンドに基づく制御が行われる。この場合、表示駆動するように選択された第１のブロックのデータ線には、表示タイミングに同期して階調データに対応した階調電圧が印加される。パーシャルブロック選択コマンドにより非表示駆動するように選択された第２及び第３のブロックのデータ線には、該データ線にＴＦＴを介して接続された液晶素子の透過率が変化しないように、例えば対向電極ＣＯＭに供給される電圧ＶＣＯＭ又はこれとほぼ同等の電圧が印加される。
【０１０１】
そのため、第１のブロックに対応する表示領域はパーシャル表示領域となり、階調データに対応する表示が行われる。これに対し、第２及び第３のブロックに対応する表示領域はパーシャル非表示領域となり、白又は黒の背景色の表示が行われる。
【０１０２】
そして、第ｂ（ｂ＞ａ＋１、ｂは整数）ラインの水平走査期間において、パーシャルブロック選択コマンドにより全てのブロックを表示駆動するように設定されるものとすると、次の水平走査期間である第（ｂ＋１）ラインの水平走査期間以降において、通常の表示駆動に戻る制御が行われることになる。
【０１０３】
以上説明したように、第１の実施形態では、本来ｋビット単位で表示データを出力可能なコントローラ５０の２本のデータ出力端子を介して、表示データに代えてコマンド識別信号及びコマンドデータを出力するようにした。例えば、ホストが、コマンド識別信号及びコマンドデータを表示データと同様に扱って１フレームのデータとしてコントローラ５０に転送することができる。そして、図９に示すタイミングで、階調データと同期してコマンド識別信号及びコマンドデータを出力させるようにすることができる。こうすることで、コマンドで制御されるデータ線駆動回路３０に対し、汎用的なコントローラ５０を用いて制御することができるようになる。
【０１０４】
２．  第２の実施形態
第１の実施形態では、コントローラが、本来階調データが出力されるべきデータ出力端子を介して、コマンド識別信号及びコマンドデータを出力させていたが、これに限定されるものではない。第２の実施形態では、コントローラが、本来階調データが出力されるべきデータ出力端子を介して、コマンド識別信号のみを出力し、コマンドデータを階調データと多重化させて出力させる。
【０１０５】
図１１に、第２の実施形態におけるコントローラとデータ線駆動回路との接続関係を模式的に示す。第２の実施形態におけるコントローラ２００及びデータ線駆動回路２１０は、それぞれ第１の実施形態におけるコントローラ５０及びデータ線駆動回路３０に代えて、図１に示す構成の液晶装置に適用することができる。
【０１０６】
コントローラ２００は、データ線駆動回路２１０がｊビット単位で入力される表示データに基づいてデータ線を駆動する場合に、ｋ１（ｋ１≧ｊ＋１、ｋ１は整数）ビット単位で表示データを出力することができる。そのためコントローラ５０は、ｋ１ビット単位で出力される表示データのうち（ｊ＋１）ビット分の表示データが出力される第１〜第（ｊ＋１）のデータ出力端子Ｄ１〜Ｄｊ＋１を有する。
【０１０７】
コントローラ２００の第１〜第ｊのデータ出力端子Ｄ１〜Ｄｊに接続されるバス線は、データ線駆動回路２１０の第１〜第ｊのデータ入力端子Ｄ１〜Ｄｊに接続される。コントローラ２００の第（ｊ＋１）のデータ出力端子Ｄｊ＋１に接続されるバス線は、データ線駆動回路２１０のコマンド識別信号入力端子ＣＭＤに接続される。
【０１０８】
コントローラ２００は、データ線駆動回路２１０に対し、ホストで生成された階調データを含む表示データをｋ１ビット単位又はｊビット単位で、表示タイミングに同期させて出力する。ｋ１ビット単位で表示データを出力する場合、コントローラ２００は、（ｊ＋１）ビット分の表示データについて第１〜第（ｊ＋１）のデータ出力端子を介して出力する。ｊビット単位で表示データを出力する場合、コントローラ２００は、第１〜第ｊのデータ出力端子を介して出力する。
【０１０９】
またコントローラ２００は、ｊビット単位で表示データを出力する場合、コマンドデータの位置を特定するためのコマンド識別信号を、第（ｊ＋１）のデータ出力端子Ｄｊ＋１を介して出力する。
【０１１０】
一方、データ線駆動回路２１０は、コマンド識別信号入力端子ＣＭＤを有する。データ線駆動回路２１０では、第１〜第ｊのデータ入力端子Ｄ１〜Ｄｊを介して階調データとコマンドデータとが時分割で多重化された多重化データから、コマンド識別信号に基づいて、コマンドデータが特定される。コマンド識別信号は、コマンド識別信号入力端子ＣＭＤを介して、コントローラ２００から入力される。そして、データ線駆動回路２１０では、該コマンドデータがデコードされ、そのデコード結果に対応した制御が行われる。
【０１１１】
以下では、このような第２の実施形態の構成例について説明する。
【０１１２】
図１２に、第２の実施形態におけるコントローラ２００の構成例を示す。ただし、図４に示す第１の実施形態におけるコントローラ５０と同一部分には同一符号を付し、適宜説明を省略する。
【０１１３】
コントローラ２００は、表示データ出力部２０２、コマンドデータ出力部２０４、第１の切替出力部８４、モード設定レジスタ８８、制御部２０６を含む。
【０１１４】
表示データ出力部２０２は、ホストからの表示データをｋ１ビット単位又はｊビット単位で出力する。コマンドデータ出力部２０４は、ホストから指示された制御内容に対応したコマンドデータと、該コマンドデータを特定するためのコマンド識別信号とを生成する。コマンドデータは、表示データ出力部２０２において階調データと共に多重化されて、例えばデータ線駆動回路２１０に対して出力される。コマンド識別信号は、第１の切替出力部８４を介して例えばデータ線駆動回路２１０に対して出力される。
【０１１５】
第１の切替出力部８４は、コマンドデータ出力部２０４によって出力されたコマンド識別信号、又は表示データ出力部２０２によって出力される表示データの第（ｊ＋１）ビットのデータのいずれかを、第（ｊ＋１）のデータ出力端子Ｄｊ＋１に出力する。
【０１１６】
制御部２０６は、モード設定レジスタ８８において設定されたモードにしたがって、表示データ出力部２０２、コマンドデータ出力部２０４、第１の切替出力部８４を含むコントローラ２００の各部を制御する。
【０１１７】
このような構成のコントローラ２００が第１のモードに設定された場合、表示データ出力部２０２により、ｋ１ビット単位で出力される表示データのうち（ｊ＋１）ビット分の表示データが第１〜第（ｊ＋１）のデータ出力端子を介して出力される。
【０１１８】
またコントローラ２００が第２のモードに設定された場合、第１〜第ｊのデータ出力端子を介して表示データとコマンドデータが時分割で多重化された多重化データがｊビット単位で出力される。さらに、第（ｊ＋１）のデータ出力端子を介してコマンド識別信号が出力される。このとき、コマンド識別信号は、上述の多重化データにおけるコマンドデータの時分割タイミングに対応して変化するようになっている。
【０１１９】
図１３に、コマンドデータとコマンド識別信号との関係を模式的に示す。コマンド識別信号は、階調データに多重化されるコマンドデータの位置を特定するため、コマンドデータの位置に対応する期間において論理レベル「Ｈ」となるように生成される。
【０１２０】
次に、データ線駆動回路２１０の構成例について説明する。
【０１２１】
図１４に、第２の実施形態におけるデータ線駆動回路２１０の構成例を示す。ただし、図６に示す第１の実施形態におけるデータ線駆動回路３０と同一部分には同一符号を付し、適宜説明を省略する。
【０１２２】
データ線駆動回路２１０は、データラッチ２１２、Ｌ／Ｓ１０２、ＤＡＣ１０４、出力回路１０６を含む。
【０１２３】
データラッチ２１２は、第１〜第ｊのデータ入力端子Ｄ１〜Ｄｊを介して入力された入力データに含まれる表示データをラッチする。表示データは、各階調データがデータ線ごとに区分される複数の階調データを含んで構成される。例えばデータラッチ２１２は、各段のフリップフロップが１又は複数ビットの階調データを保持するシフトレジスタと、ラインラッチとを含むことができる。この場合、ラッチパルスＬＰの周期により規定される一水平走査期間内に少なくともデータ線の数であるＮ個のクロックを有するシフトクロックＣＰＨにより、シフトレジスタの初段のフリップフロップに入力された表示データをシフトして取り込む。そして、ラッチパルスＬＰに同期してシフトレジスタに取り込まれた表示データが、ラインラッチで保持される。
【０１２４】
またこのようなデータ線駆動回路２１０は、第１の実施形態と同様に、制御部１１０から出力される制御信号に基づいて制御される。このような制御信号としては、例えばパーシャル駆動を行うブロックの選択信号や、駆動オン又は駆動オフのブロックの選択信号などがある。したがって、制御部１１０は、第１〜第ｊのデータ入力端子Ｄ１〜Ｄｊを介して入力される多重化データに含まれるコマンドデータに対応した制御信号を出力する。
【０１２５】
上述の制御信号を生成するため、データ線駆動回路２１０は、ラッチ２１４、デコーダ１１４を含むことができる。ラッチ２１４は、入力された多重化データから、コマンド識別信号に基づいて特定されたコマンドデータを取り込む。
【０１２６】
ここで多重化データは、一水平走査期間内に表示データ及びコマンドデータが時分割で多重化されたデータである。
【０１２７】
図１５に、データラッチ２１２の構成例を示す。ただし、図７に示すデータラッチ１００と同一部分には同一符号を付し、適宜説明を省略する。
【０１２８】
データラッチ２１２がデータラッチ１００と異なる点は、シフトレジスタ１２０のシフトクロックがコマンド識別信号を用いて生成される点である。より具体的には、データラッチ２１２のシフトレジスタ１２０のシフトクロックは、シフトクロックＣＰＨと、コマンド識別信号の反転信号との論理積演算信号である。
【０１２９】
図１６に、ラッチ２１４の構成例を示す。ラッチ２１４は、シフトレジスタ２１６、コマンドラッチ２１８とを含むことができる。
【０１３０】
シフトレジスタ２１６は、第１〜第ＫのフリップフロップＦＦ３１〜ＦＦ３Ｋを有する。フリップフロップＦＦ３ｉ１は、クロック端子Ｃ、入力端子Ｄ、出力端子Ｑ、リセット端子Ｒを有する。フリップフロップＦＦ３ｉ１は、クロック端子Ｃへの入力信号の立ち上がりで、入力端子Ｄへのデータ信号を保持し、その保持したデータ信号を出力端子Ｑから出力する。またフリップフロップＦＦ３ｉ１は、リセット端子Ｒへの入力信号に基づいて、内部状態が初期化状態に戻される。
【０１３１】
各フリップフロップは、データ線単位で生成されるｊビットの階調データを保持することができる。第ｉのフリップフロップＦＦ３ｉの出力が第（ｉ＋１）のフリップフロップＦＦ３ｉ＋１の入力に接続される。そして、第１のフリップフロップＦＦ３１に入力されたｊビットの多重化データが、コマンドシフトクロックに同期してシフトされる。このコマンドシフトクロックは、シフトクロックＣＰＨとコマンド識別信号との論理積演算信号である。
【０１３２】
すなわち、コマンド識別信号の論理レベルが「Ｈ」のときシフトクロックＣＰＨに同期して多重化データがシフトされて入力されたデータが、コマンドデータである。したがって、多重化データに含まれる階調データを取り込む場合、コマンド識別信号の論理レベルが「Ｌ」のとき、図１５に示すデータラッチ２１２において、シフトクロックＣＰＨに同期して入力データがシフトされて入力されたデータが、階調データである。
【０１３３】
なお各フリップフロップは、ラッチパルスＬＰによりリセットされる。
【０１３４】
コマンドラッチ２１８は、コマンド識別信号の立ち下がりに同期して、第１〜第ＫのフリップフロップＦＦ３１〜ＦＦ３Ｋに保持されたコマンドデータをラッチする。コマンドラッチ２１８にラッチされたコマンドデータは、デコーダ１１４に対して出力される。
【０１３５】
図１７に、第２の実施形態におけるコントローラ２００及びデータ線駆動回路２１０の動作タイミングの一例を示す。ここではコントローラ２００が、第２のモードに設定されているものとする。すなわちコントローラ２００では、本来ｋ１ビット単位で表示データを出力可能であるが、表示データをｊビット単位で出力するようにして、余ったデータ出力端子を介してコマンドデータ及びコマンド識別信号を出力する。
【０１３６】
データ線駆動回路２１０に対しては、コントローラ２００から、一水平走査期間（１Ｈ）内に、表示データ（階調データ）及びコマンドデータが時分割で多重化されたデータが入力される。図１７においては、１Ｈ内に、上述の多重化データと、ブランクデータとが入力されている。
【０１３７】
コマンド識別信号の論理レベルが「Ｌ」のとき、入力データのうち表示データが図１４に示すデータラッチ２１２に取り込まれ、例えば次の水平走査期間内の表示に用いられる。
【０１３８】
コマンド識別信号の論理レベルが「Ｈ」のとき、入力データのうちコマンドデータが図１４に示すラッチ２１４に取り込まれ、例えば次の水平走査期間内の制御に用いられる。すなわち、制御部１１０は、第１の水平走査期間において、デコーダ１１４によりコマンドデータをデコードする。また制御部１１０は、第１の水平走査期間の次の水平走査期間である第２の水平走査期間において、第１の水平走査期間においてデコードされたコマンドデータに対応した制御信号に基づく制御を行うことができる。
【０１３９】
以上説明したように、第２の実施形態では、本来ｋ１ビット単位で表示データを出力可能なコントローラ２００の１本のデータ出力端子を介して、表示データに代えてコマンド識別信号を出力するようにした。そして、表示データに多重化してコマンドデータを出力するようにした。こうすることで、第１の実施形態と同様の効果を得ることができるのに加えて、第１の実施形態に比べてコマンド制御に必要な端子数を削減することができる。
【０１４０】
なお、コントローラ２００において、第１及び第２のモードにおける表示データの階調データの各色成分のビット数については、第１の実施形態と同様にすることが望ましい。
【０１４１】
３．  第３の実施形態
第３の実施形態では、第２の実施形態と比較して、コマンド識別信号を用いることなく、汎用的なコントローラからデータ線駆動回路に対してコマンドデータを入力することができる。
【０１４２】
図１８に、第３の実施形態におけるコントローラとデータ線駆動回路との接続関係を模式的に示す。第３の実施形態におけるコントローラ３００及びデータ線駆動回路３２０は、それぞれ第１の実施形態におけるコントローラ５０及びデータ線駆動回路３０に代えて、図１に示す構成の液晶装置に適用することができる。
【０１４３】
コントローラ３００は、データ線駆動回路３２０がｊビット単位で入力される表示データに基づいてデータ線を駆動する場合に、ｋ２（ｋ２≧ｊ＋ｐ、ｋ２、ｐは正の整数）ビット単位で表示データを出力することができる。そのためコントローラ５０は、ｋ２ビット単位で出力される表示データのうち（ｊ＋ｐ）ビット分の表示データが出力される第１〜第（ｊ＋ｐ）のデータ出力端子Ｄ１〜Ｄｊ＋ｐを有する。
【０１４４】
コントローラ３００の第１〜第ｊのデータ出力端子Ｄ１〜Ｄｊに接続されるバス線は、データ線駆動回路３２０の第１〜第ｊのデータ入力端子Ｄ１〜Ｄｊに接続される。コントローラ３００の第（ｊ＋１）〜第（ｊ＋ｐ）のデータ出力端子Ｄｊ＋１〜Ｄｊ＋ｐに接続されるバス線は、データ線駆動回路３２０のコマンドデータ入力端子ＣＤ１〜ＣＤｐに接続される。
【０１４５】
コントローラ３００は、データ線駆動回路３２０に対し、ホストで生成された階調データを含む表示データをｋ２ビット単位又はｊビット単位で、表示タイミングに同期させて出力する。ｋ２ビット単位で表示データを出力する場合、コントローラ３００は、（ｊ＋ｐ）ビット分の表示データについて第１〜第（ｊ＋ｐ）のデータ出力端子を介して出力する。ｊビット単位で表示データを出力する場合、コントローラ３００は、第１〜第ｊのデータ出力端子を介して出力する。
【０１４６】
またコントローラ３００は、ｊビット単位で表示データを出力する場合、第（ｊ＋１）〜第（ｊ＋ｐ）のデータ出力端子Ｄｊ＋１〜Ｄｊ＋ｐを介して、ｐビット単位でコマンドデータを出力する。なおコマンドデータが多重化されるタイミングは、コントローラ３００及びデータ線駆動回路３２０との間で予め決められている。
【０１４７】
一方、データ線駆動回路３２０は、コマンデータ入力端子ＣＤ１〜ＣＤｐを有する。データ線駆動回路３２０では、コマンドデータ入力端子ＣＤ１〜ＣＤｐを介して入力されたコマンドデータがデコードされ、そのデコード結果に対応した制御が行われる。
【０１４８】
以下では、このような第３の実施形態の構成例について説明する。また、説明の便宜上、ｐを「２」として、コマンドデータが２ビット単位で出力されるものとして説明する。
【０１４９】
図１９に、第３の実施形態におけるコントローラ３００の構成例を示す。ただし、図１２に示す第２の実施形態におけるコントローラ２００と同一部分には同一符号を付し、適宜説明を省略する。
【０１５０】
コントローラ３００は、表示データ出力部３０２、コマンドデータ出力部３０４、第１及び第２の切替出力部３０６、３０８、モード設定レジスタ８８、制御部３１０を含む。
【０１５１】
表示データ出力部３０２は、ホストからの表示データをｋ２ビット単位又はｊビット単位で出力する。コマンドデータ出力部３０４は、ホストから指示された制御内容に対応したコマンドデータを生成する。コマンドデータは、一水平走査期間内の予め決められたタイミングで、例えばデータ線駆動回路２１０に対して出力される。
【０１５２】
例えば、図２０に示すように、一水平走査期間を規定するラッチパルスＬＰの立ち上がりで取り込むことができるように、該立ち上がり直前の所定期間に、ｐビット単位のコマンドデータを出力することができる。
【０１５３】
第１及び第２の切替出力部３０６は、コマンドデータ出力部３０４によって出力されたコマンドデータＣＤ１、ＣＤ２又は表示データ出力部３０２によって出力される表示データの第（ｊ＋１）、第（ｊ＋２）ビットのデータのいずれかを、第（ｊ＋１）〜第（ｊ＋２）のデータ出力端子Ｄｊ＋１、Ｄｊ＋２に出力する（ｐ＝２の場合）。
【０１５４】
制御部３１０は、モード設定レジスタ８８において設定されたモードにしたがって、表示データ出力部３０２、コマンドデータ出力部３０４、第１及び第２の切替出力部３０６、３０８を含むコントローラ３００の各部を制御する。
【０１５５】
このような構成のコントローラ３００が第１のモードに設定された場合、表示データ出力部３０２により、ｋ２ビット単位で出力される表示データのうち（ｊ＋２）ビット分の表示データが第１〜第（ｊ＋２）のデータ出力端子を介して出力される。
【０１５６】
またコントローラ３００が第２のモードに設定された場合、第１〜第ｊのデータ出力端子を介して表示データがｊビット単位で出力される。さらに、第（ｊ＋１）及び第（ｊ＋２）のデータ出力端子を介してコマンドデータが２（＝ｐ）ビット単位で出力される。
【０１５７】
一方、データ線駆動回路３２０は、第１〜第ｊのデータ入力端子Ｄ１〜Ｄｊ、第１〜第ｐのコマンドデータ入力端子ＣＤ１〜ＣＤｐを有する。データ線駆動回路３２０では、第１〜第ｊのデータ入力端子Ｄ１〜Ｄｊを介してｊビット単位で入力された表示データに基づいて、データ線を駆動する。その際、第１〜第ｐのコマンドデータ入力端子ＣＤ１〜ＣＤｐを介してｐビット単位で入力されたコマンドデータがデコードされ、そのデコード結果に対応した制御が行われる。
【０１５８】
以下では、第３の実施形態におけるデータ線駆動回路３２０の構成例について説明する。
【０１５９】
図２１に、第３の実施形態におけるデータ線駆動回路３２０の構成例を示す。ただし、図６に示す第１の実施形態におけるデータ線駆動回路３０と同一部分には同一符号を付し、適宜説明を省略する。
【０１６０】
データ線駆動回路３２０がデータ線駆動回路３０と異なる第１の点は、コマンド識別信号入力端子を有しないで第１〜第ｐのコマンドデータ入力端子ＣＤ１〜ＣＤｐを有する点である。またデータ線駆動回路３２０がデータ線駆動回路３０と異なる第２の点は、ラッチ、デコーダ及びデータラッチの構成が異なる点である。
【０１６１】
第３の実施形態におけるデータラッチ３２２は、複数のフリップフロップを有し、第１〜第ｊのデータ入力端子Ｄ１〜Ｄｊを介してｊビット単位で入力される階調データがシフト入力される。そして、ラッチパルスＬＰの立ち上がりで、一水平走査分のラインデータが取り込まれる。
【０１６２】
第３の実施形態におけるラッチ３２４は、第１〜第ｐのコマンドデータ入力端子ＣＤ１〜ＣＤｐを介して入力されるｐビット単位のコマンドデータを、ラッチパルスＬＰの立ち上がりに同期して取り込む。該コマンドデータは、一水平走査期間内のどのタイミングで入力されるかについて予め決められており、ラッチ３２４は、その決められたタイミングで入力されたコマンドデータを取り込む。
【０１６３】
第３の実施形態におけるデコーダ３２６は、ラッチ３２４に取り込まれたコマンドデータをデコードする。第３の実施形態におけるコマンドデータは、実行（Execute）コマンドデータと通常コマンドデータとに区別される。実行コマンドデータは、実行コマンドに対応するコマンドデータである。通常コマンドデータは、通常コマンドに対応するコマンドデータである。実行コマンドは、通常コマンドを実行するか否かを指定するコマンドである。通常コマンドは、データ線駆動回路３２０の各種制御を実行するために、予め決められた制御内容に対応したコマンドである。したがってデータ線駆動回路３２０では、ラッチ３２４に取り込まれたコマンドデータの一部が実行コマンドデータであるとき、該コマンドデータの他の位置にある通常コマンドデータに対応した制御を行う。
【０１６４】
以下、この点について説明する。
【０１６５】
図２２に、ラッチ３２４の構成例を示す。ラッチ３２４は、シフトレジスタ３３０と、コマンドラッチ３３２とを含むことができる。
【０１６６】
シフトレジスタ３３０は、第１〜第Ｊ（Ｊは２以上の整数）のフリップフロップＤＦＦ１〜ＤＦＦＪを有する。フリップフロップＤＦＦｊ（１≦ｊ≦Ｊ、ｊは整数）は、クロック端子Ｃ、入力端子Ｄ、出力端子Ｑを有する。フリップフロップＤＦＦｊは、クロック端子Ｃへの入力信号の立ち上がりで、入力端子Ｄへのデータ信号を保持し、その保持したデータ信号を出力端子Ｑから出力する。
【０１６７】
各フリップフロップは、ｐビットの階調データを保持することができる。第ｊのフリップフロップＤＦＦｊの出力が第（ｊ＋１）のフリップフロップＤＦＦｊ＋１の入力に接続される。そして、第１のフリップフロップＤＦＦ１に入力された入力データが、シフトクロックＣＰＨに同期してシフトされる。
【０１６８】
コマンドラッチ３３２は、ラッチパルスＬＰの立ち上がりに同期して、第１〜第ＪのフリップフロップＤＦＦ１〜ＤＦＦＪのうち、予め決められたフリップフロップに保持されたデータを取り込む。ここで、予め決められたフリップフロップは、一水平走査期間内で予め決められたタイミングで取り込まれるコマンドデータがシフトされるフリップフロップである。
【０１６９】
このようにしてコマンドラッチ３３２に取り込まれたコマンドデータは、デコーダ３２６によりデコードされる。デコーダ３２６は、まず、取り込まれたコマンドデータが実行コマンドデータであるか否かを解析する。
【０１７０】
図２３に、デコーダ３２６により解析されるコマンドデータの構成例を示す。デコーダ３２６は、まず図２３に示すようなコマンドデータの解析を行う。このコマンドデータは、１ワードの上位Ｕ（Ｕは自然数）ビットに実行コマンドデータ部を有し、下位Ｌ（Ｌは自然数）ビットに参照数データ部を有する。ここで、ワードとは、所定のｖ（ｖ≧ｐ、ｖは整数）ビット数を単位とする。
【０１７１】
デコーダ３２６は、実行コマンドデータ部のデータが所与の実行コマンドに対応するデータであるとき、参照数データ部に示されるワード数について通常コマンドか否かのデコードを引き続き行うことになる。
【０１７２】
図２４に、デコーダ３１６の構成の概要を示す。デコーダ３２６は、実行コマンドデコーダ３４０と、通常コマンドデコーダ３４２とを含む。
【０１７３】
実行コマンドデコーダ３４０は、コマンドラッチ３３２に保持されたデータの一部である実行コマンドデータ部のデータをデコードする。
【０１７４】
通常コマンドデコーダ３４２は、実行コマンドデコーダ３４０のデコード結果に基づき実行コマンドデータ部のデータが所与の実行コマンドであると判断されたとき、参照数データ部に示されるワード数のコマンドデータをコマンドラッチ３３２から取り出し、該コマンドデータについてデコードを行う。参照数データ部に示されるワード数のコマンドデータは、上述の実行コマンドデータ部を含むワードのワード位置以外のワード位置にあるデータである。
【０１７５】
通常コマンドデコーダ３４２のデコード結果は、制御部１１０に対して出力される。
【０１７６】
このようなデコーダ３２６は、第１の実施形態と同様に、ラッチパルスＬＰの周波数より高い周波数を有するクロックに同期して動作することが望ましい。そして、該クロックは、シフトクロックＣＰＨであることが望ましい。
【０１７７】
また制御部１１０は、図１０に示すように、デコーダ３２６によりデコードされるデータが取り込まれた水平走査期間の次の水平走査期間に、該制御部１１００が生成した制御信号に基づく制御を行うことができる。
【０１７８】
図２５に、第３の実施形態におけるデータ線駆動回路３２０の動作タイミングの一例を示す。ここでは、データ線駆動回路３２０が、図２１に示す構成を有する場合について説明する。
【０１７９】
データ線駆動回路３２０に対しては、コントローラ３００から、一水平走査期間（１Ｈ）内に、表示データ（階調データ）が画素単位（より具体的にはｊビット単位）に時分割で多重化されたデータが入力される。また、コントローラ３００から、１Ｈ内に、画素単位で規定される時分割タイミングで多重化されたコマンドデータが入力される。
【０１８０】
コマンドラッチ３３２では、ラッチパルスＬＰの立ち上がりに同期して、その直前にシフトレジスタ３３０に保持されたコマンドデータが取り込まれる。
【０１８１】
デコーダ３２６は、コマンドラッチ３３２から、予め決められたワードのコマンドデータを取り出し、実行コマンドデータ部に相当するデータを解析し、実行コマンドであるか否かを判別する。
【０１８２】
デコーダ３２６では、実行コマンドであると判別されると、参照数データ部に基づき特定されるワード位置にあるコマンドデータをコマンドラッチ３３２から取り出す。例えば、実行コマンドデータ部を有するワード位置がＳワード目の場合、参照数データ部が「３」を示す場合、（Ｓ−１）ワード目、（Ｓ−２）ワード目、（Ｓ−３）ワード目のワード位置にあるコマンドデータを取り出す。このようにして取り出したコマンドデータに対して、通常コマンドのデコード処理を行う。これにより、制御内容が拡張されてコマンドデータの種類が多くなった場合であっても、参照されるワード数を増やすだけで済むため、制御の拡張を容易化する。
【０１８３】
デコーダ３２６による通常コマンドのデコード結果は、制御部１１０に出力される。制御部１１０は、そのデコード結果に対応した制御信号を出力する。
【０１８４】
なお、コントローラ３００において、第１及び第２のモードにおける表示データの階調データの各色成分のビット数については、第１の実施形態と同様にすることが望ましい。
【０１８５】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１８６】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】液晶装置の構成の概要を示す構成図。
【図２】ホスト、コントローラ及びデータ線駆動回路の接続関係を示す模式図。
【図３】第１の実施形態におけるコントローラとデータ線駆動回路との接続関係を示す模式図。
【図４】第１の実施形態におけるコントローラの構成例のブロック図。
【図５】第１の実施形態におけるコマンドデータとコマンド識別信号との関係を示す模式図。
【図６】第１の実施形態におけるデータ線駆動回路の構成例のブロック図。
【図７】第１の実施形態におけるデータラッチの構成例のブロック図。
【図８】第１の実施形態におけるラッチの構成例のブロック図。
【図９】第１の実施形態におけるコントローラ及びデータ線駆動回路の動作タイミングの一例を示すタイミングチャート。
【図１０】第１の実施形態におけるパーシャルブロック選択コマンドによる制御例の説明図。
【図１１】第２の実施形態におけるコントローラとデータ線駆動回路との接続関係を示す模式図。
【図１２】第２の実施形態におけるコントローラの構成例のブロック図。
【図１３】第２の実施形態におけるコマンドデータとコマンド識別信号との関係を示す模式図。
【図１４】第２の実施形態におけるデータ線駆動回路の構成例のブロック図。
【図１５】第２の実施形態におけるデータラッチの構成例のブロック図。
【図１６】第２の実施形態におけるラッチの構成例のブロック図。
【図１７】第２の実施形態におけるコントローラ及びデータ線駆動回路の動作タイミングの一例を示すタイミングチャート。
【図１８】第３の実施形態におけるコントローラとデータ線駆動回路との接続関係を示す模式図。
【図１９】第３の実施形態におけるコントローラの構成例のブロック図。
【図２０】第３の実施形態におけるコマンドデータの多重化タイミングの一例を示すタイミングチャート。
【図２１】第３の実施形態におけるデータ線駆動回路の構成例を示すブロック図。
【図２２】第３の実施形態におけるラッチの構成例を示す回路図。
【図２３】第３の実施形態におけるコマンドデータの構成例の説明図。
【図２４】第３の実施形態におけるデコーダの構成例を示すブロック図。
【図２５】第３の実施形態におけるコントローラ及びデータ線駆動回路の動作タイミングの一例を示すタイミングチャート。
【符号の説明】
１０  液晶装置、２０  液晶パネル、３０、２１０、３２０  データ線駆動回路、４０  走査線駆動回路、５０、２００、３００  コントローラ、６０  電源回路、７０  ホスト、７２、７４  データバス、８０、２０２、３０２  表示データ出力部、８２、２０４、３０４  コマンドデータ出力部、８４、３０６  第１の切替出力部、８６、３０８  第２の切替出力部、８８  モード設定レジスタ、９０、１１０、２０６、３１０  制御部、１００、２１２、３２２  データラッチ、１０２  Ｌ／Ｓ、１０４  ＤＡＣ、１０６  出力回路、１１２、２１４、３２４  ラッチ、１１４、３２６  デコーダ、１２０、１３０、２１６、３３０  シフトレジスタ、１２２  ラインラッチ、１３２、２１８、３３２  コマンドラッチ、３４０  実行コマンドデコーダ、３４２  通常コマンドデコーダ
【図１】
2004205634.tif 000003
【図２】
2004205634.tif 000004
【図３】
2004205634.tif 000005
【図４】
2004205634.tif 000006
【図５】
2004205634.tif 000007
【図６】
2004205634.tif 000008
【図７】
2004205634.tif 000009
【図８】
2004205634.tif 000010
【図９】
2004205634.tif 000011
【図１０】
2004205634.tif 000012
【図１１】
2004205634.tif 000013
【図１２】
2004205634.tif 000014
【図１３】
2004205634.tif 000015
【図１４】
2004205634.tif 000016
【図１５】
2004205634.tif 000017
【図１６】
2004205634.tif 000018
【図１７】
2004205634.tif 000019
【図１８】
2004205634.tif 000020
【図１９】
2004205634.tif 000021
【図２０】
2004205634.tif 000022
【図２１】
2004205634.tif 000023
【図２２】
2004205634.tif 000024
【図２３】
2004205634.tif 000025
【図２４】
2004205634.tif 000026
【図２５】
2004205634.tif 000027