(57)【要約】【課題】横クロストーク現象に対して、負荷に応じた補正を適正に行い、これによってクロストークを緩和し、表示品位をあげる。【解決手段】単純マトリクス型液晶表示装置において、クロックパルスに同期してデータ信号のオン数を検出するデータ数検出回路と、このデータ数検出回路の出力に対応して所定の値に変換するデコーダ回路と、このデコーダ回路の出力に対応して1走査ライン分加算する加算回路の出力に基づきクロストーク補正パルスのパルス幅を演算する演算回路と、この演算回路の結果に基づきパルス幅の変化する補正パルスを生成するパルス幅制御信号発生回路と補正パルスの幅に応じて走査電圧パルスの幅を変化させ、液晶に印加される実効電圧を変化させる手段とを備える。【選択図】図１
2004205851.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号電極をライン状に配列して信号ラインを形成せしめた基板と、複数の走査電極をライン状に配列して走査ラインを形成せしめた基板とを液晶層を介して配設して画素を形成し、さらに走査ラインに対し電圧印加して駆動せしめる走査線駆動回路及び信号ラインに対し電圧印加して駆動せしめる信号線駆動回路とを設け、信号データを複数の画素に対応してクロックパルスに同期して信号線駆動回路にサンプリングし、１走査ライン分のデータが保持されたことで信号ラインにサンプリングしたデータに応じた信号電圧を出力するように成した単純マトリクス型液晶表示装置において、前記クロックパルスに同期してデータ信号のオン数を検出するデータ数検出回路と、このデータ数検出回路の出力に対応して所定の値に変換するデコーダ回路と、このデコーダ回路の出力に対応して1走査ライン分加算する加算回路の出力に基づきクロストーク補正パルスのパルス幅を演算する演算回路と、この演算回路の結果に基づきパルス幅の変化する補正パルスを生成するパルス幅制御信号発生回路と補正パルスの幅に応じて走査電圧パルスの幅を変化させ、液晶に印加される実効電圧を変化させる手段とを備えたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関するものである。
【０００２】
【従来の技術】
従来、特許文献１に示すごとく、単純マトリクス液晶のクロストークを補償する手段及び駆動方法の技術が知られている。
【０００３】
この技術によれば、信号線（ライン）群を設けた第１の基板と、信号線群と交差配列した走査線（ライン）群を設けた第２の基板との間に、液晶を挟持したマトリクス型の液晶表示装置において、表示データのオンデータ数を計数する計数回路と、走査線上の表示オン数が多い場合には一走査あたりにおける実効電圧を大きくし、走査線上の画素の表示オン数が少ない場合には一走査あたりにおける実効電圧を小さくする演算を施す演算手段と、実効電圧を大きくする又は小さくする演算結果に基づいて前記走査線に送る走査線信号波形幅をそれぞれ広く又は小さくなるように変調させる波形幅調整手段とを備え、画素は信号線駆動波形と走査線信号波形とが印加された差分電圧で表示される液晶表示装置であり、横方向のクロストークを改善するというものである。
【０００４】
以下、この技術について図８を参照しながら説明する。
同図において、信号線８１は液晶パネルにおける信号ラインであり、走査線８２は液晶パネルにおける走査ラインである。信号線８１と走査線８２とは、マトリクス状に配列され、信号線８１と走査線８２との交点を画素８０としている。信号線８１および走査線８２は抵抗負荷となり、画素８０は容量性の負荷となる。
【０００５】
信号駆動回路８３は、液晶パネルの信号線８１に接続され、信号線８１を駆動する。走査線駆動回路８４は、液晶パネルの走査線８２に接続され、液晶パネルの走査線８２を駆動する。電源回路８５は、装置に必要な電源を供給する。制御回路８６は、表示される表示データ及び同期信号など必要な制御信号を各ブロックに供給する。
【０００６】
計数回路８９は、制御回路８６から送られてくる表示データのうち、画素８０をオンさせるデータの一走査期間におけるオン数を計数する。
【０００７】
演算回路８８は、計数回路８９で得た一走査期間のそれぞれのオン画素数から、所定の演算を施す。たとえば、オン画素数が多い場合には、演算回路８８は、一走査あたりにおける実効電圧を大きくするため、走査信号のパルス幅を大きくするように演算する。また、オン画素数が少ない場合には、演算回路８８は、一走査あたりにおける実効電圧を小さくくするため、走査信号のパルス幅を小さくするように演算する。
【０００８】
パルス幅制御信号発生回路８７は、演算回路８８によって演算を施された結果にしたがって、走査信号の選択パルス幅を広めたり、または狭めたりするよう制御するパルス幅制御信号を発生し、走査線駆動回路８４に与える。
【０００９】
以下、上記のように構成された液晶表示装置の動作について説明する。
図９は、図１０に示す表示パターンを表示する場合の液晶表示装置の走査線７１に関する各制御信号および駆動波形を示したタイミング図である。なお、液晶の駆動方法としてはＡＰ法が用いられ、液晶に直流電圧を印加させないように極性を反転して駆動する。
【００１０】
駆動電圧の極性を正極性および負極性とすると、電源回路８５において供給される液晶駆動電圧は、図９に示す通りである。ここで、ＶＨは、正の走査線選択電圧、ＶＬは、負の走査線選択電圧、ＶＭは、走査線非選択電圧、Ｖ０は、正の信号線非選択電圧でかつ負の信号線選択電圧、Ｖ１は、負の信号線非選択電圧でかつ正の信号線選択電圧である。また、上記の各液晶駆動電圧は、それぞれ、ＶＨ＞Ｖ０＞ＶＭ＞Ｖ１＞ＶＬの関係にあり、Ｖ０−ＶＭ＝ＶＭ−Ｖ１、ＶＨ−ＶＭ＝ＶＭ−ＶＬである。
【００１１】
走査線駆動回路８４は、走査線を一本ずつ順に走査し、走査信号を各走査線８２に与える。信号線駆動回路８３は、走査しようとする走査線上の画素の表示状態に応じて、各信号線８１に所定の液晶駆動信号を印加することにより、線順次駆動を行う。具体的には、液晶の交流化極性が正の時、走査線駆動回路８４は、走査する走査線８２に対しては正の走査線選択電圧ＶＨを印加し、残りの走査線８２には走査線非選択電圧ＶＭを印加する。また、信号線駆動回路８３は、走査する走査線８２上の表示画素のうち、オン画素の信号線８１については電圧Ｖ１を、オフ画素の存在する信号線８１には電圧Ｖ０を印加する。
【００１２】
一方、液晶の交流化極性が負の時には、走査線駆動回路８４は、走査する走査線８２に対しては負の走査線選択電圧ＶＬを印加し、残りの走査線８２には走査線非選択電圧ＶＭを印加する。また、信号線駆動回路８３は、走査する走査線８２上の表示画素のうち、オン画素の信号線８１については電圧Ｖ０を、オフ画素の存在する信号線８１には電圧Ｖ１を印加する。
【００１３】
次に、図９を参照して、液晶表示装置の制御信号および駆動波形について、詳細に説明する。
【００１４】
フレーム信号９１は、フレームの開始位置を示す信号であり、フレーム信号から次のフレーム信号までの期間をフレーム期間９８といい、フレーム期間９８で一画面の描画を終える。
【００１５】
走査クロック信号９２は、フレーム期間９８を走査線数、またはそれ以上の数で分割した制御信号であり、次のパルスまでの期間は、一走査線あたりの走査期間９９を示している。交流化制御信号９３は、液晶に印加する極性を制御する信号である。図９ではフレーム単位に極性を変化させ、交流化を行う場合を示しているが、走査線ごとに交流化反転を行う方法もある。
【００１６】
走査線駆動回路８４は、走査クロック信号９２によって、フレーム信号９１をとりこみ、順次シフトすることによって、走査線を一本ずつ順に走査し、走査信号パルスを順に各走査線に与えている。
【００１７】
また、図１０は表示パターンを示すが、走査信号波形９４は、同図に示す走査線１０１の走査線信号波形を示し、信号線駆動波形９５は、同図に示す信号線１０２の信号線駆動波形を示し、信号線駆動波形９６は、同図に示す信号線１０３の信号線駆動波形を示す。各表示画素には、信号線駆動波形と走査線信号波形との差分電圧が印加される。
【００１８】
次に、信号駆動波形のオン数により、走査線信号の電圧実効値を補正する方法について説明する。ここで、パルス幅制御信号１００は、各走査期間内において走査信号を制御するロジック信号である。
【００１９】
制御回路８６より発生された表示データは、シリアルに計数回路８９に送られる。計数回路８９は、デジタル回路によるカウンタなどが用いられ、走査クロック信号９２によってリセットされ、表示オンデータが送られてくるごとに加算し、走査期間終了後、各走査線上の表示オンデータの数を出力する。なお、別に表示オフデータの個数をカウントしても、符号が反転するのみで、同様の結果を得ることができる。すなわち、信号波形のオン数が計算できれば他の方法を用いてもよい。
【００２０】
演算回路８８は、計数回路８９によって計数された走査しようとする走査線上の表示オンデータの数を入力として、所定の演算を施して演算結果を得る。所定の演算に関しては、ＲＯＭなどを用いた演算テーブルにより実現してもよいし、デジタル演算回路を用いて実現してもよい。
【００２１】
パルス幅制御信号発生回路８７は、演算回路８８によって得られた演算結果に応じて、走査信号パルスのパルス幅を広めたり、または、狭めたりするためのパルス幅制御信号１００を発生する。パルス幅制御信号発生回路８７は、デジタル回路によるダウンカウンタなどで構成され、演算回路８８の演算結果をカウンタの初期値として取り込み、クロック信号によって、カウンタを減算する構成とすることで実現できる。
【００２２】
走査線駆動回路８４は、パルス幅制御信号１００が例えばＬレベルの時、走査する走査線に対して、正極性の場合には正の走査線選択電圧ＶＨを、一方、負極性の場合には負の走査線選択電圧ＶＬの電圧を与える。また、パルス幅制御信号１００がＨレベルの時には、走査線駆動回路８４は、走査する走査線に対して走査線非選択電圧ＶＭを与える。また、走査線駆動回路８４は、走査していない走査線に対してはパルス幅制御信号１００の状態によらず、走査線非選択電圧ＶＭを与えるように動作する。
【００２３】
一般に液晶の容量はその表示状態で変化し、オン画素の多い走査線では容量性負荷が大きく、オフ画素が多い走査線では容量性負荷が比較的小さくなる。そのため、走査信号波形は表示状態によって鈍りかたが変化する。この鈍りかたの違いによって液晶にかかる実効電圧値も変化し、横クロストークの原因になる。そのため、１走査ライン上の表示オン数が多く波形鈍りが大きい場合は、走査信号のパルス幅を広くして実効電圧を多く与える。逆に、表示オフ数が多く、波形鈍りが小さい場合にはパルス幅を狭めて、実効電圧を少なくするように走査電圧を与え、波形鈍りによって生じるクロストークを補正することができる。
【特許文献１】
特開平９−１８５３４５号公報
【００２４】
【発明が解決しようとする課題】
ところで、液晶分子には誘電率異方性があり、そのため、液晶分子の傾き、すなわち透過率の状態によって、液晶の容量成分は変化する。
【００２５】
そして、上記の従来技術によれば、オン時の誘電率とオフ時の誘電率の差によって生じる選択パルスの鈍り差による水平ラインに印加される実効電圧差を補正するものであるが、実際には、単純マトリクス型液晶表示装置においては、それに使われる液晶の応答速度は遅く、これにより、この傾きはフレーム毎に印加されるオン及びオフ電圧を平均化した実効電圧に応じて決定される。すなわち、フレームレート制御等の階調制御を行う場合においても、フレーム毎にオンされるデータを計数して行うために、画素毎の実効電圧に従った容量に合わせて補正を加えることができなく、その結果、補正がずれるという課題がある。
【００２６】
例えば、３／４階調と３／４点灯表示の違いを示す図６に示すごとく、３／４階調と３／４ドット点灯パターンが同じ量の補正となる。
【００２７】
しかしながら、実際には３／４階調のドットの容量成分は、ＣｏｎとＣｏｆｆの３／４の値とならなくなり、そのため、異なる補正量が必要になるという問題があった。
【００２８】
【課題を解決するための手段】
本発明の液晶表示装置は、複数の信号電極をライン状に配列して信号ラインを形成せしめた基板と、複数の走査電極をライン状に配列して走査ラインを形成せしめた基板とを液晶層を介して配設して画素を形成し、さらに走査ラインに対し電圧印加して駆動せしめる走査線駆動回路及び信号ラインに対し電圧印加して駆動せしめる信号線駆動回路とを設け、信号データを複数の画素に対応してクロックパルスに同期して信号線駆動回路にサンプリングし、１走査ライン分のデータが保持されたことで信号ラインにサンプリングしたデータに応じた信号電圧を出力するように成した単純マトリクス型装置であって、前記クロックパルスに同期してデータ信号のオン数を検出するデータ数検出回路と、このデータ数検出回路の出力に対応して所定の値に変換するデコーダ回路と、このデコーダ回路の出力に対応して1走査ライン分加算する加算回路の出力に基づきクロストーク補正パルスのパルス幅を演算する演算回路と、この演算回路の結果に基づきパルス幅の変化する補正パルスを生成するパルス幅制御信号発生回路と補正パルスの幅に応じて走査電圧パルスの幅を変化させ、液晶に印加される実効電圧を変化させる手段とを備えたことを特徴とする。
【００２９】
【発明の実施の形態】
以下、本発明の液晶表示装置を図を用いて説明する。
図１は本発明の構成を示すブロック図である。
【００３０】
制御回路１６は、液晶表示装置を制御するための制御信号を生成し出力する回路であり、液晶表示装置の外部に設けられる。信号線駆動回路１３及び走査線駆動回路１４は、信号線（信号ライン）１１及び走査線（走査ライン）１２を駆動する回路である。信号線１１と走査線１２は対向する信号線基板及び走査線基板に複数本が短冊状に配設され、画素となる各交点１０には液晶材料により容量成分Ｃlcが形成される。電源回路１５からは信号線駆動回路１３及び走査線駆動回路１４にそれぞれVSH、VSL及びVCH、VCL、VMが供給される。
【００３１】
制御回路１６は、信号線駆動回路１３にデータ信号Ｄ７〜０、クロックＣＰ、出力タイミング信号ＬＯＡＤ、交流反転信号ＤＦ、また、走査線駆動回路１４に走査開始信号ＦＲＭ、走査クロックＬＯＡＤ、交流反転信号ＤＦを出力する。更に、データ信号Ｄ７〜０は、データ数検出回路１７にも送られる。
【００３２】
データ信号Ｄ７〜０は各ドット（画素）がオンであればＨレベル、オフであればＬレベルの信号を、水平方向の８ドットずつをパラレルに転送する信号である。
【００３３】
データ数検出回路１７に送られたＤ７〜０は、８本の信号中のＨレベルの数を検出され、結果をデコーダ１８に出力する。デコーダ１８は、Ｈレベルの数に応じて、所定の値を加算回路１９に出力する。加算回路１９は、所定の値を順次加算し、１ライン分の加算結果を演算回路２０に出力する。演算回路２０は、加算結果から最適な補正パルス幅を演算し、パルス幅制御信号発生回路２１に出力する。パルス幅制御信号発生回路２１は、パルス幅制御信号を走査線駆動回路１４に出力する。パルス幅制御信号は、Ｌアクティブのパルスで、Ｌの期間だけ走査線駆動電圧波形をＶＭレベルとするように制御するための信号である。パルス幅制御信号を受けた走査線駆動回路は、走査線制御信号のパルスの期間、非選択電圧を出力する。
【００３４】
以下、各回路部の詳細を説明する。
データ数検出回路１７はデータラッチ回路及び加算回路から構成される。データラッチ回路はクロックパルスCPにより制御回路１５からの表示データをラッチする。例えば８ビットデータバスの場合、８つのデータをビット毎に分割し、加算回路で各ビット値の加算を行うことで、表示オン数を検出できる。この場合、表示オン数は０〜８の値をとる。
【００３５】
デコーダ回路１８においては、データ数検出回路１７の出力値をもとに、所定の値を加算回路１９に出力する。データ数検出回路１７の出力がｎであれば、階調レベルはｎ／８階調と判断し、表１に示す変換表の値を出力する。
【００３６】
【表１】
2004205851.tif 000003
【００３７】
データ数とデコード値の関係をグラフにプロットすると、図７に示すような結果が得られ、実行電圧−透過率特性に近似させることにより、階調レベルによる容量値の違いを反映させることができる。
【００３８】
加算回路１９は、クロックパルスＣＰ毎にデコーダから出力されるデコード値を演算し、１水平走査ライン分の加算が行われた段階で、結果を演算回路２０に出力する。演算回路２０では、１水平走査ラインの加算結果から最適なパルス幅を演算し、演算結果をパルス幅制御信号発生回路２１に出力する。
【００３９】
例えば８ビットのデータバスで、１水平走査ラインの画素数が３２０画素の場合を例示する。
【００４０】
１水平走査ライン全て表示オンである場合、デコーダの出力は、２４でそれが４０ＣＰ分あるので、加算回路１９は、２４×４０＝９６０の出力結果を得る。また、１水平走査ライン全て表示オフである場合は、デコーダの出力は０であり、加算回路１９の出力は、０×４０＝０となる。更に、１水平走査ライン全てが、４／８階調である場合、デコーダの出力は１０であり、加算回路１９の出力は１０×４０＝４００となる。
【００４１】
パルス幅制御信号発生回路２１は、演算回路２０の出力を受け、数値に比例したパルスを出力する。パルス幅制御信号発生回路２１は、ラッチ回路、比較回路、クロック生成回路から構成される。カウンタ回路は、CLKをカウントし、CLK入力毎に１UPするカウンタである。ラッチ回路は、演算回路の出力結果をラッチする。比較回路は、ラッチ回路の出力と、カウンタの出力を比較し、カウンタ出力＞ラッチ出力の関係になったときに、パルスを出力する。パルスの出力は、LOAD出力が立ち下がりの瞬間に、ロー（Ｌ）レベルとなり、比較回路がハイ（H）になった時に、ハイ（H）レベルとなるように構成する。
【００４２】
走査線駆動回路１４は、パルス幅制御信号発生回路２１の出力パルスを受け、出力パルスがＬレベルの期間だけ、全ての走査出力がＶＭレベルとなる。出力パルスがＨレベルの期間は、通常の出力動作を行う。
【００４３】
次に本実施例における評価パターン及び各制御波形のタイミングについて説明する。
【００４４】
図２は、本実施例における評価パターンである。
背景色を白、すなわち８／８ドットオンとして、水平方向の中央８０％領域に、７／８〜０／８までの階調表示パターンを表示する。このときの、走査電極駆動回路に最も近い水平方向１０％の領域、及び最も遠い水平方向１０％の領域をクロストークの観察領域とする。
【００４５】
図５は本発明の実施例における各制御波形のタイミング図である。
本発明の駆動方法にはAP法が用いており、液晶に直流電圧が印加されないように極性を反転して駆動している。
【００４６】
同図において、５１は走査開始信号FRMで走査開始位置を示す。走査開始信号５１と次の走査開始信号５１までの期間はフレーム期間５８として示す。５２は走査クロック信号LOADでフレーム期間５８を走査線数またそれ以上の数で分割した制御信号で、次のパルスまでの期間は１走査線あたりの走査期間５９を示している。走査線駆動回路１４は走査クロック信号５２によって、走査開始信号５１を取り込み、順次シフトすることによって走査線を1本ずつ順に走査し、走査信号を各走査線に与えている。
【００４７】
走査信号波形５４は、図１に示す走査線１２の走査信号波形であり、信号線駆動波形５５は、図２に示す信号線２３の信号線駆動波形である。また、信号線駆動波形５６は、図２に示す信号線２４の信号線駆動波形である。
【００４８】
次に図４にて各階調表示における階調テーブルの一例を示す。
信号線駆動波形５５は同図のような階調テーブルの場合を示す。各表示画素１０には信号線駆動波形と走査信号波形との差分電圧が印加される。
【００４９】
６０はパルス幅制御信号である。パルス幅制御信号発生回路２１はデータ数検出回路１７、デコーダ回路１８、加算回路１９、演算回路２０によって求められた、最適なパルス幅を走査線駆動回路１４に出力する。パルス幅制御信号６０を受けた走査線駆動回路１４はパルス幅制御信号のパルス期間、非選択電圧を出力する。
【００５０】
走査線駆動回路１４はパルス幅制御信号６０が、例えばHレベルのとき、走査する走査線に対して、正極性の場合には正の走査線選択電圧VHを、一方、負極性の場合には、負の走査線選択電圧VLの電圧を与える。また、パルス幅制御信号６０がLレベルの時には、走査線駆動回路１４は走査する走査線に対して走査線非選択電圧VMを与える。また、走査線駆動回路１４は走査していない走査線に対しては、パルス幅制御信号６０の状態によらず、走査線非選択電圧VMを与えるように動作する。
【００５１】
以上述べたように、表示オン数の違いによる、実効電圧の変化によって生じる横クロストークは、表示オン数またはオフ数に応じて走査電圧のパルス幅を変化させ、実効電圧を変調することにより補償する。
【００５２】
その際、本発明によれば、１水平走査ラインの画素数を任意の画素数で分割し、分割された領域毎に表示オン数を計数している。また、得られた計数値に対して実効電圧と透過率の特性を考慮した値を重み付けする。各領域での値の和を取ることにより、1水平走査ラインでの重み付けの値を得ることができ、この値をもとに走査電圧パルス幅を変化させ、これにより、実効電圧値を変調させ、その結果、フレーム制御等の階調制御を行う場合においても、階調による誘電率の差を考慮した補正をすることができる。
【００５３】
【発明の効果】
以上の通り、本発明によれば、横クロストーク現象に対して、負荷に応じた補正を適正に行うことができるようになり、クロストークを緩和し、表示品位をあげることができる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の構成を示すブロック図である。
【図２】本発明の実施例おける表示パターンを示す拡大図である。
【図３】本発明の実施例おける表示パターンの詳細を示す拡大図である。
【図４】階調表示時の点灯パターンの一例を示す説明図である。
【図５】本発明の実施例における各制御波形のタイミング図である。
【図６】3/4階調と3/4点灯表示の違いを示す説明図である。
【図７】実効電圧―透過率特性を示す線図である。
【図８】従来の液晶表示装置の構成を示すブロック図である。
【図９】従来における各制御波形のタイミング図である。
【図１０】従来における表示パターンを示す説明図である。
【符号の説明】
１０、８０・・・画素
１１、２３、２４、８１、１０２、１０３・・・信号線
１２、２２、８２、１０１・・・走査線
１３、８３・・・信号線駆動回路
１４、８４・・・走査線駆動回路
１５、８５・・・電源回路
１６、８６・・・制御回路
１７・・・データ数検出回路
１８・・・デコーダ
１９・・・加算回路
２０・・・演算回路
２１・・・パルス幅制御信号発生回路
２５・・・階調表示領域
２６、２７・・・クロストーク観察領域
５１、６１・・・走査開始信号
５２、６２・・・走査クロック信号
５３、８３・・・交流化制御信号
５４、９４・・・走査線信号波形
５５・・・信号線２３における信号線駆動波形
５６・・・信号線２４における信号線駆動波形
５７・・・階調表示領域の期間
５８、９８・・・フレーム期間
５９、９９・・・走査期間
６０・・・パルス幅制御信号
８７・・・従来技術によるパルス幅制御信号発生回路
８８・・・従来技術による演算回路
８９・・・従来技術による計数回路
９５・・・信号線７２における信号線駆動波形
９６・・・信号線７３における信号線駆動波形
９７・・・従来技術の表示パターンにおける表示オフ期間
１００・・・従来技術におけるパルス幅制御信号
１０４・・・従来技術の表示パターンにおける表示オフ領域
【図１】
2004205851.tif 000004
【図２】
2004205851.tif 000005
【図３】
2004205851.tif 000006
【図４】
2004205851.tif 000007
【図５】
2004205851.tif 000008
【図６】
2004205851.tif 000009
【図７】
2004205851.tif 000010
【図８】
2004205851.tif 000011
【図９】
2004205851.tif 000012
【図１０】
2004205851.tif 000013