(57)【要約】【課題】高調波電流抑制（ＰＦＣ）回路を利用しても、電力の変換効率を向上できる放電ランプ用電源回路を提供する。【解決手段】放電ランプ５を点灯させるのに必要な高調波電流抑制回路（ＰＦＣ）３から出力される昇圧電圧を点灯開始から一定時間保持した後に、一定電圧に低下させるように調整するので、高調波電流抑制回路３を利用しても、放電ランプ５の点灯開始時に、高調波電流抑制回路３の昇圧比の高い時間を短縮し、かつ出力安定化回路４の降圧比の高い時間を短縮するから、電源回路全体の電力変換効率を向上することができる。【選択図】　図１
2004063111.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサ入力型の整流回路と、整流回路からの入力電圧を昇圧させることにより、高調波電流を抑制する高調波電流抑制（ＰＦＣ）回路と、高調波電流抑制回路から出力される昇圧した電圧を降圧させ、放電ランプへの供給電圧を安定化させる出力安定化回路とを備えた放電ランプ用電源回路において、
前記放電ランプを点灯させるのに必要な前記高調波電流抑制回路から出力される昇圧電圧を点灯開始から一定時間保持した後に、一定電圧に低下させるように調整するＰＦＣ出力調整回路を備えたことを特徴とする放電ランプ用電源回路。
【請求項２】
請求項１において、前記ＰＦＣ出力調整回路は、前記一定時間を計時するタイマと、タイマからの信号に応じて出力調整信号を出力するコンパレータとを備えている放電ランプ用電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高調波電流抑制（ＰＦＣ）回路を利用した放電ランプ用電源回路に関し、特に放電ランプの点灯時における電源回路の電力変換効率の向上に関する。
【０００２】
【従来の技術】
コンデンサ入力形の整流回路をもつ放電ランプ用電源回路では、入力交流電源の波高値付近の短い期間、整流回路が導通するため鋭いピーク状の電流波形が生じる。この高調波電流は、電流ひずみによる力率低下として把握される。この場合、昇圧型のＤＣ−ＤＣコンバータのような高調波電流抑制（ＰＦＣ：Ｐｏｗｅｒ　Ｆａｃｔｏｒ　Ｃｏｎｔｒｏｌ）回路を利用して、整流回路からの入力電圧を昇圧させることによって力率を１に近づけ、高調波電流を抑制する。
【０００３】
また、例えば高圧水銀ランプのような放電ランプは、これに流れる電流が増えると端子電圧が減少するという特性があることから、降圧型のＤＣ−ＤＣコンバータのような出力安定化回路（バラスト回路）により、ＰＦＣ回路から出力される昇圧した電圧を降圧させ、放電ランプへの供給電圧を安定化させる。これらＰＦＣ回路および出力安定化回路により、負荷の速やかな変化に対しても十分な応答ができる。
【０００４】
前記ＰＦＣ回路は、昇圧型のＤＣ−ＤＣコンバータを利用している関係上、その入力電圧の波高値に対してその出力電圧はある程度高くしなければならない。放電ランプ用電源では、ランプ点灯時に高い電圧が必要となるから、交流入力電圧が１００Ｖから２４０Ｖのワイド入力対応の場合、ＰＦＣ回路の出力電圧はほぼ３７０Ｖの一定電圧を維持するように設定される。
【０００５】
【発明が解決しようとする課題】
しかし、一般にコンバータは昇降圧比が高くなればなる程、電力の変換効率が悪くなる。したがって、従来のＰＦＣ回路は上記のように昇圧比が高い状態で動作しているので、変換効率が悪い。しかも、ＰＦＣ回路の出力電圧は、通常、入力電圧２４０Ｖに照準を合わせているので、入力電圧が１００Ｖと低い場合には、入力電圧１００Ｖから出力電圧３７０Ｖのように昇圧比を非常に高くした状態で動作するため、特に変換効率が悪くなる。一方、出力安定化回路も、ＰＦＣ回路から出力される高く昇圧した電圧を降圧させることとなるから、降圧比が高い状態で動作しており、同様に変換効率が悪い。このように、放電ランプ用電源回路においてＰＦＣ回路を利用した場合、電源回路全体の電力変換効率が悪いという問題があった。
【０００６】
本発明は上記の問題点を解決して、高調波電流抑制（ＰＦＣ）回路を利用しても、電力の変換効率を向上できる放電ランプ用電源回路を提供することを目的としている。
【０００７】
【課題を解決するための手段】
前記目的を達成するために、本発明にかかる放電ランプ用電源回路は、コンデンサ入力型の整流回路と、整流回路からの入力電圧を昇圧させることにより、高調波電流を抑制する高調波電流抑制（ＰＦＣ）回路と、高調波電流抑制回路から出力される昇圧した電圧を降圧させ、放電ランプへの供給電圧を安定化させる出力安定化回路とを備え、
放電ランプを点灯させるのに必要な前記高調波電流抑制回路から出力される昇圧電圧を点灯開始から一定時間保持した後に、一定電圧に低下させるように調整するＰＦＣ出力調整回路を備えている。
【０００８】
前記構成によれば、放電ランプを点灯させるのに必要な高調波電流抑制（ＰＦＣ）回路から出力される昇圧電圧を点灯開始から一定時間保持した後に、一定電圧に低下させるように調整する。これにより、高調波電流抑制回路を利用しても、放電ランプの点灯開始時に、高調波電流抑制回路の昇圧比の高い時間を短縮し、かつ出力安定化回路の降圧比の高い時間を短縮するから、電源回路全体の電力変換効率を向上することができる。
【０００９】
好ましくは、前記ＰＦＣ出力調整回路は、前記一定時間を計時するタイマと、タイマからの信号に応じて出力調整信号を出力するコンパレータとを備えている。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明の一実施形態に係る放電ランプ用電源回路を示す回路図である。この電源回路は、例えば高圧水銀ランプのような放電ランプ５に電力を供給する回路で、例えばＡＣ電圧１００〜２４０Ｖの入力交流電源１と、入力交流電源１からの交流電力を直流電力に整流するコンデンサ入力型の整流回路２と、高調波電流抑制（ＰＦＣ）回路３と、出力安定化回路４とを備えている。
【００１１】
高調波電流抑制（ＰＦＣ）回路３は、整流回路２からの入力電圧（▲１▼ライン）を昇圧させることにより、高調波電流を抑制する。ＰＦＣ回路３は、例えば昇圧型のＤＣ−ＤＣコンバータからなり、整流回路２からの入力電圧を昇圧させた電圧を出力（▲２▼ライン）することによって力率を１に近づけ、高調波電流を抑制する。この実施形態では、ＡＣ電圧１００〜２４０Ｖを整流した後のＤＣ電圧を例えば３７０Ｖに昇圧させる。ＰＦＣ回路３はＰＦＣ制御回路１３により制御される。ＰＦＣ回路３は、パワーＭＯＳ　ＦＥＴのようなスイッチング素子Ｑ１がＯＮのとき、インダクタンスＬにエネルギを蓄え、ＯＦＦのときにこのエネルギを入力電源に重畳させて、出力に取り出すことにより、入力電圧よりも出力電圧を高く取り出して昇圧させることができる。
【００１２】
出力安定化回路（バラスト回路）４は、ＰＦＣ回路３から出力される昇圧した電圧を降圧させ、放電ランプ５への供給電圧（例えば、７５〜３００Ｖ）を安定化させる。出力安定化回路４は、例えば降圧型のＤＣ−ＤＣコンバータからなり、バラスト制御回路１４により制御される。ＰＦＣ回路３からの昇圧電圧をスイッチング素子Ｑ２がＯＮになるデューティ・サイクルを制御することにより、所望の出力電圧が得られる。このバラスト制御回路１４からの出力電圧に基づいて、高圧パルス発生回路１９により高圧パルスを発生させる。
【００１３】
この電源回路は、また、前記ＰＦＣ回路３からの昇圧した出力電圧を、放電ランプ５の点灯開始から一定時間保持した後に一定電圧に低下させるように調整するＰＦＣ出力調整回路１５を備えている。このＰＦＣ出力調整回路１５は、一定時間を計時するタイマ１６と、タイマ１６からの信号（▲４▼ライン）に応じてＰＦＣ制御回路１３に出力調整信号Ｓ１（▲３▼ライン）を出力するコンパレータ１７とを備えている。
【００１４】
上記構成の放電ランプ用電源回路は、放電ランプ５の点灯開始時に以下のように動作する。
まず、ＰＦＣ出力調整回路１５のタイマ１６は、外部からの点灯信号を受けてから数ｓｅｃ間（例えば５ｓｅｃ間）、コンパレータ１７にＨレベル信号（▲４▼ライン）を出力する。コンパレータ１７では、トランジスタＴｒ１のベースへＨレベル信号の入力を受けて、ＯＰアンプＡからＨレベル信号が出力し、このＨレベル信号がトランジスタＴｒ２のベースに入力して、トランジスタＴｒ２がＯＮとなる。ＰＦＣ制御回路１３は、高圧パルス発生回路１９からの高圧パルスと、上記のＨレベル信号を受けてＰＦＣ回路３を制御し、整流回路２からの入力電圧を昇圧して、図２に示すように、ＰＦＣ出力電圧３７０Ｖを５秒間出力させる。こうして、ＰＦＣ回路３は、入力電圧を高く昇圧させることにより高調波電流を抑制するとともに、放電ランプ５の点灯に必要となるＰＦＣ出力電圧３７０Ｖを出力安定化回路４に出力する。
【００１５】
つぎに、図１のタイマ１６は５ｓｅｃ後、コンパレータ１７にＬレベル信号（▲４▼ライン）を出力する。コンパレータ１７では、トランジスタＴｒ１のベースへＬレベル信号の入力を受けて、ＯＰアンプＡからＬレベル信号が出力し、このＬレベル信号がトランジスタＴｒ２のベースに入力して、トランジスタＴｒ２がＯＦＦとなる。ＰＦＣ制御回路１３は、このＬレベル信号を受けてＰＦＣ回路３を制御し、図２に示すように、ＰＦＣ出力電圧を以後２００Ｖに低下させる。
【００１６】
これにより、ＰＦＣ回路３は、放電ランプ５の点灯に必要なＰＦＣ出力電圧３７０Ｖ、つまり昇圧比の高い電圧を５ｓｅｃ間出力し、以後低下させた２００Ｖを出力するので、従来のように一定の３７０Ｖに維持した電圧を出力するのと異なり、昇圧比の高い時間を短縮でき、ＰＦＣ回路３全体における昇圧比が低くなるから、ＰＦＣ回路３の電力変換効率を向上できる。
【００１７】
また、出力安定化回路４においても、上記のようにＰＦＣ回路３から出力され、３７０Ｖで５ｓｅｃ後に２００Ｖに低下させた電圧が入力電圧となるので、同様に降圧比の高い時間を短縮でき、出力安定化回路４全体における降圧比が低くなるから、出力安定化回路４の電力変換効率を向上できる。
【００１８】
こうして、ＰＦＣ回路３の昇圧比の高い時間を短縮し、かつ出力安定化回路４の降圧比の高い時間を短縮することができるので、両回路３、４ともに電力変換効率を向上できるから、この電源回路全体の電力変換効率を向上できる。
【００１９】
【発明の効果】
以上のように、本発明によれば、放電ランプを点灯させるのに必要な高調波電流抑制（ＰＦＣ）回路から出力される昇圧電圧を点灯開始から一定時間保持した後に、一定電圧に低下させるように調整するので、高調波電流抑制回路を利用しても、放電ランプの点灯開始時に、高調波電流抑制回路の昇圧比の高い時間を短縮し、かつ出力安定化回路の降圧比の高い時間を短縮するから、電源回路全体の電力変換効率を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る放電ランプ用電源回路を示す回路図である。
【図２】上記回路の動作を示す図である。
【符号の説明】
１…入力交流電源、２…整流回路、３…高調波電流抑制（ＰＦＣ）回路、４…出力安定化（バラスト）回路、５…放電ランプ、１５…ＰＦＣ出力調整回路、１６…タイマ、１７…コンパレータ、Ｓ１…出力調整信号。
【図１】
2004063111.tif 000003
【図２】
2004063111.tif 000004