(57)【要約】【課題】半導体集積回路の半導体装置において、半導体素子の集積度を下げず、特にサージ耐圧を上げ、内部回路の信頼性を高める。【解決手段】入力パッド８に接続された抵抗素子４を構成する抵抗層が、一端が半導体基板９または拡散層１６に電気的につながり、他端が電源またはＧＮＤにつながる金属配線１７に直接に隣接しないように、入力パッド８に接続された抵抗層と、この金属配線１７の間には、抵抗素子４を構成する抵抗層または他の抵抗素子を構成する抵抗層が配置されていることを特徴とし、このような手段を講じることによって、金属配線１７と入力パッド８に接続された抵抗層との間隔が広がるために、その間の電界が弱まり、絶縁膜の破壊を防ぐことができ、サージ耐圧を上げることが可能となる。【選択図】　図１
2004140251.tif 000002
【特許請求の範囲】
【請求項１】
抵抗素子を含む半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
一端を前記抵抗素子に電気的に接続し、他端を第２の絶縁膜上に形成された入力パッドに接続し、前記第２の絶縁膜上に形成された第１の金属配線層と、
前記第２の絶縁膜上に形成され、一端を前記半導体基板または第１の拡散層に電気的に接続し、他端を電源またはＧＮＤに接続する第２の金属配線層とを備え、
前記抵抗素子は、平行に並べて配置された複数の抵抗層を有すると共に、これら複数の抵抗層を直列接続できるようにした導電体層を有していることを特徴とする半導体装置。
【請求項２】
前記抵抗素子は、前記入力パッドに接続された前記第１の抵抗素子を構成する第１の抵抗層が、前記第２の金属配線と直接に隣接しないように、前記第１の抵抗層に前記導電体層によって接続された第２の抵抗層が、前記第１の抵抗層と前記第２の金属配線の間に配置されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記抵抗素子は、前記入力パッドに接続された前記第１の抵抗素子を構成する第１の抵抗層が、前記第２の金属配線と直接に隣接しないように、前記第１の抵抗層に前記導電体層によって接続されていない他の第３の抵抗層が、前記第１の抵抗層と前記第２の金属配線の間に配置されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記導電体層は、金属配線層、ポリシリコン配線層、拡散層のいずれかで構成されていることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記抵抗素子は、前記第２の絶縁膜上に形成され、ポリシリコンで構成されるポリシリコン抵抗であることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記抵抗素子は、前記半導体基板内に形成された第１の拡散層とは逆導電型の拡散層で構成される拡散抵抗であることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の半導体装置に関し、特にサージ耐圧を上げることができる回路に関するものである。
【０００２】
【従来の技術】
従来の半導体集積回路の半導体装置としては、入力端子には、サージ耐圧を上げることを目的に、抵抗を接続することがある（特許文献１参照）。
【０００３】
図７（ａ）は、前記公報に記載された従来の半導体の半導体装置と同形式の平面図である。入力パッド８は、金属配線７とコンタクト５を介して、ポリシリコンで構成されるポリシリコン抵抗４に接続されている。一般にポリシリコン抵抗のシート抵抗は小さいために、大きな抵抗値を得るために、その長さを長くしなければならず、図が示すように、入力パッド８の近くに、複数のポリシリコン層が平行に並べて配置されている。これら複数の抵抗層は、金属配線２とコンタクト３によって直列接続され、ポリシリコン抵抗４を構成している。そしてポリシリコン抵抗４の出力端のコンタクト６は、内部回路に接続される。以上は、前記公報に記載されているものであるが、実際にマスクレイアウトの設計をした場合は、ポリシリコン抵抗４の周辺には、一端を電源またはＧＮＤに接続し、他端を半導体基板９に接続した金属配線１７が敷くことが多い。このような半導体装置においては、複数の抵抗層から構成されるポリシリコン抵抗４の入力端５と半導体基板９につながる金属配線１７の距離が、半導体の集積度を上げるために、非常に小さくなっている。
【０００４】
図７（ｂ）は、前記公報には記載されていないが、ａ−ａ’の断面図であり、半導体基板９の表面上に絶縁膜１０とポリシリコン抵抗４を順次形成し、絶縁膜１０にコンタクト３の窓を開け、半導体基板９と金属配線１７との接触抵抗を下げるために、半導体基板９と同導電型の高濃度のイオンをコンタクト３の窓を通して注入し、半導体基板９の中に拡散層１３を形成する。次に、絶縁膜１０の表面上に層間絶縁膜１１を形成する。そして、この層間絶縁膜１１にコンタクト３の窓を開け、金属配線１７を形成し、半導体基板９と電源またはＧＮＤを接続する。また、ポリシリコン抵抗４を構成する複数の抵抗層の両端にもコンタクト３の窓を開け、入力パッド８とポリシリコン抵抗４の入力端５の間は金属配線７を形成し接続し、各抵抗層間は金属配線２を形成し直列接続し、ポリシリコン抵抗４の出力端のコンタクト６は内部回路と金属配線１９を形成し接続する。そして、最後に、表面保護膜１２を形成し、開口部１をエッチングし、入力パッド８とワイヤが接続できるようにする。
【０００５】
ポリシリコン抵抗４を入力部分に付加することにより、ポリシリコン抵抗４の入力端に印加したサージ電圧は出力端においては軽減し、内部回路にかかるサージ電圧を軽減することができる。この結果、内部回路の信頼性を高めることができる。
【０００６】
【特許文献１】
特開平０１−８２６６２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体の半導体装置では、実際に抵抗を入力部分に付加することにより理想的にはサージ耐圧を上げることが可能であるものの、マスクレイアウト的な問題によって、サージ耐圧を十分に上げることができなかった。以下に理由を述べる。
【０００８】
入力パッド周辺は、サージの影響を最も受けやすいため、通常、マスクレイアウトの設計では、半導体基板や拡散層は、電源またはＧＮＤと接続しており、金属配線が多く敷かれている。
【０００９】
従来の半導体装置では、抵抗の入力端のコンタクト５と、半導体基板９につながるコンタクト１８間の距離は非常に短いため、入力端子にサージが印加された場合は、その間には非常に大きな電界Ｅが発生する。この結果、層間絶縁膜１１、保護膜１２、または、層間絶縁膜１１と保護膜１２の界面で絶縁耐圧を超えてしまい、絶縁破壊が発生し、抵抗の入力端のコンタクト５と金属配線１７間が短絡するという問題があった。この短絡部分が、最初、微小領域であったとしても、金属配線１７は電源やＧＮＤに接続されているために、抵抗の入力端のコンタクト５と金属配線１７間には大電流が流れ、短絡部分は拡大してしまうことになる。
【００１０】
電界の集中を弱めるためには、抵抗の入力端のコンタクト５と、金属配線１７やコンタクト１８の距離を広げれば良いわけであるが、その際は半導体素子の集積度が下がってしまう。
【００１１】
本発明は前記従来の問題点を解決するもので、入力端子に抵抗素子を接続した構造において、半導体素子の集積度を下げず、サージ破壊に対して強い半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置は、抵抗素子を含む入力保護回路が形成された半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、一端を前記抵抗素子に電気的に接続し、他端を第２の絶縁膜上に形成された入力パッドに接続し、前記第２の絶縁膜上に形成された第１の金属配線層と、前記第２の絶縁膜上に形成され、一端を前記半導体基板または第１の拡散層に電気的に接続し、他端を電源またはＧＮＤに接続する第２の金属配線層とを備え、前記抵抗素子は、平行に並べて配置された複数の抵抗層を有すると共に、これら複数の抵抗層を直列接続できるようにした導電体層を有していることを特徴とする。さらに、前記抵抗素子は、前記入力パッドに接続された前記第１の抵抗素子を構成する第１の抵抗層が、前記第２の金属配線と直接に隣接しないように、前記第１の抵抗層に前記導電体層によって接続された第２の抵抗層が、前記第１の抵抗層と前記第２の金属配線の間に配置されていることを特徴とする。
【００１３】
本発明によって、半導体素子の集積度を下げることなしに、絶縁膜の破壊を防ぐことができ、サージ耐圧が上がり、半導体装置をサージから保護することができ、回路の信頼性を高めることができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００１５】
（第１の実施形態）
図１は、本発明の第１の実施形態における、半導体装置の平面図と断面図である。図１において、図７と同じ構成要素については同じ符号を使い、説明を省略する。
【００１６】
従来の実施形態の図７（ａ）では入力パッド８につながるポリシリコン抵抗４を構成する抵抗層の入力端のコンタクト５が、半導体基板９につながるコンタクト１８に直接に隣接していたものの、第１の実施形態の図１（ａ）では、その間には、金属配線２によって接続された抵抗層が配置されていることを特徴とする半導体装置である。
【００１７】
図１（ｂ）は、ａ−ａ’の断面図であり、この断面図は、従来の図７（ｂ）のａ−ａ’の断面図に比べて、金属配線７，１９の接続方法、及び入力端のコンタクト５の配置以外は同じであり、説明は省略する。
【００１８】
かかる構成によれば、ポリシリコン抵抗４の入力端のコンタクト５と、半導体基板９につながるコンタクト１８との距離が長くなり、入力パッド８にサージ電圧が印加された場合、その間に発生する電界Ｅは非常に小さくなる。この結果、半導体素子の集積度を下げず、特別な回路素子を付加することもなく、半導体装置の抵抗素子をサージから保護し、回路内部のサージ耐圧を増加することができる。例えば、図７に示す従来の実施形態では、入力端のコンタクト５とコンタクト１８の間隔Ｓ＝Ｓ１（２．４μｍ）＝２．４μｍであったものの、図１（ａ）に示す本実施形態では、これらの間隔Ｓ＝Ｓ１（２．４μｍ）＋Ｓ２（３．８μｍ）＝６．２μｍとなり、２倍から３倍に広げることができる。
【００１９】
因に、本発明の測定によれば、従来実施形態においては、入力端のコンタクト５とコンタクト１８の間隔は２．４μｍであり、サージ耐圧が１５０Ｖであったものの、本実施形態においては、これらの間隔は６．２μｍとなり、サージ耐圧を３００Ｖ以上に改善でき、サージ規格を満足することができた。
【００２０】
なお、本実施形態において、抵抗層として、ポリシリコン抵抗４を設けたが、絶縁膜１０上に形成するものであれば、いかなる種類の抵抗としても良い。また、配線素子として、金属配線を設けたが、アルミニウム配線、アルミニウム合金配線、銅配線、銅合金配線等のいかなる種類のものとしても良い。
【００２１】
（第２の実施形態）
図２は、本発明の第２の実施形態における、半導体装置の平面図と断面図である。図２において、図１と同じ構成要素については同じ符号を使い、説明を省略する。
【００２２】
第１の実施形態の図１では、入力パッド８につながる抵抗がポリシリコン抵抗４であったものの、第２の実施形態の図２では拡散抵抗１５である。入力パッド８につながる拡散抵抗１５を構成する抵抗層の入力端のコンタクト５が、拡散層１６につながるコンタクト１８に直接に隣接しないように、その間には、金属配線２によって接続された抵抗層が配置されていることを特徴とする半導体装置である。
【００２３】
図２（ｂ）は、ａ−ａ’の断面図であり、この断面図は、第１の実施形態の図１（ｂ）のａ−ａ’の断面図と若干異なるため説明する。半導体基板９内に拡散層１６とこれと逆導電型の拡散層１４を形成し、半導体基板表面上に絶縁膜１０を形成し、絶縁膜１０にコンタクト３の窓を開け、拡散層１６と金属配線１７との接触抵抗を下げるために、拡散層１６と同導電型の高濃度のイオンをコンタクト３の窓を通して注入し、拡散層１４を形成する。次に、絶縁膜１０の表面上に層間絶縁膜１１を形成する。そして、この層間絶縁膜１１にコンタクト３の窓を開け、金属配線１７を形成し、拡散層１４と１６を電源またはＧＮＤに接続する。また、拡散抵抗１５の各抵抗層の両端にもコンタクト３の窓を開け、入力パッド８と拡散抵抗１５の入力端５の間に金属配線７を形成し接続し、拡散抵抗１５を構成する各抵抗層間に金属配線２を形成し直列接続し、拡散抵抗１５の出力端のコンタクト６は内部回路と金属配線１９を形成し接続する。そして、最後に、表面保護膜１２を形成し、開口部１をエッチングし、入力パッド８とワイヤが接続できるようにする。
【００２４】
かかる構成によれば、第１の実施形態に比べて、サージ電圧が入力端のコンタクト５から入り、拡散抵抗１５と拡散層１６間の空乏層容量や寄生ダイオードを通じて、電源やＧＮＤに抜け易いため、第１の実施形態と同様、またはそれ以上の効果を得られる。
【００２５】
なお、本実施形態において、配線素子として、金属配線を設けたが、アルミニウム配線、アルミニウム合金配線、銅配線、銅合金配線等のいかなる種類のものとしても良い。
【００２６】
（第３の実施形態）
図３は、本発明の第３の実施形態における、半導体装置の平面図である。図３において、図１と同じ構成要素については同じ符号を使い、説明を省略する。
【００２７】
第１の実施形態の図１（ａ）では、ポリシリコン抵抗４を構成する各抵抗層間が金属配線２で接続されていたものの、第３の実施形態の図３では、同じ抵抗層４で接続されている。入力パッド８につながるポリシリコン抵抗４を構成する抵抗層の入力端のコンタクト５が、半導体基板９につながるコンタクト１８に直接に隣接しないように、その間には、ポリシリコン抵抗４を構成する抵抗層の一部が配置されていることを特徴とする半導体装置である。
【００２８】
かかる構成によれば、第１の実施形態と同様の効果を得られる。
【００２９】
なお、本実施形態において、抵抗層として、ポリシリコン抵抗４を設けたが、絶縁膜１０上に形成するものであれば、いかなる種類の抵抗としても良い。また、配線素子として、金属配線を設けたが、アルミニウム配線、アルミニウム合金配線、銅配線、銅合金配線等のいかなる種類のものとしても良い。
【００３０】
（第４の実施形態）
図４は、本発明の第４の実施形態における、半導体装置の平面図である。図４において、図３と同じ構成要素については同じ符号を使い、説明を省略する。
【００３１】
第３の実施形態の図３では、入力パッド８につながる抵抗がポリシリコン抵抗４であったものの、第４の実施形態の図４では拡散抵抗１５である。入力パッド８につながる拡散抵抗１５を構成する抵抗層の入力端のコンタクト５が、拡散層１６につながるコンタクト１８に直接に隣接しないように、その間には、拡散抵抗１５を構成する抵抗層の一部が配置されていることを特徴とする半導体装置である。
【００３２】
かかる構成によれば、第３の実施形態に比べて、サージ電圧が入力端のコンタクト５から入り、拡散抵抗１５と拡散層１６間の空乏層容量や寄生ダイオードを通じて、電源やＧＮＤに抜け易いため、第３の実施形態と同様、またはそれ以上の効果を得られる。
【００３３】
なお、本実施形態において、配線素子として、金属配線を設けたが、アルミニウム配線、アルミニウム合金配線、銅配線、銅合金配線等のいかなる種類のものとしても良い。
【００３４】
（第５の実施形態）
図５は、本発明の第５の実施形態における、半導体装置の平面図である。図５において、図１と同じ構成要素については同じ符号を使い、説明を省略する。
【００３５】
第１の実施形態の図１（ａ）では、ポリシリコン抵抗４を構成する複数の抵抗層の間が金属配線２で接続されていた。第５の実施形態の図５では、入力パッド８につながるポリシリコン抵抗４を構成する抵抗層の入力端のコンタクト５が、半導体基板９につながるコンタクト１８に直接に隣接しないように、その間には、入力パッドにつながるポリシリコン抵抗４に接続されていない他のポリシリコン抵抗２０を構成する抵抗層が配置されていることを特徴とする半導体装置である。
【００３６】
第１の実施形態においては、内部回路の状態によって、金属配線１９が電源またはＧＮＤの電位になり、入力端のコンタクト５と出力端のコンタクト６の距離が狭ければ、これらの間でのサージ耐圧が不充分となってしまう。しかしながら、かかる構成によれば、入力端のコンタクト５と出力端のコンタクト６の距離は広いため、内部回路の状態によらず、サージ耐圧は大きくなり、第１の実施形態と同様、またはそれ以上の効果を得られる。
【００３７】
なお、本実施形態において、抵抗層として、ポリシリコン抵抗４、２０を設けたが、絶縁膜１０上に形成するものであれば、いかなる種類の抵抗としても良い。また、配線素子として、金属配線を設けたが、アルミニウム配線、アルミニウム合金配線、銅配線、銅合金配線等のいかなる種類のものとしても良い。
【００３８】
（第６の実施形態）
図６は、本発明の第６の実施形態における、半導体装置の平面図である。図６において、図５と同じ構成要素については同じ符号を使い、説明を省略する。
【００３９】
第５の実施形態の図５では、入力パッド８につながる抵抗がポリシリコン抵抗４であったものの、第６の実施形態の図６では拡散抵抗１５である。第６の実施形態の図６では、入力パッド８につながる拡散抵抗１５を構成する抵抗層の入力端のコンタクト５が、拡散層１６につながるコンタクト１８に直接に隣接しないように、その間には、入力パッドにつながる拡散抵抗１５に接続されていない他の拡散抵抗２１が配置されていることを特徴とする半導体装置である。
【００４０】
かかる構成によれば、第５の実施形態に比べて、サージ電圧が入力端のコンタクト５から入り、拡散抵抗１５と拡散層１６間の空乏層容量や寄生ダイオードを通じて、電源やＧＮＤに抜け易いため、第５の実施形態と同様、またはそれ以上の効果を得られる。
【００４１】
なお、本実施形態において、配線素子として、金属配線を設けたが、アルミニウム配線、アルミニウム合金配線、銅配線、銅合金配線等のいかなる種類のものとしても良い。
【００４２】
【発明の効果】
以上のように、本発明の半導体装置によれば、半導体素子の集積度を下げず、特別な回路素子を付加することもなく、抵抗素子より形成された半導体装置をサージから保護することができ、回路の信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す平面図とその断面図
【図２】本発明の第２の実施の形態に係る半導体装置を示す平面図とその断面図
【図３】本発明の第３の実施の形態に係る半導体装置を示す平面図
【図４】本発明の第４の実施の形態に係る半導体装置を示す平面図
【図５】本発明の第５の実施の形態に係る半導体装置を示す平面図
【図６】本発明の第６の実施の形態に係る半導体装置を示す平面図
【図７】従来の半導体装置を示す平面図とその断面図
【符号の説明】
１　開口部
２、７、１７、１９　金属配線
３、５、６　コンタクト
４、２０　ポリシリコン抵抗
８　入力パッド
９　半導体基板
１０　絶縁膜
１１　層間絶縁膜
１２　表面保護膜
１３、１４、１６　拡散層
１５、２１　拡散抵抗
１８　コンタクト
【図１】
2004140251.tif 000003
【図２】
2004140251.tif 000004
【図３】
2004140251.tif 000005
【図４】
2004140251.tif 000006
【図５】
2004140251.tif 000007
【図６】
2004140251.tif 000008
【図７】
2004140251.tif 000009