(57)【要約】【課題】従来よりも低い耐圧電圧のトランジスタで構成可能な昇圧回路の提供。【解決手段】昇圧回路が正の昇圧電圧Ｋ×ＶＤＤを発生させる正昇圧回路２１を具備し、正の昇圧電圧の極性を反転させて絶対値の等しい負の昇圧電圧−Ｋ×ＶＤＤを発生させる極性反転回路２２を具備し、レベルシフト回路２０１が生成するゲート信号の高レベルが正の昇圧電圧Ｋ×ＶＤＤであり、低レベルが負の昇圧電圧−Ｋ×ＶＤＤ以上（０Ｖ）であり、レベルシフト回路２０２が生成するゲート信号の低レベルが負の昇圧電圧−Ｋ×ＶＤＤであり、高レベルが正の昇圧電圧Ｋ×ＶＤＤ以下（ＶＤＤ）である。【選択図】　　　図１
2004140892.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧からより高い昇圧電圧を生成する昇圧回路であって、互いに異なるレベルのゲート信号を生成するレベルシフト手段を少なくとも２つ以上具備し、前記ゲート信号のうちレベルが前記昇圧電圧に達しないゲート信号を少なくとも１つ以上用いて、前記昇圧電圧を発生させることを特徴とする昇圧回路。
【請求項２】
前記昇圧電圧を生成するために、複数のコンデンサと複数のスイッチング素子を具備したチャージポンプ回路を用いることを特徴とする請求項１記載の昇圧回路。
【請求項３】
前記昇圧回路が正の昇圧電圧を発生させる正昇圧手段と、前記正の昇圧電圧のうち少なくとも１つの極性を反転させて絶対値の等しい負の昇圧電圧を発生させる極性反転手段とを具備し、前記レベルシフト手段のうち第１のレベルシフト手段が生成するゲート信号の高レベルが前記正の昇圧電圧であり、低レベルが前記負の昇圧電圧以上であり、第２のレベルシフト手段が生成するゲート信号の低レベルが前記負の昇圧電圧であり、高レベルが前記正の昇圧電圧以下あることを特徴とする請求項１または２記載の昇圧回路。
【請求項４】
前記極性反転手段が極性反転コンデンサの両端に複数のスイッチング素子を接続する構成であり、スイッチング素子を駆動する信号として、前記第１のレベルシフト手段が生成するゲート信号および前記第２のレベルシフト手段が生成するゲート信号を用いることを特徴とする請求項１から３いずれか記載の昇圧回路。
【請求項５】
前記極性反転手段において、前記正昇圧手段の出力端子と前記極性反転コンデンサを接続する前記スイッチング素子を駆動するゲート信号が、前記第１のレベルシフト手段の出力であることを特徴とする請求項４記載の昇圧回路。
【請求項６】
前記レベルシフト手段のうち、第２のレベルシフト手段が生成するゲート信号の高レベルが０Ｖであることを特徴とする請求項１から５いずれか記載の昇圧回路。
【請求項７】
前記第２のレベルシフト手段に振幅を変えずに２値のレベルを変換するクランプ回路が含まれることを特徴とする請求項６記載の昇圧回路。
【請求項８】
前記正昇圧手段において、発生する最大の正昇圧電圧よりも低い中間昇圧電圧を出力するスイッチング素子を具備することを特徴とする請求項１または２記載の昇圧回路。
【請求項９】
入力電源と接地点の間に第１のスイッチング素子と第２のスイッチング素子が直列に接続され、入力電源と２倍昇圧出力端子の間に第３のスイッチング素子と第４のスイッチング素子が直列に接続され、第１の充電コンデンサが、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点と、前記第３のスイッチング素子と前記第４のスイッチング素子の接続点にて接続される、入力電圧の２倍の正の電圧を発生させる手段において、前記入力電源に接続される前記第１のスイッチング素子と前記第３のスイッチング素子を駆動する信号が、前記第２のレベルシフト手段のゲート信号であることを特徴とする請求項１から５いずれか記載の昇圧回路。
【請求項１０】
前記昇圧回路が、前記入力電圧と入力電圧の（ｎ−１）倍（ｎは２以上の整数）の電圧から入力電圧のｎ倍の昇圧電圧を発生させるチャージポンプ回路と、高レベルが入力電圧の（ｎ−１）倍である信号を高レベルが入力電圧のｎ倍である信号に、振幅を変えずにレベル変換するレベルシフト手段によって構成されることを特徴とする請求項１または２記載の昇圧回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、供給された直流電圧を任意のレベルの直流電圧に変換する昇圧回路（いわゆるＤＣ／ＤＣコンバータ回路）に関し、特に、単一供給電源からより高い電圧を発生させる昇圧回路に関する。
【０００２】
【従来の技術】
トランジスタなどの電子スイッチおよびコンデンサにより構成されるチャージポンプ型昇圧回路は、外部より供給される電圧を必要な高電圧に昇圧する回路である。この回路は電子スイッチを半導体トランジスタや薄膜トランジスタなどで集積化することで小型軽量化できるため、携帯電話やパソコンなどの携帯機器に用いられている。
【０００３】
チャージポンプ型昇圧回路を表示装置用の電源回路として適用する場合、正負両極性の電源を供給する必要がある。それは表示装置駆動回路が表示画素選択時または非選択時に正または負の電圧を画素駆動用薄膜トランジスタのゲート端子に印加するためである。正負両極性の電圧を生成する場合、チャージポンプ型昇圧回路の構成として、入力電圧から正電圧と負電圧を独立して昇圧する構成と、入力電圧から正電圧を昇圧した後に、極性反転回路を用いて昇圧された正電圧から負電圧を生成する構成に大別される。後者の方が、必要なチャージポンプ回路すなわち、トランジスタおよびコンデンサの数が少ないため、小型軽量化に適した構成である。
【０００４】
第１の従来例として、入力電圧ＶＤＤをＫ倍に昇圧する回路と、−Ｋ倍に昇圧する回路を独立させた構成を示す。ここで、Ｋは２以上の任意の整数である。図１７は従来の昇圧回路の第１例の構成図である。同図に示した従来例は、入力電圧ＶＤＤ１２２をＫ倍に昇圧するチャージポンプ昇圧回路（以下Ｋ倍Ｃ．Ｐ．と記す）２１と、ゲート信号を生成するレベルシフト（以下ＬＳと記す）回路２０１と、出力電圧を保持する正極性回路（コンデンサ）１１と、入力電圧ＶＤＤ１１２を−Ｋ倍するチャージポンプ昇圧回路（以下−Ｋ倍Ｃ．Ｐ．と記す）３１と、ゲート信号を生成するレベルシフト（ＬＳ）回路２０２と、出力電圧を保持する負極性回路（コンデンサ）１２とで構成される。
【０００５】
Ｋ倍Ｃ．Ｐ．２１はレベルシフト回路２０１が生成するゲート信号φ１１とφ１２を用いて、入力電圧ＶＤＤ１１２から昇圧電圧Ｋ×ＶＤＤを生成し、正昇圧出力端子ＶＰ１１４から出力する。また−Ｋ倍Ｃ．Ｐ．３１はレベルシフト回路２０２が生成するゲート信号φ１３とφ１４を用いて、入力電圧ＶＤＤから負の昇圧電圧−Ｋ×ＶＤＤを生成し、負昇圧出力端子ＶＮ１１５から出力する。
【０００６】
ゲート信号φ１１とφ１２を生成するレベルシフト回路２０１は例えば、図１８に示される。図１８はレベルシフト回路２０１の一例の回路図である。同図を参照すると、このレベルシフト回路２０１は、電源としてＶＰ１１４を用いて、レベルがＶＤＤと０Ｖである入力信号ＣＬＫ１１３を、ＶＰ１１４の電圧Ｋ×ＶＤＤと０Ｖの信号φ１１およびφ１２にレベル変換する。レベルシフト回路２０１にはＫ×ＶＤＤの振幅の電圧が印加されることから、回路を構成するトランジスタの耐圧はＫ×ＶＤＤ以上が必要である。
【０００７】
同様に、ゲート信号φ１３とφ１４を生成するレベルシフト回路２０２は例えば、図１９に示される。図１９はレベルシフト回路２０２の一例の回路図である。同図を参照すると、このレベルシフト回路２０２は、電源としてＶＤＤ１１２およびＶＮ１１５を用いて、レベルがＶＤＤと０Ｖである入力信号ＣＬＫ１１３を、ＶＤＤと−Ｋ×ＶＤＤの信号φ１３およびφ１４にレベル変換する。レベルシフト回路には（Ｋ＋１）ＶＤＤの振幅の電圧が印加されることから、回路を構成するトランジスタの耐圧は（Ｋ＋１）ＶＤＤ以上が必要である。
【０００８】
次に、Ｋ倍Ｃ．Ｐ．２１の具体的な構成について一例を図２０に示す。図２０はＫ倍昇圧回路２１の一例の回路図である。同図を参照すると、Ｋ倍昇圧を行うためには、充電コンデンサ１つと複数のトランジスタで構成された回路を（Ｋ−１）段連結させる。第１段では入力電圧ＶＤＤ１１２を２倍に昇圧し、第（Ｋ−１）段でＫ倍昇圧電圧が生成される。第１段のチャージポンプ回路は４つのトランジスタ３０１，３０２，３０３，３０４と１つの充電コンデンサ３０５とで構成され、電源ＶＤＤ１１２と接地点の間にＰ型チャネルトランジスタ３０１とＮ型チャネルトランジスタ３０２とが直列接続され、また電源ＶＤＤ１１２と２倍昇圧端子３０６の間にＰ型チャネルトランジスタ３０３と３０４とが直列接続され、２倍昇圧用充電コンデンサ３０５の両端子が、Ｐ型チャネルトランジスタ３０１とＮ型チャネルトランジスタ３０２の接続点と、Ｐ型チャネルトランジスタ３０３と３０４の接続点にそれぞれ接続される。各トランジスタのゲート端子には、φ１１がＰ型チャネルトランジスタ３０１，３０４とＮ型チャネルトランジスタ３０２に、φ１２がＰ型チャネルトランジスタ３０３にそれぞれ接続される。
【０００９】
第２段以降は３つのトランジスタと１つの充電コンデンサで構成される。第２段は２倍昇圧端子３０６と接地点との間にＮ型トランジスタ３０７が接続され、電源ＶＤＤ１１２と３倍昇圧端子３１１の間にＰ型チャネルトランジスタ３０８と３０９とが直列接続され、３倍昇圧用充電コンデンサ３１０の両端子が、２倍昇圧端子３０６と３倍昇圧端子３１１に接続される。各トランジスタのゲート端子には、φ１１がＰ型チャネルトランジスタ３０９、Ｎ型チャネルトランジスタ３０７に、φ１２がＰ型チャネルトランジスタ３０８にそれぞれ接続される。
【００１０】
同様に、第（Ｋ−１）段は（Ｋ−１）倍昇圧端子３１２と接地点との間にＮ型トランジスタ３１３が接続され、電源ＶＤＤ１１２とＫ倍昇圧端子ＶＰ１１４の間にＰ型チャネルトランジスタ３１４と３１５とが直列接続され、Ｋ倍昇圧用充電コンデンサ３１６の両端子が、（Ｋ−１）倍昇圧端子３１２とＫ倍昇圧端子ＶＰ１１４に接続される。各トランジスタのゲート端子には、φ１１がＰ型チャネルトランジスタ３１５、Ｎ型チャネルトランジスタ３１３に、φ１２がＰ型チャネルトランジスタ３１４にそれぞれ接続される。
【００１１】
以下に、正昇圧回路の動作を説明する。ＣＬＫ信号１１３が高レベル（ＶＤＤ）であるとき、φ１１の高レベル（Ｋ×ＶＤＤ）によりＮ型チャネルトランジスタ３０２がオンし、φ１２の低レベル（０Ｖ）によりＰ型チャネルトランジスタ３０３がオンして、２倍昇圧用充電コンデンサ３０５には電源電圧ＶＤＤ１１２が充電される。同様に、次段以降のＮ型チャネルトランジスタ３０７，３１３とＰ型チャネルトランジスタ３０８，３１４がオンして、各充電コンデンサ３１０，３１６には電源電圧ＶＤＤ１１２が充電される。
【００１２】
次に、ＣＬＫ信号１１３が低レベル（０Ｖ）であるとき、φ１１の低レベル（０Ｖ）によりＰ型チャネルトランジスタ３０１と３０４がオンして、２倍昇圧端子３０６の電位は２ＶＤＤとなる。同様に、次段以降のＰ型チャネルトランジスタ３０６および３０９がオンすることで、３倍昇圧端子３１１の電位は、２倍昇圧端子３０６の２ＶＤＤに充電コンデンサ３１０の電位を加えて３ＶＤＤになり、最後に（Ｋ−１）段目の充電コンデンサ３１６の電位を加えて正昇圧出力端子ＶＰ１１４の電位はＫ×ＶＤＤに達し、その電位は正極性回路（コンデンサ）１１により保たれる。
【００１３】
次に、−Ｋ倍Ｃ．Ｐ．３１の具体的な構成について一例を図２１に示す（たとえば、Ｋ＝２の場合の構成は特許文献１の図１０参照）。
【００１４】
【特許文献１】
特公平８−２８９６５号公報（図１０）
【００１５】
図２１は負電圧昇圧回路３１の一例の回路図である。同図を参照すると、−Ｋ倍昇圧を行うためには、充電コンデンサ１つと複数のトランジスタで構成された回路をＫ段連結させる。第１段では入力電圧ＶＤＤ１２２を−１倍し、第Ｋ段で−Ｋ倍昇圧電圧が生成される。第１段の回路は、電源ＶＤＤ１１２と接地点との間にＰ型チャネルトランジスタ４５１とＮ型チャネルトランジスタ４５２が直列接続され、−１倍電圧端子４５６と接地点との間にＮ型チャネルトランジスタ４５３と４５４とが直列接続され、充電コンデンサ４５５の両端子は、Ｐ型チャネルトランジスタ４５１とＮ型チャネルトランジスタ４５２との接続点と、Ｎ型チャネルトランジスタ４５３と４５４の接続点とにそれぞれ接続される。各トランジスタのゲート端子には、φ１３がＰ型チャネルトランジスタ４５１とＮ型チャネルトランジスタ４５２，４５３に、φ１４がＮ型チャネルトランジスタ４５４にそれぞれ接続される。
【００１６】
第２段以降は３つのトランジスタと１つの充電コンデンサで構成される。第２段は電源ＶＤＤ１１２と−１倍電圧端子４５６との間にＰ型トランジスタ４５７が接続され、−２倍昇圧端子４６１と接地点の間にＮ型チャネルトランジスタ４５８と４５９とが直列接続され、充電コンデンサ４６０の両端子が、−１倍電圧端子４５６と−２倍昇圧端子４６１に接続される。各トランジスタのゲート端子には、φ１３がＰ型チャネルトランジスタ４５７，Ｎ型チャネルトランジスタ４５８に、φ１４がＮ型チャネルトランジスタ４５９にそれぞれ接続される。
【００１７】
同様に、第Ｋ段は電源ＶＤＤ１１２と（Ｋ−１）倍電圧端子４６２との間にＰ型トランジスタ４６３が接続され、−Ｋ倍昇圧端子ＶＮ１１５と接地点の間にＮ型チャネルトランジスタ４６４と４６５とが直列接続され、充電コンデンサ４６６の両端子が、（Ｋ−１）倍電圧端子４６２とＫ倍昇圧端子ＶＮ１１５に接続される。各トランジスタのゲート端子には、φ１３がＰ型チャネルトランジスタ４６３，Ｎ型チャネルトランジスタ４６４に、φ１４がＮ型チャネルトランジスタ４６５にそれぞれ接続される。
【００１８】
以下に、負電圧の昇圧回路の動作を説明する。ＣＬＫ信号１１３が低レベル（０Ｖ）であるとき、φ１３の低レベル（−Ｋ×ＶＤＤ）によりＰ型チャネルトランジスタ４５１，４５７および４６３がオンし、φ１４の高レベル（ＶＤＤ）によりＮ型チャネルトランジスタ４５４，４５９および４６５がオンして、充電コンデンサ４５５，４６０および４６６にはそれぞれ電源電圧ＶＤＤ１１２が充電される。
【００１９】
次にＣＬＫ信号が高レベル（ＶＤＤ）であるとき、φ１３の高レベル（ＶＤＤ）によりＮ型チャネルトランジスタ４５２，４５３，４５８および４６４がオンして、Ｋ個の充電コンデンサ４５５，４６０，４６６に充電されていた電圧が直列に接続され、その極性から負昇圧出力端子ＶＮ１１５の電位は−Ｋ×ＶＤＤとなる。
【００２０】
次に、第２の従来例について説明する。図２２は従来の昇圧回路の第２例の構成図である。第２例は正の昇圧電圧の極性を反転させて負の昇圧電圧を生成するチャージポンプ型昇圧回路である。この従来例は、入力電圧ＶＤＤ１２からＫ倍に昇圧するＫ　倍昇圧回路２１と、極性を反転させる−１倍昇圧回路３２と、レベルシフト回路２０３とで構成される。Ｋ＝２に関する構成は、特許文献１の図１３にすでに示されている。
【００２１】
【特許文献１】
特公平８−２８９６５号公報（図１３）
【００２２】
この従来例は、入力電圧をはじめに２倍昇圧し、さらに極性反転回路により−２倍電圧を生成する構成である。図２２を参照すると、Ｋ倍Ｃ．Ｐ．２１はゲート信号φ２１とφ２２を用いて、入力電圧ＶＤＤ１１２から昇圧電圧Ｋ×ＶＤＤを生成し、正昇圧出力端子ＶＰ１１４から出力する。極性反転回路３２は、ゲート信号φ２１とφ２２を用いて正昇圧電圧端子ＶＰ１１４の電位Ｋ×ＶＤＤの極性を反転させて負昇圧出力端子ＶＮ１１５から出力する。
【００２３】
ゲート信号φ２１およびφ２２を生成するレベルシフト回路２０３は、例えば、図２３のような構成をしている。図２３はレベルシフト回路２０３の一例の回路図である。同図を参照すると、電源としてＶＰ１１４とＶＮ１１５を用いて、レベルがＶＤＤと０Ｖである入力信号ＣＬＫ１１３をＶＰ１１４の電圧Ｋ×ＶＤＤとＶＮ１１５の電圧−Ｋ×ＶＤＤである信号φ２１およびφ２２にレベル変換する。このレベルシフト回路２０３には｜ＶＰ｜＋｜ＶＮ｜＝２Ｋ×ＶＤＤの振幅の電圧が印加されることから、回路を構成するトランジスタには第１の従来例より高い耐圧特性（＞２Ｋ×ＶＤＤ）が必要となる。
【００２４】
図２４は極性反転回路３２の一例の回路図である。同図に示した極性反転回路３２の構成は、正昇圧入力端子ＶＲ１１６と接地点の間でＰ型チャネルトランジスタ４０１とＮ型チャネルトランジスタ４０２とが直列接続され、負昇圧出力端子ＶＮ１１５と接地点の間でＮ型チャネルトランジスタ４０３と４０４とが直列接続され、極性反転用充電コンデンサ４０５の両端子が、Ｐ型チャネルトランジスタ４０１とＮ型チャネルトランジスタ４０２との接続点と、Ｎ型チャネルトランジスタ４０３と４０４との接続点にそれぞれ接続される。φ２１がＰ型チャネルトランジスタ４０１、Ｎ型チャネルトランジスタ４０２，４０３のゲート端子に接続され、φ２２がＮ型チャネルトランジスタ４０４のゲート端子に接続される。使用するトランジスタは４つ、コンデンサは１つであり、第１の従来例と比較すると部品点数が減数される。
【００２５】
以下に、上記昇圧回路の動作を説明する。ＣＬＫ信号１１３が高レベル（ＶＤＤ）であるとき、φ２２の低レベル（−Ｋ×ＶＤＤ）により図２０のＫ倍昇圧回路のＰ型チャネルトランジスタ３０３，３０８，３１４がオンし、φ２１の高レベル（Ｋ×ＶＤＤ）によりＮ型チャネルトランジスタ３０２，３０７，３１３がオンして、充電コンデンサ３０５，３１０，３１６には電源電圧ＶＤＤ１１２が充電される。次にＣＬＫ信号が低レベル（０Ｖ）であるとき、φ２１の低レベル（―Ｋ×ＶＤＤ）によりＰ型チャネルトランジスタ３０１，３０４，３０９，３１５がオンして、電源電圧ＶＤＤ１１２を充電した（Ｋ−１）個の充電コンデンサと電源ＶＤＤ１１２が直列に接続され、正昇圧出力端子ＶＰ１１４の電位はＫ×ＶＤＤとなり、その電位は保持コンデンサ１１により保たれる。このとき、φ２１の低レベル（―Ｋ×ＶＤＤ）とφ２２の高レベル（Ｋ×ＶＤＤ）により図２４のＰ型チャネルトランジスタ４０１とＮ型チャネルトランジスタ４０４がオンすることから、極性反転用充電コンデンサ４０５には正昇圧入力端子ＶＲ１１６の電位、すなわち保持コンデンサ１１に保持されたＫ×ＶＤＤが充電される。そして、再びＣＬＫ１１３が高レベル（ＶＤＤ）となると、φ２１の高レベル（Ｋ×ＶＤＤ）によりＮ型チャネルトランジスタ４０２と４０３がオンして、負昇圧出力端子ＶＮ１１５の電位は−Ｋ×ＶＤＤとなり、その電位は保持コンデンサ１２により保たれる。
【００２６】
なお、他のチャージポンプ型昇圧回路の一例として、非特許文献１がある。
【００２７】
【非特許文献１】
Ｊｏｈｎ　Ｆ．　Ｄｉｃｋｓｏｎ，　Ｏｎ−Ｃｈｉｐ　Ｈｉｇｈ−Ｖｏｌｔａｇｅ　Ｇｅｎｅｒａｔｉｏｎ　ｉｎ　ＭＮＯＳ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ　Ｕｓｉｎｇ　ａｎ　Ｉｍｐｒｏｖｅｄ　Ｖｏｌｔａｇｅ　Ｍｕｌｔｉｐｌｉｅｒ　Ｔｅｃｈｎｉｑｕｅ，　ＩＥＥＥ　ＪＯＲＮＡＬ　ＯＦ　ＳＯＬＩＤ−ＳＴＡＴＥ　ＣＩＲＣＵＩＴＳ，　Ｖｏｌ．　ＳＣ−１１，　Ｎｏ．　３，　ｐｐ．　３７４−３７８，　ＪＵＮＥ　１９７６．
【００２８】
【発明が解決しようとする課題】
入力電圧ＶＤＤ１１２から正の高電圧ＶＰ（例えばＫ×ＶＤＤ）および負の高電圧ＶＮ（例えば−Ｋ×ＶＤＤ）を同時に昇圧する従来のチャージポンプ型昇圧回路では、正の昇圧回路と負の昇圧回路を独立に構成した場合、チャージポンプを構成するトランジスタスイッチを動作させるゲートの信号はそれぞれ振幅｜ＶＰ｜　と｜ＶＮ｜＋ＶＤＤ　である。一方、負の昇圧電圧を、正の昇圧電圧の極性を反転させて生成する構成では、前者に比べて、トランジスタスイッチやコンデンサ数を低減することが可能であり、電源回路の小型軽量化に効果的である。しかしながら、ゲート信号の振幅が（｜ＶＰ｜　＋｜ＶＮ｜）と高くなるため、回路を構成するトランジスタにはより高い耐圧特性が必要となる。　そこで本発明の目的は、入力電圧をより高い電圧に昇圧するチャージポンプ型昇圧回路において、従来よりも低い耐圧電圧のトランジスタで構成可能な回路構成を提供することにある。
【００２９】
【課題を解決するための手段】
前記課題を解決するため請求項１の発明は、複数のコンデンサと複数のスイッチング素子とを具備し、入力電圧をより高い電圧に昇圧させるチャージポンプ回路と、クロック信号から前記スイッチング素子を駆動するためのゲート信号を生成するレベルシフト回路とからなる昇圧回路であって、互いに異なるレベルのゲート信号を生成するレベルシフト手段を少なくとも２つ以上具備し、前記昇圧電圧を発生させるために前記ゲート信号のうちレベルが昇圧電圧に達しないゲート信号を少なくとも１つ以上用いることを特徴とする。
【００３０】
前記昇圧回路によれば、レベルシフト手段を複数具備することで、各レベルシフト手段が出力する、スイッチング素子を駆動するゲート信号の振幅を、単一のレベルシフト手段によってゲート信号を生成する場合に比べて、低減することができる。これにより回路を構成するトランジスタの耐圧の低減、および回路が消費する電力の低減を図ることが可能となる。
【００３１】
本願の請求項３の発明は、請求項１の発明において、正の昇圧電圧を発生させる正昇圧手段と、前記正の昇圧電圧のうち少なくとも１つの極性を反転させて絶対値の等しい負の昇圧電圧を発生させる極性反転手段とを具備し、第１のレベルシフト手段が生成するゲート信号の高レベルが前記正の昇圧電圧であり、低レベルが前記負の昇圧電圧以上であり、また第２のレベルシフト手段が生成するゲート信号の低レベルが前記負の昇圧電圧であり、高レベルが前記正の昇圧電圧以下であることを特徴としている。第１のゲート信号により前記正昇圧手段に含まれる正昇圧電圧端子に接続されたスイッチング素子を駆動することが可能となり、また第２のゲート信号により前記極性反転手段に含まれる負昇圧電圧端子に接続されたスイッチング素子を駆動することが可能となる。
【００３２】
本願の請求項４の発明は、請求項３の発明において前記負の昇圧電圧を生成する前記極性反転手段に含まれるスイッチング素子を駆動するために、前記第２のレベルシフト手段の出力に加えて、前記第１のレベルシフト手段の出力も用いることを特徴としている。
【００３３】
また本願の請求項５の発明は、前記極性反転手段において前記正昇圧手段の出力端子と前記極性反転コンデンサを接続する前記スイッチング素子を駆動する信号が、前記第１のレベルシフト手段の出力であることを特徴としている。正昇圧電圧のレベルをとる第１のゲート信号により、前記正昇圧手段の出力端子と前記極性反転コンデンサを接続する前記スイッチング素子を駆動することが可能となる。
【００３４】
本願の請求項６の発明は、請求項３の発明において前記第２のレベルシフト手段が生成するゲート信号の高レベルが０Ｖであることを特徴としている。すなわち請求項３において規定されているとおり第２のレベルシフト手段が生成するゲート信号の低レベルは負の昇圧電圧であるから、第２のレベルシフト手段の出力は０Ｖと負の昇圧電圧の２値をとる信号となる。これによりゲート信号の振幅は負の昇圧電圧の絶対値まで低減される。
【００３５】
本願の請求項７の発明は、請求項６の発明において前記第２のレベルシフト手段に、振幅を変えずに２値のレベルを変換するクランプ回路が含まれることを特徴としている。これにより、正電圧と０Ｖの２値をとるクロック信号を０Ｖと前記正電圧を極性反転した負電圧をとる信号に変換し、これをさらに０Ｖと前記負の昇圧電圧をとる信号に変換することができる。
【００３６】
本願の請求項８の発明は、請求項１の発明において、前記正昇圧手段が発生する最大の正昇圧電圧よりも低い中間昇圧電圧を出力するためのスイッチング素子を具備することを特徴としている。前記中間昇圧電圧を前記極性反転手段に入力することで絶対値が前記中間昇圧電圧と等しい負の昇圧電圧を出力することが可能となり、前記正の昇圧電圧と前記負の昇圧電圧の昇圧倍率が異なる場合にも本発明を適用することができる。
【００３７】
本願の請求項９の発明は、請求項３の発明に含まれる入力電圧の２倍の正の電圧を発生させる回路が、入力電源と接地点の間に第１のスイッチング素子と第２のスイッチング素子が直列に接続され、入力電源と２倍昇圧出力端子の間に第３のスイッチング素子と第４のスイッチング素子が直列に接続され、第１の充電コンデンサが、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点と、前記第３のスイッチング素子と前記第４のスイッチング素子の接続点にて接続される回路によって構成され、前記入力電源に接続される前記第１のスイッチング素子と前記第３のスイッチング素子を駆動する信号が、前記第２のレベルシフト手段の信号であることを特徴としている。前記正の２倍昇圧回路を構成するスイッチング素子の駆動に前記第２のレベルシフト手段の信号、すなわち負の昇圧電圧を低レベルとする信号を用いることでスイッチング素子が導通した際のオン抵抗を下げることができる。これにより電源回路として負荷特性が改善される。
【００３８】
本願の請求項１０の発明は、請求項１の発明において、前記昇圧回路が前記入力電圧と入力電圧の（ｎ−１）倍の電圧から入力電圧のｎ倍の昇圧電圧を発生させるチャージポンプ回路と、高レベルが入力電圧の（ｎ−１）倍である信号を高レベルが入力電圧のｎ倍である信号に、振幅を変えずにレベル変換するレベルシフト手段によって構成されることを特徴としている。各レベルシフト手段が生成するゲート信号の振幅は昇圧電圧と無関係に決定されるため、ゲート信号の振幅を昇圧電圧以下にすることが可能となる。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。まず、第１の実施の形態について説明する。第１の実施の形態は入力電圧ＶＤＤ１１２からＫ倍の昇圧電圧Ｋ×ＶＤＤと−Ｋ倍の昇圧電圧−Ｋ×ＶＤＤを生成するチャージポンプ型昇圧回路である。ここで，Ｋは２以上の任意の整数である。図１は本発明に係るチャージポンプ型昇圧回路の第１の実施の形態の構成図である。
【００４０】
同図に示すように、チャージポンプ型昇圧回路は入力電圧ＶＤＤ１１２をＫ倍に昇圧するチャージポンプ昇圧回路（以下Ｋ倍Ｃ．Ｐ．と記す）２１と、極性反転回路（以下、−１倍Ｃ．Ｐ．と記す）２２と、ゲート信号を生成するレベルシフト回路２０１および２０２と、出力電圧を保持するコンデンサ１１および１２とで構成される。
【００４１】
Ｋ倍Ｃ．Ｐ．２１は第１の従来例と同様に、レベルシフト回路２０１が生成するゲート信号φ１１とφ１２を用いて、入力電圧ＶＤＤ１１２から昇圧電圧Ｋ×ＶＤＤを生成し、正昇圧出力端子ＶＰ１１４から出力する。
【００４２】
−１倍Ｃ．Ｐ．２２は第２の従来例の−１倍Ｃ．Ｐ．３２（図２２参照）とは異なり、ゲート信号φ１１，φ１３およびφ１４を用いて、先に昇圧されたＫ×ＶＤＤの極性を反転させて、負昇圧出力端子ＶＮ１１５に−Ｋ×ＶＤＤを出力する。
【００４３】
ゲート信号φ１１とφ１２を生成するレベルシフト回路２０１およびゲート信号φ１３とφ１４を生成するレベルシフト回路２０２は第１の従来例（図１７参照）と構成および機能は同じであり、φ１１とφ１２はレベルがＫ×ＶＤＤと０Ｖの信号であり、φ１３とφ１４はレベルがＶＤＤと−Ｋ×ＶＤＤの信号である。
【００４４】
ここでは、本発明の特徴である極性反転回路２２の構成について図２を用いて説明する。図２は極性反転回路２２の一例の回路図である。正昇圧入力端子ＶＲ１１６と接地点の間でＰ型チャネルトランジスタ４０１とＮ型チャネルトランジスタ４０２とが直列接続され、負昇圧出力端子ＶＮ１１５と接地点の間でＮ型チャネルトランジスタ４０３と４０４とが直列接続され、極性反転用充電コンデンサ４０５の両端子が、Ｐ型チャネルトランジスタ４０１とＮ型チャネルトランジスタ４０２との接続点と、Ｎ型チャネルトランジスタ４０３と４０４との接続点にそれぞれ接続される。ゲート信号φ１１がＰ型チャネルトランジスタ４０１およびＮ型チャネルトランジスタ４０２のゲート端子に接続され、φ１３がＮ型チャネルトランジスタ４０３のゲート端子に、φ１４がＮ型チャネルトランジスタ４０４のゲート端子にそれぞれ接続される。
【００４５】
以下に、図２の回路のゲート信号レベルおよびトランジスタへの接続の組み合わせを決定した根拠について述べる。図３はＫ倍昇圧電圧の極性反転に必要なゲート電圧（回路２２）の一例を示す図である。同図に示した「オンに必要なゲート電圧」とはトランジスタのゲート・ソース間電圧Ｖｇｓの絶対値がトランジスタの閾値電圧の絶対値以上となる条件とした。ここで、トランジスタの閾値はＰ型チャネルトランジスタでＶｔｐ（ただし、−ＶＤＤ＜Ｖｔｐ＜０Ｖ）、Ｎ型チャネルトランジスタでＶｔｎ（だたし０Ｖ＜Ｖｔｎ＜ＶＤＤ）である。また「オフに必要なゲート電圧」とはＶｇｓが０Ｖとなる条件であるとした。トランジスタ４０１，４０２，４０３，４０４すべてを包含するゲート信号としては、第２の従来例（図２２参照）のように＋Ｋ×ＶＤＤと−Ｋ×ＶＤＤのレベルをとる互いに逆相の信号が挙げられるが、ゲート信号の振幅は２Ｋ×ＶＤＤとなる。
【００４６】
そこで本発明では、異なるレベルのゲート信号を複数用いると各振幅を低減できることに着目した。例えば、＋Ｋ×ＶＤＤと＋（Ｋ−１）ＶＤＤのレベルをとる信号によりＰ型チャネルトランジスタ４０１がスイッチング可能であり、また＋ＶＤＤと−Ｋ×ＶＤＤのレベルをとる信号によりＮ型チャネルトランジスタ４０２，４０３，４０４がスイッチング可能である。この構成では最大電圧振幅は（Ｋ＋１）ＶＤＤに低減される。
【００４７】
また別の組み合わせによると、＋Ｋ×ＶＤＤと０Ｖのレベルをとる信号によりＰ型チャネルトランジスタ４０１およびＮ型チャネルトランジスタ４０２をスイッチングし、＋ＶＤＤと−Ｋ×ＶＤＤのレベルをとる信号によりＮ型チャネルトランジスタ４０３および４０４をスイッチングすることが可能である。
【００４８】
両者ともに、用いる電圧レベルは＋ＶＤＤ、＋Ｋ×ＶＤＤ、−Ｋ×ＶＤＤとすべて図１の昇圧回路により生成されている電圧であり、新たに生成する必要はない。さらに後者には、２つの利点、すなわち最大振幅は（Ｋ＋１）ＶＤＤのままでＰ型チャネルトランジスタ４０１およびＮ型チャネルトランジスタ４０２のオン時のＶｇｓ絶対値を大きくとれるため、オン抵抗が下げられる点と、正昇圧回路２１によるＫ倍昇圧に用いたゲート信号が共用できる点がある。よって図１の回路では後者のゲート信号組み合わせを用いている。
【００４９】
次に、第１の実施の形態の動作、特に極性反転の動作を図１および図２を参照しながら説明する。ＣＬＫ信号１１３が低レベル（０Ｖ）であるとき、φ１１の低レベル（０Ｖ）によりＰ型チャネルトランジスタ４０１がオンし、φ１４の高レベル（ＶＤＤ）によりＮ型チャネルトランジスタ４０４がオンして、極性反転用充電コンデンサ４０５には正昇圧出力ＶＰ１１４の電位すなわちＫ×ＶＤＤが充電される。次にＣＬＫ信号１１３が高レベル（ＶＤＤ）であるとき、φ１１の高レベル（Ｋ×ＶＤＤ）によりＮ型チャネルトランジスタ４０２がオンし、φ１３の高レベル（ＶＤＤ）によりＮ型チャネルトランジスタ４０３がオンして、負昇圧出力端子ＶＮ１１５の電位は−Ｋ×ＶＤＤとなり、その電位は保持コンデンサ１２により保たれる。
【００５０】
以上をまとめると、入力電圧をＫ倍昇圧した電圧と、Ｋ倍昇圧電圧を極性反転して−Ｋ倍昇圧電圧を出力するチャージポンプ型昇圧回路では、昇圧電圧を電源とした２つのレベルシフト回路が出力するゲート信号、すなわちＫ倍昇圧電圧と０Ｖの２値をとる信号と、入力電圧と−Ｋ倍昇圧電圧の２値をとる信号により、チャージポンプ回路を構成するトランジスタを制御することが可能である。ただし、Ｋ倍昇圧出力ＶＲ１１６と極性反転用充電コンデンサ４０５を接続するトランジスタ４０１，４０２のゲート信号は、Ｋ倍昇圧電圧と０Ｖの２値をとる信号φ１１である。その際、レベルシフト回路に印加される電圧の振幅は、最大で入力電圧の（Ｋ＋１）倍である。
【００５１】
次に、本発明の第２の実施の形態として、極性反転回路を改良した回路例ついて説明する。図４は本発明に係るチャージポンプ型昇圧回路の第２の実施の形態の構成図である。同図に示した構成は、入力電圧ＶＤＤ１１２からＫ倍の昇圧電圧Ｋ×ＶＤＤと−Ｋ倍の昇圧電圧−Ｋ×ＶＤＤを生成するチャージポンプ型昇圧回路である。図１に示した第１の実施の形態との違いはレベルシフト回路２０４と極性反転回路２３であり、その他の構成は第１の実施の形態と同様である。したがって、レベルシフト回路２０４と極性反転回路２３以外の構成については説明を省略する。
【００５２】
レベルシフト回路２０４は例えば図５のように構成される。図５はレベルシフト回路２０４の一例の回路図である。その特徴は、入力されるＣＬＫ信号１１３のレベルＶＤＤと０Ｖの２値を、コンデンサ２５１とダイオード２５２で構成されるクランプ回路により０Ｖと−ＶＤＤの２値にレベル変換し、次段のレベルシフト回路により０Ｖと負昇圧出力端子ＶＮ１１５の電位−Ｋ×ＶＤＤの２値にレベル変換してφ１５として出力する点である。
【００５３】
この場合、信号振幅の最大値はＫ×ＶＤＤであるため、第１の実施の形態よりもトランジスタ耐圧条件が緩和される。ここで、φ１５と同様の信号は以下のようにしても生成することができる。すなわち図１に示したレベルシフト回路２０２の電源を０Ｖと−Ｋ×ＶＤＤへ変更すること、および入力するクロック信号１１３の２値を０Ｖと−ＶＤＤへ変更することである。
【００５４】
次に、振幅Ｋ×ＶＤＤのゲート信号φ１５により極性反転を行う極性反転回路２３について説明する。図６　は極性反転回路２３の一例の回路図である。同図を参照すると、極性反転回路２３は正昇圧入力端子ＶＲ１１６と接地点の間に直列接続されたＰ型チャネルトランジスタ４０１およびＮ型チャネルトランジスタ４０２と、負昇圧出力端子ＶＮ１１５と接地点の間に直列接続されたＮ型チャネルトランジスタ４０３およびＰ型チャネルトランジスタ４０６と、Ｐ型チャネルトランジスタ４０１とＮ型チャネルトランジスタ４０２との接続点およびＮ型チャネルトランジスタ４０３とＰ型チャネルトランジスタ４０６との接続点にそれぞれ接続された極性反転用充電コンデンサ４０５とから構成される。
【００５５】
そして、ゲート信号φ１１がＰ型チャネルトランジスタ４０１およびＮ型チャネルトランジスタ４０２のゲート端子に接続され、φ１５がＮ型チャネルトランジスタ４０３およびＰ型チャネルトランジスタ４０６のゲート端子にそれぞれ接続される。ゲート信号の決定は、図７に示した本極性反転回路２３のトランジスタに必要なゲート電圧を根拠とした。
【００５６】
図７はＫ倍昇圧電圧の極性反転に必要なゲート電圧（回路２３）の一例を示す図である。同図に示した第１の実施の形態の極性反転回路２２との違いはＰ型チャネルトランジスタ４０６である。このトランジスタに必要なゲート電圧は０Ｖ以下であることから、０Ｖと−Ｋ×ＶＤＤの２値をとるゲート信号によってＰ型チャネルトランジスタ４０６およびＮ型チャネルトランジスタ４０３をオンオフ動作させることができる。この場合ゲート信号の振幅はＫ×ＶＤＤであり、第１の実施の形態におけるゲート信号ＶＤＤ〜−Ｋ×ＶＤＤよりも振幅が低減される。
【００５７】
次に、本発明の第３の実施の形態として、正昇圧電圧と負昇圧電圧の倍率が異なる例について説明する。図８は本発明に係るチャージポンプ型昇圧回路の第３の実施の形態の構成図である。同図に示した構成は、入力電圧ＶＤＤ１１２からＬ倍の昇圧電圧Ｌ×ＶＤＤと−Ｋ倍の昇圧電圧−Ｋ×ＶＤＤを生成するチャージポンプ型昇圧回路である。ここでＫおよびＬは２以上の整数で、Ｌ＞Ｋとする。
【００５８】
第１の実施の形態との違いはＫ倍昇圧電圧を出力するＫ倍Ｃ．Ｐ．２１（図１参照）を、Ｌ倍昇圧電圧の他に中間電位であるＫ倍昇圧電圧を出力するＬ倍Ｃ．Ｐ．２４に置換した点であり、その他の構成は第１の実施の形態と同様である。したがって、Ｌ倍Ｃ．Ｐ．２４以外の構成については説明を省略する。なお、中間昇圧電位Ｋ×ＶＤＤを出力する端子１１７は極性反転回路２２の正昇圧入力端子ＶＲ１１６に結線される。またレベルシフト回路２０１の電源ＶＰ１１４の電位はＬ×ＶＤＤとなる。
【００５９】
ここでＬ倍昇圧回路（Ｌ倍Ｃ．Ｐ．）２４について説明する。図９　はＬ倍昇圧回路２４の一例の回路図である。同図を参照すると、本構成と図２０に示したＫ倍昇圧回路２１の違いは、本構成はＬ段までチャージポンプ回路を拡張した点と、第（Ｋ−１）段の充電コンデンサ３１６の中間電位端子３１７とＫ倍昇圧端子１１７との間にＰ型チャネルトランジスタ３１５を接続した点である。Ｐ型チャネルトランジスタ３１５のゲート信号はφ１１である。
【００６０】
以下に、上記昇圧回路の動作を説明する。ＣＬＫ信号１１３が高レベル（ＶＤＤ）であるとき、φ１２の低レベル（０Ｖ）により図９のＰ型チャネルトランジスタ３０３，３０８，３１４，３２１，３２７がオンし、φ１１の高レベル（Ｌ×ＶＤＤ）によりＮ型チャネルトランジスタ３０２，３０７，３１３，３２０，３２６がオンして、充電コンデンサ３０５，３１０，３１６，３２３，３２９にはそれぞれ電源電圧ＶＤＤが充電される。
【００６１】
次にＣＬＫ信号１１３が低レベル（０Ｖ）であるとき、φ１１の低レベル（０Ｖ）によりＰ型チャネルトランジスタ３０１，３０４，３０９，３１５，３２２，３２８がオンして、電源電圧ＶＤＤ１１２を充電した（Ｌ−１）個の充電コンデンサと電源ＶＤＤ１１２が直列に接続され、正昇圧出力端子ＶＰ１１４の電位はＬ×ＶＤＤとなり、その電位は保持コンデンサ１１により保たれる。このとき中間電位端子３１７の電位は電源電圧ＶＤＤ１１２を充電した（Ｋ−１）個の充電コンデンサと電源ＶＤＤ１１２の直列接続によりＫ×ＶＤＤとなる。そしてφ１１の低レベル（０Ｖ）によりＰ型チャネルトランジスタ３１５も同時にオンするためＫ倍昇圧端子１１７からはＫ×ＶＤＤが出力される。
【００６２】
図８に示すようにＫ倍昇圧端子１１７と極性反転回路２２の正昇圧入力端子ＶＲ１１６が結線されていることから、負昇圧出力端子ＶＮ１１５からは−Ｋ×ＶＤＤが出力される。
【００６３】
第３の実施の形態の特徴は、正昇圧電圧と負昇圧電圧の昇圧倍率が異なる場合においても正昇圧回路の中間電圧を用いて極性反転を行い、追加する部品はトランジスタスイッチ１つに抑えられている点である。
【００６４】
次に、本発明の第４の実施の形態として、２倍昇圧回路のトランジスタに接続するゲート信号を変更した例について説明する。図１０は本発明に係るチャージポンプ型昇圧回路の第４の実施の形態の構成図である。同図に示した回路は入力電圧ＶＤＤ１１２からＫ倍の昇圧電圧Ｋ×ＶＤＤと−Ｋ倍の昇圧電圧−Ｋ×ＶＤＤを生成するチャージポンプ型昇圧回路であり、図１に示した第１の実施の形態との相違点はＫ倍昇圧回路２５のゲート信号の接続にあり、それ以外の構成は第１の実施の形態と同様である。したがって、Ｋ倍昇圧回路２５以外の構成については説明を省略する。すなわち、第１の実施の形態では極性反転回路２２にのみレベルシフト回路２０２の出力φ１３およびφ１４を用いていたが（図１参照）、第４の実施の形態ではＫ倍昇圧回路２５にもφ１３およびφ１４を用いる。
【００６５】
図１１はＫ倍昇圧回路２５の一例の回路図である。同図に示すように、２倍昇圧電圧を生成する第１段の回路において入力電源ＶＤＤ１１２に接続されたＰ型チャネルトランジスタ３０１および３０３のゲート端子に、ＶＤＤと−Ｋ×ＶＤＤのレベルをとる信号φ１３およびφ１４をそれぞれ入力する。
【００６６】
以下にＫ倍昇圧回路２５のうち２倍昇圧部のゲート信号を変更した根拠を述べる。図１２に２倍電圧を昇圧する回路を構成するトランジスタに必要なゲート電圧の一例を示す。「オンに必要なゲート電圧」とはトランジスタのゲート・ソース間電圧Ｖｇｓの絶対値がトランジスタの閾値電圧の絶対値以上となる条件であり、また「オフに必要なゲート電圧」とはＶｇｓが０Ｖとなる条件であるとした。
【００６７】
トランジスタ３０１，３０２，３０３，３０４すべてを包含するゲート信号としては、第１の実施の形態で示したＫ×ＶＤＤと０Ｖのレベルをとる信号が挙げられる。一方で、Ｐ型チャネルトランジスタ３０１および３０３に関しては＋ＶＤＤと−Ｋ×ＶＤＤのレベルをとる信号によってもスイッチングが可能である。この構成の場合、トランジスタ・オン時のＶｇｓ絶対値が大きくとれるためオン抵抗が下げられる点が利点である。さらに＋ＶＤＤと−Ｋ×ＶＤＤのレベルをとるゲート信号はすでに極性反転に用いられていることから、新たに生成する必要はない点も有利である。
【００６８】
次に、本発明の第５の実施の形態として、単一極性の昇圧回路でレベルシフト回路が生成するゲート信号の振幅を昇圧電圧以下に低減する例について説明する。図１３は本発明に係るチャージポンプ型昇圧回路の第５の実施の形態の構成図である。同図に示した回路は入力電圧ＶＤＤから５倍の昇圧電圧５ＶＤＤを生成するチャージポンプ型昇圧回路２６である。本昇圧回路２６は、入力電圧ＶＤＤと（ｎ−１）倍（ｎは２以上の整数）の昇圧電圧から、ｎ倍昇圧電圧を生成する昇圧ユニット２７を４つ相互に接続することで構成される。
【００６９】
図１４は昇圧ユニット２７の一例の回路図である。同図に示した昇圧ユニット２７は、充電用Ｎ型チャネルトランジスタ５０１および５０２と、昇圧用Ｐ型チャネルトランジスタ５０３および５０４と、充電コンデンサ５０５と、電圧保持コンデンサ５０６と、レベルシフト回路２０５とによって構成される。図２０のＫ倍昇圧回路との相違点は、入力電源ＶＤＤ１１２に接続された充電用トランジスタ５０１にある。すなわち，図２０では上記充電用トランジスタはＰ型チャネルトランジスタ（例えば３０３，３０８）であり、本実施の形態の図１４ではＮ型チャネルトランジスタ５０１である。Ｎ型チャネルトランジスタ５０１とすることで、トランジスタのオフ動作時のゲート電圧を昇圧する電圧ｎ×ＶＤＤと無関係に決めることができる。
【００７０】
クロック信号が高レベル（ＶＤＤ）のとき、充電用Ｎ型チャネルトランジスタ５０１および５０２をオンさせて充電コンデンサ５０５に入力電圧ＶＤＤ１１２が充電される。クロック信号が低レベル（０Ｖ）のとき、昇圧用Ｐ型チャネルトランジスタ５０３および５０４をオンさせて、端子１２２の電位（ｎ−１）×ＶＤＤと充電コンデンサ５０５の電圧ＶＤＤの和であるｎ×ＶＤＤを端子１２１より出力する。
【００７１】
ここで示したチャージポンプ型昇圧回路には、従来のチャージポンプ回路として知られているディクソン（Ｄｉｃｋｓｏｎ）回路（前述の非特許文献１参照）と比較して充電に必要な電荷と時間を低減できる利点がある。本発明にて用いたチャージポンプ回路は、各充電コンデンサに入力電圧の１倍を充電し、充電コンデンサを直列に接続して昇圧電圧を出力する方式である。一方、ディクソン回路は、各充電コンデンサに入力電圧の１倍，２倍，３倍，．．．の電圧を充電していき、所望の倍率の昇圧電圧を出力する方式である。後者の場合コンデンサに充電する電荷が１段ごとに増加していくため、前者と比較すると所望の昇圧電圧を得るために必要な充電電荷とそれを充電する時間が多くなる。
【００７２】
Ｎ型チャネルトランジスタ５０２は閾値電圧以上のゲート電圧であればオンすることから、高レベルがＶＤＤ以上のゲート信号であれば十分である。また、ゲート電圧０Ｖであればオフされる。一方、Ｎ型チャネルトランジスタ５０１のオンに必要なゲート電圧は閾値電圧と入力電圧ＶＤＤの和以上であるため、高レベルが２ＶＤＤ以上のゲート信号、例えば信号φ（２）が必要である。またオフに必要な電圧はＶＤＤ以下であることから、信号φ（３）も条件を満たす。これらの電圧は昇圧する電圧ｎ×ＶＤＤに無関係に決定できる。
【００７３】
Ｐ型チャネルトランジスタ５０３はゲート電圧が端子１２２の電位（ｎ−１）×ＶＤＤより閾値電圧分低ければオンし、（ｎ−１）×ＶＤＤ以上であればオフすることから、信号φ（ｎ−１）によりオンオフ制御可能である。またＰ型チャネルトランジスタ５０４はゲート電圧が端子１２１の電位ｎ×ＶＤＤより閾値電圧分低ければオンし、ｎ×ＶＤＤ以上であればオフすることから、信号φ（ｎ）によりオンオフ制御可能である。
【００７４】
図１５はレベルシフト回路２０５の一例の回路図である。同図に示したレベルシフト回路２０５は上記Ｐ型チャネルトランジスタ５０４を動作させるゲート信号を生成するために用いられる。その機能は高レベルが（ｎ−１）×ＶＤＤの信号φ（ｎ−１）を、高レベルがｎ×ＶＤＤの信号φ（ｎ）にレベル変換することである。ここにおいて、レベルシフト回路を構成するトランジスタに印加される電圧の振幅は２ＶＤＤ以下であり、昇圧する電圧には依存していない。
【００７５】
なお、図１３で示した例は４個の昇圧ユニットを用いた５倍昇圧であるが、一般化したＫ倍昇圧回路に関しても（Ｋ−１）個の昇圧ユニットを相互に接続することで構成可能である。
【００７６】
第５の実施の形態の特徴は、昇圧回路を構成する複数のレベルシフト回路が生成する、互いに異なるレベルのゲート信号の振幅を、昇圧倍率に依存せずに決定することができる点であり、ゲート信号の振幅を昇圧電圧以下に低減することができる。これにより回路を構成するトランジスタの耐圧が低減されるとともに消費電力も低減される。従来のようなＫ×ＶＤＤを出力するＫ倍チャージポンプ回路２１と振幅Ｋ×ＶＤＤのゲート信号を生成する１つのレベルシフト回路の組み合わせの場合、レベルシフト回路の消費電力はゲート信号の振幅電圧の２乗、すなわちＫ２　×ＶＤＤ２　に比例する。一方、本実施の形態のように振幅２ＶＤＤのゲート信号を生成する（Ｋ−１）個のレベルシフト回路の場合、消費電力は（Ｋ−１）×（２ＶＤＤ）２　に比例する。両者を比較すると常に本実施の形態の消費電力が低いことがわかる。
【００７７】
【実施例】
次に、本発明の実施例を、図面を参照して説明する。本実施例は、表示装置に必要な電圧を生成する電源回路で、入力電圧（以下ＶＤＤ）からデータ線駆動回路に供給する２倍昇圧電圧とゲート線駆動回路に供給する３倍昇圧電圧および−２倍昇圧電圧を生成する機能を有する。図１６は表示装置用電源回路の一例の回路図である。同図に示すように表示装置用電源回路はレベルシフト回路２０１および２０２と、出力電圧を保持するコンデンサ６１９，６１７，６２１と、チャージポンプ回路とから構成される。ここで、−２倍昇圧電圧は２倍昇圧の出力を極性反転して発生させる。
【００７８】
以下に図１６を参照しながらチャージポンプ回路の構成を説明する。チャージポンプ回路は電源ＶＤＤ１１２と接地点の間にＰ型チャネルトランジスタ６０１とＮ型チャネルトランジスタ６０２が直列接続され、また電源ＶＤＤ１１２と２倍昇圧出力端子６１６の間にＰ型チャネルトランジスタ６０３と６０４が直列接続され、２倍昇圧用充電コンデンサ６０５の両端子が、Ｐ型チャネルトランジスタ６０１とＮ型チャネルトランジスタ６０２との接続点と、Ｐ型チャネルトランジスタ６０３と６０４との接続点にそれぞれ接続される。また２倍昇圧出力端子６１６と接地点の間でＰ型チャネルトランジスタ６１１とＮ型チャネルトランジスタ６１２とが直列接続され、−２倍昇圧出力端子６２０と接地点の間でＮ型チャネルトランジスタ６１３と６１４とが直列接続され、極性反転用充電コンデンサ６１５の両端子が、Ｐ型チャネルトランジスタ６１１とＮ型チャネルトランジスタ６１２との接続点と、Ｎ型チャネルトランジスタ６１３と６１４との接続点にそれぞれ接続される。
【００７９】
また２倍昇圧出力６１６と接地点の間にＰ型チャネルトランジスタ６０６とＮ型チャネルトランジスタ６０７が直列接続され、電源ＶＤＤ１１２と３倍昇圧出力端子６１８の間にＰ型チャネルトランジスタ６０８と６０９とが直列に接続され、３倍昇圧用充電コンデンサ６１０の両端子がＰ型チャネルトランジスタ６０６とＮ型チャネルトランジスタ６０７との接続点と、Ｐ型チャネルトランジスタ６０８と６０９との接続点にそれぞれ接続される。
【００８０】
次に、各トランジスタのゲート端子に接続する信号について述べる。レベルシフト回路２０１の出力のうち、φ１１がＰ型チャネルトランジスタ６０４，６０６，６０９，６１１とＮ型チャネルトランジスタ６０２，６０７，６１２のゲート端子に、φ１２がＰ型チャネルトランジスタ６０８のゲート端子に接続される。またレベルシフト回路２０２の出力のうち、φ１３がＰ型チャネルトランジスタ６０１および６１３のゲート端子に、φ１４がＰ型チャネルトランジスタ６０３、Ｎ型チャネルトランジスタ６１４のゲート端子にそれぞれ接続される。
【００８１】
本実施例において、レベルシフト回路２０１は電源として３倍昇圧出力電圧６１８を用いて、レベルがＶＤＤと０である入力信号ＣＬＫ１１３を３ＶＤＤと０Ｖレベルである信号φ１１およびφ１２にレベル変換を行う。またレベルシフト回路２０２は電源として入力電圧ＶＤＤと−２倍昇圧出力電圧６２０を用いて、レベルがＶＤＤと０である入力信号ＣＬＫ１１３をＶＤＤと−２ＶＤＤのレベルである信号φ１３およびφ１４にレベル変換を行う。
【００８２】
以下，本実施例の動作について，図１６を用いて説明する。ＣＬＫ信号１１３が高レベル（ＶＤＤ）であるとき、φ１４の低レベル（−２ＶＤＤ）によりＰ型チャネルトランジスタ６０３がオンし、φ１１の高レベル（３ＶＤＤ）によりＮ型チャネルトランジスタ６０２がオンして、２倍昇圧用充電コンデンサ６０５にＶＤＤが充電される。
【００８３】
またφ１１の高レベル（３ＶＤＤ）によりＮ型チャネルトランジスタ６０７がオンし、φ１２の低レベル（０Ｖ）によりＰ型チャネルトランジスタ６０８がオンして、３倍昇圧用充電コンデンサ６１０がＶＤＤに充電される。次にＣＬＫ信号が低レベル（０Ｖ）であるとき、φ１３の低レベル（−２ＶＤＤ）によりＰ型チャネルトランジスタ６０１がオンし、φ１１の低レベル（０Ｖ）によりＰ型チャネルトランジスタ６０４がオンして２倍出力端子６１６の電位は２ＶＤＤとなり、その電位は保持コンデンサ６１７により保たれる。
【００８４】
またφ１１の低レベル（０Ｖ）によりＰ型チャネルトランジスタ６０６，６０９がオンして，３倍昇圧出力端子６１８の電位は、２倍昇圧出力端子６１６の電位に充電コンデンサ６１０の電圧ＶＤＤを加えて３ＶＤＤとなり，その電位は保持コンデンサ６１９により保たれる。
【００８５】
−２倍昇圧に関してはＣＬＫ信号が低レベル（０Ｖ）であるとき、φ１１の低レベル　（０Ｖ）によりＰ型チャネルトランジスタ６１１がオンし、φ１４の高レベル（ＶＤＤ）によりＮ型チャネルトランジスタ６１４がオンして、極性反転用充電コンデンサ６１５には２倍昇圧出力端子６１６の電位、２ＶＤＤが充電される。次にＣＬＫ信号が高レベル　（ＶＤＤ）であるとき、φ１１の高レベル（３ＶＤＤ）によりＮ型チャネルトランジスタ６１２がオンし、φ１３の高レベル（ＶＤＤ）によりＮ型チャネルトランジスタ６１３がオンして、−２倍出力端子６２０の電位は２ＶＤＤを極性反転した−２ＶＤＤとなり、その電位は保持コンデンサ６２１により保たれる。
【００８６】
【発明の効果】
本発明により入力電圧をより高い電圧に昇圧するチャージポンプ型昇圧回路を、耐圧電圧の低いトランジスタで構成できる。これはトランジスタスイッチのオンオフを制御するゲート信号を出力するレベルシフト回路を２つ以上用いることで、それぞれのレベルシフト回路の出力するゲート信号の振幅を、１つのレベルシフト回路を用いた場合より低減できるからである。トランジスタの耐圧電圧を下げられることから一般にゲート膜厚の薄い、ゲート長，ゲート幅の小さいトランジスタで回路が構成されるため、回路面積の低減が可能となる。また信号振幅が下がることから低電力化にも寄与する。
【００８７】
本発明の第２の効果は正負、両極性の昇圧電圧を出力するチャージポンプ型昇圧回路を、耐圧電圧の低いトランジスタで構成できることである。これは入力電圧をＶＤＤ、正昇圧電圧ＶＰ、負昇圧電圧ＶＮとした場合、ＶＮを生成するためにＶＰを極性反転し、かつトランジスタスイッチのオンオフを制御するゲート信号をＶＰと０Ｖの２値をとる信号とＶＤＤとＶＮの２値をとる信号の２つに分けたことで、ゲート信号の振幅がＶＰまたはＶＤＤ＋｜ＶＮ｜に低減されたためである。ここでＶＰを出力する端子と極性反転用コンデンサを接続するトランジスタスイッチの制御は、ＶＰと０Ｖの２値をとる信号により可能となる。
【００８８】
本発明の第３の効果はさらなるゲート信号振幅の低減であり、極性反転に用いるゲート信号を生成するレベルシフト回路にダイオードとコンデンサを用いたクランプ回路を入れることで、ゲート信号の振幅がＶＮに低減される。
【００８９】
本発明の第４の効果は正負の昇圧倍率が異なる場合においても、追加するトランジスタを最小限に抑えられる点である。それは正昇圧回路の中で中間昇圧電位を生じる端子に出力を取り出すためのトランジスタスイッチを接続してその出力を極性反転回路に供給するためである。
【００９０】
本発明の第５の効果は、２倍昇圧電圧の電源としての特性を改善できることである。これは２倍昇圧に用いるトランジスタスイッチのうち、入力電源と２倍昇圧用充電コンデンサに接続されるトランジスタのオンオフ制御にＶＤＤとＶＮの２値をとる信号を用いることで、トランジスタのオン時のＶｇｓ絶対値がＶＤＤ＋｜ＶＮ｜となりオン抵抗が低減されるためである。この効果は特にトランジスタの閾値電圧が入力電源程度に高い場合、例えば薄膜トランジスタで昇圧回路を構成した場合に有効である。
【００９１】
本発明の第６の効果は、単一極性昇圧回路において、ゲート信号振幅を昇圧倍率と無関係に決定することができ、さらなるゲート信号振幅の低減が可能となる点である。
【図面の簡単な説明】
【図１】本発明に係るチャージポンプ型昇圧回路の第１の実施の形態の構成図である。
【図２】極性反転回路２２の一例の回路図である。
【図３】Ｋ倍昇圧電圧の極性反転に必要なゲート電圧（回路２２）の一例を示す図である。
【図４】本発明に係るチャージポンプ型昇圧回路の第２の実施の形態の構成図である。
【図５】レベルシフト回路２０４の一例の回路図である。
【図６】極性反転回路２３の一例の回路図である。
【図７】Ｋ倍昇圧電圧の極性反転に必要なゲート電圧（回路２３）の一例を示す図である。
【図８】本発明に係るチャージポンプ型昇圧回路の第３の実施の形態の構成図である。
【図９】Ｌ倍昇圧回路２４の一例の回路図である。
【図１０】本発明に係るチャージポンプ型昇圧回路の第４の実施の形態の構成図である。
【図１１】Ｋ倍昇圧回路２５の一例の回路図である。
【図１２】２倍電圧を昇圧する回路を構成するトランジスタに必要なゲート電圧の一例を示す図である。
【図１３】本発明に係るチャージポンプ型昇圧回路の第５の実施の形態の構成図である。
【図１４】昇圧ユニット２７の一例の回路図である。
【図１５】レベルシフト回路２０５の一例の回路図である。
【図１６】表示装置用電源回路の一例の回路図である。
【図１７】従来の昇圧回路の第１例の構成図である。
【図１８】レベルシフト回路２０１の一例の回路図である。
【図１９】レベルシフト回路２０２の一例の回路図である。
【図２０】Ｋ倍昇圧回路２１の一例の回路図である。
【図２１】負電圧昇圧回路３１の一例の回路図である。
【図２２】従来の昇圧回路の第２例の構成図である。
【図２３】レベルシフト回路２０３の一例の回路図である。
【図２４】極性反転回路３２の一例の回路図である。
【符号の説明】
１１　正出力電圧保持コンデンサ
１２　負出力電圧保持コンデンサ
２１、２３　Ｋ倍昇圧回路
２２　−１倍昇圧回路
２４　Ｌ倍昇圧回路
２５　Ｋ倍昇圧回路
２６　正電圧昇圧回路（５倍）
２７　昇圧ユニット
２０１，２０２　レベルシフト回路
２０４，２０５　レベルシフト回路
【図１】
2004140892.tif 000003
【図２】
2004140892.tif 000004
【図３】
2004140892.tif 000005
【図４】
2004140892.tif 000006
【図５】
2004140892.tif 000007
【図６】
2004140892.tif 000008
【図７】
2004140892.tif 000009
【図８】
2004140892.tif 000010
【図９】
2004140892.tif 000011
【図１０】
2004140892.tif 000012
【図１１】
2004140892.tif 000013
【図１２】
2004140892.tif 000014
【図１３】
2004140892.tif 000015
【図１４】
2004140892.tif 000016
【図１５】
2004140892.tif 000017
【図１６】
2004140892.tif 000018
【図１７】
2004140892.tif 000019
【図１８】
2004140892.tif 000020
【図１９】
2004140892.tif 000021
【図２０】
2004140892.tif 000022
【図２１】
2004140892.tif 000023
【図２２】
2004140892.tif 000024
【図２３】
2004140892.tif 000025
【図２４】
2004140892.tif 000026