(57)【要約】【課題】アレースピーカーのビーム制御を高精度に行なう。【解決手段】マイクロコンピュータ６は、アレースピーカーを構成する各スピーカーユニット５とビームの焦点との距離を算出して、それに対応する遅延時間を求め、入力音響信号を遅延する遅延メモリ２から信号を取り出すためのタップと補間処理手段３において補間に用いる係数を各スピーカーユニットごとに設定する。各スピーカーユニット５への信号に対応する遅延を付与するために、遅延メモリ２の対応するタップの信号が補間処理手段３で直線補間又はＬＰＦ補間され、Ｄ／Ａ変換された後各スピーカーユニット５から出力される。【選択図】  図１
2004363696.tif 000002
【特許請求の範囲】
【請求項１】
アレー状に配置された複数のスピーカーユニットからそれぞれに対応する時間差が付与された信号を出力することにより音響信号の指向性を制御するようになされたアレースピーカーシステムであって、
音響信号をサンプリング周期単位で遅延させる遅延メモリと、
各スピーカーユニットへの信号に与える遅延量を算出する制御手段と、
前記制御手段により算出された遅延量に基づき、前記遅延メモリからの出力に対する補間処理を行なう補間処理手段とを有し、
前記補間処理手段の出力を前記各スピーカーユニットに供給するようになされていることを特徴とするアレースピーカーシステム。
【請求項２】
前記補間処理手段は、直線補間を行なう手段であることを特徴とする請求項１記載のアレースピーカーシステム。
【請求項３】
前記遅延メモリと前記補間処理手段とによりＦＩＲローパスフィルターが構成されていることを特徴とする請求項１記載のアレースピーカーシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のスピーカーユニットがアレー状に配置されたアレースピーカーシステムに関する。
【０００２】
【従来の技術】
複数のスピーカーユニットを規則正しく並べて音を出すアレースピーカーを使って音響信号ビーム（指向性）を制御することは知られている（特許文献１，特許文献２）。
アレースピーカーにおける指向性の制御について、図７を参照して説明する。
図７において、ｓｐ−１〜ｓｐ−ｎは所定間隔をもって直線状に配列されたスピーカーユニットである。ここで、図中Ｘで示す焦点に向かう音響信号ビームを生成する場合には、焦点Ｘからの距離がＬである円弧Ｙを考え、該焦点Ｘと各スピーカーユニットｓｐ−１〜ｓｐ−ｎとを結ぶ直線と円弧Ｙとの交点と対応するスピーカーユニットｓｐ−ｉ（ｉ＝１，・・・，ｎ）との間の距離Ｌｉに応じた遅延時間（＝Ｌｉ／音速（３４０ｍ／ｓ））をスピーカーユニットｓｐ−ｉから出力される信号に付与する。これにより、各スピーカーユニットｓｐ−１〜ｓｐ−ｎから出力される音響信号が、焦点Ｘに同時に到達するように制御することができる。
このように、各スピーカーユニットから出力する音響信号に所定の遅延を付与して、各スピーカーユニットから出力される音響信号が、空間上の任意の点（焦点）に同時に到達するように制御することにより、あたかも焦点方向に向かって音響ビームを放出するような効果を得ることができる。
【０００３】
この技術の応用として、数本のビームを部屋の任意の壁に当てて壁で散乱させ、ここに仮想音源をつくりだし、マルチチャンネルサラウンドを実現することが考えられる。
図８において、８１はリスニングルーム、８２はテレビなどの映像装置、８３はアレースピーカー、８４は聴取者である。ここで、５．１チャンネル再生を行なうものとして説明すると、センターチャンネル（Ｃ）の信号については、アレースピーカー８３から前方に音響信号を発生し、メインＬチャンネルの信号については、図中左側の壁に当てるようにビームを制御して仮想Ｌチャンネル８５とし、メインＲチャンネルの信号については、右側の壁に当てるようにビームを制御して仮想Ｒチャンネル８６とし、サラウンドＬチャンネルの信号については、左側の壁から後方の壁に当てるようにビームを制御して仮想サラウンドＬチャンネル８７とし、サラウンドＲチャンネルの信号については、右側の壁から後方の壁に当てるようにビームを制御して仮想サラウンドＲチャンネル８８とする。
このように、アレースピーカー８３を用い、Ｌチャンネル、Ｒチャンネル、サラウンドＬチャンネル及びサラウンドＲチャンネルについては、そのチャンネルの音響信号をリスニングルームの壁に当てるようにビーム制御することにより、それぞれのチャンネルのビームの到来方向からそのチャンネルの音響信号が聴こえるように制御することができる。
【０００４】
また、異なるコンテンツに異なる指向性を持たせ、部屋の左右で異なるコンテンツを聴くといった応用も考えられている（特許文献３）。
【０００５】
【特許文献１】
特開平０３−１５９５００号公報
【特許文献２】
特開昭６３−９３００号公報
【特許文献３】
特開平１１−２７６０４号公報
【０００６】
【発明が解決しようとする課題】
上述のようにアレースピーカーを用いてビーム制御を行うことにより、マルチチャンネル再生や異なるコンテンツの同時再生などを行うことができる。
しかしながら、アレースピーカーのビーム制御を行なう場合には、音の波長との関係から、低周波数領域の信号を制御するためにはアレーの幅が十分広くなければならず、一方、高周波数領域の信号を制御するためにはアレー内のスピーカーユニット間の間隔が十分狭くなければならない。例えば、音声に必須の帯域である１０ｋＨｚの信号を、サイドローブを十分に抑えながらビーム制御するためには、スピーカーユニット間の間隔が、その信号の波長である３．４ｃｍ（＝音速３４０ｍ／ｓ÷１０ｋＨｚ）以下であると理想的である。このとき、隣接するスピーカーユニット間の遅延時間の差は非常に小さくなる。
【０００７】
このことにつき、図９を参照して具体的に説明する。図９は、アレースピーカーを構成するスピーカーユニットが３．４ｃｍ間隔で配列されている場合に、アレースピーカーの前面から２ｍ離れた焦点Ｘにビームを制御する場合の隣接するスピーカーユニット（ｓｐａ，ｓｐｂ）間の遅延時間の差について示す図であり、（ａ）は焦点Ｘがスピーカーユニットｓｐｂから１ｍ離れた位置の前方にある場合、（ｂ）はスピーカーユニットｓｐｂの前方にある場合を示している。
図示するように、（ａ）の場合には、スピーカーユニットｓｐｂから焦点Ｘまでの距離は２．２３６１ｍ、スピーカーユニットｓｐｂに隣接するスピーカーユニットｓｐａと焦点Ｘとの間の距離は２．２５１５ｍとなり、遅延時間の差は、（２．２５１５−２．２３１６）ｍ÷３４０ｍ／ｓ＝４５μｓとなる。スピーカーユニットｓｐａへ出力する信号に与える遅延量がｔａであるとすると、ｓｐｂの出力に付加する遅延は（ｔａ＋４５μｓ）となる。また、（ｂ）の場合には、スピーカーユニットｓｐｂから焦点Ｘまでの距離は２ｍ、スピーカーユニットｓｐａから焦点Ｘまでの距離は２．０００３ｍとなり、遅延時間の差は、０．０００３ｍ÷３４０ｍ／ｓ＝０．９μｓとなる。この場合には、スピーカーユニットｓｐｂの出力に対して与える遅延は（ｔａ＋０．９μｓ）となる。
このように、隣接するスピーカーユニット間の遅延時間の差は、焦点Ｘの位置によって変わるが、数十μ秒から１μ秒以下となり、非常な小さな値となる。
【０００８】
図１０は、各スピーカーユニットに供給する信号にそれぞれ対応する遅延を付与するアレースピーカーの遅延制御回路（ビーム制御回路）の基本構成を示す図である。なお、ここでは、１チャンネルの出力、すなわち、１本のビームのみを取り扱う回路のみを示す。チャンネル数（ビーム数）が複数になった場合には、各スピーカーユニットごとに、Ｄ／Ａ変換の前で、それぞれ遅延を与えられた複数チャンネルの信号を加算することで、簡単に拡張可能である。
図１０において、９１はＡ／Ｄ変換器、９２は複数のタップを有する遅延メモリ、９３は各スピーカーユニット対応に設けられた乗算器、９４は各スピーカーユニット対応に設けられたＤ／Ａ変換器、９５はアレースピーカーを構成するスピーカーユニット、９６は、遅延タップの設定、すなわち、前記遅延メモリ９２のどのタップを前記各スピーカーユニット対応に設けられた乗算器９３に接続するかを設定する制御手段（マイクロコンピュータ）である。
【０００９】
このように構成された遅延制御回路において、アナログの入力信号は前記Ａ／Ｄ変換器９１でデジタル信号に変換されて、又ディジタルの入力信号は直接、遅延メモリ９２に入力される。遅延メモリ９２は、例えば、遅延素子が複数段直列に接続されたシフトレジスタであり、入力信号をサンプリング周期の整数倍だけ遅延した信号を対応するタップから出力することができる。前記マイクロコンピュータ９６は、ビームを向ける焦点Ｘの位置に応じて各スピーカーユニットから出力する信号に与える遅延量を算出し、該算出した遅延量に対応するタップの出力をそれに対応するスピーカーユニットの乗算器９３に接続するように設定する。遅延メモリ９２の設定されたタップからの遅延された信号は、乗算器９３でビーム制御に必要なウインドウ処理やボリューム用のゲインを乗算され、Ｄ／Ａ変換器９４でアナログ信号に変換されて、それぞれ対応するスピーカーユニット９５から放射されることとなる。
【００１０】
このように、各スピーカーユニットに供給する信号の遅延は前記遅延メモリ９２により作り出されるのであるが、遅延メモリのタップ位置、すなわちサンプリング周期が遅延量の最小単位となっている。
図１１は、前記遅延メモリ９２をより詳細に示す図である。ここで、９２−１，９２−２，・・・，９２−５，・・・は複数個直列に接続されたシフトレジスタなどの遅延素子である。
ここで、付加したい遅延時間をＤ１、サンプリング周期をＴ１とすると、遅延のためのタップ数はＤ１／Ｔ１から求めることができる。
前記マイクロコンピュータ９６（図１０）は、焦点Ｘから各スピーカーユニットまでの距離を計算し、各スピーカーユニットへの信号に与える遅延時間を計算し、これを遅延メモリ９２の遅延タップ数として、各スピーカーユニット対応に設定する。ここで、タップ数は、Ｄ１／Ｔ１の小数点以下を四捨五入することで求められる。Ｄ１／Ｔ１の計算結果が整数部ａ、小数部がｂの（ａ＋ｂ）で表されるとすると、出力Ｙ（ｚ）、入力Ｘ（ｚ）としたとき、
ｂ＞０．５のときＹ（ｚ）＝Ｘ（ｚ）ｚ−ａ，
ｂ≧０．５のときＹ（ｚ）＝Ｘ（ｚ）ｚ−（ａ＋１）
となる。
仮に、サンプリング周波数Ｆｓを２００ｋＨｚ（サンプリング周期Ｔ１＝５μｓ）、与えたい遅延Ｄ１が１７μｓであるとすると、１７／５＝３．４から、ａ＝３，ｂ＝０．４，ｂ＜０．５より、Ｙ（ｚ）＝Ｘ（ｚ）ｚ−３となる。
すなわち、遅延素子９２−３のタップから遅延時間１５μｓの信号が取りだされ、２μｓの誤差が生ずる。
このように、サンプリング周波数Ｆｓを仮に２００ｋＨｚとすると、遅延時間の最小値は５μ秒であり、前述のスピーカー間の遅延時間差を十分に表現可能であるとは言い難い。
【００１１】
遅延分解能を上げるためには、サンプリング周波数Ｆｓを上げれば良いが、同じ遅延量を得るためにより大きなメモリが必要となる、高速処理が可能なＤ／Ａ変換器やＡ／Ｄ変換器が必要となる、高速なディジタル処理が必要になり設計が難しくなる、消費電力が増える、高価になるといった問題が生じる。また、ディジタルフィルタリング等ディジタル信号処理を施す場合、同じ特性を実現するのためにはより大きなタップ数（演算回数）が必要となる、などデメリットが多い。
【００１２】
そこで本発明は、サンプリング周波数を上げることなく、アレースピーカーによる音響信号の指向性制御を高い精度で行うことができるアレースピーカーシステムを提供することを目的としている。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明のアレースピーカーシステムは、アレー状に配置された複数のスピーカーユニットからそれぞれに対応する時間差が付与された信号を出力することにより音響信号の指向性を制御するようになされたアレースピーカーシステムであって、音響信号をサンプリング周期単位で遅延させる遅延メモリと、各スピーカーユニットへの信号に与える遅延量を算出する制御手段と、前記制御手段により算出された遅延量に基づき、前記遅延メモリからの出力に対する補間処理を行なう補間処理手段とを有し、前記補間処理手段の出力を前記各スピーカーユニットに供給するようになされているものである。
また、前記補間処理手段は、直線補間を行なう手段とされているものである。
あるいは、前記遅延メモリと前記補間処理手段とによりＦＩＲローパスフィルターが構成されているものである。
【００１４】
【発明の実施の形態】
図１は、本発明のアレースピーカーシステムにおける遅延制御回路（ビーム制御回路）の基本構成を示す図である。なお、ここでは、一つのチャンネルの出力（１本のビーム）のみを扱う回路を記載した。チャンネル数が複数になった場合には、前述と同様に、Ａ／Ｄ変換の前で、各スピーカーユニットごとにそれぞれ遅延が与えられた複数チャンネルの信号を加算することで、容易に拡張することができる。
この図において、１はこのチャンネルの入力信号をディジタル信号に変換するＡ／Ｄ変換器、２は入力されたディジタル信号をサンプリング周期単位で遅延させて対応するタップから出力する遅延メモリ、３は前記遅延メモリ２の対応するタップの出力を用いて各スピーカーユニットへの信号に与える遅延を付与された信号を出力する補間処理手段、４はアレースピーカーを構成する各スピーカーユニット対応に設けられ、前記補間処理手段３で各スピーカーユニットに対応する遅延が付与されたディジタル信号をアナログ信号に変換するＤ／Ａ変換器、５はアレースピーカーを構成する所定の間隔をもって配列されたスピーカーユニットである。さらに、６は前記ビームが向けられる焦点の位置に応じて、該焦点と各スピーカーユニットとの間の距離を算出し、それに基づいて各スピーカーユニットヘの信号に与える遅延時間を算出し、該算出した遅延時間に応じて各スピーカーユニットに供給する信号を得るために用いる遅延メモリ２のタップを設定するとともに、前記補間処理手段３に対して、各スピーカーユニットに対応する補間処理に用いる係数を設定する制御手段（マイクロコンピュータ）である。なお、前記図１０，図１１においてはビーム制御に必要なウインドウ処理やボリューム用のゲインを乗算する乗算器９３を記載していたが、煩雑さを避けるために、ここではその記載を省略している。
【００１５】
このように、本発明のアレースピーカーシステムにおいては、各スピーカーユニットへの信号に与える遅延量を補間により求めるようにしているため、サンプリング周波数を高くすることなく、高精度の指向性制御を行うことが可能となる。
【００１６】
前記補間処理手段３の具体的な実施の形態についてさらに説明する。
図２は、前記補間演算手段３において直線補間を行なう実施の形態の基本構成を示す図である。なお、ここでは、一つのスピーカーユニット（第Ｎ番目のスピーカーユニット）５に対応する遅延制御回路を示している。
図中、２−１，２−２，・・・，２−５，・・・は、サンプリング周期でデータを移動する遅延素子を示しており、これにより前記遅延メモリ２が構成されている。そして、補間処理手段３として、このスピーカーユニットに対応する遅延時間に応じた２つのタップからの出力に係数を乗算するための乗算器３１及び３２と、各乗算器３１，３２からの出力を加算してＤ／Ａ変換器４に出力する加算器３３が設けられている。すなわち、この実施の形態の補間処理は、２回の乗算と１回の加算で構成されている。
【００１７】
前述のように、付加したい遅延をＤ１、サンプリング周期をＴ１とすると、遅延のためのタップ数はＤ１／Ｔ１から求めることができる。この実施の形態では、Ｄ１／Ｔ１の計算結果が整数部ａ、小数部がｂの（ａ＋ｂ）で表されるとすると、
直線補間では、
Ｙ（ｚ）＝（１−ｂ）Ｘ（ｚ）ｚ−ａ＋ｂＸ（ｚ）ｚ−（ａ＋１）
となるよう、係数ｂと（１−ｂ）を設定する。
前記図１１の場合と同様に、サンプリング周期Ｔ１＝５μｓ、与えたい遅延Ｄ１＝１７μｓであるものとすると、１７／５＝３．４，ａ＝３，ｂ＝０．４から、図２に示すように、
Ｙ（ｚ）＝０．６Ｘ（ｚ）ｚ−３＋０．４Ｘ（ｚ）ｚ−４
となる。
このように、与えたい遅延量をはさむ直近の２つのタップから信号を取り出し、小数点以下の重みをつけて補間信号を算出する。
【００１８】
補間のために必要な処理は、マイクロコンピュータ６による係数の算出を除けば、掛け算と加算のみである。実用的なアレースピーカーシステムでは、前述のように、入力の複数チャンネルの加算とウィンドウ係数の掛け算が必要であるので、ハードウェアとしては新たに追加する必要はない。処理リソースとしては、入力１ｃｈ／出力１スピーカーｃｈあたり、従来は１回の乗加算のみ行っていたのが、２回の乗加算が必要となる。
【００１９】
このような直線補間の良い点は、簡単な処理で、時間精度（分解能）が（プロセッサの係数語長を無視すれば）無限となることである。
しかしながら一方、上の式からわかるように、直線補間は低域通過フィルター（ＬＰＦ：Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）として働く。しかも、係数ｂと（１−ｂ）が変わるとその周波数特性が変わってしまう。
図３は、直線補間の周波数特性の一例を示す図である。なお、この例におけるサンプリング周波数は１９２ｋＨｚである。図３に示すように、ｂの値に応じて特性はばらついているが、２０ｋＨｚでの差はほぼ０．５ｄＢ以内、１０ｋＨｚでの差はほぼ０．１ｄＢ以内である。この値は、コンテンツの種類によっては十分実用的なレベルである。
【００２０】
上述のような直線補間による周波数特性の変動が不都合である場合には、低次のＦＩＲ（ｆｉｎｉｔｅ  ｉｍｐｕｌｓｅ  ｒｅｓｐｏｎｓｅ）形ＬＰＦを用いて補間する方法を用いればよい。この低次のＦＩＲ型ＬＰＦを用いる実施の形態について、図４を参照して説明する。
この実施の形態では、
Ｙ（ｚ）＝ａ０Ｘ（ｚ）ｚ−（ａ−ｎ）＋・・・＋ａｎＸ（ｚ）ｚ−ａ＋・・・＋ａ２ｎ＋１Ｘ（ｚ）ｚ−（ａ＋ｎ＋１）
で示されるＦＩＲフィルタを構成し、前記マイクロコンピュータ６は、Ｄ１／Ｔ１の小数部ｂに対応したフィルタ係数ａ０，・・・，ａｎ，・・・，ａ２ｎ＋１を与えるようにする。
図４に示した例（ａ＝３，ｂ＝０．４）では、３次のラグランジュ補間（ｎ＝１）により算出した係数を用い、４タップを使うＬＰＦ，
Ｙ（ｚ）＝−０．０６４Ｘ（ｚ）ｚ−２＋０．６７２Ｘ（ｚ）ｚ−３＋０．４４８Ｘ（ｚ）ｚ−４−０．０５６Ｘ（ｚ）ｚ−５
を構成している。
【００２１】
図４において、３４，３５，３６及び３７は、前記遅延メモリ２のそれぞれ対応するタップの出力に係数を乗算する乗算器、３８は前記乗算器３４〜３７の出力を加算する加算器である。この場合には、４回の乗算と３回の加算で構成される。この実施の形態も掛け算と加算のみで実現され、処理リソースは、入力１ｃｈ／出力１スピーカーｃｈあたり、４回の乗加算が必要となる。
ここで、フィルタ係数は、あらかじめポリフェーズフィルタを設計する要領で計算しておき、マイクロコンピュータ６内などに設けられたメモリにテーブルとして持たせておくのが簡単である。図４の例では、１つのフィルタ（１つのｂの値）あたり４個の係数が必要なので、時間分解能を６４倍にする場合は、２５６（＝６４×４）ワードのテーブルとなる。
【００２２】
図５は、図４に示した実施の形態の周波数特性を示す図である。ここで、サンプリング周波数は１９２ｋＨｚである。図示するように、２０ｋＨｚでの差は０．０５ｄＢ以下、１０ｋＨｚでの差は０．０１ｄＢ以下であり、このような低次のＦＩＲフィルタで十分実用に耐えうることがわかる。
なお、３次に限らず、２次や４次のラグランジュ補間を用いてもよい。２次の場合は３つのタップの出力を用い、４次の場合は５つのタップの出力を用いることとなる。
【００２３】
図６は、以上説明した各場合における出力波形の一例を示す図である。
この図において、（ａ）は入力信号Ｘ（ｔ）、（ｂ）は前記図１１に示した従来技術における出力信号Ｙ（ｔ）＝Ｘ（ｔ＋１５μｓ）、（ｃ）は前記図２に示した直線補間を行なったときの出力信号Ｙ（ｔ）＝０．６Ｘ（ｔ＋１５μｓ）＋０．４Ｘ（ｔ＋２０μｓ）、（ｄ）は前記図４に示したＬＰＦ補間を行なったときの出力信号Ｙ（ｔ）＝−０．０６４Ｘ（ｔ＋１０μｓ）＋０．６７２Ｘ（ｔ＋１５μｓ）＋０．４４８Ｘ（ｔ＋２０μｓ）−０．０５６Ｘ（ｔ＋２５μｓ）の例をそれぞれ示している。
このように、補間処理によって、理想的な遅延信号（図示する例では、入力を１７μｓ遅らせた信号）を得ることができる。
【００２４】
さて、直線補間や低次のＬＰＦによる補間は、図３、図５に見られるように、補間する位置（ｂの値）によって周波数特性のばらつきが出てしまう。例えば、図３の場合には１０ｋＨｚでのばらつきが０．１ｄＢとなっている。
一方、アレースピーカーは、扱える上限周波数に限界がある。すなわち、スピーカーユニット間のピッチが出力波長の１／２以上になると、設定する焦点以外の場所にも位相が揃う点が生成されてしまい、ビームが２本以上出ることになってしまう。実用的なスピーカーユニットの直径は２ｃｍ程度であり、スピーカーユニットを平面状でハニカムのような互い違いに配置するなどの方法でピッチの実効長を短くすることは可能であるが、この場合でもピッチを２ｃｍ以下にすることは困難である。そのため、アレースピーカーで制御できる上限周波数は１０ｋＨｚ以下である。
このように、アレースピーカーの扱える上限周波数は可聴帯域の上限周波数より低く制限されるため、補間する位置による周波数特性のばらつきによる影響はほとんどなく、直線補間や低次のＬＰＦによる補間とアレースピーカーの相性は良いものである。
【００２５】
なお、上述した実施の形態においては、前記遅延メモリ２が複数の遅延素子が直列に接続されたシフトレジスタ構成を有するものとして説明したが、これに限られることはなく、サンプリング周期を単位とする遅延出力を得ることができるものであればよい。例えば、ディジタルメモリにサンプリングされた入力信号を書き込み、所定のサンプリング周期経過後に該メモリから信号を読み出すように構成されたものであってもよい。
【００２６】
【発明の効果】
以上説明したように、本発明によれば、アレースピーカーの各スピーカーユニット間の遅延時間差を非常に細かい分解能で実現することができる。しかも、アレースピーカーのビーム制御自体に必要なディジタル処理装置のリソースを流用することで実現でき、新たなハードウェアの追加を必要としない。
一方、サンプリング周波数を上げないので、より大きなメモリ，高速処理が可能なＤ／Ａ変換器やＡ／Ｄ変換器などを必要とせず、高速ディジタル処理が必要とならずに消費電力の増加やコストの増加を防止することができる。
【図面の簡単な説明】
【図１】本発明のアレースピーカーシステムの基本構成を示す図である。
【図２】直線補間を用いる実施の形態の要部構成を示す図である。
【図３】直線補間を用いる実施の形態の周波数特性の例を示す図である。
【図４】ＬＰＦ補間を用いる実施の形態の要部構成を示す図である。
【図５】ＬＰＦ補間を用いる実施の形態の周波数特性の例を示す図である。
【図６】各場合における信号波形の例を示す図である。
【図７】アレースピーカーにおける音響信号ビームの制御について説明するための図である。
【図８】アレースピーカーを用いたマルチチャンネル再生について説明するための図である。
【図９】隣接するスピーカーユニット間の遅延時間の差について具体的に説明するための図である。
【図１０】従来のアレースピーカー駆動回路の基本構成を示す図である。
【図１１】従来のアレースピーカー駆動回路の要部構成を示す図である。
【符号の説明】
１：Ａ／Ｄ変換器、２：遅延メモリ、３：補間処理手段、４：Ｄ／Ａ変換器、５：スピーカーユニット、６：制御手段、３１，３２，３４〜３７：乗算器、３３，３８：加算器
【図１】
2004363696.tif 000003
【図２】
2004363696.tif 000004
【図３】
2004363696.tif 000005
【図４】
2004363696.tif 000006
【図５】
2004363696.tif 000007
【図６】
2004363696.tif 000008
【図７】
2004363696.tif 000009
【図８】
2004363696.tif 000010
【図９】
2004363696.tif 000011
【図１０】
2004363696.tif 000012
【図１１】
2004363696.tif 000013