(57)【要約】【課題】フラッシュメモリ素子を搭載した不揮発性メモリのモジュールに対してはコネクタを介してデータの読み出しと書き込みとが実施できるのが通常であり、書き込みを実施不可能にすることは困難であった。【解決手段】複数の端子を介して供給される制御信号によって電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリにおいて、メモリ側コネクタのメモリ素子制御端子から上記メモリ素子に所定の制御信号を供給する接続線上にスイッチ手段を構成する。このスイッチ手段においては、読み出し・書き込み機器側コネクタが備える端子への配線状況に応じて上記接続線の導通状態と非導通状態が切り替えられる。従って、この不揮発性メモリにおいて書き込みを実施不可能に構成することができる。【選択図】　図１
2004021777.tif 000002
【特許請求の範囲】
【請求項１】
複数の端子を有するメモリ側コネクタを介して読み出し・書き込み機器と接続され、これらの端子からの制御信号によって電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリであって、
上記メモリ側コネクタのメモリ素子制御端子から上記メモリ素子に所定の制御信号を供給する接続線上に介装され、当該接続線の導通状態と非導通状態を生成するスイッチ手段と、
メモリ側コネクタに接続される読み出し・書き込み機器側コネクタが備える端子への配線状況に応じて上記スイッチ手段を制御して上記接続線の導通状態と非導通状態を切り替えるスイッチ制御手段とを具備することを特徴とする不揮発性メモリ。
【請求項２】
上記メモリ素子制御端子は、メモリ素子に対する書き込み許可の制御端子であることを特徴とする上記請求項１に記載の不揮発性メモリ。
【請求項３】
上記読み出し・書き込み機器側コネクタには所定の端子が非導通状態あるいはプルアップとなるように配線された第１のコネクタと当該所定の端子が接地配線された第２のコネクタとが存在するとともに上記スイッチ手段は上記接続線上に配設されたヒューズであり、上記スイッチ制御手段は当該ヒューズ両端のいずれか一方をプルアップするとともに他方を上記所定の端子に対応する上記メモリ側コネクタの端子に接続する回路であることを特徴とする上記請求項１または請求項２のいずれかに記載の不揮発性メモリ。
【請求項４】
上記ヒューズは、その両端の一方がプルアップされ他方が接地されているときに当該ヒューズに流れる電流によって切断され、上記メモリ素子制御端子の間に介在されているときに当該ヒューズに流れる電流によって切断されない容量であることを特徴とする上記請求項３に記載の不揮発性メモリ。
【請求項５】
電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリのメモリ側コネクタに対して接続され、複数の端子を介してメモリ素子に制御信号を供給する不揮発性メモリのコネクタであって、
上記不揮発性メモリは、メモリ側コネクタのメモリ素子制御端子とから上記メモリ素子に所定の制御信号を供給する接続線上に介装され当該接続線の導通状態と非導通状態を生成するスイッチ手段と、メモリ側コネクタの所定の端子が非接地レベルであるときに上記接続線を導通状態とし、当該所定の端子が接地レベルであるときに上記接続線を非導通状態とするスイッチ制御手段とを具備しており、
上記メモリ側コネクタの所定の端子に対応する端子が非導通状態あるいはプルアップとなるように配線されていることを特徴とする不揮発性メモリのコネクタ。
【請求項６】
複数の端子を有するメモリ側コネクタを介して読み出し・書き込み機器と接続され、これらの端子からの制御信号によって電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリの制御方法であって、
上記メモリ側コネクタのメモリ素子制御端子から上記メモリ素子に所定の制御信号を供給する接続線上に介装されたスイッチを制御して、メモリ側コネクタに接続される読み出し・書き込み機器側コネクタが備える端子への配線状況に応じて上記接続線の導通状態と非導通状態を切り替えることを特徴とする不揮発性メモリの制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性メモリ、不揮発性メモリのコネクタおよび不揮発性メモリの制御方法に関し、特に、コネクタを介してデータの読み出しと書き込みを実行する不揮発性メモリ、不揮発性メモリのコネクタおよび不揮発性メモリの制御方法に関する。
【０００２】
【従来の技術】
近年、フラッシュメモリ素子を搭載した各種の不揮発性メモリのモジュールが製品化されている。フラッシュメモリ素子は電気的にデータの書き込みと読み出しが実施可能な素子であるが、マスクＲＯＭの代替として使用されるなどその用途は多様化している。すなわち、フラッシュメモリ素子を使用しつつも書き込みを実施できないように構成することがある。
【０００３】
また、不揮発性メモリを利用する技術として特開平１０−２５０６４２号公報に開示された技術が知られている。同公報には、記憶素子に対して通電素子を通してデータの書き込みを実施可能に構成し、車両の加速度を検出するとともに検出加速度に基づいて車両の事故の有無を判定したときに上記通電素子を破壊するように構成した技術が開示されている。すなわち、事故であると判定したときにケーシング内のヒューズを溶断するようなスイッチング回路を複数の素子によって構成している。
【０００４】
【発明が解決しようとする課題】
上述した従来の不揮発性メモリにおいては、次のような課題があった。
すなわち、前者の技術においてはフラッシュメモリ素子を搭載した不揮発性メモリのモジュールに対してはコネクタを介してデータの読み出しと書き込みとが実施できるのが通常であり、書き込みを実施不可能にすることは困難であった。ライトプロテクト機能を備えるモジュールも存在するが、この機能は解除することも可能であり、製品出荷後に書き込み禁止状態を維持することが困難であった。
【０００５】
また、後者の技術においては書き込み禁止状態を実現するために事故の有無を判定する判定手段と当該判定に基づいて通電素子を破壊するための回路が必要であり、複雑な回路構成が必要であった。また、特殊な事象によって書き込み禁止状態が実現される。従って、かかる構成の不揮発性メモリをマスクＲＯＭの代替等種々の用途に使用することができなかった。
本発明は、上記課題にかんがみてなされたもので、汎用製品を利用しつつ簡易に書き込み実施不可能状態を実現可能な不揮発性メモリ、不揮発性メモリのコネクタおよび不揮発性メモリの制御方法の提供を目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１にかかる発明は、複数の端子を有するメモリ側コネクタを介して読み出し・書き込み機器と接続され、これらの端子からの制御信号によって電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリであって、上記メモリ側コネクタのメモリ素子制御端子から上記メモリ素子に所定の制御信号を供給する接続線上に介装され、当該接続線の導通状態と非導通状態を生成するスイッチ手段と、メモリ側コネクタに接続される読み出し・書き込み機器側コネクタが備える端子への配線状況に応じて上記スイッチ手段を制御して上記接続線の導通状態と非導通状態を切り替えるスイッチ制御手段とを具備する構成としてある。
【０００７】
上記のように構成した請求項１にかかる発明においては、不揮発性メモリに備えられたメモリ側コネクタに対して読み出し・書き込み機器側のコネクタを接続し、コネクタの端子を介してメモリ素子に対して制御信号を供給することによってメモリ素子の動作を制御する。ここで、本発明では不揮発性メモリ外の機器である読み出し・書き込み機器からメモリ素子に対して自由にデータを書き込むことを防止するため、スイッチ手段とスイッチ制御手段とを構成している。
【０００８】
スイッチ手段は上記メモリ側コネクタのメモリ素子制御端子から上記メモリ素子に所定の制御信号を供給する接続線上に介装され、当該接続線の導通状態と非導通状態を生成する。すなわち、メモリ素子が備えるメモリ素子制御端子に対して外部から所定の制御信号を供給可能な状態と供給不可能な状態を切り替えることができる。スイッチ制御手段はこれらの状態を制御する回路であり、上記メモリ側コネクタに対して接続される読み出し・書き込み機器側コネクタの配線状況によって上記所定の制御信号をメモリ素子に供給可能な状態と供給不可能な状態を切り替える。すなわち、上記メモリ側コネクタに第１の配線態様からなる第１の読み出し・書き込み機器側コネクタが接続されているときに上記接続線を導通状態とする。従って、この場合には読み出し・書き込み機器からメモリ素子に対して所定の制御信号を供給可能であり、上記メモリ素子制御端子をデータ書き込みに関する端子とすることによりデータの書き込みを禁止することができる。
【０００９】
また、スイッチ制御手段は、上記メモリ側コネクタに第２の配線態様からなる第２の読み出し・書き込み機器側コネクタが接続されているときに上記接続線を非導通状態とする。従って、この場合には読み出し・書き込み機器からメモリ素子に対して所定の制御信号を供給不可能であり、メモリ素子にデータを書き込むことができない。このように、スイッチ制御手段によって配線状況に応じたスイッチ制御を行うことにより、特定のコネクタによってはメモリ素子に書き込みを行うことができるが、他のコネクタでは書き込み不能にすることができる。以上の構成により、コネクタに対する不揮発性メモリの挿抜のみで非常に容易にメモリ素子に対する制御の可否を規定することができる。
【００１０】
ここで、不揮発性メモリに搭載されるメモリ素子においては電気的にデータの読み出しと書き込みとが実行可能であればよく、フラッシュメモリ等種々のＥＥＰＲＯＭを採用することができる。また、当該不揮発性メモリに対してはコネクタを介して制御信号を供給することにより読み出し・書き込み等の制御を実施可能であればよく、当該コネクタとしては種々の規格のものを採用可能である。従って、コンパクトフラッシュ（コンパクトフラッシュはサンディスクコーポレイションの登録商標）等種々の規格のモジュールに適用可能である。上記スイッチ手段やスイッチ制御手段を構成する際の容易性に鑑みれば、メモリ素子の端子とメモリ側コネクタの端子との間にコントローラ等種々の回路が介在されたモジュールに対して本発明を適用する構成が好ましい。また、以上のように種々の汎用メモリに対して本発明を適用可能である。
【００１１】
スイッチ手段では、メモリ素子に対する書き込みを禁止することができるように導通状態と非導通状態とを生成することができればよく、メモリ側コネクタのメモリ素子制御端子とメモリ素子のメモリ素子制御端子とを結ぶ接続線のいずれかの位置に介在していれば良い。また、メモリ素子制御端子を適宜選択することによって所望の制御を禁止する構成にすることができる。
【００１２】
スイッチ手段の好適な構成例として請求項２にかかる発明では、上記メモリ素子制御端子は、メモリ素子に対する書き込み許可の制御端子である構成としてある。すなわち、メモリ素子の書き込み許可信号をメモリ素子に供給する接続線はスイッチ手段によって導通され、あるいは非導通にされる。従って、コネクタの配線状況によってはメモリ素子に書き込み許可信号を供給することができなくなり、メモリ素子に対する書き込みは禁止される。
【００１３】
むろん、このように書き込み許可の制御端子での導通・非導通を制御する構成に限定されることはなく他の制御端子を利用しても良い。例えば、上記メモリ素子制御端子としてチップイネーブル信号を供給するためのチップイネーブル端子を採用しても良い。また、本発明においてはコネクタの配線状況に応じて接続線の導通状態と非導通状態とを制御することができるので、例えば、各規格の不揮発性メモリにおいて、その規格での通常の配線となっているコネクタによって上記接続線が非導通状態となり、工場等に備えた特殊なコネクタによって上記接続線が導通状態となるように構成すれば、一般ユーザが当該不揮発性メモリを制御する行為を禁止することができる。また、データの改変を防止することができる。
【００１４】
さらに、上記スイッチ制御手段はコネクタの端子への配線状況に応じてスイッチ手段を制御することができればよく、種々の構成が採用可能である。その構成例として請求項３にかかる発明では、上記読み出し・書き込み機器側コネクタには所定の端子が非導通状態あるいはプルアップとなるように配線された第１のコネクタと当該所定の端子が接地配線された第２のコネクタとが存在するとともに上記スイッチ手段は上記接続線上に配設されたヒューズであり、上記スイッチ制御手段は当該ヒューズ両端のいずれか一方をプルアップするとともに他方を上記所定の端子に対応する上記メモリ側コネクタの端子に接続する回路である構成としてある。
【００１５】
すなわち、接続線の非導通状態はヒューズによって当該接続線の導通を遮断することによって実現する。このために、第２のコネクタが接続されたときにプルアップ点と第２のコネクタの接地点とが導通するとともにこれらの間にヒューズが介在されるように回路を構成する。かかる構成によれば第２のコネクタを接続したときに遮断電流が流れてヒューズが回路を切断する。また、接続線の導通状態は、未遮断のヒューズによって実現する。このために、第１のコネクタが接続されたときに上記ヒューズが導通を維持するように回路を構成している。すなわち、上記所定の端子は非接地状態であり、ヒューズに溶断電流は流れず、上記メモリ側コネクタのメモリ素子制御端子と上記メモリ素子のメモリ素子制御端子を接続する接続線上で両端子の間にヒューズが介在される状態が維持される。
【００１６】
コネクタの配線状況によって導通状態と非導通状態とを制御するためには、上記スイッチ制御手段の回路を適切に駆動するように配線された第１および第２のコネクタが必要であるが、コネクタのいずれか一方の配線状況としては汎用的なもので良い。例えば、一般的なユーザによるメモリ素子の制御を禁止するためには、特定の規格通りの配線状況となっているコネクタを上記第２のコネクタとすればよい。すなわち、規格通りの配線状況となっているコネクタにおいて、接地配線とされた端子を上述の所定の端子と考えれば、このコネクタは上記第２のコネクタとなる。このとき、第１のコネクタにおいて当該所定の端子に対する配線を上記非導通状態あるいはプルアップとすればよい。
【００１７】
尚、メモリ素子等において端子の電圧レベルを安定させるためにプルアップが為される場合が多く、本発明において上記メモリ素子制御端子にプルアップ配線が施されているときには当該プルアップ配線を上記ヒューズ両端のプルアップに流用すると好適である。さらに、本発明のようにヒューズによって非導通状態を実現する構成によれば、メモリ素子に対する制御を確実に禁止し、データの書き込みを確実に防止することができる。特に、溶断によって回路を遮断するタイプのヒューズによれば、回路遮断後に再び導通状態にすることは事実上不可能であり、溶断後のメモリ素子制御を確実に防止することができる。さらに、ヒューズは非常に安価であるとともに特定の接続線上に介装させるのみでスイッチ制御手段を構成することができ、低コストかつ容易に書き込み禁止状態や読み出し禁止状態を実現することができる。また、コネクタの接続という非常に簡単な操作のみで書き込み禁止状態にすることができる。
【００１８】
また、以上の構成を実現するために適したヒューズとしては、請求項４に記載の発明のように、ヒューズ両端の一方がプルアップされ他方が接地されているときに当該ヒューズに流れる電流によって切断され、上記メモリ素子制御端子間に介在されているときに当該ヒューズに流れる電流によって切断されない容量であればよい。ヒューズの種類としても種々のものを採用可能である。
【００１９】
ヒューズの具体例としては、上述の溶断タイプの他、自己復帰型を採用することも可能である。すなわち、自己復帰型のヒューズを利用すると、上記第２のコネクタをメモリ側コネクタに接続し、回路を切断することによってメモリ素子の制御が禁止された後であっても、復帰後に第１のコネクタをメモリ側コネクタに接続することによって再びメモリ素子を制御することができる。従って、第２のコネクタを不揮発性メモリに接続する利用者がメモリ素子を制御することを確実に防止しつつも、第１のコネクタを不揮発性メモリに接続する利用者はメモリ素子に対する書き込みや読み出し等の機能を最大限に利用することができる。
【００２０】
さらに、上述のように構成された不揮発性メモリに対して当該不揮発性メモリの規格通りに配線されたコネクタを接続したときに上記メモリ素子に対する制御が禁止される場合であっても、初期状態のデータを書き込む等の必要性からコネクタの接続のみではメモリ素子の制御が禁止されないようなコネクタが必要になる。そこで、請求項５にかかる発明では、電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリのメモリ側コネクタに対して接続され、複数の端子を介してメモリ素子に制御信号を供給する不揮発性メモリのコネクタであって、上記不揮発性メモリは、メモリ側コネクタのメモリ素子制御端子とから上記メモリ素子に所定の制御信号を供給する接続線上に介装され当該接続線の導通状態と非導通状態を生成するスイッチ手段と、メモリ側コネクタの所定の端子が非接地レベルであるときに上記接続線を導通状態とし、当該所定の端子が接地レベルであるときに上記接続線を非導通状態とするスイッチ制御手段とを具備しており、上記メモリ側コネクタの所定の端子に対応する端子が非導通状態あるいはプルアップとなるように配線されている構成としてある。
【００２１】
すなわち、メモリ素子制御端子間に介在するスイッチ手段をスイッチ制御手段で制御し、コネクタの端子への配線状況に応じてメモリ素子制御端子の接続線の導通状態と非導通状態とを切り替える不揮発性メモリにおいて、上記接続線の導通状態を維持する配線状況を採用したコネクタを構成する。かかるコネクタによれば、上記メモリ素子のメモリ素子制御端子に制御信号を供給することができ、メモリ素子の制御が可能になる。
【００２２】
この配線状況を採用したコネクタのみでメモリ素子の制御が実施できるように構成するためには、不揮発性メモリの規格通りの配線状況を採用したコネクタではメモリ素子の制御が実施できないように構成すると良い。かかる構成にするためには、不揮発性メモリの規格通りに配線されたコネクタで接地配線されている端子に上記所定の端子が対応するようにメモリ側コネクタの端子においてスイッチ手段およびスイッチ制御手段を構成する。この場合、規格通りに配線されたコネクタをメモリ側コネクタに接続したときに上記所定の端子が接地レベルになり、上記接続線はスイッチ制御手段の制御によって上記非導通状態となる。
【００２３】
さらに、本請求項にかかる配線状況を採用したコネクタをメモリ側コネクタに接続したときには、上記所定の端子がプルアップレベルあるいは非導通となって非接地レベルになるので、上記接続線はスイッチ制御手段の制御によって上記非導通状態となる。むろん、スイッチ手段として非復帰型のスイッチ、例えば上述のように溶断するヒューズを採用しているときには、一旦回路が遮断された後に再び導通することがないので本請求項にかかる配線状況を採用したコネクタをメモリ側コネクタに接続してもメモリ素子を制御可能な状況にはならない。この例は、出荷前の不揮発性メモリに対して工場で自由に読み出し・書き込みを実施しつつも、工場出荷後には書き込みを禁止したい場合等に好適である。
【００２４】
このように、コネクタの配線状況によって導通状態と非導通状態とを切り替えてメモリ素子に対する書き込みの禁止状態を実現する手法は必ずしも実体のある装置に限られる必要はなく、その方法としても機能する。このため、請求項６にかかる発明は、上記不揮発性メモリを制御する制御方法に対応した構成としてある。すなわち、必ずしも実体のある装置に限らず、その方法としても有効であることに相違はない。また、当該方法の発明において上記請求項２〜請求項４に対応した構成を採用することもできる。さらに、このような不揮発性メモリは単独で存在する場合もあるし、ある機器に組み込まれた状態で利用されることもあるなど、発明の思想としてはこれに限らず、各種の態様を含むものである。
【００２５】
【発明の効果】
以上説明したように請求項１，請求項６にかかる発明によれば、汎用製品を利用しつつ簡易に書き込み実施不可能状態を実現可能な不揮発性メモリおよび不揮発性メモリの制御方法を提供することができる。
また、請求項２にかかる発明によれば、コネクタの配線状況に応じてメモリ素子に対する書き込みを禁止することができる。
さらに、請求項３にかかる発明によれば、第１のコネクタが接続されたときに導通状態とし、第２のコネクタが接続されたときに非導通状態にすることができる。
さらに、請求項４にかかる発明によれば、メモリ素子制御を確実に防止可能であるとともに、低コストかつ容易に書き込み禁止状態を実現することができる。さらに、請求項５にかかる発明によれば、メモリ素子に対する制御を禁止可能な不揮発性メモリにおいて、当該制御の禁止による影響を受けずにメモリ素子の制御を実施可能な、不揮発性メモリのコネクタを提供することができる。
【００２６】
【発明の実施の形態】
ここでは、下記の順序に従って本発明の実施の形態について説明する。
（１）本発明の概略：
（２）第２のコネクタの構成：
（３）第１のコネクタの構成：
（４）メモリモジュールの構成：
（５）本発明の動作：
（６）他の実施形態：
【００２７】
（１）本発明の概略：
図１は本発明にかかる不揮発性メモリにおける書き込みの禁止状態と書き込みの許可状態とが実現される様子を説明する概略図である。本実施形態においては、同図に示すコンパクトフラッシュメモリ１０が本発明にかかる不揮発性メモリを構成している。すなわち、コンパクトフラッシュメモリ１０に上述のスイッチ手段とスイッチ制御手段とが備えられている。これらのスイッチ手段とスイッチ制御手段以外の構成は通常の規格通りである。
【００２８】
同図に示す第１のコネクタ２０および第２のコネクタ３０は上記コンパクトフラッシュメモリ１０のリーダライタであり、同コンパクトフラッシュメモリ１０を挿抜することができる。第１のコネクタ２０および第２のコネクタ３０はそれぞれＰＣ４０，４１に接続することが可能であり、利用者はＰＣ４０，４１を操作してコンパクトフラッシュメモリ１０に対する制御指示を与えることができる。従って、本実施形態におけるＰＣ４０，４１が上記請求項に言う読み出し・書き込み機器に該当する。第２のコネクタ３０はコンパクトフラッシュメモリの規格通りの配線状況を採用したコネクタであり、第１のコネクタ２０はコンパクトフラッシュメモリの規格通りの配線状況とは一部異なる配線となっている。
【００２９】
コンパクトフラッシュメモリ１０内ではこの配線状況に応じて上記スイッチ手段が制御され、同コンパクトフラッシュメモリ１０が備えるメモリ素子への書き込み禁止状態と書き込み許可状態を生成することができる。すなわち、コンパクトフラッシュメモリ１０を第１のコネクタ２０に挿入したときには書き込みが許可され、第２のコネクタ３０に挿入したときには書き込みが禁止される。従って、第１のコネクタ２０および第２のコネクタ３０が上記請求項に言う読み出し・書き込み機器側コネクタに該当する。本実施形態においては、後述のようにコンパクトフラッシュメモリ１０内に溶断タイプのヒューズを搭載していることにより、一旦第２のコネクタ３０に挿入されて書き込み禁止状態とされた後には常に書き込み禁止状態となり、再び第１のコネクタ２０に挿入しても書き込み許可状態となることはない。
【００３０】
従って、本実施形態では図１に示すように、コンパクトフラッシュメモリ１０内のデータを提供するデータ提供者が第１のコネクタ２０およびＰＣ４０を使用し、コンパクトフラッシュメモリ１０内のデータを閲覧するデータ閲覧者が第１のコネクタ２０およびＰＣ４０を使用する構成が好ましい。すなわち、この構成によれば、一旦データ提供者がデータを提供した後にはデータの改変が防止され、データ提供者が意図するデータを閲覧者に閲覧させることができる。また、上述のように本実施形態によればコンパクトフラッシュメモリ１０を第２のコネクタ３０に挿入するだけで、以後当該コンパクトフラッシュメモリ１０に対する書き込みを禁止することができる。従って、プロテクトのためのスイッチを操作するなどの動作は全く必要ない。以下、本実施形態における各部の構成を詳細に説明する。
【００３１】
（２）第２のコネクタの構成：
図２は、第２のコネクタ３０の端子部分を拡大するとともに主な配線状況を模式的に示す図である。第２のコネクタ３０は、複数の雄ピンからなる端子を備えており、当該雄ピンに対して上記コンパクトフラッシュメモリ１０が備える雌型の端子を挿入することによってＰＣ４１からコンパクトフラッシュメモリ１０に対して所定の制御信号を供給し、また、コンパクトフラッシュメモリ１０からデータを読み出すようになっている。
【００３２】
第２のコネクタ３０において、各端子にはコンパクトフラッシュメモリの規格通りの配線が施されている。図２においては、電源端子Ｖｃｃとアドレス端子とデータ端子と制御信号端子と接地端子とを模式的に示している。すなわち、アドレス端子に供給するパルス信号によってデータの書き込みや読み出しをするメモリアドレスを指定するとともにデータ端子を介してデータの授受を実行可能に構成されている。データの書き込みにおいては、制御信号端子の中のライトイネーブル端子ＷＥ（本明細書ではＷＥ等の文字上のバーを省略する。以下同じ。）と図示しないチップイネーブル端子に供給されるパルスの立ち上がりあるいは立ち下がりに基づいてアドレスやデータをラッチすることによってメモリ素子に書き込むデータや書き込み対象となるメモリ素子を決定する。
【００３３】
むろん、制御信号端子は他にも図示しないリードイネーブル端子等を備えており、第２のコネクタ３０ではリードイネーブル端子にパルス信号を供給してメモリ素子からのデータ出力を許可するなど、種々の動作を実施させるための配線が施されている。尚、図２において最下部に示した３本の端子はいずれも接地配線されている。以上図２に示す各端子およびその配線は、コンパクトフラッシュメモリの規格通りの配線であり、通常のコンパクトフラッシュメモリであれば第２のコネクタ３０によってデータの書き込みおよび読み出しが実施可能である。
【００３４】
（３）第１のコネクタの構成：
図３は、第１のコネクタ２０の端子部分を拡大するとともに主な配線状況を模式的に示す図である。第１のコネクタ２０は、複数の雄ピンからなる端子を備えており、１つの端子を除いて各端子にはコンパクトフラッシュメモリの規格通りの配線が施されている。すなわち、図３に示すように、図２において接地配線されていた端子の一つが接地ではなく非導通端子ＮＣ（Ｎｏ　Ｃｏｎｎｅｃｔｉｏｎ）となっており、この非導通端子ＮＣ以外の配線は上記図２に示す配線状況と同様である。
【００３５】
このように、第１のコネクタ２０においては非導通端子ＮＣを備えることにより、コンパクトフラッシュメモリ１０が当該第１のコネクタ２０に接続されたときに、通常であれば接地レベルになる端子を非接地レベルにすることができる。本実施形態において非導通端子ＮＣは後述するようにヒューズを溶断させる電流を流さないようなレベルになっていれば良く、この意味で非導通端子ＮＣが非導通であることが必須ではなく、プルアップされていても良い。
【００３６】
第１のコネクタ２０において上記非導通端子ＮＣ以外の端子は上記第２のコネクタ３０と同様の配線が施されており、接地配線はコンパクトフラッシュメモリ１０に対する信号授受に影響を与えないので、第１のコネクタ２０においてもＰＣ４０からコンパクトフラッシュメモリ１０に対して所定の制御信号を供給し、また、コンパクトフラッシュメモリ１０からデータを読み出すことができる。
【００３７】
（４）メモリモジュールの構成：
図４は、コンパクトフラッシュメモリ１０内の要部素子および要部配線を説明する説明図である。同図に示すように、コンパクトフラッシュメモリ１０はデータを蓄積する複数のメモリ素子１１と、メモリ素子１１に対するインタフェースになるとともにメモリ素子１１に対して供給する信号を制御するメモリ素子コントローラ１２とを備えている。メモリ素子コントローラ１２に対しては複数の信号線が接続されており、これらの接続線はコンパクトフラッシュメモリ１０の各端子に対して接続されている。
【００３８】
同図４に示すコンパクトフラッシュメモリ１０の左側の辺には上記雌型の端子が備えられており、上記第１のコネクタ２０および第２のコネクタ３０の雄ピンを挿入して対応する端子同士の導通を確保するようになっている。従って、本実施形態においては、上記雌型の端子を備えるとともに上記第１のコネクタ２０および第２のコネクタ３０を接続可能に構成した部位が上記請求項に言うメモリ側コネクタに該当する。同図においては、上記図２，図３と同様に、電源端子Ｖｃｃとアドレス端子とデータ端子と制御信号端子と接地端子とを模式的に示している。すなわち、アドレスを示すパルス信号は上記アドレス端子からメモリ素子コントローラ１２に供給され、データを示すパルス信号は上記データ端子からメモリ素子コントローラ１２に供給され、制御信号を示すパルス信号は上記制御信号端子からメモリ素子コントローラ１２に供給される。
【００３９】
第１のコネクタ２０および第２のコネクタ３０のライトイネーブル端子ＷＥからは、コンパクトフラッシュメモリ１０のライトイネーブル端子ＷＥ１に対して書き込み許可信号が供給される。同書き込み許可信号はハイレベルからローレベルになることにより書き込み許可状態を表すパルス信号であり、メモリ素子コントローラ１２は書き込み許可信号に応じて制御動作を行い、当該パルスの立ち下がりあるいは立ち上がりにおいてデータをラッチさせる。従って、当該パルス信号がメモリ素子コントローラ１２のライトイネーブル端子ＷＥ２に対して供給されることにより、メモリ素子１１に対するデータの書き込み許可状態が実現される。
【００４０】
上記メモリ素子１１やメモリ素子コントローラ１２，接続線等の構成は通常のコンパクトフラッシュメモリとほぼ同様であるが、本発明においては外部コネクタとの接続端子としてのライトイネーブル端子ＷＥ１とメモリ素子コントローラ１２のライトイネーブル端子ＷＥ２との間の接続線の構成および通常は接地配線されている端子の構成が通常のコンパクトフラッシュメモリと異なっている。すなわち、両端子間は保護抵抗Ｒ１およびヒューズＦが介装されつつ接続されている。また、ヒューズＦの一方端はプルアップ抵抗Ｒ２を介してプルアップ配線されており、ヒューズＦの他方端は所定の端子Ｐに対して直接的に接続されている。
【００４１】
当該所定の端子Ｐは、通常のコンパクトフラッシュメモリにおいて接地配線される端子であるが、本実施形態では接地されず上記ヒューズＦの他方端に対して接続されている。また、当該所定の端子Ｐは上記図２に示す第２のコネクタ３０における接地端子に対応する端子であるとともに、図３に示す第１のコネクタ２０における非導通端子ＮＣに対応する端子である。従って、上記第２のコネクタ３０に対してコンパクトフラッシュメモリ１０を挿入したときには当該所定の端子Ｐが接地レベルとなり、上記第１のコネクタ２０に対してコンパクトフラッシュメモリ１０を挿入したときには当該所定の端子Ｐが非導通状態ＮＣとなる。
【００４２】
また、ヒューズＦは、プルアップ抵抗Ｒ２が介在された状態で電源レベルＶｃｃから接地レベルに流れる電流によって溶断するが、外部コネクタとの接続端子としてのライトイネーブル端子ＷＥ１とメモリ素子コントローラ１２のライトイネーブル端子ＷＥ２との接続線上に保護抵抗Ｒ１が介在された状態で伝達される書き込み許可信号のパルスによっては溶断しない容量となっている。以上の構成によって、本実施形態にかかるコンパクトフラッシュメモリ１０は挿入されるコネクタの差異に応じて書き込み許可状態と書き込み禁止状態とが実現されるようになっている。以上のように、本実施形態においてはヒューズＦが上記スイッチ手段を構成し、所定の端子Ｐと上記ヒューズを接続する接続線およびプルアップ抵抗Ｒ２を介装したプルアップ配線が上記スイッチ制御手段を構成する。
【００４３】
（５）本発明の動作：
以下、上記構成における本発明の動作を説明する。図５は、上記コンパクトフラッシュメモリ１０に上記第１のコネクタ２０を接続した状態を示す要部配線図である。すなわち、上述のように第１のコネクタ２０の非導通端子ＮＣと上記所定の端子Ｐとが対応しているため、第１のコネクタ２０が接続された状態で所定の端子Ｐは非導通状態となる。一方、ライトイネーブル端子ＷＥ１は第１のコネクタ２０のライトイネーブル端子ＷＥと接続される。
【００４４】
当該第１のコネクタ２０のライトイネーブル端子ＷＥからは、各メモリ素子１１に対する書き込み許可信号が供給される。図５に示すように、第１のコネクタ２０が接続された場合、ライトイネーブル端子ＷＥから供給される書き込み許可信号のパルスはライトイネーブル端子ＷＥ１から保護抵抗Ｒ１を伝達してヒューズＦの前段の分岐点Ｓに到達する。所定の端子Ｐは非導通端子ＮＣが接続されることによって非導通状態となっているので、書き込み許可信号のパルスは当該所定の端子Ｐには伝達されない。
【００４５】
一方、分岐点ＳはヒューズＦを介してメモリ素子コントローラ１２のライトイネーブル端子ＷＥ２と導通しているので、上記書き込み許可信号のパルスはヒューズＦを伝達して当該ライトイネーブル端子ＷＥ２に到達する。従って、第１のコネクタ２０がコンパクトフラッシュメモリ１０に接続されている状態で、上記書き込み許可信号によってコンパクトフラッシュメモリ１０に対してデータを書き込むことができる。尚、ヒューズＦは上述のように当該書き込み許可信号のパルスの伝達によっては溶断しない容量となっているので、書き込み許可信号の伝送路に当該ヒューズＦが存在しても信号伝達に何ら影響はない。
【００４６】
図６の左右に示す図は、上記コンパクトフラッシュメモリ１０に上記第２のコネクタ３０を接続した状態を示す要部配線図である。上述のように第２のコネクタ３０においては上記所定の端子Ｐと接地端子とが対応しているため、第２のコネクタ３０が接続された状態で所定の端子Ｐは接地状態となる。ライトイネーブル端子ＷＥ１は第２のコネクタ３０のライトイネーブル端子ＷＥと接続される。図６の左側に示す図は、コンパクトフラッシュメモリ１０が第２のコネクタ３０に接続された直後の状態を示している。
【００４７】
この状態において、電源レベルＶｃｃはプルアップ抵抗Ｒ２およびヒューズＦを介して接地レベルと導通されており、電源レベルＶｃｃから接地レベルに向けて所定の電流Ｉが流れる。上述のように、ヒューズＦはプルアップ抵抗Ｒ２が介在された状態で電源レベルＶｃｃから接地レベルに流れる電流によって溶断する容量となっており、上記電流Ｉによって溶断する。従って、コンパクトフラッシュメモリ１０に対して第２のコネクタ３０を接続することにより、図６の右側に示すようにヒューズＦ部分にて接続線が非導通状態となる。
【００４８】
この非導通状態にて第２のコネクタ３０のライトイネーブル端子ＷＥから各メモリ素子１１に対する書き込み許可信号が供給された場合、ヒューズＦ部分の断線によって当該書き込み許可信号は上記メモリ素子コントローラ１２のライトイネーブル端子ＷＥ２に到達しない。従って、メモリ素子１１に対するデータの書き込みが可能な状態にはならない。以上のように、本実施形態にかかるコンパクトフラッシュメモリ１０は、第１のコネクタ２０に挿入されたときに自由にデータの書き込みおよび読み出しが実施できるが、第２のコネクタ３０に挿入されたときにはデータの書き込みを実施することができない。むろん、データの読み出しは実施可能である。
【００４９】
かかる構成によれば、汎用的なコンパクトフラッシュメモリに対してヒューズＦを追加することによって書き込み禁止状態を生成することができ、他にセンサや切り替えスイッチ等、特殊な回路構成を一切必要としない。また、コネクタ側においても汎用的なコネクタ（第２のコネクタ３０）において書き込みを禁止し、書き込みを実施するためのコネクタとしても接地配線を非導通配線あるいはプルアップ配線するのみで実現可能であり、非常に安価かつ容易に本発明にかかるシステムを構成することができる。
【００５０】
また、本実施形態においてはヒューズＦの溶断によって書き込み禁止状態を実現しているので、一旦書き込み禁止状態になった後にはそのコンパクトフラッシュメモリ１０において永久にデータの書き込みを禁止することができる。さらに、書き込み禁止状態を実現する際の動作としてはコンパクトフラッシュメモリ１０を第２のコネクタ３０に対して挿入するのみで良く、ライトプロテクトのための物理的なスイッチ操作等の特別な動作が全く不要である。
【００５１】
（６）他の実施形態：
上記実施形態においては、コンパクトフラッシュメモリ１０内にて書き込み許可信号を伝送する接続線に溶断型のヒューズＦを介装させていたが、むろんこの実施形態に限定されることはなく、他にも種々の態様を採用可能である。例えば、上記接続線にて溶断型のヒューズＦの代わりに自己復帰型のヒューズを介装させる構成を採用しても良い。コンパクトフラッシュメモリ１０内の他の配線や第１のコネクタ２０および第２のコネクタ３０は上記実施形態と同様に構成すればよい。
【００５２】
この場合、第２のコネクタ３０に対してコンパクトフラッシュメモリ１０を挿入したときに上記接続線を非導通状態として確実に書き込み禁止状態を実現することができるとともに、第１のコネクタ２０に対してコンパクトフラッシュメモリ１０を挿入すれば、いつでもデータの書き込みが実施可能である。すなわち、第１のコネクタ２０を所有する、特殊な利用者のみがデータの書き換えを実施することができる。
【００５３】
さらに、上記実施形態においては、不揮発性メモリとしてコンパクトフラッシュメモリを採用していたが、むろん本発明はコンパクトフラッシュメモリに限定されることはなく、他の規格の不揮発性メモリに対して広く適用することができる。第１のコネクタとしてもそれぞれの規格に応じたコネクタにおいて、接地配線を非導通やプルアップにすることによって対応することができる。むろん、ＰＣＭＣＩＡ（Ｐｅｒｓｏｎａｌ　Ｃｏｍｐｕｔｅｒ　Ｍｅｍｏｒｙ　Ｃａｒｄ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ａｓｓｏｃｉａｔｉｏｎ）カードであっても良いし、一つのリーダライタで各種規格の不揮発性メモリを挿入可能に構成したコネクタに対して、本発明を適用することも可能である。
【００５４】
上述のように、本発明では、複数の端子を介して供給される制御信号によって電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリにおいて、メモリ側コネクタのメモリ素子制御端子から上記メモリ素子に所定の制御信号を供給する接続線上にスイッチ手段を構成する。このスイッチ手段においては、読み出し・書き込み機器側コネクタが備える端子への配線状況に応じて上記接続線の導通状態と非導通状態が切り替えられる。従って、この不揮発性メモリにおいて書き込みを実施不可能に構成することができる。
【図面の簡単な説明】
【図１】書き込みの禁止状態と書き込みの許可状態とが実現される様子を説明する本発明の概略図である。
【図２】第２のコネクタの端子部分および主な配線状況を模式的に示す図である。
【図３】第１のコネクタの端子部分および主な配線状況を模式的に示す図である。
【図４】コンパクトフラッシュメモリ内の要部素子および要部配線を説明する説明図である。
【図５】コンパクトフラッシュメモリに第１のコネクタを接続した状態を示す要部配線図である。
【図６】コンパクトフラッシュメモリに第２のコネクタを接続した状態を示す要部配線図である。
【符号の説明】
１０…コンパクトフラッシュメモリ
１１…メモリ素子
１２…メモリ素子コントローラ
２０…第１のコネクタ
３０…第２のコネクタ
４０，４１…ＰＣ
Ｆ…ヒューズ
ＮＣ…非導通端子
Ｐ…端子
Ｒ１…保護抵抗
Ｒ２…プルアップ抵抗
ＷＥ，ＷＥ１，ＷＥ２…ライトイネーブル端子
【図１】
2004021777.tif 000003
【図２】
2004021777.tif 000004
【図３】
2004021777.tif 000005
【図４】
2004021777.tif 000006
【図５】
2004021777.tif 000007
【図６】
2004021777.tif 000008